(57)【特許請求の範囲】
【請求項１】
互いに対向する上面及び底面、互いに対向している第１の端面及び第２の端面、並びに、互いに対向している第１の側面及び第２の側面を有する直方体状の本体と、
前記底面及び前記第１の端面に跨って設けられ、かつ、前記上面、前記第２の端面、前記第１の側面及び前記第２の側面に設けられていない第１の外部電極と、
前記底面及び前記第２の端面に跨って設けられ、かつ、前記上面、前記第１の端面、前記第１の側面及び前記第２の側面に設けられていない第２の外部電極と、
を備えており、
前記第１の外部電極において前記第１の端面に設けられている第１の端面部の面積の大きさ、及び、前記第２の外部電極において前記第２の端面に設けられている第２の端面部の面積の大きさはそれぞれ、該第１の端面の面積の大きさ及び該第２の端面の面積の大きさの６．６％以上３５．０％以下であること、
を特徴とする電子部品。
【請求項２】
前記本体は、複数の絶縁体層が積層されて構成されていること、
を特徴とする請求項１に記載の電子部品。
【請求項３】
前記絶縁体層は、前記第１の側面及び前記第２の側面の法線方向に積層されていること、
を特徴とする請求項２に記載の電子部品。
【請求項４】
前記上面及び前記第１の端面に跨って設けられ、かつ、前記底面、前記第２の端面、前記第１の側面及び前記第２の側面に設けられていない第３の外部電極と、
前記上面及び前記第２の端面に跨って設けられ、かつ、前記底面、前記第１の端面、前記第１の側面及び前記第２の側面に設けられていない第４の外部電極と、
を更に備えており、
前記第３の外部電極において前記第１の端面に設けられている第３の端面部の面積の大きさ、及び、前記第４の外部電極において前記第２の端面に設けられている第４の端面部の面積の大きさはそれぞれ、該第１の端面の面積の大きさ及び該第２の端面の面積の大きさの６．６％以上３５．０％以下であること、
を特徴とする請求項１ないし請求項３のいずれかに記載の電子部品。
【請求項５】
前記本体に内蔵されているコンデンサを、
更に備えていること、
を特徴とする請求項１ないし請求項４のいずれかに記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品に関し、より特定的には、回路基板上に実装されるチップ型の電子部品に関する。
【背景技術】
【０００２】
従来の電子部品としては、例えば、特許文献１に記載のチップ型積層セラミックコンデンサが知られている。図６は、特許文献１に記載のチップ型積層セラミックコンデンサ（以下、積層セラミックコンデンサと称す）５００の透視図である。図６において、積層方向をｙ軸方向と定義し、ｙ軸方向から平面視したときに、積層セラミックコンデンサ５００の短辺が延在している方向をｚ軸方向と定義し、積層セラミックコンデンサ５００の長辺が延在している方向をｘ軸方向と定義する。
【０００３】
積層セラミックコンデンサ５００は、図６に示すように、積層体５０２、外部電極５０４ａ，５０４ｂ及びコンデンサＣを備えている。積層体５０２は、長方形状の複数の誘電体層がｙ軸方向に積層されて構成されている。外部電極５０４ａは、ｚ軸方向の負方向側に位置する積層体５０２の底面及びｘ軸方向の負方向側に位置する積層体５０２の端面に跨って設けられており、Ｌ字型をなしている。外部電極５０４ｂは、ｚ軸方向の負方向側に位置する積層体５０２の底面及びｘ軸方向の正方向側に位置する積層体５０２の端面に跨って設けられており、Ｌ字型をなしている。コンデンサＣは、積層体５０２に内蔵されており、外部電極５０４ａ，５０４ｂ間に接続されている。以上のように構成された積層セラミックコンデンサ５００は、外部電極５０４ａ，５０４ｂがそれぞれランド５１０ａ，５１０ｂに対してはんだにより固定されることにより、回路基板上に実装される。
【０００４】
ところで、特許文献１に記載の積層セラミックコンデンサ５００では、実装時に回路基板に対して積層セラミックコンデンサ５００が傾くことを抑制することと、使用時にはんだにクラックが形成されることを抑制することとの両立が困難である。
【０００５】
より詳細には、積層セラミックコンデンサ５００では、ランド５１０ａ，５１０ｂ上に塗布されたはんだは、外部電極５０４ａ，５０４ｂにおいて端面に設けられている部分に沿って上方に延びる。はんだが上方に延びている部分をフィレットと呼ぶ。フィレットは、表面張力によって、積層セラミックコンデンサ５００をｚ軸方向の負方向側に引っ張って、回路基板に押さえ付ける役割を果たす。そこで、外部電極５０４ａ，５０４ｂにおいて端面に設けられている部分のｚ軸方向の高さが高くなれば、フィレットのｚ軸方向の高さが高くなり、フィレットが積層セラミックコンデンサ５００に及ぼす力の大きさが大きくなる。すなわち、積層セラミックコンデンサ５００が回路基板に強い力で押さえ付けられるようになる。その結果、積層セラミックコンデンサ５００の実装時に、回路基板に衝撃が加わることによって、積層セラミックコンデンサ５００が回路基板に対して傾くことが抑制される。
【０００６】
しかしながら、フィレットのｚ軸方向の高さが高くなると、温度環境の変化に伴うはんだ中の応力が大きくなる。その結果、使用時にフィレットにクラックが発生するおそれがある。以上のように、実装時に回路基板に対して積層セラミックコンデンサ５００が傾くことを抑制することと、使用時にはんだにクラックが形成されることを抑制することとを両立することは困難であった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】実開昭６２−１３５４２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
そこで、本発明の目的は、実装時に回路基板に対して電子部品が傾くことを抑制すると共に、使用時にはんだにクラックが形成されることを抑制できる電子部品を提供することである。
【課題を解決するための手段】
【０００９】
本発明の一形態に係る電子部品は、互いに対向する上面及び底面、互いに対向している第１の端面及び第２の端面、並びに、互いに対向している第１の側面及び第２の側面を有する直方体状の本体と、前記底面及び前記第１の端面に跨って設けられ、かつ、前記上面、前記第２の端面、前記第１の側面及び前記第２の側面に設けられていない第１の外部電極と、前記底面及び前記第２の端面に跨って設けられ、かつ、前記上面、前記第１の端面、前記第１の側面及び前記第２の側面に設けられていない第２の外部電極と、を備えており、前記第１の外部電極において前記第１の端面に設けられている第１の端面部の面積の大きさ、及び、前記第２の外部電極において前記第２の端面に設けられている第２の端面部の面積の大きさはそれぞれ、該第１の端面の面積の大きさ及び該第２の端面の面積の大きさの６．６％以上３５．０％以下であること、を特徴とする。
【発明の効果】
【００１０】
本発明によれば、実装時に回路基板に対して電子部品が傾くことを抑制すると共に、使用時にはんだにクラックが形成されることを抑制できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態に係る電子部品の外観斜視図である。
【図２】図１の電子部品の積層体の分解斜視図である。
【図３】回路基板に電子部品が実装された図面である。
【図４】変形例に係る電子部品の外観斜視図である。
【図５】図４の電子部品の積層体の分解斜視図である。
【図６】特許文献１に記載のチップ型積層セラミックコンデンサの透視図である。
【発明を実施するための形態】
【００１２】
以下に、本発明の実施形態に係る電子部品について図面を参照しながら説明する。
【００１３】
（電子部品の構成）
まず、電子部品の構成について図面を参照しながら説明する。図１は、本発明の一実施形態に係る電子部品１０の外観斜視図である。図２は、図１の電子部品１０の積層体１２の分解斜視図である。以下では、積層体１２の積層方向をｙ軸方向と定義する。積層体１２をｙ軸方向から平面視したときの積層体１２の長辺方向をｘ軸方向と定義する。積層体１２をｙ軸方向から平面視したときの積層体１２の短辺方向をｚ軸方向と定義する。
【００１４】
電子部品１０は、チップコンデンサであり、図１及び図２に示すように、積層体（本体）１２、外部電極１４（１４ａ，１４ｂ）及びコンデンサＣ（図１には図示せず）を備えている。積層体１２は、直方体状をなしている。ただし、積層体１２は、面取りが施されることにより角及び稜線において丸みを帯びた形状をなしている。積層体１２は、側面Ｓ１，Ｓ２、端面Ｓ３，Ｓ４、上面Ｓ５及び底面Ｓ６を有している。側面Ｓ１は、ｙ軸方向の正方向側の面である。側面Ｓ２は、ｙ軸方向の負方向側の面である。側面Ｓ１，Ｓ２は互いに対向している。端面Ｓ３は、ｘ軸方向の負方向側の面である。端面Ｓ４は、ｘ軸方向の正方向側の面である。端面Ｓ３，Ｓ４は互いに対向している。上面Ｓ５は、ｚ軸方向の正方向側の面である。底面Ｓ６は、ｚ軸方向の負方向側の面である。上面Ｓ５と底面Ｓ６とは互いに対向している。
【００１５】
積層体１２は、図２に示すように、複数の誘電体層（絶縁体層）１６がｙ軸方向（側面Ｓ１，Ｓ２の法線方向）に積層されることにより構成されている。誘電体層１６は、長方形状をなしており、誘電体セラミックにより作製されている。誘電体セラミックの例としては、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3又はＣａＺｒＯ3が挙げられる。また、これらの材料が主成分とされ、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物又はＮｉ化合物が副成分とされていてもよい。誘電体層１６の厚みは、０．５μｍ以上１０μｍ以下であることが好ましい。以下では、誘電体層１６のｙ軸方向の正方向側の主面を表面と称し、誘電体層１６のｙ軸方向の負方向側の主面を裏面と称す。
【００１６】
以上のように、積層体１２の側面Ｓ１は、ｙ軸方向の最も正方向側に設けられている誘電体層１６の表面により構成されている。積層体１２の側面Ｓ２は、ｙ軸方向の最も負方向側に設けられている誘電体層１６の裏面により構成されている。また、端面Ｓ３は、複数の誘電体層１６のｘ軸方向の負方向側の短辺が連なることによって構成されている。端面Ｓ４は、複数の誘電体層１６のｘ軸方向の正方向側の短辺が連なることによって構成されている。上面Ｓ５は、複数の誘電体層１６のｚ軸方向の正方向側の長辺が連なることによって構成されている。底面Ｓ６は、複数の誘電体層１６のｚ軸方向の負方向側の長辺が連なることによって構成されている。
【００１７】
コンデンサＣは、図２に示すように、積層体１２に内蔵されているコンデンサ導体（内部導体）１８（１８ａ，１８ｂ）により構成されている。コンデンサ導体１８は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等の導電性材料により作製されており、０．３μｍ以上２．０μｍ以下の厚さを有していることが好ましい。
【００１８】
コンデンサ導体１８ａは、誘電体層１６の表面上に設けられており、容量部２０ａ及び引き出し部２２ａを有している。容量部２０ａは、長方形状をなしており、誘電体層１６の外縁に接していない。
【００１９】
引き出し部２２ａは、容量部２０ａのｚ軸方向の負方向側の長辺のｘ軸方向の負方向側の端部近傍から、ｚ軸方向の負方向側に向かって突出していると共に、容量部２０ａのｘ軸方向の負方向側の短辺のｚ軸方向の負方向側の端部近傍から、ｘ軸方向の負方向側に向かって突出している。引き出し部２２ａは、誘電体層１６のｚ軸方向の負方向側の長辺に引き出されているとともに、誘電体層１６のｘ軸方向の負方向側の短辺に引き出されている。そして、引き出し部２２ａは、該長辺と該短辺とが交差する角部にも引き出されている。引き出し部２２ａは、積層体１２の端面Ｓ３及び底面Ｓ６において隣り合う２層の誘電体層１６間から露出している露出部２６ａを有している。
【００２０】
コンデンサ導体１８ｂは、誘電体層１６の表面上に設けられており、容量部２０ｂ及び引き出し部２２ｂを有している。容量部２０ｂは、長方形状をなしており、誘電体層１６の外縁に接していない。
【００２１】
引き出し部２２ｂは、容量部２０ｂのｚ軸方向の負方向側の長辺のｘ軸方向の正方向側の端部近傍から、ｚ軸方向の負方向側に向かって突出していると共に、容量部２０ｂのｘ軸方向の正方向側の短辺のｚ軸方向の負方向側の端部近傍から、ｘ軸方向の正方向側に向かって突出している。引き出し部２２ｂは、誘電体層１６のｚ軸方向の負方向側の長辺に引き出されているとともに、誘電体層１６のｘ軸方向の正方向側の短辺に引き出されている。そして、引き出し部２２ｂは、該長辺と該短辺とが交差する角部にも引き出されている。引き出し部２２ｂは、積層体１２の端面Ｓ４及び底面Ｓ６において隣り合う２層の誘電体層１６間から露出している露出部２６ｂを有している。
【００２２】
以上のように構成されたコンデンサ導体１８ａ，１８ｂは、ｙ軸方向に交互に並ぶように誘電体層１６上に設けられている。これにより、コンデンサＣは、コンデンサ導体１８ａとコンデンサ導体１８ｂとが誘電体層１６を介して対向する部分において構成されている。
【００２３】
外部電極１４ａは、露出部２６ａを覆うように、積層体１２の端面Ｓ３及び底面Ｓ６に跨って設けられている。ただし、外部電極１４ａは、端面Ｓ３及び底面Ｓ６からはみ出しておらず、側面Ｓ１，Ｓ２，端面Ｓ４及び上面Ｓ５には設けられていない。したがって、外部電極１４ａは、ｙ軸方向から平面視したときに、Ｌ字型をなしている。
【００２４】
外部電極１４ａは、コンデンサ導体１８と直接に接続される第１のめっき膜を有する。第１のめっき膜は、下地めっき膜と下地めっき膜上に形成される上層めっき膜とで構成されることが好ましい。第１のめっき膜は、例えば、めっき法により形成されている。
【００２５】
下地めっき膜および上層めっき膜は、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎからなる群から選ばれる１種の金属または当該金属を含む合金のめっきからなることが好ましい。例えば、コンデンサ導体１８としてＮｉを用いた場合、下地めっき膜としては、Ｎｉと接合性のよいＣｕを用いることが好ましい。また、第２のめっき膜としては、はんだ濡れ性のよいＳｎやＡｕを用いることが好ましく、第１のめっき膜としては、はんだバリア性能を有するＮｉを用いることが好ましい。
【００２６】
下地めっき膜および上層めっき膜は、ガラス成分を含まないことが好ましく、めっき膜の単位体積あたりの金属割合は９９体積％以上であることが好ましい。
【００２７】
上層めっき膜は必要に応じて形成されるものであり、外部端子電極は、第１のめっき膜から構成されたものであってもよい。
【００２８】
各めっき膜１層あたりの厚みは、１μｍ〜１５μｍであることが好ましい。
【００２９】
また、外部電極１４ａは、導電性ペーストの焼き付けによって形成されていてもよい。
【００３０】
また、外部電極１４ａにおいて端面Ｓ３に設けられている部分を端面部３０ａと呼ぶ。端面部３０ａの面積の大きさは、端面Ｓ３の面積の大きさの６．６％以上３５．０％以下である。外部電極１４ａにおいて、端面部３０ａのｙ軸方向の幅を幅Ｗ１と呼ぶ。外部電極１４ａにおいて、端面部３０ａのｚ軸方向の高さを高さＴ１と呼ぶ。
【００３１】
外部電極１４ｂは、露出部２６ｂを覆うように、積層体１２の端面Ｓ４及び底面Ｓ６に跨って設けられている。ただし、外部電極１４ｂは、端面Ｓ４及び底面Ｓ６からはみ出しておらず、側面Ｓ１，Ｓ２，端面Ｓ３及び上面Ｓ５には設けられていない。したがって、外部電極１４ｂは、ｙ軸方向から平面視したときに、Ｌ字型をなしている。
【００３２】
外部電極１４ｂは、コンデンサ導体１８と直接に接続される第２のめっき膜を有する。第２のめっき膜は、下地めっき膜と下地めっき膜上に形成される上層めっき膜とで構成されることが好ましい。第２のめっき膜は、例えば、めっき法により形成されている。
【００３３】
下地めっき膜および上層めっき膜は、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎからなる群から選ばれる１種の金属または当該金属を含む合金のめっきからなることが好ましい。例えば、コンデンサ導体１８としてＮｉを用いた場合、下地めっき膜としては、Ｎｉと接合性のよいＣｕを用いることが好ましい。また、第２の層めっき膜としては、はんだ濡れ性のよいＳｎやＡｕを用いることが好ましく、第１のめっき膜としては、はんだバリア性能を有するＮｉを用いることが好ましい。
【００３４】
下地めっき膜および上層めっき膜は、ガラス成分を含まないことが好ましく、めっき膜の単位体積あたりの金属割合は９９体積％以上であることが好ましい。
【００３５】
上層めっき膜は必要に応じて形成されるものであり、外部端子電極は、第１のめっき膜から構成されたものであってもよい。
【００３６】
各めっき膜１層あたりの厚みは、１μｍ〜１５μｍであることが好ましい。
【００３７】
また、外部電極１４ｂは、導電性ペーストの焼き付けによって形成されていてもよい。
【００３８】
また、外部電極１４ｂにおいて端面Ｓ４に設けられている部分を端面部３０ｂと呼ぶ。端面部３０ｂの面積の大きさは、端面Ｓ４の面積の大きさの６．６％以上３５．０％以下である。外部電極１４ｂにおいて、端面部３０ｂのｙ軸方向の幅を幅Ｗ２と呼ぶ。外部電極１４ｂにおいて、端面部３０ｂのｚ軸方向の高さを高さＴ２と呼ぶ。
【００３９】
以上のような電子部品１０は，回路基板上に実装される。図３は、回路基板１００に電子部品１０が実装された図面である。
【００４０】
回路基板１００は、図３に示すように、基板本体１０２及びランド１０４ａ，１０４ｂを備えている。基板本体１０２は、例えば、多層回路基板である。ランド１０４ａ，１０４ｂは、基板本体１０２のｚ軸方向の正方向側の主面に設けられ、長方形状をなす電極である。
【００４１】
また、電子部品１０は、外部電極１４ａ，１４ｂがはんだ１１０ａ，１１０ｂによりランド１０４ａ，１０４ｂに対して固定されるように回路基板１００に実装される。この際、はんだ１１０ａ，１１０ｂはそれぞれ、外部電極１４ａ，１４ｂの端面部３０ａ，３０ｂにおいてｚ軸方向の正方向側に向かって延びるフィレットＦ１，Ｆ２を有している。フィレットＦ１，Ｆ２は、表面張力によって、外部電極１４ａ，１４ｂをｚ軸方向の負方向側に引っ張って、電子部品１０を回路基板１００に引き付ける。
【００４２】
（電子部品の製造方法）
次に、電子部品１０の製造方法について説明する。なお、図面は、図１及び図２を援用する。
【００４３】
まず、主成分であるＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3又はＣａＺｒＯ3と、副成分であるＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物又はＮｉ化合物とを所定の比率で秤量してボールミルに投入し、湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を仮焼する。得られた仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕して、誘電体セラミック粉末を得る。
【００４４】
この誘電体セラミック粉末に対して、有機バインダ及び有機溶剤を加えてボールミルで混合を行う。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、誘電体層１６となるべきセラミックグリーンシートを作製する。誘電体層１６となるべきセラミックグリーンシートの厚さは、０．５μｍ〜１０μｍであることが好ましい。
【００４５】
次に、誘電体層１６となるべきセラミックグリーンシート上に、導電性材料からなるペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、コンデンサ導体１８ａ，１８ｂを形成する。導電性材料からなるペーストは、例えば、金属粉末に、有機バインダ及び有機溶剤が加えられたものである。
【００４６】
次に、誘電体層１６となるべきセラミックグリーンシートを積層して未焼成のマザー積層体を得る。この後、未焼成のマザー積層体に対して、静水圧プレスにて圧着を施す。
【００４７】
次に、未焼成のマザー積層体を所定寸法にカットして、複数の未焼成の積層体１２を得る。そして、積層体１２の表面に、バレル研磨加工を施して、積層体１２の角部及び稜線の面取りを行う。
【００４８】
次に、未焼成の積層体１２を焼成する。焼成温度は、例えば、９００℃以上１３００℃以下であることが好ましい。以上の工程により、コンデンサ導体１８を内蔵している焼成された積層体１２の準備が完了する。
【００４９】
次に、めっき工法により外部電極１４を形成する。本実施形態では、ストライクめっき工法及び厚付めっき工法の２工程により外部電極１４を形成する。
【００５０】
ストライクめっき工法とは、めっきの密着性をよくしたり、被覆力を向上させる目的で、短時間めっきをすることである。ストライクめっき工法では、導電性メディアが入れられたバレル内に、積層体１２を投入する。そして、バレルをめっき液内に浸し、所定時間の間だけ回転させる。これにより、露出部２６ａ，２６ｂに導電性メディアが接触して給電が行われる。
【００５１】
厚付めっき工法では、導電性メディアが入れられたバレル内に、積層体１２を投入する。そして、バレルをめっき液内に浸し、所定時間の間だけ回転させる。これにより、露出部２６ａ，２６ｂに導電性メディアが接触して給電が行われる。
【００５２】
以上のめっき工法により、露出部２６ａ，２６ｂ上及びその周辺に５μｍの膜厚を有する外部電極１４が形成される。以上の工程を経て、電子部品１０が完成する。
【００５３】
（効果）
以上の電子部品１０によれば、端面部３０ａ，３０ｂの面積の大きさはそれぞれ、端面Ｓ３，Ｓ４の面積の大きさの６．６％以上３５．０％以下である。これにより、後述する実験結果からわかるように、実装時に回路基板１００に対して電子部品１０が傾くことが抑制されると共に、使用時にはんだ１１０ａ，１１０ｂにクラックが形成されることが抑制される。
【００５４】
（実験）
本願発明者は、電子部品１０が奏する効果をより明確にするために、以下に説明する実験を行った。具体的には、第１のサンプルないし第７２のサンプルを１０個ずつ作製した。第１のサンプルないし第１８のサンプルのサイズは、１.６ｍｍ×０．８ｍｍ×０．８ｍｍである。第１９のサンプルないし第３６のサンプルのサイズは、２.０ｍｍ×１.２ｍｍ×１.２ｍｍである。第３７のサンプルないし第５４のサンプルのサイズは、３.２ｍｍ×１.６ｍｍ×１.６ｍｍである。第５５のサンプルないし第７２のサンプルのサイズは、３.２ｍｍ×２.５ｍｍ×２.５ｍｍである。また、第１のサンプルないし第７２のサンプルにおいて共通する条件を以下に示す。
【００５５】
誘電体層１６の材料：チタン酸バリウム系誘電体セラミック
コンデンサ導体１８の主成分：ニッケル
【００５６】
以下の表１ないし表４のＴ１,Ｔ２の値は、サンプルを平板上に端面を下にして載置して、サンプルのもう一方の端面に上から光を照射し、二値化処理を行い、この二値化処理した画像において、デジタル処理で端面部におけるｚ軸方向の長さが最大となる長さと、最小となる長さを測定し、この２点の真ん中の値を算出したものである。また、端面部のｙ軸方向の幅Ｗ１，Ｗ２においても、上記の二値化処理した画像からデジタル処理で算出した。なお、測定個数は、第１のサンプルないし第７２のサンプルの各ロット１個の値をそれぞれ測定した。これらのＴ１,Ｔ２とＷ１，Ｗ２の値から端面部３０ａ，３０ｂの面積を算出することができる。
【００５７】
また、以下の表１ないし表４には、第１のサンプルないし第７２のサンプルのｚ軸方向の端面部３０ａ，３０ｂの長さ及び外部電極１４ａ，１４ｂの面積率を示した。外部電極１４ａ，１４ｂの面積率とは、端面Ｓ３，Ｓ４の面積の大きさに対する端面部３０ａ，３０ｂの面積の大きさの割合である。
【００５８】
端面Ｓ３，Ｓ４の面積は、サンプルを平板上に端面を下にして載置し、サンプルのもう一方の端面に上から光を照射して、二値化処理を行い、この二値化処理した画像（１０００万画素）において、デジタル処理でサンプルの端面のエッジに沿って一画素ごとに点をとり、それぞれの点を結び線で囲った部分の内側の画素数の総数から面積を算出している。なお、測定個数は、第１のサンプルないし第７２のサンプルの各ロット１個の値をそれぞれ測定した。
【００５９】
【表１】
0005678919.tif 000002
【００６０】
【表２】
0005678919.tif 000003
【００６１】
【表３】
0005678919.tif 000004
【００６２】
【表４】
0005678919.tif 000005
【００６３】
第１のサンプルないし第７２のサンプルの実装の際には、厚みが１５０μｍであるメタルマスクを用いて、ランド１０４ａ，１０４ｂ上にはんだを塗布した。メタルマスクは、ランド１０４ａ，１０４ｂと一致する形状の開口を有している。この開口の体積の８０％〜９０％程度の量のはんだをランド１０４ａ，１０４ｂに塗布する。はんだの加熱温度は２５５℃とした。また、はんだには、Ｓｎ−Ａｇ−Ｃｕはんだを用いた。
【００６４】
以上のような第１のサンプルないし第７２のサンプルを用いて、傾斜発生率及びクラック発生率を調べた。傾斜発生率とは、回路基板１００に実装された各サンプルにおいて傾斜が発生した確率である。傾斜の測定は、レーザ変位計（ＫＳ−１１００  キーエンス社製）を用いてサンプルをｙ軸方向にスキャンした。そして、各サンプルの上面Ｓ５又は底面Ｓ６の回路基板１００に対する傾きが５度以上である場合には、傾きが発生したと判定した。
【００６５】
クラック発生率とは、各サンプルにおいて、はんだ１１０ａ，１１０ｂをｙ軸方向に横切るクラックが発生した確率である。クラック発生率の測定は、サンプルが実装された回路基板１００を熱衝撃試験槽に投入し、−５５℃を５分間にわたって保持するステップと１５０℃を５分間にわたって保持するステップとを１０００サイクル繰り返した後、サンプルの側面Ｓ１もしくはＳ２からサンプルのｙ軸方向の幅が半分となるまで断面研磨し、クラックの発生状態を顕微鏡で調べた。そして、はんだ１１０ａ，１１０ｂをｙ軸方向に横切るクラックが発生したサンプルについては、クラックが発生したと判定した。以下に表５ないし表８に実験結果を示す。
【００６６】
【表５】
0005678919.tif 000006
【００６７】
【表６】
0005678919.tif 000007
【００６８】
【表７】
0005678919.tif 000008
【００６９】
【表８】
0005678919.tif 000009
【００７０】
表５ないし表８によれば、面積率が低くなるにしたがって、傾斜発生率が上昇し、面積率が高くなるにしたがって、クラック発生率が上昇していることが分かる。そして、第１のサンプルないし第７２のサンプルによれば、面積率が６．６％以上３５．０％以下の範囲であれば、傾斜発生率及びクラック発生率が共に０％となっていることが分かる。したがって、前記実験によれば、面積率を６．６％以上３５．０％以下とすることにより、実装時に回路基板１００に対して電子部品１０が傾くことを抑制できると共に、実装後にはんだ１１０ａ，１１０ｂにクラックが形成されることを抑制できる。
【００７１】
（変形例）
以下に、変形例に係る電子部品について図面を参照しながら説明する。図４は、変形例に係る電子部品１０ａの外観斜視図である。図５は、図４の電子部品１０ａの積層体１２の分解斜視図である。以下では、積層体１２の積層方向をｙ軸方向と定義する。積層体１２をｙ軸方向から平面視したときの積層体１２の長辺方向をｘ軸方向と定義する。積層体１２をｙ軸方向から平面視したときの積層体１２の短辺方向をｚ軸方向と定義する。
【００７２】
電子部品１０ａは、図４に示すように、外部電極１５（１５ａ，１５ｂ）を更に備えている点において電子部品１０と相違する。以下に、かかる相違点を中心に電子部品１０ａについて説明する。
【００７３】
コンデンサ導体１８ａは、図５に示すように、引き出し部２４ａを更に有している。引き出し部２４ａは、容量部２０ａのｚ軸方向の正方向側の長辺のｘ軸方向の負方向側の端部近傍から、ｚ軸方向の正方向側に向かって突出していると共に、容量部２０ａのｘ軸方向の負方向側の短辺のｚ軸方向の正方向側の端部近傍から、ｘ軸方向の負方向側に向かって突出している。引き出し部２４ａは、誘電体層１６のｚ軸方向の正方向側の長辺に引き出されているとともに、誘電体層１６のｘ軸方向の負方向側の短辺に引き出されている。そして、引き出し部２４ａは、該長辺と該短辺とが交差する角部にも引き出されている。引き出し部２４ａは、積層体１２の端面Ｓ３及び上面Ｓ５において隣り合う２層の誘電体層１６間から露出している露出部２８ａを有している。
【００７４】
コンデンサ導体１８ｂは、図５に示すように、引き出し部２４ｂを更に有している。引き出し部２４ｂは、容量部２０ｂのｚ軸方向の正方向側の長辺のｘ軸方向の正方向側の端部近傍から、ｚ軸方向の正方向側に向かって突出していると共に、容量部２０ｂのｘ軸方向の正方向側の短辺のｚ軸方向の正方向側の端部近傍から、ｘ軸方向の正方向側に向かって突出している。引き出し部２４ｂは、誘電体層１６のｚ軸方向の正方向側の長辺に引き出されているとともに、誘電体層１６のｘ軸方向の正方向側の短辺に引き出されている。そして、引き出し部２４ｂは、該長辺と該短辺とが交差する角部にも引き出されている。引き出し部２４ｂは、積層体１２の端面Ｓ４及び上面Ｓ５において隣り合う２層の誘電体層１６間から露出している露出部２８ｂを有している。
【００７５】
外部電極１５ａは、露出部２８ａを覆うように、積層体１２の端面Ｓ３及び上面Ｓ５に跨って設けられている。ただし、外部電極１５ａは、端面Ｓ３及び上面Ｓ５からはみ出しておらず、側面Ｓ１，Ｓ２，端面Ｓ４及び底面Ｓ６には設けられていない。したがって、外部電極１５ａは、ｙ軸方向から平面視したときに、Ｌ字型をなしている。外部電極１５ａは、例えば、めっき法により形成されている。外部電極１５ａの材料としては、例えば、Ｃｕが挙げられる。
【００７６】
また、外部電極１５ａにおいて端面Ｓ３に設けられている部分を端面部３２ａと呼ぶ。端面部３２ａの面積の大きさは、端面Ｓ３の面積の大きさの６．６％以上３５．０％以下である。
【００７７】
外部電極１５ｂは、露出部２８ｂを覆うように、積層体１２の端面Ｓ４及び上面Ｓ５に跨って設けられている。ただし、外部電極１５ｂは、端面Ｓ４及び上面Ｓ５からはみ出しておらず、側面Ｓ１，Ｓ２，端面Ｓ３及び底面Ｓ６には設けられていない。したがって、外部電極１５ｂは、ｙ軸方向から平面視したときに、Ｌ字型をなしている。外部電極１５ｂは、例えば、めっき法により形成されている。外部電極１５ｂの材料としては、例えば、Ｃｕが挙げられる。
【００７８】
また、外部電極１５ｂにおいて端面Ｓ４に設けられている部分を端面部３２ｂと呼ぶ。端面部３２ｂの面積の大きさは、端面Ｓ４の面積の大きさの６．６％以上３５．０％以下である。
【００７９】
以上のような電子部品１０ａは、外部電極１４ａ，１４ｂがはんだ１１０ａ，１１０ｂによりランド１０４ａ，１０４ｂに対して固定されるように回路基板１００に実装されることができると共に、外部電極１５ａ，１５ｂがはんだ１１０ａ，１１０ｂによりランド１０４ａ，１０４ｂに対して固定されるように回路基板１００に実装されることもできる。すなわち、電子部品１０ａの上面Ｓ５及び底面Ｓ６の両方を実装面として用いることができる。
【００８０】
ただし、ｚ軸方向の高さを低くすることの観点では、電子部品１０ａよりも電子部品１０の方が好ましい。電子部品１０では、外部電極１５ａ，１５ｂが設けられていない。そのため、電子部品１０の高さは、外部電極１５ａ，１５ｂの厚みの分だけ、電子部品１０ａの高さよりも低い。
【産業上の利用可能性】
【００８１】
本発明は、電子部品に有用であり、特に、実装時に回路基板に対して電子部品が傾くことを抑制すると共に、実装後にはんだにクラックが形成されることを抑制できる点において優れている。
【符号の説明】
【００８２】
Ｃ コンデンサ
Ｆ１，Ｆ２  フィレット
１０，１０ａ  電子部品
１２  積層体
１４ａ，１４ｂ，１５ａ，１５ｂ  外部電極
１６  誘電体層
１８ａ，１８ｂ  コンデンサ導体
３０ａ，３０ｂ，３２ａ，３２ｂ  端面部
１００  回路基板
１０２  基板本体
１０４ａ，１０４ｂ  ランド
１１０ａ，１１０ｂ  はんだ
【図１】
0005678919.tif 000010
【図２】
0005678919.tif 000011
【図３】
0005678919.tif 000012
【図４】
0005678919.tif 000013
【図５】
0005678919.tif 000014
【図６】
0005678919.tif 000015