(57)【特許請求の範囲】
【請求項１】
基板上に金属電極層を形成する金属電極層形成工程と、
前記金属電極層の上面に、電子吸引性または電子供与性の官能基を有する表面処理剤で表面処理を行うことにより、表面処理層積層体を形成する表面処理工程と、
前記表面処理層積層体をパターニングし、ソース電極およびドレイン電極を形成するパターニング工程と、
前記ソース電極および前記ドレイン電極上に有機半導体層を形成する有機半導体層形成工程と、
前記有機半導体層上にゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程と、
を有することを特徴とする薄膜トランジスタ基板の製造方法。
【請求項２】
基板上にゲート電極を形成するゲート電極形成工程と、
前記ゲート電極が形成された前記基板上に、ゲート絶縁層を形成するゲート絶縁層形成工程と、
前記ゲート絶縁層上に金属電極層を形成する金属電極層形成工程と、
前記金属電極層の上面に、電子吸引性または電子供与性の官能基を有する表面処理剤で表面処理を行うことにより、表面処理層積層体を形成する表面処理工程と、
前記表面処理層積層体をパターニングし、ソース電極およびドレイン電極を形成するパターニング工程と、
前記ソース電極および前記ドレイン電極上に有機半導体層を形成する有機半導体層形成工程と、
を有することを特徴とする薄膜トランジスタ基板の製造方法。
【請求項３】
前記パターニング工程後に、前記金属電極層の側面に表面処理を行うことを特徴とする請求項１または請求項２に記載の薄膜トランジスタ基板の製造方法。
【請求項４】
前記表面処理剤が、少なくともチオール化合物、ジスルフィド化合物、スルフィド化合物、シランカップリング剤、リン酸化合物のいずれか１種の化合物を含むことを特徴とする請求項１から請求項３のいずれかに記載の薄膜トランジスタ基板の製造方法。
【請求項５】
前記表面処理剤がフッ素系化合物であることを特徴とする請求項１から請求項４のいずれかに記載の薄膜トランジスタ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、簡便な工程で製造可能な薄膜トランジスタ基板の製造方法、および電荷注入効率に優れたトップゲート構造薄膜トランジスタ基板に関するものである。
【背景技術】
【０００２】
薄膜トランジスタに代表される半導体トランジスタは、近年、ディスプレイ装置の発展に伴ってその用途を拡大する傾向にある。このような半導体トランジスタは、半導体材料を介して電極が接続されていることにより、スイッチング素子としての機能を果たすものである。
【０００３】
従来、トランジスタに用いられる半導体材料としては、Ｓｉ、ＧａＡｓ、ＩｎＧａＡｓ等の無機半導体材料を用いたものが主流であるが、薄型化、軽量化等の観点から、有機半導体材料を用いたトランジスタの研究が注目されている。
このような有機半導体材料を用いた薄膜トランジスタは、無機半導体材料を用いる薄膜トランジスタに比べて安価に大面積化が可能であり、フレキシブルなプラスチック基板上に成膜でき、さらに機械的衝撃に対して安定であるという利点を有することから、電子ペーパー等のフレキシブルディスプレイ等、次世代ディスプレイへの応用を想定した研究が活発に行われている。
【０００４】
しかしながら、現在知られている有機半導体材料を用いた薄膜トランジスタにおける電荷移動度は、５ｃｍ２／Ｖｓ以下であり、無機半導体材料を用いた種々の薄膜トランジスタの電荷移動度、すなわち高温ｐ−Ｓｉまたは多結晶Ｓｉ薄膜トランジスタ：１００〜２００ｃｍ２／Ｖｓ、低温ｐ−Ｓｉ薄膜トランジスタ：５０〜１５０ｃｍ２／Ｖｓと比較して低いことがわかる（非特許文献１参照）。そのため、電極から有機半導体層への電荷注入効率の改善が求められている。
【０００５】
このような有機半導体層への電荷注入効率を向上させる手法として、薄膜トランジスタ内のソース電極およびドレイン電極に、表面処理を行う方法が知られている（特許文献１、２参照）。
このような表面処理をされたソース電極およびドレイン電極を有する薄膜トランジスタ基板の製造方法の一例を示した工程図を図４に示す。図４に例示するように、一般的なソース電極およびドレイン電極の表面処理方法としては、基板１０１表面上全面に金属電極層１０２を形成し（図４（ａ）参照）、金属電極層１０２上にレジスト１０４をパターン状に形成した後（図４（ｂ）参照）、エッチング法等を用いてソース電極１０２ａおよびドレイン電極１０２ｂを同時に形成する（図４（ｃ）参照）。次に、ソース電極１０２ａおよびドレイン電極１０２ｂ上のレジスト１０４を剥離し（図４（ｄ）参照）、ソース電極１０２ａおよびドレイン電極１０２ｂ上に表面処理層１０３をそれぞれ形成し、パターン状表面処理層積層体１０５’を得る（図４（ｅ）参照）。そして、有機半導体層１０６、ゲート絶縁層１０７、ゲート電極１０８をそれぞれ形成することによって、薄膜トランジスタ基板１１０を形成する方法である（図４（ｆ）参照）。
【０００６】
しかしながら、上述した表面処理方法によりソース電極およびドレイン電極に表面処理を行っても、ソース電極およびドレイン電極−有機半導体層間の電荷注入効率が大きく向上しないといった問題点があった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−１６１３１２号公報
【特許文献２】特開２００８−８５３１５号公報
【非特許文献】
【０００８】
【非特許文献１】中馬隆、「コーティングによる有機ＴＦＴの作製」、パイオニア株式会社、ＰＩＯＮＥＥＲ  Ｒ＆Ｄ、２００７年、第１７巻、第２号、ｐ．１３−１８
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記実情に鑑みてなされたものであり、簡便な工程で製造可能な、電荷注入効率に優れた薄膜トランジスタ基板の製造方法を提供することを主目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明者らは鋭意研究を重ねた結果、従来の製造方法では金属電極層をパターニングする際に、パターニングに用いられるレジスト等が、パターニングにより形成されるソース電極およびドレイン電極の表面に残存し、この上に表面処理を行った場合に、上記レジスト等の残渣によって電極表面が汚染されるため表面処理が均一になされないことが、電荷注入効率が大きく向上しない原因であることを見出した。
そこで、金属電極層上に予め表面処理を行い、その後パターニングすることにより、電極表面が汚染されることなく、均一に表面処理を施すことを可能となり、電荷注入効率を向上させる新たな方法を発見した。
【００１１】
すなわち、上記課題を解決するために、本発明は、基板上に金属電極層を形成する金属電極層形成工程と、上記金属電極層の上面に、電子吸引性または電子供与性の官能基を有する表面処理剤で表面処理を行うことにより、表面処理層積層体を形成する表面処理工程と、上記表面処理層積層体をパターニングし、ソース電極およびドレイン電極を形成するパターニング工程と、上記ソース電極および上記ドレイン電極上に有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層上にゲート絶縁層と形成するゲート絶縁層形成工程と、上記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程と、を有することを特徴とする薄膜トランジスタ基板の製造方法を提供する。
【００１２】
本発明によれば、表面処理工程後にパターニング工程を行うため、表面処理時に、パターニングに使用するレジスト等によって金属電極層表面が汚染されていないことから、緻密且つ、均一に上記表面処理剤により表面処理を行うことが可能である。
また、表面処理層積層体をパターニングすることにより、簡便な工程でトランジスタ特性に優れた薄膜トランジスタ基板を作製することが可能となる。
【００１３】
本発明は、基板上にゲート電極を形成するゲート電極形成工程と、上記ゲート電極が形成された上記基板上に、ゲート絶縁層を形成するゲート絶縁層形成工程と、上記ゲート絶縁層上に金属電極層を形成する金属電極層形成工程と、上記金属電極層の上面に、電子吸引性または電子供与性の官能基を有する表面処理剤で表面処理を行うことにより、表面処理層積層体を形成する表面処理工程と、上記表面処理層積層体をパターニングし、ソース電極およびドレイン電極を形成するパターニング工程と、上記ソース電極および上記ドレイン電極上に有機半導体層を形成する有機半導体層形成工程と、を有することを特徴とする薄膜トランジスタ基板の製造方法を提供する。
【００１４】
本発明によれば、表面処理工程後にパターニング工程を行うため、表面処理時に、パターニングに使用するレジスト等によって金属電極層表面が汚染されていないことから、緻密且つ、均一に上記表面処理剤により表面処理を行うことが可能である。
また、表面処理層積層体をパターニングすることにより、簡便な工程でトランジスタ特性に優れた薄膜トランジスタ基板を作製することが可能となる。
【００１５】
上記発明においては、上記パターニング工程後に、上記金属電極層の側面に表面処理を行うことが好ましい。上記金属電極層の側面は、パターニング工程時に形成されるものであるため、上記側面上は汚染されていない。そのため、上記側面上に緻密且つ、均一に表面処理を行うことが可能となる。
【００１６】
さらに、上記発明においては、上記表面処理剤が、少なくともチオール化合物、ジスルフィド化合物、スルフィド化合物、シランカップリング剤、リン酸化合物のいずれか１種の化合物を含むことが好ましい。ソース電極およびドレイン電極−有機半導体層間での密着性が向上し、接触抵抗が低減するため、高い電荷注入効率を発揮することができるからである。
【００１７】
また、上記発明においては、上記表面処理剤がフッ素系化合物であることが好ましい。金属電極層上に形成されるレジスト等の不純物の除去が容易となるからである。
【００１８】
本発明は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極と接するように形成された有機半導体層と、上記有機半導体層上に形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極と、を有するトップゲート構造薄膜トランジスタ基板であって、上記ソース電極および上記ドレイン電極の上面のみに、電子吸引性または電子供与性の官能基を有する表面処理剤を含む表面処理層を有することを特徴とするトップゲート構造薄膜トランジスタ基板を提供する。
【００１９】
本発明によれば、ソース電極およびドレイン電極の上面のみに、上記電子吸引性または電子供与性の官能基を有する表面処理剤を含む表面処理層が形成されることから、上記ソース電極および上記ドレイン電極−有機半導体層間の電荷注入効率に優れた薄膜トランジスタ基板とすることができる。
【発明の効果】
【００２０】
本発明の薄膜トランジスタ基板の製造方法は、表面処理工程を行った後にパターニング工程を行うことにより、上面のみに均一に表面処理剤で表面処理したソース電極およびドレイン電極を形成して各電極および有機半導体層間の電荷注入効率を向上させ、優れたトランジスタ特性を発揮する薄膜トランジスタ基板を容易に製造することができるという作用効果を奏する。
【図面の簡単な説明】
【００２１】
【図１】本発明の薄膜トランジスタ基板の製造方法の一例を示す工程図である。
【図２】本発明の薄膜トランジスタ基板の製造方法の他の例を示す工程図である。
【図３】本発明によって製造される薄膜トランジスタ基板の一例を示す概略断面図である。
【図４】一般的な薄膜トランジスタ基板の製造方法の一例を示す工程図である。
【発明を実施するための形態】
【００２２】
本発明は、薄膜トランジスタ基板の製造方法、およびトップゲート構造薄膜トランジスタ基板に関するものである。
以下、これらの発明について順に説明する。
【００２３】
Ａ．薄膜トランジスタ基板の製造方法
本発明によって製造される薄膜トランジスタ基板は、トップゲート構造を有するトップゲート構造薄膜トランジスタ基板（第１態様）とボトムゲート構造を有するボトムゲート構造薄膜トランジスタ基板（第２態様）とに大別することができる。
以下、各態様の薄膜トランジスタ基板の製造方法についてそれぞれ説明する。
【００２４】
Ｉ．第１態様の薄膜トランジスタ基板の製造方法
本態様の薄膜トランジスタ基板の製造方法は、基板上に金属電極層を形成する金属電極層形成工程と、上記金属電極層の上面に、電子吸引性または電子供与性の官能基を有する表面処理剤で表面処理を行うことにより、表面処理層積層体を形成する表面処理工程と、上記表面処理層積層体をパターニングし、ソース電極およびドレイン電極を形成するパターニング工程と、上記ソース電極および上記ドレイン電極上に有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層上にゲート絶縁層を形成するゲート絶縁層形成工程と、上記ゲート絶縁層上にゲート電極を形成するゲート電極形成工程と、を有する方法である。
【００２５】
本態様の薄膜トランジスタ基板の製造方法について図面を参照しながら説明する。
図１は、本態様の薄膜トランジスタ基板の製造方法の一例を示す工程図である。図１に例示するような薄膜トランジスタ基板１０の製造方法は、まず、基板１上に金属電極層２を形成し（図１（ａ）金属電極層形成工程）、金属電極層２の上面に、表面処理剤で表面処理されて形成される表面処理層３を形成し、表面処理層積層体５を形成する（図１（ｂ）表面処理工程）。
次に、表面処理層積層体５上にレジスト４を形成（図１（ｃ））し、パターニングすることでソース電極２ａおよびドレイン電極２ｂを形成する（図１（ｄ）パターニング工程）。その後、レジスト４を剥離してパターン状表面処理層積層体５’を形成し（図１（ｅ））、パターン状表面処理層積層体５’上に有機半導体層６、ゲート絶縁層７、およびゲート電極８を各々形成することによって（図１（ｆ）有機半導体層形成工程、ゲート絶縁層形成工程、ゲート電極形成工程）、薄膜トランジスタ基板１０を形成する方法である。
【００２６】
本態様によれば、表面処理工程、パターニング工程の順に行うため、パターニング工程、表面処理工程の順に行う場合と比較して、表面処理時にパターニングに用いられるレジスト等によって金属電極層の上面が汚染されていないことから、緻密且つ、均一に上記表面処理剤により表面処理を行うことが可能である。そのため、電荷注入効率を向上させることができる。
また、表面処理層積層体をパターニングすることにより、表面処理層および金属電極層が密着したまま同時にパターニングできるため、簡便な工程でトランジスタ特性に優れたトップゲート構造薄膜トランジスタ基板を作製することが可能となる。
以下、本態様の薄膜トランジスタ基板の製造方法における各工程について説明する。
【００２７】
１．金属電極層形成工程
まず、本態様における金属電極層形成工程について説明する。本態様に用いられる金属電極層形成工程は、基板上に金属電極層を形成する工程である。
【００２８】
（１）金属電極層
本工程によって形成される金属電極層は、基板上に形成されるものであり、後述するパターニング工程によってパターニングされることにより、ソース電極およびドレイン電極となるものである。
【００２９】
このような金属電極層の形成材料としては、一般的な薄膜トランジスタ基板に用いられるソース電極およびドレイン電極を構成できる金属材料であれば特に限定されるものではなく、例えば、Ａｕ、Ａｇ、Ｐｄ、Ｐｔ、Ｗ、Ｔａ、Ｍｏ、Ａｌ、Ｃｒ、Ｔｉ、Ｃｕ、Ｎｉまたはこれらの金属を含む合金等の材料を挙げることができる。
【００３０】
また、上述したような金属電極層の形成材料としては、後述する表面処理工程において用いられる表面処理剤と化学的に結合できるものであれば特に限定されるものではなく、本発明に用いられる表面処理剤の種類に応じて適宜選択されるものである。すなわち、本発明に用いられる表面処理剤が電子吸引性の官能基を有する場合、Ａｕ、Ａｇ、Ｃｕ、Ｐｔ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ｎｉ、Ｐｄおよびこれらを含む合金、あるいはＩＴＯと略される酸化インジウム錫、ＩＺＯと略される酸化インジウム亜鉛等を好適に用いることができる。
【００３１】
一般的に、金属電極層の形成材料は、各々固有の仕事関数を有するものであるが、表面処理を行うことによって、その金属電極層の仕事関数は大きくなる。
上述したような形成材料からなる金属電極層は、その仕事関数から後述する有機半導体に用いられるｐ型半導体に対して優れた適合性を示す。ここで、ｐ型半導体はホール（正孔）の移動により電気特性を示すものであることから、金属電極層が電子吸引性の官能基を有する表面処理剤によって表面処理されることによって仕事関数が大きくなり、ｐ型半導体のＨＯＭＯエネルギーに近づく、もしくは上回ることで障壁の無い理想的な電荷注入を成すことができる。そのため、上記ホールの注入効率が向上し、トランジスタ特性が改善される。
【００３２】
また一方、上記表面処理剤が電子供与性の官能基を有する場合、Ａｌ、Ｔｉ、Ｍｇ、Ｃａ、Ｌｉおよびこれらを含む合金等を挙げることができる。
このような形成材料からなる金属電極層は、その仕事関数から後述する有機半導体に用いられるｎ型半導体に対して優れた適合性を示す。ｎ型半導体は、電子の移動により電気特性を示すことから、金属電極層が電子供与性の官能基を有する表面処理剤によって処理されることで電子の注入効率が向上し、トランジスタ特性が改善されるからである。
なお、上記表面処理剤については、後述する表面処理工程の項にて詳細に説明する。
【００３３】
本工程によって形成される金属電極層の膜厚としては、本態様の薄膜トランジスタ基板に用いられるソース電極およびドレイン電極に所望の膜厚を付与することができるものであれば特に限定されるものではなく、１０ｎｍ〜１０００ｎｍの範囲内であることが好ましい。
【００３４】
このような金属電極層の成膜方法としては、例えば、プラズマＣＶＤ法、熱ＣＶＤ法、レーザーＣＶＤ法等のＣＶＤ法、真空蒸着法、スパッタリング法、イオンプレーティング法等のＰＶＤ法、電解メッキ法、浸漬メッキ法、無電解メッキ法、ゾルゲル法、ＭＯＤと略される有機金属分解法等を挙げることができる。
【００３５】
（２）基板
本工程に用いられる基板としては、本態様によって製造されるトップゲート構造薄膜トランジスタ基板の各構成を支持できるものであれば特に限定されるものではなく、本態様によって製造されるトップゲート構造薄膜トランジスタの用途等に応じて任意の機能を有する基板を用いることができる。
【００３６】
このような基板としては、リジット性を有する基板であっても良く、フレキシブル性を有する基板であっても良いが、特にフレキシブル性を有する基板を用いることが好ましい。フレキシブル性を有する基板を用いることにより、大面積での製造が容易であり、耐衝撃性等に優れたフレキシブルなトップゲート構造薄膜トランジスタ基板とすることができるからである。
【００３７】
上述したようなリジット性を有する基板としては、例えば、ガラス、シリコン、金属板等を挙げることができる。また、上記フレキシブル性を有する基板としては、プラスチック樹脂からなるフィルムや、金属箔上にフィルムが積層されたものを用いることができる。なお、このようなプラスチック樹脂としては、例えば、ＰＥＴ、ＰＥＮ、ＰＥＳ、ＰＩ、ＰＥＥＫ、ＰＣ、ＰＰＳ、ＰＥＩ等を挙げることができる。
【００３８】
また、本工程に用いられる基板の厚みとしては、１ｍｍ以下であることが好ましく、５０μｍ〜７００μｍの範囲内であることがより好ましい。
【００３９】
２．表面処理工程
次に、本態様における表面処理工程について説明する。本態様に用いられる表面処理工程は、上記金属電極層の上面に、表面処理剤で表面処理を行うことにより、表面処理層積層体を形成する工程である。
【００４０】
本工程によって形成される表面処理層積層体は、金属電極層の上面に表面処理剤で表面処理を行うことにより形成されるものである。すなわち、金属電極層上に表面処理剤からなる表面処理層が均一に形成されたものである。
ここで、均一とは、上記金属電極層が表面処理剤の分子によって完全に覆われており、且つ上記表面処理剤の各分子が１分子ずつ金属電極層の上面に垂直に配向し、さらに等間隔で配置されている状態を示すものである。
【００４１】
また、本工程によって用いられる表面処理剤は、電子吸引性または電子供与性の官能基を有するものであれば特に限定するものではなく、上記金属電極層表面と化学的に結合するものであることが好ましい。ソース電極およびドレイン電極−有機半導体層間の界面状態が改善され、接触抵抗が低減するため、電荷注入効率に優れたトップゲート構造薄膜トランジスタ基板とすることができる。
このようなソース電極およびドレイン電極−有機半導体層間の界面状態の改善は、表面処理によって各電極の表面エネルギー、すなわち金属電極層の表面エネルギーが低下することから、有機半導体分子の配向が整いやすくなることに起因するものである。
【００４２】
また、このような表面処理剤は、少なくともチオール化合物、ジスルフィド化合物、スルフィド化合物、シランカップリング剤、リン酸化合物のいずれか１種の化合物を含むことが好ましい。
少なくとも上述した化合物のいずれか１種の化合物を含むことにより、金属電極層とより安定的に化学結合を形成することができることから、上述したように、ソース電極およびドレイン電極−有機半導体層間での密着性が向上し、接触抵抗が低減するため、電荷注入効率を向上させることができるからである。そのため、安定的に電荷注入効率に優れるトップゲート構造薄膜トランジスタ基板とすることができる。例えば、上述した表面処理剤がチオール化合物である場合、金−チオール反応、銀−チオール反応等による化学結合を形成することが可能となる。また、上記表面処理剤がリン酸化合物である場合、Ｔｉ、Ａｌ等と好適に化学結合を形成することが可能となる。
また、具体的には、上記表面処理剤が電子吸引性の官能基を有する場合、チオール化合物、ジスルフィド化合物、スルフィド化合物、シランカップリング剤のいずれか１種の化合物を含むことが好ましく、一方上記表面処理剤が電子供与性の官能基を有する場合、リン酸化合物を含むことが好ましい。
【００４３】
上述したような表面処理剤としては、電子吸引性または電子供与性の官能基を有するものであれば特に限定されるものではないが、なかでも電子吸引性の官能基を有するものであることが好ましく、特にチオール化合物であることがより好ましい。
現在多用される有機半導体としてｐ型半導体が挙げられ、このｐ型半導体の特性向上には電子吸引性の官能基を有するものが好ましいからである。なかでもチオール類は遷移金属との結合が容易であり、生産性に優れることから特に好適に用いられる。
【００４４】
上記電子吸引性の官能基を有する表面処理剤としては、上述したように少なくともチオール化合物、ジスルフィド化合物、スルフィド化合物、シランカップリング剤のいずれか１種を含むものであれば特に限定されるものではなく、金属電極層に用いられる金属の種類等に応じて適宜選択されるものである。
具体的には、ベンゼンチオール、クロロベンゼンチオール、ブロモベンゼンチオール、フルオロベンゼンチオール、ペンタフルオロベンゼンチオール、ペンタクロロベンゼンチオール、ニトロチオフェノール、２−メルカプト−５−ニトロベンズイミダゾール、パーフルオロデカンチオール、ペンタフルオロチオフェノール、４−トリフルオロメチル−２，３，５，６−テトラフルオロチオフェノール、５−クロロ−２−メルカプトベンゾイミダゾール等のチオール化合物、ジフェニルジスルフィド等のジスルフィド化合物、ジフェニルスルフィド等のスルフィド化合物、長鎖フルオロアルキルシラン等のシランカップリング剤等を用いることができる。
【００４５】
さらに、本発明に用いられる表面処理剤は、上述したように電子吸引性または電子供与性の官能基を有するものであれば特に限定されるものではないが、なかでもフッ素系化合物であることが好ましい。上述したように表面処理剤の電子吸引性または電子供与性の官能基が金属電極層と化学的に結合し、金属電極層上に緻密、且つ均一に表面処理される。そのため、形成される表面処理層の表面に、フッ素原子が表面処理層を被覆するように配列し、いわゆるフッ素コーティングされた状態と同様に、後述するパターニング工程で用いられるレジスト等の不純物を容易に除去することができるからである。
【００４６】
このようなフッ素系化合物である表面処理剤としては、例えば、フッ素化アルカンチオール類、含フッ素シランカップリング剤類、フッ素基含有リン酸エステル類等を挙げることができる。
また、本発明に用いられる表面処理剤としては、なかでもチオール化合物であり、且つフッ素系化合物であるものが好ましい。このような表面処理剤としては、例えば、ペンタフルオロベンゼンチオール、パーフルオロデカンチオール、パーフルオロドデカンチオール等のフッ素化アルカンチオール類等が好適に用いられる。
【００４７】
また、本工程における表面処理の方法としては、例えば、上記表面処理剤をメタノール、エタノール、イソプロピルアルコール等のアルコール等の溶媒で希釈した表面処理層形成用溶液を調製し、上記表面処理層形成用溶液内に浸漬する方法、スプレーで吹き付けるスプレー法、ダイコート法やスピンコート法等の各種ウェットコーティング法、蒸着等の各種ドライコーティング法等を挙げることができる。
【００４８】
３．パターニング工程
次に、本態様におけるパターニング工程について説明する。本態様に用いられるパターニング工程は、上記表面処理層積層体をパターニングし、ソース電極およびドレイン電極を形成する工程である。
【００４９】
本工程によって形成されるソース電極およびドレイン電極は、上述した表面処理工程により、表面処理を行われているため、ソース電極およびドレイン電極の上面のみが表面処理された、すなわち、上面のみに表面処理層が形成されたパターン状表面処理層積層体である（図１（ｄ）〜（ｆ）における５’）。
【００５０】
本工程によって形成されるソース電極およびドレイン電極の形成位置としては、ソース電極およびドレイン電極が有機半導体層と接するように、且つチャネル領域を挟むように、所定の間隔をおいて形成されているものであれば特に限定されるものではない。なお、上記有機半導体層およびチャネル領域等については、後述する有機半導体層形成工程にて説明する。
【００５１】
本工程に用いられるパターニング方法としては、所望の形成位置にソース電極およびドレイン電極を形成できる方法であれば特に限定されるものではなく、例えば、レジスト材料を用いてフォトリソグラフィー法やスクリーン印刷法で所望のレジストパターンを形成した後、エッチングする方法等を挙げることができる。
このようなレジスト材料としては、一般的なレジスト材料を用いることができ、例えば、ノボラック系、アクリル系等のレジスト材料を好適に用いることができる。
【００５２】
４．有機半導体層形成工程
本態様における有機半導体層形成工程は、上記ソース電極および上記ドレイン電極上に有機半導体層を形成する工程である。
【００５３】
本工程によって形成される有機半導体層は、有機半導体材料を用いて形成することができるものである。上記有機半導体材料としては、所望の半導体特性を発現し得る材料であれば特に限定されるものではなく、一般的な薄膜トランジスタ基板に用いられる有機半導体材料を用いることができる。
このような有機半導体材料としては、例えば、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等を挙げることができる。より具体的には、ペンタセン等の低分子系有機半導体材料、および、ポリピロール、ポリ（Ｎ−置換ピロール）、ポリ（３−置換ピロール）、ポリ（３，４−二置換ピロール）等のポリピロール類、ポリチオフェン、ポリ（３−置換チオフェン）、ポリ（３，４−二置換チオフェン）、ポリベンゾチオフェン等のポリチオフェン類、ポリイソチアナフテン等のポリイソチアナフテン類、ポリチェニレンビニレン等のポリチェニレンビニレン類、ポリ（ｐ−フェニレンビニレン）等のポリ（ｐ−フェニレンビニレン）類、ポリアニリン、ポリ（Ｎ−置換アニリン）等のポリアニリン類、ポリアセチレン等のポリアセチレン類、ポリジアセチレン、ポリアズレン等のポリアズレン類等の高分子系有機半導体材料を挙げることができる。
【００５４】
また、本工程によって形成される有機半導体層としては、ｐ型半導体層であっても良く、ｎ型半導体層であっても良いが、上記有機半導体層がｐ型半導体であることが特に好ましい。好適に用いることができる表面処理剤の選択自由度が高くなるからである。
【００５５】
このような有機半導体層の形成位置としては、上述したソース電極およびドレイン電極と接触するように形成されるものである。
【００５６】
また、本工程によって形成される有機半導体層の形成領域としては、特に限定されるものではなく、例えば、図３（ａ）に示すようなチャネル領域３１、ソース領域３２およびドレイン領域３３に亘って有機半導体層６が形成されても良く、図示しないがチャネル領域のみに有機半導体層を形成しても良い。
なお、図３（ａ）は、本発明によって製造されるトップゲート構造薄膜トランジスタ基板の一例を示す概略断面図である。図３（ａ）中の説明されていない符号については、図１に記載のものと同様である。
【００５７】
本工程によって形成される有機半導体層の厚みとしては、上記有機半導体材料の種類等に応じて所望の半導体特性を備える有機半導体層を発現できる範囲であれば特に限定されない。中でも、１０００ｎｍ以下であることが好ましく、より好ましくは５ｎｍ〜３００ｎｍの範囲内、さらに好ましくは２０ｎｍ〜１００ｎｍの範囲内である。
【００５８】
また、上述したような有機半導体層の形成方法としては、ＣＶＤ法、ＰＶＤ法等のドライプロセスであってもよく、有機半導体層形成用塗工液を塗布するウェットプロセスであっても良い。中でも、ウェットプロセスが好ましい。ドライプロセスと比較して、塗工液を用いるウェットプロセスでは、レベリング性が良く、有機半導体層と、ソース電極およびドレイン電極上の表面処理層との界面の密着性を高めることができるからである。
【００５９】
有機半導体層形成用塗工液は、上記有機半導体材料を溶媒に分散もしくは溶解させることにより調製することができる。この際に使用される溶媒としては、上記有機半導体材料を分散もしくは溶解することができるものであれば特に限定されるものではない。
【００６０】
また、有機半導体層形成用塗工液の塗布方法としては、例えば、スピンコート法、ダイコート法、ロールコート法、バーコート法、ＬＢ法、ディップコート法、スプレーコート法、ブレードコート法、キャスト法等を挙げることができる。
【００６１】
５．ゲート絶縁層形成工程
本態様におけるゲート絶縁層形成工程は、上記有機半導体層上にゲート絶縁層を形成する工程である。
【００６２】
本工程によって形成されるゲート絶縁層は、有機半導体層と、後述するゲート電極との間を絶縁とすることができるものであれば特に限定されるものではない。
【００６３】
このようなゲート絶縁層としては、一般的な薄膜トランジスタ基板におけるゲート絶縁層と同様のものを用いることができ、例えば、酸化ケイ素、窒化ケイ素、酸化アルミニウム、酸化タンタル、ＢＳＴと略されるチタン酸バリウムストロンチウム、ＰＺＴと略されるチタン酸ジルコン酸鉛等の絶縁性無機材料、および、アクリル系樹脂、フェノ−ル系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等の絶縁性有機材料等を用いることができる。中でも、絶縁性有機材料が好適に用いられる。
【００６４】
本工程によって形成されるゲート絶縁層の形成位置としては、上述した有機半導体層上に形成されるものであり、上記有機半導体層および後述するゲート電極の間を絶縁とすることができるものであれば特に限定されるものではない（図１（ｆ）参照）。
【００６５】
本工程によって形成されるゲート絶縁層の厚みとしては、１０ｎｍ〜３０００ｎｍ程度で設定することができる。
【００６６】
本工程に用いられるゲート絶縁層の形成方法としては、ＣＶＤ法、ＰＶＤ法等のドライプロセスであっても良く、ゲート絶縁層形成用塗工液を調製し塗布するウェットプロセスであっても良い。
なお、上記ゲート絶縁層形成用塗工液は、上記の材料を溶媒に分散もしくは溶解させることにより調製することができるものである。この際に使用される溶媒としては、上記の材料を分散もしくは溶解できるものであれば特に限定されるものではない。
【００６７】
また、上記ゲート絶縁層形成用塗工液の塗布方法としては、例えば、スピンコート法、ダイコート法、ロールコート法、バーコート法、ＬＢ法、ディップコート法、スプレーコート法、ブレードコート法、キャスト法、インクジェット法、スクリーン印刷法、パッド印刷法、フレキソ印刷法、マイクロコンタクトプリンティング法、グラビア印刷法、オフセット印刷法、グラビア・オフセット印刷法等が挙げられる。
【００６８】
６．ゲート電極形成工程
本態様におけるゲート電極形成工程は、上記ゲート絶縁層上にゲート電極を形成する工程である。
【００６９】
本工程によって形成されるゲート電極としては、一般的な有機トランジスタにおけるゲート電極と同様のものを用いることができ、例えば、Ｐｄ、Ｐｔ、Ａｕ、Ｗ、Ｔａ、Ｍｏ、Ａｌ、Ｃｒ、Ｔｉ、Ｃｕ、またはこれらの金属を含む合金等の金属材料、カーボンブラック、カーボンナノチューブ、フラーレン等の炭素材料、ポリアセチレン、ポリピロール、ポリチオフェン、ポリ（ｐ−フェニレン）、ポリ（ｐ−フェニレンビニレン）、ポリフルオレン、ポリカルバゾール、ポリシラン、またはこれらの誘導体等の導電性高分子材料等を挙げることができる。
【００７０】
本工程によって形成されるゲート電極の厚みとしては、３０ｎｍ〜５００ｎｍ程度で設定することができる。
【００７１】
本工程におけるゲート電極の成膜方法としては、例えば、プラズマＣＶＤ法、熱ＣＶＤ法、レーザーＣＶＤ法等のＣＶＤ法、真空蒸着法、スパッタリング法、イオンプレーティング法等のＰＶＤ法、電解メッキ法、浸漬メッキ法、無電解メッキ法、ゾルゲル法、ＭＯＤと略される有機金属分解法等を挙げることができる。また、ゲート電極のパターニング方法としては、通常、フォトリソグラフィー法が用いられる。
【００７２】
７．その他の工程
本態様の薄膜トランジスタ基板の製造方法は、上述した工程以外の他の工程を有していても良い。
以下、各工程について説明する。
【００７３】
（１）側面処理工程
本態様においては、側面処理工程を行っても良い。
本態様における側面処理工程は、上述したパターニング工程後に、上記金属電極層の側面に表面処理を行う工程である。
ここで、側面とは、上述したパターニング工程により、金属電極層がパターニングされ、新たに露出した金属電極層の表面を指すものである。また、パターニング工程によって形成されるソース電極およびドレイン電極においては、ソース電極およびドレイン電極の表面における上面以外の面を指すものである（図３（ａ）２ａ’および２ｂ’参照）。
【００７４】
本工程によれば、上述したパターニング工程後に側面処理工程を行うことにより、パターニングされて露出した汚染されていない金属電極層の側面、すなわち、ソース電極およびドレイン電極の側面に表面処理を行うことができる。そのため、ソース電極およびドレイン電極の側面に緻密、且つ、均一に表面処理を行うことが可能となることから、本態様によって製造されるトップゲート構造薄膜トランジスタ基板の電荷注入効率をより向上させることが可能となるものである。
【００７５】
本工程に用いられる表面処理剤としては、上述した表面処理工程と同様のものを使用することができるため、ここでの説明は省略する。
【００７６】
このような側面の表面処理方法としては、上述した表面処理工程と同様に行うことができる。
【００７７】
（２）パッシベーション層形成工程
本態様におけるパッシベーション層形成工程は、上述したパターニング工程、有機半導体層形成工程等の後に、ソース電極およびドレイン電極上、または有機半導体層上に、パッシベーション層を形成する工程である。
本工程によって形成されるパッシベーション層は、ゲート絶縁層、有機半導体層、ソースおよびドレイン電極等の各層を保護するために設けられる層である。
【００７８】
このようなパッシベーション層の形成材料としては、例えば、フッ素系樹脂、ＰＶＡと略されるポリビニルアルコール、ＰＶＰと略されるポリビニルフェノール等を挙げることができる。
【００７９】
また、パッシベーション層の形成方法としては、ＣＶＤ法、ＰＶＤ法等のドライプロセスであっても良く、パッシベーション層形成用塗工液を調製し塗布するウェットプロセスであっても良いが、中でもウェットプロセスであることが好ましい。ドライプロセスと比較して、簡易な設備で成膜可能だからである。
【００８０】
本工程に用いられるパッシベーション層形成用塗工液としては、上記の材料を溶媒に分散もしくは溶解させることにより調製することができる。この際に使用される溶媒としては、有機半導体層を浸さないものであれば特に限定されるものではない。
【００８１】
また、パッシベーション層形成用塗工液の塗布方法としては、例えば、スピンコート法、ダイコート法、ロールコート法、バーコート法、ＬＢ法、ディップコート法、スプレーコート法、ブレードコート法、キャスト法、インクジェット法、スクリーン印刷法、パッド印刷法、フレキソ印刷法、マイクロコンタクトプリンティング法、グラビア印刷法、オフセット印刷法、グラビア・オフセット印刷法等が挙げられる。
【００８２】
（３）下地層形成工程
本態様においては、下地層形成工程を行うものであっても良い。
本態様における下地層は、上述した基板上に、有機半導体層と接するように形成されるものである。
なお、上記下地層は、基材平坦化層を兼ねて用いられるものであっても良い。
【００８３】
上記下地層によれば、有機半導体層の形成される基板上の表面エネルギーを充分に低いものとすることができる。これにより、有機半導体分子の配向が整いやすくなり、ソース電極およびドレイン電極−有機半導体層間の界面状態を改善することが可能となり、電荷注入効率に優れたトップゲート構造薄膜トランジスタ基板とすることができる。
なお、上記下地層が形成される場合、上述したソース電極およびドレイン電極、すなわち金属電極層の表面エネルギーも下地層と同程度となることが好ましい。基板表面全体が均一な表面エネルギーとなることにより、トランジスタ特性をより向上させることができるからである。
【００８４】
このような下地層としては、表面エネルギーの低い材料によって形成される、もしくは、表面エネルギーを下げる処理が施されるものである。
具体的な表面エネルギーの低い材料としては、ポリシロキサン類、トリメチルシリルスチレン系ポリマー、ポリシラン類、アクリル系樹脂、カルド系樹脂、エポキシ樹脂、アクリルポリオール樹脂、エステルポリオール樹脂、テフロン（登録商標）に代表されるフッ素系樹脂等を挙げることができる。
また、表面エネルギーを下げる処理としては、ＯＴＳ処理、ＨＭＤＳ処理等を挙げることができる。
【００８５】
８．薄膜トランジスタ基板
次に、本態様によって製造される薄膜トランジスタ基板について説明する。本態様によって製造される薄膜トランジスタ基板は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記ソース電極およびドレイン電極上に形成された有機半導体層と、上記有機半導体層上に形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極と、を有するものであって、上記ソース電極およびドレイン電極の上面に、電子吸引性または電子供与性の官能基を有する表面処理剤を含み、均一に形成される表面処理層を有するものであれば特に限定されるものではなく、上記表面処理層が上記ソース電極およびドレイン電極の上面のみに形成されているものであっても良く、上面および側面に形成されているものであっても良い。例えば、後述する「Ｂ．トップゲート構造薄膜トランジスタ基板」の項に記載するものと同様のものを挙げることができる。
【００８６】
また、本態様によって製造されるトップゲート構造薄膜トランジスタ基板の用途としては、薄膜トランジスタ方式を用いるディスプレイ装置の薄膜トランジスタアレイ基板として用いることができ、なかでも、優れたスイッチング特性が要求される薄膜トランジスタアレイ基板に好適に用いることができる。
このようなディスプレイ装置としては、例えば、液晶ディスプレイ装置、有機ＥＬディスプレイ装置、電子ペーパー等を挙げることができる。また、ディスプレイ装置以外には、ＲＦＩＤ等の回路、およびセンサーを例示することができる。
【００８７】
ＩＩ．第２態様の薄膜トランジスタ基板
次に、本発明の第２態様の薄膜トランジスタ基板の製造方法について説明する。本発明の第２態様の製造方法は、ボトムゲート構造を有する薄膜トランジスタ基板の製造方法であって、基板上にゲート電極を形成するゲート電極形成工程と、上記ゲート電極を形成する基板上にゲート絶縁層を形成するゲート絶縁層形成工程と、上記ゲート絶縁層上に金属電極層を形成する金属電極層形成工程と、上記金属電極層の上面に、電子吸引性または電子供与性の官能基を有する表面処理剤で表面処理を行うことにより、表面処理層積層体を形成する表面処理工程と、上記表面処理層積層体をパターニングし、ソース電極およびドレイン電極を形成するパターニング工程と、上記ソース電極およびドレイン電極上に有機半導体層を形成する有機半導体層形成工程と、を有する方法である。
【００８８】
本態様のボトムゲート構造薄膜トランジスタ基板の製造方法について図面を参照して説明する。図２は、本態様の薄膜トランジスタ基板の製造方法の一例を示す工程図である。図２に例示するような薄膜トランジスタ基板２０の製造方法は、予め基板１１上にゲート電極１８を形成し、ゲート電極１８上にゲート絶縁層１７を形成する（図２（ａ）ゲート電極形成工程、ゲート絶縁層形成工程）。その後、ゲート絶縁層１７上に金属電極層１２を形成し（図２（ｂ）金属電極層形成工程）、金属電極層１２の上面に表面処理を行うことによって表面処理層１３を形成して表面処理層積層体１５を形成する（図２（ｃ）表面処理工程）。
次に表面処理層積層体１５上にレジスト１４を形成し（図２（ｄ））、パターニングすることでソース電極１２ａおよびドレイン電極１２ｂを形成する（図２（ｅ）パターニング工程）。その後レジスト１４を剥離してパターン状表面処理層積層体１５’を形成した後側面処理を行い（図２（ｆ）側面処理工程）、側面処理を行ったパターン状表面処理層積層体１５’上に有機半導体層１６を形成することによって、ボトムゲート構造を有する薄膜トランジスタ基板２０を形成する方法である（図２（ｇ）有機半導体層形成工程）。
なお、図２では説明の便宜上、基板１１、ゲート電極１８、ゲート絶縁層１７、ドレイン電極１２ｂ、および表面処理層１３による構成もパターン状表面処理層積層体１５’としているが、ドレイン電極１２ｂの代わりにソース電極１２ａを含む構成であっても良いものとする。
【００８９】
本態様によれば、上記第１態様と同様に、表面処理工程、パターニング工程の順に行うため、パターニング工程、表面処理工程の順に行う場合と比較して、表面処理時にレジスト等によって金属電極層表面が汚染されていないことから、緻密且つ、均一に上記表面処理剤により表面処理を行うことが可能である。
また、表面処理層積層体をパターニングすることにより、表面処理層および金属電極層が密着したまま同時にパターニングできるため、簡便な工程でトランジスタ特性に優れたボトムゲート構造薄膜トランジスタ基板を作製することが可能となる。
【００９０】
また、本態様によって製造されるボトムゲート構造薄膜トランジスタ基板としては、ソース電極およびドレイン電極の間にチャネル領域が形成されるため（図３（ｂ）参照）、電荷注入効率を向上させる観点から、ソース電極およびドレイン電極の、上面および側面に表面処理が行われているものであることが好ましい。
以下、本態様の薄膜トランジスタ基板の製造方法における各工程について説明する。
【００９１】
１．ゲート電極形成工程
本態様におけるゲート電極形成工程は、予め基板上にゲート電極を形成する工程である。
また本工程を行った後に、後述するゲート絶縁層形成工程を行うことにより（図２（ａ）参照）、ボトムゲート構造薄膜トランジスタ基板を形成することができる（図２（ｇ）参照）。
【００９２】
本工程によって形成されるゲート電極としては、予め基板上に形成されるものであれば特に限定されるものではなく、第１態様と同様とすることができる。
また、本工程におけるゲート電極の成膜方法としては、第１態様と同様の方法を用いることができることから、ここでの説明は省略する。
【００９３】
２．ゲート絶縁層形成工程
本態様におけるゲート絶縁層形成工程は、上記ゲート電極上にゲート絶縁層を形成する工程である。
【００９４】
本工程によって形成されるゲート絶縁層としては、上述したゲート電極、および本態様によって形成される薄膜トランジスタ基板の他の構成の間を絶縁とすることができるものである。また、本工程後に、金属電極層形成工程を行うことから、本工程によって形成されるゲート絶縁層上に金属電極層が形成されるものである。
【００９５】
このようなゲート絶縁層としては、上述した第１態様と同様のものとすることができる。
また本工程によって形成されるゲート絶縁層の形成位置としては、ゲート電極上に形成されており、ゲート電極および上述した他の構成の間を絶縁とすることができるものであれば特に限定されるものではない（図２（ｇ）参照）。
なお、本工程によって形成されるゲート絶縁層の厚みとしては、上記第１態様と同様のものとすることができる。
【００９６】
本工程に用いられるゲート絶縁層の形成方法としては、上述した第１態様と同様の方法を用いることができることから、ここでの説明は省略する。
【００９７】
３．金属電極層形成工程
本態様における金属電極層形成工程は、上記ゲート絶縁層上に金属電極層を形成する工程である。
なお、本工程における金属電極層としては、上述した第１態様と同様のものとすることができる。
【００９８】
４．表面処理工程
本態様における表面処理工程は、上述した第１態様と同様に、上記金属電極層の上面に、表面処理剤で表面処理を行うことにより、表面処理層積層体を形成する工程である。
本工程によって形成される表面処理層積層体、本工程に用いられる表面処理剤、および表面処理方法としては、第１態様と同様のものとすることができる。
【００９９】
５．パターニング工程
本態様に用いられるパターニング工程は、上述した第１態様と同様に、上記表面処理層積層体をパターニングし、ソース電極およびドレイン電極を形成する工程である。
【０１００】
本工程によって形成されるソース電極およびドレイン電極の形成位置、およびパターニング方法としては、上記第１態様と同様とすることができる。
【０１０１】
６．側面処理工程
本態様の薄膜トランジスタ基板の製造方法は、側面処理工程を有することが好ましい。
本態様における側面処理工程は、上記ソース電極およびドレイン電極の側面に表面処理を行う工程である。
ここで、側面とは、上記第１態様と同様に、上述したパターニング工程により、金属電極層がパターニングされ、新たに露出した金属電極層の表面を指すものである。また、パターニング工程によって形成されるソース電極およびドレイン電極においては、ソース電極およびドレイン電極の表面における上面以外の面を指すものである（図３（ｂ）１２ａ’および１２ｂ’参照）。
【０１０２】
本工程によれば、上述した第１態様と同様に、パターニング工程後に側面処理工程を行うことにより、パターニングされて析出した汚染されていない金属電極層の側面、すなわち、ソース電極およびドレイン電極の側面に表面処理を行うことができる。そのため、ソース電極およびドレイン電極の側面に緻密、且つ、均一に表面処理を行うことが可能となることから、本態様によって製造されるボトムゲート構造薄膜トランジスタ基板の電荷注入効率をより向上させることが可能となるものである。
【０１０３】
また、本態様によって製造されるボトムゲート構造薄膜トランジスタ基板は、ソース電極およびドレイン電極の間にチャネル領域が形成されるため（図３（ｂ）参照）、ソース電極およびドレイン電極の側面に表面処理を行う、すなわち表面処理層を形成することによって電荷注入効率を向上させることが可能となるものである。
【０１０４】
本工程に用いられる表面処理剤としては、上述した表面処理工程と同様のものを使用することができるため、ここでの説明は省略する。
【０１０５】
また、このような側面の表面処理方法としては、上述した第１態様と同様に行うことができる。
【０１０６】
７．有機半導体層形成工程
本態様における有機半導体形成工程は、上述したパターン状表面処理層積層体上に有機半導体層を形成する工程である。
【０１０７】
本工程によって形成される有機半導体層は、有機半導体材料を用いて形成することができるものであり、このような有機半導体材料としては、第１態様と同様のものを用いることができる。
【０１０８】
このような有機半導体層の形成位置としては、第１態様と同様に、上述したソース電極およびドレイン電極と接触するように形成されるものであれば特に限定されるものではない。
また、本工程によって形成される有機半導体層の形成領域としては、特に限定されるものではなく、例えば、図３（ｂ）に示すようなチャネル領域３１、ソース領域３２およびドレイン領域３３に亘って有機半導体層１６が形成されても良く、図示しないがチャネル領域のみに有機半導体層を形成しても良い。
なお、図３（ｂ）は、本発明によって製造されるボトムゲート構造薄膜トランジスタ基板の一例を示す概略断面図である。図３（ｂ）中の説明されていない符号については、図２に記載のものと同様である。
【０１０９】
本工程によって形成される有機半導体層の厚みとしては、上記第１態様と同様とすることができる。
【０１１０】
また、上述したような有機半導体層の形成方法としては、第１態様と同様の方法を用いることができるため、ここでの説明は省略する。
【０１１１】
８．その他の工程
本態様の薄膜トランジスタ基板の製造方法は、上述した工程以外に、他の構成を形成する工程等を有していても良い。上記他の構成としては、本態様により得られるボトムゲート構造薄膜トランジスタ基板の用途等に応じて任意の機能を有するものを用いることができる。
以下、各工程について説明する。
【０１１２】
（１）洗浄工程
本態様における洗浄工程は、上述したゲート絶縁層形成工程によって形成されるゲート絶縁層を洗浄する工程である。
ゲート絶縁層表面を洗浄することにより、ゲート絶縁層表面に付着する不純物を除去してゲート絶縁層表面を清浄化することができる。これにより、有機半導体層中への不純物拡散による性能劣化を低減させることが可能である。
【０１１３】
ゲート絶縁層の洗浄方法としては、ドライ洗浄であっても良く、ウェット洗浄であっても良い。また、ドライ洗浄およびウェット洗浄を組み合わせて行っても良い。
【０１１４】
このようなドライ洗浄としては、例えば、ＵＶ・オゾン洗浄、ＶＵＶ洗浄、プラズマ洗浄、エアロゾル洗浄等を挙げることができる。
また、上述したウェット洗浄としては、例えば、純水、オゾン水、過酸化水素水等を用いる方法や、超音波洗浄、メガソニック洗浄、高圧液噴射洗浄、ブラシ洗浄等を挙げることができる。
【０１１５】
中でも、ドライ洗浄を行うことが好ましい。ドライ洗浄では、乾燥処理が不要であり、またウェット洗浄のように洗浄液を用いないため、洗浄液によって腐食、劣化等する材料に対しても適用することができるからである。
なお、ウェット洗浄を行う場合には、洗浄後に、通常、乾燥処理を行う。
【０１１６】
（２）パッシベーション層形成工程
本態様におけるパッシベーション層形成工程は、上記第１態様と同様に、上述した有機半導体層形成工程、ゲート絶縁層形成工程、ゲート電極形成工程等の後に、パッシベーション層を形成する工程である。
【０１１７】
このようなパッシベーション層の形成材料および形成方法としては、第１態様と同様とすることができるため、ここでの説明は省略する。
【０１１８】
（３）下地層形成工程
本態様においては、下地層形成工程を行うものであっても良い。
本態様における下地層は、上述したゲート絶縁層上に、有機半導体層と接するように形成されるものである。
なお、本態様に用いられる下地層としては、上述した第１態様と同様のものを用いることができる。
【０１１９】
９．薄膜トランジスタ基板
次に、本態様によって製造されるボトムゲート構造薄膜トランジスタ基板について説明する。本態様によって製造されるボトムゲート構造薄膜トランジスタ基板は、基板と、基板上に形成されたゲート電極と、上記ゲート電極上に形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極上に形成された有機半導体層と、を有するものであって、上記ソース電極およびドレイン電極上に均一に、電子吸引性または電子供与性の官能基を有する表面処理剤によって形成される表面処理層が形成されるものであれば特に限定されるものではなく、例えば、上記表面処理層が上記ソース電極およびドレイン電極の上面のみに形成されているものであっても良く、上面および側面に形成されているものであっても良いが、なかでも上記表面処理層が上記ソース電極およびドレイン電極の上面および側面に形成されているものであることが好ましい。
このようなボトムゲート構造薄膜トランジスタ基板の用途としては、第１態様と同様とすることができる。
【０１２０】
Ｂ．トップゲート構造薄膜トランジスタ基板
次に、本発明のトップゲート構造薄膜トランジスタ基板について説明する。本発明のトップゲート構造薄膜トランジスタ基板は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極と接するように形成された有機半導体層と、上記有機半導体層上に形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極と、を有するトップゲート構造薄膜トランジスタ基板であって、上記ソース電極および上記ドレイン電極の上面のみに、電子吸引性または電子供与性の官能基を有する表面処理剤を含む表面処理層を有することを特徴とするものである。
【０１２１】
本発明によれば、ソース電極およびドレイン電極の上面のみに均一に、表面処理剤によって表面処理層が形成されることから、上記ソース電極およびドレイン電極−有機半導体層間の電荷注入効率に優れた薄膜トランジスタ基板とすることができる。
以下、本発明のトップゲート構造の薄膜トランジスタ基板の各構成について説明する。
【０１２２】
１．ソース電極およびドレイン電極
本発明におけるソース電極およびドレイン電極について説明する。本発明に用いられるソース電極およびドレイン電極は、表面処理剤からなる表面処理層が上面のみに均一に形成されるものである。
【０１２３】
（１）表面処理層
本発明における表面処理層は、表面処理剤からなるものであり、ソース電極およびドレイン電極が表面処理されることによって形成される層である。
【０１２４】
このような表面処理層の膜厚としては、通常、０．１ｎｍ〜２ｎｍの範囲内であることが好ましく、０．１ｎｍ〜１ｎｍの範囲内であることがより好ましく、０．２ｎｍ〜０．３ｎｍの範囲内であることが特に好ましい。上記表面処理層の膜厚が上記範囲内となるように形成される場合、上記ソース電極および上記ドレイン電極の表面エネルギーが低下し、上記ソース電極およびドレイン電極−有機半導体層間の界面状態が改善されるからである。
【０１２５】
本発明における表面処理層に用いられる表面処理剤としては、上記「Ａ．薄膜トランジスタ基板の製造方法」の項で記載したものと同様のものを用いることができるため、ここでの説明は省略する。
【０１２６】
このような表面処理層の形成方法としては、例えば、上記「Ａ．薄膜トランジスタ基板の製造方法」の項に記載した方法を好適に用いることができる。
【０１２７】
（２）ソース電極およびドレイン電極
本発明に用いられるソース電極およびドレイン電極は、一般的な薄膜トランジスタ基板に用いられるソース電極およびドレイン電極と同様のものを用いることができる。
【０１２８】
また、本発明におけるソース電極およびドレイン電極の形成材料としては、一般的な薄膜トランジスタ基板に用いられる材料を用いることができ、例えば、上述した「Ａ．薄膜トランジスタ基板の製造方法」の項に記載したものと同様のものを用いることができる。
【０１２９】
本発明におけるソース電極およびドレイン電極の形成位置および膜厚は、上記「Ａ．薄膜トランジスタ基板の製造方法」の項に記載したものと同様とすることができる。
【０１３０】
２．基板
本発明に用いられる基板について説明する。本発明における基板は、本発明の薄膜トランジスタ基板の各構成を支持できるものであれば特に限定されるものではなく、一般的な薄膜トランジスタ基板に用いられる基板を用いることができる。
このような基板として、例えば、上記「Ａ．薄膜トランジスタ基板の製造方法」に記載したものと同様のものを用いることができる。
【０１３１】
３．有機半導体層
本発明に用いられる有機半導体層について説明する。本発明における有機半導体層は、上記ソース電極および上記ドレイン電極と接するように形成されるものであれば特に限定されるものではなく、一般的な有機半導体層を用いることができる。例えば、上記「Ａ．薄膜トランジスタ基板の製造方法」の項に記載した有機半導体層と同様のものを好適に用いることができる。
【０１３２】
また、このような有機半導体層の形成方法としては、一般的な有機半導体層の形成方法を用いることができ、例えば、蒸着法等のドライプロセス、有機半導体層形成用塗工液を調製して形成するウェットプロセス等を挙げることができる。このような形成方法としては、上記「Ａ．薄膜トランジスタ基板の製造方法」の項に記載した方法と同様とすることができる。
【０１３３】
４．ゲート絶縁層
次いで、本発明に用いられるゲート絶縁層について説明する。本発明におけるゲート絶縁層は、上記有機半導体層上に形成されるものである。
本発明に用いられるゲート絶縁層は、上記有機半導体層と接するように形成されるものであれば特に限定されるものではなく、後述するゲート電極と、上記有機半導体層との間を絶縁とすることができるものである。
このようなゲート絶縁層としては、上記「Ａ．薄膜トランジスタ基板の製造方法」の項に記載したものと同様のものを用いることができる。
【０１３４】
５．ゲート電極
次に、本発明に用いられるゲート電極について説明する。本発明におけるゲート電極は、上述したゲート絶縁層上に形成されるものである。
本発明に用いられるゲート電極としては、上記「Ａ．薄膜トランジスタ基板の製造方法」の項に記載したものと同様のものを用いることができる。
【０１３５】
６．その他
本発明のトップゲート構造薄膜トランジスタ基板は、上述した構成以外の他の構成を有するものであっても良い。例えば、パッシベーション層、下地層、基材平坦化層、バスライン配線層、遮光層、電解遮蔽層、画素電極配線層等を挙げることができる。
ここで、本発明における上記パッシベーション層、下地層としては、上述した「Ａ．薄膜トランジスタ基板の製造方法」と同様のものとすることができる。
【０１３６】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【実施例】
【０１３７】
以下、実施例および比較例を挙げることにより、本発明について具体的に説明する。
【０１３８】
［実施例１］
（金属電極層形成工程）
ガラス基材上にカルド系樹脂（Ｖ２５９、新日鐵化学株式会社製）をスピンコートし、熱硬化させることでガラス基材全面を覆う基材平坦化層兼下地層を形成した。次いで、上述した基材平坦化層兼下地層上に、金属電極層としてＡｕを真空蒸着法により膜厚４０ｎｍとなるように成膜した。
【０１３９】
（表面処理工程）
次に、表面処理剤としてペンタフルオロベンゼンチオール（東京化成株式会社製）を用いて、１ｗｔ％表面処理層形成用溶液（溶媒：脱水トルエン）を調製した。金属電極層を形成した基板を表面処理層形成用溶液内に５分間浸漬させた後、ＩＰＡによってリンスし、１２０℃で１０分間乾燥させることにより、表面処理を行い、表面処理層積層体を得た。
【０１４０】
（パターニング工程）
表面処理層積層体上に、ポジ型フォトレジスト（ＡＺ-５２０６、ＡＺエレクトロニックマテリアルズ株式会社製）をスピンコートにより成膜し、フォトマスクを介して露光した後、２．３８％水酸化テトラメチルアンモニウム水溶液を用いて現像し、ソース電極およびドレイン電極の形状にフォトレジストをパターニングした。その後、エッチャント（ＡＵＲＵＭ−３０４、関東化学株式会社製）を用いてエッチングし、ソース電極およびドレイン電極の形状にパターニングした後、フォトレジストを剥離し、パターン状表面処理層積層体を形成した。
【０１４１】
（有機半導体層形成工程）
また、ポリチオフェン（ＲＲ−Ｐ３ＨＴ、シグマアルドリッチ株式会社製）を用いて０．５ｗｔ％有機半導体層形成用塗工液（溶媒：トリクロロベンゼン）を調製した。パターン状表面処理層積層体のソース電極およびドレイン電極を覆うように、有機半導体層形成用塗工液をインクジェット塗布し、ホットプレート上で１５０℃、１０分間乾燥させ、厚さ４０ｎｍの有機半導体層を得た。
【０１４２】
（ゲート絶縁層形成工程）
その後、直ちにアクリル系樹脂（ＰＭＭＡ、シグマアルドリッチ株式会社）をスピンコートし、加熱硬化により厚さ１μｍのゲート絶縁層を形成した。
【０１４３】
（ゲート電極形成工程）
また、ゲート絶縁層上に、メタルマスクを介してＡｌを蒸着し、厚さ４０ｎｍのゲート電極を形成してトップゲート構造薄膜トランジスタ基板を得た。
【０１４４】
［比較例１］
（金属電極層形成工程）
ガラス基材上に、実施例１と同様に、金属電極層を形成した。
【０１４５】
（パターニング工程）
上述した金属電極層に、実施例１と同様に、パターニングを行い、ソース電極およびドレイン電極を形成した。
【０１４６】
（表面処理工程）
次に、実施例１と同様に、ソース電極およびドレイン電極を形成した基板に表面処理を行い、パターン状表面処理層積層体を得た。
【０１４７】
（有機半導体層形成工程）
上述したパターン状表面処理層積層体上に、実施例１と同様に、有機半導体層を形成した。
【０１４８】
（ゲート絶縁層形成工程）
上述した有機半導体層上に、実施例１と同様に、ゲート絶縁層を形成した。
【０１４９】
（ゲート電極形成工程）
上述したゲート絶縁層上に、実施例１と同様に、ゲート電極を形成し、トップゲート構造薄膜トランジスタ基板を得た。
【０１５０】
［実施例２］
（ゲート電極形成工程）
ガラス基材上に、カルド系樹脂（Ｖ２５９、新日鐵化学株式会社製）をスピンコートし、熱硬化させることでガラス基材全面を覆う基材平坦化層兼下地層を形成した。次いで、上述した基材平坦化層兼下地層上に、メタルマスクを介してＡｌを蒸着し、厚さ４０ｎｍのゲート電極を形成した。
【０１５１】
（ゲート絶縁層形成工程）
上述したゲート電極を形成したガラス基板上に、実施例１と同様に、ゲート絶縁層を形成した。
【０１５２】
（金属電極層形成工程）
上述したゲート絶縁層上に、実施例１と同様に、金属電極層を形成した。
【０１５３】
（表面処理工程）
上述した金属電極層上に、実施例１と同様に表面処理を行い、表面処理層積層体を得た。
【０１５４】
（パターニング工程）
上述した表面処理層積層体を、実施例１と同様にパターニングし、パターン状表面処理層積層体を得た。
【０１５５】
（側面処理工程）
パターン状表面処理層積層体を、表面処理工程で用いた１ｗｔ％表面処理層形成用溶液に５分間浸漬させ、ＩＰＡによってリンスし、１２０℃で１０分間乾燥させることにより、側面処理を行った。
【０１５６】
（有機半導体層形成工程）
上述したパターン状表面処理層積層体上に、実施例１と同様に有機半導体層を形成し、ボトムゲート構造薄膜トランジスタ基板を得た。
【０１５７】
［実施例３］
側面処理工程を行わない以外は、実施例２と同様に形成し、ボトムゲート構造薄膜トランジスタ基板を得た。
【０１５８】
［比較例２］
（ゲート電極形成工程）
ガラス基板上に、実施例２と同様に、ゲート電極を形成した。
【０１５９】
（ゲート絶縁層形成工程）
上述したゲート電極を形成したガラス基板上に実施例２と同様に、ゲート絶縁層を形成した。
【０１６０】
（金属電極層形成工程）
上述したゲート絶縁層上に、実施例２と同様に、金属電極層を形成した。
【０１６１】
（パターニング工程）
上述した金属電極層を、実施例２と同様にパターニングし、ソース電極およびドレイン電極を形成した。
【０１６２】
（表面処理工程および側面処理工程）
次に、実施例２と同様に、１ｗｔ％表面処理層形成用溶液（溶媒：脱水トルエン）を調製し、ソース電極およびドレイン電極を形成した基板を、表面処理層形成用溶液内に５分間浸漬させた後、ＩＰＡによってリンスし、１２０℃で１０分間乾燥させることにより、表面処理および側面処理を同時に行い、パターン状表面処理層積層体を得た。
【０１６３】
（有機半導体層形成工程）
上述したパターン状表面処理層積層体上に、実施例２と同様に有機半導体層を形成し、ボトムゲート構造薄膜トランジスタ基板を得た。
【０１６４】
［評価］
（電流−電圧測定）
実施例１〜３、比較例１〜２で作製した薄膜トランジスタ基板について、ソース・ドレイン電圧を−５０Ｖ、ゲート電圧を２０Ｖ〜−５０Ｖと変化させて電流−電圧特性を測定した。各薄膜トランジスタ基板のトランジスタ移動度を表１に示す。
【０１６５】
（バイアスストレス試験）
ソース・ドレイン電圧を−５０Ｖ、ゲート電圧を−５０Ｖとして１０００秒間バイアスストレス試験を行った後、電流値を測定し、初期電流値に対する電流保持率を算出した。各薄膜トランジスタ基板の電流保持率を、表１に示す。
【０１６６】
【表１】
0005807374.tif 000002
【０１６７】
実施例１および比較例１によって製造される薄膜トランジスタ基板は、トップゲート構造を有しており、実施例１では、金属電極層形成工程後に、表面処理工程、パターニング工程の順に行い、一方比較例１では、パターニング工程、表面処理工程の順に行うものである。
トランジスタ移動度、電流保持率ともに比較例１に比べ、実施例１の方が高いことが確認されたことから、実施例１では表面処理工程後にパターニング工程を行うことにより、金属電極層上に均一、且つ緻密に表面処理層が形成されたため、電荷注入効率に優れたものとなったと示唆された。また一方、比較例１では、パターニング工程後に表面処理工程を行うことにより、パターニング工程時に剥離出来なかったレジストの残渣等の不純物がソース電極およびドレイン電極上に存在し、表面処理層が不均一に形成されたため、実施例１に比べ電荷注入効率が低くなったと考えられた。
【０１６８】
また、実施例２、実施例３、および比較例２によって製造される薄膜トランジスタ基板は、ボトムゲート構造を有するものである。
まず、実施例２と実施例３について比較して検討した。
実施例３は、側面処理工程を行わない以外は実施例２と同様に作製したものである。実施例２および実施例３で作製する薄膜トランジスタ基板は、ボトムゲート構造であり、図３（ｂ）に例示するように、チャネル領域がソース電極およびドレイン電極の間に存在することから、ソース電極およびドレイン電極の側面に表面処理層が形成された実施例２において、電荷注入効率が高くなったものと考えられた。
【０１６９】
次に、実施例２および比較例２を比較した。
トランジスタ移動度および電流保持率ともに実施例２の方が高いことが確認できた。実施例２では、表面処理工程、パターニング工程の順に行っているが、比較例２では、表面処理工程、パターニング工程の順に行われている。そのため、上述した実施例１および比較例１と同様に、実施例２では、金属電極層上に均一、且つ緻密に表面処理層が形成されており、また一方、比較例２では、パターニング工程時に剥離出来なかったレジストの残渣等の不純物がソース電極およびドレイン電極の上面に存在し、表面処理層が不均一に形成されていると示唆された。
また、側面処理工程においては、比較例２が表面処理工程において上面と同時に側面にも表面処理層が形成されることに対して、実施例２ではパターニング工程後に露出したソース電極およびドレイン電極側面に表面処理工程を行うことから、側面にも均一、且つ緻密な表面処理層を形成することが可能となると考えられた。
【０１７０】
また、実施例３および比較例２について比較した。
トランジスタ移動度および電流保持率ともに実施例３の方が高いことが確認できた。また、実施例３および比較例２の差は、実施例２および比較例２の差に対して小さくなった。これより、表面処理層は、形成される位置がソース電極およびドレイン電極の上面のみであったとしても、均一、且つ緻密に形成されている方がより高い電荷注入効率を発揮できることが示唆された。
【符号の説明】
【０１７１】
１、１１、１０１  …  基板
２、１２、１０２  …  金属電極層
２ａ、１２ａ、１０２ａ  …  ソース電極
２ｂ、１２ｂ、１０２ｂ  …  ドレイン電極
３、１３、１０３  …  表面処理層
４、１４、１０４  …  レジスト
５、１５  …  表面処理層積層体
５’、１５’、１０５’  …  パターン状表面処理層積層体
６、１６、１０６  …  有機半導体層
７、１７、１０７  …  ゲート絶縁層
８、１８、１０８  …  ゲート電極
１０、２０、１１０  …  薄膜トランジスタ基板
３１  …  チャネル領域
３２  …  ソース領域
３３  …  ドレイン領域
【図１】
0005807374.tif 000003
【図２】
0005807374.tif 000004
【図３】
0005807374.tif 000005
【図４】
0005807374.tif 000006