(57)【特許請求の範囲】
【請求項１】
裏面に拡散層を有する縦型素子を製造する工程において、ウェハのおもて面に素子が形成されない領域の裏面に刻印する刻印工程と、前記刻印工程の後に該刻印された箇所を残し該箇所以外の前記ウェハの裏面を研削して薄くする薄化工程と、前記薄化工程の後に研削した前記ウェハの裏面全域にイオン注入とアニールにより前記拡散層を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記の刻印する箇所が、前記ウェハの裏面の外周部であり、前記研削される箇所が、前記外周部で囲まれた前記ウェハの裏面の内側であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
研削されない前記外周部がリング状の補強部であることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記拡散層を形成する工程の後、前記ウェハの裏面に裏面電極を形成する工程を含むことを特徴とする請求項１から３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記ウェハの裏面に刻印する刻印工程は、
前記ウェハのおもて面をステージに接触させて前記ウェハを前記ステージに載置する工程と、前記ウェハの裏面にレーザー刻印する工程と、を含むことを特徴とする請求項１から４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記ウェハの裏面に刻印する刻印工程は、
前記ウェハの裏面をステージに接触させて前記ウェハを前記ステージに載置する工程と、前記ステージに形成した開口部を通して前記ウェハの裏面にレーザー刻印する工程と、を含むことを特徴とする請求項１から４のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記ウェハのおもて面をステージに接触させて前記ウェハを前記ステージに載置する工程は、前記ウェハのおもて面を予め保護膜で被覆した後に、前記ウェハを前記ステージに載置することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項８】
前記保護膜が、レジストもしくは保護テープであることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記レーザー刻印の深さが０．５μｍ以上で１０μｍ以下であることを特徴とする請求項５から８のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、各製造プロセスで個々のウェハが識別できる半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体基板であるウェハ上には、ウェハの識別を行うために番号、記号が刻印される。この刻印には、広く、レーザーアブレーションつまりレーザー光の強いエネルギーによってウェハの表面のシリコンを蒸発させて窪みを作り、番号や文字などを形成することが行われ、通常レーザー刻印と言われている。
【０００３】
図７は、ウェハに対するレーザー刻印を説明する模式図であり、同図（ａ）はレーザー刻印の模式的構成図、同図（ｂ）は刻印部の拡大図である。レーザー刻印において、レーザー光５１が照射された箇所は、半導体（シリコンなど）が溶融蒸発して微小な粒状のパーティクル５２となって矢印で示すように飛散する。ウェハ５３表面には窪み状（凹部５４）の文字又は記号が刻印される。
【０００４】
また、特許文献１では、ウェハの裏面に識別パターンを形成し、ウェハの表面に半導体装置を形成する。これにより、半導体装置の形成を妨げることなくウェハを識別することが可能になる。識別パターンは、読み取り可能なパターンの鏡像である。このため、識別パターンの読み取りは、ウェハの表面側からウェハを透かして識別パターンを直接観察し、あるいは鏡によって反射された識別パターンの光学像をウェハの表面側から観察することにより容易に行うことができるが記載されている。
【０００５】
また、特許文献２では、 基板が載置されるステージと、文字又は記号を刻印する刻印手段と、該ステージの上方に上下動可能に配設されて、下端部が該基板の該刻印領域と素子形成領域の境界に狭隙を介して近接して該素子形成領域を覆い隠す遮蔽板とから半導体装置の製造装置を構成し、文字又は記号が刻印された基板の裏面をスクラブ処理する工程と、引き続いて該基板の表面をスクラブ処理する工程で半導体装置の製造方法を構成することで、レーザ刻印した際に基板に付着するパーティクルを効果的に除去することができることが記載されている。
【０００６】
また、特許文献３では、識別記号を鏡面に映した反転文字でウェハ裏面に印字し、裏面を下側として水平方向に配置したウェハの下方に一つの鏡面体を設ける。反転文字をこの鏡面体に映して見ることで、正規の識別記号として視認して、ウェハを識別することで、設置スペース、設備コストを増大させず、且つ半導体ウエハを表裏反転せずに、ウェハ裏面に印字した識別記号の視認が行える識別方法を得ることができることが記載されている。
【０００７】
また、特許文献４では、円形状のウェハの表面に複数のデバイスが形成されるデバイス領域と該デバイス領域を囲繞する外周余剰領域とを備えたウェハであって、ウェハの外周余剰領域の外周端部には表面から裏面にわたって断面形状が円弧面をなす面取り部が形成されており、面取り部にウェハの結晶方位を示すマークとして表面および裏面に直交する平坦面が形成され、平坦面にウェハを特定するための識別コードが印字されていることで、ウェハを特定するための識別コードが裏面の研削によって消失することがなく、デバイス領域を制限することがないとともに、印字された識別コードを誤認識することなく読み取ることができるウェハを提供することができることが記載されている。
【０００８】
また、特許文献５では、ウェハは、ウェハエッジに複数個のマイクロノッチの配列からなるウェハＩＤ番号を備えている。ウェハＩＤ番号１６は、ウェハを識別するＩＤ番号としてウェハに１対１で対応するようにコード化された配列で、ウェハの鏡面から裏面に貫通する複数個のマイクロノッチをウェハエッジからウェハの中心に向かって半径方向に沿って形成することにより、構成されている。また、マイクロノッチは、ウェハ裏面を研削した段階で識別できる深さで設けられている。これにより、ウェハを裏面研削して基板厚さを薄くした後も識別できる構成のウェハＩＤ番号を付したウェハを提供することができることが記載されている。
【０００９】
また、特許文献６では、支持基板の上方に絶縁層を介して設けられた半導体層３を有する半導体基板において、半導体層の表面領域以外の領域に、マークを形成する。具体的には、第１の基板を用意し、第２の基板の周辺部にマークを形成し、マークのある部分では貼り合わないように、第１及び第２の基板を貼り合わせ、第１の基板の不要部を除去することで、第１の基板の移設層を移設してＳＯＩ基板を作る。こうすることで、付着パーティクルが少なく、またマーキングが容易な半導体基板及びその作製方法を提供することができることが記載されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００５−１６６８４１号公報
【特許文献２】特開平８−１１１３５８号公報
【特許文献３】特開平１１−１７６７０８号公報
【特許文献４】特開２００９−６４０８０１号公報
【特許文献５】特開２００４−１１９６５１号公報
【特許文献６】特開２００１−２５７１３９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
図７に示すように、ウェハ５３から蒸発したパーティクル５２は室温で急冷されて微細な固形粒となって飛散する。そして窪み状（凹部５４）の文字又は記号の中や周りに付着してしまう。このパーティクル５２は大半が１μｍ以下と微細な上に、蒸気や溶融状態から急速に冷却され、ウェハ５３の表面に付着した固形異物である。
【００１２】
このパーティクル５２は図８に示すように、ウェハ５３に付着するとイオン注入工程において、イオンビーム５６の妨げになる。つまり、イオン注入された領域５７と、イオン注入されない領域５８が生じてしまう。
【００１３】
また、図９に示すように、スピンコーターによってレジストが流れる符号６１の方向にフォトレジスト５９のピンホール欠陥６０（レジストが塗布されない箇所）となる。このように、パーティクル５２がレジストの流れの妨げとなってプロセス上の不具合を発生させる原因となる。
【００１４】
この付着したパーティクル５２は通常の洗浄方法では除去することが困難であり、各種除去装置や除去方法が提案されている。
例えば、特許文献２では、刻印した後にスクラブ工程を追加したり、蒸発したシリコンガスを除去したりする方法が提案されている。
【００１５】
しかし、前記の特許文献１〜６では、ウェハの外周部の裏面（ウェハの側面ではない）に刻印し、外周部を残して素子形成領域のウェハの裏面を研削し、ウェハを薄くすると同時に付着したパーティクルを除去する方法については記載されていない。
【００１６】
この発明の目的は、前記の課題を解決して、ウェハに付着したパーティクルが除去できて各製造プロセスでそれぞれのウェハが識別できる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１７】
前記の目的を達成するために、特許請求の範囲の請求項１に記載の発明によれば、裏面に拡散層を有する縦型素子を製造する工程において、ウェハのおもて面に素子が形成されない領域の裏面に刻印する刻印工程と、前記刻印工程の後に該刻印された箇所を残し該箇所以外の前記ウェハの裏面を研削して薄くする薄化工程と、前記薄化工程の後に研削した前記ウェハの裏面全域にイオン注入とアニールにより前記拡散層を形成する工程と、を含む半導体装置の製造方法とする。
【００１８】
また、特許請求の範囲の請求項２記載の発明によれば、請求項１の発明において、前記の薄くする工程が、前記の刻印された外周部を残し該外周部で囲まれた前記ウェハの内側の素子形成予定領域の裏面を研削する工程であるとよい。
【００１９】
また、特許請求の範囲の請求項３記載の発明によれば、請求項２に記載の発明において研削されない前記外周部がリング状の補強部であるとよい。
また、特許請求の範囲の請求項４記載の発明によれば、請求項１から３のいずれか１項に記載の発明において、前記拡散層を形成する工程の後、前記ウェハの裏面に裏面電極を形成する工程を含むとよい。
【００２０】
また、特許請求の範囲の請求項５に記載の発明によれば、請求項１または２に記載の発明において、前記ウェハのおもて面をステージに接触させて前記ウェハを前記ステージに載置する工程と、前記ウェハの裏面にレーザー刻印する工程と、を含むとよい。
【００２１】
また、特許請求の範囲の請求項６に記載の発明によれば、請求項１から４のいずれか１項に記載の発明において、前記ウェハの裏面をステージに接触させて前記ウェハを前記ステージに載置する工程と、前記ステージに形成した開口部を通して前記ウェハの裏面にレーザー刻印する工程と、を含むとよい。
【００２２】
また、特許請求の範囲の請求項７に記載の発明によれば、請求項５に記載の発明において、前記ウェハのおもて面をステージに接触させる工程が、前記おもて面を保護膜で被覆するとよい。そして、この保護膜は、保護膜が、レジストもしくは保護テープであるとよい。
【００２３】
また、特許請求の範囲の請求項９に記載の発明によれば、請求項５または６に記載の発明において、前記レーザー刻印の深さが０．５μｍ以上で１０μｍ以下であるとよい。
【発明の効果】
【００２４】
この発明において、レーザーによる刻印をウェハのおもて面に素子が形成されない領域の裏面にすることで、刻印時に発生するパーティクルがウェハのおもて面側に付着することを防止することができる。
【００２５】
刻印位置を、ウェハ裏面の外周部とすることで、裏面研削工程では外周部を厚いまま残して内側を薄く研削することで、刻印部が残ってウェハの識別は確保されると同時に、素子形成領域のウェハの裏面は研削工程により付着したパーティクルを除去することができる。
【００２６】
その結果、刻印によるウェハの識別をプロセス完了まで通して行うことができる。また、刻印に伴うパーティクルのウェハへの付着が無くなるため、半導体装置の良品率を向上させることができる。
【図面の簡単な説明】
【００２７】
【図１】この発明の第１実施例の半導体装置の製造方法であり、（ａ）〜（ｆ）は工程順に示した要部製造工程断面図である。
【図２】プレーナゲート型ＩＧＢＴの構成図である。
【図３】外周部を残して研削したウェハの平面図と断面図
【図４】この発明の第２実施例の半導体装置の製造方法であり、（ａ）〜（ｆ）は工程順に示した要部製造工程断面図である。
【図５】この発明の第３実施例の半導体装置の製造方法であり、（ａ）および（ｂ）は工程順に示した要部製造工程断面図である。
【図６】この発明の第４実施例の半導体装置の要部製造工程図である。
【図７】ウェハに対するレーザー刻印を説明する模式図であり、（ａ）はレーザー刻印の模式的構成図、（ｂ）は刻印部の拡大図である。
【図８】パーティクルでイオンビームが遮蔽される様子を示した図である。
【図９】フォトレジストのピンホール欠陥６０が発生する様子を示した図である。
【発明を実施するための形態】
【００２８】
実施の形態を以下の実施例で説明する。
（実施例１）
図１は、この発明の第１実施例の半導体装置の製造方法であり、同図（ａ）〜同図（ｆ）は工程順に示した要部製造工程断面図である。ここでは、半導体装置として縦型のＩＧＢＴの例を挙げた。
（１）ステージ１にウェハ２の裏面３が接触するようにウェハ２を載置する。（同図（ａ））。
（２）ウェハ２の裏面３の外周部６の刻印する箇所４にレーザー光７を照射して、素子形成領域８の外側にレーザー刻印をする（凹部９を形成する）。レーザー光７は、例えば、Ｎｄ：ＹＡＧレーザー光である。ウェハ２の裏面３の外周部６へレーザー光が照射される（同図（ｂ））。
【００２９】
この工程において、ステージ１に接触するウェハ２の裏面３にレーザー光７を照射するため、溶融して飛散した粒子はパーティクル２３となってウェハ１の裏面３に付着する（図１（ｂ）参照）。
【００３０】
あるいは、ウェハ２をステージ１に置かず、ローダーからウェハ２を取り出したハンドをそのまま保持して、レーザー光７を下方から照射し、裏面３に刻印する（凹部９を形成する）方法によっても同様に可能となる。
（３）ウェハ２のおもて面１０と裏面３を裏返しにして、ウェハ２の表面１０に表面構造１１を通常の半導体プロセスで形成する（同図（ｃ））。表面構造１１は、例えば、図２の断面図に示すプレーナゲート型ＩＧＢＴの場合は、エミッタ層１２、ゲート電極１３、ウェル層１４、耐圧構造部１５、ゲート絶縁膜２８、層間絶縁膜２９、エミッタ電極３０およびパッシベーション膜３１などである。また、図２中の符号で２５は半導体チップ２６の配置パターンを示すチップのショットマップ、２７は結晶方位を示すノッチである。
（４）刻印した凹部９を含めた外周部６を残し、素子形成領域８の裏面３を矢印２４の方向に研削してウェハ２を薄くする（同図（ｄ））。
【００３１】
素子形成領域８の裏面３を研削することで、パーティクル２３も除去される。
続いて、裏面３をわずかにエッチングして、研削加工で生じた微細な傷や歪を除去する。
（５）裏面３全域にイオン注入とアニールにより拡散層１６を形成する（同図（ｅ））。
（６）拡散層１６上に裏面電極１７を形成する（同図（ｆ））。
【００３２】
また、ここでは刻印（凹部９を形成する）の方法は一般に使われるＮｄ：ＹＡＧレーザー光（波長１０６４ｎｍ）を例としたが、その他のレーザーでも構わない。また、刻印は「罫書き」など機械的に付けてもよい。この場合もパーテクル２３が発生してウェハ２の裏面３に付着するが、その後の（４）の研削工程で除去されるので製造プロセスに影響を与えることはない。
【００３３】
また、レーザー刻印の深さ（凹部９の深さ）を０．５μｍ以上で１０μｍ以下とする。これは、上記（５）の工程において、研削加工で生じた微細な傷等を除去するために、ウェハ２の裏面３全面をエッチングするが、レーザー刻印の深さが０．５μｍ未満では凹部９がエッチングなどで除去されてしまうためである。また、刻印の深さは１０μｍあれば十分でありそれを超えて設ける必要はない。また、凹部９を深くすると、溶融したシリコン粒の飛散量が多くなり、製造プロセスに影響を与える場合が生じる。また、刻印を深くするにはレーザー光のエネルギーを大きくする必要があり、大きなエネルギーのレーザー装置が必要となったり、照射時間を増やす必要からリードタイムが増大する。そのため、刻印の深さは１０μｍ以下がよい。
【００３４】
前記の（４）の工程において、研削では図３のように刻印された外周部６を残すようにして行う。ウェハ２の外周部６の端部１８から幅数ｍｍの箇所には素子が形成されない（素子形成領域８から外れる）。そのため、この外周部６を研削から外しても、ウェハ２から取り出せる半導体チップの個数は減ることはない。また、素子形成領域８の裏側を研削してウェハ２を薄くすることで、縦型素子である例えばＩＧＢＴのオン電圧特性やスイッチング特性を改善することができる。
【００３５】
刻印の際に発生するパーティクル２３の付着箇所が素子形成領域８の裏面３であっても、その箇所は研削されてパーティクル２３は除去されるので、その後の製造プロセスには影響を与えない。
【００３６】
また、裏面研削の際、刻印部の一部が削られてしまっても残りの部分で文字の一部やバーコード判読可能であれば、刻印の全てが外周部６に形成されなくてもよい。
また、裏面３へのエッチングは（５）や（６）の工程でも凹部９が消滅しないように凹部９の深さに対して十分浅く行なう。
【００３７】
また、凹部９の形成箇所に研削する箇所の端部（素子形成領域９の外周部）が一部重なっても、刻印が読み取れる程度に凹部９の一部が欠けても構わない。
また、ウェハ２の内周部（素子形成領域８の裏面）を削って外周部６を残す。外周部６は（１）の工程に投入したときと、ほぼ同じ厚さでリング状の補強部となる（通常、この補強部はリブと呼ばれている）。このリブ構造とすることで、内側（素子形成領域８）が薄くなったウェハ２の反りは防止され、機械的強度が確保される。特に直径８インチ以上の大口径のウェハでは効果が大きい。
【００３８】
このように、強度保持の目的で厚く残すウェハ２の外周部６（リブ）に刻印することで、従来と同じ製造工程で、同じ個数の半導体チップをウェハ２から取り出すことが出来る。また、この刻印により各製造プロセス段階でのウェハを一枚一枚識別することができるようになる。
【００３９】
前記の（５）および（６）の工程において、ウェハ２の裏面３全域にイオン注入、アニール、電極形成等を行った場合でも、刻印である凹部９は消滅せず識別マークの働きは保持される。尚、ＩＣ（集積回路）チップとなる領域が多数形成されたウェハでは（５）および（６）の工程を行わない場合や（５）もしくは（６）の工程のいずれかの工程を行わない場合がある。例えば、ダイアフラム圧力センサチップとなる領域が多数形成されたウェハでは、裏面への拡散層１６および裏面電極１７の形成は行なわず、ダイアフレム形成のためのパターニング、エッチング、そして裏面の基台への接合を行う。また、（５）または（６）の工程の内どちらかの工程を行う場合もある。
【００４０】
前記したように、ウェハ２の裏面３の外周部６を刻印し、素子形成領域８の裏面３を研削し、刻印されたウェハ２の外周部６を残すことで、ウェハ２の識別をプロセス完了まで通して行うことができる（ウェハ２のトレーサビリティが可能となる）。さらに刻印をウェハ２の裏面の外周部６に形成することで、刻印時にパーティクルが発生してウェハ２に付着したとしても、ウェハ２の素子形成領域８の裏面３を研削することにより、パーティクル取り除かれる。したがって、刻印に伴って発生するパーティクルがウェハ２のおもて面に付着することを防ぎ、ウェハ２の裏面に付着したパーティクルも除去されるため、その後の製造プロセスへの影響は無くなり、半導体チップの良品率を向上させることができる。
【００４１】
尚、ウェハ２のプロセスによっては前記の（５）または（６）の工程の後に更に表面構造１１を形成するプロセスを行うこともある。
本実施例ではノンパンチスルー型のプレーナゲート型ＩＧＢＴの製造方法を例に取っているが、フィールドストップ層を有するＩＧＢＴ、トレンチゲート型ＩＧＢＴ、逆阻止型ＩＧＢＴ、逆導通型ＩＧＢＴ、ＭＯＳＦＥＴ、ダイオード、バイポーラトランジスタ、サイリスタ等にも本発明は適用できる。また、これらの半導体装置に限らず裏面研削の工程を有する半導体装置に対しても適用できる。
（実施例２）
図４は、この発明の第２実施例の半導体装置の製造方法であり、同図（ａ）〜同図（ｆ）は工程順に示した要部製造工程断面図である。
（１）ステージ１にウェハ２の裏面３が接触するようにウェハ２を載置する。ステージ１には刻印するウェハ２の裏面３の箇所４に開口部５が形成されている（同図（ａ））。
（２）ウェハ２の裏面３の外周部６の刻印する箇所４にレーザー光７を照射して、素子形成領域８の外側にレーザー刻印をする（凹部９を形成する）。レーザー光７は、例えば、Ｎｄ：ＹＡＧレーザー光であり、レーザー光７の照射は前記の開口部５を通してウェハ２の裏面３の外周部６へ行なわれる（同図（ｂ））。
（３）以降の工程は実施例１と同じである。
【００４２】
前記の（２）の工程において、ステージ１に接触するウェハ２の裏面３で開口部５からレーザー光７を照射するため、溶融して飛散した粒子はパーティクル２３となってウェハ１の表面３に付着することは避けられる。また、ウェハ２をステージ１に置かず、ローダーからウェハ２を取り出したハンドをそのまま保持して、レーザー光７を下方から照射し、裏面３に刻印する（凹部９を形成する）方法によっても同様に可能となる。しかし、刻印する箇所４を各ウェハ２で合わせ、ウェハ２の表面１０へのパーティクル２３の回り込みを防ぐには、ウェハ２の裏面３をステージ１に接触させてウェハ２の裏面３にレーザー光７を照射する図４の方法が好ましい。
【００４３】
開口部５が点線３２で示すように、素子形成領域８に重なる場合、刻印の際に発生するパーティクル２３の付着箇所が素子形成領域８の裏面３にあっても、その箇所は研削されてパーティクル２３は除去されるので、その後の製造プロセスには影響を与えない。
【００４４】
このように、強度保持の目的で厚く残すウェハ２の外周部６（補強部：リブ）に刻印することで、従来と同じ製造工程で、同じ個数の半導体チップをウェハ２から取り出すことが出来る。また、この刻印により各製造プロセス段階でのウェハを一枚一枚識別することができるようになる。
（実施例３）
図５は、この発明の第３実施例の半導体装置の製造方法であり、同図（ａ）および同図（ｂ）は工程順に示した要部製造工程断面図である。
（１）ウェハ２のおもて面１０を予め保護膜２０で保護しておもて面１０を下にしてステージ１に載置する（同図（ａ））。保護膜２０は、レジストやダイシングテープなどの保護テープを用いる。保護テープとしては、樹脂や高分子で形成されたテープで、剥がした時に接着剤の糊残りなどが生じないものを使用する。
（２）上方を向いたウェハ２の裏面３の外周部６にレーザー光７を照射して、素子形成領域８の外側に刻印のための凹部９を形成する（同図（ｂ））。その後、レジスト２０を除去してウェハ２の上下を反対にして、次工程の（３）の工程へ進む。
（３）以降の工程は実施例１の（３）以降の工程と同じである。
【００４５】
この実施例３の場合も実施例１と同様に、ウェハ２の裏面３の外周部６を刻印し、素子形成領域８の裏面３を研削し、刻印されたウェハ２の外周部６を残すことで、ウェハ２の識別をプロセス完了まで通して行うことができる（ウェハ２のトレーサビリティが可能となる）。さらに素子形成領域８のウェハ２の裏面３を研削することで、刻印によるパーティクルの付着は取り除かれ、製造プロセスへの影響は無くなり、半導体チップの良品率を向上させることができる。
【００４６】
さらに、ウェハのおもて面を予め保護膜２０で保護しているため、ウェハ２のおもて面の表面構造１１を形成する領域が直接ステージに接触することがなくなり、おもて面を清浄に保つことができる。
（実施例４）
図６は、この発明の第４実施例の半導体装置の要部製造工程図である。実施例１と異なるのは、刻印する凹部９をウェハ２の外周部６の箇所４でなくウェハ２の内側（素子形成領域８の中央付近）の箇所２１にした点である。この箇所２１は研削で残す領域２２内にある。図６に示すように、研削はウェハ２の外周部６まで行い、刻印箇所は残して、その周りの全域をＸ方向、Ｙ方向に研削する。
【００４７】
領域２２は図６ではスクライブ領域の裏側としているが、テストパターン、プロセスコントロールモニターなどが形成される領域の裏側にとっても良く、この領域を刻印する箇所（凹部９を形成する箇所）に利用してもチップの取れ数に影響はない。また、ウェハ２の裏面全域にイオン注入、アニール、電極形成等を行った場合でも、刻印である凹部９は消滅せず識別マークの働きは保持される。
【符号の説明】
【００４８】
１    ステージ
２    ウェハ
３    裏面
４、２１  箇所
５    開口部
６    外周部
７    レーザー光
８    素子形成領域
９    凹部
１０    おもて面
１１    表面構造
１２    エミッタ層
１３    ゲート電極
１４    ウェル層
１５    耐圧構造部
１６    拡散層
１７    裏面電極
１８    端部
２０    保護膜
２１    刻印する箇所
２２    研削で残す領域
２３    パーティクル
２４    研削方向
２５    チップのショットマップ
２６    半導体チップ
２７    ノッチ
２８    ゲート絶縁膜
２９    層間絶縁膜
３０    エミッタ電極
３１    パッシベーション膜
３２    点線
【図１】
0005811587.tif 000002
【図２】
0005811587.tif 000003
【図３】
0005811587.tif 000004
【図４】
0005811587.tif 000005
【図５】
0005811587.tif 000006
【図６】
0005811587.tif 000007
【図７】
0005811587.tif 000008
【図８】
0005811587.tif 000009
【図９】
0005811587.tif 000010