(57)【特許請求の範囲】
【請求項１】
表面（１ａ）と前記表面に対向する裏面（１ｂ）と側面（１ｃ）とを有し、前記表面（１ａ）に半導体素子の表面電極（２）が形成され、前記裏面（１ｂ）に前記半導体素子の裏面電極（８）が形成された半導体ウェハ（１）を用意する工程と、
前記半導体ウェハ（１）の前記表面電極（２）にめっき層（３）を形成するめっき工程とを有する半導体装置の製造方法において、
前記めっき工程は、開口部（１３）を有する被覆材（１１）で前記裏面（１ｂ）を被覆し、前記表面電極（２）と前記側面（１ｃ）を露出し、かつ、前記開口部を介して前記裏面（１ｂ）の一部のみを露出した状態で、前記半導体ウェハ（１）をめっき液に浸し、
前記裏面（１ｂ）の前記一部の露出部が、前記半導体素子が形成されていない領域であることを特徴とする半導体装置の製造方法。
【請求項２】
表面（１ａ）と前記表面に対向する裏面（１ｂ）と側面（１ｃ）とを有し、前記表面（１ａ）に半導体素子の表面電極（２）が形成され、前記裏面（１ｂ）に前記半導体素子の裏面電極（８）が形成された半導体ウェハ（１）を用意する工程と、
前記半導体ウェハ（１）の前記表面電極（２）にめっき層（３）を形成するめっき工程と、
前記めっき工程の後に、前記半導体ウェハ（１）を複数のチップにダイシングする工程とを有する半導体装置の製造方法において、
前記めっき工程は、前記表面電極（２）と前記側面（１ｃ）と前記裏面（１ｂ）の一部のみとを露出した状態で、前記半導体ウェハ（１）をめっき液に浸し、
前記裏面（１ｂ）の前記一部の露出部が、前記複数のチップの全てに設けられるとともに、１つの前記チップの一部のみに設けられることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウェハの表面電極にめっき層を形成する工程を有する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
表面に半導体素子の表面電極が形成され、裏面に半導体素子の裏面電極が形成された半導体ウェハを用意する工程と、半導体ウェハの表面電極にめっき層を形成するめっき工程とを有する半導体装置の製造方法が、特許文献１、２に開示されている。
【０００３】
具体的には、特許文献１には、めっき工程において、表面電極と裏面電極の両方に対してめっき層を形成することや、表面電極と裏面電極とに加えて半導体ウェハの側面にもめっき層を形成することが開示されている。
【０００４】
また、特許文献２には、めっき工程において、表面電極を露出した状態とし、かつ、表面電極を被覆した状態として、表面電極にめっき処理を施すことが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−２０５９９１号公報
【特許文献２】特開２０１０−１８２８０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、表面電極にめっき層を形成し、裏面電極にめっき層を形成しない場合では、特許文献２のように、表面電極を露出した状態とし、かつ、裏面電極を被覆した状態として、半導体ウェハをめっき液に浸すことが必要である。これにより、裏面電極に不必要なめっき層が形成されてしまうことで、裏面電極の電気抵抗が変動する（増える）ことを防止できるからである。
【０００７】
また、半導体ウェハの表面電極上にめっき層を形成する際に、半導体ウェハの外周部や裏面にめっき層が形成されると、半導体ウェハの表面電極上に形成されるめっき層にばらつきが生じることが、一般的に知られている（例えば、特許文献２の段落００１９等参照）。
【０００８】
この対策としては、半導体ウェハの表面電極を露出させ、半導体ウェハの表面電極以外を被覆した状態で、半導体ウェハをめっき液に浸すことが考えられる。
【０００９】
しかし、実際に、本発明者が、半導体ウェハのＡｌからなる表面電極を露出させ、半導体ウェハの表面電極以外、すなわち、半導体ウェハの側面および裏面を全て覆ってＺｎ−ＮｉＰ−Ａｕめっき層の形成を試みたところ、Ｚｎめっき層の形成不良（欠陥）が生じ、この結果、Ａｕめっき層をムラ無く形成することができなかった。Ａｕめっき層の形成には、Ｚｎめっき層の形成が必要であることが、一般的に知られている。
【００１０】
なお、Ａｌからなる表面電極にＺｎめっき層を形成する場合に限らず、Ａｌ以外の材料かならなる表面電極にＺｎ以外のめっき層を形成する場合においても、めっき層を欠陥無く形成できることが望まれる。
【００１１】
本発明は上記点に鑑みて、表面電極にめっき層を形成する際に、裏面電極に不必要なめっき層が形成されることによる裏面電極の電気抵抗の影響を抑制しつつ、表面電極にめっき層を欠陥無く形成できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明者が鋭意検討したところ、半導体ウェハの表面に形成された表面電極を露出し、半導体ウェハの裏面を被覆した状態として、半導体ウェハをめっき液に浸す際に、半導体ウェハの少なくとも側面の一部を露出させると、表面電極にめっき層を欠陥無く形成できることを実験的に見出し、本発明を完成させるに至った。
【００１３】
ちなみに、上述の特許文献１では、例えば、図２において、一方表面１ａの金属層２の全域にめっき膜４を形成しており、このめっき膜４が形成された一方表面１ａは、図１２からわかるように、半導体ウェハの裏面である。したがって、特許文献１では、半導体ウェハの裏面を被覆して、半導体ウェハをめっき液に浸すことをしていない。
【００１４】
また、上述の特許文献２では、表面電極にめっき処理をする際に、半導体ウェハの裏面電極を被覆しているが（図３参照）、半導体ウェハの側面を被覆することまでは記載されていない。そして、めっき処理後において、特許文献２の図３では、エミッタ電極６上にめっき層１１、１２が図示されているが、半導体ウェハの側面にめっき層が図示されておらず、半導体ウェハの側面にめっき層が形成されることは記載されていない。
【００１８】
請求項１に記載の発明では、めっき工程において、開口部（１３）を有する被覆材（１１）で半導体ウェハの裏面（１ｂ）を被覆し、半導体ウェハの表面電極（２）と側面（１ｃ）を露出し、かつ、前記開口部を介して前記裏面（１ｂ）の一部のみを露出した状態で、半導体ウェハ（１）をめっき液に浸し、
前記裏面（１ｂ）の前記一部の露出部が、半導体素子が形成されていない領域であることを特徴としている。
【００１９】
これによれば、表面電極にめっき層を欠陥無く形成できる。また、これによれば、半導体ウェハの半導体素子が形成されていない領域にめっき層が形成されるだけであり、半導体素子の裏面電極に不必要なめっき層が形成されることを防止できる。
【００２０】
請求項２に記載の発明では、めっき工程において、半導体ウェハの表面電極（２）と側面（１ｃ）と裏面（１ｂ）の一部のみとを露出した状態で、半導体ウェハ（１）をめっき液に浸し、
前記裏面（１ｂ）の前記一部の露出部が、複数のチップの全てに設けられるとともに、１つのチップの一部のみに設けられることを特徴としている。
【００２１】
これによれば、表面電極にめっき層を欠陥無く形成できる。また、この場合、各チップにおいて半導体素子の裏面電極の一部にめっき層が形成されるが、各チップの裏面電極全域にめっき層が形成される場合と比較して、裏面電極の電気抵抗への影響を低く抑えられる。
【００２２】
さらに、これによれば、表面電極（２）へめっきが形成できたことを示す目印を裏面電極（１ｂ）に付与できる。表面電極（２）を検査してもめっきが形成されたか否かは不明であるが、裏面電極（１ｂ）にめっきによる色むらができるため、これを以って表面電極（２）へのめっき形成の有無を確認できる。
【００２３】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【図面の簡単な説明】
【００２４】
【図１】第１実施形態におけるめっき工程時の半導体ウェハの上面斜視である。
【図２】第１実施形態におけるめっき工程時の半導体ウェハの断面図である。
【図３】第１実施形態におけるめっき工程後の表面電極およびめっき層の断面図である。
【図４】第１実施形態におけるめっき工程時のめっき反応の概念図である。
【図５】第２実施形態におけるめっき工程時の半導体ウェハの断面図である。
【図６】第２実施形態におけるめっき工程時のめっき反応の概念図である。
【図７】第３実施形態におけるめっき工程時の半導体ウェハの断面図である。
【図８】第３実施形態におけるめっき工程時のめっき反応の概念図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
【００２６】
（第１実施形態）
本発明の半導体装置の製造方法は、表面に半導体素子の表面電極が形成され、裏面に半導体素子の裏面電極が形成された半導体ウェハを用意する工程と、半導体ウェハの表面電極にめっき層を形成するめっき工程と、めっき工程の後に、半導体ウェハを複数のチップにダイシングする工程とを行う半導体装置の製造方法に適用されるものである。
【００２７】
用意される半導体ウェハとしてはＳｉＣからなる半導体ウェハが挙げられ、ＳｉＣからなる半導体ウェハに形成される半導体素子としては、縦型の半導体素子、例えば、ＳＢＤ（ショットキーバリアダイオード）、ＭＯＳＦＥＴが挙げられる。ＳＢＤの場合、アノード電極が表面電極であり、カソード電極が裏面電極である。ＭＯＳＦＥＴの場合、ゲート電極やソース電極が表面電極であり、ドレイン電極が裏面電極である。
【００２８】
例えば、半導体ウェハの表面側に複数の半導体素子構造を形成した後、半導体ウェハの表面に、蒸着やスパッタ法等により表面電極としてのＡｌ層もしくはＡｌ合金層を形成し、半導体ウェハの裏面に、蒸着やスパッタ法等により裏面電極としてのＴｉ／Ｎｉ／Ａｕ層を形成する。半導体ウェハを用意する工程では、このようにして表面電極等が形成された半導体ウェハを用意する。
【００２９】
めっき工程では、表面電極としてのＡｌ層もしくはＡｌ合金層の表面上に、Ｚｎめっき層、Ｎｉ−Ｐめっき層、Ａｕめっき層を順に形成する。図１に、めっき工程時の半導体ウェハの上面斜視図を示し、図２（ａ）、（ｂ）にめっき工程時の半導体ウェハの断面図を示す。また、図３にめっき工程後の表面電極およびめっき層の断面図を示す。
【００３０】
具体的には、まず、図１、図２（ａ）に示すように、半導体ウェハ１の裏面１ｂに裏面保護用のフィルム１１を貼り付ける。フィルム１１が貼り付けられる半導体ウェハ１の表面１ａにはチップ毎に半導体素子の表面電極２が形成されている。なお、図１、２では、便宜上、表面電極２をチップに対応する大きさで示しており、１つの表面電極２が１つのチップの範囲を示している。
【００３１】
フィルム１１は、半導体ウェハ１の裏面１ｂを被覆する被覆材であり、フィルム１１の代わりに他の被覆材を用いても良い。このとき、例えば、半導体ウェハ１の裏面１ｂに接着剤１２を塗布して、フィルム１１を貼り付ける。
【００３２】
これにより、図２（ａ）に示すように、表面電極２と半導体ウェハ１の側面１ｃの全域とを露出した状態とし、かつ、半導体ウェハ１の裏面１ｂの全域を被覆した状態とする。
【００３３】
ちなみに、半導体ウェハ１の表面１ａには、通常、保護膜が形成されており、表面電極２はこの保護膜から露出した状態である。
【００３４】
また、図２（ａ）は、半導体ウェハ１の側面１ｃの全域を露出した状態を示しているが、半導体ウェハ１の側面１ｃの一部のみを露出した状態としても良い。半導体ウェハ１の側面１ｃの一部のみを露出した状態とする場合、例えば、フィルム１１を貼り付け後に、半導体ウェハ１の側面１ｃに接着剤１２を別途付けたり、半導体ウェハ１の裏面１ｂに接着剤１２を多めに塗布し、フィルム１１を貼り付けたときに接着剤１２を半導体ウェハ１からはみ出させ、はみ出した接着剤１２で半導体ウェハ１の側面１ｃの一部を覆うようにしたりする。
【００３５】
そして、この状態で、半導体ウェハ１をめっき液に浸すことで、図２（ｂ）に示すように、表面電極２にめっき層３を形成する。具体的には、Ｚｎ形成用のめっき液、Ｎｉ−Ｐ層形成用のめっき液、Ａｕ層形成用のめっき液の順に半導体ウェハ１を浸すことで、図３に示すように、表面電極２の表面上に、Ｚｎめっき層４、Ｎｉ−Ｐめっき層５、Ａｕめっき層６を順に形成する。なお、図３では、めっき層３中にＺｎめっき層４を示しているが、Ｚｎめっき層４は、Ｎｉ−Ｐめっき層５の形成時にＺｎがＮｉと置換されるため、最終的には、存在しないことが推測される。
【００３６】
このとき、半導体ウェハ１の側面１ｃの全域もしくは一部がめっき液に接触するので、図２（ｂ）に示すように、半導体ウェハ１の側面１ｃにも、めっき層３が形成される。
【００３７】
このようにして、めっき工程を行うことで、表面電極２にＺｎめっき層４を欠陥無く形成することができ、この結果、表面電極２の最上部にＡｕめっき層６を確実に形成できる。
【００３８】
この理由としては、以下のことが推測される。図４に、めっき工程時のめっき反応の概念図を示す。図４では、半導体ウェハ１の表面１ａにおいて、表面電極２が保護膜７から露出した状態であって、半導体ウェハ１の裏面１ｂにおいて、裏面電極８がフィルム１１で被覆された状態で、半導体ウェハ１をめっき液に浸したときの様子を示している。
【００３９】
図４に示すように、表面電極２では、Ａｌがイオン化して抜け（Ａｌ→Ａｌ３＋＋３ｅ−）、その抜けた箇所で、めっき液中のＺｎイオンがＡｌのイオン化で生じた電子の一部を受けてＺｎとなる（Ｚｎ２＋＋２ｅ−→Ｚｎ）。さらに、Ａｌのイオン化で生じた電子の余りが、半導体ウェハ１の側面１ｃに逃げ、この位置で、めっき液中のＺｎイオンがこの電子を受けてＺｎとなり（１／２Ｚｎ２＋ｅ−→１／２Ｚｎ）、半導体ウェハ１の側面１ｃにＺｎめっき層４が形成される。
【００４０】
このように、本実施形態によれば、Ａｌのイオン化で生じた電子の余りを半導体ウェハ１の側面１ｃに逃がすことができるので、表面電極２にめっき反応を確実に生じさせることができ、表面電極２にＺｎめっき層４をムラ無く形成できるものと推測される。
【００４１】
そして、一般的に、Ｚｎ層の表面上にＮｉ−Ｐめっき層、Ａｕめっき層を容易に形成できることから、表面電極２の上にＮｉ−Ｐめっき層５、Ａｕめっき層６を確実に形成できる。なお、Ｚｎめっき層４の形成後は、半導体ウェハ１の側面１ｃを覆った状態で、Ｎｉ−Ｐめっき層５、Ａｕめっき層６を形成することもできる。
【００４２】
また、ここでは、表面電極２としてのＡｌ層もしくはＡｌ合金層にＺｎめっき層４を形成する場合を説明したが、ＡｌとＺｎの関係のように、表面電極から抜けるイオンに比べて、めっき液中のイオンの価数が小さく、かつ、表面電極から抜けるイオンの大きさとめっき液中のイオンの大きさとが近い関係を有していれば、表面電極やめっき層が他の金属の場合であっても、本実施形態と同様に、表面電極にめっき層をムラ無く形成できると考えられる。
【００４３】
ところで、ＳｉＣからなる半導体ウェハを用いて半導体装置を製造すると、ＳｉＣは他の半導体ウェハよりも高価であるため、ＳｉＣからなる半導体ウェハを用いるだけで、半導体装置の製造コストが高くなってしまう。
【００４４】
これに対して、本実施形態によれば、上述の通り、表面電極２にめっき法でＡｕ層６を形成でき、めっき法はスパッタ法等よりもＡｕ層を安価に形成できるので、半導体装置の製造コストを抑制することができる。ちなみに、表面電極２は微小パターン形状であるため、スパッタ法で形成する場合、Ａｕ層の非形成領域をレジストでマスクし、スパッタ後にレジストを除去する工程が必要になる等の理由により、スパッタ法よりも、めっき法の方が安価にＡｕ層を形成できる。
【００４５】
（第２実施形態）
本実施形態は、めっき工程時における半導体ウェハの露出箇所が第１実施形態と異なるものであり、それ以外は第１実施形態と同様である。以下では、第１実施形態と異なる点を説明する。
【００４６】
図５（ａ）、（ｂ）に、本実施形態におけるめっき工程時の半導体ウェハの断面図を示す。図５（ａ）に示すように、めっき工程において、半導体ウェハ１の裏面１ｂに裏面保護用のフィルム１１を貼り付け、表面電極２と半導体ウェハ１の側面１ｃと裏面１ｂの一部とを露出した状態とし、かつ、半導体ウェハ１の裏面１ｂのうちその一部以外の領域を被覆した状態とする。すなわち、半導体ウェハ１の裏面１ｂは、一部のみを露出する。
【００４７】
そして、本実施形態では、露出部となる裏面１ｂの一部を、半導体素子が形成されていない領域に対応する部分とする。ここで、半導体素子が形成されていない領域とは、半導体ウェハ１の外周部やダイシングライン上等である。
【００４８】
また、本実施形態では、裏面電極の一部がめっき液に触れるため、裏面電極をめっきする金属よりも貴な金属で構成する。Ｚｎめっき層を形成する場合、裏面電極を、例えば、Ｔｉ／Ｎｉ／Ａｕで構成することができる。
【００４９】
なお、図５（ａ）では、接着剤１２により半導体ウェハ１の側面１ｃを部分的に覆うことで、半導体ウェハ１の側面１ｃの一部を露出させた状態としているが、半導体ウェハ１の側面１ｃの全域を露出させても良い。
【００５０】
半導体ウェハ１の裏面１ｂの一部のみを露出した状態とする方法としては、例えば、図５（ａ）に示すように、半導体ウェハ１の裏面１ｂにフィルム１１を貼り付けた際に、露出させる裏面１ｂの一部と対向する位置に、開口部１３をフィルム１１に予め設けておき、フィルム１１に接着剤１２を塗布した後、このフィルム１１を半導体ウェハ１に貼りあわせることが挙げられる。また、半導体ウェハ１の裏面１ｂにフィルム１１を貼り付けた後、レーザ照射等により、フィルム１１の一部に開口部１３を形成することが挙げられる。
【００５１】
また、半導体ウェハ１の裏面１ｂのうち外周部に対応する部分を露出させる場合、例えば、開口部１３の形状をリング形状とする。
【００５２】
そして、この状態で、第１実施形態と同様に、半導体ウェハ１をめっき液に浸すことで、図５（ｂ）に示すように、表面電極２の表面上にめっき層３を形成する。このめっき層３は、第１実施形態と同様のものである（図３参照）。本実施形態では、半導体ウェハ１の側面１ｃに加えて、裏面１ｂの一部（半導体素子が形成されていない領域）もめっき液に接触するので、半導体ウェハ１の側面１ｃおよび裏面の一部（半導体素子が形成されていない領域）にも、めっき層３が形成される。
【００５３】
このようにして、めっき工程を行うことで、本実施形態においても、表面電極２にＺｎめっき層４を欠陥無く形成することができ、この結果、表面電極２の最上部にＡｕめっき層６を確実に形成できる。
【００５４】
この理由としては、以下のことが推測される。図６に、めっき工程時のめっき反応の概念図を示す。
【００５５】
図６に示すように、本実施形態では、表面電極２においてＡｌのイオン化で生じた電子の余りを、半導体ウェハ１の側面１ｃに逃がすことに加えて、半導体ウェハ１の裏面１ｂの一部にも逃がすことができるので、表面電極２にめっき反応を確実に生じさせることができ、表面電極にＺｎめっき層４をムラ無く形成できるものと推測される。
【００５６】
（第３実施形態）
本実施形態は、めっき工程時に露出させる半導体ウェハの裏面の一部の具体的な位置が第２実施形態と異なるものであり、それ以外は第２実施形態と同様である。以下では、第２実施形態と異なる点を説明する。
【００５７】
図７（ａ）、（ｂ）に、本実施形態におけるめっき工程時の半導体ウェハの断面図を示す。図７（ａ）に示すように、本実施形態では、半導体ウェハ１の裏面１ｂの一部の露出部を、ダイシング工程で半導体ウェハから切り分けられる複数のチップの全てに設けるとともに、１つのチップの一部のみに設ける。例えば、１つのチップに対して１個ずつ露出部を形成する。また、１つのチップに対して複数の露出部を形成しても良い。
【００５８】
なお、図７（ａ）では、半導体ウェハ１の側面１ｃの一部を露出させた状態としているが、半導体ウェハ１の側面１ｃの全域を露出させても良い。また、半導体ウェハ１の裏面１ｂの一部のみを露出した状態とする方法としては、第２実施形態と同様の方法が採用可能である。
【００５９】
そして、この状態で、第１実施形態と同様に、半導体ウェハ１をめっき液に浸すことで、図７（ｂ）に示すように、表面電極２の表面上にめっき層３を形成する。このめっき層３は、第１実施形態と同様のものである（図３参照）。本実施形態では、半導体ウェハ１の側面１ｃに加えて、裏面１ｂの一部（全てのチップにおける裏面電極の一部）もめっき液に接触するので、半導体ウェハ１の側面１ｃおよび裏面１ｂの一部（全てのチップにおける裏面電極の一部）にも、めっき層３が形成される。
【００６０】
このようにして、めっき工程を行うことで、本実施形態においても、表面電極２にＺｎめっき層４を欠陥無く形成することができ、この結果、表面電極２の最上部にＡｕめっき層６を確実に形成できる。
【００６１】
この理由としては、以下のことが推測される。図８に、めっき工程時のめっき反応の概念図を示す。
【００６２】
図８に示すように、本実施形態では、表面電極２においてＡｌのイオン化で生じた電子の余りを、半導体ウェハ１の側面１ｃに逃がすことに加えて、半導体ウェハ１の裏面１ｂの一部にも逃がすことができる。特に、本実施形態では、チップとなる領域毎に、表面電極２から半導体ウェハ１内を通って裏面電極８へと最短距離で電子を逃がすことができる。これにより、表面電極２にめっき反応を確実に生じさせることができ、表面電極２にＺｎめっき層４をムラ無く形成できるものと推測される。
【００６３】
ところで、本実施形態では、図７（ｂ）に示すように、各チップにおいて半導体素子の裏面電極の一部にめっき層３が形成され、ダイシング工程後に、めっき層３が形成された状態で各チップの裏面電極を外部端子とはんだ接続されるが、各チップの裏面電極の全域にめっき層が形成される場合と比較して、裏面電極の電気抵抗への影響を低く抑えられる。
【００６４】
なお、裏面電極の電気抵抗への影響を抑えるためには、めっき工程時に露出させる半導体ウェハの裏面の一部を、各チップの裏面電極の中で電流が比較的流れにくい端部とすることが好ましい。
【００６５】
また、本実施形態では、図７（ｂ）に示すように、各チップにおいて半導体素子の裏面電極の一部にめっき層３が形成されるので、この裏面電極のめっき層を、各チップにおいて表面電極にめっき層が形成されていることの目印として活用できる。
【００６６】
（他の実施形態）
上述の各実施形態では、ＳｉＣからなる半導体ウェハを用いたが、ＳｉＣに限らず、Ｓｉ等の半導体ウェハを用いた場合においても、本発明の適用が可能である。ただし、第１実施形態で説明した通り、ＡｌとＺｎの関係のように、表面電極から抜けるイオンに比べて、めっき液中のイオンの価数が小さく、かつ、表面電極から抜けるイオンの大きさとめっき液中のイオンの大きさとが近い関係を有することが必要であると考えられる。
【実施例】
【００６７】
以下、本発明の実施例１〜４と比較例１、２を示す。
【００６８】
実施例１〜４では、表面１ａに表面電極２としてのＡｌ層が形成され、裏面１ｂに裏面電極８としてのＴｉ／Ｎｉ／Ａｕ層が形成されたＳｉＣウェハ１を用意し、このＳｉＣウェハ１に対して、第１〜第３実施形態で説明しためっき方法により、下記の表１に示す工程を順に行って、表面電極２にＺｎめっき層４、Ｎｉ−Ｐめっき層５、Ａｕめっき層６を順に形成した。
【００６９】
実施例１、２が第１実施形態に対応し、実施例１では、半導体ウェハ１の側面１ｃの全域を露出した状態とし、実施例２では、半導体ウェハ１の側面１ｃの一部を露出した状態とした。そして、Ｚｎ形成用のめっき液（表１の工程４、６）、Ｎｉ−Ｐ層形成用のめっき液（表１の工程７）、Ａｕ層形成用のめっき液（表１の工程８）の順に半導体ウェハ１を浸した。
【００７０】
実施例３が第２実施形態に対応し、実施例３では、半導体ウェハ１の側面１ｂの一部を露出した状態とし、かつ、半導体ウェハ１の裏面１ｂのうち半導体素子が形成されていない外周部に対応する部分のみを露出した状態として、実施例１、２と同様に半導体ウェハ１をめっき液に浸した。
【００７１】
実施例４が第３実施形態に対応し、実施例４では、半導体ウェハ１の側面１ｂの全域を露出した状態とし、かつ、半導体ウェハ１の裏面１ｂのうち全てのチップに対して１個ずつ露出部を形成した状態として、実施例１、２と同様に半導体ウェハ１をめっき液に浸した。
【００７２】
比較例１、２では、半導体ウェハ１の側面１ｃの全域および裏面１ｂの全域を被覆した状態として、実施例１、２と同様に半導体ウェハ１をめっき液に浸した。
【００７３】
そして、各実施例および比較例で形成しためっき層３の評価を行った。この評価結果を表２に示す。表２の側面開口率、裏面開口率は、半導体ウェハ１の側面１ｃ、裏面１ｂに形成されためっき層３の面積から算出した結果である。
【００７４】
【表１】
0005733150.tif 000002
【００７５】
【表２】
0005733150.tif 000003
表２に示すように、比較例１、２では、表面電極２にＡｕめっき層６を欠陥無く形成することができなかったが、実施例１〜４では、表面電極２にＡｕめっき層６を欠陥無く形成することができた。
【００７６】
また、実施例１、２の結果より、半導体ウェハ１の裏面１ｂの全域を被覆し、半導体ウェハ１の側面１ｃを露出した状態として、めっき液に浸す場合では、半導体ウェハ１の側面１ｃのうち側面１ｃの全域に対して５７．９％以上の領域に、めっき層３が形成されるようにすれば、最終的に、表面電極２にＡｕめっき層６を欠陥無く形成できることがわかる。
【符号の説明】
【００７７】
１      半導体ウェハ
１ａ    半導体ウェハの表面
１ｂ    半導体ウェハの裏面
１ｃ    半導体ウェハの側面
２      表面電極
４      Ｚｎめっき層（めっき層）
５      Ｎｉ−Ｐめっき層（めっき層）
６      Ａｕめっき層（めっき層）
８      裏面電極
１１    フィルム（被覆材）
【図１】
0005733150.tif 000004
【図２】
0005733150.tif 000005
【図３】
0005733150.tif 000006
【図４】
0005733150.tif 000007
【図５】
0005733150.tif 000008
【図６】
0005733150.tif 000009
【図７】
0005733150.tif 000010
【図８】
0005733150.tif 000011