(57)【特許請求の範囲】
【請求項１】
半導体チップを有しており、
前記半導体チップは、
基板と、
前記基板上に形成された多層配線層と、
平面視で前記基板の縁に沿って配置され、少なくとも一つの第１Ｉ／Ｏセルを有する外周セル列と、
前記外周セル列の内周側に形成され、少なくとも一つの第２Ｉ／Ｏセルを有する内周セル列と、
前記外周セル列及び前記内周セル列の少なくとも一方に設けられ、電源供給セル及び接地電位供給セルの一方である電位供給セルと、
前記多層配線層の最上層配線層に形成され、前記第１Ｉ／Ｏセル、前記電位供給セル、及び前記第２Ｉ／Ｏセルそれぞれに少なくとも一つずつ設けられた電極パッドと、
前記最上層配線層より下層の配線層に設けられ、前記外周セル列と同一方向に延伸しており、前記第１Ｉ／Ｏセルに接続される第１電位供給配線と、
前記最上層配線層より下層の配線層に設けられ、前記内周セル列と同一方向に延伸しており、平面視で前記第１電位供給配線の内周側に位置し、前記第２Ｉ／Ｏセルに接続される第２電位供給配線と、
前記第１電位供給配線と前記第２電位供給配線とを互いに接続する電位供給用接続配線と、
を備え、
前記電位供給セルは、前記第１電位供給配線及び前記第２電位供給配線の一方に直接接続するとともに、前記一方及び前記電位供給用接続配線を介することにより、前記第１電位供給配線及び前記第２電位供給配線の他方に接続し、
第１の前記電位供給用接続配線は、第１の前記第１Ｉ／Ｏセル及び第１の前記第２Ｉ／Ｏセルに平面視で重なるように設けられており、
第２の前記電位供給用接続配線は、前記第１の第１Ｉ／Ｏセル及び第２の前記第２Ｉ／Ｏセルに平面視で重なるように設けられており、
第３の前記電位供給用接続配線は、第２の前記第１Ｉ／Ｏセル及び前記第２の第２Ｉ／Ｏセルに平面視で重なるように設けられている半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記電位供給用接続配線は、前記最上層配線層よりも下層の配線層に形成されている半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記電位供給用接続配線は、平面視でいずれかの前記第１Ｉ／Ｏセル及びいずれかの前記第２Ｉ／Ｏセルと重なるように設けられている半導体装置。
【請求項４】
請求項１〜３のいずれか一項に記載の半導体装置において、
前記外周セル列及び前記内周セル列のうち、前記電位供給セルが設けられてないセル列は、前記電位供給セルと同一の電位が前記半導体チップの外部から直接供給されるセルを有していない半導体装置。
【請求項５】
請求項１〜４のいずれか一項に記載の半導体装置において、
前記外周セル列及び前記内周セル列のうち前記電位供給セルを有するセル列は、前記電位供給セルとして、電源供給セル及び接地電位供給セルの双方を有しており、
前記第１電位供給配線として、第１電源配線と、第１接地配線とを有しており、
前記第２電位供給配線として、第２電源配線及び第２接地配線を有しており、
前記電位供給用接続配線として、前記第１電源配線を前記第２電源配線に接続する電源用接続配線と、前記第１接地配線を前記第２接地配線に接続する接地用接続配線とを有しており、
前記第１電源配線及び前記第２電源配線のいずれか一方は、前記電源供給セルに接続しており、
前記第１接地配線及び前記第２接地配線のいずれか一方は、前記接地電位供給セルに接続している半導体装置。
【請求項６】
請求項１〜５のいずれか一項に記載の半導体装置において、
前記外周セル列に含まれる前記第１Ｉ／Ｏセルと、前記外周セル列の一つ内側の前記内周セル列に含まれる前記第２Ｉ／Ｏセルは、前記基板の縁に沿う方向において互い違いに配置されている半導体装置。
【請求項７】
請求項６に記載の半導体装置において、
前記外周セル列において、複数の第１の前記電位供給用接続配線が、前記基板の縁と直交する方向に延伸しており、
前記内周セル列において、複数の第２の前記電位供給用接続配線が、前記基板の縁と直交する方向に延伸しており、
複数の前記第１の前記電位供給用接続配線は、互いに異なる前記第２の電位供給用接続配線に接続している半導体装置。
【請求項８】
コンピュータを用いて半導体装置の設計を行う半導体装置の設計方法であって、
コンピュータが、少なくとも一つの第１Ｉ／Ｏセルを含む外周セル列を、半導体装置の基板の縁に沿って配置し、前記外周セル列の内周側に、すくなくとも一つの第２Ｉ／Ｏセルを含む、少なくとも一つの内周セル列とを配置し、かつ、前記外周セル列及び前記内周セル列の一方に、電源供給セル及び接地電位供給セルの一方である電位供給セルを配置し、
前記コンピュータが、最上層配線層より下層の配線層に、前記外周セル列と同一方向に延伸していて前記第１Ｉ／Ｏセルに接続される第１電位供給配線を配置し、前記最上層配線層より下層の配線層に、前記内周セル列と同一方向に延伸していて平面視で前記第１電位供給配線の内周側に位置し、前記第２Ｉ／Ｏセルに接続される第２電位供給配線を配置し、かつ前記第１電位供給配線及び前記第２電位供給配線のうち前記電位供給セルと重なる配線を、前記電位供給セルに接続し、
前記コンピュータが、前記第１電位供給配線と前記第２電位供給配線を接続する電位供給用接続配線を配置し、
第１の前記電位供給用接続配線は、第１の前記第１Ｉ／Ｏセル及び第１の前記第２Ｉ／Ｏセルに平面視で重なるように設けられており、
第２の前記電位供給用接続配線は、前記第１の第１Ｉ／Ｏセル及び第２の前記第２Ｉ／Ｏセルに平面視で重なるように設けられており、
第３の前記電位供給用接続配線は、第２の前記第１Ｉ／Ｏセル及び前記第２の第２Ｉ／Ｏセルに平面視で重なるように設けられている、半導体装置の設計方法。
【請求項９】
半導体装置の設計を支援する半導体装置設計装置であって、
少なくとも一つの第１Ｉ／Ｏセルを含む外周セル列を、半導体装置の基板の縁に沿って配置し、前記外周セル列の内周側に、少なくとも一つの第２Ｉ／Ｏセルを含む、少なくとも一つの内周セル列とを配置し、かつ、前記外周セル列及び前記内周セル列の一方に、電源供給セル及び接地電位供給セルの一方である電位供給セルを配置するセル配置部と、
最上層配線層より下層の配線層に、前記外周セル列と同一方向に延伸していて前記電位供給セルを前記第１Ｉ／Ｏセルに接続される第１電位供給配線を配置し、前記最上層配線層より下層の配線層に、前記内周セル列と同一方向に延伸していて平面視で前記第１電位供給配線の内周側に位置し、前記第２Ｉ／Ｏセルに接続される第２電位供給配線を配置し、かつ前記第１電位供給配線及び前記第２電位供給配線のうち前記電位供給セルと重なる配線を、前記電位供給セルに接続する電位供給配線配置部と、
前記第１電位供給配線を前記第２電位供給配線に接続する電位供給用接続配線を配置する接続配線配置部と、
を備え、
第１の前記電位供給用接続配線は、第１の前記第１Ｉ／Ｏセル及び第１の前記第２Ｉ／Ｏセルに平面視で重なるように設けられており、
第２の前記電位供給用接続配線は、前記第１の第１Ｉ／Ｏセル及び第２の前記第２Ｉ／Ｏセルに平面視で重なるように設けられており、
第３の前記電位供給用接続配線は、第２の前記第１Ｉ／Ｏセル及び前記第２の第２Ｉ／Ｏセルに平面視で重なるように設けられている半導体装置設計装置。
【請求項１０】
コンピュータを、半導体装置の設計を支援する半導体装置設計装置として機能させるためのプログラムであって、
前記コンピュータに、
少なくとも一つの第１Ｉ／Ｏセルを含む外周セル列を、半導体装置の基板の縁に沿って配置し、前記外周セル列の内周側に、少なくとも一つの第２Ｉ／Ｏセルを含む、少なくとも一つの内周セル列とを配置し、かつ前記外周セル列及び前記内周セル列の一方に、電源供給セル及び接地電位供給セルの一方である電位供給セルを配置する機能と、
最上層配線層より下層の配線層に、前記外周セル列と同一方向に延伸していて前記電位供給セルを前記第１Ｉ／Ｏセルに接続される第１電位供給配線を配置し、前記最上層配線層より下層の配線層に、前記内周セル列と同一方向に延伸していて平面視で前記第１電位供給配線の内周側に位置し、前記第２Ｉ／Ｏセルに接続される第２電位供給配線を配置し、かつ前記第１電位供給配線及び前記第２電位供給配線のうち前記電位供給セルと重なる配線を、前記電位供給セルに接続する機能と、
前記第１電位供給配線を前記第２電位供給配線に接続する電位供給用接続配線を配置する機能と、
を持たせ、
第１の前記電位供給用接続配線は、第１の前記第１Ｉ／Ｏセル及び第１の前記第２Ｉ／Ｏセルに平面視で重なるように設けられており、
第２の前記電位供給用接続配線は、前記第１の第１Ｉ／Ｏセル及び第２の前記第２Ｉ／Ｏセルに平面視で重なるように設けられており、
第３の前記電位供給用接続配線は、第２の前記第１Ｉ／Ｏセル及び前記第２の第２Ｉ／Ｏセルに平面視で重なるように設けられている、プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、半導体装置の設計方法、半導体装置設計装置、及びプログラムに関する。
【背景技術】
【０００２】
半導体装置には、外部との間で入出力を行うために、Ｉ／Ｏ（Input/Output）セルが設けられている。また半導体装置には、半導体装置に電力を供給するために、電源電位供給セル及び接地電位供給セルが設けられている。これらセルは、平面視で半導体装置の縁に沿って設けられている。
【０００３】
近年は、半導体装置の微細化が進んでおり、これに伴い、半導体装置の一辺が短くなってきている。また、半導体装置の多ピン化も進んでいる。しかし、セルは、ある程度以下には微細化できない。このため、セルを多段に配置することが検討されている。
【０００４】
例えば特許文献１には、内周側のセルの配置間隔を、外周側のセルの配置間隔より広くすることが開示されている。特許文献２には、同一の列に属しているＩ／Ｏセルの電源配線を互いに接続すること、及び、内周側に位置するセルを外周側に位置するセルよりも小さくすることが開示されている。特許文献３には、横長のＩ／Ｏセルを縦方向に並べて配置することが開示されている。特許文献４には、一部にセルを多段に配置し、かつ他の部分にセルを一段のみ配置することが開示されている。特許文献５には、チップ面積の縮小化を可能とすることを目的として、一つのＩ／Ｏセルを機能ごとにサブブロックに分割し、これらサブブロックを配置してから組み合わせることにより、一つのＩ／Ｏセルの機能を持たせることが記載されている。
【０００５】
また特許文献６には、外周側から順に、接地セル、電源セル、及びＩ／Ｏセルをこの順に配置すること、及び下層の配線を用いてこれらセルを内部領域に接続することが記載されている。特許文献７には、互いに異なる電圧レベルのパッドを異なる段に配置した上で、一つのＩ／Ｏセルにこれら複数のパッドを接続することが記載されている。特許文献８には、多段に配置されたセルを有する半導体チップを配線基板上に配置し、半導体チップのセルが有するパッドを、ボンディングワイヤを介して配線基板上の配線と接続することが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第３９４７１１９号公報
【特許文献２】特許第３２５９７６３号公報
【特許文献３】特開２００２−１５１５９０号公報
【特許文献４】特開２００８−１４１１６８号公報
【特許文献５】特開２００６−１４７６１０号公報
【特許文献６】米国特許出願公開第２００５／０１１６３５６号明細書
【特許文献７】米国特許第６７９８０７５号明細書
【特許文献８】米国特許出願公開第２００７／０１８７８０８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
近年は、半導体装置の微細化が進んでいることにより、半導体チップの一辺が短くなってきている。その一方で、半導体チップに集積化される半導体素子の数が増加することにより、半導体チップで実現可能な機能の高機能化が進んでいる。これにより、入出力される信号数が増加するため、半導体装置の多ピン化も進んでいる。このため、半導体装置の一辺になるべく多くのＩ／Ｏセルを配置できるようにする必要がある。これに対応するためにセルを多段に配置する場合、各段に電源及び接地電位を供給する必要がある。このためには、各段に電源電位供給セル及び接地電位供給セルを設けることが一般的である。この場合、電源電位供給セル及び接地電位供給セルの数が増えた分、Ｉ／Ｏセルの数が少なくなってしまう。
【課題を解決するための手段】
【０００８】
本発明によれば、半導体チップを有しており、
前記半導体チップは、
基板と、
前記基板上に形成された多層配線層と、
平面視で前記基板の縁に沿って配置され、少なくとも一つの第１Ｉ／Ｏセルを有する外周セル列と、
前記外周セル列の内周側に形成され、少なくとも一つの第２Ｉ／Ｏセルを有する内周セル列と、
前記外周セル列及び前記内周セル列の少なくとも一方に設けられ、電源供給セル及び接地電位供給セルの一方である電位供給セルと、
前記多層配線層の最上層配線層に形成され、前記第１Ｉ／Ｏセル、前記電位供給セル、及び前記第２Ｉ／Ｏセルそれぞれに少なくとも一つずつ設けられた電極パッドと、
前記最上層配線層より下層の配線層に設けられ、前記外周セル列と同一方向に延伸しており、前記第１Ｉ／Ｏセルに接続される第１電位供給配線と、
前記最上層配線層より下層の配線層に設けられ、前記内周セル列と同一方向に延伸しており、平面視で前記第１電位供給配線の内周側に位置し、前記第２Ｉ／Ｏセルに接続される第２電位供給配線と、
前記第１電位供給配線と前記第２電位供給配線とを互いに接続する電位供給用接続配線と、
を備え、
前記電位供給セルは、前記第１電位供給配線及び前記第２電位供給配線の一方に直接接続するとともに、前記一方及び前記電位供給用接続配線を介することにより、前記第１電位供給配線及び前記第２電位供給配線の他方に接続する半導体装置が提供される。
【０００９】
この半導体装置によれば、内周セル列及び外周セル列の一方に、電位供給セルが設けられている。そして、電位供給用接続配線を用いて、内周セル列の下方に位置する第２電位供給配線と、外周セル列の下方に位置する第１電位供給配線とを接続している。そして第１電位供給配線と第２電位供給配線の一方は、電位供給セルに接続している。このため、内周セル列及び外周セル列の一方に電位供給セルを設けなくても、内周セル列及び外周セル列の双方に所定の電位を供給することができる。従って、より多くのＩ／Ｏセルを配置することができる。
【００１０】
本発明によれば、コンピュータを用いて半導体装置の設計を行う半導体装置の設計方法であって、
コンピュータが、少なくとも一つの第１Ｉ／Ｏセルを含む外周セル列を、半導体装置の基板の縁に沿って配置し、前記外周セル列の内周側に、すくなくとも一つの第２Ｉ／Ｏセルを含む、少なくとも一つの内周セル列とを配置し、かつ、前記外周セル列及び前記内周セル列の一方に、電源供給セル及び接地電位供給セルの一方である電位供給セルを配置し、
前記コンピュータが、最上層配線層より下層の配線層に、前記外周セル列と同一方向に延伸していて前記第１Ｉ／Ｏセルに接続される第１電位供給配線を配置し、前記最上層配線層より下層の配線層に、前記内周セル列と同一方向に延伸していて平面視で前記第１電位供給配線の内周側に位置し、前記第２Ｉ／Ｏセルに接続される第２電位供給配線を配置し、かつ前記第１電位供給配線及び前記第２電位供給配線のうち前記電位供給セルと重なる配線を、前記電位供給セルに接続し、
前記コンピュータが、前記第１電位供給配線と前記第２電位供給配線を接続する電位供給用接続配線を配置する、半導体装置の設計方法が提供される。
【００１１】
本発明によれば、半導体装置の設計を支援する半導体装置設計装置であって、
少なくとも一つの第１Ｉ／Ｏセルを含む外周セル列を、半導体装置の基板の縁に沿って配置し、前記外周セル列の内周側に、少なくとも一つの第２Ｉ／Ｏセルを含む、少なくとも一つの内周セル列とを配置し、かつ、前記外周セル列及び前記内周セル列の一方に、電源供給セル及び接地電位供給セルの一方である電位供給セルを配置するセル配置部と、
最上層配線層より下層の配線層に、前記外周セル列と同一方向に延伸していて前記電位供給セルを前記第１Ｉ／Ｏセルに接続される第１電位供給配線を配置し、前記最上層配線層より下層の配線層に、前記内周セル列と同一方向に延伸していて平面視で前記第１電位供給配線の内周側に位置し、前記第２Ｉ／Ｏセルに接続される第２電位供給配線を配置し、かつ前記第１電位供給配線及び前記第２電位供給配線のうち前記電位供給セルと重なる配線を、前記電位供給セルに接続する電位供給配線配置部と、
前記第１電位供給配線を前記第２電位供給配線に接続する電位供給用接続配線を配置する接続配線配置部と、
を備える半導体装置設計装置が提供される。
【００１２】
本発明によれば、コンピュータを、半導体装置の設計を支援する半導体装置設計装置として機能させるためのプログラムであって、
前記コンピュータに、
少なくとも一つの第１Ｉ／Ｏセルを含む外周セル列を、半導体装置の基板の縁に沿って配置し、前記外周セル列の内周側に、少なくとも一つの２Ｉ／Ｏセルを含む、少なくとも一つの内周セル列とを配置し、かつ前記外周セル列及び前記内周セル列の一方に、電源供給セル及び接地電位供給セルの一方である電位供給セルを配置する機能と、
最上層配線層より下層の配線層に、前記外周セル列と同一方向に延伸していて前記電位供給セルを前記第１Ｉ／Ｏセルに接続される第１電位供給配線を配置し、前記最上層配線層より下層の配線層に、前記内周セル列と同一方向に延伸していて平面視で前記第１電位供給配線の内周側に位置し、前記第２Ｉ／Ｏセルに接続される第２電位供給配線を配置し、かつ前記第１電位供給配線及び前記第２電位供給配線のうち前記電位供給セルと重なる配線を、前記電位供給配線に接続する機能と、
前記第１電位供給配線を前記第２電位供給配線に接続する電位供給用接続配線を配置する機能と、
を持たせるプログラムが提供される。
【発明の効果】
【００１３】
本発明によれば、より多くのＩ／Ｏセルを配置することができる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施形態に係る半導体装置の構成を示す平面図である。
【図２】図１に示したＩ／Ｏセルの構成を示す平面図である。
【図３】図１に示した半導体チップを配線基板に搭載した状態を示す平面図である。
【図４】比較例に係る半導体装置の構成を示す平面図である。
【図５】図３に示した例と、図４に示した例におけるＩ／Ｏセル、電源供給セル及び接地電位供給セルの数、並びに電源供給セル及び接地電位供給セルに接続する長いボンディングワイヤの数を示している。
【図６】半導体装置設計装置の機能構成を示すブロック図である。
【図７】第２の実施形態に係る半導体装置の構成を示す平面図である。
【図８】比較例２に係る半導体装置の構成を示す平面図である。
【図９】比較例３に係る半導体装置の構成を示す平面図である。
【図１０】図７に示した例、図８に示した例、及び図９に示した例それぞれにおける、メリット及びデメリットを示す表である。
【図１１】第３の実施形態に係る半導体チップの構成を示す平面図である。
【図１２】図１１に用いられたＩ／Ｏセルの構成を示す平面図である。
【図１３】第４の実施形態に係る半導体チップの構成を示す平面図である。
【図１４】第５の実施形態に係る半導体チップの構成を示す平面図である。
【図１５】図１４に用いられたＩ／Ｏセルの構成を示す平面図である。
【図１６】図１４の変形例を示す平面図である。
【図１７】第６の実施形態に係る半導体チップの構成を示す平面図である。
【図１８】第７の実施形態に係る半導体チップの構成を示す平面図である。
【図１９】第８の実施形態に係る半導体チップが有するセルのレイアウトを示す図である。
【図２０】図１９の変形例を示す図である。
【図２１】第９の実施形態に係る半導体チップが有するセルのレイアウトを示す図である。
【図２２】図２１の変形例を示す図である。
【図２３】第１０の実施形態に係る半導体チップが有するセルのレイアウトを示す図である。
【図２４】図２３の変形例を示す図である。
【図２５】図２３の変形例を示す図である。
【図２６】第１１の実施形態に係る半導体チップが有するセルのレイアウトを示す図である。
【図２７】図２６の変形例を示す図である。
【図２８】（ａ）はＩ／Ｏセルの構成を示す図であり、（ｂ）は互いに上下に位置する２つの電源供給セル（または接地電位供給セル）の構成を示す図である。
【図２９】第１２の実施形態に係る半導体チップが有するセルのレイアウトを示す図である。
【図３０】第１２の実施形態に係る半導体チップが有するセルのレイアウトを説明する図である。
【図３１】第１３の実施形態に係る半導体装置の構成を示す断面図である。
【図３２】第１の実施形態の変形例に係る半導体装置の構成を示す断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１６】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置の構成を示す平面図である。この半導体装置は、半導体チップ１０を有している。半導体チップ１０は、基板（例えばシリコン基板）と、基板上に形成された多層配線層を有している。半導体チップ１０には、平面視で、外周セル列２０及び内周セル列３０が配置されている。外周セル列２０は、平面視で半導体チップ１０の基板の縁１２に沿って配置された複数のセルからなっている。これらのセルには、複数のＩ／Ｏセル２００（第１Ｉ／Ｏセル）、並びに電源電位供給セル２０２及び接地電位供給セル２０４の少なくとも一方が含まれている。内周セル列３０は、平面視で外周セル列２０の内周側に形成されており、複数のＩ／Ｏセル２００（第２Ｉ／Ｏセル）を含んでいる。そしてＩ／Ｏセル２００、電源電位供給セル２０２、及び接地電位供給セル２０４には、それぞれ電極パッド２２６が設けられている。電極パッド２２６は、多層配線層の最上層配線層に形成されている。
【００１７】
最上層配線層より下層の配線層には、平面視で外周セル列２０と重なる領域に、電源電位供給配線２２２及び接地電位供給配線２２４（第１電位供給配線）が設けられている。電源電位供給配線２２２及び接地電位供給配線２２４は、外周セル列２０に沿う方向に延伸している。電源電位供給配線２２２は電源電位供給セル２０２に接続しており、接地電位供給配線２２４は接地電位供給セル２０４に接続している。そして電源電位供給配線２２２及び接地電位供給配線２２４は、外周セル列２０を構成するＩ／Ｏセル２００に電源電位及び接地電位を供給している。
【００１８】
また最上層配線層より下層の配線層には、平面視で内周セル列３０と重なる領域にも、電源電位供給配線２２２及び接地電位供給配線２２４（第２電位供給配線）が設けられている。この電源電位供給配線２２２及び接地電位供給配線２２４は内周セル列３０に沿う方向に延伸しており、平面視で、外周セル列２０の下方に位置する電源電位供給配線２２２及び接地電位供給配線２２４よりも内周側に位置している。そしてこれらの電源電位供給配線２２２及び接地電位供給配線２２４は、内周セル列３０を構成するＩ／Ｏセル２００に接続しており、これらのＩ／Ｏセル２００に電源電位及び接地電位を供給している。
【００１９】
そして多層配線層には、電位供給用接続配線２３０が設けられている。電位供給用接続配線２３０は、平面視で外周セル列２０を構成するＩ／Ｏセル２００のいずれか、および内周セル列３０を構成するＩ／Ｏセル２００のいずれかと重なっている。そして電位供給用接続配線２３０は、外周セル列２０の下方に位置する電源電位供給配線２２２を、内周セル列３０の下方に位置する電源電位供給配線２２２に接続するとともに、外周セル列２０の下方に位置する接地電位供給配線２２４を、内周セル列３０の下方に位置する接地電位供給配線２２４に接続している。本図に示す一つの電位供給用接続配線２３０は、複数の配線の束によって形成されている。そして、これらの配線の一部（電源用接続配線）が電源電位供給配線２２２を互いに接続しており、他の一部（接地用接続配線）が接地電位供給配線２２４を互いに接続している。
【００２０】
本図に示す例では、内周セル列３０には、電源電位供給セル２０２及び接地電位供給セル２０４の少なくとも一方、具体的にはこれらの双方が設けられていない。このため、内周セル列３０に、より多くのＩ／Ｏセル２００を配置することができる。
【００２１】
また電位供給用接続配線２３０は、電極パッド２２６よりも下層の配線層に形成されている。詳細には、本図に示す例では、電源電位供給配線２２２及び接地電位供給配線２２４は、互いに同一の配線層（ただし電極パッド２２６よりも下層の配線層）に形成されている。電源電位供給配線２２２及び接地電位供給配線２２４は、例えば電極パッド２２６の一つ下の配線層に形成されている。そして電位供給用接続配線２３０は、電源電位供給配線２２２及び接地電位供給配線２２４よりも下層の配線層、例えば電源電位供給配線２２２及び接地電位供給配線２２４の一つ下の配線層に形成されている。ただし、電源電位供給配線２２２及び２２４がさらに下の配線層に形成されている場合、電位供給用接続配線２３０は、電源電位供給配線２２２及び接地電位供給配線２２４よりも上層の配線層に形成されていても良い。
【００２２】
なお、電位供給用接続配線２３０は、電極パッド２２６の上に設けられても良い。ただしこの場合、電位供給用接続配線２３０と重なる部分では、電極パッド２２６が電位供給用接続配線２３０によって隠れてしまうため、電極パッド２２６にボンディングワイヤを接続して信号の入出力を行うことはできない。このため、この場合は、Ｉ／Ｏセル２００を設けることはできない。
【００２３】
また本図に示す例では、外周セル列２０を構成する各セルと、内周セル列３０を構成する各セルは、縁１２に沿う方向で見た場合、互い違いに配置されている。詳細には、縁１２に沿う方向において、外周セル列２０を構成する各セルの中心と、内周セル列３０を構成する各セルの境界部分が重なっている。また、縁１２に沿う方向において、外周セル列２０の電極パッド２２６の中心は、内周セル列３０の電極パッド２２６の相互間の中央と重なっている。
【００２４】
そして、外周セル列２０において、Ｉ／Ｏセル２００の電位供給用接続配線２３０が、縁１２と直交する方向に延伸している。また内周セル列３０において、Ｉ／Ｏセル２００の電位供給用接続配線２３０が、縁１２と直交する方向に延伸している。そして外周セル列２０に含まれる電位供給用接続配線２３０は、内周セル列３０に含まれる電位供給用接続配線２３０のうち、互いに異なる配線に接続している。すなわち、複数の電位供給用接続配線２３０が、縁１２と直行する方向に、外周セル列２０から内周セル列３０にわたって延伸していることになる。
【００２５】
本図に示す例では、一つのＩ／Ｏセル２００について２つの電位供給用接続配線２３０が設けられている。これら２つの電位供給用接続配線２３０は、Ｉ／Ｏセル２００の中心を通っていて縁１２に直角な線を基準として、線対称となる位置に配置されている。具体的には、電位供給用接続配線２３０の中心線は、Ｉ／Ｏセル２００の中心を通る線から、Ｉ／Ｏセル２００の幅の１／４離れている。
【００２６】
また、外周セル列２０及び内周セル列３０のうちいずれか一方（本図に示す例では内周セル列３０）において、端部に位置するＩ／Ｏセル２００は、端部側の半分が、他方（本図に示す例では外周セル列２０）を構成するセルからはみ出す形になる。このため、この端部に位置するＩ／Ｏセル２００は、他のＩ／Ｏセル２００と異なり、端部側の半分に位置すべき電位供給用接続配線２３０が設けられていない。
【００２７】
なお、内周セル列３０の内側には、内部用周回電源配線３００が設けられている。内部用周回電源配線３００は、半導体チップ１０を周回しており、半導体チップ１０の内部回路に電源電位及び接地電位を供給する。
【００２８】
図２は、図１に示したＩ／Ｏセル２００の構成を示す平面図である。Ｉ／Ｏセル２００は、電極パッド２２６及び素子配置領域２２８を有している。素子配置領域２２８は、Ｉ／Ｏセル２００を構成する各素子（例えばトランジスタ）が配置される領域である。なお、電極パッド２２６の中心は、素子配置領域２２８の中心と重なっていてもよい。
【００２９】
さらにＩ／Ｏセル２００は、電源電位供給配線２２２、接地電位供給配線２２４、及び電位供給用接続配線２３０を有している。
【００３０】
電源電位供給配線２２２及び接地電位供給配線２２４は、幅方向（図１では縁１２に沿う方向）において、Ｉ／Ｏセル２００の端から端まで延伸している。また電位供給用接続配線２３０は、高さ方向（図１では縁１２に直交する方向）において、Ｉ／Ｏセル２００の端から端まで延伸している。そしてＩ／Ｏセル２００を横に並べた場合、互いに隣り合うＩ／Ｏセル２００の間で、電源電位供給配線２２２及び接地電位供給配線２２４が互いに接続する。
【００３１】
Ｉ／Ｏセル２００の中における電位供給用接続配線２３０の位置は、Ｉ／Ｏセル２００を上下に互い違いに並べた場合、互いに上下に位置するＩ／Ｏセル２００の間で、電位供給用接続配線２３０が互いに接続するように決められている。そして、Ｉ／Ｏセル２００の中心を通る線Ａを基準として、電位供給用接続配線２３０は、左半分と右半分とで同じ形状が繰り返される関係にある。特に本図に示す例では、２本の電位供給用接続配線２３０は、Ｉ／Ｏセル２００の中心を通る線Ａを基準として線対称になっており、かつ、中心間の距離が、互いに隣り合うＩ／Ｏセル２００の中心間距離の半分となっている。そして２本の電位供給用接続配線２３０それぞれの中では、電源電位供給配線２２２を互いに接続する配線と、接地電位供給配線２２４を互いに接続する配線とが、同じ位置に配置されている。
【００３２】
なお、Ｉ／Ｏセル２００、電源電位供給セル２０２、及び接地電位供給セル２０４は、いずれも、平面形状が同一であり、また、電源電位供給配線２２２、接地電位供給配線２２４、及び電位供給用接続配線２３０の配置も同じである。このため、これらのセルは、レイアウトを決める上で、互いに互換性がある。
【００３３】
図３は、図１に示した半導体チップ１０を配線基板５０に搭載した状態を示す平面図である。配線基板５０は、第１の電極列を構成する複数の電極５２と、第２の電極列を構成する複数の電極５４とを有している。電極５２は、電極５４よりも半導体チップ１０の近くに位置している。そして外周セル列２０を構成する各セルは、ボンディングワイヤ５６を介して電極５２に接続されており、内周セル列３０を構成する各セルは、ボンディングワイヤ５６を介して電極５４に接続されている。すなわち内周セル列３０と電極５４とを接続するボンディングワイヤ５６は、外周セル列２０と電極５２とを接続するボンディングワイヤ５６よりも、長くなっている。
【００３４】
次に、本実施形態の作用及び効果について説明する。本実施形態によれば、電位供給用接続配線２３０を用いて、内周セル列３０の下方に位置する電源電位供給配線２２２及び接地電位供給配線２２４を、外周セル列２０の下方に位置する電源電位供給配線２２２及び接地電位供給配線２２４に接続している。このため、内周セル列３０に電源電位供給セル２０２及び接地電位供給セル２０４を設けなくても、内周セル列３０の下方に位置する電源電位供給配線２２２及び接地電位供給配線２２４に電源電位及び接地電位を供給することができる。従って、内周セル列３０に、より多くのＩ／Ｏセル２００を配置することができる。
【００３５】
また、電源電位供給セル２０２及び接地電位供給セル２０４に接続するボンディングワイヤ５６は、短いほうが好ましい。本実施形態では、電源電位供給セル２０２及び接地電位供給セル２０４は、内周セル列３０に設けられていない。このため、電源電位供給セル２０２及び接地電位供給セル２０４に接続するボンディングワイヤ５６が長くなることを抑制できる。
【００３６】
上記した効果を、図４及び図５を用いてさらに説明する。図４は、比較例に係る半導体装置の構成を示す平面図であり、第１の実施形態における図３に対応している。この比較例では、電位供給用接続配線２３０が設けられておらず、その代わりに内周セル列３０に電源電位供給セル２０２及び接地電位供給セル２０４が設けられている。
【００３７】
図５は、第１の実施形態（図３に示した例）と、比較例１（図４に示した例）におけるＩ／Ｏセル２００、電位供給セル（電源電位供給セル２０２及び接地電位供給セル２０４）の数、及び電位供給セルに接続する長いボンディングワイヤの数を示している。図３に示した例では、Ｉ／Ｏセル２００は１１個設けられているのに対して、図４に示した例では、Ｉ／Ｏセル２００は９個のみしか設けられていない。これは、電位供給セルの数が、図４に示した例のほうが２つ多いためである。また、電位供給セルに接続する長いボンディングワイヤは、図３に示した例では０であるのに対し、図４に示した例では２つある。このように、第１の実施形態に係る半導体装置は、比較例１に係る半導体装置よりも様々な点で優位である。
【００３８】
なお、このような半導体チップ１０は、例えば図６に示した半導体装置設計装置５００を用いて形成することができる。半導体装置設計装置５００は、セル配置部５１０、接続配線配置部５２０、及び電位供給配線配置部５３０を有している。
【００３９】
セル配置部５１０は、設計者からの入力に従って、外周セル列２０及び内周セル列３０のレイアウトを定める。例えば設計者が、電極パッド２２６の配置を、外周セル列２０及び内周セル列３０のレイアウトとして入力すると、セル配置部５１０は、この入力に従って各セルを配置する。セル配置部５１０は、セルデータ記憶部５１２及び配置ルール記憶部５１４が記憶している各種のデータを利用する。セルデータ記憶部５１２は、Ｉ／Ｏセル２００、電源電位供給セル２０２、及び接地電位供給セル２０４の設計データを記憶している。ここで記憶されている設計データにおいて、電源電位供給配線２２２および接地電位供給配線２２４は含まれていない。配置ルール記憶部５１４は、Ｉ／Ｏセル２００、電源電位供給セル２０２、及び接地電位供給セル２０４の配置ルールが記憶している。またセル配置部５１０は、必要に応じて、隙間を埋めるためのセルを配置する。このセルのデータも、セルデータ記憶部５１２の中に記憶されている。さらにセル配置部５１０は、必要に応じて、セルのレイアウトが、配置ルール記憶部５１４が記憶している配置ルールを満たしているかを検証する。
【００４０】
接続配線配置部５２０は、電位供給用接続配線２３０を配置する処理を行う。具体的には、Ｉ／Ｏセル２００、電源電位供給セル２０２、及び接地電位供給セル２０４には、それぞれ電位供給用接続配線２３０が含まれている。接続配線配置部５２０は、これらのセルに含まれる接続配線配置部５２０が、互いに上下に位置するセル同士で互いに繋がっているかを確認し、かつこれらを一つの配線として扱うための処理を行う。
【００４１】
電位供給配線配置部５３０は、セル配置部５１０が定めた外周セル列２０及び内周セル列３０のレイアウトに従って、電源電位供給配線２２２及び接地電位供給配線２２４を配置する。そして電位供給配線配置部５３０で処理された設計データは、設計データ記憶部５３２に記憶される。
【００４２】
なお、図６に示した半導体装置設計装置５００の各構成要素は、ハードウエア単位の構成ではなく、機能単位のブロックを示している。半導体装置設計装置５００の各構成要素は、任意のコンピュータのＣＰＵ、メモリ、メモリにロードされた本図の構成要素を実現するプログラム、そのプログラムを格納するハードディスクなどの記憶ユニット、ネットワーク接続用インタフェースを中心にハードウエアとソフトウエアの任意の組合せによって実現される。そして、その実現方法、装置には様々な変形例がある。
【００４３】
なお、本実施形態では、電源電位供給セル２０２及び接地電位供給セル２０４の双方を外周セル列２０に配置している。しかし、電源電位供給セル２０２及び接地電位供給セル２０４の一方、又は双方は、外周セル列２０の代わりに内周セル列３０のみに設けられていても良い。この場合においても、外周セル列２０及び内周セル列３０の和で数えた場合、より多くのＩ／Ｏセル２００を配置することができる。
【００４４】
図３２は、第１の実施形態の変形例に係る半導体チップ１０の構成を示す平面図であり、第１の実施形態における図１に対応している。本実施形態に係る半導体チップ１０は、以下の点を除いて、第１の実施形態に係る半導体チップと同様である。
【００４５】
まず、電位供給用接続配線２３０のうち接地電位を供給する配線の一つ（図３２における電位供給用接続配線２３０ａ）が、内部用周回電源配線３００のうち接地電位を供給する配線に接続している。すなわち本実施形態では、接地電位供給セル２０４は、内部回路とＩ／Ｏセルの双方に共通の接地電位供給用のセルである。
【００４６】
また、外周セル列２０及び内周セル列３０それぞれは、内部回路用の電源供給配線３０１を有している。内部回路用の電源供給配線３０１は、電源電位供給配線２２２と同一層に位置しており、電源電位供給配線２２２と平行に延伸している。さらに外周セル列２０及び内周セル列３０のいずれか一方（本図に示す例では、外周セル列２０）は、内部回路用の電源供給セル２０６を、Ｉ／Ｏセル２００用の電位供給セル容量素子２０２とは別に有している。電源供給セル２０６は、電位供給用接続配線２３０と同一層の配線２３３を介して、内部用周回電源配線３００に内部回路用の電源電位を供給している。また、電源供給セル２０６は、電源供給セル３０１にも内部回路用の電源電位を供給している。このため、外周セル列２０及び内周セル列３０それぞれ任意の位置で、配線２３３と同様な配線を、内部用周回電源配線３００に対して伸ばすことで、内部用周回電源配線３００の電源電位をより安定させることが可能となる。なお、電源供給配線３０１も、Ｉ／Ｏセル２００の設計データに含まれている。
【００４７】
Ｉ／Ｏセル２００の電源電位の電源電位の変動（電源ノイズ）は大きいため、この電源ノイズが内部回路に伝わると、内部回路が誤動作してしまう可能性が出てくる。これに対し、本実施形態では、内部回路とＩ／Ｏセル２００の電源電位を分離しできるため、内部回路が誤動作する可能性を低くすることができる。
【００４８】
（第２の実施形態）
図７は、第２の実施形態に係る半導体装置の構成を示す平面図であり、第１の実施形態における図３に対応している。本実施形態に係る半導体装置は、半導体チップ１０の内周セル列３０に、Ｉ／Ｏセル２００が設けられていない領域３２が存在している点を除いて、第１の実施形態に係る半導体装置と同様の構成である。
【００４９】
詳細には、内周セル列３０には、複数のＩ／Ｏセル２００が設けられている。そして、Ｉ／Ｏセル２００の一部が間引かれることにより、領域３２が形成されている。領域３２では、電源電位供給配線２２２、接地電位供給配線２２４、及び電位供給用接続配線２３０が形成されている各配線層に、他の配線（例えば半導体チップ１０の内部回路を形成するための配線）が引き回されている。
【００５０】
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、内周セル列３０にＩ／Ｏセル２００を設けない領域３２を形成している。このため、領域３２のうち電源電位供給配線２２２、接地電位供給配線２２４、及び電位供給用接続配線２３０が形成されるべき配線層に、他の配線を引き回すことができる。従って、他の配線の引き回しの自由度が向上する。
【００５１】
上記した効果を、図８、図９、及び図１０を用いてさらに説明する。
【００５２】
図８は、比較例２に係る半導体装置の構成を示す平面図であり、第２の実施形態における図７に対応している。この比較例では、電位供給用接続配線２３０が設けられておらず、その代わりに内周セル列３０に電源電位供給セル２０２及び接地電位供給セル２０４が設けられている。そして領域３２が設けられることにより、内周セル列３０において電源電位供給配線２２２及び接地電位供給配線２２４は、２つに分断されている。このため、分断された電源電位供給配線２２２及び接地電位供給配線２２４の組それぞれに対して、電源電位供給セル２０２及び接地電位供給セル２０４を設ける必要がある。
【００５３】
図９は、比較例３に係る半導体装置の構成を示す平面図であり、第２の実施形態における図７に対応している。この比較例は、領域３２にも電源電位供給配線２２２及び接地電位供給配線２２４が形成されている点を除いて、図８に示した比較例と同様である。このため、第２の実施形態と異なり、領域３２のうち電源電位供給配線２２２及び接地電位供給配線２２４が形成されている領域には、他の配線を形成することができない。  
【００５４】
図１０は、第２の実施形態（図７に示した例）、比較例２（図８に示した例）、及び比較例３（図９に示した例）それぞれにおける、メリット及びデメリットを示す表である。図７に示した例では、Ｉ／Ｏセル２００は９個設けられているのに対して、図８に示した例では、Ｉ／Ｏセル２００は５個のみしか設けられておらず、また図９に示した例では、Ｉ／Ｏセル２００は７個しか設けられていない。電位供給セルの数が、図８，９に示した例のほうが多いためである。また、電位供給セルに接続する長いボンディングワイヤは、図７に示した例では０であるのに対し、図８，９に示した例では、それぞれ複数設けられている。さらに、図７，８に示した例では、領域３２に他の配線をレイアウトできるのに対し、図９に示した例では他の配線をレイアウトできない。このように、第２の実施形態に係る半導体装置は、比較例に係る半導体装置よりも様々な点で優位である。
【００５５】
（第３の実施形態）
図１１は、第３の実施形態に係る半導体チップ１０の構成を示す平面図であり、第１の実施形態における図１に対応している。図１２は、図１１に用いられたＩ／Ｏセル２００の構成を示す平面図である。本実施形態における半導体装置は、各セル内における電位供給用接続配線２３０のレイアウトを除いて、第１の実施形態に係る半導体チップ１０と同様の構成である。
【００５６】
本実施形態の各セルにおいて、２本の電位供給用接続配線２３０の中心間距離は、図１に示した例と同様に互いに隣り合うＩ／Ｏセル２００の中心間距離の半分となっている。また、Ｉ／Ｏセル２００の中心を通る線を基準として、電位供給用接続配線２３０は、左半分と右半分とで同じ形状が繰り返される関係にある。例えば、第１の実施形態の図２に示されたように、２本の電位供給用接続配線２３０を基準線Ａに対し左右で線対称に置くことが、下層の素子配置領域２２８に位置する素子のレイアウトの都合上、困難である場合もある。このような場合でも、本実施の形態に示すように、左半面と右半面とで同じ形状が繰り返される関係にあれば、必ずしも線対称とする必要はない。その結果、第１の実施形態に比べ、さらに、電位供給用接続配線２３０のレイアウトの自由度を高めることができる。
【００５７】
（第４の実施形態）
図１３は、第４の実施形態に係る半導体チップ１０の構成を示す平面図であり、第１の実施形態における図１に対応している。本実施形態に係る半導体装置は、外周セル列２０を構成する各セルと、内周セル列３０を構成する各セルが、縁１２に沿う方向において、同一の位置に配置されている点を除いて、第１の実施形態に係る半導体チップ１０と同様の構成である。すなわち本実施形態では、外周セル列２０を構成する各セルと、内周セル列３０を構成する各セルにより格子（例えば正方格子）が形成されている。そして各セルは、いずれも格子点となる位置に配置されている。なお、第２の実施形態において、本実施形態のようなレイアウトをとっても良い。
【００５８】
詳細には、外周セル列２０に含まれる電極パッド２２６と、内周セル列３０に含まれる電極パッド２２６は、縁１２に沿う方向において中心が互いに同一の位置に位置している。そして電位供給用接続配線２３０は、外周セル列２０を構成する各セルの電極パッド２２６の下方から、内周セル列３０を構成する各セルの電極パッド２２６の下方に延伸している。そしていずれの電位供給用接続配線２３０も、半導体チップ１０の縁１２と直交する方向に延伸している。そして電位供給用接続配線２３０は、電極パッド２２６の中心を基準としたときの位置が、いずれのセルにおいても互いに同一である。
【００５９】
本実施形態によれば、第１の実施形態と同様の効果を得ることができる上、さらに外周セル列２０を構成する各セルと、内周セル列３０を構成する各セルを、互い違いに配置する必要がない。従って、デッドスペースが少ない効率的なレイアウトが可能になり、より多くのＩ／Ｏセル２００を配置することができる。
【００６０】
（第５の実施形態）
図１４は、第５の実施形態に係る半導体チップ１０の構成を示す平面図であり、第４の実施形態における図１３に対応している。図１５は、図１４に用いられたＩ／Ｏセル２００の構成を示す平面図である。本実施形態における半導体装置は、各セル内における電位供給用接続配線２３０のレイアウトを除いて、第４の実施形態に係る半導体チップ１０と同様の構成である。本実施形態において、電位供給用接続配線２３０からなる配線の束は、中心線Ｂが、Ｉ／Ｏセル２００の中心を通っている。
【００６１】
なお、図１６に示すように、本実施形態において、電位供給用接続配線２３０の中心線は、Ｉ／Ｏセル２００の中心を通っていなくても良い。
【００６２】
本実施形態によれば、第３の実施形態で得られる効果と第４の実施形態で得られる効果の双方を得ることができる。
【００６３】
（第６の実施形態）
図１７は、第６の実施形態に係る半導体チップ１０の構成を示す平面図であり、第１の実施形態における図１に対応している。本実施形態に係る半導体チップ１０は、以下の点を除いて、第１の実施形態に係る半導体チップ１０と同様の構成である。
【００６４】
まず、外周セル列２０及び内周セル列３０は、いずれも第１のセル群１１と第２のセル群１３に分けられている。第１のセル群１１に属するＩ／Ｏセル２００と、第２のセル群１３に属するＩ／Ｏセル２１０は、互いに異なる電源電位によって駆動する。そして第１のセル群１１に属する外周セル列２０には電源電位供給セル２０２及び接地電位供給セル２０４が設けられており、第２のセル群１３に属する外周セル列２０には、電源供給セル２１２及び接地電位供給セル２１４が設けられている。電源供給セル２１２及び接地電位供給セル２１４の構成は、電源電位供給セル２０２及び接地電位供給セル２０４の構成と同様である。
【００６５】
外周セル列２０及び内周セル列３０それぞれにおいて、第１のセル群１１と第２のセル群１３の間には、電源分離領域１４が設けられている。電源分離領域１４は、第１のセル群１１と第２のセル群１３の間にスペースを設けるために設定された領域であり、電源電位供給配線２２２及び接地電位供給配線２２４が設けられていない。このため、第１のセル群１１と第２のセル群１３の間の絶縁が確保される。なお、電源分離領域１４の設計データは、図６に示した半導体装置設計装置５００のセルデータ記憶部５１２に記憶されている。
【００６６】
本実施形態によれば、第１の実施形態と同様の効果を得ることができる上、さらに、一組のセル列の中に、互いに異なる電源電位を有する第１のセル群１１及び第２のセル群１３を容易に配置することができる。なお、第２〜第５の実施形態において、本実施形態と同様に、第１のセル群１１、第２のセル群１３、及び電源分離領域１４を設けてもよい。
【００６７】
（第７の実施形態）
図１８は、第７の実施形態に係る半導体チップ１０の構成を示す平面図であり、第１の実施形態における図１に対応している。本実施形態に係る半導体チップ１０は、内周セル列３０に含まれる電位供給用接続配線２３０の一部が、内部用周回電源配線３００に接続している点を除いて、第１の実施形態に係る半導体チップ１０と同様の構成である。
【００６８】
本実施形態によれば、第１の実施形態と同様の効果を得ることができる上、さらに、内周セル列２０，３０に供給される電源電位及び接地電位が、それぞれ、半導体チップ１０の内部回路の電源電位及び接地電位としても供給される場合に、外周セル列２０の電源電位供給セル２０２及び接地電位供給セル２０４を介して、内部用周回電源配線３００に電源電位及び接地電位を供給することができる。
【００６９】
なお、第２〜第６の実施形態において、本実施形態と同様に、電位供給用接続配線２３０を内部用周回電源配線３００に接続してもよい。
【００７０】
（第８の実施形態）
図１９は、第８の実施形態に係る半導体チップ１０が有するＩ／Ｏセル２００、電源電位供給セル２０２、及び接地電位供給セル２０４のレイアウトを示す図である。本実施形態においては、内周セル列３０の内側に、さらに内周セル列４０が設けられている。内周セル列４０には、電源電位供給セル２０２及び接地電位供給セル２０４が設けられていない。そして、内周セル列３０と内周セル列４０の間における電位供給用接続配線２３０のレイアウトは、外周セル列２０と内周セル列３０の間における電位供給用接続配線２３０のレイアウトと同様である。このため、内周セル列４０を構成するＩ／Ｏセル２００には、電位供給用接続配線２３０（本図では図示せず）を介して、電源電位供給セル２０２に供給された電源電位、及び接地電位供給セル２０４に供給された接地電位が供給される。本実施の形態により、最外周のセル列２０から、電源電位及び接地電位の双方を供給することができるため、内周セル３０，４０には、電源電位供給セル２０２，接地電位供給セル２０４は配置する必要がなくなる。従って、内周セル３０，４０に、より多くのＩ／Ｏセル２００を配置することが可能となる。
【００７１】
このように、内周セル列の数、すなわちセルの段数は、任意に設定される。
【００７２】
なお、図２０に示すように、本実施形態において、図１７に示した第６の実施形態と同様に、第１のセル群１１及び第２のセル群１３を設けても良い。この場合、図１７と同様に、第１のセル群１１を構成する外周セル列２０には電源電位供給セル２０２及び接地電位供給セル２０４が設けられ、第２のセル群１３を構成する外周セル列２０には電源供給セル２１２及び接地電位供給セル２１４が設けられる。また、外周セル列２０及び内周セル列３０と同様に、内周セル列４０にも、第１のセル群１１と第２のセル群１３の間に電源分離領域１４が設けられる。本実施の形態により、第６の実施形態で得られる効果、及び第８の実施形態で得られる効果の双方を同時に得ることができる。
【００７３】
（第９の実施形態）
図２１は、第９の実施形態に係る半導体チップ１０が有するセルのレイアウトを示す図である。本実施形態に係るレイアウトは、外周セル列２０及び内周セル列３０の横に、Ｉ／Ｏセル２４０が設けられている点を除いて、第１の実施形態に係る半導体装置と同様の構成である。なお、本図に示す例では、図３２に示した電源供給配線３０１を有している。
【００７４】
Ｉ／Ｏセル２４０は、Ｉ／Ｏセル２００とは異なる平面形状を有している。本図に示す例では、Ｉ／Ｏセル２４０は、縁１２に直角な方向で見た場合、Ｉ／Ｏセル２００よりも長く、外周セル列２０及び内周セル列３０の双方に跨って位置している。そしてＩ／Ｏセル２４０は、単列で配置されている。Ｉ／Ｏセル２４０と外周セル列２０の間、及びＩ／Ｏセル２４０と内周セル列３０の間には、それぞれ高さ合わせセル２４２が設けられている。Ｉ／Ｏセル２４０の設計データ及び高さ合わせセル２４２の設計データは、図６に示した半導体装置設計装置５００のセルデータ記憶部５１２に記憶されている。
【００７５】
なお、本実施の形態に示されるように、内周セル列２０に含まれるＩ／Ｏセル２００（あるいは電源供給２０２、接地電位供給セル２０４）は、図２に示すように電源電位供給配線２２２及び接地電位供給配線２２４を有しているが、これら配線の基板の縁１２からの距離を、Ｉ／Ｏセル２４０が有している電源電位供給配線２２２及び接地電位供給配線２２４における基板の縁１２からの距離と等しくしておくのが好ましい。これによって、高さ合わせセル２４２を用いて、一つの半導体チップのなかに、互いに異なる形状のＩ／Ｏセル２００及びＩ／Ｏセル２４０を混在して設けることが可能となる。これにより、より設計の自由度が高い半導体チップを実現することが可能となる。なお、本図に示す例では、各セルは、図３１に示した電源供給配線３０１も有している。
【００７６】
また、図２２に示すように、高さ合わせセル２４２の中に、内周セル列３０が有する電源電位供給配線２２２及び接地電位供給配線２２４、及び内周セル列４０が有する電源電位供給配線２２２及び接地電位供給配線２２４を、Ｉ／Ｏセル２４０が有している電源電位供給配線２２２及び接地電位供給配線２２４に接続するための配線を用意しておくのが好ましい。これにより、内周セル列３０、あるいは、内周セル列４０の電源を強化しつつ、互いに異なる形状のＩ／Ｏセル２００及びＩ／Ｏセル２４０を自由に混在して配置することができる。これにより、さらに設計の自由度の高い。半導体チップを実現することが可能となる。なお、本実施形態では、２列目の内周セル列３０と、高さ合わせセル２４２の間にスペースがある。このため、このスペースに、電源配線（接地配線を含む）を配置するためのセル２４４を配置している。これにより、２列目の内部セル列３０が有する電源電位供給配線２２２、接地電位供給配線、及び電源供給配線３０１も、高さ合わせセル２４２が有する配線を介して、外周セル列２０が有する電源電位供給配線２２２、接地電位供給配線、及び電源供給配線３０１に接続できる。
【００７７】
なお、第２〜第８の実施形態において、本実施形態と同様にＩ／Ｏセル２４０及び高さ合わせセル２４２を設けても良い。
【００７８】
（第１０の実施形態）
図２３は、第１０の実施形態に係る半導体チップ１０が有するセルのレイアウトを示す図である。本実施形態に係るレイアウトは、外周セル列２０に電源電位供給セル２０２及び接地電位供給セル２０４の一方が設けられており、内周セル列３０に電源電位供給セル２０２及び接地電位供給セル２０４の他方が設けられている点を除いて、第１の実施形態と同様である。
【００７９】
本図に示す例では、外周セル列２０には複数の電源電位供給セル２０２が設けられており、内周セル列３０には複数の接地電位供給セル２０４が設けられている。このように電源電位供給セル２０２及び接地電位供給セル２０４がそれぞれ複数設けられているのは、電源電位及び接地電位を安定にするためである。
【００８０】
なお、図２４及び図２５に示すように、互いに異なるセル列それぞれに、電源電位供給セル２０２を設けても良いし、互いに異なるセル列それぞれに、接地電位供給セル２０４を設けても良い。この場合においても、電源電位及び接地電位を安定にすることができる。
【００８１】
詳細には、図２４に示す例では、あるセル列（例えば外周セル列２０）に電源電位供給セル２０２を設け、残りのセル列（例えば内周セル列３０，４０）に接地電位供給セル２０４を設けている。また図２５に示す例では、外周セル列２０に第１の電源電位供給セル２０２を設け、内周セル列３０に、第２の電源電位供給セル２０２及び第１の接地電位供給セル２０４を設け、内周セル列４０に第２の接地電位供給セル２０４を設けている。そして第１の電源電位供給セル２０２及び第１の接地電位供給セル２０４は、縁１２に沿う方向で見た場合、一部が重なり合うように配置されている。また第２の電源電位供給セル２０２及び第２の接地電位供給セル２０４も、縁１２に沿う方向で見た場合、一部が重なり合うように配置されている。
【００８２】
ただし、いずれの場合においても、あるセル列に位置する電源電位供給セル２０２（または接地電位供給セル２０４）と、その一つ内側に位置するセル列に位置する電源電位供給セル２０２または接地電位供給セル２０４は、縁１２に沿う方向で見た場合、一部が重なり合うように配置されるのが好ましい。このようにすると、あるセル列に位置する電源電位供給セル２０２（または接地電位供給セル２０４）と、その一つ内側に位置するセル列に位置する電源電位供給セル２０２または接地電位供給セル２０４とを、電位供給用接続配線２３０を介して直接接続することができる。
【００８３】
（第１１の実施形態）
図２６は、第１１の実施形態に係る半導体チップ１０が有するセルのレイアウトを示す図である。本実施形態に係るレイアウトでは、外周セル列２０の一部と重なる位置に内周セル列３０及び内周セル列４０が設けられている。そして外周セル列２０のうち内周セル列３０及び内周セル列４０のいずれとも重なっていない領域に、電源電位供給セル２０２が配置されている。この部分では、外周セル列２０の直ぐ内側に、内部用周回電源配線３００が引き回されている。そして電源電位供給セル２０２が電位供給用接続配線２３０を介して直接内部用周回電源配線３００に接続されている。このようにすると、電源電位供給セル２０２から直接内部用周回電源配線３００に電源電位を供給することができ、配線等の寄生抵抗による電位低下の影響を受けにくいため、内部用周回電源配線３００の電源電位を安定にすることができる。
【００８４】
また、図２７に示すように、内周セル列４０に電源電位供給セル２０２が設けられている場合、内周セル列４０に設けられた電源電位供給セル２０２を、電位供給用接続配線２３０を介して内部用周回電源配線３００に接続しても良い。
【００８５】
なお、図２７に示す例では、外周セル列２０、内周セル列３０、及び内周セル列４０それぞれに、電源電位供給セル２０２（または接地電位供給セル２０４：不図示）が設けられている。そして、縁１２に沿う方向で見た場合、外周セル列２０に設けられた電源電位供給セル２０２は、内周セル列３０に設けられた電源電位供給セル２０２と、一部が重なり合うように配置されている。このため、外周セル列２０の電源電位供給セル２０２と、内周セル列３０の電源電位供給セル２０２とを、電位供給用接続配線２３０を介して直接接続することができる。
【００８６】
また、内周セル列３０に設けられた電源電位供給セル２０２は、内周セル列４０に設けられた電源電位供給セル２０２と、一部が重なり合うように配置されている。このため、内周セル列３０の電源電位供給セル２０２と、内周セル列４０の電源電位供給セル２０２とを、電位供給用接続配線２３０を介して直接接続することができる。これにより、内部用周回電源配線３００は、配線等の寄生抵抗による電位低下の影響を受けにくくなり、内部用周回電源配線３００の電源電位を安定にすることができる。
【００８７】
図２８は、互いに上下に位置する２つの電源電位供給セル２０２（または接地電位供給セル２０４）のレイアウト（図２８（ｂ））を、Ｉ／Ｏセル２００のレイアウト（図２８（ａ））と比較して示す図である。図２８（ａ）に示すように、Ｉ／Ｏセル２００が有する複数の電位供給用接続配線２３０は、その太さが互いに等しい。これに対して図２８（ｂ）に示すように、２つの電源電位供給セル２０２が互いに上下に位置する場合、これら２つの電源電位供給セル２０２を接続する電位供給用接続配線２３１は、他の電位供給用接続配線２３０と比較して幅が太い。このようにすると、複数の電源電位供給セル２０２の間で電源電位に差が生じることを抑制できる。
【００８８】
なお、図２８（ｂ）に示した多段用の電位供給セルの設計データは、図６に示した半導体装置設計装置５００のセルデータ記憶部５１２に記憶されている。
【００８９】
（第１２の実施形態）
図２９は、第１２の実施形態に係る半導体チップ１０が有するセルのレイアウトを示す図である。本図に示すレイアウトは、半導体チップ１０の角部用のレイアウト４００を示している。角部を構成する縁１２，１６には、それぞれ外周セル列２０及び内周セル列３０が設けられている。そして角部近傍には、セル非配置領域４０２が設定されている。セル非配置領域４０２は、セルの配置が禁止されている領域であり、縁１２に沿って配置されているセルと、縁１６に沿って配置されているセルとが干渉しないように設けられている。
【００９０】
図３０は、図２９に示したレイアウトを説明するための図である。図３０に示すように、図２９に示された形状において、本来最低限必要なセル非配置領域は、符号４０３で示された領域であるが、図２９の符号４０２で示されたようにセル非配置領域を余裕を持って確保しておくことにより、図３０に示すように、必要において、半導体チップ１０の各辺に分かれて配置された各々のセル列の電源間を接続する配線４０４を、セル非配置領域４０２の一部領域に配置することにより、各辺に置かれたセル列に共通に電源を供給することが可能となる。この結果、半導体チップ１０内に、より多くのＩ／Ｏセル２００を配置することが可能となる。
【００９１】
なお、レイアウト４００の設計データは、図６に示した半導体装置設計装置５００のセルデータ記憶部５１２に記憶されている。
【００９２】
（第１３の実施形態）
図３０は、第１３の実施形態に係る半導体装置の構成を示す断面図である。本実施形態に係る半導体装置は、半導体チップ１０が配線基板５０にフリップチップ実装されている点を除いて、上記した核実施形態にかかる半導体装置と同様の構成である。
本実施形態によっても、Ｉ／Ｏセル２００の数を増やすことができる。
【００９３】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。例えば上記した各実施形態では、電位供給用接続配線２３０は、半導体チップ１０の縁１２に対して直角な方向に直線状に延伸していたが、階段状に延伸していてもよい。また上記した各実施形態では、電位供給用接続配線２３０は、各セルに配置されていたが、電位供給用接続配線２３０が設けられていないセルが存在していても良い。
【符号の説明】
【００９４】
１０ 半導体チップ
１１ セル群
１２ 縁
１３ セル群
１４ 電源分離領域
１６ 縁
２０ 外周セル列
３０ 内周セル列
３２ 領域
４０ 内周セル列
５０ 配線基板
５２ 電極
５４ 電極
５６ ボンディングワイヤ
２００ Ｉ／Ｏセル
２０２ 電源電位供給セル
２０４ 接地電位供給セル
２１２ 電源電位供給セル
２１４ 接地電位供給セル
２２２ 電源電位供給配線
２２４ 接地電位供給配線
２２６ 電極パッド
２２８ 素子配置領域
２３０ 電位供給用接続配線
２３１ 電位供給用接続配線
２３３ 配線
２４０ Ｉ／Ｏセル
２４２ 高さ合わせセル
３００ 内部用周回電源配線
３０１ 電源供給配線
３００ 直接内部用周回電源配線
４００ レイアウト
４０２ セル非配置領域
４０４ 配線
５００ 半導体装置設計装置
５１０ セル配置部
５１２ セルデータ記憶部
５１４ 配置ルール記憶部
５２０ 接続配線配置部
５３０ 電位供給配線配置部
５３２ 設計データ記憶部
【図１】
0005727288.tif 000002
【図２】
0005727288.tif 000003
【図３】
0005727288.tif 000004
【図４】
0005727288.tif 000005
【図５】
0005727288.tif 000006
【図６】
0005727288.tif 000007
【図７】
0005727288.tif 000008
【図８】
0005727288.tif 000009
【図９】
0005727288.tif 000010
【図１０】
0005727288.tif 000011
【図１１】
0005727288.tif 000012
【図１２】
0005727288.tif 000013
【図１３】
0005727288.tif 000014
【図１４】
0005727288.tif 000015
【図１５】
0005727288.tif 000016
【図１６】
0005727288.tif 000017
【図１７】
0005727288.tif 000018
【図１８】
0005727288.tif 000019
【図１９】
0005727288.tif 000020
【図２０】
0005727288.tif 000021
【図２１】
0005727288.tif 000022
【図２２】
0005727288.tif 000023
【図２３】
0005727288.tif 000024
【図２４】
0005727288.tif 000025
【図２５】
0005727288.tif 000026
【図２６】
0005727288.tif 000027
【図２７】
0005727288.tif 000028
【図２８】
0005727288.tif 000029
【図２９】
0005727288.tif 000030
【図３０】
0005727288.tif 000031
【図３１】
0005727288.tif 000032
【図３２】
0005727288.tif 000033