(57)【特許請求の範囲】
【請求項１】
整流ブリッジと、フィルターと、パワーインバータ回路及び制御ユニットとを含む調理器具用のデジタル制御電源コンバータであって、
前記パワーインバータ回路は、エミッタがグランドする１つのＩＧＢＴと、一つの誘導負荷及びこの誘導負荷に並行するコンデンサから構成され、前記整流ブリッジの正の端と前記ＩＧＢＴのコレクタの間に接続されるＬＣ共振回路とを備え、
前記制御ユニットには、ＭＰＵと、ＡＤＣと、プログラマブルパルス発生器ＰＰＧと、通信インタフェースと、アンプと、第１〜第４のコンパレーターと、第１のトリガーと、第２のトリガーと、カウンター及び二つのＡＮＤゲートが集積されたＳｏＣチップを用い、前記ＡＤＣと前記通信インタフェースが前記ＭＰＵの対応する入力端とそれぞれ接続され、前記ＭＰＵのパルス幅データ出力端がＰＰＧのプリセット入力端に接続され、前記ＭＰＵの一つの出力が前記第１のＡＮＤゲートによってＰＰＧに接続し、かつ前記ＰＰＧの出力したパルス信号が、前記第２のＡＮＤゲートを介して前記ＩＧＢＴに供給され、
前記第１のトリガーと、出力がこの第１のトリガーによりＭＰＵの一方の入力端と第１のＡＮＤゲートの他方の入力端に接続される第１のコンパレーターと、前記第１のコンパレーターの両入力端とＬＣ共振回路の両端に接続される二つのオフチップサンプリング抵抗（Ｒ１とＲ２）とを備え、ＰＰＧへ容許出力信号を供給するための磁気エネルギー転換検出回路と、
前記第２のコンパレーターと、前記第２のコンパレーターの出力とＭＰＵの他方の入力端の間に接続されるカウンターと、前記ＩＧＢＴのコレクタに接続されるオフチップサンプリング抵抗（Ｒ３）とを備え、前記第２のコンパレーターの一方に入力される前記サンプリング抵抗の電位と、他方に入力されるプリセット基準電位との比較により、前記電位がプリセット基準電位よりも高くなった場合に、パルス信号を出力させ、カウンターをカウントさせて、前記ＭＰＵがこのカウンターの単位時間のカウント値に従ってＰＰＧが出力するパルス幅を小さくする負のピーク強度検出回路と、
電流検出回路が、電流サンプリング回路とＡＤＣの一方の入力端の間に接続される前記アンプと、整流ブリッジの一方の端子に接続される電流サンプリング回路とを備え、前記ＭＰＵが、前記電流検出回路と電圧検出回路が検出した電流信号及び電圧信号によって現在のパワー値を算出させ、通信ポートからの上位機が要求する出力パワーと比較してＰＰＧの設置されたパルス幅値を変更させ、磁気エネルギー転換検出回路が容許出力信号を出力した場合に、設定されたパルス幅のパルス信号を出力させＩＧＢＴ動作を進め、パワーインバータ回路のパワー調節を図る
ことを特徴とする調理器具用のデジタル制御電源コンバータ。
【請求項２】
前記パワーインバータ回路における誘導負荷が、電磁調理器の電磁コイルパネルである
ことを特徴とする請求項１に記載の電源コンバータ。
【請求項３】
前記パワーインバータ回路における誘導負荷が、電子レンジの磁気漏れ変圧器の一次コイルである
ことを特徴とする請求項１に記載の電源コンバータ。
【請求項４】
前記電子レンジの磁気漏れ変圧器セカンダリにマグネトロンフィラメントへ電力を供給するフィラメントコイルと高圧コイルが設けられ、
前記高圧コイルが、高圧整流フィルター回路によってマグネトロンへＤＣ高圧を供給する
ことを特徴とする請求項３に記載の電源コンバータ。
【請求項５】
前記電流サンプリング回路が、
整流ブリッジとＩＧＢＴエミッタの間に直列に接続されるコンスタンタン線抵抗（Ｒ０）と、
コンスタンタン線抵抗（Ｒ０）と接続する抵抗（Ｒ４）と
を含み、
前記電流サンプリング回路の出力が前記アンプの反転入力端に接続され、かつ前記アンプの反転入力と出力端の間にフィードバック抵抗（Ｒ５）が接続され、同位相入力端がグランドとする
ことを特徴とする請求項１に記載の電源コンバータ。
【請求項６】
トラッピングサージ電圧又は電流信号を捕らえてＩＧＢＴを遮断させる電流・電圧サージ保護回路をさらに含み、
前記保護回路が、前記第３のコンパレーターと、第４のコンパレーターと、入力が前記第３のコンパレーターと第４のコンパレーターの出力に接続されて、出力が第２のＡＮＤゲートの他方の入力端に接続される第２のトリガーと、オフチップサージ電流サンプリング回路及びオフチップサージ電圧サンプリング回路とを備え、前記サージ電流・電圧サンプリング回路が、第３のコンパレーターの入力端と第４のコンパレーターの入力端にそれぞれ接続される
ことを特徴とする請求項１に記載の電源コンバータ。
【請求項７】
前記サージ電流サンプリング回路が、
整流ブリッジとＩＧＢＴエミッタとの間に直列に接続されるコンスタンタン線抵抗（Ｒ０）と、
コンスタンタン線抵抗（Ｒ０）と接続する抵抗（Ｒ７、Ｒ６）および容量（Ｃ３）の直列接続ブランチと
を含み、
前記抵抗（Ｒ７、Ｒ６）の共有端が第３のコンパレーターの入力端に接続され、
前記サージ電圧サンプリング回路が整流ブリッジの出力端と前記第４のコンパレーターの入力端の間に接続された容量（Ｃ２）を含む
ことを特徴とする請求項６に記載の電源コンバータ。
【請求項８】
前記磁気エネルギー転換検出回路において、
前記一方のオフチップサンプリング抵抗（Ｒ１）が、第１のコンパレーターの一方の入力端とＬＣ共振回路の電源に接続する一端に接続され、
他方のオフチップサンプリング抵抗（Ｒ２）が、第１のコンパレーターの他方の入力端とＬＣ共振回路の他方の端に接続される
ことを特徴とする請求項１に記載の電源コンバータ。
【請求項９】
一次コイルと、フィラメントコイルと高圧コイルからなる磁気漏れ変圧器と、前記磁気漏れ変圧器の高圧コイルに接続される高圧整流フィルター回路と、前記高圧整流フィルター回路に接続されるフィラメントが前記フィラメントに接続されるコイルマグネトロンと、を備える電子レンジであって、
ＡＣ商用電力をＤＣ電源に変換する整流ブリッジおよびフィルターと、１つのＩＧＢＴと、前記磁気漏れ変圧器の一次コイル及びコンデンサから構成され整流ブリッジの正の端とＩＧＢＴのコレクタの間に接続されるＬＣ並行共振回路とを備えるパワーインバータ回路と、
ＭＰＵと、プログラマブルパルス発生器ＰＰＧと、ＡＤＣと、通信インタフェースと、アンプと、第１〜第４のコンパレーターと、第１のトリガーと、第２のトリガーと、カウンター及び二つのＡＮＤゲートとが集積されたＳｏＣチップを用い、ＡＤＣと通信インタフェースが前記ＭＰＵの対応する入力端にそれぞれ接続され、ＭＰＵのパルス幅データ出力端がＰＰＧのプリセット入力端に接続され、ＭＰＵの一つの出力が第１のＡＮＤゲートによってＰＰＧに接し、かつＰＰＧの出力したパルス信号が第２のＡＮＤゲートによってＩＧＢＴに供給される制御ユニットと、
前記第１のトリガーと、出力が第１のトリガーを介してＭＰＵの一方の入力端と第１のＡＮＤゲートの他方の入力端に接続される第１のコンパレーターと、第１のコンパレーターの両入力端およびＬＣ共振回路の両端に接続される二つのオフチップサンプリング抵抗（Ｒ１，Ｒ２）とを備える磁気エネルギー転換検出回路と、
前記第２のコンパレーターと、この第２のコンパレーターの出力とＭＰＵの他方の入力端の間に接続されるカウンターと、ＩＧＢＴのコレクタに接続するオフチップサンプリング抵抗（Ｒ３）とを備え、前記第２のコンパレーターの一方に入力される前記サンプリング抵抗の電位と、他方に入力されるプリセット基準電位との比較により、前記電位がプリセット基準電位よりも高くなった場合に、パルス信号を出力させカウンターをカウントさせて、ＭＰＵが前記カウンターの単位時間のカウント値に応じてＰＰＧが出力するパルス幅を小さくする負のピーク強度検出回路と、
電流検出回路が、前記アンプと整流ブリッジの一方の端子に接続される電流サンプリング回路とを備え、前記ＭＰＵが前記電流検出回路及び電圧検出回路から検出された電流信号及び電圧信号によって現在のパワー値を算出させ、通信ポートからの上位機が要求する出力パワーとの比較によってＰＰＧの設置パルス幅値を変更させ、磁気エネルギー転換検出回路が容許出力信号を出力させた場合に、設定されたパルス幅のパルス信号を出力させＩＧＢＴ動作を進め、パワーインバータ回路のパワー調節を図る電子レンジのパワー調節用のデジタル制御電源コンバータをさらに含むことを特徴とする電子レンジ。
【請求項１０】
トラッピングサージ電圧又は電流信号を捕らえてＩＧＢＴを遮断させるように、前記第３のコンパレーターと、第４のコンパレーターと、入力が前記第３のコンパレーターと第４のコンパレーターの出力に接続されて、出力が第２のＡＮＤゲートの他方の入力端に接続される第２のトリガーと、オフチップサージ電流サンプリング回路及びオフチップサージ電圧サンプリング回路とを備える電流・電圧サージ保護回路をさらに含み、
前記サージ電流・電圧サンプリング回路が第３のコンパレーターの入力端と第４のコンパレーターの入力端にそれぞれ接続される
ことを特徴とする請求項９に記載の電子レンジ。
【請求項１１】
前記電流サンプリング回路が、
整流ブリッジとＩＧＢＴのエミッタの間に直列に接続されるコンスタンタン線抵抗（Ｒ０）と、
コンスタンタン線抵抗（Ｒ０）と接続する抵抗（Ｒ４）と、
を備え、
前記電流サンプリング回路の出力が前記アンプの反転入力端に接続され、前記アンプの反転入力と出力端の間にフィードバック抵抗（Ｒ５）が接続され、かつ同位相入力端がグランドとする
ことを特徴とする請求項９に記載の電子レンジ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳｏＣ（Ｓｙｓｔｅｍ  ｏｎ  ａ  Ｃｈｉｐ）チップに基き、電磁調理器、電子レンジなどの高周波数加熱装置に適用される調理器具用デジタル制御電源コンバータに関する。
【背景技術】
【０００２】
従来の電源コンバータには、出力電圧を安定するために、動作周波数や出力電圧がともにアクティブ安定して、出力パワーが負荷の大きさに応じて変化するアナログピュアハードウェア回路構造、いわゆる「スイッチング電源回路」が用いられることが多い。電磁調理器や電子レンジなどが被加熱物の種類、被加熱物の量に応じて異なるパワーを選択して加熱する必要があるものであるが、前記のような電源コンバータが電磁調理器や電子レンジに適用されないことが明らかになるであろう。
【０００３】
ＳＯＣチップに基づき、周波数変化や共振回路における誘導負荷の具体的な構造変更により出力パワーを変更して、電子レンジや電磁調理器などの高周波数加熱設備に適用できるようなデジタル制御電源コンバータが今まで何の開示もない。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、従来技術にある前記欠点を回避するために、ＳｏＣチップ制御に基づき、動作信頼性を向上させ生産コストを低下させるように複数種類の設計が最適化された保護回路が配置されて、その共振回路における誘導負荷の具体的な構造変更により、電子レンジや電磁調理器などの高周波数加熱設備に適用できる調理器具用デジタル制御電源コンバータを提供する。
【課題を解決するための手段】
【０００５】
本発明は、整流ブリッジと、フィルターと、パワーインバータ回路と、このパワーインバータ回路の出力パワーを制御する制御ユニットとを含む調理器具用デジタル制御電源コンバータであって、
パワーインバータ回路はエミッタがグランドする１つのＩＧＢＴと、一つの誘導負荷およびこの誘導負荷に並行するコンデンサからなり整流ブリッジの正の端とＩＧＢＴのコレクタの間に接続されるＬＣ共振回路とを備え、
制御ユニットにはＭＰＵ（マイクロプロセッサ）と、プログラマブルパルス発生器（すなわちＰｒｏｇｒａｍｍａｂｌｅ  Ｐｕｌｓｅ  Ｇｅｎｅｒａｔｏｒ、ＰＰＧと略記する）と、ＡＤＣ（アナログディジタル変換器）と、通信インタフェースＣＯＭと、アンプと、第１〜第４のコンパレーターと、第１のトリガーと、第２のトリガーと、カウンター及び二つのＡＮＤゲートが集積されたＳｏＣチップ（Ｓｙｓｔｅｍ  ｏｎ  ａ  Ｃｈｉｐ、システムレベル・チップ或いはシステム・オン・ア・チップ）を用い、ＡＤＣと通信インタフェースがＭＰＵの対応する入力端とそれぞれ接続され、ＭＰＵのパルス幅データ出力端がＰＰＧのプリセットの入力端に接続され、ＭＰＵの一つの出力が第１のＡＮＤゲートによってＰＰＧに接続し、かつＰＰＧの出力したパルス信号が第２のＡＮＤゲートを介してＩＧＢＴに供給され、
前記第１のトリガーと、出力が第１のトリガーによりＭＰＵの一方の入力端と第１のＡＮＤゲートの他方の入力端に接続される第１のコンパレーターと、第１のコンパレーターの両入力端とＬＣ共振回路の両端に接続される二つのオフチップサンプリング抵抗（Ｒ１とＲ２）とを具備するＰＰＧへ容許出力信号を供給するための磁気エネルギー転換検出回路と、
第２のコンパレーターと、第２のコンパレーターの出力とＭＰＵの他方の入力端の間に接続されるカウンターと、ＩＧＢＴのコレクタに接続されるオフチップサンプリング抵抗（Ｒ３）とからなり、前記第２のコンパレーターの一方に入力されるサンプリング抵抗の電位とプリセット基準電位との比較により、プリセット基準電位よりも高くなった場合に、パルス信号を出力させカウンターをカウントさせて、ＭＰＵがこのカウンターの単位時間のカウント値に従ってＰＰＧが出力するパルス幅を小さくする負のピーク強度検出回路と、
この電流サンプリング回路とＡＤＣの一方の入力端の間に接続される前記アンプと、主ループに接続される電流サンプリング回路とからなり、ＭＰＵが電流検出回路や電圧検出回路が検出された電流信号および電圧信号によって現在のパワー値を算出させ、通信ポートからの上位機が要求する出力パワーと比較してＰＰＧの設置されたパルス幅値を変更させ、磁気エネルギー転換検出回路が容許出力信号を出力した場合に、ＰＰＧが設定されたパルス幅のパルス信号を出力することを容許してＩＧＢＴ動作を進め、パワーインバータ回路パワーの調節を図る電流検出回路と、
をさらに含む。
【０００６】
本発明は、サージ電圧や電流信号をトラッピングしてＩＧＢＴを遮断するように、前記第３のコンパレーターと、第４のコンパレーターと、入力が前記第３のコンパレーター及び第４のコンパレーターの出力に接続された第２のトリガーと、オフチップサージ電流サンプリング回路及びオフチップサージ電圧サンプリング回路とからなる電流及び電圧のサージ保護回路を含み、前記第２のトリガーの出力が第２のＡＮＤゲートの他方の入力端に接続し、サージ電流・電圧サンプリング回路が第３のコンパレーターの入力端と第４のコンパレーターの入力端にそれぞれ接続されても良い。
【０００７】
前記パワーインバータ回路における誘導負荷が電磁調理器における電磁コイルパネルである。
【０００８】
前記パワーインバータ回路における誘導負荷が電子レンジにおける磁気漏れ変圧器の一次コイルである。
【０００９】
一次コイル、フィラメントコイル及び高圧コイルからなる磁気漏れ変圧器と、前記磁気漏れ変圧器の高圧コイルと接続される高圧整流フィルター回路と、前記高圧整流フィルター回路と接続されるフィラメントが前記フィラメントコイルに接するマグネトロンと、さらに電子レンジのパワーを調節するデジタル制御電源コンバータとを含む電子レンジであって、
このデジタル制御電源コンバータが、
ＡＣ商用電力をＤＣ電源に変換する整流ブリッジ及びフィルターと、
１つのＩＧＢＴと、前記磁気漏れ変圧器の一次コイル及びコンデンサより構成される整流ブリッジ正の端とＩＧＢＴのコレクタの間に接続されたＬＣ並行共振回路とを有するパワーインバータ回路と、
ＭＰＵと、プログラマブルパルス発生器ＰＰＧと、ＡＤＣと、通信インタフェースと、アンプと、第１〜第４のコンパレーターと、第１のトリガーと、第２のトリガーと、カウンター及び二つのＡＮＤゲートとが集積されたＳｏＣチップを用い、ＡＤＣや通信インタフェースがＭＰＵの対応する入力端にそれぞれ接続し、ＭＰＵのパルス幅データ出力端がＰＰＧのプリセット入力端に接続し、ＭＰＵの一つの出力が第１のＡＮＤゲートによってＰＰＧに接して、ＰＰＧが出力されるパルス信号が第２のＡＮＤゲートによってＩＧＢＴに供給される制御ユニットと、
前記第１のトリガーと、出力が第１のトリガーによってＭＰＵの一方の入力端と第１のＡＮＤゲートの他方の入力端に接続される第１のコンパレーターと、第１のコンパレーターの両入力端及びＬＣ共振回路の両端に接続される二つのオフチップサンプリング抵抗（Ｒ１，Ｒ２）とを有する磁気エネルギー転換検出回路と、
前記第２のコンパレーターと、前記第２のコンパレーターの出力とＭＰＵの他方の入力端の間に接続されるカウンターと、ＩＧＢＴのコレクタに接続されるオフチップサンプリング抵抗（Ｒ３）とからなり、第２のコンパレーターの一方に入力されるサンプリング抵抗の電位と、プリセット比較電位との比較によって、プリセット比較電位よりもたかい場合に、出力パルス信号がカウンターをカウントさせ、ＭＰＵがこのカウンターの単位時間のカウント値に応じてＰＰＧが出力されたパルス幅を低下させる負のピーク強度検出回路と、
前記アンプと主ループに接続された電流サンプリング回路とからなり、ＭＰＵが電流検出回路、電圧検出回路が検出された電流信号と電圧信号によって現在のパワー値を算出し、通信ポートからの上位機が要求された出力パワーとの比較によりＰＰＧの設置パルス幅値を変更させ、磁気エネルギー転換検出回路が容許出力信号を出力した時、設定されたパルス幅のパルス信号を出力させＩＧＢＴ動作を進め、パワーインバータ回路のパワー調節を図る電流検出回路と、
を含む電子レンジ。
【００１０】
本発明に係るＳＯＣチップに基づくデジタル調節型電源コンバータは、上位機とデジタル通信ができ、ＭＰＵが上位機からの要求を受信してパワーの命令を出力した後、検出された電流・電圧信号によって現在のパワー値を算出し、命令が要求された出力パワーとの比較をし、好適な出力パルス幅値を設定してから、ＰＰＧが対応する周波数のパルス信号を出力してＩＧＢＴの動作を駆動させ、パワーの調節を図る。
【００１１】
電源コンバータが通信インタフェースを介してマン・マシンシ取り扱い命令を受信し、コンバータの出力パワーを動的に変更することができるから、その共振回路における誘導負荷構造を適当に変更して電子レンジや電磁調理器などの高周波数加熱設備に適用することが可能になる。
【００１２】
一般的な電源コンバータは、負荷が変化した場合にＬＣ共振回路の起電力が大きな急変を起こし、逆起電力のピーク値が非常に高くなり、高すぎるとスイッチングチューブ破壊が発生してデバイスに損を与えるから、通常の電源コンバータにはピーク値緩和保護回路が設けられている。本電源コンバータがピーク値緩和回路を用いず、磁気エネルギー転換検出回路と負のピーク強度検出などの複数種類の保護回路を配置され、ＭＰＵが磁気エネルギー変化や負のピーク強度などの複数種類の要素を参照して統合的に制御され、動作信頼性が大きく向上する。
【図面の簡単な説明】
【００１３】
【図１】本調理器具用デジタル制御電源コンバータの原理ブロック図である。
【図２】図１における磁気エネルギー転換検出回路の図である。
【図３】図１における負のピーク強度検出回路の図である。
【図４】図１における電流・電圧サージ保護回路の図である。
【図５】図１の電源コンバータを用いた電子レンジの回路図である。
【図６】図１の電源コンバータを用いた電磁調理器の回路図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して本発明を詳しく説明する。
【００１５】
図１-４に示す調理器具用デジタル制御電源コンバータが、整流ブリッジＢと、フィルターコンデンサＣ０と、パワーインバータ回路と、このパワーインバータ回路の出力パワーを調節する制御ユニットと、磁気エネルギー転換検出回路と、負のピーク強度検出回路及び電流検出回路などを含む。
【００１６】
そのうち、パワーインバータ回路は、エミッタがグランドされる１つのＩＧＢＴと、一つの誘導負荷Ｌ１及びこの誘導負荷に並行するコンデンサＣ１からなり、整流ブリッジＢの正の出力端とＩＧＢＴのソースの間に接続されるＬ１Ｃ１共振回路とを備えている。
【００１７】
制御ユニットが、ＭＰＵと、プログラマブルパルス発生器ＰＰＧと、ＡＤＣと、通信インタフェースＣＯＭと、アンプＡＰ１と、第１〜第４のコンパレーターと、第１のトリガーと、第２のトリガーと、カウンター及び二つの２入力ＡＮＤゲートとが集積されたＳｏＣチップに基づき設計されたものであるが、ＡＤＣと通信インタフェースＣＯＭがＭＰＵの対応する入力端にそれぞれ接続し、ＭＰＵのパルス幅データ出力端がＰＰＧのプリセット入力端に接続され、ＭＰＵの一つの出力が第１の２入力ＡＮＤゲート&１によってＰＰＧの容許端に接続して、ＰＰＧが出力されたパルス信号が第２の２入力ＡＮＤゲート&２によってＩＧＢＴに供給されており、
プログラマブルパルス発生器ＰＰＧは値がＭＰＵプリによりプリセットされたパルス幅メモリとパルス幅出力カウンターとからなり、前記パルス幅出力カウンターがパルス幅メモリから供給された値により、カウント値に従って所定幅のパルス信号を出力させ、パルス幅出力カウンターが下記磁気エネルギー転換検出回路からの容許出力信号とＭＰＵが出力する容許出力信号に制御され、且つパルス幅出力カウンターがパルス信号を出力する場合に、下記サージ保護回路からの信号が第２の２入力ＡＮＤゲート&２によって常にこのパルス信号の出力を遮断することができる。
【００１８】
Ｐが商用電源を低圧のＤＣ電源に変換させ、ＳＯＣチップなどに動作電源Vccを供給される補助電源である。
【００１９】
図２を参照して、磁気エネルギー転換検出回路がＳｏＣチップ内の第１のトリガーＴＲ１と、出力が第１のトリガーＴＲ１によってＭＰＵの一方の入力端及び第１の２入力ＡＮＤゲート&１の他方の入力端に接続してＰＰＧに容許出力信号を供給するための第１のコンパレーターＣＰ１と、第１のコンパレーターＣＰ１の両入力端及びＬＣ共振回路の両?端の二つに接続されるオフチップサンプリング抵抗Ｒ１、Ｒ２とを含む。
【００２０】
磁気エネルギー転換検出回路において、オフチップサンプリング抵抗Ｒ１は、出力が第１のトリガーＴＲ１によってＭＰＵの一方の入力端及び第１の２入力ＡＮＤゲート&１の他方の入力端に接続される第１のコンパレーターＣＰ１の一方の入力端（Ａ点）とＬ１Ｃ１共振回路接電源の正の一端（Ｃ点）に接続され、他方のオフチップサンプリング抵抗Ｒ２が第１のコンパレーターＣＰ１の他方の入力端（Ｂ点）とＬ１Ｃ２共振回路の他方の端（Ｄ点）に接続されている。
【００２１】
初期状態において、ＣＰ１のＡ点電位がＢ点電位よりもやや高くようにＲ１、Ｒ２のパラメーターを調整させ、ＩＧＢＴがＯＮになった時、Ｃ点からＬ１を通って電流がＤ点へ流れ、Ａ点電位がＢ点電位より高い状態を保持して、ＣＰ１とＴＲ１が初期状態に保持される。ＩＧＢＴが急に遮断された場合に、Ｄ点電位がＬ１上の逆起電力によりＣ点電位よりも高くなって、Ｂ点電位がＡ点電位よりもやや高くなり、コンパレーターＣＰ１が出力を変更し、トリガーＴＲ１が反転してから反転信号を出力させる。逆起電力の継続上昇に伴って、ＣＰ１とＴＲ１の状態がそのまま保持されている。その後、Ｌ１上の逆起電力がＣ１へ充電させ、逆起電力が徐徐に降下して、Ｌ１上の逆起電力放出終了し、Ｌ１両端の電位が等しいになる時に、Ａ点電位が再びＢ点電位より高くなり、コンパレーターＣＰ１が出力を変更させ、トリガーＴＲ１が再び反転信号を反転出力させ、この反転信号がＰＰＧがパルス信号を出力することを容許させＩＧＢＴ動作を進め、且つこの反転信号が本電源転換器の運動エネルギー・位置エネルギー転換時のエネルギーロスが最低、転換効率が最高を確保できる。
【００２２】
図３を参照して、負のピーク強度検出回路がＳｏＣチップ内の第２のコンパレーターＣＰ２と、第２のコンパレーターＣＰ２の出力とＭＰＵの他方の入力端の間に接続されるカウンターＣＯＵ（Ｃｏｕｎｔｅｒ）と、ＩＧＢＴのソースに接続されるオフチップサンプリング抵抗Ｒ３とを含み、第２のコンパレーターＣＰ２の一方の入力がサンプリング抵抗Ｒ３から入力された逆電位とプリセット基準電位との比較によって、逆起電力がプリセット基準電位よりも高くなった場合に、ＣＰ２がパルス信号を出力させ、カウンターがカウントし、ＭＰＵがカウンターが単位時間内記憶した値の大きさにより、負のピークの現れる頻度を判断できて、逆起電力の強度値を得られて、このカウント値の大きさだけでＰＰＧの出力パルス幅を小さくして、フライバック電圧のピーク値を降下させている。この検出回路がフライバック電圧のピーク値に対する早目コントロールをして、フライバック電圧の安定及びＩＧＢＴ回路の安全を確保している。
【００２３】
図１において、電流検出回路がＳｏＣチップ内のアンプＡＰ１と主ループに接続される電流サンプリング回路とを含み、前記アンプＡＰ１がこの電流サンプリング回路とＡＤＣの一方の入力端の間に接続され、前記電流サンプリング回路が整流ブリッジＢとＩＧＢＴのドレインの間に直列に接続されるコンスタンタン線抵抗Ｒ０、及びコンスタンタン線抵抗Ｒ０と接続される抵抗Ｒ４からなり、抵抗Ｒ４の他方の端がアンプＡＰ１の反転入力端に接続され、アンプＡＰ１の反転入力端と出力端の間にフィードバック抵抗Ｒ５が接続され、且つ同相位の入力端がグランドとする。コンスタンタン線Ｒ０に電流が流れる時に、Ｒ０にグランドよりも負の電位が発生させ、Ｒ０端の負の電圧がＲ４を介して反転アンプＡＰ１に入力して増幅させ、ＡＰ１が順方向電圧を出力させＡＤＣを介してＭＰＵに転送させる。
【００２４】
電圧検出回路が整流ブリッジＢの出力端とグランドの間に接続される両分圧抵抗Ｒ８、Ｒ９、それらの分圧端がＡＤＣの他方の入力端に電圧信号を出力させ、ＡＤＣを介してＭＰＵに供給されそこで処理されている。
【００２５】
さらに、トラッピングサージ電圧や電流信号を捕らえてＩＧＢＴの駆動信号を遮断させるための電流・電圧サージ保護回路を含む。図４、図１を参照して、この保護回路がＳｏＣチップ内の第３のコンパレーターＣＰ３と、第４のコンパレーターＣＰ４と、入力が第３のコンパレーターＣＰ３の出力及び第４のコンパレーターＣＰ４の出力に接続される第２のトリガーＴＲ２と、オフチップサージ電流サンプリング回路及びオフチップサージ電圧サンプリング回路とを含み、第２のトリガーＴＲ２の出力が第２の２入力ＡＮＤゲート&２の他方の入力端２に接続され、サージ電流・電圧サンプリング回路が第３のコンパレーターＣＰ３の入力端と第４のコンパレーターＣＰ４の入力端にそれぞれ接続されている。サージ電流サンプリング回路が整流ブリッジとＩＧＢＴエミッタの間に直列接続されるコンスタンタン線抵抗Ｒ０と、コンスタンタン線抵抗Ｒ０に接続される抵抗Ｒ７、Ｒ６と一つのコンデンサから構成される直列接続ブランチとを具備して、前記抵抗Ｒ７、Ｒ６の共有端が第３のコンパレーターＣＰ３の入力端に接続され、且つＣＰ３の参考端がグランドとする。電流サージ保護の原理は以下の通り、すなわち電流がＲ０にながれる時、Ｒ０に１つの負の電圧が発生させる。回路においてＲ６の一端が１つの正電位に接続され、Ｒ６とＲ７が分圧差による１つのポジバイアスをＣＰ３の入力端上に発生させ、Ｒ０が発生した負の電圧と相殺し、電流サージが現れる場合に、Ｒ０に１つの急に高くなった負の電圧が現れる時、このＣＰ３に対する負の電圧の作用がＲ６とＲ７の分圧差による１つのポジバイアスの作用を超えて、ＣＰ３が１つの信号を出力させトリガーＴＲ２を反転させ、かつＴＲ２が第２の２入力ＡＮＤゲート&２の入力端２に信号を出力させ、ＰＰＧからのパルス信号が外へ出力することが禁止され、ＩＧＢＴを遮断させて電流サージ保護の目的が実現される。
【００２６】
サージ電圧サンプリング回路が整流ブリッジＢの出力端検出点と第４のコンパレーターＣＰ４の入力端の間に接続される容量Ｃ２を含む。電源においてサージ電圧が現れる場合に、容量Ｃ２の両端の電圧が急変しないので、この急変のサージ電圧がやがてコンパレーター第４のＣＰ４の入力端に映して、ＣＰ４が１つの信号を出力させトリガーＴＲ２を反転させ、かつＴＲ２が信号を出力させ第２の２入力ＡＮＤゲート&２を介してＰＰＧからのパルス信号が外へ出力することが禁止され、電圧サージ保護の目的が実現される。
【００２７】
図１におけるＳＯＣチップ内の内蔵したＲＡＭ（本例ではＲＡＭがそのＭＰＵ内に存在する）には、制御・演算プログラムなどを記憶されている。ＭＰＵが通信インタフェースＣＯＭから上位機の制御信号を受信し、出力パワーが要求される命令を得た後、ＭＰＵが検出された電流・電圧信号によって現在のパワー値を算出し、現在のパワー値と命令の要求される出力パワーとの比較をして、適合なＰＰＧの出力パルス幅値を設定され、磁気エネルギー転換検出回路が容許出力信号を出力させた場合に（磁気エネルギー量が最低エネルギーに放出した時）、ＰＰＧが設定されたパルス幅のパルス信号を出力することが容許されＩＧＢＴ動作を進め、パワーインバータ回路のパワーの調節を図る。このように繰り返して、出力パワーを上位機の要求に合わせて、安全且つ安定な電源パワー変換を図る。
【００２８】
同時に、ＭＰＵが負のピーク強度に従ってさらなる前記設定された出力パルス幅値を変更させ、すなわち負のピーク強度検出回路の検出値の大きさだけでＰＰＧの出力パルス幅値を適正に小さくして、フライバック電圧ピーク値を降下させる。
【００２９】
本ＳＯＣには、ＰＰＧの出力パルス幅値の最大幅と最小幅に対して、ＭＰＵがデジタルパラメーターを用いて規制されているが、ＰＰＧの出力パルス信号の周期が１８μｓ〜５０μｓの間であり、出力パルス信号の周波数が２０K〜６０ＫＨｚである。
【００３０】
本電源コンバータ動作周波数が共振パラメーターの影響を受けて、一般的には適正なＬ１とＣ１のパラメーターを選択して、そのＬ１Ｃ１の共振周波数が６０ＫＨｚよりもやや高くさせれば良い。
【００３１】
図１の電源コンバータが通信インタフェースを介してマン・マシンシ取り扱い命令を受信し、動的にコンバータの出力パワーを変更することができるので、その誘導負荷Ｌ１、容量Ｃ１を適当に変更させる共振回路の構造、特にその誘導負荷Ｌ１を変更させる構造が複数種類の高周波数加熱設備の制御に用いられる。図１に示すパワーインバータ回路における誘導負荷Ｌ１が電磁調理器の電磁コイルパネルであっても良い、電子レンジの磁気漏れ変圧器の一次コイル、及び他の高周波数加熱設備の出力コイルなどであっても良い。
【００３２】
前記電源コンバータが電子レンジに用いられる場合に、磁気漏れ変圧器の一次コイルを誘導負荷とし、この磁気漏れ変圧器のセカンダリ辺にフィラメントコイルと高圧コイルが設けられ、この高圧コイルが高圧整流フィルター回路を介してマグネトロンにＤＣ高圧を供給され、フィラメントコイルからマグネトロンフィラメントへプリヒート電流を印加されて、マイクロ波管がマイクロ波を発生させ、被加熱食物の分子を励起・運動させ、発生した熱を利用して食料を加熱・調理させる。
【００３３】
図５は図１の電源コンバータを用いた電子レンジ回路図であり、そのパワーが連続的に可調節であるから、異なる種類・量の食料の加熱パワーに対応できる。この電子レンジが、一次コイルＬ１と、フィラメントコイルＬ２と高圧コイルＬ３とからなる磁気漏れ変圧器Ｔと、磁気漏れ変圧器Ｔの高圧コイルＬ３に接続される汎用多電圧整流フィルター回路と、多電圧整流フィルター回路に接続されるフィラメントがフィラメントコイルＬ２に接するマグネトロン（図５には図示しない）と、図１に示す電源コンバータとを含む。この電源コンバータにおいて、パワーインバータ回路がエミッタがグランドする一つのＩＧＢＴと、磁気漏れ変圧器Ｔの一次コイルＬ１とコンデンサＣ１から構成される整流ブリッジＢの正の端とＩＧＢＴのソースの間に接続されるＬ１Ｃ１並行共振回路とを含み、その他の部分が上記図１-４の説明と同様にＳｏＣチップの制御ユニットと、磁気エネルギー転換検出回路と、負のピーク強度検出回路と、電流・電圧検出回路と、電流・電圧サージ保護回路と、整流ブリッジＢなどを用いるので、省略する。
【００３４】
図６が図１の電源コンバータを用いた電磁調理器回路図である。その内、パワーインバータ回路における誘導負荷Ｌ１が電磁調理器の電磁コイルパネルであり、電磁コイルパネル上に調理用の常磁性材料製のカマが載置されている。
【００３５】
この電磁調理器が図１に示す電源コンバータ部分を含み、上記のように、この電源コンバータが整流ブリッジＢと、フィルター容量Ｃ０と、パワーインバータ回路と、ＳｏＣチップを用いた制御ユニットと、磁気エネルギー転換検出回路と、負のピーク強度検出回路と、電流・電圧検出回路と、電流・電圧サージ保護回路などから構成されている。その内、パワーインバータ回路がエミッタがグランドする１つのＩＧＢＴと、コンデンサＣ１と並行共振回路を構成する電磁コイルＬ１を内蔵する電磁コイルパネルを含み、この並行共振回路が整流ブリッジＢの正の端とＩＧＢＴのソースの間に接続されている。フライバック電圧の間、電磁コイルＬ１が最大のエネルギーを常磁性材料製のカマに転送させ、電磁渦電流を発生させてカマを加熱させる。
【図１】
0005727472.tif 000002
【図２】
0005727472.tif 000003
【図３】
0005727472.tif 000004
【図４】
0005727472.tif 000005
【図５】
0005727472.tif 000006
【図６】
0005727472.tif 000007