(57)【特許請求の範囲】
【請求項１】
搭載面と該搭載面に対向する主面とを有し、前記主面から前記搭載面まで延びるビアホールが形成されたシリコン基板と、
前記ビアホール内に設けられた金属層と、
前記金属層に接する第１の部分、及び前記第１の部分の両側の部分であって前記搭載面上に設けられた第２の部分を有する半導体基板、並びに、該半導体基板上に設けられた窒化物半導体層を有する能動素子と、
を備える半導体装置。
【請求項２】
前記半導体基板はＳｉＣ基板又はＧａＮ基板である、請求項１に記載の半導体装置。
【請求項３】
前記能動素子の全周縁が、前記搭載面上に設けられている、請求項１又は２に記載の半導体装置。
【請求項４】
半導体装置を製造する方法であって、
半導体基板上に窒化物半導体層を有する能動素子を準備する工程と、
シリコン基板の搭載面上に前記能動素子を搭載する工程と、
前記搭載面と対向する前記シリコン基板の主面から前記搭載面まで、前記能動素子の前記半導体基板の一部分のみに達するビアホールを形成する工程と、
前記ビアホール内に前記半導体基板の前記一部分に接するよう金属層を形成する工程と、
を含む方法。
【請求項５】
半導体装置を製造する方法であって、
半導体基板上に窒化物半導体層を有する能動素子を準備する工程と、
シリコン基板に、該シリコン基板の搭載面から該搭載面に対向する該シリコン基板の主面まで延びるビアホールを形成する工程と、
前記ビアホール内に金属層を形成する工程と、
前記半導体基板の第１の部分が前記金属層に接し、前記第１の部分の両側の前記半導体基板の第２の部分が前記搭載面上に設けられるよう前記能動素子を搭載する工程と、
を含む方法。
【請求項６】
前記半導体基板はＳｉＣ基板又はＧａＮ基板である、請求項４又は５に記載の方法。
【請求項７】
前記能動素子の全周縁が、前記搭載面上に設けられる、請求項４〜６の何れか一項に記載の方法。
【請求項８】
前記能動素子を搭載する工程の後に、前記シリコン基板の前記搭載面上に配置された伝送線路と前記能動素子とを接続する配線を形成することを特徴とする請求項４〜７の何れか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
半導体装置の一種として、非特許文献１に記載されているようなモノリシックマイクロ波集積回路（ＭＭＩＣ）が知られている。この文献に記載されたＭＭＩＣは、ＳｉＣ基板にＧａＮ半導体層をエピタキシャル成長することによって形成されたウエハを用いて製造されている。このようにＳｉＣ基板を用いて製造されたＭＭＩＣは、放熱特性、高周波特性、帯域特性に優れている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】Ｅｌｉ  Ｒｅｅｓｅ他、“Ｗｉｄｅｂａｎｄ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ  ＭＭＩＣｓ  Ｕｔｉｌｉｚｉｎｇ  ＧａＮ  ｏｎ  ＳｉＣ”、ＩＥＥＥ／ＭＴＴ−Ｓ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｍｉｃｒｏｗａｖｅ  Ｓｙｍｐｏｓｉｕｍ  ２０１０，Ｄｉｇ．，第１２３０頁〜第１２３３頁
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述したＳｉＣ基板は高価である。したがって、ＳｉＣ基板を用いて製造されるＭＭＩＣも高価なものとなり得る。
【０００５】
そこで、本願発明者は、シリコン基板上に窒化物半導体を含む能動素子を搭載することよってＭＭＩＣを構成することを検討している。また、シリコン基板はＳｉＣ基板に比べて熱伝導率が小さいので、本願発明者は、発熱量の多い窒化物半導体を含む能動素子をシリコン基板上に搭載するために、シリコン基板に放熱構造を設けることを検討している。この放熱構造は、シリコン基板にビアホールを設け、当該ビアホール内に金属層を設け、金属層上に能動素子を搭載するものである。
【０００６】
本発明は、このような金属層上に窒化物半導体を含む能動素子を搭載することによって製造される半導体装置であって、低コストであり且つ能動素子の支持強度に優れた半導体装置を提供することを目的としている。また、本発明は、かかる半導体装置を製造する方法を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明の一側面に係る半導体装置は、シリコン基板、金属層、及び、能動素子を備えている。シリコン基板は、搭載面、及び、主面を有している。主面と搭載面とは互いに対向している。シリコン基板には、主面から搭載面まで延びるビアホールが形成されている。金属層は、ビアホール内に設けられている。能動素子は、窒化物半導体を含んでいる。能動素子は、金属層に接する第１の部分と、第１の部分の両側の部分であって搭載面上に設けられた第２の部分とを有している。
【０００８】
この半導体装置では、能動素子が金属層及びその両側の搭載面にわたって搭載されるように、ビアホールのサイズが設定されている。したがって、ビアホールのサイズは小さい。その結果、この半導体装置では、金属層の量を低減し得る。また、能動素子が、搭載面によって支持され、且つ、金属層に接している。したがって、この半導体装置は、ＳｉＣ基板よりも安価ではあるが放熱性の劣るシリコン基板を用いていても、金属層による放熱機能を確保しつつ、能動素子の強い支持強度を得ることができる。
【０００９】
本発明の別の側面に係る半導体装置を製造する方法は、（ａ）窒化物半導体を含む能動素子を準備する工程と、（ｂ）能動素子をシリコン基板の搭載面上に搭載する工程と、（ｃ）搭載面と対向するシリコン基板の主面から搭載面まで、能動素子の一部分のみに達するビアホールを形成する工程と、（ｄ）ビアホール内に金属層を形成する工程と、を含む。
【００１０】
本発明の更に別の側面に係る半導体装置を製造する方法は、（ａ）窒化物半導体を含む能動素子を準備する工程と、（ｂ）シリコン基板に、当該シリコン基板の搭載面から当該搭載面に対向するシリコン基板の主面まで延びるビアホールを形成する工程と、（ｃ）ビアホール内に金属層を形成する工程と、（ｄ）能動素子の第１の部分が金属層に接し、第１の部分の両側の能動素子の第２の部分が搭載面上に設けられるよう能動素子を搭載する工程と、を含む。
【００１１】
これら製造方法によれば、上述した半導体装置を好適に製造することが可能である。例えば、金属層の量を低減でき、また、金属層の製造時間を短縮することができる。その結果、半導体装置を低コストに製造することができる。
【００１２】
一実施形態においては、能動素子は、ＳｉＣ基板又はＧａＮ基板を有し得る。
【００１３】
また、一実施形態においては、能動素子の全周縁が搭載面上に設けられ得る。この形態によれば、ビアホールのサイズ、即ち金属層の量をより低減することができる。
【００１４】
また、一実施形態においては、能動素子をシリコン基板の搭載面上に搭載する工程の後に、シリコン基板の搭載面上に配置された伝送線路と能動素子とを接続する配線を形成してもよい。
【発明の効果】
【００１５】
以上説明したように、本発明によれば、金属層上に窒化物半導体を含む能動素子を搭載することによって製造される半導体装置であって、低コストであり且つ能動素子の支持強度に優れた半導体装置が提供される。また、本発明によれば、その製造方法が提供される。
【図面の簡単な説明】
【００１６】
【図１】一実施形態に係る半導体装置の平面図である。
【図２】一実施形態に係る半導体装置の断面図である。
【図３】ビアホールと能動素子との関係を概略的に示す平面図である。
【図４】一実施形態に係る半導体装置の製造方法の各工程を示す図である。
【図５】別の実施形態に係る半導体装置の製造方法の各工程を示す図である。
【図６】更に別の実施形態に係る半導体装置の製造方法の各工程を示す図である。
【図７】別の実施形態に係る半導体装置を示す断面図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
【００１８】
図１は、一実施形態に係る半導体装置の平面図である。一実施形態における半導体装置は、ＭＭＩＣで有り得る。図１に示すように、一実施形態では、半導体装置１０は、シリコン基板１２、及び、能動素子１４を備えている。半導体装置１０は、更に、受動素子１６、端子電極１８、線路２０、及びワイヤ３０を備え得る。
【００１９】
受動素子１６としては、キャパシタ、及びインダクタといった素子を例示することができる。受動素子１６は、半導体プロセスによってシリコン基板１２に形成されたものであってもよく、或いは、個別に製造されシリコン基板１２上に搭載された素子であってもよい。端子電極１８は、外部への電気的接続を提供する部分である。線路２０及びワイヤ３０は、能動素子１４、受動素子１６、及び、端子電極１８のうち対応する要素間を電気的に接続している。
【００２０】
図２は、一実施形態に係る半導体装置の断面図である。図１及び図２に示す能動素子１４は、窒化物半導体を含む能動素子である。一実施形態においては、能動素子１４は、ＨＥＭＴデバイスであり得る。
【００２１】
図２に示すように、能動素子１４は、半導体基板１４ａ、第１の半導体層１４ｂ、第２の半導体層１４ｃ、ゲート電極１４ｄ、ソース電極１４ｅ、及びドレイン電極１４ｆを備え得る。
【００２２】
半導体基板１４ａとしては、例えば、ＳｉＣ基板又はＧａＮ基板を用いることができる。第１の半導体層１４ｂは、半導体基板１４ａ上にエピタキシャル成長された半導体層である。第１の半導体層１４ｂとしては、ｉ型のＧａＮ半導体層を例示することができる。第２の半導体層１４ｃは、第１の半導体層１４ｂ上エピタキシャル成長された半導体層である。第２の半導体層１４ｃとしては、例えば、ｎ型のＡｌＧａＮ半導体層を例示することができる。ゲート電極１４ｄ、ソース電極１４ｅ、及びドレイン電極１４ｆは、第２の半導体層１４ｃ上に設けられている。ゲート電極１４ｄは、ソース電極１４ｅとドレイン電極１４ｆの間に設けられている。
【００２３】
図２に示すように、シリコン基板１２は、一方の主面１２ａ及び他方の主面１２ｂを有している。一方の主面１２ａ上には、絶縁膜２２が設けられ得る。絶縁膜２２としては、ＳｉＯ２又はＳｉＮ製の膜を例示することができる。
【００２４】
また、シリコン基板１２には、ビアホールＶが形成されている。一実施形態においては、ビアホールＶは、他方の主面１２ｂから一方の主面１２ａまで延びるように設けられている。ビアホールＶ内には、金属層２４が設けられている。金属層２４としては、例えば、Ａｕ製の金属層を例示することができる。
【００２５】
なお、金属層２４は、多層の金属層であってもよい。多層の金属層である場合には、他方の主面１２ｂ及びビアホールＶを画成する面に沿ってＡｕ層が形成される。また、このＡｕ層上に、例えば、モリブデン層及び銅層を含む複数の層が形成される。モリブデン層及び銅層は、交互に積層され得る。モリブデンは、ＳｉＣの熱膨張率に近い熱膨張率を有する金属であり、銅層は、熱伝導率の大きい金属である。したがって、半導体基板１４ａがＳｉＣ基板である場合に、当該半導体基板１４ａに接する部分に、半導体基板１４ａに適した熱膨張率と能動素子１４からの放熱に適した熱伝導率を有する金属層２４を提供することができる。
【００２６】
図２に示すように、シリコン基板１２の一方の主面１２ａのうちビアホールＶの周囲の部分には、絶縁膜２２が形成されていない。一方の主面１２ａのこの部分上には、能動素子１４が搭載されている。したがって、一方の主面１２ａは、能動素子１４を搭載するための搭載面としての機能を有している。
【００２７】
能動素子１４の被搭載面、即ち、一方の主面１２ａに対面している面は、第１の部分１４ｇ、及び、第２の部分１４ｈを含んでいる。第１の部分１４ｇは、金属層２４に接する部分である。第２の部分１４ｈは、第１の部分１４ｇの両側に存在する部分であり、主面（搭載面）１２ａ上に搭載される部分である。
【００２８】
図３は、ビアホールと能動素子との関係を概略的に示す平面図である。図３の（ａ）に示すように、ビアホールＶは、能動素子１４の全周縁が一方の主面１２ａ上に設けられるようなサイズを有し得る。
【００２９】
また、図３の（ｂ）及び（ｃ）に示すように、ビアホールＶは、能動素子１４のある方向における二つの縁部が一方の主面１２ａ上にビアホールＶを挟んで搭載されるようなサイズを有し得る。即ち、ビアホールＶのある方向の幅が、当該方向における能動素子１４の二つの縁部間の距離より小さくてもよい。
【００３０】
以上説明した図３に示す何れの形態であっても、ビアホールＶのサイズを小さくすることができ、その結果、金属層２４の量を低減することができる。特に、図３の（ａ）に示す形態によれば、金属層２４の量を最も低減することができる。
【００３１】
また、図３に示す何れの形態であっても、能動素子１４の被搭載面の一部が金属層２４に接し、且つ、能動素子１４の被搭載面の少なくとも二つの縁部が一方の主面１２ａ上に搭載されるので、金属層２４による放熱機能を確保しつつ、能動素子１４の高い支持強度を得ることができる。なお、能動素子１４の被搭載面の一部がシリコン基板１２の一方の主面１２ａ上に位置すれば、能動素子１４及びビアホールの大きさ及び形状は任意の大きさ及び形状であってもよい。
【００３２】
また、半導体装置１０は、シリコン基板１２を、能動素子１４を搭載する基板として用いているので、低コストに作成可能である。また、半導体装置１０は、発熱量の少ない受動素子１６をシリコン基板１２上に設けているが、発熱量の多い能動素子１４の一部を金属層２４上に設けているので、能動素子１４によって発生する熱を良好に放熱することができる。さらに、半導体装置１０は、能動素子１４の一部としてＳｉＣ基板を用いることにより、良好な特性を得ることができる。
【００３３】
以下、一実施形態に係る半導体装置の製造方法について説明する。図４は、一実施形態に係る半導体装置の製造方法の各工程を示す図である。
【００３４】
一実施形態においては、図４の（ａ）に示すように、シリコン基板１２の一方の主面１２ａ上に、絶縁膜２２、電極３２、及び線路２０といった要素を、一方の主面１２ａ上に形成する。受動素子１６は、電極３２及び絶縁膜２２から構成される。次いで、図４の（ａ）に示すように、能動素子１４を搭載すべき位置に存在する絶縁膜２２を除去する。この工程には、ウェットエッチング又はドライエッチングのように、絶縁膜２２を除去し得る任意のプロセスを採用し得る。また、図４の（ａ）に示す工程とは別途、図１及び図２に示した能動素子１４を準備しておく。
【００３５】
次いで、図４の（ｂ）に示すように、能動素子１４を、絶縁膜２２を除去した一方の主面１２ａ上に搭載する。なお、能動素子１４の被搭載面にＡｕ膜を設け、当該Ａｕ膜とシリコンとの共晶結合により、能動素子１４を、シリコン基板１２の一方の主面１２ａに固定してもよい。
【００３６】
次いで、図４の（ｃ）に示すように、シリコン基板１２の他方の主面１２ｂから一方の主面１２ａまでビアホールＶを形成する。この工程により、ビアホールＶの上に能動素子１４の一部が位置するようになる。なお、ビアホールＶは、ドライエッチングやウェットエッチング等のシリコン基板にビアホールを形成するための任意のプロセスにより形成することができる。
【００３７】
次いで、図４の（ｄ）に示すように、ビアホールＶを画成する面に沿って金属層２４を形成する。この工程においては、他方の主面１２ｂにも金属層２４が形成され得る。なお、金属層２４は、例えば、メッキ処理により形成し得る。
【００３８】
次いで、図４の（ｅ）に示すように、能動素子１４の電極１４ｄ、１４ｅ、１４ｆと対応の線路２０を配線３０によって接続する。配線３０は、本実施形態では、ワイヤである。以上の工程により、一実施形態に係る半導体装置を製造することができる。この製造方法によれば、ビアホールＶのサイズが小さいので、金属層の量を低減でき、製造時間を短縮できる。したがって、低コストに一実施形態の半導体装置を製造することができる。
【００３９】
以下、別の実施形態に係る半導体装置の製造方法について説明する。図５は、別の実施形態に係る半導体装置の製造方法の各工程を示す図である。別の実施形態においては、まず、図５の（ａ）に示すように、図４の（ａ）に示す工程と同様の工程が実施される。また、図５の（ａ）に示す工程とは、別途、図１及び図２に示した能動素子１４を準備しておき、図４の（ｂ）に示す工程と同様に、能動素子１４を、絶縁膜２２を除去した一方の主面１２ａ上に搭載する。
【００４０】
次いで、図５の（ｂ）に示すように、配線３０のマスクとして機能する別の絶縁膜２６を作成し、更に、配線３０を形成する。なお、配線３０は、金属のメッキ処理により形成することができる。次いで、図５の（ｃ）に示すように、図４の（ｃ）に示した工程と同様に、シリコン基板１２の他方の主面１２ｂから一方の主面１２ａまでビアホールＶを形成する。
【００４１】
次いで、図５の（ｄ）に示すように、図４の（ｄ）に示した工程と同様に、ビアホールＶを画成する面に沿って金属層２４を形成する。このように、図５に示す製造方法によれば、ワイヤを用いずに、金属膜のパターニングにより配線３０を形成することが可能である。また、図５に示す製造方法によれば、ワイヤを接続するプロセスが不要となり、より容易に一実施形態に係る半導体装置を製造することができる。
【００４２】
以下、更に別の実施形態に係る半導体装置の製造方法について説明する。図６は、更に別の実施形態に係る半導体装置の製造方法を示す図である。更に別の実施形態においては、図４及び図５に示す工程と異なり、図４の（ａ）並びに図５の（ａ）及び図５の（ｂ）といった表面プロセスに先立って、ビアホールＶの形成及び金属層２４の形成が行われる。以下、詳細に説明する。
【００４３】
更に別の実施形態においては、図６の（ａ）に示すように、まず、シリコン基板１２の一方の主面１２ａ上に絶縁膜２２を形成し、そして、シリコン基板１２の他方の主面１２ｂから一方の主面１２ａまでビアホールＶを形成する。
【００４４】
次いで、図６の（ｂ）に示すように、ビアホールＶを画成する面に沿って金属層２４を形成する。この場合も同様に、シリコン基板１２の他方の主面１２ｂにも金属層２４が形成され得る。
【００４５】
次いで、図６の（ｃ）に示すように、図４の（ａ）に示す工程と同様に、シリコン基板１２の一方の主面１２ａ上に、絶縁膜２２、受動素子１６、及び線路２０といった要素を形成する。また、図６の（ｃ）に示すように、能動素子１４を搭載すべき位置に存在する絶縁膜２２を除去する。
【００４６】
次いで、図６の（ｄ）に示すように、能動素子１４を、絶縁膜２２を除去した一方の主面１２ａ上に搭載する。次いで、能動素子１４の電極１４ｄ，１４ｅ，１４ｆと対応の受動素子１６又は端子電極１８をワイヤといった配線３０によって配線することにより、一実施形態に係る半導体装置を製造することができる。
【００４７】
以上、本発明の種々の実施形態について説明した。しかしながら、本発明は上述した実施形態に限定されることなく種々の変形が可能である。図７は、別の実施形態に係る半導体装置を示す断面図である。図７に示す半導体装置１０Ａでは、シリコン基板１２の一方の主面１２ａに凹部Ｒが形成されている。この凹部Ｒを画成する底面ＲＦが、能動素子１４の搭載面として用いられている。半導体装置１０Ａでは、凹部Ｒの深さを能動素子１４の厚みと実質的に同じ深さすることにより、能動素子の電極１４ｄ，１４ｅ，１４ｆの水平レベルとシリコン基板１２に形成した線路２０の水平レベルを揃えることができる。その結果、能動素子１４と線路２０とを接続するワイヤの長さを短くすることができる。その結果、配線３０の寄生成分（寄生インダクタンス）を低減して、半導体装置の特性を向上することができる。
【符号の説明】
【００４８】
１０，１０Ａ…半導体装置、１２…シリコン基板、１２ａ…一方の主面、１２ｂ…他方の主面、１４…能動素子、１４ｇ…第１の部分、１４ｇ…第２の部分、１６…受動素子、１８…端子電極、２０…線路、２２…絶縁膜、２４…金属層、Ｖ…ビアホール。
【図１】
0005663999.tif 000002
【図２】
0005663999.tif 000003
【図３】
0005663999.tif 000004
【図４】
0005663999.tif 000005
【図５】
0005663999.tif 000006
【図６】
0005663999.tif 000007
【図７】
0005663999.tif 000008