(57)【特許請求の範囲】
【請求項１】
複数の３相モータの各コイル端にパルス電圧を印加して該複数の３相モータそれぞれに３相電流を流すモータ駆動装置であって、
前記複数の３相モータに印加する印加パルスを発生させるパルス発生手段と、
前記複数の３相モータのうちいずれか１つの３相モータに印加する印加パルスに対して他の３相モータに印加する印加パルスを所定の遅延時間ずつ順次遅延させる印加パルス遅延手段と、
前記印加パルスが印加される前記複数の３相モータの各コイルを流れるコイル電流に相当するコイル電流相当値を抽出するための電流を検出するセンサ手段と、
前記センサ手段で検出された検出電流を、前記複数の３相モータ間で互いに異なるタイミングにサンプリングする１つのサンプリング手段と、
前記サンプリング手段でサンプリングされた検出電流値から前記複数の３相モータそれぞれの前記コイル電流相当値を抽出する電流抽出手段と、を備え、
前記複数の３相モータそれぞれの前記パルス発生手段は、
前記３相モータの各コイル端子に印加すべきパルス電圧の電圧レベルに応じたデューティ比を有する３相の変調パルスを生成するパルス変調手段と、
前記３相の変調パルスのうち最もパルス幅が長い変調パルスのパルス幅に応じて、第１シフト量として、互いに異なる２つの所定シフト量のいずれか１つを選択するシフト量選択手段と、
前記３相の変調パルスのうち２番目にパルス幅が長い変調パルスを前記第１シフト量だけシフトしてタイミングを遅らせる第１シフト手段と、
前記３相の変調パルスのうち３番目にパルス幅が長い変調パルスを所定の第２シフト量だけシフトしてタイミングを遅らせる第２シフト手段と、
前記複数の３相モータに駆動電圧を印加する駆動電圧源を前記第１シフト手段及び前記第２シフト手段のシフト結果を反映した３相の変調パルスでそれぞれスイッチングして、前記複数の３相モータの各コイル端をパルス駆動するインバータ手段と、を有することを特徴とするモータ駆動装置。
【請求項２】
請求項１のモータ駆動装置において、
前記３相モータの個数をＮ、前記遅延時間をＤ、前記印加パルスを発生させるための基準キャリア信号の周期をＴとしたとき、
Ｄ≦Ｔ／Ｎ
の関係を満たすことを特徴とするモータ駆動装置。
【請求項３】
請求項１又は２のモータ駆動装置において、
前記複数の３相モータそれぞれの前記センサ手段は、前記インバータ手段の共通接地側又は共通電源側のいずれか一方を流れる電流を検出する電流センサからなり、
前記サンプリング手段は、
前記電流センサで検出された検出電流を互いに異なる２つのサンプリングタイミングでサンプリングして２つの検出電流値を出力する電流サンプリング手段と、
前記２つのサンプリングタイミングをそれぞれ規定する信号として、予め設定した所定値に基づく第１のサンプリングタイミング信号と、前記第１シフト量に応じた２つの所定値から選択されたいずれか一つの所定値に基づく第２のサンプリングタイミング信号とを生成するサンプリングタイミング生成手段と、を有することを特徴とするモータ駆動装置。
【請求項４】
請求項３のモータ駆動装置において、
前記電流抽出手段は、
前記２つのサンプリングタイミングを発生した時の前記各変調パルスの論理値と、該２つのサンプリングタイミングで検出された２つの検出電流値とに基づいて、前記複数の３相モータの２相のコイル電流をそれぞれ抽出する複数の相電流抽出手段を有することを特徴とするモータ駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の３相モータの駆動を行うモータ駆動装置に関するものである。
【背景技術】
【０００２】
従来、３相モータとして、３相ブラシレスモータが知られている。３相ブラシレスモータは、ブラシ磨耗がないため耐久性が高く、広く用いられている。最も一般的な３相ブラシスモータは、３相コイルに３相交流電流を流すことで回転トルクが発生するものである。３相電流として、駆動回路の作りやすさから矩形波が多く使われてきたが、近年では正弦波を使用して正弦波電流駆動制御をすることで静音性や駆動効率の向上が実現されるようになった。さらに、３相正弦波電流の振幅と位相を精密に制御するベクトル制御が一般的になりつつある。このベクトル制御のためには、少なくとも２相分の相電流を検出する必要がある。しかし、２相分の相電流を検出するために電流センサを２つ用いるとコスト高になるので、３相のＰＷＭ（Pulse Width Modulation）インバータと直流電源との間の母線電流を１つの電流センサで検出し、この母線電流の検出値から元の（少なくとも２相分の）相電流を再現する方式が提案されている（例えば、特許文献１参照）。この方式を１シャント電流検出方式（又は、シングルシャント電流検出方式）という。この１シャント電流検出方式では、母線電流を検出する電流センサの出力信号を適切なタイミングでサンプリングすることにより、３相モータに印加される電圧レベルが最大となる相（最大相）の相電流と最小となる相（最小相）の相電流、即ち、２相分の電流を検出する。
【０００３】
上記１シャント電流検出方式は、センサコストは安く抑えられるが、母線電流が発現するのは３相のＰＷＭインバータから出力されるＰＷＭ信号のパルス（以下「ＰＷＭパルス」という。）のうち１相あるいは２相のＰＷＭパルスがＯＮしているときだけである。したがって、母線電流の検出値から２相分の相電流の電流レベルを得るためには、１相のＰＷＭパルスだけがＯＮしている区間の母線電流レベルと、２相のＰＷＭパルスがＯＮしている区間の母線電流レベルの２つをサンプリングする必要がある。
【０００４】
しかし、上記ＰＷＭインバータから出力される３相のＰＷＭパルスは３相正弦波電流になるように直流電圧を高速にＰＷＭ変調したものであるから、当然ながら時間軸上で２つのＰＷＭパルスが互いに近接あるいは重なる場合がある。このような場合は、上記１シャント電流検出方式においてサンプリングすべき母線電流が発現する区間は非常に短くなる。一般に電流センサや検出アンプの帯域制限によって母線電流の検出結果が「なまる」ことや、サンプリング手段として一般的なＡＤＣ（Ａ／Ｄ変換器）の変換速度に限界があることなどから、上記２つのＰＷＭパルスが互いに近接あるいは重なることによって時間軸上で短くなったサンプリング区間では母線電流をサンプリングすることが困難になる。つまり、上記１シャント電流検出方式において、各相の電圧レベルが互いに十分離れている場合は２相分の相電流をそれぞれ検出することができるが、例えば上記３相のうち最大相と中間相の電圧レベルが接近すると最大相の相電流が検出できなくなる（特許文献１の段落０００６及び００６９並びに図４参照）。また、同様に最小相と中間相の電圧レベルが接近すると最小相の相電流が検出できなくなる。
【０００５】
そこで、特許文献１やその背景技術で開示されている参考文献に記載されているモータ制御装置では、時間軸上で２つのＰＷＭパルスが近接している区間ではパルス幅を補正して、時間軸上で２つのＰＷＭパルスが近接しないようにしている。例えば、特許文献１では、１シャント電流検出方式を用いて三相モータをベクトル制御するモータ制御装置において、Ｕ相軸から見た電圧指令ベクトルの位相に応じて電気角６０度ごとにステップ的に回転するａｂ座標を定義する。また、モータの回転子に設けられた永久磁石が作る磁束と同じ速度で回転する回転座標系において、永久磁石が作る最大磁束の方向をｄ軸にとり、ｄ軸から電気角で９０度進んだ位相にｑ軸をとったときに、それらを座標軸に選んだ座標をｄｑ座標と定義する。そして、ｄｑ座標上の電圧指令ベクトルをａｂ座標上に変換し、ａｂ座標における電圧指令ベクトルの座標軸成分（ｖa、ｖb）の大きさに基づいて、電圧指令ベクトルを補正することなく２相分の電流を検出可能かを判断する。補正が必要な場合、各座標軸成分の大きさを補正し、この補正後の電圧指令ベクトルからインバータに供給する三相電圧指令値を作成している。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来のパルス幅を補正する方法では、そのアルゴリズムが複雑になりやすく、低コストな回路やマイクロプロセッサで実現するのが難しくなる。また、補正前であれ補正後であれ、母線電流の２回のサンプリングタイミングがＰＷＭ期間（ＰＷＭ信号の１周期の期間すなわちキャリア信号の１周期の期間）のどこにでもなり得る可能性がある。つまり、母線電流の２回のサンプリングタイミングがＰＷＭ期間内の決まった区間（前半なら前半、後半なら後半）に集中しない。このため、電流サンプリング手段であるＡＤＣのサンプリング動作に空き時間が作れず、時分割で他の用途や別のモータ電流検出等に使うことができない。従って、複数の３相モータを駆動制御する場合には、上記１シャント電流検出方式で母線電流を検出するために複数の３相モータごとにＡＤＣを設けることになり、コストアップとなっていた。
【０００７】
本発明は、上記問題点に鑑みなされたものであり、その目的は、複数の３相モータごとに電流サンプリング手段を備える構成に比べてより安価な構成で複数の３相モータそれぞれにおける１シャント電流検出方式による安定した相電流の検出が可能になるモータ駆動装置を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、請求項１の発明は、複数の３相モータの各コイル端にパルス電圧を印加して該複数の３相モータそれぞれに３相電流を流すモータ駆動装置であって、前記複数の３相モータに印加する印加パルスを発生させるパルス発生手段と、前記複数の３相モータのうちいずれか１つの３相モータに印加する印加パルスに対して他の３相モータに印加する印加パルスを所定の遅延時間ずつ順次遅延させる印加パルス遅延手段と、前記印加パルスが印加される前記複数の３相モータの各コイルを流れるコイル電流に相当するコイル電流相当値を抽出するための電流を検出するセンサ手段と、前記センサ手段で検出された検出電流値を、前記複数の３相モータ間で互いに異なるタイミングにサンプリングする１つのサンプリング手段と、前記サンプリング手段でサンプリングされた検出電流値から前記複数の３相モータそれぞれの前記コイル電流相当値を抽出する電流抽出手段と、を備え、前記複数の３相モータそれぞれの前記パルス発生手段は、前記３相モータの各コイル端子に印加すべきパルス電圧の電圧レベルに応じたデューティ比を有する３相の変調パルスを生成するパルス変調手段と、前記３相の変調パルスのうち最もパルス幅が長い変調パルスのパルス幅に応じて、第１シフト量として、互いに異なる２つの所定シフト量のいずれか１つを選択するシフト量選択手段と、前記３相の変調パルスのうち２番目にパルス幅が長い変調パルスを前記第１シフト量だけシフトしてタイミングを遅らせる第１シフト手段と、前記３相の変調パルスのうち３番目にパルス幅が長い変調パルスを所定の第２シフト量だけシフトしてタイミングを遅らせる第２シフト手段と、前記複数の３相モータに駆動電圧を印加する駆動電圧源を前記第１シフト手段及び前記第２シフト手段のシフト結果を反映した３相の変調パルスでそれぞれスイッチングして、前記複数の３相モータの各コイル端をパルス駆動するインバータ手段と、を有することを特徴とするものである。
また、請求項２の発明は、請求項１のモータ駆動装置において、前記３相モータの個数をＮ、前記遅延時間をＤ、前記印加パルスを発生させるための基準キャリア信号の周期をＴとしたとき、Ｄ≦Ｔ／Ｎの関係を満たすことを特徴とするものである。
また、請求項３の発明は、請求項１又は２のモータ駆動装置において、前記複数の３相モータそれぞれの前記センサ手段は、前記インバータ手段の共通接地側又は共通電源側のいずれか一方を流れる電流を検出する電流センサからなり、前記サンプリング手段は、前記電流センサで検出された検出電流を互いに異なる２つのサンプリングタイミングでサンプリングして２つの検出電流値を出力する電流サンプリング手段と、前記２つのサンプリングタイミングをそれぞれ規定する信号として、予め設定した所定値に基づく第１のサンプリングタイミング信号と、前記第１シフト量に応じた２つの所定値から選択されたいずれか一つの所定値に基づく第２のサンプリングタイミング信号とを生成するサンプリングタイミング生成手段と、を有することを特徴とするものである。
また、請求項４の発明は、請求項３のモータ駆動装置において、前記電流抽出手段は、前記２つのサンプリングタイミングを発生した時の前記各変調パルスの論理値と、該２つのサンプリングタイミングで検出された２つの検出電流値とに基づいて、前記複数の３相モータの２相のコイル電流をそれぞれ抽出する複数の相電流抽出手段を有することを特徴とするものである。
【発明の効果】
【０００９】
本発明によれば、印加パルス遅延手段により、複数の３相モータのうちいずれか１つの３相モータに印加する印加パルスに対して他の３相モータに印加する印加パルスを所定の遅延時間ずつ順次遅延させる。複数の３相モータそれぞれに印加する印加パルスのタイミングが所定の遅延時間ずつずれることにより、センサ手段で検出された検出電流が互いに略同じタイミングずつずれて１つのサンプリング手段に入力される。サンプリング手段に入力された検出電流値は、前記複数の３相モータ間で互いに異なるタイミングに順次サンプリングされ、電流抽出手段で検出電流値から前記複数の３相モータそれぞれのコイル電流相当値が抽出される。このように、複数の３相モータごとにサンプリング手段を時分割で使用することができる。よって、複数の３相モータで互いに異なるサンプリングタイミングによる電流のサンプリングが可能になり、１つのサンプリング手段で複数の３相モータのコイル電流相当値をサンプリングすることができる。これにより、複数の３相モータごとに電流のサンプリング手段を備える構成に比べてより安価な構成で複数の３相モータそれぞれにおける１シャント電流検出方式による安定した相電流の検出が可能になる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態に係るモータ駆動装置の構成の一例を示すブロック図。
【図２】同モータ駆動装置における各信号のタイミングチャート。
【図３】第１のモータ系統のより詳細な構成の一例を示すブロック図。
【図４】大小順位判定器の構成の一例を示すブロック図。
【図５】ロジックの真理値表。
【図６】パルスシフト量決定器の内部構成の一例を示すブロック図。
【図７】パルスシフト切り換え付きＰＷＭ変調器の構成の一例を示すブロック図。
【図８】パルスシフト切り換え付きＰＷＭ変調器の動作波形の一例を示すグラフ。
【図９】ＰＷＭ・電流抽出装置５０１，５０５，５０８における３相の各種信号の波形の一例を示すタイミングチャート。
【図１０】電流サンプリングタイミング発生器の構成の一例を示すブロック図。
【図１１】サンプリングパルス生成器の構成の一例を示すブロック図。
【図１２】電流抽出手段の構成の一例を示すブロック図。
【図１３】電流抽出手段を構成するロジック（論理処理部）の構成の一例を示すブロック図。
【図１４】同ロジック（論理処理部）を構成する第１ロジックの真理値表。
【図１５】同ロジック（論理処理部）を構成する他の第１ロジックの真理値表。
【図１６】同ロジック（論理処理部）を構成する第２ロジックの真理値表。
【発明を実施するための形態】
【００１１】
以下、本発明を実施するための形態を、図面を参照して説明する。
図１は、本発明の実施形態に係るモータ駆動装置の構成の一例を示すブロック図である。図示例のモータ駆動装置は、第１のモータ系統ｃｈ１〜第３のモータ系統ｃｈ３の３個の３相モータを駆動するものである。
【００１２】
図１に示すように、本実施形態に係るモータ駆動装置は、パルス発生手段及び電流抽出手段としてのＰＷＭ・電流抽出装置５０１，５０５，５０８と、モータユニット５０２，５０６，５０９と、ノコギリ波発生器５０３と、印加パルス遅延手段５０４，５０７と、論理和手段５１０と、サンプリング手段５１１と、セレクタ５１２とを備えている。
【００１３】
なお、以下の説明では、３相それぞれを表す名称としてＵ相、Ｖ相、Ｗ相という用語を用いている。また、どのモータ系統のどの相の信号であるかを区別するために、モータ系統識別符号としての「１」、「２」又は「３」や相識別符号としての「Ｕ」、「Ｖ」又は「Ｗ」を信号名に付している。例えば、信号名ｖＵ１、ｍＵ１、ｐｗｍＵ１などは、「１」及び「Ｕ」が付されており、第１のモータ系統ｃｈ１のＵ相の信号名を示している。
【００１４】
第１のモータ系統ｃｈ１のＰＷＭ・電流抽出装置５０１には、入力信号ｖＵ１，ｖＶ１，ｖＷ１が入力される。この入力信号ｖＵ１，ｖＶ１，ｖＷ１は、３相のモータコイルそれぞれに印加される３相の駆動電圧に相当する値（以下「駆動電圧相当値」という。）を示す信号であり、図示しない制御手段により与えられる。この入力信号の駆動電圧相当値は、アナログ電圧の値でもよいし、デジタル量でもよい。この駆動電圧相当値は、ノコギリ波発生器５０３から出力された周期的に変化する適切な基準キャリア信号としてのＰＷＭキャリア信号ｓａｗ１によりパルス幅変調（Pulse Width Modulation）されることで、上記駆動電圧相当値の電圧レベルに比例したパルス幅をもった印加パルス（変調パルス）としてのＰＷＭパルスｐｗｍＵ１，ｐｗｍＶ，ｐｗｍＷ１に変換される。このＰＷＭパルスは、３相モータを駆動するパルスであるため「駆動パルス」と呼ばれる場合もある。
【００１５】
第１のモータ系統ｃｈ１のモータユニット５０２は、インバータ手段８と、センサ手段としての電流センサ２４と、モータのコイル端子２７とから主に構成されている。モータユニット５０２は、ＰＷＭパルスｐｗｍＵ１，ｐｗｍＶ１，ｐｗｍＷ１が入力され、インバータ手段８で図示しない駆動電圧源をスイッチングして３相モータのコイル端子２７Ｕ，Ｖ，Ｗに印加する。これによりモータコイルに電流が流れ、モータが回転する。
【００１６】
電流センサ２４は、３相モータのモータコイルを流れる母線電流ｉｓを検出し、その検出された電流の値（以下「検出電流値」という。）として、その検出電流値に相当する電圧値（以下「検出電流相当値」という。）ｉｓｎｓ１を出力する。１シャント電流検出方式では、インバータ手段８の共通接地側に配置した電流センサ（例えば、抵抗素子や磁気的な電流センサ素子）２４により上記母線電流ｉｓを検出できる。インバータ手段８がスイッチングしている３相のＰＷＭパルスの論理関係により、検出電流相当値ｉｓｎｓ１には、互いに時間的に異なるタイミングで、Ｕ相，Ｖ相，Ｗ相の相電流のうちいずれか一つの相電流の値あるいはいずれか２つの相電流の加算値が発現する。
【００１７】
ＰＷＭ・電流抽出装置５０１は、ＰＷＭパルスの発生タイミングに同期して、電流センサ選択指示信号ｓｅｌ＿1と電流サンプリング信号ｓｍｐ＿１とを出力する。電流サンプリング信号ｓｍｐ＿１は、３相のＰＷＭパルスのうちいずれか１つ又は２つがオンのタイミングで、３相のＰＷＭパルスの互いに異なる論理関係によって少なくとも２回発生するのが好ましい。電流センサ選択指示信号ｓｅｌ＿１は、電流サンプリング信号ｓｍｐ＿１のタイミングを含んで選択するように指示する信号である。
【００１８】
セレクタ５１２は、第１〜第３の各モータ系統ｃｈ１〜３のＰＷＭ・電流抽出装置５０１，５０５，５０８からの電流センサ選択指示信号ｓｅｌ＿１，２，３それぞれに応じて、各３相モータの電流センサ２４からの検出電流相当値ｉｓｎｓ１，２，３を選択し、その選択された検出電流相当値ｉｓｎｓを出力する。
【００１９】
論理和手段５１０は、各モータ系統ｃｈ１，２，３のＰＷＭ・電流抽出装置５０１，５０５，５０８から出力された電流サンプリング信号ｓｍｐ＿１，２，３の論理和を演算し、その論理和の演算結果を示す信号を、各モータ系統ｃｈ１，２，３の検出電流相当値をサンプリングするサンプリングタイミングを規定するサンプリング指令信号（サンプリングタイミング信号）ｓｍｐとして出力する。電流サンプリング信号ｓｍｐ＿１，２，３は、互いに異なるタイミングで発生するのが好ましい。
【００２０】
サンプリング手段５１１は、サンプリング指令信号ｓｍｐに基づいて検出電流相当値（アナログ値）ｉｓｎｓをサンプリングしてデジタル値ｉｄｅｔとして出力する。一般的にはＡＤＣ（Ａ／Ｄ変換器）が用いられ、検出電流相当値（アナログ値）ｉｓｎｓをサンプリング指令信号ｓｍｐにより検出電流相当値（デジタル値）ｉｄｅｔに変換し、次のサンプリング指令信号ｓｍｐまで保持する。
【００２１】
ＰＷＭ・電流抽出装置５０１は、サンプリング手段５１１でサンプリングされて変換された検出電流相当値（デジタル値）ｉｄｅｔから、２相分のコイル電流値それぞれに相当するコイル電流相当値（デジタル値）ｉｕ＿ｄｅｔ１，ｉｖ＿ｄｅｔ１を抽出する。この２相分のコイル電流相当値（デジタル値）の抽出は、サンプリング指令信号ｓｍｐが１つの３相モータにつき２回発生し、その２つのサンプリング指令信号ｓｍｐで指定されるタイミングそれぞれにおいて互いに異なる検出電流相当値（デジタル値）ｉｄｅｔをサンプリング手段５１１でサンプリングすることで実現される。
【００２２】
以上、第１のモータ系統ｃｈ１の場合について説明したが、第２のモータ系統ｃｈ２のＰＷＭ・電流抽出装置５０５及びモータユニット５０６は、上記第１のモータ系統ｃｈ１のＰＷＭ・電流抽出装置５０１及びモータユニット５０２と同じ動作をするので詳しい説明を省略する。ただし、ＰＷＭ・電流抽出装置５０５には、印加パルス遅延手段５０４によりノコギリ波発生器５０３のＰＷＭキャリア信号ｓａｗ１に対して所定の遅延時間だけ遅延したＰＷＭキャリア信号ｓａｗ２が入力される。
また、第３のモータ系統ｃｈ３のＰＷＭ・電流抽出装置５０８及びモータユニット５０９は、内部構成や一部の信号名を省略しているが、上記第１のモータ系統ｃｈ１のＰＷＭ・電流抽出装置５０１及びモータユニット５０２と同じ動作をするので詳しい説明を省略する。ただし、ＰＷＭ・電流抽出装置５０８には、印加パルス遅延手段５０７により第２のモータ系統ｃｈ２のＰＷＭ・電流抽出装置５０５に入力されるＰＷＭキャリア信号ｓａｗ２に対してさらに所定の遅延時間だけ遅延したＰＷＭキャリア信号ｓａｗ３が入力される。
以下、同様にして、さらに多数のモータ系統ｃｈを接続することが可能である。
【００２３】
図２は、図１で示した構成例のモータ駆動装置における各信号のタイミングチャートである。なお、このタイミングチャートでは、主に第１及び第２のモータ系統ｃｈ１，ｃｈ２の各信号を示し、第３のモータ系統ｃｈ３の各信号は適宜省略している。
【００２４】
図２において、第１のモータ系統ｃｈ１のＰＷＭキャリア信号ｓａｗ１に対して所定の遅延時間ｄｅｌａｙだけ遅延して第２のモータ系統ｃｈ２のＰＷＭキャリア信号ｓａｗ２が作られる。さらに、第２のモータ系統ｃｈ２のＰＷＭキャリア信号ｓａｗ２に対して所定の遅延時間ｄｅｌａｙだけ遅延して第３のモータ系統ｃｈ３のＰＷＭキャリア信号ｓａｗ３が作られる。
【００２５】
各ＰＷＭキャリア信号ｓａｗ１，２と各モータ系統ｃｈ１，２のＵ相電圧指示ｖＵ１・ｖＵ２とが比較されてＵ相ＰＷＭパルスｐｗｍＵ１，ｐｗｍＵ２が作られる。なお、第３のモータ系統ｃｈ３については図示していないが、同様にＵ相ＰＷＭパルスｐｗｍＵ３が作られる。また、図示していないがＶ相とＷ相とについても同様にＰＷＭパルスが作られる。
【００２６】
第１のモータ系統ｃｈ１の電流センサ選択指示信号ｓｅｌ＿１は、ＰＷＭキャリア信号の周期（以下「ＰＷＭキャリア周期」という。）中の前半１／３程度の期間内でアクティブとなる。この電流センサ選択指示信号ｓｅｌ＿１がアクティブとなる期間の長さは、おおむね上記所定の遅延時間ｄｅｌａｙと同じである。この期間中、電流サンプリング信号（サンプリングパルス）ｓｍｐ＿１が２回出力される。このとき図示しないＶ相、Ｗ相のＰＷＭパルスも含めた３相のＰＷＭパルスの論理関係が互いに異なっていれば、１回目のサンプリングタイミングで検出電流相当値ｉ１がサンプリングされ、２回目のサンプリングタイミングで検出電流相当値ｉ２がサンプリングされる。そして、各検出電流相当値（アナログ値）ｉ１，ｉ２がサンプリング手段５１１で検出電流相当値（デジタル値）ｉｄｅｔに変換されて出力される。
【００２７】
なお、図２のタイミングチャートでは、電流サンプリング信号（サンプリングパルス）ｓｍｐ＿１等と検出電流相当値（デジタル値）ｉｄｅｔへの反映のタイミングとが同時のタイミングとなっているが、実際のサンプリング手段５１１はＡ／Ｄ変換時間が０（ゼロ）でないので検出電流相当値（デジタル値）ｉｄｅｔは若干遅延するのが普通である。しかし、若干遅延しても本発明の効果は十分得られるので、ここでは遅延時間を０としている。
【００２８】
第２のモータ系統ｃｈ２の各信号は第１のモータ系統ｃｈ１に対して所定の遅延時間ｄｅｌａｙ分だけ遅延している。これにより、第１のモータ系統ｃｈ１との間で、上記検出電流相当値のサンプリングタイミングが重ならないので、同じサンプリング手段５１１を使うことができる。
【００２９】
さらに、所定の遅延時間ｄｅｌａｙをＰＷＭキャリア周期（ＰＷＭキャリア信号の周期）の１／３程度にしているため、図示しないが第３のモータ系統ｃｈ３も動作可能である。すなわち、第３のモータ系統ｃｈ３についても、同じサンプリング手段５１１を使って上記検出電流相当値のサンプリング処理を行うことができる。
【００３０】
以上のように、サンプリング手段５１１は第１，２，３のモータ系統ｃｈ１，２，３のサンプリング処理を行うことができ、３つのモータ系統ｃｈ１，２，３を１つのサンプリング手段５１１でまかなうことができる。
【００３１】
なお、所定の遅延時間ｄｅｌａｙをより小さくすれば、さらに多くのモータ系統を１つのサンプリング手段５１１（ＡＤＣ）でまかなうことができる。
【００３２】
ここで、３相モータの個数をＮ、遅延時間ｄｅｌａｙをＤ、印加パルスを発生させるための基準キャリア信号ｓａｗの周期（ＰＷＭキャリア周期）をＴとしたとき、次の式（１）を満たしてもよい。
Ｄ≦Ｔ／Ｎ・・・式（１）
【００３３】
上記式（１）の関係を満たすことにより、時間軸上でＮ個の各モータ系統の電流サンプリング信号（サンプリングパルス）ｓｍｐが互いに重なることがなく、ＰＷＭキャリア信号（基準キャリア信号）ｓａｗの１周期（ＰＷＭキャリア周期）内で、Ｎ個の３相モータそれぞれについて、コイル電流相当値を抽出するための検出電流相当値をサンプリングすることができる。
【００３４】
図３は、上記第１のモータ系統ｃｈ１について、ＰＷＭ・電流抽出装置５０１とモータユニット５０２との構成の一例をより詳細に説明したモータ駆動装置のブロック図である。なお、図３以降の図においては、第１のモータ系統ｃｈ１であることを示す信号名の添え字「１」は適宜省略している。
【００３５】
図３に示すように、ＰＷＭ・電流抽出装置５０１は、大小順位判定器１と、最大値検出器２と、シフト量選択手段としてのパルスシフト量決定器３と、サンプリングタイミング生成手段としての電流サンプリングタイミング決定器４と、パルス変調手段としてのパルスシフト切り換え付きＰＷＭ変調器５，６，７と、パルス幅修正手段としての短パルス修正手段１６と、サンプリングパルス生成器１８と、ラッチ手段１９，２０と、電流抽出手段２１と、ラッチ手段２２，２３と、論理和手段２８と、デコーダ２９とを備えている。上記パルスシフト量決定器３及びパルスシフト切り換え付きＰＷＭ変調器５，６，７は第１，第２シフト手段を構成し、ラッチ手段１９，２０及び電流抽出手段２１は相電流抽出手段を構成する。さらに、サンプリングパルス生成器１８及びラッチ手段２２，２３は、サンプリング手段を構成する。
【００３６】
また、モータユニット５０２は、ゲート駆動手段９とスイッチ素子ブリッジ１０〜１５とで構成されるインバータ手段８と、増幅器２５と抵抗２６とで構成される電流センサ２４とを備えている。
【００３７】
図３において、入力信号ｖＵ，ｖＶ，ｖＷは、モータコイル３相の駆動電圧に相当する駆動電圧相当値を示す信号であり、図示しない制御手段により与えられる。この入力信号ｖＵ，ｖＶ，ｖＷの駆動電圧相当値はアナログ電圧の値でもよいし、デジタル量でもよい。この駆動電圧相当値は、適切なＰＷＭキャリア信号によりパルス幅変調することで、駆動電圧相当値の電圧レベルに比例したパルス幅をもった変調パルスとしてのＰＷＭパルスに変換されるので、この駆動電圧相当値はＰＷＭパルスのパルス幅にも相当する。
【００３８】
短パルス修正手段１６については後述するが、ここでは、入力信号ｖＵ，ｖＶ，ｖＷは、そのまま短パルス修正手段１６を通過してそれぞれ３相電圧レベルの信号ｍＵ，ｍＶ，ｍＷになるものとする。
【００３９】
大小順位判定器（sort sequence）１は、３相電圧レベル信号（ＰＷＭパルスのパルス幅相当でもある）ｍＵ，ｍＶ，ｍＷがそれぞれ何番目に大きいか（パルス幅が長いか）を判定し、それぞれ大小順位信号ｓｏｒｔＵ，ｓｏｒｔＶ，ｓｏｒｔＷとして、「１」，「２」，「３」のいずれかの番号を出力する。具体的には、例えば、最もパルス幅が大きい（長い）相に番号「１」を出力し、２番目にパルス幅が大きい（長い）相に番号「２」を出力し、３番目にパルス幅が大きい（長い）すなわち最もパルス幅が小さい（短い）相に番号「３」を出力する。
【００４０】
図４は、大小順位判定器１の構成の一例を示すブロック図である。また、図５は、ロジック（論理処理部）１０４の真理値表である。
図４において、大小順位判定器１は、それぞれ２つの値を比較する大小比較器１０１，１０２，１０３と、ロジック１０４とを備えている。例えば、大小比較器１０１では、ｍＵ＞ｍＶとなるとき「１」を、そうでないとき「０」を出力する。そして、３つの信号ｍＵ，ｍＶ，ｍＷの相互の大小関係をこれで比較し、それをロジック１０４で判定して、ｓｏｒｔＵ，ｓｏｒｔＶ，ｓｏｒｔＷを得る。
【００４１】
また、図５の真理値表に示すように、大小比較器１０１，１０２，１０３の出力値がいずれも「１」あるいはいずれも「０」のときは、おそらくいずれも等しいのであるが、便宜上ｍＵ，ｍＶ，ｍＷの順とする。それ以外は大小関係から３つの順位がわかるのでその順位番号を出力する。
【００４２】
最大値検出器２は、大小順位判定器１から出力された電圧レベル信号ｍＵ，ｍＶ，ｍＷのうちから最大の値を選んで最長パルスＶ１として出力する。最長パルスＶ１は次の式（２）のように表す。
Ｖ１＝ｍａｘ（ｍＵ，ｍＶ，ｍＷ）・・・式（２）
上記最長パルスＶ１は、３相ＰＷＭパルスのうち最も長いパルス幅に相当する。
【００４３】
図６は、パルスシフト量決定器３の内部構成の一例を示すブロック図である。パルスシフト量決定器３は、上記最長パルスＶ１の値に基づいてパルスシフト量ｄ１，ｄ２を出力するものである。
図６において、条件判定器１１１で、最長パルスＶ１の値が所定値ｃｏｎｓｔより大きいか否かを判定し、判定結果がｙｅｓのとき（Ｖ１＞ｃｏｎｓｔであるとき）、セレクタ１１２から第１シフト量ｄ１として所定値ｄ１１を出力し、そうでないとき第１シフト量ｄ１として所定値ｄ１２を出力する。また、第２シフト量ｄ２として所定値を出力する。
なお、図３において最長パルスＶ１が入力される電流サンプリングタイミング決定器４については、後述する。
【００４４】
ノコギリ波発生器（Ｓａｗ  ｇｅｎ）１７は、所定のＰＷＭキャリア周期でノコギリ波ｓａｗを生成する。そして、パルスシフト切り換え付きＰＷＭ変調器５，６，７は、ノコギリ波ｓａｗをキャリアとし、上記３相電圧レベル信号ｍＵ，ｍＶ，ｍＷを、大小順位信号ｓｏｒｔＵ／Ｖ／Ｗとパルスシフト量ｄ１，ｄ２とに基づいてパルスシフトしてＰＷＭ変換し、ＰＷＭパルスｐｗｍＵ／Ｖ／Ｗを出力する。
【００４５】
図７は、パルスシフト切り換え付きＰＷＭ変調器５の構成の一例を示すブロック図である。なお、図７はＵ相のパルスシフト切り換え付きＰＷＭ変調器５の構成例であるが、Ｖ相とＷ相とでも同様の構成となるので、パルスシフト切り換え付きＰＷＭ変調器６，７については説明を省略する。
【００４６】
図７において、パルスシフト切り換え付きＰＷＭ変調器５は、シフト量選択器１３１と、加算器１３２と、比較器１３３とを備えている。シフト量選択器１３１に入力される大小順位信号ｓｏｒｔＵは１，２，３のうちのいずれかの番号であり、Ｕ相が何番目に大きい（パルス幅が長い）かを示すものである。シフト量選択器１３１は、Ｕ相の大小順位信号ｓｏｒｔＵの番号に基づき、シフト量ｔ１として、
（１）ｓｏｒｔＵ＝１（１番長い相）なら０
（２）ｓｏｒｔＵ＝２（２番目に番長い相）なら所定の第１シフト量ｄｌ
（３）ｓｏｒｔＵ＝３（最も短い相）なら所定の第２シフト量ｄ２
を選択する。なお、値がゼロである０電圧レベル信号をシフト量ｔ１だけシフトさせた電圧レベルの値はシフト量ｔ１の値と同じであるので、以下の説明において、ｔ１を適宜「第１電圧レベル信号」という。
【００４７】
加算器１３２は、Ｕ相の電圧レベル信号ｍＵにシフト量ｔ１を加算して第２電圧レベル信号ｔ２を生成する。
【００４８】
比較器１３３は、ＰＷＭキャリア信号であるノコギリ波（以下「ノコギリ波キャリア」とう。）ｓａｗと、シフト処理後の第１電圧レベル信号ｔ１及び第２電圧レベル信号ｔ２とを比較して、
（１）「ｔ１≦ｓａｗ＜ｔ２」ならｐｗｍＵ＝１
（２）「ｓａｗ＜ｔ１  あるいは  ｓａｗ≧ｔ２」ならｐｗｍＵ＝０
としてＰＷＭ変調する。
このようにＰＷＭ変調すると、ノコギリ波キャリアｓａｗが０になる時刻を基準として、ｍＵ相当のＰＷＭパルスを、上記電圧レベルのシフト量ｔ１に相当する時間分だけ時間軸上で後ろにずらした（シフトした）ＰＷＭパルスが生成される。
【００４９】
図８は、パルスシフト切り換え付きＰＷＭ変調器５の動作波形の一例を示すグラフである。
図８において、上記電圧レベルのシフト量ｔ１として所定シフト量ｄ１あるいはｄ２を与えないとき、ノコギリ波キャリアｓａｗがＵ相の電圧レベル信号ｍＵのレベルを越えないときにＰＷＭパルスｐｗｍＵ（０）＝１となる。これに対して、上記電圧レベルのシフト量ｔ１として所定シフト量ｄ１あるいはｄ２を与えたとき、Ｕ相の電圧レベル信号ｍＵのレベルに対して上にオフセットした電圧レベル信号ｔ２と、０電圧レベルから上にオフセットしたレベルｔ１との間でＰＷＭパルスｐｗｍＵ＝１になる。つまり、ＰＷＭパルスｐｗｍＵは第１シフト量ｄ１あるいは第２シフト量ｄ２に相当する時間分だけ時間軸上で後ろにシフトしたＰＷＭパルスになる。
なお、図７及び図８の例では、ノコギリ波キャリアｓａｗと比較する前の電圧レベルの操作でパルスシフトを実現する構成の場合について示しているが、ノコギリ波キャリアｓａｗと比較した後のＰＷＭパルス自体をシフトする構成にしてもよい。
【００５０】
図９は、ＰＷＭ・電流抽出装置５０１，５０５，５０８における３相の各種信号の波形の一例を示すタイミングチャートである。図中の上段（１〜６列）は３相それぞれの電圧レベル信号ｍＵ／Ｖ／Ｗ及びＰＷＭパルスｐｗｍＵ／Ｖ／Ｗの波形を示し、図中の下段（７〜１２列）は母線電流（検出電流）ｉｓ、検出電流相当値ｉｓｎｓ及び電流サンプリング信号ｓｍｐ、サンプリング値ｐｕｖｗ１，ｐｕｖｗ２、及び抽出後の２相分のコイル電流相当値（デジタル値）ｉｕ＿ｄｅｔ，ｉｖ＿ｄｅｔの波形を示している。
【００５１】
なお、信号ｍＵ／Ｖ／Ｗは、図３においては電圧レベルの信号であるが、図９においてはパルスシフト前のパルス相当に直して表示している。図９において、パルス信号ｍＵが最大（最長）であり、以下、パルス信号ｍＶ，ｍＷの順に長いものとする。また、図９において、シフト量ｄ１やｄ２、及び信号ｍＵやｍＶの単位として時間を使ったり電圧レベルを使ったりするが、ＰＷＭ変換過程の前か後かの違いだけで両者には本質的な違いはないので、以下説明文脈に応じてどちらも使うことにする。
【００５２】
また、最小ＰＷＭパルス幅Ｔｈは検出電流のサンプリングに必要な最小ＰＷＭパルス幅の目安であり、シフト量ｄ１の選択条件である最長パルスＶ１の長さ判定（図６のｃｏｎｓｔ）として２×Ｔｈを用いている。
【００５３】
図９において、３種類の所定量ｄ１１，ｄ１２，ｄ２として次の条件式で得られる値を選ぶと、検出電流のサンプリングに必要な時間Ｔｈをどのような場合でも最小限で確保できる。
【００５４】
ｄ１１＝Ｔｈ；
ｄ１２＝２×Ｔｈ；
ｄ２  ＝３×Ｔｈ；
ｉｆ（Ｖ１＞２×Ｔｈ）  ｄ１＝ｄ１１；
ｅｌｓｅ                ｄ１＝ｄ１２；
【００５５】
このようにして、最も長いパルス幅(ｍＵ)に応じて第１シフト量ｄ１として互いに異なる２つの所定シフト量としての所定値ｄ１１か所定値ｄ１２かを選択して２番目に長いパルス（ｍＶ）を後ろにシフトする第１シフト手段と、第２シフト量として所定値ｄ２を用いて３番目に長いパルス（ｍＷ）を後ろにシフトする第２シフト手段が実現できる。
【００５６】
最長パルスＶ１（＝ｍＵ）＞２×Ｔｈのときは、信号ｍＶを時間軸上でＴｈ（＝ｄ１１）だけ後ろにシフトする。このとき最初のＴｈ時間は信号ｍＵだけが１（Ｕ相がＯＮ）であり、これでＵ相電流が母線電流に発現するので、ＰＷＭ期間の最初の方で第１の検出電流のサンプリングが可能である。次のＴｈ時間（Ｔｈ＜ｔ＜２×Ｔｈ期間）では、信号ｍＵとｍＶとが１になることが保証されるので、これでＵ＋Ｖ相電流（−Ｗ相電流）が母線電流に発現し、第２の検出電流のサンプリングが可能になる。
【００５７】
一方、最長パルスＶ１（＝ｍＵ）＜２×Ｔｈのときは、２番目のＴｈ時間（Ｔｈ＜ｔ＜２×Ｔｈ期間）中に信号ｍＵが０になるのでｄ１１のシフト量では第２の検出電流のサンプリング時間が確保されない。そこで、この場合は、信号ｍＶを時間軸上で２×Ｔｈ（＝ｄ１２）だけ後ろにシフトする。そうすると、３番目のＴｈ時間（２×Ｔｈ＜３×Ｔｈ期間）中に信号ｍＶだけが１になり、ここでＶ相電流が母線電流に発現し、第２の検出電流のサンプリングが可能になる。
【００５８】
また、パルスシフト量ｄ１＝２×Ｔｈ（＝ｄ１２）の場合でも２番目のサンプリング時に信号ｍＶだけが１になるように、信号ｍＷは時間軸上でさらに後ろ（ｄ２＝３×Ｔｈ）にシフトしておく。
【００５９】
このようにすると、ＰＷＭパルスのパルス幅自体は変えないので、他の相に修正を波及させる必要がなく、回路が簡単になる。また、ＰＷＭパルスのシフト量は３種類の所定値ｄ１１，ｄ１２，ｄ２だけを使うので回路が簡単である。さらに検出電流のサンプリング期間が基準時間からわずか３×Ｔｈ以内に集中するため、ＴｈをＰＷＭ期間の幅に対して短くしておけば、ＰＷＭ期間の残りの部分内で別のモータの電流を同じサンプリング手段で検出しやすい、というメリットがある。したがって、別の用途や複数モータを扱う場合でも、１個のサンプリング手段（ＡＤＣ）を時分割で使いやすく低コストになる。
【００６０】
図３において、インバータ手段８は、直流電源をＰＷＭパルスでスイッチングして３相コイルにパルス電圧を印加し、コイルインダクタンスで平滑化された３相電流ｉｕ，ｉｖ，ｉｗを流すものである。上述したように、インバータ手段８は、ゲート駆動手段９とスイッチ素子ブリッジ１０〜１５とからなる。スイッチ素子ブリッジ１０〜１５は、近年ではＦＥＴ（Field Effect Transistor）と呼ばれる電界効果トランジスタで構成されることが多いが、バイポーラトランジスタで構成してもよい。
【００６１】
また、ゲート駆動手段９は、上述の構成で得られた３相のＰＷＭパルスｐｗｍＵ／Ｖ／Ｗからスイッチ素子のゲートＯＮ／ＯＦＦパルスに変換する回路で、上下のＦＥＴ、例えば、スイッチ素子ブリッジ１０，１１がＰＷＭパルスにより、どちらかＯＮするように反転回路とレベルシフト回路とで構成される。わかりやすいようにＰＷＭパルスが１のとき上側ＦＥＴがＯＮ，下側ＦＥＴがＯＦＦ、ＰＷＭパルスが０のとき上側ＦＥＴがＯＦＦ，下側ＦＥＴがＯＮとするが、どちらにするかは設計上の選択的事項である。
【００６２】
また、モータの３相コイル２７には、コイル端にＵ，Ｖ，Ｗと名称を付記してある。これらのコイル端に流れ込む電流を正符号にとり３相電流ｉｕ，ｉｖ，ｉｗとする。
【００６３】
電流センサ２４については、後述するが、ここでは電流センサ２４は短絡として説明する。インバータ手段８の下側のスイッチ素子ブリッジ１１，１３，１５を束ねて接地（ＧＮＤ）に接続し、上側のスイッチ素子ブリッジ１０，１２，１４を束ねて直流電源に接続している。接地側あるいは電源側の共通ライン（母線）に母線電流ｉｓが流れる。１シャント電流検出方式では、この母線電流ｉｓを電流センサ２４で検出する。
【００６４】
図３に示すモータ駆動装置では、電流センサ２４は、インバータ手段８の下側のスイッチ素子ブリッジ１１，１３，１５を束ねて接地（ＧＮＤ）に接続する途中に挿入され、母線電流ｉｓを検出する。電流センサ２４は、上述したように電源側に挿入してもよいが、ＧＮＤ側の方が電圧レベルが低いので安価なアンプ等の回路素子が使えることが多く、好ましい。
また、電流センサ２４は抵抗２６をＧＮＤ間に挿入し、抵抗間の電圧を増幅器２５で増幅することで母線電流ｉｓに比例した検出値ｉｓｎｓを検出電流相当値として得ることができる。なお、抵抗方式でなく磁気的な方式も一般的である。
【００６５】
図３に示すサンプリング手段５１１及びセレクタ５１２については、図１に示したものと同じであるので説明を省略する。
【００６６】
ラッチ手段２２，２３は、サンプリング手段（ＡＤＣ）５１１の出力である検出電流相当値（デジタル値）ｉｄｅｔを電流サンプリング信号（サンプリングタイミングパルス）ｓｍｐ１，ｓｍｐ２に応じたラッチパルスｓｍｐ１’，ｓｍｐ２’でサンプリングし、電流相当値ｉ１，ｉ２を得る。電流サンプリング信号（サンプリングタイミングパルス）ｓｍｐ１，ｓｍｐ２は、サンプリング手段５１１のサンプリングを指示するパルスである。また、ラッチパルスｓｍｐ１’，ｓｍｐ２’は、サンプリング手段５１１の出力をラッチするパルスである。ラッチパルスｓｍｐ１’，ｓｍｐ２’は、電流サンプリング信号ｓｍｐ１，ｓｍｐ２よりもＡ／Ｄ変換に必要な所要時間だけ遅延したものが好ましい。なお、図３においては、ＰＷＭパルスを遅延させる印加パルス遅延手段については、図示していない。
【００６７】
電流サンプリング信号（サンプリングタイミングパルス）ｓｍｐ１，ｓｍｐ２は、論理和手段２８で論理和されて１本のサンプリングパルスｓｍｐとなってサンプリング手段５１１をトリガする。図１に示した構成ではサンプリング手段５１１をトリガするサンプリングパルスｓｍｐは、他のモータ系統ｃｈ２，ｃｈ３のサンプリングパルスｓｍｐ＿２，３とさらに論理和手段５１０で論理和されるが、図３は、第１のモータ系統ｃｈ１の説明図であるため、論理和手段５１０等の図示を省略している。
【００６８】
デコーダ２９は、キャリア信号ｓａｗのレベルをデコードして、サンプリングタイミングパルスｓｍｐ１，ｓｍｐ２を含みサンプリング手段５１１の入力セレクタ５１２の動作にかかる時間やＡ／Ｄ変換時間を加味して決定した期間で、電流センサ選択指示信号ｓｅｌがアクティブになるように動作する。
【００６９】
図１０は、電流サンプリングタイミング発生器４の構成の一例を示すブロック図である。電流サンプリングタイミング発生器４は、最長パルスＶ１の長さに応じてサンプリングタイミング値ｓ１，ｓ２を出力する。図１０において、条件判定器１２１で、最長パルスＶ１が所定値（ｃｏｎｓｔ）より大きい（長い）とき、セレクタ１２２からｓ２＝ｓ２１、そうでないときｓ２＝ｓ２２を出力する。また、所定値ｓ１を出力する。
【００７０】
図１１は、サンプリングパルス生成器１８の構成の一例を示すブロック図である。サンプリングパルス生成器１８で、サンプリングタイミング値ｓ１，ｓ２とノコギリ波キャリアｓａｗから、ｓａｗ＝ｓ１，ｓａｗ＝ｓ２のタイミングでサンプリングパルスｓｍｐ１，ｓｍｐ２を出力する。サンプリングパルス生成器１８を構成する一致検出器１４１，１４２は、ｓａｗ＝ｓ１のときｓｍｐ１を、ｓａｗ＝ｓ２のときｓｍｐ２を出力する。
【００７１】
前述の図９の波形例において、ＰＷＭパルスｐｗｍＵ／Ｖ／Ｗ間の論理によって、母線電流ｉｓがＰＷＭ期間にいくつかの電流レベルで発現する。また、電流センサ２４による検出電流相当値ｉｓｎｓは帯域制限により母線電流ｉｓよりもなまった形になり、変化に遅れが生じる。帯域を制限することで高周波ノイズを抑制する効果があるため、遅れが許容できる範囲でなるべく低い帯域に設計するのが好ましい。
【００７２】
また、上記電流サンプリング信号（サンプリングタイミングパルス）ｓｍｐ１，ｓｍｐ２はＰＷＭ基準時刻（ノコギリ波キャリアｓａｗ＝０となる時刻）からサンプリングタイミング値ｓ１，ｓ２だけ経過したところで発生する。このときの検出電流相当値ｉｓｎｓのレベルがサンプリングされて第１電流レベルｉ１，第２電流レベルｉ２となる。
【００７３】
ここで、上記電流サンプリングタイミング発生器４の所定値ｃｏｎｓｔ＝２×Ｔｈとする。最小ＰＷＭパルス幅Ｔｈは電流サンプリングに必要な最小ＰＷＭパルス幅の目安で、上記シフト量ｄ１の選択条件である最長パルスＶ１の長さ判定（図６の所定値ｃｏｎｓｔ）として２×Ｔｈを用いているが、ここでも同じ値を用いる。
【００７４】
また、サンプリングタイミング値ｓ１，ｓ２１，ｓ２２として以下の式（３）〜（５）を用いて計算した値を用いるのが好ましい。なお、ｄ１１，ｄ１２については、上述した値と同様である。
ｓ１＝Ｔｈ−ｅ・・・・・・・・・・・・・・・式（３）
ｓ２１＝２×Ｔｈ−ｅ＝ｄ１１＋Ｔｈ−ｅ・・・式（４）
ｓ２２＝３×Ｔｈ−ｅ＝ｄ１２＋Ｔｈ−ｅ・・・式（５）
【００７５】
上記Ｔｈ時間（あるいは２×Ｔｈ，３×Ｔｈ）のなるべく後ろ側でサンプリングするように、式中のｅの値は０か０に近い値とする。ただし、サンプリング回路の特性上、サンプリングパルスが発生したあとも若干の時間は現信号を保持しなければならない場合があるので、ｅ＝０ではなく若干の時間を確保する場合がある。そうすると、Ｖ１（ｍＵ）＞２×Ｔｈのときはｄ１＝ＴｈだけｍＶパルスがシフトしているから、サンプリングタイミング値ｓ１時刻ではｍＵだけが１であり、第１電流レベルｉ１としてＵ相電流がサンプリングされる。サンプリングタイミング値ｓ２（＝ｓ２１＝２×Ｔｈ−ｅ）ではｍＵとｍＶとが１であり、第２電流レベルｉ２としてＵ＋Ｖ相（−Ｗ相）電流がサンプリングされる。
【００７６】
また、Ｖ１（ｍＵ）≦２×Ｔｈのときは、第１シフト量ｄ１＝２×ＴｈだけｍＶパルスがシフトしているから、サンプリングタイミング値ｓ１時刻ではｍＵだけが１であり、第１電流レベルｉ１としてＵ相電流がサンプリングされる。サンプリングタイミング値ｓ２（＝ｓ２２＝３×Ｔｈ−ｅ）ではｍＶだけが１であり、第２電流レベルｉ２としてＶ相電流がサンプリングされる。なお、ｍＶパルスはサンプリングタイミング値ｓ２タイミングよりも後ろ（第２シフト量ｄ２＝３×Ｔｈ）にシフトしているから、サンプリングタイミング値ｓ２でサンプリングされる電流に影響を与えない。
【００７７】
このようにしてＰＷＭパルスのシフト量に応じて電流サンプリングタイミングを所定値から選択することで、タイミングが分散せず固定的なサンプリングになるので回路実装が簡単になる。また、サンプリンタイミングがＰＷＭ期間内のわずか３×Ｔｈよりも前半に集中するので、別の用途や複数モータを扱う場合でも１個のサンプリング手段（ＡＤＣ）を時分割で使いやすく低コストになる。
【００７８】
また、図３において、ラッチ手段１９，２０は、電流サンプリングパルスｓｍｐ１，ｓｍｐ２が発生した時点のＰＷＭパルスｐｗｍＵ／Ｖ／Ｗの論理レベルをサンプリングしてｐｕｖｗ１，ｐｕｖｗ２として保持する。
【００７９】
電流抽出手段２１は、サンプリングされた電流ｉ１，ｉ２と、そのときのＰＷＭ論理値ｐｕｖｗ１，ｐｕｖｗ２から、２相分のコイル電流相当値（デジタル値）ｉｕ＿ｄｅｔ，ｉｖ＿ｄｅｔを得る。
【００８０】
図１２は、電流抽出手段２１の構成の一例を示すブロック図である。
電流抽出手段２１は、反転手段２０１，２０２と、ロジック（論理処理部）２０３と、セレクタ２０４，２０５，２０６と、セレクタ２０７と、セレクタ２０８と、加算器２０９，２１０とを備えている。反転手段２０１，２０２は、電流ｉ１，ｉ２の符号を反転して−ｉ１，−ｉ２を得るものである。上記セレクタ２０４，２０５，２０６は、電流ｉ１，−ｉ１，ｉ２，−ｉ２および０のいずれかを相電流選択指示信号ｓｅｌ＿ｉｕ，ｓｅｌ＿ｉｖ，ｓｅｌ＿ｉｗに基づいて選択し、それぞれ暫定的に各相の電流ｉｕ，ｉｖ，ｉｗとする。上記ロジック２０３は、ｐｕｖｗ１，ｐｕｖｗ２の組み合わせ論理により、各相電流選択指示信号ｓｅｌ＿ｉｕ，ｓｅｌ＿ｉｖ，ｓｅｌ＿ｉｗを出力する。
【００８１】
図１３は、ロジック（論理処理部）２０３の構成の一例を示すブロック図である。ロジック（論理処理部）２０３は、２つの第１ロジック２２１，２２２と、第２ロジック２２３とを備えている。第１ロジック２２１，２２２は、同じロジックであり、ｐｕｖｗ１／２の論理値から、そのときの電流ｉ１，ｉ２が、ｉｕ，ｉｖ，ｉｗ，−ｉｕ，−ｉｖ，−ｉｗのいずれであるのかを判断して、「ｉ１ａｓ」、「ｉ２ａｓ」として出力する。
【００８２】
図１４は、第１ロジック２２１の真理値表である。また、図１５は、第１ロジック２２２の真理値表である。
【００８３】
また、第２ロジック２２３は、第１ロジック２２１から出力されたｉ１ａｓ及び第２ロジック２２２から出力されたｉ２ａｓに基づいて、各相電流の相電流選択指示信号ｓｅｌ＿ｉｕ，ｓｅｌ＿ｉｖ，ｓｅｌ＿ｉｗを出力する。
【００８４】
図１６は、第２ロジック２２３の真理値表である。図中、ｉ１は電流ｉ１を、ｉ１ｍは−ｉ１を選択することを示している。また、ｉ２は電流ｉ２を、ｉ２ｍは−ｉ２を選択することを示している。さらに、空欄は０を選択することを示している。
【００８５】
また、図１２において、加算器２０９，２１０は、暫定的な相電流ｉｕ，ｉｖ，ｉｗから「−（ｉｖ＋ｉｗ）」および「−（ｉｗ＋ｉｕ）」を計算する。セレクタ２０７は、ｉｕとして固定値０が選択されたときは「−（ｉｖ＋ｉｗ）」を選択し、それ以外はｉｕを選択してｉｕ＿ｄｅｔとする。また、セレクタ２０８は、ｉｖとして固定値０が選択されたときは「−（ｉｗ＋ｉｕ）」を選択し、それ以外はｉｖを選択してｉｖ＿ｄｅｔとする。
【００８６】
図９の下段（７〜１２列）の相電流抽出タイミングにおいて、電流サンプリング信号（サンプリングパルス）ｓｍｐ１，ｓｍｐ２の時点におけるＰＷＭ論理値がｐｕｖｗ１，ｐｕｖｗ２に保持される。また、相電流ｉｕ＿ｄｅｔはこの場合はどちらもｍＵサンプリングのｉ１が採用される。相電流ｉｖ＿ｄｅｔは、１回目のサンプリングパルスｓｍｐ１，ｓｍｐ２の時点でそれぞれｉｕ＝ｉ１，ｉｗ＝−ｉ２が得られるので、暫定ｉｖとしては直接得られず、次の式（６）で得られる。
ｉｖ＿ｄｅｔ＝−（ｉｗ＋ｉｕ）
＝−（−ｉ２＋ｉ１）
＝ｉ２−ｉ１・・・・・・式（６）
なお、２回目のサンプリングパルスｓｍｐ２ではｉ２＝ｉｖなのでそのまま用いられる。
【００８７】
このようにして、サンプリングタイミング値ｓ１，ｓ２の発生時の前記各変調パルスの論理値ｐｕｖｗ１，ｐｕｖｗ２と、検出電流ｉ１，ｉ２とに基づいて、２相のコイル電流ｉｕ，ｉｖを抽出することができる。
他の第２，第３のモータ系統ｃｈ２，ｃｈ３についても同様の構成で、２相のコイル電流ｉｕ，ｉｖを抽出することができる。
【００８８】
以上、本実施形態によれば、複数の３相モータとしての第１〜第３のモータ系統ｃｈ１〜３の複数の３相モータの各コイル端２７（Ｕ，Ｖ，Ｗ）にパルス電圧を印加してこれら複数の３相モータそれぞれに３相電流を流すモータ駆動装置であって、第１〜第３のモータ系統ｃｈ１〜３の複数の３相モータに印加する印加パルスを発生させるパルス発生手段としてのＰＷＭ・電流抽出装置５０１，５０５，５０８と、第１〜第３のモータ系統ｃｈ１〜３の複数の３相モータのうちいずれか１つ、例えば第１のモータ系統ｃｈ１の３相モータに印加する印加パルスに対して他の第２，第３のモータ系統ｃｈ２，ｃｈ３の３相モータに印加する印加パルスを所定の遅延時間ｄｅｌａｙずつ順次遅延させる印加パルス遅延手段５０４，５０７と、印加パルスが印加される複数の３相モータの各コイルを流れるコイル電流に相当するコイル電流相当値を抽出するための電流を検出するセンサ手段としての電流センサ２４と、電流センサ２４で検出された検出電流（母線電流）を、複数の３相モータ間で互いに異なるタイミングにサンプリングする１つのサンプリング手段５１１と、サンプリング手段５１１でサンプリングされた検出電流値から複数の３相モータそれぞれのコイル電流相当値を抽出する電流抽出手段としてのＰＷＭ・電流抽出装置５０１，５０５，５０８と、を備えている。
本実施形態のモータ駆動装置では、印加パルス遅延手段５０４，５０７が、第１のモータ系統ｃｈ１の３相モータに印加する印加パルスに対して他の第２，第３のモータ系統ｃｈ２，ｃｈ３の３相モータに印加する印加パルスを所定の遅延時間ｄｅｌａｙずつ順次遅延させる。第１〜３のモータ系統ｃｈ１〜３の複数の３相モータそれぞれに印加する印加パルスのタイミングが所定の遅延時間ｄｅｌａｙずつずれることにより、電流センサ２４で検出する複数の検出電流値に相当する検出電流相当値（アナログ値）ｉｓｎｓ１〜３）が互いに略同じタイミングでずれてサンプリング手段５１１に入力される。サンプリング手段５１１に入力された複数の３相モータの検出電流相当値（アナログ値）は、その複数の３相モータ間で互いに異なるタイミングに順次サンプリングされ、検出電流相当値（デジタル値）ｉｄｅｔ１〜３としてＰＷＭ・電流抽出装置５０１，５０５，５０８に入力される。ＰＷＭ・電流抽出装置５０１，５０５，５０８で検出電流相当値（デジタル値）ｉｄｅｔ１〜３からコイル電流相当値（デジタル値）ｉｕ＿ｄｅｔ１〜３，ｉｖ＿ｄｅｔ１〜３が順次抽出される。このように、第１〜３のモータ系統ｃｈ１〜３の複数の３相モータごとにサンプリング手段５１１を時分割で使用することができる。よって、第１〜３のモータ系統ｃｈ１〜３の複数の３相モータで互いに異なるサンプリングタイミングによる検出電流相当値のサンプリングが可能になり、１個のサンプリング手段５１１で複数の３相モータの検出電流相当値をサンプリングすることができる。これにより、サンプリング手段５１１を第１〜３のモータ系統ｃｈ１〜３の複数の３相モータごとに備える構成に比べて、より安価な構成で複数の３相モータそれぞれにおける１シャント電流検出方式による安定した相電流の検出が可能になる。
また、本実施形態によれば、第１〜３のモータ系統ｃｈ１〜３の３相モータの個数をＮ、前記遅延時間ｄｅｌａｙをＤ、前記印加パルスを発生させるための基準キャリア信号の周期（ＰＷＭキャリア周期）をＴとしたとき、Ｄ≦Ｔ／Ｎの関係を満たす。
これにより、時間軸上で各モータ系統の印加パルスが重なることがなく、基準キャリア信号の周期（ＰＷＭキャリア周期）内でＮ個の３相モータそれぞれについて、コイル電流相当値を抽出するための検出電流（母線電流）をサンプリングすることができる。
また、本実施形態によれば、第１〜３のモータ系統ｃｈ１〜３の３相モータの各コイル端子２７に印加すべきパルス電圧の電圧レベルに応じたデューティ比を有する３相の変調パルスを生成するパルス変調手段としてのパルスシフト切り換え付きＰＷＭ変調器５，６，７と、３相の変調パルスのうち最もパルス幅が長い変調パルスのパルス幅Ｖ１に応じて、第１シフト量ｄ１として、互いに異なる２つの所定シフト量としての所定量ｄ１１，ｄ１２のいずれか１つを選択するシフト量選択手段としてのパルスシフト量決定器３と、３相の変調パルスのうち２番目にパルス幅が長い変調パルスを第１シフト量だけシフトしてタイミングを遅らせる第１シフト手段としてのパルスシフト量決定器３とパルスシフト切り換え付きＰＷＭ変調器５，６，７と、３相の変調パルスのうち３番目にパルス幅が長いパルスを所定の第２シフト量だけ後ろにシフトしてタイムングを遅らせる第２シフト手段としてのパルスシフト量決定器３とパルスシフト切り換え付きＰＷＭ変調器５，６，７と、複数の３相モータに駆動電圧を印加する駆動電圧源を該第１シフト手段及び該第２シフト手段のシフト結果を反映した３相の変調パルスでそれぞれスイッチングして、複数の３相モータの各コイル端（Ｕ，Ｖ，Ｗ）をパルス駆動するインバータ手段８と、を備えている。
これにより、パルス幅自体は変える必要がなく回路が簡単になる。また、シフト量は３種類の所定値だけを使うので、可変にする必要がなく回路が簡単である。さらに、電流センサ２４で検出された検出電流（母線電流）をサンプリングする期間が、基準時間からわずか３×Ｔｈ（電流サンプリングに必要な最小ＰＷＭパルス幅の３倍）だけ経過した期間内に集中するため、電流サンプリングに必要な最小ＰＷＭパルス幅ＴｈをＰＷＭ期間の幅に対して短くしておけば、残りのＰＷＭ期間内で同じサンプリング手段（ＡＤＣ）を別の目的に使うことができる。あるいは複数の３相モータを扱う場合でも、１個のサンプリング手段（ＡＤＣ）を時分割で使うことができ低コストになる。従って、ＰＷＭパルス幅を複雑に補正することなく、簡単なアルゴリズムで２相分のコイル電流が容易に検出でき、かつ検出電流（母線電流）のサンプリングの時分割にも適した駆動パルスを生成することができる。
また、本実施形態によれば、インバータ手段８の共通接地側ＧＮＤ又は共通電源側のいずれか一方を流れる電流を検出する電流センサ２４と、電流センサ２４で検出された検出電流（母線電流）を互いに異なる２つのサンプリングタイミングｓ１，ｓ２でサンプリングして２つの検出電流相当値ｉ１，ｉ２を出力するサンプリング手段としてのサンプリングパルス生成器１８及びサンプリング手段２２，２３と、上記２つのサンプリングタイミングを規定する信号として、予め設定した所定値に基づく第１のサンプリングタイミング信号ｓ１と、前記第１シフト量に応じた２つの所定値ｓ２１，ｓ２２から選択されたいずれか一つの所定値に基づく第２のサンプリングタイミング信号ｓ２とを生成するサンプリングタイミング生成手段としての電流サンプリングタイミング決定器４、を備えた。
これにより、サンプリングタイミングが分散せず固定的なサンプリングになり回路が簡単になる。また、サンプリングタイミングがＰＷＭ期間内のわずか３×Ｔｈ（電流サンプリングに必要な最小ＰＷＭパルス幅の３倍）よりも前半に集中するので、１個のサンプリング手段（ＡＤＣ）を別の用途に時分割で使うことができ、低コストになる。従って、低コストで適切なサンプリングタイミングを生成し、安定に検出電流（母線電流）を検出することができる。
また、本実施形態によれば、上記２つのサンプリングタイミングｓ１，ｓ２を発生した時の各変調パルスの論理値ｐｕｖｗ１，ｐｕｖｗ２と、２つのサンプリングタイミング信号ｓ１，ｓ２で検出された２つの検出電流値ｉ１，ｉ２とに基づいて、２相のコイル電流ｉｕ，ｉｖを抽出する複数の相電流抽出手段としてのラッチ手段１９，２０と電流抽出手段２１と、を備えた。これにより、簡単で低コストな回路で適切な相電流を検出できる。
【符号の説明】
【００８９】
１    大小順位判定器
２    最大値検出器
３    パルスシフト量決定器
４    電流サンプリングタイミング決定器
５，６，７    パルスシフト切り換え付きＰＷＭ変調器
８    インバータ手段
９    ゲート駆動手段
１０〜１５    スイッチ素子ブリッジ
１６    短パルス修正手段
１７    ノコギリ波発生器
１８    サンプリングパルス生成器
１９，２０    ラッチ手段
２１    電流抽出手段
２２，２３    サンプリング手段
２４    電流センサ
２７    モータのコイル端子
５０１，５０５，５０８    ＰＷＭ・電流抽出装置
５０２，５０６，５０９    モータユニット
５０４，５０７    印加パルス遅延手段
５１０    論理和手段
５１１    サンプリング手段（ＡＤＣ）
５１２    セレクタ
ｄ１    第１シフト量
ｄ２    第２シフト量
ｄ１１，ｄ１２    所定量
Ｔｈ    電流サンプリングに必要な最小ＰＷＭパルス幅
【先行技術文献】
【特許文献】
【００９０】
【特許文献１】特開２００８−９９５４２号公報
【図１】
0005811438.tif 000002
【図２】
0005811438.tif 000003
【図３】
0005811438.tif 000004
【図４】
0005811438.tif 000005
【図５】
0005811438.tif 000006
【図６】
0005811438.tif 000007
【図７】
0005811438.tif 000008
【図８】
0005811438.tif 000009
【図９】
0005811438.tif 000010
【図１０】
0005811438.tif 000011
【図１１】
0005811438.tif 000012
【図１２】
0005811438.tif 000013
【図１３】
0005811438.tif 000014
【図１４】
0005811438.tif 000015
【図１５】
0005811438.tif 000016
【図１６】
0005811438.tif 000017