(57)【特許請求の範囲】
【請求項１】
複数のオプトエレクトロニクス部品（１４）を製造するためのリードフレーム（１）であって、
前記リードフレーム（１）は、複数の半導体チップ（９）のための複数のチップ実装エリア（８）を含む複数の実装領域（２）を備え、
前記リードフレーム（１）の少なくとも１つの主エリア（３、４）における前記実装領域（２）に沿って、前記リードフレーム（１）の機械的ストレスを低減する円形の複数の溝（５、６）が形成され、かつ、互いに平行に配置されており、前記溝（５、６）は、前記リードフレーム（１）を完全には貫いておらず、
互いに平行に配置された前記複数の溝（５、６）は、前記リードフレーム（１）の前記第１主エリア（３）と前記第２主エリア（４）に交互に配置されており、前記溝（５、６）は、前記複数の実装領域（２）の間に配置されている、
リードフレーム（１）。
【請求項２】
前記リードフレーム（１）の第１主エリア（３）と第２主エリア（４）の両方が、それぞれ少なくとも１つの溝（５、６）を有する、
請求項１に記載のリードフレーム（１）。
【請求項３】
前記少なくとも１つの溝（５、６）は、前記リードフレーム（１）の厚さの少なくとも５０％の深さを有する、
請求項１または２に記載のリードフレーム（１）。
【請求項４】
前記少なくとも１つの溝（５、６）は、１０μｍから１ｍｍまでの深さを有する、
請求項１から３のいずれかに記載のリードフレーム（１）。
【請求項５】
前記少なくとも１つの溝（５、６）は、１０μｍから４ｍｍまでの幅を有する、
請求項１から４のいずれかに記載のリードフレーム（１）。
【請求項６】
前記少なくとも１つの溝（６）は、帯状である、
請求項１から５のいずれかに記載のリードフレーム（１）。
【請求項７】
前記少なくとも１つの帯状の溝（６）は、前記実装領域（２）の少なくとも１つの側端（２１、２２、２３、２４）に平行に配置されている、
請求項６に記載のリードフレーム（１）。
【請求項８】
複数の帯状の溝（６）は、互いに平行に配置されている、
請求項６または７に記載のリードフレーム（１）。
【請求項９】
前記少なくとも１つの溝（５、６）は、円形溝（５）である、
請求項１から８のいずれかに記載のリードフレーム（１）。
【請求項１０】
互いに平行に並んで配置された前記複数の円形溝（５）は、前記実装領域（２）の少なくとも１つの側端（２１、２２、２３、２４）に平行に配置されている、
請求項１から９のいずれかに記載のリードフレーム（１）。
【請求項１１】
前記実装領域（２）は、全ての側がそれぞれ１つまたは複数の溝（５、６）により囲まれている、
請求項１から１０のいずれかに記載のリードフレーム（１）。
【請求項１２】
請求項１から１１のいずれかに記載のリードフレーム（１）上に複数のオプトエレクトロニクス部品（１４）を製造する方法であって、
前記リードフレーム（１）の前記実装領域（２）の前記チップ実装エリア（８）へ複数のオプトエレクトロニクス半導体チップ（９）を取り付け、
前記オプトエレクトロニクス半導体チップ（９）には、それぞれチップハウジング（１０）、平面ポッティング、レンズ（１３）のうち少なくとも１つが、圧縮成形、ポッティング、射出成形のうち、少なくとも１つにより提供され、
前記リードフレーム（１）の前記実装領域（２）は、個片化されて複数の個々のオプトエレクトロニクス部品（１４）が形成される、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のオプトエレクトロニクス部品を製造するためのリードフレームおよび複数のオプトエレクトロニクス部品を製造する方法に関する。
【背景技術】
【０００２】
例えば、ＬＥＤ等のオプトエレクトロニクス部品を製造する間に、半導体チップは、オプトエレクトロニクス部品と電気的に接触する役割を有するリードフレームに取り付けられることが多い。オプトエレクトロニクス部品のためのハウジングもしくはレンズ、またはその両方が、例えば圧縮成形または射出成形によって製造することができ、プラスチック、例えば、熱可塑性物質、熱硬化性のプラスチック、またはエラストマー等のプラスチックが、リードフレームの少なくとも１つの面に加えられる。ＬＥＤの自動生産の間、一般に複数の半導体チップが、同時に複数のチップ実装エリアを備えるリードフレームに取り付けられ、次いで、同時に成形または射出成形により、ハウジング材料でカプセル化され、そしてリードフレームは、例えば、鋸引きにより、個片化されて個々のオプトエレクトロニクス部品を形成する。
【０００３】
半導体チップの実装領域の外側に、リードフレームは、一般に整列した穴またはスロットが設けられる。特に、複数の部品からなる組立アッセンブリの破壊につながる可能性がある機械的ストレスを低減させるために設けられる。しかしながら、部品上にハウジングもしくはレンズ、またはその両方の圧縮成形、射出成形を行う間に、リードフレームのこのような開口を通して好ましくない状態でリードフレームの裏面にプラスチック材料が到達するという危険が存在する。
【発明の概要】
【０００４】
本発明は、複数のオプトエレクトロニクス部品を製造するための改良されたリードフレームを開示するという目的に基づいており、機械的ストレスが低いという特徴があり、同時に、圧縮成形または射出成形の間に、プラスチック材料が好ましくない状態でリードフレームを貫くという危険を回避できる。さらに、本発明の意図は、このタイプのリードフレームを有する複数のオプトエレクトロニクス部品を製造する方法を開示することにある。
【０００５】
これらの目的は、独立請求項に関して、複数のオプトエレクトロニクス部品を製造するためのリードフレームおよび複数のオプトエレクトロニクス部品を製造する方法により達成することができる。従属請求項は、本発明の有利な構成および発展に関連する。
【０００６】
少なくとも１つの実施形態に関して、複数のオプトエレクトロニクス部品を製造するためのリードフレームは、複数の半導体チップを取り付けるために設けられる少なくとも１つの実装領域を備える。この目的のため、実装領域は、例えば格子状に配置された複数の半導体チップのための複数のチップ実装エリアを備えている。一例として、実装領域は、行と列の形で配列され、このようにしてチップ格子を形成している、複数のチップ実装エリアを備えている。リードフレームを分離した後にオプトエレクトロニクス部品の電気接続を形成する電気接続パッドを形成するために、実装領域におけるチップ実装エリアは、例えばエンボス加工、スタンピングまたはリードフレームのエッチングによって構造化されている。
【０００７】
実装領域に沿って、リードフレームの少なくとも１つの主エリアにおいて、リードフレームの機械的ストレスを低減するための１つまたは複数の溝が形成され、前記溝は、リードフレームを完全には貫かない。リードフレームの実装領域に沿って形成された、少なくとも１つの好ましくは複数の溝により、リードフレームにおける機械的ストレスを低減することが可能である。このようにして、特に、リードフレーム上の複数のオプトエレクトロニクス部品を同時に製造する間にリードフレームが破壊される危険性を減少させることができる。１つの溝または複数の溝がリードフレームを完全には貫ぬかないという事実により、穴やスロットの場合とは異なり、ハウジングまたはレンズまたはその両方を形成するためのリードフレームへのプラスチックの圧縮成形または射出成形の間、同時に、プラスチック材料の一部が好ましくない状態でリードフレームの裏面まで到達することを防止することができる。この事実がなければ、電気的接触エリアの汚染やモールドの汚れの原因となるであろう。
【０００８】
少なくとも１つの溝は、好ましくはリードフレームの厚さの少なくとも５０％の深さを有し、これは有利である。この深さは、好ましくはリードフレームの厚さの少なくとも７０％、特に好ましくは少なくとも８０％である。このようにして、リードフレームの穴やスロットを形成することなくリードフレームの機械的ストレスを効果的に低減することができる。
【０００９】
少なくとも１つの溝は、好ましくは１０μｍから１ｍｍまでの深さを有し、特に好ましくは１００μｍから２００μｍまでの深さを有する。
【００１０】
少なくとも１つの溝は、好ましくは１０μｍから４ｍｍまでの幅を有する。
【００１１】
１つの好ましい構成では、少なくとも１つの溝は帯状である。帯状の溝は、例えば長方形の断面を有しても良い。
【００１２】
少なくとも１つの帯状の溝は、好ましくは、実装領域の少なくとも１つの側端に平行に延在する。機械的ストレスは、実装領域の側端に平行に配置された１つまたは好ましくは複数の帯状の溝により、特に効果的に減少させることができることが見出された。
【００１３】
特に好ましい構成では、複数の帯状の溝が互いに平行に配置される。この構成は、１つの個別の溝と比較するとストレスを減少させる効果を有利に高めることができる。
【００１４】
さらなる構成においては、少なくとも１つの溝は円形溝である。特に、リードフレームは、互いに平行に配置された複数の円形溝を備えることができる。互いに平行に配置された複数の円形溝は、好ましくは実装領域の少なくとも１つの側端と平行に配置される。円形溝により得られる機械的ストレスの低減の程度は、帯状の溝と比較していくらか低いものの、円形溝によるリードフレーム１の安定性に対する悪影響はより少ない。
【００１５】
さらなる有利な構成においては、リードフレームの第１主エリアおよび第２主エリアは、それぞれ少なくとも１つの溝を有する。すなわち、リードフレームは、１つまたは複数の溝をチップを実装するための第１主エリア上と反対側の第２主エリア上の両方にそれぞれ備えている。特に、互いに平行に配置された複数の溝をリードフレームの第１の主エリアと第２主エリアに交互に配置することが可能である。
【００１６】
好ましい構成においては、実装領域は、全ての側においてそれぞれ１つまたは複数の溝により囲まれている。一例として、実装領域は、長方形であっても良く、帯状で、その上長方形で周辺にある溝により囲まれていても良い。あるいは、実装領域は、実装領域の周囲にある長方形の形で配置された複数の円形溝により囲まれていてもよい。
【００１７】
さらなる有利な構成においては、リードフレームは、複数の実装領域を備え、前記少なくとも１つの溝は、複数の実装領域の間に配置される。特に好ましくは、１つまたは複数の溝は、溝が対向する実装領域の側端に平行に延在するように複数の実装領域の間に配置される。特に好ましくは、１つまたは複数の帯状の溝は、溝が対向する実装領域の側端に平行に配置されるように前記複数の実装領域の間に互いに平行に延在する。
【００１８】
特に、リードフレームの第１の側端から第２の側端まで連続的に実装領域の間で延在する１つまたは複数の帯状の溝があるために、機械的ストレスを効果的に低減することができる。
【００１９】
上述の構成の１つに従ってリードフレームに複数のオプトエレクトロニクス部品を製造する方法において、複数のオプトエレクトロニクス半導体チップがリードフレームの実装領域のチップ実装エリアに取り付けられる。オプトエレクトロニクス半導体チップは、特に、ＬＥＤチップであってもよい。
【００２０】
オプトエレクトロニクス半導体チップには、それぞれに圧縮成形、ポッティング、射出成形のうちの少なくとも１つにより、チップハウジング、平面ポッティング、レンズのうち少なくとも１つが加えられる。この方法ステップは、実装領域に取り付けられた全ての半導体チップに対して同時に実行することができ、これは有利である。
【００２１】
リードフレームの実装領域は、次いで個片化されて複数の個々のオプトエレクトロニクス部品を形成する。これは、例えば、リードフレームにより、適当な場合には、ハウジング、ポッティング、レンズ材料のうち少なくとも１つにより実行することができ、ハウジング、ポッティング、レンズ材料のうち少なくとも１つは、鋸引き、レーザー切断、スタンピング、または水ジェット切断によって分離されて個々のオプトエレクトロニクス部品に配置される。
【００２２】
リードフレームは、実装領域の外側に開口またはスロットを有さないという事実により、オプトエレクトロニクス部品のハウジングもしくはレンズ、またはその両方の製造のためのプラスチック材料が、使用されるモールドの端またはその外側でリードフレームの裏面に好ましくない状態で到達するという危険を低減することができる。
【００２３】
以下では、本発明について、例示的な実施形態に基づき、図１から図６を参照しながらさらに詳しく説明する。
【図面の簡単な説明】
【００２４】
【図１Ａ】第１の例示的な実施形態の平面図におけるリードフレームの概略を示す。
【図１Ｂ】第１の例示的な実施形態の下面図におけるリードフレームの概略を示す。
【図１Ｃ】第１の例示的な実施形態の断面図におけるリードフレームの概略を示す。
【図２Ａ】第２の例示的な実施形態の平面図におけるリードフレームの概略を示す。
【図２Ｂ】第２の例示的な実施形態の下面図におけるリードフレームの概略を示す。
【図２Ｃ】第２の例示的な実施形態の断面図におけるリードフレームの概略を示す。
【図３Ａ】第３の例示的な実施形態の平面図におけるリードフレームの概略を示す。
【図３Ｂ】第３の例示的な実施形態の下面図におけるリードフレームの概略を示す。
【図３Ｃ】第４の例示的な実施形態の断面図におけるリードフレームの概略を示す。
【図４Ａ】第１の例示的な実施形態の平面図におけるリードフレームの概略を示す。
【図４Ｂ】第４の例示的な実施形態の下面図におけるリードフレームの概略を示す。
【図４Ｃ】第４の例示的な実施形態の断面図におけるリードフレームの概略を示す。
【図５Ａ】第５の例示的な実施形態の平面図におけるリードフレームの概略を示す。
【図５Ｂ】第５の例示的な実施形態の下面図におけるリードフレームの概略を示す。
【図５Ｃ】第５の例示的な実施形態の断面図におけるリードフレームの概略を示す。
【図６Ａ】中間ステップに基づいて複数のオプトエレクトロニクス部品を製造する方法の例示的な実施形態の概略を示す。
【図６Ｂ】中間ステップに基づいて複数のオプトエレクトロニクス部品を製造する方法の例示的な実施形態の概略を示す。
【図６Ｃ】中間ステップに基づいて複数のオプトエレクトロニクス部品を製造する方法の例示的な実施形態の概略を示す。
【発明を実施するための形態】
【００２５】
図面において、同じ構成要素または同じ機能の構成要素には、同じ参照数字を付してある。図示した構成要素と、構成要素の互いのサイズの関係は、正しい縮尺ではないものとみなされたい。
【００２６】
図１Ａの平面図、図１Ｂの下面図、図１ＡのＡ−Ａ線に沿った図１Ｃの断面図に示されるように、第１の例示的な実施形態のリードフレーム１は、複数の半導体チップのための実装領域２を備えている。実装領域２は、例えば、長方形であっても良く、側端２１、２２、２３、２４によって区切られており、側端２１、２２、２３、２４は全体として長方形を形成している。リードフレーム１は、実装領域を備える第１主エリア３と裏側の第２主エリア４とを有している。
【００２７】
リードフレーム１の機械的ストレスを低減するために、複数の円形溝５が第１主エリア３と第２主エリア４においてそれぞれ形成されている。実装領域２は、円形溝５により全ての側が囲まれており、これは有利である。ここで、円形溝５は、実装領域２の側端２１、２２、２３、２４に平行に配置されている。特に、円形溝５は、それぞれ実装領域２の側端２１、２２、２３、２４からの距離が等しくなるように、長方形の輪郭上に配置されている。この実装領域２は、長方形であるから、この場合、円形溝５は、長方形の輪郭上に実装領域２からある距離をおいて配置されている。
【００２８】
例示的な実施形態では、円形溝５は、リードフレーム１の厚さの８０％以上の深さを有している。特に、溝５は、１０μｍから１ｍｍまでの深さを有していても良く、特に好ましくは１００μｍから２００μｍまでの深さを有していても良い。溝５は、好ましくは１０μｍから４ｍｍまでの幅を有する。
【００２９】
図１Ｃで例示された断面図で分かるように、円形溝５は、互いに平行に配置されている溝５が、それぞれリードフレーム１の第１主エリア３と第２主エリア４とに交互に配置されるようになっている。この円形溝５の配置により、リードフレーム１の機械的ストレスが低減し、これは有利である。この場合、リードフレーム１の安定性の点で、複数の円形溝５により僅かに悪影響を受けるにすぎない。
【００３０】
実装領域２は、例えば、複数の半導体チップのための複数のチップ実装エリアを備える。チップ実装エリアは、特に、複数の行および列からなる格子状に配置することができる。半導体チップを取り付けた後（図示せず）、一例として、半導体チップのチップハウジングまたはレンズまたはその両方を形成するために、圧縮成形機により、またはポッティングもしくは射出成形により、またはその両方により、１つまたは複数のプラスチック７が、半導体チップが装着されるチップ実装エリアに形成される。少なくとも１つのプラスチック７は、特に、熱可塑性物質、熱硬化性のプラスチックまたはエラストマーであってもよい。個々のチップハウジングまたはレンズまたはその両方を形成するプラスチック７の構造は、表示を簡単にするために図１Ａ、図１Ｃには記載されていない。
【００３１】
円形溝５はリードフレーム１を完全には貫いてはいないため、実装領域２へプラスチック７を加える際に望ましくない状態でリードフレーム１の第２主エリア４にプラスチック材料が到達するという危険が減少する。この危険は、特に機械的ストレスを低減するためにリードフレーム１に穴やスロットが形成された場合に存在する。
【００３２】
２Ａの平面図、図２の下面図、図２Ａで示されるＡ−Ａ線に沿った図２Ｃの断面図おいてに示されるように、リードフレームの第２の例示的な実施形態図は、リードフレーム１が全ての側で円形溝の代わりに帯状の溝６により囲まれているという点で第１の例示的な実施形態とは異なる。２つの帯状の溝６は、リードフレームの第２主エリア４上と第１主エリア３上とでそれぞれ形成され、これらの溝は、互いに平行に延在し、かつ実装領域２の側端２１、２２、２３、２４に平行に延在し、実装領域２を完全に囲んでいる。第１主エリア３の帯状の溝６および第２主エリア４の帯状の溝６がそれぞれ互いに交互に並ぶように、帯状の溝６は、第１主エリア３および第２主エリア４に配置されている。第２の例示的な実施形態のこれら以外の詳細および有利な構成に関して、第２の例示的な実施形態の構成は、第１の例示的な実施形態の構成と一致している。
【００３３】
リードフレーム１の第３の例示的な実施形態は、図３Ａの平面図、図３Ｂの下面図、図３Ｃの断面図に示されるように、互いに平行に配置された２つの実装領域２を備え、２つの実装領域２は、それぞれ複数の半導体チップを取り付けるために提供される。リードフレーム１の機械的ストレスを低減するために、互いに平行に延在する２つの帯状の溝６は、２つの実装領域２の間であって第１主エリア３と第２主エリア４とに形成される。２つの帯状の溝６は、実装領域２の側端２１、２３に平行に延在する。好ましくは、帯状の溝６は、リードフレーム１の第１の側端１１から第２の側端１２まで連続的に延在する。このタイプの連続的な帯状の溝６により、機械的ストレスは、特に効果的に低減する。第３の例示的な実施形態のこれら以外の詳細および有利な構成に関しては、第３の例示的な実施形態の構成は、第１の例示的な実施形態の構成と一致している。
【００３４】
リードフレーム１の第４の例示的な実施形態は、図４Ａの平面図、図４Ｂの下面図、図４Ｃの断面図で示されるように、互いに平行に配置された２つの実装領域２を備えている。第４の例示的な実施形態は、２つの実装領域２の間にある１つの溝の代わりに第１主エリア３上の３つの平行な溝６および第２主エリア４上の２つの平行な溝６が、２つの実装領域の間に形成されている点で第３の例示的な実施形態と異なる。互いに平行に配置された複数の帯状の溝６は、リードフレーム１の第１主エリア３および第２主エリア４で交互に形成されている。第３の例示的な実施形態と同様に、複数の帯状の溝６は、リードフレーム１の第１の側端１１から第２の側端１２まで連続的に延在し、これは有利である。このようにして、リードフレーム１の機械的ストレスを、第３の例示的な実施形態の場合よりもさらに良好に低減することができ、これは有利である。
【００３５】
２つの既述の例示的な実施形態のように、図５Ａの平面図、図５Ｂの下面図、図５Ａに示されるＡ−Ａ線に沿った図５Ｃの断面図で示される第５の例示的な実施形態のリードフレーム１も、２つの実装領域２を備える。２つの先行する例示的な実施形態とは、帯状の溝ではなく、複数の円形溝５が、複数の実装領域２の間に配置されている点が異なる。円形溝５は、実装領域２の間の中央であって、実装領域２の側端２１、２３に平行に延在する線上に有利に配置されている。円形溝５は、帯状の溝６と比較すると、リードフレーム１の安定性に対する悪影響が少ない。
【００３６】
図６Ａから図６Ｃは、中間ステップに基づく複数のオプトエレクトロニクス部品を製造する方法の例示的な実施形態を示す。
【００３７】
この方法は、第１に、例えば図６Ａ平面図の平面図に示されるようにリードフレーム１を提供するステップを含む。あるいは、リードフレーム１は、既述の構成の１つを有していてもよい。
【００３８】
リードフレーム１は、複数の半導体チップ９の実装領域２を備える。実装領域２は、長方形の、例えば、側端２１、２２、２３、２４で画定される長方形であってもよく、側端２１、２２、２３、２４は全体で長方形の形を形成する。リードフレーム１は、実装領域２を備える第１主エリア３を有する。
【００３９】
リードフレーム１の機械的ストレスを低減するために、複数の円形溝５がリードフレーム１の第１主エリアにおいて形成される。実装領域２は、円形溝５により全ての側で有利に囲まれており、円形溝５は、実装領域２の側端２１、２２、２３、２４に平行に配置されている。特に、円形溝５は、円形溝５がそれぞれ実装領域２の側端２１、２２、２３、２４からの距離が等しくなるように、長方形の輪郭上に配置される。実装領域２は、長方形であるから、この場合も円形溝５は、長方形の輪郭上の実装領域２からある距離をおいて配置されている。
【００４０】
実装領域２は、例えば、複数の半導体チップのための複数のチップ実装エリア８を備えている。チップ実装エリア８は、特に、複数の行および列を有する格子状に配置することができる。半導体チップ９は、特にＬＥＤチップであってもよい。
【００４１】
図６Ｂのリードフレーム１の概略断面図に示されるように、半導体チップ９を取り付けた後、例えば半導体チップ９のためのチップハウジング１０もしくはレンズ１３、またはその両方を形成するために、１つまたは複数のプラスチック７が、半導体チップ９が整列して取り付けられるチップ実装エリア８に、一例として圧縮成形法により、またはポッティングもしくは射出成形により、またはその両方により成形される。特に、一例として、チップハウジング１０は、熱可塑性物質の圧縮成形、熱硬化性のプラスチックまたはエラストマーにより製造することができ、またさらなる方法ステップにおいて、レンズ１３は、圧縮成形、ポッティングまたはシリコンの射出成形により製造することができる。
【００４２】
溝５が、穴やスロットとは異なり、リードフレーム１を完全には貫いていないことにより、リードフレーム１へのプラスチック７の射出成形、ポッティング、または圧縮成形の間に、プラスチック材料の一部がリードフレーム１の第２主エリア４に望ましくない状態で達することを防止する。
【００４３】
図６Ｃで概略的に示したように、さらなる方法ステップにおいて、リードフレーム１は、例えば示された点線１５に沿って分離することにより、個々のオプトエレクトロニクス部品１４を形成するように個片化される。例えば、この分離は、鋸引き、スタンピング、レーザー光切断または水ジェット切断により実施することができる。
【００４４】
ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。
【００４５】
本特許出願は、独国特許出願第１０２０１１０１３２５９．７号および１０２０１１０１６５６６．５号の優先権を主張し、この文書の開示内容は参照によって本出願に組み込まれている。
【図１Ａ】
0005738429.tif 000002
【図１Ｂ】
0005738429.tif 000003
【図１Ｃ】
0005738429.tif 000004
【図２Ａ】
0005738429.tif 000005
【図２Ｂ】
0005738429.tif 000006
【図２Ｃ】
0005738429.tif 000007
【図３Ａ】
0005738429.tif 000008
【図３Ｂ】
0005738429.tif 000009
【図３Ｃ】
0005738429.tif 000010
【図４Ａ】
0005738429.tif 000011
【図４Ｂ】
0005738429.tif 000012
【図４Ｃ】
0005738429.tif 000013
【図５Ａ】
0005738429.tif 000014
【図５Ｂ】
0005738429.tif 000015
【図５Ｃ】
0005738429.tif 000016
【図６Ａ】
0005738429.tif 000017
【図６Ｂ】
0005738429.tif 000018
【図６Ｃ】
0005738429.tif 000019