(57)【特許請求の範囲】
【請求項１】
複数の端末がネットワークを介してサイクリック通信を行うサイクリック通信システムにおいて、上記端末はサイクリック通信のデータを格納するサイクリック用メモリと、サイクリック通信フレームを送受信する通信制御部と、アプリケーションを実行するためのプロセッサと、上記プロセッサからの要求に従い、サイクリック通信データの読出し及び書込みを行なうプロセッサ制御部と、上記通信制御部からの送受信及び上記プロセッサ制御部からの読出し及び書込みの要求に伴い上記サイクリック用メモリのデータの読出し及び書込みを行なうメモリ制御部を具備し、
上記通信制御部は、サイクリック通信フレームを受信した際に、上記サイクリック用メモリの書込みアドレスの開始アドレスを格納する受信開始アドレスと、連続書込みした際の最終アドレスを格納する受信最終アドレスを生成し、また、上記プロセッサ制御部は、データを読み出しした際に、上記サイクリック用メモリの読出しアドレスの開始アドレスを格納する読出し開始アドレスと、連続読出しした際の最終アドレスを格納する読出し最終アドレスを生成するものであり、
さらに、上記端末は、上記受信開始アドレス、上記受信最終アドレス、上記読出し開始アドレス、及び上記読出し最終アドレスから、上記プロセッサが連続読出ししている時に新データか旧データを識別できる新旧フラグを生成するとともに、上記新旧フラグとプロセッサ読出しアドレスからサイクリック通信データの内で、新旧データが混在したかどうかを識別する混在フラグを生成する混在判定部と、上記混在判定部が混在フラグの設定を行なうと同時に、混在を検出したアドレスを全て登録できる混在検出時のアドレステーブルを備え、
上記プロセッサは、連続的なアドレスを読出しした際にサイクリック通信データの内で新旧データが混在したことを、上記混在フラグを参照して再読出しの必要性を判別するとともに、上記プロセッサの読出し後に、上記アドレステーブルに従い、再度読出しすることにより、必要最小限のデータのみ再読出しするようにしたことを特徴とするサイクリック通信システム。
【請求項２】
請求項１に記載のサイクリック通信システムにおいて、上記端末は、混在検出時の上記アドレステーブルに従い混在したサイクリック通信データを自律的に再読出しする混在データの再読出し部と、再読出ししたデータを格納する再読出しデータメモリを備え、上記プロセッサは、上記混在データの再読出し部により再読出しすることにより、上記プロセッサが読み出し後に、上記再読出しデータメモリを参照して、必要最小限のデータのみを再読出しすることを特徴とするサイクリック通信システム。 
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数の端末（通信ノード）がネットワーク（伝送路）を介して、サイクリック通信を行うサイクリック通信システムに係り、例えば産業用のサイクリックデータや画像データのように一定の更新期間を要求される用途で、かつ物理層は汎用のイーサネット（登録商標）などを使用した通信システムに関するものである。
【背景技術】
【０００２】
従来のサイクリック通信システムにおいては、複数の端末がネットワーク上にデータを一定周期で送信し、受信する端末がメモリイメージで最新データを格納し、そのメモリを読出している（例えば、特許文献１及び特許文献２）。
特許文献１では、サイクリック用メモリをプロセッサが読出し/書込みをする際、通信フレームの受信/送信を停止させることにより、プロセッサが読み出したデータの同時性を保証している。
また、特許文献２では、プロセッサが読出し/書込みした時、通信フレームが受信/送信している場合は、読出し/書込みを停止させることにより、プロセッサが読み出したデータの同時性を保証している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−３２８５８９号公報
【特許文献２】特開平９−２６９９３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来のサイクリック通信システムは、以上のように構成されており、送信端末の通信フレーム送信周期と受信端末のプロセッサ読出し周期が同期されていないため、プロセッサが読み出したサイクリックデータの範囲の中で、旧データ、すなわち読み出したデータの内で、通信フレームの送信周期が１回前のデータと、新データ、すなわち読み出したデータの内で、通信フレームの送信周期が旧データより１回後のデータが混在することがあり、混在したサイクリックデータをプロセッサが読み出して、プロセッサ上のアプリケーションが処理すると、誤った動作を引き起こす問題があった。
【０００５】
特許文献１は、サイクリック用メモリをプロセッサが読出し/書込みをする際、通信フレームの受信/送信を停止させることにより、プロセッサが読み出したデータの同時性を保証している。しかし、通信フレームの受信/送信を停止させるための通信フレームの一時的な格納メモリである通信バッファが必要となり、それに伴う通信制御部が複雑化するとともに、部品コストが増加する問題があった。
【０００６】
また、特許文献２は、プロセッサが読出し/書込みした時、通信フレームが受信/送信している場合は、読出し/書込みを停止させることにより、プロセッサが読み出したデータの同時性を保証している。しかし、読出し/書込みを停止させた後、しばらく待ってから、プロセッサが最初から読出し/書込みを行うため、プロセッサ性能が低下するという問題があった。
【０００７】
この発明は上記のような問題を解決するためになされたものであり、特許文献１のような通信バッファと複雑な通信制御部を持つことなく、部品コストの増加を軽減させるとともに、特許文献２のようにプロセッサの読出し/書込みを停止させることなく、プロセッサ性能を向上させることのできるサイクリック通信シテムを得ることを目的とする。またプロセッサ上のアプリケーション開発の簡易化により、設計品質と性能を向上させることができる方式を提供することも目的とする。
【課題を解決するための手段】
【０００８】
この発明に係るサイクリック通信システムは、複数の端末がネットワークを介してサイクリック通信を行うサイクリック通信システムにおいて、上記端末はサイクリック通信のデータを格納するサイクリック用メモリと、サイクリック通信フレームを送受信する通信制御部と、アプリケーションを実行するためのプロセッサと、上記プロセッサからの要求に従い、サイクリック通信データの読出し及び書込みを行なうプロセッサ制御部と、上記通信制御部からの送受信及び上記プロセッサ制御部からの読出し及び書込みの要求に伴い上記サイクリック用メモリのデータの読出し及び書込みを行なうメモリ制御部を具備し、
上記通信制御部は、サイクリック通信フレームを受信した際に、上記サイクリック用メモリの書込みアドレスの開始アドレスを格納する受信開始アドレスと、連続書込みした際の最終アドレスを格納する受信最終アドレスを生成し、また、上記プロセッサ制御部は、データを読み出しした際に、上記サイクリック用メモリの読出しアドレスの開始アドレスを格納する読出し開始アドレスと、連続読出しした際の最終アドレスを格納する読出し最終アドレスを生成するものであり、
さらに、上記端末は、上記受信開始アドレス、上記受信最終アドレス、上記読出し開始アドレス、及び上記読出し最終アドレスから、上記プロセッサが連続読出ししている時に新データか旧データを識別できる新旧フラグを生成するとともに、上記新旧フラグとプロセッサ読出しアドレスからサイクリック通信データの内で、新旧データが混在したかどうかを識別する混在フラグを生成する混在判定部と、上記混在判定部が混在フラグの設定を行なうと同時に、混在を検出したアドレスを全て登録できる混在検出時のアドレステーブルを備え、
上記プロセッサは、連続的なアドレスを読出しした際にサイクリック通信データの内で新旧データが混在したことを、上記混在フラグを参照して再読出しの必要性を判別するとともに、上記プロセッサの読出し後に、上記アドレステーブルに従い、再度読出しすることにより、必要最小限のデータのみ再読出しするようにしたものである。
【発明の効果】
【０００９】
この発明によれば、通信バッファや複雑な通信制御部を持つことなく、部品コストの増加を軽減させるととも、プロセッサの読出し/書込みを停止させることなく、プロセッサ性能を向上させたサイクリック通信シテムを得ることができる。また、サイクリック通信システムにおいて、プロセッサ上のアプリケーション開発の簡易化により、設計品質と性能をともに向上させることができる。
【図面の簡単な説明】
【００１０】
【図１】この発明の実施の形態１に係るサイクリック通信システムの端末内部のブロック図である。
【図２】この発明の実施の形態１のサイクリック用メモリの混在判定タイミング図(詳細)である。
【図３】この発明の実施の形態１の新旧フラグの設定フローチャートである。
【図４】この発明の実施の形態１の混在フラグの設定フローチャートである。
【図５】この発明の実施の形態２に係るサイクリック通信システムの端末内部のブロック図である。
【図６】この発明の実施の形態２のサイクリック用メモリの混在検出時のアドレステーブル生成タイミング図(詳細)である。
【図７】この発明の実施の形態３に係るサイクリック通信システムの端末内部のブロック図である。
【図８】この発明の実施の形態３のサイクリック用メモリの混在検出した再読出しタイミング図(詳細)である。
【図９】この発明の実施の形態４に係るサイクリック通信システムの端末内部のブロック図である。
【図１０】この発明の実施の形態４のサイクリック通信の受信周期テーブルの生成タイミング図(概略)である。
【図１１】この発明の実施の形態５に係るサイクリック通信システムの端末内部のブロック図である。
【図１２】この発明の実施の形態５のサイクリック用メモリの読出しリトライ要求タイミング図(概略)である。
【図１３】従来のサイクリック通信システムの端末及びネットワークを示す図である。
【図１４】従来の受信フレームフォーマットを示す図である。
【図１５】従来のサイクリック通信のイメージ図である。
【図１６】従来のサイクリック通信のタイミング図(概略)である。
【図１７】従来のサイクリック用メモリ周辺の詳細ブロック図である。
【図１８】従来のサイクリック通信のタイミング図(詳細)である。
【図１９】従来のサイクリック用メモリのタイミング図(詳細)である。
【発明を実施するための形態】
【００１１】
実施の形態１．
先ず初めに、サイクリック通信システムの一般的な問題点を図１３〜図１９に基づいて説明する。なお、従来のサイクリック通信システムと本発明のサイクリック通信システムの説明において、相当する要素には同一符号を付している。
図１３の構成からなる従来のサイクリック通信システムにおいて、１〜３は端末A〜Cを示しており、これら端末１〜３は、ネットワーク４を介して、サイクリック通信フレームの送受信を行い、アプリケーションを実行してシステムを稼働させている。端末１〜３の内部構成は全て同じであり、以下は端末１すなわち端末Aを代表として説明する。
【００１２】
図１３に示す端末１において、サイクリック通信フレームを送受信する通信制御部１３ａは、送信時はメモリ制御部１２ａにサイクリック用メモリの読出し要求を行い、サイクリック用メモリ１１ａは当該アドレスに従う当該データをメモリ制御部１２ａに転送し、メモリ制御部１２ａは読出し制御を行う。メモリ制御部１２ａは読出しデータを通信制御部１３ａに転送し、通信制御部１３ａは送信処理を行う。通信制御部１３ａの受信動作も同様に、図１４に示す受信フレーム５に従い、通信制御部１３ａとメモリ制御部１２ａとサイクリック用メモリ１１ａの間で制御を行い、受信フレームに従い当該アドレスに当該データを書込みすることで受信動作を完了させる。
【００１３】
一方、プロセッサ１４ａは受信されたサイクリック通信データを読み出したり、送信したいサイクリック通信データをサイクリック用メモリ１１ａに格納するため、プロセッサからの要求に従いメモリ制御部１２ａに要求と応答を行うプロセッサ制御部１５ａに読出し/書込み要求をする。この要求に従い、メモリ制御部１２ａはサイクリック用メモリ１１ａに読出し/書込みを行う。
【００１４】
図１４はネットワーク４上に流れるサイクリック通信フレームの受信フレーム５のフォーマットを示す。受信フレーム５は特許文献１（特開２００７−３２８５８９号公報）に示されたものと同様である。ノードID５ａは受信する端末を示すが、サイクリック通信の場合は全ての端末を示すALL-Fとする。ブロックNO５ｂは連続したサイクリック通信データの番号、オフセット５ｃはサイクリック用メモリ１１ａに格納する先頭アドレス、サイズ５ｄはその受信フレームのデータサイズ、データ５ｅはサイクリック通信フレームの格納すべきデータを示す。
【００１５】
図１５はサイクリック通信のイメージ図である。図１３のシステム構成の場合、端末Aから見たとき、自身(端末A)が送信するデータを１１１ａ〜１１３ａで示し、他端末である端末B及び端末Cで受信し格納されたデータを１１１ｂ〜１１３ｂ及び１１１ｃ〜１１３ｃで示す。同様に端末Bが送信するデータを１１４ｂ〜１１６ｂ、端末Aで受信し格納されたデータを1１４ａ〜１１６ａで示す。端末Cが送信する場合も同様で、それぞれ１１７ｃ〜１１９ｃと１１７ａ〜１１９ａで示す。
【００１６】
なお、一つの端末が送信するデータは複数個のデータを含んでいるため、図１５上ではアドレスが連続したデータを＃１〜＃３で示す(例： 端末A上の端末B送信データは＃１が１１４ａ、＃２が１１５ａ、＃３が１１６ａ)。以上のように、サイクリック通信では、一つの端末上のサイクリック用メモリ１１ａを参照することで、ネットワーク４上に接続されている全ての端末のデータが、メモリイメージで参照できることを特徴としている。
【００１７】
図１６はサイクリック通信のタイミング図（概略）である。図１５の通信イメージの通り、サイクリック通信では、一つの端末上のサイクリック用メモリ１１ａを参照することで、ネットワーク４上に接続されている全ての端末のデータが、メモリイメージで参照できることを示している。なお、サイクリック通信フレームは、送信する端末それぞれで持つ非同期タイミングで送信され、全ての端末は全ての通信フレームを受信し、サイクリック用メモリ１１ａに格納することを示している。
【００１８】
図１７はサイクリック用メモリ周辺の詳細ブロック図である。図１６のタイミング図（概略）の中で、端末Bから端末Aへのサイクリック通信データ１１４ａ〜１１６ａが、受信データ１３４ａ〜１３６ａと読出しデータ１４４ａ〜１４６ａになる動作フローを示している。メモリ制御部１２ａは、通信制御部１３ａからの受信データ１３４ａ〜１３６ａとプロセッサ１４ａが読み出すデータ１４４ａ〜１４６ａの要求に従い、メモリバスの競合制御を行い、サイクリック用メモリ１１ａに書込み/読出ししている。
【００１９】
図１８はサイクリック通信のタイミング図（詳細）である。図１６のタイミング図(概略)の中で、サイクリック通信フレームが受信されることにより、サイクリック用メモリ１１ａ内のデータ１１４ａ〜１１６ａが、端末Bの送信周期に従い、１回目→２回目→３回目のデータに変化しており、その間では新旧データが混在している期間があることを示している。混在期間にプロセッサ１４ａが当該アドレスを読出しした場合、サイクリック通信データの中で新旧データの混在状態で読み出されるため、データの同時性が保証できなくなり、プロセッサ内のアプリケーションが誤動作するタイミングがあることを示す。
【００２０】
図１９はサイクリック用メモリのタイミング図（詳細）である。図１８のタイミング図(詳細)の中で、混在期間にプロセッサ１４ａが当該アドレスを読出しした場合、サイクリック通信データの中で新旧データの混在状態で読み出される時の詳細タイミングを示す。データ＃１の１１４ａでは新データを読み出しているが、データ＃２では旧データを読み出したため、データの同時性が保証できなくなり、プロセッサ内のアプリケーションが誤動作するタイミングがあることを示す。
【００２１】
次に、本発明を実施の形態について説明する。図１は図１３に示す構成のシステムの内の一つの端末である端末Aを代表として、実施の形態１に係る端末内部を示すブロック図である。図１の各要素の内、図１３の要素に相当するものには同一の符号を付している。端末１（端末A）は、サイクリック用メモリ１１ａ、メモリ制御部１２ａ、通信制御部１３ａ、プロセッサ（アプリケーション）１４ａ、及びプロセッサ制御部１５ａを備え、図１３と同様に、ネットワーク４に接続された通信制御部１３ａを通して、他の端末２（端末B）、端末３（端末C）等と結ばれている。本実施の形態の端末１は、さらに２１ａ〜２７ａの各部位を追加実装したことを特徴としており、これにより、プロセッサが連続的なアドレスを読出した際にサイクリック通信データの内で新旧データが混在したことをプロセッサが参照できるようにしている。なお、各端末は同一の構成を有するもので、それらの各要素及びデータには符号数字の後にb、c等の接尾語を付けて相当する部分を示している。
【００２２】
以下、２１ａ〜１７ａの各部位を含めて端末１の動作を説明する。通信フレームを受信した際に、通信制御部１３ａは、サイクリック用メモリ１１ａの書込みアドレスの開始アドレスを格納する受信開始アドレス２３ａと、連続書込みした際の最終アドレスを格納する受信最終アドレス２４ａを生成する。同様にプロセッサ制御部１５ａは、上記プロセッサ制御部１５ａが読出しした際に、サイクリック用メモリの読出しアドレスの開始アドレスを格納する読出し開始アドレス２５ａと、連続読出しした際の最終アドレスを格納する読出し最終アドレス２６ａを生成する。混在判定部２７ａは、プロセッサが読出しする際に連続読出ししている時に新データか旧データを識別できる新旧フラグ２２ａと、新旧フラグ２２ａとプロセッサ読出しアドレスからサイクリック通信データの中で、新旧データが混在したかどうかを識別する混在フラグ２１ａと、上記の受信開始アドレス２３ａ、受信最終アドレス２４ａ、読出し開始アドレス２５ａ、及び読出し最終アドレス２６ａから新旧フラグ２２ａを生成するとともに、その新旧フラグ２２ａと読出しアドレスから混在フラグ２１ａを生成する。
【００２３】
図２は実施の形態１におけるサイクリック用メモリの混在判定をするタイミングを示す図である。混在判定するためには、事前にプロセッサ１４ａから混在フラグ２１ａのクリアを行い、これにより新旧フラグ２２ａをクリアすると同時に、その他アドレス２３ａ〜２６ａも０(ゼロ)をセットする。受信開始アドレス２３ａ及び受信最終アドレス２４ａは受信される毎に更新され、読出し開始アドレス２５ａ及び読出し最終アドレス２６ａは読出しされる毎に更新される。新旧フラグ２２ａは最初の読出しがあったときに「新データ読出し」をセットし、以後、旧データが発生すれば「旧データ読出し」をセットする（最初の読出し、或いは、受信されたデータ以外が読み出された場合は「未読出し」をセット）。混在フラグ２１ａは、新旧フラグ２２ａを元に、読出しされたアドレスが新旧データかを判定し、アドレスが連続したサイクリック通信データの中で、新旧データの混在があったかどうかを判定し、混在あり/なし判定結果を格納する。
【００２４】
実施の形態１において、図３は新旧フラグ２２ａの設定フローチャートを、また、図４は混在フラグ２１ａの設定フローチャートをそれぞれ示す。図３のステップＳ３１〜Ｓ３６に従って新旧フラグ２２ａの設定を行ない、図４のステップＳ４１〜Ｓ４９に従って混在フラグ２１ａの設定を行なう。この設定フローに従い、図２に示すタイミングで混在判定を行う。
【００２５】
実施の形態２．
図５は端末Aを代表として、実施の形態２における端末内部を示すブロック図である。図１のブロック図と比較し、アドレステーブル３１ａの部位を追加実装することにより、プロセッサが読み出し後に、このアドレステーブルに従い、再度読出しすることにより、必要最小限のデータのみ再読出しできるようにしている。以下、アドレステーブル３１ａの部位の説明をする。その他の部位は実施の形態１と同じである。
【００２６】
端末１（端末A）は、混在判定部２７ａによりデータ混在した読出しアドレスを全て格納できる混在検出時のアドレステーブル３１ａを具備する。混在検出時のアドレステーブル３１ａは、混在フラグ２１ａのクリアと同時に０(ゼロ)クリアされ、サイクリック通信データの中で新旧データが混在したアドレスを逐次格納できるようにして、アドレスが連続した読出しが完了した後でプロセッサ１４ａが上記アドレステーブルを参照することにより、必要最小限のデータのみ再読出しできるようにする。従来システムでは混在があっても最初から最後までのアドレスを再読出しする必要があり、再読出しするプロセッサ処理があるため、プロセッサ性能が低下する問題があったが、実施の形態２を実現することにより、プロセッサの性能低下を抑制できる。
【００２７】
図６は実施の形態２における混在検出時のアドレステーブル３１ａを生成するタイミング図を示す。アドレステーブル３１ａは、混在フラグ２１ａのクリアと同時に０(混在アドレスなしの意味)クリアされ、例えば、新データ読出し後に旧データが読み出しされたなど、混在フラグ２１ａが混在ありでセットされる条件が発生する度に、読出しアドレスを格納していくことを示している。
【００２８】
実施の形態３．
図７は端末Aを代表として、実施の形態３における端末内部を示すブロック図である。図５のブロック図と比較し、４１ａと４２ａの部位を追加実装することにより、プロセッサが読み出し後に、この再読出しデータメモリ４２ａを参照するだけで、必要最小限のデータのみを簡単に再読出しできるようにしている。以下、４１ａと４２ａの部位の説明をする。その他の部位は実施の形態１及び実施の形態２と同じである。
【００２９】
混在データの再読出し部４１ａは、読出しアドレスの連続性が失われた時に、混在検出時のアドレステーブル３１ａを参照し、混在データ部、及び旧データを再読出しして、再読出しされたデータを再読出しデータメモリ４２ａに格納し、プロセッサ１４ａが簡単に再読出しできるようにする。実施の形態２では、再読出しするプロセッサ処理が残っていたため、プロセッサ性能が低下を抑制するにとどまったが、プロセッサ以外の混在データの再読出し部４１ａで肩代わり処理をすることで、プロセッサの性能を向上させることができる。
【００３０】
図８は実施の形態３における混在データを再読出しするタイミングを示す図である。混在フラグ２１ａのクリアと同時に、再読出しデータメモリ４２ａをクリア（データなしの意味）とし、例えば、読出しアドレスの連続性が失われた時に、混在検出時のアドレステーブル３１ａを参照し、混在データ部、及び旧データを再読出しすることを示している。
【００３１】
実施の形態４．
図９は端末Aを代表として、実施の形態４における端末内部を示すブロック図である。図１のブロック図と比較し、５１ａ〜５４ａの部位を追加実装することにより、プロセッサ１４ａが読み出しする前に、受信周期テーブル５４ａを参照することにより、新旧データが混在するかどうかを予測することで、不要な読出しを抑制することにより、必要最小限の読出しを実現することでプロセッサ性能を大幅に改善できるようにしている。以下、５１ａ〜５４ａの部位の説明をする。その他の部位は実施の形態１と同じである。
【００３２】
サイクリック通信フレームの受信周期はネットワークシステムによって予め既知のはずであり、この受信周期をプロセッサ１４ａが受信周期設定情報５１ａにセットできるようにする。受信周期検出部５２ａは、この受信周期設定情報５１ａを元に、受信周期で初期値に戻る受信カウンタ５３ａを生成し、受信フレーム５が受信されるタイミングで、当該の連続アドレス毎の時間を、受信周期テーブル５４ａに逐次セットする。従来システムではプロセッサ１４ａが読み出しした後で、新旧データの混在を検出する方式のため、プロセッサの余分な処理が発生していたが、プロセッサ１４ａが読み出しする前に受信周期テーブル５４ａを参照し、新旧データの混在タイミングを予測し回避することが可能となるため、再読出しするプロセッサ処理を無くすことで、更なるプロセッサ性能向上を実現できる。
【００３３】
図１０は実施の形態４における受信周期テーブル５４ａを生成するタイミングを示す図である。サイクリック通信フレームを受信する毎に、当該の連続アドレスに対応する時間を受信カウンタ５３ａを基準に、受信周期テーブル５４ａに格納することを示している。
【００３４】
実施の形態５．
図１１は端末Aを代表として、実施の形態５における端末内部を示すブロック図である。図９のブロック図と比較し、６１ａの部位を追加実装することにより、プロセッサ１４ａ以外の処理手順で新旧データの混在予測をする方式とすることにより、プロセッサ１４ａが読出し要求すると同時に混在予測をして、混在する場合には即座にリトライ要求させることで、不要な読出しを緊急停止させることにより、必要最小限の読出しを実現することでプロセッサ性能を大幅に改善できるとともに、プロセッサ処理を簡易化するようにしている。以下、６１ａの部位の説明をする。その他の部位は実施の形態１及び実施の形態４と同じである。
【００３５】
読出し競合検出部６１ａは、プロセッサ１４ａから読出し要求があった際、当該の読出しアドレスが、受信カウンタ５３ａと受信周期テーブル５４ａを参照により予測された新旧データ混在タイミングがどうかを判定する処理と、混在タイミングと判定された場合は、プロセッサ制御部１５ａ経由でプロセッサ１４ａにリトライ要求する機能を具備することにより、実施の形態４ではプロセッサ１４ａが新旧データの混在を予測していた処理を削減できるので、更なるプロセッサ性能向上を実現できる。
【００３６】
図１２は実施の形態５における新旧データの混在を予測し、リトライ要求を生成するタイミングを示す図である。プロセッサ１４ａがサイクリック用メモリ１１ａを読出しする毎に、受信カウンタ５３ａと受信周期テーブル５４ａを参照し、受信カウンタ５３ａの値が、読出し時の当該アドレスに対応する受信周期テーブル５４ａの時間（例えば１）〜読出し期間を加算した時間（例えば１＋４）の間であれば、新旧データが混在することを判定することを示している。
【符号の説明】
【００３７】
１〜３  端末A〜C、
４  ネットワーク、
１１ａ〜１１ｃ  サイクリック用メモリ、
１２ａ〜１２ｃ  メモリ制御部、
１３ａ〜１３ｃ  通信制御部、
１４ａ〜１４ｃ  プロセッサ、
１５ａ〜１５ｃ  プロセッサ制御部、
２１ａ  混在フラグ、
２２ａ  新旧フラグ、
２３ａ  受信開始アドレス、
２４ａ  受信最終アドレス、
２５ａ  読出し開始アドレス、
２６ａ  読出し最終アドレス、
２７ａ  混在判定部、
３１ａ  混在検出時のアドレステーブル、
４１ａ  混在データの再読出し部、
４２ａ  再読出しデータメモリ、
５１ａ  受信周期設定情報、
５２ａ  受信周期検出部、
５３ａ  受信カウンタ、
５４ａ  受信周辺テーブル、
６１ａ  読出し競合検出部。
【図１】
0005738224.tif 000002
【図２】
0005738224.tif 000003
【図３】
0005738224.tif 000004
【図４】
0005738224.tif 000005
【図５】
0005738224.tif 000006
【図６】
0005738224.tif 000007
【図７】
0005738224.tif 000008
【図８】
0005738224.tif 000009
【図９】
0005738224.tif 000010
【図１０】
0005738224.tif 000011
【図１１】
0005738224.tif 000012
【図１２】
0005738224.tif 000013
【図１３】
0005738224.tif 000014
【図１４】
0005738224.tif 000015
【図１５】
0005738224.tif 000016
【図１６】
0005738224.tif 000017
【図１７】
0005738224.tif 000018
【図１８】
0005738224.tif 000019
【図１９】
0005738224.tif 000020