(57)【特許請求の範囲】
【請求項１】
駆動トランジスターと、発光素子と、電圧制限回路と、を含む画素回路を有し、
前記駆動トランジスターおよび前記発光素子は、電源間に直列に接続され、
前記駆動トランジスターは、ゲートおよびソース間の電圧に応じた電流を前記発光素子に流し、
前記発光素子は、前記駆動トランジスターのソースとドレインとの間に流れる電流に応じた輝度で発光し、
前記電圧制限回路は、
一端が前記駆動トランジスターと前記発光素子との接続点に接続され、他端が所定電位の給電線に接続されたダイオードであり、前記駆動トランジスターのドレインおよびソース間の電圧が所定値を超えないように制限し、
前記給電線には、
前記電源の一方であって、前記発光素子の二端子のうち前記駆動トランジスターとの非接続点の電位を基準とした電圧、前記発光素子の閾値電圧および前記ダイオードの閾値電圧の和に相当する電位が供給される
ことを特徴とする電気光学装置。
【請求項２】
前記ダイオードは、ダイオード接続されたトランジスターまたはダイオード素子である
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記画素回路は、複数の走査線と複数のデータ線との交差に対応して設けられ、
前記複数の走査線と、前記複数のデータ線と、前記画素回路とは、同一の基板に形成され、
前記走査線が選択されたときに前記データ線の電位が前記駆動トランジスターのゲートに保持される
ことを特徴とする請求項１または２に記載の電気光学装置。
【請求項４】
前記画素回路の発光素子とは別の発光素子である第１素子と、
前記電圧制限回路のダイオードとは別のダイオードである第２素子と、
前記第１素子の両端電圧と、前記第２素子の両端電圧と、前記駆動トランジスターとの非接続点の電位を基準とした電圧と、を加算して、前記給電線に供給する回路と、
を含み、
前記第１素子、および、前記第２素子を、それぞれ前記基板に形成した
ことを特徴とする請求項３に記載の電気光学装置。
【請求項５】
前記発光素子は、画素電極及び共通電極を備え、前記画素電極は前記駆動トランジスターを介して、固定電位が印加された電源線に接続され、
前記共通電極の電位が可変に設定されることで、電圧可変の電源が構成される
ことを特徴とする請求項１に記載の電気光学装置。 
【請求項６】
駆動トランジスターと、発光素子と、電圧制限回路と、を含む画素回路を有し、
前記駆動トランジスターおよび前記発光素子が電源間に直列に接続され、
前記発光素子に、前記駆動トランジスターのゲートおよびソース間の電圧に応じた電流を流し、
前記発光素子を 二端子間に流れる電流に応じた輝度で発光させる、
電気光学装置の電源供給方法であって、
前記電圧制限回路は、
一端が前記駆動トランジスターと前記発光素子との接続点に接続され、他端が所定電位の給電線に接続されたダイオードであり、
前記給電線には、
前記電源の一方であって、前記発光素子の二端子のうち前記駆動トランジスターとの非接続点の電位を基準とした電圧、前記発光素子の閾値電圧および前記ダイオードの閾値電圧の和に相当する電位が供給され、
前記ダイオードは、
前記電源の電圧を高くしても、前記駆動トランジスターのドレインおよびソース間の電圧が所定値を超えないように制限する
ことを特徴とする電気光学装置の電源供給方法。
【請求項７】
請求項１乃至５のいずれかに記載の電気光学装置を備える
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスターの破壊を防止した電気光学装置、電気光学装置の電源供給方法および電子機器に関する。
【背景技術】
【０００２】
近年、有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子などの発光素子を用いた電気光学装置が各種提案されている。この電気光学装置では、ガラス基板に、走査線とデータ線とを配線するとともに、走査線とデータ線との交差に対応して画素回路を形成することが一般的である。この画素回路には、上記発光素子のほか、当該発光素子に電流を流すための駆動トランジスターが含められる。このため、駆動トランジスターは、薄膜トランジスターで構成される。
一方、この種の電気光学装置では、小型化・高精細化の要求が強い。このため近年では、ガラス基板ではなく、シリコン基板に、画素回路を形成する技術が提案されている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１５２１１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、シリコン基板に画素回路を形成する構成では、トランジスターの小型化が容易となるが、その反面、トランジスターの耐圧が低下する。このため、特に発光素子に流す電流によっては、耐圧を超えた電圧が駆動トランジスターに印加されて、破壊に至ってしまう可能性が指摘された。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、発光素子に電流を流す駆動トランジスターの破壊を防止した電気光学装置、電気光学装置の電源供給方法および電子機器を提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するために本発明に係る電気光学装置は、駆動トランジスターと、発光素子と、電圧制限回路と、を含む画素回路を有し、前記駆動トランジスターおよび前記発光素子は、電源間に直列に接続され、前記駆動トランジスターは、ゲートおよびソース間の電圧に応じた電流を前記発光素子に流し、前記発光素子は、前記駆動トランジスターのソースとドレインとの間に流れる電流に応じた輝度で発光し、前記電圧制限回路は、一端が前記駆動トランジスターと前記発光素子との接続点に接続され、他端が所定電位の給電線に接続されたダイオードであり、前記駆動トランジスターのドレインおよびソース間の電圧が所定値を超えないように制限し、前記給電線には、前記電源の一方であって、前記発光素子の二端子のうち前記駆動トランジスターとの非接続点の電位を基準とした電圧、前記発光素子の閾値電圧および前記ダイオードの閾値電圧の和に相当する電位が供給されることを特徴とする。本発明によれば、発光素子に電流を流す駆動トランジスターの破壊を防止することが可能になる。
【０００６】
本発明において、前記ダイオードは、ダイオード接続されたトランジスターまたはダイオード素子である態様が好ましい。この態様によれば、画素回路に追加されるダイオードとしては、トランジスターまたはダイオード素子で済む。
【０００７】
また、本発明において、前記画素回路は、複数の走査線と複数のデータ線との交差に対応して設けられ、前記複数の走査線と、前記複数のデータ線と、前記画素回路とは、同一の基板に形成され、前記走査線が選択されたときに前記データ線の電位が前記駆動トランジスターのゲートに保持される構成が好ましい。この態様において、前記発光素子の閾値電圧を得るための第１素子、および、前記ダイオードの閾値電圧を得るための第２素子を、それぞれ前記基板に形成した態様が好ましい。この態様によれば、第１素子および第２素子が、発光素子やダイオードとともに同じ基板に形成される。
本発明において、前記発光素子は、画素電極及び共通電極を備え、前記画素電極は前記駆動トランジスターを介して、固定電位が印加された電源線に接続され、前記共通電極の電位が可変に設定されることで、前記電圧可変の電源が構成される構成が好ましい。
なお、本発明は、電気光学装置のほか、電気光学装置の電源供給方法や、当該電気光学装置を有する電子機器として概念することも可能である。電子機器は、典型的には、ヘッドマウント・ディスプレイや電子ビューファイダーのなどの表示装置が挙げられる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態に係る電気光学装置を示す斜視図である。
【図２】電気光学装置における各部の配置を示す平面図である。
【図３】電気光学装置の電気的な構成を示すブロック図である。
【図４】電気光学装置における画素回路を示す図である。
【図５】電気光学装置におけるバイアス電圧発生回路を示す図である。
【図６】電気光学装置の動作を示す図である。
【図７】電気光学装置の各種電位を示す図である。
【図８】駆動トランジスターとＯＬＥＤとの動作点を示す図である。
【図９】応用・変形例に係る電気光学装置（その１）の画素回路を示す図である。
【図１０】応用・変形例に係る電気光学装置（その２）の画素回路を示す図である。
【図１１】応用・変形例に係る電気光学装置（その３）の構成を示す図である。
【図１２】実施形態に係る電気光学装置を用いたＨＭＤを示す斜視図である。
【図１３】ＨＭＤの光学構成を示す図である。
【図１４】比較例に係る画素回路を示す図である。
【図１５】比較例の駆動トランジスターとＯＬＥＤとの動作点を示す図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明を実施するための形態について説明する。
図１は、本発明の実施形態に係る電気光学装置１を示す斜視図である。
この図に示される電気光学装置１は、例えばヘッドマウント・ディスプレイ（ＨＭＤ）に適用されて画像を表示するマイクロ・ディスプレイ１０を含む。マイクロ・ディスプレイ１０は、後述するようにシリコン基板に複数の画素回路や当該画素回路を駆動する周辺回路などが形成された有機ＥＬ装置であり、画素回路にはＯＬＥＤが含まれる。
マイクロ・ディスプレイ１０は、画素回路の配列領域に対応して開口するケース１２に収納されるとともに、ＦＰＣ（Flexible Printed Circuits）基板１４の一端が接続されている。ＦＰＣ基板１４の他端には、複数の端子１６が設けられて、図示省略された回路モジュールに接続される。なお、端子１６に接続される回路モジュールは、マイクロ・ディスプレイ１０の電源および制御回路を兼ねており、ＦＰＣ基板１４を介して各種の電位を給電するほか、データ信号や制御信号などを供給する。
【００１０】
図２は、マイクロ・ディスプレイ１０において各部の配置を示す平面図であり、図３は、マイクロ・ディスプレイ１０における電気的な構成を示すブロック図である。なお、図２においては、説明の便宜上、図１におけるケース１２を取り外した状態としている。
図２において、表示部１００は、平面視したときに例えば対角で１インチ以下であって、左右方向に横長の長方形の形状となっている。詳細について図３を参照すると、表示部１００には、ｍ行の走査線１１２が図において左右方向に沿って設けられ、ｎ列のデータ線１１４が、上下方向に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられている。画素回路１１０は、ｍ行の走査線１１２とｎ列のデータ線１１４との各交差に対応して、マトリクス状に配列している。
【００１１】
ｍ、ｎは、いずれも自然数である。また、走査線１１２および画素回路１１０のマトリクスのうち、行を便宜的に区別するために、図３において上から順に１、２、３、…、（ｍ−１）、ｍ行と呼ぶ場合がある。同様にデータ線１１４および画素回路１１０のマトリクスの列を便宜的に区別するために、図３において左から順に１、２、３、…、（ｎ−１）、ｎ列と呼ぶ場合がある。
【００１２】
２つの走査線駆動回路１４０は、図２に示されるように表示部１００に対して左右の両隣にそれぞれ配置する。詳細には図３に示されるように、２つの走査線駆動回路１４０は、ｍ行の走査線１１２の各々を両側からそれぞれ駆動する構成となっている。
走査線駆動回路１４０の各々は、上記回路モジュールから同じ制御信号Ｃtryが供給されて、１、２、３、…、（ｍ−１）、ｍ行目の走査線１１２にそれぞれ同じ走査信号Ｇwr(1)、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m-1)、Ｇwr(m)を供給する。
なお、この供給の際に、走査信号の遅延が問題にならないのであれば、走査線駆動回路１４０を片側１個だけの構成でも良い。
【００１３】
図２に示されるように、データ線駆動回路１５０は、ＦＰＣ基板１４の接続箇所と表示部１００との間に配置する。図３に示されるように、データ線駆動回路１５０には、上記回路モジュールから画像信号Ｖd、制御信号Ｃtrxが供給される。データ線駆動回路１５０は、制御信号Ｃtrxにしたがって、画像信号Ｖdを、１、２、３、…、（ｎ−１）、ｎ列目のデータ線１１４に、データ信号Ｖd(1)、Ｖd(2)、Ｖd(3)、…、Ｖd(n-1)、Ｖd(n)として供給する。
【００１４】
図２に示されるように、マイクロ・ディスプレイ１０において表示部１００の外側にあって、例えば右下隅にはバイアス生成回路１６０が配置する。バイアス生成回路１６０は、後述する論理信号の電源のほか、図３に示されるように電位Ｖel、Ｖctなどからバイアス電位Ｖaを生成するが、詳細については後述する。電位Ｖel、Ｖctは、上記回路モジュールからＦＰＣ基板１４を介して供給される。電位Ｖel、Ｖctは、バイアス生成回路１６０によるバイアス電位Ｖaとともに表示部１００に供給される。
【００１５】
図４は、画素回路１１０の回路図である。この図においては、ｉ行目及び当該ｉ行目に対し下側で隣り合う（ｉ＋１）行目の走査線１１２と、ｊ列目及び当該ｊ列目に対し右側で隣り合う（ｊ＋１）列目のデータ線１１４との交差に対応する２×２の計４画素分の画素回路１１０が示されている。ここで、ｉ、（ｉ＋１）は、画素回路１１０が配列する行を一般的に示す場合の記号であって、１以上ｍ以下の整数である。同様に、ｊ、（ｊ＋１）は、画素回路１１０が配列する列を一般的に示す場合の記号であって、１以上ｎ以下の整数である。
【００１６】
図４に示されるように、各画素回路１１０は、ｐチャネル型ＭＯＳ（Metal Oxide Semiconductor）のトランジスター１２２、１２４、１２６と、キャパシター１２８と、発光素子であるＯＬＥＤ１３０とを含む。各画素回路１１０については互いに同一構成なので、ｉ行ｊ列に位置するもので代表して説明する。ｉ行ｊ列の画素回路１１０において、トランジスター１２２は、スイッチングトランジスターとして機能するものであり、そのゲートノードはｉ行目の走査線１１２に接続される一方、そのドレインノードはｊ列目のデータ線１１４に接続され、そのソースノードはキャパシター１２８の一端と、トランジスター１２４のゲートノードとにそれぞれ接続されている。
【００１７】
キャパシター１２８の他端は、トランジスター１２４のソースノードとともに、画素回路１１０において電源高位側の電位Ｖelを給電する給電線１１６に接続されている。トランジスター１２４のドレインノードは、ＯＬＥＤ１３０のアノード、トランジスター１２６のゲートノードおよびドレインノードにそれぞれ接続されている。
ＯＬＥＤ１３０のアノードは、画素回路１１０毎に個別に設けられる画素電極である。一方、ＯＬＥＤ１３０のカソードは、画素回路１１０のすべてにわたった共通電極１１８であり、電源低位側の電位Ｖctが給電されている。ＯＬＥＤ１３０は、互いに対向するアノードとカソードとで有機ＥＬ材料からなる発光層を挟持した素子であり、アノードからカソードに向かって流れる電流に応じた輝度にて発光する。
【００１８】
一方、電圧制限回路のトランジスター１２６は、そのソースノードが所定電位としてのバイアス電位Ｖaが給電される給電線１１７に各画素回路１１０にわたって共通接続されている。トランジスター１２６は、ゲートノードがドレインノードに接続されているので、ソースノードからドレインノードに向かう方向を順方向とするダイオードとして機能する。
【００１９】
なお、表示部１００における画素回路１１０は、走査線駆動回路１４０、データ線駆動回路１５０およびバイアス生成回路１６０とともにシリコン基板に形成される。
このうち、走査線駆動回路１４０が出力する走査信号Ｇwr(1)〜Ｇwr(m)は、ＨまたはＬレベルで規定される論理信号である。このため、走査線駆動回路１４０は、電源の高位側を電位Ｖddとし、低位側を電位ＶssとするＣＭＯＳ論理回路の集合体となっている。
一方、画素回路１１０を小サイズかつ狭ピッチで形成しやすいように、トランジスター１２２、１２４、１２６は、すべて同一の例えばｐチャネル型にするとともに、その基板電位を例えば高位側の電位Ｖddとしている。
【００２０】
図４において、Ｇwr(i)、Ｇwr(i+1)は、それぞれｉ、（ｉ＋１）行目の走査線１１２に供給される走査信号を示し、また、Ｖd(j)、Ｖd(j+1)は、それぞれｊ、（ｊ＋１）列目のデータ線１１４に供給されるデータ信号を示している。
また便宜的に、ｉ行ｊ列の画素回路１１０においてトランジスター１２４のゲートノードについてｇ(i,j)と表記している。トランジスター１２４のドレインノード、トランジスター１２６のゲートノード、ドレインノード、および、ＯＬＥＤ１３０のアノードの接続点をノードＡとしている。
なお、キャパシター１２８については、トランジスター１２４のゲートノードに寄生する容量を用いることができる場合がある。
【００２１】
図５は、バイアス生成回路１６０の回路図である。
この図において、ＯＬＥＤ１３０ａは、ＯＬＥＤ１３０の閾値電圧Ｖth_oledを取得するための第１素子である。このため例えばＯＬＥＤ１３０ａのカソードは接地される一方、アノードは抵抗素子Ｒaを介して電源の高位側の電位Ｖddの給電線に接続されている。この接続状態において抵抗素子Ｒaは、ＯＬＥＤ１３０ａに流れる電流を低く抑えた上で、ＯＬＥＤ１３０ａのアノード・カソード間の電圧が、ＯＬＥＤ１３０の閾値電圧Ｖth_oledにほぼ等しくなるように抵抗値が調整される。このため、ボルデージフォロアのオペアンプ１６１から出力される電圧は、閾値電圧Ｖth_oledであるとみなすことができる。
なお、ＯＬＥＤ１３０ａは、ＯＬＥＤ１３０と同構造であるが、表示部１００の外側領域に設けられる。また、ＯＬＥＤ１３０ａの印加電圧は、ほぼ閾値電圧Ｖth_oledであり、発光し始める電圧である。このため、ＯＬＥＤ１３０ａが表示部１００における表示に影響を与えることはない。
また、本実施形態において接地電位については、論理信号の低位側の電位Ｖssとしている。
【００２２】
ダイオード１２６ａは、ダイオード接続されたトランジスター１２６の閾値電圧Ｖth_diodeを取得するための第２素子である。このため例えば、ダイオード１２６ａのカソードは接地される一方、カソードは抵抗素子Ｒbを介して例えば電位Ｖelの給電線に接続されている。この接続状態において抵抗素子Ｒbは、ダイオード１２６ａに流れる電流を低く抑えた上で、ダイオード１２６ａのアノード・カソード間の電圧が、ダイオード接続されたトランジスター１２６の閾値電圧Ｖth_diodeにほぼ等しくなるように抵抗値が調整される。このため、ボルデージフォロアのオペアンプ１６２によって出力される電圧は、閾値電圧Ｖth_diodeであるとみなすことができる。なお、ダイオード１２６ａについては、トランジスター１２６と同サイズのトランジスターをダイオード接続した構成としても良い。
【００２３】
オペアンプ１６３を含む加算回路１６４には、閾値電圧Ｖth_oled、Ｖth_diode、および、接地電位と電位Ｖctとの差に相当する電圧が供給される。加算回路１６４は、これらの加算電圧を反転して出力し、オペアンプ１６５を含む反転回路１６６は、当該反転加算電圧を再反転してバイアス電位Ｖaとして出力する。このため、本実施形態においてバイアス電位Ｖaは、ＯＬＥＤ１３０においてトランジスター１２４のドレインノードとの非接続点である電位Ｖctを基準にしてみたときに、接地電位と電位Ｖctとの差に相当する電圧、閾値電圧Ｖth_oledおよび閾値電圧Ｖth_diodeを加算した電位となる。なお、このバイアス電位Ｖaについては、接地電位を基準にしてみたときに、閾値電圧Ｖth_oledおよび閾値電圧Ｖth_diodeを加算した電位となる。
【００２４】
図６は、マイクロ・ディスプレイ１０の表示動作を示す図であり、走査信号およびデータ信号の波形の一例を示している。
この図に示されるように、走査信号Ｇwr(1)、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m-1)、Ｇwr(m)は、走査線駆動回路１４０によって各フレームにわたって水平走査期間（Ｈ）毎に順次選択されて排他的にＬレベルとなる。
なお、本説明において、フレームとは、１カット（コマ）分の画像をマイクロ・ディスプレイ１０に表示させるのに要する期間をいい、垂直走査周波数が６０Ｈｚであれば、その１周期分の１６．６７ミリ秒の期間をいう。また、走査線駆動回路１４０は、上述したように電源の高位側を電位Ｖddとし、低位側を電位Ｖssとしているので、走査信号のＨレベルは電位Ｖddに相当し、Ｌレベルは電位Ｖssに相当する。
【００２５】
さて、ｉ行目の走査線１１２が選択されて走査信号Ｇwr(i)がＨレベルからＬレベルになったとき、ｊ列目のデータ線１１４には、ｉ行ｊ列の輝度の目標値に応じた電位のデータ信号Ｖd(j)がデータ線駆動回路１５０によって供給される。
【００２６】
ｉ行ｊ列の画素回路１１０において走査信号Ｇwr(i)がＬレベルになると、トランジスター１２２がオンするので、ゲートノードｇ(i,j)がｊ列目のデータ線１１４に電気的に接続された状態になる。このため、ゲートノードｇ(i,j)の電位は、図６において上矢印で示されるように、データ信号Ｖd(j)の電位になる。このとき、トランジスター１２４は、ゲートノードｇ(i,j)とソースノードとの電位差、すなわち電圧Ｖgsに応じた電流ＩdsをＯＬＥＤ１３０に流す一方、キャパシター１２８は、トランジスター１２４におけるゲート・ソース間の電圧Ｖgsを保持する。
【００２７】
ｉ行目の走査線１１２の選択が終了して走査信号Ｇwr(i)がＨレベルになったとき、トランジスター１２２がオンからオフに切り替わる。トランジスター１２２がオフに切り替わっても、当該トランジスター１２２がオンしていたときのトランジスター１２４のゲートノードの電位は、ゲート・ソース間の電圧Ｖgsとしてキャパシター１２８によって保持されている。このため、トランジスター１２２がオフしても、トランジスター１２４は、キャパシター１２８による保持電圧に応じた電流を、次回ｉ行目の走査線１１２が再び選択されるまで、ＯＬＥＤ１３０に流し続ける。このため、ｉ行ｊ列の画素回路１１０において、ＯＬＥＤ１３０は、ｉ行目が選択されたときのデータ信号Ｖd（j)の電位に応じた輝度で、１フレームに相当する期間にわたって発光し続けることになる。
【００２８】
なお、ｉ行目においては、ｊ列目以外の画素回路１１０においても、対応するデータ線１１４に供給されたデータ信号の電位に応じた輝度で発光する。また、ここではｉ行目の走査線１１２に対応する画素回路１１０で説明しているが、走査線１１２は、１、２、３、…、（ｍ−１）、ｍ行目という順番で選択される結果、画素回路１１０の各々は、それぞれ目標値に応じた輝度で発光することになる。このような動作は、フレーム毎に繰り返される。
また、図６においては、論理信号である走査信号の電位スケールよりも、データ信号Ｖd(j)、ゲートノードｇ(i,j)の電位スケールを便宜的に拡大している。
【００２９】
本実施形態に係る電気光学装置１の優位性を説明する前に、本実施形態の比較例について説明する。
図１４は、比較例に係る画素回路の構成を示す図であり、図４に比べてトランジスター１２６および給電線１１７を有していない。
マイクロ・ディスプレイ１０を、画素回路１１０や当該画素回路１１０を駆動する周辺回路とともに形成する場合に、当該周辺回路のうち、少なくとも走査線駆動回路１４０は電位Ｖdd、Ｖssを電源とする。このため、図１４に示した比較例の画素回路１１０では、電源の電位Ｖel、Ｖctを、それぞれ電位Ｖdd、Ｖssに一致させている。
【００３０】
図１５は、この構成におけるトランジスター１２４とＯＬＥＤ１３０との電圧−電流特性を示す図である。この図に示されるように、トランジスター１２４のゲート・ソース間の電圧Ｖgsが高くなるにつれて、ソースからドレインに流れる電流Ｉdsが多くなる。なお、トランジスター１２４は、ｐチャネル型としているので、ゲートノードｇ(i,j)が電位Ｖel（Ｖdd）よりも低くなるにつれて、電流Ｉdsが多く流れる。
このとき、電流Ｉdsが多くなるにつれて、ＯＬＥＤ１３０におけるアノード・カソード間の電圧Ｖoledが高くなる。ここで、電流Ｉdsに対するトランジスター１２４およびＯＬＥＤ１３０の動作点は、両特性の交点で示される。電流Ｉdsを規定するのは，トランジスター１２４におけるゲート・ソース間の電圧Ｖgsであり、これは、電位Ｖel（Ｖdd）とデータ信号の電位との差である。データ信号で定まる電圧Ｖgsは、ＯＬＥＤ１３０に流す電流Ｉdsを飽和領域において規定しようとするが、ＯＬＥＤ１３０を高輝度で発光させる場合、すなわち、多くの電流が流れる場合の動作点Ｂは、ＯＬＥＤ１３０におけるアノード・カソード間の電圧Ｖoledが高いためにトランジスター１２４の線形領域に入ってしまう。このため、高輝度側においては電圧Ｖgsで規定される電流をＯＬＥＤ１３０に十分に流すことができなくなる。換言すれば、目標とする輝度でＯＬＥＤ１３０を十分に発光させることができなくなるのである。
【００３１】
そこで、高輝度側において電圧Ｖgsに応じた電流をＯＬＥＤ１３０に十分に流すために、図７に示されるように、例えば画素回路１１０において電源の低位側である電位Ｖct、すなわちＯＬＥＤ１３０のカソードに給電される電位Ｖctを、それまで共用していた論理信号の低位側電位Ｖssから独立させて、電位Ｖssよりも低く調整する構成が考えられた。
【００３２】
図８は、電位Ｖctを電位Ｖssよりも低く調整した構成における電圧−電流特性を示す図であり、トランジスター１２４については実線で、比較例におけるＯＬＥＤ１３０については破線で、それぞれ示されている。
この図に示されるように、ＯＬＥＤ１３０の電圧−電流特性は、トランジスター１２４における飽和領域に移動することになるので、高輝度側において電圧Ｖgsで規定される電流をＯＬＥＤ１３０に流すことが可能になる。
【００３３】
しかしながら、低輝度側においてＯＬＥＤ１３０に少ない電流を流す場合、ＯＬＥＤ１３０におけるアノード・カソード間の電圧Ｖoledが低くなるために、その分、トランジスター１２４のドレイン・ソース間の電圧Ｖdsが高くなる。さらに、この構成においては、画素回路１１０における電源電圧（Ｖdd−Ｖct）は、比較例の電源電圧（Ｖdd−Ｖss）よりも拡大している。
このため、低輝度側では、ドレイン・ソース間に耐圧以上の電圧が印加されて、トランジスター１２４が破壊される可能性が生じてしまう。特に、画素回路１１０を小サイズかつ狭ピッチで形成するにつれて、トランジスターの耐圧が低下するので、マイクロ・ディスプレイ１０の小型化・高精細化を阻む大きな要因になり得る。
【００３４】
これに対して、本実施形態においてトランジスター１２４のドレインとＯＬＥＤ１３０のアノードとの接続点であるノードＡには、給電線１１７によってバイアス電位Ｖaが、ダイオード接続されたトランジスター１２６を介して供給される。バイアス電位Ｖaは、上述したように接地電位を基準にして閾値電圧Ｖth_oledおよびＶth_diodeを加算した電位であり、このうち、閾値電圧Ｖth_diodeの成分については、ダイオード接続されたトランジスター１２６によって相殺される。
このため、本実施形態において、ノードＡは、接地電位を基準にして閾値電圧Ｖth_oledを加算した電位を下回ることはない。したがって、本実施形態において、電位Ｖctを電位Ｖssよりも低くしても、トランジスター１２４のドレイン・ソース間には、当初の電源電圧（Ｖdd−Ｖss）、すなわち所定値を超える電圧が印加されることはないので、耐圧を超えることによる破壊が防止されることになる。
【００３５】
換言すれば、本実施形態において、電位Ｖctを電位Ｖssよりも低くした場合に、低輝度側で発光させるためにＯＬＥＤ１３０のアノード・カソード間電圧Ｖoledが低くなってノードＡが接地電位を基準にして閾値電圧Ｖth_oledを加算した電位を下回りそうになると、バイアス電位Ｖaによって電流がＯＬＥＤ１３０に流れ始める。このため、図８において実線Ｃで示されるように、ＯＬＥＤ１３０からみれば、アノード・カソード間の電圧ＶoledがＶoled(min)よりも低くならないように、逆にトランジスター１２４からみればドレイン・ソース間の電圧Ｖdsが、電源電圧（Ｖdd−Ｖct）から最小値Ｖoled(min)を減じたＶds(max)を超えないように、制限される。
【００３６】
なお、ＯＬＥＤ１３０において、アノード・カソード間が電圧Ｖoled(min)よりも低くならない、ということは、アノードからカソードに向かって流れる電流が所定値以下にはならない、ということでもある。このため、低輝度側では一定値以下の階調表現ができなくなる。ただし、後述するヘッドマウント・ディスプレイのようにハーフミラーを用いて、外の様子を示す透過像に、マイクロ・ディスプレイ１０による表示画像を重ねて映し出す構成では、低輝度側における階調表現の悪化が問題になりにくい。すなわち、極端にいえば、マイクロ・ディスプレイ１０の表示画像をオフにしても、透過像が映し出されているので、低輝度側における階調表現の悪化を視認しくいのである。
【００３７】
＜応用・変形例＞
なお、本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の応用・変形が可能である。また、次に述べる応用・変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。
【００３８】
＜その１．ダイオード接続＞
実施形態においては、各画素回路１１０において、ノードＡと給電線１１７との間にトランジスター１２６をそれぞれ設けるとともに、ノードＡの側が順方向となるようにダイオード接続したが、これに限られない。例えば、図４におけるトランジスター１２６を、図９に示されるように、アノードが給電線１１７に接続され、カソードがノードＡに接続されたダイオード素子１３６に置き換えても良い。すなわち、本説明において、ダイオードとは、ダイオード接続したトランジスターのほか、ダイオード素子の単体を含む概念である。
【００３９】
＜その２．発光期間制御用トランジスター＞
実施形態においては、トランジスターの１２４のドレインノードにＯＬＥＤ１３０のアノードを直接的に接続する構成にしたが、図１０に示されるように、トランジスターの１２４のドレインノードとＯＬＥＤ１３０のアノードとの間に、発光期間を制御するトランジスター１２５を設けて、間接的に接続する構成としても良い。詳細には、トランジスター１２５のソースノードは、トランジスター１２４のドレインノードに接続され、トランジスター１２５のドレインノードは、ＯＬＥＤ１３０のアノード、トランジスター１２６のドレインノードおよびゲートノードにそれぞれ接続されている。
【００４０】
トランジスター１２５のゲートノードには、例えば走査信号に同期した制御信号が行毎に供給される。例えばｉ、（ｉ＋１）行目のトランジスター１２５のゲートノードには、制御信号Ｇel(i)、Ｇel（i+1)が供給される。これにより、走査信号がＨレベルである期間において、制御信号がＬレベルとなってトランジスター１２５をオンさせる期間の割合を各行にわたって揃えることができる。
なお、トランジスター１２５がオンしているときの等価回路は、図４そのものであるので、トランジスター１２４およびＯＬＥＤ１３０が電源間に直列接続される点、および、トランジスター１２４がゲート・ソース間の電圧Ｖgsに応じた電流ＩdsをＯＬＥＤ１３０に流す点において、上述した実施形態となんら変わることはない。
この回路構成では、ＯＬＥＤ１３０に電流を流すトランジスター１２４にくわえ、ＯＬＥＤ１３０の発光期間を制御するトランジスター１２５のソース・ドレイン間の電圧についても、耐圧を超えないように保護される。
【００４１】
＜その３．バイアス生成回路＞
実施形態においては、バイアス生成回路１６０を、マイクロ・ディスプレイ１０を構成するシリコン基板に周辺回路として形成したが、これに限られない。
バイアス生成回路１６０には、オペアンプ１６１、１６２、１６３、１６５などのアナログ回路を含むので、同一シリコン基板に形成すると、論理回路として動作する走査線駆動回路１４０などのノイズの影響を受けやすい。一方、ＯＬＥＤ１３０ａは、閾値電圧Ｖth_oledを取得するために設けられるので、できるだけＯＬＥＤ１３０と同一条件で形成するのが好ましい。ダイオード１２６ａについても、閾値電圧Ｖth_diodeを取得するために設けられるので、できるだけトランジスター１２６と条件を揃えて形成するのが好ましいといえる。
【００４２】
そこで、図１１に示されるように、ＯＬＥＤ１３０ａとダイオード１２６ａとについては、マイクロ・ディスプレイ１０の領域１６０ａに形成し、他の回路要素については、例えばＦＰＣ基板１４に実装されたＩＣ回路１６０ｂで構成して、当該ＩＣ回路１６０ｂがバイアス電位Ｖaを表示部１００にＦＰＣ基板１４を介して供給しても良い。
また、ＯＬＥＤ１３０ａおよびダイオード１２６ａ以外の回路要素については、ＩＣ回路１６０ｂではなく、上述した回路モジュールに含める構成としても良い。
【００４３】
＜その４．バイアス電位＞
実施形態においては給電線１１７に供給されるバイアス電位Ｖaを、接地電位を基準にしてみたときに、閾値電圧Ｖth_oledおよび閾値電圧Ｖth_diodeを加算した電位としたが、これに限られない。すなわち、電位Ｖctを電位Ｖssよりも低くしても、トランジスター１２４におけるドレイン・ソース間に耐圧を超える電圧が印加されないように、制限する構成であれば良い。
【００４４】
＜その５．その他＞
実施形態において、画素回路１１０のトランジスター１２２、１２４、１２６（１２５）についてはｐチャネル型としたが、ｎチャネル型としても良い。また、小サイズ、狭ピッチの要求が強くなければ、ｐチャネル型およびｎチャネル型を混在させても良い。
また、発光素子は、ＯＬＥＤ以外の素子であっても良い。例えば、無機発光ダイオードやＬＥＤ（Light Emitting Diode）であってもよい。要は、二端子間に流れる電流に応じた輝度で発光するとともに、当該電流に応じて端子間電圧が変化して、トランジスター１２４のドレイン・ソース間の電圧を変動させる素子であれば良い。
さらに、画素回路１１０の電源高位側は、電位Ｖelについては、図７に示されるように、論理信号の高位側の電位Ｖdd以下としても良い。
【００４５】
＜電子機器＞
次に、実施形態に係るマイクロ・ディスプレイ１０を適用したヘッドマウント・ディスプレイについて説明する。
【００４６】
図１２は、ヘッドマウント・ディスプレイの外観を示す図であり、図１３は、その光学的な構成を示す図である。
まず、図１２に示されるように、ヘッドマウント・ディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１や、ブリッジ３２、レンズ３０１Ｒ、３０１Ｌを有する。また、ヘッドマウント・ディスプレイ３００は、図１３に示されるように、ブリッジ３２近傍において左眼用のマイクロ・ディスプレイ１０Ｌと右眼用のマイクロ・ディスプレイ１０Ｒとを有する。
マイクロ・ディスプレイ１０Ｌの画像表示面は、図１３において左側となるように配置している。これによってマイクロ・ディスプレイ１０Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、マイクロ・ディスプレイ１０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。
マイクロ・ディスプレイ１０Ｒの画像表示面は、マイクロ・ディスプレイ１０Ｌとは反対の右側となるように配置している。これによってマイクロ・ディスプレイ１０Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、マイクロ・ディスプレイ１０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。
【００４７】
この構成において、ヘッドマウント・ディスプレイ３００の装着者は、マイクロ・ディスプレイ１０Ｌ、１０Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で見ることができる。
また、このヘッドマウント・ディスプレイ３００において、視差を伴う両眼映像のうち、左眼用映像をマイクロ・ディスプレイ１０Ｌに表示させ、右眼用映像をマイクロ・ディスプレイ１０Ｒに表示させると、装着者に対し、表示された映像があたかも奥行きや立体感を持つかのように知覚させることができる（３Ｄ表示）。
【００４８】
なお、マイクロ・ディスプレイ１０については、ヘッドマウント・ディスプレイ３００のほかにも、ビデオカメラや、レンズ交換式のデジタルカメラなどにおける電子式ビューファインダーとしても適用可能である。
【符号の説明】
【００４９】
１…電気光学装置、１０…マイクロ・ディスプレイ、１００…表示部、１１０…画素回路、１１２…走査線、１１４…データ線、１１６、１１７…給電線、１１８…共通電極、１２２、１２４、１２６…トランジスター、１２８…キャパシター、１３０…ＯＬＥＤ、１３６…ダイオード素子、１４０…走査線駆動回路、１５０…データ線駆動回路、１６０…バイアス生成回路、３００…ヘッドマウント・ディスプレイ。
【図１】
0005733077.tif 000002
【図２】
0005733077.tif 000003
【図３】
0005733077.tif 000004
【図４】
0005733077.tif 000005
【図５】
0005733077.tif 000006
【図６】
0005733077.tif 000007
【図７】
0005733077.tif 000008
【図８】
0005733077.tif 000009
【図９】
0005733077.tif 000010
【図１０】
0005733077.tif 000011
【図１１】
0005733077.tif 000012
【図１２】
0005733077.tif 000013
【図１３】
0005733077.tif 000014
【図１４】
0005733077.tif 000015
【図１５】
0005733077.tif 000016