(57)【特許請求の範囲】
【請求項１】
ゲートパルスを受信するゲートラインと、データ電圧が印加されるデータラインと、第１共通電圧を受けるメインストレージラインと、メイン画素及びサブ画素を含む画素と、前記メイン画素に接続される第１ドレイン電極及び前記サブ画素に接続される第２ドレイン電極を含み、前記ゲートライン及び前記データラインに電気的に接続され、前記ゲートパルスに応答して前記データ電圧を前記第１及び第２ドレイン電極に出力する薄膜トランジスタとが備えられたアレイ基板と、
前記アレイ基板と対向して結合する対向基板と、
前記アレイ基板と前記対向基板との間に介在する液晶層と、を含み、
前記画素は、
前記第１共通電圧の供給を受けるメインストレージ電極と、
前記データ電圧がメイン画素電圧として印加され、前記メインストレージ電極とオーバーラップし、前記第１共通電圧の電圧レベル変化によって前記メイン画素電圧が変化するメイン画素電極と、
前記データ電圧がサブ画素電圧として印加され、前記メインストレージ電極とオーバーラップせず、前記第１共通電圧の電圧レベル変化によって前記サブ画素電圧が変化しないサブ画素電極と、を含み、
前記ゲートパルスは、水平走査時間の間維持されるゲートオン電圧と、水平走査時間を除く残りの垂直走査時間の間維持されるゲートオフ電圧とを含み、
前記第１共通電圧は、基準電圧より高い第２電圧と前記基準電圧より低い第１電圧との間で２フレームを１周期として電圧レベルが変動し、前記ゲートオン電圧が発生して一定の時間が経過したシフト時点において前記第１電圧から前記第２電圧にシフトする電圧であって、前記シフト時点は、前記ゲートオン電圧から前記ゲートオフ電圧に低下した第１時点から、第１時点Ｔ１から１フレーム周期が経過した第２時点Ｔ２までの範囲内に存在する時点であり、
前記液晶層の液晶は、誘電率異方性（Δε）が、−３．８＜Δε＜−２．２であり、
前記液晶層の液晶は、弾性定数比率（Ｋ３３／Ｋ１１）が、１．１５４＜Ｋ３３／Ｋ１１＜１．５であることを特徴とする液晶表示パネル。
【請求項２】
前記液晶層の液晶は、誘電率異方性（Δε）が、−３．６＜Δε＜−２．７であることを特徴とする請求項１に記載の液晶表示パネル。
【請求項３】
前記液晶層の液晶は、弾性定数比率（Ｋ３３／Ｋ１１）が、１．１５５＜Ｋ３３／Ｋ１１＜１．３８５であることを特徴とする請求項１に記載の液晶表示パネル。
【請求項４】
前記液晶層の液晶は、弾性定数比率（Ｋ３３／Ｋ１１）が、１．１５５＜Ｋ３３／Ｋ１１＜１．３８５であることを特徴とする請求項２に記載の液晶表示パネル。
【請求項５】
前記メイン画素電極と前記サブ画素電極との面積比率は、１：１〜１：１．２であることを特徴とする請求項１に記載の液晶表示パネル。
【請求項６】
前記メイン画素は、前記メインストレージ電極及び前記メイン画素電極により形成される第１ストレージキャパシタと、前記メイン画素電極、前記液晶層及び共通電極により形成される第１液晶キャパシタを含み、前記共通電極は、前記基準電圧の電圧レベルに一定に維持される第２共通電圧が印加され、
前記サブ画素は、前記サブ画素電極、前記液晶層及び前記共通電極により形成される第２液晶キャパシタを含み、
前記薄膜トランジスタは、水平走査時間の間に前記ゲートオン電圧に応答してターンオンされて、前記データ電圧を前記第１及び第２ドレイン電極に出力し、前記水平走査時間が経過するとターンオフされて、前記第１及び第２ドレイン電極を各々電気的に分離することを特徴とすることを特徴とする請求項１に記載の液晶表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示パネルに関し、さらに詳しくは、ストレージ電極の電圧変化によってメイン画素電極とサブ画素電極に印加する電圧を各々異なるものとして、広視野角特性を確保する液晶表示パネルに関する。
【背景技術】
【０００２】
最近、液晶表示パネルの狭い視野角を改善するために、広視野角特性を有するＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、及びＳ−ＰＶＡ（Ｓｕｐｅｒ−Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モードといった液晶表示パネルが開発されてきた。
【０００３】
一般に、Ｓ−ＰＶＡモードの液晶表示パネルは、二つのサブ画素からなる画素領域を備える。二つのサブ画素は、互いに異なる階調を有するドメインを画素領域に形成するため、互いに異なる電圧が印加されるメイン画素電極及びサブ画素電極を備える。このとき、液晶表示パネルを見る人間の目は、メイン画素電極及びサブ画素電極から各々表示される二つの階調の平均階調を見ているように認識するので、平均階調以下にガンマカーブが歪んだ場合でも、側面視野角が低下することを防止する。従って、液晶表示パネルの側面視認性を改善することができる。
【０００４】
一方、Ｓ−ＰＶＡモードの液晶表示パネルは、駆動方式によってＣＣ（Ｃｏｕｐｌｉｎｇ  Ｃａｐａｃｉｔｏｒ）−タイプの駆動方式とＴＴ（Ｔｗｏ  Ｔｒａｎｓｉｓｔｏｒ）−タイプの駆動方式に区分される。
【０００５】
ＣＣ−タイプの駆動方式（以下、「ＣＣ−タイプ」と称する。）は、メイン画素電極とサブ画素電極との間にカップリングキャパシタが挿入され、カップリングキャパシタが、メイン画素電極に印加されるメイン画素電圧の電圧レベルを降下させることによって、サブ画素電極にその降下された電圧を、メイン画素電圧より低いサブ画素電圧として印加する駆動方式である。
【０００６】
ＴＴ−タイプの駆動方式（以下、「ＴＴ−タイプ」と称する。）は、二つの薄膜トランジスタを利用して、メイン及びサブ画素電極に、互いに異なる電圧レベルを有するメイン及びサブ画素電圧を、各々印加する駆動方式である。
【０００７】
ところで、ＣＣ−タイプは、構造的特徴によってＴＴ−タイプに比べて全体的に輝度特性が低く、相対的に側面視認性指数も低い。一方、ＴＴ−タイプは、ＣＣ−タイプに比べて輝度特性及び側面視認性指数が優れているが、二つの薄膜トランジスタを駆動させるので、液晶表示パネルの製造原価が上昇し、ゲート制御信号によって制御される薄膜トランジスタの数もＣＣ−タイプの２倍となり、高速駆動方式を適用するには不利である。
【０００８】
一方、ストレージスイング方式は、画素電極とオーバーラップするストレージ電極に印加する電圧を変化させて、広視野角を実現する方式である。ストレージスイング方式の場合、輝度特性及び側面視認性指数が優れており、製造原価を上昇させる要因が少なく、高速駆動方式を適用するにも有利である。ただし、ストレージスイング方式の場合、ストレージ電極に印加する電圧変動幅を増加させると輝度特性及び側面視認性は向上するが、ストレージ電極に印加する電圧変動幅を過度に増加させるとブラック輝度が上昇してコントラスト比が急激に減少する。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、上述の問題点に鑑みてなされたもので、その目的は、輝度特性及び側面視認性を最大化し、ブラック輝度の上昇を抑制してコントラスト比の低下を防止することができるストレージスイング方式の液晶表示パネルを提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成すべく、本発明の液晶表示パネルは、画素電極と、画素電極にデータ電圧を伝達する薄膜トランジスタとが備えられたアレイ基板と、アレイ基板と対向して結合する対向基板と、アレイ基板と対向基板との間に介在する液晶層と、を含み、画素電極は、電圧レベルが変化する共通電圧の供給を受けるメインストレージ電極（ＭＳＥ）と、データ電圧がメイン画素電圧として印加され、メインストレージ電極とオーバーラップし、共通電圧の電圧レベル変化によってメイン画素電圧が変化するメイン画素電極（ＭＰＥ）と、データ電圧がサブ画素電圧として印加され、メインストレージ電極とオーバーラップせず、共通電圧の電圧レベル変化によってサブ画素電圧が変化しないサブ画素電極（ＳＰＥ）と、を含む。
【００１１】
このとき、液晶層の液晶の誘電率異方性値（Δε）は、−３．８＜Δε＜−２．２であり、好ましくは−３．６＜Δε＜−２．７であることを特徴とする。
【００１２】
また、液晶層の液晶の弾性係数比率（Ｋ３３／Ｋ１１）は、１．１５４＜Ｋ３３／Ｋ１１＜１．５であり、好ましくは１．１５５＜Ｋ３３／Ｋ１１＜１．３８５であることを特徴とする。
【００１３】
誘電率異方性値と弾性係数比率は、二つのうち一つだけ前記範囲内で選択してもよく、二つ全てを前記範囲内で選択してもよい。
【００１４】
一方、メイン画素電極とサブ画素電極との面積比率は、１：１〜１：１．２の範囲内で選択されることが好ましい。
【発明の効果】
【００１５】
本発明による液晶表示パネルは、前述の範囲内で誘電率異方性及び／または弾性定数比率を有する液晶を採用することによって、ブラック表示の透過率の上昇を最大限に抑制した状態でメインストレージ電極の電圧変化幅を最大限に増加させることができる。これによって、高輝度特性及び高い側面視認性を確保し且つ高コントラスト比を維持することができる。
【発明を実施するための最良の形態】
【００１６】
以下、添付図面に基づいて本発明の好ましい実施の形態をさらに詳細に説明する。特許請求の範囲に記載された「共通電圧」は、後述する、交流形態の「第１共通電圧Ｖｃｏｍ１」を意味する。
【００１７】
図１は、本発明の実施の形態による液晶表示パネルを部分的に切断して示した分解斜視図である。
【００１８】
図１を参照すると、本発明の実施の形態による液晶表示パネル１００は、アレイ基板１１０と、アレイ基板１１０と対向して結合する対向基板１２０と、アレイ基板１１０と対向基板１２０との間に介在する液晶層（図１には図示せず）と、を含む。
【００１９】
アレイ基板１１０は、ゲートラインＧＬｎ、データラインＤＬｍ、メインストレージラインＭＳＬ、サブストレージラインＳＳＬ、デュアルドレイン構造の薄膜トランジスタＴＦＴ、及び画素ＰＸを含む。
【００２０】
ゲートラインＧＬｎは、第１方向Ｄ１に延長され、ゲートパルスＧｎを受信する。ここで、ゲートパルスＧｎは、水平走査時間１Ｈの間維持されるゲートオン電圧と、水平走査時間１Ｈを除く残りの垂直走査時間の間維持されるゲートオフ電圧とを含む。
【００２１】
データラインＤＬｍは、第１方向Ｄ１と実質的に直交する第２方向Ｄ２に延長され、ゲートラインＧＬｎと絶縁して交差し、データ電圧Ｖｄを受ける。
【００２２】
メインストレージラインＭＳＬは、ゲートラインＧＬｎと互いに平行に延長され、交流形態またはパルス形態の第１共通電圧Ｖｃｏｍ１を受ける。
【００２３】
サブストレージラインＳＳＬは、メインストレージラインＭＳＬと互いに平行に延長され、直流形態の第２共通電圧Ｖｃｏｍ２を受ける。
【００２４】
薄膜トランジスタＴＦＴは、ゲートラインＧＬｎとデータラインＤＬｍに電気的に接続されて、ゲートパルスＧｎに応答してデータ電圧Ｖｄを画素ＰＸに提供する。ここで、デュアルドレイン構造の薄膜トランジスタＴＦＴは、第１及び第２ドレイン電極ＤＥ１，ＤＥ２を含む。
【００２５】
画素ＰＸは、メイン画素ＭＰ及びサブ画素ＳＰを含む。
【００２６】
メイン画素ＭＰは、薄膜トランジスタＴＦＴの第１ドレイン電極ＤＥ１に接続され、サブ画素ＳＰは、薄膜トランジスタＴＦＴの第２ドレイン電極ＤＥ２に接続される。
【００２７】
メイン画素ＭＰは、第１ストレージキャパシタＣｓｔ１及び第１液晶キャパシタＣｌｃ１を含む。第１ストレージキャパシタＣｓｔ１は、メインストレージ電極ＭＳＥ、絶縁層、及びメイン画素電極ＭＰＥにより形成される。ここで、メインストレージ電極ＭＳＥは、メイン画素電極ＭＰＥにオーバーラップして、メインストレージラインＭＳＬの一部として構成される。従って、メインストレージ電極ＭＳＥには、交流形態の第１共通電圧Ｖｃｏｍ１が印加される。第１液晶キャパシタＣｌｃ１は、メイン画素電極ＭＰＥ、液晶層、及び共通電極ＣＥにより形成される。ここで、メイン画素電極ＭＰＥには、薄膜トランジスタＴＦＴより、水平走査時間１Ｈの間にデータ電圧Ｖｄが印加され、共通電極ＣＥには直流形態の第２共通電圧Ｖｃｏｍ２が印加される。
【００２８】
サブ画素ＳＰは、第２ストレージキャパシタＣｓｔ２及び第２液晶キャパシタＣｌｃ２を含む。第２ストレージキャパシタＣｓｔ２は、サブストレージ電極ＳＳＥ、絶縁層、及びサブ画素電極ＳＰＥにより形成される。ここで、サブストレージ電極ＳＳＥは、サブ画素電極ＳＰＥにオーバーラップして、サブストレージラインＳＳＬの一部として構成される。従って、サブストレージ電極ＳＳＥには直流形態の第２共通電圧Ｖｃｏｍ２が印加される。第２液晶キャパシタＣｌｃ２は、サブ画素電極ＳＰＥ、液晶層、及び共通電極ＣＥにより形成される。ここで、サブ画素電極ＳＰＥには水平走査時間１Ｈの間データ電圧Ｖｄが印加され、共通電極ＣＥには直流形態の第２共通電圧Ｖｃｏｍ２が印加される。
【００２９】
対向基板１２０は、アレイ基板１１０と結合されて本発明の液晶表示パネル１００を構成する。ここで、対向基板１２０は、共通電極層（図１には図示せず）を有し、第２共通電圧Ｖｃｏｍ２を受ける。一方、第１及び第２液晶キャパシタＣｌｃ１、Ｃｌｃ２の一端に形成される共通電極ＣＥは、メイン画素電極ＭＰＥとサブ画素電極ＳＰＥに各々オーバーラップして、共通電極層の一部として構成される。従って、共通電極ＣＥには、第２共通電圧Ｖｃｏｍ２が印加される。
【００３０】
液晶層は、アレイ基板１１０と対向基板１２０との間に介在し、アレイ基板１１０及び対向基板１２０と共に結合されることによって液晶表示パネル１００を形成する。
【００３１】
一方、本実施の形態では、サブ画素ＳＰが第２ストレージキャパシタＣｓｔ２を含むように構成されているが、これは本発明において必須的なものではない。従って、第２ストレージキャパシタＣｓｔ２は省略してもよい。本実施の形態では、共通電極ＣＥとサブストレージ電極ＳＳＥの両方に第２共通電圧Ｖｃｏｍ２が印加されるように構成されているが、互いに異なる電圧を印加してもよい。
【００３２】
以下、図２及び図３を参照して、図１に示した前記液晶表示パネル１００を詳細に説明する。
【００３３】
図２は、図１に示した液晶表示パネル１００のレイアウト図であり、図３は、図２のＩ−Ｉ’線に沿う断面図である。ここで、図２には、図３に示したブラックマトリクス１２２が示されていない。これは、図２のレイアウト図を簡略に示して図面の理解をより良好なものとするためである。
【００３４】
図２及び図３を参照すると、前述のように、液晶表示パネル１００は、アレイ基板１１０と、アレイ基板１１０と対向して結合する対向基板１２０と、アレイ基板１１０と対向基板１２０との間に介在する液晶層１３０（図３にて図示）とを含む。
【００３５】
アレイ基板１１０は、第１ベース基板１１１、第１ベース基板１１１上に形成されるゲートラインＧＬｎ、データラインＤＬｍ、薄膜トランジスタＴＦＴ、及び画素ＰＸを含む。
【００３６】
ゲートラインＧＬｎは、第１方向Ｄ１に延長され、データラインＤＬｍは、第１方向Ｄ１と実質的に直交する第２方向Ｄ２に延長され、ゲートラインＧＬｎと絶縁して交差する。
【００３７】
薄膜トランジスタＴＦＴは、ゲートラインＧＬｎとデータラインＤＬｍに電気的に接続される。薄膜トランジスタＴＦＴのゲート電極ＧＥは、ゲートラインＧＬｎから分岐し、ソース電極ＳＥは、データラインＤＬｍから分岐して形成される。薄膜トランジスタＴＦＴの第１ドレイン電極ＤＥ１は、メイン画素電極ＭＰＥに電気的に接続され、第２ドレイン電極ＤＥ２は、サブ画素電極ＳＰＥに電気的に接続される。
【００３８】
薄膜トランジスタＴＦＴは、ゲートラインＧＬｎに印加されるゲートオン電圧Ｇｏｎに応答してデータラインＤＬｍに印加されるデータ電圧Ｖｄを第１及び第２ドレイン電極ＤＥ１，ＤＥ２に出力する。従って、メイン画素電極ＭＰＥ及びサブ画素電極ＳＰＥには、薄膜トランジスタＴＦＴを介してデータ電圧Ｖｄが各々印加される。
【００３９】
図１に示した通り、メイン画素ＭＰは、第1ストレージキャパシタＣｓｔ１を形成するメイン画素電極ＭＰＥ及びメインストレージ電極ＭＳＥを含み、サブ画素ＳＰは、第２ストレージキャパシタＣｓｔ２を形成するサブ画素電極ＳＰＥ及びサブストレージ電極ＳＳＥを含む。
【００４０】
図２において、メイン画素電極ＭＰＥは、第１コンタクトホールＣ１を通して薄膜トランジスタＴＦＴの第１ドレイン電極ＤＥ１に電気的に接続されてデータ電圧Ｖｄを受ける。サブ画素電極ＳＰＥは、第２コンタクトホールＣ２を通して薄膜トランジスタＴＦＴの第２ドレイン電極ＤＥ２に電気的に接続されてデータ電圧Ｖｄを受ける。
【００４１】
メイン画素電極ＭＰＥ及びサブ画素電極ＳＰＥは一定間隔に離隔して配置される。従って、ゲートオン電圧Ｇｏｎが印加される水平走査時間１Ｈの間には薄膜トランジスタＴＦＴを介してメイン画素電極ＭＰＥ及びサブ画素電極ＳＰＥは電気的に接続されるが、１Ｈが経過して薄膜トランジスタＴＦＴがターンオフされると、メイン画素電極ＭＰＥ及びサブ画素電極ＳＰＥは互いに電気的に分離される。ここで、一つの画素領域内でメイン画素電極ＭＰＥ及びサブ画素電極ＳＰＥが互いに離隔した領域は、画素電極の一部が除去された領域であって、図３において第１開口部０１として定義している。
【００４２】
メインストレージ電極ＭＳＥは、第１方向Ｄ１に延長され、メイン画素電極ＭＰＥとオーバーラップする。
【００４３】
メインストレージ電極ＭＳＥには、基準電圧Ｖｒ（図４にて図示）とは異なる極性を有する第１共通電圧Ｖｃｏｍ１が印加される。メインストレージ電極ＭＳＥに印加される第１共通電圧Ｖｃｏｍ１の極性は周期的に反転する。
【００４４】
サブストレージ電極ＳＳＥは、メインストレージ電極ＭＳＥとゲート電極ＧＥとの間に配置され、サブ画素電極ＳＰＥとオーバーラップする。サブストレージ電極ＳＳＥには、基準電圧Ｖｒと同じ電圧レベルに一定に維持される第２共通電圧Ｖｃｏｍ２が印加される。
【００４５】
対向基板１２０は、ブラックマトリクス１２２、カラーフィルタ層１２３、及び共通電極層１２４を含む。ブラックマトリクス１２２は、遮光性物質からなり一つの画素の非有効領域に配置されて光漏れ現象を防止する。カラーフィルタ層１２３は、レッド、グリーン及びブルーの画素からなり、一つの画素の有効領域に配置される。共通電極層１２４は、ブラックマトリクス１２２及びカラーフィルタ層１２３の全体を覆うように形成され、直流形態の第２共通電圧Ｖｃｏｍ２を受ける。一方、図３ではカラーフィルタ層１２３が対向基板１２０に備えられた例を示したが、アレイ基板１１０に備えてもよい。
【００４６】
図４は、図１乃至図３に示した画素ＰＸに印加される信号の応答波形を示す図である。
【００４７】
図４を参照すると、水平走査時間１Ｈの間にゲートオン電圧Ｇｏｎに応答して薄膜トランジスタＴＦＴがターンオンされると、ソース電極ＳＥに印加されるデータ電圧Ｖｄは第１ドレイン電極ＤＥ１及び第２ドレイン電極ＤＥ２に出力される。
【００４８】
水平走査時間１Ｈが経過すると、薄膜トランジスタＴＦＴはターンオフされ、第１ドレイン電極ＤＥ１及び第２ドレイン電極ＤＥ２は各々電気的に分離される。
【００４９】
メインストレージ電極ＭＳＥには交流形態の第１共通電圧Ｖｃｏｍ１が印加される。メイン画素電極ＭＰＥには１Ｈの間データ電圧Ｖｄが印加される。共通電極ＣＥには直流形態の第２共通電圧Ｖｃｏｍ２が印加される。
【００５０】
第１共通電圧Ｖｃｏｍ１は、基準電圧Ｖｒより高い第２電圧Ｖ２と基準電圧Ｖｒより低い第１電圧Ｖ１との間で変動する交流電圧であり、第１共通電圧Ｖｃｏｍ１の一周期の波形は２フレームに相当する。ここで、第２共通電圧Ｖｃｏｍ２は基準電圧Ｖｒの電圧レベルに一定に維持される。
【００５１】
第１共通電圧Ｖｃｏｍ１は、ゲートパルスＧｎの発生時点とデータ電圧Ｖｄの極性とに影響を受ける。第１共通電圧Ｖｃｏｍ１の電圧レベルは、ゲートオン電圧Ｇｏｎが発生して一定の時間が経過した後、より低い第１電圧Ｖ１からより高い第２電圧Ｖ２にシフトする。
【００５２】
第１共通電圧Ｖｃｏｍ１のシフト時点Ｔｓは、ゲートパルスＧｎがゲートオン電圧Ｇｏｎからゲートオフ電圧Ｇｏｆｆに低下した第１時点Ｔ１から、第１時点Ｔ１から１フレーム周期が経過した第２時点Ｔ２までの範囲内に存在する。本発明の一例として、シフト時点Ｔｓは、第１時点Ｔ１から、第１時点Ｔ１から１／２フレーム周期が経過した第３時点Ｔ３までの範囲内に存在する。
【００５３】
一方、第１共通電圧Ｖｃｏｍ１の電圧レベルは、データ電圧Ｖｄの極性によってシフトアップまたはシフトダウンする。具体的に、データ電圧Ｖｄが第２共通電圧Ｖｃｏｍ２に対して正極性であると、第１共通電圧Ｖｃｏｍ１は第１電圧Ｖ１から第２電圧Ｖ２にシフトアップする。また、データ電圧Ｖｄが第２共通電圧Ｖｃｏｍ２に対して負極性であると、第１共通電圧Ｖｃｏｍ１は第２電圧Ｖ２から第１電圧Ｖ１にシフトダウンする。
【００５４】
１Ｈの間ゲートオン電圧Ｇｏｎが発生すると、第１液晶キャパシタＣｌｃ１（ＭＰ）及び第２液晶キャパシタＣｌｃ２（ＳＰ）に、各々メイン画素電圧Ｖｐ−ｍ及びサブ画素電圧Ｖｐ−ｓとしてデータ電圧Ｖｄが充電される。ここで、データ電圧Ｖｄが正極性を有すると仮定すると、第１共通電圧Ｖｃｏｍ１はシフト時点Ｔｓでシフトアップする。このように、メインストレージ電極ＭＳＥに印加される第１共通電圧Ｖｃｏｍ１の電圧レベルがＴｓ時点で上昇すると、第１液晶キャパシタＣｌｃ１に充電されたメイン画素電圧Ｖｐ−ｍがシフト電圧Ｖｓだけ上昇する。
【００５５】
従って、シフト時点Ｔｓ以後、第１液晶キャパシタＣｌｃ１に充電されたメイン画素電圧Ｖｐ−ｍは、第２液晶キャパシタＣｌｃ２に充電されたサブ画素電圧Ｖｐ−ｓより高い電圧レベルを有する。
【００５６】
図示してはいないが、データ電圧Ｖｄが負極性を有すると仮定すると、第１共通電圧Ｖｃｏｍ１はシフト時点Ｔｓでシフトダウンする。従って、メインストレージ電極ＭＳＥに印加される第１共通電圧Ｖｃｏｍ１の電圧レベルが低下すると、第１液晶キャパシタＣｌｃ１に充電されたメイン画素電圧Ｖｐ−ｍがシフト電圧Ｖｓだけ低下する。
【００５７】
従って、シフト時点Ｔｓ以後、第１液晶キャパシタＣｌｃ１に充電されたメイン画素電圧Ｖｐ−ｍは、第２液晶キャパシタＣｌｃ２に充電されたサブ画素電圧Ｖｐ−ｓより低い電圧レベルを有する。
【００５８】
前述のように、本発明による液晶表示パネル１００は、メイン画素ＭＰを構成する第１ストレージキャパシタＣｓｔ１のメインストレージ電極ＭＳＥに交流形態（または、デジタル的なパルス電圧形態）の第１共通電圧Ｖｃｏｍ１を印加することによって、第１液晶キャパシタＣｌｃ１に充電されたメイン画素電圧Ｖｐ−ｍと第２液晶キャパシタＣｌｃ２に充電されたサブ画素電圧Ｖｐ−ｓとが、シフト時点Ｔｓから第２時点Ｔ２までの間に、互いに異なる電圧レベルを有するようになる。
【００５９】
従って、データ電圧Ｖｄが印加されると、メイン画素ＭＰの液晶層１３０に含まれる液晶分子とサブ画素ＳＰの液晶層１３０に含まれる液晶分子とは互いに異なる配向角度を有するようになる。これによって、メイン画素ＭＰとサブ画素ＳＰは互いに異なる階調の映像を表示するようになる。使用者は、メイン画素ＭＰとサブ画素ＳＰで表示される二つの映像を混合して視認する。従って、本発明の液晶表示パネル１００の側面視認性を向上させることができる。
【００６０】
一方、本発明の液晶表示パネル１００は、第１共通電圧Ｖｃｏｍ１の変化量によって透過率特性が変化する。図５を参照すると、本発明の液晶表示パネル１００は、第１共通電圧Ｖｃｏｍ１の変化量が増加するほど透過率が増加する。ここで、Ｘ軸は、第１共通電圧Ｖｃｏｍ１の変化量を示し、図４に示した第２電圧Ｖ２と第１電圧Ｖ１との差の値Ｖ２−Ｖ１に対する絶対値|Ｖ２−Ｖ１|を示す。Ｙ軸は光の透過率を示し、Ｙ軸の透過率１００は、従来のＴＴ−タイプの液晶表示パネルの透過率を意味する。
【００６１】
従って、本発明の液晶表示パネル１００は、従来のＴＴ−タイプの液晶表示パネルに比べて向上した輝度特性を有する。しかし、第１共通電圧Ｖｃｏｍ１の変化量を増加させ続けると、ホワイト表示の輝度特性は向上させることができるが、第１共通電圧Ｖｃｏｍ１の変化量によって、ブラック表示の透過率に対応する電圧レベルが上昇してブラック表示が劣化するおそれがある。
【００６２】
従って、第１共通電圧Ｖｃｏｍ１の変化によるブラック表示の劣化を防止することのできる構造を提示する。例えば、ブラック表示の劣化を防止するために液晶のしきい値電圧を上昇させる方案を提示する。このために、本実施の形態では、下述する特定範囲の値を有する誘電率異方性（Δε：ｄｉｅｌｅｃｔｒｉｃ  ａｎｉｓｏｔｒｏｐｙ）と弾性定数比率（Ｋ３３／Ｋ１１：ｅｌａｓｔｉｃ  ｃｏｎｓｔａｎｔ  ｒａｔｉｏ）を有する液晶を採用する。ここで、Δεは、ε‖とε⊥の差の値を表しており、ε‖とε⊥は、各々液晶の長軸方向の誘電率と液晶の短軸方向の誘電率を意味する符号である。また、Ｋ３３／Ｋ１１はＫ３３をＫ１１で割った値であり、Ｋ３３とＫ１１は、各々液晶の曲げ弾性定数（Ｂｅｎｄ  ｅｌａｓｔｉｃ  ｃｏｎｓｔａｎｔ）と液晶のスプレー弾性定数（Ｓｐｌａｙ  ｅｌａｓｔｉｃ  ｃｏｎｓｔａｎｔ）を意味する。
【００６３】
図６は、液晶の誘電率異方性（Δε）による階調電圧と透過率との関係を示すグラフである。
【００６４】
図６を参照すると、グラフＡ、Ｂ、Ｃ、Ｄ、Ｅは各々誘電率異方性（Δε）−２．２、−３、−３．８、−４．６、−５．４に対応する。図６に示すように、グラフＥからグラフＡに移動するほど、各グラフの上昇が始まる地点のしきい値の電圧レベルが次第に上昇する。従って、グラフＡ乃至Ｃに対応する多数の液晶が、グラフＤ及びＥに対応する従来の液晶より高いしきい値電圧を有する。（Ｖｔｈ１＜Ｖｔｈ２＜Ｖｔｈ３＜Ｖｔｈ４）これは、誘電率異方性（Δε）の絶対値が次第に小さくなるほど液晶のしきい値電圧が高くなることを意味する。
【００６５】
また、誘電率異方性（Δε）の絶対値が小さくなるほどブラック表示を表す透過率の範囲において透過率がなだらかに増加する。一般に、垂直配向型液晶表示装置に使用されている液晶は、−３．８の誘電率異方性（Δε）値を有し、グラフＣに対応する。従って、誘電率異方性（Δε）値が−３．８より大きい（別の言い方をすると、絶対値が相対的により小さい）液晶を採用することによって、メインストレージ電圧変化によるブラック表示の透過率の上昇を抑制することができる。適用され得る誘電率異方性（Δε）値の範囲は−３．８＜Δε＜−２．２であり、低誘電率液晶の開発可能範囲及びブラック表示における透過率の上昇の抑制を考慮したより好ましい範囲は−３．６＜Δε＜−２．７である。
図７は、液晶の誘電率異方性（Δε）による第１共通電圧Ｖｃｏｍ１の変化量とシフト電圧Ｖｓとの関係をシミュレーションした結果を示すグラフである。
ここで、図７に示したグラフＡ’、Ｂ’、Ｃ’、Ｄ’、Ｅ’は、各々図６に示したグラフＡ、Ｂ、Ｃ、Ｄ、Ｅと同一な誘電率異方性（Δε）を有するグラフである。また、図７でＸ軸は第１共通電圧Ｖｃｏｍ１の変化量｜Ｖ２−Ｖ１｜を示し、Ｙ軸は図４に示したシフト電圧Ｖｓを示す。
【００６６】
図７を参照すると、グラフＥ’からグラフＡ’にかけて次第にシフト電圧Ｖｓが増加する。例えば、第１共通電圧Ｖｃｏｍ１の変化量が１．５Ｖである地点で、グラフＥ’からグラフＡ’に向かってシフト電圧Ｖｓが増加することが読み取れる。従って、誘電率異方性（Δε）の絶対値が小さいほど、第１液晶キャパシタＣｌｃ１のメイン画素電圧Ｖｐ−ｍの変化量が増加して透過率及び側面視認性がより向上する。また図６を参照すると、絶対値が小さい誘電率異方性（Δε）を有する液晶を選択する場合、しきい値電圧の上昇によってブラック表示の透過率の上昇を抑制し得るが、同一階調電圧に対する透過率が減少する逆効果がある。しかし、図７に示すように、誘電率異方性（Δε）の絶対値が小さいほどシフト電圧Ｖｓが上昇するので、このような透過率の減少をある程度は防ぐことができる。
【００６７】
結果的に、本発明の実施の形態による液晶表示パネルは、−３．８＜Δε＜−２．２（より好ましくは−３．６＜Δε＜−２．７）の範囲の誘電率異方性（Δε）を有する液晶を採用することによって、ブラック表示の透過率の上昇を防止し、より向上した透過率及び側面視認性を確保することができる。
図８は、液晶の弾性定数比率（Ｋ３３／Ｋ１１）による階調電圧と透過率との関係を示すグラフである。
【００６８】
図８で、グラフＦは、従来の液晶の弾性定数比率（Ｋ３３／Ｋ１１＝１．１５４）に対応するグラフであり、グラフＧは本発明の液晶の弾性定数比率（Ｋ３３／Ｋ１１＝１．３８５）に対応するグラフである。
【００６９】
図８を参照すると、透過率が０．０５以下の範囲、即ち、ブラック表示を表す透過率の範囲でグラフＧはグラフＦよりなだらかな上昇曲線を形成する。即ち、弾性定数比率（Ｋ３３／Ｋ１１）が増加するほど、ブラック表示を表す透過率の範囲において透過率の変化幅が減少する。
【００７０】
従って、１．１５４以上の弾性定数比率Ｋ３３／Ｋ１１を有する液晶を採用する場合、シフト電圧Ｖｓによってブラック表示の透過率に対応する電圧が上昇しても、従来の液晶に比べて透過率の変化幅は減少してブラック表示の透過率の増加を抑制することができる。ただし、弾性定数比率（Ｋ３３／Ｋ１１）が過度に増加する場合には、同一の透過率を得るために階調電圧が増加するという副作用があるので、適切な範囲の選択が必要である。この点を考慮して、１．１５５＜Ｋ３３／Ｋ１１＜１．３８５の範囲を有する液晶を選択することが好ましい。最大には１．１５４＜Ｋ３３／Ｋ１１＜１．５の範囲を有する液晶を選択することが好ましい。
【００７１】
また、誘電率異方性（Δε）数値と弾性定数比率（Ｋ３３／Ｋ１１）数値を適切に組み合わせると、透過率を最大化し且つブラック表示の透過率の上昇を最大限に抑制することができる。
【００７２】
一方、本明細書では液晶の誘電率異方性（Δε）と弾性定数比率（Ｋ３３／Ｋ１１）を区分して説明するが、液晶の物性値を互いに有機的に組み合わせることによって本発明で提示する液晶を製造することができる。
【００７３】
また、本発明で提示する液晶は、約１０乃至２０個の液晶を混合した混合液晶である。これは、単一液晶を利用して前述のような特定範囲の物性を有する液晶を製造することが難しいためである。単一液晶の性質は周知のものであり、単一液晶から混合液晶の性質を予測するために、多様なコンピュータプログラムが利用されている。
【００７４】
従って、本発明で提示する特定範囲の誘電率異方性（Δε）と弾性定数比率（Ｋ３３／Ｋ１１）を有する液晶を制作することは当業者には容易であるため、その詳細は省略する。
【００７５】
また、図５乃至図８に示した測定値は、メイン画素電極ＭＰＥとサブ画素電極ＳＰＥとの面積比率が、具体的には１：１．１の条件下で測定された値である。メイン画素電極とサブ画素電極との面積比率は、１：１〜１：１．２の範囲内で選択するのが好ましい。
【００７６】
以上、実施の形態を参照して説明したが、当該技術分野における通常の知識を有する者であれば、本発明の技術的思想及び領域を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、特許請求の範囲に属するものである。
【図面の簡単な説明】
【００７７】
【図１】本発明の実施の形態による液晶表示パネルを部分的に切断して示した分解斜視図である。
【図２】図１に示した液晶表示パネルのレイアウト図である。
【図３】図２のＩ−Ｉ’線に沿う断面図である。
【図４】図１に示した等価回路に対する波形図である。
【図５】本発明の液晶表示パネルの透過率特性を第１共通電圧の変化量によってシミュレーションした結果を示すグラフである。
【図６】液晶の誘電率異方性による階調電圧と透過率との関係を示すグラフである。
【図７】液晶の誘電率異方性による第１共通電圧の変化量とシフト電圧との関係をシミュレーションした結果を示すグラフである。
【図８】液晶の弾性定数比率による階調電圧と透過率との関係を示すグラフである。
【符号の説明】
【００７８】
０１      第１開口部
１００    液晶表示パネル
１１０    アレイ基板
１１１    第１ベース基板
１２０    対向基板
１２２    ブラックマトリクス
１２３    カラーフィルタ層
１２４    共通電極層
１３０    液晶層
ＰＸ      画素
ＭＰ      メイン画素
ＳＰ      サブ画素
【図１】
0005694640.tif 000002
【図２】
0005694640.tif 000003
【図３】
0005694640.tif 000004
【図４】
0005694640.tif 000005
【図５】
0005694640.tif 000006
【図６】
0005694640.tif 000007
【図７】
0005694640.tif 000008
【図８】
0005694640.tif 000009