(57)【特許請求の範囲】
【請求項１】
いわゆるホール効果を利用することによってテストサンプルの電気的特性を決定する方法であって、
前記テストサンプルは、非導電性エリアと、導電性または半導電性のエリアであるテストエリアと、前記非導電性エリアと前記テストエリアとの間に規定される境界とを備え、
前記方法は、平坦なプローブ表面を有するプローブ本体と、前記平坦なプローブ表面に対して平行に前記プローブ本体から延びる第１の多数のプローブアームとを備えるテストプローブの使用を含み、
前記プローブは、個々のプローブアームでそれぞれ支持された第１の多数の導電チップをさらに備え、
前記導電チップは、前記テストエリアとの電気コンタクトを確保するように適合しており、
前記テストエリアを垂直に通過する磁力線を有する磁界を供給するステップと、
プローブを、前記テストエリアの第１位置に運んで、前記第１の多数の導電チップを前記テストエリアと接触させるステップと、
前記第１の多数の導電チップの各々と前記境界との間の最短距離を決定するステップと、
前記第１の多数の導電チップ間の距離を決定するステップと、
前記第１の多数の導電チップのうちの１つの導電チップを電流ソースとして選択し、該選択した１つの導電チップを、前記第１の多数の導電チップのうち前記テストサンプルでの電圧を決定するために用いられる第１および第２導電チップの間に位置決めするステップと、
前記１つの導電チップと前記境界の前記最短距離と、前記第１および前記第２導電チップ間の距離との比が変化するように、一連の測定を行うステップと、
前記一連の測定に基づいて、前記導電性テストエリアの電気的特性を計算するステップとを含む方法。
【請求項２】
前記一連の測定は、多くの同一でない位置で行われた測定で構成される請求項１記載の方法。
【請求項３】
前記プローブアームを前記導電性テストエリアとの接触から外して移動させ、前記プローブを前記導電性テストエリアに対して移動させ、前記導電チップが前記導電性テストエリアと新しい位置で接触するようにして、前記同一でない位置に到達するようにした請求項２記載の方法。
【請求項４】
前記一連の測定は、各測定の電流ソースとして、異なる導電チップを用いて行われた測定で構成される請求項１記載の方法。
【請求項５】
前記境界は、直線状、矩形状、箱形状、正方形状、三角形状、丸形状、多角形状、任意の形状またはこれらの組合せである請求項１〜４のいずれかに記載の方法。
【請求項６】
前記磁界は静止し、あるいは、前記磁界は変化している請求項１〜５のいずれかに記載の方法。
【請求項７】
前記磁界は、２００ｍＴ〜７００ｍＴのオーダー、例えば、４００ｍＴ〜６００ｍＴ、好ましくは、約５００ｍＴの磁界強度を有する請求項６記載の方法。
【請求項８】
前記第１の多数の導電チップは、直線上に位置決めされている請求項１〜７のいずれかに記載の方法。
【請求項９】
前記測定の際、前記プローブは、前記導電チップが位置決めされた前記直線が前記境界の一部に対して平行になるように配向している請求項８記載の方法。
【請求項１０】
前記電気的特性は、シート抵抗、及び／又は活性注入量、及び／又はキャリア移動度である請求項１〜９のいずれかに記載の方法。
【請求項１１】
測定は、データモデルにフィットするようにした請求項１〜１０のいずれかに記載の方法。
【請求項１２】
前記テストエリアは、無限シート計算のための式を用いて前記測定および前記計算が実施可能なサイズを規定している請求項１〜１１のいずれかに記載の方法。
【請求項１３】
前記方法は、有限要素法の使用を含む請求項１〜１２のいずれかに記載の方法。
【請求項１４】
いわゆるホール効果を利用することによってテストサンプルの電気的特性を決定する方法であって、
前記テストサンプルは、非導電性エリアと、導電性テストエリアと、前記非導電性エリアと前記導電性テストエリアとの間に規定される境界とを備え、
前記方法は、平坦なプローブ表面を有するプローブ本体と、前記平坦なプローブ表面に対して平行に前記プローブ本体から延びる４つのプローブアームとを備えるテストプローブの使用を含み、
前記プローブは、個々のプローブアームでそれぞれ支持された４つの導電チップをさらに備え、
前記導電チップは、前記テストエリアとの電気コンタクトを確保するように適合しており、
前記導電性テストエリアに対して垂直な磁界を供給するステップと、
前記プローブを、前記導電性テストエリアの第１位置に運んで、前記４つの導電チップを前記導電性テストエリアと接触させるステップと、
前記境界に対して前記４つの導電チップの各々の位置を決定するステップと、
前記４つの導電チップ間の距離を決定するステップと、
電流ソースとなる１つの導電チップを選択するステップであって、前記１つの導電チップは、前記１つの導電チップが第１および第２導電チップの間に位置決めされ、前記テストサンプルでの電圧を決定するために用いられるように選択されるステップと、
前記１つの導電チップに電流を印加して、前記第１および第２導電チップ間の前記電圧を決定することによって第１の測定を行うステップと、
前記プローブを、前記第１位置から離れた第２位置に移動するステップと、
前記１つの導電チップに電流を印加して、前記第１および第２導電チップ間の前記電圧を決定することによって第２の測定を行うステップと、
前記第１の測定および前記第２の測定に基づいて、前記導電性テストエリアの電気的特性を計算するステップとを含む方法。
【請求項１５】
いわゆるホール効果を利用することによってテストサンプルの電気的特性を決定する方法であって、
前記テストサンプルは、非導電性エリアと、導電性テストエリアと、前記非導電性エリアと前記導電性テストエリアとの間に規定される境界とを備え、
前記方法は、平坦なプローブ表面を有するプローブ本体と、前記平坦なプローブ表面に対して平行に前記プローブ本体から延びる４つのプローブアームとを備えるテストプローブの使用を含み、
前記プローブは、個々のプローブアームでそれぞれ支持された４つの導電チップをさらに備え、
前記導電チップは、前記テストエリアとの電気コンタクトを確保するように適合しており、
前記導電性テストエリアに対して垂直な磁界を供給するステップと、
前記プローブを、前記導電性テストエリアの第１位置に運んで、前記４つの導電チップを前記導電性テストエリアと接触させるステップと、
前記境界に対して前記４つの導電チップの各々の位置を決定するステップと、
前記４つの導電チップ間の距離を決定するステップと、
電流ソースとなる１つの導電チップを選択するステップであって、前記１つの導電チップは、前記１つの導電チップが第１および第２導電チップの間に位置決めされ、前記テストサンプルでの電圧を決定するために用いられるように選択されるステップと、
前記１つの導電チップに電流を印加して、前記第１および第２導電チップ間の前記電圧を決定することによって第１の測定を行うステップと、
前記プローブを、前記第１位置から離れた第２位置に移動するステップと、
前記１つの導電チップに電流を印加して、前記第１および第２導電チップ間の前記電圧を決定することによって第２の測定を行うステップと、
前記第１の測定および前記第２の測定に基づいて、前記導電性テストエリアの電気的特性を計算するステップとを含む方法。
【請求項１６】
請求項１〜１３のいずれかに記載の特徴をさらに含む、請求項１４または１５記載の方法。
【請求項１７】
いわゆるホール効果を利用することによってテストサンプルの電気的特性を決定するシステムであって、
前記テストサンプルは、非導電性エリアと、導電性テストエリアと、前記非導電性エリアと前記導電性テストエリアとの間に規定される境界とを備え、
前記システムは、平坦なプローブ表面を有するプローブ本体と、前記平坦なプローブ表面に対して平行に前記プローブ本体から延びる複数のプローブアームとを有するテストプローブを備え、前記プローブは、個々のプローブアームでそれぞれ支持された複数の導電チップをさらに備え、前記導電チップは、前記テストエリアとの電気コンタクトを確保するように適合しており、前記テストプローブは、テストプローブホルダに受け入れられ、
前記システムは、前記テストサンプルを受け入れて保持するためのテストサンプルホルダを備え、前記テストプローブホルダおよび前記テストサンプルホルダは、互いに相対移動可能であり、
前記システムは、請求項１〜１６のいずれかに記載の方法のソフトウエア実行を含むマイクロプロセッサシステムを備えるようにしたシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テストサンプルの電気的特性を決定する方法に関する。本発明はさらに、テストサンプルの電気的特性を決定するためのシステムに関する。
【背景技術】
【０００２】
関連した方法およびシステムは、例えば、ＤＥ２７  ２６  ９８２Ａ１、ＤＥ４２  ３１  ３９２Ａ１、ＪＰ  ５２  ０６２４７９、ＤＤ  １１０  ９８１  Ａ１、ＵＳ２００４／０１８３５５４、ＵＳ６，９４３，５７１、ＵＳ４，７０３，２５２、ＵＳ５，６９１，６４８、ＵＳ６，７４７，４４５、ＵＳ２００５／０１５１５５２、ＵＳ２００５／００８１６０９、ＵＳ２００５／００６２４４８などの公報で見つけられる。上記特許公報の全てが参照され、これら全ては、全ての目的のために参照によりその全体で本明細書に組み込まれる。
【発明の概要】
【０００３】
本発明に係る方法を、例えば、本発明に係るシステムを用いて実施する場合、好ましくは、テストサンプルの電気的特性を試験または決定するためのプローブが用いられる。プローブは、プローブ本体と、第１の複数の導電チップを支持する支持部とを備えるであろう。チップ支持部は、プローブ本体から延びてもよく、プローブは、テスト装置から導電チップの各々への電気コンタクトを確保するために、第１の複数の導電チップの各々と接続された導電経路をさらに含んでもよい。テスト装置は、好ましくは、信号発生器および測定装置、例えば、電流ソースおよび電圧計などを備える。
【０００４】
プローブのベース部は、テスト装置内のプローブキャリアに取り付け、保持または支持される。テスト装置は、信号発生器、検出及び／又は測定回路、ディスプレイまたは測定結果を出力するための他の出力ユニット、測定を制御するための入力を受ける入力装置、測定結果を保存するための記憶媒体、及び／又は、他の装置、例えば、コンピュータ及び／又はサーバーなどとの通信を確保するための通信装置を備える。テスト装置は、追加の装置またはユニットを備えてもよい。
【０００５】
チップ支持部は、試験されるデバイスまたはサンプルを経由してテスト装置との間で信号を送受信するために、好ましくは導電性である多くのチップを支持する。信号は、ＲＦ，ＨＦ，ＤＣ，ＡＣの信号、または他のいずれのタイプの電気信号でも構わない。信号は、好ましくは、導電経路を通ってテスト装置からテストサンプルまたはデバイスへ送信される。また、テスト装置からプローブ上または中にある導電経路への電気コンタクトを確保するために、コンタクトパッドを設けてもよい。
【０００６】
また、チップ支持部は、少なくとも１つの導電チップをそれぞれ支持する多数のプローブアームで構成してもよい。１つのプローブアームは、例えば、２つのチップを支持してもよく、他は１つだけを支持する。今のところ、本発明に係る方法及び／又はシステムで用いられるプローブは、単一の導電プローブチップをそれぞれ支持する複数のプローブアームを有することが好ましい。プローブは、好都合には４個以上のプローブアーム、例えば、１２個のプローブアームを含んでもよい。
【０００７】
本発明の第１態様は、いわゆるホール効果を利用することによってテストサンプルの電気的特性を決定する方法に関する。テストサンプルは、非導電性エリアと、導電性または半導電性のエリアであるテストエリアと、非導電性エリアとテストエリアとの間に規定される境界またはバリアとを備えてもよい。該方法は、平坦なプローブ表面を有するプローブ本体と、平坦なプローブ表面に対して平行にプローブ本体から延びる第１の多数のプローブアームとを備えるテストプローブの使用を含んでもよい。
【０００８】
プローブは、個々のプローブアームでそれぞれ支持された第１の多数の導電チップをさらに備え、導電チップは、テストエリアとの電気コンタクトを確保するように適合している。
【０００９】
該方法は、テストエリアを垂直に通過する磁力線を有する磁界を供給するステップと、
プローブを、テストエリアの第１位置に運んで、第１の多数の導電チップをテストエリアと接触させるステップと、
第１の多数の導電チップの各々と境界との間の距離を決定するステップと、
第１の多数の導電チップ間の距離を決定するステップと、
電流ソースとなる、前記第１の多数の導電チップのうちの１つの導電チップを選択するステップであって、１つの導電チップは、前記第１の多数の導電チップのうちの第１および第２導電チップの間に位置決めされ、テストサンプルでの電圧を決定するために用いられるステップと、
１つの導電チップと境界の間の距離と、第１および第２導電チップ間の距離との比が変化するように、一連の測定を行うステップと、
一連の測定に基づいて、導電性エリアの電気的特性を計算するステップとを含んでもよい。
【００１０】
テストエリアは、好ましくは、薄膜として基板上または中に形成される。例として、ｎ型またはｐ型の半導電性薄膜、金属薄膜、導電性または半導電性のポリマー薄膜、ＳＩ，ＳｉＧｅ，Ｇｅ，ＧｅＡｓ，ＴａＮ，Ｃｕ，ＮｉＳｉ，ＴｉＳｉ，ＣｏＳｉ，ＮｉＧｅ，シリサイド、ゲルマニドまたはこれらの組合せなどがある。
【００１１】
非導電性エリアについて言及したが、テストエリアの外側にあるエリアは、多くは無視できる導電率を有してもよい。現実には、導電性または半導電性エリア、即ち、テストエリアから、原子はマイグレートしたり拡散したりせず、あるいは他の方法では、支持本体、即ち、非導電性エリアにある材料と混合しない。
【００１２】
実際の自然の実施形態では、上述した境界またはバリアは、数学的意味においてはっきりとは規定できないが、本発明の範囲内と考えられる。
【００１３】
磁界は、好ましくは、磁力線の大部分がテストエリアに対して垂直または法線方向となるように配向する。磁力線は、テストエリアに入り込んだり、遠ざかるように配向してもよい。磁界は、テストサンプル表面に対して垂直または法線方向でない一般的な配向を有してもよいが、テストサンプル表面に対して垂直な磁界成分だけが所望の効果を提供することが考慮される。従って、磁界がテストサンプル表面に対して垂直または法線方向である場合、最大の効果をもたらすことが考慮される。
【００１４】
テストプローブは、ＥＰ１  ０９５  ２８２、およびＵＳ２００４／００５６６７４に開示されたようなものである。使用するプローブは、プローブチップ間が等距離であってもよく、あるいは、距離が変化していてもよく、即ち、２つの隣接プローブチップまたはアーム間は一方の距離であり、他の２つの隣接プローブチップまたはアーム間は他方の距離であるようにしてもよい。使用するプローブは、多数のプローブアームを含んでもよい。特定の代替の実施形態では、境界から異なる距離で別々の測定を取得するために、マルチ(multiple)プローブを用いてもよい。また、マルチプローブは、電流ソース、電流ドレイン、および２つの電圧測定ポイントを確保するために用いてもよい。
【００１５】
プローブは、好ましくは、非導電性材料で製作され、プローブ本体から延びるプローブアームによって支持された導電チップを含む。導電経路は、テスト装置からプローブを通ってテストエリアまでの電気コンタクトを確保するために、プローブおよびプローブアームの上または中に形成してもよい。最初は、テストプローブは、ある種のテストプローブホルダ、例えば、可動アームに受け入れられ、テストサンプルは、テストサンプルホルダ、例えば、固定または可動のアームに受け入れられ、その結果、テストプローブおよびテストサンプルは互いに相対移動可能である。
【００１６】
そして、テストプローブは、テストサンプルと接触するように運ばれ、その結果、プローブアームはテストサンプル表面とのコンタクトを確保する。後述するように、一連の測定が行われ、測定データは、テストサンプルの１つ又はそれ以上の電気的特性を計算するために用いられる。プローブアームと、テストエリアと周囲の非導電性エリアの間にある、テストサンプル上の境界との間の距離を変化させることによって、データセットが得られる。この距離は、これに限定されないが、あるポイントから境界を表すラインまでの最も直接または最短あるいはユークリッド(Euclidian)距離として計算してもよい。好都合には、一連の測定は、多数の異なる位置で実施した測定によって構成してもよい。テストプローブは、異なる測定を実施できる異なる場所に移動してもよい。例えば、プローブは、１つの場所から他の場所へステップ状に移動してもよい。代替またはこれに追加して、一連の測定は、異なる導電チップを各測定のための電流ソースとして用いて実施した測定によって構成してもよい。プローブは複数のチップを備えるため、所定の測定のための電流ソースとしてこれらのプローブの１つを選択してもよく、続く測定では、異なるチップを電流ソースとして使用してもよく、これにより単一のプローブ位置での多重測定が可能になる。
【００１７】
好ましくは、チップを電流ソースとして選び、電圧を測定するための他の２つのチップを選ぶことが可能であり、電圧測定チップは電流ソースに対して非対称で配置される。これは、測定用の最良の開始ポイントを提供すると考えられる。電流ドレインとして機能するプローブチップも選択される。
【００１８】
本発明の教示によれば、境界は、直線状、矩形状、箱形状、正方形状、三角形状、丸形状、多角形状、任意の形状またはこれらの組合せでもよい。異なる境界の形状は、許容できる結果を得るために、異なる近似または異なる数の測定を必要としてもよい。直線状の境界などの比較的簡単な構造は、円形などのより複雑な構造より少ない測定を必要としてもよい。測定の数は、結果で必要とされる精度のレベルにも依存するであろう。本発明の目下好ましい実施形態では、磁界は静止している。好都合には、磁界強度はかなり高い。例えば、磁界は、２００ｍＴ〜７００ｍＴのオーダー、例えば、４００ｍＴ〜６００ｍＴ、好ましくは、約５００ｍＴの磁界強度を有してもよい。比較として、地磁界は、≒０．０５ｍＴのオーダーである。
【００１９】
本発明の有利な実施形態では、第１の多数のプローブチップは、直線上に位置決めしてもよい。さらに、測定の際、プローブは、プローブチップが境界の一部に対して平行に位置決めされるように配向してもよい。プローブが測定の際に移動する場合、プローブは、境界に向かってまたは遠ざかるように、例えば、ステップ状に移動してもよい。代替の実施形態では、測定の際、プローブは、プローブチップが境界の一部に対して非平行に位置決めされるように配向してもよい。さらに代替として、測定の際、プローブは、プローブチップが、異なる時間または測定ポイントで境界の一部に対して平行または非平行に位置決めされるように配向してもよい。
【００２０】
本発明の代替かつ同様に適切な実施形態では、プローブを１つの位置から他の位置へ移動させることによって、同一でない位置に到達するとともに、導電チップは導電性テストエリアと接触している。こうした実施形態では、プローブアームを導電性テストエリアとの接触から外して移動させ、プローブを導電性テストエリアに対して移動させ、導電チップが導電性テストエリアと新しい位置で接触するようにして、同一でない位置に到達してもよい。こうした実施形態は、上記のものと比較して、テストサンプルおよびテストプローブでの摩耗を低減したと考えられる。
【００２１】
本発明の基本的な教示によれば、決定される電気的特性は、シート抵抗、及び／又は活性注入量、及び／又はキャリア移動度を含んでもよい。
【００２２】
最も好都合には、測定は、数値的な方法または解析的な方法を用いてデータモデルにフィットしてもよい。数値的な方法は、有限要素法または他の任意の適切な方法でもよい。
【００２３】
本発明に係る方法は、測定を理論データにフィットさせるための修正率または修正関数を計算することをさらに含んでもよい。修正率または修正関数は、上述した電気的特性のいずれかを決定するように用いてもよい。本発明の特定の一実施形態では、テストエリアは、無限シート計算のための式を用いて測定および計算が実施可能なサイズまたは形状を規定するものでもよい。これらの式は後述する。テストエリアがテストプローブと比べて充分大きな直径を有する場合、テストエリアは、無限シートに近似できると考えられる。これは、相対誤差がどの程度許容されるかにも依存する。
【００２４】
本発明の第２態様は、いわゆるホール効果を利用することによってテストサンプルの電気的特性を決定する方法に関する。テストサンプルは、非導電性エリアと、導電性テストエリアと、非導電性エリアと導電性テストエリアとの間に規定される境界とを備える。該方法は、平坦なプローブ表面を有するプローブ本体と、平坦なプローブ表面に対して平行にプローブ本体から延びる４つのプローブアームとを備えるテストプローブの使用を含む。
【００２５】
プローブは、個々のプローブアームでそれぞれ支持された４つの導電チップをさらに備え、導電チップは、テストエリアとの電気コンタクトを確保するように適合している。
【００２６】
該方法は、導電性テストエリアに対して垂直な磁界を供給するステップと、
プローブを、導電性テストエリアの第１位置に運んで、４つの導電チップを導電性テストエリアと接触させるステップと、
境界に対して４つの導電チップの各々の位置を決定するステップと、
４つの導電チップ間の距離を決定するステップと、
電流ソースとなる１つの導電チップを選択するステップであって、１つの導電チップは、１つの導電チップが第１および第２導電チップの間に位置決めされ、テストサンプルでの電圧を決定するために用いられるように選択されるステップと、
１つの導電チップに電流を印加して、第１および第２導電チップ間の電圧を決定することによって第１の測定を行うステップと、
プローブを、第１位置から離れた第２位置に移動するステップと、
該１つの導電チップに電流を印加して、第１および第２導電チップ間の電圧を決定することによって第２の測定を行うステップと、
第１の測定および第２の測定に基づいて、導電性テストエリアの電気的特性を計算するステップとを含んでもよい。
【００２７】
本発明の第３態様は、いわゆるホール効果を利用することによってテストサンプルの電気的特性を決定する方法に関する。テストサンプルは、非導電性エリアと、導電性テストエリアと、非導電性エリアと導電性テストエリアとの間に規定される境界とを備える。該方法は、平坦なプローブ表面を有するプローブ本体と、平坦なプローブ表面に対して平行にプローブ本体から延びる４つのプローブアームとを備えるテストプローブの使用を含む。
【００２８】
プローブは、個々のプローブアームでそれぞれ支持された４つの導電チップをさらに備え、導電チップは、テストエリアとの電気コンタクトを確保するように適合している。
【００２９】
該方法は、導電性テストエリアに対して垂直な磁界を供給するステップと、
プローブを、導電性テストエリアの第１位置に運んで、４つの導電チップを導電性テストエリアと接触させるステップと、
境界に対して４つの導電チップの各々の位置を決定するステップと、
４つの導電チップ間の距離を決定するステップと、
電流ソースとなる１つの導電チップを選択するステップであって、１つの導電チップは、１つの導電チップが第１および第２導電チップの間に位置決めされ、テストサンプルでの電圧を決定するために用いられるように選択されるステップと、
１つの導電チップに電流を印加して、第１および第２導電チップ間の電圧を決定することによって第１の測定を行うステップと、
プローブを、第１位置から離れた第２位置に移動するステップと、
該１つの導電チップに電流を印加して、第１および第２導電チップ間の電圧を決定することによって第２の測定を行うステップと、
第１の測定および第２の測定に基づいて、導電性テストエリアの電気的特性を計算するステップとを含んでもよい。
【００３０】
第２及び／又は第３態様に係る方法は、第１態様に係る方法の特徴のいずれかをさらに含んでもよい。
【００３１】
本発明の第４態様は、いわゆるホール効果を利用することによってテストサンプルの電気的特性を決定するシステムに関する。前記テストサンプルは、非導電性エリアと、導電性テストエリアと、前記非導電性エリアと前記導電性テストエリアとの間に規定される境界とを備える。
【００３２】
前記システムは、平坦なプローブ表面を有するプローブ本体と、前記平坦なプローブ表面に対して平行に前記プローブ本体から延びる複数のプローブアームとを有するテストプローブを備え、前記プローブは、個々のプローブアームでそれぞれ支持された複数の導電チップをさらに備え、前記導電チップは、前記テストエリアとの電気コンタクトを確保するように適合しており、前記テストプローブは、テストプローブホルダに受け入れられ、
前記システムは、前記テストサンプルを受け入れて保持するためのテストサンプルホルダを備え、前記テストプローブホルダおよび前記テストサンプルホルダは、互いに相対移動可能であり、
前記システムは、本発明の第１、第２及び／又は第３態様に係る方法のいずれかのソフトウエア実行を含むマイクロプロセッサシステムを備える。
【００３３】
文章全体に渡って下記文献が参考になる。
【００３４】
T. Clarysse, A. Moussa, F. Leys, R. Loo, W. Vandervorst, M. C. Benjamin, R. J. Hillard, V. N. Faifer, M. I. Current, R. Lin, and D. H. Petersen, MRS Spring Meeting 2006, San Francisco, US, 197, (2006). Materials research society, Warrendale, US- PA. 
【００３５】
D. H. Petersen, R. Lin, T. M. Hansen, E. Rosseel, W. Vandervorst, C. Markvardsen, D. Kjaer, and P. F. Nielsen, A comparative study of size dependent four-point probe sheet resistance measurement on laser annealed ultra shallow junctions, reviewed and accepted, to be published in JVST B. 
【００３６】
T. Clarysse, P. Eyben, B. Parmentier, B. Van Daele, A Satta, Wilfried Vandervorst, R. Lin, D. H. Petersen, and P. F. Nielsen, Advanced carrier depth profiling on Si and Ge with M4PP, reviewed and accepted, to be published in JVST B. 
【００３７】
C. L. Petersen, R. Lin, D. H. Petersen, and P. F. Nielsen, Micro-scale sheet resistance measurements on Ultra Shallow Junctions, IEEE RTP'06, 2006. 
【００３８】
L. J. van der Pauw, Philips Res. Rep. 13, 1 (1958). 
【００３９】
M. Shur, Physics of Semiconductor Devices, 1990 J. R. Reitz, F. 
【００４０】
J. Milford and R. W. Christy, Foundations of Electromagnetic Theory, third edition, 1979. 
【００４１】
本発明について添付の概略図を参照して説明する。
【図面の簡単な説明】
【００４２】
【図１】電流ソースおよび２つの電圧電極の概略図である。
【図２】境界近くに配置された２つの電流ソースおよび、像空間における２つの修正した鏡像(modified mirror image)の概略図である。
【図３】２つの境界近くに配置された２つの電流ソースおよび、像空間における得られた通常および修正した鏡像の概略図である。
【図４】４つの境界近くに配置された２つの電流ソースおよび、像空間における得られた通常および修正した鏡像の概略図である。
【図５】実験配置の概略図である。
【図６】二の電極構成の概略図である。
【図７】二電極構成の概略図である。
【図８】四点抵抗測定データおよび式の概略プロットである。
【図９】測定データから計算したホール抵抗および、式のプロットの概略図である。
【発明を実施するための形態】
【００４３】
近年、製造技術および従来の特徴付け方法、例えば、従来の四点プローブおよびＳＩＭＳなどがますます複雑になることに起因して、極浅接合(ultra shallow junctions)の電気的特徴付けのための新規な方法が興味のあるものになっている。こうした１つの方法はマイクロ四点プローブ測定であり、これは、均一性の制御および抵抗率（キャリア）プロファイル測定のために、高い空間分解能で正確なシート抵抗測定を可能にする。マイクロ四点プローブは、その小さなサイズのため、接合漏洩電流に対して感度が無く、低いコンタクト力に起因してプローブ侵入を回避する。
【００４４】
キャリア移動度は、数十年間に渡ってファン・デル・パウ(van der Pauw)法によって特徴付けしていた。しかしながら、この方法は、測定が実施可能になる前に、専用の大きなテストエリアおよび多大なサンプル調製を必要とする。本書において、我々は、未パターン（劈開した）の高ドープＧｅおよびＳｉ接合、ならびにパターン化した高ドープＧｅについてのホール効果測定のためのインライン・マイクロ四点プローブの使用を論証する。我々は、活性注入量およびシート抵抗を測定して、キャリア移動度を計算する。
【００４５】
（ホール効果）
電荷キャリア（正孔または電子）が磁界中で移動すると、磁力Ｆｍによって偏向する。この力は、ローレンツ力の法則、式（１）によって与えられる。
【００４６】
【数１】
0005651469.tif 000002
【００４７】
ここで、ｑは電荷、ｖは速度、Ｂは磁界である。定常状態では、モーメントｐ＝ｍｖを備えた電荷キャリアのニュートンの法則は、式（２）で与えられる。
【００４８】
【数２】
0005651469.tif 000003
【００４９】
ここで、τはモーメント緩和時間、Ｅは電界、ｍは電荷キャリアの有効質量である。電界に関して式（２）を解くと、式（３）が得られる。
【００５０】
【数３】
0005651469.tif 000004
【００５１】
モーメント緩和時間は、式（４）のように低電界移動度と関連する。
【００５２】
【数４】
0005651469.tif 000005
【００５３】
ここで、μはキャリア移動度、ｅは素電荷である。平均キャリアモーメントは、式（５）のように記述できる。
【００５４】
【数５】
0005651469.tif 000006
【００５５】
ここで、Ｊは電流密度である。式（４）と式（５）を用いて、式（３）は式（６）に帰着する。
【００５６】
【数６】
0005651469.tif 000007
【００５７】
ｘｙ面での２次元電流フローという特別な場合、式（６）は式（７）に帰着する。
【００５８】
【数７】
0005651469.tif 000008
【００５９】
抵抗率テンソルρおよび導電率テンソルσは、下記のように定義される。
【００６０】
【数８】
0005651469.tif 000009
【００６１】
静的な磁界では、電界は曲がり無しであり、式（１４）として表される。
【００６２】
【数９】
0005651469.tif 000010
【００６３】
ここで、φは静電ポテンシャルである。電流密度は発散なし、即ち∇・Ｊ＝０である。オームの法則の適用により、式（１４）は式（１５）に帰着する。
【００６４】
【数１０】
0005651469.tif 000011
【００６５】
式（１５）は、任意の境界に対して法線方向の電流密度がゼロであるという境界条件を用いて解ける。
【００６６】
（ホール効果：無限シート）
点電流ソースが導電性無限シートに位置決めされた場合、電界は純粋に放射状になる。それ以外では、距離ｒでの閉じたループの周りの下記積分は、非ゼロであろう。
【００６７】
【数１１】
0005651469.tif 000012
【００６８】
磁界の印加は、この条件を変化させない。電荷が蓄積できる境界の喪失により、ローレンツ力は、回転電流および磁気抵抗性を生じさせるだけである。点ソースを中心とした半径ｒの円を通過する合計電流は、常にＩ０になるため、点ソースから距離ｒの位置での静電ポテンシャルは、式（１６）のように表される。
【００６９】
【数１２】
0005651469.tif 000013
【００７０】
ここで、ｒ０はポテンシャルの基準点、ｔはシート厚さである。２つの電極間で測定されるポテンシャル差は、式（１７）のようになる。
【００７１】
【数１３】
0005651469.tif 000014
【００７２】
ここで、ｒ１とｒ２は、図１に示すように、電流ソースから電圧電極までの距離である。式（１６）は、印加磁界に起因した抵抗率の増加を示すもので、磁気抵抗として知られている。相対的な抵抗率増加は、式（１８）のようになる。
【００７３】
【数１４】
0005651469.tif 000015
【００７４】
高ドープのＳｉおよびＧｅで、５００ｍＴの磁界では、相対的な抵抗率増加は、０．３％未満である。
【００７５】
図１は、無限シート上の電流ソースと２つの電圧電極を概略的に示す。円は、等ポテンシャル線を示す。ポイントＡとＢの間のポテンシャル差は、式（１７）で定義される。
【００７６】
（ホール効果：半平面）
点電流ソースを通る切断部（バリア）は、循環電流を阻止し（Ｊθ＝０）、電流は純粋に放射状になる（Ｊ＝Ｊｒ）。ｘ軸に沿った切断部および（ｘ，ｙ）＝（０，０）に置かれた点電流ソースでは、半平面での静電ポテンシャルは、式（１９）のようになる。
【００７７】
【数１５】
0005651469.tif 000016
【００７８】
式（１９）は、（ｙ≧０）についてのみ定義されることに留意する。サンプルが（ｙ≦０）に配置された場合、第２項は符号を変える。
【００７９】
（鏡像法）
電流ソースが半平面の切断部からある距離に置かれた場合、電界も電流も純粋に放射状にならない。点電荷からの電界は、直線のバリア近くでは、点電荷およびバリアなしの鏡像電荷の電界と等しいことはよく知られている。
【００８０】
（シングル境界）
磁界の存在下で、同様な手法が適用できる。ｘ軸（ｙ＝０）に沿って延びる境界を仮定すると、（ｘ，ｙ）＝（０，ｄ）（ｄは正の数）に位置決めされた点電流ソースからの静電ポテンシャルは、摂動を受けない点電流ソースと、修正した鏡像ポテンシャルの合計、即ち、２つのポテンシャルの合計として表される。
【００８１】
【数１６】
0005651469.tif 000017
【００８２】
ここで、ｄは電流ソースから境界までの距離である。添字１は実空間でのソースを参照し、添字２は像空間での修正した鏡像ソースを参照する。
【００８３】
図２は、境界近くに置かれた２つの電流ソースおよび像空間での２つの修正した鏡像ソースを概略的に示す。
【００８４】
境界を通過する電流がないため、電流ソースからの静電ポテンシャルは、式（２１）のようになる。
【００８５】
【数１７】
0005651469.tif 000018
【００８６】
（ダブル境界）
互いに距離Ｗに置かれた、ｘ軸とそれぞれ平行な２つの境界、即ち、（ｙ＝ＹＢ１）および（ｙ＝ＹＢ１＋Ｗ）では、電流ソースが境界内に位置決めされており、静電界は、摂動を受けない点電流および２つの修正した鏡像ポテンシャルの合計になる。修正した鏡像ポテンシャルはまた、摂動を受けない点電流と同じ種類の通常の鏡像ポテンシャルをそれぞれ有している。正確な静電ポテンシャルは、修正および通常の鏡像ソースの無限和になる。
【００８７】
【数１８】
0005651469.tif 000019
【００８８】
図３は、２つの境界（黒線）近くに置かれた２つの電流ソースおよび、像空間において得られた通常および修正した鏡像を概略的に示す。
【００８９】
（矩形状のテストパッド）
電流をテストパッド内部に閉じ込める矩形状の境界の場合、静電ポテンシャルは、図４に示すように、修正および通常の鏡像ポテンシャルの無限和になる。コーナーについての解は、電流密度がこの点でゼロになるため、見つけられる。電流ソースおよび鏡像は、コーナー周りで対称的に位置決めする必要がある。
【００９０】
図４は、矩形を形成する４つの境界（黒線）近くに置かれた２つの電流ソースおよび、像空間において得られた通常および修正した鏡像を概略的に示す。
【００９１】
（概念の証明）
ホール効果測定は、等距離インライン・マイクロ四点プローブを用いて行った。プローブは、２つの境界に対して共線(collinear)となるようにｐ型Ｇｅ薄膜の上に位置決めした。図５に示すように、薄膜に対して法線方向に静磁界を印加した。ライン走査を行って、図６と図７で定義した二電極構成で、４点電圧−電流を測定した。図５は、実験配置を概略的に示す。四点プローブは、２つの境界の間で１μｍの走査ステップでｙ方向に走査してもよい。
【００９２】
図６と図７は、ホール効果測定に用いられる二電極構成の概略図である。
【００９３】
等距離インライン四点プローブについてＢ構成（図６）の静電ポテンシャルは、式（２３）のようになる。
【００９４】
【数１９】
0005651469.tif 000020
【００９５】
ここで、ｓは電極ピットであり、境界は、（ｙ＝０）と（ｙ＝Ｗ）に配置している。図７に示すＢ’構成では、ａｒｃｓｉｎの全ての項が符号を変える。こうして２つの構成の差は、式（２４）で与えられる。
【００９６】
【数２０】
0005651469.tif 000021
【００９７】
我々は、ホール抵抗を、式（２５）で定義する。
【００９８】
【数２１】
0005651469.tif 000022
【００９９】
我々は、四点抵抗を、式（２６）で定義する。
【０１００】
【数２２】
0005651469.tif 000023
【０１０１】
図８は、Ｂ構成およびＢ’構成を用いて１００μｍ幅のラインのｐ型Ｇｅについて測定した四点抵抗を示す。図９は、計算したホール抵抗を示す。式（２３）と式（２４）を用いて、シート抵抗、キャリア型、シートキャリア密度およびキャリア移動度を決定した。
【０１０２】
図８は、四点抵抗測定データおよび式（２３）のプロットを概略的に示す。
【０１０３】
図９は、図８の測定から計算したホール抵抗および式（２４）のプロットを概略的に示す。
【０１０４】
ＦＥＭシミュレーションを行って、解析結果を確認した。散乱因子を１と仮定して、シート抵抗、シートキャリア密度およびキャリア移動度を求めてたものを（表１）に示す。（表１）は、抽出または計算した材料特性の例を示す。
【０１０５】
【表１】
0005651469.tif 000024
【図１】
0005651469.tif 000025
【図２】
0005651469.tif 000026
【図３】
0005651469.tif 000027
【図４】
0005651469.tif 000028
【図５】
0005651469.tif 000029
【図６ａｎｄ７】
0005651469.tif 000030
【図８】
0005651469.tif 000031
【図９】
0005651469.tif 000032