(57)【特許請求の範囲】
【請求項１】
絶縁物を覆う半導体膜を島状に分離することで形成された、第１領域、第２領域、第３領域を１面側に備える基板と、
前記第１領域に形成された、第１ゲート電極と、前記１面側の平面視で前記第１ゲート電極を挟む第１濃度の第１ＬＤＤを含む第１ＮＭＯＳＴＦＴと、
前記第２領域に形成された、第２ゲート電極と、前記平面視で前記第２ゲート電極を挟む前記第１濃度よりも高い濃度の第２ＬＤＤを含む第２ＮＭＯＳＴＦＴと、
前記第３領域に形成された、第３ゲート電極を含むＰＭＯＳＴＦＴと、
を含む半導体装置の製造方法であって、
前記基板の前記１面側に前記第１ＮＭＯＳＴＦＴと、前記第２ＮＭＯＳＴＦＴと、前記ＰＭＯＳＴＦＴと、が備えるゲート絶縁膜を形成する絶縁膜製造工程と、
前記１面側に前記第１ゲート電極、前記第２ゲート電極、前記第３ゲート電極を形成するゲート電極形成工程と、
前記第１領域での厚さが前記第３領域での厚さよりも薄く、かつ前記第２領域にあたる部分を開口した第３レジストを形成する段差レジスト形成工程と、
前記第３領域と前記第１領域を覆う前記第３レジストと前記第２ゲート電極とをマスクとして、第２ＬＤＤ前駆体にイオン注入を行い、Ｎ型の不純物を導入する第１ＬＤＤイオン注入工程と、
イオン注入の加速電圧を上げて、前記第３領域に位置する前記第３レジストではイオンの通過が阻止され、前記第１領域に位置する前記第３レジストではイオンを通させることで、前記第３レジストと前記第１ゲート電極と前記第２ゲート電極とをマスクとして、第１ＬＤＤ前駆体と、前記第２ＬＤＤ前駆体とにＮ型の不純物をイオン注入し、前記第１ＬＤＤと前記第２ＬＤＤを構成する第２ＬＤＤイオン注入工程と、前記第３レジストを除去する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項２】
絶縁物を覆う半導体膜を島状に分離することで形成された、第１領域、第２領域、第３領域を１面側に備える基板と、
前記第１領域に形成された、第１ゲート電極と、前記１面側の平面視で前記第１ゲート電極を挟む第１濃度の第１ＬＤＤを含む第１ＮＭＯＳＴＦＴと、
前記第２領域に形成された、第２ゲート電極と、前記平面視で前記第２ゲート電極を挟む前記第１濃度よりも高い濃度の第２ＬＤＤを含む第２ＮＭＯＳＴＦＴと、
前記第３領域に形成された、第３ゲート電極を含むＰＭＯＳＴＦＴと、
を含む半導体装置の製造方法であって、
前記基板の前記１面側に前記第１ＮＭＯＳＴＦＴと、前記第２ＮＭＯＳＴＦＴと、前記ＰＭＯＳＴＦＴと、が備えるゲート絶縁膜を形成する絶縁膜製造工程と、
前記１面側に前記第１ゲート電極、前記第２ゲート電極、前記第３ゲート電極を形成するゲート電極形成工程と、
前記第１領域での厚さが前記第３領域での厚さよりも薄く、かつ前記第２領域にあたる部分を開口した第３レジストを形成する段差レジスト形成工程と、
前記第３領域と前記第１領域を覆う前記第３レジストと前記第２ゲート電極とをマスクとして、第２ＬＤＤ前駆体にイオン注入を行い、Ｎ型の不純物を導入する第１ＬＤＤイオン注入工程と、
前記第１領域には前記第３レジストを残さず、前記第３領域には前記第３レジストが残るよう前記第３レジストを薄膜化する薄膜化工程と、
前記第３レジストと前記第１ゲート電極と前記第２ゲート電極とをマスクとして、前記第２ＬＤＤ前駆体と第１ＬＤＤ前駆体とにＮ型の不純物をイオン注入し、前記第１ＬＤＤと前記第２ＬＤＤを構成した後、前記第３レジストを除去する第２ＬＤＤイオン注入工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法であって、前記第３レジストを形成する露光工程で、前記第３レジストの厚さが薄い領域の露光には、光強度を中間調に制御するパターンを備えたハーフトーンマスクを用いることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１〜３のいずれか一項に記載の半導体装置の製造方法を含み、電気光学装置の表示領域を構成する画素に含まれる前記第１ＮＭＯＳＴＦＴを形成し、前記画素を駆動する回路に含まれる前記第２ＮＭＯＳＴＦＴと、前記ＰＭＯＳＴＦＴとを形成することを特徴とする電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、及び電気光学装置の製造方法に関する。
【背景技術】
【０００２】
液晶プロジェクターや直視型表示装置、有機ＥＬ装置等を代表とする、光の透過率や発光強度を制御する電気光学装置が近年多用されている。従来は、信号処理用の基板を追加して情報処理と光制御とを分けて処理してきたが、コスト面や配線の引き回しの都合上、情報処理と光制御とを一括して光制御基板１枚で処理する方法が開発されてきている。
情報処理と光制御とを一括して光制御基板１枚で処理する場合、特性の異なるＴＦＴを形成することが必要となってくる。例えば、情報処理を行うためには高速で動作するＬＤＤ濃度の高い第１ＴＦＴと、光制御を行う期間中、出来る限り蓄積電荷量（画素の明るさを決める電位を定める）の変動を避けるために、情報処理を行う部分と比べＬＤＤ濃度が低くリーク電流の小さい第２ＴＦＴが必要となる。このように、複数の特性を持つＴＦＴを光制御基板１枚で行う技術として、例えば特許文献１が公知である。
また、ハーフトーンマスクを用いて、複数水準の膜厚を備えるレジスト膜を形成し、真性半導体領域とＬＤＤ領域の不純物濃度が異なるＴＦＴを、フォトマスクを増やさぬようにして製造する技術が開示されている。フォトマスクの使用枚数を減らす技術としては、例えば特許文献２が公知である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−０８８９７２号公報
【特許文献２】特開２００７−１３０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１記載の技術では、高額なフォトマスクをＴＦＴの種類に合わせて用いることが必要となるため、その分、光制御基板の値段が高額になり、また工程数が増えてしまうという課題があった。また、特許文献２に記載の技術では、薄膜部と厚膜部が近接して存在しているため、互いに干渉し、薄膜部のレジストを、膜厚の均一性を保って形成することが困難であるという課題があった。
一方、ハーフトーン型の露光／現像は通常の露光／現像と比べ露光量や現像時間のマージンが少ない。そのため、特許文献２に開示されるように、ハーフトーンパターンの近傍に他のパターンが存在すると、ハーフトーンパターンをレジスト膜に精度良く転写することが困難となる。具体的には、ハーフトーンパターンに対応する領域のレジスト膜が裾を引いたり、抉れたりする等の形状不良が発生し、歩留まりを確保することが困難となる課題があった。また、特許文献２の技術では半導体層の上に直接レジストを形成し、またイオン注入後にアッシングを行うため、半導体層へのダメージやコンタミ（不純物や欠陥）が浸入するという課題があった。
【課題を解決するための手段】
【０００５】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００６】
［適用例１］本適用例にかかる半導体装置の製造方法は、絶縁物を覆う半導体膜を島状に分離することで形成された、第１領域、第２領域、第３領域を１面側に備える基板と、前記第１領域に形成された、第１ゲート電極と、前記１面側の平面視で前記第１ゲート電極を挟む第１濃度の第１ＬＤＤを含む第１ＮＭＯＳＴＦＴと、前記第２領域に形成された、第２ゲート電極と、前記平面視で前記第２ゲート電極を挟む前記第１濃度よりも高い濃度の第２ＬＤＤを含む第２ＮＭＯＳＴＦＴと、前記第３領域に形成された、第３ゲート電極を含むＰＭＯＳＴＦＴと、を含む半導体装置の製造方法であって、前記基板の前記１面側に前記第１ＮＭＯＳＴＦＴと、前記第２ＮＭＯＳＴＦＴと、前記ＰＭＯＳＴＦＴと、が備えるゲート絶縁膜を形成する絶縁膜製造工程と、前記１面側に前記第１ゲート電極、前記第２ゲート電極、前記第３ゲート電極を形成するゲート電極形成工程と、前記第１領域での厚さが前記第３領域での厚さよりも薄く、かつ前記第２領域にあたる部分を開口した第３レジストを形成する段差レジスト形成工程と、前記第３領域と前記第１領域を覆う前記第３レジストと前記第２ゲート電極とをマスクとして、第２ＬＤＤ前駆体にイオン注入を行い、Ｎ型の不純物を導入する第１ＬＤＤイオン注入工程と、イオン注入の加速電圧を上げて、前記第３領域に位置する前記第３レジストではイオンの通過が阻止され、前記第１領域に位置する前記第３レジストではイオンを通させることで、前記第３レジストと前記第１ゲート電極と前記第２ゲート電極とをマスクとして、第１ＬＤＤ前駆体と、前記第２ＬＤＤ前駆体とにＮ型の不純物をイオン注入し、前記第１ＬＤＤと前記第２ＬＤＤを構成する第２ＬＤＤイオン注入工程と、前記第３レジストを除去する工程と、を含むことを特徴とする。
【０００７】
これによれば、ＰＭＯＳＴＦＴを構成する第３領域と、２種類のＬＤＤ濃度を備えるＮＭＯＳＴＦＴを構成する第１領域と第２領域とを、少ないフォトマスク数で加工することができる。具体的には、第１ＬＤＤと第２ＬＤＤとを形成する工程を１枚のフォトマスクで加工を済ませることができる。
第２ＬＤＤは２回のイオン注入で形成されるが、第２ＬＤＤへの１回目のイオン注入では、第１ＬＤＤ部分を覆う第３レジストにより第１ＬＤＤ部分へのイオン注入を阻止し、選択的に第２ＬＤＤにイオン注入を行っている。
そして、第２ＬＤＤへの２回目のイオン注入と、第１ＬＤＤ部分へのイオン注入に際しては、注入エネルギーを上げて第１ＬＤＤ部分を覆う第３レジストを通過させて第１ＬＤＤと第２ＬＤＤと、にイオン注入する。
このように、第３レジストを注入エネルギーに応じてイオン注入の阻止膜と透過膜とに使い分けることで、フォトマスク数の増加を抑えて第１ＬＤＤを備える第１ＮＭＯＳＴＦＴと、第２ＬＤＤを備える第２ＮＭＯＳＴＦＴを形成することが可能となる。
加えて、第３レジストはレジスト膜厚に応じて各々分離した領域に設けられており、レジスト膜厚が薄い領域と隣接して膜厚が厚い領域が形成されるようなことはない。つまり、各々の第３レジストの形状は単純な形状で構成される。そのため、形状の複雑さに起因する影響が抑えられるので、膜厚安定性を確保することができる。また、ゲート絶縁膜としての絶縁膜を形成し、ゲート電極を形成してから厚さの異なる領域を含む第３レジストを形成することから、ゲート電極に覆われる位置に形成されるＴＦＴのチャネル部を汚染することなくＴＦＴの製造することができる。
【０００８】
［適用例２］本適用例にかかる半導体装置の製造方法は、絶縁物を覆う半導体膜を島状に分離することで形成された、第１領域、第２領域、第３領域を１面側に備える基板と、前記第１領域に形成された、第１ゲート電極と、前記１面側の平面視で前記第１ゲート電極を挟む第１濃度の第１ＬＤＤを含む第１ＮＭＯＳＴＦＴと、前記第２領域に形成された、第２ゲート電極と、前記平面視で前記第２ゲート電極を挟む前記第１濃度よりも高い濃度の第２ＬＤＤを含む第２ＮＭＯＳＴＦＴと、前記第３領域に形成された、第３ゲート電極を含むＰＭＯＳＴＦＴと、を含む半導体装置の製造方法であって、前記基板の前記１面側に前記第１ＮＭＯＳＴＦＴと、前記第２ＮＭＯＳＴＦＴと、前記ＰＭＯＳＴＦＴと、が備えるゲート絶縁膜を形成する絶縁膜製造工程と、
前記１面側に前記第１ゲート電極、前記第２ゲート電極、前記第３ゲート電極を形成するゲート電極形成工程と、前記第１領域での厚さが前記第３領域での厚さよりも薄く、かつ前記第２領域にあたる部分を開口した第３レジストを形成する段差レジスト形成工程と、前記第３領域と前記第１領域を覆う前記第３レジストと前記第２ゲート電極とをマスクとして、第２ＬＤＤ前駆体にイオン注入を行い、Ｎ型の不純物を導入する第１ＬＤＤイオン注入工程と、前記第１領域には前記第３レジストを残さず、前記第３領域には前記第３レジストが残るよう前記第３レジストを薄膜化する薄膜化工程と、前記第３レジストと前記第１ゲート電極と前記第２ゲート電極とをマスクとして、前記第２ＬＤＤ前駆体と第１ＬＤＤ前駆体とにＮ型の不純物をイオン注入し、前記第１ＬＤＤと前記第２ＬＤＤを構成した後、前記第３レジストを除去する第２ＬＤＤイオン注入工程と、を備えることを特徴とする。
【０００９】
これによれば、ＰＭＯＳＴＦＴを構成する第３領域と、２種類のＬＤＤ濃度を備えるＮＭＯＳＴＦＴを構成する第１領域と第２領域とを、少ないフォトマスク数で加工することができる。具体的には、第１ＬＤＤと第２ＬＤＤとを形成する工程を１枚のフォトマスクで加工を済ませることができる。
第２ＬＤＤは２回のイオン注入で形成されるが、第２ＬＤＤへの１回目のイオン注入では、第１ＬＤＤ部分を覆う第３レジストにより第１ＬＤＤ部分へのイオン注入を阻止し、選択的に第２ＬＤＤにイオン注入を行っている。
続けて、第３レジストを薄膜化し、第１ＬＤＤ部分を露出させて２回目のイオン注入をさせることで、１枚のフォトマスクで異なる濃度の第１ＬＤＤと第２ＬＤＤとを形成することができる。
また、２回行われる第２ＬＤＤのイオン注入は２回とも、第２ＬＤＤ領域を露出した状態で行われるため、第３レジストの膜厚変動に伴うＴＦＴ特性の変動を抑えることができる。
加えて、第３レジストはレジスト膜厚に応じて各々分離した領域に設けられており、レジスト膜厚が薄い領域と隣接して膜厚が厚い領域が形成されるようなことはない。つまり、各々の第３レジストの形状は単純な形状で構成される。そのため、形状の複雑さに起因する影響が抑えられるので、膜厚安定性を確保することができる。また、ゲート絶縁膜としての絶縁膜を形成し、ゲート電極を形成してから厚さの異なる領域を含む第３レジストを形成することから、ゲート電極に覆われる位置に形成されるＴＦＴのチャネル部を汚染することなくＴＦＴの製造することができる。
【００１０】
［適用例３］本適用例にかかる半導体装置の製造方法は、絶縁物を覆う半導体膜を島状に分離することで形成された、第１領域、第２領域、第３領域を１面側に備える基板と、前記第１領域に形成された、第１ゲート電極と、前記１面側の平面視で前記第１ゲート電極を挟む第１濃度の第１ＬＤＤを含む第１ＮＭＯＳＴＦＴと、前記第２領域に形成された、第２ゲート電極と、前記平面視で前記第２ゲート電極を挟む前記第１濃度よりも高い濃度の第２ＬＤＤを含む第２ＮＭＯＳＴＦＴと、前記第３領域に形成された  前記第３領域に形成された、第３ゲート電極と、第３ソース・ドレインを含むＰＭＯＳＴＦＴと、を含む半導体装置の製造方法であって、前記基板の前記１面側に前記第１ＮＭＯＳＴＦＴと、前記第２ＮＭＯＳＴＦＴと、前記ＰＭＯＳＴＦＴと、が備えるゲート絶縁膜を形成する絶縁膜製造工程と、前記１面側に前記第１ゲート電極、前記第２ゲート電極、前記第３ゲート電極を形成するゲート電極形成工程と、前記第１領域と前記第２領域とを覆い、前記第２領域での厚さが前記第１領域での厚さよりも薄く、かつ前記第３領域にあたる部分を開口した第３レジストを形成する段差レジスト形成工程と、前記第２領域と前記第１領域を覆う前記第３レジストと前記第３ゲート電極とをマスクとしてイオン注入を行い、Ｐ型の不純物を導入して前記第３ソース・ドレインを形成するＰＳＤイオン注入工程と、イオン注入の加速電圧を上げて、前記第１領域に位置する前記第３レジストはイオンの通過を阻止し、前記第２領域に位置する前記第３レジストではイオンを通過させることで、前記第１領域に位置する前記第３レジストと前記第１ゲート電極と前記第２ゲート電極とをマスクとして、前記ＰＳＤイオン注入工程でのドーズ量よりも少ないドーズ量でイオン注入を行い、前記第２ＬＤＤ前駆体にＮ型の不純物を導入する第１ＬＤＤイオン注入工程と、前記第３レジストを除去する工程と、前記第３ソース・ドレインがＰ型を保つドーズ量の範囲でＮ型の不純物を導入するイオン注入を行い、前記第１ＬＤＤと、前記第２ＬＤＤ、とを形成する第２ＬＤＤイオン注入工程と、を備えることを特徴とする。
【００１１】
これによれば、ＰＭＯＳＴＦＴを構成する第３領域と、２種類のＬＤＤ濃度を備えるＮＭＯＳＴＦＴを構成する第１領域と第２領域とを、少ないフォトマスク数で加工することができる。
公知技術を用いた場合には、ゲート絶縁膜を形成する絶縁膜製造工程から始めてソース・ドレインを備えるＰＭＯＳＴＦＴと、ソース・ドレインとＬＤＤとを備える第１ＮＭＯＳＴＦＴと、第２ＮＭＯＳＴＦＴとを形成するには、７枚のフォトマスク数を要するが、本発明の技術を用いると５枚のフォトマスク数で形成でき、製造工程の短縮、それに伴う歩留まり向上、さらには、高額なフォトマスク数を減らすことで、廉価で信頼性の高い半導体装置を提供できる。
さらに、第２ＬＤＤは２回のイオン注入で形成されるが、第２ＬＤＤへの１回目のイオン注入では、第１ＬＤＤ部分を覆う第３レジストにより第１ＬＤＤ部分へのイオン注入を阻止させている。
そして、第２ＬＤＤへの２回目のイオン注入と、第１ＬＤＤ部分との両部分へのイオン注入に際しては、エネルギーを変えて第２ＬＤＤ部分を覆う第３レジストを通過させて第２ＬＤＤ内にイオン注入している。
このように、第３レジストを注入エネルギーに応じてイオン注入の阻止膜と透過膜とに使い分けることで、フォトマスク数の増加を抑えて第１ＬＤＤを備える第１ＮＭＯＳＴＦＴと、第２ＬＤＤを備える第２ＮＭＯＳＴＦＴを形成することが可能となる。
加えて、第３レジストはレジスト膜厚に応じて各々分離した領域に設けられており、レジスト膜厚が薄い領域と隣接して膜厚が厚い領域が形成されるようなことはない。つまり、各々の第３レジストの形状は単純な形状で構成される。そのため、形状の複雑さに起因する影響が抑えられるので、膜厚安定性を確保することができる。また、ゲート絶縁膜としての絶縁膜を形成し、ゲート電極を形成してから厚さの異なる領域を含む第３レジストを形成することから、ゲート電極に覆われる位置に形成されるＴＦＴのチャネル部を汚染することなくＴＦＴの製造することができる。
【００１２】
［適用例４］本適用例にかかる半導体装置の製造方法は、絶縁物を覆う半導体膜を島状に分離することで形成された、第１領域、第２領域、第３領域を１面側に備える基板と、前記第１領域に形成された、第１ゲート電極と、前記１面側の平面視で前記第１ゲート電極を挟む第１濃度の第１ＬＤＤを含む第１ＮＭＯＳＴＦＴと、前記第２領域に形成された、第２ゲート電極と、前記平面視で前記第２ゲート電極を挟む前記第１濃度よりも高い濃度の第２ＬＤＤを含む第２ＮＭＯＳＴＦＴと、前記第３領域に形成された、第３ゲート電極と、第３ソース・ドレインを含むＰＭＯＳＴＦＴと、を含む半導体装置の製造方法であって、前記基板の前記１面側に前記第１ＮＭＯＳＴＦＴと、前記第２ＮＭＯＳＴＦＴと、前記ＰＭＯＳＴＦＴと、が備えるゲート絶縁膜を形成する絶縁膜製造工程と、前記第１領域と前記第２領域にあたる部分を開口し、前記第３領域を覆った第１レジストをマスクとしてイオン注入を行い、前記第１領域内と前記第２領域内の前記半導体膜にＰ型の不純物を導入した後、前記第１レジストを除去するＮＣＤイオン注入工程と、前記第３領域にあたる部分を開口し、前記第１領域と前記第２領域とを覆った第２レジストをマスクとしてイオン注入を行い、Ｎ型の不純物を導入した後、前記第２レジストを除去するＰＣＤイオン注入工程と、前記１面側に前記第１ゲート電極、前記第２ゲート電極、前記第３ゲート電極を形成するゲート電極形成工程と、前記第１領域と前記第２領域とを覆い、前記第２領域での厚さが前記第１領域での厚さよりも薄く、かつ前記第３領域にあたる部分を開口した第３レジストを形成する段差レジスト形成工程と、前記第２領域と前記第１領域を覆う前記第３レジストと前記第３ゲート電極とをマスクとしてイオン注入を行い、Ｐ型の不純物を導入して前記第３ソース・ドレインを形成するＰＳＤイオン注入工程と、前記第１領域には前記第３レジストが残り、前記第２領域には前記第３レジストが残らないよう前記第３レジストを薄膜化する薄膜化工程と、前記第１領域に位置する前記第３レジストと前記第１ゲート電極と前記第２ゲート電極とをマスクとして、前記ＰＳＤイオン注入工程でのドーズ量よりも少ないドーズ量でイオン注入を行い、第２ＬＤＤ前駆体にＮ型の不純物を導入した後、前記第３レジストを除去する第１ＬＤＤイオン注入工程と、前記第３ソース・ドレインがＰ型を保つドーズ量の範囲でＮ型の不純物を導入するイオン注入を行い、前記第１ＬＤＤと、前記第２ＬＤＤ、とを形成する第２ＬＤＤイオン注入工程と、を備えることを特徴とする。
【００１３】
これによれば、ＰＭＯＳＴＦＴを構成する第３領域と、２種類のＬＤＤ濃度を備えるＮＭＯＳＴＦＴを構成する第１領域と第２領域とを、少ないフォトマスク数で加工することができる。
公知技術を用いた場合には、ゲート絶縁膜を形成する絶縁膜製造工程から始めてソース・ドレインを備えるＰＭＯＳＴＦＴと、ソース・ドレインとＬＤＤとを備える第１ＮＭＯＳＴＦＴと、第２ＮＭＯＳＴＦＴとを形成するには、７枚のフォトマスク数を要するが、本発明の技術を用いると５枚のフォトマスク数で形成でき、製造工程の短縮、それに伴う歩留まり向上、さらには、高額なフォトマスク数を減らすことで、廉価で信頼性の高い半導体装置を提供できる。
また、ゲート絶縁膜としての絶縁膜を形成し、ゲート電極を形成してから厚さの異なる領域を含む第３レジストを形成することから、ゲート電極に覆われる位置に形成されるＴＦＴのチャネル部を汚染することなくＴＦＴの製造することができる。
加えて、第３レジストはレジスト膜厚に応じて各々分離した領域に設けられており、レジスト膜厚が薄い領域と隣接して膜厚が厚い領域が形成されるようなことはない。つまり、各々の第３レジストの形状は単純な形状で構成される。そのため、形状の複雑さに起因する影響が抑えられるので、膜厚安定性を確保することができる。
続けて、第３レジストを薄膜化し、第１ＬＤＤ部分を露出させて２回目のイオン注入をさせることで、１枚のフォトマスクで異なる濃度の第１ＬＤＤと第２ＬＤＤとを形成することができる。
また、この場合、２回行われる第２ＬＤＤのイオン注入は２回とも、第２ＬＤＤ領域を露出した状態で行われるため、第３レジストの膜厚変動に伴うＴＦＴ特性の変動を抑えることができる。
【００１４】
［適用例５］上記適用例にかかる半導体装置の製造方法であって、前記第３レジストを形成する露光工程で、前記第３レジストの厚さが薄い領域の露光には、光強度を中間調に制御するパターンを備えたハーフトーンマスクを用いることを特徴とする半導体装置の製造方法。
【００１５】
上記した適用例によれば、セルフアラインで２種類の膜厚を備えるレジスト膜を形成することができ、高い位置精度を確保することができる。また、一度のフォトリソグラフ工程で２種類の膜厚を備えるレジスト膜を形成できることから、加工コストを低減することができる。
【００１６】
［適用例６］本適用例にかかる半導体装置の製造方法は、上記適用例にかかる半導体装置の製造方法を含み、画素の電位または電流値を制御する前記第１ＮＭＯＳＴＦＴを形成し、画像情報を操作する前記第２ＮＭＯＳＴＦＴと、前記ＰＭＯＳＴＦＴとを形成することを特徴とする。
【００１７】
これによれば、少ないマスク数で、リークが少なく保持動作に適した第１ＮＭＯＳＴＦＴと、高速動作が可能で、画像情報を操作する処理速度に優れた第２ＮＭＯＳＴＦＴと、ＰＭＯＳＴＦＴとを形成できることから、外付け部品が少ない電気光学装置を製造する製造方法を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】液晶装置の構成を示す概略図であり、同図（ａ）は正面図、同図（ｂ）は同図（ａ）のＨ−Ｈ'線断面図。
【図２】液晶装置の等価回路図。
【図３】第１実施形態にかかる製造工程を示す工程断面図。
【図４】第１実施形態にかかる製造工程を示す工程断面図。
【図５】第２実施形態にかかる製造工程を説明するための工程断面図。
【図６】第３実施形態にかかる製造工程を説明するための工程断面図。
【図７】第４実施形態にかかる製造工程を説明するための工程断面図。
【発明を実施するための形態】
【００１９】
（第１実施形態）
図１は、電気光学装置としての液晶装置の構造を示す概略図である。図２は、図１に示す液晶装置の等価回路図である。以下、液晶装置の構造を、図１及び図２を参照しながら説明する。
本実施形態では、薄膜トランジスター（Thin  Film  Transistor；以下ＴＦＴと呼ぶ）を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。ここで、画素のスイッチング用のＴＦＴを、以降ＴＦＴ３０とも記載する。
例示した液晶装置１００は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調手段（液晶ライトバルブ等）や、直視型ディスプレイとして好適に用いることができる。また、電気光学装置として、液晶装置以外の、例えば有機ＥＬ装置、電子ペーパーにも適用できる。
【００２０】
＜液晶装置の構成＞
まず、本実施形態の液晶装置について図１〜図２を参照して説明する。図１は液晶装置の構成を示す概略図であり、同図（ａ）は正面図、同図（ｂ）は同図（ａ）のＨ−Ｈ'線断面図である。
【００２１】
図１（ａ）及び（ｂ）に示すように、本実施形態の液晶装置１００は、基板としての素子基板１０及び対向基板２０と、これら一対の基板によって挟持された液晶層５０とを有する。
素子基板１０は対向基板２０よりも一回り大きく、両基板は、シール材５２を介して接合され、その隙間に正の誘電異方性を有する液晶が封入されて液晶層５０を構成している。
【００２２】
同図（ａ）に示すように、素子基板１０の１辺部に沿ってデータ線駆動回路１０１が設けられ、これに電気的に接続された複数の端子部１０２が配列している。該１辺部と直交し互いに対向する他の２辺部には、該２辺部に沿って走査線駆動回路１０４が設けられている。対向基板２０を挟んで該１辺部と対向する他の１辺部には、２つの走査線駆動回路１０４を繋ぐ複数の配線１０５が設けられている。
【００２３】
額縁状に配置されたシール材５２の内側には、同じく額縁状に見切り部５３が設けられている。見切り部５３は、遮光性を有する金属材料あるいは樹脂材料等を用いて、見切り部５３の内側が複数の画素Ｇを有する表示領域１０ａとなっている。
【００２４】
同図（ｂ）に示すように、素子基板１０には、画素Ｇを区画する遮光膜としてのＢＭ（ブラックマトリックス）が設けられている。この場合、ＢＭは遮光性を有する例えばＡｌ、Ｔｉ等の金属材料、あるいはこれらを積層した膜を含んでいる。
【００２５】
対向基板２０の液晶層５０側の表面には、見切り部５３と表示領域１０ａとを少なくとも覆うように成膜された配向膜２９が形成されている。これらの配向膜１８及び配向膜２９には、所定の方向に配向処理が施されている。
【００２６】
図２は、液晶装置の等価回路図である。図２に示すように、液晶装置１００の表示領域１０ａは、行方向に沿って延びるｍ行（ｍは整数）の走査線３ａと、列方向に沿って延びるｎ列（ｎは整数）のデータ線６ａと、該走査線３ａと該データ線６ａとの各交差部にマトリックス配置された複数の画素Ｇとを備えている。そして、各画素Ｇは、第２電極としての画素電極９と画素電極９をスイッチング制御するための第１ＮＭＯＳＴＦＴとしてのＴＦＴ３０とを有している。画素電極９と第１電極としての共通電極１９との間には液晶層５０が介在している。共通電極１９は走査線駆動回路１０４から延びる共通線３ｂと電気的に接続されており、各画素Ｇにおいて共通の電位に保持されるようになっている。
走査線駆動回路１０４は、ＴＦＴ３０よりも高速にスイッチング可能な第２ＮＭＯＳＴＦＴとしてのＮＭＯＳＴＦＴ４０ｎとＰＭＯＳＴＦＴ４０ｐと、を含む回路から構成されており、走査線３ａを駆動すると共に、タイミングデータやその他の信号処理を行っている。
【００２７】
データ線駆動回路１０１から延びるデータ線６ａがＴＦＴ３０のソースと電気的に接続されている。データ線駆動回路１０１は、画像信号Ｄ１，Ｄ２，…，Ｄｎを、データ線６ａを介して各画素Ｇに供給する。画像信号Ｄ１〜Ｄｎはこの順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループごとに供給するようにしてもよい。
データ線駆動回路１０１は、ＴＦＴ３０よりも高速にスイッチング可能なＮＭＯＳＴＦＴ４０ｎとＰＭＯＳＴＦＴ４０ｐと、を含む回路から構成されており、データ線６ａを駆動すると共に、タイミングデータやその他の信号処理を行っている。
【００２８】
また、ＴＦＴ３０のゲートには、走査線駆動回路１０４から延びる走査線３ａが電気的に接続されている。走査線駆動回路１０４から所定のタイミングで走査線３ａにパルス的に供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍが、この順に線順次でＴＦＴ３０のゲートに印加されるようになっている。画素電極９は、ＴＦＴ３０のドレインに電気的に接続されている。
【００２９】
スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１，ＳＣ２，…，ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１，Ｄ２，…，Ｄｎが所定のタイミングで画素電極９に書き込まれるようになっている。画素電極９を介して液晶層５０に書き込まれた所定レベルの画像信号Ｄ１，Ｄ２，…，Ｄｎは、画素電極９と液晶層５０を介して対向する共通電極１９との間で一定期間保持される。
【００３０】
このように、液晶層５０に電圧信号が印加されると、印加された電圧レベルにより、液晶分子の配向状態が変化する。これにより、液晶層５０に入射した光が変調されて、画像光が生成されるようになっている。
【００３１】
以下、上記した電気光学装置としての液晶装置の製造方法に関して、特にＮＭＯＳＴＦＴ４０ｎや、ＰＭＯＳＴＦＴ４０ｐ、及びＴＦＴ３０の製造工程について図面を用いて説明する。
図３、図４は本実施形態にかかる製造工程を説明するための工程断面図である。
【００３２】
まず、石英等の絶縁物を用いた素子基板１０の第１面に、窒化珪素層１５１を堆積し、次に酸化珪素層１５２を堆積する。そして、例えば１０００℃程度で半導体膜としての多結晶シリコン膜１５３（図３（ａ）は１５８になっていますので、修正お願いします。）を堆積する。ここまでの工程を終えた断面図を図３（ａ）に示す。
なお、ここでは絶縁物として石英を用いた場合について説明したが、これは半導体や導体を絶縁体（絶縁部）で覆ったものを素子基板１０として用いても良い。
【００３３】
次に、多結晶シリコン膜１５３をフォトリソグラフ／エッチング法により素子基板１０の平面視で島状に分離し、第１領域１５５、第２領域１５６、第３領域１５７を形成する。ここで、第１領域１５５、第２領域１５６、第３領域１５７は通常複数個存在することとなる。ここまでの工程を終えた断面図を図３（ｂ）に示す。
【００３４】
次に、素子基板１０の第１面に、ゲート絶縁膜１５８を形成する。ゲート絶縁膜１５８はＣＶＤ法や熱酸化法を用いることができる。本実施形態では、ＣＶＤ法を用いたものとして説明を続ける（絶縁膜製造工程）。ここまでの工程を終えた図を図３（ｃ）に示す。
【００３５】
次に、第１領域１５５と第２領域１５６にあたる部分を開口し、第３領域１５７を覆った第１レジスト２０１をマスクとして、第１領域１５５と第２領域１５６にあたる部分にＰ型を示す不純物（例えばボロン）をイオン注入する。そしてイオン注入後、第１レジスト２０１を除去する（ＮＣＤイオン注入工程）。イオン注入を行っている状態での断面図を図３（ｄ）に示す。
【００３６】
次に、第１領域１５５と第２領域１５６にあたる部分を覆い、第３領域１５７を開口した第２レジスト２０２をマスクとして、第３領域１５７にあたる部分にＮ型を示す不純物（例えばリン）をイオン注入する。そしてイオン注入後、第２レジスト２０２を除去する（ＰＣＤイオン注入工程）。イオン注入を行っている状態での断面図を図３（ｅ）に示す。
【００３７】
次に、第１領域１５５に第１ゲート電極１６０、第２領域１５６に第２ゲート電極１６１、第３領域１５７に第３ゲート電極１６２を形成する。第１ゲート電極１６０、第２ゲート電極１６１、第３ゲート電極１６２は金属やポリシリコン、金属とシリコンとの化合物、あるいはこれらの多層構造を用いても良い。第１ゲート電極１６０、第２ゲート電極１６１、第３ゲート電極１６２は、図示せぬゲート電極前駆体を成膜した後、フォトリソグラフ／エッチング法により形成することができる（ゲート電極形成工程）。ここまでの工程を終えた断面図を図３（ｆ）に示す。
【００３８】
次に、第１領域１５５での厚さが第３領域１５７での厚さよりも薄く、かつ第２領域１５６を開口した第３レジスト２０３を形成する（段差レジスト形成工程）。ここまでの工程を終えた断面図を図３（ｇ）に示す。このように、レジストの厚さを複数の水準で設定する場合、ハーフトーンマスクを用いると、製造工程数の増加を抑えることができることから好適である。ここで、第１領域１５５での第３レジスト２０３の厚さは例えば２００ｎｍ程度、第３領域１５７での厚さは例えば６００ｎｍ程度の値をとる。
【００３９】
次に、第１領域１５５と第３領域１５７とを覆う第３レジスト２０３でイオンの通過を阻止させるよう、イオンの加速電圧を設定する。そして、第１領域１５５と第３領域１５７を覆う第３レジスト２０３と、第２ゲート電極１６１をマスクとして、第２領域１５６にＮ型を示す不純物（例えばリン）のイオン注入を行い、第２ＬＤＤ前駆体１６５ａを形成する（第１ＬＤＤイオン注入工程）。リンを用いた場合には、加速電圧として６０ｋｅＶ程度を用いると、第１領域１５５での第３レジスト２０３でリンイオンの通過が阻止され、第２領域１５６にはリンイオンが注入される。イオン注入を行っている状態での断面図を図３（ｈ）に示す。
【００４０】
次に、イオン注入に用いる加速エネルギーを上げ、第３領域１５７と、第２ゲート電極１６１と、第１ゲート電極１６０と、をマスクとして、第１ＬＤＤ１６４となるべき領域と、第２ＬＤＤ前駆体１６５ａとにＮ型を示す不純物（例えばリン）のイオン注入を行い、第２ＬＤＤ１６５と第１ＬＤＤ１６４と、を形成する（第２ＬＤＤイオン注入工程）。そしてイオン注入後、第３レジスト２０３を除去する。Ｎ型の不純物としてリンを用いた場合には、加速電圧として８０ｋｅＶ程度を用いると、第１領域１５５と、第２領域１５６にリンイオンが注入される。イオン注入を行っている状態での断面図を図４（ｉ）に示す。第１ゲート電極１６０と、第２ゲート電極１６１と、をマスクとしているため、第１ＬＤＤ１６４は第１ゲート電極１６０を素子基板１０の平面視で挟み、第２ＬＤＤ１６５は、第２ゲート電極１６１を挟む形状となる。なお、第１ＬＤＤイオン注入工程と高加速の第２ＬＤＤイオン注入工程は互いに工程の順番を入れ替えることもできる。
【００４１】
次に、第３領域１５７にあたる部分を開口し、第１領域１５５と第２領域１５６にあたる部分を覆う第４レジスト２０４を形成し、第４レジスト２０４と第３ゲート電極１６２とをマスクとしてイオン注入を行い、Ｐ型を示す不純物（例えばボロン）を注入し、ＰＭＯＳＴＦＴ４０ｐの第３ソース・ドレイン１７０を形成する（ＰＳＤイオン注入工程）。そしてイオン注入後、第４レジスト２０４を除去する。イオン注入を行っている状態での断面図を図４（ｊ）に示す。なお、（ＰＳＤイオン注入工程）では、第３ソース・ドレイン１７０とが、後述する電極１７５とオーム性接合が取れる程度の不純物濃度となるようドーズ量が制御されていることが好ましい。
【００４２】
次に、第３領域１５７、第１ＬＤＤ１６４、第２ＬＤＤ１６５、第１ゲート電極１６０、第２ゲート電極１６１を覆い、第１ソース・ドレイン１７１となるべき領域と、第２ソース・ドレイン１７２となるべき領域にあたる部分を開口した第５レジスト２０５をマスクとしてイオン注入を行い、Ｎ型を示す不純物（例えばリン）を導入し、第１ＬＤＤ１６４の一部をＮ型の第１ソース・ドレイン１７１に変換し、第２ＬＤＤ１６５の一部を高濃度なＮ型の第２ソース・ドレイン１７２とに変換する。そしてイオン注入後、第５レジスト２０５を除去する。（ＮＳＤイオン注入工程）。イオン注入を行っている状態での断面図を図４（ｋ）に示す。なお、（ＮＳＤイオン注入工程）では、第１ソース・ドレイン１７１と第２ソース・ドレイン１７２とが、後述する電極１７５とオーム性接合が取れる程度の不純物濃度となるようドーズ量が制御されていることが好ましい。
【００４３】
次に、層間絶縁膜１８０を形成した後、第１ソース・ドレイン１７１と、第２ソース・ドレイン１７２と、第３ソース・ドレイン１７０と接続された電極１７５を形成する（電極形成工程）。ここまでの工程を終えた断面図を図３（ｌ）に示す。
【００４４】
上記した製造工程を用いることで、例えば液晶装置１００の駆動に好適なＮＭＯＳＴＦＴ４０ｎ、ＰＭＯＳＴＦＴ４０ｐ、及びＴＦＴ３０を形成することができる。
【００４５】
上記した電気光学装置の製造方法は以下の効果を奏する。
【００４６】
液晶装置や、有機ＥＬ装置、電子ペーパー等に対して、図２に示すように、表示用の素子を駆動する、低リークで電荷保持特性に優れたＴＦＴ３０と、データ線６ａを駆動すると共に、タイミングデータやその他の信号処理を行う動作速度に優れたＮＭＯＳＴＦＴ４０ｎとＰＭＯＳＴＦＴ４０ｐとを、マスク数の増加を抑えて同一基板に作りこむことができる。
具体的には、ゲート絶縁膜１５８を形成する工程と、Ｎ型の第１ソース・ドレイン１７１と、Ｎ型の第２ソース・ドレイン１７２とを形成する工程間を、６枚のフォトマスクで形成することができる。これは、従来工程でＮＭＯＳＴＦＴ４０ｎを作らない場合のフォトマスク数に相当する。即ち、フォトマスクを増やすことなく、新たなＴＦＴとしてＮＭＯＳＴＦＴ４０ｎを作りこむことが可能となる。
【００４７】
本実施形態における半導体装置の製造方法は、上述した実施形態の効果に加え、以下の効果を奏する。
【００４８】
ゲート絶縁膜１５８を形成してからイオン注入やフォトリソグラフ工程を行うため、上記したＴＦＴ３０、ＮＭＯＳＴＦＴ４０ｎとＰＭＯＳＴＦＴ４０ｐのチャネル（それぞれ第１領域１５５の第１ゲート電極１６０に覆われた部分、第２領域１５６の第２ゲート電極１６１に覆われた部分、第３領域１５７の第３ゲート電極１６２に覆われた部分）へのダメージやコンタミ（不純物や欠陥）の浸入が抑えられることから、不安定要因の少ない製造プロセスを構築することができる。
【００４９】
ハーフトーンマスクを用いて、段差のあるレジストパターンを製造することで、セルフアラインで２種類の膜厚を備えるレジスト膜を形成することができ、高い位置精度を確保することが可能となる。また、一度のフォトリソグラフ工程で２種類の膜厚を備えるレジスト膜を形成できることから、加工コストを低減することができる。
【００５０】
ポジレジストを用いた場合、ハーフトーンのマスクパターンが光透過領域に囲われることとなる。そのため、他の遮光パターンとの干渉が避けられるため、パターン形状や、レジストの厚み再現性を向上させることができる。
【００５１】
ハーフトーンマスクを用いて、段差のある第３レジスト２０３を形成した後、イオンの加速エネルギーを変えて第１ＬＤＤ１６４と第２ＬＤＤ１６５の濃度調整をする。即ち、第３レジスト２０３をイオン注入エネルギーに応じてイオン注入の阻止膜と透過膜とに使い分けることで、フォトマスク数の増加を抑えて第１ＬＤＤ１６４を備えるＴＦＴ３０と、第２ＬＤＤ１６５を備えるＮＭＯＳＴＦＴ４０ｎを形成することができる。
【００５２】
（第２実施形態）
液晶装置１００や種々の電気光学装置に用いるＮＭＯＳＴＦＴ４０ｎ、ＰＭＯＳＴＦＴ４０ｐ、及びＴＦＴ３０の製造方法としては、上記した以外の製造方法を用いることができる。以下、これらを製造する実施形態について図面を用いて説明を行う。
図５は、第２実施形態にかかる製造工程を説明するための工程断面図である。この実施形態では、上記した説明と重複する部分があるので、重複した部分については上記した説明を引用し、重複を避けるものとする。
【００５３】
まず、段差レジスト形成工程までは同じなので、段差レジスト形成工程を再掲するところから説明を始める。
【００５４】
第１領域１５５での厚さが第３領域１５７の厚さよりも薄く、かつ第２領域１５６を開口した第３レジスト２０３を形成する（段差レジスト形成工程）。ここまでの工程を終えた断面図を図５（ａ）に示す。第３レジスト２０３を形成する方法としては、ハーフトーンマスクを用いて形成することが合わせ精度等の観点から好適である。
【００５５】
次に、第３領域１５７と第１領域１５５を覆う第３レジスト２０３と、第２ゲート電極１６１をマスクとして、第２領域１５６にＮ型を示す不純物（例えばリン）のイオン注入を行い、第２ＬＤＤ前駆体１６５ａを形成する（第１ＬＤＤイオン注入工程）。イオン注入を行っている状態での断面図を図５（ｂ）に示す。
【００５６】
次に、第３領域１５７には第３レジスト２０３が残り、第１領域１５５には第３レジスト２０３が残らないようアッシング等の方法を用い、第３レジスト２０３を薄膜化する（薄膜化工程）。ここまでの工程を終えた断面図を図５（ｃ）に示す。
【００５７】
次に、第３領域１５７に残る第３レジスト２０３と、第２ゲート電極１６１と、第１ゲート電極１６０とをマスクとして、第２ＬＤＤ前駆体１６５ａにＮ型を示す不純物（例えばリン）を追加するイオン注入を行い、第２ＬＤＤ１６５を形成する。ここで、同時に第１ＬＤＤ１６４も形成する。そしてイオン注入後、第３レジスト２０３を除去する（第２ＬＤＤイオン注入工程）。イオン注入を行っている状態での断面図を図５（ｄ）に示す。第１ゲート電極１６０と、第２ゲート電極１６１と、をマスクとしているため、第１ＬＤＤ１６４は第１ゲート電極１６０を素子基板１０の平面視で挟み、第２ＬＤＤ１６５は、第２ゲート電極１６１を挟む形状となる。
【００５８】
以降、第１実施形態での（ＰＳＤイオン注入工程）、（ＮＳＤイオン注入工程）と（電極形成工程）を行うことで、例えば液晶装置１００の駆動に好適なＮＭＯＳＴＦＴ４０ｎ、ＰＭＯＳＴＦＴ４０ｐ、及びＴＦＴ３０を形成することができる。
【００５９】
本実施形態における半導体装置の製造方法は、上述した実施形態の効果に加え、以下の効果を奏する。
【００６０】
第３レジスト２０３の厚さが薄い領域をアッシング等の手段で除去してから、第１ＬＤＤ１６４、第２ＬＤＤ１６５を形成するイオン注入を行うので、両ＬＤＤに同じプロファイルを持つイオン注入が為されることとなる。そのため、第３レジスト２０３の厚さ分布の影響を受けることがない。従って、第１ＬＤＤ１６４、第２ＬＤＤ１６５の不純物濃度を安定した状態で保つことができる。
【００６１】
（第３実施形態）
液晶装置１００や種々の電気光学装置に用いるＮＭＯＳＴＦＴ４０ｎ、ＰＭＯＳＴＦＴ４０ｐ、及びＴＦＴ３０の製造方法としては、上記した以外の製造方法を用いることができる。以下、これらを製造する実施形態について図面を用いて説明を行う。
図６は、第３実施形態にかかる製造工程を説明するための工程断面図である。この実施形態では、上記した説明と重複する部分があるので、重複した部分については上記した説明を引用し、重複を避けるものとする。
【００６２】
まず、ゲート電極形成工程までは第１実施形態と同じ工程を用いるので、段差レジスト形成工程から説明を始める。
第１領域１５５と第２領域１５６とを覆い、第２領域１５６での厚さが第１領域１５５の厚さよりも薄く、かつ第３領域１５７を開口した第３レジスト３０３を形成する（段差レジスト形成工程）。ここまでの工程を終えた断面図を図６（ａ）に示す。
このように、レジストの厚さを調整する場合、ハーフトーンマスクを用いることが好適である。ここで、第１領域１５５での第３レジスト２０３の厚さは例えば６００ｎｍ程度、第２領域１５６での厚さは例えば２００ｎｍ程度の値をとる。
【００６３】
次に、第２領域１５６と第１領域１５５を覆う第３レジスト３０３と、第３ゲート電極１６２とをマスクとしてイオン注入を行い、Ｐ型の不純物を導入して第３ソース・ドレイン１７０を形成する（ＰＳＤイオン注入工程）。イオン注入を行っている状態での断面図を図６（ｂ）に示す。この工程では、第３ソース・ドレイン１７０とが、後述する（第１ＬＤＤイオン注入工程）、（第２ＬＤＤイオン注入工程）によりＮ型不純物注入が行われた後でも、電極１７５とオーム性接合が取れる程度の不純物濃度となるようドーズ量が制御されていることが好ましい。
【００６４】
次に、第１領域１５５を覆う第３レジスト３０３でイオンの通過を阻止し、第２領域１５６を覆う位置にある第３レジスト３０３ではイオンを通過させるよう、イオンの加速電圧を調整する。
そして、第１領域１５５に位置する第３レジスト３０３と、第１ゲート電極１６０と、第２ゲート電極１６１とをマスクとして、（ＰＳＤイオン注入工程）でのドーズ量よりも少ないドーズ量でイオン注入を行う（第１ＬＤＤイオン注入工程）。そして、第２ＬＤＤ前駆体１６５ａにＮ型の不純物を導入した後、第３レジスト３０３を除去する。Ｎ型の不純物としてリンを用いた場合には、加速電圧として８０ｋｅＶ程度を用いると、第１領域１５５での第３レジスト３０３でリンイオンの通過を阻止され、第２領域１５６にはリンイオンが注入される。イオン注入を行っている状態での断面図を図６（ｃ）に示す。この際、第３ソース・ドレイン１７０中にＮ型の不純物が加えられるが、（ＰＳＤイオン注入工程）でのドーズ量よりも少ないドーズ量しかＮ型の不純物は入らないため、第３ソース・ドレイン１７０はＰ型を保つ。そのため、ＰＭＯＳＴＦＴ４０ｐの動作には殆ど影響を受けることはない。なお、ＰＳＤイオン注入工程と高加速の第１ＬＤＤイオン注入工程は互いに工程の順番を入れ替えることもできる。
【００６５】
次に、第３ソース・ドレイン１７０がＰ型を保つドーズ量の範囲で、Ｎ型の不純物を導入するイオン注入を行い、第１ＬＤＤ１６４と、第２ＬＤＤ１６５、とを形成する（第２ＬＤＤイオン注入工程）。イオン注入を行っている状態での断面図を図６（ｄ）に示す。この場合でも、第３ソース・ドレイン１７０中にＮ型の不純物が導入されるが、（第１ＬＤＤイオン注入工程）と同様に、ＰＭＯＳＴＦＴ４０ｐの動作には殆ど影響を受けることはない。第１ゲート電極１６０と、第２ゲート電極１６１と、をマスクとしているため、第１ＬＤＤ１６４は第１ゲート電極１６０を素子基板１０の平面視で挟み、第２ＬＤＤ１６５は、第２ゲート電極１６１を挟む形状となる。
【００６６】
以降、第１実施形態での（ＮＳＤイオン注入工程）と（電極形成工程）を行うことで、例えば液晶装置１００の駆動に好適なＮＭＯＳＴＦＴ４０ｎ、ＰＭＯＳＴＦＴ４０ｐ、及びＴＦＴ３０を形成することができる。
【００６７】
本実施形態における半導体装置の製造方法は、上述した実施形態の効果に加え、以下の効果を奏する。
【００６８】
液晶装置や、有機ＥＬ装置、電子ペーパー等に対して、図２に示すように、表示用の素子を駆動する、低リークで電荷保持特性に優れたＴＦＴ３０と、データ線６ａを駆動すると共に、タイミングデータやその他の信号処理を行う動作速度に優れたＮＭＯＳＴＦＴ４０ｎとＰＭＯＳＴＦＴ４０ｐとを、マスク数の増加を抑えて同一基板に作りこむことができる。
従来工程を用いて、ＮＭＯＳＴＦＴ４０ｎ、ＰＭＯＳＴＦＴ４０ｐ、及びＴＦＴ３０を含むＴＦＴを形成する場合には、７枚のフォトマスクを必要とする。対して、本実施形態を用いた場合には、５枚のフォトマスクで済ませることができる。
一例として、第２ＬＤＤ１６５は２回のイオン注入で形成されるが、第２ＬＤＤ１６５への１回目のイオン注入では、第１ＬＤＤ１６４部分を覆う第３レジストにより第１ＬＤＤ１６４部分へのイオン注入を阻止し、第２ＬＤＤ１６５への２回目のイオン注入と、第１ＬＤＤ１６４部分へのイオン注入に際して、エネルギーを変えて第２ＬＤＤ１６５部分を覆う第３レジストを通過させて第２ＬＤＤ１６５内にイオン注入している。第３レジスト３０３を注入エネルギーに応じてイオン注入の阻止膜と透過膜とに使い分けることで、第１ＬＤＤ１６４と、第２ＬＤＤ１６５を一つのレジストパターン（即ち、１枚のフォトマスク）で形成可能となり、フォトマスク数の増加を抑えることができる。
なお、ＰＭＯＳＴＦＴ４０ｐの第３ソース・ドレイン１７０の濃度は、第１ＬＤＤ１６４と、第２ＬＤＤ１６５よりも通常１桁以上高い濃度を備えているため、第３ソース・ドレイン１７０が受ける影響は、通常検知限界以下に収まる。
【００６９】
（第４実施形態）
液晶装置１００や種々の電気光学装置に用いるＮＭＯＳＴＦＴ４０ｎ、ＰＭＯＳＴＦＴ４０ｐ、及びＴＦＴ３０の製造方法としては、上記した以外の製造方法を用いることができる。以下、これらを製造する実施形態について図面を用いて説明を行う。
図７は、第４実施形態にかかる製造工程を説明するための工程断面図である。この実施形態では、上記した第３実施形態と重複する部分があるので、重複した部分については上記した説明を引用し、重複を避けるものとする。
ここで、（ＰＳＤイオン注入工程）までは第３実施形態と同じ工程を用いるので、（ＰＳＤイオン注入工程）後の断面形状を図７（ａ）に再掲し、次の工程である薄膜化工程から説明を始める。
【００７０】
薄膜化工程では、第１領域１５５には第３レジスト３０３が残り、第２領域１５６には第３レジスト３０３が残らないよう第３レジスト３０３を薄膜化する。ここまでの工程を終えた断面図を図７（ｂ）に示す。
【００７１】
次に、第１領域１５５を覆う第３レジスト３０３と、第１ゲート電極１６０と、第２ゲート電極１６１とをマスクとして、（ＰＳＤイオン注入工程）でのドーズ量よりも少ないドーズ量でイオン注入を行い、第２ＬＤＤ前駆体１６５ａにＮ型の不純物を導入する。そしてイオン注入後、第３レジスト３０３を除去する（第１ＬＤＤイオン注入工程）。イオン注入を行っている状態での断面図を図７（ｃ）に示す。
【００７２】
以降、第３実施形態での（第２ＬＤＤイオン注入工程）から続けて加工することで、例えば液晶装置１００の駆動に好適なＮＭＯＳＴＦＴ４０ｎ、ＰＭＯＳＴＦＴ４０ｐ、及びＴＦＴ３０を形成することができる。
【００７３】
本実施形態における半導体装置の製造方法は、上述した実施形態の効果に加え、以下の効果を奏する。
【００７４】
ハーフトーンマスクを用いて、段差のある第３レジスト３０３を形成した後、第３レジスト３０３に覆われていない第２ＬＤＤ１６５のイオン注入を行っている。そして、第３レジスト３０３を除去し、素子基板１０の一面側に、Ｎ型のイオン注入を行うことで第１ＬＤＤ１６４と第２ＬＤＤ１６５を形成することで、第３レジスト３０３の厚さが異なっていても影響を受けることなく第２ＬＤＤ１６５が形成される。そのため、第２ＬＤＤ１６５の不純物濃度をプロセスの揺らぎに対して安定させることができる。なお、ＰＭＯＳＴＦＴ４０ｐの第３ソース・ドレイン１７０の濃度は、通常１桁以上異なっているため、第３ソース・ドレイン１７０が受ける影響は、通常検知限界以下に収まる。
【符号の説明】
【００７５】
３ａ…走査線、６ａ…データ線、９…画素電極、１０…素子基板、１０ａ…表示領域、１８…配向膜、１９…共通電極、２０…対向基板、２９…配向膜、３０…ＴＦＴ、４０ｎ…ＮＭＯＳＴＦＴ、４０ｐ…ＰＭＯＳＴＦＴ、５０…液晶層、５２…シール材、５３…見切り部、１００…液晶装置、１０１…データ線駆動回路、１０２…端子部、１０４…走査線駆動回路、１０５…配線、１５１…窒化珪素層、１５２…酸化珪素層、１５３…多結晶シリコン膜、１５５…第１領域、１５６…第２領域、１５７…第３領域、１５８…ゲート絶縁膜、１６０…第１ゲート電極、１６１…第２ゲート電極、１６２…第３ゲート電極、１６４…第１ＬＤＤ、１６５…第２ＬＤＤ、１６５ａ…第２ＬＤＤ前駆体、１７０…第３ソース・ドレイン、１７１…第１ソース・ドレイン、１７２…第２ソース・ドレイン、１７５…電極、１８０…層間絶縁膜、２０１…第１レジスト、２０２…第２レジスト、２０３…第３レジスト、２０４…第４レジスト、２０５…第５レジスト、３０３…第３レジスト。
【図１】
0005807352.tif 000002
【図２】
0005807352.tif 000003
【図３】
0005807352.tif 000004
【図４】
0005807352.tif 000005
【図５】
0005807352.tif 000006
【図６】
0005807352.tif 000007
【図７】
0005807352.tif 000008