(57)【特許請求の範囲】
【請求項１】
ＩＣ部と前記ＩＣ部に接続されたコイルアンテナとが同一の基板上に形成された半導体装置であって、
前記コイルアンテナは、第１導電層と、前記第１導電層よりも上層または下層の第２導電層とを有し、
前記第１導電層と前記第２導電層との間には第１絶縁層があり、
平面視において、前記第１導電層は、前記ＩＣ部を囲むように、コイル状に形成され、
前記第１導電層の第１端部は、前記ＩＣ部の第１端子に接続され、
前記第１導電層の前記第１端部とは反対側の第２端部は、前記第２導電層の第３端部に接続され、
平面視において、前記第２導電層は、前記第１導電層の前記第２端部と前記ＩＣ部の第２端子との間に延在し、
前記第２導電層の前記第３端部とは反対側の第４端部は、前記ＩＣ部の第２端子に接続され、
前記ＩＣ部は薄膜トランジスタを有し、
前記薄膜トランジスタは、ゲート電極層と、ゲート絶縁層と、チャネル領域用の半導体層と、ソース・ドレイン電極層と、配線層とを有し、
前記第１導電層および前記第２導電層のうちの一方は、前記ゲート電極層または前記ソース・ドレイン電極層と同層に形成され、
前記第１導電層および前記第２導電層のうちの他方は、前記配線層と同層に形成され、
前記第１導電層と前記第２導電層とは、前記基板の主面に垂直な方向に前記第１絶縁層を介して重なる重なり部を有し、
前記第１導電層と前記第２導電層とは、前記重なり部における幅が、他の部分の幅よりも小さいことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１絶縁層が、前記薄膜トランジスタの前記ゲート絶縁層と同層であることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記薄膜トランジスタにおける前記半導体層が、酸化物半導体であることを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置において、
前記第１導電層および前記第２導電層は、前記重なり部に近づくにしたがって、幅が縮小していることを特徴とする半導体装置。
【請求項５】
請求項４記載の半導体装置において、
前記第１導電層および前記第２導電層は、前記重なり部に近づくにしたがって、幅が連続的に縮小していることを特徴とする半導体装置。
【請求項６】
請求項４記載の半導体装置において、
前記第１導電層および前記第２導電層は、前記重なり部に近づくにしたがって、幅が段階的に縮小していることを特徴とする半導体装置。
【請求項７】
請求項１記載の半導体装置において、
前記第１絶縁層の厚みが０．５μｍ以下であることを特徴とする半導体装置。
【請求項８】
請求項１記載の半導体装置において、
前記第１絶縁層が、２層以上の絶縁層により形成されていることを特徴とする半導体装置。
【請求項９】
請求項１記載の半導体装置において、
前記重なり部における前記第１導電層の厚みが、他の部分の厚みよりも厚いことを特徴とする半導体装置。
【請求項１０】
ＩＣ部と前記ＩＣ部に接続されたコイルアンテナとが同一の基板上に形成された半導体装置であって、
前記コイルアンテナは、第１導電層と、前記第１導電層よりも上層または下層の第２導電層とを有し、
前記第１導電層と前記第２導電層との間には第１絶縁層があり、
平面視において、前記第１導電層は、前記ＩＣ部を囲むように、コイル状に形成され、
前記第１導電層の第１端部は、前記ＩＣ部の第１端子に接続され、
前記第１導電層の前記第１端部とは反対側の第２端部は、前記第２導電層の第３端部に接続され、
平面視において、前記第２導電層は、前記第１導電層の前記第２端部と前記ＩＣ部の第２端子との間に延在し、
前記第２導電層の前記第３端部とは反対側の第４端部は、前記ＩＣ部の第２端子に接続され、
前記ＩＣ部は薄膜トランジスタを有し、
前記薄膜トランジスタは、ゲート電極層と、ゲート絶縁層と、チャネル領域用の半導体層と、ソース・ドレイン電極層とを有し、
前記第１導電層および前記第２導電層のうちの一方は、前記ゲート電極層と同層に形成され、
前記第１導電層および前記第２導電層のうちの他方は、前記ソース・ドレイン電極層と同層に形成され、
前記第１導電層と前記第２導電層とは、前記基板の主面に垂直な方向に前記第１絶縁層を介して重なる重なり部を有し、
前記第１導電層と前記第２導電層とは、前記重なり部における幅が、他の部分の幅よりも小さいことを特徴とする半導体装置。
【請求項１１】
請求項１０記載の半導体装置において、
前記第１絶縁層が、前記薄膜トランジスタの前記ゲート絶縁層と同層であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、コイルアンテナを備えた半導体装置およびその製造方法に適用して有効な技術に関する。
【背景技術】
【０００２】
電子デバイスの駆動用トランジスタとして、薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）装置を有する表示装置の様々な研究開発が行われている。このＴＦＴは、省スペースであるため、携帯電話、ノートパソコン、ＰＤＡ（Personal Digital Assistant）などの携帯装置の表示装置駆動用トランジスタとして使用されている。このようなＴＦＴは、これまで結晶質シリコンや非晶質シリコンを代表とするシリコン系半導体材料により大部分が作製されている。これは、従来の半導体装置の製造工程・製造技術を用いてＴＦＴを作製できるメリットがあるためである。
【０００３】
しかしながら、半導体製造工程を用いる場合、処理温度が３５０℃以上になるため、ＴＦＴを形成できる基板に制約がある。特に、ガラスやフレキシブルな基板は、耐熱温度が３５０℃以下のものが多く、従来の半導体製造工程を用いたＴＦＴ作製は困難である。そのため、最近では、低温で作製可能な、酸化物半導体材料を用いたＴＦＴ装置（酸化物ＴＦＴ）の研究開発が進められている。酸化物ＴＦＴは、低温形成が可能であるため、ガラス基板やプラスチックなどのフレキシブルに曲がる基板上への形成も可能となる。そのため、安価に従来に無い新デバイスの作製が可能となる。また、フレキシブル基板上へのＴＦＴ形成の更なる低コスト化技術として期待されるロール・ツー・ロール工程を用いた取り組みも報告されるようになっている。
【０００４】
近年では、酸化物ＴＦＴを用いた応用として、表示装置以外にもＲＦＩＤ（Radio Frequency IDentification）などの報告がなされている。従来のシリコンを基盤としたＭＯＳＦＥＴでは達成困難なＩＣタグやＩＣタグの新規機能を実現する、半導体材料やトランジスタ構造が提案されている。例えば、薄膜トランジスタを用いることで、従来、実現不可能であった、薄型のＩＣタグが実現できる。
【０００５】
ところで、アンテナおよび半導体集積回路装置を搭載した非接触電子装置、所謂、ＩＣタグは、無線通信による個体識別を可能とし、識別対象物の生産・管理などに利用されている。ＩＣタグは、リーダ・ライタ装置との間で情報・電力の授受を行い、ＩＣタグが保持しているデータをリーダ・ライタ装置に送信したり、リーダ・ライタ装置からに送信されたデータをＩＣタグが保持するなど、様々な機能を実現する。
【０００６】
国際公開第２００９／０４１１１９号には、アンテナ、および、アンテナと受信部とを接続する電気配線がアクティブマトリクス基板上に薄膜プロセスによってモノリシックに形成されたアンテナ装置に関する技術が記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】国際公開第２００９／０４１１１９号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明者の検討によれば、次のことが分かった。
【０００９】
従来のＩＣタグにおいては、アンテナとＩＣチップとを別のプロセスで形成し、後工程で実装していた。このため、例えば人間の指先での凹凸の検知が困難な、数μｍ程度の厚さのＩＣタグの実現が難しかった。また、実装歩留まりが悪いと、コストの増大を招いてしまう。また、例えば、ＩＣタグを紙などに貼付する場合、ＩＣタグを貼付した紙を多数重ねると、ＩＣチップ部のみで厚みが大幅に増大する場合があった。また、シール等の裏面にＩＣタグを作成した場合、シールの表面部分にＩＣチップやアンテナの形状が段差として表出する場合があった。
【００１０】
そこで、例えばＴＦＴを用いたＩＣ部とアンテナとを同一基板上に、薄膜プロセスで構成することが考えられる。このようにした場合、実装工程を省くことができるため、歩留まりが向上し、製造コストを低減することができる。また、ＩＣタグ全体を薄くすることができる。このため、ＩＣタグを紙などに貼付する場合やシール等の裏面にＩＣタグを作成した場合でも、出っ張りを感じないようにすることが可能になる。
【００１１】
ＩＣ部とアンテナとを同一基板上に形成する場合、アンテナをコイルアンテナとして形成し、基板上において、このコイルアンテナをＩＣ部に接続する必要がある。コイルアンテナをＩＣ部に接続するには、コイルアンテナを互いに層が異なる２つのアンテナ層で形成し、２つのアンテナ層が交差する箇所を設ける必要がある。コイルアンテナの交差部（２つのアンテナ層が交差する箇所）では、２つのアンテナ層が層間の絶縁膜を介して重なる重なり部が発生し、この重なり部で容量成分が発生する。この容量成分はコイルアンテナに寄生した容量として動作する。
【００１２】
ＩＣ部とコイルアンテナとを同一基板上に形成した場合は、コイルアンテナの形成プロセスはＩＣ部の形成プロセス（例えばＴＦＴ形成プロセス）と整合して行われるため、コイルアンテナの層間絶縁膜（２つのアンテナ層の間の絶縁膜）の膜厚が薄くなる。このため、容量は電極間の容量絶縁膜が薄くなるほど大きくなるので、上記重なり部で発生する容量成分が大きくなり、コイルアンテナで信号を送受信する性能（アンテナ特性）に悪影響を与える虞がある。これは、ＩＣタグのような、コイルアンテナを備えた半導体装置の性能を低下させてしまう。
【００１３】
また、上記特許文献１には、ＩＣタグではないが、ＩＣ部とコイルアンテナとを同一基板上に形成する技術が開示されている。また、層間膜によって、重なり部の容量成分を低減する技術が開示されている。しかしながら、薄型化を実現するためには、各層の膜厚に制限が生じ、コイルアンテナの層間絶縁膜を薄くすると、コイルアンテナの交差部で大きな容量が発生し、コイルアンテナで信号を送受信する性能が低下してしまう。また、上記特許文献１では、アンテナの交差部に生じる大きな容量を低減するため、交差部に厚さ２．５μｍの層間絶縁膜（８）を導入し、また、アンテナ（１０）の幅を細くすることでアンテナ装置を形成している。しかしながら、コイルアンテナの層間絶縁膜が薄くなると、上記特許文献１の対策では不十分となり、コイルアンテナの交差部で発生する容量によりコイルアンテナで信号を送受信する性能が低下してしまう。
【００１４】
本発明の目的は、半導体装置の性能を向上できる技術を提供することにある。
【００１５】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１７】
代表的な実施の形態による半導体装置は、ＩＣ部と前記ＩＣ部に接続されたコイルアンテナとが同一の基板上に形成された半導体装置であり、前記コイルアンテナの交差部において、前記コイルアンテナの上層側の導電層と下層側の導電層との両方の幅を小さくしたものである。
【００１８】
また、代表的な実施の形態による半導体装置の製造方法は、薄膜トランジスタを有するＩＣ部と前記ＩＣ部に接続されたコイルアンテナとが同一の基板上に形成された半導体装置の製造方法である。この際、前記コイルアンテナの交差部において、前記コイルアンテナの上層側の導電層と下層側の導電層との両方の幅を小さくする。また、前記コイルアンテナの上層側の導電層と下層側の導電層との間の層間絶縁膜を、前記薄膜トランジスタのゲート絶縁膜または保護膜と同層の絶縁層により形成する。
【発明の効果】
【００１９】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２０】
代表的な実施の形態によれば、半導体装置の性能を向上させることができる。
【図面の簡単な説明】
【００２１】
【図１】ＩＣタグとリーダ・ライタ装置との間の通信システムの代表例を示す回路図である。
【図２】ＩＣタグのＩＣ部の回路構成の代表例を示す回路図である。
【図３】本発明の一実施の形態の半導体装置の構成例を示す平面図である。
【図４】本発明の一実施の形態の半導体装置の部分拡大平面図である。
【図５】本発明の一実施の形態の半導体装置の要部断面図である。
【図６】本発明の一実施の形態の半導体装置の要部断面図である。
【図７】本発明の一実施の形態の半導体装置の要部断面図である。
【図８】本発明の一実施の形態の半導体装置におけるコイルアンテナの交差部およびその近傍領域を示す要部拡大平面図である。
【図９】図８の２つの導電層のうちの一方の導電層のパターンを示す平面図である。
【図１０】図８の２つの導電層のうちの他方の導電層のパターンを示す平面図である。
【図１１】第１比較例のコイルアンテナの交差部およびその近傍領域を示す要部拡大平面図である。
【図１２】第２比較例のコイルアンテナの交差部およびその近傍領域を示す要部拡大平面図である。
【図１３】第３比較例のコイルアンテナの交差部およびその近傍領域を示す要部拡大平面図である。
【図１４】本発明の一実施の形態の半導体装置の他の例におけるコイルアンテナの交差部およびその近傍領域を示す要部拡大平面図である。
【図１５】図１４の２つの導電層のうちの一方の導電層のパターンを示す平面図である。
【図１６】図１４の２つの導電層のうちの他方の導電層のパターンを示す平面図である。
【図１７】本発明の一実施の形態の半導体装置の他の例におけるコイルアンテナの交差部およびその近傍領域を示す要部拡大平面図である。
【図１８】図１７の２つの導電層のうちの一方の導電層のパターンを示す平面図である。
【図１９】図１７の２つの導電層のうちの他方の導電層のパターンを示す平面図である。
【図２０】平面形状が異なる４つの導電パターンを示す平面図である。
【図２１】図２０に示される各導電パターンの抵抗を示すグラフである。
【図２２】本発明の一実施の形態の半導体装置の他の例におけるコイルアンテナの交差部およびその近傍領域を示す要部拡大平面図である。
【図２３】図２２の２つの導電層のうちの一方の導電層のパターンを示す平面図である。
【図２４】図２２の２つの導電層のうちの他方の導電層のパターンを示す平面図である。
【図２５】本発明の一実施の形態の半導体装置の製造工程中の要部断面図である。
【図２６】図２５に続く半導体装置の製造工程中の要部断面図である。
【図２７】図２６に続く半導体装置の製造工程中の要部断面図である。
【図２８】図２７に続く半導体装置の製造工程中の要部断面図である。
【図２９】図２８に続く半導体装置の製造工程中の要部断面図である。
【図３０】図２９に続く半導体装置の製造工程中の要部断面図である。
【図３１】コイルアンテナの特性を示すグラフである。
【図３２】コイルアンテナの特性を示すグラフである。
【図３３】コイルアンテナの特性を示すグラフである。
【図３４】コイルアンテナの特性を示すグラフである。
【図３５】本発明の他の実施の形態の半導体装置の製造工程中の要部断面図である。
【図３６】図３５に続く半導体装置の製造工程中の要部断面図である。
【図３７】図３６に続く半導体装置の製造工程中の要部断面図である。
【図３８】図３７に続く半導体装置の製造工程中の要部断面図である。
【図３９】図３８に続く半導体装置の製造工程中の要部断面図である。
【図４０】図３９に続く半導体装置の製造工程中の要部断面図である。
【図４１】本発明の他の実施の形態の半導体装置の製造工程中の要部断面図である。
【図４２】図４１に続く半導体装置の製造工程中の要部断面図である。
【図４３】本発明の他の実施の形態の半導体装置の製造工程中の要部断面図である。
【図４４】本発明の他の実施の形態の半導体装置の製造工程中の要部断面図である。
【図４５】図４４に続く半導体装置の製造工程中の要部断面図である。
【図４６】図４５に続く半導体装置の製造工程中の要部断面図である。
【図４７】図４６に続く半導体装置の製造工程中の要部断面図である。
【発明を実施するための形態】
【００２２】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
【００２３】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２４】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００２５】
（実施の形態１）
以下、図面を参照しながら本実施の形態の半導体装置の構成と製造方法について詳細に説明する。
【００２６】
本実施の形態の半導体装置は、電力または信号の伝送（送信、受信、あるいはその両方）を行うためのアンテナ（コイルアンテナ）を備えた半導体装置（アンテナ一体型半導体装置）であるが、同一基板上にアンテナ（コイルアンテナ）とそのアンテナに接続された回路（半導体集積回路）とが形成されたものである。以下では、ＲＦＩＤ（Radio Frequency Identification）またはＲＦＩＤ装置、特にＩＣタグに適用した場合について説明する。
【００２７】
＜回路構成について＞
図１は、ＩＣタグＴＧ１とリーダ・ライタ装置ＲＷ１との間の通信システムの代表例を示す回路図である。
【００２８】
図１に示されるように、ＩＣタグ（ＲＦＩＤ装置）ＴＧ１はコイルアンテナＡ１を備え、リーダ・ライタ装置ＲＷ１はコイルアンテナＡ２を備えており、ＩＣタグＴＧ１とリーダ・ライタ装置ＲＷ１とは、コイルアンテナＡ１およびコイルアンテナＡ２を介して、磁界結合（磁束結合）により接続されている。後述のコイルアンテナＡＮＴは、このコイルアンテナＡ１に対応するものである。また、ＩＣタグＴＧ１は、共振容量（キャパシタ）Ｃ１およびＩＣ部（集積回路部、回路部）１１ａも備えており、ＩＣタグＴＧ１では、コイルアンテナＡ１は、共振容量Ｃ１を介して、ＩＣ部１１ａと端子ＬＡおよび端子ＬＢにおいて接続されている。すなわち、ＩＣタグＴＧ１において、コイルアンテナＡ１の一端は、ＩＣ部１１ａの端子ＬＡに接続され、コイルアンテナＡ１の他端は、ＩＣ部１１ａの端子ＬＢに接続されている。また、ＩＣタグＴＧ１において、共振容量Ｃ１の一方の電極は端子ＬＡに接続され、共振容量Ｃ１の他方の電極は端子ＬＢに接続されている。ＩＣタグＴＧ１（のコイルアンテナＡ１）とリーダ・ライタ装置ＲＷ１（のコイルアンテナＡ２）とが磁界結合されていることで、リーダ・ライタ装置ＲＷ１が発生させた高周波信号が、磁界の変動によって、ＩＣタグＴＧ１に伝達される。
【００２９】
ＩＣタグＴＧ１は、コイルアンテナＡ１，Ａ２を介して、リーダ・ライタ装置ＲＷ１との間で信号（情報）または電力の授受（送受信、伝送）を行うことができる。例えば、リーダ・ライタ装置ＲＷ１からデータをＩＣタグＴＧ１に送信してそのデータをＩＣタグＴＧ１で保持したり、ＩＣタグＴＧ１が保持するデータをリーダ・ライタ装置ＲＷ１に送信したりすることができる。
【００３０】
図２は、ＩＣタグＴＧ１のＩＣ部１１ａの回路構成の代表例を示す回路図である。
【００３１】
図２に示されるように、ＩＣ部１１ａは、端子（アンテナ用端子）ＬＡ，ＬＢ以下に、トランジスタＴ１で構成された整流素子と、平滑化容量Ｃ２とが接続されており、リーダ・ライタ装置ＲＷ１から送信された高周波信号（すなわちコイルアンテナＡ１で受信した高周波信号）が、トランジスタＴ１と平滑化容量Ｃ２とによって整流・平滑化され、電源電圧ＶＤＤが生成されるようになっている。ＩＣ部１１ａは、更に、電源電圧ＶＤＤで動作する論理回路部Ｌ１と、論理回路部Ｌ１からの変調信号（ＭＯＤ）でスイッチ動作をする負荷変調用トランジスタＴ２とを有している。論理回路部Ｌ１は、複数の半導体素子（トランジスタなど）により構成されている。ＩＣタグＴＧ１からリーダ・ライタ装置ＲＷ１への返信動作は、負荷変調用トランジスタＴ２をスイッチングすることにより、ＩＣ部１１ａの消費電力を変動させ、相互インダクタンスによって、その変動が伝達される。
【００３２】
ＩＣタグＴＧ１の正常な動作のためには、端子（アンテナ用端子）ＬＡと端子（アンテナ用端子）ＬＢとの間の電圧が、最低動作電圧以上の電圧となることが必要である。端子ＬＡと端子ＬＢとの間の電圧は、ＩＣ部１１ａの消費電力、リーダ・ライタ装置ＲＷ１の送信電力、コイルアンテナＡ１とコイルアンテナＡ２との相互インダクタンス、およびコイルアンテナＡ１の共振周波数・Ｑ値などで決定される。このうち、リーダ・ライタ装置ＲＷ１の送信電力は、電波法等により最大の出力が規定されており、ＩＣタグＴＧ１の正常動作には、ＩＣ部１１ａの消費電力の削減と、コイルアンテナＡ１の設計とが重要となる。
【００３３】
コイルアンテナＡ１の共振角周波数ω０は、コイルアンテナＡ１のインダクタンスをＬ０とし、コイルアンテナＡ１の抵抗をＲ０とし、共振容量Ｃ１の容量をＣ０としたとき、ω０＝１／√Ｌ０×Ｃ０となる。また、コイルアンテナＡ１のＱ値は、Ｑ＝√（Ｌ０／Ｃ０）／Ｒ０で表される。共振周波数付近においては、Ｑ値が高い程、高い電圧が得られる。このため、Ｌ０（インダクタンス）が大きく、Ｒ０（抵抗）が小さいコイルアンテナ程、高い電圧が得られる。従って、ＩＣタグＴＧ１の性能向上のためには、コイルアンテナＡ１のインダクタンスＬ０を大きくすることが望ましい。また、コイルアンテナＡ１の抵抗Ｒ０を小さくすることが望ましい。
【００３４】
＜半導体装置の全体構成について＞
図３は、本実施の形態の半導体装置（アンテナ一体型半導体装置、ここではＩＣタグ）ＳＭ１の構成例を模式的に示す平面図である。図４は、図３において二点鎖線で囲まれた領域ＲＧ１の部分拡大平面図である。図５〜図７は、本実施の形態の半導体装置ＳＭ１の要部断面図であり、図５は、図４のＡ−Ａ´線の断面図に対応し、図６は、図４のＢ−Ｂ´線の断面図に対応し、図７は、図４のＣ−Ｃ´線の断面図に対応している。本実施の形態の半導体装置ＳＭ１は、上記図１に示される上記ＩＣタグＴＧ１に対応するものである。なお、図３は平面図であるが、図面を見やすくするために、導電層ＡＮＴ１，ＡＮＴ２にハッチングを付してある。また、後述の図８、図１４、図１７および図２２のＡ−Ａ´線の断面図も、図５と同じになり、後述の図８、図１４、図１７および図２２のＢ−Ｂ´線の断面図も、図６と同じになる。
【００３５】
本実施の形態の半導体装置ＳＭ１は、電力または信号の伝送を行うためのコイルアンテナＡＮＴを備えたアンテナ一体型半導体装置である。図３に示されるように、本実施の形態の半導体装置ＳＭ１は、同一の基板ＳＵＢ上に、コイルアンテナ（アンテナコイル）ＡＮＴと、コイルアンテナＡＮＴが接続されたＩＣ部（集積回路部、回路部）１１とが、形成されたものである。すなわち、半導体装置ＳＭ１は、基板ＳＵＢと、基板ＳＵＢ上に形成されたコイルアンテナＡＮＴおよびＩＣ部１１とを有しており、コイルアンテナＡＮＴはＩＣ部１１に接続されている。コイルアンテナＡＮＴは、上記コイルアンテナＡ１に対応するものである。
【００３６】
また、ＩＣ部１１は、上記ＩＣ部１１ａと上記共振容量Ｃ１とを合わせたものに対応している。すなわち、ＩＣ部１１には、上記共振容量Ｃ１と上記図２に示される上記ＩＣ部１１ａに相当する回路とが形成されている。具体的には、ＩＣ部１１には、上記共振容量Ｃ１、上記平滑化容量Ｃ２、上記トランジスタＴ１，Ｔ２、上記論理回路部Ｌ１、および、これらを接続する配線が形成されている。従って、ＩＣ部１１には、上記共振容量Ｃ１と、上記平滑化容量Ｃ２と、上記トランジスタＴ１，Ｔ２と、上記論理回路部Ｌ１を構成する半導体素子（トランジスタなど）とが形成されている。コイルアンテナＡＮＴおよびＩＣ部１１は、基板ＳＵＢ上に薄膜プロセスで形成されるため、基板ＳＵＢ上には、ＩＣ部１１を構成するＴＦＴ（Thin Film Transistor：薄膜トランジスタ）も形成されている。
【００３７】
コイルアンテナＡＮＴは、コイル状（ループ状）の導体パターンにより形成されたアンテナである。また、コイルアンテナＡＮＴは、アンテナとして機能するコイル（コイルパターン）とみなすこともできる。図３〜図７に示されるように、このコイルアンテナＡＮＴは、互いに異なる層である導電層（アンテナ層、導電体層、導体パターン、コイル部）ＡＮＴ１および導電層（アンテナ層、導電体層、導体パターン、引き込み配線部）ＡＮＴ２と、これら導電層ＡＮＴ１，ＡＮＴ２間を接続するコンタクト部（接続部）ＣＮＴとにより、形成されている。すなわち、コイルアンテナＡＮＴは、導電層ＡＮＴ１と、導電層ＡＮＴ１よりも上または下の層である導電層ＡＮＴ２と、導電層ＡＮＴ１と導電層ＡＮＴ２との間に位置して導電層ＡＮＴ１と導電層ＡＮＴ２とを電気的に接続するコンタクト部ＣＮＴとを有している。導電層ＡＮＴ１と導電層ＡＮＴ２との間には、絶縁層（ここでは層間絶縁膜ＩＬ）が介在している。導電層ＡＮＴ１は、コイル状（ループ状）に周回してアンテナ（コイルアンテナ）として機能する導体パターンであり、導電層ＡＮＴ２は、導電層ＡＮＴ１の外周端をＩＣ部１１が形成された内周側に引き込む（引き回す）導体パターンである。
【００３８】
コイルアンテナＡＮＴの断面構造を簡単に説明すると次のようになる。図５〜図７に示されるように、基板ＳＵＢ上にコイルアンテナＡＮＴの導電層ＡＮＴ２が形成され、基板ＳＵＢ上に導電層ＡＮＴ２を覆うように絶縁層として層間絶縁膜（層間絶縁層）ＩＬが形成され、層間絶縁膜ＩＬ上にコイルアンテナＡＮＴの導電層ＡＮＴ１が形成され、層間絶縁膜ＩＬ上に導電層ＡＮＴ１を覆うように絶縁層として保護膜（保護層）ＰＡが形成されている。このため、導電層ＡＮＴ１と導電層ＡＮＴ２との間には、層間絶縁膜ＩＬが介在しており、コンタクト部ＣＮＴ以外では、導電層ＡＮＴ１と導電層ＡＮＴ２とは接続されていない。また、コンタクト部ＣＮＴは、層間絶縁膜ＩＬに形成されたコンタクトホール（貫通孔）ＣＮＴ１を埋める導電体により形成されている。図７の場合は、導電層ＡＮＴ１の一部がコンタクトホールＣＮＴ１内に埋め込まれて導電層ＡＮＴ２に接することにより、コンタクト部ＣＮＴが形成されている。これにより、コンタクト部ＣＮＴを介して、上層の導電層ＡＮＴ１と下層の導電層ＡＮＴ２とが電気的に接続され、コイルアンテナＡＮＴ全体が形成される。
【００３９】
また、図５〜図７では、導電層ＡＮＴ１は、導電層ＡＮＴ２よりも上層に形成されているが、他の形態として、導電層ＡＮＴ１と導電層ＡＮＴ２との上下関係を入れ換えて、導電層ＡＮＴ２を導電層ＡＮＴ１よりも上層に形成することもできる。但し、導電層ＡＮＴ１は、導電層ＡＮＴ２よりも延在距離が長いため、図５〜図７のように、導電層ＡＮＴ２よりも導電層ＡＮＴ１を上層に形成することが、より好ましい。これは、上層の導電層の方が厚みを厚くしやすいため、導電層ＡＮＴ２よりも延在距離が長い導電層ＡＮＴ１を上層に形成すれば、導電層ＡＮＴ２の厚みよりも導電層ＡＮＴ１の厚みを厚くして、コイルアンテナＡＮＴ全体の低抵抗化を図ることができるためである。
【００４０】
また、コイルアンテナＡＮＴが形成されている基板ＳＵＢ上には、ＩＣ部１１を構成するＴＦＴ（薄膜トランジスタ）も形成されている。このＴＦＴについては、後述の図３０などに示されている。コイルアンテナＡＮＴの導電層ＡＮＴ２は、このＴＦＴのゲート電極（後述のゲート電極層ＧＥ）またはソース・ドレイン電極（後述のソース・ドレイン電極層ＳＤ）と同層の導電層を用いて形成することができ、また、ＴＦＴ形成用の導電層とは別に新たな導電層を用いて形成することもできる。層間絶縁膜ＩＬは、ＴＦＴのゲート絶縁膜（後述のゲート絶縁層ＧＩ）または保護膜（後述の保護膜ＰＡ１）と同層の絶縁膜を用いて形成することができ、また、ＴＦＴ形成用の絶縁層とは別に新たな絶縁層を用いて形成することもできる。コイルアンテナＡＮＴの導電層ＡＮＴ１は、ＴＦＴのゲート電極（後述のゲート電極層ＧＥ）またはソース・ドレイン電極（後述のソース・ドレイン電極層ＳＤ）と同層の導電層を用いて形成することができ、また、ＴＦＴ形成用の導電層とは別に新たな導電層を用いて形成することもできる。このため、ゲート電極層ＧＥ、ゲート絶縁層ＧＩ、ソース・ドレイン電極層ＳＤ、および保護膜ＰＡ１の機能が、上記称呼に限定して解釈されるものではない。
【００４１】
図３に示されるように、コイルアンテナＡＮＴは、主として導電層ＡＮＴ１により構成されており、導電層ＡＮＴ１は、基板ＳＵＢ上に、平面視でコイル状（ループ状）に周回するように形成されている。ここで、平面視とは、基板ＳＵＢの主面に平行な平面で見た場合を言うものとする。図３では、導電層ＡＮＴ１のターン数（巻数）は３ターン（３巻）であるが、これに限定されるものではなく、任意のターン数（巻数）とすることができる。
【００４２】
図３および図４に示されるように、導電層ＡＮＴ２は、導電層ＡＮＴ１の外周端（外周側の端部）を、ＩＣ部１１が形成された内周側に引き込んで（引き回して）ＩＣ部１１に接続するために設けられており、導電層ＡＮＴ２は導電層ＡＮＴ１とは異なる層である必要がある。すなわち、コイルアンテナＡＮＴを、同層の導電層だけで形成すると、コイルアンテナＡＮＴの両端をＩＣ部１１（上記端子ＬＡ，端子ＬＢに相当する端子）に接続することが困難である。しかしながら、コイルアンテナＡＮＴを導電層ＡＮＴ１と、導電層ＡＮＴ１よりも上または下の層である導電層ＡＮＴ２とで形成することにより、コイルアンテナＡＮＴの両端（コンタクト部ＣＮＴとは反対側に位置する導電層ＡＮＴ１，ＡＮＴ２の端部）をＩＣ部１１（上記端子ＬＡ，端子ＬＢに相当する端子）に接続することが容易となる。
【００４３】
具体的には、導電層ＡＮＴ１の一端（内周側の端部）は、ＩＣ部１１（上記端子ＬＡ，端子ＬＢのうちの一方に相当する端子）に接続され、導電層ＡＮＴ１の他端（外周側の端部）は、コンタクト部ＣＮＴを介して、導電層ＡＮＴ２の一端と接続されている。そして、導電層ＡＮＴ２の他端は、ＩＣ部１１（上記端子ＬＡ，端子ＬＢのうちの他方に相当する端子）に接続されている。これにより、導電層ＡＮＴ１，ＡＮＴ２およびコンタクト部ＣＮＴにより形成されたコイルアンテナＡＮＴを、ＩＣ部１１に接続することができる。また、別の見方をすると、導電層ＡＮＴ１をコイルアンテナＡＮＴとみなし、導電層ＡＮＴ２を配線（導電層ＡＮＴ１の外周端とＩＣ部１１とを接続する配線）とみなすこともできる。
【００４４】
導電層ＡＮＴ２を導電層ＡＮＴ１とは異なる層とする（すなわち導電層ＡＮＴ２を導電層ＡＮＴ１よりも上または下の層とする）のは、平面視で導電層ＡＮＴ２が導電層ＡＮＴ１を横切るときに、導電層ＡＮＴ２が導電層ＡＮＴ１と接触しないようにするためである。導電層ＡＮＴ２を導電層ＡＮＴ１とは異なる層とすることで、導電層ＡＮＴ２と導電層ＡＮＴ１とが接触することなく平面視で導電層ＡＮＴ２が導電層ＡＮＴ１を横切ることができるため、コイルアンテナＡＮＴの両端をＩＣ部１１に容易に接続することができる。しかしながら、平面視で導電層ＡＮＴ２が導電層ＡＮＴ１を横切ることで、導電層ＡＮＴ２と導電層ＡＮＴ１とが平面視で重なる部分（重なり部ＯＶＬ）が発生する。この重なり部ＯＶＬでは、層間絶縁膜ＩＬを介して導電層ＡＮＴ１と導電層ＡＮＴ２とが厚み方向（基板ＳＵＢの主面に略垂直な方向）に対向し、導電層ＡＮＴ１，ＡＮＴ２を電極とする容量成分が発生してしまう。ここで、導電層ＡＮＴ１と導電層ＡＮＴ２とが平面視で重なっている部分を、重なり部（オーバーラップ部）ＯＶＬと称することとする。すなわち、導電層ＡＮＴ１と導電層ＡＮＴ２とは、基板ＳＵＢの主面に略垂直な方向に層間絶縁膜ＩＬを介して重なる重なり部ＯＶＬを有している。この重なり部ＯＶＬは、コイルアンテナＡＮＴのターン数に応じて、単数または複数の個所で発生する。なお、この重なり部ＯＶＬは、コイルアンテナＡＮＴの導電層ＡＮＴ１と導電層ＡＮＴ２とが平面視で交差する部分（領域）であるので、コイルアンテナＡＮＴの交差部とみなすこともできる。
【００４５】
＜コイルアンテナの交差部について＞
図８は、本実施の形態の半導体装置ＳＭ１におけるコイルアンテナＡＮＴの交差部（重なり部ＯＶＬ）およびその近傍領域を示す要部拡大平面図であり、上記図４において二点鎖線で囲まれた領域ＲＧ２の部分拡大平面図に対応している。図９は、図８から導電層ＡＮＴ１を省略して導電層ＡＮＴ２のみを示した平面図であり、図１０は、図８から導電層ＡＮＴ２を省略して導電層ＡＮＴ１のみを示した平面図である。図１１は、第１比較例のコイルアンテナの交差部およびその近傍領域を示す要部拡大平面図であり、図１２は、第２比較例のコイルアンテナの交差部およびその近傍領域を示す要部拡大平面図であり、図１３は、第３比較例のコイルアンテナの交差部およびその近傍領域を示す要部拡大平面図である。図１１〜図１３は、いずれも上記図８と同じ領域が示されている。なお、図８〜図１３は平面図であるが、図面を見やすくするために、各導電層にハッチングを付してある。
【００４６】
図１１の第１比較例に示される導電層ＡＮＴ１０１と図１２の第２比較例に示される導電層ＡＮＴ２０１と図１３の第３比較例に示される導電層ＡＮＴ３０１とは、本実施の形態の導電層ＡＮＴ１に相当するものである。また、図１１の第１比較例に示される導電層ＡＮＴ１０２と図１２の第２比較例に示される導電層ＡＮＴ２０２と図１３の第３比較例に示される導電層ＡＮＴ３０２とは、本実施の形態の導電層ＡＮＴ２に相当するものである。但し、導電層ＡＮＴ１０１，ＡＮＴ３０１は、本実施の形態の導電層ＡＮＴ１と、コイルアンテナの交差部（重なり部ＯＶＬ）およびその近傍での形状が相違している。また、導電層ＡＮＴ１０２，ＡＮＴ２０２，ＡＮＴ３０２は、本実施の形態の導電層ＡＮＴ２と、コイルアンテナの交差部（重なり部ＯＶＬ）およびその近傍での形状が相違している。
【００４７】
ここで、コイルアンテナの導電層ＡＮＴ１，ＡＮＴ２，ＡＮＴ１０１，ＡＮＴ１０２，ＡＮＴ２０１，ＡＮＴ２０２，ＡＮＴ３０１，ＡＮＴ３０２の幅とは、その導電層の延在方向（延在方向はコイルアンテナにおいて電流が流れる方向にほぼ対応している）に垂直な方向の幅（寸法）に対応している。また、コイルアンテナの導電層ＡＮＴ１，ＡＮＴ２，ＡＮＴ１０１，ＡＮＴ１０２，ＡＮＴ２０１，ＡＮＴ２０２，ＡＮＴ３０１，ＡＮＴ３０２の幅は、その導電層の厚みに対して略垂直な関係にある。また、コイルアンテナの導電層ＡＮＴ１，ＡＮＴ２，ＡＮＴ１０１，ＡＮＴ１０２，ＡＮＴ２０１，ＡＮＴ２０２，ＡＮＴ３０１，ＡＮＴ３０２の幅は、その導電層の形成プロセスなどに起因して若干ばらつく（変動する、ゆらぐ）場合もあるが、その場合は平均値で代表するものとする。従って、重なり部ＯＶＬ，ＯＶＬ１０１，ＯＶＬ２０１，ＯＶＬ３０１における導電層ＡＮＴ１，ＡＮＴ２，ＡＮＴ１０１，ＡＮＴ１０２，ＡＮＴ２０１，ＡＮＴ２０２，ＡＮＴ３０１，ＡＮＴ３０２の幅Ｗ１，Ｗ３，Ｗ１０１，Ｗ１０３，Ｗ２０１，Ｗ２０３，Ｗ３０１，Ｗ３０３は、その重なり部におけるその導電層の幅（ばらつきがある場合は平均値）に対応している。また、重なり部ＯＶＬ，ＯＶＬ１０１，ＯＶＬ２０１，ＯＶＬ３０１以外の部分における導電層ＡＮＴ１，ＡＮＴ２，ＡＮＴ１０１，ＡＮＴ１０２，ＡＮＴ２０１，ＡＮＴ２０２，ＡＮＴ３０１，ＡＮＴ３０２の幅Ｗ２，Ｗ４，Ｗ１０２，Ｗ１０４，Ｗ２０２，Ｗ２０４，Ｗ３０２，Ｗ３０４は、その導電層が連続して存在する区間（前記重なり部は除く）におけるその導電層の幅（ばらつきがある場合は平均値）に対応している。
【００４８】
図１１に示される第１比較例の場合、導電層ＡＮＴ１０１の幅はほぼ均一であり、コイルアンテナの交差部（導電層ＡＮＴ１０１と導電層ＡＮＴ１０２との重なり部ＯＶＬ１０１）における導電層ＡＮＴ１０１の幅Ｗ１０１は、他の部分（重なり部ＯＶＬ１０１以外の部分）における導電層ＡＮＴ１０１の幅Ｗ１０２とほぼ同じ（Ｗ１０１＝Ｗ１０２）である。また、図１１に示される第１比較例の場合、導電層ＡＮＴ１０２の幅はほぼ均一であり、コイルアンテナの交差部（重なり部ＯＶＬ１０１）における導電層ＡＮＴ１０２の幅Ｗ１０３は、他の部分（重なり部ＯＶＬ１０１以外の部分）における導電層ＡＮＴ１０２の幅Ｗ１０４とほぼ同じ（Ｗ１０３＝Ｗ１０４）である。このため、図１１に示される第１比較例の場合、導電層ＡＮＴ１０１と導電層ＡＮＴ１０２との重なり部ＯＶＬ１０１の面積が大きくなる。従って、重なり部ＯＶＬ１０１で発生する容量成分（重なり部ＯＶＬ１０１における導電層ＡＮＴ１０１，ＡＮＴ１０２を電極とする容量成分）が大きくなってしまう。
【００４９】
また、図１２に示される第２比較例の場合、導電層ＡＮＴ２０２については、図１１の第１比較例の導電層ＡＮＴ１０２と同様であり、導電層ＡＮＴ２０２の幅はほぼ均一である。このため、コイルアンテナの交差部（導電層ＡＮＴ２０１と導電層ＡＮＴ２０２との重なり部ＯＶＬ２０１）における導電層ＡＮＴ２０２の幅Ｗ２０３は、他の部分（重なり部ＯＶＬ２０１以外の部分）における導電層ＡＮＴ２０２の幅Ｗ２０４とほぼ同じ（Ｗ２０３＝Ｗ２０４）である。しかしながら、図１２に示される第２比較例の場合、導電層ＡＮＴ２０１の幅はコイルアンテナの交差部（重なり部ＯＶＬ２０１）と他の部分とで同じではなく、交差部（重なり部ＯＶＬ２０１）における導電層ＡＮＴ２０１の幅Ｗ２０１は、他の部分（重なり部ＯＶＬ２０１以外の部分）における導電層ＡＮＴ２０１の幅Ｗ２０２よりも小さく（Ｗ２０１＜Ｗ２０２）なっている。
【００５０】
また、図１３に示される第３比較例の場合、導電層ＡＮＴ３０１については、図１１の第１比較例の導電層ＡＮＴ１０１と同様であり、導電層ＡＮＴ３０１の幅はほぼ均一である。このため、コイルアンテナの交差部（導電層ＡＮＴ３０１と導電層ＡＮＴ３０２との重なり部ＯＶＬ３０１）における導電層ＡＮＴ３０１の幅Ｗ３０１は、他の部分（重なり部ＯＶＬ３０１以外の部分）における導電層ＡＮＴ３０１の幅Ｗ３０２とほぼ同じ（Ｗ３０１＝Ｗ３０２）である。しかしながら、図１３に示される第３比較例の場合、導電層ＡＮＴ３０２の幅はコイルアンテナの交差部（重なり部ＯＶＬ３０１）と他の部分とで同じではなく、交差部（重なり部ＯＶＬ３０１）における導電層ＡＮＴ３０２の幅Ｗ３０３は、他の部分（重なり部ＯＶＬ３０１以外の部分）における導電層ＡＮＴ３０２の幅Ｗ３０４よりも小さく（Ｗ３０３＜Ｗ３０４）なっている。
【００５１】
図１２の第２比較例の場合と図１３の第３比較例の場合とでは、図１１の第１比較例の場合に比べて、導電層ＡＮＴ２０１，ＡＮＴ３０１と導電層ＡＮＴ２０２，ＡＮＴ３０２との重なり部ＯＶＬ２０１，ＯＶＬ３０１の面積を小さくすることができ、重なり部ＯＶＬ２０１，ＯＶＬ３０１で発生する容量成分を小さくすることができる。しかしながら、コイルアンテナを備える半導体装置（ＩＣタグなど）の性能向上のためには、図１２の第２比較例の場合や図１３の第３比較例の場合では十分ではなく、コイルアンテナの交差部（コイルアンテナを構成する２つの導電層の重なり部）で発生する容量成分を更に（できるだけ）小さくすることが望まれる。特に、導電層ＡＮＴ２０１，ＡＮＴ３０１と導電層ＡＮＴ２０２，ＡＮＴ３０２との間に介在する絶縁層（上記層間絶縁膜ＩＬに相当するもの）の厚みが薄い場合には、重なり部ＯＶＬ２０１，ＯＶＬ３０１で発生する容量成分が大きくなるため、更なる対策が必要になる。
【００５２】
それに対して、図８〜図１０に示される本実施の形態の場合、導電層ＡＮＴ１の幅は重なり部ＯＶＬと他の部分とで同じではなく、重なり部ＯＶＬにおける導電層ＡＮＴ１の幅Ｗ１は、他の部分（重なり部ＯＶＬ以外の部分）における導電層ＡＮＴ１の幅Ｗ２よりも小さく（Ｗ１＜Ｗ２）なっている。そして、導電層ＡＮＴ２の幅は重なり部ＯＶＬと他の部分とで同じではなく、重なり部ＯＶＬにおける導電層ＡＮＴ２の幅Ｗ３は、他の部分（重なり部ＯＶＬ以外の部分）における導電層ＡＮＴ２の幅Ｗ４よりも小さく（Ｗ３＜Ｗ４）なっている。すなわち、導電層ＡＮＴ１と導電層ＡＮＴ２との両方について、重なり部ＯＶＬで幅（Ｗ１，Ｗ３）を小さくし、他の部分（重なり部ＯＶＬ以外の部分）で幅（Ｗ２，Ｗ４）を大きくしている。換言すれば、平面視で導電層ＡＮＴ１と導電層ＡＮＴ２とが交差する部分において、導電層ＡＮＴ１と導電層ＡＮＴ２との両方の幅（Ｗ１，Ｗ３）を局所的に小さくしている。つまり、導電層ＡＮＴ１と導電層ＡＮＴ２との両方について幅が局所的に小さくなった部分を設け、その幅が小さくなった部分で導電層ＡＮＴ１と導電層ＡＮＴ２とが平面視で交差するようにしている。このようにすることで、重なり部ＯＶＬ以外の部分における導電層ＡＮＴ１，ＡＮＴ２の幅（Ｗ２，Ｗ４）を確保しながら、重なり部ＯＶＬの面積の縮小を図ることができる。
【００５３】
本実施の形態では、上記図１１の第１比較例、上記図１２の第２比較例および上記図１３の第３比較例に比べて、導電層ＡＮＴ１と導電層ＡＮＴ２との重なり部ＯＶＬの面積を小さくすることができ、重なり部ＯＶＬで発生する容量成分（重なり部ＯＶＬにおける導電層ＡＮＴ１，ＡＮＴ２を電極とする容量成分）を小さくすることができる。このため、コイルアンテナＡＮＴを備える半導体装置ＳＭ１（ＩＣタグなど）の性能を、より向上させることができる。
【００５４】
また、本実施の形態では、重なり部ＯＶＬの面積を小さくするために、導電層ＡＮＴ１，ＡＮＴ２の全体の幅を小さくするのではなく、平面視で導電層ＡＮＴ１と導電層ＡＮＴ２とが交差する部分において導電層ＡＮＴ１と導電層ＡＮＴ２との両方の幅（Ｗ１，Ｗ３）を小さくしている。このため、重なり部ＯＶＬ以外の部分における導電層ＡＮＴ１，ＡＮＴ２の幅（Ｗ２，Ｗ４）を小さくしなくとも、重なり部ＯＶＬの面積を小さくすることができるため、コイルアンテナＡＮＴの抵抗が増大するのを抑制しながら、重なり部ＯＶＬの面積を小さくすることができる。従って、重なり部ＯＶＬの面積を小さくして重なり部ＯＶＬで発生する容量成分を小さくすることと、コイルアンテナＡＮＴの抵抗が増大するのを抑制することとを、両立させることができる。このため、コイルアンテナＡＮＴを備える半導体装置ＳＭ１（ＩＣタグなど）の性能を、より向上させることができる。
【００５５】
また、本実施の形態では、上記図１２の第２比較例および上記図１３の第３比較例に比べて、重なり部ＯＶＬの面積を小さくしてそこで発生する容量成分を低減できる。これを別の見方をすると、重なり部ＯＶＬ，ＯＶＬ２０１，ＯＶＬ３０１の面積が同じ（すなわち重なり部の容量が同じ）場合で比べると、本実施の形態は、上記図１２の第２比較例および上記図１３の第３比較例に比べて、コイルアンテナの抵抗を小さくすることができる。これは、重なり部ＯＶＬ，ＯＶＬ２０１，ＯＶＬ３０１の面積が同じであれば、本実施の形態の導電層ＡＮＴ１，ＡＮＴ２の上記幅Ｗ１，Ｗ３は、上記幅Ｗ２０１，Ｗ３０３よりもかなり大きくすることができるためである。このため、本実施の形態は、上記図１２の第２比較例および上記図１３の第３比較例に比べて、コイルアンテナの交差部（重なり部ＯＶＬ）の容量の低減と、コイルアンテナの抵抗低減との両方で、有利である。
【００５６】
また、導電層の幅を細くしすぎると、製造歩留まりが低下する虞がある。上記図１２の第２比較例および上記図１３の第３比較例でコイルアンテナの交差部（重なり部ＯＶＬ２０１，ＯＶＬ３０１）の容量低減を図ろうとすると、上記幅Ｗ２０１，Ｗ３０３を細くしすぎて、製造歩留まりが低下する虞がある。それに対して、本実施の形態では、導電層ＡＮＴ１，ＡＮＴ２の上記幅Ｗ１，Ｗ３を製造限界以上に設定しても、コイルアンテナの交差部（重なり部ＯＶＬ）の容量を効率的に低減できるため、製造歩留まりを向上させることができる。
【００５７】
次に、図８〜図１０の構成について、より詳細に説明する。
【００５８】
図８〜図１０では、導電層ＡＮＴ１は、幅が細くなっている部分（幅がＷ１で一定の部分）の両側に、幅が太くなっている部分（幅がＷ２で一定の部分）があり、導電層ＡＮＴ２は、幅が細くなっている部分（幅がＷ３で一定の部分）の両側に、幅が太くなっている部分（幅がＷ４で一定の部分）がある。そして、導電層ＡＮＴ１の幅が細くなっている部分（幅がＷ１で一定の部分）と、導電層ＡＮＴ２の幅が細くなっている部分（幅がＷ３で一定の部分）とが、平面視で交差して、導電層ＡＮＴ１と導電層ＡＮＴ２との重なり部ＯＶＬが発生している。これにより、重なり部ＯＶＬの面積を小さくして、重なり部ＯＶＬで発生する容量成分を小さくすることができる。導電層ＡＮＴ１の幅が太くなっている部分（幅がＷ２で一定の部分）と、導電層ＡＮＴ２の幅が太くなっている部分（幅がＷ４で一定の部分）とは、平面視で重なっていない。
【００５９】
また、図８〜図１０では、導電層ＡＮＴ１は、幅が細くなっている部分（幅がＷ１で一定の部分）の長さが、導電層ＡＮＴ２の幅Ｗ４よりも若干大きくなっている。そして、導電層ＡＮＴ２の幅が太くなっている部分（幅がＷ４で一定の部分）を、導電層ＡＮＴ１の幅が細くなっている部分（幅がＷ１で一定の部分）に近づけて、導電層ＡＮＴ２の幅が細くなっている部分（幅がＷ３で一定の部分）の長さを、幅Ｗ１よりも大きく、かつ幅Ｗ２よりも小さくしている。これにより、重なり部ＯＶＬの面積を小さくするとともに、導電層ＡＮＴ１，ＡＮＴ２の抵抗を低減することができる。
【００６０】
次に、本実施の形態におけるコイルアンテナＡＮＴの交差部（重なり部ＯＶＬ）の構成の他の例について説明する。
【００６１】
図１４は、本実施の形態の半導体装置ＳＭ１の他の例（第２の例）におけるコイルアンテナＡＮＴの交差部（重なり部ＯＶＬ）およびその近傍領域を示す要部拡大平面図である。図１４は、上記図８と同様に、上記図４において二点鎖線で囲まれた領域ＲＧ２の部分拡大平面図に対応しているが、上記図８は、本実施の形態の第１の例であり、図１４は、本実施の形態の第２の例である。図１５は、図１４から導電層ＡＮＴ１を省略して導電層ＡＮＴ２のみを示した平面図であり、図１６は、図１４から導電層ＡＮＴ２を省略して導電層ＡＮＴ１のみを示した平面図である。図１７は、本実施の形態の半導体装置ＳＭ１の他の例（第３の例）におけるコイルアンテナＡＮＴの交差部（重なり部ＯＶＬ）およびその近傍領域を示す要部拡大平面図である。図１７は、上記図８と同様に、上記図４において二点鎖線で囲まれた領域ＲＧ２の部分拡大平面図に対応しているが、図１７は、本実施の形態の第３の例である。図１８は、図１７から導電層ＡＮＴ１を省略して導電層ＡＮＴ２のみを示した平面図であり、図１９は、図１７から導電層ＡＮＴ２を省略して導電層ＡＮＴ１のみを示した平面図である。
【００６２】
なお、図１４〜図１９は平面図であるが、図面を見やすくするために、各導電層にハッチングを付してある。また、図２０は、平面形状（パターン形状）が異なる４つの導電パターンを示す平面図であり、図２１は、図２０に示される各導電パターンＣＤＰ１，ＣＤＰ２，ＣＤＰ３，ＣＤＰ４の抵抗を示すグラフである。図２１のグラフの横軸は、周波数に対応し、図２１のグラフの縦軸は、各導電パターンＣＤＰ１，ＣＤＰ２，ＣＤＰ３，ＣＤＰ４の抵抗（端子ＴＥ１，ＴＥ２間の抵抗）に対応している。
【００６３】
上記図８の第１の例と、図１４の第２の例と、図１７の第３の例とでは、いずれも、導電層ＡＮＴ１と導電層ＡＮＴ２との重なり部ＯＶＬの面積は同じである。すなわち、重なり部ＯＶＬにおける導電層ＡＮＴ１の幅Ｗ１は、上記図８の第１の例と図１４の第２の例と図１７の第３の例とで同じであり、また、重なり部ＯＶＬにおける導電層ＡＮＴ２の幅Ｗ３は、上記図８の第１の例と上記図１４の第２の例と上記図１７の第３の例とで同じである。しかしながら、コイルアンテナＡＮＴの抵抗は、図１７の第３の例が、上記図８の第１の例および図１４の第２の例よりも小さくなり、その理由について、図２０および図２１を参照して説明する。
【００６４】
図２０の（Ａ）に示される導電パターンＣＤＰ１は、上記図１１の第１比較例の導電層ＡＮＴ１０１，ＡＮＴ１０２における、重なり部ＯＶＬ１０１近傍領域にほぼ相当する平面形状（パターン形状）を有している。図２０の（Ｂ）に示される導電パターンＣＤＰ２は、上記図８の第１の例の導電層ＡＮＴ２や図１４の第２の例の導電層ＡＮＴ１における、重なり部ＯＶＬ近傍領域にほぼ相当する平面形状（パターン形状）を有している。また、図２０の（Ｃ）に示される導電パターンＣＤＰ３は、上記図８の第１の例の導電層ＡＮＴ１や図１４の第２の例の導電層ＡＮＴ２における、重なり部ＯＶＬ近傍領域にほぼ相当する平面形状（パターン形状）を有している。また、図２０の（Ｄ）に示される導電パターンＣＤＰ４は、図１７の第３の例の導電層ＡＮＴ１，ＡＮＴ２における重なり部ＯＶＬ近傍領域にほぼ相当する平面形状（パターン形状）を有している。
【００６５】
但し、ここでは、各導電パターンＣＤＰ１，ＣＤＰ２，ＣＤＰ３，ＣＤＰ４の抵抗（端子ＴＥ１，ＴＥ２間の抵抗）を算出するシミュレーションのために、図２０の図中に示された寸法に設定している。すなわち、図２０の（Ａ）の導電パターンＣＤＰ１の幅を０．５ｍｍに設定し、図２０の（Ｂ）、（Ｃ）、（Ｄ）の導電パターンＣＤＰ２，ＣＤＰ３，ＣＤＰ４では、幅が細くなっている部分の幅を０．０３ｍｍに設定し、幅が太くなっている部分の幅を０．５ｍｍに設定してある。なお、図２０の（Ｂ）の導電パターンＣＤＰ２と図２０の（Ｃ）の導電パターンＣＤＰ３とは、幅が０．０３ｍｍの部分の長さが相違しており、図２０の（Ｂ）の導電パターンＣＤＰ２は、図２０の（Ｃ）の導電パターンＣＤＰ３よりも、幅が０．０３ｍｍの部分の長さが短くなっている。また、図２０の（Ｂ）の導電パターンＣＤＰ２と図２０の（Ｄ）の導電パターンＣＤＰ４とは、幅が０．０３ｍｍの部分の長さが一致している。
【００６６】
図２０の各導電パターンＣＤＰ１，ＣＤＰ２，ＣＤＰ３，ＣＤＰ４の抵抗は、図２１のグラフに示されている。図２１のグラフに示されるように、図２０の（Ａ）の導電パターンＣＤＰ１は、幅が０．５ｍｍで一定のため、抵抗が小さくなっている。一方、図２０の（Ｂ）、（Ｃ）、（Ｄ）の導電パターンＣＤＰ２，ＣＤＰ３，ＣＤＰ４は、幅が０．０３ｍｍと細い部分を有しているため、図２０の（Ａ）の導電パターンＣＤＰ１よりも抵抗が大きくなっている。そして、図２０の（Ｃ）の導電パターンＣＤＰ３は、図２０の（Ｂ）の導電パターンＣＤＰ２よりも、幅が０．０３ｍｍの部分の長さが長い分、抵抗が大きくなっている。
【００６７】
また、図２０の（Ｄ）の導電パターンＣＤＰ４の抵抗は、図２０の（Ｂ）の導電パターンＣＤＰ２の抵抗に近い値であり、導電パターンＣＤＰ２の抵抗より若干大きい程度である。そして、図２０の（Ｄ）の導電パターンＣＤＰ４の抵抗は、図２０の（Ｃ）の導電パターンＣＤＰ３の抵抗よりもかなり小さい。
【００６８】
図２０の（Ｄ）の導電パターンＣＤＰ４と図２０の（Ｂ）の導電パターンＣＤＰ２とで、抵抗があまり変わらないのは、次の理由のためである。すなわち、図２０の（Ｂ）の導電パターンＣＤＰ２において、図２０中で符号ＲＧ３を付した点線で囲まれた領域ＲＧ３は、電流経路としてはほとんど寄与しておらず、この領域ＲＧ３が無かったとしても（すなわち領域ＲＧ３を削除したとしても）、導電パターンＣＤＰ２の抵抗はあまり変わらない。このため、導電パターンＣＤＰ２から領域ＲＧ３を削除したものに類似した形状を有する導電パターンＣＤＰ４は、抵抗が導電パターンＣＤＰ２とそれほど変わらず、導電パターンＣＤＰ４の抵抗は導電パターンＣＤＰ２の抵抗より若干大きい程度になる。
【００６９】
このため、図２０の（Ｄ）の導電パターンＣＤＰ４の抵抗（図２１のグラフの値を適用すると約０．１５Ω）は、図２０の（Ｂ）の導電パターンＣＤＰ２の抵抗（図２１のグラフの値を適用すると約０．１３Ω）に近い値となり、かつ、図２０の（Ｃ）の導電パターンＣＤＰ３の抵抗（図２１のグラフの値を適用すると約０．４４Ω）に比べてかなり低い値となる。
【００７０】
上記図８の第１の例は、重なり部ＯＶＬ近傍領域において、導電層ＡＮＴ１の平面形状に図２０の（Ｃ）の導電パターンＣＤＰ３を適用し、導電層ＡＮＴ２の平面形状に図２０の（Ｂ）の導電パターンＣＤＰ２を適用している。また、図１４の第２の例は、重なり部ＯＶＬ近傍領域において、導電層ＡＮＴ１の平面形状に図２０の（Ｂ）の導電パターンＣＤＰ２を適用し、導電層ＡＮＴ２の平面形状に図２０の（Ｃ）の導電パターンＣＤＰ３を適用している。このため、上記図８の第１の例と図１４の第２の例とでは、重なり部ＯＶＬ近傍領域において、導電パターンＣＤＰ２の抵抗値（図２１のグラフの値を適用すると約０．１３Ω）と導電パターンＣＤＰ３の抵抗値（図２１のグラフの値を適用すると約０．４４Ω）との合計の抵抗（図２１のグラフの値を適用すると約０．５７Ω）が発生する。この合計の抵抗（約０．５７Ω）は、主として図２０の（Ｃ）の導電パターンＣＤＰ３の抵抗値（約０．４４Ω）に起因して、大きな値になっている。
【００７１】
一方、図１７の第３の例は、重なり部ＯＶＬ近傍領域において、導電層ＡＮＴ１および導電層ＡＮＴ２の両方の平面形状に図２０の（Ｄ）の導電パターンＣＤＰ４を適用している。このため、図１７の第３の例では、重なり部ＯＶＬ近傍領域において、導電パターンＣＤＰ４（図２１のグラフの値を適用すると約０．１５Ω）の抵抗値の２倍の抵抗（図２１のグラフの値を適用すると約０．３Ω）が発生する。この抵抗値（約０．３Ω）は、上記図８の第１の例と図１４の第２の例とにおいて、重なり部ＯＶＬ近傍領域において発生する抵抗（図２１のグラフの値を適用すると約０．５７Ω）よりもかなり小さくなる。これは、上述のように、図２０の（Ｄ）の導電パターンＣＤＰ４の抵抗は、図２０の（Ｂ）の導電パターンＣＤＰ２の抵抗に近い値であり、かつ、図２０の（Ｃ）の導電パターンＣＤＰ３の抵抗に比べてかなり低い値になるためである。
【００７２】
従って、重なり部ＯＶＬ近傍領域において導電層ＡＮＴ１，ＡＮＴ２に発生する抵抗の合計は、上記図８の第１の例および図１４の第２の例よりも、図１７の第３の例の方が、小さくなる。このため、上記図８の第１の例を適用した場合や図１４の第２の例を適用した場合よりも、図１７の第３の例を適用した場合の方が、コイルアンテナＡＮＴの抵抗を、より小さくすることができる。また、導電層ＡＮＴ１と導電層ＡＮＴ２との交差箇所（重なり部ＯＶＬの発生箇所）の数は、コイルアンテナＡＮＴのターン数が大きくなるほど大きくなり、その交差箇所での抵抗成分が積み重なるため、重なり部ＯＶＬ近傍での抵抗成分の増大がコイルアンテナＡＮＴ全体の抵抗増大につながりやすくなる。このため、ターン数が大きなコイルアンテナＡＮＴほど、図１７の第３の例を適用したことによるコイルアンテナＡＮＴの抵抗低減効果が大きくなる。
【００７３】
次に、図１７〜図１９の第３の例の構成について、より詳細に説明する。
【００７４】
図１７〜図１９の第３の例では、導電層ＡＮＴ１と導電層ＡＮＴ２との両方が、重なり部ＯＶＬに近づくに従って、幅（導電層ＡＮＴ１，ＡＮＴ２の各幅）が小さく（狭く、細く）なっている。そして、幅が最小（Ｗ１，Ｗ３）となってほぼ一定となっている領域で導電層ＡＮＴ１と導電層ＡＮＴ２とが平面視で交差して導電層ＡＮＴ１と導電層ＡＮＴ２との重なり部ＯＶＬが発生している。
【００７５】
具体的には、図１７〜図１９の第３の例では、導電層ＡＮＴ１は、ほぼ一定の幅Ｗ２を有する領域とほぼ一定の幅Ｗ１（但しＷ２＞Ｗ１）を有する領域との間で、導電層ＡＮＴ１の幅が幅Ｗ２から幅Ｗ１まで連続的に（なだらかに）減少している。また、導電層ＡＮＴ２は、ほぼ一定の幅Ｗ４を有する領域とほぼ一定の幅Ｗ３（但しＷ４＞Ｗ３）を有する領域との間で、導電層ＡＮＴ２の幅が幅Ｗ４から幅Ｗ３まで連続的に（なだらかに）減少している。導電層ＡＮＴ１の幅が幅Ｗ２から幅Ｗ１まで連続的に（なだらかに）減少している領域と、導電層ＡＮＴ２の幅が幅Ｗ４から幅Ｗ３まで連続的に（なだらかに）減少している領域とでは、導電層ＡＮＴ１と導電層ＡＮＴ２とは平面視で重なっていない。すなわち、重なり部ＯＶＬ以外で導電層ＡＮＴ１と導電層ＡＮＴ２とが平面視で重ならないように、重なり部ＯＶＬから離れる（遠ざかる）につれて、導電層ＡＮＴ１の幅が幅Ｗ１から幅Ｗ２まで連続的に（なだらかに）増加し、かつ導電層ＡＮＴ２の幅が幅Ｗ３から幅Ｗ４まで連続的に（なだらかに）増加している。導電層ＡＮＴ１と導電層ＡＮＴ２とは、導電層ＡＮＴ１の幅が幅Ｗ１である領域と導電層ＡＮＴ２の幅が幅Ｗ３である領域とで交差しており、重なり部ＯＶＬは、導電層ＡＮＴ１の幅が幅Ｗ１である領域と導電層ＡＮＴ２の幅が幅Ｗ３である領域とが平面視で重なった部分により形成されている。
【００７６】
図１７〜図１９の第３の例では、導電層ＡＮＴ１，ＡＮＴ２の各幅が小さくなっている領域（好ましくは幅が最小となっている領域）で重なり部ＯＶＬが発生することにより、重なり部ＯＶＬの面積を縮小できるとともに、重なり部ＯＶＬから離れる（遠ざかる）につれて、導電層ＡＮＴ１，ＡＮＴ２が重ならないように導電層ＡＮＴ１，ＡＮＴ２の各幅を増加させる（ここでは連続的に増加させる）。これにより、導電層ＡＮＴ１，ＡＮＴ２の抵抗増加を抑制することができる。
【００７７】
図２２は、本実施の形態の半導体装置ＳＭ１の他の例（第４の例）におけるコイルアンテナＡＮＴの交差部（重なり部ＯＶＬ）およびその近傍領域を示す要部拡大平面図である。図２２は、上記図８と同様に、上記図４において二点鎖線で囲まれた領域ＲＧ２の部分拡大平面図に対応しているが、図２２は、上記図１７の第３の例の変形例であり、これを本実施の形態の第４の例と称することとする。図２３は、図２２から導電層ＡＮＴ１を省略して導電層ＡＮＴ２のみを示した平面図であり、図２４は、図２２から導電層ＡＮＴ２を省略して導電層ＡＮＴ１のみを示した平面図である。なお、図２２〜図２４は平面図であるが、図面を見やすくするために、各導電層にハッチングを付してある。
【００７８】
図１７〜図１９の第３の例と図２２〜図２４の第４の例（第３の例の変形例）とのいずれにおいても、導電層ＡＮＴ１と導電層ＡＮＴ２との両方が、重なり部ＯＶＬに近づくに従って、幅（導電層ＡＮＴ１，ＡＮＴ２の各幅）が小さく（狭く、細く）なっている。しかしながら、図１７〜図１９の第３の例と図２２〜図２４の第４の例とでは、導電層ＡＮＴ１，ＡＮＴ２の幅の変化の仕方（幅Ｗ１から幅Ｗ２への導電層ＡＮＴ１の幅の変化の仕方と幅Ｗ３から幅Ｗ４への導電層ＡＮＴ２の幅の変化の仕方）が相違している。
【００７９】
すなわち、図１７〜図１９の第３の例では、導電層ＡＮＴ１と導電層ＡＮＴ２との両方が、重なり部ＯＶＬに近づくに従って、幅（導電層ＡＮＴ１，ＡＮＴ２の各幅）が連続的に（なだらかに）小さく（狭く）なっている。一方、図２２〜図２４の第４の例では、導電層ＡＮＴ１と導電層ＡＮＴ２との両方が、重なり部ＯＶＬに近づくに従って、幅（導電層ＡＮＴ１，ＡＮＴ２の各幅）が段階的に（階段状に）小さく（狭く）なっている。
【００８０】
具体的には、図２２〜図２４の第４の例では、導電層ＡＮＴ１は、ほぼ一定の幅Ｗ２を有する領域とほぼ一定の幅Ｗ１（但しＷ２＞Ｗ１）を有する領域との間で、導電層ＡＮＴ１の幅が幅Ｗ２から幅Ｗ１まで段階的に（階段状に）減少している。また、導電層ＡＮＴ２は、ほぼ一定の幅Ｗ４を有する領域とほぼ一定の幅Ｗ３（但しＷ４＞Ｗ３）を有する領域との間で、導電層ＡＮＴ２の幅が幅Ｗ４から幅Ｗ３まで段階的に（階段状に）減少している。導電層ＡＮＴ１の幅が幅Ｗ２から幅Ｗ１まで段階的に（階段状に）減少している領域と、導電層ＡＮＴ２の幅が幅Ｗ４から幅Ｗ３まで段階的に（階段状に）減少している領域とでは、導電層ＡＮＴ１と導電層ＡＮＴ２とは平面視で重なっていない。すなわち、重なり部ＯＶＬ以外で導電層ＡＮＴ１と導電層ＡＮＴ２とが平面視で重ならないように、重なり部ＯＶＬから離れる（遠ざかる）につれて、導電層ＡＮＴ１の幅が幅Ｗ１から幅Ｗ２まで段階的に（階段状に）増加し、かつ導電層ＡＮＴ２の幅が幅Ｗ３から幅Ｗ４まで段階的に（階段状に）増加している。導電層ＡＮＴ１と導電層ＡＮＴ２とは、導電層ＡＮＴ１の幅が幅Ｗ１である領域と導電層ＡＮＴ２の幅が幅Ｗ３である領域とで交差しており、重なり部ＯＶＬは、導電層ＡＮＴ１の幅が幅Ｗ１である領域と導電層ＡＮＴ２の幅が幅Ｗ３である領域とが平面視で重なった部分により形成されている。
【００８１】
図２２〜図２４の第４の例では、導電層ＡＮＴ１，ＡＮＴ２の各幅が小さくなっている領域（好ましくは幅が最小となっている領域）で重なり部ＯＶＬが発生することにより、重なり部ＯＶＬの面積を縮小できるとともに、重なり部ＯＶＬから離れる（遠ざかる）につれて、導電層ＡＮＴ１，ＡＮＴ２が重ならないように導電層ＡＮＴ１，ＡＮＴ２の各幅を増加させる（ここでは段階的に増加させる）。これにより、導電層ＡＮＴ１，ＡＮＴ２の抵抗増加を抑制することができる。
【００８２】
このような図２２〜図２４の第４の例を適用した場合も、図１７〜図１９の第３の例を適用した場合と同様に、重なり部ＯＶＬ近傍領域において導電層ＡＮＴ１，ＡＮＴ２に発生する抵抗の合計は、上記図８の第１の例および上記図１４の第２の例よりも小さくなる。このため、図１７〜図１９の第３の例を適用した場合と同様に、図２２〜図２４の第４の例を適用した場合も、重なり部ＯＶＬで発生する容量成分を小さくするとともに、コイルアンテナＡＮＴの抵抗をより小さくすることができるため、コイルアンテナＡＮＴを備える半導体装置ＳＭ１（ＩＣタグなど）の性能を、より向上させることができる。
【００８３】
つまり、図８〜図１０の第１の例、図１４〜図１６の第２の例、図１７〜図１９の第３の例、および図２２〜図２４の第４の例で共通しているのは、導電層ＡＮＴ１と導電層ＡＮＴ２との両方について、重なり部ＯＶＬにおける幅が、他の部分の幅よりも小さくなっていることである。すなわち、導電層ＡＮＴ１と導電層ＡＮＴ２との両方について、幅が局所的に小さくなっている部分を設け、そこで導電層ＡＮＴ１と導電層ＡＮＴ２とが交差する（重なり部ＯＶＬが発生する）ようにしている。これにより、重なり部ＯＶＬ以外の部分における導電層ＡＮＴ１，ＡＮＴ２の幅（Ｗ２，Ｗ４）を確保しながら、重なり部ＯＶＬの面積を効率的に縮小して重なり部ＯＶＬで発生する容量成分を小さくすることができる。従って、コイルアンテナＡＮＴを備える半導体装置ＳＭ１（ＩＣタグなど）の性能向上が可能になる。
【００８４】
そして、図１７〜図１９の第３の例と図２２〜図２４の第４の例とで共通しているのは、導電層ＡＮＴ１および導電層ＡＮＴは、重なり部ＯＶＬに近づくにしたがって、幅が縮小している（別の言い方をすると、重なり部ＯＶＬから離れるにしたがって幅が拡大している）ことである。これにより、重なり部ＯＶＬの面積を縮小しながら、導電層ＡＮＴ１および導電層ＡＮＴ２の抵抗増加を効率的に抑制することができる。すなわち、重なり部ＯＶＬの面積縮小（すなわち重なり部ＯＶＬの容量低減）とコイルアンテナＡＮＴの抵抗低減とを、より効果的に達成することができる。従って、コイルアンテナＡＮＴを備える半導体装置ＳＭ１（ＩＣタグなど）の更なる性能向上が可能になる。
【００８５】
＜半導体装置の製造工程について＞
次に、図２５〜図３０を参照しながら本実施の形態の半導体装置（アンテナ一体型半導体装置）の製造工程について説明するとともに、本実施の形態の半導体装置（アンテナ一体型半導体装置）の構成をより明確にする。
【００８６】
図２５〜図３０は、本実施の形態の半導体装置の製造工程中の要部断面図である。
【００８７】
ここでは、ＴＦＴ（薄膜トランジスタ）のゲート電極層ＧＥを上記コイルアンテナＡＮＴの上記導電層（アンテナ層）ＡＮＴ２に用い、かつ、ＴＦＴのゲート絶縁層ＧＩを、上記コイルアンテナＡＮＴの上記導電層（アンテナ層）ＡＮＴ２と上記導電層（アンテナ層）ＡＮＴ１との間の上記層間絶縁膜ＩＬに用いた場合の製造方法の一例を示している。
【００８８】
なお、図２５〜図３０の各図の右側にＴＦＴが形成されるＴＦＴ形成領域の要部断面図が示され、各図の左側にアンテナＡＮＴが形成されるアンテナ形成領域の要部断面図（上記図５に相当する断面図）が示されている。各図の右側を参照することで、ＴＦＴ形成プロセスが理解され、各図の左側を参照することで、アンテナ形成プロセスを理解することができる。
【００８９】
まず、図２５に示されるように、基板ＳＵＢとして、例えばガラス基板を準備する。ガラス基板の他、Ｓｉ基板、サファイア基板、石英基板、フレキシブルな樹脂製シート（いわゆるプラスチックフィルム）なども用いることができる。プラスチックフィルムとしては、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエーテルイミド、ポリアクリレート、ポリイミド、ポリカーボネート、セルローストリアセテート、セルロースアセテートプロピオネートなどがある。また、必要に応じて、ゲート電極層ＧＥが形成される側の表面に絶縁膜がコーティングされている基板を用いてもよい。
【００９０】
次に、基板ＳＵＢ上に、ゲート電極層ＧＥ用の導電体層（導電性膜）を、例えばスパッタリング法などで堆積し、この導電体層を所定の形状にパターニングすることにより、ゲート電極層ＧＥおよびアンテナ層ＡＮＴ２ａを形成する（図２５参照）。このため、ゲート電極層ＧＥとアンテナ層ＡＮＴ２ａとは、同層の導電体層（導電性膜）により、同工程で形成される。アンテナ層ＡＮＴ２ａは、上記コイルアンテナＡＮＴの上記導電層（アンテナ層）ＡＮＴ２に対応するものである。
【００９１】
ゲート電極材料（すなわちゲート電極層ＧＥ用の導電体層の材料）としては、例えば、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、銀（Ａｇ）、金（Ａｕ）、プラチナ（Ｐｔ）、タンタル（Ｔａ）、亜鉛（Ｚｎ）などの金属材料を用いることができる。これらを単体で用いてもよいし、また、これらのうち、数種の金属を合金として用いてもよい。また、上記金属の単体層または合金層を積層した膜を用いてもよい。また、ＩＴＯ（酸化インジウムスズ、Ｉｎ−Ｓｎ−Ｏ、Indium Tin Oxide）や酸化アルミニウム亜鉛（Ａｌ−Ｚｎ−Ｏ）などの導電性を有する金属酸化物を用いてもよい。また、窒化チタン（ＴｉＮ）などの導電性を有する金属窒化物を用いることもできる。また、不純物を含有し、キャリア（電子、ホール）が多く抵抗率の小さい半導体を用いてもよい。また、上記金属化合物（金属酸化物、金属窒化物）や半導体と、金属（合金を含む）との積層体を用いてもよい。
【００９２】
このゲート電極層ＧＥ用の導電体層の成膜には、スパッタリング法の他、蒸着法やＣＶＤ（Chemical Vapor Deposition：化学気相成長）法などを用いることができる。また、ゲート電極層ＧＥ用の導電体層のパターニングは、フォトリソグラフィー技術を用いて所定の形状のフォトレジスト膜を形成した後、当該フォトレジスト膜をエッチングマスクとしたエッチングにより行うことができる。このエッチングとしては、ドライエッチングまたはウェットエッチングを用いることができる。また、所定の形状を開口したフォトレジスト膜上にゲート電極層ＧＥ用の導電体層を堆積した後、上記所定の形状以外の領域の導電体層をフォトレジスト膜とともに除去する、いわゆるリフトオフ法により、パターニングを行ってもよい。
【００９３】
ここでは、例えば、スパッタリング法により、厚さ７０ｎｍ程度のモリブデン（Ｍｏ）膜を成膜し、反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）によりパターニングすることにより、基板ＳＵＢ上にゲート電極層ＧＥおよびアンテナ層ＡＮＴ２ａを形成する。
【００９４】
次に、図２６に示されるように、基板ＳＵＢ上に、ゲート電極層ＧＥおよびアンテナ層ＡＮＴ２ａを覆うように、ゲート絶縁膜用の絶縁層であるゲート絶縁層（ゲート絶縁膜、ゲート絶縁膜層）ＧＩとして、酸化シリコン（ＳｉＯｘ）膜をＣＶＤ法などにより例えば１００〜２００ｎｍ程度、ここでは例えば１００ｎｍ程度堆積する。
【００９５】
ゲート絶縁層ＧＩとしては、酸化シリコン膜の他、酸化アルミニウム（ＡｌＯｘ）膜やＹ２Ｏ３、ＹＳＺ、ＨｆＯ２などの他の酸化物膜を用いてもよい。また、酸化物膜以外に、窒化シリコン（ＳｉＮｘ）膜や窒化アルミニウム（ＡｌＮ）膜などの無機絶縁膜や、ポリイミド誘導体、ベンゾシクロブテン誘導体、フォトアクリル誘導体、ポリスチレン誘導体、ポリビニルフェノール誘導体、ポリエステル誘導体、ポリカーボネート誘導体、ポリエステル誘導体、ポリ酢酸ビニル誘導体、ポリウレタン誘導体、ポリスルフォン誘導体、アクリレート樹脂、アクリル樹脂、エポキシ樹脂などの有機絶縁膜を用いてもよいが、上記の酸化物膜を用いることがより好ましい。また、ゲート絶縁層ＧＩの成膜方法としては、上記ＣＶＤ法の他、スパッタリング法や塗布法などを用いてもよい。
【００９６】
なお、ゲート絶縁層ＧＩは、ＴＦＴ形成領域ではゲート絶縁膜として機能するが、アンテナ形成領域では、層間絶縁膜、具体的にはコイルアンテナＡＮＴの導電層ＡＮＴ１，ＡＮＴ２間の絶縁層（上記層間絶縁膜ＩＬ）として機能する。このため、ここでは、コイルアンテナＡＮＴの導電層ＡＮＴ１，ＡＮＴ２間の絶縁層（上記層間絶縁膜ＩＬ）は、ＴＦＴのゲート絶縁膜（ゲート絶縁層ＧＩ）と同層の絶縁層により形成されることになる。
【００９７】
次に、図２７に示されるように、ゲート絶縁層ＧＩ上に、チャネル領域用の半導体層として酸化物半導体層ＣＨを形成する。ここでは、酸化物半導体層ＣＨとして、例えば、酸化インジウムガリウム亜鉛（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）膜を、ＲＦスパッタリング法を用いて５ｎｍ以上の膜厚で堆積する。
【００９８】
チャネル材料（酸化物半導体層ＣＨの材料）としては、上記酸化インジウムガリウム亜鉛（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）の他、酸化亜鉛（Ｚｎ−Ｏ）、酸化亜鉛スズ（Ｚｎ−Ｓｎ−Ｏ）、酸化インジウム（Ｉｎ−Ｏ）、酸化ガリウム（Ｇａ−Ｏ）、ＩＴＯ（Ｉｎ−Ｓｎ−Ｏ）、酸化スズ（Ｓｎ−Ｏ）、酸化インジウム亜鉛（Ｉｎ−Ｚｎ−Ｏ）、酸化ガリウム亜鉛（Ｇａ−Ｚｎ−Ｏ）、酸化インジウムガリウム（Ｉｎ−Ｇａ−Ｏ）、酸化アルミニウム亜鉛（Ａｌ−Ｚｎ−Ｏ）などのＩｎ、Ｇａ、Ｚｎ、Ｓｎ、Ａｌのいずれか一つまたは複数を含有する酸化物、およびそれらと他の金属の複合酸化物を用いることができる。
【００９９】
酸化物半導体層ＣＨは、アモルファスまたは多結晶構造を有する。また、酸化物半導体層ＣＨの成膜方法としては、上記スパッタリング法の他、ＣＶＤ法、ＰＬＤ（Pulsed Laser Deposition）法、塗布法、印刷法などを用いることができる。なお、上記チャネル材料（酸化物半導体層ＣＨの材料）は、スパッタリング法などにより成膜する際に、酸素分圧を制御することで、形成した膜において導電性と半導体特性のどちらを顕在化させるかを制御することができる。すなわち、酸素分圧を増加させることで膜中の酸素量が増え（したがってキャリア電子量が減り）、連続的に導電性から半導体特性に移行する。酸素分圧を減少させて導電性を高めた場合、前述のゲート電極層ＧＥや、後述するソース・ドレイン電極層ＳＤの材料として使用可能となる。また、本明細書においては、金属酸化物について、含有する各元素を羅列する表示をしており、これらの組成比を明記していないが、これらの組成比については、所望の特性、例えば、半導体膜であれば、半導体特性、また、導電性膜であれば、導電性を有する組成比であればよい。
【０１００】
次に、酸化物半導体層ＣＨをパターニングする（図２７は酸化物半導体層ＣＨがパターニングされた段階が示されている）。
【０１０１】
例えば、酸化物半導体層ＣＨ上にフォトレジスト膜を形成した後、露光、現像処理（フォトリソグラフィー）を施し、所望の形状のフォトレジスト膜のみ残存させる。次いで、上記フォトレジスト膜をエッチングマスクにして、チャネル層（酸化物半導体層）ＣＨをウェットエッチングまたはドライエッチングすることにより、所望の形状の酸化物半導体層ＣＨを残存させ、チャネル領域用の酸化物半導体層ＣＨを形成する。
【０１０２】
次に、後で形成するソース・ドレイン電極層ＳＤとゲート電極層ＧＥとの接続のためのコンタクトホール（図示せず）を形成する場合は、フォトレジスト膜をエッチングマスクにしてゲート絶縁層ＧＩをウェットエッチングまたはドライエッチングすることにより、所望の形状のコンタクトホール（図示せず）を形成する。
【０１０３】
次に、図２８に示されるように、ソース・ドレイン電極層ＳＤ用の導電体層（導電性膜）を、例えばスパッタリング法などで堆積し、所定の形状にパターニングすることによりソース・ドレイン電極層ＳＤを形成する。
【０１０４】
ソース・ドレイン電極材料（すなわちソース・ドレイン電極層ＳＤ用の導電体層の材料）としては、例えば、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、銀（Ａｇ）、金（Ａｕ）、プラチナ（Ｐｔ）、タンタル（Ｔａ）、亜鉛（Ｚｎ）などの金属材料を用いることができる。これらを単体で用いてもよいし、また、これらのうち、数種の金属を合金として用いてもよい。また、上記金属の単体層または合金層を積層した膜を用いてもよい。また、ＩＴＯ（酸化インジウムスズ、Ｉｎ−Ｓｎ−Ｏ、Indium Tin Oxide）や酸化アルミニウム亜鉛（Ａｌ−Ｚｎ−Ｏ）などの導電性を有する金属酸化物を用いてもよい。また、窒化チタン（ＴｉＮ）などの導電性を有する金属窒化物を用いることもできる。また、不純物を含有し、キャリア（電子、ホール）が多く抵抗率の小さい半導体を用いてもよい。また、上記金属化合物（金属酸化物、金属窒化物）や半導体と、金属（合金を含む）との積層体を用いてもよい。
【０１０５】
ソース・ドレイン電極層ＳＤ用の導電体層（導電性膜）の成膜には、スパッタリング法の他、蒸着法やＣＶＤ（化学気相成長）法などを用いることができる。また、ソース・ドレイン電極層ＳＤ用の導電体層（導電性膜）のパターニングは、フォトリソグラフィー技術を用いて所定の形状のフォトレジスト膜を形成した後、当該フォトレジスト膜をエッチングマスクとしたエッチングにより行うことができる。このエッチングとしては、ドライエッチングまたはウェットエッチングを用いることができる。また、所定の形状を開口したフォトレジスト膜上にソース・ドレイン電極層ＳＤ用の導電体層（導電性膜）を堆積した後、上記所定の形状以外の領域の導電体層をフォトレジスト膜とともに除去する、いわゆるリフトオフ法により、パターニングを行ってもよい。
【０１０６】
ここでは、例えば、スパッタリング法により、厚さ１２０ｎｍ程度のモリブデン（Ｍｏ）膜を成膜し、反応性イオンエッチング（ＲＩＥ）によりパターニングすることにより、ソース・ドレイン電極層ＳＤを形成する。
【０１０７】
ゲート電極層ＧＥと、ソース・ドレイン電極層ＳＤと、酸化物半導体層ＣＨと、ゲート絶縁層ＧＩとにより、電界効果トランジスタ（ここではＴＦＴ）が形成される。ここで、ソース用のソース・ドレイン電極層ＳＤとドレイン用のソース・ドレイン電極層ＳＤとの間でかつゲート電極層ＧＥの上方に位置する酸化物半導体層ＣＨが、電界効果トランジスタ（ＴＦＴ）のチャネル領域として機能し、そのチャネル領域（酸化物半導体層ＣＨ）とゲート電極層ＧＥとの間に位置する部分のゲート絶縁層ＧＩが、電界効果トランジスタ（ＴＦＴ）のゲート絶縁膜として機能する。
【０１０８】
次に、後で形成するアンテナ・配線層ＡＷと既に形成しているアンテナ層ＡＮＴ２ａとの接続のためのコンタクトホール（上記図７のコンタクトホールＣＮＴ１に対応するもの、ここでは図示せず）を形成するために、フォトレジスト膜をエッチングマスクにしてゲート絶縁層ＧＩをウェットエッチングまたはドライエッチングすることにより、ゲート絶縁層ＧＩに所望の形状のコンタクトホール（図示せず）を形成する。
【０１０９】
次に、図２９に示されるように、ゲート絶縁層ＧＩ上にアンテナ・配線層ＡＷを形成する。ここでは、アンテナ・配線層ＡＷとして、例えば、アルミニウム（Ａｌ）膜を、電子ビーム蒸着法を用いて１μｍの膜厚で基板ＳＵＢ上に堆積する。ここでのアンテナ・配線層ＡＷの材料（電極材料）としては、アルミニウム（Ａｌ）の他、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、銀（Ａｇ）、金（Ａｕ）、プラチナ（Ｐｔ）、タンタル（Ｔａ）、亜鉛（Ｚｎ）などの金属材料を用いることができる。これらを単体で用いてもよいし、また、これらのうち、数種の金属を合金として用いてもよい。また、上記金属の単体層または合金層を積層した膜を用いてもよい。また、ＩＴＯ（Indium Tin Oxide：酸化インジウムスズ、Ｉｎ−Ｓｎ−Ｏ）や酸化アルミニウム亜鉛（Ａｌ−Ｚｎ−Ｏ）などの導電性を有する金属酸化物や窒化チタン（ＴｉＮ）などの導電性を有する金属窒化物と上記金属膜の積層膜を用いることもできる。
【０１１０】
このアンテナ・配線層ＡＷの成膜には、電子ビーム蒸着法の他、スパッタリング法やＣＶＤ（化学気相成長）法などを用いることができる。また、アンテナ・配線層ＡＷは、アンテナ・配線層ＡＷ用の導電体膜（導電性膜）を形成してその導電体膜をパターニングすることにより形成することができるが、このパターニングは、フォトリソグラフィー技術を用いて所定の形状のフォトレジスト膜を形成した後、当該フォトレジスト膜をエッチングマスクとしたエッチングにより行うことができる。このエッチングとしては、ドライエッチングまたはウェットエッチングを用いることができる。また、所定の形状を開口したフォトレジスト膜上にアンテナ・配線層ＡＷ用の導電体膜（導電性膜）を堆積した後、上記所定の形状以外の領域の導電体膜をフォトレジスト膜とともに除去する、いわゆるリフトオフ法により、パターニングを行ってもよい。
【０１１１】
アンテナ形成領域に形成されたアンテナ・配線層ＡＷが、上記コイルアンテナＡＮＴの上記導電層（アンテナ層）ＡＮＴ１に対応する。また、アンテナ・配線層ＡＷにより、上記ＩＣ部１１の配線も形成される。
【０１１２】
次に、必要に応じて、図３０に示されるように、基板ＳＵＢ上に、ソース・ドレイン電極層ＳＤ、アンテナ・配線層ＡＷ、および酸化物半導体層ＣＨを覆うように、絶縁層として保護膜（保護層、保護膜層）ＰＡ１を形成してもよい。この保護膜ＰＡ１には、例えば、ＣＶＤ法などにより形成した厚さ３００ｎｍ程度の酸化シリコン膜（ＳｉＯｘ）を用いることができる。酸化シリコン膜の他、酸化アルミニウム（ＡｌＯｘ）膜などの他の酸化物膜を用いてもよい。また、酸化物膜以外に、窒化シリコン（ＳｉＮｘ）膜や窒化アルミニウム（ＡｌＮ）膜などの無機絶縁膜や、ポリイミド誘導体、ベンゾシクロブテン誘導体、フォトアクリル誘導体、ポリスチレン誘導体、ポリビニルフェノール誘導体、ポリエステル誘導体、ポリカーボネート誘導体、ポリエステル誘導体、ポリ酢酸ビニル誘導体、ポリウレタン誘導体、ポリスルフォン誘導体、アクリレート樹脂、アクリル樹脂、エポキシ樹脂などの有機絶縁膜を用いてもよいが、上記の酸化膜を用いることがより好ましい。また、保護膜ＰＡ１の成膜方法としては、上記ＣＶＤ法の他、スパッタリング法や蒸着法、塗布法などを用いてもよい。
【０１１３】
その後、電界効果トランジスタ（ここではＴＦＴ）の特性向上を目的に、２００℃〜４５０℃の熱処理を施すことができる。但し、基板ＳＵＢとしてフレキシブル基板を用いる場合には、熱処理温度は３５０℃以下が望ましい。この熱処理は、トランジスタ（ここではＴＦＴ）の特性向上を目的としているため、チャネル層（上記酸化物半導体層ＣＨに対応）の形成後であれば、いつでも熱処理を行い、同様な効果を得ることができる。
【０１１４】
以上の工程により本実施の形態の半導体装置（アンテナ一体型半導体装置）が略完成する。その後、必要に応じて基板ＳＵＢを切断する場合もあり、その場合、個片化された半導体装置（アンテナ一体型半導体装置）が得られる。個片された場合の半導体装置（アンテナ一体型半導体装置）においても、上記コイルアンテナＡＮＴと上記ＩＣ部１１とが同じ基板ＳＵＢ上に形成された状態は維持される。
【０１１５】
基板ＳＵＢの主面のＴＦＴ形成領域（図３０の右側）に形成されたＴＦＴは、上記ＩＣ部１１に形成されたトランジスタ（電界効果トランジスタ）に対応している。また、基板ＳＵＢの主面のアンテナ形成領域（図３０の左側）に形成されたアンテナ層ＡＮＴ２ａは、上記コイルアンテナＡＮＴの上記導電層（アンテナ層）ＡＮＴ２に対応しており、アンテナ形成領域に形成されたアンテナ・配線層ＡＷは、上記コイルアンテナＡＮＴの上記導電層（アンテナ層）ＡＮＴ１に対応している。すなわち、コイルアンテナＡＮＴの上記導電層（アンテナ層）ＡＮＴ２は、ここで説明したアンテナ層ＡＮＴ２ａにより形成され、コイルアンテナＡＮＴの上記導電層（アンテナ層）ＡＮＴ１は、ここで説明したアンテナ・配線層ＡＷにより形成される。また、アンテナ・配線層ＡＷにより、上記コイルアンテナＡＮＴの上記導電層（アンテナ層）ＡＮＴ１だけでなく、他の配線を形成することもできる。
【０１１６】
図２７〜図３０に従って製造した半導体装置においては、ＴＦＴは、ゲート電極層ＧＥと、ゲート絶縁層ＧＩと、チャネル領域用の半導体層（ここでは酸化物半導体層ＣＨ）と、ソース・ドレイン電極層ＳＤとを有している。そして、コイルアンテナＡＮＴの導電層ＡＮＴ１（ここではアンテナ・配線層ＡＷ）と導電層ＡＮＴ２（ここではアンテナ層ＡＮＴ２ａ）との間の絶縁層（上記層間絶縁膜ＩＬ）は、ＴＦＴのゲート絶縁層ＧＩと同層である。ゲート絶縁層ＧＩは、ＴＦＴのトランジスタ特性を考慮して設計され、その厚みは要求されるトランジスタ特性で決まってしまう。このため、ゲート絶縁層ＧＩの厚みは比較的薄く（例えば２００ｎｍ以下程度）、コイルアンテナＡＮＴの導電層ＡＮＴ１，ＡＮＴ２間の絶縁層（上記層間絶縁膜ＩＬ）を、ＴＦＴのゲート絶縁層ＧＩと同層とした場合には、コイルアンテナの交差部（重なり部ＯＶＬ）に発生する容量が大きくなりやすい。
【０１１７】
それに対して、本実施の形態では、上述のような重なり部ＯＶＬの構造を工夫することにより（例えば、図８の第１の例、図１４の第２の例、図１７の第３の例、図２２の第４の例）、重なり部ＯＶＬの面積を十分に縮小することができ、コイルアンテナの交差部（重なり部ＯＶＬ）に発生する容量を抑制することができる。このため、本実施の形態の上述のような重なり部ＯＶＬの構造（例えば、図８の第１の例、図１４の第２の例、図１７の第３の例、図２２の第４の例）は、コイルアンテナＡＮＴの導電層ＡＮＴ１，ＡＮＴ２間の絶縁層（上記層間絶縁膜ＩＬ）を、厚みが薄くなりやすいゲート絶縁膜（ゲート絶縁層ＧＩ）と同層にした場合に適用すれば、極めて効果が大きい。
【０１１８】
また、コイルアンテナの交差部（重なり部ＯＶＬ）において、コイルアンテナＡＮＴの導電層ＡＮＴ１と導電層ＡＮＴ２との間に介在する絶縁層（上記層間絶縁膜ＩＬ）の厚みが薄い場合、そこで発生する容量が大きくなりやすい。この場合、本実施の形態の重なり部ＯＶＬの構造（例えば、図８の第１の例、図１４の第２の例、図１７の第３の例、図２２の第４の例）を適用しないと、コイルアンテナの交差部での寄生容量が大きくなって、コイルアンテナを備える半導体装置（例えばＩＣタグ）の性能を低下させてしまう。このため、本実施の形態の重なり部ＯＶＬの構造（例えば、図８の第１の例、図１４の第２の例、図１７の第３の例、図２２の第４の例）は、コイルアンテナＡＮＴの交差部（重なり部ＯＶＬ）において、コイルアンテナＡＮＴの導電層ＡＮＴ１と導電層ＡＮＴ２との間に介在する絶縁層（上記層間絶縁膜ＩＬ）の厚みが薄い場合に適用すれば、効果が大きい。
【０１１９】
特に、コイルアンテナＡＮＴの交差部（重なり部ＯＶＬ）において、コイルアンテナＡＮＴの導電層ＡＮＴ１と導電層ＡＮＴ２との間に介在する絶縁層（上記層間絶縁膜ＩＬ）の厚みが０．５μｍ以下の場合に、本実施の形態の重なり部ＯＶＬの構造（例えば、図８の第１の例、図１４の第２の例、図１７の第３の例、図２２の第４の例）を適用すれば、その効果は極めて大きい。すなわち、コイルアンテナＡＮＴの導電層ＡＮＴ１と導電層ＡＮＴ２との間に介在する絶縁層（上記層間絶縁膜ＩＬ）の厚みが０．５μｍ以下の場合には、上記図１１の第１比較例、図１２の第２比較例および図１３の第３比較例では、更なる寄生容量低減対策が必要になり、本実施の形態の重なり部ＯＶＬの構造（例えば、図８の第１の例、図１４の第２の例、図１７の第３の例、図２２の第４の例）を適用する必要がある。
【０１２０】
つまり、本実施の形態の重なり部ＯＶＬの構造（例えば、図８の第１の例、図１４の第２の例、図１７の第３の例、図２２の第４の例）を適用すれば、コイルアンテナＡＮＴの導電層ＡＮＴ１，ＡＮＴ２間の絶縁層（上記層間絶縁膜ＩＬ）の膜厚を低減しても、コイルアンテナＡＮＴに求められる特性（インダクタンスや抵抗）を満たすことができる。このため、同一の基板ＳＵＢ上にコイルアンテナＡＮＴとＩＣ部１１（特にＩＣ部１１のＴＦＴ）とを、一緒に（同じ製造プロセスで）形成して、高性能のアンテナ一体型半導体装置を低コストで製造することが可能になる。
【０１２１】
また、コイルアンテナＡＮＴとＴＦＴ（上記ＩＣ部１１を構成するＴＦＴ）とが、同一の基板ＳＵＢ上に薄膜プロセスを用いて一緒に（同じ製造プロセスで）形成される。このため、コイルアンテナＡＮＴの導電層ＡＮＴ１または導電層ＡＮＴ２が、ＴＦＴのゲート電極層ＧＥまたはソース・ドレイン電極層ＳＤと同層により形成されれば、製造工程数を低減できるため、より好ましい。図２５〜図３０の製造工程では、コイルアンテナＡＮＴの導電層ＡＮＴ２が、ＴＦＴのゲート電極層ＧＥと同層により形成されている。また、後述の実施の形態２では、コイルアンテナＡＮＴの導電層ＡＮＴ２が、ＴＦＴのソース・ドレイン電極層ＳＤと同層により形成されている。また、後述の実施の形態３および実施の形態４では、コイルアンテナＡＮＴの導電層ＡＮＴ２が、ＴＦＴのゲート電極層ＧＥと同層により形成されている。また、後述の実施の形態５では、コイルアンテナＡＮＴの導電層ＡＮＴ２が、ＴＦＴのソース・ドレイン電極層ＳＤと同層により形成され、コイルアンテナＡＮＴの導電層ＡＮＴ１が、ＴＦＴのゲート電極層ＧＥと同層により形成されている。これにより、製造工程数を抑制しながら、同一の基板ＳＵＢ上にコイルアンテナＡＮＴとＴＦＴ（上記ＩＣ部１１を構成するＴＦＴ）とを一緒に形成することができる。
【０１２２】
図３１〜図３４は、コイルアンテナの特性を示すグラフである。このうち、図３１および図３２は、コイルアンテナの交差部（重なり部ＯＶＬ１０１）に上記図１１の第１比較例の構造を適用した場合（すなわち重なり部ＯＶＬでコイルアンテナの導電層ＡＮＴ１０１，ＡＮＴ１０２の幅を細くしなかった場合）に対応している。また、図３３および図３４は、コイルアンテナの交差部（重なり部ＯＶＬ）に本実施の形態の構造（ここでは上記図１７の第３例を例示）を適用した場合（すなわち重なり部ＯＶＬでコイルアンテナの導電層ＡＮＴ１，ＡＮＴ２の幅を細くした場合）に対応している。なお、図３１および図３３のグラフには、コイルアンテナにおける抵抗の周波数特性が示され、グラフの横軸が周波数に対応し、グラフの縦軸がコイルアンテナの抵抗に対応している。また、図３２および図３４のグラフには、コイルアンテナにおけるインダクタンスの周波数特性が示され、グラフの横軸が周波数に対応し、グラフの縦軸がコイルアンテナのインダクタンスに対応している。
【０１２３】
図３１および図３２は、コイルアンテナの交差部（重なり部ＯＶＬ１０１）に上記図１１の第１比較例の構造を適用した場合である。ここでは、コイルアンテナの線幅を０．５ｍｍ（すなわちＷ１０１＝Ｗ１０２＝Ｗ１０３＝Ｗ１０４＝０．５ｍｍ）とし、線間（コイルパターンの隣接間隔）を０．５ｍｍとし、３５ｍｍ×５０ｍｍの四角形状の７巻（ターン数が７）のコイルアンテナについて、薄膜プロセスを用いて形成した。この場合の、コイルアンテナの抵抗とインダクタンスの実測結果の例が、図３１および図３２に示されている。コイルアンテナのインダクタンスは、周波数による変化は小さいはずであるが、コイルアンテナの交差部（重なり部ＯＶＬ１０１）の容量に起因して、コイルアンテナのインダクタンスが小さくなり、図３２に示されるように、周波数が高くなるほどコイルアンテナのインダクタンスが低下してしまう。これは、コイルアンテナを備えた半導体装置の性能を低下させてしまう。例えば、コイルアンテナのインダクタンスが小さくなると、上記図１の上記端子ＬＡ，ＬＢ間の電圧が低くなるため、コイルアンテナを備えた半導体装置（ＩＣタグなど）の動作特性が低下してしまう虞がある。
【０１２４】
図３３および図３４は、コイルアンテナの交差部（重なり部ＯＶＬ）に本実施の形態の構造を適用した場合である。ここでは、コイルアンテナの線幅を０．５ｍｍ（すなわちＷ２＝Ｗ４＝０．５ｍｍ、Ｗ１＜Ｗ２、Ｗ３＜Ｗ４）とし、巻数（ターン数）を７ターンとしたコイルアンテナについて、薄膜プロセスを用いて形成し、そのコイルアンテナの抵抗とインダクタンスの実測結果の例が、図３３および図３４に示されている。図３３に示されるように、コイルアンテナの抵抗は、周波数の増加に伴い増加し、一方、図３４に示されるように、コイルアンテナのインダクタンスは、周波数を変化させても、ほぼ一定の値を示し、周波数が高くなっても、コイルアンテナのインダクタンスはほとんど低下しない。図３４に示されるインダクタンスは、高いレベルで、ほぼ一定値となっている。
【０１２５】
図３２では、コイルアンテナの交差部（重なり部ＯＶＬ１０１）の容量が影響して、周波数増加に対してコイルアンテナのインダクタンスが減少する傾向が確認されたが、図３４では、周波数に依存しないほぼ一定値のインダクタンスを有することから、コイルアンテナの交差部（重なり部ＯＶＬ）の容量が低減し、良好なアンテナ特性を得られることがわかる。また、図３３および図３４の測定を行ったコイルアンテナと一体形成したＲＦＩＤ（Radio Frequency Identification）回路の無線動作を確認したところ、ＲＦＩＤの正常なデータ信号を得ることができ、正常動作していることが確認された。
【０１２６】
このように、本実施の形態を適用すれば、コイルアンテナの交差部（重なり部ＯＶＬ）の容量を抑制することができることから、コイルアンテナのインダクタンスを高めることができ、コイルアンテナを備えた半導体装置の性能を向上させることができる。例えば、コイルアンテナのインダクタンスが大きくなると、上記図１の上記端子ＬＡ，ＬＢ間の電圧が高くなるため、コイルアンテナを備えた半導体装置（ＩＣタグなど）の動作特性を向上させることができる。
【０１２７】
以上、本実施の形態によれば、上記図面（例えば図８、図１４、図１７、図２２など）を参照して説明したコイルアンテナの交差部（重なり部ＯＶＬ）の構造を採用することで、コイルアンテナの抵抗の増加を抑制し、周波数に対するコイルアンテナのインダクタンスの安定性を得ることができるようになり、薄型のアンテナ一体型半導体装置を低コストで提供することができる。
【０１２８】
なお、本実施の形態に係る発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。また、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１２９】
（実施の形態２）
本実施の形態では、上記実施の形態１の半導体装置（アンテナ一体型半導体装置）の他の製造工程（製造方法）について、図３５〜図４０を参照しながら説明する。
【０１３０】
図３５〜図４０は、本実施の形態２の半導体装置の製造工程中の要部断面図である。
【０１３１】
本実施の形態が上記実施の形態１と相違しているのは、本実施の形態では、ＴＦＴ（薄膜トランジスタ）のソース・ドレイン電極層ＳＤをアンテナ層ＡＮＴ２ａに用い、かつ、ＴＦＴの保護膜ＰＡ１形成後にアンテナ・配線層ＡＷを形成する点である。つまり、本実施の形態は、上記コイルアンテナＡＮＴの上記導電層（アンテナ層）ＡＮＴ１と上記導電層（アンテナ層）ＡＮＴ２との間の上記層間絶縁膜ＩＬとして、保護膜ＰＡ１を用いる点が、上記実施の形態１で説明した製造工程と相違している。それ以外の材料、成膜、加工に関する点は、上記実施の形態１の製造工程と同様である。以下、具体的に説明する。
【０１３２】
まず、上記実施の形態１と同様の基板ＳＵＢを準備してから、基板ＳＵＢ上にゲート電極層ＧＥ用の導電体層（導電性膜）を形成し、この導電体層（導電性膜）をパターニングすることにより、図３５に示されるように、ゲート電極層ＧＥを形成する。この段階ではアンテナ層ＡＮＴ２ａを形成していない点が、上記実施の形態１と相違しているが、それ以外は上記実施の形態１の上記図２５の構造を得るまでの工程と基本的には同じである。
【０１３３】
次に、図３６に示されるように、上記実施の形態１と同様に、基板ＳＵＢ上に、ゲート電極層ＧＥを覆うように、ゲート絶縁膜用の絶縁層であるゲート絶縁層ＧＩを形成する。
【０１３４】
次に、図３７に示されるように、上記実施の形態１と同様に、ゲート絶縁層ＧＩ上に、チャネル領域用の半導体層として酸化物半導体層ＣＨを形成してパターニングする。それから、後で形成するソース・ドレイン電極層ＳＤの一部を配線として用いるために、既に形成しているゲート電極層ＧＥとの接続用のコンタクトホール（図示せず）を形成する。このコンタクトホール（図示せず）は、フォトレジスト膜をエッチングマスクにしてゲート絶縁層ＧＩをウェットエッチングまたはドライエッチングすることにより、ゲート絶縁層ＧＩに所望の形状に形成する。
【０１３５】
次に、図３８に示されるように、基板ＳＵＢ上に、すなわちゲート絶縁層ＧＩ上に、ソース・ドレイン電極層ＳＤ用の導電体層（導電性膜）を形成し、この導電体膜をパターニングすることにより、ソース・ドレイン電極層ＳＤおよびアンテナ層ＡＮＴ２ａを形成する。ソース・ドレイン電極層ＳＤ用の導電体層（導電性膜）の形成法およびパターニング法は、上記実施の形態１と基本的には同じであるが、この工程でソース・ドレイン電極層ＳＤだけでなくアンテナ層ＡＮＴ２ａも一緒に形成される点が、上記実施の形態１と相違している。すなわち、本実施の形態では、ソース・ドレイン電極層ＳＤとアンテナ層ＡＮＴ２ａ（すなわち上記コイルアンテナＡＮＴの上記導電層ＡＮＴ２）とは、同層の導電体層（導電性膜）により、同工程で形成される。ソース・ドレイン電極層ＳＤ用の導電体層（導電性膜）の材料としては、上記実施の形態１で説明した材料を用いることができるが、ここでは、例えば、ソース・ドレイン電極層ＳＤ用の導電体層（導電性膜）に、膜厚２００ｎｍのモリブデン膜を用いる。
【０１３６】
次に、図３９に示されるように、基板ＳＵＢ上（ここではゲート絶縁層ＧＩ上）に、ソース・ドレイン電極層ＳＤ、アンテナ層ＡＮＴ２ａ、および酸化物半導体層ＣＨを覆うように、膜厚０．０５〜０．５μｍ程度の保護膜ＰＡ１を形成する。保護膜ＰＡ１の材料や形成法は上記実施の形態１と基本的には同じである。
【０１３７】
なお、保護膜ＰＡ１は、ＴＦＴ形成領域では保護膜として機能するが、アンテナ形成領域では、層間絶縁膜、具体的にはコイルアンテナＡＮＴの導電層ＡＮＴ１，ＡＮＴ２間の絶縁層（上記層間絶縁膜ＩＬ）として機能する。このため、ここでは、コイルアンテナＡＮＴの導電層ＡＮＴ１，ＡＮＴ２間の絶縁層（上記層間絶縁膜ＩＬ）は、ＴＦＴの保護膜（ＰＡ１）と同層の絶縁層により形成されることになる。
【０１３８】
次に、後で形成するアンテナ・配線層ＡＷと既に形成しているアンテナ層ＡＮＴ２ａとの接続のためのコンタクトホール（上記図７のコンタクトホールＣＮＴ１に対応するもの、ここでは図示せず）を形成するために、フォトレジスト膜をエッチングマスクにして保護膜ＰＡ１をウェットエッチングまたはドライエッチングすることにより、保護膜ＰＡ１に所望の形状のコンタクトホール（図示せず）を形成する。この際、図４０に示されるように、ソース・ドレイン電極層ＳＤの一部を露出するコンタクトホール（貫通孔）ＣＮＴ２も形成して、このコンタクトホールＣＮＴ２を介して、後で形成するアンテナ・配線層ＡＷの一部（配線となる部分）をソース・ドレイン電極層ＳＤに接続することもできる。
【０１３９】
次に、図４０に示されるように、保護膜ＰＡ１上にアンテナ・配線層ＡＷを形成する。アンテナ・配線層ＡＷは、アンテナ・配線層ＡＷ用の導電体膜（導電性膜）を形成してこの導電体膜をパターニングすることにより形成することができるが、この導電体膜の材料、成膜法およびパターニング法については、上記実施の形態１と基本的には同じである。
【０１４０】
その後、電界効果トランジスタ（ここではＴＦＴ）の特性向上を目的に、上記実施の形態１と同様に熱処理を施す。
【０１４１】
以上の工程により本実施の形態の半導体装置（アンテナ一体型半導体装置）が略完成する。
【０１４２】
図３５〜図４０に従って製造した半導体装置においては、ＴＦＴは、ゲート電極層ＧＥと、ゲート絶縁層ＧＩと、チャネル領域用の半導体層（ここでは酸化物半導体層ＣＨ）と、ソース・ドレイン電極層ＳＤと、これらを覆う保護膜ＰＡ１とを有している。そして、コイルアンテナＡＮＴの導電層ＡＮＴ１（ここではアンテナ・配線層ＡＷ）と導電層ＡＮＴ２（ここではアンテナ層ＡＮＴ２ａ）との間の絶縁層（上記層間絶縁膜ＩＬ）は、ＴＦＴの保護膜ＰＡ１と同層である。保護膜ＰＡ１は、主としてＴＦＴの保護のために設けられ、保護に必要な厚みを確保すればよく、保護膜ＰＡ１の厚みを過剰に厚くすると半導体装置全体の厚みが厚くなるため、ある程度薄くすることが望ましい。このため、保護膜ＰＡ１の厚みは、ゲート絶縁層ＧＩよりも厚くなりやすいが、それでもその厚みは比較的薄く（例えば４００ｎｍ以下程度）、コイルアンテナＡＮＴの導電層ＡＮＴ１，ＡＮＴ２間の絶縁層（上記層間絶縁膜ＩＬ）を、ＴＦＴの保護膜ＰＡ１と同層とした場合には、コイルアンテナの交差部（重なり部ＯＶＬ）に発生する容量が大きくなりやすい。
【０１４３】
それに対して、本実施の形態では、上述のような重なり部ＯＶＬの構造を工夫することにより（例えば、図８の第１の例、図１４の第２の例、図１７の第３の例、図２２の第４の例）、重なり部ＯＶＬの面積を十分に縮小することができ、コイルアンテナの交差部（重なり部ＯＶＬ）に発生する容量を抑制することができる。このため、本実施の形態の上述のような重なり部ＯＶＬの構造（例えば、図８の第１の例、図１４の第２の例、図１７の第３の例、図２２の第４の例）は、コイルアンテナＡＮＴの導電層ＡＮＴ１，ＡＮＴ２間の絶縁層（上記層間絶縁膜ＩＬ）を、厚みが薄くなりやすいＴＦＴの保護膜（ＰＡ）と同層にした場合に適用すれば、極めて効果が大きい。
【０１４４】
本実施の形態２において、層間絶縁膜ＩＬの膜厚を０．０５μｍ〜５μｍとして形成したコイルアンテナは、上記実施の形態１で作製したコイルアンテナと、ほぼ同様なアンテナ特性を示した。また、本実施の形態で作製したＲＦＩＤ回路においても、上記実施の形態１と同様に、正常な無線動作を確認することができた。上記図８、図１４、図１７、図２２などで示した交差部の構成を用いない従来のアンテナ構造（上記図１１の第１比較例などに対応）では、層間絶縁膜ＩＬを薄くした場合（２μｍ以下にした場合）において、周波数に依存してコイルアンテナのインダクタンスが減少することが確認され、良好なアンテナ特性を得ることが難しいことがわかった。
【０１４５】
以上、本実施の形態によれば、上記図面（例えば図８、図１４、図１７、図２２など）を参照して説明したコイルアンテナの交差部（重なり部ＯＶＬ）の構造を採用することで、コイルアンテナの抵抗の増加を抑制し、周波数に対するコイルアンテナのインダクタンスの安定性を得ることができるようになり、薄型のアンテナ一体型半導体装置を低コストで提供することができる。
【０１４６】
なお、本実施の形態に係る発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。また、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１４７】
（実施の形態３）
本実施の形態では、上記実施の形態１の半導体装置（アンテナ一体型半導体装置）の更に他の製造工程（製造方法）について、図４１および図４２を参照しながら説明する。
【０１４８】
図４１および図４２は、本実施の形態３の半導体装置の製造工程中の要部断面図である。
【０１４９】
本実施の形態が上記実施の形態１と相違しているのは、本実施の形態では、ＴＦＴの保護膜ＰＡ１形成後にアンテナ・配線層ＡＷを形成する点である。つまり、本実施の形態は、上記コイルアンテナＡＮＴの上記導電層（アンテナ層）ＡＮＴ１と上記導電層（アンテナ層）ＡＮＴ２との間の絶縁層（上記層間絶縁膜ＩＬ）として、複数の絶縁層（２層以上の絶縁層）を用いる点が、上記実施の形態１で説明した製造工程と相違している。図４１および図４２では、一例として、上記コイルアンテナＡＮＴの導電層ＡＮＴ１，ＡＮＴ２間の絶縁層（上記層間絶縁膜ＩＬ）として、ゲート絶縁層ＧＩおよび保護膜ＰＡ１の２層を用いる場合が示されている。それ以外の材料、成膜、加工に関する点は、上記実施の形態１の製造工程と同様である。以下、具体的に説明する。
【０１５０】
本実施の形態においても、上記図２８の構造を得るまで（すなわちソース・ドレイン電極層ＳＤ形成工程まで）は、上記実施の形態１の工程と基本的には同じである。すなわち、本実施の形態においても、上記実施の形態１と同様にしてゲート電極層ＧＥ、アンテナ層ＡＮＴ２ａ、ゲート絶縁層ＧＩ、チャネル層ＣＨ、およびソース・ドレイン電極層ＳＤを形成して上記図２８の構造を得る。上記実施の形態１と同様に、本実施の形態においても、ゲート電極層ＧＥとアンテナ層ＡＮＴ２ａとは、同層の導電体層（導電性膜）により、同工程で形成される。なお、ゲート電極層ＧＥおよびアンテナ層ＡＮＴ２ａ用の導電体膜（導電成膜）やゲート絶縁層ＧＩは、上記実施の形態１で説明したものを用いることができるが、ここでは、例えば、ゲート電極ＧＥに、膜厚１００ｎｍのモリブデン膜を用い、膜厚０．０２〜０．５μｍのゲート絶縁層ＧＩを用いる。
【０１５１】
次に、本実施の形態では、図４１に示されるように、基板ＳＵＢ上に、ソース・ドレイン電極層ＳＤおよび酸化物半導体層ＣＨを覆うように、膜厚０．０５〜０．５μｍ程度の保護膜ＰＡ１を形成する。保護膜ＰＡ１の材料や形成法は上記実施の形態１と基本的には同じである。
【０１５２】
なお、ゲート絶縁層ＧＩおよび保護膜ＰＡ１は、ＴＦＴ形成領域ではゲート絶縁膜および保護膜としてそれぞれ機能するが、アンテナ形成領域では、層間絶縁膜、具体的にはコイルアンテナＡＮＴの導電層ＡＮＴ１，ＡＮＴ２間の絶縁層（上記層間絶縁膜ＩＬ）として機能する。このため、ここでは、コイルアンテナＡＮＴの導電層ＡＮＴ１，ＡＮＴ２間の絶縁層（上記層間絶縁膜ＩＬ）は、ＴＦＴのゲート絶縁膜（ゲート絶縁層ＧＩ）および保護膜（ＰＡ１）と同層の絶縁層により形成することになる。
【０１５３】
次に、後で形成するアンテナ・配線層ＡＷと既に形成しているアンテナ層ＡＮＴ２ａとの接続のためのコンタクトホール（上記図７のコンタクトホールＣＮＴ１に対応するもの、ここでは図示せず）を形成するために、フォトレジスト膜をエッチングマスクにして保護膜ＰＡ１およびゲート絶縁層ＧＩをウェットエッチングまたはドライエッチングする。これにより、保護膜ＰＡ１とゲート絶縁層ＧＩとの積層膜に所望の形状のコンタクトホール（図示せず）を形成する。この際、保護膜ＰＡ１にソース・ドレイン電極層ＳＤの一部を露出するコンタクトホールＣＮＴ２を形成して、このコンタクトホールＣＮＴ２を介して、後で形成するアンテナ・配線層ＡＷの一部（配線となる部分）をソース・ドレイン電極層ＳＤに接続することもできる。
【０１５４】
次に、図４２に示されるように、保護膜ＰＡ１上にアンテナ・配線層ＡＷを形成する。アンテナ・配線層ＡＷは、アンテナ・配線層ＡＷ用の導電体膜（導電性膜）を形成してこの導電体膜をパターニングすることにより形成することができるが、この導電体膜の材料、成膜法およびパターニング法については、上記実施の形態１と基本的には同じである。
【０１５５】
その後、電界効果トランジスタ（ここではＴＦＴ）の特性向上を目的に、上記実施の形態１と同様に熱処理を施す。
【０１５６】
以上の工程により本実施の形態の半導体装置（アンテナ一体型半導体装置）が略完成する。
【０１５７】
本実施の形態３において、上記層間絶縁膜ＩＬは、ゲート絶縁層ＧＩと保護膜ＰＡ１との２層から構成されている。本実施の形態において、層間絶縁膜ＩＬの膜厚を０．０７μｍ〜５．５μｍで形成したコイルアンテナは、上記実施の形態１で作製したコイルアンテナと、ほぼ同様なアンテナ特性を示した。また、本実施の形態で作製したＲＦＩＤ回路においても、上記実施の形態１と同様に、正常な無線動作を確認することができた。上記図８、図１４、図１７、図２２などで示した交差部の構成を用いない従来のアンテナ構造（上記図１１の第１比較例などに対応）では、層間絶縁膜ＩＬを薄くした場合（２μｍ以下にした場合）において、周波数に依存してコイルアンテナのインダクタンスが減少することが確認され、良好なアンテナ特性を得ることが難しいことがわかった。
【０１５８】
以上のことから、本実施の形態によれば、上記図面（例えば図８、図１４、図１７、図２２など）を参照して説明したコイルアンテナの交差部（重なり部ＯＶＬ）の構造を採用することで、コイルアンテナの抵抗の増加を抑制し、周波数に対するコイルアンテナのインダクタンスの安定性を得ることができるようになり、薄型のアンテナ一体型半導体装置を低コストで提供することができる。
【０１５９】
なお、本実施の形態に係る発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。また、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１６０】
（実施の形態４）
本実施の形態では、上記実施の形態１の半導体装置（アンテナ一体型半導体装置）の更に他の製造工程（製造方法）について、図４３を参照しながら説明する。
【０１６１】
図４３は、本実施の形態４の半導体装置の製造工程中の要部断面図である。
【０１６２】
本実施の形態が上記実施の形態１〜３と相違しているのは、次の点である。すなわち、本実施の形態では、上記コイルアンテナＡＮＴにおいて、交差部（重なり部ＯＶＬ）でコイルアンテナＡＮＴの幅が細くなっている部分（上記図８、図１４、図１７および図２２で導電層ＡＮＴ１，ＡＮＴ２の幅がＷ１，Ｗ３になっている部分）の膜厚（導電層ＡＮＴ１，ＡＮＴ２の一方または両方の膜厚）が、他の部分の膜厚（コイルアンテナＡＮＴの膜厚）よりも厚くなっている。それ以外の材料、成膜、加工に関する点は、本実施の形態も、上記実施の形態１〜３のいずれかと同様である。以下、具体的に説明する。
【０１６３】
まず、本実施の形態においても、上記実施の形態３と同様にしてゲート電極層ＧＥ、アンテナ層ＡＮＴ２ａ、ゲート絶縁層ＧＩ、チャネル層ＣＨ、ソース・ドレイン電極層ＳＤ、保護膜ＰＡ１、およびアンテナ・配線層ＡＷを形成して、上記図４２の構造を得る。アンテナ・配線層ＡＷ形成工程までは、上記実施の形態３と基本的には同じであるので、ここではその説明は省略する。
【０１６４】
次に、本実施の形態では、図４３に示されるように、コイルアンテナＡＮＴの交差部（上記重なり部ＯＶＬ）において、導電層ＡＮＴ１，ＡＮＴ２のうちの上層の導電層であるアンテナ・配線層ＡＷの厚みを厚くする（局所的に厚くする）処理を行う。これは、アンテナ・配線層ＡＷの形成後、コイルアンテナＡＮＴの交差部（上記重なり部ＯＶＬ）において、アンテナ・配線層ＡＷ上に印刷法で局所的に導電層を形成する（付加する、積層する）ことなどにより、行うことができる。例えば、５μｍ程度の導電層を印刷法で形成することができる。これにより、コイルアンテナＡＮＴの交差部（上記重なり部ＯＶＬ）およびその近傍のみに、アンテナ・配線層ＡＷ上に追加の導電層が形成され、この追加の導電層もアンテナ・配線層ＡＷの一部として機能する。このため、コイルアンテナＡＮＴの交差部（上記重なり部ＯＶＬ）およびその近傍におけるアンテナ・配線層ＡＷの厚みが、それ以外におけるアンテナ・配線層ＡＷの厚みよりも厚くなる。
【０１６５】
その後、電界効果トランジスタ（ここではＴＦＴ）の特性向上を目的に、上記実施の形態１と同様に熱処理を施す。
【０１６６】
以上の工程により本実施の形態の半導体装置（アンテナ一体型半導体装置）が略完成する。
【０１６７】
また、上記実施の形態１に本実施の形態を適用する場合は、アンテナ・配線層ＡＷを形成して上記図２９の構造を得た後に、コイルアンテナＡＮＴの交差部（上記重なり部ＯＶＬ）において、アンテナ・配線層ＡＷ上に印刷法などで局所的に導電層を形成すればよい。また、上記実施の形態２に本実施の形態を適用する場合は、アンテナ・配線層ＡＷを形成して上記図４０の構造を得た後に、コイルアンテナＡＮＴの交差部（上記重なり部ＯＶＬ）において、アンテナ・配線層ＡＷ上に印刷法などで局所的に導電層を形成すればよい。
【０１６８】
本実施の形態では、コイルアンテナＡＮＴの導電層ＡＮＴ１，ＡＮＴ２のいずれか（好ましくは導電層ＡＮＴ１，ＡＮＴ２のうちの上層側の導電層）において、重なり部ＯＶＬにおける厚みを、他の部分よりも厚くしている。重なり部ＯＶＬでは、幅が細いことにより抵抗が増大しやすいが、重なり部ＯＶＬにおける厚みを、他の部分よりも厚くしたことにより、重なり部ＯＶＬにおける抵抗を低減でき、コイルアンテナＡＮＴの低抵抗化を図ることができる。これによりコイルアンテナを備える半導体装置の性能を、より向上させることができる。また、重なり部ＯＶＬだけでなくコイルアンテナＡＮＴ全体の厚みを厚くした場合は、製造時間が長くなり、スループットの低下や製造コストの増加を招いてしまうが、重なり部ＯＶＬで局所的に厚みを厚くすることにより、そのような問題が生じなくなる。
【０１６９】
本実施の形態において、層間絶縁膜ＩＬの膜厚を０．０７μｍ〜５．５μｍで形成したコイルアンテナは、上記実施の形態１で作製したコイルアンテナと、同様以上のアンテナ特性を示した。これは、アンテナの抵抗値の減少によるものであることがわかった。この抵抗値減少は、重なり部ＯＶＬにおけるアンテナ層の膜厚増加により得られる。また、本実施の形態で作製したＲＦＩＤ回路においても、上記実施の形態１と同様に、正常な無線動作を確認することができた。上記図８、図１４、図１７、図２２などで示した交差部の構成を用いない従来のアンテナ構造（上記図１１の第１比較例などに対応）では、本実施の形態のようにアンテナ層の膜厚増加により抵抗値を減少した場合においても、周波数に依存してコイルアンテナのインダクタンスが減少することが確認され、良好なアンテナ特性を得ることが難しいことがわかった。
【０１７０】
以上のことから、本実施の形態によれば、上記図面（例えば図８、図１４、図１７、図２２など）を参照して説明したコイルアンテナの交差部（重なり部ＯＶＬ）の構造を採用することで、コイルアンテナの抵抗の増加を抑制し、周波数に対するコイルアンテナのインダクタンスの安定性を得ることができるようになり、薄型のアンテナ一体型半導体装置を低コストで提供することができる。
【０１７１】
なお、本実施の形態に係る発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。また、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１７２】
（実施の形態５）
本実施の形態では、上記実施の形態１の半導体装置（アンテナ一体型半導体装置）の更に他の製造工程（製造方法）について、図４４〜図４７を参照しながら説明する。
【０１７３】
図４４〜図４７は、本実施の形態５の半導体装置の製造工程中の要部断面図である。
【０１７４】
上記実施の形態１〜４では、ＴＦＴが、いわゆるボトムゲート型ＴＦＴである場合に適用した製造工程について説明しているが、トップゲート型ＴＦＴに適用することも可能である。本実施の形態では、トップゲート型ＴＦＴに適用した場合の製造工程について説明する。なお、ここでいうボトムゲート型とは、チャネル層（ここでは酸化物半導体層ＣＨ）よりも下層にゲート電極（ここではゲート電極層ＧＥ）が形成されている構造のことであり、トップゲート型とは、チャネル層（ここでは酸化物半導体層ＣＨ）よりも上層にゲート電極（ここではゲート電極層ＧＥ）が形成されている構造のことである。以下では、ボトムゲート型とトップゲート型との違いに伴う製造方法の相違以外は、上記実施の形態１と同様な材料およびプロセスを用いた場合を説明する。
【０１７５】
まず、図４４に示されるように、上記実施の形態１と同様の基板ＳＵＢを準備してから、基板ＳＵＢ上に、チャネル領域用の半導体層として酸化物半導体層ＣＨを形成してパターニングする。酸化物半導体層ＣＨの材料としては、上記実施の形態１で説明した材料を用いることができる。酸化物半導体層ＣＨの成膜は、スパッタ法、ＰＬＤ法、ＣＶＤ法、塗布法、印刷法などにより行なうことができ、加工（パターニング）は、一般的なフォトリソグラフィー技術とドライエッチング、あるいはウェットエッチングとの組み合わせにより行なうことができる。例えば、酸化物半導体層ＣＨとしてＩｎ-Ｇａ-Ｚｎ-Ｏをスパッタリング法により膜厚５〜１００ｎｍ程度形成すればよいが、これに限定する必要はない。
【０１７６】
次に、図４５に示されるように、基板ＳＵＢ上に、酸化物半導体層ＣＨを覆うように、ソース・ドレイン電極層ＳＤ用の導電体層（導電性膜）を形成し、この導電体膜をパターニングすることにより、ソース・ドレイン電極層ＳＤおよびアンテナ層ＡＮＴ２ａを形成する。ソース・ドレイン電極層ＳＤ用の導電体層（導電性膜）の材料、形成法およびパターニング法は、上記実施の形態１と基本的には同じであるが、この工程でソース・ドレイン電極層ＳＤだけでなくアンテナ層ＡＮＴ２ａも一緒に形成される点が、上記実施の形態１と相違している。すなわち、本実施の形態では、ソース・ドレイン電極層ＳＤとアンテナ層ＡＮＴ２ａ（すなわち上記コイルアンテナＡＮＴの上記導電層ＡＮＴ２）とは、同層の導電体層（導電性膜）により、同工程で形成される。
【０１７７】
次に、図４６に示されるように、基板ＳＵＢ上に、アンテナ層ＡＮＴ２ａ、ソース・ドレイン電極層ＳＤおよび酸化物半導体層ＣＨを覆うように、ゲート絶縁膜用の絶縁層であるゲート絶縁層ＧＩを形成する。ゲート絶縁層ＧＩの材料としては、上記実施の形態１で説明した材料を用いることができる。ここで、ゲート絶縁層ＧＩは、ＴＦＴのゲート絶縁膜として機能するとともに、上記コイルアンテナＡＮＴの上記導電層（アンテナ層）ＡＮＴ１と上記導電層（アンテナ層）ＡＮＴ２との間の上記層間絶縁膜ＩＬにもなる。ゲート絶縁層ＧＩの成膜は、スパッタ法、ＰＬＤ法、ＣＶＤ法、塗布法、印刷法などにより行なうことができ、加工は一般的なフォトリソグラフィー技術とドライエッチング、あるいはウェットエッチングとの組み合わせにより行なうことができる。
【０１７８】
なお、ゲート絶縁層ＧＩは、ＴＦＴ形成領域ではゲート絶縁膜として機能するが、アンテナ形成領域では、層間絶縁膜、具体的にはコイルアンテナＡＮＴの導電層ＡＮＴ１，ＡＮＴ２間の絶縁層（上記層間絶縁膜ＩＬ）として機能する。このため、ここでは、コイルアンテナＡＮＴの導電層ＡＮＴ１，ＡＮＴ２間の絶縁層（上記層間絶縁膜ＩＬ）は、ＴＦＴのゲート絶縁膜（ゲート絶縁層ＧＩ）と同層の絶縁層により形成されることになる。
【０１７９】
次に、後で形成するアンテナ・配線層ＡＷと既に形成しているアンテナ層ＡＮＴ２ａとの接続のためのコンタクトホール（上記図７のコンタクトホールＣＮＴ１に対応するもの、ここでは図示せず）を形成するために、フォトレジスト膜をエッチングマスクにしてゲート絶縁層ＧＩをウェットエッチングまたはドライエッチングすることにより、ゲート絶縁層ＧＩに所望の形状のコンタクトホール（図示せず）を形成する。この際、図４６に示されるように、ソース・ドレイン電極層ＳＤの一部を露出するコンタクトホール（貫通孔）ＣＮＴ３も形成して、このコンタクトホールＣＮＴ３を介して、後で形成するアンテナ・配線層ＡＷの一部（配線となる部分）をソース・ドレイン電極層ＳＤに接続することもできる。
【０１８０】
次に、図４７に示されるように、ゲート絶縁層ＧＩ上に、アンテナ・配線層ＡＷおよびゲート電極層（ゲート電極）ＧＥを形成する。例えば、アンテナ・配線層ＡＷおよびゲート電極層（ゲート電極）ＧＥ用の共通の導電体層（導電性膜）を形成し、この導電体膜をパターニングすることにより、アンテナ・配線層ＡＷおよびゲート電極層（ゲート電極）ＧＥを形成することができる。この場合、アンテナ・配線層ＡＷとゲート電極層（ゲート電極）ＧＥとは、同層の導電体層（導電性膜）により、同工程で形成される。従って、上記コイルアンテナＡＮＴの上記導電層ＡＮＴ１とゲート電極層（ゲート電極）ＧＥとは、同層の導電体層（導電性膜）により、同工程で形成される。アンテナ・配線層ＡＷの材料、成膜法およびパターニング法については、上記実施の形態１と基本的には同じとすることができる。例えば、成膜は、スパッタ法、ＰＬＤ法、蒸着法、ＣＶＤ法、塗布法、印刷法などにより行なうことができ、加工（パターニング）は、一般的なフォトリソグラフィー技術とドライエッチング、あるいはウェットエッチングとの組み合わせにより行なうことができる。
【０１８１】
次に、必要に応じて、基板ＳＵＢ上に（すなわちゲート絶縁層ＧＩ上に）、アンテナ・配線層ＡＷおよびゲート電極層ＧＥを覆うように、上記保護膜ＰＡ１（ここでは図示せず）を形成してもよい。
【０１８２】
その後、電界効果トランジスタ（ここではＴＦＴ）の特性向上を目的に、上記実施の形態１と同様に熱処理を施す。
【０１８３】
以上の工程により本実施の形態の半導体装置（アンテナ一体型半導体装置）が略完成する。
【０１８４】
本実施の形態５において形成したコイルアンテナは、上記実施の形態１で作製したコイルアンテナと、ほぼ同様なアンテナ特性を示した。また、本実施の形態で作製したＲＦＩＤ回路においても、上記実施の形態１と同様に、正常な無線動作を確認することができた。
【０１８５】
以上のことから、本実施の形態によれば、上記図面（例えば図８、図１４、図１７、図２２など）を参照して説明したコイルアンテナの交差部（重なり部ＯＶＬ）の構造を採用することで、コイルアンテナの抵抗の増加を抑制し、周波数に対するコイルアンテナのインダクタンスの安定性を得ることができるようになり、薄型のアンテナ一体型半導体装置を低コストで提供することができる。
【０１８６】
なお、本実施の形態に係る発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。また、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１８７】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【０１８８】
本発明は、半導体装置およびその製造技術に適用して有効である。
【符号の説明】
【０１８９】
１１，１１ａ  ＩＣ部
１１ａ  ＩＣ部
Ａ１，Ａ２，ＡＮＴ  コイルアンテナ
ＡＮＴ１，ＡＮＴ２，ＡＮＴ１０１，ＡＮＴ１０２  導電層
ＡＮＴ２０１，ＡＮＴ２０２，ＡＮＴ３０１，ＡＮＴ３０２  導電層
ＡＮＴ２ａ  アンテナ層
ＡＷ  アンテナ・配線層
Ｃ１  共振容量
Ｃ２  平滑化容量
ＣＤＰ１，ＣＤＰ２，ＣＤＰ３，ＣＤＰ４  導電パターン
ＣＨ  酸化物半導体層（チャネル層）
ＣＮＴ  コンタクト部
ＣＮＴ１，ＣＮＴ２，ＣＮＴ３  コンタクトホール
ＧＥ  ゲート電極層（ゲート電極）
ＧＩ  ゲート絶縁層
ＩＬ  層間絶縁膜
Ｌ１  論理回路部
ＬＡ，ＬＢ  端子
ＯＶＬ，ＯＶＬ１０１，ＯＶＬ２０１，ＯＶＬ３０１  重なり部
ＰＡ，ＰＡ１    保護膜
ＲＧ１，ＲＧ２，ＲＧ３  領域
ＲＷ１  リーダ・ライタ装置
ＳＤ  ソース・ドレイン電極層
ＳＭ１    半導体装置
ＳＵＢ    基板
Ｔ１，Ｔ２  トランジスタ
ＴＥ１，ＴＥ２  端子
ＴＧ１  ＩＣタグ
ＶＤＤ  電源電圧
Ｗ１，Ｗ２，Ｗ３，Ｗ４  幅
Ｗ１０１，Ｗ１０２，Ｗ１０３，Ｗ１０４  幅
Ｗ２０１，Ｗ２０２，Ｗ２０３，Ｗ２０４  幅
Ｗ３０１，Ｗ３０２，Ｗ３０３，Ｗ３０４  幅
【図１】
0005819737.tif 000002
【図２】
0005819737.tif 000003
【図３】
0005819737.tif 000004
【図４】
0005819737.tif 000005
【図５】
0005819737.tif 000006
【図６】
0005819737.tif 000007
【図７】
0005819737.tif 000008
【図８】
0005819737.tif 000009
【図９】
0005819737.tif 000010
【図１０】
0005819737.tif 000011
【図１１】
0005819737.tif 000012
【図１２】
0005819737.tif 000013
【図１３】
0005819737.tif 000014
【図１４】
0005819737.tif 000015
【図１５】
0005819737.tif 000016
【図１６】
0005819737.tif 000017
【図１７】
0005819737.tif 000018
【図１８】
0005819737.tif 000019
【図１９】
0005819737.tif 000020
【図２０】
0005819737.tif 000021
【図２１】
0005819737.tif 000022
【図２２】
0005819737.tif 000023
【図２３】
0005819737.tif 000024
【図２４】
0005819737.tif 000025
【図２５】
0005819737.tif 000026
【図２６】
0005819737.tif 000027
【図２７】
0005819737.tif 000028
【図２８】
0005819737.tif 000029
【図２９】
0005819737.tif 000030
【図３０】
0005819737.tif 000031
【図３１】
0005819737.tif 000032
【図３２】
0005819737.tif 000033
【図３３】
0005819737.tif 000034
【図３４】
0005819737.tif 000035
【図３５】
0005819737.tif 000036
【図３６】
0005819737.tif 000037
【図３７】
0005819737.tif 000038
【図３８】
0005819737.tif 000039
【図３９】
0005819737.tif 000040
【図４０】
0005819737.tif 000041
【図４１】
0005819737.tif 000042
【図４２】
0005819737.tif 000043
【図４３】
0005819737.tif 000044
【図４４】
0005819737.tif 000045
【図４５】
0005819737.tif 000046
【図４６】
0005819737.tif 000047
【図４７】
0005819737.tif 000048