(57)【特許請求の範囲】
【請求項１】
正転入力電圧と反転入力電圧の差分を増幅する差動入力回路と、該差動入力回路の出力信号を増幅して出力端子に出力する出力回路と、前記差動入力回路の電流源と前記出力回路の電流源にバイアス電圧を出力するバイアス回路を備えた増幅器において、
前記正転入力電圧と前記反転入力電圧を共に接地電圧にしたときに前記出力端子に現れる出力雑音電圧を検出し、該出力雑音電圧のレベルが基準電圧より高いときは、その差分に応じて前記各電流源の電流を増大させるよう前記バイアス回路を設定し、前記出力雑音電圧のレベルが前記基準電圧より低いときは、その差分に応じて前記各電流源の電流を減少させるよう前記バイアス回路を設定するようにしたことを特徴とする増幅器。
【請求項２】
請求項１に記載の増幅器において、
前記差動入力回路の正転入力端子と反転入力端子を信号入力側と接地側の一方に切り替えるスイッチと、
該スイッチにより前記正転入力電圧と前記反転入力電圧が共に接地側に切り替えられたときに前記出力端子に現れる出力雑音電圧をサンプルホールドするサンプルホールド回路と、
該サンプルホールド回路でホールドされた前記出力雑音電圧と基準電圧を比較し、前記ホールドされた電圧が前記基準電圧より大きいときは、その差分に応じて前記各電流源の電流を増大させるよう前記バイアス回路を設定し、前記ホールドされた電圧が前記基準電圧より小さいときは、その差分に応じて前記各電流源の電流を減少させるよう前記バイアス回路を設定する雑音比較回路と、
を備えたことを特徴とする増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力雑音電圧のレベルに応じてバイアス電流を制御するようにした増幅器に関するものである。
【背景技術】
【０００２】
微小信号を扱う従来の低周波センサアプリケーション用途の増幅器では、低周波領域で支配的なフリッカ雑音の影響が懸念される。センサの増幅器には、一般的に低雑音増幅器が用いられ、この増幅器で所望の出力雑音特性を満たすためには、所望のゲインを設定し、そのゲイン時の出力雑音特性を満たすように、増幅器の差動入力回路および出力回路のトランジスタサイズやバイアス電流値などが決定される（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１４１３０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一般的な増幅器において、差動入力回路および出力回路のバイアス電流は固定であり、ゲイン設定に応じて出力雑音電圧が変動するという問題があった。
【０００５】
本発明の目的は、バイアス電流を制御することで、出力雑音電圧を低く抑制できるようにした増幅器を提供することである。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、請求項１にかかる発明は、正転入力電圧と反転入力電圧の差分を増幅する差動入力回路と、該差動入力回路の出力信号を増幅して出力端子に出力する出力回路と、前記差動入力回路の電流源と前記出力回路の電流源にバイアス電圧を出力するバイアス回路を備えた増幅器において、前記正転入力電圧と前記反転入力電圧を共に接地電圧にしたときに前記出力端子に現れる出力雑音電圧を検出し、該出力雑音電圧のレベルが基準電圧より高いときは、その差分に応じて前記各電流源の電流を増大させるよう前記バイアス回路を設定し、前記出力雑音電圧のレベルが前記基準電圧より低いときは、その差分に応じて前記各電流源の電流を減少させるよう前記バイアス回路を設定するようにしたことを特徴とする。
請求項２にかかる発明は、請求項１に記載の増幅器において、前記差動入力回路の正転入力端子と反転入力端子を信号入力側と接地側の一方に切り替えるスイッチと、該スイッチにより前記正転入力電圧と前記反転入力電圧が共に接地側に切り替えられたときに前記出力端子に現れる出力雑音電圧をサンプルホールドするサンプルホールド回路と、該サンプルホールド回路でホールドされた前記出力雑音電圧と基準電圧を比較し、前記ホールドされた電圧が前記基準電圧より大きいときは、その差分に応じて前記各電流源の電流を増大させるよう前記バイアス回路を設定し、前記ホールドされた電圧が前記基準電圧より小さいときは、その差分に応じて前記各電流源の電流を減少させるよう前記バイアス回路を設定する雑音比較回路と、を備えたことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、出力雑音電圧のレベルに応じて差動入力回路および出力回路のバイアス電流を設定できるので、出力雑音電圧が基準電圧よりも高い場合に出力雑音電圧を抑制でき、出力雑音電圧が低い場合には消費電流を抑制できる利点がある。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施例の増幅器の回路図である。
【発明を実施するための形態】
【０００９】
図１に本発明の１つの実施例の増幅器の回路を示す。１は差動入力回路であり、差動接続のＰＭＯＳトランジスタＭＰ１，ＭＰ２、電流源用のＰＭＯＳトランジスタＭＰ３、能動負荷としてのカレントミラー接続のＮＭＯＳトランジスタＭＮ１，ＭＮ２から構成されている。そして、トランジスタＭＰ１のゲートが接続される正転入力端子１ａにはスイッチＳＷ１が接続され、トランジスタＭＰ２のゲートが接続される反転入力端子１ｂにはスイッチＳＷ２が接続されている。スイッチＳＷ１は図示のように切り替わることで正転入力電圧ＶＩＮ＋をトランジスタＭＰ１のゲートに入力し、スイッチＳＷ２は図示のように切り替わることで反転入力電圧ＶＩＮ−をトランジスタＭＰ２のゲートに入力する。しかし、スイッチＳＷ１，ＳＷ２は図示と反対側に切り替わることで、トランジスタＭ１，ＭＰ２のゲートを接地ＧＮＤに接続する。
【００１０】
２は出力回路であり、出力用のＮＭＯＳトランジスタＭＮ３、電流源用のＰＭＯＳトランジスタＭＰ４、およびトランジスタＭＮ３のドレイン・ゲート間に接続された位相補償回路を構成する抵抗Ｒｃ１とコンデンサＣｃ１から構成されている。
【００１１】
３は出力回路２の出力端子２ａの出力電圧ＶＯＵＴをサンプルホールドするサンプルホールド回路、４はサンプルホールド回路１でホールドされた電圧Ｖｈと基準電圧Ｖｒを比較してバイアス制御信号Ｖｂを出力する雑音比較回路、５はバイアス制御信号Ｖｂに応じてトランジスタＭＰ３，ＭＰ４のゲート電圧を制御するバイアス回路である。
【００１２】
一般的に、増幅器内のＭＯＳトランジスタにおけるフリッカ雑音は、汚染や結晶欠陥に関連するトラップが主な原因と考えられており、次の式（１）で表すことができる。
0005686696.tif 000002
ここで、
Ｋ：素子特有の係数
ＩＤ：ドレイン電流
ａ：０．５〜２の間の値をとる定数
ｆ：周波数
μ：チャネルの平均電子移動度
Ｃox：単位面積当たりのゲート酸化膜容量
Ｗ：ゲート幅
Ｌ：ゲート長
である。
【００１３】
次に、式（１）を伝達コンダクタンスｇｍを用いて表すと、次の式（２）になる。
0005686696.tif 000003
【００１４】
さらに、伝達コンダクタンスｇｍは、式（３）で表される。
0005686696.tif 000004
ここで、
ｉｄはＭＯＳトランジスタのドレイン電流
ｖinはゲート入力電圧
である。
【００１５】
式（２）より、ＭＯＳトランジスタ単体の雑音は、ｇｍを増加させることで減少させることができることがわかる。そのｇｍを増加させるためには、式（３）より、ドレイン電流を増加させればよいことがわかる。増幅器においては、入力段で発生する雑音電圧が次段に伝わり、増幅されて出力されていくため、入力段に用いられる差動入力回路のＭＯＳトランジスタのドレイン電流を増減させることで、出力雑音電圧を制御できる。
【００１６】
図１の増幅器の動作例として、任意の時間で差動入力トランジスタＭＰ１，ＭＰ２のゲートをスイッチＳＷ１，ＳＷ２の切り替えにより接地ＧＮＤに接続し、その時の出力雑音電圧をサンプルホールド回路３でサンプルホールドし、そのホールド電圧Ｖｈを雑音比較回路４で基準電圧Ｖｒと比較し、その差電圧をバイアス制御電圧Ｖｂとしてバイアス回路５にフィードバックする。
【００１７】
これにより、ホールド電圧Ｖｈが基準電圧Ｖｒよりも大きい場合は、バイアス回路５がトランジスタＭＰ３，ＭＰ４のゲート電圧を低下させる方向に制御し、これによって差動入力回路１および出力回路２のバイアス電流が増大し、出力する雑音電圧が低減される。一方、ホールド電圧Ｖｈが基準電圧Ｖｒよりも小さい場合は、バイアス回路５がトランジスタＭＰ３，ＭＰ４のゲート電圧を上昇させる方向に制御し、これによって差動入力回路１および出力回路２のバイアス電流が減少し、消費電流が抑制される。
【００１８】
上記のようにして、増幅器の実際の使用前にトランジスタＭＰ３，ＭＰ４のバイアス電圧を設定し、実際の使用時には、そのバイアス電圧で動作させることで、出力雑音電圧を抑制することができる。
【符号の説明】
【００１９】
１：差動入力回路、２：出力回路、３：サンプルホールド回路、４：雑音比較回路、５：バイアス回路。
【図１】
0005686696.tif 000005