(57)【特許請求の範囲】
【請求項１】
炭化珪素から作られたｎ型単結晶基板上においてドナー型不純物を添加しながら炭化珪素をエピタキシャルに成長させることによって、前記ｎ型単結晶基板およびその上に設けられたｎ型ドリフト層を有する炭化珪素基板を形成する工程を備え、前記ｎ型ドリフト層は、互いに対向する第１および第２の面を有し前記第２の面は前記ｎ型単結晶基板に面し、さらに
前記ｎ型ドリフト層の前記第１の面に位置するｐ型ボディ領域と、前記ｐ型ボディ領域によって前記ｎ型ドリフト層から隔てられるように前記ｐ型ボディ領域の上に位置するｎ型エミッタ領域とを形成する工程と、
前記ｎ型ドリフト層と前記ｎ型エミッタ領域とをつなぐように前記ｐ型ボディ領域上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ｎ型エミッタ領域および前記ｐ型ボディ領域の各々に接するエミッタ電極を形成する工程と、
前記炭化珪素基板上にシリコンをアクセプタ型不純物を添加しながら堆積させることで、前記ｎ型ドリフト層の前記第２の面に面するｐ型Ｓｉコレクタ層を形成する工程と、
前記ｐ型Ｓｉコレクタ層を形成する工程の前に、イオン注入法によって前記炭化珪素基板上へアクセプタ型不純物を注入しレーザ光を照射することにより、前記ｎ型ドリフト層の前記第２の面に面するｐ型ＳｉＣ層を形成する工程とを備え、
前記ｐ型Ｓｉコレクタ層を形成する工程は、前記ｐ型ＳｉＣ層に接する前記ｐ型Ｓｉコレクタ層を形成することによって行われる、半導体装置の製造方法。
【請求項２】
前記ｐ型Ｓｉコレクタ層の活性化熱処理を行う工程をさらに備える、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記活性化熱処理を行う工程の後に、前記ｐ型Ｓｉコレクタ層上にコレクタ電極を形成する工程をさらに備える、請求項２に記載の半導体装置の製造方法。
【請求項４】
前記活性化熱処理を行う工程は、前記ｐ型Ｓｉコレクタ層へレーザ光を照射する工程を含む、請求項２または請求項３に記載の半導体装置の製造方法。
【請求項５】
前記ｐ型Ｓｉコレクタ層を形成する工程の前に、前記エミッタ電極上に前記エミッタ電極の融点に比して低い融点を有するエミッタ配線を形成する工程をさらに備える、請求項１〜請求項４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記ｎ型ドリフト層を形成する工程の後に、前記ｎ型単結晶基板の少なくとも一部を除去する工程をさらに備える、請求項１〜請求項５のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置およびその製造方法に関し、より特定的には炭化珪素基板を有する半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
特開２００８−２８８３４９号公報（特許文献１）によれば、シリコン基板を用いたｎ型ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）が開示されている。このＩＧＢＴのｐ型コレクタ層は、シリコン基板のエミッタ側の構造が形成された後に、イオン注入および熱処理によって形成される。
【０００３】
近年、電力用半導体装置用の基板として、シリコン基板に代わって炭化珪素基板を用いることが検討されている。炭化珪素（ＳｉＣ）中にイオン注入された不純物を活性化するための熱処理温度は通常１５００℃程度以上であり、シリコン中にイオン注入された不純物を活性化するための熱処理温度に比してはるかに高い。よって炭化珪素基板を用いたＩＧＢＴの製造方法において上記特開２００８−２８８３４９号公報の技術が適用されると、エミッタ側の構造に対して、高温加熱に起因したダメージを与えてしまう。よってこの技術の適用は困難である。
【０００４】
特表２０１０−５２９６４６号公報（特許文献２）によれば、炭化珪素基板を用いたＩＧＢＴの製造において、ｎ型炭化珪素基板上にｐ型コレクタ層をエピタキシャル成長によって形成し、次にエミッタ側の構造を形成し、次にｎ型炭化珪素基板を除去する内容が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２８８３４９号公報
【特許文献２】特表２０１０−５２９６４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記特表２０１０−５２９６４６号公報に記載の技術によれば、ｐ型コレクタ層を形成するためのｐ型ＳｉＣエピタキシャル成長を行う必要がある。しかしながらこの技術は難易度が高い。特に、ｐ型炭化珪素基板に比して高品質かつ大型のものを製造しやすいｎ型炭化珪素基板上においてｐ型ＳｉＣエピタキシャル成長を行うことは難易度が高い。
【０００７】
本発明は、上記のような課題を解決するために成されたものであり、その一の目的は、炭化珪素基板およびｐ型コレクタ層を有し、かつ容易に製造することができる半導体装置を提供することである。また他の目的は、炭化珪素基板およびｐ型コレクタ層を有する半導体装置を容易に製造することができる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
半導体装置は、炭化珪素基板と、ゲート絶縁膜と、ゲート電極と、エミッタ電極と、ｐ型Ｓｉコレクタ層とを有する。炭化珪素基板は、互いに対向する第１および第２の面を有するｎ型ドリフト層と、ｎ型ドリフト層の第１の面に設けられたｐ型ボディ領域と、ｐ型ボディ領域によってｎ型ドリフト層から隔てられるようにｐ型ボディ領域の上に設けられたｎ型エミッタ領域とを含む。ゲート絶縁膜は、ｎ型ドリフト層とｎ型エミッタ領域とをつなぐようにｐ型ボディ領域上に設けられている。ゲート電極はゲート絶縁膜上に設けられている。エミッタ電極はｎ型エミッタ領域およびｐ型ボディ領域の各々に接している。ｐ型Ｓｉコレクタ層は、ｎ型ドリフト層の第２の面に面するように炭化珪素基板上に直接設けられている。
【０００９】
上記半導体装置によれば、エミッタ領域、ボディ領域、およびドリフト領域の各々が炭化珪素からなるので、炭化珪素の特性を利用した半導体装置が得られる。さらにコレクタ層としてＳｉ層が用いられるので、コレクタ層の形成に際して、難易度の高いｐ型ＳｉＣエピタキシャル成長を必要としない。よって半導体装置をより容易に製造することができる。
【００１０】
上記半導体装置においてｐ型Ｓｉコレクタ層はポリシリコンから作られていてもよい。これにより、ｐ型Ｓｉコレクタ層がアモルファスから作られている場合に比して、ｐ型Ｓｉコレクタ層の導電率を高くすることができる。
【００１１】
上記半導体装置においてｐ型Ｓｉコレクタ層はアモルファスシリコンから作られていてもよい。これにより、ｐ型Ｓｉコレクタ層がポリシリコンから作られている場合に比して、ｐ型Ｓｉコレクタ層をより低い温度で形成することができる。
【００１２】
上記半導体装置において、炭化珪素基板は、ｎ型ドリフト層によってｐ型ボディ領域から隔てられｐ型Ｓｉコレクタ層上に直接位置するｐ型ＳｉＣ層を含んでもよい。これにより、ｐ型Ｓｉコレクタ層に加えてｐ型ＳｉＣ層を、ｎ型ドリフト層中への正孔の供給源として用いることができる。これにより、より十分な正孔をｎ型ドリフト層中へ供給することができる。
【００１３】
本発明の半導体装置の製造方法は、次の工程を有する。炭化珪素から作られたｎ型単結晶基板上においてドナー型不純物を添加しながら炭化珪素をエピタキシャルに成長させることによって、ｎ型単結晶基板およびその上に設けられたｎ型ドリフト層を有する炭化珪素基板が形成される。ｎ型ドリフト層は、互いに対向する第１および第２の面を有するものである。また第２の面はｎ型単結晶基板に面するものである。ｎ型ドリフト層の第１の面に位置するｐ型ボディ領域と、ｐ型ボディ領域によってｎ型ドリフト層から隔てられるようにｐ型ボディ領域の上に位置するｎ型エミッタ領域とが形成される。ｎ型ドリフト層とｎ型エミッタ領域とをつなぐようにｐ型ボディ領域上にゲート絶縁膜が形成される。ゲート絶縁膜上にゲート電極が形成される。ｎ型エミッタ領域およびｐ型ボディ領域の各々に接するエミッタ電極が形成される。炭化珪素基板上にシリコンをアクセプタ型不純物を添加しながら堆積させることで、ｎ型ドリフト層の第２の面に面するｐ型Ｓｉコレクタ層が形成される。
【００１４】
上記半導体装置によれば、エミッタ領域、ボディ領域、およびドリフト領域の各々が炭化珪素からなるので、炭化珪素の特性を利用した半導体装置が得られる。さらにコレクタ層としてＳｉ層が用いられるので、コレクタ層の形成に際して、難易度の高いｐ型ＳｉＣエピタキシャル成長を必要としない。よって半導体装置をより容易に製造することができる。さらに、コレクタ層としてＳｉ層が用いられることにより、コレクタ層の形成工程に必要な温度を低くすることができる。よってコレクタ層の形成時の加熱に起因して生じ得るダメージを抑制することができる。
【００１５】
上記の製造方法において、ｐ型Ｓｉコレクタ層の活性化熱処理が行われてもよい。これにより、ｐ型Ｓｉコレクタ層における不純物をより活性化することができる。
【００１６】
上記製造方法において、活性化熱処理が行われた後に、ｐ型Ｓｉコレクタ層上にコレクタ電極が形成されてもよい。これによりｐ型Ｓｉコレクタ層との電気的接続を容易とすることができる。
【００１７】
上記の製造方法において、活性化熱処理が行われる際に、ｐ型Ｓｉコレクタ層へレーザ光が照射されてもよい。これにより局所的な加熱が可能となるので、コレクタ層の活性化のための加熱に起因した半導体装置へのダメージを抑制することができる。
【００１８】
上記製造方法において、ｐ型Ｓｉコレクタ層が形成される前に、エミッタ電極上にエミッタ電極の融点に比して低い融点を有するエミッタ配線が形成されてもよい。この場合、耐熱性の低いエミッタ配線が加熱されることにより容易に生じやすいダメージを、形成温度が比較的低いＳｉ層がコレクタ層として用いられることにより抑制することができる。
【００１９】
上記製造方法において、ｎ型ドリフト層を形成する工程の後に、ｎ型単結晶基板の少なくとも一部が除去されてもよい。これにより半導体装置を薄くすることができる。
【００２０】
上記の製造方法において、ｐ型Ｓｉコレクタ層が形成される前に、イオン注入法によって炭化珪素基板上へアクセプタ型不純物を注入しレーザ光を照射することにより、ｎ型ドリフト層の第２の面に面するｐ型ＳｉＣ層が形成されてもよい。この場合、ｐ型ＳｉＣ層に接するｐ型Ｓｉコレクタ層を形成することによって、ｐ型Ｓｉコレクタ層が形成される。
【００２１】
これにより、ｐ型Ｓｉコレクタ層に加えてｐ型ＳｉＣ層を、ｎ型ドリフト層中への正孔の供給源として用いることができる。これにより、より十分な正孔をｎ型ドリフト層中へ供給することができる。
【発明の効果】
【００２２】
上述したように本発明によれば、炭化珪素基板およびｐ型コレクタ層を有する半導体装置を容易に製造することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態１における半導体装置の構成を概略的に示す断面図である。
【図２】図１の半導体装置の製造方法の第１工程を概略的に示す断面図である。
【図３】図１の半導体装置の製造方法の第２工程を概略的に示す断面図である。
【図４】図１の半導体装置の製造方法の第３工程を概略的に示す断面図である。
【図５】図１の半導体装置の製造方法の第４工程を概略的に示す断面図である。
【図６】図１の半導体装置の製造方法の第５工程を概略的に示す断面図である。
【図７】図１の半導体装置の製造方法の第６工程を概略的に示す断面図である。
【図８】図１の半導体装置の製造方法の第７工程を概略的に示す断面図である。
【図９】図１の半導体装置の製造方法の第８工程を概略的に示す断面図である。
【図１０】図１の半導体装置の製造方法の第９工程を概略的に示す断面図である。
【図１１】図１の半導体装置の製造方法の第１０工程を概略的に示す断面図である。
【図１２】本発明の実施の形態２における半導体装置の構成を概略的に示す断面図である。
【図１３】図１２の半導体装置の製造方法の第１工程を概略的に示す断面図である。
【図１４】図１２の半導体装置の製造方法の第２工程を概略的に示す断面図である。
【図１５】図１２の半導体装置の製造方法の第３工程を概略的に示す断面図である。
【発明を実施するための形態】
【００２４】
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中の結晶学的記載においては、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
【００２５】
（実施の形態１）
図１に示すように、本実施の形態のＩＧＢＴ９１（半導体装置）は、炭化珪素基板３０と、ゲート絶縁膜１１と、ゲート電極９と、エミッタ電極４２と、エミッタ配線４３と、ｐ型Ｓｉコレクタ層７０と、コレクタ電極４４と、層間絶縁膜１０と、保護電極１５とを有する。
【００２６】
炭化珪素基板３０は結晶構造が六方晶の炭化珪素または結晶型が立方晶の炭化珪素からなる。炭化珪素基板３０は、ｎ型ドリフト層３２と、ｐ型ボディ領域３３と、ｎ型エミッタ領域３４とを有する。
【００２７】
ｎ型ドリフト層３２は、互いに対向する上面Ｓ１（第１の面）および下面Ｓ２（第２の面）を有する。上面Ｓ１は好ましくは、炭化珪素基板３０の結晶構造が六方晶の場合は{０００１}面またはこれに対して４°以内の傾斜を有する面を含み、炭化珪素基板３０の結晶構造が立方晶の場合は{１００}面を含む。
【００２８】
ｎ型エミッタ領域３４はｐ型ボディ領域３３の上に設けられている。またｎ型エミッタ領域３４はｐ型ボディ領域３３によってｎ型ドリフト層３２から隔てられている。
【００２９】
ｐ型ボディ領域３３は、ｎ型ドリフト層３２の上面Ｓ１に設けられている。またｐ型ボディ領域３３は、ｐ領域３３ａと、ｐ+領域３３ｂとを有する。ｐ領域３３ａに比してｐ+領域３３ｂは、高い不純物濃度を有する。ｐ領域３３ａはゲート絶縁膜１１に接している。ｐ+領域３３ｂはエミッタ電極４２に接している。
【００３０】
ゲート絶縁膜１１は、ｎ型ドリフト層３２とｎ型エミッタ領域３４とをつなぐようにｐ型ボディ領域３３上に設けられている。ゲート絶縁膜１１は、たとえば、熱酸化法によって形成された酸化珪素（ＳｉＯ2）からなる。ゲート電極９はゲート絶縁膜１１上に設けられている。
【００３１】
エミッタ電極４２は、ｎ型エミッタ領域３４と、ｐ型ボディ領域３３のｐ+領域３３ｂとの各々に接している。エミッタ配線４３は、エミッタ電極４２上に設けられており、エミッタ電極４２と電気的に接続されている。エミッタ配線４３は、たとえばアルミニウムからなる。
【００３２】
ｐ型Ｓｉコレクタ層７０は、ｎ型ドリフト層３２の下面Ｓ２に面するように炭化珪素基板３０上に直接設けられている。ｐ型Ｓｉコレクタ層７０はポリシリコンまたはアモルファスシリコンから作られていてもよい。
【００３３】
コレクタ電極４４はｐ型Ｓｉコレクタ層７０上に設けられているオーミック電極である。コレクタ電極４４は、たとえば、ｐ型Ｓｉコレクタ層７０に面するＮｉ層と、Ｎｉ層上に設けられたＡｕ層とを有する。Ｎｉ層およびＡｕ層のそれぞれの代わりにＴｉ層およびＡｌ層が用いられてもよい。保護電極１５はコレクタ電極４４を覆っている。
【００３４】
次にＩＧＢＴ９１の使用方法の概要を説明する。エミッタ配線４３に対して保護電極１５の電位が正となるように、エミッタ配線４３および保護電極１５の間に電圧が印加される。エミッタ配線４３および保護電極１５の間の電気的導通がゲート電極９に印加される電位によってスイッチングされる。
【００３５】
具体的には、ゲート電極９にしきい値を超える負の電位が印加されると、ｐ型ボディ領域３３のうち、ゲート絶縁膜１１を介してゲート電極９に対向する領域（チャネル領域）に反転層が形成される。これによりｎ型エミッタ領域３４とｎ型ドリフト層３２とが電気的に接続される。よってｎ型エミッタ領域３４からｎ型ドリフト層３２中に電子が注入され、これに対応してｐ型Ｓｉコレクタ層７０から正孔がｎ型ドリフト層３２中へ供給される。この結果、ｎ型ドリフト層３２に伝導度変調が生じることで、エミッタ電極４２とコレクタ電極４４との間の抵抗が顕著に低下する。すなわちＩＧＢＴ９０がオン状態となる。
【００３６】
一方、ゲート電極９に上記のような電位が印加されていないと、チャネル領域には反転層が形成されず、ｎ型ドリフト層３２とｐ型ボディ領域３３との間が逆バイアスの状態に維持される。よってＩＧＢＴ９０はオフ状態となる。
【００３７】
次にＩＧＢＴ９１の製造方法について、以下に説明する。
図２を参照して、炭化珪素から作られたｎ型単結晶基板２０が準備される。好ましくはｎ型単結晶基板２０は、炭化珪素基板３０（図１）と同様の結晶構造を有する。また好ましくはｎ型単結晶基板２０の主面（図中、上面）は、上面Ｓ１の面方位と同様の面方位を有する。
【００３８】
次にｎ型単結晶基板２０上にｎ型ドリフト層３２が形成される。ｎ型ドリフト層３２は、互いに対向する上面Ｓ１および下面Ｓ２を有するものである。下面Ｓ２はｎ型単結晶基板２０に面するものである。これによりｎ型単結晶基板２０およびその上に設けられたｎ型ドリフト層３２を有する炭化珪素基板３０が形成される。
【００３９】
ｎ型ドリフト層３２の形成は、ｎ型単結晶基板２０上においてドナー型不純物を添加しながら炭化珪素がエピタキシャルに成長させられることにより行われる。エピタキシャル成長は、たとえば、化学気相成長法（ＣＶＤ法）により行われる。ＣＶＤ法における成膜温度は、たとえば１４００℃程度である。ＣＶＤ法における原料ガスとしてはシラン（ＳｉＨ4）およびプロパン（Ｃ3Ｈ8）の混合ガスを用いることができる。ドナー型不純物としては、たとえば窒素（Ｎ）またはリン（Ｐ）を用いることができる。原料ガスのキャリアガスとして、たとえば水素ガス（Ｈ2）を用いることができる。
【００４０】
図３を参照して、ｐ領域３３ａおよびｐ+領域３３ｂを有するｐ型ボディ領域３３と、ｎ型エミッタ領域３４とがイオン注入により形成される。ｐ型ボディ領域３３は、ｎ型ドリフト層３２の上面Ｓ１に位置するように形成される。ｎ型エミッタ領域３４は、ｐ型ボディ領域３３によってｎ型ドリフト層３２から隔てられるように、かつｐ型ボディ領域３３の上に位置するように形成される。ｐ型ボディ領域３３を形成するためのイオン注入においては、たとえばアルミニウム（Ａｌ）などが注入され得る。ｎ型エミッタ領域３４を形成するためのイオン注入においては、たとえばリン（Ｐ）などが注入され得る。
【００４１】
次に注入された不純物を活性化するための熱処理が行われる。この熱処理の温度は、１６００℃超であり、好ましくは１７５０℃以上である。またこの熱処理の温度は、好ましくは１９００℃以下である。たとえば、熱処理の温度は１７５０℃程度である。熱処理の時間は、たとえば３０分程度である。熱処理の雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばＡｒ雰囲気である。
【００４２】
図４を参照して、炭化珪素基板３０上にゲート絶縁膜１１が形成される。たとえば、炭化珪素基板３０の表面が熱酸化される。
【００４３】
図５を参照して、ゲート絶縁膜１１上にゲート電極９が形成される。たとえば、まず、不純物が添加されることにより高い導電性を有するポリシリコン膜が、ＣＶＤ法により成膜される。そしてこの膜のパターニングが行われる。
【００４４】
図６を参照して、層間絶縁膜１０が形成される。またｐ型ボディ領域３３上においてｎ型ドリフト層３２とｎ型エミッタ領域３４とをつなぐ部分が残存するように、ゲート絶縁膜１１がパターニングされる。
【００４５】
図７を参照して、ｎ型エミッタ領域３４およびｐ型ボディ領域３３の各々に接するオーミック電極であるエミッタ電極４２が形成される。
【００４６】
図８を参照して、エミッタ電極４２上にエミッタ配線４３が形成される。エミッタ配線４３は、エミッタ電極４２の融点に比して低い融点を有してもよく、たとえばアルミニウムからなる。
【００４７】
さらに図９を参照して、炭化珪素基板３０からｎ型単結晶基板２０（図８）の少なくとも一部が除去される。本実施の形態においてはｎ型単結晶基板２０全体が除去される。ｎ型単結晶基板２０を除去する方法としては、たとえばバックグラインド工程を用いることができる。なおｎ型単結晶基板２０の少なくとも一部を除去する工程は、少なくともｎ型ドリフト層３２を形成する工程の後に行われ、本実施の形態においては、エミッタ電極系、すなわちエミッタ電極４２およびエミッタ配線４３が形成された後に行われる。
【００４８】
図１０を参照して、炭化珪素基板３０上にシリコンをアクセプタ型不純物を添加しながら堆積させることで、ｎ型ドリフト層３２の第２の面Ｓ２に面するｐ型Ｓｉコレクタ層７０が形成される。具体的には、たとえばＣＶＤ法により、ｐ型ポリシリコンの成膜が行われる。成膜温度は、たとえば６００℃程度である。なおポリシリコンの代わりにアモルファスシリコンが成膜されてもよい。
【００４９】
図１１を参照して、ｐ型Ｓｉコレクタ層７０上に、オーミック電極であるコレクタ電極４４が形成される。
【００５０】
再び図１を参照して、コレクタ電極４４を覆う保護電極１５が形成される。以上によりＩＧＢＴ９１が得られる。
【００５１】
なお上記の製造方法において、ｐ型Ｓｉコレクタ層７０の活性化熱処理が行われてもよい。この活性化熱処理の温度は、炭化珪素中にイオン注入によって注入された不純物を活性化させる場合に通常用いられる温度よりも低くてよい。具体的には熱処理温度は、ｐ型Ｓｉコレクタ層７０の材料、すなわちシリコンの融点未満であり、たとえば１４００℃以下であり、たとえば１０００℃程度である。また活性化熱処理は、レーザアニールにより行われてもよい。すなわち、活性化熱処理が行われる際に、ｐ型Ｓｉコレクタ層７０へレーザ光が照射されてもよい。また活性化熱処理は、ｐ型Ｓｉコレクタ層７０上にコレクタ電極が形成される前に行われることが好ましい。
【００５２】
本実施の形態によれば、ＩＧＢＴ９１（図１）におけるエミッタ領域、ボディ領域、およびドリフト領域の各々が炭化珪素からなるので、炭化珪素の特性を利用した半導体装置が得られる。さらにコレクタ層としてＳｉ層が用いられるので、コレクタ層の形成に際して、難易度の高いｐ型ＳｉＣエピタキシャル成長を必要としない。よってＩＧＢＴ９１をより容易に製造することができる。
【００５３】
またコレクタ層としてＳｉ層が用いられることにより、コレクタ層の形成に必要な加熱温度が低くなる。よって、コレクタ層の形成時の加熱に起因したＩＧＢＴ９１へのダメージを抑制することができる。ｐ型Ｓｉコレクタ層７０がアモルファスシリコンから作られている場合は、ｐ型Ｓｉコレクタ層７０がポリシリコンから作られている場合に比して、ｐ型Ｓｉコレクタ層７０をより低い温度で形成することができる。よって加熱に起因したＩＧＢＴ９１におけるダメージをより抑制することができる。ｐ型Ｓｉコレクタ層７０がポリシリコンから作られている場合は、ｐ型Ｓｉコレクタ層７０がアモルファスから作られている場合に比して、ｐ型Ｓｉコレクタ層７０の導電率を高くすることができる。
【００５４】
ｐ型Ｓｉコレクタ層７０の活性化熱処理が行われる場合は、ｐ型Ｓｉコレクタ層７０における不純物をより活性化することができる。
【００５５】
ｐ型Ｓｉコレクタ層７０が形成される前に、エミッタ電極４２上にエミッタ電極４２の融点に比して低い融点を有するエミッタ配線４３が形成される場合、耐熱性の低いエミッタ配線４３が加熱されることにより容易に生じやすいダメージを、形成温度がＳｉＣ層に比して低いＳｉ層がコレクタ層として用いられることにより抑制することができる。
【００５６】
ｎ型ドリフト層３２を形成する工程の後に、ｎ型単結晶基板の少なくとも一部が除去される場合、ＩＧＢＴ９１を薄くすることができる。
【００５７】
活性化熱処理が行われた後に、ｐ型Ｓｉコレクタ層７０上にコレクタ電極が形成される場合、ｐ型Ｓｉコレクタ層７０との電気的接続を容易とすることができる。
【００５８】
活性化熱処理が行われる際に、ｐ型Ｓｉコレクタ層７０へレーザ光が照射される場合、局所的な加熱が可能となるので、コレクタ層の活性化のための加熱に起因したＩＧＢＴ９１へのダメージを抑制することができる。
【００５９】
（実施の形態２）
図１２を参照して、本実施の形態のＩＧＢＴ９２（半導体装置）において、炭化珪素基板３０ｖはｐ型ＳｉＣ層３１を含む。ｐ型ＳｉＣ層３１は、ｎ型ドリフト層３２によってｐ型ボディ領域３３から隔てられており、ｐ型Ｓｉコレクタ層７０上に直接位置している。なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００６０】
次に本実施の形態の製造方法について説明する。まず実施の形態１の図２〜図９までと同様の工程が行われる。
【００６１】
図１３および図１４を参照して、次に、図中矢印で示すようなイオン注入法によって、炭化珪素基板３０上へアクセプタ型不純物が注入される。次に、注入された不純物を活性化させるためにレーザアニールが行われる。すなわち炭化珪素基板３０上へレーザ光が照射される。これにより、ｎ型ドリフト層３２の第２の面Ｓ２に面するｐ型ＳｉＣ層３１が形成される。言い換えると、炭化珪素基板３０（図９）上にｐ型ＳｉＣ層３１が形成されることで、炭化珪素基板３０ｖ（図１４）が形成される。
【００６２】
図１５を参照して、ｐ型ＳｉＣ層３１に接するようにｐ型Ｓｉコレクタ層７０が形成される。具体的な形成方法は、図１０の工程とほぼ同様である。
【００６３】
次にｐ型ＳｉＣ層３１およびｐ型Ｓｉコレクタ層７０の活性化熱処理が行われる。活性化熱処理が行われる際に、ｐ型ＳｉＣ層３１およびｐ型Ｓｉコレクタ層７０へレーザ光が照射されてもよい。具体的な熱処理方法は、実施の形態１におけるｐ型Ｓｉコレクタ層７０の熱処理方法とほぼ同様である。
【００６４】
再び図１２を参照して、次に、ｐ型Ｓｉコレクタ層７０上に、オーミック電極であるコレクタ電極４４が形成される。次にコレクタ電極４４を覆う保護電極１５が形成される。以上によりＩＧＢＴ９２が得られる。
【００６５】
本実施の形態によれば、ｐ型Ｓｉコレクタ層７０が形成される前に、イオン注入法によってｎ型ドリフト層３２の下面Ｓ２上へアクセプタ型不純物を注入しレーザ光を照射することにより（図１３）、ｎ型ドリフト層３２の下面Ｓ２上に、ｐ型ＳｉＣ層３１が形成される（図１４）。またｐ型ＳｉＣ層３１に接するｐ型Ｓｉコレクタ層７０を形成することによって、ｐ型Ｓｉコレクタ層７０が形成される。これにより、ｐ型Ｓｉコレクタ層７０に加えてｐ型ＳｉＣ層３１を、ｎ型ドリフト層３２中への正孔の供給源として用いることができる。よって、より十分な正孔をｎ型ドリフト層３２中へ供給することができる。
【００６６】
なお本実施の形態においてはｐ型Ｓｉコレクタ層７０が形成された後に活性化熱処理が行われるが、ｐ型ＳｉＣ層３１が形成された後かつｐ型Ｓｉコレクタ層７０が形成される前に活性化熱処理が行われてもよい。これにより、熱処理におけるｐ型Ｓｉコレクタ層７０へのダメージを避けることができる。活性化熱処理の方法としては、たとえば、実施の形態１と同様の方法を用いることができる。
【００６７】
また本明細書において、上面Ｓ１が{１００}面を含む、ということは、上面Ｓ１が実質的に{１００}面である場合と、上面Ｓ１を構成する結晶面が複数存在しそれらのひとつが{１００}面である場合とのいずれをも含む概念である。
【００６８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の特許請求の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００６９】
９  ゲート電極、１０  層間絶縁膜、１１  ゲート絶縁膜、１５  保護電極、２０  ｎ型単結晶基板、３０，３０ｖ  炭化珪素基板、３１  ｐ型ＳｉＣ層、３２  ｎ型ドリフト層、３３  ｐ型ボディ領域、３３ａ  ｐ領域、３３ｂ  ｐ+領域、３４  ｎ型エミッタ領域、４２  エミッタ電極、４３  エミッタ配線、４４  コレクタ電極、７０  コレクタ層、９１，９２  ＩＧＢＴ（半導体装置）、Ｓ１  上面（第１の面）、Ｓ２  下面（第２の面）。
【図１】
0005811829.tif 000002
【図２】
0005811829.tif 000003
【図３】
0005811829.tif 000004
【図４】
0005811829.tif 000005
【図５】
0005811829.tif 000006
【図６】
0005811829.tif 000007
【図７】
0005811829.tif 000008
【図８】
0005811829.tif 000009
【図９】
0005811829.tif 000010
【図１０】
0005811829.tif 000011
【図１１】
0005811829.tif 000012
【図１２】
0005811829.tif 000013
【図１３】
0005811829.tif 000014
【図１４】
0005811829.tif 000015
【図１５】
0005811829.tif 000016