(57)【特許請求の範囲】
【請求項１】
メモリーコントローラー及びメモリーＰＨＹにより制御される外部メモリーと接続し、
通常モード及び省電力モードで動作可能な回路であって、
省電力モードにおいて電源オフされる第一ブロック及び電源オフされない第二ブロックを含み、
前記第一ブロックに、
メモリーコントローラーと、
前記メモリーコントローラーに対するリクエストを送る第一ＣＰＵと、
所定の処理を行う複数の処理回路と、
を備え、
前記第二ブロックに、
メモリーＰＨＹと、
前記メモリーコントローラー及び前記メモリーＰＨＹの間に設けられ、省電力モード中に前記メモリーコントローラーからの出力信号を所定のレベルに固定する信号レベル保持部と、
第二ＣＰＵと、
前記第二ＣＰＵのリクエストを受けて前記外部メモリーに対するコマンドを発行するコマンド変換部と、
を備え、
前記第二ＣＰＵは、省電力モード中に外部リクエスト又は内部リクエストの発生を監視し、外部リクエスト又は内部リクエストが発生した場合、通常モードへの復帰処理を開始することを特徴とする回路。
【請求項２】
請求項１に記載の回路であって、
前記第一ブロックに、
前記メモリーコントローラーに対するリクエストを調停する調停回路を備える、
ことを特徴とする回路。
【請求項３】
請求項１又は２に記載の前記回路を備える電子機器。
【請求項４】
請求項１又は２に記載の前記回路を備える印刷装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路、電子機器、及び印刷装置に関し、特に、省電力制御に関する。
【背景技術】
【０００２】
近年、プリンター等の画像処理装置を含む電子機器は、より省電力で動作することが要
求されている。例えば、通常の動作を行う通常モードと、一部の動作を停止した省電力モ
ードとを有する電子機器がある。省電力動作のための一方法として、例えば、電子機器の
主要な要素であるＳｏＣ（System on Chip）、ＡＳＩＣ（Application Specific Integra
ted Circuit）、ＬＳＩ（Large Scale Integration）などに設けられた複数のデバイス（
例えば、ＣＰＵ、ＲＡＭ、ＲＯＭ、各種の処理回路など）を複数のブロックに区分けし、
一部のブロックの電源をＯＦＦにする方法が知られている。
【０００３】
特許文献１には、電源制御対象ブロックを設け、当該ブロックへの電源供給を停止した
り開始したりする方法が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−４１０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、省電力モード時に電源をＯＦＦにするブロックと電源をＯＦＦにしないブロ
ックに、上記の各種デバイスをどのように配置するかによって、電子機器の回路規模や省
電力の程度は異なってくる。
【０００６】
本発明は、電子機器を省電力で動作させる一方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するための本発明の一態様は、メモリーコントローラー及びメモリー
ＰＨＹにより制御される外部メモリーと接続し、通常モード及び省電力モードで動作可能
な回路であって、省電力モードにおいて電源オフされる第一ブロック及び電源オフされな
い第二ブロックを含み、前記第一ブロックに、メモリーコントローラーを備え、前記第二
ブロックに、メモリーＰＨＹと、前記メモリーコントローラー及び前記メモリーＰＨＹの
間に設けられ、省電力モード中に前記メモリーコントローラーからの出力信号を所定のレ
ベルに固定する信号レベル保持部と、を備える、ことを特徴とする。
【０００８】
ここで、前記第一ブロックに、前記メモリーコントローラーに対するリクエストを調停
する調停回路を備える、ことを特徴としていてもよい。
【０００９】
また、前記第一ブロックに、前記メモリーコントローラーに対するリクエストを送る第
一ＣＰＵ及び所定の処理を行う複数の処理回路を備える、ことを特徴としていてもよい。
【００１０】
また、前記第二ブロックに、第二ＣＰＵと、前記第二ＣＰＵのリクエストを受けて前記
外部メモリーに対するコマンドを発行するコマンド変換部と、を備え、前記第二ＣＰＵは
、省電力モード中に外部リクエスト又は内部リクエストの発生を監視し、外部リクエスト
又は内部リクエストが発生した場合、通常モードへの復帰処理を開始する、ことを特徴と
していてもよい。
【００１１】
また、上記のいずれかの前記回路を備える電子機器であってもよい。
【００１２】
また、上記のいずれかの前記回路を備える印刷装置であってもよい。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態の一例に係るプリンターの概略構成を示すブロック図である。
【図２】本発明の一実施形態の一例に係るＳｏＣの概略構成を示すブロック図である。
【図３】ＳｏＣ内の構成要素の配置の一覧である。
【図４】本発明の一実施形態の特徴を有さないＳｏＣ（配置Ａ）を説明するブロック図である。
【図５】本発明の一実施形態の一例に係るＳｏＣ（配置Ｂ）を説明するブロック図である。
【図６】本発明の一実施形態の特徴を有さないＳｏＣ（配置Ｃ）を説明するブロック図である。
【図７】本発明の一実施形態の一例に係る省電力モードへの移行処理を示すフロー図である。
【図８】本発明の一実施形態の一例に係る通常モードへの移行（省電力モードからの復帰）処理を示すフロー図である。
【発明を実施するための形態】
【００１４】
以下、本発明の一実施形態の一例について、図面を参照して説明する。
【００１５】
本実施形態では、電子機器として、画像処理装置であるプリンターを例に挙げて説明す
る。もちろん、電子機器は、プリンターに限られず、例えば、複合機、コピー機、スキャ
ナーなど画像処理装置であってもよい。また、画像処理装置に限られず、他の種類の電子
機器であってもよい。
【００１６】
図１は、本発明の一実施形態の一例に係るプリンターの概略構成を示すブロック図であ
る。
【００１７】
プリンター１は、印刷データを受信して、当該印刷データに基づいて印刷媒体に印刷を
行う装置である。プリンター１は、例えば、レーザー方式のページプリンターである。も
ちろん、インクジェット方式やシリアルプリンターであってもよい。
【００１８】
プリンター１は、プリンター１を統合的に制御するコントローラー１０と、印刷媒体へ
の印刷を行う印刷エンジン６０と、各種情報の表示やユーザー操作の入力受付などを行う
操作パネル７０とを備える。
【００１９】
コントローラー１０は、ＳＤＲＡＭ４０を制御して各種プログラムによる処理を行う回
路であるＳｏＣ２０と、ＳｏＣ２０へ電源供給を行う電源供給ユニット３０と、各種プロ
グラムやデータを揮発的に記憶するＳＤＲＡＭ（Synchronous DRAM）４０と、各種プログ
ラムやデータを不揮発的に記憶するフラッシュＲＯＭなどのＲＯＭ５０とを備える。
【００２０】
本実施形態では、ＳＤＲＡＭ４０は、例えば、ＤＤＲ（Double Data Rate）−ＳＤＲＡ
Ｍである。また、ＳＤＲＡＭ４０は、セルフリフレッシュ機能を有する。ＳＤＲＡＭ４０
は高速に動作するため、後述するように、ＳＤＲＡＭ４０に対するアクセス制御は、メモ
リーコントローラーと、当該メモリーコントローラーとは分離したメモリーＰＨＹ（Phys
ical Interface）と、ＳＳＴＬ  Ｉ／Ｏ（Stub Series Termination logic I/O）とによ
り実現される。
【００２１】
印刷エンジン６０は、コントローラー１０の制御の下、印刷データに基づいて印刷媒体
に印刷を行うユニットである。印刷エンジン６０は、例えば、トナーカートリッジ、感光
体ドラム、レーザー光照射機構、転写機構、紙送り機構、給排紙機構などを有するレーザ
ー方式のエンジンである。もちろん、印刷エンジン６０は、レーザー方式に限られず、イ
ンクジェット方式であってもよい。
【００２２】
操作パネル７０は、プリンター１とユーザーの入出力インターフェイスである。操作パ
ネル７０は、例えば、液晶ディスプレイ（Liquid Crystal Display）や有機ＥＬディスプ
レイ（Electro-Luminescence Display）などのディスプレイと、入力装置として機能する
タッチパネル、ハードスイッチ等を備える。
【００２３】
なお、上記のプリンター１の構成は、本願発明の特徴を説明するにあたって主要構成を
説明したのであって、上記に限られない。また、一般的なプリンターが備える他の構成を
排除するものではない。例えば、ＳｏＣ２０は、一以上のＡＳＩＣで構成されていてもよ
い。
【００２４】
図２は、本発明の一実施形態の一例に係るＳｏＣの概略構成を示すブロック図である。
【００２５】
ＳｏＣ２０は、メインＣＰＵ２０１と、処理回路２０２と、メモリーコントローラー２
０３と、信号レベル保持セル２０４と、サブＣＰＵ２０５と、電源管理回路２０６と、ネ
ットワークＩ／Ｆ（インターフェイス）２０７と、ＵＳＢ  Ｉ／Ｆ２０８と、外部Ｉ／Ｆ
２０９と、コマンド変換回路２１０と、メモリーＰＨＹ２１１と、ＳＳＴＬ  Ｉ／Ｏ２１
２とを備える。
【００２６】
本実施形態では、ＳｏＣ２０は、省電力モード時に電源がＯＦＦされるブロックＡと、
常時電源がＯＮされるブロックＢとを有する。ＳｏＣ２０の各デバイスは、ブロックＡと
ブロックＢに分離して配置されている。ブロックＡには、メインＣＰＵ２０１と、処理回
路２０２と、メモリーコントローラー２０３とが含まれる。ブロックＢには、信号レベル
保持セル２０４と、サブＣＰＵ２０５と、電源管理回路２０６と、ネットワークＩ／Ｆ（
インターフェイス）２０７と、ＵＳＢ  Ｉ／Ｆ２０８と、外部Ｉ／Ｆ２０９と、コマンド
変換回路２１０と、メモリーＰＨＹ２１１と、ＳＳＴＬ  Ｉ／Ｏ２１２とが含まれる。
【００２７】
電源供給ユニット３０は、電源管理回路２０６から出力される信号に従って、ブロック
Ａに対して電源の供給を行ったり停止したりする。すなわち、電源ＯＦＦ  ｅｎａｂｌｅ
信号が入力されている間は、ブロックＡへの電源を停止し、電源ＯＦＦ  ｅｎａｂｌｅ信
号が停止した場合は、ブロックＡへの電源を供給する。電源供給ユニット３０は、ブロッ
クＢに対しては、通常モードにおいても省電力モードにおいても常時電源を供給する。
【００２８】
メインＣＰＵ２０１は、所定のプログラムを実行してプリンター１の主要な機能を実現
する演算装置である。メインＣＰＵ２０１は、基本的にプリンター１が通常モードの場合
に動作する。メインＣＰＵ２０１は、メモリーコントローラー２０３を介してＳＤＲＡＭ
４０にアクセスすることができる。
【００２９】
メインＣＰＵ２０１は、プリンター１が通常モードの場合に、省電力モードへの移行要
求があったか否かを監視する。省電力モードへの移行要求があった場合、その旨をサブＣ
ＰＵ２０５に通知する。
【００３０】
処理回路２０２は、所定の処理を行う回路である。処理回路２０２は、本図では一つ図
示されているが、複数個設けられている。処理回路２０２は、例えば、各種の画像処理や
データ処理などを行う回路である。処理回路２０２は、メモリーコントローラー２０３を
介してＳＤＲＡＭ４０にアクセスすることができる。
【００３１】
サブＣＰＵ２０５は、所定のプログラムを実行して、プリンター１の省電力モードに関
する機能を実現する演算装置である。サブＣＰＵ２０５は、基本的には、プリンター１が
通常モードにおいても省電力モードにおいても動作する。サブＣＰＵ２０５は、コマンド
変換回路２１０を介してＳＤＲＡＭ４０にアクセスすることができる。メモリーコントロ
ーラー２０３を介してＳＤＲＡＭ４０アクセスしてもよい。
【００３２】
サブＣＰＵ２０５は、メインＣＰＵ２０１から省電力モードへの移行要求に関する通知
があった場合、移行処理を開始する。例えば、電源管理回路２０６に指示して、電源供給
ユニット３０に対して電源ＯＦＦ  ｅｎａｂｌｅ信号を出力させる。
【００３３】
また、サブＣＰＵ２０５は、プリンター１が省電力モードの間、プリンター１の外部か
らのリクエスト又はプリンター１の内部からのリクエストを監視し、リクエストがあった
場合、復帰処理を開始する。例えば、電源管理回路２０６に指示して、電源供給ユニット
３０に対する電源ＯＦＦ  ｅｎａｂｌｅ信号の出力を停止させる。
【００３４】
メモリーコントローラー２０３は、メインＣＰＵ２０１や処理回路２０２等のマスター
からのリクエストを受け付け、ＳＤＲＡＭ４０に対するコマンドの発行などを行う。メモ
リーコントローラー２０３は、生成したコマンド等を、信号レベル保持セル２０４を介し
て、メモリーＰＨＹ２１１に出力する。
【００３５】
メモリーＰＨＹ２１１は、ＳＤＲＡＭ４０に対する物理層の制御を行う。メモリーＰＨ
Ｙ２１１は、例えば、メモリーコントローラー２０３又はコマンド変換回路２１０から出
力された信号の位相制御、タイミング制御等を行ってＳＤＲＡＭ４０に出力する。
【００３６】
ＳＳＴＬ  Ｉ／Ｏ２１２は、メモリーＰＨＹ２１１及びＳＤＲＡＭ４０と接続し、ＳＤ
ＲＡＭ４０に対して高速かつ低信号振幅で信号を転送するためのインターフェイス回路で
ある。
【００３７】
コマンド変換回路２１０は、サブＣＰＵ２０５からメモリーコントローラー２０３を介
さずにリクエストを受け付け、ＳＤＲＡＭ４０に対するコマンドの発行などを行う。コマ
ンド変換回路２１０は、生成したコマンド等を、メモリーＰＨＹ２１１に出力する。なお
、コマンド変換回路２１０は、サブＣＰＵ２０５が実行する処理で必要なコマンドを発行
できればよいため、メモリーコントローラー２０３が有する機能の少なくとも一部を実現
する。
【００３８】
電源管理回路２０６は、電源供給ユニット３０に対する信号を出力する回路である。電
源管理回路２０６は、サブＣＰＵ２０５の指示に従って、電源供給ユニット３０に対する
電源ＯＦＦ  ｅｎａｂｌｅ信号の出力を開始又は停止する。
【００３９】
ネットワークＩ／Ｆ２０７は、ＬＡＮ（Local Area Network）等のネットワークに接続
し、データの送受信を制御するインターフェイス回路である。ＵＳＢ  Ｉ／Ｆ２０８は、
ＵＳＢホストと接続し、ＵＳＢによるデータの送受信を制御するインターフェイス回路で
ある。外部Ｉ／Ｆ２０９は、ＲＯＭ５０、操作パネル７０等の装置とのデータの送受信を
制御するインターフェイス回路である。これらの回路は、外部からのリクエストを受信し
た場合、サブＣＰＵ２０５に通知する。
【００４０】
信号レベル保持セル２０４は、省電力モード時（ブロックＡの電源ＯＦＦ時）に、ブロ
ックＡから出力される全ての信号をそれぞれ所定のレベル（ハイ又はロウ）に固定する。
本実施形態では、メモリーコントローラー２０３からの複数の出力信号は、ブロックＢの
各種デバイスが誤動作しないように、例えば、ＳＤＲＡＭ４０がセルフリフレッシュ状態
を維持できるように、それぞれ所定のレベルに固定される。また、各種入出力信号は、ブ
ロックＢからブロックＡへ又は逆に電流が流れないように、それぞれ所定のレベルに固定
される。なお、信号レベル保持セル２０４は、通常モード時には、各種入出力信号をその
まま通す。
【００４１】
図示していないが、ＳｏＣ２０のブロックＡには、メインＣＰＵ２０１及び処理回路２
０２からメモリーコントローラー２０３へのリクエストを調停する調停回路が設けられて
いてもよい。
【００４２】
なお、上記のＳｏＣ２０の構成は、本願発明の特徴を説明するにあたって主要構成を説
明したのであって、上記に限られない。また、一般的なＳｏＣが備える他の構成を排除す
るものではない。例えば、ＳｏＣ２０は、一以上のデバイスを含むＡＳＩＣを有していて
もよい。
【００４３】
次に、図３〜図６を参照して、本実施形態の一例に係るＳｏＣの特徴をより明らかに説
明する。
【００４４】
図３は、ＳｏＣ内の構成要素の配置の一覧である。本図に示すように、ＳｏＣ内の構成
要素の配置としては、例えば、従来の配置と、配置Ａ〜Ｃとが考えられる。なお、ここで
は、主な構成要素として、メインＣＰＵ、処理回路群、メモリーコントローラー、及びメ
モリーＰＨＹを例に挙げる。
【００４５】
従来の配置では、メインＣＰＵ、処理回路群、メモリーコントローラー、及びメモリー
ＰＨＹは、ブロックＢに配置される。配置Ａでは、メインＣＰＵ、及び処理回路群は、ブ
ロックＡに配置され、メモリーコントローラー、及びメモリーＰＨＹは、ブロックＢに配
置される。配置Ｂ（本実施形態）では、メインＣＰＵ、処理回路群、及びメモリーコント
ローラーは、ブロックＡに配置され、メモリーＰＨＹは、ブロックＢに配置される（図２
参照）。配置Ｃでは、処理回路群、メモリーコントローラー、及びメモリーＰＨＹは、ブ
ロックＡに配置される。
【００４６】
配置Ａは、より具体的には、例えば、図４に示すようになる。すなわち、ブロックＡに
含まれるメインＣＰＵ２０１及び複数の処理回路２０２と、ブロックＢに含まれるメモリ
ーコントローラー２０３との間に、信号レベル保持セル２０４が設けられる。信号レベル
保持セル２０４は、メインＣＰＵ２０１及び複数の処理回路２０２それぞれからの出力信
号に対応してセルを有する。そして、例えば、省電力モード時にＳＤＲＡＭ４０がセルフ
リフレッシュ状態を維持できるように、それぞれの出力信号を所定のレベルに固定する。
メインＣＰＵ２０１及び複数の処理回路２０２の数が増えると、それに応じてセルの数も
多くなる。
【００４７】
従って、配置Ａでは、メモリーコントローラー２０３と、メインＣＰＵ２０１及び各処
理回路２０２との間に、信号レベル保持セル２０４を設ける必要があるため、配置Ｂ及び
Ｃと比べて、回路規模が大きくなる。また、メモリーコントローラー２０３が、メインＣ
ＰＵ２０１及び各処理回路２０２がブロックＡに配置されているため、従来の配置と比べ
て省電力性が高いが、配置Ｂ及びＣよりは省電力性が低い。
【００４８】
なお、信号レベル保持セル２０４とメモリーコントローラー２０３との間には、メイン
ＣＰＵ２０１及び処理回路２０２からメモリーコントローラー２０３へのリクエストを調
停する調停回路が設けられていてもよい。
【００４９】
配置Ｂ（本実施形態）は、より具体的には、例えば、図５に示すようになる。すなわち
、ブロックＡに含まれるメモリーコントローラー２０３と、ブロックＢに含まれるメモリ
ーＰＨＹ２１１との間に、信号レベル保持セル２０４が設けられる。信号レベル保持セル
２０４は、メモリーコントローラー２０３からの各出力信号（例えば、制御信号、データ
信号、設定信号等）に対応してセルを有する。そして、例えば、省電力モード時にＳＤＲ
ＡＭ４０がセルフリフレッシュ状態を維持できるように、それぞれの出力信号を所定のレ
ベルに固定する。
【００５０】
メモリーコントローラー２０３とメモリーＰＨＹ２１１間の信号は、メインＣＰＵ２０
１及び複数の処理回路２０２とメモリーコントローラー２０３間の信号よりも少ない。ま
た、メインＣＰＵ２０１及び複数の処理回路２０２の数が増えても、メモリーコントロー
ラー２０３とメモリーＰＨＹ２１１間の信号の数は変わらないので、セルの数に変化はな
い。
【００５１】
従って、配置Ｂでは、メインＣＰＵ２０１及び各処理回路２０２の出力信号の数に係わ
らず、その数よりも小さいメモリーコントローラー２０３からの出力信号の数に応じて、
信号レベル保持セルを設ければよい。そのため、配置Ａと比べて、回路規模が小さくなる
。また、メモリーコントローラー２０３が、ブロックＡに配置されているため、従来の配
置及び配置Ａと比べて、省電力性が高い。
【００５２】
また、配置Ｂでは、メモリーＰＨＹ２１１は、ブロックＢに配置されているため、省電
力モード中でも動作可能であるとともに、省電力モードから通常モードへ復帰した直後で
あっても、いつでも動作可能である。また、メモリーＰＨＹ２１１は、サブＣＰＵ２０５
からコマンド変換回路２１０を介してＳＤＲＡＭ４０を制御可能であるので（図２参照）
、省電力モードから通常モードへ復帰する前であっても（メインＣＰＵ２０１が停止して
いても）、ＳＤＲＡＭ４０をセルフリフレッシュ状態から通常アクセス状態へ復帰させる
ことができる。
【００５３】
なお、メインＣＰＵ２０１及び処理回路２０２とメモリーコントローラー２０３との間
には、メインＣＰＵ２０１及び処理回路２０２からメモリーコントローラー２０３へのリ
クエストを調停する調停回路が設けられていてもよい。調停回路がブロックＡに属する点
からも、配置Ｂは、従来の配置及び配置Ａと比べて、省電力性が高い。
【００５４】
配置Ｃは、より具体的には、例えば、図６に示すようになる。すなわち、ブロックＡに
含まれるメモリーＰＨＹ２１１と、ブロックＢに含まれるＳＳＴＬ  Ｉ／Ｏ２１２との間
に、信号レベル保持セル２０４が設けられる。信号レベル保持セル２０４は、メモリーＰ
ＨＹ２１１からの各出力信号（例えば、制御信号、データ信号等）に対応してセルを有す
る。そして、例えば、省電力モード時にＳＤＲＡＭ４０がセルフリフレッシュ状態を維持
できるように、それぞれの出力信号を所定のレベルに固定する。
【００５５】
メモリーＰＨＹ２１１とＳＳＴＬ  Ｉ／Ｏ２１２間の信号は、メモリーコントローラー
２０３とメモリーＰＨＹ２１１間の信号よりも少ない。また、メインＣＰＵ２０１及び複
数の処理回路２０２の数が増えても、メモリーＰＨＹ２１１とＳＳＴＬ  Ｉ／Ｏ２１２間
の信号の数は変わらないので、セルの数に変化はない。
【００５６】
従って、配置Ｃでは、メインＣＰＵ２０１及び各処理回路２０２の出力信号の数に係わ
らず、その数よりも少ないメモリーＰＨＹ２１１からの出力信号の数に応じて、信号レベ
ル保持セルを設ければよい。そのため、配置Ａ及びＢと比べて、回路規模が小さくなる。
また、メモリーコントローラー２０３及びメモリーＰＨＹ２１１が、ブロックＡに配置さ
れているため、従来の配置及び配置Ａと比べて、省電力性が高い。
【００５７】
ただ、配置Ｃでは、省電力モードにおいて、メモリーＰＨＹ２１１の電源がＯＦＦとな
る。そのため、省電力モードから通常モードへ復帰する前に、ＳＤＲＡＭ４０をセルフリ
フレッシュ状態から通常アクセス状態へ復帰させることができず、配置Ａ、Ｂと比べて、
復帰が遅くなる。また、メモリーＰＨＹ２１１とＳＳＴＬ  Ｉ／Ｏ２１２の距離が離れて
配置されているため、アナログ信号を安定させるための回路設計等が必要となり、コスト
アップにつながる。また、ＳＳＴＬ  Ｉ／Ｏ２１２の近傍に信号レベル保持セル２０４が
配置されるため、信号の周波数が上がりにくくなるおそれがあり、配置Ａ、Ｂと比べて、
パフォーマンスが低下する。
【００５８】
なお、メインＣＰＵ２０１及び処理回路２０２とメモリーコントローラー２０３との間
には、メインＣＰＵ２０１及び処理回路２０２からメモリーコントローラー２０３へのリ
クエストを調停する調停回路が設けられていてもよい。
【００５９】
以上のことから、本実施形態では、配置Ｂを選択している。
【００６０】
次に、本実施形態の一例に係るＳｏＣの特徴的な動作について説明する。
【００６１】
図７は、本発明の一実施形態の一例に係る省電力モードへの移行処理を示すフロー図で
ある。本フローは、例えば、プリンター１が通常モードで動作中に開始される。
【００６２】
Ｓ１０では、省電力モードへの移行要求が監視される。具体的には、メインＣＰＵ２０
１は、省電力モードへの移行要求があったか否かを監視する。メインＣＰＵ２０１は、例
えば、ネットワークＩ／Ｆ（インターフェイス）２０７、ＵＳＢ  Ｉ／Ｆ２０８、及び外
部Ｉ／Ｆ２０９のいずれからもリクエストが入力されない状態が所定時間継続した場合に
、省電力モードへ移行すべきと判定することができる。また、例えば、操作パネル７０を
介して省電力モードへの移行を指示するユーザーの操作があった場合に、省電力モードへ
移行すべきと判定することができる。省電力モード移行要求があった場合（Ｓ１０：ＹＥ
Ｓ）、メインＣＰＵ２０１はサブＣＰＵ２０５に通知を行い、処理はＳ２０に進む。省電
力モード移行要求がない場合（Ｓ１０：ＮＯ）、監視が継続される。
【００６３】
Ｓ２０では、ＳＤＲＡＭ４０がセルフリフレッシュ状態に移行される。具体的には、メ
インＣＰＵ２０１（サブＣＰＵ２０５でもよい）は、メモリーコントローラー２０３に指
示して所定のコマンドを発行させ、ＳＤＲＡＭ４０をセルフリフレッシュ状態に移行させ
る。そして、処理は、Ｓ３０に進む。なお、ブロックＡに配置されているメインＣＰＵ２
０１、処理回路２０２、及びメモリーコントローラー２０３は、例えば、ＳＤＲＡＭ４０
にプログラムの状態を記憶するなど、電源ＯＦＦへ向けた準備処理を実行してもよい。
【００６４】
Ｓ３０では、電源ＯＦＦ  Ｅｎａｂｌｅ信号の出力が開始される。具体的には、サブＣ
ＰＵ２０５は、メインＣＰＵ２０１からの通知を受けて、電源管理回路２０６に指示して
、電源供給ユニット３０に対して電源ＯＦＦ  ｅｎａｂｌｅ信号を出力させる。そして、
処理は、Ｓ４０に進む。
【００６５】
Ｓ４０では、ブロックＡへの電源供給が停止される。具体的には、電源供給ユニット３
０は、電源ＯＦＦ  ｅｎａｂｌｅ信号の入力を受けて、ブロックＡへの電源を停止する。
そして、処理は、Ｓ５０に進む。
【００６６】
Ｓ５０では、各種信号のレベルが信号レベル保持セル２０４より保持される。具体的に
は、メモリーコントローラー２０３からの複数の出力信号は、ブロックＢの各種デバイス
が誤動作しないように、例えば、ＳＤＲＡＭ４０がセルフリフレッシュ状態を維持できる
ように、それぞれ所定のレベルに固定される。また、各種入出力信号は、ブロックＢから
ブロックＡへ又は逆に電流が流れないように、それぞれ所定のレベルに固定される。そし
て、本フローは終了する。
【００６７】
以上のようにして、通常モードから省電力モードへの移行が行われる。
【００６８】
図８は、本発明の一実施形態の一例に係る通常モードへの移行（省電力モードからの復
帰）処理を示すフロー図である。本フローは、例えば、プリンター１が省電力モードで動
作中に開始される。
【００６９】
Ｓ１１０では、通常モードへの移行要求が監視される。具体的には、サブＣＰＵ２０５
は、通常モードへの移行要求があったか否かを監視する。サブＣＰＵ２０５は、例えば、
ネットワークＩ／Ｆ（インターフェイス）２０７、ＵＳＢ  Ｉ／Ｆ２０８、及び外部Ｉ／
Ｆ２０９のいずれかから外部リクエストが入力された場合に、通常モードへの移行をすべ
きと判定することができる。また、例えば、タイマー（ブロックＡに含まれない）による
割り込みなどの内部的なリクエストが発生した場合に、通常モードへの移行をすべきと判
定することができる。通常モード移行要求があった場合（Ｓ１１０：ＹＥＳ）、処理はＳ
１２０に進む。通常モード移行要求がない場合（Ｓ１１０：ＮＯ）、監視が継続される。
【００７０】
Ｓ１２０では、復帰モードが判定される。具体的には、サブＣＰＵ２０５は、復帰モー
ドを判定する。本実施形態では、基本的にメインＣＰＵ２０１により復帰処理を行う第一
復帰モードと、基本的にサブＣＰＵ２０５により復帰処理を行う第二復帰モードとがある
。復帰モードは、例えば、デフォルト設定としていずれかのモードがＲＯＭ５０等に予め
設定されている。もちろん、例えば、ホストＰＣからネットワークＩ／Ｆ２０７を介して
、又は操作パネル７０から外部Ｉ／Ｆ２０９を介してユーザーが設定変更できるようにし
てもよい。復帰モードが第一復帰モードである場合（Ｓ１２０：第一復帰モード）、処理
は、Ｓ１３０に進む。復帰モードが第二復帰モードである場合（Ｓ１２０：第二復帰モー
ド）、処理は、Ｓ２１０に進む。
【００７１】
Ｓ１３０では、電源ＯＦＦ  Ｅｎａｂｌｅ信号の出力が停止される。具体的には、サブ
ＣＰＵ２０５は、電源管理回路２０６に指示して、電源供給ユニット３０に対する電源Ｏ
ＦＦ  ｅｎａｂｌｅ信号の出力を終了させる。これにより、ブロックＡへの電源供給が開
始される。そして、処理は、Ｓ１４０に進む
【００７２】
Ｓ１４０では、メインＣＰＵ２０１の復帰が待たれる。具体的には、メインＣＰＵ２０
１は、電源ＯＦＦ状態から通常動作状態への復帰を実行する。なお、ブロックＡに配置さ
れている処理回路２０２、及びメモリーコントローラー２０３も、通常の動作状態への復
帰を行う。そして、復帰後、処理はＳ１５０に進む。
【００７３】
Ｓ１５０では、ＳＤＲＡＭ４０のセルフリフレッシュ状態からの復帰が指示される。具
体的には、メインＣＰＵ２０１は、メモリーコントローラー２０３に指示して、ＳＤＲＡ
Ｍ４０をセルフリフレッシュ状態から通常アクセス状態に移行させる所定のコマンドを発
行させる。そして、処理は、Ｓ１６０に進む。
【００７４】
Ｓ１６０では、ＳＤＲＡＭ４０のセルフリフレッシュ状態からの復帰が待たれる。具体
的には、ＳＤＲＡＭ４０は、通常アクセス状態に移行させる所定のコマンドに対応する信
号の入力を受けて、通常アクセス状態への移行を行う。そして、復帰後、処理はＳ１７０
に進む。
【００７５】
Ｓ１７０では、外部リクエストによる復帰であるか否かが判定される。具体的には、メ
インＣＰＵ２０１は、Ｓ１１０で外部リクエストがあった場合、外部リクエストによる復
帰であると判定し（Ｓ１７０：ＹＥＳ）、処理は、Ｓ１８０に進む。Ｓ１１０で、例えば
、タイマー割り込みなど内部的なリクエストがあった場合、外部リクエストによる復帰で
ないと判定し（Ｓ１７０：ＮＯ）、本フローは終了する。なお、サブＣＰＵ２０５は、Ｓ
１１０において、リクエストの内容等を、ＲＯＭ５０や内部ＲＡＭ等に保持しておけばよ
い。
【００７６】
Ｓ１８０では、メインＣＰＵ２０１によりリクエストが処理される。具体的には、メイ
ンＣＰＵ２０１は、Ｓ１１０で受け付けられたリクエストに対応する処理を実行する。そ
して、本フローは終了する。なお、Ｓ１８０では、メインＣＰＵ２０１は、例えば、リク
エストの受付処理などの前処理を行い、リクエストに応じた本処理については本フローの
終了後（通常モード移行処理が終了した後）に実行する。外部リクエストは、例えば、ネ
ットワークＩ／Ｆ２０７を介して受信された印刷データであり、当該外部リクエストに応
じた本処理は、例えば、印刷データに基づく印刷処理である。
【００７７】
Ｓ１９０では、メインＣＰＵ２０１によりタイマー割り込み処理が行われる。具体的に
は、メインＣＰＵ２０１は、Ｓ１１０で発生したタイマー割り込みに対応する処理を実行
する。そして、本フローは終了する。なお、Ｓ１９０では、メインＣＰＵ２０１は、例え
ば、タイマーの実行を解除するなどの前処理を行い、タイマー割り込みに応じた本処理に
ついては本フローの終了後（通常モード移行処理が終了した後）に実行する。タイマー割
り込みに応じた本処理は、例えば、印刷エンジン６０のキャリブレーション処理である。
【００７８】
Ｓ２１０は、Ｓ１３０と同様である。Ｓ２２０では、ＳＤＲＡＭ４０に対してセルフリ
フレッシュ状態からの復帰指示がされる。具体的には、サブＣＰＵ２０５は、コマンド変
換回路２１０に指示して、ＳＤＲＡＭ４０をセルフリフレッシュ状態から通常アクセス状
態に移行させる所定のコマンドを発行させる。そして、処理は、Ｓ２３０に進む。
【００７９】
Ｓ２３０は、Ｓ１６０と同様である。Ｓ２４０では、外部リクエストによる復帰である
か否かが判定される。具体的には、サブＣＰＵ２０５は、Ｓ１１０で外部リクエストがあ
った場合、外部リクエストによる復帰であると判定し（Ｓ２４０：ＹＥＳ）、処理は、Ｓ
２５０に進む。Ｓ１１０で、例えば、タイマー割り込みなど内部的なリクエストがあった
場合、外部リクエストによる復帰でないと判定し（Ｓ２４０：ＮＯ）、処理は、Ｓ２９０
に進む。
【００８０】
Ｓ２５０では、サブＣＰＵ２０５で外部リクエストを処理するか否かが判定される。具
体的には、サブＣＰＵ２０５は、外部リクエストに対応する処理の少なくとも一部をサブ
ＣＰＵ２０５が処理可能か否かを、例えば、リクエストの内容と所定の基準とに基づいて
判定する。所定の基準は、例えば、リクエストの内容ごとに、サブＣＰＵ２０５が実行で
きない処理が含まれるか否かを示す情報を対応付けたものとすることができる。もちろん
、この判定方法は一例であり、他の判定方法であってもよい。サブＣＰＵ２０５が外部リ
クエストに対応する処理の少なくとも一部を実行できる場合（Ｓ２５０：ＹＥＳ）、処理
は、Ｓ２６０に進む。サブＣＰＵ２０５が外部リクエストを処理できない場合（Ｓ２５０
：ＮＯ）、処理は、Ｓ２７０に進む。
【００８１】
Ｓ２６０では、サブＣＰＵ２０５によりリクエストが処理される。具体的には、サブＣ
ＰＵ２０５は、Ｓ１１０で受け付けられたリクエストに対応する処理を実行する。ただし
、サブＣＰＵ２０５は、リクエストに対応する処理のうち少なくとも一部の実行可能な処
理を実行する。例えば、Ｓ２６０では、サブＣＰＵ２０５は、リクエストに応じた前処理
のうち実行可能な処理を行う。実行不可能な処理は、Ｓ２８０でメインＣＰＵ２０１によ
り行われる。そして、処理は、Ｓ２７０に進む。
【００８２】
Ｓ２７０は、Ｓ１４０と同様である。Ｓ２８０では、メインＣＰＵ２０１によりリクエ
ストが処理される。具体的には、メインＣＰＵ２０１は、外部リクエストに応じた前処理
の全て、又はＳ２６０でサブＣＰＵ２０５により実行されなかった前処理、を実行する。
Ｓ２６０でサブＣＰＵ２０５がリクエストに対応した全ての前処理を実行した場合は、メ
インＣＰＵ２０１は処理を行わなくてよい。そして、本フローは終了する。なお、リクエ
ストに応じた本処理については本フローの終了後（通常モード移行処理が終了した後）に
、メインＣＰＵ２０１により実行される。
【００８３】
Ｓ２９０では、サブＣＰＵ２０５によりタイマー割り込み処理が行われる。具体的には
、サブＣＰＵ２０５は、Ｓ１１０で発生したタイマー割り込みに対応する処理を実行する
。そして、本フローは終了する。なお、Ｓ２９０では、サブＣＰＵ２０５は、例えば、タ
イマーの実行を解除するなどの前処理を行う。タイマー割り込みに応じた本処理について
は本フローの終了後（通常モード移行処理が終了した後）に、メインＣＰＵ２０１により
実行される。
【００８４】
Ｓ３００は、Ｓ１４０と同様である。
【００８５】
以上のようにして、省電力モードから通常モードへの移行が行われる。第二復帰モード
では、メインＣＰＵ２０１が復帰する前に、サブＣＰＵ２０５によりＳＤＲＡＭの復帰、
リクエストに対応する少なくとも一部の処理等が実行される。従って、メインＣＰＵ２０
１が復帰する前に処理を進めることができ、通常モードへの復帰に係る時間がより短縮さ
れる。ＳＤＲＡＭの復帰がサブＣＰＵ２０５により行われるため、メインＣＰＵ２０１は
その復帰後、すぐにＳＤＲＡＭを使用することができる。
【００８６】
なお、第一復帰モードは、実行されないようにしてもよい（すなわち、Ｓ１１０、Ｓ２
１０〜Ｓ３００が実行される）。
【００８７】
上記の図７及び図８の各処理単位は、プリンター１の処理を理解容易にするために、主
な処理内容に応じて分割したものである。処理単位の分割の仕方や名称によって、本願発
明が制限されることはない。プリンター１の処理は、処理内容に応じて、さらに多くの処
理単位に分割することもできる。また、１つの処理単位がさらに多くの処理を含むように
分割することもできる。
【００８８】
以上、本発明の一実施形態の一例について説明した。本実施形態によれば、電子機器を
より省電力で動作させることができる。また、回路規模をできる限り抑えつつ、省電力で
動作させることができる。また、サブＣＰＵによる復帰処理を行うことで、省電力モード
からの復帰をより早くすることができる。
【００８９】
以上の本発明の実施形態は、本発明の要旨と範囲を例示することを意図し、限定するも
のではない。多くの代替物、修正および変形例が当業者にとって明らかである。
【符号の説明】
【００９０】
１：プリンター、１０：コントローラー、２０：ＳｏＣ、３０：電源供給ユニット、４０
：ＳＤＲＡＭ、５０：ＲＯＭ、６０：印刷エンジン、７０：操作パネル、２０１：メイン
ＣＰＵ、２０２：処理回路、２０３：メモリーコントローラー、２０４：信号レベル保持
セル、２０５：サブＣＰＵ、２０６：電源管理回路、２０７：ネットワークＩ／Ｆ、２０
８：ＵＳＢ  Ｉ／Ｆ、２０９：外部Ｉ／Ｆ、２１０：コマンド変換回路、２１１：メモリ
ーＰＨＹ、２１２：ＳＳＴＬ  Ｉ／Ｏ
【図１】
0005678784.tif 000002
【図２】
0005678784.tif 000003
【図３】
0005678784.tif 000004
【図４】
0005678784.tif 000005
【図５】
0005678784.tif 000006
【図６】
0005678784.tif 000007
【図７】
0005678784.tif 000008
【図８】
0005678784.tif 000009