(57)【特許請求の範囲】
【請求項１】
第１の２つのデジタルトゥアナログコンバータ（ＤＡＣ）によって、変調シンボルレートの２倍のレートで、第１の対の駆動パターンを変換して、第１の２つのアナログ駆動信号を出力するステップであって、第１の２つのアナログ駆動信号のそれぞれは、シンボル期間の前半において非ゼロの値と、シンボル期間の後半においておよそゼロの値とを有する、ステップと、
第１の２つのアナログ駆動信号を使用して、出力が第１の偏光成分に対応する第１の変調器によって、第１の光キャリアのゼロ復帰（ＲＺ）シェーピングを実行するステップと、
第２の２つのＤＡＣによって、変調シンボルレートの２倍のレートで、第２の対の駆動パターンを変換して、第２の２つのアナログ駆動信号を出力するステップであって、第２の２つのアナログ駆動信号のそれぞれは、シンボル期間の前半においておよそゼロの値と、シンボル期間の後半において非ゼロの値とを有する、ステップと、
第２の２つのアナログ駆動信号を使用して、出力が第２の偏光成分に対応する第２の変調器によって、第２の光キャリアのＲＺシェーピングを実行するステップと、
第１の偏光成分および第２の偏光成分を結合し、それによって、インタリーブされたゼロ復帰（ＩＲＺ）偏光分割多重（ＰＤＭ）信号を形成するステップと
を含む、方法。
【請求項２】
第１の対の駆動パターンのそれぞれが１のビットに対して１の値およびゼロのビットに対してマイナス１の値を有する、請求項１に記載の方法。
【請求項３】
第１の対の駆動パターンのそれぞれが３つ以上の値を有する、請求項１に記載の方法。
【請求項４】
第１の変調器を駆動する前にＤＡＣのうちの少なくとも１つの出力を増幅するステップ
をさらに含む、請求項１に記載の方法。
【請求項５】
変調シンボルレートの２倍のレートで、第１の対の駆動パターンを変換して、第１の２つのアナログ駆動信号を出力するように構成されている第１の２つのデジタルトゥアナログコンバータ（ＤＡＣ）であって、第１の２つのアナログ駆動信号のそれぞれが、シンボル期間の前半において非ゼロの値と、シンボル期間の後半においておよそゼロの値とを有する第１の２つのデジタルトゥアナログコンバータ（ＤＡＣ）と、
第１の２つのアナログ駆動信号の出力に基づいて第１の偏光成分を生成することによって、第１の光キャリアのゼロ復帰（ＲＺ）シェーピングを実行する第１の変調器と、
変調シンボルレートの２倍のレートで、第２の対の駆動パターンを変換して、第２の２つのアナログ駆動信号を出力するように構成されている第２の２つのデジタルトゥアナログコンバータ（ＤＡＣ）であって、第２の２つのアナログ駆動信号のそれぞれが、シンボル期間の前半においておよそゼロの値と、シンボル期間の後半において非ゼロの値とを有する第２の２つのデジタルトゥアナログコンバータ（ＤＡＣ）と、
第２の２つのアナログ駆動信号の出力に基づいて第２の偏光成分を生成することによって、第２の光キャリアのゼロ復帰（ＲＺ）シェーピングを実行する第２の変調器と、
第１の偏光成分および第２の偏光成分を結合するための偏光ビーム結合器と
を含む、装置。
【請求項６】
第１の２つのＤＡＣのうちの１つが、第１の対の駆動信号パターンの同相成分駆動パターンとゼロをインタリーブするように構成され、第１の２つのＤＡＣのうちの他方が、第１の対の駆動信号パターンの直交位相成分駆動パターンとゼロをインタリーブするように構成される、請求項５に記載の装置。
【請求項７】
第１の変調器または第２の変調器とそれぞれの少なくとも１つのＤＡＣとの間に配置される増幅器
をさらに含む、請求項５に記載の装置。
【請求項８】
第１の変調器が異なる変調方式を実現するように再構成可能である、請求項５に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光伝送システムに関し、具体的には、インタリーブされたゼロ復帰（ＩＲＺ）偏光分割多重（ＰＤＭ）信号を生成するためのシステム、装置および技法に関する。
【背景技術】
【０００２】
通信容量に対する増え続ける需要を満たすために、光伝送システムは、高チャネルデータ転送速度（１００Ｇｂ／秒／チャネルまたはテラビット／秒／チャネル）および高スペクトル効率（ＳＥ）の方に移りつつある。デジタルコヒーレント検出は、受信された信号の複雑な場を十分に回復することができる強力な技法であり、デジタルフィルタを使用して、高ＳＥ信号の受信、ならびに色分散（ＣＤ）および偏光モード分散（ＰＭＤ）を含む線形劣化の補償を可能にする。しかし、ファイバの非線形性は、コヒーレント信号、特に大きなコンステレーションサイズを有する高ＳＥ信号の伝送性能に厳しい限界を課す。ファイバの非線形効果に対する信号耐性を改善することが望まれる。インタリーブされたゼロ復帰（ＩＲＺ）偏光分割多重（ＰＤＭ）は、ファイバの非線形効果に対する高信号耐性を有する高データ転送速度の伝送をサポートするために有望な変調方式である。
【０００３】
よく知られているように、光信号は、２つの直交偏光状態を有することができ、そのそれぞれが異なる特性を有することができる。そのような偏光状態は、光キャリアの２つの直交偏光状態がスペクトル効率を２倍にするためにそれぞれがそれぞれ異なるデータを担持するように構成される偏光多重信号を生成するときなどに、故意に導入されることがある。そのような偏光多重信号は、それぞれが単一のデータ変調を担持する２つのいわゆる「一般的」偏光成分を有する。一般的偏光成分によって、その偏光成分の変調が完了する点における信号が一般に意図されることに留意されたい。各一般的偏光成分は、最初、またはそうでなければ後ほど、それと結合される他方の一般的偏光成分から離れて存在してもよいことを理解されたい。一般的なものの位相は一定でなくてもよいことも理解されたい。
【０００４】
ＩＲＺ−ＰＤＭ信号を生成するためには２つの従来の方法がある。ＩＲＺ−ＰＤＭ信号の生成を実施する第１の従来の方法が図１に示されている。具体的には、図１は、直交位相偏移変調（ＱＰＳＫ）を使用して変調されるＩＲＺ−ＰＤＭ信号を生成するための第１の従来の実装形態を例示する。図示されているように、例示的送信機１００は、１つのパルスカーバ１０２、１つの偏光ビームスプリッタ（ＰＢＳ）１０４、１つの偏光ビーム結合器（ＰＢＣ）１０６、および２つのＩ／Ｑ変調器１０８、１０９を構成する。さらに、例示的ＩＲＺ−ＰＤＭ−ＱＰＳＫ信号を生成するために２つの変調器の経路の間に固定光遅延１１０がある。直交振幅変調（ＱＡＭ）、２位相偏移変調（ＢＰＳＫ）などの他の変調方式が、送信される信号の変調方式のために送信機によって利用されてもよい。
【０００５】
さらに詳細には、レーザ源１１２からの出力信号は、対応するゼロ復帰（ＲＺ）信号の生成のためにパルスカーバ１０２への入力として提供される。パルスカーバはまた、クロックＣ１を入力として受信する。クロック信号は１／Ｔｓの周波数を有し、ここで、Ｔｓは変調シンボル期間である。例えば、クロックは、パルスカーバが２８ＧＨｚの反復率でＲＺパルス列を生成するような２８ＧＨｚクロックでもよい。
【０００６】
パルスカーバ１０２からのＲＺ信号は、ＰＢＳ１０４に送られる。ＰＢＳは、入射ビームを異なる線形偏光の２つのビームに分割し、各ビームはそれぞれのＩ／Ｑ変調器１０８、１０９に提供される。第１のＩ／Ｑ変調器１０８は、送信されることを意図された第１の信号（例えば、ｘ偏光）の同相成分（Ｉ１）および直交位相成分（Ｑ１）の変調を処理する。第２のＩ／Ｑ変調器１０９は、送信されることを意図された第２の信号（例えば、ｙ偏光）の同相成分（Ｉ２）および直交位相成分（Ｑ２）の変調を処理する。２つのＩ／Ｑ変調器の経路の間に半分のシンボル期間、Ｔｓ／２に等しい固定遅延１００がある。図１に例示されているように、例えば、偏光のそれぞれは、変調後には５６Ｇｂ／秒のＲＺ−ＱＰＳＫ信号でもよい。
【０００７】
偏光の１つ（例えば、第２の偏光、ｙ偏光）の遅延の後に、第１の偏光および第２の偏光は、結果としての変調ＩＲＺ−ＰＤＭ信号を生成するためにＰＢＣ１０６によって結合される。例えば、図１に例示されているように、結果としての変調信号は、１１２Ｇｂ／秒のＩＲＺ−ＰＤＭ−ＱＰＳＫ信号でもよい。
【０００８】
ＩＲＺ−ＰＤＭ信号の生成を実施する第２の従来の方法が図２に示されている。具体的には、図２は、ＱＰＳＫを使用して変調されるＩＲＺ−ＰＤＭ信号の生成の第２の従来の実装形態を例示する。送信されるべき信号の変調方式のためにＱＡＭおよびＢＰＳＫなどの他の変調方式が送信機によって利用されてもよい。図示されているように、例示的送信機２００は、２つのパルスカーバ２０２、２０４、１つの偏光ビームスプリッタ（ＰＢＳ）２０６、１つの偏光ビーム結合器（ＰＢＣ）２１０、および２つのＩ／Ｑ変調器２０８、２０９を構成する。さらに、２つの変調器の経路の間の１つの半分のシンボル期間（すなわち、１／２Ｔｓ遅延）の必要な遅延は、１つの変調器の経路のパルスカーバおよびＩ／Ｑ変調器の駆動信号を、他方のそれぞれの変調器の経路のパルスカーバおよびＩ／Ｑ変調器に関して遅延させることにより実現される。
【０００９】
さらに詳細には、レーザ源２１２からの出力信号がＰＢＳ２０６に送られる。ＰＢＳは、入射ビームを異なる線形偏光の２つのビームに分割し、各ビームは対応するゼロ復帰（ＲＺ）信号の生成のためにそれぞれのパルスカーバ２０２、２０４に入力として提供される。第１のパルスカーバ（例えば、パルスカーバ２０２）は、ＰＢＳから第１のビームを受信し、そしてまた入力として第１のクロックＣ１をも受信する。第１のクロック信号Ｃ１は、１／Ｔｓの周波数を有し、ここで、Ｔｓは、変調シンボル期間である。第２のパルスカーバ（例えば、パルスカーバ２０４）は、ＰＢＳから第２のビームを受信し、そしてまた入力として第２のクロックＣ２をも受信する。第２のクロック信号Ｃ２は、１／Ｔｓの周波数を有し、ここで、Ｔｓは、変調シンボル期間であるが、クロック信号Ｃ１に関して半分のシンボル期間（すなわち、１／２Ｔｓ）だけ遅延させられる。例えば、両方のクロック信号は、対応するパルスカーバが経路ごとに２８ＧＨｚのＲＺ出力信号を生成するような２８ＧＨｚクロックでもよく、他方の出力信号に関して１つの出力信号が遅延させられる。
【００１０】
各パルスカーバからのＲＺ信号は、対応するＩ／Ｑ変調器２０８、２０９に提供される。第１のＩ／Ｑ変調器２０８は、送信されることを意図された第１の信号（例えば、ｘ偏光）の同相成分（Ｉ１）および直交位相成分（Ｑ１）の変調を処理する。第２のＩ／Ｑ変調器２０９は、送信されることを意図された第２の信号（例えば、ｙ偏光）の同相成分（Ｉ２）および直交位相成分（Ｑ２）の変調を処理する。Ｉ２／Ｑ２成分はまた、Ｉ１／Ｑ１成分に関して半分のシンボル期間（例えば、１／２Ｔｓ）だけ遅延させられる。したがって、第２のパルスカーバ２０４および第２のＩ／Ｑ変調器２０９の駆動信号は、第１のパルスカーバ２０２および第１のＩ／Ｑ変調器２０８の駆動信号に関して（例えば、固定遅延だけ、調整可能遅延だけ）遅延させられる。例えば、図２に例示されているように、それぞれのＩ／Ｑ変調器２０８、２０９の出力は、それぞれの偏光のための５６Ｇｂ／秒のＲＺ−ＱＰＳＫ信号でもよい。
【００１１】
それぞれのＩ／Ｑ変調器から出力された第１の偏光および第２の偏光（例えば、ｘ偏光およびｙ偏光）は、結果としての変調ＩＲＺ−ＰＤＭ信号を生成するためにＰＢＣ２１０によって結合される。例えば、図２に例示されているように、結果としての信号は、１１２Ｇｂ／秒のＩＲＺ−ＰＤＭ−ＱＰＳＫ信号でもよい。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
下記は、開示された主題のいくつかの形態の理解を提供するために開示された主題の簡略化された概要を提示する。本概要は、開示された主題の網羅的な概観ではなく、開示された主題の重要なまたは不可欠な要素を識別することを意図するものではなく、開示された主題の範囲を概説するものでもない。その唯一の目的は、以下で論じるより詳細な説明の序として簡略化された形でいくつかの概念を提示することである。
【００１３】
現在の光システム要素の限界は、将来の高チャネルデータ転送速度および高スペクトル効率（ＳＥ）の光伝送システムの開発に対していくつかの障害を呈する。例えば、高通信容量の光伝送システムの作成のために有用な様々な重要な構成要素は、製造するのに高い費用がかかり、動作するのに多大の費用を要し、かつ／または構成／動作するのが難しい。例えば、上記の従来の実装形態では、少なくとも１つのパルスカーバが必要であり、これは、望ましくないことには、費用、損失、サイズ、および電力使用を追加する。インタリーブされたゼロ復帰（ＩＲＺ）偏光分割多重（ＰＤＭ）信号を生成するための従来の装置および方法の実装形態は、様々なこれらおよび他の欠点の影響を受ける。
【００１４】
図１に示されている第１の従来の実装形態は、少なくともいくつかの欠点を有する。第１に、ＲＺパルスシェーピングのための光パルスカーバ１０２の使用は、そのような実装形態の損失、費用、サイズ、および電力の増大につながる。第２に、２つのＩ／Ｑ変調器の経路の間の固定遅延１１０は、半分のシンボル期間、Ｔｓ／２である。例えば、１１２Ｇｂ／秒のＩＲＺ−ＰＤＭーＱＰＳＫでは、半分のシンボル期間は１７．８ｐｓであろう。変調器の経路の間の遅延のそのような小さい期間は、２つのＩ／Ｑ変調器１０８、１０９を統合するのを難しくする。さらに、固定されている２つのＲＺ−ＱＰＳＫ信号間の固定遅延１１０は、送信機１００がデータ転送速度を適応して変更するのを妨げ、これは、（例えば、様々なＦＥＣオーバヘッドに対応するために）データ転送速度が望ましいように変更される必要があるかまたは変更される送信機の用途には望ましくない。第３に、パルスカーバ１０２と２つのＩ／Ｑ変調器１０８、１０９との間のＰＢＳ１１０の利用は、パルスカーバおよびＩ／Ｑ変調器を統合することの難しさを増大させる。同様に、図２に示されている第２の従来の実装形態は、１つまたは複数の欠点の影響を受ける。特に、２つのパルスカーバ２０２、２０４が必要とされ、図１の実装形態に比べて、そのような実装形態では、損失、費用、サイズ、および電力をさらに増大させる。さらに、そのような実装形態は、望ましくない（すなわち、高い）送信機損失を有する可能性がある。
【００１５】
したがって、従来の実装形態に比べて、光学的複雑さおよび損失が低減されたインタリーブされたゼロ復帰（ＩＲＺ）偏光分割多重（ＰＤＭ）信号を生成するための方法および装置が提供される。
【課題を解決するための手段】
【００１６】
一実施形態では、方法は、それぞれが約２倍以上の変調シンボルレートでサンプリングされ、第１の対の所期の駆動信号パターンのうちの１つとゼロをインタリーブする第１のインタリーブ順序での出力を有する第１の２つのＤＡＣを使用して、その出力が第１の偏光成分に対応する第１の変調器のためにＲＺシェーピングを実行するステップを含む。ＲＺシェーピングはまた、それぞれが約２倍以上の変調シンボルレートでサンプリングされ、ゼロと第２の対の所期の駆動信号パターンのうちの１つをインタリーブする第２のインタリーブ順序での出力を有する第２の２つのＤＡＣを使用して、その出力が第２の偏光成分に対応する第２の変調器のために実行され、第２のインタリーブ順序は、第１のインタリーブ順序と逆である。
【００１７】
一実施形態では、第１の偏光成分および第２の偏光成分は結合され、それによって、インタリーブされたゼロ復帰（ＩＲＺ）偏光分割多重（ＰＤＭ）信号を形成する。
【００１８】
一実施形態では、第１の対の所期の駆動パターンのそれぞれは、１のビットに対して１の値、およびゼロのビットに対してマイナス１の値を有する。他の実施形態では、第１の対の所期の駆動パターンのそれぞれは、３つ以上の値を有する。
【００１９】
本方法は、第１の変調器を駆動する前にＤＡＣのうちの少なくとも１つの出力を増幅するステップを含んでもよい。第１の変調器は、直交位相偏移変調（ＱＰＳＫ）変調、直交振幅変調（ＱＡＭ）、および２位相偏移変調（ＢＰＳＫ）変調を実行することができる。同様に、第２の変調器は、ＱＰＳＫ、ＱＡＭ、またはＢＰＳＫを実行することができる。１つまたは両方の変調器の変調方式は、再構成可能でもよい。さらに、１つまたは両方の変調器は、ヌルでバイアスされてもよい。一実施形態では、変調シンボルレートは、約２８ＧＨｚである。
【００２０】
一実施形態は、光源からのビームを第１のビームおよび第２のビームに分割するステップと、第１のビームを第１の変調器に提供し、第２のビームを第２の変調器に提供するステップとをさらに含む。
【００２１】
一実施形態では、装置は、第１の２つのＤＡＣを含み、第１の２つのＤＡＣのそれぞれは、約２倍以上の変調シンボルレートでサンプリングされ、第１の対の所期の駆動信号パターンのうちの１つとゼロをインタリーブする第１のインタリーブ順序での出力、および第１の２つのＤＡＣの出力に基づいて第１の偏光を生成するための第１の変調器を有するように構成される。この実施形態はまた、第２の２つのＤＡＣを含み、第２の２つのＤＡＣのそれぞれは、約２倍以上の変調シンボルレートでサンプリングされ、ゼロと第２の対の所期の駆動信号パターンのうちの１つをインタリーブする第２のインタリーブ順序での出力であって、第２のインタリーブ順序は、第１のインタリーブ順序と逆である、出力、および第２の２つのＤＡＣの出力に基づいて第２の偏光を生成するための第２の変調器を有するように構成される。
【００２２】
一実施形態では、第１の２つのＤＡＣのうちの１つは、第１の対の所期の駆動信号パターンの第１の成分駆動パターンとゼロをインタリーブするように構成され、第１の２つのＤＡＣのうちの他方は、第１の対の所期の駆動信号パターンの第２の成分駆動パターンとゼロをインタリーブするように構成される。
【００２３】
一実施形態は、第１の偏光および第２の偏光を結合するための偏光ビーム結合器を含んでもよい。１つまたは両方の変調器は、Ｉ／Ｑ変調器でもよい。他の実施形態は、偏光ビームスプリッタを含んでもよく、その第１の出力は第１の変調器に接続され、その第２の出力は第２の変調器に接続される。他の実施形態は、光を偏光ビームスプリッタに提供する光源を含んでもよい。
【００２４】
一実施形態では、第１の変調器または第２の変調器とそれぞれのＤＡＣの少なくとも１つとの間に増幅器が配置される。いずれか１つの変調器は、直交位相偏移変調（ＱＰＳＫ）変調、直交振幅変調（ＱＡＭ）、２位相偏移変調（ＢＰＳＫ）変調、および１６ＱＡＭ変調、またはそれらの組合せを実行するように構成されてもよい。すなわち、１つまたは両方の変調器の変調形式は、再構成可能でもよい。
【００２５】
一実施形態では、装置は、第１の所期の駆動信号パターンとゼロを第１の順序でインタリーブする第１の出力を生成するための第１のＤＡＣと、第２の所期の駆動信号パターンとゼロを第１の順序でインタリーブする第２の出力を生成するための第２のＤＡＣと、第１の出力および第２の出力に基づいて第１の偏光を生成するための第１の変調器と、ゼロと第３の所期の駆動信号パターンを第１の順序とは逆の第２の順序でインタリーブする第３の出力を生成するための第３のＤＡＣと、ゼロと第４の所期の駆動信号パターンを第２の順序でインタリーブする第４の出力を生成するための第４のＤＡＣと、第３の出力および第４の出力に基づいて第２の偏光を生成するための第２の変調器とを含み、各ＤＡＣは、約２倍以上の変調シンボルレートでサンプリングされるように構成される。
【００２６】
例示的諸実施形態は、以下で提供される詳細な説明、および例示としてのみ提供され、したがって本発明の限定ではなく、同様の要素は同様の参照符号によって表される添付の図面から、より十分に理解されるようになるであろう。
【図面の簡単な説明】
【００２７】
【図１】先行技術において見られるＩＲＺ−ＰＤＭ−ＱＰＳＫ送信機の第１の従来の実装形態の概略図である。
【図２】先行技術において見られるＩＲＺ−ＰＤＭ−ＱＰＳＫ送信機の第２の従来の実装形態の概略図である。
【図３】本発明の原理によるＩＲＺ−ＰＤＭ−ＱＰＳＫ送信機の例示的実施形態の概略図である。
【図４】ＩＲＺ−ＰＤＭ−ＱＰＳＫ送信機の例示的実施形態におけるそれぞれ異なるＩ／Ｑ変調器に接続された２つのＤＡＣのための例示的な「逆の順序でインタリーブされた」駆動信号の図である。
【発明を実施するための形態】
【００２８】
次に様々な実施形態が添付の図を参照しながらより十分に説明されるが、本明細書で開示される特定の構造および機能の詳細は、例示的諸実施形態を説明する目的のために示されているだけであることに留意されたい。例示的諸実施形態は、多くの代替形態で実施されてよく、本明細書に記載の諸実施形態だけに限定されると解釈されるべきではない。
【００２９】
第１の、第２のなどの用語は、本明細書では様々な要素を記述するために使用されることがあり、これらの用語は１つの要素を別の要素と区別するために使用されるだけなので、これらの要素はそのような用語によって限定されるべきではないことが理解されるであろう。例えば、例示的諸実施形態の範囲から逸脱することなく、第１の要素は第２の要素と呼ばれてもよく、同様に第２の要素は第１の要素と呼ばれてもよい。さらに、第１の要素および第２の要素は、別々の第１の要素および第２の要素の必要な機能を提供することができる単一の要素によって実施されてよい。
【００３０】
本明細書で使用される場合は、用語「および」は、接続的および非接続的の両方の意味で使用され、１つまたは複数のリストアップされた関連アイテムのいずれかのおよびすべての組合せを含む。用語「備える」、「備えること」、「含む」、および「含むこと」は、本明細書で使用される場合は、記述された特徴、整数、ステップ、動作、要素、および／または構成要素の存在を特定するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらのグループの存在または追加を排除しないことがさらに理解されるであろう。
【００３１】
別途定義されない限り、本明細書で使用されるすべての用語（技術用語および科学用語を含めて）は、例示的実施形態が属する当業者によって普通に理解されるのと同じ意味を有する。いくつかの代替実装形態では、記載されている機能／動作は、図に示されている順序とは異なる順序で行われてもよいことにも留意されたい。例えば、連続して示されている２つの図は、実際には、関係する機能／動作に応じて、事実上同時に実行されてもよく、時には逆の順序で実行されてもよい。
【００３２】
本明細書では、いかなる光パルスカーバも使用せずに、インタリーブされたゼロ復帰偏光分割多重（ＩＲＺ−ＰＤＭ）信号を効率よく生成するための方法および装置が説明される。提供される実施形態のうちの様々なものは、１）それぞれが２倍の変調シンボルレートでサンプリングされ、所期の駆動信号パターン（例えば、１のビットに対して１および０のビットに対して−１）のマッピングされたバージョンとゼロをインタリーブする出力を有する２つのデジタルトゥアナログコンバータ（ＤＡＣ）を使用してＰＤＭ信号のｘ偏光成分またはｙ偏光成分に対応する１つのＩ／Ｑ変調器のためのＲＺシェーピングを実行し、２）それぞれが２倍の変調シンボルレートでサンプリングされ、ゼロと所期の駆動信号パターンのマッピングされたバージョンを第１のＩ／Ｑ変調器のものと逆のインタリーブ順序でインタリーブする出力を有する２つのＤＡＣを使用することにより第２のＩ／Ｑ変調器のためのＲＺシェーピングを実行する。
【００３３】
図３は、本発明の原理によるＩＲＺ−ＰＤＭ−ＱＰＳＫ送信機の例示的実施形態の概略図である。送信機の他の実施形態は、送信された信号の変調方式のためにＱＡＭおよびＢＰＳＫなど様々な変調方式を利用することができる。例示されている送信機３００は、ＩＲＺ−ＰＤＭ−ＱＰＳＫ信号を生成する。レーザ３１０は、ＰＢＳ３２０に提供される入力光キャリアを生成する。ＰＢＳは、入射ビームを異なる線形偏光の２つのビームに分割し、各ビームは対応するゼロ復帰（ＲＺ）信号の生成のためにそれぞれの変調器３３２、３３４に入力として提供される。
【００３４】
変調器３３２、３３４は、Ｉ／Ｑ変調器、単側波帯変調器、および同種のものでもよい。例示されている変調器はＩ／Ｑ変調器である。Ｉ／Ｑ変調器の各分岐は、変調信号を有する。変調分岐のうちの１つはまた、変調信号の分岐間の位相を制御するために移相器を含む。例えば、Ｉ／Ｑ変調器の移送器は、π／２の値を有してもよい。
【００３５】
一実施形態では、送信機３００は、ＰＢＳから線形の偏光されたソースビームを受信する。他の実施形態では、ＰＢＳおよび／またはレーザは、送信機に含まれてもよい。
【００３６】
４つのＤＡＣ３４２、３４４、３４６、３４８は、Ｉ／Ｑ変調器３３２、３３４のためのそれぞれの駆動信号（例えば、それぞれの第１の駆動信号、第２の駆動信号、第３の駆動信号および第４の駆動信号）を生成するために使用される。４つのＤＡＣのうちのいずれか１つの出力信号は、それぞれのＩ／Ｑ変調器を駆動する前にＲＦ増幅器（図示せず）によって増幅されてもよい。例えば、図３では、第１のセットの２つのＤＡＣ３４２、３４４の出力は、第１のＩ／Ｑ変調器３３２を駆動するために使用され、第２のセットの２つのＤＡＣ３４６、３４８の出力は、第２のＩ／Ｑ変調器３３４を駆動するために使用される。
【００３７】
第１のセットの２つのＤＡＣ３４２、３４４のそれぞれは、２倍の変調シンボルレートでサンプリングされ、所期の駆動信号パターンの支流のマッピングされたバージョンとゼロをインタリーブする出力を有する。例えば、例示されているように、第１のセットの第１のＤＡＣ３３２は、ゼロとインタリーブされたマッピングされたＩ１データ支流である駆動信号「Ｉ１／０」を生成し、第１のセットの第２のＤＡＣ３３４は、ゼロとインタリーブされたマッピングされたＱ１データ支流である駆動信号「Ｑ１／０」を生成する。すなわち、第１の対の所期の駆動信号パターン（Ｉ１、Ｑ１）の１つとゼロのインタリーブは、第１のセットの２つのＤＡＣのうちの１つのＤＡＣによって出力される。さらに詳細には、第１の２つのＤＡＣのうちの１つ（例えば、第１のＤＡＣ３４２）は、第１の対の所期の駆動信号パターンの第１の成分駆動パターンとゼロをインタリーブするように構成され、第１の２つのＤＡＣのうちの他方（例えば、第２のＤＡＣ３４４）は、第１の対の所期の駆動信号パターンの第２の成分駆動パターンとゼロをインタリーブするように構成される。
【００３８】
第２のセットの２つのＤＡＣ３４６、３４８のそれぞれのＤＡＣは、２倍の変調シンボルレートでサンプリングされ、ゼロと所期の駆動信号パターンの支流のマッピングされたバージョンをインタリーブする出力を有する。第２のセットのＤＡＣのためのマッピングされたデータ支流とゼロのインタリーブ順序は、第１のセットのＤＡＣのものと逆である。例えば、例示されているように、第２のセットのＤＡＣのＤＡＣ３４６（すなわち、第３のＤＡＣ）は、マッピングされたＩ２データ支流とゼロがインタリーブされた駆動信号「０／Ｉ２」を生成する。第２のセットの他方のＤＡＣ３４８（すなわち、第４のＤＡＣ）は、マッピングされたＱ２データ支流とゼロがインタリーブされた駆動信号「０／Ｑ２」を生成する。したがって、図４に関して以下でさらに説明されるように、第２のＩ／Ｑ変調器のための第２のセットのＤＡＣからの駆動信号のインタリーブ順序は、第１のＩ／Ｑ変調器のための第１のセットのＤＡＣからのものと逆である。
【００３９】
このようにして、２つのＤＡＣの各セットは、それぞれのＩ／Ｑ変調器のためにＲＺシェーピングを実行し、ＩＲＺ−ＰＤＭ信号のために使用されるべき対応する１つの成分（ｘ偏光またはｙ偏光）を生成する。Ｉ／Ｑ変調器の出力は、変調プロセス中の損失を補償するために変調信号を増幅する任意選択の光増幅器（図示せず）に提供されてもよい。
【００４０】
Ｉ／Ｑ変調器の出力（すなわち、ｘ偏光またはｙ偏光）は、任意選択の後増幅があってもなくても、ＰＢＣ３５０に提供される。ＰＢＣは、結果としての変調ＩＲＺ−ＰＤＭ信号を生成するために第１の偏光成分および第２の偏光成分を結合する。図３の例示されている実施形態では、信号は、送信機によって出力されたＩＲＺ−ＰＤＭ−ＱＰＳＫのための１１２Ｇｂ／秒のデータ転送速度を実現するために２８ＧＨｚのシンボルレートでのＱＰＳＫ変調のものである。送信機３００は、パルスカーバを使用せずにＩＲＺ−ＰＤＭ変調信号の生成を実現する。従来の実装形態と逆に、パルスカーバ機能は、２倍の変調シンボルレートでサンプリングされたＤＡＣを使用することにより、および前述のインタリーブ順序によってデータをゼロとインタリーブすることにより、デジタル領域で実現される。
【００４１】
図４は、ＩＲＺ−ＰＤＭ−ＱＰＳＫ送信機の例示的実施形態においてそれぞれ異なるＩ／Ｑ変調器に接続されている２つのＤＡＣのための例示的な逆の順序でインタリーブされた駆動信号の図である。駆動信号「Ｉ１／０」は、マッピングされたＩ１データ支流とゼロをインタリーブすることにより得られる。駆動信号「０／Ｉ２」は、ゼロとマッピングされたＩ２データ支流をインタリーブすることにより得られる。マッピングされたデータ支流は、１ビットを１で、０ビットを−１で表すことができる。変調器は、変調後にそれぞれ１、０、および−１の正規化された光場になる信号１、０、および−１を駆動するためにヌル（または消滅）でバイアスされてもよいことに留意されたい。１つの駆動シンボルは、各シンボル期間、Ｔｓを占める。
【００４２】
駆動信号「Ｑ１／０」および「０／Ｑ２」は、それぞれ「Ｉ１／０」および「０／Ｉ２」と同様のマッピングルールおよびインタリーブルールに従う。ＩＲＺパルスシェーピングは、これらの特別に構成された駆動パターンでのＤＡＣの使用によって実現される。
【００４３】
本発明による諸実施形態におけるＤＡＣの使用はまた、より高いデータ転送速度および／またはより高いスペクトル効率を提供するために、１６ＱＡＭなどのより複雑なフォーマットをサポートするように送信機を再構成することができるようにする。さらに、本発明による諸実施形態は、いずれの光ハードウェアの変更もなしに、いくつかの非ゼロ復帰（ＮＲＺ）ＰＤＭ−ＱＰＳＫトランスポンダのＩＲＺ−ＰＤＭ−ＱＰＳＫへのアップグレードを可能にし、それによって、より高い非線形伝送性能および／またはより長い伝送距離を可能にし、潜在的に伝送システムのコスト低減につながる。上記のように、インタリーブされたゼロ復帰（ＩＲＺ）偏光分割多重（ＰＤＭ）信号を生成するために提供される諸実施形態は、いかなる光パルスカーバの使用をも必要とせず、これは、そのような送信機のための損失、コスト、サイズ、および電力の低減につながる。
【００４４】
ＤＡＣのサンプリング速度は、追加のパルスシェーピング機能を実行するために、変調シンボルレートの２倍より大きくてもよいことに留意されたい。データとゼロをインタリーブすることは、５０％以下のデューティサイクルで行われてもよい。
【００４５】
各所期の駆動パターンは、ＱＡＭなどのマルチレベルの変調方式をサポートするために、３つ以上の値を有してもよいことにも留意されたい。１６ＱＡＭの場合、所期の駆動パターン内の各シンボルは、−３、−１、１、３とスケーリングする４つのとりうる値でもよい。
【００４６】
本発明は例示的実施形態に関連して説明されてきたが、この説明は限定的な意味で解釈されることを意図するものではない。
【００４７】
本発明の諸実施形態は、単一の集積回路上での可能な実装形態を含めて、回路ベースのプロセスとして実施されてもよい。
【００４８】
別途明記されていない限り、各数値および範囲は、単語「約」または「おおよそ」がその数値または範囲の前にあるかのようにおおよそであると解釈されるべきである。
【００４９】
本発明の本質を説明するために記述され、例示されてきた部品の細部、材料、および構成の様々な変更が、添付の特許請求の範囲において示された本発明の範囲から逸脱することなく、当業者よって行われてもよいことがさらに理解されるであろう。
【００５０】
本特許請求の範囲における図の番号および／または図の参照ラベルは、本特許請求の範囲の請求項の解釈を容易にするために、本特許請求の主題の１つまたは複数の可能な実施形態を識別することを意図するものである。そのような使用は、必ずしもそれらの請求項の範囲を対応する図に示されている実施形態に限定すると解釈されないものとする。
【００５１】
添付の特許請求の範囲の方法クレームは、もしあれば、対応するラベリングを有する特定の順序でステップを記載するが、そのクレームの記載がそれらのステップのいくつかまたはすべてを実施するための特定の順序を別途暗示しない限り、それらのステップは、必ずしもその特定の順序で実施されることに限定されないものとする。
【００５２】
本明細書において、「一実施形態」または「ある実施形態」に言及することは、その実施形態に関連して記述された特定の特徴、構造、または特性が本発明の少なくとも１つの実施形態に含まれてもよいことを意味する。本明細書内の様々な場所における語句「一実施形態では」の出現は、必ずしもすべて同じ実施形態を表しているわけではなく、必ずしも他の実施形態を相互に排除する別個のまたは代替の実施形態でもない。同じことが用語「実施」にも言える。
【００５３】
さらに本明細書では、用語「結合する」、「結合すること」、「結合される」、「接続する」、「接続すること」、または「接続される」は、２つ以上の要素間でエネルギーを伝達することができるようにし、１つまたは複数の追加の要素の介在が、必ずしも必要ではないが、企図される当技術分野で知られているまたは今後開発される任意のやり方を表す。逆に、用語「直接結合される」、「直接接続される」などは、そのような追加の要素が存在しないことを暗示する。
【００５４】
特許請求の範囲によってカバーされる実施形態は、（１）本明細書によって可能にされ、かつ（２）法定の主題に対応する実施形態に限定される。実施可能でない実施形態、および非法定の主題に対応する実施形態は、たとえ特許請求の範囲の範囲内に形式上入っても明確に除かれる。
【００５５】
本明細書および図面は、本発明の原理を例示するだけである。したがって、当業者は、本明細書に明記または明示されていなくても、本発明の原理を実施し、本発明の趣旨および範囲内に含まれる様々な構成を考案することができるであろうことが理解されるであろう。さらに、本明細書に記載のすべての実施例は、主に、本発明の原理および技術を促進するために発明者によって提供された概念を読者が理解するのを支援するために教育目的のためだけであることを明確に意図するものであり、そのような具体的に記載された実施例および条件に限定されないと解釈されるものとする。さらに、本明細書では、本発明の原理、態様、および実施形態、ならびにそれらの特定の実施例を記載するすべての記述は、それらの均等物を包含するものとする。
【００５６】
「プロセッサ」、「コントローラ」、または「モジュール」とラベリングされたいずれの機能ブロックをも含めて、図に示されている様々な要素の機能は、専用ハードウェアならびに適切なソフトウェアに関連してソフトウェアを実行することができるハードウェアの使用によって提供されてもよい。プロセッサによって提供される場合、機能は、単一の専用プロセッサによって、単一の共有プロセッサによって、またはそのうちのいくつかは共有されてもよい複数の個別のプロセッサによって、提供されてもよい。さらに、用語「プロセッサ」または「コントローラ」または「モジュール」の明示的な使用は、ソフトウェアを実行することができるハードウェアを排他的に指すと解釈されるべきではなく、限定なしに、デジタル信号プロセッサ（ＤＳＰ）ハードウェア、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、ソフトウェアを記憶するための読出し専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、および不揮発性ストレージを暗示的に含んでもよい。従来のおよび／またはカスタムの他のハードウェアが含まれてもよい。同様に、図に示されているいずれのスイッチも概念のみである。それらの機能は、プログラムロジックの動作によって、専用ロジックによって、プログラム制御および専用ロジックのインタラクションによって、さらには手動で、実行されてもよく、特定の方式は、文脈からより具体的に理解されるように、実施者によって選択可能である。
【００５７】
本明細書では、いずれのブロック図も本発明の原理を実施する例示的回路の概念図を表すことが当業者によって理解されるはずである。同様に、いずれのフローチャートも、流れ図も、状態遷移図も、擬似コードも、および同種のものも、コンピュータ可読媒体で事実上表されてもよく、したがって、コンピュータまたはプロセッサによって、そのようなコンピュータまたはプロセッサが明確に図示されていてもいなくても、実行することができる様々なプロセスを表すことが理解されるであろう。
【図１】
0005694565.tif 000002
【図２】
0005694565.tif 000003
【図３】
0005694565.tif 000004
【図４】
0005694565.tif 000005