(57)【特許請求の範囲】
【請求項１】
設計する半導体集積回路のデータから熱解析を行い、温度分布を算出する熱解析部と、
算出された前記温度分布の温度勾配に応じたベクトルを生成するベクトル生成部と、
生成された前記ベクトルにしたがってダミーパターンを生成し、前記半導体集積回路のレイアウトデータに追加するダミーパターン生成部と、
を有することを特徴とする半導体集積回路の設計装置。
【請求項２】
前記ダミーパターン生成部は、前記半導体集積回路の層の平坦化用の複数の他のダミーパターンを、前記ベクトルにしたがって接続していくことで、前記ダミーパターンを生成することを特徴とする請求項１に記載の半導体集積回路の設計装置。
【請求項３】
前記ダミーパターン生成部は、前記ベクトルにしたがって生成した前記ダミーパターンにおいて、前記半導体集積回路の回路パターンと干渉する部分を除去することを特徴とする請求項１に記載の半導体集積回路の設計装置。
【請求項４】
前記ダミーパターン生成部は、前記ベクトルの大きさに応じて前記ダミーパターンの本数または太さを変えることを特徴とする請求項１乃至３の何れか一項に記載の半導体集積回路の設計装置。
【請求項５】
プロセッサが、設計する半導体集積回路のデータから熱解析を行い、温度分布を算出し、
前記プロセッサが、算出された前記温度分布の温度勾配に応じたベクトルを生成し、
前記プロセッサが、生成された前記ベクトルにしたがってダミーパターンを生成し、前記半導体集積回路のレイアウトデータに追加することを特徴とする半導体集積回路の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の設計装置及び半導体集積回路の設計方法に関する。
【背景技術】
【０００２】
半導体集積回路では、トランジスタなどの各種素子の配置位置などによって、チップ内の領域間での温度が異なる場合がある。大きなものでは、チップ内の領域間の温度差が１００℃程度になる場合もあった。
【０００３】
従来、多層配線構造の半導体集積回路において、熱のたまりやすい低誘電率の層間絶縁膜の熱を放熱するために、各配線層にダミー配線膜を設け、各ダミー配線膜を、スルーホールを介して相互に接続し、熱を上層の配線層まで伝達できるようにした技術があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−３０２７２９号公報
【特許文献２】特開２０１０−６７８４２号公報
【特許文献３】特開平１０−１９９８８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
チップ内での温度差が大きいと、半導体集積回路が設計通りに動作しない場合があった。
これは、たとえば、温度差によって、素子（トランジスタ、抵抗または容量）の特性や、配線抵抗または配線容量が局所的に異なり、素子の静特性や信号のタイミングなどが、シミュレーション結果と異なってしまうことなどに起因するものである。また、信頼性の観点からも、たとえば、ＥＭ（エレクトロマイグレーション）、ＴＤＤＢ（絶縁膜の経時破壊）は温度が高いほど不利になり、温度の高い場所によって信頼性が決まってくるため（温度の高い一部分で信頼性が決まってしまう）、信頼性の高い半導体集積回路が得られなくなる可能性がある。
【課題を解決するための手段】
【０００６】
発明の一観点によれば、設計する半導体集積回路のデータから熱解析を行い、温度分布を算出する熱解析部と、算出された前記温度分布の温度勾配に応じたベクトルを生成するベクトル生成部と、生成された前記ベクトルにしたがってダミーパターンを生成し、前記半導体集積回路のレイアウトデータに追加するダミーパターン生成部と、を備えた半導体集積回路の設計装置が提供される。
【発明の効果】
【０００７】
開示の半導体集積回路の設計装置及び半導体集積回路の設計方法によれば、チップ内の温度差が小さい、高信頼性の半導体集積回路を提供できる。
【図面の簡単な説明】
【０００８】
【図１】本実施の形態の設計装置の一例を示す図である。
【図２】設計装置の動作例を示すフローチャートである。
【図３】熱解析結果の一例を示す図である。
【図４】生成したベクトルの一例を示す図である。
【図５】１つのメッシュ領域に複数のベクトルが生成されている例を示す図である。
【図６】分割したメッシュ領域ごとにベクトルを生成する例を示す図である。
【図７】拡大したメッシュ領域の例を示す図である。
【図８】ダミーパターンの生成方法の一例を示すフローチャートである。
【図９】平坦化用ダミーパターンを加えたレイアウト例を示す図である。
【図１０】平坦化用のダミーパターンの配置例を示す図である。
【図１１】平坦化用ダミーパターンの接続例を示す図である。
【図１２】ダミーパターン入りのレイアウトデータの例である。
【図１３】完成したレイアウトデータに対する熱解析結果の例を示す図である。
【図１４】ダミーパターン生成処理の２つ目の例を示すフローチャートである。
【図１５】生成されるダミーパターンの例を示す図である。
【図１６】干渉部分の例を示す図である。
【図１７】干渉部分を除去したダミーパターンを含むレイアウトデータの例を示す図である。
【図１８】平坦化用ダミーパターンの生成例を示す図である。
【図１９】本実施の形態に用いるコンピュータのハードウェアの一構成例を示す図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態を、図面を参照しつつ説明する。
図１は、本実施の形態の設計装置の一例を示す図である。
設計装置１０は、熱解析部１１、ベクトル生成部１２、ダミーパターン生成部１３、記憶部１４を有する。
【００１０】
熱解析部１１は、設計する半導体集積回路のデータから熱解析を行い、温度分布を算出する。熱解析は、たとえば、設計対象の半導体集積回路のレイアウトデータやネットリストなどの回路シミュレーション用データＤ１を用いて行われる。熱解析には、シリコンの熱伝導率や、層間絶縁膜の誘電率など、各部の物性値などを用いるようにしてもよい。熱解析には市販の熱解析シミュレーションツールが使用可能である。
【００１１】
ベクトル生成部１２は、算出された温度分布の温度勾配に応じたベクトルを生成する。
ダミーパターン生成部１３は、生成されたベクトルにしたがってダミーパターンを生成し、半導体集積回路のレイアウトデータに追加し、ダミーパターン入りのレイアウトデータＤ２を得る。なお、ダミーパターンとは、半導体集積回路の素子や配線などの機能をもたないパターンのことを意味する。
【００１２】
記憶部１４は、設計対象の半導体集積回路のレイアウトデータやネットリストなどの回路シミュレーション用データＤ１を記憶している。また、記憶部１４は、ダミーパターン生成部１３で生成されたダミーパターン入りのレイアウトデータＤ２を記憶する。
【００１３】
図２は、設計装置の動作例を示すフローチャートである。
まず、熱解析部１１にて熱解析が行われる（ステップＳ１）。
熱解析部１１は、たとえば、回路シミュレーション用データＤ１をもとに、半導体集積回路の回路を全て抵抗に置き換え、熱解析シミュレーションを実行する。そして、熱解析部１１は、それらの抵抗と、抵抗に流れる電流からジュール熱を計算することで、発熱量を見積もり、レイアウトデータと発熱量とから温度分布を作成する。
【００１４】
図３は、熱解析結果の一例を示す図である。
図３では、熱解析によって得られた半導体集積回路の温度分布の例が示されている。領域２０，２１，２２，２３，２４は、それぞれある温度範囲の領域を示し、領域２０〜２４の順で温度が高くなっている。
【００１５】
次に、ベクトル生成部１２によるベクトルの生成が行われる（ステップＳ２）。ベクトル生成部１２は、たとえば、図３に示したような温度分布を、一定の大きさごとのメッシュ領域に区切り、メッシュ領域ごとにベクトルを生成する。
【００１６】
図４は、生成したベクトルの一例を示す図である。
図４中の矢印が、ベクトルを表している。たとえば、ベクトル生成部１２は、各メッシュ領域内で、温度分布の温度勾配に垂直な向きのベクトルを生成する。ベクトルの大きさは、メッシュ領域内での温度勾配の大きさ（急峻さ）に応じて設定する。温度差が大きいメッシュ領域ほど、大きなベクトルが設定される。
【００１７】
１つのメッシュ領域において、複数のベクトルが生成される場合、ベクトル生成部１２は、たとえば、最も大きいベクトルを、そのメッシュ領域のベクトルとする。
図５は、１つのメッシュ領域に複数のベクトルが生成されている例を示す図である。
【００１８】
１つのメッシュ領域３０に、ベクトル３１，３２が生成されている。このような例の場合、ベクトル生成部１２は、最も大きいベクトル３１を、そのメッシュ領域３０のベクトルとする。
【００１９】
また、１つのメッシュ領域において、複数のベクトルが生成される場合、ベクトル生成部１２は、たとえば、そのメッシュ領域を複数のメッシュ領域に分割して、分割したメッシュ領域ごとに新たにベクトルを生成するようにしてもよい。
【００２０】
図６は、分割したメッシュ領域ごとにベクトルを生成する例を示す図である。
図６には、１つのメッシュ領域を４分割したメッシュ領域３５−１，３５−２，３５−３，３５−４が示されている。ベクトルは、細分化されたメッシュ領域３５−１〜３５−４ごとに新たに生成される。図６の例では、メッシュ領域３５−１にベクトル３６、メッシュ領域３５−２にベクトル３７、メッシュ領域３５−４にベクトル３８が生成されている。
【００２１】
メッシュ領域内に温度勾配が見られない場合、ベクトル生成部１２は、たとえば、そのメッシュ領域に隣接するメッシュ領域のベクトルのうち、最も大きいものを選択して、温度勾配が見られないメッシュ領域のベクトルとするようにしてもよい。
【００２２】
また、メッシュ領域内に温度勾配が見られない場合、ベクトル生成部１２は、そのメッシュ領域を、ベクトルが生成されているメッシュ領域を含むまで拡大していき、そのベクトルを、拡大したメッシュ領域のベクトルとするようにしてもよい。
【００２３】
図７は、拡大したメッシュ領域の例を示す図である。
ベクトル生成部１２は、たとえば、図７に示されるように、温度勾配が見られないメッシュ領域４０を拡大していく（隣接するメッシュ領域をマージしていく）。メッシュ領域４１の広さになると、ベクトル４２を含むようになる。したがって、ベクトル生成部１２は、このベクトル４２を、メッシュ領域４１のベクトル４３として新たに規定する。なお、図７の例では、ベクトル４３は、メッシュ領域４１の大きさに合わせて、ベクトル４２を拡大したものとしている。
【００２４】
以上のようにベクトルが生成された後、ダミーパターンの生成が行われる（ステップＳ３）。ダミーパターンの生成方法として、以下に２つの例を挙げて説明する。
（ダミーパターン生成方法その１）
図８は、ダミーパターンの生成方法の一例を示すフローチャートである。
【００２５】
ダミーパターン生成部１３は、まず、配線パターンなどのレイアウトデータ（設計データ）に対して、平坦化用ダミーパターンを生成する（ステップＳ１０）。
図９は、平坦化用ダミーパターンを加えたレイアウト例を示す図である。
【００２６】
図９では、半導体集積回路の回路パターンである配線パターン５０，５１，５２を有する配線層のレイアウトデータに対して、平坦化用ダミーパターン５３を生成した例が示されている。
【００２７】
平坦化用ダミーパターン５３は、層内の密度を均一化して、層の平坦化を目的として配置されるものである。ダミーパターン生成部１３は、たとえば、前述したメッシュ領域ごとに、密度解析をして平坦化用ダミーパターン５３の挿入場所を調べる。前述したように、各メッシュ領域にはベクトルが設定されており、後述する工程において、ベクトルの向きにしたがって平坦化用ダミーパターン５３を接続していくようにするため、それを考慮して平坦化用ダミーパターン５３の配置が行われる。また、事前にベクトルが設定されているので、平坦化用ダミーパターン５３を接続してダミーパターンを生成した後の配線密度も予測が可能であるため、密度解析の際には、その配線密度も考慮して、平坦化用ダミーパターン５３の配置が行われる。
【００２８】
図１０は、平坦化用のダミーパターンの配置例を示す図である。
平坦化用ダミーパターン５３は、たとえば、図１０（Ａ）のように、空き領域を挟んで一定間隔ごとに設けられている。このようにすることで、図１０（Ｂ）のように、横方向のベクトルに対しては、横方向の平坦化用ダミーパターン５３を接続するパターンを空き領域に発生させることで、ベクトルの方向に沿ったダミーパターン５３ａ−１が得られる。また、図１０（Ｃ）のように、斜め方向のベクトルに対しては、階段状に平坦化用ダミーパターン５３を接続するパターンを空き領域に発生させることで、斜めのベクトルの方向に沿ったダミーパターン５３ａ−２が得られる。
【００２９】
平坦化用ダミーパターンの生成後、ダミーパターン生成部１３は、ステップＳ２の処理で生成されたベクトルと、平坦化用ダミーパターンを加えたレイアウトとを用い、ベクトルに沿って、平坦化用ダミーパターンを接続していく（ステップＳ１１）。
【００３０】
図１１は、平坦化用ダミーパターンの接続例を示す図である。
図１０（Ｂ），（Ｃ）に示したように、ベクトルに沿って、平坦化用ダミーパターン５３を接続していくことで、図１１に示されるようなダミーパターン５３ａが得られる。
【００３１】
ここで、ベクトルの大きさが大きいほど、たとえば、多くの平坦化用ダミーパターン５３を接続し、長いダミーパターン５３ａを生成する。また、メッシュ領域５５のように１つのメッシュ領域内で、ベクトルの向きに複数本のダミーパターン５３ａを生成するようにしてもよい。これにより、効率的にチップ内の領域間の温度差を小さくすることができる。
【００３２】
なお、回路パターン（図１１では配線パターン５１）の製造時にダミーパターン５３ａが干渉しないように、平坦化用ダミーパターン５３の接続の際には、回路パターンとの間で所定の距離が保てるようにすることが望ましい。
【００３３】
以上の処理により、設計対象の半導体集積回路の、ある層における、ダミーパターン５３ａ入りのレイアウトデータが生成される。
図１２は、ダミーパターン入りのレイアウトデータの例である。
【００３４】
レイアウトデータは、配線パターン５０〜５２の間などに配置されていた複数の平坦化用ダミーパターン５３のいくつかが、ベクトルの向きにしたがって接続されて生成されるダミーパターン５３ａを含んでいる。
【００３５】
ダミーパターン生成部１３は、以上のようなステップＳ１０，Ｓ１１の処理を、設計対象の半導体集積回路の各層（配線層やバルク部分）について行うことで、レイアウトデータＤ２を完成させる。ダミーパターン生成部１３は、バルク部分では、トランジスタの拡散層やポリシリコン層などを上記の回路パターンとして扱い、回路パターンに干渉しないように平坦化用ダミーパターンを接続してダミーパターンを生成する。バルク部分において、ポリシリコン層の間隔やレイアウトによって、ダミーパターンを配置することが難しい場合には、配置が容易な空き領域に対してダミーパターン生成処理を適用するようにしてもよい。
【００３６】
このようなレイアウトデータＤ２がマスクデータとなる。半導体集積回路の製造工程においては、マスク製造装置により、マスクデータをもとにマスクが生成される。そして、生成されたマスクを使用したパターニングが露光装置などを用いて行われ、前述した配線パターン５０〜５２、平坦化用ダミーパターン５３及びダミーパターン５３ａが実際に製造される。
【００３７】
なお、そのとき平坦化用ダミーパターン５３及びダミーパターン５３ａは、熱を伝達可能な材料で形成される。たとえば、配線パターン５０〜５２と同じ金属材料（銅やアルミニウムなど）により形成される。
【００３８】
図１３は、完成したレイアウトデータに対する熱解析結果の例を示す図である。
図１３には、図３に示したような温度分布を有する半導体集積回路のある層において、図１２に示したようなレイアウトデータを適用した場合の、熱解析結果の例が示されている。
【００３９】
領域６０，６１，６２の順で温度が高くなっている。図１２に示したようなダミーパターン５３ａは、温度勾配に垂直な向きのベクトルにしたがって生成されているので、チップ内の温度分布が平均化される。つまり、チップ内の領域間での温度差を小さくすることができる。その結果、チップ内の領域間の温度差に起因する特性差を小さくすることができる。
【００４０】
これにより、シミュレーション結果と実測との乖離を防げ、設計通りに動作する信頼性の高い半導体集積回路が提供できるようになる。また、温度分布を平均化して、高い温度の部分を減らすことができるので、温度が高い領域で決まっていたチップの寿命を延ばすことができる。また、上記の方法では、温度分布を平均化するので、チップ内の領域ごとに異なる温度を与えて回路シミュレーションを行うといった大がかりなことをせずに済む。
【００４１】
また、上記のダミーパターン生成方法を用いることで、半導体集積回路の層の平坦化用に用いられる平坦化用ダミーパターンを利用して、温度分布を平均化させるダミーパターンを生成することができるようになる。
【００４２】
以下、ダミーパターン生成方法の２つ目の例を説明する。
（ダミーパターン生成方法その２）
図１４は、ダミーパターン生成処理の２つ目の例を示すフローチャートである。
【００４３】
ダミーパターン生成部１３は、図４に示したように生成したベクトルにしたがって、メッシュ領域ごとにダミーパターンを生成する（ステップＳ２０）。
図１５は、生成されるダミーパターンの例を示す図である。
【００４４】
２つ目のダミーパターン生成方法では、ダミーパターン生成部１３は、平坦化用ダミーパターンからベクトルにしたがったダミーパターンを生成するのではなく、ベクトルから直接、図１５に示すようなダミーパターン７０を生成する。
【００４５】
ダミーパターン生成部１３は、たとえば、生成されたベクトルの向きに沿ってダミーパターンを生成する。また、ダミーパターン生成部１３は、たとえば、ベクトルの大きさが大きいほど、同一メッシュ領域において、ベクトルの方向に、複数本のダミーパターンを生成するようにしてもよい。また、ベクトルの大きさが大きいほど、ダミーパターンを太く生成したり、複数本のダミーパターンを生成するようにしてもよい。これにより、効率的に領域間の温度差を小さくすることができる。
【００４６】
ただし、ダミーパターンの長さや幅、ダミーパターン間の間隔や、他のレイアウトパターン（配線パターンなど）との間隔は、デザインルールにしたがうものとする。
次に、ダミーパターン生成部１３は、回路シミュレーション用データＤ１に含まれる、配線パターンなどの回路パターンのレイアウトデータを入力し、ダミーパターンの、回路パターンに対する干渉部分の除去を行う（ステップＳ２１）。
【００４７】
図１６は、干渉部分の例を示す図である。
たとえば、各配線パターン５０〜５２から所定距離内の領域５０ａ，５１ａ，５２ａ内に含まれるダミーパターン（たとえば、ダミーパターン７０ａ）が、干渉部分となる。
【００４８】
干渉部分は、配線パターン５０〜５２のような回路パターンに対して、ダミーパターンが近すぎると、露光工程の際に互いに干渉を起こし、パターンの精度が損なわれる可能性がある部分である。
【００４９】
そのため、ダミーパターン生成部１３は、領域５０ａ，５１ａ，５２ａに含まれるダミーパターンを削除したり、領域５０ａ，５１ａ，５２ａから外れるようにダミーパターンをシフトさせたりして、干渉部分を除去する。配線パターン５０〜５２からどれくらいの距離を離した領域５０ａ，５１ａ，５２ａを設定するかは、たとえば、使用する露光装置の性能などを考慮して設定される。
【００５０】
図１７は、干渉部分を除去したダミーパターンを含むレイアウトデータの例を示す図である。
ここでは、図１６に示したレイアウトデータの干渉部分を除去した例が示されている。たとえば、ダミーパターン７０ｂは、配線パターン５２から所定距離内の領域５２ａに含まれる部分を除去したものとなっている。
【００５１】
その後、ダミーパターン生成部１３は、平坦化用ダミーパターンを生成する（ステップＳ２２）。
図１８は、平坦化用ダミーパターンの生成例を示す図である。
【００５２】
前述したように平坦化用ダミーパターン８０は、層内の密度を均一化して、層の平坦化を目的として配置されるものである。２つ目のダミーパターン生成方法の例では、ダミーパターンの生成が先に行われるため、平坦化用ダミーパターン８０は、生成されたダミーパターン７０，７０ｂや配線パターン５０〜５２の間などに、層内の密度が均一になるように配置される。
【００５３】
ダミーパターン生成部１３は、以上のようなステップＳ２０〜Ｓ２２の処理を、設計する半導体集積回路の各層（配線層やバルク部分）について行うことで、レイアウトデータＤ２を完成させる。ダミーパターン生成部１３は、バルク部分では、トランジスタの拡散層やポリシリコン層などを上記の回路パターンとして扱い、ベクトルにしたがったダミーパターンを生成する。バルク部分において、ポリシリコン層の間隔やレイアウトによって、ダミーパターンを配置することが難しい場合には、配置が容易な空き領域に対してダミーパターン生成処理を実行するようにしてもよい。
【００５４】
完成したレイアウトデータＤ２はマスクデータとなり、半導体集積回路の製造工程においては、マスク製造装置により、マスクデータをもとにマスクが生成される。そして、生成されたマスクを使用したパターニングが行われ、前述した配線パターン５０〜５２、ダミーパターン７０，７０ｂ及び平坦化用ダミーパターン８０が実際に製造される。
【００５５】
なお、前述のように、ダミーパターン７０，７０ｂ及び平坦化用ダミーパターン８０は、熱を伝達可能な材料で形成される。たとえば、配線パターン５０〜５２と同じ金属材料により形成される。
【００５６】
以上のようなダミーパターンの生成方法を用いて生成した、図１８のようなレイアウトデータを適用しても、図１３に示したような温度分布が得られ、同様の効果が得られる。
また、２つ目のダミーパターンの生成方法では、算出されるベクトルに沿ったダミーパターンを生成できるので、より効率的に、温度分布の平均化を行うことができる。
【００５７】
なお、図１に示した設計装置１０は、以下に示すようなコンピュータで実行できる。
図１９は、本実施の形態に用いるコンピュータのハードウェアの一構成例を示す図である。コンピュータ１００は、ＣＰＵ（Central Processing Unit）１０１によって装置全体が制御されている。ＣＰＵ１０１は、バス１０８を介してＲＡＭ（Random Access Memory）１０２と複数の周辺機器と接続しており、図１に示した熱解析部１１、ベクトル生成部１２、ダミーパターン生成部１３の機能を実現する。
【００５８】
ＲＡＭ１０２は、コンピュータ１００の主記憶装置として使用される。ＲＡＭ１０２には、ＣＰＵ１０１に実行させるＯＳ（Operating System）のプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、ＲＡＭ１０２には、ＣＰＵ１０１による処理に用いる各種データが格納される。
【００５９】
バス１０８に接続されている周辺機器としては、ハードディスクドライブ（ＨＤＤ:Hard Disk Drive）１０３、グラフィック処理装置１０４、入力インタフェース１０５、光学ドライブ装置１０６、及び通信インタフェース１０７がある。
【００６０】
ＨＤＤ１０３は、内蔵したディスクに対して、磁気的にデータの書き込み及び読み出しを行う。ＨＤＤ１０３は、コンピュータ１００の二次記憶装置として使用される。ＨＤＤ１０３には、ＯＳのプログラム、アプリケーションプログラム、及び各種データが格納される。なお、二次記憶装置としては、フラッシュメモリなどの半導体記憶装置を使用することもできる。ＨＤＤ１０３は、たとえば、図１に示した記憶部１４の機能を有し、回路シミュレーション用データＤ１やダミーパターン入りのレイアウトデータなどを記憶する。また、たとえば、ＨＤＤ１０３は、半導体集積回路の熱解析用のシミュレーションツールなども記憶する。
【００６１】
グラフィック処理装置１０４には、モニタ１０４ａが接続されている。グラフィック処理装置１０４は、ＣＰＵ１０１からの命令にしたがって、画像をモニタ１０４ａの画面に表示させる。モニタ１０４ａとしては、ＣＲＴ（Cathode Ray Tube）を用いた表示装置や液晶表示装置などがある。
【００６２】
入力インタフェース１０５には、キーボード１０５ａとマウス１０５ｂとが接続されている。入力インタフェース１０５は、キーボード１０５ａやマウス１０５ｂから送られてくる信号をＣＰＵ１０１に送信する。なお、マウス１０５ｂは、ポインティングデバイスの一例であり、他のポインティングデバイスを使用することもできる。他のポインティングデバイスとしては、タッチパネル、タブレット、タッチパッド、トラックボールなどがある。
【００６３】
光学ドライブ装置１０６は、レーザ光などを利用して、光ディスク１０６ａに記録されたデータの読み取りを行う。光ディスク１０６ａは、光の反射によって読み取り可能なようにデータが記録された可搬型の記録媒体である。光ディスク１０６ａには、ＤＶＤ（Digital Versatile Disc）、ＤＶＤ−ＲＡＭ、ＣＤ−ＲＯＭ（Compact Disc Read Only Memory）、ＣＤ−Ｒ（Recordable）／ＲＷ（ReWritable）などがある。
【００６４】
通信インタフェース１０７は、ネットワーク１０７ａに接続されている。通信インタフェース１０７は、ネットワーク１０７ａを介して、他のコンピュータまたは通信機器との間でデータの送受信を行う。
【００６５】
以上のようなハードウェア構成によって、本実施の形態の処理機能を実現することができる。
このように、本実施の形態の処理機能は、コンピュータによって実現することができ、その場合、設計装置１０が有すべき機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記憶装置、光ディスク、光磁気記録媒体、半導体メモリなどがある。磁気記憶装置には、ハードディスク装置（ＨＤＤ）、フレキシブルディスク（ＦＤ）、磁気テープなどがある。光ディスクには、ＤＶＤ、ＤＶＤ−ＲＡＭ、ＣＤ−ＲＯＭ／ＲＷなどがある。光磁気記録媒体には、ＭＯ（Magneto-Optical disk）などがある。
【００６６】
プログラムを流通させる場合には、たとえば、そのプログラムが記録されたＤＶＤ、ＣＤ−ＲＯＭなどの可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶装置に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。
【００６７】
プログラムを実行するコンピュータは、たとえば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶装置に格納する。そして、コンピュータは、自己の記憶装置からプログラムを読み取り、プログラムにしたがった処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムにしたがった処理を実行することもできる。また、コンピュータは、ネットワークを介して接続されたサーバコンピュータからプログラムが転送されるごとに、逐次、受け取ったプログラムにしたがった処理を実行することもできる。
【００６８】
また、上記の処理機能の少なくとも一部を、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、ＰＬＤ（Programmable Logic Device）などの電子回路で実現することもできる。
【００６９】
以上、実施の形態に基づき、本発明の半導体集積回路の設計装置及び半導体集積回路の設計方法の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。
【００７０】
以上説明した複数の実施の形態に関し、さらに以下の付記を開示する。
（付記１）  設計する半導体集積回路のデータから熱解析を行い、温度分布を算出する熱解析部と、
算出された前記温度分布の温度勾配に応じたベクトルを生成するベクトル生成部と、
生成された前記ベクトルにしたがってダミーパターンを生成し、前記半導体集積回路のレイアウトデータに追加するダミーパターン生成部と、
を有することを特徴とする半導体集積回路の設計装置。
【００７１】
（付記２）  前記ダミーパターン生成部は、前記半導体集積回路の層の平坦化用の複数の他のダミーパターンを、前記ベクトルにしたがって接続していくことで、前記ダミーパターンを生成することを特徴とする付記１に記載の半導体集積回路の設計装置。
【００７２】
（付記３）  前記ダミーパターン生成部は、前記ベクトルにしたがって生成した前記ダミーパターンにおいて、前記半導体集積回路の回路パターンと干渉する部分を除去することを特徴とする付記１に記載の半導体集積回路の設計装置。
【００７３】
（付記４）  前記ダミーパターン生成部は、前記ベクトルの大きさに応じて前記ダミーパターンの本数または太さを変えることを特徴とする付記１乃至３の何れか１つに記載の半導体集積回路の設計装置。
【００７４】
（付記５）  前記ベクトル生成部は、前記温度分布を一定の大きさごとの領域に区切り、前記領域内の温度勾配から、前記ベクトルを生成することを特徴とする付記１乃至４の何れか１つに記載の半導体集積回路の設計装置。
【００７５】
（付記６）  前記ベクトル生成部は、１つの前記領域内に複数の前記ベクトルが生成できる場合、最も大きいベクトルを当該領域のベクトルとすることを特徴とする付記５に記載の半導体集積回路の設計装置。
【００７６】
（付記７）  前記ベクトル生成部は、１つの前記領域内に複数の前記ベクトルが生成できる場合、当該領域を複数の領域に分割し、分割した領域ごとに、前記ベクトルを生成することを特徴とする付記５に記載の半導体集積回路の設計装置。
【００７７】
（付記８）  前記ベクトル生成部は、前記領域内に温度勾配が見られない場合、前記領域を前記ベクトルが生成されている領域を含むまで拡大し、当該ベクトルを用いて、拡大した領域のベクトルを生成することを特徴とする付記５乃至７の何れか１つに記載の半導体集積回路の設計装置。
【００７８】
（付記９）  設計する半導体集積回路のデータから熱解析を行い、温度分布を算出し、
算出された前記温度分布の温度勾配に応じたベクトルを生成し、
生成された前記ベクトルにしたがってダミーパターンを生成し、前記半導体集積回路のレイアウトデータに追加することを特徴とする半導体集積回路の設計方法。
【００７９】
（付記１０）  設計する半導体集積回路のデータから熱解析を行い、温度分布を算出し、
算出された前記温度分布の温度勾配に応じたベクトルを生成し、
生成された前記ベクトルにしたがってダミーパターンを生成し、前記半導体集積回路のレイアウトデータに追加する処理をコンピュータに実行させるプログラム。
【符号の説明】
【００８０】
１０  設計装置
１１  熱解析部
１２  ベクトル生成部
１３  ダミーパターン生成部
１４  記憶部
Ｄ１  回路シミュレーション用データ
Ｄ２  レイアウトデータ（ダミーパターン入り）
【図１】
0005733054.tif 000002
【図２】
0005733054.tif 000003
【図３】
0005733054.tif 000004
【図４】
0005733054.tif 000005
【図５】
0005733054.tif 000006
【図６】
0005733054.tif 000007
【図７】
0005733054.tif 000008
【図８】
0005733054.tif 000009
【図９】
0005733054.tif 000010
【図１０】
0005733054.tif 000011
【図１１】
0005733054.tif 000012
【図１２】
0005733054.tif 000013
【図１３】
0005733054.tif 000014
【図１４】
0005733054.tif 000015
【図１５】
0005733054.tif 000016
【図１６】
0005733054.tif 000017
【図１７】
0005733054.tif 000018
【図１８】
0005733054.tif 000019
【図１９】
0005733054.tif 000020