(57)【特許請求の範囲】
【請求項１】
一体型遮蔽装置を利用することによって磁気トンネル接合（ＭＴＪ）デバイスを保護するための方法であって、
基板上に下部電極を形成するステップと、
前記下部電極上に１つまたは複数のピン層を形成するステップと、
前記１つまたは複数のピン層上にバリア層を形成するステップと、
前記バリア層上に１つまたは複数のフリー層を形成するステップと、
前記１つまたは複数のフリー層上に１つまたは複数のハードマスク層を形成するステップと、
前記１つまたは複数のフリー層の側部に絶縁層を形成するステップと、
前記１つまたは複数のフリー層の上部及び側部を囲むように、前記ハードマスク層及び前記絶縁層上に遮蔽層を形成するステップと、
前記遮蔽層上に上部電極を形成するステップと、
前記上部電極上に金属線接続部を形成するステップと、
を含む、方法。
【請求項２】
前記遮蔽層は、高透磁率の材料から形成される、請求項１に記載の方法。
【請求項３】
前記金属線接続部は、前記遮蔽層に結合されるビアを通る、請求項１に記載の方法。
【請求項４】
セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択される装置に前記ＭＴＪデバイスを組み込むステップをさらに含む、請求項１に記載の方法。
【請求項５】
リソグラフィデバイスによって実行された場合、前記リソグラフィデバイスに方法の少なくとも一部分を実行させる、記憶された命令を備える非一時的コンピュータ可読媒体であって、前記方法は、
基板上に下部電極を形成するステップと、
前記下部電極上に１つまたは複数のピン層を形成するステップと、
前記１つまたは複数のピン層上にバリア層を形成するステップと、
前記バリア層上に１つまたは複数のフリー層を形成するステップと、
前記１つまたは複数のフリー層上に１つまたは複数のハードマスク層を形成するステップと、
前記１つまたは複数のフリー層の側部に絶縁層を形成するステップと、
前記１つまたは複数のフリー層の上部及び側部を囲むように、前記ハードマスク層及び前記絶縁層上に遮蔽層を形成するステップと、
前記遮蔽層上に上部電極を形成するステップと、
前記上部電極上に金属線接続部を形成するステップと、
を含む、コンピュータ可読媒体。
【請求項６】
前記遮蔽層は、高透磁率の材料から形成される、請求項５に記載のコンピュータ可読媒体。
【請求項７】
前記金属線接続部は、前記遮蔽層に結合されるビアを通る、請求項５に記載のコンピュータ可読媒体。
【請求項８】
一体型遮蔽装置によって保護される磁気トンネル接合（ＭＴＪ）デバイスであって、
基板上に形成される下部電極と、
前記下部電極上に形成される１つまたは複数のピン層と、
前記１つまたは複数のピン層上に形成されるバリア層と、
前記バリア層上に形成される１つまたは複数のフリー層と、
前記１つまたは複数のフリー層上に形成される１つまたは複数のハードマスク層と、
前記１つまたは複数のフリー層の側部に形成される絶縁層と、
前記１つまたは複数のフリー層の上部及び側部を囲むように、前記ハードマスク層及び前記絶縁層上に形成される遮蔽層と、
前記遮蔽層上に形成される上部電極と、
前記上部電極上に形成される金属線接続部と、
を含む、磁気トンネル接合（ＭＴＪ）デバイス。
【請求項９】
前記遮蔽層は、高透磁率の材料から形成される、請求項８に記載のＭＴＪデバイス。
【請求項１０】
前記金属線接続部は、前記遮蔽層に結合されるビアを通る、請求項８に記載のＭＴＪデバイス。
【請求項１１】
前記ＭＴＪデバイスが組み込まれる、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスをさらに含む、請求項８に記載のＭＴＪデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般に、電子回路に関し、より詳細には、限定はしないが、不揮発性メモリを遮蔽するための装置および方法に関する。
【背景技術】
【０００２】
ランダムアクセスメモリ（ＲＡＭ）は、現代のデジタルアーキテクチャのユビキタスコンポーネントである。ＲＡＭは、スタンドアローンデバイスであり得るか、またはマイクロプロセッサ、マイクロコントローラ、特定用途向け集積回路（ＡＳＩＣ）、システムオンチップ（ＳｏＣ）、および他の同様のデバイスなど、ＲＡＭを使用するデバイス内に一体化され得る。ＲＡＭは揮発性または不揮発性であり得る。揮発性ＲＡＭは、電力が除去されたときはいつでも、その記憶された情報を失う。不揮発性ＲＡＭは、電力が除去されたときでも、そのメモリコンテンツを維持することができる。不揮発性ＲＡＭは、電力を印加させることなしに、そのコンテンツを保持する能力などの利点を有するが、従来の不揮発性ＲＡＭは、揮発性ＲＡＭよりも読取り／書込み時間が遅い。
【０００３】
磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）は、揮発性メモリに匹敵する応答（読取り／書込み）時間を有する不揮発性メモリ技術である。データを電荷または電流として記憶する従来のＲＡＭ技術とは対照的に、ＭＲＡＭは磁性素子を使用する。図１Ａおよび図１Ｂに示すように、磁気トンネル接合（ＭＴＪ）記憶素子１００は、２つの磁性層、すなわち固定層としても知られるピン層１１０およびフリー層１３０から形成され得、これらの層の各々は、絶縁（トンネルバリア）層１２０によって分離された磁場を有することができる。２つの層の一方（たとえば、ピン層１１０）は、特定の極性に固定される。他方の層（たとえば、フリー層１３０）の極性１３２は、外部から印加された場の極性に一致するように自由に変化する。フリー層１３０の極性１３２の変化は、ＭＴＪ記憶素子１００の抵抗値を変化させる。たとえば、図１Ａに示すように、極性が揃うとき、低抵抗値状態が存在する。図１Ｂに示すように、極性が揃わないとき、高抵抗値状態が存在する。ＭＴＪ１００の図は簡略化され、図示された各層は、１つまたは複数の材料層を含むことができる。
【０００４】
図２Ａを参照すると、読取り動作中の、従来のＭＲＡＭのメモリセル２００が示される。セル２００は、トランジスタ２１０、ビット線２２０、デジット線２３０、およびワード線２４０を含む。セル２００は、ＭＴＪ１００の電気抵抗値を測定することによって読み取られる。たとえば、特定のＭＴＪ１００は、ビット線２２０からＭＴＪ１００を通る電流を切り替えることができる、関連するトランジスタ２１０を作動させることによって選択され得る。トンネル磁気抵抗効果のために、ＭＴＪ１００の電気抵抗値は、上記で説明したように、２つの磁性層（たとえば、１１０、１３０）の極性の方向に基づいて変化する。任意の特定のＭＴＪ１００内の抵抗値は、フリー層の極性によって決定される電流強度から決定され得る。ピン層１１０およびフリー層１３０が同じ極性を有する場合、抵抗値は低く、論理「０」が読み取られる。ピン層１１０およびフリー層１３０が反対極性を有する場合、抵抗値は高く、論理「１」が読み取られる。
【０００５】
図２Ｂを参照すると、磁気動作である書込み動作中の、従来のＭＲＡＭのメモリセル２００が示される。トランジスタ２１０は、書込み動作中はオフである。電流は、ビット線２２０およびデジット線２３０を伝搬し、磁場２５０および２６０を確立し、磁場２５０および２６０は、ＭＴＪ１００のフリー層の極性に影響を及ぼし、したがってセル２００の論理状態に影響を及ぼす。したがって、データは、ＭＴＪ１００内に書き込まれ、記憶され得る。
【０００６】
ＭＲＡＭは、高速、高密度（すなわち、小さいビットセルサイズ）、低電力消費、および長期間にわたる非劣化など、ＭＲＡＭを汎用メモリの候補にする、いくつかの望ましい特性を有する。
【０００７】
ＭＲＡＭの変形形態は、スピン注入トルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）である。ＳＴＴ−ＭＲＡＭは、電子が薄膜（スピンフィルタ）を通過するとき、スピン偏極される電子を使用する。ＳＴＴ−ＭＲＡＭは、スピン注入トルクＲＡＭ（ＳＴＴ−ＲＡＭ）、スピントルク注入磁化スイッチングＲＡＭ（Ｓｐｉｎ−ＲＡＭ）、およびスピンモーメント注入（ＳＭＴ−ＲＡＭ）としても知られている。書込み動作中、スピン偏極された電子は、フリー層にトルクを作用させ、フリー層の極性を切り替える。読取り動作中、電流は、上記の説明で述べたように、ＭＴＪ記憶素子の抵抗値／論理状態を検出する。図３Ａに示すように、ＳＴＴ−ＭＲＡＭビットセル３００は、ＭＴＪ３０５、トランジスタ３１０、ビット線３２０、およびワード線３３０を含む。トランジスタ３１０は、読取り動作と書込み動作の両方のために切り替えられ、電流がＭＴＪ３０５を流れるのを可能にし、その結果、論理状態が読み取られるか、または書き込まれ得る。
【０００８】
図３Ｂを参照すると、読取り／書込み動作をさらに説明するために、ＳＴＴ−ＭＲＡＭセル３０１のより詳細な図が示される。ＭＴＪ３０５、トランジスタ３１０、ビット線３２０、およびワード線３３０などの前に説明した素子に加えて、ソース線３４０、感度増幅器３５０、読取り／書込み回路３６０、およびビット線基準値３７０が示される。上記で説明したように、ＳＴＴ−ＭＲＡＭの書込み動作は、電気的である。読取り／書込み回路３６０は、書込み電圧をビット線３２０とソース線３４０との間に生成する。ビット線３２０とソース線３４０との間の電圧の極性に応じて、ＭＴＪ３０５のフリー層の極性は変化し得、対応して、論理状態は、セル３０１に書き込まれ得る。同様に、読取り動作中、読取り電流が生成され、読取り電流は、ＭＴＪ３０５を通ってビット線３２０とソース線３４０との間を流れる。電流がトランジスタ３１０を介して流れることが許容されるとき、ＭＴＪ３０５の抵抗値（論理状態）は、ビット線３２０とソース線３４０との間の電圧差に基づいて決定され、この電圧差は、基準値３７０と比較され、次いで、感度増幅器３５０によって増幅される。さらなる詳細は、たとえば、その全体が参照により本明細書に組み込まれる、米国特許第７，７６４，５３７号に与えられている。
【０００９】
したがって、不揮発性ＭＲＡＭメモリは、メモリセル２００のアレイとして作製され得る。トランジスタ２１０のゲートは、ワード線（ＷＬ）に結合される。書込み動作中、供給電圧が、ビット線２２０またはデジット線２３０に印加される。読取り動作中、読取り電圧がビット線２２０に印加され、デジット線２３０は、グランドに設定される。ＷＬは、読取り動作と書込み動作のどちらの間にも、供給電圧に結合される。
【００１０】
上述の特性にもかかわらず、メモリセル２００は、完全なデバイスではない。図４は、改善されるべき従来のＭＴＪ記憶素子１００の性能特性４００を示す。詳細には、図４は、ＭＴＪ記憶素子１００の外部から放射する磁束４０５に対する、従来のＭＴＪ記憶素子１００の感受性を示す。磁束４０５は、ＭＴＪ３０５に結合された金属線４１０などの通電導体、ＭＴＪ３０５の外部の金属線４１５、および／またはＭＴＪ３０５を含む集積回路パッケージの外部から発生する。磁束４１５は、フリー層１３０の磁場の極性１３２に影響を及ぼし、抵抗値の状態をほとんど規定せず、場合によっては反転させる。
【００１１】
したがって、ＭＴＪデバイスの外部から放射する磁束（すなわち、電磁干渉）からＭＴＪデバイスを遮蔽するための装置および方法に対する長年にわたる業界の要求がある。ＭＴＪデバイスを遮蔽することで、ＭＴＪデバイスが一体化されるＭＲＡＭの性能および信頼性が改善される。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許第７，７６４，５３７号
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明の例示的な実施形態は、磁気トンネル接合（ＭＴＪ）デバイスを磁束から遮蔽するなど、不揮発性メモリを遮蔽するための方法および装置を対象とする。
【課題を解決するための手段】
【００１４】
一例では、遮蔽層が電極の表面を実質的に囲むように、ＭＴＪデバイスの電極に隣接して遮蔽層が形成され、金属線は、遮蔽層に結合される。金属線は、ビアによって遮蔽層に結合され得る。
【００１５】
別の例では、一体型遮蔽装置によって保護されたＭＴＪデバイスが提供される。ＭＴＪデバイスは、基板上にあり、下部電極、１つまたは複数のピン層、バリア層、１つまたは複数のフリー層、および上部電極を有する。また、ＭＴＪデバイスは、遮蔽層が上部電極の上部表面および遮蔽層上の金属線接続部を実質的に囲むように、上部電極上に遮蔽層を有する。遮蔽層は、導電材料から形成され得る。金属線接続部は、遮蔽層に結合されるビアを通り得る。ＭＴＪデバイスは、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれ得る。
【００１６】
さらなる一例では、一体型遮蔽装置によって保護されたＭＴＪデバイスが提供される。ＭＴＪデバイスは、遮蔽層がＭＴＪ電極の表面を実質的に囲むように、ＭＴＪ電極に隣接する遮蔽層を使用してＭＴＪ電極の近傍の磁場強度を低減するための手段を含む。また、ＭＴＪデバイスは、遮蔽層上に金属線接続部を有する。
【００１７】
一例では、一体型遮蔽装置を利用することによってＭＴＪデバイスを保護するための方法が提供される。本方法は、基板上にＭＴＪデバイスを形成するステップを含む。ＭＴＪデバイスは、下部電極、１つまたは複数のピン層、バリア層、１つまたは複数のフリー層、および第１の上部電極層を含む。本方法は、遮蔽層が第１の上部電極層の上部表面を完全に囲むように、第１の上部電極層上に遮蔽層を形成するステップと、遮蔽層上に第２の上部電極層を形成するステップとをさらに含む。また、金属線接続部は、ＭＴＪデバイスが金属線によって生じた磁力から遮蔽層によって保護されるように、第２の上部電極層上に形成される。
【００１８】
追加の例では、リソグラフィデバイスによって実行された場合、リソグラフィデバイスに方法の少なくとも一部分を実行させる、記憶された命令を備える非一時的コンピュータ可読媒体が提供される。本方法は、基板上にＭＴＪデバイスを形成するステップを含む。ＭＴＪデバイスは、下部電極、１つまたは複数のピン層、バリア層、１つまたは複数のフリー層、および第１の上部電極層を含む。また、本方法は、遮蔽層が第１の上部電極層の上部表面を完全に囲むように、第１の上部電極層上に遮蔽層を形成するステップと、遮蔽層上に第２の上部電極層を形成するステップとを含む。さらに、本方法は、ＭＴＪデバイスが金属線によって生じた磁力から遮蔽層によって保護されるように、第２の上部電極層上に金属線接続部を形成するステップを含む。
【００１９】
さらに、一体型遮蔽装置によって保護されたＭＴＪデバイスが提供される。ＭＴＪデバイスは、基板上にあり、下部電極、１つまたは複数のピン層、バリア層、１つまたは複数のフリー層、および第１の上部電極層を含む。また、ＭＴＪデバイスは、遮蔽層が第１の上部電極層の上部表面を完全に囲むような、第１の上部電極層上の遮蔽層と、遮蔽層上の第２の上部電極層とを含む。さらに、ＭＴＪデバイスは、ＭＴＪデバイスが金属線によって生じた磁力から遮蔽層によって保護されるように、第２の上部電極層上に金属線接続部を含む。遮蔽層は、導電材料から形成され得る。金属線接続部は、遮蔽層に結合されるビアを通り得る。ＭＴＪデバイスは、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、通信デバイス、ＰＤＡ、固定位置データユニット、およびコンピュータからなる群から選択されるデバイスに組み込まれ得る。
【００２０】
一例では、一体型遮蔽装置によって保護されたＭＴＪデバイスが提供される。ＭＴＪデバイスは、遮蔽層が第１のＭＴＪ電極の表面を実質的に囲むように、第１のＭＴＪ電極上の遮蔽層を使用して第１のＭＴＪ電極の近傍の磁場強度を低減するための手段を含む。また、ＭＴＪデバイスは、ＭＴＪデバイスが金属線によって生じた磁力から遮蔽層によって保護されるように、遮蔽層に隣接する第２の電極層と、第２の電極層に結合される金属線とを含む。
【００２１】
上記は、以下の詳細な説明をよりよく理解できるように、本教示の特徴および技術的利点を広く概説したものである。特許請求の範囲の主題を形成する、さらなる特徴および利点が本明細書で説明される。本教示の同じ目的を実施するために他の構造を修正または設計する際の基礎として、開示される概念および特定の実施形態が容易に利用され得る。そのような均等な構成は、添付の特許請求の範囲に記載した本教示の技術から逸脱しない。本教示の構成と動作方法の両方に関して本教示の特徴と考えられる新規の特徴は、さらなる目的および利点とともに、以下の説明が添付の図面に関連して検討されればよりよく理解される。しかし、図面の各々は例示および説明のみのために与えられ、本教示の限定事項を規定しない。
【００２２】
添付の図面は、本教示の例を説明するために提示され、限定するものとして提供されない。
【図面の簡単な説明】
【００２３】
【図１Ａ】磁気トンネル接合（ＭＴＪ）記憶素子を示す図である。
【図１Ｂ】磁気トンネル接合（ＭＴＪ）記憶素子を示す図である。
【図２Ａ】読取り動作中の磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルを示す図である。
【図２Ｂ】書込み動作中の磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）セルを示す図である。
【図３Ａ】スピン注入トルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）セルを示す図である。
【図３Ｂ】スピン注入トルク磁気抵抗ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）セルを示す図である。
【図４】従来のＭＴＪの性能特性を示す図である。
【図５】例示的な通信システムを示す図である。
【図６Ａ】遮蔽部を含むＭＴＪ素子の一部分の層断面図である。
【図６Ｂ】遮蔽部を含むＭＴＪ素子の一部分の層断面図である。
【図６Ｃ】遮蔽部を含むＭＴＪ素子の一部分の層断面図である。
【図６Ｄ】遮蔽部を含むＭＴＪ素子の一部分の層断面図である。
【図６Ｅ】遮蔽部を含むＭＴＪ素子の一部分の層断面図である。
【図７Ａ】遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図７Ｂ】遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図７Ｃ】遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図７Ｄ】遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図７Ｅ】遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図７Ｆ】遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図７Ｇ】遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図７Ｈ】遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図７Ｉ】遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図７Ｊ】遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図８Ａ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図８Ｂ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図８Ｃ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図８Ｄ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図８Ｅ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図８Ｆ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図９Ａ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図９Ｂ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図９Ｃ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図９Ｄ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図９Ｅ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図９Ｆ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図９Ｇ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図９Ｈ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図９Ｉ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図９Ｊ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図１０Ａ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図１０Ｂ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図１０Ｃ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図１０Ｄ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図１０Ｅ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図１０Ｆ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図１０Ｇ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図１０Ｈ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図１１Ａ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図１１Ｂ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図１１Ｃ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図１１Ｄ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図１１Ｅ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図１１Ｆ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図１１Ｇ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図１１Ｈ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【図１１Ｉ】別の遮蔽されたＭＴＪ構造体を形成するためのステップを表す図である。
【発明を実施するための形態】
【００２４】
慣例に従って、図面に示される様々な特徴部は、一定の縮尺で描かれていない可能性がある。したがって、様々な特徴部の寸法は、明快のために、恣意的に拡大または縮小されている可能性がある。慣例に従って、いくつかの図は明快のために簡略化されている。したがって、図面は、所与の装置（たとえば、デバイス）または方法のすべての構成要素を示すとは限らない。最後に、同様の参照番号は、本明細書および図を通して同様の特徴部を示すために使用される。
【００２５】
本発明の特定の実施形態を対象とする以下の説明および関連する図面で、本発明の態様を開示する。本発明の範囲から逸脱することなく代替的な実施形態を考案することができる。さらに、本発明の関連する詳細を不明瞭にしないように、本発明のよく知られている要素については詳細に説明しないか、または省略する。
【００２６】
「例示的な」という言葉は、「例、実例、または例示として機能すること」を意味するために本明細書で使用される。「例示的な」として本明細書で説明するいかなる実施形態も、他の実施形態よりも好ましいまたは有利であると必ずしも解釈されるべきではない。同様に、「本発明の実施形態」という用語は、本発明のすべての実施形態が論じられた特徴、利点または動作モードを含むことを必要としない。
【００２７】
「接続される」、「結合される」、またはそれらのいかなる変形態も、２つ以上の素子の間で直接的または間接的な接続または結合のいずれかを意味し、互いに「接続」または「結合」される２つの素子間に１つまたは複数の仲介する素子の存在を含む可能性があることに留意されたい。素子間の結合または接続は、物理的、論理的、またはそれらの組合せとなる可能性がある。本明細書で使用するように、２つの素子は、１つまたは複数の電線、ケーブル、および／またはプリントされた電気接続部により、ならびに、いくつかの非限定的かつ非網羅的な例として、無線周波数領域、マイクロ波領域、および光（可視と不可視の両方の）領域の波長を有する電磁エネルギーなどの電磁エネルギーの使用によって互いに「接続」または「結合」されるものと考えられ得る。
【００２８】
「信号」という用語は、データ信号、オーディオ信号、ビデオ信号、マルチメディア信号などの任意の信号を含む可能性があることを理解されたい。
【００２９】
多種多様な技術および技法のうちのいずれかを使用して情報および信号を表すことができる。たとえば、本明細書の説明全体にわたって言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場または磁性粒子、光場または光学粒子、あるいはそれらの任意の組合せによって表され得る。
【００３０】
本明細書で「第１の」、「第２の」などの表示を使用した要素へのいかなる参照も全体的には、それらの要素の量または順序を限定しないことを理解されたい。むしろ、これらの表示は、２つ以上の要素間、または要素の例の間を区別する、都合のよい方法として本明細書で使用され得る。したがって、第１および第２の要素への参照は、２つの要素のみが採用され得るか、または第１の要素が第２の要素に先行しなければならないことを意味しない。また、別段に記載されていない限り、１組の要素は、１つまたは複数の要素を含む可能性がある。加えて、説明または特許請求の範囲に使用される「Ａ、Ｂ、またはＣのうちの少なくとも１つ」という形態の用語は、「Ａ、もしくはＢ、もしくはＣまたはこれらの要素の任意の組合せ」を意味する。
【００３１】
本明細書で使用される用語は、特定の実施形態の説明のみを目的とするものであり、本発明の実施形態を限定することは意図されない。本明細書で使用する単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈が別段に明確に示すのでなければ、複数形をも含むものとする。さらに、本明細書で使用する「含む（ｃｏｍｐｒｉｓｅｓ）」、「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、および／または「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は、述べられた特徴、整数、ステップ、動作、要素、および／または構成要素の存在を明示するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはそれらの群の存在または追加を排除しないことを理解されたい。
【００３２】
本明細書で使用される空間的説明（たとえば、「上部」、「中間部」、「下部」、「左」、「中央」、「右」、「上方」、「下方」、「垂直」、「水平」など）は、説明のためだけのものであり、記述子を限定しない。これによって説明する構造の実際の実装形態は、これによって説明する機能を与える任意の方向に空間的に配置され得る。加えて、集積回路要素間の空間的関係を説明するために本明細書で「隣接する」という用語を使用するとき、隣接する集積回路要素は、直接物理的接触している必要はなく、他の集積回路要素が、隣接する集積回路要素間に配置されている可能性がある。
【００３３】
さらに、多くの実施形態が、たとえば、コンピューティングデバイスの要素によって実行すべき一連のアクションに関して説明される。本明細書で説明する様々なアクションは、特定の回路（たとえば、特定用途向け集積回路（ＡＳＩＣ））によって、１つもしくは複数のプロセッサによって実行されるプログラム命令によって、または両方の組合せによって実行できることが認識されよう。さらに、本明細書で説明するこれらの一連のアクションは、実行時に、関連するプロセッサに本明細書で説明する機能を実行させるコンピュータ命令の対応するセットを記憶した、任意の形式のコンピュータ可読記憶媒体内で全体として具現化されるものと見なすことができる。したがって、本発明の様々な態様は、すべてが請求する主題の範囲内に入ることが企図されているいくつかの異なる形式で具現化され得る。さらに、本明細書で説明する実施形態ごとに、そのような実施形態の対応する形態について、たとえば、記載の行為を実行する「ように構成された論理」として本明細書で説明することがある。
【００３４】
序論
磁気トンネル接合（ＭＴＪ）デバイスを磁束から遮蔽するなど、不揮発性メモリを遮蔽するための方法および装置が提供される。一例では、遮蔽層が電極の表面を実質的に囲むように、ＭＴＪデバイスの電極に隣接して遮蔽層が形成され、金属線は、遮蔽層に結合される。金属線は、ビアによって遮蔽層に結合され得る。
【００３５】
図の説明
図５は、本開示の実施形態が有利に使用され得る例示的な通信システム５００を示している。説明のために、図５は、３つの遠隔ユニット５２０、５３０、および５５０、ならびに２つの基地局５４０を示す。従来のワイヤレス通信システムは、これより多くの遠隔ユニットおよび基地局を有することができることが理解されよう。遠隔ユニット５２０、５３０、および５５０は、本明細書でさらに説明するように、本開示の実施形態５２５Ａ〜Ｃの少なくとも一部分を含む。図５は、基地局５４０から遠隔ユニット５２０、５３０、５５０への順方向リンク信号５８０、ならびに遠隔ユニット５２０、５３０、５５０から基地局５４０への逆方向リンク信号５９０を示す。
【００３６】
図５では、遠隔ユニット５２０は携帯電話として示され、遠隔ユニット５３０はポータブルコンピュータとして示され、遠隔ユニット５５０は、ワイヤレスローカルループシステムにおける固定位置遠隔ユニットとして示されている。たとえば、遠隔ユニットは、携帯電話、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、個人情報端末などのポータブルデータユニット、ＧＰＳ対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、メータ読取り機器などの固定位置データユニット、受信機、またはデータもしくはコンピュータ命令の記憶もしくは取り出しを行う任意の他のデバイス、またはそれらの任意の組合せであってよい。図５は、本開示の教示による遠隔ユニットを示すが、本開示は、これらの例示的な示されたユニットには限定されない。本開示の実施形態は、ＭＴＪデバイスを含む任意のデバイスにおいて適切に利用され得る。
【００３７】
図６Ａ〜図６Ｅは、例示的な実施形態による、遮蔽部を含むＭＴＪ素子の一部分の層断面図を示す。
【００３８】
図６Ａは、遮蔽されたＭＴＪ構造体６００Ａを示す。遮蔽されたＭＴＪ構造体６００Ａは、ピン層１１０、バリア層１２０、およびフリー層１３０を含む。ピン層１１０は、下部電極６０５および金属層６１０に結合される。フリー層１３０は、ハードマスク６２０を介して上部電極６１５Ａに結合される。絶縁体６２５Ａは、ハードマスク６２０、フリー層１３０、およびバリア層１２０を絶縁する。Ｕ字形断面を有する遮蔽部６３０Ａは、上部電極６１５Ａ、ハードマスク６２０、およびフリー層１３０の各々の少なくとも一部分を遮蔽する。遮蔽部６３０Ａは、ハードマスク６２０、フリー層１３０、および上部電極６１５Ａの各々の少なくとも一部分が内部に配置されるキャップ形状の構造体を有する。
【００３９】
図６Ｂは、遮蔽されたＭＴＪ構造体６００Ｂを示す。遮蔽されたＭＴＪ構造体６００Ｂは、ピン層１１０、バリア層１２０、およびフリー層１３０を含む。ピン層１１０は、下部電極６０５および金属接触子６１０に結合される。フリー層１３０は、ハードマスク６２０および遮蔽部６３０Ｂを介して上部電極６１５Ｂに結合される。絶縁体６２５Ｂは、ハードマスク６２０、フリー層１３０、およびバリア層１２０を絶縁する。遮蔽部６３０Ｂは、ハードマスク６２０、フリー層１３０、およびバリア層１２０の各々の少なくとも一部分を遮蔽する。遮蔽部６３０Ｂは、ハードマスク６２０、フリー層１３０、および上部電極６１５Ｂの各々の少なくとも一部分が内部に配置されるキャップ形状の構造体を有する。
【００４０】
図６Ｃは、遮蔽されたＭＴＪ構造体６００Ｃを示す。遮蔽されたＭＴＪ構造体６００Ｃは、ピン層１１０、バリア層１２０、およびフリー層１３０を含む。ピン層１１０は、下部電極６０５および金属接触子６１０に結合される。フリー層１３０は、ハードマスク６２０を介して上部電極６１５Ｃに結合される。絶縁体６２５Ｃは、ハードマスク６２０、フリー層１３０、およびバリア層１２０を絶縁する。遮蔽部６３０Ｃは、ハードマスク６２０、フリー層１３０、バリア層１２０、および上部電極６１５Ｃの各々の少なくとも一部分を遮蔽する。遮蔽部６３０Ｃは、ハードマスク６２０、フリー層１３０、および上部電極６１５Ｃの各々の少なくとも一部分が内部に配置される構造体を有する。
【００４１】
図６Ｄは、遮蔽されたＭＴＪ構造体６００Ｄを示す。遮蔽されたＭＴＪ構造体６００Ｄは、ピン層１１０、バリア層１２０、およびフリー層１３０を含む。ピン層１１０は、下部電極６０５および金属接触子６１０に結合される。フリー層１３０は、ハードマスク６２０を介して上部電極６１５Ｄに結合される。絶縁体６２５Ｄは、ハードマスク６２０、フリー層１３０、バリア層１２０、およびピン層１１０を絶縁する。遮蔽部６３０Ｄは、ハードマスク６２０、フリー層１３０、バリア層１２０、およびピン層１１０の各々の少なくとも一部分を遮蔽する。遮蔽部６３０Ｄは、ハードマスク６２０、フリー層１３０、ピン層１１０、および絶縁体６２５Ｄの各々の少なくとも一部分が内部に配置される構造体を有する。
【００４２】
図６Ｅは、遮蔽されたＭＴＪ構造体６００Ｅを示す。遮蔽されたＭＴＪ構造体６００Ｅは、ピン層１１０、バリア層１２０、およびフリー層１３０を含む。ピン層１１０は、下部電極６０５および金属接触子６１０に結合される。フリー層１３０は、ハードマスク６２０を介して上部電極６１５Ｅに結合される。絶縁体６２５Ｅは、ハードマスク６２０、フリー層１３０、バリア層１２０、ピン層１１０、および上部電極６１５Ｅの少なくとも一部分を絶縁する。遮蔽部６３０Ｅは、ハードマスク６２０、フリー層１３０、バリア層１２０、ピン層１１０、および上部電極６１５Ｅの各々の少なくとも一部分を遮蔽する。遮蔽部６３０Ｅは、ハードマスク６２０、フリー層１３０、バリア層１２０、ピン層１１０、および上部電極６１５Ｅの各々の少なくとも一部分が内部に配置される構造体を有する。
【００４３】
一例では、上部電極６１５Ａ〜Ｅは、ＴａＮから形成され、遮蔽部６３０Ａ〜Ｅは、ＮｉＦｅ、Ｆｅ、または他の高透磁率材料から形成され、絶縁体６２５Ａ〜Ｅは、ＳｉＮから形成され、ハードマスク６２０と下部電極のどちらも、Ｔａから形成される。
【００４４】
図７Ａ〜図７Ｊ、図８Ａ〜図８Ｆ、図９Ａ〜図９Ｊ、図１０Ａ〜図１０Ｈ、および図１１Ａ〜１１Ｉは、実施形態による、遮蔽されたＭＴＪ構造体を形成するための例示的なステップを表す。本明細書で説明するすべてのステップが、すべての実施形態において実施される必要があるわけではない。さらに、遮蔽されたＭＴＪ構造体は、本明細書で説明するプロセス以外のプロセスにより形成され得る。
【００４５】
図７Ａ〜図７Ｊおよび図８Ａ〜図８Ｆは、遮蔽されたＭＴＪ構造体６００Ａと遮蔽されたＭＴＪ構造体６００Ｂの両方を形成するためのステップを表す。
【００４６】
図７Ａは、金属層６１０が基板上に形成されるステップ７００を示す。ハードマスク６２０、フリー層１３０、バリア層１２０、ピン層１１０、下部電極６０５が形成される材料層が、金属層６１０上に堆積される。これらの層は、当業者に知られているように、従来またはそれ以外の任意の方法で施され得る。たとえば、これらの層は、スパッタリング、化学気相堆積、めっき、リソグラフィプロセスなどによって形成され得る。
【００４７】
図７Ｂは、下部電極６０５およびピン層１１０を画定するために材料が除去されるステップ７０５を示す。除去は、当業者に知られているように、エッチング、ミリング、または従来もしくはそれ以外の任意の方法によって行われ得る。
【００４８】
図７Ｃは、基板を保護し、平坦化処理するために誘電性または極めて低い誘電率の膜を施すステップ７１０を示す。
【００４９】
図７Ｄは、ハードマスク６２０、フリー層１３０、およびバリア層１２０を有するＭＴＪデバイスを形成するために材料が除去されるステップ７１５を示す。
【００５０】
図７Ｅは、絶縁層６２５Ａ〜Ｂが形成されるステップ７２０を示す。この時点で、プロセスは、ステップ７２５、または図８Ａに示すステップ８００のいずれかに進むことができる。
【００５１】
図７Ｆは、上部電極６１５Ａがハードマスク６２０上に形成され、遮蔽部６３０Ａが上部電極６１５Ａ上に形成されるステップ７２５を示す。
【００５２】
図７Ｇは、遮蔽部６３０Ａの追加の材料が上部電極６１５Ａと絶縁層６２５Ａの両方の上に形成されるステップ７３０を示す。
【００５３】
図７Ｈは、遮蔽されたＭＴＪ構造体６００Ａを生成することができるステップ７３５を示し、遮蔽層６３０Ａは、遮蔽スペーサを形成するためにエッチバックされる。一例では、遮蔽部６３０Ａは、１０から４００オングストロームの間の厚さにエッチングされる。ステップ７００〜７３５は、遮蔽されたＭＴＪ構造体６００Ａを形成する。この時点で、プロセスは、ステップ７４０またはステップ７４５のいずれかに進む。
【００５４】
図７Ｉは、ビア７４２および金属線７４４が遮蔽部６３０Ａ上に形成されるステップ７４０を示す。金属線７４４は、銅、アルミニウム、金、銀、ニッケル、スズ、チタン、および／または金属の組合せなどを含む、任意の適当な導電性材料から形成され得る。
【００５５】
図７Ｊは、金属線７４６が遮蔽層６３０Ａ上に形成されるステップ７４５を示す。金属線７４６は、銅、アルミニウム、金、銀、ニッケル、スズ、チタン、および／または金属の組合せなどを含む、任意の適当な導電性材料から形成され得る。
【００５６】
図８Ａは、遮蔽層６３０Ｂがハードマスク６２０上に形成され、上部電極６１５Ｂが遮蔽部６３０Ｂ上に形成されるステップ８００を示す。
【００５７】
図８Ｂは、遮蔽層６３０Ｂの追加の材料が上部電極６１５Ｂと絶縁層６２５Ｂの両方の上に形成されるステップ８０５を示す。
【００５８】
図８Ｃは、上部電極６１５Ｂを露出させ、遮蔽層６３０Ｂを形成してキャップ形状の構造体にするために、遮蔽部６３０Ｂがエッチバックされるステップ８１０を示す。ステップ８１０は、遮蔽されたＭＴＪ構造体６００Ｂを生成することができる。ステップ７００〜７２０およびステップ８００〜８１０は、遮蔽されたＭＴＪ構造体６００Ｂを形成する。この時点で、プロセスは、ステップ８１５またはステップ８２０のいずれかに進む。図８Ｄは、ピン層１１０、バリア層１２０、フリー層１３０、ハードマスク６２０、上部電極６１５Ｂ、遮蔽部６３０Ｂ、下部電極６０５、および絶縁体６２５Ｂを含む、遮蔽されたＭＴＪ構造体６００Ｂの斜視図を与える。
【００５９】
図８Ｅは、ビア８４２および金属線８４４が上部電極６１５Ｂ上に形成されるステップ８１５を示す。金属線８４４は、銅、アルミニウム、金、銀、ニッケル、スズ、チタン、および／または金属の組合せなどを含む、任意の適当な導電性材料から形成され得る。
【００６０】
図８Ｆは、金属線８４６が上部電極６１５Ｂ上に形成されるステップ８２０を示す。金属線８４６は、銅、アルミニウム、金、銀、ニッケル、スズ、チタン、および／または金属の組合せなどを含む、任意の適当な導電性材料から形成され得る。
【００６１】
図９Ａ〜図９Ｊは、遮蔽されたＭＴＪ構造体６００Ｃを形成するためのステップを表す。
【００６２】
図９Ａは、金属層６１０が基板上に形成されるステップ９００を示す。ハードマスク６２０、フリー層１３０、バリア層１２０、ピン層１１０、下部電極６０５が形成される材料層が、金属層６１０上に堆積される。これらの層は、当業者に知られているように、従来またはそれ以外の任意の方法で施され得る。たとえば、これらの層は、スパッタリング、化学気相堆積、めっき、リソグラフィプロセスなどによって形成され得る。
【００６３】
図９Ｂは、下部電極６０５およびピン層１１０を画定するために材料が除去されるステップ９０５を示す。除去は、当業者に知られているように、エッチング、ミリング、または従来もしくはそれ以外の任意の方法によって行われ得る。
【００６４】
図９Ｃは、基板を保護し、平坦化処理するために誘電性または極めて低い誘電率の膜を施すステップ９１０を示す。
【００６５】
図９Ｄは、ハードマスク６２０、フリー層１３０、およびバリア層１２０を有するＭＴＪデバイスを形成するために材料が除去されるステップ９１５を示す。
【００６６】
図９Ｅは、絶縁層６２５Ｃがハードマスク６２０、フリー層１３０、およびバリア層１２０の周りに形成されるステップ９２０を示す。
【００６７】
図９Ｆは、上部電極６１５Ｃがハードマスク６２０上に形成されるステップ９２５を示す。
【００６８】
図９Ｇは、遮蔽部６３０Ｃが上部電極６１５Ｃおよび絶縁層６２５Ｃ上に形成されるステップ９３０を示す。
【００６９】
図９Ｈは、遮蔽スペーサを形成し、上部電極６１５Ｃを露出させ、絶縁層６２５Ｃから遮蔽部６３０Ｃを除去するために、遮蔽部６３０Ｃがエッチバックされるステップ９３５を示す。ステップ９００〜９３５は、遮蔽されたＭＴＪ構造体６００Ｃを形成する。この時点で、プロセスは、ステップ９４０またはステップ９４５のいずれかに進む。
【００７０】
図９Ｉは、ビア９４２および金属線９４４が上部電極６１５Ｃ上に形成されるステップ９４０を示す。金属線９４４は、銅、アルミニウム、金、銀、ニッケル、スズ、チタン、および／または金属の組合せなどを含む、任意の適当な導電性材料から形成され得る。
【００７１】
図９Ｊは、金属線９４６が上部電極６１５Ｃ上に形成されるステップ９４５を示す。金属線９４６は、銅、アルミニウム、金、銀、ニッケル、スズ、チタン、および／または金属の組合せなどを含む、任意の適当な導電性材料から形成され得る。
【００７２】
図１０Ａ〜図１０Ｈは、遮蔽されたＭＴＪ構造体６００Ｄを形成するためのステップを表す。
【００７３】
図１０Ａは、金属層６１０が基板上に形成されるステップ１０００を示す。ハードマスク６２０、フリー層１３０、バリア層１２０、ピン層１１０、下部電極６０５が形成される材料層が、金属層６１０上に堆積される。これらの層は、当業者に知られているように、従来またはそれ以外の任意の方法で施され得る。たとえば、これらの層は、スパッタリング、化学気相堆積、めっき、リソグラフィプロセスなどによって形成され得る。
【００７４】
図１０Ｂは、ピン層１１０、バリア層１２０、フリー層１３０、およびハードマスク６２０を画定するために材料が除去されるステップ１００５を示す。除去は、当業者に知られているように、エッチング、ミリング、または従来もしくはそれ以外の任意の方法によって行われ得る。
【００７５】
図１０Ｃは、絶縁層６２５Ｄが下部電極６０５上に形成され、遮蔽部６３０Ｄが絶縁層６２５Ｄ上に形成されるステップ１０１０を示す。
【００７６】
図１０Ｄは、遮蔽スペーサを形成し、絶縁層６２５Ｄを露出させるために、遮蔽部６３０Ｄがエッチバックされるステップ１０１５を示す。
【００７７】
図１０Ｅは、誘電性または極めて低い誘電率の膜が絶縁層６２５Ｄ上に形成され、後にハードマスク６２０を露出させるためにエッチバックされるステップ１０２０を示す。
【００７８】
図１０Ｆは、上部電極６１５Ｄがハードマスク６２０上に形成され、下部電極６０５がエッチングによって画定されるステップ１０２５を示す。ステップ１０００〜１０２５は、遮蔽されたＭＴＪ構造体６００Ｄを形成する。この時点で、プロセスは、図１０Ｇに示すステップ１０３０、または図１０Ｈに示すステップ１０３５のいずれかに進む。
【００７９】
図１０Ｇは、ビア１０４２および金属線１０４４が上部電極６１５Ｄ上に形成されるステップ１０３０を示す。金属線１０４４は、銅、アルミニウム、金、銀、ニッケル、スズ、チタン、および／または金属の組合せなどを含む、任意の適当な導電性材料から形成され得る。
【００８０】
図１０Ｈは、金属線１０４６が上部電極６１５Ｄ上に形成されるステップ１０３５を示す。金属線１０４６は、銅、アルミニウム、金、銀、ニッケル、スズ、チタン、および／または金属の組合せなどを含む、任意の適当な導電性材料から形成され得る。
【００８１】
図１１Ａ〜図１１Ｉは、遮蔽されたＭＴＪ構造体６００Ｅを形成するためのステップを表す。
【００８２】
図１１Ａは、金属層６１０が基板上に形成されるステップ１１００を示す。ハードマスク６２０、フリー層１３０、バリア層１２０、ピン層１１０、および下部電極６０５が形成される材料層が、金属層６１０上に堆積される。これらの層は、当業者に知られているように、従来またはそれ以外の任意の方法で施され得る。たとえば、これらの層は、スパッタリング、化学気相堆積、めっき、リソグラフィプロセスなどによって形成され得る。
【００８３】
図１１Ｂは、ピン層１１０、バリア層１２０、フリー層１３０、およびハードマスク６２０を画定するために材料が除去されるステップ１１０５を示す。除去は、当業者に知られているように、エッチング、ミリング、または従来もしくはそれ以外の任意の方法によって行われ得る。
【００８４】
図１１Ｃは、絶縁層６２５Ｅが下部電極６０５上に形成されるステップ１１１０を示す。
【００８５】
図１１Ｄは、誘電性または極めて低い誘電率の膜が絶縁層６２５Ｅ上に形成されるステップ１１１５を示す。
【００８６】
図１１Ｅは、上部電極６１５Ｅがハードマスク６２０上に形成されるステップ１１２０を示す。下部電極６０５は、エッチングによって画定される。
【００８７】
図１１Ｆは、絶縁層６２５Ｅの別の層が形成されるステップ１１２５を示す。遮蔽部６３０Ｅは、後に、絶縁層６２５Ｅ上に形成される。
【００８８】
図１１Ｇは、上部電極６１５Ｅおよび絶縁層６２５Ｅの一部分を露出させるために、遮蔽部６３０Ｅがエッチバックされるステップ１１３０を示す。ステップ１１００〜１１３０は、遮蔽されたＭＴＪ構造体６００Ｅを形成する。この時点で、プロセスは、ステップ１１３５またはステップ１１４０のいずれかに進む。
【００８９】
図１１Ｈは、ビア１１４２および金属線１１４４が上部電極６１５Ｅ上に形成されるステップ１１３５を示す。金属線１１４４は、銅、アルミニウム、金、銀、ニッケル、スズ、チタン、および／または金属の組合せなどを含む、任意の適当な導電性材料から形成され得る。
【００９０】
図１１Ｉは、金属線１１４６が上部電極６１５Ｅ上に形成されるステップ１１４０を示す。金属線１１４６は、銅、アルミニウム、金、銀、ニッケル、スズ、チタン、および／または金属の組合せなどを含む、任意の適当な導電性材料から形成され得る。
【００９１】
結論
情報および信号は、多種多様な技術および技法のいずれかを使用して表し得ることを当業者は諒解されよう。たとえば、上記の説明全体にわたって言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場または磁性粒子、光場または光学粒子、あるいはそれらの任意の組合せによって表され得る。
【００９２】
さらに、本明細書で開示した実施形態に関連して説明した様々な例示的な論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実装できることを、当業者は諒解されよう。ハードウェアとソフトウェアのこの互換性を明確に示すために、様々な例示的な構成要素、ブロック、モジュール、回路、およびステップを、上記では概してそれらの機能に関して説明してきた。そのような機能をハードウェアとして実装するか、またはソフトウェアとして実装するかは、特定の適用例および全体的なシステムに課される設計制約に依存する。当業者は、説明した機能を特定の適用例ごとに様々な方法で実装し得るが、そのような実装の決定は、本教示の範囲からの逸脱を生じるものと解釈すべきではない。
【００９３】
いくつかの態様では、本明細書の教示は、利用可能なシステム資源を共有することによって（たとえば、帯域幅、送信電力、コーディング、インターリービングなどのうちの１つまたは複数を指定することによって）複数のユーザとの通信をサポートすることができる多元接続システムに採用され得る。たとえば、本明細書の教示は、以下の技術、すなわち、符号分割多元接続（ＣＤＭＡ）システム、多重キャリアＣＤＭＡ（ＭＣＣＤＭＡ）、広帯域ＣＤＭＡ（Ｗ−ＣＤＭＡ）、高速パケット接続（ＨＳＰＡ、ＨＳＰＡ＋）システム、時分割多元接続（ＴＤＭＡ）システム、周波数分割多元接続（ＦＤＭＡ）システム、シングルキャリアＦＤＭＡ（ＳＣ−ＦＤＭＡ）システム、直交周波数分割多元接続（ＯＦＤＭＡ）システム、または他の多元接続技法のいずれか１つまたは組合せに適用され得る。本明細書の教示を採用するワイヤレス通信システムは、ＩＳ−９５、ｃｄｍａ２０００、ＩＳ−８５６、Ｗ−ＣＤＭＡ、ＴＤＳＣＤＭＡ、および他の規格など、１つまたは複数の規格を実装するように設計され得る。ＣＤＭＡネットワークは、ユニバーサル地上無線アクセス（ＵＴＲＡ）、ｃｄｍａ２０００、またはいくつかの他の技術などの無線技術を実装することができる。ＵＴＲＡは、Ｗ−ＣＤＭＡおよび低チップレート（ＬＣＲ）を含む。ｃｄｍａ２０００技術は、ＩＳ−２０００、ＩＳ−９５およびＩＳ−８５６規格をカバーする。ＴＤＭＡネットワークは、Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ（ＧＳＭ（登録商標））などの無線技術を実装することができる。ＯＦＤＭＡネットワークは、Ｅｖｏｌｖｅｄ  ＵＴＲＡ（Ｅ−ＵＴＲＡ）、ＩＥＥＥ８０２．１１、ＩＥＥＥ８０２．１６、ＩＥＥＥ８０２．２０、Ｆｌａｓｈ−ＯＦＤＭ．ＲＴＭ．などの無線技術を実装することができる。ＵＴＲＡ、Ｅ−ＵＴＲＡ、およびＧＳＭは、ユニバーサルモバイル電気通信システム（ＵＭＴＳ）の一部である。本明細書の教示は、３ＧＰＰロングタームエボリューション（ＬＴＥ）システム、ウルトラモバイルブロードバンド（ＵＭＢ）システム、および他のタイプのシステムに実装され得る。ＬＴＥは、Ｅ−ＵＴＲＡを使用するＵＭＴＳのリリースである。ＵＴＲＡ、Ｅ−ＵＴＲＡ、ＧＳＭ、ＵＭＴＳ、およびＬＴＥは、「第３世代パートナーシッププロジェクト」（３ＧＰＰ）という名称の組織のドキュメントに記載されているが、ｃｄｍａ２０００は、「第３世代パートナーシッププロジェクト２」（３ＧＰＰ２）という名称の組織のドキュメントに記載されている。本開示のいくつかの態様は、３ＧＰＰ用語を使用して説明することができるが、本明細書の教示は、３ＧＰＰ（たとえば、Ｒｅ１９９、Ｒｅ１５、Ｒｅ１６、Ｒｅ１７）技術、および３ＧＰＰ２（たとえば、１ｘＲＴＴ、１ｘＥＶ−ＤＯ、Ｒｅ１Ｏ、ＲｅｖＡ、ＲｅｖＢ）技術、ならびに他の技術に適用され得ることを理解されたい。これらの技法は、ロングタームエボリューション（ＬＴＥ）を含む、新生および将来のネットワークおよびインターフェースに使用され得る。
【００９４】
本明細書で開示した実施形態と関連して説明した方法、シーケンス、および／またはアルゴリズムは、ハードウェアで、プロセッサによって実行されるソフトウェアモジュールで、またはその２つの組合せで直接実施され得る。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野で知られている任意の他の形態の記憶媒体中に常駐し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替として、記憶媒体はプロセッサと一体であり得る。
【００９５】
したがって、本発明の実施形態は、本明細書で説明した方法を具現化するコンピュータ可読媒体を含み得る。したがって、本発明は図示の例に限定されず、本明細書で説明した機能を実行するためのいかなる手段も、本発明の実施形態中に含まれる。
【００９６】
開示されたデバイスおよび方法は、コンピュータ可読媒体に記憶されるＧＤＳＩＩおよびＧＥＲＢＥＲコンピュータファイルとなるように設計および構成され得る。次いで、これらのファイルは、リソグラフィデバイスにより、これらのファイルに基づいてデバイスを製造する製造担当者に与えられる。得られる製品は半導体ウェハであり、このウェハは次いで、半導体ダイに切断され、半導体チップにパッケージングされる。そしてこのチップは、本明細書で説明されたデバイスで利用される。
【００９７】
記述されるか、または図示されたものは、それが特許請求の範囲に記載されているかどうかにかかわらず、任意の構成要素、ステップ、特徴、物体、利益、利点、または均等なものだけを公衆にもたらすものではない。
【００９８】
本開示は本発明の例示的な実施形態を示すが、添付の特許請求の範囲によって規定される本発明の範囲から逸脱することなく、本明細書において様々な変更および修正を行えることに留意されたい。本明細書で説明した本発明の実施形態による方法クレームの機能、ステップおよび／またはアクションは、任意の特定の順序で実行されなくてもよい。
【符号の説明】
【００９９】
１００  磁気トンネル接合（ＭＴＪ）記憶素子
１１０  ピン層
１２０  絶縁層
１３０  フリー層
１３２  極性
２００  メモリセル
２１０  トランジスタ
２２０  ビット線
２３０  デジット線
２４０  ワード線
２５０  磁場
２６０  磁場
３００  ＳＴＴ−ＭＲＡＭビットセル
３０５  ＭＴＪ
３１０  トランジスタ
３２０  ビット線
３３０  ワード線
３４０  ソース線
３５０  感度増幅器
３６０  読取り／書込み回路
３７０  ビット線基準値
４００  従来のＭＴＪ記憶素子の性能特性
４０５  磁束
４１０  金属線
５００  例示的な通信システム
５２０  遠隔ユニット
５３０  遠隔ユニット
５４０  基地局
５５０  遠隔ユニット
６００Ａ〜６００Ｅ  遮蔽されたＭＴＪ構造体
７４２  ビア
７４４  金属線
７４６  金属線
８４２  ビア
８４４  金属線
８４６  金属線
９４２  ビア
９４４  金属線
９４６  金属線
１０４２  ビア
１０４４  金属線
１０４６  金属線
１１４２  ビア
１１４４  金属線
１１４６  金属線
【図１Ａ】
0005694571.tif 000002
【図１Ｂ】
0005694571.tif 000003
【図２Ａ】
0005694571.tif 000004
【図２Ｂ】
0005694571.tif 000005
【図３Ａ】
0005694571.tif 000006
【図３Ｂ】
0005694571.tif 000007
【図４】
0005694571.tif 000008
【図５】
0005694571.tif 000009
【図６Ａ】
0005694571.tif 000010
【図６Ｂ】
0005694571.tif 000011
【図６Ｃ】
0005694571.tif 000012
【図６Ｄ】
0005694571.tif 000013
【図６Ｅ】
0005694571.tif 000014
【図７Ａ】
0005694571.tif 000015
【図７Ｂ】
0005694571.tif 000016
【図７Ｃ】
0005694571.tif 000017
【図７Ｄ】
0005694571.tif 000018
【図７Ｅ】
0005694571.tif 000019
【図７Ｆ】
0005694571.tif 000020
【図７Ｇ】
0005694571.tif 000021
【図７Ｈ】
0005694571.tif 000022
【図７Ｉ】
0005694571.tif 000023
【図７Ｊ】
0005694571.tif 000024
【図８Ａ】
0005694571.tif 000025
【図８Ｂ】
0005694571.tif 000026
【図８Ｃ】
0005694571.tif 000027
【図８Ｄ】
0005694571.tif 000028
【図８Ｅ】
0005694571.tif 000029
【図８Ｆ】
0005694571.tif 000030
【図９Ａ】
0005694571.tif 000031
【図９Ｂ】
0005694571.tif 000032
【図９Ｃ】
0005694571.tif 000033
【図９Ｄ】
0005694571.tif 000034
【図９Ｅ】
0005694571.tif 000035
【図９Ｆ】
0005694571.tif 000036
【図９Ｇ】
0005694571.tif 000037
【図９Ｈ】
0005694571.tif 000038
【図９Ｉ】
0005694571.tif 000039
【図９Ｊ】
0005694571.tif 000040
【図１０Ａ】
0005694571.tif 000041
【図１０Ｂ】
0005694571.tif 000042
【図１０Ｃ】
0005694571.tif 000043
【図１０Ｄ】
0005694571.tif 000044
【図１０Ｅ】
0005694571.tif 000045
【図１０Ｆ】
0005694571.tif 000046
【図１０Ｇ】
0005694571.tif 000047
【図１０Ｈ】
0005694571.tif 000048
【図１１Ａ】
0005694571.tif 000049
【図１１Ｂ】
0005694571.tif 000050
【図１１Ｃ】
0005694571.tif 000051
【図１１Ｄ】
0005694571.tif 000052
【図１１Ｅ】
0005694571.tif 000053
【図１１Ｆ】
0005694571.tif 000054
【図１１Ｇ】
0005694571.tif 000055
【図１１Ｈ】
0005694571.tif 000056
【図１１Ｉ】
0005694571.tif 000057