(57)【特許請求の範囲】
【請求項１】
第１の電極と第２の電極との間にホールブロッキング層および導電性材料を含む層を備える切替え可能な電子デバイスであって、
電流密度が１００Ａｃｍ−２以下である電流を流すと、切替え前のデバイスの導電率の１００分の１以下の導電率までデバイスの導電率を不可逆的に切り替えることができ、
前記導電性材料が、ポリスルホン酸をドープしたポリ（エチレンジオキシチオフェン）であり、
前記ホールブロッキング層が、ｎ−ブチルアミン配位子でコーティングされているＺｎＯナノ粒子を含み、及び
前記ホールブロッキング層及び前記導電性材料を含む層が、溶液から堆積される、
該デバイス。
【請求項２】
１０Ａｃｍ−２以下の電流密度を加えると、第１の状態から第２の状態に前記導電性材料を切り替えることができる、請求項１に記載のデバイス。
【請求項３】
前記導電性材料がその第２の状態に切り替わった後、ドーパントが化学反応を起こす、請求項２に記載のデバイス。
【請求項４】
前記導電性材料を含む前記層がプロトン源を備える、請求項１〜３のいずれか一項に記載のデバイス。
【請求項５】
前記ホールブロッキング層の最高被占分子軌道（ＨＯＭＯ）準位が、前記導電性材料のＨＯＭＯ準位を少なくとも１ｅＶ下回る、請求項１〜４のいずれか一項に記載のデバイス。
【請求項６】
第１の電極層と、前記第１の電極層の上の第１のホールブロッキング層と、前記第１のホールブロッキング層の上の導電性材料を含む層と、前記導電性材料を含む層の上の第２のホールブロッキング層と、前記第２のホールブロッキング層の上の第２の電極層とを備える、請求項１〜５のいずれか一項に記載のデバイス。
【請求項７】
不可逆的に切り替えられる電子デバイスを形成する方法であって、
切替え前の前記デバイスの導電率が、切替え後のその導電率よりも少なくとも１００倍高く、前記デバイスが、第１の電極と第２の電極との間にホールブロッキング層および切替え可能な導電性材料を含む導電層を備え、
前記方法は、１００Ａｃｍ−２以下の電流密度を前記デバイスに加えることを含み、
前記切替え可能な導電性材料が、ポリスルホン酸をドープしたポリ（エチレンジオキシチオフェン）であり、
前記ホールブロッキング層が、ｎ−ブチルアミン配位子でコーティングされているＺｎＯナノ粒子を含み、及び
前記ホールブロッキング層及び前記導電層が、溶液から堆積される、
該方法。
【請求項８】
前記切替え可能な導電性材料が、１０Ａｃｍ−２以下の電流密度を加えると、第１の状態から第２の状態に切り替わる、請求項７に記載の方法。
【請求項９】
前記導電性材料がその第２の状態に切り替わった後、ドーパントが化学反応を起こす、請求項７または８に記載の方法。
【請求項１０】
前記導電層がプロトン源を備える、請求項７〜９のいずれか一項に記載の方法。
【請求項１１】
前記ホールブロッキング層の最高被占分子軌道（ＨＯＭＯ）準位が、前記導電性材料のＨＯＭＯ準位を少なくとも１ｅＶ下回る、請求項７〜１０のいずれか一項に記載の方法。
【請求項１２】
前記導電性材料の層の両側にホールブロッキング層が設けられる、請求項７〜１１のいずれか一項に記載の方法。
【請求項１３】
第１の電極と第２の電極との間にホールブロッキング層および導電性材料を含む層を備える、切替え可能電子デバイスまたは切替え型電子デバイスであって、
前記ホールブロッキング層の最高被占分子軌道（ＨＯＭＯ）準位が、前記導電性材料のＨＯＭＯ準位を少なくとも１ｅＶ下回り、
前記導電性材料が、ポリスルホン酸をドープしたポリ（エチレンジオキシチオフェン）であり、
前記ホールブロッキング層が、ｎ−ブチルアミン配位子でコーティングされているＺｎＯナノ粒子を含み、及び
前記ホールブロッキング層及び前記導電性材料を含む層が、溶液から堆積される、
該切替え可能電子デバイスまたは切替え型電子デバイス。
【請求項１４】
導電性が高い第１の状態から導電性がより低い第２の状態への切替え可能である電子デバイス、またはその電子デバイスから得られる切替え型電子デバイスであって、
第１の電極層と、前記第１の電極層の上の第１のホールブロッキング層と、前記第１のホールブロッキング層の上の導電性材料を含む層と、前記導電性材料を含む層の上の第２のホールブロッキング層と、前記第２のホールブロッキング層の上の第２の電極層とを備え、
前記導電性材料が、ポリスルホン酸をドープしたポリ（エチレンジオキシチオフェン）であり、
前記第１のホールブロッキング層が、ｎ−ブチルアミン配位子でコーティングされているＺｎＯナノ粒子を含み、及び
前記第１のホールブロッキング層及び前記導電性材料を含む層が、溶液から堆積される、
該電子デバイスまたは切替え型電子デバイス。
【請求項１５】
電子デバイスを形成する方法であって、
前記方法は、第１の電極層と第２の電極層との間にホールブロッキング層および導電性材料を含む層を形成するステップを含み、
前記デバイスが、導電性の高い第１の状態から導電性のより低い第２の状態へと切替え可能であり、前記ホールブロッキング層および前記導電性材料を含む層が溶液から堆積され、
前記導電性材料が、ポリスルホン酸をドープしたポリ（エチレンジオキシチオフェン）であり、
前記ホールブロッキング層が、ｎ−ブチルアミン配位子でコーティングされているＺｎＯナノ粒子を含む、
該方法。
【請求項１６】
前記ホールブロッキング層および前記導電性材料を含む層が、スピンコーティングによって堆積される、請求項１５に記載の方法。
【請求項１７】
前記第１の電極層と前記第２の電極層の少なくとも一方が印刷によって形成される、請求項１５または１６に記載の方法。
【請求項１８】
請求項１〜６、１３、１４のいずれか一項に記載のデバイスを複数備えるＷＯＲＭメモリ。
【請求項１９】
請求項１〜６、１３、１４のいずれか一項に記載の複数の切替え型デバイスと、複数の非切替え型デバイスとを備えるメモリアレイ。
【請求項２０】
請求項１９に記載のメモリアレイを備えるＲＦＩＤタグまたはデータ記憶デバイスまたはマルチメディア記憶デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不可逆的に切替え可能で、電子的に切り替えられるデバイス、これらデバイスを備えるメモリアレイ、および同デバイスを形成する方法に関する。
【背景技術】
【０００２】
音楽や映像などのデータまたはマルチメディアの格納には、ＷＯＲＭ（ライトワンスリードメニータイムズ）メモリデバイスを使用することができる。さらに、大容量の使い捨てＲＦＩＤの用途では、書き込みは一回限りだが読み取りは何度でもできるＷＯＲＭメモリで十分である。特に、回路に電力を供給するために使用されるアンテナと同じ基板上に直接回路を印刷することができる場合には、無線ＩＣ（ＲＦＩＤ）タグが、印刷した有機回路（１）にとっては魅力的な用途である（２〜４）。ＲＦＩＤタグには、無線周波電磁界から取り込む電力を用いてプログラムし、読み取ることができるメモリ機能が必要であるが、消費電流が非常に少なく、動作電圧が非常に低いことが必要である。
【０００３】
Moller et al（５）は、ポリエチレンスルホン酸をドープしたポリエチレンジオキチオフェン（ＰＥＤＯＴ：ＰＳＳ）に基づく溶液処理によるＷＯＲＭデバイスを開示している。このＷＯＲＭデバイスでは、ｐ−ｉ−ｎシリコン構造上にＰＥＤＯＴ：ＰＳＳ薄膜が堆積されている。ＰＥＤＯＴ：ＰＳＳ層の導電率を不可逆的に下げることによってこのデバイスのメモリアレイをプログラムするためには、電圧パルス（８〜１０Ｖ）および（１平方センチメートルあたり数百アンプ程度の）大きい電流密度が必要となる。Ｍｏｌｌｅｒらは、０〜２Ｖでは電流密度が可逆的なままであること、また恒久的導電率変化が４Ｖで小さい（約３〜５分の１）ことを開示している。
【０００４】
米国特許出願公開第２００５／１５７５３５号は、有機ポリマー層と、電子が有機ポリマー層に入らないようにするため、また繰り返しの読取りアクセスによる有機ポリマー層の劣化を防止するための電子ブロッキング層とを備えるＷＯＲＭデバイスを開示している。
【０００５】
Brito et alは、パターン化マイクロホールにおける低電力ＷＯＲＭメモリデバイスを開示しているが（４）、リソグラフィ法によりコストが上昇し、このタイプのデバイスの適用が制限される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許出願公開第２００５／１５７５３５号
【特許文献２】国際公開第２００８／０８７５６６号
【非特許文献】
【０００７】
【非特許文献１】S. Moller, C. Perlov, W. Jackson, C. Taussig, S.R. Forrest, Nature 426, 166 (2003).
【非特許文献２】B. C. d. Brito et al., Adv. Mater. 20, 3750 (2008)
【発明の概要】
【発明が解決しようとする課題】
【０００８】
したがって、より低い電流密度および／または電圧でプログラムすることができるメモリアレイを有するＷＯＲＭメモリデバイスを提供することが、本発明の一目的である。
【０００９】
低コストで製造することができるＷＯＲＭデバイスを提供することが、本発明のさらなる目的である。
【課題を解決するための手段】
【００１０】
第１の態様において、本発明は、第１の電極と第２の電極との間にホールブロッキング層および導電材料を含む層を備える切替え可能な電子デバイスを提供する。このデバイスにおいては、電流密度が１００Ａｃｍ−２以下である電流を流すと、切替え前のデバイスの導電率の１００分の１以下の導電率までデバイスの導電率を不可逆的に切り替えることができる。
【００１１】
第２の態様において、本発明は、請求項１５に規定されている方法を提供する。
【００１２】
任意選択で、電流密度は５０Ａｃｍ−２以下である。好ましくは、電流密度は１０Ａｃｍ−２以下、１Ａｃｍ−２以下、０．５Ａｃｍ−２以下、または０．２Ａｃｍ−２以下である。
【００１３】
任意選択で、１００Ａｃｍ−２以下の電流密度を加えると、第１の状態から第２の状態に導電性材料が切り替わる。任意選択で、導電材料は、第１の状態から第２の状態に切り替わる際に酸化状態を変化させる。任意選択で、その第１の状態にある導電性材料はドープ有機材料、より好ましくはｐドープ有機材料である。
【００１４】
任意選択で、ドープ有機材料はポリマーである。
【００１５】
任意選択で、ポリマーは、任意選択で置換されているポリ（エチレンジオキシチオフェン）である。任意選択の置換基として、アルキルまたはアルコキシ基が挙げられる。
【００１６】
任意選択で、ドーパントはｐドーパントである。任意選択で、ドーパントはアニオンを含む。任意選択で、ドーパントはポリアニオンである。適切なポリアニオンとして、脱プロトンポリ酸、たとえば、ポリスルホン酸が挙げられる。
【００１７】
任意選択で、導電性材料がその第２の状態に切り替わった後、ドーパントが化学反応を起こす。任意選択で、ドーパントは中性化された荷電種である。
【００１８】
任意選択で、導電層はプロトン源を備える。任意選択で、ホールブロッキング層が酸化亜鉛を含む。
【００１９】
任意選択で、ホールブロッキング層の最高被占分子軌道（ＨＯＭＯ）準位は、導電性材料のＨＯＭＯ準位を少なくとも１ｅＶ下回る。任意選択で、そのギャップは少なくとも１．５ｅＶまたは少なくとも２ｅＶである。
【００２０】
誤解を避けるために、本明細書中で使用する「下回る」は、「真空準位より下回る」を意味する。
【００２１】
任意選択で、導電性材料層の両側にホールブロッキング層が設けられる。
【００２２】
第３の態様において、本発明は、第１の電極と第２の電極と間にホールブロッキング層および導電性材料を含む層を備える、切替え可能電子デバイスまたは切替え型電子デバイスを提供する。このデバイスにおいては、ホールブロッキング層の最高被占分子軌道（ＨＯＭＯ）準位は、導電性材料のＨＯＭＯ準位を少なくとも１ｅＶ下回る。任意選択で、そのギャップは少なくとも１．５ｅＶまたは少なくとも２ｅＶである。
【００２３】
第４の態様において、本発明は、導電性が高い第１の状態から導電性がより低い第２の状態への切替え可能である電子デバイス、またはその電子デバイスから得られる切替え型電子デバイスを提供する。このデバイスには、第１の電極層と、第１の電極層の上の第１のホールブロッキング層と、第１のホールブロッキング層の上の導電性材料を含む層と、導電性材料を含む層の上の第２のホールブロッキング層と、第２のホールブロッキング層の上の第２の電極層とを備える。
【００２４】
第５の態様において、本発明は、電子デバイスを形成する方法を提供する。この方法は、第１の電極層と第２の電極層との間にホールブロッキング層および電性材料を含む層を形成するステップを含み、デバイスは、導電性の高い第１の状態から導電性のより低い第２の状態へと切替え可能であり、ホールブロッキング層および導電性材料を含む層は溶液から堆積される。
【００２５】
導電性材料の溶液およびホールブロッキング材料の溶液は、関連材料と、材料が溶解または分散される１種または複数種の溶媒を含むことができ、用語「溶液」および「溶媒」はそれに応じて解釈すべきである。
【００２６】
任意選択で、ホールブロッキング層およびドープ導電性材料を含む層は、スピンコーティングによって堆積される。
【００２７】
任意選択で、電極の少なくとも一方は印刷によって形成される。
【００２８】
第６の態様において、本発明は、第１または第５の態様の方法に従って得られる電子的に切り替えられるデバイスを提供する。
【００２９】
第７の態様において、本発明は、先の任意の態様に記載されている複数の切替え型および非切替え型デバイスを備えるメモリアレイを提供する。
【００３０】
複数の非切替え型デバイスを備えるアレイを設けることによって、書き込み可能なメモリアレイが形成され、複数の非切替え型デバイスは、書き込まれたメモリアレイを形成するためにその後切り替えられることが理解されよう。
【００３１】
任意選択で、このアレイは、複数の第１の電極ラインと複数の交差する第２の電極ラインとの交点において、切替え型または非切替え型デバイスを備える。
【００３２】
第８の態様において、本発明は、本発明の第７の態様によるアレイを備えるＲＦＩＤタグまたはデータ記憶デバイスを提供する。
【００３３】
本発明の一態様の任意選択の特徴が、本発明の他の態様の任意選択の特徴となることがあることが理解されよう。たとえば、本発明の第１の態様に関して記載されている任意選択の材料を、本発明の第２、第３、もしくは第４の態様のデバイス、または本発明の第５の態様の方法に同じように適用することができる。
【図面の簡単な説明】
【００３４】
【図１ａ】本発明によるメモリデバイスの構造を示す図である。
【図１ｂ】図１ａの構造を有するデバイスのエネルギー準位を示す図である。
【図２ａ】本発明によるデバイスの電流−電圧曲線を示す図である。
【図２ｂ】本発明によるデバイスについての、時間の関数としての電流密度を示す図である。
【図３ａ】本発明に従って作製したデバイスを切り替える前後のラマンスペクトル（６３３ｎｍ励起）を示す図である。
【図３ｂ】５５０ｎｍにおける反射率、およびバイアス電圧の関数としての電流密度を示す図である。
【図４ａ】インクジェット印刷したメモリアレイの光学顕微鏡写真を示す図である。
【図４ｂ】図４ａのアレイからの単一デバイスの電流−電圧特性を示す図である。
【図５】本発明によるメモリアレイを概略的に示す図である。
【図６】反射率測定装置を概略的に示す図である。
【発明を実施するための形態】
【００３５】
本発明によるデバイスを図１ａに示す。このデバイスは、第１の電極層１と、ホールブロッキング層２と、導電性材料層３と、第２の電極層４とを備える。
【００３６】
＜電極＞
電極は、元素金属（たとえば、金、アルミニウムもしくは銀）、または酸化インジウム錫（ＩＴＯ）や酸化インジウム亜鉛などの導電性化合物など、任意の導電性材料を含むことができる。正バイアス下で正の電圧を有する電極は好ましくは、４ｅＶを下回る仕事関数を有する、たとえば、アルミニウムである。
【００３７】
＜ホールブロッキング層＞
ホールブロッキング層は、導電性材料層へのホールの注入をブロックするために、導電性材料のＨＯＭＯ準位と比較して十分に深いＨＯＭＯ準位を有する。好ましくは、ＨＯＭＯ準位の差は、少なくとも１ｅＶ、より好ましくは少なくとも１．５または２ｅＶである。
【００３８】
導電性材料およびホールブロッキング材料のＨＯＭＯ準位を測定する方法は当業者には公知であり、サイクリック・ボルタンメトリおよび紫外光電子分光法が含まれる。
【００３９】
ホールブロッキング層に適切な材料としては、酸化亜鉛や二酸化チタンなど、広バンドギャップ半導体が挙げられる。あるいは、または加えて、ホールブロッキング層は、２，９−ジメチル−４，７−ジフェニル−１，１０−フェナントロリン（ＢＣＰ）、２，２’，２’’−（１，３，５−フェニレン）トリス（１−フェニル−１Ｈ−ベンゾイミダゾール）（ＴＢＰＩ）、ビス（２−メチル−８−キノリノラト−Ｎ１，Ｏ８）−（１，１’−ビフェニル−４−オラト）アルミニウム（Ｂａｌｑ）などの有機ホールブロッキング材料を含むことができる。
【００４０】
ホールブロッキング層は、微粒子層、特に、ナノ粒子層を備えることができる。
【００４１】
＜導電層＞
導電層は好ましくは、その脱ドープ状態まで還元することができるドープ酸化材料を含む。このようなクラスの材料は、ポリアニオンがドープされているポリカチオン、たとえば、ポリアニオンを有するＰＥＤＯＴなど、任意選択で置換されているポリチオフェンである。一般的なクラスのポリアニオンは、ポリ酸、たとえば、ＰＳＳやＮａｆｉｏｎなどのポリアクリル酸およびポリスルホン酸塩である。別の例は、ポリアニオンを有するポリチエノチオフェンである。さらなる例は、酸化したポリアニリン、たとえば、そのエメラルジン酸化状態にあるポリアニリンである。またさらなる例は、ポリピロールである。導電材料は好ましくは、共役有機材料を、好ましくは共役ポリマーを含む。
【００４２】
導電層の厚さは、好ましくは１０ｎｍ〜３００ｎｍの範囲、より好ましくは３０ｎｍ〜１００ｎｍの範囲にある。
【００４３】
＜さらなる層＞
１つまたは複数のさらなる層を電極接点間に設けることができ、たとえば、第１の電極層と導電性材料層との間にさらなるホールブロッキング層を設けることも、または第２の電極層と導電性材料層との間にさらなるホールブロッキング層を設けることもできる。
【００４４】
しかしながら、一実施形態においてこのデバイスは、第１のコンタクト電極と第２のコンタクト電極との間に、ホールブロッキング層および導電性材料を含む層のみを備え、また別の実施形態においてこのデバイスは、第１のコンタクト電極と第２のコンタクト電極との間に、導電性材料を含む層およびその両側のホールブロッキング層のみを備える。
【００４５】
＜基板＞
基板は任意の種類でよく、たとえば、ガラスまたはプラスチックでよい。パターン化基板を使用することもできるが、本発明の方法によるとそのような基板が必要なわけではない。
【００４６】
＜溶液処理＞
コンタクト電極、導電性材料層およびホールブロッキング層の各々は、１種または複数種の溶媒の溶液からその層を形成するために必要となる（１種または複数種の）関連材料を堆積させることによって形成することができる。
【００４７】
一実施形態においては、ホールブロッキング層および導電性材料層を溶液から堆積させる。
【００４８】
別の実施形態においては、上記の層のすべてを溶液から堆積させる。
【００４９】
ＺｎＯなどの広バンドギャップ半導体のコロイドナノ粒子を堆積させることによって、ホールブロッキング層を形成することもできる。
【００５０】
導電性材料の溶液、たとえばＰＥＤＯＴ：ＰＳＳの場合には、水分散液を堆積させることによって、導電性材料層を形成することもできる。
【００５１】
金属ナノ粒子または金属錯体を含む配合物を印刷することによって、コンタクト電極を形成することもできる。
【００５２】
アレイを形成する際には、印刷技術によって電極ラインを堆積させることができる。好ましい技術はインクジェット印刷であるが、スクリーン印刷（その他）など他の技術も当業者には公知である。
【００５３】
導電性材料層およびホールブロッキング材料層は、スピンコーティング、ディップコーティング、ブレードコーティング、スプレーコーティングなどのコーティング技術によって堆積させることもできる。あるいは、これらの層の一方または両方を、インクジェット印刷、スクリーン印刷、ロール印刷などの技法によって印刷することもできる。無計画なコーティング技法を使用するのではなく、これらの層を選択的に印刷すると、隣接する第１の電極と第２の電極との交差部間の任意の「クロストーク」を最小限に抑える役目を果たすことができる。
【００５４】
＜低電力切替え＞
図１ｂは、図１ａのデバイスの一実施形態の概略エネルギー準位図であり、第１の電極１が酸化インジウム錫、第２の電極４がアルミニウムであり、ホールブロッキング層２がＺｎＯナノ粒子から形成され、導電層３はＰＥＤＯＴ：ＰＳＳを含む。
【００５５】
ホールブロッキング層２の大きいイオン化ポテンシャル（ＨＯＭＯ）によって、ホール注入が抑制される。したがって、電流が電子支配であると予想される。ドープＰＥＤＯＴなどのドープ材料への電子の注入は、ＰＥＤＯＴ＋の中性状態ＰＥＤＯＴ０への還元を引き起こすことが知られているため、その導電率が低下してしまう（１２、１３）。いかなる理論にも束縛されることを望むものではないが、この還元は主に、本発明によるデバイスの切替えに関与していると考えられている。再度、いかなる理論にも束縛されることを望むものではないが、この脱ドーピングの不可逆的性質は導電性材料中に存在する水が原因となることがあり、この水は材料を堆積させてからの残留であるか、またはその後大気から吸収した水である。たとえば、ＰＥＤＯＴ：ＰＳＳの場合、切替え時のＰＳＳ−が水と反応して安定した中性のＰＳＳＨを形成することができ（２ＰＳＳ−＋Ｈ２Ｏ→２ＰＳＳＨ＋１／２Ｏ２＋２ｅ−）、これによりＰＥＤＯＴ：ＰＳＳ膜の導電率が恒久的に減少してしまう（１２、１４、１５）。
【００５６】
好ましくは、デバイス（場合によってはまたはアレイの一列）をプログラムするために要する時間は、好ましくはわずか５０ミリ秒である。
【００５７】
＜ＷＯＲＭデバイス＞
切替え型および非切替え型デバイスのアレイ、特に、図５に示すような二次元アレイを設けることによって、ＷＯＲＭメモリデバイスを形成することができる。このデバイスは、複数の実質的に平行な第１の電極ライン５０１、第１の電極ラインと交差するように配置される複数の実質的に平行な第２の電極ライン５０２とを設けることによって、特に、第１の電極ラインと第２の電極ラインとを互いに実質的に垂直に配置することによって形成する。非切替え型デバイス（すなわち、比較的導電性が高い）デバイスを、第１の電極−第２の電極の交点、または画素５０３で、第１の電極と第２の電極との間に設ける。
【００５８】
選択した画素が、それらの画素をその低導電性状態に切り替えるために必要となる電流密度を受ける。切り替えられた画素が２値の一方である０または１を表し、切り替えられなかった画素が２値の他方である０または１を表し、このようにしてデータをアレイに書き込むことができる。
【００５９】
各ラインの厚さ、各ライン間の間隔は、マイクロメートル領域にあればよく、好ましくは１〜２００ミクロンの、好ましくは５〜１００ミクロンの範囲でよい。電極層のパターニングは、当業者には公知である方法、たとえば、フォトリソグラフィ法およびシャドウマスクによる蒸着よって形成することができる。以下で詳細に説明するように、溶液処理法によって電極層を堆積させることもできる。
【００６０】
ＷＯＲＭメモリデバイスは、０．１Ｗｃｍ−２未満の電力密度でプログラムすることができる。インクジェット印刷した上部および下部電極を用いて作製した８０μｍ×１２０μｍのデバイスは、数μＡの電流により約４Ｖで作動する。
【００６１】
＜実施例１＞
酸化インジウム錫（ＩＴＯ）でコーティングされているパターン化基板上に、クロロホルム溶液からＺｎＯナノ粒子をスピンコーティングし、その後空気中２５０℃でアニールすることによって、図１ａに示す構造を有するデバイスを作製した。その後、ＰＥＤＯＴ：ＰＳＳの水分散液をスピンコーティングして導電層を形成した後、Ａｌ上部電極の熱蒸着を行う。
【００６２】
先に報告した方法（６、７）に従ってＺｎＯナノ粒子を、代表的な直径５ｎｍで合成、調製し、ｎ−ブチルアミン配位子でコーティングする。
【００６３】
このタイプのデバイスの典型的な電流−電圧特性を図２ａに示す（走査速度０．１Ｖｓ−１、差し込み図は片対数軸上に同じデータを示す）。正バイアスが、Ａｌ電極にかかる正の電圧に対応する。−２Ｖから正の電圧に向かって走査すると、初期のＪ−Ｖ特性が整流挙動を示し、整流比が±１Ｖで１００となる。さらに順方向バイアスへと走査すると、電流密度が、１．２Ｖ〜２Ｖの間で１ｍＡｃｍ−２未満の値のピークに達する（厳密には挙動は掃引速度に依存する）。２Ｖを下回るまで戻り掃引すると、電流はそれまでよりも２〜３桁小さくなる。導電性は回復させることができず、これはデバイスに対する永続的変化であることを示している。図２ｂは、様々な電圧のパルスに対する過渡電流を表している。それによると、３Ｖで約６０ｍｓ以内に導電性が大幅に低下し、より高いバイアス下ではより速い減衰があることが見て取れる。図２ｂはまた、メモリデバイスをプログラムするために必要となる電力密度が０．１Ｗｃｍ−２未満でよいことも示すが、この電力密度は、先に報告した超低電力ＷＯＲＭデバイスよりも桁違いに小さい（４）。
【００６４】
コンダクタンス切替えに関与する機構を調べるために、切替え前後にラマンスペクトル（６３３ｎｍ励起）を測定した（図３ａ）。切替え前、スペクトルは１４２０ｃｍ−１前後の領域において幅広いピークを示すが、切替え後、スペクトルはこの領域において鋭いピークを示し、１４２２ｃｍ−１および１５１６ｃｍ−１でそれぞれ対称および逆対称Ｃ＝Ｃ伸縮モードに対応する明確なピークを示す。このスペクトルの変化は、ｐ−ドープから脱ドープＰＥＤＯＴへの変化と一致している（８、９）。ＰＥＤＯＴの脱ドーピングについてのさらなる証拠を、ガラス基板を通って、ＰＥＤＯＴ：ＰＳＳ層を通過し、Ａｌ電極で反射される入射光の強度変化を測定することによって得られる、デバイスの紫外可視吸収から得ることができる。導電層の変化はまた、０Ｖから３．５Ｖへバイアスを掃引する間の３７５ｎｍ〜７５０ｎｍ間の反射率にも見られる。導電性のドープ状態においては、ＰＥＤＯＴは透明性が高く、そのスペクトル領域にわたって高い反射率となる。バイアスが増大するにつれて、はるかに吸収性の高い脱ドープＰＥＤＯＴの形成に対応して反射率が低下する（１０、１１）。図３ｂは、デバイスに流れる電流と共に、５１０ｎｍにおける反射率変化を示す。反射率の変化が電流の減少に関連していることがはっきりとわかる。最大の反射率変化は８０％を超えるが、これは、構造中に存在する他の反射損を考慮すると、ＰＥＤＯＴの吸光度の非常に著しい変化に対応する。したがって、ｉｎ−ｓｉｔｕラマン測定と反射率測定との組合せにより、導電性の変化はＰＥＤＯＴの脱ドーピングによるものであることが示される。図６に示す装置を用いて反射率を測定する。図６において、６０１は白色電球、６０２は第１のレンズ、６０３は第２のレンズ、６０４はスリット、６０５は回折格子およびＣＣＤカメラ、Ｄは被測定デバイスを示す。デバイスは連続して駆動する。積分時間は０．３８秒である。
【００６５】
＜実施例２＞
低コストのＷＯＲＭメモリを得るためには、リソグラフィによる基板のパターニングも高真空処理もなしでデバイスのアレイを作製することが有用である。ＰＥＤＯＴ：ＰＳＳと上部電極との間に追加のＺｎＯナノ粒子ホールブロッキング層を挿入し、完全に溶液処理によってアレイを作製した。金ナノ粒子インクの幅１２０μｍのラインをインクジェット印刷し、その後２５０℃で１時間アニールすることによって下部電極を形成した。ＺｎＯナノ粒子およびＰＥＤＯＴ：ＰＳＳ膜を実施例１の通りに堆積させ、その後厚さ２００ｎｍのさらなるＺｎＯナノ粒子層をスピンコーティングした。その後、窒素の下２００℃で３０分間デバイスをアニールした。銀錯体インクの幅１２０μｍのラインをインクジェット印刷し（下部電極ラインと垂直に）、その後１３０℃で５分間アニールすることによって、上部電極を堆積させた。図４ａはアレイの光学顕微鏡写真を示し、図４ｂは単一のデバイス（金電極が正）の典型的な電流−電圧曲線を示す。この場合もやはり、電極特性の差による整流挙動が観測される。切替えが３〜４Ｖで起こり、１〜３Ｖの範囲におけるコンダクタンスが切替え後約１／５００に減少する。したがって、この１２０μｍ×１２０μｍサイズの印刷ＷＯＲＭデバイスは、たった１０μＷの電力でプログラムすることができる。インクジェット印刷したライン幅は容易に１０〜５０μｍまで縮小することができるため、ＷＯＲＭデバイスのプログラミング電力をさらに約１μＷまで低減させることが可能である。５０μｍ間隔幅の印刷ラインでは、数個のデバイスを同時にプログラムするための十分な電力が利用可能である場合、２秒前後またはそれより短いプログラム時間で１．６ｍｍ×１．６ｍｍの基板面積内に１ｋビットの情報を格納することができる。
【００６６】
＜材料調製およびデバイス作製についての実験の詳細＞
クロロホルム溶液に、約３０ｍｇ／ｍｌとしてＺｎＯナノ結晶を溶解させ、ｎ−ブチルアミン配位子を添加した。超音波浴内のアセトンおよびＩＰＡによってＩＴＯ基板を十分に洗浄した後、窒素銃で乾燥させ、酸素プラズマ処理を行った（２４０Ｗ、５分）。金の下部電極を印刷した基板については、アセトンおよびＩＰＡですすぎ、窒素銃で乾燥させることによって洗浄した。２０００ＲＰＭで４５秒間のスピンコーティングによって、膜厚が約１００ｎｍとなるＺｎＯ薄膜を基板上に堆積させた。その後この膜を、空気中のホットプレート上で２５０℃で３０分間アニールした。ＰＥＤＯＴ：ＰＳＳ溶液を４０００ＲＰＭで１分間回転させて、厚さ約５０ｎｍの膜とした。３０ｎｍおよび８０ｎｍのＰＥＤＯＴ：ＰＳＳ薄膜については、回転速度がそれぞれ６０００ＲＰＭおよび２０００ＲＰＭである。存在する場合は、６０ｍｇ／ｍｌのクロロホルム溶液から、また下部ＺｎＯ層についてと同じ回転状態から、上部ＺｎＯ層を回転させて、膜厚を約２００ｎｍとした。上部ＺｎＯ層の配位子を取り除くために、窒素グローブボックス内のホットプレート上で、試料を２００℃で３０分間焼成した。アルミニウム上部電極は、高真空中（＜２×１０−６Ｔｏｒｒ）の熱蒸発によって堆積させる。蒸着速度は、最初の１０ｎｍについては比較的遅い（０．２Ａ／ｓ）。
【００６７】
＜インクジェット印刷についての実験の詳細＞
キシレンにより体積で１から３〜４倍に希釈したＨＡＲＩＭＡの金ナノペーストＮＰＧ−Ｊのインクジェット印刷によって、金パターンを画定した。このインク配合には、内径が２０〜４０μｍの範囲にあるＭｉｃｒｏｄｒｏｐのノズルもＭｉｃｒｏＦａｂのノズルも採用した。この印刷ステップの後、ホットプレート上２５０℃で１時間アニールすることによって、パターンを焼結させて、導電性の高い金とした。印刷した金の粗さ（ＲＭＳ）は３．２ｎｍである。メモリグリッドを画定するために、ＺｎＯ上部層の上に第２の金属層をインクジェット印刷した。この場合、銀錯体系インク、ＩｎｋＴｅｃ  ＴＥＣ−ＩＪ−０１０またはＩｎｋＴｅｃ  ＴＥＣ−ＩＪ−０５０を、内径が３０μｍであるＭｉｃｒｏＦａｂノズルを通して印刷した。ホットプレート上１３０℃で５分間銀ラインを焼結させた。４Ｈｚから１ｋＨｚの印刷周波数でカスタム単一ノズル印刷システムを使用し、別に特定する場合を除き、室温および周囲雰囲気で処理を行った。
【００６８】
＜デバイスの特性評価についての詳細＞
デバイスの電気的特性は、Ｋｅｉｔｈｌｅｙのステップ遅延モードを有する２３６型ソースメジャーユニットによって空気中で評価した。遅延時間は０．２秒、ステップは０．０２Ｖである（図２ａ）。パルスモードを有するＡｇｉｌｅｎｔの４１５５Ｂ半導体パラメータアナライザ（ＳＰＡ）で、ＪＶ曲線も空気中で測定する。パルス周期が２０ｍｓ、持続時間が１０ｍｓである（図６）。過渡応答は、ＨＰの３３１２０Ａパルス発生器およびＡｇｉｌｅｎｔのＤＳＯ６０５２１Ａオシロスコープによって測定する（図２ｂ）。６３３ｎｍのＨｅＮｅレーザで励起される、Ｒｅｎｉｓｈａｗ２０００のラマン顕微鏡によって、ラマンスペクトルを測定した。励起光およびラマン信号は、ＩＴＯガラス基板を通り抜けた。デバイス反射率変化測定のための詳細な配置を図６に示す。
【００６９】
特定の例示的な諸実施形態に関して本発明を説明してきたが、本明細書中に開示されている特徴の様々な変更、代替および／または組合せが、以下の特許請求の範囲に記載の本発明の精神および範囲から逸脱することなく当業者には明らかであることが理解されよう。
【００７０】
＜参考文献＞
1.  H. Klauk, U. Zschieschang, J. Pflaumm, M. Halik, Nature 445, 745 (2007) and U.S.2004/149552.
2.  S. Steudel et al., Nat Mater 4, 597 (2005).
3.  V. Subramanian, P. C. Chang, J. B. Lee, S. E. Molesa, S. K. Volkman, IEEE Trans. Components and Packaging Tech. 28, 742 (2005).
4.  B. C. d. Brito et al., Adv. Mater. 20, 3750 (2008) and WO 2008/087566.
5.  S. Moller, C. Perlov, W. Jackson, C. Taussig, S.R. Forrest, Nature 426, 166 (2003).
6.  C. Pacholski, A. Kornowski, H. Weller, Angew.Chem.Int. Ed. 41, 1188 (2002).
7.  B. Sun, H. Sirringhaus, Nano Lett. 5, 2408 (2005).
8.  S. Garreau, G. Louarn, J.P. Buisson, G. Froyer, S. Lefrant, Macromolecules 32, 6807 (1999).
9.  S. Garreau, G.Louam, S. Lefrant, J.P. Buisson, G. Froyer, Synth. Met. 101, 312 (1999).
10.  Q. Pei, G. Zuccarello, M. Ahlskog, O. Inganas, Polymer 35, 1347 (1994).
11.  H.W. Heuer, R. Wehrmann, S. Kirchmeyer, Adv. Funct.Mater., 89 (2002).
12.  M. Sven, R. F. Stephen, P. Craig, J. Warren, T. Carl, J. Appl. Phys. 94, 7811 (2003).
13.  J.-S. Kim, P. K. H. Ho, C. Ε. Murphy, N. Baynes, R. H. Friend, Adv. Mater. 14, 206 (2002).
14.  G. Greczynski et al, J. Electron Spectrosc. Relat. Phenom.121, 1 (2001).
15.  P.-J. Chia et al., Adv. Mater. 19, 4202 (2007).
【図１ａ】
0005705830.tif 000002
【図１ｂ】
0005705830.tif 000003
【図２ａ】
0005705830.tif 000004
【図２ｂ】
0005705830.tif 000005
【図３ａ】
0005705830.tif 000006
【図３ｂ】
0005705830.tif 000007
【図４ａ】
0005705830.tif 000008
【図４ｂ】
0005705830.tif 000009
【図５】
0005705830.tif 000010
【図６】
0005705830.tif 000011