(57)【特許請求の範囲】
【請求項１】
光を出射する発光素子（１０）と、障害物に反射される反射光を受光して受光パルスを出力する受光素子（１１）とを備えるセンサの出力信号に基づいて、前記発光素子が光を出射してから前記受光素子が受光するのに要する時間を正規化した正規化データを演算するセンサ用信号処理回路であって、
リング状に連結してなる複数の遅延素子を有するリング回路において、第１パルス（ＰＡ）の周回を開始させた後に入力される第２パルス（ＰＢ）の入力タイミングにおける前記第１パルスの周回位置と前記第１パルスの周回回数とを特定し、この特定される周回位置と周回回数とに基づいて前記第１パルスと前記第２パルスとの間の位相差を検出する位相差検出回路（３２）と、
前記発光素子に対して光を出射させるためのトリガ信号、前記リング回路で前記第１パルスの周回を開始させるための制御パルス、および前記受光パルスに代わる第１、第２の代用パルスをそれぞれ出力する制御回路（３６）と、
前記制御パルスが入力される第１入力端子と、入力される信号レベルがローレベルに設定されている第２の入力端子とを備え、前記制御パルスを前記位相差検出回路に出力して前記第１パルスの周回を開始させる第１の選択ゲート（４２）と、
前記受光素子からの受光パルスと前記制御回路からの前記第１の代用パルス（ＰＣ１）とのうちいずれか一方を出力する出力切替手段（３５）と、
前記出力切替手段から出力されるパルスを波形整形する第１の波形整形器（３１）と、
前記第１の選択ゲートと同一の回路構成を有して、前記第１の波形整形器から出力されるパルスが与えられる第１の入力端子と前記制御回路からの前記第２の代用パルス（ＰＣ２）が与えられる第２の入力端子とを備え、前記第１、第２の入力端子のうち一方にパルスが与えられると、前記第２パルスを前記位相差検出回路に出力する第２の選択ゲート（４１）とを備え、
前記制御回路（３６）は、前記発光素子に前記トリガ信号を出力するとともに、第１タイミングに前記制御パルスを前記第１の選択ゲート（４２）を通して前記位相差検出回路に出力し、前記第２の選択ゲート（４１）により前記受光パルスに基づく前記第２パルスを前記位相差検出回路に出力させて前記受光パルスに対応する前記位相差を検出させ、
前記制御回路が前記第１のタイミングと異なる第２タイミングに前記制御パルスを前記第１の選択ゲート（４２）を通して前記位相差検出回路に出力するとともに、前記第１の代用パルスを前記出力切替手段（３５）および前記第１の波形整形器を通して前記第２の選択ゲートに与えて前記第２の選択ゲート（４１）から前記第２パルスを前記位相差検出回路に出力させて前記第１の代用パルスに対応する前記位相差を検出させて、かつ前記制御パルスの出力後一定期間（Ｔｓ）経過後にて前記第２の代用パルスを前記第２の選択ゲート（４１）に与えて前記第２の選択ゲート（４１）から前記第２パルスを前記位相差検出回路に出力させて前記第２の代用パルスに対応する前記位相差を検出させるものであり、
前記受光パルスに対応する前記位相差をＤａとし、前記第１の代用パルスに対応する位相差をＤｂとし、前記第２の代用パルスに対応する位相差をＤｅとし、前記正規化データとして（Ｄａ−Ｄｂ）／Ｄｅを求めるデータ演算回路（３４）を備えることを特徴とするセンサ用信号処理回路。
【請求項２】
前記第１、第２の選択ゲート（４１、４２）は、ＯＲゲートであることを特徴とする請求項１に記載のセンサ用信号処理回路。
【請求項３】
前記出力切替手段（３５）は、前記受光素子（１１）および前記制御回路（３６）のうちいずれか一方と前記第１の波形整形器（３１）との間を接続し、他方と前記第１の波形整形器（３１）との間を開放するスイッチであり、
前記制御回路が前記スイッチを制御して前記受光素子（１１）と前記第１の波形整形器（３１）との間を接続し、前記制御回路と前記第１の波形整形器（３１）との間を開放したときに、前記受光素子から出力される受光パルスが前記スイッチを通して前記第１の波形整形器に出力され、
前記制御回路が前記スイッチを制御して前記受光素子（１１）と前記第１の波形整形器（３１）との間を開放し、前記制御回路と前記第１の波形整形器（３１）との間を接続したときに、前記制御回路から出力される第１の代用パルス（ＰＣ１）が前記スイッチを通して前記第１の波形整形器に出力されるようになっていることを特徴とする請求項１または２に記載のセンサ用信号処理回路。
【請求項４】
前記受光パルスのピーク電圧をサンプリングして、出力電圧を前記サンプリングした電圧にホールドするピークホールド回路（５０）と、
前記受光パルスのボトム電圧をサンプリングして、出力電圧を前記サンプリングした電圧にホールドするボトムホールド回路（５１）と、
前記制御回路（３６）から出力される前記第１の代用パルスを受けると、ピーク電圧が前記ピークホールド回路の出力電圧と同一で、かつボトム電圧が前記ボトムホールド回路の出力電圧と同一である前記第１の代用パルスを前記出力切替手段（３５）に出力する第２の波形整形回路（５２〜５５）と、を備えることを特徴とする請求項１ないし３のいずれか１つに記載のセンサ用信号処理回路。
【請求項５】
前記制御回路（３６）が複数回、前記トリガ信号を前記発光素子に出力することにより前記発光素子から複数回、光を出射させて、前記受光素子が複数回、前記反射光を受光してこの受光毎に前記受光パルスを前記ピークホールド回路および前記ボトムホールド回路に出力するようになっており、
前記ピークホールド回路は、前記受光パルス毎に前記受光パルスのピーク電圧をサンプリングするようになっており、
前記ボトムホールド回路は、前記受光パルス毎に前記受光パルスのボトム電圧をサンプリングするようになっており、
前記ピークホールド回路から前記サンプリング毎に出力される出力電圧の平均値を示す平均電圧値を出力する第１の平均化処理回路（５６）と、
前記ボトムホールド回路から前記サンプリング毎に出力される出力電圧の平均値を示す平均電圧値を出力する第２の平均化処理回路（５７）と、
前記制御回路（３６）から出力される前記第１の代用パルスを受けると、ピーク電圧が前記第１の平均化処理回路（５６）の出力電圧と同一で、かつボトム電圧が前記第２の平均化処理回路（５７）の出力電圧と同一である前記第１の代用パルスを前記出力切替手段（３５）に出力する第３の波形整形回路（５２〜５５）と、を備えることを特徴とする請求項１ないし３のいずれか１つに記載のセンサ用信号処理回路。
【請求項６】
前記一定期間の間にて光が伝搬する距離をＬとしたとき、Ｌ×｛（Ｄａ−Ｄｂ）／Ｄｅ｝／２を前記センサと前記障害物との間の距離として算出する距離算出手段（３４）を備えることを特徴とする請求項１ないし５のいずれか１つに記載のセンサ用信号処理回路。
【請求項７】
光を出射する発光素子（１０）と、障害物に反射される反射光を受光して受光パルスを出力する受光素子（１１）とを備えるセンサの出力信号に基づいて、前記発光素子が光を出射してから前記受光素子が受光するのに要する時間を正規化した正規化データを演算するセンサ用信号処理回路であって、
リング状に連結してなる複数の遅延素子を有するリング回路において、第１パルス（ＰＡ）の周回を開始させた後に入力される第２パルス（ＰＢ）の入力タイミングにおける前記第１パルスの周回位置と前記第１パルスの周回回数とを特定し、この特定される周回位置と前記周回回数とに基づいて前記第１パルスと前記第２パルスとの間の位相差を検出する位相差検出回路（３２）と、
前記発光素子に対して光を出射させるためのトリガ信号、前記リング回路で前記第１パルスの周回を開始させるための制御パルス、および前記受光パルスに代わる第１、第２の代用パルスをそれぞれ出力する制御回路（３６）と、
前記受光素子からの受光パルス、および前記制御回路からの前記第１、第２の代用パルス（ＰＣ１、ＰＣ２）とのうちいずれか１つのパルスを出力する出力切替手段（３５）と、
前記出力切替手段から出力されるパルスを波形整形してこの波形整形されたパルスを前記第２パルスとして前記位相差検出回路に出力する第１の波形整形器（３１）とを備え、
前記制御回路は、第１のタイミングに前記制御パルスを前記位相差検出回路に出力し、前記リング回路にて前記第１パルスの周回を開始させるとともに、前記発光素子に前記トリガ信号を出力して、前記第１の波形整形器により前記受光パルスに基づく前記第２パルスを前記位相差検出回路に出力させて前記位相差検出回路により前記受光パルスに対応する前記位相差を検出させて、また前記制御回路が前記第１のタイミングと異なる第２タイミングで前記制御パルスを前記位相差検出回路に出力するとともに、前記受光パルスに代わる前記第１の代用パルス（ＰＣ１）を前記出力切替手段（３５）および前記第１の波形整形器（３１）を通して前記位相差検出回路に出力して前記第１の代用パルスに対応する前記位相差を検出させて、かつ前記第１パルスの周回開始後一定期間（Ｔｓ）経過後にて前記第２の代用パルス（ＰＣ２）を前記出力切替手段および前記第１の波形整形器を通して前記位相差検出回路に出力して前記第２の代用パルスに対応する前記位相差を検出させて、
前記波形整形後の受光パルスに対応する前記位相差をＤａとし、前記第１の代用パルスに対応する前記位相差をＤｂとし、前記第２の代用パルスに対応する前記位相差をＤｃとし、前記正規化データとして、（Ｄａ−Ｄｂ）／（Ｄｃ−Ｄｂ）を求めるデータ演算回路（３４）を備えることを特徴とするセンサ用信号処理回路。
【請求項８】
前記一定期間の間にて光が伝搬する距離をＬとしたとき、Ｌ×｛（Ｄａ−Ｄｂ）／（Ｄｃ−Ｄｂ）｝／２を前記センサと前記障害物との間の距離として算出する距離算出手段（３４）を備えることを特徴とする請求項７に記載のセンサ用信号処理回路。
【請求項９】
前記第１の波形整形器（３１）は、前記受光素子から出力される信号が所定値以上であるときに出力信号がハイレベルになり、前記受光素子から出力される信号が所定値未満であるときには前記出力信号がローレベルになるものであることを特徴とする請求項１ないし８のいずれか１つに記載のセンサ用信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサ用信号処理回路、およびこれを用いた車両用安全運転装置に関するものである。
【背景技術】
【０００２】
従来、複数の遅延素子をリング状に連結してなるリング遅延パルス発生回路を備え、このリング遅延パルス発生回路にパルスＰＡの周回を開始させた後に、パルスＰＢをリング遅延パルス発生回路に入力して、パルスＰＢの入力タイミングにおけるパルスＰＡとパルスＰＢとの間の位相差を符号化するパルス位相差符号化回路がある（例えば、特許文献１参照）。
【０００３】
このものによれば、リング遅延パルス発生回路において、パルスＰＡが周回を開始してからその後パルスＰＢが入力されるまでの時間を上記位相差として測定することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−２８３８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明者は、上記位相差に含まれる測定誤差を小さくすることに着目し、上記特許文献１のパルス位相差符号化回路を用いて、レーザダイオードからレーザ光を発射させてからフォトダイオードで反射レーザ光が受光される迄の時間を測定し、この測定された時間（以下、測定時間という）を基準値で正規化した正規化データを求めることを検討した。
【０００６】
例えば、制御回路がレーザダイオードからレーザ光を発射させるとともに、リング遅延パルス発生回路においてパルスＰＡの周回を開始させて、その後、反射レーザ光がフォトダイオードで受光されてフォトダイオードから出力される受光パルスをパルスＰＢとしてパルス位相差符号化回路に出力させれば、パルスＰＡとパルスＰＢとの間の位相差を測定時間として求めることができる。
【０００７】
ここで、フォトダイオードから出力される受光パルスには、外来ノイズが重畳される場合がある。このため、受光パルスの波形を整形するための波形整形回路をパルス位相差符号化回路とフォトダイオードとの間に設ける必要がある。しかし、受光パルスが波形整形回路を受信されてから波形整形回路から受光パルスが出力されるまでに遅延時間が生じる。このため、測定時間は、遅延時間に起因する測定誤差を含むことになる。したがって、単純に測定時間を基準値で正規化しただけでは、正規化データが測定誤差を含むことになる。これに加えて、波形整形回路で生じる遅延時間は、波形整形回路の温度変化により変化する。このため、正規化データに含まれる測定誤差は、波形整形回路の温度変化により変化することになる。
【０００８】
本発明は上記点に鑑みて、光を出射してから反射光を受光するまでに要する時間を正規化した正規化データを求めるセンサ用信号処理回路において、正規化データに含まれる測定誤差を減らすことを第１の目的とし、正規化データを用いて、車両の安全な走行を図るようにする車両用安全運転装置を提供することを第２の目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１に記載の発明では、制御回路（３６）は、発光素子にトリガ信号を出力するとともに、第１タイミングに制御パルスを第１の選択ゲート（４２）を通して位相差検出回路に出力し、第２の選択ゲート（４１）により受光パルスに基づく第２パルスを位相差検出回路に出力させて受光パルスに対応する位相差を検出させ、
制御回路が前記第１のタイミングと異なる第２タイミングに制御パルスを第１の選択ゲート（４２）を通して位相差検出回路に出力するとともに、第１の代用パルスを出力切替手段（３５）および第１の波形整形器を通して第２の選択ゲートに与えて第２の選択ゲート（４１）から第２パルスを位相差検出回路に出力させて第１の代用パルスに対応する位相差を検出させて、かつ制御パルスの出力後一定期間（Ｔｓ）経過後にて第２の代用パルスを第２の選択ゲート（４１）に与えて第２の選択ゲート（４１）から第２パルスを位相差検出回路に出力させて第２の代用パルスに対応する位相差を検出させるものであり、
受光パルスに対応する位相差をＤａとし、第１の代用パルスに対応する位相差をＤｂとし、第２の代用パルスに対応する位相差をＤｅとし、正規化データとして（Ｄａ−Ｄｂ）／Ｄｅを求めるデータ演算回路（３４）を備えることを特徴とする。
【００１０】
請求項１に記載の発明によれば、位相差Ｄｅは、上記一定期間の間にて第１パルスと第２パルスとの間に生じる位相差を示している。そして、制御回路は、第２の代用パルスを第１の波形整形器を迂回して第１の選択ゲート（４２）に与えている。このため、位相差Ｄｅは、第１の波形整形器の測定誤差を含んでいない。
【００１１】
位相差Ｄｂは、受光パルスが第１の波形整形器に受信されてから第１の波形整形器から受光パルスが出力されるまでの遅延時間（すなわち、測定誤差）を示している。このため、位相差Ｄａから位相差Ｄｂを引くことにより、位相差Ｄａから第１の波形整形器の遅延時間に起因する測定誤差を除去することができる。
【００１２】
ここで、位相差検出回路により求められる位相差Ｄａ、Ｄｂ、Ｄｅは、温度変化等の外乱に起因した測定誤差を含む。
【００１３】
そこで、（Ｄａ−Ｄｂ）をＤｅで除算することにより、正規化データにおいて、位相差検出回路の測定誤差を相殺することができる。したがって、正規化データから、第１の波形整形器の測定誤差および位相差検出回路の測定誤差を除くことができる。このため、正規化データに含まれる測定誤差を減らすことができる。
【００１４】
さらに、請求項１に記載の発明では、制御回路は、第２の代用パルスを第１の波形整形器を迂回して位相差検出回路に出力するために、第２の選択ゲート（４１）を用いている。このため、第２の選択ゲート（４１）が受光パルスおよび第１の代用パルスのうち一方のパルスを受信した後に第２パルスが第２の選択ゲート（４１）から出力されるまでに遅延時間が生じるものの、制御回路と位相差検出回路との間にも第１の選択ゲート（４２）が配置されている。このため、第１の選択ゲートが制御パルスを受信してから制御パルスが第１の選択ゲート（４２）から出力されるまでに遅延時間が生じる。ここで、第１、第２の選択ゲートは、互いに同一の回路構成を有している。このため、第１の選択ゲートで生じる遅延時間と第２の選択ゲートで生じる遅延時間とは同一時間になる。したがって、位相差検出回路に求められる位相差において、第２の選択ゲートで生じる遅延時間が、第１の選択ゲートで生じる遅延時間によって相殺される。よって、第２の選択ゲートで生じる遅延時間が原因で、位相差検出回路により求められる位相差に誤差が生じない。これにより、第１、第２の選択ゲートで生じる遅延時間に起因した測定誤差が正規化データに含まれることを避けることができる。
【００１５】
請求項４に記載の発明では、受光パルスのピーク電圧をサンプリングして、出力電圧をサンプリングした電圧にホールドするピークホールド回路（５０）と、
受光パルスのボトム電圧をサンプリングして、出力電圧をサンプリングした電圧にホールドするボトムホールド回路（５１）と、
制御回路（３６）から出力される第１の代用パルスを受けると、ピーク電圧がピークホールド回路の出力電圧と同一で、かつボトム電圧がボトムホールド回路の出力電圧と同一である第１の代用パルスを出力切替手段（３５）に出力する第２の波形整形回路（５２〜５５）と、を備えることを特徴とする。
【００１６】
請求項４に記載の発明によれば、出力切替手段から第１の波形整形器に出力される第１の代用パルスのピーク電圧が受光パルスのピーク電圧と同一なり、第１の代用パルスのボトム電圧が受光パルスのボトム電圧と同一になる。このため、
第１の波形整形器に第１の代用パルスが入力されてから第１の波形整形器から第１の代用パルスが出力されるのに生じる遅延時間を、第１の波形整形器に受光パルスが入力されてから第１の波形整形器から受光パルスが出力されるのに生じる遅延時間に近づけることができる。このため、第１の代用パルスに対応する位相差（Ｄｂ）の精度を高めることができる。
【００１７】
請求項５に記載の発明では、ピークホールド回路からサンプリング毎に出力される出力電圧の平均値を示す平均電圧値を出力する第１の平均化処理回路（５６）と、
ボトムホールド回路からサンプリング毎に出力される出力電圧の平均値を示す平均電圧値を出力する第２の平均化処理回路（５７）と、
制御回路（３６）から出力される第１の代用パルスを受けると、ピーク電圧が第１の平均化処理回路（５６）の出力電圧と同一で、かつボトム電圧が第２の平均化処理回路（５７）の出力電圧と同一である第１の代用パルスを出力切替手段（３５）に出力する第３の波形整形回路（５２〜５５）と、を備えることを特徴とする。
【００１８】
請求項５に記載の発明によれば、第１の代用パルスのピーク電圧が第１の平均化処理回路（５６）の出力電圧と同一になり、第１の代用パルスのボトム電圧が第２の平均化処理回路（５７）の出力電圧と同一になる。このため、第１の波形整形器で生じる第１の代用パルスの遅延時間を、第１の波形整形器で生じる受光パルス遅延時間に対してより一層に近づけることができる。これにより、第１の代用パルスに対応する位相差（Ｄｂ）の精度を、より一層高めることができる。
【００１９】
請求項６に記載の発明では、一定期間の間にて光が伝搬する距離（理論値）をＬとしたとき、Ｌ×｛（Ｄａ−Ｄｂ）／Ｄｅ｝／２をセンサと障害物との間の距離として算出する距離算出手段（３４）を備えることを特徴とする。
【００２０】
請求項６に記載の発明によれば、請求項１に記載の発明で求められる｛（Ｄａ−Ｄｂ）／Ｄｅ｝を用いてセンサと障害物との間の距離を求めているので、精度良く距離を求めることができる。
【００２１】
請求項７に記載の発明では、第１のタイミングに制御パルスを位相差検出回路に出力し、リング回路にて第１パルスの周回を開始させるとともに、発光素子にトリガ信号を出力して、第１の波形整形器により受光パルスに基づく第２パルスを位相差検出回路に出力させて位相差検出回路により受光パルスに対応する位相差を検出させて、また制御回路が第１のタイミングと異なる第２タイミングで制御パルスを位相差検出回路に出力するとともに、受光パルスに代わる第１の代用パルス（ＰＣ１）を出力切替手段（３５）および第１の波形整形器（３１）を通して位相差検出回路に出力して第１の代用パルスに対応する位相差を検出させて、かつ第１パルスの周回開始後一定期間（Ｔｓ）経過後にて第２の代用パルス（ＰＣ２）を出力切替手段および第１の波形整形器を通して位相差検出回路に出力して第２の代用パルスに対応する位相差を検出させて、
波形整形後の受光パルスに対応する位相差をＤａとし、第１の代用パルスに対応する位相差をＤｂとし、第２の代用パルスに対応する位相差をＤｃとし、正規化データとして、（Ｄａ−Ｄｂ）／（Ｄｃ−Ｄｂ）を求めるデータ演算回路（３４）を備えることを特徴とする。
【００２２】
請求項７に記載の発明によれば、位相差Ｄｂは、受光パルスが第１の波形整形器に受信されてから第１の波形整形器から受光パルスが出力されるまでの遅延時間を示している。このため、位相差Ｄａから位相差Ｄｂを引くことにより、位相差Ｄａから遅延時間に起因する測定誤差を除去することができる。位相差Ｄｃから位相差Ｄｂを引くことにより、位相差Ｄｃから遅延時間に起因する測定誤差を除去することができる。
【００２３】
ここで、位相差Ｄａは、発光素子が光を出射してから受光素子が受光するのに要する光伝搬時間を示している。位相差Ｄｃは、上記一定期間の間にて第１パルスと第２パルスとの間に生じる位相差を示している。
【００２４】
そして、位相差検出回路により求められる位相差は、温度変化等の外乱に起因した測定誤差を含むことがある。
【００２５】
そこで、（Ｄａ−Ｄｂ）を（Ｄｃ-Ｄｂ）で除算することにより、正規化データにおいて、位相差検出回路の測定誤差を相殺することができる。したがって、光伝搬時間を正規化した正規化データから、第１の波形整形器の測定誤差および位相差検出回路の測定誤差を除くことができる。このため、正規化データに含まれる測定誤差を減らすことができる。
【００２６】
請求項８に記載の発明では、一定期間の間にて光が伝搬する距離をＬとしたとき、Ｌ×｛（Ｄａ−Ｄｂ）／（Ｄｃ−Ｄｂ）｝／２をセンサと障害物との間の距離として算出する距離算出手段（３４）を備えることを特徴とする。
【００２７】
請求項８に記載の発明によれば、請求項７に記載の発明で求められる｛（Ｄａ−Ｄｂ）／（Ｄｃ-Ｄｂ）｝を用いてセンサと障害物との間の距離を求めているので、精度良く距離を求めることができる。
【００３２】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００３３】
【図１】本発明の第１実施形態におけるセンサ用信号処理回路の回路構成を示す図である。
【図２】図１中のパルス位相差符号化回路の回路構成を示す図である。
【図３】図１のセンサ用信号処理回路の作動を説明するためのタイミングチャートである。
【図４】本発明の第２実施形態におけるセンサ用信号処理回路の回路構成を示す図である。
【図５】図４中のピークホールド回路の回路構成を示す図である。
【図６】図４中のボトムホールド回路の回路構成を示す図である。
【図７】図４のセンサ用信号処理回路の作動を説明するためのタイミングチャートである。
【図８】上記ボトムホールド回路の作動を説明するためのタイミングチャートである。
【図９】上記ピークホールド回路の作動を説明するためのタイミングチャートである。
【図１０】本発明の第３実施形態におけるセンサ用信号処理回路の回路構成を示す図である。
【図１１】図１０の平均化処理回路の回路構成を示す図である。
【図１２】図１０の平均化処理回路の作動を説明するためのタイミングチャートである。
【図１３】図１０の平均化処理回路の作動を説明するためのタイミングチャートである。
【図１４】本発明の第４実施形態におけるセンサ用信号処理回路の回路構成を示す図である。
【図１５】図１４のセンサ用信号処理回路の作動を説明するためのタイミングチャートである。
【図１６】本発明の第５実施形態における車載システムの全体構成を示す図である。
【図１７】図１６のＶＳＣ_ＥＣＵにおける制御処理を示す図である。
【発明を実施するための形態】
【００３４】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
【００３５】
（第１実施形態）
図１は、本発明の第１実施形態に係るセンサ用信号処理回路が適用される自動車用の測距システム_ＥＣＵ１００の回路構成を示す図である。
【００３６】
測距システム_ＥＣＵ１００は、自車両の前方の障害物（例えば、前方車両）と距離センサ（自車両）との間の距離を測定するためのものである。自車両とは、測距システム_ＥＣＵ１００が搭載される自動車である。前方車両とは、自車両に対してその進行方向前側に位置する自動車である。
【００３７】
具体的には、測距システム_ＥＣＵ１００は、ダイオード１０、フォトダイオード１１、オペアンプ１３、ｎＭＯＳトランジスタ１４、抵抗素子Ｒ１、およびセンサ用信号処理回路２０を備える。
【００３８】
ダイオード１０は、発光素子を構成するもので、電源Ｖｄｄとグランドとの間において接続されて、例えば光出射部を車両前方に向けて配置されている。ダイオード１０は、レーザ光を出射するレーザダイオードである。ｎＭＯＳトランジスタ１４は、ダイオード１０とグランドとの間に配置されて、ダイオード１０とグランドとの間を接続、或いは開放する。
【００３９】
フォトダイオード１１は、受光素子を構成するもので、ダイオード１０から出射されて障害物により反射される反射レーザ光を検出するためのもので、電源Ｖｄｄとグランドとの間に配置されている。抵抗素子Ｒ１は、受光ダイオード１１とグランドとの間に配置されている。
【００４０】
本実施形態のダイオード１０およびフォトダイオード１１は、距離センサを構成している。
【００４１】
オペアンプ１３は、その反転入力端子（−）が出力端子に接続されてインピーダンス変換する回路を構成するもので、抵抗素子Ｒ１の両端子間の電圧をセンサ用信号処理回路２０の受光端子６０に出力する。オペアンプ１３の非反転入力端子（＋）には、フォトダイオード１１および抵抗素子Ｒ１の間の共通接続端子１５が接続されている。
【００４２】
センサ用信号処理回路２０は、Ｄ／Ａコンバータ３０、コンパレータ３１、パルス位相差符号化回路３２、演算処理回路３４、スイッチ３５、制御回路３６、ＯＲゲート４１、４２から構成されている。
【００４３】
Ｄ／Ａコンバータ３０は、予め定められたデジタルデータをアナログ信号に変換してコンパレータ３１の反転入力端子（−）に与える。Ｄ／Ａコンバータ３０の出力電圧は、後述するように、コンパレータ３１においてその非反転入力端子（＋）に与える入力電圧の大小を比較するための閾値として用いられる。コンパレータ３１は、後述するように、スイッチ３５から出力される信号を波形整形する波形整形器を構成する。
【００４４】
パルス位相差符号化回路３２は、その入力端子ＰＡに対してＯＲゲート４２から与えられる制御信号の立ち上がりタイミングから、入力端子ＰＢに対してＯＲゲート４１から与えられる信号の立ち上がりタイミングまでの位相差（時間）を２進数のデジタル信号に符号化する位相差検出回路である。すなわち、パルス位相差符号化回路３２は、その入力端子ＰＡに対してＯＲゲート４２から制御パルスが与えられてから、入力端子ＰＢに対してＯＲゲート４１からパルスＰＢが与えられるまでの位相差を検出することになる。
【００４５】
具体的には、パルス位相差符号化回路３２は、上述の特許文献１を構成するリング遅延パルス発生回路１、カウンタ２、データラッチ回路３、４、遅延回路５、パルスセレクタ６、エンコーダ７、およびマルチプレクサ８を有するパルス位相差符号化回路（図２参照）に対して、リセット信号ＲＳＴによりカウンタ２およびデータラッチ回路３、４を初期化する回路構成を追加したものである。
【００４６】
ここで、カウンタ２およびデータラッチ回路３、４にリセット信号ＲＳＴを与えてカウンタ２およびデータラッチ回路３、４をリセットすることは周知の技術である。このため、本実施形態のパルス位相差符号化回路３２と上述の特許文献１のパルス位相差符号化回路とは実質的に同様であると考えられる。そこで、本実施形態のパルス位相差符号化回路３２の具体的な説明を省略する。
【００４７】
ここで、リング遅延パルス発生回路１は、リング状に連結してなる複数の信号遅延素子を有して、後述するように入力されるパルスＰＡを周回させるリング回路を構成する。カウンタ２は、パルスＰＡをリング遅延パルス発生回路１に入力後にリング遅延パルス発生回路１にてパルスＰＡが周回した回数をカウントする。データラッチ回路３、４は、リング遅延パルス発生回路１においてパルスＰＡの入力後に入力されるパルスＰＢの入力タイミングにおけるパルスＰＡの周回回数を特定する。マルチプレクサ８は、データラッチ回路３、４の出力信号Ｄ１、Ｄ２のうち一方の出力信号をＨＢとして出力する。パルスセレクタ６は、リング遅延パルス発生回路１においてパルスＰＢの入力タイミングにおけるパルスＰＡの周回位置を特定してこの特定される周回位置を示す信号をエンコーダ７に出力する。エンコーダ７は、パルスセレクタ６の出力信号を２進数のデジタル信号に符号化してＬＢとして出力するものである。ＬＢは、パルス位相差符号化回路３２から出力される位相差データＤ１のうち下位ビットを構成するものであり、ＨＢは位相差データＤ１のうち上位ビットを構成するものである。
【００４８】
また、図１の演算処理回路３４は、パルス位相差符号化回路３２によって求められる位相差を用いて、ダイオード１０がレーザ光を出射してからフォトダイオード１１が反射レーザを受光するのに要する光伝搬時間の正規化データを演算するとともに、この正規化データに基づいて距離センサと障害物との間の距離を算出する。
【００４９】
スイッチ３５は、出力切替手段を構成するもので、オペアンプ１３および制御回路３６のうち一方とコンパレータ３１の非反転入力端子（＋）との間を開放し、オペアンプ１３および制御回路３６のうち一方以外の他方とコンパレータ３１の非反転入力端子（＋）との間を接続する。
【００５０】
制御回路３４は、パルス位相差符号化回路３２、演算処理回路３４、およびスイッチ３５を制御する。
【００５１】
ＯＲゲート４１は、第１、第２の入力端子を備える。ＯＲゲート４１の第１の入力端子には、コンパレータ３１の出力端子が接続されている。ＯＲゲート４１の第２の入力端子には、制御回路３６の出力端子ＰＣ２が接続されている。ＯＲゲート４２は、第１、第２の入力端子を備えている。ＯＲゲート４２の第１の入力端子には、制御回路３６の出力端子が接続されている。ＯＲゲート４２の第２の入力端子にはグランドが接続されることにより、ＯＲゲート４２の第２の入力端子に入力される信号レベルがローレベルに設定される。
【００５２】
次に、本実施形態の測距システム_ＥＣＵ１００の作動について図３を参照して説明する。図３（ａ）〜（Ｌ）はタイミングチャートを示し、（ａ）は発光トリガ、（ｂ）はパルス位相差符号化回路の入力端子ＰＡの電圧変化、（ｃ）は受光信号、（ｄ）はスイッチ３５の入力端子ＰＣの電圧変化、（ｅ）は制御回路３６の出力端子ＰＣ２の電圧変化、（ｆ）はパルス位相差符号化回路の入力端子ＰＢの電圧変化、（ｇ）は選択信号ＳＥＬ、（ｈ）はパルス位相差符号化回路から出力される位相差データ（図中Ｄと記す）、（ｉ）はリセット信号（ＲＳＴ）、（ｊ）はリセット信号（ＲＳＴ１）、（ｋ）はデータロード信号（ＬＯＡＤ）、（Ｌ）は演算許可信号（ＥＮＡ）を示している。
【００５３】
まず、制御回路３６は、パルス位相差符号化回路３２にリセット信号ＲＳＴとしてパルス信号（図３（ｉ）参照）を出力する。このため、パルス位相差符号化回路３２が初期化される。これに加えて、制御回路３６は、演算処理回路３４にリセット信号ＲＳＴ１としてパルス信号（図３（ｊ）参照）を出力する。これにより、演算処理回路３４が初期化される。
【００５４】
次に、制御回路３６は、ローレベルの選択信号ＳＥＬ（図３（ｇ）参照）をスイッチ３５に出力する。したがって、スイッチ３５は、オペアンプ１３の出力端子とコンパレータ３１の非反転入力端子（＋）との間を接続し、かつ制御回路３６の出力端子とコンパレータ３１の非反転入力端子（＋）との間を開放する。
【００５５】
次に、制御回路３６は、タイミングｔ１において、発光トリガとしてのパルス（図３（ａ）参照）を発光トリガ端子６１を介してｎＭＯＳトランジスタ１４のゲート端子に出力する。このため、ｎＭＯＳトランジスタ１４は、発光トリガに基づいて所定期間の間オンする。このため、電源Ｖｄｄからダイオード１０およびｎＭＯＳトランジスタ１４を通してグランドに電流が流れる。よって、ダイオード１０がレーザ光を出射する。
【００５６】
これに加えて、制御回路３６は、タイミングｔ１において、ＯＲゲート４２の第１の入力端子に出力する制御信号レベルをローレベル（Ｌｏ）からハイレベル（Ｈｉ）に変化させる。すなわち、制御回路３６は、タイミングｔ１において、ＯＲゲート４２の第１の入力端子に制御パルスを出力することになる。このとき、ＯＲゲート４２の第２の入力端子がグランドに接続されて、第２の入力端子に入力される信号レベルがローレベルに設定されている。このため、ＯＲゲート４２は、制御回路３６から制御パルスを受けると、パルス位相差符号化回路３２の入力端子ＰＡに出力する制御信号レベルをローレベルからハイレベルに変化させる（図３（ｂ）参照）。すなわち、ＯＲゲート４２がパルス位相差符号化回路３２の入力端子ＰＡに制御パルスを出力することになる。このため、パルス位相差符号化回路３２のリング遅延パルス発生回路１において、パルスＰＡが周回を開始することになる。
【００５７】
一方、ダイオード１０から出射されるレーザ光が障害物に反射されて、この反射されたレーザ光がフォトダイオード１１において受光されると、電源Ｖｄｄからフォトダイオード１１および抵抗素子Ｒ１を通してグランドにパルス電流が流れる。このため、フォトダイオード１１と抵抗素子Ｒ１との間の共通接続端子１５とグランドとの間の電圧が上昇する。すなわち、フォトダイオード１１から受光パルスが抵抗素子Ｒ１に出力されることになる。
【００５８】
これに伴い、オペアンプ１３から受光端子６０およびスイッチ３５を通してコンパレータ３１の非反転入力端子（＋）に与えられる受光信号の信号レベルがハイレベルになる（図３（ｃ）参照）。すなわち、オペアンプ１３が、受光パルスを受光端子６０およびスイッチ３５を通してコンパレータ３１の非反転入力端子（＋）に出力することになる。
【００５９】
このように出力される受光パルスによって、コンパレータ３１の非反転入力端子（＋）の入力電圧が反転入力端子（−）の入力電圧より所定期間の間だけ、高くなる。
【００６０】
このため、コンパレータ３１からＯＲゲート４１の第１の入力端子に与えられる信号レベルが所定期間の間だけ、ハイレベルになる。すなわち、コンパレータ３１は、オペアンプ１３から出力される受光パルスを波形整形してこの波形整形したパルスをＯＲゲート４１の第１の入力端子に出力することになる。このとき、制御回路３６の出力端子ＰＣ２からＯＲゲート４１の第２の入力端子に与えられる信号レベルはローレベルになっている。
【００６１】
これにより、ＯＲゲート４１は、コンパレータ３１から出力されるハイレベルの信号に応じて、パルス位相差符号化回路３２の入力端子ＰＢに対する出力信号のレベルをローレベルからハイレベルに変化させる（図３（ｆ）参照）。すなわち、ＯＲゲート４１がパルス位相差符号化回路３２の入力端子ＰＢに対してパルスＰＢを出力することになる。これに伴い、パルス位相差符号化回路３２は、リング遅延パルス発生回路１へのパルスＰＢの入力タイミングにおけるパルスＰＡの周回位置とパルスＰＡの周回回数とをそれぞれ特定し、この特定される周回位置と周回回数とに基づいてパルスＰＡとパルスＰＢとの間の位相差Ｄａを検出し、この検出される位相差Ｄａを演算処理回路３４に出力する。
【００６２】
次に、制御回路３６は、データロード信号ＬＯＡＤを演算処理回路３４に出力する。このため、演算処理回路３４は、パルス位相差符号化回路３２から出力される位相差Ｄａを読み込む。
【００６３】
ここで、位相差Ｄａには、ダイオード１０がレーザ光を出射してから、障害物により反射されたレーザ光をフォトダイオード１１で受光するまでに要する光伝搬時間を示すものである。しかし、位相差Ｄａには、コンパレータ３１により受光パルスを波形整形する際に生じる遅延時間（すなわち、コンパレータ３１に受光パルスが入力されてからコンパレータ３１から受光パルスが出力されるまでの遅延時間）が含まれる。そこで、次のように、位相差Ｄａを含まれる遅延時間を求める。
【００６４】
まず、制御回路３６は、パルス位相差符号化回路３２にリセット信号ＲＳＴとしてハイレベル信号（図３（ｉ）参照）を出力する。このため、パルス位相差符号化回路３２が再び初期化される。これに加えて、制御回路３６は、選択信号ＳＥＬの信号レベルをローレベルからハイレベルに変化させる（図３（ｇ）参照）。したがって、スイッチ３５は、選択信号ＳＥＬの信号レベルの変化に応じて、オペアンプ１３の出力端子とコンパレータ３１の非反転入力端子（＋）との間を開放し、かつ制御回路３６の出力端子とコンパレータ３１の非反転入力端子（＋）との間を接続する。
【００６５】
次に、制御回路３６は、タイミングｔ２において、再び、ＯＲゲート４２の第１の入力端子に出力する制御信号レベルをローレベル（Ｌｏ）からハイレベル（Ｈｉ）に変化させる。すなわち、制御回路３６は、タイミングｔ２において、ＯＲゲート４２の第１の入力端子に制御パルスを出力することになる。このため、ＯＲゲート４２は、制御回路３６から制御パルスを受けると、パルス位相差符号化回路３２の入力端子ＰＡに出力する制御信号レベルをローレベルからハイレベルに変化させる（図３（ｂ）参照）。すなわち、ＯＲゲート４２がパルス位相差符号化回路３２の入力端子ＰＡに制御パルスを出力することになる。このため、パルス位相差符号化回路３２のリング遅延パルス発生回路１において、パルスＰＡが周回を開始することになる。
【００６６】
これに加えて、制御回路３６は、タイミングｔ２において、受光パルスに代わる代用パルスＰＣ１（図３（ｄ）参照）をスイッチ３５を介してコンパレータ３１の非反転入力端子（＋）に出力する。
【００６７】
このように出力される代用パルスＰＣ１によって、コンパレータ３１の非反転入力端子（＋）の入力電圧が反転入力端子（−）の入力電圧より所定期間の間だけ、高くなる。このことにより、代用パルスＰＣ１がコンパレータ３１によって波形整形されてこの波形整形された代用パルスＰＣ１がＯＲゲート４１の第１の入力端子に出力されることになる。このとき、制御回路３６の出力端子ＰＣ２からＯＲゲート４１の第２の入力端子に与えられる信号レベルはローレベルになっている。
【００６８】
これにより、ＯＲゲート４１は、コンパレータ３１から出力される代用パルスＰＣ１に応じて、パルス位相差符号化回路３２の入力端子ＰＢに対する出力信号のレベルをローレベルからハイレベルに変化させる（図３（ｆ）参照）。すなわち、ＯＲゲート４１がパルス位相差符号化回路３２の入力端子ＰＢに対してパルスＰＢを出力することになる。
【００６９】
これに伴い、パルス位相差符号化回路３２は、リング遅延パルス発生回路１へのパルスＰＢの入力タイミングにおけるパルスＰＡの周回位置とパルスＰＡの周回回数とをそれぞれ特定し、この特定される周回位置と周回回数とに基づいてパルスＰＡとパルスＰＢとの間の位相差Ｄｂを検出し、この検出される位相差Ｄｂを演算処理回路３４に出力する。
【００７０】
次に、制御回路３６は、データロード信号ＬＯＡＤを演算処理回路３４に出力する。このため、演算処理回路３４は、パルス位相差符号化回路３２から出力される位相差Ｄｂを読み込む。位相差Ｄｂは、上述したように、コンパレータ３１により受光パルスを波形整形する際に生じる遅延時間（すなわち、オフセット時間）を示している。
【００７１】
その後、制御回路３６は、上述のタイミングｔ２から一定期間Ｔｓ（例えば、２μｓｅｃ）経過したタイミングｔ３において、受光パルスに代わる代用パルスＰＣ２（図３（ｅ）参照）をＯＲゲート４１の第２の入力端子に出力する。このとき、コンパレータ３１からＯＲゲート４１の第１の入力端子に出力される信号レベルはローレベルになっている。このため、ＯＲゲート４１は、制御回路３６から代用パルスＰＣ２を受けると、パルス位相差符号化回路３２の入力端子ＰＢに出力する信号レベルをローレベルからハイレベルに変化させる。すなわち、ＯＲゲート４１は、制御回路３６から代用パルスＰＣ２を受けると、パルスＰＢをパルス位相差符号化回路３２の入力端子ＰＢに出力することになる。
【００７２】
これに伴い、パルス位相差符号化回路３２は、リング遅延パルス発生回路１へのパルスＰＢの入力タイミングにおけるパルスＰＡの周回位置とパルスＰＡの周回回数とをそれぞれ特定し、この特定される周回位置と周回回数とに基づいてパルスＰＡとパルスＰＢとの間の位相差Ｄｅを検出し、この検出される位相差Ｄｅを演算処理回路３４に出力する。
【００７３】
その後、制御回路３６は、演算処理回路３４にハイレベルの演算許可信号ＥＮＡを出力する。これに伴い、演算処理回路３４は、パルス位相差符号化回路３２から出力される位相差Ｄｅを読み込む。これに伴い、演算処理回路３４は、位相差Ｄａ、Ｄｂ、Ｄｅを次の数式１に代入して正規化データＤｓを算出する。
【００７４】
Ｄｓ＝（Ｄａ−Ｄｂ）／Ｄｅ・・・・（数式１）
次に、演算処理回路３４は、距離算出手段として、一定期間Ｔｓ（＝タイミングｔ２からタイミングｔ３までの間の期間）の間に光が伝搬する距離をＬとしたとき、ＬおよびＤｓを次の数式２に代入して距離センサと障害物との間の距離Ｚを算出する。
【００７５】
Ｚ＝Ｌ×Ｄｓ÷２・・・・（数式２）
本実施形態では、例えば、一定期間Ｔｓを２μｓｅｃとすると、距離Ｌは６００メートルとなる。
【００７６】
以上説明した本実施形態では、パルス位相差符号化回路３２は、受光パルスに対応する位相差Ｄａ、代用パルスＰＣ１に対応する位相差Ｄｂ、および代用パルスＰＣ２に対応する位相差Ｄｅをそれぞれ求める。
【００７７】
位相差Ｄａは、ダイオード１０からレーザ光が出射されてから反射レーザ光がフォトダイオード１１で受光される迄に要する時間を示している。位相差Ｄｂは、受光パルスがコンパレータ３１に入力されてからコンパレータ３１から受光パルスが出力されるまでに要する遅延時間を示している。位相差Ｄｅは、一定期間Ｔｓ（例えば、２μｓｅｃ）においてパルスＰＡとパルスＰＢとの間で生じた位相差を示すものである。
【００７８】
位相差Ｄａには、受光パルスがコンパレータ３１を通過する際に生じる遅延時間が含まれている。このため、位相差Ｄａから位相差Ｄｂを引くことにより、コンパレータ３１による遅延時間を位相差Ｄａから除くことができる。
【００７９】
ここで、パルス位相差符号化回路３２の温度変化等の外乱により、パルス位相差符号化回路３２において測定誤差が生じる場合がある。このため、パルス位相差符号化回路３２の温度変化等により、パルス位相差符号化回路３２により求められる位相差Ｄａ、Ｄｂ、Ｄｅが変化する場合がある、
そこで、（Ｄａ−Ｄｂ）をＤｅで除算することにより、正規化データＤｓにおいてパルス位相差符号化回路３２の測定誤差を相殺することができる。これにより、正規化データにおいて、コンパレータ３１の測定誤差およびパルス位相差符号化回路３２の測定誤差を除去したものを求めることができる。したがって、正規化データに含まれる測定誤差を減らすことができる。
【００８０】
本実施形態では、センサと障害物との間の距離Ｌを算出する際に、正規化データ｛（Ｄａ−Ｄｂ）／Ｄｅ｝を用いているので、距離Ｌを精度よく求めることができる。
【００８１】
本実施形態では、制御回路３６からの代用パルスＰＣ２をコンパレータ３１を迂回してパルス位相差符号化回路３２の入力端子ＰＢに出力するために、制御回路３６の出力端子ＰＣ２とパルス位相差符号化回路３２の入力端子ＰＢとの間にＯＲゲート４１を配置している。このため、制御回路３６の出力端子ＰＣ２、およびコンパレータ３１の出力端子のうちいずれか一方から出力されるパルスがＯＲゲート４１に入力されてＯＲゲート４１からパルスＰＢが出力させるのに遅延時間が生じるものの、制御回路３６とパルス位相差符号化回路３２の入力端子ＰＡとの間にＯＲゲート４２を設けている。このため、制御回路３６からの制御パルスがＯＲゲート４２に入力されてからＯＲゲート４２から制御パルスが出力されるまでに遅延時間が生じる。
【００８２】
ここで、ＯＲゲート４１、４２は、互いに同一の回路構成を有している。このため、ＯＲゲート４１で生じる遅延時間とＯＲゲート４２で生じる遅延時間とを同一時間にすることができる。よって、位相差Ｄａ、Ｄｂ、Ｄｅにおいて、ＯＲゲート４２に生じる遅延時間をキャンセルすることができる。したがって、ＯＲゲート４１、４２の遅延時間によって、正規化データにおいて測定誤差を増加させることはない。
【００８３】
（第２実施形態）
本第２実施形態では、上述の第１実施形態において、オペアンプ１３から出力される受光パルスのボトム電圧およびピーク電圧を用いて代用パルスＰＣ１のボトム電圧およびピーク電圧を設定する例について説明する。
【００８４】
図４は、本発明の本実施形態に係る自動車用の測距システム_ＥＣＵ１００の回路構成を示す図である。
【００８５】
本実施形態の測距システム_ＥＣＵ１００は、図１の測距システム_ＥＣＵ１００に対してオペアンプ１３の出力信号に基づいて代用パルスＰＣ１のボトム電圧、およびピーク電圧を設定する構成を追加したものである。
【００８６】
そこで、以下、本実施形態と上述の第１実施形態との共通の構成の説明を省略し、互いに相違する構成について説明する。
【００８７】
本実施形態の測距システム_ＥＣＵ１００は、図１の測距システム_ＥＣＵ１００に対して、ピークホールド回路５０、ボトムホールド回路５１、スイッチ５２、５３、ＮＯＴゲート５４、５５が追加されている。
【００８８】
ピークホールド回路５０は、オペアンプ１３から出力される受光パルスのピーク電圧をサンプリングするための回路である。ボトムホールド回路５１は、オペアンプ１３から出力される受光パルスのボトム電圧をサンプリングするための回路である。なお、ピークホールド回路５０およびボトムホールド回路５１の回路構成の詳細は後述する。以下、ピークホールド回路５０およびボトムホールド回路５１を便宜上、簡素化して、ホールド回路５０、５１と記す。
【００８９】
スイッチ５２、５３は、ピークホールド回路５０の出力端子ＰＯＵＴとボトムホールド回路５１の出力端子ＢＯＵＴとの間で直列接続されている。スイッチ５２、５３の間の共通接続端子５８がスイッチ３５の入力端子ＰＣ_Ａに接続されている。
【００９０】
ＮＯＴゲート５４、５５は、受光端子６０とスイッチ５２の制御入力端子との間で直列接続されている。ＮＯＴゲート５４の出力端子がスイッチ５３の制御入力端子に接続されている。
【００９１】
ＮＯＴゲート５４は、制御回路３６の出力端子ＰＣから出力される代用パルスＰＣ１に応じた出力信号をスイッチ５３の制御入力端子に出力する。ＮＯＴゲート５５は、ＮＯＴゲート５４の出力信号に応じた出力信号をスイッチ５２の制御入力端子に出力する。
【００９２】
なお、本実施形態のスイッチ５２、５３、ＮＯＴゲート５４、５５が特許請求の範囲に記載の第２波形整形器を構成している。
【００９３】
次に、ピークホールド回路５０の回路構成について説明する。図５は、ピークホールド回路５０の回路構成の詳細を示す図である。
【００９４】
ピークホールド回路５０は、アナログスイッチ７０、基準電圧発生回路７２、ｎＭＯＳトランジスタ７３、コンデンサ７４、定電流発生回路７５、差動増幅器回路７６、および出力回路７７から構成されている。
【００９５】
アナログスイッチ７０は、ｎＭＯＳトランジスタ７０ａ、ｐＭＯＳトランジスタ７０ｂ、およびＮＯＴゲート７１から構成されるもので、入力端子ＩＮとコンデンサ７４の正極端子との間を開閉するスイッチ回路である。ｎＭＯＳトランジスタ７０ａは、制御回路３６の出力端子ＨＯＬＤ_Ｈから出力されるホールド信号に応じてオン、オフする。ＮＯＴゲート７１は、制御回路３６の出力端子ＨＯＬＤ_Ｈから出力されるホールド信号に応じてｐＭＯＳトランジスタ７０ｂをオン、オフする。
【００９６】
基準電圧発生回路７２は、一定の基準電圧Ｒｅｆ１を出力する。ｎＭＯＳトランジスタ７３は、制御回路３６から入力端子ＩＮＩＴを通して与えられる初期化信号に応じて、基準電圧発生回路７２の出力端子とコンデンサ７４の正極電極との間を接続或いは開放する。コンデンサ７４は、アナログスイッチ７０とグランドとの間に配置されている。
【００９７】
定電流発生回路７５は、電源Ｖｄｄとグランドとの間で直列接続されている抵抗素子７５ａおよびｎＭＯＳトランジスタ７５ｂから構成されている。ｎＭＯＳトランジスタ７５ｂのゲート端子とドレイン端子とが接続されている。ｎＭＯＳトランジスタ７５ｂのゲート端子とドレイン端子との間の共通接続端子７８が一定電圧をｎＭＯＳトランジスタ７６ｅ、７７ｅのそれぞれのゲート端子に出力する。
【００９８】
差動増幅器回路７６は、ｐＭＯＳトランジスタ７６ａ、７６ｂおよびｎＭＯＳトランジスタ７６ｃ、７６ｄ、７６ｅから構成されている。ｐＭＯＳトランジスタ７６ａ、７６ｂは、互いのゲート端子がｐＭＯＳトランジスタ７６ａのドレイン端子に接続されてカレントミラー回路を構成している。ｎＭＯＳトランジスタ７６ｃは、ｐＭＯＳトランジスタ７６ａとグランドとの間に配置されている。ｎＭＯＳトランジスタ７６ｄは、ｐＭＯＳトランジスタ７６ｂとグランドとの間に配置されている。ｎＭＯＳトランジスタ７６ｅは、ｎＭＯＳトランジスタ７６ｃ、７６ｄのそれぞれのソース端子とグランドとの間に配置されている。
【００９９】
出力回路７７は、コンデンサ７７ａ、およびｎＭＯＳトランジスタ７７ｂ、７７ｃ、７７ｄ、７７ｅから構成されている。コンデンサ７７ａは、ｐＭＯＳトランジスタ７６ｂおよびｎＭＯＳトランジスタ７６ｄの間の共通接続端子７６ｇとグランドとの間に配置されている。ｎＭＯＳトランジスタ７７ｂ、７７ｃは、コンデンサ７７ａの正極端子と共通接続端子７６ｇとの間に並列に配置されている。ｎＭＯＳトランジスタ７７ｂは、そのゲート端子およびドレイン端子が共通接続端子７６ｇ側に接続されて、コンデンサ７７ａの正極電極側から共通接続端子７６ｇ側に電流が流れることを防止する。ｎＭＯＳトランジスタ７７ｃは、制御回路３６から与えられる初期化信号に応じて、コンデンサ７７ａと共通接続端子７６ｇとの間を接続、或いは開放する。ｎＭＯＳトランジスタ７７ｄ、７７ｅは、電源Ｖｄｄとグランドとの間に直列に接続されている。ｎＭＯＳトランジスタ７７ｅは、共通接続端子７８から出力される一定電圧に応じて、電源ＶｄｄからｎＭＯＳトランジスタ７７ｅを通してグランドに電流を流す。
【０１００】
図６は、ボトムホールド回路５１の回路構成の詳細を示す図である。ボトムホールド回路５１は、アナログスイッチ７０、基準電圧発生回路７２ａ、ｐＭＯＳトランジスタ７３ａ、ＮＯＴゲート７３ｂ、コンデンサ７４、定電流発生回路７５、差動増幅器回路７６、および出力回路７７Ａから構成されている。図６のボトムホールド回路５１において、図５のピークホールド回路５０と同一符号は、同一のものを示す。以下、ボトムホールド回路５１においてピークホールド回路５０と共通の構成については説明を簡素化し、主に相違する構成について説明する。
【０１０１】
アナログスイッチ７０のｎＭＯＳトランジスタ７０ａのゲート端子は、制御回路３６の出力端子ＨＯＬＤ_Ｈではなく、出力端子ＨＯＬＤ_Ｌから出力されるホールド信号に応じてオン、オフする。ＮＯＴゲート７１は、出力端子ＨＯＬＤ_Ｌから出力されるホールド信号に応じてｐＭＯＳトランジスタ７０ｂをオン、オフする。基準電圧発生回路７２ａは、基準電圧発生回路７２に対応するもので、一定の基準電圧Ｒｅｆ２を出力する。基準電圧Ｒｅｆ２は、基準電圧Ｒｅｆ１に比べて高くなっている。ｐＭＯＳトランジスタ７３ａは、コンデンサ７４の正極電極と基準電圧発生回路７２ａとの間に配置されている。ＮＯＴゲート７３ｂは、制御回路３６から与えられる初期化信号に応じて、ｐＭＯＳトランジスタ７３ａをオン、オフする。出力回路７７Ａのコンデンサ７７ａは、共通接続端子７６ｇとグランドとの間ではなく、電源Ｖｄｄと共通接続端子７６ｇとの間に配置されている。ｎＭＯＳトランジスタ７７ｂ、７７ｃは、コンデンサ７７ａの負極電極と共通接続端子７６ｇとの間に並列に配置されている。
【０１０２】
次に、ボトムホールド回路５１の作動について説明する。
【０１０３】
図７は図３に対応する各出力信号のタイミングチャートである。
【０１０４】
図８（ａ）は制御回路３６からボトムホールド回路５１の入力端子ＩＮＩＴに与えられる初期化信号のタイミングチャート、図８（ｂ）は制御回路３６の出力端子ＨＯＬＤ_Ｌからボトムホールド回路５１に与えられるホールド信号のタイミングチャート、図８（ｃ）はボトムホールド回路５１の入力端子ＩＮの電圧変化を示すタイミングチャート、図８（ｄ）はボトムホールド回路５１の出力端子ＢＯＵＴの電圧変化を示すタイミングチャートである。
【０１０５】
まず、ｎＭＯＳトランジスタ７７ｃのゲート端子、およびＮＯＴゲート７３ｂに対して、制御回路３６から入力端子ＩＮＩＴを通して与える初期化信号レベルを一定期間（図７、図８（ａ）中タイミングｔ０−ｔ１）の間、ハイレベルにすると、ＮＯＴゲート７３ｂの出力信号が一定期間の間ローレベルになる。これに伴い、ｐＭＯＳトランジスタ７３ａが一定期間の間、オンする。よって、基準電圧発生回路７２ａからｐＭＯＳトランジスタ７３ａを通してコンデンサ７４に電流が流れる。これにより、コンデンサ７４の正極電極と負極電極との間の電圧（以下、両極間電圧という）が時間の経過に伴って徐々に上昇して電圧Ｒｅｆ２に近づくことになる。このように上昇する両極間電圧によってｎＭＯＳトランジスタ７６ｃのオン抵抗値が小さくなる。これに伴って、共通接続端子７６ｆの電位Ｖａが低下することになる。これに伴い、ｐＭＯＳトランジスタ７６ｂが電源ＶｄｄからｎＭＯＳトランジスタ７６ｄ、７６ｅを通してグランドに流す電流を増大させる。これに伴って、共通接続端子７６ｇの電位Ｖｂが上昇する。
【０１０６】
ここで、ｎＭＯＳトランジスタ７７ｃは、上記一定期間の間、制御回路３６から与えられるハイレベルの初期化信号によってオンする。このため、共通接続端子７６ｇからｎＭＯＳトランジスタ７７ｃを通してコンデンサ７７ａの負極電極側に電流が流れる。このため、コンデンサ７７ａの負極電極からｎＭＯＳトランジスタ７７ｄのゲート端子に対して出力される電圧が上昇する。よって、ｎＭＯＳトランジスタ７７ｄは、電源ＶｄｄからｎＭＯＳトランジスタ７７ｅを通してグランドに流れる電流を増大させる。このため、ｎＭＯＳトランジスタ７７ｄ、７７ｅの間の出力端子ＰＯＵＴから出力される出力電圧が上昇して電圧Ｒｅｆ２に近づくことになる。そして、このように上昇する出力電圧によってｎＭＯＳトランジスタ７６ｄのオン抵抗が減少する。これに伴って、電源ＶｄｄからｐＭＯＳトランジスタ７６ｂ、ｎＭＯＳトランジスタ７６ｄ、７６ｅを通してグランドに流れる電流の増加を抑制する。そして、共通接続端子７６ｇの電位Ｖｂの上昇が抑制される。このような作動により出力端子ＢＯＵＴの出力電圧がコンデンサ７４の両電極間電圧である電圧Ｒｅｆ２を維持することになる。
【０１０７】
次に、制御回路３６がＮＯＴゲート７３ｂの入力端子およびｎＭＯＳトランジスタ７７ｃのゲート端子に与える初期化信号のレベルをハイレベルからローレベルに変化させる。よって、ｎＭＯＳトランジスタ７７ｃがオフし、かつＮＯＴゲート７３ｂがｐＭＯＳトランジスタ７３ａをオフする。
【０１０８】
次に、制御回路３６がその出力端子ＨＯＬＤ_Ｂからアナログスイッチ７０に対して与えるホールド信号のレベルを一定期間（図７、図８（ｂ）中タイミングｔ２−ｔ３）の間、ハイレベルにする。このため、アナログスイッチ７０が入力端子ＩＮとコンデンサ７４の正極電極との間を一定期間の間、接続する。一定期間は、オペアンプ１３からの受光パルスが受信される前の期間である。このため、コンデンサ７４の正極電極からアナログスイッチ７０を通してオペアンプ１３の出力端子側に電流が流れる。これにより、入力端子ＩＮとグランドとの間の電圧が低下する（図８（ｃ）参照）。すなわち、コンデンサ７４からｎＭＯＳトランジスタ７６ｃのゲート端子に与えられる電圧が低下する。すると、共通接続端子７７ｆの電位Ｖａが上昇して、ｐＭＯＳトランジスタ７６ｂが電源ＶｄｄからｎＭＯＳトランジスタ７６ｄ、７６ｅを通してグランドに流す電流を減少させる。これに伴って、共通接続端子７６ｇの電位Ｖｂが低下する。
【０１０９】
このため、コンデンサ７７ａの負極電極から共通接続端子７６ｇ側にｎＭＯＳトランジスタ７７ｂを通して電流が流れる。よって、コンデンサ７７ａからｎＭＯＳトランジスタ７７ｄのゲート端子に出力される電圧が低下する。このため、電源ＶｄｄからｎＭＯＳトランジスタ７７ｄ、７７ｅを通してグランドに流れる電流が減少する。よって、ｎＭＯＳトランジスタ７７ｄ、７７ｅの間の出力端子ＰＯＵＴから出力される出力電圧が低下する。そして、このように低下する出力電圧によってｎＭＯＳトランジスタ７６ｄのオン抵抗が増大する。これに伴って、共通接続端子７６ｇの電位Ｖｂの低下が抑制される。
【０１１０】
このような作動により出力端子ＢＯＵＴの出力電圧が低下してコンデンサ７４の両電極間電圧に近づくことになる。その後、コンデンサ７７ａの負極電極の電位が共通接続端子７６ｇの電位Ｖｂよりも低くなっても、ｎＭＯＳトランジスタ７７ｂが共通接続端子７６ｇ側からコンデンサ７７ａの負極電極側に電流を流すことを妨げる。これにより、出力端子ＢＯＵＴの出力電圧がボトム電圧（すなわち、オペアンプ１３の出力電圧の最低電圧）に到達すると、ボトム電圧を維持する（図８（ｄ）参照）。このことにより、受光パルスのボトム電圧をサンプリングして、このサンプリングした電圧に出力端子ＢＯＵＴの出力電圧をホールドすることになる。
【０１１１】
次に、ピークホールド回路５０について説明する。図９（ａ）は初期化信号のタイミングチャート、図９（ｂ）は制御回路３６の出力端子ＨＯＬＤ_Ｈから出力されるホールド信号のタイミングチャート、図９（ｃ）はピークホールド回路５０の入力端子ＩＮの電圧変化を示すタイミングチャート、図９（ｄ）はピークホールド回路５０出力端子ＰＯＵＴの電圧変化を示すタイミングチャートである。
【０１１２】
まず、ピークホールド回路５０のｎＭＯＳトランジスタ７３、７７ｃのゲート端子に対して、制御回路３６から入力端子ＩＮＩＴを通して与える初期化信号レベルを一定期間（図７、図９（ａ）中タイミングｔ０−ｔ１間）ハイレベルにすると、ｎＭＯＳトランジスタ７３、７７ｃが一定期間、オンなる。このため、コンデンサ７４の両極間電圧が時間の経過に伴って徐々に低下して電圧Ｒｅｆ１に近づくことになる。
【０１１３】
このように低下する両極間電圧がｎＭＯＳトランジスタ７６ｃのゲート端子に与えられと、ｎＭＯＳトランジスタ７６ｃのオン抵抗値が大きくなる。このため、電源ＶｄｄからｐＭＯＳトランジスタ７６ａ、ｎＭＯＳトランジスタ７６ｃ、７６ｅを通してグランドに流れる電流が減少する。これに伴って、共通接続端子７６ｆの電位Ｖａが上昇する。そして、ｐＭＯＳトランジスタ７６ｂが電源ＶｄｄからｎＭＯＳトランジスタ７６ｄ、７６ｅを通してグランドに流す電流が少なくなる。これに伴って、共通接続端子７６ｇの電位Ｖｂが低下する。
【０１１４】
ここで、ｎＭＯＳトランジスタ７７ｃのオンに伴ってコンデンサ７７ａから共通接続端子７６ｇ側にｎＭＯＳトランジスタ７７ｃを通して電流が流れる。よって、コンデンサ７７ａからｎＭＯＳトランジスタ７７ｄのゲート端子に出力される電圧が低下する。このため、電源ＶｄｄからｎＭＯＳトランジスタ７７ｄ、７７ｅを通してグランドに流れる電流が減少する。このため、ｎＭＯＳトランジスタ７７ｄ、７７ｅの間の出力端子ＰＯＵＴから出力される出力電圧が低下して電圧Ｒｅｆ１に近づくことになる。そして、このように低下する出力電圧によってｎＭＯＳトランジスタ７６ｄのオン抵抗が増大する。これに伴って、共通接続端子７６ｇの電位Ｖｂの低下が抑制される。このような作動により出力端子ＰＯＵＴの出力電圧がコンデンサ７４の両電極間電圧である電圧Ｒｅｆ１を維持することになる。
【０１１５】
次に、制御回路３６が入力端子ＩＮＩＴを通してｎＭＯＳトランジスタ７３、７７ｃのゲート端子に与える出力信号レベルをローレベルにする。よって、ｎＭＯＳトランジスタ７３、７７ｃがオフする。
【０１１６】
次に、制御回路３６がその出力端子ＨＯＬＤ_Ｈからアナログスイッチ７０に対して与えるホールド信号レベルを一定期間（図７、図９（ｂ）中タイミングｔ４−ｔ５）の間、ハイレベルにする。このため、アナログスイッチ７０が入力端子ＩＮとコンデンサ７４の正極電極との間を一定期間の間、接続する。一定期間は、オペアンプ１３からの受光パルスが受信される期間である。このため、受光パルスに応じた電流がオペアンプ１３の出力端子からコンデンサ７４の正極電極側にアナログスイッチ７０を通して流れる。これにより、入力端子ＩＮとグランドとの間の電圧が上昇する（図９（ｃ）参照）。すなわち、コンデンサ７４からｎＭＯＳトランジスタ７６ｃのゲート端子に与えられる電圧が上昇する。すると、ｎＭＯＳトランジスタ７６ｃのオン抵抗が低下する。これにより、電源ＶｄｄからｐＭＯＳトランジスタ７６ａ、ｎＭＯＳトランジスタ７６ｃ、７６ｅを通してグランドに流れる電流が増大する。このため、共通接続端子７６ｆの電位Ｖａが低下する。これに伴い、ｐＭＯＳトランジスタ７６ｂが電源ＶｄｄからｎＭＯＳトランジスタ７６ｄ、７６ｅを通してグランドに流す電流を増大させる。これに伴って、共通接続端子７６ｇの電位Ｖｂが上昇する。
【０１１７】
このため、共通接続端子７６ｇ側からｎＭＯＳトランジスタ７７ｂを通してコンデンサ７７ａに電流が流れる。よって、コンデンサ７７ａからｎＭＯＳトランジスタ７７ｄのゲート端子に出力される電圧が上昇する。このため、電源ＶｄｄからｎＭＯＳトランジスタ７７ｄ、７７ｅを通してグランドに流れる電流が増大する。このため、ｎＭＯＳトランジスタ７７ｄ、７７ｅの間の出力端子ＰＯＵＴから出力される出力電圧が上昇する。そして、このように上昇する出力電圧によってｎＭＯＳトランジスタ７６ｄのオン抵抗が低下する。これに伴って、共通接続端子７６ｇの電位Ｖｂの上昇が抑制される。このような作動によって出力端子ＰＯＵＴの出力電圧が上昇してコンデンサ７４の両電極間電圧に近づくことになる。
【０１１８】
その後、コンデンサ７７ａの正極電極の電位が共通接続端子７６ｇの電位Ｖｂよりも高くなっても、ｎＭＯＳトランジスタ７７ｂがコンデンサ７７ａの正極電極側から共通接続端子７６ｇ側に電流を流すことを妨げる。これにより、出力端子ＰＯＵＴの出力電圧が上昇してピーク電圧（すなわち、オペアンプ１３の出力電圧の最大電圧）に到達すると、ピーク電圧を保持することになる（図９（ｄ）参照）。このことにより、受光パルスのピーク電圧をサンプリングしてこのサンプリングした電圧に出力端子ＰＯＵＴの出力電圧をホールドすることになる。
【０１１９】
次に、本実施形態に係る測距システム_ＥＣＵ１００の全体の作動について説明する。
【０１２０】
まず、制御回路３６は、上記第１実施形態と同様に、リセット信号（ＲＳＴ、ＲＳＴ１：図７参照）によってパルス位相差符号化回路３２および演算処理回路３４を初期化するとともに、ローレベルの選択信号ＳＥＬによってスイッチ３５を制御して、オペアンプ１３の出力端子とコンパレータ３１の非反転入力端子（＋）との間を接続し、かつスイッチ５２、５３の間の共通接続端子５８とコンパレータ３１の非反転入力端子（＋）との間を開放する。
【０１２１】
その後、制御回路３６は、ホールド回路５０、５１の入力端子ＩＮＩＴに付与する出力信号レベルを一定期間（図７中タイミングｔ０−ｔ１）の間ハイレベルにする。このことにより、ホールド回路５０、５１がそれぞれ初期化することになる。
【０１２２】
これに加えて、制御回路３６は、その出力端子ＰＣからローレベル信号をＮＯＴゲート５４に出力する。このため、ＮＯＴゲート５４はハイレベル信号をスイッチ５３に出力する。これに伴い、スイッチ５３がボトムホールド回路５１の出力端子ＢＯＵＴとスイッチ３５の入力端子ＰＣ_Ａとの間を接続する。そして、ＮＯＴゲート５４から出力されるハイレベル信号は、ＮＯＴゲート５５にも与えられる。このため、ＮＯＴゲート５５はローレベル信号をスイッチ５２に出力する。これに伴い、スイッチ５２がピークホールド回路５０の出力端子ＰＯＵＴとスイッチ３５の入力端子ＰＣ_Ａとの間を開放する。
【０１２３】
次に、制御回路３６は、その出力端子ＨＯＬＤ_Ｂからボトムホールド回路５１に付与するホールド信号を一定期間（図７中タイミングｔ２−ｔ３）の間、ハイレベルにする。この一定期間の間において、ボトムホールド回路５１は、その入力端子ＩＮに対してオペアンプ１３から与えられる受光信号の信号レベルのうちボトム電圧ＶＯＬ（最低電圧）をサンプリングして、このサンプリングした電圧に出力電圧をホールドする。その後、ボトムホールド回路５１の出力端子ＢＯＵＴから出力電圧としてボトム電圧ＶＯＬが継続して出力されることになる（図７（ｉ）参照）。
【０１２４】
次に、制御回路３６が、その出力端子ＨＯＬＤ_Ｈからピークホールド回路５０に出力されるホールド信号を一定期間（図７（ｈ）中タイミングｔ４−ｔ５）の間、ハイレベルにする。これに加えて、制御回路３６が、上記第１実施形態と同様に、ＯＲゲート４２の第１の入力端子に出力する制御信号レベルをローレベル（Ｌｏ）からハイレベル（Ｈｉ）に変化させる。これに伴い、ＯＲゲート４２からパルス位相差符号化回路３２の入力端子ＰＡに出力される信号レベルがローレベル（Ｌｏ）からハイレベル（Ｈｉ）に変化する（図７（ｂ）参照）。すなわち、制御回路３６が制御パルスをＯＲゲート４２を通してパルス位相差符号化回路３２の入力端子ＰＡに対して出力することになる。さらに、制御回路３６が、発光トリガによってｎＭＯＳトランジスタ１４をオンさせることにより、ダイオード１０からレーザ光を出射させる。その後、障害物に反射された反射レーザ光がフォトダイオード１１で受光されると、オペアンプ１３から受光パルスがスイッチ３５およびコンパレータ３１を通してＯＲゲート４１に付与される。これに伴い、ＯＲゲート４１がパルスＰＢをパルス位相差符号化回路３２の入力端子ＰＢに付与する。すると、パルス位相差符号化回路３２は、パルスＰＡとパルスＰＢとの間の位相差Ｄａを演算処理回路３４に出力する。
【０１２５】
また、上述の如く、障害物に反射された反射レーザ光がフォトダイオード１１で受光されると、オペアンプ１３からの受光パルスがピークホールド５０の入力端子ＩＮにも付与される。すなわち、反射レーザ光がフォトダイオード１１で受光されると、オペアンプ１３からピークホールド５０の入力端子ＩＮに付与される受光信号のレベルが一定期間（図７中タイミングｔ６−ｔ７）の間、ハイレベルになる。このとき、ピークホールド５０は、受光信号のレベルのうちピーク電圧ＶＯＨ（最大電圧）をサンプリングして、このサンプリングしたピーク電圧ＶＯＨに出力電圧をホールドする。その後、ピークホールド５０の出力端子ＰＯＵＴから出力電圧としてピーク電圧ＶＯＨが継続して出力されることになる（図７（ｊ）参照）。
【０１２６】
次に、制御回路３６が、パルス位相差符号化回路３２の入力端子ＰＡに付与する信号レベルをハイレベルからローレベルに変化させる（図７中タイミングｔ８参照）。
【０１２７】
次に、制御回路３６が、スイッチ３５に与える選択信号ＳＥＬのレベルをローレベルからハイレベルに変化させる。これにより、スイッチ３５がオペアンプ１３の出力端子とコンパレータ３１の非反転入力端子（＋）との間を開放し、スイッチ５２、５３の間の共通接続端子５８とコンパレータ３１の非反転入力端子（＋）との間を接続する。
【０１２８】
ここで、スイッチ５３は、上述の如く、ボトムホールド回路５１の出力端子ＢＯＵＴとスイッチ３５の入力端子ＰＣ_Ａとの間を接続している。そして、ボトムホールド回路５１はその出力電圧がボトム電圧ＶＯＬになっている状態である。このため、ボトムホールド回路５１は、ボトム電圧ＶＯＬをスイッチ５３、３５を通してコンパレータ３１の非反転入力端子（＋）に出力することになる。
【０１２９】
ここで、ボトム電圧ＶＯＬは、Ｄ／Ａコンバータ３０の出力電圧に比べて低くなっている。このため、コンパレータ３１からＯＲゲート４１の第１の入力端子に与えられる出力信号レベルはローレベルになる。このとき、制御回路３６の出力端子ＰＣからＯＲゲート４１の第２の入力端子に与えられる出力信号レベルはローレベルになっている。よって、ＯＲゲート４１からパルス位相差符号化回路３２の入力端子ＰＢに与えられる信号レベルがローレベルになる。
【０１３０】
次に、制御回路３６は、タイミングｔ９にて、ＯＲゲート４２の第１の入力端子に対する制御出力信号レベルをローレベルからハイレベルに変化させる。これに伴い、ＯＲゲート４２からパルス位相差符号化回路３２の入力端子ＰＡに付与される制御信号レベルがローレベルからハイレベルに変化する。すなわち、制御回路３６が制御パルスをＯＲゲート４２を通してパルス位相差符号化回路３２の入力端子ＰＡに対して出力することになる。これにより、パルス位相差符号化回路３２のリング遅延パルス発生回路１において、パルスＰＡが周回を開始することになる。
【０１３１】
さらに、タイミングｔ９に、制御回路３６は、その出力端子ＰＣから代用パルスＰＣ１をＮＯＴゲート５４に出力する。このため、ＮＯＴゲート５４は、その出力信号のレベルを一定期間の間、ローレベルにする。これに伴い、スイッチ５３がボトムホールド回路５１の出力端子ＢＯＵＴとスイッチ３５の入力端子ＰＣ_Ａとの間を一定期間の間、開放する。そして、ＮＯＴゲート５４から出力されるローレベルの出力信号は、ＮＯＴゲート５５にも与えられる。このため、ＮＯＴゲート５５は、スイッチ５２に与える出力信号レベルを一定期間の間、ハイレベルにする。
【０１３２】
これに伴い、スイッチ５２がピークホールド回路５０の出力端子ＰＯＵＴとスイッチ３５の入力端子ＰＣ_Ａとの間を一定期間の間、接続する。このとき、ピークホールド５０は、上述の如く、その出力電圧がピーク電圧ＶＯＨと同一になっている。このため、ピークホールド５０から出力されるピーク電圧ＶＯＨは、スイッチ５２、３５を通してコンパレータ３１の非反転入力端子（＋）に与えられる。このことにより、ボトム電圧がボトム電圧ＶＯＬと同一で、かつピーク電圧がピーク電圧ＶＯＨと同一である代用パルスＰＣ１がスイッチ３５を通してコンパレータ３１の非反転入力端子（＋）に与えられることになる。
【０１３３】
ここで、ピーク電圧ＶＯＨは、Ｄ／Ａコンバータ３０の出力電圧に比べて高くなっている。このため、コンパレータ３１からＯＲゲート４１の第１の入力端子に与えられる出力信号レベルはハイレベルになる。よって、ＯＲゲート４１からパルス位相差符号化回路３２の入力端子ＰＢに与えられる信号レベルがハイレベルになる。すなわち、ＯＲゲート４１からパルスＰＢがパルス位相差符号化回路３２の入力端子ＰＢに与えられることになる。
【０１３４】
これに伴い、パルス位相差符号化回路３２は、リング遅延パルス発生回路１へのパルスＰＢの入力タイミングにおけるパルスＰＡの周回位置とパルスＰＡの周回回数とに基づいてパルスＰＡとパルスＰＢとの間の位相差Ｄｂを検出し、この位相差Ｄｂを演算処理回路３４に出力する。その後、制御回路３６は、データロード信号ＬＯＡＤを演算処理回路３４に出力する。このため、演算処理回路３４がパルス位相差符号化回路３２から出力される位相差Ｄｂを読み込む。
【０１３５】
以降、制御回路３６、ＯＲゲート４１、パルス位相差符号化回路３２、および演算処理回路３４は、上記第２実施形態と同様に作動して、演算処理回路３４は、パルス位相差符号化回路３２から出力される位相差Ｄａ、Ｄｂ、Ｄｅに基づいて正規化データＤｓ（＝（Ｄａ−Ｄｂ）／Ｄｅ）を算出する。
【０１３６】
以上説明した本実施形態では、演算処理回路３４は、上記第２実施形態と同様に、位相差Ｄａ、Ｄｂ、Ｄｅを用いて、正規化データ｛（Ｄａ−Ｄｂ）／Ｄｅ｝を演算する。これにより、上述の第１、第２実施形態と同様、正規化データにおいて、コンパレータ３１の測定誤差およびパルス位相差符号化回路３２の測定誤差を除去したものを求めることができる。
【０１３７】
本実施形態の位相差Ｄｂは、コンパレータ３１に受光パルスが入力されてから受光パルスがコンパレータ３１から出力されるまでに生じる遅延時間（つまり、測定誤差）を示すものである。
【０１３８】
そこで、制御回路３６は、ボトム電圧が受光パルスのボトム電圧ＶＯＬと同一で、かつピーク電圧が受光パルスのピーク電圧ＶＯＨと同一である代用パルスＰＣ１をスイッチ３５を通してコンパレータ３１の非反転入力端子（＋）に出力させる。これにより、コンパレータ３１の非反転入力端子（＋）に与えられる代用パルスＰＣ１のピーク電圧（或いはボトム電圧）を受光パルスのピーク電圧（或いはボトム電圧）に近づけることができる。よって、コンパレータ３１において代用パルスＰＣ１で生じる遅延時間が受光パルスで生じる遅延時間に近づけることができる。このため、パルス位相差符号化回路３２が代用パルスＰＣ１に対応して高精度な位相差Ｄｂを求めることができる。これに伴い、正規化データＤｓを精度良く算出することができる。
【０１３９】
（第３実施形態）
本第３実施形態では、複数の受光パルスのピ−ク電圧の平均値を代用パルスＰＣ１のピーク電圧とし、複数の受光パルスのボトム電圧の平均値を代用パルスＰＣ１のボトム電圧とする例について説明する。
【０１４０】
図１０に本実施形態の測距システム_ＥＣＵ１００の回路構成を示す図である。
【０１４１】
図１０の測距システム_ＥＣＵ１００は、図４の測距システム_ＥＣＵ１００に対して平均化処理回路５６、５７が追加されたものである。平均化処理回路５６は、ピークホールド回路５０の出力電圧に基づいて、複数の受光パルス（例えば、４つの受光パルス）のピ−ク電圧を平均した平均電圧を出力する。平均化処理回路５７は、ボトムホールド回路５１の出力電圧に基づいて、複数の受光パルス（例えば、４つの受光パルス）のボトム電圧を平均した平均電圧を出力する。なお、平均化処理回路５６、５７の出力電圧は、後述するように、スイッチ３５を通してコンパレータ３１に与える代用パルスＰＣ１のボトム電圧、ピーク電圧を設定するのに用いられる。
【０１４２】
平均化処理回路５６、５７は、平均電圧を求める対象回路の出力電圧が互いに異なるだけで、回路構成は同一である。そこで、平均化処理回路５６、５７のうちの代表例として平均化処理回路５６の回路構成について図１１を用いて説明する。図１１は、平均化処理回路５６の回路構成を示す図である。
【０１４３】
平均化処理回路５６は、サンプルホールド回路８０ａ、８０ｂ、８０ｃ、８０ｄ、加算回路８０ｅ、および反転回路８０ｆを備える。
【０１４４】
サンプルホールド回路８０ａは、コンデンサＣ１、スイッチＳＷ１、およびオペアンプ８０を備える。コンデンサＣ１は、ピークホールド回路５０の出力端子ＰＯＵＴとグランドとの間に配置されて、出力端子ＰＯＵＴの出力電圧を安定化させる。スイッチＳＷ１は、ピークホールド回路５０の出力端子ＰＯＵＴとオペアンプ８０の非反転入力端子（＋）との間を接続、或いは開放する。オペアンプ８０は、コンデンサＣ１の正極電極が非反転入力端子（＋）に接続され、かつ反転入力端子（−）が出力端子に接続されてボルテージフォロワ回路を構成している。このことにより、ピークホールド回路５０の出力端子ＰＯＵＴの出力電圧をサンプリングしてこのサンプリングした電圧をオペアンプ８０出力電圧Ｖ１として出力することになる。
【０１４５】
サンプルホールド回路８０ｂは、サンプルホールド回路８０ａと同様に、コンデンサＣ２、スイッチＳＷ２、およびオペアンプ８１を備える。コンデンサＣ２はコンデンサＣ１に対応し、スイッチＳＷ２はスイッチＳＷ１に対応し、オペアンプ８１はオペアンプ８０に対応している。このことにより、サンプルホールド回路８０ｂは、ピークホールド回路５０の出力端子ＰＯＵＴの出力電圧をサンプリングしてこのサンプリングした電圧をオペアンプ８１出力電圧Ｖ２として出力することになる。
【０１４６】
サンプルホールド回路８０ｃは、サンプルホールド回路８０ａと同様に、コンデンサＣ３、スイッチＳＷ３、およびオペアンプ８２を備え、ピークホールド回路５０の出力端子ＰＯＵＴの出力電圧をサンプリングして、このサンプリングした電圧をオペアンプ８２の出力電圧Ｖ３として出力する。
【０１４７】
サンプルホールド回路８０ｄは、サンプルホールド回路８０ａと同様に、コンデンサＣ４、スイッチＳＷ４、およびオペアンプ８３を備え、ピークホールド回路５０の出力端子ＰＯＵＴの出力電圧をサンプリングして、このサンプリングした電圧をオペアンプ８３の出力電圧Ｖ４として出力する。
【０１４８】
加算回路８０ｅは、サンプルホールド回路８０ａ、８０ｂ、８０ｃ、８０ｄの出力電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４を加算するもので、抵抗素子９０、９１、９２、９３、１００、オペアンプ１０１、および基準電圧発生回路１０２から構成される。
【０１４９】
抵抗素子９０は、オペアンプ８０の出力端子とオペアンプ１０１の反転入力端子（−）との間に配置されている。抵抗素子９１は、オペアンプ８１の出力端子とオペアンプ１０１の反転入力端子（−）との間に配置されている。抵抗素子９２は、オペアンプ８２の出力端子とオペアンプ１０１の反転入力端子（−）との間に配置されている。抵抗素子９３は、オペアンプ８３の出力端子とオペアンプ１０１の反転入力端子（−）との間に配置されている。抵抗素子１００は、オペアンプ１０１の出力端子と反転入力端子（−）との間に配置されている。基準電圧発生回路１０２は、一定の基準電圧をオペアンプ１０１の非反転入力端子（＋）に出力する。
【０１５０】
反転回路８０ｆは、オペアンプ１１３、および抵抗素子１１１、１１２を備える。抵抗素子１１１は、オペアンプ１１３の出力端子と反転入力端子（−）との間に配置されている。抵抗素子１１２は、オペアンプ１０１の出力端子とオペアンプ１１３の反転入力端子（−）との間に配置されている。オペアンプ１１３の非反転入力端子（＋）には、基準電圧発生回路１０２の出力電圧が与えられる。
【０１５１】
次に、本実施形態の測距システム_ＥＣＵ１００の作動として、（１）平均化処理回路５６の作動、（２）平均化処理回路５７の作動、（３）スイッチ５２、５３の間の共通接続端子５８から代用パルスＰＣ１をスイッチ３５に出力させるための作動についてそれぞれ別々に説明する。
【０１５２】
（１）平均化処理回路５６の作動について説明する。図１２（ａ）は制御回路３６が出力する発光トリガのタイミングチャート、図１２（ｂ）は制御回路３６がピークホールド回路５０の入力端子ＩＮＩＴに与える初期化信号のタイミングチャート、図１２（ｃ）、（ｄ）、（ｅ）、（ｆ）はスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４のオン（ＯＮ）のタイミングを示すタイミングチャートである。
【０１５３】
まず、制御回路３６がピークホールド回路５０に与える初期化信号の信号レベルを一定期間の間ハイレベルにする。このため、ピークホールド回路５０が初期化する。次に、制御回路３６がスイッチＳＷ１を一定期間の間オンするとともに、１回目の発光トリガをｎＭＯＳトランジスタ１４のゲート端子に出力する。このため、ダイオード１０がレーザ光を出射する。その後、反射レーザ光がフォトダイオード１１で受光され、オペアンプ１３から出力される１回目の受光パルスのピーク電圧をピークホールド回路５０がサンプリングしてこのサンプリングした電圧をスイッチＳＷ１を通してオペアンプ８０の非反転入力端子（＋）に出力する。このため、オペアンプ８０が１回目の受光パルスのピ−ク電圧を出力電圧Ｖ１として出力する。
【０１５４】
次に、制御回路３６がピークホールド回路５０に与える初期化信号の信号レベルを一定期間の間ハイレベルにする。このため、ピークホールド回路５０が初期化する。その後、制御回路３６がスイッチＳＷ２を一定期間の間オンするとともに、２回目の発光トリガをｎＭＯＳトランジスタ１４に出力してダイオード１０からレーザ光を出射させる。次に、反射レーザ光がフォトダイオード１１で受光されて、オペアンプ１３から出力される２回目の受光パルスのピーク電圧をピークホールド回路５０がサンプリングしてこのサンプリングした電圧をスイッチＳＷ２を通してオペアンプ８１の非反転入力端子（＋）に出力する。これに伴い、オペアンプ８１が２回目の受光パルスのピ−ク電圧を出力電圧Ｖ２として出力する。
【０１５５】
次に、制御回路３６がピークホールド回路５０に与える初期化信号の信号レベルを一定期間の間ハイレベルにする。このため、ピークホールド回路５０が初期化する。その後、制御回路３６がスイッチＳＷ３を一定期間の間オンするとともに、３回目の発光トリガをｎＭＯＳトランジスタ１４に出力してダイオード１０からレーザ光を出射させる。次に、反射レーザ光がフォトダイオード１１で受光されて、オペアンプ１３から出力される３回目の受光パルスのピ−ク電圧をピークホールド回路５０がサンプリングしてこのサンプリングした電圧をスイッチＳＷ３を通してオペアンプ８２の非反転入力端子（＋）に出力する。これに伴い、オペアンプ８２が３回目の受光パルスのピ−ク電圧を出力電圧Ｖ３として出力する。
【０１５６】
次に、制御回路３６がピークホールド回路５０に与える初期化信号の信号レベルを一定期間の間ハイレベルにする。このため、ピークホールド回路５０が初期化する。その後、制御回路３６がスイッチＳＷ４を一定期間の間オンするとともに、４回目の発光トリガをｎＭＯＳトランジスタ１４に出力してダイオード１０からレーザ光を出射させる。その後、反射レーザ光がフォトダイオード１１で受光されて、オペアンプ１３から出力される４回目の受光パルスのピ−ク電圧をピークホールド回路５０がサンプリングして、このサンプリングした電圧をスイッチＳＷ４を通してオペアンプ８２の非反転入力端子（＋）に出力する。これに伴い、オペアンプ８３が４回目の受光パルスのピ−ク電圧を出力電圧Ｖ４として出力する。
【０１５７】
ここで、オペアンプ８０の出力端子から抵抗素子９０を通してオペアンプ１０１の反転入力端子（−）側に流れる電流をＩ１とし、オペアンプ８１の出力端子から抵抗素子９１を通してオペアンプ１０１の反転入力端子（−）側に流れる電流をＩ２とし、オペアンプ８２の出力端子から抵抗素子９２を通してオペアンプ１０１の反転入力端子（−）側に流れる電流をＩ３とし、オペアンプ８３の出力端子から抵抗素子９３を通してオペアンプ１０１の反転入力端子（−）側に流れる電流をＩ４とし、基準電圧発生回路１０２の出力電圧をＶｒｅｆとし、抵抗素子９０、９１、９３、９４のそれぞれの抵抗値をＲとすると、次の数式３、４、５、６が成立する。
【０１５８】
Ｉ１＝（Ｖ１−Ｖｒｅｆ）／Ｒ・・・・・・・（数式３）
Ｉ２＝（Ｖ２−Ｖｒｅｆ）／Ｒ・・・・・・・（数式４）
Ｉ３＝（Ｖ３−Ｖｒｅｆ）／Ｒ・・・・・・・（数式５）
Ｉ４＝（Ｖ４−Ｖｒｅｆ）／Ｒ・・・・・・・（数式６）
次に、抵抗素子９０、９１、９２、９３とオペアンプ１０１の反転入力端子（−）との間の共通接続端子９４側から抵抗素子１００を通してオペアンプ１０１の出力端子側に流れる電流をＩｒｅｆとし、抵抗素子１００の抵抗値をＲｆとすると、次の数式７、８が成立する。
【０１５９】
Ｉｒｅｆ＝（Ｖｅｒｆ−Ｖｏ１）／Ｒｆ・・・（数式７）
Ｉｒｅｆ＝Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４・・・・・（数式８）
次に、数式３のＩ１、数式４のＩ２、数式５のＩ３、数式６のＩ４、および数式７のＩｒｅｆを数式８に代入すると、次の数式９が得られる。
【０１６０】
（Ｖｅｒｆ−Ｖｏ１）／Ｒｆ＝
１／Ｒ（Ｖ１＋Ｖ２＋Ｖ３＋Ｖ４−４×Ｖｒｅｆ）・・・・・（数式９）
数式９を変形すると、次の数式１０が得られる。
（Ｖｅｒｆ１−Ｖｏ１）＝
（Ｒｆ／Ｒ）×（Ｖ１＋Ｖ２＋Ｖ３＋Ｖ４−４×Ｖｒｅｆ）・・（数式１０）
次に、Ｒ＝４×Ｒｆとすると、次の数式１１が得られる。
【０１６１】
Ｖｏ１＝２×Ｖｅｒｆ−（Ｖ１＋Ｖ２＋Ｖ３＋Ｖ４）／４・・・・（数式１１）
ここで、オペアンプ１１３の出力端子側から抵抗素子１１１を通して共通接続端子１１４側に流れる電流と、共通接続端子１１４側から抵抗素子１１２を通してオペアンプ１０１の出力端子側に流れる電流とが等しくなる。共通接続端子１１４は、抵抗素子１１１、１１２の間の共通接続端子である。そして、抵抗素子１１１、１１２の抵抗値を同一値とし、オペアンプ１０１の出力電圧をＶｏ２とすると、次の数式１２が成立する。
【０１６２】
Ｖｏ２−Ｖｅｒｆ＝Ｖｅｒｆ−Ｖｏ１・・・・（数式１２）
数式１２を変形すると、次の数式１３が得られる。
【０１６３】
Ｖｏ２＝２×Ｖｒｅｆ−Ｖｏ１・・・・（数式１３）
次に、数式１３に数式１１のＶｏ１を代入すると、次の数式１４が成立する。
【０１６４】
Ｖｏ２＝（Ｖ１＋Ｖ２＋Ｖ３＋Ｖ４）／４・・・・（数式１４）
以上により、平均化処理回路５６の出力電圧Ｖｏ２は、４つの受光パルスのそれぞれのピ−ク電圧を平均した電圧に等しくなることが分かる。
【０１６５】
（２）次に、平均化処理回路５７の作動について説明する。
【０１６６】
図１３（ａ）は制御回路３６が出力する発光トリガのタイミングチャート、図１３（ｂ）は制御回路３６がボトムホールド回路５１の入力端子ＩＮＩＴに与える初期化信号のタイミングチャート、図１３（ｃ）、（ｄ）、（ｅ）、（ｆ）はスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４のオン（ＯＮ）のタイミングを示すタイミングチャートである。
【０１６７】
まず、制御回路３６は、ボトムホールド回路５１に与える初期化信号の信号レベルを一定期間の間ハイレベルした後、スイッチＳＷ１を一定期間の間オンさせる。その後、１回目の発光トリガをｎＭＯＳトランジスタ１４に出力する。これにより、サンプルホールド回路８０ａが１回目の受光パルスを受信する前の受光信号のボトム電圧Ｖ１を出力することになる。
【０１６８】
次に、制御回路３６は、一定期間の間、初期化信号の信号レベルをハイレベルした後、スイッチＳＷ２を一定期間の間オンさせる。その後、２回目の発光トリガをｎＭＯＳトランジスタ１４に出力する。これにより、サンプルホールド回路８０ｂが２回目の受光パルスを受信する前の受光信号のボトム電圧Ｖ２を出力することになる。
【０１６９】
次に、制御回路３６は、一定期間の間、初期化信号の信号レベルをハイレベルした後、スイッチＳＷ３を一定期間の間オンさせる。その後、３回目の発光トリガをｎＭＯＳトランジスタ１４に出力する。これにより、サンプルホールド回路８０ｃが３回目の受光パルスを受信する前の受光信号のボトム電圧Ｖ３を出力することになる。
【０１７０】
その後、制御回路３６は、一定期間の間、初期化信号の信号レベルをハイレベルした後、スイッチＳＷ４を一定期間の間オンさせる。その後、４回目の発光トリガをｎＭＯＳトランジスタ１４に出力する。これにより、サンプルホールド回路８０ｄが４回目の受光パルスを受信する前の受光信号のボトム電圧Ｖ４を出力することになる。
【０１７１】
以上により、サンプルホールド回路８０ａ〜８０ｄが受信パルス毎に受信パルスのボトム電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４を出力する。このため、平均化処理回路５７は、受信パルス毎のボトム電圧Ｖ１、Ｖ２、Ｖ３、Ｖ４の平均値（＝（Ｖ１＋Ｖ２＋Ｖ３＋Ｖ４）／４）を出力電圧Ｖｏ２として出力する。
（３）次に、共通接続端子５８から代用パルスＰＣ１をスイッチ３５に出力させるための作動について説明する。
【０１７２】
まず、制御回路３６は、ハイレベルの選択信号ＳＥＬによってスイッチ３５を制御して、オペアンプ１３の出力端子とコンパレータ３１の非反転入力端子（＋）との間を開放させて、かつ制御回路３６の出力端子とコンパレータ３１の非反転入力端子（＋）との間を接続させる。
【０１７３】
次に、制御回路３６は、その出力端子ＰＣからローレベル信号をＮＯＴゲート５４に出力する。このため、ＮＯＴゲート５４はハイレベル信号をスイッチ５３に出力する。これに伴い、スイッチ５３が平均化処理回路５７の出力端子とスイッチ３５の入力端子ＰＣ_Ａとの間を接続する。そして、ＮＯＴゲート５４から出力されるハイレベル信号は、ＮＯＴゲート５５にも与えられる。このため、ＮＯＴゲート５５はローレベル信号をスイッチ５２に出力する。これに伴い、スイッチ５２が平均化処理回路５６の出力端子とスイッチ３５の入力端子ＰＣ_Ａとの間を開放する。これにより、平均化処理回路５７の出力電圧が共通接続端子５８からスイッチ３５を通してコンパレータ３１の非反転入力端子（＋）に出力されることになる。
【０１７４】
その後、制御回路３６は、その出力端子ＰＣからＮＯＴゲート５４に対して出力する信号レベルをローレベルからハイレベルに変化させる。すなわち、制御回路３６がＮＯＴゲート５４に代用パルスＰＣ１を出力すると、ＮＯＴゲート５４の出力信号のレベルがハイレベルからローレベルに変化する。これに伴い、スイッチ５３が平均化処理回路５７の出力端子とスイッチ３５の入力端子ＰＣ_Ａとの間を開放する。そして、ＮＯＴゲート５５がスイッチ５２に出力する信号レベルをローレベルからハイレベルに変化させる。これに伴い、スイッチ５２が平均化処理回路５６の出力端子とスイッチ３５の入力端子ＰＣ_Ａとの間を接続する。これにより、平均化処理回路５６の出力電圧が共通接続端子５８からスイッチ３５を通してコンパレータ３１の非反転入力端子（＋）に出力される。
【０１７５】
以上により、制御回路３６がその出力端子ＰＣから代用パルスをＮＯＴゲート５４に出力すると、ピーク電圧が平均化処理回路５６の出力電圧と同一で、かつボトム電圧が平均化処理回路５７の出力電圧と同一である代用パルスＰＣ１が共通接続端子５８からスイッチ３５を通してコンパレータ３１の非反転入力端子（＋）に出力されることになる。すなわち、スイッチ５２、５３、ＮＯＴゲート５４、５５が制御回路３６から出力される代用パルスのピーク電圧・ボトム電圧を調整して波形を整形する波形整形器の役割を果たすことになる。
【０１７６】
以上説明した本実施形態によれば、上記第２実施形態の測距システム_ＥＣＵ１００に対して、平均化処理回路５６、５７を追加して、制御回路３６から代用パルスがＮＯＴゲート５４に出力されると、ピーク電圧が平均化処理回路５６の出力電圧と同一で、かつボトム電圧が平均化処理回路５７の出力電圧と同一である代用パルスＰＣ１が共通接続端子５８からスイッチ３５を通してコンパレータ３１の非反転入力端子（＋）に出力される。このため、代用パルスＰＣ１のボトム電圧を受光パルスのボトム電圧に近づけて、代用パルスＰＣ１のピーク電圧を受光パルスのピーク電圧に近づけることができる。このため、コンパレータ３１で生じる受光パルスの遅延時間を、コンパレータ３１で生じる代用パルスＰＣ１の遅延時間により一層近づけることができる。このため、パルス位相差符号化回路３２が代用パルスＰＣ１に対応して求める位相差Ｄｂの精度をより一層向上させることができる。
【０１７７】
（第４実施形態）
上記第１実施形態では、制御回路３６からの代用パルスＰＣ２をコンパレータ３１を迂回してパルス位相差符号化回路３２に出力した例について説明したが、これに代えて、本第４実施形態では、制御回路３６からの代用パルスＰＣ２をコンパレータ３１を通してパルス位相差符号化回路３２に出力する例について説明する。
【０１７８】
図１５は、本実施形態の測距システム_ＥＣＵ１００における回路構成を示す図である。
【０１７９】
本実施形態の測距システム_ＥＣＵ１００では、図１のセンサ用信号処理回路２０からＯＲゲート４１、４２を除いて、制御回路３６から出力される代用パルスＰＣ２をスイッチ３５を通してコンパレータ３１の非反転入力端子（＋）に与えられる構成になっている。
【０１８０】
これに加えて、本実施形態のセンサ用信号処理回路２０では、制御回路３６からの制御パルスが直接、パルス位相差符号化回路３２の入力端子ＰＡに与えられ、コンパレータ３１の出力信号が直接、パルス位相差符号化回路３２の入力端子ＰＢに与えられる。
【０１８１】
次に、本実施形態の測距システム_ＥＣＵ１００の作動について説明する。
【０１８２】
図１５は、図３に対する各出力信号、端子電圧のタイミングチャートである。
【０１８３】
まず、制御回路３６は、リセット信号（ＲＳＴ、ＲＳＴ１：図１５（ｈ）、（ｉ）参照）によってパルス位相差符号化回路３２および演算処理回路３４を初期化するとともに、選択信号ＳＥＬ（図１５（ｆ）参照）によってスイッチ３５を制御して、オペアンプ１３の出力端子とコンパレータ３１の非反転入力端子（＋）との間を接続し、かつ制御回路３６の出力端子とコンパレータ３１の非反転入力端子（＋）との間を開放する。
【０１８４】
次に、制御回路３６は、上記第１実施形態と同様に、タイミングｔ１において、発光トリガ（図１５（ａ）参照）によってｎＭＯＳトランジスタ１４をオンさせることにより、ダイオード１０からレーザ光を出射させる。これに加えて、制御回路３６は、タイミングｔ１において、パルス位相差符号化回路３２の入力端子ＰＡに出力する制御信号レベルをローレベルからハイレベルに変化させる。すなわち、制御回路３６は、タイミングｔ１において、パルス位相差符号化回路３２の入力端子ＰＡに制御パルスを出力する。これにより、パルス位相差符号化回路３２において、パルスＰＡの周回が開始される。
【０１８５】
一方、障害物に反射されたレーザ光がフォトダイオード１１で受光されると、電源Ｖｄｄからフォトダイオード１１にパルス電流が流れて、上記第１実施形態と同様に、オペアンプ１３が、受光パルスをコンパレータ３１の非反転入力端子（＋）に出力する（図１５（ｃ）参照）。これに伴い、コンパレータ３１は、受光パルスを波形整形して、この波形整形したパルスをパルスＰＢとしてパルス位相差符号化回路３２の入力端子ＰＢに出力される（図１５（ｅ）参照）。すると、パルス位相差符号化回路３２は、パルスＰＡとパルスＰＢとの間の位相差Ｄａを検出し、この検出される位相差Ｄａを演算処理回路３４に出力する。その後、制御回路３６は、データロード信号ＬＯＡＤを演算処理回路３４に出力して、演算処理回路３４によって位相差Ｄａを読み込ませる。
【０１８６】
次に、制御回路３６は、ハイレベルのリセット信号ＲＳＴ（図１５（ｈ）参照）によってパルス位相差符号化回路３２を初期化させる。これに加えて、制御回路３６は、選択信号ＳＥＬ（図１５（ｆ）参照）によってスイッチ３５を制御して、オペアンプ１３の出力端子とコンパレータ３１の非反転入力端子（＋）との間を開放し、かつ制御回路３６の出力端子とコンパレータ３１の非反転入力端子（＋）との間を接続させる。
【０１８７】
次に、制御回路３６は、タイミングｔ２において、再び、パルス位相差符号化回路３２の入力端子ＰＡに出力する制御信号レベルをローレベル（Ｌｏ）からハイレベル（Ｈｉ）に変化させる（図１５（ｂ）参照）。すなわち、制御回路３６は、タイミングｔ２において、再び、パルス位相差符号化回路３２の入力端子ＰＡに制御パルスを出力する。このため、パルス位相差符号化回路３２のリング遅延パルス発生回路１において、パルスＰＡが周回を開始することになる。
【０１８８】
これに加えて、制御回路３６は、タイミングｔ２において、受光パルスに代わる代用パルスＰＣ１（図１５（ｄ）参照）をスイッチ３５を介してコンパレータ３１の非反転入力端子（＋）に出力する。
【０１８９】
このように出力される代用パルスＰＣ１によって、コンパレータ３１の非反転入力端子（＋）の入力電圧が反転入力端子（−）の入力電圧より所定期間の間だけ、高くなる。
【０１９０】
このため、コンパレータ３１は、パルスＰＢをパルス位相差符号化回路３２に出力する。このとき、コンパレータ３１は、代用パルスＰＣ１を波形整形してこの波形整形したパルスをパルスＰＢとしてパルス位相差符号化回路３２の入力端子ＰＢに出力することになる。これに伴い、パルス位相差符号化回路３２は、リング遅延パルス発生回路１へのパルスＰＢの入力タイミングにおけるパルスＰＡの周回位置とパルスＰＡの周回回数とをそれぞれ特定し、この特定される周回位置と周回回数とに基づいてパルスＰＡとパルスＰＢとの間の位相差Ｄｂを検出し、この検出される位相差Ｄｂを演算処理回路３４に出力する。
【０１９１】
次に、制御回路３６は、データロード信号ＬＯＡＤを演算処理回路３４に出力する。このため、演算処理回路３４は、パルス位相差符号化回路３２から出力される位相差Ｄｂを読み込む。
【０１９２】
その後、制御回路３６は、上述のタイミングｔ２から一定期間Ｔｓ経過したタイミングｔ３において、受光パルスに代わる代用パルスＰＣ２をスイッチ３５を介してコンパレータ３１の非反転入力端子（＋）に出力する。このように出力される代用パルスＰＣ２によって、コンパレータ３１の非反転入力端子（＋）の入力電圧が反転入力端子（−）の入力電圧より所定期間の間だけ、高くなる。このため、コンパレータ３１は、代用パルスＰＣ２を波形整形してこの波形整形したパルスをパルスＰＢとしてパルス位相差符号化回路３２の入力端子ＰＢに出力する。これに伴い、パルス位相差符号化回路３２は、リング遅延パルス発生回路１へのパルスＰＢの入力タイミングにおけるパルスＰＡの周回位置とパルスＰＡの周回回数とをそれぞれ特定し、この特定される周回位置と周回回数とに基づいてパルスＰＡとパルスＰＢとの間の位相差Ｄｃを検出し、この検出される位相差Ｄｃを演算処理回路３４に出力する。
【０１９３】
その後、制御回路３６は、演算処理回路３４に演算許可信号ＥＮＡをハイレベル信号として出力する。これに伴い、演算処理回路３４は、パルス位相差符号化回路３２から出力される位相差Ｄｃを読み込む。これに伴い、演算処理回路３４は、位相差Ｄａ、Ｄｂ、Ｄｃを次の数式１５に代入して正規化データＤｙを算出する。
【０１９４】
Ｄｙ＝（Ｄａ−Ｄｂ）／（Ｄｃ−Ｄｂ）・・・・（数式１５）
次に、演算処理回路３４は、距離算出手段として、一定期間Ｔｓ（＝タイミングｔ２からタイミングｔ３までの間の期間）の間に光が伝搬する距離をＬとしたとき、ＬおよびＤｙを次の数式１６に代入して距離センサと障害物との間の距離Ｚを求める。
【０１９５】
Ｚ＝（Ｌ×Ｄｓ）／２・・・・（数式１６）
以上説明した本実施形態では、パルス位相差符号化回路３２は、受光パルスに対応する位相差Ｄａ、代用パルスＰＣ１に対応する位相差Ｄｂ、および代用パルスＰＣ２に対応する位相差Ｄｃをそれぞれ求める。
【０１９６】
位相差Ｄａは、ダイオード１０からレーザ光が出射されてから反射レーザ光がフォトダイオード１１で受光される迄に要する時間を示している。位相差Ｄｂは、受光パルスがコンパレータ３１に入力されてからコンパレータ３１から受光パルスが出力されるまでに要する遅延時間を示している。位相差Ｄｃは、一定期間Ｔｓ（例えば、２μｓｅｃ）においてパルスＰＡとパルスＰＢとの間で生じた位相差を示すものである。
【０１９７】
位相差Ｄａ、Ｄｃには、受光パルスがコンパレータ３１を通過する際に生じる遅延時間が含まれている。このため、位相差Ｄａから位相差Ｄｂを引くことにより、コンパレータ３１による遅延時間を位相差Ｄａから除くことができる。位相差Ｄｃから位相差Ｄｂを引くことにより、コンパレータ３１による遅延時間を位相差Ｄｃから除くことができる。
【０１９８】
ここで、パルス位相差符号化回路３２の温度変化等の外乱により、パルス位相差符号化回路３２において測定誤差が生じる場合がある。このため、パルス位相差符号化回路３２の温度変化等により、パルス位相差符号化回路３２により求められる位相差Ｄａ、Ｄｂ、Ｄｃが変化する場合がある、
そこで、（Ｄａ−Ｄｂ）を（Ｄｃ−Ｄｂ）で除算することにより、正規化データＤｙにおいてパルス位相差符号化回路３２の測定誤差を相殺することができる。これにより、正規化データにおいて、上記第１、第２、第３実施形態と同様に、コンパレータ３１の測定誤差およびパルス位相差符号化回路３２の測定誤差を除去したものを求めることができる。したがって、上記第１、第２、第３実施形態と同様に、正規化データに含まれる測定誤差を減らすことができる。
【０１９９】
本実施形態では、センサと障害物との間の距離Ｌを算出する際に、正規化データ｛（Ｄａ−Ｄｂ）／（Ｄｃ−Ｄｂ）｝を用いているので、センサと障害物との間の距離Ｌを精度よく求めることができる。
【０２００】
（第５実施形態）
本実施形態では、上述の第１実施形態の測距システム_ＥＣＵ１００で求められる距離Ｚを用いて、車両の安全走行を図る車載システムについて説明する。
【０２０１】
図１６は本実施形態に係る車載システム２００の全体構成を示す図である。車載システム２００は、測距システム_ＥＣＵ１００、メータ_ＥＣＵ１０１、およびＶＳＣ_ＥＣＵ１０２を備える。
【０２０２】
測距システム_ＥＣＵ１００は、上述の第１実施形態と同様に距離センサと周囲の障害物との間の距離を測定するための構成（１０、１１、１３、１４、Ｒ１、２０）以外に、上記測定される距離を示す距離信号を出力する構成を備える。
【０２０３】
メータ_ＥＣＵ１０１は、自車両の速度を検出して車速を示す車速信号を出力する速度センサを備える。ＶＳＣ_ＥＣＵ１０２は、車両用安全運転装置を構成するもので、マイクロコンピュータ、メモリなどから構成される周知の電子制御装置であって、自車両と周囲の障害物との間の距離に応じて警報装置の制御や自車両の制動装置を制御する制御処理を実行する。
【０２０４】
本実施形態の測距システム_ＥＣＵ１００、メータ_ＥＣＵ１０１、およびＶＳＣ_ＥＣＵ１０２の間は、車内ＬＡＮ１０３により接続されている。車内ＬＡＮ１０３とは、例えばＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）が用いられている。
【０２０５】
次に、本実施形態のＶＳＣ_ＥＣＵ１０２の制御処理について図１７を用いて説明する。図１７はＶＳＣ_ＥＣＵ１０２の制御処理を示すフローチャートである。
【０２０６】
まず、ステップＳ１００において、メータ_ＥＣＵ１０１の速度センサから車速信号を車内ＬＡＮ１０３を介して受信して、この受信される車速信号を基づいて車速が閾値Ａ（ｋｍ／ｈ）以下であるか否かを判定する（速度判定手段）。
【０２０７】
このとき、車速が閾値Ａよりも大きいときにはＮＯと判定して、ステップＳ１００の判定を再び実施する。このため、その後、車速が閾値Ａよりも大きい状態を維持する限り、ステップＳ１００のＮＯ判定を繰り返すことになる。
【０２０８】
その後、車速が閾値Ａ以下になるとステップＳ１００でＹＥＳと判定して、ステップＳ１１０に移行する。このとき、測距システム_ＥＣＵ１００から車内ＬＡＮ１０３を介して距離信号を受信して、この受信される距離信号に基づいて前方車両と距離センサとの間の距離が閾値Ｂ（ｋｍ）以下である否かを判定する（第１の判定手段）。このため、距離が閾値Ｂよりも大きいときにはステップＳ１１０でＮＯと判定して、ステップＳ１１０の判定を再び実施する。このため、その後、距離が閾値Ｂよりも大きい状態を維持する限り、ステップＳ１１０のＮＯ判定を繰り返すことになる。
【０２０９】
その後、距離が閾値Ｂ以下になるとステップＳ１１０でＹＥＳと判定して、ステップＳ１２０において、前方車両と距離センサとの間の距離が短すぎる旨を運転者に対して警告するために警告装置を制御して警報を発令する（警告制御手段）。
【０２１０】
なお、警告装置としては、音声により運転者に対して警告するものや、表示パネルの表示により運転者に対して警告するものが用いられる。
【０２１１】
次のステップＳ１３０において、測距システム_ＥＣＵ１００から車内ＬＡＮ１０３を介して距離信号を受信して、この受信される距離信号に基づいて前方車両と距離センサとの間の距離が閾値Ｃ（ｋｍ）以下である否かを判定する（第２の判定手段）。閾値Ｃは、閾値Ｂよりも短い距離が設定されている。
【０２１２】
ここで、距離が閾値Ｃよりも大きいときにはステップＳ１３０でＮＯと判定してステップＳ１３０の判定を再び実施する。このため、その後、距離が閾値Ｃよりも大きい状態を維持する限りステップＳ１３０のＮＯ判定を繰り返す。その後、距離が閾値Ｃ以下になるとステップＳ１３０でＹＥＳと判定して、ステップＳ１４０に進む。このとき、制動制御手段として、自車両を止めるために自車両のブレーキ装置（制動装置）を制御する。これにより、自車両を止めることができる。
【０２１３】
以上説明した本実施形態によれば、車速が閾値Ａ以下であると判定し（ステップＳ１００：ＹＥＳ）、かつ前方車両と距離センサとの間の距離が閾値Ｂ以下であると判定したとき（ステップＳ１１０：ＮＯ）、前方車両と距離センサとの間の距離が短すぎる旨を運転者に対して警告するために警告装置を制御して警報を発令する（ステップＳ１２０）。これにより、運転者に対して車両を安全に運転させるように促すことができる。
【０２１４】
本実施形態では、車速が閾値Ａ以下であると判定し（ステップＳ１００：ＹＥＳ）、かつ前方車両と距離センサとの間の距離が閾値Ｃ以下であるときには、ブレーキ装置を制御して自車両を止める。このため、自車両における前方車両に対する衝突を未然に避けることができる。
【０２１５】
ここで、ステップＳ１１０、Ｓ１３０では、上記第１実施形態で求められる距離Ｚを用いて距離の比較判定を行っている。このため、距離の比較判定を精度良く行うことができる。したがって、上記第１実施形態で求められる距離Ｚを用いて車両の安全な走行を図ることができる。
（他の実施形態）
上述の第１〜４実施形態では、距離センサと障害物との間の距離を前記一定期間（Ｔｓ）の間にて光が伝搬する距離をＬとしたとき、Ｌ×｛（Ｄａ−Ｄｂ）／（Ｄｃ−Ｄｂ）｝／２を前記センサと前記障害物との間の距離として算出する演算処理回路（距離算出手段）３４によって算出した例について説明したが、これに代えて、演算処理回路３４以外の他の回路装置で距離センサと障害物との間の距離を算出してもよい。
【０２１６】
上述の第３実施形態では、平均化処理回路５６、５７がピーク電圧、ボトム電圧の平均電圧を求めるに際して、４つの受光パルスを用いた例について説明したが、これに限らず、複数の受光パルスを用いるならば、４つ以外の個数の受光パルスを用いて、平均化処理回路５６、５７がピーク電圧、ボトム電圧の平均電圧を求めてもよい。
【０２１７】
上述の第１、第２、第３実施形態では、互いに同一の回路構成を有する第１、第２の選択ゲートとして、ＯＲゲート４１、４２（図１、図４、図１０参照）を用いた例について説明したが、第１、第２の入力端子を備え、第１、第２の入力端子のうちいずれか一方の入力端子を出力端子に接続し、他方の入力端子と出力端子との間を開放するスイッチ回路を用いてもよい。スイッチ回路において第１、第２の入力端子のうちいずれかの入力端子を出力端子に接続するかは制御回路３６から出力される切替信号に応じて切替設定される。
【０２１８】
例えば、ＯＲゲート４１に代えてスイッチ回路を用いる場合には、スイッチ回路において第１の入力端子にコンパレータ３１の出力端子を接続し、かつ第２の入力端子に制御回路３６の出力端子を接続する。ＯＲゲート４２に代えてスイッチ回路を用いる場合には、スイッチ回路において第１の入力端子に制御回路３６の出力端子を接続し、かつ第２の入力端子をグランドに接続する。
【０２１９】
上述の第５実施形態では、上述の第１実施形態の測距システム_ＥＣＵ１００で求められる距離を用いて図１７の制御処理を実施した例について説明したが、これに代えて、上述の第２、第３、第４実施形態のうちいずれか１つの測距システム_ＥＣＵ１００で求められる距離を用いて図１７の制御処理を実施してもよい。
【０２２０】
上述の第５実施形態では、測距システム_ＥＣＵ１００で求められる距離を用いて警報の発令や車両の制動を実施する例について説明したが、これに限らず、前方車両と距離センサとの間の距離を維持して走行するオートクルージングの制御に測距システム_ＥＣＵ１００で求められる距離を用いてもよい。また、これに代えて、自車両と自車両の周囲の障害物との間の距離を測定してこの測定した距離を自車両の駐車支援のための制御に用いてもよい。
【０２２１】
上述の第１〜５実施形態では、本発明のセンサ用信号処理回路２０を自動車に適用した例について説明したが、これに代えて、本発明のセンサ用信号処理回路２０を自動車以外の列車等の各種車両に適用してもよい。センサ用信号処理回路２０を列車に適用した場合には、センサ用信号処理回路２０を搭載した列車とその前方に位置する前方列車との間の距離を測定することができる。
【符号の説明】
【０２２２】
１０    ダイオード
１１    フォトダイオード
１３    オペアンプ
１４    ｎＭＯＳトランジスタ
２０    センサ用信号処理回路
３１    コンパレータ（第１の波形整形器）
３２    パルス位相差符号化回路（位相差検出回路）
３４    演算処理回路（データ演算回路、距離算出手段）
３５    スイッチ（出力切替手段）
３６    制御回路
４１    ＯＲゲート（第２の選択ゲート）
４２    ＯＲゲート（第１の選択ゲート）
５０    ピークホールド回路
５１    ボトムホールド回路
５２    スイッチ
５３    スイッチ
５４    ＮＯＴゲート
５５    ＮＯＴゲート
５６    平均化処理回路
５７    平均化処理回路
８０ａ  サンプルホールド回路
８０ｂ  サンプルホールド回路
８０ｃ  サンプルホールド回路
８０ｄ  サンプルホールド回路
８０ｅ  加算回路
８０ｆ  反転回路
１００  測距システム_ＥＣＵ
１０１  メータ_ＥＣＵ
１０２  ＶＳＣ_ＥＣＵ
２００  車載システム
【図１】
0005811853.tif 000002
【図２】
0005811853.tif 000003
【図３】
0005811853.tif 000004
【図４】
0005811853.tif 000005
【図５】
0005811853.tif 000006
【図６】
0005811853.tif 000007
【図７】
0005811853.tif 000008
【図８】
0005811853.tif 000009
【図９】
0005811853.tif 000010
【図１０】
0005811853.tif 000011
【図１１】
0005811853.tif 000012
【図１２】
0005811853.tif 000013
【図１３】
0005811853.tif 000014
【図１４】
0005811853.tif 000015
【図１５】
0005811853.tif 000016
【図１６】
0005811853.tif 000017
【図１７】
0005811853.tif 000018