(57)【特許請求の範囲】
【請求項１】
データ電圧が供給される複数のデータラインとスキャンパルスが供給される複数のゲートラインが形成されて複数の液晶セルを持つ液晶表示パネルと、
第１極性制御信号、及び前記第１極性制御信号と異なる第２極性制御信号を発生して、前記第１極性制御信号の逆位相である第３極性制御信号、及び前記第２極性制御信号の逆位相である第４極性制御信号を発生すると共に、１フレーム期間単位で論理が反転される水平出力反転信号を発生するロジック回路と、
前記第１乃至第４極性制御信号に応答して、前記データラインに供給されるデータ電圧の極性を１フレーム期間単位で前記液晶セルの列方向に付いてシフトさせて、前記水平出力反転信号に応答して前記データ電圧の極性を１フレーム期間単位で前記液晶表示パネルの水平方向に沿ってシフトさせるデータ駆動回路と、
前記スキャンパルスを前記ゲートラインに供給するゲート駆動回路を備え、
前記データ駆動回路は各制御端子に入力される前記第１乃至第４極性制御信号の内いずれか１つに応答して正極性データ電圧と負極性データ電圧の内いずれか１つを選択する複数のマルチプレクサと、
前記複数のマルチプレクサの内、一部の制御端子に印加される極性制御信号を前記水平出力反転信号に応答して反転させる複数の水平出力反転回路を含むことを特徴とする液晶表示装置。
【請求項２】
前記第１乃至第４極性制御信号は、
２水平期間単位に論理が反転されることを特徴とする、請求項１記載の液晶表示装置。
【請求項３】
第Ｎフレーム期間の間第４ｉ（iは正の整数）＋１及び第４ｉ＋２垂直ラインで第４ｊ（ｊは０以上の整数）＋１及び第４ｊ＋２水平ラインに配置された前記液晶セルには正極性のデータ電圧が供給されて、第４ｉ＋３及び第４ｉ＋４垂直ラインで第４ｊ＋１及び第４ｊ＋２水平ラインに配置された前記液晶セルには負極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋２垂直ラインで第４ｊ＋３及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記負極性のデータ電圧が供給されて前記第４ｉ＋３及び第４ｉ＋４垂直ラインで前記第４ｊ＋３ 及び第４ｊ＋４水平ラインに配置された前記液晶セルには正極性のデータ電圧が供給されて、
第Ｎ＋１フレーム期間の間、前記第４ｉ＋２及び第４ｉ＋３垂直ラインで前記第４ｊ＋１及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋４垂直ラインで前記第４ｊ＋１及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋２及び第４ｉ＋３垂直ラインで前記第４ｊ＋２及び第４ｊ＋３水平ラインに配置された前記液晶セルには前記負極性のデータ電圧が供給されて、 前記第４ｉ＋１及び第４ｉ＋４垂直ラインで前記第４ｊ＋２及び第４ｊ＋３水平ラインに配置された前記液晶セルには前記正極性のデータ電圧が供給されて、
第Ｎ＋２フレーム期間の間、前記第４ｉ＋３及び第４ｉ＋４垂直ラインで前記第４ｊ＋１及び第４ｊ＋２水平ラインに配置された前記液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋１ 及び第４ｉ＋２垂直ラインで前記第４ｊ＋１及び第４ｊ＋２水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋３及び第４ｉ＋４垂直ラインで前記第４ｊ＋３及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋２垂直ラインで前記第４ｊ＋３及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記正極性のデータ電圧が供給されて、
第Ｎ＋３フレーム期間の間、前記第４ｉ＋１及び第４ｉ＋４垂直ラインで前記第４ｊ＋１及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋２及び第４ｉ＋３垂直ラインで前記第４ｊ＋１及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋４垂直ラインで前記第４ｊ＋２及び第４ｊ＋３水平ラインに配置された前記液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋２及び第４ｉ＋３垂直ラインで前記第４ｊ＋２及び第４ｊ＋３水平ラインに配置された前記液晶セルには前記正極性のデータ電圧が供給されることを特徴とする、請求項１記載の液晶表示装置。
【請求項４】
前記液晶セルは、
２フレーム期間の間同一な極性の電圧が連続に供給される第１液晶セル群と、
前記２フレーム期間の間第１極性の電圧と第２極性の電圧が連続に供給される第２液晶セル群を含み、
前記フレーム期間それぞれで前記第１液晶セル群の液晶セルと前記第２液晶セル群の液晶セルは水平方向及び垂直方向に沿って交互に配置されて、
１フレーム期間単位で前記第１液晶セル群の位置と前記第２液晶セル群の位置がお互いに変わることを特徴とする、請求項３記載の液晶表示装置。
【請求項５】
第Ｎフレーム期間の間、第４ｉ（ｉは正の整数）＋１及び第４ｉ＋４垂直ラインで第４ｊ（ｊは０以上の整数）＋１及び第４ｊ＋２水平ラインに配置された前記液晶セルには正極性のデータ電圧が供給されて、第４ｉ＋２及び第４ｉ＋３垂直ラインで第４ｊ＋１及び第４ｊ＋２水平ラインに配置された前記液晶セルには負極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋４垂直ラインで前記第４ｊ＋３及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋２ 及び第４ｉ＋３垂直ラインで第４ｊ＋３及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記正極性のデータ電圧が供給されて、
第Ｎ＋１フレーム期間の間、前記第４ｉ＋３及び第４ｉ＋４垂直ラインで前記第４ｊ＋１及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋２垂直ラインで前記第４ｊ＋１及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋３及び第４ｉ＋４垂直ラインで前記第４ｊ＋２及び第４ｊ＋３水平ラインに配置された前記液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋２垂直ラインで前記第４ｊ＋２及び第４ｊ＋３水平ラインに配置された前記液晶セルには前記正極性のデータ電圧が供給されて、
第Ｎ＋２フレーム期間の間、前記第４ｉ＋２及び第４ｉ＋３垂直ラインで前記第４ｊ＋１及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋４垂直ラインで前記第４ｊ＋１及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋２及び第４ｉ＋３垂直ラインで前記第４ｊ＋２及び第４ｊ＋３水平ラインに配置された前記液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋４垂直ラインで前記第４ｊ＋２及び第４ｊ＋３水平ラインに配置された前記液晶セルには前記正極性のデータ電圧が供給されて、
第Ｎ＋３フレーム期間の間、前記第４ｉ＋１及び第４ｉ＋２垂直ラインで前記第４ｊ＋１及び第４ｊ＋２水平ラインに配置された前記液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋３及び第４ｉ＋４垂直ラインで前記第４ｊ＋１及び第４ｊ＋２水平ラインに配置された前記液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋２垂直ラインで前記第４ｊ＋３及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋３及び第４ｉ＋４垂直ラインで前記第４ｊ＋３及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記正極性のデータ電圧が供給されることを特徴とする、請求項１記載の液晶表示装置。
【請求項６】
前記液晶セルは、
２フレーム期間の間で同一な極性の電圧が連続に供給される第１液晶セル群と、
前記２フレーム期間の間で第１極性の電圧と第２極性の電圧が連続に供給される第２液晶セル群を含み、
前記第Ｎフレーム期間と前記第Ｎ＋２フレーム期間の間で第１液晶セル群は前記第４ｉ＋１及び第４ｉ＋３列に配置された液晶セルを含み、前記第２液晶セル群は前記第４ｉ＋２及び第４ｉ＋４列に配置された液晶セルを含み、
前記第Ｎ＋１フレーム期間と前記第Ｎ＋３フレーム期間の間で第１液晶セル群の液晶セルと第２液晶セル群の液晶セルは水平方向と垂直方向それぞれで交互に配置されることを特徴とする、請求項５記載の液晶表示装置。
【請求項７】
データ電圧が供給される複数のデータラインとスキャンパルスが供給される複数のゲートラインが形成されて複数の液晶セルを持つ液晶表示パネルと、
周期的に論理が反転される極性制御信号と、１フレーム期間単位で前記データ電圧の極性を前記液晶表示パネルの水平方向に沿ってシフトさせるための水平出力反転信号を発生する制御回路と、
前記極性制御信号に応答して、前記データ電圧の極性を１水平期間又は２水平期間単位に反転させて、前記水平出力反転信号に応答して、前記水平方向でシフトさせて前記データラインに供給するデータ駆動回路と、
前記スキャンパルスを前記ゲートラインに供給するゲート駆動回路を備え、
前記データ駆動回路は各制御端子に入力される前記極性制御信号の内いずれか１つに応答して正極性データ電圧と負極性データ電圧の内いずれか１つを選択する複数のマルチプレクサと、
前記複数のマルチプレクサの内、一部の制御端子に印加される極性制御信号を前記水平出力反転信号に応答して反転させる複数の水平出力反転回路を含むことを特徴とする液晶表示装置。
【請求項８】
第Ｎフレーム期間の間、第４ｉ（ｉは正の整数）＋１垂直ライン及び第４ｉ＋４垂直ラインで奇数水平ラインに配置された液晶セルには正極性のデータ電圧が供給されて、第４ｉ＋２垂直ライン及び第４ｉ＋３垂直ラインで前記奇数水平ラインに配置された液晶セルには負極性のデータ電圧が供給されて、前記第４ｉ＋１垂直ライン及び前記第４ｉ＋４垂直ラインで偶数水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋２垂直ライン及び前記第４ｉ＋３垂直ラインで前記偶数水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、
第Ｎ＋１フレーム期間の間、前記第４ｉ＋１垂直ライン及び前記第４ｉ＋２垂直ラインで前記奇数水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、 前記第４ｉ＋３垂直ライン及び前記第４ｉ＋４垂直ラインで前記奇数水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋１垂直ライン及び前記第４ｉ＋２垂直ラインで前記偶数水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されて、 前記第４ｉ＋３垂直ライン及び前記第４ｉ＋４垂直ラインで前記偶数水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、
第Ｎ＋２フレーム期間の間、前記第４ｉ＋１垂直ライン及び前記第４ｉ＋４垂直ラインで前記奇数水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されて、 前記第４ｉ＋２垂直ライン及び前記第４ｉ＋３垂直ラインで奇数水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋１垂直ライン及び前記第４ｉ＋４垂直ラインで前記偶数水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋２垂直ライン及び前記第４ｉ＋３垂直ラインで前記偶数水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されて、
第Ｎ＋３フレーム期間の間、前記第４ｉ＋１垂直ライン及び前記第４ｉ＋２垂直ラインで前記奇数水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されて、
前記第４ｉ＋３垂直ライン及び前記第４ｉ＋４垂直ラインで前記奇数水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋１垂直ライン及び前記第４ｉ＋２垂直ラインで前記偶数水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋３垂直ライン及び前記第４ｉ＋４垂直ラインで前記偶数水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されることを特徴とする、請求項７記載の液晶表示装置。
【請求項９】
第Ｎフレーム期間の間、第４ｉ（ｉは正の整数）＋１及び第４ｉ＋４垂直ラインで第４ｊ（ｊは正の整数）＋１及び第４ｊ＋２水平ラインに配置された液晶セルには正極性のデータ電圧が供給されて、第４ｉ＋２及び第４ｉ＋３垂直ラインで前記第４ｊ＋１及び第４ｊ＋２水平ラインに配置された液晶セルには負極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋４垂直ラインで第４ｊ＋３及び第４ｊ＋４水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋２及び第４ｉ＋３垂直ラインで前記第４ｊ＋３及び第４ｊ＋４水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、
第Ｎ＋１フレーム期間の間、前記第４ｉ＋１及び第４ｉ＋２垂直ラインで前記第４ｊ＋１及び第４ｊ＋２水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋３及び第４ｉ＋４垂直ラインで前記第４ｊ＋１及び第４ｊ＋２水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋２垂直ラインで前記第４ｊ＋３及び第４ｊ＋４水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋３及び第４ｉ＋４垂直ラインで前記第４ｊ＋３及び第４ｊ＋４水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、  
第Ｎ＋２フレーム期間の間、前記第４ｉ＋１及び第４ｉ＋４垂直ラインで前記第４ｊ＋１及び第４ｊ＋２水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋２及び第４ｉ＋３垂直ラインで前記第４ｊ＋１及び第４ｊ＋２水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋４垂直ラインで前記第４ｊ＋３及び第４ｊ＋４水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋２及び第４ｉ＋３垂直ラインで前記第４ｊ＋３及び第４ｊ＋４水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されて、
第Ｎ＋３フレーム期間の間、前記第４ｉ＋１及び第４ｉ＋２垂直ラインで前記第４ｊ＋１及び第４ｊ＋２水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋３及び第４ｉ＋４垂直ラインで前記第４ｊ＋１及び第４ｊ＋２水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋２垂直ラインで前記第４ｊ＋３及び第４ｊ＋４水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋３及び第４ｉ＋４垂直ラインで前記第４ｊ＋３及び第４ｊ＋４水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されることを特徴とする、請求項７記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関し、より詳しくは直流化残像とフリッカーを防止して表示品質を高めるようにした液晶表示装置とその駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置はビデオ信号によって液晶セルの光透過率を調節して画像を表示する。アクティブマトリクス（Ａｃｔｉｖｅ Ｍａｔｒｉｘ）タイプの液晶表示装置は図１のように液晶セル（Ｃｌｃ）ごとに形成された薄膜トランジスター（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）を利用して液晶セルに供給されるデータ電圧をスイッチングしてデータを能動的に制御するので動画像の表示品質を高めることができる。図１において、図面符号“Ｃｓｔ”は液晶セル（Ｃｌｃ）に充電されたデータ電圧を維持するためのストレージキャパシタ（Ｓｔｏｒａｇｅ Ｃａｐａｃｉｔｏｒ、Ｃｓｔ）、‘ＤＬ１’はデータ電圧が供給されるデータライン、そして‘ＧＬ１’はスキャン電圧が供給されるゲートラインをそれぞれ意味する。
【０００３】
このような液晶表示装置は直流オフセット成分を減少させて液晶の劣化を減らすために、隣り合う液晶セルの間から極性が反転されてフレーム期間単位で極性が反転されるインバージョン方式（Ｉｎｖｅｒｓｉｏｎ）に駆動されている。ところでデータ電圧の二つの極性の内で何れか一極性が長期間優勢的（ｄｏｍｉｎａｎｔ）に供給されれば残像が発生する。このような残像を液晶セルに同一極性の電圧が繰り返し充電されるので“直流化残像（ＤＣ  Ｉｍａｇｅ ｓｔｉｃｋｉｎｇ）”という。このような例の内で一つは液晶表示装置にインターレース（Ｉｎｔｅｒｌａｃｅ）方式のデータ電圧が供給される場合である。インターレース方式のデータ(以下、”インターレースデータ”とする)は奇数フレーム期間に奇数水平ラインの液晶セルに表示される奇数ラインデータ電圧のみを含み、偶数フレーム期間に偶数水平ラインの液晶セルに表示されるデータ電圧のみを含む。
【０００４】
図２は液晶セル（Ｃｌｃ）に供給されるインターレースデータの一つの例を示す波形図である。図２のようなデータ電圧が供給される液晶セル（Ｃｌｃ）は奇数水平ラインに配置された液晶セルの内で何れか一つで仮定する。
【０００５】
図２を参照すれば、液晶セル（Ｃｌｃ）には奇数フレーム期間の間で正極性電圧が供給されて、偶数フレーム期間の間で負極性電圧が供給される。インターレース方式で、奇数水平ラインに配置された液晶セル（Ｃｌｃ）に奇数フレーム期間の間にだけ高い正極性データ電圧が供給されるから、４個のフレーム期間の間ボックス内の波形のように正極性データ電圧が負極性データ電圧に比べて優勢的になって直流化残像が現われるようになる。図３はインターレースデータによって現われる直流化残像の実験結果を示すイメージである。図３の左側イメージのような原画像をインターレース方式で液晶表示パネルに一定時間の間で供給すれば、極性がフレーム期間単位に変わるデータ電圧が奇数フレームと偶数フレームで振幅が変わって、その結果左側イメージのような原画像後に液晶表示パネルのすべての液晶セル（Ｃｌｃ）に中間階調すなわち、１２７階調のデータ電圧を供給すれば右側イメージのように原画像のパターンがかすかに見える直流化残像が現われる。
【０００６】
直流化残像の他の例として、同一な画像を一定した速度に移動またはスクロール（ｓｃｒｏｌｌ）させればスクロールされる絵の大きさとスクロール速度（移動速度）の相関関係によって液晶セル（Ｃｌｃ）に同一極性の電圧が繰り返し蓄積されて直流化残像が現われることができる。このような実例は図４のようである。図４は斜線パターンと文字パターンを一定した速度に移動させる時現われる直流化残像の実験結果を示すイメージである。
【０００７】
液晶表示装置では直流化残像によって動画像表示品質が落ちるだけでなく肉眼で輝度差を周期的に感じるフリッカー（Ｆｌｉｃｋｅｒ）現象によっても表示品質が落ちる。したがって、液晶表示装置の表示品質を高めるためには直流化残像を解決することと共にフリッカー現象を防止しなければならない。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって、本発明の目的は前記従来技術の問題点を解決しようと案出された発明として直流化残像とフリッカーを防止して表示品質を高めるようにした液晶表示装置とその駆動方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を達成するために、本発明の液晶表示装置は、データ電圧が供給される複数のデータラインとスキャンパルスが供給される複数のゲートラインが形成されて複数の液晶セルを持つ液晶表示パネルと、第１極性制御信号、及び前記第１極性制御信号と異なる第２極性制御信号を発生して、前記第１極性制御信号の逆位相である第３極性制御信号、及び前記第２極性制御信号の逆位相である第４極性制御信号を発生すると共に、１フレーム期間単位で論理が反転される水平出力反転信号を発生するロジック回路と、前記極性制御信号に応答して、前記データラインに供給されるデータ電圧の極性を１フレーム期間単位で前記液晶セルの列方向に付いてシフトさせて、前記水平出力反転信号に応答して前記データ電圧の極性を１フレーム期間単位で前記液晶表示パネルの水平方向に沿ってシフトさせるデータ駆動回路と、前記スキャンパルスを前記ゲートラインに供給するゲート駆動回路を備える。
【００１０】
前記極性制御信号は、２水平期間単位に論理が反転される。
【００１１】
第Ｎフレーム期間の間第４ｉ（iは正の整数）＋１及び第４ｉ＋２垂直ラインで第４ｊ（ｊは０以上の整数）＋１及び第４ｊ＋２水平ラインに配置された前記液晶セルには正極性のデータ電圧が供給されて、第４ｉ＋３及び第４ｉ＋４垂直ラインで第４ｊ＋１及び第４ｊ＋２水平ラインに配置された前記液晶セルには負極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋２垂直ラインで第４ｊ＋３及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記負極性のデータ電圧が供給されて前記第４ｉ＋３及び第４ｉ＋４垂直ラインで前記第４ｊ＋３ 及び第４ｊ＋４水平ラインに配置された前記液晶セルには正極性のデータ電圧が供給されて、第Ｎ＋１フレーム期間の間、前記第４ｉ＋２及び第４ｉ＋３垂直ラインで前記第４ｊ＋１及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋４垂直ラインで前記第４ｊ＋１及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋２及び第４ｉ＋３垂直ラインで前記第４ｊ＋２及び第４ｊ＋３水平ラインに配置された前記液晶セルには前記負極性のデータ電圧が供給されて、 前記第４ｉ＋１及び第４ｉ＋４垂直ラインで前記第４ｊ＋２及び第４ｊ＋３水平ラインに配置された前記液晶セルには前記正極性のデータ電圧が供給されて、第Ｎ＋２フレーム期間の間、前記第４ｉ＋３及び第４ｉ＋４垂直ラインで前記第４ｊ＋１及び第４ｊ＋２水平ラインに配置された前記液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋１ 及び第４ｉ＋２垂直ラインで前記第４ｊ＋１及び第４ｊ＋２水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋３及び第４ｉ＋４垂直ラインで前記第４ｊ＋３及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋２垂直ラインで前記第４ｊ＋３及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記正極性のデータ電圧が供給されて、第Ｎ＋３フレーム期間の間、前記第４ｉ＋１及び第４ｉ＋４垂直ラインで前記第４ｊ＋１及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋２及び第４ｉ＋３垂直ラインで前記第４ｊ＋１及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋４垂直ラインで前記第４ｊ＋２及び第４ｊ＋３水平ラインに配置された前記液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋２及び第４ｉ＋３垂直ラインで前記第４ｊ＋２及び第４ｊ＋３水平ラインに配置された前記液晶セルには前記正極性のデータ電圧が供給される。
【００１２】
前記液晶セルは、２フレーム期間の間同一な極性の電圧が連続に供給される第１液晶セル群と、前記２フレーム期間の間第１極性の電圧と第２極性の電圧が連続に供給される第２液晶セル群を含み、
前記フレーム期間それぞれで前記第１液晶セル群の液晶セルと前記第２液晶セル群の液晶セルは水平方向及び垂直方向に沿って交互に配置されて、１フレーム期間単位で前記第１液晶セル群の位置と前記第２液晶セル群の位置が互いに変わる。
【００１３】
第Ｎフレーム期間の間、第４ｉ（ｉは正の整数）＋１及び第４ｉ＋４垂直ラインで第４ｊ（ｊは０以上の整数）＋１及び第４ｊ＋２水平ラインに配置された前記液晶セルには正極性のデータ電圧が供給されて、第４ｉ＋２及び第４ｉ＋３垂直ラインで第４ｊ＋１及び第４ｊ＋２水平ラインに配置された前記液晶セルには負極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋４垂直ラインで前記第４ｊ＋３及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋２ 及び第４ｉ＋３垂直ラインで第４ｊ＋３及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記正極性のデータ電圧が供給されて、第Ｎ＋１フレーム期間の間、前記第４ｉ＋３及び第４ｉ＋４垂直ラインで前記第４ｊ＋１及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋２垂直ラインで前記第４ｊ＋１及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋３及び第４ｉ＋４垂直ラインで前記第４ｊ＋２及び第４ｊ＋３水平ラインに配置された前記液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋２垂直ラインで前記第４ｊ＋２及び第４ｊ＋３水平ラインに配置された前記液晶セルには前記正極性のデータ電圧が供給されて、第Ｎ＋２フレーム期間の間、前記第４ｉ＋２及び第４ｉ＋３垂直ラインで前記第４ｊ＋１及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋４垂直ラインで前記第４ｊ＋１及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋２及び第４ｉ＋３垂直ラインで前記第４ｊ＋２及び第４ｊ＋３水平ラインに配置された前記液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋４垂直ラインで前記第４ｊ＋２及び第４ｊ＋３水平ラインに配置された前記液晶セルには前記正極性のデータ電圧が供給されて、第Ｎ＋３フレーム期間の間、前記第４ｉ＋１及び第４ｉ＋２垂直ラインで前記第４ｊ＋１及び第４ｊ＋２水平ラインに配置された前記液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋３及び第４ｉ＋４垂直ラインで前記第４ｊ＋１及び第４ｊ＋２水平ラインに配置された前記液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋２垂直ラインで前記第４ｊ＋３及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋３及び第４ｉ＋４垂直ラインで前記第４ｊ＋３及び第４ｊ＋４水平ラインに配置された前記液晶セルには前記正極性のデータ電圧が供給される。
【００１４】
前記液晶セルは、２フレーム期間の間で同一な極性の電圧が連続に供給される第１液晶セル群と、前記２フレーム期間の間で第１極性の電圧と第２極性の電圧が連続に供給される第２液晶セル群を含み、前記第Ｎフレーム期間と前記第Ｎ＋２フレーム期間の間で第１液晶セル群は前記第４ｉ＋１及び第４ｉ＋３列に配置された液晶セルを含み、前記第２液晶セル群は前記第４ｉ＋２及び第４ｉ＋４列に配置された液晶セルを含み、前記第Ｎ＋１フレーム期間と前記第Ｎ＋３フレーム期間の間で第１液晶セル群の液晶セルと第２液晶セル群の液晶セルは水平方向と垂直方向それぞれで交互に配置される。
【００１５】
また、本発明の液晶表示装置は、データ電圧が供給される複数のデータラインとスキャンパルスが供給される複数のゲートラインが形成されて複数の液晶セルを持つ液晶表示パネルと、周期的に論理が反転される極性制御信号と、１フレーム期間単位で前記データ電圧の極性を前記液晶表示パネルの水平方向に沿ってシフトさせるための水平出力反転信号を発生する制御回路と、前記極性制御信号に応答して、前記データ電圧の極性を１水平期間又は２水平期間単位に反転させて、前記水平出力反転信号に応答して、前記水平方向でシフトさせて前記データラインに供給するデータ駆動回路と、前記スキャンパルスを前記ゲートラインに供給するゲート駆動回路を備える。
【００１６】
第Ｎフレーム期間の間、第４ｉ（ｉは正の整数）＋１垂直ライン及び第４ｉ＋４垂直ラインで奇数水平ラインに配置された液晶セルには正極性のデータ電圧が供給されて、第４ｉ＋２垂直ライン及び第４ｉ＋３垂直ラインで前記奇数水平ラインに配置された液晶セルには負極性のデータ電圧が供給されて、前記第４ｉ＋１垂直ライン及び前記第４ｉ＋４垂直ラインで偶数水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋２垂直ライン及び前記第４ｉ＋３垂直ラインで前記偶数水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、第Ｎ＋１フレーム期間の間、前記第４ｉ＋１垂直ライン及び前記第４ｉ＋２垂直ラインで前記奇数水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、 前記第４ｉ＋３垂直ライン及び前記第４ｉ＋４垂直ラインで前記奇数水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋１垂直ライン及び前記第４ｉ＋２垂直ラインで前記偶数水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋３垂直ライン及び前記第４ｉ＋４垂直ラインで前記偶数水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、第Ｎ＋２フレーム期間の間、前記第４ｉ＋１垂直ライン及び前記第４ｉ＋４垂直ラインで前記奇数水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されて、 前記第４ｉ＋２垂直ライン及び前記第４ｉ＋３垂直ラインで奇数水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋１垂直ライン及び前記第４ｉ＋４垂直ラインで前記偶数水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋２垂直ライン及び前記第４ｉ＋３垂直ラインで前記偶数水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されて、第Ｎ＋３フレーム期間の間、前記第４ｉ＋１垂直ライン及び前記第４ｉ＋２垂直ラインで前記奇数水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋３垂直ライン及び前記第４ｉ＋４垂直ラインで前記奇数水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋１垂直ライン及び前記第４ｉ＋２垂直ラインで前記偶数水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋３垂直ライン及び前記第４ｉ＋４垂直ラインで前記偶数水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給される。
【００１７】
第Ｎフレーム期間の間、第４ｉ（ｉは正の整数）＋１及び第４ｉ＋４垂直ラインで第４ｊ（ｊは正の整数）＋１及び第４ｊ＋２水平ラインに配置された液晶セルには正極性のデータ電圧が供給されて、第４ｉ＋２及び第４ｉ＋３垂直ラインで前記第４ｊ＋１及び第４ｊ＋２水平ラインに配置された液晶セルには負極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋４垂直ラインで第４ｊ＋３及び第４ｊ＋４水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋２及び第４ｉ＋３垂直ラインで前記第４ｊ＋３及び第４ｊ＋４水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、第Ｎ＋１フレーム期間の間、前記第４ｉ＋１及び第４ｉ＋２垂直ラインで前記第４ｊ＋１及び第４ｊ＋２水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋３及び第４ｉ＋４垂直ラインで前記第４ｊ＋１及び第４ｊ＋２水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋２垂直ラインで前記第４ｊ＋３及び第４ｊ＋４水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋３及び第４ｉ＋４垂直ラインで前記第４ｊ＋３及び第４ｊ＋４水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、第Ｎ＋２フレーム期間の間、前記第４ｉ＋１及び第４ｉ＋４垂直ラインで前記第４ｊ＋１及び第４ｊ＋２水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋２及び第４ｉ＋３垂直ラインで前記第４ｊ＋１及び第４ｊ＋２水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋４垂直ラインで前記第４ｊ＋３及び第４ｊ＋４水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋２及び第４ｉ＋３垂直ラインで前記第４ｊ＋３及び第４ｊ＋４水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されて、第Ｎ＋３フレーム期間の間、前記第４ｉ＋１及び第４ｉ＋２垂直ラインで前記第４ｊ＋１及び第４ｊ＋２水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給されて、前記第４ｉ＋３及び第４ｉ＋４垂直ラインで前記第４ｊ＋１及び第４ｊ＋２水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋１及び第４ｉ＋２垂直ラインで前記第４ｊ＋３及び第４ｊ＋４水平ラインに配置された液晶セルには前記正極性のデータ電圧が供給されて、前記第４ｉ＋３及び第４ｉ＋４垂直ラインで前記第４ｊ＋３及び第４ｊ＋４水平ラインに配置された液晶セルには前記負極性のデータ電圧が供給される。
【００１８】
また、本発明の液晶表示装置の駆動方法は、データ電圧が供給される複数のデータラインとスキャンパルスが供給される複数のゲートラインが形成されて複数の液晶セルを持つ液晶表示パネルを持つ液晶表示装置の駆動方法において、第１極性制御信号、及び前記第１極性制御信号と異なる第２極性制御信号を発生して、前記第１極性制御信号の逆位相である第３極性制御信号、及び前記第２極性制御信号の逆位相である第４極性制御信号を発生すると共に１フレーム期間単位で論理が反転される水平出力反転信号を発生する段階と、前記極性制御信号に応答して前記データラインに供給されるデータ電圧の極性を１フレーム期間単位で垂直方向に沿ってシフトさせて、前記水平出力反転信号に応答して前記データ電圧の極性を１フレーム期間単位で水平方向に沿ってシフトさせる段階と、前記スキャンパルスを前記ゲートラインに供給する段階を含む。
【００１９】
また、本発明の液晶表示装置の駆動方法は、データ電圧が供給される複数のデータラインとスキャンパルスが供給される複数のゲートラインが形成されて複数の液晶セルを持つ液晶表示パネルを備える液晶表示装置の駆動方法において、周期的に論理が反転される極性制御信号を発生する段階と、１フレーム期間単位で前記データ電圧の極性を水平方向に沿ってシフトさせるための水平出力反転信号を発生する段階と、前記極性制御信号に応答して前記データ電圧の極性を１水平期間または２水平期間単位に反転させて、前記水平出力反転信号に応答して前記水平方向でシフトさせて前記データラインに供給する段階と、前記スキャンパルスを前記ゲートラインに供給する段階を含む。
【００２０】
また、本発明の液晶表示装置の駆動方法は、データ電圧が供給される複数のデータラインとスキャンパルスが供給される複数のゲートラインが形成されて、複数の液晶セルを持つ液晶表示パネルを備える液晶表示装置の駆動方法において、入力映像のデジタルビデオデータを分析する段階と、周期的に論理が反転される極性制御信号を発生する段階と、前記入力映像の映像判断の結果、インターレースデータが入力される時、１フレーム期間単位で前記データ電圧の極性を前記液晶表示パネルの水平方向に沿ってシフトさせるための水平出力反転信号を発生する段階と、前記極性制御信号に応答して前記データ電圧の極性を前記１水平期間単位に反転させて、前記水平出力反転信号に応答して前記水平方向でシフトさせて前記データラインに供給する段階と、前記スキャンパルスを前記ゲートラインに供給する段階を含む。
【００２１】
本発明の液晶表示装置は、データ電圧が供給される複数のデータラインとスキャンパルスが供給される複数のゲートラインが形成されて複数の液晶セルを持つ液晶表示パネルと、極性制御信号に応答して前記データラインに前記データ電圧を供給するデータ駆動回路と、前記スキャンパルスを前記ゲートラインに供給するゲート駆動回路と、前記極性制御信号をフレーム期間単位で異なりに発生するコントローラを備え、前記液晶表示パネルは２フレーム期間内でデータ電圧周波数が異なる第１及び第２液晶セル群を含み、前記第１液晶セル群と前記第２液晶セル群は垂直及び水平方向で交互して１フレーム期間単位で互いの位置が変わり、前記第１及び第２液晶セル群それぞれは２×２液晶セル以内の大きさを有し、前記第１液晶セル群のデータ電圧周波数は前記第２液晶セル群のデータ電圧周波数に比べて低く、前記コントローラは、１フレーム期間単位で論理が反転されて前記データ駆動回路から出力されるデータ電圧の内で一部データ電圧の極性を反転させ前記データラインに供給されるデータ電圧の極性を前記液晶表示パネルの水平方向に沿ってシフトさせるＨ２／Ｈ１反転信号を発生し、前記データ駆動回路は、デジタルビデオデータを正極性ガンマ補償電圧で変換する複数の第１デコーダーと、デジタルビデオデータを負極性ガンマ補償電圧で変換する複数の第２デコーダーと、前記極性制御信号に応答して前記第１デコーダー及び前記第２デコーダーの出力を交互に選択する複数のマルチフレクサーと、前記マルチフレクサーの内で一部マルチフレクサーの制御端子に接続されて、前記Ｈ２／Ｈ１反転信号に応答して前記制御端子に供給される制御信号を１フレーム期間単位に反転させ前記データラインに供給されるデータ電圧の極性を前記液晶表示パネルの水平方向に沿ってシフトさせる水平出力反転回路を備える。
【００２２】
前記極性制御信号は、第４ｉ＋１フレーム期間に発生されて２水平期間周期に論理が反転される第１極性制御信号と、第４ｉ＋２フレーム期間に発生されて１水平期間周期に論理が反転される第２極性制御信号と、第４ｉ＋３フレーム期間に発生されて前記第１極性制御信号に対して逆位相に発生される第３極性制御信号と、第４ｉ＋４フレーム期間に発生されて前記第２極性制御信号に対して逆位相に発生される第４極性制御信号を含む。
【００２３】
第４ｉ＋１（ｉは０以上の整数）フレーム期間の間、前記第１液晶セル群は第４ｉ＋２及び第４ｉ＋３水平ラインで第４ｉ＋１及び第４ｉ＋２垂直ラインに配置された液晶セルと、第４ｉ＋１及び第４ｉ＋４水平ラインで第４ｉ＋３ 及び第４ｉ＋４垂直ラインに配置された液晶セル（Ｃｌｃ）を含み、前記第２液晶セル群は垂直及び水平方向で第１液晶セル群を間に置いて配置されて、第４ｉ＋２フレーム期間の間、前記第１液晶セル群は第４ｉ＋２及び第４ｉ＋３水平ラインで前記第４ｉ＋３及び第４ｉ＋４垂直ラインに配置された液晶セルと、前記第４ｉ＋１及び第４ｉ＋４水平ラインで前記第４ｉ＋１及び第４ｉ＋２垂直ラインに配置された液晶セルを含み、前記第２液晶セル群は垂直及び水平方向で第１液晶セル群を間に置いて配置されて、第４ｉ＋３フレーム期間の間、前記第１液晶セル群は前記第４ｉ＋２及び第４ｉ＋３水平ラインで前記第４ｉ＋１及び第４ｉ＋２垂直ラインに配置された液晶セルと、前記第４ｉ＋１ 及び第４ｉ＋４水平ラインで前記第４ｉ＋３及び第４ｉ＋４垂直ラインに配置された液晶セルを含み、前記第２液晶セル群は垂直及び水平方向で第１液晶セル群を間に置いて配置されて、第４ｉ＋４フレーム期間の間、前記第１液晶セル群は前記第４ｉ＋２及び第４ｉ＋３水平ラインで前記第４ｉ＋３及び第４ｉ＋４垂直ラインに配置された液晶セルと、前記第４ｉ＋１及び第４ｉ＋４水平ラインで前記第４ｉ＋１及び第４ｉ＋２垂直ラインに配置された液晶セルを含み、前記第２液晶セル群は垂直及び水平方向で第１液晶セル群を間に置いて配置される。
【００２４】
前記極性制御信号は、第４ｉ＋１フレーム期間に発生されて２水平期間周期に論理が反転される第１極性制御信号と、第４ｉ＋２フレーム期間に発生されて１水平期間周期に論理が反転される第２極性制御信号と、第４ｉ＋３フレーム期間に発生されて前記第１極性制御信号に対して逆位相に発生される第３極性制御信号と、第４ｉ＋４フレーム期間に発生されて前記第２極性制御信号に対して逆位相に発生される第４極性制御信号を含む。
【００２５】
第４ｉ＋１（ｉは０以上の整数）フレーム期間の間、前記第１液晶セル群は第４ｉ＋２及び第４ｉ＋３水平ラインで第４ｉ＋３及び第４ｉ＋４垂直ラインに配置された液晶セルと、第４ｉ＋１及び第４ｉ＋４水平ラインで第４ｉ＋１ 及び第４ｉ＋２垂直ラインに配置された液晶セルを含み、前記第２液晶セル群は垂直及び水平方向で第１液晶セル群を間に置いて配置されて、第４ｉ＋２フレーム期間の間、前記第１液晶セル群は前記第４ｉ＋２及び第４ｉ＋３水平ラインで前記第４ｉ＋１及び第４ｉ＋２垂直ラインに配置された液晶セルと、前記第４ｉ＋１及び第４ｉ＋４水平ラインで前記第４ｉ＋３及び第４ｉ＋４垂直ラインに配置された液晶セルを含み、前記第２液晶セル群は垂直及び水平方向で第１液晶セル群を間に置いて配置されて、第４ｉ＋３フレーム期間の間、前記第１液晶セル群は前記第４ｉ＋２及び第４ｉ＋３水平ラインで前記第４ｉ＋３及び第４ｉ＋４垂直ラインに配置された液晶セルと、前記第４ｉ＋１及び第４ｉ＋４水平ラインで前記第４ｉ＋１及び第４ｉ＋２垂直ラインに配置された液晶セルを含み、前記第２液晶セル群は垂直及び水平方向で第１液晶セル群を間に置いて配置されて、第４ｉ＋４フレーム期間の間、前記第１液晶セル群は前記第４ｉ＋２及び第４ｉ＋３水平ラインで前記第４ｉ＋１及び第４ｉ＋２垂直ラインに配置された液晶セルと、前記第４ｉ＋１及び第４ｉ＋４水平ラインで前記第４ｉ＋３及び第４ｉ＋４垂直ラインに配置された液晶セルを含み、前記第２液晶セル群は垂直及び水平方向で第１液晶セル群を間に置いて配置される。
【００２６】
前記極性制御信号は、第４ｉ＋１フレーム期間に発生されて２水平期間周期に論理が反転される第１極性制御信号と、第４ｉ＋２フレーム期間に発生されて前記２水平期間周期に論理が反転され、前記第１極性制御信号に対して１水平期間位位相差を有する第２極性制御信号と、第４ｉ＋３フレーム期間に発生されて前記第１極性制御信号に対して逆位相に発生される第３極性制御信号と、第４ｉ＋４フレーム期間に発生されて前記第２極性制御信号に対して逆位相に発生される第４極性制御信号を含む。
【００２７】
第４ｉ＋１（ｉは０以上の整数）フレーム期間の間、前記第１液晶セル群は第４ｉ＋１及び第４ｉ＋３水平ラインで第４ｉ＋１及び第４ｉ＋２垂直ラインに配置された液晶セルと、第４ｉ＋２及び第４ｉ＋４ 水平ラインで第４ｉ＋３ 及び第４ｉ＋４垂直ラインに配置された液晶セル（Ｃｌｃ）を含み、前記第２液晶セル群は垂直及び水平方向で第１液晶セル群を間に置いて配置されて、第４ｉ＋２フレーム期間の間、前記第１液晶セル群は第４ｉ＋１及び第４ｉ＋３水平ラインで前記第４ｉ＋３及び第４ｉ＋４垂直ラインに配置された液晶セルと、前記第４ｉ＋２及び第４ｉ＋４水平ラインで前記第４ｉ＋１及び第４ｉ＋２垂直ラインに配置された液晶セルを含み、前記第２液晶セル群は垂直及び水平方向で第１液晶セル群を間に置いて配置されて、第４ｉ＋３フレーム期間の間、前記第１液晶セル群は前記第４ｉ＋１及び第４ｉ＋３水平ラインで前記第４ｉ＋１及び第４ｉ＋２垂直ラインに配置された液晶セルと、前記第４ｉ＋２及び第４ｉ＋４水平ラインで前記第４ｉ＋３及び第４ｉ＋４垂直ラインに配置された液晶セルを含み、前記第２液晶セル群は垂直及び水平方向で第１液晶セル群を間に置いて配置されて、第４ｉ＋４フレーム期間の間、前記第１液晶セル群は前記第４ｉ＋１及び第４ｉ＋３水平ラインで前記第４ｉ＋３及び第４ｉ＋４垂直ラインに配置された液晶セルと、前記第４ｉ＋２及び第４ｉ＋４水平ラインで前記第４ｉ＋１及び第４ｉ＋２垂直ラインに配置された液晶セルを含み、前記第２液晶セル群は垂直及び水平方向で第１液晶セル群を間に置いて配置される。
【００２８】
前記極性制御信号は、第４ｉ＋１フレーム期間と第４ｉ＋２フレーム期間の間に発生されて２水平期間周期に論理が反転される第１極性制御信号と、第４ｉ＋３フレーム期間と第４ｉ＋４フレーム期間の間に発生されて前記２水平期間周期に論理が反転され、前記第１極性制御信号に対して逆位相に発生される第２極性制御信号を含む。
【００２９】
第４ｉ＋１（ｉは０以上の整数）フレーム期間の間、前記第１液晶セル群は第４ｉ＋３及び第４ｉ＋４垂直ラインに配置された液晶セルを含み、前記第２液晶セル群は第４ｉ＋１及び第４ｉ＋２垂直ラインに配置された液晶セルを含み、第４ｉ＋２フレーム期間の間、前記第１液晶セル群は前記第４ｉ＋１及び第４ｉ＋２垂直ラインに配置された液晶セルを含み、前記第２液晶セル群は前記第４ｉ＋３及び第４ｉ＋４垂直ラインに配置された液晶セルを含み、第４ｉ＋３フレーム期間の間、前記第１液晶セル群は第４ｉ＋３及び第４ｉ＋４垂直ラインに配置された液晶セルを含み、前記第２液晶セル群は前記第４ｉ＋１及び第４ｉ＋２垂直ラインに配置された液晶セルを含み、第４ｉ＋４フレーム期間の間、前記第１液晶セル群は前記第４ｉ＋１及び第４ｉ＋２垂直ラインに配置された液晶セルを含み、前記第２液晶セル群は前記第４ｉ＋３及び第４ｉ＋４垂直ラインに配置された液晶セルを含む。
【００３０】
前記コントローラは、ゲートスタートパルスを計数してフレーム数を指示するフレームカウント情報を発生するフレームカウンターと、ソース出力イネーブル信号を計数して前記液晶表示パネルの水平ライン数を指示するラインカウント情報を発生するラインカウンターと、前記フレームカウント情報と前記ラインカウント情報に基づいて、フレーム期間単位で互いに異なる極性制御信号を発生する極性制御信号発生回路と、前記フレームカウント情報に応答して、前記極性制御信号を選択するマルチフレクサーを備える。
【００３１】
前記極性制御信号発生回路と前記マルチフレクサーの間に接続されて第４ｉ＋１フレーム期間の間前記極性制御信号発生回路から発生される第１極性制御信号を反転させて、第４ｉ＋３フレーム期間の間、第３極性制御信号を発生する第１インバータと、前記極性制御信号発生回路と前記マルチフレクサーの間に接続されて第４ｉ＋２フレーム期間の間前記極性制御信号発生回路から発生される第２極性制御信号を反転させて、第４ｉ＋４フレーム期間の間、第４極性制御信号を発生する第２インバータをさらに備える。
【００３２】
前記極性制御信号発生回路と前記マルチフレクサーの間に接続されて第４ｉ＋１フレーム期間と第４ｉ＋２フレーム期間の間前記極性制御信号発生回路から発生される第１極性制御信号を反転させて、第４ｉ＋３フレーム期間と第４ｉ＋４フレーム期間の間第２極性制御信号を発生するインバータをさらに備える。
【００３３】
入力映像のデジタルビデオデータを分析して、その分析結果によって前記コントローラから発生される極性制御信号とＨ２／Ｈ１反転信号を制御する映像分析回路をさらに備える。
【００３４】
また、本発明の液晶表示装置の駆動方法は、データ駆動回路からのデータ電圧が供給される複数のデータラインとゲート駆動回路からのスキャンパルスが供給される複数のゲートラインが形成されて、複数の液晶セルを持つ液晶表示パネルを持つ液晶表示装置の駆動方法において、極性制御信号に応答して、前記データラインに前記データ電圧を供給する段階と、前記スキャンパルスを前記ゲートラインに供給する段階と、前記極性制御信号をフレーム期間単位で異なるように発生する段階と、１フレーム期間単位で論理が反転されて前記データ駆動回路から出力されるデータ電圧の内で一部データ電圧の極性を反転させ前記データラインに供給されるデータ電圧の極性を前記液晶表示パネルの水平方向に沿ってシフトさせるＨ２／Ｈ１反転信号をさらに発生する段階を含み、前記液晶表示パネルは２フレーム期間内でデータ電圧周波数が異なる第１及び第２液晶セル群を含み、前記第１液晶セル群と前記第２液晶セル群は垂直及び水平方向で交互して１フレーム期間単位で互いの位置が変わり、前記第１及び第２液晶セル群それぞれは２×２液晶セル以内の大きさを有し、前記第１液晶セル群のデータ電圧周波数は前記第２液晶セル群のデータ電圧周波数に比べて低い。
【００３５】
前記極性制御信号は、第４ｉ＋１フレーム期間に発生されて、２水平期間周期に論理が反転される第１極性制御信号と、第４ｉ＋２フレーム期間に発生されて、１水平期間周期に論理が反転される第２極性制御信号と、第４ｉ＋３フレーム期間に発生されて、前記第１極性制御信号に対して逆位相に発生される第３極性制御信号と、
第４ｉ＋４フレーム期間に発生されて、前記第２極性制御信号に対して逆位相に発生される第４極性制御信号を含む。
【００３６】
前記極性制御信号は、第４ｉ＋１フレーム期間に発生されて、１水平期間周期に論理が反転される第１極性制御信号と、第４ｉ＋２フレーム期間に発生されて、２水平期間周期に論理が反転される第２極性制御信号と、第４ｉ＋３フレーム期間に発生されて、前記第１極性制御信号に対して逆位相に発生される第３極性制御信号と、第４ｉ＋４フレーム期間に発生されて、前記第２極性制御信号に対して逆位相に発生される第４極性制御信号を含む。
【００３７】
前記極性制御信号は、第４ｉ＋１フレーム期間に発生されて、２水平期間周期に論理が反転される第１極性制御信号と、第４ｉ＋２フレーム期間に発生されて２水平期間周期に論理が反転されて、前記第１極性制御信号に対して１水平期間位位相差を持つ第２極性制御信号と、第４ｉ＋３フレーム期間に発生されて、前記第１極性制御信号に対して逆位相に発生される第３極性制御信号と、第４ｉ＋４フレーム期間に発生されて、前記第２極性制御信号に対して逆位相に発生される第４極性制御信号を含む。
【００３８】
前記極性制御信号は、第４ｉ＋１フレーム期間と第４ｉ＋２フレーム期間の間に発生されて、２水平期間周期に論理が反転される第１極性制御信号と、第４ｉ＋３フレーム期間と第４ｉ＋４フレーム期間の間に発生されて前記２水平期間周期に論理が反転されて、前記第１極性制御信号に対して逆位相に発生される第２極性制御信号を含む。
【００３９】
入力映像のデジタルビデオデータを分析して、その分析結果によって前記極性制御信号と前記Ｈ２／Ｈ１反転信号を制御する段階をさらに含む。
【発明の効果】
【００４０】
本発明の液晶表示装置とその駆動方法は２フレーム期間内で液晶表示パネルの第１液晶セル群に供給されるデータ電圧の駆動周波数を低く制御して直流化残像を予防して第２液晶セル群に供給されるデータ電圧の駆動周波数を高く制御してフリッカーを予防して表示品質を高めるのみならず、第１液晶セル群と第２液晶セル群それぞれの大きさを小さく制御して表示品質を向上させる。
【図面の簡単な説明】
【００４１】
【図１】液晶表示装置の液晶セルを示す等価回路図。
【図２】インターレースデータの一つの実施形態を示す波形図。
【図３】インターレースデータによる直流化残像を示す実験結果画面。
【図４】スクロールデータによる直流化残像を示す実験結果画面。
【図５】本発明の第１実施形態に係る液晶表示装置の駆動方法を説明するための図。
【図６】図５に示された第１液晶セル群による直流化残像効果を示す波形図。
【図７】本発明の第１実施形態に係るデータ電圧の極性パターンを示す図。
【図８】本発明の第１実施形態に係るデータ電圧の極性パターンを示す図。
【図９】図７及び図８のようなデータ電圧が供給される液晶表示パネルで測定されるデータ電圧の交流値と直流オフセット値を示す波形図。
【図１０】本発明の第１実施形態に係る液晶表示装置を示すブロック図。
【図１１】図１０に示されたデータ駆動回路を詳しく示すブロック図。
【図１２】図１１に示されたデジタル/アナログ変換器を詳しく示す回路図。
【図１３】図１０に示されたロジック回路を詳しく示すブロック図。
【図１４】図１３に示されたＰＯＬ発生回路を詳しく示すブロック図。
【図１５】本発明の第２実施形態に係る液晶表示装置の駆動方法を説明するための流れ図。
【図１６】本発明の第２実施形態に係る液晶表示装置を示すブロック図。
【図１７】本発明の第３実施形態に係る液晶表示装置の駆動方法を説明するための流れ図。
【図１８】本発明の第３実施形態に係る液晶表示装置の駆動方法で第１及び第２液晶セル群に充電されるデータ電圧の極性パターンを示す図。
【図１９Ａ】本発明の第３実施形態に係る液晶表示装置の駆動方法で２０フレーム期間の間第１及び第２液晶セル群に供給されるデータ電圧の極性パターンを示す図。
【図１９Ｂ】本発明の第３実施形態に係る液晶表示装置の駆動方法で２０フレーム期間の間第１及び第２液晶セル群に供給されるデータ電圧の極性パターンを示す図。
【図１９Ｃ】本発明の第３実施形態に係る液晶表示装置の駆動方法で２０フレーム期間の間第１及び第２液晶セル群に供給されるデータ電圧の極性パターンを示す図。
【図１９Ｄ】本発明の第３実施形態に係る液晶表示装置の駆動方法で２０フレーム期間の間第１及び第２液晶セル群に供給されるデータ電圧の極性パターンを示す図。
【図１９Ｅ】本発明の第３実施形態に係る液晶表示装置の駆動方法で２０フレーム期間の間第１及び第２液晶セル群に供給されるデータ電圧の極性パターンを示す図。
【図２０】本発明の第３実施形態に係る液晶表示装置を示すブロック図。
【図２１】図２０に示されたロジック回路を詳しく示すブロック図。
【図２２】図２１に示されたＰＯＬ発生回路を詳しく示すブロック図。
【図２３】本発明の第４実施形態に係る液晶表示装置の駆動方法を説明するための流れ図。
【図２４】本発明の第４実施形態に係る液晶表示装置を示すブロック図。
【図２５】本発明の第５実施形態に係る液晶表示装置に供給されるデータ電圧の極性パターンを示す図。
【図２６】本発明の第５実施形態に係る液晶表示装置を示すブロック図。
【図２７】図２６に示されたロジック回路を詳しく示すブロック図。
【図２８】図２７に示されたＰＯＬ発生回路を詳しく示すブロック図。
【図２９】図２６に示されたデータ駆動回路を詳しく示すブロック図。
【図３０】図２９に示されたデジタル/アナログ変換器を詳しく示す回路図。
【図３１】本発明の実施形態に係る液晶表示装置に供給されるデータ電圧の他の極性パターンを示す図。
【図３２】基準極性制御信号、第１乃至第４極性制御信号、及び水平出力反転信号を示す波形図。
【図３３】本発明の第６実施形態に係る液晶表示装置の駆動方法を説明するための流れ図。
【図３４】本発明の第６実施形態に係る液晶表示装置を示すブロック図。
【図３５】本発明の第７実施形態に係る液晶表示装置に供給されるデータ電圧の極性パターンを示す図。
【図３６】本発明の第７実施形態に係る液晶表示装置を示すブロック図。
【図３７】図３６に示されたデータ駆動回路を詳しく示すブロック図。
【図３８】図３７に示されたデジタル/アナログ変換器を詳しく示す回路図。
【図３９】図３８に示されたデジタル/アナログ変換器の制御のための極性制御信号と水平出力反転信号を示す波形図。
【図４０】本発明の第８実施形態に係る液晶表示装置の駆動方法を説明するための流れ図。
【図４１】本発明の第８実施形態に係る液晶表示装置を示すブロック図。
【図４２】本発明の第７及び第８実施形態に係る液晶表示装置に供給されるデータ電圧の他の極性パターンを示す図。
【図４３Ａ】本発明の第９実施形態に係る液晶表示装置に適用可能な多様なデータ電圧の極性パターンを示す図。
【図４３Ｂ】本発明の第９実施形態に係る液晶表示装置に適用可能な多様なデータ電圧の極性パターンを示す図。
【図４４Ａ】本発明の第９実施形態に係る液晶表示装置に適用可能な多様なデータ電圧の極性パターンを示す図。
【図４４Ｂ】本発明の第９実施形態に係る液晶表示装置に適用可能な多様なデータ電圧の極性パターンを示す図。
【図４５Ａ】本発明の第９実施形態に係る液晶表示装置に適用可能な多様なデータ電圧の極性パターンを示す図。
【図４５Ｂ】本発明の第９実施形態に係る液晶表示装置に適用可能な多様なデータ電圧の極性パターンを示す図。
【図４６】図４３Ａ乃至図４５Ｂのようなデータ電圧が供給される液晶表示パネルで測定される光波形を示す波形図。
【図４７】本発明の第９実施形態に係る液晶表示装置を示すブロック図。
【図４８】本発明の第１０実施形態に係る液晶表示装置を示すブロック図。
【図４９】図４８に示されたＰＯＬロジック回路を詳しく示すブロック図。
【図５０】図４７及び図４８に示されたデータ駆動回路を詳しく示すブロック図。
【図５１】図５０に示されたデジタル/アナログ変換器を詳しく示す回路図。
【図５２】図５０に示されたデジタル/アナログ変換器の他の実施形態を詳しく示す回路図。
【図５３】図４３Ａ及び図４３Ｂ に示されたデータ電圧の極性パターンを得るための極性制御信号とＨ２／Ｈ１反転信号を示す波形図。
【図５４】図４４Ａ及び図４４Ｂに示されたデータ電圧の極性パターンを得るための極性制御信号とＨ２／Ｈ１反転信号を示す波形図。
【図５５】図４５Ａ及び図４５Ｂに示されたデータ電圧の極性パターンを得るための極性制御信号とＨ２／Ｈ１反転信号を示す波形図。
【図５６】本発明の第１１実施形態に係る液晶表示装置の駆動方法を説明するための流れ図。
【図５７】本発明の第１１実施形態に係る液晶表示装置を示すブロック図。
【発明を実施するための最良の形態】
【００４２】
以下、図５乃至図５７を参照して本発明の望ましい実施形態に対して説明する。
【００４３】
本発明の実施形態に係る液晶表示装置の駆動方法は２フレーム期間内で液晶表示パネルに共存する第１液晶セル群と第２液晶セル群のデータ駆動周波数を異なるようにする。
【００４４】
第１液晶セル群は直流化残像を予防するために低いデータ駆動周波数に駆動される。これに比べて、第２液晶セル群は第１液晶セル群によって現われることができるフリッカーを予防するために相対的に高い駆動周波数に駆動される。
【００４５】
第１液晶セル群に充電されるデータ電圧の極性パターン変化は第１液晶セル群の駆動周波数に対応して、第２液晶セル群に充電されるデータ電圧の極性パターン変化は第２液晶セル群の駆動周波数に対応する。
【００４６】
第１液晶セル群と第２液晶セル群に充電されるデータ電圧の極性パターンは１フレームごとに変わって、Ｎ（Ｎは４以上の整数）フレーム周期で同一な極性パターンが繰り返される。以下の実施形態は‘Ｎ’を‘４’で仮定して説明する。
【００４７】
図５を参照すれば、本発明の第１実施形態に係る液晶表示装置の駆動方法は２フレーム期間内で第１液晶セル群を第２液晶セル群に比べて１／２低いデータ電圧周波数に駆動する。例えば、２フレーム期間内で第１液晶セル群は３０Ｈｚのデータ電圧周波数に駆動されて、第２液晶セル群は６０Ｈｚのデータ電圧周波数に駆動される。また、２フレーム期間内で第１液晶セル群は６０Ｈｚのデータ電圧周波数に駆動されて、第２液晶セル群は１２０Ｈｚのデータ電圧周波数に駆動されることができる。
【００４８】
本発明の第１実施形態に係る液晶表示装置の駆動方法は第１液晶セル群に２フレーム期間周期に極性が反転されるデータ電圧を供給して直流化残像を予防して、第２液晶セル群に１フレーム期間周期に極性が反転されるデータ電圧を供給してフリッカー現象を予防する。第１液晶セル群による直流化残像の予防効果を図６を結付して説明すれば次のようである。
【００４９】
図６を参照すれば、第１液晶セル群に含まれた任意の液晶セル（Ｃｌｃ）に奇数フレーム期間の間高いデータ電圧が供給されて、偶数フレーム期間の間相対的に低いデータ電圧が供給されて、そのデータ電圧が２フレーム期間周期に極性が変わると仮定する。それでは、第１及び第２フレーム期間の間第１液晶セル群の液晶セル（Ｃｌｃ）に供給される正極性データ電圧と第３及び第４フレーム期間の間第１液晶セル群の液晶セル（Ｃｌｃ）に供給される負極性データ電圧が中和されて液晶セル（Ｃｌｃ）に偏向された極性の電圧が蓄積されない。
【００５０】
したがって、本発明の液晶表示装置は第１液晶セル群によって図６のように奇数フレームと偶数フレームの内何れかの一つで優勢な極性の高い電圧が印加されるデータ電圧、例えば、インターレース画像のデータ電圧でも直流化残像が現われない。
【００５１】
第１液晶セル群は直流化残像を予防することができるが、同一極性のデータ電圧が二つのフレーム期間周期で液晶セル（Ｃｌｃ）に供給されるのでフリッカーが現われることができる。第２液晶セル群の液晶セル（Ｃｌｃ）には肉眼でフリッカーがほとんど感じられない１フレーム期間周期に、極性が反転されるデータ電圧が印加されて第１液晶セル群によるフリッカー現象を最小化する。これは人間の肉眼は変化に敏感であるから駆動周波数がお互いに異なる第１液晶セル群と第２液晶セル群が共存する液晶表示装置を見れば駆動周波数が高い第２液晶セル群の駆動周波数で第１液晶セル群の駆動周波数を認識するからである。
【００５２】
図７及び図８は本発明の第１実施形態に係るデータ電圧の極性パターンを示す図である。
【００５３】
図７を参照すれば、本発明の第１実施形態に係る液晶表示装置の駆動方法は４フレーム期間周期でデータ電圧極性パターンを繰り返して、フレームごとに第１及び第２液晶セル群の位置を移動させる。
【００５４】
第４ｉ＋１（ｉは０以上の整数）フレーム期間で、第１液晶セル群は偶数水平ライン（Ｅｖｅｎ Ｈｏｒｉｚｏｎｔａｌ ｌｉｎｅｓ）の液晶セル（Ｃｌｃ）を含み、第２液晶セル群は奇数水平ラインの液晶セル（Ｃｌｃ）を含む。第４ｉ＋１フレーム期間の間、第２液晶セル群の液晶セル（Ｃｌｃ）を間に置いて垂直方向で隣り合う第１液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。水平方向で隣り合う第１液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。
同一に、第４ｉ＋１フレーム期間の間、第１液晶セル群の液晶セル（Ｃｌｃ）を間に置いて垂直方向で隣り合う第２液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。水平方向で隣り合う第２液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。
【００５５】
第４ｉ＋２フレーム期間の間、第１液晶セル群は奇数水平ラインの液晶セル（Ｃｌｃ）を含み、第２液晶セル群は偶数水平ラインの液晶セル（Ｃｌｃ）を含む。第４ｉ＋２フレーム期間の間、第２液晶セル群の液晶セル（Ｃｌｃ）を間に置いて垂直方向で隣り合う第１液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。
【００５６】
水平方向で隣り合う第１液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。同一に、第４ｉ＋２フレーム期間の間、第１液晶セル群の液晶セル（Ｃｌｃ）を間に置いて垂直方向で隣り合う第２液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。水平方向で隣り合う第２液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。
【００５７】
第４ｉ＋３フレーム期間の間、第１液晶セル群は偶数水平ラインの液晶セル（Ｃｌｃ）を含み、第２液晶セル群は奇数水平ラインの液晶セル（Ｃｌｃ）を含む。第４ｉ＋３フレーム期間の間、第２液晶セル群の液晶セル（Ｃｌｃ）を間に置いて垂直方向で隣り合う第１液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。 水平方向で隣り合う第１液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。同一に、第４ｉ＋３フレーム期間の間、第１液晶セル群の液晶セル（Ｃｌｃ）を間に置いて垂直方向で隣り合う第２液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。水平方向で隣り合う第２液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。第４ｉ＋３フレーム期間のデータ電圧極性パターンと第４ｉ＋１フレーム期間のデータ電圧極性パターンの比較で分かるように、第４ｉ＋１フレーム期間と第４ｉ＋３フレーム期間で第１及び第２液晶セル群の位置は同一なのに比べて、データ電圧の極性は相反する。
【００５８】
第４ｉ＋４フレーム期間の間、第１液晶セル群は奇数水平ラインの液晶セル（Ｃｌｃ）を含み、第２液晶セル群は偶数水平ラインの液晶セル（Ｃｌｃ）を含む。第４ｉ＋４フレーム期間の間、第２液晶セル群の液晶セル（Ｃｌｃ）を間に置いて垂直方向で隣り合う第１液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。水平方向で隣り合う第１液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。同一に、第４ｉ＋４フレーム期間の間、第１液晶セル群の液晶セル（Ｃｌｃ）を間に置いて垂直方向で隣り合う第２液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。
【００５９】
水平方向で隣り合う第２液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。第４ｉ＋４フレーム期間のデータ電圧極性パターンと第４ｉ＋２フレーム期間のデータ電圧極性パターンの比較で分るように、第４ｉ＋２フレーム期間と第４ｉ＋４フレーム期間で第１及び第２液晶セル群の位置は同一なのに比べて、データ電圧の極性は相反する。
【００６０】
第４ｉ＋１フレーム期間で発生される第１極性制御信号（ＰＯＬａ）と第４ｉ＋３フレーム期間の間発生される第３極性制御信号（ＰＯＬｃ）はお互いに逆位相の波形に発生される。第４ｉ＋２フレーム期間で発生される第２極性制御信号（ＰＯＬｂ）と第４ｉ＋４フレーム期間の間発生される第４極性制御信号（ＰＯＬｄ）はお互いに逆位相の波形に発生される。第１極性制御信号（ＰＯＬａ）と第２極性制御信号（ＰＯＬｂ）は１水平期間位の位相差があって、第３極性制御信号（ＰＯＬｃ）と第４極性制御信号（ＰＯＬｄ）も１水平期間位の位相差がある。
【００６１】
図８のデータ電圧極性パターンを制御するための極性制御信号（ＰＯＬａ乃至ＰＯＬｄ）内で、第２及び第４極性制御信号(ＰＯＬｂ、ＰＯＬｄ)は図７の第２及び第４極性制御信号（ＰＯＬｂ、ＰＯＬｄ）に比べて逆位相に発生される。
【００６２】
図８を参照すれば、第４ｉ＋１フレーム期間で、第１液晶セル群は奇数水平ラインの液晶セル（Ｃｌｃ）を含み、第２液晶セル群は偶数水平ラインの液晶セル（Ｃｌｃ）を含む。
【００６３】
第４ｉ＋１フレーム期間の間、第２液晶セル群の液晶セル（Ｃｌｃ）を間に置いて垂直方向で隣り合う第１液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。水平方向で隣り合う第１液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。同一に、第４ｉ＋１フレーム期間の間、第１液晶セル群の液晶セル（Ｃｌｃ）を間に置いて垂直方向で隣り合う第２液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。水平方向で隣り合う第２液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。
【００６４】
第４ｉ＋２フレーム期間の間、第１液晶セル群は偶数水平ラインの液晶セル（Ｃｌｃ）を含み、第２液晶セル群は奇数水平ラインの液晶セル（Ｃｌｃ）を含む。第４ｉ＋２フレーム期間の間、第２液晶セル群の液晶セル（Ｃｌｃ）を間に置いて垂直方向で隣り合う第１液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。
【００６５】
水平方向で隣り合う第１液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。同一に、第４ｉ＋２フレーム期間の間、第１液晶セル群の液晶セル（Ｃｌｃ）を間に置いて垂直方向で隣り合う第２液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。水平方向で隣り合う第２液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。
【００６６】
第４ｉ＋３フレーム期間の間、第１液晶セル群は奇数水平ラインの液晶セル（Ｃｌｃ）を含み、第２液晶セル群は偶数水平ラインの液晶セル（Ｃｌｃ）を含む。第４ｉ＋３フレーム期間の間、第２液晶セル群の液晶セル（Ｃｌｃ）を間に置いて垂直方向で隣り合う第１液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。
【００６７】
水平方向で隣り合う第１液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。同一に、第４ｉ＋３フレーム期間の間、第１液晶セル群の液晶セル（Ｃｌｃ）を間に置いて垂直方向で隣り合う第２液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。水平方向で隣り合う第２液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。第４ｉ＋１フレーム期間と第４ｉ＋３フレーム期間で第１及び第２液晶セル群の位置は同一なのに比べて、データ電圧の極性は相反する。
【００６８】
第４ｉ＋４フレーム期間の間、第１液晶セル群は偶数水平ラインの液晶セル（Ｃｌｃ）を含み、第２液晶セル群は奇数水平ラインの液晶セル（Ｃｌｃ）を含む。第４ｉ＋４フレーム期間の間、第２液晶セル群の液晶セル（Ｃｌｃ）を間に置いて垂直方向で隣り合う第１液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。
【００６９】
水平方向で隣り合う第１液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。同一に、第４ｉ＋４フレーム期間の間、第１液晶セル群の液晶セル（Ｃｌｃ）を間に置いて垂直方向で隣り合う第２液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。水平方向で隣り合う第２液晶セル群の液晶セル（Ｃｌｃ）に充電されるデータ電圧の極性はお互いに相反する。第４ｉ＋２フレーム期間と第４ｉ＋４フレーム期間で第１及び第２液晶セル群の位置は同一なのに比べて、データ電圧の極性は相反する。
【００７０】
第１液晶セル群の液晶セル（Ｃｌｃ）は極性変化周期が相対的に長いので空間的に集中配置されればフリッカーを見せるようにできる。したがって、本発明の実施形態に係る液晶表示装置の駆動方法は図７及び図８のように、各フレーム期間で第１液晶セル群の液晶セル（Ｃｌｃ）は２水平ライン以上連続されないようにデータ電圧の極性を制御する。
【００７１】
第１液晶セル群の液晶セル（Ｃｌｃ）は極性変化周期が相対的に長いので、その位置が３個フレーム期間以上同一であると、他の水平ラインとの輝度差を誘発して波ノイズをもたらすことができる。したがって、本発明の第１実施形態に係る液晶表示装置の駆動方法は図７及び図８のように、１フレーム単位で交互に第１液晶セル群を第２液晶セル群に、そして第２液晶セル群を第１液晶セル群に制御する。
【００７２】
図９は、図７及び図８のような極性パターンで１２７階調のデータ電圧を液晶表示パネルに供給して、その液晶表示パネルの電圧波形を測定した実験結果を示す。この実験で、液晶表示パネルの第２液晶セル群は２フレーム期間内で６０Ｈｚ周波数で極性が変化されるデータ電圧の供給を受けて、第１液晶セル群は３０Ｈｚの周波数で極性が変化されるデータ電圧の供給を受けるが、周波数が早い６０Ｈｚ周波数が優勢なので液晶表示パネルで測定されるデータ電圧の周波数は６０Ｈｚで測定された。このようなデータ電圧の交流電圧値（ＡＣ）、すなわち振幅は３０．３５ｍＶで交流電圧のセンターと基底電圧（ＧＮＤ）の間の直流オフセット値（ＤＣ）は１．３８９Ｖで測定された。また、この実験で試験用の液晶表示パネル上に光センサーを設置して光波形を測定した結果、第２液晶セル群の優勢的な周波数によって試験用の液晶表示パネルの光波形も６０Ｈｚで測定された。これは試験用の液晶表示パネルで測定される光波形は周波数が遅い第１液晶セルよりは周波数が早い第２液晶セル群の光変換周期によって決まるのである。
【００７３】
図１０乃至図１４は本発明の第１実施形態に係る液晶表示装置を示す。
【００７４】
図１０を参照すれば、本発明の第１実施形態に係る液晶表示装置は液晶表示パネル１００、タイミングコントローラ１０１、ロジック回路１０２、データ駆動回路１０３、及びゲート駆動回路１０４を備える。
【００７５】
液晶表示パネル１００は二枚のガラス基板の間に液晶分子が注入される。この液晶表示パネル１００はｍ個のデータライン（Ｄ１乃至Ｄｍ）とｎ個のゲートライン（Ｇ１乃至Ｇｎ）が交差構造によってマトリックス形態に配置されたｍ×ｎ個の液晶セル（Ｃｌｃ）を含む。液晶セル（Ｃｌｃ）は前述のように２フレーム期間内でお互いに異なるデータ電圧周波数に駆動される第１液晶セル群と第２液晶セル群を含む。
【００７６】
液晶表示パネル１００の下部ガラス基板にはデータライン（Ｄ１乃至Ｄｍ）、ゲートライン（Ｇ１乃至Ｇｎ）、ＴＦＴ、ＴＦＴに接続された液晶セル（Ｃｌｃ）の画素電極１、及びストレージキャパシタ（Ｃｓｔ）などが形成される。
【００７７】
液晶表示パネル１００の上部ガラス基板上にはブラックマットリックス、カラーフィルター、及び共通電極２が形成される。一方、共通電極２はＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モードとＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードのような垂直電界駆動方式で上部ガラス基板上に形成されて、あるいはＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードとＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードのような水平電界駆動方式で画素電極１のように下部ガラス基板上に形成される。液晶表示パネル１００の上部ガラス基板と下部ガラス基板上には光軸が直交する偏光版が附着して、液晶と接する内面に液晶のフリーチルト角を設定するための配向膜が形成される。
【００７８】
タイミングコントローラ１０１は垂直/水平同期信号（Ｖｓｙｎｃ、Ｈｓｙｎｃ）、データイネーブル（Ｄａｔａ Ｅｎａｂｌｅ）、クロック信号（ＣＬＫ）などのタイミング信号の入力を受けて、データ駆動回路１０４とゲート駆動回路１０４及びロジック回路１０２の動作タイミングを制御するための制御信号を発生する。このような制御信号はゲートスタートパルス（Ｇａｔｅ Ｓｔａｒｔ Ｐｕｌｓｅ ： ＧＳＰ）、ゲートシフトクロック信号(Ｇａｔｅ  Ｓｈｉｆｔ  Ｃｌｏｃｋ：ＧＳＣ)、ゲート出力イネーブル信号（Ｇａｔｅ Ｏｕｔｐｕｔ Ｅｎａｂｌｅ ： ＧＯＥ）、ソーススタートパルス（Ｓｏｕｒｃｅ Ｓｔａｒｔ Ｐｕｌｓｅ ： ＳＳＰ）、ソースサンプリングクロック（Ｓｏｕｒｃｅ Ｓａｍｐｌｉｎｇ Ｃｌｏｃｋ ： ＳＳＣ）、ソース出力イネーブル信号（Ｓｏｕｒｃｅ Ｏｕｔｐｕｔ Ｅｎａｂｌｅ ： ＳＯＥ）、基準極性制御信号（Ｐｏｌａｒｉｔｙ ： ＰＯＬ）を含む。ゲートスタートパルス（ＧＳＰ）は一画面が表示される１垂直期間の内でスキャンが始まる開始水平ラインを指示する。ゲートシフトクロック信号（ＧＳＣ）はゲート駆動回路内のシフトレジスターに入力されてゲートスタートパルス（ＧＳＰ）を順次にシフトさせるためのタイミング制御信号として、ＴＦＴのオン（ＯＮ）期間に対応するパルス幅に発生される。ゲート出力信号（ＧＯＥ）はゲート駆動回路１０４の出力を指示する。ソーススタートパルス（ＳＳＰ）はデータ制御信号（ＤＤＣ）はデータが表示される１水平ラインで開始画素を指示する。ソースサンプリングクロック（ＳＳＣ）はライジング（Ｒｉｓｉｎｇ）またはフォーリング（Ｆａｌｌｉｎｇ）エッジに基準してデータ駆動回路１０３ 内でデータのラッチ動作を指示する。ソース出力イネーブル信号（ＳＯＥ）はデータ駆動回路１０３の出力を指示する。基準極性制御信号（ＰＯＬ）は液晶表示パネル１００の液晶セル（Ｃｌｃ）に供給されるデータ電圧の極性を指示する。基準極性制御信号（ＰＯＬ）は１水平期間周期に論理が反転される１ドットインバージョンの極性制御信号や２水平期間周期に論理が反転される２ドットインバージョンの極性制御信号の内で何れかの一形態に発生される。
【００７９】
ロジック回路１０２はゲートスタートパルス（ＧＳＰ）、ソース出力イネーブル信号（ＳＯＥ）、及び基準極性制御信号（ＰＯＬ）を入力受けて、残像とフリッカーを予防するための極性制御信号(ＰＯＬａ乃至ＰＯＬｄ)を順次に出力する、又は選択的に基準極性制御信号（ＰＯＬ）を出力する。
【００８０】
データ駆動回路１０３はタイミングコントローラ１０１の制御の下で、デジタルビデオデータ（ＲＧＢ）をラッチしてそのデジタルビデオデータをタイミングコントローラ１０１からの極性制御信号（ＰＯＬ／ＰＯＬａ〜ＰＯＬｄ）に応答して、アナログ正極性/負極性ガンマ補償電圧で変換して正極性/負極性アナログデータ電圧を発生してそのデータ電圧をデータライン（Ｄ１乃至Ｄｍ）に供給する。
【００８１】
ゲート駆動回路１０４はシフトレジスター、シフトレジスターの出力信号を液晶セルのＴＦＴ駆動に相応しいスイング幅で変換するためのレベルシフト、及びレベルシフトとゲートライン（Ｇ１乃至Ｇｎ）の間に接続される出力バッファーをそれぞれ含む複数のゲートドライブ集積回路で構成されておおよそ１水平期間のパルス幅を持つスキャンパルスを順次に出力する。
【００８２】
ロジック回路１０２はタイミングコントローラ１０１内に内蔵することができる。
【００８３】
本発明の第１実施形態に係る液晶表示装置はタイミングコントローラ１０１にデジタルビデオデータ（ＲＧＢ）とタイミング信号（Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＤＥ、ＣＬＫ）を供給するシステム１０５をさらに備える。
【００８４】
システム１０５は放送信号、外部器機インターフェース回路、グラフィック処理回路、ラインメモリー１０６などを含み、放送信号や外部器機から入力される映像ソースからビデオデータを抽出してそのビデオデータをデジタルに変換してタイミングコントローラ１０１に供給する。システム１０５で受信されるインターレース放送信号はラインメモリーに貯蔵された後、出力される。インターレース放送信号のビデオデータは奇数フレーム期間に奇数ラインにだけ存在して、偶数フレーム期間に偶数ラインにだけ存在する。したがって、 システム１０５はインターレース放送信号を受信すれば、ラインメモリー１０６に貯蔵された有効データの平均値またはブラックデータ値で奇数フレーム期間の偶数ラインデータ、そして偶数フレームの奇数ラインデータを発生する。 
【００８５】
このようなシステム１０５はデジタルビデオデータとともにタイミング信号（Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＤＥ、ＣＬＫ）と電源をタイミングコントローラ１０１に供給する。
【００８６】
図１１及び図１２はデータ駆動回路１０３を詳しく示す回路図である。
【００８７】
図１１及び図１２を参照すれば、データ駆動回路１０３はそれぞれｋ（ｋはｍより小さな整数）個のデータライン（Ｄ乃至Ｄｋ）を駆動する複数の集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、ＩＣ）を含み、集積回路それぞれはシフトレジスター１１１、データレジスター１１２、第１ラッチ１１３、第２ラッチ１１４、デジタル/アナログ変換器(以下、”ＤＡＣ”とする)１１５、チャージシェア回路（Ｃｈａｒｇｅ Ｓｈａｒｅ Ｃｉｒｃｕｉｔ）１１６及び出力回路１１７を含む。
【００８８】
シフトレジスター１１１はタイミングコントローラ１０１からのソーススタートパルス（ＳＳＰ）をソースサンプリングクロック（ＳＳＣ）によってシフトさせて、サンプリング信号を発生するようになる。また、シフトレジスター１１１はソーススタートパルス（ＳＳＰ）をシフトさせて、次の段集積回路のシフトレジスター１１１にキャリー信号（ＣＡＲ）を伝達するようになる。データレジスター１１２はタイミングコントローラ１０１によって分離した奇数デジタルビデオデータ（ＲＧＢｏｄｄ）と偶数デジタルビデオデータ（ＲＧＢｅｖｅｎ）を一時貯蔵して、貯蔵されたデータ（ＲＧＢｏｄｄ、ＲＧＢｅｖｅｎ）を第１ラッチ１１３に供給する。
【００８９】
第１ラッチ１１３はシフトレジスター１１１から順次に入力されるサンプリング信号に応答して、データレジスター１１２からのデジタルビデオデータ（ＲＧＢｅｖｅｎ、ＲＧＢｏｄｄ）をサンプリングして、そのデータ（ＲＧＢｅｖｅｎ、ＲＧＢｏｄｄ）を１水平ライン分ずつラッチした後、１水平ライン分のデータを同時に出力する。第２ラッチ１１４は第１ラッチ１１３から入力される１水平ライン分のデータをラッチした後、ソース出力イネーブル信号（ＳＯＥ）のロー論理期間の間他の集積回路の第２ラッチ１１４と同時にラッチされたデジタルビデオデータを出力する。
【００９０】
ＤＡＣ１１５は図１２のように正極性ガンマ基準電圧（ＧＨ）が供給されるＰ−デコーダー（ＰＤＥＣ）１２１、負極性ガンマ基準電圧（ＧＬ）が供給されるＮ−デコーダー（ＮＤＥＣ）１２２、極性制御信号（ＰＯＬ／ＰＯＬａ〜ＰＯＬｄ）に応答して、Ｐ−デコーダー１２１の出力とＮ−デコーダー１２２の出力を選択するマルチフレクサー１２３を含む。
【００９１】
Ｐ−デコーダー１２１は第２ラッチ１１４から入力されるデジタルビデオデータをデコードしてそのデータの階調値にあたる正極性ガンマ補償電圧を出力して、Ｎ−デコーダー１２２は第２ラッチ１１４から入力されるデジタルビデオデータをデコードしてそのデータの階調値にあたる負極性ガンマ補償電圧を出力する。マルチフレクサー１２３は極性制御信号（ＰＯＬ／ＰＯＬ１／ＰＯＬ２）に応答して、正極性のガンマ補償電圧と負極性のガンマ補償電圧を交互に選択して選択された正極性/負極性ガンマ補償電圧をアナログデータ電圧に出力する。チャージシェア回路１１６はソース出力イネーブル信号（ＳＯＥ）ハイ論理期間の間、隣り合うデータ出力チャンネルをショート（ｓｈｏｒｔ）させて隣り合うデータ電圧の平均値を出力する、又はソース出力イネーブル信号（ＳＯＥ）ハイ論理期間の間データ出力チャンネルに共通電圧（Ｖｃｏｍ）を供給して正極性データ電圧と負極性データ電圧の急激な変化を減らす。出力回路１１７はバッファーを含みデータライン（Ｄ乃至Ｄｋ）に供給されるアナログデータ電圧の信号減衰を最小化する。
【００９２】
図１３及び図１４はロジック回路１０２を詳しく示す回路図である。
【００９３】
図１３及び図１４を参照すれば、ロジック回路１０２はフレームカウンター１３１、ラインカウンター１３２、ＰＯＬ発生回路１３３、及びマルチフレクサー１３４を備える。
【００９４】
フレームカウンター１３１は１フレーム期間の間１回発生されて、１フレーム期間の開始と同時に発生されるゲートスタートパルス（ＧＳＰ）に応答して、液晶表示パネル１００に表示される画像のフレーム数を指示するフレームカウント情報（Ｆｃｎｔ）を出力する。フレームカウント情報（Ｆｃｎｔ）は図７及び図８のようなデータ電圧の極性パターンが発生されると仮定する時、４個のフレーム期間それぞれを識別することができるように２ビート情報に発生される。
【００９５】
ラインカウンター１３２は水平ラインごとにデータ電圧を供給する時点を指示するソース出力イネーブル信号（ＳＯＥ）に応答して、液晶表示パネル１００に表示される水平ラインを指示するラインカウント情報（Ｌｃｎｔ）を出力する。 
【００９６】
ラインカウント情報（Ｆｃｎｔ）は図７及び図８のようなデータ電圧の極性パターンで分かるように、液晶表示パネル１００に表示されるデータ電圧の極性が１または２水平ライン週期に反転されるので２ビート情報に発生される。
【００９７】
フレームカウンター１３１とラインカウンター１３２に供給されるタイミング信号としてタイミングコントローラ１０１の内部発振器から発生されるクロックを利用することができるが、このクロックは周波数が高いからタイミングコントローラ１０１とロジック回路１０２間で ＥＭＩ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ）を増加させることができる。本発明はタイミングコントローラ１０１の内部発振器で発生されるクロックに比べて、周波数が小さなゲートスタートパルス（ＧＳＰ）とソース出力イネーブル信号（ＳＯＥ）をフレームカウンター１３１とラインカウンター１３２の動作タイミング信号で利用して、タイミングコントローラ１０１とロジック回路１０２間でＥＭＩの増加を減らすことができる。
【００９８】
ＰＯＬ発生回路１３３は第１ＰＯＬ発生回路１４１、第２ＰＯＬ発生回路１４２、第１及び第２インバーター（１４３、１４４）、並びにマルチフレクサー１４５を含む。第１ＰＯＬ発生回路１４１はラインカウンター情報（Ｌｃｎｔ）に基づいて、２水平期間単位で極性が反転される第１極性制御信号（ＰＯＬａ）を発生する。第１インバーター１４３は第１極性制御信号（ＰＯＬａ）を反転させて第３極性制御信号（ＰＯＬｃ）を発生する。第２ＰＯＬ発生回路１４２はラインカウンター情報（Ｌｃｎｔ）に基づいて、２水平期間単位で極性が反転されて第１極性制御信号（ＰＯＬａ）に対しておおよそ１水平期間位の位相差を持つ第２極性制御信号（ＰＯＬｂ）を発生する。第２インバーター１４４は第２極性制御信号（ＰＯＬｂ）を反転させて第４極性制御信号（ＰＯＬｄ）を発生する。第１及び第２ＰＯＬ発生回路（１４１、１４２）それぞれはフレームカウンター情報（Ｆｃｎｔ）に応答して、フレーム期間周期に極性制御信号（ＰＯＬｂ、ＰＯＬｃ）の極性を反転させる。マルチフレクサー１４５は２ビートのフレームカウント情報（Ｆｃｎｔ）に応答して、第４ｉ＋１フレーム期間の間で第１極性制御信号（ＰＯＬａ）を出力した後、第４ｉ＋２フレーム期間の間で第２極性制御信号（ＰＯＬｂ）を出力した後、第４ｉ＋３フレーム期間の間で第３極性制御信号（ＰＯＬｃ）を出力する。そしてマルチフレクサー１４５は第４ｉ＋４フレーム期間の間、第４極性制御信号（ＰＯＬｄ）を出力する。
【００９９】
マルチフレクサー１３４はオプションピンに接続された制御端子の論理値によって、図７及び図８のように各フレーム期間に対応するＰＯＬ発生回路１３３からの極性制御信号（ＰＯＬａ乃至ＰＯＬ１ｄ)を選択する。オプションピンはマルチフレクサー１３４の制御端子に接続されてセットメーカーのオペレーターによって、基底電圧（ＧＮＤ）または電源電圧（Ｖｃｃ）に選択的に接続されることができる。 
【０１００】
例えば、オプションピンが基底電圧（ＧＮＤ）とマルチフレクサー１３４の制御端子に接続されれば、マルチフレクサー１３４は自身の制御端子に“０”の選択制御信号（ＳＥＬ）が供給されて基準極性制御信号（ＰＯＬ）を出力して、オプションピンが電源電圧（Ｖｃｃ）とマルチフレクサー１３４の制御端子に接続されれば、マルチフレクサー１３４は自身の制御端子に‘１’の選択制御信号（ＳＥＬ）が供給されてＰＯＬ発生回路１３３からの極性制御信号（ＰＯＬ１ａ乃至ＰＯＬ１ｄ）を出力する。マルチフレクサー１３４の選択制御信号（ＳＥＬ）はユーザーインターフェースを通じて入力されるユーザー選択信号、またはデータの分析結果によってシステム１０５やタイミングコントローラ１０１から自動発生される選択制御信号に取り替えられることができる。
【０１０１】
図１５は本発明の第２実施形態に係る液晶表示装置の駆動方法を説明するための流れ図である。
【０１０２】
図１５を参照すれば、本発明の第２実施形態に係る液晶表示装置の駆動方法は入力データを分析して、その入力データがインターレースデータまたはスクロールデータのように直流化残像が現われることができるデータなのかを判断する。（Ｓ１、Ｓ２）
【０１０３】
Ｓ２段階で、現在入力されるデータが直流化残像が現われることができるデータであると判断されれば、本発明の第２実施形態はフレーム期間単位で第１乃至第４極性制御信号（ＰＯＬａ乃至ＰＯＬｄ）を順次に発生して、２フレーム期間内で第１液晶セル群のデータ電圧駆動周波数を第２液晶セル群のデータ電圧駆動周波数より低く制御する。
【０１０４】
Ｓ２段階で、現在入力されるデータが直流化残像が現われないデータであると判断されれば、本発明の第２実施形態はすべてのフレーム期間で基準極性制御信号（ＰＯＬ）を発生して、第１及び第２液晶セル群のデータ電圧駆動周波数を同一に制御する。（Ｓ４）
【０１０５】
図１６は本発明の第２実施形態に係る液晶表示装置を示す。
【０１０６】
図１６を参照すれば、本発明の第２実施形態に係る液晶表示装置はシステム１０５、液晶表示パネル１００、映像分析回路１６１、タイミングコントローラ１０１、ロジック回路１６２、データ駆動回路１０３、及びゲート駆動回路１０４を備える。この実施形態でシステム１０５、液晶表示パネル１００、タイミングコントローラ１０１、データ駆動回路１０３及びゲート駆動回路１０４は前述の第１実施形態と実質的に同一なので、同一な図面符号を付けてそれに対する詳細な説明を略する。
【０１０７】
映像分析回路１６１は現在入力される映像のデジタルビデオデータに対して直流化残像が発生可能なデータなのかを判断する。映像分析回路１６１は１フレーム映像で隣り合うラインの間のデータを比べて、そのラインの間のデータが所定のしきい値以上に大きければ現在入力されるデータをインターレースデータで判断する。また、映像分析回路１６１はフレーム単位で各ピクセルのデータを比べて表示映像で動画像とその画像の移動速度を検出して、あらかじめ設定された速度で動画像が移動したらその動画像が含まれたフレームデータをスクロールデータで判断する。このような映像分析の結果で、映像分析回路１６１はインターレースデータ、スクロールデータを指示する選択信号（ＳＥＬ２）を発生して、その選択信号（ＳＥＬ２）を利用してロジック回路１６２を制御する。
【０１０８】
ロジック回路１６２は映像分析回路１６１からの選択信号（ＳＥＬ２）の第１論理値に応答して、図１３のように第４ｉ＋１乃至第４ｉ＋４フレーム期間の間で第１乃至第４極性制御信号(ＰＯＬａ乃至ＰＯＬｄ)を順次に発生する。また、ロジック回路１６２は選択信号（ＳＥＬ２）の第２論理値に応答して、インターレースデータ、スクロールデータ以外のデータが入力される時、基準極性制御信号（ＰＯＬ）をそのままデータ駆動回路１０３に伝達する。
【０１０９】
タイミングコントローラ１０１、映像分析回路１６１、及びロジック回路１６２はワンチップ（Ｏｎｅ ｃｈｉｐ）に集積されることができる。
【０１１０】
図１７及び図１８を参照すれば、本発明の第３実施形態に係る液晶表示装置の駆動方法はＮ（Ｎは２以上の正の整数）個のフレーム期間の間、２フレーム期間内で第１液晶セル群のデータ駆動周波数を第２液晶セル群の駆動周波数より低く制御する。（Ｓ１）第１及び第２液晶セル群それぞれは複数の液晶セル（Ｃｌｃ）を含む。
【０１１１】
本発明の第３実施形態に係る液晶表示装置の駆動方法は前述のＮ個のフレーム期間の間でデータ電圧の極性を決める極性パターンとは異なる極性パターンのデータ電圧を、第Ｎ＋１フレーム期間の間で第１及び第２液晶セル群に供給する。（Ｓ２）以下で、第Ｎ＋１フレーム期間の間、データ電圧の極性を制御する極性パターンを“非規則化極性パターン”という。非規則化極性パターンは第Ｎ＋１フレーム期間の前のＮ個のフレーム期間の間で第１及び第２液晶セル群の液晶セル（Ｃｌｃ）に供給されるデータ電圧の極性パターンとは異なる極性パターンを利用して、液晶セル（Ｃｌｃ）の極性パターンを不規則にさせる。
【０１１２】
本発明の第１実施形態に係る液晶表示装置の駆動方法は図６のように第１液晶セル群を利用して直流化残像を予防して、図９のように第２液晶セル群を利用してフリッカー現象を予防する。
【０１１３】
図１９Ａ内至図１９Ｅは非規則化極性パターンが周期的に挿入されたデータ電圧の極性パターンの一つの実施形態を示す。
【０１１４】
図１９Ａ内至図１９Ｅを参照すれば、本発明の第３実施形態に係る液晶表示装置の駆動方法は２０フレーム期間周期でデータ電圧の極性パターンを繰り返す。
【０１１５】
第５ｉ（ｉは正の整数）フレーム期間を除いて第４ｉ＋１乃至第４ｉ＋４フレーム期間それぞれで、第１及び第２液晶セル群の液晶セル（Ｃｌｃ）は２水平期間単位で論理が反転される第１極性制御信号（Ｐｏｌａｒｉｔｙ ｓｉｇｎａｌ、ＰＯＬ１ａ乃至ＰＯＬ１ｄ）によって垂直方向で２水平期間周期に極性が反転されて、また水平方向で隣り合うデータ電圧の極性がお互いに相反する極性パターンを持つデータ電圧を充電する。第４ｉ＋１乃至第４ｉ＋４フレーム期間で発生される第１極性制御信号（ＰＯＬ１ａ）は基本的に２水平期間周期に論理が反転される垂直２ドットインバージョン形態に発生される。
【０１１６】
第５ｉ（ｉは０以上の正の整数）フレーム期間で、第１及び第２液晶セル群の液晶セル（Ｃｌｃ）は１ドットインバージョン形態の非規則化極性パターンで極性が変わるデータ電圧を充電する。すなわち、第５ｉフレーム期間の間、 第１及び第２液晶セル群の液晶セル（Ｃｌｃ）は１水平期間単位で論理が反転される第２極性制御信号（ＰＯＬ２）によって垂直方向で１水平期間周期に極性が反転されて、また水平方向で隣り合うデータ電圧の極性が反転される極性パターンを持つデータ電圧を充電する。第１極性制御信号（ＰＯＬ１ａ乃至ＰＯＬ１ｄ）は第５ｉフレーム期間で第２極性制御信号（ＰＯＬ２）に取り替えられる。
【０１１７】
第１及び第２フレーム期間、第４及び第５フレーム期間、第９及び第１０フレーム期間、第１１及び第１２フレーム期間、第１４及び第１５フレーム期間、第１６及び第１７フレーム期間、第１９及び第２０フレーム期間それぞれで、第１及び第２液晶セル群の液晶セル（Ｃｌｃ）の一部は次のフレーム期間にその位置を維持して、他の一部は次のフレーム期間に他の水平ラインに移動する。これに比べて、第２乃至第４フレーム期間、第７乃至第９フレーム期間、第１０及び第１１フレーム期間、第１２乃至第１４フレーム期間、第１５及び第１６フレーム期間、第１７乃至第１９フレーム期間それぞれで、第１及び第２液晶セル群の液晶セル（Ｃｌｃ）は以前フレームとその次フレーム期間の間で位置が重畳されない。
【０１１８】
第４ｉ＋１フレーム期間で発生される第１ａ極性制御信号（ＰＯＬ１ａ）と第４ｉ＋３フレーム期間の間発生される第１ｃ極性制御信号（ＰＯＬ１ｃ）はお互いに逆位相の波形に発生される。第４ｉ＋２フレーム期間で発生される第１ｂ極性制御信号（ＰＯＬ１ｂ）と第４ｉ＋４フレーム期間の間発生される第１ｄ極性制御信号（ＰＯＬ１ｄ）はお互いに逆位相の波形に発生される。 第１ａ極性制御信号（ＰＯＬ１ａ）と第１ｂ極性制御信号（ＰＯＬ１ｂ）は１水平期間位の位相差があって、第１ｃ極性制御信号（ＰＯＬ１ｃ）と第１ｄ極性制御信号（ＰＯＬ１ｄ）も１水平期間位の位相差がある。
【０１１９】
本発明の第３実施形態に係る液晶表示装置の駆動方法は図１９Ａ内至図１９Ｅのように、第１液晶セル群の液晶セル（Ｃｌｃ）が存在する水平ラインの位置が連続されるフレーム期間数を最大２個以下で制御する。第１液晶セル群の液晶セル（Ｃｌｃ）は極性変化周期が相対的に長いのでその位置が３個フレーム期間以上同一であると他の水平ラインとの輝度差を誘発して波ノイズをもたらすことができる。
【０１２０】
図２０乃至図２１は本発明の第３実施形態に係る液晶表示装置を示す。
【０１２１】
図２０を参照すれば、本発明の第３実施形態に係る液晶表示装置は液晶表示パネル２００、タイミングコントローラ２０１、ロジック回路２０２、データ駆動回路２０３、ゲート駆動回路２０４、及びシステム２０５を備える。システム２０５はインターレースデータを貯蔵するためのラインメモリー２０６を含む。液晶表示パネル１００、タイミングコントローラ２０１、データ駆動回路２０３、ゲート駆動回路２０４、及びシステム２０５は前述の実施形態と実質的に同一なので詳細な説明を略する。
【０１２２】
ロジック回路２０２はゲートスタートパルス（ＧＳＰ）、ソース出力イネーブル信号（ＳＯＥ）、及び基準極性制御信号（ＰＯＬ）の入力を受けて、第５ｉフレーム期間を除いた第４ｉ＋１乃至第４ｉ＋４フレーム期間の間で第１極性制御信号（ＰＯＬ１）を発生して、第５ｉフレーム期間の間で第２極性制御信号（ＦＧＤＰＯＬ）を発生する。第１極性制御信号（ＰＯＬ１）は第４ｉ＋１フレーム期間で発生される第１ａ極性制御信号（ＰＯＬ１ａ）、第４ｉ＋２フレーム期間の間で発生される第１ｂ極性制御信号（ＰＯＬ１ｂ）、第４ｉ＋３フレーム期間の間で発生される第１ｃ極性制御信号（ＰＯＬ１ｃ）、及び第４ｉ＋４フレーム期間の間で発生される第１ｄ極性制御信号（ＰＯＬ１ｄ）を含む。また、ロジック回路２０２は選択的にすべてのフレーム期間の間で基準極性制御信号（ＰＯＬ）をそのままデータ駆動回路２０３に伝達することもできる。
【０１２３】
図２１及び図２２は図２０に示されたロジック回路２０２を詳しく示す回路図である。
【０１２４】
図２１及び図２２を参照すれば、ロジック回路２０２はフレームカウンター２１１、ラインカウンター２１２、ＰＯＬ発生回路２１３、及びマルチフレクサー２１４を備える。
【０１２５】
フレームカウンター２１１は１フレーム期間の間で１回発生されて１フレーム期間の開始と同時に発生されるゲートスタートパルス（ＧＳＰ）に応答して、液晶表示パネル２００に表示される画像のフレーム数を指示するフレームカウント情報（Ｆｃｎｔ）を出力する。フレームカウント情報（Ｆｃｎｔ）は図８Ａ乃至図８Ｅのようなデータ電圧の極性パターンが発生されると仮定する時、２０個のフレーム期間それぞれを識別することができるように５ビート情報に発生される。
【０１２６】
ラインカウンター２１２は水平ラインごとにデータ電圧を供給する時点を指示するソース出力イネーブル信号（ＳＯＥ）に応答して、液晶表示パネル２００に表示される水平ラインを指示するラインカウント情報（Ｌｃｎｔ）を出力する。ラインカウント情報（Ｆｃｎｔ）は図８Ａ乃至図８Ｅのようなデータ電圧の極性パターンで分かるように、液晶表示パネル２００に表示されるデータ電圧の極性が１または２水平ライン周期に反転されるので２ビート情報に発生される。
【０１２７】
フレームカウンター２１１とラインカウンター２１２に供給されるタイミング信号として、タイミングコントローラ２０１の内部発振器から発生されるクロックを利用することができるが、このクロックは周波数が高いからタイミングコントローラ２０１とロジック回路２０２間でＥＭＩ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ）を増加させることができる。本発明はタイミングコントローラ２０１の内部発振器で発生されるクロックに比べて周波数が小さなゲートスタートパルス（ＧＳＰ）とソース出力イネーブル信号（ＳＯＥ）をフレームカウンター２１１とラインカウンター２１２の動作タイミング信号で利用して、タイミングコントローラ２０１とロジック回路２０２間でＥＭＩの増加を減らすことができる。
【０１２８】
ＰＯＬ発生回路２１３は第１ＰＯＬ発生回路２２１、第２ＰＯＬ発生回路２２２、第３ＰＯＬ発生回路２２３、第１及び第２インバーター（２２４、１４５）を含む。第１ＰＯＬ発生回路２２１はラインカウンター情報（Ｌｃｎｔ）に基づいて２水平期間単位で極性が反転される第１ａ極性制御信号（ＰＯＬ１ａ）を発生する。第１インバーター２２４は第１ａ極性制御信号（ＰＯＬ１ａ）を反転させて第１ｃ極性制御信号（ＰＯＬ１ｃ）を発生する。第２ＰＯＬ発生回路２２２はラインカウンター情報（Ｌｃｎｔ）に基づいて、２水平期間単位で極性が反転されて第１ａ極性制御信号（ＰＯＬ１ａ）に対しておおよそ１水平期間位の位相差を持つ第１ｂ極性制御信号（ＰＯＬ１ｂ）を発生する。第２インバーター２２５は第１ｂ極性制御信号（ＰＯＬ１ｂ）を反転させて第１ｄ極性制御信号（ＰＯＬ１ｄ）を発生する。第３ＰＯＬ発生回路２２３はラインカウンター情報（Ｌｃｎｔ）に基づいて、１水平期間単位で極性が反転される第２極性制御信号（ＰＯＬ１ｂ）を発生する。第１乃至第３ＰＯＬ発生回路で（２２１、１４２、１４３）それぞれはフレームカウンター情報（Ｆｃｎｔ）に応答して、フレーム期間周期に極性制御信号（ＰＯＬ１ａ乃至ＰＯＬ１ｄ、ＰＯＬ２）の極性を反転させる。
【０１２９】
マルチフレクサー２１４はフレームカウンター情報（Ｆｃｎｔ）に応答して、図８Ａ乃至図８Ｅのように、各フレーム期間に対応するＰＯＬ発生回路２１３からの極性制御信号（ＰＯＬ１、ＰＯＬ２）を選択する。このマルチフレクサー２１４はセットメーカーによって選択される別途のオプションピンによってすべてのフレーム期間で基準極性制御信号（ＰＯＬ）を出力することもできる。オプションピンはマルチフレクサー２１４のオプション制御端子に接続されて、セットメーカーのオペレーターによって基底電圧または電源電圧（Ｖｃｃ）に選択的に接続されて、マルチフレクサー２１４の出力を基準極性制御信号（ＰＯＬ）で固定する。
【０１３０】
図２３は本発明の第４実施形態に係る液晶表示装置の駆動方法を説明するための流れ図である。
【０１３１】
図２３を参照すれば、本発明の第４実施形態に係る液晶表示装置の駆動方法は入力データを分析して、その入力データがインターレースデータまたはスクロールデータのように直流化残像が現われることができるデータなのかを判断する。（Ｓ２３１、Ｓ２３２）
【０１３２】
Ｓ２３２段階で、現在入力されるデータが直流化残像が現われることができるデータであると判断されれば本発明の第４実施形態はＮ個のフレーム期間の間で液晶表示パネルに存在する第１液晶セル群に２フレーム期間周期に極性が反転されるデータ電圧を供給して、２フレーム期間内で第２液晶セル群のデータ駆動周波数を第１液晶セル群のデータ駆動周波数より低く制御する。（Ｓ２３３）
【０１３３】
引き継いで、本発明の第４実施形態は５ｉフレーム期間の間、“非規則化極性パターン”でデータ電圧の極性を制御する。（Ｓ２３４）
【０１３４】
したがって、本発明の第２実施形態は入力データがインターレースデータまたはスクロールデータのように直流化残像が発生されることができるデータであると判断されれば、２フレーム期間内で第１液晶セル群のデータ電圧駆動周波数を第２液晶セル群のデータ電圧駆動周波数より低く制御する。
【０１３５】
Ｓ２３２段階で、現在入力されるデータが直流化残像が現われないデータであると判断されれば、本発明の第４実施形態はすべてのフレーム期間で基準極性制御信号（ＰＯＬ）を発生して第１及び第２液晶セル群のデータ電圧駆動周波数を同一に制御する。（Ｓ５）
【０１３６】
図２４は本発明の第４実施形態に係る液晶表示装置を示す。
【０１３７】
図２４を参照すれば、本発明の第４実施形態に係る液晶表示装置はシステム２０５、液晶表示パネル２００、映像分析回路２４１、タイミングコントローラ２０１、ロジック回路２４２、データ駆動回路２０３、及びゲート駆動回路２０４を備える。この実施形態でシステム２０５、液晶表示パネル２００、タイミングコントローラ２０１、データ駆動回路２０３及びゲート駆動回路２０４は前述の実施形態と実質的に同一なので、同一な図面符号を付けてそれに対する詳細な説明を略する。
【０１３８】
映像分析回路２４１は現在入力される映像のデジタルビデオデータに対して直流化残像が発生可能なデータなのかを判断する。映像分析回路２４１は１フレーム映像で隣り合うラインの間のデータを比べて、そのラインの間のデータが所定のしきい値以上に大きければ現在入力されるデータをインターレースデータで判断する。また、映像分析回路２４１はフレーム単位で各ピクセルのデータを比べて表示映像で動画像とその画像の移動速度を検出して、あらかじめ設定された速度で動画像が一定するように移動したらその動画像が含まれたフレームデータをスクロールデータで判断する。このような映像分析の結果で、映像分析回路２４１はインターレースデータ、又はスクロールデータを指示する選択信号（ＳＥＬ２）を発生してその選択信号（ＳＥＬ２）を利用してロジック回路２４２を制御する。
【０１３９】
ロジック回路２４２は映像分析回路１６１からの選択信号（ＳＥＬ２）の第１論理値に応答して、図１３のように、第１極性制御信号（ＰＯＬ１ａ乃至ＰＯＬ１ｄ）を第４ｉ＋１乃至第４ｉ＋４フレーム期間の間で順次に発生して、第５ｉフレーム期間の間で第２極性制御信号（ＦＧＤＰＯＬ）を順次に発生する。インターレースデータとスクロールデータなどの直流化残像が現われることができるデータと異なるデータが入力される時、ロジック回路２４２は選択信号（ＳＥＬ２）の第２論理値に応答して、すべてのフレーム期間で基準極性制御信号（ＰＯＬ）をそのままデータ駆動回路２０３に伝達する。
【０１４０】
タイミングコントローラ２０１、映像分析回路２４１、及びロジック回路２４２はワンチップに集積されることができる。
【０１４１】
図２５は本発明の第５実施形態に係る液晶表示装置に供給されるデータ電圧の極性パターンを示す。
【０１４２】
図２５を参照すれば、本発明の第５実施形態に係る液晶表示装置の駆動方法は２フレーム期間単位で液晶セルに充電されるデータ電圧の極性を反転させることと同時に、水平方向で隣り合う液晶セルに供給されるデータ電圧の極性反転周期をお互いに行き違いに制御する。
【０１４３】
例えば、第Ｎフレーム期間の間、第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）で第４ｊ（ｊは正の整数）＋１及び第４ｊ＋２水平ライン（Ｒ１、Ｒ２、Ｒ５、Ｒ６）に配置された液晶セルには正極性（＋）のデータ電圧が供給されて、第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）で第４ｊ＋１及び第４ｊ＋２水平ライン（Ｒ１、Ｒ２、Ｒ５、Ｒ６）に配置された液晶セルには負極性（−）のデータ電圧が供給される。第Ｎフレーム期間の間、第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）で第４ｊ＋３及び第４ｊ＋４水平ライン（Ｒ３、Ｒ４、Ｒ７）に配置された液晶セルには負極性（−）のデータ電圧が供給されて、第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）で第４ｊ＋３及び第４ｊ＋４水平ライン（Ｒ３、Ｒ４、Ｒ７）に配置された液晶セルには正極性（＋）のデータ電圧が供給される。
【０１４４】
第Ｎ＋１フレーム期間の間、第４ｉ＋２及び第４ｉ＋３垂直ライン（Ｃ２、Ｃ３、Ｃ６、Ｃ７）で第４ｊ＋１及び第４ｊ＋４水平ライン（Ｒ１、Ｒ４、Ｒ５）に配置された液晶セルには正極性（＋）のデータ電圧が供給されて、第４ｉ＋１及び第４ｉ＋４垂直ライン（Ｃ１、Ｃ４、Ｃ５、Ｃ８）で第４ｊ＋１及び第４ｊ＋４水平ライン（Ｒ１、Ｒ４、Ｒ５）に配置された液晶セルには負極性（−）のデータ電圧が供給される。第Ｎ＋１フレーム期間の間、第４ｉ＋２及び第４ｉ＋３垂直ライン（Ｃ２、Ｃ３、Ｃ６、Ｃ７）で第４ｊ＋２及び第４ｊ＋３水平ライン（Ｒ２、Ｒ３、Ｒ６、Ｒ７）に配置された液晶セルには負極性（−）のデータ電圧が供給されて、第４ｉ＋１及び第４ｉ＋４垂直ライン（Ｃ１、Ｃ４、Ｃ５、Ｃ８）で第４ｊ＋２及び第４ｊ＋３水平ライン（Ｒ２、Ｒ３、Ｒ６、Ｒ７）に配置された液晶セルには正極性（＋）のデータ電圧が供給される。
【０１４５】
第Ｎ＋２フレーム期間の間、第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）で第４ｊ＋１及び第４ｊ＋２水平ライン（Ｒ１、Ｒ２、Ｒ５、Ｒ６）に配置された液晶セルには正極性（＋）のデータ電圧が供給されて、第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）で第４ｊ＋１及び第４ｊ＋２水平ライン（Ｒ１、Ｒ２、Ｒ６）に配置された液晶セルには負極性（−）のデータ電圧が供給される。第Ｎ＋２フレーム期間の間、第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）で第４ｊ＋３及び第４ｊ＋４水平ライン（Ｒ３、Ｒ４、Ｒ７）に配置された液晶セルには負極性（−）のデータ電圧が供給されて、第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）で第４ｊ＋３及び第４ｊ＋４水平ライン（Ｒ３、Ｒ４、Ｒ７）に配置された液晶セルには正極性（＋）のデータ電圧が供給される。
【０１４６】
第Ｎ＋３フレーム期間の間、第４ｉ＋１及び第４ｉ＋４垂直ライン（Ｃ１、Ｃ４、Ｃ５、Ｃ８）で第４ｊ＋１及び第４ｊ＋４水平ライン（Ｒ１、Ｒ４、Ｒ５）に配置された液晶セルには正極性（＋）のデータ電圧が供給されて、第４ｉ＋２ 及び第４ｉ＋３垂直ライン（Ｃ２、Ｃ３、Ｃ６、Ｃ７）で第４ｊ＋１及び第４ｊ＋４水平ライン（Ｒ１、Ｒ４、Ｒ５）に配置された液晶セルには負極性（−）のデータ電圧が供給される。第Ｎ＋３フレーム期間の間、第４ｉ＋１及び第４ｉ＋４垂直ライン（Ｃ１、Ｃ４、Ｃ５、Ｃ８）で第４ｊ＋２及び第４ｊ＋３水平ライン（Ｒ２、Ｒ３、Ｒ６、Ｒ７）に配置された液晶セルには負極性（−）のデータ電圧が供給されて、第４ｉ＋２及び第４ｉ＋３垂直ライン（Ｃ２、Ｃ３、Ｃ６、Ｃ７）で第４ｊ＋２及び第４ｊ＋３水平ライン（Ｒ２、Ｒ３、Ｒ６、Ｒ７）に配置された液晶セルには正極性（＋）のデータ電圧が供給される。
【０１４７】
第Ｎ＋４フレーム期間には第Ｎフレーム期間と同一な極性パターンでデータ電圧が液晶セルに供給されて、第Ｎ＋５フレーム期間には第Ｎ＋１フレーム期間と同一な極性パターンでデータ電圧が液晶セルに供給される。そして第Ｎ＋６フレーム期間には第Ｎ＋２フレーム期間と同一な極性パターンでデータ電圧が液晶セルに供給されて、第Ｎ＋７フレーム期間には第Ｎ＋３フレーム期間と同一な極性パターンでデータ電圧が液晶セルに供給される。
【０１４８】
フレーム期間それぞれで第１液晶セル群の液晶セルと第２液晶セル群の液晶セルは水平方向と垂直方向それぞれで交互に配置されて、その位置は１フレーム期間単位にお互いに変わる。
【０１４９】
図２５で分かるように、本発明の第５実施形態に係る液晶表示装置は水平方向及び垂直方向それぞれで隣り合う２個の液晶セル単位（２ドットインバージョン）で極性が反転されるデータ電圧が液晶セルに供給されて、第１液晶セル群の液晶セルと第２液晶セル群の液晶セルが水平方向と垂直方向それぞれで交互に（１ドットインバージョン）配置される。第１液晶セル群は直流化残像を防止して、第２液晶セル群は液晶表示パネルの画面でデータ電圧の極性が変わる空間周波数を早くしてフリッカーを防止することができる。
【０１５０】
図２６乃至図３０は本発明の第５実施形態に係る液晶表示装置を示す。
【０１５１】
図２６を参照すれば、本発明の第５実施形態に係る液晶表示装置は液晶表示パネル２６０、タイミングコントローラ２６１、ロジック回路２６２、データ駆動回路２６３、ゲート駆動回路２６４、及びシステム２６５を備える。システム２６５はインターレースデータを貯蔵するためのラインメモリー２６６を含む。液晶表示パネル２６０、タイミングコントローラ２６１、ゲート駆動回路２６４、及びシステム２６５は前述の実施形態と実質的に同一なのでそれに対する詳細な説明を略する。
【０１５２】
ロジック回路２６２はゲートスタートパルス（ＧＳＰ）、ソース出力イネーブル信号（ＳＯＥ）、及び基準極性制御信号（ＰＯＬ）の入力を受けて、図２５及び図３１のような極性制御信号を順次に出力する、又は基準極性制御信号（ＰＯＬ）を出力する。図２５及び図３１のような極性制御信号はフレームごとにデータ電圧の極性を垂直ライン方向に沿って１液晶セル（１ドット）位シフトさせる。また、ロジック回路２６２はデータ駆動回路の出力チャンネルの内で一部の出力チャンネルから出力されるデータ電圧の極性を反転させるための水平出力反転信号（ＨＩＮＶ）を発生して毎フレームごとに水平ライン方向に沿ってデータ電圧の極性を１液晶セル（１ドット）位シフトさせる。このようなロジック回路２６２はタイミングコントローラ２６１内に内蔵することができる。
【０１５３】
データ駆動回路２６３はタイミングコントローラ２６１の制御の下で、デジタルビデオデータ（ＲＧＢｏｄｄ、ＲＧＢｅｖｅｎ）をラッチして、そのデジタルビデオデータ（ＲＧＢｏｄｄ、ＲＧＢｅｖｅｎ）をロジック回路２６２からの極性制御信号（ＰＯＬ／ＰＯＬ２ａ〜ＰＯＬ２ｄ）に応答して、アナルログ正極性/負極性ガンマ補償電圧で変換して正極性/負極性アナログデータ電圧を発生して、そのデータ電圧をデータライン（Ｄ１乃至Ｄｍ）に供給する。データ駆動回路２６３はロジック回路２６２からの極性制御信号（ＰＯＬ／ＰＯＬ２ａ〜ＰＯＬ２ｄ）に応答して、１水平期間、又は２水平期間単位でデータ電圧の極性を反転させる。また、データ駆動回路２６３はロジック回路２６２からの水平出力反転信号（ＨＩＮＶ）に応答して、隣り合う一部の出力チャンネルを通じて出力されるデータ電圧の極性を反転させる。
【０１５４】
図２７及び図２８は図２６に示されたロジック回路２６２を詳しく示す回路図である。
【０１５５】
図２７及び図２８を参照すれば、ロジック回路２６２はフレームカウンター２７１、ラインカウンター２７２、ＰＯＬ発生回路２７３、及びマルチフレクサー２７４を備える。
【０１５６】
フレームカウンター２７１は１フレーム期間の間で１回発生されて１フレーム期間の開始と同時に発生されるゲートスタートパルス（ＧＳＰ）に応答して、液晶表示パネル２６０に表示される画像のフレーム数を指示するフレームカウント情報（Ｆｃｎｔ）を出力する。フレームカウント情報（Ｆｃｎｔ）は図７及び図１５のように、４フレーム期間周期でデータ電圧の極性パターンが繰り返されると仮定する時、４個のフレーム期間それぞれを識別することができるように２ビート情報に発生される。
【０１５７】
ラインカウンター２７２は水平期間ごとにデータ駆動回路２６３からデータ電圧の出力時点を指示するソース出力イネーブル信号（ＳＯＥ）に応答して、液晶表示パネル２６０でデータが表示される行(または水平ライン)を指示するラインカウント情報（Ｌｃｎｔ）を出力する。ラインカウント情報（Ｆｃｎｔ）は２ビート情報に発生される。
【０１５８】
ＰＯＬ発生回路２７３はフレームカウント情報（Ｆｃｎｔ）を利用して１ビートの水平出力反転信号（ＨＩＮＶ）を発生してから、図１２のように、第１ＰＯＬ発生回路２８１、第２ＰＯＬ発生回路２８２、第１及び第２インバーター（２８３、１２４）、マルチフレクサー２８５を利用して第１乃至第４極性制御信号（ＰＯＬ２ａ乃至ＰＯＬ２ｄ）を順次に発生する。水平出力反転信号（ＨＩＮＶ）は図１６のように１フレーム期間単位で論理が反転されて、図２５及び図３１のように水平２ドット及び垂直２ドット方向の極性パターンが行方向にシフトされるようにデータ駆動回路２６３の出力を制御する。図２５のような極性パターンを発生するために、水平出力反転信号（ＨＩＮＶ）は図３２の実線波形のように、第Ｎ及び第Ｎ＋２フレーム期間でロー論理に発生されて、第Ｎ＋１及び第Ｎ＋３フレーム期間でハイ論理に発生される。図３１のような極性パターンを発生するために、水平出力反転信号（ＨＩＮＶ）は図３２の点線波形のように第Ｎ及び第Ｎ＋２フレーム期間でハイ論理に発生されて、第Ｎ＋１及び第Ｎ＋３フレーム期間でロー論理に発生される。水平２ドットインバージョン方式は図２５及び図３１のように、水平で隣り合う２個の液晶セル単位で極性が反転されるデータ電圧を液晶セルに供給するインバージョン方式である。垂直２ドットインバージョン方式は図７及び図１５のように垂直で隣り合う２個の液晶セル単位（２ドット）で極性が反転されるデータ電圧を液晶セルに供給するインバージョン方式である。
【０１５９】
第１ＰＯＬ発生回路２８１はラインカウンター情報（Ｌｃｎｔ）とフレームカウンター情報（Ｆｃｎｔ）によって論理が反転される第１極性制御信号（ＰＯＬ２ａ）を発生する。第１極性制御信号（ＰＯＬ２ａ）は図７及び図１５のように、第１水平ライン（Ｒ１）及び第２水平ライン（Ｒ２）でデータ電圧の正極性（＋）を指示するハイ論理に発生されて、第１行乃至第ｎ行まで２行単位で論理が反転される。第１インバーター２８３は第１極性制御信号（ＰＯＬ２ａ）を反転させて第１極性制御信号（ＰＯＬ２ａ）の逆位相に第３極性制御信号（ＰＯＬ２ｃ）を発生する。したがって、第３極性制御信号（ＰＯＬ２ｃ）は第１水平ライン（Ｒ１）及び第２水平ライン（Ｒ２）でデータ電圧の負極性（−）を指示するロー論理に発生されて、第１行乃至第ｎ行まで２行単位で論理が反転される。
【０１６０】
第２ＰＯＬ発生回路２８２はラインカウンター情報（Ｌｃｎｔ）とフレームカウンター情報（Ｆｃｎｔ）によって論理が反転される第２極性制御信号（ＰＯＬ２ｂ）を発生する。第２極性制御信号（ＰＯＬ２ｂ）は図７及び図１５のように、第１水平ライン（Ｒ１）でデータ電圧の負極性（−）を指示するロー論理に発生されて、第２行乃至第ｎ行まで２行単位で論理が反転される。第２インバーター２８４は第２極性制御信号（ＰＯＬ２ｂ）を反転させて第２極性制御信号（ＰＯＬ２ｂ）の逆位相に第４極性制御信号（ＰＯＬ２ｄ）を発生する。したがって、第４極性制御信号（ＰＯＬ２ｄ）は第１水平ライン（Ｒ１）でデータ電圧の正極性（＋）を指示するハイ論理に発生されて、第２行乃至第ｎ行まで２行単位で論理が反転される。
【０１６１】
マルチフレクサー２８５は２ビートのフレームカウント情報（Ｆｃｎｔ）に応答して、第Ｎフレーム期間の間で第１極性制御信号（ＰＯＬ２ａ）を出力した後、第Ｎ＋１フレーム期間の間で第２極性制御信号（ＰＯＬ２ｂ）を出力した後、第Ｎ＋２フレーム期間の間で第３極性制御信号（ＰＯＬ２ｃ）を出力する。そしてマルチフレクサー２８５は第Ｎ＋３フレーム期間の間、第４極性制御信号（ＰＯＬ２ｄ）を出力する。
【０１６２】
ＰＯＬ発生回路２７３から出力される第１乃至第４極性制御信号（ＰＯＬ２ａ乃至ＰＯＬｄ）と、タイミングコントローラ２６１の内部回路によって発生される基準極性制御信号（ＰＯＬ）の内何れか一つは図１１のように、マルチフレクサー２７４によって選択される。マルチフレクサー２７４は、ＰＯＬ選択オプションピンに接続された制御端子の論理値によってデータ駆動回路２６３に供給する極性制御信号（ＰＯＬ２ａ乃至ＰＯＬ２ｄ、ＰＯＬ）を選択する。ＰＯＬ選択オプションピンはマルチフレクサー２７４の制御端子に接続されて製造業社または使用者によって基底電圧（ＧＮＤ）、又は電源電圧（Ｖｃｃ）に選択的に接続されることができる。例えば、ＰＯＬ選択オプションピンが基底電圧（ＧＮＤ）とマルチフレクサー２７４の制御端子に接続されれば、マルチフレクサー２７４は自分の制御端子に“０”の選択制御信号（ＳＥＬ）が供給されて基準極性制御信号（ＰＯＬ）を出力して、ＰＯＬ選択オプションピンが電源電圧（Ｖｃｃ）とマルチフレクサー２７４の制御端子に接続されれば、マルチフレクサー２７４は自分の制御端子に‘１’の選択制御信号（ＳＥＬ）が供給されてＰＯＬ発生回路２７３からの第１乃至第４極性制御信号（ＰＯＬ２ａ乃至ＰＯＬ２ｄ）を出力する。マルチフレクサー２７４の選択制御信号（ＳＥＬ）はユーザーインターフェースを通じて入力されるユーザー選択信号、又は後述する第２実施形態のようにデータの分析結果によって自動発生される選択制御信号に取り替えられることができる。
【０１６３】
図２９及び図３０はデータ駆動回路２６３を詳しく示す回路図である。
【０１６４】
図２９及び図３０を参照すれば、データ駆動回路２６３はそれぞれｋ（ｋはｍより小さな整数）個のデータライン（Ｄ乃至Ｄｋ）を駆動する複数の集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、ＩＣ）を含み、集積回路それぞれはシフトレジスター２９１、データレジスター２９２、第１ラッチ２９３、第２ラッチ２９４、デジタル/アナログ変換器(以下、“ＤＡＣ”とする)２９５、チャージシェア回路（Ｃｈａｒｇｅ Ｓｈａｒｅ Ｃｉｒｃｕｉｔ）２９６及び出力回路２９７を含む。
【０１６５】
シフトレジスター２９１はタイミングコントローラ２６１からのソーススタートパルス（ＳＳＰ）をソースサンプリングクロック（ＳＳＣ）によってシフトさせて、サンプリング信号を発生するようになる。また、シフトレジスター２９１はソーススタートパルス（ＳＳＰ）をシフトさせて、次の集積回路のシフトレジスター２９１にキャリー信号（ＣＡＲ）を伝達するようになる。データレジスター２９２はタイミングコントローラ２６１によって分離した奇数デジタルビデオデータ（ＲＧＢｏｄｄ）と偶数デジタルビデオデータ（ＲＧＢｅｖｅｎ）を一時貯蔵して、貯蔵されたデータ（ＲＧＢｏｄｄ、ＲＧＢｅｖｅｎ）を第１ラッチ２９３に供給する。第１ラッチ２９３はシフトレジスター２９１から順次に入力されるサンプリング信号に応答して、データレジスター２９２からのデジタルビデオデータ（ＲＧＢｅｖｅｎ、ＲＧＢｏｄｄ）をサンプリングして、そのデータ（ＲＧＢｅｖｅｎ、ＲＧＢｏｄｄ）を１水平ライン分ずつラッチした後、１水平ライン分のデータを同時に出力する。第２ラッチ２９４は第１ラッチ２９３から入力される１水平ライン分のデータをラッチした後、ソース出力イネーブル信号（ＳＯＥ）のロー論理期間の間、他の集積回路の第２ラッチ２９４と同時にラッチされたデジタルビデオデータを出力する。
【０１６６】
ＤＡＣ２９５は図１４のように、正極性ガンマ基準電圧（ＧＨ）が供給されるＰ−デコーダー（ＰＤＥＣ）３０１、負極性ガンマ基準電圧（ＧＬ）が供給されるＮ−デコーダー（ＮＤＥＣ）３０２、極性制御信号（ＰＯＬ／ＰＯＬ２ａ〜ＰＯＬ２ｄ）に応答してＰ−デコーダー３０１の出力とＮ−デコーダー３０２の出力を選択する第１乃至第４マルチフレクサー（３０３ａ乃至３０３ｄ）、及び水平出力反転信号（ＨＩＮＶ）に応答して第２及び第４マルチフレクサー（３０３ｂ、３０３ｄ）の制御端子に供給される極性制御信号（ＰＯＬ／ＰＯＬ２ａ〜ＰＯＬ２ｄ）の論理を反転させる水平出力反転回路（３０４ａ、３０４ｂ）を含む。Ｐ−デコーダー３０１は第２ラッチ２９４から入力されるデジタルビデオデータをデコードして、そのデータの階調値にあたる正極性ガンマ補償電圧を出力する。Ｎ−デコーダー３０２は第２ラッチ２９４から入力されるデジタルビデオデータをデコードして、そのデータの階調値にあたる負極性ガンマ補償電圧を出力する。
【０１６７】
マルチフレクサー３０３は極性制御信号（ＰＯＬ／ＰＯＬ２ａ〜ＰＯＬ２ｄ）によって直接制御される第１及び第３マルチフレクサー（３０３ａ、３０３ｃ）と、水平出力反転回路（３０４ａ、３０４ｂ）の出力によって制御される第２及び第４マルチフレクサー（３０３ｂ、３０３ｄ）を備える。第１マルチフレクサー３０３ａは自分の非反転制御端子に供給される極性制御信号（ＰＯＬ／ＰＯＬ２ａ〜ＰＯＬ２ｄ）に応答して、２水平期間単位で正極性のガンマ補償電圧と負極性のガンマ補償電圧を交互に選択して、選択された正極性/負極性ガンマ補償電圧をアナログデータ電圧に出力する。第２マルチフレクサー３０３ｂは自分の非反転制御端子に供給される水平出力反転回路３０４ａの出力に応答して、２水平期間単位で正極性のガンマ補償電圧と負極性のガンマ補償電圧を交互に選択して選択された正極性/負極性ガンマ補償電圧をアナログデータ電圧に出力する。第３マルチフレクサー３０３ｃは自分の反転制御端子に供給される極性制御信号（ＰＯＬ／ＰＯＬ２ａ〜ＰＯＬ２ｄ）に応答して、２水平期間単位で正極性のガンマ補償電圧と負極性のガンマ補償電圧を交互に選択して、選択された正極性/負極性ガンマ補償電圧をアナログデータ電圧に出力する。第４マルチフレクサー３０３ｄは自分の反転制御端子に供給される水平出力反転回路３０４ｂの出力に応答して、２水平期間単位で正極性のガンマ補償電圧と負極性のガンマ補償電圧を交互に選択して、選択された正極性/負極性ガンマ補償電圧をアナログデータ電圧に出力する。
【０１６８】
水平出力反転回路（３０４ａ、３０４ｂ）はスイッチ素子（Ｓ１、Ｓ２）、及びインバーター３０４を備える。この水平出力反転回路（３０４ａ、３０４ｂ）は水平極性反転信号（ＨＩＮＶ）に応答して、第２マルチフレクサー３０３ｂの非反転制御端子と第４マルチフレクサー３０３ｄの反転制御端子に供給される選択制御信号の論理値を制御する。第１スイッチ素子（Ｓ１）の入力端子は極性制御信号供給ライン３０５に接続されて第１スイッチ素子（Ｓ１）の出力端子は第２または第４マルチフレクサー（３０３ｂ、３０３ｄ）の反転/非反転制御端子に接続される。第１スイッチ素子（Ｓ１）の非反転制御端子は水平出力反転信号供給ライン３０６に接続される。第２スイッチ素子（Ｓ２）の入力端子は極性制御信号供給ライン３０５に接続されて、第２スイッチ素子（Ｓ２）の出力端子はインバーター３０４に接続される。第２スイッチ素子（Ｓ２）の反転制御端子は水平出力反転信号供給ライン３０６に接続される。インバーター３０４は第２スイッチ素子（Ｓ２）の出力端子と第２又は第４マルチフレクサー（３０３ｂ、３０３ｄ）の反転/非反転制御端子に接続される。
【０１６９】
図２５、図３１及び３２を参照すれば、水平出力反転信号（ＨＩＮＶ）がハイ論理である時、第２スイッチ素子（Ｓ２）はターン-オンされて第１スイッチ素子（Ｓ１）はターン-オフされる。そして、第２マルチフレクサー３０３ｂの非反転制御端子には反転された極性制御信号（ＰＯＬ／ＰＯＬ２ａ〜ＰＯＬ２ｄ）が供給されて、第４マルチフレクサー３０３ｄの反転制御端子にも反転された極性制御信号（ＰＯＬ／ＰＯＬ２ａ〜ＰＯＬ２ｄ）が供給される。その結果、極性制御信号（ＰＯＬ／ＰＯＬ２ａ〜ＰＯＬ２ｄ）がハイ論理で、水平出力反転信号（ＨＩＮＶ）がハイ論理であると、第２マルチフレクサー３０３ｂはＮ−デコーダー３０２からの負極性ガンマ補償電圧を第４ｉ＋２データライン（Ｄ２、Ｄ６、．．．、Ｄｍ−２）に供給されるデータ電圧に出力して、第４マルチフレクサー３０３ｄはＰ−デコーダー３０１からの正極性ガンマ補償電圧を第４ｉ＋４データライン（Ｄ４、Ｄ８、．．．、Ｄｍ）に供給されるデータ電圧に出力する。極性制御信号（ＰＯＬ／ＰＯＬ２ａ〜ＰＯＬ２ｄ）がロー論理で、水平出力反転信号（ＨＩＮＶ）がハイ論理であると、第２マルチフレクサー３０３ｂはＰ−デコーダー３０１からの正極性ガンマ補償電圧を第４ｉ＋２データライン（Ｄ２、Ｄ６、．．．、Ｄｍ−２）に供給されるデータ電圧に出力して、第４マルチフレクサー３０３ｄは Ｎ−デコーダー３０２からの負極性ガンマ補償電圧を第４ｉ＋４データライン（Ｄ４、Ｄ８、．．．、Ｄｍ）に供給されるデータ電圧に出力する。
【０１７０】
水平出力反転信号（ＨＩＮＶ）がロー論理である時、第１スイッチ素子（Ｓ３３１）はターン-オンされて第２スイッチ素子（Ｓ３３２）はターン-オフされる。そして、第２マルチフレクサー３０３ｂの非反転制御端子には非反転された極性制御信号（ＰＯＬ／ＰＯＬ２ａ〜ＰＯＬ２ｄ）が供給されて、第４マルチフレクサー３０３ｄの反転制御端子にも非反転された極性制御信号（ＰＯＬ／ＰＯＬ２ａ〜ＰＯＬ２ｄ）が供給される。その結果、極性制御信号（ＰＯＬ／ＰＯＬ２ａ〜ＰＯＬ２ｄ）がハイ論理で、水平出力反転信号（ＨＩＮＶ）がロー論理であると、第２マルチフレクサー３０３ｂはＰ−デコーダー３０１からの正極性ガンマ補償電圧を第４ｉ＋２データライン（Ｄ２、Ｄ６、．．．、Ｄｍ−２）に供給されるデータ電圧に出力して、第４マルチフレクサー３０３ｄはＮ−デコーダー３０２からの負極性ガンマ補償電圧を第４ｉ＋４データライン（Ｄ４、Ｄ８、．．．、Ｄｍ）に供給されるデータ電圧に出力する。極性制御信号（ＰＯＬ／ＰＯＬ２ａ〜ＰＯＬ２ｄ）がロー論理で水平出力反転信号（ＨＩＮＶ）がロー論理であると第２マルチフレクサー３０３ｂはＮ−デコーダー３０２からの負極性ガンマ補償電圧を第４ｉ＋２データライン（Ｄ２、Ｄ６、．．．、Ｄｍ−２）に供給されるデータ電圧に出力して、第４マルチフレクサー３０３ｄはＰ−デコーダー３０１からの負極性ガンマ補償電圧を第４ｉ＋４データライン（Ｄ４、Ｄ８、．．．、Ｄｍ）に供給されるデータ電圧に出力する。したがって、本発明は水平出力反転信号（ＨＩＮＶ）と極性制御信号（ＰＯＬ／ＰＯＬ２ａ〜ＰＯＬ２ｄ）を利用して、図７及び図１５のような水平２ドット及び垂直２ドットインバージョンの極性パターンで液晶セルに供給されるデータ電圧を制御することができる。  
【０１７１】
図３１は本発明の第５実施形態に係るデータ電圧の極性パターンの他の例を示す。図３１は第Ｎ乃至第Ｎ＋３フレーム期間の間、８×７個の液晶セルに供給されるデータ電圧の極性を例示する。
【０１７２】
図３１を参照すれば、第Ｎフレーム期間の間、第４ｉ＋１及び第４ｉ＋４垂直ライン（Ｃ１、Ｃ４、Ｃ５、Ｃ８）で第４ｊ＋１及び第４ｊ＋２水平ライン（Ｒ１、Ｒ２、Ｒ５、Ｒ６）に配置された液晶セルには正極性（＋）のデータ電圧が供給されて、第４ｉ＋２及び第４ｉ＋３垂直ライン（Ｃ２、Ｃ３、Ｃ６、Ｃ７）で第４ｊ＋１及び第４ｊ＋２水平ライン（Ｒ１、Ｒ２、Ｒ５、Ｒ６）に配置された液晶セルには負極性（−）のデータ電圧が供給される。第Ｎフレーム期間の間、第４ｉ＋１及び第４ｉ＋４垂直ライン（Ｃ１、Ｃ４、Ｃ５、Ｃ８）で第４ｊ＋３及び第４ｊ＋４水平ライン（Ｒ３、Ｒ４、Ｒ７）に配置された液晶セルには負極性（−）のデータ電圧が供給されて、第４ｉ＋２及び第４ｉ＋３垂直ライン（Ｃ２、Ｃ３、Ｃ６、Ｃ７）で第４ｊ＋３及び第４ｊ＋４水平ライン（Ｒ３、Ｒ４、Ｒ７）に配置された液晶セルには正極性（＋）のデータ電圧が供給される。第Ｎフレーム期間の間、第Ｎ＋３フレーム期間と同一な極性パターンを持つ第Ｎ−１フレーム期間から同一な極性のデータ電圧を充電する第１液晶セル群は第４ｉ＋１及び第４ｉ＋３垂直ライン（Ｃ１、Ｃ３、Ｃ５、Ｃ７）に配置された液晶セルを含み、第Ｎフレーム期間の間、第Ｎ−１フレーム期間の極性と反対極性のデータ電圧を充電する第２液晶セル群は第４ｉ＋２及び第４ｉ＋４垂直ライン（Ｃ２、Ｃ４、Ｃ６、Ｃ８）に配置された液晶セルを含む。
【０１７３】
第Ｎ＋１フレーム期間の間、第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）で第４ｊ＋１及び第４ｊ＋４水平ライン（Ｒ１、Ｒ４、Ｒ５）に配置された液晶セルには正極性（＋）のデータ電圧が供給されて、第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）で第４ｊ＋１及び第４ｊ＋４水平ライン（Ｒ１、Ｒ４、Ｒ５）に配置された液晶セルには負極性（−）のデータ電圧が供給される。第Ｎ＋１フレーム期間の間、第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）で第４ｊ＋２及び第４ｊ＋３水平ライン（Ｒ２、Ｒ３、Ｒ６、Ｒ７）に配置された液晶セルには負極性（−）のデータ電圧が供給されて、第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）で第４ｊ＋２及び第４ｊ＋３水平ライン（Ｒ２、Ｒ３、Ｒ６、Ｒ７）に配置された液晶セルには正極性（＋）のデータ電圧が供給される。第Ｎ＋１フレーム期間の間、第１液晶セル群の液晶セルと第２液晶セル群の液晶セルは行方向と列方向それぞれで交互に配置される。
【０１７４】
第Ｎ＋２フレーム期間の間、第４ｉ＋２及び第４ｉ＋３垂直ライン（Ｃ２、Ｃ３、Ｃ６、Ｃ７）で第４ｊ＋１及び第４ｊ＋４水平ライン（Ｒ１、Ｒ４、Ｒ５）に配置された液晶セルには正極性（＋）のデータ電圧が供給されて、第４ｉ＋１及び第４ｉ＋４垂直ライン（Ｃ１、Ｃ４、Ｃ５、Ｃ８）で第４ｊ＋１及び第４ｊ＋４水平ライン（Ｒ１、Ｒ４、Ｒ５）に配置された液晶セルには負極性（−）のデータ電圧が供給される。第Ｎ＋２フレーム期間の間、第４ｉ＋２及び第４ｉ＋３垂直ライン（Ｃ２、Ｃ３、Ｃ６、Ｃ７）で第４ｊ＋２及び第４ｊ＋３水平ライン（Ｒ２、Ｒ３、Ｒ６、Ｒ７）に配置された液晶セルには負極性（−）のデータ電圧が供給されて、第４ｉ＋１及び第４ｉ＋４垂直ライン（Ｃ１、Ｃ４、Ｃ５、Ｃ８）で第４ｊ＋２及び第４ｊ＋３水平ライン（Ｒ２、Ｒ３、Ｒ６、Ｒ７）に配置された液晶セルには正極性（＋）のデータ電圧が供給される。第Ｎ＋２フレーム期間の間、第Ｎ＋１フレーム期間から同一な極性のデータ電圧を充電する第１液晶セル群は第４ｉ＋１及び第４ｉ＋３垂直ライン（Ｃ１、Ｃ３、Ｃ５、Ｃ７）に配置された液晶セルを含み、第Ｎ＋２フレーム期間の間、第Ｎ＋１フレーム期間の極性と反対極性のデータ電圧を充電する第２液晶セル群は第４ｉ＋２及び第４ｉ＋４垂直ライン（Ｃ２、Ｃ４、Ｃ６、Ｃ８）に配置された液晶セルを含む。
【０１７５】
第Ｎ＋３フレーム期間の間、第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）で第４ｊ＋１及び第４ｊ＋２水平ライン（Ｒ１、Ｒ２、Ｒ５、Ｒ６）に配置された液晶セルには正極性（＋）のデータ電圧が供給されて、 第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）で第４ｊ＋１及び第４ｊ＋２水平ライン（Ｒ１、Ｒ２、Ｒ５、Ｒ６）に配置された液晶セルには負極性（−）のデータ電圧が供給される。第Ｎ＋３フレーム期間の間、第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）で第４ｊ＋３及び第４ｊ＋４水平ライン（Ｒ３、Ｒ４、Ｒ７）に配置された液晶セルには負極性（−）のデータ電圧が供給されて、第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）で第４ｊ＋３及び第４ｊ＋４水平ライン（Ｒ３、Ｒ４、Ｒ７）に配置された液晶セルには正極性（＋）のデータ電圧が供給される。第Ｎ＋３フレーム期間の間、第１液晶セル群の液晶セルと第２液晶セル群の液晶セルは水平方向と垂直方向それぞれで交互に配置される。
【０１７６】
第Ｎ＋４フレーム期間には第Ｎフレーム期間と同一な極性パターンでデータ電圧が液晶セルに供給されて、第Ｎ＋５フレーム期間には第Ｎ＋１フレーム期間と同一な極性パターンでデータ電圧が液晶セルに供給される。そして第Ｎ＋６フレーム期間には第Ｎ＋２フレーム期間と同一な極性パターンでデータ電圧が液晶セルに供給されて、第Ｎ＋７フレーム期間には第Ｎ＋３フレーム期間と同一な極性パターンでデータ電圧が液晶セルに供給される。
【０１７７】
図３３は本発明の第６実施形態に係る液晶表示装置の駆動方法を説明するための流れ図である。
【０１７８】
図３３を参照すれば、本発明の第６実施形態に係る液晶表示装置の駆動方法は入力データを分析して、その入力データがインターレースデータまたはスクロールデータのように直流化残像が現われることができるデータなのかを判断する。（Ｓ３３１、Ｓ３３２）
【０１７９】
Ｓ３３２段階で、現在入力されるデータが直流化残像が現われることができるデータであると判断されれば、本発明はフレーム期間単位で第１乃至第４極性制御信号（ＰＯＬ２ａ乃至ＰＯＬ２ｄ）を順次に発生して、２フレーム期間の間で第１液晶セル群のデータ電圧駆動周波数を第２液晶セル群のデータ電圧駆動周波数より低く制御する。また、本発明は水平出力反転信号（ＨＩＮＶ）を発生して、水平で隣り合う液晶セルに充電されるデータ電圧の極性を１フレーム期間単位で異なるように制御する。（Ｓ３３３）
【０１８０】
Ｓ３３２段階で、現在入力されるデータが直流化残像が現われないデータであると判断されれば、本発明はすべてのフレーム期間でフレーム期間ごとに極性が反転される、図１６のような基準極性制御信号（ＰＯＬ）を発生して第１及び第２液晶セル群のデータ電圧駆動周波数を同一に制御する。（Ｓ３３４）
【０１８１】
図３４は本発明の第６実施形態に係る液晶表示装置を示す。
【０１８２】
図３４を参照すれば、本発明の第６実施形態に係る液晶表示装置はシステム２６５、液晶表示パネル２６０、映像分析回路３４１、タイミングコントローラ２６１、ロジック回路３４２、データ駆動回路２６３、及びゲート駆動回路２６４を備える。この実施形態でシステム２６５、液晶表示パネル２６０、タイミングコントローラ２６１、ゲート駆動回路２６４、及びデータ駆動回路２６３は前述の第５実施形態と実質的に同一なので同一な図面符号を付けてそれに対する詳細な説明を略する。
【０１８３】
映像分析回路３４１は現在入力される映像のデジタルビデオデータに対して直流化残像が発生可能なデータなのかを判断する。映像分析回路３４１は１フレーム映像で隣り合うラインの間のデータを比べて、そのラインの間のデータが所定のしきい値以上に大きければ、現在入力されるデータをインターレースデータで判断する。また、映像分析回路３４１はフレーム単位で各ピクセルのデータを比べて、表示映像で動画像とその画像の移動速度を検出して、あらかじめ設定された速度で動画像が移動したら、その動画像が含まれたフレームデータをスクロールデータで判断する。このような映像分析の結果で、映像分析回路３４１はインターレースデータやスクロールデータを指示する選択信号（ＳＥＬ２）を発生して、その選択信号（ＳＥＬ２）を利用して図１１のようにロジック回路３４２を制御する。
【０１８４】
ロジック回路３４２は映像分析回路３４１からの選択信号（ＳＥＬ２）の第１論理値に応答して、図１１のように、第１乃至第４極性制御信号（ＰＯＬ２ａ乃至ＰＯＬ２ｄ）を順次に発生して水平出力反転信号（ＨＩＮＶ）を発生する。また、ロジック回路３４２は選択信号（ＳＥＬ２）の第２論理値に応答して、インターレースデータ、スクロールデータ以外のデータが入力される時基準極性制御信号（ＰＯＬ）をそのままデータ駆動回路２６３に伝達する。
【０１８５】
データ駆動回路３４３はタイミングコントローラ２６１の制御の下でデジタルビデオデータ（ＲＧＢｏｄｄ、ＲＧＢｅｖｅｎ）をラッチして、そのデジタルビデオデータ（ＲＧＢｏｄｄ、ＲＧＢｅｖｅｎ）をロジック回路３４２からの極性制御信号（ＰＯＬ／ＰＯＬ２ａ〜ＰＯＬ２ｄ）に応答して、アナログ正極性/負極性ガンマ補償電圧で変換して正極性/負極性アナログデータ電圧を発生して、そのデータ電圧をデータライン（Ｄ１乃至Ｄｍ）に供給する。データ駆動回路３４３はロジック回路３４２からの極性制御信号（ＰＯＬ／ＰＯＬ２ａ〜ＰＯＬ２ｄ）に応答して、図７及び図１５のような、極性パターンでデータ電圧の極性を反転させて列方向でデータ電圧の極性をシフトさせる。また、データ駆動回路３４３は、図１６のようにロジック回路３４２からの水平出力反転信号（ＨＩＮＶ）に応答して、データ電圧の極性を行方向に付いてシフトさせる。
【０１８６】
タイミングコントローラ２６１、映像分析回路３４１、及びロジック回路３４２はワンチップに集積されることができる。
【０１８７】
図３５は本発明の第７実施形態に係る液晶表示装置に供給されるデータ電圧の極性パターンとして、第Ｎ乃至第Ｎ＋３フレーム期間の間８×７個の液晶セルに供給されるデータ電圧の極性を例示した図である。
【０１８８】
第Ｎフレーム期間の間、第４ｉ（ｉは正の整数）＋１及び第４ｉ＋４垂直ライン（Ｃ１、Ｃ４、Ｃ５、Ｃ８）で奇数水平ライン（Ｒ１、Ｒ３、Ｒ５、Ｒ７）に配置された液晶セルには正極性（＋）のデータ電圧が供給されて、第４ｉ＋２及び第４ｉ＋３垂直ライン（Ｃ２、Ｃ３、Ｃ６、Ｃ７）で奇数水平ライン（Ｒ１、Ｒ３、Ｒ５、Ｒ７）に配置された液晶セルには負極性（−）のデータ電圧が供給される。第Ｎフレーム期間の間、第４ｉ＋１及び第４ｉ＋４垂直ライン（Ｃ１、Ｃ４、Ｃ５、Ｃ８）で偶数水平ライン（Ｒ２、Ｒ４、Ｒ６）に配置された液晶セルには負極性（−）のデータ電圧が供給されて、第４ｉ＋２及び第４ｉ＋３垂直ライン（Ｃ２、Ｃ３、Ｃ６、Ｃ７）から偶数水平ライン（Ｒ２、Ｒ４、Ｒ６）に形成された液晶セルには正極性（＋）のデータ電圧が供給される。第Ｎフレーム期間の間で直流化残像を防止するための制１液晶セル群は偶数垂直ラインに配置された液晶セルを含み、フリッカーを防止するための制２液晶セル群は奇数垂直ラインに配置された液晶セルを含む。
【０１８９】
第Ｎ＋１フレーム期間の間、第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）で奇数水平ライン（Ｒ１、Ｒ３、Ｒ５、Ｒ７）に配置された液晶セルには正極性（＋）のデータ電圧が供給されて、第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ６、Ｃ７）で奇数水平ライン（Ｒ１、Ｒ３、Ｒ５、Ｒ７）に配置された液晶セルには負極性（−）のデータ電圧が供給される。第Ｎ＋１フレーム期間の間、第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）で偶数水平ライン（Ｒ２、Ｒ４、Ｒ６）に配置された液晶セルには負極性（−）のデータ電圧が供給されて、第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ６、Ｃ７）で偶数水平ライン（Ｒ２、Ｒ４、Ｒ６）に配置された液晶セルには正極性（＋）のデータ電圧が供給される。第Ｎ＋１フレーム期間の間で直流化残像を防止するための制１液晶セル群は奇数垂直ラインに配置された液晶セルを含み、フリッカーを防止するための制２液晶セル群は偶数垂直ラインに配置された液晶セルを含む。
【０１９０】
第Ｎ＋２フレーム期間の間、第４ｉ＋１及び第４ｉ＋４垂直ライン（Ｃ１、Ｃ４、Ｃ５、Ｃ８）で奇数水平ライン（Ｒ１、Ｒ３、Ｒ５、Ｒ７）に配置された液晶セルには負極性（−）のデータ電圧が供給されて、第４ｉ＋２及び第４ｉ＋３垂直ライン（Ｃ２、Ｃ３、Ｃ６、Ｃ７）で奇数水平ライン（Ｒ１、Ｒ３、Ｒ５、Ｒ７）に配置された液晶セルには正極性（＋）のデータ電圧が供給される。第Ｎ＋２フレーム期間の間、第４ｉ＋１及び第４ｉ＋４垂直ライン（Ｃ１、Ｃ４、Ｃ５、Ｃ８）で偶数水平ライン（Ｒ２、Ｒ４、Ｒ６）に配置された液晶セルには正極性（＋）のデータ電圧が供給されて、第４ｉ＋２及び第４ｉ＋３垂直ライン（Ｃ２、Ｃ３、Ｃ６、Ｃ７）から偶数水平ライン（Ｒ２、Ｒ４、Ｒ６）に形成された液晶セルには負極性（−）のデータ電圧が供給される。第Ｎ＋２フレーム期間の間で直流化残像を防止するための制１液晶セル群は偶数垂直ラインに配置された液晶セルを含み、フリッカーを防止するための制２液晶セル群は奇数垂直ラインに配置された液晶セルを含む。
【０１９１】
第Ｎ＋３フレーム期間の間、第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）で奇数水平ライン（Ｒ１、Ｒ３、Ｒ５、Ｒ７）に配置された液晶セルには負極性（−）のデータ電圧が供給されて、第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ６、Ｃ７）で奇数水平ライン（Ｒ１、Ｒ３、Ｒ５、Ｒ７）に配置された液晶セルには正極性（＋）のデータ電圧が供給される。第Ｎ＋３フレーム期間の間、第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）で偶数水平ライン（Ｒ２、Ｒ４、Ｒ６）に配置された液晶セルには正極性（＋）のデータ電圧が供給されて、第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ６、Ｃ７）で偶数水平ライン（Ｒ２、Ｒ４、Ｒ６）に配置された液晶セルには負極性（−）のデータ電圧が供給される。第Ｎ＋３フレーム期間の間で直流化残像を防止するための制１液晶セル群は奇数垂直ラインに配置された液晶セルを含み、フリッカーを防止するための制２液晶セル群は偶数垂直ラインに配置された液晶セルを含む。
【０１９２】
図３６乃至図３８は本発明の第７実施形態に係る液晶表示装置を示す。
【０１９３】
図３６を参照すれば、本発明の第１実施形態に係る液晶表示装置はシステム３６５、液晶表示パネル３６０、タイミングコントローラ３６１、データ駆動回路３６３、及びゲート駆動回路３６４を備える。システム３６５はインターレースデータを貯蔵するためのラインメモリー３６６を含む。システム３６５、液晶表示パネル３６０及びゲート駆動回路３６４は前述の実施形態と実質的に同一なのでそれに対する詳細な説明を略する。
【０１９４】
タイミングコントローラ３６１は垂直/水平同期信号（Ｖｓｙｎｃ、Ｈｓｙｎｃ）、データイネーブル（Ｄａｔａ Ｅｎａｂｌｅ）、クロック信号（ＣＬＫ）などのタイミング信号の入力を受けてデータ駆動回路３６３とゲート駆動回路３６４の動作タイミングを制御するための制御信号を発生する。このような制御信号はゲートスタートパルス（Ｇａｔｅ Ｓｔａｒｔ Ｐｕｌｓｅ：ＧＳＰ）、ゲートシフトクロック信号（Ｇａｔｅ Ｓｈｉｆｔ Ｃｌｏｃｋ：ＧＳＣ）、ゲート出力イネーブル信号（Ｇａｔｅ Ｏｕｔｐｕｔ Ｅｎａｂｌｅ：ＧＯＥ）などのゲートタイミング制御信号を含む。また、制御信号はソーススタートパルス（Ｓｏｕｒｃｅ Ｓｔａｒｔ Ｐｕｌｓｅ：ＳＳＰ）、ソースサンプリングクロック（Ｓｏｕｒｃｅ Ｓａｍｐｌｉｎｇ Ｃｌｏｃｋ：ＳＳＣ）、ソース出力イネーブル信号（Ｓｏｕｒｃｅ Ｏｕｔｐｕｔ Ｅｎａｂｌｅ：ＳＯＥ）、極性制御信号（Ｐｏｌａｒｉｔｙ：ＰＯＬ２）、及び水平出力反転信号（ＨＩＮＶ）を含む。ゲートスタートパルス（ＧＳＰ）は一画面が表示される１垂直期間の内でスキャンが始まる開始水平ラインを指示する。ゲートシフトクロック信号（ＧＳＣ）はゲート駆動回路３６４内のシフトレジスターに入力されて、ゲートスタートパルス（ＧＳＰ）を順次にシフトさせるためのタイミング制御信号としてＴＦＴのオン（ＯＮ）期間に対応するパルス幅に発生される。ゲート出力イネーブル信号（ＧＯＥ）はゲート駆動回路３６４の出力を指示する。ソーススタートパルス（ＳＳＰ）はデータが表示される１水平ラインで開始画素を指示する。ソースサンプリングクロック（ＳＳＣ）はライジング（Ｒｉｓｉｎｇ）またはフォーリング（Ｆａｌｌｉｎｇ）エッジに基準してデータ駆動回路３６３内でデータのラッチ動作を指示する。ソース出力イネーブル信号（Ｓｏｕｒｃｅ Ｏｕｔｐｕｔ Ｅｎａｂｌｅ：ＳＯＥ）はデータ駆動回路３６３の出力を指示する。極性制御信号（ＰＯＬ２）は液晶表示パネル３６０の液晶セル（Ｃｌｃ）に供給されるデータ電圧の極性を指示する。この極性制御信号（ＰＯＬ２）は、図３５のように１水平期間周期に論理が反転される、又は図４２のように２水平期間周期に論理が反転される。水平出力反転信号（ＨＩＮＶ）はデータ駆動回路３６３の一部出力を反転させて、フレーム期間単位でデータ電圧の水平極性パターンをシフトさせるための制御信号である。
【０１９５】
また、タイミングコントローラ３６１はデジタルビデオデータの伝送周波数を低めるために、入力デジタルビデオデータ（ＲＧＢ）を奇数画素データ（ＲＧＢｏｄｄ）と偶数画素データ（ＲＧＢｅｖｅｎ）に分離して、そのデータ（ＲＧＢｏｄｄ、ＲＧＢｅｖｅｎ）を６個のデータバスを通じてデータ駆動回路３６３に供給する。
【０１９６】
データ駆動回路３６３はタイミングコントローラ３６１の制御の下でデジタルビデオデータ（ＲＧＢｏｄｄ、ＲＧＢｅｖｅｎ）をラッチして、そのデジタルビデオデータをアナログ正極性/負極性ガンマ補償電圧で変換して極性制御信号（ＰＯＬ２）と水平出力反転信号（ＨＩＮＶ）によって選択された極性のデータ電圧をデータライン（Ｄ１乃至Ｄｍ）に供給する。データ駆動回路３６３は極性制御信号（ＰＯＬ２）に応答して、垂直方向に沿って配置された液晶セルに供給されるデータ電圧の極性を選択する。また、データ駆動回路３６３は水平出力反転信号（ＨＩＮＶ）によって水平方向に沿って配置された液晶セルに供給されるデータ電圧の極性を選択する。第Ｎ及び第Ｎ＋２フレーム期間の間、水平出力反転信号（ＨＩＮＤ）はハイ論理Ｈに発生されて、この水平出力反転信号に応答してデータ駆動回路３６３は図３５のように水平方向に沿って配置される四つの液晶セルに供給されるデータ電圧の極性を“＋ − − ＋”または“− ＋ ＋ −”で選択する。第Ｎ＋１及び第Ｎ＋３フレーム期間の間、水平出力反転信号（ＨＩＮＶ）はロー論理（Ｌ）に発生されて、この水平出力反転信号に応答してデータ駆動回路３６３は、図３５のように、行方向に付いて配置される四つの液晶セルに供給されるデータ電圧の極性を“＋ ＋ − −”または“− − ＋ ＋”で選択する。
【０１９７】
図３７及び図３８はデータ駆動回路３６３を詳しく示す回路図である。
【０１９８】
図３７及び図３８を参照すれば、データ駆動回路３６３はそれぞれｋ（ｋはｍより小さな整数）個のデータライン（Ｄ乃至Ｄｋ）を駆動する複数の集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、ＩＣ）を含み、集積回路それぞれはシフトレジスター３７１、データレジスター３７２、第１ラッチ３７３、第２ラッチ３７４、ＤＡＣ３７５、チャージシェア回路３７６及び出力回路３７７を含む。
【０１９９】
シフトレジスター３７１はタイミングコントローラ３６１からのソーススタートパルス（ＳＳＰ）をソースサンプリングクロック（ＳＳＣ）によってシフトさせてサンプリング信号を発生するようになる。また、シフトレジスター３７１はソーススタートパルス（ＳＳＰ）をシフトさせて、次の段集積回路のシフトレジスター３７１にキャリー信号（ＣＡＲ）を伝達するようになる。データレジスター３７２はタイミングコントローラ３６１によって分離した奇数デジタルビデオデータ（ＲＧＢｏｄｄ）と偶数デジタルビデオデータ（ＲＧＢｅｖｅｎ）を一時貯蔵して、貯蔵されたデータ（ＲＧＢｏｄｄ、ＲＧＢｅｖｅｎ）を第１ラッチ３７３に供給する。第１ラッチ３７３はシフトレジスター３７１から順次に入力されるサンプリング信号に応答して、データレジスター３７２からのデジタルビデオデータ（ＲＧＢｅｖｅｎ、ＲＧＢｏｄｄ）をサンプリングして、そのデータ（ＲＧＢｅｖｅｎ、ＲＧＢｏｄｄ）をラッチした後、ラッチされたデータを同時に出力する。第２ラッチ３７４は第１ラッチ３７３から入力されるデータをラッチした後、ソース出力イネーブル信号（ＳＯＥ）のロー論理期間の間、他の集積回路の第２ラッチ３７４と同時にラッチされたデータを出力する。
【０２００】
ＤＡＣ３７５は図３８のように正極性ガンマ基準電圧（ＧＨ）が供給されるＰ−デコーダー（ＰＤＥＣ）３８１、負極性ガンマ基準電圧（ＧＬ）が供給されるＮ−デコーダー（ＮＤＥＣ）３８２、極性制御信号（ＰＯＬ２）に応答して、Ｐ−デコーダー３８１の出力とＮ−デコーダー３８２の出力を選択するマルチフレクサー（３８３ａ乃至３８３ｄ）、水平出力反転信号（ＨＩＮＶ）に応答して、マルチフレクサー（３８３ａ乃至３８３ｄ）の制御端子に供給される選択制御信号の論理を反転させる水平出力反転回路（３８４ａ、３８４ｂ）を含む。Ｐ−デコーダー３８１は第２ラッチ３７４から入力されるデジタルビデオデータをデコードして、そのデータの階調値にあたる正極性ガンマ補償電圧を出力して、Ｎ−デコーダー３８２は第２ラッチ３７４から入力されるデジタルビデオデータをデコードしてそのデータの階調値にあたる負極性ガンマ補償電圧を出力する。
【０２０１】
マルチフレクサー（３８３ａ乃至３８３ｄ）は第４ｉ＋１データライン（Ｄ１、Ｄ５、Ｄ９．．．Ｄｍ−３）に接続された出力チャンネルにデータ電圧を出力する第４ｉ＋１マルチフレクサー３８３ａ、第４ｉ＋２データライン（Ｄ２、Ｄ６、Ｄ１０．．．Ｄｍ−２）に接続された出力チャンネルにデータ電圧を出力する第４ｉ＋２マルチフレクサー３８３ｂ、第４ｉ＋３データライン（Ｄ３、Ｄ７、Ｄ１１．．．Ｄｍ−１）に接続された出力チャンネルにデータ電圧を出力する第４ｉ＋３マルチフレクサー３８３ｃ、及び第４ｉ＋４データライン（Ｄ４、Ｄ８、Ｄ１２．．．Ｄｍ）に接続された出力チャンネルにデータ電圧を出力する第４ｉ＋４マルチフレクサー３８３ｄを備える。第４ｉ＋１マルチフレクサー３８３ａは極性制御信号（ＰＯＬ２）の非反転論理値に応答して、正極性データ電圧と負極性データ電圧の内何れかの一つを選択する。第４ｉ＋２マルチフレクサー３８３ｂは第１水平出力反転回路３８４ａによって選択的に論理値が反転される極性制御信号（ＰＯＬ２）の反転論理値に応答して、正極性データ電圧と負極性データ電圧の内何れかの一つを選択する。第４ｉ＋３マルチフレクサー３８３ｃは極性制御信号（ＰＯＬ２）の反転論理値に応答して、正極性データ電圧と負極性データ電圧の内何れかの一つを選択する。 第４ｉ＋４マルチフレクサー３８３ｄは第２水平出力反転回路３８４ｂによって選択的に論理値が反転される極性制御信号（ＰＯＬ２）の非反転論理値に応答して、正極性データ電圧と負極性データ電圧の内何れかの一つを選択する。
【０２０２】
水平出力反転回路（３８４ａ、３８４ｂ）は第４ｉ＋２マルチフレクサー３８３ｂの反転制御端子に供給される極性制御信号（ＰＯＬ２）を選択的に反転させる第１水平出力反転回路３８４ａと、第４ｉ＋４マルチフレクサー３８３ｄの非反転制御端子に供給される極性制御信号（ＰＯＬ２）を選択的に反転させる第２水平出力反転回路３８４ｂを備える。
【０２０３】
第１水平出力反転回路３８４ａは極性制御信号（ＰＯＬ２）が並列に供給される第１及び第２スイッチ素子（Ｓ１、Ｓ２）と、第２スイッチ素子（Ｓ２）と第４ｉ＋２マルチフレクサー３８３ｂの反転制御端子の間に接続された第１インバーター３８５ａを含む。この第１水平出力反転回路３８４ａはハイ論理Ｈの水平出力反転信号（ＨＩＮＶ）に応答して、第Ｎ及び第Ｎ＋２フレーム期間の間で第４ｉ＋２マルチフレクサー３８３ｂの反転制御端子に供給される極性制御信号（ＰＯＬ２）の論理をそのまま維持させる一方、第Ｎ＋１及び第Ｎ＋３フレーム期間の間第４ｉ＋２マルチフレクサー３８３ｂの反転制御端子に供給される極性制御信号（ＰＯＬ２）の論理を反転させる。
【０２０４】
第２水平出力反転回路３８４ｂは極性制御信号（ＰＯＬ２）が並列に供給される第３及び第４スイッチ素子（Ｓ３、Ｓ４）と、第４スイッチ素子（Ｓ４）と第４ｉ＋４マルチフレクサー３８３ｄの非反転制御端子の間に接続された第２インバーター３８５ｂを含む。第３スイッチ素子Ｓ３は水平出力反転信号（ＨＩＮＶ）のハイ論理Ｈに応答して、ターン-オンされて極性制御信号（ＰＯＬ２）を第４ｉ＋４マルチフレクサー３８３ｄの非反転制御端子に供給する。第４スイッチ素子（Ｓ４）は水平出力反転信号（ＨＩＮＶ）のロー論理（Ｌ）に応答して、ターン-オンされて極性制御信号（ＰＯＬ２）を第２インバーター３８５ｂに供給して第４ｉ＋４マルチフレクサー３８３ｄの非反転制御端子に反転された極性制御信号（ＰＯＬ２）が供給されるようにする。したがって、 第２水平出力反転回路３８４ｂはハイ論理Ｈの水平出力反転信号（ＨＩＮＶ）に応答して、第Ｎ及び第Ｎ＋２フレーム期間の間で第４ｉ＋４マルチフレクサー３８３ｄの非反転制御端子に供給される極性制御信号（ＰＯＬ２）の論理をそのまま維持させる一方、ロー論理（Ｌ）の水平出力反転信号（ＨＩＮＶ）に応答して、第Ｎ＋１及び第Ｎ＋３フレーム期間の間で第４ｉ＋４マルチフレクサー３８３ｄの反転制御端子に供給される極性制御信号（ＰＯＬ２）の論理を反転させる。
【０２０５】
図３９は図３８の回路を制御するための極性制御信号（ＰＯＬ２）と水平出力反転信号（ＨＩＮＶ）を示す波形図である。
【０２０６】
図３５及び図３８を参照すれば、極性制御信号（ＰＯＬ２）は１水平期間単位で論理が反転されて、水平出力反転信号（ＨＩＮＶ）は１フレーム期間単位で論理が反転される。したがって、図３５のように液晶セルは列方向で垂直１ドットインバージョン方式（Ｖ１ｄｏｔ）に駆動されて、行方向で水平２ドットインバージョン方式（Ｈ２ｄｏｔ）に駆動される。ここで、水平出力転換信号によってデータ電圧の極性は１フレームごとに行方向にシフトされる。
【０２０７】
図４０は本発明の第８実施形態に係る液晶表示装置の駆動方法を説明するための流れ図である。
【０２０８】
図４０を参照すれば、本発明の第８実施形態に係る液晶表示装置の駆動方法は入力データを分析して、その入力データがインターレースデータまたはスクロールデータのように直流化残像が現われることができるデータなのかを判断する。（Ｓ４０１、Ｓ４０２）
【０２０９】
Ｓ４０２段階で、現在入力されるデータが直流化残像が現われることができるデータであると判断されれば、本発明は水平出力反転信号（ＨＩＮＶ）をイネーブルさせる。（Ｓ４０３）
【０２１０】
Ｓ４０２段階で、現在入力されるデータが直流化残像が現われないデータであると判断されれば、本発明は毎フレーム期間ごとにすべての液晶セルに充電されるデータ電圧の極性を反転させるために水平出力反転信号（ＨＩＮＶ）をディセーブルさせる。（Ｓ４０４）
【０２１１】
図４１は本発明の第８実施形態に係る液晶表示装置を示す。
【０２１２】
図４１を参照すれば、本発明の第８実施形態に係る液晶表示装置はシステム３６５、液晶表示パネル３６０、映像分析回路４１２、タイミングコントローラ４１１、データ駆動回路３６３、及びゲート駆動回路３６４を備える。この実施形態でシステム３６５、液晶表示パネル３６０、データ駆動回路３６３、及びゲート駆動回路３６４は前述の図３６の実施形態と実質的に同一なので同一な図面符号を付けてそれに対する詳細な説明を略する。
【０２１３】
映像分析回路４１２は現在入力される映像のデジタルビデオデータに対して直流化残像が発生可能なデータなのかを判断する。映像分析回路４１２は１フレーム映像で隣り合うラインの間のデータを比べて、そのラインの間のデータが所定のしきい値以上に大きければ、現在入力されるデータをインターレースデータで判断する。また、映像分析回路４１２はフレーム単位で各ピクセルのデータを比べて、表示映像で動画像とその画像の移動速度を検出して、あらかじめ設定された速度で動画像が移動したら、その動画像が含まれたフレームデータをスクロールデータで判断する。このような映像分析の結果で、映像分析回路４１２はインターレースデータやスクロールデータを指示する信号をタイミングコントローラ４１１に供給する。
【０２１４】
タイミングコントローラ４１１は垂直/水平同期信号（Ｖｓｙｎｃ、Ｈｓｙｎｃ）、データイネーブル（Ｄａｔａ Ｅｎａｂｌｅ）、クロック信号（ＣＬＫ）などのタイミング信号を入力受けて、データ駆動回路３６３とゲート駆動回路３６４の動作タイミングを制御するための制御信号を発生する。データタイミング制御信号の内で、極性制御信号（ＰＯＬ２）は液晶表示パネル３６０の液晶セル（Ｃｌｃ）に供給されるデータ電圧の極性を指示する。この極性制御信号（ＰＯＬ２）は図３５のように１水平期間周期に論理が反転される。水平出力反転信号（ＨＩＮＶ）は映像分析回路４１２の分析結果、現在直流化残像が現われることができるデータが入力される時、タイミングコントローラ４１１から発生されて図３５、図３８及び図３９のように水平方向で隣り合う２個のデータラインに供給されるデータ電圧の内何れかの一つの極性を反転させて、１フレーム期間単位でデータ電圧の極性を水平方向で１ドットずつシフトさせる。
【０２１５】
データ駆動回路３６３はタイミングコントローラ４１１の制御の下でデジタルビデオデータ（ＲＧＢｏｄｄ、ＲＧＢｅｖｅｎ）をラッチして、そのデジタルビデオデータをアナログ正極性/負極性ガンマ補償電圧で変換する。直流化残像が現われることができるデータが入力される時、データ駆動回路３６３は極性制御信号（ＰＯＬ２）と水平出力反転信号（ＨＩＮＶ）によって、図３５のように、水平２ドット及び垂直１ドットインバージョン方式で極性が変わるデータ電圧をデータライン（Ｄ１乃至Ｄｍ）に供給する。直流化残像が現われないデータが入力される時データ駆動回路３６３は極性制御信号（ＰＯＬ２）だけでデータ電圧の極性を決める。
【０２１６】
図４２は本発明の第７及び第８実施形態に係る液晶表示装置に供給されるデータ電圧の他の極性パターンとして第Ｎ乃至第Ｎ＋３フレーム期間の間８×７個の液晶セルに供給されるデータ電圧の極性を例示した図である。
【０２１７】
図４２を参照すれば、第Ｎフレーム期間の間、第４ｉ＋１及び第４ｉ＋４垂直ライン（Ｃ１、Ｃ４、Ｃ５、Ｃ８）で第４ｊ（ｊは０以上の整数）＋１及び第４ｊ＋２水平ライン（Ｒ１、Ｒ２、Ｒ５、Ｒ６）に配置された液晶セルには正極性（＋）のデータ電圧が供給されて、第４ｉ＋２及び第４ｉ＋３垂直ライン（Ｃ２、Ｃ３、Ｃ６、Ｃ７）で第４ｊ＋１及び第４ｊ＋２水平ライン（Ｒ１、Ｒ２、Ｒ５、Ｒ６）に配置された液晶セルには負極性（−）のデータ電圧が供給される。第Ｎフレーム期間の間、第４ｉ＋１及び第４ｉ＋４垂直ライン（Ｃ１、Ｃ４、Ｃ５、Ｃ８）で第４ｊ＋３及び第４ｊ＋４水平ライン（Ｒ３、Ｒ４、Ｒ７）に配置された液晶セルには負極性（−）のデータ電圧が供給されて、第４ｉ＋２及び第４ｉ＋３垂直ライン（Ｃ２、Ｃ３、Ｃ６、Ｃ７）で第４ｊ＋３及び第４ｊ＋４水平ライン（Ｒ３、Ｒ４、Ｒ７）に配置された液晶セルには正極性（＋）のデータ電圧が供給される。第Ｎフレーム期間の間で直流化残像を防止するための制１液晶セル群は偶数垂直ラインに配置された液晶セルを含み、フリッカーを防止するための制２液晶セル群は奇数垂直ラインに配置された液晶セルを含む。
【０２１８】
第Ｎ＋１フレーム期間の間、第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）で第４ｊ＋１及び第４ｊ＋２水平ライン（Ｒ１、Ｒ２、Ｒ５、Ｒ６）に配置された液晶セルには正極性（＋）のデータ電圧が供給されて、第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ６、Ｃ７）で第４ｊ＋１及び第４ｊ＋２水平ライン（Ｒ１、Ｒ２、Ｒ５、Ｒ６）に配置された液晶セルには負極性（−）のデータ電圧が供給される。第Ｎ＋１フレーム期間の間、第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）で第４ｊ＋３及び第４ｊ＋４水平ライン（Ｒ３、Ｒ４、Ｒ７）に配置された液晶セルには負極性（−）のデータ電圧が供給されて、第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ６、Ｃ７）で第４ｊ＋３及び第４ｊ＋４水平ライン（Ｒ３、Ｒ４、Ｒ７）に配置された液晶セルには正極性（＋）のデータ電圧が供給される。第Ｎ＋１フレーム期間の間で直流化残像を防止するための制１液晶セル群は奇数垂直ラインに配置された液晶セルを含み、フリッカーを防止するための制２液晶セル群は偶数垂直ラインに配置された液晶セルを含む。
【０２１９】
第Ｎ＋２フレーム期間の間、第４ｉ＋１及び第４ｉ＋４垂直ライン（Ｃ１、Ｃ４、Ｃ５、Ｃ８）で第４ｊ＋１及び第４ｊ＋２水平ライン（Ｒ１、Ｒ２、Ｒ５、Ｒ６）に配置された液晶セルには負極性（−）のデータ電圧が供給されて、第４ｉ＋２及び第４ｉ＋３垂直ライン（Ｃ２、Ｃ３、Ｃ６、Ｃ７）で第４ｊ＋１及び第４ｊ＋２水平ライン（Ｒ１、Ｒ２、Ｒ５、Ｒ６）に配置された液晶セルには正極性（＋）のデータ電圧が供給される。第Ｎ＋２フレーム期間の間、第４ｉ＋１及び第４ｉ＋４垂直ライン（Ｃ１、Ｃ４、Ｃ５、Ｃ８）で第４ｊ＋３及び第４ｊ＋４水平ライン（Ｒ３、Ｒ４、Ｒ７）に配置された液晶セルには正極性（＋）のデータ電圧が供給されて、第４ｉ＋２及び第４ｉ＋３垂直ライン（Ｃ２、Ｃ３、Ｃ６、Ｃ７）で第４ｊ＋３及び第４ｊ＋４水平ライン（Ｒ３、Ｒ４、Ｒ７）に配置された液晶セルには負極性（−）のデータ電圧が供給される。第Ｎ＋２フレーム期間の間で直流化残像を防止するための制１液晶セル群は偶数垂直ラインに配置された液晶セルを含み、フリッカーを防止するための制２液晶セル群は奇数垂直ラインに配置された液晶セルを含む。
【０２２０】
第Ｎ＋３フレーム期間の間、第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）で第４ｊ＋１及び第４ｊ＋２水平ライン（Ｒ１、Ｒ２、Ｒ５、Ｒ６）に配置された液晶セルには負極性（−）のデータ電圧が供給されて、第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ６、Ｃ７）で第４ｊ＋１及び第４ｊ＋２水平ライン（Ｒ１、Ｒ２、Ｒ５、Ｒ６）に配置された液晶セルには正極性（＋）のデータ電圧が供給される。第Ｎ＋３フレーム期間の間、第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）で第４ｊ＋３及び第４ｊ＋４水平ライン（Ｒ３、Ｒ４、Ｒ７）に配置された液晶セルには正極性（＋）のデータ電圧が供給されて、第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ６、Ｃ７）で第４ｊ＋３及び第４ｊ＋４水平ライン（Ｒ３、Ｒ４、Ｒ７）に配置された液晶セルには負極性（−）のデータ電圧が供給される。第Ｎ＋３フレーム期間の間で直流化残像を防止するための制１液晶セル群は奇数垂直ラインに配置された液晶セルを含み、フリッカーを防止するための制２液晶セル群は偶数垂直ラインに配置された液晶セルを含む。
【０２２１】
図４２のデータ電圧は２水平期間単位で論理が反転される極性制御信号（ＰＯＬ２）と１フレーム期間単位で極性が反転される水平出力反転信号（ＨＩＮＶ）によって極性が制御される。
【０２２２】
前述したように、本発明の実施形態に係る液晶表示装置とその駆動方法は２フレーム期間内で液晶表示パネルの第１液晶セル群に供給されるデータ電圧の駆動周波数を低く制御して直流化残像を予防して、第２液晶セル群に供給されるデータ電圧の駆動周波数を高く制御してフリッカーを予防して表示品質を高めるのみならず、非規則化極性パターンのフレームを周期的に挿入して第１及び第２液晶セル群の位置の規則性を低めて規則的な輝度変化を最小化する。
【０２２３】
図４３Ａ乃至図４５Ｂは本発明の第９実施形態に係る液晶表示装置に適用可能な多様なデータ電圧の極性パターンを示す図面である。
【０２２４】
図４３Ａ及び図４３Ｂを参照すれば、第４ｉ＋１（ｉは０以上の整数）フレーム期間の間、第１液晶セル群は第４ｉ＋２及び第４ｉ＋３水平ライン（Ｌ２、Ｌ３、Ｌ６、Ｌ７）で第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）に配置された液晶セル（Ｃｌｃ）を含み、第４ｉ＋１ 及び第４ｉ＋４水平ライン（Ｌ１、Ｌ４、Ｌ５）で第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）に配置された液晶セル（Ｃｌｃ）を含む。第２液晶セル群は垂直及び水平方向で第１液晶セル群を間に置いて配置されて、第４ｉ＋２及び第４ｉ＋３水平ライン（Ｌ２、Ｌ３、Ｌ６、Ｌ７）で第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）に配置された液晶セル（Ｃｌｃ）を含み、第４ｉ＋１及び第４ｉ＋４水平ライン（Ｌ１、Ｌ４、Ｌ５）で第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）に配置された液晶セル（Ｃｌｃ）を含む。第１及び第２液晶セル群それぞれは垂直及び水平方向で隣り合う２×２液晶セル単位に配置される。このような２×２液晶セル内で隣り合う液晶セルの極性は相反する。そして第１液晶セル群の液晶セルとそれと隣り合う第２液晶セル群の液晶セルは同一な極性のデータ電圧を充電する。このために、第４ｉ＋１フレーム期間の間で発生される第１極性制御信号（ＰＯＬａ）は２水平同期信号に対応する２水平期間単位で極性が反転される。データ駆動回路は第４ｉ＋１フレーム期間の間で水平で隣り合う２個の液晶セルに同一な極性のデータ電圧を供給するために、第１極性制御信号（ＰＯＬａ）に応答して、隣り合う二つの出力チャンネルを通じて同一な極性のデータ電圧を出力して二つの出力チャンネル単位でデータ電圧の極性を反転させる。また、データ駆動回路は第４ｉ＋１フレーム期間の間、２水平期間単位でデータ電圧の極性を反転させるために、第１極性制御信号（ＰＯＬａ）に応答して２水平期間単位でデータ電圧の極性を反転させる。第４ｉ＋１フレーム期間の間、第１及び第２液晶セル群は水平２ドットインバージョン（Ｈ２Ｄ）及び垂直２ドットインバージョン（Ｖ２Ｄ）方式に駆動される。
【０２２５】
第４ｉ＋２フレーム期間の間、第１液晶セル群は第４ｉ＋２及び第４ｉ＋３水平ライン（Ｌ２、Ｌ３、Ｌ６、Ｌ７）で第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）に配置された液晶セル（Ｃｌｃ）を含み、第４ｉ＋１及び第４ｉ＋４水平ライン（Ｌ１、Ｌ４、Ｌ５）で第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）に配置された液晶セル（Ｃｌｃ）を含む。第２液晶セル群は垂直及び水平方向で第１液晶セル群を間に置いて配置される。第２液晶セル群は第４ｉ＋２及び第４ｉ＋３水平ライン（Ｌ２、Ｌ３、Ｌ６、Ｌ７）で第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）に配置された液晶セル（Ｃｌｃ）を含み、第４ｉ＋１及び第４ｉ＋４水平ライン（Ｌ１、Ｌ４、Ｌ５）で第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）に配置された液晶セル（Ｃｌｃ）を含む。第１及び第２液晶セル群それぞれは垂直及び水平方向で隣り合う２×２液晶セル単位に配置される。このような２×２液晶セル内で隣り合う液晶セルの極性は相反する。そして第１液晶セル群の液晶セルとそれと隣り合う第２液晶セル群の液晶セルはお互いに異なる極性のデータ電圧を充電する。このために、第４ｉ＋２フレーム期間の間で発生される第２極性制御信号（ＰＯＬｂ）は１水平期間単位で極性が反転される。データ駆動回路は第４ｉ＋２フレーム期間の間、垂直及び水平方向それぞれで１個の液晶セル単位でデータ電圧の極性を反転させるために、第２極性制御信号（ＰＯＬｂ）に応答して隣り合う出力チャンネルでお互いに極性が異なるデータ電圧を出力して１水平期間単位でデータ電圧の極性を反転させる。第４ｉ＋２フレーム期間の間、第１及び第２液晶セル群は水平１ドットインバージョン（Ｈ１Ｄ）及び垂直１ドットインバージョン（Ｖ１Ｄ）方式に駆動される。
【０２２６】
第４ｉ＋３フレーム期間の間、第１液晶セル群は第４ｉ＋２及び第４ｉ＋３水平ライン（Ｌ２、Ｌ３、Ｌ６、Ｌ７）で第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）に配置された液晶セル（Ｃｌｃ）を含み、第４ｉ＋１及び第４ｉ＋４水平ライン（Ｌ１、Ｌ４、Ｌ５）で第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）に配置された液晶セル（Ｃｌｃ）を含む。第２液晶セル群は垂直及び水平方向で第１液晶セル群を間に置いて配置される。第２液晶セル群は第４ｉ＋２及び第４ｉ＋３水平ライン（Ｌ２、Ｌ３、Ｌ６、Ｌ７）で第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）に配置された液晶セル（Ｃｌｃ）を含み、第４ｉ＋１及び第４ｉ＋４水平ライン（Ｌ１、Ｌ４、Ｌ５）で第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）に配置された液晶セル（Ｃｌｃ）を含む。第１及び第２液晶セル群それぞれは垂直及び水平方向で隣り合う２×２液晶セル単位に配置される。２×２液晶セル内で隣り合う液晶セルの極性は相反する。第１液晶セル群の液晶セルとそれと隣り合う第２液晶セル群の液晶セルは同一な極性のデータ電圧を充電する。第４ｉ＋３フレーム期間の間で第１及び第２液晶セル群の液晶セルそれぞれに供給されるデータ電圧の極性は、第４ｉ＋１フレーム期間の間で発生されるデータ電圧の極性と相反する。このために、第４ｉ＋３フレーム期間の間で発生される第３極性制御信号（ＰＯＬｃ）は２水平期間単位で極性が反転されて、第１極性制御信号（ＰＯＬａ）に対して位相が反転される。データ駆動回路は第４ｉ＋３フレーム期間の間、水平で隣り合う２個の液晶セルに同一な極性のデータ電圧を供給するために、第３極性制御信号（ＰＯＬｃ）に応答して隣り合う二つの出力チャンネルを通じて同一な極性のデータ電圧を出力して二つの出力チャンネル単位でデータ電圧の極性を反転させる。また、データ駆動回路は第４ｉ＋３フレーム期間の間、２水平期間単位でデータ電圧の極性を反転させるために、第３極性制御信号（ＰＯＬｃ）に応答して２水平期間単位でデータ電圧の極性を反転させる。 第４ｉ＋３フレーム期間の間、第１及び第２液晶セル群は水平２ドットインバージョン（Ｈ２Ｄ）及び垂直２ドットインバージョン（Ｖ２Ｄ）方式に駆動される。
【０２２７】
第４ｉ＋４フレーム期間の間、第１液晶セル群は第４ｉ＋２及び第４ｉ＋３水平ライン（Ｌ２、Ｌ３、Ｌ６、Ｌ７）で第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）に配置された液晶セル（Ｃｌｃ）を含み、第４ｉ＋１及び第４ｉ＋４水平ライン（Ｌ１、Ｌ４、Ｌ５）で第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）に配置された液晶セル（Ｃｌｃ）を含む。第２液晶セル群は垂直及び水平方向で第１液晶セル群を間に置いて配置される。第２液晶セル群は第４ｉ＋２及び第４ｉ＋３水平ライン（Ｌ２、Ｌ３、Ｌ６、Ｌ７）で第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）に配置された液晶セル（Ｃｌｃ）を含み、第４ｉ＋１及び第４ｉ＋４水平ライン（Ｌ１、Ｌ４、Ｌ５）で第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）に配置された液晶セル（Ｃｌｃ）を含む。第１及び第２液晶セル群それぞれは垂直及び水平方向で隣り合う２×２液晶セル単位に配置される。２×２液晶セル内で隣り合う液晶セルの極性は相反する。第１液晶セル群の液晶セルとそれと隣り合う第２液晶セル群の液晶セルはお互いに異なる極性のデータ電圧を充電する。第４ｉ＋４フレーム期間の間で第１及び第２液晶セル群の液晶セルそれぞれに供給されるデータ電圧の極性は、第４ｉ＋２フレーム期間の間で発生されるデータ電圧の極性と相反する。このために、第４ｉ＋４フレーム期間の間で発生される第４極性制御信号（ＰＯＬｄ）は１水平期間単位で極性が反転されて、第２極性制御信号（ＰＯＬｂ）に対して位相が反転される。データ駆動回路は第４ｉ＋４フレーム期間の間、垂直及び水平方向それぞれで１個の液晶セル単位でデータ電圧の極性を反転させるために、第４極性制御信号（ＰＯＬｄ）に応答して隣り合う出力チャンネルでお互いに極性が異なるデータ電圧を出力して１水平期間単位でデータ電圧の極性を反転させる。第４ｉ＋４フレーム期間の間、第１及び第２液晶セル群は水平１ドットインバージョン（Ｈ１Ｄ）及び垂直１ドットインバージョン（Ｖ１Ｄ）方式に駆動される。
【０２２８】
図４４Ａ及び図４４Ｂを参照すれば、第４ｉ＋１フレーム期間の間、第１液晶セル群は第４ｉ＋２及び第４ｉ＋３水平ライン（Ｌ２、Ｌ３、Ｌ６、Ｌ７）で第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）に配置された液晶セル（Ｃｌｃ）を含み、第４ｉ＋１及び第４ｉ＋４水平ライン（Ｌ１、Ｌ４、Ｌ５）で第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）に配置された液晶セル（Ｃｌｃ）を含む。第２液晶セル群は垂直及び水平方向で第１液晶セル群を間に置いて配置される。第２液晶セル群は第４ｉ＋２及び第４ｉ＋３水平ライン（Ｌ２、Ｌ３、Ｌ６、Ｌ７）で第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）に配置された液晶セル（Ｃｌｃ）を含み、第４ｉ＋１及び第４ｉ＋４水平ライン（Ｌ１、Ｌ４、Ｌ５）で第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）に配置された液晶セル（Ｃｌｃ）を含む。第１及び第２液晶セル群それぞれは垂直及び水平方向で隣り合う２×２液晶セル単位に配置される。２×２液晶セル内で隣り合う液晶セルの極性は相反する。第１液晶セル群の液晶セルとそれと隣り合う第２液晶セル群の液晶セルはお互いに異なる極性のデータ電圧を充電する。このために、第４ｉ＋１フレーム期間の間で発生される第１極性制御信号（ＰＯＬａ）は１水平期間単位で極性が反転される。データ駆動回路は第４ｉ＋１フレーム期間の間、垂直及び水平方向それぞれで１個の液晶セル単位でデータ電圧の極性を反転させるために、第１極性制御信号（ＰＯＬａ）に応答して隣り合う出力チャンネルでお互いに極性が異なるデータ電圧を出力して１水平期間単位でデータ電圧の極性を反転させる。第４ｉ＋１フレーム期間の間、第１及び第２液晶セル群は水平１ドットインバージョン（Ｈ１Ｄ）及び垂直１ドットインバージョン（Ｖ１Ｄ）方式に駆動される。
【０２２９】
第４ｉ＋２フレーム期間の間、第１液晶セル群は第４ｉ＋２及び第４ｉ＋３水平ライン（Ｌ２、Ｌ３、Ｌ６、Ｌ７）で第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）に配置された液晶セル（Ｃｌｃ）を含み、第４ｉ＋１及び第４ｉ＋４水平ライン（Ｌ１、Ｌ４、Ｌ５）で第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）に配置された液晶セル（Ｃｌｃ）を含む。第２液晶セル群は垂直及び水平方向で第１液晶セル群を間に置いて配置される。第２液晶セル群は第４ｉ＋２及び第４ｉ＋３水平ライン（Ｌ２、Ｌ３、Ｌ６、Ｌ７）で第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）に配置された液晶セル（Ｃｌｃ）を含み、第４ｉ＋１及び第４ｉ＋４水平ライン（Ｌ１、Ｌ４、Ｌ５）で第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）に配置された液晶セル（Ｃｌｃ）を含む。第１及び第２液晶セル群それぞれは垂直及び水平方向で隣り合う２×２液晶セル単位に配置される。このような２×２液晶セル内で隣り合う液晶セルの極性は相反する。そして第１液晶セル群の液晶セルとそれと隣り合う第２液晶セル群の液晶セルは同一な極性のデータ電圧を充電する。このために、第４ｉ＋２フレーム期間の間で発生される第２極性制御信号（ＰＯＬｂ）は２水平期間単位で極性が反転される。データ駆動回路は第４ｉ＋２フレーム期間の間で水平で隣り合う２個の液晶セルに同一な極性のデータ電圧を供給するために、第２極性制御信号（ＰＯＬｂ）に応答して隣り合う二つの出力チャンネルを通じて同一な極性のデータ電圧を出力して、二つの出力チャンネル単位でデータ電圧の極性を反転させる。また、データ駆動回路は第４ｉ＋２フレーム期間の間、２水平期間単位でデータ電圧の極性を反転させるために、第２極性制御信号（ＰＯＬｂ）に応答して２水平期間単位でデータ電圧の極性を反転させる。第４ｉ＋２フレーム期間の間、第１及び第２液晶セル群は水平２ドットインバージョン（Ｈ２Ｄ）及び垂直２ドットインバージョン（Ｖ２Ｄ）方式に駆動される。
【０２３０】
第４ｉ＋３フレーム期間の間、第１液晶セル群は第４ｉ＋２及び第４ｉ＋３水平ライン（Ｌ２、Ｌ３、Ｌ６、Ｌ７）で第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）に配置された液晶セル（Ｃｌｃ）を含み、第４ｉ＋１及び第４ｉ＋４水平ライン（Ｌ１、Ｌ４、Ｌ５）で第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）に配置された液晶セル（Ｃｌｃ）を含む。第２液晶セル群は垂直及び水平方向で第１液晶セル群を間に置いて配置される。第２液晶セル群は第４ｉ＋２及び第４ｉ＋３水平ライン（Ｌ２、Ｌ３、Ｌ６、Ｌ７）で第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）に配置された液晶セル（Ｃｌｃ）を含み、第４ｉ＋１及び第４ｉ＋４水平ライン（Ｌ１、Ｌ４、Ｌ５）で第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）に配置された液晶セル（Ｃｌｃ）を含む。第１及び第２液晶セル群それぞれは垂直及び水平方向で隣り合う２×２液晶セル単位に配置される。このような２×２液晶セル内で隣り合う液晶セルの極性は相反する。そして第１液晶セル群の液晶セルとそれと隣り合う第２液晶セル群の液晶セルはお互いに異なる極性のデータ電圧を充電する。第４ｉ＋３フレーム期間の間で第１及び第２液晶セル群の液晶セルそれぞれに供給されるデータ電圧の極性は、第４ｉ＋１フレーム期間の間で発生されるデータ電圧の極性と相反する。このために、第４ｉ＋３フレーム期間の間で発生される第３極性制御信号（ＰＯＬｃ）は１水平期間単位で極性が反転されて、第１極性制御信号（ＰＯＬａ）に対して反転された論理に発生される。データ駆動回路は第４ｉ＋３フレーム期間の間垂直及び水平方向それぞれで１個の液晶セル単位でデータ電圧の極性を反転させるために、第３極性制御信号（ＰＯＬｃ）に応答して隣り合う出力チャンネルでお互いに極性が異なるデータ電圧を出力して、１水平期間単位でデータ電圧の極性を反転させる。第４ｉ＋３フレーム期間の間、第１及び第２液晶セル群は水平１ドットインバージョン（Ｈ１Ｄ）及び垂直１ドットインバージョン（Ｖ１Ｄ）方式に駆動される。
【０２３１】
第４ｉ＋４フレーム期間の間、第１液晶セル群は第４ｉ＋２及び第４ｉ＋３水平ライン（Ｌ２、Ｌ３、Ｌ６、Ｌ７）で第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）に配置された液晶セル（Ｃｌｃ）を含み、第４ｉ＋１及び第４ｉ＋４水平ライン（Ｌ１、Ｌ４、Ｌ５）で第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）に配置された液晶セル（Ｃｌｃ）を含む。第２液晶セル群は垂直及び水平方向で第１液晶セル群を間に置いて配置される。第２液晶セル群は第４ｉ＋２及び第４ｉ＋３水平ライン（Ｌ２、Ｌ３、Ｌ６、Ｌ７）で第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）に配置された液晶セル（Ｃｌｃ）を含み、第４ｉ＋１及び第４ｉ＋４水平ライン（Ｌ１、Ｌ４、Ｌ５）で第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）に配置された液晶セル（Ｃｌｃ）を含む。第１及び第２液晶セル群それぞれは垂直及び水平方向で隣り合う２×２液晶セル単位に配置される。このような２×２液晶セル内で隣り合う液晶セルの極性は相反する。第１液晶セル群の液晶セルとそれと隣り合う第２液晶セル群の液晶セルは同一な極性のデータ電圧を充電する。第４ｉ＋４フレーム期間の間で第１及び第２液晶セル群の液晶セルそれぞれに供給されるデータ電圧の極性は、第４ｉ＋２フレーム期間の間で発生されるデータ電圧の極性と相反する。このために、第４ｉ＋４フレーム期間の間で発生される第４極性制御信号（ＰＯＬｄ）は２水平期間単位で極性が反転されて、第２極性制御信号（ＰＯＬｂ）に対して反転された論理に発生される。データ駆動回路は第４ｉ＋４フレーム期間の間、水平で隣り合う２個の液晶セルに同一な極性のデータ電圧を供給するために、第４極性制御信号（ＰＯＬｄ）に応答して隣り合う二つの出力チャンネルを通じて同一な極性のデータ電圧を出力して、二つの出力チャンネル単位でデータ電圧の極性を反転させる。またデータ駆動回路は第４ｉ＋４フレーム期間の間、２水平期間単位でデータ電圧の極性を反転させるために、第４極性制御信号（ＰＯＬｄ）に応答して２水平期間単位でデータ電圧の極性を反転させる。第４ｉ＋４フレーム期間の間、第１及び第２液晶セル群は水平２ドットインバージョン（Ｈ２Ｄ）及び垂直２ドットインバージョン（Ｖ２Ｄ）方式に駆動される。
【０２３２】
図４５Ａ及び図４５Ｂを参照すれば、第４ｉ＋１フレーム期間の間、第１液晶セル群は第４ｉ＋１及び第４ｉ＋３水平ライン（Ｌ１、Ｌ３、Ｌ５、Ｌ７）で第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）に配置された液晶セル（Ｃｌｃ）を含み、第４ｉ＋２及び第４ｉ＋４水平ライン（Ｌ２、Ｌ４、Ｌ６）で第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）に配置された液晶セル（Ｃｌｃ）を含む。第２液晶セル群は垂直及び水平方向で第１液晶セル群を間に置いて配置される。第２液晶セル群は第４ｉ＋１及び第４ｉ＋３水平ライン（Ｌ１、Ｌ３、Ｌ５、Ｌ７）で第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）に配置された液晶セル（Ｃｌｃ）を含み、第４ｉ＋２及び第４ｉ＋４水平ライン（Ｌ２、Ｌ４、Ｌ６）で第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）に配置された液晶セル（Ｃｌｃ）を含む。第１及び第２液晶セル群それぞれは水平方向で隣り合う２×１液晶セル単位に配置される。このような２×１液晶セル内で隣り合う液晶セルの極性は相反する。そして第１液晶セル群の液晶セルとそれと隣り合う第２液晶セル群の液晶セルはお互いに異なる極性のデータ電圧を充電する。このために、第４ｉ＋１フレーム期間の間、発生される第１極性制御信号（ＰＯＬａ）は２水平期間単位で極性が反転される。データ駆動回路は第４ｉ＋１フレーム期間の間、水平で隣り合う液晶セルにお互いに異なる極性のデータ電圧を供給して２水平期間単位でデータ電圧の極性を反転させるために、第１極性制御信号（ＰＯＬａ）に応答してデータ電圧の極性を反転させる。第４ｉ＋１フレーム期間の間、第１及び第２液晶セル群は水平１ドットインバージョン（Ｈ１Ｄ）及び垂直２ドットインバージョン（Ｖ２Ｄ）方式に駆動される。
【０２３３】
第４ｉ＋２フレーム期間の間、第１液晶セル群は第４ｉ＋１及び第４ｉ＋３水平ライン（Ｌ１、Ｌ３、Ｌ５、Ｌ７）で第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）に配置された液晶セル（Ｃｌｃ）を含み、第４ｉ＋２及び第４ｉ＋４水平ライン（Ｌ２、Ｌ４、Ｌ６）で第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）に配置された液晶セル（Ｃｌｃ）を含む。第２液晶セル群は垂直及び水平方向で第１液晶セル群を間に置いて配置される。第２液晶セル群は第４ｉ＋１及び第４ｉ＋３水平ライン（Ｌ１、Ｌ３、Ｌ５、Ｌ７）で第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）に配置された液晶セル（Ｃｌｃ）を含み、第４ｉ＋２及び第４ｉ＋４水平ライン（Ｌ２、Ｌ４、Ｌ６）で第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）に配置された液晶セル（Ｃｌｃ）を含む。第１及び第２液晶セル群それぞれは水平方向隣り合う２×１液晶セル単位に配置される。このような液晶セルに充電されるデータ電圧の極性は相反する。第１液晶セル群の液晶セルとそれと隣り合う第２液晶セル群の液晶セルはお互いに異なる極性のデータ電圧を充電する。このために、第４ｉ＋２フレーム期間の間で発生される第２極性制御信号（ＰＯＬｂ）は２水平期間単位で極性が反転されて、第１極性制御信号（ＰＯＬａ）に対して１水平期間位の位相差に発生される。データ駆動回路は第４ｉ＋２フレーム期間の間、水平で隣り合う液晶セルにお互いに異なる極性のデータ電圧を供給して２水平期間単位でデータ電圧の極性を反転させるために、第２極性制御信号（ＰＯＬｂ）に応答してデータ電圧の極性を反転させる。第４ｉ＋２フレーム期間の間、第１及び第２液晶セル群は水平２ドットインバージョン（Ｈ２Ｄ）及び垂直２ドットインバージョン（Ｖ２Ｄ）方式に駆動される。
【０２３４】
第４ｉ＋３フレーム期間の間、第１液晶セル群は第４ｉ＋１及び第４ｉ＋３水平ライン（Ｌ１、Ｌ３、Ｌ５、Ｌ７）で第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）に配置された液晶セル（Ｃｌｃ）を含み、第４ｉ＋２及び第４ｉ＋４水平ライン（Ｌ２、Ｌ４、Ｌ６）で第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）に配置された液晶セル（Ｃｌｃ）を含む。第２液晶セル群は垂直及び水平方向で第１液晶セル群を間に置いて配置される。第２液晶セル群は第４ｉ＋１及び第４ｉ＋３水平ライン（Ｌ１、Ｌ３、Ｌ５、Ｌ７）で第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）に配置された液晶セル（Ｃｌｃ）を含み、第４ｉ＋２及び第４ｉ＋４水平ライン（Ｌ２、Ｌ４、Ｌ６）で第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）に配置された液晶セル（Ｃｌｃ）を含む。第１及び第２液晶セル群それぞれは垂直及び水平方向で隣り合う２×１液晶セル単位に配置される。このような２×１液晶セル内で隣り合う液晶セルの極性は相反する。第１液晶セル群の液晶セルとそれと隣り合う第２液晶セル群の液晶セルはお互いに異なる極性のデータ電圧を充電する。第４ｉ＋３フレーム期間の間で第１及び第２液晶セル群の液晶セルそれぞれに供給されるデータ電圧の極性は、第４ｉ＋１フレーム期間の間で発生されるデータ電圧の極性と相反する。このために、第４ｉ＋３フレーム期間の間で発生される第３極性制御信号（ＰＯＬｃ）は２水平期間単位で極性が反転されて、第１極性制御信号（ＰＯＬａ）に対して反転された論理に発生される。データ駆動回路は第４ｉ＋３フレーム期間の間、水平で隣り合う２個の液晶セルに同一な極性のデータ電圧を供給するために、第３極性制御信号（ＰＯＬｃ）に応答して隣り合う二つの出力チャンネルを通じて同一な極性のデータ電圧を出力して、二つの出力チャンネル単位でデータ電圧の極性を反転させる。また、データ駆動回路は第４ｉ＋２フレーム期間の間、水平で隣り合う液晶セルにお互いに異なる極性のデータ電圧を供給して２水平期間単位でデータ電圧の極性を反転させるために、第３極性制御信号（ＰＯＬｃ）に応答してデータ電圧の極性を反転させる。第４ｉ＋３フレーム期間の間、第１及び第２液晶セル群は水平１ドットインバージョン（Ｈ１Ｄ）及び垂直２ドットインバージョン（Ｖ２Ｄ）方式に駆動される。
【０２３５】
第４ｉ＋４フレーム期間の間、第１液晶セル群は第４ｉ＋１及び第４ｉ＋３水平ライン（Ｌ１、Ｌ３、Ｌ５、Ｌ７）で第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）に配置された液晶セル（Ｃｌｃ）を含み、第４ｉ＋２及び第４ｉ＋４水平ライン（Ｌ２、Ｌ４、Ｌ６）で第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）に配置された液晶セル（Ｃｌｃ）を含む。第２液晶セル群は垂直及び水平方向で第１液晶セル群を間に置いて配置される。第２液晶セルは第４ｉ＋１及び第４ｉ＋３水平ライン（Ｌ１、Ｌ３、Ｌ５、Ｌ７）で第４ｉ＋１及び第４ｉ＋２垂直ライン（Ｃ１、Ｃ２、Ｃ５、Ｃ６）に配置された液晶セル（Ｃｌｃ）を含み、第４ｉ＋２及び第４ｉ＋４水平ライン（Ｌ２、Ｌ４、Ｌ６）で第４ｉ＋３及び第４ｉ＋４垂直ライン（Ｃ３、Ｃ４、Ｃ７、Ｃ８）に配置された液晶セル（Ｃｌｃ）を含む。第１及び第２液晶セル群それぞれは垂直及び水平方向で隣り合う２×１液晶セル単位に配置される。このような２×１液晶セル内で隣り合う液晶セルの極性は相反する。第１液晶セル群の液晶セルとそれと隣り合う第２液晶セル群の液晶セルはお互いに異なる極性のデータ電圧を充電する。第４ｉ＋４フレーム期間の間で第１及び第２液晶セル群の液晶セルそれぞれに供給されるデータ電圧の極性は、第４ｉ＋２フレーム期間の間で発生されるデータ電圧の極性と相反する。このために、第４ｉ＋４フレーム期間の間で発生される第４極性制御信号（ＰＯＬｄ）は２水平期間単位で極性が反転されて、第２極性制御信号（ＰＯＬｂ）に対して反転された論理に発生される。データ駆動回路は第４ｉ＋４フレーム期間の間、水平で隣り合う液晶セルにお互いに異なる極性のデータ電圧を供給して２水平期間単位でデータ電圧の極性を反転させるために、第４極性制御信号（ＰＯＬｄ）に応答してデータ電圧の極性を反転させる。第４ｉ＋４フレーム期間の間、第１及び第２液晶セル群は水平２ドットインバージョン（Ｈ２Ｄ）及び垂直２ドットインバージョン（Ｖ２Ｄ）方式に駆動される。
【０２３６】
液晶表示パネル上に光センサーを設置して光波形を測定した実験結果によれば、第１液晶セル群を３０Ｈｚに駆動して第２液晶セル群を６０Ｈｚに駆動すれば、図４６のように、第２液晶セル群によって液晶表示パネルの光波形が６０Ｈｚで測定された。これは液晶表示パネルで測定される光波形は２フレーム期間内で駆動周波数が遅い第１液晶セルよりは駆動周波数が早い第２液晶セル群の光変換周期によって決まるからである。
【０２３７】
図４７は本発明の第９実施形態に係る液晶表示装置を示す。
【０２３８】
図４７を参照すれば、本発明の第９実施形態に係る液晶表示装置はラインメモリー４７６を含むシステム４７５、液晶表示パネル１００、タイミングコントローラ４７１、ＰＯＬロジック回路４７２、データ駆動回路４７３、ゲート駆動回路４７４、及び水平ドット反転ロジック回路４７７を備える。システム４７５、液晶表示パネル１００、及びゲート駆動回路４７４は前述の実施形態と実質的に同一なのでそれに対する詳細な説明を略する。
【０２３９】
タイミングコントローラ４７１は垂直/水平同期信号（Ｖｓｙｎｃ、Ｈｓｙｎｃ）、データイネーブル（Ｄａｔａ Ｅｎａｂｌｅ）、クロック信号（ＣＬＫ）などのタイミング信号を入力受けて、データ駆動回路４７３とゲート駆動回路４７４及びＰＯＬロジック回路４７２の動作タイミングを制御するための制御信号を発生する。このような制御信号はゲートスタートパルス（Ｇａｔｅ Ｓｔａｒｔ Ｐｕｌｓｅ：ＧＳＰ）、ゲートシフトクロック信号（Ｇａｔｅ Ｓｈｉｆｔ Ｃｌｏｃｋ：ＧＳＣ）、ゲート出力イネーブル信号（Ｇａｔｅ Ｏｕｔｐｕｔ Ｅｎａｂｌｅ：ＧＯＥ）、ソーススタートパルス（Ｓｏｕｒｃｅ Ｓｔａｒｔ Ｐｕｌｓｅ：ＳＳＰ）、ソースサンプリングクロック（Ｓｏｕｒｃｅ Ｓａｍｐｌｉｎｇ Ｃｌｏｃｋ：ＳＳＣ）、ソース出力イネーブル信号（Ｓｏｕｒｃｅ Ｏｕｔｐｕｔ Ｅｎａｂｌｅ：ＳＯＥ）、及び基準極性制御信号（Ｐｏｌａｒｉｔｙ：ＰＯＬ）を含む。
【０２４０】
ＰＯＬロジック回路４７２はゲートスタートパルス（ＧＳＰ）、ソース出力イネーブル信号（ＳＯＥ）、及び基準極性制御信号（ＰＯＬ）を入力受けて残像とフリッカーを予防するための極性制御信号(ＰＯＬａ乃至ＰＯＬｄ)を順次に出力する、又は選択的にフレームごとに同一な基準極性制御信号（ＰＯＬ）を出力する。このために、ＰＯＬロジック回路４７２は図１３及び図１４のような回路を含む。
【０２４１】
データ駆動回路４７３はタイミングコントローラ４７１の制御の下でデジタルビデオデータ（ＲＧＢｏｄｄ、ＲＧＢｅｖｅｎ）をラッチしてそのデジタルビデオデータをＰＯＬロジック回路４７２からの極性制御信号（ＰＯＬ／ＰＯＬａ〜ＰＯＬｄ）に応答して、アナログ正極性/負極性ガンマ補償電圧に変換して正極性/負極性アナログデータ電圧を発生して、そのデータ電圧をデータライン（Ｄ１乃至Ｄｍ）に供給する。データ駆動回路４７３は極性制御信号（ＰＯＬ／ＰＯＬａ〜ＰＯＬｄ）に応答して垂直方向でデータ電圧の極性を制御する。また、データ駆動回路４７３は水平ドット反転ロジック回路４７７からのＨ２／Ｈ１反転信号（ＤＩＮＶ）に応答して、データ電圧の水平方向極性を水平２ドットインバージョン方式（Ｈ２）と水平１ドットインバージョンバングシック（Ｈ１）で交互に転換させる。水平１ドットインバージョン方式（Ｈ１）は１水平期間内で水平に隣り合う液晶セルにお互いに異なる極性の電圧を供給する。水平２ドットインバージョン方式（Ｈ２）は１水平期間内で隣り合う２個の液晶セル周期でデータ電圧の極性を反転させる。
【０２４２】
Ｈ２／Ｈ１反転信号（ＤＩＮＶ）は図５３乃至図５５のように１フレーム期間単位に反転される。したがって、データ駆動回路４７３から同時に出力されるデータ電圧の水平極性パターンは１水平期間単位で異なるように制御される。例えば、データ駆動回路４７３から同時に出力されるデータ電圧は、図４３Ａ及び図４３Ｂのように、奇数フレーム（Ｏｄｄ Ｆｒａｍｅ）で水平２ドットインバージョン方式（Ｈ２）の極性を持って、偶数フレーム（Ｅｖｅｎ Ｆｒａｍｅ）で水平１ドットインバージョン方式（Ｈ１）の極性を持つことができる。また、データ駆動回路４７３から同時に出力されるデータ電圧は、図４４Ａ乃至図４５Ｂのように、奇数フレームで水平１ドットインバージョン方式（Ｈ１）の極性を持って、偶数フレームで水平２ドットインバージョン方式（Ｈ２）の極性を持つことができる。
【０２４３】
水平ドット反転ロジック回路４７７はタイミングコントローラ４７１からのゲートスタートパルス（ＧＳＰ）に応答して、毎ゲートスタートパルス（ＧＳＰ）が入力される度に論理が反転されるＨ２／Ｈ１反転信号（ＤＩＮＶ）を発生する。ゲートスタートパルス（ＧＳＰ）が１フレーム期間の間、そのフレームの開始と同時に１回発生されるので、Ｈ２／Ｈ１反転信号（ＤＩＮＶ）の論理は、図５３乃至図５５のように１フレーム期間単位に反転される。
【０２４４】
ＰＯＬロジック回路４７２はタイミングコントローラ４７１内に内蔵することができる。
【０２４５】
図４８及び図４９は本発明の第１０実施形態に係る液晶表示装置を示す。
【０２４６】
図４８を参照すれば、本発明の第１０実施形態に係る液晶表示装置は液晶表示パネル１００、タイミングコントローラ４７１、ＰＯＬロジック回路４８２、データ駆動回路４８３、及びゲート駆動回路４７４を備える。この実施形態で、ラインメモリー４７６を含んだシステム４７５、液晶表示パネル１００、タイミングコントローラ４７１、及びゲート駆動回路４７４は前述の第９実施形態と実質的に同一なので同一な図面符号を付けてそれに対する詳細な説明を略する。
【０２４７】
ＰＯＬロジック回路４８２はゲートスタートパルス（ＧＳＰ）、ソース出力イネーブル信号（ＳＯＥ）、及び基準極性制御信号（ＰＯＬ）の入力受けて、残像とフリッカーを予防するための極性制御信号(ＰＯＬａ乃至ＰＯＬｄ)を順次に出力する、又は選択的に毎フレームごとに同一な基準極性制御信号（ＰＯＬ）を出力する。また、ＰＯＬロジック回路４８２は水平方向でデータ電圧の極性が反転される周期を制御するためのＨ２／Ｈ１反転信号（ＤＩＮＶ）を出力する。
【０２４８】
データ駆動回路４８３はタイミングコントローラ４７１の制御の下でデジタルビデオデータ（ＲＧＢｏｄｄ、ＲＧＢｅｖｎｅ）をラッチして、そのデジタルビデオデータをＰＯＬロジック回路４８２からの極性制御信号（ＰＯＬ／ＰＯＬａ〜ＰＯＬｄ）に応答して、アナログ正極性/負極性ガンマ補償電圧で変換して正極性/負極性アナログデータ電圧を発生して、そのデータ電圧をデータライン（Ｄ１乃至Ｄｍ）に供給する。データ駆動回路４７３はＰＯＬロジック回路４８２からの極性制御信号（ＰＯＬ／ＰＯＬａ〜ＰＯＬｄ）に応答して、１水平期間又は２水平期間単位でデータ電圧の極性を反転させる。また、データ駆動回路４７３はＰＯＬロジック回路４８２からのＨ２／Ｈ１反転信号（ＤＩＮＶ）に応答して、隣り合うデータラインに供給されるデータ電圧の極性を反転させる、又は二つのデータライン単位でデータ電圧の極性を反転させる。
【０２４９】
図４９はＰＯＬロジック回路４８２を詳しく示す回路図である。
【０２５０】
図４９を参照すれば、ＰＯＬロジック回路４８２はフレームカウ
ンター４９１、ラインカウンター４９２、ＰＯＬ発生回路４９３、及びマルチフレクサー４９４を備える。
【０２５１】
フレームカウンター４９１はゲートスタートパルス（ＧＳＰ）に応答して、液晶表示パネル１００に表示される画像のフレーム数を指示する２ビートのフレームカウント情報（Ｆｃｎｔ）を出力する。ラインカウンター４９２はソース出力イネーブル信号（ＳＯＥ）に応答して、液晶表示パネル１００に表示される水平ラインを指示する２ビートのラインカウント情報（Ｌｃｎｔ）を出力する。
【０２５２】
ＰＯＬ発生回路４９３はフレームカウント情報（Ｆｃｎｔ）を利用して１フレーム期間単位で論理が反転される１ビートのＨ２／Ｈ１反転信号（ＤＩＮＶ）を発生して、図１４のような回路を利用して極性制御信号(ＰＯＬａ乃至ＰＯＬｄ)を順次に発生する。
【０２５３】
図５０は図４７及び図４９に示されたデータ駆動回路（４７３、４８３）を詳しく示す。
【０２５４】
図５０を参照すれば、データ駆動回路（４７３、４８３）は複数のデータ集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、ＩＣ）を含む。データ集積回路それぞれはそれぞれｋ（ｋはｍより小さな整数）個のデータライン（Ｄ１乃至Ｄｋ）を駆動する。このために、データ集積回路それぞれはシフトレジスター５０１、データレジスター５０２、第１ラッチ５０３、第２ラッチ５０４、デジタル/アナログ変換器(以下、“ＤＡＣ”とする)５０５、チャージシェア回路（Ｃｈａｒｇｅ Ｓｈａｒｅ Ｃｉｒｃｕｉｔ）５０６、及び出力回路５０７を含む。
【０２５５】
シフトレジスター５０１はタイミングコントローラ４７１からのソーススタートパルス（ＳＳＰ）をソースサンプリングクロック（ＳＳＣ）によってシフトさせてサンプリング信号を発生する。また、シフトレジスター５０１はソーススタートパルス（ＳＳＰ）をシフトさせて、次の集積回路のシフトレジスター５０１にキャリー信号（ＣＡＲ）を伝達する。データレジスター５０２はタイミングコントローラ４７１によって分離した奇数デジタルビデオデータ（ＲＧＢｏｄｄ）と偶数デジタルビデオデータ（ＲＧＢｅｖｅｎ）を一時貯蔵して、貯蔵されたデータ（ＲＧＢｏｄｄ、ＲＧＢｅｖｅｎ）を第１ラッチ５０３に供給する。第１ラッチ５０３はシフトレジスター５０１から順次に入力されるサンプリング信号に応答して、データレジスター５０２からのデジタルビデオデータ（ＲＧＢｅｖｅｎ、ＲＧＢｏｄｄ）をサンプリングして、そのデータ（ＲＧＢｅｖｅｎ、ＲＧＢｏｄｄ）を１水平ラインずつラッチした後、１水平ラインのデータを同時に出力する。第２ラッチ５０４は第１ラッチ５０３から入力される１水平ライン分のデータをラッチした後、ソース出力イネーブル信号（ＳＯＥ）のロー論理期間の間、他の集積回路の第２ラッチ５０４と同時にラッチされたデジタルビデオデータを出力する。
【０２５６】
ＤＡＣ５０５は図５１又は図５２のような回路で構成される。このＤＡＣ５０５は極性制御信号（ＰＯＬ／ＰＯＬａ〜ＰＯＬｄ）とＨ２／Ｈ１反転信号（ＤＩＮＶ）に応じて、第２ラッチ５０４からのデジタルビデオデータを正極性ガンマ補償電圧（ＧＨ）、又は負極性ガンマ補償電圧（ＧＬ）で変換することでアナログ正極性/負極性データ電圧を出力する。
【０２５７】
チャージシェア回路５０６はソース出力イネーブル信号（ＳＯＥ）のハイ論理期間の間で隣り合うデータ出力チャンネルをショート（ｓｈｏｒｔ）させて、隣り合うデータ電圧の平均値をチャージシェア電圧に出力する、又はソース出力イネーブル信号（ＳＯＥ）のハイ論理期間の間でデータ出力チャンネルに共通電圧（Ｖｃｏｍ）を供給して、正極性データ電圧と負極性データ電圧の急激な変化を減らす。
【０２５８】
出力回路５０７はバッファーを含みデータライン（Ｄ１乃至Ｄｋ）に供給されるアナログデータ電圧の信号減衰を最小化する。
【０２５９】
図５１は図５０に示されたＤＡＣ５０５の第１実施形態を示す。
図５１のＤＡＣ５０５は図４３Ａ及び図４３Ｂに示された極性パターンでデータ電圧を出力する。
【０２６０】
図５１を参照すれば、ＤＡＣ５０５は正極性ガンマ補償電圧（ＧＨ）が供給されるＰ−デコーダー（ＰＤＥＣ）１２１、負極性ガンマ補償電圧（ＧＬ）が供給されるＮ−デコーダー（ＮＤＥＣ）１２２、極性制御信号（ＰＯＬ／ＰＯＬａ〜ＰＯＬｄ）に応答してＰ−デコーダー１２１の出力とＮ−デコーダー１２２の出力を選択するマルチフレクサー（１２３ａ乃至１２３ｄ）、及びＨ２／Ｈ１反転信号（ＤＩＮＶ）に応答してマルチフレクサー４９３の制御端子に供給される選択制御信号の論理を反転させる水平出力反転回路５１０を含む。Ｐ−デコーダー１２１とＮ−デコーダー（ＮＤＥＣ）１２２は図１２に示されたものと実質的に同一なので、同一な図面符号を付けてそれらに対する詳細な説明を略する。
【０２６１】
第４ｉ＋１マルチフレクサー１２３ａは自分の非反転制御端子に入力される極性制御信号（ＰＯＬ／ＰＯＬａ〜ＰＯＬｄ）に応答して、１水平期間単位で正極性のガンマ補償電圧と負極性のガンマ補償電圧を交互に選択して選択された正極性/負極性ガンマ補償電圧をアナログデータ電圧に出力する。第４ｉ＋２マルチフレクサー１２３ｂは自分の反転制御端子に入力される極性制御信号（ＰＯＬ／ＰＯＬａ〜ＰＯＬｄ）に応答して、１水平期間単位で正極性のガンマ補償電圧と負極性のガンマ補償電圧を交互に選択して選択された正極性/負極性ガンマ補償電圧をアナログデータ電圧に出力する。
【０２６２】
第４ｉ＋３マルチフレクサー１２３ｃは自分の非反転制御端子に入力される水平出力反転回路５１０の出力に応答して、１水平期間単位で正極性のガンマ補償電圧と負極性のガンマ補償電圧を交互に選択して選択された正極性/負極性ガンマ補償電圧をアナログデータ電圧に出力する。第４ｉ＋４マルチフレクサー１２３ｄは自分の反転制御端子に入力される水平出力反転回路５１０の出力に応答して、１水平期間単位で正極性のガンマ補償電圧と負極性のガンマ補償電圧を交互に選択して選択された正極性/負極性ガンマ補償電圧をアナログデータ電圧に出力する。水平出力反転回路５１０はＨ２／Ｈ１反転信号（ＤＩＮＶ）に応答して、データラインに供給されるデータ電圧の極性を水平１ドットインバージョン方式（Ｈ１）、又は水平２ドットインバージョン方式（Ｈ２）でデータ電圧が出力されるように第４ｉ＋３及び第４ｉ＋４マルチフレクサー（１２３ｃ、１７３ｄ）を制御する。
【０２６３】
水平出力反転回路５１０はスイッチ素子（Ｓ１、Ｓ２）、及びインバーター５１１を備える。この水平出力反転回路５１０はＨ２／Ｈ１反転信号（ＤＩＮＶ）に応答して、第４ｉ＋３マルチフレクサー１２３ｃと第４ｉ＋４マルチフレクサー１２３ｄの制御端子に供給される選択制御信号の論理値を制御する。第１スイッチ素子（Ｓ１）の入力端子は極性制御信号供給端子１８１に接続されて、第１スイッチ素子（Ｓ１）の出力端子は第４ｉ＋３及び第４ｉ＋４マルチフレクサー（１２３ｃ、１２３ｄ）の反転/非反転制御端子に接続される。第１スイッチ素子（Ｓ１）の反転制御端子はＨ２／Ｈ１反転信号供給端子に接続される。第２スイッチ素子（Ｓ２）の入力端子は極性制御信号供給端子に接続されて、第２スイッチ素子（Ｓ２）の出力端子はインバーター５２１に接続される。第２スイッチ素子（Ｓ２）の非反転制御端子はＨ２／Ｈ１反転信号供給端子に接続される。インバーター５１１は第２スイッチ素子（Ｓ２）の出力端子と、第４ｉ＋３又第４ｉ＋４マルチフレクサー（１２３ｃ、１２３ｄ）の反転/非反転制御端子に接続される。
【０２６４】
Ｈ２／Ｈ１反転信号（ＤＩＮＶ）がハイ論理であると、第２スイッチ素子（Ｓ２）はターン-オンされて第１スイッチ素子（Ｓ１）はターン-オフされる。そして、第４ｉ＋３マルチフレクサー１２３ｃの非反転制御端子には反転された極性制御信号（ＰＯＬ／ＰＯＬａ〜ＰＯＬｄ）が入力されて、第４ｉ＋４マルチフレクサー１２３ｄの反転制御端子には反転された極性制御信号（ＰＯＬ／ＰＯＬａ〜ＰＯＬｄ）が入力される。
【０２６５】
Ｈ２／Ｈ１反転信号（ＤＩＮＶ）がロー論理であると、第１スイッチ素子（Ｓ１）はターン-オンされて第２スイッチ素子（Ｓ２）はターン-オフされる。そして、第４ｉ＋３マルチフレクサー１２３ｃの非反転制御端子には極性制御信号（ＰＯＬ）がそのまま入力されて、第４ｉ＋４マルチフレクサー１２３ｄの反転制御端子には極性制御信号（ＰＯＬ）がそのまま入力される。
【０２６６】
したがって、図５３のようにＨ２／Ｈ１反転信号（ＤＩＮＶ）と極性制御信号（ＰＯＬ／ＰＯＬａ〜ＰＯＬｄ）が発生されたら、第４ｉ＋１乃至第４ｉ＋４データラインに供給されるデータの水平極性パターンは、図４３Ａ及び図４３Ｂのように、第４ｉ＋１フレーム期間の間“− ＋ ＋ −”で、第４ｉ＋２フレーム期間の間“− ＋ − ＋”で、 第４ｉ＋３フレーム期間の間“＋ − − ＋”で、第４ｉ＋４フレーム期間の間“＋ − ＋ −”に制御される。
【０２６７】
図５２は図５０に示されたＤＡＣ５０５の第２実施形態を示す。図５２のＤＡＣ５０５は図４４Ａ乃至図４５Ｂに示された極性パターンでデータ電圧を出力する。
【０２６８】
図５２を参照すれば、ＤＡＣ５０５はＰ−デコーダー（ＰＤＥＣ）１２１、Ｎ−デコーダー（ＮＤＥＣ）１２２、マルチフレクサー［１２３ａ乃至１２３ｄ］、及び水平出力反転回路５２０を含む。
【０２６９】
第４ｉ＋３マルチフレクサー１２３ｃは自分の非反転制御端子に入力される極性制御信号（ＰＯＬ／ＰＯＬａ〜ＰＯＬｄ）に応答して、１水平期間又は２水平期間単位で正極性のガンマ補償電圧と負極性のガンマ補償電圧を交互に選択して、選択された正極性/負極性ガンマ補償電圧をアナログデータ電圧に出力する。第４ｉ＋４マルチフレクサー１２３ｄは自分の反転制御端子に入力される極性制御信号（ＰＯＬ／ＰＯＬａ〜ＰＯＬｄ）に応答して、１水平期間又は２水平期間単位で正極性のガンマ補償電圧と負極性のガンマ補償電圧を交互に選択して選択された正極性/負極性ガンマ補償電圧をアナログデータ電圧に出力する。
【０２７０】
第４ｉ＋１マルチフレクサー１２３ａは自分の非反転制御端子に入力される水平出力反転回路５２０の出力に応答して、１水平期間又は２水平期間単位で正極性のガンマ補償電圧と負極性のガンマ補償電圧を交互に選択して、選択された正極性/負極性ガンマ補償電圧をアナログデータ電圧に出力する。第４ｉ＋２マルチフレクサー１２３ｂは自分の反転制御端子に入力される水平出力反転回路５２０の出力に応答して、１水平期間又は２水平期間単位で正極性のガンマ補償電圧と負極性のガンマ補償電圧を交互に選択して、選択された正極性/負極性ガンマ補償電圧をアナログデータ電圧に出力する。水平出力反転回路５２０はＨ２／Ｈ１反転信号（ＤＩＮＶ）に応答して、データラインに供給されるデー電圧の極性を水平１ドットインバージョン方式（Ｈ１）、又は水平２ドットインバージョン方式（Ｈ２）でデータ電圧が出力されるように第４ｉ＋１及び第４ｉ＋２マルチフレクサー（１２３ａ、１２３ｂ）を制御する。
【０２７１】
水平出力反転回路５２０はスイッチ素子（Ｓ１、Ｓ２）、及びインバーター５２１を備える。この水平出力反転回路５２０はＨ２／Ｈ１反転信号（ＤＩＮＶ）に応答して、第４ｉ＋１マルチフレクサー１２３ａと第４ｉ＋２マルチフレクサー１２３ｂの制御端子に供給される選択制御信号の論理値を制御する。第１スイッチ素子（Ｓ１）の入力端子は極性制御信号供給端子に接続されて、第１スイッチ素子（Ｓ１）の出力端子は第４ｉ＋１及び第４ｉ＋２マルチフレクサー(１２３ａ、１２３ｂ)の反転/非反転制御端子に接続される。第１スイッチ素子（Ｓ１）の反転制御端子はＨ２／Ｈ１反転信号供給端子に接続される。第２スイッチ素子（Ｓ２）の入力端子は極性制御信号供給端子１８１に接続されて、第２スイッチ素子（Ｓ２）の出力端子はインバーター５２１に接続される。第２スイッチ素子（Ｓ２）の非反転制御端子はＨ２／Ｈ１反転信号供給端子に接続される。インバーター５２１は第２スイッチ素子（Ｓ２）の出力端子と、第４ｉ＋１又は第４ｉ＋２マルチフレクサー（１２３ａ、１２３ｂ）の反転/非反転制御端子に接続される。
【０２７２】
Ｈ２／Ｈ１反転信号（ＤＩＮＶ）がハイ論理であると、第２スイッチ素子（Ｓ２）はターン-オンされて第１スイッチ素子（Ｓ１）はターン-オフされる。そして、第４ｉ＋１マルチフレクサー１２３ａの非反転制御端子には反転された極性制御信号（ＰＯＬ／ＰＯＬａ〜ＰＯＬｄ）が入力されて、第４ｉ＋２マルチフレクサー１２３ｂの反転制御端子には反転された極性制御信号（ＰＯＬ／ＰＯＬａ〜ＰＯＬｄ）が入力される。Ｈ２／Ｈ１反転信号（ＤＩＮＶ）がロー論理であると、第１スイッチ素子（Ｓ１）はターン-オンされて第２スイッチ素子（Ｓ２）はターン−オフされる。そして、第４ｉ＋１マルチフレクサー１２３ａの非反転制御端子には極性制御信号（ＰＯＬ／ＰＯＬａ〜ＰＯＬｄ）がそのまま入力されて、第４ｉ＋２マルチフレクサー１２３ｂの反転制御端子には極性制御信号（ＰＯＬ／ＰＯＬａ〜ＰＯＬｄ）がそのまま入力される。したがって、図５４又は図５５のように、Ｈ２／Ｈ１反転信号（ＤＩＮＶ）と極性制御信号（ＰＯＬ／ＰＯＬａ〜ＰＯＬｄ）が発生されたら、第４ｉ＋１乃至第４ｉ＋４データラインに供給されるデータの水平極性パターンは、図４４Ａ乃至図４５Ｂのように、第４ｉ＋１フレーム期間の間“＋ − ＋ −”で、第４ｉ＋２フレーム期間の間“− ＋ ＋ −”で、第４ｉ＋３フレーム期間の間“− ＋ − ＋”で、第４ｉ＋４フレーム期間の間“＋ − − ＋”になる。
【０２７３】
図５６は本発明の第１１実施形態に係る液晶表示装置の駆動方法を説明するための流れ図である。
【０２７４】
図５６を参照すれば、本発明の第１１実施形態に係る液晶表示装置の駆動方法は入力データを分析して、その入力データがインターレースデータまたはスクロールデータのように直流化残像が現われることができるデータなのかを判断する。（Ｓ５６１、Ｓ５６２）
【０２７５】
Ｓ５６２段階で、現在入力されるデータが直流化残像が現われることができるデータであると判断されれば、本発明はフレーム期間単位で第１乃至第４極性制御信号(ＰＯＬａ乃至ＰＯＬｄ)を順次に発生して、２フレーム期間内で第１液晶セル群のデータ駆動周波数を第２液晶セル群のデータ駆動周波数より低く制御する。また、本発明は１フレーム期間ごとに論理が反転されるＨ２／Ｈ１反転信号（ＤＩＮＶ）を発生して、データ駆動回路から出力されるデータ電圧の水平極性パターンを１フレーム期間単位で異なるように制御する。
【０２７６】
Ｓ５６２段階で、現在入力されるデータが直流化残像が現われないデータであると判断されれば、本発明はすべてのフレーム期間で基準極性制御信号（ＰＯＬ）を発生して、Ｈ２／Ｈ１反転信号（ＤＩＮＶ）をロー論理で発生してすべての液晶セルのデータ駆動周波数を同一に制御する。（Ｓ５６４）
【０２７７】
図５７は本発明の第１１実施形態に係る液晶表示装置を示す。
【０２７８】
図５７を参照すれば、本発明の第１１実施形態に係る液晶表示装置はシステム４７５、液晶表示パネル１００、映像分析回路５７１、タイミングコントローラ４７１、ＰＯＬロジック回路５７２、データ駆動回路５７３、及びゲート駆動回路４７４を備える。この実施形態でシステム４７５、液晶表示パネル１００、タイミングコントローラ４７１、及びゲート駆動回路４７４は前述の実施形態と実質的に同一なので、同一な図面符号を付けてそれに対する詳細な説明を略する。
【０２７９】
映像分析回路５７１は現在入力される映像のデジタルビデオデータに対して直流化残像が発生可能なデータなのかを判断する。映像分析回路５７１は１フレーム映像で隣り合うラインの間のデータを比べて、そのラインの間のデータが所定のしきい値以上に大きければ、現在入力されるデータをインターレースデータで判断する。また、映像分析回路５７１はフレーム単位で各ピクセルのデータを比べて、表示映像で動画像とその画像の移動速度を検出して、あらかじめ設定された速度で動画像が移動したら、その動画像が含まれたフレームデータをスクロールデータで判断する。このような映像分析の結果で、映像分析回路５７１はインターレースデータやスクロールデータを指示する選択信号（ＳＥＬ２）を発生して、その選択信号（ＳＥＬ２）を利用してＰＯＬロジック回路５７２を制御する。
【０２８０】
ＰＯＬロジック回路５７２は映像分析回路５７１からの選択信号（ＳＥＬ２）に応答して、第４ｉ＋１乃至第４ｉ＋４フレーム期間の間で第１乃至第４極性制御信号(ＰＯＬａ乃至ＰＯＬｄ)を順次に発生して、Ｈ２／Ｈ１反転信号（ＤＩＮＶ）の論理を１フレーム期間単位に反転させる。また、ＰＯＬロジック回路５７２は選択信号（ＳＥＬ２）に応答して、インターレースデータ、スクロールデータ以外のデータが入力される時基準極性制御信号（ＰＯＬ）をそのままデータ駆動回路４７３に伝達して、Ｈ２／Ｈ１反転信号（ＤＩＮＶ）の論理をロー論理で維持する。
【０２８１】
データ駆動回路５７３はタイミングコントローラ４７１の制御の下でデジタルビデオデータ（ＲＧＢｏｄｄ、ＲＧＢｅｖｅｎ）をラッチして、そのデジタルビデオデータをＰＯＬロジック回路１８２からの極性制御信号（ＰＯＬ／ＰＯＬａ〜ＰＯＬｄ）に応答して、アナログ正極性/負極性ガンマ補償電圧で変換して正極性/負極性アナログデータ電圧を発生して、そのデータ電圧をデータライン（Ｄ１乃至Ｄｍ）に供給する。そしてデータ駆動回路５７３はＰＯＬロジック回路５７２からの極性制御信号（ＰＯＬ／ＰＯＬａ〜ＰＯＬｄ）に応答して、１水平期間または２水平期間単位でデータ電圧の極性を反転させる。また、データ駆動回路５７３はＰＯＬロジック回路５７２からのＨ２／Ｈ１反転信号（ＤＩＮＶ）に応答して、データ電圧の極性を水平１ドットインバージョン方式（Ｈ１）と水平２ドットインバージョン方式（Ｈ２）で交互に制御する。
【０２８２】
映像分析回路５７１とＰＯＬロジック回路５７２はタイミングコントローラ４７１内に内蔵することができる。
【０２８３】
前述したように、本発明の第９乃至第１１実施形態による液晶表示装置とその駆動方法は、２フレーム期間内で液晶表示パネルの第１液晶セル群に供給されるデータ電圧の駆動周波数を低く制御して直流化残像を予防して、第２液晶セル群に供給されるデータ電圧の駆動周波数を高く制御してフリッカーを予防して表示品質を高めるのみならず、第１液晶セル群と第２液晶セル群それぞれの大きさを小さく制御して表示品質を向上させる。
【０２８４】
以上説明した内容を通じて当業者なら本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能である。したがって、本発明の技術的範囲は明細書の詳細な説明に記載した内容に限定されるのではなく特許請求の範囲によって決められる。
【図１】
0005727355.tif 000002
【図２】
0005727355.tif 000003
【図５】
0005727355.tif 000004
【図６】
0005727355.tif 000005
【図７】
0005727355.tif 000006
【図８】
0005727355.tif 000007
【図９】
0005727355.tif 000008
【図１０】
0005727355.tif 000009
【図１１】
0005727355.tif 000010
【図１２】
0005727355.tif 000011
【図１３】
0005727355.tif 000012
【図１４】
0005727355.tif 000013
【図１５】
0005727355.tif 000014
【図１６】
0005727355.tif 000015
【図１７】
0005727355.tif 000016
【図１８】
0005727355.tif 000017
【図１９Ａ】
0005727355.tif 000018
【図１９Ｂ】
0005727355.tif 000019
【図１９Ｃ】
0005727355.tif 000020
【図１９Ｄ】
0005727355.tif 000021
【図１９Ｅ】
0005727355.tif 000022
【図２０】
0005727355.tif 000023
【図２１】
0005727355.tif 000024
【図２２】
0005727355.tif 000025
【図２３】
0005727355.tif 000026
【図２４】
0005727355.tif 000027
【図２５】
0005727355.tif 000028
【図２６】
0005727355.tif 000029
【図２７】
0005727355.tif 000030
【図２８】
0005727355.tif 000031
【図２９】
0005727355.tif 000032
【図３０】
0005727355.tif 000033
【図３１】
0005727355.tif 000034
【図３２】
0005727355.tif 000035
【図３３】
0005727355.tif 000036
【図３４】
0005727355.tif 000037
【図３５】
0005727355.tif 000038
【図３６】
0005727355.tif 000039
【図３７】
0005727355.tif 000040
【図３８】
0005727355.tif 000041
【図３９】
0005727355.tif 000042
【図４０】
0005727355.tif 000043
【図４１】
0005727355.tif 000044
【図４２】
0005727355.tif 000045
【図４３Ａ】
0005727355.tif 000046
【図４３Ｂ】
0005727355.tif 000047
【図４４Ａ】
0005727355.tif 000048
【図４４Ｂ】
0005727355.tif 000049
【図４５Ａ】
0005727355.tif 000050
【図４５Ｂ】
0005727355.tif 000051
【図４６】
0005727355.tif 000052
【図４７】
0005727355.tif 000053
【図４８】
0005727355.tif 000054
【図４９】
0005727355.tif 000055
【図５０】
0005727355.tif 000056
【図５１】
0005727355.tif 000057
【図５２】
0005727355.tif 000058
【図５３】
0005727355.tif 000059
【図５４】
0005727355.tif 000060
【図５５】
0005727355.tif 000061
【図５６】
0005727355.tif 000062
【図５７】
0005727355.tif 000063
【図３】
0005727355.tif 000064
【図４】
0005727355.tif 000065