(57)【特許請求の範囲】
【請求項１】
電子デバイスを収納する第１の仕切り部で分離された収納用凹部を有する収納部と、
前記収納用凹部に対向する位置に設けられるとともに、前記電子デバイスの表面と離れて形成され、第２の仕切り部で分離された空間用凹部を有する蓋部と
を含み、
前記収納用凹部の周囲の前記第１の仕切り部に係合用凹部を設けるとともに、
前記空間用凹部の周囲の前記第２の仕切り部に前記係合用凹部と食い込むように係合する係合用凸部を設けたことを特徴とする電子デバイス用収納容器。
【請求項２】
前記収納部と前記蓋部とが、表裏一体に成型されていることを特徴とする請求項１に記載の電子デバイス用収納容器。
【請求項３】
前記空間用凹部の側端面が、順テーパ状の側端面であることを特徴とする請求項１または２に記載の電子デバイス用収納容器。
【請求項４】
前記収納用凹部の周囲の第１の仕切り部に設けた係合用凹部は、前記収納用凹部と同じ深さで、且つ、隣接する前記収納用凹部間を貫通する凹部であることを特徴とする請求項１乃至請求項３のいずれか１項に記載の電子デバイス用収納容器。
【請求項５】
前記空間用凹部の周囲の第２の仕切り部に設けた前記係合用凸部は、前記空間用凹部の端部側において、順テーパ状の側端面を有することを特徴とする請求項１乃至請求項４のいずれか１項に記載の電子デバイス用収納容器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子デバイス用収納容器に関し、例えば、半導体チップ等の電子デバイスを搬送時或いは出荷時において保持収容するためのトレー等の収納容器に関するものである。
【背景技術】
【０００２】
従来、半導体ウェーハをダイシング工程により分割個片化した半導体チップは、次工程で使用するためにトレーに収納して搬送・出荷して次工程に供給している。
【０００３】
このようなトレーを利用した搬送・出荷時に、輸送時の振動衝撃により半導体チップの表面がトレー蓋側に接触し破損してしまうことを保護するために、トレー蓋側に突起を設けチップが移動しないようにすることが提案されている。また、半導体チップに設けた電極端子が接触する箇所の材料を柔軟なものとしキズが付かないようにすることも提案されている。
【０００４】
しかし、トレー蓋側に突起を設ける方法では、チップ表面全体に電極端子、例えば、エリアバンプが配置されたものでは電極端子にキズをつけてしまうという問題がある。また、電極端子との接触箇所だけを別の柔らかい材料を使う方式ではトレーのコストが上昇してしまうという問題がある。
【０００５】
このような問題を解決する手法として、トレーの蓋側キャビティ形状をテーパ化して直接半導体チップの表面がトレーの蓋側に当たらないようにする方法がある。近年、半導体チップは、例えば、複数のチップを積み重ねるスタックＭＣＰ等において、半導体チップの薄型化の要請に伴って、年々、薄型化の傾向にあり、その出荷数に占める薄チップの割合も増加している。
【０００６】
ここで、図１０乃至図１４を参照して、従来のトレーの一例を説明する。図１０及び図１１は、従来のトレーの構造説明図であり、図１０（ａ）はポケット側平面図であり、図１０（ｂ）は蓋側平面図である。また、図１１（ａ）は、側面図であり、図１１（ｂ）は、図１０（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った断面図であり、また、図１１（ｃ）は、図１０（ａ）におけるＢ−Ｂ′を結ぶ一点鎖線に沿った断面図である。
【０００７】
図に示すように、トレー５０の上面側がポケット側となり、半導体チップを収納するポケット５１がマトリクス状に設けられており、隣接するポケット５１の間は仕切り部５２となる。一方、トレー５０の下面側は蓋側となり、逆四角錐台状のキャビティ５３がポケット５１に対向するように設けられており、隣接するキャビティ５３の間は仕切り部５４となる。また、トレー５０の外周には嵌合部５５が設けられる。
【０００８】
このようなトレー５０は一般的に、ＡＢＳ樹脂で、金型によりポケット側と蓋側とが一体成形される。
【０００９】
図１２は、スタック状態のトレーの断面図であり、図１２（ａ）に示すように、ポケット側の仕切り部５２と蓋側のキャビティ５３の端部が接触して、半導体チップ５６がポケット５１の内に納まるような設計基準となっている。なお、スタック数は、一般的には、５枚乃至１０枚となる。
【００１０】
この際、図１２（ｂ）に示すようにポケット側と蓋側の嵌合部の寸法は、嵌まり込みを防止する為に、ある程度の余裕を見越して設計されている。この余裕分はスタックガタと呼ばれ、ポケット５１の開口形状より、蓋側のキャビティ５３の端部形状が０．３ｍｍ程度大きく作られるのが一般的である。即ち、嵌まり込み防止のため、スタックガタは無くせない寸法である。
【００１１】
そのため、輸送時にはスタックガタ分だけ、上段のトレーと下面の蓋側と下段のトレーの上面のポケット側とは位置ズレを起こすことになる。そこで、半導体チップの表面が上段のトレーの蓋に接触しないように蓋側に設けるキャビティ５３は下側のトレーのポケット５１のサイズに対しスタックガタ分大きめに作られている。即ち、スタックガタが０．３ｍｍの場合、キャビティ５３も０．３ｍｍ大きめに作られる。
【００１２】
図１３は、スタックガタとキャビティ／ポケットサイズの関係の説明図であり、図１３（ａ）に示すように、スタックガタ分を無視してトレーのキャビティ／ポケットサイズを設計した場合には、振動等によりスタックガタ分だけ位置ずれを起こした場合に、半導体チップ５６の表面とキャビティ５３の端部（図における右端）とが接触することになる。なお、符号におけるサフィックスは、１は下段トレー、２は上段トレーを表す。
【００１３】
一方、図１３（ｂ）に示すように、スタックガタ分を考慮してトレーのキャビティ／ポケットサイズを設計した場合には、振動等によりスタックガタ分だけ位置ずれを起こした場合にも、キャビティ５３の端部はポケット５１の端部を超えることはない。したがって、半導体チップ５６の表面とキャビティ５３の端部とが接触して半導体チップ５６が損傷することはない。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００２−１１０７７８号公報
【特許文献２】特開２００２−００２８７１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかしながら、トレーの設計基準は、従来の厚チップの基準のまま運用しているのが現状であり、薄チップの出荷数に占める割合が増えるにつれ、従来見られなかった不具合が散見され始めてきたので、その事情を図１４乃至図１６を参照して説明する。なお、符号におけるサフィックスは、１は下段トレー、２は上段トレーを表す。
【００１６】
図１４はチップ乗り上げの説明図であり、図１４（ａ）は薄チップの場合の説明図であり、図１４（ｂ）は厚チップの場合の説明図である。図１４（ａ）に示すように、振動等によりスタックガタ分だけ位置ズレを起こした場合、上記の図１３（ｂ）で説明したように、半導体チップ５６の乗り上げが発生する。これは、位置ズレによってずれた方向の端部において、キャビティ５３のテーパエッジとポケット５１の間の仕切り部５２の間に、半導体チップ５６が乗り上がれる程度の乗り上げスペース５７が発生するためである。
【００１７】
例えば、スタックガタが０．３ｍｍで設計されている場合は、スタックガタ（０．３ｍｍ）／２＋キャビティ／ポケットの差（０．３ｍｍ）／２であるので、０．３ｍｍの乗り上げスペース５７が発生する。
【００１８】
一方、図１４（ｂ）に示すように、チップ厚が３００μｍ（＝０．３ｍｍ）以上厚い半導体チップ５６の場合には、この程度のスペースが発生しても半導体チップ５６が乗り上がる前にキャビティ５４のテーパ状の側端部に衝突するため乗り上げが発生しない。
【００１９】
これを半導体チップ５６のピックアップ工程で説明する。図１４で説明したように、図１５（ａ）に示すように、トレー５０に半導体チップ５６を収納してスタックさせた状態で、振動等によりスタックガタ分だけ位置ズレを起こした場合、図１５（ｂ）に示すように、半導体チップ５６の乗り上げが発生する。半導体チップ５６が乗り上げた状態で，上段の蓋側のトレー５０を開けると半導体チップ５６がポケット５１から飛び出した状態となり、半導体チップ５６のピックアップ工程で不具合が発生することになる。
【００２０】
例えば、ピックアップ工程においては、図１５（ｃ）に示すように、一般的にトレー５０内の半導体チップ５６のＩＮＤＥＸ５８をピックアップ装置のカメラ５９によって認識している。しかし、半導体チップ５６の乗り上げが発生している場合には、カメラ５９に対し半導体チップ５６が斜めに存在するためチップ位置の認識エラーが発生する。
【００２１】
例えば、図１５（ｄ）の左図に示すように乗り上げが発生している場合には、乗り上げが発生していない右図の場合に比べて歪んだ画像となり、したがって、ＩＮＤＥＸ５８の位置が正規の位置からずれて認識されることになる。
【００２２】
この状態で、半導体チップ５６をピックアップ装置の吸着コレット６０によって、トレー５０からピックアップする場合、図１６（ｅ）に示すように、乗り上げが発生していない場合には、正常な位置に吸着コレット６０が誘導される。
【００２３】
一方、乗り上げが発生している場合、図１６（ｆ）及び図１６（ｇ）に示すように、半導体チップ５６を吸着するために、吸着コレット６０を下降させていくと、トレー５０と吸着コレット６０と間に半導体チップ５６が挟まる。場合によっては、半導体チップ５６を破損させてしまう可能性がある。
【００２４】
したがって、本発明は、スタックさせたトレー内での電子デバイスチップの乗り上げを防止することを目的とする。
【課題を解決するための手段】
【００２５】
開示する一観点からは、電子デバイスを収納する第１の仕切り部で分離された収納用凹部を有する収納部と、前記収納用凹部に対向する位置に設けられるとともに、前記電子デバイスの表面と離れて形成され、第２の仕切り部で分離された空間用凹部を有する蓋部からなる電子デバイス用収納容器であって、前記収納用凹部の周囲の前記第１の仕切り部に係合用凹部を設けるとともに、前記空間用凹部の周囲の前記第２の仕切り部に前記係合用凹部と食い込むように係合する係合用凸部を設けたことを特徴とする電子デバイス用収納容器が提供される。
【発明の効果】
【００２６】
開示の電子デバイス用収納容器によれば、スタックさせたトレー内での電子デバイスチップの乗り上げを防止することができ、これによって、薄チップのトレー出荷による品質低下を防止することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態の電子デバイス用収納容器の構成説明図である。
【図２】本発明の実施の形態の電子デバイス用収納容器の作用効果の説明図である。
【図３】本発明の実施例１の半導体チップ用のトレーの平面図である。
【図４】本発明の実施例１の半導体チップ用のトレーの側面図及び断面図である。
【図５】半導体チップを収納した状態のトレーの平面図である。
【図６】半導体チップを収納した状態のトレーの側面図及び断面図である。
【図７】スタック状態のトレーの断面図である。
【図８】半導体チップのピックアップ工程の途中までの説明図である。
【図９】半導体チップのピックアップ工程の図８以降の説明図である。
【図１０】従来の半導体チップ用のトレーの平面図である。
【図１１】従来の半導体チップ用のトレーの側面図及び断面図である。
【図１２】スタック状態のトレーの断面図である。
【図１３】スタックガタとキャビティ／ポケットサイズの関係の説明図である。
【図１４】チップ乗り上げの説明図である。
【図１５】従来の半導体チップのピックアップ工程の途中までの説明図である。
【図１６】従来の半導体チップのピックアップ工程の図１５以降の説明図である。
【発明を実施するための形態】
【００２８】
ここで、図１及び図２を参照して本発明の実施の形態の電子デバイス用収納容器を説明する。図１は本発明の実施の形態の電子デバイス用収納容器の構成説明図であり、図１（ａ）は収納部側から見た斜視図であり、図１（ｂ）は蓋側から見た斜視図である。なお、電子デバイスは典型的には半導体チップであるが、半導体チップに限られるものではなく、超電導デバイスチップや強誘電体光デバイスチップ等の他の電子デバイスチップにも適用されるものである。
【００２９】
図１（ａ）に示すように、電子デバイス用収納容器１の収納部側には、電子デバイスを収納する収納用凹部２が仕切り部３で隔てられてマトリクス状に配置されており、隣接する収納用凹部２の間は係合用凹部４で接続されている。この係合用凹部４は収納用凹部２と同じ深さである必要は必ずしもなく、また、収納用凹部２と接して貫通している必要も必ずしもない。
【００３０】
図１（ｂ）に示すように、電子デバイス用収納容器１の蓋側には、収納用凹部２に対向する位置に空間用凹部５が仕切り部６で隔てられてマトリクス状に配置されており、隣接する空間用凹部５の間の仕切り部６には係合用凸部７が設けられている。
【００３１】
この空間用凹部５は側端面が順テーパ状となった逆四角錐台状の凹部とすることが望ましく、また、側端面の傾斜角は３０°乃至６０°、例えば、４５°程度とすることが望ましい。３０°未満であれば、半導体チップの表面との接触を避けるための空間を形成するには不十分であり、一方、６０°を超えると対応できるチップサイズの範囲が狭くなるという問題が発生する。
【００３２】
また、係合用凸部７は、係合用凹部４と対向する位置に設けられて、電子デバイス用収納容器を複数枚スタックさせた場合に、係合用凹部４と系整合する。この係合用凸部７の空間用凹部５の端部側において側端面をテーパ状にすることが望ましい。なお、電子デバイス用収容容器１の周辺部には嵌合部８が設けられる。
【００３３】
この電子デバイス用収納容器１は、従来のトレーと同様に、ＡＢＳ樹脂で、通常は金型により収納部と蓋部とが表裏一体に一体成形される。なお、収納部と蓋部とを、収納トレーと蓋トレーとして別体で形成しても良い。
【００３４】
図２は、本発明の実施の形態の電子デバイス用収納容器の作用効果の説明図である。図２（ａ）は、上段の電子デバイス用収容容器１２と下段の電子デバイス用収納容器１１が正位置で重なった状態を示す要部断面図である。ここでは、収納用凹部の中心線に沿った断面図として示す。図においてハッチングを施していない輪郭線は、断面から側面図的に見える下段の電子デバイス用収納容器１１の収納用凹部２１の側壁とその間に位置する係合用凹部４１である。図から明らかなように、上段の電子デバイス用収納容器１２の係合用凸部７２は下段の電子デバイス用収納容器１１の係合用凹部４１とゆとりをもって係合している。
【００３５】
図２（ｂ）はスタックガタの１／２だけズレた場合の要部断面図であり、上段の電子デバイス用収納容器１２が下段の電子デバイス用収納容器１１に対して相対的に左側にずれた状態を示している。
【００３６】
図２（ｃ）は、スタックガタだけズレた場合の要部断面図であり、スタックガタ分ずれても、図の左側の半導体チップの乗り上げスペースが発生しない。これは、蓋部に設けた係合用凸部７が電子デバイス９のエッジに接触するためであり、電子デバイス９の乗り上げを防止することが可能となる。
【００３７】
即ち、電子デバイス９が乗り上げる原因となるチップ乗り上げスペースを、蓋部の空間用凹部５の周辺に設けた係合用凸部７が収納用凹部２の周辺の仕切り部３に設けた係合用凹部４に食い込むことで物理的に無くすことが可能となる。
【００３８】
このように、本発明においては、係合用凹部と係合用凸部との係合によりチップ乗り上げスペースを物理的になくしているので、薄チップのトレー出荷に際し、搬送中の振動等により蓋部が収納部に対しスタックガタ分移動した場合でも、乗り上げは発生しない。それによって、トレー出荷による搬送或いは実装時の不具合改善、製品の品質向上に寄与することができる。なお、上記の説明においては、電子デバイスの形状が正方形であることを前提に説明しているが、長方形状のチップの場合には、収納用凹部２及び空間用凹部５の平面形状は長方形となることは言うまでもない。
【実施例１】
【００３９】
以上を前提として、次に、図３乃至図１０を参照して、本発明の実施例１の半導体チップ用のトレーを説明する。なお、ここでは、２０ｍｍ×２０ｍｍ角で厚さが２５０μｍの半導体チップを収納するトレーとして説明する。なお、トレー１０は例えば、ＡＢＳ樹脂を用いて金型により表裏一体成型する。
【００４０】
図３（ａ）はポケット側平面図であり、図３（ｂ）は蓋側平面図である。また、図４（ａ）は、側面図であり、図４（ｂ）は、図３（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った断面図であり、また、図４（ｃ）は、図３（ａ）におけるＢ−Ｂ′を結ぶ一点鎖線に沿った断面図である。さらに、図４（ｄ）は、図３（ａ）におけるＣ−Ｃ′を結ぶ一点鎖線に沿った断面図である。
【００４１】
図に示すように、トレー１０の上面側がポケット部となり、半導体チップを収納する２１ｍｍ×２１ｍｍ角のサイズで深さが１．０ｍｍのポケット１１がマトリクス状に設けられており、２８．０ｍｍのピッチで隣接するポケット１１の間は仕切り部１２となる。この仕切り部１２に幅が１０ｍｍで深さが１．０ｍｍの係合用凹部１３を隣接するポケット１１を連結するように形成する。
【００４２】
一方、トレー１０の下面側は蓋部となり、テーパ角が４５°の逆四角錐台状のキャビティ２１がポケット１１に対向する位置に、スタックガタが０．３ｍｍになるように２１．３ｍｍ×２１．３ｍｍ角で深さが３．０ｍｍの大きさで設けられている。
【００４３】
このキャビティ２１の周囲の仕切り部２２の係合用凹部１３に対向する位置に、高さが１．０ｍｍで幅が９ｍｍの係合用凸部２３が形成されており、この係合用凸部２３のキャビティ２１の端部に向かう側端面はテーパ角が４５°の傾斜面となっている。
【００４４】
また、トレー１０の全体の厚さは８ｍｍであり、１０１．６ｍｍ×１０１．６ｍｍ角の平面サイズであり、周辺部の幅４.９ｍｍ（＝（１０１．６−９１．８）／２）の部分が嵌合部２４を構成する。また、ポケット１１の底面とキャビティ２１の底面との間隔は１．０ｍｍである。
【００４５】
図５は、半導体チップを収納した状態のトレーの構成説明図であり、図５（ａ）はポケット側平面図であり、図５（ｂ）は蓋側平面図である。また、図６（ａ）は、側面図であり、図６（ｂ）は、図５（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った断面図であり、また、図６（ｃ）は、図５（ａ）におけるＢ−Ｂ′を結ぶ一点鎖線に沿った断面図である。さらに、図６（ｄ）は、図５（ａ）におけるＣ−Ｃ′を結ぶ一点鎖線に沿った断面図である。
【００４６】
図７は、スタック状態のトレーの断面図であり、図７（ａ）は図５（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に対応する位置に沿った断面図であり、また、図７（ｂ）は図５（ａ）におけるＣ−Ｃ′を結ぶ一点鎖線に対応する位置に沿った断面図である。図７（ａ）に示すように、係合用凸部２３は係合用凹部１３に食い込むように係合する。また、図７（ｂ）に示すように、係合用凸部２３は係合用凹部１３の存在しないＣ−Ｃ′を結ぶ一点鎖線に沿った位置においては、従来と同様のスタック状態となる。
【００４７】
次に、図８及び図９を参照して、本発明の実施例１のトレーを用いた場合の半導体チップ３０のピックアップ工程を説明する。図８（ａ）に示すように、トレー１０に半導体チップ３０を収納してスタックさせた状態で、振動等によりスタックガタ分だけ位置ズレを起こした場合にも、図８（ｂ）に示すように、半導体チップ３０の乗り上げは発生しない。
【００４８】
図８（ｃ）に示すように、このような状態で上段の蓋側のトレー１０を開けると半導体チップ１０がポケット１１に正常に収納された状態になっている。半導体チップ３０をピックアップするために、トレー１０内の半導体チップ３０のＩＮＤＥＸ３１をピックアップ装置のカメラ４１によって認識する。この時、図８（ｄ）に示すように乗り上げが発生していないので、形状に歪のない画像となり、したがって、ＩＮＤＥＸ３１の位置が正規の位置で観察される。
【００４９】
この状態で、半導体チップ３０をピックアップ装置の吸着コレット４２によって、トレー１０からピックアップする場合、図９（ｅ）に示すように、ＩＮＤＥＸ３１の位置を目印にして吸着コレット４２の位置決めを行う。
【００５０】
次いで、図９（ｆ）に示すように、吸着コレット４２を下降させて半導体チップ３０を吸着したのち、図９（ｇ）に示すように、吸着コレット４２を上昇されることによって、半導体チップ３０が正常にピックアップされることになる。
【００５１】
本発明の実施例１においては、ポケットの周囲に係合用凹部を設けるとともに、キャビティの周囲に係合用凸部を設け、スタック状態において両者がゆとりをもって係合するようにしている。したがって、スタック状態で振動等によりスタックガタだけ移動したとしても、図２で説明したように、乗り上げスペースが生じないので、半導体チップの乗り上げが発生することがなく、ピックアップ工程において、半導体チップの破損等が発生することがない。
【符号の説明】
【００５２】
１，１１，１２  電子デバイス用収納容器
２，２１  収納用凹部
３  仕切り部
４，４１  係合用凹部
５  空間用凹部
６  仕切り部
７，７２  係合用凸部
８  嵌合部
９  電子デバイス
１０，５０  トレー
１１，５１  ポケット
１２，５２  仕切り部
１３  係合用凹部
２１，５３  キャビティ
２２，５４  仕切り部
２３  係合用凸部
２４，５５  嵌合部
３０，５６  半導体チップ
５７  乗り上げスペース
３１、５８  ＩＮＤＥＸ
４１，５９  カメラ
４２，６０  吸着コレット
【図１】
0005678494.tif 000002
【図２】
0005678494.tif 000003
【図３】
0005678494.tif 000004
【図４】
0005678494.tif 000005
【図５】
0005678494.tif 000006
【図６】
0005678494.tif 000007
【図７】
0005678494.tif 000008
【図８】
0005678494.tif 000009
【図９】
0005678494.tif 000010
【図１０】
0005678494.tif 000011
【図１１】
0005678494.tif 000012
【図１２】
0005678494.tif 000013
【図１３】
0005678494.tif 000014
【図１４】
0005678494.tif 000015
【図１５】
0005678494.tif 000016
【図１６】
0005678494.tif 000017