(57)【特許請求の範囲】
【請求項１】
複数の走査線およびデータ線と、
前記走査線およびデータ線に連結されてマトリックス形態に配列された複数の画素が含まれる液晶表示パネルと、
前記液晶表示パネル内に備えられた複数の画素それぞれに書込み制御信号、およびリセット信号を提供する制御信号生成部と、
前記各画素に共通電圧を提供する共通電圧生成部と、
前記各画素にブースティング電圧を提供するブースティング電圧生成部と、
を含み、
前記各画素は、
ゲート電極が走査線に連結され、ソース電極がデータ線に連結される第１薄膜トランジスタと、
ソース電極が第１薄膜トランジスタのドレイン電極に連結され、ゲート電極が書込み制御信号線に連結される第２薄膜トランジスタと、
ゲート電極がリセット制御信号線に連結され、ソース電極が第２薄膜トランジスタのドレイン電極に連結される第３薄膜トランジスタと、
前記第１薄膜トランジスタのドレイン電極と共通電圧との間に備えられるストレージキャパシタと、
第１電極が前記第２薄膜トランジスタのドレイン電極に連結される液晶キャパシタと、
第１電極が前記第３薄膜トランジスタのソース電極に連結されるブースティングキャパシタと、
を含み、
前記液晶キャパシタの第２電極に前記共通電圧が印加され、前記ブースティングキャパシタの第２電極に前記ブースティング電圧が印加され、
前記液晶表示パネルの奇数行に連結された画素には第１ブースティング電圧が印加され、前記液晶表示パネルの偶数行に連結された画素には第２ブースティング電圧が印加されることを特徴とする、液晶表示装置。
【請求項２】
前記第１ブースティング電圧と前記第２ブースティング電圧とは、各サブフレームごとに極性が互いに異なるように印加されることを特徴とする、請求項１に記載の液晶表示装置。
【請求項３】
複数の走査線およびデータ線と、
前記走査線およびデータ線に連結されてマトリックス形態に配列された複数の画素が含まれる液晶表示パネルと、
前記液晶表示パネル内に備えられた複数の画素それぞれに書込み制御信号、およびリセット信号を提供する制御信号生成部と、
前記各画素に共通電圧を提供する共通電圧生成部と、
前記各画素にブースティング電圧を提供するブースティング電圧生成部と、
を含み、
前記各画素は、
ゲート電極が走査線に連結され、ソース電極がデータ線に連結される第１薄膜トランジスタと、
ソース電極が第１薄膜トランジスタのドレイン電極に連結され、ゲート電極が書込み制御信号線に連結される第２薄膜トランジスタと、
ゲート電極がリセット制御信号線に連結され、ソース電極が第２薄膜トランジスタのドレイン電極に連結される第３薄膜トランジスタと、
前記第１薄膜トランジスタのドレイン電極と共通電圧との間に備えられるストレージキャパシタと、
第１電極が前記第２薄膜トランジスタのドレイン電極に連結される液晶キャパシタと、
第１電極が前記第３薄膜トランジスタのソース電極に連結されるブースティングキャパシタと、
を含み、
前記ブースティングキャパシタの第２電極に前記ブースティング電圧が印加され、前記液晶キャパシタの第２電極に位相反転された前記ブースティング電圧が印加されることを特徴とする、液晶表示装置。
【請求項４】
複数の走査線およびデータ線と、
前記走査線およびデータ線に連結されてマトリックス形態に配列された複数の画素が含まれる液晶表示パネルと、
前記液晶表示パネル内に備えられた複数の画素それぞれに書込み制御信号、およびリセット信号を提供する制御信号生成部と、
前記各画素に共通電圧を提供する共通電圧生成部と、
前記各画素にブースティング電圧を提供するブースティング電圧生成部と、
を含み、
前記各画素は、
ゲート電極が走査線に連結され、ソース電極がデータ線に連結される第１薄膜トランジスタと、
ソース電極が第１薄膜トランジスタのドレイン電極に連結され、ゲート電極が書込み制御信号線に連結される第２薄膜トランジスタと、
ゲート電極がリセット制御信号線に連結され、ソース電極が第２薄膜トランジスタのドレイン電極に連結される第３薄膜トランジスタと、
前記第１薄膜トランジスタのドレイン電極と共通電圧との間に備えられる第１キャパシタと、
第１電極が前記第２薄膜トランジスタのドレイン電極に連結される第２キャパシタと、
第１電極が前記第３薄膜トランジスタのソース電極に連結される第３キャパシタと、
を含み、
前記第３キャパシタの第２電極に前記共通電圧が印加され、前記第２キャパシタの第２電極に、前記ブースティング電圧生成部から提供される前記ブースティング電圧が位相反転されたブースティング電圧が印加され、
前記液晶表示パネルの奇数行に連結された画素には、第１ブースティング電圧が位相反転されたブースティング電圧が印加され、前記液晶表示パネルの偶数行に連結された画素には第２ブースティング電圧が位相反転されたブースティング電圧が印加されることを特徴とする、液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特にフィールド順次（Ｆｉｅｌｄ  Ｓｅｑｕｅｎｔｉａｌ）駆動方式の液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ：ＬＣＤ）は、二つの基板の間に注入されている異方性誘電率を持つ液晶物質に電界を印加し、この電界の強さを調節して外部の光源（バックライト）から基板に透過される光の量を調節することで、所望の画像信号を得る表示装置である。
【０００３】
このような液晶表示装置は、携帯が簡便な平板表示装置の中で最も代表的なものであり、このうち薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）をスイッチング素子として利用したＴＦＴ-ＬＣＤが主に利用されている。
【０００４】
液晶表示装置は、一般的に二つの基板のうち一つの基板にレッドＲ、グリーンＧ、ブルーＢの３原色でなるカラーフィルター層を形成し、このカラーフィルター層に透過される量を調節することで所望の画像を表示する。すなわち、既存のカラーフィルター方式の液晶表示装置は、単一光源から照射される光をＲ、Ｇ、Ｂカラーフィルター層に透過させるにあたって、Ｒ、Ｇ、Ｂカラーフィルター層に透過される光の量を調節してＲ、Ｇ、Ｂ色を合成することで、所望の画像を表示する。
【０００５】
しかし、このように単一光源と３色カラーフィルター層を利用して画像を表示する液晶表示装置は、Ｒ、Ｇ、Ｂ各領域ごとにそれぞれ対応する単位画素が必要なので、黒白を表示する場合より３倍多い画素が必要となる。したがって、高解像度の画像を得るためには液晶表示装置パネルの精巧な製造技術が要求される。また、このような液晶表示装置は、基板に別途のカラーフィルター層を形成しなければならないような製造上の煩わしさがあり、かつカラーフィルター自体の光透過率が低いために輝度が低くなるという欠点がある。このような欠点を解消するような方案としてフィールド順次（Ｆｉｅｌｄ  Ｓｅｑｕｅｎｔｉａｌ）駆動方式の液晶表示装置が提案された。
【０００６】
フィールド順次駆動方式の液晶表示装置は、Ｒ、Ｇ、Ｂ各色の独立された光源を周期的に順次点灯し、その点灯周期に同期して各画素に対応する色信号を加えることで、フルカラー（Ｆｕｌｌ  Ｃｏｌｏｒ）の画像を得るものである。フィールド順次駆動方式を用いる場合には、一つの画素をＲ、Ｇ、Ｂ単位画素に分割せずに一つの画素にＲ、Ｇ、Ｂバックライトから出力されるＲ、Ｇ、Ｂ３原色の光を時分割的に順次表示することによって目の残像效果を利用して画像を表示することができる。すなわち、フィールド順次駆動方式の液晶表示装置は、カラーフィルターがなく、赤色Ｒ、緑色Ｇ、青色Ｂの色を順次発光する順次バックライトを備える。
【０００７】
また、このようなフィールド順次駆動方式の液晶表示装置は、一般的にデジタル方式で駆動されるが、これは一つのフィールドフレームを少なくとも三つ以上のサブフレームに時分割し、それぞれのサブフレームで赤色光、緑色光および青色光を順次ディスプレイして色を表示するようになる。この時、サブフレームはそれぞれの液晶セルアレイをアドレッシングする区間、液晶セルを印加された映像信号に充電させる区間、バックライトが光を照射する区間、および液晶セルをリセットする区間に区分される。すなわち、すべてのセル（特に、最後にアドレッシングされる液晶セル）に映像信号入力が完了した後、バックライトが光を照射することができるような構造を持っている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０００−１９３９３７号公報
【特許文献２】韓国公開特許第２００８−００７３９５３号公報
【特許文献３】韓国登録特許第０６８５８１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上記のような構造によって従来のフィールド順次駆動方式の場合、一つのフレームが三つのサブフレームに分けられた状態で、すべての画素に映像データを伝達する時間が必要なので、実際に明るさを表現することができる時間において制限を受けることになる。すなわち、従来のフィールド順次駆動方式の液晶表示装置は、各画素に信号を伝達（Ａｄｄｒｅｓｓｉｎｇ）し、その信号によって液晶が完全に駆動された後に光を照射しなければならないので、例えば光が照射される時間をより長くするための別途の液晶セルの構造およびその駆動方法が必要とされるという問題がある。
【００１０】
本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、フィールド順次駆動方式において光が照射される時間をより長くすることが可能な、新規かつ改良された液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明のある観点によれば、複数の走査線およびデータ線と、上記走査線およびデータ線に連結されてマトリックス形態に配列された複数の画素が含まれる液晶表示パネルと、上記液晶表示パネル内に備えられた複数の画素それぞれに書込み制御信号、およびリセット信号を提供する制御信号生成部と、上記各画素に共通電圧を提供する共通電圧生成部と、上記各画素にブースティング電圧を提供するブースティング電圧生成部と、を含む液晶表示装置が提供される。
【００１２】
また、上記各画素は、ゲート電極が走査線に連結され、ソース電極がデータ線に連結される第１薄膜トランジスタと、ソース電極が第１薄膜トランジスタのドレイン電極に連結され、ゲート電極が書込み制御信号線に連結される第２薄膜トランジスタと、ゲート電極がリセット制御信号線に連結され、ソース電極が第２薄膜トランジスタのドレイン電極に連結される第３薄膜トランジスタと、上記第１薄膜トランジスタのドレイン電極と共通電圧との間に備えられるストレージキャパシタと、第１電極が上記第２薄膜トランジスタのドレイン電極に連結される液晶キャパシタと、第１電極が上記第３薄膜トランジスタのソース電極に連結されるブースティングキャパシタと、を含んでいてもよい。
【００１３】
また、上記液晶キャパシタの第２電極に上記共通電圧が印加され、上記ブースティングキャパシタの第２電極に上記ブースティング電圧が印加されてもよい。
【００１４】
また、上記各画素に印加される上記ブースティング電圧は、液晶表示パネルの奇数行および偶数行別に同一に印加されてもよい。
【００１５】
また、上記奇数行に連結された画素には第１ブースティング電圧が印加され、上記偶数行に連結された画素には第２ブースティング電圧が印加されてもよい。
【００１６】
また、上記第１ブースティング電圧と上記第２ブースティング電圧とは、各サブフレームごとに極性が互いに異なるように印加されてもよい。
【００１７】
また、上記ブースティングキャパシタの第２電極に上記ブースティング電圧が印加され、上記液晶キャパシタの第２電極に位相反転された上記ブースティング電圧が印加されてもよい。
【００１８】
また、上記ブースティングキャパシタの第２電極に上記共通電圧が印加され、上記液晶キャパシタの第２電極に位相反転された上記ブースティング電圧が印加されてもよい。
【発明の効果】
【００１９】
本発明によれば、フィールド順次駆動方式において光が照射される時間をより長くすることができる。
【００２０】
より具体的には、本発明によれば、特定色の光にあたる映像データがストレージキャパシタに格納されるうちに、前段階の異なる色の光を引き続きバックライトを介して照射し、輝度の向上を具現することができ、かつフィールド順次駆動方式に適する液晶セルの画素構造を提案することで、多様な反転駆動が可能であるという効果がある。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態に係る液晶表示装置の構成を示すブロック図である。
【図２Ａ】本発明の実施形態に係る画素回路の実施例の等価回路図である。
【図２Ｂ】本発明の実施形態に係る画素回路の実施例の等価回路図である。
【図２Ｃ】本発明の実施形態に係る画素回路の実施例の等価回路図である。
【図３】図２に示された画素に印加される信号のタイミングを示すタイミング図である。
【図４】本発明の実施形態に係るフィールド順次駆動方式の液晶表示装置の動作タイミング図である。
【発明を実施するための形態】
【００２２】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書および図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２３】
図１は、本発明の実施形態に係る液晶表示装置の構成を示すブロック図である。図１を参照すると、本発明の実施形態に係る液晶表示装置は、液晶表示パネル１００と、走査駆動部２００と、データ駆動部３００と、階調電圧発生部４００と、タイミング制御器５００と、Ｒ、Ｇ、Ｂ光を出力する発光ダイオード６００ａ、６００ｂ、６００ｃと、光源制御器７００とを含む。
【００２４】
また、本発明の実施形態の場合、液晶表示パネル１００内に備えられた複数の画素１１０にそれぞれ書込み制御信号（Ｗ１〜Ｗｎ）、およびリセット信号（Ｒ１〜Ｒｎ）を提供する制御信号生成部８００と、各画素１１０に共通電圧Ｖｃｏｍを提供する共通電圧生成部９００と、各画素１１０にブースティング電圧（Ｖｂ１またはＶｂ２）を提供するブースティング電圧生成部９１０がさらに含まれる。ここで、本発明の実施形態に係るブースティング電圧とは、各画素における画素電圧を決定する役目を果たすものである。また、画素電圧は、データラインに印加されるデータ電圧がブースティング電圧によってブースティングされることによって最終決定される。
【００２５】
液晶表示パネル１００は、複数の走査線（Ｓ１-Ｓｎ）およびデータ線（Ｄ１-Ｄｍ）と、これらに連結されており、行と列の形態に配列された複数の画素１１０とを含む。画素１１０は、走査線およびデータ線に連結された第１薄膜トランジスタ（図示せず）と、これらに連結された液晶キャパシタＣｌｃ、ストレージキャパシタＣｓｔとを含み、また、本発明の実施形態の場合、液晶キャパシタに連結されるブースティングキャパシタＣｂと、液晶キャパシタおよびストレージキャパシタの間に連結された第２薄膜トランジスタ（図示せず）と、ブースティングキャパシタに連結された第３薄膜トランジスタ（図示せず）とがさらに含まれて構成される。
【００２６】
液晶キャパシタＣｌｃは、各画素の画素電極（図示せず）と共通電極（図示せず）を二つの電極にして、二つの電極の間の液晶層は誘電体として機能する。画素電極は、第１薄膜トランジスタのドレイン電極に連結され、共通電極は共通電圧生成部９００から提供する共通電圧Ｖｃｏｍの印加を受けることができる。
【００２７】
また、ストレージキャパシタＣｓｔは、下部電極（図示せず）と画素電極が重畳されてなるが、下部電極は共通電極と電気的に連結されて共通電圧Ｖｃｏｍが印加されうる。ただし、本発明の実施形態の場合、液晶キャパシタＣｌｃに連結されるブースティングキャパシタＣｂは、画素電極とブースティング電圧が印加されるストレージライン（図示せず）が重畳されてなるもので、ストレージラインには、上述したようにブースティング電圧生成部９１０から提供されるブースティング電圧Ｖｂ１またはＶｂ２が印加される。
【００２８】
ここで、第２薄膜トランジスタは、上述した制御信号生成部８００から出力されるリセット信号（Ｒ１〜Ｒｎ）によってオンオフが制御され、第３トランジスタは、書込み制御信号（Ｗ１〜Ｗｎ）によってオンオフが制御されることを特徴とする。なお、画素の具体的な構成および動作については、図３および図４を参照してより詳細に説明する。
【００２９】
また、走査駆動部２００は走査線（Ｓ１-Ｓｎ）に順次走査信号を印加し、走査信号が印加された走査線にゲート電極が連結される各画素の第１薄膜トランジスタをターンオンさせる。
【００３０】
階調電圧発生部４００は、Ｒ、Ｇ、Ｂデータにあたる大きさを持つ階調電圧を生成してデータ駆動部３００に供給する。データ駆動部３００は、階調電圧発生部４００によって出力される階調電圧を該データ線に印加する。
【００３１】
タイミング制御器５００は、外部のグラフィック制御器（図示せず）からＲ、Ｇ、Ｂ映像信号（Ｒ、Ｇ、ＢＤａｔａ）、およびこれの表示を制御する入力制御信号、例えば、垂直同期信号Ｖｓｙｎｃと水平同期信号ＨｙＳｎｃなどの提供を受ける。
【００３２】
タイミング制御器５００は、入力映像信号（Ｒ、Ｇ、ＢＤａｔａ）と入力制御信号を基礎として映像信号（Ｒ、Ｇ、ＢＤａｔａ）を液晶表示パネル１００の動作条件に合うように適切に処理してゲート制御信号Ｓｇおよびデータ制御信号Ｓｄ、光源制御信号Ｓｂなどを生成した後、ゲート制御信号Ｓｇを走査駆動部２００に送り出し、データ制御信号Ｓｄをデータ駆動部３００に送り出し、処理した映像信号（Ｒ、Ｇ、ＢＤａｔａ）は階調電圧発生部４００に送り出して光源制御信号Ｓｂを光源制御器７００に送り出す。
【００３３】
発光ダイオード（６００ａ、６００ｂ、６００ｃ）はそれぞれＲ、Ｇ、Ｂにあたる光を液晶表示パネル１００に出力し、光源制御器７００は発光ダイオード（６００ａ、６００ｂ、６００ｃ）の点灯（ＯＮ／ＯＦＦ）を制御する。
【００３４】
図２Ａ〜図２Ｃは、本発明の実施形態に係る画素回路の実施例の等価回路図である。なお、説明の便宜のために図２Ａ〜図２Ｃでは、ｎ番目の走査線Ｓｎがｍ番目のデータ線に接続された画素を例として説明する。図２Ａ〜図２Ｃを参照すると、各画素は、ゲート電極が走査線Ｓｎに連結され、ソース電極がデータ線Ｄｍに連結される第１薄膜トランジスタＴＲ１と、ソース電極が第１薄膜トランジスタＴＲ１のドレイン電極に連結され、ゲート電極が書込み制御信号線Ｗｎに連結される第２薄膜トランジスタＴＲ２と、ゲート電極がリセット制御信号線Ｒｎと電気的に連結され、ソース電極が第２薄膜トランジスタのドレイン電極に連結される第３薄膜トランジスタと、第１薄膜トランジスタＴＲ１のドレイン電極と共通電圧Ｖｃｏｍとの間に備えられるストレージキャパシタＣｓｔとを含んで構成される。
【００３５】
また、それぞれの画素回路の実施例では図示されたように液晶キャパシタＣｌｃおよびブースティングキャパシタＶｂがさらに備えられるが、液晶キャパシタＣｌｃおよびブースティングキャパシタＶｂに印加される電圧が図２Ａ〜図２Ｃに示された画素回路の実施例ごとに異なる。
【００３６】
まず、図２Ａに示された画素回路の実施例の場合、液晶キャパシタＣｌｃは、第２薄膜トランジスタＴＲ２のドレイン電極と共通電圧Ｖｃｏｍとの間に備えられ、ブースティングキャパシタＣｂは第３薄膜トランジスタＴＲ３のソース電極とブースティング電圧（Ｖｂ１またはＶｂ２）の間に備えられる。すなわち、図２Ａの画素回路の実施例では液晶キャパシタＣｌｃの第２電極に印加される電圧が第１電圧源、すなわち、共通電圧Ｖｃｏｍであり、ブースティングキャパシタＣｂの第２電極に印加される電圧が第２電圧源、すなわち、ブースティング電圧（Ｖｂ１またはＶｂ２）になるのである。このとき、各画素に印加されるブースティング電圧（Ｖｂ１、Ｖｂ２）は、奇数および偶数行別に同一に印加されることを特徴とし、奇数行に連結された画素には第１ブースティング電圧Ｖｂ１が印加され、偶数行に連結された画素には第２ブースティング電圧Ｖｂ２が印加される。
【００３７】
次に、図２Ｂに示された画素回路の実施例では、ブースティングキャパシタＣｂは図２Ａと同様に、第３薄膜トランジスタＴＲ３のソース電極とブースティング電圧（Ｖｂ１またはＶｂ２）の間に備えられるが、液晶キャパシタＣｌｃの第２電極に共通電圧Ｖｃｏｍでない位相反転されたブースティング電圧（Ｖｂ１'またはＶｂ２'）が印加されることを特徴とする。
【００３８】
最後に、図２Ｃに示された画素回路の実施例では、ブースティングキャパシタＣｂの第２電極には第１電圧源、すなわち、共通電圧Ｖｃｏｍが印加されて、液晶キャパシタＣｌｃの第２電極には位相反転されたブースティング電圧（Ｖｂ１'またはＶｂ２'）が印加されることを特徴とする。
【００３９】
図３は、図２Ａ〜図２Ｃに示された画素回路に印加される信号のタイミングを示すタイミング図である。ただし、図３では図２Ａ〜図２Ｃの各画素回路の実施例別に異なるように印加される共通電圧およびブースティング電圧を除いた信号のタイミングのみに対して説明する。以下、図２Ａ〜図２Ｃおよび図３を参照して本発明の実施形態に係る各画素（画素回路）の動作について説明する。
【００４０】
まず、フレーム開始信号ＶｓｙｎｃによってＲ、Ｇ、Ｂ光の中で一つを開始するためのサブフレーム開始信号（Ｖｓｕｂ_ｓｙｎｃ）が開始される。一番目の行の画素に印加されるべき映像データが用意され、一番目の行の走査信号Ｓ１が活性化される。
【００４１】
一番目の行のゲート信号Ｓ１に応じて一番目の行に電気的に連結された各画素の第１薄膜トランジスタＴＲ１が'ＯＮ'状態になることで、映像データはストレージキャパシタＣｓｔに格納される。同じ方法で順次に最後のゲート信号Ｓｎが活性化されれば、液晶表示パネルにあるすべての画素のストレージキャパシタＣｓｔに映像信号の送信が完了される。
【００４２】
次に、液晶表示パネルに備えられたすべての画素の液晶を同時または順次にリセットするようになる。ここで、液晶をリセットするということは画素電極に残されている電荷を共通電極へ流し送ることを意味し、等価回路的には各画素の第３薄膜トランジスタＴＲ３にリセット信号Ｒを印加してこれを'ＯＮ'させることを意味する。
【００４３】
最後に、液晶表示パネルにあるすべての画素に書込み制御信号Ｗを印加すれば、第２薄膜トランジスタＴＲ２が'ＯＮ'になりつつ、ストレージキャパシタＣｓｔに格納されていた映像信号が液晶キャパシタＣｌｃおよびブースティングキャパシタＣｂに送信されるようになる。すなわち、ストレージキャパシタＣｓｔに格納されたそれぞれの映像信号が各画素の液晶キャパシタＣｌｃに伝達された以後、該当される色相のバックライトが点灯されることで使用者の目に正確な映像を示すことができるようになる。
【００４４】
しかし、ストレージキャパシタＣｓｔに格納された電圧が書込み制御信号Ｗの印加によって液晶キャパシタＣｌｃおよびブースティングキャパシタＣｂに伝達されるとき、電圧降下が発生されるという問題があり、このような電圧降下によって正確な階調表現ができないという短所がある。
【００４５】
そこで、本発明の実施形態ではこのような短所を解消するために、ブースティングキャパシタＣｂにブースティング電圧を印加するか、または液晶キャパシタＣｌｃに位相が反転されたブースティング電圧を印加することで、ストレージキャパシタＣｓｔに格納された電圧伝達のとき発生される電圧降下を補償することができるということを特徴とする。上記電圧降下が補償されることによって、本発明の実施形態に係る液晶表示装置は、フィールド順次駆動方式において光が照射される時間をより長くすることができる。
【００４６】
図４は、本発明の実施形態に係るフィールド順次駆動方式の液晶表示装置の動作タイミング図である。ただし、図４では前の図２Ａ〜図２Ｃの実施例に対応してそれぞれ異なるように印加される共通電圧Ｖｃｏｍ、ブースティング電圧（Ｖｂ１、Ｖｂ２）、位相反転されたブースティング電圧（Ｖｂ１'、Ｖｂ２'）のタイミング図を含めて説明する。
【００４７】
さらに、図４は一つの実施形態としてＲ光を照射するためのタイミングについて説明する。なお、残りのＧ光およびＢ光をも同一のタイミングによって照射される。また図４に例示されたフィールド順次駆動方式の液晶表示装置は、Ｒ、Ｇ、Ｂ光の手順で順次照射されるという仮定下で説明する。
【００４８】
まず、't１'アドレッシング時間の間、各走査線を順次アドレッシングしながら各走査線と電気的に連結された各画素のストレージキャパシタＣｓｔにＲ光に該当する映像データを入力する。次に't２'ホールド時間は、最後のゲートラインと電気的に連結された画素のストレージキャパシタに映像データが書き込まれる時間と前段階の光（図４ではＢ光）を充分に照射するためにバックライトを'ＯＮ'させる時間の間隔である。't２'ホールド時間の最小間隔は、最後のゲートラインと電気的に連結された画素のストレージキャパシタに映像データが書き込まれる時間になり、最大時間は設計によって変わることがある。
【００４９】
以後、't２'ホールド時間が経った後、液晶表示パネルのすべての画素を't３'リセット時間の間リセットさせる。このとき't３'リセット開始前にＢ光のバックライトの照射を終了するようになる。次に、液晶表示パネルのすべての画素に対して't４'書込み時間の間、Ｒ光映像データで書き込まれるようになる。このとき、各画素のストレージキャパシタＣｓｔに蓄積された電荷が液晶キャパシタＣｌｃおよびブースティングキャパシタＣｂに送信されるようになり、't４'書込み時間後にＲ光にあたるバックライトが光を照射することでＲ光の照射が始まる。
【００５０】
しかし、上述したようにストレージキャパシタＣｓｔに格納された電圧が書込み制御信号（Ｗ１〜Ｗｎ）の印加によって液晶キャパシタＣｌｃおよびブースティングキャパシタＣｂに伝達されるとき、電圧降下が発生されるという問題があり、このような電圧降下によって正確な階調表現にならないことがあるという短所がある。
【００５１】
そこで、本発明の実施形態に係る画素回路の第１実施例では、図２Ａおよび図４の（ａ）波形を参照すれば、't４'書込み時間後にブースティング電圧（Ｖｂ１またはＶｂ２）を印加することで短所を解消することができる。すなわち、ライン反転（ｌｉｎｅ  ｉｎｖｅｒｓｉｏｎ）駆動方式で駆動されることを仮定するとき、奇数番目の行に陽（＋）（Ｐｏｓｉｔｉｖｅ  ｌｅｖｅｌ）のデータが印加される場合であれば、奇数番目の行にはすべて同一に陽（＋）の値を持つ第１ブースティング電圧Ｖｂ１が各画素のブースティングキャパシタＣｂの第２電極に印加されて液晶キャパシタＣｌｃに格納される画素電圧が一定にブースティングされることで、電圧降下による問題を補償できるようになるのである。
【００５２】
同様に、偶数番目の行に陰（−）（Ｎｅｇａｔｉｖｅ  ｌｅｖｅｌ）のデータが印加される場合であれば、偶数番目の行にはすべて同一に陰（−）の値を持つ第２ブースティング電圧Ｖｂ２が各画素のブースティングキャパシタＣｂの第２電極に印加されて液晶キャパシタＣｌｃに格納される画素電圧が一定にブースティングされることで、電圧降下による問題を補償するようになる。ただし、ブースティング電圧（Ｖｂ１、Ｖｂ２）は、示されたように't１'アドレッシング時間および't２'ホールド時間に対応して印加されることが望ましく、共通電圧Ｖｃｏｍは図示されたようにＤＣ電圧に印加されうる。
【００５３】
また、本発明の実施形態に係る画素回路の第２実施例では、図２Ｂおよび図４の（ｂ）波形を参照すれば、本発明の実施形態に係る画素回路の第１実施例と比較すると、より小さいデータ電圧を利用して液晶に印加される画素電圧をさらに大きくするためのもので、位相が反転されたブースティング電圧（Ｖｂ１'、Ｖｂ２'）が液晶キャパシタＣｌｃの第２電極に印加されることを特徴とする。すなわち、液晶キャパシタに格納される画素電圧の電圧範囲を最大化するために、ライン反転駆動方式で駆動されることを仮定するとき、奇数番目の行に陽（＋）のデータが印加される場合であれば、奇数番目の行にはすべて同じく陽（＋）の値を持つ第１ブースティング電圧Ｖｂ１が各画素のブースティングキャパシタＣｂの第２電極に印加され、反対に位相が反転された、すなわち、陰（−）の値を持つ第１'ブースティング電圧Ｖｂ１'が液晶キャパシタＣｌｃの第２電極に印加されることで、電圧降下による問題を補償することができるようになる。ただし、位相反転されたブースティング電圧（Ｖｂ１'、Ｖｂ２'）は、図示されたように't３'リセット時間および't４'書込み時間に対しても印加されることが可能である。
【００５４】
また、本発明の実施形態に係る画素回路の第３実施例では、図２Ｃおよび図４の（ｃ）波形を参照すれば、本発明の実施形態に係る画素回路の第１、２実施例と比較すると、位相が反転されたブースティング電圧（Ｖｂ１'、Ｖｂ２'）が液晶キャパシタＣｌｃの第２電極に印加され、ブースティングキャパシタＣｂの第２電極には共通電圧Ｖｃｏｍが印加されることを特徴とする。すなわち、ライン反転駆動方式で駆動されることを仮定するとき、奇数番目の行に陽（＋）のデータが印加される場合であれば、奇数番目の行にはすべて同一に陰（−）の値を持つ位相反転された第１ブースティング電圧Ｖｂ１'が液晶キャパシタＣｌｃの第２電極に印加されることで、電圧降下による問題を補償することができるようになる。ただし、位相反転されたブースティング電圧（Ｖｂ１'、Ｖｂ２'）は図示されたように't３'リセット時間および't４'書込み時間に対しても印加されることが可能である。
【００５５】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【符号の説明】
【００５６】
１００    液晶表示パネル
２００    走査駆動部
３００    データ駆動部
４００    階調電圧発生部
５００    タイミング制御器
６００ａ、６００ｂ、６００ｃ  発光ダイオード
７００    光源制御器
【図１】
0005694739.tif 000002
【図２Ａ】
0005694739.tif 000003
【図２Ｂ】
0005694739.tif 000004
【図２Ｃ】
0005694739.tif 000005
【図３】
0005694739.tif 000006
【図４】
0005694739.tif 000007