(57)【特許請求の範囲】
【請求項１】
電源電圧に応じて発振周波数が変化する発振部と、
前記発振部に接続される抵抗値を可変させて前記発振周波数を制御する可変抵抗部と、  前記電源電圧と接地電位との間にダイオード素子と容量素子を直列に接続し、ダイオード素子と容量素子との間から前記電源電圧に応じた制御電圧を取り出す構成であり、さらに容量素子に並列に初期化スイッチを接続し、任意または所定のタイミングで入力する初期化信号により初期化スイッチをオンとして容量素子の電荷を放電し、初期化スイッチオフ時に前記電源電圧に応じた制御電圧を出力できる状態とした後に前記初期化スイッチをオフとする初期化手段を含む制御電圧発生部と
を備え、前記初期化スイッチのオフ期間に、前記電源電圧が低下すれば前記可変抵抗部の抵抗値を高くし、前記電源電圧が上昇すれば前記可変抵抗部の抵抗値を低くする制御電圧によって前記発振周波数を安定化する構成である
ことを特徴とする発振回路。
【請求項２】
請求項１に記載の発振回路において、
前記並列接続の初期化スイッチと容量素子は、初期化信号によりオンオフするスイッチングトランジスタとその寄生容量である
ことを特徴とする発振回路。
【請求項３】
請求項１に記載の発振回路において、
前記初期化手段は、前記発振部の出力信号を前記初期化信号として前記制御電圧発生部の初期化スイッチに入力する構成である
ことを特徴とする発振回路。
【請求項４】
請求項１に記載の発振回路において、
前記初期化手段は、前記発振部の出力信号の分周信号を前記初期化信号として前記制御電圧発生部の初期化スイッチに入力する構成である
ことを特徴とする発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源電圧の変動に応じて負荷容量を制御し、発振周波数を安定化させる発振回路に関する。
【背景技術】
【０００２】
図５は、従来の発振回路の構成例を示す（特許文献１）。
図５において、遅延回路を構成するインバータ３０に、トランジスタＰ５３とＮ５３からなる電圧制御型電流源部６０によって電源電圧依存性のない定電流Ｉ３１とＩ３２を供給し、インバータ３０の出力端子に容量素子Ｃ５１，Ｃ５２およびスイッチング用トランジスタＰ５５とＮ５５からなる負荷容量部６０を接続し、制御電圧発生部１０において電源電圧ＶDDまたは共通電位ＶSSからそれぞれ一定の電圧差を有する制御電圧ＶBP，ＶBNを生成し、これらの制御電圧に応じて負荷容量部６０の容量素子の充放電時に電圧の変動幅を一定に保ち、遅延回路の遅延時間を電源電圧に依存せず一定に保持する構成である。このような遅延回路により構成された発振回路は、電源電圧の変動に対して安定した発振周波数が得られる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−２８５０３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図５に示す発振回路の制御電圧発生部１０は、ダイオード接続トランジスタ（Ｐ５１，Ｐ５２、Ｎ５１，Ｎ５２）と抵抗素子（Ｒ５１，Ｒ５２）を直列接続した構成により、電源電圧の変動をモニタし、それに応じた制御電圧ＶBP，ＶBNを生成する構成である。そのため、所定の直流電流が流れ、マイクロファラッドレベルの容量素子に蓄えられた電荷を電源とする場合に、動作させることができなかった。
【０００５】
本発明は、マイクロファラッドレベルの容量で供給する電源を用い、電流供給が小さくかつ電圧変動が大きい電源電圧に対して、安定した発振周波数を得ることができる発振回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、電源電圧に応じて発振周波数が変化する発振部と、発振部に接続される抵抗値を可変させて発振周波数を制御する可変抵抗部と、電源電圧と接地電位との間にダイオード素子と容量素子を直列に接続し、ダイオード素子と容量素子との間から電源電圧に応じた制御電圧を取り出す構成であり、さらに容量素子に並列に初期化スイッチを接続し、任意または所定のタイミングで入力する初期化信号により初期化スイッチをオンとして容量素子の電荷を放電し、初期化スイッチオフ時に電源電圧に応じた制御電圧を出力できる状態とした後に初期化スイッチをオフとする初期化手段を含む制御電圧発生部とを備え、初期化スイッチのオフ期間に、電源電圧が低下すれば可変抵抗部の抵抗値を高くし、電源電圧が上昇すれば可変抵抗部の抵抗値を低くする制御電圧によって発振周波数を安定化する構成である。
【０００７】
本発明の発振回路において、並列接続の初期化スイッチと容量素子は、初期化信号によりオンオフするスイッチングトランジスタとその寄生容量である。
【０００８】
本発明の発振回路において、初期化手段は、発振部の出力信号を初期化信号として制御電圧発生部の初期化スイッチに入力する構成である。
【０００９】
本発明の発振回路において、初期化手段は、発振部の出力信号の分周信号を初期化信号として制御電圧発生部の初期化スイッチに入力する構成である。
【発明の効果】
【００１０】
本発明の発振回路は、制御電圧発生部の直流電流を、初期化時を除きゼロ化することができ、消費電流を低減できるので、例えばマイクロファラッドレベルの容量素子から電荷が供給される電源でも動作させることができる。したがって、振動発電素子や太陽電池から生成される微小な電流でも、容量に蓄積することで、本発明の発振回路を動作させることができる。また、電源部の発電量を大きくする必要がないので、発電素子や蓄電用容量の体積を小さくすることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の発振回路の実施例１の構成を示す図である。
【図２】実施例１の発振回路の動作例を示すタイムチャートである。
【図３】本発明の発振回路の実施例２の構成を示す図である。
【図４】本発明の発振回路の実施例３の構成を示す図である。
【図５】従来の発振回路の構成例を示す図である。
【発明を実施するための形態】
【実施例１】
【００１２】
図１は、本発明の発振回路の実施例１の構成を示す。
図１において、実施例１の発振回路は、発振部１００、可変抵抗部２００および制御電圧発生部３００により構成される。
【００１３】
発振部１００は、図５に示す従来の発振回路におけるインバータ３０に相当し、ここではＮＡＮＤ回路１０１、インバータ１０２、インバータ１０３をループ接続したリングオシレータを示す。ＮＡＮＤ回路１０１の一方の入力端子に許可信号が入力して発振動作を開始し、発振信号がインバータ１０３の出力から分岐して出力端子に取り出される。なお、図５に示す電流源などは省略している。
【００１４】
可変抵抗部２００は、図５に示す従来の負荷容量部６０に相当し、ここでは容量素子２０１と可変抵抗素子２０２を直列接続した構成を示す。なお、可変抵抗素子２０２は、図５に示すスイッチングトランジスタであるＭＯＳＦＥＴのソース・ドレイン間抵抗を用いることができる。当該スイッチングトランジスタを制御電圧発生部３００から入力する制御電圧により制御することにより、可変抵抗素子２０２の抵抗値が制御される。
【００１５】
制御電圧発生部３００は、図５に示す従来の制御電圧発生部１０を改良したものである。電源端子と接地端子との間にダイオード素子３０１と容量素子３０２を直列接続し、容量素子３０２に初期化スイッチ３０３を並列接続した構成であり、ダイオード素子３０１と容量素子３０２との間から可変抵抗部２００の可変抵抗素子２０２を制御する制御電圧を出力する。なお、ダイオード素子３０１は、図５に示す従来の制御電圧発生部１０のダイオード接続トランジスタと同等である。また、初期化スイッチ３０３をスイッチングトランジスタで構成する場合、その寄生容量を容量素子３０２として利用し、容量素子３０２を省略した構成としてもよい。
【００１６】
本構成では、初期化信号がHigh状態で初期化スイッチ３０３がオンになる期間以外、すなわち初期化信号がLow 状態のときは直流電流が流れないので、電流供給が小さくかつ電圧変動が大きい電源電圧に対して、安定した発振周波数を得ることができる。以下、実施例１の発振回路において、電源電圧に応じて発振周波数が所定の範囲に安定化する動作について、図２を参照して説明する。
【００１７】
初期化信号がLow 状態で、初期化スイッチ３０３がオフのとき、制御電圧発生部３００が出力する制御電圧は、電源電圧からダイオード素子３０１の閾値電圧だけ降下した電圧に設定され、電源電圧の変動に対応する制御電圧が可変抵抗部２００に出力される。しかし、このままでは、容量素子３０２に電荷が蓄積して電源電圧の変動に応じた制御電圧が得られなくなるので、定期的に初期化信号をHigh状態にすることにより初期化スイッチ３０３をオンとし、容量素子３０２を接地電位に接続して蓄積した電荷を放電する。このとき、制御電圧発生部３００から出力される制御電圧は接地電位となり、可変抵抗部２００は所定の抵抗値に設定され、発振部１００も所定の発振周波数に設定される。
【００１８】
初期化信号がLow 状態になると初期化スイッチ３０３がオフとなり、制御電圧発生部３００の制御電圧は接地電位から、電源電圧からダイオード素子３０１の閾値電圧だけ降下した電圧になるまで上昇する。このとき、可変抵抗部２００の抵抗値は減少し、これに応じて発振部１００は電源電圧に対応する発振周波数まで低下する。このように、初期化信号を適切な間隔でHigh状態とすることにより、発振周波数を電源電圧の変動に応じた所定の範囲内に制御することができる。
【実施例２】
【００１９】
図３は、本発明の発振回路の実施例２の構成を示す。
図３において、実施例２の発振回路は、実施例１の発振部１００の出力端子の出力信号（発振信号）を、初期化信号として制御電圧発生部３００の初期化スイッチ３０３に入力し、制御電圧をリセットする構成である。これにより、発振部１００の出力信号の遷移のタイミングで、可変抵抗部２００の容量値が初期化され、発振周波数が所定の範囲内に制御される。本構成では、初期化信号を生成する回路が不要のため、回路面積および消費電力の低減が可能になる。
【実施例３】
【００２０】
図４は、本発明の発振回路の実施例３の構成を示す。
図４において、実施例３の発振回路は、実施例２の発振部１００の出力端子の出力信号（発振信号）を分周回路４００を介して分周し、その分周信号を初期化信号として制御電圧発生部３００の初期化スイッチ３０３に入力する構成である。これにより、単位時間当たりに初期化する回数を低減できるため、実施例２の構成に比べて消費電力の低減が可能である。
【符号の説明】
【００２１】
１００  発振部
１０１  ＮＡＮＤ回路
１０２，１０３  インバータ
２００  可変抵抗部
２０１  容量素子
２０２  可変抵抗素子
３００  制御電圧発生部
３０１  ダイオード素子
３０２  容量素子
３０３  初期化スイッチ
【図１】
0005738750.tif 000002
【図２】
0005738750.tif 000003
【図３】
0005738750.tif 000004
【図４】
0005738750.tif 000005
【図５】
0005738750.tif 000006