(57)【特許請求の範囲】
【請求項１】
入力端子を介して直流電圧を入力し交流出力ノードを通して共振による交流電流を出力する第１変換部と、前記交流出力ノードから交流電流を入力し出力端子を介して直流電圧を出力する第２変換部と、これら第１変換部と第２変換部を制御する変換制御回路とから構成され、
前記第１変換部は、
前記入力端子の一端と前記交流出力ノードとの間に直列に接続されたタップ付インダクタおよび共振キャパシタと、
前記タップ付インダクタのタップと前記入力端子の他端との間に接続された主スイッチング素子と、
前記主スイッチング素子と並列に接続されたキャパシタおよびダイオードとを備え、
前記第２変換部は、
前記交流出力ノードと前記入力端子の他端との間に電流を双方向に流し得る電流経路を形成し、当該電流経路に流れる交流電流に対し少なくとも一方向の電流の通電幅を制御可能な電流制御回路と、
前記出力端子間に設けられた出力キャパシタと、
前記電流制御回路が電流を遮断している期間、当該遮断された向きの電流を整流して前記出力キャパシタに流す整流回路とを備え、
前記変換制御回路は、前記主スイッチング素子を一定の周波数とデューティ比を持つ駆動信号により駆動するとともに、前記出力端子間の検出電圧に基づいて前記電流制御回路の通電幅を制御することを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記電流制御回路は、逆導通性を持つ第１スイッチング素子と第２スイッチング素子が中間ノードを挟んで互いに逆向きに直列接続された構成を備え、
前記整流回路は、前記電流制御回路の両端から前記出力端子の一端に至る経路にそれぞれ順方向にダイオードを備え、前記中間ノードと前記出力端子の他端とが接続された構成の全波整流回路であることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記整流回路を構成するダイオードのうち前記交流出力ノードから前記出力端子の一端に至る経路に順方向に設けられたダイオードと並列に、前記出力端子の一端から前記交流出力ノードの向きに電流を流す回生用スイッチング素子を備えたことを特徴とする請求項２記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記電流制御回路は、逆導通性を持つスイッチング素子から構成され、
前記整流回路は、前記電流制御回路の一端から前記出力端子の一端に至る経路にダイオードを備え、前記電流制御回路の他端と前記出力端子の他端とが接続された構成の半波整流回路であることを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記整流回路を構成するダイオードと並列に、前記出力端子の一端から前記交流出力ノードの向きに電流を流す回生用スイッチング素子を備えたことを特徴とする請求項４記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記スイッチング素子はＭＯＳトランジスタから構成されていることを特徴とする請求項１ないし５の何れかに記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共振電流を利用して電圧を変換するＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
電源の小型化のためには高周波動作が必要となる。しかし、高周波動作をさせるとスイッチング損失が大きくなり電源の効率を低下させる。また、スイッチング素子を冷却するために大きいヒートシンクが必要になり、システムのサイズとコストを増加させる。
【０００３】
図１２に示すＥ級ＤＣ−ＤＣコンバータ１は、直流電源２から入力した電圧Ｖinを変換して負荷３（抵抗で示す）に対し電圧Ｖｏを出力する。スイッチング損失が非常に小さいので（理論的にはゼロ）、特に高周波動作に適している（特許文献１参照）。このＤＣ−ＤＣコンバータ１は、入力端子間に直列に接続されたインダクタ４とＭＯＳトランジスタ５、直列共振要素であるインダクタ６とキャパシタ７、これらＭＯＳトランジスタ５、インダクタ６およびキャパシタ７とともに閉回路を形成して負方向の共振電流Ｉｒを流すダイオード８、出力キャパシタ９に正方向の共振電流Ｉｒを流すダイオード１０などから構成されている。ＭＯＳトランジスタ５には、キャパシタ１１とダイオード１２が並列に接続されている。共振電流Ｉｒの正方向を図中の矢印で示す。
【０００４】
ＭＯＳトランジスタ５のドレイン・ソース間電圧ＶDS(Q1)がゼロにまで低下した時点でＭＯＳトランジスタ５をオンすると、正方向に流れていた共振電流Ｉｒが負方向に流れる。その後、ＭＯＳトランジスタ５がオフすると、共振電流Ｉｒはキャパシタ１１に流れ込み、ドレイン・ソース間電圧ＶDS(Q1)が急激に上昇する。
【０００５】
しかし、このようなＥ級ＤＣ−ＤＣコンバータ１には、以下のような不都合な点が存在する。
（１）出力電圧Ｖｏは、可変周波数動作によって制御される。負荷電流を調整するためには、スイッチング周波数を広範囲に亘って変化させなければならない。このため、出力電圧が変動すると回路動作が不安定になる。
（２）出力電流が小さいときにゼロ電圧スイッチングを維持することが難しい。
（３）無負荷時に回路が動作しない。
（４）共振動作のため、スイッチング素子（ＭＯＳトランジスタ５）に高い電圧ストレスが加わる。
（５）スイッチング素子にかかる電圧ストレスは、キャパシタ１１の容量値に大きく依存する。しかし、ゼロ電圧スイッチングを実現するためにキャパシタ１１の容量値を大きくすることは難しい。
【０００６】
これらの不都合に対し、Ｅ級ＤＣ−ＤＣコンバータを一定のスイッチング周波数で制御し、さらに無負荷から全負荷の条件でゼロ電圧動作を維持するため、種々の回路形態が考案されている。例えば、非特許文献１に記載された回路は、２つの独立したＥ級コンバータを結合した構成を備えている。しかし、４つのインダクタと２つの共振ブランチという多くの構成要素が必要であるため、システムのコストとサイズが増大する。また、２つの共振ブランチとキャパシタは、実際に対称動作を行うことが難しい。
【０００７】
また、特許文献２に記載された回路は、位相シフト制御技術により固定周波数の動作を実現できる。しかしながら、４つのインダクタと大きな変圧器という多くの構成要素が必要であるため、システムのサイズとコストが増大する。特許文献３に記載された回路は、共振キャパシタと変圧器の一次巻線によって作られる漏れインダクタンスから形成される共振回路を用いて、ゼロ電圧スイッチングと一定のスイッチング周波数を全負荷条件で実現できる。しかし、３巻線の大きな変圧器はサイズとコストを増加させるので、システムの性能を悪化させる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許第４６０７３２３号明細書
【特許文献２】米国特許第５０６５３００号明細書
【特許文献３】米国特許第７３８８７６２号明細書
【非特許文献】
【０００９】
【非特許文献１】Chuan-Qiang Hu et al,"Class E combined converter by Phase-shift Control", IEEE PESC'89,June.1989,pp229-234
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は上記事情に鑑みてなされたもので、その目的は、無負荷から最大負荷に至るまでゼロ電圧スイッチングを維持しながら一定のスイッチング周波数とデューティ比で動作でき、スイッチング素子に加わる電圧ストレスを低減でき、従来構成よりもサイズとコストを低減可能なＤＣ−ＤＣコンバータを提供することにある。
【課題を解決するための手段】
【００１１】
請求項１に記載したＤＣ−ＤＣコンバータは、入力端子を介して直流電圧を入力し交流出力ノードを通して共振による交流電流を出力する第１変換部と、交流出力ノードから交流電流を入力し出力端子を介して直流電圧を出力する第２変換部と、これら第１変換部と第２変換部を制御する変換制御回路とから構成されている。
【００１２】
第１変換部は、入力端子の一端と交流出力ノードとの間に直列に接続されたタップ付インダクタおよび共振キャパシタと、タップ付インダクタのタップと入力端子の他端との間に接続された主スイッチング素子と、主スイッチング素子と並列に接続された並列キャパシタおよび並列ダイオードとを備えている。
【００１３】
第２変換部は、交流出力ノードと入力端子の他端との間に電流を双方向に流し得る電流経路を形成し、当該電流経路に流れる交流電流に対し少なくとも一方向の電流の通電幅を制御可能な電流制御回路と、出力端子間に設けられた出力キャパシタと、電流制御回路が電流を遮断している期間、当該遮断された向きの電流を整流して出力キャパシタに流す整流回路とを備えている。
【００１４】
変換制御回路は、主スイッチング素子を一定の周波数とデューティ比を持つ駆動信号により駆動するとともに、出力端子間の検出電圧に基づいて電流制御回路の通電幅を制御する。この構成による作用、効果は以下の通りである。ただし、ダイオードの順方向電圧は低いのでゼロとする。また、共振による交流電流を共振電流と称す。
【００１５】
主スイッチング素子のオフ駆動期間において、並列ダイオードとタップ付インダクタと共振キャパシタと電流制御回路または整流回路からなる経路にこの向き（正方向）の共振電流が流れているとき、主スイッチング素子への印加電圧はゼロになる。このとき主スイッチング素子をオン駆動すると、共振電流はゼロにまで低下した後、主スイッチング素子を介した経路により負方向に流れる。この負方向の共振電流は、電流制御回路を介して還流し或いは整流回路を介して出力キャパシタに流れる。
【００１６】
その後、主スイッチング素子をオフ駆動すると、共振電流は並列キャパシタに流れ込み主スイッチング素子の印加電圧が上昇する。タップ付インダクタを用いたので、ＤＣ−ＤＣコンバータの入力電圧をＶin、出力電圧をＶｏ、タップ付インダクタのタップ前後の巻数をＮ１、Ｎ２とすれば、主スイッチング素子に加わる電圧ストレスは、（Ｖin・Ｎ２＋Ｖｏ・Ｎ１）／（Ｎ１＋Ｎ２）に抑えられる。やがて共振電流は正方向に流れ、並列キャパシタの端子間電圧がゼロになると、並列ダイオードを通して電流が流れる。この正方向の共振電流は、電流制御回路を介して還流し或いは整流回路を介して出力キャパシタに流れる。
【００１７】
第１変換部で直流の状態から共振による交流の状態に変換された電力は、第２変換部の電流制御回路の通電幅に応じて負荷に送られる。すなわち、電流制御回路の通電幅を広げると負荷への伝送電力を低減でき、電流制御回路の通電幅を狭めると負荷への伝送電力を増大できる。従って、出力端子間の検出電圧に基づいて電流制御回路の通電幅を制御することにより、無負荷から最大負荷（全負荷）に至るまで共振動作に影響を及ぼすことなくゼロ電圧スイッチングを維持しながら、一定のスイッチング周波数と一定のデューティ比を用いて安定した変換動作が可能となる。本手段は、１つのタップ付インダクタを持つ単一の共振回路を有し、他のインダクタや変圧器などを備えていないので、従来構成よりもサイズとコストを低減できる。
【００１８】
請求項２に記載した手段によれば、電流制御回路は、逆導通性を持つ第１スイッチング素子と第２スイッチング素子が中間ノードを挟んで互いに逆向きに直列接続された構成を備えている。整流回路は、電流制御回路の両端から出力端子の一端に至る経路にそれぞれ順方向にダイオードを備え、中間ノードと出力端子の他端とが接続された構成の全波整流回路である。
【００１９】
この構成によれば、第１、第２スイッチング素子のうちオン駆動による導電方向が共振電流の向きに一致するスイッチング素子をオン駆動することにより、電流制御回路は通電状態となり、負荷への電力供給が断たれる。一方、第１、第２スイッチング素子をオフ駆動すると電流制御回路は遮断状態となり、共振電流が整流されて負荷側に流れ、負荷に対し電力が供給される。全波整流回路を採用したので、共振電流の正負両期間においてそれぞれ負荷への電力供給を行うことができる。
【００２０】
請求項３に記載した手段によれば、整流回路を構成するダイオードのうち交流出力ノードから出力端子の一端に至る経路に順方向に設けられたダイオードと並列に、出力端子の一端から交流出力ノードの向きに電流を流す回生用スイッチング素子を備えた。これにより、例えばモータ等の負荷を駆動する場合において、出力端子に接続された負荷から入力端子に接続された直流電源に電力を回生することができる。
【００２１】
請求項４に記載した手段によれば、電流制御回路は、逆導通性を持つスイッチング素子から構成されている。整流回路は、電流制御回路の一端から出力端子の一端に至る経路にダイオードを備え、電流制御回路の他端と出力端子の他端とが接続された構成の半波整流回路である。
【００２２】
この構成によれば、スイッチング素子のオン駆動による導電方向が共振電流の向きと逆の期間では、スイッチング素子の逆導通性により電流制御回路は通電状態となり、負荷への電力供給が断たれる。一方、スイッチング素子のオン駆動による導電方向が共振電流の向きと一致する期間では、スイッチング素子のオン駆動により負荷への電力供給が断たれ、オフ駆動により共振電流が負荷側に流れて負荷に対し電力が供給される。すなわち、共振電流の半周期において負荷への電力供給を制御できる。
【００２３】
請求項５に記載した手段によれば、整流回路を構成するダイオードと並列に、出力端子の一端から交流出力ノードの向きに電流を流す回生用スイッチング素子を備えた。これにより、例えばモータ等の負荷を駆動する場合において、出力端子に接続された負荷から入力端子に接続された直流電源に電力を回生することができる。
【００２４】
請求項６に記載した手段によれば、スイッチング素子はＭＯＳトランジスタから構成されている。ＭＯＳトランジスタには、寄生キャパシタおよび寄生ダイオードが形成される。これらは、上述した並列キャパシタおよび並列ダイオードとして用いることができる。また、電流制御回路のスイッチング素子に逆導通性を付与する。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１の実施形態を示すＤＣ−ＤＣコンバータの構成図
【図２】（ａ）は直流電源からＭＯＳトランジスタＱ１を介して流れる電流の経路図、（ｂ）はＭＯＳトランジスタＱ１の駆動状態とインダクタＬｔの磁束φを示す図
【図３】第１変換部の波形図
【図４】第１変換部の動作説明図
【図５】第２変換部の波形図
【図６】第２変換部の動作説明図
【図７】本発明の第２の実施形態を示す図１相当図
【図８】ＭＯＳトランジスタＱ１、Ｑ２の駆動状態と共振電流の波形図
【図９】図６相当図
【図１０】本発明の第３の実施形態を示す図１相当図
【図１１】本発明の第４の実施形態を示す図１相当図
【図１２】従来技術を示す図１相当図
【発明を実施するための形態】
【００２６】
各実施形態において実質的に同一部分には同一符号を付して説明を省略する。
（第１の実施形態）
以下、第１の実施形態について図１ないし図６を参照しながら説明する。図１は、入力した直流電圧を異なるレベルの直流電圧に変換して出力するＤＣ−ＤＣコンバータの構成を示している。このＤＣ−ＤＣコンバータ２１は、ＤＣ−ＡＣコンバータである第１変換部２４、ＡＣ−ＤＣコンバータである第２変換部２５、変換制御回路２６および電圧検出回路２７から構成されている。
【００２７】
第１変換部２４は、直流電源２２から入力端子２１ａ、２１ｂを介して直流電圧Ｖinを入力し、ノードｎ２（交流出力ノード）を通して共振による交流電流（以下、共振電流と称す）を出力する。第２変換部２５は、ノードｎ２から共振電流を入力し、出力端子２１ｃ、２１ｄを介して負荷２３（抵抗Ｒｏで示す）に対し直流電圧Ｖｏを出力する。変換制御回路２６は、電圧検出回路２７により検出された出力電圧Ｖｏと目標電圧Ｖrefに基づいて第１変換部２４と第２変換部２５を制御する。電圧検出回路２７は、例えば分圧抵抗から構成されており、必要に応じてグランドレベルの変換回路を備えている。
【００２８】
第１変換部２４において、入力端子２１ａとノードｎ２との間には、タップ付のインダクタＬｔとキャパシタＣｒ（共振キャパシタ）とが直列に接続されている。インダクタＬｔは、単一のインダクタにタップが設けられた構成であり、タップを挟んで巻数Ｎ１、Ｎ２を持つインダクタＬ１、Ｌｒを形成している。タップはノードｎ１に接続されている。インダクタＬ１は入力端子２１ａとノードｎ１との間に接続され、インダクタＬｒはノードｎ１とキャパシタＣｒとの間に接続されている。
【００２９】
ノードｎ１と入力端子２１ｂ（グランド線２８）との間にはＮチャネル型のＭＯＳトランジスタＱ１（主スイッチング素子）が接続されている。このＭＯＳトランジスタＱ１と並列にキャパシタＣ１とダイオードＤ１が接続されている。ＭＯＳトランジスタＱ１には寄生キャパシタと寄生ダイオードが形成されるので、これらをキャパシタＣ１とダイオードＤ１として用いている。寄生キャパシタでは容量が不足する場合には、別にキャパシタを付加すればよい。
【００３０】
第２変換部２５において、ノードｎ２と入力端子２１ｂ（グランド線２８）との間には、電流を双方向に流すことができる電流制御回路２９が接続されている。電流制御回路２９は、Ｎチャネル型のＭＯＳトランジスタＱ２（第１スイッチング素子）とＭＯＳトランジスタＱ３（第２スイッチング素子）とがノードｎ３（中間ノード）を挟んで互いに逆向きに直列接続されている。ＭＯＳトランジスタＱ２に並列に接続されたキャパシタＣ２とダイオードＤ２およびＭＯＳトランジスタＱ３に並列に接続されたキャパシタＣ３とダイオードＤ３は、それぞれＭＯＳトランジスタＱ２およびＱ３の寄生キャパシタと寄生ダイオードである。寄生キャパシタでは容量が不足する場合には、別にキャパシタを付加すればよい。ダイオードＤ２、Ｄ３があるため、ＭＯＳトランジスタＱ２、Ｑ３はそれぞれ逆導通性を有している。
【００３１】
出力端子２１ｃ、２１ｄ間にはフィルタ用のキャパシタＣｏ（出力キャパシタ）が接続されている。ダイオードＤ４、Ｄ５から構成された整流回路３０は、電流制御回路２９が電流を遮断している期間、遮断された向きの電流を整流してキャパシタＣｏおよび負荷２３に流す全波整流回路である。ダイオードＤ４は、電流制御回路２９の一端（ノードｎ２）から出力端子２１ｃに至る経路に順方向に接続されており、ダイオードＤ５は、電流制御回路２９の他端（入力端子２１ｂ）から出力端子２１ｃに至る経路に順方向に接続されている。ノードｎ３は出力端子２１ｄに接続されている。
【００３２】
変換制御回路２６は、ＭＯＳトランジスタＱ１を一定のスイッチング周波数と５０％のデューティ比を持つ駆動信号により駆動する。また、検出した出力電圧Ｖｏ（検出電圧）に基づいて、電流制御回路２９を構成するＭＯＳトランジスタＱ２、Ｑ３の通電幅を制御する。
【００３３】
次に、図２ないし図６を参照しながら本実施形態の作用を説明する。インダクタＬｒとキャパシタＣｒは共振要素であり、この共振ブランチを通して流れる共振電流Ｉｒは正弦波と仮定する。
【００３４】
図２（ａ）は、ＭＯＳトランジスタＱ１がオンしたときに、直流電源２２からインダクタＬ１とＭＯＳトランジスタＱ１を通して流れる電流の還流経路を示している。図２（ｂ）は、ＭＯＳトランジスタＱ１のオンオフ駆動状態とインダクタＬｔの磁束φを示している。Ｔｓはスイッチング周期である。ＭＯＳトランジスタＱ１のオン期間中、インダクタＬｔの磁束φがリニアに増加し、インダクタＬ１にエネルギーが蓄積される。
【００３５】
ＭＯＳトランジスタＱ１がオフすると、インダクタＬ１の蓄積エネルギーと直流電源２２からの入力エネルギーは、共振ブランチを通して第２変換部２５に送られる。ＭＯＳトランジスタＱ１のオフ期間中、インダクタＬ１、Ｌｒに電流が流れている限り、インダクタＬｔの磁束φはリニアに減少する。ＭＯＳトランジスタＱ１がオンしている間に蓄えられたエネルギーは第２変換部２５に送られ、目標電圧Ｖrefに等しい出力電圧Ｖｏを得るために必要なエネルギーが負荷２３に供給される。
【００３６】
インダクタＬｔにタップを設けたので、電圧変換に対し追加の制御パラメータが形成される。ＭＯＳトランジスタＱ１への電圧ストレスＶQ1は、入力電圧Ｖin、出力電圧ＶｏおよびインダクタＬ１、Ｌｒの巻数Ｎ１、Ｎ２を用いて（１）式のようになる。
ＶQ1＝（Ｖin・Ｎ２＋Ｖｏ・Ｎ１）／（Ｎ１＋Ｎ２）    …（１）
【００３７】
このように、タップ付のインダクタＬｔを用いると、タップ位置の関数としてＤＣ−ＤＣコンバータ２１の電圧伝達率Ｖｏ／Ｖinを制御することが容易になり、ＭＯＳトランジスタＱ１の電圧ストレスを低減できる。なお、従来のＥ級コンバータでは、５０％のデューティのときの主トランジスタ（本実施形態のＭＯＳトランジスタＱ１に相当）の電圧ストレスは、入力電圧Ｖinの約３．６倍になることが知られている。
【００３８】
図３は第１変換部２４の波形図であり、図４は第１変換部２４の動作説明図である。スイッチングの１周期は、電流の状態に基づいてＴa1からＴa5までの期間に分けられる。図４（ａ）は、ＭＯＳトランジスタＱ１がオンして正のドレイン電流ＩD(Q1)が流れている期間Ｔa2における実際の電流の向きを示している。図４（ｂ）は、ＭＯＳトランジスタＱ１がオフしてキャパシタＣ１に負の放電電流ＩC1が流れている期間Ｔa4における実際の電流の向きを示している。図４（ｃ）は、ＭＯＳトランジスタＱ１がオフしてダイオードＤ１が通電している期間Ｔa5における実際の電流の向きを示している。
【００３９】
ここで、共振電流Ｉｒは、ノードｎ１からノードｎ２に流れる向きを正としている。ＭＯＳトランジスタＱ１のドレイン電流ＩD(Q1)、キャパシタＣ１の電流ＩC1およびダイオードＤ１の電流ＩD1は、ノードｎ１からグランド線２８に流れる向きを正としている。また、インダクタＬ１の電流ＩL1は、入力端子２１ａからノードｎ１に流れる向きを正としている。
【００４０】
以下、それぞれの期間の動作について説明する。なお、上記電流の向きから明らかとなるように、期間Ｔa1、Ｔa5ではＩL1＝ＩD1＋Ｉｒの関係が成立し、期間Ｔa2ではＩL1＝ＩD(Q1)＋Ｉｒの関係が成立し、期間Ｔa3、Ｔa4ではＩL1＝ＩC1＋Ｉｒの関係が成立する。
【００４１】
（１）期間Ｔa1
期間Ｔa1の開始時にＭＯＳトランジスタＱ１がオンする。ＭＯＳトランジスタＱ１は、ダイオードＤ１に電流ＩD1が流れておりＶDS(Q1)＝０の時、すなわちキャパシタＣ１に電荷が蓄積されていない時にオンするので、ゼロ電圧スイッチングとなる。また、ＭＯＳトランジスタＱ１がオンしても本期間内では共振電流Ｉｒが正方向に流れるので、ｄＶDS(Q1)／ｄ(2π)＝０となりゼロ電流スイッチングとなる。
【００４２】
（２）期間Ｔa2
期間Ｔa2の開始時に共振電流Ｉｒが正から負になるので、ＭＯＳトランジスタＱ１に電流ＩD(Q1)が流れ、インダクタＬ１の電流ＩL1がほぼリニアに増加する。共振電流Ｉｒは負方向に増加した後減少に転じる。上述したように、期間Ｔa1、Ｔa2にインダクタＬ１にエネルギーが蓄積される。
【００４３】
（３）期間Ｔa3
期間Ｔa3の開始時にＭＯＳトランジスタＱ１がオフする。ＭＯＳトランジスタＱ１がオフする時はＶDS(Q1)＝０であるのでゼロ電圧スイッチングとなる。ＭＯＳトランジスタＱ１がオフすると共振電流Ｉｒが正方向に流れるが、オフする時点と共振電流Ｉｒが負から正にゼロクロスする時点とは必ずしも一致しないので、ゼロ電流スイッチングとはならない。
【００４４】
ＭＯＳトランジスタＱ１がオフすると、それまでＭＯＳトランジスタＱ１に流れていた共振電流ＩｒがキャパシタＣ１に流れ込み（ＩC1＞０）、ＭＯＳトランジスタＱ１の電圧ＶDS(Q1)が上昇する。電圧ＶDS(Q1)は、電流ＩC1がゼロになる本期間Ｔa3の終了時点で最大となる。上述したように本実施形態ではタップ付きのインダクタＬｔを採用したので、ＭＯＳトランジスタＱ１の電圧ストレスＶQ1を巻数Ｎ１、Ｎ２に応じて要求値に調節できる。例えば、Ｎ１／Ｎ２＝１、Ｖin＝２８８Ｖ、Ｖｏ＝１５Ｖのとき、（１）式によれば電圧ストレスＶQ1を１５２Ｖに抑えることができる。これに対し、従来構成では約１０００Ｖ（３．６Ｖin）にまで上昇する。すなわち、従来のコンバータでは、この高い電圧に耐える高いブレークダウン電圧を有するスイッチング素子が必要であった。
【００４５】
（４）期間Ｔa4
本期間Ｔa4の開始時にキャパシタＣ１に流れる電流ＩC1が正から負に転じ、共振電流ＩｒによりキャパシタＣ１の電荷が放電される。これに伴って電圧ＶDS(Q1)が低下する。
【００４６】
（５）期間Ｔa5
本期間Ｔa5の開始時に電圧ＶDS(Q1)がゼロになり、以後はダイオードＤ１を介して共振電流Ｉｒが流れるようになる。
【００４７】
次に、第２変換部２５による出力電圧調節動作について説明する。図５は第２変換部２５の波形図であり、図６は第２変換部２５の動作説明図である。ＭＯＳトランジスタＱ１を一定周波数且つ一定デューティ比の駆動信号で駆動しながら出力電圧Ｖｏを調節可能とするため、変換制御回路２６は、共振電流Ｉｒに同期してＭＯＳトランジスタＱ２、Ｑ３をオンオフ駆動する。
【００４８】
スイッチングの１周期は、電流の状態に基づいてＴb1からＴb8までの期間に分けられる。図５（ａ）〜（ｈ）は、それぞれ期間Ｔb1〜Ｔb8における電流経路を示している。ただし、第１変換部２４におけるＭＯＳトランジスタＱ１、キャパシタＣ１またはダイオードＤ１を介した電流経路と、第２変換部２５において通電していない電流経路は省略している。
【００４９】
変換制御回路２６は、共振電流Ｉｒが負から正にゼロクロスした時にＭＯＳトランジスタＱ２をオン駆動し、共振電流Ｉｒが正から負にゼロクロスした時にＭＯＳトランジスタＱ３をオン駆動する。変換制御回路２６は、出力電圧Ｖｏが目標電圧Ｖrefよりも低くなるとＭＯＳトランジスタＱ２、Ｑ３のオン通電幅を短くし、出力電圧Ｖｏが目標電圧Ｖrefよりも高くなるとＭＯＳトランジスタＱ２、Ｑ３のオン通電幅を長くする。これにより、出力電圧Ｖｏを目標電圧Ｖrefに等しく制御できる。
【００５０】
以下、それぞれの期間の動作について説明する。
（１）期間Ｔb1
期間Ｔb1の開始時に共振電流Ｉｒが負から正になり、ＭＯＳトランジスタＱ２がオンする。ＭＯＳトランジスタＱ２は、ＶDS(Q2)＝０の時すなわちキャパシタＣ２に電荷が蓄積されていない時にオンするので、ゼロ電圧スイッチングとなる。また、ＭＯＳトランジスタＱ２は、共振電流Ｉｒがゼロクロスした時点でオンするのでゼロ電流スイッチングとなる。
【００５１】
一方、ＭＯＳトランジスタＱ３はオフである。直前の期間Ｔb8における整流動作により、キャパシタＣ３には−Ｖｏに相当する電荷が蓄積されているので、本期間内では正の共振電流Ｉｒによりその電荷が放電される。従って、共振電流Ｉｒは、ＭＯＳトランジスタＱ２とキャパシタＣ３を介して流れる。
【００５２】
（２）期間Ｔb2
期間Ｔb2の開始時にキャパシタＣ３の電圧がゼロになるので、ダイオードＤ３に電流ＩD3が流れ始める。共振電流Ｉｒは、ＭＯＳトランジスタＱ２とダイオードＤ３を介して流れる。
【００５３】
（３）期間Ｔb3
期間Ｔb3の開始時にＭＯＳトランジスタＱ２がオフする。ＭＯＳトランジスタＱ２がオフする時はＶDS(Q2)＝０であるのでゼロ電圧スイッチングとなるが、ゼロ電流スイッチングとはならない。ＭＯＳトランジスタＱ２がオフすると、それまでＭＯＳトランジスタＱ２に流れていた共振電流ＩｒがキャパシタＣ２に流れ込み、その電圧ＶC2が上昇する。
【００５４】
（４）期間Ｔb4
期間Ｔb4の開始時に電圧ＶC2が出力電圧Ｖｏに等しくなると、整流回路３０のダイオードＤ４が通電し、共振電流ＩｒはダイオードＤ４、キャパシタＣｏ（または負荷２３）、ダイオードＤ３を介して流れる。すなわち正の共振電流Ｉｒが整流されてキャパシタＣｏが充電される。以上の期間Ｔb1〜Ｔb4により、正方向の共振電流Ｉｒに対する通電幅の制御と整流作用が行われ、通電幅に応じたエネルギーが出力側に送られる。
【００５５】
（５）期間Ｔb5
期間Ｔb5の開始時に共振電流Ｉｒが正から負になり、ＭＯＳトランジスタＱ３がオンする。ＭＯＳトランジスタＱ３は、ＶDS(Q3)＝０の時すなわちキャパシタＣ３に電荷が蓄積されていない時にオンするので、ゼロ電圧スイッチングとなる。また、ＭＯＳトランジスタＱ３は、共振電流Ｉｒがゼロクロスした時点でオンするのでゼロ電流スイッチングとなる。
【００５６】
一方、ＭＯＳトランジスタＱ２はオフである。直前の期間Ｔb4における整流動作により、キャパシタＣ２には＋Ｖｏに相当する電荷が蓄積されているので、本期間内では負の共振電流Ｉｒによりその電荷が放電される。従って、共振電流Ｉｒは、ＭＯＳトランジスタＱ３とキャパシタＣ２を介して流れる。
【００５７】
（６）期間Ｔb6
期間Ｔb6の開始時にキャパシタＣ２の電圧がゼロになるので、ダイオードＤ２に電流ＩD2が流れ始める。共振電流Ｉｒは、ＭＯＳトランジスタＱ３とダイオードＤ２を介して流れる。
【００５８】
（７）期間Ｔb7
期間Ｔb7の開始時にＭＯＳトランジスタＱ３がオフする。ＭＯＳトランジスタＱ３がオフする時はＶDS(Q3)＝０であるのでゼロ電圧スイッチングとなるが、ゼロ電流スイッチングとはならない。ＭＯＳトランジスタＱ３がオフすると、それまでＭＯＳトランジスタＱ３に流れていた共振電流ＩｒがキャパシタＣ３に流れ込み、その電圧ＶC3が負の向きに上昇する。
【００５９】
（８）期間Ｔb8
期間Ｔb8の開始時に電圧ＶC3の絶対値が出力電圧Ｖｏに等しくなると、整流回路３０のダイオードＤ５が通電し、共振電流ＩｒはダイオードＤ５、キャパシタＣｏ（または負荷２３）、ダイオードＤ２を介して流れる。すなわち負の共振電流Ｉｒが整流されてキャパシタＣｏが充電される。以上の期間Ｔb5〜Ｔb8により、負方向の共振電流Ｉｒに対する通電幅の制御と整流作用が行われ、通電幅に応じたエネルギーが出力側に送られる。
【００６０】
ここで、ＭＯＳトランジスタＱ１のスイッチング周期をＴｓ、出力電圧調節のための制御変数（通電幅）をＫ、共振電流Ｉｒの周期を２πとすれば、ＭＯＳトランジスタＱ２、Ｑ３のオン時間Ｔｒは、次の（２）式で示すようになる。制御変数Ｋを０からπまで変化させることにより、全波整流によりダイオードＤ４、Ｄ５を通過する電流が変化し、ＤＣ−ＤＣコンバータ２１の出力電圧Ｖｏが調節される。
Ｔｒ＝Ｔｓ・Ｋ／（２π）    …（２）
【００６１】
従来のコンバータにおけるゼロ電圧スイッチングと軽負荷時の動作は、実際に駆動する負荷抵抗Ｒｏと、軽負荷動作の限界値である負荷抵抗の最大値Ｒｏ(max)との関係に依存している。ゼロ電圧スイッチングを維持しながら動作させるには、コンバータ内の回路定数に依存するＲｏ＜Ｒｏ(max)なる条件を満たさなければならない。これに対し、ＤＣ−ＤＣコンバータ２１は、新たに導入した第２変換部２５のＭＯＳトランジスタＱ２、Ｑ３により上記依存性を克服できる。
【００６２】
すなわち、無負荷の場合、共振電流Ｉｒが正の期間ではＭＯＳトランジスタＱ２がオン、ダイオードＤ３が通電し、共振電流Ｉｒが負の期間ではＭＯＳトランジスタＱ３がオン、ダイオードＤ２が通電する。これにより、ＤＣ−ＡＣコンバータである第１変換部２４から見た等価負荷抵抗はほぼゼロになる。一方、最大負荷（全負荷）の場合、共振電流Ｉｒが正の期間ではＭＯＳトランジスタＱ２がオフし、共振電流Ｉｒが負の期間ではＭＯＳトランジスタＱ３がオフする。つまり、第２変換部２５の電流制御回路２９は常に遮断される。これにより、第１変換部２４から見た等価負荷抵抗は、実際の負荷抵抗Ｒｏに等しくなる。
【００６３】
その結果、負荷２３が無負荷から最大負荷まで変化したとき、第１変換部２４から見た等価負荷抵抗はゼロから最大負荷に相当する抵抗値まで変化する。そして、ＭＯＳトランジスタＱ２、Ｑ３の通電時間をＫ＝πからＫ＝０まで制御することにより常にＲｏ＜Ｒｏ(max)なる条件を満たすことができる。従って、ＭＯＳトランジスタＱ１は、全ての負荷条件に対しゼロ電圧スイッチングを維持できる。また、最大電力出力能力、ＭＯＳトランジスタＱ１の電圧／電流ストレスの最適なトレードオフ、実用的な実装に対する都合の良さなどの各要素を考慮すると、ＭＯＳトランジスタＱ１の駆動信号は５０％のデューティ比を選択することが好ましい。
【００６４】
以上説明した本実施形態によれば、直流電圧Ｖinを入力して共振電流Ｉｒを出力する第１変換部２４において、ＭＯＳトランジスタＱ１のオンによりエネルギーを蓄積するインダクタＬ１と共振用のインダクタＬｒとを１つのタップ付のインダクタＬｔとして構成した。これにより、インダクタＬｔのタップ位置の関数として電圧伝達率Ｖｏ／Ｖinを制御することが容易になり、ＭＯＳトランジスタＱ１に加わる電圧ストレスＶQ1を従来知られている３．６Ｖinから（Ｖin・Ｎ２＋Ｖｏ・Ｎ１）／（Ｎ１＋Ｎ２）に大幅に低減することができる。
【００６５】
第１変換部２４の後段に電流制御回路２９と整流回路３０とを備えた第２変換部２５を備え、検出した出力電圧Ｖｏに基づいて制御変数Ｋ（ＭＯＳトランジスタＱ２、Ｑ３の通電幅）を制御する構成とした。これにより、第１変換部２４から見た等価負荷抵抗を負荷２３の大きさに応じて動的に変化させることができ、第１変換部２４から負荷２３に送られるエネルギーを制御することができる。その結果、無負荷から最大負荷までの広い負荷条件において、ＭＯＳトランジスタＱ１を一定のスイッチング周波数および一定のデューティ比で制御するとともにゼロ電圧スイッチングさせることができる。従来構成では実現が困難であった無負荷の状態でも、安定して電圧変換動作を行うことができる。
【００６６】
この場合、キャパシタＣ２、Ｃ３およびダイオードＤ２、Ｄ３の作用によりＭＯＳトランジスタＱ２、Ｑ３もゼロ電圧スイッチングとなる。また、ＭＯＳトランジスタＱ１、Ｑ２、Ｑ３は、ターンオン時にゼロ電流スイッチングとなる。これらゼロ電圧スイッチングおよびゼロ電流スイッチングにより、スイッチング損失を大幅に低減することができる。ＭＯＳトランジスタＱ１のデューティ比を５０％に設定すると、最も高い出力電力能力が得られる。
【００６７】
ＤＣ−ＤＣコンバータが車両に搭載される場合、ＭＯＳトランジスタＱ１のスイッチング周波数が広範に変化すると、共振周波数がラジオ放送のＡＭ帯域やＦＭ帯域に入り込みラジオノイズとなり、或いは可聴領域まで低下して耳障りな音響ノイズとなる。本実施形態のＤＣ−ＤＣコンバータ２１は、負荷電流の変化や入力電圧Ｖinの変化に起因して従来構成で発生していた広範な周波数変化を一定化できるので、ラジオノイズまたは音響ノイズを容易に防止でき、また、ＥＭＩも低減することができる。
【００６８】
可変周波数動作となる従来構成では、ＭＯＳトランジスタＱ１の電圧ストレスを低減するためにキャパシタＣ１の容量値を大きくすると、所定期間内に電荷を引き抜くことができなくなりゼロ電圧スイッチングを実現できなかった。これに対し、一定のスイッチング周波数を用いる本実施形態では、ゼロ電圧スイッチングへの影響なくＭＯＳトランジスタＱ１の電圧ストレスを抑えられる。このため、電圧ストレスを一層低減するために、キャパシタＣ１の容量値をより大きくして用いることもできる。
【００６９】
共振電流Ｉｒを入力し直流電圧Ｖｏを出力する第２変換部２５は、逆導通性を持つＭＯＳトランジスタＱ２、Ｑ３が逆向きに直列接続された電流制御回路２９と、全波整流を行う整流回路３０を備えている。このため、共振電流の正負両期間においてそれぞれ負荷２３への電力供給を行うことができる。また、ＤＣ−ＤＣコンバータ２１は、１つのインダクタＬｔを持つ単一の共振回路を有し、他のインダクタや変圧器などを不要としているので、従来構成よりもサイズとコストを低減できる。
【００７０】
（第２の実施形態）
次に、第２の実施形態について図７ないし図９を参照しながら説明する。本実施形態のＤＣ−ＤＣコンバータ３１は、第１の実施形態で説明したＤＣ−ＤＣコンバータ２１の第２変換部２５を半波整流回路に変更したものであり、第１変換部２４、第２変換部３２、変換制御回路３３および電圧検出回路２７から構成されている。入力端子３１ａ、３１ｂには直流電源２２が接続され、出力端子３１ｃ、３１ｄには負荷２３が接続される。入力端子３１ｂと出力端子３１ｄはグランド線２８に接続されている。
【００７１】
第２変換部３２は、電流制御回路３４、整流回路３５およびキャパシタＣｏから構成されている。電流制御回路３４は、ノードｎ２とグランド線２８との間に接続されたＭＯＳトランジスタＱ２、寄生のキャパシタＣ２および寄生のダイオードＤ２から構成されており、電流を双方向に流すことができる。整流回路３５は、ノードｎ２から出力端子３１ｃに至る経路に順方向に接続されたダイオードＤ４からなる半波整流回路である。
【００７２】
変換制御回路３３は、ＭＯＳトランジスタＱ１を一定のスイッチング周波数と５０％のデューティ比を持つ駆動信号により駆動する。また、検出した出力電圧Ｖｏに基づいて、共振電流Ｉｒに同期して正方向の電流に対してＭＯＳトランジスタＱ２の通電幅を制御する。
【００７３】
図８はＭＯＳトランジスタＱ１、Ｑ２の駆動状態と共振電流Ｉｒの波形図であり、図９は第２変換部３２の動作説明図である。スイッチングの１周期は、電流の状態に基づいてＴc1からＴc4までの期間に分けられる。図９（ａ）〜（ｅ）は、それぞれ期間Ｔc1〜Ｔc5における電流を示している。ただし、第１変換部２４におけるＭＯＳトランジスタＱ１、キャパシタＣ１またはダイオードＤ１を介した電流経路は省略している。変換制御回路３３は、共振電流Ｉｒが負から正にゼロクロスした時にＭＯＳトランジスタＱ２をオン駆動する。変換制御回路３３は、第１の実施形態の変換制御回路２６と同様にしてＭＯＳトランジスタＱ２のオン通電幅を制御する。
【００７４】
以下、それぞれの期間の動作について説明する。
（１）期間Ｔc1
期間Ｔc1の開始時に共振電流Ｉｒが負から正になり、ＭＯＳトランジスタＱ２がオンする。ＭＯＳトランジスタＱ２は、ＶDS(Q2)＝０の時すなわちキャパシタＣ２に電荷が蓄積されていない時にオンするので、ゼロ電圧スイッチングとなる。また、ＭＯＳトランジスタＱ２は、共振電流Ｉｒがゼロクロスした時点でオンするのでゼロ電流スイッチングとなる。共振電流Ｉｒは、ＭＯＳトランジスタＱ２を介して流れる。
【００７５】
（２）期間Ｔc2
期間Ｔc2の開始時にＭＯＳトランジスタＱ２がオフする。ＭＯＳトランジスタＱ２がオフする時はＶDS(Q2)＝０であるのでゼロ電圧スイッチングとなるが、ゼロ電流スイッチングとはならない。ＭＯＳトランジスタＱ２がオフすると、それまでＭＯＳトランジスタＱ２に流れていた共振電流ＩｒがキャパシタＣ２に流れ込み、その電圧ＶC2が上昇する。
【００７６】
（３）期間Ｔc3
期間Ｔc3の開始時に電圧ＶC2が出力電圧Ｖｏに等しくなると、整流回路３５のダイオードＤ４が通電し、共振電流ＩｒはダイオードＤ４、キャパシタＣｏ（または負荷２３）を介して流れる。すなわち正の共振電流Ｉｒが整流されてキャパシタＣｏが充電される。以上の期間Ｔc1〜Ｔc3により、正方向の共振電流Ｉｒに対する通電幅の制御と整流作用が行われ、通電幅に応じたエネルギーが出力側に送られる。
【００７７】
（４）期間Ｔc4
期間Ｔc4の開始時に共振電流Ｉｒが正から負になる。直前の期間Ｔc3における整流動作により、キャパシタＣ２には＋Ｖｏに相当する電荷が蓄積されているので、本期間内では負の共振電流Ｉｒによりその電荷が放電される。従って、共振電流Ｉｒは、キャパシタＣ２を介して流れる。
【００７８】
（５）期間Ｔc5
期間Ｔc5の開始時にキャパシタＣ２の電圧がゼロになるので、ダイオードＤ２に電流ＩD2が流れ始める。従って、以後の負の共振電流ＩｒはダイオードＤ２を介して流れる。なお、電流制御回路３４は、負方向の共振電流に対して通電幅を制御するためのＭＯＳトランジスタＱ３を備えていないので、期間Ｔc4、Ｔc5ではエネルギーを出力側に送ることができない。
【００７９】
以上説明した本実施形態によれば、負荷２３が無負荷から最大負荷まで変化したとき、ＭＯＳトランジスタＱ２の通電時間をＫ＝πからＫ＝０まで制御することにより常にＲｏ＜Ｒｏ(max)なる条件を満たすことができる。従って、本実施形態によっても第１の実施形態と同様の効果が得られる。ただし、第２変換部３２は、半波整流回路を採用するため、正方向の共振電流Ｉｒが流れている期間にだけ通電幅に応じたエネルギーが出力側に送ることができる。
【００８０】
（第３の実施形態）
図１０は、第１の実施形態の一部を変形した第３の実施形態を示している。ＤＣ−ＤＣコンバータ４１の第２変換部４２は、整流回路４３を構成するダイオードＤ４と並列に、出力端子４１ｃからノードｎ２の向きに電流を流すＭＯＳトランジスタＱ４（回生用スイッチング素子）を備えている。また、整流回路４３を構成するダイオードＤ５と並列にＭＯＳトランジスタＱ５を備えている。並列のダイオードＤ４とキャパシタＣ４および並列のダイオードＤ５とキャパシタＣ５には、それぞれＭＯＳトランジスタＱ４およびＱ５の寄生ダイオードと寄生キャパシタを用いている。
【００８１】
この構成によれば、第２変換部４２は入出力間で双方向に電流を流すことができる。変換制御回路４４は、負荷２３に対し所望の電圧Ｖｏを出力する力行動作のみならず、負荷２３例えば車両の駆動モータで得られる発電電力を回生して直流電源２２例えばバッテリを充電するように制御することができる。
【００８２】
（第４の実施形態）
図１１は、第２の実施形態の一部を第３の実施形態と同様に変形した第４の実施形態を示している。すなわち、ＤＣ−ＤＣコンバータ５１の第２変換部５２は、整流回路５３を構成するダイオードＤ４と並列にＭＯＳトランジスタＱ４を備えている。この構成によれば、第２変換部５２は入出力間で双方向に電流を流すことができる。変換制御回路５４は、力行動作のみならず、負荷２３側から得られる電力を直流電源２２に回生するように制御することができる。
【００８３】
（その他の実施形態）
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
【００８４】
第２の実施形態において、第２変換部３２と整流回路３５は、ＭＯＳトランジスタＱ２、キャパシタＣ２およびダイオードＤ２、Ｄ４に替えて、ＭＯＳトランジスタＱ３、キャパシタＣ３およびダイオードＤ３、Ｄ５を備えてもよい。この場合には、共振電流Ｉｒに同期して負方向の電流に対してＭＯＳトランジスタＱ３の通電幅を制御すればよい。
第３の実施形態においてＭＯＳトランジスタＱ５とキャパシタＣ５は省略してもよい。
ＭＯＳトランジスタＱ２、Ｑ３の通電幅は互いに異なってもよい。
【符号の説明】
【００８５】
図面中、２１、３１、４１、５１はＤＣ−ＤＣコンバータ、２１ａ、２１ｂ、３１ａ、３１ｂ、４１ａ、４１ｂ、５１ａ、５１ｂは入力端子、２１ｃ、２１ｄ、３１ｃ、３１ｄ、４１ｃ、４１ｄ、５１ｃ、５１ｄは出力端子、２４は第１変換部、２５、３２、４２、５２は第２変換部、２６、３３、４４、５４は変換制御回路、２９、３４は電流制御回路、３０、３５、４３、５３は整流回路、Ｑ１はＭＯＳトランジスタ（主スイッチング素子）、Ｑ２はＭＯＳトランジスタ（第１スイッチング素子）、Ｑ３はＭＯＳトランジスタ（第２スイッチング素子）、Ｑ４はＭＯＳトランジスタ（回生用スイッチング素子）、Ｄ１、Ｄ４、Ｄ５はダイオード、Ｃ１はキャパシタ、Ｃｒはキャパシタ（共振キャパシタ）、Ｃｏはキャパシタ（出力キャパシタ）、Ｌｔはインダクタ（タップ付インダクタ）、ｎ２は交流出力ノード、ｎ３は中間ノードである。
【図１】
0005678862.tif 000002
【図２】
0005678862.tif 000003
【図３】
0005678862.tif 000004
【図４】
0005678862.tif 000005
【図５】
0005678862.tif 000006
【図６】
0005678862.tif 000007
【図７】
0005678862.tif 000008
【図８】
0005678862.tif 000009
【図９】
0005678862.tif 000010
【図１０】
0005678862.tif 000011
【図１１】
0005678862.tif 000012
【図１２】
0005678862.tif 000013