(57)【特許請求の範囲】
【請求項１】
超音波システムのサブビーム・フォーミング・トランスミッタのためのマルチチャネル・パルサー・ドライバ回路を含む装置であって、
複数のサブビーム・パルス・パターン・データ、複数のサブビーム・パルス遅延データ、及び複数のクロック信号を含む複数のサブビーム・パルス制御信号を提供するためのパルス制御回路と、
前記パルス制御回路に結合され、複数のシリアル・サブビーム信号パルスを提供することにより前記複数のサブビーム・パルス・パターン・データ、サブビーム・パルス遅延データ、及びクロック信号に応答する、信号パルス生成回路であって、前記複数のサブビーム・シリアル信号パルスのうち一つ又はそれ以上のそれぞれのサブビーム・シリアル信号パルスが、前記複数のサブビーム・パルス・パターン・データの少なくとも一部に対応し、かつ、前記複数のサブビーム・パルス遅延データ及びクロック信号に関連して時間遅延されている、信号パルス生成回路と、
を含み、
前記信号パルス生成回路が、
前記複数のクロック信号のうち選択されたクロック信号を提供することにより前記複数のサブビーム・パルス遅延データの第１の部分及び前記複数のクロック信号に応答するクロック選択回路と、
前記クロック選択回路に結合される遅延回路であって、前記複数のクロック信号のうち前記選択されたクロック信号に対応し、かつ、それに関連して時間的に遅延された遅延クロック信号を提供することにより前記複数のサブビーム・パルス遅延データの第２の部分及び前記複数のクロック信号のうち前記選択されたクロック信号に応答する、遅延回路と、
前記遅延回路に結合されるデータ記憶回路であって、前記複数のサブビーム・パルス・パターン・データを記憶し、前記遅延されたクロック信号に従って前記記憶された複数のサブビーム・パルス・パターン・データのそれぞれの部分をリトリーブすることにより、前記複数のサブビーム・パルス・パターン・データ及び前記遅延されたクロック信号に応答する、データ記憶回路と、
を含み、
前記遅延されたクロック信号が、前記複数のサブビーム・パルス遅延データの前記第１の部分に関連する第１の遅延と、前記複数のサブビーム・パルス遅延データの前記第２の部分に関連する第２の遅延とに従って、前記複数のクロック信号のうち前記選択されたクロック信号に関連して時間的に遅延され、
前記第１の遅延が前記第２の遅延より小さく、
前記クロック選択回路がマルチプレクサ回路を含み、
前記遅延回路がカウンタ回路を含み、
前記データ記憶回路が、
前記遅延されたクロック信号に従って前記記憶された複数のサブビーム・パルス・パターン・データの第１のそれぞれの部分をリトリーブすることにより、前記遅延されたクロック信号に応答する、第１のシフト・レジスタ回路と、
前記遅延されたクロック信号に従って前記記憶された複数のサブビーム・パルス・パターン・データの第２のそれぞれの部分をリトリーブすることにより、前記遅延されたクロック信号に応答する、第２のシフト・レジスタ回路と、
を含み、
前記記憶された複数のサブビーム・パルス・パターン・データの前記リトリーブされた第１及び第２のそれぞれの部分が、前記遅延されたクロック信号に従った２ビット・データ信号のシーケンスを提供する、装置。
【請求項２】
超音波システムのサブビーム・フォーミング・トランスミッタのためのマルチチャネル・パルサー・ドライバ回路を含む装置であって、
複数のサブビーム・パルス・パターン・データ、複数のサブビーム・パルス遅延データ、及び複数のクロック信号を含む複数のサブビーム・パルス制御信号を提供するためのパルス制御回路と、
前記パルス制御回路に結合され、複数のシリアル・サブビーム信号パルスを提供することにより前記複数のサブビーム・パルス・パターン・データ、サブビーム・パルス遅延データ、及びクロック信号に応答する、信号パルス生成回路であって、前記複数のサブビーム・シリアル信号パルスのうち一つ又はそれ以上のそれぞれのサブビーム・シリアル信号パルスが、前記複数のサブビーム・パルス・パターン・データの少なくとも一部に対応し、かつ、前記複数のサブビーム・パルス遅延データ及びクロック信号に関連して時間遅延されている、信号パルス生成回路と、
を含み、
前記信号パルス生成回路が、
前記複数のクロック信号のうち選択されたクロック信号を提供することにより前記複数のサブビーム・パルス遅延データの第１の部分及び前記複数のクロック信号に応答するクロック選択回路と、
前記クロック選択回路に結合される遅延回路であって、前記複数のクロック信号のうち前記選択されたクロック信号に対応し、かつ、それに関連して時間的に遅延された遅延クロック信号を提供することにより前記複数のサブビーム・パルス遅延データの第２の部分及び前記複数のクロック信号のうち前記選択されたクロック信号に応答する、遅延回路と、
前記遅延回路に結合されるデータ記憶回路であって、前記複数のサブビーム・パルス・パターン・データを記憶し、前記遅延されたクロック信号に従って前記記憶された複数のサブビーム・パルス・パターン・データのそれぞれの部分をリトリーブすることにより、前記複数のサブビーム・パルス・パターン・データ及び前記遅延されたクロック信号に応答する、データ記憶回路と、
を含み、
前記遅延されたクロック信号が、前記複数のサブビーム・パルス遅延データの前記第１の部分に関連する第１の遅延と、前記複数のサブビーム・パルス遅延データの前記第２の部分に関連する第２の遅延とに従って、前記複数のクロック信号のうち前記選択されたクロック信号に関連して時間的に遅延される、装置。
【請求項３】
請求項１又は２に記載の装置であって、
前記複数のクロック信号が共通の周波数及び相互に別個の（ｄｉｓｔｉｎｃｔ）位相を有し、
前記パルス制御回路が、前記複数のサブビーム・パルス・パターン・データ及びサブビーム・パルス遅延データを含む前記複数のサブビーム・パルス制御信号の一部を提供する有限ステートマシン（ＦＳＭ）回路を含む、装置。
【請求項４】
請求項１又は２に記載の装置であって、
前記パルス制御回路が、前記複数のクロック信号を含む前記複数のサブビーム・パルス制御信号の一部を提供する位相ロック・ループ（ＰＬＬ）回路を含み、
前記複数のクロック信号が共通の周波数及び相互に別個の位相を有する、装置。
【請求項５】
請求項１又は２に記載の装置であって、
前記パルス制御回路が、
前記複数のサブビーム・パルス・パターン・データ及びサブビーム・パルス遅延データ、及びクロック制御信号を含む前記複数のサブビーム・パルス制御信号の一部を提供する有限ステートマシン（ＦＳＭ）回路と、
前記ＦＳＭ回路に結合され、前記複数のクロック信号を含む前記複数のサブビーム・パルス制御信号の別の一部を提供することにより前記クロック制御信号に応答する、位相ロック・ループ（ＰＬＬ）回路と、
を含み、
前記複数のクロック信号が共通の周波数及び相互に別個の位相を有する、装置。
【請求項６】
超音波システムのサブビーム・フォーミング・トランスミッタのためのマルチチャネル・パルサー・ドライバ回路を含む装置であって、
複数のクロック信号のうち選択されたクロック信号を提供することにより、複数のサブビーム・パルス遅延データの第１の部分及び前記複数のクロック信号に応答するクロック選択回路と、
前記クロック選択回路に結合される遅延回路であって、前記複数のクロック信号のうち前記選択されたクロック信号に対応し、かつ、それに関連して時間的に遅延された遅延クロック信号を提供することにより、前記複数のサブビーム・パルス遅延データの第２の部分及び前記複数のクロック信号のうち前記選択されたクロック信号に応答する、遅延回路と、
前記遅延回路に結合されるデータ記憶回路であって、複数のサブビーム・パルス・パターン・データを記憶し、かつ、前記遅延されたクロック信号に従って前記記憶された複数のサブビーム・パルス・パターン・データのそれぞれの部分をリトリーブすることにより、前記複数のサブビーム・パルス・パターン・データ及び前記遅延されたクロック信号に応答する、データ記憶回路と、
を含み、
前記複数のクロック信号が共通の周波数及び相互に別個の位相を有し、
前記遅延されたクロック信号が、前記複数のサブビーム・パルス遅延データの前記第１の部分に関連する第１の遅延と、前記複数のサブビーム・パルス遅延データの前記第２の部分に関連する第２の遅延とに従って、前記複数のクロック信号のうち前記選択されたクロック信号に関連して時間的に遅延される、装置。
【請求項７】
超音波システムのサブビーム・フォーミング・トランスミッタのためのマルチチャネル・パルサー・ドライバ回路を含む装置であって、
複数のクロック信号のうち選択されたクロック信号を提供することにより、複数のサブビーム・パルス遅延データの第１の部分及び前記複数のクロック信号に応答するクロック選択回路と、
前記クロック選択回路に結合される遅延回路であって、前記複数のクロック信号のうち前記選択されたクロック信号に対応し、かつ、それに関連して時間的に遅延された遅延クロック信号を提供することにより、前記複数のサブビーム・パルス遅延データの第２の部分及び前記複数のクロック信号のうち前記選択されたクロック信号に応答する、遅延回路と、
前記遅延回路に結合されるデータ記憶回路であって、複数のサブビーム・パルス・パターン・データを記憶し、かつ、前記遅延されたクロック信号に従って前記記憶された複数のサブビーム・パルス・パターン・データのそれぞれの部分をリトリーブすることにより、前記複数のサブビーム・パルス・パターン・データ及び前記遅延されたクロック信号に応答する、データ記憶回路と、
を含み、
前記遅延されたクロック信号が、前記複数のサブビーム・パルス遅延データの前記第１の部分に関連する第１の遅延と、前記複数のサブビーム・パルス遅延データの前記第２の部分に関連する第２の遅延とに従って、前記複数のクロック信号のうち前記選択されたクロック信号に関連して時間的に遅延され、
前記第１の遅延が前記第２の遅延より小さい、装置。
【請求項８】
超音波システムのサブビーム・フォーミング・トランスミッタのためのマルチチャネル・パルサー・ドライバ回路を含む装置であって、
複数のクロック信号のうち選択されたクロック信号を提供することにより、複数のサブビーム・パルス遅延データの第１の部分及び前記複数のクロック信号に応答するクロック選択回路と、
前記クロック選択回路に結合される遅延回路であって、前記複数のクロック信号のうち前記選択されたクロック信号に対応し、かつ、それに関連して時間的に遅延された遅延クロック信号を提供することにより、前記複数のサブビーム・パルス遅延データの第２の部分及び前記複数のクロック信号のうち前記選択されたクロック信号に応答する、遅延回路と、
前記遅延回路に結合されるデータ記憶回路であって、複数のサブビーム・パルス・パターン・データを記憶し、かつ、前記遅延されたクロック信号に従って前記記憶された複数のサブビーム・パルス・パターン・データのそれぞれの部分をリトリーブすることにより、前記複数のサブビーム・パルス・パターン・データ及び前記遅延されたクロック信号に応答する、データ記憶回路と、
を含み、
前記クロック選択回路がマルチプレクサ回路を含む、装置。
【請求項９】
超音波システムのサブビーム・フォーミング・トランスミッタのためのマルチチャネル・パルサー・ドライバ回路を含む装置であって、
複数のクロック信号のうち選択されたクロック信号を提供することにより、複数のサブビーム・パルス遅延データの第１の部分及び前記複数のクロック信号に応答するクロック選択回路と、
前記クロック選択回路に結合される遅延回路であって、前記複数のクロック信号のうち前記選択されたクロック信号に対応し、かつ、それに関連して時間的に遅延された遅延クロック信号を提供することにより、前記複数のサブビーム・パルス遅延データの第２の部分及び前記複数のクロック信号のうち前記選択されたクロック信号に応答する、遅延回路と、
前記遅延回路に結合されるデータ記憶回路であって、複数のサブビーム・パルス・パターン・データを記憶し、かつ、前記遅延されたクロック信号に従って前記記憶された複数のサブビーム・パルス・パターン・データのそれぞれの部分をリトリーブすることにより、前記複数のサブビーム・パルス・パターン・データ及び前記遅延されたクロック信号に応答する、データ記憶回路と、
を含み、
前記遅延回路がカウンタ回路を含む、装置。
【請求項１０】
超音波システムのサブビーム・フォーミング・トランスミッタのためのマルチチャネル・パルサー・ドライバ回路を含む装置であって、
複数のクロック信号のうち選択されたクロック信号を提供することにより、複数のサブビーム・パルス遅延データの第１の部分及び前記複数のクロック信号に応答するクロック選択回路と、
前記クロック選択回路に結合される遅延回路であって、前記複数のクロック信号のうち前記選択されたクロック信号に対応し、かつ、それに関連して時間的に遅延された遅延クロック信号を提供することにより、前記複数のサブビーム・パルス遅延データの第２の部分及び前記複数のクロック信号のうち前記選択されたクロック信号に応答する、遅延回路と、
前記遅延回路に結合されるデータ記憶回路であって、複数のサブビーム・パルス・パターン・データを記憶し、かつ、前記遅延されたクロック信号に従って前記記憶された複数のサブビーム・パルス・パターン・データのそれぞれの部分をリトリーブすることにより、前記複数のサブビーム・パルス・パターン・データ及び前記遅延されたクロック信号に応答する、データ記憶回路と、
を含み、
前記データ記憶回路が、
前記遅延されたクロック信号に従って前記記憶された複数のサブビーム・パルス・パターン・データの第１のそれぞれの部分をリトリーブすることにより、前記遅延されたクロック信号に応答する第１のシフト・レジスタ回路と、
前記遅延されたクロック信号に従って前記記憶された複数のサブビーム・パルス・パターン・データの第２のそれぞれの部分をリトリーブすることにより、前記遅延されたクロック信号に応答する第２のシフト・レジスタ回路と、
を含み、
前記記憶された複数のサブビーム・パルス・パターン・データの前記リトリーブされた第１及び第２のそれぞれの部分が、前記遅延されたクロック信号に従って２ビット・データ信号のシーケンスを提供する、装置。
【請求項１１】
超音波システムのサブビーム・フォーミング・トランスミッタのためのマルチチャネル・パルサー・ドライバ回路を含む装置であって、
複数のサブビーム・パルス遅延データの第１の部分を受信し、それに応答して、複数のクロック信号から選択して前記複数のクロック信号のうちの選択されたクロック信号を提供するためのクロック・セレクタ手段と、
前記複数のサブビーム・パルス遅延データの第２の部分を受信し、それに応答して、前記複数のクロック信号のうちの前記選択されたクロック信号を遅延させて、前記複数のクロック信号のうちの前記選択されたクロック信号に対応し、かつ、それに関連して時間的に遅延された遅延クロック信号を提供するための遅延手段と、
複数のサブビーム・パルス・パターン・データ及び前記遅延されたクロック信号を受信し、それらに応答して、前記複数のサブビーム・パルス・パターン・データを記憶し、前記遅延されたクロック信号に従って前記記憶された複数のサブビーム・パルス・パターン・データのそれぞれの部分をリトリーブするためのデータ記憶手段と、
を含む、装置。
【請求項１２】
請求項１１に記載の装置であって、
前記複数のクロック信号が共通の周波数及び相互に別個の位相を有する、装置。
【発明の詳細な説明】
【背景技術】
【０００１】  本発明は、超音波システムのためのトランスミッタ回路に関し、特に、超音波システムのためのサブビーム・フォーミングされた送信信号を提供するための回路に関連する。【０００２】  図１を参照すると、従来の超音波システムは、プロセッサ／コントローラ１０、及びアナログ・フロントエンド（ＡＦＥ）２０だけでなく、ビデオ・ディスプレイやコンピュータ・キーボードやマウスなどのユーザー・インタフェース（図示せず）を含む。プロセッサ／コントローラ１０内に含まれているのはデジタル・ビーム・フォーマ１２であり、デジタル・ビーム・フォーマ１２は、送信ビーム・プロファイルを定義する多数のデジタル送信データ信号１３を提供し、代わりに、受信エネルギー・プロファイルを表す多数のデジタル受信データ信号３３を受信する。任意の所望のビーム・フォーミングがビーム・フォーマ回路１２内で実行される。【０００３】  ＡＦＥ２０の送信経路は、デジタル・アナログ変換（ＤＡＣ）回路２２の多数のチャネル、及び多数のトランスデューサ増幅器ドライバ回路２４を含む。送信データ信号１３は、前記ドライバ回路２４を駆動するため、対応するアナログ信号２３に変換される。その結果のドライバ出力信号２５の各々は、トランスデューサ・アレイ２８内のそれぞれのトランスデューサを駆動し、周知の原理に従って、送信／受信スイッチ２６を介して伝達される。【０００４】  更に周知の原理に従って、前記トランスデューサ・アレイ２８によって受信された反射された超音波エネルギーは、対応するアナログ電気信号２７に変換され、これらは、前記送信／受信スイッチ２６を介してそれぞれの時間可変利得増幅器（ＴＶＧＡ）回路３０へ伝達される。その結果の増幅された信号３１は、アナログ・デジタル変換（ＡＤＣ）回路３２の多数のチャネルにより変換されて、前記受信データ信号３３を生成する。【０００５】  このような超音波イメージング・システムは、このように動作して所望の画像解像度及び品質に必要とされるビーム・フォーミングを提供する。上述のように、このビーム・フォーミング機能は、所望の汎用性（ｆｌｅｘｉｂｉｌｉｔｙ）及びプログラミング性を達成するため、デジタル・ドメインで実施されるのが典型的である。しかし、処理の速度及び複雑性が増すにつれて、このようなデジタル・ドメイン回路によって消費される電力は増加している。益々多くのシステムが携帯用に及びバッテリー電力で動作するように設計されるため、このような電力消費、特に電力消費の如何なる増加も、とりわけ問題となる。また、益々複雑なトランスデューサ・アレイが開発されるにつれ、前記プロセッサ／コントローラ１０とＡＦＥ２０との間のインタフェース内の信号１３、３３の数が増加している。従って、電力消費及び前記プロセッサ／コントローラ１０とＡＦＥ２０との間の信号接続の数を低減するように、改良されたサブビーム・フォーミングを実装することが望ましい。
【発明の概要】
【０００６】  超音波システムのサブビーム・フォーミング・トランスミッタのためのマルチチャネル・パルサー・ドライバ（ｐｕｌｓｅｒ  ｄｒｉｖｅｒ）回路が提供され、この回路において、サブビーム・パルス遅延データ及び多数のクロック信号に従ってサブビーム・パルス・パターン・データを遅延させることによってサブビーム信号が形成される。
【０００７】  本発明の一実施例に従って、超音波システムのサブビーム・フォーミング・トランスミッタのためのマルチチャネル・パルサー・ドライバ回路は、
複数のサブビーム・パルス・パターン・データ、複数のサブビーム・パルス遅延データ、及び複数のクロック信号を含む複数のサブビーム・パルス制御信号を提供するためのパルス制御回路と、
前記パルス制御回路に結合され、複数のシリアル・サブビーム信号パルスを提供することにより前記複数のサブビーム・パルス・パターン・データ、サブビーム・パルス遅延データ、及びクロック信号に応答する、信号パルス生成回路であって、前記複数のサブビーム・シリアル信号パルスのうち一つ又はそれ以上のそれぞれのサブビーム・シリアル信号パルスが、前記複数のサブビーム・パルス・パターン・データの少なくとも一部に対応し、かつ、前記複数のサブビーム・パルス遅延データ及びクロック信号に関連して時間遅延されている、前記信号パルス生成回路と、を含む。
【０００８】  本発明の別の実施例に従って、超音波システムのサブビーム・フォーミング・トランスミッタのためのマルチチャネル・パルサー・ドライバ回路は、
複数のクロック信号のうち選択されたクロック信号を提供することにより複数のサブビーム・パルス遅延データの第１の部分及び前記複数のクロック信号に応答するクロック選択回路と、
前記クロック選択回路に結合される遅延回路であって、前記複数のクロック信号のうち前記選択されたクロック信号に対応し、かつ、それに関連して時間的に遅延された遅延クロック信号を提供することにより前記複数のサブビーム・パルス遅延データの第２の部分及び前記複数のクロック信号のうち前記選択されたクロック信号に応答する、遅延回路と、
前記遅延回路に結合されるデータ記憶回路であって、前記複数のサブビーム・パルス・パターン・データを記憶し、前記遅延されたクロック信号に従って前記記憶された複数のサブビーム・パルス・パターン・データのそれぞれの部分をリトリーブすることにより、複数のサブビーム・パルス・パターン・データ及び前記遅延されたクロック信号に応答する、データ記憶回路と、を含む。
【０００９】  本発明の別の実施例に従って、超音波システムのサブビーム・フォーミング・トランスミッタのためのマルチチャネル・パルサー・ドライバ回路は、
複数のサブビーム・パルス・パターン・データ、複数のサブビーム・パルス遅延データ、及び複数のクロック信号を含む複数のサブビーム・パルス制御信号を提供するためのパルス・コントローラ手段と、
前記複数のサブビーム・パルス・パターン・データ、サブビーム・パルス遅延データ、及びクロック信号を受信し、それらに応答して、複数のシリアル・サブビーム信号パルスを提供するための信号パルス生成器手段とを含み、前記複数のサブビーム・シリアル信号パルスのうち一つ又はそれ以上のそれぞれのサブビーム・シリアル信号パルスは、前記複数のサブビーム・パルス・パターン・データの少なくとも一部に対応し、かつ、前記複数のサブビーム・パルス遅延データ及びクロック信号に関連して時間遅延されている。
【００１０】  本発明の別の実施例に従って、超音波システムのサブビーム・フォーミング・トランスミッタのためのマルチチャネル・パルサー・ドライバ回路は、
複数のサブビーム・パルス遅延データの第１の部分を受信し、それに応答して、複数のクロック信号から選択して前記複数のクロック信号のうち選択されたクロック信号を提供するためのクロック・セレクタ手段と、
前記複数のサブビーム・パルス遅延データの第２の部分を受信し、それに応答して、前記複数のクロック信号のうち前記選択されたクロック信号を遅延させて、前記複数のクロック信号のうち前記選択されたクロック信号に対応し、かつ、それに関連して時間的に遅延された遅延クロック信号を提供するための遅延手段と、
複数のサブビーム・パルス・パターン・データ及び前記遅延されたクロック信号を受信し、それらに応答して、前記複数のサブビーム・パルス・パターン・データを記憶し、前記遅延されたクロック信号に従って前記記憶された複数のサブビーム・パルス・パターン・データのそれぞれの部分をリトリーブするためのデータ記憶手段と、を含む。
【図面の簡単な説明】
【００１１】
【図１】  図１は、従来のビーム・フォーミング超音波システムの送信及び受信チャネルの機能ブロック図である。
【図２】  図２は、本発明の一つ又はそれ以上の実施例に従ってサブビーム・フォーミングを実装する超音波システムの送信及び受信チャネルの機能ブロック図である。
【図３】  図３は、本発明の一つ又はそれ以上の実施例に従ってサブビーム・フォーミング・トランスミッタを有する超音波システムの８つのチャネルの機能ブロック図である。
【図４】  図４は、本発明の一つ又はそれ以上の実施例に従って超音波トランスデューサを駆動するための信号パルサーのためのドライバ回路の機能ブロック図である。
【図５】  図５は、図４の回路のパルス・ドライバ・チャネルの一つの例示の実施例の機能ブロック図である。
【発明を実施するための形態】
【００１２】  下記の詳細な説明は、添付の図面を参照した本発明の例示の実施例に関する。
このような記載は、本発明の範囲に関する説明を意図するものであり、本発明の範囲に関して限定するものではない。このような実施例は、当業者が本発明を実施することができる程度に充分詳細に説明されており、本発明の趣旨又は範囲から逸脱することなく、何らかの変更を加えて他の実施例が実施され得ることが分かるだろう。
【００１３】  本開示全体にわたって、当該文脈にそうではないと明確に表示されていない場合、記載されている個々の回路要素の数は単数であっても複数であってもよいことを理解されたい。例えば、「回路（ｃｉｒｃｕｉｔ）」及び「回路（ｃｉｒｃｕｉｔｒｙ）」という用語は、単一の構成要素、或いは、能動的及び／又は受動的のいずれかであり、記載された機能を提供するよう（例えば、一つ又はそれ以上の集積回路チップとして）共に接続又は結合される複数の構成要素のいずれかを含み得る。また、「信号」という用語は、一つ又はそれ以上の電流、一つ又はそれ以上の電圧、又はデータ信号を指し得る。図面内では、同様の又は関連する要素は、同様の又は関連する英字、数字、又は英数字の識別子を有し得る。更に、本発明は、（好ましくは、一つ又はそれ以上の集積回路チップの形式の）個別の電子回路を用いる実施の文脈において説明しているが、このような回路の任意の部品の機能は、処理されるべき信号周波数又はデータ速度に依って、代替として一つ又はそれ以上の適切にプログラムされたプロセッサを用いて実施されてもよい。また、図面は種々の実施例の機能ブロックの図を示すのであり、これらの機能ブロックは必ずしもハードウェア回路間の区分を示しているわけではない。このため、例えば、一つ又はそれ以上の機能ブロック（例えば、プロセッサ、メモリなど）が、ハードウェア（例えば、汎用信号プロセッサ、ランダム・アクセス・メモリ、ハードディスク・ドライブなど）の単一の部品で実装されても良い。同様に、記載された任意のプログラムは、スタンドアロン型プログラムであってもよく、オペレーティング・システム内のサブルーチンとして組み込まれてもよく、インストールされたソフトウェア・パッケージ内の機能などであってもよい。
【００１４】  図２を参照すると、本発明の一つ又はそれ以上の実施例に従ってサブビーム・フォーミングを用いる超音波システムは、プロセッサ／コントローラ１００のグローバル・デジタル・ビーム・フォーマ回路とＡＦＥ２００との間の信号インタフェースを簡素化する。グローバル・デジタル・ビーム・フォーマ１０２は、チャネルの総数Ｎをｎ個のチャネルの多数の小さなグループ、即ち「サブビーム」、に分割し、これらが、送信データ信号１０３の多数のサブビームを提供し、受信データ信号２１５の多数のサブビームを受信する。送信経路において、これらのＮ／ｎデータ信号１０３は、Ｎ／ｎサブビーム・フォーマ回路２０２ａによりＮ個のサブビーム信号２０３を提供するために用いられる。（例えば、トランスデューサ・アレイ２１０がＮ＝２５６信号で駆動され、各サブビーム・フォーマ回路２０２がｎ＝８サブビーム信号を提供する場合、前記グローバル・デジタル・ビーム・フォーマ１０２は、Ｎ／ｎ＝３２送信データ信号１０３を提供しさえすればよい。）前記サブビーム信号２０３は、ドライバ回路２０６のためのアナログ駆動信号として機能し、前記ドライバ回路２０６は、前記トランスデューサ・アレイのための駆動信号２０７を提供する。
【００１５】  前記トランスデューサ・アレイ２１０からの受信信号２０９は、時間可変利得増幅器２１０により増幅され、その結果増幅された信号２１１は、ＡＤＣ回路２１２によって変換されて対応するデジタル信号２１３を生成する。これらのデジタル信号２１３は、サブビーム・フォーミング・レシーバ回路２１４（その主題は開示されており、その一つ又はそれ以上の実施例は同時継続中の特許出願において請求されている）によって処理されてＮ／ｎ受信データ信号２１５を提供する。
【００１６】  本発明の一つ又はそれ以上の実施例に従ったこのようなサブビーム・フォーミングは、全体的なシステム複雑性及び電力消費を低減させる。例えば、従来のビーム・フォーミングは、例えば、前記グローバル・デジタル・ビーム・フォーマ１０２の一部として、例えば、著しく電力を消費する補間演算（ｉｎｔｅｒｐｏｌａｔｉｏｎ  ｃｏｍｐｕｔａｔｉｏｎｓ）を数多く付随する、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）を用いて、デジタル・ドメインにおいて実行されるのに対し、本発明の一つ又はそれ以上の実施例に従ったサブビーム・フォーミングは、アナログ及び混合信号ドメインにおいて実行されて少ない電力消費で高精度を達成する。
【００１７】  図３を参照すると、本発明の一つ又はそれ以上の実施例に従って、サブビーム・フォーミングが送信信号経路において実行される。前記ＡＦＥ２００（図２）の送信信号経路の各サブビーム・フォーマ回路２０２ａは、サブビーム・フォーミング・プロファイル・データ、グローバル・ビーム・オフセット・データ、キャリブレーション補償データ、スパース（ｓｐａｒｓｅ）選択データ及び送信開始、又は「始動（ｆｉｒｅ  ｕｐ）」制御データを含む送信ビーム・フォーム制御信号１０３ａ、１０３ｂ、及びクロック信号１０３ｃを受信する。前記クロック信号１０３ｃは位相ロック・ループ（ＰＬＬ）回路２２２を駆動し、ＰＬＬ回路２２２は、必要に応じて異なる周波数及び位相を有する種々のクロック信号を提供する。
【００１８】  サブビーム・フォーマ回路２０２ａは、前記サブビーム・フォーミング・プロファイル・データ信号Ｂｔｘ１０３ａにより定義された通りのビーム・フォーミング要件を受信し、それらをプログラム可能な信号振幅及び時間遅延を備えた多数の波形ｔ０、ｔ１、…、ｔ７  ２０３ａに変換する。例えば、２００ｎｓの信号期間を有する波形が前記サブビーム・フォーマ回路２０２ａに予め記憶され、前記サブビーム・フォーミング・プロファイル・データは、波形が１ｎｓずつ連続的に遅延され、かつ、１パーセントずつ振幅が低減されることを指定する。その結果、始動信号Ｂｓｔ１０３ｂのアサートに続いて、前記サブビーム・フォーマ回路２０２ａは、ｔ１（ｎ）＝０．９９×ｔ０（ｎ−１ｎｓ）、ｔ２（ｎ）＝０．９８×ｔ０（ｎ−２ｎｓ）、…、ｔ７（ｎ）＝０．９３×ｔ０（ｎ−７ｎｓ）となるように、８個の信号２０３ａを提供する。代替として、例えば、プログラム可能な正の２１７ｐ及び負の２１７ｎ電源電圧（下記で更に詳細に説明する）に従って、信号振幅に対する変形がドライバ回路２０６ａにおいて成されてもよい。
【００１９】  上述のように、前記サブビーム・フォーミングされた信号２０３ａは、前記ドライバ回路２０６ａを駆動し、前記ドライバ回路２０６ａはそれぞれのトランスデューサのための駆動信号２０７ａを（上述のように）提供する。前記サブビーム・フォーマ回路２０２ａは、前記ドライバ回路２０６ａのため電力管理回路２１６に一つ又はそれ以上の制御信号２１７ｃを提供する。これらの一つ又はそれ以上の制御信号２１７ｃに従って、前記電力管理回路２１６は、前記ドライバ回路２０６ａのため正の２１７ｐ及び負の２１７ｎ電源電圧を制御する。例えば、好ましい実施例に従って、前記ドライバ回路２０６ａは、そのためにそれらの電源電圧２１７ｐ、２１７ｎが前記電力管理回路２１６により制御される、Ｇ級増幅器を用い、それにより、前記トランスデューサ駆動信号２０７ａに対する振幅制御を提供する。代替として、前記ドライバ回路２０６ａは、シンプルなパルス生成器、多レベルパルス生成器、又は他の級の増幅器（例えば、Ａ／Ｂ級）の形式で実装されてもよい。
【００２０】  精密なビーム形状を形成するために必要な微細（ｆｉｎｅ）位相制御には、パルス速度よりも微細であるか、或いは各サイクルでより多くの位相を有する、タイミングが必要である。例えば、パルス波形を生成するために４０Ｍｓ／秒（メガ・サンプル毎秒）が用いられる場合、サンプル時間解像度は２５ｎｓ（ナノ秒）であり、これは通常は充分ではない。従って、１６０ＭＨｚなどの一層高い周波数を同期化して６．２５ｎｓの一層微細なクロック・サイクル・シフトを生成するためには、４０ＭＨｚが必要である。下記で更に詳細に説明するように、６．２５ｎｓ刻みで増加する信号２０３ａを遅延させるために粗（ｃｏａｒｓｅ）遅延制御を用いることができる。微細（ｆｉｎｅ）遅延では多位相クロック信号を用いることができる。例えば、ｍ＝８位相の場合、微細時間解像度は１クロック・サイクルの１／８、即ち、０．７８１２５ｎｓとなる。
【００２１】  充分に高い周波数で動作する前記サブビーム・フォーマ２０２ａでは、このサブビーム・フォーマ２０２ａは、任意の波形を発生させるためのパルス幅変調（ＰＷＭ）機能を実施するため多数のパルスを、又は超音波ターゲットへ一層多くのエネルギーを提供するため符号励振パルスを提供するために動作され得る。
【００２２】  制御効率を改善するため、及び前記信号経路から前記トランスデューサまでの信号損失を考慮するため、前記サブビーム・フォーマ２０２ａ内でキャリブレーションを提供することができる。このようなキャリブレーションは、時間遅延及び振幅変動のためのキャリブレーションを含み得る。例えば、種々のトランスデューサ、ドライバ増幅器、及び他の回路要素（能動及び受動の両方）間で必ずある程度の動作差異が存在し得る。（例えば、製造試験の一部として）キャリブレーション・プロセスは、これらの差を捕捉すること、及びそれらを前記サブビーム・フォーマ２０２ａ内の記憶のためのオフセット・データに変換することを含み得、それらにより、これらのオフセット・データに基づいて前記ビーム・プロファイルに調整が成されてより精密なビーム・フォーミング性能を提供することが可能となる。
【００２３】  また、偶数又は奇数の又は個々に選択されたトランスデューサなど、トランスデューサのサブセットを駆動することによりスパース・ビーム・フォーミングを提供することができる。例えば、前記ビーム・プロファイル・フォーミングの一部として、生成された種々の波形のうち選択された波形の振幅をゼロ（又は何らかの他の既定の低い値）と定義することができる。
【００２４】  図４を参照すると、本発明の一つ又はそれ以上の実施例に従って、実質的に図示するように、２レベル・ドライバ又はパルス生成器（パルサー）を用いてドライバ回路２０６ａａが実装され得る。送信イネーブル信号１０３ｃに従って、始動制御回路２４２が、シフト・レジスタ・チャネル２５０の８つの対を介してパルス信号を提供するための開始制御信号２４３ａを、及び制御を提供しかつ入力データを適切なフォーマットに変換する有限ステートマシン（ＦＳＭ）２４８に対して負荷制御信号２４３ｂを提供する。シリアル・インタフェース回路２４４は、パルス及び制御データ及び対応するクロック信号１０３ｄを受信し、シリアル・データを前記ＦＳＭ２４８にロードされ得るようにパラレル・データ２４５に変換する。前記ＦＳＭ２４８は、前記データ・チャネル２５０に対しパルス・パターン・データ２４９ａ（例えば、１２８ビット）及び遅延プロファイル・データ２４９ｂ（例えば、１７ビット）を、及びＰＬＬ回路２４６に対し制御信号２４９ｃを提供する。
【００２５】  前記ＰＬＬ回路２４６は、リファレンス及びバイアス信号１０３ｅを受信し、オーバーサンプリング周波数ｆｃ（例えば、例示の実施例において８つの位相で１６０ＭＨｚ）で多位相クロック信号２４７を生成する。
【００２６】  前記データ・チャネル２５０は、前記パルス・パターン・データ２４９ａ及び遅延プロファイル・データ２４９ｂを受信し、前記開始制御信号２４３ａ、及び前記多位相クロック信号２４７の選択された位相により制御される（下記で更に詳細に説明する）。各データ・チャネル２５０は、それぞれのトランスデューサを駆動する前記パルサー・ドライバ回路のため、２個の出力ビット、Ｐ（Ｐ０、Ｐ１、Ｐ２、…、Ｐ７）、Ｎ（Ｎ０、Ｎ１、Ｎ２、…、Ｎ７）を提供する。これら２個のビットは、パルサー制御の４つのレベルを可能にし、そのうち３つのレベルは、バイポーラ・パルサーを駆動する際に用いられる。例えば、これら４個のレベルは次のように定義することができる。出力電圧が０の場合、Ｐｎ＝０及びＮｎ＝０であり、モストポジティブパルス電圧の場合、Ｐｎ＝１及びＮｎ＝０であり、モストネガティブパルス電圧の場合Ｐｎ＝０及びＮｎ＝１であり、減衰パルス反射（ｄａｍｐｅｄ  ｐｕｌｓｅ  ｅｃｈｏ）の場合、Ｐｎ＝１及びＮｎ＝１である。信号Ｐｎ、Ｎｎの各対は、等しいタイミングで遅延され得るが、前記８つの信号対Ｐ０／Ｎ０、Ｐ１／Ｎ１、…、Ｐ７／Ｎ７は、一般的に、上述のようなビーム・フォーミング要件に従って異なるタイミング間隔だけ遅延される（例えば、信号対Ｐ１／Ｎ１は、信号対Ｐ０／Ｎ０に対して１．５ｎｓだけ遅延される）。
【００２７】  好ましい実施例に従って、各データ・チャネル２５０は、各制御ビットＰ、Ｎに対し６４パルスまで提供し、それによりＰＷＭ又は符号励振マルチパルス信号が可能となる。前記ＰＬＬ回路２４６は、ｆｃ＝１６０ＭＨｚのオーバーサンプリング周波数で前記多位相クロック信号２４７を提供する。８つの位相がある場合、０．７８２５ｎｓの微細遅延が提供される。前記シリアル・インタフェース２４４は、異なる遅延プロファイル・データが受信され、かつ、異なるビーム・パターンに対して前記ＦＳＭ２４８にロードされることを可能にする。前記送信イネーブル信号１０３ｃは、すべてのデータ・チャネル２５０が同時に始動されることを可能にする。前記ＦＳＭ２４８内又は専用メモリ（図示せず）内のキャリブレーションデータを記憶することにより、キャリブレーションが提供され得る。
【００２８】  図５を参照すると、前記データ・チャネル２５０の一つの例示の実施例２５０ａａは、マルチプレクサ２６２、シフト・レジスタ２６４ｐ、２６４ｎ、カウンタ２６６、及び論理回路２６８、２７０、２７２を含み、全て実質的に図示するように相互接続される。前記パルス・パターン・データ２４９ａは、前記シフト・レジスタ２６４ｐ、２６４ｎ間で分割され、それらにロードされる。前記遅延プロファイル・データ２４９ｂは、前記多位相クロック信号２４７の前記位相のうち一つを選択するための前記マルチプレクサ２６２への制御ビット（例えば、８つの位相の中で選択するための３つのビット）、及び前記カウンタ２６６をロードするための（例えば、１４個の）ビットを提供する。それに応じて、前記カウンタ２６６は前記粗遅延を制御し、前記多位相クロック信号２４７は前記微細遅延を制御する。前記選択されたクロック信号位相２６３は、前記カウンタ２６６及びプログラム可能な分周器２６５を駆動する。前記分周器２６５は、前記クロック２６３を、プログラム可能なパルス開始周波数のため予めロードされた倍率により制御される低い周波数クロック２６５ａまでスケーリングする。前記カウンタ２６６の出力２６７は、「開始」制御信号２４３ａにより制御される各開始の前に論理「０」に保持される。前記「開始」制御信号２４３ａのアサートに続いて、前記カウンタ２６６はカウントを開始する。前記ロードされたカウンタデータによって決まる前記粗遅延間隔が経過した後、前記アサートされた端子カウンタ出力２６７は、分周されたクロック２６５ａをイネーブルにして前記シフト・レジスタ２６４ｐ、２６４ｎのための前記クロック信号２７３としてＡＮＤゲート２７２を介して通過させる。（前記カウンタ２６６が前記粗遅延値に達すると、前記入力ＡＮＤゲート２６８及びフィードバック・インバータ２７０は、カウンタクロック２６９をディセーブルにして、前記「開始」制御信号２４３ａがディアサート（ｄｅ−ａｓｓｅｒｔ）されるまで前記カウンタ２６６出力端子をアサートされたままにする）。それに応じて、前記粗及び微細遅延により定義される遅延間隔の終わりに、前記シフト・レジスタ２６４ｐ、２６４ｎにロードされる前記ビット・パターンに従って、前記パルサーに対する制御ビット２５１ａｐ、２５１ａｎが、前記イネーブルにされたクロック信号２７３により同期出力される（ｃｌｏｃｋｅｄ  ｏｕｔ）。別のカウンタ２７４は、開始されたパルスをカウントする。それが前記所定の長さに達すると、その端子カウント出力２７４ａがアサートされ、それにより、インバータ２７５及び前記ＡＮＤゲート２７２を介して前記クロック信号２７３をディセーブルにする。（その制御ストラテジーは、前記第１のカウンタ２６６のものに類似する。）前記端子カウント出力２７４ａは、「開始」制御信号２４３ａにより制御される各開始の前にディアサートされたままにする。各開始の後、前記シフト・レジスタ２６４ｐ、２６４ｎは、次の開始の準備においてそれらの予めロードされた値に自動的に設定され得る。
【００２９】  当業者であれば、本発明の趣旨又は範囲から逸脱することなく、本発明の構造及びオペレーション方法における種々の他の変更及び変形が明らかとなろう。本発明を、特定の好ましい実施例に関して説明してきたが、主張している発明が、このような特定の実施例に不当に制限されるべきではないことを理解されたい。後に続く特許請求の範囲が本発明の範囲を定義し、これらの請求項及びそれらの等価物の範囲内の構造及び方法が本明細書に含有されることを意図している。
【図１】
0005714010.tif 000002
【図２】
0005714010.tif 000003
【図３】
0005714010.tif 000004
【図４】
0005714010.tif 000005
【図５】
0005714010.tif 000006