(57)【特許請求の範囲】
【請求項１】
絶縁性基材と、この絶縁性基材に形成された導体パターンによるコイルとを含み、  前記コイルは同一平面上に並置され、直列接続された複数のコイルで構成され、  同一平面上に隣接するコイルで閉磁路を形成するように、各コイルの巻回方向および接続関係が定められており、  面方向に隣接するコイルとコイルとの間で劣角が１８０°から９０°までの範囲内の角度で前記絶縁性基材が屈曲されていることを特徴とするインダクタ素子。
【請求項２】
前記コイルは複数の層に亘って形成されている、請求項１に記載のインダクタ素子。
【請求項３】
前記複数のコイルのうちのコイルとコイルとを接続するための線分状の導体パターンを含み、該線分状の導体パターンは、当該線分状の導体パターンで接続されるコイルが形成された層とは異なる層に形成されており、前記線分状の導体パターンで接続されるコイルが形成された層よりも前記線分状の導体パターンが内周側になるように、前記絶縁性基材が屈曲された、請求項１または２に記載のインダクタ素子。
【請求項４】
請求項１〜３のいずれかに記載のインダクタ素子を備え、前記絶縁性基材に前記インダクタ素子に導通する導通部材を備えたインダクタブリッジ。
【請求項５】
請求項１〜３のいずれかに記載のインダクタ素子を備え、前記複数のコイルによるインダクタンスおよび浮遊容量で定まる自己共振周波数を阻止帯域に含む高周波フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、絶縁性基材に構成されたインダクタ素子、およびそれを備えたインダクタブリッジならびに高周波フィルタに関するものである。
【背景技術】
【０００２】  従来、携帯端末等の薄型で小型の電子機器において、回路内に設ける各種部品は薄型化が要求されている。また、限られた空間に各種素子を配置するため、各種素子の形状についても工夫が必要になっている。【０００３】  一般的なインダクタ素子は、回路基板に実装されるチップインダクタとして構成されるか、回路基板にインダクタの導体パターンを形成することで回路に組み込まれる。例えば特許文献１には、導体パターンによるコイルが形成された複数の絶縁体層を備えた積層インダクタが示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２０１０／０１６３４５号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００５】  チップインダクタ、パターンインダクタのいずれにおいても、形成する導体パターンを微細化することにより、また多層化することにより、小型化は可能であるが、そのことにより次のような問題が生じる。【０００６】・導体パターンの線幅の縮小にともない、ＤＣＲ（直流抵抗）が増大する。【０００７】・線間容量や層間容量が増大して、得られるインダクタンスあたりの浮遊容量が大きくなり、そのことで自己共振周波数が低くなる。したがって、インダクタとして利用できる周波数帯域が狭くなる。例えば高周波フィルタとして使用する際の帯域幅が狭くなる。【０００８】  そこで、本発明の目的は、小型・薄型でありながらＤＣＲが小さく自己共振周波数が高いインダクタ素子、およびそれを備えたインダクタブリッジならびに高周波フィルタを提供することにある。
【課題を解決するための手段】
【０００９】（１）本発明のインダクタ素子は、絶縁性基材と、この絶縁性基材に形成された導体パターンによるコイルとを含み、前記コイルは同一平面上に並置され、直列接続された複数のコイルで構成され、同一平面上に隣接するコイルで閉磁路を形成する（面方向に隣接するコイルを鎖交する磁束がループを形成する）ように、各コイルの巻回方向および接続関係が定められており、面方向に隣接するコイルとコイルとの間で劣角が１８０°から９０°までの範囲内の角度で絶縁性基材が屈曲されていることを特徴とする。【００１０】  上記構成により、単一のコイルで構成された場合に比べて、折り曲げによる特性変化が少なくなる。また、閉磁路が形成されることによる効果が維持できる。【００１１】（２）必要に応じて、前記コイルは複数の層に亘って形成されていることが好ましい。これにより、インダクタ素子の形成に要する面積を抑えることができる。【００１２】（３）前記複数のコイルのうちのコイルとコイルとを接続するための線分状の導体パターンを含み、この線分状の導体パターンが、線分状の導体パターンで接続されるコイルが形成された層とは異なる層に形成されている場合、線分状の導体パターンで接続されるコイルが形成された層よりも線分状の導体パターンが内周側になるように、絶縁性基材が屈曲されていることが好ましい。このような構造にすることにより、屈曲時の引張り応力による線分状の導体パターンの断線が起こりにくくできる。【００１３】（４）本発明のインダクタブリッジは、上記（１）〜（３）のいずれかに記載のインダクタ素子を備え、前記絶縁性基材に前記インダクタ素子に導通する導通部材を備える。【００１４】（５）本発明の高周波フィルタは、上記（１）〜（３）のいずれかに記載のインダクタ素子を備え、前記複数のコイルによるインダクタンスおよび浮遊容量で定まる自己共振周波数を阻止帯域に含むものである。
【発明の効果】
【００１５】  本発明によれば次のような効果を奏する。【００１６】（ａ）単一のコイルで構成する場合に比べて、短い線長で所定のインダクタンスを得ることができるので、ＤＣＲ（直流抵抗）が減少する。【００１７】（ｂ）必要な線長が短くなって、線間容量や層間容量が小さくなるので、得られるインダクタンスあたりの浮遊容量が小さくなり、そのことで自己共振周波数が高くなる。したがって、インダクタとして利用できる周波数帯域が高域まで広がる。【００１８】（ｃ）閉磁路が形成され、磁界の拡がりが抑制されるので、近接導体による不要結合が抑制される。そのため、導体の近傍に配置することもでき、配置自由度が高まる。したがって、より小型化・薄型化できる。【００１９】（ｄ）単一のコイルで構成する場合に比べて、形状の自由度が高まるので、限られた空間に配置しやすくなる。【００２０】（ｅ）導体パターンが面方向に広がる分、薄型化でき、曲げ易くできる。
【図面の簡単な説明】
【００２１】
【図１】図１（Ａ）は第１の実施形態に係るインダクタ素子１０１の外観斜視図、図１（Ｂ）はその分解斜視図、図１（Ｃ）は、その等価回路図である。
【図２】図２（Ａ）はインダクタ素子１０１の導体パターンに流れる電流と、それにより生じる磁界との関係を示す断面図である。図２（Ｂ）は、比較例であるインダクタ素子の導体パターンに流れる電流と、それにより生じる磁界との関係を示す断面図である。
【図３】図３（Ａ）はインダクタ素子１０１の導体パターン３１，３２による自己インダクタンスおよび相互インダクタンスについて示す図である。図３（Ｂ）は比較例のインダクタ素子の導体パターン３１，３２による自己インダクタンスおよび相互インダクタンスについて示す図である。
【図４】図４は、インダクタ素子の挿入損失（Ｓ２１）の周波数特性を示す図である。
【図５】図５（Ａ）はインダクタ素子１０１の導体パターンによって生じる磁界と導体との関係を示す断面図である。図５（Ｂ）は比較例であるインダクタ素子の導体パターンによって生じる磁界と導体との関係を示す断面図である。
【図６】図６はインダクタ素子１０１を屈曲させた状態を示す斜視図である。
【図７】図７（Ａ）はインダクタ素子１０１の導体パターンに流れる電流と生じる磁界との関係を示す断面図である。図７（Ｂ）は比較例であるインダクタ素子の導体パターンに流れる電流と生じる磁界との関係を示す断面図である。
【図８】図８は第２の実施形態に係るインダクタ素子１０２の分解斜視図である。
【図９】図９は、電子機器の筐体内に配置される、回路基板２００および高周波回路モジュール１１０の斜視図である。
【図１０】図１０は第４の実施形態に係るインダクタ素子１０４の分解斜視図である。
【図１１】図１１は第５の実施形態に係るインダクタ素子１０５の分解斜視図である。
【図１２】図１２（Ａ）は第６の実施形態に係るインダクタブリッジ１２０の外観斜視図、図１２（Ｂ）はその分解斜視図である。
【図１３】図１３は、インダクタブリッジ１２０の適用例を示す斜視図である。
【図１４】図１４は第７の実施形態に係る電子機器４００の筐体内部の構造を示す図であり、上部筐体１９１と下部筐体１９２とを分離して内部を露出させた状態での平面図である。
【発明を実施するための形態】
【００２２】  以降、幾つかの具体的な例を挙げて、本発明を実施するための形態を示す。各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせによって更なる他の実施形態とし得ることは言うまでもない。
【００２３】《第１の実施形態》  図１（Ａ）は第１の実施形態に係るインダクタ素子１０１の外観斜視図、図１（Ｂ）はその分解斜視図である。但し、図１（Ｂ）においてはレジスト膜を除いて図示している。図１（Ｃ）は第１の実施形態に係るインダクタ素子１０１の等価回路図である。
【００２４】  このインダクタ素子１０１は素体１０に端子電極２１，２２が形成されていて、端子電極２１，２２を所定の回路に接続して用いるインダクタ素子である。このインダクタ素子は、例えば高周波フィルタ、特に帯域阻止フィルタまたは低域通過フィルタとして使用する。
【００２５】  図１（Ｂ）に表れているように、素体１０は例えば液晶ポリマー（LCP）の樹脂基材１１，１２が積層されて構成される。樹脂基材１１には矩形スパイラル状（コイル状）の導体パターン３１，３２が形成されている。導体パターン３１，３２によるコイルは、樹脂基材１１の面に垂直方向（素体１０の主面に垂直方向）にコイル軸が向く。このように、可撓性を有し、比誘電率の低い液晶ポリマーを用いることにより、線間容量を小さくできる。
【００２６】  樹脂基材１２には線分状の導体パターン３３が形成されている。導体パターン３３の第１端はビア導体（層間接続導体）を介して導体パターン３１の内周端につながり、導体パターン３３の第２端はビア導体を介して導体パターン３２の内周端につながっている。導体パターン３３の大部分は導体パターン３２と共にコイルを構成する。
【００２７】  導体パターン３１の外周端は端子電極２１まで引き出されていて、導体パターン３２の外周端は端子電極２２まで引き出されている。
【００２８】  図１（Ｃ）において、インダクタＬ１，Ｌ２は導体パターン３１，３２のインダクタンス成分に相当する。また、キャパシタＣ１，Ｃ２は導体パターン３１，３２の線間に生じるキャパシタンスに相当する。このようにＬＣ回路を構成することにより、帯域阻止フィルタとして作用する。
【００２９】  図２（Ａ）はインダクタ素子１０１の導体パターンに流れる電流と、それにより生じる磁界との関係を示す断面図である。また、図２（Ｂ）は、比較例であるインダクタ素子の導体パターンに流れる電流と、それにより生じる磁界との関係を示す断面図である。いずれも、コイル状の導体パターン３１，３２により生じる磁界の分布を磁力線で表している。また、電流の方向をドット記号およびクロス記号で表している。
【００３０】  本発明のインダクタ素子１０１では、図２（Ａ）に示すように、隣接する導体パターンを共通に周回する磁力線が生じる。すなわち、隣接する導体パターンで部分的に閉磁路が形成される。そのため、導体パターン３１，３２によるコイルは、それらに生じる磁界が互いに強め合う方向に結合する。
【００３１】  比較例のインダクタ素子は、導体パターン３１と導体パターン３２との巻回方向が同じである。この比較例のインダクタ素子では、図２（Ｂ）に示すように、隣接する導体パターンを共通に周回する磁力線が生じることはなく、導体パターン３１によるコイルのコイル開口を通る磁束と、導体パターン３２によるコイルのコイル開口を通る磁束とが同方向を向く。すなわち、導体パターン３１，３２による２つのコイルは開磁路を形成する。そのため、コイル状導体パターン３１，３２によるコイルは、それらに生じる磁界を互いに弱め合う。
【００３２】  図３（Ａ）は上記インダクタ素子１０１の導体パターン３１，３２による自己インダクタンスおよび相互インダクタンスについて示す図である。同様に、図３（Ｂ）は上記比較例のインダクタ素子の導体パターン３１，３２による自己インダクタンスおよび相互インダクタンスについて示す図である。また、図３（Ｃ）は単一のコイル開口を有するコイルを導体パターンで構成した場合について示す図である。
【００３３】  インダクタＬ１，Ｌ２は導体パターン３１，３２に相当し、ポートＰ１，Ｐ２は端子電極２１，２２に相当する。ここで、導体パターン３１，３２による自己インダクタンスをそれぞれL1，L2で表し、相互インダクタンスをMで表すと、本発明のインダクタ素子１０１のポートＰ１−Ｐ２間のインダクタンスはL1+L2+2Mで表される。一方、比較例のインダクタ素子のポートＰ１−Ｐ２間のインダクタンスはL1+L2-2Mで表される。ここで、結合係数をkで表すと、結合係数kと上記各インダクタンスとの関係は、  k2 ＝M2／(L1*L2)で表される。
【００３４】  このように、本発明のインダクタ素子１０１では、導体パターン３１，３２による２つのコイルがインダクタンスを高める方向に結合するので、ポートＰ１−Ｐ２間のインダクタンスは高い。
【００３５】  図３（Ｃ）に示したように、単一のコイル開口を有するコイルを導体パターンで構成した場合、そのコイルのインダクタンスをLで表し、L1 = L／2、L2 = L／2 の関係であるとすると、  L < L1+L2+2Mが成り立つ。
【００３６】  したがって、同程度の線長で比較すると、単一のコイルを構成する場合よりも、直列接続した複数のコイルを構成した方が、高いインダクタンスが得られる。そのため、同じインダクタンスを得るに要する線長は短くて済み、その分、ＤＣＲ（直流抵抗）は小さくなる。
【００３７】  また、線長の長い導体パターンでコイルを形成すると、隣接線間の電位差が大きくなるので、その分、線間に生じる実質的な浮遊容量が大きくなる。これに対し、本発明のインダクタ素子のように、直列接続された複数のコイルでインダクタ素子を構成すれば、隣接線間に掛かる電位差が小さいので、線間に生じる実質的な浮遊容量は小さい。また、各コイルに生じる浮遊容量は直列に接続されるので、全体の実質的な浮遊容量（合成容量）は小さくなる。そのため、本発明のインダクタ素子によれば、インダクタ素子のインダクタンスと浮遊容量とによる自己共振周波数は高い。
【００３８】  図４は、インダクタ素子の挿入損失（Ｓ２１）の周波数特性を示す図である。図４において、特性曲線ＩＬ１は単一のコイルで構成した比較例のインダクタ素子の特性、特性曲線ＩＬ２は本発明のインダクタ素子１０１の特性である。図４において、周波数ｆｓ１は比較例のインダクタ素子の自己共振周波数、周波数ｆｓ２は本発明のインダクタ素子１０１の自己共振周波数である。上述のとおり、本発明のインダクタ素子１０１は比較例のインダクタ素子に比べて自己共振周波数が高いので、図４に表れているように、インダクタとして利用できる周波数帯域が高域まで広がる。そのため、このインダクタ素子を、ノイズ成分を除去する帯域阻止フィルタまたは低域通過フィルタとして使用する場合に、より高い周波数帯域のノイズまで除去できる。
【００３９】  また、同じ自己共振周波数を得るように設計された場合、浮遊容量が小さい分、大きなインダクタンスを構成することで、Ｑ値が小さくなり、減衰帯域幅が広くなる。そのため、ノイズ成分を除去する帯域阻止フィルタとして使用する場合に、阻止帯域幅を広くとることができる。
【００４０】  さらに、上述のとおり、本発明のインダクタ素子１０１は、比較例のインダクタ素子に比べてＤＣＲ（直流抵抗）が小さいので、挿入損失は全周波数帯域に亘って小さい。そのため、信号減衰量が抑制される。また、信号の周波数帯域での挿入損失を基準（０ｄＢ）にすると、図４に表れているように、自己共振周波数での挿入損失は本発明のインダクタ素子１０１の方が大きく稼げる。
【００４１】  例えば、UHF帯の信号を伝送する伝送路に適用する場合、インダクタンス500nHのインダクタを構成し、700MHz〜1GHzの周波数帯で、２つのポート間のインピーダンスを数100Ω〜数kΩとすることができる。この特性により、上記周波数帯のノイズを反射させることができる。このように、本発明の高周波フィルタはUHF帯のフィルタとして有用である。
【００４２】  図５（Ａ）はインダクタ素子１０１の導体パターンに流れる電流によって生じる磁界と導体との関係を示す断面図である。また、図５（Ｂ）は、比較例であるインダクタ素子の導体パターンに流れる電流によって生じる磁界と導体との関係を示す断面図である。いずれも、コイル状の導体パターン３１，３２により生じる磁界の分布を磁力線で表している。また、電流の方向をドット記号およびクロス記号で表している。
【００４３】  比較例のインダクタ素子の場合、コイル導体パターンによって生じる磁界は開磁路を形成するので、液晶パネルのシールド板やバッテリーなど、非磁性金属による導体ＣＰが近接していると、導体ＣＰに渦電流が流れて損失が発生するとともにインダクタンスが低下する。これに対し、本発明のインダクタ素子１０１によれば、コイル導体パターンによって生じる磁界は閉磁路を形成するので、導体ＣＰが近接しても、その影響を受けにくい。すなわち、近接導体による不要結合が抑制される。そのため、導体の近傍に配置することもでき、配置自由度が高まる。したがって、より小型化・薄型化できる。
【００４４】  図６はインダクタ素子１０１を屈曲させた状態を示す斜視図である。但し、図６においてはレジスト膜を除いて図示している。インダクタ素子１０１は、導体パターン３１によるコイルと導体パターン３２によるコイルとの間で屈曲される。この構成により、コイル間は導体パターンが少なく、屈曲させやすい。また、導体パターン３１，３２の剛性によりコイル部の変形を抑制することができ、コイル部の変形による特性変化を抑制できる。
【００４５】  図７（Ａ）はインダクタ素子１０１の導体パターンに流れる電流と生じる磁界との関係を示す断面図である。また、図７（Ｂ）は比較例であるインダクタ素子の導体パターンに流れる電流と生じる磁界との関係を示す断面図である。この比較例は単一のコイルを形成する導体パターンにより生じる磁界の分布を磁力線で表している。また、電流の方向をドット記号およびクロス記号で表している。
【００４６】  図７（Ｂ）に示すように、単一のコイルを設けて、その中央で屈曲させると、コイル形状全体が変形するので、屈曲度合いによってインダクタンスが比較的大きく変化する。
【００４７】  これに対し、図７（Ａ）に表れているように、導体パターン３１，３２のうち、主に互いに隣接する部分で結合するので、屈曲状態であっても、２つのコイルの結合係数は大きくは変化しない。そのため、屈曲によるインダクタンスの変化は小さい。また、導体パターン３１，３２による隣接するコイルで部分的に閉磁路が形成される状態は屈曲されても保たれる。但し、劣角が９０°未満になるような極端な屈曲状態であると、導体を近接させたときの、その導体による影響を受けやすくなるので、折り曲げの角度は、劣角が１８０°から９０°までの範囲内の角度であることが好ましい。
【００４８】《第２の実施形態》  図８は第２の実施形態に係るインダクタ素子１０２の分解斜視図である。このインダクタ素子１０２は、素体１０に端子電極２１，２２が形成されていて、端子電極２１，２２を所定の回路に接続して用いるインダクタ素子である。
【００４９】  図８に表れているように、素体１０は例えば液晶ポリマー（LCP）の樹脂基材１１，１２が積層されて構成される。樹脂基材１１には矩形スパイラル状（コイル状）の導体パターン３１，３２，３４，３５が形成されている。導体パターン３１，３２，３４，３５によるコイルは、樹脂基材１１の面に垂直方向（素体１０の主面に垂直方向）にコイル軸が向く。
【００５０】  樹脂基材１２には線分状の導体パターン３３，３６が形成されている。導体パターン３３の第１端はビア導体（層間接続導体）を介して導体パターン３１の内周端につながり、導体パターン３３の第２端はビア導体を介して導体パターン３２の内周端につながっている。同様に、導体パターン３６の第１端はビア導体を介して導体パターン３４の内周端につながり、導体パターン３６の第２端はビア導体を介して導体パターン３５の内周端につながっている。
【００５１】  図８中の矢印は、ある瞬時における各導体パターンに流れる電流の向きの例を示している。導体パターン３１，３４によるコイルのコイル開口を通る磁束は下向き、導体パターン３２，３５によるコイルのコイル開口を通る磁束は上向きである。そのため、隣接する導体パターンを共通に周回する磁力線が生じる。すなわち、隣接するコイルの組で部分的に閉磁路が形成される。そのため、隣接するコイルに生じる磁界が互いに強め合う方向に結合する。
【００５２】  このように３つ以上のコイルを直列接続してもよい。
【００５３】《第３の実施形態》  第３の実施形態では、インダクタ素子を備えた高周波回路モジュールの例を示す。図９は、電子機器の筐体内に配置される、回路基板２００および高周波回路モジュール１１０の斜視図である。
【００５４】  高周波回路モジュール１１０は、液晶ポリマー（LCP）の樹脂基材とし、アンテナ部１１０ａ、部品実装部１１０ｂおよびインダクタ部１１０ｃが一体の積層体で構成されている。アンテナ部１１０ａは、素体１０にアンテナ素子パターン９１が形成されて、マルチバンドのアンテナとして作用する。部品実装部１１０ｂは、素体１０にＲＦＩＣ等の部品が実装されて、高周波回路を構成している。インダクタ部１１０ｃは、図８に示した導体パターンと同様の導体パターンを備えていて、インダクタ素子として作用する。
【００５５】  図９に表れているように、部品実装部１１０ｂには各種部品が実装されている。アンテナ部１１０ａおよびインダクタ部１１０ｃは回路基板２００上に配置されている。部品実装部１１０ｂはアンテナ部１１０ａおよびインダクタ部１１０ｃより厚く形成されていて、リジッド性のあるサブ基板として使用される。インダクタ部１１０ｃはフレキシブル性があり、導体パターン３１の形成箇所と導体パターン３２の形成箇所との間で屈曲されている。
【００５６】  図８、図９において、線分状の導体パターン３３は屈曲の谷側（内側）に位置している。このような構造にすることにより、線分状の導体パターン３３は素体１０の屈曲時にも線分状の導体パターン３３に掛かる引張り応力は小さく、線分状の導体パターン３３の断線が抑制できる。
【００５７】  このようにして、素体に部分的にインダクタ素子を構成し、筐体内の空間に沿って配置してもよい。
【００５８】《第４の実施形態》  図１０は第４の実施形態に係るインダクタ素子１０４の分解斜視図である。このインダクタ素子１０４は、素体１０に導体パターン３１〜３６が形成されたものである。樹脂基材１１には矩形スパイラル状（コイル状）の導体パターン３１，３２，３４，３５が形成されている。導体パターン３１，３２，３４，３５によるコイルは、樹脂基材１１の面に垂直方向（素体１０の主面に垂直方向）にコイル軸が向く。
【００５９】  樹脂基材１２には線分状の導体パターン３３，３６が形成されている。導体パターン３３の第１端はビア導体（層間接続導体）を介して導体パターン３１の内周端につながり、導体パターン３３の第２端はビア導体を介して導体パターン３２の内周端につながっている。同様に、導体パターン３６の第１端はビア導体を介して導体パターン３４の内周端につながり、導体パターン３６の第２端はビア導体を介して導体パターン３５の内周端につながっている。
【００６０】  図１０中の矢印は、ある瞬時における各導体パターンに流れる電流の向きの例を示している。導体パターン３１，３５によるコイルのコイル開口を通る磁束は下向き、導体パターン３２，３４によるコイルのコイル開口を通る磁束は上向きである。そのため、隣接する導体パターンを共通に周回する磁力線が生じる。すなわち、隣接するコイルの組で部分的に閉磁路が形成される。そのため、隣接するコイルに生じる磁界が互いに強め合う方向に結合する。
【００６１】  図１０に示したインダクタ素子１０４を屈曲する場合、図中のＸ−ＸラインまたはＹ−Ｙラインに沿って屈曲させればよい。
【００６２】  このように複数のコイルを縦横に配置してもよい。複数のコイルを構成する導体パターンが一方向ではなく面方向に拡がることで集積度が上がり、例えば筐体内の僅かな空間や、基板とその隣接部材との隙間に容易に配置できる。
【００６３】《第５の実施形態》  図１１は第５の実施形態に係るインダクタ素子１０５の分解斜視図である。素体１０は樹脂基材１１，１２が積層されて構成される。樹脂基材１１には矩形スパイラル状（コイル状）の導体パターン３１Ａ，３２Ａが形成されている。樹脂基材１２には矩形スパイラル状（コイル状）の導体パターン３１Ｂ，３２Ｂが形成されている。導体パターン３１Ａの内周端はビア導体（層間接続導体）を介して導体パターン３１Ｂの内周端につながり、導体パターン３１Ｂの外周端は導体パターン３２Ｂの外周端につながっている。導体パターン３２Ｂの内周端はビア導体を介して導体パターン３２Ａの内周端につながっている。
【００６４】  導体パターン３１Ａ，３１Ｂによるコイルおよび導体パターン３２Ａ，３２Ｂによるコイルは、素体１０の面に垂直方向にコイル軸が向く。
【００６５】  図１１中の矢印は、ある瞬時における各導体パターンに流れる電流の向きの例を示している。導体パターン３１Ａ，３１Ｂによるコイルのコイル開口を通る磁束は下向き、導体パターン３２Ａ，３２Ｂによるコイルのコイル開口を通る磁束は上向きである。そのため、隣接する導体パターンを共通に周回する磁力線が生じる。すなわち、隣接するコイルの組で部分的に閉磁路が形成される。そのため、隣接するコイルに生じる磁界が互いに強め合う方向に結合する。
【００６６】  このように、コイルは複数の層に亘って形成されていてもよい。
【００６７】《第６の実施形態》  図１２（Ａ）は第６の実施形態に係るインダクタブリッジ１２０の外観斜視図、図１２（Ｂ）はその分解斜視図である。このインダクタブリッジ１２０は第１回路と第２回路との間をブリッジ接続するための素子である。図１２（Ａ）に表れているように、このインダクタブリッジ１２０は、可撓性を有する平板状の素体１０、導通部材である第１コネクタ５１および第２コネクタ５２を備えている。素体１０の内部には、後に述べるインダクタ部が構成されている。第１コネクタ５１は、素体１０の第１端部に設けられ、第１回路に機械的接触により接続される。第２コネクタ５２は、素体１０の第２端部に設けられ、第２回路に機械的接触により接続される。
【００６８】  図１２（Ｂ）に表れているように、上記素体１０は液晶ポリマー（LCP）の樹脂基材１１，１２，１３が積層されることで構成される。樹脂基材１１には導体パターン３１Ａ，３２Ａが構成されている。樹脂基材１２には導体パターン３１Ｂ，３２Ｂが構成されている。樹脂基材１１，１２の導体パターンの構成は、第５の実施形態で図１１に示したインダクタ素子と同様である。
【００６９】  樹脂基材１３にはコネクタ５１，５２を実装するためのコネクタ実装電極４１，４２が形成されている。これらコネクタ実装電極４１，４２はビア導体を介して配線パターン３７，３８の端部にそれぞれ接続されている。
【００７０】  樹脂基材１３の上面にはレジスト層６１が形成されていて、樹脂基材１２の下面にはレジスト層６２が形成されている。なお、レジスト層６１，６２は必須ではなく、必要に応じて形成する。
【００７１】  このように、コネクタ付きのインダクタ素子をインダクタブリッジとして用いる。なお、導通部材としてはコネクタに限らず、中央部にピン留め用の孔を有する金属部材などであってもよい。
【００７２】  図１３は、上記インダクタブリッジ１２０の適用例を示す斜視図である。図１３において、アンテナ基板３０１にはアンテナ素子パターン９１が形成されている。このアンテナ素子パターン９１の給電点、または給電点から引き出した箇所にインダクタブリッジ１２０の第２コネクタ５２が接続される。アンテナ基板３０１は回路基板２００上に配置され、インダクタブリッジ１２０の第１コネクタ５１は、基板２０１の上面に形成されている接続部に接続され、基板２０１の上面に配置されたＲＦＩＣなどの外部回路に電気的に接続される。
【００７３】《第７の実施形態》  図１４は第７の実施形態に係る電子機器４００の筐体内部の構造を示す図であり、上部筐体１９１と下部筐体１９２とを分離して内部を露出させた状態での平面図である。この電子機器４００は例えば携帯電話端末やタブレットＰＣであり、図１２に示したインダクタブリッジ１２０を備えたものである。
【００７４】  上部筐体１９１の内部にはプリント配線板１７１，１８１、バッテリーパック１８３等が収められている。プリント配線板１７１にはＵＨＦ帯アンテナ１７２、カメラモジュール１７６等が搭載されている。また、プリント配線板１８１にはＵＨＦ帯アンテナ１８２等が搭載されている。プリント配線板１７１とプリント配線板１８１とはケーブル１８４を介して接続されている。
【００７５】  プリント配線板１８１とアンテナ１８２との間はインダクタブリッジ１２０で接続されている。インダクタブリッジ１２０の構成は図１２に示したとおりである。
【００７６】  なお、プリント配線板１７１と１８１を接続するケーブル１８４にインダクタブリッジを適用してもよい。
【符号の説明】
【００７７】ＣＰ…導体Ｐ１，Ｐ２…ポート１０…素体１１，１２，１３…樹脂基材２１，２２…端子電極３１〜３６…導体パターン３１Ａ，３２Ａ，３１Ｂ，３２Ｂ…導体パターン３７，３８…配線パターン４１，４２…コネクタ実装電極５１…第１コネクタ５２…第２コネクタ６１，６２…レジスト層９１…アンテナ素子パターン１０１，１０２，１０４，１０５…インダクタ素子１１０…高周波回路モジュール１１０ａ…アンテナ部１１０ｂ…部品実装部１１０ｃ…インダクタ部１２０…インダクタブリッジ１７１，１８１…プリント配線板１７２…ＵＨＦ帯アンテナ１７６…カメラモジュール１８１…プリント配線板１８２…ＵＨＦ帯アンテナ１８３…バッテリーパック１８４…ケーブル１９１…上部筐体１９２…下部筐体２００…回路基板２０１…基板３０１…アンテナ基板４００…電子機器
【図１】
0005720863.tif 000002
【図２】
0005720863.tif 000003
【図３】
0005720863.tif 000004
【図４】
0005720863.tif 000005
【図５】
0005720863.tif 000006
【図６】
0005720863.tif 000007
【図７】
0005720863.tif 000008
【図８】
0005720863.tif 000009
【図９】
0005720863.tif 000010
【図１０】
0005720863.tif 000011
【図１１】
0005720863.tif 000012
【図１２】
0005720863.tif 000013
【図１３】
0005720863.tif 000014
【図１４】
0005720863.tif 000015