(57)【特許請求の範囲】
【請求項１】
表面にトレンチが形成されている半導体基板と、
トレンチの内面を覆っている絶縁膜と、
トレンチ内に配置されている電極、
を有しており、
トレンチを横断する断面において、トレンチの壁面と底面とを繋ぐ曲線の曲がり具合が、電極の壁面と底面を繋ぐ曲線の曲がり具合よりもきつい半導体装置の製造方法であって、
半導体基板にトレンチを形成する工程と、
トレンチの底面及び壁面を覆う絶縁膜を形成する工程と、
絶縁膜を加熱することによって絶縁膜を流動させる工程であって、トレンチを横断する断面において、トレンチの壁面と底面とを繋ぐ曲線の曲がり具合が、絶縁膜表面のうちの壁面と底面とを繋ぐ曲線の曲がり具合よりもきつくなるように絶縁膜を変形させる工程と、
絶縁膜を流動させた後に、トレンチ内に電極を形成する工程、
を有する製造方法。
【請求項２】
絶縁膜を流動させる工程では、絶縁膜が露出している状態で絶縁膜を流動させる請求項１の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、トレンチ内に配置されている電極を有する半導体装置に関する。
【背景技術】
【０００２】
表面にトレンチが形成されている半導体基板と、トレンチの内面を覆っている絶縁膜と、トレンチ内に配置されている電極を有する半導体装置（例えば、ＦＥＴやＩＧＢＴ）が知られている。以下では、トレンチ内に配置されている電極を、トレンチ電極という。このような半導体装置においては、トレンチ電極の角部（トレンチ電極の壁面と底面との境界部分）の近傍の絶縁膜に、高い電界が加わり易い。このため、トレンチ電極の角部近傍の絶縁膜で、絶縁破壊が生じ易い。
【０００３】
特許文献１には、トレンチ電極の角部に丸みを持たせた半導体装置が開示されている。これによって、トレンチ電極の角部の近傍の絶縁膜に印加される電界が緩和される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１１００７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年においては、半導体装置に対してより高い耐電圧特性が求められている。したがって、トレンチ電極の角部近傍の構造をより高耐圧化する必要がある。
【課題を解決するための手段】
【０００６】
本明細書が開示する半導体装置は、表面にトレンチが形成されている半導体基板と、トレンチの内面を覆っている絶縁膜と、トレンチ内に配置されている電極を有している。トレンチを横断する断面において、トレンチの壁面と底面とを繋ぐ曲線の曲がり具合が、電極の壁面と底面を繋ぐ曲線の曲がり具合よりもきつい。
【０００７】
この半導体装置では、電極の壁面と底面を繋ぐ曲線の曲がり具合が、トレンチの壁面と底面とを繋ぐ曲線の曲がり具合よりも緩い（すなわち、電極の角部が丸みを持っている）。このため、電極の角部近傍の絶縁膜に加わる電界が緩和される。さらに、トレンチの壁面と底面とを繋ぐ曲線の曲がり具合が電極の壁面と底面を繋ぐ曲線の曲がり具合よりもきついので、電極の角部近傍の絶縁膜が厚い。このように、この半導体装置では、電極の角部近傍の絶縁膜に印加される電界が緩和されるとともに、電極の角部近傍の絶縁膜が厚く形成されているので、電極の角部近傍の絶縁膜が絶縁破壊し難い。したがって、この半導体装置は、耐電圧特性が高い。
【０００８】
また、本明細書は、耐電圧特性が高い半導体装置の製造方法を提供する。この製造方法は、半導体基板にトレンチを形成する工程と、トレンチの内面を覆う絶縁膜を形成する工程と、絶縁膜を加熱することによって絶縁膜を流動させる工程と、絶縁膜を流動させた後にトレンチ内に電極を形成する工程を有する。
【０００９】
この製造方法では、トレンチ内に絶縁膜を形成した後に、加熱によって絶縁膜を流動させる。すると、絶縁膜は、表面張力によって、トレンチの壁面と底面の接続部分に向かって流動する。したがって、その接続部分において絶縁膜が厚くなるとともに、その絶縁膜の表面の曲がり具合が緩やかになる。その後、トレンチ内に電極を形成すると、電極の角部（電極の壁面と底面の接続部分）が、絶縁膜の表面に沿って、曲がり具合が緩やかな形状となる。この製造方法によれば、電極の角部の曲がり具合が緩やかであり、かつ、その角部近傍の絶縁膜が厚い半導体装置を製造することができる。すなわち、この製造方法により製造される半導体装置は、耐電圧特性が高い。
【図面の簡単な説明】
【００１０】
【図１】実施形態に係るＭＯＳＦＥＴ１０の縦断面図（トレンチ２０に対して垂直な断面における断面図）。
【図２】図１のゲート電極２４の下端近傍の拡大図。
【図３】図２のゲート電極２４の角部２４ｃ近傍の拡大図。
【図４】ＭＯＳＦＥＴ１０の製造工程の説明図。
【図５】ＭＯＳＦＥＴ１０の製造工程の説明図。
【図６】ＭＯＳＦＥＴ１０の製造工程の説明図。
【図７】ＭＯＳＦＥＴ１０の製造工程の説明図。
【図８】ＭＯＳＦＥＴ１０の製造工程の説明図。
【発明を実施するための形態】
【００１１】
図１に示すＭＯＳＦＥＴ１０は、半導体基板１２と、半導体基板１２の表面等に形成されている電極、絶縁膜により構成されている。半導体基板１２は、ＳｉＣ基板である。
【００１２】
半導体基板１２の上面には、複数のトレンチ２０が形成されている。各トレンチ２０の内面は、ゲート絶縁膜２２によって覆われている。各トレンチ２０内には、ゲート電極２４が形成されている。ゲート電極２４は、ゲート絶縁膜２２によって半導体基板１２から絶縁されている。ゲート電極２４の上面は、層間絶縁膜２６に覆われている。
【００１３】
半導体基板１２の上面には、ソース電極３０が形成されている。ソース電極３０は、層間絶縁膜２６によってゲート電極２４から絶縁されている。半導体基板１２の下面には、ドレイン電極３２が形成されている。
【００１４】
半導体基板１２の内部には、ソース領域４０、ベース領域４２、ドリフト領域４４、及び、ドレイン領域４６が形成されている。
【００１５】
ソース領域４０は、ｎ型の領域である。ソース領域４０は、半導体基板１２の上面に露出する範囲に形成されている。ソース領域４０は、ゲート絶縁膜２２と接している。ソース領域４０は、ソース電極３０とオーミック接続されている。
【００１６】
ベース領域４２は、ｐ型の領域である。ベース領域４２は、ソース領域４０の側方及び下側に形成されている。ベース領域４２は、２つのソース領域４０の間において、半導体基板１２の上面に露出している。また、ベース領域４２は、ソース領域４０の下側においてゲート絶縁膜２２と接している。ベース領域４２は、ソース電極３０とオーミック接続されている。
【００１７】
ドリフト領域４４は、ｎ型の領域である。ドリフト領域４４のｎ型不純物濃度は、ソース領域４０のｎ型不純物濃度よりも低い。ドリフト領域４４は、ベース領域４２の下側に形成されている。ドリフト領域４４は、ベース領域４２によってソース領域４０から分離されている。ドリフト領域４４は、トレンチ２０の下端部に形成されているゲート絶縁膜２２に接している。
【００１８】
ドレイン領域４６は、ｎ型の領域である。ドレイン領域４６は、ドリフト領域４４の下側に形成されている。ドレイン領域４６のｎ型不純物濃度は、ドリフト領域４４よりも高い。ドレイン領域４６は、半導体基板１２の下面に露出する範囲に形成されている。ドレイン領域４６は、ドレイン電極３２に対してオーミック接続されている。
【００１９】
図２は、トレンチ２０の下端近傍の拡大断面図を示している。図２に示すように、トレンチ２０を横切る断面において、ゲート電極２４の壁面２４ａと底面２４ｂとを接続する角部２４ｃの曲がり具合は、トレンチ２０の壁面２０ａと底面２０ｂとを接続する角部２０ｃの曲がり具合よりも緩やかである。
【００２０】
角部２０ｃ、２４ｃの曲がり具合について、より詳細に説明する。図３は、図２の角部２０ｃ、２４ｃの拡大図を示している。本実施形態においては、ゲート電極２４の表面（ゲート電極２４とゲート絶縁膜２２の境界線）のうち、基板の厚み方向Ｚ１に対する垂線の傾斜角度が６０°より大きい領域（図３の点Ａ１より上側の領域）をゲート電極２４の壁面２４ａとみなし、基板の厚み方向Ｚ１に対する垂線の傾斜角度が１０°未満の領域（図３の点Ａ２よりも右側の領域）をゲート電極２４の底面２４ｂと見なす。したがって、図３において、ゲート電極２４の壁面２４ａと底面２４ｂの接続部分（すなわち、点Ａ１と点Ａ２の間の領域）が角部２４ｃである。角部２４ｃの曲がり具合は、角部２４ｃを示す曲線を円弧に近似したときのその円弧の半径により表すことができる。例えば、角部２４ｃを示す曲線の両端点Ａ１、Ａ２とそれらの中間点Ａ３（すなわち、基板の厚み方向Ｚ１に対する傾斜角度が３５°の点）を通る円弧の半径（以下、角部２４ｃの平均半径という）により、角部２４ｃの曲がり具合を表すことができる。
【００２１】
角部２０ｃの曲がり具合も、角部２４ｃの曲がり具合と同様に評価される。すなわち、トレンチ２０の内面のうち、基板の厚み方向Ｚ１に対する垂線の傾斜角度が６０°より大きい領域（図３の点Ｂ１より上側の領域）をトレンチ２０の壁面２０ａとみなし、基板の厚み方向Ｚ１に対する垂線の傾斜角度が１０°未満の領域（図３の点Ｂ２より右側の領域）をトレンチ２０の底面２０ｂとみなす。したがって、図３において、トレンチ２０の壁面２０ａと底面２０ｂの接続部分（すなわち、点Ｂ１と点Ｂ２の間の領域）が角部２０ｃである。角部２０ｃの曲がり具合は、角部２０ｃを示す曲線を円弧に近似したときのその円弧の半径により表すことができる。例えば、角部２０ｃを示す曲線の両端点Ｂ１、Ｂ２とそれらの中間点Ｂ３（すなわち、基板の厚み方向Ｚ１に対する傾斜角度が３５°の点）を通る円弧の半径（以下、角部２０ｃの平均半径という）により、角部２０ｃの曲がり具合を表すことができる。
【００２２】
図３から明らかなように、トレンチ２０の角部２０ｃの平均半径は、ゲート電極２４の角部２４ｃの平均半径よりも小さい。すなわち、トレンチ２０の角部２０ｃの曲がり具合は、ゲート電極２４の角部２４ｃの曲がり具合よりもきつい。このように角部２０ｃ、２４ｃが形成されているので、図２に示すように、角部２０ｃと角部２４ｃの間のゲート絶縁膜２２の厚みＤ１が、その他の領域のゲート絶縁膜２２の厚みよりも厚い。
【００２３】
ＭＯＳＦＥＴ１０の使用時には、ソース電極３０とドレイン電極３２の間に高電圧が印加される。ゲート電極２４に所定の電圧が印加されると、ゲート絶縁膜２２に接している範囲のベース領域４２にチャネルが形成され、ソース電極３０からドレイン電極３２に向かって電子が流れる。ゲート電極２４に対する電圧の印加が停止されると、チャネルが消失し、ベース領域４２からドリフト領域４４内に空乏層が広がる。ドリフト領域４４内に広がった空乏層によって、ソース電極３０とドレイン電極３２の間が絶縁される。この場合において、ゲート電極２４の下端部はドリフト領域４４内に突き出しているため、ゲート電極２４の下端部近傍の空乏層及びゲート絶縁膜２２内には、他の領域よりも高い電界が発生する。一般的に、ゲート電極２４の角部２４ｃ近傍において、特に高い電界が発生し易い。しかしながら、実施形態のＭＯＳＦＥＴ１０では、ゲート電極２４の角部２４ｃが緩やかな曲面により構成されている。このため、ゲート電極２４の角部２４ｃ近傍において高い電界が発生することが抑制される。また、ゲート電極２４の角部２４ｃを覆っているゲート絶縁膜２２が、他の領域のゲート絶縁膜２２よりも厚くなっている。このため、角部２４ｃ近傍のゲート絶縁膜２２が高耐圧化されている。すなわち、このＭＯＳＦＥＴ１０では、ゲート電極２４の角部２４ｃ近傍において高い電界が発生し難くなっているとともに、角部２４ｃ近傍のゲート絶縁膜２２が高耐圧化されている。したがって、角部２４ｃ近傍においてゲート絶縁膜２２が絶縁破壊し難い。このため、ＭＯＳＦＥＴ１０は、耐電圧特性が高い。
【００２４】
次に、ＭＯＳＦＥＴ１０の製造方法について説明する。最初に、従来公知の方法によって、図４に示すように、半導体基板１２内にソース領域４０及びベース領域４２を形成する。なお、ベース領域４２の下側の領域は、ドリフト領域４４（元の半導体基板１２と同じ不純物濃度を有する領域）である。
【００２５】
次に、ＲＩＥ等によって、図５に示すように、ソース領域４０及びベース領域４２を貫通してドリフト領域４４に達するトレンチ２０を形成する。次に、熱酸化法、ＣＶＤ法、または、これらの組み合わせた方法等によって、図６に示すように、半導体基板１２の表面に絶縁膜２２（ＳｉＯ２膜）を形成する。このとき、トレンチ２０の内面にも絶縁膜２２（すなわち、ゲート絶縁膜２２）が形成される。なお、熱酸化法やＣＶＤ法によれば、均一な厚みを有する絶縁膜２２が形成される。したがって、この時点では、トレンチ２０の角部２０ｃの曲がり具合は、ゲート絶縁膜２２の表面の角部２２ｃの表面の曲がり具合よりも緩やかである。
【００２６】
次に、半導体基板１２を、リフロー炉によって熱処理する。ここでは、絶縁膜２２（すなわち、ＳｉＯ２）の軟化温度よりも高く、半導体基板１２（すなわち、ＳｉＣ）の軟化温度よりも低い温度（本実施例では約１３００℃）で、半導体基板１２を熱処理する。熱処理中に、絶縁膜２２が軟化して流動性を有するようになる。すると、図６の矢印に示すように、絶縁膜２２は、表面張力によって、トレンチ２０の角部２０ｃに向かって流動する。その結果、図７に示すように、角部２２ｃにおける絶縁膜２２の厚みが厚くなる。また、絶縁膜２２の角部２２ｃの表面の曲がり具合が、トレンチ２０の角部２０ｃの曲がり具合よりも緩くなる。熱処理後に半導体基板１２を常温に戻すことで、図７の形状のまま絶縁膜２２が硬化する。
【００２７】
次に、トレンチ２０内に導電性のポリシリコンを充填する。これによって、図８に示すように、トレンチ２０内にゲート電極２４を形成する。図８に示すように、ゲート電極２４は、ゲート絶縁膜２２の表面に沿って成形される。したがって、ゲート電極２４の角部２４ｃの曲がり具合は、トレンチ２０の角部２０ｃの曲がり具合よりも緩やかになる。
【００２８】
その後、トレンチ２０の外部の電極２４と絶縁膜２２を除去する。次に、層間絶縁膜２６、ソース電極３０を形成する。これによって、ＭＯＳＦＥＴ１０の上面側の構造が完成する。次に、半導体基板１２にドレイン領域４６を形成する。次に、半導体基板１２の下面にドレイン電極３２を形成する。その後、半導体基板１２をダイシングすることで、図１のＭＯＳＦＥＴ１０が完成する。
【００２９】
以上に説明したように、この製造方法では、ゲート絶縁膜２２の形成後に熱処理を行って、ゲート絶縁膜２２を流動させる。これによって、トレンチ２０の角部２０ｃにおけるゲート絶縁膜２２の厚みが増加するとともに、ゲート絶縁膜２２の角部２２ｃの表面が緩やかな曲面となる。したがって、上述したＭＯＳＦＥＴ１０を製造することができる。
【００３０】
なお、上述した実施形態では、ＭＯＳＦＥＴ１０について説明した。しかしながら、本明細書に開示の技術を、トレンチ型のゲート電極を有するＩＧＢＴやダイオード等に適用してもよい。
【００３１】
また、上述した実施形態では、半導体基板１２がＳｉＣにより構成されており、ゲート絶縁膜２２がＳｉＯ２により構成されていた。しかしながら、これらが他の材料により構成されていてもよい。例えば、半導体基板１２は、ＳｉやＧａＮ等により構成されていてもよい。
【００３２】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３３】
１０：ＭＯＳＦＥＴ
１２：半導体基板
２０：トレンチ
２０ａ：壁面
２０ｂ：底面
２０ｃ：角部
２２：ゲート絶縁膜
２２ｃ：角部
２４：ゲート電極
２４ａ：壁面
２４ｂ：底面
２４ｃ：角部
２６：層間絶縁膜
３０：ソース電極
３２：ドレイン電極
４０：ソース領域
４２：ベース領域
４４：ドリフト領域
４６：ドレイン領域
【図１】
0005785122.tif 000002
【図２】
0005785122.tif 000003
【図３】
0005785122.tif 000004
【図４】
0005785122.tif 000005
【図５】
0005785122.tif 000006
【図６】
0005785122.tif 000007
【図７】
0005785122.tif 000008
【図８】
0005785122.tif 000009