(57)【特許請求の範囲】
【請求項１】
半導体デバイスを製造する方法であって、
前記半導体デバイスのドレイン領域にレセスと、ソース領域にレセスとを形成するステップと、
前記ソース領域のレセスに第１の半導体材料層と、前記ドレイン領域のレセスに第２の半導体材料層とを形成するステップであって、前記第１の半導体材料層と第２の半導体材料層の各々が、シリコン、ゲルマニウム、及び、ドーピング材料からなり、シリコンのゲルマニウムに対する第１の比、ゲルマニウムの第１の濃度、及び、ドーピング材料の第１の濃度レベルを備えたストレッサー材料を用いて形成されることを特徴とするステップと、
前記第１の半導体材料層の上に横たわる第３の半導体材料層と、前記第２の半導体材料層の上に横たわる第４の半導体材料層とを形成するステップであって、前記第３の半導体材料層と前記第４の半導体材料層の各々が、シリコン、ゲルマニウム、及び、ドーピング材料からなり、シリコンのゲルマニウムに対する第２の比、ゲルマニウムの第２の濃度、及び、ドーピング材料の第２の濃度レベルを備え、前記第２の比の値が前記第１の比の値よりも大きく、前記ゲルマニウムの第２の濃度が、前記ゲルマニウムの第１の濃度よりも小さく、前記ドーピング材料の第２の濃度レベルが、ドーピング材料の第１の濃度レベルよりも高いことを特徴とするステップと、
前記第３の半導体材料層の上に横たわる第５の半導体材料層と、前記第４の半導体材料層の上に横たわる第６の半導体材料層とを形成するステップであって、前記第５の半導体材料層と前記第６の半導体材料層の各々が、ゲルマニウムの第３の濃度と、ドーピング材料の第３の濃度レベルとを有し、前記ゲルマニウムの第３の濃度が、前記ゲルマニウムの第２の濃度よりも高く、前記ドーピング材料の第３の濃度レベルが、ドーピング材料の第２の濃度レベルよりも高いことを特徴とするステップと、
を有することを特徴とする方法。
【請求項２】
前記ドーピング材料が、ホウ素からなることを特徴とする請求項１に記載の方法。
【請求項３】
前記第１の比が、２．３：１であることを特徴とする請求項２に記載の方法。
【請求項４】
前記ドーピング材料がホウ素であり、前記ドーピング材料の第１の濃度レベルが、５×１０１９（atoms/cm3）乃至２×１０２０（atoms/cm3）であることを特徴とする請求項２に記載の方法。
【請求項５】
前記第２の比が、３．０：１であることを特徴とする請求項２に記載の方法。
【請求項６】
前記ドーピング材料がホウ素であり、前記ドーピング材料の第２の濃度レベルが、２×１０２０（atoms/cm3）乃至５×１０２０（atoms/cm3）であることを特徴とする請求項２に記載の方法。
【請求項７】
前記第５と前記第６の半導体材料の各々が、２．３：１のシリコンのゲルマニウムに対する比を有することを特徴とする請求項３に記載の方法。
【請求項８】
前記ドーピング材料がホウ素であり、前記ドーピング材料の第３の濃度レベルが、５×１０２０（atoms/cm3）乃至１×１０２１（atoms/cm3）の範囲にあることを特徴とする請求項２に記載の方法。
【請求項９】
ソース領域のレセスの第１の半導体材料層、および、ドレイン領域のレセスの第２の半導体材料層であって、前記第１の半導体材料層と前記第２の半導体材料層の各々が、シリコン、ゲルマニウム、及び、ドーピング材料からなり、シリコンのゲルマニウムに対する第１の比、ゲルマニウムの第１の濃度、及び、ドーピング材料の第１の濃度レベルを備えたストレッサー材料を用いて形成されることを特徴とする、ソース領域のレセスの第１の半導体材料層およびドレイン領域のレセスの第２の半導体材料層と、
前記第１の半導体材料層の上に横たわる第３の半導体材料層、および、前記第２の半導体材料層の上に横たわる第４の半導体材料層であって、前記第３の半導体材料層と前記第４の半導体材料層の各々が、シリコン、ゲルマニウム、及び、ドーピング材料からなり、シリコンのゲルマニウムに対する第２の比、ゲルマニウムの第２の濃度、及び、ドーピング材料の第２の濃度レベルを備え、前記第２の比の値が、前記第１の比の値よりも大きく、前記ゲルマニウムの第２の濃度が、前記ゲルマニウムの第１の濃度よりも低く、前記ドーピング材料の第２の濃度レベルが、ドーピング材料の第１の濃度レベルよりも高いことを特徴とする前記第１の半導体材料層の上に横たわる第３の半導体材料層、および、前記第２の半導体材料層の上に横たわる第４の半導体材料層と、
前記第３の半導体材料層の上に横たわる第５の半導体材料層、および、前記第４の半導体材料層の上に横たわる第６の半導体材料層であって、前記第５の半導体材料層と前記第６の半導体材料層の各々が、シリコン、ゲルマニウム、及び、ドーピング材料からなり、ゲルマニウムの第３の濃度、及び、ドーピング材料の第３の濃度レベルを備え、前記ゲルマニウムの第３の濃度レベルが、前記ゲルマニウムの第２の濃度レベルよりも高く、前記ドーピング材料の第３の濃度レベルが、ドーピング材料の第２の濃度レベルよりも高いことを特徴とする前記第３の半導体材料層の上に横たわる第５の半導体材料層および前記第４の半導体材料層の上に横たわる第６の半導体材料層と、
を有することを特徴とする半導体デバイス。
【請求項１０】
前記ストレッサー材料が、シリコンとゲルマニウムの合金であることを特徴とする、請求項９に記載の半導体デバイス。
【請求項１１】
前記ドーピング材料が、ホウ素からなることを特徴とする請求項２に記載の半導体デバイス。
【請求項１２】
前記第１の比が、２．３：１であることを特徴とする請求項１１に記載の半導体デバイス。
【請求項１３】
前記ドーピング材料がホウ素であり、前記ドーピング材料の第１の濃度レベルが、５×１０１９（atoms/cm3）乃至２×１０２０（atoms/cm3）であり、前記ドーピング材料の第２の濃度レベルが、２×１０２０（atoms/cm3）乃至５×１０２０（atoms/cm3）であり、前記ドーピング材料の第３の濃度レベルが、５×１０２０（atoms/cm3）乃至１×１０２１（atoms/cm3）の範囲であることを特徴とする請求項１１に記載の半導体デバイス。
【請求項１４】
前記第２の比が、３．０：１であることを特徴とする請求項１１に記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
この開示は、一般的には、集積回路に関し、特に、マルチレイヤ・ソース／ドレイン・ストレッサーを備えた集積回路に関する。
【背景技術】
【０００２】
ＮチャネルおよびＰチャネルトランジスタパフォーマンスを改善するための技術の一つは、チャネルにひずみを導入することである。ひずみを導入する技術の一つは、ソース／ドレイン領域から半導体材料を除去し、異なる組成の半導体材料をエピタキシャルに再成長させることである。例えば、Ｐチャネルのパフォーマンスを改善するためのあるアプローチは、ここで、最初の半導体材料、すなわちチャネルは単なるシリコンである、ソース／ドレイン領域にシリコンとゲルマニウム（ＳｉＧｅ）の組み合わせ再成長させ、チャネルに圧縮応力を働かせる。導入された応力の量は、ゲルマニウムの濃度に依存するが、ゲルマニウム濃度の増加によって欠陥の形成が引き起こされ、それにより、導入された応力が低減することが困難の一つである。更に、技術革新中にデバイス寸法が小さくなるので、ある重大な挑戦は、短いチャネルトランジスタに関して良好な性能特性を維持する。
【０００３】
かくして、チャネルに対して応力を提供するためにソース／ドレインを再成長させる技術の改善の必要性がある。
【発明の開示】
【課題を解決するための手段】
【０００４】
ある態様では、ゲートに隣接したソース／ドレイン領域は、除去され、異なる半導体の組み合わせの多層（マルチレイヤ）を使用して再成長される。ある実施形態では、半導体の組み合わせは、シリコンとゲルマニウムの合金（ＳｉＧｅ）である。第１の層は、第１のゲルマニウム濃度を有し、第１の濃度のホウ素でドーピングされる。第１の層の成長は、欠陥が生じる前に終えられる。第１の引き続きの層は、第２の厚さまで欠陥を有しない低減されたゲルマニウム濃度で成長され、かかる第２の厚さは、第１の厚さよりも厚い。第１の引き続きの層は、欠陥なしで成長され、第２の濃度でホウ素ドーピングされ、該第２のホウ素の濃度は、第１のホウ素の濃度よりも濃い。次いで、第２の引き続きの層が、第１の引き続きの層と比較して増加されたゲルマニウム濃度で成長され、十分薄い厚さに成長され、その結果、実質的に欠陥がない。ホウ素ドーピングは、第２の引き続きの層で更に増大する。かくして、第１の引き続きの層は、第１の層の高ゲルマニウム濃度および第２の引き続きの層に対して欠陥レリーフを提供する。チャネルからの距離が増加するにつれて、ホウ素は増加し、逆の短いチャネル効果を回避する。これについては、以下の詳細な説明および図面にて説明する。
【発明を実施するための最良の形態】
【０００５】
図１は、半導体基板１２、半導体基板１２の上の絶縁層１４、絶縁層１４の上の半導体領域１６、半導体領域１６を取り囲むトレンチ絶縁領域１８、半導体領域１６を中心部分の上に横たわるゲート２２、ゲート２２を取り囲む側壁スペーサ２４、ゲート２２の上の絶縁キャップ３０、ゲート２２と半導体領域１６との間のゲート絶縁体、半導体領域１６の頂部表面のゲート２２の一方の側に隣接したソース／ドレイン拡張部２５、および、半導体領域１６の頂部表面上のゲート２２の他の側上のソース／ドレイン拡張部２７を包含する半導体デバイス１０を示す。半導体領域１６の頂部表面と下のゲート２２とに沿った、ソース／ドレイン拡張部２５と２７との間の領域は、チャネルとして機能する。図１の構造は、ゲート２２を形成すること、ソース／ドレイン拡張部２５及び２７を形成するためのインプラントを実行すること、側壁スペーサ２４を形成すること、一方の側でゲート２２に隣接する開口部２６と、他の側でゲート２２に隣接する開口部２８とを生じさせるためのマスクとして、トレンチ絶縁領域１８、ゲート２２、キャップ３０および側壁スペーサ２４を使用して、半導体１６の一部を除去することから生じる。このエッチングは、等方性であってよく、好ましくはドライ等方性エッチングであり、それにより、開口部２６および２８の一部が、側壁スペーサ２４の下にある。このエッチングが生じるので、Ｎチャネルトランジスタは、マスクオフされ、かくして、エッチングされない。側壁スペーサは、続く異方性エッチングによって等角に堆積されることにより形成されたひとつの材料として示されるが、種々の層に形成されてもよく、ライナー（liner）を含んでも良い。別の実施形態では、１またはそれ以上の側壁スペーサではなく、単なるライナーとして形成されても良い。ある例では、ナイトライドスペーサと半導体領域１６との間と同様に、ナイトライドスペーサとゲート２２との間に酸化物ライナーを備えたナイトライドスペーサである。この記載された例における半導体領域１６は、半導体材料としての単なるシリコンであり、バックグランドドーピングおよびハローインプラント（halo implant）のような他のドーピングを有していても良い。記載された原理は、他の半導体材料にも適用可能である。絶縁層１４からゲート絶縁体２０までの半導体領域１６に関する例示的な厚さは、約５００オングストロームである。開口部２６および２８の例示的な深さは３５０オングストロームである。基板１２、絶縁層１４および半導体領域の組み合わせは、一般的にＳＯＩ（semiconductor on insulator）基板と呼ばれるものを形成する。絶縁層１４は、一般的にＢＯＸ（buried oxide）と呼ばれる。このプロセスは、絶縁層が存在しない、バルクシリコン基板に関しても有効であろう。トレンチ絶縁体１８は、１または複数のトランジスタに関する電気的絶縁を提供し、それを取り囲む。
【０００６】
図２は、開口部２６の半導体領域１６上に半導体層３２と、開口部２８の半導体領域１６上に半導体層３４とをエピタキシャル成長させた後の半導体デバイス１０を示す。半導体層３２および３４は、この例では、約５０オングストロームの厚さであり、硼素ドープされたＳｉＧｅである。Ｇｅの濃度は、約３０原子パーセント（％）である、これは、ＳｉのＧｅに対する比率が、２．３：１である。この例における硼素ドーピングは、１立方センチメートルあたり約５×１０１９乃至２×１０２０（atoms/cc）である。３０％ゲルマニウムで、半導体層３２および３４は、欠陥の発生無しで単にシリコンに直接、５０オングストロームまで成長させることができる。欠陥は、それらが存在する層を緩和させる傾向があるので、欠陥を回避することは重要である。それが生じると、チャネルで応力を生成させる層を成長させるという第１の目的が打破される。最初に成長された層（層３２および３４）の比較的高いゲルマニウム％は、短いチャネルデバイスコントロールを改善するために、チャネル領域内にドーパント拡散を遅らせるのに重要である。その理由は、ドーパント（例えば、硼素）の拡散係数は、シリコン中よりも高いＧｅ％を備えたＳｉＧｅ中の方が著しく低減するからである。約５×１０１９乃至２×１０２０（atoms/cc）の硼素濃度は、短いチャネル効果を低減するために、チャネル内に拡散する硼素を更に低減させる比較的低い濃度である。また、エピタキシャル成長中に硼素を導入することにより、これは、インプラントの必要性を回避する。インプラもまた、回避するのが望ましい緩和を生じさせるタイプの欠陥を生成する傾向がある。横方向への成長よりも上方成長の方が早い傾向があるので、層３２の厚さは、均一でなくてもよい。
【０００７】
図３は、半導体層３２上に半導体層３６をエピタキシャル成長させ、半導体層３４上に半導体層３８をエピタキシャル成長させた後の、半導体デバイス１０を示す。この例では、半導体層３６および３８は、約２５０オングストロームであり、また硼素ドープされたＳｉＧｅである。この層では、ゲルマニウムは約２５％（Ｓｉ対Ｇｅの比が３対１）であり、硼素濃度は約２×１０２０乃至５×１０２０（atoms/cc）である。ゲルマニウム濃度のこの低減は、欠陥生成なしでストレッサー薄膜の厚さの増大をサポートする。硼素濃度の増大は、伝導率を増大させるが、短いチャネル問題を生成する際のリスクが、チャネルから更に遠くにあることにより低減される。側方への成長は、成長の連続なので遅く、横方向における半導体層３６および３８の厚さは、上方向における２５０オングストローム成長よりも小さい。
【０００８】
図４は、半導体層３６の上に半導体層４０をエピタキシャル成長させ、半導体層３８上に半導体層４２をエピタキシャル成長させた後の半導体デバイス１０を示す。この例では、半導体層４０および４２は、約３００オングストロームであり、また硼素ドーピングされたＳｉＧｅである。この層では、ゲルマニウムは約３０％であり、硼素濃度は約５×１０２０乃至１×１０２１（atoms/cc）である。このゲルマニウム濃度の増加は、生成される応力を増大させ、それらは単なるシリコンの代わりにＳｉＧｅ上に成長されるので、半導体層３２および３４よりも厚くすることができ、更に、上方部分が、引き続いてのステップで合金に変換されるので、半導体層４０および４２の上方部分は、逆の影響を生じさせることなく欠陥を有しうる。頂部層４０および４２での増大されたＧｅおよび硼素濃度は、接触抵抗を低減させる。
【０００９】
図５は、半導体層４０および４２の上方部分を金属ゲルマニウムシリサイド層４４および４６に変換した後の半導体デバイス１０を示す。このソース／ドレイン領域の頂部をシリサイドに変換することは、コンタクトを形成することに関しては一般的な工程である。頂部層４０および４２で増大したＧｅおよび硼素濃度は、シリサイド／半導体界面での接触抵抗を低減させる。半導体におけるゲルマニウムの存在により、結果として生じた金属シリサイド合金は、シリコンとゲルマニウムを包含する。金属ゲルマニウムシリサイド層４４および４６を形成するための金属化プロセスにおいて最終的に消費される半導体層４０および４２の欠陥は、逆の影響を生じさせない。
【００１０】
図６は、絶縁層１４の頂部から、半導体層４０および４２の頂部表面までのボロン濃度の増大を示すグラフである。半導体層１６との界面での硼素濃度の突然の変化は、接合容量を低減させると同様に、ＰＮ接合にわたるリークを低減させるのに良好である、急激なＰＮ接合を生じさせるので、有益である。
【００１１】
図７は、絶縁層１４の頂部から半導体層４０および４２の頂部表面までのゲルマニウム濃度の変化を示すグラフである。スケールは、ゼロから始まっていないが、最初に高い濃度を示し、低減した中間の濃度、および、最終的には高い濃度を示す。これは、低欠陥のストレッサーに所望の高い応力を生じさせることを達成するのに十分な仕方である。
【００１２】
かくして、マルチレイヤーのゲルマニウムの濃度を変更することにより、欠陥を生成するリスクを低減しながら、より大きな応力を提供するストレッサーを有することが可能となる。有効性は、選択されたゲルマニウム濃度と厚さの両方に依存する。ゲルマニウム濃度が増加すると、特に、３０％を超える濃度では、厚さを低減させる必要がある。より高い濃度で使用されるならば、ゲルマニウム濃度を変更する追加の層を提供するのが有益であろう。更に、ホウ素濃度を増加させることにより、層が追加されるので、良好な伝導を得ながら、短いチャネル効果のリスクが低減する。
【００１３】
かくして、半導体デバイスを形成するための方法を開示する。該方法は、半導体デバイスのドレイン領域にレセスと、ソース領域にレセスとを形成すること、ソース領域に第１の半導体材料と、ドレイン領域のレセスに第２の半導体材料と、第３の半導体材料、ならびに、第５の半導体材料とを形成すること、第１の半導体材料層の上に横たわる第３の半導体材料層と、第２の半導体材料層の上に横たわる第４の半導体材料層とを形成すること、第３の半導体材料層の上に横たわる第５の半導体層と、第４の半導体材料層の上に横たわる第６の半導体材料層とを形成することを有する。第１および第２の半導体材料層を形成するステップは更に、第１の半導体材料層と第２の半導体材料層の各々が、第１のエレメント（元素）の原子濃度と第２のエレメント（元素）の原子濃度との第１の比を備えたストレッサー材料を用いて形成され、第１のエレメントが第１の濃度レベルのドーピングがなされたシリコンであることを特徴とする。第３及び第４の半導体層を形成するステップは更に、第３の半導体材料層と第４の半導体材料層の各々が、第１のエレメントの原子濃度と第２のエレメントの原子濃度との第２の比を備え、該第２の比は、第１の比よりも大きく、第３の半導体材料層と第４の半導体材料層の各々は、第２のレベルの濃度のドーピング材料を有し、ドーピング材料の第２のレベルの濃度は、第１のレベルのドーピング材料の濃度よりも高いことで特徴付けられる。第５及び第６の半導体材料層を形成するステップは更に、第５の半導体材料層と第６の半導体材料層の各々が、第１のエレメントの原子濃度と第２のエレメントの原子濃度の第３の比を有し、第３の比は第２の比よりも小さく、第５の半導体材料層第６の半導体層の各々が、第３のレベルのドーピング材料を有し、ドーピング材料の第３のレベルの濃度は、第２のレベルのドーピング材料の濃度よりも高いことで特徴付けられる。該方法は更に、ストレッサー材料がシリコンとゲルマニウムの合金であり、第２のエレメントがゲルマニウムであることによって特徴付けられる。該方法は更に、ドーピング材料が、周期律表の第Ｖ属の１またはそれ以上の元素であることによって特徴付けられる。該方法は更に、第１のエレメントの原子濃度と、第２のエレメントの原子濃度との第１の比が約２．３対１であることによって特徴付けられる。該方法は更に、ドーピング材料がホウ素であり、ドーピング材料の第１の濃度のレベルが約５×１０１９（atoms/cm3）乃至２×１０２０（atoms/cm3）であることによって特徴付けられる。該方法は更に、第２のエレメントの原子濃度に対する第１のエレメントの原子濃度の第２の比が、約３．０対１であることによって特徴付けられる。該方法は更に、ドーピング材料がホウ素であり、ドーピング材料の第２の濃度のレベルが、約２×１０２０（atoms/cm3）乃至５×１０２０（atoms/cm3）であることを特徴とする。該方法は更に、第２のエレメントの原子濃度に対する第１のエレメントの原子濃度の第３の比が約２．３対１であることを特徴とする。該方法は更に、ドーピング材料がホウ素であり、ドーピング材料の第３の濃度のレベルが、約５×１０２０（atoms/cm3）乃至１×１０２１（atoms/cm3）の範囲であることを特徴とする。
【００１４】
更に、半導体デバイスのドレイン領域にレセスとソース領域にレセスとを形成することと、ソース領域のレセスに第１の半導体材料層と、ドレイン領域のレセスに第2の半導体材料層とを形成することと、第１の半導体材料層の上に横たわる第３の半導体材料層と、第２の半導体材料層の上に横たわる第４の半導体材料層とを形成することと、第３の半導体材料層の上に横たわる第５の半導体材料層と、第４の半導体材料層の上に横たわる第６の半導体材料層とを形成することと、を有する半導体デバイスを形成する方法を開示する。第１及び第２の半導体材料層を形成するステップは更に、第１の半導体材料層および第２の半導体材料層が、第１のエレメントの原子濃度と第２のエレメントの原子濃度との第１の比を備えたストレッサー材料を用いて形成され、第１のエレメントがシリコンであり、第１の半導体材料層と第２の半導体材料層の各々が、第１のレベルの濃度のドーピング材料を有することを特徴とする。第３および第４の半導体材料層を形成するステップは更に、第３の半導体材料層と第４の半導体材料層の各々が、第２のレベルの濃度のドーピング材料を有し、ドーピング材料の第２の濃度のレベルが、第１のドーピング材料の濃度レベルよりも高いことによって特徴付けられる。第５及び第６の半導体材料層を形成するステップは更に、第５の半導体材料層および第６の半導体材料層が、第３の濃度のレベルのドーピング材料を有し、該第３のドーピング材料の濃度レベルが第２のドーピング材料の濃度レベルよりも高いことによって特徴付けられる。かかる方法は更に、ドーピング材料が周期律表の第Ｖ属の１またはそれ以上の元素であることによって特徴付けられる。該方法は更に、ドーピング材料がホウ素であり、ドーピング材料の第１の濃度のレベルが約５×１０１９（atoms/cm3）乃至２×１０２０（atoms/cm3）であることによって特徴付けられる。該方法は更に、ドーピング材料の第２の濃度のレベルが約２×１０２０（atoms/cm3）乃至５×１０２０（atoms/cm3）であることによって特徴付けられる。該方法は更に、ドーピング材料の第３の濃度のレベルが約５×１０２０（atoms/cm3）乃至１×１０２１（atoms/cm3）であることによって特徴付けられる。
【００１５】
ソース領域のレセスに第１の半導体材料層並びにドレイン領域のレセスに第２の半導体材料層と、第１の半導体材料層の上に横たわる第３の半導体材料層並びに第２の半導体材料層の上に横たわる第４の半導体材料層と、第３の半導体材料層の上に横たわる第５の半導体材料層並びに第４の半導体材料層の上に横たわる第６の半導体材料層とを有する半導体を開示する。第１及び第２の半導体材料層は、第１の半導体材料層と第２の半導体材料層の各々が、第１のエレメントの原子濃度と第２のエレメントの原始濃度との第１の比と、第１の濃度レベルのドーピング材料とを備えたストレッサー材料を使用し、第１のエレメントがシリコンであることを特徴とする。第３及び第４の半導体材料層は更に、第３の半導体材料層と第４の半導体材料層の各々が、第１のエレメントの原子濃度と第２のエレメントの原子濃度との第２の比とを有し、第２の比は第１の比よりも大きく、第３の半導体材料層と第４の半導体材料層の各々が、第２の濃度レベルのドーピング材料を有し、ドーピング材料の第２の濃度レベルが、ドーピング材料の第１の濃度レベルよりも高いことを特徴とする。第５及び第６の半導体材料層は更に、第５の半導体材料層と第６の半導体材料層の各々が、第１のエレメントの原子濃度と第２のエレメントの原子濃度との第３の比を有し、第３の比が第２の比よりも小さく、第５の半導体材料層と第６の半導体材料層の各々が、第３の濃度レベルのドーピング材料を有し、ドーピング材料の第３の濃度レベルがドーピング材料の第２の濃度レベルよりも高いことを特徴とする。半導体デバイスは更に、ストレッサー材料がシリコンとゲルマニウムとの合金であり、第２のエレメントがゲルマニウムであることによって特徴付けられる。半導体デバイスは更に、ドーピング材料が周期律表の第Ｖ属の１またはそれ以上の元素であることによって特徴付けられる。半導体デバイスは更に、第１のエレメントの原子濃度と、第２のエレメントの原子濃度との第１の比が約２．３対１であることによって特徴付けられる。半導体デバイスは更に、ドーピング材料がホウ素であり、ドーピング材料の第１の濃度のレベルが約５×１０１９（atoms/cm3）乃至２×１０２０（atoms/cm3）であることによって特徴付けられ、ドーピング材料の第２の濃度のレベルが、約２×１０２０（atoms/cm3）乃至５×１０２０（atoms/cm3）であり、ドーピング材料の第３の濃度のレベルが、約５×１０２０（atoms/cm3）乃至１×１０２１（atoms/cm3）の範囲であることを特徴とする。半導体デバイスは更に、第２のエレメントの原子濃度に対する第１のエレメントの原子濃度の第２の比が、約３．０対１であることによって特徴付けられる。
【００１６】
本発明を特定の実施形態を参照してここに記載してきたけれども、特許請求の範囲に規定したような本願発の範囲から逸脱することなく、種々の修正や変更がなされうる。例えば、Ｐチャネルトランジスタに応力を加える代わりに、応力は、ソース／ドレイン・ストレッサーを提供することと同様な仕方でＮチャネルトランジスタのチャネルに引張応力を働かせることによってＮチャネルトランジスタに加えられうる。これは、欠陥形成を回避しながら、所望の応力を提供するように異なる層に炭素の濃度を変更し、炭化珪素を再成長させることによって達成されうる。更に、層内のＮチャネルドーパントを増大させるのに有益であり、Ｐチャネルトランジスタに関するホウ素ドーパントを増大させるのと類似する。ドーパントが砒素である場合、この必要性はより低くなるけれども、そのより低い拡散係数のために、依然として利点は存在する。従って、本明細書及び図面は、限定的な意味ではなく、例示であり、かかる全ての修正は、本発明の範囲内に含まれる。特定の実施形態に関してここに記載した利点、利益、または課題解決手段は、限定的なものではない。
【００１７】
更に、ここで用いられた用語「ある」または「ひとつの」は、１またはそれ以上を意味する。「少なくとも一つ」および「１またはそれ以上」のような導入成句は、他の要素を含みうることを暗示するものである。
【００１８】
特段の事情なく、「第１の」および「第２の」のような用語は、かかる用語が特定する要素の間の任意の区別として用いられるものである。かくして、かかる用語は、かかる要素の時制または他の優先順位を示すものではない。
【図面の簡単な説明】
【００１９】
【図１】本発明のある実施形態によるプロセスのステージでの半導体デバイスの断面図である。
【図２】引き続きのステージでの図１の半導体デバイスの断面図である。
【図３】引き続きのステージでの図２の半導体デバイスの断面図である。
【図４】引き続きのステージでの図３の半導体デバイスの断面図である。
【図５】引き続きのステージでの図４の半導体デバイスの断面図である。
【図６】図５の半導体デバイスの、エピタキシャル成長領域を包含する、半導体領域における相対ボロン濃度を示すグラフである。
【図７】図５の半導体デバイスの半導体領域における相対ゲルマニウム濃度を示すグラフである。
【図１】
0005704817.tif 000002
【図２】
0005704817.tif 000003
【図３】
0005704817.tif 000004
【図４】
0005704817.tif 000005
【図５】
0005704817.tif 000006
【図６】
0005704817.tif 000007
【図７】
0005704817.tif 000008