(57)【特許請求の範囲】
【請求項１】
電力増幅用の第１トランジスタと、
第１入力電圧レベルを受け、前記第１入力電圧レベルに応じた第１電流を生成し、前記第１電流に基づくバイアスを前記第１トランジスタの動作点として設定する第１バイアス生成回路と、
第１入力ディジタルコードに第１補正ディジタルコードを反映させたディジタルコードをアナログ変換することで前記第１入力電圧レベルを生成するディジタル・アナログ変換回路と、
前記第１電流を検出し、前記第１電流に比例する電圧値をもつ第１バイアス検出電圧を生成する第１バイアス検出回路と、
前記第１バイアス検出電圧と所定の第１基準電圧との誤差を検出する誤差検出回路と、
前記第１補正ディジタルコードを変動させながら、前記誤差検出回路で検出される誤差を小さくするための前記第１補正ディジタルコードを探索する補正回路と、
補正動作モードおよび通常動作モードとを備え、
前記補正動作モードでは、前記第１入力ディジタルコードとして第１テスト用コードが供給されると共に、前記第１基準電圧として前記第１テスト用コードに対応して予め定められる第１テスト用基準電圧が供給される条件で前記補正回路による探索が行われ、当該探索によって得られる前記第１補正ディジタルコードが保持され、
前記ディジタル・アナログ変換回路は、前記通常動作モード時に、前記第１入力ディジタルコードに前記第１補正ディジタルコードを反映させたディジタルコードをアナログ変換し、
前記ディジタル・アナログ変換回路、前記誤差検出回路、および前記補正回路は、第１半導体チップ上に形成され、
前記第１バイアス検出回路は、前記第１半導体チップの外部素子となる第１抵抗を備え、前記第１電流を前記第１抵抗に流すことで前記第１バイアス検出電圧を生成し、
前記第１バイアス生成回路は、
前記第１入力電圧レベルが印加される第１ノードと、
前記第１ノードに一端が接続される第２抵抗と、
前記第２抵抗の他端と接地電源電圧の間で、前記接地電源電圧側をカソードとして順に直列接続される複数のダイオードとを備え、
前記第１バイアス検出回路は、前記複数のダイオード内で前記接地電源電圧に最も近い第１ダイオードのアノードと、前記第１抵抗の一端との間に結合される第１スイッチを備え、前記補正動作モードの際には前記第１スイッチをオンに駆動することで前記第１抵抗の一端から前記第１バイアス検出電圧を生成し、前記通常動作モードの際には、前記第１スイッチをオフに駆動し、
前記第１抵抗の抵抗値は、前記第１バイアス検出電圧の値が前記第１ダイオードの順方向電圧よりも小さくなるように定められる無線通信装置。
【請求項２】
請求項１記載の無線通信装置において、
前記第１トランジスタおよび前記第１バイアス生成回路は、第２半導体チップ上に形成され、
前記第１半導体チップ上には、さらに、ベースバンド信号と所定の高周波信号との間の周波数変換を担う周波数変換回路が形成される無線通信装置。
【請求項３】
電力増幅用の第１トランジスタと、
第１入力電圧レベルを受け、前記第１入力電圧レベルに応じた第１電流を生成し、前記第１電流に基づくバイアスを前記第１トランジスタの動作点として設定する第１バイアス生成回路と、
第１入力ディジタルコードに第１補正ディジタルコードを反映させたディジタルコードをアナログ変換することで前記第１入力電圧レベルを生成するディジタル・アナログ変換回路と、
前記第１電流を検出し、前記第１電流に比例する電圧値をもつ第１バイアス検出電圧を生成する第１バイアス検出回路と、
前記第１バイアス検出電圧と所定の第１基準電圧との誤差を検出する誤差検出回路と、
前記第１補正ディジタルコードを変動させながら、前記誤差検出回路で検出される誤差を小さくするための前記第１補正ディジタルコードを探索する補正回路と、
補正動作モードおよび通常動作モードとを備え、
前記補正動作モードでは、前記第１入力ディジタルコードとして第１テスト用コードが供給されると共に、前記第１基準電圧として前記第１テスト用コードに対応して予め定められる第１テスト用基準電圧が供給される条件で前記補正回路による探索が行われ、当該探索によって得られる前記第１補正ディジタルコードが保持され、
前記ディジタル・アナログ変換回路は、前記通常動作モード時に、前記第１入力ディジタルコードに前記第１補正ディジタルコードを反映させたディジタルコードをアナログ変換し、
前記補正動作モードでは、前記第１入力ディジタルコードとして複数の前記第１テスト用コードが供給されると共に、前記第１基準電圧として前記複数の第１テスト用コードにそれぞれ対応して予め定められる複数の前記第１テスト用基準電圧が供給される条件で前記補正回路による探索が行われ、当該探索によって得られる前記第１入力ディジタルコードと前記第１補正ディジタルコードとの相関テーブルが保持され、
前記ディジタル・アナログ変換回路は、前記通常動作モード時に、前記相関テーブルを参照することで生成したディジタルコードをアナログ変換する無線通信装置。
【請求項４】
請求項３記載の無線通信装置において、さらに、
前記第１トランジスタの出力電力を検波するカプラと、
前記カプラによって検波された電力を電圧に変換する電力検出回路と、
前記電力検出回路からの出力電圧か前記第１バイアス検出電圧かを選択する選択回路とを備え、
前記誤差検出回路は、前記第１バイアス検出電圧と前記第１基準電圧との誤差に加えて、前記電力検出回路からの出力電圧と所定の電力用基準電圧との誤差を検出する無線通信装置。
【請求項５】
電力増幅用の第１および第２トランジスタと、
第１入力電圧レベルを受け、前記第１入力電圧レベルに応じた第１電流を生成し、前記第１電流に基づくバイアスを前記第１トランジスタの動作点として設定する第１バイアス生成回路と、
第２入力電圧レベルを受け、前記第２入力電圧レベルに応じた第２電流を生成し、前記第２電流に基づくバイアスを前記第２トランジスタの動作点として設定する第２バイアス生成回路と、
第１入力ディジタルコードに第１補正ディジタルコードを反映させたディジタルコードをアナログ変換することで前記第１入力電圧レベルを生成し、第２入力ディジタルコードに第２補正ディジタルコードを反映させたディジタルコードをアナログ変換することで前記第２入力電圧レベルを生成するディジタル・アナログ変換回路と、
前記第１電流を検出し、前記第１電流に比例する電圧値をもつ第１バイアス検出電圧を生成する第１バイアス検出回路と、
前記第２電流を検出し、前記第２電流に比例する電圧値をもつ第２バイアス検出電圧を生成する第２バイアス検出回路と、
前記第１バイアス検出電圧を比較ノードに結合する第１スイッチと、
前記第２バイアス検出電圧を前記比較ノードに結合する第２スイッチと、
前記第１スイッチがオンの際に前記第１バイアス検出電圧と所定の第１基準電圧との誤差を検出し、前記第２スイッチがオンの際に前記第２バイアス検出電圧と所定の第２基準電圧との誤差を検出する誤差検出回路と、
前記第１補正ディジタルコードを変動させながら、前記誤差検出回路で検出される誤差を小さくするための前記第１補正ディジタルコードを探索し、前記第２補正ディジタルコードを変動させながら、前記誤差検出回路で検出される誤差を小さくするための前記第２補正ディジタルコードを探索する補正回路と、
第１および第２補正動作モードと通常動作モードとを備え、
前記第１補正動作モードでは、前記第１スイッチがオン、前記第２スイッチがオフの状態で、前記第１入力ディジタルコードとして第１テスト用コードが供給されると共に、前記第１基準電圧として前記第１テスト用コードに対応して予め定められる第１テスト用基準電圧が供給される条件で前記補正回路による探索が行われ、当該探索によって得られる前記第１補正ディジタルコードが保持され、
前記第２補正動作モードでは、前記第２スイッチがオン、前記第１スイッチがオフの状態で、前記第２入力ディジタルコードとして第２テスト用コードが供給されると共に、前記第２基準電圧として前記第２テスト用コードに対応して予め定められる第２テスト用基準電圧が供給される条件で前記補正回路による探索が行われ、当該探索によって得られる前記第２補正ディジタルコードが保持され、
前記通常動作モードでは、前記第１および第２スイッチがオフの状態で、前記ディジタル・アナログ変換回路が、前記第１入力ディジタルコードに前記第１補正ディジタルコードを反映させたディジタルコードをアナログ変換し、前記第２入力ディジタルコードに前記第２補正ディジタルコードを反映させたディジタルコードをアナログ変換する無線通信装置。
【請求項６】
請求項５記載の無線通信装置において、
前記ディジタル・アナログ変換回路、前記誤差検出回路、および前記補正回路は、第１半導体チップ上に形成され、
前記第１バイアス検出回路は、前記第１半導体チップの外部素子となる第１抵抗を備え、前記第１電流を前記第１抵抗に流すことで前記第１バイアス検出電圧を生成し、
前記第２バイアス検出回路は、前記第１抵抗を共通で使用し、前記第２電流を前記第１抵抗に流すことで前記第２バイアス検出電圧を生成する無線通信装置。
【請求項７】
請求項６記載の無線通信装置において、
前記第１トランジスタは前記第２トランジスタと縦続接続され、
前記第１および第２トランジスタ、前記第１および第２バイアス生成回路、ならびに前記第１および第２バイアス検出回路は、第２半導体チップ上に形成される無線通信装置。
【請求項８】
請求項６記載の無線通信装置において、
前記第１トランジスタ、前記第１バイアス生成回路、および前記第１バイアス検出回路は、前記第１半導体チップ上に形成され、
前記第２トランジスタ、前記第２バイアス生成回路、および前記第２バイアス検出回路は、第３半導体チップ上に形成される無線通信装置。
【請求項９】
電力増幅用の第１トランジスタと、
第１入力レベルに応じたバイアスを生成し、前記第１トランジスタに供給する第１バイアス生成回路と、
前記第１入力レベルを生成するディジタル・アナログ変換回路と、
補正回路ブロックと、
通常動作モードおよび補正動作モードとを備え、
前記補正回路ブロックは、前記補正動作モードの際に、前記第１入力レベルとして第１テスト用入力レベルを前記第１バイアス生成回路に印加し、前記第１バイアス生成回路に含まれる第１ノードのレベルが所定の第１基準レベルとなるような前記第１テスト用入力レベルの第１変動量を探索し、前記第１変動量を第１補正値として保持し、
前記ディジタル・アナログ変換回路は、前記通常動作モード時に、前記第１補正値を反映して前記第１入力レベルを生成し、
前記第１テスト用入力レベルは、前記ディジタル・アナログ変換回路を介して生成され、
前記補正回路ブロックは、
前記第１ノードのレベルと前記第１基準レベルとの誤差を増幅する誤差増幅器と、
前記ディジタル・アナログ変換回路に対して、前記第１テスト用入力レベルの変更を指示しながら前記誤差増幅器によって増幅される誤差が小さくなる前記第１変動量を探索する補正回路とを備え、
前記補正動作モードでは、前記第１テスト用入力レベルとして複数の入力レベルが生成されると共に、前記第１基準レベルとして前記複数の入力レベルにそれぞれ対応する複数の基準レベルが供給される条件で前記補正回路による探索が行われ、当該探索によって得られる前記第１入力レベルと前記第１補正値との相関テーブルが保持され、
前記ディジタル・アナログ変換回路は、前記通常動作モード時に、前記相関テーブルを参照することで前記第１補正値を反映した前記第１入力レベルを生成する無線通信装置。
【請求項１０】
請求項９記載の無線通信装置において、さらに、
前記第１トランジスタの出力電力を検波するカプラと、
前記カプラによって検波された電力を電圧に変換する電力検出回路と、
前記電力検出回路からの出力電圧か前記第１ノードのレベルかを選択する選択回路とを備え、
前記誤差増幅器は、前記第１ノードのレベルと前記第１基準レベルとの誤差に加えて、前記電力検出回路からの出力電圧と所定の電力用基準レベルとの誤差を検出する無線通信装置。
【請求項１１】
請求項９記載の無線通信装置において、さらに、
電力増幅用の第２トランジスタと、
第２入力レベルに応じたバイアスを生成し、前記第２トランジスタに供給する第２バイアス生成回路とを備え、
前記補正回路ブロックは、前記補正動作モードの際に、さらに、前記第２入力レベルとして第２テスト用入力レベルを前記第２バイアス生成回路に印加し、前記第２バイアス生成回路に含まれる第２ノードのレベルが所定の第２基準レベルとなるような前記第２テスト用入力レベルの第２変動量を探索し、前記第２変動量を第２補正値として保持し、
前記ディジタル・アナログ変換回路は、前記通常動作モード時に、前記第２補正値を反映して前記第２入力レベルを生成する無線通信装置。
【請求項１２】
請求項１１記載の無線通信装置において、
前記第１および第２テスト用入力レベルは、前記ディジタル・アナログ変換回路を介して生成され、
前記補正回路ブロックは、
前記第１ノードのレベルを比較ノードに結合する第１スイッチと、
前記第２ノードのレベルを前記比較ノードに結合する第２スイッチと、
２入力の一方に前記比較ノードが結合され、前記２入力の他方に前記第１または第２基準レベルが印加され、前記２入力間の誤差を増幅する誤差増幅器と、
前記ディジタル・アナログ変換回路に対して、前記第１テスト用入力レベルの変更を指示しながら前記誤差増幅器によって増幅される誤差が小さくなる前記第１変動量を探索し、前記第２テスト用入力レベルの変更を指示しながら前記誤差増幅器によって増幅される誤差が小さくなる前記第２変動量を探索する補正回路とを備える無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信装置に関し、特に、送信電力特性の補正機能を備えた無線通信装置に適用して有効な技術に関する。
【背景技術】
【０００２】
例えば、特許文献１には、電力増幅装置における送信信号電力レベルのばらつきをシステム全体として補正する技術が示されている。具体的には、検波回路で検出した送信信号電力レベルをベースバンド回路となる制御装置で認識し、それが所定のレベルとなるまで、Ｄ／Ａコンバータを介して電力増幅装置のバイアスを変更する。そして、これによって得られたＤ／Ａコンバータの出力電圧をメモリに記憶することでばらつき補正を行う。
【０００３】
また、特許文献２には、電力増幅用バイポーラトランジスタのベース電流およびコレクタ電流を検出する複数の電流検出回路と、当該検出結果を入力として所定のパラメータを算出する計算器と、当該計算器のパラメータから所定のバイアス条件を選択する相関テーブル等を備えた構成が示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１９８２９４号公報
【特許文献２】特開２００９−１７７２４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、携帯電話機を代表とする無線通信システムの送信部では、消費電力の低減や送信電力特性のばらつき低減等が求められている。消費電力や送信電力特性を定める主要因として、高周波電力増幅器のバイアスのばらつきが挙げられる。高周波電力増幅器のバイアスがばらつくと、電力付加効率の低下や歪みの増大等が生じ得る。当該バイアスの値は、例えばベースバンド部からの指示に基づいて定められるが、実際には、この指示を受けてから実際に送信電力が生成されるまでに複数の回路を経由することになる。したがって、バイアスの指示値と実際の送信電力レベルの関係は、実際には、様々なばらつき要因が複合された結果として定まる。個々のばらつき要因単位では、ばらつき方にある程度の規則性が存在するが、それらが複合されるほど、全体としてより不規則なばらつきが生じ得る。
【０００６】
こうした中、バイアスの指示値と実際の送信電力レベルとの関係を高精度に定める方式として、例えば、実際の送信電力レベルの実測に基づいてバイアスの指示値と送信電力レベルの関係を相関テーブルとして作成し、当該相関テーブルを用いて補正を行う方式が考えられる。図１４は、本発明の前提として検討した無線通信システムの概略構成例を示すブロック図である。図１４に示す無線通信システムは、高周波電力増幅器ＨＰＡと、バイアス生成回路ＢＳＧＥＮと、方向性結合器（カプラ）ＣＰＬおよび電力検出回路ＰＤＥＴＣと、ディジタル・アナログ変換回路ＤＡＣおよびアナログ・ディジタル変換回路ＡＤＣと、ベースバンドユニットＢＢＵを備える。
【０００７】
このような構成において、ベースバンドユニットＢＢＵは、所定の送信電力レベルをディジタル・アナログ変換回路ＤＡＣを介してバイアス生成回路ＢＳＧＥＮに指示し、ＢＳＧＥＮは、この指示値に応じたバイアスを高周波電力増幅器ＨＰＡに供給する。一方、ＨＰＡからの送信電力レベル（Ｐｏｕｔ）は、方向性結合器（カプラ）ＣＰＬおよび電力検出回路ＰＤＥＴＣによって検出され、アナログ・ディジタル変換回路ＡＤＣを介してＢＢＵに通知される。ここで、ＢＢＵは、送信電力レベルの検出値と指示値とを比較し、それが異なる場合には、ＤＡＣを介してＢＳＧＥＮに対してバイアスの変更を指示する。ＢＢＵは、このような処理を繰り返すことで、送信電力レベルの検出値と指示値との誤差を取得し、例えば送信電力レベルの各指示値に対する誤差を表した相関テーブルを作成し、不揮発性メモリＲＯＭに記憶する。以降、ＢＢＵは、当該相関テーブルを参照して送信電力レベルの指示を行うことで誤差補正が可能となる。
【０００８】
しかしながら、図１４のような補正方式では、ベースバンドユニットＢＢＵが送信電力レベルの指示を与えてからその結果を取得するまでの経路に様々のばらつき要因が存在するため、前述したように、全体として不規則なばらつきが存在する恐れがある。そうすると、相関テーブルをきめ細かく作成する必要性が生じ、膨大なテーブル作成時間や膨大なメモリ容量等といった補正に伴う多くのリソースが必要となる。そこで、現実的には、限られたリソースの中で相関テーブルの作成が行われるが、この場合には、逆に、最適な相関テーブルの設定値(補正パラメータ)が得られ難くなり、その結果、バイアスの指示値に対する送信電力特性の高精度化が図り難くなる。すなわち、図１４のような補正方式は、システム全体のばらつきを一括して平均的に補正する方式であるため、このような事態が生じ得る。
【０００９】
後述する各実施の形態は、このようなことを鑑みてなされたものであり、その目的の一つは、無線通信装置において、送信電力特性の向上、または送信電力特性を向上させるために必要なリソースの低減を図ることにある。本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される課題を解決するための手段のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１１】
一実施の形態による無線通信装置は、電力増幅用トランジスタと、バイアス生成回路と、ディジタル・アナログ変換回路と、補正回路ブロックと、通常動作モードおよび補正動作モードを備える。ディジタル・アナログ変換回路は、第１入力レベルを生成し、バイアス生成回路は、第１入力レベルに応じたバイアスを生成し、電力増幅用トランジスタに供給する。補正回路ブロックは、補正動作モードの際に、第１入力レベルとしてテスト用入力レベルをバイアス生成回路に印加し、バイアス生成回路に含まれる第１ノードのレベルが所定の基準レベルとなるようなテスト用入力レベルの変動量を探索し、当該変動量を補正値として保持する。ディジタル・アナログ変換回路は、通常動作モード時に、当該補正値を反映して第１入力レベルを生成する。
【発明の効果】
【００１２】
前記一つの実施の形態によれば、送信電力特性の向上、または送信電力特性を向上させるために必要なリソースの低減が実現可能になる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１による無線通信装置において、その主要部の概略構成例を示すブロック図である。
【図２】図１の無線通信装置において、そのバイアス生成回路および高周波電力増幅器の詳細な構成例を示す回路図である。
【図３】図１および図２の無線通信装置において、そのバイアス検出回路の詳細な構成例を示す回路図である。
【図４】図１の無線通信装置において、バイアス設定用電圧と送信電力レベルとの関係例を示す説明図である。
【図５】（ａ）および（ｂ）は、図１および図４の無線通信装置において、バイアスにばらつきが存在する場合に補正が行われる様子を示すものであり、（ａ）はバイアス生成回路内に素子ばらつきがある場合の説明図、（ｂ）はバイアス設定用電圧にばらつきがある場合の説明図である。
【図６】図１の無線通信装置において、その製造工程の主要部の処理内容の一例を示すフロー図である。
【図７】本発明の実施の形態２による無線通信装置において、その主要部の概略構成例を示すブロック図である。
【図８】図７の無線通信装置において、そのバイアス検出回路周りの詳細な構成例を示す回路図である。
【図９】図７の無線通信装置において、そのバイアス補正に伴う動作例を示す説明図である。
【図１０】本発明の実施の形態３による無線通信装置において、その主要部の概略構成例を示すブロック図である。
【図１１】本発明の実施の形態４による無線通信装置において、その主要部の概略構成例を示すブロック図である。
【図１２】本発明の実施の形態５による無線通信装置において、その主要部の概略構成例を示すブロック図である。
【図１３】本発明の実施の形態６による無線通信装置において、その主要部の概略構成例を示すブロック図である。
【図１４】本発明の前提として検討した無線通信システムの概略構成例を示すブロック図である。
【発明を実施するための形態】
【００１４】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１５】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１６】
また、実施の形態の各機能ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような半導体基板上に形成される。なお、実施の形態では、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）の一例としてＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）（ＭＯＳトランジスタと略す）を用いるが、ゲート絶縁膜として非酸化膜を除外するものではない。図面において、Ｐチャネル型ＭＯＳトランジスタ（ＰＭＯＳトランジスタ）にはゲートに矢印の記号を付すことで、Ｎチャネル型ＭＯＳトランジスタ（ＮＭＯＳトランジスタ）と区別することとする。図面にはＭＯＳトランジスタの基板電位の接続は特に明記していないが、ＭＯＳトランジスタが正常動作可能な範囲であれば、その接続方法は特に限定しない。
【００１７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１８】
（実施の形態１）
《無線通信装置の主要部の概要》
図１は、本発明の実施の形態１による無線通信装置において、その主要部の概略構成例を示すブロック図である。図１に示す無線通信装置は、ベースバンドの処理を行うベースバンドユニットＢＢＵと、高周波帯の処理を行う高周波システム部ＲＦＳＹＳを備えている。高周波システム部ＲＦＳＹＳは、バイアス制御部ＢＳＣＴＬと電力増幅部ＨＰＡＢＫを備える。ＨＰＡＢＫは、バイアス設定用電圧Ｖｂに応じたバイアスを生成し、高周波電力増幅器ＨＰＡに供給するバイアス生成回路ＢＳＧＥＮと、当該バイアスを動作点として入力電力信号Ｐｉｎを電力増幅し、出力電力信号Ｐｏｕｔを出力するＨＰＡと、当該バイアスのレベルを検出するバイアス検出回路ＳＥＮＳを備える。
【００１９】
バイアス制御部ＢＳＣＴＬは、バイアス検出回路ＳＥＮＳの検出結果を所定の基準電圧Ｖｒｅｆと比較し、その誤差を増幅する誤差増幅器ＥＡｂと、ＥＡｂの出力に応じて所定のビット補正値ΔＢＣを生成する補正回路ＣＣと、ディジタル・アナログ変換回路ＤＡＣと、記憶部ＭＥＭを備える。ＤＡＣは、ベースバンドユニットＢＢＵより、送信電力レベルを指示するためのバイアス指示コードＶＢＣＤを受け、当該ＶＢＣＤにビット補正値ΔＢＣを反映させたディジタルコードをアナログ変換することで前述したバイアス設定用電圧Ｖｂを出力する。
【００２０】
このような構成例において、例えば、ディジタル・アナログ変換回路ＤＡＣにおけるバイアス指示コードＶＢＣＤとバイアス設定用電圧Ｖｂとの関係や、バイアス生成回路ＢＳＧＥＮにおけるＶｂと実際に生成されるバイアスとの関係は、各高周波システム部ＲＦＳＹＳ毎の製造ばらつき等に起因してばらつきが存在する恐れがある。そこで、図１の無線通信装置は、補正動作モードと通常動作モードを備え、このようなばらつきを補正動作モードを用いて補正する。
【００２１】
補正動作モードの際には、まず、ＢＢＵからテスト用のバイアス指示コードＶＢＣＤが入力されると共に、誤差増幅器ＥＡｂに対して当該ＶＢＣＤに対応して予め定められる所定の基準電圧Ｖｒｅｆが入力される。なお、バイアス指示コードＶＢＣＤは、ＢＢＵから入力されるものに限定されるわけではなく、外部検査装置およびそれに準ずる装置から入力されるものも含む。Ｖｒｅｆは、例えば外部検査装置等を代表に高精度な電圧値を設定可能な装置によって入力されることが望ましい。ディジタル・アナログ変換回路ＤＡＣは、例えば初期状態のビット補正値ΔＢＣがゼロであるものとして、当該ＶＢＣＤをアナログ変換することでバイアス設定用電圧Ｖｂを生成する。バイアス生成回路ＢＳＧＥＮは、当該Ｖｂに応じたバイアス（バイアス電流又はバイアス電圧）を生成し、バイアス検出回路ＳＥＮＳは、当該バイアスのレベルを検出する。
【００２２】
誤差増幅器ＥＡｂは、バイアス検出回路ＳＥＮＳからの検出レベルと、基準電圧Ｖｒｅｆとの誤差を増幅する。補正回路ＣＣは、ＥＡｂによる誤差が小さくなるようにビット補正値ΔＢＣの値を変動させる。これにより、ディジタル・アナログ変換回路ＤＡＣは、前述したテスト用のバイアス指示コードＶＢＣＤに当該ΔＢＣを反映させたディジタルコードをアナログ変換することでバイアス設定用電圧Ｖｂの値を更新する。以降、このようなバイアス補正ループ上での処理が自動的に繰り返されることにより、ＥＡｂによる誤差が最小となるΔＢＣが生成される。補正回路ＣＣは、この生成されたΔＢＣを記憶部ＭＥＭに保存する。ＭＥＭは、特に限定はされないが、例えば、不揮発性メモリ等で実現される。ただし、ＶＢＣＤとΔＢＣの関係が一定あるいは一次関数で与えられるような場合には、フューズや、複数のボンディングワイヤ（接続先を電源電圧または接地電源電圧とすることで情報を保持）等で実現することも可能である。
【００２３】
一方、通常動作モードの際、ディジタル・アナログ変換回路ＤＡＣは、ベースバンドユニットＢＢＵから通常動作用のバイアス指示コードＶＢＣＤを受けた際に、補正回路ＣＣに対して補正値要求信号ＲＥＱを発行し、ＣＣは、これに応じてビット補正値ΔＢＣを返信する。ＤＡＣは、当該ＶＢＣＤにΔＢＣを反映させた（加えた）ディジタルコードをアナログ変換することでバイアス設定用電圧Ｖｂを出力する。これにより、バイアス指示コードＶＢＣＤと実際に高周波電力増幅器ＨＰＡに供給されるバイアスとの関係が各無線通信装置において一定となるように補正することが可能になる。
【００２４】
以上のように、本実施の形態による無線通信装置は、前述した図１４の方式と異なり、様々なばらつき要因を個別に解消していくことで、ばらつきの規則性をより単純化し、これによってバイアス指示コードＶＢＣＤと出力電力信号Ｐｏｕｔとの関係の高精度化を図り、また、ばらつき補正に伴うリソースの低減を図るものである。その中でも特に、送信電力特性に与える影響が大きいバイアスに着目して、前述した高周波システム部ＲＦＳＹＳ内に構築したバイアス補正ループによってバイアス自体を観測ならびに自動補正することが特徴となっている。
【００２５】
このように、バイアス補正が行われた状態の高周波システム部ＲＦＳＹＳを予め構築することで、その後に、例えば、セットメーカ等が当該ＲＦＳＹＳにベースバンドユニットＢＢＵ等を組み合わせて無線通信システムを構築する際にも、その負担を軽減することが可能になる。すなわち、例えば図１４と同様な方式等を用いてＢＢＵを含めたシステム全体のばらつき補正を行う場合であっても、ばらつき要素が既に減っているため、限られたリソース（相関テーブル作成時間、相関テーブルを保持するメモリ容量等）の中で最適な補正パラメータが得られ易くなる。最適な補正パラメータが得られ易くなると、結果として、バイアスの指示値と実際の送信電力レベルとの関係を高精度化でき、送信電力特性の向上（高周波電力増幅器ＨＰＡにおける電力付加効率の向上や歪みの低減等）が図れる。
【００２６】
また、高周波電力増幅器ＨＰＡの送信電力等の検出を行うことなく、バイアス自体を観測ならびに補正する方式であるため、図１から判るように、当該補正を行うのに必要なリソース（回路規模、回路設計時間、補正に伴う処理時間等）を小さくすることができる。このため、高周波システム部ＲＦＳＹＳを製造する部品メーカにおける負担の増大も抑制できる。このようなことから、全体として、ばらつき補正に伴うリソースの増大を抑制しつつ、送信電力特性の向上を図ることが可能になる。なお、バイアスを高精度に補正する点に着目すると、例えば特許文献２に示されるような技術を用いることが考えられる。ただし、当該技術のように、複数の電流検出回路、計算器、相関テーブル等を用いる方式では、リソースが過度に大きくなり、セットメーカの負担は軽減できる場合があるが、部品メーカの負担が著しく増大する恐れがある。
【００２７】
また、別の観点では、図１の方式を用いることで、例えば電力増幅部ＨＰＡＢＫの製造歩留まりの向上が図れる。すなわち、例えばＨＰＡＢＫを一つの半導体チップで形成した場合、バイアス生成回路ＢＳＧＥＮのばらつきに高周波電力増幅器ＨＰＡの製造ばらつきが加わることで送信電力特性として大きなばらつきが生じ、当該半導体チップの検査を介して歩留まりが低下する恐れがある。そこで、図１の方式によってＢＳＧＥＮのばらつきを抑制できることを前提とすれば、当該ＨＰＡＢＫの検査の際に、ＨＰＡの製造ばらつきのみを対象として検査を行えばよいため、製造歩留まりの向上が期待できる。具体的には、例えば、所定のバイアス設定用電圧Ｖｂによって所定の送信電力特性が得られない場合であっても、Ｖｂをある程度変動させることで所定の送信電力特性が得られるようになれば、当該半導体チップを良品とすることができる。
【００２８】
《高周波電力増幅器およびバイアス生成回路の詳細》
図２は、図１の無線通信装置において、そのバイアス生成回路および高周波電力増幅器の詳細な構成例を示す回路図である。例えば、Ｗ−ＣＤＭＡ（Wideband Code Division Multiple Access）用やＬＴＥ（Long Term Evolution）用等の無線通信装置では、図２に示すような回路が用いられる場合がある。図２において、高周波電力増幅器ＨＰＡは、エミッタ接地となる電力増幅用のバイポーラトランジスタＱｏｕｔと、エミッタフォロワとなるバイアス用のバイポーラトランジスタＱｂｓと、ＱｂｓのエミッタとＱｏｕｔのベースの間に設けられる抵抗Ｒ１と、入力電力信号ＰｉｎをＱｏｕｔのベースに結合する結合容量Ｃｉｎ等を備えている。Ｑｏｕｔは、例えばＨＢＴ（Heterojunction Bipolar Transistor）等である。抵抗Ｒ１は、Ｐｉｎがバイアス生成回路ＢＳＧＥＮ側に漏洩するような事態を防止する機能等を担っている。
【００２９】
バイアス生成回路ＢＳＧＥＮは、バイアス設定用電圧Ｖｂの供給ノードと接地電源電圧ＧＮＤの間で、Ｖｂ側から順に直列接続されたバイアス用抵抗Ｒｂ、ダイオードＤｂ１、ダイオードＤｂ２を備える。Ｄｂ１，Ｄｂ２は、ＧＮＤ側をカソードとし、Ｄｂ１のアノードとＲｂの共通接続ノードからバイアス用バイポーラトランジスタＱｂｓのベースに向けて信号が印加される。Ｄｂ１，Ｄｂ２は、例えば、ダイオード接続されたバイポーラトランジスタ等によって実現され、Ｑｂｓと共に電力増幅用バイポーラトランジスタＱｏｕｔの温度依存性を補償する機能等を担う。また、Ｑｂｓは、例えばＱｏｕｔからの送信電力レベルが大きい場合に、Ｑｏｕｔへのバイアス供給が不足するような事態を防止する機能等を担う。
【００３０】
このような構成例において、バイアス設定用電圧Ｖｂが印加されると、主に、抵抗Ｒｂに応じたバイアス設定用電流Ｉｂが流れ、当該Ｉｂの大きさを反映したバイアス電流Ｉｑが電力増幅用バイポーラトランジスタＱｏｕｔに設定される。ただし、実際には、バイアス設定用電圧Ｖｂ自体のばらつきや、ＲｂおよびダイオードＤｂ１，Ｄｂ２の製造ばらつき等に応じて、バイアス設定用電流Ｉｂの大きさが設計値からずれ、これに応じてバイアス電流Ｉｑにばらつきが生じる恐れがある。そこで、例えば、図３に示すようなバイアス検出回路ＳＥＮＳが設けられる。
【００３１】
《バイアス検出回路の詳細》
図３は、図１および図２の無線通信装置において、そのバイアス検出回路の詳細な構成例を示す回路図である。図３に示すバイアス検出回路ＳＥＮＳは、一端がバイアス生成回路ＢＳＧＥＮにおけるダイオードＤｂ１のカソード（Ｄｂ２のアノード）に結合され、他端が誤差増幅器ＥＡｂの２入力の一方に結合されるスイッチＳＷｂと、当該ＥＡｂの２入力の一方と接地電源電圧ＧＮＤの間に結合される抵抗Ｒｓｍｄを備える。Ｒｓｍｄは、高精度な抵抗素子であることが望ましく、この観点でここでは半導体チップの外部部品となるＳＭＤ（Surface Mount Device）を用いている。
【００３２】
また、ここでは、バイアス制御部ＢＳＣＴＬとバイアス生成回路ＢＳＧＥＮが別の半導体チップで実現されることを前提とし、スイッチＳＷｂは、バイアス制御部ＢＳＣＴＬ側の半導体チップに形成されている。これに伴い、前述したダイオードＤｂ１のカソードは、ＢＳＧＥＮの外部端子ＰＮｏおよびＢＳＣＴＬの外部端子ＰＮｉを介してＳＷｂの一端に結合され、ＳＷｂの他端は、ＢＳＣＴＬの外部端子ＰＮｒを介して抵抗Ｒｓｍｄに結合されている。
【００３３】
ここで、ダイオードＤｂ１，Ｄｂ２の順方向電圧をＶＦとすると、抵抗Ｒｓｍｄの抵抗値は、スイッチＳＷｂをオンに駆動した際にＲｓｍｄの一端（ＰＮｒ）に生成される電圧がＶＦよりも小さくなるような値に設定される。そうすると、スイッチＳＷｂをオンに駆動した状態でバイアス生成回路ＢＳＧＥＮにバイアス設定用電圧Ｖｂを印加した場合、Ｄｂ２は非活性状態（ほぼオープン状態）となり、Ｄｂ１および抵抗Ｒｂ（ならびに抵抗Ｒｓｍｄ）の電気的特性を反映した電流Ｉｂ’が、Ｒｂ→Ｄｂ１→ＳＷｂ→Ｒｓｍｄの経路で流れる。Ｒｓｍｄの抵抗値は予め高精度に設定されているため、Ｉｂ’は、Ｒｂ,Ｄｂ１の製造ばらつきを反映した値として得られ、図２に示したバイアス設定用電流Ｉｂに近い値となる。
【００３４】
そこで、この電流Ｉｂ’を抵抗Ｒｓｍｄを介して電圧（Ｉｂ’×Ｒｓｍｄ）に変換し、誤差増幅器ＥＡｂによって基準電圧Ｖｒｅｆと比較することで、ばらつきの補正が実現可能になる。すなわち、テスト用となる所定のバイアス設定用電圧Ｖｂを印加した際にＲｓｍｄの一端に生じる理想的な電圧を予め算出しておき、前述した補正動作モード時に、当該算出した値をＶｒｅｆとして印加することでばらつき補正が実現される。また、通常動作モード時には、スイッチＳＷｂはオフに駆動される。
【００３５】
なお、バイアス検出回路ＳＥＮＳの構成は、勿論、図３のような構成例に限定されるものではなく、適宜変更することが可能である。例えば、バイアス生成回路ＢＳＧＥＮと同一の半導体チップ内に、当該バイアス生成回路の回路構成ならびにプロセス構造を反映したレプリカ回路を設け、当該レプリカ回路を用いて検出を行うようなことも可能である。ただし、回路規模の観点や、実際には当該レプリカ回路とバイアス生成回路との間に若干の誤差が生じ得る観点からは図３のような構成例を用いる方が望ましい。また、場合によっては、抵抗Ｒｓｍｄを設けずに、電流検出ではなく電圧検出（例えばＤｂ１のアノード電圧の検出）によってばらつき補正を行うことも可能である。ただし、ばらつき補正の更なる高精度化を図る観点からは図３のような電流検出方式を用いる方が望ましい。さらに、バイアス生成回路や高周波電力増幅器も、勿論、図２や図３の構成例に限定されるものではなく、各回路構成に応じて適宜バイアス検出回路を設ければよい。
【００３６】
《バイアス補正の動作概要》
図４は、図１の無線通信装置において、バイアス設定用電圧と送信電力レベルとの関係例を示す説明図である。図５（ａ）および図５（ｂ）は、図１および図４の無線通信装置において、バイアスにばらつきが存在する場合に補正が行われる様子を示すものであり、図５（ａ）はバイアス生成回路内に素子ばらつきがある場合の説明図、図５（ｂ）はバイアス設定用電圧にばらつきがある場合の説明図である。例えば、図４に示すように、バイアス設定用電圧Ｖｂと出力電力信号Ｐｏｕｔにおける送信電力レベルとの関係は、理想的には線形な関係であるものとする。
【００３７】
図５（ａ）に示すように、バイアス生成回路ＢＳＧＥＮ内の各素子（図２の例では抵抗ＲｂやダイオードＤｂ１,Ｄｂ２）に製造ばらつきがあると、ある所定のバイアス設定用電圧（Ｖ０）が印加された際に電力増幅用バイポーラトランジスタＱｏｕｔの動作点が変わり、結果的に、送信電力レベル（Ｐｏｕｔ）が変わることになる。そこで、図１のばらつき補正方式を用いると、例えば、図３の例では当該ばらつきがバイアス設定用電流Ｉｂ’の変化として誤差増幅器ＥＡｂによって検出され、図５（ａ）に示すように、補正回路ＣＣ（図１）を介してこの変化量を相殺するようにＶ０にΔＶのオフセットが加えられることになる。その結果、Ｑｏｕｔの動作点が一定となり、送信電力レベル（Ｐｏｕｔ）も一定（Ｐ０）となる。
【００３８】
また、図５（ｂ）に示すように、バイアス設定用電圧Ｖｂ自体がＶ０からΔＶだけばらつくと、電力増幅用バイポーラトランジスタＱｏｕｔの動作点が変わり、結果的に、送信電力レベル（Ｐｏｕｔ）が変わることになる。そこで、図１のばらつき補正方式を用いると、例えば、図３の例では当該ばらつきがバイアス設定用電流Ｉｂ’の変化として誤差増幅器ＥＡｂによって検出され、図５（ｂ）に示すように、補正回路ＣＣ（図１）を介してこの変化量を相殺するようにΔＶのオフセットが加えられ、ＶｂがＶ０に戻ることになる。その結果、Ｑｏｕｔの動作点が一定となり、送信電力レベル（Ｐｏｕｔ）も一定（Ｐ０）となる。
【００３９】
《無線通信装置の製造フロー》
図６は、図１の無線通信装置において、その製造工程の主要部の処理内容の一例を示すフロー図である。図６においては、まず、図示しない前工程プロセスにおいて、半導体ウエハ上に図１のバイアス制御部ＢＳＣＴＬや電力増幅部ＨＰＡＢＫが形成される。特に限定はされないが、ＢＳＣＴＬとＨＰＡＢＫは、それぞれ異なる半導体ウエハ上に形成される。その後、当該半導体ウエハは、ダイシング工程等を経て各半導体チップに分断される。次いで、図６のＳ１１において、当該半導体チップ（ＢＳＣＴＬ，ＨＰＡＢＫ）がモジュール配線基板（代表的にはセラミック配線基板）上に実装されたのち、Ｓ１２において、バイアスの補正処理が行われる。
【００４０】
Ｓ１２では、補正システムがオンとなり（Ｓ１２１）、補正量の探索が行われたのち（Ｓ１２２）、補正システムがオフとなり（Ｓ１２３）、補正結果が保存される（Ｓ１２４）。すなわち、図１で述べたように、高周波システム部ＲＦＳＹＳが補正動作モードに設定されることでバイアス補正ループが構築され（Ｓ１２１）、外部検査装置等からテスト用の所定のバイアス指示コードＶＢＣＤとこれに対応する基準電圧Ｖｒｅｆが与えられることで、最適なビット補正値ΔＢＣの探索が行われ（Ｓ１２２）、その結果がラッチされる。その後、例えば、バイアス制御部ＢＳＣＴＬが記憶部ＭＥＭとして不揮発性メモリを備える場合には、ＭＥＭ内に当該ラッチ情報が保存される（Ｓ１２４）。一方、ＭＥＭとしてその他の手段（フューズやボンディングワイヤ等）を備える場合には、当該ラッチ情報が外部検査装置等に一旦読み出され、その後のフューズ切断工程やボンディングワイヤ工程で当該ラッチ情報が反映される。
【００４１】
このようなバイアスの補正処理（Ｓ１２）を経たのち、バイアス補正が行われた状態で高周波システム部ＲＦＳＹＳに対して送信電力特性を含む所定の電気的特性の検査が行われ（Ｓ１３）、その結果、良品となったものが出荷される（Ｓ１４）。この際には、バイアス補正が行われているため、高周波システム部ＲＦＳＹＳの歩留まり向上が期待できる。その後は、前述したように、セットメーカ等によって当該高周波システム部ＲＦＳＹＳとベースバンドユニットＢＢＵ等が組み合わされ、例えば図１４のような方式で補正が行われる。この際には、高周波システム部ＲＦＳＹＳのバイアス補正が行われているため、セットメーカの負担を軽減できる。
【００４２】
以上、本実施の形態１の無線通信装置を用いることで、代表的には、送信電力特性の向上や、送信電力特性を向上させるために必要なリソースの低減が実現可能になる。
【００４３】
（実施の形態２）
《無線通信装置の主要部の概要（変形例［１］）》
図７は、本発明の実施の形態２による無線通信装置において、その主要部の概略構成例を示すブロック図である。図７に示す無線通信装置は、図１の構成例と比較して、高周波電力増幅器ＨＰＡが縦続接続された２段構成の回路を備える点と、これに応じて２個のバイアス検出回路ＳＥＮＳ［１］，ＳＥＮＳ［２］が備わった点と、ディジタル・アナログ変換回路ＤＡＣから２種類のバイアス設定用電圧Ｖｂ［１］，Ｖｂ［２］が出力される点が異なっている。ＤＡＣに対しては、当該Ｖｂ［１］，Ｖｂ［２］にそれぞれ対応して、バイアス指示コードＶＢＣＤとして２種類のコードが入力される。ＨＰＡは、入力電力信号Ｐｉｎが入力されるドライバ回路ＤＲＶと、その後段に配置され、出力電力信号Ｐｏｕｔを出力する電力増幅回路ＰＡを備える。バイアス生成回路ＢＳＧＥＮは、Ｖｂ［１］に応じてＤＲＶにバイアスを供給し、Ｖｂ［２］に応じてＰＡにバイアスを供給する。ＳＥＮＳ［１］はＤＲＶのバイアスを検出し、ＳＥＮＳ［２］はＰＡのバイアスを検出する。
【００４４】
《バイアス検出回路の詳細（変形例［１］）》
図８は、図７の無線通信装置において、そのバイアス検出回路周りの詳細な構成例を示す回路図である。図８の構成例は、前述した図３の構成例を拡張したものとなっており、図８のバイアス生成回路ＢＳＧＥＮは、それぞれが図３に示した回路を持つ２組のバイアス生成回路ＢＳＧＥＮ［１］，ＢＳＧＥＮ［２］を備える。ＢＳＧＥＮ［１］は、バイアス設定用電圧Ｖｂ［１］を受けて動作し、ＢＳＧＥＮ［２］は、バイアス設定用電圧Ｖｂ［２］を受けて動作する。図８のバイアス検出回路ＳＥＮＳは、図３で述べた抵抗Ｒｓｍｄの一端（外部端子ＰＮｒ）に２個のスイッチＳＷｂ［１］，ＳＷｂ［２］の一端が共通に接続された構成を備えている。ＳＷｂ［１］の他端は、バイアス制御部ＢＳＣＴＬの外部端子ＰＮｉ［１］およびＢＳＧＥＮ［１］の外部端子ＰＮｏ［１］を介して前述したダイオードの一端に結合され、ＳＷｂ［２］の他端は、ＢＳＣＴＬの外部端子ＰＮｉ［２］およびＢＳＧＥＮ［２］の外部端子ＰＮｏ［２］を介して前述したダイオードの一端に結合される。
【００４５】
このような構成例を用いると、前述した補正動作モードの際に、所定のテスト用のバイアス設定用電圧Ｖｂ［１］ならびにそれに対応する基準電圧Ｖｒｅｆが印加された状態で、スイッチＳＷｂ［１］／ＳＷｂ［２］をオン／オフに駆動することで、ＢＳＧＥＮ［１］を流れる電流Ｉｂ’［１］に基づいてドライバ回路ＤＲＶのバイアスを補正できる。同様に、所定のテスト用のバイアス設定用電圧Ｖｂ［２］ならびにそれに対応するＶｒｅｆが印加された状態で、ＳＷｂ［１］／ＳＷｂ［２］をオフ／オンに駆動することで、ＢＳＧＥＮ［２］を流れる電流Ｉｂ’［２］に基づいて電力増幅回路ＰＡのバイアスを補正できる。この際には、スイッチＳＷｂ［１］，ＳＷｂ［２］の切り替えによって、抵抗Ｒｓｍｄを共有化できるため、回路規模（リソース）の増大を抑制できる。
【００４６】
図９は、図７の無線通信装置において、そのバイアス補正に伴う動作例を示す説明図である。例えば、各バイアス設定用電圧Ｖｂ（Ｖｂ［１］，Ｖｂ［２］）毎の補正観測ポイントが１点の場合、バイアス生成回路ＢＳＧＥＮ内の各素子特性のバランスのズレや、ディジタル・アナログ変換回路ＤＡＣの線形特性のズレ等に応じて、Ｖｂの変化に対する実際のバイアスの変化量にばらつきが生じる恐れがある。すなわち、例えば図８のＶｂ［１］とＩｂ’［１］との関係式が所望の特性からズレる場合がある。そこで、図９に示すように、各Ｖｂ毎に補正観測ポイントを複数とすることで、Ｖｂと実際のバイアスの関係式を補正することが可能になる。
【００４７】
図９の例では、Ｖｂ［１］の値を補正観測ポイントＶ１＿１に設定した場合の実際のバイアス（その反映値（図８のＩｂ’［１］））と補正観測ポイントＶ１＿２に設定した場合の実際のバイアスと（その反映値）が、それぞれ所定の値となるようにＶｂ［１］の補正を行っている。同様に、Ｖｂ［２］の値を補正観測ポイントＶ２＿１に設定した場合の実際のバイアス（その反映値（図８のＩｂ’［２］））と補正観測ポイントＶ２＿２に設定した場合の実際のバイアス（その反映値）とがそれぞれ、所定の値となるようにＶｂ［２］の補正を行っている。なお、実際には、このような関係式を補正するために、例えば、各Ｖｂ（バイアス指示コードＶＢＣＤ）の設定値毎にどの程度の補正を加えればよいかを定める相関テーブルが設けられ、当該相関テーブルの値が前述した補正によって定められ、記憶部ＭＥＭに保存されることになる。また、図９の例では、実際のバイアスによって送信電力レベル（Ｐｏｕｔ）が一義的に定まることを前提として図示を行っている。
【００４８】
以上、本実施の形態２の無線通信装置を用いることで、実施の形態１で述べた各種効果に加えて、更に、高周波電力増幅器ＨＰＡが複数段の回路で構成されていても、バイアス検出回路（抵抗Ｒｓｍｄ）および誤差増幅器ＥＡｂ等の共通化によって送信電力特性を向上させるために必要なリソースの増大を抑制することが可能になる。また、補正観測ポイントを複数とすることによって、バイアス指示コードＶＢＣＤと送信電力レベルとの関係をより高精度化することが可能になる。
【００４９】
（実施の形態３）
《無線通信装置の主要部の概要（変形例［２］）》
図１０は、本発明の実施の形態３による無線通信装置において、その主要部の概略構成例を示すブロック図である。図１０に示す無線通信装置は、コア用電力増幅部ＨＰＡＢＫ＿ＣＲと、追加用電力増幅部ＨＰＡＢＫ＿ＡＤ１，ＨＰＡＢＫ＿ＡＤ２を備えている。各電力増幅部は、それぞれ異なる半導体チップによって実現され、同一のシステム配線基板（代表的にはセラミック基板）上に実装される。コア用電力増幅部は、例えば、ＧＳＭ（登録商標）（Global System for Mobile Communications）（所謂２Ｇ）、Ｗ−ＣＤＭＡ（所謂３Ｇ）、ＬＴＥといった複数の通信方式（マルチモード）、複数の周波数帯（マルチバンド）の中で、世界的に使用されることが多い通信方式および周波数帯の高周波電力増幅器を纏めたものである。一方、追加用電力増幅部は、コア用電力増幅部以外の通信方式および周波数帯に対応する高周波電力増幅器を含み、例えば、地域毎に異なる周波数帯に対応するために設けられるものである。
【００５０】
コア用電力増幅部ＨＰＡＢＫ＿ＣＲは、図１のバイアス制御部ＢＳＣＴＬで述べたディジタル・アナログ変換回路ＤＡＣ、補正回路ＣＣ、記憶部ＭＥＭ、および誤差増幅器ＥＡｂを備えている。更に、これに加えて、選択回路ＳＥＬ、バイアス生成回路ＢＳＧＥＮ＿Ｃ、高周波電力増幅器ＨＰＡ＿Ｃ１，ＨＰＡ＿Ｃ２、バイアス検出サブ回路ＳＳＥＮ＿Ｃ１，ＳＳＥＮ＿Ｃ２、制御論理回路ＬＯＧ、およびスイッチＳＷｂ＿Ｃ１，ＳＷｂ＿Ｃ２，ＳＷｂ＿Ａ１，ＳＷｂ＿Ａ２を備えている。
【００５１】
選択回路ＳＥＬは、ディジタル・アナログ変換回路ＤＡＣからの出力信号（バイアス設定用電圧Ｖｂ）をバイアス生成回路ＢＳＧＥＮ＿Ｃに出力するか、あるいは追加用電力増幅部ＨＰＡＢＫ＿ＡＤ１，ＨＰＡＢＫ＿ＡＤ２に向けて出力するかを選択する。ＢＳＧＥＮ＿Ｃは、高周波電力増幅器ＨＰＡ＿Ｃ１，ＨＰＡ＿Ｃ２に対してそれぞれバイアスを供給し、バイアス検出サブ回路ＳＳＥＮ＿Ｃ１，ＳＳＥＮ＿Ｃ２は、それぞれＨＰＡ＿Ｃ１，ＨＰＡ＿Ｃ２に供給されるバイアスを検出する。ＳＳＥＮ＿Ｃ１の検出結果（例えば電流）は、スイッチＳＷｂ＿Ｃ１を介して外部に接続された共通の抵抗Ｒｓｍｄに供給され、その電圧変換値が誤差増幅器ＥＡｂに入力される。同様に、ＳＳＥＮ＿Ｃ２の検出結果（例えば電流）は、スイッチＳＷｂ＿Ｃ２を介して共通のＲｓｍｄに供給され、その電圧変換値がＥＡｂに入力される。
【００５２】
制御論理回路ＬＯＧは、図示しないベースバンドユニットからの指示に応じて、例えば、使用する高周波電力増幅器の選択（これに伴う選択回路ＳＥＬの選択先の決定）を行ったり、選択されない高周波電力増幅器を非活性化する等の処理を行う。また、ＬＯＧは、補正動作モード時に、高周波電力増幅器の補正対象に応じて前述した各スイッチＳＷｂ＿Ｃ１，ＳＷｂ＿Ｃ２，ＳＷｂ＿Ａ１，ＳＷｂ＿Ａ２のいずれか１個をオンに制御し、通常動作モード時には、各スイッチを全てオフに制御する。バイアス検出サブ回路ＳＳＥＮ＿Ｃ１，ＳＳＥＮ＿Ｃ２のそれぞれは、例えば、図３の例では、スイッチＳＷｂの一端からダイオードの一端までの配線に該当することになる。このように、コア用電力増幅部ＨＰＡＢＫ＿ＣＲは、図１におけるバイアス制御部ＢＳＣＴＬおよび電力増幅部ＨＰＡＢＫを兼ね備えたような構成となっており、実施の形態１または実施の形態２と同様な動作によって、高周波電力増幅器ＨＰＡ＿Ｃ１，ＨＰＡ＿Ｃ２のバイアスをそれぞれ補正する。
【００５３】
また、追加用電力増幅部ＨＰＡＢＫ＿ＡＤ１は、バイアス生成回路ＢＳＧＥＮ＿Ａ１、高周波電力増幅器ＨＰＡ＿Ａ１、およびバイアス検出サブ回路ＳＳＥＮ＿Ａ１を備える。ＳＳＥＮ＿Ａ１の検出結果（例えば電流）は、コア用電力増幅部ＨＰＡＢＫ＿ＣＲに入力され、ＨＰＡＢＫ＿ＣＲ内のスイッチＳＷｂ＿Ａ１を介して共通の抵抗Ｒｓｍｄに供給され、その電圧変換値が誤差増幅器ＥＡｂに入力される。同様に、追加用電力増幅部ＨＰＡＢＫ＿ＡＤ２は、バイアス生成回路ＢＳＧＥＮ＿Ａ２、高周波電力増幅器ＨＰＡ＿Ａ２、およびバイアス検出サブ回路ＳＳＥＮ＿Ａ２を備える。ＳＳＥＮ＿Ａ２の検出結果（例えば電流）は、ＨＰＡＢＫ＿ＣＲに入力され、ＨＰＡＢＫ＿ＣＲ内のスイッチＳＷｂ＿Ａ２を介して共通のＲｓｍｄに供給され、その電圧変換値がＥＡｂに入力される。
【００５４】
このように、コア用電力増幅部ＨＰＡＢＫ＿ＣＲ内に図１のバイアス制御部ＢＳＣＴＬを設け、当該ＢＳＣＴＬをＨＰＡＢＫ＿ＣＲ内の高周波電力増幅器と追加用電力増幅部ＨＰＡＢＫ＿ＡＤ１，ＨＰＡＢＫ＿ＡＤ２内の各高周波電力増幅器で共通に使用することで、小さいリソース（回路規模等）で各高周波電力増幅器のバイアスを補正できる。また、ＨＰＡＢＫ＿ＣＲには、元々、不揮発性メモリが設けられる場合があり、このような場合には、記憶部ＭＥＭを当該不揮発性メモリで実現すれば、リソースの増大を抑制することが可能になる。
【００５５】
（実施の形態４）
《無線通信装置の主要部の概要（変形例［３］）》
図１１は、本発明の実施の形態４による無線通信装置において、その主要部の概略構成例を示すブロック図である。図１１に示す無線通信装置は、図１の構成例と比較して、図１の電力増幅部ＨＰＡＢＫが図１１の高周波電力増幅器モジュールＨＰＡＭＤで実現され、図１のバイアス制御部ＢＳＣＴＬが図１１の高周波信号処理装置ＲＦＩＣで実現されたものとなっている。ＨＰＡＭＤは、一つのモジュール配線基板で実現され、高周波電力増幅器ＨＰＡ、バイアス生成回路ＢＳＧＥＮ、およびバイアス検出回路ＳＥＮＳが形成された半導体チップのほかに、ＨＰＡの出力経路に、図示しない各種部品が当該モジュール配線基板上に実装されたものとなっている。各種部品は、代表的には、出力整合回路や、ＨＰＡの送信電力レベルを検出する方向性結合器（カプラ）や、送信信号と受信信号を周波数帯で分離するディプレクサ等に該当する。
【００５６】
高周波信号処理装置ＲＦＩＣは、例えば、一つの半導体チップで実現され、図１のバイアス制御部ＢＳＣＴＬを構成する各種回路に加えて、ロウノイズアンプ回路ＬＮＡ、送信用／受信用ミキサ回路ＭＩＸ、フェーズロックドループ回路ＰＬＬ、直交変調器／直交復調器ＩＱＭＯＤ等が備わっている。ＬＮＡは、アンテナ（図示せず）からの受信信号を増幅する。直交復調器ＩＱＭＯＤは、例えば、２個の受信用ミキサ回路ＭＩＸによって実現され、各ミキサ回路が、ＰＬＬによって生成された位相が９０°異なる局部発振信号を用いてＬＮＡの出力信号をベースバンド信号にダウンコンバート（周波数変換）することで実現される。同様に、直交変調器ＩＱＭＯＤは、例えば、２個の送信用ミキサ回路ＭＩＸによって実現され、各ミキサ回路が、ＰＬＬによって生成された位相が９０°異なる局部発振信号を用いて直交ベースバンド信号（Ｉ信号、Ｑ信号）をアップコンバート（周波数変換）し、その結果をベクトル合成することで実現される。
【００５７】
このような高周波信号処理装置ＲＦＩＣは、近年、高機能化が進んでおり、場合によっては不揮発性メモリが搭載される場合がある。このような場合には、記憶部ＭＥＭを当該不揮発性メモリで実現すれば、リソースの増大を抑制することが可能になる。
【００５８】
（実施の形態５）
《無線通信装置の主要部の概要（変形例［４］）》
図１２は、本発明の実施の形態５による無線通信装置において、その主要部の概略構成例を示すブロック図である。図１２に示す無線通信装置は、図７の構成例と比較して、電力増幅部ＨＰＡＢＫ内に方向性結合器（カプラ）ＣＰＬおよび電力検出回路ＰＤＥＴＣが追加され、バイアス制御部ＢＳＣＴＬ内に選択スイッチＳＷＳ１、誤差増幅器ＥＡａｐｃ、およびバイアス補正回路ＢＣＣが追加された構成となっている。ＣＰＬは電力増幅回路ＰＡの出力電力を検波し、ＰＤＥＴＣは、ＣＰＬによって検波された出力電力の大きさを検出し、その大きさに比例する電圧値を持つ検出電圧信号ＶＤＥＴを出力する。
【００５９】
誤差増幅器ＥＡａｐｃは、検出電圧信号ＶＤＥＴとベースバンドユニットＢＢＵからの電力指示信号Ｖｒａｍｐとの誤差を増幅し、バイアス補正回路ＢＣＣは、当該誤差が小さくなるようにバイアス設定用電圧Ｖｂ［１］，Ｖｂ［２］の値を自動調整する。このように、バイアス補正回路ＢＣＣからバイアス生成回路ＢＳＧＥＮ、高周波電力増幅器ＨＰＡ、カプラＣＰＬ、電力検出回路ＰＤＥＴＣ、誤差増幅器ＥＡａｐｃを介してＢＣＣに戻るループはＡＰＣ（Automatic Power Control）ループ等と呼ばれ、ＧＳＭ（登録商標）系の携帯電話機等で広く使用されている。選択スイッチＳＷＳ１は、誤差増幅器ＥＡｂの入力を、図７で述べたバイアス検出回路ＳＥＮＳ［１］，ＳＥＮＳ［２］側とするか、あるいは検出電圧信号ＶＤＥＴとするかを選択する。ＶＤＥＴ側が選択された場合、ディジタル・アナログ変換回路ＤＡＣからバイアス生成回路ＢＳＧＥＮ、高周波電力増幅器ＨＰＡ、カプラＣＰＬ、電力検出回路ＰＤＥＴＣ、誤差増幅器ＥＡｂ、補正回路ＣＣを介してＤＡＣに戻る電力補正ループが構築される。
【００６０】
このような構成例においては、まず、選択スイッチＳＷＳ１がバイアス検出回路側とされ、これまでに述べたバイアス補正ループを用いてバイアスの補正が行われ、その前提で、ＳＷＳ１が検出電圧信号ＶＤＥＴ側に切り替えられ、電力補正ループを用いた電力の補正が行われる。具体的には、まず、バイアス補正ループによってディジタル・アナログ変換回路ＤＡＣへのバイアス指示コードＶＢＣＤと実際の供給バイアス（例えば図３のＩｂ’）との関係が所定の関係となるように、ＤＡＣから出力されるバイアス設定用電圧に加える第１補正量が決定される。
【００６１】
これにより、バイアス指示コードＶＢＣＤと、バイアス設定用電圧およびそれに加える第１補正量との関係を表す第１相関テーブルが得られる。通常動作モードにおいて、あるＶＢＣＤを受けた際には、第１相関テーブルを参照することで、所定のバイアス設定用電圧（Ｖ１とする）に第１補正量（ΔＶ１とする）を加えた第１補正後のバイアス電圧（＝Ｖ１＋ΔＶ１）が得られることになる。ここで、第１補正量（ΔＶ１）は、ＤＡＣやＢＳＧＥＮのばらつきを表す。
【００６２】
電力補正ループにおいては、例えば、一定電力レベルの入力電力信号Ｐｉｎを入力した状態で、バイアス補正が行われた状態のバイアス設定用電圧（第１補正後のバイアス設定用電圧）を変更しながら、検出電圧信号ＶＤＥＴの変化量が観測される。この際には、当該第１補正後のバイアス設定用電圧とＶＤＥＴの理想的な関係に基づいて、当該第１補正後のバイアス設定用電圧の変更に応じた適切な基準電圧Ｖｒｅｆが印加され、補正回路ＣＣは、当該ＶｒｅｆとＶＤＥＴの誤差を無くすためにＤＡＣに加えるべき第２補正量を決定する。
【００６３】
これにより、当該第１補正後のバイアス電圧とそれに加える第２補正量との関係を表す第２相関テーブルが得られる。通常動作モードにおいて、ある第１補正後のバイアス設定用電圧（＝Ｖ１＋ΔＶ１）を受けた際に、第２相関テーブルを参照することで、当該第１補正後のバイアス設定用電圧に第２補正量（ΔＶ２とする）を加えた第２補正後のバイアス設定用電圧（＝Ｖ１＋ΔＶ１＋ΔＶ２）が得られることになる。そして、この第２補正後のバイアス設定用電圧が最終的なバイアス設定用電圧Ｖｂとして出力される。ここで、第２補正量（ΔＶ２）は、ＨＰＡ、ＣＰＬ、およびＰＤＥＴＣのばらつきを表す。
【００６４】
図１２における補正回路ＣＣは、このような第１相関テーブルおよび第２相関テーブルを参照しながらの補正処理を行うため計算部ＣＡＬＣが備わっている。ここで、第２相関テーブルを作成する際には、バイアスのばらつき補正に伴いばらつき要因が既に減っているため、限られたリソースの中で最適な補正パラメータが得られ易い状態になっている。このように、バイアスのばらつき補正に加えて、送信電力ならびにその検出電力のばらつき補正を行うことで、図１で述べた各種効果に加えて、更に、例えば次のような効果が得られる。
【００６５】
まず、前述した図１４の方式等によってシステム全体の補正を行う際に、ばらつき要因が更に減っていることから、よりセットメーカの負担が低減できる。また、送信電力レベルのばらつきをある程度補正できることから、部品メーカにおいて、補正に伴う負担が若干増大するものの、電力増幅部（半導体チップ）の歩留まりを更に向上させることが可能になる。
【００６６】
なお、検出電圧信号ＶＤＥＴは、Ｗ−ＣＤＭＡ、ＬＴＥ等では、入力電力信号Ｐｉｎの出力元となる高周波電力増幅器ＨＰＡ前段における可変利得増幅回路（図示せず）のゲイン等に反映されるが、ＧＳＭ（登録商標）等では、図１２に示したように、電力補正ループの内側に設けられるＡＰＣループに反映される。このようなＡＰＣループでは、電力指示信号Ｖｒａｍｐと検出電圧信号ＶＤＥＴが一致するようにバイアス補正回路ＢＣＣが自動的にバイアス電圧の調整を行ってしまうため、前述した第１補正および第２補正が反映されない場合がある。このような場合、例えばＢＣＣにおいて、誤差増幅器ＥＡａｐｃの出力とバイアス設定用電圧Ｖｂ［１］，Ｖｂ［２］との関係に、前述した第１および第２補正に応じたオフセットを持たせるようにすればよい。
【００６７】
（実施の形態６）
《無線通信装置の主要部の概要（変形例［５］）》
図１３は、本発明の実施の形態６による無線通信装置において、その主要部の概略構成例を示すブロック図である。図１３に示す無線通信装置は、図１の構成例と比較して、電力増幅部ＨＰＡＢＫ内のバイアス検出回路が削除され、その代わりに、バイアス制御部ＢＳＣＴＬにおいて、電流源ＩＢＳおよび選択スイッチＳＷＳ２が追加された構成となっている。ＳＷＳ２は、ディジタル・アナログ変換回路ＤＡＣの出力をバイアス生成回路ＢＳＧＥＮに供給するか、電流源ＩＢＳからの出力をＢＳＧＥＮに供給するかを選択する。
【００６８】
例えば、前述した図２のようなバイアス生成回路ＢＳＧＥＮを前提とする場合、バイアス設定用電圧Ｖｂの印加ノードに電流源ＩＢＳからの所定の電流を印加することで、当該ノード（Ｖｂ）に抵抗ＲｂやダイオードＤｂ１，Ｄｂ２の製造ばらつきが反映された電圧が生成される。そこで、誤差増幅器ＥＡｂを用いて当該ノード（Ｖｂ）に生成された電圧と予め算出される所定の基準電圧Ｖｒｅｆとの誤差を検出すれば、その大きさに応じて、通常動作モードの際にＤＡＣに反映させるべきビット補正値ΔＢＣの値をある程度見積もることができる。
【００６９】
このような構成例を用いると、ＤＡＣから出力されるバイアス設定用電圧Ｖｂ自体のばらつき補正は困難となるが、バイアス生成回路ＢＳＧＥＮ内の製造ばらつきはある程度補正することが可能になる。この際には、図１のようなバイアス検出回路ＳＥＮＳや、ＳＥＮＳからバイアス制御部ＢＳＣＴＬに戻す経路が不要となるため、簡素な構成（小さいリソース）で補正を実現することが可能になる。
【００７０】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【００７１】
例えば、図７や図１０の構成例では、複数のバイアス検出回路を設ける構成としたが、同一半導体チップ内のバイアス生成回路ＢＳＧＥＮには同様な製造ばらつきが生じるという前提のもとで、１個の半導体チップ内に代表的に１個のバイアス検出回路を設けるようなことも可能である。また、例えば、図１等の構成例では、誤差増幅器ＥＡｂとして差動増幅回路を用いたが、場合によっては、アナログ・ディジタル変換回路ならびにその出力に応じてビット補正値を算出する演算回路等で代替することも可能である。
【符号の説明】
【００７２】
ＡＤＣ  アナログ・ディジタル変換回路
ＢＢＵ  ベースバンドユニット
ＢＣＣ  バイアス補正回路
ＢＳＣＴＬ  バイアス制御部
ＢＳＧＥＮ  バイアス生成回路
Ｃ  容量
ＣＡＬＣ  計算部
ＣＣ  補正回路
ＣＰＬ  方向性結合器（カプラ）
Ｄ  ダイオード
ＤＡＣ  ディジタル・アナログ変換回路
ＤＲＶ  ドライバ回路
ＥＡ  誤差増幅器
ＨＰＡ  高周波電力増幅器
ＨＰＡＢＫ  電力増幅部
ＨＰＡＭＤ  高周波電力増幅器モジュール
ＩＢＳ  電流源
Ｉｑ  バイアス電流  
ＩＱＭＯＤ  直交変調器／直交復調器
ＬＮＡ  ロウノイズアンプ回路
ＬＯＧ  制御論理回路
ＭＥＭ  記憶部
ＭＩＸ  ミキサ回路
ＰＡ  電力増幅回路
ＰＤＥＴＣ  電力検出回路
ＰＬＬ  フェーズロックドループ回路
ＰＮ  外部端子
Ｐｉｎ  入力電力信号
Ｐｏｕｔ  出力電力信号
Ｑ  トランジスタ
Ｒ  抵抗
ＲＥＱ  補正値要求信号
ＲＦＩＣ  高周波信号処理装置
ＲＦＳＹＳ  高周波システム部
ＲＯＭ  不揮発性メモリ
ＳＥＬ  選択回路
ＳＥＮＳ  バイアス検出回路
ＳＳＥＮ  バイアス検出サブ回路
ＳＷ  スイッチ
ＳＷＳ  選択スイッチ
ＶＢＣＤ  バイアス指示コード
ＶＤＥＴ  検出電圧信号
Ｖｂ  バイアス設定用電圧
Ｖｒａｍｐ  電力指示信号
Ｖｒｅｆ  基準電圧
ΔＢＣ  ビット補正値
【図１】
0005758795.tif 000002
【図２】
0005758795.tif 000003
【図３】
0005758795.tif 000004
【図４】
0005758795.tif 000005
【図５】
0005758795.tif 000006
【図６】
0005758795.tif 000007
【図７】
0005758795.tif 000008
【図８】
0005758795.tif 000009
【図９】
0005758795.tif 000010
【図１０】
0005758795.tif 000011
【図１１】
0005758795.tif 000012
【図１２】
0005758795.tif 000013
【図１３】
0005758795.tif 000014
【図１４】
0005758795.tif 000015