(57)【特許請求の範囲】
【請求項１】
デジタル信号を出力する信号出力部と、前記デジタル信号を入力する信号入力部と、前記信号出力部から出力された前記デジタル信号を前記信号入力部に伝送する伝送線路と、前記信号出力部、前記信号入力部及び前記伝送線路が設けられた基板と、を備えたプリント回路板において、
前記伝送線路に並行な状態で前記基板に設けられ、前記デジタル信号のデータレートに対応する周波数を基本周波数とし、前記伝送線路に並行な方向の長さが、前記基本周波数の１／４波長に設定された第１の１／４波長線路と、
前記伝送線路に並行な状態で前記基板に設けられ、前記伝送線路に並行な方向の長さが、前記基本周波数の１／４波長に設定された第２の１／４波長線路と、を備え、
前記第１の１／４波長線路は、前記伝送線路に並行な方向の一端部が開放され、かつ前記伝送線路に並行な方向の他端部がグラウンドに接地され、
前記第２の１／４波長線路は、前記伝送線路に並行な方向の両端部が開放されていることを特徴とするプリント回路板。
【請求項２】
デジタル信号を出力する信号出力部と、前記デジタル信号を入力する信号入力部と、前記信号出力部から出力された前記デジタル信号を前記信号入力部に伝送する伝送線路と、前記信号出力部、前記信号入力部及び前記伝送線路が設けられた基板と、を備えたプリント回路板において、
前記伝送線路に並行な状態で前記基板に設けられ、前記デジタル信号のデータレートに対応する周波数を基本周波数とし、前記伝送線路に並行な方向の長さが、前記基本周波数の１／４波長に設定された第１の１／４波長線路と、
前記伝送線路に並行な状態で前記基板に設けられ、前記伝送線路に並行な方向の長さが、前記基本周波数の１／４波長に設定された第２の１／４波長線路と、を備え、
前記第１の１／４波長線路は、前記伝送線路に並行な方向の一端部が開放され、かつ前記伝送線路に並行な方向の他端部がグラウンドに接地され、
前記第２の１／４波長線路は、前記伝送線路に並行な方向の両端部がグラウンドに接地されていることを特徴とするプリント回路板。
【請求項３】
デジタル信号を出力する信号出力部と、前記デジタル信号を入力する信号入力部と、前記信号出力部から出力された前記デジタル信号を前記信号入力部に伝送する伝送線路と、前記信号出力部、前記信号入力部及び前記伝送線路が設けられた基板と、を備えたプリント回路板において、
前記伝送線路に並行な状態で前記基板に設けられ、前記デジタル信号のデータレートに対応する周波数を基本周波数とし、前記伝送線路に並行な方向の長さが、前記基本周波数の１／４波長に設定された第１の１／４波長線路と、
前記伝送線路に並行な状態で前記基板に設けられ、前記伝送線路に並行な方向の長さが、前記基本周波数の１／４波長に設定された第２の１／４波長線路と、
前記第１の１／４波長線路の前記伝送線路に並行な方向の一端部と前記第２の１／４波長線路の前記伝送線路に並行な方向の一端部との間に接続された容量性素子と、を備え、
前記第１の１／４波長線路の前記伝送線路に並行な方向の他端部が接地され、
前記第２の１／４波長線路の前記伝送線路に並行な方向の他端部が開放されていることを特徴とするプリント回路板。
【請求項４】
前記基板が多層基板であり、
前記第１の１／４波長線路及び前記第２の１／４波長線路が前記伝送線路に隣接するように、前記伝送線路、前記第１の１／４波長線路及び前記第２の１／４波長線路が同一層に配置されていることを特徴とする請求項１乃至３のいずれか１項に記載のプリント回路板。
【請求項５】
前記基板が多層基板であり、
前記第１の１／４波長線路及び前記第２の１／４波長線路が前記伝送線路に相対するように、前記伝送線路と、前記第１の１／４波長線路及び前記第２の１／４波長線路とが互いに異なる層に配置されていることを特徴とする請求項１乃至３のいずれか１項に記載のプリント回路板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル信号を伝送する伝送線路を有するプリント回路板に関するものである。
【背景技術】
【０００２】
近年のデジタル複合機やデジタルカメラは、高速化・高精彩化の要求のため、大容量のデジタル信号を高速に伝送する必要がある。これらの大容量データを高速に伝送するためには、伝送線路の数を増やすか、伝送速度を上げる必要がある。小型化・高密度化しているプリント回路板においては、増やすことができる伝送線路に限界がある。また、ケーブルで伝送する場合には、ケーブル芯数の増加がコスト増加に直結してしまう。さらに、伝送速度の向上に伴いスキューによる信号間タイミングのばらつきが顕著になり、セットアップ／ホールドを満たすことが困難となる。そのため、少ない伝送線路で高速に大容量のデータを伝送することが可能なシリアル伝送が広く用いられるようになっている。
【０００３】
シリアル伝送方式とは、データやアドレス、制御線といった伝送線路に低速なパラレル信号をシリアル化して差動出力し、送られてきたシリアル信号を受信側でデシリアライズしてパラレル信号に変換するものである。このシリアル伝送方式では、シリアル化したデータ列にクロック信号を埋め込んで伝送し、受信側ではクロックとデータが再生される。
【０００４】
一方、ケーブル等の長い有損失伝送線路上に高速な信号が伝送された場合、信号成分の一部がケーブルをアンテナとして放射され、他の機器の動作に影響を与える恐れがある。そのため、機器からのＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ：不要電磁ノイズ）を抑制する必要がある。
【０００５】
クロック埋め込み型シリアル伝送では、データと同期クロックが一緒にシリアル化され、ハイレベルとローレベルの論理遷移率がほぼ５０％になるように符号化されたデータが伝送される。そのため、伝送されるシリアルデータは、ローレベルまたは、ハイレベルが多ビット連続することがなく、１ビットを基本周期とした繰り返し波形が支配的に現れることになる。従って、シリアル伝送系からの強いＥＭＩが、シリアルデータの１ビット周期の整数倍で観測される。また、矩形波で伝送されるデータのスペクトラムは、ｓｉｎｃ関数で表され、１ビット周期の整数倍の周波数にはスペクトラムを持たないことが知られている。つまり、伝送信号のスペクトラムが無い周波数においてＥＭＩが発生することになる。例えば、伝送レートが５００Ｍｂｐｓの場合、１ビットの周期は０．５ＧＨｚ（基本周波数）となり、その整数倍には伝送信号スペクトラムは無いが、強いＥＭＩが発生する。このクロック埋め込み型シリアル伝送方式を採用する場合、伝送信号のスペクトラムが無い周波数においてＥＭＩが発生するため、差動伝送線路にバンドエリミネーションフィルタ又はノッチフィルタを使用することが考えられる。その理由は、伝送信号スペクトラムが無い周波数近傍の帯域を遮断するため、伝送信号に影響を与えることなく、積極的にＥＭＩを遮断することが出来るからである。
【０００６】
そこで、従来、バンドエリミネーションフィルタを、伝送線路に並列にコイルとコンデンサの直列回路を接続した構成とするか、伝送線路に直列にコイルとコンデンサの並列回路を接続した構成とすることが知られている（非特許文献１参照）。しかし、このバンドエリミネーションフィルタでは、回路素子をチップ部品等の集中定数素子にて構成するため、ＧＨｚ帯のような高周波領域では部品定数値が非常に小さな値となり標準的な部品では希望する遮断周波数を得にくい。また、部品の素子値のばらつきで希望する遮断周波数にするのが困難である。
【０００７】
上記課題に対し、高周波領域での所望特性の確保し、部品の素子値ばらつきの問題に対処するため、分布定数回路にてバンドエリミネーションフィルタを構成する技術が知られている。ＧＨｚ帯等の高い周波数帯では、基板上に形成されたパターンを分布定数素子として分布定数回路を構成するのが一般的である。分布定数素子で分布定数回路を構成する場合、集中定数素子で言う素子値はパターンの幅、線路長といった物理的な寸法で設定され、希望する遮断周波数は形成する寸法で制御でき、任意の特性を容易に得ることができる。
【０００８】
従来、分布定数素子で構成されたバンドエリミネ−ションフィルタは、除去したい周波数の電気長に関係する線路を、主たる伝送線路に近接させて配置し、不要な周波数成分を除去されている（特許文献１参照）。従来例の構成を図１２（ａ）に示す。この従来例では、一端をグラウンドに接続した線路１０５を、主たる伝送線路１０３に近接配置している。
【０００９】
このように構成された伝送線路の通過特性は、一端をグラウンド接続した線路の電気長が、λ／４（λ：波長）に相当する基本周波数とその奇数倍の周波数が減衰を示すようになる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平９−２３２８０４号公報
【非特許文献】
【００１１】
【非特許文献１】佐藤利三郎著、「伝送回路」、コロナ出版、１９６３年６月３０日、Ｐ２７７
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、図１２（ａ）に示した従来例では、基本周波数の奇数倍の周波数に対してＥＭＩ除去能力があるが、偶数倍の周波数に対しては減衰が得られず、偶数倍の周波数のＥＭＩ除去効果が無いという問題があった。図１２（ｂ）は、図１２（ａ）に示す従来構成での伝送路減衰特性を示す。本特性は、０．５ＧＨｚを基本周波数とするバンドリジェクション特性であり、基本周波数の奇数倍である１．５ＧＨｚ、２．５ＧＨｚに対して減衰を示すが、偶数倍の１ＧＨｚ，２ＧＨｚには減衰を示さない。したがって、クロック埋め込み型シリアル伝送では、データ伝送レートに対応した基本周波数の整数倍に強いスペクトラムを発生し、偶数倍の成分を除去できない。
【００１３】
そこで、本発明は、デジタル信号のデータレートに対応する基本周波数の整数倍の周波数成分を伝送線路に対して減衰させることができるプリント回路板を提供することを目的とするものである。
【課題を解決するための手段】
【００１４】
本発明は、デジタル信号を出力する信号出力部と、前記デジタル信号を入力する信号入力部と、前記信号出力部から出力された前記デジタル信号を前記信号入力部に伝送する伝送線路と、前記信号出力部、前記信号入力部及び前記伝送線路が設けられた基板と、を備えたプリント回路板において、前記伝送線路に並行な状態で前記基板に設けられ、前記デジタル信号のデータレートに対応する周波数を基本周波数とし、前記伝送線路に並行な方向の長さが、前記基本周波数の１／４波長に設定された第１の１／４波長線路と、前記伝送線路に並行な状態で前記基板に設けられ、前記伝送線路に並行な方向の長さが、前記基本周波数の１／４波長に設定された第２の１／４波長線路と、を備え、前記第１の１／４波長線路は、前記伝送線路に並行な方向の一端部が開放され、かつ前記伝送線路に並行な方向の他端部がグラウンドに接地され、前記第２の１／４波長線路は、前記伝送線路に並行な方向の両端部が開放されていることを特徴とする。
【００１５】
また、本発明は、デジタル信号を出力する信号出力部と、前記デジタル信号を入力する信号入力部と、前記信号出力部から出力された前記デジタル信号を前記信号入力部に伝送する伝送線路と、前記信号出力部、前記信号入力部及び前記伝送線路が設けられた基板と、を備えたプリント回路板において、前記伝送線路に並行な状態で前記基板に設けられ、前記デジタル信号のデータレートに対応する周波数を基本周波数とし、前記伝送線路に並行な方向の長さが、前記基本周波数の１／４波長に設定された第１の１／４波長線路と、前記伝送線路に並行な状態で前記基板に設けられ、前記伝送線路に並行な方向の長さが、前記基本周波数の１／４波長に設定された第２の１／４波長線路と、を備え、前記第１の１／４波長線路は、前記伝送線路に並行な方向の一端部が開放され、かつ前記伝送線路に並行な方向の他端部がグラウンドに接地され、前記第２の１／４波長線路は、前記伝送線路に並行な方向の両端部がグラウンドに接地されていることを特徴とする。
【００１６】
また、本発明は、デジタル信号を出力する信号出力部と、前記デジタル信号を入力する信号入力部と、前記信号出力部から出力された前記デジタル信号を前記信号入力部に伝送する伝送線路と、前記信号出力部、前記信号入力部及び前記伝送線路が設けられた基板と、を備えたプリント回路板において、前記伝送線路に並行な状態で前記基板に設けられ、前記デジタル信号のデータレートに対応する周波数を基本周波数とし、前記伝送線路に並行な方向の長さが、前記基本周波数の１／４波長に設定された第１の１／４波長線路と、前記伝送線路に並行な状態で前記基板に設けられ、前記伝送線路に並行な方向の長さが、前記基本周波数の１／４波長に設定された第２の１／４波長線路と、前記第１の１／４波長線路の前記伝送線路に並行な方向の一端部と前記第２の１／４波長線路の前記伝送線路に並行な方向の一端部との間に接続された容量性素子と、を備え、前記第１の１／４波長線路の前記伝送線路に並行な方向の他端部が接地され、前記第２の１／４波長線路の前記伝送線路に並行な方向の他端部が開放されていることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、デジタル信号のデータレートに対応する基本周波数の整数倍の周波数成分を伝送線路に対して減衰させることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の第１実施形態に係るプリント回路板の概略構成を示す説明図であり、（ａ）はプリント回路板の平面図、（ｂ）はプリント回路板の回路構成の概略図、（ｃ）はプリント回路板の基板を示す断面模式図である。
【図２】第１の１／４波長線路の電気長に対する基本周波数成分の減衰を示すグラフである。
【図３】本発明の第１実施形態に係るプリント回路板における伝送路減衰特性を計算した結果を示すグラフである。
【図４】本発明の第２実施形態に係るプリント回路板の平面図である。
【図５】本発明の第３実施形態に係るプリント回路板の回路構成の概略図である。
【図６】本発明の第４実施形態に係るプリント回路板の概略構成を示す説明図であり、（ａ）はプリント回路板の平面図、（ｂ）はプリント回路板の基板を示す断面模式図である。
【図７】本発明の第５実施形態に係るプリント回路板の概略構成を示す説明図であり、（ａ）はプリント回路板の平面図、（ｂ）はプリント回路板の回路構成の概略図である。
【図８】コンデンサを挿入したことによる効果を検証するための図であり、（ａ）は検証に用いた回路構成を示す図、（ｂ）はコンデンサを直列接続した１／４波長線路のインピーダンス特性を計算した結果を示すグラフである。
【図９】コンデンサのリアクタンス値に対する基本周波数の二次周波数成分の減衰量及び各１／４波長線路の最適な電気長を示すグラフである。（ａ）はコンデンサのリアクタンス値に対する基本周波数の二次周波数成分の減衰量を示すグラフ、（ｂ）はコンデンサのリアクタンス値に対する各１／４波長線路の最適な電気長を示すグラフである。
【図１０】本発明の第５実施形態に係るプリント回路板における伝送路減衰特性を計算した結果を示すグラフである。
【図１１】本発明の第６実施形態に係るプリント回路板の平面図である。
【図１２】従来のプリント回路板を説明するための図であり、（ａ）は従来のプリント回路板の回路構成の概略図、（ｂ）は従来のプリント回路板における伝送路減衰特性を計算した結果を示すグラフである。
【発明を実施するための形態】
【００１９】
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。
【００２０】
［第１実施形態］
図１は、本発明の第１実施形態に係るプリント回路板の概略構成を示す説明図であり、図１（ａ）はプリント回路板の平面図、図１（ｂ）はプリント回路板の回路構成の概略図である。図１（ｃ）は、プリント回路板の基板を示す断面模式図である。
【００２１】
プリント回路板１００は、図１（ａ）に示すように、デジタル信号を出力する信号出力部である信号源１と、信号源１から出力されたデジタル信号を入力する信号入力部である終端抵抗４とを備えている。また、プリント回路板１００は、信号源１と終端抵抗４との間に接続され、信号源１から出力されたデジタル信号を終端抵抗４に伝送する伝送線路３を備えている。信号源１、終端抵抗４及び伝送線路３は、図１（ｃ）に示す基板８の信号配線層８ａに配置されている。基板８は、両方の表面層を信号配線層８ａ，８ｂとし、内層をグラウンド層８ｃ、電源層８ｄとし、一方の信号配線層８ａ、グラウンド層８ｃ、電源層８ｄ及び他方の信号配線層８ｂが絶縁層８ｅ，８ｆ，８ｇを介して積層されて構成されている多層基板である。図１（ｂ）中、抵抗２は、信号源１のインピーダンスを表し、伝送線路３と同じインピーダンスの値を持つ。
【００２２】
ここで、デジタル信号は、データと同期クロックが共にシリアル化され、ハイレベルとローレベルの論理遷移率がほぼ５０％になるように符号化された信号である。以下、このデジタル信号のデータレートを例えば５００Ｍｂｐｓとし、データレートに相当する基本周波数を０．５ＧＨｚとして説明する。
【００２３】
本第１実施形態では、プリント回路板１００は、伝送線路３に平行な状態で基板８の信号配線層８ａに配置され、伝送線路３に平行な方向の長さが基本周波数の１／４波長に設定された第１の１／４波長線路５を備えている。第１の１／４波長線路５は、伝送線路３に平行な方向の一端部５ａが開放され、かつ伝送線路３に平行な方向の他端部５ｂがグラウンド７に接地されている。
【００２４】
また、プリント回路板１００は、伝送線路３に平行な状態で基板８の信号配線層８ａに配置され、伝送線路３に平行な方向の長さが基本周波数の１／４波長に設定された第２の１／４波長線路６を備えている。第２の１／４波長線路６は、伝送線路３に平行な方向の両端部６ａ，６ｂが開放されている。第１の１／４波長線路５と第２の１／４波長線路６とは、互いに隣接して配置されている。
【００２５】
ここで、伝送線路３、第１の１／４波長線路５及び第２の１／４波長線路６は、基板８の一方の表面層である信号配線層８ａ（同一層）に配置されている。そして、第１の１／４波長線路５及び第２の１／４波長線路６は、伝送線路３に隣接して配置されている。
【００２６】
なお、グラウンド７は、基板８の一方の表面層である信号配線層８ａに配置されている。そして、グラウンド７は、これら線路３，５，６を囲むように配置され、ガードグラウンドとして機能している。このグラウンド７は、スルーホール１０を介して基板８のグラウンド層８ｃに電気的に接続されている。
【００２７】
以上の構成で、第１の１／４波長線路５は、伝送線路３を通過するデジタル信号のデータレートに対応する基本周波数の奇数倍の周波数である１．５ＧＨｚ、２．５ＧＨｚ…に対して減衰を与える。つまり、第１の１／４波長線路５は、開放されている一端部５ａが正弦波電圧の腹となり、グラウンド７に接地されている他端部５ｂが節となる周波数成分を減衰させる機能を有している。
【００２８】
一方、第２の１／４波長線路６は、基本周波数に対して両端開放の１／４波長線路である。この第２の１／４波長線路６は、伝送線路３を通過するデジタル信号の基本周波数の偶数倍の周波数である１ＧＨｚ、２ＧＨｚ…に対して減衰を与える。つまり、第２の１／４波長線路６は、両端部６ａ，６ｂが正弦波電圧の腹となる周波数成分を減衰させる機能を有している。
【００２９】
図２は、第１の１／４波長線路５の電気長に対する基本周波数成分の減衰を示すグラフである。ここで横軸は電気長を角度で表しており、９０度が１／４波長に相当する。このグラフより、電気長が８５度以上９５度以下の範囲であれば３ｄＢ以上の減衰が得られる。したがって、本第１実施形態では、基本周波数の１／４波長に設定された１／４波長線路５，６とは、電気長で８５度以上９５度以下の範囲で許容差を有する線路を含むものである。
【００３０】
図３は、伝送路減衰特性を計算した結果を示すグラフである。なお、基本周波数を０．５ＧＨｚとし、１．６ｍｍ厚のガラスエポキシ両面基板の一方の面に、第１の１／４波長線路５と第２の１／４波長線路６とを形成したものとして計算を行った。第１の１／４波長線路５の長さは８４ｍｍ、第２の１／４波長線路６の長さは８６ｍｍとした。これら１／４波長線路５，６の長さは、それぞれ０．５ＧＨｚに対して電気長で９０度となるように設定したものである。この図３から明らかなように、基本周波数（０．５ＧＨｚ）の整数倍の周波数で減衰効果があることがわかる。
【００３１】
以上、本第１実施形態では、伝送線路３に隣接して第１の１／４波長線路５と第２の１／４波長線路６とをそれぞれ配置している。これにより、主たる伝送線路３に対して基本周波数の奇数倍並びに偶数倍の周波数成分、すなわち基本周波数の整数倍の周波数成分を減衰させることができる。
【００３２】
［第２実施形態］
次に、本発明の第２実施形態に係るプリント回路板について説明する。上記第１実施形態では、デジタル信号としてシングルエンド信号を伝送する場合について説明したが、本第２実施形態では、差動信号を伝送する場合について説明する。図４は、本発明の第２実施形態に係るプリント回路板の平面図である。
【００３３】
近年、デジタルデータの高速化に伴い、ＥＭＩの低減と干渉の除去を目的に差動伝送方式が多用されおり、本第２実施形態では、プリント回路板１００Ａは、基板１８の一方の表層である信号配線層に設けられた一対の差動伝送線路１２，１３を備えている。一対の差動伝送線路１２，１３は、互いに密に結合するように形成する必要があり、互いに近接し平行に配置される。
【００３４】
また、プリント回路板１００Ａは、信号出力部としての信号源１１と、信号入力部としての終端抵抗１４とを備えており、差動伝送線路１２，１３には、それぞれ極性が異なったデジタル信号が伝送される。
【００３５】
本第２実施形態では、プリント回路板１００Ａは、伝送線路１２に隣接して配置された第１の１／４波長線路１５Ａと、伝送線路１２に隣接して配置された第２の１／４波長線路１６Ａとを備えている。また、プリント回路板１００Ａは、伝送線路１３に隣接して配置された第１の１／４波長線路１５Ｂと、伝送線路１３に隣接して配置された第２の１／４波長線路１６Ｂとを備えている。これら線路１２，１３，１５Ａ，１６Ａ，１５Ｂ，１６Ｂは、線路から漏れ出る電磁放射を低減するためにグラウンド（ガードグラウンド）１７にて挟まれている。グラウンド１７は、内層のグラウンド層とスルーホール２０を介して接続されている。
【００３６】
各１／４波長線路１５Ａ，１６Ａ，１５Ｂ，１６Ｂは、デジタル信号に対応する基本周波数の１／４波長となるように設定されている。第１の１／４波長線路１５Ａ（１５Ｂ）の一端部１５ａは開放されており、他端部１５ｂはグラウンド１７に接地されている。また、第２の１／４波長線路１６Ａ（１６Ｂ）は、両端部１６ａ，１６ｂが開放されている。なお、基本周波数の１／４波長に設定された１／４波長線路１５Ａ，１６Ａ，１５Ｂ，１６Ｂとは、電気長で８５度以上９５度以下の範囲で許容差を有する線路を含むものである。
【００３７】
以上の構成によって、差動伝送線路１２，１３におけるデジタル信号の伝送に不要な、基本周波数の整数倍の信号を除去することができる。
【００３８】
［第３実施形態］
次に、本発明の第３実施形態に係るプリント回路板について説明する。上記第１及び第２実施形態では、第２の１／４波長線路の両端部が開放されている場合について説明したが、本第３実施形態では、第２の１／４波長線路の両端部がグラウンドに接地されている場合について説明する。図５は、本発明の第３実施形態に係るプリント回路板の回路構成の概略図である。この図５では、上記第１実施形態と同様に、デジタル信号としてシングルエンド信号を伝送する回路を示している。上記第１実施形態と同様の構成については、同一符号を付している。
【００３９】
図５に示すように、本第３実施形態では、第２の１／４波長線路６の両端部６ａ，６ｂがグラウンド７に接地されている。したがって、第２の１／４波長線路６は、両端部６ａ，６ｂが正弦波電圧の節となる周波数成分を減衰させる機能を有している。
【００４０】
従って本第３実施形態では、伝送線路３に隣接して第１の１／４波長線路５と第２の１／４波長線路６とをそれぞれ配置している。これにより、主たる伝送線路３に対して基本周波数の奇数倍並びに偶数倍の周波数成分、すなわち基本周波数の整数倍の周波数成分を減衰させることができる。
【００４１】
なお、差動信号を伝送する一対の差動伝送線路を備えたプリント回路板においても、第２の１／４波長線路の両端部をグラウンドに接地することで、上記第２実施形態と同様の効果を奏するものである。
【００４２】
［第４実施形態］
次に、本発明の第４実施形態に係るプリント回路板について説明する。上記第１〜第３実施形態では、第１の１／４波長線路及び第２の１／４波長線路を、基板における伝送線路が配置された層と同一層に配置した場合について説明した。本第４実施形態では、第１の１／４波長線路及び第２の１／４波長線路を、基板における伝送線路が配置された層とは異なる層に配置した場合について説明する。
【００４３】
図６は、本発明の第４実施形態に係るプリント回路板１００Ｃの概略構成を示す説明図であり、図６（ａ）はプリント回路板１００Ｃの平面図、図６（ｂ）はプリント回路板１００Ｃの基板１９の断面模式図である。本第４実施形態では、プリント回路板１００Ｃの基板１９は、一方の表面層が一方の信号配線層１９ａであり、他方の表面層が他方の信号配線層１９ｂであり、内層がグラウンド層１９ｃ及び電源層１９ｄである多層基板である。
【００４４】
ここで、本第４実施形態では、プリント回路板１００Ｃは、一対の差動伝送線路１２，１３に相対する１つの第１の１／４波長線路１５及び１つの第２の１／４波長線路１６を備えている。
【００４５】
信号源１１、一対の差動伝送線路１２，１３及び終端抵抗１４は、基板１９における一方の信号配線層１９ａに配置され、第１の１／４波長線路１５及び第２の１／４波長線路１６は、基板１９における他方の信号配線層１９ｂに配置されている。一対の差動伝送線路１２，１３と、第１の１／４波長線路１５及び第２の１／４波長線路１６とは、絶縁層１９ｅ，１９ｆ，１９ｇを介して相対するように配置されている。そして、基板１９におけるグラウンド層１９ｃ及び電源層１９ｄには、差動伝送線路１２，１３と第１の１／４波長線路１５及び第２の１／４波長線路１６とに相対する位置に開口部１９ｈ，１９ｉが形成されている。つまり、一対の差動伝送線路１２，１３と第１の１／４波長線路１５及び第２の１／４波長線路１６とは、開口部１９ｈ，１９ｉを通じて絶縁層１９ｅ，１９ｆ，１９ｇを挟んで近接して配置されている。なお、伝送線路１２，１３が配置された配線層と、第１の１／４波長線路１５及び第２の１／４波長線路１６が配置された配線層とが絶縁層を介して隣接して配置されていれば、グラウンド層及び電源層に開口部を形成する必要はない。
【００４６】
以上、伝送線路１２，１３と、１／４波長線路１５，１６とが互いに異なる層に配置されていても、差動伝送線路１２，１３におけるデジタル信号の伝送に不要な、基本周波数の整数倍の信号を除去することができる。
【００４７】
なお、本第４実施形態では、プリント回路板１００Ｃが差動信号を伝送する回路を構成している場合について説明したが、シングルエンド信号を伝送する構成しているプリント回路板についても同様に、伝送線路と１／４波長線路とを異なる層に配置してもよい。
【００４８】
［第５実施形態］
次に、本発明の第５実施形態に係るプリント回路板について説明する。図７は、本発明の第５実施形態に係るプリント回路板の概略構成を示す説明図であり、図７（ａ）はプリント回路板の平面図、図７（ｂ）はプリント回路板の回路構成の概略図である。
【００４９】
第５実施形態のプリント回路板１００Ｄは、上記第１実施形態と同様に、信号出力部である信号源１と、信号入力部である終端抵抗４と、信号源１と終端抵抗４との間に接続された伝送線路３とを備えている。また、プリント回路板１００Ｄは、上記第１実施形態と同様に、第１の１／４波長線路５と、第２の１／４波長線路６とを備えている。
【００５０】
そして、本第５実施形態のプリント回路板１００Ｄは、第１の１／４波長線路５の一端部５ａと第２の１／４波長線路６の一端部６ａとの間に接続された容量性素子としてのコンデンサ５１を備えている。第１の１／４波長線路５の他端部５ｂは、グラウンド７に接地され、第２の１／４波長線路６の他端部６ｂは、開放されている。
【００５１】
これら信号源１、終端抵抗４、線路３，５，６及びコンデンサ５１は、基板８の一方の表層である信号配線層に配置されている。
【００５２】
以上の構成で、第１の１／４波長線路５は、基本周波数（０．５ＧＨｚ）に対して、他端部５ｂがグラウンド接続の１／４波長線路として機能し、基本周波数に対して減衰特性を与える。また同様に、第１の１／４波長線路５は、基本周波数のＮ倍（Ｎは奇数）の周波数に対しても、他端部５ｂがグラウンド接続のＮ／４波長線路として機能し、基本周波数の奇数倍の周波数に対して減衰を与える。
【００５３】
一方、第２の１／４波長線路６は、基本周波数の２倍の周波数に対して両端開放の１／２波長線路として機能するため、基本周波数の２倍の周波数に対して減衰を与える。また同様に、第２の１／４波長線路６は、基本周波数のＭ倍（Ｍは偶数）の周波数に対しても、両端開放のＭ／２波長線路として機能し、基本周波数の偶数倍の周波数に対して減衰を与える。
【００５４】
また、コンデンサ５１で第２の１／４波長線路６に接続された第１の１／４波長線路５は、基本周波数のＭ倍（Ｍは偶数）の周波数に対して両端がグラウンド接続された線路となり、Ｍ倍の周波数に対して両端グラウンド接続のＭ／２波長線路として機能する。
【００５５】
コンデンサ５１を直列接続した第２の１／４波長線路６の特性は、図８（ａ）に示す構成で計算すると、図８（ｂ）に示すように基本周波数のＭ倍に対しグラウンド接続の特性を示し、コンデンサ５１が延長コンデンサとして機能していることがわかる。
【００５６】
このように、基本周波数の偶数倍の周波数に対して、第１の１／４波長線路５と第２の１／４波長線路６の両方が主たる伝送線路３に対して減衰を与えることになり、上記第１〜第４実施形態よりも大きな減衰を得ることができる。
【００５７】
このとき、第１の１／４波長線路５と第２の１／４波長線路６を接続するコンデンサ５１のリアクタンス値と、基本周波数の二倍の周波数成分に与える減衰量の関係を示したのが図９（ａ）である。図９（ａ）より、コンデンサ５１のインピーダンス値が、基本周波数に対して３０００Ω以下になると基本周波数の２倍の周波数に対して得られる減衰量が大きくなる。
【００５８】
一方、本第５実施形態では、第１の１／４波長線路５と第２の１／４波長線路６とをコンデンサ５１で接続するため、各線路５，６の最適な電気長は、コンデンサ５１のインピーダンス値によって相互に影響し、最適な電気長が変化する。
【００５９】
図９（ｂ）はコンデンサ５１のインピーダンス値に対する最適な線路５，６の電気長を示したグラフである。図９（ｂ）中、実線が第１の１／４波長線路５の最適電気長、破線が第２の１／４波長線路６の最適電気長を示している。図９（ｂ）において、コンデンサ５１のインピーダンス値が３００Ω以下になると、各線路５，６の最適電気長が乖離し始め、各線路５，６の最適な電気長を決定できなくなる。
【００６０】
以上の理由により、コンデンサ５１は、基本周波数におけるインピーダンス値が３００Ω〜３０００Ωの範囲であるのが好ましい。
【００６１】
また、そのときの各線路５，６の電気長を７９〜９１度の範囲に設定するのが好ましい。つまり、基本周波数の１／４波長に設定された１／４波長線路５，６とは、電気長で７９度以上９１度以下の範囲で許容差を有する線路を含むものである。
【００６２】
図１０は、伝送路減衰特性を計算した結果を示すグラフである。なお、基本周波数を０．５ＧＨｚとし、１．６ｍｍ厚のガラスエポキシ両面基板の一方の面に、第１の１／４波長線路５と第２の１／４波長線路６とを形成したものとして計算を行った。第１の１／４波長線路５の長さは８３ｍｍ、第２の１／４波長線路６の長さは８３ｍｍとした。また、線路５，６間を０．５ｐＦのコンデンサ５１で接続したものとして計算を行った。この図１０から明らかなように、上記第１実施形態の図３と比較して、偶数倍の周波数に対して大きな減衰量が得られることがわかる。
【００６３】
以上、本第５実施形態では、主たる伝送線路３に対して基本周波数の奇数倍並びに偶数倍の周波数成分、すなわち基本周波数の整数倍の周波数成分を減衰させることができる。そして、伝送線路３を伝播するデジタル信号のビットレートに対応する基本周波数の偶数倍の周波数成分については、より効果的に減衰させることができる。
【００６４】
［第６実施形態］
次に、本発明の第６実施形態に係るプリント回路板について説明する。上記第５実施形態では、デジタル信号としてシングルエンド信号を伝送する場合について説明したが、本第６実施形態では、差動信号を伝送する場合について説明する。図１１は、本発明の第６実施形態に係るプリント回路板の平面図である。
【００６５】
本第６実施形態では、プリント回路板１００Ｅは、基板１８の一方の表面層である信号配線層に設けられた一対の差動伝送線路１２，１３を備えている。一対の差動伝送線路１２，１３は、互いに密に結合するように形成する必要があり、互いに近接し平行に配置される。
【００６６】
また、プリント回路板１００Ｅは、信号出力部としての信号源１１と、信号入力部としての終端抵抗１４とを備えており、差動伝送線路１２，１３には、それぞれ極性が異なったデジタル信号が伝送される。
【００６７】
本第６実施形態では、プリント回路板１００Ｅは、伝送線路１２に隣接して配置された第１の１／４波長線路１５Ａと、伝送線路１２に隣接して配置された第２の１／４波長線路１６Ａとを備えている。また、プリント回路板１００Ｅは、伝送線路１３に隣接して配置された第１の１／４波長線路１５Ｂと、伝送線路１３に隣接して配置された第２の１／４波長線路１６Ｂとを備えている。これら線路１２，１３，１５Ａ，１６Ａ，１５Ｂ，１６Ｂは、線路から漏れ出る電磁放射を低減するためにグラウンド（ガードグラウンド）１７にて挟まれている。グラウンド１７は、内層のグラウンド層とスルーホール２０を介して接続されている。
【００６８】
更に、本第６実施形態では、プリント回路板１００Ｅは、第１の１／４波長線路１５Ａ（１５Ｂ）の一端部１５ａと、第２の１／４波長線路１６Ａ（１６Ｂ）の一端部１６ａとの間に接続された容量性素子としてのコンデンサ５１Ａ（５１Ｂ）を備えている。
【００６９】
各１／４波長線路１５Ａ，１６Ａ，１５Ｂ，１６Ｂは、デジタル信号のビットレートに対応する基本周波数の１／４波長となるように設定されている。第１の１／４波長線路１５Ａ（１５Ｂ）の他端部１５ｂはグラウンド１７に接地されている。また、第２の１／４波長線路１６Ａ（１６Ｂ）の両端部１６ａ，１６ｂは開放されている。
【００７０】
なお、基本周波数の１／４波長に設定された１／４波長線路１５Ａ，１６Ａ，１５Ｂ，１６Ｂとは、上記第５実施形態と同様に、電気長で７９度以上９１度以下の範囲で許容差を有する線路を含むものである。
【００７１】
以上の構成によって、差動伝送線路１２，１３におけるデジタル信号の伝送に不要な、基本周波数の整数倍の信号を除去することができ、更に、基本周波数の偶数倍については、更に効果的に信号を除去することができる。
【符号の説明】
【００７２】
３，１２，１３…伝送線路、５，１５，１５Ａ，１５Ｂ…第１の１／４波長線路、６，１６，１６Ａ，１６Ｂ…第２の１／４波長線路、８，１８，１９…基板、５１，１５Ａ，１５Ｂ…コンデンサ（容量性素子）
【図１】
0005773677.tif 000002
【図２】
0005773677.tif 000003
【図３】
0005773677.tif 000004
【図４】
0005773677.tif 000005
【図５】
0005773677.tif 000006
【図６】
0005773677.tif 000007
【図７】
0005773677.tif 000008
【図８】
0005773677.tif 000009
【図９】
0005773677.tif 000010
【図１０】
0005773677.tif 000011
【図１１】
0005773677.tif 000012
【図１２】
0005773677.tif 000013