(57)【特許請求の範囲】
【請求項１】
第１の回路と、第２の回路と、を有し、
前記第１の回路は、アンテナを介して受信した無線信号を整流し、内部電圧を生成する機能を有し、
前記第２の回路は、第１のトランジスタと、第２のトランジスタと、を有し、
前記第１のトランジスタは、第１のゲート電極と、第１のソース電極と、第１のドレイン電極と、酸化物半導体を有する第１の半導体層と、を有し、
前記第１のゲート電極は、前記アンテナに電気的に接続され、
前記第１のドレイン電極は、前記アンテナに電気的に接続され、
前記第１のソース電極は、接地され、
前記第２のトランジスタは、第２のゲート電極と、第２のソース電極と、第２のドレイン電極と、酸化物半導体を有する第２の半導体層と、を有し、
前記第２のゲート電極は、接地され、
前記第２のソース電極は、前記アンテナに電気的に接続され、
前記第２のドレイン電極は、接地され、
前記第１のゲート電極に供給される電圧が所定の正の電圧以上になると、前記第１のトランジスタが導通し、
前記第２のソース電極に供給される電圧が所定の負の電圧以下になると、前記第２のトランジスタが導通することを特徴とする半導体装置。
【請求項２】
第１の回路と、第２の回路と、第３の回路と、第４の回路と、第５の回路と、第６の回路と、を有し、
前記第１の回路は、アンテナを介して受信した無線信号を整流し、内部電圧を生成する機能を有し、
前記第２の回路は、第１のトランジスタと、第２のトランジスタと、を有し、
前記第１のトランジスタは、第１のゲート電極と、第１のソース電極と、第１のドレイン電極と、酸化物半導体を有する第１の半導体層と、を有し、
前記第１のゲート電極は、前記アンテナに電気的に接続され、
前記第１のドレイン電極は、前記アンテナに電気的に接続され、
前記第１のソース電極は、接地され、
前記第２のトランジスタは、第２のゲート電極と、第２のソース電極と、第２のドレイン電極と、酸化物半導体を有する第２の半導体層と、を有し、
前記第２のゲート電極は、接地され、
前記第２のソース電極は、前記アンテナに電気的に接続され、
前記第２のドレイン電極は、接地され、
前記第３の回路は、前記無線信号を復調し、内部信号を生成する機能を有し、
前記第４の回路は、前記第１の回路にて生成された前記内部電圧を定電圧化して電源電圧として出力する機能を有し、
前記第５の回路は、前記第４の回路にて生成された前記電源電圧と、前記第３の回路にて生成された前記内部信号と、を用いて解析を行い、応答信号を生成する機能を有し、
前記第６の回路は、前記第５の回路にて生成された前記応答信号を変調し、前記アンテナに変調信号を出力する機能を有し、
前記第１のゲート電極に供給される電圧が所定の正の電圧以上になると、前記第１のトランジスタが導通し、
前記第２のソース電極に供給される電圧が所定の負の電圧以下になると、前記第２のトランジスタが導通することを特徴とする半導体装置。
【請求項３】
請求項１または２において、
前記第１のトランジスタは、第３のゲート電極を有し、
前記第２のトランジスタは、第４のゲート電極を有し、
前記第１の半導体層は、前記第１のゲート電極と前記第３のゲート電極との間に設けられ、
前記第２の半導体層は、前記第２のゲート電極と前記第４のゲート電極との間に設けられることを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一において、
前記無線信号は、搬送波または振幅変調波であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示する発明は、無線によりデータの交信（送信・受信）が可能な半導体装置（データキャリア）に関する。特に、無線通信において半導体装置が大電力を受信した場合に、半導体装置を構成する素子の破壊や劣化を防止する保護回路に関する。
【背景技術】
【０００２】
近年、個別の対象物にＩＤ（個体識別番号）を与えることで、その対象物が持っている情報の履歴を明確にし、生産、または管理等に役立てるといった個体認識技術が注目されている。特に、無線通信によりデータの送受信を行うＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）技術が世の中に普及されつつある。ＲＦＩＤ技術を用いた無線通信システムは、無線通信装置（質問器）とデータキャリア（応答器）から構成され、無線により両者の間でデータのやりとりを行う通信システムである。無線通信装置は、リーダ／ライタ、携帯電話、パーソナルコンピュータなど、無線による信号の送受信が可能であるものを指すが、本明細書においては代表的にリーダ／ライタと表記する。また、データキャリアは、一般にＲＦＩＤ、ＲＦタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、無線タグ、電子タグ等と呼ばれているが、本明細書においては代表的にＲＦＩＤと表記する。
【０００３】
ＲＦＩＤは、電源を持たない受動型（パッシブ型）のものや、電源を内蔵する能動型（アクティブ型）のものがある。パッシブ型のＲＦＩＤは、リーダ／ライタから発せられる無線信号（搬送波、または搬送波に変調波を重畳して生成された振幅変調波）を、ＲＦＩＤ内部に設けられた整流回路により直流電圧に変換する機能を有し、この直流電圧を用いてＲＦＩＤ内部の回路が動作する。搬送波の強さは、一般に電力として表され、電力が放射される点から測定点までの距離（以下、本明細書においては通信距離と表記する）が離れるほど減衰する。すなわち、リーダ／ライタとＲＦＩＤとの通信距離が変化すると、それに応じてＲＦＩＤに供給される電力も変化する。そして、リーダ／ライタとＲＦＩＤとの通信距離が極端に短い場合（例えば双方が接触しているような場合）、ＲＦＩＤに大電力が供給されてしまう。ＲＦＩＤに大電力が供給されると、ＲＦＩＤはリーダ／ライタからの信号を正確に復調できずに誤動作をおこしてしまうか、ＲＦＩＤ内部に設けられた素子が劣化または破壊されるおそれがある。
【０００４】
一方、ＲＦＩＤ技術を用いた無線通信システムは、リーダ／ライタにより複数のＲＦＩＤを同時に読み取ることが可能であるという利点があるが、複数のＲＦＩＤを同時に読み取る場合、リーダ／ライタと複数のＲＦＩＤそれぞれとの間の通信距離が異なってしまう。また、ＲＦＩＤが貼り付けられた商品をカートンに詰めてフォークリフトでリーダ／ライタの前を通過するような場合、通信距離は時々刻々と変化する。このような無線通信システムの利用の実情を鑑みると、通信距離が意図せず極端に短くなってしまい、その結果ＲＦＩＤに大電力が供給されてしまうおそれがある。
【０００５】
このような問題に対応するため、ＲＦＩＤに大電力が印加された際にＲＦＩＤ内部の素子を保護する保護回路を設けることが知られている（例えば、特許文献１参照）。
【０００６】
保護回路は、大電力を逃がす専用のパスの状態を制御する機能を有している。通信距離が長く、受信する電力が小さい場合は、ＲＦＩＤの動作に影響を及ぼさないように大電力を逃がす専用のパスを非導通の状態にする。一方、通信距離が短く、受信する電力が大きい場合は、ＲＦＩＤ内部の素子に大電力が印加されないように、大電力を逃がす専用のパスを導通状態にする。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−１８００７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
保護回路の動作は、通信距離が極端に短い場合においては、正常に機能し、且つ通信距離が長い場合、すなわちＲＦＩＤに電力の供給が少ない場合においては、保護回路での消費電力が無いことが好ましい。
【０００９】
本発明の一態様は、通信距離が極端に短い場合においても正常に動作し、且つ通信距離が長い場合においては、保護回路での消費電力を抑え、信頼性の高い半導体装置（ＲＦＩＤ）を提供することを課題とする。
【課題を解決するための手段】
【００１０】
本発明の一態様は、上記課題を解決するため、以下の構成を用いる。すなわち、本発明の一態様においては、無線によりデータの交信が可能な半導体装置（ＲＦＩＤ）を構成する素子を保護するための保護回路を設けることに特徴を有する。そして、整流回路において生成された直流電源電位が所定の値（基準値）以上となるときに保護回路が動作するようにし、生成される直流電源電位の値を小さくする。一方、整流回路において生成された直流電源電位が所定の値（基準値）以下となるときは、保護回路が動作しないようにし、生成された直流電源電位の値をそのまま用いる。また、保護回路のトランジスタは、酸化物半導体層により構成されており、トランジスタのオフ電流を下げ、保護回路での消費電力を抑える。
【００１１】
本発明に係わる一態様は、アンテナを介して受信した搬送波または振幅変調波を整流し内部電圧を生成する整流回路と、アンテナに電気的に接続されたゲート電極及びドレイン電極と、接地されたソース電極と、酸化物半導体層により形成された半導体層とを有する第１のトランジスタと、アンテナに電気的に接続されたソース電極と、接地されたゲート電極及びドレイン電極と、酸化物半導体層により形成された半導体層とを有する第２のトランジスタとを有する保護回路と、アンテナを介して受信した搬送波または振幅変調波を復調し内部信号を生成する復調回路と、整流回路にて生成された内部電圧を定電圧化して電源電圧として出力する定電圧回路と、定電圧回路にて生成された電源電圧と復調回路で生成された内部信号の解析、及び応答信号の生成を行う論理回路と、論理回路からの信号を変調しアンテナに変調信号を出力する変調回路とを有し、保護回路は、アンテナで受信した搬送波または振幅変調波の振幅が整流回路の最低動作電圧以上となったとき、動作することを特徴とする半導体装置である。
【００１２】
本発明に係わる他の一態様は、アンテナを介して受信した搬送波または振幅変調波を整流し内部電圧を生成する整流回路と、アンテナに電気的に接続されたゲート電極及びドレイン電極と、接地されたソース電極と、第２のゲート電極と、酸化物半導体層により形成された半導体層を有する第１のトランジスタと、アンテナに電気的に接続されたソース電極と、接地されたゲート電極及びドレイン電極と、第２のゲート電極と、酸化物半導体層により形成された半導体層を有する第２のトランジスタとを有する保護回路と、アンテナを介して受信した搬送波または振幅変調波を復調し内部信号を生成する復調回路と、整流回路にて生成された内部電圧を定電圧化して電源電圧として出力する定電圧回路と、定電圧回路にて生成された電源電圧と復調回路で生成された内部信号の解析、及び応答信号の生成を行う論理回路と、論理回路からの信号を変調しアンテナに変調信号を出力する変調回路とを有し、保護回路は、アンテナで受信した搬送波または振幅変調波の振幅が整流回路の最低動作電圧以上となったとき、動作することを特徴とする半導体装置である。
【００１３】
本発明に係わる他の一態様は、アンテナを介して受信した搬送波または振幅変調波を整流し内部電圧を生成する整流回路と、アンテナに電気的に接続されたゲート電極及びドレイン電極と、接地されたソース電極と、第２のゲート電極と、酸化物半導体層により形成された半導体層を有する第１のトランジスタと、アンテナに電気的に接続されたソース電極と、接地されたゲート電極及びドレイン電極と、第２のゲート電極と、酸化物半導体層により形成された半導体層を有する第２のトランジスタとを有する保護回路と、アンテナを介して受信した搬送波または振幅変調波を復調し内部信号を生成する復調回路と、整流回路にて生成された内部電圧を定電圧化して電源電圧として出力する定電圧回路と、定電圧回路にて生成された電源電圧と復調回路で生成された内部信号の解析、及び応答信号の生成を行う論理回路と、論理回路からの信号を変調しアンテナに変調信号を出力する変調回路と、論理回路からの信号により保護回路を制御するスイッチング回路とを有し、保護回路は、アンテナで受信した搬送波または振幅変調波の振幅が整流回路の最低動作電圧以上となったとき、及び整流回路から出力される内部電圧を参照して論理回路からの信号によりスイッチング回路を用いて動作することを特徴とする半導体装置である。
【００１４】
上記構成において、さらに、論理回路と、変調回路と、定電圧回路と、電気的に接続されたクロック生成回路を有してもよい。
【００１５】
また、本発明の一態様における半導体装置（ＲＦＩＤ）は、リーダ／ライタと交信する周波数帯に依存性はなく、任意の周波数帯域に用いるＲＦＩＤに適用可能である。具体的には、周波数３ＭＨｚ〜３０ＭＨｚ（例えば１３．５６ＭＨｚ）のＨＦ帯、周波数３００ＭＨｚ〜３ＧＨｚ（例えば４３３ＭＨｚ、９５３ＭＨｚ、２．４５ＧＨｚ）のＵＨＦ帯、周波数１３５ｋＨｚのいずれの場合にも本発明の一態様におけるＲＦＩＤは適用可能である。
【００１６】
本発明の一態様におけるＲＦＩＤは、ＲＦタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、無線タグ、電子タグ等の無線によりデータの交信が可能なものであれば、全てその範疇に含まれるものとする。
【００１７】
また、本明細書において、「ＡとＢとが電気的に接続されている」と記載する場合は、ＡとＢとが電気的に接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟んで接続されている場合）と、ＡとＢとが機能的に接続されている場合（つまり、ＡとＢとの間に別の回路を挟んで機能的に接続されている場合）と、ＡとＢとが直接接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟まずに接続されている場合）とを含むものとする。
【発明の効果】
【００１８】
本発明の一態様に係る保護回路を有する半導体装置（ＲＦＩＤ）は、通信距離が極端に短い場合においても、ＲＦＩＤが受信する大電力から内部素子を保護することができる。また、通信距離が長い場合においては、保護回路での消費電力を抑える。このため、通信距離が極端に短い場合においても正常に動作し、通信距離が長い場合においても保護回路での消費電力が抑えられているため、信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一態様に係るＲＦＩＤ全体、及び保護回路を示すブロック図。
【図２】本発明の一態様に係るトランジスタの一例を示す断面図。
【図３】本発明の一態様に係るＲＦＩＤ全体、及び保護回路を示すブロック図。
【図４】本発明の一態様に係るトランジスタの一例を示す断面図、及びトランジスタの回路記号。
【図５】本発明の一態様に係るＲＦＩＤ全体、及び保護回路を示すブロック図。
【図６】本発明の一態様に係るＲＦＩＤ全体を示すブロック図。
【図７】本発明の一態様に係るトランジスタの一例を示す断面図。
【図８】本発明の一態様に係るトランジスタの一例を示す断面図。
【図９】本発明の一態様に係るＲＦＩＤの使用例を示す図。
【図１０】本発明の一態様に係るトランジスタの一例を示す断面図、及びトランジスタの電気特性を示す図。
【発明を実施するための形態】
【００２０】
本発明の一態様に係る実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更しうることは当業者であれば容易に理解される。また、本発明は以下に示す実施の形態において、同じ物を指し示す符号は異なる図面において共通とする。
【００２１】
また、以下に説明する実施の形態及び実施例それぞれにおいて、特に断りがない限り、本明細書に記載されている他の実施形態及び実施例と適宜組み合わせて実施することが可能である。
【００２２】
（実施の形態１）
本実施の形態では、本発明の半導体装置に適用可能な回路について図１（Ａ）、図１（Ｂ）及び図２を用いて説明する。
【００２３】
半導体装置の構成ブロック図を図１（Ａ）に示す。半導体装置は、搬送波または振幅変調波を受信するアンテナ１０１と、アンテナ１０１によって受信した搬送波または振幅変調波を整流し、内部電圧Ｖｉｎを生成する整流回路１０２と、アンテナ１０１で受信した搬送波または振幅変調波から信号を復調し、内部信号を生成する復調回路１０３と、整流回路１０２にて生成された内部電圧Ｖｉｎを定電圧化して電源電圧Ｖｄｄとして出力する定電圧回路１０４と、定電圧回路１０４で生成された電源電圧Ｖｄｄ及び復調回路１０３で生成された復調信号を用いた信号の解析、並びに応答信号の生成を行う論理回路１０５と、論理回路１０５からの信号を変調し、アンテナ１０１に変調信号を出力する変調回路１０６と、アンテナ１０１で生成された交流電圧の振幅が大きい場合に機能し、アンテナ１０１で受信した搬送波または振幅変調波の振幅があるリミット電圧Ｖｌｉｍよりも大きい場合に、その余剰分の一部をカットする保護回路１０７と、を有する。
【００２４】
なお、リミット電圧Ｖｌｉｍは任意に設定することが可能であるが、後段に設けられている回路の最低動作電圧以上の数値とすることが好ましい。
【００２５】
以下に、図１（Ｂ）を参照して、保護回路１０７の構成を説明する。
【００２６】
図１（Ｂ）に示す保護回路１０７は、第１端子及び第２端子を有する。なお、第１端子はアンテナ１０１に電気的に接続し、第２端子は接地する。また、保護回路１０７は、ドレイン電極およびゲート電極がアンテナに電気的に接続され、ソース電極が接地された第１のトランジスタ２０１と、ソース電極がアンテナに電気的に接続され、ドレイン電極およびゲート電極が接地された第２のトランジスタ２０２とを有する。
【００２７】
図１（Ｂ）では、３つずつ直列接続された第１のトランジスタ２０１及び第２のトランジスタ２０２がそれぞれ２列ずつ並列接続されているが、保護回路１０７の構成は、この構成に限定されない。保護回路１０７の構成としては、第１のトランジスタ２０１及び第２のトランジスタ２０２が同数設けられ、且つ第１のトランジスタ２０１及び第２のトランジスタ２０２が並列接続される構成であればよい。なお、第１のトランジスタ２０１同士及び第２のトランジスタ２０２同士の接続は直列又は並列に限定されず、任意に接続すればよい。
【００２８】
保護回路１０７は、アンテナ１０１で受信した搬送波または振幅変調波の振幅が大きくなると機能する。つまり、ある正の電圧以上になると第１のトランジスタ２０１が導通し、ある負の電圧以下になると第２のトランジスタ２０２が導通する。整流回路１０２に入力される搬送波または振幅変調波の振幅がある一定値以上になると、第１のトランジスタ２０１および第２のトランジスタ２０２が導通することで、アンテナ１０１が過剰に受信した搬送波または振幅変調波の一部を保護回路１０７が消費するようになり、後段の整流回路１０２および復調回路１０３への負荷が軽減される。
【００２９】
また、第１のトランジスタ２０１及び第２のトランジスタ２０２をそれぞれ直列に複数個接続する時、直列接続するトランジスタの個数によって、第１の保護回路１０７の動作電圧が決定される。さらに、直列に複数個接続された第１のトランジスタ２０１及び第２のトランジスタ２０２を、複数並列に接続することによって、同時に流すことのできる電流量を増加させることができる。
【００３０】
さらに、第１のトランジスタ２０１及び第２のトランジスタ２０２は、半導体層に酸化物半導体層を用いる。図２に、半導体層に酸化物半導体層を用いたトランジスタの断面構造の例を示す。
【００３１】
図２に示す半導体層に酸化物半導体層を用いたトランジスタ３００は、ボトムゲート構造のトランジスタの一例であり、逆スタガ型トランジスタともいう。本発明においてはこれに限定されず、例えばゲート電極層が半導体層の上層に位置する構造であってもよい。
【００３２】
トランジスタ３００は、絶縁表面を有する基板３０１上の、ゲート電極３０２、ゲート絶縁層３０３、酸化物半導体層３０４、ソース電極またはドレイン電極３０５ａ、及びソース電極またはドレイン電極３０５ｂを含む。また、トランジスタ３００を覆い、酸化物半導体層３０４に接する絶縁層３０６が設けられている。絶縁層３０６上にはさらに保護絶縁層３０７が形成されている。
【００３３】
本実施の形態では、半導体層として酸化物半導体層３０４を用いる。酸化物半導体層３０４に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系酸化物半導体などがある。また、上記酸化物半導体にＳｉＯ２を添加してもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、少なくともＩｎとＧａとＺｎを含む酸化物であり、その組成比に特に制限はない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
【００３４】
また、酸化物半導体層３０４は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される酸化物半導体を用いることができる。ここで、Ｍは、Ｓｎ、Ｈｆ、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えば、Ｍとしては、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
【００３５】
基板３０１に使用することができる基板に大きな制限はない。例えば、液晶表示装置などに用いられるガラス基板や、石英基板などを用いることができる。また、シリコンウェハ上に絶縁層を形成した基板などを用いても良い。
【００３６】
ゲート電極３０２は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、その構造は、単層構造としても良いし、積層構造としても良い。
【００３７】
なお、下地となる絶縁層を基板３０１とゲート電極３０２の間に設けてもよい。当該絶縁層は、基板からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜により形成することができる。
【００３８】
ゲート絶縁層３０３は、プラズマＣＶＤ法やスパッタリング法などを用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜などから選ばれた一又は複数の膜により形成することができる。例えば、第１のゲート絶縁層としてプラズマＣＶＤ法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン膜（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層としてスパッタリング法により膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン膜（ＳｉＯｘ（ｘ＞０））を形成して、合計膜厚２００ｎｍのゲート絶縁層３０３とすることができる。
【００３９】
ソース電極またはドレイン電極３０５ａ、ソース電極またはドレイン電極３０５ｂは、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。例えば、アルミニウムや銅などの金属層と、チタン、モリブデン、タングステンなどの高融点金属層との積層構造とすることができる。ヒロックやウィスカーの発生を防止する元素（シリコン、ネオジム、スカンジウムなど）が添加されたアルミニウム材料を用いることで耐熱性を向上させても良い。
【００４０】
また、ソース電極またはドレイン電極３０５ａ、ソース電極またはドレイン電極３０５ｂとなる導電膜として、導電性の金属酸化物膜を用いても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する場合がある）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたもの、などを用いることができる。
【００４１】
絶縁層３０６としては、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。
【００４２】
保護絶縁層３０７としては、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。
【００４３】
また、保護絶縁層３０７上には、トランジスタ起因の表面凹凸を低減するための平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン、等の有機材料を用いることができる。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
【００４４】
上記構成による酸化物半導体を用いた第１のトランジスタ２０１、及び第２のトランジスタ２０２はオフ電流が非常に小さい特徴を有する。アンテナ１０１で受信した搬送波または振幅変調波が小さい場合、すなわち、半導体装置と無線通信装置の間隔が広い場合は、保護回路１０７が電力を消費してしまうことは好ましくない。ゆえに、第１のトランジスタ２０１及び第２のトランジスタ２０２に酸化物半導体を用いたトランジスタを用いることで、アンテナ１０１で受信した搬送波または振幅変調波が小さい場合、保護回路１０７での電力の損失を最小限にすることができる。
【００４５】
さらに、半導体層に酸化物半導体を用いたトランジスタの特徴として、保護回路の電気的負荷および発熱に対する耐性が高い点が挙げられる。一般的に、保護回路には比較的大きな電気的負荷がかかり、さらに発熱することが想定される。一般的に用いられるＳｉトランジスタでは、素子が発熱することによって特性劣化を進行させ、最悪の場合、絶縁破壊を誘発して不良に至ることもある。その点、半導体層に酸化物半導体を用いたトランジスタは電気的負荷および発熱に対する耐性が非常に高い。したがって、保護回路として、半導体層に酸化物半導体を用いたトランジスタを用いることで、保護回路の電気的負荷および発熱に対する耐性が向上する。そのため、アンテナ１０１より振幅の大きい信号が供給された場合においても保護回路は正常に機能することができ、信頼性の高い半導体装置を提供することができる。
【００４６】
以上のように半導体装置に、上述した保護回路１０７を設けることによって、半導体装置に振幅の大きい信号が供給された場合においても、正常に動作し、通信距離が長い場合においても保護回路での消費電力が抑えられるため、信頼性の高い半導体装置が得られる。
【００４７】
（実施の形態２）
本実施の形態では、図３（Ａ）、図３（Ｂ）、図４（Ａ）、及び図４（Ｂ）を参照して、アンテナ、整流回路、および保護回路に適用可能な回路が実施の形態１とは異なる構成について説明する。
【００４８】
以下に、本発明の半導体装置に適用可能な回路について、図３（Ａ）及び図３（Ｂ）を用いて説明する。
【００４９】
半導体装置の構成ブロック図を図３（Ａ）に示す。半導体装置は、搬送波または振幅変調波を受信するアンテナ４０１と、搬送波または振幅変調波を整流し、内部電圧Ｖｉｎを生成する整流回路４０２と、アンテナ４０１で受信した搬送波または振幅変調波から信号を復調し、内部信号を生成する復調回路４０３と、整流回路４０２にて生成された内部電圧Ｖｉｎを定電圧化して電源電圧Ｖｄｄとして出力する定電圧回路４０４と、定電圧回路４０４で生成された電源電圧Ｖｄｄ及び復調回路４０３で生成された復調信号を用いた信号の解析、並びに応答信号の生成を行う論理回路４０５と、論理回路４０５からの信号を変調し、アンテナ４０１に変調信号を出力する変調回路４０６と、アンテナ４０１で受信した搬送波または振幅変調波の振幅があるリミット電圧Ｖｌｉｍよりも大きい場合に、その余剰分の一部をカットするとともに、整流回路４０２からの内部電圧Ｖｉｎの出力を参照することでリミット電圧Ｖｌｉｍが押し下げられ、その余剰分をカットできる保護回路４０７と、を有する。
【００５０】
以下に、図３（Ｂ）を参照して、保護回路４０７の構成を説明する。
【００５１】
図３（Ｂ）に示す保護回路４０７は、第１端子、第２端子および第３端子を有する。なお、第１端子はアンテナ４０１に電気的に接続し、第２端子は接地し、第３端子は整流回路４０２の入力端子に電気的に接続される。
【００５２】
また、保護回路４０７は、ドレイン電極および第１のゲート電極がアンテナに電気的に接続され、ソース電極が接地され、第２のゲート電極が保護回路４０２の入力に電気的に接続された第１のトランジスタ５０１と、ソース電極がアンテナに電気的に接続され、ドレイン電極および第１のゲート電極が接地され、第２のゲート電極が保護回路４０２の入力に電気的に接続された第２のトランジスタ５０２とを有する。
【００５３】
図３（Ｂ）では、３つずつ直列接続された第１のトランジスタ５０１及び第２のトランジスタ５０２がそれぞれ２列ずつ並列接続されているが、保護回路４０７の構成は、この構成に限定されない。保護回路４０７の構成としては、第１のトランジスタ５０１及び第２のトランジスタ５０２が一つ以上設けられ、且つ第１のトランジスタ５０１及び第２のトランジスタ５０２が並列接続される構成であればよい。なお、第１のトランジスタ５０１同士及び第２のトランジスタ５０２同士の接続は直列又は並列に限定されず、任意に接続すればよい。
【００５４】
保護回路４０７は、アンテナ４０１で受信した搬送波または振幅変調波の振幅が大きくなると機能する。つまり、ある正の電圧以上になると第１のトランジスタ５０１が導通し、ある負の電圧以下になると第２のトランジスタ５０２が導通する。整流回路４０２に入力される搬送波または振幅変調波の振幅がある一定値以上になると、第１のトランジスタ５０１および第２のトランジスタ５０２が導通することで、アンテナ４０１が過剰に受信した搬送波または振幅変調波の一部を保護回路４０７が消費するようになり、後段の整流回路４０２および復調回路４０３への負荷が軽減される。
【００５５】
また、整流回路４０２の入力端子に電気的に接続され、保護回路４０７内に設けられた第３端子は、第１のトランジスタ５０１、及び第２のトランジスタ５０２の第２のゲート電極に接続されている。従って、整流回路４０２に入力される搬送波または振幅変調波の振幅がある一定値以上になると、第１のトランジスタ５０１、及び第２のトランジスタ５０２に接続されている第２のゲート電極の電位が上昇する。第１のトランジスタ５０１、及び第２のトランジスタ５０２は、半導体層として酸化物半導体層を使用しており、酸化物半導体層は第２のゲート電極の電位が上昇することで、トランジスタのしきい値がマイナス方向にシフトし、所轄ノーマリーオンのトランジスタ特性になる。よって、トランジスタ５０１、及びトランジスタ５０２が導通し、保護回路４０７が消費する電流量が増大し、後段の整流回路４０２及び復調回路４０３への負荷がさらに軽減される。
【００５６】
さらに、第１のトランジスタ５０１及び第２のトランジスタ５０２は、半導体層に酸化物半導体層を用いる。図４（Ａ）に、半導体層に酸化物半導体層を用いたトランジスタの断面構造の例を示す。
【００５７】
図４（Ａ）に示す半導体層に酸化物半導体層を用いたトランジスタ６００は、デュアルゲート構造のトランジスタの一例である。
【００５８】
トランジスタ６００は、絶縁表面を有する基板６０１上の、第１のゲート電極６０２、ゲート絶縁層６０３、酸化物半導体層６０４、ソース電極またはドレイン電極６０５ａ、及びソース電極またはドレイン電極６０５ｂを含む。また、トランジスタ６００を覆い、酸化物半導体層６０４に接する絶縁層６０６が設けられている。絶縁層６０６上にはさらに保護絶縁層６０９が形成されている。また、酸化物半導体層６０４に対し、絶縁層６０６、及び保護絶縁層６０９を挟んで第１のゲート電極６０２に対向するように配置された第２のゲート電極６０７が設けられている。
【００５９】
本実施の形態では、半導体層として酸化物半導体層６０４を用いる。酸化物半導体層６０４に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系酸化物半導体などがある。また、上記酸化物半導体にＳｉＯ２を添加してもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、少なくともＩｎとＧａとＺｎを含む酸化物であり、その組成比に特に制限はない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
【００６０】
また、酸化物半導体層６０４は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される酸化物半導体を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えば、Ｍとしては、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
【００６１】
絶縁表面を有する基板６０１は、使用することができる基板に大きな制限はない。例えば、液晶表示装置などに用いられるガラス基板や、石英基板などを用いることができる。また、シリコンウェハ上に絶縁層を形成した基板などを用いても良い。
【００６２】
ゲート電極６０２は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、その構造は、単層構造としても良いし、積層構造としても良い。
【００６３】
なお、下地となる絶縁層を基板６０１とゲート電極６０２の間に設けてもよい。当該絶縁層は、基板からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜により形成することができる。
【００６４】
ゲート絶縁層６０３は、プラズマＣＶＤ法やスパッタリング法などを用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜などから選ばれた一又は複数の膜により形成することができる。例えば、第１のゲート絶縁層としてプラズマＣＶＤ法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン膜（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層としてスパッタリング法により膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン膜（ＳｉＯｘ（ｘ＞０））を形成して、合計膜厚２００ｎｍのゲート絶縁層６０３とすることができる。
【００６５】
ソース電極またはドレイン電極６０５ａ、ソース電極またはドレイン電極６０５ｂは、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。例えば、アルミニウムや銅などの金属層と、チタン、モリブデン、タングステンなどの高融点金属層との積層構造とすることができる。ヒロックやウィスカーの発生を防止する元素（シリコン、ネオジム、スカンジウムなど）が添加されたアルミニウム材料を用いることで耐熱性を向上させても良い。
【００６６】
また、ソース電極またはドレイン電極６０５ａ、ソース電極またはドレイン電極６０５ｂとなる導電膜として、導電性の金属酸化物膜を用いても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する場合がある）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたもの、などを用いることができる。
【００６７】
絶縁層６０６としては、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化ガリウム、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。
【００６８】
保護絶縁層６０９としては、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。
【００６９】
第２のゲート電極６０７としては、ソース電極またはドレイン電極６０５ａ、ソース電極またはドレイン電極６０５ｂと同様の材料を用いることができる。
【００７０】
また、保護絶縁層６０９、及び第２のゲート電極６０７上には、トランジスタ起因の表面凹凸を低減するための平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン、等の有機材料を用いることができる。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
【００７１】
次に、図４（Ａ）に示すトランジスタ６００の回路記号表記したものを図４（Ｂ）に示す。図４（Ｂ）においてＶｄおよびＶｓは、図４（Ａ）におけるドレイン電極６０５ａおよびソース電極６０５ｂに印加される電圧を表し、Ｖｇは第１のゲート電極６０２に印加される電圧、Ｖｂｇは第２のゲート電極６０７に印加される電圧とする。Ｉｄはドレイン電極からソース電極に流れる電流である。
【００７２】
図４（Ａ）における第１のゲート電極６０２と第２のゲート電極６０７は、それぞれが図４（Ｂ）におけるＶｇおよびＶｂｇを印加する電極のいずれかに対応すれば足り、１通りに限定されるものではない。例えば、図４（Ａ）における第１のゲート電極６０２が図４（Ｂ）におけるＶｂｇを印加する電極に対応し、図４（Ａ）における第２のゲート電極６０７が図４（Ｂ）におけるＶｇを印加する電極に対応する場合であってもよい。
【００７３】
半導体層に酸化物半導体を用いた第１のトランジスタ５０１、及び第２のトランジスタ５０２はオフ電流が非常に小さい特徴を有する。アンテナ４０１で受信した搬送波または振幅変調波が小さい場合、すなわち、半導体装置と無線通信装置の間隔が広い場合は、保護回路４０７が電力を消費してしまうことは好ましくない。ゆえに、第１のトランジスタ５０１及び第２のトランジスタ５０２に上述のトランジスタを用いることで、アンテナ４０１で受信した搬送波または振幅変調波が小さい場合、保護回路での電力の損失を最小限にすることができる。
【００７４】
さらに、半導体層に酸化物半導体を用いた第１のトランジスタ５０１、及び第２のトランジスタ５０２の特徴として、保護回路の電気的負荷および発熱に対する耐性が高い点が挙げられる。一般的に、保護回路には比較的大きな電気的負荷がかかり、さらに発熱することが想定される。一般的に用いられるＳｉトランジスタでは、素子が発熱することによって特性劣化を進行させ、最悪の場合、絶縁破壊を誘発して不良に至ることもある。その点、半導体層に酸化物半導体を用いた第１のトランジスタ５０１、及び第２のトランジスタ５０２は電気的負荷および発熱に対する耐性が非常に高い。したがって、保護回路４０７において、半導体層に酸化物半導体を用いた第１のトランジスタ５０１、及び第２のトランジスタ５０２を用いることで、保護回路４０７の電気的負荷および発熱に対する耐性が向上する。そのため、アンテナ４０１より振幅の大きい信号が供給された場合においても保護回路４０７は正常に機能することができ、信頼性の高い半導体装置を提供することができる。
【００７５】
以上のように半導体装置に、上述した保護回路を設けることによって、半導体装置に振幅の大きい信号が供給された場合においても、正常に動作し、通信距離が長い場合においても保護回路での消費電力が抑えられるため、信頼性の高い半導体装置が得られる。
【００７６】
（実施の形態３）
本実施の形態では、図５（Ａ）、図５（Ｂ）を参照して、アンテナ、整流回路、および保護回路に適用可能な回路が実施の形態１及び実施の形態２とは異なる構成について説明する。
【００７７】
以下に、図５（Ａ）および図５（Ｂ）に示す保護回路の構成について詳述する。
【００７８】
半導体装置の構成ブロック図を図５（Ａ）に示す。半導体装置は、搬送波または振幅変調波を受信するアンテナ７０１と、搬送波または振幅変調波を整流し、内部電圧Ｖｉｎを生成する整流回路７０２と、アンテナ７０１で受信した搬送波または振幅変調波から信号を復調し、内部信号を生成する復調回路７０３と、整流回路７０２にて生成された内部電圧Ｖｉｎを定電圧化して電源電圧Ｖｄｄとして出力する定電圧回路７０４と、定電圧回路７０４で生成された電源電圧Ｖｄｄ及び復調回路７０３で生成された復調信号を用いた信号の解析、並びに応答信号の生成を行う論理回路７０５と、論理回路７０５からの信号を変調し、アンテナ７０１に変調信号を出力する変調回路７０６と、整流回路７０２からの内部電圧Ｖｉｎの出力を参照し、論理回路７０５からの信号により保護回路７０７の第２のゲート電極を制御するスイッチング回路７０８と、アンテナ７０１で受信した搬送波または振幅変調波の振幅があるリミット電圧Ｖｌｉｍよりも大きい場合にその余剰分の一部をカットするとともに、整流回路７０２からの内部電圧Ｖｉｎの出力を参照することでリミット電圧Ｖｌｉｍが押し下げられ、より多くの余剰分をカットできる保護回路７０７と、を有する。
【００７９】
以下に、図５（Ｂ）を参照して、スイッチング回路７０８、および保護回路７０７の構成を説明する。
【００８０】
図５（Ｂ）に示す保護回路７０７は、第１端子、第２端子および第３端子を有する。なお、第１端子はアンテナ７０１に電気的に接続し、第２端子は接地する。また、保護回路７０７の第３端子は、スイッチング回路７０８に設けられたトランジスタ８０３のソース電極に接続される。
【００８１】
また、保護回路７０７は、ドレイン電極および第１のゲート電極がアンテナに電気的に接続され、ソース電極が接地され、第２のゲート電極がスイッチング回路７０８の出力に電気的に接続された第１のトランジスタ８０１と、ソース電極がアンテナに電気的に接続され、ドレイン電極及び第１のゲート電極が接地され、第２のゲート電極がスイッチング回路７０８の出力に電気的に接続された第２のトランジスタ８０２とを有する。
【００８２】
スイッチング回路７０８に設けられたトランジスタ８０３のドレイン電極は、整流回路７０２の出力に電気的に接続される。スイッチング回路７０８に設けられたトランジスタ８０３のゲート電極は、論理回路７０５に電気的に接続されており、論理回路７０５からスイッチング回路７０８に設けられたトランジスタ８０３を用い、保護回路７０７に設けられた第１のトランジスタ８０１、及び第２のトランジスタ８０２の第２のゲート電極を任意の電位で保持させることができ、保護回路７０７を制御することができる。
【００８３】
図５（Ｂ）では、３つずつ直列接続された第１のトランジスタ８０１及び第２のトランジスタ８０２がそれぞれ２列ずつ並列接続されているが、保護回路７０７の構成は、この構成に限定されない。保護回路７０７の構成としては、第１のトランジスタ８０１及び第２のトランジスタ８０２が一つ以上設けられ、且つ第１のトランジスタ８０１及び第２のトランジスタ８０２が並列接続される構成であればよい。なお、第１のトランジスタ８０１同士及び第２のトランジスタ８０２同士の接続は直列又は並列に限定されず、任意に接続すればよい。
【００８４】
さらに、第１のトランジスタ８０１、第２のトランジスタ８０２、及びトランジスタ８０３は、半導体層に酸化物半導体層を用いる。第１のトランジスタ８０１、及び第２のトランジスタ８０２は、実施の形態２で示したトランジスタ６００と同じ構成のトランジスタを用いることができる。トランジスタ８０３は、実施の形態１で示したトランジスタ３００と同じ構成のトランジスタを用いることができる。よって、本実施の形態においては、第１のトランジスタ８０１、第２のトランジスタ８０２、及びトランジスタ８０３の説明は省略する。
【００８５】
スイッチング回路７０８に設けられたトランジスタ８０３のドレイン電極は、整流回路７０２の出力に電気的に接続され、ソース電極は保護回路７０７に設けられたトランジスタ８０１、及びトランジスタ８０２の第２のゲート電極に接続されている。従って、整流回路７０２に入力される搬送波または振幅変調波の振幅がある一定値以上になると、論理回路７０５にてスイッチング回路７０８内のトランジスタ８０３を制御することにより、任意の電位で保護回路７０７の第２のゲート電極の電位を保持することができる。第２のゲート電極を任意の電位にて保持することで、保護回路７０７に設けられたトランジスタのしきい値電圧を制御することができ、保護回路７０７が消費する電力量を制御することが可能となり、後段の整流回路７０２及び定電圧回路７０４への負荷を軽減させることができる。
【００８６】
以上のように半導体装置に、上述した保護回路７０７を設けることによって、半導体装置に振幅の大きい信号が供給された場合においても、正常に動作し、通信距離が長い場合においても保護回路での消費電力が抑えられるため、信頼性の高い半導体装置が得られる。
【００８７】
（実施の形態４）
本実施の形態では、図６を参照して、保護回路に適用可能な回路が上記実施の形態とは異なる構成について説明する。
【００８８】
図１（Ａ）、図３（Ａ）、及び図５（Ａ）に示した半導体装置（ＲＦＩＤ）のブロック図の構成は、アンテナで受信した搬送波または振幅変調波を論理回路１０５、論理回路４０５、及び論理回路７０５の内部に含まれる回路で適宜加工して、各論理回路の動作に必要なクロック信号ＣＬＫを生成する場合の構成である。一方、アンテナで受信した搬送波または振幅変調波を参照せずに、論理回路の動作に必要なクロック信号ＣＬＫを生成する場合は、半導体装置（ＲＦＩＤ）の内部にクロック生成回路を別途有する構成とすればよい。特に、３００ＭＨｚ〜３ＧＨｚ（ＵＨＦ帯）の周波数帯でリーダ／ライタとデータのやり取りを行う遠隔型のＲＦＩＤにおいては、クロック生成回路を別途有する構成とすることが好ましい。
【００８９】
本実施の形態では、図６にクロック生成回路を有する半導体装置のブロック図の構成を示す。
【００９０】
半導体装置は、搬送波または振幅変調波を受信するアンテナ９０１と、アンテナ９０１によって受信した搬送波または振幅変調波を整流し、内部電圧Ｖｉｎを生成する整流回路９０２と、アンテナ９０１で受信した搬送波または振幅変調波から信号を復調し、内部信号を生成する復調回路９０３と、整流回路９０２にて生成された内部電圧Ｖｉｎを定電圧化して電源電圧Ｖｄｄとして出力する定電圧回路９０４と、定電圧回路９０４で生成された電源電圧Ｖｄｄ及び復調回路９０３で生成された復調信号を用いた信号の解析、並びに応答信号の生成を行う論理回路９０５と、論理回路９０５からの信号を変調し、アンテナ９０１に変調信号を出力する変調回路９０６と、論理回路９０５の動作に必要なクロック信号ＣＬＫを生成するクロック生成回路９０８と、アンテナ９０１で生成された交流電圧の振幅が大きい場合に機能し、アンテナ９０１で受信した搬送波または振幅変調波の振幅があるリミット電圧Ｖｌｉｍよりも大きい場合に、その余剰分の一部をカットする保護回路９０７と、を有する。
【００９１】
クロック生成回路９０８には、一定の周波数のクロック信号ＣＬＫを安定して論理回路９０５に供給する機能が求められる。このため、クロック生成回路９０８には一定の電位が供給される必要がある。
【００９２】
クロック生成回路９０８に供給する一定の電位としては、定電圧回路９０４で生成された電源電位Ｖｄｄを用いてもよい。しかしながら、電源電位Ｖｄｄは他の回路にも供給されるものであり、他の回路の動作によって電源電位Ｖｄｄが変動するおそれがある場合は、他の回路に供給される電源電位Ｖｄｄとは別の電源電位Ｖｄｄ＿ＣＬＫを定電圧回路９０４で生成し、その電源電位Ｖｄｄ＿ＣＬＫをクロック生成回路９０８に供給する構成とすることが好ましい。この構成を採用することにより、クロック生成回路９０８は一定の周波数のクロック信号ＣＬＫを安定して論理回路９０５に供給することが容易となる。
【００９３】
なお、図６に示す半導体装置のブロック図において、クロック生成回路９０８以外の回路は図１（Ａ）に示す回路構成と同様のものを用いることができ、保護回路９０７に用いる回路構成、及びトランジスタも同様のものを用いることができるので、ここでは説明を省略する。
【００９４】
保護回路９０７は、アンテナ９０１で受信した搬送波または振幅変調波の振幅が大きくなると機能する。つまり、整流回路９０２に入力される搬送波または振幅変調波の振幅がある一定値以上になると保護回路９０７内に設けられたトランジスタが機能し、アンテナ９０１が過剰に受信した搬送波または振幅変調波の一部を保護回路９０７が消費するようになり、後段の整流回路９０２及び復調回路９０３への負荷が軽減される。
【００９５】
以上のように半導体装置に、上述した保護回路９０７を設けることによって、半導体装置に振幅の大きい信号が供給された場合においても、正常に動作し、通信距離が長い場合においても保護回路での消費電力が抑えられるため、信頼性の高い半導体装置が得られる。
【００９６】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【００９７】
（実施の形態５）
本実施の形態では、上記実施の形態１乃至４において、トランジスタの半導体層に用いる酸化物半導体層を用いたトランジスタの他の一例を、図７を用いて説明する。なお、トランジスタの構造は特に限定されず、例えば、トップゲート構造またはボトムゲート構造の、スタガ型またはプレーナ型など、適当な構造を採用することができる。また、トランジスタはチャネル形成領域を一つ有するシングルゲート構造でも、二つ有するダブルゲート構造であっても、三つ有するトリプルゲート構造であっても良い。また、チャネル領域の上下にゲート絶縁層を介して配置された２つのゲート電極を有する、デュアルゲート型でもよい。なお、以下に説明する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
【００９８】
図７（Ａ）乃至図７（Ｃ）には、トランジスタの断面構造の例を示す。図７（Ａ）乃至図７（Ｃ）に示すトランジスタは、半導体として酸化物半導体を用いるものである。酸化物半導体を用いることのメリットは、簡単なプロセス、低温のプロセスで、高い移動度と低いオフ電流が実現できることといえる。
【００９９】
図７（Ａ）に示すトランジスタ１０２０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造のトランジスタの一例であり、逆スタガ型トランジスタともいう。
【０１００】
トランジスタ１０２０は、絶縁表面を有する基板１０００上の、ゲート電極１００１、ゲート絶縁層１００２、酸化物半導体層１００３、チャネル保護層として機能する絶縁層１０２７、ソース電極またはドレイン電極１００５ａ、及びソース電極またはドレイン電極１００５ｂを含む。また、トランジスタ１０２０を覆う保護絶縁層１００９が設けられている。
【０１０１】
図７（Ｂ）に示すトランジスタ１０３０は、ボトムゲート型のトランジスタの一例である。トランジスタ１０３０は、絶縁表面を有する基板１０００上の、ゲート電極１００１、ゲート絶縁層１００２、ソース電極またはドレイン電極１００５ａ、ソース電極またはドレイン電極１００５ｂ、及び酸化物半導体層１００３を含む。また、トランジスタ１０３０を覆い、酸化物半導体層１００３に接する絶縁層１００７が設けられている。絶縁層１００７上にはさらに保護絶縁層１００９が形成されている。
【０１０２】
トランジスタ１０３０においては、ゲート絶縁層１００２は基板１０００及びゲート電極１００１上に接して設けられ、また、ゲート絶縁層１００２上には、ソース電極またはドレイン電極１００５ａ、ソース電極またはドレイン電極１００５ｂが接して設けられている。そして、ゲート絶縁層１００２、及びソース電極またはドレイン電極１００５ａ、ソース電極またはドレイン電極１００５ｂ上に酸化物半導体層１００３が設けられている。
【０１０３】
図７（Ｃ）に示すトランジスタ１０４０は、トップゲート構造のトランジスタの一例である。トランジスタ１０４０は、絶縁表面を有する基板１０００上の、絶縁層１０３７、酸化物半導体層１００３、ソース電極またはドレイン電極１００５ａ、及びソース電極またはドレイン電極１００５ｂ、ゲート絶縁層１００２、ゲート電極１００１を含む。そして、ソース電極またはドレイン電極１００５ａ、ソース電極またはドレイン電極１００５ｂにそれぞれ配線１０３６ａ、配線１０３６ｂが接して設けられている。
【０１０４】
本実施の形態では、半導体層として酸化物半導体層１００３を用いる。酸化物半導体層１００３に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系酸化物半導体などがある。また、上記酸化物半導体にＳｉＯ２を添加してもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、少なくともＩｎとＧａとＺｎを含む酸化物であり、その組成比に特に制限はない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
【０１０５】
また、酸化物半導体層１００３は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される酸化物半導体を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えば、Ｍとしては、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
【０１０６】
酸化物半導体層１００３を用いたトランジスタ１０２０、トランジスタ１０３０、及びトランジスタ１０４０は、オフ電流が非常に小さい特徴を有する。よって、これを保護回路に用いることにより、アンテナで受信した搬送波または振幅変調波が小さい場合に、保護回路での電力の損失を最小限にすることができる。
【０１０７】
絶縁表面を有する基板１０００に使用することができる基板に大きな制限はない。例えば、液晶表示装置などに用いられるガラス基板や、石英基板などを用いることができる。また、シリコンウェハ上に絶縁層を形成した基板などを用いても良い。
【０１０８】
ボトムゲート構造のトランジスタ１０２０、トランジスタ１０３０において、下地となる絶縁層を基板とゲート電極の間に設けてもよい。当該絶縁層は、基板からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜により形成することができる。
【０１０９】
ゲート電極１００１は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、その構造は、単層構造としても良いし、積層構造としても良い。
【０１１０】
ゲート絶縁層１００２は、プラズマＣＶＤ法やスパッタリング法などを用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜などから選ばれた一又は複数の膜により形成することができる。例えば、第１のゲート絶縁層としてプラズマＣＶＤ法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン膜（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層としてスパッタリング法により膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン膜（ＳｉＯｘ（ｘ＞０））を形成して、合計膜厚２００ｎｍのゲート絶縁層１００２とすることができる。
【０１１１】
ソース電極またはドレイン電極１００５ａ、ソース電極またはドレイン電極１００５ｂは、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。例えば、アルミニウムや銅などの金属層と、チタン、モリブデン、タングステンなどの高融点金属層との積層構造とすることができる。ヒロックやウィスカーの発生を防止する元素（シリコン、ネオジム、スカンジウムなど）が添加されたアルミニウム材料を用いることで耐熱性を向上させても良い。
【０１１２】
また、ソース電極またはドレイン電極１００５ａ、ソース電極またはドレイン電極１００５ｂ（これらと同じ層で形成される配線を含む）となる導電膜として、導電性の金属酸化物膜を用いても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する場合がある）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたもの、などを用いることができる。
【０１１３】
ソース電極またはドレイン電極１００５ａ、ソース電極またはドレイン電極１００５ｂに接する配線１０３６ａ、配線１０３６ｂについては、ソース電極またはドレイン電極１００５ａ、ソース電極またはドレイン電極１００５ｂと同様の材料を用いて形成することができる。
【０１１４】
絶縁層１００７、絶縁層１０２７、絶縁層１０３７としては、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化ガリウム、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。
【０１１５】
保護絶縁層１００９としては、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。
【０１１６】
また、保護絶縁層１００９上には、トランジスタ起因の表面凹凸を低減するための平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン、等の有機材料を用いることができる。また、上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
【０１１７】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１１８】
（実施の形態６）
本実施の形態では、実施の形態１において、図２に示した酸化物半導体層を用いたトランジスタの作製方法の一例を、図８を用いて詳細に説明する。
【０１１９】
図８（Ａ）乃至図８（Ｅ）は、トランジスタの作製工程にかかる断面図である。なお、ここで示すトランジスタ１１１０は、逆スタガ型トランジスタである。なお、トランジスタ１１１０は実施の形態１において、例示した図２のトランジスタ３００と同一の構造となる。
【０１２０】
本実施の形態の半導体層に用いる酸化物半導体は、ｎ型不純物である水素を酸化物半導体から除去し、酸化物半導体の構成元素以外の不純物が極力含まれないようにし、酸化物半導体に酸素を供給し、当該酸化物半導体の酸素欠陥を低減し、高純度化することによりＩ型（真性）の酸化物半導体、又はＩ型（真性）に限りなく近い酸化物半導体としたものである。
【０１２１】
なお、高純度化された酸化物半導体中ではキャリアが極めて少なく、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満となる。また、このようにキャリアが少ないことで、オフ状態における電流（オフ電流）は十分に小さくなる。
【０１２２】
具体的には、上述の酸化物半導体層を具備するトランジスタでは、室温（２５℃）におけるチャネル幅１μｍあたりのオフ電流密度を、１００ｚＡ／μｍ（１×１０−１９Ａ／μｍ）以下、さらには１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）以下にすることが可能である。
【０１２３】
また、高純度化された酸化物半導体層を具備するトランジスタ１１１０は、オン電流の温度依存性がほとんど見られず、高温状態においてもオフ電流は非常に小さいままである。
【０１２４】
以下、図８（Ａ）乃至図８（Ｅ）を用い、基板１１０５上にトランジスタ１１１０を作製する工程を説明する。
【０１２５】
まず、絶縁表面を有する基板１１０５上に導電層を形成した後、第１のフォトリソグラフィ工程によりゲート電極１１１１を形成する。なお、当該フォトリソグラフィ工程に用いるレジストマスクは、インクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１２６】
絶縁表面を有する基板１１０５には、上記実施の形態における基板１０００と同様の基板を用いることができる。本実施の形態では基板１１０５としてガラス基板を用いる。
【０１２７】
なお、下地となる絶縁層を基板１１０５とゲート電極１１１１との間に設けてもよい。当該絶縁層には、基板１１０５からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜などから選ばれた一または複数の膜により形成することができる。
【０１２８】
また、ゲート電極１１１１は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。また、その構造は、単層構造としても良いし、積層構造としても良い。
【０１２９】
次いで、ゲート電極１１１１上にゲート絶縁層１１０７を形成する。ゲート絶縁層１１０７は、プラズマＣＶＤ法やスパッタリング法などを用いて形成することができる。また、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜などから選ばれた一又は複数の膜により形成することができる。
【０１３０】
なお、ゲート絶縁層１１０７、酸化物半導体層１１３０に水素、水酸基及び水分がなるべく含まれないようにするために、酸化物半導体層１１３０の成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極１１１１が形成された基板１１０５、またはゲート絶縁層１１０７までが形成された基板１１０５を予備加熱し、基板１１０５が吸着している水素、水分などの不純物を脱離させることが好ましい。また、予備加熱室に設ける排気手段は、クライオポンプとすることが好ましい。また、当該予備加熱は、ソース電極またはドレイン電極１１１５ａ及びソース電極またはドレイン電極１１１５ｂまで形成した基板１１０５に対して行っても良い。なお、この予備加熱の処理は省略することもできる。
【０１３１】
次いで、ゲート絶縁層１１０７上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上３０ｎｍ以下の酸化物半導体層１１３０を形成する（図８（Ａ）参照）。
【０１３２】
酸化物半導体層１１３０には、上記実施の形態４に示した四元系金属酸化物、三元系金属酸化物、二元系金属酸化物、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などを用いることができる。
【０１３３】
酸化物半導体層１１３０をスパッタリング法で作製するためのターゲットとして、酸化亜鉛を主成分とする金属酸化物のターゲットを用いることができる。また、金属酸化物のターゲットの他の例としては、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］を用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲットとして、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２：２：１［ｍｏｌ数比］、又はＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組成比を有するターゲットを用いることもできる。金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
【０１３４】
酸化物半導体層１１３０の形成雰囲気は、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、または、希ガス（代表的にはアルゴン）と酸素との混合雰囲気とするのが好適である。具体的には、例えば、水素、水、水酸基、水素化物などの不純物が、濃度１ｐｐｍ以下（望ましくは濃度１０ｐｐｂ以下）にまで除去された高純度ガス雰囲気を用いるのが好適である。
【０１３５】
酸化物半導体層１１３０の形成の際には、例えば、減圧状態に保持された処理室内に被処理物を保持し、被処理物の温度が１００℃以上５５０℃未満、好ましくは２００℃以上４５０℃以下となるように被処理物を熱する。または、酸化物半導体層１１３０の形成の際の被処理物の温度は、室温（２５℃±１０℃）としてもよい。そして、処理室内の水分を除去しつつ、水素や水などが除去されたスパッタリングガスを導入し、上記ターゲットを用いて酸化物半導体層１１３０を形成する。被処理物を熱しながら酸化物半導体層１１３０を形成することにより、酸化物半導体層に含まれる不純物を低減することができる。また、スパッタリングによる損傷を軽減することができる。処理室内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどを用いることができる。また、ターボ分子ポンプにコールドトラップを加えたものを用いてもよい。クライオポンプなどを用いて排気することで、処理室から水素や水などを除去することができるため、酸化物半導体層１１３０中の不純物濃度を低減できる。
【０１３６】
酸化物半導体層１１３０の形成条件としては、例えば、被処理物とターゲットの間との距離が１７０ｍｍ、圧力が０．４Ｐａ、直流（ＤＣ）電力が０．５ｋＷ、雰囲気が酸素（酸素１００％）雰囲気、またはアルゴン（アルゴン１００％）雰囲気、または酸素とアルゴンの混合雰囲気、といった条件を適用することができる。なお、パルス直流（ＤＣ）電源を用いると、ごみ（成膜時に形成される粉状の物質など）を低減でき、膜厚分布も均一となるため好ましい。酸化物半導体層１１３０の厚さは、１ｎｍ以上５０ｎｍ以下、好ましくは１ｎｍ以上３０ｎｍ以下とする。このような厚さの酸化物半導体層１１３０を用いることで、微細化に伴う短チャネル効果を抑制することが可能である。ただし、適用する酸化物半導体材料や、半導体装置の用途などにより適切な厚さは異なるから、その厚さは、用いる材料や用途などに応じて選択することもできる。
【０１３７】
なお、酸化物半導体層１１３０をスパッタリング法により形成する前には、アルゴンガスを導入してプラズマを発生させる逆スパッタリングを行い、形成表面（例えばゲート絶縁層１１０７の表面）の付着物を除去するのが好適である。ここで、逆スパッタリングとは、処理表面にイオンを衝突させることによってその表面を改質する方法のことをいう。処理表面にイオンを衝突させる方法としては、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、被処理物付近にプラズマを生成する方法などがある。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などによる雰囲気を適用してもよい。
【０１３８】
次いで、酸化物半導体層１１３０を第２のフォトリソグラフィ工程により島状の酸化物半導体層に加工する。なお、当該フォトリソグラフィ工程に用いるレジストマスクは、インクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１３９】
なお、ゲート絶縁層１１０７にコンタクトホールを形成する場合、その工程は酸化物半導体層１１３０の加工と同時に行うことができる。
【０１４０】
酸化物半導体層１１３０のエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。例えば、酸化物半導体層１１３０のウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸とを混合させた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０１４１】
その後、酸化物半導体層に対して、熱処理（第１の熱処理）を行い、酸化物半導体層１１３１を得る（図８（Ｂ）参照）。この第１の熱処理によって酸化物半導体層中の過剰な水素（水や水酸基を含む）を除去し、酸化物半導体層の構造を整え、エネルギーギャップ中の欠陥準位を低減することができる。第１の熱処理の温度は、例えば、３００℃以上６５０℃未満、好ましくは４００℃以上５００℃以下とする。
【０１４２】
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体層は大気に触れさせず、水や水素の混入が生じないようにする。
【０１４３】
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いても良い。例えば、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１４４】
例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。酸素を含む雰囲気において第１の熱処理を行うことで、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためである。
【０１４５】
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
【０１４６】
いずれにしても、第１の熱処理によって酸化物半導体層から、水、水素などの不純物を低減することで、極めて優れた特性のトランジスタを実現することができる。
【０１４７】
ところで、上述の熱処理（第１の熱処理）には水素や水などを除去する効果があるから、当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該脱水化処理や、脱水素化処理は、酸化物半導体層１１３０の形成後、島状の酸化物半導体層に加工する前において行うことも可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。
【０１４８】
なお、第１の加熱処理は、上記以外に、ソース電極およびドレイン電極を形成した後、ソース電極およびドレイン電極上に絶縁層を形成した後、などのタイミングにおいて行うことができる。
【０１４９】
また、酸化物半導体を２回に分けて成膜し、２回に分けて加熱処理を行って結晶化した酸化物半導体層を用いても良い。この様な工程を行うことで、下地部材を問わず、膜表面に対して垂直にｃ軸配向した膜厚の厚い結晶領域（単結晶領域）を形成することができる。
【０１５０】
例えば、３ｎｍ以上１５ｎｍ以下の第１の酸化物半導体層を成膜し、窒素、酸素、希ガス、または乾燥空気の雰囲気下で４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下の第１の加熱処理を行い、表面を含む領域に結晶領域（板状結晶を含む）を有する第１の酸化物半導体層を形成する。そして、第１の酸化物半導体層よりも厚い第２の酸化物半導体層を形成し、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下の第２の加熱処理を行う。
【０１５１】
この工程により、第１の酸化物半導体層が種結晶となり、第２の酸化物半導体層全体を下部から上部に向かって結晶成長させることができ、結果として膜厚の厚い結晶領域を有する酸化物半導体層が形成される。
【０１５２】
次いで、ゲート絶縁層１１０７、及び酸化物半導体層１１３１上に、ソース電極またはドレイン電極となる導電膜を形成する。ソース電極またはドレイン電極に用いる導電層としては、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形成することができる。例えば、アルミニウムや銅などの金属層と、チタン、モリブデン、タングステンなどの高融点金属層との積層構造とすることができる。ヒロックやウィスカーの発生を防止する元素（シリコン、ネオジム、スカンジウムなど）が添加されたアルミニウム材料を用いることで耐熱性を向上させても良い。
【０１５３】
また、ソース電極またはドレイン電極となる導電膜として、導電性の金属酸化物膜を用いても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する場合がある）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたもの、などを用いることができる。
【０１５４】
次に、第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッチングを行ってソース電極またはドレイン電極１１１５ａ、ソース電極またはドレイン電極１１１５ｂを形成した後、レジストマスクを除去する（図８（Ｃ）参照）。
【０１５５】
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いるとよい。なお、トランジスタのチャネル長（Ｌ）は、ソース電極とドレイン電極との間隔によって決定される。このため、チャネル長（Ｌ）が２５ｎｍ未満のトランジスタの作製に用いるマスク形成時の露光には、数ｎｍ〜数１０ｎｍと波長の短い超紫外線（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）を用いるのが望ましい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長（Ｌ）を、１０ｎｍ以上１０００ｎｍ（１μｍ）以下とすることも可能であり、回路の動作速度を高めることが可能である。また、微細化によって、半導体装置の消費電力を低減することも可能である。
【０１５６】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成されたレジストマスクは異なる厚さの領域を有し、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工するための複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。これにより、露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０１５７】
なお、導電層のエッチングの際には、酸化物半導体層１１３１がエッチングにより分断されることのないように、エッチング条件を最適化することが望まれる。しかしながら、導電膜のみをエッチングし、酸化物半導体層１１３１を全くエッチングしないという条件を得ることは難しく、導電層のエッチングの際に、酸化物半導体層１１３１の一部がエッチングされ溝部（凹部）が形成されることもある。
【０１５８】
導電層のエッチングには、ウェットエッチング、ドライエッチングのいずれを用いても良い。なお、素子の微細化という観点からはドライエッチングを用いるのが好適である。エッチングガスやエッチング液については被エッチング材料に応じて適宜選択することができる。本実施の形態では、導電膜としてチタン膜を用い、酸化物半導体層１１３１にはＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料を用いているため、例えばウェットエッチングを適用する場合には、エッチャントとしてアンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア水：水＝５：２：２）を用いることができる。
【０１５９】
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層の表面に付着した水素や水などを除去するのが望ましい。当該プラズマ処理を行う場合、大気に触れない条件で、保護絶縁膜となる絶縁層１１１６を形成する。
【０１６０】
絶縁層１１１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、絶縁層１１１６に水や水素等の不純物を混入させない方法を用いて形成することが望ましい。絶縁層５１６に水素が含まれると、その水素の酸化物半導体層への侵入や、水素による酸化物半導体層中の酸素の引き抜きなどが生じ、酸化物半導体層のバックチャネルが低抵抗化（ｎ型化）して寄生チャネルが形成されるおそれがあるからである。また、絶縁層１１１６には、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜、酸化ガリウム膜などを用いるのが望ましい。
【０１６１】
本実施の形態では、絶縁層１１１６として膜厚２００ｎｍの酸化シリコン膜を、スパッタリング法を用いて成膜する。成膜時の基板温度は、室温（２５℃）以上３００℃以下とすればよく、本実施の形態では１００℃とする。酸化シリコン膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンターゲットを用いることができる。
【０１６２】
酸化物半導体層１１３０の成膜時と同様に、絶縁層１１１６の成膜室内の残留水分を除去するためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポンプを用いて排気した成膜室で成膜することにより、絶縁層１１１６に含まれる不純物の濃度を低減できる。また、絶縁層１１１６の成膜室内の残留水分を除去するための排気手段として、ターボ分子ポンプにコールドトラップを加えたものを用いても良い。
【０１６３】
絶縁層１１１６の成膜に用いるスパッタリングガスは、水素や水などの不純物が除去された高純度ガスであることが望ましい。
【０１６４】
次いで、不活性ガス雰囲気下、または酸素雰囲気下で第２の熱処理を行う。熱処理の温度は、２００℃以上４５０℃以下、好ましくは２５０℃以上３５０℃以下とする。例えば、窒素雰囲気下で２５０℃、１時間の熱処理を行えばよい。第２の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減することができる。また、絶縁層１１１６から酸化物半導体層１１３１への酸素の供給により、該酸化物半導体層１１３１の酸素欠損を補填して、Ｉ型（真性半導体）またはＩ型に限りなく近い酸化物半導体層を形成することもできる。
【０１６５】
なお、本実施の形態では、絶縁層１１１６の形成後に第２の熱処理を行っているが、第２の熱処理のタイミングはこれに限定されない。例えば、第１の熱処理に続けて第２の熱処理を行っても良いし、第１の熱処理に第２の熱処理を兼ねさせても良い。
【０１６６】
上述のように、第１の熱処理および第２の熱処理によって、酸化物半導体層１１３１を、その構成元素以外の不純物が極力含まれないようにし、酸化物半導体に酸素を供給し、当該酸化物半導体の酸素欠陥を低減することで高純度化し、Ｉ型（真性）化することができる。
【０１６７】
以上の工程でトランジスタ１１１０が形成される（図８（Ｄ）参照）。
【０１６８】
なお、絶縁層１１１６上には、さらに保護絶縁層１１０６を形成するのが望ましい（図８（Ｅ）参照）。保護絶縁層１１０６は、水素や水などが外部からの侵入を防止する。保護絶縁層１１０６としては、例えば、窒化シリコン膜、窒化アルミニウム膜などを用いることができる。成膜方法は特に限定されないが、ＲＦスパッタリング法は量産性がよいため、保護絶縁層１１０６の成膜方法として適している。また、保護絶縁層１１０６として、ポリイミド、アクリル、ベンゾシクロブテン、等の有機材料を用いることができる。これらの有機材料を用いることにより、さらなる絶縁性の向上を図ることができる。また、保護絶縁層１１０６は、上記の材料を積層した構造としても良く、例えば、窒化シリコン膜上にポリイミド膜を積層した構造とすることができる。このような構造にすることで、保護絶縁層１１０６は、水素や水などの侵入を防ぎ、且つ絶縁性を向上させることができる。
【０１６９】
なお、保護絶縁層１１０６の形成後には、さらに、大気中、１００℃以上２００℃以下、１時間以上３０時間以下の条件で、熱処理を行ってもよい。
【０１７０】
このように、本実施の形態を用いて作製した、高純度化された酸化物半導体層を含むトランジスタを用いることにより、オフ電流が非常に小さくすることが可能である。よって、これを保護回路に用いることにより、アンテナで受信した搬送波または振幅変調波が小さい場合に、保護回路での損失を最小限にすることができる。
【０１７１】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１７２】
（実施の形態７）
本実施の形態では、本発明の一態様に係る保護回路を備えたＲＦＩＤの使用例について図９を用いながら説明する。ＲＦＩＤの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図９（Ａ）参照）、包装用容器類（包装紙やボトル等、図９（Ｃ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図９（Ｂ）参照）、乗り物類（自転車等、図９（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、若しくは各物品に取り付ける荷札（図９（Ｅ）、図９（Ｆ）参照）等に設けて使用することができる。
【０１７３】
本発明の一態様に係るＲＦＩＤ４０００は、プリント基板に実装、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦＩＤ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に本発明の一態様に係るＲＦＩＤ４０００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係るＲＦＩＤを取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦＩＤを取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
【０１７４】
以上のように、本発明の一態様に係わる保護回路を搭載したＲＦＩＤを本実施の形態に挙げた各用途に用いることにより、所定の通信距離を有するＲＦＩＤにおいて、例えば、通信距離が極端に短い場合においても、保護回路が機能しＲＦＩＤ素子内部にかかる大電力をカットすることが実現できるため、物品の認証性、またはセキュリティ性に対する信頼性を高めることができる。
【実施例１】
【０１７５】
本実施例では、本発明の一態様に係わる保護回路に用いるトランジスタの特性について説明する。
【０１７６】
本実施例におけるトランジスタ構造を図１０（Ａ）に示す。
【０１７７】
図１０（Ａ）に示すトランジスタは、基板１２０１として０．７ｍｍのガラス基板を用い、基板１２０１上に絶縁層１２０８を形成する。絶縁層１２０８は、スパッタリング装置を用いて、酸化シリコン層を３００ｎｍ形成した。
【０１７８】
次に、絶縁層１２０８上に第１のゲート電極１２０２を形成する。第１のゲート電極１２０２は、スパッタリング装置を用いて、タングステン層を１００ｎｍ形成した。
【０１７９】
次に、絶縁層１２０８、及びゲート電極１２０２上にゲート絶縁層１２０３を形成する。ゲート絶縁層１２０３は、酸化窒化シリコン層を１００ｎｍにてプラズマＣＶＤ装置を用いて形成した。なお、形成された酸化窒化シリコン層の比誘電率（ε）は、４．１Ｆ／ｍとなる。
【０１８０】
次に、ゲート絶縁層１２０３上に酸化物半導体層１２０４を形成する。酸化物半導体層１２０４は、Ａｒ＝３０ｓｃｃｍ、Ｏ２＝１５ｓｃｃｍ、電力＝０．５ｋＷ（ＤＣ）、圧力＝０．４Ｐａ、Ｔ−Ｓ間距離＝６０ｍｍ、基板温度＝２００℃、膜厚＝３０ｎｍにてスパッタリング装置を用いて形成した。なお、スパッタリングターゲットとしては、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比の金属酸化物ターゲットを用いた。
【０１８１】
次に、酸化物半導体層１２０４を形成した後、ベーク炉を用いて、窒素雰囲気下、４５０℃において１時間の熱処理を行った。
【０１８２】
次に、ソース電極１２０５ａ、及びドレイン電極１２０５ｂを形成する。ソース電極１２０５ａ、及びドレイン電極１２０５ｂは、スパッタリング装置を用いて、チタン層を１００ｎｍ形成し、チタン層上にアルミニウム層を２００ｎｍ形成し、アルミニウム層上にチタン層を１００ｎｍ形成することにより形成した。なお、ソース電極１２０５ａ、及びドレイン電極１２０５ｂはチタン層とアルミニウム層とチタン層の３層構造になり、３層とも真空中で連続して形成した。
【０１８３】
次に、ゲート絶縁層１２０３、ソース電極１２０５ａ、ドレイン電極１２０５ｂ、及び酸化物半導体層１２０４上に絶縁層１２０６を形成する。絶縁層１２０６として、スパッタリング装置を用いて、酸化シリコン層を３００ｎｍ形成した。
【０１８４】
次に、絶縁層１２０６上に保護絶縁層１２０９を形成する。保護絶縁層１２０９として、スパッタリング装置により窒化シリコン膜を２００ｎｍ形成した。
【０１８５】
次に保護絶縁層１２０９上に第２のゲート電極１２０７を形成する。第２のゲート電極１２０７として、スパッタリング装置を用いて、チタン層を１００ｎｍ形成した。
【０１８６】
以上の工程でトランジスタ１２００が作製される。トランジスタ１２００の半導体層は、酸化物半導体層により形成され、オフ電流の少ないトランジスタ特性を提供することができる。また、第２のゲート電極を第１のゲート電極に対向して形成しているために、第２のゲート電極を用いて、トランジスタ１２００のしきい値電圧を調整することが可能となる。
【０１８７】
次に、本実施例で示したトランジスタ１２００を用いて、トランジスタの電気特性の一つであるドレイン電流Ｉｄ−ゲート電圧Ｖｇ測定を行った。ドレイン電流Ｉｄ−ゲート電圧Ｖｇ測定結果について、図１０（Ｂ）に示す。チャネル長Ｌは３μｍであり、チャネル幅Ｗは５μｍである。なお、トランジスタのソース電極とドレイン電極間の電圧Ｖｄは１Ｖとした。
【０１８８】
図１０（Ｂ）に示す実線１３０１、実線１３０２、実線１３０３、実線１３０４は、ソース電極とドレイン電極間の電圧Ｖｄを１Ｖとし、第１のゲート電極１２０２に印加された電圧Ｖｇを−３Ｖから３Ｖまで０．１Ｖ間隔で変化させた際のドレイン電流Ｉｄである。
【０１８９】
なお、実線１３０１は、第２のゲート電極１２０７に印加された電圧Ｖｂｇが無印加（すなわち、０Ｖ）、実線１３０２は、第２のゲート電極１２０７に印加された電圧Ｖｂｇが１Ｖ、実線１３０３は、第２のゲート電極１２０７に印加された電圧Ｖｂｇが２Ｖ、実線１３０４は、第２のゲート電極１２０７に印加された電圧Ｖｂｇが３Ｖと、それぞれ第２のゲート電極１２０７に印加した際のドレイン電流Ｉｄである。
【０１９０】
図１０（Ｂ）に示すトランジスタの特性図において、第２のゲート電極１２０７に印加される電圧Ｖｂｇが増加するほど、第１のゲート電極１２０２に印加される電圧Ｖｇに対するしきい値電圧Ｖｔｈはマイナス方向にシフトすることが示されている。
【０１９１】
また、図１０（Ｂ）に示すトランジスタの特性図において、トランジスタ１２００の半導体層に酸化物半導体層１２０４を用いることで、トランジスタのオフ電流が１×１０−１２Ａと非常に低いことが示されている。
【０１９２】
以上のように、保護回路を有する半導体装置に、上述したトランジスタを用いることによって、半導体装置に振幅の大きい信号が供給された場合においても、正常に動作し、通信距離が長い場合においても保護回路での消費電力が抑えられるため、信頼性の高い半導体装置が得られる。
【符号の説明】
【０１９３】
１０１    アンテナ
１０２    整流回路
１０３    復調回路
１０４    定電圧回路
１０５    論理回路
１０６    変調回路
１０７    保護回路
２０１    トランジスタ
２０２    トランジスタ
３００    トランジスタ
３０１    基板
３０２    ゲート電極
３０３    ゲート絶縁層
３０４    酸化物半導体層
３０５ａ    ソース電極またはドレイン電極
３０５ｂ    ソース電極またはドレイン電極
３０６    絶縁層
３０７    保護絶縁層
４０１    アンテナ
４０２    整流回路
４０３    復調回路
４０４    定電圧回路
４０５    論理回路
４０６    変調回路
４０７    保護回路
５０１    トランジスタ
５０２    トランジスタ
５０５    基板
５０７    保護回路
５１６    絶縁層
６００    トランジスタ
６０１    基板
６０２    ゲート電極
６０３    ゲート絶縁層
６０４    酸化物半導体層
６０５ａ    ソース電極またはドレイン電極
６０５ｂ    ソース電極またはドレイン電極
６０６    絶縁層
６０７    ゲート電極
６０９    保護絶縁層
７０１    アンテナ
７０２    整流回路
７０３    復調回路
７０４    定電圧回路
７０５    論理回路
７０６    変調回路
７０７    保護回路
７０８    スイッチング回路
８０１    トランジスタ
８０２    トランジスタ
８０３    トランジスタ
９０１    アンテナ
９０２    整流回路
９０３    復調回路
９０４    定電圧回路
９０５    論理回路
９０６    変調回路
９０７    保護回路
９０８    クロック生成回路
１０００    基板
１００１    ゲート電極
１００２    ゲート絶縁層
１００３    酸化物半導体層
１００５ａ    ソース電極またはドレイン電極
１００５ｂ    ソース電極またはドレイン電極
１００７    絶縁層
１００９    保護絶縁層
１０２０    トランジスタ
１０２７    絶縁層
１０３０    トランジスタ
１０３６ａ    配線
１０３６ｂ    配線
１０３７    絶縁層
１０４０    トランジスタ
１１０５    基板
１１０６    保護絶縁層
１１０７    ゲート絶縁層
１１１０    トランジスタ
１１１１    ゲート電極
１１１５ａ    ソース電極またはドレイン電極
１１１５ｂ    ソース電極またはドレイン電極
１１１６    絶縁層
１１３０    酸化物半導体層
１１３１    酸化物半導体層
１２００    トランジスタ
１２０１    基板
１２０２    ゲート電極
１２０３    ゲート絶縁層
１２０４    酸化物半導体層
１２０５ａ    ソース電極
１２０５ｂ    ドレイン電極
１２０６    絶縁層
１２０７    ゲート電極
１２０８    絶縁層
１２０９    保護絶縁層
１３０１    実線
１３０２    実線
１３０３    実線
１３０４    実線
４０００    ＲＦＩＤ
【図１】
0005745360.tif 000002
【図２】
0005745360.tif 000003
【図３】
0005745360.tif 000004
【図４】
0005745360.tif 000005
【図５】
0005745360.tif 000006
【図６】
0005745360.tif 000007
【図７】
0005745360.tif 000008
【図８】
0005745360.tif 000009
【図９】
0005745360.tif 000010
【図１０】
0005745360.tif 000011