(57)【特許請求の範囲】
【請求項１】
折り曲げ可能な基板と、
電気光学素子を含む画素が前記基板上に配置されてなる画素アレイ部と、
前記基板上の前記画素アレイ部の周辺の少なくとも１辺において折り曲げられた基板端部と、
前記基板端部に配置され、前記画素アレイ部の各画素を駆動する周辺回路部と、
前記周辺回路部と同じ基板端部上に設けられ、前記周辺回路部と基板外部とを電気的に接続するパッド部と
を備え、
前記基板上の前記基板端部内の折り曲げ部よりも前記画素アレイ部側に、当該画素アレイ部を囲むように水分浸入防止溝が形成されており、
前記水分浸入防止溝は、前記基板端部内の折り曲げ部よりも前記周辺回路部側に、当該周辺回路部を囲むように形成されている
表示装置。
【請求項２】
前記周辺回路部が配置された基板端部の端部が折り曲げられており、
前記パッド部は、前記周辺回路部と同じ基板端部の折り曲げられた端部に設けられている
請求項１に記載の表示装置。
【請求項３】
前記基板の上に前記電気光学素子を駆動する回路部を構成する回路素子が形成され、当該回路素子の上に平坦化膜及びウインド絶縁膜が積層され、その上方に第２の基板が配されており、
前記第２の基板は、前記基板における前記基板端部及び当該基板端部内の折り曲げ部を除く領域に配されている
請求項１又は請求項２に記載の表示装置。
【請求項４】
前記水分浸入防止溝は、前記平坦化膜及び前記ウインド絶縁膜を切除することによって形成されている
請求項３に記載の表示装置。
【請求項５】
折り曲げ可能な基板と、
電気光学素子を含む画素が前記基板上に配置されてなる画素アレイ部と、
前記基板上の前記画素アレイ部の周辺の少なくとも１辺に設けられた折り曲げ領域において折り曲げられた基板端部と、
前記基板端部に配置され、前記画素アレイ部の各画素を駆動する周辺回路部と、
前記周辺回路部と同じ基板端部上に設けられ、前記周辺回路部と基板外部とを電気的に接続するパッド部と
を備え、
前記周辺回路部は、前記画素アレイ部の各画素に対して画素列毎に映像信号を出力する信号出力回路であり、
前記信号出力回路が設けられる基板端部は、当該基板端部の両端部が折り曲げられており、
前記信号出力回路を制御する制御信号を取り込むパッド部は、前記信号出力回路が設けられる基板端部の折り曲げ部を越えた両端部に設けられている
表示装置。
【請求項６】
前記信号出力回路は、１本のデータ線を通して時系列に供給される映像信号を、複数の画素列を単位として時分割で供給する時分割駆動方式を採る
請求項５に記載の表示装置。
【請求項７】
折り曲げ可能な基板と、
電気光学素子を含む画素が前記基板上に配置されてなる画素アレイ部と、
前記基板上の前記画素アレイ部の周辺の少なくとも１辺において折り曲げられた基板端部と、
前記基板端部に配置され、前記画素アレイ部の各画素を駆動する周辺回路部と、
前記周辺回路部と同じ基板端部上に設けられ、前記周辺回路部と基板外部とを電気的に接続するパッド部と
を備え、
前記基板上の前記基板端部内の折り曲げ部よりも前記画素アレイ部側に、当該画素アレイ部を囲むように水分浸入防止溝が形成されており、
前記水分浸入防止溝は、前記基板端部内の折り曲げ部よりも前記周辺回路部側に、当該周辺回路部を囲むように形成されている
表示装置を有する電子機器。
【請求項８】
折り曲げ可能な基板と、
電気光学素子を含む画素が前記基板上に配置されてなる画素アレイ部と、
前記基板上の前記画素アレイ部の周辺の少なくとも１辺に設けられた折り曲げ領域において折り曲げられた基板端部と、
前記基板端部に配置され、前記画素アレイ部の各画素を駆動する周辺回路部と、
前記周辺回路部と同じ基板端部上に設けられ、前記周辺回路部と基板外部とを電気的に接続するパッド部と
を備え、
前記周辺回路部は、前記画素アレイ部の各画素に対して画素列毎に映像信号を出力する信号出力回路であり、
前記信号出力回路が設けられる基板端部は、当該基板端部の両端部が折り曲げられており、
前記信号出力回路を制御する制御信号を取り込むパッド部は、前記信号出力回路が設けられる基板端部の折り曲げ部を越えた両端部に設けられている
表示装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及び電子機器に関し、特に、電気光学素子を含む画素が行列状（マトリクス状）に２次元配置されてなる表示装置及び当該表示装置を有する電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素（画素回路）が行列状に配置されてなる平面型（フラットパネル型）の表示装置が急速に普及している。平面型の表示装置の一つとして、デバイスに流れる電流値に応じて発光輝度が変化する、所謂電流駆動型の電気光学素子を画素の発光素子として用いた表示装置がある。電流駆動型の電気光学素子としては、有機材料のエレクトロルミネッセンス(Electroluminescence；ＥＬ）を利用し、有機薄膜に電界をかけると発光する現象を用いた有機ＥＬ素子が知られている。
【０００３】
画素の発光素子として有機ＥＬ素子を用いた有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子は、１０Ｖ以下の印加電圧で駆動できるために低消費電力である。有機ＥＬ素子は、自発光素子であるために液晶表示装置に比べて、画像の視認性が高く、しかもバックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機ＥＬ素子は、応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。
【０００４】
有機ＥＬ表示装置では、液晶表示装置と同様に、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。但し、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。
【０００５】
そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素内に設けられる能動素子、例えば、絶縁ゲート型電界効果トランジスタによって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。絶縁ゲート型電界効果トランジスタとしては、一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)が用いられる。アクティブマトリクス方式の表示装置は、電気光学素子が１表示フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。
【０００６】
アクティブマトリクス方式によって駆動される、電流駆動型の電気光学素子を含む画素回路は、電気光学素子に加えて、当該電気光学素子を駆動するための駆動回路を備えている。この駆動回路として、電流駆動型の電気光学素子、例えば有機ＥＬ素子２１を駆動する駆動トランジスタ２２、書込みトランジスタ２３、及び、保持容量２４を有する構成の画素回路が知られている（例えば、特許文献１を参照）。
【０００７】
特許文献１には、単位画素２０bが多数されてなる画素アレイ部３０が搭載された表示パネル７０上に、周辺回路部（４０，５０，６０）が搭載された有機ＥＬ表示装置１０Bが記載されている（特許文献１の段落番号００２７、図１、及び、図１０等を参照）。
【０００８】
また、特許文献１には、同一の単位画素２０bを構成する上下２行に属する４つのサブピクセル２０W，２０R，２０G，２０Bに対して、１本の電源供給線３２（３２-1〜３２-m）を共通化することが記載されている。特許文献１には更に、１本の電源供給線３２を共通化することにより、書込み走査回路４０について回路規模を削減できるために、表示パネル７０の狭額縁化を図ることができる旨が記載されている（特許文献１の段落番号０１３６等を参照）。ここで、「額縁」とは、表示パネル７０上の画素アレイ部３０の周囲の画像表示に寄与しない領域部分を言う。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００９−１０３８６８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述したように、画素アレイ部の各画素を駆動する周辺回路部を構成する回路素子数や配線数を削減し、周辺回路部の回路規模を縮小することにより、表示パネルの狭額縁化を図ることができる。しかしながら、周辺回路部を構成する回路素子数や配線数の削減による回路規模の縮小化には限界があるため、表示パネルの狭額縁化にも限界が生ずる。そして、表示パネルの更なる狭額縁化の要求に応えるには、周辺回路部の機能を制限することで、周辺回路部の回路規模の縮小化を図らざるを得ない場合がある。
【００１１】
そこで、本発明は、画素アレイ部の各画素を駆動する周辺回路部の機能を制限することなく、表示パネルの更なる狭額縁化を図ることが可能な表示装置及び当該表示装置を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明による表示装置は、
折り曲げ可能な基板と、
電気光学素子を含む画素が前記基板上に配置されてなる画素アレイ部と、
前記基板上の前記画素アレイ部の周辺の少なくとも１辺において折り曲げられた基板端部と、
前記基板端部に配置され、前記画素アレイ部の各画素を駆動する周辺回路部と
前記周辺回路部と同じ基板端部上に設けられ、前記周辺回路部と基板外部とを電気的に接続するパッド部と
を備える。
【００１３】
上記構成の表示装置において、基板が画素アレイ部の周辺の少なくとも１辺において折り曲げられることで、その折り曲げられた基板端部の領域の分だけ、画素アレイ部の周囲の画像表示に寄与しない領域部分、即ち、額縁を縮小化できる。その際、周辺回路部は、画素アレイ部とは、折り曲げ部を介して同じ基板上に位置する。従って、周辺回路部と画素アレイ部との間に端子等のコンタクト部が介在しなくても、周辺回路部と画素アレイ部との間を電気的に接続できる。
【００１４】
また、基板端部については、画素アレイ部が搭載される基板本体の大きさの範囲内であればその大きさが制限されることはない。従って、基板端部に配置される周辺回路部の規模、ひいては当該周辺回路部の機能が制限されることもない。しかも、周辺回路部と基板外部とを電気的に接続するパッド部が、周辺回路部と同じ基板端部に設けられているために、基板端部の折り曲げ部と周辺回路部との間の間隔が狭く、配線を引き回すことができなくても、周辺回路部と基板外部との間の電気的接続を確実に行うことができる。
【発明の効果】
【００１５】
本発明によれば、折り曲げ可能な基板を用い、画素アレイ部の周辺の少なくとも１辺において折り曲げられた基板端部に周辺回路部を配置することで、当該周辺回路部の機能を制限することなく、表示パネルの更なる狭額縁化を図ることができる。しかも、基板端部の折り曲げ部と周辺回路部との間の間隔が狭く、配線を引き回すことができなくても、周辺回路部と基板外部との間の電気的接続を確実に行うことができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態に係る表示装置の表示パネルの構造の概略を示す平面図である。
【図２】実施形態に係る表示装置の表示パネルを示す断面図であり、（Ａ）は表示パネルの折り曲げ前の断面図を、（Ｂ）は表示パネルの折り曲げ後の断面図をそれぞれ示している。
【図３】表示装置の表示パネルの他の構造の概略を示す正面図である。
【図４】基板端部の折り曲げ前（Ａ）と折り曲げ後（Ｂ）の状態を示すイメージ図である。
【図５】基板端部の折り曲げ方の手順の一例を示す図である。
【図６】表示パネルの構造の一例を示す要部の断面図である。
【図７】基本本体部に水分浸入防止溝を有するパネル構造を示す平面図である。
【図８】基本本体部及び基板端部に水分浸入防止溝を有するパネル構造を示す平面図である。
【図９】本発明が適用される有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図１０】本発明が適用される有機ＥＬ表示装置の画素の回路構成の一例を示す回路図である。
【図１１】本発明が適用される有機ＥＬ表示装置の基本的な回路動作の説明に供するタイミング波形図である。
【図１２】本発明が適用される有機ＥＬ表示装置の基本的な回路動作の動作説明図（その１）である。
【図１３】本発明が適用される有機ＥＬ表示装置の基本的な回路動作の動作説明図（その２）である。
【図１４】駆動トランジスタの閾値電圧Ｖthのばらつきに起因する課題の説明（Ａ）、及び、駆動トランジスタの移動度μのばらつきに起因する課題の説明（Ｂ）に供する特性図である。
【図１５】書込み走査回路についての説明図であり、（Ａ）は書込み走査回路の構成の一例を、（Ｂ）は書込み走査回路を構成するシフトレジスタの回路例をそれぞれ示している。
【図１６】片チャネルのトランジスタと容量素子との組み合わせからなるインバータ回路についての説明図であり、（Ａ）は回路構成の一例を示し、（Ｂ）は入力パルス信号ＩＮＶin及び出力ＩＮＶoutの各波形を示している。
【図１７】信号出力回路の構成の一例を示す回路図である。
【図１８】走査回路部をパネル内に設ける場合の基板外部との電気的接続の構成例を示す概略平面図である。
【図１９】走査回路部をパネル外に設ける場合の基板外部との電気的接続の構成例を示す概略平面図である。
【図２０】本発明が適用されるテレビジョンセットの外観を示す斜視図である。
【図２１】本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。
【図２２】本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。
【図２３】本発明が適用されるビデオカメラの外観を示す斜視図である。
【図２４】本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１７】
以下、発明を実施するための形態（以下、「実施形態」と記述する）について図面を用いて詳細に説明する。なお、説明は以下の順序で行う。
１．実施形態に関する説明
２．本発明が適用される有機ＥＬ表示装置
２−１．システム構成
２−２．基本的な回路動作
２−３．駆動回路部の構成例
３．変形例
４．電子機器 
【００１８】
＜１．実施形態に関する説明＞
図１は、本発明の一実施形態に係る表示装置の表示パネルの構造の概略を示す平面図である。図２に、一実施形態に係る表示装置の表示パネルの断面図を示す。図２において、（Ａ）は表示パネルの折り曲げ前の断面図を、（Ｂ）は表示パネルの折り曲げ後の断面図をそれぞれ示している。
【００１９】
本実施形態に係る表示装置１０は、表示パネル７０を構成する基板として、より具体的には、画素回路を形成する基板として、折り曲げ可能な基板を用いる点を最大の特徴としている。折り曲げ可能な基板としては、金属基板（金属の薄板）や、プラスチック基板等の周知の基板を用いることができる。
【００２０】
金属基板としては、例えば、耐腐食性の観点からするとステンレス基板を用いるのが好ましい。また、絶縁性の観点からすると、金属基板よりもプラスチック基板を用いる方が好ましい。ステンレス基板やプラスチック基板等の薄板については、周知の折り曲げ治具（冶具）を用いることで、容易に折り曲げることができる。
【００２１】
表示パネル７０は、基板本体部７０Aと、基板周縁部の例えば４辺で裏面側に折り曲げられた４つの基板端部７０B〜７０Eとから構成されている。図１では、４つの基板端部７０B〜７０Eのうち、基板本体部７０Aの左右両側の基板端部７０B，７０C、及び、下側の基板端部７０Dについて一点鎖線にて模式的に図示している。尚、上側の基板端部７０Eについては図示を省略している。
【００２２】
表示パネル７０の基板本体部７０Aにはほぼ全面に亘って、電気光学素子、例えば、自発光型の電気光学素子を含む画素（画素回路）２０が行列状に２次元配列されて画素アレイ部３０を構成している。ここで、自発光型の電気光学素子としては、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子などが広く知られている。これら自発光型の電気光学素子は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の発光素子である。
【００２３】
一方、図１において、基板本体部７０Aの左右両側の基板端部７０B，７０C、及び、下側の基板端部７０Dには、画素アレイ部３０の各画素２０を駆動する周辺回路部８０A〜８０Cが設けられている。そして、図２に示すように、周辺回路部８０A〜８０Cは、画素アレイ部３０に対して配線部８１の各配線を介して電気的に接続される。周辺回路部８０A〜８０Cの具体例については後述する。
【００２４】
表示パネル７０の製造に当っては、先ず、図２（Ａ）に示すように、平板状の折り曲げ可能な基板（７０A〜７０D）に対して、画素アレイ部３０の各画素２０を形成するとともに、周辺回路部８０A〜８０Cの各回路素子を形成する。更に、画素アレイ部３０と周辺回路部８０A〜８０Cとを電気的に接続するための配線部８１の各配線を形成する（配線する）。
【００２５】
このように、画素アレイ部３０、周辺回路部８０A〜８０C、及び、配線部８１が形成された、平板状の状態にある表示パネル７０について、例えば図２（Ａ）に示すように、配線部８１の裏側に配置した折り曲げ治具８２を始点として折り曲げる作業を行う。この折り曲げ作業により、図２（Ｂ）に示すように、折り曲げられた、周辺回路部８０A，８０B（８０C）を搭載した基板端部７０B，７０C（７０D）は、基板本体部７０Aの裏側、即ち、表示面と反対側（表示裏面側）に位置することになる。
【００２６】
従って、表示パネル７０において、画素アレイ部３０の周辺の額縁としては、配線部８１の一部が存在するだけとなるため、表示パネル７０の狭額縁化を図ることができる。すなわち、画素アレイ部３０の周辺の、画像表示に寄与しない余分な領域の面積を必要最小限に抑えることができる。
【００２７】
しかも、画素アレイ部３０と周辺回路部８０A〜８０Cとの間は、折り曲げられた状態にあるものの、一枚の基板上に形成された配線部８１の各配線によって電気的に接続される。これにより、例えば、基板本体部７０Aに対してフレキシブルケーブル等を用いて外部基板を接続する場合のような、端子等のパッド部を設ける必要がない。従って、パッド部を設けるための領域を確保する必要が無いため、表示パネル７０のより狭額縁化を図ることができる。
【００２８】
また、基板端部７０B，７０C（７０D）ついては、画素アレイ部３０が搭載される基板本体部７０Aの大きさの範囲内であればその大きさが制限されることはない。従って、基板端部７０B，７０C（７０D）に配置される周辺回路部８０A，８０B（８０C）の回路規模、ひいては、当該周辺回路部８０A，８０B（８０C）の機能が制限されることもない。
【００２９】
本実施形態では、表示パネル７０について、画素アレイ部３０の周辺部の４辺で折り曲げ、そのうちの３つの基板端部７０B，７０C，７０Dに対して周辺回路部８０A，８０B，８０Cを搭載する場合を例に挙げたが、このパネル構造に限定されるものではない。例えば、図３に示すように、周辺回路部８０A，８０B，８０Cを搭載する、画素アレイ部３０の周辺部の３辺だけ折り曲げるようにしても良い。このとき、折り曲げずに残った基板部分７０Eは、額縁の大半を占める余白部分となるため、４辺で折り曲げる方が好ましいと言うことができる。また、４辺、３辺の折り曲げに限らず、画素アレイ部３０の周辺部の少なくとも１辺を折り曲げることにより、全く折り曲げない場合に比べて狭額縁化の効果を得ることができる。
【００３０】
上述したように、表示パネル７０を構成する基板として、折り曲げ可能な基板を用いるようにする。そして、画素アレイ部３０の周辺の少なくとも１辺にて折り曲げた基板端部７０B，７０C，７０Dに周辺回路部８０A，８０B，８０Cを配置することにより、額縁サイズの制約にとらわれることなく、周辺回路部８０A，８０B，８０Cとして様々な機能を持った回路を搭載することが可能になる。従って、周辺回路部８０A，８０B，８０Cの機能を制限することなく、表示パネル７０の更なる狭額縁化を図ることができる。特に、画素アレイ部３０の周辺部の４辺で折り曲げるようにすることで、実質的に額縁をほぼ無くし、表示パネル７０の表示面全面を表示エリアにした表示装置を実現できる。
【００３１】
図４に、基板端部７０B，７０C，７０Dの折り曲げ前（Ａ）と折り曲げ後（Ｂ）のイメージを示す。ここでは、画素アレイ部３０の周辺部の４辺のうち、周辺回路部８０A，８０B，８０Cを搭載する、画素アレイ部３０の周辺部の３辺だけ折り曲げ、残りの１辺（上側）については切り離す（切り落とす）場合を例に挙げて示している。
【００３２】
図４において、画素アレイ部３０は、画像の表示に寄与する有効画素部、即ち、表示エリア部となる。この画素アレイ部３０の左右両側、即ち、基板本体部７０Aの左右両側の基板端部７０B，７０C、及び、下側の基板端部７０Dについては折り曲げ、上側の基板端部７０Eについては切り離すことになる訳であるが、その詳細について以下に具体的に説明する。
【００３３】
先ず、上側の基板端部７０Eの切り離しに当り、基板本体部７０Aの上端と基板端部７０Eとの間の、基板本体部７０Aの両端間に水平方向に沿って切断部８３Aを形成し、更に、切断部８３Aの両端と基板端部７０Eの上端との間に切り込み部８３B，８３Cを形成する。これにより、上側の基板端部７０Eを基板本体部７０Aから切り離すことができる。
【００３４】
次に、左右両側の基板端部７０B，７０Cの折り曲げに当り、基板端部７０B，７０Cに対して左右両側から基板本体部７０Aの下端に沿って切り込み部８３D，８３Eを形成する。そして、基板端部７０B，７０Cの折り曲げに先立って、それらの上端部７０B0，７０C0を太線の点線に沿って折り曲げ、その後に、基板端部７０B，７０Cを基板本体部７０Aとの境界の太線の点線に沿って折り曲げる。
【００３５】
ここで、基板端部７０B，７０Cの上端部７０B0，７０C0の例えば上端には、周辺回路部８０A，８０Bと基板外部とを電気的に接続する、具体的には、周辺回路部８０A，８０Bの電源電圧や各種の信号を基板外部から取り込むパッド部８４A，８４Bが設けられている。すなわち、パッド部８４A，８４Bは、周辺回路部８０A，８０Bと同じ基板端部７０B，７０C上、より具体的には、当該基板端部７０B，７０C内における折り曲げ部を越えた部位（上端部７０B0，７０C0）に設けられている。そして、パッド部８４A，８４Bと周辺回路部８０A，８０Bとは、基板端部７０B，７０C内における折り曲げ部の配線を通して電気的に接続される。
【００３６】
次に、下側の基板端部７０Dの折り曲げに当り、先ず、切り込み部８３D，８３Eを境界として、基板端部７０Dの両端部７０D1，７０D2を、基板端部７０B，７０Cの折り曲げ線の延長線上の太線の点線に沿って折り曲げる。次いで、基板端部７０Dを基板本体部７０Aとの境界の太線の点線、即ち、切り込み部８３D，８３Eを結ぶ太線の点線に沿って折り曲げる。
【００３７】
ここで、一例として、基板端部７０Dに搭載される周辺回路部８０Cが、後述するように、基板外部に設けられた信号供給源（図示せず）から供給される映像信号を画素アレイ部３０の各画素に対して出力する信号出力回路であるとする。この場合、基板端部７０Dの下端には、画素アレイ部３０の画素列毎に映像信号を基板外部から取り込むパット部群８４Cが設けられている。このパット部群８４Cは、画素アレイ部３０の水平方向の幅に亘って、画素アレイ部３０の画素列にほぼ対応して設けられる。
【００３８】
基板端部７０Dの両端部７０D1，７０D2の例えば下端には、周辺回路部８０Cと基板外部とを電気的に接続する、具体的には、上記信号出力回路を構成する例えばトランジスタを制御するゲート制御信号を基板外部から取り込むパッド部８４D，８４Eが設けられている。すなわち、パッド部８４D，８４Eは、周辺回路部８０Cである信号出力回路と同じ基板端部７０D上、より具体的には、当該基板端部７０D内における折り曲げ部を越えた部位（両端部７０D1，７０D2）に設けられている。そして、パッド部８４D，８４Eと周辺回路部８０Cとは、基板端部７０D内における折り曲げ部の配線を通して電気的に接続される。
【００３９】
上述したように、基板本体部７０Aに対して、上側の基板端部７０Eを切り離し、左右両側の基板端部７０B，７０C、及び、下側の基板端部７０Dを折り曲げることで、ほぼ基板本体部７０Aのサイズの表示パネル７０を実現できる。但し、基板端部７０B，７０C，７０Dの折り曲げ部には曲げしろを確保する必要があることから、最終的な表示パネル７０は、図４（Ｂ）に示すように、基板本体部７０Aの周囲に若干の額縁７０Fを有するものとなる。
【００４０】
そして、折り曲げた基板端部７０B，７０C，７０Dに周辺回路部８０A，８０B，８０Cを配置することで、額縁サイズの制約にとらわれることなく、周辺回路部８０A，８０B，８０Cとして様々な機能を持った回路を搭載することが可能になる。従って、周辺回路部８０A，８０B，８０Cの機能を制限することなく、表示パネル７０の更なる狭額縁化を図ることができる。
【００４１】
しかも、周辺回路部８０A，８０B，８０Cと基板外部とを電気的に接続するパッド部８４A，８４B，８４D，８４Eが周辺回路部８０A，８０B，８０Cと同じ基板端部７０B，７０C，７０D上に設けられている。より具体的には、パッド部８４A，８４B，８４D，８４Eは、基板端部７０B，７０C，７０D上であって当該基板端部７０B，７０C，７０D内における折り曲げ部を越えた部位、即ち、上端部７０B0，７０C0及び両端部７０D1，７０D2に設けられている。これにより、基板端部７０B，７０C，７０D内における折り曲げ部と周辺回路部８０A，８０B，８０Cとの間の間隔が狭く、配線を引き回すことができなくても、周辺回路部８０A，８０B，８０Cと基板外部との間の電気的接続を確実に行うことができる。
【００４２】
ここで、上記の基板構造の場合の基板端部７０B，７０C，７０Dの折り曲げ方の手順の一例について、図５を用いて説明する。図５（Ａ）は図４（Ａ）に対応している。
【００４３】
図５（Ａ）の状態から、上側の基板端部７０Eを基板本体部７０Aから切り離す。次いで、図５（Ｂ）に示すように、左右両側の基板端部７０B，７０Cの上端部７０B0，７０C0を基板端部７０B，７０Cの裏面側に矢印で示すように折り曲げ、更に、下側の基板端部７０Dの両端部７０D1，７０D2を基板端部７０Dの裏面側に矢印で示すように折り曲げる。
【００４４】
そして、左右両側の基板端部７０B，７０Cを基板本体部７０Aの裏面側に矢印で示すように折り曲げ、更に、下側の基板端部７０Dを基板本体部７０Aの裏面側に矢印で示すように折り曲げる。これにより、図５（Ｄ）に示すように、基板本体部７０Aの周囲に若干の額縁７０Fを有する表示パネル７０が形成される。図５（Ｄ）は図４（Ｂ）に対応している。
【００４５】
続いて、表示パネル７０の構造について、図６を用いて説明する。図６は、表示パネル７０の構造の一例を示す要部の断面図である。
【００４６】
先述したように、表示パネル７０は、画素アレイ部３０が形成される基板本体部７０Aと、周辺回路部８０A（８０B）が形成される基板端部７０B（７０C）と、両者間に位置する折り曲げ領域（折り曲げ部）８５とから構成されている（図２参照）。そして、折り曲げ領域８５には、周辺回路部８０A（８０B）と画素アレイ部３０とを電気的に接続する配線部８１が形成されている。すなわち、折り曲げ領域８５の配線部８１には、単純メタル配線のみがレイアウトされ、トランジスタなどを含む回路部はレイアウトされない構成となっている。
【００４７】
図６において、折り曲げ可能な基板２０１上には、ゲート電極２２１を含むＴＦＴ（薄膜トランジスタ）２２などを含む回路部が形成されている。基板２０１上には更に、絶縁膜（ゲート絶縁膜）２０２、平坦化膜２０３及びウインド絶縁膜２０４がその順に積層されている。そして、ウインド絶縁膜２０４の凹部に電気光学素子として例えば有機ＥＬ素子２１が形成されている。ＴＦＴ２２は、例えば、有機ＥＬ素子２１を駆動する駆動トランジスタである。
【００４８】
有機ＥＬ素子２１は、アノード電極２０５と、有機層２０６と、カソード電極２０７とから構成されている。アノード電極２０５は、ウインド絶縁膜２０４の凹部の底部に形成された金属等からなる。有機層２０６は、アノード電極２０５上に形成されている。カソード電極２０７は、有機層２０６上に全画素共通に形成された透明導電膜等からなる。
【００４９】
この有機ＥＬ素子２１において、有機層２０６は、アノード電極２０５上にホール輸送層/ホール注入層、発光層、電子輸送層、及び、電子注入層が順次堆積されることによって形成される。そして、ＴＦＴ２２による電流駆動の下に、当該ＴＦＴ２２からアノード電極２０５を通して有機層２０６に電流が流れることで、当該有機層２０６内の発光層において電子と正孔が再結合する際に発光するようになっている。
【００５０】
有機ＥＬ素子２１やＴＦＴ２２を含む画素部の上は保護膜２０８によって保護されている。そして、基板２０１の全面に亘ってシート樹脂２０９によって覆われている。また、画素アレイ部３０が形成される基板本体部７０Aにおけるシート樹脂２０９の上には、封止フィルムやガラス基板などからなる第２の基板である対向基板２１０が配されている。すなわち、対向基板２１０は、折り曲げ領域８５にかからないように基板本体部７０Aの領域にだけ配されている。
【００５１】
図６から明らかなように、折り曲げ領域８５の配線部８１には、メタル配線８１１のみがレイアウトされ、トランジスタなどを含む回路部はレイアウトされない。すなわち、折り曲げ領域８５は、基板２０１上に絶縁膜２０２を介してメタル配線８１１が形成され、その上に平坦化膜２０３及びウインド絶縁膜２０４が順に積層され、その上をシート樹脂２０９によって覆われた構成となっている。
【００５２】
ところで、上述したパネル構造の表示パネル７０において、当該表示パネル７０を折り曲げ領域８５で折り曲げた際にひび割れ、所謂、クラックが生ずる場合がある。そして、クラックが生ずることで、当該クラックを通して水分等が表示パネル７０内に浸入し、画素アレイ部３０の回路素子が劣化する懸念がある。
【００５３】
そこで、クラックから水分等が浸入し、回路素子が劣化するのを防ぐために、本実施形態に係る表示パネル７０は、基板２０１上の折り曲げ領域８５よりも画素アレイ部３０側に水分浸入防止溝８６を有するパネル構造となっている。この水分浸入防止溝８６は、図７の平面図に示すように、画素アレイ部３０を囲むように形成されている。また、水分浸入防止溝８６は、図６の断面図から明らかなように、平坦化膜２０３及びウインド絶縁膜２０４を切除することによって形成されている。
【００５４】
このように、水分浸入防止溝８６を有するパネル構造とすることで、表示パネル７０を折り曲げた際にたとえクラックが発生したとしても、クラックから浸入した水分等は水分浸入防止溝８６に溜まり、当該防止溝８６によって画素アレイ部３０側への更なる侵入を阻止される。従って、クラックを通して浸入した水分等に起因する回路素子の劣化を未然に防ぐことができるため、表示パネル７０の電気的な信頼性を損なうことはない。すなわち、表示パネル７０の電気的な信頼性を維持しつつ、基板の折り曲げによる表示パネル７０の狭額縁化を図ることができる。
【００５５】
尚、ここでは、水分浸入防止溝８６を基板２０１上の折り曲げ領域８５よりも画素アレイ部３０側に、当該画素アレイ部３０を囲むように形成するとしたが、基板本体部７０A側への形成に限られるものではない。すなわち、画素アレイ部３０側の水分浸入防止溝８６Aに加えて、必要に応じて、図８に示すように、基板端部７０B，７０C，７０Dの少なくとも一方にも形成する構成を採るようにしても良い。
【００５６】
具体的には、基板端部７０B，７０C，７０D上の折り曲げ領域８５よりも周辺回路部８０A，８０B，８０C側に、これら周辺回路部８０A，８０B，８０Cを囲むように水分浸入防止溝８６B，８６C，８６Dを形成するようにしても良い。ここでは、基板端部７０B，７０C，７０Dの全てに水分浸入防止溝８６（８６B，８６C，８６D）を形成するとしたが、いずれか１つに形成するようにしても良い。
【００５７】
このように、基板端部７０B，７０C，７０D側にも水分浸入防止溝８６を形成することで、表示パネル７０を折り曲げた際に基板端部７０B，７０C，７０D側にクラックが発生したとしても、基板本体部７０A側と同様の作用、効果を得ることができる。すなわち、クラックから浸入した水分等は水分浸入防止溝８６B，８６C，８６Dに溜まり、これら防止溝８６B，８６C，８６Dによって周辺回路部８０A，８０B，８０C側への更なる侵入を阻止される。従って、クラックを通して浸入した水分等に起因する周辺回路部８０A，８０B，８０Cの回路素子の劣化を未然に防ぐことができるため、表示パネル７０の電気的な信頼性を損なうことはない。すなわち、表示パネル７０の電気的な信頼性を更に維持しつつ、基板の折り曲げによる表示パネル７０の狭額縁化を図ることができる。
【００５８】
＜２．本発明が適用される有機ＥＬ表示装置＞
折り曲げ可能な基板を用いて表示パネルを構成可能な表示装置は、例えば、画素２０の電気光学素子として、自発光型の発光素子を用いるフラットパネル型（平面型）の表示装置である。以下に、自発光型の発光素子として有機ＥＬ素子を用いた有機ＥＬ表示装置について説明する。
【００５９】
［２−１．システム構成］
図９は、本発明が適用されるアクティブマトリクス型有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【００６０】
図９に示すように、本適用例に係る有機ＥＬ表示装置１０Aは、有機ＥＬ素子を含む複数の画素２０が行列状に２次元配列されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置された周辺回路部とを有する構成となっている。周辺回路部は、書込み走査回路４０、電源供給走査回路５０及び信号出力回路６０等からなり、画素アレイ部３０の各画素２０を駆動する。
【００６１】
ここで、有機ＥＬ表示装置１０Aがカラー表示対応の場合は、１つの画素は複数の副画素（サブピクセル）から構成され、この副画素の各々が画素２０に相当することになる。より具体的には、カラー表示用の表示装置では、１つの画素は、赤色光（Ｒ）を発光する副画素、緑色光（Ｇ）を発光する副画素、青色光（Ｂ）を発光する副画素の３つの副画素から構成される。
【００６２】
但し、１つの画素としては、ＲＧＢの３原色の副画素の組み合わせに限られるものではなく、３原色の副画素に更に１色あるいは複数色の副画素を加えて１つの画素を構成することも可能である。より具体的には、例えば、輝度向上のために白色光（Ｗ）を発光する副画素を加えて１つの画素を構成したり、色再現範囲を拡大するために補色光を発光する少なくとも１つの副画素を加えて１つの画素を構成したりすることも可能である。
【００６３】
画素アレイ部３０は、先述した実施形態における画素アレイ部３０に相当し、折り曲げ可能な基板（２０１）、即ち、先述した実施形態の基板本体部７０A上に形成される。画素アレイ部３０は、走査線３１1〜３１m、電源供給線３２1〜３２m、及び、信号線３３1〜３３nを含む。走査線３１1〜３１mと電源供給線３２1〜３２mとは、ｍ行ｎ列の画素２０の配列に対し、行方向（画素行の画素の配列方向）に沿って画素行毎に配線されている。信号線３３1〜３３nは、列方向（画素列の画素の配列方向）に沿って画素列毎に配線されている。
【００６４】
ここで、走査線３１1〜３１m、電源供給線３２1〜３２m、及び、信号線３３1〜３３nは、先述した実施形態における配線部８１の各配線に相当する。また、書込み走査回路４０、電源供給走査回路５０、及び、信号出力回路６０は、先述した実施形態における周辺回路部８０A，８０B，８０Cに相当する。
【００６５】
走査線３１1〜３１mは、書込み走査回路４０の対応する行の出力端にそれぞれ接続されている。電源供給線３２1〜３２mは、電源供給走査回路５０の対応する行の出力端にそれぞれ接続されている。信号線３３1〜３３nは、信号出力回路６０の対応する列の出力端にそれぞれ接続されている。
【００６６】
書込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ回路等によって構成されている（書込み走査回路４０の具体的な構成の詳細については後述する）。この書込み走査回路４０は、画素アレイ部３０の各画素２０への映像信号の書込みに際し、走査線３１（３１1〜３１m）に対して書込み走査信号ＷＳ（ＷＳ1〜ＷＳm）を順次供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。
【００６７】
電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ回路等によって構成されている。この電源供給走査回路５０は、書込み走査回路４０による線順次走査に同期して、第１電源電位Ｖccpと当該第１電源電位Ｖccpよりも低い第２電源電位Ｖiniとで切り替わることが可能な電源電位ＤＳ（ＤＳ1〜ＤＳm）を電源供給線３２（３２1〜３２m）に供給する。後述するように、電源電位ＤＳのＶccp／Ｖiniの切替えにより、画素２０の発光／非発光の制御が行なわれる。
【００６８】
信号出力回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖsigと基準電位Ｖofsとを選択的に出力する。ここで、基準電位Ｖofsは、映像信号の信号電圧Ｖsigの基準となる電位（例えば、映像信号の黒レベルに相当する電位）であり、後述する閾値補正処理の際に用いられる。
【００６９】
信号出力回路６０から出力される信号電圧Ｖsig／基準電位Ｖofsは、信号線３３（３３1〜３３n）を介して画素アレイ部３０の各画素２０に対して、書込み走査回路４０による走査によって選択された画素行の単位で書き込まれる。すなわち、信号出力回路６０は、信号電圧Ｖsigを行（ライン）単位で書き込む線順次書込みの駆動形態を採っている。
【００７０】
上述したように、画素アレイ部３０、書込み走査回路４０、電源供給走査回路５０、及び、信号出力回路６０を搭載した表示パネル７０は、折り曲げ可能な基板からなり、画素アレイ部３０の周辺における一点鎖線で示す部分で折り曲げられる。これにより、書込み走査回路４０、電源供給走査回路５０、及び、信号出力回路６０の各機能を制限することなく、表示パネル７０の狭額縁化を図ることができる。書込み走査回路４０、電源供給走査回路５０、及び、信号出力回路６０の各機能については後述する。
【００７１】
（画素回路）
図１０は、画素（画素回路）２０の具体的な回路構成の一例を示す回路図である。画素２０の発光部は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子である有機ＥＬ素子２１から成る。
【００７２】
図１０に示すように、画素２０は、有機ＥＬ素子２１と、有機ＥＬ素子２１に電流を流すことによって当該有機ＥＬ素子２１を駆動する駆動回路とによって構成されている。有機ＥＬ素子２１は、全ての画素２０に対して共通に配線（所謂、ベタ配線）された共通電源供給線３４にカソード電極が接続されている。
【００７３】
有機ＥＬ素子２１を駆動する駆動回路は、駆動トランジスタ２２、書込みトランジスタ２３、保持容量２４、及び、補助容量２５を有する構成となっている。駆動トランジスタ２２及び書込みトランジスタ２３としてＮチャネル型のＴＦＴを用いることができる。但し、ここで示した、駆動トランジスタ２２及び書込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。
【００７４】
駆動トランジスタ２２は、一方の電極（ソース／ドレイン電極）が有機ＥＬ素子２１のアノード電極に接続され、他方の電極（ドレイン／ソース電極）が電源供給線３２（３２1〜３２m）に接続されている。
【００７５】
書込みトランジスタ２３は、一方の電極（ソース／ドレイン電極）が信号線３３（３３1〜３３n）に接続され、他方の電極（ドレイン／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。また、書込みトランジスタ２３のゲート電極は、走査線３１（３１1〜３１m）に接続されている。
【００７６】
駆動トランジスタ２２及び書込みトランジスタ２３において、一方の電極とは、ソース／ドレイン領域に電気的に接続された金属配線を言い、他方の電極とは、ドレイン／ソース領域に電気的に接続された金属配線を言う。また、一方の電極と他方の電極との電位関係によって一方の電極がソース電極ともなればドレイン電極ともなり、他方の電極がドレイン電極ともなればソース電極ともなる。
【００７７】
保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２の他方の電極、及び、有機ＥＬ素子２１のアノード電極に接続されている。
【００７８】
補助容量２５は、一方の電極が有機ＥＬ素子２１のアノード電極に、他方の電極が共通電源供給線３４にそれぞれ接続されている。この補助容量２５は、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるために、必要に応じて設けられるものである。すなわち、補助容量２５は必須の構成要素ではなく、有機ＥＬ素子２１の等価容量が十分に大きい場合は省略可能である。
【００７９】
ここでは、補助容量２５の他方の電極を共通電源供給線３４に接続するとしているが、他方の電極の接続先としては、共通電源供給線３４に限られるものではなく、固定電位のノードであればよい。補助容量２５の他方の電極を固定電位のノードに接続することで、有機ＥＬ素子２１の容量不足分を補い、保持容量２４に対する映像信号の書込みゲインを高めるという所期の目的を達成することができる。
【００８０】
上記構成の画素２０において、書込みトランジスタ２３は、書込み走査回路４０から走査線３１を通してゲート電極に印加されるＨｉｇｈアクティブの書込み走査信号ＷＳに応答して導通状態となる。これにより、書込みトランジスタ２３は、信号線３３を通して信号出力回路６０から供給される、輝度情報に応じた映像信号の信号電圧Ｖsigまたは基準電圧Ｖofsをサンプリングして画素２０内に書き込む。この書き込まれた信号電圧Ｖsigまたは基準電圧Ｖofsは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。
【００８１】
駆動トランジスタ２２は、電源供給線３２（３２1〜３２m）の電源電位ＤＳが第１電源電位Ｖccpにあるときには、一方の電極がドレイン電極、他方の電極がソース電極となって飽和領域で動作する。これにより、駆動トランジスタ２２は、電源供給線３２から電流の供給を受けて有機ＥＬ素子２１を電流駆動にて発光駆動する。より具体的には、駆動トランジスタ２２は、飽和領域で動作することにより、保持容量２４に保持された信号電圧Ｖsigの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。
【００８２】
駆動トランジスタ２２は更に、電源電位ＤＳが第１電源電位Ｖccpから第２電源電位Ｖiniに切り替わったときには、一方の電極がソース電極、他方の電極がドレイン電極となってスイッチングトランジスタとして動作する。そして、駆動トランジスタ２２は、非導通状態になることで、有機ＥＬ素子２１への駆動電流の供給を停止し、有機ＥＬ素子２１を非発光状態にする。すなわち、駆動トランジスタ２２は、有機ＥＬ素子２１の発光／非発光を制御するトランジスタとしての機能をも併せ持っている。
【００８３】
この駆動トランジスタ２２のスイッチング動作により、有機ＥＬ素子２１が非発光状態となる期間（非発光期間）を設け、有機ＥＬ素子２１の発光期間と非発光期間の割合（デューティ）を制御することができる。このデューティ制御により、１表示フレーム期間に亘って画素が発光することに伴う残像ボケを低減できるために、特に動画の画品位をより優れたものとすることができる。
【００８４】
電源供給走査回路５０から電源供給線３２を通して選択的に供給される第１，第２電源電位Ｖccp，Ｖiniのうち、第１電源電位Ｖccpは有機ＥＬ素子２１を発光駆動する駆動電流を駆動トランジスタ２２に供給するための電源電位である。また、第２電源電位Ｖiniは、有機ＥＬ素子２１に対して逆バイアスを掛けるための電源電位である。この第２電源電位Ｖiniは、基準電圧Ｖofsよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶthとするときＶofs−Ｖthよりも低い電位、好ましくは、Ｖofs−Ｖthよりも十分に低い電位に設定される。
【００８５】
［２−２．基本的な回路動作］
続いて、上記構成の有機ＥＬ表示装置１０の基本的な回路動作について、図１１のタイミング波形図を基に図１２及び図１３の動作説明図を用いて説明する。尚、図１２及び図１３の動作説明図では、図面の簡略化のために、書込みトランジスタ２３をスイッチのシンボルで図示している。
【００８６】
図１１のタイミング波形図には、走査線３１の電位（書込み走査信号）ＷＳ、電源供給線３２の電位（電源電位）ＤＳ、信号線３３の電位（Ｖsig／Ｖofs）、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsのそれぞれの変化を示している。また、駆動トランジスタ２２のゲート電位Ｖgの波形を一点鎖線で示し、ソース電位Ｖsの波形を点線で示すことで、両者を識別できるようにしている。
【００８７】
（前表示フレームの発光期間）
図１１のタイミング波形図において、時刻ｔ11以前は、前の表示フレームにおける有機ＥＬ素子２１の発光期間となる。この前表示フレームの発光期間では、電源供給線３２の電位ＤＳが第１電源電位（以下、「高電位」と記述する）Ｖccpにあり、また、書込みトランジスタ２３が非導通状態にある。
【００８８】
このとき、駆動トランジスタ２２は飽和領域で動作するように設計されている。これにより、図１２（Ａ）に示すように、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに応じた駆動電流（ドレイン−ソース間電流）Ｉdsが、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に供給される。これにより、有機ＥＬ素子２１が駆動電流Ｉdsの電流値に応じた輝度で発光する。
【００８９】
（閾値補正準備期間）
時刻ｔ11になると、線順次走査の新しい表示フレーム（現表示フレーム）に入る。そして、図１２（Ｂ）に示すように、電源供給線３２の電位ＤＳが高電位Ｖccpから、信号線３３の基準電圧Ｖofsに対してＶofs−Ｖthよりも十分に低い第２電源電位（以下、「低電位」と記述する）Ｖiniに切り替わる。
【００９０】
ここで、有機ＥＬ素子２１の閾値電圧をＶthel、共通電源供給線３４の電位（カソード電位）をＶcathとする。このとき、低電位ＶiniをＶini＜Ｖthel＋Ｖcathとすると、駆動トランジスタ２２のソース電位Ｖsが低電位Ｖiniにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。
【００９１】
次に、時刻ｔ12で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図１２（Ｃ）に示すように、書込みトランジスタ２３が導通状態となる。このとき、信号出力回路６０から信号線３３に対して基準電圧Ｖofsが供給された状態にあるために、駆動トランジスタ２２のゲート電位Ｖgが基準電圧Ｖofsになる。また、駆動トランジスタ２２のソース電位Ｖsは、基準電圧Ｖofsよりも十分に低い電位Ｖiniにある。
【００９２】
このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶofs−Ｖiniとなる。ここで、Ｖofs−Ｖiniが駆動トランジスタ２２の閾値電圧Ｖthよりも大きくないと、後述する閾値補正処理を行うことができないために、Ｖofs−Ｖini＞Ｖthなる電位関係に設定することが必要となる。
【００９３】
このように、駆動トランジスタ２２のゲート電位Ｖgを基準電位Ｖofsに固定し、かつ、ソース電位Ｖsを低電位Ｖiniに固定して（確定させて）初期化する処理が、後述する閾値補正処理（閾値補正動作）を行う前の準備（閾値補正準備）の処理である。従って、基準電位Ｖofs及び低電位Ｖiniが、駆動トランジスタ２２のゲート電位Ｖg及びソース電位Ｖsの各初期化電位となる。
【００９４】
（閾値補正期間）
続いて、時刻ｔ13で、図１２（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖiniから高電位Ｖccpに切り替わると、駆動トランジスタ２２のゲート電位Ｖgが基準電位Ｖofsに保たれた状態で閾値補正処理が開始される。すなわち、ゲート電位Ｖgから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けて駆動トランジスタ２２のソース電位Ｖsが上昇を開始する。
【００９５】
ここでは、便宜上、駆動トランジスタ２２のゲート電位Ｖgの初期化電位Ｖofsを基準とし、当該初期化電位Ｖofsから駆動トランジスタ２２の閾値電圧Ｖthを減じた電位に向けてソース電位Ｖsを変化させる処理を閾値補正処理と呼んでいる。この閾値補正処理が進むと、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに収束する。この閾値電圧Ｖthに相当する電圧は保持容量２４に保持される。
【００９６】
尚、閾値補正処理を行う期間（閾値補正期間）において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖcathを設定しておくこととする。
【００９７】
次に、時刻ｔ14で走査線３１の電位ＷＳが低電位側に遷移することで、図１３（Ａ）に示すように、書込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲート電極が信号線３３から電気的に切り離されることによってフローティング状態になる。しかし、ゲート−ソース間電圧Ｖgsが駆動トランジスタ２２の閾値電圧Ｖthに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。従って、駆動トランジスタ２２にドレイン−ソース間電流Ｉdsは流れない。
【００９８】
（信号書込み＆移動度補正期間）
次に、時刻ｔ15で、図１３（Ｂ）に示すように、信号線３３の電位が基準電位Ｖofsから映像信号の信号電圧Ｖsigに切り替わる。続いて、時刻ｔ16で、走査線３１の電位ＷＳが高電位側に遷移することで、図１３（Ｃ）に示すように、書込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖsigをサンプリングして画素２０内に書き込む。
【００９９】
この書込みトランジスタ２３による信号電圧Ｖsigの書込みにより、駆動トランジスタ２２のゲート電位Ｖgが信号電圧Ｖsigとなる。そして、映像信号の信号電圧Ｖsigによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖthが保持容量２４に保持された閾値電圧Ｖthに相当する電圧と相殺される。この閾値キャンセルの原理の詳細については後述する。
【０１００】
このとき、有機ＥＬ素子２１はカットオフ状態（ハイインピーダンス状態）にある。従って、映像信号の信号電圧Ｖsigに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）は、有機ＥＬ素子２１の等価容量及び補助容量２５に流れ込み、これらの容量の充電が開始される。
【０１０１】
有機ＥＬ素子２１の等価容量及び補助容量２５が充電されることにより、駆動トランジスタ２２のソース電位Ｖsが時間の経過とともに上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきがキャンセルされており、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsは当該駆動トランジスタ２２の移動度μに依存したものとなる。尚、駆動トランジスタ２２の移動度μは、当該駆動トランジスタ２２のチャネルを構成する半導体薄膜の移動度である。
【０１０２】
ここで、映像信号の信号電圧Ｖsigに対する保持容量２４の保持電圧Ｖgsの比率、即ち、書込みゲインＧが１（理想値）であると仮定する。すると、駆動トランジスタ２２のソース電位ＶsがＶofs−Ｖth＋ΔＶの電位まで上昇することで、駆動トランジスタ２２のゲート‐ソース間電圧ＶgsはＶsig−Ｖofs＋Ｖth−ΔＶとなる。
【０１０３】
すなわち、駆動トランジスタ２２のソース電位Ｖsの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖsig−Ｖofs＋Ｖth）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、当該保持容量２４に対して負帰還がかけられることになる。従って、ソース電位Ｖsの上昇分ΔＶは負帰還の帰還量となる。
【０１０４】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート‐ソース間電圧Ｖgsに負帰還をかけることで、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsの移動度μに対する依存性を打ち消すことができる。この打ち消す処理が、駆動トランジスタ２２の移動度μの画素毎のばらつきを補正する移動度補正処理である。
【０１０５】
より具体的には、駆動トランジスタ２２のゲート電極に書き込まれる映像信号の信号振幅Ｖin（＝Ｖsig−Ｖofs）が高い程ドレイン−ソース間電流Ｉdsが大きくなるため、負帰還の帰還量ΔＶの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正処理が行われる。
【０１０６】
また、映像信号の信号振幅Ｖinを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるため、画素毎の移動度μのばらつきを取り除くことができる。従って、負帰還の帰還量ΔＶは、移動度補正処理の補正量とも言える。移動度補正の原理の詳細については後述する。
【０１０７】
（発光期間）
次に、時刻ｔ17で走査線３１の電位ＷＳが低電位側に遷移することで、図１３（Ｄ）に示すように、書込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は、信号線３３から電気的に切り離されるためにフローティング状態になる。
【０１０８】
ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖsの変動に連動してゲート電位Ｖgも変動する。このように、駆動トランジスタ２２のゲート電位Ｖgがソース電位Ｖsの変動に連動して変動する動作が、保持容量２４によるブートストラップ動作である。
【０１０９】
駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsが有機ＥＬ素子２１に流れ始めることにより、当該電流Ｉdsに応じて有機ＥＬ素子２１のアノード電位が上昇する。
【０１１０】
そして、有機ＥＬ素子２１のアノード電位がＶthel＋Ｖcathを越えると、有機ＥＬ素子２１に駆動電流が流れ始めるため有機ＥＬ素子２１が発光を開始する。また、有機ＥＬ素子２１のアノード電位の上昇は、即ち、駆動トランジスタ２２のソース電位Ｖsの上昇に他ならない。そして、駆動トランジスタ２２のソース電位Ｖsが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖgも連動して上昇する。
【０１１１】
このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖgの上昇量はソース電位Ｖsの上昇量に等しくなる。故に、発光期間中、駆動トランジスタ２２のゲート‐ソース間電圧Ｖgsは、Ｖsig−Ｖofs＋Ｖth−ΔＶで一定に保持される。そして、時刻ｔ18で信号線３３の電位が映像信号の信号電圧Ｖsigから基準電位Ｖofsに切り替わる。
【０１１２】
以上説明した一連の回路動作において、閾値補正準備、閾値補正、信号電圧Ｖsigの書込み（信号書込み）、及び、移動度補正の各処理動作は、１水平走査期間（１Ｈ）において実行される。また、信号書込み及び移動度補正の各処理動作は、時刻ｔ6−ｔ7の期間において並行して実行される。
【０１１３】
〔分割閾値補正〕
尚、ここでは、閾値補正処理を１回だけ実行する駆動法を採る場合を例に挙げて説明したが、この駆動法は一例に過ぎず、この駆動法に限られるものではない。例えば、閾値補正処理を移動度補正及び信号書込み処理と共に行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平走査期間に亘って分割して複数回閾値補正処理を実行する、所謂分割閾値補正を行う駆動法を採ることも可能である。
【０１１４】
この分割閾値補正の駆動法によれば、高精細化に伴う多画素化によって１水平走査期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平走査期間に亘って十分な時間を確保することができる。従って、１水平走査期間として割り当てられる時間が短くなっても、閾値補正処理を確実に実行できることになる。
【０１１５】
〔閾値キャンセルの原理〕
ここで、駆動トランジスタ２２の閾値キャンセル（即ち、閾値補正）の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉdsが供給される。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖgs−Ｖth）2           ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃoxは単位面積当たりのゲート容量である。
【０１１６】
図１４（Ａ）に、駆動トランジスタ２２のドレイン−ソース間電流Ｉds対ゲート−ソース間電圧Ｖgsの特性を示す。図１４（Ａ）の特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖthの画素毎のばらつきに対するキャンセル処理（補正処理）を行わないと、閾値電圧ＶthがＶth1のときに、ゲート−ソース間電圧Ｖgsに対応するドレイン−ソース間電流ＩdsがＩds1になる。
【０１１７】
これに対して、閾値電圧ＶthがＶth2（Ｖth2＞Ｖth1）のとき、同じゲート−ソース間電圧Ｖgsに対応するドレイン−ソース間電流ＩdsがＩds2（Ｉds2＜Ｉds1）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖthが変動すると、ゲート−ソース間電圧Ｖgsが一定であってもドレイン−ソース間電流Ｉdsが変動する。
【０１１８】
一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶgsはＶsig−Ｖofs＋Ｖth−ΔＶである。従って、これを式（１）に代入すると、ドレイン−ソース間電流Ｉdsは、次式（２）で表される。
Ｉds＝（１／２）・μ（Ｗ／Ｌ）Ｃox（Ｖsig−Ｖofs−ΔＶ）2     ……（２）
【０１１９】
すなわち、駆動トランジスタ２２の閾値電圧Ｖthの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉdsは、駆動トランジスタ２２の閾値電圧Ｖthに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化等により、駆動トランジスタ２２の閾値電圧Ｖthが画素毎に変動したとしても、ドレイン−ソース間電流Ｉdsが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。
【０１２０】
〔移動度補正の原理〕
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図１４（Ｂ）に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。
【０１２１】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、駆動トランジスタ２２のゲート電極に例えば両画素Ａ，Ｂに同レベルの信号振幅Ｖin（＝Ｖsig−Ｖofs）を書き込んだ場合を考える。この場合、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉds1′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉds2′との間には大きな差が生じてしまう。このように、移動度μの画素毎のばらつきに起因してドレイン−ソース間電流Ｉdsに画素間で大きな差が生じると、画面のユニフォーミティ（一様性）が損なわれる。
【０１２２】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉdsが大きくなる。従って、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図１４（Ｂ）に示すように、移動度μの大きな画素Ａの帰還量ΔＶ1は、移動度の小さな画素Ｂの帰還量ΔＶ2に比べて大きい。
【０１２３】
そこで、移動度補正処理によって駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶでゲート−ソース間電圧Ｖgsに負帰還をかけることにより、移動度μが大きいほど負帰還が大きくかかることになる。その結果、移動度μの画素毎のばらつきを抑制することができる。
【０１２４】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ1の補正をかけると、ドレイン−ソース間電流ＩdsはＩds1′からＩds1まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ2は小さいために、ドレイン−ソース間電流ＩdsはＩds2′からＩds2までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉds1と画素Ｂのドレイン−ソース間電流Ｉds2とはほぼ等しくなるために、移動度μの画素毎のばらつきが補正される。
【０１２５】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ1は移動度μの小さい画素Ｂの帰還量ΔＶ2に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉdsの減少量が大きくなる。
【０１２６】
従って、駆動トランジスタ２２のドレイン−ソース間電流Ｉdsに応じた帰還量ΔＶで、ゲート−ソース間電圧Ｖgsに負帰還をかけることで、移動度μの異なる画素のドレイン−ソース間電流Ｉdsの電流値が均一化される。その結果、移動度μの画素毎のばらつきを補正することができる。すなわち、駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉds）に応じた帰還量（補正量）ΔＶで、駆動トランジスタ２２のゲート−ソース間電圧Ｖgsに対して、即ち、保持容量２４に対して負帰還をかける処理が移動度補正処理となる。
【０１２７】
［２−３．駆動回路部の構成例］
ここで、画素アレイ部３０の周辺に配置される回路部、即ち、画素アレイ部３０の各画素２０を駆動する駆動回路部の構成例について説明する。
【０１２８】
（Ａ．書込み走査回路）
先ず、駆動回路部として、画素アレイ部３０の各画素２０への信号電圧Ｖsig／基準電位Ｖofsの書込みに際し、各画素２０を行単位で順次選択走査する書込み走査回路４０を例に挙げて説明する。
【０１２９】
図１５は、書込み走査回路４０の構成例についての説明図である。図１５において、（Ａ）は書込み走査回路４０の構成の一例を示し、（Ｂ）は書込み走査回路４０を構成するシフトレジスタの回路例を示している。
【０１３０】
図１５（Ａ）において、書込み走査回路４０は、基本的に、図示せぬクロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ回路４１を主要部として構成されている。また、書込み走査回路４０は、画素アレイ部３０の各行に対応して、シフトレジスタ回路４１の各転送段（単位回路）…，４１i，４１i+1，…毎にバッファ回路…，４２i，４２i+1，…を備えている。
【０１３１】
ここでは、シフトレジスタ回路４１として、ｉ行目、ｉ＋１行目の２段分の転送段４１i，４１i+1が縦続接続された構成を図示しているが、実際には、画素アレイ部３０の行数分の転送段４１1〜４１mが縦続接続されることになる。シフトレジスタ回路４１の各転送段、例えばｉ行目の転送段４１iは、シフトレジスタ（ＳＲ）４１１、インバータ（ＩＮＶ）４１２、シフトレジスタ４１３、及び、インバータ４１４が縦続接続されて単位回路を構成している。
【０１３２】
インバータ４１２，４１４の具体的な回路例については後述する。シフトレジスタ４１３は、図１５（Ｂ）に示すように、クロックパルスｃｋで動作するトランジスタＱ1、クロックパルスｘｃｋで動作するトランジスタＱ2、及び、容量ｃ1によって構成されている。尚、シフトレジスタ４１３の出力端とインバータ４１４の入力端との間には寄生容量Ｃ2が介在する。
【０１３３】
再び図１５（Ａ）において。バッファ回路４２iは、インバータ４２１、論理回路４２２、及び、インバータ４２３が縦続接続された構成となっている。このように、シフトレジスタ回路４１の各転送段４１i，４１i+1や、バッファ回路４２（４２i，４２i+1）は、インバータ回路を用いて構成されている。
【０１３４】
（Ｂ．片チャネルトランジスタのインバータ回路）
ところで、書込み走査回路４０等の駆動回路部の作製に当っては、当該駆動回路部を片チャネル（Ｎチャネルのみ、または、Ｐチャネルのみ）のトランジスタを用いて構成すれば、両チャネルのトランジスタを用いて構成する場合に比べて製造コストを低減できる。従って、有機ＥＬ表示装置１０の低コスト化を図るには、例えば書込み走査回路４０において、シフトレジスタ回路４１やバッファ回路４２を構成するインバータ回路を、片チャネルのトランジスタを用いて構成するのが好ましい。
【０１３５】
そして、インバータ回路を片チャネルのトランジスタを用いて構成する場合、インバータ回路の回路動作を確実なものにするために、片チャネルのトランジスタと容量素子との組み合わせによる回路構成が採られる。以下に、例えばシフトレジスタ回路４１を構成するインバータ４１２，４１４として用いる、片チャネルのトランジスタと容量素子との組み合わせからなるインバータ回路について説明する。
【０１３６】
《回路構成》
図１６は、片チャネルのトランジスタと容量素子との組み合わせからなるインバータ回路についての説明図であり、（Ａ）は回路構成の一例を示し、（Ｂ）は入力パルス信号ＩＮＶin及び出力パルス信号ＩＮＶoutの各波形を示している。
【０１３７】
本回路例に係るインバータ回路９０は、入力端子９１を介して入力されるパルス信号ＩＮＶinをほぼ反転させ、パルス信号ＩＮＶinと逆相のパルス信号ＩＮＶoutとして出力端子９２から出力する。このインバータ回路９０においては、電源電圧として、正側については、例えば４つの電源電圧Ｖcc1，Ｖcc2，Ｖcc3，Ｖcc4を用い、負側については、例えば４つの電源電圧Ｖss1，Ｖss2，Ｖss3，Ｖss4を用いている。但し、ここで示した電源電圧は一例であって、これに限られるものではなく、もっと少ない数の電源電圧であっても良いし、正側、負側それぞれ１種類の電源電圧とすることも可能である。
【０１３８】
インバータ回路９０は、例えば、７つのトランジスタＴｒ1〜Ｔｒ7、５つの容量素子Ｃ1〜Ｃ5、及び、遅延回路９３を有する回路構成となっている。７つのトランジスタＴｒ1〜Ｔｒ7は、互いに同一チャネル（片チャネル）、例えばＮチャネルのＭＯＳ（Metal Oxide Semiconductor：金属酸化膜半導体）型の薄膜トランジスタ（ＴＦＴ）である。ここでは、トランジスタＴｒ1〜Ｔｒ7として、Ｎチャネルのみのトランジスタを用いるとしたが、Ｐチャネルのみのトランジスタを用いることも可能である。
【０１３９】
トランジスタＴｒ1は、ドレイン電極が正側電源電圧Ｖcc2の電源線Ｌ12に接続され、ソース電極がノードＮ1に接続され、入力端子９１を介して入力される入力電圧（パルス信号ＩＮＶin）に応じた電圧をゲート入力とする。トランジスタＴｒ2は、ドレイン電極が正側電源電圧Ｖcc3の電源線Ｌ13に接続され、ソース電極がノードＮ2に接続され、ゲート電極がノードＮ1に接続されている。トランジスタＴｒ3は、ドレイン電極が正側電源電圧Ｖcc4の電源線Ｌ14に接続され、ソース電極が出力端子９２に接続され、ゲート電極がノードＮ2に接続されている。
【０１４０】
遅延回路９３は、例えば、互いに並列に接続された２つのトランジスタＴｒ91，Ｔｒ92によって構成されている。２つのトランジスタＴｒ91，Ｔｒ92は、当然のことながら、トランジスタＴｒ1〜Ｔｒ7と同じ、ＮチャネルのＭＯＳトランジスタである。トランジスタＴｒ91，Ｔｒ92の共通接続された一方の電極（ソース電極／ドレイン電極）は遅延回路９３の回路入力端となり、他方の電極（ドレイン電極／ソース電極）は遅延回路９３の回路出力端となる。
【０１４１】
この遅延回路９３において、回路入力端は入力端子９１に接続されている。トランジスタＴｒ91のゲート電極も入力端子９１に接続されている。トランジスタＴｒ92のゲート電極は、正側電源電圧Ｖcc1の電源線Ｌ11に接続されている。
【０１４２】
トランジスタＴｒ4は、ドレイン電極がトランジスタＴｒ1のゲート電極に接続され、ソース電極が負側電源電圧Ｖss1の電源線Ｌ21に接続され、ゲート電極が遅延回路９３の回路出力端に接続されている。トランジスタＴｒ5は、ドレイン電極がノードＮ1に接続され、ソース電極が負側電源電圧Ｖss2の電源線Ｌ22に接続されている。すなわち、トランジスタＴｒ5は、トランジスタＴｒ1に対して直列に接続され、ゲート電極が入力端子９１に接続されている。
【０１４３】
トランジスタＴｒ6は、ドレイン電極がノードＮ2に接続され、ソース電極が負側電源電圧Ｖss3の電源線Ｌ23に接続されている。すなわち、トランジスタＴｒ6は、トランジスタＴｒ2に対して直列に接続され、ゲート電極が入力端子９１に接続されている。トランジスタＴｒ7は、ドレイン電極が出力端子９２に接続され、ソース電極が負側電源電圧Ｖss4の電源線Ｌ24に接続され、ゲート電極が入力端子９１に接続されている。
【０１４４】
容量素子Ｃ1は、一方の電極がトランジスタＴｒ1のゲート電極に接続され、他方の電極がノードＮ1に接続されている。すなわち、容量素子Ｃ1はトランジスタＴｒ1のゲート−ソース間に接続されている。容量素子Ｃ2は、一方の電極がノードＮ1に接続され、他方の電極が入力端子９１に接続されている。ノードＮ1は、トランジスタＴｒ1及びトランジスタＴｒ5の共通接続ノードでもある。
【０１４５】
容量素子Ｃ3は、一方の電極がトランジスタＴｒ2のゲート電極に接続され、他方の電極がノードＮ2に接続されている。容量素子Ｃ4は、一方の電極がトランジスタＴｒ3のゲート電極に接続され、他方の電極が出力端子９２に接続されている。容量素子Ｃ5は、一方の電極がトランジスタＴｒ4のゲート電極に接続され、他方の電極が負側電源電圧Ｖss1の電源線Ｌ21に接続されている。
【０１４６】
ここで、トランジスタＴｒ91，Ｔｒ92によって構成された遅延回路９３は、入力端子９１とトランジスタＴｒ4のゲート電極とをつなぐ高抵抗素子の役割を持っている。これにより、入力端子９１を介して入力されるパルス信号ＩＮＶinが遅延回路９３を通過することで、パルス信号ＩＮＶinの電位の変化が時間的に遅れてトランジスタＴｒ4のゲート電極に伝わる。遅延回路９３の遅延量については、正側電源電圧Ｖcc1の電圧値及び容量素子Ｃ5の容量値を変えることによってコントロールすることができる。
【０１４７】
トランジスタＴｒ1は、容量素子Ｃ1の端子間電圧に応じて、正側電源電圧Ｖcc2の電源線Ｌ12とノードＮ1との間を電気的に接続したり、切断したりする。トランジスタＴｒ2は、ノードＮ1の電位とノードＮ2の電位との電位差、即ち、容量素子Ｃ3の両端間電圧に応じて、正側電源電圧Ｖcc3の電源線Ｌ13とノードＮ2との間を電気的に接続したり、切断したりする。トランジスタＴｒ3は、ノードＮ2の電位と出力端子９２の電位との電位差、即ち、容量素子Ｃ4の両端間電圧に応じて、正側電源電圧Ｖcc4の電源線Ｌ14と出力端子９２との間を電気的に接続したり、切断したりする。
【０１４８】
トランジスタＴｒ4は、遅延回路９３の出力端の電位と負側電源電圧Ｖss1との電位差、即ち、容量素子Ｃ5の端子間電圧に応じて、トランジスタＴｒ1のゲート電極と負側電源電圧Ｖss1の電源線Ｌ21との間を電気的に接続したり、切断したりする。トランジスタＴｒ5は、入力端子９１の電位と負側電源電圧Ｖss2との電位差に応じて、ノードＮ1と負側電源電圧Ｖss2の電源線Ｌ22との間を電気的に接続したり、切断したりする。トランジスタＴｒ6は、入力端子９１の電位と負側電源電圧Ｖss3との電位差に応じて、ノードＮ2と負側電源電圧Ｖss3の電源線Ｌ23との間を電気的に接続したり、切断したりする。トランジスタＴｒ7は、入力端子９１の電位と負側電源電圧Ｖss4との電位差に応じて、出力端子９２と負側電源電圧Ｖss4の電源線Ｌ24との間を電気的に接続したり、切断したりする。
【０１４９】
《回路動作》
次に、上記構成のインバータ回路９０において、入力端子９１を介して入力されるパルス信号ＩＮＶinがアクティブ状態（高電位状態）になったとき、及び、非アクティブ状態（低電位状態）になったときの回路動作について説明する。
【０１５０】
・パルス信号ＩＮＶinがアクティブ状態になったとき
パルス信号ＩＮＶinがアクティブ状態になると、トランジスタＴｒ7のゲート電位が高電位状態になり、トランジスタＴｒ7が導通状態になるために、出力端子９２からは負側電源電圧Ｖss4がパルス信号ＩＮＶoutの低電位として導出される。このとき同時に、トランジスタＴｒ5，Ｔｒ6も導通状態になるために、ノードＮ1，Ｎ2の電位はそれぞれ負側電源電位Ｖss2,Ｖss3に固定される。
【０１５１】
これにより、トランジスタＴｒ2，Ｔｒ3が共に非導通状態になる。また、トランジスタＴｒ4が遅延回路９３の遅延出力に応答して導通状態になるため、トランジスタＴｒ1のゲート電位が負側電源電圧Ｖss1に固定される。これにより、トランジスタＴｒ1も非導通状態になる。すなわち、パルス信号ＩＮＶinがアクティブ状態になったときは、正側のトランジスタＴｒ1，Ｔｒ2，Ｔｒ3が全て非導通状態になる。
【０１５２】
・パルス信号ＩＮＶinが非アクティブ状態になったとき
パルス信号ＩＮＶinが非アクティブ状態になると、これと同時に、負電位側のトランジスタＴｒ5，Ｔｒ6，Ｔｒ7が全て非導通状態になる。加えて、パルス信号ＩＮＶinが高電位から低電位に遷移するときの変動量に応じた、容量素子Ｃ2の容量カップリングによってノードＮ1の電位、即ち、トランジスタＴｒ2のゲート電位が降下する。
【０１５３】
この容量カップリングによる電位降下の瞬間には、遅延回路９３による遅延によってトランジスタＴｒ4のゲート電位は高電位の状態を保っているために、トランジスタＴｒ1のゲート電位が負側電源電圧Ｖss1の状態にある。従って、トランジスタＴｒ1のゲート−ソース間電圧ＶgsがノードＮ1の電位降下に伴って大きくなり、閾値電圧を超えることによってトランジスタＴｒ1が導通状態になる。これにより、ノードＮ1の電位が正側電源電圧Ｖcc1へと上昇する。
【０１５４】
すると、トランジスタＴｒ2のゲート−ソース間電圧Ｖgsも大きくなるためトランジスタＴｒ2も導通状態になる。これにより、ノードＮ2の電位が正側電源電圧Ｖcc2へと上昇し、トランジスタＴｒ3のゲート−ソース間電圧Ｖgsも大きくなるため、トランジスタＴｒ2に続いてトランジスタＴｒ3も導通状態になる。そして、トランジスタＴｒ3が導通状態になることで、出力端子９２からは正側電源電圧Ｖcc4がパルス信号ＩＮＶoutの正電位して導出される。
【０１５５】
ここで、容量素子Ｃ2の容量カップリングによるトランジスタＴｒ2のゲート電位の降下によってトランジスタＴｒ1をより迅速に導通状態に移行させるには、容量素子Ｃ2の容量値をある程度大きく設定すると良い。そして、トランジスタＴｒ1が迅速に導通状態に移行することで、パルス信号ＩＮＶoutの遷移タイミング（立ち上がり／立ち下がりのタイミング）をより正確に確定できる。
【０１５６】
パルス信号ＩＮＶoutの遷移タイミングは、当該パルス信号ＩＮＶoutのパルス幅を決める。そして、駆動回路部が書込み走査回路４０の場合には、パルス信号ＩＮＶoutは書込み走査信号ＷＳを生成する基準の信号として用いられる。従って、パルス信号ＩＮＶoutのパルス幅は、書込み走査信号ＷＳのパルス幅を決める基準となり、先述した移動度補正処理の動作時間、即ち、移動度補正時間を決める基準となる。
【０１５７】
ここで、最適な移動度補正時間が長いときと短いときで書込み走査信号ＷＳのパルス幅に同じ量（時間）のばらつきがあっても、最適な移動度補正時間が短いときの書込み走査信号ＷＳのパルス幅のばらつきは相対的に大きくなってしまう。そして、書込み走査信号ＷＳのパルス幅のばらつきが輝度ばらつきとなって画質を悪化させる一因となる。このような観点からも、容量素子Ｃ2の容量値を大きく設定し、トランジスタＴｒ1をより迅速に導通状態に移行させることによって、移動度補正時間を決める基準となるパルス信号ＩＮＶoutの遷移タイミングをより正確に確定することが重要になる。
【０１５８】
上述した回路動作の説明から明らかなように、片チャネルのトランジスタによって構成されるインバータ回路９０においては、回路動作を確実なものにするためには、特に、容量カップリングによってノードＮ1の電位を降下させる容量素子Ｃ2が不可欠となる。また、容量素子Ｃ2以外にも、トランジスタＴｒ1，Ｔｒ2，Ｔｒ3のゲート−ソース間電圧Ｖgsを保持するための容量素子Ｃ1、容量素子Ｃ2及び容量素子Ｃ4も必要である。これらの容量素子Ｃ1〜Ｃ4は、両チャネルのトランジスタによって構成されるインバータ回路では不要なものである。
【０１５９】
以上説明した、片チャネルのトランジスタと容量素子との組合せからなるインバータ回路９０は、図１５（Ａ）に示す書込み走査回路４０のシフトレジスタ回路４１を構成するインバータ４１２，４１４の他に、バッファ回路４２を構成するインバータ４２１，４２３等として用いることができる。電源供給走査回路５０も基本的に書込み走査回路４０と同様の構成となることから、インバータ回路９０は、電源供給走査回路５０を構成するインバータとしても用いることができる。
【０１６０】
（Ｃ．信号出力回路）
次に、駆動回路部として、書込み走査回路４０によって選択走査された画素行の各画素２０に対して、輝度情報に応じた信号電圧Ｖsig／基準電位Ｖofsを選択的に出力する信号出力回路６０を例に挙げて説明する。
【０１６１】
図１７は、信号出力回路６０の構成の一例を示す回路図である。本例に係る信号出力回路６０は、１本のデータ線を通して時系列に供給される映像信号ＤＡＴＡを、複数の画素列を単位として時分割で供給する時分割駆動方式（セレクタ方式）を採用している。ここでは一例として、例えばＲＧＢの映像信号ＤＡＴＡをＲＧＢに対応した３本の画素列（信号線）を単位として時分割で供給する時分割駆動方式を例に挙げる。
【０１６２】
図１７において、Ｒの信号線３３i-1の一端には２個の選択スイッチ６１R，６２Rの各出力端が共通に接続されている。Ｇ信号の線３３iの一端には２個の選択スイッチ６１G，６２Gの各出力端が共通に接続されている。Ｂの信号線３３i+1の一端には２個の選択スイッチ６１B，６２Bの各出力端が共通に接続されている。
【０１６３】
選択スイッチ６１R，６１G，６１B及び選択スイッチ６２R，６２G，６２Bは、例えば、ＮｃｈＭＯＳトランジスタによって構成されている。但し、選択スイッチ６１R，６１G，６１B及び選択スイッチ６２R，６２G，６２Bについては、ＰｃｈＭＯＳトランジスタからなる構成や、ＮｃｈＭＯＳトランジスタとＰｃｈＭＯＳトランジスタとが並列接続されてなる構成とすることも可能である。
【０１６４】
映像信号ＤＡＴＡは、ＲＧＢの各信号電圧が例えばＲＧＢの順に供給される時系列の信号であり、図示せぬドライバＩＣ（信号生成部）からデータ線６３を通して選択スイッチ６１R，６１G，６１Bの各入力端に共通に与えられる。基準電位Ｖofsは、図示せぬ基準電位生成部から信号線６４5を通して選択スイッチ６２R，６２G，６２Bの各入力端に共通に与えられる。
【０１６５】
選択スイッチ６１R，６１G，６１Bの各ゲートは、制御線６４1，６４2，６４3にそれぞれ接続されている。選択スイッチ６２R，６２G，６２Bの各ゲートは、制御線６４4に共通に接続されている。制御線６４1，６４2，６４3，６４4には、図示せぬタイミング発生部からスイッチ制御信号ＳＥＬR，ＳＥＬG，ＳＥＬB，ＧＡＴＥofsが与えられる。
【０１６６】
スイッチ制御信号ＳＥＬRは、時系列の信号のうちＲの信号電圧に同期してアクティブ（本例では、高レベル）となる。スイッチ制御信号ＳＥＬGは、時系列の信号のうちＧの信号電圧に同期してアクティブとなる。スイッチ制御信号ＳＥＬBは、時系列の信号のうちＢの信号電圧に同期してアクティブとなる。スイッチ制御信号ＧＡＴＥofsは、先述した基準電位Ｖofsの書込みタイミングでアクティブとなる。
【０１６７】
上記の構成において、選択スイッチ６１Rは、スイッチ制御信号ＳＥＬRに応答して導通状態になることで、Ｒの信号電圧を選択して信号線３３i-1に出力する。選択スイッチ６１Gは、スイッチ制御信号ＳＥＬGに応答して導通状態になることで、Ｇの信号電圧を選択して信号線３３iに出力する。選択スイッチ６１Bは、スイッチ制御信号ＳＥＬBに応答して導通状態になることで、Ｂの信号電圧を選択して信号線３３i+1に出力する。選択スイッチ６２R，６２G，６２Bは、スイッチ制御信号ＧＡＴＥofsに応答して導通状態になることで、基準電位Ｖofsを選択して信号線３３i-1，３３i，３３i+1に出力する。
【０１６８】
以上説明した本適用例に係る有機ＥＬ表示装置１０Aにおいて、書込み走査回路４０、電源供給走査回路５０、及び、信号出力回路６０が、先述した実施形態に係る表示装置１０における周辺駆動部８０A〜８０C（図１、図４、図７を参照）に相当する。そして、例えば図７において、周辺駆動部８０A〜８０Cと基板外部とを電気的に接続するのに、パッド部８４A，８４B、パッド群８４C、及び、パッド８４D，８４Eが用いられる。
【０１６９】
具体的には、図１８において、基板端部７０Bに搭載される周辺駆動部８０Aが書込み走査回路４０に、基板端部７０Cに搭載される周辺駆動部８０Bが電源供給走査回路５０に、基板端部７０Dに搭載される周辺駆動部８０Cが信号出力回路６０にそれぞれ対応している。因みに、図１８は図７に対応する図面である。
【０１７０】
周辺駆動部８０Aである書込み走査回路４０は、基板端部７０Bの上端部７０B0に設けられたパッド部８４Aにて、例えばフレキシブル基板８７Aを介して基板外部と電気的に接続される。そして、書込み走査回路４０には、フレキシブル基板８７A及びパッド部８４Aを通して電源電圧、先述したクロックパルスｃｋやスタートパルスｓｐ等が基板外部から入力される。
【０１７１】
周辺駆動部８０Bである電源供給走査回路５０は、基板端部７０Cの上端部７０C0に設けられたパッド部８４Bにて、例えばフレキシブル基板８７Bを介して基板外部と電気的に接続される。そして、電源供給走査回路５０には書込み走査回路４０と同様に、フレキシブル基板８７B及びパッド部８４Bを通して電源電圧、先述したクロックパルスｃｋやスタートパルスｓｐ等が基板外部から入力される。
【０１７２】
周辺駆動部８０Cである信号出力回路６０は、基板端部７０Dに設けられたパッド部群８４Cにて、例えばフレキシブル基板群８７Cを介して基板外部に設けられた信号供給源であるドライバＩＣ８８と電気的に接続される。そして、信号出力回路６０には、ドライバＩＣ８８からフレキシブル基板群８７C及びパッド部群８４Cを通して映像信号の信号電圧Ｖsigが入力される。
【０１７３】
信号出力回路６０は更に、基板端部７０Dの両端部７０D1，７０D2に設けられたパッド部８４D，８４Eにて、例えばフレキシブル基板８７D，８７Eを介して基板外部と電気的に接続される。そして、信号出力回路６０には、フレキシブル基板８７D，８７E及びパッド部８４D，８４Eを通して、信号出力回路６０を制御する信号が基板外部から入力される。
【０１７４】
具体的には、図１７に示すように、信号出力回路６０が時分割駆動方式を採用しているものとすると、選択スイッチ６１R，６１G，６１B及び選択スイッチ６２R，６２G，６２Bを構成するトランジスタを制御するゲート制御信号が入力される。ここで、ゲート制御信号は、先述したスイッチ制御信号ＳＥＬR，ＳＥＬG，ＳＥＬB，ＧＡＴＥofsである。信号出力回路６０には、ゲート制御信号以外にも基準電位Ｖofsが、フレキシブル基板８７D，８７E及びパッド部８４D，８４Eを通して基板外部から入力される。
【０１７５】
ここで、周辺駆動部８０Cが特に信号出力回路６０の場合は、画素アレイ部３０の画素列毎に映像信号を基板外部から取り込むパット部群８４Cが、画素アレイ部３０の水平方向の幅に亘って、画素アレイ部３０の画素列にほぼ対応して基板端部７０Dの下端に設けられる。しかも、折り曲げ領域と信号出力回路６０との間の間隔が狭いため、この部分に周辺回路部の配線を引き回すことができない。
【０１７６】
このような理由から、ゲート制御信号（スイッチ制御信号ＳＥＬR，ＳＥＬG，ＳＥＬB，ＧＡＴＥofs）や基準電位Ｖofsを基板外部から取り込むためのパッド部を設けるためのスペースを基板端部７０Dに確保することができない。従って、信号出力回路６０に対してゲート制御信号や基準電位Ｖofsを基板外部から取り込むためのパッド部８４D，８４Eを、基板端部７０D上であって当該基板端部７０D内における折り曲げ部を越えた部位、即ち、両端部７０D1，７０D2に設けるようにする。換言すれば、基板端部７０Dの両端部７０D1，７０D2にパッド部８４D，８４Eを設けることで、折り曲げ領域と信号出力回路６０との間が狭くても、信号出力回路６０に対してゲート制御信号や基準電位Ｖofsを基板外部から確実に与えることができる。
【０１７７】
＜３．変形例＞
上記適用例では、走査回路部、即ち、書込み走査回路４０及び電源供給走査回路５０を表示パネル７０内に設ける、具体的には、基板端部７０B，７０Cに実装する構成を採る有機ＥＬ表示装置１０Aに適用した場合を例に挙げたが、本発明はこの適用例に限られるものではない。
【０１７８】
すなわち、図１９に示すように、書込み走査回路４０及び電源供給走査回路５０を内蔵させずに、外部ドライバを用いる構成を採る有機ＥＬ表示装置１０Bに対しても同様に適用可能である。この場合には、基板端部７０B，７０Cにパッド部群８４Ｆ，８４Ｇを配置し、これらパッド部群８４Ｆ，８４Ｇを介して画素アレイ部３０と基板外部とを電気的に接続するようにすれば良い。
【０１７９】
また、上記適用例では、画素２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。具体的には、本発明は、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子などの電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【０１８０】
＜４．電子機器＞
以上説明した本発明による表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。一例として、図２０〜図２４に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどの表示装置に適用することが可能である。
【０１８１】
このように、あらゆる分野の電子機器において、その表示装置として、本発明による表示装置を用いることができる。先述した実施形態の説明から明らかなように、本発明による表示装置は、画素アレイ部の各画素を駆動する周辺回路部の機能を制限することなく、表示パネルの更なる狭額縁化を図ることができる。従って、各種の電子機器において、その表示装置として、本発明による表示装置を用いることで、画質を維持しつつ表示装置のコンパクト化を図ることができる。
【０１８２】
本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタや保護膜などが設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。
【０１８３】
以下に、本発明が適用される電子機器の具体例について説明する。
【０１８４】
図２０は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作成される。
【０１８５】
図２１は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。
【０１８６】
図２２は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。
【０１８７】
図２３は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。
【０１８８】
図２４は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含んでいる。そして、ディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより本適用例に係る携帯電話機が作製される。
【符号の説明】
【０１８９】
１０…表示装置、１０A…有機ＥＬ表示装置、２０…画素、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書込みトランジスタ、２４…保持容量、３０…画素アレイ部、４０…書込み走査回路、５０…電源供給走査回路、６０…信号出力回路、７０…表示パネル、７０A…基板本体部、７０B，７０C，７０D…基板端部、７１…絶縁性基板、７２，７４…絶縁膜、７３…導電性基板、８１…配線部、８０（８０A，８０B，８０C）…周辺回路部、８５…折り曲げ領域（折り曲げ部）、８６（８６A，８６B，８６C，８６D）…水分浸入防止溝
【図１】
0005720222.tif 000002
【図２】
0005720222.tif 000003
【図３】
0005720222.tif 000004
【図４】
0005720222.tif 000005
【図５】
0005720222.tif 000006
【図６】
0005720222.tif 000007
【図７】
0005720222.tif 000008
【図８】
0005720222.tif 000009
【図９】
0005720222.tif 000010
【図１０】
0005720222.tif 000011
【図１１】
0005720222.tif 000012
【図１２】
0005720222.tif 000013
【図１３】
0005720222.tif 000014
【図１４】
0005720222.tif 000015
【図１５】
0005720222.tif 000016
【図１６】
0005720222.tif 000017
【図１７】
0005720222.tif 000018
【図１８】
0005720222.tif 000019
【図１９】
0005720222.tif 000020
【図２０】
0005720222.tif 000021
【図２１】
0005720222.tif 000022
【図２２】
0005720222.tif 000023
【図２３】
0005720222.tif 000024
【図２４】
0005720222.tif 000025