(57)【特許請求の範囲】
【請求項１】
チャネルを備える活性領域と、
前記活性領域と接触しているソース電極およびドレイン電極と、
前記ソース電極と前記ドレイン電極との間であって、前記活性領域上のゲートと、
複数のスペーサ層と、
複数のフィールドプレートと、
を備え、
前記複数のスペーサ層のうちの第１のスペーサ層は、前記ゲートと前記ドレイン電極および前記ソース電極との間の前記活性領域の表面の少なくとも一部分の上にあり、
前記複数のフィールドプレートのうちの第１のフィールドプレートは、前記ゲートから物理的に分離されており、かつ、前記第１のスペーサ層の上にあり、
前記複数のスペーサ層のうちの１以上の残りのスペーサ層および前記複数のフィールドプレートのうちの１以上の残りのフィールドプレートは、前記第１のスペーサ層および前記第１のフィールドプレートの上に交互にあり、前記複数のフィールドプレートのうちの第２のフィールドプレートは、前記ゲートを覆う面積が前記第１のフィールドプレートよりも大きく、
前記フィールドプレートのうちの最上部のフィールドプレートは、前記ソース電極に電気的に接続され、前記最上部のフィールドプレートは、前記ソース電極および前記ドレイン電極にオーバーラップしないように、前記ソース電極と前記ドレイン電極との間に広がっており、
前記複数のフィールドプレートのうちの前記最上部のフィールドプレートの下の前記フィールドプレートのそれぞれは、前記ゲートまたは前記ソース電極に電気的に接続されていることを特徴とするトランジスタ。
【請求項２】
前記第１のフィールドプレートは、前記複数のスペーサ層のうちの一つによって前記ゲートから物理的に分離されていることを特徴とする請求項１に記載のトランジスタ。
【請求項３】
前記第１のフィールドプレートは、前記第１のスペーサ層によって前記ゲートから物理的に分離されていることを特徴とする請求項１または請求項２に記載のトランジスタ。
【請求項４】
前記第１のフィールドプレートの底面全体が前記複数のスペーサ層うちの一つのスペーサ層上にあることを特徴とする請求項１〜請求項３のいずれか一項に記載のトランジスタ。
【請求項５】
前記第１のフィールドプレートは、積層方向において前記ゲートから分離されていることを特徴とする請求項１〜請求項４のいずれか一項に記載のトランジスタ。
【請求項６】
複数の半導体層と、
前記半導体層上のソースおよびドレイン電極と、
前記ソースおよびドレイン電極の間のゲートであって、前記半導体層上に直接設けられたゲートと、
第１のスペーサ層が、少なくとも部分的に、前記ゲート上、および、前記ゲートと前記ドレイン電極との間における活性領域の表面の少なくとも一部の上に設けられた、少なくとも２つのスペーサ層と、
第１のフィールドプレートが前記ゲートのエッジから前記ドレイン電極に向かって距離Ｌf延びている、少なくとも２つのフィールドプレートと、
を備え、前記少なくとも２つのフィールドプレートは、前記ゲートから物理的に分離されており、前記少なくとも２つのスペーサ層および前記少なくとも２つのフィールドプレートの残りが、前記第１のスペーサ層および前記第１のフィールドプレートの上に交互にあり、最外部のフィールドプレートは、少なくとも部分的に、前記第１のフィールドプレートにオーバーラップし、前記最外部のフィールドプレートは、前記ソースおよびドレイン電極にオーバーラップしないように、前記ソース電極と前記ドレイン電極との間に広がっていること
を特徴とするトランジスタ。
【請求項７】
前記最外部のフィールドプレートは、前記ソース電極に電気的に接続されており、前記最外部のフィールドプレート以外の前記フィールドプレートの少なくとも一つは、前記ゲートに電気的に接続されていること
を特徴とする請求項６に記載のトランジスタ。
【請求項８】
前記ゲートは、ガンマ形状であることを特徴とする請求項６または請求項７に記載のトランジスタ。
【請求項９】
複数の半導体層と、
前記半導体層上のソースおよびドレインと、
前記ソースおよびドレインの間のゲートであって、前記半導体層上に直接設けられたゲートと、
第１のスペーサ層が、前記ゲートと前記ドレインとの間の前記半導体層表面の少なくとも一部の上、または、前記ゲートと前記ソースとの間の前記半導体層表面の少なくとも一部の上に設けられた、複数のスペーサ層と、
前記ゲートから物理的に分離している複数のフィールドプレートであって、第１のフィールドプレートが前記ドレインに向かって延びるように形成され、最外部のフィールドプレートが、少なくとも部分的に、前記第１のフィールドプレートにオーバーラップしている、複数のフィールドプレートと、
を備え、前記最外部のフィールドプレートは、前記ソースおよびドレインにオーバーラップしないように、前記ソースと前記ドレインとの間に広がっていること
を特徴とするトランジスタ。
【請求項１０】
前記第１のフィールドプレートは、前記ゲートに電気的に接続され、前記最外部のフィールドプレートは、前記ソース電極に電気的に接続されていることを特徴とする請求項９に記載のトランジスタ。
【請求項１１】
ＩＩＩ族窒化物活性領域と、
ソースおよびドレイン電極と、
前記ソースおよびドレイン電極の間において前記活性領域上に設けられたゲートであって、前記ゲートの全長に沿って前記活性領域に直接接触するゲートと、
前記活性領域の上で交互にある複数のフィールドプレートおよび複数のスペーサ層であって、１番目のスペーサ層が、前記ゲートと前記ソースおよびドレイン電極との間において前記活性領域の表面に設けられ、１番目のフィールドプレートが、前記１番目のスペーサ層によって前記活性領域および前記ゲートから分離され、他のフィールドプレートが、残りの前記スペーサ層の一つによって夫々、下方に位置するフィールドプレートから分離され、最外部のフィールドプレートが、電気的に前記ソース電極に接続され、前記他のフィールドプレートの夫々が、電気的に前記ゲートまたは前記ソース電極に接続された前記複数のフィールドプレートおよび複数のスペーサ層と、
を備え、前記最外部のフィールドプレートが、前記ゲートの両側において前記ソースおよび前記ドレイン電極に向かって、前記ソースおよびレイン電極にオーバーラップしないように、前記１番目のフィールドプレート上で延びていること
を特徴とするトランジスタ。
【請求項１２】
前記スペーサ層の夫々の少なくとも一部は、前記スペーサ層の一つの下の表面と前記フィールドプレートの対応する一つとの間にあることを特徴とする請求項１１に記載のトランジスタ。
【請求項１３】
ＩＩＩ族窒化物活性領域と、
前記活性領域に接触するソースおよびドレイン電極と、
前記ソースおよびドレイン電極の間のゲートであって、前記ゲートの全長に沿って前記活性領域に直接接触するゲートと、
少なくとも２つのスペーサ層と、
前記ゲートから物理的に分離された少なくとも２つのフィールドプレートと、
を備え、
第１のスペーサ層が前記ゲートと前記ドレインおよびソース電極との間において前記活性領域の表面の実質的に全域上に設けられ、第１のフィールドプレートが第１のスペーサ層上に設けられ、残りのスペーサ層と残りのフィールドプレートとが前記第１のスペーサ層および前記第１のフィールドプレートの上で交互にあり、最外部のフィールドプレートが前記ソース電極に電気的に接続され、前記最外部のフィールドプレート下方の前記フィールドプレートの夫々が、前記ゲートまたはソース電極と電気的に接続され、
前記最外部のフィールドプレートは、前記第１のフィールドプレート上に広がっており、前記最外部のフィールドプレートは、前記ソースおよびドレイン電極にオーバーラップしないように、前記ソース電極と前記ドレイン電極との間に広がっていること
を特徴とするトランジスタ。
【請求項１４】
前記最外部のフィールドプレートは、前記ゲートのエッジを越えて、前記ソース電極および前記ドレイン電極に向かって広がっていることを特徴とする請求項１３記載のトランジスタ。
【請求項１５】
炭化ケイ素チャンネルを備える活性領域と、
前記活性領域に接触するソースおよびドレイン電極と、
前記ソースおよびドレイン電極の間のゲートであって、前記ゲートの全長に沿って前記活性領域上に直接設けられたゲートと、
複数のスペーサ層と、
複数のフィールドプレートと、
を備え、
１番目の前記フィールドプレートが１番目の前記スペーサ層上に設けられ、前記複数のスペーサ層および前記複数のフィールドプレートの残りが、前記１番目のスペーサ層および前記１番目のフィールドプレートの上方で交互にあり、最上部のフィールドプレートが前記ソース電極に電気的に接続され、前記最上部のフィールドプレート下方の前記フィールドプレートの夫々が前記ゲートまたはソース電極に電気的に接続され、前記１番目のスペーサ層が、前記ゲートと前記ソースおよびドレイン電極との間において前記活性領域の表面上に設けられており、前記最上部のフィールドプレートは、前記ソースおよびドレイン電極にオーバーラップしないように、前記ソース電極と前記ドレイン電極との間に広がっている
ことを特徴とするトランジスタ。
【請求項１６】
前記第１のフィールドプレートは、前記第１のスペーサ層上において接触し、前記ゲートから広がっていることを特徴とする請求項１５記載のトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２００４年５月１１日に出願した、Ｗｕ等に対する仮出願第６０／５７０，
５１８号の恩典を主張するものである。
本発明は、トランジスタに関し、より詳細には、フィールドプレートを利用したトラン
ジスタに関する。
【背景技術】
【０００２】
ＡｌＧａＮ／ＧａＮ半導体材料の製造における改善は、高周波数用途、高温用途、およ
び高電力用途のＨＥＭＴ（ｈｉｇｈ  ｅｌｅｃｔｒｏｎ  ｍｏｂｉｌｉｔｙ  ｔｒａｎｓ
ｉｓｔｏｒ）などのＡｌＧａＮ／ＧａＮトランジスタの開発の進歩を助長してきた。Ａｌ
ＧａＮ／ＧａＮは、大きなバンドギャップ、高いピーク電子速度値および飽和電子速度値
を有する（非特許文献１参照）。ＡｌＧａＮ／ＧａＮ  ＨＥＭＴはまた、１０１３ｃｍ−
２を超過する２ＤＥＧシート密度と、（２０１９ｃｍ２／Ｖｓまでの）比較的高い電子移
動度を有することも可能である（非特許文献２参照）。これらの特性により、ＡｌＧａＮ
／ＧａＮ  ＨＥＭＴは、ＲＦ周波数、マイクロ波周波数、およびミリメートル波周波数に
おいて、非常に高い電圧と高電力動作を実現することができるようになる。
【０００３】
ＡｌＧａＮ／ＧａＮ  ＨＥＭＴは、サファイア基板上に成長させられ、４．６Ｗ／ｍｍ
の電力密度と７．６Ｗの総電力が示された（非特許文献３参照）。さらに最近では、Ｓｉ
Ｃ上に成長させられたＡｌＧａＮ／ＧａＮ  ＨＥＭＴで、８ＧＨｚにおいて９．８Ｗ／ｍ
ｍの電力密度が示され（非特許文献４参照）、また９Ｇｈｚにおいて２２．９Ｗの総出力
電力が示された（非特許文献５参照）。
【０００４】
特許文献１には、バッファおよび基板上に成長されたＧａＮ／ＡｌＧａＮベースのＨＥ
ＭＴが開示されている。他のＡｌＧａＮ／ＧａＮ  ＨＥＭＴおよびＦＥＴ（ｆｉｅｌｄ  
ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）が、非特許文献６および非特許文献７参照に説明
されている。これらのデバイスの一部には、１００ギガヘルツもの利得帯域幅積（ｆＴ）
を示しているものもあり（非特許文献８参照）、またＸ−バンドにおいて１０Ｗ／ｍｍま
での高電力密度を示しているものもある（非特許文献９および非特許文献１０参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第５，１９２，９８７号明細書
【特許文献２】米国特許第６，５８６，７８１号明細書
【特許文献３】米国特許第５，２９０，３９３号明細書
【特許文献４】米国特許第５，６８６，７３８号明細書
【特許文献５】米国特許第５，３９３，９９３号明細書
【特許文献６】米国特許第５，５２３，５８９号明細書
【特許文献７】米国特許第５，７３９，５５４号明細書
【特許文献８】米国特許第６，３１６，７９３号明細書
【特許文献９】米国特許第６，５８６，７８１号明細書
【特許文献１０】米国特許第６，５４８，３３３号明細書
【特許文献１１】米国特許出願公開第２００２／０１６７０２３号明細書
【特許文献１２】米国特許出願公開第２００３／０００２００９２号明細書
【特許文献１３】米国特許第５，１９２，９８７号明細書
【特許文献１４】米国特許第５，２９６，３９５号明細書
【非特許文献】
【０００６】
【非特許文献１】B. Gelmont, K. Kim and M.Shur, “Monte Carlo Simulation of Electron Transport in Gallium Nitride," J. Appl. Phys. 74, (1993), pp. 1818-1821
【非特許文献２】R. Gaska et al., “Electron Transport in AlGaN-GaN Heterostructures Grown on 6H-SiC Substrates," Appl. Phys. Lett. 72, (1998), pp. 707-709
【非特許文献３】Y. F. Wu et al., “GaN-Based FETs for Microwave Power Amplification," IEICE Trans. Electron. E-82-C, (1999), pp. 1895-1905
【非特許文献４】Y. F. Wu et al., “Very-High Power Density AlGaN/GaN HEMTs,” IEEE Trans. Electron. Dev. 48, (2001), pp. 586-590
【非特許文献５】M. Micovic et al, “AlGaN/GaN Heterojunction Field Effect Transistors Grown by Nitrogen Plasma Assisted Molecular Beam Epitaxy," IEEE Trans. Electron. Dev. 48, (2001), pp. 591-596
【非特許文献６】Gaska et al., “High-Temperature Performance of AlGaN/GaN HFET's on SiC Substrates," IEEE Electron Device Letters, 18, (1997), pp. 492-494
【非特許文献７】Wu et al., “High Al-content AlGaN/GaN HEMTs With Very High Performance," IEDM-1999 Digest, pp. 925-927, Washington DC, Dec. 1999
【非特許文献８】Lu et al., “AlGaN/GaN HEMTs on SiC With Over 100 GHz ft and Low Microwave Noise," IEEE Transactions on Electron Devices, Vol. 48, No. 3, March 2001, pp. 581-585
【非特許文献９】Wu et al., “Bias-dependent Performance of High-Power AlGaN/GaNHEMTs," IEDM-2001, Washington DC, Dec. 2-6, 2001
【非特許文献１０】Wu et al., “High Al-Content AlGaN/GaN MODFETs for Ultrahigh Performance," IEEE Electron Device Letters 19, (1998), pp. 50-53
【非特許文献１１】S. Kamalkar and U.K.Mishra, “Very High Voltage AlGaN/GaN High Electron Mobility Transistors Using a Field Plate Deposited on a Stepped Insulator", Solid State Electronics 45, (2001), pp. 1645-1662
【発明の概要】
【発明が解決しようとする課題】
【０００７】
電子トラッピング、およびこの結果生ずるＤＣ特性とＲＦ特性との違いは、これらのデ
バイスの性能における制限要因である。窒化ケイ素（ＳｉＮ）パッシベーションをうまく
使用して、１０Ｇｈｚで１０Ｗ／ｍｍ以上の電力密度を有する高性能デバイスで生じるこ
のトラッピング問題が軽減されてきた。例えば、その全体が参照により本明細書に組み込
まれている特許文献２に、ＧａＮベースのトランジスタにおけるトラッピング効果を低減
する方法および構造が開示されている。しかし、これらの構造中に存在する高電界に起因
して、電荷トラッピングは、依然として問題になっている。
【０００８】
フィールドプレートを使用して、マイクロ波周波数におけるＧａＮベースのＨＥＭＴの
性能が高められてきた（非特許文献１１参照）。しかし、これらのアプローチは、トラン
ジスタのゲートに接続されたフィールドプレートであって、チャネルのドレイン側の上部
にあるものを伴った。これは、ドレインキャパシタンスに対する著しいフィールドプレー
トをもたらす可能性があり、また、ゲートに接続されているフィールドプレートにより、
デバイスに対して追加のゲート−ドレイン間キャパシタンス（Ｃｇｄ）が追加される。こ
れは、利得を低下させるだけでなく、入出力間の分離がより劣ることに起因した不安定性
をもたらす可能性もある。
【課題を解決するための手段】
【０００９】
本発明は、複数のフィールドプレートを有するトランジスタを提供し、複数のフィール
ドプレートのうち最上部のフィールドプレートは、ソース電極に電気的に接続され、中間
のフィールドプレートは、ソース電極またはゲート電極に接続されている。本発明による
トランジスタの一実施形態は、活性領域を備える。ソース電極およびドレイン電極は、活
性領域と接触して形成され、ゲートは、活性領域上のソース電極とドレイン領域との間に
形成される。複数のスペーサ層およびフィールドプレートが備えられ、スペーサ層のうち
第１のスペーサ層は、ゲート電極とドレインおよびソース電極との間の活性領域の表面の
少なくとも一部の上に存在しており、また、フィールドプレートのうちの第１のフィール
ドプレートは、スペーサ層のうちの第１のスペーサ層の上に存在する。残りのスペーサ層
およびフィールドプレートは、スペーサ層のうちの第１のスペーサ層およびフィールドプ
レートのうちの第１のフィールドプレートの上に交互に配置され、フィールドプレートの
うちの最上部のフィールドプレートは、ソース電極に電気的に接続され、この下のフィー
ルドプレートのそれぞれは、ゲート電極またはソース電極に電気的に接続されている。
【００１０】
本発明によるトランジスタの他の実施形態は、活性領域を備え、ソース電極とドレイン
電極が活性領域に接触している。ゲートが、ソース電極とドレイン電極との間に、活性領
域上に存在する。複数のフィールドプレートが、活性領域上に配置され、各フィールドプ
レートは、ゲートのエッジからこのドレイン電極に向かって延び、各フィールドプレート
は、活性領域から分離され、またフィールドプレートのうちの他のフィールドプレートか
ら分離される。フィールドプレートのうちの最上部のフィールドプレートは、ソース電極
に電気的に接続され、フィールドプレートのうちの他のフィールドプレートのそれぞれは
、ゲート電極またはソース電極に電気的に接続されている。
【００１１】
本発明のこれらおよび他のさらなる特徴および利点については、添付図面を参照すれば
以下の詳細な説明から当業者には明らかであろう。
【図面の簡単な説明】
【００１２】
【図１】本発明によるＨＥＭＴの一実施形態の平面図である。
【図２】本発明によるＨＥＭＴの一実施形態の断面図である。
【図３】本発明によるＨＥＭＴの別の実施形態の平面図である。
【図４】本発明によるＨＥＭＴの別の実施形態の平面図である。
【図５】本発明によるＨＥＭＴの別の実施形態の断面図である。
【図６】本発明によるＨＥＭＴの別の実施形態の平面図である。
【図７】本発明によるＭＥＳＦＥＴの一実施形態の断面図である。
【図８】本発明によるＭＥＳＦＥＴの別の実施形態の断面図である。
【図９】本発明によるＨＥＭＴの別の実施形態の断面図である。
【図１０】フィールドプレートのないＨＥＭＴと、ゲートに接続されたフィールドプレートを有するＨＥＭＴと、ソースに接続されたフィールドプレートを有するＨＥＭＴを比較した、本発明によるＨＥＭＴの動作特性を比較した表である。
【図１１】ガンマゲートを有する、本発明によるＨＥＭＴの別の実施形態の断面図である。
【図１２】リセス化ゲートを有する、本発明によるＨＥＭＴの別の実施形態の断面図である。
【発明を実施するための形態】
【００１３】
本発明による複数のフィールドプレート構成は、ワイドバンドギャップ材料で作製され
たトランジスタ構造など、多数の異なるトランジスタ構造と共に使用することができる。
トランジスタは、一般に、半導体層を備える活性領域を備え、金属のソース電極およびド
レイン電極が活性領域と電気的に接触して形成され、そしてゲートが、活性領域内部の電
界を変調するために、ソース電極とドレイン電極との間に形成されている。第１のスペー
サ層が、活性領域上に、ゲートとドレインとの間の活性領域の表面の少なくとも一部分の
上にわたって形成されている。第１のスペーサ層は、誘電体層または複数の誘電体層の組
合せを備えることができる。第１のスペーサ層は、ゲート、ならびに、ゲート電極とソー
ス電極およびドレイン電極との間の活性領域の最上部表面を覆うことが好ましいが、以下
で説明しているように、第１のスペーサ層は、さらに少ない部分しか覆わない可能性もあ
る。
【００１４】
導電性の第１のフィールドプレートが、第１のスペーサ層上に形成され、第１のスペー
サ層は、フィールドプレートとゲートおよびその下の活性領域との間の分離をもたらす。
第１のフィールドプレートは、ゲートのエッジからドレイン電極に向かって距離Ｌｆ１だ
け延びている。第１のフィールドプレートは、ソース電極またはゲートのどちらかに電気
的に接続することができる。
【００１５】
第２のスペーサ層が、第１のフィールドプレートの少なくとも一部分の上と、ゲートと
ドレイン電極との間の第１のスペーサ層の表面の一部分の上に形成される。しかし、好ま
しい一実施形態において、第２のスペーサは、第１のフィールドプレートと、トランジス
タ構造の露出した上面を覆い、上面は、一般的に第１のスペーサ層である。第２のフィー
ルドプレートが、第２のスペーサ層上に形成され、第２のスペーサ層は、第１のフィール
ドプレートと第２のフィールドプレートとの間の分離をもたらし、第１のスペーサ層の被
覆率に応じて、ゲートと活性領域との間の分離をもたらす。
【００１６】
本発明による他のトランジスタ構造は、３つ以上のフィールドプレートを有する可能性
がある。最上部のフィールドプレートは、一般的にソース電極に電気的に接続されるが、
中間のフィールドプレートは、ゲートまたはソース電極のどちらかに電気的に接続される
。
【００１７】
このフィールドプレート構成は、デバイス中のピーク電界を低減させ、破壊電圧の増大
およびトラッピングの減少をもたらすことができる。電界の低減はまた、漏れ電流の低減
や信頼性の向上など他の利点をもたらす可能性もある。ソース電極に電気的に接続された
フィールドプレートを有することにより、ゲートに接続されたフィールドプレートからも
たらされるゲインの低下および不安定性が低減させられる。本発明に従って構成されると
き、ソースに接続されたフィールドプレートの遮へい効果は、Ｃｇｄを減少させることが
可能であり、これは、入出力の分離を向上させる。
【００１８】
本発明による複数のフィールドプレート構成を利用することが可能であるトランジスタ
の１つのタイプは、高電子移動度トランジスタ（ＨＥＭＴ）であり、ＨＥＭＴは、一般的
にバッファ層と、バッファ層上のバリア層とを備える。２ＤＥＧ（二次元電子ガス）層／
チャネルが、バッファ層とバリア層との間のヘテロ界面に形成される。ゲート電極が、ソ
ース電極とドレイン電極との間のバリア層上に形成される。ＨＥＭＴはまた、前述の複数
のスペーサ層とフィールドプレートの構成を備える。
【００１９】
本発明による複数のフィールドプレート構成を利用することが可能である別のタイプの
トランジスタは、電界効果トランジスタ、特に金属半導体電界効果トランジスタ（ＭＥＳ
ＦＥＴ）であり、金属半導体電界効果トランジスタは、一般的にバッファ層と、バッファ
層上のチャネル層とを備える。ゲートが、ソース電極とドレイン電極との間のチャネル層
上に形成され、ＭＥＳＦＥＴはまた、前述の複数のスペーサ層およびフィールドプレート
の構成を備える。
【００２０】
ある要素もしくは層が、他の要素もしくは層「の上にある」、「に接続されている」、
「に結合されている」、または「と接触している」と言及されるとき、要素もしくは層は
、他の要素もしくは層の上に、直接載っている、接続もしくは結合されている、または接
触している可能性があり、あるいは介在する要素もしくは層が存在していてもよいことが
理解されるだろう。対照的に、ある要素が、別の要素もしくは層「の上に直接ある」、「
に直接接続されている」、「に直接結合されている」、または「と直接接触している」と
言及されるときには、介在する要素もしくは層は存在しない。同様に、第１の要素もしく
は層が、第２の要素もしくは層「と電気的に接触している」、または「と電気的に結合さ
れている」と言及されるときには、第１の要素もしくは層と第２の要素もしくは層との間
の電流の流れを可能にする電気経路が存在する。電気経路は、キャパシタ、結合インダク
タ、および／または導電性要素の間に直接的な接触がなくとも、電流の流れを可能にする
他の要素を含んでいてもよい。
【００２１】
図１および図２は、本発明によるＨＥＭＴ１０の一実施形態を示しており、このＨＥＭ
Ｔ１０は、ＩＩＩ族窒化物ベースであることが好ましいが、他の材料系を使用することも
可能である。ＨＥＭＴ１０は、炭化ケイ素、サファイア、スピネット、ＺｎＯ、シリコン
、窒化ガリウム、窒化アルミニウム、あるいはＩＩＩ族窒化物材料の成長を支持すること
が可能な他の任意の材料または材料の組合せで作製することができる基板１２を備える。
核生成層１４を基板１２上に形成して、基板１２とＨＥＭＴ１０中の次の層との間の格子
不整合を低減させることができる。核生成層１４は、約１０００オングストローム（Å）
の厚みにすべきであるが、他の厚みを使用することも可能である。核生成層１４は、多数
の異なる材料を含むことが可能であり、適切な材料は、ＡｌｚＧａ１−ｚＮ（０＜＝ｚ＜
＝１）であり、層１４は、金属酸化物化学気相成長（ＭＯＣＶＤ）、水素化物気相成長（
ＨＶＰＥ）、または分子線エピタキシ（ＭＢＥ）などの知られている半導体成長技法を使
用して基板１２上に形成することができる。
【００２２】
核生成層１４の形成は、基板１２に使用される材料に依存する可能性がある。例えば、
様々な基板上に核生成層１４を形成する方法が特許文献３および４に教示されており、そ
れぞれが、本明細書に完全に記述されているかのように参照により組み込まれている。炭
化ケイ素基板上に核生成層を形成する方法が特許文献５、６および７に開示されており、
それぞれが、本明細書に完全に記述されているかのように参照により本明細書に組み込ま
れている。
【００２３】
ＨＥＭＴ１０は、核生成層１４上に形成された高抵抗バッファ層１６をさらに備える。
バッファ層１６は、ＩＩＩ族窒化物材料のドープされた層、または非ドープの層を備える
ことができ、好ましいバッファ層１６は、ＡｌｘＧａｙＩｎ（１−ｘ−ｙ）Ｎ（０＜＝ｘ
＜＝１、０＜＝ｙ＜＝１、ｘ＋ｙ＜＝１）などのＩＩＩ族窒化物材料で作製される。厚さ
約２μｍのＧａＮなどの他の材料をバッファ層１６に使用することができ、この際、バッ
ファ層の一部分はＦｅでドープされる。
【００２４】
バッファ層１６が、バッファ層１６上に形成されて、バリア層１８と核生成層１４との
間に挟まれる。バッファ層１６と同様に、バリア層１８は、ＩＩＩ族窒化物材料の、ドー
プされた層、または非ドープの層を備えることができる。例示的ＨＥＭＴ構造が、特許文
献８〜１２に説明されており、それぞれが、本明細書に完全に記述されているかのように
参照により組み込まれている。他の窒化物ベースのＨＥＭＴ構造が特許文献１３および１
４に説明されており、それぞれが、本明細書に完全に記述されているかのように参照によ
り本明細書に組み込まれている。バッファ層１６およびバリア層１８は、核生成層１４を
成長させるために使用されるものと同じ方法を使用して作製することができる。これらの
デバイス間の電気的分離は、メサエッチングまたは活性ＨＥＭＴの外側におけるイオン注
入を用いて行われる。
【００２５】
金属のソース電極２０およびドレイン電極２２が、バリア層１８を通じてオーム接触を
作製することにより形成され、ゲート２４が、ソース電極２０とドレイン電極２２との間
のバリア層１８の上に形成される。ゲート２４が適切なレベルにバイアスされるとき、バ
ッファ層１６とバリア層１８との間のヘテロ界面に生じる２ＤＥＧ１７を介してソース電
極２０とドレイン電極２２との間に電流が流れることが可能である。ソース電極２０およ
びドレイン電極２２の形成については、上述の特許文献および非特許文献に詳細に説明さ
れている。
【００２６】
ソース電極２０とドレイン電極２２は、これらに限定されないが、チタン、アルミニウ
ム、金またはニッケルの合金を含む異なる材料で作製することができる。また、ゲート２
４は、これらに限定されないが、金、ニッケル、白金、チタン、クロム、チタンおよびタ
ングステンの合金、または白金シリサイドを含む異なる材料で作製することもできる。ゲ
ート２４は、多くの異なる長さ（Ｌｇ）を有することが可能であり、適切なゲート長は０
．１ミクロンから２ミクロンの範囲にあるが、他のゲート長を使用することも可能である
。本発明による一実施形態においては、好ましいゲート長（Ｌｇ）は、約０．５ミクロン
である。
【００２７】
第１の非導電性スペーサ層２６を、ゲートとドレイン電極との間のバリア層の表面の少
なくとも一部分の上に形成することができ、好ましい第１のスペーサ層は、ゲート２４の
上、ならびにソース電極２０とドレイン電極２２との間のバリア層１８の表面上に形成さ
れる。第１のスペーサ層２６は、誘電体層、または複数の誘電体層の組合せを備えること
ができる。ＳｉＮ、ＳｉＯ２、Ｓｉ、Ｇｅ、ＭｇＯｘ、ＭｇＮｘ、ＺｎＯ、ＳｉＮｘ、Ｓ
ｉＯｘ、これらの合金または連続した層など、異なる誘電体材料を使用することができる
。スペーサ層は、多数の異なる厚さとすることができ、厚さの適切な範囲は、約０．０５
ミクロンから２ミクロンである。図１に最もよく示されているように、ゲート２４は、ゲ
ートコンタクト２８の位置でコンタクトされる。
【００２８】
第１のスペーサ層２６が、デバイスのメタライゼーションの前に形成されるときには、
スペーサ層は、Ａｌ、Ｇａ、またはＩｎの合金など異なるＩＩＩ族元素を有するＩＩＩ族
窒化物材料などのエピタキシャル材料を含むことが可能であり、適切なスペーサ層材料は
、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）である。バリア層１８のエピタキシャル成長の後に
、第１のスペーサ層２６は、同じエピタキシャル成長法を使用して成長させることができ
る。次いで第１のスペーサ層２６は、２ＤＥＧ１７と接触してゲート２４、ソース電極２
０、およびドレイン電極２２を適切に形成することができるようにエッチングされる。こ
の構成については、図９に示され以下で説明されるような一体化した第１のフィールドプ
レートを伴うゲートを有するＨＥＭＴ（およびＭＥＳＦＥＴ）に特に適用可能である。
【００２９】
第１のフィールドプレート３０が、ゲート２４とドレインコンタクト２２との間のスペ
ーサ層２６上に形成され、フィールドプレート３０は、ゲート２４に極めて近接している
が、ゲート２４とオーバーラップしてはいない。スペーサ層２６は、第１のフィールドプ
レート３０とその下の層との間の分離をもたらすように配置される。ゲート２４とフィー
ルドプレートとの間の間隔（Ｌｇｆ）が残っており、この間隔は、第１のフィールドプレ
ート３０からさらに分離するのに十分広くすべきであるが、第１のフィールドプレート３
０によってもたらされる電界効果を最大にするのに十分小さくなってもいる。Ｌｇｆがあ
まりにも広すぎる場合、電界効果が低減する。本発明による一実施形態においては、Ｌｇ
ｆは０．４ミクロン以下にすべきであるが、これよりも大きな間隔および小さな間隔も使
用することができる。
【００３０】
第１のフィールドプレート３０は、ゲート２４のエッジからバリア層上に異なる距離Ｌ
ｆ１だけ延びることが可能であり、適切な距離の範囲は、０．１ミクロンから１．０ミク
ロンであるが、他の距離についても使用することができる。フィールドプレート３０は、
多数の異なる導電性材料を含むことが可能であり、適切な材料は、標準のメタライゼーシ
ョン方法を使用して堆積させられた金属である。本発明による一実施形態においては、フ
ィールドプレート３０は、以下に説明しているように接続される形態と同じ金属を含んで
いる。
【００３１】
第１のフィールドプレート３０は、ソースコンタクト２０またはゲート２４のどちらか
と電気的に接続することができる。図１は、本発明による一実施形態を示しており、第１
のフィールドプレート３０はソースコンタクトに接続され、また、他の接続構造について
も使用することが可能であるが２つの代替接続構造が示されている。第１の導電性バス３
２（幻影線で示されている）をスペーサ層２６上に形成して、第１のフィールドプレート
３０とソースコンタクト２０との間に延びているようにすることができる。異なる数のバ
ス３２を使用することが可能であるが、使用されるバス３２が多くなればなるほど、これ
らのバスによって導入される可能性のある望ましくないキャパシタンスが大きくなる。バ
ス３２は、電流がソースコンタクト２０から第１のフィールドプレート３０に効果的に広
がるように十分な数を有するべきであるが、ＨＥＭＴの活性領域をできるだけ少ししか覆
わないようにすべきであり、バス３２の適切な数は２である。
【００３２】
第１のフィールドプレート３０はまた、ＨＥＭＴ１０の活性領域の外側を走り、ソース
コンタクト２０に接続された第１の導電性経路３４を介してソースコンタクト２０に電気
的に接続することもできる。図１に示されるように、経路３４は、ゲートコンタクト２８
と対向するエッジの位置でＨＥＭＴの活性区域の外側を走っている。本発明による代替実
施形態においては、導電性経路は、ゲートコンタクト２８の側にあるＨＥＭＴ１０の活性
区域の外側を走ることも可能であり、あるいはＨＥＭＴ１０は、ＨＥＭＴ１０の一方また
は両方の側を走る２本以上の導電性経路を備えることも可能である。
【００３３】
図３は、図１のＨＥＭＴ１０と類似しており、また図２に示されるものと同じ断面図を
有する、本発明によるＨＥＭＴ５０の他の実施形態を示すものである。図３（および以下
に続く図面）中のＨＥＭＴ５０の形態と同じまたは類似した形態について、図１および２
からの参照番号と同じものが、上述した形態の説明がＨＥＭＴ５０に対しても同様に当て
はまるという理解と共に使用される。
【００３４】
図２および３を参照すると、ＨＥＭＴ５０は、基板１２、核生成層１４、バッファ層１
６、２ＤＥＧ１７、バリア層１８、ソース電極２０、ドレイン電極２２、ゲート２４、第
１のスペーサ層２６、ゲートコンタクト２８、および第１のフィールドプレート３０を備
えている。しかし、第１のフィールドプレートは、ソース電極２０に接続される代わりに
、ゲート２４に接続されており、図３は、本発明に従って使用することができる２つの代
替ゲート接続構造を示しているが、他の接続構造も使用することができる。１つの接続構
造は、導電性バイア５２（幻影線で示される）の形態の導電性経路とすることが可能であ
り、この導電性バイアは、第１のフィールドプレート３０からゲート２４へと第１のスペ
ーサ層２６を介して走るように形成することができる。バイア５２は、ゲート２４と第１
のフィールドプレート３０との間の電気的接続を実現する。バイア５２は、先ず第１のス
ペーサ層２６中にエッチングなどによりホールを形成し、次いで別のステップ中、または
第１のフィールドプレート３０の形成中のいずれかにおいて、導電性材料でこれらのホー
ルを充填することにより形成することができる。バイア５２は、第１のフィールドプレー
ト３０の下に一定間隔を空けて配置して、ゲート２４からフィールドプレート３０へと広
がる有効な電流を供給することができる。ゲート２４に接続することにより、ゲートコン
ダクタンスが増大させられ、これにより単位セルごとにより大きなデバイス幅を可能にす
ることができる。
【００３５】
第１のフィールドプレート３０は、ＨＥＭＴ５０の活性領域の外側を走る（図３に示さ
れる）第２の導電性経路５４によってゲート２４に接続することもできる。導電性経路５
４は、ゲートコンタクト２８、あるいはゲートコンタクト２８と対向したゲート２４の一
部分など、ＨＥＭＴ活性領域の外側の、ゲート２４の一部分に接続することができる。
【００３６】
ＨＥＭＴ１０および５０は、第１のフィールドプレート３０の上、ならびに第１のフィ
ールドプレートとドレインとの間の、ＨＥＭＴの上部表面の少なくとも一部分の上に形成
される（図２に示される）第２の非導電性スペーサ層４０も備えており、好ましい第２の
スペーサ層４０は図示されているように、第１のフィールドプレートと、第１のスペーサ
層２６の露出した表面を覆う。第２のスペーサ層４０は、第１のスペーサ層２６と同じ材
料または層材料（ｌａｙｅｒ  ｍａｔｅｒｉａｌ）で形成することができ、０．０５ミク
ロンから２ミクロンの範囲の合計の厚さを有することが可能である。
【００３７】
ＨＥＭＴ１０および５０では、次いで第２のスペーサ層４０上に第２のフィールドプレ
ート４２を堆積させることが可能である。本発明による異なる第２のフィールドプレート
は、第２のフィールドプレート４２がゲート２４とオーバーラップして示されるように、
異なる被覆率をもたらす可能性がある。他の部分が、第１のフィールドプレート３０のエ
ッジ上からドレイン電極２２に向かって距離Ｌｆ２だけ延びており、この距離については
、０．２ミクロンから５ミクロンの範囲とすることが可能である。
【００３８】
第２のフィールドプレート４２は、ソース電極２０に接続されており、多数の異なる接
続構造を使用することができる。第２のフィールドプレート４２とソース電極２０との間
に延びるように第２のスペーサ層４０上に第２の導電性バス４４を形成することができる
。望ましくないキャパシタンスが導入されるほど活性領域の多くの部分が覆われないよう
にしながら、ソース電極２０から第２のフィールドプレート４２に効果的に電流が広がる
ようにするために、異なる数のバス４４を使用することができる。第１のフィールドプレ
ート３０は、ＨＥＭＴ１０および５０の活性領域の外側を走り、ソース電極２０に結合さ
れた第３の導電性経路（図示せず）を介してソース電極２０に電気的に接続することも可
能である。
【００３９】
第２のフィールドプレート４２の堆積と、フィールドプレート４２のソース電極２０へ
の接続の後に、活性構造は、窒化ケイ素などの誘電体パッシベーション層（図示せず）に
よって覆うことが可能である。誘電体パッシベーション層を形成する方法は、上述した特
許文献および非特許文献に詳細に説明されている。
【００４０】
図４および５は、ＨＥＭＴ１０および５０中の形態と類似する多数の形態を有する、本
発明によるＨＥＭＴ６０の別の実施形態を示している。ＨＥＭＴ６０は、基板１２、核生
成層１４、バッファ層１６、２ＤＥＧ１７、バリア層１８、ソース電極２０、ドレイン電
極２２、ゲート２４、スペーサ層２６およびゲートコンタクト２８を備える。また、ＨＥ
ＭＴ６０は、主としてゲート２４とドレイン電極２２との間のスペーサ層２６上に形成さ
れるが、ゲート２４の一部分とオーバーラップもしている第１のフィールドプレート６２
を備える。図１〜３中のＨＥＭＴ１０および５０では、（図２に最もよく示されている）
Ｌｇｆは、比較的小さく、これは、製造中に何らかの困難をもたらす可能性がある。フィ
ールドプレート６２をゲート２４とオーバーラップさせることにより、ＨＥＭＴ６０は、
Ｌｇｆの許容範囲に合わせる必要なしに製造することができる。しかし、フィールドプレ
ート６２のオーバーラップ部分は、追加の望ましくないキャパシタンスを導入する可能性
がある。オーバーラップしたフィールドプレートを使用するか、それともオーバーラップ
していないフィールドプレートを使用するかを決定する際に、製造の簡単さをキャパシタ
ンスの低減とバランスさせる必要がある。ＨＥＭＴ６０はまた、フィールドプレート６２
をソース電極２０に電気的に接続するためのバス６４または導電性経路６６のいずれかを
備える。
【００４１】
図６は、図４に示されるＨＥＭＴ５０に類似しており、図５に示されるものと同じ断面
図を有することが可能であるＨＥＭＴ７０の別の実施形態を示している。しかし、ＨＥＭ
Ｔ７０中のフィールドプレート６２は、フィールドプレート６２とゲートとの間でスペー
サ層２６を介して走るゲートバイア（図示せず）により、または第２の導電性経路７２に
よりゲート２４に接続される。
【００４２】
図１〜３に示されるＨＥＭＴ１０および５０と同様に、ＨＥＭＴ６０および７０はまた
、第２の非導電性スペーサ層６３と第２のフィールドプレート６５とを備える。第２の導
電性バス５８または第３の導電性経路（図示せず）を使用して、第２のフィールドプレー
ト５６をソース電極２０に接続することができる。
【００４３】
前述のＨＥＭＴ１０、５０、６０、７０のそれぞれ（ならびに以下で説明されるＨＥＭ
ＴおよびＭＥＳＦＥＴ）は、３つ以上のスペーサ層およびフィールドプレートを備えるこ
とも可能であり、ここで、最上部フィールドプレートはソースに接続され、中間フィール
ドプレートはソースまたはゲートに接続される。例えば、図５は、第３のスペーサ層６８
および（幻影線で示される）第３のフィールドプレート６９を示しており、ここで第３の
フィールド６９は、第２のフィールドプレート６５のエッジからドレイン電極２２に向か
って延びることが可能であり、ソース電極２４に接続されている。第１のフィールドプレ
ート６２および第２のフィールドプレート６５は、ソース電極２０またはゲート２４に接
続される。
【００４４】
本発明の構造は、他の材料系で作製された他のタイプのトランジスタ中で使用すること
もできる。図７は、炭化ケイ素ベースの、本発明によるＭＥＳＦＥＴ８０の一実施形態を
示している。ＭＥＳＦＥＴ８０は、炭化ケイ素基板８２を備え、この炭化ケイ素基板上に
、炭化ケイ素バッファ８４と炭化ケイ素チャネル層８６が形成され、バッファ８４は、チ
ャネル層８６と基板８２との間に挟まれている。ソース電極８８およびドレイン電極９０
が、チャネル層８６と接触して形成され、ゲート９２が、ソース電極８８とドレイン電極
９０との間のチャネル層８６上に形成される。
【００４５】
非導電性スペーサ層９４が、ゲート９２上、ならびにゲート９２とソース電極８８およ
びドレイン電極９０との間のチャネル層８６の表面上に形成されている。上述し、図１〜
３に示されているスペーサ層２６と同様に、スペーサ層９４は、誘電体や、異なる誘電体
などの非導電性材料のいくつかの異なる層などの非導電性材料の層を備えることが可能で
ある。
【００４６】
第１のフィールドプレート９６が、ゲート９２とドレインコンタクト９０との間のスペ
ーサ層９４上に形成され、フィールドプレート９６は、図１〜３中のフィールドプレート
３０と同様にして配置され、同様なＬｇｆとＬｆ１を有する。フィールドプレート９６は
また、フィールドプレート３０を接続するための構造と同じものを使用してソースコンタ
クト８８またはゲート９０のどちらかに接続することも可能である。
【００４７】
第２の非導電性スペーサ層９８が、ゲート９６および第１のスペーサ層９４の上に形成
され、上述し、図１〜３に示される第２のスペーサ層４０と類似している。同様に、第２
のフィールドプレート４２と類似しており、ソース電極８８に同様に接続された第２のフ
ィールドプレート１００が、第２のスペーサ層９８上に設けられる。
【００４８】
図８は、基板８２、バッファ８４、チャネル層８６、ソース電極８８、ドレイン電極９
０、ゲート９２およびスペーサ層９４を含めて、ＭＥＳＦＥＴ８０と同様の形態を有する
、本発明による炭化ケイ素ＭＥＳＦＥＴ１１０の別の実施形態を示している。ＭＥＳＦＥ
Ｔ１１０はまた、ゲート９２とオーバーラップするフィールドプレート１１２を備え、オ
ーバーラップしていないフィールドプレートを有するＭＥＳＦＥＴよりも簡単に製造する
ことができるが、追加のキャパシタンスを導入する可能性がある一実施形態を提供する。
フィールドプレート１１２は、図３〜５中のフィールドプレート６２と同様にして配置さ
れ、ソース電極８８またはゲート９０に同様に接続される。ＭＥＳＦＥＴ１１０はまた、
第２のスプレッダ層９８と、ソース電極８８に接続された第２のフィールドプレート１０
０も備える。
【００４９】
図９は、図１および２中のＨＥＭＴ１０と類似しており、基板１２、核生成層１４、バ
ッファ層１６、２ＤＥＧ１７、バリア層１８、ソース電極２０、ドレイン電極２２、およ
びゲート２４を備えるＨＥＭＴ１２０の別の実施形態を示している。ＨＥＭＴ１２０は、
スペーサ層１２２も備えるが、上述のスペーサ層とは違って、スペーサ層１２２は、ゲー
ト２４を覆っていない。スペーサ層１２２は、その代わりにゲート２４とソースコンタク
ト２０およびドレインコンタクト２２との間のバリア層１８の表面を覆っているにすぎな
い。しかし、スペーサ層は、表面層のすべてよりも少ない部分を覆うことができるが、バ
リア層１８からフィールドプレートを分離するのを支援するのに十分な被覆率でゲート２
４とドレイン電極２２との間の表面の少なくとも一部分を覆うべきであることを理解され
たい。
【００５０】
次いで、フィールドプレート１２４を、スペーサ層１２２上に形成することができ、フ
ィールドプレートは、フィールドプレート１２４がその長さで下のゲート２４と接触する
ようにしてゲート２４と一体化されている。フィールドプレート１２４は、スペーサ層１
２２上でドレインコンタクト２２に向かって距離Ｌｆ１だけ延びている。この構成では、
スペーサ層１２２は、前述のようにエピタキシャルとすることが可能であり、ここでスペ
ーサ層は、バリア層１８上に堆積され、次いでソース電極２０およびドレイン電極２２、
ならびにゲート２４をバリア層１８と接触して堆積させることができるようにエッチング
される。次いでフィールドプレート１２４は、ゲート２４と一体化してスペーサ層１２２
上に堆積させることもでき、またフィールドプレート１２４は、ゲート２４が堆積させら
れるのと同じステップ中に堆積させることができる。
【００５１】
図９の一体化したフィールドプレート構成は、ＭＥＳＦＥＴなど、他のトランジスタと
共に使用することができることを理解されたい。また、このフィールドプレートが配置さ
れたトランジスタは、３つ以上のスペーサ層とフィールドプレートを有することも可能で
あることも理解されたい。
【００５２】
上述し、図１〜３に示される第２のスペーサ層４０およびフィールドプレート４２に類
似した第２のスペーサ層１２４および第２のフィールドプレート１２６についてもまた含
められる。ＨＥＭＴ１２０は、３つ以上のフィールドプレートを備えることが可能であり
、中間フィールドプレートは、ゲートまたはソース電極に電気的に接続され、上部フィー
ルドプレートは、ソース電極に電気的に接続されることを理解されたい。また、この複数
のフィールドプレート構成は、ＳｉＣで作製されたＭＥＳＦＥＴとともになど、異なる材
料系で作製された他のトランジスタとともに使用することも可能であることも理解された
い。
【００５３】
図１０は、フィールドプレートのない、フィールドプレートがゲートに接続された、ま
たフィールドプレートがソース電極に接続されたＧａＮベースのＨＥＭＴの動作特性を比
較した表１３０を示している。これらのテストは、０．５ミクロンのゲート長（Ｌｇ）と
、１．１ミクロンの第１のフィールドプレートのＦＰ長（Ｌｆ）と、５００ミクロンのデ
バイス幅（ｗ）とを有するＨＥＭＴ上で行われた。このテストにより、ソース電極に接続
されたフィールドプレートを有するデバイスが、改善されたＭＳＧ（ｍａｘｉｍｕｍ  ｓ
ｔａｂｌｅ  ｇａｉｎ最大安定ゲイン）と低減された逆伝送（ｒｅｖｅｒｓｅ  ｔｒａｎ
ｓｍｉｓｓｉｏｎ）（Ｓ１２）を示すことが示された。
【００５４】
本発明による、ソースに接続されたフィールドプレート構造は、上述のものを超える多
数の異なるＨＥＭＴ中で使用することができる。例えば、図１１は、基板１２、核生成層
１４、バッファ層１６、２ＤＥＧ１７、バリア層１８、ソース電極２０、およびドレイン
電極２２を含む、上述のＨＥＭＴ１０、５０、６０中の形態と同様な多数の形態を有する
、本発明によるＨＥＭＴ１４０の別の実施形態を示している。しかし、ＨＥＭＴ１４０は
、特に高周波数動作に適合させられたガンマ（Γ）形状のゲート１４２を有する。ゲート
長（Ｌｇ）は、デバイスの速度を決定する際の重要なデバイス寸法のうちの１つであり、
より高い周波数のデバイスでは、ゲート長はさらに短くなる。より短いゲート長では、高
周波数動作に悪影響を及ぼす可能性がある高抵抗をもたらす可能性がある。Ｔ−ゲートは
、一般に高周波数動作で使用されるが、フィールドプレートのＴ−ゲートとの良好に結合
した配置を実現することは難しくなる可能性がある。
【００５５】
ガンマゲート１４２は、低いゲート抵抗をもたらし、ゲートフットプリントの制御され
た画定を可能にする。ガンマゲート１４２、ならびにガンマゲート１４２とソース電極２
０およびドレイン電極２２との間のバリア層１８の表面を覆うスペーサ層１４４が備えら
れるが、スペーサ層１４４は、上述のように少ししか覆わない可能性がある。ガンマゲー
ト８２の水平部分とスペーサ層１４４の上部との間に間隔が残っていてもよい。ＨＥＭＴ
１４０はまた、ガンマゲート１４２とオーバーラップするスペーサ層１４４上に第１のフ
ィールドプレート１４６も備える。第１のフィールドプレート１４６は、水平のオーバー
ハング部分をもたないガンマゲート１４２の側面上に堆積させられることが好ましい。こ
の構成により、密接した配置、ならびにフィールドプレート１４６とフィールドプレート
の下の活性層との間の有効な結合が可能になる。他のガンマゲート実施形態においても、
フィールドプレートは、フィールドプレート８６に対して同様に配置することができるが
、ゲートにオーバーラップする代わりに、ゲートのエッジとフィールドプレートとの間に
、図２に示し上述した間隔Ｌｇｆと同様のスペースが存在していてもよい。
【００５６】
フィールドプレート１４６は、上述のように、多数の異なる方法でゲート２４またはソ
ース電極２０に電気的に接続することができる。フィールドプレート１４６がソース電極
２０に接続される場合には、ゲート１４２の水平部の下側の表面とスペーサ層１４４との
間の空間は、フィールドプレート１４６とソース電極２０との間に直接に導電性経路をも
たらす際に困難を提示する可能性がある。その代わりに、フィールドプレート１４６とソ
ース電極２０との間に、ＨＥＭＴ１４０の活性区域の外側を走る１つまたは複数の導電性
経路を備えることもできる。あるいは、ガンマゲート１４２は、ゲートの水平部の下の空
間を充填してスペーサ層１４４によって完全に覆うこともできる。この場合には、導電性
経路は、フィールドプレート１４６からソース電極へとスペーサ層１４４上を直接に走る
ことが可能である。あるいは、フィールドプレート１４６は、上述のようにバイアまたは
導電性経路を使用してゲートに接続することも可能である。
【００５７】
ＨＥＭＴ１４０は、第２のスペーサ層１４８と、スペーサ層上に形成され、ソース電極
２０に接続された第２のフィールドプレート１５０も備える。第１のフィールドプレート
１４６と同様に、ゲート１４２の水平部の下側の表面とスペーサ層１４４との間の空間は
、フィールドプレート１４６とソース電極２０との間に直接に導電性経路をもたらす際に
困難を提示する可能性がある。ＨＥＭＴ１４０の活性区域の外側を走る１つまたは複数の
導電性経路を備えることができる。代わりに、ガンマゲート１４２は、ゲートの水平部の
下の空間を充填して、第１のスペーサ層１４４または第２のスペーサ層１４８によって完
全に覆うことができる。この場合には、導電性経路は、フィールドプレート１４６からソ
ース電極にスペーサ層１４４上を直接に走ることが可能である。次いでこの活性構造は、
誘電体パッシベーション層（図示せず）によって覆うことが可能である。
【００５８】
図１２は、以上に示し説明したような複数のフィールドプレートを用いて構成すること
もできる、本発明によるさらに別のＨＥＭＴ１６０を示している。ＨＥＭＴ１６０はまた
、基板１２、核生成層１４、バッファ層１６、２ＤＥＧ１７、バリア層１８、ソース電極
２０、およびドレイン電極２２を備える。しかし、ゲート１６２は、バリア層１８中にリ
セス化（ｒｅｃｅｓｓｅｄ）され、スペーサ層１６４によって覆われる。フィールドプレ
ート１６６が、スペーサ層１６４上に配置され、ソース電極２０またはゲート１６２のど
ちらかに接続される。第２のスペーサ層１６８が、第１のフィールドプレート１６６と第
１のスペーサ層１６４上に備えられ、第２のフィールドプレート１７０が第２のスペーサ
層１６８上に備えられ、ソース電極２０に電気的に接続される。次いで、上部表面は、パ
ッシベーション層（図示せず）によって覆うことが可能である。図に示されるように、ゲ
ート１６２の底部は、部分的にしかリセス化されておらず、他の実施形態においては、ゲ
ートの底部表面を完全にリセス化することもでき、またゲートの異なる部分をバリア層１
８中に異なる深さまでリセス化することができる。
【００５９】
図１１および１２中において説明したガンマゲート構成、およびリセス化ゲート構成は
、ＭＥＳＦＥＴなどの異なるトランジスタと共に使用することができ、それぞれは３つ以
上のスペーサ層およびフィールドプレートを備えることが可能である。上部フィールドプ
レートは、ソース電極に接続すべきであるが、この下の中間フィールドプレートは、ソー
ス電極またはゲートに接続することができる。例えば、本発明によるトランジスタは、３
つのフィールドプレートを有することが可能であり、最上部のフィールドプレートはソー
ス電極に接続され、この下のフィールドプレートは、ソース電極またはゲートに接続され
る。
【００６０】
以上の実施形態は、マイクロ波周波数およびミリメートル波周波数における電力が改善
されたワイドバンドギャップトランジスタを実現する。これらのトランジスタは、より高
い入出力分離に起因した、高ゲイン、高電力、およびより安定した動作を同時に示す。こ
の構造は、より低い周波数における高電圧用途のためのより大きな寸法にまで拡張するこ
とができる。
【００６１】
本発明について、ある好ましい構成に関して非常に詳細に説明してきたが、他の構成に
ついても可能である。フィールドプレート構成は、多数の異なるデバイス中で使用するこ
とができる。これらのフィールドプレートはまた、多数の異なる形状を有していてもよく
、多数の異なる方法でソースコンタクトに接続することができる。例えば、フィールドプ
レートは、ＨＥＭＴの活性区域上から延びて、バスまたは導電性経路を介する代わりに、
この接続がフィールドプレートとソースコンタクトとの間で連続していてもよい。しかし
、この構成は、法外なキャパシタンスをこの構造中に導入してしまう可能性がある。した
がって、本発明の趣旨および範囲は、以上に説明した本発明の好ましい構成だけに限定す
べきものではない。
【図１】
0005755671.tif 000002
【図２】
0005755671.tif 000003
【図３】
0005755671.tif 000004
【図４】
0005755671.tif 000005
【図５】
0005755671.tif 000006
【図６】
0005755671.tif 000007
【図７】
0005755671.tif 000008
【図８】
0005755671.tif 000009
【図９】
0005755671.tif 000010
【図１０】
0005755671.tif 000011
【図１１】
0005755671.tif 000012
【図１２】
0005755671.tif 000013