(57)【特許請求の範囲】
【請求項１】
基準電圧と、スイッチングレギュレータが出力する出力電圧を分圧した分圧電圧との差を増幅して出力する誤差増幅回路と、
矩形波を出力する矩形波発振回路と、第１容量と、前記第１容量を充電する第１定電流源と、前記矩形波によって制御され前記第１容量を放電する第１スイッチ手段と、を有し、第１三角波を出力する第１三角波発生回路と、
前記誤差増幅回路の出力電圧と前記第１三角波とを比較する第１コンパレータと、
第２容量と、前記第２容量を充電する第２定電流源と、前記矩形波によって制御され前記第２容量を放電する第２スイッチ手段と、を有し、前記第１三角波よりも波高値が小さい第２三角波を出力する第２三角波発生回路と、
前記誤差増幅回路の出力電圧と前記第２三角波とを比較する第２コンパレータと、
前記第２コンパレータの出力信号によって過負荷状態を検出する判定回路と、
を備え、
前記第１三角波と前記第２三角波の波高値の差は、前記第１三角波発生回路と前記第２三角波発生回路の対応する素子の特性の比に基づくことを特徴とするスイッチングレギュレータ制御回路。
【請求項２】
基準電圧と、スイッチングレギュレータが出力する出力電圧を分圧した分圧電圧との差を増幅して出力する誤差増幅回路と、
矩形波を出力する矩形波発振回路と、第１容量と、前記第１容量を放電する第１定電流源と、前記矩形波によって制御され前記第１容量を充電する第１スイッチ手段と、を有し、第１三角波を出力する第１三角波発生回路と、
前記誤差増幅回路の出力電圧と前記第１三角波とを比較する第１コンパレータと、
第２容量と、前記第２容量を放電する第２定電流源と、前記矩形波によって制御され前記第２容量を充電する第２スイッチ手段と、を有し、前記第１三角波よりも波高値が小さい第２三角波を出力する第２三角波発生回路と、
前記誤差増幅回路の出力電圧と前記第２三角波とを比較する第２コンパレータと、
前記第２コンパレータの出力信号によって過負荷状態を検出する判定回路と、
を備え、
前記第１三角波と前記第２三角波の波高値の差は、前記第１三角波発生回路と前記第２三角波発生回路の対応する素子の特性の比に基づくことを特徴とするスイッチングレギュレータ制御回路。
【請求項３】
前記第１三角波と前記第２三角波の波高値の比は、前記第１及び第２容量の容量比に基づいて得られることを特徴とする請求項１または２に記載のスイッチングレギュレータ制御回路。
【請求項４】
前記第１三角波と前記第２三角波の波高値の比は、前記第１及び第２定電流源の電流比に基づいて得られることを特徴とする請求項１または２に記載のスイッチングレギュレータ制御回路。
【請求項５】
入力端子と出力端子の間に設けられた出力トランジスタ、コイル、整流素子、及び出力容量と、
前記出力端子の電圧を分圧する電圧分圧抵抗と、
前記電圧分圧抵抗の分圧電圧を入力して、前記出力端子の電圧が一定になるように前記出力トランジスタを制御する請求項１から４のいずれかに記載のスイッチングレギュレータ制御回路と、
を備えたスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電圧を出力するスイッチングレギュレータに関し、より詳しくは、出力端子に過電流が流れたときに、出力への電流供給を遮断し回路を保護する過負荷保護回路に関する。
【背景技術】
【０００２】
スイッチングレギュレータは、様々な電子機器の回路の電圧供給源として用いられている。スイッチングレギュレータの機能は、入力端子の電圧変動によらず出力端子に一定の電圧を出力することであるが、出力端子から負荷に供給する電流が激増し最大電流を超えた時に、電流の供給を遮断し、回路を保護する過負荷保護も重要である。
【０００３】
図５に、過負荷保護回路を備えたスイッチングレギュレータ制御回路のブロック図を示す。
【０００４】
従来のスイッチングレギュレータ制御回路は、三角波発振器１と、誤差増幅器２と、ＰＷＭコンパレータ３と、誤差増幅器出力検知回路４と、タイマー回路５と、ゲート回路６と、基準電圧回路７と、バッファー回路８とから構成される。
【０００５】
基準電圧回路７は、基準電圧Ｖｒｅｆを出力する。三角波発振器１は、上限レベルＶＨと下限レベルＶＬの間で振幅する三角波Ｖｒａｍｐを出力する。誤差増幅器２は、スイッチングレギュレータの出力電圧Ｖｏｕｔの帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆを比較し、差電圧を増幅する。ＰＷＭコンパレータ３は、誤差増幅器２の出力電圧Ｖｅｒｒと三角波Ｖｒａｍｐを比較し、ＰＷＭ信号Ｖｐｗｍを出力する。ゲート回路６は、ＰＷＭ信号Ｖｐｗｍの出力を制御する。バッファー回路８は、ゲート回路６の出力を電力増幅し、図示しないドライバトランジスタに出力する。誤差増幅器出力検知回路４は、誤差増幅器２の出力電圧Ｖｅｒｒを監視する。タイマー回路５は、誤差増幅器出力検知回路４の出力結果によって、カウントを開始する。
【０００６】
ここで、誤差増幅器出力検知回路４は、基準電圧Ｖｒｅｆ２（＞ＶＨ）を出力する基準電圧回路と、誤差増幅器２の出力電圧Ｖｅｒｒと基準電圧Ｖｒｅｆ２を比較するコンパレータを備えている。Ｖｅｒｒ＞Ｖｒｅｆ２ときに、コンパレータが過負荷状態検出信号をタイマー回路５へ出力する。これにより、タイマー回路５はカウントを開始し、一定時間経過後に過負荷状態検出信号をゲート回路６に出力する。そして、ゲート回路６はドライバトランジスタを非導通になるように制御を行う。したがって、出力電圧Ｖｏｕｔは０Ｖまで降下する為、基準電圧Ｖｒｅｆと帰還電圧Ｖｆｂの差電圧が広がり、Ｖｅｒｒ＞Ｖｒｅｆ２の関係を維持する事から、ドライバトランジスタは引き続き非導通状態を維持する（例えば、特許文献１参照）。従来のスイッチングレギュレータ制御回路の動作を示すタイミングチャートを図６に示す。
【０００７】
このようにして、従来のスイッチングレギュレータ制御回路の過負荷保護回路は、過大負荷から出力トランジスタが熱破壊することを防止している。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平３−５２５５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、比較軽微な過負荷の場合には、誤差増幅器２の出力電圧Ｖｅｒｒの変化量が小さく、基準電圧Ｖｒｅｆ２を超えない場合がある。そこで、基準電圧Ｖｒｅｆ２の設定値をもっと低くし、小さい出力電流Ｉｏｕｔで過負荷を検出したい、という要求がある。そこで、基準電圧Ｖｒｅｆ２の設定値をＶｅｒｒ（ｍａｘ）より僅かに高い電圧（ＶＨ＞）に設定する。
【００１０】
しかしながら、Ｖｅｒｒ（ｍａｘ）より僅かに高い基準電圧Ｖｒｅｆ２’を得る為には、三角波Ｖｒａｍｐの上限レベルＶＨと下限レベルＶＬの製造バラツキが大きな問題となるので、その製造バラツキを補正する調整手段が必要となる。更に、そのためには、ＩＣの内部ノードの電圧である三角波Ｖｒａｍｐの上限レベルＶＨと下限レベルＶＬを測定する必要もある。
【００１１】
本発明は、以上のような課題を解決するために考案されたものであり、製造バラツキによる補正工程を必要とせず、また簡易な回路で高精度に過大負荷の検出Ｄｕｔｙを設定することを目的とするものである。
【課題を解決するための手段】
【００１２】
従来の課題を解決するために、本発明の過負荷保護回路を備えたスイッチングレギュレータ制御回路は以下のような構成とした。
【００１３】
基準電圧とスイッチングレギュレータが出力する出力電圧を分圧した分圧電圧との差を増幅して出力する誤差増幅回路と、第１三角波を出力する第１三角波発生回路と、前記誤差増幅器の出力電圧と前記第１三角波とを比較する第１コンパレータと、前記第１三角波よりも波高値が小さい第２三角波を出力する第２三角波発生回路と、前記誤差増幅器の出力電圧と前記第２三角波とを比較する第２コンパレータと、前記第２コンパレータの出力信号によって過負荷状態を検出する判定回路と、を備え、前記第１三角波と前記第２三角波の波高値の差は、前記第１三角波発生回路と前記第２三角波発生回路を構成する素子の比に基づくことを特徴とするスイッチングレギュレータ制御回路。
【発明の効果】
【００１４】
本発明の過負荷保護回路を備えたスイッチングレギュレータ制御回路によれば、過負荷検出となるＰＷＭ制御ＤｕｔｙはＲａｍｐ１の振幅値Ｖｒａｍｐ１に対する、Ｒａｍｐ２の振幅値Ｖｒａｍｐ２の割合で決まる。すなわち検出Ｄｕｔｙ＝Ｖｒａｍｐ２／Ｖｒａｍｐ１で決定される。半導体集積回路内において、電圧の絶対値について高い精度を得ることは、困難を伴う場合が多いが、比率について高い精度を得ることは比較的容易である事は周知の事実である。よって検出Ｄｕｔｙの製造バラツキを極力小さくする事が可能となり、バラツキの補正に必要なトリミングなどの工程を必要としない効果がある。
【図面の簡単な説明】
【００１５】
【図１】本実施形態の過負荷保護回路を備えたスイッチングレギュレータ制御回路のブロック図である。
【図２】本実施形態のスイッチングレギュレータ制御回路を備えたスイッチングレギュレータの一例を示すブロック図である。
【図３】本実施形態の第１及び第２三角波を示す波形図である。
【図４】本実施形態のスイッチングレギュレータ制御回路の動作を示すタイミングチャートである。
【図５】従来の過負荷保護回路を備えたスイッチングレギュレータ制御回路のブロック図である。
【図６】従来のスイッチングレギュレータ制御回路の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１６】
図１は、本実施形態の過負荷保護回路を備えたスイッチングレギュレータ制御回路のブロック図である。図２は、本実施形態のスイッチングレギュレータ制御回路を備えたスイッチングレギュレータの一例を示すブロック図である。一例として、降圧型スイッチングレギュレータのブロック図を示している。
【００１７】
図２に示すスイッチングレギュレータは、スイッチングレギュレータ制御回路４０と、ドライバトランジスタ４１と、ダイオード４２と、コイル４３と、出力コンデンサ４４と、出力電圧分圧抵抗４６及び４７と、電源端子４８と、出力端子４５を備えている。
【００１８】
図１に示すスイッチングレギュレータ制御回路４０は、誤差増幅器２と、基準電圧回路７と、矩形波発振回路１８と、第１三角波（Ｒａｍｐ１）発生回路と、第１コンパレータ３と、過負荷保護回路１００と、ゲート回路６と、バッファー回路８を備えている。第１三角波（Ｒａｍｐ１）発生回路は、定電流源１３と、容量１１と、スイッチ手段１５と、レベルシフト回路１７を備えている。
【００１９】
過負荷保護回路１００は、第２三角波（Ｒａｍｐ２）発生回路と、第２コンパレータ１０と、判定回路１１０と、タイマー回路５と、ラッチ回路２６を備えている。第１三角波（Ｒａｍｐ１）発生回路は、定電流源１４と、容量１２と、スイッチ手段１６と、レベルシフト回路１７を備えている。判定回路１１０は、スイッチ手段１９及び２１と、容量２０と、定電流源２２及び２３と、インバーター２４を備えている。
【００２０】
電圧帰還端子ＦＢに入力される帰還電圧Ｖｆｂは、出力端子４５の出力電圧Ｖｏｕｔを分圧した電圧である。誤差増幅器２は、基準電圧７の基準電圧Ｖｒｅｆと帰還電圧Ｖｆｂを比較し、誤差電圧Ｖｅｒｒとして出力する。コンパレータ３は、誤差電圧Ｖｅｒｒと第１三角波発生回路の出力する第１三角波Ｒａｍｐ１を比較し、信号Ｖｐｗｍを出力する。つまり、誤差増幅器の誤差電圧Ｖｅｒｒが上下することで、コンパレータ３が出力する信号Ｖｐｗｍのパルス幅が制御される。スイッチングレギュレータは、このパルス幅によってスイッチ素子（例えば、ドライバトランジスタ４１）のＯＮ／ＯＦＦ時間を制御する。これがいわゆる、スイッチングレギュレータのＰＷＭ（Pulse Width Modulation）制御である。
【００２１】
誤差増幅器２は、反転入力端子に帰還電圧Ｖｆｂが入力され、非反転入力端子に基準電圧Ｖｒｅｆが入力されているので、負荷電流が増加して出力電圧Ｖｏｕｔが低下すると、出力電圧Ｖｅｒｒは上昇する。コンパレータ３は、非反転入力端子に誤差増幅器２の出力電圧Ｖｅｒｒが入力され、反転入力端子に第１三角波Ｒａｍｐ１が入力されているので、誤差増幅器２の出力電圧Ｖｅｒｒの上昇に伴い、コンパレータ３の出力する信号Ｖｐｗｍは、Ｈレベルの期間が長くなる。誤差増幅器２とコンパレータ３の入力を逆にした場合でも同様である。
【００２２】
次に、図３及び図４の波形図を基に、スイッチングレギュレータ制御回路４０の動作を説明する。以下の説明では、第１三角波Ｒａｍｐ１の発振周期Ｔに対するＨレベルの期間の割合をデューティーファクター（Ｄｕｔｙ）と定義する。即ち、Ｄｕｔｙは発振周期Ｔに対するドライバトランジスタ４１の導通時間の割合である。
【００２３】
図３は、本実施形態の第１及び第２三角波を示す波形図である。
矩形波発振回路１８の出力信号Ｖｏｓｃは、スイッチ手段１５及び１６の導通及び非導通を制御する。スイッチ手段１５及び１６が非導通の時は、容量１１及び１２はそれぞれ定電流源１３及び１４によって充電され、第１三角波Ｒａｍｐ１及び第２三角波Ｒａｍｐ２の電位は一定の割合で上昇する。スイッチ手段１５及び１６が導通の時は、容量１１及び１２の電荷が放電され、第１三角波Ｒａｍｐ１及び第２三角波Ｒａｍｐ２の電位は下降する。第２三角波Ｒａｍｐ２は、第１三角波Ｒａｍｐ１よりも波高値が小さい三角波である。定電流源１３、１４が等しい電流値であれば、三角波の波高値は容量１１、１２の容量比によって決まる。Ｖｒａｍｐ１は第１三角波Ｒａｍｐ１の上限電圧、Ｖｒａｍｐ２は第２三角波Ｒａｍｐ２の上限電圧、Ｃ１１は容量１１の容量値、Ｃ１２は容量１２の容量値とすると、その関係は式１となる。
【００２４】
Ｖｒａｍｐ２／Ｖｒａｍｐ１＝Ｃ１１／Ｃ１２      （１）
レベルシフト回路１７は、第１三角波Ｒａｍｐ１及び第２三角波Ｒａｍｐ２の電圧の下限値をＧＮＤからＶＬ［Ｖ］高くする。レベルシフト回路１７は、第１三角波Ｒａｍｐ１及び第２三角波Ｒａｍｐ２の電圧の下限値を誤差増幅器２の出力下限電圧よりも高くなるように設定するものである。従って、誤差増幅器２の出力下限電圧によっては、設けなくても良い。
【００２５】
第１三角波発生回路と第２三角波発生回路は以上のように動作して、第１三角波Ｒａｍｐ１及び第２三角波Ｒａｍｐ２の波形は図３に示すような三角波となる。
【００２６】
ここで、スイッチングレギュレータ回路４０のＰＷＭ動作に於けるＤｕｔｙは、電源電圧ＶＤＤと出力電圧Ｖｏｕｔに対する依存性が最も大きい。図２に一例として示した降圧型のスイッチングレギュレータのＤｕｔｙは、Ｖｏｕｔ／ＶＤＤとなる。しかし、負荷電流によってドライバトランジスタ４１やダイオード４２などで電圧降下が発生し、実効的なＶＤＤが減少する為、実際は負荷電流の増加によりＤｕｔｙも僅かずつ増加する。図１に示すスイッチングレギュレータ回路４０は、負荷電流の増加によって、誤差増幅器２の出力電圧Ｖｅｒｒが上昇しＤｕｔｙが増加する。よって、誤差増幅器２の出力電圧Ｖｅｒｒ値が規定値に達したところで、過負荷状態を検出できれば良い。
【００２７】
次に、過負荷保護回路１００の動作を、図４を参照して説明する。
コンパレータ１０は、反転入力端子に誤差増幅器２の出力電圧Ｖｅｒｒが入力され、非反転入力端子に第２三角波Ｒａｍｐ２が入力されている。誤差増幅器２の出力電圧Ｖｅｒｒが第２三角波Ｒａｍｐ２の下限電圧ＶＬと上限電圧Ｖｒａｍｐ２の間にあれば、コンパレータ１０はパルス状の信号を出力する。コンパレータ１０の出力信号によって、スイッチ手段１９が導通、非導通を繰り返す。従って、容量２０は、定電流源２２による充電とスイッチ手段１９による放電を繰り返すので、充電電圧はある一定値以上には上がらない。負荷電流増加によって誤差増幅器２の出力電圧Ｖｅｒｒが上昇し、第２三角波Ｖｒａｍｐ２の上限電圧Ｖｒａｍｐ２を超えると、コンパレータ１０の出力はＬレベルを維持する。従って、スイッチ手段１９は非導通状態を維持するので、容量２０は定電流源２２によって充電される。容量２０の電圧がスイッチ手段２１の閾値に達すると、判定回路１１０が過負荷検出信号を出力する。
【００２８】
第１三角波Ｒａｍｐ１と第２三角波Ｒａｍｐ２は下限電圧ＶＬが共通なので、Ｖｅｒｒが第２三角波Ｒａｍｐ２の上限電圧Ｖｒａｍｐ２に等しい時のＤｕｔｙ、すなわちＤｕｔｙ０は式２となる。
【００２９】
Ｄｕｔｙ０＝Ｖｒａｍｐ２／Ｖｒａｍｐ１      （２）
このＤｕｔｙ０が過負荷検出Ｄｕｔｙとなるが、式１からＤｕｔｙ０＝Ｃ１１／Ｃ１２となり、過負荷検出Ｄｕｔｙ０は容量１１と容量１２の容量比によって決定される。
【００３０】
半導体集積回路において、抵抗比や容量比などの比率を小さなばらつきの範囲で製造することは容易である。従って、本発明を半導体集積回路内に実現した場合には、テスト工程による調整手段を必要とせずに、極めて高精度に過負荷検出Ｄｕｔｙを得ることが可能になる。
【００３１】
なお、第１三角波Ｒａｍｐ１と第２三角波Ｒａｍｐ２は、容量１１と１２を等しい値として、定電流源１３と１４の電流比によって波高比を得てもよい。定電流源１３の電流をＩ１３、定電流源１４の電流をＩ１４、容量１１と１２の容量値をＣ、充電時間をｔとすれば、第１三角波Ｒａｍｐ１と第２三角波Ｒａｍｐ２の波高値は式３と４で表される。
【００３２】
Ｖｒａｍｐ１＝Ｉ１３ｔ／Ｃ      （３）
Ｖｒａｍｐ２＝Ｉ１４ｔ／Ｃ      （４）
よって、第１三角波Ｒａｍｐ１と第２三角波Ｒａｍｐ２の波高値の比は式５で表される。
【００３３】
Ｖｒａｍｐ２／Ｖｒａｍｐ１＝Ｉ２／Ｉ１      （５）
よって、過負荷検出Ｄｕｔｙに対応するように、Ｉ１３とＩ１４の電流比を設定すれば良い事になる。
【００３４】
また、スイッチングレギュレータ制御回路４０は、論理を反転しても実施可能である。その場合は、図３及び図４に示したタイミングチャートの波形は、回路に応じて反転した波形になる。
【００３５】
以上に説明したように、本実施形態の過負荷保護回路を備えたスイッチングレギュレータ制御回路によれば、テスト工程による調整手段によって製造ばらつきを補正する必要が無く、高精度に過負荷検出Ｄｕｔｙを設定／実現する事が出来ると言う効果がある。
【符号の説明】
【００３６】
１  三角波発振器
２  誤差増幅器
３、１０  コンパレータ
４  誤差増幅器出力検知回路
５  タイマー回路
６  ゲート回路
７  基準電圧回路
８  バッファー回路
１３、１４、２２、２３  定電流源
１５、１６、１９、２１  スイッチ手段
１８  矩形波発振回路
２６  ラッチ回路
４０  スイッチングレギュレータ制御回路
４６、４７  出力電圧分圧抵抗
１００  過負荷保護回路
１１０  判定回路
【図１】
0005798328.tif 000002
【図２】
0005798328.tif 000003
【図３】
0005798328.tif 000004
【図４】
0005798328.tif 000005
【図５】
0005798328.tif 000006
【図６】
0005798328.tif 000007