(57)【特許請求の範囲】
【請求項１】
上端部及び下端部をチップ体の上面縁部及び下面縁部にそれぞれ位置させた状態で当該チップ体の両端にそれぞれ形成され且つチップ体に内包された信号用内部電極にそれぞれ接続された第１及び第２の信号用外部電極と、上端部及び下端部を上記チップ体の上面縁部及び下面縁部にそれぞれ位置させた状態で当該チップ体の両側にそれぞれ形成され且つ上記信号用内部電極に対向するグランド用内部電極の両端にそれぞれ接続された第１及び第２のグランド用外部電極とを有する３端子コンデンサを、集積回路が表面に取り付けられる基板に実装する３端子コンデンサ実装方法であって、
上記集積回路の電源端子を接続するための第１のビアホールが接続され且つ上記３端子コンデンサの第１の信号用外部電極の上記上端部又は下端部がそれぞれ接触可能な第１のフットプリントと、上記電源端子とは別の電源端子を接続可能な第２のビアホールが接続されると共に電源が接続され且つ上記３端子コンデンサの第２の信号用外部電極の上記上端部又は下端部がそれぞれ接触可能な第２のフットプリントと、上記集積回路のグランド端子を接続するための第３及び第４のビアホールがそれぞれ接続され且つ上記３端子コンデンサの第１及び第２のグランド用外部電極の上記上端部又は下端部がそれぞれ接触可能な第３及び第４のフットプリントとを、上記基板の表面又は裏面に配設する第１の工程と、
互いに向き合う第１及び第２の突出電極部を、上記３端子コンデンサの第１及び第２の信号用外部電極の両上端部にそれぞれ突設する第２の工程と、
連結電極部を、その一方端部を上記基板の第１のフットプリント側に向けると共に他方端部を第２のフットプリント側に向けた状態で、第１及び第２のフットプリントの間に配設する第３の工程と
を備え、
上記３端子コンデンサの仕様を、バイパスコンデンサとする場合には、上記３端子コンデンサの第１及び第２の信号用外部電極のそれぞれの上端部を上記基板の第１及び第２のフットプリントにそれぞれ接触させると共に、上記第１及び第２の突出電極部を連結電極部の上記一方端部及び他方端部にそれぞれ接触させる第４の工程を実行し、
上記３端子コンデンサの仕様を、ノイズフィルタとする場合には、上記第１及び第２の信号用外部電極のそれぞれの下端部を基板の第１及び第２のフットプリントにそれぞれ接触させると共に、第１及び第２のグランド用外部電極のそれぞれの下端部を第３及び第４のフットプリントに接触させる第５の工程を実行する、
ことを特徴とする３端子コンデンサ実装方法。
【請求項２】
請求項１に記載の３端子コンデンサ実装方法において、
上記第２の工程では、一以上の補助電極部を、上記第１及び第２の突出電極部の間に配設し、
上記第３の工程では、上記連結電極部を、複数の部分電極部に分離し、
上記第４の工程では、上記第１及び第２の信号用外部電極のそれぞれの上端部を当該第１及び第２のフットプリントにそれぞれ接触させると共に、上記分離した複数の部分電極部同士を上記一以上の補助電極部を介して接続させる、
ことを特徴とする３端子コンデンサ実装方法。
【請求項３】
上端部及び下端部をチップ体の上面縁部及び下面縁部にそれぞれ位置させた状態で当該チップ体の両端にそれぞれ形成され且つチップ体に内包された信号用内部電極にそれぞれ接続された第１及び第２の信号用外部電極と、上端部及び下端部を上記チップ体の上面縁部及び下面縁部にそれぞれ位置させた状態で当該チップ体の両側にそれぞれ形成され且つ上記信号用内部電極に対向するグランド用内部電極の両端にそれぞれ接続された第１及び第２のグランド用外部電極とを有する３端子コンデンサを、集積回路が表面に取り付けられる基板に実装する３端子コンデンサ実装方法であって、
上記集積回路の電源端子を接続するための第１のビアホールが接続され且つ上記３端子コンデンサの第１の信号用外部電極の上記上端部又は下端部がそれぞれ接触可能な第１のフットプリントと、上記電源端子とは別の電源端子を接続可能な第２のビアホールが接続されると共に電源が接続され且つ上記３端子コンデンサの第２の信号用外部電極の上記上端部又は下端部がそれぞれ接触可能な第２のフットプリントと、上記集積回路のグランド端子を接続するための第３及び第４のビアホールがそれぞれ接続され且つ上記３端子コンデンサの第１及び第２のグランド用外部電極の上記上端部又は下端部がそれぞれ接触可能な第３及び第４のフットプリントとを、上記基板の表面又は裏面に配設する第１の工程と、
互いに向き合う第１及び第２の突出電極部を、上記基板の第１及び第２のフットプリントにそれぞれ突設する第２の工程と、
連結電極部を、その一方端部を上記３端子コンデンサの第１の信号用外部電極側に向けると共に他方端部を第２の信号用外部電極側に向けた状態で、これら第１及び第２の信号用外部電極の上端部間に配設する第３の工程と
を備え、
上記３端子コンデンサの仕様を、バイパスコンデンサとする場合には、上記第１及び第２の信号用外部電極のそれぞれの上端部を上記基板の第１及び第２のフットプリントにそれぞれ接触させると共に、上記第１及び第２のフットプリントの突出電極部を連結電極部の上記一方端部及び他方端部にそれぞれ接触させる第４の工程を実行し、
上記３端子コンデンサの仕様を、ノイズフィルタとする場合には、第１及び第２の信号用外部電極のそれぞれの下端部を基板の第１及び第２のフットプリントにそれぞれ接触させると共に、第１及び第２のグランド用外部電極のそれぞれの下端部を第３及び第４のフットプリントに接触させる第５の工程を実行する、
ことを特徴とする３端子コンデンサ実装方法。
【請求項４】
請求項３に記載の３端子コンデンサ実装方法において、
上記第２の工程では、一以上の補助電極部を、上記第１及び第２のフットプリントの間に配設し、
上記第３の工程では、上記連結電極部を、複数の部分電極部に分離し、
上記第４の工程では、上記第１及び第２の信号用外部電極のそれぞれの上端部を当該第１及び第２のフットプリントにそれぞれ接触させると共に、上記分離した複数の部分電極部同士を上記一以上の補助電極部を介して接続させる、
ことを特徴とする３端子コンデンサ実装方法。
【請求項５】
請求項１ないし請求項４のいずれかに記載の３端子コンデンサ実装方法において、
上記第５の工程の実行の際に、上記集積回路の上記電源端子を、第２のビアホールに接続せずに第１のビアホールのみに接続すると共に、上記グランド端子を、第３及び第４のビアホールに接続する、
ことを特徴とする３端子コンデンサ実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、３端子コンデンサを集積回路が取り付けられる基板に実装する３端子コンデンサ実装方法に関するものである。
【背景技術】
【０００２】
図２２は、従来の技術に係る３端子コンデンサ実装構造を説明するための斜視図であり、図２３は、従来の３端子コンデンサ実装構造を示す概略断面図である。
従来の３端子コンデンサ実装構造では、図２２に示すような構造の３端子コンデンサを用いていた。
この３端子コンデンサ１００は、貫通型３端子コンデンサであり、例えば特許文献１に記載のように、誘電体層を挟んで互いに対向する信号用内部電極１０１とグランド用内部電極１０２とを一組以上積み重ねて、チップ体１１０を形成し、このチップ体１１０の両端面部に、信号用内部電極１０１と導通する信号用外部電極１１１，１１２を設けると共に、チップ体１１０の両側面部に、グランド用内部電極１０２と導通するグランド用外部電極１１３，１１３を設けた構造になっている。
従来の３端子コンデンサ実装構造では、この３端子コンデンサ１００を主としてノイズフィルタとして用いている。
すなわち、３端子コンデンサ１００の信号用外部電極１１１，１１２を、基板表面２００ｂのフットプリント１２１，１２２に接続し、グランド用外部電極１１３，１１３をフットプリント１２３に接続している。
そして、図２３に示すように、３端子コンデンサ１００を、基板２００上の電源発生器１３０と集積回路１４０の電源端子とを繋ぐ電源供給路に介在させている。具体的には、３端子コンデンサ１００の信号用外部電極１１１が接続されたフットプリント１２１を、ビアホール２１１，電源層２１０を通じて集積回路１４０の電源端子１４１に接続し、信号用外部電極１１２が接続されたフットプリント１２２を、ビアホール２１２，電源供給パターン２２０，ビアホール２２１を通じて、電源発生器１３０の出力端に接続している。そして、グランド用外部電極１１３，１１３が接続されたフットプリント１２３を、ビアホール２１５，グランド層２２０を通じてグランド端子１４２に接続している。
これにより、集積回路１４０の電源端子１４１から出力されたノイズ電流Ｉを、信号用外部電極１１１を通じて３端子コンデンサ１００内に入力させ、グランド用外部電極１１３，１１３からビアホール２１５に出力して、ノイズ電流Ｉをグランド層２３０に排出するようにしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２２９３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、上記した従来の技術では、次のような問題がある。
従来の３端子コンデンサ実装構造では、上記したように、ノイズ電流Ｉを３端子コンデンサ１００に通して、グランド層２３０に排出する構造であるので、３端子コンデンサをノイズフィルタとして用いている。
しかしながら、３端子コンデンサ１００をノイズフィルタとして使用する実装構造では、集積回路１４０の電源端子１４１からビアホール２１１を通じて３端子コンデンサ１００に至り、３端子コンデンサ１００からビアホール２１５を通じてグランド端子１４２に至る経路のループインピーダンス（特にインダクタンス値）が、３端子コンデンサ１００をバイパスコンデンサとして使用する実装構造に比べて高い。このため、ノイズ電流Ｉが電源端子１４１からビアホール２１１に流れ込むと、電源発生器１３０から集積回路１４０に供給される電源電圧が大きく変動し、不安定になる。かといって、３端子コンデンサ１００をバイパスコンデンサとして使用する実装構造にするには、フットプリント１２１〜１２３の配置，数や基板２００の配線等を変更しなければならない。
つまり、図２２に示す構造の３端子コンデンサ１００を用いる従来の実装構造では、３端子コンデンサを、主にノイズフィルタとして用い、３端子コンデンサ１００の仕様をノイズフィルタからバイパスコンデンサに簡単に変更することができなかった。
【０００５】
この発明は、上述した課題を解決するためになされたもので、３端子コンデンサの仕様を、ノイズフィルタ又はバイパスコンデンサのいずれかに容易に変更することができる３端子コンデンサ実装方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、請求項１の発明は、上端部及び下端部をチップ体の上面縁部及び下面縁部にそれぞれ位置させた状態で当該チップ体の両端にそれぞれ形成され且つチップ体に内包された信号用内部電極にそれぞれ接続された第１及び第２の信号用外部電極と、上端部及び下端部をチップ体の上面縁部及び下面縁部にそれぞれ位置させた状態で当該チップ体の両側にそれぞれ形成され且つ信号用内部電極に対向するグランド用内部電極の両端にそれぞれ接続された第１及び第２のグランド用外部電極とを有する３端子コンデンサを、集積回路が表面に取り付けられる基板に実装する３端子コンデンサ実装方法であって、集積回路の電源端子を接続するための第１のビアホールが接続され且つ３端子コンデンサの第１の信号用外部電極の上端部又は下端部がそれぞれ接触可能な第１のフットプリントと、電源端子とは別の電源端子を接続可能な第２のビアホールが接続されると共に電源が接続され且つ３端子コンデンサの第２の信号用外部電極の上端部又は下端部がそれぞれ接触可能な第２のフットプリントと、集積回路のグランド端子を接続するための第３及び第４のビアホールがそれぞれ接続され且つ３端子コンデンサの第１及び第２のグランド用外部電極の上端部又は下端部がそれぞれ接触可能な第３及び第４のフットプリントとを、基板の表面又は裏面に配設する第１の工程と、互いに向き合う第１及び第２の突出電極部を、３端子コンデンサの第１及び第２の信号用外部電極の両上端部にそれぞれ突設する第２の工程と、連結電極部を、その一方端部を基板の第１のフットプリント側に向けると共に他方端部を第２のフットプリント側に向けた状態で、第１及び第２のフットプリントの間に配設する第３の工程とを備え、３端子コンデンサの仕様を、バイパスコンデンサとする場合には、３端子コンデンサの第１及び第２の信号用外部電極のそれぞれの上端部を基板の第１及び第２のフットプリントにそれぞれ接触させると共に、第１及び第２の突出電極部を連結電極部の一方端部及び他方端部にそれぞれ接触させる第４の工程を実行し、３端子コンデンサの仕様を、ノイズフィルタとする場合には、第１及び第２の信号用外部電極のそれぞれの下端部を基板の第１及び第２のフットプリントにそれぞれ接触させると共に、第１及び第２のグランド用外部電極のそれぞれの下端部を第３及び第４のフットプリントに接触させる第５の工程を実行する構成とした。
【０００７】
かかる構成により、３端子コンデンサの仕様を、バイパスコンデンサとする場合には、第１の工程から第４の工程を実行する。
これにより、電源端子及び別の電源端子を基板の第１及び第２のビアホールに接続すると共に、グランド端子を第３及び第４のビアホールに接続した状態で、集積回路を基板の表面に取り付けることができる。
そして、３端子コンデンサの第１の信号用外部電極が、第１のフットプリント及び第１のビアホールを通じて、集積回路の電源端子に接続され、第２の信号用外部電極が、第２のフットプリント及び第２のビアホールを通じて、集積回路の別の電源端子に接続された状態になる。また、３端子コンデンサの第１及び第２のグランド用外部電極が、第３及び第４のフットプリント及び第３及び第４のビアホールを通じて、集積回路のグランド端子に接続された状態になる。
そして、３端子コンデンサの第１及び第２の突出電極部が、連結電極部の一方端部及び他方端部にそれぞれ接触しているので、第１及び第２の信号用外部電極同士が、連結電極部を介して接続した状態になる。これにより、この３端子コンデンサは、非貫通型コンデンサとして機能する。
かかる状態で、電源から電源電圧を供給すると、電源電圧が基板の第１のフットプリントから３端子コンデンサに充電され、電源電圧が、３端子コンデンサから第１及び第２のビアホール及び電源端子及び別の電源端子を通じて、集積回路に安定的に供給される。
ところで、集積回路内部でのスイッチング動作等によって、高周波のノイズ電流が電源端子から第１及び第２のビアホールに流出する場合がある。これらのノイズ電流は、流れる経路のインダクタンス値に対応した大きさの逆起電力を生じさせ、集積回路に供給される電源電圧を大きく変動させる原因となる。
しかし、この発明の実装方法によって得られた構造では、集積回路の電源端子に接続された第１及び第２のビアホールが、第１及び第２のフットプリントを通じて３端子コンデンサの第１及び第２の信号用外部電極に接続され、集積回路のグランド端子に接続された第３及び第４のビアホールが、第３及び第４のフットプリントを通じて３端子コンデンサの第１及び第２のグランド用外部電極に接続されている。
したがって、集積回路の電源端子に接続された第１のビアホールから３端子コンデンサを通り、第３のビアホールを通じて集積回路のグランド端子に至るループ状の第１の経路と、当該電源端子に接続された第１のビアホールから３端子コンデンサを通り、第４のビアホールを通じて集積回路のグランド端子に至るループ状の第２の経路と、別の電源端子に接続された第２のビアホールから３端子コンデンサを通り、第３のビアホールを通じてグランド端子に至るループ状の第３の経路と、当該別の電源端子に接続された第２のビアホールから３端子コンデンサを通り、第４のビアホールを通じてグランド端子に至るループ状の第４の経路とが形成され、これら４つの経路が３端子コンデンサに並列に接続されている。
このため、集積回路からのノイズ電流は、これらの経路に流出するが、これら４つの経路が並列に接続されているので、経路全体のインダクタンス値が極めて小さくなり、ノイズ電流による電源電圧の変動が抑圧される。この結果、ノイズ電流の影響をほとんど受けずに、安定した電源電圧を集積回路に供給することができる。
つまり、３端子コンデンサは、安定した電源電圧を集積回路に供給するバイパスコンデンサとして機能する。
【０００８】
ところで、３端子コンデンサの仕様を、ノイズフィルタとする場合には、つまり、３端子コンデンサを貫通型のコンデンサとして機能させたい場合には、第５の工程を実行して、３端子コンデンサを上下逆にし、第１及び第２の信号用外部電極のそれぞれの下端部を基板の第１及び第２のフットプリントにそれぞれ接触させると共に、第１及び第２のグランド用外部電極のそれぞれの下端部を第３及び第４のフットプリントに接触させる。
この場合にも、３端子コンデンサの第１及び第２の信号用外部電極が、集積回路の電源端子及び別の電源端子に接続され、第１及び第２のグランド用外部電極が、集積回路のグランド端子に接続されるが、第１及び第２の信号用外部電極同士は、内部の信号用内部電極のみを通じて接続した状態にあり、連結電極部を通じて電気的に接続した状態になっていない。このため、３端子コンデンサは、貫通型コンデンサとして機能する。
このような貫通型コンデンサの場合には、第２のビアホールからのノイズ電流が多少電源側に流出するものの、第１のビアホールからのノイズ電流が、必ず３端子コンデンサ内部の信号用内部電極とグランド用内部電極を通り、第３及び第４のビアホールを通ってグランド端子側に流出するので、３端子コンデンサをバイパスコンデンサだけでなく、ノイズフィルタとしても機能させることができる。
【０００９】
請求項２の発明は、請求項１に記載の３端子コンデンサ実装方法において、第２の工程では、一以上の補助電極部を、第１及び第２の突出電極部の間に配設し、第３の工程では、連結電極部を、複数の部分電極部に分離し、第４の工程では、第１及び第２の信号用外部電極のそれぞれの上端部を当該第１及び第２のフットプリントにそれぞれ接触させると共に、分離した複数の部分電極部同士を一以上の補助電極部を介して接続させる構成とした。
【００１０】
かかる構成により、第２の工程から第４の工程を実行することで、基板の第１及び第２のフットプリント間の分離した複数の部分電極部同士が、３端子コンデンサの一以上の補助電極部を介して電気的に接続されるので、第１及び第２の信号用外部電極が、これら複数の部分電極部と一以上の補助電極部とを通じて電気的に接続された状態になり、３端子コンデンサが非貫通型コンデンサとして機能する。
【００１１】
請求項３の発明は、上端部及び下端部をチップ体の上面縁部及び下面縁部にそれぞれ位置させた状態で当該チップ体の両端にそれぞれ形成され且つチップ体に内包された信号用内部電極にそれぞれ接続された第１及び第２の信号用外部電極と、上端部及び下端部をチップ体の上面縁部及び下面縁部にそれぞれ位置させた状態で当該チップ体の両側にそれぞれ形成され且つ信号用内部電極に対向するグランド用内部電極の両端にそれぞれ接続された第１及び第２のグランド用外部電極とを有する３端子コンデンサを、集積回路が表面に取り付けられる基板に実装する３端子コンデンサ実装方法であって、集積回路の電源端子を接続するための第１のビアホールが接続され且つ３端子コンデンサの第１の信号用外部電極の上端部又は下端部がそれぞれ接触可能な第１のフットプリントと、電源端子とは別の電源端子を接続可能な第２のビアホールが接続されると共に電源が接続され且つ３端子コンデンサの第２の信号用外部電極の上端部又は下端部がそれぞれ接触可能な第２のフットプリントと、集積回路のグランド端子を接続するための第３及び第４のビアホールがそれぞれ接続され且つ３端子コンデンサの第１及び第２のグランド用外部電極の上端部又は下端部がそれぞれ接触可能な第３及び第４のフットプリントとを、基板の表面又は裏面に配設する第１の工程と、互いに向き合う第１及び第２の突出電極部を、基板の第１及び第２のフットプリントにそれぞれ突設する第２の工程と、連結電極部を、その一方端部を３端子コンデンサの第１の信号用外部電極側に向けると共に他方端部を第２の信号用外部電極側に向けた状態で、これら第１及び第２の信号用外部電極の上端部間に配設する第３の工程とを備え、３端子コンデンサの仕様を、バイパスコンデンサとする場合には、第１及び第２の信号用外部電極のそれぞれの上端部を基板の第１及び第２のフットプリントにそれぞれ接触させると共に、第１及び第２のフットプリントの突出電極部を連結電極部の一方端部及び他方端部にそれぞれ接触させる第４の工程を実行し、３端子コンデンサの仕様を、ノイズフィルタとする場合には、第１及び第２の信号用外部電極のそれぞれの下端部を基板の第１及び第２のフットプリントにそれぞれ接触させると共に、第１及び第２のグランド用外部電極のそれぞれの下端部を第３及び第４のフットプリントに接触させる第５の工程を実行する構成とした。
【００１２】
かかる構成により、３端子コンデンサの仕様を、バイパスコンデンサとする場合には、第１の工程から第４の工程を実行する。
これにより、電源端子及び別の電源端子を基板の第１及び第２のビアホールに接続すると共に、グランド端子を第３及び第４のビアホールに接続した状態で、集積回路を基板の表面に取り付けることができる。そして、第１及び第２のフットプリントの第１及び第２の突出電極部が、第１及び第２の信号用外部電極間の連結電極部の一方端部及び他方端部にそれぞれ接触し、第１及び第２の信号用外部電極同士が、連結電極部を介して電気的に接続した状態になる。これにより、３端子コンデンサが非貫通型コンデンサとして機能する。
また、３端子コンデンサの仕様を、ノイズフィルタとする場合には、第５の工程を実行する。
つまり、３端子コンデンサを逆にして、第１及び第２の信号用外部電極のそれぞれの下端部を基板の第１及び第２のフットプリントにそれぞれ接触させると共に、第１及び第２のグランド用外部電極のそれぞれの下端部を第３及び第４のフットプリントに接触させることで、３端子コンデンサを貫通型コンデンサとして機能させることができる。
【００１３】
請求項４の発明は、請求項３に記載の３端子コンデンサ実装方法において、第２の工程では、一以上の補助電極部を、第１及び第２のフットプリントの間に配設し、第３の工程では、連結電極部を、複数の部分電極部に分離し、第４の工程では、第１及び第２の信号用外部電極のそれぞれの上端部を当該第１及び第２のフットプリントにそれぞれ接触させると共に、分離した複数の部分電極部同士を一以上の補助電極部を介して接続させる構成とした。
【００１４】
かかる構成により、第２の工程から第４の工程を実行することで、３端子コンデンサの分離した複数の部分電極部同士が、第２のフットプリント間の一以上の補助電極部を介して電気的に接続されるので、第１及び第２の信号用外部電極が、これら複数の部分電極部と一以上の補助電極部とを介して電気的に接続された状態になり、３端子コンデンサが非貫通型コンデンサとして機能する。
【００１５】
請求項５の発明は、請求項１ないし請求項４のいずれかに記載の３端子コンデンサ実装方法において、第５の工程の実行の際に、集積回路の電源端子を、第２のビアホールに接続せずに第１のビアホールのみに接続すると共に、グランド端子を、第３及び第４のビアホールに接続する構成とした。
【００１６】
かかる構成により、３端子コンデンサの仕様をほぼ完全なノイズフィルタとすることができる。つまり、上記のように、３端子コンデンサの第１及び第２の信号用外部電極同士を内部の信号用内部電極でのみ接続した状態において、集積回路の電源端子を第２のビアホールに接続せず、第１のビアホールのみに接続すると共に、グランド端子を第３及び第４のビアホールに接続した状態にすると、３端子コンデンサをほぼ完全なノイズフィルタとして機能させることができる。
すなわち、３端子コンデンサの第１の信号用外部電極が、第１のフットプリント及び第１のビアホールを通じて集積回路の電源端子に接続され、第１及び第２のグランド用外部電極が、第３及び第４のフットプリント及び第３及び第４のビアホールを通じて集積回路のグランド端子に接続された状態になる。そして、第２の信号用外部電極が第２のフットプリントを通じて電源にのみ接続された状態になる。
これにより、集積回路の電源端子に接続された第１のビアホールから３端子コンデンサを通り、第３のビアホールを通じて集積回路のグランド端子に至るループ状の第１の経路と、電源端子に接続された第１のビアホールから３端子コンデンサを通り、第４のビアホールを通じて集積回路のグランド端子に至るループ状の第２の経路との２つの経路のみが形成されるので、電源端子から第１のビアホールに流出したノイズ電流は、必ず３端子コンデンサ内部の信号用内部電極とグランド用内部電極を通り、第３及び第４のビアホールを通じてグランド端子側に流出する。したがって、３端子コンデンサは、ほぼ完全なノイズフィルタとして機能する。
【発明の効果】
【００１７】
以上詳しく説明したように、この発明の３端子コンデンサ実装方法によれば、第１の工程から第４の工程を実行することにより、３端子コンデンサをバイパスコンデンサとして機能させることができ、また、第５の工程を実行することにより、３端子コンデンサをノイズフィルタとしても機能させることができ、さらに、第５の工程を実行する際に、第２のビアホールに集積回路の電源端子を接続せずに、電源端子を第１のビアホールにのみ接続すると共に、グランド端子を第３及び第４のビアホールに接続することで、３端子コンデンサをほぼ完全なノイズフィルタとして機能させることができるので、３端子コンデンサを、ノイズフィルタ又はバイパスコンデンサのいずれかに容易に変更することができるという優れた効果がある。
【図面の簡単な説明】
【００１８】
【図１】この発明の第１実施例に係る３端子コンデンサ実装方法を示す斜視図である。
【図２】３端子コンデンサの上面図である。
【図３】３端子コンデンサの下面図である。
【図４】図２の矢視Ａ−Ａ断面図である。
【図５】図２の矢視Ｂ−Ｂ断面図である。
【図６】フットプリントの配置を示す平面図である。
【図７】フットプリントと３端子コンデンサとビアホールとの接続状態を示す概略断面図である。
【図８】３端子コンデンサとフットプリントとの接続状態を説明するための平面図である。
【図９】３端子コンデンサのバイパスコンデンサ仕様における作用及び効果を説明するための概略断面図である。
【図１０】電圧変動抑制効果を説明するための斜視図である。
【図１１】３端子コンデンサを貫通型コンデンサとして用いる場合の実装方法を説明するための斜視図である。
【図１２】３端子コンデンサとフットプリントとの接続状態を説明するための平面図である。
【図１３】３端子コンデンサを貫通型コンデンサとして用いた場合の構造を示す概略断面図である。
【図１４】３端子コンデンサをほぼ完全なノイズフィルタとして機能させる場合の実装方法を示す概略断面図である。
【図１５】シミュレーションの結果を示す線図である。
【図１６】この発明の第２実施例に係る３端子コンデンサ実装方法の要部を示す斜視図である。
【図１７】３端子コンデンサとフットプリントとの接続状態を説明するための平面図である。
【図１８】この発明の第３実施例に係る３端子コンデンサ実装方法の要部を示す斜視図である。
【図１９】３端子コンデンサとフットプリントとの接続状態を説明するための平面図である。
【図２０】この発明の第４実施例に係る３端子コンデンサ実装方法の要部を示す斜視図である。
【図２１】３端子コンデンサとフットプリントとの接続状態を説明するための平面図である。
【図２２】従来の技術に係る３端子コンデンサ実装構造を説明するための斜視図である。
【図２３】従来の３端子コンデンサ実装構造を示す概略断面図である。
【発明を実施するための形態】
【００１９】
以下、この発明の最良の形態について図面を参照して説明する。
【００２０】
（実施例１）
図１は、この発明の第１実施例に係る３端子コンデンサ実装方法を示す斜視図であり、基板内部を透過して示している。
【００２１】
図１に示すように、この実施例の３端子コンデンサ実装方法は、３端子コンデンサ１を、集積回路３が取り付けられた基板２に実装する技術である。
【００２２】
３端子コンデンサ１は、第１及び第２の信号用外部電極としての信号用外部電極１１，１２と第１及び第２のグランド用外部電極としてのグランド用外部電極１３，１４をチップ体１０に有するコンデンサであり、後述するように、第４の工程を実行することで、バイパスコンデンサとして用いることができるだけでなく、第５の工程を実行することで、ノイズフィルタとしても用いることができる。
【００２３】
図２は、３端子コンデンサの上面図であり、図３は、３端子コンデンサの下面図であり、図４は、図２の矢視Ａ−Ａ断面図であり、図５は、図２の矢視Ｂ−Ｂ断面図である。
図２及び図３に示すように、信号用外部電極１１，１２は、チップ体１０の両端（図の左右端）にそれぞれ設けられ、これらの上端部１１ａ，１２ａが、チップ体１０の上面１０ａの縁部に配置され、下端部１１ｂ，１２ｂがチップ体１０の下面１０ｂの縁部に配置されている。
また、図４に示すように、信号用外部電極１１，１２は、チップ体１０に内包された信号用内部電極１５の両端にそれぞれ接続されている。
【００２４】
このような信号用外部電極１１，１２には、第２の工程を実行して、第１及び第２の突出電極部としての突出電極部１７，１８が互いに向かい合うように形成する。
これにより、図２に示すように、第２の工程で形成された突出電極部１７が、信号用外部電極１１の上端部１１ａの縁中央からチップ体１０の上面１０ａの中央部に向かって突出し、突出電極部１８が、信号用外部電極１２の上端部１２ａの縁中央から上面１０ａの中央部に向かって突出し、突出電極部１７に対向する。そして、突出電極部１７，１８の間には、所定の間隙Ｇが設けられる。
【００２５】
一方、グランド用外部電極１３，１４は、図２及び図３に示すように、チップ体１０の両側（図の上下側）に設けられており、これらの上端部１３ａ，１４ａがチップ体１０の上面１０ａの縁部に配置され、下端部１３ｂ，１４ｂがチップ体１０の下面１ｂの縁部に配置されている。
また、図５に示すように、チップ体１０には、信号用内部電極１５に対向するグランド用内部電極１６，１６が内包され、グランド用外部電極１３，１４は、このグランド用内部電極１６，１６の両端に接続されている。
【００２６】
基板２は、図１に示すように、電源供給パターン２１と、電源層２２と、グランド層２３とを中間層とする積層型の基板であり、集積回路３は、この基板２の表面２ａに取り付けられている。
具体的には、集積回路３は、電源端子３１と、別の電源端子としての電源端子３２と、グランド端子３３，３４とを有し、電源端子３１，３２が、基板２の表面２ａに形成されたランド４１ａ，４２ａに接続され、グランド端子３３，３４がランド４３ａ，４４ａに接続されている。
なお、符号４５は、直流電圧を所定値の直流電圧に変換するためのＤＣ−ＤＣコンバータであり、図示しない電源に接続されている。
【００２７】
上記のように集積回路３が接続されたランド４１ａ〜４４ａには、ビアホール４１〜４４が接続されている。
具体的には、ビアホール４１は、第１のビアホールであり、このビアホール４１は、ランド４１ａからグランド層２３の孔２３ａを通過して電源層２２に至り、電源層２２を介して基板２の裏面２ｂに至っている。また、ビアホール４２は、第２のビアホールであり、このビアホール４２は、ランド４２ａからグランド層２３の孔２３ｂを通過して電源供給パターン２１に至り、電源供給パターン２１を介して基板２の裏面２ｂに至っている。
そして、ビアホール４３，４４は、第３及び第４のビアホールであり、これらのビアホール４３，４４は、ランド４３ａ，４４ａからグランド層２３に至り、グランド層２３を介して基板２の裏面２ｂに至っている。
【００２８】
このように、ビアホール４１〜４４が延出した基板２の裏面２ｂに、第１の工程を実行して、フットプリント５１〜５５を設ける。
図６は、フットプリントの配置を示す平面図であり、図７は、フットプリントと３端子コンデンサとビアホールとの接続状態を示す概略断面図である。
図１及び図６に示すように、第１の工程で形成されたフットプリント５１〜５５は、３端子コンデンサ１の信号用外部電極１１，１２とグランド用外部電極１３，１４とに対応して配置されている。
具体的には、第１のフットプリントとしてのフットプリント５１と第２のフットプリントとしてのフットプリント５２とが、対向して配置され、３端子コンデンサ１の信号用外部電極１１，１２を、これらのフットプリント５１，５２の下側から接続することができるようになっている。そして、このフットプリント５１，５２の上側には、上記ビアホール４１，４２の下端がそれぞれ接続されている。また、図７に示すように、ＤＣ−ＤＣコンバータ４５の出力端子４５ａが、ビアホール４６に接続されており、このビアホール４６が、グランド層２３の孔２３ｃを通過して電源供給パターン２１に至っている。したがって、フットプリント５２は、フットプリント５２と電源供給パターン２１とビアホール４６とＤＣ−ＤＣコンバータ４５とを通じて、図示しない電源に接続された状態になっている。
そして、図１に示すように、第３及び第４のフットプリントとしてのフットプリント５３，５４が、フットプリント５１，５２の間に配設され、３端子コンデンサ１のグランド用外部電極１３，１４を、これらフットプリント５３，５４の下側から接続することができるようになっている。また、このフットプリント５３，５４の上側には、上記ビアホール４３，４４の下端がそれぞれ接続されている。
そして、第３の工程を実行することで、連結電極部としてのフットプリント５５を、フットプリント５１〜５４の中央部に配する。図６に示すように、第３の工程で形成されたフットプリント５５は、右方端をフットプリント５１側に向けると共に、左方端をフットプリント５２側に向けた長尺状の電極であり、その長さは、３端子コンデンサ１の突出電極部１７，１８の間隙Ｇよりも長く設定されている。
【００２９】
図８は、３端子コンデンサとフットプリントとの接続状態を説明するための平面図である。
３端子コンデンサ１の仕様をバイパスコンデンサとする場合には、第４の工程を実行する。具体的には、３端子コンデンサ１の上端部を、上記したフットプリント５１〜５５に実装する。
詳しくは、図８に示すように、３端子コンデンサ１の信号用外部電極１１，１２の上端部１１ａ，１２ａをフットプリント５１，５２に接続すると共に、グランド用外部電極１３，１４の上端部１３ａ，１４ａをフットプリント５３，５４に接続する。
これにより、図７に示すように、３端子コンデンサ１の信号用外部電極１１が、フットプリント５１及びビアホール４１を通じて集積回路３の電源端子３１に接続し、信号用外部電極１２がフットプリント５２及びビアホール４２を通じて集積回路３の電源端子３２に接続する。そして、図１に示すように、３端子コンデンサ１のグランド用外部電極１３，１４が、フットプリント５３，５４及びビアホール４３，４４を通じて集積回路３のグランド端子３３，３４に接続する。
また、図８に示すように、第４の工程の実行により、突出電極部１７が、フットプリント５５の右端部に接触すると共に、突出電極部１８がフットプリント５５の左端部に接触して、信号用外部電極１１，１２が、突出電極部１７，１８とフットプリント５５とを通じて電気的に接続した状態になる。つまり、図７に示すように、信号用外部電極１１，１２が、３端子コンデンサ１内部の信号用内部電極１５で電気的に接続されると共に、３端子コンデンサ１の外部でも突出電極部１７，１８とフットプリント５５とによって電気的に接続されている。すなわち、３端子コンデンサ１が非貫通型コンデンサ（バイパスコンデンサ）として用いられている。
【００３０】
次に、３端子コンデンサのバイパスコンデンサ仕様における作用及び効果について説明する。
図９は、３端子コンデンサのバイパスコンデンサ仕様における作用及び効果を説明するための概略断面図であり、図１０は、電圧変動抑制効果を説明するための斜視図である。
図９において、図示しない電源から直流電圧を供給すると、この直流電圧はＤＣ−ＤＣコンバータ４５によって所定値の直流電圧に変換された後、ビアホール４６，電源供給パターン２１，ビアホール４２を通じて３端子コンデンサ１に印加される。
これにより、直流電圧が３端子コンデンサ１に充電され、この直流電圧が電源電圧として、３端子コンデンサ１からビアホール４１，４２，電源端子３１，３２を通じて、集積回路３に安定的に供給される。
【００３１】
ところで、集積回路３内部でのスイッチング動作等によって、高周波のノイズ電流Ｉが、矢印で示すように、電源端子３１，３２からビアホール４１，４２に流出する場合がある。これらのノイズ電流Ｉは、ノイズ電流Ｉが流れる経路のインダクタンス値に対応した大きさの逆起電力を生じさせ、集積回路３に供給される電源電圧を大きく変動させる原因となる。
しかし、この実施例では、図１０に示すように、集積回路３の電源端子３１，３２に接続されたビアホール４１，４２が、フットプリント５１，５２を通じて３端子コンデンサ１の信号用外部電極１１，１２に接続され、集積回路３のグランド端子３３，３４に接続されたビアホール４３，４４が、フットプリント５３，５４を通じて３端子コンデンサ１のグランド用外部電極１３，１４に接続されている。
つまり、ループ状の第１の経路Ｌ１が、集積回路３の電源端子３１に接続されたビアホール４１と３端子コンデンサ１と集積回路３のグランド端子３３に至るビアホール４３とによって形成され、ループ状の第２の経路Ｌ２が、電源端子３１に接続されたビアホール４１と３端子コンデンサ１と集積回路３のグランド端子３４に至るビアホール４４とによって形成されている。また、ループ状の第３の経路Ｌ３が、電源端子３２に接続されたビアホール４２と３端子コンデンサ１とグランド端子３３に至るビアホール４３とによって形成され、ループ状の第３の経路Ｌ４が、電源端子３２に接続されたビアホール４２と３端子コンデンサ１とグランド端子３４に至るビアホール４４とによって形成されている。
したがって、４つの第１〜第４の経路Ｌ１〜Ｌ４が、３端子コンデンサ１に並列に接続された状態になっており、図９に示すように、電源端子３１，３２からのノイズ電流Ｉは各経路にそれぞれ流れる。このため、第１〜第４の経路Ｌ１〜Ｌ４全体のインダクタンス値は、極めて小さく、ノイズ電流Ｉによる逆起電力も小さく抑えられる。この結果、ノイズ電流Ｉによる電源電圧の変動を抑圧することができるので、３端子コンデンサ１は、安定した電源電圧を集積回路３に供給するバイパスコンデンサとして機能する。
【００３２】
図１１は、３端子コンデンサを貫通型コンデンサとして用いる場合の実装方法を説明するための斜視図であり、図１２は、３端子コンデンサとフットプリントとの接続状態を説明するための平面図であり、図１３は、３端子コンデンサを貫通型コンデンサとして用いた場合の構造を示す概略断面図である。
３端子コンデンサ１の仕様をノイズフィルタとする場合には、第５の工程を実行する。具体的には、３端子コンデンサ１を貫通型のコンデンサ、即ちノイズフィルタとして機能させる場合には、第５の工程を実行し、図１１に示すように、３端子コンデンサ１を上下逆にして、図１２に示すように、信号用外部電極１１，１２の下端部１１ｂ，１２ｂをフットプリント５１，５２にそれぞれ接続すると共に、グランド用外部電極１３，１４の下端部１３ｂ，１４ｂをフットプリント５３，５４にそれぞれ接続する。
これにより、図１３に示すように、３端子コンデンサ１の信号用外部電極１１，１２が、集積回路３の電源端子３１，３２に接続され、グランド用外部電極１３，１４が、グランド端子３３，３４に接続される。しかし、信号用外部電極１１，１２同士は、内部の信号用内部電極１５を通じてのみ接続した状態にあり、フットプリント５５を通じて接続した状態にならない。この結果、３端子コンデンサ１は貫通型コンデンサとして機能する。
このような構造にすると、ビアホール４２からのノイズ電流Ｉが電源供給パターン２１，ビアホール４６を通じて電源側に多少流出するものの、ビアホール４１からのノイズ電流Ｉは、必ず３端子コンデンサ１内部の信号用内部電極１５とグランド用内部電極１６，１６を通り、ビアホール４３，４４を通じてグランド端子３３，３４側に流出するので、この３端子コンデンサ１は、ノイズフィルタとして機能する。
【００３３】
図１４は、３端子コンデンサをほぼ完全なノイズフィルタとして機能させる場合の実装方法を示す概略断面図である。
ところで、３端子コンデンサ１をほぼ完全なノイズフィルタとする場合には、図１１に示したように、貫通型コンデンサとして機能させるように、３端子コンデンサ１をフットプリント５１〜５４に接続した状態において、図１４に示すように、集積回路３を基板２に取り付ける。
すなわち、ビアホール４２には、集積回路３の電源端子を接続せずに、ビアホール４１にのみ、電源端子３１を接続する。そして、グランド端子３３，３４をビアホール４３，４４に接続する。これにより、３端子コンデンサ１の信号用外部電極１１が、フットプリント５１及びビアホール４１を通じて集積回路３の電源端子３１に接続され、グランド用外部電極１３，１４が、フットプリント５３，５４及びビアホール４３，４４を通じて集積回路３のグランド端子３３，３４に接続された状態になる。そして、信号用外部電極１２が、フットプリント５２を通じて電源にのみ接続された状態になる。
したがって、電源端子３１からビアホール４１に流出したノイズ電流Ｉは、必ず３端子コンデンサ１内部の信号用内部電極１５とグランド用内部電極を通り、ビアホール４３，４４を通じてグランド端子３３，３４側に流出する。この結果、３端子コンデンサ１は、ほぼ完全なノイズフィルタとして機能する。
【００３４】
以上のように、この実施例の３端子コンデンサ実装方法によれば、３端子コンデンサ１の仕様をバイパスコンデンサ又はノイズフィルタのいずれかに容易に変更することができる。
特に、３端子コンデンサ１を非貫通型コンデンサにして、バイパスコンデンサとして用いる仕様にすると、３端子コンデンサ１を貫通型コンデンサにして、主にノイズフィルタとして用いる仕様にした場合に比べて、電圧変動抑制効果を格段に向上させることができる。
図１４に示したように、３端子コンデンサ１を貫通型コンデンサにして、主にノイズフィルタとして用いる仕様にすると、２つの第１及び第２の経路Ｌ１，Ｌ２（図１０参照）のみが、３端子コンデンサ１に並列に接続した状態になるので、経路全体のインダクタンス値が大きくなってしまう。
これに対して、図１０に示したように、３端子コンデンサ１を非貫通型コンデンサにして、バイパスコンデンサとして用いる仕様にすると、４つの第１〜第４の経路Ｌ１〜Ｌ４が、３端子コンデンサ１に並列に接続された状態になり、第１〜第４の経路Ｌ１〜Ｌ４全体のインダクタンス値が、図１４に示したものに比べて極めて小さくなる。
このため、電圧変動抑制効果が、図１４に示したものに比べて格段に向上すると考えられる。
【００３５】
発明者は、かかる点を確認すべく、次のようなシミュレーションを行った。
図１５は、シミュレーションの結果を示す線図である。
まず、図１４に示したように、３端子コンデンサ１を貫通型のコンデンサとして用い、３端子コンデンサ１と第１及び第２の経路Ｌ１，Ｌ２経路とで構成される経路全体のインピーダンスを、周波数１００ＫＨｚ〜１０ＧＨｚの範囲で測定したところ、図１５の曲線Ｓ１で示す結果を得た。
次に、図１０に示したように、３端子コンデンサ１を非貫通型のコンデンサとして用い、３端子コンデンサ１と第１〜第４の経路Ｌ１〜Ｌ４経路とで構成される経路全体のインピーダンスを、周波数１００ＫＨｚ〜１０ＧＨｚの範囲で測定したところ、図１５の曲線Ｓ２で示す結果を得た。
これらの結果から明らかなように、３端子コンデンサ１を非貫通型コンデンサとして用いた方が、貫通型コンデンサとして用いた場合に比べて、周波数１０ＭＨｚ以上の範囲で、約６ｄＢ（２倍）も低いインピーダンス低減効果を得ることができる。つまり、非貫通型コンデンサとして用いた方が、貫通型コンデンサとして用いるよりも、インダクタンス値を小さくすることができることを確認した。
【００３６】
（実施例２）
次に、この発明の第２実施例について説明する。
図１６は、この発明の第２実施例に係る３端子コンデンサ実装方法の要部を示す斜視図であり、図１７は、３端子コンデンサとフットプリントとの接続状態を説明するための平面図である。
図１６に示すように、この実施例では、第３の工程実行時に、基板２側において、フットプリント５５を、複数の部分電極部５５ａ，５５ｂに分離した。一方、３端子コンデンサ１側においては、第２の工程実行時に、補助電極部１９を、突出電極部１７，１８の間隙Ｇに形成した。
そして、図１７に示すように、第４の工程を実行することで、信号用外部電極１１，１２の上端部１１ａ，１２ａをフットプリント５１，５２に接続することにより、分離した複数の部分電極部５５ａ，５５ｂ同士を補助電極部１９を介して接続した。
これにより、信号用外部電極１１，１２が、これら複数の部分電極部５５ａ，５５ｂと補助電極部１９とを通じて電気的に接続された状態になり、３端子コンデンサ１が非貫通型コンデンサとして機能する。
その他の構成、作用及び効果は、上記第１実施例と同様であるので、その記載は省略する。
【００３７】
（実施例３）
次に、この発明の第３実施例について説明する。
図１８は、この発明の第３実施例に係る３端子コンデンサ実装方法の要部を示す斜視図であり、図１９は、３端子コンデンサとフットプリントとの接続状態を説明するための平面図である。
図１８に示すように、この実施例では、基板２側において、互いに向き合う第１及び第２の突出電極部としての突出電極部５６，５７を、フットプリント５１，５２にそれぞれ突設した（第２の工程）。一方、３端子コンデンサ１側においては、連結電極部２０を、その右方端部を信号用外部電極１１側に向けると共に左方端部を信号用外部電極１２に向けた状態で、信号用外部電極１１，１２間に形成した（第３の工程）。
そして、図１９に示すように、信号用外部電極１１，１２の上端部１１ａ，１２ａをフットプリント５１，５２に接続することにより、突出電極部５６，５７を連結電極部２０の両端部にそれぞれ接触させた（第４の工程）。
これにより、信号用外部電極１１，１２が、これら突出電極部５６，５７と連結電極部２０とを通じて電気的に接続された状態になり、３端子コンデンサ１が非貫通型コンデンサ、即ちバイパスコンデンサとして機能する。
その他の構成、作用及び効果は、上記第１実施例と同様であるので、その記載は省略する。
【００３８】
（実施例４）
次に、この発明の第４実施例について説明する。
図２０は、この発明の第４実施例に係る３端子コンデンサ実装方法の要部を示す斜視図であり、図２１は、３端子コンデンサとフットプリントとの接続状態を説明するための平面図である。
図２０に示すように、この実施例では、３端子コンデンサ１側において、連結電極部２０を、複数の部分電極部２０ａ，２０ｂに分離した。一方、基板２側においては、補助電極部５８を、突出電極部５６，５７の間に形成した。
そして、図２１に示すように、信号用外部電極１１，１２の上端部１１ａ，１２ａをフットプリント５１，５２に接続することにより、分離した複数の部分電極部２０ａ，２０ｂ同士を補助電極部５８を介して接続した。
これにより、信号用外部電極１１，１２が、これら複数の部分電極部２０ａ，２０ｂと補助電極部５８とを通じて電気的に接続された状態になり、３端子コンデンサ１が非貫通型コンデンサ、即ちノイズフィルタとして機能する。
その他の構成、作用及び効果は、上記第２及び第３実施例と同様であるので、その記載は省略する。
【００３９】
なお、この発明は、上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
例えば、上記実施例では、フットプリント５１〜５４を基板２の裏面２ｂに形成して、３端子コンデンサ１をこのフットプリント５１〜５４に実装する例を示したが、フットプリント５１〜５４を基板２の表面２ａに形成して、３端子コンデンサ１をこのフットプリント５１〜５４に実装する３端子コンデンサ実装方法も、この発明の範囲に含まれることは勿論である。
【符号の説明】
【００４０】
１…３端子コンデンサ、  ２…基板、  ２ａ…表面、  ２ｂ…裏面、  ３…集積回路、  １０…チップ体、  １０ａ…上面、  １１，１２…信号用外部電極、  １１ａ〜１４ａ…上端部、  １１ｂ〜１４ｂ…下端部、  １３，１４…グランド用外部電極、  １５…信号用内部電極、  １６…グランド用内部電極、  １７，１８，５６，５７…突出電極部、  １９，５８…補助電極部、  ２０…連結電極部、  ２０ａ，２０ｂ，５５ａ，５５ｂ…部分電極部、  ２１…電源供給パターン、  ２２…電源層、  ２３…グランド層、  ２３ａ〜２３ｃ…孔、  ３１，３２…電源端子、  ３３，３４…グランド端子、  ４１〜４４，４６…ビアホール、  ４１ａ〜４４ａ…ランド、  ４５…ＤＣ−ＤＣコンバータ、  ５１〜５５…フットプリント、  Ｇ…間隙、  Ｉ…ノイズ電流、  Ｌ１…経路、  Ｌ１，Ｌ２…経路、  Ｌ１〜Ｌ４…経路。  
【図１】
0005679295.tif 000002
【図２】
0005679295.tif 000003
【図３】
0005679295.tif 000004
【図４】
0005679295.tif 000005
【図５】
0005679295.tif 000006
【図６】
0005679295.tif 000007
【図７】
0005679295.tif 000008
【図８】
0005679295.tif 000009
【図９】
0005679295.tif 000010
【図１０】
0005679295.tif 000011
【図１１】
0005679295.tif 000012
【図１２】
0005679295.tif 000013
【図１３】
0005679295.tif 000014
【図１４】
0005679295.tif 000015
【図１５】
0005679295.tif 000016
【図１６】
0005679295.tif 000017
【図１７】
0005679295.tif 000018
【図１８】
0005679295.tif 000019
【図１９】
0005679295.tif 000020
【図２０】
0005679295.tif 000021
【図２１】
0005679295.tif 000022
【図２２】
0005679295.tif 000023
【図２３】
0005679295.tif 000024