(57)【特許請求の範囲】
【請求項１】
データを記憶し、かつ書き換え可能な複数の不揮発性半導体記憶素子を有する不揮発性半導体記憶装置において、
電源ＶＳＳに接続されて動作する前記不揮発性半導体記憶素子と前記電源ＶＳＳよりも正側の高い電位を有する電源ＶＤＤに接続されて動作する負荷用トランジスタとの電流の引き合いによって生じる出力端子の電圧値が、前記電源ＶＤＤの電位方向と前記電源ＶＳＳの電位方向との間で切り替わるときのしきい値の電圧レベルを、前記不揮発性半導体記憶素子のセンスレベルと設定し、
複数の前記不揮発性半導体記憶素子のうち、熱平衡状態しきい値電圧が前記センスレベルよりも前記電源ＶＤＤの電位方向である第１の不揮発性半導体記憶素子と、熱平衡状態しきい値電圧が前記センスレベルよりも前記電源ＶＳＳの電位方向である第２の不揮発性半導体記憶素子とを混載したことを特徴とする不揮発性半導体記憶装置。
【請求項２】
前記不揮発性半導体記憶素子は、
トンネル絶縁膜、電荷蓄積層、トップ絶縁膜の順に積層した構造のメモリ絶縁膜を有し、
前記電荷蓄積層に電子又は正孔を注入することで前記データを記憶する、又は書き換えることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
【請求項３】
データを記憶し、かつ書き換え可能な複数の不揮発性半導体記憶素子を有する不揮発性半導体記憶装置の製造方法において、
電源ＶＳＳに接続されて動作する前記不揮発性半導体記憶素子と前記電源ＶＳＳよりも正側の高い電位を有する電源ＶＤＤに接続されて動作する負荷用トランジスタとの電流の引き合いによって生じる出力端子の電圧値が、前記電源ＶＤＤの電位方向と前記電源ＶＳＳの電位方向との間で切り替わるときのしきい値の電圧レベルを、前記不揮発性半導体記憶素子のセンスレベルと設定し、
複数の前記不揮発性半導体記憶素子のうち、熱平衡状態しきい値電圧が前記センスレベルよりも前記電源ＶＤＤの電位方向である第１の不揮発性半導体記憶素子を形成する工程と、熱平衡状態しきい値電圧が前記センスレベルよりも前記電源ＶＳＳの電位方向である第２の不揮発性半導体記憶素子を形成する工程と、
前記データの内容に基づいて、正のデータを前記第１の不揮発性半導体記憶素子に書き込む工程と、
前記データの内容に基づいて、負のデータを前記第２の不揮発性半導体記憶素子に書き込む工程と、
を有することを特徴とする不揮発性半導体記憶装置の製造方法。
【請求項４】
前記第１の不揮発性半導体記憶素子に書き込む工程と、前記第２の不揮発性半導体記憶素子に書き込む工程とを、熱処理で同時に行う
ことを特徴とする請求項３に記載の不揮発性半導体記憶装置の製造方法。
【請求項５】
データを記憶し、かつ書き換え可能な複数の不揮発性半導体記憶素子を有する不揮発性半導体記憶装置のデータ書き換え方法において、
電源ＶＳＳに接続されて動作する前記不揮発性半導体記憶素子と前記電源ＶＳＳよりも正側の高い電位を有する電源ＶＤＤに接続されて動作する負荷用トランジスタとの電流の引き合いによって生じる出力端子の電圧値が、前記電源ＶＤＤの電位方向と前記電源ＶＳＳの電位方向との間で切り替わるときのしきい値の電圧レベルを、前記不揮発性半導体記憶素子のセンスレベルと設定し、
書き込みたいデータが正のデータのときは、そのデータを、複数の前記不揮発性半導体記憶素子のうち、熱平衡状態しきい値電圧が前記センスレベルよりも前記電源ＶＤＤの電位方向である第１の不揮発性半導体記憶素子に書き込み、
書き込みたいデータが負のデータのときは、そのデータを、複数の前記不揮発性半導体記憶素子のうち、熱平衡状態しきい値電圧が前記センスレベルよりも前記電源ＶＳＳの電位方向である第２の不揮発性半導体記憶素子に書き込み、
前記第１の不揮発性半導体記憶素子に記憶している前記正のデータを書き換えるときは、
前記第１の不揮発性半導体記憶素子のデータ書き込み後のしきい値が、前記センスレベルよりも前記電源ＶＳＳの電位方向になるような書き込み電圧を印加し、
前記第２の不揮発性半導体記憶素子に記憶している前記負のデータを書き換えるときは、
前記第２の不揮発性半導体記憶素子のデータ書き込み後のしきい値が、前記センスレベルよりも前記電源ＶＤＤの電位方向になるような書き込み電圧を印加することを特徴とする不揮発性半導体記憶装置のデータ書き換え方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、不揮発性半導体記憶装置に関するものである。
【背景技術】
【０００２】
不揮発性半導体記憶装置は、電荷を電荷蓄積膜に蓄積することでデータを記憶する。中でも電気的にデータの書き込みや消去ができるものをＥＥＰＲＯＭ（Ｅｌｅｃｔｒｏｎｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ：電気的に書き換え可能な不揮発性メモリ）と呼ぶ。ＥＥＰＲＯＭには、大別して電荷蓄積膜の種類が異なる２つの構造がある。
【０００３】
１つは、電荷蓄積膜となる浮遊ゲートと呼ばれる導電体を酸化膜などで囲って電気的に絶縁するようにしてゲート絶縁膜を構成するものであり、その浮遊ゲートに電荷を蓄積するＦＧ（Ｆｌｏａｔｉｎｇ  Ｇａｔｅ：フローティングゲート）型である。
【０００４】
もう１つは、複数の絶縁膜を積層させてゲート絶縁膜を構成するものであり、複数の絶縁膜のうち１つを電荷蓄積膜とし、この電荷蓄積膜内の電荷トラップに蓄積する電荷量を制御することによって情報の記憶を行うＭＮＯＳ（Ｍｅｔａｌ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）型やＭＯＮＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）型である。
【０００５】
ＦＧ型の場合、電荷蓄積膜が導電体であることから、蓄積した電荷を抜けにくくするために電荷蓄積膜を覆う絶縁膜を厚くする必要がある。具体的には、半導体基板と電荷蓄積膜との間の膜（トンネル絶縁膜という）の膜厚を厚くする必要がある。このため必然的に書き込み電圧や消去電圧が高くなってしまう。
【０００６】
一方、ＭＮＯＳ型やＭＯＮＯＳ型のＥＥＰＲＯＭは、電荷蓄積膜が絶縁膜であるから電荷トラップに蓄積した電荷が抜けにくいため、トンネル絶縁膜などの膜厚を薄くできる。このため、ＦＧ型に比べて低い電圧でデータの書き込みや消去ができるという特徴がある。
【０００７】
特に、ＭＯＮＯＳ型の場合は、ＭＮＯＳ型に比べて電荷蓄積膜を含む複数の絶縁膜を薄くすることができるため、さらに低電圧化することができる。このため、昨今、低消費電力化に貢献できるメモリ素子として注目を集めている。
【０００８】
電荷蓄積膜に電子を蓄積した状態、すなわち書き込みデータを記憶している状態のしきい値電圧をＶｔｗ、電荷蓄積膜に正孔を蓄積した状態、すなわち消去データを記憶している状態のしきい値電圧をＶｔｅ、電荷蓄積膜に電子も正孔も蓄積していない状態のしきい値電圧、つまり、安定状態のしきい値電圧である熱平衡状態しきい値電圧をＶ０と呼ぶ。
【０００９】
ここで、メモリ素子に記憶されているデータを読み出す時にメモリ素子のゲート電極に印加する電圧Ｖｃｇの値を、Ｖｔｅ＜Ｖｃｇ＜Ｖｔｗの関係が成り立つように設定すると、メモリ素子のドレイン電流が、書き込みデータを記憶している状態では流れず、消去データを記憶している状態では流れるため、書き込みデータと消去データとの判別が可能となる。
【００１０】
しかし、ＶｔｗやＶｔｅの値は常に一定ではない。メモリ素子は、時間の経過と供にエネルギーの安定状態である熱平衡状態に徐々に近づいていく。すなわち、電荷蓄積膜に蓄
積した電荷を時間の経過とともに放出するため、ＶｔｗやＶｔｅの値はＶ０に近づいていき、最終的には、Ｖｔｗ＝Ｖｔｅ＝Ｖ０となる。
【００１１】
ＶｔｗやＶｔｅの値がＶ０に近づいていく過程において、Ｖｔｅ＜Ｖｃｇ＜Ｖｔｗの関係が成り立たなくなると、データを正しく読み出すことができなくなる。
つまり、ＥＥＰＲＯＭはデータの書き換えが可能であるというメリットと共に、記憶したデータの保持時間が有限であるというデメリットも有している。
【００１２】
上記の電荷を電荷蓄積膜に蓄積することでデータを記憶するＥＥＰＲＯＭとは別の不揮発性半導体記憶装置もあり、代表的なものにマスクＲＯＭがある。マスクＲＯＭは、記憶データをＬＳＩの製造過程において書き込んだＲＯＭである。マスクＲＯＭには、大別して書き込み方法の異なる２つの種類がある。
【００１３】
１つは、ＭＯＳトランジスタのチャネル領域の不純物濃度を調節することで、上記ＥＥＰＲＯＭと同様に大小２つのしきい値電圧を作り出し、ドレイン電流の有無により記憶データを判別するものである。
【００１４】
もう１つは、ＭＯＳトランジスタのドレイン領域に設けるコンタクトホール（以後、ドレインコンタクトと称する）の有無によるもので、こちらもドレイン電流の有無により記憶データを判別する。
【００１５】
ＭＯＳトランジスタのしきい値電圧も、ドレインコンタクトホールの有無も、時間の経過と共に変化することはないため、記憶したデータが消滅することはない。
しかし、記憶するデータはＬＳＩ製造工程において確定するため、一旦記憶したデータを書き換えることはできない。
つまり、マスクＲＯＭは記憶したデータが消滅しないというメリットと共に、データの書き換えができないというデメリットも有している。
【００１６】
このように、ＥＥＰＲＯＭとマスクＲＯＭとにはそれぞれメリットとデメリットとがあるが、マスクＲＯＭはデータの書き換えができないというデメリットから実用範囲が限られ、一般的にはＥＥＰＲＯＭが、そのデータ保持時間を少しでも延長する対処をした上で実用されている。
このようなＥＥＰＲＯＭのデータ保持時間を延長する方法としては、いくつかの提案を見るところである（例えば、特許文献１参照。）。
【００１７】
図１４は、特許文献１に示した従来技術に記載の不揮発性半導体記憶装置の読み出し回路の構成を説明するために、その主旨を変えずに記載した回路図である。
【００１８】
図１４において、９１１と９１２とはサンプルセル、９２０は平均電圧出力回路、９３０はセレクト信号、９３１はスイッチ、９３２はメモリセル、９３３は読み出し線である。
Ｖｗはサンプルセル９１１のしきい値電圧、Ｖｅはサンプルセル９１２のしきい値電圧、Ｖｏは平均電圧出力回路９２０の出力電圧、９４０はメモリセル９３２のゲート電極である。
【００１９】
図１４において、データはメモリセル９３２に記憶する。サンプルセル９１１とサンプルセル９１２とはメモリセル９３２と同一構造の記憶素子である。
サンプルセル９１１には正のデータが記憶され、Ｖｗは書き込み状態のしきい値電圧となる。サンプルセル９１２には負のデータが記憶され、Ｖｅは消去状態のしきい値電圧となる。
しきい値電圧Ｖｗとしきい値電圧Ｖｅとが平均電圧出力回路９２０に入力され、平均電圧出力回路９２０はしきい値電圧Ｖｗとしきい値電圧Ｖｅとの中間の電位である出力電圧Ｖｏを出力する。
【００２０】
記憶したデータの読み出しは、セレクト信号９３０によりスイッチ９３１を切り換え、出力電圧Ｖｏをメモリセル９３２のゲート電極９４０に印加することで行う。
このときにメモリセル９３２に正のデータが記憶されていればメモリセル９３２はオフ状態になり、メモリセル９３２に負のデータが記憶されていればメモリセル９３２はオン状態になる。読み出し線９３３に流れる電流を検出することでこれらメモリセル９３２の２つの状態を判別し、記憶したデータの読み出しが行われる。
【００２１】
特許文献１に示された従来技術は、メモリセル９３２のしきい値電圧の経年変化に対して、書き込み状態の読み出しマージンと消去状態の読み出しマージンとを常に均等に保つことでデータ保持時間を延長できるという特徴を有している。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開平５−１７４５８７号公報（３頁−４頁、図３）
【発明の概要】
【発明が解決しようとする課題】
【００２３】
特許文献１に示した従来技術は、確かにデータ保持時間を延長できる技術であるものの、データ保持時間が有限である点は従来と何ら変わらず、記憶したデータがいずれは消滅してしまうという問題がある。
【００２４】
本発明は、このような問題を解決するためになされたものであり、ＥＥＰＲＯＭのデータ保持時間を大幅に伸ばすことを目的とする。具体的には、そのデータ保持時間を、マスクＲＯＭと同様の無限大とすることができるので、長期にわたりデータを保持できる信頼性の高いＥＥＰＲＯＭを提供できる。
【課題を解決するための手段】
【００２５】
上記課題を解決するために、本発明は以下のような構成を採用する。
【００２６】
データを記憶し、かつ書き換え可能な複数の不揮発性半導体記憶素子を有する不揮発性半導体記憶装置において、
電源ＶＳＳに接続されて動作する不揮発性半導体記憶素子とその電源ＶＳＳよりも正側の高い電位を有する電源ＶＤＤに接続されて動作する負荷用トランジスタとの電流の引き合いによって生じる出力端子の電圧値が、その電源ＶＤＤの電位方向とその電源ＶＳＳの電位方向との間で切り替わるときのしきい値の電圧レベルを、不揮発性半導体記憶素子のセンスレベルと設定し、
複数の不揮発性半導体記憶素子のうち、熱平衡状態しきい値電圧がそのセンスレベルよりも電源ＶＤＤの電位方向である第１の不揮発性半導体記憶素子と、熱平衡状態しきい値電圧がそのセンスレベルよりも電源ＶＳＳの電位方向である第２の不揮発性半導体記憶素子とを混載したことを特徴とする。
【００２７】
このような構成にすることで、ＥＥＰＲＯＭのデータ保持時間を無限大にすることができる。
【００２８】
不揮発性半導体記憶素子は、
トンネル絶縁膜、電荷蓄積層、トップ絶縁膜の順に積層した構造のメモリ絶縁膜を有し、
電荷蓄積層に電子又は正孔を注入することでデータを記憶する、又は書き換えるように
してもよい。
【００２９】
このような構成にすれば、ＭＯＮＯＳ型のＥＥＰＲＯＭにすることができるので、比較的低電圧でデータの書き込みや消去が行え、低消費電力化できる。
【００３０】
上記課題を解決するために、本発明は以下のような製造方法を採用する。
【００３１】
データを記憶し、かつ書き換え可能な複数の不揮発性半導体記憶素子を有する不揮発性半導体記憶装置の製造方法において、
電源ＶＳＳに接続されて動作する不揮発性半導体記憶素子とその電源ＶＳＳよりも正側の高い電位を有する電源ＶＤＤに接続されて動作する負荷用トランジスタとの電流の引き合いによって生じる出力端子の電圧値が、その電源ＶＤＤの電位方向とその電源ＶＳＳの電位方向との間で切り替わるときのしきい値の電圧レベルを、不揮発性半導体記憶素子のセンスレベルと設定し、
複数の不揮発性半導体記憶素子のうち、熱平衡状態しきい値電圧がそのセンスレベルよりも電源ＶＤＤの電位方向である第１の不揮発性半導体記憶素子を形成する工程と、熱平衡状態しきい値電圧がそのセンスレベルよりも電源ＶＳＳの電位方向である第２の不揮発性半導体記憶素子を形成する工程と、
データの内容に基づいて、正のデータを第１の不揮発性半導体記憶素子に書き込む工程と、
データの内容に基づいて、負のデータを第２の不揮発性半導体記憶素子に書き込む工程と、を有することを特徴とする。
【００３２】
このような製造方法にすることで、データ保持時間が無限大の本発明のＥＥＰＲＯＭへのデータの書き込みをすることができる。
【００３３】
第１の不揮発性半導体記憶素子に書き込む工程と、第２の不揮発性半導体記憶素子に書き込む工程とを、熱処理で同時に行うことを特徴とする。
【００３４】
このような製造方法にすることで、熱処理の１工程だけでデータ保持時間が無限大の本発明のＥＥＰＲＯＭへのデータの書き込みをすることができる。
【００３５】
データを記憶し、かつ書き換え可能な複数の不揮発性半導体記憶素子を有する不揮発性半導体記憶装置のデータ書き換え方法において、
電源ＶＳＳに接続されて動作する不揮発性半導体記憶素子とその電源ＶＳＳよりも正側の高い電位を有する電源ＶＤＤに接続されて動作する負荷用トランジスタとの電流の引き合いによって生じる出力端子の電圧値が、その電源ＶＤＤの電位方向とその電源ＶＳＳの電位方向との間で切り替わるときのしきい値の電圧レベルを、不揮発性半導体記憶素子のセンスレベルと設定し、
書き込みたいデータが正のデータのときは、そのデータを、複数の不揮発性半導体記憶素子のうち、熱平衡状態しきい値電圧がそのセンスレベルよりも電源ＶＤＤの電位方向である第１の不揮発性半導体記憶素子に書き込み、
書き込みたいデータが負のデータのときは、そのデータを、複数の不揮発性半導体記憶素子のうち、熱平衡状態しきい値電圧がそのセンスレベルよりも電源ＶＳＳの電位方向である第２の不揮発性半導体記憶素子に書き込み、
第１の不揮発性半導体記憶素子に記憶している正のデータを書き換えるときは、
第１の不揮発性半導体記憶素子のデータ書き込み後のしきい値が、そのセンスレベルよりも前記電源ＶＳＳの電位方向になるような書き込み電圧を印加し、
第２の不揮発性半導体記憶素子に記憶している負のデータを書き換えるときは、
第２の不揮発性半導体記憶素子のデータ書き込み後のしきい値が、そのセンスレベルよりも前記電源ＶＤＤの電位方向になるような書き込み電圧を印加することを特徴とする。
【００３６】
このような書き換え方法にすることで、書き換え前の正のデータのデータ保持時間は無限大となり、なおかつその正のデータを負のデータに書き換えることもできる。そして、書き換え前の負のデータのデータ保持時間は無限大となり、なおかつその負のデータを正のデータに書き換えることもできる。
【発明の効果】
【００３９】
本発明の不揮発性半導体記憶装置は、所定のセンスレベルに対して熱平衡状態しきい値電圧が正方向である第１の不揮発性半導体記憶素子と、負方向である第２の不揮発性半導
体記憶素子とを混載したことで、ＥＥＰＲＯＭの特徴であるデータの書き換え機能を有しながら、最初に記憶したデータのデータ保持時間を無限大にすることができる。
【図面の簡単な説明】
【００４０】
【図１】不揮発性半導体記憶素子のしきい値やセンスレベルを説明するための説明図である。
【図２】本発明による不揮発性半導体記憶装置の概念を説明するための説明図である。
【図３】本発明による不揮発性半導体記憶装置の概念を説明するための説明図である。
【図４】本発明による不揮発性半導体記憶装置のメモリ領域の中の配置を説明するための模式図である。
【図５】本発明による不揮発性半導体記憶装置のデータの書き込み及び書き換えの流れを説明するためのフロー図である。
【図６】本発明による不揮発性半導体記憶装置の構成を説明するための断面図である。
【図７】本発明による不揮発性半導体記憶装置のチャネル領域の製造工程を説明するための断面図である。
【図８】本発明による不揮発性半導体記憶装置のチャネル領域の製造工程を説明するための断面図である。
【図９】本発明による不揮発性半導体記憶装置の積層膜の製造工程を説明するための断面図である。
【図１０】本発明による不揮発性半導体記憶装置の積層膜の成形を説明するための断面図である。
【図１１】本発明による不揮発性半導体記憶装置のゲートの成形を説明するための断面図である。
【図１２】本発明による不揮発性半導体記憶装置のデータ書き込み時のトランジスタ特性を示す説明図である。
【図１３】本発明による不揮発性半導体記憶装置のデータ書き換え時のトランジスタ特性を示す説明図である。
【図１４】特許文献１に示す従来技術の不揮発性半導体記憶装置の回路構成を説明するための回路図である。
【発明を実施するための形態】
【００４１】
本発明の不揮発性半導体記憶装置は、所定のセンスレベルに対して熱平衡状態しきい値電圧が正方向である第１の不揮発性半導体記憶素子と、負方向である第２の不揮発性半導体記憶素子とを用い、これを混載している。
まず、そのような不揮発性半導体記憶素子のしきい値について図１を用いて説明する。次に図２及び図３を用いて不揮発性半導体記憶装置の概念を説明する。不揮発性半導体記憶素子にデータを書き込む手法は、電気的に書き込む場合と熱を印加する熱処理にて書き込む場合との２通りがある。前者は図２を、後者は図３を用いてそれぞれ説明する。そして、図４を用いて不揮発性半導体記憶素子の配置について説明する。次に、図５を用いて書き込み及び書き換えの手順を説明する。その後に、図６から図１３を用いて実施例を説明する。
【００４２】
［不揮発性半導体記憶素子のしきい値及びセンスレベルの説明：図１］
まず、不揮発性半導体記憶素子のセンスレベルについて説明する。
不揮発性半導体記憶素子は、すでに説明したように、その電荷蓄積膜に電子や正孔といった電荷を蓄積することでデータが書き込まれたり消去されたりするが、その電荷の蓄積状態に応じてしきい値電圧が変化する。
【００４３】
そのような不揮発性半導体記憶素子に対して一定の電圧レベルを規定して、それに対してしきい値電圧が正側か負側かのどちらにあるかでデータの有無を知るが、そのときの電圧レベルをセンスレベルと呼ぶ。
【００４４】
センスレベルについて、一般的に広く知られている不揮発性半導体記憶素子の読み出し回路の例を図１を用いて説明する。
図１に示す読み出し回路は、所定の一定電流を流す（定電流動作する）負荷用トランジスタＦＴと不揮発性半導体記憶素子ＭＴとを、正方向の高い電位を有する電源ＶＤＤと負方向に高い電位を供給する電源ＶＳＳとの２つの電源間に直列に接続している。つまり、互いのドレイン電極同士を接続している。そして、このドレイン電極の接続点から出力端子ＯＵＴを設け、そこに図示しないが判定回路が接続されている。
【００４５】
なお、本来は負荷用トランジスタＦＴと不揮発性半導体記憶素子ＭＴとの間にこの不揮発性半導体記憶素子ＭＴを選択するアドレストランジスタがあるが、センスレベルの説明には関係がないから省略している。
【００４６】
不揮発性半導体記憶素子ＭＴにデータが書き込まれている（又は消去されている）とすると、負荷用トランジスタＦＴと不揮発性半導体記憶素子ＭＴとで２つの電源間に流れる電流のバランスが変わる。そうすると、出力端子ＯＵＴから出力される電圧値も変わり、図示しない判定回路にて正のデータ又は負のデータとして認識されるのである。
【００４７】
つまり、不揮発性半導体記憶素子ＭＴにデータが書き込まれてそのしきい値が変化し、所定の読み出し状態にしたときに、不揮発性半導体記憶素子ＭＴが流すことができる電流量が少なければ、出力端子ＯＵＴから出力される読み出しデータは、負荷用トランジスタＦＴのソース電極に接続している電源ＶＤＤの電位方向になるから、判定回路により正側の論理データとして認識される。
【００４８】
また、不揮発性半導体記憶素子ＭＴが流すことができる電流量が多ければ、出力端子ＯＵＴから出力される読み出しデータは、不揮発性半導体記憶素子ＭＴのソース電極に接続している電源ＶＳＳの電位方向になるから、判定回路により負側の論理データとして認識されるのである。
【００４９】
すなわち、センスレベルは、負荷用トランジスタＦＴと不揮発性半導体記憶素子ＭＴとの電流の引き合いによって生じる出力端子ＯＵＴの電圧値が、電源ＶＤＤの電位方向から電源ＶＳＳの電位方向又は電源ＶＳＳの電位方向から電源ＶＤＤの電位方向へ切り替わるときの不揮発性半導体記憶素子ＭＴのしきい値の電圧レベルのことである。
【００５０】
次にしきい値について説明する。
製造後にまだデータを記憶させていない不揮発性半導体記憶素子は、そのしきい値電圧が安定しない不定状態となっている。そのときのしきい値電圧をＶＴ０とする。
不揮発性半導体記憶素子にとって、電荷蓄積膜に電荷が存在していない熱平衡状態は、最も安定した状態である。このときのしきい値電圧が熱平衡状態しきい値電圧である。
【００５１】
不揮発性半導体記憶素子のしきい値電圧は、データが書き込まれていない状態であっても、書き込まれた状態であっても、常温（例えば、２５℃）でもその熱エネルギーを得て時間の経過と共に電荷蓄積膜から電子や正孔が抜け出してしまい、やがて熱平衡状態しきい値電圧に収束する。
【００５２】
次に所定の熱平衡状態しきい値電圧を作り出すことについて説明する。
本発明の不揮発性半導体記憶素子は、所定のセンスレベルに対して熱平衡状態しきい値電圧が正方向となる第１の不揮発性半導体記憶素子と、負方向となる第２の不揮発性半導体記憶素子とを用いている。このような不揮発性半導体記憶素子は、半導体装置の製造段階で作り分けることができる。
【００５３】
例えば、不揮発性半導体記憶素子を構成するトランジスタ素子のチャネル領域の不純物濃度を変更することで可能である。
また、ゲート絶縁膜の膜厚を変更してもよい。このようにすると、この不揮発性半導体記憶素子の導通のしやすさが変わるためである。
また、不揮発性半導体記憶素子を構成するトランジスタ素子のソース領域とドレイン領域との間の距離（チャネル長）を選択するようにしてもよい。この距離を小さくするとショートチャネル効果により、この不揮発性半導体記憶素子のしきい値電圧は負方向になる。これを用いてしきい値電圧を決めることができる。
【００５４】
［本発明の不揮発性半導体記憶装置の概念の説明１：図２］
図２は不揮発性半導体記憶素子のしきい値電圧の値の時間の経過に対する変化を示すものであって、このしきい値電圧と熱平衡状態しきい値電圧とセンスレベルとの関係を説明する図である。横軸は時間の経過を対数軸で表し、縦軸はしきい値電圧の値を表す。
【００５５】
図２において、ＶＴ１及びＶＴ２は不揮発性半導体記憶素子のしきい値電圧、Ｖ０１及びＶ０２は熱平衡状態しきい値電圧、ＳＬはセンスレベルである。Ｔ１、Ｔ２、Ｔ３、Ｔ４は時間である。
【００５６】
不揮発性半導体記憶素子にデータを書き込む前、つまり製造工程を経て完成した後に一度もデータを書き込んでいないときのしきい値電圧ＶＴ０は、ある値を有しているが、図２には記載を省略している。
【００５７】
図２において、図２（ａ）は、所定のセンスレベルに対して熱平衡状態しきい値電圧が正方向である第１の不揮発性半導体記憶素子について説明する図であり、図２（ｂ）は、所定のセンスレベルに対して熱平衡状態しきい値電圧が負方向である第２の不揮発性半導体記憶素子について説明する図である。
【００５８】
図２（ａ）を用いて第１の不揮発性半導体記憶素子について説明する。
まず、製造工程を経て完成した第１の不揮発性半導体記憶素子に電気的にデータを書き込む。例えば、不揮発性半導体記憶装置のボンディングパッドなどにプローブ針を当てるなどして、所定の書き込み電圧を印加して行う。このような手法は広く知られるものである。このときの時間をＴ１とする。
【００５９】
そして、このようなデータ書き込み作業を行うことで第１の不揮発性半導体記憶素子のしきい値電圧ＶＴ０は、ＶＴ１に変化する。しきい値電圧ＶＴ１がＶＴ０に対してどの程度正側に変化したかは、書き込みの強さによって変わる。例えば、書き込み電圧を高くしたり書き込み時間を長くすることでしきい値電圧ＶＴ１は、より正側に変化する。
しきい値電圧ＶＴ１がセンスレベルＳＬに対して正方向であれば、記憶したデータは正のデータと認識される。
【００６０】
正のデータを記憶した直後のしきい値電圧ＶＴ１は、センスレベルＳＬに対して正方向となるが、その後の時間の経過により、記憶した直後の値に対して負方向に変化する。すでに説明したように、不揮発性半導体記憶素子の電荷蓄積膜から徐々に電荷が抜け出すからである。
【００６１】
仮に、しきい値電圧ＶＴ１が変化し続け、センスレベルＳＬに対して負方向になれば、記憶した正のデータは消滅してしまうことになるが、そうはならない。
なぜなら、しきい値電圧ＶＴ１はエネルギーの安定状態である熱平衡状態になることで変化が止まるためである。図２（ａ）に示すように、時間Ｔ２のときにＶＴ１＝Ｖ０１となり、それ以降時間が経過してもセンスレベルＳＬに対して負方向となることはない。
【００６２】
つまり、第１の不揮発性半導体記憶素子は、所定のセンスレベルに対して熱平衡状態しきい値電圧が正方向であるから、時間Ｔ２以降は記憶した正のデータのデータ保持時間は無限大となるのである。
【００６３】
図２（ｂ）に示す第２の不揮発性半導体記憶素子についても同様である。
まずは第２の不揮発性半導体記憶素子に電気的にデータを書き込む。そうすると、第２の不揮発性半導体記憶素子のしきい値電圧ＶＴ０は、ＶＴ２に変化する（このときが時間Ｔ３である。）。
【００６４】
第２の不揮発性半導体記憶素子は、そのしきい値電圧ＶＴ２がセンスレベルＳＬに対して負方向であるから、時間Ｔ３に記憶したデータは負のデータと認識され、その後の時間の経過により、記憶した直後の値に対して正方向に変化する。
その変化は、時間Ｔ４のときにＶＴ２＝Ｖ０２となり、それ以降時間が経過してもセンスレベルＳＬに対して正方向となることはない。
【００６５】
つまり、第２の不揮発性半導体記憶素子は、所定のセンスレベルに対して熱平衡状態しきい値電圧が負方向であるから、時間Ｔ４以降は記憶した負のデータのデータ保持時間は無限大となるのである。
【００６６】
図２（ａ）に示す例では、データを書き込んだ後からしきい値電圧が負方向に変化するさま（傾き）を見やすくするために時間Ｔ１でのしきい値電圧は、より正方向に高い値を有しているように示している。図２（ｂ）に示す例も同様であり、しきい値電圧の変化を見やすくするために、より負方向に高い値を有しているように記載している。
本発明にあっては、データを書き込んだ後のしきい値は、正方向や負方向にいくら高くても意味はない。データを書き込んだ後のしきい値電圧ＶＴ１は、センスレベルＳＬよりも少しでも正方向に、しきい値電圧ＶＴ２は、センスレベルＳＬよりも少しでも負方向に高ければよいのである。
【００６７】
［本発明の不揮発性半導体記憶装置の概念の説明２：図３］
次に、図３を用いて不揮発性半導体記憶素子に熱処理の手法を用いてデータを書き込むことについて説明する。
図３は、図２と同様に不揮発性半導体記憶素子のしきい値電圧の値の時間の経過に対する変化を示すものであって、縦軸及び横軸も同じである。図３（ａ）は図２（ａ）に相当し、第１の不揮発性半導体記憶素子について説明する図であり、図３（ｂ）は、同じく図２（ｂ）に相当し、第２の不揮発性半導体記憶素子について説明する図である。
【００６８】
図３にあっては図２と同様に、不揮発性半導体記憶素子にデータを書き込む前のしきい値電圧ＶＴ０は、不定状態とも言える値を示しているので、図示は省略しているが、説明を分かりやすくするためにここでは仮に、ＶＴ０はセンスレベルＳＬ近傍にあるとして説明する。なお、図２と同一の要素については同一の記号を付与している。
【００６９】
まず、製造工程を経て完成した第１の不揮発性半導体記憶素子に熱処理工程により熱処理を施す。
【００７０】
不揮発性半導体記憶素子にあっては、熱平衡状態の方が最も安定状態である（このときのしきい値電圧が熱平衡状態しきい値電圧である。）。すでに説明したように、不揮発性半導体記憶素子にデータを書き込むと常温であってもその熱エネルギーを得て時間の経過と共に電荷蓄積膜から電子や正孔が抜け出してしまうが、熱処理を施すことでより高い熱エネルギーを与えることができるから、常温よりもさらに短時間で熱平衡状態しきい値電圧に収束させることができる。
【００７１】
例えば、データを書き込んだ後、常温で放置して１０年程度掛かって電荷が抜け、熱平衡状態しきい値電圧までしきい値が変化するとしても、数百℃の加熱をすればデータ書き込み後のしきい値電圧は数時間から数十時間で熱平衡状態しきい値電圧まで変化する。
特に限定しないが、データの書き込みのために行う熱処理は、３００℃の加熱を２０時間程度行うものとする。
【００７２】
このような熱処理によるデータ書き込み作業を行うことで第１の不揮発性半導体記憶素子のデータを書き込む前のしきい値電圧ＶＴ０はＶＴ１に、第２の不揮発性半導体記憶素子のデータを書き込む前のしきい値電圧ＶＴ０はＶＴ２にそれぞれ変化する。
【００７３】
熱処理を行った時間を時間Ｔ５とすると、この時点では、図３（ａ）に示すように、第１の不揮発性半導体記憶素子のしきい値電圧ＶＴ１は、センスレベルＳＬと熱平衡状態しきい値電圧Ｖ０１との間になっている。同様に、第２の不揮発性半導体記憶素子のしきい値電圧ＶＴ２は、センスレベルＳＬと熱平衡状態しきい値電圧Ｖ０２との間になっている。
【００７４】
図３（ａ）に示す例では、正のデータを記憶した直後のしきい値電圧ＶＴ１は、センスレベルＳＬに対してわずかに正方向となるが、その後の時間の経過により、記憶した直後の値に対してさらに正方向に変化し、やがて時間Ｔ６のときにＶＴ１＝Ｖ０１となり、それ以降時間が経過してもセンスレベルＳＬに対して負方向となることはない。
【００７５】
同様に、図３（ｂ）に示す例では、負のデータを記憶した直後のしきい値電圧ＶＴ２は、センスレベルＳＬに対してわずかに負方向となるが、その後の時間の経過により、記憶した直後の値に対してさらに負方向に変化し、やがて時間Ｔ６のときにＶＴ２＝Ｖ０２となり、それ以降時間が経過してもセンスレベルＳＬに対して負方向となることはない。
【００７６】
すでに説明したように、時間の経過と共に不揮発性半導体記憶素子の電荷蓄積膜から徐々に電荷が抜け出し、安定状態である熱平衡状態しきい値電圧に変化するが、図３に示す例では、熱処理によるデータ書き込み後に電荷蓄積膜に残った電荷もその後の時間の経過により抜け出し、電荷蓄積膜の電荷が無くなることで安定状態になるためである。
【００７７】
データの書き込みの強さによってしきい値は変化するが、この場合の強さとは、熱処理の温度や時間である。
第１の不揮発性半導体記憶素子は、その熱平衡状態しきい値電圧Ｖ０１がセンスレベルＳＬに対して正方向であるよう製造されており、第２の不揮発性半導体記憶素子は、その熱平衡状態しきい値電圧Ｖ０２がセンスレベルＳＬに対して負方向であるよう製造されているから、書き込みの強さを選択することで、これら２つの不揮発性半導体記憶素子に同時に熱処理を行うことで、データ書き込み後（時間Ｔ５）のしきい値電圧ＶＴ１、ＶＴ２を、エネルギー的安定状態であるそれぞれの熱平衡状態しきい値電圧Ｖ０１、Ｖ０２と同じ値にすることもできる。
【００７８】
しかしながら、データ書き込み後のしきい値電圧の値を熱平衡状態しきい値電圧の値と同じ値にするようにしてもあまり意味がない。すでに説明したように、大切なことは、セ
ンスレベルＳＬよりも少しでも正方向や負方向になるように処理をするということである。
【００７９】
ここで、本発明の不揮発性半導体記憶装置の特徴をまとめると以下のようになる。
本発明の不揮発性半導体記憶装置は、所定のセンスレベルに対して熱平衡状態しきい値電圧が正方向である第１の不揮発性半導体記憶素子と、負方向である第２の不揮発性半導体記憶素子とを用い、これを混載している。
記憶するデータの内容に基づいて、正のデータを第１の不揮発性半導体記憶素子に書き込み、負のデータを第２の不揮発性半導体記憶素子に書き込むことで、時間の経過によりしきい値が変化しても、そのしきい値は最終的には熱平衡状態のしきい値となるから、書き込んだデータが消滅することはない。よって、データ保持時間を無限大にすることができるのである。
【００８０】
不揮発性半導体記憶素子をＮ型の半導体トランジスタ素子とした場合、不揮発性半導体記憶素子の電荷蓄積膜に電子を蓄積した状態が正のデータを書き込んだ状態、正孔を蓄積した状態が負のデータを書き込んだ状態となる。
【００８１】
時間の経過により電荷蓄積膜から電子が抜けるスピードと正孔が抜けるスピード、つまり正のデータを書き込んだ状態のしきい値電圧が変化するスピードと負のデータを書き込んだ状態のしきい値電圧が変化するスピードとは異なる。
【００８２】
よって、従来の技術では、最もデータ保持時間を長くするためにセンスレベルの値を厳密に選定しなければならず、そのためには、実際に不揮発性半導体記憶素子を作成し、その都度個別に検証を行う必要があった。素子の製造ばらつきに対応するためである。
【００８３】
それに対して本発明の不揮発性半導体記憶装置は、所定のセンスレベルに対して熱平衡状態しきい値電圧が正方向又は負方向になるようにするだけでデータ保持時間は無限大となるから、しきい値電圧の変化するスピードを鑑みて厳密にセンスレベルを設定する必要は無い。もちろん、製造し終わった半導体トランジスタ素子ごとにセンスレベルを決める検証作業は必要なく、不揮発性半導体記憶装置の製造に関る工程を短縮することができ、それにより製造時間も短縮できるからコストダウンも達成できる。
【００８４】
［本発明の不揮発性半導体記憶素子の配置の説明：図４］
次に、書き込みたいデータに対してどのように第１の不揮発性半導体記憶素子と第２の不揮発性半導体記憶素子とをメモリ領域の中に配置するのかを、図４を用いて説明する。
【００８５】
図４は、メモリ領域の中の配置を模式的に示した図である。図４において、１０はメモリ領域、１１は書き込みたいデータ列である。
【００８６】
図４（ａ）に示すように、メモリ領域１０は、例えばアドレスＡ１〜Ａ８までの８個の不揮発性半導体記憶素子で構成している。１つの不揮発性半導体記憶素子で１ビットのデータを記憶するものとする。データの読み出しはＡ１からＡ８の順に行う。
【００８７】
図４（ｂ）には、書き込みたいデータ列１１を示している。例えば、正のデータとなる場合を「１」、負のデータとなる場合を「０」とすると、その内容は、「１０１１１０１０」の８ビット分のデータ構成となっている。
【００８８】
図４（ｃ）は、第１の不揮発性半導体記憶素子と第２の不揮発性半導体記憶素子との、メモリ領域１０の中での配置を示している。Ｍ１は第１の不揮発性半導体記憶素子、Ｍ２は第２の不揮発性半導体記憶素子である。
【００８９】
すでに説明したように、データの読み出しはＡ１からＡ８の順に行う。このようにすれば、任意のアドレスを順番に選択するような複雑な動作をするアドレス選択回路が不要となる。
【００９０】
ところで、知られているアドレス選択回路では、データ書き込みの際に、任意のアドレスを選択してデータを書き込むことができるものがある。要するに、図４の例では、アドレスＡ１からＡ８の中で自由な順番でアドレッシングができる。
【００９１】
そのようなアドレス選択回路では、当然のことながら、どのような順番でメモリ領域内の不揮発性半導体記憶素子にデータを書き込んでいったかというアドレス情報を永続的に保持しなければならない。これが失われると正しいアドレッシングができなくなりデータを読み出すことができなくなるためである。
【００９２】
しかし、そのようなアドレス選択回路に保持されるアドレス情報も、メモリ領域内のデータを記憶する不揮発性半導体記憶素子と同じ期間はその情報を保持していなければならない。このため本発明の不揮発性半導体記憶装置のようにデータ保持時間が無限大である不揮発性半導体記憶素子用のアドレス選択回路には任意のアドレスを選択してデータを書き込むことができるものを用いることができない。
【００９３】
したがって、本発明の不揮発性半導体記憶は、データの読み出しをＡ１からＡ８の順に行うように、データの書き込み時にデータ列に合わせて不揮発性半導体記憶素子を配置するのである。
【００９４】
つまり、図４（ｂ）に示すデータ列「１０１１１０１０」に従って、図４（ｃ）に示すように、データ「１」を書き込みたいアドレスＡ１、Ａ３、Ａ４、Ａ５、Ａ７には第１の不揮発性半導体記憶素子Ｍ１を、データ「０」を書き込みたいアドレスＡ２、Ａ６、Ａ８には第２の不揮発性半導体記憶素子Ｍ２を、メモリ領域１０に配置する。
【００９５】
第１の不揮発性半導体記憶素子と第２の不揮発性半導体記憶素子とは、熱平衡状態しきい値電圧を変えているからその構造が異なる。そのため、本発明の不揮発性半導体記憶装置では、マスクＲＯＭと同様に、製造過程において書き込みたいデータ列に対応して第１の不揮発性半導体記憶素子と第２の不揮発性半導体記憶素子とを配置するのである。
【００９６】
具体的にどのように熱平衡状態しきい値電圧を変えるかは、不揮発性半導体記憶素子を構成する半導体トランジスタ素子のチャネル領域を形成するためのマスクパターンにより、この２種類の不揮発性半導体記憶素子を作り分ける。これについては、製造方法を後述するので参照されたい。
【００９７】
［データの書き込み及び書き換えの流れの説明：図５］
次に、不揮発性半導体記憶装置へのデータの書き込みおよび書き換えの流れについて、図５を用いて説明する。
【００９８】
図５に示すように、不揮発性半導体記憶装置においては、まず始めに、メモリ領域の各アドレスに書き込みたいデータが正のデータか負のデータかにより、選択する不揮発性半導体記憶素子が異なる（ステップ（１））。
【００９９】
記憶するデータが正のデータの場合は、第１の不揮発性半導体記憶素子を選択し（ステップ（２−ａ））、記憶するデータが負のデータの場合は、第２の不揮発性半導体記憶素子を選択する（ステップ（２−ｂ））。
【０１００】
次に、データの書き込みを行う（ステップ（３−ａ）、ステップ（３−ｂ））。
データの書き込み方法は、すでに説明したように、従来技術である電圧印加による書き込み方法の他にも、本発明の不揮発性半導体記憶装置では、高温に加熱することにより、正のデータの書き込みと負のデータの書き込みとを一括で行うことも可能である。
ここで書き込んだデータのデータ保持時間はマスクＲＯＭ同様に無限大であり、データが消滅することはない。
【０１０１】
次に、データの書き換えが必要になった場合（ステップ（４−ａ）、ステップ（４−ｂ））、電圧印加により従来技術のＥＥＰＲＯＭ同様にデータの書き換えが可能である（ステップ（５−ａ）、ステップ（５−ｂ））。
【０１０２】
このデータの書き換えが必要になった場合については、一度書き込んだデータを止むを得ず書き換えなければならないような不測の事態への対応である。これについては、図１３を用いて後述する。
【０１０３】
以上が本発明の不揮発性半導体記憶装置の概念及び特徴、そして書き込み及び書き換えの手順である。以降は不揮発性半導体記憶装置の構造およびその製造方法と書き換え方法とについて詳述する。なお、説明にあっては、Ｎ型のＭＯＮＯＳ型のＥＥＰＲＯＭを用いる場合で説明する。
【実施例１】
【０１０４】
［本発明の実施形態の構造の説明：図６］
不揮発性半導体記憶装置の構造を図６を用いて詳述する。
図６は、不揮発性半導体記憶装置の構成を説明するために模式的に示す断面図である。
【０１０５】
図６において、１００は第１の不揮発性半導体記憶素子であり、ゲート電極１１０、メモリゲート絶縁膜１２０、チャネル領域１３０、ソース領域１６０、共通領域１７０、半導体基板４００により構成するＭＯＮＯＳ型の半導体トランジスタ素子である。
１０１は第１の不揮発性半導体記憶素子１００を選択するためのアドレストランジスタであり、ゲート電極１４０、ゲート絶縁膜１５０、共通領域１７０、ドレイン領域３００、半導体基板４００により構成するＭＯＳトランジスタ素子である。
【０１０６】
２００は第２の不揮発性半導体記憶素子であり、ゲート電極２１０、メモリゲート絶縁膜２２０、チャネル領域２３０、ソース領域２６０、共通領域２７０、半導体基板４００により構成するＭＯＮＯＳ型の半導体トランジスタ素子である。
２０１は第２の不揮発性半導体記憶素子２００を選択するためのアドレストランジスタであり、ゲート電極２４０、ゲート絶縁膜２５０、共通領域２７０、ドレイン領域３００、半導体基板４００により構成するＭＯＳトランジスタ素子である。
【０１０７】
第１の不揮発性半導体記憶素子１００とアドレストランジスタ１０１とで１ビットのメモリを構成し、第２の不揮発性半導体記憶素子２００とアドレストランジスタ２０１とで１ビットのメモリを構成するものである。
以下の説明では、第１及び第２の不揮発性半導体記憶素子がそれぞれ「１」又は「０」の２値の情報を記憶するメモリであるとする。
【０１０８】
１１０、１４０、２１０、２４０はゲート電極、１２０、２２０はメモリゲート絶縁膜、１５０、２５０はゲート絶縁膜、１３０、２３０はチャネル領域、１６０、２６０はソース領域、１７０、２７０は不揮発性半導体記憶素子１００、２００のドレイン領域とアドレストランジスタ１０１、２０１のソース領域とを兼ねた共通領域、３００はドレイン
領域、４００は半導体基板である。
【０１０９】
メモリゲート絶縁膜１２０は、トップ酸化膜１２１、メモリ窒化膜１２２、トンネル酸化膜１２３により構成する。メモリゲート絶縁膜２２０は、トップ酸化膜２２１、メモリ窒化膜２２２、トンネル酸化膜２２３により構成する。
これら２つのメモリゲート絶縁膜は、酸化膜、窒化膜、酸化膜を順に積層した、いわゆるＯＮＯ膜構造を有するものであって、ＭＯＮＯＳ型のＥＥＰＲＯＭの特徴のひとつである。
【０１１０】
例えば、半導体基板４００は、Ｐ型のシリコン半導体基板を用いることができる。ソース領域１６０、２６０と、共通領域１７０、２７０と、ドレイン領域３００とは、Ｎ型の拡散領域となっている。チャネル領域１３０、２３０は、半導体基板４００とは異なる不純物濃度のＰ型の拡散領域である。
【０１１１】
Ｇ１１はゲート電極１１０に接続する端子、Ｇ２１はゲート電極２１０に接続する端子、Ｇ１４はゲート電極１４０に接続する端子、Ｇ２４はゲート電極２４０に接続する端子、Ｓ１６はソース領域１６０に接続する端子、Ｓ２６はソース領域２６０に接続する端子、Ｄ３０はドレイン領域３００に接続する端子である。
【０１１２】
［本発明の実施形態のデータの読み出し動作の説明：図６］
次に、この実施例の不揮発性半導体記憶装置の記憶したデータの読み出し動作について、引き続き図６を用いて説明する。
【０１１３】
初めに、第１の不揮発性半導体記憶素子１００の読み出し動作について説明する。
端子Ｇ１４にアドレストランジスタ１０１のしきい値電圧よりも高い電圧Ｖ１４を印加することで、共通領域１７０とドレイン領域３００との間にチャネルが形成され（アドレストランジスタ１０１がオン）、第１の不揮発性半導体記憶素子１００が選択される。電圧Ｖ１４は、例えば１Ｖである。
【０１１４】
端子Ｓ１６に電圧Ｖ１６、端子Ｇ１１に電圧Ｖ１１を印加すると、第１の不揮発性半導体記憶素子１００に正のデータが記憶されている場合、すなわち第１の不揮発性半導体記憶素子１００のしきい値電圧が電圧Ｖ１１より正方向の場合には、チャネル領域１３０にチャネルが形成されない。
よって、端子Ｓ１６と端子Ｄ３０との間に電流は流れず、第１の不揮発性半導体記憶素子１００に正のデータが記憶されていることが判別できる。
電圧Ｖ１６と電圧Ｖ１１とは、それぞれ例えば２Ｖ、１Ｖである。
【０１１５】
ここで第１の不揮発性半導体記憶素子１００は、チャネル領域１３０の不純物濃度を調整し、熱平衡状態しきい値電圧を電圧Ｖ１１よりも正方向にすることで正のデータを記憶している。
また、熱平衡状態しきい値電圧を電圧Ｖ１１よりも正方向にした上で、メモリ窒化膜１２２に電子を蓄積し、正のデータを記憶してもよい。
【０１１６】
記憶素子のしきい値電圧は、時間の経過により熱平衡状態しきい値電圧に収束するが、第１の不揮発性半導体記憶素子１００の熱平衡状態しきい値電圧は電圧Ｖ１１よりも正方向のため、正のデータが消滅することはない。
【０１１７】
続いて、第２の不揮発性半導体記憶素子２００の読み出し動作について説明する。
端子Ｇ２４にアドレストランジスタ２０１のしきい値電圧よりも高い電圧Ｖ１４を印加することで、共通領域２７０とドレイン領域３００との間にチャネルが形成され（アドレ
ストランジスタ２０１がオン）、第２の不揮発性半導体記憶素子２００が選択される。このときの電圧Ｖ１４は、第１の不揮発性半導体記憶素子１００の読み出し動作時の電圧と同じであり、例えば１Ｖである。
【０１１８】
端子Ｓ２６に電圧Ｖ１６、端子Ｇ２１に電圧Ｖ１１を印加すると、第２の不揮発性半導体記憶素子２００に負のデータが記憶されている場合、すなわち第２の不揮発性半導体記憶素子２００のしきい値電圧が電圧Ｖ１１より負方向の場合には、チャネル領域２３０にチャネルが形成される。
よって、端子Ｓ２６と端子Ｄ３０との間に電流が流れ、第２の不揮発性半導体記憶素子２００に負のデータが記憶されていることが判別できる。
このときの電圧Ｖ１６と電圧Ｖ１１とは、それぞれ例えば２Ｖ、１Ｖである。
【０１１９】
ここで第２の不揮発性半導体記憶素子２００は、チャネル領域２３０の不純物濃度を調整し、熱平衡状態しきい値電圧を電圧Ｖ１１よりも負方向にすることで負のデータを記憶している。
また、熱平衡状態しきい値電圧を電圧Ｖ１１よりも負方向にした上で、メモリ窒化膜２２２に正孔を蓄積し、負のデータを記憶してもよい。
【０１２０】
記憶素子のしきい値電圧は、時間の経過により熱平衡状態しきい値電圧に収束するが、第２の不揮発性半導体記憶素子２００の熱平衡状態しきい値電圧は電圧Ｖ１１よりも負方向のため、負のデータが消滅することはない。
【０１２１】
以上、熱平衡状態しきい値電圧が電圧Ｖ１１よりも正方向の第１の不揮発性半導体記憶素子１００に正のデータを記憶し、熱平衡状態しきい値電圧が電圧Ｖ１１よりも負方向の第２の不揮発性半導体記憶素子２００に負のデータを記憶することで、本実施例の不揮発性半導体記憶装置は記憶したデータの保持時間を無限大とすることができる。
【０１２２】
［本発明の実施形態の製造方法の説明：図６、図７〜図１１］
次に、この実施例の不揮発性半導体記憶装置の製造方法について図６及び図７から図１１を参照しながら説明する。既に説明した同様の構成には同様の番号を付与しているのでその説明は省略する。
【０１２３】
ここでは、知られているイオン注入法と熱拡散とによるウェル形成、ＬＯＣＯＳ分離法によるフィールド酸化膜とアクティブ領域との形成については公知技術であるためその説明を省略し、その後アクティブ領域に形成する第１及び第２の不揮発性半導体記憶素子とアドレストランジスタとの製造方法について説明する。
【０１２４】
まず、図７に示すように、半導体基板４００の表面にダミー酸化膜形成工程を用いてダミー酸化膜５００を形成する。ここで、ダミー酸化膜形成工程は、例えば、酸素（Ｏ２）と窒素（Ｎ２）とを混合した雰囲気中の熱酸化工程である。
【０１２５】
次に、ダミー酸化膜５００の上にフォトレジスト６０１を知られているフォトリソグラフィ技術を用いて形成する。
フォトレジスト６０１は、チャネル領域１３０を形成する領域を除くような形状で形成する。
【０１２６】
次に、知られているイオン注入法により、半導体基板４００の上部から所定の不純物イオンをイオン注入する。フォトレジスト６０１はチャネル領域１３０を形成する部分が開口しているため、この部分の半導体基板４００に不純物イオンが導入され、不純物層１３０´が形成される。
この不純物層１３０´は、後述するトップ酸化膜１２１を形成するときの熱印加により半導体基板４００に拡散しチャネル領域１３０となる。
その後にフォトレジスト６０１を知られているウェットエッチング技術により除去する。
【０１２７】
第１の不揮発性半導体記憶素子１００の熱平衡状態しきい値電圧は、ここでのイオン注入法による注入量によって決定する。そのため、第１の不揮発性半導体記憶素子１００の熱平衡状態しきい値電圧が、この実施例の不揮発性半導体記憶装置の読み出し動作において図６で示した端子Ｇ１１に印加する電圧Ｖ１１よりも正方向になるように、イオン注入法の注入量を設定する。
【０１２８】
このイオン注入量は、半導体基板４００の不純物濃度や第１の不揮発性半導体記憶素子１００のサイズにもよるので一概に決めることはできないが、例えば、Ｎ型の不純物であるリンを１×１０１２（ｉｏｎｓ／ｃｍ２）のドーズ量でイオン注入する。
【０１２９】
次に、図８に示すように、ダミー酸化膜５００の上にフォトレジスト６０２を知られているフォトリソグラフィ技術を用いて形成する。
フォトレジスト６０２は、チャネル領域２３０を形成する領域を除くような形状で形成する。
【０１３０】
次に、すでに説明した図７に示す第１の不揮発性半導体記憶素子１００の不純物層１３０´の形成と同様な製造方法にて、後の工程を経てチャネル領域２３０となる不純物層２３０´を形成する。
不純物層２３０´の形成後にフォトレジスト６０２を知られているウェットエッチング技術により除去する。
【０１３１】
第２の不揮発性半導体記憶素子２００の熱平衡状態しきい値電圧は、ここでのイオン注入法による注入量によって決定する。そのため、第２の不揮発性半導体記憶素子２００の熱平衡状態しきい値電圧が、この実施例の不揮発性半導体記憶装置の読み出し動作において図６で示した端子Ｇ２１に印加する電圧Ｖ１１よりも負方向になるように、イオン注入法の注入量を設定する。
【０１３２】
このときのイオン注入量は、不純物層１３０´を形成するときと同様に一概に決めることはできないが、例えば、Ｎ型の不純物であるリンを５×１０１２（ｉｏｎｓ／ｃｍ２）のドーズ量でイオン注入する。
【０１３３】
次に、図９に示すように、ダミー酸化膜５００を知られているウェットエッチング技術により除去した後に、メモリゲート絶縁膜１２０、２２０となるＯＮＯ膜を形成する。その手順の一例は以下の通りである。
【０１３４】
まず、半導体基板４００の表面にトンネル酸化膜形成工程を用いてトンネル酸化膜７２３を形成する。トンネル酸化膜形成工程は、知られている酸化方法を用いている。例えば、酸素（Ｏ２）と窒素（Ｎ２）とを混合した雰囲気中の熱酸化により形成する。
【０１３５】
次に、メモリ窒化膜形成工程により、トンネル酸化膜７２３の上層部位にメモリ窒化膜７２２を形成する。この工程では、例えば、反応ガスにジクロルシラン（ＳｉＨ２Ｃｌ２）とアンモニア（ＮＨ３）とを用いたＣＶＤ法により形成する。
【０１３６】
次に、トップ酸化膜形成工程により、メモリ窒化膜７２２の上層部位にトップ酸化膜７２１を形成する。この工程は、例えば、酸化拡散炉を用いた水蒸気雰囲気中の熱酸化によ
り形成する。
この熱酸化を利用して、図８に示す不純物層１３０´、２３０´を活性化させると共に半導体基板４００に拡散させ、チャネル領域１３０、２３０を形成する。
【０１３７】
なお、トップ酸化膜７２１の形成において、熱酸化を用いない場合（例えば、ＣＶＤ法により酸化膜を形成する場合）などは、別途熱処理工程を用いてチャネル領域１３０、２３０を形成する。
【０１３８】
次に、図１０に示すように、トップ酸化膜７２１の上にフォトレジスト６０３を知られているフォトリソグラフィ技術を用いて形成する。
ここでフォトレジスト６０３を形成する領域は、チャネル領域１３０とチャネル領域２３０とを形成した領域である。
次に、トップ酸化膜７２１の上に形成したフォトレジスト６０３をマスクとして、トップ酸化膜７２１とメモリ窒化膜７２２とトンネル酸化膜７２３とをドライエッチング技術を使って除去し、チャネル領域１３０、２３０の上部にのみＯＮＯ膜を残す。
【０１３９】
この工程によって、ＯＮＯ膜は上述のように所定の形状になるので、チャネル領域１３０の上部に残ったトップ酸化膜７２１をトップ酸化膜１２１、メモリ窒化膜７２２をメモリ窒化膜１２２、トンネル酸化膜７２３をトンネル酸化膜１２３と呼ぶことにする。
また、チャネル領域２３０の上部に残ったトップ酸化膜７２１をトップ酸化膜２２１、メモリ窒化膜７２２をメモリ窒化膜２２２、トンネル酸化膜７２３をトンネル酸化膜２２３と呼ぶことにする。
その後にフォトレジスト６０３を知られているウェットエッチング技術により除去する。
【０１４０】
次に、図１１を用いてゲート電極を形成する工程を説明する。
まず、図示はしないが、ゲート絶縁膜形成工程を用いてゲート絶縁膜１５０とゲート絶縁膜２５０とを形成するための酸化膜を半導体基板４００の上部全面に形成する。ゲート絶縁膜形成工程は、例えば、酸素（Ｏ２）と窒素（Ｎ２）とを混合した雰囲気中の熱酸化工程である。
続いて、ＣＶＤ法を用いてゲート電極１１０とゲート電極１４０とゲート電極２１０とゲート電極２４０とを形成するためのポリシリコン膜をゲート絶縁膜の上部全面に形成する。この工程は、例えば、反応ガスにモノシラン（ＳｉＨ４）を用いる。
【０１４１】
その後、図１１に示すように、ゲート電極１１０とゲート電極１４０とゲート電極２１０とゲート電極２４０とを形成したい部分にフォトレジスト６０４を知られているフォトリソグラフィ技術を用いて形成し、これをマスクとしてポリシリコン膜と酸化膜とをドライエッチング技術を使って除去する。
この工程によって、トップ酸化膜１２１の上部にゲート電極１１０が、トップ酸化膜２２１の上部にゲート電極２１０が、ゲート絶縁膜１５０の上部にゲート電極１４０が、ゲート絶縁膜２５０の上部にゲート電極２４０が、それぞれ形成される。
その後にフォトレジスト６０４を知られているウェットエッチング技術により除去する。
【０１４２】
次いで、図示はしないが、知られているイオン注入工程及び不純物層の熱拡散工程によりソース領域１６０とソース領域２６０と共通領域１７０と共通領域２７０とドレイン領域３００とを形成することで、図６に示すような不揮発性半導体記憶装置の根幹を成す構造が完成する。
この後、公知の技術を用いて、図示しない層間絶縁膜や種々の配線等を形成し、不揮発性半導体記憶装置を有する半導体装置の構造が完成する。
【０１４３】
［データ書き込み工程の説明：図２、図３、図６、図１２］
次に、構造が完成した不揮発性半導体記憶装置にデータを書き込む様子について、主に図６及び図１２を用い、図２及び図３も参照して説明する。この例は、熱処理を行う手法と電気的にデータを書き込む手法とを合わせて説明する。
【０１４４】
図１２は、不揮発性半導体記憶素子のトランジスタ特性を示す説明図である。横軸は不揮発性半導体記憶素子のゲート電極に印加する電圧（ゲート電圧）を表し、縦軸は不揮発性半導体記憶素子のソース領域とドレイン領域との間を流れる電流（ドレイン電流）を表す。
【０１４５】
図１２において、ＶＴ０はデータ書き込み前のしきい値電圧、ＶＴ１１及びＶＴ２２はそれぞれ第１及び第２の不揮発性半導体記憶素子のデータ書き込み後のしきい値電圧、Ｖ０１及びＶ０２はそれぞれ第１及び第２の不揮発性半導体記憶素子の熱平衡状態しきい値電圧、ＳＬはセンスレベルである。
【０１４６】
図１２（ａ）は、所定のセンスレベルに対して熱平衡状態しきい値電圧が正方向である第１の不揮発性半導体記憶素子について説明する図であり、図１２（ｂ）は、所定のセンスレベルに対して熱平衡状態しきい値電圧が負方向である第２の不揮発性半導体記憶素子について説明する図である。
【０１４７】
まず、第１の不揮発性半導体記憶素子について説明する。
図１２（ａ）に示すように、データ書き込み前のしきい値電圧ＶＴ０は、正のデータか負のデータかが不定な状態であるが、センスレベルＳＬ近傍にあるとする。実際のところはこの図のように正確にセンスレベル付近にあるとは限らないが、図面を見やすくするためにこのように記載している。
【０１４８】
ここで、第１の不揮発性半導体記憶素子にデータを書き込む工程を行うことで、しきい値は、データ書き込み後のしきい値電圧ＶＴ１１となる。その様子は図中に点線矢印ａで示している。
データを書き込む工程としては、例えば、３００℃の加熱を２０時間程度行う熱処理を用いる。
【０１４９】
データ書き込み前のしきい値電圧ＶＴ０は、時間の経過により熱平衡状態しきい値電圧Ｖ０１に収束するが、すでに説明した通り、高温に加熱することで、熱平衡状態しきい値電圧Ｖ０１に収束するまでに要する時間を短縮することができる。
上述の熱処理を行うことで、センスレベルＳＬに対して熱平衡状態しきい値電圧が正方向である第１の不揮発性半導体記憶素子のデータ書き込み後のしきい値電圧ＶＴ１１を、センスレベルＳＬよりも正方向にシフトさせ、正のデータが書き込まれる。
【０１５０】
図１２（ａ）の様子は、図３（ａ）も参照すると理解しやすい。図３（ａ）に示すデータ書き込み後のしきい値電圧ＶＴ１は、時間の経過と共にやがて熱平衡状態しきい値電圧Ｖ０１に収束するが、同様に図１２（ａ）に示すデータ書き込み後のしきい値電圧ＶＴ１１は、図中に点線矢印ｂで示すように、時間の経過と共に熱平衡状態しきい値電圧Ｖ０１に収束する。
【０１５１】
また、熱処理を行う代わりに電圧を印加して電気的にデータを書き込んでもよい。
図６において、第１の不揮発性半導体記憶素子１００のしきい値電圧は、半導体基板４００の電位に対して端子Ｇ１１の電位が正方向となるように半導体基板４００と端子Ｇ１１とに電圧を印加することで、メモリ窒化膜１２２に電子が蓄積され、センスレベルに対
して正方向の値となる。よって、正のデータが書き込まれる。
【０１５２】
ここで、印加する電圧としては、例えば、半導体基板４００に０Ｖ、端子Ｇ１１に８Ｖである。また、この電圧を印加する時間としては１ｍｓである。
【０１５３】
このような電気的なデータ書きこみの場合を図２（ａ）と対応させて考えると、図示はしないが、図１２（ａ）においては、データ書き込み後のしきい値電圧ＶＴ１１は、熱平衡状態しきい値電圧Ｖ０１よりも図中右側になり、時間の経過と共に図中左にシフトしていき、やがてしきい値電圧Ｖ０１に収束する。
【０１５４】
次に、第２の不揮発性半導体記憶素子について説明する。
図１２（ｂ）に示すように、第１の不揮発性半導体記憶素子と同様にデータ書き込み前のしきい値電圧ＶＴ０はセンスレベルＳＬ近傍にあるものとする。
【０１５５】
ここで、第２の不揮発性半導体記憶素子にデータを書き込む工程を行うことで、しきい値はデータ書き込み後のしきい値電圧ＶＴ２２となる。その様子は図中に点線矢印ｃで示している。
データを書き込む工程としては、例えば、第１の不揮発性半導体記憶素子と一括での処理が可能であるから、３００℃の加熱を２０時間程度行う。
【０１５６】
上述の熱処理を行うことで、センスレベルＳＬに対して熱平衡状態しきい値電圧が負方向である第２の不揮発性半導体記憶素子のデータ書き込み後のしきい値電圧ＶＴ２２は、センスレベルＳＬよりも負方向にシフトし、負のデータが書き込まれる。
【０１５７】
図１２（ｂ）の様子は、図３（ｂ）も参照すると理解しやすい。図３（ｂ）に示すデータ書き込み後のしきい値電圧ＶＴ２は、時間の経過と共にやがて熱平衡状態しきい値電圧Ｖ０２に収束するが、同様に図１２（ｂ）に示すデータ書き込み後のしきい値電圧ＶＴ２２は、図中に点線矢印ｄで示すように、時間の経過と共に熱平衡状態しきい値電圧Ｖ０２に収束する。
【０１５８】
また、第１の不揮発性半導体記憶素子と同様に熱処理を行う代わりに電圧を印加することでデータを書き込んでもよい。
図６において、第２の不揮発性半導体記憶素子２００のしきい値電圧は、半導体基板４００の電位に対して端子Ｇ２１の電位が負方向となるように半導体基板４００と端子Ｇ２１とに電圧を印加することで、メモリ窒化膜２２２に正孔が蓄積され、センスレベルに対して負方向の値となる。よって、負のデータが書き込まれる。
【０１５９】
ここで、印加する電圧としては、例えば、半導体基板４００に０Ｖ、端子Ｇ２１に−８Ｖである。また、この電圧を印加する時間としては２００ｍｓである。
【０１６０】
このような電気的なデータ書きこみの場合を図２（ｂ）と対応させて考えると、図示はしないが、図１２（ｂ）においては、データ書き込み後のしきい値電圧ＶＴ２２は、熱平衡状態しきい値電圧Ｖ０２よりも図中左側になり、時間の経過と共に図中右にシフトしていき、やがてしきい値電圧Ｖ０２に収束する。
【０１６１】
ここで、従来の技術では、電圧を印加することで書き込んだデータは、時間の経過により不揮発性半導体記憶素子のしきい値電圧が熱平衡状態しきい値電圧に収束する過程において、消滅してしまう。
そのため、データが消滅するまでの寿命を少しでも長くするために、半導体基板とゲート電極との電位差を大きくするか、もしくは電圧を印加する時間を長くすることで、少し
でも多くの電荷を蓄積する必要がある。
【０１６２】
しかしそうすると、半導体基板とゲート電極との電位差を大きくするためには、不揮発性半導体記憶素子そのもの、および周辺回路の耐圧を高くする必要があり、不揮発性半導体記憶装置の微細化を阻害する要因となる。また、電圧を印加する時間を長くすると、不揮発性半導体記憶装置の製造工程の冗長化を招く。
【０１６３】
それに対して、本発明の不揮発性半導体記憶装置は、時間の経過により図１２（ａ）のデータ書き込み後のしきい値電圧ＶＴ１１が熱平衡状態しきい値電圧Ｖ０１に収束する過程において、書き込んだデータが消滅することがない。
同様に、図１２（ｂ）のデータ書き込み後のしきい値電圧ＶＴ２２が熱平衡状態しきい値電圧Ｖ０２に収束する過程において、書き込んだデータが消滅することがない。
【０１６４】
よって、データ書き込み後のしきい値電圧ＶＴ１１がセンスレベルＳＬに対して正方向、データ書き込み後のしきい値電圧ＶＴ２２がセンスレベルＳＬに対して負方向となっていれさえすればよいため、データを書き込むために印加する電圧の低電圧化、印加する時間の短時間化が可能である。
【０１６５】
［本発明の実施形態のデータの書き換え方法の説明：図６、図１３］
次に、この実施例の不揮発性半導体記憶装置のデータを書き換える場合について、図６及び図１３を用いて説明する。
【０１６６】
本発明の不揮発性半導体記憶装置は、マスクＲＯＭと同様に、書き込んだデータの保持時間は無限大になる。しかし、一旦データを書き込んだ後、止むを得ずデータを書き換えなければならない場合もある。
例えば、記憶したデータがシステムを制御するシステムプログラムであったとき、そのシステムプログラムに変更の必要が生じた場合である。また、記憶したデータがユーザー固有のデータであったとき、ユーザーが変わったりユーザーが入力した情報に変更があった場合である。
【０１６７】
システムプログラムの変更は、いわば不測の事態と言えなくもないが、本発明の不揮発性半導体記憶装置を使用する際の用途にもよるが、ユーザー固有のデータ変更については、対応できた方が便利であろう。
マスクＲＯＭの場合は、そのようなデータ書き換えはまったくできないため、不揮発性半導体記憶装置を交換するなどしか対応策はなかったが、本発明の不揮発性半導体記憶装置は、そのような事態にも対応可能である。これについて以下説明する。
【０１６８】
図１３は、不揮発性半導体記憶素子のトランジスタ特性を示す説明図である。横軸は不揮発性半導体記憶素子のゲート電極に印加する電圧（ゲート電圧）を表し、縦軸は不揮発性半導体記憶素子のソース領域とドレイン領域との間を流れる電流（ドレイン電流）を表す。
【０１６９】
図１３において、ＶＴ１１及びＶＴ２２はそれぞれ第１及び第２の不揮発性半導体記憶素子のデータ書き込み後のしきい値電圧、ＶＴ１２及びＶＴ２１はそれぞれ第１及び第２の不揮発性半導体記憶素子のデータ書き換え後のしきい値電圧、Ｖ０１及びＶ０２はそれぞれ第１及び第２の不揮発性半導体記憶素子の熱平衡状態しきい値電圧、ＳＬはセンスレベルである。
【０１７０】
図１３（ａ）は、所定のセンスレベルに対して熱平衡状態しきい値電圧が正方向である第１の不揮発性半導体記憶素子について説明する図であり、図１３（ｂ）は、所定のセン
スレベルに対して熱平衡状態しきい値電圧が負方向である第２の不揮発性半導体記憶素子について説明する図である。
【０１７１】
まず、第１の不揮発性半導体記憶素子について説明する。
図１３（ａ）に示すように、データ書き込み後のしきい値電圧ＶＴ１１はセンスレベルＳＬに対して正方向にあり、正のデータが書き込まれている状態である。
【０１７２】
ここで、第１の不揮発性半導体記憶素子のデータの書き換えを行うことで、しきい値はデータ書き換え後のしきい値電圧ＶＴ１２となる。その様子は図中に点線矢印ｅで示している。
【０１７３】
データの書き換え方法としては、例えば、図６において、半導体基板４００の電位に対して端子Ｇ１１の電位が負方向となるように半導体基板４００と端子Ｇ１１とに電圧を印加し、メモリ窒化膜１２２に正孔を蓄積する。
それにより、図１３（ａ）において、データ書き換え後のしきい値電圧ＶＴ１２は、センスレベルＳＬに対して負方向の値となる。よって、負のデータが書き込まれる。
【０１７４】
ここで、印加する電圧としては、例えば、半導体基板４００に０Ｖ、端子Ｇ１１に−９Ｖである。また、この電圧を印加する時間としては５００ｍｓである。
【０１７５】
次に、第２の不揮発性半導体記憶素子について説明する。
図１３（ｂ）に示すように、データ書き込み後のしきい値電圧ＶＴ２２はセンスレベルＳＬに対して負方向にあり、負のデータが書き込まれている状態である。
【０１７６】
ここで、第２の不揮発性半導体記憶素子のデータの書き換えを行うことで、しきい値はデータ書き換え後のしきい値電圧ＶＴ２１となる。その様子は図中に点線矢印ｇで示している。
【０１７７】
データの書き換え方法としては、例えば、図６において、半導体基板４００の電位に対して端子Ｇ２１の電位が正方向となるように半導体基板４００と端子Ｇ１１とに電圧を印加し、メモリ窒化膜２２２に電子を蓄積する。
それにより、図１３（ｂ）において、データ書き換え後のしきい値電圧ＶＴ２１は、センスレベルＳＬに対して正方向の値となる。よって、正のデータが書き込まれる。
【０１７８】
ここで、印加する電圧としては、例えば、半導体基板４００に０Ｖ、端子Ｇ２１に９Ｖである。また、この電圧を印加する時間としては１０ｍｓである。
【０１７９】
つまり、従来の技術では、消滅することがないマスクＲＯＭのデータは書き換えができないのに対して、本発明の不揮発性半導体記憶装置はＥＥＰＲＯＭと同様に電気的な書き換えが可能である。
【０１８０】
しかしながら、図１３を用いて説明したデータの書き換えを行うと、データの保持は無限大にはならなくなる。
図１３（ａ）に示すように、第１の不揮発性半導体記憶素子は、データ書き換え後のしきい値電圧がＶＴ１２となるが、時間の経過と共に電荷蓄積膜に蓄積した電荷が抜けてしまうために、図中に点線矢印ｆで示すように、やがて熱平衡状態しきい値電圧Ｖ０１に収束する。
同様に、図１３（ｂ）に示すように第２の不揮発性半導体記憶素子も、データ書き換え後のしきい値電圧がＶＴ２１は、図中に点線矢印ｈで示すように、時間の経過と共に熱平衡状態しきい値電圧Ｖ０２に収束する。
【０１８１】
例えば、第１及び第２の不揮発性半導体記憶素子のデータ保持期間が、従来知られている、不揮発性半導体記憶素子と同等の１０年とすると、データ書き換えを行うと、データ保持期間は１０年となり有限の値となってしまう。
【０１８２】
しかしながら、データ書き換えしなければデータ保持期間が無限大となりマスクＲＯＭと同等となることに加えて、マスクＲＯＭではまったく対応できなかったデータ書き換えができることのメリットはとても大きい。したがって、この不測の事態が生じた場合などにデータ書き換えができるという特徴もまた、本発明の優れた点と言えるだろう。
【０１８３】
以上、実施例を説明した。
すでに説明した例では、１つの第１の不揮発性半導体記憶素子と１つの第２の不揮発性半導体記憶素子とを混載する場合について説明したが、もちろんそれに限定するものではない。
複数の第１の不揮発性半導体記憶素子と複数の第２の不揮発性半導体記憶素子とをそれぞれ用いる、マルチビットの不揮発性半導体記憶装置を構成してもよい。
【産業上の利用可能性】
【０１８４】
本発明の不揮発性半導体記憶装置は、最初に記憶したデータの寿命が無限大であり、なおかつデータの書き換え機能も有しているため、コンピュータ装置や電子機器その他の各種機器に広範に利用できる。
そして、不揮発性半導体記憶装置の信頼性の向上、及び開発期間短縮などを実現することもできる。
【符号の説明】
【０１８５】
ＶＴ１、ＶＴ２  しきい値電圧
ＶＴ０  データ書き込み前のしきい値電圧
ＶＴ１１、ＶＴ２２  データ書き込み後のしきい値電圧
ＶＴ１２、ＶＴ２１  データ書き換え後のしきい値電圧
Ｖ０１、Ｖ０２  熱平衡状態しきい値電圧
ＳＬ  センスレベル
１０  メモリ領域
１１  書き込みたいデータ列
Ａ１〜Ａ８  アドレス
Ｍ１  第１の不揮発性半導体記憶素子
Ｍ２  第２の不揮発性半導体記憶素子
ＦＴ  負荷用トランジスタ
ＭＴ  不揮発性半導体記憶素子
ＯＵＴ  出力端子
ＶＤＤ  正方向の高い電位を有する電源
ＶＳＳ  負方向の高い電位を有する電源
１００  第１の不揮発性半導体記憶素子
２００  第２の不揮発性半導体記憶素子
１０１、２０１  アドレストランジスタ
１１０、１４０、２１０、２４０  ゲート電極
１２０、２２０  メモリゲート絶縁膜
１５０、２５０  ゲート絶縁膜
１２１、２２１、７２１  トップ酸化膜
１２２、２２２、７２２  メモリ窒化膜
１２３、２２３、７２３  トンネル酸化膜
１３０、２３０  チャネル領域
１６０、２６０  ソース領域
１７０、２７０  共通領域
３００  ドレイン領域
４００  半導体基板
５００  ダミー酸化膜
６０１、６０２、６０３、６０４  フォトレジスト
Ｇ１１  ゲート１１０に接続する端子
Ｇ１４  ゲート１４０に接続する端子
Ｓ１６  ソース１６０に接続する端子
Ｇ２１  ゲート２１０に接続する端子
Ｇ２４  ゲート２４０に接続する端子
Ｓ２６  ソース２６０に接続する端子
Ｄ３０  ドレイン３００に接続する端子
９１１、９１２  サンプルセル
９２０  平均電圧出力回路
９３０  セレクト信号
９３１  スイッチ
９３２  メモリセル
９３３  読み出し線
９４０  メモリセル９３２のゲート電極
Ｖｗ  サンプルセル９１１のしきい値電圧
Ｖｅ  サンプルセル９１２のしきい値電圧
Ｖｏ  平均電圧出力回路９２０の出力電圧
【図１】
0005755096.tif 000002
【図２】
0005755096.tif 000003
【図３】
0005755096.tif 000004
【図４】
0005755096.tif 000005
【図５】
0005755096.tif 000006
【図６】
0005755096.tif 000007
【図７】
0005755096.tif 000008
【図８】
0005755096.tif 000009
【図９】
0005755096.tif 000010
【図１０】
0005755096.tif 000011
【図１１】
0005755096.tif 000012
【図１２】
0005755096.tif 000013
【図１３】
0005755096.tif 000014
【図１４】
0005755096.tif 000015