(57)【特許請求の範囲】
【請求項１】
支持基板の上面側に、中間電極、下側第１導電型半導体層、第１発光層、第２導電型半導体層、前記第１発光層と同一の発光波長を有する第２発光層、上側第１導電型半導体層および上側電極を順次具え、
前記上側第１導電型半導体層および第２発光層を貫通する凹部に設けられ、前記第２導電型半導体層と電気的に接続する基準電極を有し、
前記第１発光層の電流が流れる有効領域の一部が規制され、
前記上側電極および前記中間電極の面積が等しいことを特徴とする半導体発光素子。
【請求項２】
前記第１発光層および前記第２発光層の有効面積が等しい請求項１に記載の半導体発光素子。
【請求項３】
支持基板の上面側に、中間電極、下側第１導電型半導体層、第１発光層、第２導電型半導体層、前記第１発光層と同一の発光波長を有する第２発光層、上側第１導電型半導体層および上側電極を順次具え、
前記上側第１導電型半導体層および第２発光層を貫通する凹部に設けられ、前記第２導電型半導体層と電気的に接続する基準電極を有し、
前記中間電極の一部が規制され、
前記上側電極および前記中間電極の面積が等しいことを特徴とする半導体発光素子。
【請求項４】
前記中間電極および前記上側電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記中間電極と前記上側電極の投影位置が少なくとも一部重複している請求項３に記載の半導体発光素子。
【請求項５】
前記中間電極、前記上側電極および前記基準電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記基準電極と前記中間電極との距離および前記基準電極と前記上側電極との距離が等しい請求項３または４に記載の半導体発光素子。
【請求項６】
支持基板の上面側に、中間電極、下側第１導電型半導体層、第１発光層、第２導電型半導体層、前記第１発光層と同一の発光波長を有する第２発光層、上側第１導電型半導体層および上側電極を順次具え、
前記上側第１導電型半導体層および第２発光層を貫通する凹部に設けられ、前記第２導電型半導体層と電気的に接続する基準電極を有し、
前記第１発光層の電流が流れる有効領域の一部が規制されており、
前記中間電極の一部が規制されており、
前記中間電極および前記上側電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記中間電極と前記上側電極の投影位置が少なくとも一部重複し、
前記上側電極および前記中間電極の面積が等しいことを特徴とする半導体発光素子。
【請求項７】
前記第１発光層および前記第２発光層の厚さが等しく、前記下側第１導電型半導体層および前記上側第１導電型半導体層の厚さが等しい請求項１〜６のいずれか１項に記載の半導体発光素子。
【請求項８】
前記下側第１導電型半導体層および前記上側第１導電型半導体層の組成が等しい請求項１〜７のいずれか１項に記載の半導体発光素子。
【請求項９】
前記第２導電型半導体層の中間にコンタクト層を具え、前記第２導電型半導体層が前記コンタクト層の上側層と下側層とに分割され、
前記基準電極が前記コンタクト層上に配置される請求項１〜８のいずれか１項に記載の半導体発光素子。
【請求項１０】
前記上側層および前記下側層の厚さが等しい請求項９に記載の半導体発光素子。
【請求項１１】
前記中間電極の外部との電気的接続を仲介する下側電極を有する請求項１〜１０のいずれか１項に記載の半導体発光素子。
【請求項１２】
前記中間電極および前記上側電極がともに前記支持基板に電気的に接続されている請求項１〜１１のいずれか１項に記載の半導体発光素子。
【請求項１３】
仮基板上に、上側第１導電型半導体層、第２発光層、第２導電型半導体層、前記第２発光層と同一の発光波長を有する第１発光層、下側第１導電型半導体層を順次形成する工程と、
前記下側第１導電型半導体層の表面に中間電極および支持基板を順次設ける工程と、
前記仮基板を除去または分離する工程と、
前記上側第１導電型半導体層上に上側電極を形成する工程と、
前記上側第１導電型半導体層および第２発光層を貫通する凹部を設ける工程と、
該凹部内に、前記第２導電型半導体層と電気的に接続する基準電極を形成する工程と、を有し、
前記第１発光層の電流が流れる有効領域の一部を規制し、
前記上側電極および前記中間電極の面積を等しくすることを特徴とする半導体発光素子の製造方法。
【請求項１４】
仮基板上に、上側第１導電型半導体層、第２発光層、第２導電型半導体層、前記第２発光層と同一の発光波長を有する第１発光層、下側第１導電型半導体層を順次形成する工程と、
前記下側第１導電型半導体層の表面に中間電極および支持基板を順次設ける工程と、
前記仮基板を除去または分離する工程と、
前記上側第１導電型半導体層上に上側電極を形成する工程と、
前記上側第１導電型半導体層および第２発光層を貫通する凹部を設ける工程と、
該凹部内に、前記第２導電型半導体層と電気的に接続する基準電極を形成する工程と、を有し、
前記中間電極の一部を規制し、
前記上側電極および前記中間電極の面積を等しくすることを特徴とする半導体発光素子の製造方法。
【請求項１５】
前記中間電極および前記上側電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記中間電極と前記上側電極の投影位置を少なくとも一部重複させる請求項１４に記載の半導体発光素子の製造方法。
【請求項１６】
前記中間電極、前記上側電極および前記基準電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記基準電極と前記中間電極との距離および前記基準電極と前記上側電極との距離を等しくする請求項１４に記載の半導体発光素子の製造方法。
【請求項１７】
仮基板上に、上側第１導電型半導体層、第２発光層、第２導電型半導体層、前記第２発光層と同一の発光波長を有する第１発光層、下側第１導電型半導体層を順次形成する工程と、
前記下側第１導電型半導体層の表面に中間電極および支持基板を順次設ける工程と、
前記仮基板を除去または分離する工程と、
前記上側第１導電型半導体層上に上側電極を形成する工程と、
前記上側第１導電型半導体層および第２発光層を貫通する凹部を設ける工程と、
該凹部内に、前記第２導電型半導体層と電気的に接続する基準電極を形成する工程と、を有し、
前記第１発光層の電流が流れる有効領域の一部を規制し、
前記中間電極の一部を規制し、
前記中間電極および前記上側電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記中間電極と前記上側電極の投影位置を少なくとも一部重複させ、
前記上側電極および前記中間電極の面積を等しくすることを特徴とする半導体発光素子の製造方法。
【請求項１８】
支持基板の上面側に、中間電極、下側第１導電型半導体層、第１発光層、第２導電型半導体層、前記第１発光層と同一の発光波長を有する第２発光層、上側第１導電型半導体層および上側電極を順次具え、
前記上側第１導電型半導体層および第２発光層を貫通する凹部に設けられ、前記第２導電型半導体層と電気的に接続する基準電極を有し、
前記中間電極の一部が規制され、
前記中間電極、前記上側電極および前記基準電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記基準電極と前記中間電極との距離および前記基準電極と前記上側電極との距離が等しいことを特徴とする半導体発光素子。
【請求項１９】
支持基板の上面側に、中間電極、下側第１導電型半導体層、第１発光層、第２導電型半導体層、前記第１発光層と同一の発光波長を有する第２発光層、上側第１導電型半導体層および上側電極を順次具え、
前記上側第１導電型半導体層および第２発光層を貫通する凹部に設けられ、前記第２導電型半導体層と電気的に接続する基準電極を有し、
前記第１発光層の電流が流れる有効領域の一部が規制されており、
前記中間電極の一部が規制されており、
前記中間電極および前記上側電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記中間電極と前記上側電極の投影位置が少なくとも一部重複し、
前記中間電極、前記上側電極および前記基準電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記基準電極と前記中間電極との距離および前記基準電極と前記上側電極との距離が等しいことを特徴とする半導体発光素子。
【請求項２０】
前記第１発光層および前記第２発光層の有効面積が等しい請求項１８または１９に記載の半導体発光素子。
【請求項２１】
仮基板上に、上側第１導電型半導体層、第２発光層、第２導電型半導体層、前記第２発光層と同一の発光波長を有する第１発光層、下側第１導電型半導体層を順次形成する工程と、
前記下側第１導電型半導体層の表面に中間電極および支持基板を順次設ける工程と、
前記仮基板を除去または分離する工程と、
前記上側第１導電型半導体層上に上側電極を形成する工程と、
前記上側第１導電型半導体層および第２発光層を貫通する凹部を設ける工程と、
該凹部内に、前記第２導電型半導体層と電気的に接続する基準電極を形成する工程と、を有し、
前記第１発光層の電流が流れる有効領域の一部を規制し、
前記中間電極、前記上側電極および前記基準電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記基準電極と前記中間電極との距離および前記基準電極と前記上側電極との距離を等しくすることを特徴とする半導体発光素子の製造方法。
【請求項２２】
仮基板上に、上側第１導電型半導体層、第２発光層、第２導電型半導体層、前記第２発光層と同一の発光波長を有する第１発光層、下側第１導電型半導体層を順次形成する工程と、
前記下側第１導電型半導体層の表面に中間電極および支持基板を順次設ける工程と、
前記仮基板を除去または分離する工程と、
前記上側第１導電型半導体層上に上側電極を形成する工程と、
前記上側第１導電型半導体層および第２発光層を貫通する凹部を設ける工程と、
該凹部内に、前記第２導電型半導体層と電気的に接続する基準電極を形成する工程と、を有し、
前記中間電極の一部を規制し、
前記中間電極、前記上側電極および前記基準電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記基準電極と前記中間電極との距離および前記基準電極と前記上側電極との距離を等しくすることを特徴とする半導体発光素子の製造方法。
【請求項２３】
仮基板上に、上側第１導電型半導体層、第２発光層、第２導電型半導体層、前記第２発光層と同一の発光波長を有する第１発光層、下側第１導電型半導体層を順次形成する工程と、
前記下側第１導電型半導体層の表面に中間電極および支持基板を順次設ける工程と、
前記仮基板を除去または分離する工程と、
前記上側第１導電型半導体層上に上側電極を形成する工程と、
前記上側第１導電型半導体層および第２発光層を貫通する凹部を設ける工程と、
該凹部内に、前記第２導電型半導体層と電気的に接続する基準電極を形成する工程と、を有し、
前記第１発光層の電流が流れる有効領域の一部を規制し、
前記中間電極の一部を規制し、
前記中間電極および前記上側電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記中間電極と前記上側電極の投影位置を少なくとも一部重複させ、
前記中間電極、前記上側電極および前記基準電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記基準電極と前記中間電極との距離および前記基準電極と前記上側電極との距離を等しくすることを特徴とする半導体発光素子の製造方法。
【請求項２４】
前記第１発光層および前記第２発光層の有効面積を等しくする、請求項２１〜２３のいずれか１項に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子およびその製造方法に関する。本発明は特に、同一の発光ピーク波長をもつ２層の発光層を有する半導体発光素子であって、高い最大電流値および発光出力を低い順方向電圧で得ることが可能な半導体発光素子およびその製造方法に関する。
【背景技術】
【０００２】
近年、自動車のヘッドランプやブレーキランプ、または信号機への応用など、発光ダイオード（ＬＥＤ）の用途の多様化と共に、ＬＥＤの光出力の向上が求められている。
【０００３】
一般にＬＥＤは、表面電極と裏面電極との間に、ｐ型半導体層、ｎ型半導体層、およびこれら半導体層間に設けられた発光層を具える構造を有する半導体発光素子である。高品質のＬＥＤには、一般に高出力と低消費電力（低い順方向電圧）、そして長寿命が求められている。発光層での発光出力は、発光層に流れる電流密度を高くすれば大きくなる。しかし、過度の電流密度は、発光層から発熱を生じ、発光出力が低下し、ＬＥＤの寿命が短くなる原因となるため、ＬＥＤに流すことができる電流値には上限（最大電流値）がある。そのため、高い最大電流値、高い発光出力および低い順方向電圧の全てをバランス良く両立させたＬＥＤが求められている。
【０００４】
ここで、特許文献１には、互いに類似または異なる発光波長の２層の発光層を垂直に配置して、インコヒーレントな光を放出する、２通りの素子構造のＬＥＤが記載されている。第１は、表面電極と裏面電極との間に、ｎ型半導体層、第１発光層、ｐ型半導体層、ｎ型半導体層、第２発光層、ｐ型半導体層を順次形成した半導体発光素子である。この半導体発光素子は、第１および第２発光層間のｐｎ接合部分に形成されるトンネル接合を利用して、高出力を得ることを示唆している（特許文献１の図１参照）。第２は、表面電極と裏面電極との間に、第１ｎ型半導体層、第１発光層、ｐ型半導体層、第２発光層、第２ｎ型半導体層を順次形成し、第２ｎ型半導体層および第２発光層を貫通する凹部に、ｐ型半導体層と接触する基準電極を設けた半導体発光素子であり、発光層をｐｎ−ｎｐ構造またはｎｐ−ｐｎ構造としたものである。この半導体発光素子は、基準電極から第１発光層を介して裏面電極へ、第２発光層を介して表面電極へと、それぞれ電流が流れるタイプの素子である（特許文献１の図２参照）。
【０００５】
なお、特許文献２には、異種材料からなる発光層を垂直に組み合わせて、異なる波長の光を放出するＬＥＤが記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表２００９−５２２７５５号公報
【特許文献２】特開昭５５−１４８４７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明者らは、所定の発光ピーク波長を有するＬＥＤの最大電流値、発光出力および順方向電圧といった特性を向上させるべく、種々の検討を行った。ここで、チップサイズの大きいＬＥＤ、すなわち、チップの垂直方向を光放射方向とした場合、この垂直方向から見た発光層の面積が大きなＬＥＤは、電流密度を抑えつつ、大きな電流を流すことが可能である。しかしながら、チップサイズが大きいことは、基板１枚あたりから作製できるチップ個数が減少することを意味し、製造コストが上がってしまう。さらに、このようなＬＥＤは携帯電話など小さいチップサイズが求められる用途に適用できない。
【０００８】
そこで、本発明者らは、特許文献１に記載されるような素子構造で、同一の発光ピーク波長をもつ２層の発光層を垂直に積層したＬＥＤを検討した。ここで、特許文献１の素子構造のうち、第１の素子構造（ｐｎ接合型）の場合、トンネル接合には高キャリアドープのｐｎ接合が必要であるが、このトンネル接合を得るための高ドープ自体が困難な上、ドーパントの拡散により発光素子の信頼性を低下させるおそれがある。そこで、本発明者らは、第２の素子構造（ｐｎ−ｎｐ構造）のＬＥＤを検討した。
【０００９】
しかしながら、本発明者らの検討によると、当該素子構造のＬＥＤでは、発光層が１層のＬＥＤと比べて、多少の最大電流値の向上および順方向電圧の低下が見られたものの、発光出力はほぼ変わらず、発光層を２層にしたことにより得られると予想したほどの特性の向上を得ることができないことが判明した。
【００１０】
そこで本発明は、上記課題に鑑み、同一の発光ピーク波長をもつ２層の発光層を有する半導体発光素子であって、高い最大電流値および発光出力を低い順方向電圧で得ることが可能な半導体発光素子およびその製造方法を提供することを目的とする。
【００１１】
なお、本発明は、同一の発光ピーク波長をもつ２層の発光層を有する半導体発光素子に関するものであり、特許文献２のような、互いに異なる波長の光を放出する発光層を２層設けたものとは無関係である。
【課題を解決するための手段】
【００１２】
この目的を達成すべく本発明者らがさらに検討したところ、以下の知見を得た。ｐｎ−ｎｐ構造のＬＥＤの場合、基準電極から第１発光層を介して裏面電極へ、第２発光層を介して表面電極へと、それぞれ電流が流れるため、第１発光層と第２発光層とは直列回路ではなく、並列回路で駆動している。ｐｎ接合型のＬＥＤのように第１および第２発光層が直列回路で駆動している場合には、第１発光層における抵抗成分と第２発光層における抵抗成分とが異なっていても、各発光層に流れる電流密度は同じである。しかし、並列回路の場合、第１発光層側の回路の抵抗成分と、第２発光層側の回路の抵抗成分の値に応じて、電流密度が分配されることになる。本発明者らはそれぞれの抵抗成分に着目し、２つの並列回路の抵抗成分が異なる場合、抵抗値が低い回路側に優先的に電流が流れる結果、この電流の流れやすい発光層から先に発光出力が飽和し、思ったほどにチップ全体の出力値が向上しないとの着想に至った。
【００１３】
そこで本発明者らは、第１発光層を含む電流回路と第２発光層を含む電流回路との抵抗成分をより近づけるように素子構造を工夫することにより、発光素子の特性を飛躍的に向上させることができることを見出し、本発明を完成するに至った。すなわち、第１発光層を含む電流回路および第２発光層を含む電流回路の抵抗に起因する要素（組成、面積、厚さ、配置、電流経路等）をそれぞれ近づけ、理想的には等しくなるようにすることで、電流の偏りを減らすことができ、特性を飛躍的に向上させることができることを見出した。
【００１４】
本発明は、上記知見に基づきなされたものであり、その要旨構成は以下の通りである。
（１）支持基板の上面側に、中間電極、下側第１導電型半導体層、第１発光層、第２導電型半導体層、前記第１発光層と同一の発光波長を有する第２発光層、上側第１導電型半導体層および上側電極を順次具え、
前記上側第１導電型半導体層および第２発光層を貫通する凹部に設けられ、前記第２導電型半導体層と電気的に接続する基準電極を有し、
前記第１発光層の電流が流れる有効領域の一部が規制され、
前記上側電極および前記中間電極の面積が等しいことを特徴とする半導体発光素子。
【００１５】
（２）前記第１発光層および前記第２発光層の有効面積が等しい上記（１）に記載の半導体発光素子。
【００１６】
（３）支持基板の上面側に、中間電極、下側第１導電型半導体層、第１発光層、第２導電型半導体層、前記第１発光層と同一の発光波長を有する第２発光層、上側第１導電型半導体層および上側電極を順次具え、
前記上側第１導電型半導体層および第２発光層を貫通する凹部に設けられ、前記第２導電型半導体層と電気的に接続する基準電極を有し、
前記中間電極の一部が規制され、
前記上側電極および前記中間電極の面積が等しいことを特徴とする半導体発光素子。
【００１８】
（４）前記中間電極および前記上側電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記中間電極と前記上側電極の投影位置が少なくとも一部重複している上記（３）に記載の半導体発光素子。
【００１９】
（５）前記中間電極、前記上側電極および前記基準電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記基準電極と前記中間電極との距離および前記基準電極と前記上側電極との距離が等しい上記（３）または（４）に記載の半導体発光素子。
【００２０】
（６）支持基板の上面側に、中間電極、下側第１導電型半導体層、第１発光層、第２導電型半導体層、前記第１発光層と同一の発光波長を有する第２発光層、上側第１導電型半導体層および上側電極を順次具え、
前記上側第１導電型半導体層および第２発光層を貫通する凹部に設けられ、前記第２導電型半導体層と電気的に接続する基準電極を有し、
前記第１発光層の電流が流れる有効領域の一部が規制されており、
前記中間電極の一部が規制されており、
前記中間電極および前記上側電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記中間電極と前記上側電極の投影位置が少なくとも一部重複し、
前記上側電極および前記中間電極の面積が等しいことを特徴とする半導体発光素子。
【００２１】
（７）前記第１発光層および前記第２発光層の厚さが等しく、前記下側第１導電型半導体層および前記上側第１導電型半導体層の厚さが等しい上記（１）〜（６）のいずれか１項に記載の半導体発光素子。
【００２２】
（８）前記下側第１導電型半導体層および前記上側第１導電型半導体層の組成が等しい上記（１）〜（７）のいずれか１項に記載の半導体発光素子。
【００２３】
（９）前記第２導電型半導体層の中間にコンタクト層を具え、前記第２導電型半導体層が前記コンタクト層の上側層と下側層とに分割され、前記基準電極が前記コンタクト層上に配置される上記（１）〜（８）のいずれか１項に記載の半導体発光素子。
【００２４】
（１０）前記上側層および前記下側層の厚さが等しい上記（９）に記載の半導体発光素子。
【００２５】
（１１）前記中間電極の外部との電気的接続を仲介する下側電極を有する上記（１）〜（１０）のいずれか１項に記載の半導体発光素子。
【００２６】
（１２）前記中間電極および前記上側電極がともに前記支持基板に電気的に接続されている上記（１）〜（１１）のいずれか１項に記載の半導体発光素子。
【００２７】
（１３）仮基板上に、上側第１導電型半導体層、第２発光層、第２導電型半導体層、前記第２発光層と同一の発光波長を有する第１発光層、下側第１導電型半導体層を順次形成する工程と、
前記下側第１導電型半導体層の表面に中間電極および支持基板を順次設ける工程と、
前記仮基板を除去または分離する工程と、
前記上側第１導電型半導体層上に上側電極を形成する工程と、
前記上側第１導電型半導体層および第２発光層を貫通する凹部を設ける工程と、
該凹部内に、前記第２導電型半導体層と電気的に接続する基準電極を形成する工程と、を有し、
前記第１発光層の電流が流れる有効領域の一部を規制し、
前記上側電極および前記中間電極の面積を等しくすることを特徴とする半導体発光素子の製造方法。
【００２８】
（１４）仮基板上に、上側第１導電型半導体層、第２発光層、第２導電型半導体層、前記第２発光層と同一の発光波長を有する第１発光層、下側第１導電型半導体層を順次形成する工程と、
前記下側第１導電型半導体層の表面に中間電極および支持基板を順次設ける工程と、
前記仮基板を除去または分離する工程と、
前記上側第１導電型半導体層上に上側電極を形成する工程と、
前記上側第１導電型半導体層および第２発光層を貫通する凹部を設ける工程と、
該凹部内に、前記第２導電型半導体層と電気的に接続する基準電極を形成する工程と、を有し、
前記中間電極の一部を規制し、
前記上側電極および前記中間電極の面積を等しくすることを特徴とする半導体発光素子の製造方法。
【００２９】
（１５）前記中間電極および前記上側電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記中間電極と前記上側電極の投影位置を少なくとも一部重複させる上記（１４）に記載の半導体発光素子の製造方法。
【００３０】
（１６）前記中間電極、前記上側電極および前記基準電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記基準電極と前記中間電極との距離および前記基準電極と前記上側電極との距離を等しくする上記（１４）に記載の半導体発光素子の製造方法。
【００３１】
（１７）仮基板上に、上側第１導電型半導体層、第２発光層、第２導電型半導体層、前記第２発光層と同一の発光波長を有する第１発光層、下側第１導電型半導体層を順次形成する工程と、
前記下側第１導電型半導体層の表面に中間電極および支持基板を順次設ける工程と、
前記仮基板を除去または分離する工程と、
前記上側第１導電型半導体層上に上側電極を形成する工程と、
前記上側第１導電型半導体層および第２発光層を貫通する凹部を設ける工程と、
該凹部内に、前記第２導電型半導体層と電気的に接続する基準電極を形成する工程と、を有し、
前記第１発光層の電流が流れる有効領域の一部を規制し、
前記中間電極の一部を規制し、
前記中間電極および前記上側電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記中間電極と前記上側電極の投影位置を少なくとも一部重複させ、
前記上側電極および前記中間電極の面積を等しくすることを特徴とする半導体発光素子の製造方法。
（１８）支持基板の上面側に、中間電極、下側第１導電型半導体層、第１発光層、第２導電型半導体層、前記第１発光層と同一の発光波長を有する第２発光層、上側第１導電型半導体層および上側電極を順次具え、
前記上側第１導電型半導体層および第２発光層を貫通する凹部に設けられ、前記第２導電型半導体層と電気的に接続する基準電極を有し、
前記中間電極の一部が規制され、
前記中間電極、前記上側電極および前記基準電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記基準電極と前記中間電極との距離および前記基準電極と前記上側電極との距離が等しいことを特徴とする半導体発光素子。
（１９）支持基板の上面側に、中間電極、下側第１導電型半導体層、第１発光層、第２導電型半導体層、前記第１発光層と同一の発光波長を有する第２発光層、上側第１導電型半導体層および上側電極を順次具え、
前記上側第１導電型半導体層および第２発光層を貫通する凹部に設けられ、前記第２導電型半導体層と電気的に接続する基準電極を有し、
前記第１発光層の電流が流れる有効領域の一部が規制されており、
前記中間電極の一部が規制されており、
前記中間電極および前記上側電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記中間電極と前記上側電極の投影位置が少なくとも一部重複し、
前記中間電極、前記上側電極および前記基準電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記基準電極と前記中間電極との距離および前記基準電極と前記上側電極との距離が等しいことを特徴とする半導体発光素子。
（２０）前記第１発光層および前記第２発光層の有効面積が等しい上記（１８）または（１９）に記載の半導体発光素子。
（２１）仮基板上に、上側第１導電型半導体層、第２発光層、第２導電型半導体層、前記第２発光層と同一の発光波長を有する第１発光層、下側第１導電型半導体層を順次形成する工程と、
前記下側第１導電型半導体層の表面に中間電極および支持基板を順次設ける工程と、
前記仮基板を除去または分離する工程と、
前記上側第１導電型半導体層上に上側電極を形成する工程と、
前記上側第１導電型半導体層および第２発光層を貫通する凹部を設ける工程と、
該凹部内に、前記第２導電型半導体層と電気的に接続する基準電極を形成する工程と、を有し、
前記第１発光層の電流が流れる有効領域の一部を規制し、
前記中間電極、前記上側電極および前記基準電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記基準電極と前記中間電極との距離および前記基準電極と前記上側電極との距離を等しくすることを特徴とする半導体発光素子の製造方法。
（２２）仮基板上に、上側第１導電型半導体層、第２発光層、第２導電型半導体層、前記第２発光層と同一の発光波長を有する第１発光層、下側第１導電型半導体層を順次形成する工程と、
前記下側第１導電型半導体層の表面に中間電極および支持基板を順次設ける工程と、
前記仮基板を除去または分離する工程と、
前記上側第１導電型半導体層上に上側電極を形成する工程と、
前記上側第１導電型半導体層および第２発光層を貫通する凹部を設ける工程と、
該凹部内に、前記第２導電型半導体層と電気的に接続する基準電極を形成する工程と、を有し、
前記中間電極の一部を規制し、
前記中間電極、前記上側電極および前記基準電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記基準電極と前記中間電極との距離および前記基準電極と前記上側電極との距離を等しくすることを特徴とする半導体発光素子の製造方法。
（２３）仮基板上に、上側第１導電型半導体層、第２発光層、第２導電型半導体層、前記第２発光層と同一の発光波長を有する第１発光層、下側第１導電型半導体層を順次形成する工程と、
前記下側第１導電型半導体層の表面に中間電極および支持基板を順次設ける工程と、
前記仮基板を除去または分離する工程と、
前記上側第１導電型半導体層上に上側電極を形成する工程と、
前記上側第１導電型半導体層および第２発光層を貫通する凹部を設ける工程と、
該凹部内に、前記第２導電型半導体層と電気的に接続する基準電極を形成する工程と、を有し、
前記第１発光層の電流が流れる有効領域の一部を規制し、
前記中間電極の一部を規制し、
前記中間電極および前記上側電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記中間電極と前記上側電極の投影位置を少なくとも一部重複させ、
前記中間電極、前記上側電極および前記基準電極を前記支持基板の上面と平行な仮想面上に投影したとき、前記基準電極と前記中間電極との距離および前記基準電極と前記上側電極との距離を等しくすることを特徴とする半導体発光素子の製造方法。
（２４）前記第１発光層および前記第２発光層の有効面積を等しくする、上記（２１）〜（２３）のいずれかに記載の半導体発光素子の製造方法。
【発明の効果】
【００３２】
本発明によれば、同一の発光ピーク波長をもつ２層の発光層を有する半導体発光素子において、第１発光層を含む電流回路と第２発光層を含む電流回路との抵抗成分をより近づけるように素子構造を工夫することにより、高い最大電流値および発光出力を低い順方向電圧で得ることが可能となった。
【図面の簡単な説明】
【００３３】
【図１】本発明に従う半導体発光素子１００の、（Ａ）模式断面図および（Ｂ）摸式上面図である。
【図２】本発明に従う別の半導体発光素子２００の、（Ａ）模式断面図および（Ｂ）摸式上面図である。
【図３】本発明に従う別の半導体発光素子３００の、（Ａ）模式断面図および（Ｂ）摸式上面図である。
【図４】本発明に従う別の半導体発光素子４００の、（Ａ）模式断面図および（Ｂ）摸式上面図である。
【図５】本発明に従う別の半導体発光素子５００の、（Ａ）模式断面図および（Ｂ）摸式上面図である。
【図６】本発明に従う別の半導体発光素子６００の、（Ａ）模式断面図および（Ｂ）摸式上面図である。
【図７】比較例１の半導体発光素子７００の、（Ａ）模式断面図および（Ｂ）摸式上面図である。
【図８】実施例および比較例の半導体発光素子への印加電流に対する発光出力の関係を示す図である。
【発明を実施するための形態】
【００３４】
以下、図面を参照しつつ本発明をより詳細に説明する。なお、本明細書において、本発明に従う半導体発光素子と比較例の半導体発光素子とで共通する構成要素には、原則として下２桁が同一の参照番号を付し、説明は省略する。また、発光素子の模式断面図においては、説明の便宜上、各層の厚さが実状とは異なる比率で誇張して示す。
【００３５】
（実施形態１：半導体発光素子１００）
本発明の一実施形態である半導体発光素子１００は、図１（Ａ）に示すとおり、支持基板１０２の上面側に、中間電極（発光層側コンタクト金属層）１０４、下側第１導電型半導体層としてのｎ型半導体層１０６、第１発光層１０８、第２導電型半導体層としてのｐ型半導体層１１０、第１発光層１０８と同一の発光波長を有する第２発光層１１２、上側第１導電型半導体層としてのｎ型半導体層１１４および上側電極１１６を順次具え、支持基板１０２の下面側に設けられる下側電極１１８と、上側第１導電型半導体層１１４および第２発光層１１２を貫通する凹部１２０に設けられ、第２導電型半導体層１１０と電気的に接続する基準電極１２２と、を有する。この素子１００は、第１および第２発光層１０８，１１２を含むエピタキシャル膜を成長させた仮基板と支持基板１０２とを接合して形成したウェーハ貼り合わせ型の素子であり、支持基板側コンタクト金属層１３０を介して形成された支持基板側接合金属層１３２と、発光層側接合金属層１２８との間で接合され、仮基板は接合後に除去または分離される。
【００３６】
この素子１００の実装例として、基準電極１２２は正極（＋）端子へ、上側電極１１６および下側電極１１８は負極（−）端子へ接続される。すると、基準電極１２２から第１発光層１０８を介して中間電極１０４、支持基板１０２さらには下側電極１１８へと電流が流れる第１回路と、基準電極１２２から第２発光層１１２を介して上側電極１１６へと電流が流れる第２回路との２つの並列回路が形成される。
【００３７】
ここで素子１００では、図１（Ａ）および（Ｂ）に示すように、円形の凹部１２０により第２発光層１１２の一部が除去されているため、第２発光層１１２は、除去された分だけ第１発光層１０８よりも面積が小さくなっている。素子１００では、凹部１２０により除去された第２発光層１１２の面積分だけ、第１発光層１０８の一部分を絶縁膜１２６で形成した円形の突起によって区切る。すなわち、凹部１２０の存在により生じる第１発光層１０８と第２発光層１１２との有効領域の面積差を補償するように、第１発光層１０８の電流が流れる有効領域の一部が規制されている。これにより、突起によって区切られた第１発光層１０８の部分には電流が流れない。この構成を採用することによって、第１および第２回路における各発光層での抵抗成分をより近づけることができる。そのため、第１発光層１０８および第２発光層１１２により均等に電流が流れ、発光素子１００の特性を飛躍的に向上させることができる。
【００３８】
図１（Ｂ）の破線が、第２発光層１１２の凹部１２０による除去部分および第１発光層１０８の絶縁膜１２６による隔離部分を示している。本実施形態では、このように、第１発光層１０８および第２発光層１１２の電流が流れる部分の面積が等しくなっている。発光層中の電流が流れうる部分の面積を、本明細書において「有効面積」という。本実施形態の素子１００では、第１発光層１０８および第２発光層１１２の有効面積を等しくすることを特徴とする。そのため、第１および第２回路における各発光層での抵抗成分をさらに近づけることができるため、発光素子１００の特性をより飛躍的に向上させることができる。
【００３９】
ここで、図１では絶縁膜１２６により区切られた内側には第1発光層１０８ｂおよび下側第１導電型半導体層１０６を残しているが、絶縁部やその他の材料とすることも可能である。すなわち、本発明は、第１発光層１０８の電流が流れる有効領域を規制して、上記の作用効果を生じさせるものであれば特に限定されない。ただし、例えば熱膨張係数差や基準電極形成によるクラック等の問題が生ずる場合には、発光素子にとって異種材料である絶縁部は必要十分な形とすることが好ましく、絶縁膜により区切られた内側に第1発光層１０８および下側第１導電型半導体層１０６を残すほうがより好ましい。
【００４０】
第１発光層１０８および第２発光層１１２の厚さは等しいことが好ましい。これにより、第１および第２回路における各発光層での抵抗成分を等しくすることができ、第１および第２回路における抵抗成分をより近づけることができる。
【００４１】
下側第１導電型半導体層であるｎ型半導体層１０６および上側第１導電型半導体層であるｎ型半導体層１１４の厚さおよび／または組成を等しくすることは、第１および第２回路における抵抗成分をより近づけることができるため、好ましい。
【００４２】
また、素子１００は、第２導電型半導体層であるｐ型半導体層１１０の中間にコンタクト層１２４を具え、ｐ型半導体層１１０がコンタクト層１２４を基準に上側層１１０ａと下側層１１０ｂとに分割され、基準電極１２２がコンタクト層１２４上に配置されている。このとき、上側層１１０ａおよび下側層１１０ｂの厚さを等しくすることにより、第１および第２回路における抵抗成分をさらに近づけることができるため、好ましい。
【００４３】
ここで本明細書において「有効面積が等しい」、「厚さが等しい」などの「等しい」との表現は、厳密に数学的な意味で有効面積、厚さなどが等しいことを意味するものではなく、製造工程上不可避な誤差をはじめ、本発明の作用効果を奏する範囲で許容される誤差を含むものであることは勿論であり、この点は他の実施形態においても同様である。このような誤差としては、３％以内を「等しい」に含めることとする。
【００４４】
半導体層の各層を構成する好適な材料としては、化合物半導体が挙げられ、例えばＩＩＩ−Ｖ族化合物半導体とすることができる。ＩＩＩ−Ｖ族化合物半導体としては、例えばｎ型半導体層１０６，１１４およびｐ型半導体層１１０をそれぞれＡｌＧａＡｓ系材料、ＡｌＧａＩｎＰ系材料、ＡｌＧａＮ系材料などとすることができる。ｐ型不純物としては、Ｍｇ，Ｚｎ，Ｃ、ｎ型不純物としては、Ｓｉ，Ｔｅ，Ｓｅが例示できる。発光層１０８，１１２はＡｌＧａＡｓ系材料、ＡｌＧａＡｓＩｎＰ系材料、ＡｌＧａＮ系材料などからなる単層、あるいは多重量子井戸のような積層構造などとすることができる。これらはいずれも、ＭＯＣＶＤ法など既知の手法を用いてエピタキシャル成長させることにより形成することができる。発光波長は発光層の材料構成によるため特に限定されず、例えば２５０〜９５０ｎｍの範囲とすることができる。ここで、第１および第２発光層は同一の組成からなる発光層であり、本明細書において「同一の発光波長を有する」とは、発光ピーク波長が同一であることを意味する。ただし、面内分布等の結晶成長工程上不可避な誤差をはじめ、本発明の作用効果を奏する範囲で許容される誤差を含むものであることは勿論であり、第１回路における発光ピーク波長と第２回路における発光ピーク波長との間で２０ｎｍ以内の誤差までは許容する。各層の厚みは、例えばｎ型半導体層１０６，１１４は１〜１０μｍ、発光層１０８，１１２は１０〜５００ｎｍ（総厚）、ｐ型半導体層１１０は１〜１０μｍとすることができる。なお、これまで本発明における第１伝導型をｎ型、第２伝導型をｐ型として半導体層を説明したが、本発明では他の実施形態の含めこれに限定されず、第１伝導型をｐ型、第２伝導型をｎ型としても良いことは勿論である。
【００４５】
ｐ型コンタクト層１２４は、第２導電型半導体層１１０と組成が異なる第２導電型半導体層であり、第２導電型半導体層１１０の厚さ方向の中央に位置することが好ましい。組成を変えることで、凹部１２０を形成する際にエッチングを停止するタイミングをコンタクト層の表面に合わせることができ、その位置を第２導電型半導体層１１０の厚さ方向の中央とすることで、基準電極１２２からの第２導電型半導体層１１０の厚さを、上方向と下方向で等しくすることができる。コンタクト層１２４の組成は、ウェットエッチングやドライエッチングの条件によって、他に比べてエッチング速度が遅くなるなど、エッチングを止めるタイミングが分かりさえすれば特に限定されない。例えば、８５０ｎｍ帯のＡｌＧａＡｓ赤外ＬＥＤであれば、ｐ型コンタクト層１２４のＡｌ組成は０．４以上であることが望ましいが、Ａｌ組成が０．４未満であっても、エッチャントの組成を最適化させることで、エッチストップさせることは可能である。ただし、アンモニア過酸化水素混合液で行うためには、Ａｌ組成は半導体層１１０＜ｐ型コンタクト層１２４の関係が必要である。このように、ＡｌＧａＡｓ系ではアンモニア過酸化水素水系のエッチング液組成によって、特定のＡｌ含有量範囲の組成のエッチングを停止できる。なお、コンタクト層１２４は基準電極１２２との間の抵抗が小さくなるように設計し、第２導電型半導体層１１０に対してドーパントの種類やドーピング量を変えても良い。
【００４６】
支持基板１０２を構成する好適な材料としては、例えばＳｉ、ＧａＡｓ、Ｇｅ等の半導体材料のほか、ＡｌやＣｕなどの金属またはその合金材料等が挙げられ、好適には１００〜４００μｍの厚さを有する。
【００４７】
上側電極１１６は、例えばＡｕＧｅ系合金材料からなるオーミックコンタクト層（５０〜１０００ｎｍ）、および、密着層としてのＴｉ上にＡｕを形成したＴｉ／Ａｕ電極からなるワイヤーボンディング用のパッド層（Ｔｉ：５０〜２００ｎｍ、Ａｕ：１〜３μｍ）からなる構造とすることができる。Ａｕ系合金材料としては、ＡｌＧａＡｓ系材料に接する電極の場合、ＡｕＧｅ／Ｎｉ／Ａｕを使用できる。
【００４８】
基準電極１２２は、例えばＡｕ系合金材料からなるオーミックコンタクト層（５０〜１０００ｎｍ）、および、密着層としてのＴｉ上にＡｕを形成したＴｉ／Ａｕ電極からなるワイヤーボンディング用のパッド層（例えばＴｉ：５０〜２００ｎｍ、Ａｕ：１〜３μｍ）からなる構造とすることができる。Ａｕ系合金材料としては、例えばＡｌＧａＡｓ系材料に接する電極の場合、ＡｕＺｎを使用できる。
【００４９】
下側電極１１８は、支持基板１０２が半導体材料の場合、その半導体材料とオーミック接合を形成する材料から選択され、例えば支持基板としてｎ型ＧａＡｓを選択した場合には、ＡｕＧｅ／Ｎｉ／Ａｕの積層などを選択できる。支持基板側コンタクト金属層１３０も同様である。
【００５０】
本実施形態において、下側電極１１８は中間電極の外部との電気的接続を仲介する役割を担うものであり、支持基板１０２を電流経路としない場合は、支持基板の上に下側電極１１８を形成して中間電極と直接接続してもよい。さらに、支持基板１０２として金属基板や金属メッキ等を使用した場合には、支持基板１０２自体が下側電極１１８を兼ねる構造とすることも可能であり、支持基板１０２を下側電極１１８とみなすこともできる。なお、本発明では第１発光層１０８を含む第１回路に流れる電流を中間電極１０４から取り出せればよいので、下側電極１１８は必須の構成ではない。
【００５１】
中間電極１０４は、下側第１導電型半導体層１０６（本実施形態ではｎ型半導体層）との良好なオーミック接触を形成するための電極である。中間電極１０４を構成する好適な材料としては、例えばＡｕＧｅ，ＮｉおよびＡｕを順次形成したＡｕＧｅ／Ｎｉ／Ａｕ電極が挙げられ、好適には１００〜１０００ｎｍの厚さを有する。
【００５２】
支持基板側接合金属層１３２および発光層側接合金属層１２８は、例えばＴｉ／Ａｕ積層体（Ａｕ厚さ：数μｍ）などが挙げられる。
【００５３】
絶縁膜１２６としては、例えばＳｉＮ，ＳｉＯ２，ＡｌＮなどが挙げられ、好適には１００〜１０００ｎｍの厚さを有し、突起部分を除いて中間電極１０４と同じ膜厚を有する。
【００５４】
なお、本明細書におけるウェーハ上での膜厚の測定方法は、触針式段差計によるものであり、ウェーハ面内の５点（本実施例の３インチ基板の場合、ウェーハ中央を通る対角線上で、ウェーハ外周から１ｃｍ内側の２点を両端として均等な距離の５点）の測定の平均値で求められる。
【００５５】
次に、半導体発光素子１００の製造方法の一例を説明する。まず、ｎ型ＧａＡｓ基板などの支持基板１０２上に、例えばスパッタリング法、電子ビーム蒸着法または抵抗加熱蒸着法により、支持基板側コンタクト金属層１３０および支持基板側接合金属層１３２を形成する（Ｓ１）。このとき、支持基板側コンタクト金属層１３０は、所定の熱処理を行い合金化する。なお、本明細書において「抵抗加熱蒸着法」とは、真空中で金属を加熱し、蒸発させることで蒸着する方法であり、蒸着金属を加熱するために、蒸着金属を載せる高融点材料の台（例えばタングステンの線やボート）に通電して金属抵抗で発生する熱で高温にする方法である。
【００５６】
次に、ｎ型ＧａＡｓ基板などの仮基板（不図示）上にｎ型半導体層１１４、第２発光層１１２、ｐ型半導体層（上側層）１１０ａ、コンタクト層１２４、ｐ型半導体層（下側層）１１０ｂ、第１発光層１０８、ｎ型半導体層１０６を順次、例えばＭＯＣＶＤ法などによりエピタキシャル成長させて形成する（Ｓ２）。
【００５７】
そして、第１発光層１０８の一部を隔離するための絶縁膜１２６を形成すべく、ｎ型半導体層１０６上に、第１発光層１０８まで達する円形またはドーナツ形の溝を形成する（Ｓ３）。この工程では、フォトレジストで所定パターンを形成し、その後、エッチングにより溝を形成する。レジスト除去後、プラズマＣＶＤ法またはスパッタ法などにより絶縁膜を成膜し、フォトレジストで溝を外周とした円形のパターンを形成し、その後エッチングにより円形部分以外の絶縁膜を除去し、第１発光層１０８まで達する突起を含む絶縁膜１２６を形成する（Ｓ４）。なお、溝および絶縁部の形状は、第１発光層１０８に電流が流れない閉じた領域を形成しさえすれば上記に限定されない。絶縁膜は、半導体発光素子に一般的に用いられる絶縁材料を使用すればよく、例えばＳｉＮ，ＳｉＯ２，ＡｌＮなどである。
【００５８】
次に、ｎ型半導体層１０６上に、例えばスパッタリング法、電子ビーム蒸着法または抵抗加熱蒸着法により、中間電極１０４および発光層側接合金属層１２８を形成する（Ｓ５）。なお、接合面を平坦化するために、中間電極１０４は前記の絶縁膜以外の領域に形成してよい。
【００５９】
ここで、発光層側接合金属層１２８と支持基板側接合金属層１３２とを、例えば２５０〜４００℃の範囲の温度で１５〜１２０分間加熱圧着することにより、仮基板と支持基板１０２とを接合する（Ｓ６）。その後、仮基板の除去・分離は、例えば研磨またはウェットエッチングにより行うことができる（Ｓ７）。エッチング液は、仮基板の材料または分離箇所に応じて適宜選択することができる。
【００６０】
次に、ｎ型半導体層１１４上に、例えばスパッタリング法、電子ビーム蒸着法または抵抗加熱蒸着法により、電極金属を成膜後、フォトリソグラフィーによりレジストパターン形成後、エッチングし、レジストを剥離することにより、所定形状の上側電極１１６を形成する（Ｓ８）。さらに、フォトレジストにより凹部１２０となる箇所以外の保護パターンを形成後、エッチングにより凹部１２０を形成する（Ｓ９）。この際、ｐ型のコンタクト層１２４がエッチングストップ層として機能する。次に、基準電極１２２の形成を行う（Ｓ１０）。具体的には、フォトレジストで電極形成部分以外を保護するパターンを形成し、例えばスパッタリング法、電子ビーム蒸着法または抵抗加熱蒸着法により、電極金属を成膜後、リフトオフによりレジスト上の金属をレジストとともに除去し、基準電極１２２の形成を行う。
【００６１】
ここで、凹部１２０は、上記絶縁膜１２６形成のために形成した溝の外周と、素子上面からみた投影位置が少なくとも一部重複することが好ましく、さらに中心位置、形状共に等しいことがより好ましい。さらに、凹部１２０の断面形状は、上記絶縁膜１２６形成のために形成した溝の外周の断面形状と、コンタクト層１２４に対して対称とすることが好ましい。第２発光層１１２の有効面積と第１発光層１０８の有効面積とを等しくするためである。さらに、第１発光層１０８と第２発光層１１２の有効領域の位置を合わせ、基準電極１２２から等距離にするためである。さらに、基準電極１２２からは光の取り出しが困難であることから、その下の第１発光層１０８を発光させないことで、電流の消費効率を上げる二次的な効果もある。
【００６２】
次に、支持基板の裏面（発光層が形成されていない側の面）上に、例えばスパッタリング法、電子ビーム蒸着法または抵抗加熱蒸着法により、電極金属を成膜し、所定の熱処理を行い合金化して下側電極１１８を形成する（Ｓ１１）。最後に、ダイシングを行い（Ｓ１２）、半導体発光素子１００を用いたＬＥＤ素子を作製することができる。
【００６３】
（実施形態２：半導体発光素子２００）
本発明の他の実施形態である半導体発光素子２００は、図２（Ａ）に示すとおり、支持基板２０２の上面側に、中間電極（発光層側コンタクト金属層）２０４、下側第１導電型半導体層としてのｎ型半導体層２０６、第１発光層２０８、第２導電型半導体層としてのｐ型半導体層２１０、第１発光層２０８と同一の発光波長を有する第２発光層２１２、上側第１導電型半導体層としてのｎ型半導体層２１４および上側電極２１６を順次具え、支持基板２０２の下面側に設けられる下側電極２１８と、上側第１導電型半導体層２１４および第２発光層２１２を貫通する凹部２２０に設けられ、第２導電型半導体層２１０と電気的に接続する基準電極２２２と、を有する。この素子２００は、第１および第２発光層２０８，２１２を含むエピタキシャル膜を成長させた仮基板と支持基板２０２とを接合して形成したウェーハ貼り合わせ型の素子であり、支持基板側コンタクト金属層２３０を介して形成された支持基板側接合金属層２３２と、発光層側接合金属層２２８との間で接合され、仮基板は接合後に除去または分離される。
【００６４】
この素子２００の実装例として、基準電極２２２は正極（＋）端子へ、上側電極２１６および下側電極２１８は負極（−）端子へ接続される。すると、基準電極２２２から第１発光層２０８を介して中間電極２０４、支持基板２０２さらには下側電極２１８へと電流が流れる第１回路と、基準電極２２２から第２発光層２１２を介して上側電極２１６へと電流が流れる第２回路との２つの並列回路が形成される。
【００６５】
ここで素子２００では、図２（Ｂ）に示すとおり、中間電極２０４が直径ｒ（ｎ２）の円形であり、その周りを絶縁膜２２６が囲む構成となっている。そして、ｒ（ｎ２）は、上側電極２１６の直径ｒ（ｎ１）と等しい。そのため、上側電極２１６がｎ型半導体層２１４と接触する面積と中間電極２０４がｎ型半導体層２０６と接触する面積とが等しくなっている。各電極が隣接する半導体層と接触する部分の面積を、本明細書において「電極の面積」という。本実施形態の素子２００では、上側電極２１６および中間電極２０４の面積を等しくすることを特徴とする。この構成を採用することによって、第１および第２回路における各電極部分での抵抗成分をより近づけることができる。そのため、第１発光層２０８および第２発光層２１２により均等に電流が流れ、発光素子２００の特性を飛躍的に向上させることができる。
【００６６】
図２（Ａ）に示すとおり、ｎ型半導体層２１４上に形成される上側電極２１６は、凹部２２０により除去されたｎ型半導体層２１４部分に形成することはできない。このため、ｎ型半導体層２０６の全面に中間電極２０４を形成すると、上側電極２１６と中間電極２０４とに面積差が生じる。そこで、本実施形態では、絶縁膜２２６によって中間電極２０４の一部を規制することにより、その面積差を補償して、第１および第２回路における各電極部分での抵抗成分をより近づける。
【００６７】
さらに素子２００では、図２（Ｂ）に示すとおり、中間電極２０４、上側電極２１６および基準電極２２２を支持基板２０２の上面と平行な仮想面上に投影したとき、基準電極２２２と中間電極２０４との距離Ｌ２および基準電極２２２と上側電極２１６との距離Ｌ１が等しくなっている。ここで、距離Ｌ１，Ｌ２は、本実施形態のように円形電極同士の場合、各電極の中心間距離を意味する。そのため、第１および第２回路における基準電極２２２からそれぞれ中間電極２０４および上側電極２１６までの電流の経路での抵抗成分をより近づけることができ、第１および第２回路における抵抗成分をより近づけることができるため、好ましい。
【００６８】
第１発光層２０８および第２発光層２１２の厚さは等しいことが好ましい。これにより、第１および第２回路における各発光層での抵抗成分を等しくすることができ、第１および第２回路における抵抗成分をより近づけることができる。
【００６９】
下側第１導電型半導体層であるｎ型半導体層２０６および上側第１導電型半導体層であるｎ型半導体層２１４の厚さおよび／または組成を等しくすることは、第１および第２回路における抵抗成分をより近づけることができるため、好ましい。
【００７０】
また、素子２００は、第２導電型半導体層であるｐ型半導体層２１０の中間にコンタクト層２２４を具え、ｐ型半導体層２１０がコンタクト層２２４を基準に上側層２１０ａと下側層２１０ｂとに分割され、基準電極２２２がコンタクト層２２４上に配置されている。このとき、上側層２１０ａおよび下側層２１０ｂの厚さを等しくすることにより、第１および第２回路における抵抗成分をさらに近づけることができるため、好ましい。
【００７１】
素子２００の各構成部位の好適な材料、厚さ等は実施形態１と同様である。
【００７２】
また、素子２００の製造方法の一例について、実施形態１と異なる部分のみ抜き出して以下に説明する。素子２００の製造工程では、実施形態１におけるＳ３工程を行わない。そして、Ｓ４工程では、ｎ型半導体層２０６上に、プラズマＣＶＤ法またはスパッタ法などにより絶縁膜を成膜し、フォトレジストで直径ｒ（ｎ２）の円形凹部を有するパターンを形成し、その後エッチングにより円形部分の絶縁膜を除去し、絶縁膜２２６を形成する。他の工程は実施形態１と同様である。
【００７３】
（実施形態３：半導体発光素子３００）
本発明の他の実施形態である半導体発光素子３００は、図３（Ａ）に示すとおり、支持基板３０２の上面側に、中間電極（発光層側コンタクト金属層）３０４、下側第１導電型半導体層としてのｎ型半導体層３０６、第１発光層３０８、第２導電型半導体層としてのｐ型半導体層３１０、第１発光層３０８と同一の発光波長を有する第２発光層３１２、上側第１導電型半導体層としてのｎ型半導体層３１４および上側電極３１６を順次具え、支持基板３０２の下面側に設けられる下側電極３１８と、上側第１導電型半導体層３１４および第２発光層３１２を貫通する凹部３２０に設けられ、第２導電型半導体層３１０と電気的に接続する基準電極３２２と、を有する。この素子３００は、第１および第２発光層３０８，３１２を含むエピタキシャル膜を成長させた仮基板と支持基板３０２とを接合して形成したウェーハ貼り合わせ型の素子であり、支持基板側コンタクト金属層３３０を介して形成された支持基板側接合金属層３３２と、発光層側接合金属層３２８との間で接合され、仮基板は接合後に除去または分離される。
【００７４】
この素子３００の実装例として、基準電極３２２は正極（＋）端子へ、上側電極３１６および下側電極３１８は負極（−）端子へ接続される。すると、基準電極３２２から第１発光層３０８を介して中間電極３０４、支持基板３０２さらには下側電極３１８へと電流が流れる第１回路と、基準電極３２２から第２発光層３１２を介して上側電極３１６へと電流が流れる第２回路との２つの並列回路が形成される。
【００７５】
ここで素子３００では、図３（Ｂ）に示すとおり、素子の上面から見て上側電極３１６と中間電極３０４とが重複しており、電極中心が一致する。そのため、中間電極３０４、上側電極３１６および基準電極３２２を支持基板２０２の上面と平行な仮想面上に投影したとき、基準電極３２２と中間電極３０４との距離および基準電極３２２と上側電極３１６との距離が等しくなっている。ここで、この電極間の距離は、本実施形態のように円形電極同士の場合、各電極の中心間距離を意味し、円形でない場合には各電極の外接円の中心間距離を意味する。本実施形態の素子３００は、中間電極３０４および上側電極３１６を支持基板２０２の上面と平行な仮想面上に投影したとき、上側電極３１６と中間電極３０４の投影位置が少なくとも一部重複しているため、第１および第２回路における基準電極３２２からそれぞれ中間電極３０４および上側電極３１６までの電流の経路での抵抗成分をより近づけることができる。そのため、第１発光層３０８および第２発光層３１２により均等に電流が流れ、発光素子３００の特性を飛躍的に向上させることができる。第１および第２回路の抵抗成分をより近づける観点からは、本実施形態のように、中間電極３０４と上側電極３１６との素子垂直方向の投影位置が等しいことがより好ましい。ここで、「投影位置が等しい」とは、電極が円形や矩形などの場合には２つの電極の外接円の中心が一致していることを意味する。
【００７６】
第１発光層３０８および第２発光層３１２の厚さは等しいことが好ましい。これにより、第１および第２回路における各発光層での抵抗成分を等しくすることができ、第１および第２回路における抵抗成分をより近づけることができる。
【００７７】
下側第１導電型半導体層であるｎ型半導体層３０６および上側第１導電型半導体層であるｎ型半導体層３１４の厚さおよび／または組成を等しくすることは、第１および第２回路における抵抗成分をより近づけることができるため、好ましい。
【００７８】
また、素子３００は、第２導電型半導体層であるｐ型半導体層３１０の中間にコンタクト層３２４を具え、ｐ型半導体層３１０がコンタクト層３２４を基準に上側層３１０ａと下側層３１０ｂとに分割され、基準電極３２２がコンタクト層３２４上に配置されている。このとき、上側層３１０ａおよび下側層３１０ｂの厚さを等しくすることにより、第１および第２回路における抵抗成分をさらに近づけることができるため、好ましい。
【００７９】
素子３００の各構成部位の好適な材料、厚さ等は実施形態１と同様である。また、素子３００の製造方法の一例は、途中工程のパターン形状を適宜変更する以外は実施形態２と同様なので省略する。
【００８０】
（実施形態４：半導体発光素子４００）
本発明の他の実施形態である半導体発光素子４００は、図４（Ａ）に示すとおり、支持基板４０２の上面側に、中間電極（発光層側コンタクト金属層）４０４、下側第１導電型半導体層としてのｎ型半導体層４０６、第１発光層４０８、第２導電型半導体層としてのｐ型半導体層４１０、第１発光層４０８と同一の発光波長を有する第２発光層４１２、上側第１導電型半導体層としてのｎ型半導体層４１４および上側電極４１６を順次具え、支持基板４０２の下面側に設けられる下側電極４１８と、上側第１導電型半導体層４１４および第２発光層４１２を貫通する凹部４２０に設けられ、第２導電型半導体層４１０と電気的に接続する基準電極４２２と、を有する。この素子４００は、第１および第２発光層４０８，４１２を含むエピタキシャル膜を成長させた仮基板と支持基板４０２とを接合して形成したウェーハ貼り合わせ型の素子であり、支持基板側コンタクト金属層４３０を介して形成された支持基板側接合金属層４３２と、発光層側接合金属層４２８との間で接合され、仮基板は接合後に除去または分離される。
【００８１】
この素子４００の実装例として、基準電極４２２は正極（＋）端子へ、上側電極４１６および下側電極４１８は負極（−）端子へ接続される。すると、基準電極４２２から第１発光層４０８を介して中間電極４０４、支持基板４０２さらには下側電極４１８へと電流が流れる第１回路と、基準電極４２２から第２発光層４１２を介して上側電極４１６へと電流が流れる第２回路との２つの並列回路が形成される。
【００８２】
ここで素子４００は、凹部４２０および基準電極４２２を素子中央部分に設け、上側電極４１６は基準電極４２２を取り囲むように線状に矩形に配置した。また、上側電極４１６の一部にパッド電極４１７を形成した。さらに、中央電極４０４は、図４（Ｂ）に破線で示すように、上面から見て基準電極を中心として均等に分散させて複数配置した。
【００８３】
この素子４００では、上側電極４１６の面積と中間電極４０４の面積が等しくなっており、実施形態２と同様、第１および第２回路における各電極部分での抵抗成分をより近づけることができる。そのため、第１発光層４０８および第２発光層４１２により均等に電流が流れ、発光素子４００の特性を飛躍的に向上させることができる。なお、中間電極４０４の面積は、複数の中間電極の面積の総和であり、図４（Ｂ）には一部のみ図示しており他は省略されているため、実際は上側電極４１６と同じ面積分存在する。
【００８４】
第１発光層４０８および第２発光層４１２の厚さは等しいことが好ましい。これにより、第１および第２回路における各発光層での抵抗成分を等しくすることができ、第１および第２回路における抵抗成分をより近づけることができる。
【００８５】
下側第１導電型半導体層であるｎ型半導体層４０６および上側第１導電型半導体層であるｎ型半導体層４１４の厚さおよび／または組成を等しくすることは、第１および第２回路における抵抗成分をより近づけることができるため、好ましい。
【００８６】
また、素子４００は、第２導電型半導体層であるｐ型半導体層４１０の中間にコンタクト層４２４を具え、ｐ型半導体層４１０がコンタクト層４２４を基準に上側層４１０ａと下側層４１０ｂとに分割され、基準電極４２２がコンタクト層４２４上に配置されている。このとき、上側層４１０ａおよび下側層４１０ｂの厚さを等しくすることにより、第１および第２回路における抵抗成分をさらに近づけることができるため、好ましい。
【００８７】
素子４００の各構成部位の好適な材料、厚さ等は実施形態１と同様である。また、素子４００の製造方法の一例は、途中工程のパターン形状を適宜変更する以外は実施形態２と同様なので省略する。上側電極４１６は、以下のように形成できる。まずフォトレジストで電極４１６形成部分以外を保護するパターンを形成し、抵抗加熱法によりＡｕＧｅ／Ｎｉ／Ａｕ（厚さ：８００ｎｍ）形成し、アセトン・ジメチルスルホキシド中に浸漬し、レジストを膨潤させてレジスト上の金属をレジストとともに除去して後に４００〜４５０℃での熱処理により合金化を行い、電極４１６を形成する。次に、パッド電極４１７は以下のように形成できる。まず、フォトレジストで電極４１７形成部分以外を保護するパターンを形成し、さらにＴｉ／Ａｕ（厚さ：１００ｎｍ／１μｍ）を形成し、アセトン・ジメチルスルホキシド中に浸漬し、レジストを膨潤させてレジスト上の金属をレジストとともに除去し、電極４１７を形成する。
【００８８】
（実施形態５：半導体発光素子５００）
本発明の他の実施形態である半導体発光素子５００は、図５（Ａ）に示すとおり、支持基板５０２の上面側に、中間電極（発光層側コンタクト金属層）５０４、下側第１導電型半導体層としてのｎ型半導体層５０６、第１発光層５０８、第２導電型半導体層としてのｐ型半導体層５１０、第１発光層５０８と同一の発光波長を有する第２発光層５１２、上側第１導電型半導体層としてのｎ型半導体層５１４および上側電極５１６を順次具え、支持基板５０２の下面側に設けられる下側電極５１８と、上側第１導電型半導体層５１４および第２発光層５１２を貫通する凹部５２０に設けられ、第２導電型半導体層５１０と電気的に接続する基準電極５２２と、を有する。この素子５００は、第１および第２発光層５０８，５１２を含むエピタキシャル膜を成長させた仮基板と支持基板５０２とを接合して形成したウェーハ貼り合わせ型の素子であり、支持基板側コンタクト金属層５３０を介して形成された支持基板側接合金属層５３２と、発光層側接合金属層５２８との間で接合され、仮基板は接合後に除去または分離される。
【００８９】
この素子５００の実装例として、基準電極５２２は正極（＋）端子へ、上側電極５１６および下側電極５１８は負極（−）端子へ接続される。すると、基準電極５２２から第１発光層５０８を介して中間電極５０４、支持基板５０２さらには下側電極５１８へと電流が流れる第１回路と、基準電極５２２から第２発光層５１２を介して上側電極５１６へと電流が流れる第２回路との２つの並列回路が形成される。
【００９０】
ここで素子５００は、実施形態４の素子４００に実施形態１の突起を有する絶縁膜５２６を付加した構成となっている。
【００９１】
すなわち、素子５００は、凹部５２０および基準電極５２２を素子中央部分に設け、上側電極５１６は基準電極５２２を取り囲むように矩形に配置した。また、上側電極５１６の一部にパッド電極５１７を形成した。さらに、中央電極５０４は、図５（Ｂ）に破線で示すように、上面から見て基準電極を中心として均等に分散させて複数配置した。そして、上側電極５１６の面積と中間電極５０４の面積が等しくなっており、実施形態２と同様、第１および第２回路における各電極部分での抵抗成分をより近づけることができる。
【００９２】
さらに、突起を有する絶縁膜５２６によって第１発光層５０８の一部が隔離されているため、第１発光層５０８および第２発光層５１２の有効面積が等しくなっている。そのため、第１および第２回路における各発光層での抵抗成分をより近づけることができる。
【００９３】
このような構成により、さらに半導体発光素子の特性を向上させることができる。
【００９４】
第１発光層５０８および第２発光層５１２の厚さは等しいことが好ましい。これにより、第１および第２回路における各発光層での抵抗成分を等しくすることができ、第１および第２回路における抵抗成分をより近づけることができる。
【００９５】
下側第１導電型半導体層であるｎ型半導体層５０６および上側第１導電型半導体層であるｎ型半導体層５１４の厚さおよび／または組成を等しくすることは、第１および第２回路における抵抗成分をより近づけることができるため、好ましい。
【００９６】
また、素子５００は、第２導電型半導体層であるｐ型半導体層５１０の中間にコンタクト層５２４を具え、ｐ型半導体層５１０がコンタクト層５２４を基準に上側層５１０ａと下側層５１０ｂとに分割され、基準電極５２２がコンタクト層５２４上に配置されている。このとき、上側層５１０ａおよび下側層５１０ｂの厚さを等しくすることにより、第１および第２回路における抵抗成分をさらに近づけることができるため、好ましい。
【００９７】
素子５００の各構成部位の好適な材料、厚さ等は実施形態１および４と同様である。また、素子５００の製造方法の一例は、実施形態１および４の説明から明らかなので省略する。
【００９８】
（実施形態６：半導体発光素子６００）
本発明の他の実施形態である半導体発光素子６００は、図６（Ａ）に示すとおり、支持基板６０２の上面側に、中間電極（発光層側コンタクト金属層）６０４、下側第１導電型半導体層としてのｎ型半導体層６０６、第１発光層６０８、第２導電型半導体層としてのｐ型半導体層６１０、第１発光層６０８と同一の発光波長を有する第２発光層６１２、上側第１導電型半導体層としてのｎ型半導体層６１４および上側電極６１６を順次具え、支持基板６０２の下面側に設けられる下側電極６１８と、上側第１導電型半導体層６１４および第２発光層６１２を貫通する凹部６２０に設けられ、第２導電型半導体層６１０と電気的に接続する基準電極６２２と、を有する。この素子６００は、第１および第２発光層６０８，６１２を含むエピタキシャル膜を成長させた仮基板と支持基板６０２とを接合して形成したウェーハ貼り合わせ型の素子であり、支持基板側コンタクト金属層６３０を介して形成された支持基板側接合金属層６３２と、発光層側接合金属層６２８との間で接合され、仮基板は接合後に除去または分離される。
【００９９】
この素子６００の実装例として、基準電極６２２は正極（＋）端子へ、下側電極６１８は負極（−）端子へ接続される。すると、基準電極６２２から第１発光層６０８を介して中間電極６０４、支持基板６０２さらには下側電極６１８へと電流が流れる第１回路と、基準電極６２２から第２発光層６１２を介して上側電極６１６を通って支持基板６０２さらには下側電極６１８へと電流が流れる第２回路との２つの並列回路が形成される。
【０１００】
ここで素子６００では、凹部６２０および基準電極６２２を素子中央部分に設けた。積層した半導体層６０６〜６１４の側面は絶縁膜でコーティングし、上側電極６１６は基準電極６２２を取り囲むように矩形に配置され、この絶縁コーティングの上から発光層側接合金属層６２８へ接続している。さらに、中央電極６０４は、素子の上面から見て上側電極６１６と同じ位置に矩形に配置される。よって、上側電極６１６および中間電極６０４の面積は等しい。そのため、第１および第２回路における各電極部分での抵抗成分をより近づけることができる。また、中間電極６０４、上側電極６１６および基準電極６２２を支持基板６０２の上面と平行な仮想面上に投影したとき、基準電極６２２と中間電極６０４との距離および基準電極６２２と上側電極６１６との距離が等しくもなっている。すなわち、上側電極６１６と中間電極６０４との素子垂直方向の投影位置が等しく、線状に矩形に設けられたこれらの電極の内側の中央部分に基準電極が位置している。そのため、第１および第２回路における基準電極６２２からそれぞれ中間電極６０４および上側電極６１６までの電流の経路での抵抗成分をより近づけることができる。
【０１０１】
そして、突起を有する絶縁膜６２６によって第１発光層６０８の一部が隔離されているため、第１発光層１０８および第２発光層１１２の有効面積は等しい。そのため、第１および第２回路における各発光層での抵抗成分をより近づけることができる。
【０１０２】
すなわち、素子６００は実施形態１〜３の特徴的構成を全て備えており、より顕著に半導体発光素子の特性を向上させることができる。
【０１０３】
第１発光層６０８および第２発光層６１２の厚さは等しいことが好ましい。これにより、第１および第２回路における各発光層での抵抗成分を等しくすることができ、第１および第２回路における抵抗成分をより近づけることができる。
【０１０４】
下側第１導電型半導体層であるｎ型半導体層６０６および上側第１導電型半導体層であるｎ型半導体層６１４の厚さおよび／または組成を等しくすることは、第１および第２回路における抵抗成分をより近づけることができるため、好ましい。
【０１０５】
また、素子６００は、第２導電型半導体層であるｐ型半導体層６１０の中間にコンタクト層６２４を具え、ｐ型半導体層６１０がコンタクト層６２４を基準に上側層６１０ａと下側層６１０ｂとに分割され、基準電極６２２がコンタクト層６２４上に配置されている。このとき、上側層６１０ａおよび下側層６１０ｂの厚さを等しくすることにより、第１および第２回路における抵抗成分をさらに近づけることができるため、好ましい。
【０１０６】
素子６００の各構成部位の好適な材料、厚さ等は実施形態１および４と同様である。
【０１０７】
本実施形態は、中間電極６０４および上側電極６１６がともに支持基板６０２に電気的に接続されている。具体的には、中間電極６０４のみならず上側電極６１６も発光層側接合金属層６２８と接触している。そのため、第２発光層６１２を含む第２回路の電流も、半導体層の側面を通り、発光層側接合金属層６２８〜支持基板６０２を経由して下側電極６１８から取り出す。このように、第１回路および第２回路ともに支持基板６０２を経由して電流を取り出すため、両回路の抵抗差は、上側電極６１６が半導体層の側面を通るときの距離分だけであり、上側電極６１６は高い導電性を有しているためその差は無視できる。よって、本実施形態では、第１回路および第２回路の抵抗成分をより近づけることができる。本実施形態のように支持基板６０２の下面側に下側電極６１８を設ける構成の場合、支持基板６０２は半導体層に比べて非常に厚く、たとえ導電性を有していても電極に比べると抵抗が比較的高い場合があるため、この構成が特に有効である。
【０１０８】
さらに本実施形態は、素子５００に比べて実装時の上側電極への接続の手間が省略されている。
【０１０９】
素子６００の製造方法の一例について、実施形態１と異なる部分のみ抜き出して以下に説明する。素子６００の製造工程では、実施形態１の仮基板除去工程（Ｓ７）と上側電極形成工程（Ｓ８）との間に、半導体層の側面の露出工程と絶縁膜形成工程を行う。露出工程では、フォトレジストで所定のパターンを形成後、メサエッチングにより半導体層６０６〜６１４の側面を露出する。絶縁膜形成工程では、プラズマＣＶＤ法またはスパッタ法などにより絶縁膜を成膜し、フォトレジストで所定パターンを形成後、絶縁膜の一部を除去する。他の工程は実施形態１と同様である。
【０１１０】
上述したところはいずれも代表的な実施形態の例を示したものであって、本発明はこれらの実施形態に限定されるものではない。また、以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
【０１１１】
また、以下の実施例では、第１回路および第２回路の２つの並列回路に同時に電流を流した場合で評価しているが、第１回路および第２回路に別々に電流を流すことで、第１回路の特性（順方向電圧、波長等）と、第２回路の特性（順方向電圧、波長等）とを別々に評価して対比することにより、本発明の素子の検査をすることもできる。
【実施例】
【０１１２】
図１〜６に示す各実施形態の半導体発光素子を試作し、性能を評価したので、以下で説明する。
【０１１３】
（実施例１）
実施形態１で説明した方法で本発明に従う半導体発光素子１００を作製した。まず、ｎ型ＧａＡｓ基板（厚さ：３５０μｍ）上に、抵抗加熱蒸着法により支持基板側コンタクト金属層としてＡｕＧｅ／Ｎｉ／Ａｕ（厚さ：８００ｎｍ）を形成し、窒素雰囲気下４００〜４５０℃で加熱して合金化処理を行った。その後、この金属層上に、抵抗加熱蒸着法により支持基板側接合金属層としてＴｉ／Ａｕ（厚さ：１００ｎｍ／１μｍ）を形成した。
【０１１４】
次に、仮基板としてのｎ型ＧａＡｓ基板上に、ＭＯＣＶＤ法により、上側ｎ型半導体層（Ａｌ０．３Ｇａ０．７Ａｓ、厚さ：５μｍ、ドーパント：Ｔｅ）、第２発光層（ＧａＡｓ井戸構造／Ａｌ０．２Ｇａ０．８Ａｓバリア、厚さ：８ｎｍ／６ｎｍ）、ｐ型半導体層（上側層、Ａｌ０．２Ｇａ０．８Ａｓ、厚さ：３μｍ、ドーパント：Ｃ）、ｐ型コンタクト層（Ａｌ０．５Ｇａ０．５Ａｓ、厚さ：２００ｎｍ、ドーパント：Ｚｎ）、ｐ型半導体層（下側層、Ａｌ０．２Ｇａ０．８Ａｓ、厚さ：３μｍ、ドーパント：Ｃ）、第１発光層（ＧａＡｓ井戸構造／Ａｌ０．２Ｇａ０．８Ａｓバリア、厚さ：８ｎｍ／６ｎｍ）、下側ｎ型半導体層（Ａｌ０．３Ｇａ０．７Ａｓ、厚さ：５μｍ、ドーパント：Ｔｅ）を順次エピタキシャル成長させた。第１発光層および第２発光層の組成と膜厚は等しく、第１発光層および第２発光層からの発光ピーク波長は８５０ｎｍであった。ｐ型コンタクト層を中心として上側と下側とで、ｐ型半導体層、発光層、ｎ型半導体層はいずれも組成、膜厚が等しく対称となるように設計されている。
【０１１５】
次に、下側ｎ型半導体層上に、フォトレジスト（東京応化工業株式会社製、ＯＦＰＲ８００、以下同）で所定パターンを形成し、その後、エッチングにより第１発光層まで貫通する溝を形成した。エッチング液は、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：２０（体積比）とした。レジスト除去後、プラズマＣＶＤ法により絶縁膜としてＳｉＮを成膜し、フォトレジストで溝を外周とした円形のパターンを形成し、その後ＢＨＦ溶液によるエッチングにより円形部分以外の絶縁膜を除去し、突起を含む絶縁膜を形成した。
【０１１６】
次に、下側ｎ型半導体層上に、抵抗加熱蒸着法により、中間電極としてＡｕＧｅ／Ｎｉ／Ａｕ（厚さ：８００ｎｍ）を形成し、さらに発光層側接合金属層としてＴｉ／Ａｕ（厚さ：１００ｎｍ／１μｍ）を形成した。その後、発光層側接合金属層と支持基板側接合金属層とを接着させ、４００℃で６０分間加熱圧着することにより、仮基板と支持基板とを接合した。その後、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝８：１００：１００（体積比）のエッチング液により仮基板を除去した。
【０１１７】
次に、上側半導体層上に、抵抗加熱蒸着法により、ＡｕＧｅ／Ｎｉ／Ａｕ（厚さ：８００ｎｍ）、さらにＴｉ／Ａｕ（厚さ：１００ｎｍ／１μｍ）を形成し、フォトレジストによりパターンを形成後、ヨウ素系エッチャントのＨＦ水溶液によりエッチングし、レジストを剥離することにより上側電極を形成した。さらに、フォトレジストにより凹部となる箇所以外の保護パターンを形成後、ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝８：１００：１００（体積比）のエッチング液により凹部を形成した。この際、ｐ型コンタクト層をエッチングストップ層とした。次に、凹部に基準電極の形成を行った。具体的には、フォトレジストで電極形成部分以外を保護するパターンを形成し、電子ビーム蒸着法によりＡｕＺｎ（厚さ：３００ｎｍ）、さらにＴｉ／Ａｕ（厚さ：１００ｎｍ／１μｍ）を形成し、アセトン・ジメチルスルホキシド中に浸漬し、レジストを膨潤させてレジスト上の金属をレジストとともに除去し、基準電極を形成した。
【０１１８】
次に、支持基板の裏面上に、抵抗加熱蒸着法により、下側電極としてＡｕＧｅ／Ｎｉ／Ａｕ（厚さ：８００ｎｍ）を形成し、窒素雰囲気下４００〜４５０℃で加熱して合金化処理を行った。最後に、ダイシングを行い、半導体発光素子１００を用いたＬＥＤ素子を作製した。このようにして作製されたＬＥＤ素子の寸法は以下のとおりである。
図１（Ｂ）のチップサイズ：３２０μｍ四方
上側電極サイズｒ（ｎ）：９０μｍ
基準電極サイズｒ（ｐ）：８０μｍ
凹部の開口直径：１００μｍ
凹部により第２発光層が除去された部分の直径：９０μｍ
絶縁膜による溝形成外周の直径：９０μｍ
よって、第１発光層および第２発光層の有効面積は等しい。
【０１１９】
（実施例２）
実施形態２で説明した方法で本発明に従う半導体発光素子２００を作製した。実施例１と異なる工程のみ説明する。この実施例では溝形成工程を行わず、その後、下側ｎ型半導体層上に、プラズマＣＶＤ法により絶縁膜としてＳｉＮを成膜し、フォトレジストで直径ｒ（ｎ２）の円形凹部を有するパターンを形成し、その後ヨウ素系エッチャントによるエッチングにより円形部分の絶縁膜を除去し、絶縁膜を形成した。他の工程は実施例１と同様である。このようにして作製されたＬＥＤ素子の寸法は以下のとおりである。
図２（Ｂ）のチップサイズ：３２０μｍ四方
上側電極サイズｒ（ｎ１）：９０μｍ
中間電極サイズｒ（ｎ２）：９０μｍ
よって、上側電極および中間電極の面積は等しい。
基準電極サイズｒ（ｐ）：８０μｍ
凹部の開口直径：１００μｍ
Ｌ１＝Ｌ２＝１８０μｍ
よって、上側電極および中間電極の基準電極からの距離は等しい。
【０１２０】
（実施例３）
実施形態３で説明した方法で本発明に従う半導体発光素子３００を作製した。すなわち、個別の製造工程は実施例２と同様であり、このようにして作成されたＬＥＤ素子の寸法は以下のとおりである。
図３（Ｂ）のチップサイズ：３２０μｍ四方
上側電極サイズｒ（ｎ１）：９０μｍ
中間電極サイズｒ（ｎ２）：３０μｍ
基準電極サイズｒ（ｐ）：８０μｍ
凹部の開口直径：１００μｍ
素子上面から見て上側電極および中間電極の電極中心が一致しているため、図３（Ｂ）における両電極の基準電極からの距離および垂直方向に投影したときの位置は等しい。
【０１２１】
（実施例４）
実施形態４で説明した方法で本発明に従う半導体発光素子４００を作製した。途中工程のパターン形状を変更した以外は実施例２と同様の工程により作製した。なお、上側電極４１６、パッド電極４１７については、既述のとおりに形成した。
このようにして作成されたＬＥＤ素子の寸法は以下のとおりである。
図４（Ｂ）のチップサイズ：３２０μｍ四方
上側パッド電極サイズｒ（ｎ１）：９０μｍ
基準電極サイズｒ（ｐ）：８０μｍ
凹部の開口直径：１００μｍ
矩形の上側電極の面積＝複数の中間電極の面積の総和＝４８００μｍ２
よって、上側電極および中間電極の面積は等しい。
【０１２２】
（実施例５）
実施形態５で説明した方法で本発明に従う半導体発光素子５００を作製した。すなわち、個別の製造工程は実施例１および実施例４と同様であり、このように作成されたＬＥＤ素子の寸法は以下のとおりである。
図５（Ｂ）のチップサイズ：３２０μｍ四方
上側パッド電極サイズｒ（ｎ１）：９０μｍ
基準電極サイズｒ（ｐ）：８０μｍ
凹部の開口直径：１００μｍ
凹部により第２発光層が除去された部分の直径：９０μｍ
絶縁膜による溝形成外周の直径：９０μｍ
よって、第１発光層および第２発光層の有効面積は等しい。
矩形の上側電極の面積＝複数の中間電極の面積の総和＝４８００μｍ２
よって、上側電極および中間電極の面積は等しい。
【０１２３】
（実施例６）
実施形態６で説明した方法で本発明に従う半導体発光素子６００を作製した。実施例１と異なる工程のみ説明する。この実施例では仮基板除去工程と上側電極形成工程との間に、半導体層の側面の露出工程と絶縁膜形成工程を行う。露出工程では、フォトレジストで所定のパターンを形成後、Ｈ３ＰＯ４：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：４（体積比）のエッチング液によりメサエッチングを行い、半導体層の側面を露出させた。絶縁膜形成工程では、プラズマＣＶＤ法により絶縁膜としてＳｉＮを成膜し、フォトレジストで所定パターンを形成後、ＢＨＦ溶液によるエッチングにより絶縁膜の一部を除去した。他の工程は実施例１と同様である。このようにして作製されたＬＥＤ素子の寸法は以下のとおりである。
図６（Ｂ）のチップサイズ：３２０μｍ四方
基準電極サイズｒ（ｐ）：８０μｍ
凹部の開口直径：１００μｍ
凹部により第２発光層が除去された部分の直径：９０μｍ
絶縁膜による溝形成外周の直径：９０μｍ
よって、第１発光層および第２発光層の有効面積は等しい。また、上側電極および中間電極の有効領域（上側ｎ型半導体層および下側ｎ型半導体層とそれぞれ接する領域）は上面から見て完全に重複しているため、両電極の面積は等しく、基準電極からの距離および垂直方向に投影したときの位置も等しい。さらに、上側電極が絶縁膜を介して半導体層の側面を通って支持基板へ接続しているため、第１回路および第２回路はともに支持基板を介して電流を取り出す。そのため、実施例６では、第１回路および第２回路における抵抗がそれぞれ等しく、等価の並列回路ができた。
【０１２４】
（比較例１）
実施例１において、溝形成工程およびその後の絶縁膜形成工程を行わなかった以外は同様の工程によって、図７に示す半導体発光素子７００を作製した。この素子７００は、図７（Ａ）に示すとおり、支持基板７０２の上面側に、中間電極（発光層側コンタクト金属層）７０４、下側第１導電型半導体層としてのｎ型半導体層７０６、第１発光層７０８、第２導電型半導体層としてのｐ型半導体層７１０、第１発光層７０８と同一の発光波長を有する第２発光７１２、上側第１導電型半導体層としてのｎ型半導体層７１４および上側電極７１６を順次具え、支持基板７０２の下面側に設けられる下側電極７１８と、上側第１導電型半導体層７１４および第２発光層７１２を貫通する凹部７２０に設けられ、第２導電型半導体層７１０と電気的に接続する基準電極７２２と、を有する。支持基板側コンタクト金属層７３０を介して形成された支持基板側接合金属層７３２と、発光層側接合金属層７２８との間で接合される。ｐ型半導体層７１０の中間にコンタクト層７２４を具え、ｐ型半導体層７１０がコンタクト層７２４を基準に上側層７１０ａと下側層７１０ｂとに分割され、基準電極７２２がコンタクト層７２４上に配置されている。
【０１２５】
このようにして作製されたＬＥＤ素子の寸法は以下のとおりである。
図７（Ｂ）のチップサイズ：３２０μｍ四方
上側電極サイズｒ（ｎ）：９０μｍ
基準電極サイズｒ（ｐ）：８０μｍ
凹部の開口直径：１００μｍ
凹部により第２発光層が除去された部分の直径：９０μｍ
よって、第１発光層の有効面積は、第２発光層の有効面積よりも、第２発光層が除去された面積（第１発光層の有効面積の６％に相等）分大きい。また、中間電極の面積は１０２４００μｍ２であり、上側電極の面積よりも非常に大きい。
【０１２６】
（比較例２）
発光層を１層とした以外は比較例１と同様の半導体発光素子を作製した。すなわち、半導体層としては、ＭＯＣＶＤ法により、ｎ型半導体層（Ａｌ０．３Ｇａ０．７Ａｓ、厚さ：５μｍ、ドーパント：Ｔｅ）、発光層（ＧａＡｓ井戸構造／Ａｌ０．２Ｇａ０．８Ａｓバリア、厚さ：８ｎｍ／６ｎｍ）、ｐ型半導体層（Ａｌ０．２Ｇａ０．８Ａｓ、厚さ：３μｍ、ドーパント：Ｃ）を順次エピタキシャル成長させた。発光層からの発光ピーク波長は８５０ｎｍであった。また、発光層が１層であるため、凹部形成工程、基準電極形成工程は不要であった。ｐ型半導体層上の中央部分に上側電極（直径８０μｍ）を形成した。上側電極はｐ層と接触するため、ＡｕＺｎ（厚さ：５００ｎｍ）とした。
【０１２７】
（評価方法）
【０１２８】
得られた半導体発光素子に定電流電圧電源を用いて２０ｍＡの電流を流したときの順方向電圧Ｖｆおよび積分球による発光出力Ｐｏを測定した。光出力は全光束分光測定システム（Labshere社製SLMS-1021-S）を用いて測定した。また、それぞれの半導体発光素子に徐々に大きな電流を流し、光出力が最大（最大発光出力）となったときの電流値（最大電流値）を求めた。これらの結果を表１および図８に示す。
【０１２９】
【表１】
0005755510.tif 000002
【０１３０】
（評価結果）
表１に示すとおり、比較例２と比較例１とを比べると、発光層を１層から２層にしたことにより、最大電流値および順方向電圧は多少の向上するもの、発光出力はほぼ変わらず、発光層を２層にしたことにより得られると予想したほどの特性の向上を得ることができなかった。そして、図１および図３に示すとおり、比較例１と実施例１〜６とを比べると、第１発光層を含む電流回路と第２発光層を含む電流回路との抵抗成分をより近づけるように素子構造を工夫することにより、順方向電圧はほぼ維持したまま、最大電流値および最大発光出力を顕著に向上させることができた。
【産業上の利用可能性】
【０１３１】
本発明によれば、同一の発光ピーク波長をもつ２層の発光層を有する半導体発光素子において、第１発光層を含む電流回路と第２発光層を含む電流回路との抵抗成分をより近づけるように素子構造を工夫することにより、高い最大電流値および発光出力を低い順方向電圧で得ることが可能となった。
【符号の説明】
【０１３２】
１００〜６００  半導体発光素子
１０２  支持基板
１０４  中間電極
１０６  ｎ型半導体層（下側第１導電型半導体層）
１０８  第１発光層
１１０  ｐ型半導体層（第２導電型半導体層）
１１０ａ  上側層
１１０ｂ  下側層
１１２  第２発光層
１１４  ｎ型半導体層（上側第１導電型半導体層）
１１６  上側電極
１１８  下側電極
１２０  凹部
１２２  基準電極
１２４  コンタクト層
１２６  絶縁膜
【図１】
0005755510.tif 000003
【図２】
0005755510.tif 000004
【図３】
0005755510.tif 000005
【図４】
0005755510.tif 000006
【図５】
0005755510.tif 000007
【図６】
0005755510.tif 000008
【図７】
0005755510.tif 000009
【図８】
0005755510.tif 000010