(57)【特許請求の範囲】
【請求項１】
蓄電装置（１０）および電力変換回路（１４）間を開閉する開閉手段（ＳＭＲａ，ＳＭＲｂ，ＳＭＲｃ）と、
前記開閉手段を開閉操作する開閉操作手段（５０）と、
前記開閉手段および前記電力変換回路間に接続され、前記蓄電装置の端子電圧を検出する端子電圧検出手段（４０，４２，４４）と、
前記開閉操作手段によって前記開閉手段が閉操作されている状況下、前記端子電圧検出手段の検出値が所定範囲から外れることに基づき、前記開閉手段および前記端子電圧検出手段のいずれかに異常が生じた旨診断する異常診断手段（５０）と、
を備え、
前記開閉操作手段は、前記異常診断手段によっていずれかに異常が生じた旨診断される場合、前記開閉手段を開操作するフェールセーフ処理手段を備え、
前記開閉手段および電源（２０）を備えるループ回路を開閉する駆動制御用スイッチング素子（２４）、ならびに該駆動制御用スイッチング素子に並列接続される電位固定用抵抗体（２２）を備える通電回路と、
前記電位固定用抵抗体および前記開閉手段間の電位に基づき、前記開閉手段の異常の有無を診断する開閉診断手段（２８，３０，３２，３４，３６）と、
を備え、
前記開閉手段は、ノーマリーオープン式のものであり、
前記開閉操作手段は、前記駆動制御用スイッチング素子のオン・オフ操作によって前記開閉手段を開閉操作するものであり、
前記異常診断手段は、前記フェールセーフ処理手段によって前記開閉手段が開操作されることに伴う前記開閉診断手段による診断結果に基づき、前記開閉手段および前記端子電圧検出手段のいずれの異常であるかを識別する識別手段を備えることを特徴とする電源制御装置。
【請求項２】
前記識別手段による識別結果を記憶する記憶手段（５２）を備えることを特徴とする請求項１記載の電源制御装置。
【請求項３】
前記開閉操作手段、前記端子電圧検出手段および前記異常診断手段のそれぞれは、基板（６０）に形成されており、
前記開閉操作手段と前記開閉手段とを接続する電気経路、および前記端子電圧検出手段と前記蓄電装置とを接続する電気経路は、いずれも前記基板に対して外付けされた配線（Ｌｄ，Ｌｌ）を備えることを特徴とする請求項１または２記載の電源制御装置。
【請求項４】
前記蓄電装置は、電池セル（Ｃｉｊ：ｉ＝１〜ｎ，ｊ＝１〜ｍ）の直列接続体としての組電池であることを特徴とする請求項１〜３のいずれか１項に記載の電源制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、蓄電装置および電力変換回路間を開閉する開閉手段と、前記開閉手段を開閉操作する開閉操作手段と、前記開閉手段および前記電力変換回路間に接続され、前記蓄電装置の端子電圧を検出する端子電圧検出手段とを備える電源制御装置に関する。
【背景技術】
【０００２】
蓄電装置としては、たとえば下記特許文献１に見られるように、複数のキャパシタセルの直列接続体を備えるものも提案されている。ここでは、各キャパシタセルの電圧を検出する電圧検出線を備え、それら電圧検出線の断線を検出することも提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−１８０３９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、蓄電装置と電力変換回路とを接続するに際しては、蓄電装置と電力変換回路との間にリレーを設けることが周知である。また、蓄電装置が複数のセルの直列接続体であり、それら各セルの電圧を個別に検出する手段を備えるとしても、蓄電装置の両電極には、蓄電装置の端子電圧を検出するための配線が接続されることがある。こうした状況にあっては、リレーを駆動するための信号線や蓄電装置の端子電圧を検出するための配線についても、断線する可能性を無視できない。
【０００５】
本発明は、上記課題を解決する過程でなされたものであり、その目的は、蓄電装置および電力変換回路間を開閉する開閉手段と、前記開閉手段を開閉操作する開閉操作手段と、前記開閉手段および前記電力変換回路間に接続され、前記蓄電装置の端子電圧を検出する端子電圧検出手段とを備える新たな電源制御装置を提供することにある。
【課題を解決するための手段】
【０００６】
以下、上記課題を解決するための手段、およびその作用効果について記載する。
【０００７】
本発明は、蓄電装置（１０）および電力変換回路（１４）間を開閉する開閉手段（ＳＭＲａ，ＳＭＲｂ，ＳＭＲｃ）と、前記開閉手段を開閉操作する開閉操作手段（５０）と、前記開閉手段および前記電力変換回路間に接続され、前記蓄電装置の端子電圧を検出する端子電圧検出手段（４０，４２，４４）と、前記開閉操作手段によって前記開閉手段が閉操作されている状況下、前記端子電圧検出手段の検出値が所定範囲から外れることに基づき、前記開閉手段および前記端子電圧検出手段のいずれかに異常が生じた旨診断する異常診断手段（５０）と、を備えることを特徴とする。
【０００８】
開閉手段が閉操作されている場合、上記検出値は、蓄電装置の端子電圧となるため、過度に低い電圧や過度に高い電圧とはならないと考えられる。これに対し、開閉手段が開状態となる場合や、端子電圧検出手段の異常状態においては、検出値が過度に高い電圧や過度に低い電圧となり得る。
【０００９】
上記発明では、この点に鑑み、異常診断手段を構成した。
【００１０】
なお、本発明にかかる以下の代表的な実施形態に関する概念の拡張については、代表的な実施形態の後の「その他の実施形態」の欄に記載してある。
【図面の簡単な説明】
【００１１】
【図１】一実施形態にかかるシステム構成図。
【図２】同実施形態にかかるリレー駆動信号線の断線の有無を診断する機能を示す図。
【図３】同実施形態にかかるリレー駆動信号線および総電圧検出線の断線の有無の診断処理の手順を示す流れ図。
【発明を実施するための形態】
【００１２】
以下、本発明にかかる電源制御装置を住宅用の２次電池の監視装置に適用した一実施形態について、図面を参照しつつ説明する。
【００１３】
図１に示される高電圧バッテリ１０は、電池セルＣ１１〜Ｃｎｍの直列接続体としての組電池であり、正常時の開放端電圧がたとえば１００Ｖ以上となるものを想定している。また、本実施形態では、電池セルＣｉｊ（ｉ＝１〜ｎ，ｊ＝１〜ｍ）として、リチウムイオン２次電池を想定している。高電圧バッテリ１０は、住宅に配備され、住宅内での電力の需要と供給とに基づき、充放電が制御される２次電池である。なお、高電圧バッテリ１０は、接地箇所に対して絶縁されている。このため、高電圧バッテリ１０の負極電位は、接地電位とはならない。なお、こうした設定を、たとえば高電圧バッテリ１０の正極電位および負極電位の中央値を接地電位とするなどして実現してもよい。これは、高電圧バッテリ１０の正極および負極間に抵抗体またはコンデンサの直列接続体を備え、それら抵抗体（コンデンサ）同士の接続点を接地することで実現することができる。
【００１４】
高電圧バッテリ１０は、リレーＳＭＲａ，ＳＭＲｃを介して直流交流変換回路等を備える電力変換回路１４に接続されている。そして、たとえば住宅内の空調装置の稼動要求が生じることを条件に、高電圧バッテリ１０の直流電力を電力変換回路１４によって交流電力に変換して空調装置に供給する。
【００１５】
電力変換回路１４は、平滑コンデンサ１６を備えている。これに対応して、高電圧バッテリ１０と電力変換回路１４との間には、さらに、プリチャージ用抵抗体１２およびリレーＳＭＲｂが備えられている。これにより、平滑コンデンサ１６の充電電圧が低い状況下、高電圧バッテリ１０および電力変換回路１４間を接続する場合、リレーＳＭＲａを閉操作するに先立って、リレーＳＭＲｂを閉操作することで、高電圧バッテリ１０および電力変換回路１４間を高インピーダンスで接続することができる。そしてこれにより、高電圧バッテリ１０から平滑コンデンサ１６に突入電流が流れる事態を回避することができる。
【００１６】
本実施形態では、上記リレーＳＭＲａ，ＳＭＲｂ，ＳＭＲｃを、いずれも電磁形リレーとしている。また、本実施形態では、リレーＳＭＲａ，ＳＭＲｂ，ＳＭＲｃを、ノーマリーオープンタイプのものとしている。
【００１７】
上記高電圧バッテリ１０を構成する電池セルＣ１１〜Ｃｎｍは、隣接するｍ個ずつでモジュールを構成し、各モジュールを構成する電池セルＣｉ１〜Ｃｉｍが監視ユニットＵｉによる監視対象となる。監視ユニットＵｉは、監視対象とする電池セルＣｉ１〜Ｃｉｍの端子電圧（セル電圧Ｖｉｊ）を検出し、これをインターフェース１８を介して中央処理装置（ＣＰＵ５０）に出力する。ここで、ＣＰＵ５０は、接地を基準電位とするものである。そして、インターフェース１８は、フォトカプラ等、入力側および出力側間を絶縁しつつ信号を伝播させる絶縁通信手段を備えて構成されている。
【００１８】
ＣＰＵ５０は、監視ユニットＵｉによって検出されるセル電圧Ｖｉｊに基づき、高電圧バッテリ１０の状態を監視する処理を行なう。また、ＣＰＵ５０は、ドライブユニットＤＵａ，ＤＵｂ，ＤＵｃを介して、リレーＳＭＲａ，ＳＭＲｂ，ＳＭＲｃを開閉操作する処理を行なう。
【００１９】
本実施形態にかかるドライブユニットＤＵａ，ＤＵｂ，ＤＵｃにおいては、ドライブユニットＤＵａについて例示するように、リレーＳＭＲａのコイル２１と電源２０とを備えるループ経路が、ＮチャネルＭＯＳ電界効果トランジスタ（駆動制御用スイッチング素子２４）によって開閉される。駆動制御用スイッチング素子２４のゲートは、駆動回路２６を介してＣＰＵ５０によって操作される。ここで、駆動回路２６は、駆動制御用スイッチング素子２４のゲートに、これをオン状態とするための電圧を印加可能な回路である。これは、たとえば、駆動回路２６を、昇圧回路を備えて構成することで実現することができる。こうした構成によれば、ＣＰＵ５０からの出力信号Ｄｏｕｔが論理Ｌである場合、駆動制御用スイッチング素子２４がオフとなり、上記ループ経路が開状態となるため、リレーＳＭＲａが開状態となる。
【００２０】
ドライブユニットＤＵａ，ＤＵｂ，ＤＵｃは、ドライブユニットＤＵａについて例示するように、さらに、ドライブユニットＤＵａ（ＤＵｂ，ＤＵｃ）およびリレーＳＭＲａ（ＳＭＲｂ，ＳＭＲｃ）間を接続するリレー駆動信号線Ｌｌの断線の有無を診断する機能（開閉診断手段）を備える。これは、駆動制御用スイッチング素子２４に、電位固定用抵抗体２２を並列接続し、駆動制御用スイッチング素子２４のオフ操作指令時における駆動制御用スイッチング素子２４およびコイル２１間の電位Ｖｄを参照するものである。すなわち、この際の電位Ｖｄは、リレー駆動信号線Ｌｌが断線していないなら、電源２０、電位固定用抵抗体２２およびコイル２１を備えるループ経路が閉状態となるため、電位固定用抵抗体２２の電圧降下量が電源２０の電圧程度となり、電位Ｖｄは、接地電位となる。これに対し、リレー駆動信号線Ｌｌが断線しているなら、電位Ｖｄは、リレー駆動信号線Ｌｌによって電源２０の電位にプルアップされる。
【００２１】
具体的には、電源２８および接地間に、抵抗体３０およびＮチャネルＭＯＳ電界効果トランジスタ（スイッチング素子３２）の直列接続体と、抵抗体３４およびＮチャネルＭＯＳ電界効果トランジスタ（スイッチング素子３６）の直列接続体との並列接続体を備える。上記スイッチング素子３２のゲートは、駆動制御用スイッチング素子２４およびコイル２１間に接続され、スイッチング素子３６のゲートは、抵抗体３０およびスイッチング素子３２間に接続されている。そして、抵抗体３４およびスイッチング素子３６間の電位が入力信号ＤｉｎとしてＣＰＵ５０に入力される。この入力信号Ｄｉｎが、リレー駆動信号線Ｌｌの断線の有無の診断結果を示す信号である。図２に、通常動作時と、断線時とのそれぞれについて、出力信号Ｄｏｕｔと入力信号Ｄｉｎとの関係を示す。
【００２２】
図示されるように、通常動作時においては、出力信号Ｄｏｕｔが論理Ｈであるか論理Ｌであるかに応じて、入力信号Ｄｉｎは、論理Ｈまたは論理Ｌとなるものの、リレー駆動信号線Ｌｌの断線時においては、入力信号Ｄｉｎは常時論理Ｈとなる。このため、出力信号Ｄｏｕｔが論理Ｌであるときに入力信号Ｄｉｎが論理Ｈとなることをもって、リレー駆動信号線Ｌｌの断線である旨診断することができる。
【００２３】
上記ＣＰＵ５０は、リレーＳＭＲｂを用いた平滑コンデンサ１６のプリチャージ処理を行なうに際し、平滑コンデンサ１６の充電電圧の検出値を利用する。これは、リレーＳＭＲａ，ＳＭＲｂ，ＳＭＲｃおよび電力変換回路１４間の電圧を検出する手段を備えることで実現される。すなわち、リレーＳＭＲａ，ＳＭＲｂ，ＳＭＲｃおよび電力変換回路１４間には、総電圧検出線Ｌｄを介して、分圧用抵抗体４０，４２が接続されている。そして、分圧用抵抗体４０，４２によって分圧された電圧（総電圧Ｖｂ）は、アナログデジタル変換器４４によってデジタルデータに変換される。デジタルデータに変換された総電圧Ｖｂは、アイソレータ４６を介してＣＰＵ５０に出力される。ここで、アイソレータ４６は、入力側および出力側間を絶縁しつつ信号を伝播させる絶縁通信手段を備えて構成されている。
【００２４】
こうした構成によれば、ＣＰＵ５０は、リレーＳＭＲａ，ＳＭＲｂ，ＳＭＲｃが開状態とされている状況下、総電圧Ｖｂを平滑コンデンサ１６の充電電圧の検出値として、プリチャージ処理を行なうことができる。すなわち、リレーＳＭＲｂ，ＳＭＲｃを閉操作し、平滑コンデンサ１６の充電電圧と高電圧バッテリ１０の端子電圧との差が規定値以下となることで、リレーＳＭＲａを閉操作するとともにリレーＳＭＲｂを開操作する。なお、高電圧バッテリ１０の端子電圧は、監視ユニットＵｉによって検出されるセル電圧Ｖｉｊを加算することで算出される。
【００２５】
ＣＰＵ５０では、さらに、リレーＳＭＲａ，ＳＭＲｃが閉状態とされていることを条件に、セル電圧Ｖｉｊから把握される高電圧バッテリ１０の端子電圧と、総電圧Ｖｂから把握される高電圧バッテリ１０の端子電圧との比較に基づき、監視ユニットＵｉの異常の有無を診断する機能を有する。これはたとえば、セル電圧Ｖｉｊの加算演算によって算出される高電圧バッテリ１０の端子電圧と総電圧Ｖｂによって定まる高電圧バッテリ１０の端子電圧との差が大きい場合に、監視ユニットＵｉに異常がある旨診断することで実現することができる。
【００２６】
上記監視ユニットＵｉ、ドライブユニットＤＵａ，ＤＵｂ，ＤＵｃ、ＣＰＵ５０、分圧用抵抗体４０，４２、アナログデジタル変換器４４、アイソレータ４６等は、１つの基板６０に構成されている。そして、リレー駆動信号線Ｌｌや総電圧検出線Ｌｄは、基板６０内の部材と基板６０の外の部材とを接続する電気経路ともなっている。
【００２７】
上記ＣＰＵ５０は、リレー駆動信号線Ｌｌや総電圧検出線Ｌｄの断線の有無を診断する処理をも行なう。図３に、この処理の手順を示す。この処理は、たとえば所定周期で繰り返し実行される。
【００２８】
この一連の処理では、まずステップＳ１０において、リレーＳＭＲａ，ＳＭＲｃが閉状態であるか否かを判断する。この処理は、リレー駆動信号線Ｌｌや総電圧検出線Ｌｄの断線の有無の診断の実行条件が成立するか否かを判断するためのものである。そして、ステップＳ１０において肯定判断される場合、ステップＳ１２において、総電圧Ｖｂが規定電圧Ｖｔｈ以下であるか否かを判断する。この処理は、リレー駆動信号線Ｌｌや総電圧検出線Ｌｄに断線が生じているか否かを判断するためのものである。すなわち、総電圧検出線Ｌｄが断線する場合、分圧用抵抗体４０，４２によって分圧された総電圧Ｖｂがゼロとなる。また、リレー駆動信号線Ｌｌが断線するなら、電力変換回路１４が高電圧バッテリ１０の放電処理を行なっている場合には、平滑コンデンサ１６の充電エネルギが急速に減少し、その充電電圧もゼロに低下する。また、電力変換回路１４の動作停止中である場合には、平滑コンデンサ１６の充電エネルギが分圧用抵抗体４０，４２によって放電されることで、その充電電圧も徐々にゼロに低下する。
【００２９】
本実施形態では、規定電圧Ｖｔｈを、高電圧バッテリ１０の正常時の端子電圧としてとり得ない低電圧に設定する。これは、高電圧バッテリ１０の各電池セルＣｉｊに下限電圧が規定されている場合には、下限電圧を電池セルＣ１１〜Ｃｎｍの全てで加算した値よりも小さい値とすることで実現できる。ただし、規定電圧Ｖｔｈは、アナログデジタル変換器４４の検出精度よりも大きい値とすることが望ましい。
【００３０】
ステップＳ１２において肯定判断される場合、リレー駆動信号線Ｌｌまたは総電圧検出線Ｌｄに断線が生じたと考えられるため、ステップＳ１４に移行して、リレーＳＭＲａ，ＳＭＲｃを開状態とする。この処理は、高電圧バッテリ１０の充放電制御を禁止するフェールセーフ処理であるとともに、リレー駆動信号線Ｌｌと総電圧検出線Ｌｄとのいずれの断線かを識別するための前提となる処理でもある。
【００３１】
続くステップＳ１６においては、ＣＰＵ５０への上記入力信号Ｄｉｎが論理Ｈであるか否かを判断する。そして、論理Ｈである場合、ステップＳ１８においてリレー駆動信号線Ｌｌの断線であると判断する一方、論理Ｌである場合、ステップＳ２０において総電圧検出線Ｌｄの断線であると判断する。これは、先の図２に示したように、リレー駆動信号線Ｌｌの断線である場合、リレーＳＭＲａ，ＳＭＲｃの開状態時における入力信号Ｄｉｎが論理「Ｈ」となることに鑑みたものである。
【００３２】
ステップＳ１８，Ｓ２０の処理が完了する場合、ステップＳ２２において、その旨をユーザに通知する処理を行なうとともに、先の図１に示す不揮発性メモリ５２に診断結果を記憶する処理を行なう。ここで、診断結果とは、リレー駆動信号線Ｌｌの断線であるか、総電圧検出線Ｌｄの断線であるかの識別情報のことである。これにより、ユーザから連絡を受けたメンテナンス担当者が不揮発性メモリ５２にアクセスすることで、リレー駆動信号線Ｌｌの断線であるか、総電圧検出線Ｌｄの断線であるかを把握することができ、ひいてはリレー駆動信号線Ｌｌまたは総電圧検出線Ｌｄの取替えという簡易な処理によって修理を完了することが可能となる。
【００３３】
なお、上記不揮発性メモリとは、電気的書き換え可能な読み出し専用メモリ等、給電の有無にかかわらずデータを記憶保持する記憶手段のことである。
【００３４】
上記ステップＳ２２の処理が完了する場合や、ステップＳ１０，Ｓ１２において否定判断される場合には、この一連の処理を一旦終了する。
＜その他の実施形態＞
なお、上記実施形態は、以下のように変更して実施してもよい。
【００３５】
「開閉手段について」
リレーＳＭＲａ，ＳＭＲｂ，ＳＭＲｃとしては、電磁形リレーに限らない。たとえば、ＭＯＳ電界効果トランジスタによって構成される半導体リレーであってもよい。
【００３６】
ノーマリーオープン式のものに限らない。ノーマリークローズ式のものである場合であっても、閉操作されているときにおいて、たとえばリレー駆動信号線Ｌｌがバッテリとショートするなどすることで、意図せずして開状態となる事態も想定しうる。そしてこの場合には、先の図３のステップＳ１２において肯定判断されることで、リレー駆動信号線Ｌｌのショートまたは総電圧検出線Ｌｄの断線である旨診断することができる。
【００３７】
「端子電圧検出手段について」
高電圧バッテリ１０の端子電圧を分圧したアナログ信号をデジタル信号に変換するものに限らない。たとえば、高電圧バッテリ１０の端子電圧の絶対値を縮小変換する差動増幅回路を備え、差動増幅回路の出力電圧をデジタル信号に変換する手段であってもよい。この場合、差動増幅回路を構成するオペアンプの入力端子に接続される抵抗体の抵抗値を大きくすることで、絶縁の要求を満足することも可能であり、この場合には、アイソレータ４６を備えない構成も可能である。
【００３８】
「異常診断手段について」
たとえば、先の図３のステップＳ１２において肯定判断されたとき、総電圧Ｖｂの低下速度が大きい場合に総電圧検出線Ｌｄの断線と診断し、総電圧Ｖｂの低下速度が小さい場合にリレー駆動信号線Ｌｌの断線と診断してもよい。これは、リレー駆動信号線Ｌｌの断線時には、平滑コンデンサ１６の充電電荷の減少に伴って総電圧Ｖｂの検出値が低下するため、総電圧検出線Ｌｄの断線よりも低下速度が小さくなることに鑑みたものである。
【００３９】
ソフトウェア処理手段（ＣＰＵ５０）によって構成されるものに限らず、ハードウェア処理手段によって構成されるものであってもよい。
【００４０】
「所定範囲の設定について」
上記実施形態では、高電圧バッテリ１０の端子電圧が正常時にとり得ないと想定される低電圧（固定値）に規定電圧Ｖｔｈを設定したがこれに限らない。たとえば、高電圧バッテリ１０の充電率に応じて規定電圧Ｖｔｈを可変設定してもよい。
【００４１】
また、高電圧バッテリ１０の充電処理中に、リレー駆動信号線Ｌｌが断線することで、リレーＳＭＲａ，ＳＭＲｃが開状態となる場合には、総電圧Ｖｂの検出値は上昇する。このため、先の図３に示したステップＳ１２の処理において、総電圧Ｖｂが過度に高い電圧か否かを判断するための閾値電圧と比較する処理を併せ行ってもよい。この場合、総電圧Ｖｂが過度に高い場合には、リレー駆動信号線Ｌｌの断線と診断でき、総電圧Ｖｂが規定電圧Ｖｔｈ以下の場合には、総電圧検出線Ｌｄの断線と診断できる。
【００４２】
「診断実行期間について」
リレーＳＭＲａ，ＳＭＲｃが閉操作されている期間に限らない。たとえばリレーＳＭＲｂが閉操作されることで、プリチャージ処理がなされているときであってもよい。ただし、この場合、規定電圧Ｖｔｈは、プリチャージ処理の開始タイミングからの経過時間が長くなることで上昇させるようにすることが望ましい。また、これに代えて、プリチャージ処理の開始後所定時間経過後を診断実行開始タイミングとしてもよい。
【００４３】
「フェールセーフ処理手段について」
上記「異常診断手段について」の欄において記載したように、先の図３のステップＳ１２において肯定判断されたとき、総電圧Ｖｂの低下速度に基づき総電圧検出線Ｌｄの断線とリレー駆動信号線Ｌｌの断線とを識別するなら、総電圧検出線Ｌｄの断線時には、リレーＳＭＲａ，ＳＭＲｃを開操作しなくてもよい。ただし、この場合、監視ユニットＵｉの異常の有無を診断する機能がなくなるため、高電圧バッテリ１０の出力を正常時よりも制限することが望ましい。
【００４４】
「通電回路について」
先の図１に示したドライブユニットＤＵａ内の回路構成に限らない。たとえば、駆動制御用スイッチング素子２４がコイル２１と接地との間を開閉するものであるなら、電位固定用抵抗体２２を、駆動制御用スイッチング素子２４に並列接続することで、コイル２１および駆動制御用スイッチング素子２４間の電位をプルダウンするものとすればよい。
【００４５】
「開閉診断手段について」
コイル２１および駆動制御用スイッチング素子２４間の電位Ｖｄに基づき、異常の有無を診断する手段としては、スイッチング素子３２，３６等を備える手段に限らない。たとえば、コイル２１および駆動制御用スイッチング素子２４間の電位Ｖｄと所定電位とを比較するコンパレータを備えるものであってもよい。さらに、上記ＣＰＵ５０としてもよい。すなわち、コイル２１および駆動制御用スイッチング素子２４間の電位ＶｄをＣＰＵ内においてデジタルデータに変換し、その値に基づき、異常の有無を診断してもよい。
【００４６】
「識別手段について」
入力信号Ｄｉｎを用いてリレー駆動信号線Ｌｌの断線と総電圧検出線Ｌｄの断線との識別を行なう識別手段が必須でないことについては、「異常診断手段について」の欄に記載したとおりである。
【００４７】
「基板について」
端子電圧検出手段（アナログデジタル変換器４４）や、開閉操作手段（ＣＰＵ５０）、異常診断手段（ＣＰＵ５０）が形成される１つの基板６０を備えるものに限らない。たとえば、端子電圧検出手段（アナログデジタル変換器４４）と、異常診断手段（ＣＰＵ５０）および開閉操作手段（ＣＰＵ５０）とのそれぞれが形成される基板が各別の基板であってもよい。この場合であっても、識別手段を備えることで、異常箇所の取替え等が容易となることには変わりない。
【００４８】
「記憶手段について」
給電の有無にかかわらず、データを記憶保持するメモリ（不揮発性メモリ５２）に限らない。たとえば、ＣＰＵ５０等の起動の有無にかかわらず、給電状態が維持されるいわゆるバックアップＲＡＭ等であってもよい。
【００４９】
「蓄電装置について」
２次電池に限らず、たとえば燃料電池であってもよい。また、住宅内に配備されるものに限らず、たとえば車載蓄電池であってもよい。ただし、この場合、先の図３のステップＳ１２において肯定判断された直後にリレーＳＭＲａ，ＳＭＲｃを開操作するフェールセーフ処理に代えて、リンプホーム処理を可能とすることが望ましい。これは、たとえば車載主機としてエンジンとモータとを備えるハイブリッド車において、リレー駆動信号線Ｌｌの断線である場合にはエンジン走行を選択して且つ、総電圧検出線Ｌｄの断線である場合にはモータの出力制限をしつつモータ走行を選択する処理として実現することができる。
【符号の説明】
【００５０】
１０…高電圧バッテリ（蓄電装置の一実施形態）、ＳＭＲａ，ＳＭＲｂ，ＳＭＲｃ…リレー（開閉手段の一実施形態）。
【図１】
0005704084.tif 000002
【図２】
0005704084.tif 000003
【図３】
0005704084.tif 000004