(57)【特許請求の範囲】
【請求項１】
半導体基板の素子形成面上に第１の金属からなる第１電極が形成され、該第１電極上に前記第１の金属よりヤング率が大きい第２の金属からなる第２電極が形成された半導体装置において、
前記第２電極の外周部領域の厚さは４．５μｍ以上であり、該外周部領域以外の領域の厚さは０．７μｍ〜１．４μｍの厚さであることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
従来から、半導体基板の素子形成面上に、Ａｌ電極が形成された半導体チップにおいて、Ａｌ電極上にＮｉメッキ層を形成し、熱応力によるＡｌ電極破壊を防止するようにした技術が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−３４７３００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述の特許文献１に記載の構成では、Ｎｉメッキ層の内部応力により、半導体チップに反りが生じ易いという問題があった。
【０００５】
そこで、本発明は、熱サイクルに起因して発生する横方向の応力により半導体素子のＡｌ電極が破壊されることを防ぐとともに、Ｎｉ膜の内部応力による半導体基板の反りを低減する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明の一態様に係る半導体装置は、半導体基板の素子形成面上に第１の金属からなる第１電極が形成され、該第１電極上に前記第１の金属よりヤング率が大きい第２の金属からなる第２電極が形成された半導体装置において、
前記第２電極の外周部領域の厚さは４．５μｍ以上であり、該外周部領域以外の領域の厚さは０．７μｍ〜１．４μｍの厚さであることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、半導体素子の電極の破損を防止しつつ、半導体基板の反りを低減させることができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施例１に係る半導体装置の一例を示した概略構成図である。図１（Ａ）は、実施例１に係る半導体装置の平面構成の一例を示したレイアウト図である。図１（Ｂ）は、実施例１に係る半導体装置の図１のＡ−Ａ断面における構成図である。
【図２】実施例１に係る半導体装置の一例を示した断面構成拡大図である。
【図３】実施例１に係る半導体装置の製造工程の一例を示したフロー図である。
【図４】実施例１に係る半導体装置の製造方法のＮｉ電極製造工程前半における断面構成を示した図である。
【図５】実施例１に係る半導体装置の製造方法のＮｉ電極製造工程後半における断面構成を示した図である。
【図６】本発明の実施例２に係る半導体装置の製造方法の一例を示したフロー図である。
【図７】本発明の実施例３に係る半導体装置の製造方法の一例を示したフロー図である。
【図８】本発明の実施例４に係る半導体装置の一例を示した断面構成図である。
【図９】本発明の実施例５に係る半導体装置の一例を示した断面構成図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して、本発明を実施するための形態の説明を行う。
【実施例１】
【００１０】
図１は、本発明の実施例１に係る半導体装置の一例を示した概略構成図である。実施例１に係る半導体装置は、モールド型パッケージの半導体装置として構成されている。
【００１１】
図１（Ａ）は、実施例１に係る半導体装置の平面構成の一例を示したレイアウト図である。図１（Ａ）において、実施例１に係る半導体装置は、半導体素子の表面の中央領域にＡｌ（アルミニウム）電極２０が形成され、外周部は、チッ化膜４０で覆われた構成を有している。
【００１２】
図１（Ｂ）は、実施例１に係る半導体装置の図１のＡ−Ａ断面における断面構成を示した図である。図１（Ｂ）において、実施例１に係る半導体装置は、シリコン基板１０と、Ａｌ電極２０と、絶縁膜３０と、チッ化膜４０と、裏面電極５０と、Ｎｉ（ニッケル）電極６０と、はんだ７０と、金属部材８０とを備える。
【００１３】
シリコン基板１０の表面の中央寄りの領域にはＡｌ電極２０が形成され、外周部には絶縁膜３０が形成されている。また、絶縁膜３０の上面とＡｌ電極２０の側面を覆うように、チッ化膜４０が形成されている。また、シリコン基板１０の裏面には、裏面電極５０が形成されている。Ａｌ電極２０上には、上部電極６０が形成されている。上部電極６０は、Ｔｉ（チタン）膜６１と、Ｎｉ膜６２と、Ａｕ（金）膜６３とから構成される。上部電極６０の上には、はんだ７０が形成されている。また、はんだ７０の上には、金属部材８０が設けられている。
【００１４】
図１（Ｂ）において、シリコン基板１０は、本実施例に係る半導体装置の駆動部又は動作部となる半導体素子を形成するための半導体基板である。Ａｌ電極２０は、シリコン基板１０上に形成された半導体素子と外部との導通を図るための電極である。絶縁膜３０は、Ａｌ電極２０を絶縁するための膜であり、チッ化膜４０は、絶縁膜３０を保護するための保護膜である。裏面電極５０は、シリコン基板１０に形成された半導体素子とシリコン基板１０の裏面から導通を図るための電極であり、Ａｌ−Ｓｉ合金、Ｔｉ、Ｎｉ、Ａｕ等の種々の金属又はこれらの合金から構成されてよい。上部電極６０は、はんだ７０の拡散を防ぎつつ、Ａｌ電極２０とはんだ７０上の金属部材８０との導通を図るための電極である。Ｎｉ膜６２は、はんだ７０とＡｌ電極２０とを接合させる際の下地層として機能し、両者の接合を容易にする。Ｔｉ膜６１は、はんだ７０の拡散を防ぐバリア層として機能する膜である。Ａｕ膜６３は、Ｎｉ膜６２の表面が酸化することを防止し、はんだ７０とＮｉ膜６２との接合を容易にするため、やはり下地層的に機能する膜である。はんだ７０は、金属部材８０を上部電極６０上に接合するための接合手段である。金属部材８０は、半導体素子の表面側の電極を構成する部材であり、例えば、リードフレーム、Ｃｕ（銅）ターミナル等が用いられる。
【００１５】
図２は、実施例１に係る半導体装置の一例を示した断面構成拡大図である。図２の断面構成図は、図１（Ｂ）とほぼ同様であるが、上部電極６０がＮｉ電極６４に置き換わっている点で異なっている。実際には、図１（Ｂ）に示したように、Ｎｉ膜６２だけでなく、Ｔｉ膜６１やＡｕ膜６３も上部電極６０に含まれる場合が多いが、Ｔｉ膜６１及びＡｕ膜６３は、Ｎｉ膜６２に比較して極めて薄く、無視できる厚さであり、上部電極６０はＮｉ膜６２で構成されていると考えてよいので、図２においては、Ａｌ電極２０の上にＮｉ電極６４のみが形成されている断面構成を示している。
【００１６】
図２において、Ｎｉ電極６４は、チッ化膜側の外周領域６４ａが厚く、それ以外の中央側領域６４ｂは、外周領域６４ａの厚さよりも大幅に薄く構成されている。なお、Ｎｉ電極６４の外周領域６４ａの厚さをＡで表し、Ｎｉ電極６４の中央側領域６４ｂの厚さをＢで表すものとする。Ｎｉは、Ａｌよりもヤング率が３倍程度あり、Ａｌよりも遙かに弾性の高い金属である。よって、熱サイクルに起因して、はんだ７０が膨張収縮して変形した場合であっても、ヤング率の高いＮｉ膜から形成されたＮｉ電極６４の厚く構成された外周領域６４ａで熱応力を吸収し、Ａｌ電極２０の破壊を防止することができる。一方、あまりＮｉ電極６４の厚さが厚いと、シリコン基板１０が薄板化され、例えば１００μｍ程度の厚さに構成された場合には、Ｎｉ膜の内部応力から、シリコン基板１０に反りが生じてしまう。そこで、本実施例に係る半導体装置においては、Ｎｉ電極６４を、外周領域６４ａ以外の中央側領域６４ｂでは薄く構成することにより、シリコン基板１０の反りを低減させている。
【００１７】
このように、本実施例に係る半導体装置においては、Ｎｉ電極６４の外周領域６４ａを厚く構成し、それ以外の中央側領域６４ｂを薄く構成することにより、熱応力によるＡｌ電極２０の破損と、Ｎｉ膜の内部応力によるシリコン基板１０の反りの双方を低減させることができる。
【００１８】
なお、Ｎｉ電極６４の外周領域６４ａの幅及び厚さＡ、中央側領域６４ｂの厚さＢは、外周領域６４ａの厚さＡが中央側領域６４ｂの厚さＢより厚ければ、半導体素子の構成や材質により種々の設定とすることができるが、例えば、外周領域６４ａの幅を５００μｍ以下、厚さＡを４．５μｍ以上、中央側領域６４ｂの厚さＢを０．７μｍ〜１．４μｍとしてもよい。
【００１９】
図３は、本発明の実施例１に係る半導体装置の製造工程の一例を示したフロー図である。なお、今まで説明したのと同様の構成要素については、同一の参照番号を付してその説明を省略するものとする。
【００２０】
ステップ１００においては、シリコン基板１０に半導体素子の表面工程の加工を行い、Ａｌ電極２０等を形成する。
【００２１】
ステップ１１０においては、表面工程の加工後、シリコン基板１０の裏面を研磨し、シリコン基板１０を薄板化する。
【００２２】
ステップ１２０では、半導体素子の裏面工程の加工を行い、裏面電極５０を形成する。
【００２３】
ステップ１３０では、Ａｌ電極２０上に、膜厚ＢのＮｉ電極６４を積層して形成する。
【００２４】
図４は、実施例１に係る半導体装置の製造方法のステップ１３０のＮｉ電極製造工程前半における断面構成を示した図である。図４に示すように、Ａｌ電極２０上に、厚さＢの薄いＮｉ電極６４が形成される。なお、厚さＢは、例えば、０．７〜１．４μｍであってよい。
【００２５】
図３に戻る。ステップ１４０では、Ａｌ電極２０の上の外周部領域６４ａのみに、膜厚Ａの厚いＮｉ電極６４を形成する。
【００２６】
図５は、実施例１に係る半導体装置の製造方法のステップ１４０のＮｉ電極製造工程後半における断面構成を示した図である。図５に示すように、厚さＢで形成されたＮｉ電極６４の上の、外周領域６４ａのみに厚さＡ（Ｂ＜Ａ）のＮｉ電極６４が形成されている。これにより、外周領域６４ａのみが厚く、その他の中央側領域６４ｂは薄い形状のＮｉ電極６４が完成する。なお、厚さＡは、例えば４．５μｍ以上であってよく、外周領域６４ａの幅は、例えば５００μｍ以下であってよい。
【００２７】
図３に戻る。ステップ１５０では、Ｎｉ電極６４を、はんだ７０を使用し、金属部材８０と接合する。これにより、実施例１に係る半導体装置が完成する。
【００２８】
このように、実施例１に係る半導体装置の製造方法によれば、簡素な製造工程により、Ａｌ電極２０の破損とシリコン基板１０の反りの双方を防止できる半導体装置を製造することができる。
【実施例２】
【００２９】
図６は、本発明の実施例２に係る半導体装置の製造方法の一例を示したフロー図である。実施例２に係る半導体装置の製造方法では、製造工程は実施例１に係る半導体装置の製造方法と異なるが、製造して得られる半導体装置は、図１及び図２で説明した実施例１に係る半導体装置と同様である。
【００３０】
図６において、ステップ１００〜ステップ１２０は、図３に示した実施例１に係る半導体装置の製造方法と同様であるので、同一のステップ番号を付してその説明を省略する。
【００３１】
ステップ１２０で裏面電極５０を形成した後、ステップ１３１では、Ａｌ電極２０上の外周領域６４ａのみに膜厚Ａの厚いＮｉ電極６４が形成される。
【００３２】
ステップ１４１では、Ａｌ電極２０上の外周領域６４ａ以外の中央側領域６４ｂに、膜厚ＢのＮｉ電極６４を形成する。これにより、Ｎｉ電極６４が完成する。
【００３３】
ステップ１５０では、Ｎｉ電極６４が金属部材８０とはんだ接合されるが、このステップは実施例１に係る半導体装置の製造方法と同様である。
【００３４】
このように、Ｎｉ電極６４の外周領域６４ａと、その他の中央側領域６４ｂを、独立した工程で各々形成するようにしてもよい。
【実施例３】
【００３５】
図７は、本発明の実施例３に係る半導体装置の製造方法の一例を示したフロー図である。実施例３に係る半導体装置の製造方法においても、製造の結果得られる半導体装置は、図１（Ｂ）及び図２に示した実施例１に係る半導体装置と同様である。
【００３６】
図７において、ステップ１００〜ステップ１２０及びステップ１５０は、実施例１に係る半導体装置の製造方法と同様であるので、ステップ１３２とステップ１４２について説明する。
【００３７】
ステップ１２０で裏面電極５０を形成後、ステップ１３２においては、Ａｌ電極２０上に厚さＡのＮｉ電極を形成する。これにより、Ａｌ電極２０上の総ての領域に、Ｎｉ電極６４の外側領域６４ａと同じ厚さでＮｉ膜が形成される。
【００３８】
ステップ１４２では、外周領域６４ａ以外の中央側領域６４ｂのＮｉ電極６４の膜厚が厚さＢとなるように、Ｎｉ電極６４をエッチング加工する。エッチング加工は、ウェットエッチングでもよいし、ドライエッチングであってもよく、その加工方法は問わない。
【００３９】
このように、実施例３に係る半導体装置の製造方法によれば、エッチング加工を用いて、本実施例に係る半導体装置を製造することができる。
【００４０】
なお、実施例１〜実施例３において、２つの加工工程により、Ｎｉ電極６４を形成する例を挙げて説明したが、外側領域６４ａと中央側領域６４ｂで、成膜レートを変化させることにより、１工程でＮｉ電極６４を形成することも可能である。
【００４１】
このように、本実施例に係る半導体装置は、種々の製造方法により製造することができる。
【実施例４】
【００４２】
図８は、本発明の実施例４に係る半導体装置の一例を示した断面構成図である。実施例４に係る半導体装置は、Ｎｉ電極６５が、チッ化膜４０の上を覆う構成である点で、実施例１に係る半導体装置と異なっている。その他の構成要素については、図１（Ｂ）及び図２で説明した実施例１に係る半導体装置と同様であるので、同一の参照符号を付してその説明を省略する。
【００４３】
図８に示すように、実施例４に係る半導体装置においては、Ｎｉ電極６５の外側領域６５ａの一部が、チッ化膜４０の上を覆う構成となっている。そのため、Ｎｉ電極６５の外側領域６５ａの厚い部分は、チッ化膜４０を覆っている一部の領域の厚さが薄くなっている。しかしながら、Ａｌ電極２０よりもヤング率の高いＮｉ電極６５は、全体としては厚さＡを有し、十分に厚い領域を備えているので、熱応力の吸収には何ら問題は無い。また、中央側領域６４ｂは、実施例１に係る半導体装置と同様の構成をしているので、シリコン基板１０の反りを低減させることができる。
【００４４】
このように、Ｎｉ電極６５の形状は、厚さＡの厚い外側領域６５ａと、厚さＢ（Ｂ＜Ａ）の薄い中央側領域６５ｂを備えていれば、種々の形状とすることができる。
【実施例５】
【００４５】
図９は、本発明の実施例５に係る半導体装置の一例を示した断面構成図である。図９において、実施例５に係る半導体装置は、Ｎｉ電極６６が、Ａｌ電極２０を完全には覆っておらず、Ｎｉ電極６６とチッ化膜４０との間に隙間があり、隙間部分からＡｌ電極２０が露出している点で、実施例１及び実施例４に係る半導体装置とは異なっている。しかしながら、Ａｌ電極２０よりもヤング率の高いＮｉ電極６６の形状自体は、外周領域６６ａが厚さＡで厚く構成され、それ以外の中央側領域６６ｂが厚さＢで薄く構成されている点は、実施例１及び実施例４に係る半導体装置と同様である。また、Ｎｉ電極６６の上に形成されたはんだ７０、はんだ７０の上に形成された金属部材８０は、Ｎｉ電極６６の外側端面６６ｃと同じ端面を有している。
【００４６】
このように、Ｎｉ電極６６は、必ずしもＡｌ電極２０の表面を完全に覆わなくてもよい。はんだ７０は、Ｎｉ電極６６の外側端面６６ｃと共通する端面を有し、Ａｌ電極２０上には形成されていないので、はんだ７０の拡散はＡｌ電極２０に及ぶことが無く、Ｎｉ電極６６ははんだ７０の拡散防止という役割を適切に果たしているからである。また、Ｎｉ電極６６は、厚さＡの厚い外周領域６６ａと、厚さＢの薄い中央側領域６６ｂを有するので、横方向の熱応力を外周領域６６ａで吸収するとともに、中央側領域６６ｂではシリコン基板１０に与えるＮｉ電極６６の内部応力の影響を最小限とし、シリコン基板１０の反りを低減することができる。
【００４７】
なお、その他の構成要素は、実施例１に係る半導体装置と同様であるので、実施例１と同一の参照符号を付してその説明を省略する。
【００４８】
実施例５に係る半導体装置によれば、Ｎｉ電極６６がＡｌ電極２０の表面を完全に覆っていなくても、はんだ７０の拡散を防止するとともに、Ａｌ電極２０の破損を防止し、シリコン基板１０の反りを低減させることができる。
【００４９】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
【産業上の利用可能性】
【００５０】
本発明は、種々の半導体装置に利用することができ、例えば、モールド型パッケージの半導体装置に好適に利用することができる。
【符号の説明】
【００５１】
１０    シリコン基板
２０    Ａｌ電極
３０    絶縁膜
４０    チッ化膜
５０    裏面電極
６０    上部電極
６１    Ｔｉ膜
６２    Ｎｉ膜
６３    Ａｕ膜
６４、６５、６６    Ｎｉ電極
６４ａ、６５ａ、６６ａ    外周領域
６４ｂ、６５ｂ、６６ｂ    中央側領域
６６ｃ    外側端面
７０    はんだ
８０    金属部材
【図１】
0005720287.tif 000002
【図２】
0005720287.tif 000003
【図３】
0005720287.tif 000004
【図４】
0005720287.tif 000005
【図５】
0005720287.tif 000006
【図６】
0005720287.tif 000007
【図７】
0005720287.tif 000008
【図８】
0005720287.tif 000009
【図９】
0005720287.tif 000010