(57)【特許請求の範囲】
【請求項１】
入力される入力電源電圧を昇圧して直流電圧を出力する非絶縁型コンバータと、前記非絶縁型コンバータから出力される直流電圧を入力して負荷へ直流電圧を出力する絶縁型ブリッジコンバータとを備え、
前記絶縁型ブリッジコンバータは、
１次巻線及び２次巻線を備えるトランスと、
前記１次巻線に接続されていて、第１のスイッチ素子と第２のスイッチ素子とを含み、前記第１のスイッチ素子及び前記第２のスイッチ素子の切り替えにより、入力される直流電圧から交流電圧を発生させて前記１次巻線に印加する交流電圧発生回路と、
前記２次巻線に接続されていて、前記１次巻線との磁界結合により前記２次巻線に誘起される電圧を整流して負荷へ出力する整流回路と、
を有し、
前記非絶縁型コンバータは、
インダクタと、
キャパシタと、
前記インダクタへの通電を切り替える第３のスイッチ素子と、
を有し、
固定オンデューティ比、かつ、固定スイッチング周波数で、前記第１のスイッチ素子及び前記第２のスイッチ素子を、デッドタイムを挟んで交互にオン／オフ制御するスイッチング制御回路と、
前記第３のスイッチ素子をオン／オフ制御し、かつ、前記第３のスイッチ素子のオンデューティ比を制御して前記絶縁型ブリッジコンバータへの出力電圧を調整するＰＷＭ制御回路と、
を備え、
前記入力電源電圧が、定格動作時より大きく動作範囲の上限より小さな値で設定されるしきい値未満の場合、前記ＰＷＭ制御回路及び前記スイッチング制御回路は定格動作し、
前記入力電源電圧が前記しきい値以上の場合、前記ＰＷＭ制御回路は、前記第３のスイッチ素子のスイッチング制御を停止し、前記スイッチング制御回路は、前記第１のスイッチ素子及び前記第２のスイッチ素子のオンデューティ比又はスイッチング周波数の少なくとも何れか一方を制御する、
スイッチング電源装置。
【請求項２】
前記絶縁型ブリッジコンバータは共振コンバータである、請求項１に記載のスイッチング電源装置。
【請求項３】
前記交流電圧発生回路は、
共振用キャパシタ及び共振用インダクタを含む直列共振回路と、
前記１次巻線に並列に形成された励磁インダクタンスと、
を有し、
前記スイッチング制御回路は、
前記直列共振回路の共振周波数と一致するスイッチング周波数で、前記第１のスイッチ素子及び前記第２のスイッチ素子をオン／オフ制御する、
請求項２に記載のスイッチング電源装置。
【請求項４】
前記絶縁型ブリッジコンバータはフルブリッジコンバータである、請求項１に記載のスイッチング電源装置。
【請求項５】
前記絶縁型ブリッジコンバータはハーフブリッジコンバータである、請求項１から３の何れかに記載のスイッチング電源装置。
【請求項６】
前記スイッチング制御回路は、前記固定オンデューティ比をほぼ５０％として、前記第１のスイッチ素子及び前記第２のスイッチ素子をオン／オフ制御する、請求項１から５の何れかに記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンバータを二段構成としたスイッチング電源装置に関するものである。
【背景技術】
【０００２】
特許文献１には、電流入力形コンバータを前段に備え、直列共振型コンバータを後段に備えた構成のＤＣ−ＤＣコンバータが開示されている。前段の電流入力形コンバータは、出力電圧を検出して、後段の直列共振型コンバータへの入力電圧が一定になるよう制御する。後段の直列共振型コンバータは、入力電圧がそのまま負荷電圧となるように、固定周波数で動作する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭６４−４３０６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１において、前段の電流入力形コンバータは、その出力にキャパシタを有している。このキャパシタの充電電圧Ｖｃ、入力電圧Ｖｓとすると、後段のコンバータへの入力電圧Ｖｉとの関係はＶｉ＝Ｖｓ−Ｖｃの関係となる。この特許文献１において、瞬時停電を考慮した場合、前段の電流入力形コンバータによる電圧変換比を大きくする必要がある。
【０００５】
例えば、後段のコンバータの入力電圧Ｖｉを２００Ｖとした場合、瞬時停電時にはキャパシタの充電電圧Ｖｃを低下させることにより、入力電圧Ｖｓが２００Ｖに低下するまで動作可能となる。一方、定常時の入力電圧Ｖｓが３８０Ｖであるとすると、キャパシタの充電電圧Ｖｃは１８０Ｖとなるように電流入力形コンバータは電圧変換動作を行う必要がある。このように、特許文献１に記載のＤＣ−ＤＣコンバータでは、瞬時停電を考慮し、入力電圧範囲を大きくした場合、定常時での電圧変換比が大きく、非効率となる問題がある。
【０００６】
そこで、本発明の目的は、入力電圧範囲を大きく設定しても、定常時に高効率な電圧変換が可能となるスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係るスイッチング電源装置は、入力される入力電源電圧を昇圧して直流電圧を出力する非絶縁型コンバータと、前記非絶縁型コンバータから出力される直流電圧を入力して負荷へ直流電圧を出力する絶縁型ブリッジコンバータとを備え、前記絶縁型ブリッジコンバータは、１次巻線及び２次巻線を備えるトランスと、前記１次巻線に接続されていて、第１のスイッチ素子と第２のスイッチ素子とを含み、前記第１のスイッチ素子及び前記第２のスイッチ素子の切り替えにより、入力される直流電圧から交流電圧を発生させて前記１次巻線に印加する交流電圧発生回路と、前記２次巻線に接続されていて、前記１次巻線との磁界結合により前記２次巻線に誘起される電圧を整流して負荷へ出力する整流回路と、を有し、前記非絶縁型コンバータは、インダクタと、キャパシタと、前記インダクタへの通電を切り替える第３のスイッチ素子と、を有し、固定オンデューティ比、かつ、固定スイッチング周波数で、前記第１のスイッチ素子及び前記第２のスイッチ素子を、デッドタイムを挟んで交互にオン／オフ制御するスイッチング制御回路と、前記第３のスイッチ素子をオン／オフ制御し、かつ、前記第３のスイッチ素子のオンデューティ比を制御して前記絶縁型ブリッジコンバータへの出力電圧を調整するＰＷＭ制御回路とを備えることを特徴とする。
【０００８】
この構成では、前段の非絶縁型コンバータのオンデューティ比を制御して、出力電圧を調整するため、固定オンデューティ比及び固定スイッチング周波数での第１のスイッチ素子及び第２のスイッチ素子のスイッチング制御が可能となる。例えば、第１のスイッチ素子及び第２のスイッチ素子をほぼ５０％のオンデューティ比で交互にオン／オフ制御することで、第１のスイッチ素子及び第２のスイッチ素子を高効率に動作させることができ、電力変換を効率よく行える。また、第１のスイッチ素子及び第２のスイッチ素子のスイッチング周波数を固定とすることで、最適なスイッチング周波数に設定できる。そして、非絶縁型コンバータのオンデューティ比を制御することにより、入力電圧が大きく変動しても、それに対応させることが可能となる。
【０００９】
前記入力電源電圧がしきい値以上の場合、前記ＰＷＭ制御回路は、前記第３のスイッチ素子のスイッチング制御を停止し、前記スイッチング制御回路は、前記第１のスイッチ素子及び前記第２のスイッチ素子のオンデューティ比及び／又はスイッチング周波数を制御する構成が好ましい。
【００１０】
この構成では、入力電圧がしきい値以上の場合には、非絶縁型コンバータを動作させずに、入力電圧がそのまま後段の絶縁型ブリッジコンバータに入力される。このため、定常時に対し入力電圧が増大した場合にも対応することができる。
【００１１】
前記絶縁型ブリッジコンバータは共振コンバータである構成でもよい。
【００１２】
この構成では、正弦波状の電流が流れるため、零電圧スイッチングや零電流スイッチングによりスイッチング損失を低減することができる。
【００１３】
前記交流電圧発生回路は、共振用キャパシタ及び共振用インダクタを含む直列共振回路と、前記１次巻線に並列に形成された励磁インダクタンスと、を有し、前記スイッチング制御回路は、直列共振回路の共振周波数と一致するスイッチング周波数で、前記第１のスイッチ素子及び前記第２のスイッチ素子をオン／オフ制御する構成が好ましい。
【００１４】
この構成は、後段の絶縁型ブリッジコンバータがＬＬＣ回路であって、第１のスイッチ素子及び第２のスイッチ素子は、スイッチング周波数をＬＬＣ回路の励磁インダクタンスを考慮しない共振周波数に一致させて制御される。これにより、トランスの巻線比を考慮しないときの絶縁型ブリッジコンバータの入出力電圧比（ゲイン）の周波数特性が、負荷により変動するのを抑制することができる。
【００１５】
前記スイッチング制御回路は、前記固定オンデューティ比をほぼ５０％として、前記第１のスイッチ素子及び前記第２のスイッチ素子をオン／オフ制御する構成が好ましい。
【００１６】
この構成では、オンデューティ比がほぼ５０％であるため、高効率な電力変換が可能である。
【００１７】
前記絶縁型ブリッジコンバータはフルブリッジコンバータであってもよい。
【００１８】
この構成では、２次側の平滑コンデンサの電流リップルが小さいため、低電圧大電流出力の用途に適している。
【００１９】
前記絶縁型ブリッジコンバータはハーフブリッジコンバータであってもよい。
【００２０】
この構成では、スイッチング素子の数をフルブリッジコンバータよりも減らすことができる。
【発明の効果】
【００２１】
本発明によれば、コンバータを二段構成とし、前段のコンバータをスイッチング制御することで、後段のコンバータへの入力電圧変動を制御できるため、入力電圧の範囲を大きく設定しても、定常時での高効率な電圧変換が可能となる。
【図面の簡単な説明】
【００２２】
【図１】実施形態１に係るスイッチング電源装置の回路図。
【図２】実施形態１に係るスイッチング電源装置の制御に係る波形図。
【図３】スイッチング周波数ｆｓを第１の共振周波数ｆｒより低くした場合の波形図。
【図４】スイッチング周波数ｆｓを第１の共振周波数ｆｒより高くした場合の波形図。
【図５】実施形態２に係るスイッチング電源装置の回路図。
【図６】（Ａ）は５０％に近いオンデューティ比で動作している場合、（Ｂ）は（Ａ）より小さいオンデューティ比で動作している場合の電流波形を示す図。
【図７】実施形態３に係るスイッチング電源装置の回路図。
【図８】実施形態４に係るスイッチング電源装置の回路図。
【発明を実施するための形態】
【００２３】
（実施形態１）
図１は本実施形態に係るスイッチング電源装置の回路図である。スイッチング電源装置１０１は、入力端子Ｐｉ（＋），Ｐｉ（−）と、出力端子Ｐｏ（＋），Ｐｏ（−）との間において、前段に非絶縁型コンバータを備え、後段に絶縁型ブリッジコンバータを備えている。本実施形態では、非絶縁型コンバータは昇圧コンバータ回路１０であり、絶縁型ブリッジコンバータはハーフブリッジＬＬＣ共振コンバータ回路（以下、共振コンバータ回路という）２０である。入力端子Ｐｉ（＋），Ｐｉ（−）からは直流入力電圧Ｖｉが入力され、出力端子Ｐｏ（＋），Ｐｏ（−）からは出力電圧Ｖｏが出力される。出力端子Ｐｏ（＋），Ｐｏ（−）には負荷（不図示）が接続され、この負荷に出力電圧Ｖｏが供給される。
【００２４】
昇圧コンバータ回路１０は、入力端子Ｐｉ（＋），Ｐｉ（−）に接続されていて、入力電圧Ｖｉを入力し、出力電圧（以下、バス電圧という）Ｖbusを出力する。入力端子Ｐｉ（＋），Ｐｉ（−）には平滑コンデンサＣｉがさらに接続されている。昇圧コンバータ回路１０は、インダクタＬ１、ｎ型ＭＯＳＦＥＴ（以下、ＦＥＴという。）１１、ダイオードＤ１及び平滑コンデンサＣ１を備えている。インダクタＬ１は、第１端が昇圧コンバータ回路１０の入力部に接続され、第２端がダイオードＤ１を介して昇圧コンバータ回路１０の出力部に接続されている。
【００２５】
ダイオードＤ１はアノード端子がインダクタＬ１に接続され、カソード端子が昇圧コンバータ回路１０の出力部に接続されている。ダイオードＤ１のカソード端子には平滑コンデンサＣ１が接続されている。ＦＥＴ（本発明の第３のスイッチ素子）１１は、ドレイン端子がインダクタＬ１とダイオードＤ１との接続点に接続され、ソース端子がグランドラインに接続されている。また、ＦＥＴ１１は、ゲート端子が前段スイッチング制御回路（以下、前段ＳＷ制御回路という。）３０に接続され、前段ＳＷ制御回路３０によりオン／オフ制御される。この前段ＳＷ制御回路３０は、本発明のＰＷＭ制御回路に相当する。
【００２６】
前段ＳＷ制御回路３０には、後述のトランスＴの２次側で検出された出力電圧Ｖｏに応じたフィードバック電圧Ｖｆｂが入力される。なお、図１では簡易的に帰還の経路のみを一本の線で表している。例えば、フォトカプラやパルストランスなどの絶縁手段を用いてフィードバックすることができる。具体的には出力端子Ｐｏ（＋）−Ｐｏ（−）間に帰還回路が接続されていて、帰還回路は、出力端子Ｐｏ（＋）−Ｐｏ（−）の電圧の分圧値と基準電圧との比較によって帰還信号を発生し、絶縁状態で前段ＳＷ制御回路３０へフィードバック電圧Ｖｆｂを入力する。
【００２７】
前段ＳＷ制御回路３０は、発振器３１、コンパレータ３２及びドライバ（Ｄｒｖ）３３を備え、フォードバック電圧Ｖｆｂに基づいて決定したオンデューティ比で、ＦＥＴ１１をオン／オフ制御する。発振器３１は、コンパレータ３２の非反転入力端子（＋）に接続されていて、基準三角波電圧（ランプ波電圧）をコンパレータ３２へ出力する。
【００２８】
コンパレータ３２の反転入力端（−）には、フィードバック電圧Ｖｆｂが入力される。コンパレータ３２は、入力された三角波電圧とフィードバック電圧Ｖｆｂとを比較し、比較結果に応じたデューティのＰＷＭ信号を生成する。すなわち、ＦＥＴ１１のオンデューティ比は、フィードバック電圧Ｖｆｂにより設定され、結果として、出力電圧Ｖｏは、前段ＳＷ制御回路３０がＦＥＴ１１のオンデューティ比を変更することで制御される。ドライバ３３は、コンパレータ３２からのＰＷＭ信号に基づいて、ＦＥＴ１１のオン／オフ制御を行う。このように、スイッチング電源装置１０１の出力電圧Ｖｏは、前段ＳＷ制御回路３０がＦＥＴ１１のオンデューティ比を制御することによって制御される。
【００２９】
共振コンバータ回路２０は、昇圧コンバータ回路１０の後段に接続され、１次巻線ｎｐ及び２次巻線ｎｓを含むトランスＴを備えている。共振コンバータ回路２０は、トランスＴの１次側に、ＦＥＴ（本発明の第１のスイッチ素子）２１及びＦＥＴ（本発明の第２のスイッチ素子）２２を備えている。ＦＥＴ２１，２２は何れもｎ型ＦＥＴである。トランスＴの１次側に形成された回路は、本発明に係る交流電圧発生回路に相当する。
【００３０】
ＦＥＴ２１は、ドレイン端子が昇圧コンバータ回路１０の出力部に接続され、ソース端子が、共振用キャパシタＣｒ及び共振用インダクタＬｒの直列共振回路を介して、トランスＴの１次巻線ｎｐの第１端に接続されている。図１で、１次巻線ｎｐに並列接続されているインダクタＬｍは、トランスＴに生じた励磁インダクタンスである。
【００３１】
ＦＥＴ２２は、ドレイン端子が共振用キャパシタＣｒ及び共振用インダクタＬｒの直列共振回路を介して、トランスＴの１次巻線ｎｐの第１端に接続され、ソース端子が１次巻線ｎｐの第２端に接続されていている。
【００３２】
なお、共振インダクタＬｒは、トランスＴの漏洩インダクタンスであってもよいし、外付け部品であってもよい。
【００３３】
ＦＥＴ２１，２２それぞれは、ゲート端子が後段スイッチング制御回路（以下、後段ＳＷ制御回路という。）４０に接続されて、後段ＳＷ制御回路４０によりオン／オフ制御される。この後段ＳＷ制御回路４０が、本発明のスイッチング制御回路に相当する。ＦＥＴ２１，２２は、詳しくは、デッドタイムを挟んでほぼ５０％のデューティ比で、かつ、直列共振回路の共振周波数をスイッチング周波数として交互にオンされる。スイッチング電源装置１０１の出力電圧Ｖｏは、前段ＳＷ制御回路３０がＦＥＴ１１のオンデューティ比を制御することによって制御されるため、ＦＥＴ２１，２２のオンデューティ比およびスイッチング周波数は設計範囲内において任意に設定することが可能となる。
【００３４】
ＬＬＣ共振回路である共振コンバータ回路２０は、第１の共振周波数ｆ１と第２の共振周波数ｆ２とを有している。第１の共振周波数ｆ１は、共振用インダクタＬｒ及び共振用キャパシタＣｒで決まる周波数であり、１／（２π√（Ｌｒ・Ｃｒ））となる。また、第２の共振周波数ｆ２は、共振用インダクタＬｒ、共振用キャパシタＣｒ及び励磁インダクタンスＬｍで決まる周波数であり、１／（２π√（Ｌｒ＋Ｌｍ）Ｃｒ））となる。後段ＳＷ制御回路４０は、ＦＥＴ２１，２２のスイッチング周波数ｆｓを、第１の共振周波数ｆ１に一致させて、ＦＥＴ２１，２２を制御する。
【００３５】
共振コンバータ回路２０は、トランスＴの２次側に、ダイオードＤ２１，Ｄ２２及び平滑コンデンサＣｏを備えている。ダイオードＤ２１，Ｄ２２及び平滑コンデンサＣｏにより、本発明の整流回路が構成されている。トランスＴの２次巻線ｎｓは、第１端がダイオードＤ２１のアノード端子に接続され、第２端がダイオードＤ２２のアノード端子に接続されている。ダイオードＤ２１，Ｄ２２それぞれは、カソード端子が出力端子Ｐｏ（＋）に接続されている。平滑コンデンサＣｏは、出力端子Ｐｏ（＋），Ｐｏ（−）に接続されている。
【００３６】
また、トランスＴの２次巻線ｎｓは中間タップを有し、中間タップが出力端子Ｐｏ（−）に接続されている。以下、説明の便宜上、第１端と中間タップとの間の２次巻線ｎｓを第１の２次巻線ｎｓ１と言い、第２端と中間タップとの間の２次巻線ｎｓを第２の２次巻線ｎｓ２と言う。トランスＴの２次側は、センタータップ方式の全波整流回路を構成している。
【００３７】
次に、後段ＳＷ制御回路４０がＦＥＴ２１，２２のスイッチング周波数ｆｓを、第１の共振周波数ｆ１に一致させて、ＦＥＴ２１，２２をスイッチング制御した場合の電流波形について説明する。
【００３８】
図２は、本実施形態に係るスイッチング電源装置１０１の制御に係る波形図である。
【００３９】
図２では、横軸を時間軸としている。時間ｔ０，ｔ２は、ＦＥＴ２２がターンオフ、ＦＥＴ２１がターンオンするタイミングである。また、時間ｔ１は、ＦＥＴ２１がターンオフ、ＦＥＴ２２がターンオンするタイミングである。図２では省略しているが、ターンオフとターンオンとの間には、短いデッドタイムが設けられている。
【００４０】
また、図２は、ＦＥＴ２１，２２のゲート端子に印加するゲート電圧Ｖgs21，Ｖgs22、共振用インダクタＬｒに流れる共振電流ｉＬｒ、励磁インダクタンスＬｍに流れる励磁電流ｉＬｍ、トランスＴの２次側ダイオードＤ２１，Ｄ２２に流れる電流ｉＤ２１、ｉＤ２２それぞれの波形を示す。なお、１次側に流れる電流は、共振用キャパシタＣｒから１次巻線ｎｐ方向へ流れる場合を正値とし、逆方向に流れる場合を負値とする。
【００４１】
期間ｔ０〜ｔ１において、ＦＥＴ２２がターンオフした直後は、励磁インダクタンスＬｍ→直列共振回路（共振用インダクタＬｒ及び共振用キャパシタＣｒ）→ＦＥＴ２１のボディーダイオードの経路で電流が流れる。したがって、共振電流ｉＬｒは負値となる。その後、ＦＥＴ２１がターンオンし、ＦＥＴ２１→直列共振回路→励磁インダクタンスＬｍの経路で電流が流れ、共振電流ｉＬｒは正値に切り替わる。共振電流ｉＬｒの波形はほぼ正弦波状であり、その周波数は第１の共振周波数ｆ１である。なお、ＦＥＴ２１がターンオンするとき、ＦＥＴ２１のドレイン電圧は零であるため、ＦＥＴ２１はＺＶＳ（Zero Voltage Switch）となる。
【００４２】
また、期間ｔ０〜ｔ１では、トランスＴの１次巻線ｎｐには、共振電流ｉＬｒと励磁電流ｉＬｍとの差分電流が流れ、磁界結合によりトランスＴの２次巻線ｎｓに電圧が誘起される。そして、トランスＴの２次側には、第１の２次巻線ｎｓ１及びダイオードＤ２１の経路で電流ＩＤ２１が流れる。
【００４３】
なお、励磁インダクタンスＬｍに印加される電圧は、トランスＴの磁界結合により出力電圧Ｖｏと巻数比に比例した電圧となるため、励磁電流ｉＬｍはほぼ線型的に増加する。
【００４４】
期間ｔ１〜ｔ２において、ＦＥＴ２１がターンオフした直後は、ＦＥＴ２２のボディーダイオード→直列共振回路→励磁インダクタンスＬｍの経路で電流が流れる。したがって、共振電流ｉＬｒは正値となる。その後、ＦＥＴ２２がターンオンし、励磁インダクタンスＬｍ→直列共振回路→ＦＥＴ２２の経路で電流が流れ、共振電流ｉＬｒは負値に切り替わる。なお、ＦＥＴ２２がターンオンするとき、ＦＥＴ２２のドレイン電圧は零であるため、ＦＥＴ２１はＺＶＳとなる。同様に、励磁インダクタンスＬｍには励磁電流ｉＬｍが流れる。
【００４５】
期間ｔ１〜ｔ２では、トランスＴの１次巻線ｎｐには、共振電流ｉＬｒと励磁電流ｉＬｍとの差分電流が流れ、磁界結合によりトランスＴの２次巻線ｎｓに電圧が誘起される。そして、トランスＴの２次側には、第２の２次巻線ｎｓ２及びダイオードＤ２２の経路で電流ＩＤ２２が流れる。
【００４６】
本実施形態では、スイッチング周波数ｆｓを第１の共振周波数ｆ１に一致させている。この場合、トランスＴの巻数比を考慮しないときの共振コンバータ回路２０の入出力電圧比（ゲイン）は“１”となり、トランスＴの１次側に印加した電圧が２次側に生じる。すなわち、図２に示すように、共振電流ｉＬｒは正弦波状であり、トランスＴの２次側の電流ＩＤ２１＋ＩＤ２２も正弦波状となる。
【００４７】
以下に、対比のために、スイッチング周波数ｆｓを第１の共振周波数ｆｒより低くした場合の波形を図３に示し、スイッチング周波数ｆｓを第１の共振周波数ｆｒより高くした場合の波形を図４に示す。
【００４８】
仮に昇圧コンバータ回路１０がないとして、例えば、瞬時停電の場合など、入力電圧Ｖｉが低くなると、共振コンバータ回路２０のゲインを“１”以上とするために、ｆｓ＜ｆ１とする。この場合、励磁電流ｉＬｍの影響により、図３に示すように、２次側の出力電流には、非導通期間ｔｄが生じる。この非導通期間ｔｄが長いほど、導通期間での電流実効値は大きくなり損失が増大する。
【００４９】
また、入力電圧Ｖｉが高い場合、共振コンバータ回路２０のゲインを“１”以下とするために、ｆｓ＞ｆ１とする。この場合、２次側のダイオードＤ２１，Ｄ２２は、電流が流れた状態でターンオフする。すなわち、２次側のダイオードＤ２１，Ｄ２２はハードスイッチングとなるため、サージによる素子ストレスの増大や、スイッチング損失の増大につながる。
【００５０】
以上より、スイッチング周波数ｆｓを第１の共振回路ｆ１に一致させて、ＦＥＴ２１，２２をスイッチング制御することが最も効率が良くなる。また、入力電圧Ｖｉが変動した場合には、昇圧コンバータ回路１０によりバス電圧Ｖbusを安定化できるため、常にｆｓ＝ｆ１とすることが可能である。このように、本実施形態では、入力電圧の変動を考慮しつつ、効率よくスイッチング電源装置１０１を動作させることができる。
【００５１】
（実施形態２）
図５は本実施形態に係るスイッチング電源装置の回路図である。本実施形態は、後段の絶縁型ブリッジコンバータが実施形態１と相違する。本実施形態に係るスイッチング電源装置１０２は、後段にフルブリッジコンバータ回路５０を備えている。
【００５２】
フルブリッジコンバータ回路５０はトランスＴを備え、トランスＴの１次側にＦＥＴ５１，５２，５３，５４を備えている。ＦＥＴ５１，５２，５３，５４はブリッジ配置されて、ＦＥＴ５１，５２の接続点、及びＦＥＴ５３，５４の接続点には１次巻線ｎｐが接続されている。詳しくは、ＦＥＴ５１、１次巻線ｎｐ及びＦＥＴ５４で直列共振回路が形成され、フルブリッジコンバータ回路５０の入力部に接続されている。また、ＦＥＴ５３、１次巻線ｎｐ及びＦＥＴ５２で直列共振回路が形成され、フルブリッジコンバータ回路５０の入力部に接続されている。
【００５３】
フルブリッジコンバータ回路５０は、トランスＴの２次側に、ダイオードＤ２１，Ｄ２２、チョークコイルＬ２及び平滑コンデンサＣｏを備えている。ダイオードＤ２１，Ｄ２２、チョークコイルＬ２及び平滑コンデンサＣｏにより、本発明の整流回路が構成されている。トランスＴの２次巻線ｎｓは、第１端がダイオードＤ２１のアノード端子に接続され、第２端がダイオードＤ２２のアノード端子に接続されている。ダイオードＤ２１，Ｄ２２それぞれは、カソード端子がチョークコイルＬ２を介して出力端子Ｐｏ（＋）に接続されている。平滑コンデンサＣｏは、出力端子Ｐｏ（＋），Ｐｏ（−）に接続されている。
【００５４】
フルブリッジコンバータ回路５０は後段ＳＷ制御回路４０を備えている。出力電圧Ｖｏは、実施形態１と同様、昇圧コンバータ回路１０のＦＥＴ１１のオンデューティ比を調整することで制御されており、後段ＳＷ制御回路４０は、ほぼ５０％に近い固定オンデューティ比、かつ、固定スイッチング周波数ｆｓで、ＦＥＴ５１，５２，５３，５４をスイッチング制御する。
【００５５】
以下に、オンデューティ比が５０％に近い場合と、それよりも小さい場合のスイッチング電源装置１０２に係る電流波形について説明する。以下では、入力電圧Ｖｉに対して、入力電圧Ｖｉと同じ値の出力電圧Ｖｏが出力される条件として説明する。
【００５６】
図６（Ａ）は５０％に近いオンデューティ比で動作している場合、図６（Ｂ）は図６（Ａ）より小さいオンデューティ比で動作している場合の電流波形を示す図である。図６（Ａ）の場合、ＦＥＴ５１，５２及びＦＥＴ５３，５４それぞれをほぼ５０％のオンデューティ比でスイッチング制御し、かつ、ＦＥＴ５１，５４、又はＦＥＴ５２，５３がオンとなる期間を、デッドタイムを挟んでほぼ５０％に近くなるように設定している。図６（Ｂ）の場合、ＦＥＴ５１，５２及びＦＥＴ５３，５４それぞれをほぼ５０％のオンデューティ比でスイッチング制御し、かつ、ＦＥＴ５１，５４、及びＦＥＴ５２，５３がオンとなる期間をシフトしている。
【００５７】
図６において、電流ｉｐは、１次巻線ｎｐに流れる電流であり、電圧Ｖgs51，Ｖgs52，Ｖgs53，Ｖgs54は、ＦＥＴ５１，５２，５３，５４のゲート・ソース間電圧である。
【００５８】
フルブリッジコンバータにおけるオンデューティ比は、ＦＥＴ５１，５４、又はＦＥＴ５２，５３がオンとなることにより、チョークコイルＬ２及び平滑コンデンサＣｏにより構成されるフィルタに印加される電圧と、出力電圧Ｖｏとの比となる。すなわち、ＦＥＴのオン時間が短い方が、トランスＴの２次巻線ｎｓには高い電圧が印加される。
【００５９】
仮に昇圧コンバータ回路１０がない場合、定格動作のときよりも入力電圧Ｖｉが低くなる瞬時停電を考慮する必要がある。つまり入力電圧Ｖｉが低くなった場合でも、ＦＥＴのオン時間を長くすることで所望の出力を得る必要がある。そのように設計した場合は、定常時において図６（Ｂ）に示すように、オンデューティ比が低くなる。このとき、２次側には高い電圧が印加されることになる。このため、ダイオードＤ２１，Ｄ２２には耐圧が大きい素子を必要とする。
【００６０】
しかし、本実施形態では、前段に昇圧コンバータ回路１０を設け、フルブリッジコンバータ回路５０への入力電圧（バス電圧Ｖbus）を調整することで、入力電圧Ｖｉに関係なくオンデューティ比を図６（Ａ）に示すように高く固定することができ、２次側のダイオードＤ２１，Ｄ２２に高い電圧が印加されることがない。
【００６１】
また、図６（Ａ）及び図６（Ｂ）に示すように、オンデューティ比を大きくすることで、２次側でのリップル電流を小さくすることができる。
【００６２】
つまり、バス電圧Ｖbusが変動する場合において、バス電圧Ｖbusが高くなると２次側の電流リップルが大きくなるため、バス電圧Ｖbusが一定であることが望ましく、前段に昇圧コンバータ回路１０を設けることで、これを実現ことができる。
【００６３】
また、フルブリッジコンバータはＦＥＴ５１，５３、又はＦＥＴ５２，５４がオンとなりトランスＴの１次巻線ｎｐに電圧を印加しないオフ期間において、トランスＴの漏洩インダクタンスの作用により、オンしているＦＥＴ及び１次巻線ｎｐを経路とする電流が流れ続ける。この循環電流は負荷への電力供給には寄与せず、不要な損失を生じる。オンデューティ比を高くすることでオフ期間が短くなり、循環電流が流れる期間を抑制し損失を低減することができる。
【００６４】
以上のように、ＦＥＴ５１，５２，５３，５４のオンデューティ比、及びスイッチング周波数を固定としても、瞬時停電を考慮しつつ、効率よくスイッチング電源装置１０２を動作させることができる。
【００６５】
（実施形態３）
図７は本実施形態に係るスイッチング電源装置の回路図である。本実施形態に係るスイッチング電源装置１０３は、入力電圧Ｖｉ、昇圧コンバータ回路１０のバス電圧Ｖbus、及び出力電圧Ｖｏを検出する検出回路６０を備えている。検出回路６０は、検出した入力電圧Ｖｉ、バス電圧Ｖbus及び出力電圧Ｖｏを前段ＳＷ制御回路３０及び後段ＳＷ制御回路４０へ出力する。
【００６６】
入力電圧Ｖｉが第１しきい値未満であった場合、前段ＳＷ制御回路３０は、出力電圧Ｖｏに応じてＦＥＴ１１のオンデューティ比を制御して、ＦＥＴ１１をスイッチング制御する。後段ＳＷ制御回路４０は、予め設定された効率がよい固定スイッチング周波数でデッドタイムを挟んでほぼ５０％のデューティ比でＦＥＴ２１，２２をスイッチング制御する。以下、この動作をモード１という。
【００６７】
入力電圧Ｖｉが第１しきい値以上で第２しきい値未満であった場合、前段ＳＷ制御回路３０は、ＦＥＴ１１のスイッチング制御を停止する。後段ＳＷ制御回路４０は、スイッチング周波数を調整することによりＦＥＴ２１，２２をスイッチング制御する。以下、この動作をモード２という。
【００６８】
入力電圧Ｖｉが第２しきい値以上であった場合、前段ＳＷ制御回路３０及び後段ＳＷ制御回路４０は、ＦＥＴ１１、及びＦＥＴ２１，２２のスイッチング制御を停止する。以下、この動作をモード３という。
【００６９】
上記の各モードについて、具体的に数値を挙げて説明する。定格動作時の入力電圧Ｖｉが３４０Ｖ、動作入力電圧が２００〜４２０Ｖとする場合、定格動作時のバス電圧Ｖbusが３８０Ｖ程度になるようにする。
【００７０】
（モード１）
入力電圧Ｖｉが３８０Ｖ未満の場合、スイッチング電源装置１０３は定格動作している。このときバス電圧Ｖbusはほぼ３８０Ｖである。
【００７１】
（モード２）
入力電圧Ｖｉが３８０Ｖ以上４２０Ｖ未満の場合、ＦＥＴ１１のスイッチング制御が停止され、バス電圧Ｖbusは入力電圧Ｖｉとほぼ等しくなる。そして、共振コンバータ回路２０の各ＦＥＴ２１，２２のスイッチング周波数が制御されることで、出力電圧Ｖｏが制御される。具体的には、負荷電流が大きくなったときは、スイッチング周波数が低くなる。負荷電流が小さくなったときは、スイッチング周波数が高くなる。
【００７２】
（モード３）
入力電圧Ｖｉが４２０Ｖ以上となった場合は異常と判断し停止する。
【００７３】
以上のように、本実施形態では、しきい値を基準として入力電圧Ｖｉが高くなった場合、ＦＥＴ１１のスイッチング制御を停止することで、昇圧コンバータ回路１０の定格動作時の効率を高くすることができる。
【００７４】
例えば、上記モード１のみで対応できるように昇圧コンバータ回路１０を設計した場合、昇圧コンバータ回路は入力電圧よりも低い電圧を出力できないので、最も高い入力電圧を基準として設計することになる。設計上最も高い入力電圧と、定格動作時の入力電圧の差が大きい場合には、定格動作時の効率が低下することになる。しかし本発明では、しきい値より入力電圧Ｖｉが高くなった場合は昇圧コンバータ回路のＦＥＴ１１のスイッチング制御を停止してもＦＥＴ２１，２２のスイッチングにより出力電圧Ｖｏを制御できるので、しきい値と定格動作時の入力電圧の差を小さく設定すれば、昇圧コンバータ回路１０の定格動作時の効率を高くすることができる。これにより、スイッチング電源装置１０３は、入力電圧Ｖｉの変動幅が大きくても、定格動作時に効率の高い電源装置を実現することができる。
【００７５】
（実施形態４）
図８は本実施形態に係るスイッチング電源装置の回路図である。本実施形態に係るスイッチング電源装置１０４は、昇圧コンバータ回路１０、ハーフブリッジコンバータ回路７０及び検出回路６０を備えている。ハーフブリッジコンバータ回路７０は、トランスＴを備え、１次側にＦＥＴ２１，２２とキャパシタＣ２とを備えている。
【００７６】
詳しくは、ＦＥＴ２１のドレイン端子は昇圧コンバータ回路１０の出力部に接続され、ソース端子はトランスＴの１次巻線ｎｐの第１端に接続されている。１次巻線ｎｐの第２端はキャパシタ２１に接続され、ＦＥＴ２１、１次巻線ｎｐ及びキャパシタＣ２で直列共振回路が形成されている。
【００７７】
ＦＥＴ２２のドレイン端子は１次巻線ｎｐの第１端に接続され、ソース端子はキャパシタＣ２を介して１次巻線ｎｐの第２端に接続されている。これらＦＥＴ２２、キャパシタＣ２及び１次巻線ｎｐで閉ループの回路が形成されている。
【００７８】
ＦＥＴ２１，２２それぞれは、ゲート端子が後段ＳＷ制御回路４０に接続されて、後段ＳＷ制御回路４０によりオン／オフ制御される。詳しくは、ＦＥＴ２１，２２は、デッドタイムを挟んでほぼ５０％のデューティ比で交互にオンされる。
【００７９】
前段ＳＷ制御回路３０及び後段ＳＷ制御回路４０は、実施形態１で説明したように、出力電圧Ｖｏに基づいてＦＥＴ１１をスイッチング制御し、ＦＥＴ２１，２２を固定オンデューティ比、かつ、固定スイッチング周波数でスイッチング制御する構成でもよいし、実施形態３で説明したように、しきい値に対して変動する入力電圧Ｖｉに応じて、ＦＥＴ１１，２１，２２をスイッチング制御する構成でもよい。
【００８０】
なお、スイッチング電源装置の具体的構成などは、適宜設計変更可能であり、上述の実施形態に記載された作用及び効果は、本発明から生じる最も好適な作用及び効果を列挙したに過ぎず、本発明による作用及び効果は、上述の実施形態に記載されたものに限定されるものではない。
【００８１】
例えば、後段ＳＷ制御回路４０がスイッチング制御するＦＥＴのオンデューティ比及びスイッチング周波数は、適宜最適な値に固定すればよく、特に限定されない。また、負荷に応じて最適な周波数に変更したり、ＥＭＩ低減のために周波数拡散を行っても、本発明による作用及び効果が得られる。実施形態３，４に係るスイッチング電源装置は、独立した検出回路６０を備えているが、前段ＳＷ制御回路３０又は後段ＳＷ制御回路４０が各電圧を検出する機能を備えていてもよい。実施形態３ではしきい値によりモードを切り替えているが、動作の切り替えをスムースに行うために、モード１とモード２との間にＦＥＴ１１のスイッチング制御とＦＥＴ２１，２２のスイッチング制御が同時に行われるモードを設けてもよい。また入力電圧Ｖｉがしきい値とほぼ等しくなる場合にモードが確定せず動作が不安定になることを防ぐため、二つのしきい値Ｍ１，Ｍ２（Ｍ１＜Ｍ２）を設け、しきい値Ｍ１より小さいとモード１、しきい値Ｍ２より大きいとモード２とするように、ヒステリシスを設けてモードを切り替えてもよい。
【符号の説明】
【００８２】
１０−昇圧コンバータ回路
１１−ＦＥＴ
２０−共振コンバータ回路
２１，２２−ＦＥＴ
３０−前段ＳＷ制御回路
４０−後段ＳＷ制御回路
１０１，１０２，１０３，１０４−スイッチング電源装置
Ｔ−トランス
ｎｓ−１次巻線
ｎｐ−２次巻線
Ｌｍ−励磁インダクタンス
Ｃｒ−共振用キャパシタ
Ｌｒ−共振用インダクタ
Ｄ２１，Ｄ２−ダイオード
Ｐｉ−入力端子
Ｐｏ−出力端子
Ｖｉ−入力電圧
Ｖｏ−出力電圧
Ｖbus−バス電圧
【図１】
0005704124.tif 000002
【図２】
0005704124.tif 000003
【図３】
0005704124.tif 000004
【図４】
0005704124.tif 000005
【図５】
0005704124.tif 000006
【図６】
0005704124.tif 000007
【図７】
0005704124.tif 000008
【図８】
0005704124.tif 000009