(57)【特許請求の範囲】
【請求項１】
三相交流発電機とバッテリとの間に接続され、
前記三相交流発電機の各相の出力端子にそれぞれ接続される複数の入力端子と、
複数の整流素子と複数のスイッチング素子からなる整流回路と、
前記整流回路の各スイッチング素子の通電を制御するスイッチング素子制御手段と、
前記三相交流発電機のロータに設けられたリラクタの通過を検知してパルス信号を発生するパルス発生手段とを有するバッテリ充電装置において、
前記スイッチング素子制御手段は、前記バッテリへの出力電圧を全波整流または全相ショートさせるように前記複数のスイッチング素子を制御するとともに、
前記複数の入力端子のうちの少なくとも二つの入力端子の電位と前記バッテリの接地電位の電位差を検出する電位差検出手段と、
前記電位差検出手段が検出する電位差のパターンから前記入力端子が入力する三相交流出力の相順を判定し、前記相順と前記パルス信号の発生タイミングと前記複数の入力端子の電位差の関係に基づき前記複数の入力端子が入力する三相交流出力の相を特定する特定手段とを有することを特徴とするバッテリ充電装置。
【請求項２】
前記特定手段は、前記相順の判定および前記相の特定において、前記スイッチング素子制御手段により前記複数の入力端子に入力される三相交流出力を全波整流するように前記複数のスイッチング素子を制御することを特徴とする請求項1に記載されたバッテリ充電装置。
【請求項３】
前記特定手段は、前記相順の判定および前記相の特定において、前記スイッチング素子制御手段により前記複数の入力端子に入力される三相交流出力を全相ショートするように前記複数のスイッチング素子を制御することを特徴とする請求項1に記載されたバッテリ充電装置。
【請求項４】
前記特定手段は、前記電位差検出手段が検出する電位差の関係から前記複数の入力端子に入力される三相交流出力の相順を判定し、前記パルス信号の発生直前における前記二つの入力端子の電位差の立ち上がりに基づき前記三相交流出力の所定の相を入力する入力端子を特定することを特徴とする請求項1から請求項3の何れか一項に記載されたバッテリ充電装置。
【請求項５】
前記所定の相が立ち上がるタイミングを0度とすると、前記パルス信号の発生タイミングは0度超+60度未満であることを特徴とする請求項4に記載されたバッテリ充電装置。
【請求項６】
前記特定手段は、前記二つの入力端子の一方の電位差の極性が反転するタイミングにおいて前記電位差検出手段が検出する電位差の関係から前記二つの入力端子における相順を判定し、前記パルス信号の発生直前における前記相順の判定結果から前記複数の入力端子に入力される前記三相交流出力の相を特定することを特徴とする請求項1から請求項3の何れか一項に記載されたバッテリ充電装置。
【請求項７】
前記スイッチング素子制御手段は、前記特定された相に基づき前記通電を制御することを特徴とする請求項1から請求項6の何れか一項に記載されたバッテリ充電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、車両用のバッテリを充電する充電装置に関する。
【背景技術】
【０００２】
特許文献1は、発電機の電機子巻線に制御電圧を印加するスイッチング素子を整流回路に併設し、制御電圧を制御して、発電機の出力電圧を増加または減少させる技術を開示する。
【０００３】
この制御を行う場合、発電機の三相分の電機子巻線それぞれに印加する電圧の位相を制御するスイッチング素子が必要であり、どのスイッチング素子が三相のどの相の制御に対応するかを特定する必要がある。スイッチング素子と対応する電機子巻線の正しい接続は、車両の製造時だけではなく、車両のメンテナンスなどにより発電機と整流回路の接続を外した後の再組み付け時にも要求される。製造時や再組み付け時に正しい接続が行われなければ、バッテリ充電装置として正常な動作が得られない。
【０００４】
そのため、例えば整流回路の入力端子と対応する発電機の出力端子に同色の着色を施し、予め端子同士の区別を明確にして、スイッチング素子が対応する電機子巻線に正しく接続されるようにする。しかし、端子の着色による区別は、その分、発電機や整流回路のコストを増大させる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開2006-136122号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、バッテリ充電装置の複数の入力端子に接続される三相交流出力の相を特定することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、前記の目的を達成する一手段として、以下の構成を備える。
【０００８】
本発明は、三相交流発電機とバッテリとの間に接続され、前記三相交流発電機の各相の出力端子にそれぞれ接続される複数の入力端子と、複数の整流素子と複数のスイッチング素子からなる整流回路と、前記整流回路の各スイッチング素子の通電を制御するスイッチング素子制御手段と、前記三相交流発電機のロータに設けられたリラクタの通過を検知してパルス信号を発生するパルス発生手段とを有するバッテリ充電装置において、前記スイッチング素子制御手段は、前記バッテリへの出力電圧を全波整流または全相ショートさせるように前記複数のスイッチング素子を制御するとともに、前記複数の入力端子のうちの少なくとも二つの入力端子の電位と前記バッテリの接地電位の電位差を検出する電位差検出手段と、前記電位差検出手段が検出する電位差のパターンから前記入力端子が入力する三相交流出力の相順を判定し、前記相順と前記パルス信号の発生タイミングと前記複数の入力端子の電位差の関係に基づき前記複数の入力端子が入力する三相交流出力の相を特定する特定手段とを有することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、バッテリ充電装置の複数の入力端子に接続される三相交流出力の相を特定することができる。その結果、三相交流発電機の出力端子とバッテリ充電装置の入力端子を任意に接続しても、電機子巻線への制御電圧の適切な印加が可能になり、充電電圧として適切な電圧が得られるように三相交流発電機の出力電圧を制御することができる。そして、着色などによる端子の区別を行うことなく、車両の製造時やメンテナンス時における三相交流発電機やバッテリ充電装置の取り付け取り外し作業を容易にすることができる。
【図面の簡単な説明】
【００１０】
【図１】スイッチング素子を駆動して全波整流した場合の三相交流発電機とバッテリ充電装置の電気的な接続を示す概略的回路図。
【図２】整流回路が全波整流状態にある場合の線電圧の波形を概略的に示す図。
【図３】実施例のバッテリ充電装置の構成例を示すブロック図。
【図４】全波整流状態における出力端子と入力端子の接続パターンと各信号の関係例を示す図。
【図５】実施例1のインバータ制御部が実行する信号PN(0)〜PN(2)の相順を判定するためのフローチャート。
【図６】実施例1のインバータ制御部が実行する相を特定するためのフローチャート、および、U相の特定結果および相順と接続パターンの関係を示す表。
【図７】全波整流状態における信号PN(0)とPN(1)の波形パターンを示す図。
【図８】実施例2のインバータ制御部が実行する両エッジ割込処理を説明するフローチャート。
【図９】実施例2のインバータ制御部が実行するPC割込により接続パターンを決定するためのフローチャート。
【図１０】整流器の全波整流状態および全相ショート状態を示す図。
【発明を実施するための形態】
【００１１】
［発電機と充電装置の電気的接続］
図1はスイッチング素子を駆動して全波整流した場合の三相交流発電機とバッテリ充電装置の電気的な接続を示す概略的回路図である。
【００１２】
図1に示す三相交流発電機11は、内燃機関のような原動機により駆動される永久磁石発電機である。三相交流発電機11は、ヨークに永久磁石を取り付けて界磁を構成した回転子（ロータ）12、および、電機子鉄心と当該鉄心に巻回された電機子巻線からなる固定子（ステータ）13を有する。回転子12は原動機の回転軸に取り付けられ、固定子13は原動機のケースやカバーなどに取り付けられた取付部に固定される。
【００１３】
三相交流発電機11の電機子巻線が出力する三相交流出力は、整流回路14を通して、二次電池であるバッテリ15に充電される。なお、図1には電機子巻線をデルタ結線した例を示すが、スター結線にしてもよい。
【００１４】
整流回路14には、各整流素子（ダイオード）に並列に複数のスイッチング素子が配される。各整流素子のカソード端子にはスイッチング素子の一方の端子（ドレイン端子）が接続され、当該スイッチング素子の他方の端子（ソース端子）は当該整流素子のアノード端子に接続された構成を有する。スイッチング素子として金属酸化膜半導体(MOS)の電界効果型トランジスタ(FET)を使用する場合、ドレインソース間に存在する寄生ダイオードを整流素子に使用することができる。また、スイッチとして絶縁ゲートバイポーラトランジスタ(IGBT)を利用することもでき、その場合、IGBTのコレクタと整流素子のカソード、IGBTのエミッタと整流素子のアノードを接続する。
【００１５】
制御回路16は、各スイッチング素子を駆動して電機子巻線に制御電圧を印加し、バッテリ15の充電電圧として適切な電圧が得られるように三相交流発電機11の出力電圧を制御する。この出力電圧の制御には、三相交流発電機11の三相交流の出力端子UVWと整流回路14の複数の入力端子RSTがどの組み合わせで接続されているかを特定する必要がある。なお、ここでは便宜的に出力端子にUVW、入力端子にRSTと記号を付与しているが、実際の回路では端子の識別ができる着色や印字は付されていない。
【００１６】
ここで接続の組み合わせパターンについて説明すると、例えば、図1に示すように出力端子Uと入力端子Rが接続された状態にあるとすると、残りの接続の組み合わせとしてはV-SとW-Tの接続またはV-TとW-Sの接続の二つのパターンがあり得る。また、図には示さないが、U-Sが接続された状態にあるとすると、残りの接続の組み合わせとしてはV-TとW-Rの接続またはV-RとW-Tの接続の二つのパターンがあり得る。同様に、U-Tが接続された状態にあるとすると、残りの接続の組み合わせとしてはV-RとW-Sの接続およびV-SとW-Rの接続の二つのパターンがあり得る。つまり、三相交流発電機11の出力端子と整流回路14の入力端子の接続には全部で六つのパターンが存在する。
【００１７】
本発明では、後述するとおり、出力端子と入力端子の接続がどのパターンで接続されているかを特定することができる。
【００１８】
図2は整流回路14が全波整流状態にある場合のバッテリ15の接地電位と出力端子UVWの電位の電位差（以下、線電圧）Va、Vb、Vcの波形を概略的に示す図である。これら線電圧の波形はそれぞれ180度ごとにバッテリ15のほぼ正極端子電圧とほぼ接地電位を繰り返し、これら線電圧の波形は互いに位相が120度ずつずれたものになる。制御回路16は、詳細は後述するが、線電圧Va、Vb、Vcの波形をそれぞれ信号PN(0)、PN(1)、PN(2)として取り込み、それら信号からRST端子に接続される三相交流出力の相の特定を行う。
【００１９】
［充電装置の構成］
図3は実施例のバッテリ充電装置の構成例を示すブロック図である。
【００２０】
三相交流発電機11は、エンジン（原動機）10により駆動され、その回転子にリラクタ17が固定されている。パルス信号発生器18は、リラクタ17に対向するように例えば三相交流発電機11の取付部に固定され、回転子と伴に回転するリラクタ17が近傍を通過する度にリラクタ17の検知を表すパルス信号Tpを発生する。
【００２１】
三相交流発電機11の固定子を構成する電機子巻線は出力端子UVWに接続されている。整流回路14は三相交流発電機11の出力端子UVWに接続される。なお、整流回路14は、図1に示すように、複数のスイッチング素子を組み合わせたインバータ型の回路（以下、インバータ回路）を有す。
【００２２】
制御回路16は、例えばワンチップマイクロコンピュータ（以下、CPU）を有し、CPUがROMに格納されたプログラムを実行することで各種制御を実現する。インバータ制御部161は、パルス信号Tp、線電圧センサA162および線電圧センサB163が検出した線電圧の波形、バッテリ電圧センサ164が検出したバッテリ15の電圧（以下、バッテリ電圧）を入力する。そして、入力したパルス信号Tp、線電圧の波形パターン、バッテリ電圧に基づきインバータ回路14の各スイッチング素子を駆動するスイッチング素子制御を行う。なお、各スイッチング素子のドレインソース間は、インバータ制御部161の駆動により導通した状態（オン状態、通電状態）になる。
【００２３】
線電圧センサA162と線電圧センサB163は、複数の入力端子RSTのうちの少なくとも二つの入力端子の電位（線電圧）とバッテリ15の接地電位の電位差を検出する。例えば、線電圧センサA162はR端子の線電圧の波形を示す信号をPN(0)として生成し、線電圧センサB163はS端子の線電圧の波形を示す信号をPN(1)として生成する。勿論、制御回路16に線電圧センサCを備えて、T端子の線電圧の波形を示す信号をPN(2)として生成して、入力端子RSTに接続される三相交流出力の相の特定に利用してもよい。
【００２４】
以下では、本発明にかかる実施例の車両用のバッテリ充電装置の複数の入力端子に接続される三相交流出力の相の特定方法を詳細に説明する。
【実施例１】
【００２５】
図3に示すように三相交流出力の線電圧Va、Vbを信号PN(0)、PN(1)として入力して、入力端子RSTに接続される三相交流出力の相を特定する方法を実施例1として以下に説明する。
【００２６】
制御回路16の電源がオンにされ、エンジン10の始動が開始された直後、インバータ制御部161は、複数のスイッチング素子をすべて非駆動にして整流回路14を全波整流状態にする。図4は全波整流状態における出力端子と入力端子の接続パターンと各信号の関係例を示す図である。なお、信号PN(2)は生成されないが、理解を容易にするため図4には破線で記載する。
【００２７】
図4は上述した三相交流発電機11の出力端子と整流回路14の入力端子の六つの接続パターンに対応し、図4(a)はU-R、V-S、W-Tが接続された場合、図4(b)はU-R、W-S、V-Tが接続された場合、図4(c)はV-R、W-S、U-Tが接続された場合、図4(d)はV-R、U-S、W-Tが接続された場合、図4(e)はW-R、U-S、V-Tが接続された場合、図4(f)はW-R、V-S、U-Tが接続された場合に対応する。
【００２８】
また、図4にはパルス信号発生器18が発生するパルス信号Tpを示す。パルス信号Tpの発生タイミングtは、ある相の線電圧が立ち上がった後、かつ、当該相の立ち上がりからパルス信号Tpの発生タイミングtの間に他の線電圧の極性が変化しないことが条件である。例えばU相の立ち上がり後にパルス信号Tpを発生させるとし、U相の線電圧Vaの立ち上がりタイミングを0度とすると、パルス信号Tpの発生タイミングtが0度＜t＜+60度になるように、リラクタ17の取付位置またはパルス発生器18の取付位置を調整する。
【００２９】
図5は実施例1のインバータ制御部161が実行する信号PN(0)〜PN(2)の相順を判定するためのフローチャートである。インバータ制御部161は、常に、信号PN(0)の立ち上がりを検出する(S10)。そして、信号PN(0)が立ち上がった時点の信号PN(1)のレベルを検出し(S11)、信号PN(1)がハイレベル（以下、Hレベル）かローレベル（以下、Lレベル）かにより(S12)、入力端子に接続された三相交流出力の相順を判定する。
【００３０】
例えば、信号PN(0)が立ち上がった時点(S10)で信号PN(1)がLレベルであれば(S12)、相順は「PN(0)に対応する入力端子⇒PN(1)に対応する入力端子⇒線電圧が未検出の入力端子」の順（以下、R-S-T順）になる(S13)。従って、信号PN(0)、PN(1)、PN(2)と相U、V、Wの組み合わせは図4(a)(c)(e)のパターンの何れかである。
【００３１】
また、信号PN(0)が立ち上がった時点(S10)で信号PN(1)がHレベルであれば(S12)、相順は「PN(0)に対応する入力端子⇒線電圧が未検出の入力端子⇒PN(1)に対応する入力端子」の順（以下、R-T-S順）になる(S14)。従って、信号PN(0)、PN(1)、PN(2)と相U、V、Wの組み合わせは図4(b)(d)(f)のパターンの何れかである。
【００３２】
ここで相順を判定することができたため、次に信号PN(0)〜PN(2)に対応する入力端子の一つがU相か、V相か、W相かを特定することができれば、判定した相順により全入力端子の相が特定される。
【００３３】
図6(a)は実施例1のインバータ制御部161が実行する相を特定するためのフローチャートである。なお、ここではU相を特定する例を説明する。インバータ制御部161は、常に、パルス信号Tpの発生を検出する(S80)。
【００３４】
前述したように、U相の立ち上がり0度に対するパルス信号Tpの発生タイミングtを0度＜t＜+60度とすると、パルス信号Tpの発生直前に立ち上がった信号に対応する入力端子がU相に接続されていると特定することができる。つまり、パルス信号Tpの発生直前に信号PN(0)が立ち上がった場合(S81)は信号PN(0)に対応する入力端子がU相であると判定する(S82)。図4(a)(b)のパターンの場合、信号PN(0)に対応する入力端子がU相であると判定される。
【００３５】
また、パルス信号Tpの発生直前に信号PN(1)が立ち上がった場合(S83)は信号PN(1)に対応する入力端子がU相であると判定する(S84)。図4(d)(e)のパターンの場合、信号PN(1)に対応する入力端子がU相であると判定される。
【００３６】
また、信号PN(0)またはPN(1)に対応する入力端子にU相が接続されていない場合、パルス信号Tpの発生直前に立ち上がる信号はない。例えば、図4(f)のパターンでは、パルス信号Tpの発生前に信号PN(0)が立ち上がり、その後、信号PN(1)が立ち下がるので、この場合、パルス信号Tpの発生直前に立ち上がった信号はないと判定する。従って、この場合は、信号PN(0)およびPN(1)に対応する入力端子を除く三つ目の入力端子がU相であり(S85)、信号PN(2)を生成する場合は信号PN(2)に対応する入力端子がU相である。つまり、図4(c)(f)のパターンの場合、信号PN(2)に対応する入力端子がU相であると判定される。
【００３７】
図6(b)によりU相の特定結果および相順と接続パターンの関係を示す。信号PN(0)に対応する入力端子がU相と特定された場合、相順の判定結果がR-S-T順であればU-R、V-S、W-Tの接続パターン（図4(a)）であると特定され、相順の判定結果がR-T-S順であればU-R、V-T、W-Sの接続パターン（図4(b)）であると特定される。
【００３８】
また、信号PN(1)に対応する入力端子がU相と特定された場合、相順の判定結果がR-S-T順であれば、U-S、V-T、W-Rの接続パターン（図4(e)）であると特定され、相順の判定結果がR-T-S順であればU-S、V-R、W-Tの接続パターン（図4(d)）であると特定される。
【００３９】
また、信号PN(2)に対応する入力端子がU相と特定された場合、相順の判定結果がR-S-T順であればU-T、V-R、W-Sの接続パターン（図4(c)）であると特定され、相順の判定結果がR-T-S順であればU-T、V-S、W-Rの接続パターン（図4(f)）であると特定される。
【００４０】
以上の処理が終了すると、インバータ制御部161は、複数の入力端子RSTに接続された三相交流出力の相の特定結果をインバータ制御部161のメモリ領域に格納するとともに、スイッチング素子の駆動を開始して全波整流状態を解消する。メモリ領域に格納された特定結果は制御回路16の電源がオフになるまで維持される。インバータ制御部161は、相が特定されている場合は上記処理を実行しない。
【００４１】
上記では、信号PN(0)の立ち上がりで相順を判定する例を説明した。しかし、信号PN(0)の立ち下がりで相順の判定処理を開始してもよい。その場合、信号PN(1)がHレベルであればRST順、信号PN(1)がLレベルであればRTS順と判定する。
【００４２】
また、上記では、パルス信号Tpの発生タイミングtをU相の立ち上がりに合わせて0度＜t＜60度に設定して、U相を特定する例を説明した。しかし、パルス信号Tpの発生タイミングtを他の相の立ち上がりに合わせて当該相を特定してもよい。
【００４３】
また、上記では、パルス信号Tpの発生前に立ち上がる信号によってU相に接続された入力端子を特定する例を説明した。しかし、パルス信号Tpの発生直後に立ち下がる信号によってW相に接続された入力端子を特定してもよい。
【実施例２】
【００４４】
以下、本発明にかかる実施例2の入力端子RSTに接続される三相交流出力の相を特定する方法を説明する。なお、実施例2において、実施例1と略同様の構成については、同一符号を付して、その詳細説明を省略する。
【００４５】
図7は全波整流状態における信号PN(0)とPN(1)の波形パターンを示す図である。つまり、図7は上述した三相交流発電機11の出力端子と整流回路14の入力端子の六つの接続パターンに対応し、例えば信号PN(0)に対応する入力端子がR端子、信号PN(1)に対応する入力端子がS端子とすると、図7(a)はU-R、V-S、W-T接続パターンの場合、図7(b)はU-R、W-S、V-T接続パターンの場合、図7(c)はW-R、U-S、V-T接続パターンの場合、図7(d)はV-R、U-S、W-T接続パターンの場合、図7(e)はV-R、W-S、U-T接続パターンの場合、図7(f)はW-R、V-S、U-T接続パターンの場合の波形パターンを示す。また、波形の右側の「進」は相対的に位相が進んでいる波形を示し、「遅」は相対的に位相が遅れている波形を示す。
【００４６】
つまり、三相交流発電機11の出力端子と整流回路14の入力端子の接続パターンに応じて、インバータ制御部161は、図7に示す六つの波形パターンの何れかを線電圧センサA162と線電圧センサB163から入力する。
【００４７】
インバータ制御部161は、信号PN(0)の電圧の立ち上がりと立ち下がり（以下、エッジ）、および、信号PN(1)の電圧のエッジで割込処理（以下、両エッジ割込処理）を実行する。図8は実施例2のインバータ制御部161が実行する両エッジ割込処理を説明するフローチャートである。
【００４８】
図8(a)は信号PN(0)のエッジを検出した場合の割込処理を示す。インバータ制御部161は、常に、信号PN(0)のエッジを検出する(S20)。そして、信号PN(0)のエッジを検出すると、自分のポートの信号PN(0)のレベルを読み込んで変数PN0に設定し、相手のポートの信号PN(1)のレベルを読み込んで変数PN1に設定する(S21)。なお、以下では、Hレベルを二値数の‘1’、Lレベルを二値数の‘0’で表す。例えば信号PN(0)がHレベルの場合はPN0=‘1’になる。
【００４９】
次に、インバータ制御部161は、PN0=‘1’か否かの判定(S22)、および、PN1=‘0’か否かの判定(S23、S26)を行う。PN0=‘1’かつPN1=‘0’の場合（図7(a)）、インバータ制御部161は、PN(0)が進み、PN(1)が遅れと判定して、進みポートを表す変数APに0を設定するとともに、ポートパターンを表す2ビットの変数PPの上位ビットに相手ポートの値（PN1）を設定し、下位ビットに自分ポートの値（PN0）を設定する(S24)。この場合、PN1=‘0’、PN0=‘1’であるからPP=‘01’になる。また、PN0=‘1’かつPN1=‘1’の場合（図7(b)）、インバータ制御部161は、PN(0)が遅れ、PN(1)が進みと判定して変数AP=1、PP=‘11’を設定する(S25)。
【００５０】
一方、PN0=‘0’かつPN1=‘0’の場合（実際には存在しない）、インバータ制御部161は、PN(0)が遅れ、PN(1)が進みと判定してAP=1、PP=‘00’を設定する(S27)。また、PN0=‘0’かつPN1=‘1’の場合（図7(e)）、インバータ制御部161は、PN(0)が進み、PN(1)が遅れと判定してAP=0、PP=‘10’を設定する(S28)。
【００５１】
図8(b)は信号PN(1)のエッジを検出した場合の割込処理を示す。インバータ制御部161は、常に、信号PN(1)のエッジを検出する(S40)。そして、信号PN(1)のエッジを検出すると、相手のポートの信号PN(0)のレベルを読み込んで変数PN0に設定し、自分のポートの信号PN(1)のレベルを読み込んで変数PN1に設定する(S41)。
【００５２】
次に、インバータ制御部161は、PN1=‘1’か否かの判定(S42)、および、PN0=‘0’か否かの判定(S43、S46)を行う。PN1=‘1’かつPN0=‘0’の場合（図7(d)）、インバータ制御部161は、PN(1)が進み、PN(0)が遅れと判定してAP=1を設定するとともに、変数PPの上位ビットに相手ポートの値（PN0）を設定し、下位ビットに自分ポートの値（PN1）を設定する(S44)。この場合、PN1=‘1’、PN0=‘0’であるからPP=‘01’になる。また、PN1=‘1’かつPN0=‘1’の場合（図7(c)）、インバータ制御部161は、PN(1)が遅れ、PN(0)が進みと判定してAP=0、PP=‘11’を設定する(S45)。
【００５３】
一方、PN1=‘0’かつPN0=‘0’の場合（実際には存在しない）、インバータ制御部161は、PN(1)が遅れ、PN(0)が進みと判定してAP=0、PP=‘00’を設定する(S47)。また、PN1=‘0’かつPN0=‘1’の場合（図7(f)）、インバータ制御部161は、PN(1)が進み、PN(0)が遅れと判定してAP=1、PP=‘10’を設定する(S48)。
【００５４】
上記のようにしてポートパターンを表す変数PPを設定すると、その値は‘01’、‘11’、‘10’の三通りであり、PP=‘00’は通常発生しない。そして、実施例1で説明したパルス信号Tpの発生タイミングtにおいて、その時点の変数PPの値と、変数APが表す「進みポート」「遅れポート」の関係を判定すれば、入力端子に接続された三相交流出力の相を特定することができる。図7に二点鎖線で示すタイミングTiは、パルス信号Tpの発生によるPC割込のタイミングを示す。つまり、U相の立ち上がりを0度とすると、0度＜t＜+60度でパルス信号Tpを発生してPC割込を行った場合の変数PPの値および「進みポート」「遅れポート」「残りのポート」と三相交流出力の相の関係は図7(g)に示すようになる。
【００５５】
図9は実施例2のインバータ制御部161が実行するPC割込により接続パターンを決定するためのフローチャートである。インバータ制御部161は、常に、パルス信号Tpの発生を検出する(S60)。そして、パルス信号Tpの発生を検出すると、ポートパターンを示す変数PP=‘01’か否かを判定する(S61)。PP=‘01’の場合、インバータ制御部16は、進みポートを表す変数AP=0か否かを判定する(S62)。そして、AP=0の場合は、進みポートの信号PN(0)に対応する入力端子（例えばR端子）がU相、遅れポートの信号PN(1)に対応する入力端子（例えばS端子）がV相、残りのポートである入力端子（例えばT端子）がW相と特定する(S63)。また、AP=1の場合は、遅れポートである信号PN(0)に対応するR端子がV相、進みポートである信号PN(0)に対応するS端子がU相、残りのポートであるT端子がW相と特定する(S64)。
【００５６】
また、PP=‘01’ではない場合、インバータ制御部16はPP=‘11’か否かを判定する(S65)。PP=‘11’の場合、インバータ制御部16は、AP=0か否かを判定し(S66)、AP=0の場合は、進みポートの信号PN(0)に対応するR端子がW相、遅れポートの信号PN(1)に対応するS端子がU相、残りのポートであるT端子がV相と特定する(S67)。また、AP=1の場合は、遅れポートである信号PN(0)に対応するR端子がU相、進みポートである信号PN(0)に対応するS端子がW相、残りのポートであるT端子がV相と特定する(S68)。
【００５７】
また、PP=‘11’ではない場合、インバータ制御部16はPP=‘10’か否かを判定する(S69)。PP=‘10’の場合、インバータ制御部16は、AP=0か否かを判定し(S70)、AP=0の場合は、進みポートの信号PN(0)に対応するR端子がV相、遅れポートの信号PN(1)に対応するS端子がW相、残りのポートであるT端子がU相と特定する(S71)。また、AP=1の場合は、遅れポートである信号PN(0)に対応するR端子がW相、進みポートである信号PN(0)に対応するS端子がV相、残りのポートであるT端子がU相と特定する(S72)。
【００５８】
また、PP=‘00’は通常は発生しない値である。従って、PP=‘00’の場合、インバータ制御部161は接続パターンを特定せずにPC割込を終了する。
【００５９】
以上の処理が終了すると、インバータ制御部161は、複数の入力端子RSTに接続された三相交流出力の相の特定結果をインバータ制御部161のメモリ領域に格納するとともに、スイッチング素子の駆動を開始して全波整流状態を解消する。メモリ領域に格納された特定結果は制御回路16の電源がオフになるまで維持される。インバータ制御部161は、相が特定されている場合は上記処理を実行しない。
【００６０】
なお、上記の両エッジ割込およびPC割込は、各ポートの波形がラップしてから開始する、各ポートの立ち上がり立ち下がりが交互に観測されない場合は処理を初期に戻すなど、三相交流発電機11の回転が安定してから実行する。
【００６１】
［変形例］
実施例1、2では、全波整流状態で接続パターンを特定する例を説明した。この場合、接続パターンの特定処理は、エンジン10のスタート後、短時間に行われる。一方、相電圧VaとVbの波形を抽出する方法として、接続パターンの特定処理の間、スイッチング素子の一部を駆動した全相ショート状態にする方法がある。
【００６２】
図10(a)は整流器14の全波整流状態を示し、図10(b)は整流器14の全相ショート状態を示す。全相ショート状態において駆動されるスイッチング素子は、図1に示す、ソース端子が接地電位に接続された三つのスイッチング素子である。スイッチング素子がFETであればドレインソース間のオン抵抗値Ronと各相の電流値を乗算した電圧が線電圧センサA162と線電圧センサB163に入力され、相順の判定処理および相の決定処理が可能になる。全相ショート状態における接続パターンの決定処理は、エンジン11のスタート後、短時間に行われる。
【図１】
0005758833.tif 000002
【図２】
0005758833.tif 000003
【図３】
0005758833.tif 000004
【図４】
0005758833.tif 000005
【図５】
0005758833.tif 000006
【図６】
0005758833.tif 000007
【図７】
0005758833.tif 000008
【図８】
0005758833.tif 000009
【図９】
0005758833.tif 000010
【図１０】
0005758833.tif 000011