(57)【特許請求の範囲】
【請求項１】
電子デバイスであって、
第１の導電型を有して第１の面を有する半導体層と、
前記半導体層内のその前記第１の面での主接合部と、
前記主接合部に隣接して前記第１の導電型と反対の第２の導電型を有する前記半導体内の低濃度ドープ領域と、
前記第１の面の平面で見た時に上側境界と、側部境界と、該上側境界と該側部境界間のコーナ領域とを有する前記低濃度ドープ領域内の接合部終端構造と、
前記接合部終端構造の前記コーナとデバイスのコーナ間に少なくとも１つの浮遊保護リングセグメントと、
を含み、
前記低濃度ドープ領域は、前記主接合部から離れかつ前記上側境界上の点に垂直な第１の方向に、該低濃度ドープ領域が該主接合部から離れかつ前記コーナ領域上の点に垂直な第２の方向に延びる第２の距離よりも小さい第１の距離だけ延びる、
ことを特徴とする電子デバイス。
【請求項２】
前記接合部終端構造は、前記主接合部と隣接しかつそれから離間する保護リングを含み、
前記保護リングは、第２の導電型を有し、かつ前記低濃度ドープ領域のドープ濃度よりも高いドープ濃度を有する、
ことを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記半導体層は、シリコンカーバイドを含み、
前記接合部終端構造の前記上側境界は、前記シリコンカーバイド半導体層の＜１１−２０＞結晶学的方向に位置合せされ、該接合部終端構造の前記側部境界は、該シリコンカーバイド半導体層の＜１０−１０＞結晶学的方向に位置合せされる、
ことを特徴とする請求項１に記載の電子デバイス。
【請求項４】
前記接合部終端構造の前記コーナは、該接合部終端構造の前記上側境界が前記主接合部の上方に位置決めされ、かつ該接合部終端構造の前記側部境界が該主接合部の左に位置決めされた時に電子デバイスの左上コーナにあることを特徴とする請求項１に記載の電子デバイス。
【請求項５】
前記低濃度ドープ領域は、前記主接合部から離れかつ前記上側境界上の前記点に垂直な前記第１の方向に約１０マイクロメートルの距離だけ延び、かつ該主接合部から離れかつ前記コーナ上の前記点に垂直な前記第２の方向に少なくとも約２０マイクロメートルの距離だけ延びることを特徴とする請求項１に記載の電子デバイス。
【請求項６】
４つのコーナ領域を含み、
前記低濃度ドープ領域は、前記４つのコーナ領域の各々の中に延びる、
ことを特徴とする請求項１に記載の電子デバイス。
【請求項７】
前記接合部終端構造の前記コーナは、前記浮遊保護リングセグメントと前記主接合部の間にある、
ことを特徴とする請求項１に記載の電子デバイス。
【請求項８】
前記浮遊保護リングセグメントは、前記接合部終端構造から隔離された前記半導体層内の注入領域を含むことを特徴とする請求項７に記載の電子デバイス。
【請求項９】
前記接合部終端構造の前記コーナとデバイスの前記コーナ間に複数の相互に隔離された浮遊保護リングセグメントを更に含むことを特徴とする請求項７に記載の電子デバイス。
【請求項１０】
前記浮遊保護リングセグメントは、前記主接合部の周りに完全には延びないことを特徴とする請求項７に記載の電子デバイス。
【請求項１１】
前記低濃度ドープ領域の前記コーナは、前記接合部終端構造の前記コーナの第２の曲率半径よりも小さい第１の曲率半径を有することを特徴とする請求項１に記載の電子デバイス。
【請求項１２】
第１の導電型を有して第１の面を有する半導体層と、
前記半導体層内のその前記第１の面での主接合部と、
前記半導体層内のかつ前記主接合部を取り囲む接合部終端構造と、
前記接合部終端構造の外側の前記半導体層内で前記第１の導電型と反対の第２の導電型を有する少なくとも１つの浮遊保護リングセグメントと、
を含むことを特徴とする電子デバイス。
【請求項１３】
前記浮遊保護リングセグメントは、前記主接合部の周りに完全には延びないことを特徴とする請求項１２に記載の電子デバイス。
【請求項１４】
前記浮遊保護リングセグメントは、前記接合部終端構造の前記コーナの曲率半径とほぼ同じ曲率半径を有することを特徴とする請求項１２に記載の電子デバイス。
【請求項１５】
電子デバイスを形成する方法であって、
第１の導電型を有して第１の面を有する半導体層を与える段階と、
前記半導体層内のその前記第１の面に主接合部を与える段階と、
前記半導体層の前記面で前記主接合部に隣接し、かつ前記第１の導電型と反対の第２の導電型を有する低濃度ドープ領域を与える段階と、
前記主接合部から離れかつ前記上側境界上の点に垂直な第１の方向に、前記低濃度ドープ領域が該主接合部から離れかつ前記コーナ上の点に垂直な第２の方向に延びる第２の距離よりも小さい第１の距離だけ延びる該低濃度ドープ領域に、前記第１の面の平面でみた時に上側境界と、側部境界と、該上側境界と該側部境界間のコーナとを有する接合部終端構造を与える段階と、
第２の導電型のドーパントでドープされた少なくとも１つの浮遊保護リングセグメントを前記接合部終端構造の前記コーナの外側の前記半導体層に与える段階と、
を含むことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ電子デバイスに関し、より具体的には、マイクロ電子デバイスのためのエッジ終端に関する。
【背景技術】
【０００２】
高電圧シリコンカーバイド（炭化ケイ素、ＳｉＣ）デバイスは、高電圧を扱うことができ、かつそれらの活性化領域のサイズに応じて約１００アンペア又はそれよりも高いような大きい電流を扱うことができる。高電圧ＳｉＣデバイスは、とりわけ電力調整、配電、及び制御の分野にいくつかの重要な用途を有する。
【０００３】
従来型の電力デバイス構造は、ドリフト領域として機能するｎ−エピタキシャル層がその上に形成されたｎ型ＳｉＣ基板を有する。このデバイスは、ｎ−層上のＰ−Ｎ及び／又はショットキー接合部を典型的に含み、これは、逆バイアス方向での電圧を遮断してフォワードバイアス方向での電流フローを提供する主接合部として作用する。イオン注入によって典型的に形成されるｐ型接合部終端延長部（ＪＴＥ）領域は、主接合部を取り囲むことができる。ＪＴＥ領域を形成するのに使用されるインプラントは、アルミニウム、ホウ素、又は他の適切なｐ型ドーパントとすることができる。接合部終端領域の目的は、エッジでの電界集中を低減又は防止し、かつ空乏領域がデバイスの表面と相互作用することを低減又は防止することである。表面効果は、空乏領域が不均一に拡がる原因になる可能性があり、これは、デバイスの降伏電圧に悪影響を及ぼす場合がある。他の終端技術は、表面効果によってより強く影響を受ける場合がある保護リング及び浮遊電界リングを含む。デバイスのエッジまでの空乏領域の延長を防止／低減するために、窒素又はリンのようなｎ型ドーパントの注入によってチャンネル停止領域を形成することができる。
【０００４】
ＳｉＣショットキーダイオードの付加的な従来型終端は、Ｓｉｎｇｈ他著「低漏れ及び高収率の４Ｈ−ＳｉＣショットキーダイオードにおける平面状終端」，ＩＳＰＳＤ’９７，ｐｐ．１５７−１６０に説明されている。ＳｉＣショットキー障壁ダイオードのためのｐ型エピタキシ保護リング終端は、Ｕｅｎｏ他著「高電圧ＳｉＣショットキー障壁ダイオードのための保護リング終端」，ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ，ｖｏｌ．１６，Ｎｏ．７，Ｊｕｌｙ，１９９５，ｐｐ．３３１−３３２に説明されている。更に、他の終端技術は、「電圧吸収エッジを有するＰＮ接合部を含むＳｉＣ半導体デバイス」という名称の公開されたＰＣＴ出願番号ＷＯ  ９７／０８７５４に説明されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】ＷＯ  ９７／０８７５４
【特許文献２】米国特許第７，０２６，６５０号明細書
【特許文献３】米国特許公開第２００６／０１１８７９２号明細書
【非特許文献】
【０００６】
【非特許文献１】Ｓｉｎｇｈ他著「低漏れ及び高収率の４Ｈ−ＳｉＣショットキーダイオードにおける平面状終端」，ＩＳＰＳＤ’９７，ｐｐ．１５７−１６０
【非特許文献２】Ｕｅｎｏ他著「高電圧ＳｉＣショットキー障壁ダイオードのための保護リング終端」，ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ，ｖｏｌ．１６，Ｎｏ．７，Ｊｕｌｙ，１９９５，ｐｐ．３３１−３３２
【非特許文献３】Ｋｉｎｏｓｈｉｔａ他著「保護リング支援型ＲＥＳＵＲＦ：ＳｉＣ電力デバイスのための安定で高い降伏電圧を提供する新規な終端構造」，Ｔｅｃｈ．Ｄｉｇｅｓｔ  ｏｆ  ＩＳＰＳＤ’０２，ｐｐ．２５３−２５６
【発明の概要】
【発明が解決しようとする課題】
【０００７】
接合部終端延長部（ＪＴＥ）に加えて、多重浮遊保護リング（ＭＦＧＲ）及び電界プレート（ＦＰ）は、高電圧シリコンカーバイドデバイスにおいて典型的に使用される終端方式である。別の従来型エッジ終端技術は、メサエッジ終端である。
【０００８】
電界プレート終端も、デバイスのエッジ終端のための従来型の技術であり、対費用効果が高い場合がある。従来型電界プレートデバイスにおいて、高電界は、金属電界プレートの下の酸化物層によってサポートされる。この技術は、半導体における最高電界が比較的低いシリコンデバイスに対して十分に機能する。しかし、ＳｉＣデバイスにおいては、遮断状態での電界が非常に高い場合があり（〜２ＭＶ／ｃｍ）、これは、酸化物−半導体界面では２．５倍に倍増する。これは、非常に高い酸化物場をもたらし、長期信頼性の問題を引き起こす場合がある。すなわち、電界プレート終端は、ＳｉＣデバイスでの使用には不適な場合がある。
【０００９】
ＪＴＥに加えた多重浮遊保護リングの使用は、注入投与量変動に対するＪＴＥの感度を低減するための技術として提案された。Ｋｉｎｏｓｈｉｔａ他著「保護リング支援型ＲＥＳＵＲＦ：ＳｉＣ電力デバイスのための安定で高い降伏電圧を提供する新規な終端構造」，Ｔｅｃｈ．Ｄｉｇｅｓｔ  ｏｆ  ＩＳＰＳＤ’０２，ｐｐ．２５３−２５６を参照することができる。Ｋｉｎｏｓｈｉｔａ他は、こうした技術が注入投与量変動に対する感度を低減したことを報告した。しかし、保護リングがＪＴＥの内側エッジとＪＴＥの外側の両方に追加されるので、終端のために利用される面積は、ＪＴＥ単独の殆ど３倍まで増大した。
【００１０】
従来型ＪＴＥ終端ＰＩＮダイオードが図１に示されている。図示のように、ＰＩＮダイオード１００は、ｐ＋層１１６とｎ＋基板１１４の間にｎ−ドリフト層１１２を含む。図１は、ＰＩＮ構造の半分を示し、この構造は、鏡像部分（図示せず）を含むことができる。アノード接点１２３がｐ＋層１１６上にあり、カソード接点１２５がｎ＋基板１１４上にある。複数のＪＴＥゾーン１２０Ａ、１２０Ｂ、１２０Ｃを含む接合部終端延長部（ＪＴＥ）領域１２０が、ｐ＋層１１６に隣接してｎ−ドリフト層１１２に提供される。ＪＴＥゾーン１２０Ａ、１２０Ｂ、１２０Ｃは、ｐ＋層１１６とｎ−ドリフト層１１２の間でＰＮ接合部からの距離に伴って段階的に外向きに低下する電荷のレベルを有することができるｐ型領域である。３つのＪＴＥゾーン１２０Ａ、１２０Ｂ、１２０Ｃが示されているが、より多くの又はより少ないＪＴＥゾーンを提供することができる。
【００１１】
ＪＴＥゾーン１２０Ａ、１２０Ｂ、１２０Ｃは、ｎ−ドリフト層１１２内へのイオンの連続注入によって形成することができる。しかし、こうした注入は、複数のマスク及び注入段階を必要とする場合があり、生産の複雑性及び経費を増大させる。これは、ＪＴＥゾーンの数が増加する時に悪化すると考えられる。更に、こうした手法によって提供される段階的ドープ勾配は、理想的終端を提供しない場合がある。
【００１２】
ＳｉＣショットキーダイオードの付加的な従来型終端は、Ｓｉｎｇｈ他著「低漏れ及び高収率の４Ｈ−ＳｉＣショットキーダイオードにおける平面状終端」，ＩＳＰＳＤ’９７，ｐｐ．１５７−１６０に説明されている。ＳｉＣショットキー障壁ダイオードのためのｐ型エピタキシ保護リング終端は、Ｕｅｎｏ他著「高電圧ＳｉＣショットキー障壁ダイオードのための保護リング終端」，ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ，ｖｏｌ．１６，Ｎｏ．７，Ｊｕｌｙ，１９９５，ｐｐ．３３１−３３２に説明されている。更に、他の終端技術は、「電圧吸収エッジを有するＰＮ接合部を含むＳｉＣ半導体デバイス」という名称の公開されたＰＣＴ出願番号ＷＯ  ９７／０８７５４に説明されている。
【００１３】
別のタイプの接合部終端は、本発明の出願人に譲渡された米国特許第７，０２６，６５０号明細書に開示されており、その開示は、完全に説明されたものとして本明細書に引用により組み込まれている。
【課題を解決するための手段】
【００１４】
一部の実施形態による電子デバイスは、第１の導電型を有して第１の面を有する半導体層と、半導体層内のその第１の面での主接合部とを含むことができる。低濃度ドープ領域が、主接合部に隣接する半導体層内にあり、かつ第１の導電型と反対の第２の導電型を有し、接合部終端構造が、低濃度ドープ領域内にある。接合部終端構造は、第１の面の平面で見た時に、上側境界と、側部境界と、上側境界と側部境界間のコーナ領域とを有する。低濃度ドープ領域は、主接合部から離れかつ上側境界上の点に垂直な第１の方向に、低濃度ドープ領域が主接合部から離れかつコーナ上の点に垂直な第２の方向に延びる第２の距離よりも小さい第１の距離だけ延びる。
【００１５】
接合部終端構造は、主接合部に隣接しかつそれから離間する保護リングを含むことができ、保護リングは、第２の導電型を有し、かつ低濃度ドープ領域のドープ濃度よりも高いドープ濃度を有する。
【００１６】
半導体層は、シリコンカーバイドを含むことができる。
【００１７】
接合部終端構造の上側境界は、シリコンカーバイド半導体層の＜１１−２０＞結晶学的方向に位置合せすることができ、接合部終端構造の側部境界はシリコンカーバイド半導体層の＜１０−１０＞結晶学的方向に位置合せすることができる。
【００１８】
接合部終端構造のコーナは、接合部終端構造の上側境界が主接合部の上方に位置決めされ、かつ接合部終端構造の側部境界が主接合部の左に位置決めされる時に電子デバイスの左上コーナにあることができる。
【００１９】
低濃度ドープ領域は、主接合部から離れかつ上側境界上の点に垂直な第１の方向に約１０マイクロメートルの距離だけ延びることができ、かつ主接合部から離れかつコーナ上の点に垂直な第２の方向に少なくとも約２０マイクロメートルの距離だけ延びることができる。
【００２０】
第１の導電型は、ｎ型又はｐ型のうちの一方とすることができ、第２の導電型は、ｐ型又はｎ型のうちの一方とすることができる。
【００２１】
電子デバイスは、４つのコーナ領域を含むことができ、低濃度ドープ領域は、４つのコーナ領域の各々の中に延びる。
【００２２】
電子デバイスは、接合部終端構造のコーナとデバイスのコーナ間に少なくとも１つの浮遊保護リングセグメントを更に含むことができ、接合部終端構造のコーナは、浮遊保護リングセグメントと主接合部間にあることができる。
【００２３】
浮遊保護リングセグメントは、接合部終端構造から隔離することができる半導体層内の注入領域を含むことができる。電子デバイスは、接合部終端構造のコーナとデバイスのコーナ間に複数の相互に隔離された浮遊保護リングセグメントを更に含むことができる。
【００２４】
浮遊保護リングセグメントは、主接合部の周囲全体には延びない場合がある。
【００２５】
浮遊保護リングセグメントは、接合部終端構造のコーナの曲率半径とほぼ同じ曲率半径を有することができる。
【００２６】
低濃度ドープ領域のコーナは、接合部終端構造のコーナの第２の曲率半径よりも小さい場合がある第１の曲率半径を有することができる。
【００２７】
更に別の実施形態による電子デバイスは、第１の導電型を有して第１の面を有する半導体層と、半導体層内のその第１の面での主接合部と、半導体層内で主接合部を取り囲む接合部終端構造とを含むことができる。少なくとも１つの浮遊保護リングセグメントが、接合部終端構造のコーナの外側の半導体層内に提供される。浮遊保護リングセグメントは、第２の導電型のドーパントでドープすることができる。
【００２８】
浮遊保護リングセグメントは、主接合部の周囲全体には延びない場合がある。
【００２９】
接合部終端構造は、第２の導電型のドーパントでドープされた保護リングを含むことができる。
【００３０】
浮遊保護リングセグメントは、保護リングのコーナの曲率半径とほぼ同じ曲率半径を有することができる。
【００３１】
更に別の実施形態による電子デバイスは、第１の導電型を有して第１の面を有する半導体層と、半導体層内のその第１の面での主接合部と、半導体層の面での第１の導電型と反対の第２の導電型を有して主接合部を取り囲む低濃度ドープ領域を含む保護リング終端構造と、低濃度ドープ領域内で主接合部を取り囲む少なくとも１つの保護リングとを含む。保護リングは、低濃度ドープ領域のドープ濃度よりも高いドープ濃度での第２の導電型のドーパントでドープすることができる。保護リングは、第１の面の平面で見た時に、上側境界と、側部境界と、上側境界と側部境界間のコーナとを有することができる。低濃度ドープ領域は、上側境界に隣接する低濃度ドープ領域の第１の部分内で第１の距離だけ主接合部から離れる第１の方向に保護リングの外側に延びることができ、低濃度ドープ領域は、保護リングのコーナに隣接する低濃度ドープ領域の第２の部分内で第２の距離だけ主接合部から離れる第２の方向に保護リングの外側に延びることができ、第２の距離は、第１の距離よりも大きいとすることができる。
【００３２】
更に別の実施形態による電子デバイスは、第１の導電型を有して第１の面を有する半導体層と、半導体層内のその第１の面での主接合部と、半導体層の面での第１の導電型と反対の第２の導電型を有して主接合部を取り囲む低濃度ドープ領域とを含む。接合部終端構造が、低濃度ドープ領域内に主接合部を取り囲んで提供される。接合部終端構造は、第１の面の平面で見た時に、上側境界と、側部境界と、上側境界と側部境界間のコーナとを有することができ、低濃度ドープ領域は、第１の面の平面で見た時に、上側境界と、側部境界と、上側境界と側部境界間のコーナとを有する。低濃度ドープ領域のコーナは、接合部終端構造のコーナの第２の曲率半径よりも小さい場合がある第１の曲率半径を有することができる。
【００３３】
一部の実施形態による電子デバイスを形成する方法は、第１の導電型を有して第１の面を有する半導体層を与える段階と、半導体層にその第１の面で主接合部を与える段階と、半導体層の面で主接合部に隣接して第１の導電型と反対の第２の導電型を有する低濃度ドープ領域を与える段階と、低濃度ドープ領域に接合部終端構造を与える段階とを含む。接合部終端構造は、第１の面の平面で見た時に、上側境界と、側部境界と、上側境界と側部境界間のコーナとを有することができる。低濃度ドープ領域は、主接合部から離れかつ上側境界上の点に垂直な第１の方向に、低濃度ドープ領域が主接合部から離れかつコーナ上の点に垂直な第２の方向に延びる第２の距離よりも小さい第１の距離だけ延びることができる。
【００３４】
更に別の実施形態による電子デバイスを形成する方法は、第１の導電型を有して第１の面を有する半導体層を与える段階と、半導体層にその第１の面で主接合部を与える段階と、半導体の第１の面で主接合部を取り囲んで接合部終端構造を与える段階とを含む。接合部終端構造は、第１の面の平面で見た時に、上側境界と、側部境界と、上側境界と側部境界間のコーナとを有することができる。本方法は、接合部終端構造のコーナの外側の半導体層に第２の導電型のドーパントでドープされた少なくとも１つの浮遊保護リングセグメントを与える段階を更に含む。
【図面の簡単な説明】
【００３５】
【図１】従来型の接合部終端延長部（ＪＴＥ）終端を有するＳｉＣ  ＰＩＮダイオードを示す図である。
【図２】六方晶系単位セル構造の模式図である。
【図３】１次及び２次配向フラットを有するように加工されたＳｉＣウェーハの模式図である。
【図４】未使用コーナ領域を有するＰＩＮダイオードの平面図である。
【図５】図４のデバイスの断面図である。
【図６】図４のデバイスの一部分の詳細平面図である。
【図７】一部の実施形態による電子デバイスの一部分の詳細平面図である。
【図８】一部の実施形態による電子デバイスの一部分の詳細平面図である。
【図９】一部の実施形態による電子デバイスの一部分の詳細平面図である。
【図１０】一部の実施形態によるショットキーダイオードの断面図である。
【発明を実施するための形態】
【００３６】
本発明の実施形態を本発明の実施形態を示す添付図面を参照して以下でより完全にここで説明する。しかし、本発明は、多くの異なる形態で実施することができ、本明細書に説明する実施形態に制限されるように解釈すべきではない。むしろ、これらの実施形態は、本発明の開示が十分かつ完全になり、本発明の範囲を当業者に完全に伝えるように提供されている。同じ数字は、全体を通じて同様な要素を指す。
【００３７】
以下でより詳細に説明するように、本発明の実施形態は、Ｐ−Ｎ、ショットキー、ＰＩＮ、又は他のこうした半導体デバイスのような半導体デバイスの改良されたエッジ終端を提供する。本発明の特定の実施形態は、シリコンカーバイド（ＳｉＣ）デバイスのためのエッジ終端を提供する。例えば、本発明の実施形態は、ＳｉＣショットキーダイオード、接合障壁ショットキー（ＪＢＳ）ダイオード、ＰＩＮダイオード、サイリスタ、又は他のこうしたＳｉＣデバイスのためのエッジ終端として利用することができる。
【００３８】
半導体電力デバイスは、高レベルの電圧及び／又は電流を遮断し（逆方向遮断状態において）又は通過させる（順方向作動状態において）ように設計される。例えば、逆方向遮断状態において、半導体電力デバイスは、数百から数千ボルトの電位に耐えることができる。しかし、高い逆方向電圧では、半導体電力デバイスは、デバイスを通っていくらかの電流を流し始める場合がある。「漏れ電流」として説明されるこの電流は、非常に望ましくない場合がある。漏れ電流は、典型的にドリフト層のドーピング及び厚みの関数であるデバイスの設計電圧遮断機能を超えて逆方向電圧が増大した時に流れ始める場合がある。しかし、漏れ電流は、デバイスのエッジ終端が故障した時にも流れ始める場合がある。
【００３９】
パワー半導体デバイスの保護リングエッジ終端は、デバイスの設計電圧よりも低い電圧で降伏を開始して漏れ電流が流れるようになる場合がある。そのような漏れ電流は、エッジ終端の特定の領域に接近して流れ始める場合があることが見出されている。特に、高い逆方向バイアスがシリコンカーバイドベースの半導体デバイスに印加された時に、特定の結晶学的方向を有するウェーハ上に形成された保護リングの左上コーナに接近して漏れ電流が流れ始める場合がある。
【００４０】
図２は、仮想的な結晶の六方晶系単位セルを示している。単位セル１０は、１対の反対側の六角面１１Ａ、１１Ｂを含む。六角面は、六方晶系結晶内の方向を示すためのミラーブラヴェ指数系によって定義される＜０００１＞方向に沿って延びるｃ軸と直交する。従って、この六角面は、時にｃ平面と呼ばれ、この結晶のｃ平面又は基底平面を定める。ｃ平面と直角な平面は、プリズム平面と呼ばれる。
【００４１】
図３は、その上にデバイスが製作される単結晶シリコンカーバイド基板ウェーハ２０を示している。ウェーハ２０は、ほぼ円形の周囲を有する。１対のフラット２２、２４（これらは、図３では明確にするために誇張されている）が、ウェーハ配向を助けるためにウェーハ２０内に加工されている。特に、ウェーハ２０は、１次フラット２２及び２次フラット２４を含む。１次フラット２２は、｛１０−１０｝平面内にあって＜１１−２０＞結晶学的方向に沿って延び、一方で２次フラット２４は、｛１１−２０｝平面内にあって＜１０−１０＞結晶学的方向に延びる。ウェーハのカーボン面から見た時に、１次フラット２２はウェーハの底部にあり、２次フラット２４はウェーハの右側にある。
【００４２】
ウェーハの面２６は、シリコンカーバイド結晶のｃ平面に一般的に対応する（エピタキシャル成長を受け入れるようにウェーハを＜１１−２０＞方向に対して軸外角αでカットすることができることを除いて）。
【００４３】
保護リング終端を有するＰＩＮダイオード３０が図４−図６に示されている。特に、図４は、シリコンカーバイドＰＩＮダイオードのようなパワー半導体デバイス３０の平面図であり、図５は、図４の線Ａ−Ａに沿って得られた断面であり、図６は、デバイス３０の上側コーナ領域３０Ａの詳細図である。
【００４４】
デバイス３０は、製作されたデバイスを分離するために基板が切断されることになる複数のダイスカットストリート３２によって定められるシリコンカーバイド基板２６の区域内に形成することができる。
【００４５】
デバイス３０は、シリコンカーバイド基板１４を含む。基板は、第１の導電型を有するドーパントでドープすることができ、かつ２Ｈ、４Ｈ、６Ｈ、３Ｃ、及び／又は１５Ｒのポリタイプを有することができる。
【００４６】
デバイス３０は、第１の導電型の低濃度ドープドリフト層１２と、第１の導電型と反対の第２の導電型を有してドリフト層１２と共にＰＮ接合部を形成する領域４２とを含む。第１の導電型がｎ型であり、かつ第２の導電型がｐ型であると仮定すれば、アノード接点３４は、ｐ型領域４２上にあり、カソード接点４６は、ｎ型基板１４上にある。
【００４７】
保護リング構造は、領域４２とドリフト層１２間のＰＮ接合部に隣接したドリフト層１２の面上に提供される。保護リング構造は、デバイスの活性化領域（すなわち、主ＰＮ接合部を含む領域）の周りの同心リングを形成する第２の導電型の複数の保護リング３８を含む。保護リング３８は、例えば、イオン注入によって形成することができる。保護リング形成は、２００６年４月１１日に付与された「シリコンカーバイドダイオードのための多重浮遊保護リングエッジ終端」という名称の米国特許第７，０２６，６５０号明細書及び２００６年６月８日に公開された「シリコンカーバイドデバイスのためのエッジ終端構造及びそれを組み込むシリコンカーバイドデバイスの製作方法」という名称の米国特許公開第２００６／０１１８７９２号明細書に詳細に説明されており、これらは、本発明の出願人に譲渡され、引用によって本明細書に組み込まれている。
【００４８】
この構造内には、ドリフト層１２の面で保護リング３８間に提供される第２の導電型の低濃度ドープ領域３６も含まれる。低濃度ドープ領域３６は、最外側保護リング３８の外側に延びることができ、保護リングが延びる深さよりも浅い深さであるドリフト層１２内の深さに形成することができる。一部の実施形態において、低濃度ドープ領域３６は、例えば、先に参照した米国特許第７，０２６，６５０号明細書及び米国特許公開第２００６／０１１８７９２号明細書に説明されているように表面電荷補償領域を提供する。一部の実施形態において、低濃度ドープ領域は、例えば、米国特許第７，０２６，６５０号明細書及び米国特許公開第２００６／０１１８７９２号明細書に説明されているようにドリフト層の面で低減面電界（ＲＥＳＵＲＦ）領域を提供することができる。低濃度ドープ領域３６は、隣接する保護リング３８間に完全又は不完全に延びることができる。更に、低濃度ドープ領域３６は、ドリフト層１２内に保護リング３８よりも深く又は浅く延びることができる。
【００４９】
図４及び図６を参照すると、上からみた時に、保護リング３８は、漏れ電流の低減を助けるためにデバイスのコーナで丸くすることができ、電圧がピークに達する場合がある鋭いコーナを有するように保護リングが形成されたならば、漏れ電流は低減されないであろう。しかし、保護リング３８のコーナを丸めると、ダイの潜在的有効面積の損失を引き起こす場合がある。すなわち、コーナ３８の丸み付けは、ダイスカットストリート３２と最外側保護リング３８の丸いコーナ３８Ａとによって定められた領域のコーナ間の使用されないコーナ領域４０を引き起こす。一部の実施形態は、この「失われた」空間を利用し、これは、その中に構造又は特徴部を形成することにより、とりわけデバイスの最も脆弱なコーナでの漏れ電流を低減することができる。
【００５０】
図４に示すように、デバイス３０は、ダイスカットストリート３２が基板の定められた直交方向に平行であるようにウェーハ２０上に配列することができる。例えば、ダイスカットストリート３２のうちの２つは＜１１−２０＞方向と平行とすることができ、一方でダイスカットストリート３２のうちの２つは＜１０−１０＞方向と平行とすることができる。
【００５１】
図７を参照すると、一部の実施形態において低濃度ドープ領域３６は、ダイスカットストリート３２と最外側保護リング３９間のコーナ領域４０のうちの１つ又はそれよりも多くの中に延びることができる。低濃度ドープ領域３６は、従って、コーナ領域４０における最外側保護リング３９よりも小さい曲率半径を有するように形成することができる。一部の実施形態において、低濃度ドープ領域３６は、全てのコーナ領域において延びることができる。他の実施形態において、低濃度ドープ領域３６は、全てよりも少ないコーナ領域で延びることができ、例えば、低濃度ドープ領域３６は、１つのコーナ領域でのみ延びることができる。
【００５２】
１つの態様において、低濃度ドープ領域３６は、主接合部から離れて最外側保護リング３９のコーナ上の点３９Ｄに垂直な第１の方向４６に、低濃度ドープ領域３６が主結合から離れて最外側保護リング３９の境界３８Ａ、３９Ｂ上の点３９Ｃに垂直な方向４４に延びる距離よりも長い距離だけ延びることができる。言い換えれば、低濃度ドープ領域３６は、コーナ領域４０に隣接する低濃度ドープ領域の第１の部分内を主接合部から離れて第１の方向４６に第１の距離だけ最外側保護リング３９の外側に延びることができ、かつ最外側保護リング３９の境界３９Ａに隣接する低濃度ドープ領域の第２の部分内を主接合部から離れて第２の方向４４に第１の距離４４よりも大きい第２の距離４６だけ最外側保護リング３９の外側に延びることができる。
【００５３】
一部の実施形態において、低濃度ドープ領域３６は、主接合部から離れて最外側保護リング３９の境界３９Ａ、３９Ｂ上の点３９Ｃに垂直な方向４４に約１０マイクロメートルだけ延びることができ、かつ主接合部から離れて最外側保護リング３９のコーナ上の点３９Ｄに垂直な方向４６に約２０マイクロメートルだけ延びることができる。
【００５４】
上述したような低濃度ドープ領域３６の拡張は、高い逆方向バイアス電圧での電気絶縁破壊に対して脆弱な領域での電界を低減し、及び／又は分散させることを助けることができる。これは、デバイスからの漏れ電流を低減することができ、改良された収率及び／又は同様の降伏電圧に対してダイ寸法の縮小を潜在的にもたらす。低濃度ドープ領域は、最外側保護リングのコーナとデバイスのコーナ間の以前に用いられていない空間内に延びることができるので、低濃度ドープ領域３６の拡張は、ダイの全体寸法の増大なしに行うことができる。
【００５５】
更に別の実施形態は、図８及び図９に示されている。そこに示すように、１つ又はそれよりも多くの補助的保護リングセグメント５０を最外側保護リングとデバイスの外側コーナ間のコーナ領域４０のうちの１つ又はそれよりも多くにおける第２の導電型の分離注入領域として提供することができる。保護リングセグメント５０は、一部の実施形態においてコーナ領域４０内の保護リング３８の曲率半径と同じか又は類似の曲率半径を有することができる。
【００５６】
一部の実施形態において、保護リングセグメント５０は、全てのコーナ領域に提供することができる。他の実施形態において、保護リングセグメント５０は、全てよりも少ないコーナ領域に提供することができ、例えば、保護リングセグメント５０は、１つのコーナ領域にのみ提供することができる。
【００５７】
一部の実施形態において、保護リングセグメント５０は、図８に示すようにコーナ領域４０の中への低濃度ドープ領域３６の延長部の内側に提供することができる。図９に示すような他の実施形態において、保護リングセグメント５０は、コーナ領域４０の中に低濃度ドープ領域３６を延ばすことなく提供することができる。保護リングセグメント５０は、デバイスの主接合部の周りに保護リング３８のように完全には延びない場合があるが、それらは、脆弱なコーナ領域４０において電界を分散させるのになお役立たせることができ、それによってデバイスの降伏電圧が高められる。
【００５８】
本発明の実施形態をＰＩＮダイオードデバイスに関して説明してきたが、本発明の実施形態は、他のタイプのデバイス及び／又は他のタイプの接合部を有するデバイスに関連して使用することができる。例えば、図１０は、下側のドリフト層１２を有する整流ショットキー接合部を形成するショットキー接点３５を含む一部の実施形態によるショットキーダイオード構造３１の断面図である。
【００５９】
用語「第１」及び「第２」などが、本明細書において様々な要素を説明するのに使用されるが、これらの要素は、これらの用語によって制限すべきでないことは理解されるであろう。これらの用語は、１つの要素を別の要素と区別するためにのみ使用される。例えば、本発明の範囲から逸脱することなく、第１の要素を第２の要素と呼ぶことができ、同様に、第２の要素を第１の要素と呼ぶことができる。本明細書で使用する時の用語「及び／又は」は、関連した列挙項目の１つ又はそれよりも多くのいずれか又は全ての組合せを含む。
【００６０】
本明細書に使用される術語は、特定の実施形態を説明する目的のみであり、本発明を制限するように想定されているものではない。本明細書で使用する時の単数形「ａ」、「ａｎ」、及び「ｔｈｅ」は、関連がそうでないと明確に示す場合を除き、複数形をなお含むことを意図している。用語「ｃｏｍｐｒｉｓｅｓ」、「ｃｏｍｐｒｉｓｉｎｇ」、「ｉｎｃｌｕｄｅｓ」、及び／又は「ｉｎｃｌｕｄｉｎｇ」は、本明細書で使用する時に図示の特徴、整数値、段階、操作、要素、及び／又は成分の存在を指定するが、１つ又はそれよりも多くの他の特徴、整数値、段階、操作、要素、成分、及び／又はそれらの群の存在又は追加を除外しないことは更に理解されるであろう。
【００６１】
特に明記しない限り、本明細書で使用する全ての用語（技術用語及び科学用語を含む）は、本発明が属する分野の業者によって一般的に理解されるのと同じ意味を有する。本明細書で使用する用語は、本明細書及び当業技術の関連におけるそれらの意味と適合する意味を有すると解釈されなければならず、本明細書で特にそのように定義されない限り、理想化され又は過度に形式的な意味に解釈されないことになることは更に理解されるであろう。
【００６２】
層、領域、又は基板のような要素が別の要素「上に」ある又は「の上に」延びると呼ばれる時に、この要素は、直接にその他の要素上にある又は直接にその上に延びることができ、又は介在要素も存在することができることは理解されるであろう。一方、要素が別の要素「上に直接に」ある又は「の上に直接に」延びると呼ばれる時に、介在要素は存在しない。要素が別の要素に「接続」又は「連結」していると呼ばれる時に、この要素は、直接にその他の要素に接続又は連結することができ、又は介在要素が存在することができることは理解されるであろう。一方、要素が別の要素に「直接に接続」又は「直接に連結」していると呼ばれる時に介在要素は存在しない。
【００６３】
「下方」、「上方」、「上側」、「下側」、「水平」、「横方向」、「垂直」、「下に」、「上に」などのような相対語は、図示のような１つの要素、層、又は領域の別の要素、層、又は領域に対する関係を説明するために本明細書で使用することができる。これらの用語は、図で表された方向に加えて、デバイスの様々な方向を包含することを意図することは理解されるであろう。
【００６４】
本発明の実施形態は、本発明の理想的な実施形態（及び中間構造）の模式図である断面図を参照して本明細書に説明した。図面における層及び領域の厚みは、明確にするために誇張されている場合がある。更に、例えば、製作の技術及び／又は公差の結果としてこの図の形状からの変動が考えられる。従って、本発明の実施形態は、本明細書で示された領域の特定の形状に制限されると解釈すべきではなく、例えば、製作に起因する形状での偏差を含むことになる。例えば、矩形として示された注入領域は、丸い又は湾曲した特徴を典型的に有し、及び／又は注入領域から非注入領域への不連続な変化でなくそのエッジでの注入濃度の勾配を典型的に有するであろう。同様に、注入によって形成された埋め込み領域は、埋め込み領域とそれを通って注入が行われる面との間の領域内に幾らかの注入を引き起こす場合がある。従って、図示の領域は本質的に概略的であり、それらの形状は、デバイスの領域の実際の形状を示すことを意図せず、かつ本発明の範囲を制限することを意図しない。
【００６５】
本発明の一部の実施形態は、層及び／又は領域内の多数キャリア濃度によるｎ型又はｐ型のような導電型を有するとして特徴付けられた半導体層及び／又は領域に関連して説明した。従って、ｎ型材料は、負に帯電した電子の多数平衡濃度を有し、それに対してｐ型材料は、正に帯電した正孔の多数平衡濃度を有する。一部の材料は、「＋」又は「−」を付して示すことができ（ｎ＋、ｎ−、ｐ＋、ｐ−、ｎ＋＋、ｎ−−、ｐ＋＋、ｐ−−などにおけるように）、別の層又は領域と比べた多数キャリアの相対的により大きい（「＋」）又はより小さい（「−」）濃度が示されている。しかし、こうした表示は、層又は領域内の多数又は少数キャリアの特定の濃度の存在を意味しない。
【００６６】
多くの様々な実施形態を以上の説明及び添付図面に関連して本明細書に開示した。これらの実施形態のあらゆる組合せ及び部分組合せを逐語的に説明することは、過剰な繰返しで曖昧化になることは理解されなければならない。従って、全ての実施形態は、あらゆる方法及び／又は組合せで結合することができ、添付図面を含む本明細書は、本明細書に説明した実施形態及びそれらを製作して使用する方法及び処理の全ての組合せ及び部分組合せの完全な記述を構成すると解釈されなければならず、あらゆるこうした組合せ及び部分組合せに対する特許請求の範囲をサポートすることになる。
【００６７】
図面及び明細書において、本発明の典型的な好ましい実施形態を開示し、かつ特定の用語を使用したが、それらは、一般的かつ説明的な意味のみで使用されて制限の目的では用いられず、本発明の範囲は、以下の特許請求の範囲に示されている。
【符号の説明】
【００６８】
３０  パワー半導体デバイス
３２  ダイスカットストリート
３４  アノード接点
３６  低濃度ドープ領域
３８  最外側保護リング
【図１】
0005789308.tif 000002
【図２】
0005789308.tif 000003
【図３】
0005789308.tif 000004
【図４】
0005789308.tif 000005
【図５】
0005789308.tif 000006
【図６】
0005789308.tif 000007
【図７】
0005789308.tif 000008
【図８】
0005789308.tif 000009
【図９】
0005789308.tif 000010
【図１０】
0005789308.tif 000011