(57)【特許請求の範囲】
【請求項１】
複数の画素回路と、駆動回路とを含み、
前記複数の画素回路の各々は、
発光ダイオードと、
電源線から前記発光ダイオードへ流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタの制御ノードと２つの電流ノードの少なくとも一方との間に結合する保持容量と、
信号線から前記保持容量への信号のサンプリングを制御するサンプリングトランジスタと、
を少なくとも含み、
前記駆動回路は、
前記発光ダイオードのアノード電極の電位を、該発光ダイオードのカソード電極の電位より高く該発光ダイオードが逆バイアスされないが、発光を停止する値の一定の中間電位として前記発光ダイオードを発光停止させてから、
前記発光ダイオードのアノード電極に、前記中間電位より低く、前記発光ダイオードのカソード電極の電位未満の一定の電位を、前記電源線から前記駆動トランジスタを介して所定の期間印加して、該発光ダイオードを逆バイアスさせ、
前記駆動トランジスタの制御ノードに接続された前記保持容量の一端に、データ基準電圧に基づく初期化電圧を与え、
前記電源線の電位を前記中間電位より高い発光時の電位とした状態で、前記駆動トランジスタの閾値電圧に応じた保持電圧を前記保持容量に設定し、
前記サンプリングトランジスタをオンして前記信号線から信号電圧を前記制御ノードに供給するとともに前記保持電圧を前記駆動トランジスタの駆動力に応じて補正した後、前記サンプリングトランジスタをオフすることによって、前記発光ダイオードを発光可能な状態にバイアスさせる、
表示装置。
【請求項２】
前記駆動回路は、前記中間電位の印加により発光停止がされる発光期間の長さを、該中間電位の印加タイミングにより制御し、該発光期間の長さの変動を吸収するように、前記中間電位の印加期間の長さを変更する、
請求項１記載の表示装置。
【請求項３】
前記画素回路は、前記発光ダイオードを逆バイアスした後で前記閾値電圧に応じた保持電圧の設定前に、前記駆動トランジスタの制御ノードに接続された前記保持容量の一端に初期化電圧を与えるトランジスタを更に含む、
請求項１または２記載の表示装置。
【請求項４】
前記画素回路は、前記駆動トランジスタと前記電源線の間、または前記駆動トランジスタと前記発光ダイオードとの間に接続された発光制御トランジスタを含む、
請求項１〜３のいずれか一項記載の表示装置。
【請求項５】
前記発光ダイオードは有機発光素子である、
請求項１〜４のいずれか一項記載の表示装置。
【請求項６】
駆動回路と複数の画素回路とを有する表示パネルと、
前記駆動回路を制御する制御回路と、
を含み、
前記複数の画素回路の各々は、
発光ダイオードと、
電源線から前記発光ダイオードへ流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタの制御ノードと２つの電流ノードの少なくとも一方との間に結合する保持容量と、
信号線から前記保持容量への信号のサンプリングを制御するサンプリングトランジスタと、
を少なくとも含み、
前記駆動回路は、
前記発光ダイオードのアノード電極の電位を、該発光ダイオードのカソード電極の電位より高く該発光ダイオードが逆バイアスされないが、発光を停止する値の一定の中間電位として前記発光ダイオードを発光停止させてから、
前記発光ダイオードのアノード電極に、前記中間電位より低く、前記発光ダイオードのカソード電極の電位未満の一定の電位を、前記電源線から前記駆動トランジスタを介して所定の期間印加して、該発光ダイオードを逆バイアスさせ、
前記駆動トランジスタの制御ノードに接続された前記保持容量の一端に、データ基準電圧に基づく初期化電圧を与え、
前記電源線の電位を前記中間電位より高い発光時の電位とした状態で、前記駆動トランジスタの閾値電圧に応じた保持電圧を前記保持容量に設定し、
前記サンプリングトランジスタをオンして前記信号線から信号電圧を前記制御ノードに供給するとともに前記保持電圧を前記駆動トランジスタの駆動力に応じて補正した後、  前記サンプリングトランジスタをオフすることによって、前記発光ダイオードを発光可能な状態にバイアスさせる、
電子機器。
【請求項７】
前記駆動回路は、前記中間電位の印加により発光停止がされる発光期間の長さを、該中間電位の印加タイミングにより制御し、該発光期間の長さの変動を吸収するように、前記中間電位の印加期間の長さを変更する、
請求項６記載の電子機器。
【請求項８】
前記駆動回路は、周辺環境の明るさに応じて前記発光期間の長さを制御する、
請求項７記載の電子機器。
【請求項９】
前記画素回路は、前記発光ダイオードを逆バイアスした後で前記閾値電圧に応じた保持電圧の設定前に、前記駆動トランジスタの制御ノードに接続された前記保持容量の一端に初期化電圧を与えるトランジスタを更に含む、
請求項６〜８のいずれか一項記載の電子機器。
【請求項１０】
前記画素回路は、前記駆動トランジスタと前記電源線の間、または前記駆動トランジスタと前記発光ダイオードとの間に接続された発光制御トランジスタを含む、
請求項６〜９のいずれか一項記載の電子機器。
【請求項１１】
前記発光ダイオードは有機発光素子である、
請求項６〜１０のいずれか一項記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイアス電圧が印加されたときに自発光する発光ダイオードと、その駆動電流を制御する駆動トランジスタと、駆動トランジスタの制御ノードに結合する保持キャパシタとを、画素回路内に有する表示装置および電子機器に関する。
【背景技術】
【０００２】
自発光型表示装置に用いられる電気光学素子として、有機エレクトロルミネッセンス（Organic Electro Luminescence）素子が知られている。有機エレクトロルミネッセンス素子は、一般に、ＯＬＥＤ（Organic Light Emitting Diode）と称され、発光ダイオードの一種である。
【０００３】
ＯＬＥＤは、下部電極と上部電極との間に、有機正孔輸送層や有機発光層などとして機能する複数の有機薄膜を積層させている。ＯＬＥＤは、有機薄膜に電界をかけると発光する現象を利用した電気光学素子であり、ＯＬＥＤを流れる電流値を制御することで発色の階調を得ている。そのため、ＯＬＥＤを電気光学素子として用いる表示装置は、ＯＬＥＤの電流量を制御するための駆動トランジスタと、駆動トランジスタの制御電圧を保持するキャパシタとを含む画素回路が画素ごとに設けられている。
【０００４】
画素回路は様々なものが提案され、主なものでは４トランジスタ（４Ｔ）・１キャパシタ（１Ｃ）型、４Ｔ・２Ｃ型、５Ｔ・１Ｃ型、３Ｔ・１Ｃ型などが知られている。
これらは何れもＴＦＴ（Thin Film Transistor）から形成されるトランジスタの特性バラツキに起因する画質低下を防止するものであり、データ電圧が一定ならば画素回路内部で駆動電流が一定となるように制御し、これによって画面全体のユニフォミティ（輝度の均一性）を向上させることを目的とする。とくに画素回路内でＯＬＥＤを電源に接続するときに、入力する映像信号の画素データに応じて電流量を制御する駆動トランジスタの特性バラツキが、直接的にＯＬＥＤの発光輝度に影響を与える。
【０００５】
駆動トランジスタの特性バラツキで最大のものは閾値電圧のバラツキである。このため、駆動トランジスタの閾値電圧バラツキに因る影響が駆動電流からキャンセルされるように、駆動トランジスタのゲートソース間電圧を補正する必要がある。以下、この補正を「閾値電圧補正または閾値補正」という。
さらに、閾値電圧補正を行うことを前提に、駆動トランジスタの電流駆動能力から閾値バラツキ起因成分等を減じた駆動能力成分（一般には、移動度と称されている）の影響がキャンセルされるように上記ゲートソース間電圧を補正すると、より一層高いユニフォミティが得られる。以下、この駆動能力成分の補正を「移動度補正」という。
駆動トランジスタの閾値電圧や移動度の補正については、例えば、特許文献１に詳しく説明されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２１５２１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記特許文献１に記載されているように、画素回路の構成によっては、閾値電圧や移動度の補正時に発光ダイオード（有機ＥＬ素子）を非発光とするため、当該発光ダイオードを逆バイアスした状態で上記補正を行う場合がある。この場合、表示画面が切り替わる際に、時として、画面全体の明るさが瞬間的に変化する現象が生じる。この現象は、瞬間的に画面が明るく光るような場合が特に目立つことから、以下、「フラッシュ現象」と称する。
本発明は、この画面全体の明るさが瞬間的に変化する（フラッシュ）現象を防止または抑制することができる表示装置および電子機器に関する。
【課題を解決するための手段】
【０００８】
発明の一形態（第１形態）に関わる表示装置は、複数の画素回路と、駆動回路とを含み、前記複数の画素回路の各々は、発光ダイオードと、電源線から前記発光ダイオードへ流れる電流を制御する駆動トランジスタと、前記駆動トランジスタの制御ノードと２つの電流ノードの少なくとも一方との間に結合する保持容量と、信号線から前記保持容量への信号のサンプリングを制御するサンプリングトランジスタと、を少なくとも含み、
前記駆動回路は、前記発光ダイオードのアノード電極の電位を、該発光ダイオードのカソード電極の電位より高く該発光ダイオードが逆バイアスされないが、発光を停止する値の一定の中間電位として前記発光ダイオードを発光停止させてから、前記発光ダイオードのアノード電極に、前記中間電位より低く、前記発光ダイオードのカソード電極の電位未満の一定の電位を、前記電源線から前記駆動トランジスタを介して所定の期間印加して、該発光ダイオードを逆バイアスさせ、前記駆動トランジスタの制御ノードに接続された前記保持容量の一端に、データ基準電圧に基づく初期化電圧を与え、前記電源線の電位を前記中間電位より高い発光時の電位とした状態で、前記駆動トランジスタの閾値電圧に応じた保持電圧を前記保持容量に設定し、前記サンプリングトランジスタをオンして前記信号線から信号電圧を前記制御ノードに供給するとともに前記保持電圧を前記駆動トランジスタの駆動力に応じて補正した後、前記サンプリングトランジスタをオフすることによって、前記発光ダイオードを発光可能な状態にバイアスさせる。
好適には、前記駆動回路は、前記中間電位の印加により発光停止がされる発光期間の長さを、該中間電位の印加タイミングにより制御し、該発光期間の長さの変動を吸収するように、前記中間電位の印加期間の長さを変更する。
【０００９】
本発明の他の形態（第２形態）に関わる電子機器は、駆動回路と複数の画素回路とを有する表示パネルと、前記駆動回路を制御する制御回路と、を含み、前記複数の画素回路の各々は、発光ダイオードと、電源線から前記発光ダイオードへ流れる電流を制御する駆動トランジスタと、前記駆動トランジスタの制御ノードと２つの電流ノードの少なくとも一方との間に結合する保持容量と、信号線から前記保持容量への信号のサンプリングを制御するサンプリングトランジスタと、を少なくとも含み、前記駆動回路は、前記発光ダイオードのアノード電極の電位を、該発光ダイオードのカソード電極の電位より高く該発光ダイオードが逆バイアスされないが、発光を停止する値の一定の中間電位として前記発光ダイオードを発光停止させてから、前記発光ダイオードのアノード電極に、前記中間電位より低く、前記発光ダイオードのカソード電極の電位未満の一定の電位を、前記電源線から前記駆動トランジスタを介して所定の期間印加して、該発光ダイオードを逆バイアスさせ、前記駆動トランジスタの制御ノードに接続された前記保持容量の一端に、データ基準電圧に基づく初期化電圧を与え、前記電源線の電位を前記中間電位より高い発光時の電位とした状態で、前記駆動トランジスタの閾値電圧に応じた保持電圧を前記保持容量に設定し、前記サンプリングトランジスタをオンして前記信号線から信号電圧を前記制御ノードに供給するとともに前記保持電圧を前記駆動トランジスタの駆動力に応じて補正した後、前記サンプリングトランジスタをオフすることによって、前記発光ダイオードを発光可能な状態にバイアスさせる。
【００１１】
ところで、本発明者等は、前述した「フラッシュ現象」の原因を解析した結果、この現象は、発光ダイオード（有機ＥＬ素子等）の逆バイアス期間の長短に関係していることを見出している。
有機ＥＬ素子の逆バイアスについて、上記特許文献１には、５Ｔ・１Ｃ型の画素回路において、有機発光ダイオードＯＬＥＤ（有機ＥＬ素子）を逆バイアスした状態で閾値電圧補正を行う制御が記載されている（上記特許文献１の第１および第２実施形態参照、例えば第１実施形態における段落［００４６］等の記載参照）。特許文献１では、１つの画素に対する駆動のみに着目した説明をしているため記載されていないが、実際の有機ＥＬディスプレイにおいては、有機ＥＬ素子の逆バイアスは、１フィールド前の画面表示期間（１Ｆ）における発光終点から開始され、補正期間を経て次の発光時に解消される。そのため、逆バイアスの長さ（始点）が、有機ＥＬ素子の発光許可期間の長さに依存し、時として変化する。
【００１２】
有機ＥＬ素子は、流れる電流量が極端に大きくなると経時変化により、その特性が低下する。この特性の低下は、前述した閾値電圧や移動度の補正である程度補償（補正）されるが、極端な特性低下は完全に補正できないため、特性低下は最初から小さいほうが望ましい。このため、発光輝度を上げる制御を行う場合、駆動電流量を上げるのではなく発光許可期間を長くする制御（パルスのデューティ比制御）を行うことがある。
また、電流周囲の環境が明るいときは全体の発光輝度を上げて画面を見やすくするために、上記補正の限界を考慮して発光許可期間を長くする制御を行うことがある。さらに、低消費電力化の要請から輝度を下げるが、このとき駆動電流量を下げるのではなく発光時間を短くして対処する場合がある。
【００１３】
画面の明るさを、平均的な画素の発光輝度を上下して変化させる場合、その画面の切り替え時に「フラッシュ現象」が観測されることから、逆バイアス期間の長短に依存して、フラッシュ現象の出方が変わってくる。この観点から、本発明者らは、発光ダイオード（有機ＥＬ素子等）を逆バイアスするときに、発光ダイオードの等価容量値が時間的に変化し、これが補正の精度に影響を与えるため、輝度が画面全体で変化しているという結論を得ている。
【００１４】
よって、本発明の上述した第１〜第２形態では、発光ダイオードに対し発光停止を行う際には、発光ダイオードを逆バイアスしないで発光だけ停止するための中間電位を印加し、発光ダイオードを逆バイアスする一定の電位の印加期間を一定にすることを可能としている。
このことを利用して、発光可能期間が変更されたときは中間電を印加する（発光停止処理）期間を可変として、発光可能期間の変動を吸収することができる。
このため、逆バイアス期間を一定としても、実際に発光させる発光許可期間の長さを変更することが容易である。
【００１５】
逆バイアス印加時間が一定なら、閾値電圧や移動等の補正後に、同じデータ電圧を入力した画素回路間でほぼ同じ程度に、発光ダイオードの制御ノードのバイアス電圧が揃う。つまり、逆バイアス印加時間が異なることによる発光ダイオードに対する発光前のバイアス電圧の誤差成分は発生しない。よって、より補正の精度が向上し、同じデータ電圧が入力されているならば、画素の発光強度はほぼ一定となる。
【発明の効果】
【００１６】
本発明に関わる表示装置と電子機器によれば、逆バイアス印加時間を一定にできることから、同じデータ電圧が入力されているならば、画素の発光強度はほぼ一定となり、結果として、いわゆるフラッシュ現象を有効に防止または抑制可能である。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態に関わる有機ＥＬディスプレイの主要構成例を示すブロック図である。
【図２】本発明の実施形態に関わる画素回路の基本構成を含むブロック図である。
【図３】有機発光ダイオードの特性を示すグラフと式を示す図である。
【図４】本発明の実施形態に関わる表示制御における各種信号や電圧の波形を示すタイミングチャートである。
【図５】本発明の実施形態に関わり、３値の電源駆動パルスを発生する回路のブロック図である。
【図６】図５に示すシフトレジスタから出力される第１および第２パルスＰ１,Ｐ２を示すための波形図である。
【図７】図５に示すユニットの一構成例を示す回路図である。
【図８】発光停止期間までの動作説明図である。
【図９】閾値電圧補正の終了前までの動作説明図である。
【図１０】発光許可期間までの動作説明図である。
【図１１】補正効果の説明図である。
【図１２】本発明の実施形態に対する比較例に関わり、表示制御における各種信号や電圧の波形を示すタイミングチャートである。
【図１３】フラッシュ現象を説明するための信号波形と発光強度の変化を示すタイミングチャートである。
【図１４】本発明を適用した実施形態における信号波形と発光強度の変化を示すタイミングチャートである。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態を、２Ｔ・１Ｃ型の画素回路を有する有機ＥＬディスプレイを例として、図面を参照して説明する。
【００１９】
＜全体構成＞
図１に、本発明の実施形態に関わる有機ＥＬディスプレイの主要構成を示す。
図解する有機ＥＬディスプレイ１は、複数の画素回路（ＰＸＬＣ）３(i,j)がマトリクス状に配置されている画素アレイ２と、画素アレイ２を駆動する垂直駆動回路（Ｖスキャナ）４および水平駆動回路（Ｈセレクタ：ＨＳＥＬ）５とを含む。
Ｖスキャナ４は、画素回路３の構成により複数設けられている。ここではＶスキャナ４が、水平画素ライン駆動回路（Ｄｒｉｖｅ  Ｓｃａｎ）４１と、書き込み信号走査回路（Ｗｒｉｔｅ  Ｓｃａｎ）４２とを含んで構成されている。Ｖスキャナ４およびＨセレクタ５は「駆動回路」の一部であり、「駆動回路」は、Ｖスキャナ４とＨセレクタ５の他に、これらにクロック信号を与える回路や制御回路（ＣＰＵ等）など、不図示の回路も含む。とくに水平画素ライン駆動回路４１と、その駆動のためのクロック信号を与える回路や制御回路（ＣＰＵ等）を「駆動信号発生回路」と称する。
【００２０】
図１に示す画素回路の符号「３(i,j)」は、当該画素回路が垂直方向（縦方向）のアドレスｉ(i＝1,2)と、水平方向（横方向）のアドレスｊ(j＝1,2,3)を持つことを意味する。これらのアドレスｉとｊは最大値をそれぞれ「ｎ」と「ｍ」とする１以上の整数をとる。ここでは図の簡略化のためｎ＝２、ｍ＝３の場合を示す。
このアドレス表記は、以後の説明や図面において画素回路の素子、信号や信号線ならびに電圧等についても同様に適用する。
【００２１】
画素回路３(1,1)、３(2,1)が垂直方向の映像信号線ＤＴＬ(１)に接続されている。同様に、画素回路３(1,2)、３(2,2)が垂直方向の映像信号線ＤＴＬ(２)に接続され、画素回路３(1,3)、３(2,3)が垂直方向の映像信号線ＤＴＬ(３)に接続されている。映像信号線ＤＴＬ(１)〜ＤＴＬ(３)は、Ｈセレクタ５によって駆動される。
第１行の画素回路３(1,1)、３(1,2)および３(1,3)が書込走査線ＷＳＬ(１)に接続されている。同様に、第２行の画素回路３(2,1)、３(2,2)および３(2,3)が書込走査線ＷＳＬ(２)に接続されている。書込走査線ＷＳＬ(１),ＷＳＬ(２)は、書き込み信号走査回路４２によって駆動される。
また、第１行の画素回路３(1,1)、３(1,2)および３(1,3)が電源走査線ＤＳＬ(１)に接続されている。同様に、第２行の画素回路３(2,1)、３(2,2)および３(2,3)が電源走査線ＤＳＬ(２)に接続されている。電源走査線ＤＳＬ(１),ＤＳＬ(２)は、水平画素ライン駆動回路４１によって駆動される。
【００２２】
映像信号線ＤＴＬ(１)〜ＤＴＬ(３)を含むｍ本の映像信号線の何れか１本を、以下、符号「ＤＴＬ(ｊ)」により表記する。同様に、書込走査線ＷＳＬ(１),ＷＳＬ(２)を含むｎ本の書込走査線の何れか１本を符号「ＷＳＬ(ｉ)」により表記し、電源走査線ＤＳＬ(１),ＤＳＬ(２)を含むｎ本の電源走査線の何れか１本を符号「ＤＳＬ(ｉ)」により表記する。
映像信号線ＤＴＬ(ｊ)に対し、表示画素行（表示ラインともいう）を単位として一斉に映像信号が排出される線順次駆動、あるいは、同一行の映像信号線ＤＴＬ(ｊ)に順次、映像信号が排出される点順次駆動があるが、本実施形態では、そのどの駆動法でもよい。
【００２３】
＜画素回路＞
図２に、画素回路３(i,j)の一構成例を示す。
図解する画素回路３(i,j)は、有機発光ダイオードＯＬＥＤを制御する回路である。画素回路は、有機発光ダイオードＯＬＥＤの他に、ＮＭＯＳタイプのＴＦＴからなる駆動トランジスタＭｄおよびサンプリングトランジスタＭｓと、１つの保持キャパシタＣｓとを有する。
【００２４】
有機発光ダイオードＯＬＥＤは、特に図示しないが、例えば上面発光型の場合、透明ガラス等からなる基板に形成されたＴＦＴ構造の上にアノード電極を最初に形成し、その上に、正孔輸送層、発光層、電子輸送層、電子注入層等を順次堆積させて有機多層膜を構成する積層体を形成し、積層体の上に透明電極材料からなるカソード電極を形成した構造を有する。アノード電極が正側の電源に接続され、カソード電極が負側の電源に接続される。
【００２５】
有機発光ダイオードＯＬＥＤのアノードとカソードの電極間に所定の電界が得られるバイアス電圧を印加すると、注入された電子と正孔が発光層において再結合する際に有機多層膜が自発光する。有機発光ダイオードＯＬＥＤは、有機多層膜を構成する有機材料を適宜選択することで赤(Ｒ),緑(Ｇ),青(Ｂ)の各色での発光が可能であることから、この有機材料を、例えば各行の画素にＲ,Ｇ,Ｂの発光が可能に配列することで、カラー表示が可能となる。あるいは、白色発光の有機材料を用いて、フィルタの色でＲ,Ｇ,Ｂの区別を行ってもよい。Ｒ,Ｇ,Ｂの他にＷ（ホワイト）を加えた４色構成でもよい。
【００２６】
駆動トランジスタＭｄは、有機発光ダイオードＯＬＥＤに流す電流量を制御して表示階調を規定する電流制御手段として機能する。
駆動トランジスタＭｄのドレインが、電源電圧の供給を制御する電源走査線ＤＳＬ(ｉ)に接続され、ソースが有機発光ダイオードＯＬＥＤのアノードに接続されている。
【００２７】
サンプリングトランジスタＭｓは、画素階調を決めるデータ電位Ｖsigの供給線（映像信号線ＤＴＬ(ｊ)）と駆動トランジスタＭｄのゲート（制御ノードＮＤｃ）との間に接続されている。サンプリングトランジスタＭｓのソースとドレインの一方が駆動トランジスタＭｄのゲート（制御ノードＮＤｃ）に接続され、もう片方が映像信号線ＤＴＬ(ｊ)に接続されている。映像信号線ＤＴＬ(ｊ)に、Ｈセレクタ５（図１参照）からデータ電位Ｖsigを持つデータパルスが所定の間隔で供給される。サンプリングトランジスタＭｓは、データ電位の供給期間（データパルスの持続時間(duration time)）の適正なタイミングで、当該画素回路で表示すべきレベルのデータをサンプリングする。これは、サンプリングすべき所望のデータ電位Ｖsigを持つデータパルスの前部または後部における、レベルが不安定な遷移期間の表示映像に与える影響を排除するためである。
【００２８】
駆動トランジスタＭｄのゲートとソース（有機発光ダイオードＯＬＥＤのアノード）との間に、保持キャパシタＣｓが接続されている。保持キャパシタＣｓの役割については、後述の動作説明で明らかにする。
【００２９】
図２では、水平画素ライン駆動回路４１により、電源駆動パルスＤＳ(i)が駆動トランジスタＭｄのドレインに供給され、駆動トランジスタＭｄの補正時や有機発光ダイオードＯＬＥＤが実際に発光する時の電源供給が行われる。電源駆動パルスＤＳ(i)の波形については後述する。
また、書き込み信号走査回路４２により、比較的短い持続時間の書込駆動パルスＷＳ(ｉ)がサンプリングトランジスタＭｓのゲートに供給され、サンプリング制御が行われる。
なお、電源供給の制御は、駆動トランジスタＭｄのドレインと電源電圧の供給線との間にトランジスタをもう１つ挿入し、そのゲートを水平画素ライン駆動回路４１により制御する構成であってもよい（後述の変形例参照）。
【００３０】
図２では有機発光ダイオードＯＬＥＤのアノードが駆動トランジスタＭｄを介して正側の電源から電源電圧の供給を受け、有機発光ダイオードＯＬＥＤのカソードがカソード電位Ｖcathを供給する所定の電圧線（負側の電源線）に接続されている。
【００３１】
通常、画素回路内の全てのトランジスタはＴＦＴで形成されている。ＴＦＴのチャネルが形成される薄膜半導体層は、多結晶シリコン（ポリシリコン）または非晶質シリコン（アモルファスシリコン）等の半導体材料からなる。ポリシリコンＴＦＴは移動度を高くとれるが特性ばらつきが大きいため、表示装置の大画面化に適さない。よって、大画面を有する表示装置では、一般に、アモルファスシリコンＴＦＴが用いられる。ただし、アモルファスシリコンＴＦＴではＰチャネル型ＴＦＴが形成し難いため、上述した画素回路３(i,j)のように、すべてのＴＦＴをＮチャネル型とすることが望ましい。
【００３２】
ここで、画素回路３(i,j)は、本実施形態で適用可能な画素回路の一例、即ち２トランジスタ（２Ｔ）・１キャパシタ（１Ｃ）型の基本構成例である。よって、本実施形態で用いることができる画素回路は、上記画素回路３(i,j)を基本構成として、さらにトランジスタやキャパシタを付加した画素回路であってもよい（後述の変形例参照）。また、基本構成において、保持キャパシタＣｓを電源電圧の供給線と駆動トランジスタＭｄのゲートとの間に接続するものもある。
具体的に、本実施形態で採用可能な２Ｔ・１Ｃ型以外の画素回路として、後述する変形例で幾つかを簡単に述べるが、例えば、４Ｔ・１Ｃ型、４Ｔ・２Ｃ型、５Ｔ・１Ｃ型、３Ｔ・１Ｃ型などであってもよい。
【００３３】
図２の構成を基本とする画素回路では、閾値電圧補正時や移動度補正時に有機発光ダイオードＯＬＥＤを逆バイアスすると、詳細は後述するが、有機発光ダイオードＯＬＥＤの逆バイアス時の等価容量値が保持キャパシタＣｓの値より十分大きくできるため、有機発光ダイオードＯＬＥＤのアノードが電位的にほぼ固定され、補正精度が向上する。このため、逆バイアス状態で補正を行うことが望ましい。
カソード電位Ｖcathを接地せずに、カソードを電位制御が可能な所定の電圧線に接続しているのは、逆バイアスを行うためである。有機発光ダイオードＯＬＥＤを逆バイアスするには、例えば、電源駆動パルスＤＳ(i)の基準電位（低電位Ｖｃｃ＿Ｌ）より、カソード電位Ｖcathを大きくする。
【００３４】
＜表示制御＞
図２の回路におけるデータ書き込み時の動作を、閾値電圧と移動度の補正動作と併せて説明する。これらの一連の動作を「表示制御」という。
最初に、補正対象となる駆動トランジスタと有機発光ダイオードＯＬＥＤの特性について説明する。
【００３５】
図２に示す駆動トランジスタＭｄの制御ノードＮＤｃには、保持キャパシタＣｓが結合されている。映像信号線ＤＴＬ(ｊ)を伝送するデータパルスの有効電位であるデータ電位ＶsigがサンプリングトランジスタＭｓでサンプリングされ、これにより得られた電位が制御ノードＮＤｃに印加され、保持キャパシタＣｓで保持される。駆動トランジスタＭｄのゲートに所定の電位が印加された時、そのドレイン電流Ｉｄｓは、印加電位に応じた値を持つゲートソース間電圧Ｖｇｓに応じて決まる。
ここで駆動トランジスタＭｄのソース電位Ｖｓを、上記データパルスの基準電位（データ基準電位Ｖｏ）に初期化してから、サンプリングを行うとする。サンプリング後のデータ電位Ｖsig、より正確には、データ基準電位Ｖｏとデータ電位Ｖsigとの電位差で規定されるデータ電圧Ｖinの大きさに応じたドレイン電流Ｉｄｓが駆動トランジスタＭｄに流れ、これがほぼ有機発光ダイオードＯＬＥＤの駆動電流Ｉｄとなる。
よって、駆動トランジスタＭｄのソース電位Ｖｓがデータ基準電位Ｖｏで初期化されている場合、有機発光ダイオードＯＬＥＤがデータ電位Ｖsigに応じた輝度で発光する。
【００３６】
図３に、有機発光ダイオードＯＬＥＤのＩ−Ｖ特性のグラフと、駆動トランジスタＭｄのドレイン電流Ｉｄｓ（ＯＬＥＤの駆動電流Ｉｄにほぼ相当）の一般式を示す。
有機発光ダイオードＯＬＥＤは、よく知られているように、熱によりＩ−Ｖ特性が図３のように変化する。このとき、図２の画素回路では、駆動トランジスタＭｄが一定のドレイン電流Ｉｄｓを流そうとしても、図３に示すグラフから分かるように有機発光ダイオードＯＬＥＤの印加電圧が大きくなるため、有機発光ダイオードＯＬＥＤのソース電位Ｖｓが上昇する。このとき駆動トランジスタＭｄのゲートはフローティング状態であるため、ほぼ一定のゲートソース間電圧Ｖgsが維持されるように、ソース電位と共にゲート電位も上昇し、ドレイン電流Ｉｄｓはほぼ一定に保たれ、このことが有機発光ダイオードＯＬＥＤの発光輝度を変化させないように作用する。
【００３７】
しかしながら、画素回路ごとに駆動トランジスタＭｄの閾値電圧Ｖth、移動度μが異なっているため、図３の式に応じて、ドレイン電流Ｉｄｓにバラツキが生じ、表示画面内で与えられているデータ電位Ｖsigが同じ２つの画素であっても、当該２つの画素間で発光輝度が異なる。
【００３８】
なお、図３の式において、符号“Ｉｄs”は、飽和領域で動作する駆動トランジスタＭｄのドレインとソース間に流れる電流を表す。また、当該駆動トランジスタＭｄにおいて、“Ｖth”が閾値電圧を、“μ”が移動度を、“Ｗ”が実効チャネル幅（実効ゲート幅）を、“Ｌ”が実効チャネル長（実効ゲート長）を、それぞれ表す。また、“Ｃox”が当該駆動トランジスタＭｄの単位ゲート容量、即ち単位面積当たりのゲート酸化膜容量と、ソースやドレインとゲート間のフリンジング容量との総和を表す。
【００３９】
Ｎチャネル型の駆動トランジスタＭｄを有する画素回路は、駆動能力が高く製造プロセスを簡略化できる利点があるが、閾値電圧Ｖthや移動度μのばらつきを抑えるため、それらの補正動作を、発光可能なバイアス設定に先立って行う必要がある。
【００４０】
図４（Ａ）〜図４（Ｅ）は、表示制御における各種信号や電圧の波形を示すタイミングチャートである。ここでの表示制御では行単位でデータ書き込みを順次行うものとする。図４では、第１行の画素回路３(1,j)が書き込み対象の行（表示ライン）であり、第１行の表示ラインに対し、フィールドＦ(１)において表示制御を行う場合を示している。なお、図４では、それより前のフィールドＦ(０)の制御については、その一部（発光停止の制御）を示している。
【００４１】
図４（Ａ）は、映像信号Ｓsigの波形図である。図４（Ｂ）は、書込対象の表示ラインに供給される書込駆動パルスＷＳの波形図である。図４（Ｃ）は、書込対象の表示ラインに供給される電源駆動パルスＤＳの波形図である。図４（Ｄ）は、書込対象の表示ラインに属する１つの画素回路３(1,j)における駆動トランジスタＭｄのゲート電位Ｖｇ（制御ノードＮＤｃの電位）の波形図である。図４（Ｅ）は、書込対象の表示ラインに属する１つの画素回路３(1,j)における駆動トランジスタＭｄのソース電位Ｖｓ（有機発光ダイオードＯＬＥＤのアノード電位）の波形図である。
【００４２】
［期間の定義］
図４（Ａ）の上部に記載しているように、１フィールド（または１フレーム）前画面の発光許可期間（ＬＭ０）の後に、前画面の発光停止処理期間（ＬＭ−ＳＴＯＰ）が続いている。ここから次画面の処理が始まり、時系列の順で、「補正準備期間」としての初期化期間（ＩＮＴ）、閾値電圧補正期間（ＶＴＣ）、書込み＆移動度補正期間（Ｗ＆μ）、発光許可期間（ＬＭ１）、発光停止処理期間（ＬＭ−ＳＴＯＰ）と、各処理期間が推移する。
【００４３】
［駆動パルスの概略］
図４では、波形図の適当な箇所に時間表示を、符号“Ｔ０Ｃａ,Ｔ０Ｃｂ,Ｔ１５,…,Ｔ１９,Ｔ１Ａ,Ｔ１Ｂ,Ｔ１Ｃａ,Ｔ１Ｃｂ”により示している。時間“Ｔ０Ｃａ,Ｔ０Ｃｂ”がフィールドＦ(０)に対応し、時間“Ｔ１５〜Ｔ１Ｃｂ”がフィールドＦ(１)に対応する。
【００４４】
書込駆動パルスＷＳは、図４（Ｂ）に示すように、“Ｌ”レベルで非アクティブ、“Ｈ”レベルでアクティブの所定数のサンプリングパルスＳＰ１を画面（１フィールド）ごとに含む。サンプリングパルスＳＰ１の後に書き込みパルスＷＰが重畳されている。このように、サンプリングパルスＳＰ１と書き込みパルスＷＰから書込駆動パルスＷＳが構成される。
【００４５】
ｍ本（数百〜千数百本）の映像信号線ＤＴＬ(ｊ)（図１および図２参照）に供給される映像信号Ｓsigは、線順次表示ではｍ本の映像信号線ＤＴＬ(ｊ)に同時に供給される。図４では、第１行の表示に重要な映像信号パルスＰＰ(１)のみ示す。映像信号パルスＰＰ(１)のデータ基準電位Ｖｏからの波高値が、当該表示制御で表示させたい（書き込みたい）階調値、即ちデータ電圧Ｖinに該当する。この階調値（＝Ｖin）は、第１行の各画素で同じ場合（単色表示の場合）もあるが、通常、表示画素行の階調値に応じて変化している。
【００４６】
図４は、主として、第１行内における１つの画素についての動作を説明するためのものであるが、同一行の他の画素では、この表示階調値が異なることがある以外、制御自体は、図示の画素駆動制御と時間をずらして並列に実行される。
【００４７】
本実施形態における発光制御の特徴は、電源駆動パルスＤＳの電位を３値に制御することである。
図４（Ｃ）に示すように、電源駆動パルスＤＳの制御は、図１および図２に示す水平画素ライン駆動回路４１が行う。
電源駆動パルスＤＳがとる３値は、「第１レベル」としての低電位Ｖｃｃ＿Ｌと、「第３レベル」としての高電位Ｖｃｃ＿Ｈと、低電位Ｖｃｃ＿Ｌと高電位Ｖｃｃ＿Ｈの間の所定電位である「第２レベル」としての中電位Ｖｃｃ＿Ｍとである。
第２レベル（中電位Ｖｃｃ＿Ｍ）は、有機発光ダイオードＯＬＥＤを逆バイアスしないが非発光とするアノード電位を与えるための電位である。第１レベル（低電位Ｖｃｃ＿Ｌ）は、有機発光ダイオードＯＬＥＤを逆バイアスする非発光のアノード電位を与えるための電位である。
第３レベル（高電位Ｖｃｃ＿Ｈ）は、有機発光ダイオードＯＬＥＤのアノードを発光可能にバイアスするための電位である。
３値の電源駆動パルスＤＳは、図１および図２に示す水平画素ライン駆動回路４１により発生する。
【００４８】
［３値発生回路例］
図５に、３値の電源駆動パルスＤＳを発生する水平画素ライン駆動回路４１のより詳細なブロック図を示す。
図５に図解する水平画素ライン駆動回路４１は、デューティ比が異なる２種類の同期パルス（第１パルスＰ１と第２パルスＰ２）を発生し、シフトするシフトレジスタ４１１と、第１パルスＰ１と第２パルスＰ２を入力し、３値の電源駆動パルスＤＳを発生するＤＳ発生回路４１２とを有する。
【００４９】
図６（Ｃ）と図６（Ｄ）に、第１パルスＰ１と第２パルスＰ２の４フィールド相当の波形図を示す。
図６（Ｃ）に示す第１パルスＰ１は、図６（Ａ）に示す発光停止処理期間（ＬＭ−ＳＴＯＰ）と初期化期間（ＩＮＴ）との合計時間に相当する“Ｈ”レベルをとり、１フィールド内のその他の期間は“Ｌ”レベルをとる波形を有する。
図６（Ｄ）に示す第２パルスＰ２は、初期化期間（ＩＮＴ）に“Ｌ”レベルをとり、１フィールド内のその他の期間は“Ｈ”レベルをとる波形を有する。
【００５０】
図５に示すシフトレジスタ４１１は、不図示のクロック発生回路からクロック信号を入力し、クロック信号から、図６（Ｃ）と図６（Ｄ）に示す１フィールド分の第１および第２パルスＰ１,Ｐ２を発生して、発生した２つのパルスをそれぞれシフトさせる回路である。あるいは、シフトレジスタ４１１は、他の不図示のパルス発生回路で発生した第１および第２パルスＰ１,Ｐ２を単に、シフトさせるものでもよい。
シフトレジスタ４１１に、第１および第２パルスＰ１,Ｐ２の出力のための出力タップが、パルスごとにｎ個、合計２ｎ個設けられている。この数「ｎ」は、画素アレイ２が有する画素行数ｎと同じ数であり、各画素行に対して、第１パルスＰ１の出力タップと第２パルスＰ２の出力タップが対で設けられている。
【００５１】
ＤＳ発生回路４１２は、同じ構成のユニット４１２Ｕをｎ個含んで構成されている。
ユニット４１２Ｕは、第１入力(in1)と第２入力(in2)と出力(out)とを有し、第１入力(in1)から入力される第１パルスＰ１と、第２入力(in2)から入力される第２パルスＰ２を波形合成して３値の電源駆動パルスＤＳを発生し出力(out)から出力する回路である。各ユニット４１２Ｕは同じ構成を有する。
【００５２】
図７に、１つのユニット４１２Ｕの回路例を示す。本例では、第１レベル（低電位Ｖｃｃ＿Ｌ）が第１基準電位Ｖｓｓ１、第２レベル（中電位Ｖｃｃ＿Ｍ）が第２基準電位Ｖｓｓ２、第３レベル（高電位Ｖｃｃ＿Ｈ）が電源電位Ｖｄｄである。
図７に示すユニット４１２Ｕは、２つのＮＭＯＳ構成のトランジスタＮ１,Ｎ２と、１つのＰＭＯＳ構成のトランジスタＰＡ１と、２入力を有する２つのアンド回路ＡＮＤ１,ＡＮＤ２と、１つのインバータＩＮＶ１とを有する。
【００５３】
トランジスタＰＡ１とＮ１が、電源電位Ｖｄｄの供給線と第２基準電位Ｖｓｓ２の供給線との間に縦続接続され、トランジスタＰＡ１とＮ１間のノードが出力(out)に接続されている。出力(out)と第１基準電位Ｖｓｓ１の供給線との間に、トランジスタＮ２が接続されている。
トランジスタＰＡ１のゲートと、アンド回路ＡＮＤ１の一方入力と、アンド回路ＡＮＤ２の一方入力とが、第１入力(in1)に接続されている。アンド回路ＡＮＤ１の他方入力が第２入力(in2)に接続され、アンド回路ＡＮＤ２の他方入力がインバータＩＮＶ１を介して第２入力(in2)に接続されている。
アンド回路ＡＮＤ１の出力がトランジスタＮ１のゲートに接続され、アンド回路ＡＮＤ２の出力がトランジスタＮ２のゲートに接続されている。
【００５４】
図７に示す回路の動作を、図６を参照して説明する。
図６（Ｃ)および図６（Ｄ）に示すように、時間ｔ０以前は、第１パルスＰ１が“Ｈ”レベル、第２パルスＰ２が“Ｌ”レベルである。このとき、トランジスタＰＡ１がオフ、アンド回路ＡＮＤ１の出力が“Ｌ”でトランジスタＮ１がオフ、アンド回路ＡＮＤ２の出力が“Ｈ”でトランジスタＮ２がオンしているため、出力(out)は第１基準電位Ｖｓｓ１を出力している（図６（Ｂ））。
【００５５】
発光許可期間（ＬＭ）に対応する時間ｔ０〜ｔ１の区間になると第１パルスＰ１が“Ｈ”レベルから“Ｌ”レベルに遷移し、第２パルスＰ２が“Ｌ”レベルから“Ｈ”レベルに遷移する。このため、図７において、トランジスタＰＡ１がターンオンし、アンド回路ＡＮＤ２の出力が“Ｈ”から“Ｌ”に遷移し、トランジスタＮ２がオフする。このときアンド回路ＡＮＤ１の入力が共に反転するものの、出力は“Ｌ”を維持するためトランジスタＮ１はオフのままである。よって、出力(out)は、第１基準電位Ｖｓｓ１の出力状態から、電源電位Ｖｄｄの出力状態に切り替わる（図６（Ｂ））。
【００５６】
発光停止処理期間（ＬＭ−ＳＴＯＰ）に対応する時間ｔ１〜ｔ２の区間になると第１パルスＰ１が“Ｌ”レベルから“Ｈ”レベルに遷移する。このため、図７において、トランジスタＰＡ１がオフし、アンド回路ＡＮＤ１の入力に“Ｈ”が揃うため、その出力が“Ｌ”から“Ｈ”に遷移し、トランジスタＮ１がターンオンする。このときアンド回路ＡＮＤ２の一方入力が反転するものの、他方入力が“Ｌ”のままであるため出力は“Ｌ”を維持し、トランジスタＮ２はオフのままである。よって、出力(out)は、電源電位Ｖｄｄの出力状態から、第２基準電位Ｖｓｓ２の出力状態に切り替わる（図６（Ｂ））。
【００５７】
初期化期間（ＩＮＴ）に対応する時間ｔ２〜ｔ３の区間になると第２パルスＰ２が“Ｈ”レベルから“Ｌ”レベルに遷移する。このため、図７において、アンド回路ＡＮＤ２の入力に“Ｈ”が揃うため、その出力が“Ｌ”から“Ｈ”に遷移し、トランジスタＮ２がターンオンする。このときアンド回路ＡＮＤ１の他方入力が“Ｈ”から“Ｌ”反転するため、その出力も“Ｈ”から“Ｌ”に反転し、トランジスタＮ１がオフする。第１パルスＰ１は“Ｈ”レベルを維持するため、トランジスタＰＡ１はオフのままである。よって、出力(out)は、第２基準電位Ｖｓｓ２の出力状態から第１基準電位Ｖｓｓ１の出力状態に切り替わる（図６（Ｂ））。
以上ようにして、３値を有する波形の電源駆動パルスＤＳが発生し、同じ３値波形が続く他のフィールドでも同様に繰り返される。
【００５８】
なお、第２行（の画素回路３(2,j)）、第３行（の画素回路３(3,j)）については、特に図示しないが、例えば、１水平期間ずつ各パルス（書込駆動パルスＷＳと電源駆動パルスＤＳ）が順次遅れて印加される。
よって、ある行に対して「閾値電圧補正」と「書込み＆移動度補正」とを行っている期間に、それより前の行に対しては「発光停止処理」と「初期化」が実行されることから、「閾値電圧補正」と「書込み＆移動度補正」に限ってみると行単位でシームレスな処理が実行される。よって、無駄な期間は発生しない。
【００５９】
つぎに、以上のパルス制御の下における、図４（Ｄ）および図４（Ｅ）に示す駆動トランジスタＭｄのソースやゲートの電位変化と、それに伴う動作を、図４（Ａ）に示す期間ごとに説明する。
なお、ここでは図８（Ａ）〜図１０（Ｂ）に示す第１行の画素回路３(1,j)の動作説明図、ならびに、図２等を適宜参照する。
【００６０】
［前画面の発光許可期間（ＬＭ０）］
第１行の画素回路３(1,j)について、時間Ｔ０Ｃａ以前のフィールドＦ(０)（前画面）における発光許可期間（ＬＭ０）では、図４（Ｂ）に示すように書込駆動パルスＷＳが“Ｌ”レベルであるため、サンプリングトランジスタＭｓがオフしている。このとき図４（Ｃ）に示すように、電源駆動パルスＤＳが高電位Ｖｃｃ＿Ｈの印加状態にある。
【００６１】
図８（Ａ）に示すように、前画面のデータ書き込み動作によって駆動トランジスタＭｄのゲートにデータ電圧Ｖin0が入力され保持されている。このときデータ電圧Ｖin0に応じて、有機発光ダイオードＯＬＥＤが発光状態にあるとする。駆動トランジスタＭｄは飽和領域で動作するように設定されているため、有機発光ダイオードＯＬＥＤに流れる駆動電流Ｉｄ（＝Ｉｄｓ）は、保持キャパシタＣｓに保持されている駆動トランジスタＭｄのゲートソース間電圧Ｖgsに応じて、前述した図３に示す式から算出される値をとる。
【００６２】
［発光停止処理期間（ＬＭ−ＳＴＯＰ）］
図４において時間Ｔ０Ｃａで発光停止処理が開始される。
時間Ｔ０Ｃａになると、水平画素ライン駆動回路４１（図２参照）が、図４（Ｃ）に示すように、電源駆動パルスＤＳの電位を高電位Ｖｃｃ＿Ｈから中電位Ｖｃｃ＿Ｍに切り替える。中電位Ｖｃｃ＿Ｍは、有機発光ダイオードＯＬＥＤに逆バイアスはかからないが発光は停止する電位である。例えば、中電位Ｖｃｃ＿Ｍは、駆動トランジスタＭｄによる電位ドロップが無視できるほど小さい仮定の下では、有機発光ダイオードＯＬＥＤにゼロバイアスを印加する電位を下限とし、有機発光ダイオードＯＬＥＤの発光閾値電圧を上限とする電位である。ここで「発光閾値電圧」とは、有機発光ダイオードＯＬＥＤに電流が流れ始める（電流）閾値電圧と一致するとは限らず、有機発光ダイオードＯＬＥＤは閾値電圧を超えても暫く発光できない場合が多い。「発光閾値電圧」は、「（電流）閾値電圧」より大きい値を有し、実際に発光が開始する電圧のことである。
【００６３】
電源駆動パルスＤＳの電位が中電位Ｖｃｃ＿Ｍになると、駆動トランジスタＭｄは、今までドレインとして機能していたノードの電位が中電位Ｖｃｃ＿Ｍにまで急激に落とされ、ソースとドレインの電位が逆転するため、今までドレインであったノードをソースとし、今までソースであったノードをドレインとして、当該ドレインの電荷（ただし、図の表記ではソース電位Ｖｓのままとする）を引き抜くディスチャージ動作が行われる。
したがって、図８（Ｂ）に示すように、今までとは逆向きのドレイン電流Ｉｄｓが駆動トランジスタＭｄに流れる。
【００６４】
発光停止処理期間（ＬＭ−ＳＴＯＰ）が開始すると、図４（Ｅ）に示すように、時間Ｔ０Ｃａを境に駆動トランジスタＭｄのソース（現実の動作上はドレイン）が急激に放電され、ソース電位Ｖｓが中電位Ｖｃｃ＿Ｍの近くまで低下する。サンプリングトランジスタＭｓのゲートはフローティング状態であるため、ソース電位Ｖｓの低下に伴ってゲート電位Ｖｇも低下する。
このとき、中電位Ｖｃｃ＿Ｍが有機発光ダイオードＯＬＥＤの発光閾値電圧Ｖth_oled.とカソード電位Ｖcathの和よりも小さいとき、つまり“Ｖｃｃ＿Ｍ＜Ｖth_oled.＋Ｖcath”であれば有機発光ダイオードＯＬＥＤは消光する。ただし、この段階では有機発光ダイオードＯＬＥＤは逆バイアスされていない。
【００６５】
発光許可期間ＬＭ０の終点（時間Ｔ０Ｃａ）は、発光時間の長さによって次のフィールドＦ(１)の開始点（時間Ｔ０Ｃｂ）を越えない範囲で時間軸上の位置が変動する。よって、発光停止処理期間（ＬＭ−ＳＴＯＰ）も、発光時間の長さに応じて期間長が変動する。ただし、発光停止処理期間（ＬＭ−ＳＴＯＰ）は逆バイアス期間でないため、この期間で逆バイアス期間が変動することはない。
【００６６】
［初期化期間（ＩＮＴ）］
時間Ｔ０ＣｂになるとフィールドＦ(１)の初期化期間（ＩＮＴ）が始まる。
初期化期間（ＩＮＴ）になると、水平画素ライン駆動回路４１（図２参照）が、図４（Ｃ）に示すように、電源駆動パルスＤＳの電位が中電位Ｖｃｃ＿Ｍから低電位Ｖｃｃ＿Ｌに切り替える。
電源駆動パルスＤＳの電位が低電位Ｖｃｃ＿Ｌになると、駆動トランジスタＭｄは、図８（Ｂ）に示す放電が再度行われる。このため、図４（Ｅ）に示すように、時間Ｔ０Ｃｂ境に駆動トランジスタＭｄのソース（現実の動作上はドレイン）がさらに放電され、ソース電位Ｖｓが低電位Ｖｃｃ＿Ｌの近くまで低下する。サンプリングトランジスタＭｓのゲートはフローティング状態であるため、ソース電位Ｖｓの低下に伴ってゲート電位Ｖｇも低下する。
このとき、“Ｖｃｃ＿Ｌ＜Ｖth_oled.＋Ｖcath”となるため引き続き有機発光ダイオードＯＬＥＤは消光する。初期化期間（ＩＮＴ）における放電によってソース電位Ｖｓがさらに低下する途中で、有機発光ダイオードＯＬＥＤが逆バイアスされる。
【００６７】
図４（Ｂ）に示すように、初期化期間（ＩＮＴ）の途中の時間Ｔ１５にて、書き込み信号走査回路４２（図２参照）が書込走査線ＷＳＬ(１)の電位を“Ｌ”レベルから“Ｈ”レベルに遷移させて発生するサンプリングパルスＳＰ１を、サンプリングトランジスタＭｓのゲートに与える。
時間Ｔ１５までには、映像信号Ｓsigの電位がデータ基準電位Ｖｏに切り替えられている。したがって、サンプリングトランジスタＭｓは、映像信号Ｓsigのデータ基準電位Ｖｏをサンプリングして、サンプリング後のデータ基準電位Ｖｏを駆動トランジスタＭｄのゲートに伝達する。
このサンプリング動作によって、図４（Ｄ）および図４（Ｅ）に示すように、ゲート電位Ｖｇの値がデータ基準電位Ｖｏに収束し、それに伴ってソース電位Ｖｓの値は低電位Ｖｃｃ＿Ｌに収束する。
ここでデータ基準電位Ｖｏは、電源駆動パルスＤＳの高電位Ｖｃｃ＿Ｈより低く、低電位Ｖｃｃ＿Ｌより高い所定の電位である。
【００６８】
このサンプリング動作により、補正動作の初期状態を整える、保持キャパシタＣｓの保持電圧の初期化が行われる。
保持電圧の初期化では、駆動トランジスタＭｄのゲートソース間電圧Ｖgs（＝保持電圧）が駆動トランジスタＭｄの閾値電圧Ｖth以上となるように電源駆動パルスＤＳの低電位Ｖｃｃ＿Ｌを設定している。具体的には、図８（Ｃ）に示すように、ゲート電位Ｖｇがデータ基準電位Ｖｏになると、これに連動してソース電位Ｖｓが電源駆動パルスＤＳの低電位Ｖｃｃ＿Ｌとなるため、保持キャパシタＣｓの保持電圧が低下し、“Ｖｏ−Ｖｃｃ＿Ｌ”となる。この保持電圧“Ｖｏ−Ｖｃｃ＿Ｌ”はゲートソース間電圧Ｖgsそのものであり、ゲートソース間電圧Ｖgsが駆動トランジスタＭｄの閾値電圧Ｖthよりも大きくないと、その後に閾値電圧補正動作を行なうことができないために、“Ｖｏ−Ｖｃｃ＿Ｌ＞Ｖth”とするように電位関係が決められている。
【００６９】
図４（Ｂ）に示すサンプリングパルスＳＰ１は、時間Ｔ１５から十分な時間が経過した時間Ｔ１７にて終了し、サンプリングトランジスタＭｓがオフする。
その前の時間Ｔ１６でフィールドＦ(１)に対する処理が開始される。
【００７０】
［閾値補正期間（ＶＴＣ）］
時間Ｔ１６では図４（Ｂ）に示すように最初のサンプリングパルスＳＰ１が立ち上がっており、サンプリングトランジスタＭｓがオンしている。この状態で、時間Ｔ１６にて電源駆動パルスＤＳの電位が低電位Ｖｃｃ＿Ｌから高電位Ｖｃｃ＿Ｈに切り替わり、閾値補正期間（ＶＴＣ）が開始する。
【００７１】
閾値補正期間（ＶＴＣ）の開始時（時間Ｔ１６）の直前において、オン状態のサンプリングトランジスタＭｓがデータ基準電位Ｖｏをサンプリングしている状態であるため、図９（Ａ）に示すように、駆動トランジスタＭｄのゲート電位Ｖｇは、一定のデータ基準電位Ｖｏで電気的に固定された状態にある。
この状態で時間Ｔ１６にて、電源駆動パルスＤＳの電位が低電位Ｖｃｃ＿Ｌから高電位Ｖｃｃ＿Ｈに遷移すると、駆動トランジスタＭｄのソースとドレイン間に電源駆動パルスＤＳの最大振幅値に相当する電源電位Ｖｄｄが印加される。そのため、駆動トランジスタＭｄがオンし、ドレイン電流Ｉｄｓが流れる。
【００７２】
ドレイン電流Ｉｄｓによって駆動トランジスタＭｄのソースが充電され、図４（Ｅ）に示すようにソース電位Ｖｓが上昇するため、それまで“Ｖｏ−Ｖｃｃ＿Ｌ”の値をとっていた駆動トランジスタＭｄのゲートソース間電圧Ｖgs（保持キャパシタＣｓの保持電圧）は、徐々に小さくなっていく（図９（Ａ）参照）。
ゲートソース間電圧Ｖgsの低下速度が速い場合、図４（Ｅ）に示すように、閾値補正期間（ＶＴＣ）内にソース電位Ｖｓの上昇が飽和する。この飽和は駆動トランジスタＭｄがソース電位上昇によりカットオフするために起こる。よって、ゲートソース間電圧Ｖgs（保持キャパシタＣｓの保持電圧）は、駆動トランジスタＭｄの閾値電圧Ｖthとほぼ等しい値に収束する。
【００７３】
なお、図９（Ａ）の動作では、駆動トランジスタＭｄを流れるドレイン電流Ｉｄｓが保持キャパシタＣｓの一方電極を充電する以外に、有機発光ダイオードＯＬＥＤの容量Ｃoled.を充電する。このとき、有機発光ダイオードＯＬＥＤの容量Ｃoled.が保持キャパシタＣｓより十分大きいという前提では、ドレイン電流Ｉｄｓの殆どが保持キャパシタＣｓの充電に使用され、その場合、ゲートソース間電圧Ｖgsの収束点が閾値電圧Ｖthにほぼ等しい値をとる。
上記正確な閾値電圧補正を保証するには、容量Ｃoled.を十分大きくする意図で、予め、有機発光ダイオードＯＬＥＤを逆バイアスした状態で、補正動作を開始する。
【００７４】
図４（Ｂ）に示すように、閾値補正期間（ＶＴＣ）は時間Ｔ１９で終了するが、その前の時間Ｔ１７で書込駆動パルスＷＳが非アクティブにされサンプリングパルスＳＰ１が終了している。これにより、図９（Ｂ）に示すように、サンプリングトランジスタＭｓがオフし、駆動トランジスタＭｄのゲートがフローティング状態となる。このときのゲート電位Ｖｇはデータ基準電位Ｖｏを維持している。
サンプリングパルスＳＰ１が時間Ｔ１７で終了し、時間Ｔ１９までの時間Ｔ１８にて映像信号パルスＰＰ(１)を印加する、即ち映像信号Ｓsigの電位をデータ電位Ｖsigに遷移させる必要がある。これは、時間Ｔ１９のデータサンプリング時にデータ電位Ｖsigが安定な所定レベルとなって、データ電圧Ｖinを正しく書き込むために、データ電位Ｖsigの安定化を待つためである。よって時間Ｔ１８〜Ｔ１９の長さは、データ電位安定化に十分な時間に設定されている。
【００７５】
［閾値電圧補正の効果］
ここで仮に、駆動トランジスタのゲートソース間電圧が“Ｖin”だけ大きくなったとすると、ゲートソース間電圧は“Ｖin＋Ｖth”となる。また、閾値電圧Ｖthが大きい駆動トランジスタと、これが小さい駆動トランジスタを考える。
前者の閾値電圧Ｖthが大きい駆動トランジスタは、閾値電圧Ｖthが大きい分だけゲートソース間電圧が大きく、逆に閾値電圧Ｖthが小さい駆動トランジスタは、閾値電圧Ｖthが小さいためゲートソース間電圧が小さくなる。よって、閾値電圧Ｖthに関していえば、閾値電圧補正動作により、そのバラツキをキャンセルして、同じデータ電圧Ｖinなら同じドレイン電流Ｉｄｓを駆動トランジスタに流すことができる。
【００７６】
なお、閾値電圧補正期間（ＶＴＣ）においては、ドレイン電流Ｉｄｓが専ら保持キャパシタＣｓの一方電極側、すなわち有機発光ダイオードＯＬＥＤの容量Ｃoled.の一方電極側に流入することにのみ消費され、有機発光ダイオードＯＬＥＤがオンしないようにする必要がある。有機発光ダイオードＯＬＥＤの端子間電圧を“Ｖoled.”、その発光閾値電圧を“Ｖth_oled.”、そのカソード電位を“Ｖcath”と表記すると、有機発光ダイオードＯＬＥＤをオフ状態に維持する条件は、“Ｖoled.≦Ｖcath＋Ｖth_oled.”が常に成り立つことである。
【００７７】
ここで有機発光ダイオードＯＬＥＤのカソード電位Ｖcathを低電位Ｖｃｃ＿Ｌ（例えば接地電圧ＧＮＤ）で一定とした場合、発光閾値電圧Ｖth_oled.が非常に大きいときは、この式を常に成立させることも可能である。しかし、発光閾値電圧Ｖth_oled.は有機発光ダイオードＯＬＥＤの作製条件で決まり、また、低電圧で効率的な発光のためには発光閾値電圧Ｖth_oled.を余り大きくできない。よって、本実施形態では、閾値電圧補正期間（ＶＴＣ）が終了するまでは、カソード電位Ｖcathを低電位Ｖｃｃ＿Ｌより大きく設定することによって、少なくとも、アノード電極が低電位Ｖｃｃ＿Ｌに固定されている間は有機発光ダイオードＯＬＥＤを逆バイアスさせておく。
【００７８】
逆バイアスのためにカソード電位Ｖcathは、図４に示す期間中ずっと一定のままである。ただし、閾値電圧補正によって逆バイアスが解除される値に、カソード電位Ｖcathの一定電位が設定される。したがって、閾値電圧補正時にソース電位Ｖｓが高くなる過程で逆バイアスが解除され、この状態で移動度補正や発光のための処理が行われ、その後の発光停止処理で再び有機発光ダイオードＯＬＥＤが逆バイアス状態となる。
【００７９】
［書込み＆移動度補正期間（Ｗ＆μ）］
時間Ｔ１９から、書込み＆移動度補正期間（Ｗ＆μ）が開始する。このときの状態は図９（Ｂ）と同じであり、サンプリングトランジスタＭｓがオフ、駆動トランジスタＭｄがカットオフしている。駆動トランジスタＭｄのゲートがデータ基準電位Ｖｏで保持され、ソース電位Ｖｓが“Ｖｏ−Ｖth”、ゲートソース間電圧Ｖgs（保持キャパシタＣｓの保持電圧）が“Ｖth”となっている。
【００８０】
図４（Ｂ）に示すように、映像信号パルスＰＰ(１)を印加中の時間Ｔ１９で、書き込みパルスＷＰがサンプリングトランジスタＭｓのゲートに供給される。すると、図１０（Ａ）に示すように、サンプリングトランジスタＭｓがオンし、映像信号線ＤＴＬ(ｊ)のデータ電位Ｖsig（＝Ｖin＋Ｖｏ）のうち、ゲート電位Ｖｇ（＝Ｖｏ）との差分、すなわちデータ電圧Ｖinが、駆動トランジスタＭｄのゲートに入力される。この結果、ゲート電位Ｖｇが“Ｖｏ＋Ｖin”となる。
ゲート電位Ｖｇがデータ電圧Ｖinだけ上昇すると、これに連動してソース電位Ｖｓも上昇する。このとき、データ電圧Ｖinがそのままソース電位Ｖｓに伝達される訳ではなく、容量結合比ｇに応じた比率の変化分ΔＶｓ、すなわち“ｇ*Ｖin”だけソース電位Ｖｓが上昇する。このことを次式(１)に示す。
【００８１】
［数１］
ΔＶｓ＝Ｖin(＝Ｖsig−Ｖｏ)×Ｃｓ／(Ｃｓ＋Ｃoled.)…(１)
ここで保持キャパシタＣｓの容量値を同じ符号“Ｃｓ”により示す。符号“Ｃoled.”は有機発光ダイオードＯＬＥＤの等価容量値である。
以上より、移動度補正を考慮しなければ、変化後のソース電位Ｖｓは“Ｖｏ−Ｖth＋ｇ*Ｖin”となる。その結果、駆動トランジスタＭｄのゲートソース間電圧Ｖgsは、“(１−ｇ)Ｖin＋Ｖth”となる。
【００８２】
ここで、移動度μによるバラツキについて説明する。
先に行った閾値電圧補正で、実は、ドレイン電流Ｉｄｓを流すたびに移動度μによる誤差が含まれていたものの、閾値電圧Ｖthのバラツキが大きいため移動度μによる誤差成分を厳密に議論しなかった。このとき容量結合比ｇを用いずに、単に“上昇(up)”や“低下(down)”により表記して説明したのは、移動度のバラツキを説明することによる煩雑さを回避するためである。
一方、既に説明したことであるが、厳密に閾値電圧補正が行われた後は、そのとき保持キャパシタＣｓに閾値電圧Ｖthが保持されているため、その後、駆動トランジスタＭｄをオンさせると、閾値電圧Ｖthの大小によってドレイン電流Ｉｄｓが変動しない。そのため、この閾値電圧補正後の駆動トランジスタＭｄの導通で、仮に、当該導通時の駆動電流Ｉｄによって保持キャパシタＣｓの保持電圧（ゲートソース間電圧Ｖgs）の値に変動が生じたとすると、その変動量ΔＶ（正または負の極性をとることが可能）は、駆動トランジスタＭｄの移動度μのバラツキ、より厳密には、半導体材料の物性パラメータである純粋な意味での移動度のほかに、トランジスタの構造上あるいは製造プロセス上で電流駆動力に影響を与える要因の総合的なバラツキを反映したものとなる。
【００８３】
以上のことを踏まえた上で動作説明に戻ると、図１０（Ａ）において、サンプリングトランジスタＭｓがオンしてゲート電位Ｖｇにデータ電圧Ｖinが加わったときに、駆動トランジスタＭｄは、そのデータ電圧Ｖin（階調値）に応じた大きさのドレイン電流Ｉｄｓをソースとドレイン間に流そうとする。このときドレイン電流Ｉｄｓが移動度μに応じてばらつき、その結果、ソース電位Ｖｓは、“Ｖｏ−Ｖth＋ｇ*Ｖin”に上記移動度μによる変動量ΔＶを加えた“Ｖｏ−Ｖth＋ｇ*Ｖin＋ΔＶ”となる。
【００８４】
このとき有機発光ダイオードＯＬＥＤを発光させないためには、“Ｖｓ（＝Ｖｏ−Ｖth＋ｇ*Ｖin＋ΔＶ）＜Ｖth_oled.＋Ｖcath”が満たされるように、データ電圧Ｖinや容量結合比ｇ等に応じたカソード電位Ｖcathを予め設定するとよい。
この設定を予め行っていると、有機発光ダイオードＯＬＥＤは逆バイアスされ、ハイインピーダンス状態にあるため発光することはなく、また、ダイオード特性ではなく単純な容量特性を示すようになる。
【００８５】
このとき“Ｖｓ（＝Ｖｏ−Ｖth＋ｇ*Ｖin＋ΔＶ）＜Ｖth_oled.＋Ｖcath”の式が満たされている限り、ソース電位Ｖｓが、有機発光ダイオードＯＬＥＤの発光閾値電圧Ｖth_oled.とカソード電位Ｖcathとの和を越えないため、ドレイン電流Ｉｄｓ（駆動電流Ｉｄ）は保持キャパシタＣｓの容量値（同じ符号Ｃｓで表記）と有機発光ダイオードＯＬＥＤの逆バイアス時等価容量の容量値（寄生容量と同じ符号Ｃoled.で表記）とを加算した容量“Ｃ＝Ｃｓ＋Ｃoled.”を充電するために用いられる。これにより、駆動トランジスタＭｄのソース電位Ｖｓは上昇していく。このとき、駆動トランジスタＭｄの閾値電圧補正動作は完了しているため、駆動トランジスタＭｄが流すドレイン電流Ｉｄｓは移動度μを反映したものとなる。
【００８６】
図４（Ｄ）および図４（Ｅ）で“(１−ｇ)Ｖin＋Ｖth−ΔＶ”の式により示しているように、保持キャパシタＣｓに保持されるゲートソース間電圧Ｖgsにおいては、ソース電位Ｖｓに加わる変動量ΔＶが閾値電圧補正後のゲートソース間電圧Ｖgs（＝(１−ｇ)Ｖin＋Ｖth）から差し引かれることになるため、負帰還がかかるように当該変動量ΔＶが保持キャパシタＣｓに保持される。よって、以下、変動量ΔＶを「負帰還量」ともいう。
この負帰還量ΔＶは、有機発光ダイオードＯＬＥＤに逆バイアスをかけた状態では、ΔＶ＝ｔ*Ｉｄs／(Ｃoled.＋Ｃｓ＋Ｃgs)という式で表すことができる。この式から、変動量ΔＶは、ドレイン電流Ｉｄｓの変動に比例して変化するパラメータであることが分かる。
【００８７】
上記負帰還量ΔＶの式から、ソース電位Ｖｓに付加される負帰還量ΔＶは、ドレイン電流Ｉｄsの大きさ（この大きさは、データ電圧Ｖinの大きさ、即ち階調値と正の相関関係にある）と、ドレイン電流Ｉｄｓが流れる時間、すなわち、図４（Ｂ）に示す、移動度補正に要する時間Ｔ１９から時間Ｔ１Ａまでの時間（ｔ）に依存している。つまり、階調値が大きいほど、また、時間（ｔ）を長くとるほど、負帰還量ΔＶが大きくなる。
したがって、移動度補正の時間（ｔ）は必ずしも一定である必要はなく、逆にドレイン電流Ｉｄｓ（階調値）に応じて調整することが好ましい場合がある。たとえば、白表示に近くドレイン電流Ｉｄｓが大きい場合、移動度補正の時間（ｔ）は短めにし、逆に、黒表示に近くなりドレイン電流Ｉｄｓが小さくなると、移動度補正の時間（ｔ）を長めに設定するとよい。この階調値に応じた移動度補正時間の自動調整は、その機能を図２に示す書き込み信号走査回路４２等に予め設けることにより実現可能である。
【００８８】
［発光許可期間（ＬＭ１）］
時間Ｔ１Ａで書込み＆移動度補正期間（Ｗ＆μ）が終了すると、発光許可期間（ＬＭ１）が開始する。
時間Ｔ１Ａで書き込みパルスＷＰが終了するためサンプリングトランジスタＭｓがオフし、駆動トランジスタＭｄのゲートが電気的にフローティング状態となる。
【００８９】
ところで、発光許可期間（ＬＭ１）より前の書込み＆移動度補正期間（Ｗ＆μ）においては、駆動トランジスタＭｄはデータ電圧Ｖinに応じたドレイン電流Ｉｄｓを流そうとするが、実際に流せるとは限らない。その理由は、サンプリングトランジスタＭｓがオンしているため、駆動トランジスタＭｄのゲート電位Ｖｇが“Ｖｏ＋Ｖin”に固定され、そこからゲートソース間電圧Ｖgs（＝“(１−ｇ)Ｖin＋Ｖth−ΔＶ”）下がった電位（“Ｖｏ−Ｖth＋ｇ*Ｖin＋ΔＶ”）にソース電位Ｖｓが収束しようとするからである。よって、移動度補正の時間（ｔ）を幾ら長くしてもソース電位Ｖｓは上記収束点を超える電位にはなれない。移動度補正は、その収束までの速さの違いで移動度μの違いをモニタし、補正するものである。このため、最大輝度の白表示のデータ電圧Ｖinが入力され場合でも、上記収束になるかならないかの程度に、移動度補正の時間（ｔ）が決められる。
【００９０】
発光許可期間（ＬＭ１）が開始して駆動トランジスタＭｄのゲートがフローティングとなると、そのソース電位Ｖｓは、さらに上昇可能となる。よって、駆動トランジスタＭｄは、入力されたデータ電圧Ｖinに応じた駆動電流Ｉｄを流すように動作する。
その結果、ソース電位Ｖｓ（有機発光ダイオードＯＬＥＤのアノード電位）が上昇し、図１０（Ｂ）に示すように、ドレイン電流Ｉｄｓが駆動電流Ｉｄとして有機発光ダイオードＯＬＥＤに流れ始めるため、有機発光ダイオードＯＬＥＤが実際に発光を開始する。発光が開始して暫くすると、駆動トランジスタＭｄは、入力されたデータ電圧Ｖinに応じたドレイン電流Ｉｄｓで飽和し、ドレイン電流Ｉｄｓ（＝Ｉｄ）が一定となると、有機発光ダイオードＯＬＥＤがデータ電圧Ｖinに応じた輝度の発光状態となる。
【００９１】
発光許可期間（ＬＭ１）の開始から輝度が一定となるまでの間に有機発光ダイオードＯＬＥＤのアノード電位の上昇は、駆動トランジスタＭｄのソース電位Ｖｓの上昇に他ならず、これを、有機発光ダイオードＯＬＥＤのアノード電圧Ｖoled.の上昇量という意味で“ΔＶoled.”とする。駆動トランジスタＭｄのソース電位Ｖｓは、“Ｖｏ−Ｖth＋ｇ*Ｖin＋ΔＶ＋ΔＶoled.”となる（図４（Ｅ）参照）。
一方、ゲート電位Ｖｇは、ゲートがフローティング状態であるため、図４（Ｄ）に示すように、ソース電位Ｖｓに連動して、その上昇量ΔＶoled.と同じだけ上昇し、ドレイン電流Ｉｄｓの飽和に伴ってソース電位Ｖｓが飽和すると、ゲート電位Ｖｇも飽和する。
その結果、ゲートソース間電圧Ｖgs（保持キャパシタＣｓの保持電圧）について、移動度補正時の値（“(１−ｇ)Ｖin＋Ｖth−ΔＶ”）が、発光許可期間（ＬＭ１）中も維持される。
【００９２】
発光許可期間（ＬＭ１）においては、駆動トランジスタＭｄが定電流源として動作することから、有機発光ダイオードＯＬＥＤのＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタＭｄのソース電位Ｖｓが変化することがある。
しかしながら、有機発光ダイオードＯＬＥＤのＩ−Ｖ特性が経時変化の有無に関係なく、保持キャパシタＣｓの保持電圧が“(１−ｇ)Ｖin＋Ｖth−ΔＶ”に保たれる。そして、保持キャパシタＣｓの保持電圧は、駆動トランジスタＭｄの閾値電圧Ｖthを補正する成分（＋Ｖth）と、移動度μによる変動を補正する成分（−ΔＶ）とを含むことから、閾値電圧Ｖthや移動度μが、異なる画素間でばらついても駆動トランジスタＭｄのドレイン電流Ｉｄｓ、つまり、有機発光ダイオードＯＬＥＤの駆動電流Ｉｄが一定に保たれる。
【００９３】
具体的には、駆動トランジスタＭｄは、閾値電圧Ｖthが大きいほど、上記保持電圧の閾値電圧補正成分（＋Ｖth）によってソース電位Ｖｓを下げて、ドレイン電流Ｉｄｓ（駆動電流Ｉｄ）をより流すようにソースドレイン間電圧を大きくする。このため閾値電圧Ｖthの変動があってもドレイン電流Ｉｄｓは一定となる。
また、駆動トランジスタＭｄは、移動度μが小さくて上記変動量ΔＶが小さい場合は、保持キャパシタＣｓの保持電圧の移動度補正成分（−ΔＶ）によって当該保持電圧の低下量も小さくなるため、相対的に、大きなソースドレイン間電圧が確保され、その結果、ドレイン電流Ｉｄｓ（駆動電流Ｉｄ）をより流すように動作する。このため移動度μの変動があってもドレイン電流Ｉｄｓは一定となる。
【００９４】
図１１は、閾値電圧と移動度の補正を行っていない初期状態（（Ａ））、閾値電圧補正のみ行った状態（（Ｂ））、閾値電圧と移動度の補正を行った状態（（Ｃ））における、データ電位Ｖsigの大きさとドレイン電流Ｉｄｓとの関係（駆動トランジスタＭｄの入出力特性）の変化を模式的に示す。
図１１から、大きく乖離していた画素Ａと画素Ｂの特性カーブが、まず閾値電圧補正で大きく近づき、つぎに移動度補正を行うとほとんど同じとみなせる程度まで近づくことが分かる。
【００９５】
以上より、画素間で駆動トランジスタＭｄの閾値電圧Ｖthや移動度μがばらついても、さらに、駆動トランジスタＭｄの特性が経時変化しても、データ電圧Ｖinが同じである限り、有機発光ダイオードＯＬＥＤの発光輝度も一定に保たれる。
【００９６】
つぎに、本実施形態で電源駆動パルスＤＳを３値制御して、逆バイアス期間を一定とする効果を、電源駆動パルスＤＳを２値制御する比較例を用いて説明する。
【００９７】
＜比較例＞
図１２（Ａ）〜図１２（Ｅ）は、比較例の発光制御における各種信号や電圧の波形を示すタイミングチャートである。図１２において、図４と重複するパルス、時間（タイミング）、電位変化等は全て同じ符号を付して表している。よって、同じ符号に関する限り、今までの説明は当該比較例においても適用される。以下、図１２の制御が図４の制御と異なる点のみ説明する。
【００９８】
図１２を図４と比較すると明らかなように、図１２に示す制御では、図４に示す制御における電源駆動パルスＤＳが３値制御であるのに対し、図１２に示す制御では電源駆動パルスＤＳの電位が高電位Ｖｃｃ＿Ｈと低電位Ｖｃｃ＿Ｌの２値をとる。電源駆動パルスＤＳの電位は、フィールドＦ(０)の発光停止処理期間（ＬＭ−ＳＴＯＰ）の期間（時間Ｔ０Ｃ〜時間Ｔ１６）中、低電位Ｖｃｃ＿Ｌをとり、その他の期間で高電位Ｖｃｃ＿Ｈをとる。
【００９９】
図１２の制御における発光停止処理期間（ＬＭ−ＳＴＯＰ）は、図４の制御における発光停止処理期間（ＬＭ−ＳＴＯＰ）と異なり、途中の時間Ｔ０Ｄにて書込駆動パルスＷＳがハイレベルに活性化されるため図２の制御における初期化期間（ＩＮＴ）を兼ねる処理期間である。
よって、閾値補正期間（ＶＴＣ）の処理の直前に行う補正準備（初期化）は、発光停止期間（ＬＭ−ＳＴＯＰ）で行われる。
【０１００】
ところが、発光停止期間（ＬＭ−ＳＴＯＰ）は有機ＥＬディスプレイ１を搭載したシステム（機器）の仕様により、その長さが変更される場合があり、そのことが原因となって、次に説明する、いわゆる“フラッシュ現象”が生じる。
【０１０１】
図１３は、フラッシュ現象の原因を説明するための図である。
図１３（Ａ）には、図１２（Ｃ）に約１フィールド（１Ｆ)分だけ示していた電源駆動パルスＤＳの波形を、４フィールド（４Ｆ）に亘って示している。
先に説明した図４において、発光許可期間（ＬＭ０,ＬＭ１）に比べて閾値補正期間（ＶＴＣ）、書込み＆移動度補正期間（Ｗ＆μ）は時間的に僅かである。このため、図１３（Ａ）では閾値補正期間（ＶＴＣ）と書込み＆移動度補正期間（Ｗ＆μ）の図示を省略し、１Ｆ期間の最初から発光許可期間（ＬＭ）が始まっている。ここで発光許可期間（ＬＭ）は電源駆動パルスＤＳの電位が高電位Ｖｃｃ＿Ｈをとる期間であり、その後の低電位Ｖｃｃ＿Ｌの期間は、図１２に示す発光停止処理期間（ＬＭ−ＳＴＯＰ）に相当する。
【０１０２】
図１３（Ｂ）に、図１３（Ａ）と同期したタイミングで変化する発光強度Ｌを模式的に示している。ここではデータ電圧Ｖinが同じ画素行を４Ｆ期間、連続表示した場合を示している。
図１３（Ａ）に示すように、最初の２Ｆ期間は、発光停止期間（ＬＭ−ＳＴＯＰ）が比較的短いのに対し、その後の２Ｆ期間は発光停止期間（ＬＭ−ＳＴＯＰ）が比較的長くなっている。この制御は、有機ＥＬディスプレイ１を搭載するシステム（機器）において、例えば機器を屋外から屋内に移動させたこと等に対応して機器内のＣＰＵ等（不図示）が、周辺環境が暗くなったと判断し、見易さ向上のために表示の明るさを全体的に下げる場合がある。同じような処理は、低消費電力モードへの移行によって行われることもある。一方、有機発光ダイオードＯＬＥＤの長寿命化を意図して駆動電流を常に一定とする制御をＣＰＵ等が行う場合がある。例えば、データ電圧Ｖinが大きいときは駆動電流が上がり過ぎることを阻止するため駆動電流は一定で発光許可期間（ＬＭ）を長くすることにより上記データ電圧Ｖinに応じた発光輝度の確保を行う。その逆の場合、即ち図示のように駆動電流は大きい値で一定のまま発光許可期間（ＬＭ）を短くすることにより、データ電圧Ｖinの低下に対応して所定の発光輝度を得る場合がある。
【０１０３】
有機発光ダイオードＯＬＥＤは、逆バイアスを印加して図８（Ａ）等に示す容量Ｃoled.の値が安定するまでに時間がかかる。この時間は１Ｆ期間に比べて長く、ゆっくりと容量値が変化することが原因で、逆バイアス期間が長いほど容量Ｃoled.の値が大きくなる。このため、前述した式（１）から、容量Ｃoled.の値が大きいほどソース電位Ｖｓの変化分ΔＶｓが小さくなり、駆動トランジスタＭｄのゲートソース間電圧Ｖgsが、同じデータ電圧Ｖinを入力していた時間的に前の他のフィールドよりも大きくなる。このゲートソース間電圧Ｖgsがフィールド間で大きくなると、図１３（Ｂ）に示すように、次のフィールドの表示から発光強度Ｌが“ΔＬ”だけ増大し、表示面全体が一瞬のうちに明るくなる“フラッシュ現象”が発生する。
これとは逆に、初期化期間（ＩＮＴ）が急に短くなると、逆バイアス期間が小さくなり、上記と逆の理由からゲートソース間電圧Ｖgsが急に小さくなるため、発光強度Ｌが下がって表示画面が一瞬のうちに暗くなる現象（フラッシュ現象の一種）が発生する。
【０１０４】
図１４（Ａ）と図１４（Ｂ）は、図１３（Ａ）と図１３（Ｂ）に対応する、電源駆動パルスＤＳの波形図と発光強度Ｌを示す図である。
上記フラッシュ現象を防止するために、本実施形態に関わる図１４（Ａ）および図４（Ｃ）に示す表示制御では、電源駆動パルスＤＳの低電位Ｖｃｃ＿Ｌにより規定され、システムの要求で長さが変動することがある初期化を兼ねた発光停止処理期間（ＬＭ−ＳＴＯＰ）を時間的に固定する。その代わりに、有機発光ダイオードＯＬＥＤに逆バイアスが印加されないレベルを有する中電位Ｖｃｃ＿Ｍを電源駆動パルスＤＳの電位として設ける。中電位Ｖｃｃ＿Ｍの印加時間は、発光許可期間の時間変動を吸収するように長さが制御される。
したがって、発光強度Ｌに影響する逆バイアス期間は常に一定となり、上述したフラッシュ現象が有効に防止される。具体的には、図１４（Ｂ）に示すように、発光時間を短くした後のフィールドにおいて、図１３（Ｂ）で発生していた発光強度Ｌの増大分ΔＬが生じない。
【０１０５】
本実施形態における変形例を述べる。
【０１０６】
＜変形例１＞
画素回路は図２に示すものに限定されない。
図２の画素回路ではデータ基準電位Ｖｏは映像信号Ｓsigのサンプリングにより与えられるが、データ基準電位Ｖｏを、別のトランジスタを介して駆動トランジスタＭｄのソースやゲートに与えることもできる。
図２の画素回路ではキャパシタは保持キャパシタＣｓのみであるが、他の保持キャパシタを、例えば駆動トランジスタＭｄのドレインとゲート間にもう１つ設けてもよい。
【０１０７】
＜変形例２＞
画素回路が有機発光ダイオードＯＬＥＤの発光と非発光を制御する駆動方法には、画素回路内のトランジスタを走査線により制御する方法と、電源電圧の供給線を駆動回路によりＡＣ駆動する方法（電源ＡＣ駆動方法）とがある。
図２の画素回路は、後者の電源ＡＣ駆動方法の一例であるが、この方法において有機発光ダイオードＯＬＥＤのカソード側をＡＣ駆動して駆動電流を流す、流さないを制御してもよい。
一方、前者の発光制御を走査線により制御する方法では、駆動トランジスタＭｄのドレイン側、または、ソースと有機発光ダイオードＯＬＥＤとの間に、他のトランジスタを挿入し、そのゲートを電源駆動制御の走査線で駆動する。
【０１０８】
＜変形例３＞
図４に示す表示制御は、閾値補正期間（ＶＴＣ）を１回の補正で行っていたが、複数回の連続した（初期化を間に挟まないとの意味）処理によって閾値補正を行ってもよい。
その他、発光許可期間中に、駆動トランジスタＭｄのゲートをフローティングとしたまま、発光を一時的に停止するなどの制御は、任意に行ってよい。
【０１０９】
本発明の実施形態によれば、フィールドごとに発光許可期間を変更しても、逆バイアス印加期間の長短が原因で非発光許可期間（発光停止期間）中に生じていた有機発光ダイオードのバイアス変動の影響を受けることなく、同じデータ電圧が入力されたのであればフィールドごとの輝度が同じになるため、いわゆるフラッシュ現象を有効に防止できるという利益が得られる。
【符号の説明】
【０１１０】
１…有機ＥＬディスプレイ、２…画素アレイ、３…画素回路、４…Ｖスキャナ、５…Ｈセレクタ、４１…水平画素ライン駆動回路、４２…書き込み信号走査回路、ＯＬＥＤ…有機発光ダイオード、Ｍｄ…駆動トランジスタ、Ｍｓ…サンプリングトランジスタ、Ｃｓ…保持キャパシタ、ＮＤｃ…制御ノード、ＤＳＬ…電源走査線、ＤＳ…電源駆動パルス、ＤＴＬ…映像信号線、ＷＳＬ…書込走査線、ＷＳ…書込駆動パルス、Ｖsig,Ｖin…データ電位、Ｖｏ…データ基準電位、Ｖｃｃ＿Ｈ…高電位、Ｖｃｃ＿Ｍ…中電位、Ｖｃｃ＿Ｌ…低電位
【図１】
0005789585.tif 000002
【図２】
0005789585.tif 000003
【図３】
0005789585.tif 000004
【図４】
0005789585.tif 000005
【図５】
0005789585.tif 000006
【図６】
0005789585.tif 000007
【図７】
0005789585.tif 000008
【図８】
0005789585.tif 000009
【図９】
0005789585.tif 000010
【図１０】
0005789585.tif 000011
【図１１】
0005789585.tif 000012
【図１２】
0005789585.tif 000013
【図１３】
0005789585.tif 000014
【図１４】
0005789585.tif 000015