(57)【特許請求の範囲】
【請求項１】
入力電圧に基づいて正と負の出力電圧をそれぞれ生成するチャージ・ポンプ回路であって、
第１キャパシタと、
第２キャパシタと、
正の出力端子とグランドとの間に接続される第３キャパシタと、
負の出力端子とグランドとの間に接続される第４キャパシタと、
前記第１キャパシタ、前記第２キャパシタ、前記第３キャパシタ、および前記第４キャパシタを電気的に接続または分離するスイッチング回路と、
を備え、
前記スイッチング回路は、
前記第１キャパシタの正極側端子を、前記入力電圧または前記第２キャパシタの正極側端子と接続する第１スイッチング手段と、
前記第１キャパシタの負極側端子を、グランド、前記第２キャパシタの正極側端子、または前記第４キャパシタの正極側端子と接続する第２スイッチング手段と、
前記第２キャパシタの正極側端子を、前記第３キャパシタの正極側端子と接続する第３スイッチング手段と、
前記第２キャパシタの負極側端子を、グランドまたは前記第３キャパシタの正極側端子と接続する第４スイッチング手段と、
を含み、
第１状態、第２状態、および第３状態の動作を繰り返し行い、
前記第１状態では、前記第１キャパシタ、前記第２キャパシタ、および前記第３キャパシタを直列に接続し、各キャパシタを前記入力電圧により充電し、
前記第２状態では、前記第１状態において前記第１キャパシタ、前記第２キャパシタ、および前記第３キャパシタに充電された電荷を、前記第１キャパシタ、前記第２キャパシタ、および前記第３キャパシタに分配するように、前記第１キャパシタ、前記第２キャパシタ、および第３キャパシタを接続し、
前記第３状態では、前記第２状態において前記第１キャパシタ、前記第２キャパシタ、および前記第３キャパシタに分配された電荷を、前記第１キャパシタ、前記第２キャパシタ、前記第３キャパシタ、および前記第４キャパシタに分配するように、前記第１キャパシタ、前記第２キャパシタ、前記第３キャパシタ、および前記第４キャパシタを接続することを特徴とするチャージ・ポンプ回路。
【請求項２】
前記スイッチング回路は、
前記第１状態において、前記第１キャパシタの正極側端子に前記入力電圧を印加し、前記第１キャパシタの負極側端子を前記第２キャパシタの正極側端子に接続し、前記第２キャパシタの負極側端子を前記第３キャパシタの正極側端子に接続し、
前記第２状態において、前記第１キャパシタの正極側端子を前記第２キャパシタの正極側端子に接続し、前記第１キャパシタの負極側端子をグランドに接続し、前記第２キャパシタの負極側端子を前記第３キャパシタの正極側端子に接続し、
前記第３状態において、前記第１キャパシタの正極側端子を前記第２キャパシタの正極側端子および前記第３キャパシタの正極側端子にそれぞれ接続し、前記第１キャパシタの負極側端子を前記第４キャパシタの正極側端子に接続し、前記第２キャパシタの負極側端子をグランドに接続することを特徴とする請求項１に記載のチャージ・ポンプ回路。
【請求項３】
入力電圧に基づいて正と負の出力電圧をそれぞれ生成するチャージ・ポンプ回路であって、
第１キャパシタと、
第２キャパシタと、
正の出力端子とグランドとの間に接続される第３キャパシタと、
負の出力端子とグランドとの間に接続される第４キャパシタと、
前記第１キャパシタ、前記第２キャパシタ、前記第３キャパシタ、および前記第４キャパシタを電気的に接続または分離するスイッチング回路と、
を備え、
前記スイッチング回路は、
第１状態、第２状態、および第３状態の動作を繰り返し行い、
前記第１状態では、前記第１キャパシタの正極側端子に前記入力電圧を印加し、前記第１キャパシタの負極側端子を前記第２キャパシタの正極側端子に接続し、前記第２キャパシタの負極側端子を前記第３キャパシタの正極側端子に接続することで、前記第１キャパシタ、前記第２キャパシタ、および前記第３キャパシタを直列に接続して、前記各キャパシタを前記入力電圧により充電し、
前記第２状態では、前記第１状態において前記第１キャパシタ、前記第２キャパシタ、および前記第３キャパシタに充電された電荷を、前記第１キャパシタ、前記第２キャパシタ、および前記第３キャパシタに分配するように、前記第１キャパシタの正極側端子を前記第２キャパシタの正極側端子に接続し、前記第１キャパシタの負極側端子をグランドに接続し、前記第２キャパシタの負極側端子を前記第３キャパシタの正極側端子に接続し、
前記第３状態では、前記第２状態において前記第１キャパシタ、前記第２キャパシタ、および前記第３キャパシタに分配された電荷を、前記第１キャパシタ、前記第２キャパシタ、前記第３キャパシタ、および前記第４キャパシタに分配するように、前記第１キャパシタの正極側端子を前記第２キャパシタの正極側端子および前記第３キャパシタの正極側端子にそれぞれ接続し、前記第１キャパシタの負極側端子を前記第４キャパシタの正極側端子に接続し、前記第２キャパシタの負極側端子をグランドに接続することを特徴とするチャージ・ポンプ回路。
【請求項４】
前記第１キャパシタ、前記第２キャパシタ、前記第３キャパシタ、および前記第４キャパシタのそれぞれの静電容量値は同じであることを特徴とする請求項１乃至請求項３の何れか１項に記載のチャージ・ポンプ回路。
【請求項５】
請求項１乃至請求項４のうちの何れか１項に記載のチャージ・ポンプ回路と、
当該チャージ・ポンプ回路が入力電圧に基づいて生成する前記正と負の出力電圧を電源電圧として動作する出力段を含み、負荷を駆動するアンプ回路と、
を備えることを特徴とする負荷駆動システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧を基に、正の出力電圧または負の出力電圧を生成して出力するチャージ・ポンプ回路、および、そのチャージ・ポンプ回路を２電源のアンプ回路に適用した負荷駆動システムに関する。
【背景技術】
【０００２】
従来、この種のチャージ・ポンプ回路として、図８に示すように、入力電圧の１／２の負電圧を生成するものが知られている。
このチャージ・ポンプ回路は、単電源すなわち一つの正電源２１の下で駆動され、基準電源２２から出力される基準電圧（入力電圧）の１／２の負電圧を生成するために、充電用のキャパシタＣ１１、Ｃ１２と、負電圧出力用のキャパシタＣ１３と、キャパシタＣ１１〜Ｃ１３を電気的に接続または分離するスイッチＳ１１〜Ｓ１７と、スイッチＳ１１〜Ｓ１７をオンオフ制御するスイッチドライブ回路部２３とを備えている。
【０００３】
このような構成のチャージ・ポンプ回路では、クロック信号の第１の期間において、スイッチドライブ回路部２３により、スイッチＳ１１〜Ｓ１３がオン、スイッチＳ１４〜Ｓ１７がオフされて、基準電圧とグランド電圧との間にキャパシタＣ１１、Ｃ１２が直列接続される。このとき、キャパシタＣ１１とキャパシタＣ１２の容量値が等しければ、キャパシタＣ１１、Ｃ１２のそれぞれには、基準電圧の１／２の電荷が蓄積される。
【０００４】
次に、クロック信号の第２の期間において、スイッチドライブ回路部２３により、スイッチＳ１１〜Ｓ１３がオフ、スイッチＳ１４〜Ｓ１７がオンされて、キャパシタＣ１１、Ｃ１２、Ｃ１３が並列接続される。このとき、キャパシタＣ１１、Ｃ１２のマイナスの電荷が、キャパシタＣ１３に転送される。
図８のチャージ・ポンプ回路は、このような一連の動作を繰り返し行うことにより、基準電源２２から出力される基準電圧の１／２の電圧を発生する。
【０００５】
この例では、充電用のキャパシタが２つの場合について説明したが、直列にＮ個の充電用のキャパシタに充電した後に、Ｎ個の充電用キャパシタを負電圧になるように並列接続する構成とすることで、基準電圧の１／Ｎ倍の負電圧を生成するチャージ・ポンプ回路を構成することができる。
このようなチャージ・ポンプ回路は、例えば、特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−２７８８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載のチャージ・ポンプ回路では、例えば基準電圧の１／４の負電圧を出力するためには５個のキャパシタが必要となる。そのため、基準電圧から電源電圧を発生し、発生された電源電圧で被駆動回路を駆動するチャージ・ポンプ回路において、消費電力を削減するためには充電用キャパシタ数の増加が避けられず、回路規模が増加してしまうという課題がある。
【０００８】
本発明は、このような点に鑑み、例えば、入力電圧の１／４の正負の出力電圧を生成するような場合に、回路規模が小さく消費電力の少ないチャージ・ポンプ回路および負荷駆動システムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様は、入力電圧に基づいて正と負の出力電圧をそれぞれ生成するチャージ・ポンプ回路であって、第１キャパシタと、第２キャパシタと、正の出力端子とグランドとの間に接続される第３キャパシタと、負の出力端子とグランドとの間に接続される第４キャパシタと、前記第１キャパシタ、前記第２キャパシタ、前記第３キャパシタ、および前記第４キャパシタを電気的に接続または分離するスイッチング回路と、を備え、前記スイッチング回路は、前記第１キャパシタの正極側端子を、前記入力電圧または前記第２キャパシタの正極側端子と接続する第１スイッチング手段と、前記第１キャパシタの負極側端子を、グランド、前記第２キャパシタの正極側端子、または前記第４キャパシタの正極側端子と接続する第２スイッチング手段と、前記第２キャパシタの正極側端子を、前記第３キャパシタの正極側端子と接続する第３スイッチング手段と、前記第２キャパシタの負極側端子を、グランドまたは前記第３キャパシタの正極側端子と接続する第４スイッチング手段と、を含み、第１状態、第２状態、および第３状態の動作を繰り返し行い、前記第１状態では、前記第１キャパシタ、前記第２キャパシタ、および前記第３キャパシタを直列に接続し、各キャパシタを前記入力電圧により充電し、前記第２状態では、前記第１状態において前記第１キャパシタ、前記第２キャパシタ、および前記第３キャパシタに充電された電荷を、前記第１キャパシタ、前記第２キャパシタ、および前記第３キャパシタに分配するように、前記第１キャパシタ、前記第２キャパシタ、および第３キャパシタを接続し、前記第３状態では、前記第２状態において前記第１キャパシタ、前記第２キャパシタ、および前記第３キャパシタに分配された電荷を、前記第１キャパシタ、前記第２キャパシタ、前記第３キャパシタ、および前記第４キャパシタに分配するように、前記第１キャパシタ、前記第２キャパシタ、前記第３キャパシタ、および前記第４キャパシタを接続することを特徴とするチャージ・ポンプ回路である。
【００１１】
さらに、前記スイッチング回路は、前記第１状態において、前記第１キャパシタの正極側端子に前記入力電圧を印加し、前記第１キャパシタの負極側端子を前記第２キャパシタの正極側端子に接続し、前記第２キャパシタの負極側端子を前記第３キャパシタの正極側端子に接続し、前記第２状態において、前記第１キャパシタの正極側端子を前記第２キャパシタの正極側端子に接続し、前記第１キャパシタの負極側端子をグランドに接続し、前記第２キャパシタの負極側端子を前記第３キャパシタの正極側端子に接続し、前記第３状態において、前記第１キャパシタの正極側端子を前記第２キャパシタの正極側端子および前記第３キャパシタの正極側端子にそれぞれ接続し、前記第１キャパシタの負極側端子を前記第４キャパシタの正極側端子に接続し、前記第２キャパシタの負極側端子をグランドに接続するようになっていてよい。
本発明の他の態様は、入力電圧に基づいて正と負の出力電圧をそれぞれ生成するチャージ・ポンプ回路であって、第１キャパシタと、第２キャパシタと、正の出力端子とグランドとの間に接続される第３キャパシタと、負の出力端子とグランドとの間に接続される第４キャパシタと、前記第１キャパシタ、前記第２キャパシタ、前記第３キャパシタ、および前記第４キャパシタを電気的に接続または分離するスイッチング回路と、を備え、前記スイッチング回路は、第１状態、第２状態、および第３状態の動作を繰り返し行い、前記第１状態では、前記第１キャパシタの正極側端子に前記入力電圧を印加し、前記第１キャパシタの負極側端子を前記第２キャパシタの正極側端子に接続し、前記第２キャパシタの負極側端子を前記第３キャパシタの正極側端子に接続することで、前記第１キャパシタ、前記第２キャパシタ、および前記第３キャパシタを直列に接続して、前記各キャパシタを前記入力電圧により充電し、前記第２状態では、前記第１状態において前記第１キャパシタ、前記第２キャパシタ、および前記第３キャパシタに充電された電荷を、前記第１キャパシタ、前記第２キャパシタ、および前記第３キャパシタに分配するように、前記第１キャパシタの正極側端子を前記第２キャパシタの正極側端子に接続し、前記第１キャパシタの負極側端子をグランドに接続し、前記第２キャパシタの負極側端子を前記第３キャパシタの正極側端子に接続し、前記第３状態では、前記第２状態において前記第１キャパシタ、前記第２キャパシタ、および前記第３キャパシタに分配された電荷を、前記第１キャパシタ、前記第２キャパシタ、前記第３キャパシタ、および前記第４キャパシタに分配するように、前記第１キャパシタの正極側端子を前記第２キャパシタの正極側端子および前記第３キャパシタの正極側端子にそれぞれ接続し、前記第１キャパシタの負極側端子を前記第４キャパシタの正極側端子に接続し、前記第２キャパシタの負極側端子をグランドに接続することを特徴とするチャージ・ポンプ回路である。
【００１２】
また、前記第１キャパシタ、前記第２キャパシタ、前記第３キャパシタ、および前記第４キャパシタのそれぞれの静電容量値は同じであってよい。
本発明の他の態様は、上記いずれかの態様のチャージ・ポンプ回路と、当該チャージ・ポンプ回路が入力電圧に基づいて生成する前記正と負の出力電圧を電源電圧として動作する出力段を含み、負荷を駆動するアンプ回路と、を備えることを特徴とする負荷駆動システムである。
【発明の効果】
【００１３】
本発明によれば、例えば、入力電圧の１／４の正負の出力電圧を生成するような場合に、キャパシタを４つにすることができる。このため、回路規模が小さく消費電力の少ないチャージ・ポンプ回路およびチャージ・ポンプ回路を含む負荷駆動システムを実現できる。
【図面の簡単な説明】
【００１４】
【図１】本発明のチャージ・ポンプ回路の実施形態が適用される負荷駆動システムの構成例を示すブロック図である。
【図２】スイッチング素子をオンオフ制御するスイッチ制御信号ＳＷ１〜ＳＷ８の波形例を示す波形図である。
【図３】アンプ回路の実施形態の構成を示す回路図の一例である。
【図４】本発明のチャージ・ポンプの回路の実施形態の構成を示す回路図の一例である。
【図５】図４のチャージ・ポンプ回路の動作を説明するための説明図であり、第１の期間（第１状態）の動作を示す。
【図６】図４のチャージ・ポンプ回路の動作を説明するための説明図であり、第２の期間（第２状態）の動作を示す。
【図７】図４のチャージ・ポンプ回路の動作を説明するための説明図であり、第３の期間（第３状態）の動作を示す。
【図８】従来のチャージ・ポンプ回路の構成を示す回路図である。
【発明を実施するための形態】
【００１５】
以下、図を参照して本発明の一実施形態のチャージ・ポンプ回路、およびチャージ・ポンプ回路を適用した負荷駆動システムについて説明する。
【００１６】
（負荷駆動システムの構成）
図１は、本発明のチャージ・ポンプ回路の実施形態を、２電源のアンプ回路に適用した負荷駆動システムの構成を示すブロック図の一例である。
負荷駆動システム１は、図１に示すように、クロック発生回路２、スイッチ制御回路３、チャージ・ポンプ回路４、アンプ回路５、および負荷６を含んでいる。
そして、この負荷駆動システム１は、２電源のアンプ回路５が負荷６を駆動するものであり、アンプ回路５は、チャージ・ポンプ回路４が生成する正の出力電圧ＶＣＣおよび負の出力電圧ＶＥＥを電源電圧として動作する。
【００１７】
クロック発生回路２は、水晶振動子、セラミック振動子などの振動子を備え、図２（Ａ）〜（Ｃ）に示すような３つのクロック信号ＣＬＫ１〜ＣＬＫ３を生成し、これをスイッチ制御回路３に出力する。クロック信号ＣＬＫ１〜ＣＬＫ３は、図２（Ａ）〜（Ｃ）に示すように、同じ周期及び同じ振幅の信号であり、クロック信号ＣＬＫ１から順次ハイレベルとなり、このとき他の２つのクロック信号はローレベルとなっている。したがって、クロック信号ＣＬＫ１〜ＣＬＫ３は、位相が異なるパルス信号である。
【００１８】
スイッチ制御回路３は、クロック信号ＣＬＫ１〜ＣＬＫ３に基づき、図２（Ｄ）〜（Ｋ）に示すようなスイッチ制御信号ＳＷ１〜ＳＷ８を生成し、このスイッチ制御信号ＳＷ１〜ＳＷ８をチャージ・ポンプ回路４に出力する。
チャージ・ポンプ回路４は、後述のように、複数のキャパシタと複数のスイッチング素子とで構成され、複数のスイッチング素子はスイッチ制御回路３が出力するスイッチ制御信号ＳＷ１〜ＳＷ８によってオンオフ制御される。これにより、チャージ・ポンプ回路４は、入力電圧ＶＤＤを基に、チャージポンプ方式により正負の出力電圧ＶＣＣ、ＶＥＥを生成する。このように生成される正負の出力電圧ＶＣＣ、ＶＥＥの絶対値は、入力電圧ＶＤＤの略１／４に等しい。
【００１９】
アンプ回路５は、チャージ・ポンプ回路４から供給される正負の出力電圧ＶＣＣ、ＶＥＥを電源電圧として動作し、入力信号ＳＩＮ及びレベル調整電圧ＶＲから出力信号ＳＯＵＴを出力する。負荷６は、その出力信号ＳＯＵＴにより駆動される。
アンプ回路５は、オペアンプ（演算増幅器）を含んで構成される反転増幅回路であって、反転入力端子（−）に入力される入力信号ＳＩＮと、非反転入力端子（＋）に入力されるオフセット電圧のレベル調整電圧ＶＲとの差分の信号を反転増幅した出力信号ＳＯＵＴを出力する機能を有する。
【００２０】
負荷６としては、例えばスピーカやヘッドホン等が該当する。このとき、入力信号ＳＩＮは音声入力信号である。また、負荷６としては、スピーカやヘッドホン等を駆動するバッファ回路等も該当する。
図３は、図１のアンプ回路５の具体的な構成を示す回路図の一例である。
【００２１】
このアンプ回路５は、図３に示すように、増幅段７と出力段８とで構成され、増幅段７はチャージ・ポンプ回路４の入力電圧ＶＤＤおよび負の出力電圧ＶＥＥを電源電圧として動作するが、出力段８は正負の出力電圧ＶＣＣ、ＶＥＥを電源電圧として動作する。増幅段７は、入力信号ＳＩＮ及びレベル調整電圧ＶＲの差分を増幅し駆動信号として出力する。出力段８は、増幅段７からの駆動信号により駆動され出力信号ＳＯＵＴを出力する。例えば、出力段８は、直列に接続されたＰチャネル型ＭＯＳトランジスタＭ１とＮチャネル型ＭＯＳトランジスタＭ２とが出力電圧ＶＤＤおよびＶＥＥ間に接続され、増幅段７からの駆動信号によりＰチャネル型ＭＯＳトランジスタＭ１およびＮチャネル型ＭＯＳトランジスタＭ２が駆動される。
なお、アンプ回路５は、増幅段７および出力段８ともに正負の出力電圧ＶＣＣ、ＶＥＥを電源電圧として動作するように構成しても良い。
【００２２】
（チャージ・ポンプ回路の構成）
図４は、図１のチャージ・ポンプ回路４の具体的な構成を示す回路図である。
このチャージ・ポンプ回路４は、図４に示すように、単電源すなわち一つの正の電源４３の下で駆動され、この電源４３により基準電源４４で生成された直流の基準電圧を入力電圧ＶＤＤとし、この入力電圧ＶＤＤを基に、入力電圧ＶＤＤの１／４の大きさの正負の出力電圧ＶＣＣ、ＶＥＥをそれぞれ生成する。
【００２３】
このため、チャージ・ポンプ回路４は、図４に示すように、充電用のキャパシタＣ１、Ｃ２と、充電用および正電圧出力用のキャパシタＣ３と、負電圧出力用のキャパシタＣ４と、キャパシタＣ１〜Ｃ４を電気的に接続または分離する８つのスイッチング素子Ｓ１〜Ｓ８と、正の出力電圧ＶＣＣと負の出力電圧ＶＥＥを出力する２つの出力端子４１、４２とを備えている。
【００２４】
そして、スイッチング回路であるスイッチング素子Ｓ１〜Ｓ８は、それぞれスイッチ制御回路３から出力されるスイッチ制御信号ＳＷ１〜ＳＷ８によってオンオフ制御され、キャパシタＣ１〜Ｃ４の接続状態を切り替える。
ここで、スイッチ制御信号ＳＷ１〜ＳＷ８は、図２（Ｄ）〜（Ｋ）に示す通りであり、対応するスイッチング素子Ｓ１〜Ｓ８をオンオフ制御する。すなわち、スイッチ制御信号ＳＷ１〜ＳＷ８は、ハイレベルのときに対応するスイッチング素子Ｓ１〜Ｓ８をオンし、ローレベルのときに対応するスイッチング素子Ｓ１〜Ｓ８をオフする。
【００２５】
スイッチング素子Ｓ１〜Ｓ８のそれぞれは、具体的には以下のようなＭＯＳトランジスタにより構成される。
すなわち、スイッチング素子Ｓ３、Ｓ４、Ｓ６、Ｓ８は、Ｎチャンネル型のＭＯＳトランジスタで構成するが、これに代えてＰチャンネル型のＭＯＳトランジスタで構成することも可能である。また、スイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ７は、Ｐチャンネル型のＭＯＳトランジスタで構成するが、これに代えてＮチャンネル型のＭＯＳトランジスタで構成することも可能である。
【００２６】
次に、キャパシタとスイッチング素子との具体的な接続について、図４を参照して説明する。
ここで、スイッチング素子Ｓ３、Ｓ４、Ｓ６、Ｓ８はＮチャンネル型のＭＯＳトランジスタとし、スイッチング素子Ｓ１、Ｓ２、Ｓ５、Ｓ７はＰチャンネル型のＭＯＳトランジスタとして説明する。
【００２７】
キャパシタＣ１の正極側端子は、スイッチング素子Ｓ１のドレイン端子と、スイッチング素子Ｓ５のソース端子とにそれぞれ電気的に接続されている。スイッチング素子Ｓ１のソース端子は、基準電源４４の出力端子に接続され、入力電圧（基準電圧）ＶＤＤが印加される。スイッチング素子Ｓ５のドレイン端子は、キャパシタＣ２の正極側端子、スイッチング素子Ｓ２のドレイン端子、およびスイッチング素子Ｓ７のソース端子にそれぞれ電気的に接続されている。
【００２８】
キャパシタＣ１の負極側端子は、スイッチング素子Ｓ２のソース端子、スイッチング素子Ｓ４のドレイン端子、およびスイッチング素子Ｓ８のドレイン端子にそれぞれ電気的に接続されている。スイッチング素子Ｓ４のソース端子は、グランド端子と、スイッチング素子Ｓ６のソース端子とに電気的に接続される。キャパシタＣ２の負極側端子は、スイッチング素子Ｓ６のドレイン端子と、スイッチング素子Ｓ３のドレイン端子とにそれぞれ電気的に接続されている。
【００２９】
キャパシタＣ３の正極側端子は、スイッチング素子Ｓ３のソース端子、スイッチング素子Ｓ７のドレイン端子、および出力端子４１にそれぞれ電気的に接続されている。キャパシタＣ３の負極側端子は、キャパシタＣ４の負極側端子と電気的に接続され、その共通接続部がグランドに接続されている。キャパシタＣ４の正極側端子は、スイッチング素子Ｓ８のソース端子と、出力端子４２とにそれぞれ電気的に接続されている。
なお、グランド（ＧＮＤ）の電位はグランド電位（０〔Ｖ〕）に保たれている。
【００３０】
（チャージ・ポンプ回路の動作）
次に、このように構成されるチャージ・ポンプ回路４の動作例について、図面を参照して説明する。
チャージ・ポンプ回路４は、図２に示すように、第１の期間Ｔ１の第１状態の動作、第２の期間Ｔ２の第２状態の動作、および第３の期間Ｔ３の第３状態の動作を一単位の動作とし、これらの動作を繰り返す。
【００３１】
まず、第１の期間Ｔ１における第１状態の動作について、図２および図５を参照して説明する。
第１の期間Ｔ１には、図２に示すように、スイッチ制御信号ＳＷ１〜ＳＷ３がハイレベルとなり、スイッチ制御信号ＳＷ４〜ＳＷ８がローレベルとなる。したがって、図５に示すように、スイッチング素子Ｓ１〜Ｓ３がオンとなり、スイッチング素子Ｓ４〜Ｓ８がオフとなる。
【００３２】
このため、第１の期間Ｔ１には、図５に示すように、キャパシタＣ１の正極側端子が基準電源４４の出力端子と接続され、キャパシタＣ１の負極側端子とキャパシタＣ２の正極側端子が接続される。また、第２キャパシタＣ２の負極側端子と第３キャパシタＣ３の正極側端子が接続され、第３キャパシタＣ３の負極側端子がグランドに接続される。
この結果、基準電源４４の出力端子、スイッチング素子Ｓ１、キャパシタＣ１、スイッチング素子Ｓ２、キャパシタＣ２、スイッチング素子Ｓ３、キャパシタＣ３、およびグランドの経路が形成され、直列に接続されたキャパシタＣ１、Ｃ２、Ｃ３は、入力電圧ＶＤＤによって充電される。
【００３３】
このとき、キャパシタＣ１〜Ｃ３に合計でＶＤＤの電荷が蓄積され、キャパシタＣ４の電荷は保持される。キャパシタＣ１〜Ｃ３のそれぞれの静電容量値が同じであれば、入力電圧ＶＤＤの１／３の電圧がキャパシタＣ１〜Ｃ３のそれぞれに印加されるので、キャパシタＣ１〜Ｃ３のそれぞれには入力電圧ＶＤＤの１／３の電荷が蓄積される。
したがって、第１の期間Ｔ１には、キャパシタＣ３に蓄積される電荷に応じた正の出力電圧ＶＣＣが出力端子４１から出力され、キャパシタＣ４に保持される電荷に応じた負の出力電圧ＶＥＥが出力端子４２から出力される。
【００３４】
次に、第２の期間Ｔ２における第２状態の動作について、図２および図６を参照して説明する。
第２の期間Ｔ２には、図２に示すように、スイッチ制御信号ＳＷ３〜ＳＷ５がハイレベルとなり、スイッチ制御信号ＳＷ１、ＳＷ２、ＳＷ６〜ＳＷ８がローレベルとなる。したがって、図６に示すように、スイッチング素子Ｓ３〜Ｓ５がオンとなり、スイッチング素子Ｓ１、Ｓ２、Ｓ６〜Ｓ８がオフとなる。
このため、第２の期間Ｔ２には、図６に示すように、キャパシタＣ１の正極側端子とキャパシタＣ２の正極側端子が接続され、キャパシタＣ１の負極側端子がグランドと接続される。また、第２キャパシタＣ２の負極側端子と第３キャパシタＣ３の正極側端子が接続され、第３キャパシタＣ３の負極側端子がグランドに接続される。
【００３５】
この結果、グランド、スイッチング素子Ｓ４、キャパシタＣ１、スイッチング素子Ｓ５、キャパシタＣ２、スイッチング素子Ｓ３、キャパシタＣ３、およびグランドの閉ループが形成される。これにより、第１の期間にキャパシタＣ１〜Ｃ３に充電された電荷が、キャパシタＣ１〜Ｃ３に分配される。このとき、キャパシタＣ１に蓄積される電圧、キャパシタＣ２キャパシタＣ３の直列接続に蓄積される電圧、それぞれが等しくなるように電荷が再分配され、キャパシタＣ４の電荷は保持される。キャパシタＣ１〜Ｃ３のそれぞれの静電容量値が同じであれば、キャパシタＣ１に入力電圧ＶＤＤの１／２の電荷、キャパシタＣ２、Ｃ３にはそれぞれ入力電圧ＶＤＤの１／４の電荷が蓄積される。
【００３６】
したがって、第２の期間Ｔ２には、分配後にキャパシタＣ３に蓄積される電荷に応じた正の出力電圧ＶＣＣが出力端子４１に出力され、キャパシタＣ４に保持される電荷に応じた負の出力電圧ＶＥＥが出力端子４２に出力される。
次に、第３の期間Ｔ３における第３状態の動作について、図２および図７を参照して説明する。
【００３７】
第３の期間Ｔ３には、図２に示すように、スイッチ制御信号ＳＷ１〜ＳＷ４がローレベルとなり、スイッチ制御信号ＳＷ５〜ＳＷ８がハイレベルとなる。したがって、図７に示すように、スイッチング素子Ｓ１〜Ｓ４がオフとなり、スイッチング素子Ｓ５〜Ｓ８がオンとなる。
このため、第３の期間Ｔ３には、図７に示すように、キャパシタＣ１の正極側端子、キャパシタＣ２の正極側端子、および第３キャパシタＣ３の正極側端子がそれぞれ接続される。また、キャパシタＣ１の負極側端子と第４キャパシタＣ４の正極側端子とが接続される。さらに、キャパシタＣ２の負極側端子、第３キャパシタＣ３の負極側端子、および第４キャパシタＣ４の負極側端子がそれぞれグランドと接続される。
【００３８】
この結果、グランド、スイッチング素子Ｓ６、キャパシタＣ２、スイッチング素子Ｓ７、キャパシタＣ３、およびグランドの第１の閉ループが形成される。また、グランド、スイッチング素子Ｓ６、キャパシタＣ２、スイッチング素子Ｓ５、キャパシタＣ１、スイッチング素子Ｓ８、キャパシタＣ４、およびグランドの第２の閉ループが形成される。
これにより、キャパシタＣ１〜Ｃ３に第２の期間Ｔ２で分配された電荷が、キャパシタＣ１〜Ｃ４に再分配される。このとき、キャパシタＣ１とキャパシタＣ４の直列接続に蓄積される電圧、キャパシタＣ２に蓄積される電圧、キャパシタＣ３に蓄積される電圧、それぞれが等しくなるように電荷が再分配される。キャパシタＣ１〜Ｃ４の静電容量値が等しければ、キャパシタＣ１に入力電圧ＶＤＤの１／２の電荷、キャパシタＣ２、Ｃ３にはそれぞれ入力電圧ＶＤＤの１／４の電荷、キャパシタＣ４には入力電圧ＶＤＤの−１／４の電荷が蓄積される。
【００３９】
したがって、第３の期間Ｔ３には、再分配後にキャパシタＣ３に蓄積される電荷に応じた正の出力電圧ＶＣＣが出力端子４１から出力され、キャパシタＣ４に再分配後の電荷に応じた負の出力電圧ＶＥＥが出力端子４２から出力される。
このような第１〜第３の期間Ｔ１〜Ｔ３の各動作を繰り返すと、キャパシタＣ３の正極側端子が入力電圧ＶＤＤの１／４の電圧ＶＣＣに充電されていき、キャパシタＣ４の正極側端子が入力電圧ＶＤＤの−１／４の電圧ＶＥＥに充電されていく。
【００４０】
以上のように、この実施形態では、４つのキャパシタＣ１〜Ｃ４と、スイッチング素子Ｓ１〜Ｓ８とを備え、第１〜第３の期間Ｔ１〜Ｔ３の各期間においてスイッチング素子Ｓ１〜Ｓ８のオンオフ制御を上記のように行うようにした。
このため、この実施形態によれば、単一の電源からの入力電圧ＶＤＤを基に、入力電圧ＶＤＤの１／４の大きさの正と負の出力電圧ＶＣＣ、ＶＥＥをそれぞれ生成して出力することができる。したがって、この実施形態によれば、例えば、入力電圧の１／４の負の出力電圧を生成するために、４つのキャパシタがあれば良いので、回路規模が小さく消費電力の少ないチャージ・ポンプ回路を実現できる。
【００４１】
また、この実施形態では、入力電力（入力電圧ＶＤＤ×入力電流Ｉ）を、｛（ＶＤＤ／４）×（４×Ｉ）｝の出力電力に変換することになるので、出力電圧を入力電圧ＶＤＤの１／４に減少した分、入力電流Ｉの４倍の出力電流を取り出すことができる。
（実施形態の変形例）
本発明は上記の実施形態に限定されるものでなく、本発明の目的を達成できる範囲において、変形、改良等は本発明に含まれる。
【００４２】
例えば、入力電圧をＶＤＤとする場合、本発明が適用される被駆動回路の出力信号の大きさに応じて、出力する出力電圧を変化させることができる。例えば、入力電圧をＶＤＤとする場合に、この入力電圧を基に、出力電圧として±ＶＤＤ〔Ｖ〕、±１／２ＶＤＤ〔Ｖ〕、または±１／４〔Ｖ〕の正負の電圧を生成するといった形態が挙げられる。
【産業上の利用可能性】
【００４３】
本発明のチャージ・ポンプ回路は、２つの正負の電源が必要な各種の回路の電源として、負荷を駆動する駆動回路、半導体集積回路などに適用できる。
【符号の説明】
【００４４】
Ｃ１〜Ｃ４  キャパシタ
Ｓ１〜Ｓ８  スイッチング素子
１  負荷駆動システム
２  クロック発生回路
３  スイッチ制御回路
４  チャージ・ポンプ回路
５  アンプ回路
６  負荷
７  増幅段
８  出力段
【図１】
0005758866.tif 000002
【図２】
0005758866.tif 000003
【図３】
0005758866.tif 000004
【図４】
0005758866.tif 000005
【図５】
0005758866.tif 000006
【図６】
0005758866.tif 000007
【図７】
0005758866.tif 000008
【図８】
0005758866.tif 000009