(57)【特許請求の範囲】
【請求項１】
アンテナに接続するアンテナ接続端子と、
それぞれに通信信号を入出力する複数の入出力端子と、
前記複数の入出力端子のそれぞれに個別に接続された複数の切替端子、前記アンテナ接続端子に接続された共通端子を有し、前記共通端子を前記各切替端子に切り替えて接続するスイッチＩＣと、
該スイッチＩＣの前記共通端子と前記アンテナ接続端子との間に接続された整合回路と、を備えた高周波モジュールであって、
複数の絶縁体層を積層してなる積層体を備え、
前記スイッチＩＣは、前記積層体の一方主面に実装され、
前記整合回路は、前記スイッチＩＣの前記共通端子と前記アンテナ接続端子との間に直列接続された第１インダクタを備え、
前記第１インダクタは、前記複数の絶縁体層にそれぞれ形成されたループ状の線状導体を備え、積層方向に巻回軸を有する螺旋状に形成されており、
前記第１インダクタを形成する最上層のループ状の線状導体は、前記共通端子が実装される共通端子用実装ランドと、積層方向に延びるビア導体のみによって接続され、
前記積層体は内層グランドを備え、
前記内層グランドは、
前記ループ状の線状導体の上層側に配置された第１内層グランドと、
前記ループ状の線状導体の下層側に配置された第２内層グランドと、
を備え、
前記第１インダクタを形成する最上層のループ状の線状導体と前記第１内層グランドとの積層方向に沿った間隔は、前記第１インダクタを形成する最下層のループ状の線状導体と前記第２内層グランドとの積層方向に沿った間隔よりも広い、
高周波モジュール。
【請求項２】
前記積層体の積層方向に沿って、前記第１インダクタの一方端と前記共通端子とを接続する第１配線と、前記積層体内の内層グランドとは重ならないように形成されている、請求項１に記載の高周波モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、スイッチＩＣを備え、複数の通信信号を切り替えて送受信する高周波モジュールに関する。
【背景技術】
【０００２】
従来、複数の通信信号を共通のアンテナで送受信する高周波モジュールが各種考案されている。このような高周波モジュールとしては、複数の通信信号を入出力する端子を、切り替えてアンテナに接続する必要がある。このため、例えば特許文献１に記載の高周波モジュールでは、スイッチＩＣを備えている。スイッチＩＣの共通端子は、高周波モジュールのアンテナ接続端子に接続されている。スイッチＩＣの共通端子に対して切り替えて接続される複数の切替端子は、高周波モジュールの個別の入出力端子にそれぞれ接続されている。
【０００３】
そして、このようなスイッチＩＣを備えた高周波モジュールでは、スイッチＩＣとアンテナ接続端子との間に、スイッチＩＣの共通端子とアンテナとの間のインピーダンス整合をとるための整合回路を備えることがある。
【０００４】
その一種として、スイッチＩＣのオフ容量を相殺するために、スイッチＩＣの共通端子と高周波モジュールのアンテナ接続端子との間に直列接続されたインダクタを備えたバンドパスフィルタ型の整合回路がある。このバンドパスフィルタは、ローパスフィルタとハイパスフィルタを組み合わせたものである。
【０００５】
また、各入出力端子と切替端子との間にも整合回路が備えられている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開００８−２７１４２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、高周波モジュールのマルチバンド化に伴って、スイッチＩＣで切り替えて送受信する通信信号の周波数帯域が広帯域化している。また、高周波モジュールが用いられる通信端末の小型化に伴って、高周波モジュールの小型化、低背化が要求されている。したがって、高周波モジュールに用いられる各素子も小型化や低背化が要求されている。
【０００８】
このため、従来の整合回路では、高周波モジュールで利用する全ての通信信号に対して十分なインピーダンス整合を実現できない場合がある。そのため、共通端子と特定の入出力端子との間で所望の通過特性を得られない場合ある。これは、スイッチＩＣの共通端子と該共通端子に接続されるアンテナ接続端子との間の寄生キャパシタ等の成分が共通端子と入出力端子との間のインピーダンス特性に影響を与えるからであると考えられる。
【０００９】
例えば、上述のように直列接続のインダクタを備えるバンドパスフィルタでインピーダンス整合を行う場合、オフ容量の相殺のためにインダクタンス値が大きくなってしまう。この場合、高い周波数帯域の通信信号において整合を取ることができない場合がある。
【００１０】
また、特定の周波数帯域の整合をとるために、上述のバンドパスフィルタを構成するインダクタの一方端をグランドに接続するキャパシタのキャパシタンスを大きくする必要がある。しかしながら、キャパシタンスを大きくすると、バンドパスフィルタを構成するローパスフィルタの遮断周波数が低くなってしまう。これにより、当該特定の周波数帯域の高域側の挿入損失が大きくなってしまい、所望とする特性を得られないことがある。
【００１１】
本発明の目的は、広い周波数帯域においてインピーダンス整合を行いながら、優れた通過特性を実現できる高周波モジュールを提供することにある。
【課題を解決するための手段】
【００１２】
この発明の高周波モジュールは、アンテナに接続するアンテナ接続端子と、それぞれに通信信号を入出力する複数の入出力端子と、複数の入出力端子のそれぞれに個別に接続された複数の切替端子、アンテナ接続端子接続された共通端子を有し、共通端子を各切替端子に切り替えて接続するスイッチＩＣと、該スイッチＩＣの共通端子とアンテナ接続端子との間に接続された整合回路と、を備える。高周波モジュールは、複数の絶縁体層を積層してなる積層体を備える。スイッチＩＣは、積層体の天面に実装されている。整合回路は、スイッチＩＣの共通端子とアンテナ接続端子との間に直列接続された第１インダクタを備える。第１インダクタは、複数の絶縁体層にそれぞれ形成されたループ状の線状導体を備え、積層方向に巻回軸を有する螺旋状に形成されている。第１インダクタを形成する最上層のループ状の線状導体は、共通端子が実装される共通端子用実装ランドと、積層方向に延びるビア導体のみによって接続されている。
【００１３】
この構成では、第１インダクタと共通端子とを接続する第１配線が短いことで、当該第１配線の寄生キャパシタを低く抑えることができる。これにより、当該寄生キャパシタによる入出力端子とアンテナ接続端子との間のインピーダンスへの影響を抑制でき、挿入損失の悪化を抑制できる。この構成では、第１インダクタが積層体内蔵型のインダクタである場合を示しており、この場合に、第１配線を容易な形状で短くすることができるとともに、内層グランドとの結合も大幅に抑えることができる。
【００１４】
また、この発明の高周波モジュールは、積層体の積層方向に沿って、第１配線と、積層体内の内層グランドとが重ならないように形成されていることが好ましい。
【００１５】
この構成では、第１配線の寄生キャパシタをさらに低く抑えることができる。
【００１６】
また、この発明の高周波モジュールは、次の構成とすることもできる。第１インダクタは、天面に実装される実装型インダクタである。第１インダクタの第１配線に接続する実装ランドは、第１インダクタの第２配線に接続する実装ランドと比較して、共通端子が実装される共通端子用実装ランドに近く形成されている。
【００１７】
この構成では、第１インダクタが実装型インダクタである場合を示しており、この場合に、第１配線を短くすることができる。
【００２２】
また、この発明の高周波モジュールは、次の構成であることが好ましい。内層グランドは、複数のループ状導体の上層側に配置された第１内層グランドと、複数のループ状導体の下層側に配置された第２内層グランドとを備える。第１インダクタを形成する最上層のループ状導体と第１内層グランドとの積層方向に沿った間隔は、第１インダクタを形成する最下層のループ導体と第２内層グランドとの積層方向に沿った間隔よりも広い。
【００２３】
この構成では、第１インダクタが積層体内蔵型のインダクタである場合を示しており、この場合に、第１インダクタの共通端子側の端部と内層グランドとの結合を抑制でき、第１インダクタの共通端子側の寄生キャパシタを低く抑えることができる。
【発明の効果】
【００２４】
この発明によれば、広い周波数帯域において、インピーダンス整合を行いながら、優れた通過特性を実現できる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１の実施形態に係る高周波モジュール１０の回路図である。
【図２】本発明の第１の実施形態に係る高周波モジュール１０の特徴的構造を示す平面透視図、および、従来の高周波モジュール１０Ｐの構造を示す平面透視図である。
【図３】従来の高周波モジュール１０ＰＰの構造を示す平面透視図、および、本発明の第１の実施形態に係る高周波モジュール１０’の構造を示す平面透視図である。
【図４】本実施形態の高周波モジュール１０，１０’と従来の構成の高周波モジュール１０Ｐ，１０ＰＰとの通過特性図（シミュレーション結果）である。
【図５】本発明の第２の実施形態に係る高周波モジュール１０Ａの回路図である。
【図６】本発明の第２の実施形態に係る高周波モジュール１０Ａの特徴的構造を示す平面透視図、および、従来の高周波モジュール１０ＡＰの構造を示す平面透視図である。
【図７】本実施形態の高周波モジュール１０Ａと従来の構成の高周波モジュール１０ＡＰとの通過特性図（シミュレーション結果）である。
【図８】本発明の第３の実施形態に係る高周波モジュール１０Ｂの回路図である。
【図９】本発明の第３の実施形態に係る高周波モジュール１０Ｂの特徴的構造を示す側面断面図である。
【発明を実施するための形態】
【００２６】
本発明の第１の実施形態に係る高周波モジュールについて、図を参照して説明する。図１は本発明の第１の実施形態に係る高周波モジュール１０の回路図である。
【００２７】
高周波モジュール１０は、アンテナ接続端子ＰＭ（ＡＮＴ）と、複数の入出力端子ＰＭ（ＲＦ１）−ＰＭ（ＲＦｎ）を備える。高周波モジュール１０は、スイッチＩＣ１１、整合回路１２を備える。
【００２８】
スイッチＩＣ１１は、共通端子Ｐｃｏｍと、複数の切替端子Ｐｓ１−ＰｓＮを備える。スイッチＩＣ１１は、駆動電圧により電源供給され、複数の制御電圧の組合せにより、共通端子Ｐｃｏｍを、複数の切替端子Ｐｓ１−ＰｓＮのいずれかに接続する。
【００２９】
各切替端子Ｐｓ１−ＰｓＮは、それぞれ所定の配線導体を介して入出力端子ＰＭ（ＲＦ１）−ＰＭ（ＲＦｎ）に接続されている。例えば、切替端子Ｐｓ１は、配線導体３０１を介して、入出力端子ＰＭ（ＲＦ１）に接続されている。
【００３０】
整合回路１２は、インダクタＡＬ１（本発明の「第１インダクタ」に相当する。），ＡＬ２（本発明の「第２インダクタ」に相当する。）、キャパシタＡＣ１を備える。インダクタＡＬ１は、共通端子Ｐｃｏｍとアンテナ接続端子ＰＭ（ＡＮＴ）との間に接続されている。インダクタＡＬ２は、インダクタＡＬ１の共通端子Ｐｃｏｍ側の端部とグランドとの間に接続されている。キャパシタＡＣ１は、インダクタＡＬ１のアンテナ接続端子ＰＭ（ＡＮＴ）側の端部とグランドとの間に接続されている。
【００３１】
このような回路構成によって、整合回路１２は、ハイパスフィルタとローパスフィルタを組み合わせたバンドパスフィルタ型の整合回路となっている。
【００３２】
ここで、インダクタＡＬ１の一方端は、配線導体２０１（本発明の「第１配線」に相当する。）を介して共通端子Ｐｃｏｍに接続されている。インダクタＡＬ１の他方端は、配線導体２０２（本発明の「第２配線」に相当する。）を介してアンテナ接続端子ＰＭ（ＡＮＴ）に接続されている。
【００３３】
インダクタＡＬ２のインダクタＡＬ１側の端部は、配線導体２１１を介して、インダクタＡＬ１の一方端に接続されている。なお、回路図上は、配線導体２１１は、配線導体２０１に接続されている。しかしながら、後述するように、高周波モジュール１０を積層体で形成する場合には、配線導体２１１は、インダクタＡＬ１の一方端に直接接続するように形成している。
【００３４】
このような回路構成からなる高周波モジュール１０は、図２（Ａ）に示すような構造によって実現される。図２（Ａ）は、本発明の第１の実施形態に係る高周波モジュール１０の特徴的構造を示す平面透視図である。なお、本透視図では、本発明の特徴的な箇所を抽出して記載している。
【００３５】
高周波モジュール１０は、積層体１００を備える。積層体１００は、それぞれ平板状からなる複数の絶縁体層を積層してなる。各絶縁体層は、平板面が平行になるように積層されている。所定の絶縁体層には、積層体を平面視して、略全面に内層グランド４０１が形成されている。
【００３６】
積層体１００の底面には、アンテナ接続端子ＰＭ（ＡＮＴ）の外部接続用実装ランド、および、複数の入出力端子ＰＭ（ＲＦ１）−ＰＭ（ＲＦｎ）をそれぞれ構成する外部接続用実装ランドが形成されている。なお、内層グランド４０１は、積層体１００に形成されたビア導体（以下、単純にビア導体と称する。）を介して、積層体１００の底面の外部グランド接続用実装ランドに接続されている。
【００３７】
積層体１００の天面には、所定のパターンで天面ランド電極が形成されており、それぞれ実装型回路素子からなるインダクタＡＬ１，ＡＬ２、キャパシタＡＣ１、および、例えばＬＧＡタイプとなる実装型のスイッチＩＣ（ＳＷＩＣ）１１が実装されている。
【００３８】
この際、インダクタＡＬ１は、積層体１００を平面視して（積層方向に沿って見て）、アンテナ接続端子ＰＭ（ＡＮＴ）の外部接続用実装ランドよりも、スイッチＩＣ１１の共通端子Ｐｃｏｍの天面ランド電極に近い位置に実装されている。
【００３９】
スイッチＩＣ１１の切替端子Ｐｓ１用の天面ランド電極は、ビア導体を介して、積層体１００の所定の絶縁体層に形成された配線導体３０１の一方端に接続されている。配線導体３０１の他方端は、ビア導体を介して入出力端子ＰＭ（ＲＦ１）の外部接続用実装ランドに接続されている。
【００４０】
なお、他の切替端子Ｐｓ２−ＰｓＮの天面ランド電極も、それぞれ他の入出力端子ＰＭ（ＲＦ２）−ＰＭ（ＲＦｎ）の外部接続用実装ランドに接続されている。
【００４１】
スイッチＩＣ１１の共通端子Ｐｃｏｍが実装される天面ランド電極は、ビア導体を介して、前記所定の絶縁体層に形成された配線導体２０１の一方端に接続されている。配線導体２０１の他方端は、ビア導体を介して、インダクタＡＬ１の一方端の端子電極が実装される天面ランド電極（本発明の「第１実装ランド」に相当する。）に接続されている。
【００４２】
配線導体２０１の他方端は、配線導体２１１の一方端に接続されている。配線導体２１１の他方端は、ビア導体を介して、インダクタＡＬ２の一方の端子電極が実装される天面ランド電極に接続されている。
【００４３】
インダクタＡＬ１の他方端の端子電極が実装される天面ランド電極（本発明の「第２実装ランド」に相当する。）は、ビア導体を介して、配線導体２０２の一方端に接続されている。配線導体２０２の他方端付近は、二本に分岐されている。配線導体２０２の他方端の一方は、ビア導体を介して、アンテナ接続端子ＰＭ（ＡＮＴ）の外部接続用実装ランドに接続されている。配線導体２０２の他方端の他方は、ビア導体を介して、キャパシタＡＣ１の一方の端子電極が実装される天面ランド電極に接続されている。
【００４４】
ここで、上述のように、インダクタＡＬ１は、積層体１００を平面視して、アンテナ接続端子ＰＭ（ＡＮＴ）の外部接続用実装ランドよりも、スイッチＩＣ１１の共通端子Ｐｃｏｍの天面ランド電極に近い位置に実装されている。したがって、配線導体２０１は、配線導体２０２よりも短く形成される。図２（Ａ）の例であれば、配線導体２０１の長さＬＬ１は、配線導体２０２の長さＬＬ２よりも短くなる（ＬＬ１＜ＬＬ２）。
【００４５】
図２（Ａ）に示すように、インダクタＡＬ１の一方端の端子電極が、スイッチＩＣ１１の共通端子Ｐｃｏｍの天面ランド電極に近い位置に実装されていることにより、整合特性への影響が大きい配線導体２０１の絶対的な長さを短くできる。したがって、配線導体２０１に生じる寄生キャパシタを低下させることができる。これにより、高周波モジュール１０の挿入損失を改善することができる。
【００４６】
本願の構成の作用効果を実証するため、本実施形態とは別の各種構造の高周波モジュール１０’，１０Ｐ，１０ＰＰと本実施形態の構造の高周波モジュール１０との特性比較（シミュレーション）を行った結果を示す。高周波モジュール１０Ｐ，１０ＰＰは、本願の従来技術の構成に相当するものであり、高周波モジュール１０’は、本実施形態の構造をさらに工夫したものである。図２（Ｂ）は、従来の高周波モジュール１０Ｐの構造を示す平面透視図である。図３（Ａ）は、本発明の第１の実施形態の変形例に係る高周波モジュール１０’の構造を示す平面透視図である。図３（Ｂ）は、従来の高周波モジュール１０ＰＰの構造を示す平面透視図である。
【００４７】
図２（Ｂ）に示すように、従来の高周波モジュール１０Ｐでは、インダクタＡＬ１は、積層体１００Ｐを平面視して、スイッチＩＣ１１の共通端子Ｐｃｏｍの天面ランド電極よりも、アンテナ接続端子ＰＭ（ＡＮＴ）の外部接続用実装ランドに近い位置に実装されている。このため、共通端子Ｐｃｏｍの天面ランド電極とインダクタＡＬ１の一方端の端子電極とを接続する配線導体２０１Ｐの長さＬＬｐ１は、アンテナ接続端子ＰＭ（ＡＮＴ）の外部接続用実装ランドとインダクタＡＬ１の他方端の端子電極とを接続する配線導体２０２Ｐの長さＬＬｐ２よりも長い（ＬＬｐ１＞ＬＬｐ２）。そして、配線導体２０１Ｐの長さＬＬｐ１は、配線導体２０１の長さＬＬ１よりも、大幅に長い。このような構成では、配線導体２０１Ｐと内層グランド４０１との対向面積が大きくなり、寄生キャパシタが増加する。
【００４８】
図３（Ｂ）に示すように、従来の高周波モジュール１０ＰＰの配線導体２０１ＰＰは、図２（Ｂ）示した高周波モジュール１０Ｐの配線導体２０１Ｐに対して、さらに幅が広く形成されている。このような構成では、配線導体２０１ＰＰと内層グランド４０１との対向面積が大きくなり、寄生キャパシタが増加する。
【００４９】
一方、図３（Ａ）に示すように、本実施形態の高周波モジュール１０’では、インダクタＡＬ１の一方端の端子電極が、スイッチＩＣ１１の共通端子Ｐｃｏｍの天面ランド電極に対して、さらに近い位置に実装されたものである。これにより、高周波モジュール１０’の配線導体２０１’の長さＬＬ１Ａは、高周波モジュール１０の配線導体２０１の長さＬＬ１よりも短くなる。さらに、高周波モジュール１０’では、積層体１００’を平面視して、配線導体２０１’と重なる位置に導体非形成部４４１が設けられた形状で、内層グランド４０１’が形成されている。このような構成により、配線導体２０１’に生じる寄生キャパシタは、配線導体２０１に生じる寄生キャパシタよりも、さらに小さくなる。そのため、高周波モジュール１０’の挿入損失をさらに改善することができる。
【００５０】
図４は、本実施形態の高周波モジュール１０，１０’と従来の構成の高周波モジュール１０Ｐ，１０ＰＰとの通過特性図（シミュレーション結果）である。なお、図４は、入出力端子ＰＭ（ＲＦ１）からアンテナ接続端子ＰＭ（ＡＮＴ）側を見た通過特性である。図４において、本願Ａが高周波モジュール１０の構造の場合であり、本願Ｂが高周波モジュール１０’の構造の場合であり、従来Ａが高周波モジュール１０Ｐの構造の場合であり、従来Ｂが高周波モジュール１０ＰＰの構造の場合である。
【００５１】
図４に示すように、本実施形態の高周波モジュール１０，１０’は、従来の高周波モジュール１０Ｐ，１０ＰＰよりも、広い周波数帯域で低損失に通信信号を伝送することができる。これにより、挿入損失を低減させることができる。さらに、高周波モジュール１０’の構成を用いることで、より一層、挿入損失を低減させることができる。
【００５２】
なお、インダクタＡＬ１の一方端の端子電極とスイッチＩＣ１１の切替端子Ｐｓ１とを接続する配線導体２０１の幅をさらに狭くすることで、寄生キャパシタをより一層低減させることもできる。
【００５３】
次に、本発明の第２の実施形態に係る高周波モジュールについて、図を参照して説明する。図５は、本発明の第２の実施形態に係る高周波モジュール１０Ａの回路図である。
【００５４】
高周波モジュール１０Ａは、アンテナ接続端子ＰＭ（ＡＮＴ）と、複数の入出力端子ＰＭ（ＲＦ１），ＰＭ（ＲＦ２），ＰＭ（ＲＦ３１），ＰＭ（ＲＦ３２），ＰＭ（ＲＦ４１），ＰＭ（ＲＦ４２），ＰＭ（ＲＦ５１），ＰＭ（ＲＦ５２），ＰＭ（ＲＦ６），ＰＭ（ＲＦ７），ＰＭ（ＲＦ８），ＰＭ（ＲＦ９），ＰＭ（ＲＦ１０）を備える。高周波モジュール１０Ａは、スイッチＩＣ１１Ａ、整合回路１２Ａ、ローパスフィルタ１３Ａ、バンドパスフィルタ１４Ａ、ＳＡＷフィルタ１５Ａ、ＳＡＷデュプレクサ１６Ａを備える。
【００５５】
スイッチＩＣ１１Ａは、共通端子Ｐｃｏｍと、複数の切替端子Ｐｓ１−Ｐｓ１０を備える。スイッチＩＣ１１Ａは、電源端子ＰＶｄと、制御端子ＰＶｃ１，ＰＶｃ２，ＰＶｃ３，ＰＶｃ４を備える。電源端子ＰＶｄおよび制御端子ＰＶｃ１，ＰＶｃ２，ＰＶｃ３，ＰＶｃ４は、それぞれモジュール側電源端子ＰＭ（Ｖ０）およびモジュール側制御端子ＰＭ（Ｖ１），ＰＭ（Ｖ２），ＰＭ（Ｖ３），ＰＭ（Ｖ４）に接続されている。スイッチＩＣ１１Ａは、モジュール側電源端子ＰＭ（Ｖ０）と電源端子ＰＶｄを介して電源供給され、モジュール側制御端子ＰＭ（Ｖ１），ＰＭ（Ｖ２），ＰＭ（Ｖ３），ＰＭ（Ｖ４）と制御端子ＰＶｃ１，ＰＶｃ２，ＰＶｃ３，ＰＶｃ４を介して与えられる複数の制御電圧の組合せにより、共通端子Ｐｃｏｍを、複数の切替端子Ｐｓ１−Ｐｓ１０のいずれかに接続する。
【００５６】
切替端子Ｐｓ１は、ローパスフィルタ（ＬＰＦ）１３Ａを介して、入出力端子ＰＭ（ＲＦ１）に接続されている。
【００５７】
切替端子Ｐｓ２は、バンドパスフィルタ（ＢＰＦ）１４Ａを介して、入出力端子ＰＭ（ＲＦ２）に接続されている。
【００５８】
切替端子Ｐｓ３は、ＳＡＷフィルタ１５Ａを介して、平衡型の入出力端子ＰＭ（ＲＦ３１），ＰＭ（ＲＦ３２）に接続されている。
【００５９】
切替端子Ｐｓ４は、ＳＡＷデュプレクサ１６ＡのＳＡＷフィルタ１６１Ａを介して、平衡型の入出力端子ＰＭ（ＲＦ４１），ＰＭ（ＲＦ４２）に接続されている。切替端子Ｐｓ４とＳＡＷフィルタ１６１Ａとの間の接続ラインは、インダクタ１７Ａを介してグランドに接続されている。この構成により、切替端子Ｐｓ４とＳＡＷフィルタ１６１Ａとの間の整合回路が実現される。
【００６０】
切替端子Ｐｓ５は、ＳＡＷデュプレクサ１６ＡのＳＡＷフィルタ１６２Ａを介して、平衡型の入出力端子ＰＭ（ＲＦ５１），ＰＭ（ＲＦ５２）に接続されている。切替端子Ｐｓ５とＳＡＷフィルタ１６２Ａとの間の接続ラインは、インダクタ１８Ａを介してグランドに接続されている。この構成により、切替端子Ｐｓ５とＳＡＷフィルタ１６２Ａとの間の整合回路が実現される。
【００６１】
切替端子Ｐｓ６−Ｐｓ１０は、それぞれ入出力端子ＰＭ（ＲＦ６）−ＰＭ（ＲＦ１０）に接続されている。
【００６２】
整合回路１２Ａは、インダクタＡＬ１（本発明の「第１インダクタ」に相当する。），ＡＬ２（本発明の「第２インダクタ」に相当する。）、キャパシタＡＣ１を備える。インダクタＡＬ１は、共通端子Ｐｃｏｍとアンテナ接続端子ＰＭ（ＡＮＴ）との間に接続されている。インダクタＡＬ２およびキャパシタＡＣ１は、インダクタＡＬ１のアンテナ接続端子ＰＭ（ＡＮＴ）側の端部とグランドとの間に接続されている。
【００６３】
このような回路構成からなる高周波モジュール１０Ａは、図６（Ａ）に示すような構造によって実現される。図６（Ａ）は、本発明の第２の実施形態に係る高周波モジュール１０Ａの特徴的構造を示す平面透視図である。なお、本透視図では、本発明の特徴的な箇所を抽出して記載している。
【００６４】
高周波モジュール１０Ａは、積層体１００Ａを備える。積層体１００Ａは、それぞれ平板状からなる複数の絶縁体層を積層してなる。各絶縁体層は、平板面が平行になるように積層されている。所定の絶縁体層には、積層体を平面視して、略全面に内層グランド４０１Ａが形成されている。
【００６５】
積層体１００Ａの底面には、アンテナ接続端子ＰＭ（ＡＮＴ）の外部接続用実装ランド、複数の入出力端子ＰＭ（ＲＦ１）−ＰＭ（ＲＦ１０）をそれぞれ構成する外部接続用実装ランド、および、モジュール側制御端子ＰＭ（Ｖ１），ＰＭ（Ｖ２），ＰＭ（Ｖ３），ＰＭ（Ｖ４）をそれぞれ構成する外部接続用実装ランドが形成されている。なお、内層グランド４０１Ａは、積層体１００Ａに形成されたビア導体（以下、単純にビア導体と称する。）を介して、積層体１００Ａの底面の外部グランド接続用実装ランドに接続されている。
【００６６】
積層体１００Ａの天面には、所定のパターンで天面ランド電極が形成されており、それぞれ実装型回路素子からなるインダクタＡＬ１，ＡＬ２、インダクタ１８Ａ、スイッチＩＣ１１Ａ、および、ＳＡＷフィルタ１５Ａ、ＳＡＷデュプレクサ１６Ａが実装されている。
【００６７】
この際、インダクタＡＬ１は、積層体１００Ａを平面視して、スイッチＩＣ１１Ａの共通端子Ｐｃｏｍの天面ランド電極に近い位置に実装されている。また、インダクタＡＬ１は、共通端子Ｐｃｏｍに接続する側の端部（一方端）が、アンテナ接続端子ＰＭ（ＡＮＴ）に接続する側の端部（他方端）より、スイッチＩＣ１１Ａ側になるように、実装されている。
【００６８】
なお、図５の回路を構成する他の回路素子、例えばローパスフィルタ１３Ａやバンドパスフィルタ１４Ａを構成する回路素子は、積層体１００Ａ内に形成された導体パターンによって形成されている。
【００６９】
スイッチＩＣ１１Ａの切替端子Ｐｓ１用の天面ランド電極は、ビア導体を介して、積層体１００Ａの所定の絶縁体層に形成された配線導体３０１Ａの一方端に接続されている。配線導体３０１Ａの他方端は、ビア導体を介して入出力端子ＰＭ（ＲＦ１）の外部接続用実装ランドに接続されている。
【００７０】
なお、他の切替端子Ｐｓ２−Ｐｓ１０の天面ランド電極も、それぞれ他の入出力端子ＰＭ（ＲＦ２）−ＰＭ（ＲＦ１０）の外部接続用実装ランドに接続されている。
【００７１】
スイッチＩＣ１１Ａの共通端子Ｐｃｏｍが実装される天面ランド電極は、ビア導体を介して、前記所定の絶縁体層に形成された配線導体２０１Ａの一方端に接続されている。配線導体２０１Ａの他方端は、ビア導体を介して、インダクタＡＬ１の一方端の端子電極が実装される天面ランド電極に接続されている。
【００７２】
ここで、上述のように、インダクタＡＬ１の一方端は、スイッチＩＣ１１Ａの共通端子Ｐｃｏｍに近接して配置されていることで、配線導体２０１Ａの長さは短くなる。したがって、配線導体２０１Ａによって生じる寄生キャパシタを小さくすることができる。
【００７３】
さらに、本実施形態の構成では、図６（Ａ）に示すように、インダクタＡＬ１の一方端の端子電極の天面ランド電極とスイッチＩＣ１１Ａの共通端子Ｐｃｏｍの天面ランド電極とが、積層体１００Ａの端面に沿って略直線状に配置されている。そして、配線導体２０１Ａは、これらの天面ランド電極を略直線で結ぶように形成されている。このような構成により、配線導体２０１Ａの長さをさらに短くでき、寄生キャパシタをさらに小さくすることができる。
【００７４】
さらに、本実施形態の構成では、内層グランド４０１Ａは、積層体１００Ａを平面視して、配線導体２０１Ａに重ならないように、導体非形成部４４１Ａを備えている。このような構成により、配線導体２０１Ａによる寄生キャパシタを低下させることができる。
【００７５】
インダクタＡＬ１の他方端の端子電極が実装される天面ランド電極は、ビア導体を介して、配線導体２０２Ａの一方端に接続されている。配線導体２０２Ａの他方端は、ビア導体を介して、アンテナ接続端子ＰＭ（ＡＮＴ）の外部接続用実装ランドに接続されている。
【００７６】
インダクタＡＬ１の他方端の端子電極が実装される天面ランド電極は、ビア導体を介して、配線導体２０３Ａの一方端に接続されている。配線導体２０３Ａの他方端は、ビア導体を介して、インダクタＡＬ２の一方の端子電極が実装される天面ランド電極に接続されている。
【００７７】
本実施形態の構成の作用効果を実証するため、本実施形態とは別の従来構造の高周波モジュール１０ＡＰと本実施形態の構造の高周波モジュール１０との特性比較（シミュレーション）を行った結果を示す。図６（Ｂ）は、従来の高周波モジュール１０ＡＰの構造を示す平面透視図である。
【００７８】
図６（Ｂ）に示すように、従来の高周波モジュール１０ＡＰでは、インダクタＡＬ１は、スイッチＩＣ１１Ａにおける共通端子Ｐｃｏｍが形成された端面と反対側の端面付近に実装されている。これにより、インダクタＡＬ１は、積層体１００ＡＰを平面視して、スイッチＩＣ１１Ａの共通端子Ｐｃｏｍの天面ランド電極から遠くなる。したがって、スイッチＩＣ１１Ａの共通端子Ｐｃｏｍの天面ランド電極よりも、アンテナ接続端子ＰＭ（ＡＮＴ）の外部接続用実装ランドに近い位置に実装される。このため、配線導体２０１ＡＰの絶対的な長さが長くなり、配線導体２０２ＡＰの長さよりも長くなる。また、配線導体２０１ＡＰと内層グランド４０１ＡＰとが、配線導体２０１ＡＰの全長に亘り対向する。このような構成では、配線導体２０１ＡＰと内層グランド４０１ＡＰとの対向面積が大きくなり、寄生キャパシタが増加する。
【００７９】
図７は、本実施形態の高周波モジュール１０Ａと従来の構成の高周波モジュール１０ＡＰとの通過特性図（シミュレーション結果）である。なお、図７は、入出力端子ＰＭ（ＲＦ１）からアンテナ接続端子ＰＭ（ＡＮＴ）側を見た通過特性である。図７において、本願が高周波モジュール１０Ａの構造の場合であり、従来が高周波モジュール１０ＡＰの構造の場合である。
【００８０】
図７に示すように、本実施形態の高周波モジュール１０Ａは、従来の高周波モジュール１０ＡＰよりも挿入損失を低減させることができるため、広い周波数帯域で低損失に通信信号を伝送することができる。
【００８１】
また、本実施形態の構成では、図５の回路に示すように、インダクタＡＬ２をインダクタＡＬ１のアンテナ接続端子ＰＭ（ＡＮＴ）側に接続している。このような構成とすることで、インダクタＡＬ１には、スイッチＩＣ１０Ａの共通端子Ｐｃｏｍのみが接続される構造となる。これにより、インダクタＡＬ１と共通端子Ｐｃｏｍとを接続する配線導体２０１Ａの形状が単純化され、長さを短くすることができる。これにより、配線導体２０１Ａによって生じる寄生キャパシタを低下させることができる。
【００８２】
次に、本発明の第３の実施形態に係る高周波モジュールについて、図を参照して説明する。図８は、本発明の第３の実施形態に係る高周波モジュール１０Ｂの回路図である。
【００８３】
高周波モジュール１０Ｂは、アンテナ接続端子ＰＭ（ＡＮＴ）と、複数の入出力端子ＰＭ（ＲＦ１），ＰＭ（ＲＦ２），ＰＭ（ＲＦ３１），ＰＭ（ＲＦ３２），ＰＭ（ＲＦ４１），ＰＭ（ＲＦ４２），ＰＭ（ＲＦ５１），ＰＭ（ＲＦ５２），ＰＭ（ＲＦ６１），ＰＭ（ＲＦ６２），ＰＭ（ＲＦ７），ＰＭ（ＲＦ８），ＰＭ（ＲＦ９）を備える。高周波モジュール１０Ｂは、スイッチＩＣ１１Ｂ、整合回路１２Ｂ、ローパスフィルタ１３Ｂ、バンドパスフィルタ１４Ｂ、ＳＡＷデュプレクサ１６Ｂ，１６Ｃを備える。
【００８４】
スイッチＩＣ１１Ｂは、共通端子Ｐｃｏｍと、複数の切替端子Ｐｓ１−Ｐｓ９を備える。スイッチＩＣ１１Ｂは、電源端子ＰＶｄと制御端子ＰＶｃ１，ＰＶｃ２，ＰＶｃ３，ＰＶｃ４を備える。電源端子ＰＶｄおよび制御端子ＰＶｃ１，ＰＶｃ２，ＰＶｃ３，ＰＶｃ４は、それぞれモジュール側電源端子ＰＭ（Ｖ０）およびモジュール側制御端子ＰＭ（Ｖ１），ＰＭ（Ｖ２），ＰＭ（Ｖ３），ＰＭ（Ｖ４）に接続されている。スイッチＩＣ１１Ａは、モジュール側電源端子ＰＭ（Ｖ０）と電源端子ＰＶｄを介して電源供給され、モジュール側制御端子ＰＭ（Ｖ１），ＰＭ（Ｖ２），ＰＭ（Ｖ３），ＰＭ（Ｖ４）と電源端子ＰＶｃ１，ＰＶｃ２，ＰＶｃ３，ＰＶｃ４を介して与えられる複数の制御電圧の組合せにより、共通端子Ｐｃｏｍを、複数の切替端子Ｐｓ１−Ｐｓ９のいずれかに接続する。
【００８５】
切替端子Ｐｓ１は、ローパスフィルタ（ＬＰＦ）１３Ｂを介して、入出力端子ＰＭ（ＲＦ１）に接続されている。
【００８６】
切替端子Ｐｓ２は、バンドパスフィルタ（ＢＰＦ）１４Ｂを介して、入出力端子ＰＭ（ＲＦ２）に接続されている。
【００８７】
切替端子Ｐｓ３は、ＳＡＷデュプレクサ１６ＢのＳＡＷフィルタ１６１Ｂを介して、平衡型の入出力端子ＰＭ（ＲＦ３１），ＰＭ（ＲＦ３２）に接続されている。
【００８８】
切替端子Ｐｓ４は、ＳＡＷデュプレクサ１６ＢのＳＡＷフィルタ１６１Ｂを介して、平衡型の入出力端子ＰＭ（ＲＦ４１），ＰＭ（ＲＦ４２）に接続されている。切替端子Ｐｓ４とＳＡＷフィルタ１６１Ｂとの間の接続ラインは、インダクタ１７Ｂを介してグランドとに接続されている。この構成により、切替端子Ｐｓ４とＳＡＷフィルタ１６１Ｂとの間の整合回路が実現される。
【００８９】
切替端子Ｐｓ５は、ＳＡＷデュプレクサ１６ＣのＳＡＷフィルタ１６１Ｃを介して、平衡型の入出力端子ＰＭ（ＲＦ５１），ＰＭ（ＲＦ５２）に接続されている。切替端子Ｐｓ５とＳＡＷフィルタ１６１Ｃとの間の接続ラインは、インダクタ１８Ｂを介してグランドとに接続されている。この構成により、切替端子Ｐｓ５とＳＡＷフィルタ１６１Ｃとの間の整合回路が実現される。
【００９０】
切替端子Ｐｓ６は、ＳＡＷデュプレクサ１６ＣのＳＡＷフィルタ１６２Ｃを介して、平衡型の入出力端子ＰＭ（ＲＦ６１），ＰＭ（ＲＦ６２）に接続されている。切替端子Ｐｓ６とＳＡＷフィルタ１６２Ｃとの間の接続ラインは、インダクタ１８Ｃを介してグランドとに接続されている。この構成により、切替端子Ｐｓ６とＳＡＷフィルタ１６２Ｃとの間の整合回路が実現される。
【００９１】
切替端子Ｐｓ７−Ｐｓ９は、それぞれ入出力端子ＰＭ（ＲＦ７）−ＰＭ（ＲＦ９）に接続されている。
【００９２】
整合回路１２Ｂは、インダクタＡＬ１Ａ（本発明の「第１インダクタ」に相当する。），ＡＬ２（本発明の「第２インダクタ」に相当する。）、キャパシタＡＣ１を備える。インダクタＡＬ１Ａは、共通端子Ｐｃｏｍとアンテナ接続端子ＰＭ（ＡＮＴ）との間に直列に接続されている。インダクタＡＬ２は、インダクタＡＬ１Ａの共通端子Ｐｃｏｍ側の端部とグランドとの間に接続されている。キャパシタＡＣ１は、インダクタＡＬ１Ａのアンテナ接続端子ＰＭ（ＡＮＴ）側の端部とグランドとの間に接続されている。
【００９３】
このような回路構成からなる高周波モジュール１０Ｂは、図９に示すような構造によって実現される。図９は、本発明の第３の実施形態に係る高周波モジュール１０Ｂの特徴的構造を示す側面断面図である。なお、本透視図では、本発明の特徴的な箇所を抽出して記載している。
【００９４】
高周波モジュール１０Ｂは、積層体１００Ｂを備える。積層体１００Ｂは、それぞれ平板状からなる複数の絶縁体層１０１Ｂ−１１４Ｂを積層してなる。各絶縁体層１０１Ｂ−１１４Ｂは、絶縁体層１０１Ｂが最上層となり、絶縁体層１１４Ｂが最下層となるように積層されている。なお、積層する絶縁体層の層数は一例であり、仕様に応じて適宜層数を設定すればよい。
【００９５】
積層体１００Ｂの底面には、アンテナ接続端子ＰＭ（ＡＮＴ）の外部接続用実装ランド、複数の入出力端子ＰＭ（ＲＦ１）−ＰＭ（ＲＦ９）をそれぞれ構成する外部接続用実装ランド、および、モジュール側電源端子ＰＭ（Ｖ０）を構成する外部接続用実装ランドと、モジュール側制御端子ＰＭ（Ｖ１），ＰＭ（Ｖ２），ＰＭ（Ｖ３），ＰＭ（Ｖ４）をそれぞれ構成する外部接続用実装ランドが形成されている。
【００９６】
積層体１００Ｂの天面には、所定のパターンで天面ランド電極が形成されており、それぞれ実装型回路素子からなるインダクタＡＬ２、キャパシタＡＣ１、インダクタ１７Ｂ、スイッチＩＣ１１Ａ、および、ＳＡＷデュプレクサ１６Ｂ，１６Ｃが実装されている。
【００９７】
積層体１００Ｂの天面側となる絶縁体層１０１Ｂ，１０２Ｂ，１０３Ｂには、実装された上述の各回路素子を、内蔵された回路素子（後述のインダクタＡＬ１Ａ、やキャパシタＣａや、複数のキャパシタ群（Ｃ群）を構成する各キャパシタ）を接続するための接続導体５００が、図８の回路を実現するパターンで形成されている。
【００９８】
絶縁体層１０４Ｂには、第１内層グランド４０１Ｂが形成されている。第１内層グランド４０１Ｂは、絶縁体層１０４Ｂの略全面に亘り形成されている。
【００９９】
絶縁体層１０５Ｂには、第１内層グランド４０１Ｂに所定面積で対向するように、平板導体が形成されている。これにより、内層型のキャパシタＣａが形成される。このキャパシタＣａによって、ローパスフィルタ１３Ｂやバンドパスフィルタ１４Ｂを構成するキャパシタが実現される。
【０１００】
絶縁体層１０６Ｂ，１０７Ｂ，１０８Ｂ，１０９Ｂには、それぞれループ状導体が形成されている。各絶縁体層１０６Ｂ−１０９Ｂのループ導体は、積層体１００Ｂを平面視した状態での内側開口部が略一致するように形成されている。各絶縁体層１０６Ｂ−１０９Ｂのループ導体は、ビア導体によって接続されている。これにより、積層方向を軸方向とする螺旋状のコイル導体が構成される。このコイル導体がインダクタＡＬ１Ａとなる。
【０１０１】
絶縁体層１１０Ｂ，１１１Ｂ，１１２Ｂには、それぞれ平板導体が形成されている。これらの平板導体は、それぞれに積層方向に沿って適宜対向するように形成されている。これにより、内層型のキャパシタ群（Ｃ群）が形成される。このキャパシタ群（Ｃ群）を構成する複数のキャパシタによって、ローパスフィルタ１３Ｂやバンドパスフィルタ１４Ｂを構成するキャパシタが実現される。なお、絶縁体層１１０Ｂ，１１１Ｂ，１１２Ｂの各平板導体は、積層体１００Ｂを平面視して、インダクタＡＬ１Ａを構成するループ導体とは、重ならないように形成されている。これにより、キャパシタ群（Ｃ群）を構成する複数のキャパシタと、インダクタＡＬ１Ａとの不要な結合を抑制できる。
【０１０２】
絶縁体層１１３Ｂには、第２内層グランド４０２Ｂが形成されている。第２内層グランド４０２Ｂは、絶縁体層１１３Ｂの略全面に亘り形成されている。
【０１０３】
以上のような構成からなる高周波モジュール１０Ｂは、次の特徴を有する。
【０１０４】
コイル導体を構成する最上層（絶縁体層１０６Ｂ）側の端部は、ビア導体のみからなる配線導体２０１Ｂを介してスイッチＩＣ１１Ｂの共通端子Ｐｃｏｍが実装される天面ランド電極に接続されている。絶縁体層１０４Ｂにおける配線導体２０１Ｂが通る位置を略中心とする所定範囲には、第１内層グランド４０１Ｂが形成されていない。
【０１０５】
このような構成により、配線導体２０１Ｂを短く形成できる。また、配線導体２０１Ｂの延伸する方向と、第１内層グランド４０１Ｂの平板面が直交することにより、配線導体２０１Ｂによる寄生キャパシタは、殆ど生じない。すなわち、配線導体２０１Ｂによる寄生キャパシタを極めて低くすることができる。
【０１０６】
さらに、図９に示すように、コイル導体を構成する最上層（絶縁体層１０６Ｂ）のループ導体と、第１内層グランド４０１Ｂとの間に介在する絶縁体層１０６Ｂの厚みＧａｐＢを厚くする。例えば、コイル導体を構成する最上層（絶縁体層１０６Ｂ）のループ導体と第１内層グランド４０１Ｂとの間に介在する絶縁体層１０６Ｂの厚みＧａｐＢを、コイル導体を構成する最下層（絶縁体層１０９Ｂ）のループ導体と第２内層グランド４０２Ｂとの間に介在する絶縁体層群の厚みＧａｐＡよりも厚くする（ＧａｐＢ＞ＧａｐＡ）。
【０１０７】
これにより、コイル導体を構成する最上層（絶縁体層１０６Ｂ）のループ導体と、第１内層グランド４０１Ｂとの間隔が広くなり、寄生キャパシタを低下させることができる。これにより、配線導体２０１ＢのインダクタＡＬ１Ａ接続端付近に付与されてしまう寄生キャパシタも低くすることできる。なお、このコイル導体を構成する最上層（絶縁体層１０６Ｂ）のループ導体と第１内層グランド４０１Ｂとの間に介在する絶縁体層１０６Ｂの厚みＧａｐＢはシミュレーション等によって、必要とする挿入損失特性が得られる程度に厚くしておけばよい。
【０１０８】
コイル導体を構成する最下層（絶縁体層１０９Ｂ）側の端部は、ビア導体と接続導体とを組み合わせてなる配線導体２０２Ｂを介して高周波モジュール１０Ｂのアンテナ接続端子ＰＭ（ＡＮＴ）の外部接続用実装ランドに接続されている。
【０１０９】
ここで、図９に示すように、コイル導体を構成する最下層（絶縁体層１０９Ｂ）のループ導体と、第２内層グランド４０２Ｂとの間に介在する絶縁体層群の厚みＧａｐＡを、コイル導体を構成する最上層（絶縁体層１０６Ｂ）のループ導体と第１内層グランド４０１Ｂとの間に介在する絶縁体層１０６Ｂの厚みＧａｐＢよりも薄くする（ＧａｐＢ＞ＧａｐＡ）。このような構成とすることで、高周波モジュール１０Ｂを低背化することができる。
【０１１０】
以上のように、本実施形態の構成を用いれば、整合回路１２ＢのインダクタＡＬ１Ａを積層体１００Ｂに内蔵しても、高周波モジュール１０Ｂをできる限り低背化して、且つ挿入損失を低下させることができる。
【０１１１】
なお、上述の高周波モジュールにおいて、スイッチＩＣの入出力端子に接続する配線導体を、内層グランドから離間するようにすることで、さらに挿入損失を低下させることができる。例えば、上述のコイル導体を積層体内に形成する場合に、コイル導体が形成される絶縁体層の略中央の層に、スイッチＩＣの入出力端子に接続する配線導体を形成するとよい。
【符号の説明】
【０１１２】
１０，１０’，１０Ａ，１０Ｂ，１０Ｐ，１０ＡＰ，１０ＰＰ：高周波モジュール、
１１：スイッチＩＣ、
１２，１２Ａ，１２Ｂ：整合回路、
１３Ａ，１３Ｂ：ローパスフィルタ、
１４Ａ，１４Ｂ：バンドパスフィルタ、
１５Ａ，１６１Ａ，１６２Ａ，１６１Ｂ，１６２Ｂ，１６１Ｃ，１６２Ｃ：ＳＡＷフィルタ、
１６Ａ，１６Ｂ，１６Ｃ：ＳＡＷデュプレクサ、
１７Ａ，１７Ｂ，１８Ａ，１８Ｂ，１８Ｃ：インダクタ、
１００，１００’，１００Ａ，１００Ｂ，１００Ｐ，１００ＡＰ，１００ＰＰ：積層体、
１０１Ｂ−１１４Ｂ：絶縁体層、
２０１，２０１’，２０１Ａ，２０１Ｂ，２０１Ｐ，２０１ＡＰ，２０１ＰＰ，２０２，２０２Ａ，２０２Ｂ，２０２ＡＰ，２０３Ａ，２１１，３０１：配線導体、
４０１，４０１Ａ，４０１ＡＰ，：内層グランド、
４０１Ｂ：第１内層グランド、
４０２Ｂ：第２内層グランド、
４４１，４４１Ａ：導体非形成部、
５００：接続導体、
ＡＬ１，ＡＬ１Ａ，ＡＬ２：インダクタ、
Ｐｃｏｍ：共通端子、
Ｐｓ１−ＰｓＮ：切替端子、
ＰＭ（ＡＮＴ）：アンテナ接続端子、
ＰＭ（ＲＦ１）−ＰＭ（ＲＦｎ）：入出力端子、
ＰＭ（Ｖ０）：モジュール側電源端子、
ＰＭ（Ｖ１），ＰＭ（Ｖ２），ＰＭ（Ｖ３），ＰＭ（Ｖ４）：モジュール側制御端子、
ＰＶｄ：電源端子、
ＰＶｃ１，ＰＶｃ２，ＰＶｃ３，ＰＶｃ４：制御端子
【図１】
0005704114.tif 000002
【図２】
0005704114.tif 000003
【図３】
0005704114.tif 000004
【図４】
0005704114.tif 000005
【図５】
0005704114.tif 000006
【図６】
0005704114.tif 000007
【図７】
0005704114.tif 000008
【図８】
0005704114.tif 000009
【図９】
0005704114.tif 000010