(57)【特許請求の範囲】
【請求項１】
金属含有層を第１基板の上に形成する工程と、
第２基板を設ける工程と、
前記第２基板に支持され、シリコンを含有する第１層を形成する工程と、
ゲルマニウム及びシリコンを含有する第２層を前記第１層上に形成する工程と、
ゲルマニウムを含有する第３層を前記第２層上に形成する工程と、
前記第３層を、前記金属含有層に接触させる工程と、
前記第３層を、前記金属含有層に接触させた後に、機械的接合材料を前記第１基板と前記第２基板との間に形成する工程とを備え、機械的接合材料を形成する前記工程は、熱を前記第３層及び前記金属含有層に加える工程を含み、前記接合材料は、前記金属含有層の金属と、前記第１層の材料と、前記第２層の材料と、前記第３層の材料とを含有する、前記第１基板と前記第２基板とを接合するための方法。
【請求項２】
前記第１基板または第２基板のうちの１つの上方には半導体素子が形成されており、前記接触させる工程の後で前記接合材料は前記半導体素子を取り囲む、請求項１に記載の方法。
【請求項３】
第１層を形成する前記工程、第２層を形成する前記工程、及び第３層を形成する前記工程では更に、前記第１層、前記第２層、及び前記第３層が多結晶であることを特徴とする、請求項１に記載の方法。
【請求項４】
更に、金属含有層を形成する前記工程の前に、ポリシリコン層を前記第１基板の上に形成する工程を含み、金属含有層を形成する前記工程では更に、前記金属含有層が前記ポリシリコン層上に形成されることを特徴とする、請求項１に記載の方法。
【請求項５】
第１基板を第２基板に接合積層体を介して接触させる工程を備える、前記第１基板と前記第２基板との間で密封を行なうための方法において、
前記接合積層体は、
シリコンを含有する第１層と、
前記第１層と接触し、ゲルマニウム及びシリコンを含有する第２層と、
前記第２層と接触し、ゲルマニウムを含有する第３層と、
前記第３層と接触する金属含有層と、を含み、前記方法はさらに、
熱及び圧力を前記接合積層体に加えて、前記接合積層体が前記第１基板と前記第２基板との接合部になるようにする工程を備え、前記接合部は、前記金属含有層の金属、シリコン、及びゲルマニウムの三成分系の共晶化合物からなる、方法。
【請求項６】
半導体素子を前記第１基板上に形成する工程をさらに備え、前記接合積層体は前記半導体素子を取り囲み、接触させる前記工程では、前記金属含有層が前記第１基板の上に形成され、かつ前記第１層が前記第２基板の上に形成される、請求項５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概して、半導体素子に関するものであり、特に半導体素子の密封体を接合する方法に関するものである。
【背景技術】
【０００２】
微小電気機械システム（ｍｉｃｒｏ  ｅｌｅｃｔｒｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｓｙｓｔｅｍ：ＭＥＭＳ）素子のような幾つかの種類の半導体素子の場合、素子が経時的に正しく動作するように当該素子を密封（例えば、気密封止）することが望ましい。例えば、幾つかの種類のＭＥＭＳ加速度計の場合、ＭＥＭＳ加速度計を筐体内に密封して、ＭＥＭＳ加速度計の可動部分が後続のプロセス時に汚染されるのを防止することが望ましい。
【０００３】
ＭＥＭＳ素子を密封する１つの方法では、キャップ用ウェハを、ＭＥＭＳ素子を含む第２ウェハに接合する。キャップ用ウェハ及び第２ウェハがＭＥＭＳ素子の空洞を形成する。キャップ用ウェハは、空洞の周囲に配置される鉛ガラスフリットを含むことができ、この鉛ガラスフリットで、第２ウェハとの接合を、圧力及び温度を加えた状態で行なう。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
必要なのは、２枚のウェハを接合して合体させることにより、ＭＥＭＳ素子のような半導体素子を密封する方法を改善することである。
【課題を解決するための手段】
【０００５】
キャップ用ウェハを素子形成用ウェハに、金属ポリシリコンゲルマニウム材料により接合して、密封筐体を半導体素子の周りに形成する。一方のウェハでは、シリコン（Ｓｉ）、ポリシリコンゲルマニウム（ＳｉＧｅ）、及びポリゲルマニウム（Ｇｅ）から成る積層体を形成する。金属構造を第２ウェハに形成する。当該金属シリコンゲルマニウム材料は、金属構造及びゲルマニウム構造を接触状態で配置し、そして熱を加えることにより（そして、幾つかの実施形態では、圧力を加えることにより）形成される。
【図面の簡単な説明】
【０００６】
【図１】本発明の１つの実施形態による１つの形成工程における素子形成用ウェハの部分切り欠き断面図。
【図２】本発明の１つの実施形態による１つの形成工程における素子形成用ウェハの部分上面図。
【図３】本発明の１つの実施形態による１つの形成工程におけるキャップ用ウェハの部分切り欠き断面図。
【図４】本発明の１つの実施形態による別の形成工程におけるキャップ用ウェハの部分切り欠き断面図。
【図５】本発明の１つの実施形態による１つの形成工程における素子形成用ウェハに対向配置されるキャップ用ウェハの部分切り欠き断面図。
【図６】本発明の１つの実施形態による別の形成工程における素子形成用ウェハに押圧配置されるキャップ用ウェハの部分切り欠き断面図。
【発明を実施するための形態】
【０００７】
本発明は、添付の図面を参照することにより一層深く理解することができ、そして本発明の多くの目的、特徴、及び利点が、この技術分野の当業者に明らかになる。
特に断らない限り、同じ参照記号を異なる図面に使用して同じアイテムを指すようにしている。これらの図は、必ずしも寸法通りには描かれていない。
【０００８】
以下に示すのは、本発明を実施する１つの形態に関する詳細な説明である。本説明は、本発明を例示するために行なわれるのであり、本発明を限定するものとして解釈されるべきではない。
【０００９】
図１は、キャップ用ウェハ（例えば、図３の３０１）で密封される半導体素子１０５を含む素子形成用ウェハ１０１の側面図である。１つの実施形態では、素子１０５は、例えば加速度計またはスイッチのようなＭＥＭＳ素子である。ＭＥＭＳ素子の１つの例では、素子１０５は、ポリシリコンにより形成され、かつバネで支持され、そして基板１０３に対して移動することができるプルーフマス（図示せず）を含む。このような実施形態では、素子１０５は容量構造群を含み、これらの容量構造の容量を測定することにより、プルーフマスの動きを検出することができる。しかしながら、素子１０５は、他の実施形態では他の種類の半導体素子とすることができる。例えば、１つの実施形態では、素子１０５はトランスヂューサとすることができる。
【００１０】
ウェハ１０１は基板１０３を含み、この基板１０３は、１つの実施形態では、バルク単結晶シリコンにより形成される。絶縁層１０７（例えば、ＳｉＯ２）は基板１０３に形成される。図示の実施形態では、層１０７はシリコン局所酸化（ｌｏｃａｌ  ｏｘｉｄａｔｉｏｎ  ｏｆ  ｓｉｌｉｃｏｎ：ＬＯＣＯＳ）プロセスにより形成されるが、他の実施形態では、他の方法により形成してもよい。１つの実施形態では、ウェハ１０１の裏面（図示せず）は研削し、そして研磨することができる。層１０７には、開口部１１１が、次に形成される半導体素子１０５の位置の周りに配置されるように形成される。他の実施形態では、開口部１１１は、層１０７をパターニングすることにより形成することができる。１つの実施形態では、層１０７は、２５Ｋオングストロームの厚さを有するが、他の実施形態では、他の厚さとしてもよい。
【００１１】
層１０７を形成した後、ポリシリコン層１１３及び１２０（多結晶シリコン層）、及び金属層１２２を層１０７の上に形成する。１つの実施形態では、層１１３，１２０，及び１２２を個別に形成し、そして次に、次の層を形成する前に、パターニングしてこれらの層の所望構造を形成する。幾つかの実施形態では、誘電体層、例えば層１１８を、ポリシリコン層１１３及び１２０を形成した後に、または形成する前に形成して、これらの層により形成される種々の構造を絶縁することができる。また、犠牲層（図示せず）を使用して、後の時点で後続のプロセスにおいて除去される所望構造を形成してもよい。１つの実施形態では、層１１８は、シリコンリッチ窒化物材料とすることができる。
【００１２】
図示の実施形態では、素子１０５は、層１１３，１１８，１２０，１２２を含む。このような素子では、これらの層をパターニングして、当該層のうち、当該素子の種々の位置にある部分を除去することができる。しかしながら、図を簡単にするために、素子１０５は、これらの層が、素子１０５全体を横切る破線で区切られて位置している状態が示されている。他の実施形態では、素子１０５を含むウェハ１０１は、他の半導体層及び金属層を含むことができる。
【００１３】
ウェハ１０１は、素子１０５を取り囲むシールリング１１７を含む。リング１１７は、開口部１１１の上に位置し、層１１３のポリシリコン材料は基板１０３のシリコン材料と開口部１１１で接触する。
【００１４】
電気コンタクト群が更にウェハ１０１に、コンタクト１２１及び１２３が図１に示されるように形成される。図示の実施形態では、コンタクト１２１及び１２３は、ポリシリコン層１１３、ポリシリコン層１２０、及び金属層１２２を含むが、誘電体層１１８は含まない。各コンタクトは、素子１０５の構造に、層１１３により形成されるポリシリコン配線（例えば、図２の２１１）を介して電気的に接続される。
【００１５】
１つの実施形態では、ポリシリコン層１１３は、３５００オングストロームの厚さであるが、他の実施形態では、他の厚さとすることができる。１つの実施形態では、層１１３に、不純物、例えばリンを添加することにより、導電率をイオン注入によって大きくするが、他の実施形態では、他の不純物を他の方法により添加してもよい。
【００１６】
１つの実施形態では、ポリシリコン層１２０は、３２Ｋオングストロームの厚さであるが、他の実施形態では、他の厚さとすることができる。１つの実施形態では、層１２０に、例えばリンをドープドオキサイド拡散プロセスにより添加するが、他の実施形態では、他の不純物を添加して、導電率を他の方法により大きくしてもよい。
【００１７】
金属層１２２は、パターニング済み層１２０の上に形成される。１つの実施形態では、層１２２はアルミニウムにより形成される。１つの実施形態では、層１２２は、９９．５％（原子重量％）のアルミニウム、及び５％（原子重量％）の銅により形成される。しかしながら、層１２２は、他の実施形態では、金、白金、タングステン、チタン、コバルト、ニッケル、錫、及びタンタルのような他の金属により形成してもよい、または他の金属を含んでいてもよい。幾つかの実施形態では、層１２２は、ゲルマニウムまたはシリコンのような幾つかの非金属材料を含むことができる。１つの実施形態では、層１２２は、９８原子重量％以上の主金属材料（幾つかの実施形態ではアルミニウム）を含む。１つの実施形態では、層１２２は、３〜４ミクロンの範囲の厚さを有するが、他の実施形態では、他の厚さとしてもよい。
【００１８】
１つの実施形態では、素子１０５は、金属層１２２の一部を含む。１つの実施形態では、金属層１２２の一部を利用して、重量を素子１０５のプルーフマスに付加する。
幾つかの実施形態では、層１２２は、物理気相堆積、スパッタリング、蒸着、またはめっきにより形成される。層１２２を次にパターニングすることにより、１つのシールリング１１７と、そしてコンタクト１２１及び１２３と、を含む所望の構造を形成する。
【００１９】
図２は、ウェハ１０１の上面図を示している。リング１１７は、素子１０５の周囲を取り囲む矩形を有するものとして示されている。ウェハ１０１は、多数のコンタクト２０１，２０３，１２１，１２３，２０５，及び２０７を含み、これらのコンタクトは、ポリシリコン配線２１１，２１３，２１５，２２１，２１９，及び２１７をそれぞれ介して素子１０５の構造群に電気的に接続される。これらの配線は、層１１３のポリシリコンにより形成される。
【００２０】
図示の実施形態では、配線２１３，２１５，２２１，及び２１９はリング１１７を通り抜ける。これらの位置では、リング１１７の層１１３は、これらの配線から窒化物層１１８を介して、そしてこれらの配線の側方の位置の他の誘電体材料を介して電気的に絶縁される。図示の実施形態では、リング１１７は層１１３の２つの部分を含む。部分２１２は、側壁２１８から始まり、そして素子１０５の周囲の３辺全体に亘って側壁２２０まで延在する「Ｃ字」構造に見える。第２部分２１６は、第１セットの配線２１１，２１３，及び２１５と第２セットの配線２２１，２１９，及び２１７との間に位置する。部分２１６を側壁２１８から分離することにより、配線２１３及び２１５を通すための開口部を形成し、そして部分２１６を側壁２２０から分離することにより、配線２２１及び２１９を通すための開口部を形成する。
【００２１】
配線２１１及び２１７は、リング１１７の層１１３の一部と連続している。従って、これらの配線が、リングの外側の配線部分からリング１１７を横切ってリングの内側の配線部分に達する様子を示す破線は描いていない。従って、リング１１７は、コンタクト２０５及び２０１に電気的に接続される。１つの実施形態では、コンタクト２０５及び２０１は、グランドパッドとして機能し、そして基板１０３に、配線群を介して、かつ開口部１１１の導電材料を介して電気的に接続される。
【００２２】
開口部１１１をリング１１７の層１１３の一部、及び配線２１１及び２１７の一部の下に設けて、基板１０３とのオーミックコンタクトを可能にする。開口部１１１を配線２１３，２１５，２２１，及び２１９の下には設けないようにして、これらの構造を基板１０３から絶縁している。
【００２３】
他の実施形態では、基板１０３に通じるこれらの開口部は、異なる位置に設けてもよい、異なるサイズとしてもよい、そして／または異なる形状としてもよい。例えば、１つの実施形態では、開口部１１１は、リング１１７の下に、かつ配線２１１及び２１７がリング１１７を貫通して延在する位置にのみ設けられる。他の実施形態では、これらの基板開口部は、配線２１１及び２１７の下に、かつリング１１７の外側の位置に設けてもよい。１つの実施形態では、基板開口部群は、コンタクト２０１及び２０５の下に設けてもよい。
【００２４】
窒化物誘電体層１１８を形成した後、誘電体層、例えば二酸化シリコン（図示せず）をウェハ１０１に堆積させる。次に、開口部を窒化物層１１８に、リング１１７のこれらの部分に形成する。層１２０を次にウェハ１０１を覆うように形成する。リング１１７の層１２０の一部が、リング１１７の層１１３の一部と窒化物層１１８のこれらの開口部を介して接触する。
【００２５】
図３は、キャップ用ウェハ３０１の部分切り欠き側面図である。図示の実施形態では、キャップ用ウェハ３０１は、バルクシリコン基板３０３と、そして当該基板３０３を覆うように形成される酸化物層３０５と、を含む。１つの実施形態では、層３０５を熱成長させるが、他の実施形態では、層３０５を堆積させてもよい。層３０５は、４９５０オングストロームの厚さであるが、他の実施形態では、他の厚さとしてもよい。
【００２６】
層３０５を形成した後、開口部群を層３０５に、トレンチ３１１及び３０７の位置に形成する。次に、ウェハ３０１にエッチングプロセスを（ウェットエッチングまたはドライエッチングのいずれか）を施して、トレンチ３１１及び３０７を基板３０３に形成する。その後、開口部３０９を層３０５に形成して基板３０３を露出させる。
【００２７】
図４を参照するに、ポリシリコン層４０１を、ウェハ３０１を覆うように形成する。１つの実施形態では、層４０１は、７５０〜２５００オングストロームの範囲の厚さを有するが、他の実施形態では、他の厚さを有することができる。１つの実施形態では、層４０１は、化学気相堆積プロセス（ＣＶＤ）により形成されるが、他の実施形態では、他のプロセスにより形成してもよい。１つの実施形態では、層４０１は、１つのプロセスにより、摂氏５５０度超の温度で形成される。
【００２８】
幾つかの実施形態では、層４０１は、次に形成される層４０３のシード層として作用する。層４０３は、シリコンゲルマニウムにより形成される。１つの実施形態では、層４０３は、２０〜４０原子パーセントの範囲のゲルマニウムを、残りの組成がシリコンから成るように含む。しかしながら、他の実施形態は、異なる原子パーセントのゲルマニウムを有することができる。１つの実施形態では、層４０３のゲルマニウム濃度は、図４に示す図を参照するに、ゲルマニウム濃度が層４０３の底部でより低くなり、かつ層４０３の最上部でより高くなるように変化させることができる。１つの実施形態では、層４０３はＣＶＤプロセスにより形成されるが、他の実施形態では、他のプロセスにより形成してもよい。１つの実施形態では、シリコンゲルマニウム層４０３は、５００〜４０００オングストロームの範囲の厚さを有するが、他の実施形態では、他の厚さとしてもよい。
【００２９】
層４０５を層４０３上に形成する。層４０５は、多結晶ゲルマニウムにより形成される。１つの実施形態では、層４０５は、２０００〜４００００オングストロームの範囲の厚さを有するが、他の実施形態では、他の厚さとしてもよい。１つの実施形態では、層４０５は、ＣＶＤプロセスにより形成されるが、他の実施形態では、他のプロセスにより形成してもよい。
【００３０】
幾つかの実施形態では、ウェハ３０１の裏面を研削し、そして研磨することができる。更に、幾つかの実施形態では、トレンチ群（図示せず）をウェハ３０１の裏面に形成してもよい。
【００３１】
１つの実施形態では、多結晶層４０１，４０３，及び４０５に、導電性不純物（例えば、ボロン、リン、砒素）を添加しない。他の実施形態では、これらの多結晶層に導電性不純物または他の種類の不純物を添加することができる。
【００３２】
図５は、ウェハ３０１をウェハ１０１に、リング１１７が開口部３０９に位置合わせされ、トレンチ３１１がコンタクト１２１及び１２３の上に位置し、かつトレンチ３０７が素子１０５の上に位置するように接触させる様子を示す部分切り欠き側面図である。図５は、２枚のウェハを接合して合体させるために熱を加える（そして、幾つかの実施形態では、圧力を加える）直前の両方のウェハを示している。
【００３３】
図６は、ウェハ１０１及び３０１を、熱を２枚のウェハに加えることにより接合して合体させた後の部分切り欠き側面図である。接合プロセス中に、リング１１７の層１２２の金属材料が層４０１のポリシリコン、層４０３の多結晶シリコンゲルマニウム、及び層４０５の多結晶ゲルマニウムと反応して、アルミニウム、シリコン、及びゲルマニウムから成る接合材料６０１を形成する。１つの実施形態では、この材料６０１は、アルミニウム（または、他の実施形態では他の金属）、シリコン、及びゲルマニウムの三成分系である。１つの実施形態では、アルミニウム（または、他の実施形態では、層１２２の他の材料）が容積比で最大の成分であり、その後にゲルマニウムが続き、そして次にシリコンが続く。材料６０１は導電性である。１つの実施形態では、材料６０１はＡｌ−Ｇｅ−Ｓｉ共晶化合物と表記することができる。１つの実施形態では、材料６０１は化合物膜と表記することができる。１つの実施形態では、材料６０１に含有されるシリコンの原子重量比は５％超である。
【００３４】
リング１１７が素子１０５を完全に包囲する実施形態では、材料６０１によって、素子１０５をウェハ１０１と３０１との間に気密封止することができる。更に、材料６０１は導電性であるので、幾つかの実施形態では、当該材料によって、導電経路（例えば、接地経路）を２枚のウェハの間に設けることができる。
【００３５】
これらのウェハを４２５〜５００℃の範囲の温度で、更に好ましくは、４５０〜４７５℃の範囲の温度で接合する。しかしながら、他の実施形態では、他の温度を使用してもよい。層１２２にアルミニウムを使用するのは、アルミニウムによって、摂氏５００度以下の接合温度を使用することができるので好ましい。幾つかの実施形態では、接合プロセス中に、基板３０３と基板１０３との隙間を、図５に示す当該隙間の位置で減少させる。
【００３６】
幾つかの実施形態では、これらのウェハを、熱を加える他に、圧力を加えた状態で接合して合体させる。１つの実施形態では、治具から加わる力による５０００〜１０，０００ミリバールの範囲の圧力を、幾つかの実施形態では、６５００ミリバールの好適な圧力を加える。しかしながら、他の実施形態では、接合力の印加による他の圧力を使用してもよい。
【００３７】
幾つかの実施形態では、多結晶ゲルマニウム層４０５をＣＶＤプロセス（プラズマ支援ＣＶＤプロセスを含む）により形成することにより、このような層を、微粒子の生成を少なくするプロセスにより形成して欠陥密度をより低くする方法が得られる。
【００３８】
更に、ＣＶＤ堆積させた多結晶ゲルマニウム層を利用することにより、幾つかの実施形態では、層１２２の材料との接合力を強めることができる粗さを持つ層が得られる。
多結晶ゲルマニウム層（例えば、層４０５）を多結晶シリコンゲルマニウム層（例えば、層４０３）の上に形成すると、幾つかの実施形態では、ボイドが材料６０１内に、かつシード層４０１が位置する箇所に形成されるのを防止することができる。中間シリコンゲルマニウム層４０３を使用すると、シードポリシリコン層４０１から層４０５へのシリコンのマイグレーションが接合プロセス中に発生するのを阻止することができると考えられる。従って、中間シリコンゲルマニウム層４０３を利用すると、材料６０１の強度が高まり、かつ材料６０１がより均一になる。
【００３９】
結果として得られるウェハ（図６において接合して合体させたウェハ１０１及びウェハ３０１）は、図６に示す段階に続いて、更に処理される。例えば、基板３０３の一部を除去して、コンタクト１２１及び１２３を露出させることにより、これらの接合パッドを外部に接続することができる。その後、結果として得られるウェハを個片化して多数のチップとし、これらのチップの各チップは、材料６０１と同様の材料で密封される素子１０５と同様の素子を含む。このようなチップをパッケージ封止して、電子システムに組み込むことができる。
【００４０】
幾つかの実施形態では、キャップ用ウェハ３０１は、当該ウェハに形成される集積回路の半導体素子群を含むことができる。例えば、集積回路（例えば、マイクロプロセッサ）をトレンチ３０７内に形成してもよい。当該集積回路は、素子１０５に電気的に接続することができる。
【００４１】
図示の実施形態では、リング１１７の金属層１２２は、素子形成用ウェハ１０１に形成され、そして多結晶層４０１，４０３，及び４０５はウェハ３０１に形成される。他の実施形態では、層４０１，４０３，及び４０５は、素子形成用ウェハ１０１に形成され、そしてキャップ用ウェハ３０１に形成される金属リングに接合させることができる。
【００４２】
１つの実施形態では、１つの方法は、金属含有層を第１基板の上に形成する工程と、第２基板を設ける工程と、そして前記第２基板に支持される第１シリコン含有層を形成する工程と、を含む。前記方法は更に、第２ゲルマニウム／シリコン含有層を前記第１層上に形成する工程と、第３ゲルマニウム含有層を前記第２層上に形成する工程と、そして前記第３層を、前記金属含有層に接触させる工程と、を含む。前記方法は更に、前記第３層を、前記金属含有層に接触させた後に、機械的接合材料を前記第１基板と前記第２基板との間に形成する工程を含む。機械的接合材料を形成する前記工程は、熱を前記第３層及び前記金属含有層に加える工程を含む。前記接合材料は、前記金属含有層の金属と、そして前記第３層の材料と、を含む。
【００４３】
別の実施形態では、第１基板と第２基板との間で密封を行なう方法は、前記第１基板を前記第２基板に接合積層体を介して接触させる工程を含む。前記接合積層体は、第１シリコン含有層と、前記第１層と接触する第２ゲルマニウム／シリコン含有層と、前記第２層と接触する第３ゲルマニウム含有層と、そして前記第３層と接触する第４金属含有層と、を含む。前記方法は、熱及び圧力を前記接合積層体に加えて、前記接合積層体が前記第１基板と前記第２基板との接合部になるようにする工程を含む。
【００４４】
別の実施形態では、半導体構造は、第１基板と、前記第１基板上の半導体素子と、第２基板と、そして前記第１基板と前記第２基板との間の導電性接合部と、を含み、前記導電性接合部は、前記半導体素子を取り囲むことにより、前記半導体素子を前記第１基板と前記第２基板との間で密封する。前記導電性接合部は、金属、シリコン、及びゲルマニウムを含む。前記導電性接合部に含有されるシリコンの原子百分率は５％超である。
【００４５】
本発明の特定の実施形態について示し、そして記載してきたが、この技術分野の当業者であれば、本明細書において提供される示唆に基づいて、更に別の変更及び変形を、本発明、及び本発明のより広義の態様から逸脱しない限り加えることができ、従って、添付の請求項は、これらの請求項の範囲に、全てのこのような変更及び変形を、これらの変更及び変形が本発明の真の思想及び範囲に含まれるものとして包含するものであることが理解できるであろう。
【図１】
0005679996.tif 000002
【図２】
0005679996.tif 000003
【図３】
0005679996.tif 000004
【図４】
0005679996.tif 000005
【図５】
0005679996.tif 000006
【図６】
0005679996.tif 000007