(57)【特許請求の範囲】
【請求項１】
１次コイル、２次コイルおよび前記１次コイル側に設けられた補助コイルを有するトランスであって、前記補助コイルは、前記２次コイルに生ずる電圧に第１係数を乗じた第１電圧を発生する第１端子と、前記２次コイルに生ずる電圧に前記第１係数より大きな第２係数を乗じた第２電圧を発生する第２端子とを有している、トランスと、
一端の電位が固定され、他端が出力端子に接続された第１出力キャパシタと、
前記第１出力キャパシタの他端と前記２次コイルの一端との間に、カソードが前記第１出力キャパシタ側となる向きで設けられた第１ダイオードと、
前記１次コイルの経路上に設けられたスイッチングトランジスタと、
一端の電位が固定された第２出力キャパシタと、
前記第２出力キャパシタの他端と前記補助コイルの前記第１端子との間に、カソードが前記第２出力キャパシタ側となる向きで設けられた第２整流素子と、
前記第２出力キャパシタの他端と前記補助コイルの前記第２端子との間に、カソードが前記第２出力キャパシタ側となる向きで設けられた第３整流素子と、
電源端子に前記第２出力キャパシタに生ずる電圧を受け、前記スイッチングトランジスタのオン、オフを制御する制御回路と、
前記出力端子の出力電圧が第１レベルとなる第１モードと、前記出力電圧が前記第１レベルより低い第２レベルとなる第２モードと、を切り替えるモード切替回路と、
前記第１モードにおいて、前記モード切替回路から前記制御回路に入力される制御信号に応じて前記第２整流素子を含む第１経路を選択し、前記第２モードにおいて、前記制御信号に応じて前記第３整流素子を含む第２経路を選択する選択回路と、
を備えることを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
前記補助コイルは、巻き線の途中にタップが設けられたひとつのコイルを含み、前記タップが前記第１端子であり、その一端が前記第２端子であることを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記補助コイルは、２つのコイルを含み、一方のコイルの一端が前記第１端子であり、他方のコイルの一端が前記第２端子であることを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記第１、第２モードの切りかえは、本ＤＣ／ＤＣコンバータの負荷によって制御され、かつ前記負荷は、前記制御信号を生成可能に構成され、
本ＤＣ／ＤＣコンバータは、前記負荷からの前記制御信号を、前記トランスの２次側から１次側に伝送する制御用フォトカプラをさらに備え、
前記選択回路は、前記制御信号にもとづき制御されることを特徴とする請求項１から３のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記出力電圧と所定の基準電圧との誤差に応じた誤差信号を生成する誤差増幅器と、
前記誤差増幅器からの前記誤差信号を受け、前記誤差信号に応じたフィードバック信号を前記トランスの２次側から１次側に伝送するフィードバック用フォトカプラと、
をさらに備え、
前記制御回路は、前記フィードバック信号にもとづき、前記スイッチングトランジスタのオン、オフを制御することを特徴とする請求項１から４のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項６】
前記出力電圧を切りかえ可能な分圧比により分圧して前記誤差増幅器に出力する分圧回路をさらに備え、
前記分圧回路の分圧比は、前記第１、第２モードに応じて切りかえられることを特徴とする請求項５に記載のＤＣ／ＤＣコンバータ。
【請求項７】
前記分圧回路の分圧比は、本ＤＣ／ＤＣコンバータの負荷によって切りかえられ、かつ前記負荷は、モードを示す制御信号を生成可能に構成され、
本ＤＣ／ＤＣコンバータは、前記負荷からの前記制御信号を、前記トランスの２次側から１次側に伝送する制御用フォトカプラをさらに備え、
前記選択回路は、前記制御信号にもとづき制御されることを特徴とする請求項６に記載のＤＣ／ＤＣコンバータ。
【請求項８】
前記選択回路は、前記第２出力キャパシタの他端と前記補助コイルの前記第２端子との間に、前記第３整流素子と直列に設けられた第１スイッチを含むことを特徴とする請求項１から７のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項９】
１次コイル、２次コイルおよび前記１次コイル側に設けられた補助コイルを有するトランスであって、前記補助コイルは、前記２次コイルに生ずる電圧に第１係数を乗じた第１電圧を発生する第１端子と、前記２次コイルに生ずる電圧に前記第１係数より大きな第２係数を乗じた第２電圧を発生する第２端子とを有している、トランスと、
一端の電位が固定され、他端が出力端子に接続された第１出力キャパシタと、
前記第１出力キャパシタの他端と前記２次コイルの一端との間に、カソードが前記第１出力キャパシタ側となる向きで設けられた第１ダイオードと、
前記１次コイルの経路上に設けられたスイッチングトランジスタと、
一端の電位が固定された第２出力キャパシタと、
前記第２出力キャパシタの他端と前記補助コイルの前記第１端子との間に、カソードが前記第２出力キャパシタ側となる向きで設けられた第２整流素子と、
前記第２出力キャパシタの他端と前記補助コイルの前記第２端子との間に、カソードが前記第２出力キャパシタ側となる向きで設けられた第３整流素子と、
前記出力端子の出力電圧が第１レベルとなる第１モードにおいて、前記第２整流素子を含む第１経路を選択し、前記出力電圧が前記第１レベルより低い第２レベルとなる第２モードにおいて、前記第３整流素子を含む第２経路を選択する選択回路と、
電源端子に前記第２出力キャパシタに生ずる電圧を受け、前記スイッチングトランジスタのオン、オフを制御する制御回路と、
を備え、
前記選択回路は、
前記第２出力キャパシタの他端と前記補助コイルの前記第２端子との間に、前記第３整流素子と直列に設けられた第１スイッチと、
前記第２出力キャパシタの他端と前記補助コイルの前記第１端子との間に、第２整流素子と直列に設けられた第２スイッチと、
を含むことを特徴とするＤＣ／ＤＣコンバータ。
【請求項１０】
１次コイル、２次コイルおよび前記１次コイル側に設けられた補助コイルを有するトランスであって、前記補助コイルは、前記２次コイルに生ずる電圧に第１係数を乗じた第１電圧を発生する第１端子と、前記２次コイルに生ずる電圧に前記第１係数より大きな第２係数を乗じた第２電圧を発生する第２端子とを有している、トランスと、
一端の電位が固定され、他端が出力端子に接続された第１出力キャパシタと、
前記第１出力キャパシタの他端と前記２次コイルの一端との間に、カソードが前記第１出力キャパシタ側となる向きで設けられた第１ダイオードと、
前記１次コイルの経路上に設けられたスイッチングトランジスタと、
一端の電位が固定された第２出力キャパシタと、
前記第２出力キャパシタの他端と前記補助コイルの前記第１端子との間に、カソードが前記第２出力キャパシタ側となる向きで設けられた第２整流素子と、
前記第２出力キャパシタの他端と前記補助コイルの前記第２端子との間に、カソードが前記第２出力キャパシタ側となる向きで設けられた第３整流素子と、
前記出力端子の出力電圧が第１レベルとなる第１モードにおいて、前記第２整流素子を含む第１経路を選択し、前記出力電圧が前記第１レベルより低い第２レベルとなる第２モードにおいて、前記第３整流素子を含む第２経路を選択する選択回路と、
電源端子に前記第２出力キャパシタに生ずる電圧を受け、前記スイッチングトランジスタのオン、オフを制御する制御回路と、
を備え、
前記選択回路は、前記第２出力キャパシタの他端と前記補助コイルの前記第２端子との間に、前記第３整流素子と直列に設けられた第１スイッチを含み、
前記第１スイッチは、そのコレクタが前記第２出力キャパシタ側となるように配置されたＰＮＰ型バイポーラトランジスタを含むことを特徴とするＤＣ／ＤＣコンバータ。
【請求項１１】
１次コイル、２次コイルおよび前記１次コイル側に設けられた補助コイルを有するトランスであって、前記補助コイルは、前記２次コイルに生ずる電圧に第１係数を乗じた第１電圧を発生する第１端子と、前記２次コイルに生ずる電圧に前記第１係数より大きな第２係数を乗じた第２電圧を発生する第２端子とを有している、トランスと、
一端の電位が固定され、他端が出力端子に接続された第１出力キャパシタと、
前記第１出力キャパシタの他端と前記２次コイルの一端との間に、カソードが前記第１出力キャパシタ側となる向きで設けられた第１ダイオードと、
前記１次コイルの経路上に設けられたスイッチングトランジスタと、
一端の電位が固定された第２出力キャパシタと、
前記第２出力キャパシタの他端と前記補助コイルの前記第１端子との間に、カソードが前記第２出力キャパシタ側となる向きで設けられた第２整流素子と、
前記第２出力キャパシタの他端と前記補助コイルの前記第２端子との間に、カソードが前記第２出力キャパシタ側となる向きで設けられた第３整流素子と、
前記出力端子の出力電圧が第１レベルとなる第１モードにおいて、前記第２整流素子を含む第１経路を選択し、前記出力電圧が前記第１レベルより低い第２レベルとなる第２モードにおいて、前記第３整流素子を含む第２経路を選択する選択回路と、
電源端子に前記第２出力キャパシタに生ずる電圧を受け、前記スイッチングトランジスタのオン、オフを制御する制御回路と、
を備え、
前記選択回路は、前記第２出力キャパシタの他端と前記補助コイルの前記第２端子との間に、前記第３整流素子と直列に設けられた第１スイッチを含み、前記第３整流素子のカソードは前記第１スイッチにのみ接続されていることを特徴とするＤＣ／ＤＣコンバータ。
【請求項１２】
１次コイル、２次コイルおよび前記１次コイル側に設けられた補助コイルを有するトランスであって、前記補助コイルは、前記２次コイルに生ずる電圧に第１係数を乗じた第１電圧を発生する第１端子と、前記２次コイルに生ずる電圧に前記第１係数より大きな第２係数を乗じた第２電圧を発生する第２端子とを有している、トランスと、
一端の電位が固定され、他端が出力端子に接続された第１出力キャパシタと、
前記第１出力キャパシタの他端と前記２次コイルの一端との間に、カソードが前記第１出力キャパシタ側となる向きで設けられた第１ダイオードと、
前記１次コイルの経路上に設けられたスイッチングトランジスタと、
一端の電位が固定された第２出力キャパシタと、
前記第２出力キャパシタの他端と前記補助コイルの前記第１端子との間に、カソードが前記第２出力キャパシタ側となる向きで設けられた第２整流素子と、
前記第２出力キャパシタの他端と前記補助コイルの前記第２端子との間に、カソードが前記第２出力キャパシタ側となる向きで設けられた第３整流素子と、
電源端子に前記第２出力キャパシタに生ずる電圧を受け、前記スイッチングトランジスタのオン、オフを制御する制御回路と、
前記第２整流素子を含む第１経路と前記第３整流素子を含む第２経路のいずれか一方を、前記制御回路による制御に応じて選択する選択回路と、
を備えることを特徴とするＤＣ／ＤＣコンバータ。
【請求項１３】
商用交流電圧を直流電圧に変換するＡＣ／ＤＣコンバータと、
前記直流電圧を受け、それを降圧した電圧を負荷に供給する請求項１から１２のいずれかに記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源装置。
【請求項１４】
マイコンと、
その出力電圧を前記マイコンに供給する請求項１から１２のいずれかに記載のＤＣ／ＤＣコンバータと、
を備え、
本電子機器の通常状態において、前記ＤＣ／ＤＣコンバータは、前記第１レベルの前記出力電圧を生成し、
本電子機器のスタンバイ状態において、前記ＤＣ／ＤＣコンバータは、前記第１レベルより低い前記第２レベルの出力電圧を生成することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
テレビや冷蔵庫をはじめとするさまざまな家電製品、あるいはラップトップ型コンピュータ、携帯電話端末やＰＤＡ（Personal Digital Assistants）をはじめとする電子機器は、外部からの電力を受けて動作し、また外部電源からの電力によって内蔵の電池を充電可能となっている。そして家電製品や電子機器（以下、電子機器と総称する）には、商用交流電圧をＡＣ／ＤＣ（交流／直流）変換する電源装置が内蔵され、あるいは、電源装置は、電子機器の外部の電源アダプタ（ＡＣアダプタ）に内蔵される。
【０００３】
電源装置は、交流電圧を整流する整流回路（ダイオードブリッジ回路）と、整流された電圧を降圧して負荷に供給する絶縁型のＤＣ／ＤＣコンバータと、を備える。
図１は、本発明者が検討したＤＣ／ＤＣコンバータ１００ｒの構成を示す図である。ＤＣ／ＤＣコンバータ１００ｒの具体的構成を当業者によく知られた一般的な技術とみなしてはならない。
【０００４】
ＤＣ／ＤＣコンバータ１００ｒは、その入力端子Ｐ１には、その前段に設けられた整流回路（不図示）からの直流の入力電圧ＶＩＮが入力される。ＤＣ／ＤＣコンバータ１００ｒは、入力電圧ＶＩＮを降圧して出力端子ＰＯＵＴに接続される負荷（負荷）に供給する。
【０００５】
ＤＣ／ＤＣコンバータ１００ｒは、主としてスイッチングトランジスタＭ１、トランスＴ１、第１ダイオードＤ１、第１出力キャパシタＣｏ１、制御回路１０ｒ、フィードバック回路２０ｒを備える。ＤＣ／ＤＣコンバータ１００ｒは、トランスＴ１の１次側領域と２次側領域が電気的に絶縁されていなければならない。フィードバック回路２０ｒは、出力電圧ＶＯＵＴを分圧する抵抗Ｒ１、Ｒ２と、シャントレギュレータ２２、フォトカプラ２４を備える。
【０００６】
シャントレギュレータ２２は、分圧された出力電圧ＶＯＵＴ’と、出力電圧ＶＯＵＴの目標値に応じた基準電圧ＶＲＥＦとの誤差を増幅する誤差増幅器である。フォトカプラ２４は、出力電圧ＶＯＵＴと目標電圧との誤差に応じたフィードバック信号を、制御回路１０ｒにフィードバックする。制御回路１０ｒは、出力電圧ＶＯＵＴが目標値と一致するようにスイッチングトランジスタＭ１のオン、オフのデューティ比をパルス変調を用いて制御する。
【０００７】
制御回路１０ｒは、１０Ｖ程度の電源電圧ＶＣＣで動作可能であるところ、これを入力電圧ＶＩＮ（１４０Ｖ程度）を用いて駆動すると、効率が悪化する。一方、ＤＣ／ＤＣコンバータ１００ｒによって降圧された電圧ＶＯＵＴはトランスＴ１の２次側に発生することから、この電圧ＶＯＵＴを１次側に設けられた制御回路１０ｒに供給することはできない。
【０００８】
そこでトランスＴ１の１次側には、補助コイルＬ３が設けられる。補助コイルＬ３、第２ダイオードＤ２および第２出力キャパシタＣｏ２は、制御回路１０ｒに対する電源電圧ＶＣＣを生成するための補助的なＤＣ／ＤＣコンバータとして機能する。このＤＣ／ＤＣコンバータ１００ｒでは、電源電圧ＶＣＣは、出力電圧ＶＯＵＴに比例し、その比例係数は、トランスＴ１の２次コイルＬ２と補助コイルＬ３の巻き線比で定まる。
ＶＣＣ＝ＶＯＵＴ×ＮＤ／ＮＳ
ここで、ＮＳは２次コイルＬ２の巻き数、ＮＤは補助コイルＬ３の巻き数である。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平９−０９８５７１号公報
【特許文献２】特開平２−２１１０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明者らは、このようなＤＣ／ＤＣコンバータ１００ｒについて検討し、以下の課題を認識するに至った。たとえばＤＣ／ＤＣコンバータ１００ｒが、テレビに搭載される場合を考える。現状、テレビのスタンバイ状態における消費電力は、０．３Ｗ以下に抑えることが求められている。将来では、さらに低い消費電力、たとえば０．１Ｗ以下に抑えることが要求される。
【００１１】
スタンバイ状態における電子機器全体の消費電力を低減するためには、負荷であるマイコンやその他の信号処理回路の消費電力を下げる必要がある。このためのひとつのアプローチとして、スタンバイ状態においてＤＣ／ＤＣコンバータ１００ｒの出力電圧ＶＯＵＴを、通常状態よりも低下させることが考えられる。
【００１２】
たとえば通常状態において、ＤＣ／ＤＣコンバータ１００ｒの出力電圧ＶＯＵＴが１２Ｖであり、スタンバイ状態においてこれを６Ｖまで低下させるとする。２次コイルＬ２と補助コイルＬ３の巻き線比が１：１であるとすると、通常状態において１２Ｖであった電源電圧ＶＣＣが６Ｖに低下する。そうすると、制御回路１０ｒの動作保証電圧であるＶＣＣ＝１０Ｖを大きく下回るため、ＤＣ／ＤＣコンバータ１００全体が機能しなくなる。
【００１３】
あるいは、制御回路１０ｒは動作可能であるとしても、ＤＣ／ＤＣコンバータ１００の効率が低下する。なぜなら、スイッチングトランジスタＭ１のゲート信号の振幅は、電源電圧ＶＣＣに依存するところ、電源電圧ＶＣＣが低下するとスイッチングトランジスタＭ１のゲート信号の振幅が小さくなり、スイッチングトランジスタＭ１のオン抵抗が増大するためである。
【００１４】
本発明のある態様はこうした課題に鑑みてなされたものであり、その例示的な目的のひとつは、出力電圧を低下させても動作可能な、あるいは高効率を維持可能な絶縁型のＤＣ／ＤＣコンバータの提供にある。
【課題を解決するための手段】
【００１５】
本発明のある態様は、絶縁型のＤＣ／ＤＣコンバータに関する。このＤＣ／ＤＣコンバータは、１次コイル、２次コイルおよび、１次コイル側に設けられた補助コイルを有するトランスであって、補助コイルは、２次コイルに生ずる電圧に第１係数を乗じた第１電圧を発生する第１端子と、２次コイルに生ずる電圧に第１係数より大きな第２係数を乗じた第２電圧を発生する第２端子とを有している、トランスと、その一端の電位が固定され、その他端が出力端子に接続された第１出力キャパシタと、第１出力キャパシタの他端と２次コイルの一端との間に、そのカソードが第１出力キャパシタ側となる向きで設けられた第１ダイオードと、１次コイルの経路上に設けられたスイッチングトランジスタと、その一端の電位が固定された第２出力キャパシタと、第２出力キャパシタの他端と補助コイルの第１端子との間に、そのカソードが第２出力キャパシタ側となる向きで設けられた第２整流素子と、第２出力キャパシタの他端と補助コイルの第２端子との間に、そのカソードが第２出力キャパシタ側となる向きで設けられた第３整流素子と、出力端子の出力電圧が第１レベルとなる第１モードにおいて、第２整流素子を含む第１経路を選択し、出力電圧が第１レベルより低い第２レベルとなる第２モードにおいて、第３整流素子を含む第２経路を選択する選択回路と、その電源端子に第２出力キャパシタに生ずる電圧を受け、スイッチングトランジスタのオン、オフを制御する制御回路と、を備える。
【００１６】
補助コイルの第２端子に生ずる電圧の振幅は、補助コイルの第１端子に生ずる電圧の振幅よりも大きい。したがって第２経路が有効なときに第２出力キャパシタに生ずる電圧は、第１経路が有効なときに第２出力キャパシタに生ずる電圧よりも大きくなる。つまり、通常状態では第１経路を有効としておき、出力電圧のレベルを低下させた場合には、第２経路を有効とすることにより、出力電圧を低下させても、制御回路の電源端子に適切なレベルの電源電圧を供給できる。あるいは、制御回路に対する電源電圧が低下しないことにより、スイッチングトランジスタのオン抵抗の低下を抑制し、ＤＣ／ＤＣコンバータの効率が悪化するのを防止することができる。
【００１７】
補助コイルは、巻き線の途中にタップが設けられたひとつのコイルを含み、タップが第１端子であり、その一端が第２端子であってもよい。
この場合、回路面積やコストの増大を抑えることができる。
【００１８】
補助コイルは、２つのコイルを含み、一方のコイルの一端が第１端子であり、他方のコイルの一端が第２端子であってもよい。
【００１９】
ある態様において、第１、第２モードの切りかえは、本ＤＣ／ＤＣコンバータの負荷によって制御され、かつ負荷は、モードを示す制御信号を生成可能に構成されてもよい。ＤＣ／ＤＣコンバータは、負荷からの制御信号を、トランスの２次側から１次側に伝送する制御用フォトカプラをさらに備えてもよい。選択回路は、制御信号にもとづき制御されてもよい。
この態様によれば、負荷によってモードの切りかえが制御され、さらに各モードに応じて選択回路を適切な状態に設定できる。
【００２０】
ある態様のＤＣ／ＤＣコンバータは、出力電圧と所定の基準電圧との誤差に応じた誤差信号を生成する誤差増幅器と、誤差増幅器からの誤差信号を受け、誤差信号に応じたフィードバック信号をトランスの２次側から１次側に伝送するフィードバック用フォトカプラと、をさらに備えてもよい。制御回路は、フィードバック信号にもとづき、スイッチングトランジスタのオン、オフを制御してもよい。
【００２１】
ある態様のＤＣ／ＤＣコンバータは、出力電圧を切りかえ可能な分圧比により分圧して誤差増幅器に出力する分圧回路をさらに備えてもよい。分圧回路の分圧比は、第１、第２モードに応じて切りかえられてもよい。
この態様では、分圧回路の分圧比に応じて、出力電圧を切りかえることができる。
【００２２】
分圧回路の分圧比は、ＤＣ／ＤＣコンバータの負荷によって切りかえられ、かつ負荷は、モードを示す制御信号を生成可能に構成されてもよい。ＤＣ／ＤＣコンバータは、負荷からの制御信号を、トランスの２次側から１次側に伝送する制御用フォトカプラをさらに備えてもよい。選択回路は、制御信号にもとづき制御されてもよい。
この態様によれば、負荷によってモードの切りかえが制御され、さらに各モードに応じて選択回路を適切な状態に設定できる。
【００２３】
選択回路は、第２出力キャパシタの他端と補助コイルの一端との間に、第３整流素子と直列に設けられた第１スイッチを含んでもよい。
【００２４】
第１スイッチは、そのコレクタが第２出力キャパシタ側となるように配置されたＰＮＰ型バイポーラトランジスタを含んでもよい。
【００２５】
選択回路は、第２出力キャパシタの他端と補助コイルのタップとの間に、第２整流素子と直列に設けられた第２スイッチをさらに含んでもよい。
【００２６】
本発明の別の態様は、電子機器である。この電子機器は、マイコンと、その出力電圧をマイコンに供給する上述のいずれかの態様のＤＣ／ＤＣコンバータと、を備える。本電子機器の通常状態において、ＤＣ／ＤＣコンバータは、第１レベルの出力電圧を生成し、本電子機器のスタンバイ状態において、ＤＣ／ＤＣコンバータは、第１レベルより低い第２レベルの出力電圧を生成する。
【００２７】
この態様によれば、スタンバイ状態における消費電力を低減できる。
【００２８】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２９】
本発明のある態様によれば、出力電圧を低下させても動作可能な絶縁型のＤＣ／ＤＣコンバータを提供できる。
【図面の簡単な説明】
【００３０】
【図１】本発明者が検討したＤＣ／ＤＣコンバータの構成を示す図である。
【図２】実施の形態に係る電子機器の構成を示す回路図である。
【図３】図２の制御回路の構成例を示す回路図である。
【図４】第２の変形例に係るスイッチ制御部の構成を示す回路図である。
【図５】図５は、第２の変形例に係るＤＣ／ＤＣコンバータの通常モードにおける動作を示す波形図である。
【図６】変形例に係るトランスの構成を示す回路図である。
【発明を実施するための形態】
【００３１】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３２】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００３３】
図２は、実施の形態に係る電子機器１の構成を示す回路図である。
電子機器１は、たとえばテレビや冷蔵庫、エアコンなどの家電製品やコンピュータである。電子機器１は、マイコン２、信号処理回路４、ＤＣ／ＤＣコンバータ１００、整流回路１０２を備える。電子機器１は、互いに絶縁される１次側と２次側に分けられている。整流回路１０２およびＤＣ／ＤＣコンバータ１００の半分は１次側に配置され、電子機器１の半分と、マイコン２、信号処理回路４は２次側に配置される。
【００３４】
整流回路１０２は、たとえばダイオード整流回路であり、商用交流電圧などの交流電圧ＶＡＣを受け、それを全波整流し、キャパシタＣ１により平滑化して直流電圧ＶＤＣ（＝ＶＩＮ）を生成する。ＶＡＣ＝１００Ｖのとき、ＶＤＣ＝１４４Ｖとなる。
【００３５】
ＤＣ／ＤＣコンバータ１００は、その入力端子Ｐ１に直流の入力電圧ＶＩＮを受け、これを降圧して出力端子Ｐ２から出力する。ＤＣ／ＤＣコンバータ１００と整流回路１０２の間には、図示しないＰＦＣ（Power Factor Correction）回路を設けてもよい。出力端子Ｐ２からの出力電圧ＶＯＵＴは、マイコン２および信号処理回路４に出力される。マイコン２は、電子機器１全体を統合的に制御する。信号処理回路４は、特定の信号処理を行うブロックであり、たとえば外部機器との通信を行うインタフェース回路や、画像処理回路、音声処理回路などが例示される。現実の電子機器１においては、その機能に応じて複数の信号処理回路４が設けられることはいうまでもない。マイコン２の動作保証電圧はたとえば６Ｖであり、信号処理回路４の動作保証電圧は、マイコン２のそれよりも高い１２Ｖであるとする。
【００３６】
この電子機器１は、通常状態（通常モードともいう）とスタンバイ状態（スタンバイモードともいう）が切りかえ可能となっている。通常モードにおいては、マイコン２および信号処理回路４が動作する。したがって、ＤＣ／ＤＣコンバータ１００は、入力電圧ＶＩＮを１２Ｖ（第１レベル）に降圧し、マイコン２および信号処理回路４へと出力する。スタンバイモードにおいては、信号処理回路４は非動作状態となり、信号処理回路４のみが動作すればよい。したがって電子機器１全体の消費電力を低減するために、ＤＣ／ＤＣコンバータ１００の出力電圧ＶＯＵＴを第１レベル（１２Ｖ）よりも低い６Ｖ（第２レベル）に低下させる。
【００３７】
本実施の形態において、通常モードとスタンバイモードの切りかえは、マイコン２が行うものとする。またマイコン２は、モードを示す制御信号ＳＴＢ（ＳＴＢ信号ともいう）を生成する。制御信号ＳＴＢはスタンバイモードにおいてアサート（ハイレベル）、通常モードにおいてネゲート（ローレベル）される。
【００３８】
以上が電子機器１の全体構成である。続いて、このような電子機器１に好適に利用可能なＤＣ／ＤＣコンバータ１００について説明する。
【００３９】
ＤＣ／ＤＣコンバータ１００は、主としてトランスＴ１、第１ダイオードＤ１、第２ダイオードＤ２、第３ダイオードＤ３、第１出力キャパシタＣｏ１、第２出力キャパシタＣｏ２、スイッチングトランジスタＭ１、制御回路１０、フィードバック回路２０、フォトカプラ３０、選択回路１６を備える。
【００４０】
トランスＴ１は、１次コイルＬ１、２次コイルＬ２および１次コイル側に設けられた補助コイルＬ３を有する。１次コイルＬ１の巻き数をＮＰ、２次コイルＬ２の巻き数をＮＳとする。また補助コイルＬ３の巻き数をＮＤ２とする。補助コイルＬ３にはタップＴＰが設けられており、タップＴＰより低電位側の巻き数をＮＤ１とする。
補助コイルＬ３のタップＴＰ（第１端子Ｎ３ａともいう）には、２次コイルＬ２に生ずる電圧ＶＳに第１係数（巻き線比ＮＤ１／Ｎｓ）を乗じた第１電圧ＶＤ１が発生する。また補助コイルＬ３の一端（第２端子Ｎ３ｂ）には、２次コイルＬ２に生ずる電圧ＶＳに第１係数より大きな第２係数（ＮＤ２／ＮＳ）を乗じた第２電圧ＶＤ２が発生する。本実施の形態では、ＮＳ：ＮＤ１：ＮＤ２＝１：１：２とする。
【００４１】
スイッチングトランジスタＭ１、１次コイルＬ１、２次コイルＬ２、第１ダイオードＤ１、第１出力キャパシタＣｏ１は、第１のコンバータ（メインコンバータ）を形成する。第１出力キャパシタＣｏ１の一端の電位は接地されて固定されている。第１ダイオードＤ１は、第１出力キャパシタＣｏ１の他端と２次コイルＬ２の一端Ｎ２との間に、そのカソードが第１出力キャパシタＣｏ１側となる向きで設けられる。２次コイルＬ２の他端は接地されて電位が固定されている。
【００４２】
スイッチングトランジスタＭ１は、１次コイルＬ１の経路上に設けられる。スイッチングトランジスタＭ１のゲートには、抵抗Ｒ１０を介して制御回路１０からのスイッチング信号ＯＵＴが入力される。
【００４３】
スイッチングトランジスタＭ１、１次コイルＬ１、補助コイルＬ３、第２ダイオードＤ２、第３ダイオードＤ３、第２出力キャパシタＣｏ２は、第２のコンバータ（補助コンバータ）を形成する。
【００４４】
第２出力キャパシタＣｏ２の一端の電位は固定される。第２ダイオード（第２整流素子）Ｄ２は、第２出力キャパシタＣｏ２の他端と補助コイルＬ３のタップＴＰ、すなわち第１端子Ｎ３ａの間に設けられる。補助コイルＬ３の一端は接地され、その電位は固定されている。第２ダイオードＤ２は、そのカソードが第２出力キャパシタＣｏ２側となる向きで配置される。
【００４５】
第３ダイオード（第３整流素子）Ｄ３は、第２出力キャパシタＣｏ２の他端と補助コイルＬ３の第２端子Ｎ３ｂの間に設けられる。第３ダイオードＤ３は、そのカソードが第２出力キャパシタＣｏ２側となる向きで配置される。
【００４６】
選択回路１６は、出力電圧ＶＯＵＴが第１レベル（１２Ｖ）となる通常モードにおいて、第２ダイオードＤ２を含む第１経路１２を選択して有効とし、出力電圧ＶＯＵＴが第１レベルより低い第２レベル（６Ｖ）となるスタンバイモードにおいて、第３ダイオードＤ３を含む第２経路１４を選択して有効とする。具体的には選択回路１６は、第２出力キャパシタＣｏ２と補助コイルＬ３の第２端子Ｎ３ｂとの間に、第３ダイオードＤ３と直列に設けられた第１スイッチＳＷ１を含む。第１スイッチＳＷ１がオフのとき第１経路１２が有効となる。第１スイッチＳＷ１がオンのときには、第２ダイオードＤ２と第３ダイオードＤ３がＯＲ回路として機能し、第２端子Ｎ３ｂの電圧ＶＤ２と、第１端子Ｎ３ａ（タップＴＰ）の電圧ＶＤ１の間には、ＶＤ２＞ＶＤ１なる関係が成り立つため、第２経路１４が有効となる。
【００４７】
たとえば第１スイッチＳＷ１は、コレクタが第２出力キャパシタＣｏ２側となるように配置されたＰＮＰ型バイポーラトランジスタである。ＰＮＰ型バイポーラトランジスタのベースエミッタ間は、抵抗を介して接続されており、そのベースには、制御回路１０からのマスク信号ＭＡＳＫ１が入力される。ＭＡＳＫ１端子がハイインピーダンス状態のとき、第１スイッチＳＷ１はオフとなり、ＭＡＳＫ１端子がローレベルとなると、第１スイッチＳＷ１がオンとなる。第１スイッチＳＷ１は、ＰチャンネルＭＯＳＦＥＴで構成してもよいし、別の素子で構成してもよい。
【００４８】
第１経路１２が有効となる通常モードにおいて、第２出力キャパシタＣｏ２には、巻き線比（ＮＤ１／ＮＳ）に応じた電源電圧ＶＣＣ１が発生する。
ＶＣＣ１＝ＮＤ１／ＮＳ×ＶＯＵＴ    …（１）
また、第２経路１４が有効となるスタンバイモードにおいて、第２出力キャパシタＣｏ２の電圧ＶＣＣ２は、式（２）で与えられる。
ＶＣＣ２＝ＮＤ２／ＮＳ×ＶＯＵＴ    …（２）
【００４９】
制御回路１０は、その電源端子ＶＣＣ（８番ピン）に、第２出力キャパシタＣｏ２に生ずる第２電圧ＶＣＣを受ける。なお、第２のコンバータが正常に動作する前の期間、制御回路１０の電源端子ＶＣＣには、抵抗Ｒ１１を介して直流電圧ＶＤＣが供給される。
【００５０】
制御回路１０は、出力電圧ＶＯＵＴのレベルが目標値に近づくようにスイッチング信号ＯＵＴのデューティ比をパルス幅変調（ＰＷＭ）、パルス周波数変調（ＰＦＭ）などを利用して調節し、スイッチングトランジスタＭ１を制御する。スイッチング信号ＯＵＴの生成方法は特に限定されない。
【００５１】
制御回路１０のフィードバック端子ＦＢ（２番ピン）には、フォトカプラを含むフィードバック回路２０を介して、出力電圧ＶＯＵＴに応じたフィードバック信号ＶＦＢが入力される。キャパシタＣ３は、位相補償を目的として設けられる。
【００５２】
たとえばフィードバック回路２０は、シャントレギュレータ２２、フォトカプラ２４、分圧回路２６を含む。
分圧回路２６は、ＤＣ／ＤＣコンバータ１００の出力電圧ＶＯＵＴを分圧比Ｋにて分圧する。シャントレギュレータ２２は、分圧された出力電圧ＶＯＵＴ’（＝ＶＯＵＴ×Ｋ）と、所定の基準電圧ＶＲＥＦの誤差を増幅し、誤差に応じた電流ＩＦＢを出力する。シャントレギュレータ２２の出力電流ＩＦＢの経路には、フォトカプラ２４の入力側の発光ダイオードが設けられる。フォトカプラ２４は、出力電圧ＶＯＵＴ’と基準電圧ＶＲＥＦの誤差に応じたフィードバック信号ＶＦＢを、制御回路１０のＦＢ端子に出力する。抵抗Ｒ２１、Ｒ２２は、フォトカプラ２４の発光ダイオードを適切にバイアスするために設けられる。
【００５３】
制御回路１０は、フィードバック信号ＶＦＢを受け、分圧された出力電圧ＶＯＵＴ’が基準電圧ＶＲＥＦと一致するようにデューティ比が調節されるスイッチング信号ＯＵＴを生成し、スイッチングトランジスタＭ１を駆動する。
分圧回路２６の分圧比をＫとするとき、フィードバックによって、出力電圧ＶＯＵＴは、
ＶＯＵＴ＝ＶＲＥＦ／Ｋ    …（１）
を満たすように安定化される。
【００５４】
本実施の形態において通常モードとスタンバイモードを切りかえるために、分圧回路２６は、その分圧比Ｋが２値で切りかえ可能に構成され、この分圧比Ｋは、マイコン２からの制御信号ＳＴＢにより制御される。
【００５５】
分圧回路２６は、出力端子Ｐ２と接地端子の間に直列に設けられた第１抵抗Ｒ１および第２抵抗Ｒ２を含み、その一方、具体的には第２抵抗Ｒ２は可変抵抗となっている。第２抵抗Ｒ２は、抵抗Ｒ２ａと、それと並列に設けられた抵抗Ｒ２ｂおよびスイッチＳＷ３を含む。通常モードでは、制御信号ＳＴＢがローレベルであるためスイッチＳＷ３がオフし、分圧比Ｋ１は、
Ｋ１＝Ｒ１／Ｒ２＝Ｒ１／Ｒ２ａ
となる。スタンバイモードではスイッチＳＷ３がオンし、分圧比Ｋ２は
Ｋ２＝Ｒ１／Ｒ２＝Ｒ２／（Ｒ２ａ／／Ｒ２ｂ）
となる。「／／」は、並列抵抗の合成インピーダンスを示す。
【００５６】
出力電圧ＶＯＵＴは、式（３）で与えられるため、分圧比Ｋを切りかえることにより、出力電圧ＶＯＵＴを切りかえることができる。たとえばＶＲＥＦ＝２．５Ｖのとき、Ｋ１＝１２／２．５、Ｋ２＝６／２．５を満たすように、抵抗Ｒ１、Ｒ２ａ、Ｒ２ｂの抵抗値を決めればよい。
【００５７】
マイコン２がモードに応じて生成する制御信号ＳＴＢは、制御用フォトカプラ３０に入力される。制御用フォトカプラ３０は２次側で発生した制御信号ＳＴＢを１次側に伝送する。制御回路１０のスタンバイ端子ＳＴＢには、制御信号ＳＴＢが入力される。制御回路１０は、ＳＢＴ信号に応じてＭＡＳＫ１端子の電圧を変化させ、第１スイッチＳＷ１のオン、オフ状態を切りかえる。
【００５８】
続いて制御回路１０の具体的な構成例を説明する。なお制御回路１０の構成は本発明において特に限定されるものではない。
【００５９】
たとえば制御回路１０は、第１出力キャパシタＣｏ１に生ずる出力電圧ＶＯＵＴ、スイッチングトランジスタＭ１（１次コイルＬ１）に流れる電流ＩＭ１および補助コイルＬ３のタップＴＰに生ずる第１電圧ＶＤ１に応じて、スイッチング信号ＯＵＴを発生する。
【００６０】
検出抵抗Ｒｓは、スイッチングトランジスタＭ１に流れる電流ＩＭ１を検出するために設けられる。検出抵抗Ｒｓに生ずる電圧降下（検出信号）Ｖｓは、制御回路１０の電流検出端子（ＣＳ端子：３番ピン）に入力される。また、制御回路１０の補助コイルＬ３のタップＴＰの電圧ＶＤ１は、抵抗Ｒ４およびキャパシタＣ４を含むローパスフィルタを介して、ＺＴ端子（１番ピン）に入力される。
【００６１】
図３は、図２の制御回路１０の構成例を示す回路図である。制御回路１０は、オフ信号生成部５２、オン信号生成部５４、駆動部５６およびスイッチ制御部７０を備える。
【００６２】
オフ信号生成部５２は、検出信号Ｖｓをフィードバック信号ＶＦＢと比較するコンパレータを含み、スイッチングトランジスタＭ１がオフするタイミングを規定するオフ信号Ｓｏｆｆを生成する。オフ信号生成部５２よって生成されるオフ信号Ｓｏｆｆは、スイッチングトランジスタＭ１に流れる電流ＩＭ１が、フィードバック信号ＶＦＢに応じたレベルに達するとアサートされる。
【００６３】
たとえば出力電圧ＶＯＵＴ’が基準電圧ＶＲＥＦより低くなると、フィードバック信号ＶＦＢは高くなり、オフ信号Ｓｏｆｆがアサートされるタイミングが遅くなって、スイッチングトランジスタＭ１のオン期間Ｔｏｎが長くなり、その結果出力電圧ＶＯＵＴが上昇する方向にフィードバックがかかる。反対に出力電圧ＶＯＵＴ’が基準電圧ＶＲＥＦより高くなると、フィードバック信号ＶＦＢは低くなり、オフ信号Ｓｏｆｆがアサートされるタイミングが早くなって、スイッチングトランジスタＭ１のオン期間Ｔｏｎが短くなり、その結果、出力電圧ＶＯＵＴが低下する方向にフィードバックがかかる。
【００６４】
オン信号生成部５４は、オフ信号Ｓｏｆｆがアサートされた後アサートされるオン信号Ｓｏｎを発生する。図３のオン信号生成部５４は、補助コイルＬ３のタップＴＰの電位ＶＤ１を、所定レベルＶｔｈと比較するコンパレータを含む。オン信号生成部５４は、タップＴＰの電位ＶＤ１が所定レベルＶｔｈまで低下すると、オン信号Ｓｏｎをアサートする。
【００６５】
スイッチングトランジスタＭ１がオンすると、１次コイルＬ１に電流ＩＭ１が流れ、トランスＴ１にエネルギーが蓄えられる。その後、スイッチングトランジスタＭ１がオフすると、トランスＴ１に蓄えられたエネルギーが放出される。オン信号生成部５４は、補助コイルＬ３に発生する電圧ＶＤ１を監視することにより、トランスＴ１のエネルギーが完全に放出されたことを検出できる。オン信号生成部５４は、エネルギーの放出を検出すると、再びスイッチングトランジスタＭ１をオンすべく、オン信号Ｓｏｎをアサートする。
【００６６】
駆動部５６は、オン信号ＳｏｎがアサートされるとスイッチングトランジスタＭ１をオンし、オフ信号ＳｏｆｆがアサートされるとスイッチングトランジスタＭ１をオフする。駆動部５６は、フリップフロップ５８、プリドライバ６０、ドライバ６２を含む。フリップフロップ５８は、セット端子およびリセット端子それぞれにオン信号Ｓｏｎおよびオフ信号Ｓｏｆｆを受ける。フリップフロップ５８は、オン信号Ｓｏｎおよびオフ信号Ｓｏｆｆに応じて状態が遷移する。その結果、フリップフロップ５８の出力信号Ｓｍｏｄのデューティ比は、出力電圧ＶＯＵＴが目標値ＶＲＥＦと一致するように変調される。図３では、駆動信号Ｓｍｏｄおよびスイッチング信号ＯＵＴのハイレベルは、スイッチングトランジスタＭ１のオンに対応付けられ、それらのローレベルはスイッチングトランジスタＭ１のオフに対応付けられる。
【００６７】
プリドライバ６０は、フリップフロップ５８の出力信号Ｓｍｏｄに応じてドライバ６２を駆動する。ドライバ６２のハイサイドトランジスタとローサイドトランジスタが同時にオンしないように、プリドライバ６０の出力信号ＳＨ、ＳＬにはデッドタイムが設定される。ドライバ６２からは、スイッチング信号ＯＵＴが出力される。
【００６８】
スイッチ制御部７０は、ＳＴＢ信号を受け、それに応じて、ＭＡＳＫ１端子の状態を変化させる。具体的にはＳＴＢ信号がローレベルのときには、ＭＡＳＫ１端子をハイインピーダンスとし、第１スイッチＳＷ１をオフする。ＳＴＢ信号がハイレベルとなると、ＭＡＳＫ１端子をローレベルとし、第１スイッチＳＷ１をオンする。スイッチ制御部７０は、オープンドレイン形式もしくはオープンコレクタ形式で構成され、その出力段には、出力トランジスタ７６が設けられる。ロジック回路７１は、ＳＢＴ信号がローレベルのとき出力トランジスタ７６のゲート信号Ｓ１をローレベルとし、ＳＴＢ信号がハイレベルのとき、ゲート信号Ｓ１をハイレベルとする。
【００６９】
以上がＤＣ／ＤＣコンバータ１００の構成である。続いてその動作を、通常モードとスタンバイモードに分けて説明する。
１．通常モード
通常モードにおいてマイコン２はＳＴＢ信号をネゲート（ローレベル）する。このとき、分圧回路２６の分圧比は第１の値Ｋ１に設定され、出力電圧ＶＯＵＴは１２Ｖとなるようにフィードバックがかかる。
【００７０】
また補助コンバータに着目すると、ＳＴＢ信号がネゲートされるため、第１スイッチＳＷ１がオフし、第１経路１２が有効となる。その結果、制御回路１０の電源端子ＶＣＣには、式（１）で与えられる電源電圧ＶＣＣ１が供給される。ＶＯＵＴ＝１２Ｖ、ＮＤ２／ＮＳ＝１であるとき、ＶＣＣ１＝１２Ｖとなり、制御回路１０に対して十分な電源電圧が供給される。
【００７１】
２．スタンバイモード
スタンバイモードにおいてマイコン２はＳＴＢ信号をアサートする。このとき、分圧回路２６の分圧比は第２の値Ｋ２に設定され、出力電圧ＶＯＵＴは６Ｖとなるようにフィードバックがかかる。マイコン２の消費電力は、その電源電圧ＶＯＵＴとその動作電流の積で与えられるところ、マイコン２の電源電圧ＶＯＵＴを低下させることにより、消費電力を低下させることができる。
【００７２】
また補助コンバータに着目すると、ＳＴＢ信号がアサートされるため、第１スイッチＳＷ１がオンし、第２経路１４が有効となる。その結果、制御回路１０の電源端子ＶＣＣには、式（２）で与えられる電源電圧ＶＣＣ２が供給される。ＶＯＵＴ＝１２Ｖ、ＮＤ／ＮＳ＝２であるとき、ＶＣＣ２＝１２Ｖとなり、スタンバイモードにおいても、制御回路１０に対する電源電圧ＶＣＣは低下せず、十分な電源電圧が供給される。出力電圧ＶＯＵＴを低下させるスタンバイモードにおいて、電源電圧ＶＣＣが低下しないことにより、制御回路１０の動作が不安定となるのを防止できる。
【００７３】
また、スイッチングトランジスタＭ１のゲート信号の振幅（ハイレベル電圧）は、電源電圧ＶＣＣと実質的に等しい。したがって図１の回路のように、電源電圧ＶＣＣが低下すると、スイッチングトランジスタＭ１を十分にオンさせることができず、損失が大きくなりＤＣ／ＤＣコンバータ１００の効率が悪化する。これに対して本実施の形態に係るＤＣ／ＤＣコンバータ１００によれば、電源電圧ＶＣＣが低下しないため、変換効率の悪化を抑制できる。
【００７４】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００７５】
（第１の変形例）
選択回路１６は、第２出力キャパシタＣｏ２と補助コイルＬ３のタップＴＰとの間に、第２ダイオードＤ２と直列に設けられた第２スイッチ（ＳＷ２）をさらに備えてもよい。この場合、制御回路１０には、第２スイッチＳＷ２を制御するためのＭＡＳＫ２端子を追加すればよい。図３のスイッチ制御部７０は、スタンバイモードにおいて第２スイッチＳＷ２がオフするように、ＳＴＢ信号に応じてＭＡＳＫ２端子の状態を制御する。
【００７６】
（第２の変形例）
実施の形態では、通常モードとスタンバイモードとで、第１スイッチＳＷ１を固定的にオン、またはオフとする場合を説明したが、本発明はそれには限定されない。この変形例において選択回路１６は、第１スイッチＳＷ１および第２スイッチＳＷ２を備える。また、各モードにおいて有効とされる経路上のスイッチを、スイッチング信号ＯＵＴと同期してスイッチングする。
【００７７】
すなわち通常モードでは第１スイッチＳＷ１は固定的にオフされ、第２スイッチＳＷ２はスイッチング信号ＯＵＴと同期してスイッチングされる。制御回路１０は、少なくとも、スイッチングトランジスタＭ１がオフしてから所定期間（マスク期間ΔＴという）の間、スイッチＳＷ２をオフする。制御回路１０は、マスク期間ΔＴに加えて、スイッチングトランジスタＭ１のオン期間Ｔｏｎの間、第２スイッチＳＷ２をオフしてもよい。
【００７８】
制御回路１０はスイッチングトランジスタＭ１のオン期間Ｔｏｎおよびマスク期間ΔＴにおいて、ＭＡＳＫ２端子をハイインピーダンス（オープン）とする。そうすると第２スイッチＳＷ２はオフとなる。マスク期間ΔＴが経過した後のスイッチングトランジスタＭ１のオフ期間Ｔｏｆｆにおいて、制御回路１０はＭＡＳＫ２信号をローレベルとし、第２スイッチＳＷ２をオンさせる。
【００７９】
反対にスタンバイモードでは、第２スイッチＳＷ２は固定的にオフされ、第１スイッチＳＷ１がスイッチング信号ＯＵＴと同期してスイッチングされる。
【００８０】
図４は、第２の変形例に係るスイッチ制御部７０ａの構成を示す回路図である。スイッチ制御部７０ａは、オン信号Ｓｏｎおよびオフ信号Ｓｏｆｆの少なくとも一方と同期したマスク信号ＭＡＳＫ１、ＭＡＳＫ２を発生する。具体的にはスイッチ制御部７０は、遅延回路７２、論理ゲート７４、ＡＮＤゲート７８、７９、出力トランジスタ７６、７７を備える。
【００８１】
遅延回路７２は、図３で説明したローサイド駆動信号ＳＬを、マスク時間ΔＴ遅延させる。論理ゲート（ＮＯＲ）７４は、遅延されないローサイド駆動信号ＳＬと遅延されたそれの否定論理和を生成する。論理ゲート７４の出力がハイレベルの期間、有効な経路のスイッチがオンし、ローレベルの期間、そのスイッチはオフする。
【００８２】
ＡＮＤゲート７８は、論理ゲート７４の出力と、ＳＴＢ信号の論理積Ｓ１を生成し、出力トランジスタ７６のゲートに出力する。またＡＮＤゲート７９は、論理ゲート７４の出力と、ＳＴＢ信号（反転論理）の論理積Ｓ２を生成し、出力トランジスタ７７のゲートに出力する。
【００８３】
続いて第２の変形例の動作を説明する。図５は、第２の変形例に係るＤＣ／ＤＣコンバータの通常モードにおける動作を示す波形図である。図５の縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化されている。図４には、上から順に、スイッチング信号ＯＵＴ、１次コイルＬ１の一端Ｎ１の電位ＶＰ、２次コイルＬ２の一端Ｎ２の電位ＶＳ、補助コイルＬ３のタップＴＰの電位ＶＤ１、マスク信号ＭＡＳＫ２が示される。
【００８４】
まず、メインコンバータに着目する。制御回路１０によって、スイッチング信号ＯＵＴが生成され、スイッチングトランジスタＭ１はオンとオフを交互に繰り返す。スイッチングトランジスタＭ１がオンの期間、電圧ＶＰは接地電圧付近に固定される。
【００８５】
スイッチングトランジスタＭ１がオフすると、１次コイルＬ１に逆起電力が発生し、電圧ＶＰが大きく跳ね上がる。ＶＤＣ＝１４０Ｖのとき、ピーク電圧はその２倍の２８０Ｖ程度に達する場合もある。スイッチングトランジスタＭ１がオフすると、１次コイルＬ１に蓄えられたエネルギーが、電流として第１ダイオードＤ１を介して第１出力キャパシタＣｏ１に転送される。
【００８６】
２次コイルＬ２の一端には、１次コイルＬ１の電圧ＶＰに比例した、つまり急峻なピークを有する電圧ＶＳが発生する。２次コイルＬ２の一端と第１出力キャパシタＣｏ１は、第１ダイオードＤ１を介してカップリングされる。したがって第１出力キャパシタＣｏ１の容量値が小さければ、出力電圧Ｖｏｕｔは電圧ＶＰに追従し、ＶＯＵＴ＝ＶＰ−Ｖｆを満たすように上昇するはずである。ここでＶｆは第１ダイオードＤ１の順方向電圧である。ところが、第１出力キャパシタＣｏ１の容量値は十分に大きいため、出力電圧Ｖｏｕｔの上昇はほとんど発生せず、一定に保たれる。
【００８７】
続いて、補助コンバータに着目する。補助コイルＬ３の電圧ＶＤ１にも、電圧ＶＰと同様のリップルノイズが生ずる。マスク信号ＭＡＳＫ２は、図５に示すように、スイッチングトランジスタＭ１がオフした後のマスク期間ΔＴの間、ハイレベルとなり、第２スイッチＳＷ２がオフする。このマスク期間ΔＴは、電圧ＶＳにリップルノイズが発生する期間とオーバーラップしている。
【００８８】
マスク期間ΔＴの間、第２スイッチＳＷ２がオフするため、電圧ＶＤ１のリップルノイズは第２出力キャパシタＣｏ２には印加されないため、第２出力キャパシタＣｏ２の容量が小さい場合であっても第２電圧ＶＣＣの上昇を抑制することができる。
【００８９】
この変形例の利点を説明する。第２スイッチＳＷ２が設けられない場合、あるいは設けられていても通常モードにおいて固定的にオンされる場合、通常モードにおいて補助コイルＬ３、第２ダイオードＤ２、第２出力キャパシタＣｏ２が直接接続される。このとき電圧ＶＰのリップルノイズが第２電圧ＶＣＣにも現れる。なぜなら第２出力キャパシタＣｏ２の容量値はそれほど大きくないからである。
【００９０】
第２電圧ＶＣＣにリップルノイズが発生する場合、制御回路１０の過電圧保護（ＯＶＰ）が不要に働くおそれがあるため、過電圧保護のしきい値電圧の設計が難しくなる。あるいは、制御回路１０に必要とされる耐圧が高くなるため、コストが高くなる要因となっていた。
【００９１】
これに対してこの第２の変形例に係るＤＣ／ＤＣコンバータ１００によれば、第２電圧ＶＣＣが大きく上昇するという問題を解決できるため、制御回路１０の設計が容易となり、あるいはコストを下げることができる。
【００９２】
第１スイッチＳＷ１、第２スイッチＳＷ２に関しては、以下の変形例が例示される。
たとえばスイッチＳＷ１、ＳＷ２は、トランスファゲートで構成してもよい。また第１スイッチＳＷ１と第３ダイオードＤ３は入れ替えてもよいし、第２スイッチＳＷ２と第２ダイオードＤ２は入れ替えてもよい。
【００９３】
第２の変形例では、マスク期間ΔＴが固定される場合を説明したが、１次コイルＬ１、２次コイルＬ２、補助コイルＬ３に発生する電圧ＶＰ、ＶＳ、ＶＤ１のいずれかにもとづいて、マスク期間ΔＴの長さを動的に制御してもよい。
【００９４】
さらに、スイッチングトランジスタＭ１のオン期間Ｔｏｎにおいて、補助コイルＬ３から第２出力キャパシタＣｏ２には電流が流れないため、第１スイッチＳＷ１、第２スイッチＳＷ２はオフしてもよいし、オンしてもよい。当業者であれば、必要なマスク信号ＭＡＳＫを発生するためのさまざまなスイッチ制御部７０を設計することができる。たとえばスイッチ制御部７０は、オン信号Ｓｏｎ、オフ信号Ｓｏｆｆ、変調信号Ｓｍｏｄ、ハイサイド駆動信号ＳＨ、ローサイド駆動信号ＳＬのいずれか、あるいはそれらの組み合わせにもとづいて生成できる。また、遅延回路７２に代えて、あるいはそれに加えて、ワンショット回路やカウンタ、タイマを利用してもよい。
【００９５】
（その他の変形例）
実施の形態では、トランスＴ１の補助コイルＬ３が単一の巻き線で構成される場合を説明したが本発明はそれに限定されない。図６は、変形例に係るトランスＴ１の構成を示す回路図である。
補助コイルＬ３は、２つのコイルＬ３ａ、Ｌ３ｂを含む。一方のコイルＬ３ａの一端が第１端子Ｎ３ａであり、他方のコイルＬ３ｂの一端が第２端子Ｎ３ｂである。この構成では、コイルＬ３ａ、Ｌ３ｂそれぞれの巻き数をＮＤ１、ＮＤ２とすればよい。
つまり補助コイルＬ３は、２次コイルＬ２の電圧ＶＳに対して異なる係数を乗じた第１電圧ＶＤ１、第２電圧ＶＤ２を生成できればよく、他の構成であってもよい。
【００９６】
実施の形態では、分圧比Ｋを切りかえることにより出力電圧ＶＯＵＴを切りかえる場合を説明したが、それに代えて、基準電圧ＶＲＥＦを切りかえてもよい。
【００９７】
実施の形態では、シャントレギュレータ（誤差増幅器）２２がトランスＴ１の２次側に設けられる場合を説明したが、この誤差増幅器は、１次側に設けてもよく、さらには制御回路１０に内蔵してもよい。
【００９８】
実施の形態では、トランスＴ１の２次側の負荷（マイコン）がモードを制御される場合を説明したが、本発明はそれに限定されず、１次側に設けられた回路が、モードを制御してもよい。この場合、モードを示す制御信号を、フォトカプラによって１次側から２次側に伝送すればよい。
【００９９】
当業者であれば、制御回路１０にはさまざまなタイプが存在すること、またその構成が本発明において限定されるものでないことは理解される。
たとえば図３のオン信号生成部５４として、コンパレータに代えて、所定のオフ時間Ｔｏｆｆを測定するタイマ回路を用いてもよい。エネルギーの放出に要する時間をあらかじめ見積もることにより、オフ時間Ｔｏｆｆを固定することも可能である。この場合、エネルギー効率の悪化と引き替えに、回路を簡略化できる。
【０１００】
実施の形態では、ＤＣ／ＤＣコンバータ１００が電子機器１に搭載される場合を説明したが、本発明はそれに限定されず、さまざまな電源装置に適用することができる。たとえばＤＣ／ＤＣコンバータ１００は、電子機器に電力を供給するＡＣアダプタにも適用可能である。この場合の電子機器としては、ラップトップ型コンピュータ、デスクトップ型コンピュータ、携帯電話端末、ＣＤプレイヤなどが例示されるが、特に限定されない。
【０１０１】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【０１０２】
Ｐ１…入力端子、Ｐ２…出力端子、Ｃｏ１…第１出力キャパシタ、Ｃｏ２…第２出力キャパシタ、Ｄ１…第１ダイオード、Ｄ２…第２ダイオード、Ｄ３…第３ダイオード、Ｔ１…トランス、Ｌ１…１次コイル、Ｌ２…２次コイル、Ｌ３…補助コイル、Ｍ１…スイッチングトランジスタ、１００…ＤＣ／ＤＣコンバータ、１０…制御回路、１２…第１経路、１４…第２経路、１６…選択回路、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、２０…フィードバック回路、２２…シャントレギュレータ、２４…フィードバック用フォトカプラ、Ｒ１…第１抵抗、Ｒ２…第２抵抗、ＳＷ３…スイッチ、２６…分圧回路、３０…制御用フォトカプラ、７０…スイッチ制御部、１…電子機器、２…マイコン、４…信号処理回路、１０２…整流回路。
【図１】
0005785710.tif 000002
【図２】
0005785710.tif 000003
【図３】
0005785710.tif 000004
【図４】
0005785710.tif 000005
【図５】
0005785710.tif 000006
【図６】
0005785710.tif 000007