(57)【特許請求の範囲】
【請求項１】
物理量に依存して容量値が変化する第１および第２の可変容量と、
差動増幅器と、前記差動増幅器の正相出力電圧および逆相出力電圧を前記差動増幅器の逆相入力端子および正相入力端子に帰還させる第１および第２の帰還容量を有し、前記逆相入力端子および正相入力端子を仮想接地させ、前記第１および第２の可変容量を介して供給される各電荷を前記第１および第２の帰還容量に転送して、前記第１および第２の可変容量を介して供給される電流の積分結果を示す前記正相出力電圧および逆相出力電圧を出力する積分手段と、
前記積分手段が出力する正相出力電圧および逆相出力電圧を各々サンプルホールドするための第１および第２の作業用容量を有するサンプルホールド回路と、
前記第１および第２の可変容量に相補対称な２相の交流信号の各相を各々供給し、前記交流信号の半周期に同期して、前記積分手段が出力する正相出力電圧の前記第１の作業用容量へのサンプルホールドと、前記積分手段が出力する逆相出力電圧の前記第２の作業用容量へのサンプルホールドとを交互に行わせるタイミング制御手段と、
前記第１および第２の作業用容量の各充電電圧を平均化することにより、前記第１および第２の可変容量の容量値を示す信号を出力する平均化手段と
を具備することを特徴とするＣＶ変換回路。
【請求項２】
前記サンプルホールド回路は、前記積分手段が出力する正相出力電圧および逆相出力電圧をサンプルホールドするための第３および第４の作業用容量をさらに有し、
前記タイミング制御手段は、前記積分手段が出力する正相出力電圧および逆相出力電圧の前記第１の作業用容量および前記第４の作業用容量へのサンプルホールドと、前記積分手段が出力する正相出力電圧および逆相出力電圧の前記第３の作業用容量および前記第２の作業用容量へのサンプルホールドとを交互に行わせ、
前記平均化手段は、前記第１および第２の作業用容量の各充電電圧を平均化することにより、前記第１および第２の可変容量の容量値を示す正相出力信号を出力し、前記第３および第４の作業用容量の各充電電圧を平均化することにより、前記第１および第２の可変容量の容量値を示す逆相出力信号を出力することを特徴とする請求項１に記載のＣＶ変換回路。
【請求項３】
前記平均化手段は、平均化の対象である電圧が発生する複数のノードと、平均化の結果である電圧を発生するノードとの間に各々介挿された複数のスイッチと、前記平均化の結果である電圧を発生するノードと基準電圧源との間に介挿された容量とを含み、
前記タイミング制御手段は、前記２相の交流信号の半周期に同期して、前記サンプルホールド回路の第１のスイッチをＯＮにして前記サンプルホールド回路に前記第１の作業用容量へのサンプルホールドを行なわせる第１のクロックと、前記サンプルホールド回路の第２のスイッチをＯＮにして前記サンプルホールド回路に前記第２の作業用容量へのサンプルホールドを行なわせる第２のクロックとを交互に発生して、前記サンプルホールド回路に前記第１の作業用容量へのサンプルホ−ルドと前記第２の作業用容量へのサンプルホールドとを交互に行わせることを特徴とする請求項１または２に記載のＣＶ変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、容量に応じた電圧を出力するＣＶ変換回路に関する。
【背景技術】
【０００２】
図３は従来のＣＶ変換回路の構成例を示す回路図である。このＣＶ変換回路は、例えば加速度センサに用いられるものであり、加速度に応じて容量値が互いに同一方向に変化する可変容量ＣｐｐおよびＣｐｎを有している。このＣＶ変換回路は、この可変容量ＣｐｐおよびＣｐｎの容量値に応じた電圧値の差動信号ＶＯＵＴｐおよびＶＯＵＴｎを発生する回路である。可変容量ＣｐｐおよびＣｐｎの各々の一方の電極には、相補対称な正相入力信号ＶＩｐおよび逆相入力信号ＶＩｎが与えられる。そして、可変容量ＣｐｐおよびＣｐｎの各々の他方の電極は、ノードＮ１ｐおよびＮ１ｎに各々接続されている。
【０００３】
積分器１０は、可変容量ＣｐｐおよびＣｐｎを介してノードＮ１ｐおよびＮ１ｎに供給される電流を積分し、積分結果を示す正相出力電圧ＶＯｐおよび逆相出力電圧ＶＯｎを出力する回路である。この積分器１０は、差動増幅器１１と、入力容量ＣｉｐおよびＣｉｎと、帰還容量ＣｆｐおよびＣｆｎと、スイッチ１２ｐ〜１５ｐおよび１２ｎ〜１５ｎとを有する。
【０００４】
ここで、入力容量Ｃｉｐは、ノードＮ１ｐと差動増幅器１１の逆相入力端子（−入力端子）との間に介挿され、入力容量Ｃｉｎは、ノードＮ１ｎと差動増幅器１１の正相入力端子（＋入力端子）との間に介挿されている。スイッチ１２ｐは、差動増幅器１１の正相出力端子（＋出力端子）と逆相入力端子との間に介挿され、スイッチ１２ｎは、差動増幅器１１の逆相出力端子（−出力端子）と正相入力端子との間に介挿されている。差動増幅器１１の正相出力端子は、正相出力電圧ＶＯｐを発生するノードＮ２ｐとなっており、差動増幅器１１の逆相出力端子は、逆相出力電圧ＶＯｎを発生するノードＮ２ｎとなっている。スイッチ１５ｐは、ノードＮ２ｐとノードＮ３ｐとの間に介挿され、スイッチ１５ｎは、ノードＮ２ｎとノードＮ３ｎとの間に介挿されている。帰還容量Ｃｆｐは、ノードＮ３ｐとノードＮ１ｐとの間に介挿され、帰還容量Ｃｆｎは、ノードＮ３ｎとノードＮ１ｎとの間に介挿されている。スイッチ１４ｐは、ノードＮ３ｐと基準電圧源ＶＲＥＦとの間に介挿され、スイッチ１４ｎは、ノードＮ３ｎと基準電圧源ＶＲＥＦとの間に介挿されている。そして、スイッチ１３ｐは、ノードＮ１ｐと基準電圧源ＶＲＥＦとの間に介挿され、スイッチ１３ｎは、ノードＮ１ｎと基準電圧源ＶＲＥＦとの間に介挿されている。以上が積分器１０の構成である。
【０００５】
積分器１０の後段にはサンプルホールド回路２０が設けられている。このサンプルホールド回路２０は、スイッチ２１ｐ、２２ｐ、２１ｎおよび２２ｎと、容量ＣｏｐおよびＣｏｎとにより構成されている。ここで、容量Ｃｏｐは、正相出力信号ＶＯＵＴｐを発生するノードＮ４ｐと基準電圧源ＶＲＥＦとの間に介挿され、容量Ｃｏｎは、逆相出力信号ＶＯＵＴｎを発生するノードＮ４ｎと基準電圧源ＶＲＥＦとの間に介挿されている。また、スイッチ２１ｐはノードＮ２ｐおよびＮ４ｐ間に、スイッチ２２ｐはノードＮ２ｎおよびＮ４ｐ間に、スイッチ２１ｎはノードＮ２ｎおよびＮ４ｎ間に、スイッチ２２ｎはノードＮ２ｐおよびＮ４ｎ間に各々介挿されている。
【０００６】
タイミング制御部３０は、所定周波数、所定振幅を有する正相入力信号ＶＩｐおよび逆相入力信号ＶＩｎを発生するとともに、スイッチ１２ｐ〜１５ｐ、１２ｎ〜１５ｎ、２１ｐ、２２ｐ、２１ｎおよび２２ｎのＯＮ／ＯＦＦ制御を行う回路である。
【０００７】
図４はこのＣＶ変換回路の動作を示すタイムチャートである。タイミング制御部３０は、図４に示すように、基準電圧ＶＲＥＦを中心し、正方向および負方向に所定電圧ＶＭずつ振れる相補対称な矩形波形を持った正相入力信号ＶＩｐおよび逆相入力信号ＶＩｎを可変容量ＣｐｐおよびＣｐｎに各々供給する。タイミング制御部３０は、通常の動作状態において、スイッチ１２ｐ〜１４ｐおよび１２ｎ〜１４ｎをＯＦＦとし、スイッチ１５ｐおよび１５ｎをＯＮとする。この状態において、積分器１０は、ノードＮ１ｐおよびＮ１ｎを基準電圧ＶＲＥＦに仮想接地しつつ、可変容量Ｃｐｐを介して供給される電流を帰還容量Ｃｆｐに流し、可変容量Ｃｐｎを介して供給される電流を帰還容量Ｃｆｎに流すことにより、正相出力電圧ＶＯｐおよび逆相出力電圧ＶＯｎを変化させる。
【０００８】
可変容量ＣｐｐおよびＣｐｎの容量値が例えばＣｉである場合において、正相入力信号ＶＩｐの電圧値がＶＲＥＦ＋ＶＭ、逆相入力信号ＶＩｎの電圧値がＶＲＥＦ−ＶＭになると、電荷ＱＭ＝Ｃｉ・ＶＭが可変容量Ｃｐｐに充電され、電荷−ＱＭ＝−Ｃｉ・ＶＭが可変容量Ｃｐｎに充電される。このとき差動増幅器１１は、正相出力電圧ＶＯｐおよびＶＯｎを変化させて、可変容量Ｃｐｐを介して供給される充電電流を帰還容量Ｃｆｐに流し、可変容量Ｃｐｎを介して供給される充電電流を帰還容量Ｃｆｎに流すことにより、ノードＮ１ｐおよびＮ１ｎを基準電圧ＶＲＥＦに保つ。この場合、可変容量Ｃｐｐに充電されたものと同量の電荷ＱＭ＝Ｃｉ・ＶＭが帰還容量Ｃｆｐに充電され、可変容量Ｃｐｎに充電されたものと同量の電荷−ＱＭ＝−Ｃｉ・ＶＭが帰還容量Ｃｆｎに充電される。従って、帰還容量ＣｆｐおよびＣｆｎの容量値がＣｆであるとすると、正相出力電圧ＶＯｐは低レベルＶＯＬ＝ＶＲＥＦ−ＱＭ／Ｃｆ＝ＶＲＥＦ−（Ｃｉ／Ｃｆ）・ＶＭとなり、逆相出力電圧ＶＯｎは高レベルＶＯＨ＝ＶＲＥＦ＋ＱＭ／Ｃｆ＝ＶＲＥＦ＋（Ｃｉ／Ｃｆ）・ＶＭとなる。
【０００９】
次に、正相入力信号ＶＩｐの電圧値がＶＲＥＦ−ＶＭ、逆相入力信号ＶＩｎの電圧値がＶＲＥＦ＋ＶＭになった場合は、電荷−ＱＭ＝−Ｃｉ・ＶＭが可変容量Ｃｐｐに充電され、電荷ＱＭ＝Ｃｉ・ＶＭが可変容量Ｃｐｎに充電される。このため、帰還容量ＣｆｐおよびＣｆｎに充電される電荷の極性が上述の場合と逆極性となる。従って、正相出力電圧ＶＯｐは高レベルＶＯＨ＝ＶＲＥＦ＋ＱＭ／Ｃｆ＝ＶＲＥＦ＋（Ｃｉ／Ｃｆ）・ＶＭとなり、逆相出力電圧ＶＯｎは低レベルＶＯＬ＝ＶＲＥＦ−ＱＭ／Ｃｆ＝ＶＲＥＦ−（Ｃｉ／Ｃｆ）・ＶＭとなる。
【００１０】
タイミング制御部３０は、正相出力電圧ＶＯｐが高レベルＶＯＨ、逆相出力電圧ＶＯｎが低レベルＶＯＬとなる期間内にスイッチ２１ｐおよび２１ｎをＯＮにするクロックφ１を出力し、正相出力電圧ＶＯｐが低レベルＶＯＬ、逆相出力電圧ＶＯｎが高レベルＶＯＨとなる期間内にスイッチ２２ｐおよび２２ｎをＯＮにするクロックφ２を出力する。この結果、ノードＮ４ｐ（ＶＯＵＴｐ）には、図４に示すように、正相出力電圧ＶＯｐが高レベルＶＯＨである期間内の正相出力電圧ＶＯｐと、逆相出力電圧ＶＯｎが高レベルＶＯＨである期間内の逆相出力電圧ＶＯｎが交互にサンプルホールドされる。また、ノードＮ４ｎ（ＶＯＵＴｎ）には、図４に示すように、正相出力電圧ＶＯｐが低レベルＶＯＬである期間内の正相出力電圧ＶＯｐと、逆相出力電圧ＶＯｎが低レベルＶＯＬである期間内の逆相出力電圧ＶＯｎが交互にサンプルホールドされる。
【００１１】
このようにして、可変容量ＣｐｐおよびＣｐｎの容量値Ｃｉに比例した電圧（Ｃｉ／Ｃｆ）・ＶＭだけ基準電圧ＶＲＥＦから隔たった電圧値を有する正相出力信号ＶＯＵＴｐおよび逆相出力信号ＶＯＵＴｎがノードＮ４ｐおよびＮ４ｎから各々出力される。
【００１２】
なお、ＣＶ変換回路に関する技術文献として例えば特許文献１および２がある。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２０１０−２５２１９５号公報
【特許文献２】特開平１０−１７０５４４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
ところで、上述した従来のＣＶ変換回路は、回路内において発生するスイッチングノイズの影響により可変容量ＣｐｐまたはＣｐｎにノイズ電荷が蓄積され、その影響により正相出力信号ＶＯＵＴｐおよび逆相出力信号ＶＯＵＴｎにリップルが現れる場合があるという問題があった。以下、この問題について説明する。
【００１５】
図５は、スイッチングノイズの影響により可変容量Ｃｐｐにノイズ電荷ΔＱが充電された場合に行われる容量Ｃｐｐ、Ｃｆｐ、ＣｐｎおよびＣｆｎの充放電の様子を示している。また、図６はこの場合におけるＣＶ変換回路の各部の波形を示すタイムチャートである。この図６に示す電圧ＶＯｐおよびＶＯｎの波形において、破線はノイズ電荷ΔＱがない場合の波形を示し、実線はノイズ電荷ΔＱがある場合の波形を示している。
【００１６】
この例のように可変容量Ｃｐｐにノイズ電荷ΔＱが充電されていると、例えば正相入力信号ＶＩｐの電圧値がＶＲＥＦ＋ＶＭ、逆相入力信号ＶＩｎの電圧値がＶＲＥＦ−ＶＭになったとき、電荷ＱＭ−ΔＱ＝Ｃｉ・ＶＭ−ΔＱが可変容量Ｃｐｐに充電され、電荷−ＱＭ＋ΔＱ＝−Ｃｉ・ＶＭ＋ΔＱが可変容量Ｃｐｎに充電される。このため、正相出力電圧ＶＯｐはＶＲＥＦ−（ＱＭ−ΔＱ）／Ｃｆ＝ＶＲＥＦ−（Ｃｉ／Ｃｆ）・ＶＭ＋ΔＱ／Ｃｆ＝ＶＯＬ＋ΔＱ／Ｃｆとなり、逆相出力電圧ＶＯｎはＶＲＥＦ＋（ＱＭ−ΔＱ）／Ｃｆ＝ＶＲＥＦ＋（Ｃｉ／Ｃｆ）・ＶＭ−ΔＱ／Ｃｆ＝ＶＯＨ−ΔＱ／Ｃｆとなる。
【００１７】
一方、正相入力信号ＶＩｐの電圧値がＶＲＥＦ−ＶＭ、逆相入力信号ＶＩｎの電圧値がＶＲＥＦ＋ＶＭになるときには、電荷−ＱＭ−ΔＱ＝−Ｃｉ・ＶＭ−ΔＱが可変容量Ｃｐｐに充電され、電荷ＱＭ＋ΔＱ＝Ｃｉ・ＶＭ＋ΔＱが可変容量Ｃｐｎに充電される。このため、正相出力電圧ＶＯｐはＶＲＥＦ＋（ＱＭ＋ΔＱ）／Ｃｆ＝ＶＲＥＦ＋（Ｃｉ／Ｃｆ）・ＶＭ＋ΔＱ／Ｃｆ＝ＶＯＨ＋ΔＱ／Ｃｆとなり、逆相出力電圧ＶＯｎはＶＲＥＦ−（ＱＭ＋ΔＱ）／Ｃｆ＝ＶＲＥＦ−（Ｃｉ／Ｃｆ）・ＶＭ−ΔＱ／Ｃｆ＝ＶＯＬ−ΔＱ／Ｃｆとなる。
【００１８】
このように可変容量Ｃｐｐにノイズ電荷ΔＱが充電されていると、逆相出力電圧ＶＯｎの高レベルＶＯＨ−ΔＱ／Ｃｆと、正相出力電圧ＶＯｐの高レベルＶＯＨ＋ΔＱ／Ｃｆとの間に２ΔＱ／Ｃｆの差が生じる。また、正相出力電圧ＶＯｐの低レベルＶＯＬ＋ΔＱ／Ｃｆと、逆相出力電圧ＶＯｎの低レベルＶＯＬ−ΔＱ／Ｃｆとの間に２ΔＱ／Ｃｆの差が生じる。このため、逆相出力電圧ＶＯｎの高レベルおよび正相出力電圧ＶＯｐの高レベルを交互にサンプルホールドして正相出力信号ＶＯＵＴｐを生成すると正相出力信号ＶＯＵＴｐに図示のようにリップルが生じる。逆相出力信号ＶＯＵＴｎも同様である。以上、可変容量Ｃｐｐにノイズ電荷が充電された場合を例に説明したが、ＣＶ変換回路の他の容量Ｃｐｎ、Ｃｆｐ、Ｃｆｎにノイズ電荷が充電された場合にも同様な問題が発生する。
【００１９】
この発明は以上のような事情に鑑みてなされたものであり、ＣＶ変換回路においてノイズ電荷の影響により発生する出力信号のリップルを低減する技術的手段を提供することを目的としている。
【課題を解決するための手段】
【００２０】
この発明は、物理量に依存して容量値が変化する第１および第２の可変容量と、差動増幅器と、前記差動増幅器の正相出力電圧および逆相出力電圧を前記差動増幅器の逆相入力端子および正相入力端子に各々帰還させる第１および第２の帰還容量とを有し、前記差動増幅器の逆相入力端子および正相入力端子を仮想接地させて前記正相出力電圧および逆相出力電圧を変化させることにより、前記第１の可変容量に充電される電荷を前記第１の帰還容量に転送し、前記第２の可変容量に充電される電荷を前記第２の帰還容量に転送する積分手段と、前記差動増幅器の正相出力電圧および逆相出力電圧をサンプルホールドするための第１および第２の作業用容量を有するサンプルホールド回路と、前記第１および第２の可変容量に相補対称な２相の交流信号の各相を各々供給し、前記交流信号の半周期に同期して、前記差動増幅器の正相出力電圧の前記第１の作業用容量へのサンプルホールドと、前記差動増幅器の逆相出力電圧の前記第２の作業用容量へのサンプルホールドとを交互に行わせるタイミング制御手段と、前記第１および第２の作業用容量の各充電電圧を平均化することにより、前記第１および第２の可変容量の容量値を示す信号を出力する平均化手段とを具備することを特徴とするＣＶ変換回路を提供する。
【００２１】
かかる発明によれば、平均化手段は、差動増幅器の正相出力電圧および逆相出力電圧であって、２相の交流信号の半周期相当だけ互いに位相のずれた正相出力電圧および逆相出力電圧を平均化し、可変容量の容量値を示す信号を出力する。この平均化の対象となる正相出力電圧および逆相出力電圧は、各々第１および第２の可変容量の容量値に依存したレベルを有している。また、この平均化の対象となる正相出力電圧および逆相出力電圧にノイズ電荷に起因したノイズが発生する場合、正相出力電圧および逆相出力電圧に発生する各ノイズは互いに逆極性のノイズとなる。このため、正相出力電圧および逆相出力電圧に含まれるノイズは、平均化手段が正相出力電圧および逆相出力電圧を平均化する際に相殺する。従って、この発明によれば、ＣＶ変換回路においてノイズ電荷の影響により発生する出力信号のリップルを低減することができる。
【図面の簡単な説明】
【００２２】
【図１】この発明の一実施形態であるＣＶ変換回路の構成を示す回路図である。
【図２】同実施形態の動作例を示すタイムチャートである。
【図３】従来のＣＶ変換回路の構成を示す回路図である。
【図４】同ＣＶ変換回路の動作例を示すタイムチャートである。
【図５】同ＣＶ変換回路の可変容量の１つにノイズ電荷が充電された状況における電荷の移動の様子を示す図である。
【図６】同ＣＶ変換回路の可変容量の１つにノイズ電荷が充電された場合の動作例を示すタイムチャートである。
【発明を実施するための形態】
【００２３】
以下、図面を参照し、この発明の実施形態について説明する。
図１はこの発明の一実施形態であるＣＶ変換回路の構成を示す回路図である。本実施形態によるＣＶ変換回路では、前掲図３のＣＶ変換回路におけるサンプルホールド回路２０がサンプルホールド回路２０Ａおよび平均化回路４０に置き換えられ、タイミング制御部３０がタイミング制御部３０Ａに置き換えられている。他の回路は前掲図３に示されたものと同様であるので、共通の符号を付し、その説明を省略する。
【００２４】
サンプルホールド回路２０Ａは、ノードＮ２ｐおよびＮ２３ｐ間に介挿されたスイッチ２３ｐと、ノードＮ２ｐおよびＮ２４ｐ間に介挿されたスイッチ２４ｐと、ノードＮ２ｎおよびＮ２３ｎ間に介挿されたスイッチ２３ｎと、ノードＮ２ｎおよびＮ２４ｎ間に介挿されたスイッチ２４ｎとを有する。また、サンプルホールド回路２０Ａは、ノードＮ２３ｐと基準電圧源ＶＲＥＦとの間に介挿された第１の作業用容量Ｃ２３ｐと、ノードＮ２４ｎと基準電圧源ＶＲＥＦとの間に介挿された第２の作業用容量Ｃ２４ｎとを有する。さらにサンプルホールド回路２０Ａは、ノードＮ２４ｐと基準電圧源ＶＲＥＦとの間に介挿された第３の作業用容量Ｃ２４ｐと、ノードＮ２３ｎと基準電圧源ＶＲＥＦとの間に介挿された第４の作業用容量Ｃ２３ｎとを有する。これらの作業用容量Ｃ２３ｐ、Ｃ２４ｐ、Ｃ２３ｎおよびＣ２４ｎは同じ容量値を有している。
【００２５】
タイミング制御部３０Ａは、ノードＮ２ｐに発生する正相出力電圧ＶＯｐが高レベル、ノードＮ２ｎに発生する逆相出力電圧ＶＯｎが低レベルとなる期間内に、スイッチ２３ｐおよびスイッチ２３ｎをＯＮにするクロックφ３を出力し、高レベルの正相出力電圧ＶＯｐおよび低レベルの逆相出力電圧ＶＯｎを第１の作業用容量Ｃ２３ｐおよび第４の作業用容量Ｃ２３ｎに各々サンプルホールドさせる。また、タイミング制御部３０Ａは、ノードＮ２ｐに発生する正相出力電圧ＶＯｐが低レベル、ノードＮ２ｎに発生する逆相出力電圧ＶＯｎが高レベルとなる期間内に、スイッチ２４ｐおよびスイッチ２４ｎをＯＮにするクロックφ４を出力し、低レベルの正相出力電圧ＶＯｐおよび高レベルの逆相出力電圧ＶＯｎを第３の作業用容量Ｃ２４ｐおよび第２の作業用容量Ｃ２４ｎに各々サンプルホールドさせる。
【００２６】
平均化回路４０は、ノードＮ２３ｐおよびＮ４ｐ間に介挿されたスイッチ４１ｐと、ノードＮ２４ｐおよびＮ４ｎ間に介挿されたスイッチ４２ｐと、ノードＮ２３ｎおよびＮ４ｎ間に介挿されたスイッチ４１ｎと、ノードＮ２４ｎおよびＮ４ｐ間に介挿されたスイッチ４２ｎとを有する。前掲図３のものと同様、ノードＮ４ｐおよびＮ４ｎは、正相出力信号ＶＯＵＴｐおよび逆相出力信号ＶＯＵＴｎが各々発生するノードである。そして、前掲図３のものと同様、ノードＮ４ｐおよびＮ４ｎと基準電圧源ＶＲＥＦとの間には容量ＣｏｐおよびＣｏｎが各々介挿されている。これらの容量ＣｏｐおよびＣｏｎは同じ容量値を有している。
【００２７】
タイミング制御部３０Ａは、正相入力信号ＶＩｐおよび逆相入力信号ＶＩｎの１周期に同期したタイミングにおいて、スイッチ４１ｐ、４２ｐ、４１ｎ、４２ｎをＯＮにするクロックφ５を発生する。これにより第１の作業用容量Ｃ２３ｐおよび第２の作業用容量Ｃ２４ｎの各充電電圧を平均化した電圧が容量Ｃｏｐにサンプルホールドされ、第３の作業用容量Ｃ２４ｐおよび第４の作業用容量Ｃ２３ｎの各充電電圧を平均化した電圧が容量Ｃｏｎにサンプルホールドされる。
以上が本実施形態によるＣＶ変換回路の構成である。
【００２８】
図２は本実施形態の動作例を示すタイムチャートである。この動作例では、前掲図５のように可変容量Ｃｐｐにノイズ電荷ΔＱが充電された状況を想定している。前掲図６のタイムチャートと同様、電圧ＶＯｐおよびＶＯｎの波形において、破線はノイズ電荷ΔＱがない場合の波形を示し、実線はノイズ電荷ΔＱがある場合の波形を示している。
【００２９】
まず、正相入力信号ＶＩｐの電圧値がＶＲＥＦ＋ＶＭ、逆相入力信号ＶＩｎの電圧値がＶＲＥＦ−ＶＭになると、正相出力電圧ＶＯｐは低レベル、逆相出力電圧ＶＯｎは高レベルとなる。この正相出力電圧ＶＯｐが低レベル、逆相出力電圧ＶＯｎが高レベルとなる期間、クロックφ４が発生されると、低レベルの正相出力電圧ＶＯｐおよび高レベルの逆相出力電圧ＶＯｎが第３の作業用容量Ｃ２４ｐおよび第２の作業用容量Ｃ２４ｎに各々サンプルホールドされる。可変容量Ｃｐｐにノイズ電荷ΔＱが充電された状況では、このとき第３の作業用容量Ｃ２４ｐにサンプルホールドされる電圧ＶＯｐ２は、ＶＯＬ＋ΔＱ／Ｃｆとなり、第２の作業用容量Ｃ２４ｎにサンプルホールドされる電圧ＶＯｎ２は、ＶＯＨ−ΔＱ／Ｃｆとなる。
【００３０】
次に正相入力信号ＶＩｐの電圧値がＶＲＥＦ−ＶＭ、逆相入力信号ＶＩｎの電圧値がＶＲＥＦ＋ＶＭになると、正相出力電圧ＶＯｐは高レベル、逆相出力電圧ＶＯｎは低レベルとなる。この正相出力電圧ＶＯｐが高レベル、逆相出力電圧ＶＯｎが低レベルとなる期間、クロックφ３が発生されると、高レベルの正相出力電圧ＶＯｐおよび低レベルの逆相出力電圧ＶＯｎが第１の作業用容量Ｃ２３ｐおよび第４の作業用容量Ｃ２３ｎに各々サンプルホールドされる。可変容量Ｃｐｐにノイズ電荷ΔＱが充電された状況では、このとき第１の作業用容量Ｃ２３ｐにサンプルホールドされる電圧ＶＯｐ１は、ＶＯＨ＋ΔＱ／Ｃｆとなり、第４の作業用容量Ｃ２３ｎにサンプルホールドされる電圧ＶＯｎ１は、ＶＯＬ−ΔＱ／Ｃｆとなる。
【００３１】
そして、本実施形態では、図２に示すように、正相入力信号ＶＩｐおよび逆相入力信号ＶＩｎの１周期に同期したタイミング（図示の例では正相入力信号ＶＩｐの電圧値がＶＲＥＦ−ＶＭ、逆相入力信号ＶＩｎの電圧値がＶＲＥＦ＋ＶＭとなる期間内のクロックφ３の発生後のタイミング）においてクロックφ５が出力され、容量Ｃ２３ｐ、Ｃ２４ｎおよびＣｏｐが並列接続されるとともに、容量Ｃ２３ｎ、Ｃ２４ｐおよびＣｏｎが並列接続される。
【００３２】
このクロックφ５が発生する前、クロックφ３の発生により第１の作業用容量Ｃ２３ｐに電圧ＶＯｐ１＝ＶＯＨ＋ΔＱ／Ｃｆがサンプルホールドされ、クロックφ４の発生により第２の作業用容量Ｃ２４ｎに電圧ＶＯｎ２＝ＶＯＨ−ΔＱ／Ｃｆがサンプルホールドされている。従って、クロックφ５の発生により、この電圧ＶＯｐ１＝ＶＯＨ＋ΔＱ／Ｃｆと電圧ＶＯｎ２＝ＶＯＨ−ΔＱ／Ｃｆとを平均化した電圧、すなわち、ノイズ電荷に起因した成分ΔＱ／Ｃｆを含まず、電圧ＶＯＨに比例した電圧が容量Ｃｏｐにサンプルホールドされることとなる。また、クロックφ５が発生する前、クロックφ４の発生により第３の作業用容量Ｃ２４ｐに電圧ＶＯｐ２＝ＶＯＬ＋ΔＱ／Ｃｆがサンプルホールドされ、クロックφ３の発生により第４の作業用容量Ｃ２３ｎに電圧ＶＯｎ１＝ＶＯＬ−ΔＱ／Ｃｆがサンプルホールドされている。従って、クロックφ５の発生により、この電圧ＶＯｐ２＝ＶＯＬ＋ΔＱ／Ｃｆと電圧ＶＯｎ１＝ＶＯＬ−ΔＱ／Ｃｆとを平均化した電圧、すなわち、ノイズ電荷に起因した成分ΔＱ／Ｃｆを含まず、電圧ＶＯＬに比例した電圧が容量Ｃｏｎにサンプルホールドされることとなる。
【００３３】
以上のように、本実施形態によれば、ノイズ電荷ΔＱの影響が正のノイズとなって重畳された電圧ＶＯｐ１＝ＶＯＨ＋ΔＱ／Ｃｆと負のノイズとなって重畳された電圧ＶＯｎ２＝ＶＯＨ−ΔＱ／Ｃｆとが平均化回路４０により平均化されることにより、ノイズ電荷ΔＱに起因したリップルを含まない正相出力信号ＶＯＵＴｐが出力される。また、本実施形態によれば、ノイズ電荷ΔＱの影響が負のノイズとなって重畳された電圧ＶＯｎ１＝ＶＯＬ−ΔＱ／Ｃｆと正のノイズとなって重畳された電圧ＶＯｐ２＝ＶＯＬ＋ΔＱ／Ｃｆとが平均化回路４０により平均化されることにより、ノイズ電荷ΔＱに起因したリップルを含まない逆相出力信号ＶＯＵＴｎが出力される。このように本実施形態によれば、ＣＶ変換回路においてノイズ電荷の影響により発生する正相出力信号ＶＯＵＴｐおよび逆相出力信号ＶＯＵＴｎのリップルを低減することができる。
【００３４】
以上、この発明の一実施形態について説明したが、これ以外にも、この発明には他の実施形態が考えられる。例えば次の通りである。
【００３５】
（１）上記実施形態では、容量Ｃ２３ｐおよびＣ２４ｎの充電電荷をクロックφ５により容量Ｃｏｐにサンプルホールドすることにより、容量Ｃ２３ｐおよびＣ２４ｎの各充電電圧を平均化した電圧を発生した。また、容量Ｃ２４ｐおよびＣ２３ｎの充電電荷をクロックφ５により容量Ｃｏｎにサンプルホールドすることにより、容量Ｃ２４ｐおよびＣ２３ｎの各充電電圧を平均化した電圧を発生した。しかし、このようなスイッチトキャパシタ回路による平均化回路の代わりに、オペアンプと抵抗とからなる加算回路を用いて、各容量の充電電圧を平均化した電圧を発生してもよい。
【００３６】
（２）上記実施形態では、可変容量ＣｐｐおよびＣｐｎの容量値を示す信号として差動形式の正相出力信号ＶＯＵＴｐおよび逆相出力信号ＶＯＵＴｎを出力した。しかし、図１において、例えばスイッチ２４ｐ、２３ｎ、４２ｐ、４１ｎ、容量Ｃ２４ｐ、Ｃ２３ｎ、Ｃｏｎを省略し、可変容量ＣｐｐおよびＣｐｎの容量値を示すシングルエンド形式の信号ＶＯＵＴｐを出力するＣＶ変換回路を構成してもよい。
【符号の説明】
【００３７】
Ｃｐｐ，Ｃｐｎ…可変容量、１０…積分器、２０Ａ…サンプルホールド回路、４０…平均化回路、３０Ａ…タイミング制御部、Ｃｉｐ，Ｃｉｎ，Ｃｆｐ，Ｃｆｎ，Ｃ２３ｐ，Ｃ２４ｐ，Ｃ２４ｎ，Ｃ２３ｎ，Ｃｏｐ，Ｃｏｎ…容量、１１…差動増幅器、１２ｐ〜１５ｐ，１２ｎ〜１５ｎ，２３ｐ，２４ｐ，２３ｎ，２４ｎ，４１ｐ，４２ｐ，４１ｎ，４１ｎ…スイッチ。
【図１】
0005835073.tif 000002
【図２】
0005835073.tif 000003
【図３】
0005835073.tif 000004
【図４】
0005835073.tif 000005
【図５】
0005835073.tif 000006
【図６】
0005835073.tif 000007