(57)【特許請求の範囲】
【請求項１】
第１導電型の炭化珪素半導体基板上に形成された第１導電型のエピタキシャル層と、前記エピタキシャル層に接触して形成された第２導電型の不純物層とを備える素子構造（１、１Ａ）を有する炭化珪素半導体装置（１０、１０Ａ）の製造方法であって、
（ａ）前記素子構造（１、１Ａ）の、前記エピタキシャル層と前記不純物層との間の順方向通電の特性を検査する工程と、
（ｂ）前記工程（ａ）の検査結果に基づいて、前記素子構造（１、１Ａ）を、前記順方向通電に適する第１群と前記順方向通電に適さない第２群とに分別する工程と、
（ｃ）前記第１群の前記素子構造（１）を用いて、当該素子構造における順方向通電を要する前記炭化珪素半導体装置（１０）を製造し、前記第２群の前記素子構造（１Ａ）を用いて、当該素子構造における順方向通電を要しない前記炭化珪素半導体装置（１０Ａ）を製造する工程とを備えることを特徴とする、
炭化珪素半導体装置の製造方法。
【請求項２】
前記工程（ｃ）が、前記第１群の前記素子構造（１）を用いた前記炭化珪素半導体装置（１０）を製造する場合と、前記第２群の前記素子構造（１Ａ）を用いた前記炭化珪素半導体装置（１０Ａ）を製造する場合とでは、異なる露光マスクを用いる工程であることを特徴とする、
請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記工程（ｃ）が、前記第２群の前記素子構造（１Ａ）を用いた前記炭化珪素半導体装置（１０Ａ）を製造する場合、前記素子構造（１Ａ）と並列に接続され、かつ、前記素子構造（１Ａ）の順方向と同じ向きの順方向を有するダイオード（２）をさらに搭載する工程であることを特徴とする、
請求項１または２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記工程（ａ）が、前記エピタキシャル層における結晶欠陥の観察、前記素子構造（１、１Ａ）におけるリーク電流の測定、および、前記素子構造（１、１Ａ）に順方向通電を行った場合の順方向抵抗の時間変化の測定の少なくとも１つを行うことによって、前記素子構造（１、１Ａ）における前記順方向通電の特性を検査する工程であることを特徴とする、
請求項１または２に記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記工程（ａ）が、前記エピタキシャル層における結晶欠陥を、走査型のフォトルミネッセンス法により観察し、前記素子構造（１、１Ａ）における前記順方向通電の特性を検査する工程を含むことを特徴とする、
請求項４に記載の炭化珪素半導体装置の製造方法。
【請求項６】
前記工程（ａ）が、前記エピタキシャル層における結晶欠陥を、Ｘ線トポ観察法により観察し、前記素子構造（１、１Ａ）における前記順方向通電の特性を検査する工程を含むことを特徴とする、
請求項４に記載の炭化珪素半導体装置の製造方法。
【請求項７】
前記工程（ａ）が、ブール単位または製造ロット単位で選択された一部の前記炭化珪素半導体基板の前記エピタキシャル層における結晶欠陥を観察し、前記素子構造（１、１Ａ）における前記順方向通電の特性を検査する工程を含むことを特徴とする、
請求項４から６のいずれかに記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化硅素半導体素子において、バイポーラ動作を行う構造を含む炭化珪素半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
ｐｎ接合を有しバイポーラ動作を行う構造を含む炭化珪素半導体装置では、従来から、ｐｎ接合の順方向に電流を流した場合に、ｐｎ接合の再結合電流により、結晶欠陥を原因として積層欠陥が拡張し、結果として順方向特性の抵抗が増加してしまうという問題がある。積層欠陥の原因となる結晶欠陥は、半導体基板および半導体基板上のエピタキシャル層の製造工程において形成されるものである。【０００３】
例えば特許文献１では、半導体装置のエピタキシャル層内に結晶欠陥が含まれないようにするため、基板中の結晶欠陥の位置座標を光学顕微鏡等によりあらかじめ観察しておき、結晶欠陥の当該位置座標を避けた位置に素子領域を形成する方法が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１３５５７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、提案されている従来の方法では、結晶欠陥が形成された部分の半導体チップは、不良品として除外される。よって、除外されるチップがある分、歩留まりが低下し、一チップあたりの製造コストが増加するという問題があった。【０００６】
本発明は、上記のような問題を解決するためになされたものであり、半導体装置の順方向特性を良好に維持しつつ、一チップあたりの製造コストの増加を防ぐことができる炭化珪素半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様に関する炭化珪素半導体装置の製造方法は、第１導電型の炭化珪素半導体基板上に形成された第１導電型のエピタキシャル層と、前記エピタキシャル層に接触して形成された第２導電型の不純物層とを備える素子構造を有する炭化珪素半導体装置の製造方法であって、（ａ）前記素子構造の、前記エピタキシャル層と前記不純物層との間の順方向通電の特性を検査する工程と、（ｂ）前記工程（ａ）の検査結果に基づいて、前記素子構造を、前記順方向通電に適する第１群と前記順方向通電に適さない第２群とに分別する工程と、（ｃ）前記第１群の前記素子構造を用いて、当該素子構造における順方向通電を要する前記炭化珪素半導体装置を製造し、前記第２群の前記素子構造を用いて、当該素子構造における順方向通電を要しない前記炭化珪素半導体装置を製造する工程とを備えることを特徴とする。
【発明の効果】
【０００９】
本発明の上記態様によれば、第１群の素子構造（または第１群の素子構造を有する炭化珪素半導体装置）と第２群の素子構造（または第２群の素子構造を有する炭化珪素半導体装置）とに分別し、それぞれの使用用途に応じた炭化珪素半導体装置が製造される。よって、順方向通電に適さない素子構造についても有効に利用して炭化珪素半導体装置が製造されるため、各用途における炭化珪素半導体装置の順方向特性を良好に維持しつつ、一チップあたりの製造コストの増加を防ぐことができる。【００１０】
本発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態に関する炭化珪素半導体装置の製造方法の概略を示すフローチャートである。
【図２】製造される炭化珪素半導体ＭＯＳＦＥＴの例を示す図である。
【図３】製造される炭化珪素半導体ＭＯＳＦＥＴの例を示す図である。
【図４】本発明の実施形態に関する炭化珪素半導体装置の製造方法の概略を示すフローチャートである。
【図５】製造される炭化珪素半導体ＭＯＳＦＥＴの例を示す図である。
【発明を実施するための形態】
【００１２】
以下、添付の図面を参照しながら、本発明の実施形態について説明する。
【００１３】
＜第１実施形態＞
＜製造方法＞
図１は、本発明の本実施形態に関する炭化珪素半導体装置の製造方法の概略を示すフローチャートである。本実施形態では、半導体装置の一例として、炭化珪素半導体ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を想定する。
【００１４】
まず、第１導電型の半導体基板が製造される基板製造工程が行われる（ステップＳ１）。具体的には、改良昇華法（改良レーリー法）により炭化硅素基板が製造される。なお、既に製造されている、市販の炭化珪素基板を購入して後の工程に用いることも可能である。
【００１５】
このとき、ｐｎ接合の順方向に電流を流した場合（順方向通電）に発生する積層欠陥の拡張を抑制するため、基底面転位を含む結晶欠陥の密度が低い炭化珪素基板が製造されることが望ましい。
【００１６】
次に、半導体基板上に、第１導電型のエピタキシャル層が形成されるエピタキシャル層製造工程が行われる（ステップＳ２）。具体的には、炭化水素とシランガスとを用いたＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって、炭化珪素基板上にエピタキシャル層が形成される。なお、既にエピタキシャル層が形成されている炭化珪素基板を購入して後の工程に用いることも可能である。
【００１７】
このとき、ｐｎ接合の順方向に電流を流した場合（順方向通電）に発生する積層欠陥の拡張を抑制するため、他の転位に変換することにより基底面転位の密度を低減しておく等の処理が行われることが望ましい。
【００１８】
次に、形成されたエピタキシャル層の初期特性が検査されるエピタキシャル層検査工程が行われる（ステップＳ３）。具体的には、市販の検査装置を用いて、非破壊方式で、エピタキシャル層の不純物濃度、層の厚さ、およびその表面状態の評価が行われる。加えて、各ウエハに対して、基底面転位を含む結晶欠陥の観察が行われる。なお、基底面転位とは、オフ角基板上に成長したエピタキシャル層の、層厚に相当する長さでオフ角方向に延びる直線上の欠陥のことである。当該観察は、例えば、走査型のフォトルミネッセンス法またはＸ線トポ観察により行われる。
【００１９】
当該検査の結果は、検査結果データとして所定の記憶領域（図示せず）に保存される。なお、これらの検査はウエハ状態で行われる。
【００２０】
ここで、基底面転位を含む結晶欠陥は、積層欠陥の拡張の原因となるものである。積層欠陥が拡張することで、半導体装置の順方向抵抗が増加するため、結晶欠陥の密度が低い半導体ウエハが製造されることが望ましい。
【００２１】
なお、基底面転位を含む結晶欠陥が集中して分布し、同一ブール、もしくは同一ロットのうちの複数の炭化硅素半導体基板のエピタキシャル層において同様な分布を示す場合がある。そのような場合には、全数の炭化硅素基板のエピタキシャル層における結晶欠陥を観察する必要はなく、ブール単位または製造ロット単位で選択された一部の炭化硅素半導体基板における結晶欠陥を観察することで代用してもよい。このようにすれば、当該検査に伴う費用および時間を削減でき、結果として製造原価を安価にできる。
【００２２】
次に、半導体素子を作製するための、ウエハプロセス工程が行われる（ステップＳ４）。具体的には、市販の半導体製造装置を用いてパターン露光および現像が繰り返され、さらにエッチング、イオン（不純物）注入、熱処理、酸化処理、層間膜の成膜、および電極形成が行われ、半導体ウエハ上に炭化硅素半導体ＭＯＳＦＥＴが製造される。
【００２３】
次に、半導体ウエハの初期特性が評価されるウエハテスト工程が行われる（ステップＳ５）。具体的には、通常のプローバ等を利用して、素子の初期特性が評価される。半導体ウエハにおける、リーク電流についても測定される。当該テストの結果は、検査結果データとして所定の記憶領域（図示せず）に保存される。
【００２４】
次に、半導体ウエハがダイシングされることにより半導体チップが形成されるダイシング工程が行われる（ステップＳ６）。ダイシングには、通常のダイサーが用いられる。
【００２５】
次に、半導体チップ（半導体素子）の初期特性が評価されるチップテスト工程が行われる（ステップＳ７）。当該テストの結果は、検査結果データとして所定の記憶領域（図示せず）に保存される。半導体チップにおける、リーク電流についても測定され、さらに、例えば１０Ａ／ｃｍ２程度の電流を流した状態での、抵抗値および通電時間に対する抵抗の変化量についても測定される。
【００２６】
次に、先の工程で得られた検査結果データを少なくとも１つ参照して、半導体チップにおけるｐｎ接合に順方向通電した場合の、順方向抵抗の増加の有無が判断される。そして、順方向抵抗が増加しないと判断される場合には、順方向通電に適する第１群の半導体チップとされ、順方向抵抗が増加すると判断される場合には、順方向通電に適さない第２群の半導体チップとされる。
【００２７】
例えば、エピタキシャル層検査工程（ステップＳ３）の検査結果データを参照し、エピタキシャル層に結晶欠陥を有する炭化珪素半導体基板を、順方向通電に適さない半導体ウエハとすることができる。
【００２８】
また例えば、ウエハテスト工程（ステップＳ５）の検査結果データを参照し、素子構造としてのボディダイオードの整流特性に異常があり、リーク電流が常分布と比べ大きい半導体ウエハを、順方向通電に適さない半導体ウエハとすることができる。
【００２９】
また例えば、チップテスト工程（ステップＳ７）の検査結果データを参照し、リーク電流があらかじめ定められた閾値よりも大きい、または、通電状態での順方向抵抗の変化量があらかじめ定められた閾値よりも大きい半導体チップを、順方向通電に適さない半導体ウエハとすることができる。
【００３０】
そして、それぞれの群に応じ半導体チップの使用用途が分別される分別工程が行われる（ステップＳ８）。当該分別によって、順方向通電に適する（Ｙｅｓ）第１群の半導体チップは、半導体チップにおけるｐｎ接合に順方向通電を要する仕様の炭化珪素半導体装置へ組み込まれる工程へと進み、順方向通電に適さない（Ｎｏ）第２群の半導体チップは、半導体チップにおけるｐｎ接合に順方向通電を要しない仕様の炭化珪素半導体装置へ組み込まれる工程へと進むこととなる。
【００３１】
次に、第１群の半導体チップおよび第２群の半導体チップがそれぞれケースあるいはモールドに固定され、配線が形成されるアセンブリ工程が行われる（ステップＳ９−１およびステップＳ９−２）。なお、当該工程は、チップ状態で行われる。
【００３２】
次に、組み立てられた炭化珪素半導体装置（製品）それぞれの初期特性が検査される製品検査工程が行われる（ステップＳ１０−１およびステップＳ１０−２）。このようにして、炭化珪素半導体装置（製品）が製造される。
【００３３】
図２および図３は、製造される炭化珪素半導体装置の一例としての、炭化珪素半導体ＭＯＳＦＥＴの回路図である。
【００３４】
図２は、第１群の半導体チップを有する炭化硅素半導体ＭＯＳＦＥＴ１０の回路図である。
【００３５】
図２に示された炭化硅素半導体ＭＯＳＦＥＴ１０は、チップパッケージ２０上に配置される。炭化硅素半導体ＭＯＳＦＥＴ１０におけるボディダイオード１が順方向通電に適しているため、炭化硅素半導体ＭＯＳＦＥＴ１０は、ｐｎ接合に順方向通電を要する仕様の炭化珪素半導体装置として製造されている。
【００３６】
一方で図３は、第２群の半導体チップを有する炭化硅素半導体ＭＯＳＦＥＴ１０Ａを含む回路図である。
【００３７】
図３に示された炭化硅素半導体ＭＯＳＦＥＴ１０Ａは、チップパッケージ２０上に配置される。炭化硅素半導体ＭＯＳＦＥＴ１０Ａにおけるボディダイオード１Ａが順方向通電に適さないため、チップパッケージ２０上にはさらに、炭化硅素半導体ＭＯＳＦＥＴ１０Ａのボディダイオード１Ａと並列に接続されたＳｉＣショットキーダイオード２が備えられている。ＳｉＣショットキーダイオード２は、順方向の向きが、ボディダイオード１Ａの順方向の向きと等しくなるように配列されている。なお、当該ＳｉＣショットキーダイオード２の代わりに、Ｓｉダイオードが備えられていてもよい。
【００３８】
当該ＳｉＣショットキーダイオード２は、炭化硅素半導体ＭＯＳＦＥＴ１０Ａの帰還ダイオード（フリーホイールダイオード）として機能する。そのため、炭化硅素半導体ＭＯＳＦＥＴ１０Ａのボディダイオード１Ａの順方向抵抗の増加は、炭化硅素半導体ＭＯＳＦＥＴ１０Ａの順方向特性に寄与しない。
【００３９】
＜変形例＞
製造工程を簡略化するため、図１における検査工程（ステップＳ３、５および７）のうちのいずれかの検査工程のみが行われてもよい。但し、より多くの検査結果データを参照する場合には、分別工程（ステップＳ８）において、より正確な分別を行うことができる。
【００４０】
分別工程（ステップＳ８）は、例えば、エピタキシャル層検査工程（ステップＳ３）の後、ウエハプロセス工程（ステップＳ４）の前に行われてもよいし、ウエハテスト工程（ステップＳ５）の後、ダイシング工程（ステップＳ６）の前に行われてもよい。
【００４１】
これらのように、より早い工程段階で分別を行うことで、構造上の変更の自由度を高くすることができる。
【００４２】
ウエハプロセス工程（ステップＳ４）の前に分別が行われれば、ウエハプロセス工程（ステップＳ４）において、第１群と第２群とで異なる露光マスクを用いた露光処理を行うことができ、ダイシングによって分割される場合にも第１群と第２群とが区別できるように、識別表示を形成することができる。
【００４３】
また、ダイシング工程（ステップＳ６）の前に分別が行われれば、ダイシング工程（ステップＳ６）において、第１群と第２群との境界に沿ってダイシングを行うことができ、１つの半導体チップ内に第１群と第２群とが混在することを抑制することができる。よって、半導体チップを無駄なく活用して、炭化珪素半導体装置を製造することができる。
【００４４】
＜効果＞
本発明に関する実施形態によれば、炭化珪素半導体装置の製造方法が、（ａ）素子構造としてのボディダイオード１およびボディダイオード１Ａの、順方向通電の特性を検査する工程と、（ｂ）工程（ａ）の検査結果に基づいて、ボディダイオード１およびボディダイオード１Ａを、順方向通電に適する第１群と順方向通電に適さない第２群とに分別する工程と、（ｃ）第１群のボディダイオード１を用いて、当該ボディダイオード１における順方向通電を要する炭化珪素半導体ＭＯＳＦＥＴ１０を製造し、第２群のボディダイオード１Ａを用いて、当該ボディダイオード１Ａにおける順方向通電を要しない炭化珪素半導体ＭＯＳＦＥＴ１０Ａを製造する工程とを備える。
【００４５】
このような構成によれば、第１群のボディダイオード１と第２群のボディダイオード１Ａとに分別し、それぞれの使用用途に応じた炭化珪素半導体ＭＯＳＦＥＴ１０および炭化珪素半導体ＭＯＳＦＥＴ１０Ａが製造される。よって、順方向通電に適さない素子構造についても不良品とはされず、有効に利用して炭化珪素半導体装置が製造されるため、各用途における炭化珪素半導体装置の順方向特性を良好に維持しつつ、一チップあたりの製造コストの増加を防ぐことができる。
【００４６】
また、炭化珪素半導体装置が製造される前に、素子構造の順方向特性についての分別が行われるため、その後の工程における構造上の変更の自由度が高い。
【００４７】
また、本発明に関する実施形態によれば、第１群のボディダイオード１を有する炭化珪素半導体ＭＯＳＦＥＴ１０を製造する場合と、第２群のボディダイオード１Ａを有する炭化珪素半導体ＭＯＳＦＥＴ１０Ａを製造する場合とでは、異なる露光マスクを用いる。
【００４８】
このような構成によれば、第１群のボディダイオード１と第２群のボディダイオード１Ａとが区別できるように、識別表示を形成することができる。よって、後の工程においてダイシングによって分割される場合にも、適切に第１群および第２群を把握し、互いに混入してしまうことを防ぐことができる。
【００４９】
また、本発明に関する実施形態によれば、第２群のボディダイオード１Ａを用いた炭化珪素半導体ＭＯＳＦＥＴ１０Ａを製造する場合、ボディダイオード１Ａと並列に接続され、かつ、ボディダイオード１Ａの順方向と同じ向きの順方向を有するＳｉＣショットキーダイオード２がさらに搭載される。
【００５０】
ＳｉＣショットキーダイオード２は、炭化硅素半導体ＭＯＳＦＥＴ１０Ａの帰還ダイオード（フリーホイールダイオード）として機能する。そのため、炭化硅素半導体ＭＯＳＦＥＴ１０Ａのボディダイオード１Ａの順方向抵抗の増加は、炭化硅素半導体ＭＯＳＦＥＴ１０Ａの順方向特性に寄与しない。
【００５１】
また、本発明に関する実施形態によれば、エピタキシャル層における結晶欠陥を、走査型のフォトルミネッセンス法により観察し、ボディダイオード１およびボディダイオード１Ａにおける順方向通電の特性を検査する工程を含む。
【００５２】
このような構成によれば、透過型の電子顕微鏡等を用いた観察とは異なり、非破壊方式で行うことができる。よって、検査用の半導体基板を準備する必要がない。また、装置も比較的安価であり、検査費用も抑えられる。
【００５３】
また、通電によるスクリーニングを行って順方向特性を検査する場合に比べて、時間および費用を抑制できる。さらに、当該方法によれば、通電によっても顕著な違いが生じない形状または大きさ等の結晶欠陥についても、精度よく検出することができる。
【００５４】
また、本発明に関する実施形態によれば、エピタキシャル層における結晶欠陥を、Ｘ線トポ観察法により観察し、ボディダイオード１およびボディダイオード１Ａにおける順方向通電の特性を検査する工程を含む。
【００５５】
このような構成によれば、詳細な転位を観察することができ、より精度の高い分別を行うことができる。
【００５６】
また、通電によるスクリーニングを行って順方向特性を検査する場合に比べて、時間および費用を抑制できる。さらに、当該方法によれば、通電によっても顕著な違いが生じない形状または大きさ等の結晶欠陥についても、精度よく検出することができる。
【００５７】
また、本発明に関する実施形態によれば、ブール単位または製造ロット単位で選択された一部の炭化珪素半導体基板のエピタキシャル層における結晶欠陥を観察し、ボディダイオードにおける順方向通電の特性を検査する。
【００５８】
このような構成によれば、検査を効率的に行うことができ、検査費用および検査時間を削減できる。
【００５９】
＜第２実施形態＞
＜製造方法＞
図４は、本実施形態に関する炭化珪素半導体装置の製造方法の概略を示すフローチャートである。図４において、ステップＳ１〜７までは第１実施形態と同様であるので、詳細な説明を省略する。
【００６０】
ステップＳ７の後、半導体チップがケースあるいはモールドに固定され、配線が形成されるアセンブリ工程が行われる（ステップＳ９）。
【００６１】
次に、組み立てられた炭化珪素半導体装置（製品）の初期特性が検査される製品検査工程が行われる（ステップＳ１０）。当該検査の結果は、検査結果データとして所定の記憶領域に保存される。
【００６２】
次に、炭化珪素半導体装置（製品）においてｐｎ接合に順方向通電した場合の、劣化の有無が検査されるスクリーニング工程が行われる（ステップＳ１１）。具体的には、炭化珪素半導体装置のボディーダイオードに順方向通電する初期通電により、順方向抵抗の増加の有無を検査する。当該検査の結果は、検査結果データとして所定の記憶領域に保存される。
【００６３】
次に、先の工程で得られた検査結果データを少なくとも１つ参照して、順方向通電に適する第１群の素子構造を有する炭化珪素半導体装置、および、順方向通電に適さない第２群の素子構造を有する炭化珪素半導体装置それぞれに応じ使用用途が分別される分別工程が行われる（ステップＳ８）。このようにして、それぞれの使用用途に応じて分別された炭化珪素半導体装置（製品）が製造される。
【００６４】
図２および図５は、ステップＳでＹｅｓの場合とＮｏの場合に図４で図示しない次の工程でそれぞれ使用されあるいは製造される炭化珪素半導体装置の一例としての、炭化珪素半導体ＭＯＳＦＥＴの回路図である。
【００６５】
図２は、ステップＳ８でＹｅｓの場合に、第１群の半導体チップを有する炭化硅素半導体ＭＯＳＦＥＴ１０の回路図である。
【００６６】
図２に示された炭化硅素半導体ＭＯＳＦＥＴ１０は、チップパッケージ２０上に配置される。炭化硅素半導体ＭＯＳＦＥＴ１０におけるボディダイオード１が順方向通電に適しているため、炭化硅素半導体ＭＯＳＦＥＴ１０は、ｐｎ接合に順方向通電を要する仕様の炭化珪素半導体装置として製造されている。
【００６７】
一方で図５は、ステップＳ８でＮｏの場合に、第２群の半導体チップを有する炭化硅素半導体ＭＯＳＦＥＴ１０Ａを含む回路図である。
【００６８】
図５に示された炭化硅素半導体ＭＯＳＦＥＴ１０Ａは、チップパッケージ２０上に配置される。炭化硅素半導体ＭＯＳＦＥＴ１０Ａにおけるボディダイオード１Ａが順方向通電に適さないため、チップパッケージ２０とは異なるチップパッケージ２１上にはさらに、炭化硅素半導体ＭＯＳＦＥＴ１０Ａのボディダイオード１Ａと並列に接続されたＳｉＣショットキーダイオード３が備えられている。ＳｉＣショットキーダイオード３は、順方向の向きが、ボディダイオード１Ａの順方向の向きと等しくなるように配列されている。なお、当該ＳｉＣショットキーダイオード３の代わりに、Ｓｉダイオードが備えられていてもよい。
【００６９】
当該ＳｉＣショットキーダイオード３は、炭化硅素半導体ＭＯＳＦＥＴ１０Ａの帰還ダイオード（フリーホイールダイオード）として機能する。そのため、炭化硅素半導体ＭＯＳＦＥＴ１０Ａのボディダイオード１Ａの順方向抵抗の増加は、炭化硅素半導体ＭＯＳＦＥＴ１０Ａの順方向特性に寄与しない。
【００７０】
＜変形例＞
製造工程を簡略化するため、図４における検査工程（ステップＳ３、５、７、１０および１１）のうちのいずれかの検査工程のみが行われてもよい。但し、より多くの検査結果データを参照する場合には、分別工程（ステップＳ８）において、より精度の高い分別を行うことができる。
【００７１】
分別工程（ステップＳ８）は、製品検査工程（ステップＳ１０）の後、スクリーニング工程（ステップＳ１１）の前に行われてもよい。より早い工程段階で分別を行うことで、構造上の変更の自由度を高くすることができる。
【００７２】
＜効果＞
本発明に関する実施形態によれば、（ａ）素子構造としてのボディダイオード１およびボディダイオード１Ａの、順方向通電の特性を検査する工程と、（ｂ）ボディダイオード１およびボディダイオード１Ａを用いて炭化珪素半導体ＭＯＳＦＥＴ１０および炭化珪素半導体ＭＯＳＦＥＴ１０Ａを製造する工程と、（ｃ）工程（ａ）の検査結果に基づいて、製造された炭化珪素半導体ＭＯＳＦＥＴ１０および炭化珪素半導体ＭＯＳＦＥＴ１０Ａを、順方向通電に適する第１群のボディダイオード１を有する炭化珪素半導体ＭＯＳＦＥＴ１０と、順方向通電に適さない第２群のボディダイオード１Ａを有する炭化珪素半導体ＭＯＳＦＥＴ１０Ａとに分別する工程とを備える。
【００７３】
このような構成によれば、参照できる検査結果データが多くなり、より精度の高い分別を行うことができる。
【００７４】
上記の各実施形態では、ｐｎ接合に順方向通電を行うことが必要な炭化珪素半導体装置として、例えば、ボディーダイオードに通電することが必要なＭＯＳＦＥＴの例を示したが、同様に、サイリスタ、ＩＧＢＴ、ヘテロバイポーラトランジスタなどのｐｎ接合に順方向通電する種類の炭化硅素半導体装置の製造方法においても、ｐｎダイオードの通電により劣化する素子構造を取り除くことにより、通電信頼性を向上できる効果がある。
【００７５】
本発明の実施形態では、各構成要素の材質、材料、実施の条件等についても記載しているが、これらは例示であって記載したものに限られるものではない。
【００７６】
なお本発明は、その発明の範囲内において、各実施形態の自由な組み合わせ、あるいは各実施形態の任意の構成要素の変形、もしくは各実施形態において任意の構成要素の省略が可能である。
【００７７】
本発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、本発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００７８】
１，１Ａ  ボディダイオード、２，３  ＳｉＣショットキーダイオード、１０，１０Ａ  炭化硅素半導体ＭＯＳＦＥＴ、２０，２１  チップパッケージ。
【図１】
0005791830.tif 000002
【図２】
0005791830.tif 000003
【図３】
0005791830.tif 000004
【図４】
0005791830.tif 000005
【図５】
0005791830.tif 000006