(57)【特許請求の範囲】
【請求項１】
半導体基板上に半導体素子を形成する方法であって、
窒素がドープされ空孔欠陥が形成された前記半導体基板をアニールする工程と、
該アニール後の半導体基板にスクリーン酸化膜を形成するに際し、雰囲気ガスとして使用する酸素ガスと窒素ガスを流量比が酸素ガス／窒素ガス＝０．１〜１となるように混合して、前記スクリーン酸化膜を形成する工程と、
その後、前記半導体基板のスクリーン酸化膜形成面からイオン注入する工程とを有し、
前記アニール工程において、５×１０１２ａｔｏｍｓ／ｃｍ３以上５×１０１５ａｔｏｍｓ／ｃｍ３以下の窒素がドープされた前記半導体基板をアニールし、
前記イオン注入工程において、ボロンをイオン注入することを特徴とする半導体素子の形成方法。
【請求項２】
前記アニール工程において、前記半導体基板を１１５０℃以上１２００℃以下の温度範囲でアニールすることを特徴とする請求項１に記載の半導体素子の形成方法。
【請求項３】
請求項１又は請求項２に記載の半導体素子の形成方法により形成されたものであることを特徴とする半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子、及び半導体素子の形成方法に関する。
【背景技術】
【０００２】
メモリ、ＬＳＩ、ＣＣＤ等の固体撮像素子等の半導体装置の微細化、高性能化に伴い、それらの製品歩留まりを向上させるために、材料としてのシリコンウェーハにも高品質化が要求され、これに対応した各種シリコンウェーハが開発されている。これらデバイスの性能・歩留まりにはシリコン基板品質が大きく影響し、特に、製品特性に直接影響を与えると推測されるウェーハ表層部の結晶性は重要である。
【０００３】
表層品質の改善策として、１）不活性ガス又は水素を含む雰囲気中での高温熱処理、２）単結晶引き上げ条件の改善によるグロウ・イン（Ｇｒｏｗｎ−ｉｎ）欠陥の低減、３）エピタキシャル成長したウェーハ等がある。
【０００４】
また、各種デバイスを形成する上で、イオン注入技術は必須の技術である。しかしイオン注入は、注入（拡散）対象元素を加速器で加速しシリコン基板に文字通り注入する技術であり、注入量や拡散深さが正確に制御できる利点がある一方で、イオン注入に起因する欠陥が生成することが知られている。これを解消するため、イオン注入によりアモルファス化した層を高温でアニールすることで回復させることが行われている。
【０００５】
しかし、イオン、特に、ボロンを、高濃度で注入すると欠陥が形成されることが知られており、例えばボロン高濃度層のウェル上にはゲート酸化膜を作りこむことができないという問題がある（非特許文献１，２，３）。
【０００６】
そこで、ボロン等のイオン注入時に生じる欠陥を抑制できる半導体素子の製造プロセスが求められている。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】「Ｓｉ中結晶欠陥制御によるゲート酸化膜寿命分布の改善」中嶋、渡辺、吉田、光嶋、豊田中央研究所Ｒ＆ＤレビューＶｏｌ３５，  Ｎｏ３（２０００）．５１
【非特許文献２】Ｋｏｌｂｅｓｅｎ．Ｂ．Ｏ  ｅｔ  ａｌ．，  Ｎｕｃｌ．Ｉｎｓｔｒｕｍ．ＭｅｔｈｏｄｓＰｈｙｓ．Ｒｅｓ．Ｂ．５５（１９９１），１２４
【非特許文献３】Ｃｈｅｎ．Ｌ．Ｊ．，Ｊ．Ａｐｐｌ．，Ｐｈｙｓ．，５２’１９８１），３３１０．
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、上記問題点に鑑みてなされたもので、イオン注入工程において、欠陥の発生を抑制できる半導体素子の形成方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、上記課題を解決するためになされたものであって、半導体基板上に半導体素子を形成する方法であって、
窒素がドープされ空孔欠陥が形成された前記半導体基板をアニールする工程と、
該アニール後の半導体基板にスクリーン酸化膜を形成するに際し、雰囲気ガスとして使用する酸素ガスと窒素ガスを流量比が酸素ガス／窒素ガス＝０．１〜１となるように混合して、前記スクリーン酸化膜を形成する工程と、
その後、前記半導体基板のスクリーン酸化膜形成面からイオン注入する工程とを有することを特徴とする半導体素子の形成方法。
【００１０】
このような半導体素子の形成方法であれば、アニール工程により原子レベルでイオン注入において導入される過剰格子間シリコンを吸収できる残留空孔を形成でき、イオン注入工程において欠陥の発生を抑制することができる。
【００１１】
また、前記イオン注入工程において、ボロンをイオン注入することが好ましい。
【００１２】
このようにボロンを注入すれば、残留空孔とイオン注入において導入される過剰格子間シリコンとの対消滅が特に効率よく作用して、高歩留まりを期待できる。
【００１３】
さらに、前記アニール工程において、５×１０１２ａｔｏｍｓ／ｃｍ３以上５×１０１５ａｔｏｍｓ／ｃｍ３以下の窒素がドープされた半導体基板をアニールすることが好ましい。
【００１４】
このような濃度で窒素がドープされていれば、効率よく空孔欠陥が形成され、かつ、アニール工程により、残留空孔を形成しつつ、半導体基板のデバイス活性領域の空孔欠陥を容易に消滅することが可能になる。
【００１５】
また、前記アニール工程において、半導体基板を１１５０℃以上１２００℃以下の温度範囲でアニールすることが好ましい。
【００１６】
このような温度で熱処理することで、残留空孔を形成しつつ、半導体基板のデバイス活性領域の空孔欠陥を容易に消滅することが可能になる。
【００１７】
さらに、本発明では、前述の半導体素子の形成方法により形成された半導体素子を提供する。
【００１８】
このような半導体素子であれば、高品質なものとなる。特に、ボロン等のイオンの高濃度層のウェル上にもゲート酸化膜を作りこむことができる半導体素子となる。
【発明の効果】
【００１９】
以上説明したように、本発明の半導体素子の形成方法であれば、イオン注入工程、特にボロンを高濃度で注入した場合でも、欠陥の発生を抑制することが可能となる。これにより、高濃度ボロンウェル上にも信頼性の高いゲート酸化膜が形成できるような半導体素子の製造プロセスを提供することができる。さらに、本発明の構成により、メモリ、固体撮像素子、ＬＳＩ等の高歩留まりが要求される製品に使用される高品質ウェーハのゲート酸化膜欠陥を制御することが可能であり、高い歩留まりにて、半導体素子を作製することが可能となる。
【図面の簡単な説明】
【００２０】
【図１】本発明の半導体素子の形成方法のフロー図である。
【図２】窒素をドープして空孔欠陥が形成された半導体基板上に形成した半導体素子における流量比（酸素ガス／窒素ガス）と不良率の相関を示す図である。
【図３】窒素をドープせず空孔欠陥が形成されていない半導体基板上に形成した半導体素子における流量比（酸素ガス／窒素ガス）と不良率の相関を示す図である。
【図４】ＴＤＤＢ測定の模式図である。
【発明を実施するための形態】
【００２１】
以下、本発明を詳細に説明するが、本発明はこれに限定されるものではない。図１に本発明の半導体素子の形成方法のフロー図を示す。窒素がドープされ空孔欠陥が形成された半導体基板の作製方法としては、特に制限されないが、（Ｉ）単結晶育成工程として、チョクラルスキー法（ＣＺ法）により窒素がドープされ空孔欠陥が形成された単結晶を育成し、（ＩＩ）半導体基板作製工程において、育成された単結晶インゴットをスライスし、該スライスされた半導体基板に研磨等を施す方法が例示される。このように窒素をドープすることで結晶中に多数の空孔欠陥を作りこむことが可能になる。
【００２２】
（ＩＩＩ）アニール工程では、上記のようにして作製した半導体基板をアニールする。窒素がドープされ空孔欠陥が形成された半導体基板をアニールすることで、酸化膜耐圧に影響を及ぼさないように、このボイド（空孔欠陥）を、特に表層のデバイス活性領域において消滅させることができる。しかし、このアニール工程では、原子レベルでの完全な空孔の消滅は完了しておらず、空孔は残留している。この残留空孔によりこの後のイオン注入工程において導入される過剰格子間シリコンを対消滅させ、吸収することができる。
【００２３】
アニール工程では、５×１０１２ａｔｏｍｓ／ｃｍ３以上５×１０１５ａｔｏｍｓ／ｃｍ３以下の窒素がドープされた半導体基板をアニールすることが好ましい。このような濃度であれば、効率よく空孔欠陥を形成でき、かつ、アニール工程によりこれを消滅させ、残留空孔とすることができる。このような窒素濃度は、上記単結晶インゴットの育成において、窒素ドーパントの量を制御することにより製造することができる。また、半導体基板を１１５０℃以上１２００℃以下の温度範囲でアニールすることが好ましい。このような温度であれば、原子レベルでイオン注入において導入される過剰格子間シリコンを吸収できる残留空孔を形成しつつ、半導体基板のデバイス活性領域の欠陥を容易に消滅することが可能になる。
【００２４】
窒素をドープして空孔欠陥が形成された半導体基板上に形成した半導体素子におけるボロンのドーズ量（注入量）と不良率の相関を調べた結果、窒素をドープした場合にはボロンのドーズ量（注入量）が多くなっても不良率が低いことが分かった。
【００２５】
窒素を添加することにより多数の空孔欠陥が形成され、ボイドが多数存在するウェーハとなるが、Ａｒアニールにより少なくとも表面のボイド（空孔欠陥）は消滅し、原子レベルで残留空孔が残ることとなる。この残留空孔とイオン注入で生じた過剰格子間シリコンが対消滅することでＴＤＤＢ特性（Ｔｉｍｅ  Ｄｅｐｅｎｄｅｎｔ  Ｄｉｅｌｅｃｔｒｉｃ  Ｂｒｅａｋｄｏｗｎ）の劣化を防いでいると考えられる。そのため、ＣＺ法により窒素を添加して育成した単結晶をスライスして作製したウェーハをアニールしてイオン注入することで、ボロン等を高濃度に注入しても、ＴＤＤＢ特性の劣化を抑制できる。また、スクリーン酸化膜形成時の雰囲気にＮ２を添加することで、ＴＤＤＢ特性の劣化を一層抑制できる。
【００２６】
次に、（ＩＶ）スクリーン酸化工程では、アニール後の半導体基板にスクリーン酸化膜を形成するに際し、雰囲気ガスとして使用する酸素ガスと窒素ガスを流量比が酸素ガス／窒素ガス＝０．１〜１となるように混合して、スクリーン酸化膜を形成する。これにより、この残留空孔による過剰格子間シリコンの吸収を効率よく機能させることができる。
【００２７】
窒素をドープせず空孔欠陥が形成されていない半導体基板上に形成した半導体素子におけるスクリーン酸化膜形成工程の雰囲気と不良率の相関を調べた結果、流量比（酸素ガス／窒素ガス）が１未満であれば、ＴＤＤＢ特性が改善することが分かった。また、スクリーン酸化膜の形成時間短縮のために酸素ガス／窒素ガスが流量比０．１以上添加されていることが必要であることが分かった。
【００２８】
（Ｖ）イオン注入工程では、半導体基板のスクリーン酸化膜形成面からイオン注入する。イオン注入では、ボロンをイオン注入することができる。ボロンを注入すれば、残留空孔とイオン注入において導入される過剰格子間シリコンとの対消滅が特に効率よく作用して、高歩留まりを期待することができる。
【００２９】
なお、ボロンのドーズ量は特に制限されないが、５．０×１０１３ａｔｏｍｓ／ｃｍ２以上１．０×１０１６ａｔｏｍｓ／ｃｍ２以下であることが好ましい。
【００３０】
最後に、（ＶＩ）その他の素子形成工程として、一般的に素子形成工程で行われるものを特に制限されず行うことができる。例えば、その他の素子形成工程として、半導体基板に対して、ゲート酸化膜の形成、該ゲート酸化膜上にポリシリコン層の形成、フォトリソグラフィ技術を用いたパターンニングとエッチングによるポリシリコン層除去、ウェーハ背面のシリコン酸化膜の除去等が挙げられる。
【実施例】
【００３１】
以下、本発明の実施例および比較例を挙げてさらに詳細に説明するが、本発明は下記の実施例に限定されるものではない。
【００３２】
〔実施例〕
チョクラルスキー法により窒素を１×１０１５ａｔｏｍｓ／ｃｍ３ドープし、かつボロンを１×１０１５ａｔｏｍｓ／ｃｍ３ドープした直径２００ｍｍのシリコン単結晶を育成し、該シリコン単結晶をスライスして、Ｐ型半導体シリコンウェーハを試料として準備した。このＰ型半導体シリコンウェーハをＰＷ加工（研磨加工）後、１２００℃でＡｒ雰囲気下１時間熱処理した。
【００３３】
まずこの半導体シリコンウェーハをボートに載置して縦型熱処理炉に投入し、９００℃で熱処理して厚さ１０ｎｍのスクリーン酸化膜を前記ウェーハ主表面に形成した。その際、酸素ガスに窒素ガスを混合し希釈酸化を行った。このときの混合する酸素ガスと窒素ガスの流量比（酸素ガス／窒素ガス）を１、０．５、０．１と変化させた。その後イオン注入装置にて、ボロンのドーズ量を１×１０１４ａｔｏｍｓ／ｃｍ３としてイオン注入した。このときのチルトは７°とし加速電圧は５５ＫｅＶとした。イオン注入後に回復アニールとして１０００℃／Ｏ２／１０ｍｉｎの処理を行ったのち、スクリーン酸化膜を除去し、ＲＣＡ洗浄を行った。
【００３４】
これらの半導体シリコンウェーハをボートに載置して縦型熱処理炉に投入し、９００℃、乾燥酸素雰囲気下で熱処理して厚さ２５ｎｍのゲート酸化膜を前記ウェーハ主表面に形成した。次に、これらの半導体シリコンウェーハをＣＶＤ炉に投入し、リンをドープしながらゲート酸化膜上にポリシリコン層を成長させた。成長したポリシリコン層厚さは約３００ｎｍ、抵抗値はシート抵抗にして約２５Ω／ｓｑ．であった。続いてこれら半導体シリコンウェーハに、フォトリソグラフィ技術を用いたパターンニングとエッチングによるポリシリコン層除去を行い、ポリシリコン層を電極としたＭＯＳキャパシタを半導体シリコンウェーハ面内に１００個作製した。なお、フォトリソグラフィ後のポリシリコンエッチングは、フッ硝酸によるウエットエッチングで行った。最後に、半導体シリコンウェーハ背面に形成されているシリコン酸化膜を除去するために、該半導体シリコンウェーハ主表面にレジストを塗布し、希フッ酸によるウエットエッチングを行って該ウェーハ背面のシリコン酸化膜を除去した。
【００３５】
次に、定電流ＴＤＤＢ法を用いて、図４のようにゲート酸化膜２に電界ストレスを印加することで不良率を判定した。具体的には、可変電源６、電圧計８、及び電流計９からなる絶縁破壊強度測定装置５を用い、ポリシリコン電極４とプローブ７を介して半導体シリコンウェーハ３上の半導体素子（ＭＯＳキャパシタ型半導体素子１）へ一定電流をゲート酸化膜２が破壊するまで印加した。印加した電流ストレスは０．０１Ａ／ｃｍ２であり測定温度は測定時間短縮もあり１００℃とした。測定には、フルオートプローバに接続したテスタを用いた。今回の電極面積は４ｍｍ２であった。上記測定において５Ｃ／ｃｍ２以下のものを不良としてカウントした。
【００３６】
〔比較例１〕
スクリーン酸化膜形成の際の流量比（酸素ガス／窒素ガス）を２としたこと以外は、実施例と同様にしてＭＯＳキャパシタを作製し、定電流ＴＤＤＢ法により評価した。
【００３７】
〔比較例２〕
ＣＺ法により窒素を添加せずボロンだけをドープした直径２００ｍｍのシリコン単結晶をスライスし、Ｐ型半導体シリコンウェーハを試料として準備したこと以外は、実施例と同様にしてＭＯＳキャパシタを作製し、定電流ＴＤＤＢ法により評価した。
【００３８】
その結果、実施例と比較例１は図２に示すような結果となり、比較例２は図３に示すような結果となった。窒素添加ウェーハであればボロン注入量が多くなっても非添加ウエーハに比べると、ＴＤＤＢ特性劣化が少なく、更にスクリーン酸化膜形成時に流量比（酸素ガス／窒素ガス）＝０．１〜１とすることでほぼ完全に欠陥の発生を抑制し、ＴＤＤＢ特性が劣化しないことが分かった。
【００３９】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００４０】
１…ＭＯＳキャパシタ型半導体素子、  ２…ゲート酸化膜、  ３…半導体シリコンウェーハ、  ４…ポリシリコン電極、  ５…絶縁破壊強度測定装置、  ６…可変電源、  ７…プローブ、  ８…電圧計、  ９…電流計
【図１】
0005737202.tif 000002
【図２】
0005737202.tif 000003
【図３】
0005737202.tif 000004
【図４】
0005737202.tif 000005