(57)【特許請求の範囲】
【請求項１】
直方体形状をなす磁性体コアと、
前記磁性体コアの周囲に互いに絶縁状態で交差させて配置した第１、第２及び第３中心導体線路と、
前記第１、第２及び第３中心導体線路を介して前記磁性体コアに直流磁界を印加する永久磁石と、
を備え、
前記第１、第２及び第３中心導体線路のグランドに接続されるそれぞれの一端部が、前記磁性体コアに形成した一つのスルーホール導体に接続されていること、
を特徴とする非可逆回路素子。
【請求項２】
前記第１、第２及び第３中心導体線路の前記一端部とは反対側の他端部が入出力ポートとして構成されていること、を特徴とする請求項１に記載の非可逆回路素子。
【請求項３】
前記第１、第２及び第３中心導体線路のうち一つの中心導体線路の前記一端部とは反対側の他端部に抵抗素子が接続され、
前記一つの中心導体線路以外の他の二つの中心導体線路の前記一端部とは反対側の他端部が入出力ポートとして構成されていること、
を特徴とする請求項１に記載の非可逆回路素子。
【請求項４】
前記第１、第２及び第３中心導体線路は前記磁性体コアの第１主面及び第２主面に導体膜によって形成され、
前記第１主面及び前記第２主面に形成されたそれぞれの導体膜は、前記磁性体コアに第１主面及び第２主面を貫通するように形成されたスルーホール導体によって接続されて第１、第２及び第３中心導体線路とされていること、
を特徴とする請求項１ないし請求項３のいずれかに記載の非可逆回路素子。
【請求項５】
前記磁性体コアの第１主面及び第２主面のそれぞれに前記永久磁石が対向配置された組立体とされ、該組立体は回路基板の表面に実装されており、
前記組立体は前記磁性体コアの第１主面及び第２主面が前記回路基板の表面に対して垂直方向に配置されていること、
を特徴とする請求項４に記載の非可逆回路素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるサーキュレータやアイソレータなどの非可逆回路素子に関する。
【背景技術】
【０００２】
従来、サーキュレータやアイソレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、サーキュレータは、携帯電話などの移動体通信端末機器の送受信回路部に使用されている。
【０００３】
従来、３ポート型サーキュレータとしては、特許文献１に記載されているように、３本の交差する導体線路がフェライトに実装面に対して垂直に配置されているものが知られている。この３本の導体線路によってサーキュレータとして機能させるために、３本の導体線路の一方端部をそれぞれグランド電極に接続し、他方端部をそれぞれ入出力電極に接続している。
【０００４】
しかしながら、前記３ポート型サーキュレータでは、３本の導体線路の三つの一方端部及び三つの他方端部をそれぞれ電極に半田などによって接続しているため、接続箇所が多くなり、コストアップになり、かつ、断線などの故障発生の確率が多くなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−２７０９１１号公報
【特許文献２】特開２００９−２５３８３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、グランドへの接続箇所を少なくして安価でかつ故障発生確率の小さい非可逆回路素子を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一形態である非可逆回路素子は、
直方体形状をなす磁性体コアと、
前記磁性体コアの周囲に互いに絶縁状態で交差させて配置した第１、第２及び第３中心導体線路と、
前記第１、第２及び第３中心導体線路を介して前記磁性体コアに直流磁界を印加する永久磁石と、
を備え、
前記第１、第２及び第３中心導体線路のグランドに接続されるそれぞれの一端部が、前記磁性体コアに形成した一つのスルーホール導体に接続されていること、
を特徴とする。
【０００８】
前記非可逆回路素子において、第１、第２及び第３中心導体線路の一端部は磁性体コアに形成した一つのスルーホール導体に接続されており、該スルーホール導体を介してグランドに接続される。即ち、第１、第２及び第３中心導体線路の一端部は一つにまとめられ、一括してグランドに接続されるため、接続箇所は１箇所で済み、安価に製造でき、かつ、断線などの故障の発生確率が小さくなる。
【発明の効果】
【０００９】
本発明によれば、グランドへの接続箇所が１箇所であるので、安価に製造でき、かつ、故障の発生確率も小さくなる。
【図面の簡単な説明】
【００１０】
【図１】第１実施例であるサーキュレータの等価回路図である。
【図２】第１実施例であるサーキュレータのフェライト・磁石組立体を示す分解斜視図である。
【図３】第１実施例であるサーキュレータの中心導体線路の構成を示す分解斜視図である。
【図４】第１実施例であるサーキュレータの全体構成を示す分解斜視図である。
【図５】第２実施例であるサーキュレータの等価回路図である。
【図６】第２実施例であるサーキュレータの全体構成を示す分解斜視図である。
【発明を実施するための形態】
【００１１】
以下、本発明に係る非可逆回路素子の実施例について添付図面を参照して説明する。なお、各図において、同じ部材、部分については共通する符号を付し、重複する説明は省略する。
【００１２】
（第１実施例、図１〜図４参照）
第１実施例であるサーキュレータ１を、まず、図１に示す等価回路を参照して説明する。即ち、サーキュレータ１は、磁性体コア（フェライト２１）と、フェライト２１の周囲に互いに絶縁状態でかつ所定の角度で交差させて配置した第１、第２及び第３中心導体線路３１，３２，３３（インダクタＬ１，Ｌ２，Ｌ３）と、第１、第２及び第３中心導体線路３１，３２，３３を介してフェライト２１に直流磁界を印加する永久磁石４０と、を備えている。各中心導体線路３１，３２，３３の端部は入出力ポートＰ１，Ｐ２，Ｐ３として構成され、いま一つの端部はグランドポートＰ４として構成されている。そして、以下に説明するように、グランドポートＰ４に接続されるそれぞれの端部はフェライト２１に形成した一つのスルーホール導体２２ｃ（図３参照）に接続されている。
【００１３】
また、入出力ポートＰ１と外部入出力端子電極５１との間にはグランドに接続された整合用コンデンサ素子Ｃ１が接続され、入出力ポートＰ２と外部入出力端子電極５２との間にはグランドに接続された整合用コンデンサ素子Ｃ２が接続され、入出力ポートＰ３と外部入出力端子電極５３との間にはグランドに接続された整合用コンデンサ素子Ｃ３が接続されている。
【００１４】
サーキュレータ１の具体的な構成は、３ポートタイプの集中定数型サーキュレータであり、図４に示すように、回路基板６０上に、フェライト・磁石組立体２０とチップタイプのコンデンサ素子Ｃ１，Ｃ２，Ｃ３を実装したものである。フェライト・磁石組立体２０は、各中心導体線路３１，３２，３３を以下に詳述するように巻回した直方体形状をなすフェライト２１の二つの主面に、図２に示すように、永久磁石４０が接着剤層４１を介して接着固定されている。
【００１５】
図３に示すように、フェライト２１の上縁部及び下縁部にはスルーホール導体２２ａ〜２２ｉが形成され、手前側の主面には導体線路３２２が形成されるとともに絶縁層２３を介して導体線路３１２が形成され、さらに、絶縁層２５を介して導体線路３３２，３３４が形成されている。一方、フェライト２１の奥方側の主面には導体線路３１１が形成されるとともに絶縁層２７を介して導体線路３２１が形成され、さらに、絶縁層２９を介して導体線路３３１，３３３が形成されている。各導体線路は銀などを主成分とする導体膜にて形成されている。各絶縁層はガラスなどを主成分とし、前記スルーホール導体２２ａ〜２２ｉと対応する位置に導体層が形成されている。
【００１６】
より詳しくは、第１中心導体線路３１を構成する導体線路３１１の一端３１１ａはスルーホール導体２２ａと接続され、他端３１１ｂはスルーホール導体２２ｂと接続されている。該スルーホール導体２２ｂは導体層２４ａを介して導体線路３１２の一端３１２ａと接続され、該導体線路３１２の他端３１２ｂは導体層２４ｂを介してスルーホール導体２２ｃと接続されている。第２中心導体線路３２を構成する導体線路３２１の一端３２１ａは導体層２８ａを介してスルーホール導体２２ｄと接続され、他端３２１ｂは導体層２８ｂを介してスルーホール導体２２ｅと接続され、該スルーホール導体２２ｅは導体線路３２２の一端３２２ａと接続され、該導体線路３２２の他端３２２ｂはスルーホール導体２２ｃと接続されている。
【００１７】
第３中心導体線路３３を構成する導体線路３３１の一端３３１ａは導体層３０ａ，２８ｃを介してスルーホール導体２２ｆに接続され、他端３３１ｂは導体層３０ｂ，２８ｄを介してスルーホール導体２２ｇと接続されている。該スルーホール導体２２ｇは導体層２４ｃ，２６ａを介して導体線路３３２の一端３３２ａと接続され、該導体線路３３２の端端３３２ｂは導体層２６ｂ，２４ｄを介してスルーホール導体２２ｈと接続されている。該スルーホール導体２２ｈは導体層２８ｅ，３０ｃを介して導体線路３３３の一端３３３ａに接続され、該導体線路３３３の他端３３３ｂは導体層３０ｄ，２８ｆを介してスルーホール導体２２ｉと接続されている。該スルーホール導体２２ｉは導体層２４ｅ，２６ｃを介して導体線路３３４の一端３３４ａと接続され、該導体線路３３４の他端３３４ｂは導体層２６ｄ，２４ｂを介してスルーホール導体２２ｃと接続されている。
【００１８】
前記第１、第２及び第３中心導体線路３１，３２，３３はおよそ同じ線路長からなり、第１及び第２中心導体線路３１，３２はフェライト２１に１ターン巻回され、第３中心導体線路３３はフェライト２１に２ターン（インダクタンス値を合わせるため）巻回されている。フェライト２１に設けたスルーホール導体２２ａが入出力ポートＰ１となり、スルーホール導体２２ｄが入出力ポートＰ２となり、スルーホール導体２２ｆが入出力ポートＰ３となり、スルーホール導体２２ｃがグランドポートＰ４となる。即ち、第１、第２及び第３中心導体線路３１，３２，３３のグランドに接続される端部はスルーホール導体２２ｃに集約されていることになる。
【００１９】
回路基板６０は、樹脂層などを積層した多層基板であり、図４に示すように、その上面には、端子電極６１〜６５が形成されており、これらの端子電極６１〜６５は回路基板６０の下面に形成した外部接続用端子電極５１〜５４（図１参照）にビアホール導体（図示せず）を介して接続されている。フェライト２１に形成したスルーホール導体２２ａ（ポートＰ１）は端子電極６１に接続され、スルーホール導体２２ｄ（ポートＰ２）は端子電極６３に接続され、スルーホール導体２２ｆ（ポートＰ３）は端子電極６４に接続され、スルーホール導体２２ｃ（グランドポートＰ４）は端子電極６２に接続される。コンデンサ素子Ｃ１は端子電極６１，６２間に接続され、コンデンサ素子Ｃ２は端子電極６２，６３間に接続され、コンデンサ素子Ｃ３は端子電極６４，６５間に接続される。
【００２０】
以上の構成からなる３ポートタイプのサーキュレータ１において、永久磁石４０から付与される直流磁界によって、端子電極５１（入出力ポートＰ１）から入力された高周波信号は第１中心導体線路３１と交差する第２中心導体線路３２に伝搬し、端子電極５２（入出力ポートＰ２）から出力される。端子電極５２（入出力ポートＰ２）から入力された高周波信号は第２中心導体線路３２と交差する第３中心導体線路３３に伝搬し、端子電極５３（入出力ポートＰ３）から出力される。端子電極５３（入出力ポートＰ３）から入力された高周波信号は第３中心導体線路３３と交差する第１中心導体線路３１に伝搬し、端子電極５１（入出力ポートＰ１）から出力される。
【００２１】
以上のごとく、サーキュレータ１においては、第１、第２及び第３中心導体線路３１，３２，３３の端部は一つのスルーホール導体２２ｃに接続されて一括してグランドに接続されるため、接続箇所は１箇所で済み、安価に製造でき、かつ、断線などの故障の発生確率が小さくなる。
【００２２】
ちなみに、フェライト２１のサイズは、長さ約１．５ｍｍ、厚さ約０．３ｍｍ、高さ約０．６ｍｍである。サーキュレータ１としての動作周波数帯は２ＧＨｚであり、この場合、コンデンサ素子Ｃ１は２．９ｐＦ、コンデンサ素子Ｃ２は２．９ｐＦ、コンデンサ素子Ｃ３は２．１ｐＦに設定されている。
【００２３】
前記サーキュレータ１において、フェライト２１の二つの主面のそれぞれに永久磁石４０が対向配置された組立体２０とされている。このような構成によって、永久磁石４０にてフェライト２１に直流磁界を効率的に印加することができる。また、組立体２０は回路基板６０の表面にフェライト２１の主面が垂直方向に配置されている。このような構成によって、サーキュレータ１が低背化され、かつ、厚みのある（磁力の高い）永久磁石４０を使用することができる。
【００２４】
（第２実施例、図５及び図６参照）
第２実施例であるアイソレータ２は、３ポートタイプの集中定数型アイソレータであり、図５の等価回路に示すように、ポートＰ３にグランドに接続された抵抗素子Ｒを設けたもので、それ以外は前記第１実施例と同じ回路構成からなる。第１、第２及び第３中心導体線路３１，３２，３３の構成やフェライト・磁石組立体２０の構成も第１実施例と同様である。また、回路基板６０の構成も基本的は第１実施例と同様であり、抵抗素子Ｒが追加されたことに応じて回路基板６０上に端子電極６６が追加されている。
【００２５】
本第２実施例（アイソレータ２）においては、ポートＰ１が入力ポートとして機能し、ポートＰ２が出力ポートして機能する。即ち、入力ポートＰ１から入力された高周波信号は出力ポートＰ２から出力されるが、出力ポートＰ２やグランドポートＰ３から高周波信号が入力されても、これらの高周波信号は抵抗素子Ｒで熱として消費されてしまう。
【００２６】
本アイソレータ２においても、第１、第２及び第３中心導体線路３１，３２，３３の端部は一つのスルーホール導体２２ｃに接続されて一括してグランドに接続されるため、前記サーキュレータ１と同様の作用効果を奏する。ちなみに、アイソレータ２としての動作周波数帯は２ＧＨｚであり、この場合、コンデンサ素子Ｃ１は２．８ｐＦ、コンデンサ素子Ｃ２は２．８ｐＦ、コンデンサ素子Ｃ３は２．０ｐＦ、抵抗素子Ｒは５１Ωに設定されている。
【００２７】
（他の実施例）
なお、本発明に係る非可逆回路素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【００２８】
特に、中心導体線路３１，３２，３３の細部の構成、形状は任意である。また、回路基板６０の構成についても任意である。
【産業上の利用可能性】
【００２９】
以上のように、本発明は、非可逆回路素子に有用であり、特に、グランドへの接続箇所が１箇所であるので、安価に製造でき、かつ、故障の発生確率も小さくなる点で優れている。
【符号の説明】
【００３０】
１…サーキュレータ
２…アイソレータ
２０…フェライト・磁石組立体
２１…フェライト（磁性体コア）
２２…スルーホール導体
３１…第１中心導体線路
３２…第２中心導体線路
３３…第３中心導体線路
４０…永久磁石
６０…回路基板
Ｐ１．Ｐ２，Ｐ３，Ｐ４…ポート
Ｒ…抵抗素子
【図１】
0005799830.tif 000002
【図２】
0005799830.tif 000003
【図３】
0005799830.tif 000004
【図４】
0005799830.tif 000005
【図５】
0005799830.tif 000006
【図６】
0005799830.tif 000007