(57)【特許請求の範囲】
【請求項１】
自発光素子と、前記自発光素子を駆動する画素回路とを画素ごとに備えた表示パネルであって、
前記画素回路は、第１保持容量と、映像信号に対応する電圧を前記保持容量に書き込む第１トランジスタと、前記第１保持容量の電圧に基づいて前記有機ＥＬ素子を駆動する第２トランジスタとを有するとともに、前記自発光素子で発せられた光の輝度の大きさに応じた電圧を前記第２トランジスタのゲート電圧にフィードバックするようになっており、
前記画素回路は、前記第１保持容量に並列接続された高速フィードバック回路を有し、
前記高速フィードバック回路は、互いに直列に接続された第３トランジスタおよび第２保持容量を有する
表示パネル。
【請求項２】
前記第１トランジスタは、前記自発光素子から発せられた光が入射する位置に配置されている
請求項１に記載の表示パネル。
【請求項３】
前記表示パネルは、前記画素回路が形成された基板を有し、
前記自発光素子は、透明電極、有機層および反射電極を前記基板側から順に有し、
前記第１トランジスタは、前記透明電極と対向する領域に配置されている
請求項１または請求項２に記載の表示パネル。
【請求項４】
前記表示パネルは、前記画素回路が形成された基板を有し、
前記自発光素子は、反射電極、有機層および透明電極を前記基板側から順に有し、
前記反射電極は、開口を有し、
前記第１トランジスタは、前記開口と対向する領域に配置されている
請求項１または請求項２に記載の表示パネル。
【請求項５】
自発光素子と、前記自発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、
前記画素回路を駆動する駆動回路と
を備え、
前記画素回路は、保持容量と、映像信号に対応する電圧を前記保持容量に書き込む１または複数の第１トランジスタと、前記保持容量の電圧に基づいて前記有機ＥＬ素子を駆動する第２トランジスタとを有するとともに、前記自発光素子で発せられた光の輝度の大きさに応じた電圧を前記第２トランジスタのゲート電圧にフィードバックするようになっており、
前記画素回路は、前記第１保持容量に並列接続された高速フィードバック回路を有し、
前記高速フィードバック回路は、互いに直列に接続された第３トランジスタおよび第２保持容量を有する
表示装置。
【請求項６】
前記１または複数の第１トランジスタのうち少なくとも１つは、前記自発光素子から発せられた光が入射する位置に配置されている
請求項５に記載の表示装置。
【請求項７】
前記１または複数の第１トランジスタのうち、前記自発光素子から発せられた光が入射する位置に配置されたトランジスタが、ｎチャネルＭＯＳ型のトランジスタであり、
前記駆動回路は、前記自発光素子が発光しているときに、前記ｎチャネルＭＯＳ型のトランジスタのゲートに対して、当該トランジスタのソース電圧およびドレイン電圧よりも低い電圧を印加するようになっている
請求項６に記載の表示装置。
【請求項８】
前記１または複数の第１トランジスタのうち、前記自発光素子から発せられた光が入射する位置に配置されたトランジスタが、ｐチャネルＭＯＳ型のトランジスタであり、
前記駆動回路は、前記自発光素子が発光しているときに、前記ｎチャネルＭＯＳ型のトランジスタのゲートに対して、当該トランジスタのソース電圧およびドレイン電圧よりも高い電圧を印加するようになっている
請求項６に記載の表示装置。
【請求項９】
表示装置を備え、
前記表示装置は、
自発光素子と、前記自発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、
前記画素回路を駆動する駆動回路と
を有し、
前記画素回路は、保持容量と、映像信号に対応する電圧を前記保持容量に書き込む第１トランジスタと、前記保持容量の電圧に基づいて前記有機ＥＬ素子を駆動する第２トランジスタとを有するとともに、前記自発光素子で発せられた光の輝度の大きさに応じた電圧を前記第２トランジスタのゲート電圧にフィードバックするようになっており、
前記画素回路は、前記第１保持容量に並列接続された高速フィードバック回路を有し、
前記高速フィードバック回路は、互いに直列に接続された第３トランジスタおよび第２保持容量を有する
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ(electro luminescence)素子を備えた表示パネルならびにそれを備えた表示装置および電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ素子を用いた表示装置が開発され、商品化が進められている（例えば、特許文献１参照）。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【０００３】
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を、発光素子ごとに設けた駆動回路内に設けた能動素子（一般にはＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するものである。
【０００４】
ところで、一般的に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性は、時間の経過に従って劣化（経時劣化）する。有機ＥＬ素子を電流駆動する画素回路では、有機ＥＬ素子のＩ−Ｖ特性が経時変化すると、有機ＥＬ素子と、有機ＥＬ素子に直列に接続された駆動トランジスタとの分圧比が変化するので、駆動トランジスタのゲート−ソース間電圧も変化する。その結果、駆動トランジスタに流れる電流値が変化するので、有機ＥＬ素子に流れる電流値も変化し、その電流値に応じて発光輝度も変化する。
【０００５】
また、駆動トランジスタの閾値電圧や移動度が経時的に変化したり、製造プロセスのばらつきによって閾値電圧や移動度μが画素回路ごとに異なったりする場合がある。駆動トランジスタの閾値電圧や移動度μが画素回路ごとに異なる場合には、駆動トランジスタに流れる電流値が画素回路ごとにばらつくので、駆動トランジスタのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度がばらつき、画面の一様性（ユニフォーミティ）が損なわれる。
【０００６】
そこで、有機ＥＬ素子のＩ−Ｖ特性が経時変化したり、駆動トランジスタの閾値電圧や移動度が経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子のＩ−Ｖ特性の変動に対する補償機能および駆動トランジスタの閾値電圧や移動度の変動に対する補正機能を組み込んだ表示装置が開発されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００８−０８３２７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、有機ＥＬ素子の効率が低下した場合には、移動度補正を効果的に行うことが難しく、場合によっては、移動度補正が不十分なために、焼き付きが生じてしまう問題があった。
【０００９】
本発明はかかる問題点に鑑みてなされたものであり、その目的は、焼き付きを低減することの可能な表示パネルならびにそれを備えた表示装置および電子機器を提供することにある。
【課題を解決するための手段】
【００１０】
本発明による表示パネルは、自発光素子と、自発光素子を駆動する画素回路とを画素ごとに備えたものである。画素回路は、第１保持容量と、映像信号に対応する電圧を保持容量に書き込む第１トランジスタと、第１保持容量の電圧に基づいて有機ＥＬ素子を駆動する第２トランジスタとを有している。画素回路は、さらに、自発光素子で発せられた光の輝度の大きさに応じた電圧を第２トランジスタのゲート電圧にフィードバックするようになっている。
【００１１】
本発明による表示装置は、自発光素子と、自発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、画素回路を駆動する駆動回路とを備えたものである。この表示装置に含まれる表示パネルは、上記の表示パネルと同一の構成要素を有している。本発明による電子機器は、上記の表示装置を備えたものである。
【００１２】
本発明による表示パネル、表示装置および電子機器では、自発光素子で発せられた光の輝度の大きさに応じた電圧を第２トランジスタのゲート電圧にフィードバックするようになっている。これにより、同一の映像信号に基づいて画素が駆動されているときに、発光効率の相対的に高い画素と、発光効率の相対的に低い画素との輝度差が小さくなる。
【００１３】
本発明において、１または複数の第１トランジスタのうち少なくとも１つが、例えば、自発光素子から発せられた光が入射する位置に配置されている。このとき、表示パネルがボトムエミッション構造となっているときには、１または複数の第１トランジスタのうち、自発光素子から発せられた光が入射する位置に配置されたトランジスタは、透明電極と対向する領域に配置されていることが好ましい。また、表示パネルがトップエミッション構造となっているときには、１または複数の第１トランジスタのうち、自発光素子から発せられた光が入射する位置に配置されたトランジスタは、反射電極に設けられた開口と対向する領域に配置されていることが好ましい。
【００１４】
また、本発明において、画素回路は、第１保持容量に並列接続された高速フィードバック回路を有していてもよい。ここで、高速フィードバック回路は、互いに直列に接続された第３トランジスタおよび第２保持容量を有している。
【発明の効果】
【００１５】
本発明による表示パネル、表示装置および電子機器によれば、同一の映像信号に基づいて画素が駆動されているときに、発光効率の相対的に高い画素と、発光効率の相対的に低い画素との輝度差が小さくなるようにしたので、焼き付きを低減することができる。
【００１６】
また、本発明において、上述した高速フィードバック回路が設けられている場合には、第２トランジスタのゲート電圧をより早く補正することができる。
【図面の簡単な説明】
【００１７】
【図１】第１の実施の形態に係る表示装置の概略図である。
【図２】図１のサブピクセルの回路図である。
【図３】図１のサブピクセルのレイアウト図である。
【図４】図１のサブピクセルの断面図である。
【図５】図１の表示装置の動作の一例を表す波形図である。
【図６】ＥＬ光の強さの違いによるリーク電流量について説明するための波形図である。
【図７】ＥＬ光の強さに応じた電圧がゲートにフィードバックされている様子を表す波形図である。
【図８】図２の回路の一変形例を表す回路図である。
【図９】ＥＬ光の強さに応じた電圧がゲートに高速にフィードバックされている様子を表す波形図である。
【図１０】図８の回路を用いたときの表示装置の動作の一例を表す波形図である。
【図１１】図３のサブピクセルの一変形例を表すレイアウト図である。
【図１２】図１０のサブピクセルの断面図である。
【図１３】上記各実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図１４】上記実施の形態の表示装置の適用例１の外観を表す斜視図である。
【図１５】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１６】適用例３の外観を表す斜視図である。
【図１７】適用例４の外観を表す斜視図である。
【図１８】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１８】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
表示パネルがボトムエミッション構造となっている例
２．第１の実施の形態の変形例
高速フィードバック回路が設けられている例
３．第２の実施の形態
表示パネルがトップエミッション構造となっている例
４．第１の実施の形態の変形例
高速フィードバック回路が設けられている例
５．モジュールおよび適用例
【００１９】
＜１．実施の形態＞
[構成]
図１は、一実施の形態に係る表示装置１の全体構成の一例を表したものである。この表示装置１は、表示パネル１０と、表示パネル１０を駆動する駆動回路２０とを備えている。
【００２０】
表示パネル１０は、複数の表示画素１４が２次元配置された表示領域１０Ａを有している。表示パネル１０は、外部から入力された映像信号２０Ａに基づく画像を、各表示画素１４をアクティブマトリクス駆動することにより表示するものである。各表示画素１４は、赤色用のサブピクセル１３Ｒと、緑色用のサブピクセル１３Ｇと、青色用のサブピクセル１３Ｂとを含んでいる。なお、以下では、サブピクセル１３Ｒ，１１Ｇ，１１Ｂの総称としてサブピクセル１３を用いるものとする。
【００２１】
図２は、サブピクセル１３の回路構成の一例を表したものである。サブピクセル１３は、図２に示したように、有機ＥＬ素子１１と、有機ＥＬ素子１１に並列接続された容量Ｃｓｕｂと、有機ＥＬ素子１１を駆動する画素回路１２とを有している。有機ＥＬ素子１１は、特許請求の範囲の「自発光素子」の一具体例に相当する。なお、サブピクセル１３Ｒには、有機ＥＬ素子１１として、赤色光を発する有機ＥＬ素子１１Ｒが設けられている。同様に、サブピクセル１３Ｇには、有機ＥＬ素子１１として、緑色光を発する有機ＥＬ素子１１Ｇが設けられている。サブピクセル１３Ｂには、有機ＥＬ素子１１として、青色光を発する有機ＥＬ素子１１Ｂが設けられている。
【００２２】
画素回路１２は、例えば、書込トランジスタＴｗｓと、駆動トランジスタＴｄｒと、保持容量Ｃｓとを含んで構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。なお、画素回路１２は、２Ｔｒ１Ｃの回路構成に限られるものではなく、互いに直列接続された２つの書込トランジスタＴｗｓを有していてもよいし、上記以外のトランジスタや、容量を有していてもよい。
【００２３】
書込トランジスタＴｗｓは、映像信号に対応する電圧を保持容量Ｃｓに書き込むトランジスタである。駆動トランジスタＴｄｒは、書込トランジスタＴｗｓによって書き込まれた保持容量Ｃｓの電圧に基づいて有機ＥＬ素子１１を駆動するトランジスタである。トランジスタＴｗｓ，Ｔｄｒは、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により構成されている。なお、トランジスタＴｗｓ，Ｔｄｒは、ｐチャネルＭＯＳ型のＴＦＴにより構成されていてもよい。
【００２４】
なお、本実施の形態の書込トランジスタＴｗｓが特許請求の範囲の「第１トランジスタ」の一具体例に相当し、本実施の形態の駆動トランジスタＴｄｒが特許請求の範囲の「第２トランジスタ」の一具体例に相当する。また、本実施の形態の保持容量Ｃｓが特許請求の範囲の「第１保持容量」の一具体例に相当する。
【００２５】
駆動回路２０は、タイミング生成回路２１、映像信号処理回路２２、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５を有している。駆動回路２０は、また、データ線駆動回路２３の出力に接続されたデータ線ＤＴＬと、ゲート線駆動回路２４の出力に接続されたゲート線ＷＳＬと、ドレイン線駆動回路２５の出力に接続されたドレイン線ＤＳＬとを有している。駆動回路２０は、さらに、有機ＥＬ素子１１のカソードに接続されたグラウンド線ＧＮＤを有している。なお、グラウンド線ＧＮＤは、グラウンドに接続されるものであり、グラウンドに接続されたときにグラウンド電圧（参照電圧）となる。
【００２６】
タイミング生成回路２１は、例えば、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５が連動して動作するように制御するものである。タイミング生成回路２１は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、これらの回路に対して制御信号２１Ａを出力するようになっている。
【００２７】
映像信号処理回路２２は、例えば、外部から入力されたデジタルの映像信号２０Ａを補正すると共に、補正した後の映像信号をアナログに変換して信号電圧２２Ｂをデータ線駆動回路２３に出力するものである。
【００２８】
データ線駆動回路２３は、制御信号２１Ａの入力に応じて（同期して）、映像信号処理回路２２から入力されたアナログの信号電圧２２Ｂを、各データ線ＤＴＬを介して、選択対象の表示画素１４（またはサブピクセル１３）に書き込むものである。データ線駆動回路２３は、例えば、信号電圧２２Ｂと、映像信号とは無関係の一定電圧とを出力することが可能となっている。
【００２９】
ゲート線駆動回路２４は、制御信号２１Ａの入力に応じて（同期して）、複数のゲート線ＷＳＬに選択パルスを順次印加して、複数の表示画素１４（またはサブピクセル１３）をゲート線ＷＳＬ単位で順次選択するものである。ゲート線駆動回路２４は、例えば、書込トランジスタＴｗｓをオンさせるときに印加する電圧と、書込トランジスタＴｗｓをオフさせるときに印加する電圧とを出力することが可能となっている。
【００３０】
ドレイン線駆動回路２５は、制御信号２１Ａの入力に応じて（同期して）、所定の電圧を、各ドレイン線ＤＳＬを介して、各画素回路１２の駆動トランジスタＴｄｒのドレインに出力するようになっている。ドレイン線駆動回路２５は、例えば、有機ＥＬ素子１１を発光させるときに印加する電圧と、有機ＥＬ素子１１を消光させるときに印加する電圧とを出力することが可能となっている。
【００３１】
次に、図２、図３を参照して、各構成要素の接続関係および配置について説明する。なお、図３は、サブピクセル１３のレイアウトの一例を表したものである。
【００３２】
ゲート線ＷＳＬは、行方向に延在して形成されており、コンタクト３７Ａを介して、書込トランジスタＴｗｓのゲート３１Ａに接続されている。ドレイン線ＤＳＬも行方向に延在して形成されており、コンタクト３７Ｂを介して、駆動トランジスタＴｄｒのドレイン３２Ｃに接続されている。データ線ＤＴＬは列方向に延在して形成されており、コンタクト３７Ｃを介して、書込トランジスタＴｗｓのドレイン３１Ｃに接続されている。書込トランジスタＴｗｓのソース３１Ｂは駆動トランジスタＴｄｒのゲート３２Ａと、保持容量Ｃｓの一端（端子３３Ａ）に接続されている。駆動トランジスタＴｄｒのソース３２Ｂと保持容量Ｃｓの他端（端子３３Ｂ）とが、コンタクト３７Ｄを介して、有機ＥＬ素子１１のアノード３５Ａに接続されている。有機ＥＬ素子１１の有機層３５Ｃはアノード３５Ａ上に配置されている。有機ＥＬ素子１１のカソード３５Ｂは、有機層３５Ｃ上に配置されており、かつ、グラウンド線ＧＮＤに接続されている。
【００３３】
次に、表示パネル１０における書込トランジスタＴｗｓおよびその近傍の断面構成について説明する。図４は、表示パネル１０における書込トランジスタＴｗｓおよびその近傍の断面構成の一例を表したものである。表示パネル１０は、例えば、図４に示したように、書込トランジスタＴｗｓおよびその近傍において、基板４１上に、絶縁層４２、絶縁層４３、絶縁層４４および基板４５を基板４１側からこの順に有している。絶縁層４３は開口４３Ａを有しており、開口４３Ａに有機ＥＬ素子１１が設けられている。有機ＥＬ素子１１は、例えば、図４に示したように、アノード電極３５Ａ、有機層３５Ｃおよびカソード電極３５Ｂを開口４３Ａの底面側から順に積層して構成されている。
【００３４】
基板４１，４５は、例えば、ガラス基板，シリコン（Ｓｉ）基板あるいは樹脂基板などからなる。アノード電極３５Ａは、絶縁層４２の平坦面にならった平坦な膜となっている。アノード電極３５Ａは、可視光に対して透明な導電性材料、例えばＩＴＯ（Indium Tin Oxide；酸化インジウムスズ）によって構成されている。有機層３５Ｃは、例えば、アノード電極３５Ａ側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを有している。カソード電極３５Ｂは、少なくとも有機層３５Ｃの上面に接して形成されており、例えば、絶縁層４３を含む表面全体に形成された共通電極として機能する。カソード電極３５Ｂは、金属材料で構成されており、反射ミラーとして機能する。これにより、有機ＥＬ素子１１の有機層３５Ｃから発せられた光は、アノード電極３５Ａ、絶縁層４２および基板４１を介して外部に出力されるようになっている。従って、表示パネル１０は、ボトムエミッション構造となっている。
【００３５】
ところで、本実施の形態では、例えば、図３、図４に示したように、書込トランジスタＴｗｓが有機ＥＬ素子１１から発せられた光が直接入射する位置に配置されている。具体的には、書込トランジスタＴｗｓは、有機ＥＬ素子１１の直下、例えば、有機ＥＬ素子１１のアノード電極３５Ａと対向する領域に配置されている。
【００３６】
［動作］
次に、本実施の形態の表示装置１の動作の一例について説明する。
【００３７】
この表示装置１では、映像信号２０Ａに対応する信号電圧２２Ｂがデータ線駆動回路２３によって各データ線ＤＴＬに印加されると共に、制御信号２１Ａに応じた選択パルスがゲート線駆動回路２４およびドレイン線駆動回路２５によって複数のゲート線ＷＳＬおよびドレイン線ＤＳＬに順次印加される。実際には、以下に説明する動作を経て映像が表示される。
【００３８】
図５は、ある画素回路１２に印加される電圧波形の一例と、駆動トランジスタＴｄｒのゲート電圧Ｖｇおよびソース電圧Ｖｓの変化の一例とを表したものである。図５（Ａ）にはデータ線ＤＴＬに、信号電圧Ｖｓｉｇと、オフセット電圧Ｖｏｆｓが印加されている様子が示されている。図５（Ｂ）にはゲート線ＷＳＬに、書込トランジスタＴｗｓをオンする電圧Ｖｏｎと、書込トランジスタＴｗｓをオフする電圧Ｖｏｆｆが印加されている様子が示されている。図５（Ｃ）にはドレイン線ＤＳＬに、電圧Ｖｃｃと、電圧Ｖｉｎｉが印加されている様子が示されている。さらに、図５（Ｄ），（Ｅ）には、ドレイン線ＤＳＬ、データ線ＤＴＬおよびゲート線ＷＳＬへの電圧印加に応じて、駆動トランジスタＴｄｒのゲート電圧Ｖｇおよびソース電圧Ｖｓが時々刻々変化している様子が示されている。
【００３９】
（閾値補正準備期間）
まず、閾値補正の準備を行う。具体的には、ゲート線ＷＳＬの電圧がＶｏｆｆとなっており、ドレイン線ＤＳＬの電圧がＶｃｃとなっている時（つまり有機ＥＬ素子１１が発光している時）に、ドレイン線駆動回路２５がドレイン線ＤＳＬの電圧をＶｃｃからＶｉｎｉに下げる（Ｔ１）。すると、ソース電圧ＶｓがＶｉｎｉとなり、有機ＥＬ素子１１が消光する。その後、データ線ＤＴＬの電圧がＶｏｆｓとなっている時にゲート線駆動回路２４がゲート線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ、駆動トランジスタＴｄｒのゲートをＶｏｆｓとする。
【００４０】
（最初の閾値補正期間）
次に、閾値の補正を行う。具体的には、書込トランジスタＴｗｓがオンしており、データ線ＤＴＬの電圧がＶｏｆｓとなっている間に、ドレイン線駆動回路２５がドレイン線ＤＳＬの電圧をＶｉｎｉからＶｃｃに上げる（Ｔ２）。すると、駆動トランジスタＴｄｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その後、データ線駆動回路２３がデータ線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える前に、ゲート線駆動回路２４がゲート線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ３）。すると、駆動トランジスタＴｄｒのゲートがフローティングとなり、閾値の補正が休止する。
【００４１】
（最初の閾値補正休止期間）
閾値補正が休止している期間中は、例えば、先の閾値補正を行った行（画素）とは異なる他の行（画素）において、データ線ＤＴＬの電圧のサンプリングが行われる。なお、このとき、先の閾値補正を行った行（画素）において、ソース電圧ＶｓがＶｏｆｓ−Ｖｔｈ（Ｖｔｈは駆動トランジスタＴｄｒの閾値電圧）よりも低いので、閾値補正休止期間中にも、先の閾値補正を行った行（画素）において、駆動トランジスタＴｄｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇し、保持容量Ｃｓを介したカップリングによりゲート電圧Ｖｇも上昇する。
【００４２】
（２回目の閾値補正期間）
次に、閾値補正を再び行う。具体的には、データ線ＤＴＬの電圧がＶｏｆｓとなっており、閾値補正が可能となっている時に、ゲート線駆動回路２４がゲート線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ、駆動トランジスタＴｄｒのゲート電圧をＶｏｆｓにする（Ｔ４）。このとき、ソース電圧ＶｓがＶｏｆｓ−Ｖｔｈよりも低い場合（閾値補正がまだ完了していない場合）には、駆動トランジスタＴｄｒがカットオフするまで（ゲート−ソース間電圧ＶｇｓがＶｔｈになるまで）、駆動トランジスタＴｄｒのドレイン−ソース間に電流Ｉｄｓが流れる。その後、データ線駆動回路２３がデータ線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える前に、ゲート線駆動回路２４がゲート線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ５）。すると、駆動トランジスタＴｄｒのゲートがフローティングとなるので、ゲート−ソース間電圧Ｖｇｓをデータ線ＤＴＬの電圧の大きさに拘わらず一定に維持することができる。
【００４３】
なお、この閾値補正期間において、保持容量ＣｓがＶｔｈに充電され、ゲート−ソース間電圧ＶｇｓがＶｔｈとなった場合には、駆動回路２０は、閾値補正を終了する。しかし、ゲート−ソース間電圧ＶｇｓがＶｔｈにまで到達しない場合には、駆動回路２０は、ゲート−ソース間電圧ＶｇｓがＶｔｈに到達するまで、閾値補正と、閾値補正休止とを繰り返し実行する。
【００４４】
（書き込み・移動度補正期間）
閾値補正休止期間が終了した後、書き込みと移動度補正を行う。具体的には、データ線ＤＴＬの電圧がＶｓｉｇとなっている間に、ゲート線駆動回路２４がゲート線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ（Ｔ６）、駆動トランジスタＴｄｒのゲートをデータ線ＤＴＬに接続する。すると、駆動トランジスタＴｄｒのゲート電圧Ｖｇがデータ線ＤＴＬの電圧Ｖｓｉｇとなる。このとき、有機ＥＬ素子１１のアノード電圧はこの段階ではまだ有機ＥＬ素子１１の閾値電圧Ｖｅｌよりも小さく、有機ＥＬ素子１１はカットオフしている。そのため、電流Ｉｄｓは有機ＥＬ素子１１の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧ＶｓがΔＶだけ上昇し、やがてゲート−ソース間電圧ＶｇｓがＶｓｉｇ＋Ｖｔｈ−ΔＶとなる。このようにして、書き込みと同時に移動度補正が行われる。ここで、駆動トランジスタＴｄｒの移動度が大きい程、ΔＶも大きくなるので、ゲート−ソース間電圧Ｖｇｓを発光前にΔＶだけ小さくすることにより、画素１３ごとの移動度のばらつきを取り除くことができる。
【００４５】
（ブートストラップ期間）
最後に、ゲート線駆動回路２４がゲート線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ７）。すると、駆動トランジスタＴｄｒのゲートがフローティングとなり、駆動トランジスタＴｄｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その結果、有機ＥＬ素子１１に閾値電圧Ｖｅｌ以上の電圧が印加され、有機ＥＬ素子１１が所望の輝度で発光を開始する。
【００４６】
このように、本実施の形態の表示装置１では、各サブピクセル１３において画素回路１２がオンオフ制御され、各サブピクセル１３の有機ＥＬ素子１１に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こり、その光が外部に取り出される。その結果、表示パネル１０の表示領域１０Ａにおいて画像が表示される。
【００４７】
［効果］
次に、本実施の形態の表示装置１の効果について説明する。本実施の形態では、表示パネル１０がボトムエミッション構造となっており、かつ書込トランジスタＴｗｓが有機ＥＬ素子１１から発せられた光が直接入射する位置に配置されている。そのため、書込トランジスタＴｗｓの特性は有機ＥＬ素子１１から発せられた光によって変化する。
【００４８】
一般的に、トランジスタは、光を受光すると、図６のように特性が変化し、オフ領域のリーク電流が光の強度に応じて増加する特性をもつ。これを画素回路１２にあてはめて考えてみる。なお、以下では、書込トランジスタＴｗｓがｎチャネルＭＯＳ型のトランジスタで構成されている場合には、駆動回路２０（ゲート線駆動かいろ２４）が、書込トランジスタＴｗｓのゲートに、Ｖｏｆｆ（つまり、書込トランジスタＴｗｓソース電圧およびドレイン電圧よりも低い電圧）を印加している状態で、有機ＥＬ素子１１が発光を開始したものとする。また、書込トランジスタＴｗｓがｐチャネルＭＯＳ型のトランジスタで構成されている場合には、駆動回路２０（ゲート線駆動かいろ２４）が、書込トランジスタＴｗｓのゲートに、Ｖｏｆｆ（つまり、書込トランジスタＴｗｓソース電圧およびドレイン電圧よりも高い電圧）を印加している状態で、有機ＥＬ素子１１が発光を開始したものとする。
【００４９】
まず、書込トランジスタＴｗｓに、有機ＥＬ素子１１からのＥＬ光が入射すると、図３に示したように、保持容量Ｃｓから電荷がリークし、書込トランジスタＴｗｓにリーク電流ＩLが流れる。そのため、例えば、図５（Ｄ），（Ｅ）に示したように、駆動トランジスタＴｄｒのゲート−ソース間電圧Ｖｇｓが低下して、電流が低下する。なお、図５（Ｄ），（Ｅ）では、通常のゲート−ソース間電圧がＶｇｓ０となっているときに、本実施の形態では、ゲート−ソース間電圧がＶｇｓ０よりも小さなＶｇｓ１となっていることが示されている。
【００５０】
保持容量Ｃｓからのリーク電流は光の強度に依存する。そのため、図７に示したように、輝度の高い画素ではリーク電流は大きくなり、輝度の低い画素ではリーク電流が小さくなる。つまり、本実施の形態では、書き込みトランジスタＴｗｓを、有機ＥＬ素子１１の直下に配置することにより、有機ＥＬ素子１１で発せられた光の輝度の大きさに応じた電圧が駆動トランジスタＴｄｒのゲート電圧にフィードバックされている。これにより、初め、輝度の高い画素ではゲート−ソース間電圧Ｖｇｓが早く低下し、輝度の低い画素ではゲート−ソース間電圧Ｖｇｓの低下が遅いので、同一階調の信号電圧が書き込まれた複数の画素において、発光効率の相対的に高い画素と、発光効率の相対的に低い画素との輝度差が小さくなる。その結果、有機ＥＬ素子１１の効率が低下し、移動度補正を効果的に行うことが難しい場合であっても、焼き付きを低減することができる。また、本実施の形態では、特別な回路を設けなくても、焼き付きを低減することができる。
【００５１】
＜２．第１の実施の形態の変形例＞
［構成］
上記実施の形態では、保持容量Ｃｓから電荷をリークさせるため、有機ＥＬ素子１１が発光している最中に輝度を下げながら、有機ＥＬ素子１１の発光輝度を補正することになる。そのため、輝度を完全に補正するのに時間がかかる場合がある。そこで、例えば、図８に示したように、画素回路１２内に高速フィードバック回路１５を設けて、発光輝度を補正する時間を短縮するようにしてもよい。
【００５２】
高速フィードバック回路１５は、例えば、図８に示したように、保持容量Ｃｓに並列接続された回路であり、例えば、互いに直列に接続されたトランジスタＴｒ１および保持容量Ｃｓ１を有している。トランジスタＴｒ１のゲートは、新たに設けられたゲート線ＷＳＬ１に接続されている。トランジスタＴｒ１ソースまたはドレインが駆動トランジスタＴｄｒのゲートに接続されており、トランジスタＴｒ１ソースおよびドレインのうち駆動トランジスタＴｄｒに未接続の方は、書込トランジスタＴｗｓおよび保持容量Ｃｓに接続されている。従って、駆動トランジスタＴｄｒのゲートは、トランジスタＴｒ１がオンしているときには、書込トランジスタＴｗｓおよび保持容量Ｃｓと電気的に接続され、保持容量Ｃｓ，Ｃｓ１は互いに並列に接続される。
【００５３】
［動作、効果］
次に、本変形例に係る表示装置１の動作および効果について説明する。本変形例では、図９に示したように、閾値補正準備期間からブートストラップ期間までの間、ゲート線駆動回路２４は、ゲート線ＷＳＬ，ＷＳＬ１の双方に対して、同一の信号（選択パルス）を入力するようになっている。しかし、本変形例では、ゲート線駆動回路２４は、発光期間に入ると直ちに、ゲート線ＷＳＬ１だけに、選択パルス（図中のＰ１）を入力するようになっている。
【００５４】
図１０に示したように、ゲート線ＷＳＬ１に、選択パルス（図中のＰ１）が入力される前では、保持容量Ｃｓの電位差Ｖｃｓ１は、高速フィードバック回路１５が設けられていない時と同様に書込トランジスタＴｗｓによる電流リークにより減少していく。しかし、トランジスタＴｒ１にはＥＬ光は入射していないので、保持容量Ｃｓ２の電位差Ｖｃｓ２は、書込トランジスタＴｗｓによる電流リークによる影響を受けず、保持されたままである。このとき、保持容量Ｃｓの電位差Ｖｃｓ１は、有機ＥＬ素子１１の発光輝度が高いほど減少し、有機ＥＬ素子１１の発光輝度が低いほど減少幅が小さくなる。
【００５５】
その後、ゲート線ＷＳＬ１に、選択パルス（図中のＰ１）が入力され、トランジスタＴｒ１がオンすると、保持容量Ｃｓおよび保持容量Ｃｓ２が並列接続されるので、これらの電位差Ｖｃｓ１，Ｖｃｓ２は等電位となる。そのため、有機ＥＬ素子１１の発光輝度の高い画素では保持容量Ｃｓ１の電位差Ｖｃｓ２、つまり駆動トランジスタＴｄｒのゲート−ソース間電圧Ｖｇｓが小さくなり、有機ＥＬ素子１１の発光輝度の低い画素では駆動トランジスタＴｄｒのゲート−ソース間電圧Ｖｇｓが大きくなる。これにより、同一階調の信号電圧が書き込まれた複数の画素において、発光効率の相対的に高い画素と、発光効率の相対的に低い画素との輝度差が小さくなる。その結果、焼き付きを低減することができる。また、選択パルス（図中のＰ１）を印加するタイミングを早くすることにより、輝度を補正する時間を短くすることができる。
【００５６】
＜３．第２の実施の形態＞
[構成]
次に、第２の実施形態に係る表示装置について説明する。本実施の形態の表示装置は、表示パネル１０としてトップエミッション構造のものを備えている点で、上記実施の形態の表示装置１の構成と主に相違する。そこで、以下では、上記実施の形態との相違点について主に説明し、上記実施の形態との共通点についての説明を適宜、省略するものとする。
【００５７】
図１１は、本実施の形態におけるサブピクセル１３のレイアウトの一例を表したものである。図１２は、図１１のサブピクセル１３における書込トランジスタＴｗｓ近傍の断面構成の一例を表したものである。
【００５８】
本実施の形態では、有機ＥＬ素子１１のアノード電極３５Ａおよび有機層３５Ｃがサブピクセル１３の上面に広く形成されている。アノード電極３５Ａは、書込トランジスタＴｗｓの直上に開口Ｈを有している。アノード電極３５Ａは、金属材料で構成されており、反射ミラーとして機能する。有機層３５Ｃは、書込トランジスタＴｗｓの直上を含むサブピクセル１３の上面に広く形成されており、書込トランジスタＴｗｓの直上には、開口Ｈを介して有機層３５Ｃが見えている。つまり、書込トランジスタＴｗｓは、開口Ｈと対向する領域に配置されており、有機ＥＬ素子１１から発せられた光が入射する位置に配置されている。カソード電極３５Ｂは、可視光に対して透明な導電性材料、例えばＩＴＯによって構成されている。これにより、有機ＥＬ素子１１の有機層３５Ｃから発せられた光は、アノード電極３５Ａ、絶縁層４２および基板４１を介して外部に出力されるようになっている。
【００５９】
［効果］
次に、本実施の形態の表示装置の効果について説明する。本実施の形態では、表示パネル１０がトップエミッション構造となっており、かつ書込トランジスタＴｗｓが有機ＥＬ素子１１から発せられた光が直接入射する位置に配置されている。そのため、書込トランジスタＴｗｓの特性は有機ＥＬ素子１１から発せられた光によって変化する。
【００６０】
本実施の形態では、上記第１の実施の形態と同様、書込トランジスタＴｗｓにＥＬ光が入射すると、図３に示したように、保持容量Ｃｓから電荷がリークし、書込トランジスタＴｗｓにリーク電流ＩLが流れる。そのため、例えば、図５（Ｄ），（Ｅ）に示したように、駆動トランジスタＴｄｒのゲート−ソース間電圧Ｖｇｓが低下して、電流が低下する。保持容量Ｃｓからのリーク電流は光の強度に依存する。そのため、図７に示したように、輝度の高い画素ではリーク電流は大きくなり、輝度の低い画素ではリーク電流が小さくなる。つまり、本実施の形態では、書き込みトランジスタＴｗｓを、開口Ｈを介して有機ＥＬ素子１１の直下に配置することにより、有機ＥＬ素子１１で発せられた光の輝度の大きさに応じた電圧が駆動トランジスタＴｄｒのゲート電圧にフィードバックされている。これにより、初め、輝度の高い画素ではゲート−ソース間電圧Ｖｇｓが早く低下し、輝度の低い画素ではゲート−ソース間電圧Ｖｇｓの低下が遅いので、同一階調の信号電圧が書き込まれた複数の画素において、発光効率の相対的に高い画素と、発光効率の相対的に低い画素との輝度差が小さくなる。その結果、有機ＥＬ素子１１の効率が低下し、移動度補正を効果的に行うことが難しい場合であっても、焼き付きを低減することができる。また、本実施の形態でも、特別な回路を設けなくても、焼き付きを低減することができる。
【００６１】
＜４．第２の実施の形態の変形例＞
［構成］
上記第２の実施の形態では、保持容量Ｃｓから電荷をリークさせるため、有機ＥＬ素子１１が発光している最中に輝度を下げながら、有機ＥＬ素子１１の発光輝度を補正することになる。そのため、輝度を完全に補正するのに時間がかかる場合がある。そこで、例えば、図８に示したように、画素回路１２内に高速フィードバック回路１５を設けて、発光輝度を補正する時間を短縮するようにしてもよい。このようにした場合には、焼き付きを低減することができる。また、ゲート線ＷＳＬ１へ選択パルス（図中のＰ１）を印加するタイミングを早くすることにより、輝度を補正する時間を短くすることができる。
【００６２】
＜５．モジュールおよび適用例＞
以下、上記第１および第２の実施の形態およびそれらの変形例で説明した表示装置１の適用例について説明する。表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００６３】
［モジュール］
表示装置１は、例えば、図１３に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３の一辺に、表示パネル１０を封止する部材（図示せず）から露出した領域２１０を設け、この露出した領域２１０に、タイミング生成回路２１、映像信号処理回路２２、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００６４】
［適用例１］
図１４は、表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、表示装置１により構成されている。
【００６５】
［適用例２］
図１５は、表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、表示装置１により構成されている。
【００６６】
［適用例３］
図１６は、表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、表示装置１により構成されている。
【００６７】
［適用例４］
図１７は、表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、表示装置１により構成されている。
【００６８】
［適用例５］
図１８は、表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、表示装置１により構成されている。
【００６９】
以上、上記各実施の形態および適用例を挙げて本発明を説明したが、本発明はそれらに限定されるものではなく、種々変形が可能である。
【００７０】
例えば、上記実施の形態等では、表示装置がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１２の構成は上記実施の形態等で説明したものに限られない。従って、必要に応じて容量素子やトランジスタを画素回路１２に追加することが可能である。その場合、画素回路１２の変更に応じて、上述したタイミング生成回路２１、映像信号処理回路２２、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５のほかに、必要な駆動回路を追加してもよい。また、この場合に、書込トランジスタＴｗｓに相当するトランジスタが複数存在するときには、複数の書込トランジスタＴｗｓのうち少なくとも１つに対して遮光層ＳＨＤが設けられていればよく、全てに対して遮光層ＳＨＤが設けられていることが好ましい。
【００７１】
また、上記実施の形態等では、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５の駆動をタイミング生成回路２１および映像信号処理回路２２が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５の制御は、ハードウェア（回路）で行われていてもよいし、ソフトウェア（プログラム）で行われていてもよい。
【００７２】
また、上記実施の形態等では、書込トランジスタＴｗｓのソースおよびドレインや、駆動トランジスタＴｄｒのソースおよびドレインが固定されたものとして説明されていたが、いうまでもなく、電流の流れる向きによっては、ソースとドレインの対向関係が上記の説明とは逆になることがある。
【００７３】
また、上記実施の形態等では、書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒがｎチャネルＭＯＳ型のＴＦＴにより形成されているものとして説明されていたが、書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒの少なくとも一方がｐチャネルＭＯＳ型のＴＦＴにより形成されていてもよい。なお、駆動トランジスタＴｄｒがｐチャネルＭＯＳ型のＴＦＴにより形成されている場合には、上記実施の形態等において、有機ＥＬ素子１１のアノード３５Ａがカソードとなり、有機ＥＬ素子１１のカソード３５Ｂがアノードとなる。また、上記実施の形態等において、書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒは、常に、アモルファスシリコン型のＴＦＴやマイクロシリコン型のＴＦＴである必要はなく、例えば、低温ポリシリコン型のＴＦＴであってもよい。
【００７４】
また、上記実施の形態等では、閾値補正および移動度補正が必ず行われていたが、本開示における輝度補正は、これら閾値補正および移動度補正と同時に行われる必要はない。従って、例えば、閾値補正および移動度補正を行わずに、本開示における輝度補正だけを行うことにより、閾値や移動度のばらつきに起因する輝度むらを低減することも可能である。
【符号の説明】
【００７５】
１…表示装置、１０…表示パネル、１０Ａ…表示領域、１１，１１Ｒ，１１Ｇ，１１Ｂ…有機ＥＬ素子、１２…画素回路、１３，１３Ｒ，１３Ｇ，１３Ｂ…サブピクセル、１４…表示画素、１５…高速フィードバック回路、２０…駆動回路、２１…タイミング生成回路、２１Ａ…制御信号、２２…映像信号処理回路、２３…データ線駆動回路、２４…ゲート線駆動回路、２５…ドレイン線駆動回路、３１Ａ，３２Ａ…ゲート、３１Ｂ，３２Ｂ…ソース、３１Ｃ，３２Ｃ…ドレイン、３３Ａ，３３Ｂ…端子、３５Ａ…アノード電極、３５Ｂ…カソード電極、３５Ｃ…有機層、４１，４５…基板、４２，４３，４４…絶縁層、４３Ａ，Ｈ…開口、Ｃｓ，Ｃｓ１…保持容量、Ｔｄｒ…駆動トランジスタ、Ｔｒ１…トランジスタ、Ｔｗｓ…書込トランジスタ、ＤＳＬ…ドレイン線、ＤＴＬ…データ線、ＷＳＬ，ＷＳＬ１…ゲート線。
【図１】
0005737568.tif 000002
【図２】
0005737568.tif 000003
【図３】
0005737568.tif 000004
【図４】
0005737568.tif 000005
【図５】
0005737568.tif 000006
【図６】
0005737568.tif 000007
【図７】
0005737568.tif 000008
【図８】
0005737568.tif 000009
【図９】
0005737568.tif 000010
【図１０】
0005737568.tif 000011
【図１１】
0005737568.tif 000012
【図１２】
0005737568.tif 000013
【図１３】
0005737568.tif 000014
【図１４】
0005737568.tif 000015
【図１５】
0005737568.tif 000016
【図１６】
0005737568.tif 000017
【図１７】
0005737568.tif 000018
【図１８】
0005737568.tif 000019