(57)【特許請求の範囲】
【請求項１】
パーソナルコンピュータから出力されて変換されたデジタル映像信号に基づき、複数の発光素子を表示画面として映像表示する構成を備えた電飾装置において、
前記デジタル映像信号を伝送する第１データラインと、
前記第１データラインに複数がマルチドロップ接続され、前記第１データラインに伝送されている前記デジタル映像信号から自己アドレスに対応する１水平期間分の水平映像信号を夫々に取り込み、転送速度が低減されたシリアルなパケットデータとして出力すると共に、前段、後段の回路と通信可能にデイジーチェーン接続された状態で自己アドレスを自動設定する第１回路と、
前記複数の第１回路に夫々接続され、転送速度が低減された前記パケットデータを伝送する複数の第２データラインと、
各前記第２データラインに複数ずつがマルチドロップ接続され、前記水平映像信号に基づく前記パケットデータから自己アドレスに対応する１画素分のデータを夫々に取り込んでドライブ信号に変換して出力すると共に、前段、後段の回路と通信可能にデイジーチェーン接続された状態で自己アドレスを自動設定する第２回路と、
各前記第２回路に夫々接続され、対応する前記第２回路からの前記ドライブ信号により発光駆動させられる前記複数の発光素子と、を備え、
前記第１回路がデータ処理に用いる第１クロック周波数ｆｃy［Ｈｚ］と前記第２回路がデータ処理に用いる第２クロック周波数ｆｃx［Ｈｚ］とがｆｃy≧ｆｃxの関係を満たし、前記第１回路が自身で使用する前記第１クロック周波数のクロック信号ＣＫ(ｙ)を、後段の前記第２回路が使用可能な前記第２クロック周波数のクロック信号ＣＫ（ｘ）に変換して前記第２データラインに送信する、
ことを特徴とする電飾装置。
【請求項２】
パーソナルコンピュータから出力されて変換されたデジタル映像信号に基づき、複数の発光素子を表示画面として映像表示する電飾方法において、
第１データラインに前記デジタル映像信号を伝送する工程と、
前記第１データラインに夫々がマルチドロップ接続された複数の第１回路により、前記第１データラインに伝送されている前記デジタル映像信号から自己アドレスに対応する１水平期間分の水平映像信号を夫々に取り込み、転送速度が低減されたシリアルなパケットデータとして出力すると共に、前段、後段の回路と通信可能にデイジーチェーン接続された状態で自己アドレスを自動設定する工程と、
各前記第１回路に夫々接続された第２データラインに、転送速度が低減された前記パケットデータを伝送する工程と、
前記第２データラインに夫々がマルチドロップ接続された複数の第２回路により、前記水平映像信号に基づく前記パケットデータから自己アドレスに対応する１画素分のデータを夫々に取り込んでドライブ信号に変換して出力すると共に、前段、後段の回路と通信可能にデイジーチェーン接続された状態で自己アドレスを自動設定する工程と、
前記複数の第２回路に夫々接続された前記複数の発光素子を前記ドライブ信号により発光駆動させる工程と、を含み、
前記第１回路がデータ処理に用いる第１クロック周波数ｆｃy［Ｈｚ］と前記第２回路がデータ処理に用いる第２クロック周波数ｆｃx［Ｈｚ］とがｆｃy≧ｆｃxの関係を満たし、前記第１回路が自身で使用する前記第１クロック周波数のクロック信号ＣＫ(ｙ)を、後段の前記第２回路が使用可能な前記第２クロック周波数のクロック信号ＣＫ（ｘ）に変換して前記第２データラインに送信する、
ことを特徴とする電飾方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤ等の発光素子を用いた電飾装置及び電飾方法に関するものである。
【背景技術】
【０００２】
従来、発光素子を用いた電飾装置として、イベント会場やテーマパーク等で使用される大規模なイルミネーション装置、市販の小規模なイルミネーション商品、看板の装飾、或いは、パチンコ機やアーケードゲーム機等のアミューズメント機器の電飾システムなどが知られている。
【０００３】
例えば屋内外で使用するフラットな大型パネルディスプレイとしては、図９に示すような、マトリクス状に配列された多数の画素を用いた装置が知られている。この大型パネルディスプレイ３１は、同図に示すように、行列方向に夫々延在する多数のＹ信号線３４及びＸ信号線３５と、これら信号線３４，３５の各交差部に配設された多数の画素部３６と、Ｙ信号線３４に信号を送るＹドライバ３２と、Ｘ信号線３５に信号を送るＸドライバ３３とを備えている。このような大型パネルディスプレイ３１は、各画素部（発光部）への配線が格子状になっており、使用時の形状が四角形と決まっていて、飾り付けるという電飾装置としての基本的な機能を持たず、使用時や設計時の形状に自由度がなく、通常の電飾装置のように自由に引き回すことはできない。
【０００４】
現在、広く普及している電飾装置（以下、「従来の電飾装置」と記す）は、複数の独立した電飾回路を束ねた構造となっており、個々の回路系統が夫々違う発光パターンの演目（プログラム）に従って点滅を繰り返す方式であるが、その発光パターンは単調で、高度な演出が困難であった。
【０００５】
このような従来の電飾装置に対して、より演出効果を上げようとしたものが、下記の手法を用いた装置やシステムである。その代表的な事例では、サブコントローラに、発光体を複数連ねた発光ユニットを接続し、これを電飾の構成単位とし、この構成単位をさらに複数個並べたイルミネーション装置として構成されている（特許文献１参照）。
【０００６】
この特許文献１記載のイルミネーション装置は、複数の発光体が一列に配設された複数本の発光ユニットと、それら発光ユニットに夫々接続され、該発光ユニットを発光させるプログラムが組み込まれた複数のサブコントローラと、それらサブコントローラに接続され、該サブコントローラを動作させる同期信号を送る一個のメインコントローラとを備えて構成されている。このイルミネーション装置では、複数本の発光ユニットがメインコントローラに接続されて集合化され、該メインコントローラからの同期信号によってサブコントローラが夫々動作することで、発光ユニット夫々の発光体がプログラムに従って順次発光する。
【０００７】
しかし、このような特許文献１記載のイルミネーション装置では、サブコントローラに発光パターンのプログラムが組み込まれており、多数のサブコントローラを１個のメインコントローラで同期を取って動作させることで、全体として複雑な発光パターンを実現しているが、この装置の構成単位一個は、前記通常の電飾装置と何ら変わるところはない。つまり、このイルミネーション装置は、通常の電飾装置を複数個並べて、それらをメインコントローラで同期を取って動作させるだけの構成といえるものであった。
【０００８】
また、樹枝状に接続延長できるシステムとして、サブシステムという構成単位を繋ぎ合わせていく電飾映像作成表示システムが知られている（特許文献２参照）。
【０００９】
この特許文献２記載の電飾映像作成表示システムでは、多くの発光素子から構成される電飾システムを、相互に協調しつつ与えられた電飾映像を表示する機能を備えた複数個のサブシステムで構成すると共に、専用ＣＧシステムにより、発光素子の空間配置設計とその電飾映像の生成を発光素子相互間の隣接関係の設定等の手法を用いて効率化しているが、サブシステムという構成単位を繋ぎ合わせていくものであり、そのサブシステムに発光パターンを記憶させるという点では、特許文献１記載のイルミネーション装置と類似の装置であると言える。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００１−３０６０１３号公報
【特許文献２】特開２００３−２０３０９９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上述した特許文献１、２に記載の装置やシステムを含む電飾装置では、発光素子の点滅を基本動作とした単純な発光パターンでしか表現できず、演出能力に乏しかった。つまり、特許文献１の場合は、従来の電飾装置に比べて少しだけ複雑な動作はできるものの、結局はサブコントローラに組み込まれたプログラム以外の発光パターンを再生することはできなかった。また、特許文献２もまた、発光パターンのデータをサブシステムにあらかじめ記憶させておく方式であるため、基本構成としては特許文献１のイルミネーション装置と大きな違いはない。また、この電飾映像作成表示システムは、専用のＣＧシステムを必要とするため、コストアップが避けられないという問題もある。
【００１２】
ところで、これら特許文献１及び２記載の装置やシステムに共通の問題点は、発光パターンのプログラムを記憶させたサブシステムの数を増やして、より複雑な発光パターンを実現しようとしていることである。このような場合、デバイスに内蔵できる記憶素子の容量は小さいため、複雑な発光パターンを得るにも限界がある。
【００１３】
そもそも電飾装置とは、多数の発光素子をコントロールして、変化に富む発光パターンを演目（プログラム、番組）として再生する装置のことである。一方で、発光素子を自在にコントロールできる最も優れた信号は映像信号である。なぜなら、映像信号は、高速かつ高階調の動画を表現する輝度信号を基本として作られているからである。したがって、映像信号をリアルタイムに再生できる電飾装置があれば理想的な電飾装置と言えるのであるが、そのような電飾装置はまだ実現されていない。
【００１４】
上記のような電飾装置が実現できない最大の理由は、映像信号のデータ量が大きすぎる（データの転送レートが速すぎる）ということである。映像信号を使用する場合、最終出力端である発光素子をドライブする直前の伝送ラインでは、信号の形態が映像ベースバンド信号になっている必要がある（一般にベースバンド信号とは、変調されていないアナログ信号のことを指すが、ここでは、非変調かつ非圧縮のデジタル信号もベースバンド信号と呼ぶ）。なぜなら、もしもベースバンド信号ではなく何らかの変調や圧縮を施した信号を伝送してしまうと、全ての発光デバイス側に復調回路やデコーダ回路が必要になるため、システム全体の回路規模が膨大になってしまうからである。
【００１５】
映像ベースバンド信号は、転送レートが非常に高速であるため扱いが難しいという問題がある。例えば、解像度（６４０×４８０）、階調２４ｂｉｔカラー（３色８ｂｉｔ）、走査周波数（垂直６０Ｈｚ、水平３１．５ＫＨｚ）のベースバンド信号を例にとり、３本（３色独立）の伝送ラインを持っているとして、１ライン当たりのデータ転送レートを単純計算すると、
６４０×４８０×６０Ｈｚ×８ｂｉｔ＝１４７４５６０００ｂｐｓ
すなわち、１４８Ｍｂｐｓという高速な転送レートが必要になる。実際には、パケット信号のための付加情報などによってさらにデータ量が増えるため、その何倍もの転送レートでデータ伝送を行う。
【００１６】
このように高速な転送レートで映像信号を伝送するために実用化されている装置として、パーソナルコンピュータ本体からモニターへ映像信号を伝送するＤＶＩ（Digital  Visual  Interface）等の装置がある。しかし、ＤＶＩを使って電飾装置を構成することは困難である。なぜなら、ＤＶＩ等の伝送ラインは直径が太く、高価であり、またこのように転送レートの速い電線路は数メートル程度のデータ伝送しかできないからである。したがって、多数本のＤＶＩの束を長く引き回して（例えば数１０〜数１００メートル）電飾装置を作ることは、事実上不可能といえる。
【００１７】
このように、従来は、電飾装置によって単調な点滅パターンしか作れず、表現力、演出力、面白みに乏しく、複雑な点滅パターンを作ろうとしても配線が増えるため、限界があった。また、プログラムの作成、変更作業が煩雑で、手間がかかっていた。
【００１８】
そこで本発明は、映像信号を用いた自由自在で複雑な発光パターンを実現することができ、配線を増大させずに発光パターン数の増加が可能で、プログラムの作成、変更作業が簡単な電飾装置及び電飾方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
請求項１に係る本発明は（例えば図１乃至図８参照）、パーソナルコンピュータ（１）から出力されて変換されたデジタル映像信号に基づき、複数の発光素子（６）を表示画面として映像表示する構成を備えた電飾装置（７）において、
前記デジタル映像信号を伝送する第１データライン（４）と、
前記第１データライン（４）に複数がマルチドロップ接続され、前記第１データラインに伝送されている前記デジタル映像信号から自己アドレスに対応する１水平期間分の水平映像信号を夫々に取り込み、転送速度が低減されたシリアルなパケットデータとして出力すると共に、前段、後段の回路と通信可能にデイジーチェーン接続された状態で自己アドレスを自動設定する第１回路（Ｙ１〜Ｙｎｅ）と、
前記複数の第１回路（Ｙ１〜Ｙｎｅ）に夫々接続され、転送速度が低減された前記パケットデータを伝送する複数の第２データライン（５）と、
各前記第２データライン（５）に複数ずつがマルチドロップ接続され、前記水平映像信号に基づく前記パケットデータから自己アドレスに対応する１画素分のデータを夫々に取り込んでドライブ信号に変換して出力すると共に、前段、後段の回路と通信可能にデイジーチェーン接続された状態で自己アドレスを自動設定する第２回路（Ｘ１〜Ｘｍｅ１、Ｘ１〜Ｘｍｅｎ、Ｘ１〜Ｘｍｅｎｅ）と、
各前記第２回路（Ｘ１〜Ｘｍｅ１、Ｘ１〜Ｘｍｅｎ、Ｘ１〜Ｘｍｅｎｅ）に夫々接続され、対応する前記第２回路からの前記ドライブ信号により発光駆動させられる前記複数の発光素子（６）と、を備え、
前記第１回路（Ｙ１〜Ｙｎｅ）がデータ処理に用いる第１クロック周波数ｆｃy［Ｈｚ］と前記第２回路（Ｘ１〜Ｘｍｅ１、Ｘ１〜Ｘｍｅｎ、Ｘ１〜Ｘｍｅｎｅ）がデータ処理に用いる第２クロック周波数ｆｃx［Ｈｚ］とがｆｃy≧ｆｃxの関係を満たし、前記第１回路が自身で使用する前記第１クロック周波数のクロック信号ＣＫ(ｙ)を、後段の前記第２回路が使用可能な前記第２クロック周波数のクロック信号ＣＫ（ｘ）に変換して前記第２データラインに送信する、
ことを特徴とする電飾装置（７）にある。
【００２５】
請求項２に係る本発明は（例えば図１乃至図８参照）、パーソナルコンピュータ（１）から出力されて変換されたデジタル映像信号に基づき、複数の発光素子（６）を表示画面として映像表示する電飾方法において、
第１データライン（４）に前記デジタル映像信号を伝送する工程と、
前記第１データライン（４）に夫々がマルチドロップ接続された複数の第１回路（Ｙ１〜Ｙｎｅ）により、前記第１データラインに伝送されている前記デジタル映像信号から自己アドレスに対応する１水平期間分の水平映像信号を夫々に取り込み、転送速度が低減されたシリアルなパケットデータとして出力すると共に、前段、後段の回路と通信可能にデイジーチェーン接続された状態で自己アドレスを自動設定する工程と、
各前記第１回路（Ｙ１〜Ｙｎｅ）に夫々接続された第２データライン（５）に、転送速度が低減された前記パケットデータを伝送する工程と、
前記第２データライン（５）に夫々がマルチドロップ接続された複数の第２回路（Ｘ１〜Ｘｍｅ１、Ｘ１〜Ｘｍｅｎ、Ｘ１〜Ｘｍｅｎｅ）により、前記水平映像信号に基づく前記パケットデータから自己アドレスに対応する１画素分のデータを夫々に取り込んでドライブ信号に変換して出力すると共に、前段、後段の回路と通信可能にデイジーチェーン接続された状態で自己アドレスを自動設定する工程と、
前記複数の第２回路（Ｘ１〜Ｘｍｅ１、Ｘ１〜Ｘｍｅｎ、Ｘ１〜Ｘｍｅｎｅ）に夫々接続された前記複数の発光素子（６）を前記ドライブ信号により発光駆動させる工程と、を含み、
前記第１回路がデータ処理に用いる第１クロック周波数ｆｃy［Ｈｚ］と前記第２回路がデータ処理に用いる第２クロック周波数ｆｃx［Ｈｚ］とがｆｃy≧ｆｃxの関係を満たし、前記第１回路が自身で使用する前記第１クロック周波数のクロック信号ＣＫ(ｙ)を、後段の前記第２回路が使用可能な前記第２クロック周波数のクロック信号ＣＫ（ｘ）に変換して前記第２データラインに送信する、
ことを特徴とする電飾方法にある。
【００２６】
なお、上記カッコ内の符号は、図面と対照するためのものであるが、これは、発明の理解を容易にするための便宜的なものであり、特許請求の範囲の記載に何等影響を及ぼすものではない。
【発明の効果】
【００２７】
請求項１に係る本発明によると、映像信号を用いたシリアル制御の電飾を実現することができ、映像信号を用いることにより色彩、明るさの制御がほぼ無限大になり、電飾で動画を再現することも可能になり、自由に引き回すこともできる。これにより、自由自在で複雑な発光パターンを実現でき、発光パターン数を増やしても配線を増大させることなく（発光パターンがほぼ無限大）、プログラムの作成、変更作業が簡単で（映像ファイルを差し換えるだけでよい）、映像信号と同等の高速、高階調の表示性能を備えた電飾装置を提供することができる。また、発光素子をマトリクスで駆動するのではなく、水平走査方向の独立したＢＵＳラインで駆動することができる。従って、大型パネルディスプレイとして応用することもでき、例えば解像度（６４０×４８０）のフルカラーでの動画表示も可能になる。そして、曲面ディスプレイが簡単に作製でき、１ライン毎にフレキシブルに曲げることができ、丸めて持ち運びも可能になる。さらに、例えば上からぶら下げるだけでディスプレイになるので、壁や設置設備が不要になるという利点もある。このような構成により、第２データラインに伝送するデータ量を、映像信号全体の走査線数分の１に減らすことができ、その結果、ラインを長く引き伸ばせるようになり、第２データラインを電飾装置の電線路として有効に使用することができる。また、複数の第１回路が、第１データラインにマルチドロップ接続されるので、第１回路は、第１データラインに伝送されているデジタル映像信号の中から必要なデータだけ（例えば走査線の１ライン分（１Ｈ分）だけ）をマルチドロップ接続を介して取り込むことができる。更に、複数の第１回路が、前段、後段の回路と通信可能となるようにデイジーチェーン接続された状態で自己アドレスを自動設定する機能を備えるので、第１回路は、前後のデバイスと簡単かつ確実に通信することができ、同一の第１データラインに接続されている他の第１回路と区別するための自己アドレス（自己ＩＤ）を決定することができる。また、複数の第２回路が、第２データラインにマルチドロップ接続されるので、第２回路は、第２データラインに伝送されているシリアルデータ（パケットデータ、シリアル映像信号）の中から必要なデータだけ（例えば１画素（１ピクセル）分だけ）を取り込むことができる。更に、複数の第２回路が、前段、後段の回路と通信可能となるようにデイジーチェーン接続された状態で自己アドレスを自動設定する機能を備えるので、第２回路は、前後の第２回路と通信することができ、第２データラインに接続されている他の第２回路と区別するための自己アドレス（自己ＩＤ）を簡単かつ確実に決定することができる。また、第１回路がデータ処理に用いるクロック周波数をｆｃy［Ｈｚ］とし、第２回路がデータ処理に用いるクロック周波数をｆｃx［Ｈｚ］とすると、ｆｃy≧ｆｃxの関係を満たすように構成される。このため、例えば一本の第２データラインを一本の水平走査線に対応させる場合、第２データラインに伝送させる映像データの量が、映像ベースバンド信号全体の水平走査線数分の１となることで、第１データラインに比べて第２データラインの転送速度を落とす（即ち、第２回路のクロック周波数を落とす）ことができ、従って、第２データラインを長く引き伸ばすことができるようになる。
【００３３】
請求項２に係る本発明によると、映像信号を用いたシリアル制御の電飾を実現することができ、映像信号を用いることにより色彩、明るさの制御がほぼ無限大になり、電飾で動画を再現することも可能になり、自由に引き回すこともできる。これにより、自由自在で複雑な発光パターンを実現でき、発光パターン数を増やしても配線を増大させることなく（発光パターンがほぼ無限大）、プログラムの作成、変更作業が簡単で、映像信号と同等の高速、高階調の表示性能を有する電飾方法を提供することができる。また、発光素子をマトリクスで駆動するのではなく、水平走査方向の独立したＢＵＳラインで駆動することができる。従って、大型パネルディスプレイとして応用でき、例えば解像度（６４０×４８０）のフルカラーでの動画表示も可能になる。また、第２データラインに伝送するデータ量を、映像信号全体の走査線数分の１に減らすことができ、その結果、ラインを長く引き伸ばせるようになり、第２データラインを電線路として有効に使用することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明に係る電飾装置の基本構成について示す図である。
【図２】Ｙデバイス（第１回路）のシステムを詳細に示すブロック図である。
【図３】Ｘデバイス（第２回路）のシステムを詳細に示すブロック図である。
【図４】映像データの伝送方法を示すフローチャート図である。
【図５】本発明に係る電飾装置において、Ｙデバイスがマルチドロップ接続のみで接続され、Ｘデバイスがマルチドロップ接続とデイジーチェーン接続の両方で接続されているシステムを示す図である。
【図６】本発明に係る電飾装置において、Ｙデバイス、Ｘデバイスともにマルチドロップ接続とデイジーチェーン接続の両方で接続されているシステムを示す図である。
【図７】Ｘデバイスにおける初期化動作を示すフローチャート図である。
【図８】（ａ），（ｂ）は本発明に係る電飾装置の、実製品に近いイメージを示す図である。
【図９】従来のフラットパネルディスプレイの構造を示す図である。
【発明を実施するための形態】
【００３５】
以下、本発明に係る電飾装置及び電飾方法に関する実施の形態について、図面を参照して説明する。まず図１を参照して、本発明の電飾装置に係る基本構成を第１の実施形態として説明するが、本発明に係る電飾方法は、電飾装置の説明を通して説明されるものとする。なお、図１は、本発明に係る電飾装置の基本構成を概念的に示す図である。
【００３６】
＜第１の実施形態＞
すなわち、図１に示すように、本発明に係る電飾装置７は、一般的なパーソナルコンピュータ１（以下、ＰＣ１と記す）に、該ＰＣ１から出力されるアナログ映像信号をアナログ／デジタル変換してデジタル映像信号にするアナログ／デジタル変換ボード３（以下、「アナデジ変換ボード３」とも記す）を介して接続されたＹデータライン４（第１データライン）を備えている。さらに、電飾装置７は、Ｙデータライン４にマルチドロップ接続（１つのラインに対して複数接続）された複数のＹデバイスＹ１〜Ｙｎｅ（第１回路）と、これらＹデバイスＹ１〜Ｙｎｅに夫々接続された複数のＸデータライン５（第２データライン）と、各Ｘデータライン５にマルチドロップ接続されたＸデバイスＸ１〜Ｘｍｅ（第２回路）と、これらＸデバイスＸ１〜Ｘｍｅ（第２回路）に夫々接続された発光素子６とを備えている。
【００３７】
つまり、主ラインであるＹデータライン４（第１データライン）には、複数個（１〜ｎｅ個（ｎは自然数））のＹデバイスＹ１〜Ｙｎｅ（第１回路）がマルチドロップ接続されており、これらＹデバイスＹ１〜Ｙｎｅから、分岐ラインであるＸデータライン５（第２データライン）が夫々に引き伸ばされている。
【００３８】
そして、各Ｘデータライン５には、複数個（１〜ｍｅ個（ｍは自然数））のＸデバイスＸ１〜Ｘｍｅがマルチドロップ接続されている。つまり、図１のように、ＹデバイスＹ１から引き伸ばされたＸデータライン５にはＸデバイスＸ１〜Ｘｍｅ１（第２回路）がマルチドロップ接続され、ＹデバイスＹｎから引き伸ばされたＸデータライン５にはＸデバイスＸ１〜Ｘｍｅｎ（第２回路）がマルチドロップ接続され、ＹデバイスＹｎｅから引き伸ばされたＸデータライン５にはＸデバイスＸ１〜Ｘｍｅｎｅ（第２回路）がマルチドロップ接続されている。
【００３９】
さらに、ＸデバイスＸ１〜Ｘｍｅ１の夫々には１つずつの発光素子６が接続されており、ＸデバイスＸ１〜Ｘｍｅｎの夫々には１つずつの発光素子６が接続されており、ＸデバイスＸ１〜Ｘｍｅｎｅの夫々には１つずつの発光素子６が接続されている。これらＹデータライン４、ＹデバイスＹ１〜Ｙｎｅ、複数のＸデータライン５、ＸデバイスＸ１〜Ｘｍｅ１、ＸデバイスＸ１〜Ｘｍｅｎｅ、ＸデバイスＸ１〜Ｘｍｅｎｅ、及び複数の発光素子６により、本発明に係る電飾装置７が構成されている。
【００４０】
なお、本実施形態では、発光素子６として、ＲＧＢ（Red,Green,Blue）のドライブ信号に応じて発光駆動するＬＥＤ(Light  Emitting  Diode)を使用する。このＬＥＤとしては、赤、緑、青の３種のＬＥＤを１つのパッケージに封印したフルカラータイプのものや、赤、緑、青の３種のＬＥＤを１つの基板に一体的に実装したタイプのものを用いることができる。また、発光素子６としては、これ以外にも電球等を使用することも可能である。
【００４１】
本電飾装置７において、ＰＣ１のＶＧＡ端子から出力される映像信号（矢印で示すＶＧＡ出力２）を、アナデジ変換ボード３でデジタル信号に変換し、Ｙデータライン４に送信する。すると、ＹデバイスＹ１〜Ｙｎｅは夫々、この映像信号から１水平期間分の信号を取り込んでシリアルデータ（パケットデータ、シリアル映像信号）に変換して、自身に接続されているＸデータライン５に出力する。
【００４２】
すると、ＸデバイスＸ１〜Ｘｍｅ１の夫々、ＸデバイスＸ１〜Ｘｍｅｎの夫々、ＸデバイスＸ１〜Ｘｍｅｎｅの夫々は、伝送されてきたシリアルデータから１画素分（１ピクセル分）のデータを取り込んで、対応する発光素子６を駆動するドライブ信号に変換し、そのドライブ信号を、各デバイス毎に接続された発光素子６に出力する。
【００４３】
ここで使用されるデジタル映像信号の具体例として、解像度（６４０×４８０）、階調２４ｂｉｔカラー（８ｂｉｔ×３色）、走査周波数（垂直６０Ｈｚ、水平３１．５ｋＨｚ）とする。また、映像信号（ＶＧＡ出力２）としては、ＰＣ１から出力されるＶＧＡアナログ映像信号を用いることができる。
【００４４】
この場合、ＰＣ１から出力される映像信号（ＶＧＡ出力２）は、アナデジ変換ボード３によってデジタルの映像信号に変換されて、１本のＹデータライン４に出力される。つまり、ＶＧＡ出力２（ＶＧＡアナログ出力）がアナデジ変換ボード３（ＡＤコンバータ）でデジタル変換され、このデジタル変換された映像信号が伝送される。このような、映像信号をアナログ／デジタル変換するアナデジ変換ボード３は、すでに市販されているものを用いることができ、特に技術的な問題はない。
【００４５】
アナデジ変換ボード３でデジタル化された映像信号を伝送するＹデータライン４では、その転送レートが極めて速いので、伝送可能な距離は数メートル以下である。従って、数メートルのラインの範囲内で複数のＹデバイスＹ１〜Ｙｎｅをマルチドロップ接続し、それらＹデバイスＹ１〜Ｙｎｅの夫々でデータ量を削減（理論上では４８０分の１になる）したシリアルデータとし、各Ｙデバイスからその対応するＸデータライン５にシリアルデータを出力する。
【００４６】
複数のＸデータライン５は夫々、長い距離（例えば数１０〜数１００ｍ）を引き延ばされ、そのライン上に、デコーダから成るＸデバイスＸ１〜Ｘｍｅ１、ＸデバイスＸ１〜Ｘｍｅｎ、ＸデバイスＸ１〜Ｘｍｅｎｅが夫々接続されており、これらＸデバイスの夫々に、ＬＥＤ等の発光素子６が１つずつ接続される。
【００４７】
このような電飾装置７では、ＰＣ１からアナデジ変換ボード３を経由して入力（即ち外部から入力）されるデジタルの映像信号を、多数の発光素子６で構成される表示画面にてリアルタイムに再生することができるため、映像信号を再生する演出効果の高い電飾装置７を実現することができる。
【００４８】
次に、本電飾装置７のシステムによる映像信号処理について、図２、図３及び図４を用いて説明する。図２はＹデバイスのシステムを詳細に示すブロック図であり、図３はＸデバイスのシステムを詳細に示すブロック図であり、図４は映像データの伝送方法を示すフローチャート図である。
【００４９】
図２に示すように、アナデジ変換ボード３（図１参照）から延びる１本のＹデータライン４は、映像信号ライン４ａ（Ｒ／Ｇ／Ｂ映像信号）、同期信号ライン４ｂ（Ｖ／Ｈ同期信号）、クロックライン４ｃ（ＣＫ(ｙ)）、及び初期化信号ライン４ｄを含んで構成されている。
【００５０】
このようなＹデータライン４には、映像ベースバンド信号が転送速度Ｆｙ［ｂｐｓ］で伝送される。映像信号の、１垂直走査期間（Ｖ期間）には、４８０本の水平走査信号（Ｈ信号）が含まれている。本実施形態において、ＹデバイスＹ１〜Ｙｎｅの夫々は、固有のアドレスを持っている。ここで、自己アドレスがｎのＹデバイスをＹｎとし、Ｙデバイスを、アナデジ変換ボード３に近い方から順に、Ｙ１、…、Ｙｎ、…、Ｙｎｅ、とする（但し、１＜ｎ＜ｎｅ）。
【００５１】
Ｙｎデバイスは、Ｙデータライン４に伝送されている映像信号の中から、自己アドレスと同じｎ本目の水平映像信号Ｈｎだけを取り込んで、それをシリアルデータに変換し転送速度を落として（転送速度Ｆｘで）、対応するＸデータライン５に出力する。Ｘデータライン５に伝送される映像データ中の１個のパケットデータは、１ピクセル（画素）分の映像データに対応し、１Ｈ分で６４０個ある。通常、パケットデータの構造は、ヘッダ部分とデータ部分とに分かれており、ヘッダ部分にはタイミング信号（同期等）やＩＤ（アドレス）が含まれ、データ部分には映像データが含まれている。
【００５２】
ＹデバイスＹ１〜Ｙｎｅは夫々、Ｖの先頭からＨカウント開始するＨカウント回路１１と、自己アドレスを格納している自己アドレスメモリ１２と、ラインを選別して１Ｈ期間のデータを取り込むデータ取込回路１３と、パケットデータ化（ヘッダ(ADR)付加、シリアライズ(直列化)）するパケットデータ化回路１４と、クロック変換するクロック変換回路１５とを有している。
【００５３】
本実施形態では、ＹデバイスＹ１〜Ｙｎｅがデータ処理に用いるクロック周波数をｆｃy［Ｈｚ］とし、ＸデバイスＸ１〜Ｘｍｅ１、ＸデバイスＸ１〜Ｘｍｅｎ、ＸデバイスＸ１〜Ｘｍｅｎｅがデータ処理に用いるクロック周波数をｆｃx［Ｈｚ］とすると、
ｆｃy≧ｆｃx
の関係を満たすように構成されている。Ｙデバイスのクロック変換回路１５は、クロックライン４ｃを介して取り込んで自身が使用するクロック周波数ｆｃy［Ｈｚ］のクロック信号ＣＫ(ｙ)を、後段のＸデバイスが使用可能なクロック周波数ｆｃx［Ｈｚ］のクロック信号ＣＫ（ｘ）に変換して、Ｘデータライン５のライン５ｂに送信する。
【００５４】
ここで、ＹデバイスＹ１〜Ｙｎｅに夫々接続されたＸデータライン５は、シリアル映像信号が伝送されるライン５ａ、クロック信号ＣＫ（ｘ）が伝送されるライン５ｂ、及び、初期化信号ライン４ｄからの初期化信号が伝送される初期化信号ライン５ｃを含んで構成されている。ＹデバイスＹ１〜Ｙｎｅのパケットデータ化回路１４からは、Ｘデータライン５のライン５ａにシリアル映像信号が伝送され、クロック変換回路１５からは、変換したクロック信号ＣＫ（ｘ）がＸデータライン５のライン５ｂに伝送され、また、Ｙデータライン４の初期化信号ライン４ｄから取り込まれた初期化信号がＸデータライン５のライン５ｃに伝送される。
【００５５】
次に、図３を参照して、Ｘデバイスについて説明する。ここで、Ｘデータライン５に接続されている自己アドレスｍのＸデバイスをＸｍとし（ｍは自然数）、ＹデバイスＹ１〜Ｙｎｅに近い方から順に、Ｘ１、…、Ｘｍ、…、Ｘｍｅ、とする（但し、１＜ｍ＜ｍｅ）。
【００５６】
ＸデバイスＸ１〜Ｘｍｅ１、ＸデバイスＸ１〜Ｘｍｅｎ、ＸデバイスＸ１〜Ｘｍｅｎｅは夫々、ピクセル選別回路１７と、デシリアライザ１８と、ＰＷＭ制御回路１９と、ドライバ２０と、自己アドレスメモリ２１と、自己アドレス決定回路２２と、最後尾返信データ作成回路２３と、後段検出回路２４と、初期化信号変更回路２５とを有している。
【００５７】
図３では、自己アドレスｍのＸデバイスＸｍを中心に説明するが、その構成は他のＸデバイスにおいても同様である。ＸデバイスＸｍは、水平映像信号Ｈｎの中からｍ番目の画素信号（ピクセルデータ）Ｐｍだけを取り込んで、それを、自身に接続されている発光素子６のＲＧＢのドライブ信号に変換して該発光素子６に出力する。
【００５８】
ピクセル選別回路１７は、自己アドレスと一致するパケットデータのみをラッチする。デシリアライザ１８は、ピクセル選別回路１７でラッチされたパケットデータをデシリアライズ（復元）した映像信号としてＰＷＭ制御回路１９に送信する。ＰＷＭ制御回路１９は、デシリアライザ１８からの映像信号をＰＷＭ制御してドライバ２０に送信する。ドライバ２０は、ＰＷＭ制御回路１９からのＲＧＢのドライブ信号を発光素子６に出力して該発光素子６を発光駆動制御する。自己アドレスメモリ２１は、ＸデバイスＸｍとしての自己アドレスを格納して保持している。
【００５９】
また、自己アドレス決定回路２２は、前段のＸデバイス又はＹデバイスから送信された初期化信号に基づいて、自己アドレスを、例えば（ｍ−１）＋１＝ｍのように演算することで決定する。ここで、初期化信号はヘッダ部とデータ部から構成されており、ヘッダ部にＩＤ(アドレス)、データ部に初期化命令を格納しているものとする。最後尾返信データ作成回路２３は、自己アドレス決定回路２２から送信された自己アドレス信号と、後段検出回路２４から送信された後段有／無信号とに基づき、自身（自分）が最後尾であると認定したときのみ最後尾返信データを作成して、ＯＲゲート２６に送信する。後段検出回路２４は、ＸデバイスＸｍの後段に他のＸデバイスがあるか否かを検出して、後段有／無信号として、最後尾返信データ作成回路２３に送信する。
【００６０】
初期化信号変更回路２５は、前段のＸデバイス又はＹデバイスから初期化信号を受信すると、初期化信号のヘッダから前段デバイスのアドレス（ｍ−１）を読み取り、それに（＋１）する演算を実行し、演算結果の（ｍ）を自己アドレスとして記憶し、初期化信号のＩＤ（アドレス）部をｍに書き換えて次段のＸデバイスに送信する。従って、図３の場合、初期化信号変更回路２５は、前段のＸデバイスｍ−１から初期化信号ライン５ｃを介して受信し、書き換えた（変更した）初期化信号を、初期化信号ライン５ｃを介して次段のＸデバイスｍ＋１に送信する。
【００６１】
また、ＸデバイスＸ１〜Ｘｍｅ１、ＸデバイスＸ１〜Ｘｍｅｎ、ＸデバイスＸ１〜Ｘｍｅｎｅには、最後尾返信データを伝送するデイジーチェーンのライン８が接続されている（図５、図６を併せて参照）。例えばＸデバイスｍでは、ライン８を介して、後段のＸデバイスｍ＋１から取り込まれた最後尾返信データを後段検出回路２４に取り込む。この最後尾返信データに基づいて、自身が最後尾の場合にのみ最後尾返信データ作成回路２３から最後尾返信データを送出する。その場合、最後尾返信データ作成回路２３から送信される最後尾返信データ、デイジーチェーンのライン８を介して転送された最後尾返信データが、ＯＲゲート２６を介して出力される。なお、デイジーチェーンのライン８については、後述する第２の実施形態において詳細に説明する。
【００６２】
以上の映像信号処理の流れを、図４のフローチャートに沿って説明する。ここでは、ＹデバイスＹｎ（アドレス＝ｎ）での処理を中心に説明する。
【００６３】
すなわち、処理がスタートすると、ステップＳ１において、ＰＣ１からのＶＧＡ出力２をアナデジ変換ボード３でアナログ／デジタル変換した映像信号がＹデータライン４に伝送される。すると、ステップＳ２にて、Ｙデータライン４にマルチドロップ接続されたＹデバイスＹｎが、Ｈカウント回路１１により水平同期（＝Ｈ）をカウントする。
【００６４】
そして、ステップＳ３にて、ＹデバイスＹｎのＨカウント回路１１が、自己アドレスメモリ１２に格納している自己アドレス（ｎ）と水平同期（＝Ｈ）とを比較し、Ｈ＝ｎとＨ≠ｎの判定を行う。この判定の結果、Ｈ≠ｎであればステップＳ２を繰り返し、Ｈ＝ｎと判定した時点でステップＳ４に進む。
【００６５】
すると、ステップＳ４で、ＹデバイスＹｎのデータ取込回路１３が、１Ｈ期間におけるｎ番目の水平信号を取り込み、パケットデータ化回路１４に伝送する。これにより、パケットデータ化回路１４が、ピクセル毎にＩＤを付けたパケットデータに変換してシリアルデータ（シリアル映像信号）として、自身に接続された対応するＸデータライン５に送信する。前述したように、上記パケットデータは、ヘッダ部分とデータ部分とに分かれており、ヘッダ部分にタイミング信号（同期等）やＩＤが含まれ、データ部分に映像データが含まれている。
【００６６】
ここからは、ＸデバイスＸｍ（アドレス＝ｍ）での処理を中心に説明する。すなわち、ＹデバイスＹｎからシリアルデータを送信されたＸデバイスＸｍは、ピクセル選別回路１７により、パケットデータ（シリアルデータ）に付されたＩＤ（Ｐ）を読み、ステップＳ７で、自己アドレスメモリ２１に格納している自己アドレス（ｍ）とＩＤ（Ｐ）を比較し、Ｐ＝ｍとＰ≠ｍの判定を行う。その判定の結果、Ｐ≠ｍであればステップＳ６を繰り返し、Ｐ＝ｍと判定した時点でステップＳ８に進む。そしてステップＳ８で、ピクセル選別回路１７は、自己アドレスと一致するＩＤを持ったパケットデータのみをラッチする（ＩＤ＝Ｐのパケットを取り込む）。
【００６７】
ここで、パケットデータのＩＤを、Ｙデバイスに近い方から順に１〜６４０とすれば、各Ｘデバイスは、自己アドレスと一致したＩＤを持つパケットデータだけを取り込めばよい。つまり、ＹデバイスＹｎは、対応するＸデータライン５に対して１Ｖ期間に１Ｈ分のデータだけを伝送すればいいので、転送速度の大幅ダウンが実現できる。
【００６８】
そしてステップＳ９で、デシリアライザ１８が、ピクセル選別回路１７でラッチされた、シリアライズされているパケットデータ（シリアル映像信号）を、ＰＷＭ制御回路１９以降で扱うことが可能なデータ形式にデシリアライズ（復元）し、その映像信号を該ＰＷＭ制御回路１９に送信する。これにより、ＰＷＭ制御回路１９は、デシリアライズされた映像信号を、元のＶＧＡ出力２による階調等を発光素子６で再現し得るようにデューティをＰＷＭ制御した信号に変換して、ドライバ２０に送信する。これにより、ＸデバイスＸｍに接続された発光素子６は、ドライバ２０からのドライブ信号に応答して発光駆動する。
【００６９】
以上の構成により、Ｘデータライン５を電飾装置７の配線として十分使える長さに延長することができる。また、ヘッダにＩＤデータがない場合には、水平同期信号を基準としてパケットの数をカウントし、そのカウント数（１〜６４０）をパケットのＩＤとすることができる。これは、Ｙデータライン４上にマルチドロップ接続されたＹデバイスＹ１〜Ｙｎｅ（第１回路）においても同様である。ただし、ＹデバイスＹ１〜Ｙｎｅの場合は、垂直同期信号を基準として水平同期信号の数（１〜４８０）をカウントすることになる。
【００７０】
以上の本実施形態では、映像信号を利用したシリアル制御の電飾を実現することができ、映像信号を用いることにより色彩、明るさの制御がほぼ無限大になり、電飾で動画を再現することも可能になり、多数のＸデータライン５を自由に引き回すこともできる。これにより、自由自在で複雑な発光パターンを実現でき、発光パターン数を増やしても配線を増大させることなく（発光パターンがほぼ無限大）、プログラムの作成、変更作業が簡単で、映像信号と同等の高速、高階調の表示性能を備えた電飾装置７を実現できる。また、発光素子６をマトリクスで駆動するのではなく、水平走査方向の独立したＢＵＳラインで駆動することができ、大型パネルディスプレイとして応用することもでき、例えば解像度（６４０×４８０）のフルカラーで動画表示することも可能になる。
【００７１】
また、曲面ディスプレイを簡単に作製することができ、１ライン毎にフレキシブルに曲げることができ、丸めて持ち運びすることも可能になる。さらに、多数のＸデータライン５を上からぶら下げるように構成することができ、その場合、ディスプレイとして利用できるので、壁や設置設備が不要になる等の利点がある。そして、Ｘデータライン５に伝送するデータ量を映像信号全体の走査線数分の１に減らすことができ、その結果、Ｘデータライン５を長く引き伸ばせるようになり、Ｘデータライン５を電飾装置７の電線路として極めて有効に使用することができる。
【００７２】
さらに、本実施形態では、ＹデバイスＹ１〜ＹｎｅをＹデータライン４にマルチドロップ接続したので、ＹデバイスＹ１〜Ｙｎｅは、Ｙデータライン４に伝送されている映像信号の中から必要なデータだけ（例えば１Ｈ分だけ（走査線の１ライン分だけ））をマルチドロップ接続を介して取り込むことができる。
【００７３】
また、ＸデバイスＸ１〜Ｘｍｅ１、ＸデバイスＸ１〜Ｘｍｅｎ、ＸデバイスＸ１〜Ｘｍｅｎｅを、各Ｘデータライン５にマルチドロップ接続したので、Ｘデバイスは、各Ｘデータライン５に伝送されているシリアルデータ（シリアル映像信号）の中から必要なデータだけ（例えば１ピクセル分だけ）を取り込むことができる。
【００７４】
また、本実施形態において、ＹデバイスＹ１〜Ｙｎｅがデータ処理に使用するクロック周波数をｆｃy［Ｈｚ］とし、ＸデバイスＸ１〜Ｘｍｅ１、ＸデバイスＸ１〜Ｘｍｅｎ、ＸデバイスＸ１〜Ｘｍｅｎｅがデータ処理に使用するクロック周波数をｆｃx［Ｈｚ］とすると、
ｆｃy≧ｆｃx
の関係を満たすように構成されている。このため、例えば一本のＸデータライン５を一本の水平走査線に対応させる場合、Ｘデータライン５に伝送させる映像データの量は、映像ベースバンド信号全体の水平走査線数分の１となる。これにより、Ｙデータライン４に比べてＸデータライン５の転送速度を落とす（Ｘデバイスのクロック周波数ｆｃx［Ｈｚ］を落とす(クロックダウン)）ことができるため、Ｘデータライン５を長く引き伸ばすことができるようになる。
【００７５】
＜第２の実施形態＞
次に、前述した図３と、図５及び図７とを参照して、第２の実施形態について説明する。図５は、前述した図１のシステムにおける、Ｘデバイス間のデイジーチェーン接続を明記した図であり、図７は、Ｘデバイスにおける初期化動作のフローチャート図である。なお、本実施形態においても、図２及び図３で説明したＹデバイス及びＸデバイス内の回路構成等は同様である。
【００７６】
本実施形態では、主に、初期化動作によるＸデバイス（第２回路）へのアドレスの自動割り当て方法を用いる構成例について示す。なお、この構成例では、Ｘデバイスのみにアドレスの自動割り当て機能を備え、Ｙデバイス（第１回路）にはその機能を備えないものとする。従って、Ｙデバイスには、固有のアドレスをあらかじめ与えている。
【００７７】
まず、図５を参照して、本実施形態の特徴となる構成について説明する。図５では、自己アドレスｎのＹデバイスＹｎを中心に説明するが、その構成は他のＹデバイスにおいても同様である。
【００７８】
すなわち、図５に示すように、ＹデバイスＹｎからＸデバイスＸ１〜Ｘｍｅ群に対して、マルチドロップのラインであるＸデータライン５と、デイジーチェーンのライン８（図３も併せて参照）とが出力される。Ｘデータライン５は、同一ライン上の全てのＸデバイスＸ１〜Ｘｍｅに接続されており、デイジーチェーンのライン８は、先頭のＸデバイスＸ１に接続され、さらに、その後段のＸデバイスＸ２以降にも順次接続される。これにより、ＸデバイスＸ１〜Ｘｍｅは、前段、後段のＸデバイスと通信可能となるようにデイジーチェーン接続された状態で自己アドレスを自動設定する機能を備える。このデイジーチェーン接続では、装置群であるＸデバイスＸ１〜Ｘｍｅを一列に接続し、これら全ての装置が接続されているチャネル（バス）であるＸデータライン５を使用する順番を管理して、使用する要求が競合しないようにすることができる。
【００７９】
次に、初期化動作について説明する。まず、先頭のＸデバイスＸ１が初期化命令（初期化信号）待ちのＷＡＩＴ状態において（図７のステップＳ１１）、ＹデバイスＹｎがデイジーチェーンのライン８を使ってＸデバイスＸ１に対して初期化信号を発信する。この初期化信号は、初期化開始合図の領域とＩＤの領域とを含んでおり、ＹデバイスＹｎから発信される時のＩＤは“０”である。
【００８０】
ＸデバイスＸ１〜Ｘｍｅの夫々には、受信したＩＤに＋１をする演算機能がある。したがって、先頭のＸデバイスＸ１は、前段であるＹデバイスＹｎから初期化信号（ＩＤ＝０）を受信すると、「０＋１＝１」と計算し、それを「自己ＩＤ（アドレス）＝１」として記憶する（ステップＳ１２）。そして、次段のＸデバイスＸ２に「ＩＤ＝１」と書き換えた初期化信号を送信する（ステップＳ１３、Ｓ１４）。この処理は、図３においては、Ｘデバイスｍの前段がＸデバイスｍ−１であるため、初期化命令（初期化信号）の中から前段アドレス（ｍ−１）を読み込み、前段アドレス（ｍ−１）から、（ｍ−１）＋１＝ｍの演算によって自己アドレスｍを求めて、記録（記憶）することになる。
【００８１】
上記処理を順番に繰り返して、ｍ番目のＩＤはｍ、最終段のＸデバイスのＩＤはｍｅ（但し、１≦ｍｅ＜６４０）とする。ｍｅは、このＸデータライン５に接続されたＸデバイスの総数でもある。そして、Ｘデバイスの数が分かったところで、次に最終段のＸデバイス（Ｘｍｅ）はｍｅを記憶し、かつ、デイジーチェーンのライン８を使用して前段に向かってＩＤ＝ｍｅを返信データとして返信する。これも順番に繰り返して、ＸデバイスＸ１まで返信データが戻ると、ＸデバイスＸ１〜Ｘｍｅの全てのＸデバイスはｍｅを記憶することになる。
【００８２】
ステップＳ１３において、後段検出回路２４により先頭のＸデバイスＸ１で後段のＸデバイスの有無を判定（後段検出(ＡＣＫ  ＤＥＴ)）し、後段のＸデバイスが有ると判断した場合には、初期化信号変更回路２５により初期化信号のＩＤを書き換えて、後段のＸデバイスに送信する（ステップＳ１４）。一方、後段のＸデバイスでは、後段からの返信データ待ちのＷＡＩＴ状態において（ステップＳ１６）、返信データ（ｍｅ）を受信すると、それを記録（記憶）して前段のＸデバイスへ転送する（ステップＳ１８）。
【００８３】
一方、ステップＳ１３において後段のＸデバイスが無いと判断した場合、自身が最終段であると認識したＸデバイスは、自己アドレスｍを最後尾アドレスｍｅとして（ｍｅ＝ｍ）記録する（ステップＳ１５）。そして、最後尾返信データ作成回路２３により、最後尾アドレスｍｅを書き込んだ返信データを作成し、前段のＸデバイスへ送信する（ステップＳ１９）。
【００８４】
ここまでで各Ｘデバイスは、自分の順番である自己アドレスｍと、同一Ｘデータライン５上のＸデバイスの総数ｍｅという二つの値を記憶している。これら二つの値を使うことにより、様々なアドレスを工夫することができる。例えば、ｍｅ個のＸデバイスを６４０個の画素データに均等に割り当てるアドレスをＭとするなら、
Ｍ＝ｍ×６４０／（ｍｅ＋１）
となる。以上がＸデバイスのアドレス自動割り当て方法の一例である。
【００８５】
以上の第２の実施形態によっても、前述した第１の実施形態と同様の効果を奏することができると共に、ＸデバイスＸ１〜Ｘｍｅが夫々デイジーチェーン接続によって前段と後段のデバイスと通信し、自己アドレスを自動設定する機能を備えるので、Ｘデバイスは、前後のデバイスと通信することで、Ｘデータライン５に接続されている他のデバイスと区別するための自己アドレスを、極めて簡単に決定することができる。
【００８６】
＜第３の実施形態＞
次に、前述した図２及び図３を参照して、第３の実施形態について説明する。図６は、前述した図１のシステムにおける、Ｘデバイス間のデイジーチェーン接続を明記すると共に、Ｙデバイス間のデイジーチェーン接続を記載した図である。なお、本実施形態においても、図２及び図３で説明したＹデバイス及びＸデバイス内の回路構成等は同様である。
【００８７】
本実施形態では、初期化動作によるＸデバイス（第２回路）へのアドレスの自動割り当てと共に、初期化動作によるＹデバイス（第１回路）へのアドレスの自動割り当てを行う。このＹデバイスのアドレス自動割り当てについても、図７で説明したＸデバイスのアドレス自動割り当てと同様の手法で行うことができる。
【００８８】
本実施形態では、図６に示すように、ＹデバイスＹ１〜Ｙｎｅと、ＸデバイスＸ１〜Ｘｍｅ１、ＸデバイスＸ１〜Ｘｍｅｎ、ＸデバイスＸ１〜Ｘｍｅｎｅとがともにデイジーチェーン接続とマルチドロップ接続の双方を施されている。つまり、アナデジ変換ボード３からＹデバイスＹ１〜Ｙｎｅ群に対して、マルチドロップのラインであるＹデータライン４と、デイジーチェーンのライン９とが出力される。Ｙデータライン４には、全てのＹデバイスＹ１〜Ｙｎｅにマルチドロップ接続されており、デイジーチェーンのライン９は、先頭のＹデバイスＹ１から最後尾のＹデバイスＹｎｅまで順番に通すように接続されている。これにより、ＹデバイスＹ１〜Ｙｎｅは、前段、後段のＹデバイスと通信可能となるようにデイジーチェーン接続された状態で自己アドレスを自動設定する機能を備える。このデイジーチェーン接続では、装置群であるＹデバイスＹ１〜Ｙｎｅを一列に接続し、これら全ての装置が接続されているチャネル（バス）であるＹデータライン４を使用する順番を管理して、使用する要求が競合しないようにすることができる。
【００８９】
以上の第３の実施形態によっても、前述した第１の実施形態と同様の効果を奏することができると共に、ＹデバイスＹ１〜Ｙｎｅがライン９によるデイジーチェーン接続によって前段と後段のデバイスと通信し、自己アドレスを自動設定する機能を備えるので、Ｙデバイスは、前後のデバイスと通信することができ、同一のＹデータライン４に接続されている他のデバイスと区別するための自己アドレスを、極めて簡単に決定することができる。
【００９０】
＜第４の実施形態＞
次に、図８（ａ），（ｂ）を参照して、第４の実施形態について説明する。図８（ａ），（ｂ）は、実際の製品に近い電飾装置７のイメージを表した図である。同図において、白丸の発光素子６は消灯状態を示し、黒丸の発光素子６は点灯又は点滅状態を示している。なお、図８（ａ），（ｂ）では、Ｘデバイスを図示省略して発光素子６のみ示している。
【００９１】
本実施形態では、図１、図５及び図６に示したＹデバイスＹ１〜Ｙｎｅを、１つのボードに一体的に搭載したＹデバイスボード２７として構成している。このＹデバイスボード２７には、多数のＸデータライン５に対応するだけの個数の出力ポート（不図示）が設けられている。これら出力ポートに、各Ｘデータライン５の先端のコネクタ（不図示）を差し込むことでＹデバイスＹ１〜Ｙｎｅの対応するものに接続し、Ｘデータライン５をＹデバイスボード２７に極めて簡単にセットして図８（ａ），（ｂ）の状態にすることができる。
【００９２】
そして、各Ｘデータライン５には、図５及び図６と同様、Ｘデバイスが複数個（Ｘｍe個）接続されており、発光素子６を発光駆動することにより、元のＶＧＡ出力２に対応した映像を再生することができる。ここで、図８（ａ）は、夫々に多数個の発光素子６が接続されている多数本のＸデータライン５を整列させた状態で示す図であり、図８（ｂ）は、図８（ａ）における多数本のＸデータライン５を整列させずに自由状態で適宜配置した状態を示す図である。
【００９３】
なお、図８（ａ），（ｂ）において黒丸の発光素子６で表示される映像は、人間が走ったり或る動作を行ったりする映像でも、また、静止している映像でも良いことは勿論である。つまり、多数の発光素子６からなる表示画面に表示される映像は、ＰＣ１に入力されてＶＧＡ出力２としてアナデジ変換ボード３からＹデバイスボード２７（つまり、ＹデバイスＹ１〜Ｙｎｅ）に送信されるデジタル映像信号に基づくものであるから、ＰＣ１に入力する映像を適宜選択すれば表示の可能性は無限に広がることになる。
【００９４】
この構成例では、多数の発光素子６によって長方形の表示画面を形成しているが、Ｙデバイスボード２７から引き延ばされたＸデータライン５は各々が独立しているため、一本一本を自在に折り曲げることが可能である。したがって、表示画面を好きな形状に変形させたり、樹木や建物等の立体物の表面に沿って飾り付けたりできて、表示画面の設置時の自由度を大幅に向上させるものでありながら、従来タイプの電飾装置とほぼ同じように取り扱うことができる。
【００９５】
以上、本発明をその好適な実施形態に基づいて説明したが、本発明の電飾装置及び電飾方法は、上記実施形態の構成にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施した電飾装置及び電飾方法も、本発明の範囲に含まれる。
【符号の説明】
【００９６】
１：パーソナルコンピュータ（ＰＣ）
２：ＶＧＡ出力
３：アナログ／デジタル変換ボード
４：第１データライン（Ｙデータライン）
５：第２データライン（Ｘデータライン）
６：発光素子
７：電飾装置
８，９：デイジーチェーンのライン
Ｘ１〜Ｘｍｅ１，Ｘ１〜Ｘｍｅｎ，Ｘ１〜Ｘｍｅｎｅ：第２回路（Ｘデバイス）
Ｙ１〜Ｙｎｅ：第１回路（Ｙデバイス）
ｆｃy，ｆｃx：クロック周波数
【図１】
0005791392.tif 000002
【図２】
0005791392.tif 000003
【図３】
0005791392.tif 000004
【図４】
0005791392.tif 000005
【図５】
0005791392.tif 000006
【図６】
0005791392.tif 000007
【図７】
0005791392.tif 000008
【図８】
0005791392.tif 000009
【図９】
0005791392.tif 000010