(57)【特許請求の範囲】
【請求項１】
オーミック電極の形成方法であって、
半導体層の表面に複数種類の金属を積層し、積層電極部を形成する積層電極部形成工程と、
前記積層電極部を熱処理するアニール工程と、
熱処理後の前記積層電極部を被覆部で被覆し、被覆電極部を形成する被覆電極部形成工程と、
前記被覆電極部を覆うように前記半導体層の表面に絶縁体膜を形成する絶縁体膜形成工程と、
前記被覆電極部に対応して開口が形成されているレジスト膜を前記絶縁体膜の表面にパターニングするレジスト膜形成工程と、
前記レジスト膜の前記開口から露出する前記絶縁体膜を除去し、前記被覆電極部を露出させる露出工程と、
硫酸を含むエッチング液を用いて前記レジスト膜を除去するレジスト膜除去工程と、を備えており、
前記被覆部の材料は、金又は白金であり、
前記エッチング液が、硫酸過水であるオーミック電極形成方法。
【請求項２】
前記積層電極部は、第１金属層と第２金属層と第３金属層を有しており、
前記第１金属層は、前記半導体層側に設けられており、その材料がバナジウム、又はチタンであり、
前記第２金属層は、前記第１金属層と前記第３金属層の間に設けられており、その材料がアルミニウムであり、
前記第３金属層は、前記被覆部側に設けられており、その材料がモリブテン、又はニッケルである請求項１に記載のオーミック電極形成方法。
【請求項３】
前記アニール工程と前記被覆電極部形成工程の間に、前記積層電極部の表面にニッケル、チタン、又はコバルトの接着層を形成する接着層形成工程をさらに備える請求項１又は２に記載のオーミック電極形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体層の表面に設けられているオーミック電極に関する。本発明はまた、半導体層の表面に設けられているオーミック電極の形成方法にも関する。
【背景技術】
【０００２】
スイッチング素子、ダイオード、発光素子、又は受光素子等の様々な半導体装置では、半導体層の表面に対してオーミック接触するオーミック電極が必要とされる。例えば、スイッチング素子の一例である高電子移動度トランジスタ（High Electron Mobility Transistor：HEMT）は、半導体層の表面に対してオーミック接触するドレイン電極とソース電極を備えている。この種のオーミック電極は、複数種類の金属を積層して形成されることが多く、その例が特許文献１〜３に開示されている。
【０００３】
特許文献１〜３に開示されるオーミック電極は、半導体層の表面に設けられている積層電極部と、その積層電極部を被覆する被覆部を備えている。積層電極部には、例えば、アルミニウム（Ａｌ）／モリブテン（Ｍｏ）の積層、バナジウム（Ｖ）／アルミニウム（Ａｌ）／モリブテン（Ｍｏ）の積層、ジルコニウム（Ｚｒ）／アルミニウム（Ａｌ）／モリブテン（Ｍｏ）の積層が用いられている。被覆部には、例えば金（Ａｕ）又は白金（Ｐｔ）が用いられている。
【０００４】
この種のオーミック電極は、オーミック接触性を改善するために、熱処理を行うことが多い。特許文献１〜３の例ではいずれも、積層電極部を被覆部で被覆した後に、高温の熱処理が実施される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−５９９３３号公報
【特許文献２】特開２０１０−１９２５５８号公報
【特許文献３】特開２０１１−１４６７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一般的に、この種のオーミック電極は、絶縁体膜で覆われており、絶縁体膜に形成されたコンタクトホールを介して外部と電気的に接続して用いられる。コンタクトホールは、絶縁体膜の表面にレジスト膜をパターニングした後に、絶縁体膜の一部を除去することで形成される。
【０００７】
レジスト膜の残渣は汚染源となることから、コンタクトホールを形成した後に、レジスト膜を完全に除去することが望まれる。レジスト膜を完全に除去するためには、硫酸を含む強酸のエッチング液を用いるのが望ましい。しかしながら、レジスト膜を除去する段階では、オーミック電極がコンタクトホールから露出している。このため、レジスト膜を除去するために供給されるエッチング液の一部は、コンタクトホールを介してオーミック電極にも供給される。
【０００８】
上記したように、この種のオーミック電極は、オーミック接触性を改善するために、積層電極部を被覆部で被覆した後に高温の熱処理が実施されている。このため、被覆部は、熱拡散することによって積層電極部との間で合金化している。合金化された被覆部は、強酸のエッチング液によって溶解することから、オーミック電極の表面が強酸のエッチング液によってエッチングされてしまう。この結果、オーミック電極の表面にダメージが形成され、例えば、外部との電気的な接続が劣化するという問題が生じてしまう。
【０００９】
このような事態を避けるためには、アッシング、有機洗浄、又は剥離液等の弱い洗浄方法を用いることができるが、このような弱い洗浄方法では、レジスト膜を完全に除去することができない。このため、弱い洗浄方法では、レジスト膜の残渣が汚染源となり、半導体装置の特性に悪影響を与えてしまう。
【００１０】
本明細書で開示される技術は、硫酸を含むエッチング液を利用してレジスト膜を除去することが可能となるようなオーミック電極の形成方法を提供することを目的としている。また、本明細書で開示される技術は、そのような形成方法で形成されたオーミック電極を提供することも目的としている。
【課題を解決するための手段】
【００１１】
本明細書で開示される技術では、被覆部を形成する工程が、積層電極部を熱処理した後に実施されることを特徴としている。このため、被覆部は、合金化しておらず、単一の金属層の状態が維持されている。単一の金属層の状態を維持する被覆部は、硫酸を含む強酸のエッチング液に対してエッチング耐性を有する。このため、本明細書で開示される技術では、強酸のエッチング液を利用してレジスト膜を除去することが可能となり、レジスト膜の残渣の問題が解決される。
【００１２】
すなわち、本明細書で開示されるオーミック電極の形成方法は、積層電極部形成工程とアニール工程と被覆電極部形成工程と絶縁体膜形成工程とレジスト膜形成工程と露出工程とレジスト膜除去工程を備える。積層電極部形成工程では、半導体層の表面に複数種類の金属が積層され、積層電極部が形成される。アニール工程では、積層電極部が熱処理される。被覆電極部形成工程では、熱処理後の積層電極部を被覆部で被覆し、被覆電極部が形成される。絶縁体膜形成工程では、被覆電極部を覆うように半導体層の表面に絶縁体膜が形成される。レジスト膜形成工程では、被覆電極部に対応して開口が形成されているレジスト膜が絶縁体膜の表面にパターニングされる。露出工程では、レジスト膜の開口から露出する絶縁体膜が除去され、被覆電極部が露出される。レジスト膜除去工程では、硫酸を含むエッチング液を用いてレジスト膜が除去される。ここで、被覆部の材料には、金又は白金が用いられている。上記形成方法では、被覆部を形成する工程が、積層電極部を熱処理した後に実施されることを特徴としている。このため、被覆部は、合金化しておらず、単一の金属層の状態が維持されており、硫酸を含む強酸のエッチング液に対してエッチング耐性を有している。
【００１３】
硫酸を含むエッチング液は、硫酸過水であってもよい。
【００１４】
積層電極部は、第１金属層と第２金属層と第３金属層を有していてもよい。第１金属層は、半導体層側に設けられており、その材料がバナジウム、又はチタンであってもよい。第２金属層は、第１金属層と第３金属層の間に設けられており、その材料がアルミニウムであってもよい。第３金属層は、被覆部側に設けられており、その材料がモリブテン、又はニッケルであってもよい。
【００１５】
アニール工程と被覆電極部形成工程の間に、積層電極部の表面にニッケル、チタン、又はコバルトの接着層を形成する接着層形成工程をさらに備えていてもよい。このような接着層が設けられていると、積層電極簿と被覆部の接着性が向上する。
【００１６】
本明細書で開示されるオーミック電極は、半導体層の表面に接触するとともに複数種類の金属が積層している積層電極部と、その積層電極部を被覆する被覆部を備えている。本明細書で開示されるオーミック電極では、被覆部が合金化していない金又は白金であることを特徴としている。このような形態のオーミック電極は、本明細書で開示される形成方法を利用して形成されたことを反映している。
【発明の効果】
【００１７】
本明細書で開示される技術によると、被覆部を形成する工程が熱処理の後に実施されるので、熱処理によって被覆部が合金化することがない。この結果、硫酸を含むエッチング液を利用してレジスト膜を除去することができ、レジスト膜の残渣が汚染源となる問題を抑えることができる。
【図面の簡単な説明】
【００１８】
【図１】図１は、本実施形態の積層電極部を形成する工程を示す。
【図２】図２は、本実施形態の被覆部を形成する工程を示す。
【図３】図３は、本実施形態の絶縁体膜を形成する工程を示す。
【図４】図４は、本実施形態のレジスト膜を形成する工程を示す。
【図５】図５は、本実施形態の被膜電極部を露出させる工程を示す。
【図６】図６は、本実施形態のレジスト膜を除去する工程を示す。
【図７】図７は、第１実施例の半導体層を形成する工程を示す。
【図８】図８は、第１実施例のトレンチを形成する工程を示す。
【図９】図９は、第１実施例のドレイン用積層電極部及びソース用積層電極部を形成する工程を示す。
【図１０】図１０は、第１実施例のドレイン用被覆部及びソース用被覆部を形成する工程を示す。
【図１１】図１１は、第１実施例の絶縁体膜を形成する工程を示す。
【図１２】図１２は、第１実施例のレジスト膜を形成する工程を示す。
【図１３】図１３は、第１実施例のドレイン電極及びソース電極を露出させる工程を示す。
【図１４】図１４は、第１実施例のレジスト膜を除去する工程及びゲート電極を形成する工程を示す。
【図１５】図１５は、第２実施例のドレイン電極、ソース電極及びパンチスルー抑制電極を形成する工程を示す。
【図１６】図１６は、第２実施例の絶縁体膜を形成する工程を示す。
【図１７】図１７は、第２実施例のレジスト膜を形成する工程を示す。
【図１８】図１８は、第２実施例のドレイン電極、ソース電極及びパンチスルー抑制電極を露出させる工程を示す。
【図１９】図１９は、第２実施例のレジスト膜を除去する工程及びゲート電極を形成する工程を示す。
【発明を実施するための形態】
【００１９】
以下、図１〜６を参照して、１つの実施形態のオーミック電極を形成する方法の概要を説明する。本実施形態のオーミック電極は、トランジスタ、スイッチング素子、ダイオード、発光素子、受光素子、又は表面弾性波素子（ＳＡＷ）等の様々な半導体装置に用いられる。本実施形態では、半導体材料に窒化物半導体が用いられているが、この例に限定するものではなく、他の半導体材料、例えば、シリコン、炭化珪素、ガリウム砒素等の半導体材料が用いられてもよい。
【００２０】
図１に示されるように、窒化ガリウム（ＧａＮ）の半導体層１の表面に複数種類の金属が積層した積層電極部２を形成する。積層電極部２に積層される金属層の数及びその種類は特に限定されるものではないが、半導体層１の表面に対してオーミック接触するのに適した数及び種類が望ましい。第１金属層２ａは、低抵抗化を目的として形成されており、その材料には、例えばバナジウム、又はチタンが用いられてもよい。第２金属層２ｂは、低抵抗化を目的として形成されており、その材料には、例えばアルミニウムが用いられてもよい。第３金属層２ｃは、密着性の改善を目的として形成されており、その材料には、例えばモリブテン、又はニッケルが用いられてもよい。積層電極部２の形成方法は、既知の様々な技術を利用することができ、特に限定されるものではない。本実施形態の積層電極部２は、電子ビーム蒸着法、スパッタ法、ＣＶＤ法、抵抗加熱蒸着法、又は原子層成膜法（ＡＬＤ）を利用して半導体層１の表面に積層してもよい。
【００２１】
積層電極部２を形成した後に、積層電極部２のオーミック接触性を向上させるために、熱処理が実施される。熱処理の条件は、特に限定されるものではなく、積層電極部２と半導体層１のオーミック接触性が向上する範囲内で適宜に設定される。一例では、熱処理の温度が約６００〜８５０℃であり、熱処理時間が約３０秒〜５分であってもよい。これにより、積層電極部２では、第１金属層２ａと第２金属層２ｂと第３金属層２ｃが相互に拡散し、第１金属層２ａと第２金属層２ｂ、及び第２金属層２ｂと第３金属層２ｃの明白な接合界面が消失する。積層電極部２の形態には、熱処理が施されたが明白に反映している。この拡散は、オージェ電子分光法により確認することができる。
【００２２】
次に、図２に示されるように、積層電極部２の表面に被覆部３を被覆する。被覆部３は、積層電極部２が酸化されるのを抑制するために、はんだとの濡れ性を改善するために、又は他の理由のために形成されてもよい。被覆部３の材料には、金（Ａｕ）、白金（Ｐｔ）、又はこれらが積層された積層被覆部が用いられてもよい。被覆部３の形成方法は、既知の様々な技術を利用することができ、特に限定されるものではない。本実施形態の被覆部３は、電子ビーム蒸着法、スパッタ法、ＣＶＤ法、又は抵抗加熱蒸着法を利用して積層電極部２の表面に形成してもよい。なお、積層電極部２を熱処理した後、被覆部３を被覆する前に、積層電極部２と被覆部３の間に、積層電極部２と被覆部３の接着性を向上させるために、ニッケル（Ｎｉ）、チタン（Ｔｉ）、又はコバルト（Ｃｏ）の接着層を形成してもよい。ここで、本願明細書では、便宜の上で、積層電極部２と被覆部３の組合せを被覆電極部４という。
【００２３】
次に、図３に示されるように、被覆電極部４を被覆するように半導体層１の表面に絶縁体膜５を形成する。絶縁体膜５は、半導体層１の表面を保護するために、積層電極部２を図示しない他の部材から絶縁するために形成されてもよい。一例では、絶縁体膜５の材料には、窒化シリコン（ＳｉＮ）、二酸化ケイ素（ＳｉＯ２）又は酸化アルミニウム（Ａｌ２Ｏ３）が用いられてもよい。絶縁体膜５の形成方法は、既知の様々な技術を利用することができ、特に限定されるものではない。本実施形態の絶縁体膜５は、ＣＶＤ法、ＡＬＤ法、スパッタ法を利用して半導体層１の表面に形成してもよい。また、後述する実施例で示されるように、絶縁体膜５は、ゲート絶縁膜として用いられてもよい。
【００２４】
次に、図４に示されるように、絶縁体膜５の表面にレジスト膜６を形成する。レジスト膜６は、被覆電極部４に対応して開口７が形成されるようにパターニングされている。レジスト膜６の材料は、硫酸を含む強酸のエッチング液で除去可能なものであれば特に限定されるものではない。
【００２５】
次に、図５に示されるように、レジスト膜６の開口７から露出する絶縁体膜５を除去し、被覆電極部４を露出させる。絶縁体膜５を除去する方法は、既知の様々な技術を利用することができ、特に限定されるものではない。本実施形態の絶縁体膜５は、ＲＩＥ（Reactive Ion Etching）法、ウェットエッチング法、又はＩＣＰ（Inductively Coupled Plasma）法を利用して除去してもよい。これにより、被覆電極部４が外部と電気的に接続するためのコンタクトホールが形成される。
【００２６】
次に、図６に示されるように、硫酸を含むエッチング液を利用して、レジスト膜６を除去する。硫酸を含むエッチング液は、極めて強い酸性であり、レジスト膜６を良好に除去することができる。本実施形態では、硫酸を含むエッチング液には、硫酸過水が用いられており、レジスト膜６を除去するこの工程は、キャロス洗浄とも称される。このように、キャロス洗浄によってレジスト膜６は良好に除去されるので、レジスト膜６の残渣による汚染等が抑制されている。このとき、エッチング液の一部は、コンタクトホールを介して被覆電極部４にも供給される。しかしながら、被覆電極部４の被覆部３は、熱処理の後に積層されたものであり、単一の金属層の形態を維持している。すなわち、被覆電極部４の被覆部３は熱拡散しておらず、積層電極部２との間に明白な接合界面が存在し、合金化していない。このことは、走査型電子顕微鏡(Scanning Electron Microscope：SEM)、透過型電子顕微鏡（Transmission Electron Microscope：TEM）等を用いて確認することができる。被覆電極部４の被覆部３が単一の金属層の形態を維持しているので、硫酸を含むエッチング液に対してエッチング耐性を有しており、被覆電極部４の表面がエッチングされることが防止されている。この結果、被覆電極部４の表面のダメージが抑えられる。
【実施例１】
【００２７】
以下、図７〜図１４を参照して、第１実施例のノーマリオフ型のＨＥＭＴを製造する方法を説明する。まず、図７に示されるように、半導体下層１２と半導体上層１４が積層した半導体層１０を用意する。半導体下層１２は、ノンドープの窒化ガリウム（ＧａＮ）である。半導体上層１４は、ノンドープの窒化アルミニウムガリウム（ＡｌＧａＮ）であり、アルミニウムの組成比が約２５％であり、その厚みが約２０nmである。このように、半導体下層１２と半導体上層１４のバンドギャップが異なっており、半導体下層１２と半導体上層１４がヘテロ接合を構成している。このため、半導体下層１２と半導体上層１４のヘテロ接合面近傍に２次元電子ガス層が誘起されており、この２次元電子ガス層がチャネルとして利用される。半導体下層１２と半導体上層１４は、有機金属気相成長法（MOCVD: Metal Organic Chemical Vapor Deposition）を利用して、図示しないサファイア基板上に積層して形成されている。
【００２８】
次に、図８に示されるように、第２半導体層１４を貫通するトレンチ１６を形成する。トレンチ１６は、ＲＩＥ（Reactive Ion Etching）法を利用して形成されている。この例では、トレンチ１６が第２半導体層１４を貫通して第１半導体層１２にまで達しているが、この例に代えて、第２半導体層１４を貫通しないように形成されていてもよい。後述するように、このトレンチ１６内には、絶縁ゲートが形成される。このため、第１実施例のＨＥＭＴでは、トレンチ１６の下方の低い電子密度を利用して、ノーマリオフ型の絶縁ゲートが構成される。
【００２９】
次に、図９に示されるように、半導体層１０の表面にドレイン用積層電極部２２とソース用積層電極部３２を形成する。ドレイン用積層電極部２２とソース用積層電極部３２はいずれも、電子ビーム蒸着法を利用して形成されており、バナジウム（Ｖ）／アルミニウム（Ａｌ）／モリブテン（Ｍｏ）が積層して形成されている。
【００３０】
次に、ドレイン用積層電極部２２とソース用積層電極部３２が形成された半導体層１０は、アニール炉内に搬入され、熱処理が施される。熱処理温度は約６００℃であり、その熱処理時間は約５分である。これにより、ドレイン用積層電極部２２と半導体層１０のオーミック接触性、及びソース用積層電極部３２と半導体層１０のオーミック接触性の双方が向上する。また、この熱処理によって、バナジウム（Ｖ）とアルミニウム（Ａｌ）の間が合金化され、及びアルミニウム（Ａｌ）とモリブテン（Ｍｏ）の間が合金化され、これらの明白な接合界面が消失する。
【００３１】
次に、図１０に示されるように、ドレイン用積層電極部２２を被覆するドレイン用被覆部２４を形成する。また、ソース用積層電極部３２の表面を被覆するソース用被覆部３４を形成する。ドレイン用被覆部２４及びソース用被覆部３４はいずれも、電子ビーム蒸着法を利用して同時に形成されており、その材料が金（Ａｕ）である。ここで、本明細書では、ドレイン用積層電極部２２とドレイン用被覆部２４の組合せをドレイン電極２０と称し、ソース用積層電極部３２とソース用被覆部３４の組合せをソース電極３０と称する。
【００３２】
次に、図１１に示されるように、ドレイン電極２０及びソース電極３０を覆うように、半導体層１０の表面に絶縁体膜４２を形成する。絶縁体膜４２は、ＣＶＤ法を利用して形成されており、その材料が窒化シリコン（ＳｉＮ）である。絶縁体膜４２は、トレンチ１６の内壁も被膜して形成されている。絶縁体膜４２の厚みは５０nmである。
【００３３】
次に、図１２に示されるように、絶縁体膜４２の表面にレジスト膜４４を形成する。レジスト膜４４は、ドレイン電極２０とソース電極３０のそれぞれに対応して開口４６が形成されるようにパターニングされている。レジスト膜４４の材料は、ノボラック系有機膜である。
【００３４】
次に、図１３に示されるように、ＲＩＥ（Reactive Ion Etching）法を利用して、レジスト膜４４の開口４６から露出する絶縁体膜４２を除去し、ドレイン電極２０及びソース電極３０を露出させる。これにより、ドレイン電極２０及びソース電極３０が外部と電気的に接続するためのコンタクトホールが形成される。
【００３５】
次に、キャロス洗浄を実施し、残存するレジスト膜４４を除去する。キャロス洗浄に用いられる硫酸過水（硫酸：過酸化水素＝５：２）は、強酸性のエッチング液であり、レジスト膜４４を良好に除去することができる。このため、本実施例の方法では、レジスト膜４４の残渣による汚染等が抑制されている。このとき、エッチング液の一部は、コンタクトホールを介してドレイン電極２０及びソース電極３０にも供給される。しかしながら、ドレイン用被覆部２４及びソース用被覆部３４は、熱処理の後に積層されたものであり、単一の金属層の形態を維持している。このため、ドレイン用被覆部２４及びソース用被覆部３４は、硫酸過水に対してエッチング耐性を有しており、ドレイン電極２０及びソース電極３０の表面がエッチングされることが防止されている。この結果、ドレイン電極２０及びソース電極３０の表面のダメージが抑えられており、良好な特性を得ることができる。
【００３６】
最後に、図１４に示されるように、電子ビーム蒸着法を利用して、トレンチ１６に対応してゲート電極５２が形成される。このように絶縁体膜４２の一部は、ゲート絶縁膜としても用いられている。
【実施例２】
【００３７】
図１５〜図１９を参照して、第２実施例のノーマリオフ型のＨＥＭＴを製造する方法を説明する。ドレイン用積層電極部２２とソース用積層電極部３２を熱処理する工程（図９参照）までは、第１実施例のＨＥＭＴの製造方法と同様である。なお、第１実施例の共通する構成要素に関しては共通の符号を付し、その説明を省略することがある。
【００３８】
次に、図１５に示されるように、ドレイン用積層電極部２２を被覆するドレイン用接着層２３及びドレイン用被覆部２４を形成する。また、ソース用積層電極部３２の表面を被覆するソース用接着層３３及びソース用被覆部３４を形成する。第２実施例のＨＥＭＴの製造方法では、ドレイン電極２０とソース電極３０のそれぞれに、接着層２３，３３を形成することを特徴としている。接着層２３，３３は、積層電極部２２，３２と被覆部２４，３４の接着性を向上させるために形成されており、その材料にはニッケル（Ｎｉ）が用いられている。
【００３９】
さらに、第２実施例のＨＥＭＴの製造方法では、図１５に示されるように、ドレイン電極２０とトレンチ１６の間の半導体層１０の表面に、パンチスルー抑制電極６０を形成することを特徴としている。パンチスルー抑制電極６０は、コンタクト層６３とパンチスルー抑制電極用被覆部６４を備えている。コンタクト層６３の材料にはニッケル（Ｎｉ）が用いられており、パンチスルー抑制電極用被覆部６４の材料には金（Ａｕ）が用いられている。パンチスルー抑制電極６０は、半導体層１０に対してショットキー接触している。パンチスルー抑制電極６０は、ドレイン電極２０及びソース電極３０の接着層２３，３３と被覆部２４，３４を形成するのと同時に形成される。このため、パンチスルー抑制電極６０は、特別な工程を追加することなく、ドレイン電極２０及びソース電極３０と同時に形成することができる。パンチスルー抑制電極６０には、接地電圧又は十分に低い電圧を印加して用いられる。これにより、トレンチ１６内に形成される絶縁ゲートのドレイン側端部に集中する電界を緩和し、その端部で発生するパンチスルーを抑制することができる。
【００４０】
次に、図１６に示されるように、ドレイン電極２０，パンチスルー抑制電極６０及びソース電極３０を覆うように、半導体層１０の表面に絶縁体膜４２を形成する。
【００４１】
次に、図１７に示されるように、絶縁体膜４２の表面にレジスト膜４４を形成する。レジスト膜４４は、ドレイン電極２０，パンチスルー抑制電極６０とソース電極３０のそれぞれに対応して開口４６が形成されるようにパターニングされている。
【００４２】
次に、図１８に示されるように、ＲＩＥ（Reactive Ion Etching）法を利用して、レジスト膜４４の開口４６から露出する絶縁体膜４２を除去し、ドレイン電極２０，パンチスルー抑制電極６０及びソース電極３０を露出させる。
【００４３】
次に、キャロス洗浄を実施し、残存するレジスト膜４４を除去する。この例でも、ドレイン用被覆部２４、パンチスルー抑制電極用被覆部６４及びソース用被覆部３４は、熱処理の後に積層されたものであり、単一の金属層の形態を維持している。このため、ドレイン用被覆部２４，パンチスルー抑制電極用被覆部６４及びソース用被覆部３４は、硫酸過水に対してエッチング耐性を有しており、ドレイン電極２０，パンチスルー抑制電極６０及びソース電極３０の表面がエッチングされることが防止されている。
【００４４】
最後に、図１９に示されるように、電子ビーム蒸着法を利用して、トレンチ１６に対応してゲート電極５２が形成される。
【００４５】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４６】
１：半導体層
２：積層電極部
２ａ：第１金属層
２ｂ：第２金属層
２ｃ：第３金属層
３：被覆部
４：被覆電極部
５，４２：絶縁体膜
６，４４：レジスト膜
７，４６：開口
１０：半導体層
２０：ドレイン電極
２２：ドレイン用積層電極部
２４：ドレイン用被覆部
３０：ソース電極
３２：ソース用積層電極部
３４：ソース用被覆部
【図１】
0005799663.tif 000002
【図２】
0005799663.tif 000003
【図３】
0005799663.tif 000004
【図４】
0005799663.tif 000005
【図５】
0005799663.tif 000006
【図６】
0005799663.tif 000007
【図７】
0005799663.tif 000008
【図８】
0005799663.tif 000009
【図９】
0005799663.tif 000010
【図１０】
0005799663.tif 000011
【図１１】
0005799663.tif 000012
【図１２】
0005799663.tif 000013
【図１３】
0005799663.tif 000014
【図１４】
0005799663.tif 000015
【図１５】
0005799663.tif 000016
【図１６】
0005799663.tif 000017
【図１７】
0005799663.tif 000018
【図１８】
0005799663.tif 000019
【図１９】
0005799663.tif 000020