(57)【特許請求の範囲】
【請求項１】
光電変換によりアナログ信号を出力する複数の画素が２次元行列状に配列された画素領域と、
前記画素領域の列毎に設けられ、同一の前記列に設けられた複数の前記画素に共通に接続される出力線と、
電流源と、容量とを備え、ランプ状に変化する参照ランプ電圧を生成する参照ランプ生成回路と、
前記参照ランプ電圧と前記出力線のアナログ電圧とを比較する比較器と、
前記比較器の比較開始後に前記比較器の出力信号が反転するまでの時間をデジタル値としてカウントするカウンタ部と、
制御部と、を有し、
前記制御部は、
第１の期間に前記電流源から前記容量に電流を供給させることで、前記参照ランプ電圧をオフセット電圧まで変化させ、
前記オフセット電圧に基づいて前記比較器の入力端子をリセットし、
前記容量を放電させることで、前記参照ランプ電圧を前記オフセット電圧からランプ開始電圧にリセットさせ、
前記第１の期間よりも長い第２の期間に前記電流源から前記容量に電流を供給させることで、前記参照ランプ電圧を前記ランプ開始電圧からランプ状に変化させることを特徴とする固体撮像装置。
【請求項２】
前記参照ランプ電圧をオフセット電圧まで変化させる場合と、前記参照ランプ電圧を前記ランプ開始電圧からランプ状に変化させる場合とで、前記電流源から前記容量に供給する電流値が同じであることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記制御部は、前記比較器の入力端子のリセット前に、前記参照ランプ生成回路に、前記参照ランプ電圧を前記ランプ開始電圧から前記オフセット電圧に変化させることを特徴とする請求項１又は２記載の固体撮像装置。
【請求項４】
前記制御部は、前記比較器の入力端子のリセット前に、前記参照ランプ生成回路に、前記参照ランプ電圧をランプ終了電圧から前記オフセット電圧に変化させることを特徴とする請求項１記載の固体撮像装置。
【請求項５】
前記参照ランプ生成回路は、
前記電流源及び前記容量の間に設けられる第１のスイッチと、
前記容量を放電させるための第２のスイッチとを有することを特徴とする請求項１〜４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記容量は、一方の端子が前記第１のスイッチに接続され、他方の端子にはグランド電圧が与えられることを特徴とする請求項５記載の固体撮像装置。
【請求項７】
前記参照ランプ生成回路は、前記第２のスイッチに直列に接続される第２の電流源を有することを特徴とする請求項５又は６記載の固体撮像装置。
【請求項８】
前記ランプ開始電圧は、グランド電圧又は電源電圧であることを特徴とする請求項１〜７のいずれか１項に記載の固体撮像装置。
【請求項９】
さらに、前記出力線のアナログ電圧を増幅して前記比較器に出力する増幅器を有することを特徴とする請求項１〜８のいずれか１項に記載の固体撮像装置。
【請求項１０】
光電変換によりアナログ信号を出力する複数の画素が２次元行列状に配列された画素領域と、
前記画素領域の列毎に設けられ、同一の前記列に設けられた複数の前記画素に共通に接続される出力線と、
電流源と、容量とを備え、ランプ状に変化する参照ランプ電圧を生成する参照ランプ生成回路と、
前記参照ランプ電圧と前記出力線のアナログ電圧とを比較する比較器と、
前記比較器の比較開始後に前記比較器の出力信号が反転するまでの時間をデジタル値としてカウントするカウンタ部とを有する固体撮像装置の駆動方法であって、
第１の期間に前記電流源が前記容量に電流を供給することで、前記参照ランプ電圧をオフセット電圧まで変化させるステップと、
前記オフセット電圧に基づいて前記比較器の入力端子をリセットするステップと、
前記容量を放電させることで、前記参照ランプ電圧を前記オフセット電圧からランプ開始電圧にリセットするステップと、
前記第１の期間よりも長い第２の期間に前記電流源が前記容量に電流を供給することで、前記参照ランプ電圧を前記ランプ開始電圧からランプ状に変化させるステップと
を有することを特徴とする固体撮像装置の駆動方法。
【請求項１１】
前記参照ランプ電圧をオフセット電圧まで変化させるステップと、前記参照ランプ電圧を前記ランプ開始電圧からランプ状に変化させるステップとで、前記電流源から前記容量に供給される電流値が同じであることを特徴とする請求項１０記載の固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びその駆動方法に関する。
【背景技術】
【０００２】
近年、固体撮像装置として行列状に配置された画素に対して、列毎にＡＤ（アナログデジタル）変換器を配置するカラムＡＤ（列並列ＡＤ）型のＣＭＯＳイメージセンサが用いられるようになってきている。カラムＡＤに用いられるＡＤ変換形式がある。例えば、アナログ信号と傾斜状に変化する参照ランプ信号とを比較するとともに、この比較処理と並行してカウント処理を行い、比較処理が完了した時点のカウント値に基づいてデジタル信号を取得する、積分型やランプ比較型といわれるＡＤ変換方式がある。積分型ＡＤ変換における比較処理に差動比較器を用いる場合、比較動作前に比較器のリセット動作を行うことで、トランジスタの閾値ばらつきに起因するオフセットを除去できる。しかし、リセット動作が不十分であると、信号入力端の電位が参照ランプ信号の範囲から外れてしまい、比較器がランプ中に反転しなかったり、ランプ開始直後に反転したりするという問題がある。
【０００３】
特許文献１の技術では、まず参照ランプ信号を差動比較器に入力するとともに参照ランプ信号の基準信号部をリセットする。その後、時間変化する参照ランプ信号にオフセット電圧を付加するためにオフセット用電流源アレイを設ける方法が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−３４００４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１では、リセット後に差動比較器の参照ランプ信号を所定の電圧に変更するオフセット用電流源アレイが、ＡＤ変換時にアナログ信号との比較に供されるスロープ用電流源アレイとは別に必要となり、回路規模が大きくなる課題がある。また、参照ランプ信号の開始電圧はオフセット用電流源アレイで変更された電圧から開始されるため、オフセット用電流源アレイのノイズや電圧変動が各列共通のノイズとして現れることがある。
【０００６】
本発明の目的は、簡単な回路構成で参照ランプ電圧に対してオフセット電圧を付加することができる固体撮像装置及びその駆動方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の固体撮像装置は、光電変換によりアナログ信号を出力する複数の画素が２次元行列状に配列された画素領域と、前記画素領域の列毎に設けられ、同一の前記列に設けられた複数の前記画素に共通に接続される出力線と、電流源と、容量とを備え、ランプ状に変化する参照ランプ電圧を生成する参照ランプ生成回路と、前記参照ランプ電圧と前記出力線のアナログ電圧とを比較する比較器と、前記比較器の比較開始後に前記比較器の出力信号が反転するまでの時間をデジタル値としてカウントするカウンタ部と、制御部と、を有し、前記制御部は、第１の期間に前記電流源から前記容量に電流を供給させることで、前記参照ランプ電圧をオフセット電圧まで変化させ、前記オフセット電圧に基づいて前記比較器の入力端子をリセットし、前記容量を放電させることで、前記参照ランプ電圧を前記オフセット電圧からランプ開始電圧にリセットさせ、前記第１の期間よりも長い第２の期間に前記電流源から前記容量に電流を供給させることで、前記参照ランプ電圧を前記ランプ開始電圧からランプ状に変化させることを特徴とする。
【発明の効果】
【０００８】
簡単な回路構成で参照ランプ電圧に対してオフセット電圧を付加することができるので、回路規模の増大を防止し、適正電圧範囲でランプ状に変化する参照ランプ電圧との比較を行うことができる。また、安定したランプ開始電圧から参照ランプ電圧を生成することができるので、各列共通のノイズの増加を防止することができる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態による固体撮像装置の構成例を示すブロック図である。
【図２】比較器の具体的な回路の一例を示す図である。
【図３】第１の実施形態における参照ランプ生成回路の一例を示す図である。
【図４】第１の実施形態の駆動方法を示す図である。
【図５】第２の実施形態による参照ランプ生成回路の一例を示す図である。
【図６】第２の実施形態の駆動方法を示す図である。
【発明を実施するための形態】
【００１０】
（第１の実施形態）
図１は、本発明の第１の実施形態による固体撮像装置の構成例を示すブロック図である。画素領域１０は、２次元行列状に配列された複数の画素１１を有する。複数の画素１１は、フォトダイオード等の光電変換手段とトランジスタとを有し、光電変換によりアナログ信号を出力する。画素１１は、行毎に垂直走査回路１２に接続され、垂直走査回路１２からの制御信号により受光量に応じたアナログ信号を出力する。垂直出力線１３は、複数の画素１１の列毎に設けられ、同一の列に設けられた複数の画素１１に共通に接続される。画素１１から出力されたアナログ信号は、列毎に共通の垂直出力線１３に出力される。垂直出力線１３は、複数の画素１１の列毎に配置されたアナログ信号処理部１４に接続される。アナログ処理部１４は、入力されたアナログ信号に対してＣＤＳ（相関二重サンプリング）や増幅等の処理を行う。アナログ信号処理部１４は、単なるバッファ回路でもよいし、あるいはバッファ回路はなくてもよい。バッファ回路がない場合、ＣＤＳ処理は比較器１５の入力部で行われる。アナログ信号処理部１４の出力端子は、比較器１５の入力端子の一端に接続される。比較器１５の入力端子のもう一端は、参照ランプ信号線１６を介して参照ランプ生成回路１７に接続される。参照ランプ生成回路１７は、ランプ状に変化する参照ランプ電圧を生成する。比較器１５は、参照ランプ生成回路１７により生成される参照ランプ電圧と、アナログ処理部１４を介して垂直出力線１３から入力されるアナログ電圧とを比較する。比較器１５の出力端子は、メモリ１９に接続される。メモリ１９は、比較器１５の出力信号が反転した時点でのカウンタ１８の値を保持する。カウンタ部は、カウンタ１８及びメモリ１９を有し、比較器１５の比較開始後に比較器１５の出力信号が反転するまでの時間をデジタル値としてカウントする。メモリ１９に保持された値は、水平走査回路２０の制御信号により水平転送線２１に出力される。垂直走査回路１２、参照ランプ生成回路１７、カウンタ１８、水平走査回路２０は、それぞれタイミング制御回路２２によって制御される。
【００１１】
図２は、図１の比較器１５の具体的な回路の一例を示す図である。比較器１５は、差動構成の比較器である。以下、ＰチャネルＭＯＳ電界効果トランジスタをＰＭＯＳといい、ＮチャネルＭＯＳ電界効果トランジスタをＮＭＯＳという。ＰＭＯＳ３１は、ゲートがバイアス電位Ｖｂｉａｓのノードに接続され、ソースが電源電圧Ｖｄｄのノードに接続されたソース接地の電流源である。ＰＭＯＳ３１のドレインは、ＰＭＯＳ３２及び３３のソースに接続される。ＰＭＯＳ３２及び３３のドレインは、それぞれＮＭＯＳ３４及び３５のドレインに接続される。ＮＭＯＳ３４及び３５は、ソースが共通のグランド電圧ノードに接続され、ゲートがＮＭＯＳ３４のドレインに接続される。ＰＭＯＳ３２及び３３のゲートは、それぞれ容量３８及び３９に接続される。容量３８及び３９のもう一方の端子は比較器１５の入力端子として、それぞれアナログ処理部１４の出力端子及び参照ランプ生成回路１７の出力端子と接続される。電圧Ｖｘは図１のアナログ処理部１４の出力電圧、電圧Ｖｒａｍｐは参照ランプ生成回路１７の出力電圧である。ＰＭＯＳ３２及び３３のゲート及びドレインは、それぞれＮＭＯＳ３６及び３７のソース及びドレインに接続される。ＮＭＯＳ３６及び３７のゲートは、リセットパルス信号ＲＥＳＥＴのノードに接続される。リセットパルス信号ＲＥＳＥＴのハイレベルパルスが入力されると、ＮＭＯＳ３６及び３７はＰＭＯＳ３２及び３３のゲート−ドレイン間を短絡し、比較器１５の入力端子の電圧をリセットする。この動作により、ＰＭＯＳ３２及び３３のそれぞれのゲート電圧のオフセット成分はキャンセルされ、両ゲート電圧はほぼ同電圧となる。出力端子ＯＵＴは、ＮＭＯＳ３５のドレインに接続される。
【００１２】
図３は、図１の参照ランプ生成回路１７の一例を示す図である。図３で示される参照ランプ生成回路１７は一例であり、参照ランプ生成回路１７はこれに限定されない。参照ランプ電圧Ｖｒａｍｐの基準電圧部が、参照ランプ電圧Ｖｒａｍｐが時間変化する途中で生成される回路構成であれば良い。端子ＲＡＭＰは、参照ランプ生成回路１７の出力端子であり、その電圧はＶｒａｍｐである。第１の電流源４１は、電源電圧Ｖｄｄのノードに接続され、定電流を発生している。第１のスイッチ４２は、第１の電流源４１と参照ランプ電圧Ｖｒａｍｐの端子（参照ランプ信号線１６）ＲＡＭＰの間に接続され、第１の電流源４１及び容量４４の間に設けられる。参照ランプ電圧Ｖｒａｍｐの端子ＲＡＭＰとグランド電圧ノードの間には、容量４４及び第２のスイッチ４３が並列に接続される。容量４４は、第１の電流源４１からの電荷を蓄積する。第２のスイッチ４３は、容量４４に蓄積された電荷を放電させる。容量４４は、参照ランプ生成回路１７内にあってもよいし、各列に配置されてもよい。信号Ｒｏｎ及びＲｒｅｓは、それぞれ第１のスイッチ４２及び第２のスイッチ４３を制御する信号であり、ハイレベルの時にスイッチをオンにし、ローレベルの時にスイッチをオフにする。参照ランプ電圧Ｖｒａｍｐの生成開始時に信号Ｒｏｎがハイレベルになり、第１のスイッチ４２がオンすると、第１の電流源４１から容量４４に電荷が蓄積され、参照ランプ電圧Ｖｒａｍｐが生成される。信号Ｒｏｎがローレベルになり、第１のスイッチ４２がオフになると、オフ時の参照ランプ信号線１６の電圧Ｖｒａｍｐが保持され、参照ランプ電圧Ｖｒａｍｐの基準電圧部となる。信号Ｒｒｅｓがハイレベルになり、第２のスイッチ４３がオンになると、参照ランプ信号線１６の電圧Ｖｒａｍｐはグランド電圧にリセットされる。本実施形態では、第２のスイッチ４３及び容量４４の接続先をグランド電圧ノードとしたが、安定した電位であればこれに限らない。この様に、第１の電流源４１と容量４４の間に第１のスイッチ４２を設けると言う簡単な回路構成によって、容易に参照ランプ電圧Ｖｒａｍｐにオフセット用の基準信号部を生成出来る。また、比較器１５への入力信号が負の特性であれば、参照ランプ電圧Ｖｒａｍｐも下降する特性となる。この場合は、図３の回路は、電源電圧Ｖｄｄとグランド電圧を入れ替えて設計すれば良い。
【００１３】
図４は、本発明の第１の実施形態による固体撮像装置の駆動方法を示す図である。信号ＲＥＳＥＴは、図１のタイミング制御回路２２により生成される比較器１５のリセット信号である。信号Ｒｏｎ及びＲｒｅｓは、図３の参照ランプ生成回路１７の制御信号である。電圧Ｖｒａｍｐは参照ランプ信号線１６の電圧であり、電圧Ｖｘはアナログ処理部１４が出力するアナログ信号電圧である。電圧Ｖｒａｍｐ及びＶｘは、それぞれ比較器１５に入力される。カウント値はカウンタ１８の出力値であり、メモリ値はメモリ１９に保持される値である。本実施形態では、電圧Ｖｘが画素１１のリセット電圧Ｖｐｒｅｓである間の時刻ｔ１で、参照ランプ生成回路１７の信号Ｒｏｎをハイレベルにして、電圧Ｖｒａｍｐをランプ状に変化させる。その後、電圧Ｖｒａｍｐがランプ動作の途中電位である電圧Ｖｒｒｅｓになる時刻ｔ２で、信号Ｒｏｎをローレベルにし、第１のスイッチ４２をオフにすることで、電圧Ｖｒａｍｐをオフセット電圧Ｖｒｒｅｓに維持する。容量４４は、オフセット電圧Ｖｒｒｅｓを保持する。その後、時刻ｔ３で、信号ＲＥＳＥＴをハイレベルにし、ＮＭＯＳ３６及び３７をオンにし、比較器１５のリセット動作を行う。つまり、比較器１５は、Ｖｒａｍｐ−Ｖｒｒｅｓ＝Ｖｘ−Ｖｐｒｅｓのときに反転動作が行われるように設定される。ここで、時刻ｔ１から時刻ｔ２までの期間で、比較器１５のリセット動作時にＰＭＯＳ３２及び３３のそれぞれのゲート電圧にばらつきが残った場合でも、比較器１５が比較動作中に反転動作するような電圧Ｖｒｒｅｓとなるように設定される。時刻ｔ４では、信号ＲＥＳＥＴをローレベルに戻して比較器１５のリセット動作を終える。時刻ｔ５では、参照ランプ生成回路１７の信号Ｒｒｅｓをハイレベルにして参照ランプ信号線１６の電圧Ｖｒａｍｐをグランド電圧ＧＮＤにリセットする。その後、時刻ｔ６で、信号Ｒｒｅｓをローレベルに戻す。電圧Ｖｘが画素１１の入射光に応じた出力電圧に変化した後の時刻ｔ７で、再び参照ランプ生成回路１７の信号Ｒｏｎをハイレベルにし、電圧Ｖｒａｍｐをランプ状に変化させると共に、カウンタ１８のカウント動作を開始させる。時刻ｔ８のとき、Ｖｒａｍｐ−Ｖｒｒｅｓ＝Ｖｘ−Ｖｐｒｅｓ＝Ｖｓｉｇ（信号成分電圧）となり、比較器１５が反転動作して出力信号を出力する。メモリ１９は、比較器１５の出力信号を入力し、時刻ｔ８でのカウント値を保持する。メモリ値は、Ｖｓｉｇ＋Ｖｒｒｅｓをアナログからデジタルに変換した値となり、オフセット成分Ｖｒｒｅｓを減算することにより、電圧Ｖｓｉｇをアナログからデジタルに変換した結果を得る。その後、時刻ｔ９で、信号Ｒｏｎをローレベルにし、信号Ｒｒｅｓをハイレベルにすることにより、参照ランプ電圧Ｖｒａｍｐはグランド電圧ＧＮＤにリセットされ、カウント値もリセットされる。
【００１４】
以上のように、時刻ｔ１〜ｔ２では、参照ランプ生成回路１７は、参照ランプ電圧Ｖｒａｍｐをランプ開始電圧（グランド電圧）ＧＮＤからオフセット電圧Ｖｒｒｅｓに設定する。その後、時刻ｔ３〜ｔ４では、比較器１５の入力端子がリセットされる。その後、時刻ｔ５〜ｔ６では、参照ランプ生成回路１７は、参照ランプ電圧Ｖｒａｍｐをオフセット電圧Ｖｒｒｅｓからランプ開始電圧（グランド電圧）ＧＮＤにリセットする。その後、時刻ｔ７〜ｔ９では、参照ランプ生成回路１７はランプ開始電圧（グランド電圧）ＧＮＤからランプ終了電圧までのランプ状の参照ランプ電圧Ｖｒａｍｐを生成し、比較器１５は比較を開始する。これにより、比較器１５のリセット電圧において、ＰＭＯＳ３３のゲートのリセット電圧にオフセット電圧Ｖｒｒｅｓを付加することができる。これによって、電圧変更手段を用いることによる回路規模の増大を防ぐと共に、参照ランプ信号を電圧変更手段によらない安定した電位から開始させることが可能で、各列共通のノイズの増加を防ぐことができる。特に、参照ランプ電圧Ｖｒａｍｐのランプ開始電圧をグランド電圧ＧＮＤにすることで、常に変動やノイズの少ない安定した電位からランプ動作を開始することが可能で、各列共通のノイズを減らすことができる。ランプ開始電圧は、グランド電圧ＧＮＤに限定されず、電源電圧Ｖｄｄでも同様の効果が得られる。また、ＡＤ変換のゲインを変更するために参照ランプ電圧Ｖｒａｍｐの傾きを変更しても、リセット電圧Ｖｒｒｅｓの再調整操作が不要になる。比較器１５のリセット電圧Ｖｒｒｅｓが特定の電圧であると、アナログ信号電圧Ｖｘが電圧Ｖｐｒｅｓの時の変換値は参照ランプ信号の傾きによって変化してしまう。さらに、ランプの傾きを小さくした場合には、電圧Ｖｓｉｇのレンジが小さくなる。このため、参照ランプ電圧Ｖｒａｍｐの傾きを変更した場合には、比較器１５のリセット電圧Ｖｒｒｅｓも再度調整する必要がある。しかし、参照ランプ生成回路１７を用いて電圧Ｖｒｒｅｓを生成することで、参照ランプ電圧Ｖｒａｍｐの傾きの変化に従って電圧Ｖｒｒｅｓも変化し、アナログ電圧Ｖｘが電圧Ｖｐｒｅｓの時の変換値は常に一定の値となるため電圧Ｖｒｒｅｓの調整は不要となる。
【００１５】
（第２の実施形態）
本発明の第２の実施形態による固体撮像装置の構成と比較器１５の例は、第１の実施形態と同じである。以下、第２の実施形態が第１の実施形態と異なる点を説明する。図５は、本発明の第２の実施形態による参照ランプ生成回路１７（図１）の一例を示す図である。図５の回路は、図３の回路に対して、容量４４から電荷を引く第２の電流源４５を追加したものである。第２の電流源４５は、参照ランプ電圧Ｖｒａｍｐの端子ＲＡＭＰ及びグランド電圧ノード間において、第２のスイッチ４３に直列に接続される。第２の実施形態では、この第２の電流源４５は、容量４４から一定の割合で電荷を引くために付加しているが、容量４４から電荷を引いて参照ランプ電圧Ｖｒａｍｐをランプ開始電圧（グランド）電圧ＧＮＤまで遷移させることができればこの限りではない。
【００１６】
図６は、本発明の第２の実施形態による固体撮像装置の駆動方法を示す図である。参照ランプ電圧Ｖｒａｍｐがランプ終了電圧にある状態の時刻ｔ９で、信号Ｒｒｅｓをハイレベルにして、第２のスイッチ４３をオンにし、参照ランプ電圧Ｖｒａｍｐのリセットを開始する。完全にリセットが終了する前の電圧Ｖｒａｍｐが電圧Ｖｒｒｅｓとなる時刻ｔ１０で、信号Ｒｒｅｓをローレベルにして、第２のスイッチ４３をオフにし、一度リセット動作を停止する。その後、電圧Ｖｘが画素１１のリセット信号電圧Ｖｐｒｅｓである間の時刻ｔ１１において、信号ＲＥＳＥＴをハイレベルにし、ＮＭＯＳ３６及び３７をオンにし、比較器１５のリセット動作を行う。つまり、比較器１５は、Ｖｒａｍｐ−Ｖｒｒｅｓ＝Ｖｘ−Ｖｐｒｅｓのときに反転動作が行われるように設定される。時刻ｔ１２では、信号ＲＥＳＥＴをローレベルに戻し、比較器１５のリセット動作を終わらせる。時刻ｔ１３では、再び信号Ｒｒｅｓをハイレベルにして、完全に参照ランプ電圧Ｖｒａｍｐをグランド電圧ＧＮＤにリセットさせる。電圧Ｖｘが画素１１の入射光に応じた出力電圧に変化した後の時刻ｔ１４では、参照ランプ生成回路１７の信号Ｒｏｎをハイレベルにし、第１のスイッチ４２をオンにし、電圧Ｖｒａｍｐをランプ状に変化させると共に、カウンタ１８のカウント動作を開始させる。時刻ｔ１５のとき、Ｖｒａｍｐ−Ｖｒｒｅｓ＝Ｖｘ−Ｖｐｒｅｓ＝Ｖｓｉｇ（信号成分電圧）となり、比較器１５が反転動作して出力信号を出力する。メモリ１９は、比較器１５の出力信号を入力し、時刻ｔ１５でのカウント値を保持する。メモリ値は、Ｖｓｉｇ＋Ｖｒｒｅｓをアナログからデジタルに変換した値となり、オフセット成分Ｖｒｒｅｓを減算することにより、電圧Ｖｓｉｇをアナログからデジタルに変換した結果を得る。その後、時刻ｔ１６で、信号Ｒｏｎをローレベルにし、信号Ｒｒｅｓをハイレベルにすることにより、参照ランプ電圧Ｖｒａｍｐは電位Ｖｒｒｅｓにリセットされ、カウント値もリセットされる。
【００１７】
以上のように、時刻ｔ９〜ｔ１０では、参照ランプ生成回路１７は、時刻１１〜ｔ１２の比較器１５の入力端子のリセット前に、参照ランプ電圧Ｖｒａｍｐをランプ終了電圧からオフセット電圧Ｖｒｒｅｓに設定する。第２の実施形態は、第１の実施形態と同様に、電圧変更手段を用いずに、比較器１５のリセット電圧において、ＰＭＯＳ３３のゲートのリセット電圧にオフセット電圧Ｖｒｒｅｓを付加することができる。これにより、電圧変更手段を用いることによる回路規模の増大を防ぐと共に、参照ランプ信号を電圧変更手段によらない安定した電位から開始させることが可能で、各列共通のノイズの増加を防ぐことができる。また、第１の実施形態及び第２の実施形態は、共に画素１１の出力信号を１度だけＡＤ変換しているが、その限りではない。例えば、画素１１のリセット信号をＡＤ変換し、その後、入射光に応じた画素１１の信号をＡＤ変換し、２回のＡＤ変換の差を出力するＣＤＳ（相関二重サンプリング）処理をしてもよい。
【００１８】
第１及び第２の実施形態によれば、簡単な回路構成で参照ランプ電圧に対してオフセット電圧を付加することができるので、回路規模の増大を防止し、適正電圧範囲でランプ状に変化する参照ランプ電圧との比較を行うことができる。また、安定したランプ開始電圧から参照ランプ電圧を生成することができるので、各列共通のノイズの増加を防止することができる。
【００１９】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００２０】
１０  画素領域、１１  画素、１３  垂直出力線、１５  比較器、１７  参照ランプ生成回路、１８  カウンタ、１９  メモリ
【図１】
0005791338.tif 000002
【図２】
0005791338.tif 000003
【図３】
0005791338.tif 000004
【図４】
0005791338.tif 000005
【図５】
0005791338.tif 000006
【図６】
0005791338.tif 000007