(57)【特許請求の範囲】
【請求項１】
入力信号の立ち上がり時にショットキー型トランジスタのゲートに前記ショットキー型トランジスタのブレークダウン電圧よりも低い電圧を供給する工程と、
その後、前記ショットキー型トランジスタのゲートに接続された抵抗に前記ブレークダウン電圧よりも高い電圧を供給する工程と
を有することを特徴とするショットキー型トランジスタの駆動方法。
【請求項２】
前記ショットキー型トランジスタがＧａＮトランジスタであることを特徴とする請求項１に記載のショットキー型トランジスタの駆動方法。
【請求項３】
前記抵抗の抵抗値Ｒ1は、前記抵抗に供給される電圧の最大値をＶG1、前記ショットキー型トランジスタのブレークダウン電圧をＶG2、ブレークダウンが発生したときに前記抵抗を介して前記ショットキー型トランジスタのゲートに流れる電流をＩGとしたときに、Ｒ1＝（ＶG1−ＶG2）／ＩGの式で与えられる値又はそれ以上の値に設定されていることを特徴とする請求項１又は２に記載のショットキー型トランジスタの駆動方法。
【請求項４】
入力信号が与えられる入力端子と、
ショットキー型トランジスタのゲートに接続される出力端子と、
前記入力端子と前記出力端子との間に設けられた電子回路とを有し、
前記電子回路は、前記入力信号の立ち上がり時に前記ショットキー型トランジスタのブレークダウン電圧よりも低い第１の電圧を前記出力端子に出力し、その後、前記出力端子に接続された抵抗に前記ブレークダウン電圧よりも高い第２の電圧を供給することを特徴とするショットキー型トランジスタの駆動回路。
【請求項５】
前記抵抗の抵抗値Ｒ1は、前記抵抗に供給される電圧の最大値をＶG1、前記ショットキー型トランジスタのブレークダウン電圧をＶG2、ブレークダウンが発生したときに前記抵抗を介して前記ショットキー型トランジスタのゲートに流れる電流をＩGとしたときに、Ｒ1＝（ＶG1−ＶG2）／ＩGの式で与えられる値又はそれ以上の値に設定されていることを特徴とする請求項４に記載のショットキー型トランジスタの駆動回路。
【請求項６】
前記電子回路は、
アノードが前記ショットキー型トランジスタのブレークダウン電圧よりも低い電圧が供給される第１の電源ラインに接続され、カソードが第１のノードに接続されたダイオードと、
前記第１のノードと第２のノードとの間に接続され、前記入力信号に応じてオン又はオフになるスイッチ素子とを有し、
前記抵抗は、前記ショットキー型トランジスタのブレークダウン電圧よりも高い電圧が供給される第２の電源ラインと前記第１のノードとの間に接続され、
前記第２のノードが前記出力端子に接続されていることを特徴とする請求項４又は５に記載のショットキー型トランジスタの駆動回路。
【請求項７】
前記電子回路は、
前記入力信号に応じた電圧が与えられる第１のノードと、
前記ショットキー型トランジスタのブレークダウン電圧よりも低い電圧が供給される電源ラインと第２のノードとの間に直列に接続されたスイッチ素子及び第１のダイオードと、
前記第１のノードと前記第２のノードとの間に直列に接続された第２のダイオード及び抵抗とを有し、
前記第２のノードが前記出力端子に接続され、前記スイッチ素子は前記入力信号に応じてオン又はオフになることを特徴とする請求項４又は５に記載のショットキー型トランジスタの駆動回路。
【請求項８】
前記電子回路は、
前記入力信号の電圧に応じて第１の駆動信号及び第２の駆動信号を順番に出力する駆動信号生成部と、
前記ショットキー型トランジスタのブレークダウン電圧よりも低い電圧が供給される第１の電源ラインと前記出力端子との間に接続されて前記第１の駆動信号によりオン又はオフになる第１のスイッチ素子と、
前記ショットキー型トランジスタのブレークダウン電圧よりも高い電圧が供給される第２の電源ラインと前記出力端子との間に接続されて前記第２の駆動信号によりオン又はオフになる第２のスイッチ素子とを有し、
前記抵抗は前記第２の電源ラインと前記第２のスイッチ素子との間又は前記第２のスイッチ素子と前記出力端子との間に接続されていることを特徴とする請求項４又は５に記載のショットキー型トランジスタの駆動回路。
【請求項９】
ショットキー型トランジスタと、
前記ショットキー型トランジスタに接続される駆動回路とを有し、
前記駆動回路は、入力信号の立ち上がり時に前記ショットキー型トランジスタのブレークダウン電圧よりも低い第１の電圧を前記ショットキー型トランジスタのゲートに供給し、その後、前記ショットキー型トランジスタのゲートに接続された抵抗に前記ブレークダウン電圧よりも高い第２の電圧を供給することを特徴とするショットキー型トランジスタ回路。
【請求項１０】
前記ショットキー型トランジスタが、ＧａＮトランジスタであることを特徴とする請求項９に記載のショットキー型トランジスタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ショットキー型トランジスタの駆動方法及び駆動回路に関する。
【背景技術】
【０００２】
ＨＥＭＴ（High Electron Mobility Transistor）の一種であるショットキー型ＧａＮトランジスタは、高出力且つ高速な動作が可能であるため、高速でスイッチングするスイッチ回路や電源回路等に使用されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−２８４９９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ブレークダウン電圧のばらつきにかかわらずドライブ能力を十分に引き出すことができるショットキー型トランジスタの駆動方法及び駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
開示の技術の一観点によれば、入力信号の立ち上がり時にショットキー型トランジスタのゲートに前記ショットキー型トランジスタのブレークダウン電圧よりも低い電圧を供給する工程と、その後、前記ショットキー型トランジスタのゲートに接続された抵抗に前記ブレークダウン電圧よりも高い電圧を供給する工程とを有するショットキー型トランジスタの駆動方法が提供される。
【０００６】
開示の技術の他の一観点によれば、入力信号が与えられる入力端子と、ショットキー型トランジスタのゲートに接続される出力端子と、前記入力端子と前記出力端子との間に設けられた電子回路とを有し、前記電子回路は、前記入力信号の立ち上がり時に前記ショットキー型トランジスタのブレークダウン電圧よりも低い第１の電圧を前記出力端子に出力し、その後、前記出力端子に接続された抵抗に前記ブレークダウン電圧よりも高い第２の電圧を供給するショットキー型トランジスタの駆動回路が提供される。
【発明の効果】
【０００７】
上述の一観点に係るショットキー型トランジスタの駆動方法及び駆動回路によれば、ショットキー型トランジスタのブレークダウン電圧のばらつきにかかわらず、ショットキー型トランジスタのドライブ能力を十分に引き出すことができる。
【図面の簡単な説明】
【０００８】
【図１】図１は、ショットキー型ＧａＮトランジスタの一例を示す断面図である。
【図２】図２は、ショットキー型ＧａＮトランジスタのリーク電流特性を示す図である。
【図３】図３は、第１の実施形態に係るショットキー型トランジスタの駆動方法を説明する図である。
【図４】図４は、第１の実施形態に係るショットキー型トランジスタの駆動回路を示す図である。
【図５】図５は、第１の実施形態に係るショットキー型トランジスタの駆動信号生成部の具体的な回路の一例を示す図である。
【図６】図６は、第１の駆動信号Ｖout1、第２の駆動信号Ｖout2及びＧａＮトランジスタのゲート電圧の変化を示す図である。
【図７】図７は、第２の実施形態に係るショットキー型トランジスタの駆動回路を示す図である。
【図８】図８は、第２の実施形態に係るショットキー型トランジスタの駆動回路の駆動信号生成部の具体的な回路の一例を示す図である。
【図９】図９は、第１の駆動信号Ｖout1、第２の駆動信号Ｖout2及びＧａＮトランジスタのゲート電圧の変化を示す図である。
【図１０】図１０は、第３の実施形態に係るショットキー型トランジスタの駆動回路を示す図である。
【図１１】図１１は、第３の実施形態に係るショットキー型トランジスタの駆動回路の駆動信号生成部の具体的な回路の一例を示す図である。
【図１２】図１２は、駆動信号生成部の動作を示すタイミングチャートである。
【発明を実施するための形態】
【０００９】
以下、実施形態について説明する前に、実施形態の理解を容易にするための予備的事項について説明する。
【００１０】
図１はショットキー型ＧａＮトランジスタの一例を示す断面図である。
【００１１】
図１に示すショットキー型ＧａＮトランジスタは、基板１１と、基板１１上に形成されたバッファ層１２と、バッファ層１２上に形成された電子走行層１３と、電子走行層１３の上に形成された電子供給層１４とを有する。
【００１２】
電子供給層１４の上には、ソース電極１５及びドレイン電極１６が相互に離隔して形成されており、ソース電極１５及びドレイン電極１６間の電子供給層１４上には、コントロール層１７及びゲート電極１８が積層されている。
【００１３】
ショットキー型ＧａＮトランジスタでは、基板１１として例えばシリコン（Ｓｉ）基板を使用することができる。バッファ層１２は、例えばＡｌＮとＧａＮとを積層して形成されている。また、電子走行層１３はアンドープのＧａＮにより形成されており、電子供給層１４はＡｌＧａＮにより形成されている。更に、コントロール層１７はｐ型ＧａＮにより形成されており、ソース電極１５、ドレイン電極１６及びゲート電極１８は例えばＮｉ（ニッケル）、Ｔｉ（チタン）、Ａｌ（アルミニウム）、Ｐｔ（白金）又はＡｕ（金）等の金属により形成されている。
【００１４】
図２は、横軸にゲート電圧ＶGをとり、縦軸にゲート電流ＩGをとって、ショットキー型ＧａＮトランジスタ（以下、単に「ＧａＮトランジスタ」と記載する）のリーク電流特性を示す図である。
【００１５】
ＧａＮトランジスタでは、オン抵抗を小さくするために、ゲート電圧ＶGはできるだけ高くすることが好ましい。しかし、図２に示すように、ゲート電圧ＶGがある電圧を超えると、ゲートからソースに流れるゲート電流ＩG（以下、「リーク電流」ともいう）が著しく増大する。ゲート電流ＩGが増大し始める電圧は、ブレークダウン電圧と呼ばれている。
【００１６】
ＧａＮトランジスタでは、ブレークダウン電圧のばらつきが比較的大きく、例えばブレークダウン電圧が８．０Ｖのトランジスタもあれば７．８Ｖのトランジスタもある。そのため、ＧａＮトランジスタのゲート電圧は、マージンをとって低めに設定される。
【００１７】
しかし、ゲート電圧を低めに設定すると、オン抵抗が高い状態での動作となるため、ショットキー型ＧａＮトランジスタのドライブ能力を十分に引き出すことができなくなる。また、オン抵抗が高い状態の動作であるため、多くの熱が発生し、電力を無駄に消費することになる。
【００１８】
以下の実施形態では、ブレークダウン電圧のばらつきにかかわらずドライブ能力を十分に引き出すことができるショットキー型トランジスタの駆動回路及び駆動方法について説明する。
【００１９】
（第１の実施形態）
以下、第１の実施形態について、添付の図面を参照して説明する。
【００２０】
図３のように、ＧａＮトランジスタ２１のゲートと入力端子（ノード）２２との間に抵抗Ｒ1を接続すると、ブレークダウンが発生したときに抵抗Ｒ1に大きなリーク電流が流れて、リーク電流に応じた電圧降下が生じる。このため、ブレークダウンが発生したときには、ゲートに印加される電圧が入力端子２２に供給された電圧よりも低くなる。なお、図３中の抵抗ＲLは、ＧａＮトランジスタ２１に接続された負荷を模式的に示している。
【００２１】
例えば、図３のＧａＮトランジスタ２１として、ブレークダウン電圧が７．８Ｖ及び８．０ＶのＧａＮトランジスタを使用したとする。
【００２２】
入力端子２２に７．８Ｖ以上、８Ｖ未満の電圧が印加された場合、ブレークダウン電圧が７．８ＶのＧａＮトランジスタではブレークダウンが発生して抵抗Ｒ1に多くのリーク電流が流れる。その結果、抵抗Ｒ1による電圧降下の分だけゲート電圧が低くなり、ブレークダウンが抑制される。
【００２３】
一方、ブレークダウン電圧が８．０ＶのＧａＮトランジスタでは、入力端子２２に８．０Ｖ未満の電圧を印加してもブレークダウンは発生せず、ゲートの電圧は入力端子２２の電圧と同じになる。
【００２４】
つまり、入力端子２２とＧａＮトランジスタ２１のゲートとの間に抵抗Ｒ1を接続すると、ＧａＮトランジスタ２１のブレークダウン電圧のばらつきを小さくしたのと同等の効果が得られる。
【００２５】
抵抗Ｒ1の抵抗値は、入力端子２２にブレークダウン電圧が供給されたときにゲートに印加される電圧がブレークダウン電圧よりも若干低くなるように設定すればよい。例えば、抵抗Ｒ1に供給される電圧の最大値をＶG1、ＧａＮトランジスタ２１のブレークダウン電圧をＶG2、ブレークダウンが発生したときにゲートに流れる電流をＩGとしたときに、抵抗Ｒ1の抵抗値は下記（１）式により算出される値又はそれ以上に設定すればよい。但し、ＶG1＞ＶG2とする。
【００２６】
Ｒ1＝（ＶG1−ＶG2）／ＩG  …（１）
ところで、入力端子２２とＧａＮトランジスタ２１のゲートとの間に抵抗Ｒ1を接続すると、抵抗Ｒ1が負荷となって信号の立ち上がりが遅くなり、スイッチング動作に遅延が発生する。
【００２７】
図４は、スイッチング動作の遅延を回避するショットキー型トランジスタの駆動回路を示す図である。
【００２８】
図４に示すショットキー型トランジスタの駆動回路３０は、駆動信号生成部３１と、ＭＯＳトランジスタ３２，３３と、ダイオードＤ１と、抵抗Ｒ1とを有している。入力端子２２は駆動信号生成部３１の入力側に接続されており、駆動信号生成部３１からは第１の駆動信号Ｖout1及び第２の駆動信号Ｖout2が出力される。第１の駆動信号Ｖout1はＭＯＳトランジスタ３２のゲートに供給され、第２の駆動信号Ｖout2はＭＯＳトランジスタ３３のゲートに供給される。
【００２９】
ＭＯＳトランジスタ３２，３３は、ノードＮ１と低電位側電源ラインＶssとの間に直列に接続されている。また、ＭＯＳトランジスタ３２とＭＯＳトランジスタ３３との間のノードＮ２は、出力端子３５を介してＧａＮトランジスタ２１のゲートに接続されている。
【００３０】
ダイオードＤ１のアノードは高電位側電源ラインＶdd1に接続されており、カソードはノードＮ１に接続されている。また、抵抗Ｒ1は、高電位側電源ラインＶdd2とノードＮ１との間に接続されている。
【００３１】
高電位側電源ラインＶdd1の電圧はＧａＮトランジスタ２１のブレークダウン電圧よりも若干低い電圧に設定され、高電位側電源ラインＶdd2の電圧はＧａＮトランジスタ２１のブレークダウン電圧よりも高い電圧に設定される。ここでは、ＧａＮトランジスタ２１のブレークダウン電圧を８Ｖとし、高電位側電源ラインＶdd1の電圧を５Ｖ、高電位側電源ラインＶdd2の電圧を１０Ｖとする。
【００３２】
一方、ＧａＮトランジスタ２１のソースは低電位側電源ラインＶssに接続され、ドレインと高電位側電源ラインＶddとの間には負荷ＲLが接続される。高電位側電源ラインＶddの電圧は、例えば２０Ｖである。
【００３３】
図５は駆動信号生成部３１の具体的な回路の一例を示す図である。
【００３４】
図５に示す駆動信号生成部３１は、２個のＮＡＮＤ回路４１，４２と、５個のインバータ４３〜４７とを有する。この駆動信号生成部３１は、入力端子２２に信号ＩＮが入力されると、信号ＩＮと同相の第１の駆動信号Ｖout1と、第１の駆動信号Ｖout1に対し反転信号となる第２の駆動信号Ｖout2とを出力する。
【００３５】
図６は、横軸に時間をとり、縦軸に電圧をとって、第１の駆動信号Ｖout1、第２の駆動信号Ｖout2及びＧａＮトランジスタのゲート電圧の変化を示す図である。この図６を参照して、図４に示す駆動回路の動作を説明する。
【００３６】
入力端子２２に信号ＩＮが供給され、駆動信号生成部３１から出力される第１の駆動信号Ｖout1の電圧がＭＯＳトランジスタ３３のしきい値電圧（例えば１Ｖ）を超えると、ＭＯＳトランジスタ３２がオン、ＭＯＳトランジスタ３３がオフになる。これにより、高電位側電源ラインＶdd1からダイオードＤ１及びＭＯＳトランジスタ３２を介してＧａＮトランジスタ２１のゲートに電流が流れ、ＧａＮトランジスタ２１のゲート電圧が上昇する。
【００３７】
そして、ゲート電圧がＧａＮトランジスタ２１のしきい値電圧（例えば１Ｖ〜２Ｖ）を超えると、ＧａＮトランジスタ２１がオンになる。この場合、高電位側電源ラインＶdd1とＧａＮトランジスタ２１のゲートとの間のダイオードＤ１及びＭＯＳトランジスタ３２がいずれもオン状態であるので、電源ラインＶdd1→ダイオードＤ１→ＭＯＳトランジスタ３２→ＧａＮトランジスタ２１の経路の抵抗は低く、信号ＩＮの立ち上がりとほぼ同時にＧａＮトランジスタ２１がオンになり、スイッチング動作の遅延は殆どない。
【００３８】
その後、ノードＮ１の電圧が５Ｖになると、ダイオードＤ１がオフになる。しかし、ノードＮ１は抵抗Ｒ1を介して高電位側電源ラインＶdd2に接続されているため、高電位側電源ラインＶdd2から抵抗Ｒ1及びＭＯＳトランジスタ３２を介してＧａＮトランジスタ２１のゲートに電流が流れる。これにより、ＧａＮトランジスタ２１のゲート電圧は更に上昇する。
【００３９】
そして、ＧａＮトランジスタ２１のゲート電圧がブレークダウン電圧に到達すると、ＧａＮトランジスタ２１がブレークダウンする。しかし、図３を参照して説明したように、ＧａＮトランジスタ２１がブレークダウンすると抵抗Ｒ1に大きな電流が流れ、抵抗Ｒ1による電圧降下の分だけＧａＮトランジスタ２１のゲート電圧が低下して、ブレークダウンが抑制される。その結果、ＧａＮトランジスタ２１のブレークダウン電圧のばらつきにかかわらず、ＧａＮトランジスタ２１のドライブ能力を十分に引き出すことが可能になる。
【００４０】
一方、入力端子２２に印加される電圧が０Ｖになると、ＭＯＳトランジスタ３２はオフになり、ＭＯＳトランジスタ３３がオンになる。このため、ＧａＮトランジスタ２１のゲート電圧は低電位側電源ラインＶssの電圧（０Ｖ）と同じになり、ＧａＮトランジスタ２１はオフになる。
【００４１】
本実施形態では、上述したように信号ＩＮの立ち上がりの初期では高電位側電源ラインＶdd1からダイオードＤ１を介してＧａＮトランジスタ２１のゲートに電流が流れ、ＧａＮトランジスタ２１のゲート電圧が上昇する。このとき、電源ラインＶdd1からＧａＮトランジスタ２１のゲートまでの抵抗は低く、信号遅延が回避されるため、高速スイッチングが可能である。
【００４２】
また、ＧａＮトランジスタ２１のゲート電圧がある程度以上になると、ダイオードＤ１がオフになり、高電位側電源ラインＶdd2から抵抗Ｒ1を介してＧａＮトランジスタ２１のゲートに電流が流れる。この状態でＧａＮトランジスタ２１がブレークダウンすると、抵抗Ｒ1で電圧降下が発生し、抵抗Ｒ1の電圧降下分だけゲート電圧が低下してブレークダウンが抑制される。これにより、ＧａＮトランジスタ２１のブレークダウン電圧のばらつきにかかわらず、ＧａＮトランジスタ２１のドライブ能力を十分に引き出すことが可能になる。
【００４３】
（第２の実施形態）
図７は、第２の実施形態に係るショットキー型トランジスタの駆動回路を示す図である。
【００４４】
図７に示すように、本実施形態に係るショットキー型トランジスタの駆動回路５０は、駆動信号生成部５１と、ＭＯＳトランジスタ５２，５３と、ダイオードＤ１，Ｄ２と、抵抗Ｒ1とを有する。
【００４５】
入力端子２２は駆動信号生成部５１の入力側に接続されており、駆動信号生成部５１からは第１の駆動信号Ｖout1及び第２の駆動信号Ｖout2が出力される。第１の駆動信号Ｖout1はノードＮ１を介してＭＯＳトランジスタ５２のゲートに供給され、第２の駆動信号Ｖout2はＭＯＳトランジスタ５３のゲートに供給される。
【００４６】
ノードＮ１とノードＮ２との間には、ダイオードＤ２及び抵抗Ｒ1が直列に接続されている。ＭＯＳトランジスタ５３はノードＮ２と低電位側電源ラインＶssとの間に接続されており、高電位側電源ラインＶdd1とノードＮ２との間にはＭＯＳトランジスタ５２及びダイオードＤ１が直列に接続されている。
【００４７】
ノードＮ２は出力端子５５に接続されており、出力端子５５はＧａＮトランジスタ２１のゲートに接続されている。
【００４８】
ダイオードＤ２はアノードがノードＮ１に接続され、カソードが抵抗Ｒ1に接続されている。また、ダイオードＤ１は、アノードがＭＯＳトランジスタ５２に接続され、カソードがノードＮ２に接続されている。
【００４９】
一方、ＧａＮトランジスタ２１のソースは低電位側電源ラインＶssに接続され、ドレインと高電位側電源ラインＶddとの間には負荷ＲLが接続される。本実施形態では、高電位側電源ラインＶdd1の電圧が５Ｖであり、高電位側電源ラインＶddの電圧は２０Ｖであるとする。
【００５０】
図８は駆動信号生成部５１の具体的な回路の一例を示す図である。
【００５１】
この駆動信号生成部５１では、信号ＩＮが直接又はバッファ等を介して第１の駆動信号Ｖout1として出力される。また、信号ＩＮをインバータ４８で反転した信号が、第２の駆動信号Ｖout2として出力される。
【００５２】
図９は、横軸に時間をとり、縦軸に電圧をとって、第１の駆動信号Ｖout1、第２の駆動信号Ｖout2及びＧａＮトランジスタのゲート電圧（ノードＮ２の電圧）の変化を示す図である。この図９を参照して、図７に示す駆動回路５０の動作を説明する。
【００５３】
信号ＩＮが入力され、入力端子２２の電圧がＭＯＳトランジスタ５２のしきい値電圧（例えば１Ｖ）を超えると、ＭＯＳトランジスタ５２がオン、ＭＯＳトランジスタ５３がオフになる。これにより、高電位側電源ラインＶdd1からＭＯＳトランジスタ５２、ダイオードＤ１及びノードＮ２を介してＧａＮトランジスタ２１のゲートに電流が流れ、ＧａＮトランジスタ２１のゲート電圧が上昇する。
【００５４】
そして、ゲート電圧がＧａＮトランジスタ２１のしきい値電圧（例えば１Ｖ〜２Ｖ）を超えると、ＧａＮトランジスタ２１がオンになる。この場合、ダイオードＤ１及びＭＯＳトランジスタ５２がオン状態であるので、電源ラインＶdd1からＧａＮトランジスタ２１までの経路の抵抗は低く、信号ＩＮの立ち上がりとほぼ同時にＧａＮトランジスタ２１がオンになり、スイッチング動作の遅延は殆どない。
【００５５】
その後、ノードＮ２の電圧が５ＶになるとダイオードＤ１がオフになる。しかし、信号ＩＮの電圧が５Ｖを超えると、ノードＮ１からダイオードＤ２及び抵抗Ｒ1を介してノードＮ２に電流が流れ、ＭＯＳトランジスタ２１のゲート電圧は更に上昇する。
【００５６】
そして、ＧａＮトランジスタ２１のゲート電圧がブレークダウン電圧に到達すると、ＧａＮトランジスタ２１がブレークダウンする。しかし、図３を参照して説明したように、ＧａＮトランジスタ２１がブレークダウンすると抵抗Ｒ1に大きな電流が流れ、抵抗Ｒ1による電圧降下の分だけＧａＮトランジスタ２１のゲート電圧が低下して、ブレークダウンが抑制される。
【００５７】
その結果、ＧａＮトランジスタ２１のブレークダウン電圧のばらつきにかかわらず、ＧａＮトランジスタ２１のドライブ能力を十分に引き出すことが可能になる。
【００５８】
一方、入力端子２２に印加される電圧が０Ｖになると、ＭＯＳトランジスタ５２はオフになり、ＭＯＳトランジスタ５３がオンになる。このため、ＧａＮトランジスタ２１のゲート電圧は低電位側電源ラインＶssの電圧（０Ｖ）と同じになり、ＧａＮトランジスタ２１はオフになる。
【００５９】
本実施形態においても、第１の実施形態と同様に、ブレークダウン電圧のばらつきにかかわらず、ＧａＮトランジスタ２１のドライブ能力を十分に引き出すことができる。また、本実施形態においては、高電位側電源ラインが５Ｖと２０Ｖとの２ラインでよいため、第１の実施形態に比べて電源を簡略化できるという利点もある。
【００６０】
（第３の実施形態）
図１０は、第３の実施形態に係るショットキー型トランジスタの駆動回路を示す図である。
【００６１】
図１０に示すように、本実施形態に係るショットキー型トランジスタの駆動回路６０は、駆動信号生成部６１と、ＭＯＳトランジスタ６２，６３，６４と、抵抗Ｒ1とを有する。
【００６２】
入力端子２２は駆動信号生成部６１の入力側に接続されており、駆動信号生成部６１からは第１の駆動信号Ｖout1、第２の駆動信号Ｖout2及び第３の駆動信号Ｖout3が出力される。第１の駆動信号Ｖout1はＭＯＳトランジスタ６２のゲートに供給され、第２の駆動信号Ｖout2はＭＯＳトランジスタ６３のゲートに供給され、第３の駆動信号Ｖout3はＭＯＳトランジスタ６４のゲートに供給される。
【００６３】
ＭＯＳトランジスタ６２，６３は高電位側電源ラインＶdd1と低電位側電源ラインＶssとの間に直列に接続されており、これらのＭＯＳトランジスタ６２，６３間のノードＮ１は、ノードＮ２及び出力端子６５を介してＧａＮトランジスタ２１のゲートに接続されている。
【００６４】
また、高電位側電源ラインＶdd2とノードＮ２との間には、抵抗Ｒ1及びＭＯＳトランジスタ６４が直列に接続されている。なお、図１０では抵抗Ｒ1が高電位側電源ラインＶdd2とＭＯＳトランジスタ６４との間に接続されているが、抵抗Ｒ1はＭＯＳトランジスタ５４とノードＮ２との間に接続されていてもよい。
【００６５】
高電位側電源ラインＶdd1の電圧はＧａＮトランジスタ２１のブレークダウン電圧よりも若干低い電圧に設定され、高電位側電源ラインＶdd2の電圧はＧａＮトランジスタ２１のブレークダウン電圧よりも高い電圧に設定される。ここでは、高電位側電源ラインＶdd1の電圧は５Ｖであり、高電位側電源ラインＶdd2の電圧は１０Ｖであるとする。
【００６６】
一方、ＧａＮトランジスタ２１のソースは低電位側電源ラインＶssに接続され、ドレインと高電位側電源ラインＶddとの間には負荷ＲLが接続される。高電位側電源ラインＶddの電圧は、例えば２０Ｖである。
【００６７】
図１１は、駆動信号生成部６１の具体的な回路の一例を示す図、図１２はその駆動信号生成部６１の動作を示すタイミングチャートである。
【００６８】
この図１１のように、駆動信号生成部６１は、ＮＡＮＤ回路７１〜７４と、インバータ７５〜８３と、遅延素子８４，８５とにより形成されている。
【００６９】
この駆動信号生成部６１は、図１２に示すように、信号ＩＮが入力されると、第１の駆動信号Ｖout1と第２の駆動信号Ｖout2とを順次出力する。第１の駆動信号Ｖout1が立ち上がりから立ち下がりまでの時間は遅延素子８４により設定され、第１の駆動信号Ｖout1が立ち下がると第２の駆動信号Ｖout2が立ち上がる。遅延素子８５は第１の駆動信号Ｖout1と第２の駆動信号Ｖout2とが同時に出力される（同時に“１”になる）ことを防止するために設けられている。
【００７０】
また、駆動信号Ｖout3は、入力端子２２に印加される電圧がしきい値電圧よりも低いときは“１”になり、しきい値電圧よりも高いときは“０”になる。
【００７１】
以下、図１０を参照して、本実施形態に係る駆動回路６０の動作について説明する。
【００７２】
入力端子２２に信号ＩＮが入力されると、駆動信号生成部６１から第１の駆動信号Ｖout1，Ｖout3が出力され、ＭＯＳトランジスタ６２がオン、ＭＯＳトランジスタ６３がオフになる。これにより、高電位側電源ラインＶdd1からＭＯＳトランジスタ６２及びノードＮ１を介してＧａＮトランジスタ２１のゲートに電流が流れ、ＧａＮトランジスタ２１のゲート電圧が上昇する。
【００７３】
そして、ゲート電圧がＧａＮトランジスタ２１のしきい値電圧（例えば１Ｖ〜２Ｖ）を超えると、ＧａＮトランジスタ２１がオンになる。この場合、ＭＯＳトランジスタ６２がオン状態であるので、電源ラインＶdd1からＧａＮトランジスタ２１までの経路の抵抗は低く、信号ＩＮの立ち上がりとほぼ同時にＧａＮトランジスタ２１がオンになり、スイッチング動作の遅延は殆どない。
【００７４】
その後、遅延素子８４に設定された時間が経過すると、第１の駆動信号Ｖout1が“０”になり、第２の駆動信号Ｖout2が“１”になる。これにより、ＭＯＳトランジスタ６２はオフになり、ＭＯＳトランジスタ６４がオンになる。そして、高電位側電源ラインＶdd2から抵抗Ｒ1及びＭＯＳトランジスタ６４を介してＧａＮトランジスタ２１のゲートに電流が流れ、ＧａＮトランジスタ２１のゲート電圧は更に上昇する。
【００７５】
ＧａＮトランジスタ２１のゲート電圧がブレークダウン電圧に到達すると、ＧａＮトランジスタがブレークダウンする。しかし、図３を参照して説明したように、ＧａＮトランジスタがブレークダウンすると抵抗Ｒ1に大きな電流が流れ、抵抗Ｒ1による電圧降下の分だけＧａＮトランジスタ２１のゲート電圧が低下して、ブレークダウンが抑制される。
【００７６】
その結果、ＧａＮトランジスタ２１のブレークダウン電圧のばらつきにかかわらず、ＧａＮトランジスタ２１のドライブ能力を十分に引き出すことが可能になる。
【００７７】
一方、入力端子２２に印加される電圧が０Ｖになると、第１の駆動信号Ｖout1及び第２の駆動信号Ｖout2はいずれも“０”になり、第３の駆動信号Ｖout3が“１”になる。これにより、ＭＯＳトランジスタ６２，６４がオフになり、ＭＯＳトランジスタ６３がオンになって、ＧａＮトランジスタのゲート電圧は低電位側電源ラインＶssの電圧（０Ｖ）と同じになり、ＧａＮトランジスタ２１はオフになる。
【００７８】
本実施形態においても第１の実施形態と同様に、ブレークダウン電圧のばらつきにかかわらず、ＧａＮトランジスタ２１のドライブ能力を十分に引き出すことができる。
【００７９】
（その他の実施形態）
上述した第１〜第３の実施形態において、駆動回路３０，５０，６０を形成するＭＯＳトランジスタ、ダイオード及び抵抗等の素子は、シリコン基板上に形成して１チップ化することができる。これらの素子を１チップ化し、ＧａＮトランジスタに外付けしてもよい。
【００８０】
また、前述したようにＧａＮトランジスタはシリコン基板を用いて作製することができるため、ＧａＮトランジスタと、ＭＯＳトランジスタ、ダイオード及び抵抗等の素子とを同一シリコン基板上に形成し、１チップ化してもよい。この場合、ＧａＮトランジスタを用いた電子機器の部品数及びコストの削減が可能になるとともに、素子間の距離を短くできるため、寄生インピーダンスの低減やスイッチング時のリンギングを低減する効果も期待できる。
【００８１】
以上の諸実施形態に関し、更に以下の付記を開示する。
【００８２】
（付記１）入力信号の立ち上がり時にショットキー型トランジスタのゲートに前記ショットキー型トランジスタのブレークダウン電圧よりも低い電圧を供給する工程と、
その後、前記ショットキー型トランジスタのゲートに接続された抵抗に前記ブレークダウン電圧よりも高い電圧を供給する工程と
を有することを特徴とするショットキー型トランジスタの駆動方法。
【００８３】
（付記２）前記ショットキー型トランジスタがＧａＮトランジスタであることを特徴とする付記１に記載のショットキー型トランジスタの駆動方法。
【００８４】
（付記３）前記抵抗の抵抗値Ｒ1は、前記抵抗に供給される電圧の最大値をＶG1、前記ショットキー型トランジスタのブレークダウン電圧をＶG2、ブレークダウンが発生したときに前記抵抗を介して前記ショットキー型トランジスタのゲートに流れる電流をＩGとしたときに、Ｒ1＝（ＶG1−ＶG2）／ＩGの式で与えられる値又はそれ以上の値に設定されていることを特徴とする付記１又は２に記載のショットキー型トランジスタの駆動方法。
【００８５】
（付記４）入力信号が与えられる入力端子と、
ショットキー型トランジスタのゲートに接続される出力端子と、
前記入力端子と前記出力端子との間に設けられた電子回路とを有し、
前記電子回路は、前記入力信号の立ち上がり時に前記ショットキー型トランジスタのブレークダウン電圧よりも低い第１の電圧を前記出力端子に出力し、その後、前記出力端子に接続された抵抗に前記ブレークダウン電圧よりも高い第２の電圧を供給することを特徴とするショットキー型トランジスタの駆動回路。
【００８６】
（付記５）前記抵抗の抵抗値Ｒ1は、前記抵抗に供給される電圧の最大値をＶG1、前記ショットキー型トランジスタのブレークダウン電圧をＶG2、ブレークダウンが発生したときに前記抵抗を介して前記ショットキー型トランジスタのゲートに流れる電流をＩGとしたときに、Ｒ1＝（ＶG1−ＶG2）／ＩGの式で与えられる値又はそれ以上の値に設定されていることを特徴とする付記４に記載のショットキー型トランジスタの駆動回路。
【００８７】
（付記６）前記電子回路は、
アノードが前記ショットキー型トランジスタのブレークダウン電圧よりも低い電圧が供給される第１の電源ラインに接続され、カソードが第１のノードに接続されたダイオードと、
前記第１のノードと第２のノードとの間に接続され、前記入力信号に応じてオン又はオフになるスイッチ素子とを有し、
前記抵抗は、前記ショットキー型トランジスタのブレークダウン電圧よりも高い電圧が供給される第２の電源ラインと前記第１のノードとの間に接続され、
前記第２のノードが前記出力端子に接続されていることを特徴とする付記４又は５に記載のショットキー型トランジスタの駆動回路。
【００８８】
（付記７）前記電子回路は、
前記入力信号に応じた電圧が与えられる第１のノードと、
前記ショットキー型トランジスタのブレークダウン電圧よりも低い電圧が供給される電源ラインと第２のノードとの間に直列に接続されたスイッチ素子及び第１のダイオードと、
前記第１のノードと前記第２のノードとの間に直列に接続された第２のダイオード及び抵抗とを有し、
前記第２のノードが前記出力端子に接続され、前記スイッチ素子は前記入力信号に応じてオン又はオフになることを特徴とする付記４又は５に記載のショットキー型トランジスタの駆動回路。
【００８９】
（付記８）前記電子回路は、
前記入力信号の電圧に応じて第１の駆動信号及び第２の駆動信号を順番に出力する駆動信号生成部と、
前記ショットキー型トランジスタのブレークダウン電圧よりも低い電圧が供給される第１の電源ラインと前記出力端子との間に接続されて前記第１の駆動信号によりオン又はオフになる第１のスイッチ素子と、
前記ショットキー型トランジスタのブレークダウン電圧よりも高い電圧が供給される第２の電源ラインと前記出力端子との間に接続されて前記第２の駆動信号によりオン又はオフになる第２のスイッチ素子とを有し、
前記抵抗は前記第２の電源ラインと前記第２のスイッチ素子との間又は前記第２のスイッチ素子と前記出力端子との間に接続されていることを特徴とする付記４又は５に記載のショットキー型トランジスタの駆動回路。
【００９０】
（付記９）ショットキー型トランジスタと、
前記ショットキー型トランジスタに接続される駆動回路とを有し、
前記駆動回路は、入力信号の立ち上がり時に前記ショットキー型トランジスタのブレークダウン電圧よりも低い第１の電圧を前記ショットキー型トランジスタのゲートに供給し、その後、前記ショットキー型トランジスタのゲートに接続された抵抗に前記ブレークダウン電圧よりも高い第２の電圧を供給することを特徴とするショットキー型トランジスタ回路。
【００９１】
（付記１０）前記ショットキー型トランジスタが、ＧａＮトランジスタであることを特徴とする付記９に記載のショットキー型トランジスタ回路。
【００９２】
（付記１１）前記抵抗の抵抗値Ｒ1は、前記抵抗に供給される電圧の最大値をＶG1、前記ショットキー型トランジスタのブレークダウン電圧をＶG2、ブレークダウンが発生したときに前記抵抗を介して前記ショットキー型トランジスタのゲートに流れる電流をＩGとしたときに、Ｒ1＝（ＶG1−ＶG2）／ＩGの式で与えられる値又はそれ以上の値に設定されていることを特徴とする付記９又は１０に記載のショットキー型トランジスタ回路。
【００９３】
（付記１２）前記駆動回路は、
アノードが前記ショットキー型トランジスタのブレークダウン電圧よりも低い電圧が供給される第１の電源ラインに接続され、カソードが第１のノードに接続されたダイオードと、
前記第１のノードと前記第２のノードとの間に接続され、前記入力信号に応じてオン又はオフになるスイッチ素子とを有し、
前記抵抗は、前記ショットキー型トランジスタのブレークダウン電圧よりも高い電圧が供給される第２の電源ラインと前記第１のノードとの間に接続され、
前記第２のノードが前記ショットキー型トランジスタのゲートに接続されていることを特徴とする付記９乃至１１のいずれか１項に記載のショットキー型トランジスタ回路。
【００９４】
（付記１３）前記駆動回路は、
前記入力信号に応じた電圧が与えられる第１のノードと、
前記ショットキー型トランジスタのブレークダウン電圧よりも低い電圧が供給される電源ラインと第２のノードとの間に直列に接続されたスイッチ素子及び第１のダイオードと、
前記第１のノードと前記第２のノードとの間に直列に接続された第２のダイオード及び抵抗とを有し、
前記第２のノードが前記ショットキー型トランジスタのゲートに接続され、前記スイッチ素子は前記入力信号に応じてオン又はオフになることを特徴とする付記９乃至１１のいずれか１項に記載のショットキー型トランジスタ回路。
【００９５】
（付記１４）前記駆動回路は、
前記入力信号の電圧に応じて第１の駆動信号及び第２の駆動信号を順番に出力する駆動信号生成部と、
前記ショットキー型トランジスタのブレークダウン電圧よりも低い電圧が供給される第１の電源ラインと前記ショットキー型トランジスタのゲートとの間に接続されて前記第１の駆動信号によりオン又はオフになる第１のスイッチ素子と、
前記ショットキー型トランジスタのブレークダウン電圧よりも高い電圧が供給される第２の電源ラインと前記ショットキー型トランジスタのゲートとの間に接続されて前記第２の駆動信号によりオン又はオフになる第２のスイッチ素子とを有し、
前記抵抗は前記第２の電源ラインと前記第２のスイッチ素子との間又は前記第２のスイッチ素子と前記出力端子との間に接続されていることを特徴とする付記９乃至１１のいずれか１項に記載のショットキー型トランジスタ回路。
【符号の説明】
【００９６】
１１…基板、１２…バッファ層、１３…電子走行層、１４…電子供給層、１５…ソース電極、１６…ドレイン電極、１７…コントロール層、１８…ゲート電極、２１…ＧａＮトランジスタ、２２…入力端子、３０，５０，６０…駆動回路、３１，５１，６１…信号生成部、３２，３３，５２，５３，６２，６３，６４…ＭＯＳトランジスタ、３５，５５，６５…出力端子、４１，４２…ＮＡＮＤ回路、４３〜４７，７５〜８３…インバータ、７１〜７４…ＮＡＮＤ回路、８４，８５…遅延素子。
【図１】
0005791193.tif 000002
【図２】
0005791193.tif 000003
【図３】
0005791193.tif 000004
【図４】
0005791193.tif 000005
【図５】
0005791193.tif 000006
【図６】
0005791193.tif 000007
【図７】
0005791193.tif 000008
【図８】
0005791193.tif 000009
【図９】
0005791193.tif 000010
【図１０】
0005791193.tif 000011
【図１１】
0005791193.tif 000012
【図１２】
0005791193.tif 000013