(57)【特許請求の範囲】
【請求項１】
第１入力ノードおよび第２入力ノードに入力される信号を整流して、第１出力ノードから電流を出力する整流回路と、
前記整流回路から出力される電流を平滑化する平滑部と、
第１電圧に基づく基準電圧を前記整流回路に供給する電圧供給部とを備え、
前記整流回路は、
前記第１入力ノードと前記第１出力ノードとの間に、前記第１入力ノード側から順に直列に配置された第１キャパシタおよび第１ダイオードと、
前記第２入力ノードと前記第１出力ノードとの間に、前記第２入力ノード側から順に直列に配置された第２キャパシタおよび第２ダイオードと、
第１共通ノードと前記第１入力ノードとの間に、前記第１共通ノード側から順に直列に配置された第３キャパシタおよび第３ダイオードと、
前記第１共通ノードと前記第２入力ノードとの間に、前記第１共通ノード側から順に直列に配置された第４キャパシタおよび第４ダイオードとを備え、
前記電圧供給部は、
バイアス電流に応じて、前記第１電圧を生成する第５ダイオードと、
前記第１ダイオード、前記第２ダイオード、前記第３ダイオードおよび前記第４ダイオードにそれぞれ対応して設けられ、前記第１電圧を第１入力端子で受け、出力端子から出力される電圧をフィードバックした電圧を第２入力端子で受け、前記第１入力端子および前記第２入力端子間の電圧に基づく電圧を前記出力端子から出力する差動アンプと、
前記第１ダイオード、前記第２ダイオード、前記第３ダイオードおよび前記第４ダイオードの各アノードと前記各差動アンプの前記出力端子との間にそれぞれ配置された第１抵抗と、
前記バイアス電流を調整する電流調整部とを備え、
前記第５ダイオードにより生成される前記第１電圧は、前記バイアス電流を調整することにより調整されること
を特徴とする信号検波回路。
【請求項２】
第１入力ノードおよび第２入力ノードに入力される信号を整流して、第１出力ノードから電流を出力する整流回路と、
前記整流回路から出力される電流を平滑化する平滑部と、
第１電圧に基づく基準電圧を前記整流回路に供給する電圧供給部とを備え、
前記整流回路は、
前記第１入力ノードと前記第１出力ノードとの間に、前記第１入力ノード側から順に直列に配置された第１キャパシタおよび第１ダイオードと、
前記第２入力ノードと前記第１出力ノードとの間に、前記第２入力ノード側から順に直列に配置された第２キャパシタおよび第２ダイオードと、
第１共通ノードと前記第１入力ノードとの間に、前記第１共通ノード側から順に直列に配置された第３キャパシタおよび第３ダイオードと、
前記第１共通ノードと前記第２入力ノードとの間に、前記第１共通ノード側から順に直列に配置された第４キャパシタおよび第４ダイオードとを備え、
前記電圧供給部は、
バイアス電流に応じて、前記第１電圧を生成する第５ダイオードと、
前記第１ダイオード、前記第２ダイオード、前記第３ダイオードおよび前記第４ダイオードにそれぞれ対応して設けられ、前記第１電圧を第１入力端子で受け、出力端子から出力される電圧をフィードバックした電圧を第２入力端子で受け、前記第１入力端子および前記第２入力端子間の電圧に基づく電圧を前記出力端子から出力する差動アンプと、
前記第１ダイオード、前記第２ダイオード、前記第３ダイオードおよび前記第４ダイオードの各アノードと前記各差動アンプの前記出力端子との間にそれぞれ配置された第１抵抗と、
前記第５ダイオードのサイズを変更するサイズ調整部とを備え、
前記第５ダイオードにより生成される前記第１電圧は、前記サイズを変更することにより調整されること
を特徴とする信号検波回路。
【請求項３】
前記第１入力ノードに接続され、前記第１入力ノードに入力される信号の直流成分を除去する第５キャパシタと、
前記第２入力ノードに接続され、前記第２入力ノードに入力される信号の直流成分を除去する第６キャパシタと、
前記第１入力ノードおよび前記第２入力ノードにバイアス電圧を供給するバイアス回路とを備えていること
を特徴とする請求項１または請求項２記載の信号検波回路。
【請求項４】
第１入力ノードおよび第２入力ノードに入力される信号を整流して、第１出力ノードから電流を出力する整流回路と、
前記整流回路から出力される電流を平滑化する平滑部と、
第１電圧に基づく基準電圧を前記整流回路に供給する電圧供給部とを備え、
前記整流回路は、
前記第１入力ノードと前記第１出力ノードとの間に、前記第１入力ノード側から順に直列に配置された第１キャパシタおよび第１ダイオードと、
前記第２入力ノードと前記第１出力ノードとの間に、前記第２入力ノード側から順に直列に配置された第２キャパシタおよび第２ダイオードと、
第１共通ノードと前記第１入力ノードとの間に、前記第１共通ノード側から順に直列に配置された第３キャパシタおよび第３ダイオードと、
前記第１共通ノードと前記第２入力ノードとの間に、前記第１共通ノード側から順に直列に配置された第４キャパシタおよび第４ダイオードとを備え、
前記電圧供給部は、
バイアス電流に応じて、前記第１電圧を生成する第５ダイオードと、
前記第１電圧を第１入力端子で受け、出力端子から出力される電圧をフィードバックした電圧を第２入力端子で受け、前記第１入力端子および前記第２入力端子間の電圧に基づく電圧を前記出力端子から出力する差動アンプと、
前記差動アンプの前記出力端子に一端が接続された第１抵抗と、
前記第１ダイオード、前記第２ダイオード、前記第３ダイオードおよび前記第４ダイオードの各アノードと前記第１抵抗の他端との間にそれぞれ配置された第２抵抗と、
前記バイアス電流を調整する電流調整部とを備え、
前記第５ダイオードにより生成される前記第１電圧は、前記バイアス電流を調整することにより調整されること
を特徴とする信号検波回路。
【請求項５】
第１入力ノードおよび第２入力ノードに入力される信号を整流して、第１出力ノードから電流を出力する整流回路と、
前記整流回路から出力される電流を平滑化する平滑部と、
第１電圧に基づく基準電圧を前記整流回路に供給する電圧供給部とを備え、
前記整流回路は、
前記第１入力ノードと前記第１出力ノードとの間に、前記第１入力ノード側から順に直列に配置された第１キャパシタおよび第１ダイオードと、
前記第２入力ノードと前記第１出力ノードとの間に、前記第２入力ノード側から順に直列に配置された第２キャパシタおよび第２ダイオードと、
第１共通ノードと前記第１入力ノードとの間に、前記第１共通ノード側から順に直列に配置された第３キャパシタおよび第３ダイオードと、
前記第１共通ノードと前記第２入力ノードとの間に、前記第１共通ノード側から順に直列に配置された第４キャパシタおよび第４ダイオードとを備え、
前記電圧供給部は、
バイアス電流に応じて、前記第１電圧を生成する第５ダイオードと、
前記第１電圧を第１入力端子で受け、出力端子から出力される電圧をフィードバックした電圧を第２入力端子で受け、前記第１入力端子および前記第２入力端子間の電圧に基づく電圧を前記出力端子から出力する差動アンプと、
前記差動アンプの前記出力端子に一端が接続された第１抵抗と、
前記第１ダイオード、前記第２ダイオード、前記第３ダイオードおよび前記第４ダイオードの各アノードと前記第１抵抗の他端との間にそれぞれ配置された第２抵抗と、
前記第５ダイオードのサイズを変更するサイズ調整部とを備え、
前記第５ダイオードにより生成される前記第１電圧は、前記サイズを変更することにより調整されること
を特徴とする信号検波回路。
【請求項６】
第１入力ノードおよび第２入力ノードに入力される信号を整流して、第１出力ノードから電流を出力する整流回路と、
前記整流回路から出力される電流を平滑化する平滑部と、
第１電圧に基づく基準電圧を前記整流回路に供給する電圧供給部と、
前記第１入力ノードに接続され、前記第１入力ノードに入力される信号の直流成分を除去する第５キャパシタと、
前記第２入力ノードに接続され、前記第２入力ノードに入力される信号の直流成分を除去する第６キャパシタと、
前記第１入力ノードおよび前記第２入力ノードにバイアス電圧を供給するバイアス回路とを備え、
前記整流回路は、
前記第１入力ノードと前記第１出力ノードとの間に、前記第１入力ノード側から順に直列に配置された第１キャパシタおよび第１ダイオードと、
前記第２入力ノードと前記第１出力ノードとの間に、前記第２入力ノード側から順に直列に配置された第２キャパシタおよび第２ダイオードとを備え、
前記電圧供給部は、
バイアス電流に応じて、前記第１電圧を生成する第５ダイオードと、
前記第１ダイオードおよび前記第２ダイオードにそれぞれ対応して設けられ、前記第１電圧を第１入力端子で受け、出力端子から出力される電圧をフィードバックした電圧を第２入力端子で受け、前記第１入力端子および前記第２入力端子間の電圧に基づく電圧を前記出力端子から出力する差動アンプと、
前記第１ダイオードおよび前記第２ダイオードの各アノードと前記各差動アンプの前記出力端子との間にそれぞれ配置された第１抵抗とを備えていること
を特徴とする信号検波回路。
【請求項７】
第１入力ノードおよび第２入力ノードに入力される信号を整流して、第１出力ノードから電流を出力する整流回路と、
前記整流回路から出力される電流を平滑化する平滑部と、
第１電圧に基づく基準電圧を前記整流回路に供給する電圧供給部と、
前記第１入力ノードに接続され、前記第１入力ノードに入力される信号の直流成分を除去する第５キャパシタと、
前記第２入力ノードに接続され、前記第２入力ノードに入力される信号の直流成分を除去する第６キャパシタと、
前記第１入力ノードおよび前記第２入力ノードにバイアス電圧を供給するバイアス回路とを備え、
前記整流回路は、
前記第１入力ノードと前記第１出力ノードとの間に、前記第１入力ノード側から順に直列に配置された第１キャパシタおよび第１ダイオードと、
前記第２入力ノードと前記第１出力ノードとの間に、前記第２入力ノード側から順に直列に配置された第２キャパシタおよび第２ダイオードとを備え、
前記電圧供給部は、
バイアス電流に応じて、前記第１電圧を生成する第５ダイオードと、
前記第１電圧を第１入力端子で受け、出力端子から出力される電圧をフィードバックした電圧を第２入力端子で受け、前記第１入力端子および前記第２入力端子間の電圧に基づく電圧を前記出力端子から出力する差動アンプと、
前記差動アンプの前記出力端子に一端が接続された第１抵抗と、
前記第１ダイオードおよび前記第２ダイオードの各アノードと前記第１抵抗の他端との間にそれぞれ配置された第２抵抗とを備えていること
を特徴とする信号検波回路。
【請求項８】
前記電圧供給部は、前記バイアス電流を調整する電流調整部を有し、
前記第５ダイオードにより生成される前記第１電圧は、前記バイアス電流を調整することにより調整されること
を特徴とする請求項２、請求項５、請求項６および請求項７のいずれか１項記載の信号検波回路。
【請求項９】
前記電圧供給部は、前記第５ダイオードのサイズを変更するサイズ調整部を有し、
前記第５ダイオードにより生成される前記第１電圧は、前記サイズを変更することにより調整されること
を特徴とする請求項１、請求項４、請求項６および請求項７のいずれか１項記載の信号検波回路。
【請求項１０】
前記第１抵抗は、抵抗値を変更可能な可変抵抗であること
を特徴とする請求項１、請求項２、請求項４、請求項５、請求項６および請求項７のいずれか１項記載の信号検波回路。
【請求項１１】
前記差動アンプの前記出力端子に接続され、容量値を変更可能な可変キャパシタを備えていること
を特徴とする請求項１、請求項２、請求項４、請求項５、請求項６および請求項７のいずれか１項記載の信号検波回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号検波回路に関する。
【背景技術】
【０００２】
信号検波回路は、例えば、無線送信端末に搭載される。無線送信端末から出力されるＲＦ（Radio Frequency）信号のパワー（送信電力）は、ゲイン調整等を実施するために、信号検波回路でモニタされる。無線送信端末は、例えば、ベースバンドプロセッサ、ＲＦトランスミッタ、パワーアンプ、カプラおよび信号検波回路を有している。
【０００３】
ＲＦトランスミッタは、ベースバンドプロセッサからの信号をＲＦ信号に変換する。パワーアンプは、ＲＦトランスミッタからのＲＦ信号を増幅する。パワーアンプで増幅されたＲＦ信号は、アンテナを介して送信される。パワーアンプから出力されるＲＦ信号は、微小な振幅から大振幅まで大きく変動する信号である。例えば、パワーアンプの出力は、±１０Ｖ程度で大きく変動する。
【０００４】
このため、一般的な無線送信端末では、信号検波回路は、パワーアンプの出力を、カプラを介して受ける。一般的には、パワーアンプの出力には、信号検波回路の動作範囲に応じた適切な分岐信号を出力するカプラが設けられている。カプラは、パワーアンプから出力されるＲＦ信号の分岐信号を信号検波回路に供給する。
【０００５】
信号検波回路は、例えば、ＰＮ接合ダイオードを用いて分岐信号を整流し、分岐信号のパワーを検出する。このように、信号検波回路は、分岐信号のパワーを検出することにより、無線送信端末の送信電力をモニタする。その無線送信端末の送信電力に依存する情報は、ベースバンドプロセッサにフィードバックされる。
【０００６】
なお、低電圧で動作するシステムでは、ＭＯＳトランジスタを用いた整流回路が提案されている（例えば、特許文献１−３参照。）。ＭＯＳトランジスタは、ゲート酸化膜が薄いため、耐圧が低い。例えば、ＭＯＳトランジスタのゲート・ソース間には、電源電圧の１．１倍程度の電圧までしか供給できない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第４０５９８７４号公報
【特許文献２】特開２００６−３４０８５号公報
【特許文献３】特開２００８−１１５８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＭＯＳトランジスタを用いた整流回路は、ＭＯＳトランジスタの耐圧が低いため、微小な振幅の信号から例えばパワーアンプ出力に相当する１０Ｖの大振幅の信号まで検知する信号検波回路に用いることはできない。特に、小型化のために、カプラが省かれた無線送信端末では、パワーアンプの出力がカプラを介さずに信号検波回路に入力されるため、ＭＯＳトランジスタを入力信号の整流に用いることはできない。
【０００９】
また、整流に大電圧供給時でも耐えられるＰＮ接合ダイオードを用いた場合、ダイオードには閾値電圧が存在するため、閾値電圧より小さい微小な振幅の入力信号は検知されない。さらに、ダイオードの閾値電圧は、温度変化や製造プロセスのばらつき等により変化するため、入力信号をダイオードで整流する一般的な信号検波回路では、入力信号を精度よく検知できない。
【００１０】
本発明の目的は、微小な振幅の信号から大振幅の信号までの信号検波を、素子を破壊することなく精度よく行うことである。
【課題を解決するための手段】
【００１１】
本発明の一形態では、信号検波回路は、第１入力ノードおよび第２入力ノードに入力される信号を整流して、第１出力ノードから電流を出力する整流回路と、整流回路から出力される電流を平滑化する平滑部と、第１電圧に基づく基準電圧を整流回路に供給する電圧供給部とを有し、整流回路は、第１入力ノードと第１出力ノードとの間に、第１入力ノード側から順に直列に配置された第１キャパシタおよび第１ダイオードと、第２入力ノードと第１出力ノードとの間に、第２入力ノード側から順に直列に配置された第２キャパシタおよび第２ダイオードと、第１共通ノードと第１入力ノードとの間に、第１共通ノード側から順に直列に配置された第３キャパシタおよび第３ダイオードと、第１共通ノードと第２入力ノードとの間に、第１共通ノード側から順に直列に配置された第４キャパシタおよび第４ダイオードとを有し、電圧供給部は、バイアス電流に応じて、第１電圧を生成する第５ダイオードと、第１ダイオード、第２ダイオード、第３ダイオードおよび第４ダイオードにそれぞれ対応して設けられ、第１電圧を第１入力端子で受け、出力端子から出力される電圧をフィードバックした電圧を第２入力端子で受け、第１入力端子および第２入力端子間の電圧に基づく電圧を出力端子から出力する差動アンプと、第１ダイオード、第２ダイオード、第３ダイオードおよび第４ダイオードの各アノードと各差動アンプの出力端子との間にそれぞれ配置された第１抵抗とを有している。
【発明の効果】
【００１２】
微小な振幅の信号から大振幅の信号までの信号検波を、素子を破壊することなく精度よく行うことができる。
【図面の簡単な説明】
【００１３】
【図１】一実施形態における信号検波回路の例を示している。
【図２】図１に示した基準電圧生成部内のダイオードの電流−電圧特性の一例を示している。
【図３】図１に示した基準電圧生成部の一例を示している。
【図４】図１に示した整流回路の動作波形の一例を示している。
【図５】図１に示した信号検波回路のシミュレーション結果の一例を示している。
【図６】別の実施形態における信号検波回路の一例を示している。
【図７】図６に示した信号検波回路の変形例を示している。
【図８】別の実施形態における信号検波回路の一例を示している。
【図９】別の実施形態における信号検波回路の一例を示している。
【図１０】図９に示した信号検波回路の変形例を示している。
【図１１】別の実施形態における信号検波回路の一例を示している。
【図１２】上述した実施形態の基準電圧生成部の変形例を示している。
【図１３】上述した実施形態の基準電圧生成部の別の変形例を示している。
【図１４】図１３に示したダイオードの電流−電圧特性の一例を示している。
【図１５】上述した実施形態の基準電圧生成部の別の変形例を示している。
【図１６】上述した実施形態の基準電圧生成部の別の変形例を示している。
【図１７】上述した実施形態の信号検波回路が搭載される無線装置の一例を示している。
【発明を実施するための形態】
【００１４】
以下、実施形態を図面を用いて説明する。
【００１５】
図１は、一実施形態における信号検波回路ＤＥＴの例を示している。なお、図中の符号ＶＡは、信号検波回路ＤＥＴに入力される交流信号の電圧振幅を示している。例えば、信号検波回路ＤＥＴに入力される信号は、ＲＦ（Radio Frequency）周波数の搬送波に低周波（例えば、２０ＭＨｚ以下）のベースバンド成分（エンベローブ信号）がミキシングされた変調波信号である。これは、移動体通信に用いられているＯＦＤＭ（直交波周波数分割多重）信号等の信号である。
【００１６】
信号検波回路ＤＥＴは、無線送信端末に搭載され、無線送信端末から送信される信号の電力を検出する。信号検波回路ＤＥＴは、振幅ＶＡの高周波差動信号（交流電圧）を端子ＰＩＮ１０、ＰＩＮ２０で受け、振幅ＶＡに応じた直流信号（直流電圧）を端子ＰＯＵＴから出力する。
【００１７】
信号検波回路ＤＥＴは、ノードＮＩ１０、ＮＩ２０に入力される交流信号を整流する整流回路１０と、整流回路１０から出力される電流を平滑化する平滑部２０と、基準電圧を整流回路１０に供給する電圧供給部３０とを有している。整流回路１０は、ノードＮＩ１０、ＮＩ２０に入力される交流電圧を整流して、整流した電圧に応じた電流をノードＮＯ１０から出力する。ノードＮＩ１０、ＮＩ２０は、整流回路１０の入力ノードであり、端子ＰＩＮ１０、ＰＩＮ２０にそれぞれ接続されている。また、ノードＮＯ１０は、整流回路１０の出力ノードであり、端子ＰＯＵＴに接続されている。
【００１８】
整流回路１０は、ブリッジ型に配置されたダイオードＤ１０、Ｄ２０、Ｄ３０、Ｄ４０と、ダイオードＤ１０、Ｄ２０、Ｄ３０、Ｄ４０のアノードにそれぞれ接続されたキャパシタＣ１０、Ｃ２０、Ｃ３０、Ｃ４０とを有している。すなわち、ダイオードＤ１０、Ｄ２０の各アノードは、容量Ｃ１０、Ｃ２０により、振幅ＶＡの入力信号と直流的に分離されている。また、ダイオードＤ３０、Ｄ４０の各アノードは、容量Ｃ３０、Ｃ４０により、ノードＮＣ１０と直流的に分離されている。そして、ダイオードＤ１０、Ｄ２０、Ｄ３０、Ｄ４０のアノードには、バイアス電圧としての基準電圧が電圧供給部３０から供給される。これにより、ダイオードＤ１０、Ｄ２０、Ｄ３０、Ｄ４０のアノードに入力される信号の振幅の中心は、基準電圧に設定される。
【００１９】
キャパシタＣ１０およびダイオードＤ１０は、ノードＮＩ１０からノードＮＯ１０の方向に電流を流すように、ノードＮＩ１０、ＮＯ１０間に直列に接続されている。ダイオードＤ１０は、アノードがキャパシタＣ１０に接続され、カソードがノードＮＯ１０に接続されている。このように、キャパシタＣ１０およびダイオードＤ１０は、ノードＮＩ１０、ＮＯ１０間に、ノードＮＩ１０側から順に直列に配置されている。
【００２０】
キャパシタＣ２０およびダイオードＤ２０は、ノードＮＩ２０からノードＮＯ１０の方向に電流を流すように、ノードＮＩ２０、ＮＯ１０間に直列に接続されている。ダイオードＤ２０は、アノードがキャパシタＣ２０に接続され、カソードがノードＮＯ１０に接続されている。このように、キャパシタＣ２０およびダイオードＤ２０は、ノードＮＩ２０、ＮＯ１０間に、ノードＮＩ２０側から順に直列に配置されている。
【００２１】
キャパシタＣ３０およびダイオードＤ３０は、ノードＮＣ１０からノードＮＩ１０の方向に電流を流すように、ノードＮＣ１０、ＮＩ１０間に直列に接続されている。ダイオードＤ３０は、アノードがキャパシタＣ３０に接続され、カソードがノードＮＩ１０に接続されている。このように、キャパシタＣ３０およびダイオードＤ３０は、ノードＮＣ１０、ＮＩ１０間に、ノードＮＣ１０側から順に直列に配置されている。
【００２２】
キャパシタＣ４０およびダイオードＤ４０は、ノードＮＣ１０からノードＮＩ２０の方向に電流を流すように、ノードＮＣ１０、ＮＩ２０間に直列に接続されている。ダイオードＤ４０は、アノードがキャパシタＣ４０に接続され、カソードがノードＮＩ２０に接続されている。このように、キャパシタＣ４０およびダイオードＤ４０は、ノードＮＣ１０、ＮＩ２０間に、ノードＮＣ１０側から順に直列に配置されている。
【００２３】
平滑部２０は、整流回路１０で整流された信号の高周波成分を除去して直流電圧に変換するためのＬＰＦ（Low Pass Filter）として機能する。平滑部２０は、整流回路１０から出力される電流を直流電圧に変換するための抵抗ＲＬおよびキャパシタＣＬを有している。抵抗ＲＬおよびキャパシタＣＬは、ノードＮＯ１０、ＮＣ１０間に並列に接続されている。また、ノードＮＣ１０には、接地電圧（０Ｖ）が供給される。これにより、振幅ＶＡに応じた直流電圧が端子ＰＯＵＴから出力される。なお、平滑部２０の構成は、この例に限定されない。
【００２４】
電圧供給部３０は、基準電圧を生成する４つの基準電圧生成部ＲＧＥＮ（ＲＧＥＮ１、ＲＧＥＮ２、ＲＧＥＮ３、ＲＧＥＮ４）を有している。図１では、基準電圧生成部ＲＧＥＮ４の構成を詳細に示している。なお、図１では、図を見やすくするために、ダイオードＤ５０のバイアス電流ＩＣを生成するための回路等の記載を省略している。また、基準電圧生成部ＲＧＥＮ１、ＲＧＥＮ２、ＲＧＥＮ３の構成は、基準電圧生成部ＲＧＥＮ４と同じである。基準電圧生成部ＲＧＥＮ１、ＲＧＥＮ２、ＲＧＥＮ３、ＲＧＥＮ４は、ダイオードＤ１０、Ｄ２０、Ｄ３０、Ｄ４０にそれぞれ対応して設けられている。
【００２５】
基準電圧生成部ＲＧＥＮ１、ＲＧＥＮ２、ＲＧＥＮ３、ＲＧＥＮ４は、ダイオードＤ１０、Ｄ２０、Ｄ３０、Ｄ４０のアノード（ノードＮＩ１２、ＮＩ２２、ＮＩ１４、ＮＩ２４）に基準電圧をそれぞれ供給する。各基準電圧生成部ＲＧＥＮは、正入力側の端子（図の＋端子）と負入力側の端子（図の−端子）との間の電圧に基づく電圧を出力端子から出力する差動アンプＤＡＭＰと、ダイオードＤ５０と、抵抗Ｒ１０、Ｒ１２とを有している。以下、差動アンプＤＡＭＰの正入力側の端子および負入力側の端子を、プラス端子およびマイナス端子ともそれぞれ称する。
【００２６】
ダイオード５０は、ダイオードＤ１０等と同じサイズのダイオードである。ダイオードＤ５０のカソードは、接地電圧（０Ｖ）に固定されている。また、ダイオードＤ５０のアノードには、バイアス電流ＩＣに応じた電圧ＶＤが生成される。そして、ダイオードＤ５０のアノードの電圧ＶＤは、差動アンプＤＡＭＰのプラス端子に供給される。すなわち、ダイオードＤ５０は、差動アンプＤＡＭＰのプラス端子に供給する電圧ＶＤ（アノードの電圧ＶＤ）を、バイアス電流ＩＣに応じて生成する。
【００２７】
また、差動アンプＤＡＭＰのマイナス端子は、抵抗Ｒ１２、Ｒ１０を介して差動アンプＤＡＭＰの出力端子に接続されている。したがって、差動アンプＤＡＭＰは、出力端子から出力される電圧をフィードバックした電圧をマイナス端子で受ける。すなわち、差動アンプＤＡＭＰは、ボルテージフォロファ回路として機能する。これにより、差動アンプＤＡＭＰの出力は、ダイオードＤ５０のアノードの電圧ＶＤ（プラス端子の電圧ＶＤ）とほぼ同じ電圧になる。
【００２８】
差動アンプＤＡＭＰの出力電圧は、基準電圧として、整流回路１０に抵抗Ｒ１０を介して供給される。なお、抵抗Ｒ１０は、ダイオードＤ１０、Ｄ２０、Ｄ３０、Ｄ４０の各アノードと基準電圧生成部ＲＧＥＮ１、ＲＧＥＮ２、ＲＧＥＮ３、ＲＧＥＮ４の各差動アンプＤＡＭＰの出力端子との間にそれぞれ配置されている。
【００２９】
ダイオードＤ１０のアノード（ノードＮＩ１２）に基準電圧を供給する基準電圧生成部ＲＧＥＮ１では、抵抗Ｒ１０と抵抗Ｒ１２との接続ノードがダイオードＤ１０のアノードに接続されている。したがって、ダイオードＤ１０は、振幅ＶＡの交流電圧がノードＮＩ１０に入力されたとき、基準電圧を中心にして変化する振幅ＶＡの交流電圧を、アノードで受ける。
【００３０】
基準電圧をダイオードＤ１０の閾値電圧と同じ電圧に設定することにより、ノードＮＩ１０に入力される交流電圧の振幅ＶＡが閾値電圧より小さいときにも、ダイオードＤ１０のアノードには、閾値電圧以上の電圧が印加される。すなわち、ダイオードＤ１０、Ｄ２０の閾値電圧と基準電圧が同じときには、ダイオードＤ１０、Ｄ２０は、閾値電圧の影響の無い状態で、入力信号を受けることができる。これにより、信号検波回路ＤＥＴは、閾値電圧より小さい微小な振幅ＶＡの交流電圧が端子ＰＩＮ１０、ＰＩＮ２０に入力されたときにも、入力電圧を検知できる。
【００３１】
図２は、図１に示した基準電圧生成部ＲＧＥＮ内のダイオードＤ５０の電流−電圧特性の一例を示している。図の横軸は、ダイオードＤ５０のアノード・カソード間の電圧（順方向の電圧）を示し、縦軸は、ダイオードＤ５０に流れる電流を示している。
【００３２】
ダイオードＤ５０のアノード・カソード間の電圧ＶＤは、電流ＩＣによって一意に決まる。したがって、ダイオードＤ５０のカソードが接地電圧（０Ｖ）に固定されているときには、ダイオードＤ５０のアノードの電圧は、電流ＩＣによって一意に決まる。このとき、基準電圧生成部ＲＧＥＮでは、ダイオードＤ５０のアノード・カソード間の電圧ＶＤがダイオードＤ５０の閾値に近い電圧になるように、微小な電流ＩＣが設定される。基準電圧生成部ＲＧＥＮは、バイアス部や電流源から供給される電流をカレントミラー等によりコピーして、極力小さい電流ＩＣを生成する。
【００３３】
図３は、図１に示した基準電圧生成部ＲＧＥＮの一例を示している。なお、図３は、ノードＮＩ１２（図１に示したダイオードＤ１０のアノード）に基準電圧を供給する基準電圧生成部ＲＧＥＮ１の一例を示している。基準電圧生成部ＲＧＥＮ２、ＲＧＥＮ３、ＲＧＥＮ４の構成は、基準電圧生成部ＲＧＥＮ１と同じである。このため、基準電圧生成部ＲＧＥＮ１について説明する。なお、図３の差動アンプＤＡＭＰのプラス端子ＩＮＰおよびマイナス端子ＩＮＭは、図１の差動アンプＤＡＭＰの＋端子および−端子にそれぞれ対応している。
【００３４】
基準電圧生成部ＲＧＥＮ１は、ｎＭＯＳトランジスタＭＮ１０、ＭＮ１２、ｐＭＯＳトランジスタＭＰ１０、ＭＰ１２、差動アンプＤＡＭＰ、ダイオードＤ５０、抵抗Ｒ１０、Ｒ１２を有している。
【００３５】
ダイオードＤ５０のバイアス電流ＩＣは、電流源ＩＳ１０からｎＭＯＳトランジスタＭＮ１０に供給される電流をカレントミラーでコピーすることにより生成される。ｎＭＯＳトランジスタＭＮ１０は、ドレインが電流源ＩＳ１０に接続され、ソースが接地電圧（０Ｖ）に固定されている。そして、ｎＭＯＳトランジスタＭＮ１０のゲートは、ｎＭＯＳトランジスタＭＮ１０のドレインおよびｎＭＯＳトランジスタＭＮ１２のゲートに接続されている。また、ｎＭＯＳトランジスタＭＮ１２のソースは、接地電圧（０Ｖ）に固定され、ｎＭＯＳトランジスタＭＮ１２のドレインは、ｐＭＯＳトランジスタＭＰ１０のドレインに接続されている。
【００３６】
これにより、ｎＭＯＳトランジスタＭＮ１２およびｐＭＯＳトランジスタＭＰ１０には、電流源ＩＳ１０からｎＭＯＳトランジスタＭＮ１０に供給される電流をコピーした電流が流れる。ｎＭＯＳトランジスタＭＮ１０、ＭＮ１２にそれぞれ流れる電流の比は、ｎＭＯＳトランジスタＭＮ１０、ＭＮ１２のサイズ（ゲート幅／ゲート長）の比に一致する。
【００３７】
ｐＭＯＳトランジスタＭＰ１０、ＭＰ１２のソースは、電源に接続されている。そして、ｐＭＯＳトランジスタＭＰ１０、ＭＰ１２のゲートは、ｐＭＯＳトランジスタＭＰ１０のドレインに接続されている。すなわち、ｐＭＯＳトランジスタＭＰ１０、ＭＰ１２のゲートは、互いに接続されている。また、ｐＭＯＳトランジスタＭＰ１２のドレインは、ダイオードＤ５０のアノードに接続されている。
【００３８】
これにより、ｐＭＯＳトランジスタＭＰ１２およびダイオードＤ５０には、ｐＭＯＳトランジスタＭＰ１０に流れる電流をコピーした電流が流れる。ｐＭＯＳトランジスタＭＰ１０、ＭＰ１２にそれぞれ流れる電流の比は、ｐＭＯＳトランジスタＭＰ１０、ＭＰ１２のサイズ（ゲート幅／ゲート長）の比に一致する。このように、ダイオードＤ５０に流れるバイアス電流ＩＣは、電流源ＩＳ１０からｎＭＯＳトランジスタＭＮ１０に供給される電流をカレントミラーでコピーすることにより生成される。
【００３９】
ダイオードＤ５０は、カソードが接地電圧（０Ｖ）に固定され、アノードが差動アンプＤＡＭＰのプラス端子ＩＮＰに接続されている。したがって、差動アンプＤＡＭＰのプラス端子ＩＮＰには、バイアス電流ＩＣに応じて生成される電圧ＶＤ（ダイオードＤ５０のアノードの電圧ＶＤ）が供給される。
【００４０】
差動アンプＤＡＭＰは、例えば、２段アンプで形成されている。差動アンプＤＡＭＰは、ｎＭＯＳトランジスタＭＮ１４、ＭＮ１６、ＭＮ１８、ＭＮ２０、ｐＭＯＳトランジスタＭＰ１４、ＭＰ１６、ＭＰ１８、ＭＰ２０、ＭＰ２２、抵抗ＲＰおよびキャパシタＣＰを有している。
【００４１】
ｎＭＯＳトランジスタＭＮ１４は、ソースが接地電圧（０Ｖ）に固定され、ゲートが端子ＢＩを介してｎＭＯＳトランジスタＭＮ１０のゲートに接続され、ドレインがｐＭＯＳトランジスタＭＰ１４のドレインに接続されている。したがって、ｎＭＯＳトランジスタＭＮ１４およびｐＭＯＳトランジスタＭＰ１４には、電流源ＩＳ１０からｎＭＯＳトランジスタＭＮ１０に供給される電流をコピーした電流が流れる。
【００４２】
ｐＭＯＳトランジスタＭＰ１４、ＭＰ１６、ＭＰ２２は、カレントミラーとして機能する。ｐＭＯＳトランジスタＭＰ１４、ＭＰ１６、ＭＰ２２のソースは、電源に接続されている。そして、ｐＭＯＳトランジスタＭＰ１４、ＭＰ１６、ＭＰ２２のゲートは、ｐＭＯＳトランジスタＭＰ１４のドレインに接続されている。すなわち、ｐＭＯＳトランジスタＭＰ１４、ＭＰ１６、ＭＰ２２のゲートは、互いに接続されている。
【００４３】
これにより、ｐＭＯＳトランジスタＭＰ１６、ＭＰ２２には、ｐＭＯＳトランジスタＭＰ１４に流れる電流をコピーした電流が流れる。ｐＭＯＳトランジスタＭＰ１６は、１段目（入力段）のアンプの電流源として機能し、ｐＭＯＳトランジスタＭＰ２２は、２段目（出力段）のアンプの電流源として機能する。
【００４４】
ｎＭＯＳトランジスタＭＮ１６、ＭＮ１８、ｐＭＯＳトランジスタＭＰ１８、ＭＰ２０は、１段目のアンプを形成する。ｎＭＯＳトランジスタＭＮ１６、ＭＮ１８のソースは、接地電圧（０Ｖ）に固定され、ｎＭＯＳトランジスタＭＮ１６、ＭＮ１８のゲートは、ｎＭＯＳトランジスタＭＮ１６のドレインに接続されている。すなわち、ｎＭＯＳトランジスタＭＮ１６、ＭＮ１８のゲートは、互いに接続されている。そして、ｎＭＯＳトランジスタＭＮ１６、ＭＮ１８のドレインは、ｐＭＯＳトランジスタＭＰ１８、ＭＰ２０のドレインにそれぞれ接続されている。
【００４５】
ｐＭＯＳトランジスタＭＰ１８、ＭＰ２０のソースは、ｐＭＯＳトランジスタＭＰ１６のドレインに接続されている。そして、ｐＭＯＳトランジスタＭＰ１８、ＭＰ２０のゲートは、マイナス端子ＩＮＭおよびプラス端子ＩＮＰにそれぞれ接続されている。すなわち、ｐＭＯＳトランジスタＭＰ２０は、電圧ＶＤをゲートで受ける。
【００４６】
ｎＭＯＳトランジスタＭＮ２０は、２段目のアンプ（ソース接地増幅器）として機能する。ｎＭＯＳトランジスタＭＮ２０は、ソースが接地電圧（０Ｖ）に固定され、ドレインが出力端子ＯＵＴおよびｐＭＯＳトランジスタＭＰ２２のドレインに接続され、ゲートがｎＭＯＳトランジスタＭＮ１８のドレインに接続されている。
【００４７】
抵抗ＲＰおよびキャパシタＣＰは、位相補償のための回路であり、ｎＭＯＳトランジスタＭＮ１８のドレインとｎＭＯＳトランジスタＭＮ２０のドレインとの間に直列に接続されている。なお、差動アンプＤＡＭＰの構成は、この例に限定されない。差動アンプＤＡＭＰは、２段以外の段数のアンプで形成されてもよい。あるいは、差動アンプＤＡＭＰは、ｎＭＯＳトランジスタのゲートで差動入力信号を受けるように形成されてもよい。
【００４８】
抵抗Ｒ１０、Ｒ１２は、差動アンプＤＡＭＰの出力端子ＯＵＴとマイナス端子ＩＮＭとの間に、直列に接続されている。基準電圧生成部ＲＧＥＮ１では、抵抗Ｒ１０と抵抗Ｒ１２との接続ノードＮＲは、図１に示したダイオードＤ１０のアノード（ノードＮＩ１２）に接続されている。すなわち、差動アンプＤＡＭＰの出力端子ＯＵＴは、ダイオードＤ１０のアノードに抵抗Ｒ１０を介して接続され、差動アンプＤＡＭＰのマイナス端子ＩＮＭは、ダイオードＤ１０のアノードに抵抗Ｒ１２を介して接続されている。
【００４９】
ここで、ダイオードＤ１０のアノード（ノードＮＩ１２）は、信号検波回路ＤＥＴに入力される変調波信号の振幅とほぼ同じ振幅の交流電圧を受ける。したがって、ノードＮＩ１２は、変調波信号によって電圧が大きく振れるノードである。大振幅の交流電圧が信号検波回路ＤＥＴに入力されたとき、大電圧がノードＮＩ１２に一時的に印加される。このため、差動アンプＤＡＭＰの出力端子ＯＵＴおよびマイナス端子ＩＮＭがノードＮＩ１２に直接接続された構成では、差動アンプＤＡＭＰの耐圧以上の電圧がノードＮＩ１２に印加されたとき、出力端子ＯＵＴおよびマイナス端子ＩＮＭに耐圧以上の電圧が印加される。このときには、差動アンプＤＡＭＰのｎＭＯＳトランジスタＭＮ２０、ｐＭＯＳトランジスタＭＰ１８、ＭＰ２２等が破壊されるおそれがある。
【００５０】
これに対し、この実施形態では、基準電圧生成部ＲＧＥＮ１は、ノードＮＩ１２から出力端子ＯＵＴおよびマイナス端子ＩＮＭに伝達される信号の周波数成分を除去するための抵抗Ｒ１０、Ｒ１２を有している。これにより、この実施形態では、大振幅の交流電圧が信号検波回路ＤＥＴに入力されたときにも、差動アンプＤＡＭＰのｎＭＯＳトランジスタＭＮ２０、ｐＭＯＳトランジスタＭＰ１８、ＭＰ２２等が破壊されることを防止できる。
【００５１】
差動アンプＤＡＭＰの出力端子ＯＵＴには、寄生容量等による出力容量が形成されている。この出力容量と抵抗Ｒ１０とで形成されるＬＰＦにより、この実施形態では、ノードＮＩ１２の交流成分をフィルタリングすることができる。これにより、この実施形態では、ノードＮＩ１２に大電圧が供給されたときも、差動アンプＤＡＭＰの出力端子ＯＵＴの電圧変動を抑制できる。この結果、この実施形態では、ｎＭＯＳトランジスタＭＮ２０およびｐＭＯＳトランジスタＭＰ２２等に耐圧以上の電圧が印加されることを防止できる。
【００５２】
また、差動アンプＤＡＭＰのマイナス端子ＩＮＭには、寄生容量等による入力容量が形成されている。この入力容量と抵抗Ｒ１２とで形成されるＬＰＦにより、ノードＮＩ１２の交流成分がフィルタリングされた安定した直流電圧が、マイナス端子ＩＮＭに供給される。これにより、この実施形態では、プラス端子ＩＮＰの電圧ＶＤとマイナス端子ＩＮＭの電圧とがほぼ同じ電圧になるようにフィードバックをかけることができる。また、この実施形態では、ノードＮＩ１２に大電圧が供給されたときも、差動アンプＤＡＭＰのマイナス端子ＩＮＭの電圧変動が抑制されるため、ｐＭＯＳトランジスタＭＰ１８等に耐圧以上の電圧が印加されることを防止できる。
【００５３】
ここで、例えば、２ＧＨｚの搬送波に約２０ＭＨｚ以下の低周波ベースバンド成分（エンベローブ信号）がミキシングされた変調波信号が信号検波回路ＤＥＴに入力されたときを考える。差動アンプＤＡＭＰの出力容量が１０ｐＦのとき、出力端子ＯＵＴの電圧変動をノードＮＩ１２の電圧振幅の約１／１０にフィルタリングするためには、抵抗Ｒ１０を約８ｋΩにする必要がある。また、差動アンプＤＡＭＰの入力容量が１ｐＦのとき、マイナス端子ＩＮＭの電圧変動をノードＮＩ１２の電圧振幅の約１／１０にフィルタリングするためには、抵抗Ｒ１２を約８０ｋΩにする必要がある。
【００５４】
このように、この実施形態では、変調波信号の周波数、寄生容量およびトランジスタの耐圧等に応じて、抵抗Ｒ１０、Ｒ１２の抵抗値を適切に設定することにより、差動アンプＤＡＭＰを安定に動作させることができる。
【００５５】
なお、差動アンプＤＡＭＰは、回路の熱放出等による温度変化に起因するダイオードＤ５０の閾値変動に追従できればよい。このため、差動アンプＤＡＭＰの帯域やスルーレートに対する要求は緩和される。したがって、一般的な差動入力シングル出力のアンプを差動アンプＤＡＭＰとして用いることができる。
【００５６】
例えば、低周波ベースバンド成分（エンベローブ信号）の周波数の１／１００以下（２０ＭＨｚのエンベローブ信号では、２００ｋＨｚ以下）の帯域を目安に差動アンプＤＡＭＰを設計すると、リップルの影響を低減でき、差動アンプＤＡＭＰを適切に動作させることができる。このように、低周波ベースバンド成分（エンベローブ信号）には追従しないような帯域で動作する差動アンプＤＡＭＰを設計することにより、リップルの影響を低減でき、差動アンプＤＡＭＰを適切に動作させることができる。
【００５７】
なお、ノードＮＩ１２の交流成分（エンベローブ信号）のフィルタリングは、差動アンプＤＡＭＰの帯域によっても、調節される。５０Ω終端された無線送信端末では、ピーク対平均電力比（ＰＡＰＲ）が６ｄＢｍのときには、最大の信号パワーが３０ｄＢｍであることを考えた場合、信号検波回路ＤＥＴに入力される信号の振幅は５Ｖ変化する。したがって、ノードＮＩ１２の電圧振幅は、５Ｖ変化する。このとき、差動アンプＤＡＭＰの出力のリップルを５ｍＶ以下にするためには、ノードＮＩ１２の交流成分（エンベローブ信号）を１／１０００にフィルタリングする必要がある。差動アンプＤＡＭＰの入力容量と抵抗Ｒ１２とで形成されるＬＰＦがノードＮＩ１２の交流成分（エンベローブ信号）を１／１０にフィルタリングするとき、差動アンプＤＡＭＰは、ノードＮＩ１２の交流成分（エンベローブ信号）を１／１００にフィルタリングするような帯域に設計される。
【００５８】
このように、この実施形態では、変調波信号のＰＡＰＲを考慮して差動アンプＤＡＭＰの帯域を設計することにより、リップルを効果的に低減できる。また、差動アンプＤＡＭＰの帯域は狭くても動作可能となるため、差動アンプＤＡＭＰを低電力化できる。
【００５９】
なお、基準電圧生成部ＲＧＥＮの構成は、この例に限定されない。例えば、差動アンプＤＡＭＰのマイナス端子ＩＮＭは、差動アンプＤＡＭＰの出力端子ＯＵＴに抵抗Ｒ１０、Ｒ１２を介さずに接続されてもよい。すなわち、図３に示した基準電圧生成部ＲＧＥＮ１から抵抗Ｒ１２が省かれ、差動アンプＤＡＭＰのマイナス端子ＩＮＭが差動アンプＤＡＭＰの出力端子ＯＵＴに接続されてもよい。あるいは、差動アンプＤＡＭＰのマイナス端子ＩＮＭは、差動アンプＤＡＭＰの出力端子ＯＵＴに抵抗Ｒ１０を介さずに接続され、かつ、抵抗Ｒ１２の一端は、ノードＮＲに接続されずに、差動アンプＤＡＭＰの出力端子ＯＵＴに接続されてもよい。
【００６０】
また、ｎＭＯＳトランジスタＭＮ１０、ＭＮ１２、ｐＭＯＳトランジスタＭＰ１０、ＭＰ１２およびダイオードＤ５０等は、基準電圧生成部ＲＧＥＮ１、ＲＧＥＮ２、ＲＧＥＮ３、ＲＧＥＮ４で共有されてもよい。すなわち、基準電圧生成部ＲＧＥＮ２、ＲＧＥＮ３、ＲＧＥＮ４は、図３に示した基準電圧生成部ＲＧＥＮ１からｎＭＯＳトランジスタＭＮ１０、ＭＮ１２、ｐＭＯＳトランジスタＭＰ１０、ＭＰ１２およびダイオードＤ５０が省かれてもよい。このときには、基準電圧生成部ＲＧＥＮ１、ＲＧＥＮ２、ＲＧＥＮ３、ＲＧＥＮ４の各差動アンプＤＡＭＰのプラス端子ＩＮＰは、基準電圧生成部ＲＧＥＮ１のダイオードＤ５０のアノードに共通に接続される。このときにも、差動アンプＤＡＭＰは、ダイオードＤ１０、Ｄ２０、Ｄ３０、Ｄ４０にそれぞれ対応して設けられている。
【００６１】
図４は、図１に示した整流回路１０の動作波形の一例を示している。なお、図４は、振幅ＶＡの交流電圧が整流回路１０に入力されたときのノードＮＩ１２、ＮＩ２２の電圧波形を示している。また、図４の例では、ダイオードＤ１０、Ｄ２０の閾値電圧Ｖｔとほぼ同じ基準電圧がノードＮＩ１２、ノードＮＩ２２に供給されている。図４の破線は、キャパシタＣ１０、Ｃ２０、Ｃ３０、Ｃ４０および電圧供給部３０が省かれた比較例のダイオードＤ１０、Ｄ２０のアノードの電圧波形を示している。図４の太線および太い破線は、整流波形を示している。
【００６２】
整流回路１０のダイオードＤ１０、Ｄ２０のアノード（ノードＮＩ１２、ノードＮＩ２２）は、ダイオードＤ１０、Ｄ２０の閾値電圧Ｖｔに相当する基準電圧でバイアスされている。このため、整流回路１０は、振幅ＶＡの信号がノードＮＩ１２、ノードＮＩ２２に入力されるとともに、整流を開始できる。したがって、この実施形態では、閾値電圧Ｖｔより小さい微小な振幅ＶＡの交流電圧が端子ＰＩＮ１０、ＰＩＮ２０に入力されたときにも、入力電圧を検知できる。
【００６３】
これに対し、比較例では、ダイオードＤ１０、Ｄ２０のアノードの電圧が閾値電圧Ｖｔ以上になるまで、整流は開始されない。このため、比較例では、閾値電圧Ｖｔより小さい微小な振幅の入力信号は、検知されない。
【００６４】
また、この実施形態では、ダイオードＤ１０、Ｄ２０のアノードに供給される基準電圧は、ダイオードＤ５０のアノードの電圧ＶＤに基づいて生成されている。このため、温度変化、電源電圧変化、製造プロセスばらつき等によって、ダイオードＤ１０等の閾値電圧Ｖｔが変化したとき、ダイオードＤ５０のアノードの電圧ＶＤも同様に変化する。したがって、ダイオードＤ１０等の閾値電圧Ｖｔの変化は、リアルタイムで基準電圧に反映される。
【００６５】
すなわち、この実施形態では、温度変化や製造プロセスばらつき等によりダイオードＤ１０等の閾値電圧Ｖｔが変化したときにも、ダイオードＤ１０等のアノードのバイアス電圧を閾値電圧Ｖｔに相当する電圧に固定できる。この結果、この実施形態では、ダイオードＤ１０等のアノードのバイアス電圧を閾値電圧Ｖｔの変化に追従させることができる。これにより、この実施形態では、温度変化や製造プロセスばらつき等に依存しない信号検波回路ＤＥＴを実現できる。
【００６６】
図５は、図１に示した信号検波回路ＤＥＴのシミュレーション結果の一例を示している。なお、図５は、温度を１２５℃、２５℃、−３０℃に変化させたときの入力電力に対する出力電圧を示している。図の横軸は、信号検波回路ＤＥＴに入力される信号の電力（単位はｄＢｍ）を示し、縦軸は、信号検波回路ＤＥＴの出力端子ＰＯＵＴの電圧（単位はＶ）を示している。図の破線は、キャパシタＣ１０、Ｃ２０、Ｃ３０、Ｃ４０および電圧供給部３０が省かれた比較例のシミュレーション結果の一例を示している。
【００６７】
以下にシミュレーション条件を示す。入力信号は、５０Ω終端された無線送信端末から出力される２ＧＨｚの正弦波であり、−１０ｄＢｍから３０ｄＢｍまで変化させている。また、基準電圧生成部ＲＧＥＮの抵抗Ｒ１０、Ｒ１２は、それぞれ８ｋΩおよび８０ｋΩであり、ダイオードＤ５０のバイアス電流ＩＣは、５μＡである。平滑回路２０の抵抗ＲＬおよびキャパシタＣＬは、それぞれ２０ｋΩおよび８ｐＦである。したがって、平滑回路２０のカットオフ周波数は、約１ＭＨｚに設定されている。
【００６８】
信号検波回路ＤＥＴでは、出力電圧の線形性が維持される範囲が、検波可能な入力レンジに対応する。この実施形態の信号検波回路ＤＥＴでは、出力電圧の線形性は、入力電力が約０ｄＢｍから３０ｄＢｍまでの範囲で維持されている。さらに、この入力レンジでは、出力電圧の温度依存はほとんどない。これに対し、比較例では、出力電圧の線形性は入力電力が約２０ｄＢｍから３０ｄＢｍまでの範囲で維持されている。なお、比較例では、温度によって出力特性に差異が生じる。すなわち、比較例では、出力電圧の温度依存は大きい（約２ｄＢ）。このように、この実施形態では、入力レンジを比較例に対して約２０ｄＢｍ改善できる。さらに、この実施形態では、出力電圧の温度依存を低減できる。
【００６９】
以上、この実施形態では、信号検波回路ＤＥＴは、整流回路１０のダイオードＤ１０、Ｄ２０、Ｄ３０、Ｄ４０のアノードに基準電圧を供給する電圧供給部３０を有している。整流回路１０のダイオードＤ１０、Ｄ２０、Ｄ３０、Ｄ４０は、ブリッジ型に配置されている。そして、整流回路１０は、ダイオードＤ１０、Ｄ２０、Ｄ３０、Ｄ４０のアノードに入力される信号の直流成分を除去するキャパシタＣ１０、Ｃ２０、Ｃ３０、Ｃ４０を有している。また、電圧供給部３０は、ダイオード５０のアノードの電圧ＶＤに基づいて、基準電圧を生成する。
【００７０】
これにより、ダイオードＤ１０、Ｄ２０の閾値電圧Ｖｔと基準電圧が同じときには、ダイオードＤ１０、Ｄ２０は、閾値電圧Ｖｔの影響の無い状態で、入力信号を受けることができる。したがって、この実施形態では、信号検波回路ＤＥＴは、閾値電圧より小さい微小な振幅ＶＡの交流電圧が端子ＰＩＮ１０、ＰＩＮ２０に入力されたときにも、入力電圧を検知できる。この結果、この実施形態では、微小な振幅の信号から大振幅の信号まで精度よく検知できる。
【００７１】
図６は、別の実施形態における信号検波回路ＤＥＴの一例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態の信号検波回路ＤＥＴは、図１に示した信号検波回路ＤＥＴに、キャパシタＣ５０、Ｃ６０およびバイアス回路４０が追加されている。信号検波回路ＤＥＴのその他の構成は、上述した実施形態と同じである。
【００７２】
キャパシタＣ５０は、端子ＰＩＮ１０とノードＮＩ１０との間に配置されている。すなわち、キャパシタＣ５０は、ノードＮＩ１０に接続され、ノードＮＩ１０に入力される交流信号の直流成分を除去する。また、ノードＮＩ１０には、バイアス回路４０からバイアス電圧が供給される。
【００７３】
キャパシタＣ６０は、端子ＰＩＮ２０とノードＮＩ２０との間に配置されている。すなわち、キャパシタＣ６０は、ノードＮＩ２０に接続され、ノードＮＩ２０に入力される交流信号の直流成分を除去する。また、ノードＮＩ２０には、バイアス回路４０からバイアス電圧が供給される。
【００７４】
このように、バイアス回路４０は、ノードＮＩ１０、ＮＩ２０にバイアス電圧を供給する。これにより、ノードＮＩ１０、ＮＩ２０のバイアス電圧は、バイアス回路４０により決定される。したがって、この実施形態では、信号検波回路ＤＥＴに入力される信号の振幅ＶＡの中心が整流の基準となる接地電圧（０Ｖ）と異なるときにも、ノードＮＩ１０、ＮＩ２０に入力される信号の振幅の中心を、バイアス回路４０で適切な電圧に任意に設定できる。この結果、整流回路１０は、交流信号を適切に受けることができ、入力信号を適切に整流できる。
【００７５】
なお、信号検波回路ＤＥＴの構成は、この例に限定されない。キャパシタＣ５０は、ノードＮＩ１０とダイオードＤ３０のカソードとの間に配置されてもよい。また、キャパシタＣ６０は、ノードＮＩ２０とダイオードＤ４０のカソードとの間に配置されてもよい。このときには、バイアス回路４０は、ダイオードＤ３０、Ｄ４０のカソードにバイアス電圧を供給する。この構成でも、信号検波回路ＤＥＴに入力される信号の振幅ＶＡの中心の電圧に拘わらず、ダイオードＤ３０、Ｄ４０のカソードに伝達される信号の振幅の中心を、バイアス回路４０で適切な電圧に任意に設定できる。
【００７６】
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。この実施形態では、信号検波回路ＤＥＴは、ノードＮＩ１０に入力される交流信号の直流成分を除去するキャパシタＣ５０と、ノードＮＩ２０に入力される交流信号の直流成分を除去するキャパシタＣ６０と、ノードＮＩ１０、ＮＩ２０にバイアス電圧を供給するバイアス回路４０とを有している。
【００７７】
これにより、この実施形態では、信号検波回路ＤＥＴに入力される信号の振幅ＶＡの中心が整流の基準となる接地電圧（０Ｖ）と異なるときにも、整流回路１０に入力される信号の振幅の中心を接地電圧（０Ｖ）に一致させることができる。すなわち、この実施形態では、信号検波回路ＤＥＴに入力される信号の振幅ＶＡの中心の電圧に拘わらず、ノードＮＩ１０、ＮＩ２０に入力される信号の振幅の中心を、整流の基準となる接地電圧（０Ｖ）と同じ電圧に設定できる。
【００７８】
この結果、整流回路１０は、信号検波回路ＤＥＴに入力される信号の振幅ＶＡの中心が整流の基準となる接地電圧（０Ｖ）と異なるときにも、交流信号を適切に受けることができ入力信号を精度よく検知できる。
【００７９】
図７は、図６に示した信号検波回路ＤＥＴの変形例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態の信号検波回路ＤＥＴは、図７に示したバイアス回路４０として、抵抗ＲＢ１０、ＲＢ２０が形成されている。信号検波回路ＤＥＴのその他の構成は、図６で説明した実施形態と同じである。
【００８０】
抵抗ＲＢ１０は、一端がノードＮＩ１０に接続され、他端が接地電圧（０Ｖ）に固定されている。また、抵抗ＲＢ２０は、一端がノードＮＩ２０に接続され、他端が接地電圧（０Ｖ）に固定されている。これにより、ノードＮＩ１０、ＮＩ２０のバイアス電圧は、信号検波回路ＤＥＴに入力される信号の振幅ＶＡの中心の電圧に拘わらず、整流の基準となる接地電圧（０Ｖ）と同じ電圧に設定される。このように、抵抗ＲＢ１０、ＲＢ２０は、ノードＮＩ１０、ＮＩ２０に接地電圧（０Ｖ）を供給するバイアス回路４０として機能する。なお、ノードＮＩ１０、ＮＩ２０に伝達される信号のロスを小さくするためには、例えば、約１００ｋΩ以上の高抵抗が抵抗ＲＢ１０、ＲＢ２０として用いられる。
【００８１】
以上、この実施形態においても、図６で説明した実施形態と同様の効果を得ることができる。
【００８２】
図８は、別の実施形態における信号検波回路ＤＥＴの一例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態の信号検波回路ＤＥＴは、図１に示した電圧供給部３０の代わりに、電圧供給部３２を有している。信号検波回路ＤＥＴのその他の構成は、図１−図５で説明した実施形態と同じである。
【００８３】
電圧供給部３２は、図１に示した電圧供給部３０から基準電圧生成部ＲＧＥＮ２、ＲＧＥＮ３、ＲＧＥＮ４が省かれ、抵抗Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４が追加されている。電圧供給部３２のその他の構成は、電圧供給部３０と同じである。すなわち、電圧供給部３２は、基準電圧生成部ＲＧＥＮ１、抵抗Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４を有している。基準電圧生成部ＲＧＥＮ１は、図３に示した基準電圧生成部ＲＧＥＮ１と同じである。
【００８４】
抵抗Ｒ２１は、抵抗Ｒ１０と抵抗Ｒ１２との接続ノード（図３のノードＮＲ）とダイオードＤ１０のアノード（ノードＮＩ１２）との間に配置されている。抵抗Ｒ２２は、抵抗Ｒ１０と抵抗Ｒ１２との接続ノードとダイオードＤ２０のアノード（ノードＮＩ２２）との間に配置されている。抵抗Ｒ２３は、抵抗Ｒ１０と抵抗Ｒ１２との接続ノードとダイオードＤ３０のアノード（ノードＮＩ１４）との間に配置されている。抵抗Ｒ２４は、抵抗Ｒ１０と抵抗Ｒ１２との接続ノードとダイオードＤ４０のアノード（ノードＮＩ２４）との間に配置されている。すなわち、抵抗Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４は、ダイオードＤ１０、Ｄ２０、Ｄ３０、Ｄ４０の各アノードと抵抗Ｒ１０との間にそれぞれ配置されている。
【００８５】
したがって、基準電圧生成部ＲＧＥＮ１は、抵抗Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４を介して、ダイオードＤ１０、Ｄ２０、Ｄ３０、Ｄ４０の各アノードに基準電圧を供給する。抵抗Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４は、下記の条件１および条件２を満たすような抵抗値に設定されている。条件１は、ダイオードＤ１０、Ｄ２０、Ｄ３０、Ｄ４０の各アノードに伝達される信号検波回路ＤＥＴに入力される信号のロスを小さくするような抵抗値である。条件２は、ダイオードＤ１０、Ｄ２０、Ｄ３０、Ｄ４０の各アノードの交流成分が基準電圧生成部ＲＧＥＮ１の出力（抵抗Ｒ１０と抵抗Ｒ１２との接続ノード）に伝達されないような抵抗値である。
【００８６】
これにより、基準電圧生成部ＲＧＥＮ１は、ダイオード５０のアノードの電圧ＶＤに基づく基準電圧を、ダイオードＤ１０、Ｄ２０、Ｄ３０、Ｄ４０の各アノードに供給できる。さらに、上述の条件１および条件２を満たすことにより、この実施形態では、ダイオードＤ１０、Ｄ２０、Ｄ３０、Ｄ４０の各アノードの交流信号が基準電圧を中心に互いに独立して振れるように設定することができる。これにより、整流回路１０は、基準電圧生成部ＲＧＥＮ１をダイオードＤ１０、Ｄ２０、Ｄ３０、Ｄ４０で共有したときにも、交流信号を適切に受けることができ、小面積化が図れる。
【００８７】
なお、信号検波回路ＤＥＴの構成は、この例に限定されない。図６や図７に示した信号検波回路ＤＥＴにおいて、電圧供給部３０の代わりに、電圧供給部３２が形成されてもよい。このときにも、図６や図７で説明した実施形態と同様の効果を得ることができる。
【００８８】
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、基準電圧が１つの基準電圧生成部ＲＧＥＮ１からダイオードＤ１０、Ｄ２０、Ｄ３０、Ｄ４０の各アノードに供給されるため、基準電圧生成部ＲＧＥＮの数を、図１で説明した実施形態に比べて低減できる。すなわち、この実施形態では、電圧供給部３２の回路規模を低減できる。
【００８９】
図９は、別の実施形態における信号検波回路ＤＥＴの一例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態の信号検波回路ＤＥＴは、図６に示した整流回路１０および電圧供給部３０の代わりに、整流回路１２および電圧供給部３０Ａを有している。信号検波回路ＤＥＴのその他の構成は、図６で説明した実施形態と同じである。
【００９０】
整流回路１２は、図６に示したダイオードＤ３０、Ｄ４０、キャパシタＣ３０、Ｃ４０が整流回路１０から省かれている。整流回路１２のその他の構成は、図６に示した整流回路１０と同じである。整流回路１２は、直列に接続されたキャパシタＣ１０およびダイオードＤ１０と、直列に接続されたキャパシタＣ２０およびダイオードＤ２０とを有している。なお、キャパシタＣ１０およびダイオードＤ１０は、ノードＮＩ１０、ＮＯ１０間に、ノードＮＩ１０側から順に直列に配置されている。また、キャパシタＣ２０およびダイオードＤ２０は、ノードＮＩ２０、ＮＯ１０間に、ノードＮＩ２０側から順に直列に配置されている。
【００９１】
電圧供給部３０Ａは、図１に示した基準電圧生成部ＲＧＥＮ３、ＲＧＥＮ４が電圧供給部３０から省かれている。電圧供給部３０Ａのその他の構成は、図１に示した電圧供給部３０と同じである。すなわち、電圧供給部３０Ａは、整流回路１２のダイオードＤ１０、Ｄ２０のアノード（ノードＮＩ１２、ＮＩ２２）に基準電圧をそれぞれ供給する基準電圧生成部ＲＧＥＮ１、ＲＧＥＮ２を有している。
【００９２】
基準電圧生成部ＲＧＥＮ１、ＲＧＥＮ２は、図３に示した基準電圧生成部ＲＧＥＮ１と同じである。なお、基準電圧生成部ＲＧＥＮ１、ＲＧＥＮ２は、図３に示したｎＭＯＳトランジスタＭＮ１０、ＭＮ１２、ｐＭＯＳトランジスタＭＰ１０、ＭＰ１２およびダイオードＤ５０等を共有してもよい。
【００９３】
整流回路１２の入力ノードであるノードＮＩ１０、ＮＩ２０は、バイアス回路４０により、適切な電圧（例えば、整流の基準となる接地電圧（０Ｖ））にバイアスされている。これにより、整流回路１２は、交流信号を適切に受けることができる。この結果、整流回路１２は、ノードＮＩ１０、ＮＩ２０で受けた信号を適切に整流できる。
【００９４】
適切な電圧にバイアスされたノードＮＩ１０に信号が入力されるため、キャパシタＣ１０およびダイオードＤ１０は、プラス側に振れる信号に対して整流する半波整流器として機能する。また、適切な電圧にバイアスされたノードＮＩ２０に信号が入力されるため、キャパシタＣ２０およびダイオードＤ２０は、プラス側に振れる信号に対して整流する半波整流器として機能する。差動信号がノードＮＩ１０、ＮＩ２０に入力されるため、整流回路１２は、振幅ＶＡの交流信号を整流する全波整流器として機能する。
【００９５】
なお、この実施形態においても、基準電圧をダイオードＤ１０、Ｄ２０の閾値電圧と同じ電圧に設定することにより、ダイオードＤ１０、Ｄ２０は、上述した実施形態と同様に、閾値電圧の影響の無い状態で、入力信号を受けることができる。
【００９６】
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、整流回路１２および電圧供給部３０Ａの回路規模を、図６で説明した実施形態に比べて低減できる。すなわち、この実施形態では、信号検波回路ＤＥＴの回路規模を、図６で説明した実施形態に比べて低減できる。
【００９７】
図１０は、図９に示した信号検波回路ＤＥＴの変形例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態の信号検波回路ＤＥＴは、図９に示したバイアス回路４０として、抵抗ＲＢ１０、ＲＢ２０が形成されている。信号検波回路ＤＥＴのその他の構成は、図９で説明した実施形態と同じである。
【００９８】
抵抗ＲＢ１０は、一端がノードＮＩ１０に接続され、他端が接地電圧（０Ｖ）に固定されている。また、抵抗ＲＢ２０は、一端がノードＮＩ２０に接続され、他端が接地電圧（０Ｖ）に固定されている。これにより、ノードＮＩ１０、ＮＩ２０のバイアス電圧は、信号検波回路ＤＥＴに入力される信号の振幅ＶＡの中心の電圧に拘わらず、整流の基準となる接地電圧（０Ｖ）と同じ電圧に設定される。このように、抵抗ＲＢ１０、ＲＢ２０は、ノードＮＩ１０、ＮＩ２０に接地電圧（０Ｖ）を供給するバイアス回路４０として機能する。なお、ノードＮＩ１０、ＮＩ２０に伝達される信号のロスを小さくするためには、例えば、約１００ｋΩ以上の高抵抗が、抵抗ＲＢ１０、ＲＢ２０として用いられる。
【００９９】
以上、この実施形態においても、図９で説明した実施形態と同様の効果を得ることができる。
【０１００】
図１１は、別の実施形態における信号検波回路ＤＥＴの一例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態の信号検波回路ＤＥＴは、図９に示した電圧供給部３０Ａの代わりに、電圧供給部３２Ａを有している。信号検波回路ＤＥＴのその他の構成は、図９で説明した実施形態と同じである。
【０１０１】
電圧供給部３２Ａは、図９に示した電圧供給部３０Ａから基準電圧生成部ＲＧＥＮ２が省かれ、抵抗Ｒ２１、Ｒ２２が追加されている。電圧供給部３２Ａのその他の構成は、電圧供給部３０Ａと同じである。すなわち、電圧供給部３２Ａは、基準電圧生成部ＲＧＥＮ１、抵抗Ｒ２１、Ｒ２２を有している。基準電圧生成部ＲＧＥＮ１は、図３に示した基準電圧生成部ＲＧＥＮ１と同じである。
【０１０２】
抵抗Ｒ２１は、基準電圧生成部ＲＧＥＮ１の出力端子（図３のノードＮＲ）とダイオードＤ１０のアノード（ノードＮＩ１２）との間に、配置されている。抵抗Ｒ２２は、基準電圧生成部ＲＧＥＮ１の出力端子とダイオードＤ２０のアノード（ノードＮＩ２２）との間に、配置されている。すなわち、抵抗Ｒ２１、Ｒ２２は、ダイオードＤ１０、Ｄ２０の各アノードと図３に示した抵抗Ｒ１０との間にそれぞれ配置されている。
【０１０３】
したがって、基準電圧生成部ＲＧＥＮ１は、抵抗Ｒ２１、Ｒ２２を介して、ダイオードＤ１０、Ｄ２０の各アノードに基準電圧を供給する。抵抗Ｒ２１、Ｒ２２は、図８で説明した条件１および条件２を満たすような抵抗値に設定されている。これにより、この実施形態では、ダイオードＤ１０、Ｄ２０の各アノードの交流信号が基準電圧を中心に互いに独立して振れるように設定することができる。したがって、整流回路１２は、基準電圧生成部ＲＧＥＮ１をダイオードＤ１０、Ｄ２０で共有したときにも、交流信号を適切に受けることができる。
【０１０４】
なお、信号検波回路ＤＥＴの構成は、この例に限定されない。例えば、図１０に示した信号検波回路ＤＥＴにおいて、電圧供給部３０Ａの代わりに、電圧供給部３２Ａが形成されてもよい。
【０１０５】
以上、この実施形態においても、図９で説明した実施形態と同様の効果を得ることができる。さらに、この実施形態では、基準電圧が１つの基準電圧生成部ＲＧＥＮ１からダイオードＤ１０、Ｄ２０の各アノードに供給されるため、基準電圧生成部ＲＧＥＮの数を、図９で説明した実施形態に比べて低減できる。すなわち、この実施形態では、電圧供給部３２Ａの回路規模を低減できる。
【０１０６】
図１２は、上述した実施形態の基準電圧生成部ＲＧＥＮ１の変形例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態の基準電圧生成部ＲＧＥＮ１は、ｎＭＯＳトランジスタＭＮ１２およびｐＭＯＳトランジスタＭＰ１２のサイズ（ゲート幅／ゲート長）が可変であることを除いて、図３に示した基準電圧生成部ＲＧＥＮ１と同じである。なお、図１２の差動アンプＤＡＭＰは、例えば、図３に示した差動アンプＤＡＭＰである。したがって、差動アンプＤＡＭＰのプラス端子ＩＮＰおよびマイナス端子ＩＮＭは、図１の差動アンプＤＡＭＰの＋端子および−端子にそれぞれ対応している。
【０１０７】
ｎＭＯＳトランジスタＭＮ１２Ａ、ＭＮ１２Ｂ、ＭＮ１２Ｃ、スイッチＳＷ１、ＳＷ２、ＳＷ３を含むトランジスタ群は、図３に示したｎＭＯＳトランジスタＭＮ１２に対応する。以下、ｎＭＯＳトランジスタＭＮ１２Ａ、ＭＮ１２Ｂ、ＭＮ１２Ｃにより形成されるｎＭＯＳトランジスタを、可変ｎＭＯＳトランジスタＭＮ１２とも称する。
【０１０８】
ｎＭＯＳトランジスタＭＮ１２Ａ、ＭＮ１２Ｂ、ＭＮ１２Ｃのソースは、接地電圧（０Ｖ）に固定され、ｎＭＯＳトランジスタＭＮ１２Ａ、ＭＮ１２Ｂ、ＭＮ１２Ｃのドレインは、ｐＭＯＳトランジスタＭＰ１０のドレインに接続されている。なお、ｎＭＯＳトランジスタＭＮ１２Ａ、ＭＮ１２Ｂ、ＭＮ１２Ｃのゲートの接続先は、スイッチＳＷ１、ＳＷ２、ＳＷ３により設定される。スイッチＳＷ１、ＳＷ２、ＳＷ３は、ｎＭＯＳトランジスタＭＮ１２Ａ、ＭＮ１２Ｂ、ＭＮ１２Ｃのゲートを、ｎＭＯＳトランジスタＭＮ１０のゲートまたは接地線のいずれかに接続する。接地線には、接地電圧（０Ｖ）が供給されている。
【０１０９】
ｎＭＯＳトランジスタＭＮ１２Ａ、ＭＮ１２Ｂ、ＭＮ１２Ｃのうち、ゲートがｎＭＯＳトランジスタＭＮ１０のゲートに接続されたｎＭＯＳトランジスタには、ｎＭＯＳトランジスタＭＮ１０の電流をコピーした電流が流れる。なお、ｎＭＯＳトランジスタＭＮ１２Ａ、ＭＮ１２Ｂ、ＭＮ１２Ｃのうち、ゲートが接地線に接続されたｎＭＯＳトランジスタには電流は流れない。このように、スイッチＳＷ１、ＳＷ２、ＳＷ３は、ｎＭＯＳトランジスタＭＮ１０の電流をカレントコピーする可変ｎＭＯＳトランジスタＭＮ１２のサイズ（ゲート幅／ゲート長）を可変に設定する。すなわち、スイッチＳＷ１、ＳＷ２、ＳＷ３は、カレントミラーの比率を調整する。
【０１１０】
これにより、可変ｎＭＯＳトランジスタＭＮ１２およびｐＭＯＳトランジスタＭＰ１０には、電流源ＩＳ１０からｎＭＯＳトランジスタＭＮ１０に供給される電流を任意の比率でコピーした電流が流れる。すなわち、この実施形態では、カレントミラーの比率をスイッチＳＷ１、ＳＷ２、ＳＷ３で調整することにより、ｐＭＯＳトランジスタＭＰ１０に流れる電流を調整できる。なお、ｎＭＯＳトランジスタＭＮ１２Ａ、ＭＮ１２Ｂ、ＭＮ１２Ｃのサイズ（ゲート幅／ゲート長）は、互いに同じでもよいし、異なっていてもよい。また、可変ｎＭＯＳトランジスタＭＮ１２を形成するｎＭＯＳトランジスタの数は、３つ以外でもよい。
【０１１１】
ｐＭＯＳトランジスタＭＰ１２Ａ、ＭＰ１２Ｂ、ＭＰ１２Ｃ、スイッチＳＷ４、ＳＷ５、ＳＷ６を含むトランジスタ群は、図３に示したｐＭＯＳトランジスタＭＰ１２に対応する。以下、ｐＭＯＳトランジスタＭＰ１２Ａ、ＭＰ１２Ｂ、ＭＰ１２Ｃにより形成されるｐＭＯＳトランジスタを、可変ｐＭＯＳトランジスタＭＰ１２とも称する。
【０１１２】
ｐＭＯＳトランジスタＭＰ１２Ａ、ＭＰ１２Ｂ、ＭＰ１２Ｃのソースは、電源に接続され、ｐＭＯＳトランジスタＭＰ１２Ａ、ＭＰ１２Ｂ、ＭＰ１２Ｃのドレインは、ダイオードＤ５０のアノードに接続されている。なお、ｐＭＯＳトランジスタＭＰ１２Ａ、ＭＰ１２Ｂ、ＭＰ１２Ｃのゲートの接続先は、スイッチＳＷ４、ＳＷ５、ＳＷ６により設定される。スイッチＳＷ４、ＳＷ５、ＳＷ６は、ｐＭＯＳトランジスタＭＰ１２Ａ、ＭＰ１２Ｂ、ＭＰ１２Ｃのゲートを、ｐＭＯＳトランジスタＭＰ１０のゲートまたは電源のいずれかに接続する。
【０１１３】
ｐＭＯＳトランジスタＭＰ１２Ａ、ＭＰ１２Ｂ、ＭＰ１２Ｃのうち、ゲートがｐＭＯＳトランジスタＭＰ１０のゲートに接続されたｐＭＯＳトランジスタには、ｐＭＯＳトランジスタＭＰ１０の電流をコピーした電流が流れる。なお、ｐＭＯＳトランジスタＭＰ１２Ａ、ＭＰ１２Ｂ、ＭＰ１２Ｃのうち、ゲートが電源に接続されたｐＭＯＳトランジスタには電流は流れない。このように、スイッチＳＷ４、ＳＷ５、ＳＷ６は、ｐＭＯＳトランジスタＭＰ１０の電流をカレントコピーする可変ｐＭＯＳトランジスタＭＰ１２のサイズ（ゲート幅／ゲート長）を可変に設定する。すなわち、スイッチＳＷ４、ＳＷ５、ＳＷ６は、カレントミラーの比率を調整する。
【０１１４】
これにより、可変ｐＭＯＳトランジスタＭＰ１２およびダイオードＤ５０には、ｐＭＯＳトランジスタＭＰ１０に流れる電流を任意の比率でコピーした電流が流れる。この実施形態では、カレントミラーの比率をスイッチＳＷ４、ＳＷ５、ＳＷ６で調整することにより、ダイオードＤ５０に流れるバイアス電流ＩＣを調整できる。なお、ｐＭＯＳトランジスタＭＰ１２Ａ、ＭＰ１２Ｂ、ＭＰ１２Ｃのサイズ（ゲート幅／ゲート長）は、互いに同じでもよいし、異なっていてもよい。また、可変ｐＭＯＳトランジスタＭＰ１２を形成するｐＭＯＳトランジスタの数は、３つ以外でもよい。
【０１１５】
このように、この実施形態では、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６を調整することにより、適切なバイアス電流ＩＣを生成できる。すなわち、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６は、バイアス電流ＩＣを調整する電流調整部としての機能を有している。
【０１１６】
この実施形態では、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６を調整することにより、バイアス電流ＩＣを微小な電流に設定できる。バイアス電流ＩＣを微小な電流に設定することにより、基準電圧（ダイオードＤ１０等のアノードのバイアス電圧）をダイオードＤ１０等の閾値に近づけることができる。
【０１１７】
基準電圧は、ダイオードＤ５０のアノードの電圧ＶＤに基づいて生成される。そして、電圧ＶＤは、バイアス電流ＩＣをダイオードＤ５０に流すことにより生成される。したがって、バイアス電流ＩＣが増加することにより、電圧ＶＤが大きくなる。電圧ＶＤが大きくなることにより、基準電圧も大きくなる。このときには、整流回路１０のダイオードＤ１０のアノードに閾値以上の基準電圧が印加される。この結果、電流ＩＣとほぼ同じ電流がダイオードＤ１０に流れ、信号検波回路ＤＥＴの出力端子ＰＯＵＴには、電流ＩＣに相当するオフセット電圧が発生してしまう。このオフセット電圧は、入力信号に依存せず発生し、特に、無信号入力時や入力信号のパワーが小さい場合には、オフセット電圧の影響が顕著になる。
【０１１８】
この実施形態では、バイアス電流ＩＣを微小な電流に設定することにより、基準電圧を適切に設定できる。図２に示したダイオードＤ５０の電流−電圧特性の一例に示すように、バイアス電流ＩＣを小さくすることにより、電圧ＶＤは小さくなる。基準電圧は、電圧ＶＤとほぼ同じ電圧に設定されるため、バイアス電流ＩＣの調整により任意に設定される。
【０１１９】
また、電圧ＶＤに基づく基準電圧は、ダイオードＤ５０の特性やカレントミラーのコピー誤差によっても変動する可能性がある。このときにも、この実施形態では、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６を調整することにより、バイアス電流ＩＣを適切な電流（微小な電流）に設定できる。
【０１２０】
なお、基準電圧生成部ＲＧＥＮ１の構成は、この例に限定されない。例えば、可変ｎＭＯＳトランジスタＭＮ１２および可変ｐＭＯＳトランジスタＭＰ１２の一方は、サイズ（ゲート幅／ゲート長）が固定でもよい。すなわち、可変ｎＭＯＳトランジスタＭＮ１２の代わりに、図３に示したｎＭＯＳトランジスタＭＮ１２が形成されてもよい。あるいは、可変ｐＭＯＳトランジスタＭＰ１２の代わりに、図３に示したｐＭＯＳトランジスタＭＰ１２が形成されてもよい。また、可変ｎＭＯＳトランジスタＭＮ１２および可変ｐＭＯＳトランジスタＭＰ１２は、カレントミラーの比率を調整できればよく、図１２に示した構成に限定されない。
【０１２１】
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、カレントミラーの比率をスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６で調整することにより、電圧ＶＤを調整できる。これにより、この実施形態では、基準電圧生成部ＲＧＥＮ１等のばらつきにより、ダイオードの電流−電圧特性がばらついたときにも、カレントミラーの比率をスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６で調整することにより、ばらつきの影響を低減できる。したがって、製造ばらつき等により、閾値以上の基準電圧が供給される場合が生じた時でも、電流ＩＣを適切に調整し、閾値以上の基準電圧が発生しないように、つまり、電流ＩＣに相当するオフセット電圧を出力に発生させないようにすることが可能になる。
【０１２２】
図１３は、上述した実施形態の基準電圧生成部ＲＧＥＮ１の別の変形例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態の基準電圧生成部ＲＧＥＮ１は、ダイオードＤ５１、Ｄ５２、スイッチＳＷ１０、ＳＷ１１、ＳＷ１２が図３に示した基準電圧生成部ＲＧＥＮ１に追加されている。基準電圧生成部ＲＧＥＮ１のその他の構成は、図３に示した基準電圧生成部ＲＧＥＮ１と同じである。なお、図１３の差動アンプＤＡＭＰは、図３に示した差動アンプＤＡＭＰである。したがって、差動アンプＤＡＭＰのプラス端子ＩＮＰおよびマイナス端子ＩＮＭは、図１の差動アンプＤＡＭＰの＋端子および−端子にそれぞれ対応している。
【０１２３】
ダイオードＤ５０、Ｄ５１、Ｄ５２は、差動アンプＤＡＭＰのプラス端子ＩＮＰと接地線との間に並列に配置されている。ダイオードＤ５０、Ｄ５１、Ｄ５２のカソードは、接地電圧（０Ｖ）が供給される接地線に接続されている。そして、ダイオードＤ５０、Ｄ５１、Ｄ５２のアノードは、スイッチＳＷ１０、ＳＷ１１、ＳＷ１２をそれぞれ介して、差動アンプＤＡＭＰのプラス端子ＩＮＰに接続されている。
【０１２４】
ダイオードＤ５０、Ｄ５１、Ｄ５２は、スイッチＳＷ１０、ＳＷ１１、ＳＷ１２がそれぞれオンしたとき、差動アンプＤＡＭＰのプラス端子ＩＮＰにそれぞれ接続される。以下、ダイオードＤ５０、Ｄ５１、Ｄ５２のうち、差動アンプＤＡＭＰのプラス端子ＩＮＰに接続されたダイオードを１つのダイオードとして、ダイオードＤ５とも称する。スイッチＳＷ１０、ＳＷ１１、ＳＷ１２は、バイアス電流ＩＣを受けるダイオードＤ５のサイズを変更するサイズ調整部としての機能を有している。
【０１２５】
なお、差動アンプＤＡＭＰのプラス端子ＩＮＰと接地線との間に並列に配置されるダイオードの数は、３つ以外でもよい。また、ダイオードＤ５０、Ｄ５１、Ｄ５２のサイズは、互いに同じでもよいし、異なっていてもよい。
【０１２６】
この実施形態では、スイッチＳＷ１０、ＳＷ１１、ＳＷ１２のオン／オフを制御することにより、バイアス電流ＩＣを受けるダイオードＤ５のサイズを増減できる。なお、バイアス電流ＩＣを受けるダイオードＤ５のサイズの増減には、差動アンプＤＡＭＰのプラス端子ＩＮＰに接続されるダイオード（ダイオードＤ５０、Ｄ５１、Ｄ５２）の個数の増減も含まれる。ダイオードＤ５のサイズを変更することにより、ダイオードＤ５の電流−電圧特性は変化する。ダイオードＤ５のサイズを整流回路１０のダイオードＤ１０のサイズと異ならせることにより、ダイオードＤ５の電流−電圧特性は、ダイオードＤ１０の電流−電圧特性と異なる特性に変更される。
【０１２７】
図１４は、図１３に示したダイオードＤ５の電流−電圧特性の一例を示している。図の横軸は、ダイオードＤ５のアノード・カソード間の電圧（順方向の電圧）を示し、縦軸は、ダイオードＤ５に流れる電流を示している。図の太線は、図１３に示したスイッチＳＷ１０、ＳＷ１１、ＳＷ１２が全てオンしたときの電流−電圧特性に対応している。また、図の細い線は、図１３に示したスイッチＳＷ１０のみがオンしたときの電流−電圧特性に対応している。すなわち、これは、図２に示した電流−電圧特性に対応している。
【０１２８】
ダイオードＤ５のサイズを大きくすることにより、ダイオードＤ５の電流−電圧特性は、図２に示した電流−電圧特性（ダイオードＤ５０や整流回路１０のダイオードＤ１０の電流−電圧特性）に比べて、急峻に電流が流れるような特性になる。このため、電流ＩＣが流れ始める電圧ＶＤは、ダイオードＤ５のサイズが大きくなるにしたがい、小さくなる。スイッチＳＷ１０のみがオンしたときには、電流ＩＣがダイオードＤ５に流れ始める電圧は、電圧ＶＤ２である。一方、スイッチＳＷ１０、ＳＷ１１、ＳＷ１２が全てオンしたとき（ダイオードＤ５のサイズが大きいとき）には、電流ＩＣがダイオードＤ５に流れ始める電圧は、電圧ＶＤ２より小さい電圧ＶＤ１になる。
【０１２９】
このように、この実施形態では、バイアス電流ＩＣを受けるダイオードＤ５のサイズを調整することにより、電圧ＶＤを調整できる。したがって、この実施形態では、基準電圧生成部ＲＧＥＮ１のばらつき等による電圧ＶＤの誤差を、ダイオードＤ５のサイズを調整することにより低減できる。
【０１３０】
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、ダイオードＤ５のサイズを調整することにより、電圧ＶＤを調整できる。これにより、この実施形態では、基準電圧生成部ＲＧＥＮ１等のばらつきにより、ダイオードの電流−電圧特性がばらついたときにも、ダイオードＤ５のサイズを調整することにより、ばらつきの影響を低減できる。したがって、製造ばらつき等により、閾値以上の基準電圧が供給される場合が生じた時でも、ダイオードＤ５のサイズを適切に調整し、信号検波回路ＤＥＴの出力端子ＰＯＵＴにオフセット電圧を発生させないようにすることが可能になる。
【０１３１】
図１５は、上述した実施形態の基準電圧生成部ＲＧＥＮ１の別の変形例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態の基準電圧生成部ＲＧＥＮ１は、図３に示した抵抗Ｒ１０、Ｒ１２の代わりに、可変抵抗Ｒ１０Ａ、Ｒ１２Ａを有している。基準電圧生成部ＲＧＥＮ１のその他の構成は、図３に示した基準電圧生成部ＲＧＥＮ１と同じである。なお、図１５の差動アンプＤＡＭＰは、図３に示した差動アンプＤＡＭＰである。したがって、差動アンプＤＡＭＰのプラス端子ＩＮＰおよびマイナス端子ＩＮＭは、図１の差動アンプＤＡＭＰの＋端子および−端子にそれぞれ対応している。
【０１３２】
可変抵抗Ｒ１０Ａは、一端が差動アンプＤＡＭＰの出力端子ＯＵＴに接続され、他端がノードＮＲに接続されている。可変抵抗Ｒ１２Ａは、一端が差動アンプＤＡＭＰのマイナス端子ＩＮＭに接続され、他端がノードＮＲに接続されている。この実施形態では、可変抵抗Ｒ１０Ａ、Ｒ１２Ａの抵抗値を調整することにより、用いる変調波信号の信号帯域や周波数が変化したときにも、差動アンプＤＡＭＰの出力端子ＯＵＴやマイナス端子ＩＮＭに伝達される信号の周波数成分を適切に除去できる。すなわち、この実施形態では、可変抵抗Ｒ１０Ａ、Ｒ１２Ａの抵抗値を調整することにより、様々な周波数の変調波信号に対応できる。
【０１３３】
この実施形態では、変調波信号の信号帯域や周波数に応じて可変抵抗Ｒ１０Ａの抵抗値を調整することにより、差動アンプＤＡＭＰのｎＭＯＳトランジスタＭＮ２０およびｐＭＯＳトランジスタＭＰ２２等に耐圧以上の電圧が印加されることを防止できる。また、この実施形態では、変調波信号の信号帯域や周波数に応じて可変抵抗Ｒ１２Ａの抵抗値を調整することにより、差動アンプＤＡＭＰのプラス端子ＩＮＰの電圧ＶＤとマイナス端子ＩＮＭの電圧とが耐圧以上の電圧が印加されることを防止しつつ、ほぼ同じ電圧になるようにフィードバックをかけることができる。この実施形態では、差動アンプＤＡＭＰのｐＭＯＳトランジスタＭＰ１８等に耐圧以上の電圧が印加されることを防止できる。
【０１３４】
なお、基準電圧生成部ＲＧＥＮの構成は、この例に限定されない。例えば、差動アンプＤＡＭＰのマイナス端子ＩＮＭは、差動アンプＤＡＭＰの出力端子ＯＵＴに可変抵抗Ｒ１０Ａ、Ｒ１２Ａを介さずに接続されてもよい。すなわち、図１５に示した基準電圧生成部ＲＧＥＮ１から可変抵抗Ｒ１２Ａが省かれ、差動アンプＤＡＭＰのマイナス端子ＩＮＭが差動アンプＤＡＭＰの出力端子ＯＵＴに接続されてもよい。あるいは、差動アンプＤＡＭＰのマイナス端子ＩＮＭは、差動アンプＤＡＭＰの出力端子ＯＵＴに可変抵抗Ｒ１０Ａを介さずに接続されてもよい。可変抵抗Ｒ１２Ａの一端は、ノードＮＲに接続されずに、差動アンプＤＡＭＰの出力端子ＯＵＴに接続されてもよい。
【０１３５】
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、可変抵抗Ｒ１０Ａ、Ｒ１２Ａの抵抗値を調整することにより、変調波信号の信号帯域や周波数に応じて、耐圧以上の電圧が印加されることを防止することが可能になる。
【０１３６】
図１６は、上述した実施形態の基準電圧生成部ＲＧＥＮ１の別の変形例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態の基準電圧生成部ＲＧＥＮ１は、可変キャパシタＣＶ１０、ＣＶ２０が図３に示した基準電圧生成部ＲＧＥＮ１に追加されている。基準電圧生成部ＲＧＥＮ１のその他の構成は、図３に示した基準電圧生成部ＲＧＥＮ１と同じである。なお、図１６の差動アンプＤＡＭＰは、図３に示した差動アンプＤＡＭＰである。したがって、差動アンプＤＡＭＰのプラス端子ＩＮＰおよびマイナス端子ＩＮＭは、図１の差動アンプＤＡＭＰの＋端子および−端子にそれぞれ対応している。
【０１３７】
可変キャパシタＣＶ１０は、一端が差動アンプＤＡＭＰの出力端子ＯＵＴに接続され、他端が接地電圧（０Ｖ）に固定されている。可変キャパシタＣＶ２０は、一端が差動アンプＤＡＭＰのマイナス端子ＩＮＭに接続され、他端が接地電圧（０Ｖ）に固定されている。可変キャパシタＣＶ１０、ＣＶ２０は、低周波ベースバンド成分（エンベローブ信号）の周波数成分をさらにフィルタリングするためのキャパシタである。
【０１３８】
ここで、例えば、２０ＭＨｚの低周波ベースバンド成分（エンベローブ信号）がミキシングされた変調波信号が信号検波回路ＤＥＴに入力されたときを考える。差動アンプＤＡＭＰの出力容量が１ｐＦで、抵抗Ｒ１０が８ｋΩのとき、出力端子ＯＵＴの電圧変動をノードＮＩ１２の電圧振幅の約１／１００にフィルタリングするためには、可変キャパシタＣＶ１０を約１００ｐＦに設定する。また、差動アンプＤＡＭＰの入力容量が１ｐＦで、抵抗Ｒ１２が８０ｋΩのとき、マイナス端子ＩＮＭの電圧変動をノードＮＩ１２の電圧振幅の約１／１００にフィルタリングするためには、可変キャパシタＣＶ２０を約９ｐＦに設定する。このように、この実施形態では、差動アンプＤＡＭＰの出力端子ＯＵＴやマイナス端子ＩＮＭに伝達される信号の周波数成分を効果的に除去できる。
【０１３９】
したがって、この実施形態では、可変キャパシタＣＶ１０、ＣＶ２０の容量値を調整することにより、変調波信号の信号帯域や周波数が変化したときにも、差動アンプＤＡＭＰの出力端子ＯＵＴやマイナス端子ＩＮＭに伝達される信号の周波数成分を適切に除去できる。すなわち、この実施形態では、可変キャパシタＣＶ１０、ＣＶ２０の容量値を調整することにより、様々な周波数の変調波信号に対応できる。
【０１４０】
この実施形態では、変調波信号の信号帯域や周波数に応じて可変キャパシタＣＶ１０の容量値を調整することにより、差動アンプＤＡＭＰのｎＭＯＳトランジスタＭＮ２０およびｐＭＯＳトランジスタＭＰ２２等に耐圧以上の電圧が印加されることを防止できる。また、この実施形態では、変調波信号の信号帯域や周波数に応じて可変キャパシタＣＶ２０の容量値を調整することにより、差動アンプＤＡＭＰのプラス端子ＩＮＰの電圧ＶＤとマイナス端子ＩＮＭの電圧とが耐圧以上の電圧が印加されることを防止しつつ、ほぼ同じ電圧になるようにフィードバックをかけることができる。この実施形態では、差動アンプＤＡＭＰのｐＭＯＳトランジスタＭＰ１８等に耐圧以上の電圧が印加されることを防止できる。
【０１４１】
なお、基準電圧生成部ＲＧＥＮの構成は、この例に限定されない。例えば、差動アンプＤＡＭＰのマイナス端子ＩＮＭは、差動アンプＤＡＭＰの出力端子ＯＵＴに抵抗Ｒ１０、Ｒ１２を介さずに接続されてもよい。すなわち、図１６に示した基準電圧生成部ＲＧＥＮ１から抵抗Ｒ１２が省かれ、差動アンプＤＡＭＰのマイナス端子ＩＮＭが差動アンプＤＡＭＰの出力端子ＯＵＴに接続されてもよい。このときには、可変キャパシタＣＶ１０、ＣＶ２０の一方は、省かれてもよい。
【０１４２】
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、基準電圧生成部ＲＧＥＮ１は、可変キャパシタＣＶ１０、ＣＶ２０を有しているため、低周波ベースバンド成分（エンベローブ信号）の周波数成分を効果的にフィルタリングできる。また、この実施形態では、可変キャパシタＣＶ１０、ＣＶ２０の容量値を調整することにより、変調波信号の信号帯域や周波数に応じて、耐圧以上の電圧が印加されることを防止することが可能になる。
【０１４３】
図１７は、上述した実施形態の信号検波回路ＤＥＴが搭載される無線装置ＳＹＳの一例を示している。無線装置ＳＹＳは、例えば、無線送信端末である。無線装置ＳＹＳは、ベースバンドプロセッサ１００、ＲＦトランスミッタ１１０、パワーアンプ１２０を有している。
【０１４４】
ＲＦトランスミッタ１１０は、ベースバンドプロセッサ１００からの信号をＲＦ信号に変換する。これにより、ＲＦ周波数の搬送波に低周波ベースバンド成分（エンベローブ信号）がミキシングされた変調波信号が生成される。パワーアンプ１２０は、ＲＦトランスミッタからのＲＦ信号を増幅する。パワーアンプ１２０で増幅されたＲＦ信号は、アンテナを介して送信される。パワーアンプ１２０から出力される変調波信号は、微小な振幅から大振幅まで大きく変動する信号である。
【０１４５】
また、パワーアンプ１２０は、信号検波回路ＤＥＴを有している。パワーアンプ１２０から出力される変調波信号のパワー（送信電力）は、ゲイン調整等を実施するために、信号検波回路ＤＥＴでモニタされる。信号検波回路ＤＥＴの入力端子ＰＩＮ１０、ＰＩＮ２０には、パワーアンプ１２０の出力信号（変調波信号）が入力される。そして、信号検波回路ＤＥＴは、パワーアンプ１２０の出力信号（変調波信号）を検知し、検知結果（端子ＰＯＵＴの電圧）をベースバンドプロセッサ１００にフィードバックする。このフィードバックにより、パワーアンプ１２０の出力信号のパワーは、所定のパワーに制御される。
【０１４６】
なお、無線装置ＳＹＳの構成は、この例に限定されない。例えば、信号検波回路ＤＥＴは、パワーアンプ１２０の外部に設けられてもよい。あるいは、無線装置ＳＹＳは、パワーアンプ１２０の出力端にカプラを有してもよい。すなわち、信号検波回路ＤＥＴは、パワーアンプ１２０の出力を、カプラを介して受けてもよい。
【０１４７】
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。
【符号の説明】
【０１４８】
１０、１２‥整流回路；２０‥平滑部；３０、３０Ａ、３２、３２Ａ‥電圧供給部；４０‥バイアス回路；１００‥ベースバンドプロセッサ；１１０‥ＲＦトランスミッタ；１２０‥パワーアンプ；Ｃ１０、Ｃ２０、Ｃ３０、Ｃ４０、Ｃ５０、Ｃ６０、ＣＬ、ＣＰ‥キャパシタ；ＣＶ１０、ＣＶ２０‥可変キャパシタ；Ｄ１０、Ｄ２０、Ｄ３０、Ｄ４０、Ｄ５０、Ｄ５１、Ｄ５２‥ダイオード；ＤＡＭＰ‥差動アンプ；ＭＮ１０、ＭＮ１２、ＭＮ１２Ａ、ＭＮ１２Ｂ、ＭＮ１２Ｃ、ＭＮ１４、ＭＮ１６、ＭＮ１８、ＭＮ２０‥ｎＭＯＳトランジスタ；ＭＰ１０、ＭＰ１２、ＭＰ１２Ａ、ＭＰ１２Ｂ、ＭＰ１２Ｃ、ＭＰ１４、ＭＰ１６、ＭＰ１８、ＭＰ２０、ＭＰ２２‥ｐＭＯＳトランジスタ；Ｒ１０、Ｒ１２、Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４、ＲＢ１０、ＲＢ２０、ＲＬ、ＲＰ‥抵抗；Ｒ１０Ａ、Ｒ１２Ａ‥可変抵抗；ＲＧＥＮ１、ＲＧＥＮ２、ＲＧＥＮ３、ＲＧＥＮ４‥基準電圧生成部；ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６、ＳＷ１０、ＳＷ１１、ＳＷ１２‥スイッチ
【図１】
0005799745.tif 000002
【図２】
0005799745.tif 000003
【図３】
0005799745.tif 000004
【図４】
0005799745.tif 000005
【図５】
0005799745.tif 000006
【図６】
0005799745.tif 000007
【図７】
0005799745.tif 000008
【図８】
0005799745.tif 000009
【図９】
0005799745.tif 000010
【図１０】
0005799745.tif 000011
【図１１】
0005799745.tif 000012
【図１２】
0005799745.tif 000013
【図１３】
0005799745.tif 000014
【図１４】
0005799745.tif 000015
【図１５】
0005799745.tif 000016
【図１６】
0005799745.tif 000017
【図１７】
0005799745.tif 000018