(57)【特許請求の範囲】
【請求項１】
駆動信号に応答して発光素子を発光させる駆動回路であって、
前記駆動信号に応答して前記発光素子への駆動電流の供給を開始する第１電流供給回路と、
前記駆動信号に応答して前記発光素子への補助電流の供給を開始する第２電流供給回路と
を備え、
前記第２電流供給回路は、前記発光素子に印加されている電圧が、前記発光素子の発光電圧以下である閾値電圧に到達したことを検知して前記補助電流の供給を停止する
ことを特徴とする駆動回路。
【請求項２】
前記第１電流供給回路は、定電流源から供給された電流に依存した電流を前記駆動電流として前記発光素子へ供給するカレントミラー回路を含み、
前記カレントミラー回路は前記駆動信号に応答して駆動状態になる
ことを特徴とする請求項１に記載の駆動回路。
【請求項３】
前記カレントミラー回路は第１ＭＯＳトランジスタと第２ＭＯＳトランジスタにより構成され、
前記第１ＭＯＳトランジスタの第１主電極と前記第２ＭＯＳトランジスタの第１主電極とはともに定電圧源に接続され、
前記第１ＭＯＳトランジスタの第２主電極は前記定電流源に接続され、
前記第２ＭＯＳトランジスタの第２主電極は前記発光素子に接続される
ことを特徴とする請求項２に記載の駆動回路。
【請求項４】
前記第２電流供給回路は、
ソース電極が前記発光素子に接続され、ドレイン電極に定電圧が印加されるＭＯＳトランジスタと、
前記駆動信号に応答して前記ＭＯＳトランジスタのゲート電極の電位を固定するダイオードと
を含み、
前記第２電流供給回路は、前記発光素子に印加されている電圧が前記閾値電圧に到達した場合に前記ＭＯＳトランジスタがソースフォロア動作を停止することによって、前記補助電流の供給を停止する
ことを特徴とする請求項１乃至３の何れか１項に記載の駆動回路。
【請求項５】
前記第２電流供給回路は、
ソース電極が前記発光素子に接続され、ドレイン電極に定電圧が印加されるＭＯＳトランジスタと、
入力端子が前記発光素子に接続されたインバータと
を有し、
前記インバータは、前記発光素子に印加されている電圧が前記閾値電圧に到達した場合に出力する信号のレベルを変更し、
前記第２電流供給回路は、前記インバータの出力に基づいて前記ＭＯＳトランジスタのゲート電極の電位を変化することによって、前記補助電流の供給を停止する
ことを特徴とする請求項１乃至３の何れか１項に記載の駆動回路。
【請求項６】
前記第２電流供給回路は、
ソース電極が前記発光素子に接続され、ドレイン電極に定電圧が印加されるＭＯＳトランジスタと、
第１入力端子が前記発光素子に接続され、第２入力端子に参照電圧が印加されたコンパレータと
を有し、
前記コンパレータは、前記発光素子に印加されている電圧が前記閾値電圧に到達した場合に出力する信号のレベルを変更し、
前記第２電流供給回路は、前記コンパレータの出力に基づいて前記ＭＯＳトランジスタのゲート電極の電位を変化することによって、前記補助電流の供給を停止する
ことを特徴とする請求項１乃至３の何れか１項に記載の駆動回路。
【請求項７】
前記駆動電流の供給開始前に前記発光素子へ予備電流を供給する第３電流供給回路をさらに備えることを特徴とする請求項１乃至６の何れか１項に記載の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子の駆動回路に関する。
【背景技術】
【０００２】
発光素子はその駆動回路から供給される駆動電流によって発光する。発光素子の一例であるレーザダイオードは駆動電流によって接合容量が充電された後に発光を開始し、駆動電流により所望の発光状態が維持される。特許文献１は、駆動電流の供給が開始されてからレーザダイオードが発光を開始するまでの時間（以下、立ち上がり時間）を短縮するため、レーザダイオードに対して事前に予備電流を供給する技術を提案する。この予備電流によりレーザダイオードの接合容量が充電されるため、レーザダイオードの立ち上がり時間が短縮される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−２４３６５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の技術では、レーザダイオードの発光状態を維持するための駆動電流によりレーザダイオードの接合容量を充電する。そのため、事前にレーザダイオードを予備電流で充電していたとしても、特に駆動電流の電流値が低い場合にレーザダイオードの立ち上がり時間が長くなる。そこで、本発明の１つの側面は、発光素子の立ち上がり時間を短縮するための技術を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題に鑑みて、本発明の１つの側面に係る駆動回路は、駆動信号に応答して発光素子を発光させる駆動回路であって、前記駆動信号に応答して前記発光素子への駆動電流の供給を開始する第１電流供給回路と、前記駆動信号に応答して前記発光素子への補助電流の供給を開始する第２電流供給回路とを備え、前記第２電流供給回路は、前記発光素子に印加されている電圧が、前記発光素子の発光電圧以下である閾値電圧に到達したことを検知して前記補助電流の供給を停止することを特徴とする。
【発明の効果】
【０００６】
上記手段により、発光素子の立ち上がり時間を短縮するための技術が提供される。
【図面の簡単な説明】
【０００７】
【図１】本発明の例示の駆動回路の機能構成を説明する図。
【図２】本発明の第１実施例の駆動回路の回路構成を説明する図。
【図３】本発明の第１実施例の駆動回路の動作を説明する図。
【図４】本発明の第１実施例の変形例の駆動回路の回路構成を説明する図。
【図５】本発明の回路構成による立ち上がり時間の短縮を説明する図。
【図６】本発明の第２実施例の駆動回路の回路構成を説明する図。
【図７】本発明の第３実施例の駆動回路の回路構成を説明する図。
【発明を実施するための形態】
【０００８】
以下、本発明の実施形態について図面を用いて詳細に説明する。本発明の１つの実施形態に係る駆動回路は入力された駆動信号に応答して発光素子を発光させる。このような駆動回路および発光素子は複写機やレーザビームプリンタ（ＬＢＰ）などに含まれうる。まず、図１を用いて本発明の１つの実施形態に係る例示の駆動回路１０の機能構成を説明する。駆動回路１０は入力回路２０、第１電流供給回路３０および第２電流供給回路４０を備えうる。駆動回路１０は発光素子５０に接続されており、発光素子５０の発光・消灯を制御する。
【０００９】
入力回路２０は駆動回路１０の外部からデータ信号を取得し、このデータ信号に応じて第１電流供給回路３０および第２電流供給回路４０を制御する。第１電流供給回路３０は発光素子５０へ駆動電流を供給する。この駆動電流により発光素子５０は消灯状態から発光状態へ移行し、駆動電流が供給される限り、発光状態を維持する。第２電流供給回路４０は発光素子５０へ補助電流を供給する。この補助電流により、発光素子５０は立ち上がり時間が短縮される。第２電流供給回路４０は発光素子５０に印加されている電圧が閾値電圧に到達したことを検知して補助電流の供給を停止する。
【００１０】
上述の実施形態によれば、発光素子５０の発光状態を維持するための駆動電流とは別に、発光素子５０の立ち上がりにおいて補助電流が発光素子５０へ供給される。それにより、発光素子５０の立ち上がり時間を短縮できる。また、レーザダイオードは発光する光量に依存して駆動電流の値が変化する。また、レーザダイオードは経年変化に起因して同一光量を発光するために必要な駆動電流の値が変化する。駆動電流の値が高い場合に比べて、この値が低い場合にレーザダイオードの立ち上がり時間が長くなる。従って、駆動電流のみで発光素子５０を充電した場合には駆動電流の大きさに依存して発光素子５０の立ち上がり時間にばらつきが生じてしまう。本実施形態によれば、充電期間中に補助電流が発光素子５０へ供給されるため、駆動電流の電流値のばらつきに起因する発光素子５０の立ち上がり時間のばらつきを低減できる。すなわち、駆動回路１０はパルス幅が駆動電流に寄らず均一な定電流パルスを発光素子５０へ供給することが可能となる。以下、図１に示された駆動回路１０の機能構成を実現する具体的な回路構成について説明する。
【００１１】
＜第１実施例＞
図２を用いて駆動回路１０の第１実施例に係る回路構成を説明する。入力回路２０は入力端子ＩＮおよびインバータＩＮＶ１、ＩＮＶ２を含みうる。入力端子ＩＮは駆動回路１０の外部からデータ信号の入力を受け付ける。データ信号は例えばＬＶＤＳ（Low Voltage Differential Signaling）などの差動信号をシングルエンド出力に変換したものであり、例えば複写機などのＣＰＵにより与えられる。入力端子ＩＮはインバータＩＮＶ１の入力端子に接続される。インバータＩＮＶ１の出力端子はインバータＩＮＶ２の入力端子に接続される。
【００１２】
第１電流供給回路３０は、４つのＰＭＯＳトランジスタＭ１〜Ｍ４を含みうる。ＰＭＯＳトランジスタＭ１（第１ＭＯＳトランジスタ）のソース電極（第１主電極）は定電圧源ＶＤＤに接続される。ＰＭＯＳトランジスタＭ１のドレイン電極（第２主電極）は定電流源ＩＬＤを介して接地ＧＮＤに接続される。また、ＰＭＯＳトランジスタＭ１のドレイン電極とＰＭＯＳトランジスタＭ１のゲート電極とは短絡している。ＰＭＯＳトランジスタＭ２（第２ＭＯＳトランジスタ）のソース電極は定電圧源ＶＤＤに接続される。ＰＭＯＳトランジスタＭ２のドレイン電極はレーザダイオードＬＤのアノード電極に接続される。ＰＭＯＳトランジスタＭ３のドレイン電極はＰＭＯＳトランジスタＭ１のゲート電極およびドレイン電極に接続される。ＰＭＯＳトランジスタＭ３のソース電極はＰＭＯＳトランジスタＭ２のゲート電極に接続される。従って、ＰＭＯＳトランジスタＭ３がオンの場合に、ＰＭＯＳトランジスタＭ１、Ｍ２は、定電流源ＩＬＤから供給された電流に依存した電流をレーザダイオードＬＤのアノード電極へ供給するカレントミラー回路を構成する。ＰＭＯＳトランジスタＭ３のゲート電極はインバータＩＮＶ１の出力端子に接続される。ＰＭＯＳトランジスタＭ４のドレイン電極はＰＭＯＳトランジスタＭ２のゲート電極に接続される。ＰＭＯＳトランジスタＭ４のソース電極は定電圧源ＶＤＤに接続される。ＰＭＯＳトランジスタＭ４のゲート電極はインバータＩＮＶ２の出力端子に接続される。
【００１３】
第２電流供給回路４０は、ＮＭＯＳトランジスタＭ５、インバータＩＮＶ３および３つのダイオードＤ１〜Ｄ３を含みうる。インバータＩＮＶ３の入力端子はインバータＩＮＶ１の出力端子に接続され、インバータＩＮＶ３の出力端子はＮＭＯＳトランジスタＭ５のゲート電極に接続される。ＮＭＯＳトランジスタＭ５のドレイン電極は定電圧源ＶＤＤに接続される。ＮＭＯＳトランジスタＭ５のソース電極はレーザダイオードＬＤのアノード電極に接続される。３つのダイオードＤ１〜Ｄ３は直列に接続される。ダイオードＤ１のアノード電極はＮＭＯＳトランジスタＭ５のゲート電極に接続され、ダイオードＤ３のカソード電極は接地ＧＮＤに接続される。発光素子５０はレーザダイオードＬＤとその寄生容量ＣLDとを含みうる。レーザダイオードＬＤのカソード電極は接地ＧＮＤに接続される。
【００１４】
続いて、図３を参照しつつ、第１実施例に係る駆動回路１０の動作を説明する。この例において駆動回路１０は、データ信号がハイレベル（以下、Ｈレベル）である場合に発光素子５０を発光させ、データ信号がローレベル（以下、Ｌレベル）である場合に発光素子５０を消灯させる。すなわち、Ｈレベルであるデータ信号が発光素子５０を発光させるための駆動信号となる。
【００１５】
まず、データ信号がＨレベルに変化した場合、すなわち発光素子５０を発光させる場合の駆動回路１０の動作を説明する。入力端子ＩＮがＨレベルになると、ＰＭＯＳトランジスタＭ３のゲート電極の電位はＬレベルとなり、ＰＭＯＳトランジスタＭ３はオンとなる。これとともに、ＰＭＯＳトランジスタＭ４のゲート電極の電位はＨレベルとなり、ＰＭＯＳトランジスタＭ４はオフとなる。これにより、第１電流供給回路３０に含まれるカレントミラー回路は駆動状態となり、第１電流供給回路３０は定電流源ＩＬＤから供給された電流に比例した駆動電流をレーザダイオードＬＤのアノード電極へ供給し始める。
【００１６】
また、インバータＩＮＶ３の出力はＨレベルとなるため、ＮＭＯＳトランジスタＭ５のゲート電極の電位は瞬間的にＨレベルとなり、その後に直列接続された３つのダイオードＤ１〜Ｄ３により３ＶＦに固定（クランプ）される。ここで、ＶＦはダイオードＤ１〜Ｄ３のそれぞれの順方向電圧である。ＮＭＯＳトランジスタＭ５のソース電極の電位はレーザダイオードＬＤのアノード電極の電位に等しく、データ信号がＨレベルに変化した直後はおおよそ接地電位である。そのため、ＮＭＯＳトランジスタＭ５はソースフォロア動作を開始し、ＮＭＯＳトランジスタＭ５はレーザダイオードＬＤのアノード電極への補助電流の供給を開始する。レーザダイオードＬＤのアノード電極の電位が上昇して、レーザダイオードＬＤへの印加電圧が閾値電圧に到達すると、ＮＭＯＳトランジスタＭ５のゲート・ソース間電圧が動作閾値電圧以下となり、ＮＭＯＳトランジスタＭ５はソースフォロア動作を停止する。これにより、第２電流供給回路４０による発光素子５０への補助電流の供給が停止する。
【００１７】
以上のように、第１実施例では、ＮＭＯＳトランジスタＭ５とダイオードＤ１〜Ｄ３とが、レーザダイオードＬＤに印加されている電圧が閾値電圧に到達したことを検出する検出回路として機能する。この検出に用いられる閾値電圧がレーザダイオードＬＤの発光電圧に等しい場合に、第２電流供給回路４０はレーザダイオードＬＤが発光し始めると補助電流の供給を停止することになる。従って、レーザダイオードＬＤの発光中は第１電流供給回路３０からの駆動電流は供給されるが第２電流供給回路４０からの補助電流が供給されないので、駆動電流に応じた所望の発光状態が維持される。また、検出に用いられる閾値電圧はレーザダイオードＬＤの発光電圧より低くてもかまわない。この場合でも、レーザダイオードＬＤが発光状態になるまでの間に補助電流が供給されるため、発光素子５０の立ち上がり時間は短縮される。
【００１８】
続いて、データ信号がＬレベルに変化した場合、すなわち発光素子５０を消灯させる場合の駆動回路１０の動作を説明する。入力端子ＩＮがＬレベルになると、ＰＭＯＳトランジスタＭ３のゲート電極の電位はＨレベルとなり、ＰＭＯＳトランジスタＭ３はオフとなる。これとともに、ＰＭＯＳトランジスタＭ４のゲート電極の電位はＬレベルとなり、ＰＭＯＳトランジスタＭ４はオンとなる。これにより、第１電流供給回路３０に含まれるカレントミラー回路は停止状態となり、第１電流供給回路３０から発光素子５０への駆動電流の供給が停止する。また、ＮＭＯＳトランジスタＭ５のゲート電極の電位はＬレベルとなり、第２電流供給回路４０は発光素子５０への補助電流の供給を停止した状態を維持する。
【００１９】
＜第１実施例の変形例＞
図４を用いて駆動回路１０の第１実施例の変形例に係る回路構成を説明する。図４において図２と同様の構成要素は同一の参照符号を付して重複する説明を省略する。図４の回路構成では、駆動回路１０は第３電流供給回路として定電流源ＩBIASをさらに備える。定電流源ＩBIASは一端が定電圧源ＶＤＤに接続され、他端がレーザダイオードＬＤのアノード電極に接続される。定電流源ＩBIASはデータ信号のレベルにかかわらず、発光素子５０へ予備電流を供給する。これにより、第１電流供給回路３０による駆動電流の供給開始前にレーザダイオードＬＤが予備充電された状態となり、図３に示されるように図２の回路構成よりもさらに立ち上がり時間を短縮できる。また、第２電流供給回路４０も発光素子５０が予備充電された状態から補助電流を供給すればよいため、図２の回路構成と比較してＮＭＯＳトランジスタＭ５のサイズを小さくでき、且つインバータＩＮＶ３の駆動力も小さく構成しうる。
【００２０】
図５は図４の回路構成による立ち上がり時間の短縮を説明する図である。図５の各グラフにおいて、横軸は時間（秒）であり、縦軸は電流値（アンペア）を示す。図５の上段のグラフは従来の回路構成によるレーザダイオードＬＤに流れる電流のシミュレーション値をグラフにしたものである。図５の中段のグラフは図４の回路構成による補助電流のシミュレーション値をグラフにしたものである。図５の下段のグラフは図４の回路構成によるレーザダイオードＬＤに流れる電流のシミュレーション値をグラフにしたものである。従来の回路構成では２ｎｓ以上要していた立ち上がり時間が図４の回路構成では１ｎｓに短縮されることが見て取れる。
【００２１】
＜第２実施例＞
図６を用いて駆動回路１０の第２実施例に係る回路構成を説明する。図６の回路構成は図４の回路構成と比べて、主に第２電流供給回路４０の構成が異なる。第２実施例の第２電流供給回路４０はＮＭＯＳトランジスタＭ５、アンド回路ＡＮＤおよびインバータＩＮＶ４を含みうる。ＮＭＯＳトランジスタＭ５のドレイン電極は定電圧源ＶＤＤに接続され、ＮＭＯＳトランジスタＭ５のソース電流はレーザダイオードＬＤのアノード電極に接続される。インバータＩＮＶ４の入力端子はＮＭＯＳトランジスタＭ５のソース電極に接続され、インバータＩＮＶ４の出力端子はアンド回路ＡＮＤの第１入力端子に接続される。アンド回路ＡＮＤの第２入力端子はインバータＩＮＶ１の出力端子に接続される。アンド回路ＡＮＤの出力端子はＮＭＯＳトランジスタＭ５のゲート電極に接続される。第２実施例の回路構成において、図２の回路構成と同様に定電流源ＩBIASを配置しない構成も取りうる。
【００２２】
図２および図４の回路構成ではデータ信号がＨレベルの間、インバータＩＮＶ３およびダイオードＤ１〜Ｄ３に電流が流れ続ける。この電流値はインバータＩＮＶ３内のＰＭＯＳトランジスタのサイズで定まり、シミュレーションでは約１００μＡとなる。第２電流供給回路４０はこの電流によって電力を消費する。第２実施例では電流が発生しない構成をとることによって低電力化を実現する。
【００２３】
続いて、第２実施例に係る駆動回路１０の動作を説明する。この例において駆動回路１０は、第１実施例とは異なり、データ信号がＬレベルである場合に発光素子５０を発光させ、データ信号がＨレベルである場合に発光素子５０を消灯させる。すなわち、Ｌレベルであるデータ信号が発光素子５０を発光させるための駆動信号となる。このため、第１電流供給回路３０において、ＰＭＯＳトランジスタＭ３、Ｍ４の代わりにそれぞれＮＭＯＳトランジスタＭ３´、Ｍ４´を用いる。第１電流供給回路３０の動作は第１実施例と同様のため、重複する説明を省略する。以下では第２電流供給回路４０の動作を中心に説明する。
【００２４】
入力端子ＩＮがＬレベルに変化すると、アンド回路ＡＮＤの第２入力端子の電位はＨレベルになる。インバータＩＮＶ４の入力端子の電位はレーザダイオードＬＤのアノード電極の電位に等しく、データ信号がＬレベルに変化した直後はおおよそ予備充電されたカソード電極の電位（以下、予備充電電位）である。インバータＩＮＶ４は入力端子における予備充電電位をＬレベルとみなし、Ｈレベルの信号を出力する。その結果、アンド回路ＡＮＤの第１入力端子の電位もＨレベルとなり、アンド回路ＡＮＤはＨレベルの信号を出力する。これにより、ＮＭＯＳトランジスタＭ５はソースフォロア動作を開始し、第２電流供給回路４０からレーザダイオードＬＤのアノード電極に補助電流が供給され始める。レーザダイオードＬＤのアノード電極の電位が上昇して、レーザダイオードＬＤへの印加電圧が閾値電圧に到達すると、インバータＩＮＶ４の入力端子の電位もインバータＩＮＶ４の閾値電圧に到達する。その結果、インバータＩＮＶ４の出力はＬレベルに変更され、アンド回路ＡＮＤの出力はＬレベルになる。それにより、ＮＭＯＳトランジスタＭ５はソースフォロア動作を停止し、第２電流供給回路４０から発光素子５０への補助電流の供給が停止する。インバータＩＮＶ４の閾値電圧はレーザダイオードＬＤの発光電圧以下としうる。これにより、レーザダイオードＬＤの立ち上がりにおいてのみ補助電流が供給される。第２実施例では、インバータＩＮＶ４が、レーザダイオードＬＤに印加されている電圧が閾値電圧に到達したことを検出する検出回路として機能する。
【００２５】
一方、入力端子ＩＮがＨレベルになると、アンド回路ＡＮＤの第２入力端子の電位はＬレベルとなり、アンド回路ＡＮＤはＬレベルの信号を出力する。そのため、第２電流供給回路４０は発光素子５０への補助電流の供給を停止した状態を維持する。図６ではアンド回路ＡＮＤに、インバータＩＮＶ１の出力とインバータＩＮＶ４の出力とが与えられる構成を示した。しかし、インバータＩＮＶ１の出力に換えてインバータＩＮＶ２の出力が与えられるように構成してもよい。その場合に、ＮＭＯＳトランジスタＭ３´、Ｍ４´を、ＰＭＯＳトランジスタＭ３、Ｍ４に置き換える。このように構成することで、第１実施例と同様にＨレベルのデータ信号に同期してレーザダイオードＬＤが発光する。
【００２６】
＜第３実施例＞
図７を用いて駆動回路１０の第３実施例に係る回路構成を説明する。図７の回路構成は図４の回路構成と比べて、主に第２電流供給回路４０の構成が異なる。第３実施例の第２電流供給回路４０はＮＭＯＳトランジスタＭ５、ノア回路ＮＯＲ、およびコンパレータＣＭＰを含みうる。ＮＭＯＳトランジスタＭ５のドレイン電極は定電圧源ＶＤＤに接続され、ＮＭＯＳトランジスタＭ５のソース電流はレーザダイオードＬＤのアノード電極に接続される。コンパレータＣＭＰの第１入力端子（正入力端子）はＮＭＯＳトランジスタＭ５のソース電極に接続され、コンパレータＣＭＰの第２入力端子（負入力端子）は定電圧源ＶＲＥＦを介して接地ＧＮＤに接続される。コンパレータＣＭＰの出力端子はノア回路ＮＯＲの第１入力端子に接続される。ノア回路ＮＯＲの第２入力端子はインバータＩＮＶ１の出力端子に接続される。ノア回路ＮＯＲの出力端子はＮＭＯＳトランジスタＭ５のゲート電極に接続される。第３実施例の回路構成において、図２の回路構成と同様に定電流源ＩBIASを配置しない構成も取りうる。図７の構成も図６の構成と同様に低電力化を実現する。
【００２７】
続いて、第３実施例に係る駆動回路１０の動作を説明する。この例において駆動回路１０は、第１実施例と同様に、データ信号がＨレベルである場合に発光素子５０を発光させ、データ信号がＬレベルである場合に発光素子５０を消灯させる。すなわち、Ｈレベルであるデータ信号が発光素子５０を発光させるための駆動信号となる。第１電流供給回路３０の動作は第１実施例と同様のため、重複する説明を省略する。以下では第２電流供給回路４０の動作を中心に説明する。
【００２８】
入力端子ＩＮがＨレベルに変化すると、ノア回路ＮＯＲの第２入力端子の電位はＬレベルになる。コンパレータＣＭＰの第１入力端子の電位はレーザダイオードＬＤのアノード電極の電位に等しく、データ信号がＬレベルに変化した直後はおおよそ予備充電電位である。定電圧源ＶＲＥＦからコンパレータＣＭＰの第２入力端子に印加される参照電圧は予備充電電位よりも高く設定されているため、コンパレータＣＭＰはＬレベルの信号を出力する。その結果、ノア回路ＮＯＲの第１入力端子の電位もＬレベルとなり、ノア回路ＮＯＲはＨレベルの信号を出力する。これにより、ＮＭＯＳトランジスタＭ５はソースフォロア動作を開始し、第２電流供給回路４０からレーザダイオードＬＤのアノード電極に補助電流が供給され始める。レーザダイオードＬＤのアノード電極の電位が上昇して、レーザダイオードＬＤへの印加電圧が閾値電圧に到達すると、コンパレータＣＭＰの第１入力端子へ印加される電圧は参照電圧に到達する。その結果、コンパレータＣＭＰの出力はＨレベルに変更され、ノア回路ＮＯＲの出力はＬレベルになる。それにより、ＮＭＯＳトランジスタＭ５はソースフォロア動作を停止し、第２電流供給回路４０から発光素子５０への補助電流の供給が停止する。定電圧源ＶＲＥＦが供給する参照電圧はレーザダイオードＬＤの発光電圧以下としうる。これにより、レーザダイオードＬＤを流れる電流の立ち上がりにおいてのみ補助電流が供給される。第３実施例では、コンパレータＣＭＰがレーザダイオードＬＤに印加されている電圧が閾値電圧に到達したことを検出する検出回路として機能する。
【００２９】
一方、入力端子ＩＮがＬレベルになると、ノア回路ＮＯＲの第２入力端子の電位はＨレベルとなり、ノア回路ＮＯＲはＬレベルの信号を出力する。そのため、第２電流供給回路４０は発光素子５０への補助電流の供給を停止した状態を維持する。
【００３０】
上述の各実施例ではカソードコモンタイプのレーザダイオードを例として用いたが、アノードコモンタイプのレーザダイオードを用いることも可能である。また、上述の各実施例では、定電圧源ＶＤＤからカレントミラー回路の一部を構成するＰＭＯＳトランジスタＭ２およびレーザダイオードＬＤを通り接地ＧＮＤに到る経路は定電流源を有していない。これにより、このような経路が定電流源を有する回路構成と比較して、駆動回路をより低い電圧で駆動することが可能となり、システムの製造コストの低下につながる。
【図１】
0005791355.tif 000002
【図２】
0005791355.tif 000003
【図３】
0005791355.tif 000004
【図４】
0005791355.tif 000005
【図５】
0005791355.tif 000006
【図６】
0005791355.tif 000007
【図７】
0005791355.tif 000008