(57)【特許請求の範囲】
【請求項１】
トリミング抵抗と抵抗性素子の直列抵抗の一端を第１のトランジスタのベースとコレクタの共通接続に接続し、前記第１のトランジスタのベースとコレクタの共通接続にベースが接続された第２のトランジスタのコレクタから電流を出力する定電流回路において、
前記第１のトランジスタのベースとコレクタの共通接続にベースが接続された第３のトランジスタと、
該第３のトランジスタのコレクタに一端が接続された抵抗と、
前記トリミング抵抗と前記抵抗性素子の接続点にベースが接続された第４のトランジスタと、
前記抵抗と前記第３のトランジスタの接続点にベースが接続され前記第４のトランジスタと同一極性であり且つエミッタを共通接続する第５のトランジスタと、
前記第４のトランジスタと前記第５のトランジスタの共通エミッタに接続する電流源と、
前記第５のトランジスタのコレクタに接続し、ベースとコレクタを共通接続する第６のトランジスタと、
該第６のトランジスタのベースとコレクタの共通接続にベースが接続され、コレクタが前記抵抗性素子と前記第１のトランジスタの接続点に接続された第７のトランジスタとを備えるとともに、
前記トリミング抵抗の抵抗値は、トリミングにより前記第４のトランジスタのベース電圧と前記第５のトランジスタのベース電圧の高低関係が切り替わる範囲にわたって設定されることを特徴とする定電流回路。
【請求項２】
請求項１において、前記各トランジスタを電界効果トランジスタに置換え、前記ベースをゲートに置き換え、エミッタをソースに置き換え、コレクタをドレインに置き換えたことを特徴とする定電流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は定電流回路に係り、特に出力電流値の調整を行なうためのトリミング抵抗を備えた定電流回路に関する。
【背景技術】
【０００２】
図５は、従来のトリミング抵抗を備えた定電流回路の回路図である。この定電流回路は、トリミング抵抗ＴＲ１、トランジスタＱ１、Ｑ２、Ｑ３、抵抗Ｒ１、Ｒ２により構成され、トランジスタＱ３のコレクタから出力電流Ｉｏｕｔが出力される。ここでトランジスタＱ１、Ｑ２、Ｑ３はＮＰＮ型トランジスタである。出力電流Ｉｏｕｔは、トランジスタＱ３のベース電圧により制御されており、このトランジスタＱ３のベースには、高電位電源電圧ＶＤＤからトリミング抵抗ＴＲ１の電圧降下とトランジスタＱ２のベース・エミッタ間電圧を差し引いた電圧が与えられている。このため、トリミングによりトリミング抵抗ＴＲ１の抵抗値を減少させると、トリミング抵抗ＴＲ１の電圧降下が小さくなり、トランジスタＱ３のベース電圧が上昇するため、トランジスタＱ３のコレクタ電流（＝出力電流Ｉｏｕｔ）が増加する。逆にトリミングによりトリミング抵抗ＴＲ１の抵抗値を増加させると、トリミング抵抗ＴＲ１の電圧降下が大きくなり、トランジスタＱ３のベース電圧が低下するため、トランジスタＱ３のコレクタ電流（＝出力電流Ｉｏｕｔ）は減少する。
【０００３】
このとき、集積回路において使用されるトリミング抵抗は、トリミングにより抵抗値を増加方向に調整する、または、減少方向に調整する、のいずれかの選択しかできない。このため、定電流回路の出力電流もトリミングにより出力電流Ｉｏｕｔを増加させる、または減少させる、のいずれか一方の選択しかできなかった。
【０００４】
そこで、図４に示すように、トリミング抵抗ＴＲ２をトランジスタＱ２のベースと低電位電源ＧＮＤ間に接続した回路構成が提案されている（例えば、特許文献１参照）。これによりトランジスタＱ２のベース電圧はトリミング抵抗ＴＲ１とトリミング抵抗ＴＲ２の抵抗比により決まることとなる。よって、トリミング抵抗ＴＲ１とトリミング抵抗ＴＲ２のいずれか一方の抵抗値を増加（または減少）させることにより、出力電流Ｉｏｕｔの増減が可能となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開昭６２−２１９１１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載されているようなトリミング抵抗ＴＲ１とトリミング抵抗ＴＲ２の２つのトリミング抵抗により出力電流Ｉｏｕｔを調整する方法では、トリミング工程が複雑化し、調整時間が増加するという問題点がある。
【０００７】
本発明の目的は、１つのトリミング抵抗によりトリミングが可能であり、出力電流の増減が調整可能な定電流回路を提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、請求項１に係る発明は、トリミング抵抗と抵抗性素子の直列抵抗の一端を第１のトランジスタのベースとコレクタの共通接続に接続し、前記第１のトランジスタのベースとコレクタの共通接続にベースが接続された第２のトランジスタのコレクタから電流を出力する定電流回路において、前記第１のトランジスタのベースとコレクタの共通接続にベースが接続された第３のトランジスタと、該第３のトランジスタのコレクタに一端が接続された抵抗と、前記トリミング抵抗と前記抵抗性素子の接続点にベースが接続された第４のトランジスタと、前記抵抗と前記第３のトランジスタの接続点にベースが接続され前記第４のトランジスタと同一極性であり且つエミッタを共通接続する第５のトランジスタと、前記第４のトランジスタと前記第５のトランジスタの共通エミッタに接続する電流源と、前記第５のトランジスタのコレクタに接続し、ベースとコレクタを共通接続する第６のトランジスタと、該第６のトランジスタのベースとコレクタの共通接続にベースが接続され、コレクタが前記抵抗性素子と前記第１のトランジスタの接続点に接続された第７のトランジスタとを備えるとともに、 前記トリミング抵抗の抵抗値は、トリミングにより前記第４のトランジスタのベース電圧と前記第５のトランジスタのベース電圧の高低関係が切り替わる範囲にわたって設定されることを特徴とする。また、請求項２に係る発明は、請求項１において、前記各トランジスタを電界効果トランジスタに置換え、前記ベースをゲートに置き換え、エミッタをソースに置き換え、コレクタをドレインに置き換えたことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、１つのトリミング抵抗により定電流回路の出力電流の増減を調整することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施例の定電流回路の回路図である。
【図２】本発明の第１の実施例に係るトリミング抵抗ＴＲ１１の抵抗値と出力電流Ｉｏｕｔの電流値の関係を示す図である。
【図３】本発明の第２の実施例の定電流回路の回路図である。
【図４】従来の出力電流が増加方向と減少方向の両方向に調整することが可能な定電流回路を示す回路図である。
【図５】従来の出力電流が増加方向または減少方向のいずれかの方向に調整することが可能な定電流回路を示す回路図である。
【発明を実施するための形態】
【００１１】
＜第１の実施例＞
図１は本発明のトリミング抵抗を備えた定電流回路の回路図である。トリミング抵抗ＴＲ１１は高電位電源ＶＤＤに一端を接続し、他端をゲートが高電位電源ＶＤＤに接続された接合形電界効果トランジスタＪ１１（抵抗性素子に相当）のソースに接続されている。この接合形電界効果トランジスタＪ１１のドレインはトランジスタＱ１１のベースとコレクタの共通接続点に接続される。トランジスタＱ１１はトランジスタＱ１２、トランジスタＱ１３、トランジスタＱ１８とベースが共通接続され各トランジスタのサイズ比に比例する電流がトランジスタＱ１２、トランジスタＱ１３、トランジスタＱ１８から供給される。抵抗Ｒ１１は一端が高電位電源ＶＤＤに接続され、他端がトランジスタＱ１２のコレクタと接続され電流が供給される。トランジスタＱ１４とトランジスタＱ１５はエミッタが共通接続され、電流源のトランジスタＱ１３のコレクタに接続される。差動対の一方のトランジスタＱ１４のベースは、トリミング抵抗ＴＲ１１と接合形電界効果トランジスタＪ１１のソースとの接続点に接続され、他方のトランジスタＱ１５のベースは抵抗Ｒ１１とトランジスタＱ１２のコレクタの接続点に接続される。トランジスタＱ１５のコレクタは、ベースとコレクタを共通接続するトランジスタＱ１６と接続され、トランジスタＱ１６とベースを共通接続するトランジスタＱ１７によりトランジスタＱ１６に流れる電流のトランジスタサイズ比に比例した電流が折り返される。トランジスタＱ１７のコレクタは、接合形電界効果トランジスタＪ１１のドレインとトランジスタＱ１１のベースとコレクタとの共通接続点に接続される。トランジスタＱ１８はトランジスタＱ１１とベースを共通接続し、トランジスタＱ１８のコレクタからトランジスタのサイズ比に比例した電流Ｉｏｕｔを出力する。トランジスタＱ１１〜Ｑ１５、トランジスタＱ１８はＮＰＮ型、トランジスタＱ１６、Ｑ１７はＰＮＰ型、接合形電界効果トランジスタＪ１１はＰチャネルである。
【００１２】
以下に本実施例の動作について図１を参照して説明する。ゲートが高電位電源に接続された接合形電界効果トランジスタＪ１１は抵抗性素子として動作し、トリミング抵抗ＴＲ１１に流れる最大電流を制限する役割をしている。トランジスタＱ１１とトランジスタＱ１２はベースが共通接続され、トランジスタＱ１１に流れる電流を各トランジスタのサイズ比に比例した電流が抵抗１１に流れている。差動対のトランジスタＱ１４とトランジスタＱ１５は、トリミング抵抗ＴＲ１１と抵抗Ｒ１１の電圧降下を比較する。まず、トリミング抵抗ＴＲ１１の電圧降下が、抵抗Ｒ１１の電圧降下より小さい場合は、トランジスタＱ１４がオンし、トランジスタ１５がオフするため、トランジスタＱ１６とトランジスタＱ１７には電流は流れない。よって、電流Ｉ２は略０となり、トランジスタＱ１１には、電流Ｉ１だけが供給される。次に、トリミング抵抗ＴＲ１１の電圧降下が抵抗Ｒ１１の電圧降下より大きい場合は、トランジスタＱ１５がオンとなる。これにより、トランジスタＱ１６に流れる電流が、トランジスタＱ１６とトランジスタＱ１７のトランジスタのサイズ比に比例する電流Ｉ２が流れる。よって、トランジスタＱ１１には、電流Ｉ１＋電流Ｉ２が流れる。
【００１３】
図２は、図１の定電流回路において、抵抗Ｒ１１を４ｋΩ、トランジスタＱ１１とトランジスタＱ１２のトランジスタのサイズ比を１：１とした場合の、トリミング抵抗ＴＲ１１の抵抗値と出力電流Ｉｏｕｔとの関係を示したものである。トリミング抵抗ＴＲ１１の抵抗値が１ｋΩでは、出力電流Ｉｏｕｔは１３５μＡとなる（Ａ点）。トリミング抵抗の抵抗値が増えるに従い出力電流Ｉｏｕｔは減少し、トリミング抵抗ＴＲ１１の抵抗値が４ｋΩでは出力電流Ｉｏｕｔは９０μＡとなる（Ｂ点）。さらにトリミング抵抗の抵抗値が増えると、逆に出力電流Ｉｏｕｔは増加し、トリミング抵抗ＴＲ１１が２０ｋΩでは出力電流Ｉｏｕｔの値は１６０μＡとなる（Ｃ点）。
【００１４】
図２を参照しながら図１の回路の動作を以下に説明する。トリミング抵抗ＴＲ１１の値がＡ点の場合は、トリミング抵抗ＴＲ１１の電圧降下が抵抗Ｒ１１の電圧降下より小さい場合である。このとき、差動対を構成するトランジスタＱ１４のベース電圧はトランジスタＱ１５のベース電圧より高いため、トランジスタＱ１３のテール電流のほとんどはトランジスタＱ１４に流れる。よってトランジスタＱ１５には電流は流れず、コレクタとベースを共通接続するトランジスタＱ１６にも電流は流れない。このためトランジスタＱ１６とベースを共通接続するトランジスタＱ１７にも電流は流れない。よって、電流Ｉ２は略０となり、トランジスタＱ１１には電流Ｉ１のみが流れる。これより出力電流Ｉｏｕｔは、電流Ｉ１のトランジスタＱ１１とトランジスタＱ１８の各トランジスタのサイズ比に比例した電流となる。
【００１５】
Ａ点からトリミング抵抗ＴＲ１１の抵抗値を増やしていくと、電流Ｉ１が減少し、電流Ｉ２は略０であるため、出力電流Ｉｏｕｔは減少する（Ａ〜Ｂ点）。
【００１６】
トリミング抵抗ＴＲ１１の抵抗値がさらに増えて、トランジスタＱ１４のベース電圧とトランジスタＱ１５のベース電圧の差が、差動対の切替に必要な電圧である３×Ｖｔ（Ｖｔは熱電圧）以内となると、テール電流の一部はトランジスタＱ１５に流れ始める。さらにトリミング抵抗ＴＲ１１の抵抗値が増えて、トランジスタＱ１５のベース電圧がトランジスタＱ１４のベース電圧より高くなると、さらに多くのテール電流がトランジスタＱ１５へ流れることとなる。そしてトランジスタＱ１５に流れる電流は、ベースとコレクタを共通接続されたトランジスタＱ１６に流れ、トランジスタＱ１７のコレクタにはトランジスタＱ１６とトランジスタＱ１７のトランジスタのサイズ比に比例する電流Ｉ２が流れる。こうしてトリミング抵抗ＴＲ１１の抵抗値の増加による電流Ｉ１の減少分と電流Ｉ２の増加分が等しくなると、Ｂ点の変曲点が形成される。さらにトリミング抵抗ＴＲ１１の抵抗値が増えると、電流Ｉ２の増加分が支配的となるため、トランジスタＱ１１に流れる電流は増加し、出力電流Ｉｏｕｔも増加する（Ｂ〜Ｃ点）。
【００１７】
このように、本発明では、１つのトリミング抵抗により、出力電流Ｉｏｕｔを増加方向、減少方向の両方向に調整することが可能となる。
【００１８】
以上、第１の実施例について説明したが、本発明は図１の回路図に限定されるものではなく、その旨を逸脱しない範囲で種々の変更が可能であることは言うまでもない。例えば、トランジスタＱ１１、Ｑ１２、Ｑ１３、Ｑ１８からなる電流源をウィルソン型カレントミラーにより構成し電流精度を高くすることも可能である。また、トランジスタＱ１６、Ｑ１７のエミッタと高位電源電圧ＶＤＤ間に抵抗を挿入することにより出力電流Ｉｏｕｔの増減を調整することも可能である。また、接合形電界効果トランジスタＪ１１を適当な値の高抵抗に置き換えることも可能である。
【００１９】
＜第２の実施例＞
図３は本発明のトリミング抵抗を備えた定電流回路の回路図である。これは、第１の実施例のＮＰＮ型トランジスタをＮチャネルＭＯＳ型トランジスタに、ＰＮＰ型トランジスタをＰチャネルＭＯＳ型トランジスタに変更したものである。
【符号の説明】
【００２０】
Ｊ１１：Ｐチャネル接合形電界効果トランジスタ
ＴＲ１１：トリミング抵抗
Ｒ１１：抵抗
Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４，Ｑ１５，Ｑ１８：ＮＰＮ型トランジスタ
Ｑ１６，Ｑ１７：ＰＮＰ型トランジスタ
Ｍ１１、Ｍ１２，Ｍ１３，Ｍ１４，Ｍ１５，Ｍ１８：ＮチャネルＭＯＳ型トランジスタ
Ｍ１６，Ｍ１７：ＰチャネルＭＯＳ型トランジスタ
【図１】
0005698055.tif 000002
【図２】
0005698055.tif 000003
【図３】
0005698055.tif 000004
【図４】
0005698055.tif 000005
【図５】
0005698055.tif 000006