(57)【特許請求の範囲】
【請求項１】
第１の表示モードのときに表示選択信号を出力し、第２の表示モードのときに前記表示選択信号の出力が停止する第１の回路と、
入力された画像信号をもとに表示データ信号を出力する第２の回路と、
前記表示選択信号と前記表示データ信号とが入力され、画像を表示する複数の画素と、
第１の光検出モードのときにＮ個（Ｎは２以上の自然数）の光検出リセット信号を出力し、第２の光検出モードのときにＭ個（ＭはＮより小さい自然数）の光検出リセット信号を出力する第３の回路と、
前記第１の光検出モードのときにＮ個の出力選択信号を出力し、前記第２の光検出モードのときにＭ個の出力選択信号を出力する第４の回路と、
前記光検出リセット信号に従ってリセット状態になった後、入射する光の照度に応じたデータを生成し、前記出力選択信号に従って前記データを出力する、複数の光検出回路と、を有し、
前記複数の画素はそれぞれ、チャネルが第１の酸化物半導体層に形成される第１のトランジスタを有し、
前記複数の光検出回路はそれぞれ、チャネルが第２の酸化物半導体層に形成される第２のトランジスタを有し、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層は、水素、水、水酸基、又は水素化合物を低減した後、酸素を供給する工程を経て形成されたものであり、キャリア濃度が１×１０１１／ｃｍ３未満であり、
前記複数の光検出回路は、グローバルシャッター方式で駆動することを特徴とする入出力装置の作製方法。
【請求項２】
第１の表示モードのときに表示選択信号を出力し、第２の表示モードのときに前記表示選択信号の出力が停止する第１の回路と、
入力された画像信号をもとに表示データ信号を出力する第２の回路と、
前記表示選択信号と前記表示データ信号とが入力され、画像を表示する複数の画素と、
第１の光検出モードのときにＮ個（Ｎは２以上の自然数）の光検出リセット信号を出力し、第２の光検出モードのときにＭ個（ＭはＮより小さい自然数）の光検出リセット信号を出力する第３の回路と、
前記第１の光検出モードのときにＮ個の出力選択信号を出力し、前記第２の光検出モードのときにＭ個の出力選択信号を出力する第４の回路と、
前記光検出リセット信号に従ってリセット状態になった後、入射する光の照度に応じたデータを生成し、前記出力選択信号に従って前記データを出力する、複数の光検出回路と、を有し、
前記複数の画素はそれぞれ、チャネルが第１の酸化物半導体層に形成される第１のトランジスタを有し、
前記複数の光検出回路はそれぞれ、チャネルが第２の酸化物半導体層に形成される第２のトランジスタを有し、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層は、水素、水、水酸基、又は水素化合物を低減した後、酸素を供給する工程を経て形成されたものであり、キャリア濃度が１×１０１１／ｃｍ３未満であり、
前記複数の光検出回路は、グローバルシャッター方式で駆動し、
前記複数の画素への表示データの書き込みの間隔を１分以上とする機能を有することを特徴とする入出力装置の作製方法。
【請求項３】
複数の画素と、複数の光検出回路と、を有し、
前記複数の光検出回路を駆動させて光検出動作を行う第１の光検出モードと、前記第１の光検出モードより駆動させる光検出回路の数を少なくして光検出を行う第２の光検出モードと、を切り替える機能と、
前記複数の画素へ表示データを書き込んで表示を行う第１の表示モードと、前記複数の画素への表示データの書き込みを停止して表示を行う第２の表示モードと、を切り替える機能と、を有し、
前記複数の画素はそれぞれ、チャネルが第１の酸化物半導体層に形成される第１のトランジスタを有し、
前記複数の光検出回路はそれぞれ、チャネルが第２の酸化物半導体層に形成される第２のトランジスタを有し、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層は、水素、水、水酸基、又は水素化合物を低減した後、酸素を供給する工程を経て形成されたものであり、キャリア濃度が１×１０１１／ｃｍ３未満であることを特徴とする入出力装置の作製方法。
【請求項４】
複数の画素と、複数の光検出回路と、を有し、
前記複数の光検出回路を駆動させて光検出動作を行う第１の光検出モードと、前記第１の光検出モードより駆動させる光検出回路の数を少なくして光検出を行う第２の光検出モードと、を切り替える機能と、
前記複数の画素へ表示データを書き込んで表示を行う第１の表示モードと、前記複数の画素への表示データの書き込みを停止して表示を行う第２の表示モードと、を切り替える機能と、を有し、
前記複数の画素はそれぞれ、チャネルが第１の酸化物半導体層に形成される第１のトランジスタを有し、
前記複数の光検出回路はそれぞれ、チャネルが第２の酸化物半導体層に形成される第２のトランジスタを有し、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層は、水素、水、水酸基、又は水素化合物を低減した後、酸素を供給する工程を経て形成されたものであり、キャリア濃度が１×１０１１／ｃｍ３未満であり、
前記複数の画素への表示データの書き込みの間隔を１分以上とする機能を有することを特徴とする入出力装置の作製方法。
【請求項５】
複数の画素と、複数の光検出回路と、を有し、
前記複数の画素はそれぞれ、チャネルが第１の酸化物半導体層に形成される第１のトランジスタを有し、
前記複数の光検出回路はそれぞれ、チャネルが第２の酸化物半導体層に形成される第２のトランジスタを有し、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層は、水素、水、水酸基、又は水素化合物を低減した後、酸素を供給する工程を経て形成されたものであり、キャリア濃度が１×１０１１／ｃｍ３未満であることを特徴とする入出力装置の作製方法。
【請求項６】
複数の画素と、複数の光検出回路と、を有し、
前記複数の画素はそれぞれ、チャネルが第１の酸化物半導体層に形成される第１のトランジスタを有し、
前記複数の光検出回路はそれぞれ、チャネルが第２の酸化物半導体層に形成される第２のトランジスタを有し、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層は、水素、水、水酸基、又は水素化合物を低減した後、酸素を供給する工程を経て形成されたものであり、キャリア濃度が１×１０１１／ｃｍ３未満であり、
前記複数の画素への表示データの書き込みの間隔を１分以上とする機能を有することを特徴とする入出力装置の作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記複数の画素はそれぞれ、画素電極を有し、
前記画素電極は、前記第１のトランジスタと電気的に接続され、
前記複数の光検出回路はそれぞれ、光電変換素子と、導電層と、を有し、
前記導電層は、前記第２のトランジスタと前記光電変換素子とを電気的に接続する機能を有し、
前記画素電極と、前記導電層とは、同じ絶縁層上に、透光性を有する導電材料を用いて形成されたものであることを特徴とする入出力装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、入出力装置及び入出力装置の駆動方法に関する。
【背景技術】
【０００２】
近年、情報を出力する機能を有し、且つ光の入射により情報を入力する機能を有する装置（入出力装置ともいう）の技術開発が進められている。
【０００３】
入出力装置としては、行列方向に配置された複数の表示回路及び複数の光検出回路（光センサともいう）を画素部に備え、光センサに入射する光の照度を検出することにより、被読み取り物の位置を検出する機能（位置検出機能ともいう）及び被読み取り物の画像データを生成する機能（読み取り機能）を有する入出力装置が挙げられる（例えば特許文献１）。例えば位置検出機能により、上記入出力装置にタッチパネルとしての機能を付加させることができる。また、読み取り機能により、入出力装置にスキャナーとしての機能を付加させることができ、画素部において読み取り機能により生成した画像データに基づく画像を表示させることもできる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１０９４６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来の入出力装置では、消費電力が高いという問題がある。
【０００６】
例えば従来の入出力装置は、表示回路により静止画を表示する場合であっても、画像の書き換えが行われる。よって、不要な画像の書き換えにより、不要な電力が消費される。
【０００７】
また、例えば従来の入出力装置は、数ｍｓｅｃ〜数十ｍｓｅｃの間隔において、光検出回路により光の照度のデータの読み取り動作が繰り返し行われるため、消費電力が高い。また、従来の入出力装置では、光検出部の一部の光検出回路に入射する光の照度に変化がない場合であっても全ての光検出回路において読み取り動作が行われるため、その分不要な電力が消費される。
【０００８】
本発明の一態様では、消費電力を低減することを課題の一つとする。
【課題を解決するための手段】
【０００９】
本発明の一態様は、光検出動作を行う第１の光検出モードと、第１の光検出モードより駆動させる光検出回路の数を少なくして光検出を行う第２の光検出モードと、を設け、さらに、表示状態を維持しつつ、表示回路を駆動する回路を停止する表示モードを設け、必要に応じて該モードに切り替えて光検出動作及び表示動作を行うものである。これにより、消費電力の低減を図る。
【００１０】
また、本発明の一態様は、光検出動作により生成したデータを用いて、表示モードを切り替えるものである。これにより、実動作を阻害することなく、消費電力の低減を図る。
【００１１】
本発明の一態様は、第１の表示モードのときに表示選択信号を出力し、第２の表示モードのときに表示選択信号の出力が停止する表示選択信号出力回路と、画像信号が入力され、入力された画像信号をもとに表示データ信号を生成して出力する表示データ信号出力回路と、第１の光検出モードのときにＮ個（Ｎは２以上の自然数）の光検出リセット信号を出力し、第２の光検出モードのときにＭ個（ＭはＮより小さい自然数）の光検出リセット信号を出力する光検出リセット信号出力回路と、第１の光検出モードのときにＮ個の出力選択信号を出力し、第２の光検出モードのときにＭ個の出力選択信号を出力する出力選択信号出力回路と、光検出リセット信号及び出力選択信号が入力され、光検出リセット信号に従ってリセット状態になり、その後入射する光の照度に応じたデータを生成し、出力選択信号に従ってデータをデータ信号として出力する光検出回路と、を具備する入出力装置である。
【００１２】
なお、上記本発明の一態様において、出力選択信号出力回路が、Ｌ個（Ｌは２以上の自然数）の第１のパルス信号を出力するシフトレジスタと、それぞれに、Ｌ個の第１のパルス信号のうち、互いに異なる第１のパルス信号が入力され、且つＺ個（Ｚは２以上Ｌ以下の自然数）のパルス制御信号のいずれか一つが入力され、入力される第１のパルス信号及びパルス制御信号に従って出力選択信号となる第２のパルス信号を出力するＬ個の論理回路と、を備えていてもよい。
【００１３】
本発明の一態様は、表示選択信号出力回路と、画素データ信号出力回路と、光検出選択信号出力回路と、光検出リセット信号及び出力選択信号が入力され、単位期間毎に、光検出リセット信号に従ってリセット状態になり、その後入射する光の照度に応じたデータを生成し、出力選択信号に従ってデータをデータ信号として出力する光検出回路と、光検出回路から順次データ信号を読み出す読み出し回路と、を具備する入出力装置の駆動方法であって、第１の光検出モードのときに、光検出選択信号出力回路によりＮ個（Ｎは２以上の自然数）の光検出選択信号を出力することと、第２の光検出モードのときに、出力選択信号出力回路によりＭ個（ＭはＮより小さい自然数）の光検出選択信号を出力することと、を含み、第１の光検出モードの場合及び第２の光検出モードの場合のそれぞれにおいて、第１の表示モードのときに、表示選択信号出力回路により表示選択信号を出力することと、第１の光検出モードの場合及び第２の光検出モードの場合のそれぞれにおいて、第２の表示モードのときに、表示選択信号出力回路による表示選択信号の出力を停止することと、第２の光検出モードのときに、連続する複数の期間毎に光検出回路により生成されるデータの値に従って第２の光検出モードから第１の光検出モードに切り替えることと、第１の光検出モードであり、且つ第２の表示モードのときに、連続する複数の期間毎に光検出回路により生成されるデータの値に従って第２の表示モードから第１の表示モードに切り替えることと、をさらに含む入出力装置の駆動方法である。
【発明の効果】
【００１４】
本発明の一態様により、光検出回路の駆動状態の異なる複数の光検出モードを選択的に切り替えることができ、また、表示回路の駆動状態の異なる複数の表示モードを選択的に切り替えることができるため、入力操作の利便性を損なわずに使用時の消費電力を低減することができる。
【図面の簡単な説明】
【００１５】
【図１】実施の形態１における入出力装置の例を説明するための図。
【図２】実施の形態１における入出力装置の機能例を説明するための模式図。
【図３】実施の形態２におけるパルス信号出力回路の例を説明するための図。
【図４】実施の形態３のシフトレジスタにおける順序回路の例を説明するための図。
【図５】実施の形態３におけるシフトレジスタの例を説明するための図。
【図６】実施の形態４における光検出回路の例を説明するための図。
【図７】実施の形態５における表示回路の例を説明するための図。
【図８】実施の形態６におけるトランジスタの例を説明するための断面模式図。
【図９】図８（Ａ）に示すトランジスタの作製方法例を説明するための断面模式図。
【図１０】特性評価回路を説明するための図。
【図１１】ＳＭＰ４、ＳＭＰ５、及びＳＭＰ６における測定に係る経過時間ｔｉｍｅと、出力電圧Ｖｏｕｔ及び該測定によって算出されたリーク電流との関係を示す図。
【図１２】測定により見積もられたノードＡの電圧とリーク電流の関係を示す図。
【図１３】測定により見積もられたノードＡの電圧とリーク電流の関係を示す図。
【図１４】測定により見積もられたノードＡの電圧とリーク電流の関係を示す図。
【図１５】測定により見積もられたノードＡの電圧とリーク電流の関係を示す図。
【図１６】評価用トランジスタの例を説明するための図。
【図１７】Ｖｔｈの定義を説明するための図。
【図１８】光負バイアス試験結果を示す図。
【図１９】実施の形態７の入出力装置におけるアクティブマトリクス基板の構造例を示す図。
【図２０】実施の形態７の入出力装置におけるアクティブマトリクス基板の構造例を示す図。
【図２１】実施の形態７における入出力装置の構造例を示す図。
【図２２】実施の形態７における入出力装置の構造例を示す図。
【図２３】実施の形態８における電子機器の構成例を示す模式図。
【発明を実施するための形態】
【００１６】
本発明を説明するための実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではないとする。
【００１７】
なお、各実施の形態の内容を互いに適宜組み合わせることができる。また、各実施の形態の内容を互いに置き換えることができる。
【００１８】
なお、第１、第２などの序数を用いた用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
【００１９】
（実施の形態１）
本実施の形態では、情報の出力が可能であり、且つ入射する光により情報の入力が可能な入出力装置（入出力システムともいう）の例について説明する。
【００２０】
本実施の形態における入出力装置の例について、図１を用いて説明する。図１は、本実施の形態における入出力装置の例を説明するための図である。
【００２１】
まず、本実施の形態における入出力装置の構成例について、図１（Ａ）を用いて説明する。図１（Ａ）は、実施の形態１における入出力装置の構成例を示す模式図である。
【００２２】
図１（Ａ）に示す入出力装置は、入出力部（Ｉ／Ｏともいう）１０１及び入出力制御部（Ｉ／ＯＣＴＬともいう）１０２により構成される。
【００２３】
入出力部１０１では、データの入出力が行われる。
【００２４】
入出力制御部１０２は、入力される信号に応じて入出力部における表示動作及び光データ生成動作を制御する機能を有する。
【００２５】
さらに、入出力部１０１及び入出力制御部１０２について以下に説明する。
【００２６】
入出力部１０１は、表示選択信号出力回路（ＤＳＥＬＯＵＴともいう）１１１と、表示データ信号出力回路（ＤＤＯＵＴともいう）１１２と、光検出リセット信号出力回路（ＰＲＳＴＯＵＴともいう）１１３ａと、出力選択信号出力回路（ＯＳＥＬＯＵＴともいう）１１３ｂと、ライトユニット（ＬＩＧＨＴともいう）１１４と、Ｘ個（Ｘは自然数）の表示回路（ＤＩＳＰともいう）１１５ｄと、Ｙ個（Ｙは自然数）の光検出回路（ＰＳともいう）１１５ｐと、読み出し回路（ＲＥＡＤともいう）１１６と、を含む。
【００２７】
表示選択信号出力回路１１１及び表示データ信号出力回路１１２は、表示回路駆動部１０１ａに設けられる。表示回路駆動部１０１ａは、表示回路１１５ｄを駆動する制御信号を生成する。
【００２８】
また、光検出リセット信号出力回路１１３ａ、出力選択信号出力回路１１３ｂ、及び読み出し回路１１６は、光検出回路駆動部１０１ｂに設けられる。光検出回路駆動部１０１ｂは、光検出回路１１５ｐを駆動する制御信号を生成する。
【００２９】
また、表示回路１１５ｄ及び光検出回路１１５ｐは、画素部１０１ｃに設けられる。画素部１０１ｃは、画像を表示する。また、画素部１０１ｃには、データとなる光が入射する。なお、１個以上の表示回路１１５ｄにより画素が構成される。また、画素に１個以上の光検出回路１１５ｐが含まれてもよい。また、表示回路１１５ｄの数が複数である場合、画素部１０１ｃにおいて、行列方向に表示回路１１５ｄを配置してもよい。また、光検出回路１１５ｐの数が複数である場合、画素部１０１ｃにおいて、行列方向に光検出回路１１５ｐを配置してもよい。
【００３０】
表示選択信号出力回路１１１は、パルス信号である複数の表示選択信号（信号ＤＳＥＬともいう）を出力する機能を有する。
【００３１】
表示選択信号出力回路１１１は、例えばシフトレジスタを備える。表示選択信号出力回路１１１は、シフトレジスタからパルス信号を出力させることにより、表示選択信号を出力することができる。
【００３２】
表示データ信号出力回路１１２には、画像を電気信号で表した画像信号が入力される。表示データ信号出力回路１１２は、入力された画像信号を元に電圧信号である表示データ信号（信号ＤＤともいう）を生成し、生成した表示データ信号を出力する機能を有する。
【００３３】
表示データ信号出力回路１１２は、例えばトランジスタを備える。
【００３４】
なお、入出力装置において、トランジスタは、２つの端子と、印加される電圧により該２つの端子の間に流れる電流を制御する電流制御端子と、を有する。なお、トランジスタに限らず、互いの間に流れる電流が制御される端子を電流端子ともいい、２つの電流端子のそれぞれを第１の電流端子及び第２の電流端子ともいう。
【００３５】
また、入出力装置において、トランジスタとしては、例えば電界効果トランジスタを用いることができる。電界効果トランジスタの場合、第１の電流端子は、ソース及びドレインの一方であり、第２の電流端子は、ソース及びドレインの他方であり、電流制御端子は、ゲートである。
【００３６】
また、一般的に電圧とは、ある二点間における電位の差（電位差ともいう）のことをいう。しかし、電圧及び電位の値は、回路図などにおいていずれもボルト（Ｖ）で表されることがあるため、区別が困難である。そこで、本明細書では、特に指定する場合を除き、ある一点の電位と基準となる電位（基準電位ともいう）との電位差を、該一点の電圧として用いる場合がある。
【００３７】
表示データ信号出力回路１１２は、上記トランジスタがオン状態のときに画像信号のデータを表示データ信号として出力することができる。上記トランジスタは、電流制御端子にパルス信号である制御信号を入力することにより制御することができる。なお、表示回路１１５ｄの数が複数である場合には、複数のトランジスタを選択的にオン状態又はオフ状態にすることにより、画像信号のデータを複数の表示データ信号として出力してもよい。
【００３８】
光検出リセット信号出力回路１１３ａは、パルス信号である光検出リセット信号（信号ＰＲＳＴともいう）を出力する機能を有する。
【００３９】
光検出リセット信号出力回路１１３ａは、例えばシフトレジスタ及び複数の論理回路を備える。複数の論理回路のそれぞれには、シフトレジスタにより出力される複数のパルス信号のいずれか一つ及び複数のパルス制御信号のいずれか一つが入力される。光検出リセット信号出力回路１１３ａは、シフトレジスタからパルス信号を出力させ、且つシフトレジスタからのパルス信号及びパルス制御信号に従って論理回路からパルス信号を出力させることにより、光検出リセット信号を出力することができる。なお、光検出リセット信号出力回路１１３ａをデコーダにより構成してもよい。
【００４０】
出力選択信号出力回路１１３ｂは、パルス信号である出力選択信号（信号ＯＳＥＬともいう）を出力する機能を有する。
【００４１】
出力選択信号出力回路１１３ｂは、例えばシフトレジスタ及び複数の論理回路を備える。複数の論理回路のそれぞれには、シフトレジスタにより出力される複数のパルス信号のいずれか一つ及び複数のパルス制御信号のいずれか一つが入力される。出力選択信号出力回路１１３ｂは、シフトレジスタからパルス信号を出力させ、且つシフトレジスタからのパルス信号及びパルス制御信号に従って論理回路からパルス信号を出力させることにより、出力選択信号を出力することができる。なお、出力選択信号出力回路１１３ｂをデコーダにより構成してもよい。
【００４２】
ライトユニット１１４は、光源を備えた発光ユニットである。
【００４３】
ライトユニット１１４は、光源として発光ダイオードを備える。
【００４４】
発光ダイオードとしては、例えば白色発光ダイオード、赤色発光ダイオード、緑色発光ダイオード、及び青色発光ダイオードの一つ又は複数を用いることができる。例えば、表示選択信号に従って設定される各期間において、赤色発光ダイオード、緑色発光ダイオード、及び青色発光ダイオードを順次切り替えて発光させてライトユニット１１４を点滅させることにより、各期間において、フルカラーの画像を表示することができ、且つフルカラーでの被読み取り物の読み取りを行うことができる。
【００４５】
また、白色発光ダイオード、赤色発光ダイオード、緑色発光ダイオード、及び青色発光ダイオードの一つ又は複数に加え、赤外線領域（例えば光の波長が可視光領域より大きく１０００ｎｍ以下である領域）の波長を有する光を発する発光ダイオード（赤外発光ダイオードともいう）を用いてもよい。赤外発光ダイオードを用いることにより、入出力装置の置かれる環境下の光の影響を抑制することができる。
【００４６】
また、複数の発光ダイオードを選択的に発光させ、ライトユニットの状態を期間毎に変化させ、互いに異なる期間に生成した２つの光データの差分データを生成してもよい。差分データは、入出力装置の置かれる環境下の光の情報を除去されたデータである。上記差分データを用いて、例えば被読み取り物の座標検出処理などを行うことが好ましい。
【００４７】
表示回路１１５ｄは、ライトユニット１１４に重畳する。また、表示回路１１５ｄには、パルス信号である表示選択信号が入力され、且つ入力された表示選択信号に従って表示データ信号が入力される。表示回路１１５ｄは、入力された表示データ信号のデータに応じた表示状態になる機能を有する。
【００４８】
表示回路１１５ｄは、例えば表示選択トランジスタ及び表示素子を備える。
【００４９】
表示選択トランジスタは、表示素子に表示データ信号のデータを入力させるか否かを選択する機能を有する。
【００５０】
表示素子は、表示選択トランジスタに従って表示データ信号のデータが入力されることにより、表示データ信号のデータに応じた表示状態になる機能を有する。
【００５１】
表示素子としては、例えば液晶素子などを用いることができる。
【００５２】
また、液晶素子を備える入出力装置の表示方式としては、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モード、ＳＴＮ（Ｓｕｐｅｒ  Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ  Ｖｉｅｗ）モード、又はＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードなどを用いてもよい。
【００５３】
光検出回路１１５ｐは、ライトユニット１１４に重畳する。光検出回路１１５ｐには、光検出リセット信号及び出力選択信号が入力される。なお、光検出回路１１５ｐの数が複数の場合には、それぞれの光検出回路１１５ｐに同じ光検出制御信号が入力されてもよい。これにより、全ての光検出回路が光データを生成するために必要な時間を短くすることができ、光データを生成する際に光検出回路毎に光が入射する時間を長く設定することができる。なお、複数の光検出回路に同じ光検出制御信号を入力する方式をグローバルシャッター方式ともいう。また、赤色用、緑色用、及び青色用の光検出回路１１５ｐを設けることもできる。例えば、赤色、緑色、及び青色のカラーフィルタを介してそれぞれの色用の光検出回路１１５ｐにより光データを生成し、生成した複数の光データを合成して画像データを生成することにより、フルカラーの画像データを生成することもできる。
【００５４】
光検出回路１１５ｐは、光検出リセット信号に従ってリセット状態になる。
【００５５】
また、光検出回路１１５ｐは、光検出制御信号に従って、入射する光の照度に応じた電圧であるデータ（光データ又はＰＤＡＴＡともいう）を生成する機能を有する。
【００５６】
また、光検出回路１１５ｐは、出力選択信号に従って、生成した光データを光データ信号として出力する機能を有する。
【００５７】
光検出回路１１５ｐは、例えば、光電変換素子（ＰＣＥともいう）、光検出リセット選択トランジスタ、光検出制御トランジスタ、増幅トランジスタ、及び出力選択トランジスタを備える。
【００５８】
光電変換素子は、光が入射することにより、入射した光の照度に応じて電流（光電流ともいう）が流れる機能を有する。
【００５９】
光検出リセット選択トランジスタの電流制御端子には、光検出リセット信号が入力される。光検出リセット選択トランジスタは、増幅トランジスタの電流制御端子の電圧を、基準値に設定するか否かを選択する機能を有する。
【００６０】
光検出制御トランジスタの電流制御端子には、光検出制御信号が入力される。光検出制御トランジスタは、増幅トランジスタの電流制御端子の電圧を、光電変換素子に流れる光電流に応じた値に設定するか否かを制御する機能を有する。
【００６１】
出力選択トランジスタの電流制御端子には、出力選択信号が入力される。出力選択トランジスタは、光データ信号として光データを光検出回路１１５ｐから出力するか否かを選択する機能を有する。
【００６２】
なお、光検出回路１１５ｐは、増幅トランジスタの第１の電流端子又は第２の電流端子から、光データを光データ信号として出力する。
【００６３】
読み出し回路１１６は、光データを読み出す光検出回路１１５ｐを選択し、選択した光検出回路１１５ｐから光データを読み出す機能を有する。
【００６４】
読み出し回路１１６は、例えば選択回路を用いて構成される。例えば、選択回路は、トランジスタを備える。選択回路は、例えば該トランジスタに従って光検出回路１１５ｐから光データ信号が入力されることにより光データを読み出すことができる。
【００６５】
また、入出力制御部１０２は、表示制御部（ＤＣＴＬともいう）１２１と、光検出制御部１２２と、を含む。
【００６６】
表示制御部１２１は、表示選択信号出力回路１１１及び表示データ信号出力回路１１２の動作を制御する機能を有する。また、光データにより表示制御部１２１を制御してもよい。
【００６７】
表示制御部１２１は、例えば入出力制御部１０２に設けられたマイクロプロセッサを用いて、パルス信号である表示制御信号を生成して出力する。例えば連続する複数の期間において、信号ＤＤの値の変化の絶対値が基準値より大きい場合にパルス（ｐｌｓともいう）が発生するように表示制御信号を生成してもよい。また、例えば連続する複数の期間においてそれぞれ生成した光データの値の変化から、被読み取り物の位置、被読み取り物の移動方向、又は被読み取り物の移動速度などのデータを取得し、該データが所定の操作コマンドに該当するデータである場合にパルスが発生するように表示制御信号を生成してもよい。
【００６８】
光検出制御部１２２は、光検出リセット信号出力回路１１３ａ、出力選択信号出力回路１１３ｂ、及び読み出し回路１１６の動作を制御する機能を有する。
【００６９】
光検出制御部１２２は、例えば入出力制御部１０２に設けられたマイクロプロセッサを用いて、パルス信号である光検出制御信号を生成して出力する。また、例えば連続する複数の期間においてそれぞれ生成した光データの値の変化から、被読み取り物の位置、被読み取り物の移動方向、又は被読み取り物の移動速度などのデータを取得し、該データが所定の操作コマンドに該当するデータである場合にパルスが発生するように光検出制御信号を生成してもよい。
【００７０】
なお、表示制御部１２１及び光検出制御部１２２によりライトユニット１１４を制御してもよい。
【００７１】
次に、本実施の形態における入出力装置の駆動方法例として、図１（Ａ）に示す入出力装置の駆動方法例について、図１（Ｂ）を用いて説明する。図１（Ｂ）は、図１（Ａ）に示す入出力装置の駆動方法例を説明するための模式図である。
【００７２】
図１（Ａ）に示す入出力装置の動作は、図１（Ｂ）に示すように、第１の光検出モード（ＰＤｍｏｄｅ１又は通常読み取りモードともいう）及び第２の光検出モード（ＰＤｍｏｄｅ２又は読み取り待機モードともいう）に大きく分けられる。
【００７３】
第１の光検出モードでは、出力選択信号出力回路１１３ｂによりＮ個（Ｎは２以上の自然数）の信号ＯＳＥＬを出力し、光検出リセット信号出力回路１１３ａによりＮ個の信号ＰＲＳＴを出力する。
【００７４】
Ｎ個の信号ＰＲＳＴの一つ及びＮ個の信号ＯＳＥＬの一つが入力された光検出回路１１５ｐは、信号ＰＲＳＴに従ってリセット状態になり、その後光データを生成する。さらに、光検出回路１１５ｐは、信号ＯＳＥＬに従って光データを光データ信号として出力する。
【００７５】
さらに、読み出し回路１１６は、光検出回路１１５ｐから出力された光データを順次読み出す。読み出された光データは、例えば被読み取り物の座標検出又は画像データ生成など、所定の処理に用いられる。
【００７６】
さらに、連続する期間において、図１（Ａ）に示す入出力装置が繰り返し第１の光検出モードである場合、図１（Ａ）に示す入出力装置は、上記第１の光検出モードにおける動作を繰り返し行う。
【００７７】
また、第２の光検出モードでは、出力選択信号出力回路１１３ｂによりＭ個（ＭはＮより小さい自然数）の信号ＯＳＥＬを出力し、光検出リセット信号出力回路１１３ａによりＭ個の信号ＰＲＳＴを出力する。
【００７８】
Ｍ個の信号ＰＲＳＴの一つ及びＭ個の信号ＯＳＥＬの一つが入力された光検出回路１１５ｐは、信号ＰＲＳＴに従ってリセット状態になり、その後光データを生成する。さらに、光検出回路１１５ｐは、信号ＯＳＥＬに従って光データを光データ信号として出力する。
【００７９】
さらに、読み出し回路１１６は、光検出回路１１５ｐから出力された光データを順次読み出す。
【００８０】
さらに、連続する複数の期間において、図１（Ａ）に示す入出力装置が繰り返し第２の光検出モードである場合、図１（Ａ）に示す入出力装置は、上記第２の光検出モードにおける動作を繰り返し行う。
【００８１】
なお、図１（Ａ）に示す入出力装置が第１の光検出モードのときに、例えば連続する複数の期間において、生成されるそれぞれ光データの値により被読み取り物が検出されない場合、図１（Ａ）に示す入出力装置を、第１の光検出モードから第２の光検出モードに切り替える。
【００８２】
また、図１（Ａ）に示す入出力装置が第２の光検出モードのときに、連続する複数の期間において、生成されるそれぞれの光データの値により、被読み取り物が検出された場合、図１（Ａ）に示す入出力装置を、第２の光検出モードから第１の光検出モードに切り替える。
【００８３】
また、第１の光検出モード及び第２の光検出モードのそれぞれモードの場合において、図１（Ａ）に示す入出力装置の動作は、図１（Ｂ）に示すように、第１の表示モード（Ｄｍｏｄｅ１ともいう）及び第２の表示モード（Ｄｍｏｄｅ２ともいう）に分けられる。
【００８４】
第１の表示モードでは、表示選択信号出力回路１１１により信号ＤＳＥＬを出力し、表示データ信号出力回路１１２により信号ＤＤを出力する。
【００８５】
信号ＤＳＥＬが入力された表示回路１１５ｄには、信号ＤＳＥＬに従って、信号ＤＤが入力される。信号ＤＤが入力された表示回路１１５ｄは、信号ＤＤのデータに応じた表示状態になる。すなわち、表示回路１１５ｄに表示データが書き込まれた状態（書き込み状態ともいう）になる。
【００８６】
表示データが書き込まれた表示回路１１５ｄは、保持状態になり、入力された信号ＤＤのデータに応じた表示状態を維持する。なお、表示状態を維持するとは、表示状態の変化が一定の範囲より大きくならないように保持することをいう。上記一定の範囲は、適宜設定される範囲であり、例えば使用者が表示画像を閲覧する場合に、同じ表示画像であると認識できる表示状態の範囲に設定することが好ましい。
【００８７】
さらに、連続する期間において、図１（Ａ）に示す入出力装置が繰り返し第１の表示モードである場合、図１（Ａ）に示す入出力装置は、上記第１の表示モードにおける動作を繰り返し行う。
【００８８】
また、第２の表示モードでは、表示選択信号出力回路１１１による信号ＤＳＥＬの出力を停止する。このとき、表示データ信号出力回路１１２による信号ＤＤの出力を停止してもよい。表示データ信号出力回路１１２による信号ＤＤの出力を停止することにより入出力装置の消費電力を低減することができる。
【００８９】
このとき、表示回路１１５ｄには、信号ＤＳＥＬが入力されないため、表示回路１１５ｄは、引き続き保持状態を維持し、すでに入力された信号ＤＤのデータに応じた表示状態を引き続き維持する。
【００９０】
さらに、連続する複数の期間において、図１（Ａ）に示す入出力装置が繰り返し第２の表示モードである場合、図１（Ａ）に示す入出力装置は、上記第２の表示モードにおける動作を繰り返し行う。
【００９１】
なお、図１（Ａ）に示す入出力装置が第１の表示モードのときに、例えば連続する複数の期間において、入力される表示データ信号のデータの値の変化が無い、若しくは変化の絶対値が基準値より小さい場合、図１（Ａ）に示す入出力装置を、第１の表示モードから第２の表示モードに切り替える。連続する複数の期間において、入力される表示データ信号のデータの値の変化が無い、若しくは変化の絶対値が基準値より小さい場合、画素部１０１ｃに表示される画像は、静止画である。
【００９２】
また、図１（Ａ）に示す入出力装置が第２の表示モードのときに、例えば連続する複数の期間において、入力される表示データ信号のデータの値が変化、若しくは変化の絶対値が基準値より大きい場合、図１（Ａ）に示す入出力装置を、第２の表示モードから第１の表示モードに切り替える。連続する複数の期間において、入力される表示データ信号のデータの値が変化、若しくは変化の絶対値が基準値より大きい場合、画素部１０１ｃに表示される画像は、動画である。
【００９３】
また、図１（Ａ）に示す入出力装置が第２の表示モードのときに、例えば連続する複数の期間において、表示状態の変化が一定の範囲より大きくなってしまった場合、図１（Ａ）に示す入出力装置を、第２の表示モードから第１の表示モードに切り替え、表示状態を直前の書き込み状態と同じ状態にリフレッシュさせてもよい。
【００９４】
また、図１（Ａ）に示す入出力装置が第１の光検出モードであり、且つ第２の表示モードのときに、例えば連続する複数の期間において、生成される光データの値により、被読み取り物が検出された場合、図１（Ａ）に示す入出力装置を、第２の表示モードから第１の表示モードに切り替える。以上が図１（Ａ）に示す入出力装置の駆動方法例である。
【００９５】
さらに、本実施の形態における入出力装置の機能例について、図２を用いて説明する。図２は、本実施の形態における入出力装置の機能例を説明するための模式図である。
【００９６】
例えば、図２（Ａ）に示すように、画素部１６１に三角形１６３ａを含む画像１６２が表示されているとする。このとき、入出力装置は、第２の光検出モードであり、且つ第２の表示モードである。
【００９７】
さらに、図２（Ｂ）に示すように、例えば指などの被読み取り物１６３を画素部１６１における位置１６４ａに重畳させる。このとき、位置１６４ａにおける光データの値の変化が光検出モードを切り替えるコマンドを実行するための変化と判定された場合に、入出力装置は、第１の光検出モードに切り替わる。また、このとき入出力装置は、第２の表示モードのままである。
【００９８】
さらに、図２（Ｂ）に示すように、被読み取り物１６３を位置１６４ａから位置１６４ｂに移動させる。この被読み取り物１６３の移動が、表示モードを切り替えるコマンドを実行するための変化と判定された場合に、入出力装置は、第１の表示モードに切り替わる。また、このとき、入出力装置は、第１の光検出モードのままである。なお、このとき図２（Ｂ）に示すように、画像１６２を、例えば紙による書物においてページがめくれるように、三角形１６３ａを含む画像が別の画像に切り替わる動画としてもよい。
【００９９】
図２（Ｂ）に示す動作により、図２（Ｃ）に示すように、画像１６２が三角形１６３ａを含む画像から、例えば四角形１６３ｂを含む画像に切り替えることができる。さらに、画素部１６１から被読み取り物１６３を重畳させずに、一定期間が経過すると、入出力装置が再び第２の光検出モードになり、さらに一定期間が経過すると第２の表示モードになる。
【０１００】
図１及び図２を用いて説明したように、本実施の形態における入出力装置の一例は、全ての光検出回路に光検出回路を駆動させるための信号を出力する第１の光検出モード及び一部の光検出回路に光検出回路を駆動させるための信号を出力する第２の光検出モードを切り替える構成である。上記構成にすることにより、例えば精度の高い光検出が不要な期間など、必要に応じて駆動させる光検出回路の数を低減することができる。
【０１０１】
さらに、本実施の形態における入出力装置の一例は、連続する複数の期間において、生成される光データの値に従って第１の光検出モード及び第２の光検出モードを切り替える構成である。上記構成にすることにより、例えばユーザーが必要に応じて入出力装置の光検出モードを切り替えることができる。
【０１０２】
さらに、本実施の形態における入出力装置の一例は、表示回路に表示回路を駆動させるための信号を出力する第１の表示モード及び表示回路への表示回路を駆動させるための信号の出力を停止する第２の表示モードを切り替える構成である。上記構成にすることにより、表示回路では、画像の表示を維持しつつ、例えば表示データの書き込みが不要な期間など、必要に応じて表示回路に信号を出力するための駆動回路を停止させることができる。
【０１０３】
さらに、本実施の形態における入出力装置の一例は、連続する複数の期間において、生成される光データの値に従って第１の表示モード及び第２の表示モードを切り替える構成である。上記構成にすることにより、例えばユーザーが必要に応じて入出力装置の表示モードを切り替えることができる。
【０１０４】
よって、入力操作の利便性を損なわずに入出力装置の消費電力を低減することができる。
【０１０５】
（実施の形態２）
本実施の形態では、上記実施の形態の入出力装置における出力選択信号出力回路又は光検出リセット信号出力回路として適用可能なパルス信号出力回路の例について説明する。
【０１０６】
本実施の形態におけるパルス信号出力回路の例について、図３を用いて説明する。図３は、本実施の形態におけるパルス信号出力回路の例を説明するための図である。
【０１０７】
まず、本実施の形態におけるパルス信号出力回路の構成例について、図３（Ａ）を用いて説明する。図３（Ａ）は、本実施の形態におけるパルス信号出力回路の構成例を示すブロック図である。
【０１０８】
図３（Ａ）に示すパルス信号出力回路は、シフトレジスタ（ＳＲともいう）２０１と、Ｌ個（Ｌは２以上の自然数）の論理回路（論理回路２０２＿１乃至論理回路２０２＿Ｌ）と、を備える。
【０１０９】
シフトレジスタ２０１には、パルス信号であるスタート信号ＳＰ（信号ＳＰともいう）及びクロック信号（信号ＣＬＫともいう）が入力される。なお、クロック信号は、複数でもよい。シフトレジスタ２０１は、Ｌ個のパルス信号ＳＲＯＵＴ（信号ＳＲＯＵＴ＿１乃至信号ＳＲＯＵＴ＿Ｌ）を出力する機能を有する。
【０１１０】
論理回路２０２＿１乃至論理回路２０２＿Ｌのそれぞれには、信号ＳＲＯＵＴ＿１乃至信号ＳＲＯＵＴ＿Ｌのうち、互いに異なる信号が入力される。
【０１１１】
さらに、論理回路２０２＿１乃至論理回路２０２＿Ｌのそれぞれには、パルス制御信号ＰＷＣ＿１（信号ＰＷＣ＿１ともいう）乃至パルス制御信号ＰＷＣ＿Ｚ（Ｚは２以上Ｌ以下の自然数）（信号ＰＷＣ＿Ｚともいう）のうちの一つが入力される。信号ＰＷＣ＿１乃至信号ＰＷＣ＿Ｚのそれぞれは、パルス信号である。また、信号ＰＷＣ＿１乃至信号ＰＷＣ＿Ｚは、互いにパルスのタイミングが異なり、信号ＰＷＣ＿１乃至信号ＰＷＣ＿Ｚの順にパルスが発生する。
【０１１２】
例えば、図３（Ａ）に示すように、論理回路２０２＿１には、信号ＳＲＯＵＴ＿１及び信号ＰＷＣ＿１が入力され、論理回路２０２＿Ｊ（Ｊは２以上Ｌ−１未満の自然数）には、信号ＳＲＯＵＴ＿Ｊ及び信号ＰＷＣ＿Ｚが入力され、論理回路２０２＿Ｋ（ＫはＪより大きくＬ未満の自然数）には、信号ＳＲＯＵＴ＿Ｋ及び信号ＰＷＣ＿１が入力され、論理回路２０２＿Ｌには、信号ＳＲＯＵＴ＿Ｌ及び信号ＰＷＣ＿Ｚが入力される。
【０１１３】
さらに、論理回路２０２＿１乃至論理回路２０２＿Ｌのそれぞれは、入力されるパルス信号ＳＲＯＵＴ及びパルス制御信号に従ってパルス信号ＳＩＧ（信号ＳＩＧともいう）を出力する機能を有する。例えば、論理回路２０２＿１は、信号ＳＩＧ＿１を出力し、論理回路２０２＿Ｊは、信号ＳＩＧ＿Ｊを出力し、論理回路２０２＿Ｋは、信号ＳＩＧ＿Ｋを出力し、論理回路２０２＿Ｌは、信号ＳＩＧ＿Ｌを出力する。
【０１１４】
論理回路２０２＿１乃至論理回路２０２＿Ｌのそれぞれとしては、例えばＡＮＤゲート又はＯＲゲートなどの論理回路を用いることができる。
【０１１５】
次に、図３（Ａ）に示す駆動方法例について、図３（Ｂ）及び図３（Ｃ）を用いて説明する。図３（Ｂ）及び図３（Ｃ）は、図３（Ａ）に示すパルス信号出力回路の駆動方法例を説明するためのタイミングチャートである。
【０１１６】
図３（Ａ）に示すパルス信号出力回路の動作は、第１の光検出モード及び第２の光検出モードに分けられる。
【０１１７】
第１の光検出モードでは、図３（Ｂ）に示すように、単位期間（例えば期間Ｆ＿１乃至期間Ｆ＿Ｗ（Ｗは２以上の自然数））毎に、信号ＳＰのパルスがシフトレジスタ２０１に入力される。信号ＳＰのパルスが入力されると、シフトレジスタ２０１は、信号ＳＲＯＵＴ＿１乃至信号ＳＲＯＵＴ＿Ｌにおいて、順次パルスを出力する。なお、単位期間を表示動作におけるフレーム期間と同じにしてもよい。
【０１１８】
さらに、論理回路２０２＿１乃至論理回路２０２＿Ｌのそれぞれには、パルス制御信号ＰＷＣ＿１乃至パルス制御信号ＰＷＣ＿Ｚのいずれか一つのパルスが入力される。
【０１１９】
例えば、論理回路２０２＿１乃至論理回路２０２＿Ｌのそれぞれは、入力されているパルス制御信号においてパルスが入力され、且つ入力されているパルス信号ＳＲＯＵＴにおいてパルスが入力されたときに、信号ＳＩＧ＿１乃至信号ＳＩＧ＿Ｌにおいてパルスを順次出力する。
【０１２０】
例えば、図３（Ｂ）に示すように、期間Ｆ＿１のあるタイミングにおいて、信号ＳＲＯＵＴ＿１のパルス及び信号ＰＷＣ＿１のパルスが論理回路２０２＿１に入力される。このとき論理回路２０２＿１の信号ＳＩＧ＿１においてパルスが出力される。また、期間Ｆ＿１の別のタイミングにおいて、信号ＳＲＯＵＴ＿Ｌのパルス及び信号ＰＷＣ＿Ｚのパルスが論理回路２０２＿Ｌに入力される。このとき、論理回路２０２＿Ｌの信号ＳＩＧ＿Ｌにおいてパルスが出力される。
【０１２１】
また、第２の光検出モードでは、信号ＰＷＣ＿１乃至信号ＰＷＣ＿Ｚのうち、１個以上Ｚ個未満のパルス制御信号を、論理回路に出力することを停止する。
【０１２２】
例えば、図３（Ｃ）では、単位期間毎に、出力を停止するパルス制御信号の種類を切り替えながら、残りのパルス制御信号を論理回路に出力する。
【０１２３】
このとき、単位期間毎に、パルス制御信号が入力される論理回路は、入力されているパルス制御信号においてパルスが入力され、且つ入力されているパルス信号ＳＲＯＵＴにおいてパルスが入力されたときに、信号ＳＩＧにおいてパルスを順次出力する。
【０１２４】
例えば、図３（Ｃ）に示すように、期間Ｆ＿１のあるタイミングにおいて、信号ＳＲＯＵＴ＿１のパルス及び信号ＰＷＣ＿１のパルスが論理回路２０２＿１に入力される。このとき論理回路２０２＿１の信号ＳＩＧ＿１においてパルスが出力される。また、期間Ｆ＿１において、他のパルス制御信号は入力されず、他の信号ＳＩＧにおいてパルスが出力されない。また、期間Ｆ＿Ｗのあるタイミングにおいて、信号ＳＲＯＵＴ＿Ｌのパルス及び信号ＰＷＣ＿Ｚのパルスが論理回路２０２＿Ｌに入力される。このとき、論理回路２０２＿Ｌの信号ＳＩＧ＿Ｌにおいてパルスが出力される。また、期間Ｆ＿Ｗにおいて、他のパルス制御信号は入力されず、他の信号ＳＩＧにおいてパルスが出力されない。
【０１２５】
図３を用いて説明したように、本実施の形態のパルス信号出力回路の一例は、シフトレジスタ及び論理回路を備え、論理回路によりシフトレジスタからの出力信号及びパルス制御信号に従ってパルス信号を生成して出力する構成である。上記構成にすることにより、パルス制御信号の入出力を制御するのみで選択的に出力するパルス信号の数を制御することができるため、光検出リセット信号出力回路及び出力選択信号出力回路の構成を簡略にすることができる。
【０１２６】
（実施の形態３）
本実施の形態では、上記実施の形態の入出力装置における出力選択信号出力回路及び表示データ信号出力回路に適用可能なシフトレジスタの一例について説明する。
【０１２７】
本実施の形態のシフトレジスタの一例は、複数の順序回路（ＦＦともいう）を用いて構成される複数段の順序回路を備える。
【０１２８】
さらに、複数の順序回路のそれぞれについて、図４を用いて説明する。図４は、本実施の形態のシフトレジスタにおける順序回路を説明するための図である。
【０１２９】
まず、順序回路の回路構成例について、図４（Ａ）を用いて説明する。図４（Ａ）は、順序回路の回路構成例を示す回路図である。
【０１３０】
図４（Ａ）に示す順序回路には、セット信号ＳＴ、リセット信号ＲＥ、クロック信号ＣＫ１、クロック信号ＣＫ２、及びクロック信号ＣＫ３が入力される。また、順序回路は、信号ＯＵＴ１及び信号ＯＵＴ２を出力する機能を有する。
【０１３１】
なお、本実施の形態のシフトレジスタにおける信号としては、例えば電圧を用いた信号を用いることができる。電圧を用いた信号（電圧信号ともいう）としては、少なくとも第１の電圧及び第２の電圧となるアナログ信号又はデジタル信号を用いることができる。例えばクロック信号などの２値のデジタル信号は、ローレベル及びハイレベルになることにより、第１の電圧（ローレベルの電圧）及び第２の電圧（ハイレベルの電圧）となる信号である。また、ハイレベルの電圧及びローレベルの電圧は、それぞれ一定値であることが好ましい。しかし電子回路では、例えばノイズなどの影響があるため、ハイレベルの電圧及びローレベルの電圧は、一定値ではなく、それぞれ実質的に同等とみなすことができる一定の範囲内の値であればよい。
【０１３２】
クロック信号ＣＫ２は、クロック信号ＣＫ１から１／４周期遅れている。クロック信号ＣＫ３は、クロック信号ＣＫ２から１／４周期遅れている。
【０１３３】
また、図４（Ａ）に示す順序回路は、トランジスタ３０１ａと、トランジスタ３０１ｂと、トランジスタ３０１ｃと、トランジスタ３０１ｄと、トランジスタ３０１ｅと、トランジスタ３０１ｆと、トランジスタ３０１ｇと、トランジスタ３０１ｈと、トランジスタ３０１ｉと、トランジスタ３０１ｊと、トランジスタ３０１ｋと、を備える。
【０１３４】
トランジスタ３０１ａのソース及びドレインの一方には、電圧Ｖａが入力され、トランジスタ３０１ａのゲートには、セット信号ＳＴが入力される。
【０１３５】
トランジスタ３０１ｂのソース及びドレインの一方は、トランジスタ３０１ａのソース及びドレインの他方に電気的に接続され、トランジスタ３０１ｂのソース及びドレインの他方には、電圧Ｖｂが入力される。
【０１３６】
トランジスタ３０１ｃのソース及びドレインの一方は、トランジスタ３０１ａのソース及びドレインの他方に電気的に接続され、トランジスタ３０１ｃのゲートには、電圧Ｖａが入力される。
【０１３７】
トランジスタ３０１ｄのソース及びドレインの一方には、電圧Ｖａが入力され、トランジスタ３０１ｄのゲートには、クロック信号ＣＫ３が入力される。
【０１３８】
トランジスタ３０１ｅのソース及びドレインの一方は、トランジスタ３０１ｄのソース及びドレインの他方に電気的に接続され、トランジスタ３０１ｅのソース及びドレインの他方は、トランジスタ３０１ｂのゲートに電気的に接続され、トランジスタ３０１ｅのゲートには、クロック信号ＣＫ２が入力される。
【０１３９】
トランジスタ３０１ｆのソース及びドレインの一方には、電圧Ｖａが入力され、トランジスタ３０１ｆのゲートには、リセット信号ＲＥが入力される。
【０１４０】
トランジスタ３０１ｇのソース及びドレインの一方は、トランジスタ３０１ｂのゲート並びにトランジスタ３０１ｆのソース及びドレインの他方に電気的に接続され、トランジスタ３０１ｇのソース及びドレインの他方には、電圧Ｖｂが入力され、トランジスタ３０１ｇのゲートには、セット信号ＳＴが入力される。
【０１４１】
トランジスタ３０１ｈのソース及びドレインの一方には、クロック信号ＣＫ１が入力され、トランジスタ３０１ｈのゲートは、トランジスタ３０１ｃのソース及びドレインの他方に電気的に接続される。
【０１４２】
トランジスタ３０１ｉのソース及びドレインの一方は、トランジスタ３０１ｈのソース及びドレインの他方に電気的に接続され、トランジスタ３０１ｉのソース及びドレインの他方には、電圧Ｖｂが入力され、トランジスタ３０１ｉのゲートは、トランジスタ３０１ｂのゲートに電気的に接続される。
【０１４３】
トランジスタ３０１ｊのソース及びドレインの一方には、クロック信号ＣＫ１が入力され、トランジスタ３０１ｊのゲートは、トランジスタ３０１ｃのソース及びドレインの他方に電気的に接続される。
【０１４４】
トランジスタ３０１ｋのソース及びドレインの一方は、トランジスタ３０１ｊのソース及びドレインの他方に電気的に接続され、トランジスタ３０１ｋのソース及びドレインの他方には、電圧Ｖｂが入力され、トランジスタ３０１ｋのゲートは、トランジスタ３０１ｂのゲートに電気的に接続される。
【０１４５】
なお、電圧Ｖａ及び電圧Ｖｂの一方は、高電源電圧Ｖｄｄであり、電圧Ｖａ及び電圧Ｖｂの他方は、低電源電圧Ｖｓｓである。高電源電圧Ｖｄｄは、相対的に低電源電圧Ｖｓｓより高い値の電圧であり、低電源電圧Ｖｓｓは、相対的に高電源電圧Ｖｄｄより低い値の電圧である。電圧Ｖａ及び電圧Ｖｂの値は、例えばトランジスタの極性などにより互いに入れ替わる場合がある。また、電圧Ｖａ及び電圧Ｖｂの差が電源電圧となる。
【０１４６】
また、図４（Ｂ）において、トランジスタ３０１ｂのゲートと、トランジスタ３０１ｅのソース及びドレインの他方と、トランジスタ３０１ｆのソース及びドレインの他方と、トランジスタ３０１ｇのソース及びドレインの一方と、トランジスタ３０１ｉのゲートと、トランジスタ３０１ｋのゲートとの接続箇所をノードＮＡともいう。また、トランジスタ３０１ａのソース及びドレインの他方と、トランジスタ３０１ｂのソース及びドレインの一方と、トランジスタ３０１ｃのソース及びドレインの一方との接続箇所をノードＮＢともいう。また、トランジスタ３０１ｃのソース及びドレインの他方と、トランジスタ３０１ｈのゲートと、トランジスタ３０１ｊのゲートとの接続箇所をノードＮＣともいう。また、トランジスタ３０１ｈのソース及びドレインの他方と、トランジスタ３０１ｉのソース及びドレインの一方との接続箇所をノードＮＤともいう。また、トランジスタ３０１ｊのソース及びドレインの他方と、トランジスタ３０１ｋのソース及びドレインの一方との接続箇所をノードＮＥともいう。
【０１４７】
図４（Ａ）に示す順序回路は、ノードＮＤの電圧を信号ＯＵＴ１として出力し、ノードＮＥの電圧を信号ＯＵＴ２として出力する。
【０１４８】
また、トランジスタ３０１ａ乃至トランジスタ３０１ｋのそれぞれを同一の導電型にすることができる。また、トランジスタ３０１ａ乃至トランジスタ３０１ｋとしては、例えばチャネルが形成され、元素周期表における第１４族の半導体（シリコンなど）を用いた半導体層を含むトランジスタ又は酸化物半導体層を含むトランジスタを用いることができる。
【０１４９】
さらに、図４（Ａ）に示す順序回路の動作例について、図４（Ｂ）を用いて説明する。図４（Ｂ）は、図４（Ａ）に示す順序回路の動作例を説明するためのタイミングチャートである。なお、一例として図４（Ａ）に示す順序回路におけるトランジスタ３０１ａ乃至トランジスタ３０１ｋのそれぞれを、全てＮ型の導電型とし、トランジスタ３０１ｈ及びトランジスタ３０１ｊの閾値電圧を同じ電圧Ｖｔｈとし、電圧Ｖａとして高電源電圧Ｖｄｄが入力され、電圧Ｖｂとして低電源電圧Ｖｓｓが入力されるものとする。
【０１５０】
図４（Ａ）に示す順序回路は、まず、期間３０２及び期間３０３の間にセット信号ＳＴのパルスが入力されることによりセット状態になり、期間３０３に、例えばトランジスタ３０１ｇがオン状態になることにより、ノードＮＡの電圧が電圧Ｖｂと同等の値になり、トランジスタ３０１ｉ及びトランジスタ３０１ｋがオフ状態になる。また、期間３０３にトランジスタ３０１ａ及びトランジスタ３０１ｃがオン状態になり、トランジスタ３０１ｂがオフ状態になり、期間３０４にトランジスタ３０１ａがオフ状態になる。そのため、期間３０３及び期間３０４の間に、トランジスタ３０１ｈ及びトランジスタ３０１ｊのそれぞれのゲートとソース及びドレインの他方との間に生じる寄生容量による容量結合により、ノードＮＣの電圧が電圧Ｖａと電圧Ｖｔｈの和よりもさらに大きい値、すなわち、Ｖａ＋Ｖｔｈ＋Ｖｘまで上昇し、トランジスタ３０１ｈ及びトランジスタ３０１ｊがオン状態になる。これにより、図４（Ａ）に示す順序回路は、期間３０３及び期間３０４の間、信号ＯＵＴ１及び信号ＯＵＴ２においてパルスを出力する。その後、図４（Ａ）に示す順序回路は、期間３０５及び期間３０６の間にリセット信号ＲＥのパルスが入力されることにより、リセット状態になり、期間３０５に、例えばトランジスタ３０１ｆがオン状態になることにより、ノードＮＡの電圧が電圧Ｖａと同等の値になり、トランジスタ３０１ｉ及びトランジスタ３０１ｋがオン状態になる。また、期間３０５にクロック信号ＣＫ２及びクロック信号ＣＫ３によりトランジスタ３０１ｄ及びトランジスタ３０１ｅがオン状態になることにより、ノードＮＣの電圧が電圧Ｖｂと同等の値になり、トランジスタ３０１ｈ及びトランジスタ３０１ｊがオフ状態になる。よって、期間３０５及び期間３０６の間、信号ＯＵＴ１及び信号ＯＵＴ２がローレベルになる。以上が図４（Ａ）に示す順序回路の動作例である。
【０１５１】
図４（Ｂ）を用いて説明したように、図４（Ａ）に示す順序回路は、セット信号が入力されることにより、セット状態になり、信号ＯＵＴ１及び信号ＯＵＴ２においてパルスを出力し、その後リセット信号が入力されることにより、リセット状態になり、信号ＯＵＴ１及び信号ＯＵＴ２がローレベルになる。
【０１５２】
さらに、図４（Ａ）に示す順序回路を用いて構成されるシフトレジスタの例について、図５を用いて説明する。図５は、本実施の形態におけるシフトレジスタの例を示す図である。
【０１５３】
まず、図４（Ａ）に示す順序回路を用いて構成されるシフトレジスタの構成例について、図５（Ａ）を用いて説明する。図５（Ａ）は、本実施の形態におけるシフトレジスタの構成例を示すブロック図である。
【０１５４】
図５（Ａ）に示すシフトレジスタは、Ｐ個（Ｐは３以上の自然数）の図４（Ａ）に示す順序回路（順序回路３００＿１乃至順序回路３００＿Ｐ）を用いて構成されるＰ段の順序回路を備える。
【０１５５】
また、図５（Ａ）に示すシフトレジスタには、スタート信号としてスタート信号ＳＰが入力され、クロック信号として、クロック信号ＣＬＫ１、クロック信号ＣＬＫ２、クロック信号ＣＬＫ３、及びクロック信号ＣＬＫ４が入力される。クロック信号ＣＬＫ２は、ＣＬＫ１から１／４周期遅れている。クロック信号ＣＬＫ３は、ＣＬＫ２から１／４周期遅れている。クロック信号ＣＬＫ４は、ＣＬＫ３から１／４周期遅れている。なお、各順序回路におけるクロック信号ＣＫ１、クロック信号ＣＫ２、及びクロック信号ＣＫ３としては、例えばクロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４のうちのいずれか３つのクロック信号を用いることできる。なお、互いに隣り合う段の順序回路には同じ組み合わせのクロック信号が入力されないものとする。複数のクロック信号を用いることにより、シフトレジスタにおける信号の出力動作の速度を向上させることができる。
【０１５６】
また、１段目の順序回路３００＿１におけるトランジスタ３０１ａのゲート及びトランジスタ３０１ｇのゲートには、セット信号ＳＴとして、スタート信号ＳＰが入力される。
【０１５７】
また、Ｈ＋２段目（ＨはＰ−２以下の自然数）の順序回路３００＿Ｈ＋２におけるトランジスタ３０１ａのゲート及びトランジスタ３０１ｇのゲートは、Ｈ＋１段目の順序回路３００＿Ｈ＋１におけるトランジスタ３０１ｈのソース及びドレインの他方に電気的に接続される。このとき順序回路３００＿Ｈ＋１における信号ＯＵＴ１が順序回路３００＿Ｈ＋２におけるセット信号ＳＴとなる。
【０１５８】
また、Ｕ段目（Ｕは３以上Ｐ以下の自然数）の順序回路３００＿Ｕにおけるトランジスタ３０１ｈのソース及びドレインの他方は、Ｕ−２段目の順序回路３００＿Ｕ−２におけるトランジスタ３０１ｆのゲートに電気的に接続される。このとき、順序回路３００＿Ｕにおける信号ＯＵＴ１が順序回路３００＿Ｕ−２のリセット信号ＲＥとなる。
【０１５９】
また、Ｐ−１段目の順序回路３００＿Ｐ−１におけるトランジスタ３０１ｆのゲートには、リセット信号として信号ＲＰ１が入力される。なお、Ｐ−１段目の順序回路３００＿Ｐ−１から出力される信号ＯＵＴ２は、他の回路を動作させるために用いなくてもよい。
【０１６０】
また、Ｐ段目の順序回路３００＿Ｐにおけるトランジスタ３０１ｆのゲートには、リセット信号として信号ＲＰ２が入力される。なお、Ｐ段目の順序回路３００＿Ｐから出力される信号ＯＵＴ２は、他の回路を動作させるために用いなくてもよい。
【０１６１】
さらに、図５（Ａ）に示すシフトレジスタの駆動方法例について、図５（Ｂ）を用いて説明する。図５（Ｂ）は、図５（Ａ）に示すシフトレジスタの駆動方法例を説明するためのタイミングチャートである。
【０１６２】
図５（Ａ）に示すシフトレジスタの動作は、第１の表示モード及び第２の表示モードに分けられる。
【０１６３】
まず、一例として第１の表示モードのときの動作について説明する。このとき、図５（Ｂ）の期間３１１に示すように、スタート信号ＳＰ、電源電圧Ｖｐ、及びクロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４がシフトレジスタに入力され、スタート信号ＳＰのパルスが１段目の順序回路３００＿１に入力されることにより、クロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４に従って、１段目の順序回路３００＿１の信号ＯＵＴ１及び信号ＯＵＴ２乃至Ｐ段目の順序回路３００＿Ｐの信号ＯＵＴ１及び信号ＯＵＴ２において、順にパルスを出力する。つまり１段目の順序回路３００＿１の信号ＯＵＴ１及び信号ＯＵＴ２乃至Ｐ段目の順序回路３００＿Ｐの信号ＯＵＴ１及び信号ＯＵＴ２を出力する。
【０１６４】
次に、第１の表示モードから第２の表示モードになるときの動作について説明する。このとき、図５（Ｂ）の期間３１２に示すように、シフトレジスタへの電源電圧Ｖｐ、クロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４、及びスタート信号ＳＰの出力を停止する。
【０１６５】
このとき、まず、シフトレジスタへのスタート信号ＳＰの出力を停止し、シフトレジスタへのクロック信号ＣＬＫ１の出力を停止し、シフトレジスタへのクロック信号ＣＬＫ２の出力を停止し、シフトレジスタへのクロック信号ＣＬＫ３の出力を停止し、シフトレジスタへのクロック信号ＣＬＫ４の出力を停止し、シフトレジスタへの電源電圧Ｖｐの出力を停止することにより、シフトレジスタによる信号の出力を停止するときのシフトレジスタの誤動作を抑制することができる。
【０１６６】
シフトレジスタへの電源電圧Ｖｐ、クロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４、及びスタート信号ＳＰの出力を停止すると、１段目の順序回路３００＿１の信号ＯＵＴ１及び信号ＯＵＴ２乃至Ｐ段目の順序回路３００＿Ｐの信号ＯＵＴ１及び信号ＯＵＴ２において、パルスの出力が停止する。つまり１段目の順序回路３００＿１の信号ＯＵＴ１及び信号ＯＵＴ２乃至Ｐ段目の順序回路３００＿Ｐの信号ＯＵＴ１及び信号ＯＵＴ２の出力が停止する。よって、入出力装置が第２の表示モードになる。
【０１６７】
さらにシフトレジスタにおける信号の出力を停止させた後に、シフトレジスタにおける信号の出力を再開させる場合には、図５（Ｂ）の期間３１３に示すように、シフトレジスタへのスタート信号ＳＰ、クロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４、及び電源電圧Ｖｐの出力を再開する。
【０１６８】
このとき、まずシフトレジスタへの電源電圧Ｖｐの出力を再開し、シフトレジスタへのクロック信号ＣＬＫ１の出力を再開し、シフトレジスタへのクロック信号ＣＬＫ２の出力を再開し、シフトレジスタへのクロック信号ＣＬＫ３の出力を再開し、シフトレジスタへのクロック信号ＣＬＫ４の出力を再開し、スタート信号ＳＰの出力を再開する。さらにこのとき、クロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４が出力される配線に高電源電圧Ｖｄｄを印加した後にクロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４を出力することが好ましい。
【０１６９】
シフトレジスタへのスタート信号ＳＰ、クロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４、及び電源電圧Ｖｐの出力を再開し、スタート信号ＳＰのパルスが１段目の順序回路３００＿１に入力されることにより、クロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４に従って、１段目の順序回路３００＿１の信号ＯＵＴ１及び信号ＯＵＴ２乃至Ｐ段目の順序回路３００＿Ｐの信号ＯＵＴ１及び信号ＯＵＴ２において、順にパルスを出力する。つまり、１段目の順序回路３００＿１の信号ＯＵＴ１及び信号ＯＵＴ２乃至Ｐ段目の順序回路３００＿Ｐの信号ＯＵＴ１及び信号ＯＵＴ２の出力が再開する。よって、入出力装置は第１の表示モードになる。
【０１７０】
図４及び図５を用いて説明したように、本実施の形態のシフトレジスタは、複数段の順序回路を用いて構成され、複数の順序回路のそれぞれは、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、を有し、第１のトランジスタは、ゲートにセット信号が入力され、セット信号に従って第２のトランジスタをオン状態にするか否かを制御する機能を有し、第２のトランジスタは、ソース及びドレインの一方にクロック信号が入力され、順序回路の出力信号の電圧をクロック信号の電圧に応じた値にするか否かを制御する機能を有し、第３のトランジスタは、ゲートにリセット信号が入力され、リセット信号に従って第２のトランジスタをオフ状態にするか否かを制御する機能を有する構成である。上記構成にすることにより、シフトレジスタの信号の出力を容易に停止することができる。
【０１７１】
また、本実施の形態のシフトレジスタを用いて、上記実施の形態の入出力装置における表示選択信号出力回路を構成することができる。よって、表示選択信号の出力を停止する期間を設けることができる。また、上記構成にすることにより、シフトレジスタへのスタート信号、クロック信号、及び電源電圧の出力を停止することにより、シフトレジスタにおける信号の出力を停止し、表示選択信号の出力を停止させることができる。
【０１７２】
また、本実施の形態のシフトレジスタを用いて、上記実施の形態の入出力装置における表示データ信号出力回路を構成することができる。よって、表示データ信号の出力を停止する期間を設けることもできる。また、上記構成にすることにより、シフトレジスタへのスタート信号、クロック信号、及び電源電圧の出力を停止することにより、シフトレジスタにおける信号の出力を停止し、表示データ信号の出力を停止させることができる。
【０１７３】
（実施の形態４）
本実施の形態では、上記実施の形態の入出力装置における光検出回路の例について説明する。
【０１７４】
本実施の形態における光検出回路の例について、図６を用いて説明する。図６は、本実施の形態における光検出回路の例を説明するための図である。
【０１７５】
まず、本実施の形態の光検出回路の構成例について、図６（Ａ）乃至図６（Ｃ）を用いて説明する。図６（Ａ）乃至図６（Ｃ）は、本実施の形態における光検出回路の構成例を示す図である。
【０１７６】
図６（Ａ）に示す光検出回路は、光電変換素子１３１ａと、トランジスタ１３２ａと、トランジスタ１３３ａと、を備える。
【０１７７】
なお、図６（Ａ）に示す光検出回路において、トランジスタ１３２ａ及びトランジスタ１３３ａは、電界効果トランジスタである。
【０１７８】
光電変換素子１３１ａは、第１の電流端子及び第２の電流端子を有し、光電変換素子１３１ａの第１の電流端子には、信号ＰＲＳＴが入力される。
【０１７９】
トランジスタ１３２ａのゲートは、光電変換素子１３１ａの第２の電流端子に電気的に接続される。
【０１８０】
トランジスタ１３３ａのソース及びドレインの一方は、トランジスタ１３２ａのソース及びドレインの一方に電気的に接続され、トランジスタ１３３ａのゲートには、信号ＯＳＥＬが入力される。
【０１８１】
なお、トランジスタ１３２ａのソース及びドレインの他方、並びにトランジスタ１３３ａのソース及びドレインの他方のうちの一方には、電圧Ｖａが入力される。
【０１８２】
さらに、図６（Ａ）に示す光検出回路は、トランジスタ１３２ａのソース及びドレインの他方、並びにトランジスタ１３３ａのソース及びドレインの他方のうちの他方から光データを光データ信号として出力する。
【０１８３】
図６（Ｂ）に示す光検出回路は、光電変換素子１３１ｂと、トランジスタ１３２ｂと、トランジスタ１３３ｂと、トランジスタ１３４と、トランジスタ１３５と、を備える。
【０１８４】
なお、図６（Ｂ）に示す光検出回路において、トランジスタ１３２ｂ、トランジスタ１３３ｂ、トランジスタ１３４、及びトランジスタ１３５は、電界効果トランジスタである。
【０１８５】
光電変換素子１３１ｂは、第１の電流端子及び第２の電流端子を有し、光電変換素子１３１ｂの第１の電流端子には、電圧Ｖｂが入力される。
【０１８６】
トランジスタ１３４のソース及びドレインの一方は、光電変換素子１３１ｂの第２の電流端子に電気的に接続され、トランジスタ１３４のゲートには、光検出制御信号（信号ＰＣＴＬともいう）が入力される。光検出制御信号は、パルス信号である。
【０１８７】
トランジスタ１３２ｂのゲートは、トランジスタ１３４のソース及びドレインの他方に電気的に接続される。
【０１８８】
トランジスタ１３５のソース及びドレインの一方には、電圧Ｖａが入力され、トランジスタ１３５のソース及びドレインの他方は、トランジスタ１３４のソース及びドレインの他方に電気的に接続され、トランジスタ１３５のゲートには、信号ＰＲＳＴが入力される。
【０１８９】
トランジスタ１３３ｂのソース及びドレインの一方は、トランジスタ１３２ｂのソース及びドレインの一方に電気的に接続され、トランジスタ１３３ｂのゲートには、信号ＯＳＥＬが入力される。
【０１９０】
なお、トランジスタ１３２ｂのソース及びドレインの他方、並びにトランジスタ１３３ｂのソース及びドレインの他方のうちの一方には、電圧Ｖａが入力される。
【０１９１】
また、図６（Ｂ）に示す光検出回路は、トランジスタ１３２ｂのソース及びドレインの他方、並びにトランジスタ１３３ｂのソース及びドレインの他方のうちの他方から光データを光データ信号として出力する。
【０１９２】
なお、図６（Ｂ）に示す光検出回路を複数具備する場合、全ての光検出回路に同じ光検出制御信号を入力することもできる。全ての光検出回路に同じ光検出制御信号を入力して光データを生成する駆動方式をグローバルシャッター方式ともいう。
【０１９３】
図６（Ｃ）に示す光検出回路は、光電変換素子１３１ｃと、トランジスタ１３２ｃと、容量素子１３６と、を備える。
【０１９４】
光電変換素子１３１ｃは、第１の電流端子及び第２の電流端子を有し、光電変換素子１３１ｃの第１の電流端子には、信号ＰＲＳＴが入力される。
【０１９５】
容量素子１３６は、第１の容量電極及び第２の容量電極を有し、容量素子１３６の第１の容量電極には、信号ＯＳＥＬが入力され、容量素子１３６の第２の容量電極は、光電変換素子１３１ｃの第２の電流端子に電気的に接続される。
【０１９６】
トランジスタ１３２ｃのソース及びドレインの一方には、電圧Ｖａが入力され、トランジスタ１３２ｃのゲートは、光電変換素子１３１ｃの第２の電流端子に電気的に接続される。
【０１９７】
なお、図６（Ｃ）に示す光検出回路は、トランジスタ１３２ｃのソース及びドレインの他方から光データを光データ信号として出力する。
【０１９８】
さらに、図６（Ａ）乃至図６（Ｃ）に示す光検出回路の各構成要素について説明する。
【０１９９】
光電変換素子１３１ａ乃至光電変換素子１３１ｃとしては、例えばフォトダイオード又はフォトトランジスタなどを用いることができる。フォトダイオードの場合、フォトダイオードのアノード及びカソードの一方が光電変換素子の第１の電流端子に相当し、フォトダイオードのアノード及びカソードの他方が光電変換素子の第２の電流端子に相当し、フォトトランジスタの場合、フォトトランジスタのソース及びドレインの一方が光電変換素子の第１の電流端子に相当し、フォトトランジスタのソース及びドレインの他方が光電変換素子の第２の電流端子に相当する。
【０２００】
トランジスタ１３２ａ乃至トランジスタ１３２ｃは、増幅トランジスタとしての機能を有する。
【０２０１】
トランジスタ１３４は、光検出制御トランジスタとしての機能を有する。光検出制御トランジスタは、増幅トランジスタのゲートの電圧を、光電変換素子に流れる光電流に応じた値に設定するか否かを制御する機能を有する。なお、本実施の形態の光検出回路では、トランジスタ１３４を必ずしも設けなくてもよいが、トランジスタ１３４を設けることにより、トランジスタ１３２ｂのゲートが浮遊状態のときに、一定期間トランジスタ１３２ｂのゲートの電圧の値を維持することができる。
【０２０２】
トランジスタ１３５は、光検出リセット選択トランジスタとしての機能を有する。光検出リセット選択トランジスタは、増幅トランジスタのゲートの電圧を、基準値に設定するか否かを選択する機能を有する。
【０２０３】
トランジスタ１３３ａ及びトランジスタ１３３ｂは、出力選択トランジスタとしての機能を有する。
【０２０４】
なお、トランジスタ１３２ａ、トランジスタ１３２ｂ、トランジスタ１３３ａ、トランジスタ１３３ｂ、トランジスタ１３４、及びトランジスタ１３５としては、例えばチャネルが形成され、元素周期表における第１４族の半導体（シリコンなど）を含有する半導体層又は酸化物半導体層を含むトランジスタを用いることができる。例えば、上記酸化物半導体層を含むトランジスタを用いることにより、トランジスタ１３２ａ、トランジスタ１３２ｂ、トランジスタ１３３ａ、トランジスタ１３３ｂ、トランジスタ１３４、及びトランジスタ１３５のリーク電流によるゲートの電圧の変動を抑制することができる。
【０２０５】
次に、図６（Ａ）乃至図６（Ｃ）に示す光検出回路の駆動方法例について説明する。
【０２０６】
まず、図６（Ａ）に示す光検出回路の駆動方法例について、図６（Ｄ）を用いて説明する。図６（Ｄ）は、図６（Ａ）に示す光検出回路の駆動方法の一例を説明するためのタイミングチャートであり、信号ＰＲＳＴ、信号ＯＳＥＬ、及びトランジスタ１３３ａのそれぞれの状態を示す。なお、ここでは、一例として光電変換素子１３１ａがフォトダイオードである場合について説明する。
【０２０７】
図６（Ａ）に示す光検出回路の駆動方法の一例では、まず期間Ｔ３１において、信号ＰＲＳＴのパルスが入力される。また、期間Ｔ３１から期間Ｔ３２にかけて信号ＰＣＴＬのパルスが入力される。なお、期間Ｔ３１において、信号ＰＲＳＴのパルスの入力開始のタイミングは、信号ＰＣＴＬのパルスの入力開始のタイミングより早くてもよい。
【０２０８】
このとき、光電変換素子１３１ａは、順方向に電流が流れる状態になり、トランジスタ１３３ａがオフ状態になる。
【０２０９】
このとき、トランジスタ１３２ａのゲートの電圧は、一定の値にリセットされる。
【０２１０】
次に、信号ＰＲＳＴのパルスが入力された後の期間Ｔ３２において、光電変換素子１３１ａは、順方向とは逆方向に電圧が印加された状態になり、トランジスタ１３３ａはオフ状態のままである。
【０２１１】
このとき、光電変換素子１３１ａに入射した光の照度に応じて、光電変換素子１３１ａの第１の電流端子及び第２の電流端子の間に光電流が流れる。さらに光電流に応じてトランジスタ１３２ａのゲートの電圧の値が変化する。このとき、トランジスタ１３２ａのソース及びドレインの間のチャネル抵抗の値が変化する。
【０２１２】
次に、期間Ｔ３３において、信号ＯＳＥＬのパルスが入力される。
【０２１３】
このとき、光電変換素子１３１ａは、順方向とは逆方向に電圧が印加された状態のままであり、トランジスタ１３３ａがオン状態になり、トランジスタ１３２ａのソース及びドレイン、並びにトランジスタ１３３ａのソース及びドレインを介して電流が流れる。トランジスタ１３２ａのソース及びドレイン、並びにトランジスタ１３３ａのソース及びドレインを介して流れる電流は、トランジスタ１３２ａのゲート電圧の値に依存する。よって、光データは、光電変換素子１３１ａに入射する光の照度に応じた値となる。さらに、図６（Ａ）に示す光検出回路は、トランジスタ１３２ａのソース及びドレインの他方、並びにトランジスタ１３３ａのソース及びドレインの他方のいずれか他方から光データ信号として出力する。以上が図６（Ａ）に示す光検出回路の駆動方法例である。
【０２１４】
次に、図６（Ｂ）に示す光検出回路の駆動方法例について、図６（Ｅ）を用いて説明する。図６（Ｅ）は、図６（Ｂ）に示す光検出回路の駆動方法例を説明するためのタイミングチャートである。
【０２１５】
図６（Ｂ）に示す光検出回路の駆動方法例では、まず期間Ｔ４１において、信号ＰＲＳＴのパルスが入力され、また、期間Ｔ４１から期間Ｔ４２にかけて信号ＰＣＴＬのパルスが入力される。なお、期間Ｔ４１において、信号ＰＲＳＴのパルスの入力開始のタイミングは、信号ＰＣＴＬのパルスの入力開始のタイミングより早くてもよい。
【０２１６】
このとき、期間Ｔ４１において、光電変換素子１３１ｂが順方向に電流が流れる状態になり、トランジスタ１３４がオン状態になることにより、トランジスタ１３２ｂのゲートの電圧は、電圧Ｖａと同等の値にリセットされる。
【０２１７】
さらに、信号ＰＲＳＴのパルスが入力された後の期間Ｔ４２において、光電変換素子１３１ｂが順方向とは逆方向に電圧が印加された状態になり、トランジスタ１３４がオン状態のままであり、トランジスタ１３５がオフ状態になる。
【０２１８】
このとき、光電変換素子１３１ｂに入射した光の照度に応じて、光電変換素子１３１ｂの第１の電流端子及び第２の電流端子の間に光電流が流れる。さらに、光電流に応じてトランジスタ１３２ｂのゲートの電圧の値が変化する。このとき、トランジスタ１３２ｂのソース及びドレインの間のチャネル抵抗の値が変化する。
【０２１９】
さらに、信号ＰＣＴＬのパルスが入力された後の期間Ｔ４３において、トランジスタ１３４がオフ状態になる。
【０２２０】
このとき、トランジスタ１３２ｂのゲートの電圧は、期間Ｔ４２における光電変換素子１３１ｂの光電流に応じた値に保持される。なお、期間Ｔ４３を必ずしも設けなくてもよいが、期間Ｔ４３を設けることにより、光検出回路において、データ信号を出力するタイミングを適宜設定することができ、例えば複数の光検出回路において、それぞれデータ信号を出力するタイミングを適宜設定することができる。
【０２２１】
さらに、期間Ｔ４４において、信号ＯＳＥＬのパルスが入力される。
【０２２２】
このとき、光電変換素子１３１ｂが順方向とは逆方向に電圧が印加された状態のままであり、トランジスタ１３３ｂがオン状態になる。
【０２２３】
さらに、このとき、トランジスタ１３２ｂのソース及びドレイン、並びにトランジスタ１３３ｂのソース及びドレインを介して電流が流れ、図６（Ｂ）に示す光検出回路は、トランジスタ１３２ｂのソース及びドレインの他方、並びにトランジスタ１３３ｂのソース及びドレインの他方のうちの他方から光データをデータ信号として出力する。以上が図６（Ｂ）に示す光検出回路の駆動方法例である。
【０２２４】
次に、図６（Ｃ）に示す光検出回路の駆動方法例について、図６（Ｆ）を用いて説明する。図６（Ｆ）は、図６（Ｃ）に示す光検出回路の駆動方法例を説明するためのタイミングチャートである。
【０２２５】
図６（Ｃ）に示す光検出回路の駆動方法例では、まず、期間Ｔ５１において、信号ＰＲＳＴのパルスが入力される。
【０２２６】
このとき、光電変換素子１３１ｃが順方向に電流が流れる状態になり、トランジスタ１３２ｃのゲートの電圧は、一定の値にリセットされる。
【０２２７】
次に、信号ＰＲＳＴのパルスが入力された後の期間Ｔ５２において、光電変換素子１３１ｃが順方向とは逆方向に電圧が印加された状態になる。
【０２２８】
このとき、光電変換素子１３１ｃに入射した光の照度に応じて、光電変換素子１３１ｃの第１の電流端子及び第２の電流端子の間に光電流が流れる。さらに、光電流に応じてトランジスタ１３２ｃのゲートの電圧が変化する。このとき、トランジスタ１３２ｃのソース及びドレインの間のチャネル抵抗の値が変化する。
【０２２９】
次に、期間Ｔ５３において、信号ＯＳＥＬのパルスが入力される。
【０２３０】
このとき、光電変換素子１３１ｃは、順方向とは逆方向に電圧が印加された状態のままであり、トランジスタ１３２ｃのソース及びドレインの間に電流が流れ、図６（Ｃ）に示す光検出回路は、トランジスタ１３２ｃのソース及びドレインの他方から光データをデータ信号として出力する。以上が図６（Ｃ）に示す光検出回路の駆動方法例である。
【０２３１】
図６（Ａ）乃至図６（Ｆ）を用いて説明したように、上記実施の形態の光検出回路は、本実施の形態の光検出回路の一例は、光電変換素子及び増幅トランジスタを備え、光データを生成し、出力選択信号に従って光データをデータ信号として出力する構成である。上記構成にすることにより、光検出回路により光データを生成して出力することができる。
【０２３２】
（実施の形態５）
本実施の形態では、上記実施の形態の入出力装置における表示回路の例について説明する。
【０２３３】
本実施の形態における表示回路の例について、図７を用いて説明する。図７は、本実施の形態における表示回路の例を説明するための図である。
【０２３４】
まず、本実施の形態の表示回路の構成例について、図７（Ａ）及び図７（Ｂ）を用いて説明する。図７（Ａ）及び図７（Ｂ）は、本実施の形態における表示回路の構成例を示す図である。
【０２３５】
図７（Ａ）に示す表示回路は、トランジスタ１５１ａと、液晶素子１５２ａと、容量素子１５３ａと、を備える。
【０２３６】
なお、図７（Ａ）に示す表示回路において、トランジスタ１５１ａは、電界効果トランジスタである。
【０２３７】
また、入出力装置において、液晶素子は、第１の表示電極、第２の表示電極、及び液晶層により構成される。液晶層は、第１の表示電極及び第２の表示電極の間に印加される電圧に応じて光の透過率が変化する。
【０２３８】
また、入出力装置において、容量素子は、第１の容量電極、第２の容量電極、並びに第１の容量電極及び第２の容量電極に重畳する誘電体層を含む。容量素子は、第１の容量電極及び第２の容量電極の間に印加される電圧に応じて電荷が蓄積される。
【０２３９】
トランジスタ１５１ａのソース及びドレインの一方には、信号ＤＤが入力され、トランジスタ１５１ａのゲートには、信号ＤＳＥＬが入力される。
【０２４０】
液晶素子１５２ａの第１の表示電極は、トランジスタ１５１ａのソース及びドレインの他方に電気的に接続され、液晶素子１５２ａの第２の表示電極には、電圧Ｖｃが入力される。電圧Ｖｃの値は、適宜設定することができる。
【０２４１】
容量素子１５３ａの第１の容量電極は、トランジスタ１５１ａのソース及びドレインの他方に電気的に接続され、容量素子１５３ａの第２の容量電極には、電圧Ｖｃが入力される。
【０２４２】
図７（Ｂ）に示す表示回路は、トランジスタ１５１ｂと、液晶素子１５２ｂと、容量素子１５３ｂと、容量素子１５４と、トランジスタ１５５と、トランジスタ１５６と、を備える。
【０２４３】
なお、図７（Ｂ）に示す表示回路において、トランジスタ１５１ｂ、トランジスタ１５５、及びトランジスタ１５６は、電界効果トランジスタである。
【０２４４】
トランジスタ１５５のソース及びドレインの一方には、信号ＤＤが入力され、トランジスタ１５５のゲートには、パルス信号である書き込み選択信号（信号ＷＳＥＬともいう）が入力される。
【０２４５】
容量素子１５４の第１の容量電極は、トランジスタ１５５のソース及びドレインの他方に電気的に接続され、容量素子１５４の第２の容量電極には、電圧Ｖｃが入力される。
【０２４６】
トランジスタ１５１ｂのソース及びドレインの一方は、トランジスタ１５５のソース及びドレインの他方に電気的に接続され、トランジスタ１５１ｂのゲートには、信号ＤＳＥＬが入力される。
【０２４７】
液晶素子１５２ｂの第１の表示電極は、トランジスタ１５１ｂのソース及びドレインの他方に電気的に接続され、液晶素子１５２ｂの第２の表示電極には、電圧Ｖｃが入力される。
【０２４８】
容量素子１５３ｂの第１の容量電極は、トランジスタ１５１ｂのソース及びドレインの他方に電気的に接続され、容量素子１５３ｂの第２の容量電極には、電圧Ｖｃが入力される。電圧Ｖｃの値は、表示回路の仕様に応じて適宜設定される。
【０２４９】
トランジスタ１５６のソース及びドレインの一方には、基準となる電圧が入力され、トランジスタ１５６のソース及びドレインの他方は、トランジスタ１５１ｂのソース及びドレインの他方に電気的に接続され、トランジスタ１５６のゲートには、パルス信号である表示リセット信号（信号ＤＲＳＴともいう）が入力される。
【０２５０】
さらに、図７（Ａ）及び図７（Ｂ）に示す表示回路の各構成要素について説明する。
【０２５１】
トランジスタ１５１ａ及びトランジスタ１５１ｂは、表示選択トランジスタとしての機能を有する。
【０２５２】
液晶素子１５２ａ及び液晶素子１５２ｂにおける液晶層としては、第１の表示電極及び第２の表示電極に印加される電圧が０Ｖのときに光を透過する液晶層を用いることができ、例えば電気制御複屈折型液晶（ＥＣＢ型液晶ともいう）、二色性色素を添加した液晶（ＧＨ液晶ともいう）、高分子分散型液晶、又はディスコチック液晶を含む液晶層などを用いることができる。また、液晶層としては、ブルー相を示す液晶層を用いてもよい。ブルー相を示す液晶層は、例えばブルー相を示す液晶とカイラル剤とを含む液晶組成物により構成される。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さい。よって、ブルー相を示す液晶を用いることにより、動作速度を向上させることができる。
【０２５３】
容量素子１５３ａ及び容量素子１５３ｂは、トランジスタ１５１ａ又はトランジスタ１５１ｂに従って第１の容量電極及び第２の容量電極の間に信号ＤＤに応じた値の電圧が印加される保持容量としての機能を有する。容量素子１５３ａ及び容量素子１５３ｂを必ずしも設けなくてもよいが、容量素子１５３ａ及び容量素子１５３ｂを設けることにより、表示選択トランジスタのリーク電流に起因する液晶素子に印加された電圧の変動を抑制することができる。
【０２５４】
容量素子１５４は、トランジスタ１５５に従って第１の容量電極及び第２の容量電極の間に信号ＤＤに応じた値の電圧が印加される保持容量としての機能を有する。
【０２５５】
トランジスタ１５５は、容量素子１５４に信号ＤＤを入力させるか否かを選択する書き込み選択トランジスタとしての機能を有する。
【０２５６】
トランジスタ１５６は、液晶素子１５２ｂに印加される電圧をリセットさせるか否かを選択する表示リセット選択トランジスタとしての機能を有する。
【０２５７】
なお、トランジスタ１５１ａ、トランジスタ１５１ｂ、トランジスタ１５５、及びトランジスタ１５６としては、例えばチャネルが形成され、元素周期表における第１４族の半導体（シリコンなど）を含有する半導体層又は酸化物半導体層を含むトランジスタを用いることができる。
【０２５８】
次に、図７（Ａ）及び図７（Ｂ）に示す表示回路の駆動方法例について説明する。
【０２５９】
まず、図７（Ａ）に示す表示回路の駆動方法例について、図７（Ｃ）を用いて説明する。図７（Ｃ）は、図７（Ａ）に示す表示回路の駆動方法例を説明するためのタイミングチャートであり、信号ＤＤ及び信号ＤＳＥＬのそれぞれの状態を示す。
【０２６０】
図７（Ａ）に示す表示回路の駆動方法例では、信号ＤＳＥＬのパルスが入力されると、トランジスタ１５１ａがオン状態になる。
【０２６１】
トランジスタ１５１ａがオン状態になると、表示回路に信号ＤＤが入力され、液晶素子１５２ａの第１の表示電極及び容量素子１５３ａの第１の容量電極の電圧が信号ＤＤの電圧と同等の値になる。
【０２６２】
このとき、液晶素子１５２ａは、書き込み状態（状態ｗｔともいう）になり、信号ＤＤに応じた光の透過率になることにより、表示回路が信号ＤＤのデータ（データＤ１１乃至データＤＱ（Ｑは２以上の自然数）のそれぞれ）に応じた表示状態になる。
【０２６３】
その後、トランジスタ１５１ａがオフ状態になり、液晶素子１５２ａは、保持状態（状態ｈｌｄともいう）になり、第１の表示電極及び第２の表示電極の間に印加される電圧を、次に信号ＤＳＥＬのパルスが入力されるまで、初期値からの変動量が基準値より大きくならないように保持する。また、液晶素子１５２ａが保持状態のとき、上記実施の形態の入出力装置におけるライトユニットは、点灯状態になる。
【０２６４】
次に、図７（Ｂ）に示す表示回路の駆動方法例について、図７（Ｄ）を用いて説明する。図７（Ｄ）は、図７（Ｂ）に示す表示回路の駆動方法例を説明するためのタイミングチャートである。
【０２６５】
図７（Ｂ）に示す表示回路の駆動方法例では、信号ＤＲＳＴのパルスが入力されると、トランジスタ１５６がオン状態になり、液晶素子１５２ｂの第１の表示電極及び容量素子１５３ｂの第１の容量電極の電圧が基準となる電圧にリセットされる。
【０２６６】
また、信号ＷＳＥＬのパルスが入力されると、トランジスタ１５５がオン状態になり、信号ＤＤが表示回路に入力され、容量素子１５４の第１の容量電極の電圧が信号ＤＤの電圧と同等の値になる。
【０２６７】
その後、信号ＤＳＥＬのパルスが入力されると、トランジスタ１５１ｂがオン状態になり、液晶素子１５２ｂの第１の表示電極及び容量素子１５３ｂの第１の表示電極の電圧が容量素子１５４の第１の容量電極の電圧と同等の値になる。
【０２６８】
このとき、液晶素子１５２ｂは、書き込み状態になり、信号ＤＤに応じた光の透過率になることにより、表示回路が信号ＤＤのデータ（データＤ１１乃至データＤＱのそれぞれ）に応じた表示状態になる。
【０２６９】
その後、トランジスタ１５１ｂがオフ状態になり、液晶素子１５２ｂは、保持状態になり、第１の表示電極及び第２の表示電極の間に印加される電圧を、次に信号ＤＳＥＬのパルスが入力されるまで、初期値からの変動量が基準値より大きくならないように保持する。また、液晶素子１５２ｂが保持状態のとき、上記実施の形態の入出力装置におけるライトユニットは、点灯状態になる。
【０２７０】
図７（Ａ）及び図７（Ｂ）を用いて説明したように、本実施の形態の表示回路の一例は、表示選択トランジスタ及び液晶素子を備える構成である。上記構成にすることにより、表示回路を表示データ信号に応じた表示状態にすることができる。
【０２７１】
また、図７（Ｂ）を用いて説明したように、本実施の形態の表示回路の一例は、表示選択トランジスタ及び液晶素子に加え、書き込み選択トランジスタ及び容量素子を備える構成である。上記構成にすることにより、液晶素子をある表示データ信号のデータに応じた表示状態に設定している間に、容量素子に次の表示データ信号のデータを書き込むことができる。よって、表示回路の動作速度を向上させることができる。
【０２７２】
（実施の形態６）
本実施の形態では、上記実施の形態を用いて説明した入出力装置におけるトランジスタに適用可能なトランジスタについて説明する。
【０２７３】
上記実施の形態を用いて説明した入出力装置において、トランジスタとしては、例えばチャネルが形成され、元素周期表における第１４族の半導体（シリコンなど）を含有する半導体層又は酸化物半導体層を含むトランジスタを用いることができる。なお、チャネルが形成される層をチャネル形成層ともいう。
【０２７４】
なお、上記半導体層は、単結晶半導体層、多結晶半導体層、微結晶半導体層、又は非晶質半導体層でもよい。
【０２７５】
さらに、上記実施の形態を用いて説明した入出力装置において、酸化物半導体層を含むトランジスタとしては、例えば高純度化することにより、真性（Ｉ型ともいう）、又は実質的に真性にさせた酸化物半導体層を有するトランジスタを用いることができる。高純度化とは、酸化物半導体層中の水素又は水を極力排除すること、及び酸化物半導体層に酸素を供給して酸化物半導体層中の酸素欠乏に起因する欠陥を低減することを含む概念である。
【０２７６】
上記酸化物半導体層を含むトランジスタの構造例について、図８を用いて説明する。図８は、本実施の形態におけるトランジスタの構造例を示す断面模式図である。
【０２７７】
図８（Ａ）に示すトランジスタは、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタともいう。
【０２７８】
図８（Ａ）に示すトランジスタは、導電層４０１ａと、絶縁層４０２ａと、酸化物半導体層４０３ａと、導電層４０５ａと、導電層４０６ａと、を含む。
【０２７９】
導電層４０１ａは、基板４００ａの上に設けられる。
【０２８０】
絶縁層４０２ａは、導電層４０１ａの上に設けられる。
【０２８１】
酸化物半導体層４０３ａは、絶縁層４０２ａを介して導電層４０１ａに重畳する。
【０２８２】
導電層４０５ａ及び導電層４０６ａは、酸化物半導体層４０３ａの一部の上にそれぞれ設けられる。
【０２８３】
さらに、図８（Ａ）において、トランジスタの酸化物半導体層４０３ａの上面の一部（上面に導電層４０５ａ及び導電層４０６ａが設けられていない部分）は、絶縁層４０７ａに接する。
【０２８４】
また、絶縁層４０７ａは、導電層４０５ａ、導電層４０６ａ、及び酸化物半導体層４０３ａを介して絶縁層４０２ａに接する。
【０２８５】
図８（Ｂ）に示すトランジスタは、図８（Ａ）に示す構造に加え、導電層４０８ａを含む。
【０２８６】
導電層４０８ａは、絶縁層４０７ａを介して酸化物半導体層４０３ａに重畳する。
【０２８７】
図８（Ｃ）に示すトランジスタは、ボトムゲート構造のトランジスタの一つである。
【０２８８】
図８（Ｃ）に示すトランジスタは、導電層４０１ｂと、絶縁層４０２ｂと、酸化物半導体層４０３ｂと、導電層４０５ｂと、導電層４０６ｂと、を含む。
【０２８９】
導電層４０１ｂは、基板４００ｂの上に設けられる。
【０２９０】
絶縁層４０２ｂは、導電層４０１ｂの上に設けられる。
【０２９１】
導電層４０５ｂ及び導電層４０６ｂは、絶縁層４０２ｂの一部の上に設けられる。
【０２９２】
酸化物半導体層４０３ｂは、絶縁層４０２ｂを介して導電層４０１ｂに重畳する。
【０２９３】
さらに、図８（Ｃ）において、トランジスタにおける酸化物半導体層４０３ｂの上面及び側面は、絶縁層４０７ｂに接する。
【０２９４】
また、絶縁層４０７ｂは、導電層４０５ｂ、導電層４０６ｂ、及び酸化物半導体層４０３ｂを介して絶縁層４０２ｂに接する。
【０２９５】
なお、図８（Ａ）及び図８（Ｃ）において、絶縁層の上に保護絶縁層を設けてもよい。
【０２９６】
図８（Ｄ）に示すトランジスタは、図８（Ｃ）に示す構造に加え、導電層４０８ｂを含む。
【０２９７】
導電層４０８ｂは、絶縁層４０７ｂを介して酸化物半導体層４０３ｂに重畳する。
【０２９８】
図８（Ｅ）に示すトランジスタは、トップゲート構造のトランジスタの一つである。
【０２９９】
図８（Ｅ）に示すトランジスタは、導電層４０１ｃと、絶縁層４０２ｃと、酸化物半導体層４０３ｃと、導電層４０５ｃ及び導電層４０６ｃと、を含む。
【０３００】
酸化物半導体層４０３ｃは、絶縁層４４７を介して基板４００ｃの上に設けられる。
【０３０１】
導電層４０５ｃ及び導電層４０６ｃは、それぞれ酸化物半導体層４０３ｃの上に設けられる。
【０３０２】
絶縁層４０２ｃは、酸化物半導体層４０３ｃ、導電層４０５ｃ、及び導電層４０６ｃの上に設けられる。
【０３０３】
導電層４０１ｃは、絶縁層４０２ｃを介して酸化物半導体層４０３ｃに重畳する。
【０３０４】
さらに、図８（Ａ）乃至図８（Ｅ）に示す各構成要素について説明する。
【０３０５】
基板４００ａ乃至基板４００ｃとしては、例えば透光性を有する基板を用いることができ、透光性を有する基板としては、例えばガラス基板又はプラスチック基板を用いることができる。
【０３０６】
導電層４０１ａ乃至導電層４０１ｃのそれぞれは、トランジスタのゲートとしての機能を有する。なお、トランジスタのゲートとしての機能を有する層をゲート電極又はゲート配線ともいう。
【０３０７】
導電層４０１ａ乃至導電層４０１ｃとしては、例えばモリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれらを主成分とする合金材料の層を用いることができる。また、導電層４０１ａ乃至導電層４０１ｃの形成に適用可能な材料の層の積層により、導電層４０１ａ乃至導電層４０１ｃを構成することもできる。
【０３０８】
絶縁層４０２ａ乃至絶縁層４０２ｃのそれぞれは、トランジスタのゲート絶縁層としての機能を有する。なお、トランジスタのゲート絶縁層としての機能を有する層をゲート絶縁層ともいう。
【０３０９】
絶縁層４０２ａ乃至絶縁層４０２ｃとしては、例えば酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を用いることができる。また、絶縁層４０２ａ及び絶縁層４０２ｂに適用可能な材料の層の積層により絶縁層４０２ａ及び絶縁層４０２ｂを構成することもできる。
【０３１０】
また、絶縁層４０２ａ乃至絶縁層４０２ｃとしては、例えば元素周期表における第１３族元素及び酸素元素を含む材料の絶縁層を用いることもできる。酸化物半導体層４０３ａ乃至酸化物半導体層４０３ｃが第１３族元素を含む場合に、酸化物半導体層４０３ａ乃至酸化物半導体層４０３ｃに接する絶縁層として第１３族元素を含む絶縁層を用いることにより、該絶縁層と酸化物半導体層との界面の状態を良好にすることができる。
【０３１１】
第１３族元素を含む材料としては、例えば酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどが挙げられる。なお、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多い物質のことをいい、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）がアルミニウムの含有量（原子％）以上の物質のことをいう。
【０３１２】
例えば、絶縁層４０２ａ乃至絶縁層４０２ｃとして、酸化ガリウムを含む絶縁層を用いることにより、絶縁層４０２ａ乃至絶縁層４０２ｃと、酸化物半導体層４０３ａ乃至酸化物半導体層４０３ｃとの界面における水素又は水素イオンの蓄積を低減することができる。
【０３１３】
また、例えば、絶縁層４０２ａ乃至絶縁層４０２ｃとして、酸化アルミニウムを含む絶縁層を用いることにより、絶縁層４０２ａ乃至絶縁層４０２ｃと、酸化物半導体層４０３ａ乃至酸化物半導体層４０３ｃとの界面における水素又は水素イオンの蓄積を低減することができる。また、酸化アルミニウムを含む絶縁層は、水が通りにくいため、酸化アルミニウムを含む絶縁層を用いることにより、該絶縁層を介して酸化物半導体層への水の侵入を抑制することができる。
【０３１４】
また、絶縁層４０２ａ乃至絶縁層４０２ｃとして、例えば、Ａｌ２Ｏｘ（ｘ＝３＋α、αは０より大きく１より小さい値）、Ｇａ２Ｏｘ（ｘ＝３＋α、αは０より大きく１より小さい値）、又はＧａｘＡｌ２−ｘＯ３＋α（ｘは０より大きく２より小さい値、αは０より大きく１より小さい値）で表記される材料を用いることもできる。また、絶縁層４０２ａ乃至絶縁層４０２ｃに適用可能な材料の層の積層により絶縁層４０２ａ乃至絶縁層４０２ｃを構成することもできる。例えば、複数のＧａ２Ｏｘで表記される酸化ガリウムを含む層の積層により絶縁層４０２ａ乃至絶縁層４０２ｃを構成してもよい。また、Ｇａ２Ｏｘで表記される酸化ガリウムを含む絶縁層及びＡｌ２Ｏｘで表記される酸化アルミニウムを含む絶縁層の積層により絶縁層４０２ａ乃至絶縁層４０２ｃを構成してもよい。
【０３１５】
絶縁層４４７は、基板４００ｃからの不純物元素の拡散を防止する下地層としての機能を有する。
【０３１６】
絶縁層４４７としては、例えば絶縁層４０２ａ乃至絶縁層４０２ｃに適用可能な材料の層を用いることができる。また、絶縁層４０２ａ乃至絶縁層４０２ｃに適用可能な材料の層の積層により絶縁層４４７を構成してもよい。
【０３１７】
酸化物半導体層４０３ａ乃至酸化物半導体層４０３ｃのそれぞれは、トランジスタのチャネルが形成される層としての機能を有する。なお、トランジスタのチャネルが形成される層としての機能を有する層をチャネル形成層ともいう。酸化物半導体層４０３ａ乃至酸化物半導体層４０３ｃに適用可能な酸化物半導体は、少なくともＩｎ、Ｇａ、Ｓｎ、Ｚｎ、Ａｌ、Ｍｇ、Ｈｆ及びランタノイドから選ばれた一種以上の元素を含有する。例えば四元系金属酸化物、三元系金属酸化物、又は二元系金属酸化物などを用いることができる。四元系金属酸化物としては、例えばＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物などを用いることができる。三元系金属酸化物としては、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、又はＳｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｌａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｐｍ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｅｕ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｔｂ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｄｙ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｈｏ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｌｕ−Ｚｎ−Ｏ系金属酸化物などを用いることができる。二元系金属酸化物としては、例えばＩｎ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｚｎ−Ｍｇ−Ｏ系金属酸化物、Ｓｎ−Ｍｇ−Ｏ系金属酸化物、Ｉｎ−Ｍｇ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｏ系金属酸化物、又はＩｎ−Ｇａ−Ｏ系金属酸化物などを用いることができる。また、酸化物半導体としては、例えばＩｎ−Ｏ系金属酸化物、Ｓｎ−Ｏ系金属酸化物、又はＺｎ−Ｏ系金属酸化物などを用いることもできる。また、上記酸化物半導体として適用可能な金属酸化物は、酸化シリコンを含んでいてもよい。
【０３１８】
Ｉｎ−Ｚｎ−Ｏ系金属酸化物を用いる場合、例えば、Ｉｎ：Ｚｎ＝５０：１乃至Ｉｎ：Ｚｎ＝１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１乃至Ｉｎ２Ｏ３：ＺｎＯ＝１：４）、好ましくはＩｎ：Ｚｎ＝２０：１乃至Ｉｎ：Ｚｎ＝１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１乃至Ｉｎ２Ｏ３：ＺｎＯ＝１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１乃至Ｉｎ：Ｚｎ＝１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２乃至Ｉｎ２Ｏ３：ＺｎＯ＝３：４）の組成比である酸化物ターゲットを用いてＩｎ−Ｚｎ−Ｏ系金属酸化物の半導体層を形成することができる。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｓ：Ｇ：Ｒのとき、Ｒ＞１．５Ｓ＋Ｇとする。Ｉｎの量を多くすることにより、トランジスタの移動度を向上させることができる。
【０３１９】
また、酸化物半導体としては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍは０より大きい数）で表記される材料を用いることもできる。ＩｎＭＯ３（ＺｎＯ）ｍのＭは、Ｇａ、Ａｌ、Ｍｎ、及びＣｏから選ばれた一つ又は複数の金属元素を示す。
【０３２０】
導電層４０５ａ乃至導電層４０５ｃ及び導電層４０６ａ乃至導電層４０６ｃのそれぞれは、トランジスタのソース又はドレインとしての機能を有する。なお、トランジスタのソースとしての機能を有する層をソース電極又はソース配線ともいい、トランジスタのドレインとしての機能を有する層をドレイン電極又はドレイン配線ともいう。
【０３２１】
導電層４０５ａ乃至導電層４０５ｃ及び導電層４０６ａ乃至導電層４０６ｃとしては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の層を用いることができる。また、導電層４０５ａ乃至導電層４０５ｃ、及び導電層４０６ａ乃至導電層４０６ｃに適用可能な材料の層の積層により、導電層４０５ａ乃至導電層４０５ｃ、及び導電層４０６ａ乃至導電層４０６ｃを構成することもできる。
【０３２２】
また、導電層４０５ａ乃至導電層４０５ｃ及び導電層４０６ａ乃至導電層４０６ｃとしては、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化物としては、例えば酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ合金、又は酸化インジウム酸化亜鉛合金を用いることができる。なお、導電層４０５ａ乃至導電層４０５ｃ及び導電層４０６ａ乃至導電層４０６ｃに適用可能な導電性の金属酸化物は、酸化シリコンを含んでいてもよい。
【０３２３】
絶縁層４０７ａ及び絶縁層４０７ｂとしては、絶縁層４０２ａ乃至絶縁層４０２ｃと同様に、例えば元素周期表における第１３族元素及び酸素元素を含む材料の絶縁層を用いることができる。また、絶縁層４０７ａ及び絶縁層４０７ｂとしては、例えば、Ａｌ２Ｏｘ、Ｇａ２Ｏｘ、又はＧａｘＡｌ２−ｘＯ３＋αで表記される材料を用いることもできる。
【０３２４】
例えば、絶縁層４０２ａ乃至絶縁層４０２ｃ並びに絶縁層４０７ａ及び絶縁層４０７ｂを、Ｇａ２Ｏｘで表記される酸化ガリウムを含む絶縁層により構成してもよい。また、絶縁層４０２ａ乃至絶縁層４０２ｃ、並びに絶縁層４０７ａ及び絶縁層４０７ｂの一方を、Ｇａ２Ｏｘで表記される酸化ガリウムを含む絶縁層により構成し、絶縁層４０２ａ乃至絶縁層４０２ｃ、並びに絶縁層４０７ａ及び絶縁層４０７ｂの他方を、Ａｌ２Ｏｘで表記される酸化アルミニウムを含む絶縁層により構成してもよい。
【０３２５】
導電層４０８ａ及び導電層４０８ｂのそれぞれは、トランジスタのゲートとしての機能を有する。なお、トランジスタが導電層４０８ａ及び導電層４０８ｂを有する構造である場合、導電層４０１ａ及び導電層４０８ａの一方、又は導電層４０１ｂ及び導電層４０８ｂの一方を、バックゲート、バックゲート電極、又はバックゲート配線ともいう。ゲートとしての機能を有する層を、チャネル形成層を介して複数設けることにより、トランジスタの閾値電圧を制御することができる。
【０３２６】
導電層４０８ａ及び導電層４０８ｂとしては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材料の層を用いることができる。また、導電層４０８ａ及び導電層４０８ｂに適用可能な材料の層の積層により導電層４０８ａ及び導電層４０８ｂのそれぞれを構成することもできる。
【０３２７】
また、導電層４０８ａ及び導電層４０８ｂとしては、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化物としては、例えば酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ合金、又は酸化インジウム酸化亜鉛合金を用いることができる。なお、導電層４０８ａ及び導電層４０８ｂに適用可能な導電性の金属酸化物は、酸化シリコンを含んでいてもよい。
【０３２８】
なお、本実施の形態のトランジスタを、チャネル形成層としての機能を有する酸化物半導体層の一部の上に絶縁層を含み、該絶縁層を介して酸化物半導体層に重畳するように、ソース又はドレインとしての機能を有する導電層を含む構造としてもよい。上記構造である場合、絶縁層は、トランジスタのチャネル形成層を保護する層（チャネル保護層ともいう）としての機能を有する。チャネル保護層としての機能を有する絶縁層としては、例えば絶縁層４０２ａ乃至絶縁層４０２ｃに適用可能な材料の層を用いることができる。また、絶縁層４０２ａ乃至絶縁層４０２ｃに適用可能な材料の層の積層によりチャネル保護層としての機能を有する絶縁層を構成してもよい。
【０３２９】
なお、図８（Ａ）乃至図８（Ｅ）に示すように、本実施の形態のトランジスタを、必ずしも酸化物半導体層の全てがゲート電極としての機能を有する導電層に重畳する構造にしなくてもよいが、酸化物半導体層の全てがゲート電極としての機能を有する導電層に重畳する構造にすることにより、酸化物半導体層への光の入射を抑制することができる。
【０３３０】
さらに、本実施の形態のトランジスタの作製方法例として、図８（Ａ）に示すトランジスタの作製方法例について、図９（Ａ）乃至図９（Ｅ）を用いて説明する。図９（Ａ）乃至図９（Ｅ）は、図８（Ａ）に示すトランジスタの作製方法例を説明するための断面模式図である。
【０３３１】
まず、図９（Ａ）に示すように、基板４００ａを準備し、基板４００ａの上に第１の導電膜を形成し、第１の導電膜の一部をエッチングすることにより導電層４０１ａを形成する。
【０３３２】
例えば、スパッタリング法を用いて導電層４０１ａに適用可能な材料の膜を形成することにより第１の導電膜を形成することができる。また、導電層４０１ａに適用可能な材料の膜を積層させ、第１の導電膜を形成することもできる。
【０３３３】
なお、スパッタリングガスとして、例えば水素、水、水酸基、又は水素化物などの不純物が除去された高純度ガスを用いることにより、形成される膜の上記不純物濃度を低減することができる。
【０３３４】
なお、スパッタリング法を用いて膜を形成する前に、スパッタリング装置の予備加熱室にて予備加熱処理を行ってもよい。上記予備加熱処理を行うことにより、水素、水分などの不純物を脱離することができる。
【０３３５】
また、スパッタリング法を用いて膜を形成する前に、例えばアルゴン、窒素、ヘリウム、又は酸素雰囲気下で、ターゲット側に電圧を印加せずに、基板側にＲＦ電源を用いて電圧を印加し、プラズマを形成して被形成面を改質する処理（逆スパッタともいう）を行ってもよい。逆スパッタを行うことにより、被形成面に付着している粉状物質（パーティクル、ごみともいう）を除去することができる。
【０３３６】
また、スパッタリング法を用いて膜を形成する場合、吸着型の真空ポンプなどを用いて膜を形成する成膜室内の残留水分を除去することができる。吸着型の真空ポンプとしては、例えばクライオポンプ、イオンポンプ、又はチタンサブリメーションポンプなどを用いることができる。また、コールドトラップを設けたターボ分子ポンプを用いて成膜室内の残留水分を除去することもできる。
【０３３７】
また、上記導電層４０１ａの形成方法のように、本実施の形態のトランジスタの作製方法例において、膜の一部をエッチングして層を形成する場合、例えば、フォトリソグラフィ工程により膜の一部の上にレジストマスクを形成し、レジストマスクを用いて膜をエッチングすることにより、層を形成することができる。なお、この場合、層の形成後にレジストマスクを除去する。
【０３３８】
また、インクジェット法を用いてレジストマスクを形成してもよい。インクジェット法を用いることにより、フォトマスクが不要になるため、製造コストを低減することができる。また、透過率の異なる複数の領域を有する露光マスク（多階調マスクともいう）を用いてレジストマスクを形成してもよい。多階調マスクを用いることにより、異なる厚さの領域を有するレジストマスクを形成することができ、トランジスタの作製に使用するレジストマスクの数を低減することができる。
【０３３９】
次に、図９（Ｂ）に示すように、導電層４０１ａの上に第１の絶縁膜を形成することにより絶縁層４０２ａを形成する。
【０３４０】
例えば、スパッタリング法やプラズマＣＶＤ法などを用いて絶縁層４０２ａに適用可能な材料の膜を形成することにより第１の絶縁膜を形成することができる。また、絶縁層４０２ａに適用可能な材料の膜を積層させることにより第１の絶縁膜を形成することもできる。また、高密度プラズマＣＶＤ法（例えばμ波（例えば、周波数２．４５ＧＨｚのμ波）を用いた高密度プラズマＣＶＤ法）を用いて絶縁層４０２ａに適用可能な材料の膜を形成することにより、絶縁層４０２ａを緻密にすることができ、絶縁層４０２ａの絶縁耐圧を向上させることができる。
【０３４１】
次に、図９（Ｃ）に示すように、絶縁層４０２ａの上に酸化物半導体膜を形成し、その後酸化物半導体膜の一部をエッチングすることにより酸化物半導体層４０３ａを形成する。
【０３４２】
例えば、スパッタリング法を用いて酸化物半導体層４０３ａに適用可能な酸化物半導体材料の膜を形成することにより酸化物半導体膜を形成することができる。なお、希ガス雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下で酸化物半導体膜を形成してもよい。
【０３４３】
また、スパッタリングターゲットとして、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比である酸化物ターゲットを用いて酸化物半導体膜を形成することができる。また、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比である酸化物ターゲットを用いて酸化物半導体膜を形成してもよい。
【０３４４】
また、スパッタリング法を用いて酸化物半導体膜を形成する際に、基板４００ａを減圧状態にし、基板４００ａを１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下に加熱してもよい。基板４００ａを加熱することにより、酸化物半導体膜の上記不純物濃度を低減することができ、また、スパッタリング法による酸化物半導体膜の損傷を軽減することができる。
【０３４５】
次に、図９（Ｄ）に示すように、絶縁層４０２ａ及び酸化物半導体層４０３ａの上に第２の導電膜を形成し、第２の導電膜の一部をエッチングすることにより導電層４０５ａ及び導電層４０６ａを形成する。
【０３４６】
例えば、スパッタリング法などを用いて導電層４０５ａ及び導電層４０６ａに適用可能な材料の膜を形成することにより第２の導電膜を形成することができる。また、導電層４０５ａ及び導電層４０６ａに適用可能な材料の膜を積層させることにより第２の導電膜を形成することもできる。
【０３４７】
次に、図９（Ｅ）に示すように、酸化物半導体層４０３ａに接するように絶縁層４０７ａを形成する。
【０３４８】
例えば、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下で、スパッタリング法を用いて絶縁層４０７ａに適用可能な膜を形成することにより、絶縁層４０７ａを形成することができる。スパッタリング法を用いて絶縁層４０７ａを形成することにより、トランジスタのバックチャネルとしての機能を有する酸化物半導体層４０３ａの部分の抵抗の低下を抑制することができる。また、絶縁層４０７ａを形成する際の基板温度は、室温以上３００℃以下であることが好ましい。
【０３４９】
また、絶縁層４０７ａを形成する前にＮ２Ｏ、Ｎ２、又はＡｒなどのガスを用いたプラズマ処理を行い、露出している酸化物半導体層４０３ａの表面に付着した吸着水などを除去してもよい。プラズマ処理を行った場合、その後、大気に触れることなく、絶縁層４０７ａを形成することが好ましい。
【０３５０】
さらに、図８（Ａ）に示すトランジスタの作製方法の一例では、例えば４００℃以上７５０℃以下、又は４００℃以上基板の歪み点未満の温度で加熱処理を行う。例えば、酸化物半導体膜を形成した後、酸化物半導体膜の一部をエッチングした後、第２の導電膜を形成した後、第２の導電膜の一部をエッチングした後、又は絶縁層４０７ａを形成した後に上記加熱処理を行う。
【０３５１】
なお、上記加熱処理を行う加熱処理装置としては、電気炉、又は抵抗発熱体などの発熱体からの熱伝導又は熱輻射により被処理物を加熱する装置を用いることができ、例えばＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置又はＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置などのＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置を用いることができる。ＬＲＴＡ装置は、例えばハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、又は高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。また、ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスとしては、例えば希ガス、又は加熱処理によって被処理物と反応しない不活性気体（例えば窒素）を用いることができる。
【０３５２】
また、上記加熱処理を行った後、その加熱温度を維持しながら又はその加熱温度から降温する過程で、該加熱処理を行った炉と同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下の雰囲気）を導入してもよい。このとき、酸素ガス又はＮ２Ｏガスは、水、水素などを含まないことが好ましい。また、加熱処理装置に導入する酸素ガス又はＮ２Ｏガスの純度を、６Ｎ以上、好ましくは７Ｎ以上、すなわち、酸素ガス又はＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とすることが好ましい。酸素ガス又はＮ２Ｏガスの作用により、酸化物半導体層４０３ａに酸素が供給され、酸化物半導体層４０３ａ中の酸素欠乏に起因する欠陥を低減することができる。
【０３５３】
さらに、上記加熱処理とは別に、絶縁層４０７ａを形成した後に、不活性ガス雰囲気下、又は酸素ガス雰囲気下で加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行ってもよい。
【０３５４】
また、絶縁層４０２ａ形成後、酸化物半導体膜形成後、ソース電極又はドレイン電極となる導電層形成後、絶縁層形成後、又は加熱処理後に酸素プラズマによる酸素ドーピング処理を行ってもよい。例えば２．４５ＧＨｚの高密度プラズマにより酸素ドーピング処理を行ってもよい。また、イオン注入法又はイオンドーピングを用いて酸素ドーピング処理を行ってもよい。酸素ドーピング処理を行うことにより、作製されるトランジスタの電気特性のばらつきを低減することができる。例えば、酸素ドーピング処理を行い、絶縁層４０２ａ及び絶縁層４０７ａの一方又は両方を、化学量論的組成比より酸素が多い状態にする。これにより、絶縁層中の過剰な酸素が酸化物半導体層４０３ａに供給されやすくなる。よって、酸化物半導体層４０３ａ中、又は絶縁層４０２ａ及び絶縁層４０７ａの一方又は両方と、酸化物半導体層４０３ａとの界面における酸素不足欠陥を低減することができるため、酸化物半導体層４０３ａのキャリア濃度をより低減することができる。
【０３５５】
例えば、絶縁層４０２ａ及び絶縁層４０７ａの一方又は両方として、酸化ガリウムを含む絶縁層を形成する場合、該絶縁層に酸素を供給し、酸化ガリウムの組成をＧａ２Ｏｘにすることができる。
【０３５６】
また、絶縁層４０２ａ及び絶縁層４０７ａの一方又は両方として、酸化アルミニウムを含む絶縁層を形成する場合、該絶縁層に酸素を供給し、酸化アルミニウムの組成をＡｌ２Ｏｘにすることができる。
【０３５７】
また、絶縁層４０２ａ及び絶縁層４０７ａの一方又は両方として、酸化ガリウムアルミニウム又は酸化アルミニウムガリウムを含む絶縁層を形成する場合、該絶縁層に酸素を供給し、酸化ガリウムアルミニウム又は酸化アルミニウムガリウムの組成をＧａｘＡｌ２−ｘＯ３＋αとすることができる。
【０３５８】
以上の工程により、酸化物半導体層４０３ａから、水素、水、水酸基、又は水素化物（水素化合物ともいう）などの不純物を排除し、且つ酸化物半導体層４０３ａに酸素を供給することにより、酸化物半導体層を高純度化させることができる。
【０３５９】
なお、図８（Ａ）に示すトランジスタの作製方法例を示したが、これに限定されず、例えば図８（Ｂ）乃至図８（Ｅ）に示す各構成要素において、名称が図８（Ａ）に示す各構成要素と同じであり且つ機能の少なくとも一部が図８（Ａ）に示す各構成要素と同じであれば、図８（Ａ）に示すトランジスタの作製方法例の説明を適宜援用することができる。
【０３６０】
図８及び図９を用いて説明したように、本実施の形態におけるトランジスタの一例は、ゲートとしての機能を有する導電層と、ゲート絶縁層としての機能を有する絶縁層と、ゲート絶縁層としての機能を有する絶縁層を介してゲートとしての機能を有する導電層に重畳し、チャネルが形成される酸化物半導体層と、酸化物半導体層に電気的に接続され、ソース及びドレインの一方としての機能を有する導電層と、酸化物半導体層に電気的に接続され、ソース及びドレインの他方としての機能を有する導電層と、を含む構造である。
【０３６１】
また、本実施の形態におけるトランジスタの一例は、酸化物半導体層、ソース及びドレインの一方としての機能を有する導電層、並びにソース及びドレインの他方としての機能を有する導電層を介して酸化物半導体層に接する絶縁層がゲート絶縁層としての機能を有する絶縁層に接する構造である。上記構造にすることにより、酸化物半導体層、ソース及びドレインの一方としての機能を有する導電層、並びにソース及びドレインの他方としての機能を有する導電層が酸化物半導体層に接する絶縁層及びゲート絶縁層としての機能を有する絶縁層に覆われるため、酸化物半導体層、ソース及びドレインの一方としての機能を有する導電層、並びにソース及びドレインの他方としての機能を有する導電層への不純物の侵入を抑制することができる。
【０３６２】
また、チャネルが形成される酸化物半導体層は、高純度化させることによりＩ型又は実質的にＩ型となった酸化物半導体層である。酸化物半導体層を高純度化させることにより、酸化物半導体層のキャリア濃度を１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×１０１１／ｃｍ３未満にすることができ、温度変化による特性変化を抑制することができる。また、上記構造にすることにより、チャネル幅１μｍあたりのオフ電流を１０ａＡ（１×１０−１７Ａ）以下にすること、さらにはチャネル幅１μｍあたりのオフ電流を１ａＡ（１×１０−１８Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１０ｚＡ（１×１０−２０Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１ｚＡ（１×１０−２１Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１００ｙＡ（１×１０−２２Ａ）以下にすることができる。トランジスタのオフ電流は、低ければ低いほどよいが、本実施の形態のトランジスタのオフ電流の下限値は、約１０−３０Ａ／μｍであると見積もられる。
【０３６３】
本実施の形態の酸化物半導体層を含むトランジスタを、例えば上記実施の形態の入出力装置の表示回路のトランジスタに用いることにより、トランジスタのオフ電流に起因する画素の表示状態の変動を抑制することができるため、一回の表示データの書き込みに対応する表示状態の保持期間を長くすることができる。そのため、表示データの書き込みの間隔を長くすることができる。例えば表示データの書き込みの間隔を１０秒以上、好ましくは３０秒以上、さらに好ましくは１分以上にすることもできる。また、表示データを書き込まないときには、表示データを書き込む際に動作させる回路を停止させることができるため、表示データを書き込む間隔を長くすればするほど、より消費電力を低減することができる。
【０３６４】
さらに、特性評価用回路によるリーク電流測定を用いた、本実施の形態の酸化物半導体層を含むトランジスタの一例におけるオフ電流の値の算出例について以下に説明する。
【０３６５】
特性評価用回路によるリーク電流測定について、図１０を用いて説明する。図１０は、特性評価用回路を説明するための図である。
【０３６６】
まず、特性評価用回路の回路構成について図１０（Ａ）を用いて説明する。図１０（Ａ）は、特性評価用回路の回路構成を示す回路図である。
【０３６７】
図１０（Ａ）に示す特性評価用回路は、複数の測定系８０１を備える。複数の測定系８０１は、互いに並列に接続される。ここでは、一例として８個の測定系８０１が並列に接続される構成とする。複数の測定系８０１を用いることにより、同時に複数の測定を行うことができる。
【０３６８】
測定系８０１は、トランジスタ８１１と、トランジスタ８１２と、容量素子８１３と、トランジスタ８１４と、トランジスタ８１５と、を含む。
【０３６９】
トランジスタ８１１、トランジスタ８１２、トランジスタ８１４、及びトランジスタ８１５は、Ｎ型の電界効果トランジスタである。
【０３７０】
トランジスタ８１１のソース及びドレインの一方には、電圧Ｖ１が入力され、トランジスタ８１１のゲートには、電圧Ｖｅｘｔ＿ａが入力される。トランジスタ８１１は、電荷注入用のトランジスタである。
【０３７１】
トランジスタ８１２のソース及びドレインの一方は、トランジスタ８１１のソース及びドレインの他方に接続され、トランジスタ８１２のソース及びドレインの他方には、電圧Ｖ２が入力され、トランジスタ８１２のゲートには、電圧Ｖｅｘｔ＿ｂが入力される。トランジスタ８１２は、リーク電流評価用のトランジスタである。なお、ここでのリーク電流とは、トランジスタのオフ電流を含むリーク電流である。
【０３７２】
容量素子８１３の第１の容量電極は、トランジスタ８１１のソース及びドレインの他方に接続され、容量素子８１３の第２の容量電極には、電圧Ｖ２が入力される。なお、ここでは、電圧Ｖ２は、０Ｖである。
【０３７３】
トランジスタ８１４のソース及びドレインの一方には、電圧Ｖ３が入力され、トランジスタ８１４のゲートは、トランジスタ８１１のソース及びドレインの他方に接続される。なお、トランジスタ８１４のゲートと、トランジスタ８１１のソース及びドレインの他方、トランジスタ８１２のソース及びドレインの一方、並びに容量素子８１３の第１の容量電極との接続箇所をノードＡともいう。なお、ここでは、電圧Ｖ３は、５Ｖである。
【０３７４】
トランジスタ８１５のソース及びドレインの一方は、トランジスタ８１４のソース及びドレインの他方に接続され、トランジスタ８１５のソース及びドレインの他方には、電圧Ｖ４が入力され、トランジスタ８１５のゲートには、電圧Ｖｅｘｔ＿ｃが入力される。なお、ここでは、電圧Ｖｅｘｔ＿ｃは、０．５Ｖである。
【０３７５】
さらに、測定系８０１は、トランジスタ８１４のソース及びドレインの他方と、トランジスタ８１５のソース及びドレインの一方との接続箇所の電圧を出力電圧Ｖｏｕｔとして出力する。
【０３７６】
ここでは、トランジスタ８１１の一例として、酸化物半導体層を含み、チャネル長Ｌ＝１０μｍ、チャネル幅Ｗ＝１０μｍのトランジスタを用いる。
【０３７７】
また、トランジスタ８１４及びトランジスタ８１５の一例として、酸化物半導体層を含み、チャネル長Ｌ＝３μｍ、チャネル幅Ｗ＝１００μｍのトランジスタを用いる。
【０３７８】
また、トランジスタ８１２の構造について、図１０（Ｂ）に示す。図１０（Ｂ）は、トランジスタの構造を示す断面模式図である。
【０３７９】
図１０（Ｂ）に示すように、トランジスタ８１２は、基板９００の上に設けられ、ゲートとしての機能を有する導電層９０１と、ゲート絶縁層としての機能を有する絶縁層９０２と、絶縁層９０２を介して導電層９０１の上に設けられ、チャネル形成層としての機能を有する酸化物半導体層９０３と、酸化物半導体層９０３に接し、ソース及びドレインの一方としての機能を有する導電層９０５及びソース及びドレインの他方としての機能を有する導電層９０６と、を含む。さらに、トランジスタ８１２は、酸化物半導体層９０３、導電層９０５、及び導電層９０６の上に絶縁層９０７及び平坦化層９０８が積層され、導電層９０５及び導電層９０６と、導電層９０１とが重畳せず、幅１μｍのオフセット領域を有する。オフセット領域を設けることにより、寄生容量を低減することができる。さらに、トランジスタ８１２としては、チャネル長Ｌ及びチャネル幅Ｗの異なる６つのトランジスタのサンプル（ＳＭＰともいう）を用いる（表１参照）。
【０３８０】
【表１】
0005808962.tif 000002
【０３８１】
図１０（Ａ）に示すように、電荷注入用のトランジスタと、リーク電流評価用のトランジスタとを別々に設けることにより、電荷注入の際に、リーク電流評価用のトランジスタを常にオフ状態に保つことができる。
【０３８２】
また、電荷注入用のトランジスタと、リーク電流評価用のトランジスタとを別々に設けることにより、それぞれのトランジスタを適切なサイズとすることができる。また、リーク電流評価用トランジスタのチャネル幅Ｗを、電荷注入用のトランジスタのチャネル幅Ｗよりも大きくすることにより、リーク電流評価用トランジスタのリーク電流以外の特性評価回路のリーク電流成分を相対的に小さくすることができる。その結果、リーク電流評価用トランジスタのリーク電流を高い精度で測定することができる。同時に、電荷注入の際に、リーク電流評価用トランジスタを一度オン状態とする必要がないため、チャネル形成領域の電荷の一部がノードＡに流れ込むことによるノードＡの電圧変動の影響もない。
【０３８３】
次に、図１０（Ａ）に示す特性評価回路のリーク電流測定方法について、図１０（Ｃ）を用いて説明する。図１０（Ｃ）は、図１０（Ａ）に示す特性評価回路を用いたリーク電流測定方法を説明するためのタイミングチャートである。
【０３８４】
図１０（Ａ）に示す特性評価回路を用いたリーク電流測定方法は、書き込み期間及び保持期間に分けられる。それぞれの期間における動作について、以下に説明する。
【０３８５】
書き込み期間では、電圧Ｖｅｘｔ＿ｂとして、トランジスタ８１２がオフ状態となるような電圧ＶＬ（−３Ｖ）を入力する。また、電圧Ｖ１として、書き込み電圧Ｖｗを入力した後、電圧Ｖｅｘｔ＿ａとして、一定期間トランジスタ８１１がオン状態となるような電圧ＶＨ（５Ｖ）を入力する。これによって、ノードＡに電荷が蓄積され、ノードＡの電圧は、書き込み電圧Ｖｗと同等の値になる。その後、電圧Ｖｅｘｔ＿ａとして、トランジスタ８１１がオフ状態となるような電圧ＶＬを入力する。その後、電圧Ｖ１として、電圧ＶＳＳ（０Ｖ）を入力する。
【０３８６】
また、保持期間では、ノードＡが保持する電荷量の変化に起因して生じるノードＡの電圧の変化量の測定を行う。電圧の変化量から、トランジスタ８１２のソース電極とドレイン電極との間を流れる電流値を算出することができる。以上により、ノードＡの電荷の蓄積とノードＡの電圧の変化量の測定とを行うことができる。
【０３８７】
このとき、ノードＡの電荷の蓄積及びノードＡの電圧の変化量の測定（蓄積及び測定動作ともいう）を繰り返し行う。まず、第１の蓄積及び測定動作を１５回繰り返し行う。第１の蓄積及び測定動作では、書き込み期間に書き込み電圧Ｖｗとして５Ｖの電圧を入力し、保持期間に１時間の保持を行う。次に、第２の蓄積及び測定動作を２回繰り返し行う。第２の蓄積及び測定動作では、書き込み期間に書き込み電圧Ｖｗとして３．５Ｖの電圧を入力し、保持期間に５０時間の保持を行う。次に、第３の蓄積及び測定動作を１回行う。第３の蓄積及び測定動作では、書き込み期間に書き込み電圧Ｖｗとして４．５Ｖの電圧を入力し、保持期間に１０時間の保持を行う。蓄積及び測定動作を繰り返し行うことにより、測定した電流値が、定常状態における値であることを確認することができる。言い換えると、ノードＡを流れる電流ＩＡのうち、過渡電流（測定開始後から時間経過とともに減少していく電流成分）を除くことができる。その結果、より高い精度でリーク電流を測定することができる。
【０３８８】
一般に、ノードＡの電圧ＶＡは、出力電圧Ｖｏｕｔの関数として式（１）のように表される。
【０３８９】
【数１】
0005808962.tif 000003
【０３９０】
また、ノードＡの電荷ＱＡは、ノードＡの電圧ＶＡ、ノードＡに接続される容量ＣＡ、定数（ｃｏｎｓｔ）を用いて、式（２）のように表される。ここで、ノードＡに接続される容量ＣＡは、容量素子８１３の容量と容量素子８１３以外の容量成分の和である。
【０３９１】
【数２】
0005808962.tif 000004
【０３９２】
ノードＡの電流ＩＡは、ノードＡに流れ込む電荷（またはノードＡから流れ出る電荷）の時間微分であるから、ノードＡの電流ＩＡは、式（３）のように表される。
【０３９３】
【数３】
0005808962.tif 000005
【０３９４】
なお、ここでは、一例として、Δｔを約５４０００ｓｅｃとする。このように、ノードＡに接続される容量ＣＡと、出力電圧Ｖｏｕｔから、リーク電流であるノードＡの電流ＩＡを求めることができるため、特性評価回路のリーク電流を求めることができる。
【０３９５】
次に、上記特性評価回路を用いた測定方法による出力電圧の測定結果及び該測定結果より算出した特性評価回路のリーク電流の値について、図１１を用いて説明する。
【０３９６】
図１１（Ａ）に、一例として、ＳＭＰ４、ＳＭＰ５、及びＳＭＰ６におけるトランジスタの上記測定（第１の蓄積及び測定動作）に係る経過時間ｔｉｍｅと、出力電圧Ｖｏｕｔとの関係を示し、図１１（Ｂ）に、上記測定に係る経過時間ｔｉｍｅと、上記測定によって算出された電流ＩＡとの関係を示す。測定開始後から出力電圧Ｖｏｕｔが変動しており、定常状態に到るためには１０時間以上必要であることがわかる。
【０３９７】
また、図１２に、上記測定により得られた値から見積もられたＳＭＰ１乃至ＳＭＰ６におけるノードＡの電圧とリーク電流の関係を示す。図１２では、例えばＳＭＰ４において、ノードＡの電圧が３．０Ｖの場合、リーク電流は２８ｙＡ／μｍである。リーク電流にはトランジスタ８１２のオフ電流も含まれるため、トランジスタ８１２のオフ電流も２８ｙＡ／μｍ以下とみなすことができる。
【０３９８】
また、図１３、図１４、及び図１５に、８５℃、１２５℃、及び１５０℃における上記測定により見積もられたＳＭＰ１乃至ＳＭＰ６におけるノードＡの電圧とリーク電流の関係を示す。図１３乃至図１５に示すように、１５０℃の場合であっても、リーク電流は、１００ｚＡ／μｍ以下であることがわかる。
【０３９９】
以上のように、チャネル形成層としての機能を有し、高純度化された酸化物半導体層を含むトランジスタを用いた特性評価用回路において、リーク電流が十分に低いため、該トランジスタのオフ電流が十分に小さいことがわかる。また、上記トランジスタのオフ電流は、温度が上昇した場合であっても十分に低いことがわかる。
【０４００】
また、本実施の形態の酸化物半導体層を含むトランジスタの一例における光劣化特性の評価例について以下に説明する。
【０４０１】
まず、評価用のトランジスタの構造について図１６を用いて説明する。図１６は、光劣化特性評価用トランジスタの構造を示す断面図である。
【０４０２】
図１６（Ａ）に示すトランジスタは、基板９１０の上に設けられた絶縁層９４７と、絶縁層９４７の上に設けられ、ゲートとしての機能を有する導電層９１１と、ゲート絶縁層としての機能を有する絶縁層９１２と、絶縁層９１２を介して導電層９１１に重畳し、チャネル形成層としての機能を有する酸化物半導体層９１３と、酸化物半導体層９１３に接し、ソースとしての機能を有する導電層９１４及びドレインとしての機能を有する導電層９１５と、を含む。さらに、図１６（Ａ）に示すトランジスタは、酸化物半導体層９１３、導電層９１４、及び導電層９１５の上に絶縁層９１８及び絶縁層９１９が積層される。
【０４０３】
また、図１６（Ｂ）に示すトランジスタは、図１６（Ａ）に示す構成に加え、絶縁層９１７及び絶縁層９１８を介して酸化物半導体層９１３に重畳し、ゲート（バックゲート電極）としての機能を有する導電層９２０と、を含む。
【０４０４】
さらに、図１６（Ａ）に示すトランジスタ及び図１６（Ｂ）に示すトランジスタのチャネル長は、３μｍであり、図１６（Ａ）に示すトランジスタ及び図１６（Ｂ）に示すトランジスタのチャネル幅は、２０μｍである。
【０４０５】
次に、図１６に示すトランジスタの作製方法について説明する。
【０４０６】
まず、基板９１０を準備する。
【０４０７】
次に、基板９１０の上に、ＣＶＤ法により窒化シリコン膜（厚さ２００ｎｍ）及び酸化窒化シリコン膜（厚さ４００ｎｍ）の積層膜を形成することにより、絶縁層９４７を形成する。
【０４０８】
次に、絶縁層９４７の上に、スパッタリング法により窒化タンタル膜（厚さ３０ｎｍ）及びタングステン膜（厚さ１００ｎｍ）の積層膜を形成し、該積層膜を選択的にエッチングすることにより、導電層９１１を形成する。
【０４０９】
次に、導電層９１１の上に、高密度プラズマＣＶＤ法により酸化窒化シリコン膜（厚さ３０ｎｍ）を形成することにより、絶縁層９１２を形成する。
【０４１０】
次に、絶縁層９１２の上に、スパッタリング法によりＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いて、酸化物半導体膜（厚さ３０ｎｍ）を形成し、該酸化物半導体膜を選択的にエッチングすることにより、酸化物半導体層９１３を形成する。
【０４１１】
次に、窒素雰囲気下、４５０℃で６０分間加熱処理を行うことにより、第１の加熱処理を行う。
【０４１２】
次に、酸化物半導体層９１３の上に、スパッタリング法によりチタン膜（厚さ１００ｎｍ）、アルミニウム膜（厚さ２００ｎｍ）、及びチタン膜（厚さ１００ｎｍ）の積層膜を形成し、該積層膜を選択的にエッチングすることにより、導電層９１４及び導電層９１５を形成する。
【０４１３】
次に、窒素雰囲気下、３００℃で６０分間加熱処理を行うことにより、第２の加熱処理を行う。
【０４１４】
次に、酸化物半導体層９１３、導電層９１４、及び導電層９１５の上に、スパッタリング法により酸化シリコン膜を形成することにより、絶縁層９１７を形成する。
【０４１５】
次に、絶縁層９１７の上に、ポリイミド樹脂膜（厚さ１．５μｍ）を形成することにより、絶縁層９１８を形成する。
【０４１６】
次に、窒素雰囲気下、２５０℃で６０分間加熱処理を行うことにより、第３の加熱処理を行う。
【０４１７】
次に、図１６（Ａ）に示すトランジスタを作製する場合には、絶縁層９１８の上に、ポリイミド樹脂膜（厚さ２．０μｍ）を形成することにより、絶縁層９１９を形成する。
【０４１８】
また、図１６（Ｂ）に示すトランジスタを作製する場合には、まず、絶縁層９１８の上に、スパッタリング法により、チタン膜（厚さ１００ｎｍ）、アルミニウム膜（厚さ２００ｎｍ）、及びチタン膜（厚さ１００ｎｍ）の積層膜を形成し、該積層膜を選択的にエッチングすることにより、導電層９２０を形成する。さらに、絶縁層９１８及び導電層９２０の上に、ポリイミド樹脂膜（厚さ２．０μｍ）を形成することにより、絶縁層９１９を形成する。以上が図１６に示すトランジスタの作製方法である。
【０４１９】
次に、図１６（Ａ）及び図１６（Ｂ）に示すトランジスタの光負バイアス試験の結果について説明する。
【０４２０】
なお、光負バイアス試験とは、加速試験の一種であり、特に、光負バイアス試験におけるトランジスタのＶｔｈの変化量は、信頼性を調べるための重要な指標となる。光負バイアス試験において、Ｖｔｈの変化量が少ないほど、信頼性が高いトランジスタであるといえる。光負バイアス試験の前後におけるＶｔｈの変化量は、１Ｖ以下が好ましく、０．５Ｖ以下がさらに好ましい。
【０４２１】
具体的には、光負バイアス試験では、トランジスタが形成されている基板の温度（基板温度）を一定に維持し、トランジスタのソース電極及びドレイン電極を同電位とし、光を照射しながら、ゲート電極にソース電極及びドレイン電極よりも低い電位を一定時間印加する。
【０４２２】
光負バイアス試験における、トランジスタの劣化に起因するストレスの強度は、光照射条件、基板温度、ゲート絶縁層に加えられる電界強度、及び電圧印加時間により決定することができる。ゲート絶縁層に加えられる電界強度は、ゲート電極と、ソース電極及びドレイン電極の電位差をゲート絶縁層の厚さで除して決定される。
【０４２３】
また、光が照射されている環境下において、ソース電極及びドレイン電極の電位よりも高い電位をゲート電極に印加して行う試験を光正バイアス試験というが、光正バイアス試験よりも、光負バイアス試験の方が、トランジスタの特性変動が顕著に起きやすい。
【０４２４】
光負バイアス試験を行う前に、まず、図１６（Ａ）及び図１６（Ｂ）に示すそれぞれのトランジスタの初期特性を測定した。本実施の形態では、基板９１０の温度を室温（２５℃）とし、導電層９１４及び導電層９１５の間の電圧（以下、ドレイン電圧またはＶｄという）を３Ｖとし、導電層９１１及び導電層９１４の間の電圧（以下、ゲート電圧またはＶｇという）を−５Ｖ〜＋５Ｖまで変化させたときに、導電層９１４及び導電層９１５の間に流れる電流（以下、ドレイン電流またはＩｄという）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。
【０４２５】
さらに、光負バイアス試験として、トランジスタが形成されている基板９１０の温度（基板温度）を２５℃に維持し、導電層９１４及び導電層９１５の電圧を同じにし、絶縁層９１２に印加される電界強度を２ＭＶ／ｃｍとし、導電層９１１に負の電圧を印加し、絶縁層９１９側から光を照射しながら１時間保持する。なお、導電層９１１に印加する電圧を−６Ｖとする。また、導電層９１４及び導電層９１５の電圧を０Ｖとする。また、朝日分光株式会社製キセノン光源「ＭＡＸ−３０２」を用いて、ピーク波長４００ｎｍ（半値幅１０ｎｍ）、放射照度３２６μＷ／ｃｍ２の条件で光を照射する。さらに、電圧の印加を終了し、光を照射したまま、初期特性の測定と同じ条件でＶｇ−Ｉｄ特性を測定し、光負バイアス試験後のＶｇ−Ｉｄ特性を評価する。
【０４２６】
ここで、本実施の形態の光負バイアス試験におけるＶｔｈの定義について図１７を例示して説明する。図１７の横軸はゲート電圧をリニアスケールで示しており、縦軸はドレイン電流の平方根（以下、√Ｉｄともいう）をリニアスケールで示している。曲線９２１は、Ｖｇ−Ｉｄ特性におけるＩｄの値を平方根で表した曲線（以下、√Ｉｄ曲線ともいう）である。
【０４２７】
まず、測定したＶｇ−Ｉｄ曲線から√Ｉｄ曲線（曲線９２１）を求める。次に、√Ｉｄ曲線上の、√Ｉｄ曲線の微分値が最大になる点の接線９２４を求める。次に、接線９２４を延伸し、接線９２４上でＩｄが０Ａとなる時のＶｇ、すなわち接線９２４のゲート電圧軸切片９２５の値をＶｔｈとして定義する。
【０４２８】
上記光負バイアス試験前後における、図１６（Ａ）に示すトランジスタ及び図１６（Ｂ）に示すトランジスタのＶｇ−Ｉｄ特性を図１８に示す。
【０４２９】
図１８（Ａ）は、図１６（Ａ）に示すトランジスタのＶｇ−Ｉｄ特性を示す図である。図１８（Ａ）に示すように、特性曲線９３１（光負バイアス試験前の図１６（Ａ）に示すトランジスタのＶｇ−Ｉｄ特性を示す曲線）のＶｔｈは、１．０１Ｖであり、特性曲線９３２（光負バイアス試験後の図１６（Ａ）に示すトランジスタのＶｇ−Ｉｄ特性を示す曲線）のＶｔｈは、０．４４Ｖである。
【０４３０】
図１８（Ｂ）は、図１６（Ｂ）に示すトランジスタのＶｇ−Ｉｄ特性を示す図である。また、図１８（Ｃ）は、図１８（Ｂ）中の部位９４５を拡大した図である。図１８（Ｂ）に示すように、特性曲線９４１（光負バイアス試験前の図１６（Ｂ）に示すトランジスタのＶｇ−Ｉｄ特性を示す曲線）のＶｔｈは、１．１６Ｖであり、特性曲線９４２（光負バイアス試験後の図１６（Ｂ）に示すトランジスタのＶｇ−Ｉｄ特性を示す曲線）のＶｔｈは、１．１０Ｖである。
【０４３１】
図１８（Ａ）において、特性曲線９３２は、特性曲線９３１に比べてマイナス方向に０．５７Ｖ変化しており、図１８（Ｂ）において、特性曲線９４２は、特性曲線９４１に比べてマイナス方向に０．０６Ｖ変化している。よって、図１６（Ａ）に示すトランジスタ及び図１６（Ｂ）に示すトランジスタの両方とも、Ｖｔｈの変化量は１Ｖ以下であり、信頼性が高いトランジスタであることがわかる。また、図１６（Ｂ）に示す導電層９２０を設けたトランジスタは、Ｖｔｈの変化量が０．１Ｖ以下であり、図１６（Ａ）に示すトランジスタよりもさらに信頼性が高いことがわかる。
【０４３２】
上記実施の形態の入出力装置は、光が入射することによりデータを入力するものである。よって、上記実施の形態の入出力装置におけるトランジスタとして上記酸化物半導体層を含むトランジスタを用いることにより、入出力装置の信頼性を向上させることができる。
【０４３３】
（実施の形態７）
本実施の形態では、上記実施の形態における入出力装置の構造例について説明する。
【０４３４】
本実施の形態における入出力装置は、トランジスタなどの半導体素子が設けられた第１の基板（アクティブマトリクス基板）と、第２の基板と、第１の基板及び第２の基板の間に設けられた液晶層と、を含む。
【０４３５】
まず、本実施の形態の入出力装置におけるアクティブマトリクス基板の構造例について、図１９及び図２０を用いて説明する。図１９及び図２０は、本実施の形態の入出力装置におけるアクティブマトリクス基板の構造例を示す図であり、図１９（Ａ）は、平面模式図であり、図１９（Ｂ）は、図１９（Ａ）における線分Ａ−Ｂの断面模式図であり、図２０（Ａ）は、平面模式図であり、図２０（Ｂ）は、図２０（Ａ）における線分Ｃ−Ｄの断面模式図である。なお、図２０では、光検出回路の一例として、図６（Ａ）に示す構成に光検出制御トランジスタ（図６（Ｂ）に示すトランジスタ１３４）を加えた構成の光検出回路を用いる場合を示す。また、図１９及び図２０では、トランジスタの一例として図８（Ａ）を用いて説明した構造のトランジスタを用いる場合を示す。
【０４３６】
図１９及び図２０に示すアクティブマトリクス基板は、基板５００と、導電層５０１ａ乃至導電層５０１ｈと、絶縁層５０２と、半導体層５０３ａ乃至半導体層５０３ｄと、導電層５０４ａ乃至導電層５０４ｋと、絶縁層５０５と、半導体層５０６と、半導体層５０７と、半導体層５０８と、絶縁層５０９と、導電層５１０ａと、導電層５１０ｂと、を含む。
【０４３７】
導電層５０１ａ乃至導電層５０１ｈのそれぞれは、基板５００の一平面に設けられる。
【０４３８】
導電層５０１ａは、表示回路における表示選択トランジスタのゲートとしての機能を有する。
【０４３９】
導電層５０１ｂは、表示回路における保持容量の第１の容量電極としての機能を有する。なお、容量素子（保持容量）の第１の容量電極としての機能を有する層を第１の容量電極ともいう。
【０４４０】
導電層５０１ｃは、電圧Ｖｂが入力される配線としての機能を有する。なお、配線としての機能を有する層を配線ともいう。
【０４４１】
導電層５０１ｄは、光検出回路における光検出制御トランジスタのゲートとしての機能を有する。
【０４４２】
導電層５０１ｅは、光検出制御信号が入力される信号線としての機能を有する。なお、信号線としての機能を有する層を信号線ともいう。
【０４４３】
導電層５０１ｆは、光検出回路における出力選択トランジスタのゲートとしての機能を有する。
【０４４４】
導電層５０１ｇは、光検出回路における増幅トランジスタのゲートとしての機能を有する。
【０４４５】
絶縁層５０２は、導電層５０１ａ乃至導電層５０１ｈを介して基板５００の一平面に設けられる。
【０４４６】
絶縁層５０２は、表示回路における表示選択トランジスタのゲート絶縁層、表示回路における保持容量の誘電体層、光検出回路における光検出制御トランジスタのゲート絶縁層、光検出回路における増幅トランジスタのゲート絶縁層、及び光検出回路における出力選択トランジスタのゲート絶縁層としての機能を有する。
【０４４７】
半導体層５０３ａは、絶縁層５０２を介して導電層５０１ａに重畳する。半導体層５０３ａは、表示回路における表示選択トランジスタのチャネル形成層としての機能を有する。
【０４４８】
半導体層５０３ｂは、絶縁層５０２を介して導電層５０１ｄに重畳する。半導体層５０３ｂは、光検出回路における光検出制御トランジスタのチャネル形成層としての機能を有する。
【０４４９】
半導体層５０３ｃは、絶縁層５０２を介して導電層５０１ｆに重畳する。半導体層５０３ｃは、光検出回路における出力選択トランジスタのチャネル形成層としての機能を有する。
【０４５０】
半導体層５０３ｄは、絶縁層５０２を介して導電層５０１ｇに重畳する。半導体層５０３ｄは、光検出回路における増幅トランジスタのチャネル形成層としての機能を有する。
【０４５１】
導電層５０４ａは、半導体層５０３ａに電気的に接続される。導電層５０４ａは、表示回路における表示選択トランジスタのソース及びドレインの一方としての機能を有する。
【０４５２】
導電層５０４ｂは、導電層５０１ｂ及び半導体層５０３ａに電気的に接続される。導電層５０４ｂは、表示回路における表示選択トランジスタのソース及びドレインの他方としての機能を有する。
【０４５３】
導電層５０４ｃは、絶縁層５０２を介して導電層５０１ｂに重畳する。導電層５０４ｃは、表示回路における保持容量の第２の容量電極としての機能を有する。
【０４５４】
導電層５０４ｄは、絶縁層５０２を貫通する開口部において導電層５０１ｃに電気的に接続される。導電層５０４ｄは、光検出回路における光電変換素子の第１の電流端子及び第２の電流端子の一方としての機能を有する。
【０４５５】
導電層５０４ｅは、半導体層５０３ｂに電気的に接続される。導電層５０４ｅは、光検出回路における光検出制御トランジスタのソース及びドレインの一方としての機能を有する。
【０４５６】
導電層５０４ｆは、半導体層５０３ｂに電気的に接続され、且つ絶縁層５０２を貫通する開口部において導電層５０１ｇに電気的に接続される。導電層５０４ｆは、光検出回路における光検出制御トランジスタのソース及びドレインの他方としての機能を有する。
【０４５７】
導電層５０４ｇは、絶縁層５０２を貫通する開口部において導電層５０１ｄ及び導電層５０１ｅに電気的に接続される。導電層５０４ｇは、光検出制御信号が入力される信号線としての機能を有する。
【０４５８】
導電層５０４ｈは、半導体層５０３ｃに電気的に接続される。導電層５０４ｈは、光検出回路における出力選択トランジスタのソース及びドレインの一方としての機能を有する。
【０４５９】
導電層５０４ｉは、半導体層５０３ｃ及び半導体層５０３ｄに電気的に接続される。導電層５０４ｉは、光検出回路における出力選択トランジスタのソース及びドレインの他方、並びに光検出回路における増幅トランジスタのソース及びドレインの一方としての機能を有する。
【０４６０】
導電層５０４ｊは、半導体層５０３ｄに電気的に接続され、絶縁層５０２を貫通する開口部において導電層５０１ｈに電気的に接続される。導電層５０４ｊは、光検出回路における増幅トランジスタのソース及びドレインの他方としての機能を有する。
【０４６１】
導電層５０４ｋは、絶縁層５０２を貫通する開口部において導電層５０１ｈに電気的に接続される。導電層５０４ｋは、電圧Ｖａ又は電圧Ｖｂが入力される配線としての機能を有する。
【０４６２】
絶縁層５０５は、導電層５０４ａ乃至導電層５０４ｋを介して半導体層５０３ａ乃至半導体層５０３ｄに接する。
【０４６３】
半導体層５０６は、絶縁層５０５を貫通して設けられた開口部において導電層５０４ｄに電気的に接続される。
【０４６４】
半導体層５０７は、半導体層５０６に接する。
【０４６５】
半導体層５０８は、半導体層５０７に接する。
【０４６６】
絶縁層５０９は、絶縁層５０５、半導体層５０６、半導体層５０７、及び半導体層５０８に重畳する。絶縁層５０９は、表示回路及び光検出回路における平坦化絶縁層としての機能を有する。なお、必ずしも絶縁層５０９を設けなくてもよい。
【０４６７】
導電層５１０ａは、絶縁層５０５及び絶縁層５０９を貫通する開口部において導電層５０４ｂに電気的に接続される。また、導電層５１０ａを、導電層５０１ａに重畳させることにより、光漏れを防止することができる。導電層５１０ａは、表示回路における表示素子の画素電極としての機能を有する。なお、画素電極としての機能を有する層を画素電極ともいう。
【０４６８】
導電層５１０ｂは、絶縁層５０５及び絶縁層５０９を貫通する開口部において導電層５０４ｅに電気的に接続され、絶縁層５０５及び絶縁層５０９を貫通する開口部において半導体層５０８に電気的に接続される。
【０４６９】
さらに、本実施の形態における入出力装置の構造例について、図２１及び図２２を用いて説明する。図２１及び図２２は、図１９及び図２０に示すアクティブマトリクス基板を用いた入出力装置の構造例を示す図であり、図２１（Ａ）は、平面模式図であり、図２１（Ｂ）は、図２１（Ａ）における線分Ａ−Ｂの断面模式図であり、図２２（Ａ）は、平面模式図であり、図２２（Ｂ）は、図２２（Ａ）における線分Ｃ−Ｄの断面模式図である。なお、一例として光電変換素子をフォトダイオードとし、表示素子を液晶素子とする。
【０４７０】
図２１及び図２２に示す入出力装置は、図１９及び図２０に示すアクティブマトリクス基板に加え、基板５１２と、遮光層５１３と、絶縁層５１６と、導電層５１７と、液晶層５１８と、を含む。なお、図２１（Ａ）及び図２２（Ａ）では、便宜のため、導電層５１７を省略する。
【０４７１】
遮光層５１３は、基板５１２の一平面の一部に設けられる。例えば遮光層５１３は、光電変換素子と重なる領域の一部を除く基板５１２の一平面に設けられる。
【０４７２】
絶縁層５１６は、遮光層５１３を介して基板５１２の一平面に設けられる。
【０４７３】
導電層５１７は、基板５１２の一平面に設けられる。導電層５１７は、表示回路における共通電極としての機能を有する。なお、光検出回路において、必ずしも導電層５１７が設けられなくてもよい。
【０４７４】
液晶層５１８は、導電層５１０ａ及び導電層５１７の間に設けられ、絶縁層５０９を介して半導体層５０８に重畳する。
【０４７５】
なお、導電層５１０ａ、液晶層５１８、及び導電層５１７は、表示回路における表示素子としての機能を有する。
【０４７６】
さらに、図２１及び図２２に示す入出力装置の各構成要素について説明する。
【０４７７】
基板５００及び基板５１２としては、図８（Ａ）における基板４００ａに適用可能な基板を用いることができる。
【０４７８】
導電層５０１ａ乃至導電層５０１ｈとしては、図８（Ａ）における導電層４０１ａに適用可能な材料の層を用いることができる。また、導電層４０１ａに適用可能な材料の層を積層して導電層５０１ａ乃至導電層５０１ｈを構成してもよい。
【０４７９】
絶縁層５０２としては、図８（Ａ）における絶縁層４０２ａに適用可能な材料の層を用いることができる。また、絶縁層４０２ａに適用可能な材料の層を積層して絶縁層５０２を構成してもよい。
【０４８０】
半導体層５０３ａ乃至半導体層５０３ｄとしては、図８（Ａ）に示す酸化物半導体層４０３ａに適用可能な材料の層を用いることができる。
【０４８１】
導電層５０４ａ乃至導電層５０４ｋとしては、図８（Ａ）における導電層４０５ａ又は導電層４０６ａに適用可能な材料の層を用いることができる。また、導電層４０５ａ又は導電層４０６ａに適用可能な材料の層を積層して導電層５０４ａ乃至導電層５０４ｋを構成してもよい。
【０４８２】
絶縁層５０５としては、図８（Ａ）における絶縁層４０７ａに適用可能な材料の層を用いることができる。また、絶縁層４０７ａに適用可能な層を積層して絶縁層５０５を構成してもよい。
【０４８３】
半導体層５０６は、一導電型（Ｐ型及びＮ型の一方）の半導体層である。半導体層５０６としては、例えばシリコンを含有する半導体層を用いることができる。
【０４８４】
半導体層５０７は、半導体層５０６より抵抗の高い半導体層である。半導体層５０７としては、例えばシリコンを含有する半導体層を用いることができる。
【０４８５】
半導体層５０８は、半導体層５０６とは異なる導電型（Ｐ型及びＮ型の他方）の半導体層である。半導体層５０８としては、例えばシリコンを含有する半導体層を用いることができる。
【０４８６】
絶縁層５０９及び絶縁層５１６としては、例えばポリイミド、アクリル、ベンゾシクロブテン、などの有機材料の層を用いることができる。また絶縁層５０９としては、低誘電率材料（ｌｏｗ−ｋ材料ともいう）の層を用いることもできる。
【０４８７】
導電層５１０ａ、導電層５１０ｂ、及び導電層５１７としては、例えば透光性を有する導電材料の層を用いることができ、透光性を有する導電材料としては、例えばインジウム錫酸化物、酸化インジウムに酸化亜鉛を混合した金属酸化物（ＩＺＯ：ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅともいう）、酸化インジウムに酸化珪素（ＳｉＯ２）を混合した導電材料、有機インジウム、有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、又は酸化チタンを含むインジウム錫酸化物などを用いることができる。
【０４８８】
また、導電層５１０ａ、導電層５１０ｂ、及び導電層５１７は、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することもできる。導電性組成物を用いて形成した導電層は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率は、０．１Ω・ｃｍ以下であることが好ましい。
【０４８９】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。π電子共役系導電性高分子としては、例えばポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、又はアニリン、ピロール及びチオフェンの２種以上の共重合体若しくはその誘導体などがあげられる。
【０４９０】
遮光層５１３としては、例えば金属材料の層を用いることができる。
【０４９１】
液晶層５１８としては、例えばＴＮ液晶、ＯＣＢ液晶、ＳＴＮ液晶、ＶＡ液晶、ＥＣＢ型液晶、ＧＨ液晶、高分子分散型液晶、又はディスコチック液晶などを含む層を用いることができる。なお、液晶層５１８として、導電層５１０ｃ及び導電層５１７に印加される電圧が０Ｖのときに光を透過する液晶を用いることが好ましい。
【０４９２】
図１９乃至図２２を用いて説明したように、本実施の形態の入出力装置の構造例は、トランジスタ、画素電極、及び光電変換素子を含むアクティブマトリクス基板と、対向基板と、アクティブマトリクス基板及び対向基板の間に液晶を有する液晶層と、を含む構造である。上記構造にすることにより、同一工程により同一基板上に表示回路及び光検出回路を作製することができるため、製造コストを低減することができる。
【０４９３】
また、図１９乃至図２２を用いて説明したように、本実施の形態の入出力装置の構造例は、光を透過させる部分を除き、遮光層が設けられた構造である。上記構造にすることにより、例えばアクティブマトリクス基板に設けられたトランジスタへの光の入射を抑制することができるため、光によるトランジスタの電気的特性（例えば閾値電圧など）の変動を抑制することができる。
【０４９４】
また、本実施の形態の入出力装置において、表示回路及び光検出回路と同一基板上に表示選択信号出力回路及び出力選択回路などの回路を設けてもよい。このとき、表示選択信号出力回路及び出力選択回路などの回路のトランジスタの構造を、表示回路及び光検出回路におけるトランジスタの構造と同じにしてもよい。
【０４９５】
（実施の形態８）
本実施の形態では、上記実施の形態における入出力装置を備えた電子機器の例について説明する。
【０４９６】
本実施の形態の電子機器の構成例について、図２３（Ａ）乃至図２３（Ｄ）を用いて説明する。図２３（Ａ）乃至図２３（Ｄ）は、本実施の形態の電子機器の構成例を示す模式図である。
【０４９７】
図２３（Ａ）に示す電子機器は、携帯型情報端末の例である。図２３（Ａ）に示す情報端末は、筐体１００１ａと、筐体１００１ａに設けられた入出力部１００２ａと、を具備する。
【０４９８】
なお、筐体１００１ａの側面１００３ａに外部機器に接続させるための接続端子、及び図２３（Ａ）に示す携帯型情報端末を操作するためのボタンの一つ又は複数を設けてもよい。
【０４９９】
図２３（Ａ）に示す携帯型情報端末は、筐体１００１ａの中に、ＣＰＵと、メインメモリと、外部機器とＣＰＵ及びメインメモリとの信号の送受信を行うインターフェースと、外部機器との信号の送受信を行うアンテナと、を備える。
【０５００】
図２３（Ａ）に示す携帯型情報端末は、例えば電話機、電子書籍、及び遊技機の一つ又は複数としての機能を有する。
【０５０１】
図２３（Ｂ）に示す電子機器は、折り畳み式の携帯型情報端末の例である。図２３（Ｂ）に示す携帯型情報端末は、筐体１００１ｂと、筐体１００１ｂに設けられた入出力部１００２ｂと、筐体１００４と、筐体１００４に設けられた入出力部１００５と、筐体１００１ｂ及び筐体１００４を接続する軸部１００６と、を具備する。
【０５０２】
また、図２３（Ｂ）に示す携帯型情報端末では、軸部１００６により筐体１００１ｂ又は筐体１００４を動かすことにより、筐体１００１ｂを筐体１００４に重畳させることができる。
【０５０３】
なお、筐体１００１ｂの側面１００３ｂ又は筐体１００４の側面１００７に外部機器に接続させるための接続端子、及び図２３（Ｂ）に示す携帯型情報端末を操作するためのボタンの一つ又は複数を設けてもよい。
【０５０４】
また、入出力部１００２ｂ及び入出力部１００５に、互いに異なる画像又は一続きの画像を表示させてもよい。なお、入出力部１００５を必ずしも設けなくてもよく、入出力部１００５の代わりに、入力装置であるキーボードを設けてもよい。
【０５０５】
図２３（Ｂ）に示す携帯型情報端末は、筐体１００１ｂ又は筐体１００４の中に、ＣＰＵと、メインメモリと、外部機器とＣＰＵ及びメインメモリとの信号の送受信を行うインターフェースと、を備える。また、図２３（Ｂ）に示す携帯型情報端末に、外部との信号の送受信を行うアンテナを設けてもよい。
【０５０６】
図２３（Ｂ）に示す携帯型情報端末は、例えば電話機、電子書籍、及び遊技機の一つ又は複数としての機能を有する。
【０５０７】
図２３（Ｃ）に示す電子機器は、設置型情報端末の例である。図２３（Ｃ）に示す設置型情報端末は、筐体１００１ｃと、筐体１００１ｃに設けられた入出力部１００２ｃと、を具備する。
【０５０８】
なお、入出力部１００２ｃを、筐体１００１ｃにおける甲板部１００８に設けることもできる。
【０５０９】
また、図２３（Ｃ）に示す設置型情報端末は、筐体１００１ｃの中に、ＣＰＵと、メインメモリと、外部機器とＣＰＵ及びメインメモリとの信号の送受信を行うインターフェースと、を備える。また、図２３（Ｃ）に示す設置型情報端末に、外部との信号の送受信を行うアンテナを設けてもよい。
【０５１０】
さらに、図２３（Ｃ）に示す設置型情報端末における筐体１００１ｃの側面１００３ｃに券などを出力する券出力部、硬貨投入部、及び紙幣挿入部の一つ又は複数を設けてもよい。
【０５１１】
図２３（Ｃ）に示す設置型情報端末は、例えば現金自動預け払い機や券などの注文をするための情報通信端末（マルチメディアステーションともいう）又は遊技機としての機能を有する。
【０５１２】
図２３（Ｄ）は、設置型情報端末の例である。図２３（Ｄ）に示す設置型情報端末は、筐体１００１ｄと、筐体１００１ｄに設けられた入出力部１００２ｄと、を具備する。なお、筐体１００１ｄを支持する支持台を設けてもよい。
【０５１３】
図２３（Ｄ）に示す設置型情報端末は、例えばデジタルフォトフレーム、モニタ、又はテレビジョン装置としての機能を有する。
【０５１４】
上記実施の形態の入出力装置は、例えば電子機器の入出力部として用いられ、例えば図２３（Ａ）乃至図２３（Ｄ）に示す入出力部１００２ａ乃至入出力部１００２ｄとして用いられる。また、図２３（Ｂ）に示す入出力部１００５として上記実施の形態の入出力装置を用いてもよい。
【０５１５】
図２３を用いて説明したように、本実施の形態の電子機器の一例は、上記実施の形態における入出力装置が用いられた入出力部を具備する構成である。上記構成にすることにより、例えば指又はペンを用いて電子機器の操作又は電子機器への情報の入力を行うことができる。
【０５１６】
また、本実施の形態の電子機器の一例は、１回の表示データの書き込みに対する表示時間が長いため、書き込み動作の間隔を長くすることができる。よって、画素部に表示される画像を長時間閲覧する場合であっても、眼精疲労を抑制することができる。
【０５１７】
また、本実施の形態の電子機器の一例では、筐体に、入出力部、入射する照度に応じて電源電圧を生成する光電変換部、及び入出力装置を操作する操作部のいずれか一つ又は複数を設けてもよい。例えば光電変換部を設けることにより、外部電源が不要となるため、外部電源が無い場所であっても、上記電子機器を長時間使用することができる。
【符号の説明】
【０５１８】
１０１    入出力部
１０２    入出力制御部
１０１ａ    表示回路駆動部
１０１ｂ    光検出回路駆動部
１０１ｃ    画素部
１１１    表示選択信号出力回路
１１２    表示データ信号出力回路
１１３ａ    光検出リセット信号出力回路
１１３ｂ    出力選択信号出力回路
１１４    ライトユニット
１１５ｄ    表示回路
１１５ｐ    光検出回路
１１６    読み出し回路
１２１    表示制御部
１２２    光検出制御部
１３１ａ    光電変換素子
１３１ｂ    光電変換素子
１３１ｃ    光電変換素子
１３２ａ    トランジスタ
１３２ｂ    トランジスタ
１３２ｃ    トランジスタ
１３３ａ    トランジスタ
１３３ｂ    トランジスタ
１３３ｃ    トランジスタ
１３４    トランジスタ
１３５    トランジスタ
１３６    容量素子
１５１ａ    トランジスタ
１５１ｂ    トランジスタ
１５２ａ    液晶素子
１５２ｂ    液晶素子
１５３ａ    容量素子
１５３ｂ    容量素子
１５４    容量素子
１５５    トランジスタ
１５６    トランジスタ
１６１    画素部
１６２    画像
１６３    被読み取り物
１６３ａ    三角形
１６３ｂ    四角形
１６４ａ    位置
１６４ｂ    位置
２０１    シフトレジスタ
２０２    論理回路
３００    順序回路
３０１ａ    トランジスタ
３０１ｂ    トランジスタ
３０１ｃ    トランジスタ
３０１ｄ    トランジスタ
３０１ｅ    トランジスタ
３０１ｆ    トランジスタ
３０１ｇ    トランジスタ
３０１ｈ    トランジスタ
３０１ｉ    トランジスタ
３０１ｊ    トランジスタ
３０１ｋ    トランジスタ
３０２    期間
３０３    期間
３０４    期間
３０５    期間
３０６    期間
３１１    期間
３１２    期間
３１３    期間
４００ａ    基板
４００ｂ    基板
４００ｃ    基板
４０１ａ    導電層
４０１ｂ    導電層
４０１ｃ    導電層
４０２ａ    絶縁層
４０２ｂ    絶縁層
４０２ｃ    絶縁層
４０３ａ    酸化物半導体層
４０３ｂ    酸化物半導体層
４０３ｃ    酸化物半導体層
４０５ａ    導電層
４０５ｂ    導電層
４０５ｃ    導電層
４０６ａ    導電層
４０６ｂ    導電層
４０６ｃ    導電層
４０７ａ    絶縁層
４０７ｂ    絶縁層
４０８ａ    導電層
４０８ｂ    導電層
４４７    絶縁層
５００    基板
５０１ａ    導電層
５０１ｂ    導電層
５０１ｃ    導電層
５０１ｄ    導電層
５０１ｅ    導電層
５０１ｆ    導電層
５０１ｇ    導電層
５０１ｈ    導電層
５０２    絶縁層
５０３ａ    半導体層
５０３ｂ    半導体層
５０３ｃ    半導体層
５０３ｄ    半導体層
５０４ａ    導電層
５０４ｂ    導電層
５０４ｃ    導電層
５０４ｄ    導電層
５０４ｅ    導電層
５０４ｆ    導電層
５０４ｇ    導電層
５０４ｈ    導電層
５０４ｉ    導電層
５０４ｊ    導電層
５０４ｋ    導電層
５０５    絶縁層
５０６    半導体層
５０７    半導体層
５０８    半導体層
５０９    絶縁層
５１０ａ    導電層
５１０ｂ    導電層
５１０ｃ    導電層
５１２    基板
５１３    遮光層
５１６    絶縁層
５１７    導電層
５１８    液晶層
８０１    測定系
８１１    トランジスタ
８１２    トランジスタ
８１３    容量素子
８１４    トランジスタ
８１５    トランジスタ
９００    基板
９０１    導電層
９０２    絶縁層
９０３    酸化物半導体層
９０５    導電層
９０６    導電層
９０７    絶縁層
９０８    平坦化層
９１０    基板
９１１    導電層
９１２    絶縁層
９１３    酸化物半導体層
９１４    導電層
９１５    導電層
９１７    絶縁層
９１８    絶縁層
９１９    絶縁層
９２０    導電層
９２１    曲線
９２４    接線
９２５    ゲート電圧軸切片
９３１    特性曲線
９３２    特性曲線
９４１    特性曲線
９４２    特性曲線
９４５    部位
９４７    絶縁層
１００４    筐体
１００５    入出力部
１００６    軸部
１００７    側面
１００８    甲板部
１００１ａ    筐体
１００１ｂ    筐体
１００１ｃ    筐体
１００１ｄ    筐体
１００２ａ    入出力部
１００２ｂ    入出力部
１００２ｃ    入出力部
１００２ｄ    入出力部
１００３ａ    側面
１００３ｂ    側面
１００３ｃ    側面
【図１】
0005808962.tif 000006
【図２】
0005808962.tif 000007
【図３】
0005808962.tif 000008
【図４】
0005808962.tif 000009
【図５】
0005808962.tif 000010
【図６】
0005808962.tif 000011
【図７】
0005808962.tif 000012
【図８】
0005808962.tif 000013
【図９】
0005808962.tif 000014
【図１０】
0005808962.tif 000015
【図１１】
0005808962.tif 000016
【図１２】
0005808962.tif 000017
【図１３】
0005808962.tif 000018
【図１４】
0005808962.tif 000019
【図１５】
0005808962.tif 000020
【図１６】
0005808962.tif 000021
【図１７】
0005808962.tif 000022
【図１８】
0005808962.tif 000023
【図１９】
0005808962.tif 000024
【図２０】
0005808962.tif 000025
【図２１】
0005808962.tif 000026
【図２２】
0005808962.tif 000027
【図２３】
0005808962.tif 000028