(57)【特許請求の範囲】
【請求項１】
ＰＯＮを介して複数のＯＮＵと接続するとともに、複数の上位装置に当該上位装置ごとに設けられるＳＮＩ（Service Node Interface）を介して接続し、これらＯＮＵと上位装置との間でやり取りするフレームを相互に転送処理するＯＬＴであって、
前記ＰＯＮを介して前記ＯＮＵからの上りフレームを受信する受信回路と、
予め設定された下り伝送速度ごとに設けられて、前記ＯＮＵへの下りフレームを、前記ＰＯＮを介して当該下り伝送速度で送信する複数の送信回路と、
前記ＳＮＩごとに設けられて、当該ＳＮＩを介して当該上位装置へ前記上りフレームを送信するとともに、当該ＳＮＩを介して当該上位装置からの前記下りフレームを受信する複数の送受信回路と、
前記受信回路で受信した前記上りフレームを前記送受信回路へ転送し、前記送受信回路で受信した前記下りフレームを前記送信回路へ転送するフレーム転送処理部と、
当該ＯＬＴを構成する各回路部の電源制御を行うブロックとして、１つ以上の常時給電ブロックと１つ以上の省電ブロックとを設け、前記回路部のうち、当該常時給電ブロックに属する回路部には電源を常時供給し、当該省電ブロックに属する回路部には当該省電ブロックの運用に応じて電源の供給・停止を制御する電源制御部と
を備え、
前記フレーム転送処理部は、
前記ＯＮＵに個別のＬＬＩＤ（Logical Link ID）ごとに、当該ＬＬＩＤと対応するＳＮＩ選択情報が登録されているＬＬＩＤテーブルと、
前記ＯＮＵと接続されたユーザ装置に個別のＭＡＣアドレスごとに、当該ＯＮＵのＬＬＩＤおよび下り出力先選択情報が登録されているＭＡＣアドレス検索テーブルと
を含み、
前記受信回路で受信した前記上りフレームのＬＬＩＤと対応するＳＮＩ選択情報を前記ＬＬＩＤテーブルから取得して、前記送受信回路のうち当該ＳＮＩ選択情報と対応する送受信回路へ当該上りフレームを転送し、
前記送受信回路で受信した前記下りフレームの宛先ＭＡＣアドレスと対応するＬＬＩＤおよび下り出力先選択情報を前記ＭＡＣアドレス検索テーブルから取得して、当該ＬＬＩＤを当該下りフレームに付与した後、前記送信回路のうち当該下り出力先選択情報と対応する送信回路へ転送し、
前記電源制御部は、前記各ＳＮＩの運用状態を示す外部からの設定に基づいて、前記省電ブロックのうち、運用中状態のＳＮＩと接続されている送受信回路が属する省電ブロックへ電源を供給し、未運用状態のＳＮＩと接続されている送受信回路が属する省電ブロックへの電源供給を停止する
ことを特徴とするＯＬＴ。
【請求項２】
請求項１に記載のＯＬＴにおいて、
前記電源制御部は、前記各下り伝送速度の運用状態を示す外部からの設定に基づいて、前記省電ブロックのうち、運用中状態の下り伝送速度に対応する送信回路が属する省電ブロックへ電源を供給し、未運用状態の下り伝送速度に対応する送信回路が属する省電ブロックへの電源供給を停止することを特徴とするＯＬＴ。
【請求項３】
請求項１または請求項２に記載のＯＬＴにおいて、
前記ＬＬＩＤテーブルまたは前記ＭＡＣアドレス検索テーブルのうち少なくともいずれか一方は、複数の記憶部からなり、
前記電源制御部は、前記各記憶部の使用状態を示す外部からの設定に基づいて、前記記憶部のうち、使用状態の記憶部へ電源を供給し、未使用状態の記憶部へ電源供給を停止する
ことを特徴とするＯＬＴ。
【請求項４】
請求項１〜請求項３のいずれか１つに記載のＯＬＴにおいて、
前記フレーム転送処理部は、
複数の記憶部からなり、前記下りフレームが属するＶＬＡＮを識別するためのＶＩＤ（VLAN Identifier）ごとに、当該下りフレームに関するＬＬＩＤおよび下り出力先選択情報が登録されているＶＩＤテーブルをさらに含み、
前記送受信回路で受信した前記下りフレームに関する前記ＬＬＩＤおよび前記下り出力先選択情報を、当該下りフレームの宛先ＭＡＣアドレスに基づき前記ＭＡＣアドレス検索テーブルから取得し、あるいは当該下りフレームのＶＩＤに基づき前記ＶＩＤテーブルから取得し、
前記電源制御部は、前記各記憶部の使用状態を示す外部からの設定に基づいて、前記記憶部のうち、使用状態の記憶部へ電源を供給し、未使用状態の記憶部へ電源供給を停止する
ことを特徴とするＯＬＴ。
【請求項５】
請求項１〜請求項４のいずれか１つに記載のＯＬＴにおいて、
前記フレーム転送処理部は、前記上りフレームが自己より前に当該上りフレームに関する処理を行う回路部で廃棄対象フレームと判定された場合、自己に入力された当該上りフレームのＳＮＩ選択情報を取得する処理、および／または当該上りフレームに関するＳＮＩ選択情報を前記ＭＡＣアドレス検索テーブルへ登録する処理を行わず、当該上りフレームを廃棄することを特徴とするＯＬＴ。
【請求項６】
請求項１〜請求項５のいずれか１つに記載のＯＬＴにおいて、
前記フレーム転送処理部は、前記下りフレームが自己より前に当該下りフレームに関する処理を行う回路部で廃棄対象フレームと判定された場合、自己に入力された当該下りフレームの出力先選択情報を取得する処理、および／または当該出力先選択情報を当該下りフレームに付与する処理を行わず、当該下りフレームを廃棄することを特徴とするＯＬＴ。
【請求項７】
ＰＯＮを介して複数のＯＮＵを接続するとともに、複数の上位装置に当該上位装置ごとに設けられるＳＮＩ（Service Node Interface）を介して接続し、これらＯＮＵと上位装置との間でやり取りするフレームを相互に転送処理するＯＬＴで用いられるフレーム転送方法であって、
前記ＯＮＵに個別のＬＬＩＤ（Logical Link ID）ごとに、当該ＬＬＩＤと対応するＳＮＩ選択情報をＬＬＩＤテーブルで記憶する第１の記憶ステップと、
前記ＯＮＵと接続されたユーザ装置に個別のＭＡＣアドレスごとに、当該ＯＮＵのＬＬＩＤおよび下り出力先選択情報をＭＡＣアドレス検索テーブルで記憶する第２の記憶ステップと、
前記ＰＯＮを介して前記ＯＮＵから受信した上りフレームのＬＬＩＤと対応するＳＮＩ選択情報を前記ＬＬＩＤテーブルから取得し、前記ＳＮＩごとに設けられて当該ＳＮＩを介して当該上位装置との間でフレームを送受信する送受信回路のうち、当該ＳＮＩ選択情報と対応する送受信回路へ当該上りフレームを転送する第１の転送ステップと、
前記送受信回路で受信した下りフレームの宛先ＭＡＣアドレスと対応するＬＬＩＤおよび下り出力先選択情報を前記ＭＡＣアドレス検索テーブルから取得し、当該ＬＬＩＤを当該下りフレームに付与した後、予め設定された下り伝送速度ごとに設けられて前記ＯＮＵへの下りフレームを前記ＰＯＮを介して当該下り伝送速度で送信する複数の送信回路のうち、当該下り出力先選択情報と対応する送信回路へ転送する第２の転送ステップと、
当該ＯＬＴを構成する各回路部の電源制御を行うブロックとして、１つ以上の常時給電ブロックと１つ以上の省電ブロックとを設け、前記回路部のうち、当該常時給電ブロックに属する回路部には電源を常時供給し、当該省電ブロックに属する回路部には当該省電ブロックの運用に応じて電源の供給・停止を制御する電源制御ステップと
を備え、
前記電源制御ステップでは、前記各ＳＮＩの運用状態を示す外部からの設定に基づいて、前記省電ブロックのうち、運用中状態のＳＮＩと接続されている送受信回路が属する省電ブロックへ電源を供給し、未運用状態のＳＮＩと接続されている送受信回路が属する省電ブロックへの電源供給を停止する
ことを特徴とするフレーム転送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信技術に関し、特にＰＯＮシステムを事業者側ネットワーク（サービス網）の上位装置と接続するＯＬＴ（Optical Line Terminal）におけるフレーム転送技術に関する。
【背景技術】
【０００２】
２００９年にＩＥＥＥ８０２．３ａｖにおいて１０Ｇ−ＥＰＯＮ（10 Gigabit Ethernet Passive Optical Network：Ethernetは登録商標）の標準化が完了した。１０Ｇ−ＥＰＯＮの特徴は、既に広く普及しているＧＥ−ＰＯＮ（Gigabit Ethernet Passive Optical Network：非特許文献１参照）の１０倍の高速伝送が可能なことである。さらに、既存のＧＥ−ＰＯＮと１０Ｇ−ＥＰＯＮを混在させて利用できるという特徴がある。
【０００３】
ＧＥ−ＰＯＮと１０Ｇ−ＥＰＯＮを混在させて利用する場合は、１Ｇ下り信号と１０Ｇ下り信号で異なる波長を使用するＷＤＭ技術を用い、１Ｇ下り信号間と１０Ｇ下り信号間のそれぞれにおいてＴＤＭ技術を用いる。上り信号においては、１Ｇ上り信号と１０Ｇ上り信号で同一の波長を使用し、１Ｇ上り信号と１０Ｇ上り信号をまとめてＴＤＭＡ技術を用いる。すなわち、１Ｇ下り信号、１０Ｇ下り信号、および、上り信号で異なる３種類の波長を用いる。
【０００４】
［第１の従来技術］
まず、第１の従来技術について説明する。図３６は、従来の１０Ｇ−ＥＰＯＮシステムの構成例である。図３６に示すように、１０Ｇ−ＥＰＯＮでは、ＧＥ−ＰＯＮと１０Ｇ−ＥＰＯＮを混在させて利用できるため、１台のＯＬＴに１Ｇ−ＯＮＵ（Optical Network Unit）と１０Ｇ−ＯＮＵを接続することができる。
図３７は、従来のＯＬＴの構成を示すブロック図である（特許文献１参照）。図３８は、従来のＯＬＴで用いられるフレーム転送処理の要部構成を示すブロック図である。
【０００５】
従来のＯＬＴでは、フレーム転送処理部６０で、下りフレームの宛先ＭＡＣアドレスにより、下りフレームの宛先ＯＮＵを決定する。このため、受信した上りフレームの送信元ＭＡＣアドレスを、ＭＡＣアドレス登録部６１Ａが、受信した上りフレームのプリアンブルから取得した送信元ＯＮＵのＬＬＩＤ（Logical Link ID）に括りつけてＭＡＣアドレス検索テーブル６１Ｂへ登録しておく。そして、受信した下りフレームの宛先ＭＡＣアドレスが、ＭＡＣアドレス検索テーブル６１Ｂに登録済みであれば、ＭＡＣアドレス検索部６１Ｃで、そのＭＡＣアドレスに括りつけられたＬＬＩＤを宛先ＯＮＵと判断する機能が搭載されている。
【０００６】
図３７のＯＬＴにおいて、第１の送受信回路５２は、ＰＯＮポート５１に接続されたＯＤＮ（Optical Distribution Network）を介してＯＮＵとの間でフレームを送受信するための回路である。ＯＬＴとＯＮＵの間のデータ伝送を、ＯＤＮを介して行うシステムがＰＯＮである。
第２の送受信回路５８は、ＳＮＩ（Service Node Interface）側に設けられたＳＮＩポート５９を介して接続された事業者ネットワークＮＷとのインターフェースになる回路である。
フレーム分離部５３は、第１の送受信回路５２より受信されたフレームのうち、ＯＬＴ５０宛てのフレーム（ＰＯＮの制御に用いられる制御フレーム）を制御フレーム処理部５４へ送信するとともに、その他のフレームをフレーム転送処理部６０へ送信する処理部である。
【０００７】
フレーム多重部５６は、フレーム転送処理部６０からの下りフレームと制御フレーム処理部５４からの制御フレームとを時分割的に多重し、第１の送受信回路５２に対して送信する処理部である。
フレーム転送処理部６０は、フレーム分離部５３と第２の送受信回路５８の双方から受信したフレームについて、それぞれの宛先ＭＡＣアドレスに基づき、フレームの転送処理を行う処理部である。
【０００８】
制御フレーム処理部５４は、各ＯＮＵにＬＬＩＤを割り当てるための発見処理（Discoveryプロセス）や上り信号（ＯＮＵからＯＬＴ宛ての信号）の調停といった、ＰＯＮの制御に関する処理や、各ＯＮＵのＬＬＩＤ等のＰＯＮ−ＩＦポート情報を帯域割当処理部５５へ転送する処理を行う処理部である。
帯域割当処理部５５は、制御フレーム処理部５４からの要求に従い、ＯＮＵへ帯域（送信開始時刻と送信データ量）を割り当てる処理や、制御フレーム処理部５４から転送されたＰＯＮ−ＩＦポート情報を管理する処理を行う処理部である。
【０００９】
また、図３８のフレーム転送処理部６０のうち、ＭＡＣアドレスの登録・検索を行うＭＡＣアドレス処理部６１において、ＭＡＣアドレス登録部６１Ａは、受信した上りフレームの送信元ＭＡＣアドレスに基づいてＭＡＣアドレス検索テーブル６１Ｂを検索し、送信元ＭＡＣアドレスがＭＡＣアドレス検索テーブル６１Ｂに登録されていない場合は新規に登録し、送信元ＭＡＣアドレスが既にＭＡＣアドレス検索テーブル６１Ｂに登録されている場合は、受信した上りフレームの送信元ＭＡＣアドレスと同じ登録ＭＡＣアドレス、および、この登録ＭＡＣアドレスと関連付けられたＬＬＩＤと下り伝送速度情報が格納されている記憶領域に、受信した上りフレームの送信元ＭＡＣアドレスと、受信した上りフレームから読み出したＬＬＩＤと下り伝送速度情報を上書きして、登録情報を更新する（登録情報を変更する必要がない場合は、更新しないようにしてもよい）。
ＭＡＣアドレス検索テーブル６１Ｂには、各送信元ＭＡＣアドレスに対応するＯＮＵのＬＬＩＤが登録されている。
【００１０】
ＭＡＣアドレス検索部６１Ｃは、受信した下りフレームの宛先ＭＡＣアドレスに基づいて、ＭＡＣアドレス検索テーブル６１Ｂから、対応するＬＬＩＤを読み出して、下りフレームに付与するＬＬＩＤを決定する。
レイテンシ吸収部６１Ｄは、受信した下りフレームに遅延を付加して、ＭＡＣアドレス検索部６１ＣでのＬＬＩＤ決定処理によるレイテンシを吸収する。
出力合成部６１Ｅは、レイテンシ吸収部６１Ｄから出力された下りフレームのプリアンブルに、ＭＡＣアドレス検索部６１Ｃで決定したＬＬＩＤを挿入することにより、送信する下りフレームに宛先ＬＬＩＤを付与する。
【００１１】
１０Ｇ−ＥＰＯＮシステムにおいて、１Ｇ−ＯＮＵ宛と１０Ｇ−ＯＮＵ宛の下りフレームが混在した場合も同様に、宛先ＯＮＵのＬＬＩＤを決定することが可能であるが、そのＬＬＩＤがどちらの種類のＯＮＵのものなのかを別途確認して、該当のレートの下りフレーム出力から送信する必要がある。しかしながら、従来のＯＬＴにはそのような機能は搭載されていない。
【００１２】
図３９は、従来の１Ｇ−ＥＰＯＮ用のＯＬＴで用いられるフレーム転送処理の要部構成（変更後）を示すブロック図である。ここでは、下り伝送速度処理部を追加した変更後の要部構成が示されている。
従来のＯＬＴにおいて、下りフレームの宛先ＭＡＣアドレスから宛先ＯＮＵのＬＬＩＤを決定し、そのＬＬＩＤから下り伝送速度情報を決定して、それらの情報を下りフレームに付加する回路を追加する場合（すなわち、１Ｇ−ＥＰＯＮ用のＯＬＴを１０Ｇ−ＥＰＯＮ対応とする場合）、フレーム転送処理部６０において、図３９のような、下り伝送速度処理部６２が必要となると考えられる。
【００１３】
ＭＡＣアドレス検索部６１Ｃは、受信した下りフレームの宛先ＭＡＣアドレスに基づいて、ＭＡＣアドレス検索テーブル６１Ｂから、対応するＬＬＩＤを読み出して、下りフレームに付与するＬＬＩＤを決定する。
第１のレイテンシ吸収部６１Ｄは、受信した下りフレームに遅延を付加して、ＭＡＣアドレス検索部６１ＣでのＬＬＩＤ決定処理によるレイテンシを吸収する。
第１の出力合成部６１Ｅは、第１のレイテンシ吸収部６１Ｄから出力された下りフレームのプリアンブルに、ＭＡＣアドレス検索部６１Ｃで決定したＬＬＩＤを挿入することにより、送信する下りフレームに宛先ＬＬＩＤを付与する。
【００１４】
下り伝送速度検索部６２Ｃは、付与された宛先ＬＬＩＤに基づいて、下り伝送速度管理テーブル６２Ｂから、対応する下り伝送速度情報を読み出して、下りフレームの下り伝送速度を決定する。
第２のレイテンシ吸収部６２Ｄは、受信した下りフレームに遅延を付加して、下り伝送速度検索部６２Ｃでの下り伝送速度決定処理によるレイテンシを吸収する。
第２の出力合成部６２Ｅは、第２のレイテンシ吸収部６２Ｄから出力された下りフレームのプリアンブルに、下り伝送速度検索部６２Ｃで決定した下り伝送速度情報を挿入することにより、送信する下りフレームに下り伝送速度情報を付与する。
【００１５】
図３９において、速度情報登録部６２Ａは、受信した上りフレームのプリアンブルから送信元ＯＮＵのＬＬＩＤを取得し、送信元ＯＮＵのＬＬＩＤに対応する、下り伝送速度情報を帯域割当処理部５５から読み出して、当該ＬＬＩＤと下り伝送速度情報とを対応付けて、下り伝送速度管理テーブル６２Ｂに登録する。
下り伝送速度管理テーブル６２Ｂには、各ＯＮＵのＬＬＩＤに対応する下り伝送速度情報が登録されている。
下り伝送速度検索部６２Ｃは、下りフレームの宛先ＬＬＩＤに基づいて下り伝送速度管理テーブル６２Ｂから下り伝送速度情報を読み出して、送信する下りフレームの下り伝送速度情報を決定する。
【００１６】
第２のレイテンシ吸収部６２Ｄは、宛先ＬＬＩＤが付加された下りフレームに遅延を付加して、下り伝送速度検索部６２Ｃでの下り伝送速度決定処理によるレイテンシを吸収する。
第２の出力合成部６２Ｅは、第２のレイテンシ吸収部６２Ｄから出力された下りフレームに、下り伝送速度検索部６２Ｃでの検索により読み出された下り伝送速度情報を付与する。
下りフレームは、付与された下り伝送速度情報に従って、所定の速度でＰＯＮへ送出される。
【００１７】
なお、この図３９では、速度情報登録部６２Ａに対して、上りフレームと帯域割当処理部５５から下り伝送速度情報が入力されているが、このような登録用の回路（速度情報登録部６２Ａ）は必ずしも必要ではない。ＯＬＴ５０を制御・管理するソフトウェアが、ＬＬＩＤ毎の下り伝送速度情報を把握しているので、このソフトウェアにより、下り伝送速度管理テーブル６２Ｂに必要な情報を書き込むことが可能である。
【００１８】
［第２の従来技術］
次に、第２の従来技術について説明する。図４０は、従来の１０Ｇ−ＥＰＯＮシステムの他の構成例である。図４１は、従来の１０Ｇ−ＥＰＯＮシステムの他の構成例である。
従来のＰＯＮシステムでは、非特許文献２が示すように、ＯＬＴには、ＳＮＩ（Service Node Interface）側にＳＮＩポートが１つ設けられている。
【００１９】
したがって、ＯＮＵ（Optical Network Unit）毎に接続するネットワーク（サービス網）を変える必要がある場合、従来のＰＯＮシステムでは、図４０もしくは図４１のようなシステム構成となる。このうち、図４０のシステム構成は、各ネットワーク（サービス網）ＮＷごとに、１つのＯＬＴを設けた構成例である。また、図４１のシステム構成は、ＯＬＴと複数のネットワークＮＷとの間にスイッチ（もしくはルータ等）を挿入し、複数のネットワークＮＷを１つのＯＬＴに接続した構成例である。これらＰＯＮシステムで用いられるＯＬＴは、前述した図３６と同様のＯＬＴが用いられる。
【００２０】
図４０および図４１のどちらのシステム構成も、ＳＮＩとネットワークＮＷの間には、サービス網内の転送制御等を行う上位装置が挿入される。この際、ＰＯＮシステムで実現できるサービスの内容は、ＯＬＴに接続する上位装置により制限される。例えば、ＯＬＴと接続している上位装置が１Ｇ  Ｅｔｈｅｒｎｅｔ用の場合、このＰＯＮシステムは１Ｇ  Ｅｔｈｅｒｎｅｔによるサービスに制限される。
【００２１】
また、図４１の場合、１台のスイッチとＯＬＴを複数の上位装置で共用する、すなわちＯＬＴ１台分の帯域を分割して使用することになる。このため、図４０の場合と比較するとそれぞれの上位装置で使用できる下りフレームの帯域が小さくなってしまう。
【００２２】
つまり、ＯＮＵ毎に接続するネットワークＮＷが異なる場合、従来は２とおりの方法があったが、それらの方法は、
方法１（図４０）：各上位装置で使用できる下り帯域を最大にできるが、接続するネットワークＮＷと同数のＯＬＴが必要
方法２（図４１）：各上位装置で使用できる下り帯域が方法１（図４０）より小さくなる（上位装置の下り帯域を最大まで使用できない）が、ＯＬＴは１台でよい
と、どちらも長所と短所があった。
【先行技術文献】
【特許文献】
【００２３】
【特許文献１】特開２００９−２６０６６８号公報
【非特許文献】
【００２４】
【非特許文献１】「技術基礎講座［GE-PON技術］第１回 PONとは」、ＮＴＴ技術ジャーナル、Vol.17、No.8、pp.71-74、2005
【非特許文献２】「Gigabit Ethernet-PON（GE-PON）システムの開発」、ＮＴＴ技術ジャーナル、Vol.17、No.3、pp.75-80、2005
【発明の概要】
【発明が解決しようとする課題】
【００２５】
前述した第１の従来技術では、１台のＯＬＴに１Ｇ−ＯＮＵと１０Ｇ−ＯＮＵを接続する場合、伝送速度決定処理を実行するためのハードウェアの追加が必要となる。しかしながら、伝送速度決定処理を実行するためのハードウェアは、例えば図３９に示した下り伝送速度情報処理部６２のように、ＬＬＩＤ決定処理を実行するＭＡＣアドレス処理部６１と同様の回路規模を持つものとなる。このため、ＯＬＴの回路規模が大きくなり、装置が大型化するという問題点があった。また、このような回路規模の増大に起因して、消費電力、フレーム転送遅延時間、さらには装置コストなどが増大するという問題点があった。
【００２６】
前述した第２の従来技術では、１台のＯＬＴに複数のネットワーク（サービス網）ＮＷを接続する場合、方法１によれば、接続するネットワーク（サービス網）と同数のＯＬＴが必要となるため、ＰＯＮシステム全体のＯＬＴ数を考慮した場合、方法２が望ましい。
しかしながら、方法２によれば、ＯＬＴと各ネットワークＮＷの上位装置との間にスイッチ（もしくはルータ等）を挿入する必要がある。このため、各上位装置でスイッチの下り帯域を共用することになり、個々の上位装置で使用できる下り帯域が制限されるという問題点があった。
【００２７】
また、ＯＬＴにおいて、上位装置ごとにＳＮＩポートを備えて、複数のネットワークに対応する構成を考えた場合、ユーザ装置と事業者ネットワークＮＷのうち、特定の組合せ間でのみ、当該ＯＬＴを介して接続するという運用状況も存在しうる。したがって、各ＳＮＩポートに接続された回路部に対して電源を常時供給した場合、未運用のＳＮＩポートに接続されている回路部にも電源を常時供給することになるため、ＯＬＴにおける消費電力が増大するという問題点があった。
【００２８】
本発明はこのような課題を解決するためのものであり、回路規模および消費電力の増大を抑制するとともに、下り帯域に対する制限を回避しつつ、１台のＯＬＴにより、複数のＯＮＵと複数の上位装置との間でやり取りするフレームを転送することができるフレーム転送技術を提供することを目的としている。
【課題を解決するための手段】
【００２９】
このような目的を達成するために、本発明にかかるＯＬＴは、ＰＯＮを介して複数のＯＮＵと接続するとともに、複数の上位装置に当該上位装置ごとに設けられるＳＮＩを介して接続し、これらＯＮＵと上位装置との間でやり取りするフレームを相互に転送処理するＯＬＴであって、ＰＯＮを介してＯＮＵからの上りフレームを受信する受信回路と、予め設定された下り伝送速度ごとに設けられて、ＯＮＵへの下りフレームを、ＰＯＮを介して当該下り伝送速度で送信する複数の送信回路と、ＳＮＩごとに設けられて、当該ＳＮＩを介して当該上位装置へ上りフレームを送信するとともに、当該ＳＮＩを介して当該上位装置からの下りフレームを受信する複数の送受信回路と、受信回路で受信した上りフレームを送受信回路へ転送し、送受信回路で受信した下りフレームを送信回路へ転送するフレーム転送処理部と、当該ＯＬＴを構成する各回路部の電源制御を行うブロックとして、１つ以上の常時給電ブロックと１つ以上の省電ブロックとを設け、回路部のうち、当該常時給電ブロックに属する回路部には電源を常時供給し、当該省電ブロックに属する回路部には当該省電ブロックの運用に応じて電源の供給・停止を制御する電源制御部とを備え、フレーム転送処理部に、ＯＮＵに個別のＬＬＩＤごとに、当該ＬＬＩＤと対応するＳＮＩ選択情報が登録されているＬＬＩＤテーブルと、ＯＮＵと接続されたユーザ装置に個別のＭＡＣアドレスごとに、当該ＯＮＵのＬＬＩＤおよび下り出力先選択情報が登録されているＭＡＣアドレス検索テーブルとを含み、受信回路で受信した上りフレームのＬＬＩＤと対応するＳＮＩ選択情報をＬＬＩＤテーブルから取得して、送受信回路のうち当該ＳＮＩ選択情報と対応する送受信回路へ当該上りフレームを転送し、送受信回路で受信した下りフレームの宛先ＭＡＣアドレスと対応するＬＬＩＤおよび下り出力先選択情報をＭＡＣアドレス検索テーブルから取得して、当該ＬＬＩＤを当該下りフレームに付与した後、送信回路のうち当該下り出力先選択情報と対応する送信回路へ転送し、電源制御部は、各ＳＮＩの運用状態を示す外部からの設定に基づいて、省電ブロックのうち、運用中状態のＳＮＩと接続されている送受信回路が属する省電ブロックへ電源を供給し、未運用状態のＳＮＩと接続されている送受信回路が属する省電ブロックへの電源供給を停止するようにしたものである。
【００３１】
また、本発明にかかる上記ＯＬＴの一構成例は、電源制御部で、各下り伝送速度の運用状態を示す外部からの設定に基づいて、省電ブロックのうち、運用中状態の下り伝送速度に対応する送信回路が属する省電ブロックへ電源を供給し、未運用状態の下り伝送速度に対応する送信回路が属する省電ブロックへの電源供給を停止するようにしたものである。
【００３２】
また、本発明にかかる上記ＯＬＴの一構成例は、ＬＬＩＤテーブルまたはＭＡＣアドレス検索テーブルのうち少なくともいずれか一方を、複数の記憶部から構成し、電源制御部で、各記憶部の使用状態を示す外部からの設定に基づいて、記憶部のうち、使用状態の記憶部へ電源を供給し、未使用状態の記憶部へ電源供給を停止するようにしたものである。
【００３３】
また、本発明にかかる上記ＯＬＴの一構成例は、フレーム転送処理部で、複数の記憶部からなり、下りフレームが属するＶＬＡＮを識別するためのＶＩＤごとに、当該下りフレームに関するＬＬＩＤおよび下り出力先選択情報が登録されているＶＩＤテーブルをさらに含み、送受信回路で受信した下りフレームに関するＬＬＩＤおよび下り出力先選択情報を、当該下りフレームの宛先ＭＡＣアドレスに基づきＭＡＣアドレス検索テーブルから取得し、あるいは当該下りフレームのＶＩＤに基づきＶＩＤテーブルから取得し、電源制御部で、各記憶部の使用状態を示す外部からの設定に基づいて、記憶部のうち、使用状態の記憶部へ電源を供給し、未使用状態の記憶部へ電源供給を停止するようにしたものである。
【００３４】
また、本発明にかかる上記ＯＬＴの一構成例は、フレーム転送処理部で、上りフレームが自己より前に当該上りフレームに関する処理を行う回路部で廃棄対象フレームと判定された場合、自己に入力された当該上りフレームのＳＮＩ選択情報を取得する処理、および／または当該上りフレームに関するＳＮＩ選択情報をＭＡＣアドレス検索テーブルへ登録する処理を行わず、当該上りフレームを廃棄するようにしたものである。
【００３５】
また、本発明にかかる上記ＯＬＴの一構成例は、フレーム転送処理部で、下りフレームが自己より前に当該下りフレームに関する処理を行う回路部で廃棄対象フレームと判定された場合、自己に入力された当該下りフレームの出力先選択情報を取得する処理、および／または当該出力先選択情報を当該下りフレームに付与する処理を行わず、当該下りフレームを廃棄するようにしたものである。
【００３６】
また、本発明にかかるフレーム転送方法は、ＰＯＮを介して複数のＯＮＵを接続するとともに、複数の上位装置に当該上位装置ごとに設けられるＳＮＩを介して接続し、これらＯＮＵと上位装置との間でやり取りするフレームを相互に転送処理するＯＬＴで用いられるフレーム転送方法であって、ＯＮＵに個別のＬＬＩＤごとに、当該ＬＬＩＤと対応するＳＮＩ選択情報をＬＬＩＤテーブルで記憶する第１の記憶ステップと、ＯＮＵと接続されたユーザ装置に個別のＭＡＣアドレスごとに、当該ＯＮＵのＬＬＩＤおよび下り出力先選択情報をＭＡＣアドレス検索テーブルで記憶する第２の記憶ステップと、ＰＯＮを介してＯＮＵから受信した上りフレームのＬＬＩＤと対応するＳＮＩ選択情報をＬＬＩＤテーブルから取得し、ＳＮＩごとに設けられて当該ＳＮＩを介して当該上位装置との間でフレームを送受信する送受信回路のうち、当該ＳＮＩ選択情報と対応する送受信回路へ当該上りフレームを転送する第１の転送ステップと、送受信回路で受信した下りフレームの宛先ＭＡＣアドレスと対応するＬＬＩＤおよび下り出力先選択情報をＭＡＣアドレス検索テーブルから取得し、当該ＬＬＩＤを当該下りフレームに付与した後、予め設定された下り伝送速度ごとに設けられてＯＮＵへの下りフレームをＰＯＮを介して当該下り伝送速度で送信する複数の送信回路のうち、当該下り出力先選択情報と対応する送信回路へ転送する第２の転送ステップと、当該ＯＬＴを構成する各回路部の電源制御を行うブロックとして、１つ以上の常時給電ブロックと１つ以上の省電ブロックとを設け、回路部のうち、当該常時給電ブロックに属する回路部には電源を常時供給し、当該省電ブロックに属する回路部には当該省電ブロックの運用に応じて電源の供給・停止を制御する電源制御ステップとを備え、電源制御ステップでは、各ＳＮＩの運用状態を示す外部からの設定に基づいて、省電ブロックのうち、運用中状態のＳＮＩと接続されている送受信回路が属する省電ブロックへ電源を供給し、未運用状態のＳＮＩと接続されている送受信回路が属する省電ブロックへの電源供給を停止するようにしたものである。
【発明の効果】
【００３７】
本発明によれば、ＭＡＣアドレス検索テーブルからの読み出し（検索）だけで、下りフレームの宛先ＬＬＩＤと下り出力先選択情報（下り伝送速度）を判定することができるので、ＯＬＴの回路規模をほとんど増大させることなく、下りフレームの出力系統を特定することができる。
また、ＯＬＴが複数の上位装置に当該上位装置ごとに設けられるＳＮＩを介して接続される場合に、ＰＯＮシステムに接続されている任意のＯＮＵから受信した上りフレームを、各ＳＮＩポートに接続されているそれぞれの上位装置のうち、当該ＯＮＵと対応する上位装置へ転送することができる。また、複数のＳＮＩポートを経由して入力される下りフレームを、入力ＳＮＩポートごとに並行して処理して宛先ＯＮＵへ転送することができる。
【００３８】
したがって、ＰＯＮシステムの各ＯＮＵと各上位装置、さらにはその先の各ネットワークの間で、ＯＬＴと複数のＳＮＩの間にスイッチ等を介すことなく、ＳＮＩごとのポートを備えた１つのＯＬＴで、フレームを転送処理することができる。このため、各上位装置でスイッチの下り帯域を共用することがなくなり、個々の上位装置で使用できる下り帯域に対する制限を回避することが可能となる。
【００３９】
また、ＯＬＴに接続されているＳＮＩのうち、未運用状態のＳＮＩがある場合、当該未使用ＳＮＩとＯＬＴの間のフレーム送受信に関わる回路への電源供給を停止することができる。これにより、未運用状態のＳＮＩポートに接続されている回路部での消費電力を省くことができ、ＯＬＴ全体の消費電力を削減することができる。
【図面の簡単な説明】
【００４０】
【図１】第１の実施の形態にかかるＰＯＮシステムの構成を示すブロック図である。
【図２】ＰＯＮ区間で伝送されるフレームの構成例である。
【図３】第１の実施の形態にかかるＯＬＴの構成を示すブロック図である。
【図４】第１の実施の形態にかかるフレーム転送処理部の構成例を示すブロック図である。
【図５】ＭＡＣアドレス検索テーブルの構成例である。
【図６】下りフレームの出力先決定手順を示すフローチャートである。
【図７】ＬＬＩＤテーブルの構成例である。
【図８】上りフレームの出力先ＳＮＩ決定手順を示すフローチャートである。
【図９】第２の実施の形態にかかるＯＬＴの構成を示すブロック図である。
【図１０】上り入力部から出力される上りフレームの構成例である。
【図１１】ＭＡＣアドレス登録手順を示すフローチャートである。
【図１２】第３の実施の形態にかかるＭＡＣアドレス検索テーブルの構成例である。
【図１３】第３の実施の形態にかかるＭＡＣアドレス登録手順を示すフローチャートである。
【図１４】エージング処理手順を示すフローチャートである。
【図１５】ＭＡＣアドレス検索テーブルにおけるエントリの変遷を示すタイムチャートである。
【図１６】第４の実施の形態にかかるフレーム転送処理部の構成を示すブロック図である。
【図１７】ＶＩＤテーブルの構成例である。
【図１８】下りフレームの出力先決定手順を示すフローチャートである。
【図１９】第５の実施の形態にかかるＯＬＴの構成を示すブロック図である。
【図２０】第５の実施の形態にかかるフレーム転送処理部の構成例を示すブロック図である。
【図２１】ＬＬＩＤテーブルおよび電源系の構成例である。
【図２２】第６の実施の形態にかかるＯＬＴの構成を示すブロック図である。
【図２３】第６の実施の形態にかかるフレーム転送処理部の構成例を示すブロック図である。
【図２４】ＭＡＣアドレス検索テーブルおよび電源系の構成例である。
【図２５】第７の実施の形態にかかるＯＬＴの構成を示すブロック図である。
【図２６】第７の実施の形態にかかるフレーム転送処理部の構成例を示すブロック図である。
【図２７】ＶＩＤテーブルおよび電源系の構成例である。
【図２８】第８の実施の形態にかかるフレームと廃棄指示信号の構成例である。
【図２９】上りフレームおよび廃棄判定の関係を示すタイムチャートである。
【図３０】第８の実施の形態にかかる上りフレームの出力先ＳＮＩ決定手順を示すフローチャートである。
【図３１】第８の実施の形態にかかる下りフレームの出力先決定手順（ＭＡＣアドレス）を示すフローチャートである。
【図３２】第８の実施の形態にかかるＭＡＣアドレス登録手順を示すフローチャートである。
【図３３】第８の実施の形態にかかる下りフレームの出力先決定手順（ＭＡＣアドレスまたはＶＩＤを示すフローチャートである。
【図３４】上りフレーム、廃棄指示信号、および廃棄判定の関係（遅延優先）を示すタイムチャートである。
【図３５】上りフレーム、廃棄指示信号、および廃棄判定の関係（省電力優先）を示すタイムチャートである。
【図３６】従来の１０Ｇ−ＥＰＯＮシステムの構成例である。
【図３７】従来のＯＬＴの構成を示すブロック図である。
【図３８】従来のＯＬＴで用いられるフレーム転送処理の要部構成を示すブロック図である。
【図３９】従来の１Ｇ−ＥＰＯＮ用のＯＬＴで用いられるフレーム転送処理の要部構成（変更後）を示すブロック図である。
【図４０】従来の１０Ｇ−ＥＰＯＮシステムの他の構成例である。
【図４１】従来の１０Ｇ−ＥＰＯＮシステムの他の構成例である。
【発明を実施するための形態】
【００４１】
次に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
［ＰＯＮシステム］
まず、図１および図２を参照して、本発明の第１の実施の形態にかかるＰＯＮシステム１００について説明する。図１は、第１の実施の形態にかかるＰＯＮシステムの構成を示すブロック図である。図２は、ＰＯＮ区間で伝送されるフレームの構成例である。
【００４２】
図１に示すように、このＰＯＮシステム１００において、ＯＮＵｎ（ｎ＝１〜６）は、ＵＮＩ（User Network Interface）を介してユーザ装置ｎと接続されている。
各ＯＮＵは、光通信路を介して１つの光スプリッタに共通接続されており、さらにこの光スプリッタは、１つの光通信路と光多重分離装置とを介して、１つのＯＬＴ１０と接続されている。
【００４３】
このＯＬＴ１０には、ＳＮＩ側に２つのＳＮＩポートが設けられており、これらＳＮＩポートごとに、ＳＮＩを介して上位装置１および上位装置２が個別に接続されている。
また、上位装置１には、事業者側のネットワーク（サービス網）ＮＷ１が接続されており、上位装置２には、事業者側のネットワーク（サービス網）ＮＷ２が接続されている。
【００４４】
このＰＯＮシステム１００のＰＯＮ区間、すなわちＯＮＵｎとＯＬＴ１０との間の区間では、図２に示すような構成のフレームでデータがやり取りされる。
図２において、プリアンブルは、ＥｔｈｅｒｎｅｔのプリアンブルにＬＬＩＤを埋め込んだものである。
【００４５】
ＬＬＩＤ（Logical Link ID）は、ユニキャストの場合には各ＯＮＵと１対１に、またマルチキャストやブロードキャストの場合には各ＯＮＵと１対多に対応する識別子である。ＯＮＵ登録（ＯＮＵがＯＬＴの配下となる）時にＯＬＴで決定され、ＯＬＴは自分の配下のＯＮＵでＬＬＩＤの重複が起こらないように管理している。
ＶＬＡＮタグは、ＶＬＡＮ情報を含むタグである。タグがついていない場合やタグが複数ついている場合もある。このＶＬＡＮタグは、ＴＰＩＤ、ＴＣＩを含んでいる。
【００４６】
ＴＰＩＤ（Tag Protocol ID）は、ＶＬＡＮタグが続くことを示すＥｔｈｅｒ  Ｔｙｐｅ値である。通常、ＴＰＩＤは、ＩＥＥＥ８０２．１Ｑによるタグ付きフレームであることを表す０ｘ８１００である。
ＴＣＩ（Tag Control Information）は、ＶＬＡＮタグ情報である。このＴＣＩは、ＰＣＰ、ＣＦＩ、ＶＩＤを含んでいる。
【００４７】
ＰＣＰ（Priority Code Point）は、当該フレームの優先度である。
ＣＦＩ（Canonical Format Indicator）は、ＭＡＣヘッダ内のＭＡＣアドレスが標準フォーマットに従っているかどうかを示す値である。
ＶＩＤまたはＶＬＡＮ  ＩＤ（VLAN Identifier）は、フレームが属するＶＬＡＮを指定する値である。
Ｔｙｐｅは、上位プロトコルの種別を示すＥｔｈｅｒ  Ｔｙｐｅ値である。
【００４８】
［ＯＬＴ］
次に、図３および図４を参照して、本実施の形態にかかるＯＬＴ１０の構成について説明する。図３は、第１の実施の形態にかかるＯＬＴの構成を示すブロック図である。図４は、第１の実施の形態にかかるフレーム転送処理部の構成例を示すブロック図である。
本実施の形態にかかるＯＬＴ１０における、従来のＯＬＴとの構成上の違いは、ＳＮＩポート、送受信回路、フレーム多重部、送信回路が、下り伝送速度の異なる伝送系統ごとに設けられ、さらにこれら異なる伝送系統ごとに設けられたＳＮＩポート、送受信回路、フレーム多重部、送信回路に対応する構成のフレーム転送処理部を備えていることである。
【００４９】
図３を参照して、本実施の形態にかかるＯＬＴ１０の各処理部について説明する。
ＰＯＮポート１１は、ＯＤＮを介してＯＮＵとの間でフレームをやり取りするための回路である。
受信回路１２は、ＯＤＮおよびＰＯＮポート１１を介してＯＮＵからの上りフレームを受信するための回路である。
送信回路（０系）１７Ａおよび送信回路（１系）１７Ｂは、予め設定された下り伝送速度ごとに設けられて、ＰＯＮポート１１およびＯＤＮを介して、それぞれ、ＯＮＵ（０系）およびＯＮＵ（１系）へ、下りフレームを当該下り伝送速度で送信するための回路である。本発明において、例えば、０系は、下り伝送速度が１Ｇｂｐｓの伝送系統を示し、１系は、下り伝送速度が１０Ｇｂｐｓの伝送系統を示している。
【００５０】
ＳＮＩポート（０系）１９ＡおよびＳＮＩポート１９Ｂ（１系）は、上位装置ごとに設けられて、ＳＮＩを介して当該上位装置との間でフレームをやり取りする回路部である。
送受信回路（０系）１８Ａおよび送受信回路（１系）１８Ｂは、上位装置ごとすなわちＳＮＩごとに設けられて、それぞれＳＮＩポート１９Ａ，１９Ｂ、さらには対応する上位装置１，２を介して、事業者ネットワーク（０系）ＮＷ１および事業者ネットワーク（１系）ＮＷ２との間でフレームを送受信する回路部である。
【００５１】
フレーム分離部１３は、受信回路１２より入力されたフレームのうち、ＯＬＴ１０宛てのフレーム（ＰＯＮの制御に用いられる制御フレーム）を制御フレーム処理部１４へ送信するとともに、その他のフレームをフレーム転送処理部２０へ送信する処理部である。
フレーム多重部（０系）１６Ａは、フレーム転送処理部２０からのＯＮＵ（０系）宛の下りフレームと制御フレーム処理部１４からのＯＮＵ（０系）宛の制御フレームとを時分割的に多重し、送信回路（０系）１７Ａに対して送信する処理部である。
フレーム多重部（１系）１６Ｂは、フレーム転送処理部２０からのＯＮＵ（１系）宛の下りフレームと制御フレーム処理部１４からのＯＮＵ（１系）宛の制御フレームとを時分割的に多重し、送信回路（１系）１７Ｂに対して送信する処理部である。
【００５２】
フレーム転送処理部２０は、受信回路１２で受信されてフレーム分離部１３から入力された上りフレームを、ＬＬＩＤテーブル２３から取得した当該上りフレームのＬＬＩＤと対応するＳＮＩ選択情報に基づいて、送受信回路１８Ａ，１８Ｂ（０系または１系）のいずれかへ転送処理し、送受信回路１８Ａ，１８Ｂで受信された下りフレームを、ＭＡＣアドレス検索テーブル２７から取得した当該下りフレームの宛先ＭＡＣアドレスと対応する下り出力先選択情報に基づいて、フレーム多重部１６Ａ，１６Ｂ（０系または１系）のいずれかへ転送処理する処理部である。
【００５３】
制御フレーム処理部１４は、各ＯＮＵにＬＬＩＤを割り当てるための発見処理（Discoveryプロセス）や上り信号（ＯＮＵからＯＬＴ宛ての信号）の調停といった、ＰＯＮの制御に関する処理を行う処理部である。
帯域割当処理部１５は、制御フレーム処理部１４からの要求に従い、ＯＮＵへの帯域（送信開始時刻と送信データ量）割当や、制御フレーム処理部１４から転送されたＰＯＮ−ＩＦポート情報の管理を行う処理部である。
【００５４】
本実施の形態において、ＯＬＴ１０を構成する各回路部の電源制御を行うブロックとして、１つ以上の常時給電ブロックと１つ以上の省電ブロックとが予め設けられている。図３の構成例では、ＯＬＴ１０を構成する各回路部は、１つの常時給電ブロックＢ０と４つの省電ブロックＢ１Ａ，Ｂ１Ｂ，Ｂ２Ａ，Ｂ２Ｂとに分割されている。
【００５５】
常時給電ブロックＢ０は、ＯＬＴ１０使用時に、常時、電源が供給されるブロックで、ＰＯＮポート１１、受信回路１２、フレーム分離部１３、制御フレーム処理部１４、帯域割当処理部１５、ＳＮＩポート（０系）１９Ａ、ＳＮＩポート（１系）１９Ｂ、および、フレーム転送処理部２０の一部（図４を参照）が属している。
【００５６】
省電ブロック（０系ＳＮＩ）Ｂ１Ａは、０系ＳＮＩが未運用の場合に電源供給を停止できるブロックで、送受信回路（０系）１８Ａ、および、フレーム転送処理部２０の一部（図４を参照）が属している。
省電ブロック（１系ＳＮＩ）Ｂ１Ｂは、１系ＳＮＩが未運用の場合に電源供給を停止できるブロックで、送受信回路（１系）１８Ｂ、および、フレーム転送処理部２０の一部（図４を参照）が属している。
【００５７】
省電ブロック（０系ＰＯＮ）Ｂ２Ａは、０系下り送信経路が未運用の場合に電源供給を停止することができるブロックで、フレーム多重部（０系）１６Ａ、送信回路（０系）１７Ａ、および、フレーム転送処理部２０の一部（図４を参照）からなる。
省電ブロック（１系ＰＯＮ）Ｂ２Ｂは、１系下り送信経路が未運用の場合に電源供給を停止することができるブロックで、フレーム多重部（１系）１６Ｂ、送信回路（１系）１７Ｂ、および、フレーム転送処理部２０の一部（図４を参照）からなる。
【００５８】
電源部４９は、電源供給線４９Ｌを介して常時給電ブロックＢ０へ電源を供給する機能と、電源供給線４９Ｌと電源スイッチ（０系ＳＮＩ）４１Ａを介して省電ブロックＢ１Ａへ電源を供給する機能と、電源供給線４９Ｌと電源スイッチ（１系ＳＮＩ）４１Ｂを介して省電ブロックＢ１Ｂへ電源を供給する機能と、電源供給線４９Ｌと電源スイッチ（０系ＰＯＮ）４２Ａを介して省電ブロックＢ２Ａへ電源を供給する機能と、電源供給線４９Ｌと電源スイッチ（１系ＰＯＮ）４２Ｂを介して省電ブロックＢ２Ｂへ電源を供給する機能とを有している。
【００５９】
電源制御部４０は、ＯＬＴ１０の外部からハードウェアまたはソフトウェア（図３に記載せず）により入力されるユーザ設定に基づいて、制御信号（０系ＳＮＩ）Ｓ１Ａ、制御信号（１系ＳＮＩ）Ｓ１Ｂ、制御信号（０系ＰＯＮ）Ｓ２Ａ、および制御信号（１系ＰＯＮ）Ｓ２Ｂを出力することにより、電源スイッチ４１Ａ、電源スイッチ４１Ｂ、電源スイッチ４２Ａ、および電源スイッチ４２Ｂの開閉をそれぞれ個別に制御する機能を有している。
【００６０】
ＳＮＩ側ユーザ設定は３つのモードがあり、ＳＮＩの運用状態に応じて、ＯＬＴ１０の外部から選択設定される。このうち、ＳＮＩ側第１のモードは、省電ブロックＢ１Ａへ電源を供給し、省電ブロックＢ１Ｂへの電源供給を停止するモードである。ＳＮＩ側第２のモードは、省電ブロックＢ１Ａへの電源供給を停止し、省電ブロックＢ１Ｂへ電源を供給するモードである。ＳＮＩ側第３のモードでは、省電ブロックＢ１Ａ，Ｂ１Ｂの両方へ電源を供給するモードである。
【００６１】
ＰＯＮ側ユーザ設定は３つのモードがあり、下り伝送速度（下り伝送系統）の運用状態に応じて、ＯＬＴ１０外部から選択設定される。このうち、ＰＯＮ側第１のモードは、省電ブロックＢ２Ａへ電源を供給し、省電ブロックＢ２Ｂへの電源供給を停止するモードである。ＰＯＮ側第２のモードは、省電ブロックＢ２Ａへの電源供給を停止し、省電ブロックＢ２Ｂへ電源を供給するモードである。ＰＯＮ側第３のモードでは、省電ブロックＢ２Ａ，Ｂ２Ｂの両方へ電源を供給するモードである。
【００６２】
［第１の実施の形態の動作］
次に、図４−図８を参照して、本実施の形態にかかるＯＬＴ１０のフレーム転送処理について詳細に説明する。図５は、ＭＡＣアドレス検索テーブルの構成例である。図６は、下りフレームの出力先決定手順を示すフローチャートである。図７は、ＬＬＩＤテーブルの構成例である。図８は、上りフレームの出力先ＳＮＩ決定手順を示すフローチャートである。
【００６３】
まず、フレーム転送処理部２０が、下りフレームの出力先を決定する動作について説明する。
フレーム転送処理部２０は、受信した下りフレームをどの送信回路１７Ａ，１７Ｂから送信するのか、すなわち速度の異なるどの下り系統へ出力するのかを、次のようにして決定する。
【００６４】
フレーム転送処理部２０は、図５に示すＭＡＣアドレス検索テーブル２７を備えている。ＭＡＣアドレス検索テーブル２７には、ＯＮＵと接続されたユーザ装置もしくはＯＮＵのＭＡＣアドレスごとに、下り出力先選択情報、ＬＬＩＤ、およびエントリ有効／無効が登録されている。エントリ有効／無効は、当該エントリの有効／無効を示す情報である。「無効」の場合は、このエントリのＭＡＣアドレス、下り出力先選択情報、ＬＬＩＤになんらかの値が記載されていても、出力先判定に使用不可の値であり条件無しに書き込み可能である「このエントリは空いている」ということを表す。
【００６５】
下り出力先判定部３４Ａ，３４Ｂは、送受信回路１８Ａ，１８Ｂごとに設けられており、受信した下りフレームの宛先ＭＡＣアドレスに基づいて、ＭＡＣアドレス検索テーブル２７からＬＬＩＤと下り出力先選択情報を読み出して、下りフレームの宛先ＬＬＩＤと出力先を、図６の手順により決定する。決定されたＬＬＩＤの情報は、宛先ＬＬＩＤとして、対応する系統であるＬＬＩＤ付与部（０系）３２ＡまたはＬＬＩＤ付与部（１系）３２Ｂへ与えられる。
【００６６】
図６における下りフレームの下り出力先決定手順において、下り出力先判定部３４Ａ，３４Ｂは、まず、ＭＡＣアドレス検索テーブル２７のうち、受信した下りフレームの宛先ＭＡＣアドレスのエントリ有効／無効に基づいて、当該宛先ＭＡＣアドレスがＭＡＣアドレス検索テーブル２７に登録されているかどうか確認する（ステップ１００）。
【００６７】
ここで、エントリ有効／無効として「有効」状態が設定されており、当該宛先ＭＡＣアドレスが登録されている場合（ステップ１００：ＹＥＳ）、下り出力先判定部３４Ａ，３４Ｂは、ＭＡＣアドレス検索テーブル２７から当該宛先ＭＡＣアドレスに対応するＬＬＩＤを取得し、下りフレームの宛先ＬＬＩＤとして特定する（ステップ１０１）。
続いて、下り出力先判定部３４Ａ，３４Ｂは、ＭＡＣアドレス検索テーブル２７から当該宛先ＭＡＣアドレスに対応する下り出力先選択情報を取得して、当該下りフレームの出力系統を特定し（ステップ１０２）、一連の処理を終了する。
【００６８】
一方、エントリ有効／無効として「有効」状態が設定されているどのエントリにおいても、ＭＡＣアドレス欄が当該宛先ＭＡＣアドレスに一致しない場合（ステップ１００：ＮＯ）、下り出力先判定部３４Ａ，３４Ｂは、当該下りフレームの破棄を決定し（ステップ１０３）、一連の処理を終了する。
【００６９】
このような下りフレームの下り出力先決定手順と並行して、送受信回路１８Ａ，１８Ｂごとに設けられている下りレイテンシ吸収部３１Ａ，３１Ｂは、受信した下りフレームに下り出力先判定部３４Ａ，３４Ｂで発生したレイテンシと等しい遅延を付加して、下り出力先判定部３４Ａ，３４Ｂでの下り出力先決定処理によるレイテンシを吸収する。
ＬＬＩＤ付与部３２Ａ，３２Ｂは、送受信回路１８Ａ，１８Ｂごとに設けられており、下り出力先判定部３４Ａ，３４Ｂで決定したＬＬＩＤに従って、下りレイテンシ吸収部３１Ａ，３１Ｂからの下りフレームに宛先ＬＬＩＤを付与する。
【００７０】
下り出力先制御部３３Ａ，３３Ｂは、送受信回路１８Ａ，１８Ｂごとに設けられており、下り出力先判定部３４Ａ，３４Ｂで決定した下り出力先選択情報に従って、該当する０系の下り出力タイミング調整部３６Ａまたは１系の下り出力タイミング調整部３６Ｂを介して、下り出力先選択情報と対応する送信回路１７Ａ，１７Ｂへ、ＬＬＩＤ付与部３２Ａ，３２Ｂからの下りフレームを転送する。
【００７１】
下り出力タイミング調整部３６Ａ，３６Ｂは、下り伝送速度（下り伝送系統）ごとに設けられており、下りフレームに含まれているＰＣＰなどで決まる優先度に基づいて、各下りフレームの出力順序を調整して、該当するフレーム多重部１６Ａ，１６Ｂを介して対応する送信回路１７Ａ，１７Ｂへ、下りフレームを転送する。例えば、１０Ｇ−ＯＮＵと１Ｇ−ＯＮＵが混在するシステムであれば、１０Ｇ−ＯＮＵについては１０Ｇ（８０２．３ａｖ仕様）出力、１Ｇ−ＯＮＵについては１Ｇ（８０２．３ａｈ仕様）出力を指定すれば良い。
下り出力先判定部３４Ａ，３４Ｂで破棄と判定された場合、下り出力先制御部３３Ａ，３３Ｂは、当該下りフレームの廃棄処理を行う。
【００７２】
０系の下り出力先制御部３３Ａから１系の下り出力タイミング調整部３６Ａへ下りフレームが転送される場合、あるいは、１系の下り出力先制御部３３Ｂから１系の下り出力タイミング調整部３６Ｂへ下りフレームが転送される場合の例としては、ＧＥ−ＰＯＮと１０Ｇ−ＥＰＯＮが共存するシステムがある。本発明において、０系は、下り伝送速度が１Ｇｂｐｓの伝送系統を示し、１系は、下り伝送速度が１０Ｇｂｐｓの伝送系統を示している。
【００７３】
このようなケースでは、ＳＮＩポート（１系）から入力された下り伝送速度１０Ｇｂｐｓの下りフレームの宛先ユーザ装置がＧＥ−ＰＯＮ用ＯＮＵの配下にある場合、ＯＬＴ１０において、ＰＯＮポート１１から下り伝送速度１ＧｂｐｓのＧＥ−ＰＯＮ用フレームとして出力する必要がある。
そのためには、フレーム転送処理部２０で、１系から受信した下りフレームを０系から出力する必要がある。ＧＥ−ＰＯＮから１０Ｇ−ＥＰＯＮへと移行する過渡期においては、このような技術が必要である。
【００７４】
ＭＡＣアドレス検索テーブル２７については、ＭＡＣアドレス登録部２６が、受信した上りフレームから送信元ＭＡＣアドレスおよびＬＬＩＤを取得し、当該ＬＬＩＤとこのＬＬＩＤに予め対応付けられている下り出力先選択情報とを、当該送信元ＭＡＣアドレスと対応付けて、ＭＡＣアドレス検索テーブル２７に登録する。下り出力先選択情報は、例えば、通信開始時にＯＮＵから通知された制御フレームにより、ＯＮＵの下り出力先選択情報を取得しておけばよい。
【００７５】
本実施の形態の構成では、ＭＡＣアドレス検索テーブル２７の値は、ＯＬＴ１０を制御・管理するソフトウェアにより設定する。具体的には、ＭＡＣアドレス登録部２６が、図５に示したような、ＭＡＣアドレス検索テーブル２７に登録しようとする情報を、レジスタにセットして、ＭＡＣアドレス設定要求フラグを立てると、ソフトウェアがＭＡＣアドレス検索テーブル２７に情報を書き込んで、ＭＡＣアドレス設定完了フラグを立てる。このようにして、ＬＬＩＤ毎に、下りフレームの宛先ＭＡＣアドレスと下り出力先選択情報を管理して、必要な情報をＭＡＣアドレス検索テーブル２７に登録する。
【００７６】
次に、フレーム転送処理部２０が、上りフレームの出力先を決定する動作について説明する。
ＰＯＮポート１１で受信した上りフレームがＰＯＮ制御フレームでない場合、フレーム転送処理部２０は、受信した上りフレームをどの事業者ネットワークＮＷへ出力するのかを、次のようにして決定する。
【００７７】
フレーム転送処理部２０は、図７に示すようなＬＬＩＤテーブル２３を備えている。ＬＬＩＤテーブル２３には、ＯＮＵのＬＬＩＤごとに、エントリの有効／無効とＳＮＩ選択情報とが登録されている。エントリ有効／無効は、当該エントリの有効／無効、すなわち、当該ＬＬＩＤの登録済／未登録を示す情報である。
出力先ＳＮＩ判定部２２では、上りフレームのＬＬＩＤに基づいて、ＬＬＩＤテーブル２３からＳＮＩ選択情報を読み出して、出力先ＳＮＩを、図８の手順により決定し、そのＳＮＩ選択情報を上り出力先制御部２４に与える。
【００７８】
図８における上りフレームの出力先ＳＮＩ決定手順において、出力先ＳＮＩ判定部２２は、まず、ＬＬＩＤテーブル２３のうち、受信した上りフレームのＬＬＩＤのエントリ有効／無効に基づいて、当該ＬＬＩＤがＬＬＩＤテーブル２３に登録されているか確認する（ステップ１１０）。
ここで、エントリ有効／無効として「有効」状態が設定されている場合、すなわち、当該ＬＬＩＤが登録されている場合（ステップ１１０：ＹＥＳ）、出力先ＳＮＩ判定部２２は、ＬＬＩＤテーブル２３から当該ＬＬＩＤに対応するＳＮＩ選択情報を取得し、下りフレームの出力先として特定し（ステップ１１１）、一連の処理を終了する。
【００７９】
一方、エントリ有効／無効として「無効」状態が設定されている場合、すなわち、受信した上りフレームのＬＬＩＤがＬＬＩＤテーブル２３に登録されていない場合（ステップ１１０：ＮＯ）、出力先ＳＮＩ判定部２２は、当該上りフレームの破棄を決定し（ステップ１１２）、一連の処理を終了する。
【００８０】
このような上りフレームの出力先ＳＮＩ決定手順と並行して、上りレイテンシ吸収部２１は、受信した上りフレームに遅延を付加して、出力先ＳＮＩ判定部２２における出力先ＳＮＩ決定処理によるレイテンシを吸収する。
上り出力先制御部２４は、出力先ＳＮＩ判定部２２で決定したＳＮＩ選択情報に従って、該当する上り出力タイミング調整部２５Ａ，２５Ｂへ、上りレイテンシ吸収部２１からの上りフレームを転送する。
【００８１】
上り出力タイミング調整部２５Ａ，２５Ｂは、送受信回路１８Ａ，１８Ｂごとに設けられており、各上りフレームに含まれているＰＣＰなどで決まる優先度に基づいて、各上りフレームの出力順序を調整して、該当する送受信回路１８Ａ，１８Ｂへ、上り出力先制御部２４からの上りフレームを転送する。
出力先ＳＮＩ判定部２２からフレーム廃棄が通知された場合、上り出力先制御部２４は、当該上りフレームの廃棄処理を行う。
【００８２】
ＬＬＩＤテーブル２３の値は、制御フレーム処理部１４でのＯＮＵ登録時に、外部のハードウェアまたはソフトウェア（図３に記載せず）により、どのネットワークＮＷ１，ＮＷ２（図３では、事業者ＮＷ（０系）、事業者ＮＷ（１系））に接続するのかを決めて設定される。例えば、１０Ｇ−ＯＮＵと１Ｇ−ＯＮＵが混在するシステムで、ＳＮＩの一方が１０Ｇ−Ｅｔｈｅｒｎｅｔ用、他方が１Ｇ−Ｅｔｈｅｒｎｅｔ用の場合であれば、１０Ｇ−ＯＮＵについては１０Ｇ−Ｅｔｈｅｒｎｅｔ用のＳＮＩ、１Ｇ−ＯＮＵについては１Ｇ−Ｅｔｈｅｒｎｅｔ用のＳＮＩを指定することができる。
【００８３】
なお、下りの処理は、２つの送受信回路１８Ａ，１８Ｂから入力されるフレームを並行して処理する必要があるが、図４の構成のように、系統間で並行処理することにより、各ＳＮＩへのフレーム入力のスループットを上限まで使用することができる。この際、１０Ｇ出力が８０２．３ａｖ仕様の場合のスループットの上限は約８．７Ｇｂｐｓなので、その場合の１０Ｇ出力用のＳＮＩ入力のスループットの上限は約８．７Ｇｂｐｓとなる。
【００８４】
フレーム転送処理部２０には、常時給電ブロックＢ０、省電ブロック（０系）Ｂ１Ａ，Ｂ２Ａ、および省電ブロック（１系）Ｂ１Ｂ，Ｂ２Ｂに属する部分が混在している。
このうち、常時給電ブロックＢ０に属するのは、上りレイテンシ吸収部２１、出力先ＳＮＩ判定部２２、ＬＬＩＤテーブル２３、上り出力先制御部２４、ＭＡＣアドレス登録部２６、ＭＡＣアドレス検索テーブル２７である。
【００８５】
また、省電ブロックＢ１Ａに属するのは、上り出力タイミング調整部（０系）２５Ａ、下りレイテンシ吸収部（０系）３１Ａ、ＬＬＩＤ付与部（０系）３２Ａ、下り出力先制御部（０系）３３Ａ、下り出力先判定部（０系）３４Ａである。
また、省電ブロックＢ１Ｂに属するのは、上り出力タイミング調整部（１系）２５Ｂ、下りレイテンシ吸収部（１系）３１Ｂ、ＬＬＩＤ付与部（１系）３２Ｂ、下り出力先制御部（１系）３３Ｂ、下り出力先判定部（１系）３４Ｂである。
また、省電ブロックＢ２Ａに属するのは、下り出力タイミング調整部（０系）２７Ａであり、省電ブロックＢ２Ｂに属するのは、下り出力タイミング調整部（１系）２７Ｂである。
【００８６】
したがって、ＳＮＩ側ユーザ設定においてＳＮＩ側第１のモードが選択された場合、制御信号Ｓ１Ａにより電源スイッチ４１Ａが閉じられて、省電ブロックＢ１Ｂへ電源が供給されるとともに、制御信号Ｓ１Ｂにより電源スイッチ４１Ｂが開かれて、省電ブロックＢ１Ｂへの電源供給が停止される。
また、ＳＮＩ側第２のモードが選択された場合、制御信号Ｓ１Ａにより電源スイッチ４１Ａが開かれて、省電ブロックＢ１Ａへの電源供給が停止されるとともに、制御信号Ｓ１Ｂにより電源スイッチ４１Ｂが閉じられて、省電ブロックＢ１Ｂへ電源が供給される。
また、ＳＮＩ側第３のモードが選択された場合、制御信号Ｓ１Ａにより電源スイッチ４１Ａが閉じられるとともに、制御信号Ｓ１Ｂにより電源スイッチ４１Ｂが閉じられて、省電ブロックＢ１Ａ，Ｂ１Ｂの両方へ電源が供給される。
【００８７】
また、ＰＯＮ側ユーザ設定においてＰＯＮ側第１のモードが選択された場合、制御信号Ｓ２Ａにより電源スイッチ４２Ａが閉じられて、省電ブロックＢ２Ａへ電源が供給されるとともに、制御信号Ｓ２Ｂにより電源スイッチ４２Ｂが開かれて、省電ブロックＢ２Ｂへの電源供給が停止される。
また、ＰＯＮ側第２のモードが選択された場合、制御信号Ｓ２Ａにより電源スイッチ４２Ａが開かれて、省電ブロックＢ２Ａへ電源供給が停止されるとともに、制御信号Ｓ２Ｂにより電源スイッチ４２Ｂが閉じられて、省電ブロックＢ２Ｂへ電源が供給される。
また、ＰＯＮ側第３のモードが選択された場合、制御信号Ｓ２Ａにより電源スイッチ４２Ａが閉じられるとともに、制御信号Ｓ２Ｂにより電源スイッチ４２Ｂが閉じられて、省電ブロックＢ２Ａ，Ｂ２Ｂの両方へ電源が供給される。
【００８８】
［第１の実施の形態の効果］
このように、本実施の形態は、ＭＡＣアドレス検索テーブル２７に、ＯＮＵのＬＬＩＤおよび下り出力先選択情報を、ＯＮＵと接続されたユーザ装置もしくはＯＮＵのＭＡＣアドレスごとに登録しておき、上位装置から下りフレームを受信した場合、フレーム転送処理部２０で、入力ＳＮＩポート１９Ａ，１９Ｂごとに並行して、当該下りフレームの宛先ＭＡＣアドレスに対応するＬＬＩＤおよび下り出力先選択情報を、ＭＡＣアドレス検索テーブル２７から取得するようにしたものである。
【００８９】
前述した第１の従来技術のように、下りフレームの宛先ＬＬＩＤを決定した後に送信レートの判断を行う場合、ＭＡＣアドレス検索テーブル以外に、ＬＬＩＤ毎の下り伝送速度を管理するテーブルを読み出す回路が必要となり、ＯＬＴの回路規模が増大する。
本実施の形態によれば、ＭＡＣアドレス検索テーブル２７からの読み出し（検索）だけで、下りフレームの宛先ＬＬＩＤおよび下り出力先選択情報（下り伝送速度）を特定することができるため、ＯＬＴ１０の回路規模をほとんど増大させることなく、下りフレームの出力系統を特定することができる。
【００９０】
また、本実施の形態は、ＬＬＩＤテーブル２３に、当該ＬＬＩＤと対応するＳＮＩ選択情報を、ＯＮＵのＬＬＩＤごとに登録しておき、ＯＮＵから上りフレームを受信した場合、フレーム転送処理部２０で、当該上りフレームのＬＬＩＤに対応するＳＮＩ選択情報を、ＬＬＩＤテーブル２３から取得するようにしたものである。
【００９１】
これにより、ＯＬＴ１０が複数の上位装置に当該上位装置ごとに設けられるＳＮＩを介して接続される場合に、ＰＯＮシステムに接続されている任意のＯＮＵから受信した上りフレームを、当該ＯＮＵと対応する上位装置へ転送することができる。また、複数のＳＮＩポート１９Ａ，１９Ｂを経由して入力される下りフレームを、入力ＳＮＩポート１９Ａ，１９Ｂごとに並行して処理して宛先ＯＮＵへ転送することができる。
【００９２】
したがって、ＰＯＮシステムの各ＯＮＵと、各上位装置、さらにはその先の各事業者ネットワークとの間で、ＯＬＴ１０と複数のＳＮＩとの間にスイッチを介すことなく、ＳＮＩごとのポートを備えた１つのＯＬＴ１０でフレームを転送処理することができる。このため、各上位装置でスイッチの下り帯域を共用することがなくなり、個々の上位装置で使用できる下り帯域に対する制限を回避することが可能となる。
【００９３】
また、本実施の形態では、１０Ｇ−ＯＮＵと１Ｇ−ＯＮＵが混在するシステムで、ＳＮＩの一方が１０Ｇ−Ｅｔｈｅｒｎｅｔ用、他方が１Ｇ−Ｅｔｈｅｒｎｅｔ用の場合、１０Ｇ−ＯＮＵについては１０Ｇ−Ｅｔｈｅｒｎｅｔ用のＳＮＩ、１Ｇ−ＯＮＵについては１Ｇ−Ｅｔｈｅｒｎｅｔ用のＳＮＩを使用できる。
【００９４】
この場合、下りフレームは、１０Ｇ−Ｅｔｈｅｒｎｅｔ用のＳＮＩから入力されるフレームはすべて１０Ｇ−ＯＮＵ宛てのフレームとなり、１Ｇ−Ｅｔｈｅｒｎｅｔ用のＳＮＩから入力されるフレームはすべて１Ｇ−ＯＮＵ宛てのフレームとなり、ＰＯＮ区間の下りの転送能力（下り伝送速度）を上限まで使用することができる。これにより、従来の図４１の構成のように、下りの帯域を２台の上位装置で共用することがなくなる。
【００９５】
１０Ｇ−ＯＮＵ宛ての下り出力が８０２．３ａｖ仕様の場合、ＰＯＮ区間の下りのスループットの上限は約８．７Ｇｂｐｓなので、その場合の１０Ｇ−ＯＮＵ用のＳＮＩ入力のスループットの上限は約８．７Ｇｂｐｓとなり、１０Ｇ−ＯＮＵ用の上位装置で下りの帯域制限が必要である。しかし、この帯域制限は接続する上位装置が１０Ｇ−ＯＮＵ用１台のみの場合でも同じであり、本発明の有効性を否定するものではない。
【００９６】
仮に、従来技術で１０Ｇ−Ｅｔｈｅｒｎｅｔ用のＳＮＩを１個のみ搭載したＯＬＴを構成した場合、８０２．３ａｖ仕様と８０２．３ａｈ仕様混在時の下りのスループットの上限については本発明と同じ、約８．７Ｇｂｐｓ＋１Ｇｂｐｓ＝約９．７Ｇｂｐｓであるが、複数の上位装置に接続するためにスイッチ等が必要となる。
また、本実施の形態において、１０Ｇ−ＯＮＵ宛ての下り出力の仕様を、８０２．３ａｖ仕様ではなく、１０Ｇｂｐｓのスループットが可能となる仕様に変更すれば、１０Ｇ−ＯＮＵと１Ｇ−ＯＮＵが混在した場合の下りの最大スループットが１０Ｇｂｐｓ＋１Ｇｂｐｓ＝１１Ｇｂｐｓ  となり、上位装置での下りの帯域制限は不要となる。
【００９７】
なお、フレーム転送処理部２０を図４の構成とした場合、１Ｇ−ＯＮＵ用のＳＮＩとして１０Ｇ−Ｅｔｈｅｒｎｅｔ用のＳＮＩを使用することも可能である。ただし、この場合は上位装置で下りの帯域を１Ｇｂｐｓ以下に制限してもらう必要が有る。逆に、１０Ｇ−ＯＮＵ用のＳＮＩとして１Ｇ−Ｅｔｈｅｒｎｅｔ用のＳＮＩを使用することも可能である。この場合は、ＰＯＮ区間の下りの転送能力を上限まで使用することはできない。
【００９８】
また、本実施の形態では、１０Ｇ−ＯＮＵと１Ｇ−ＯＮＵが混在するシステムを例として説明したが、これに限定されるものではない。例えば、収容するＯＮＵは１０Ｇ−ＯＮＵのみであるが、ＯＮＵ毎に異なるネットワークに接続する場合にも適用できる。この場合のＯＬＴは、１０Ｇ−Ｅｔｈｅｒｎｅｔ用のＳＮＩを複数搭載し、８０２．３ａｖ仕様と同等の下りＰＯＮ出力を複数搭載すれば良い。ただし、下りの波長を下り出力ポート毎に変え、必要に応じて、ＯＮＵに搭載するＷＤＭフィルタを接続する上位ネットワーク毎に変えればよい。
【００９９】
また、本実施の形態では、ＭＡＣアドレス登録部２６において、受信した上りフレームから送信元ＭＡＣアドレスおよびＬＬＩＤを取得し、当該ＬＬＩＤとこのＬＬＩＤに対応する下り出力先選択情報とを、当該送信元ＭＡＣアドレスと対応付けて、ＭＡＣアドレス検索テーブル２７に登録するようにしたので、受信した上りフレームに基づいてＭＡＣアドレス検索テーブル２７を登録・更新することができる。
【０１００】
また、本実施の形態では、電源制御部４０で、ＯＬＴ１０を構成する回路部を予め分割して設けた、１つの常時給電ブロックＢ０および１つ以上の省電ブロックＢ１Ａ，Ｂ１Ｂについて、常時給電ブロックＢ０に属する回路部には電源を常時供給し、省電ブロックＢ１Ａ，Ｂ１Ｂに属する回路部には当該省電ブロックの運用に応じて電源の供給・停止を制御するようにしたものである。
【０１０１】
具体的には、電源制御部４０で、各ＳＮＩの運用状態を示す外部からの設定に基づいて、これら省電ブロック（０系ＳＮＩ）Ｂ１Ａおよび省電ブロック（１系ＳＮＩ）Ｂ１Ｂのうち、運用中状態のＳＮＩと接続されている送受信回路（１８Ａまたは１８Ｂ）が属する省電ブロックへ電源を供給し、未運用状態のＳＮＩと接続されている送受信回路（１８Ｂまたは１８Ａ）が属する省電ブロックへの電源供給を停止するようにしたものである。
【０１０２】
この際、電源制御部４０で、各ＳＮＩの運用状態を示す外部からの設定に基づいて、省電ブロックＢ１Ａ，Ｂ１Ｂのうち、運用中状態のＳＮＩと対応する上り出力タイミング調整部（２５Ａまたは２５Ｂ）が属する省電ブロックへ電源を供給し、未運用状態のＳＮＩと対応する上り出力タイミング調整部（２５Ｂまたは２５Ａ）が属する省電ブロックへの電源供給を停止するようにしてもよい。
【０１０３】
これにより、ＯＬＴ１０に接続されているＳＮＩのうち、未運用状態のＳＮＩがある場合、当該未運用ＳＮＩとＯＬＴ１０の間のフレーム送受信に関わる回路への電源供給を停止することができる。したがって、ＳＮＩポート１９Ａ，１９Ｂのうち、未運用状態のＳＮＩポートに接続されている回路部での消費電力を省くことができ、ＯＬＴ１０全体の消費電力を削減することができる。
【０１０４】
一般に、ＳＮＩの運用状況には、一旦未運用になったＳＮＩは再度運用されない場合もあれば、ＯＬＴ１０の動作中一時的に運用される場合もある。一旦未運用になったＳＮＩが再度運用されない場合は、未運用ＳＮＩ側の省電ブロックだけでなく、未運用ＳＮＩ側のＳＮＩポート（１９Ａまたは１９Ｂ）への電源供給も停止して省電力化することができる。例えば、１Ｇ−Ｅｔｈｅｒｎｅｔ用（０系）と１０Ｇ−Ｅｔｈｅｒｎｅｔ用（１系）の上位装置を併用していたシステムにおいて、１Ｇ−Ｅｔｈｅｒｎｅｔ用（０系）の上位装置を廃止する場合には、０系ＳＮＩポートを省電力化することができる。
【０１０５】
したがって、電源制御部４０により、ＯＬＴ１０の動作中に、一時的にいずれかのＳＮＩが不要になった場合は、当該ＳＮＩ側の省電ブロックへの電源供給を停止し、当該ＳＮＩを再度運用する場合は当該ＳＮＩ側の省電ブロックへの電源供給を再開する。
【０１０６】
通常、１００Ｍｂｐｓ以上のインターフェース向けイーサネット（登録商標）標準仕様では、アイドル状態でも回線をアクティブに保持し続ける必要がある。そのため、リンク上のデータの有無にかかわらず、ＳＮＩポート１９Ａ，１９Ｂを動作させておく必要があり、図３ではＳＮＩポート１９Ａ，１９Ｂは省電ブロックに含まれていない。ただし、上位装置がＯＬＴ１０のＳＮＩポート１９Ａ，１９Ｂの省電力モードに対応している場合は、省電ブロックだけでなくＳＮＩポート１９Ａ，１９Ｂも省電力化することが可能である。例えば、上位装置とＯＬＴ１０の両方がＩＥＥＥ８０２．３ａｚに対応していれば、ＯＬＴ１０のＳＮＩポート１９Ａ，１９Ｂを省電力化することができる。
【０１０７】
起動制御部４８は、電源供給を停止されたＳＮＩ側の省電ブロックＢ１Ａ，Ｂ１ＢおよびＳＮＩポート１９Ａ，１９Ｂへの電源供給を再開する際、所定の手順で回路部を起動させるための指示信号を電源制御部４０へ出力する機能を有している。
起動制御部４８は、各回路部から出力されるフレームなどの出力信号を監視しており、当該出力信号の有無や正常性を検査することにより、電源投入に応じて自己の回路部が正常に起動したことを確認して、各回路部を順に起動する機能を有している。なお、以下の
手順においてｘはＡまたはＢのいずれかを示す。
【０１０８】
手順１：上り出力タイミング調整部２５ｘの電源投入
手順２：上り出力タイミング調整部２５ｘが正常に起動したことを確認
手順３：送受信回路１８ｘ内の上り信号送信回路（図示せず）の電源投入
手順４: 送受信回路１８ｘ内の上り信号送信回路が正常に起動したことを確認
手順５：ＳＮＩポート１９ｘの電源投入
手順６：ＳＮＩポート１９ｘが正常に立ち上がり、上位装置との間でフレーム送受信が可能になったことを確認
手順７：送受信回路１８ｘ内の下り信号受信回路（図示せず）の電源投入
手順８：送受信回路１８ｘ内の下り信号受信回路が正常に起動したことを確認
手順９：フレーム転送処理部２０内のその他の回路（下りレイテンシ吸収部３１ｘ、ＬＬＩＤ付与部３２ｘ、下り出力先制御部３３ｘ、下り出力先判定部３４ｘ）の電源投入
手順１０：フレーム転送処理部２０内のその他の回路が正常に起動したことを確認
【０１０９】
これにより、フレームが通過する経路に沿って、フレーム送信元側からフレーム送信先側へと順に回路部を起動させることができ、特定の省電ブロックへ再給電する場合でも、当該省電ブロック内の各回路部を、安定して動作開始させることが可能となる。
【０１１０】
また、本実施の形態では、前述したＳＮＩ側の省電ブロックＢ１Ａ，Ｂ１Ｂだけでなく、ＰＯＮ側に省電ブロック（０系ＰＯＮ）Ｂ２Ａおよび省電ブロック（１系ＰＯＮ）Ｂ２Ｂを設け、電源制御部４０で、各下り伝送速度の運用状態を示す外部からの設定に基づいて、これら省電ブロックＢ２Ａ，Ｂ２Ｂのうち、運用中状態の下り伝送速度と対応する送信回路（１７Ａまたは１７Ｂ）が属する省電ブロックへ電源を供給し、未運用状態の下り伝送速度に対応する送信回路（１７Ｂまたは１７Ａ）が属する省電ブロックへの電源供給を停止するようにしてもよい。
【０１１１】
これにより、ＯＬＴ１０で用いる下り伝送速度（下り伝送系統）のうち、例えば、ＯＬＴ１０が下り伝送速度として１Ｇと１０Ｇの両方に対応していても、１Ｇ−ＯＮＵと接続していないような、未運用状態の下り伝送速度がある場合、当該未運用の下り伝送速度の送信回路への電源供給を停止することができる。したがって、未運用状態の下り伝送速度と対応する送信回路での消費電力を省くことができ、ＯＬＴ１０全体の消費電力を削減することができる。
【０１１２】
一般に、下り伝送速度の使用状況には、一旦未使用になった下り伝送速度は再度使用されない場合もあれば、ＯＬＴ１０の動作中一時的に運用する場合もある。図３に示したＯＬＴ１０の回路構成において、ＰＯＮポート１１をトランシーバと呼ばれる部品で構成する場合等、ＰＯＮポート１１内に電源供給を必要とする回路（例えば、送信用のレーザーや受信用のフォトダイオード）が含まれる場合で、一旦未使用になった下り伝送速度が再度使用されない場合は、未使用下り伝送速度側の省電ブロックだけでなく、未使用下り伝送速度側のＰＯＮポート１１内の下り信号送信回路（図示せず）への電源供給も停止して省電力化することができる。
【０１１３】
例えば、１Ｇ−Ｅｔｈｅｒｎｅｔ用（０系）と１０Ｇ−Ｅｔｈｅｒｎｅｔ用（１系）のＯＮＵを併用していたシステムにおいて、１Ｇ−Ｅｔｈｅｒｎｅｔ用（０系）のＯＮＵを廃止する場合には、ＰＯＮポート１１内の０系用の下り信号送信回路を省電力化することができる。
【０１１４】
したがって、電源制御部４０により、ＯＬＴ１０の動作中に、一時的にいずれかの下り伝送速度が不要になった場合は当該下り伝送速度側の省電ブロックへの電源供給を停止し、当該下り伝送速度を再度使用する場合は当該下り伝送速度側の省電ブロックへの電源供給を再開する。
【０１１５】
起動制御部４８は、電源供給を停止されたＰＯＮ側の省電ブロックおよびＰＯＮポート内１１の一部の送信用回路への電源供給を再開する際、所定の手順で回路部を起動させるための指示信号を電源制御部４０へ出力する機能を有している。
通常は、フレームが通過する経路に沿って、フレーム送信元側からフレーム送信先側へと順に回路部を起動させる。例えば、以下の手順で設定変更できるようにしておくことにより、電源供給を停止する前と同様な期待通りの正常な動作が可能となる。
【０１１６】
起動制御部４８は、各回路部から出力されるフレームなどの出力信号を監視しており、当該出力信号の有無や正常性を検査することにより、電源投入に応じて当該回路部が正常に起動したことを確認して、各回路部を順に起動する。なお、以下の手順においてｘはＡまたはＢのいずれかを示す。
【０１１７】
手順１：下り出力タイミング調整部３６ｘの電源投入
手順２：下り出力タイミング調整部３６ｘが正常に起動したことを確認
手順３：フレーム多重部１６ｘの電源投入
手順４: フレーム多重部１６ｘが正常に起動したことを確認
手順５：送信回路１７ｘの電源投入
手順６：送信回路１７ｘが正常に起動したことを確認
手順７：ＰＯＮポート１１内の電源停止されていた下り信号送信回路（図示せず）の電源投入
手順８：ＰＯＮポート１１内の電源停止されていた下り信号送信回路が正常に立ち上がり、ＯＮＵとの間でフレーム送受信が可能になったことを確認
【０１１８】
これにより、フレームが通過する経路に沿って、フレーム送信元側からフレーム送信先側へと順に回路部を起動させることができ、給電停止していた省電ブロックへ再給電する場合でも、当該省電ブロック内の各回路部を、安定して動作開始させることが可能となる。
なお、ＰＯＮポート１１内に電源供給を必要とする回路が含まれない場合（例えば、送信用のレーザーが図３の送信回路１７Ａ，１７Ｂに含まれる場合）、もしくは、ＰＯＮポート１１内の回路への電源供給を停止しない場合、上記の手順例のうち、手順７は不要となり、手順６実施後にＯＮＵとの間でフレーム送受信が可能になったことを確認すれば良い。
【０１１９】
［第２の実施の形態］
次に、図９を参照して、本発明の第２の実施の形態にかかるＯＬＴ１０について説明する。図９は、第２の実施の形態にかかるＯＬＴの構成を示すブロック図である。
第１の実施の形態と比較して、本実施の形態にかかるＯＬＴ１０には、上り入力部１２Ａが追加されている。
【０１２０】
本実施の形態において、帯域割当処理部１５は、第１の実施の形態で説明した機能に加え、予め帯域割当処理部１５が割り当てた上りフレームのタイミングに合わせて、予定されている上りフレームのＬＬＩＤに対応した下り出力先選択情報を、予め帯域割当処理部１５に登録されているＰＯＮ−ＩＦポート情報から読み出して、下り出力先選択情報を上り入力部１２Ａに指示する機能を有している。
上り入力部１２Ａは、帯域割当処理部１５から指示された下り出力先選択情報を、上りフレームのプリアンブルに挿入する処理部である。
【０１２１】
ＭＡＣアドレス登録部２６（図４参照）は、上り入力部１２Ａからの上りフレームから、送信元ＭＡＣアドレス、ＬＬＩＤ、および下り出力先選択情報を取得し、当該ＬＬＩＤおよび当該下り出力先選択情報を当該送信元ＭＡＣアドレスと対応付けて、ＭＡＣアドレス検索テーブル２７に登録する機能を有している。
本実施の形態にかかるこの他の構成については、第１の実施の形態と同様であり、ここでの詳細な説明は省略する。
【０１２２】
［第２の実施の形態の動作］
帯域割当処理部１５は、予め割り当てた上りフレームの受信タイミングに合わせて、予定されている上りフレームのＬＬＩＤに対応した下り出力先選択情報をＰＯＮ−ＩＦポート情報から読み出し、この下り出力先選択情報を上り入力部１２Ａに指示する。下り出力先選択情報は、例えば、通信開始時にＯＮＵから通知された制御フレームにより、ＯＮＵの下り出力先選択情報を取得しておく。
【０１２３】
この際、上りフレームのＬＬＩＤが１Ｇ−ＯＮＵ（上り速度が１Ｇ、下り速度が１Ｇ）に割り当てられている場合には、下り出力先選択情報として「０系」を指示し、上りフレームのＬＬＩＤが１０Ｇ−ＯＮＵ（上り速度が１０Ｇ、下り速度が１０Ｇ）に割り当てられている場合には、下り出力先選択情報として「１系」を指示する。なお、上りフレームのＬＬＩＤが非対称ＯＮＵ（上り速度が１Ｇで下り速度が１０Ｇ）に割り当てられている場合には、下り出力先選択情報として「１系」を指示する。
【０１２４】
上り入力部１２Ａは、帯域割当処理部１５から指示された下り出力先選択情報を、上りフレームのプリアンブルに挿入する。図１０は、上り入力部から出力される上りフレームの構成例である。前述の図２に示したＰＯＮ区間で伝送されるフレームとの違いは、プリアンブルに下り出力先選択情報が挿入されている点である。
上り入力部１２Ａは、例えば、帯域割当処理部１５からの指示が「０系」であれば、上りフレームのプリアンブルの下り出力先選択情報に「０」を挿入し、帯域割当処理部１５からの指示が「１系」であれば、上りフレームのプリアンブルの下り出力先選択情報に「１」を挿入する。
【０１２５】
本実施の形態にかかるＯＬＴ構成では、フレーム転送処理部２０内のＭＡＣアドレス検索テーブル２７の値を、上りフレーム受信時に自動的に設定することが可能となる。以下に、フレーム転送処理部２０が、受信した上りフレームの送信元ＭＡＣアドレスと出力先選択情報を、自動的に登録する方法を説明する。図１１は、ＭＡＣアドレス登録手順を示すフローチャートである。
【０１２６】
ＭＡＣアドレス登録部２６は、受信した上りフレームがＰＯＮ制御フレームでない場合、上りフレームの送信元ＭＡＣアドレスに基づいて、図１１のＭＡＣアドレス登録処理を行う。
ＭＡＣアドレス登録部２６は、まず、上りフレームの送信元ＭＡＣアドレスに基づいてＭＡＣアドレス検索テーブル２７を検索し（ステップ２００）、送信元ＭＡＣアドレスが既にＭＡＣアドレス検索テーブル２７に登録されている場合（ステップ２００：ＹＥＳ）、当該ＭＡＣアドレスと対応する下り出力先選択情報およびＬＬＩＤを更新し（ステップ２０１）、一連の処理を終了する。なお、ステップ２０１を実行せず、更新しないようにしてもよい。
【０１２７】
ＭＡＣアドレス検索テーブル２７に登録する下り出力先選択情報は、図１０に示すように、上り入力部１２Ａで上りフレームのプリアンブルに挿入された下り出力先選択情報が、ＭＡＣアドレス登録部２６で取得されたものである。また、ＬＬＩＤは、予め上りフレームのプリアンブルに挿入されているＬＬＩＤが、ＭＡＣアドレス登録部２６で取得されたものである。
【０１２８】
一方、ＭＡＣアドレスがＭＡＣアドレス検索テーブル２７に登録されていない場合（ステップ２００：ＮＯ）、ＭＡＣアドレス登録部２６は、ＭＡＣアドレス検索テーブル２７に空きがあるか確認する（ステップ２０２）。「空きがある」とは、エントリ有効／無効として「無効」状態が設定されているエントリがあることを表す。
ここで、空きがある場合（ステップ２０２：ＹＥＳ）、当該ＭＡＣアドレスに対応付けて、下り出力先選択情報およびＬＬＩＤを空きエントリに新規に登録し（ステップ２０３）、一連の処理を終了する。また、空きがない場合（ステップ２０２：ＮＯ）、一連の処理を終了する。
【０１２９】
［第２の実施の形態の効果］
このように、本実施の形態では、上り入力部１２Ａで、受信した上りフレームの送信元ＯＮＵに関する下り出力先選択情報を当該上りフレームに付与し、ＭＡＣアドレス登録部２６で、上り入力部１２Ａからの上りフレームから送信元ＭＡＣアドレスおよびＬＬＩＤと下り出力先選択情報とを取得し、これらＬＬＩＤおよび下り出力先選択情報を当該送信元ＭＡＣアドレスと対応付けて、ＭＡＣアドレス検索テーブル２７に登録するようにしたものである。
【０１３０】
これにより、非対称ＯＮＵ（上り速度が１Ｇで下り速度が１０Ｇ）の場合を含めて、ＭＡＣアドレス登録部２６は、ＭＡＣアドレスおよびＬＬＩＤと下り出力選択情報を自動的にＭＡＣアドレス検索テーブル２７に登録することができる。
また、上りフレームを利用して、ＭＡＣアドレス登録部２６へ下り出力先選択情報を通知するようにしたので、これと同時にＭＡＣアドレス検索テーブル２７に登録する送信元ＭＡＣアドレスやＬＬＩＤと同様にして、同一タイミングでＭＡＣアドレス登録部２６が下り出力先選択情報を取得することが可能となる。これにより、下り出力先選択情報を送信元ＭＡＣアドレスやＬＬＩＤと同期させて同一タイミングで取得するための回路や制御の追加を必要とせず、極めて簡素な構成で下り出力先選択情報を通知することができる。
【０１３１】
なお、本実施形態の構成は、第１の実施の形態の構成と比較すると、上りの処理で下り出力先選択情報を挿入する上り入力部１２Ａの追加が必要となる。この際、上り帯域割当を行う帯域割当処理部１５から下り出力先選択情報（Ｇａｔｅフレームと呼ばれる制御フレームの下り伝送速度に対応）をもらうことにより、上りフレームのプリアンブルに下り出力先選択情報を容易に挿入することができる。
【０１３２】
また、第１の実施の形態の構成と同様に、ＳＮＩの使用状況に応じて、省電ブロック（０系ＳＮＩ）Ｂ１Ａ、または省電ブロック（１系ＳＮＩ）Ｂ１Ｂのどちらかへの電源供給を停止することができ、ＯＬＴ１０の省電力化が可能である。
また、第１の実施の形態の構成と同様に、下り伝送速度の使用状況に応じて、省電ブロック（０系ＰＯＮ）Ｂ２Ａ、または、省電ブロック（１系ＰＯＮ）Ｂ２Ｂのどちらかへの電源供給を停止することができ、ＯＬＴ１０の省電力化が可能である。
【０１３３】
［第３の実施の形態］
次に、本発明の第３の実施の形態にかかるＯＬＴ１０について説明する。
本実施の形態において、ＯＬＴ１０のＭＡＣアドレス登録部２６は、一定周期毎に登録済みＭＡＣアドレスの受信履歴を確認して、一定期間内に受信履歴がない登録済みＭＡＣアドレスをＭＡＣアドレス検索テーブル２７で無効状態とする（エージング処理）手段を追加している。エージング処理の周期を「エージング周期」とし、エージング周期をカウントするためのタイマを「エージングタイマ」とする。
【０１３４】
図１２は、第３の実施の形態にかかるＭＡＣアドレス検索テーブルの構成例である。前述した図５と比較して、「エージング後受信状況」の項目が追加されている。「エージング後受信状況」とは、前回のエージング処理から現在までに該当のＭＡＣアドレスのフレームを受信したかどうかを表す情報である。
【０１３５】
図１３は、第３の実施の形態にかかるＭＡＣアドレス登録手順を示すフローチャートである。このＭＡＣアドレス登録手順は、前述した図１１のＭＡＣアドレス登録手順の最後に、当該ＭＡＣアドレスに対応するエージング後受信状況を「受信あり」に設定する（ステップ３０４）ようにしたものである。これにより、ＭＡＣアドレスが新規登録または登録更新される度に、エージング後受信状況は「受信あり」となる。
【０１３６】
図１４は、エージング処理手順を示すフローチャートである。ＭＡＣアドレス登録部２６は、一定周期毎に図１４のエージング処理手順を実行する。
まず、ＭＡＣアドレス登録部２６は、ＭＡＣアドレス検索テーブル２７から今回未処理のエントリを１つ選択し（ステップ３１０）、この選択エントリのエントリが「有効」状態に設定されているかどうか確認する（ステップ３１１）。ここで、選択エントリが「有効」状態である場合（ステップ３１１：ＹＥＳ）、選択エントリのエージング後受信状況が「受信有り」に設定されているかどうか確認する（ステップ３１２）。
【０１３７】
ここで、「受信有り」に設定されている場合（ステップ３１２：ＹＥＳ）、選択エントリのエージング後受信状況を「受信なし」に設定し（ステップ３１３）、すべてのエントリの処理が終了したか確認し（ステップ３１５）、未処理のエントリがある場合には（ステップ３１５：ＮＯ）、ステップ３１０へ戻る。また、すべてのエントリの処理が終了した場合（ステップ３１５：ＹＥＳ）、一連の処理を終了する。
【０１３８】
一方、選択エントリのエージング後受信状況が「受信なし」に設定されている場合（ステップ３１２：ＮＯ）、選択エントリのエントリを、未使用である旨を示す「無効」状態に設定し（ステップ３１４）、ステップ３１５へ移行する。
また、ステップ３１１において、選択エントリのエントリが「無効」状態である場合も（ステップ３１１：ＮＯ）、ステップ３１５へ移行する。
【０１３９】
図１５は、ＭＡＣアドレス検索テーブルにおけるエントリの変遷を示すタイムチャートである。
時刻Ｔ１から時刻Ｔ２までのエージング周期Ｔ内における時刻Ｔ１１において、ＯＬＴ１０が未登録の送信元ＭＡＣアドレスを持つ上りフレームを受信した場合、この送信元ＭＡＣアドレスが空いているエントリに新規登録され、当該エントリが「有効」状態および「受信あり」に設定され、時刻Ｔ２における次のエージング処理で「受信なし」に設定される。
【０１４０】
続いて、時刻Ｔ２から時刻Ｔ３までのエージング周期Ｔ内における時刻Ｔ１２において再度この送信元ＭＡＣアドレスを持つ上りフレームを受信すると、当該エントリに同じＭＡＣアドレスが登録更新されて「有効」状態および「受信あり」となり、時刻Ｔ３における次のエージング処理で「受信なし」に設定される。
【０１４１】
このようにして、「有効」状態および「受信なし」に設定された後、時刻Ｔ３から時刻Ｔ４までのエージング周期Ｔ内に、この送信元ＭＡＣアドレスを持つフレームを受信しなかった場合、時刻Ｔ４における次のエージング処理で、当該エントリは「無効」状態に設定される。
【０１４２】
したがって、当該エントリは、時刻Ｔ２，Ｔ３におけるエージング処理で「受信なし」と設定されても「有効」状態のままなので、ＭＡＣアドレス検索テーブル２７には、時刻Ｔ４まで、この送信元ＭＡＣアドレスが継続して登録されているが、時刻Ｔ４では「無効」状態に設定される。エントリが「無効」状態に設定されるということは、すなわち、このＭＡＣアドレスがＭＡＣアドレス検索テーブル２７から削除されて、このエントリが空いているということである（エントリ無効になった時点でテーブルから削除されたとみなす）。
エントリが無効状態に設定されている記憶領域には、他のＭＡＣアドレスを新規登録することができる。
【０１４３】
［第３の実施の形態の効果］
このように、本実施の形態では、ＭＡＣアドレス登録部２６において、受信した上りフレームごとに、当該上りフレームの送信元ＭＡＣアドレスに関する受信状況をＭＡＣアドレス検索テーブル２７に登録し、ＭＡＣアドレス検索テーブル２７に登録されている各ＭＡＣアドレスの当該受信状況を検査し、これらＭＡＣアドレスのうち一定期間内に受信確認されていないＭＡＣアドレスを無効状態に設定するようにしたものである。
【０１４４】
これにより、ある送信元ＭＡＣアドレスを持つフレームを最後に受信してから２回のエージング処理を行うまでに、同じ送信元ＭＡＣアドレスを持つフレームを受信しないと、その後、当該送信元ＭＡＣアドレスは無効状態に設定される。したがって、登録情報が無効状態である記憶領域には他のＭＡＣアドレスを新規登録することができるので、限られたサイズ（エントリ）のＭＡＣアドレス検索テーブル２７を有効に使うことができる。
【０１４５】
例えば、４８ｂｉｔのＭＡＣアドレスがとりうる全ての値に対してエントリを用意しようとすると、２４８個のエントリが必要となり、ＭＡＣアドレス検索テーブル２７が非常に大きくなり、回路規模も大きくなってしまう。そこで、小規模のＭＡＣアドレス検索テーブル２７を用意しておいて、使われなくなったＭＡＣアドレスをＭＡＣアドレス検索テーブル２７から削除し、新規登録の際は空きエントリに格納することで、回路規模の増大を抑制することができる。このように、空きエントリを探して新規登録ＭＡＣアドレスを格納する方法では、ＭＡＣアドレスは不規則に並んで登録される。
【０１４６】
また、第１の実施の形態の構成と同様に、ＳＮＩの使用状況に応じて、省電ブロック（０系ＳＮＩ）Ｂ１Ａ、または省電ブロック（１系ＳＮＩ）Ｂ１Ｂのどちらかへの電源供給を停止することができ、ＯＬＴ１０の省電力化が可能である。
また、第１の実施の形態の構成と同様に、下り伝送速度の使用状況に応じて、省電ブロック（０系ＰＯＮ）Ｂ２Ａ、または、省電ブロック（１系ＰＯＮ）Ｂ２Ｂのどちらかへの電源供給を停止することができ、ＯＬＴ１０の省電力化が可能である。
【０１４７】
［第４の実施の形態］
次に、図１６および図１７を参照して、本発明の第４の実施の形態にかかるＯＬＴ１０について説明する。図１６は、第４の実施の形態にかかるフレーム転送処理部の構成を示すブロック図である。図１７は、ＶＩＤテーブルの構成例である。
第１の実施の形態と比較して、本実施の形態にかかるフレーム転送処理部２０には、ＶＩＤテーブル３５が追加されている。
【０１４８】
本実施の形態において、フレーム転送処理部２０は、ＭＡＣアドレス検索テーブル２７またはＶＩＤテーブル３５の登録内容に基づいて、受信した下りフレームをどの送信回路１７Ａ，１７Ｂから送信するのか、すなわち速度の異なるどの下り系統へ出力するのかを決定する。以下に、フレーム転送処理部２０が、下りフレームの出力先を決定する動作について説明する。
【０１４９】
下り出力先判定部３４Ａ，３４Ｂは、受信した下りフレームの宛先ＭＡＣアドレスまたはＶＩＤに基づいてフレーム転送処理を行う。この際、ＭＡＣアドレス検索テーブル２７には、前述の図５に示したように、ＭＡＣアドレスごとに、下り出力先選択情報とＬＬＩＤとが登録されている。また、ＶＩＤテーブル３５には、図１７に示すように、ＶＩＤごとに、ＬＬＩＤと下り出力先選択情報とが予め登録されている。ＶＩＤ（VLAN Identifier）は、当該下りフレームが属するＶＬＡＮを指定する値である。
【０１５０】
下り出力先判定部３４Ａ，３４Ｂでは、以下の方法Ａまたは方法Ｂで、ＬＬＩＤと下り出力先選択情報を読み出してＬＬＩＤと出力先を決定する。
方法Ａ：受信した下りフレームの宛先ＭＡＣアドレスに基づいてＭＡＣアドレス検索テーブル２７からＬＬＩＤと下り出力先選択情報を読み出す。
方法Ｂ：受信した下りフレームのＶＩＤに基づいてＶＩＤテーブル３５からＬＬＩＤと下り出力先選択情報を読み出す。
【０１５１】
決定されたＬＬＩＤの情報は、下りフレームの宛先ＬＬＩＤとしてＬＬＩＤ付与部３２Ａ，３２Ｂへ与えられる。また、決定された出力先の情報は、下り出力先情報として下り出力先制御部３３Ａ，３３Ｂへ与えられる。
【０１５２】
図１８は、下りフレームの出力先決定手順を示すフローチャートである。
まず、下り出力先判定部３４Ａ，３４Ｂは、予め設定されている処理方法選択情報に基づいて、方法ＡによりＭＡＣアドレス検索テーブル２７を用いるか否か確認する（ステップ４００）。
【０１５３】
ここで、方法Ａが指定されている場合（ステップ４００：ＹＥＳ）、下り出力先判定部３４Ａ，３４Ｂは、ＭＡＣアドレス検索テーブル２７のうち、受信した下りフレームの宛先ＭＡＣアドレスのエントリ有効／無効に基づいて、当該宛先ＭＡＣアドレスがＭＡＣアドレス検索テーブル２７に登録されているか確認する（ステップ４０１）。
【０１５４】
ここで、エントリ有効／無効として「有効」状態が設定されており、当該宛先ＭＡＣアドレスが登録されている場合（ステップ４０１：ＹＥＳ）、下り出力先判定部３４Ａ，３４Ｂは、ＭＡＣアドレス検索テーブル２７から検索したＬＬＩＤを、当該下りフレームの宛先ＬＬＩＤとして決定するとともに（ステップ４０２）、検索した下り出力先選択情報により当該下りフレームの出力系統を決定し（ステップ４０３）、一連の処理を終了する。
【０１５５】
一方、エントリ有効／無効として「有効」状態が設定されているどのエントリにおいても、ＭＡＣアドレス欄が当該宛先ＭＡＣアドレスに一致しない場合（ステップ４０１：ＮＯ）、下り出力先判定部３４Ａ，３４Ｂは、当該下りフレームの破棄を決定し（ステップ４２１）、一連の処理を終了する。
【０１５６】
また、ステップ４００において、ＶＩＤテーブル３５を用いる方法Ｂが指定されている場合（ステップ４００：ＮＯ）、下り出力先判定部３４Ａ，３４Ｂは、受信した下りフレームにＶＬＡＮタグが含まれているかどうか確認する（ステップ４１０）。
ここで、ＶＬＡＮタグが含まれている場合（ステップ４１０：ＹＥＳ）、下り出力先判定部３４Ａ，３４Ｂは、ＶＩＤテーブル３５のうち、受信した下りフレームのＶＩＤのエントリ有効／無効に基づいて、当該ＶＩＤがＶＩＤテーブル３５に登録されているかどうか確認する（ステップ４１１）。
【０１５７】
ここで、エントリ有効／無効として「有効」状態が設定されている場合、すなわち、当該ＶＩＤが登録されている場合（ステップ４１１：ＹＥＳ）、下り出力先判定部３４Ａ，３４Ｂは、ＶＩＤテーブル３５から当該ＶＩＤに対応するＬＬＩＤを取得し、下りフレームの宛先ＬＬＩＤとして特定するとともに（ステップ４１２）、ＶＩＤテーブル３５から当該ＶＩＤに対応する下り出力先選択情報を取得して、当該下りフレームの出力系統を特定し（ステップ４１３）、一連の処理を終了する。
【０１５８】
一方、エントリ有効／無効として「無効」状態が設定されている場合、すなわち、受信した下りフレームのＶＩＤがＶＩＤテーブル３５に登録されていない場合（ステップ４１１：ＮＯ）、下り出力先判定部３４Ａ，３４Ｂは、当該下りフレームの破棄を決定し（ステップ４２１）、一連の処理を終了する。
また、ステップ４１０において、ＶＬＡＮタグが含まれていない場合（ステップ４１０：ＮＯ）、タグ無しフレームが許可されているか確認し（ステップ４２０）、許可の場合には（ステップ４２０：ＹＥＳ）、ステップ４０１へ移行し、未許可の場合には（ステップ４２０：ＮＯ）、ステップ４２１へ移行する。
【０１５９】
下り出力先判定部３４Ａ，３４Ｂの下り出力先判定処理、および、ＶＩＤテーブル３５以外は、第１の実施の形態の動作と同じである。
【０１６０】
ＶＩＤテーブル３５の値は、制御フレーム処理部１４でのＯＮＵ登録時に、外部のハードウェアまたはソフトウェア（図１６に図示せず）により、使用するＶＩＤを決めて設定する。
【０１６１】
［第４の実施の形態の効果］
このように、本実施の形態によれば、第１の実施の形態の構成と同様に、ＳＮＩの使用状況に応じて、省電ブロック（０系ＳＮＩ）Ｂ１Ａ、または省電ブロック（１系ＳＮＩ）Ｂ１Ｂのどちらかへの電源供給を停止することができ、ＯＬＴ１０の省電力化が可能である。
また、第１の実施の形態の構成と同様に、下り伝送速度の使用状況に応じて、省電ブロック（０系ＰＯＮ）Ｂ２Ａ、または、省電ブロック（１系ＰＯＮ）Ｂ２Ｂのどちらかへの電源供給を停止することができ、ＯＬＴ１０の省電力化が可能である。
【０１６２】
［第５の実施の形態］
次に、図１９を参照して、本発明の第５の実施の形態にかかるＯＬＴ１０について説明する。図１９は、第５の実施の形態にかかるＯＬＴの構成を示すブロック図である。
前述した図３および図９と比較して、本実施の形態にかかるＯＬＴ１０は、ＬＬＩＤテーブル２３を、常時給電ブロックＢ０から省電ブロックＢ３として分離して、電源スイッチ４３を介して電源部４９と接続し、電源制御部４０からの制御信号Ｓ３により、省電ブロックＢ３内でさらに細かく電源供給を制御するようにした点が異なる。
【０１６３】
図２０は、第５の実施の形態にかかるフレーム転送処理部の構成を示すブロック図である。図２１は、ＬＬＩＤテーブルおよび電源系の構成例である。
【０１６４】
図２１の構成例において、ＬＬＩＤテーブル２３は、最大３２７６８個のＬＬＩＤ（ＬＬＩＤ＝０ｘ００００〜０ｘ７ＦＦＦ）を登録できるテーブルであり、４個のメモリ（記憶部）＃Ｌ１，＃Ｌ２，＃Ｌ３，＃Ｌ４に分割されて実装される。この際、１つのメモリ（記憶部）は、１つまたは複数の記憶回路（半導体メモリ）から構成されている。特に、１つのメモリを複数の記憶回路で構成した場合、これら記憶回路に対して一括して電源供給の制御が行われる。なお、メモリの数は４つに限定されるものではなく、基本的には複数のメモリにＬＬＩＤテーブル２３が分割されていれば、本実施の形態を適用可能であり、同様の作用効果が得られる。
【０１６５】
図２１において、メモリ＃Ｌ１にはＬＬＩＤ＝０ｘ００００〜０ｘ１ＦＦＦ、メモリ＃Ｌ２にはＬＬＩＤ＝０ｘ２０００〜０ｘ３ＦＦＦ、メモリ＃Ｌ３にはＬＬＩＤ＝０ｘ４０００〜０ｘ５ＦＦＦ、メモリ＃Ｌ４にはＬＬＩＤ＝０ｘ６０００〜０ｘ７ＦＦＦの登録内容が格納される。
各メモリ＃Ｌ１〜＃Ｌ４には、電源供給線４９Ｌとメモリ＃Ｌ１〜＃Ｌ４ごとに設けられた電源スイッチ４３（４３Ａ，４３Ｂ，４３Ｃ，４３Ｄ）を介して、電源部４９からの電源が供給される。
【０１６６】
電源スイッチ４３Ａ〜４３Ｄの開閉は、電源制御部４０からの制御信号Ｓ３の＃Ｌ１，＃Ｌ２，＃Ｌ３，＃Ｌ４により制御される。電源制御部４０は、ＯＬＴ１０外部からのユーザ設定に基づいて、各電源スイッチ４３Ａ〜４３Ｄ宛の制御信号＃Ｌ１〜＃Ｌ４を出力する。
例えば、ＬＬＩＤ＝０ｘ００００〜０ｘ３ＦＦＦのみを使用する場合、制御信号＃Ｌ１，＃Ｌ２により、電源スイッチ４３Ａ，４３Ｂを閉じてメモリ＃Ｌ１，＃Ｌ２に電源を供給し、制御信号＃Ｌ３，＃Ｌ４により電源スイッチ４３Ｃ，４３Ｄを開けてメモリ＃Ｌ３，＃Ｌ４への電源供給を停止する。
【０１６７】
［第５の実施の形態の効果］
このように、本実施の形態は、ＬＬＩＤテーブル２３を複数のメモリ（記憶部）＃Ｌ１〜＃Ｌ４で構成し、電源制御部４０で、各メモリの使用状態を示す外部からの設定に基づいて、これらメモリのうち、使用状態のメモリへ電源を供給し、未使用状態のメモリへの電源供給を停止するようにしたものである。
これにより、ＬＬＩＤテーブル２３を構成するメモリのうち、使用するＬＬＩＤの個数に合わせて、登録ＬＬＩＤを含まないメモリへの電源供給を停止することができ、ＯＬＴ１０の消費電力を削減することが可能となる。
【０１６８】
［第６の実施の形態］
次に、図２２を参照して、本発明の第６の実施の形態にかかるＯＬＴ１０について説明する。図２２は、第６の実施の形態にかかるＯＬＴの構成を示すブロック図である。
前述した図３および図９と比較して、本実施の形態にかかるＯＬＴ１０は、ＭＡＣアドレス検索テーブル２７を、常時給電ブロックＢ０から省電ブロックＢ４として分離して、電源スイッチ４４を介して電源部４９と接続し、電源制御部４０からの制御信号Ｓ３により、省電ブロックＢ４内でさらに細かく電源供給を電源供給を制御するようにした点が異なる。
【０１６９】
図２３は、第６の実施の形態にかかるフレーム転送処理部の構成を示すブロック図である。図２４は、ＭＡＣアドレス検索テーブルおよび電源系の構成例である。
【０１７０】
図２４の構成例において、ＭＡＣアドレス検索テーブル２７は、最大８１９２個のＭＡＣアドレスを登録できるテーブルであり、４個のメモリ（記憶部）＃Ｍ１，＃Ｍ２，＃Ｍ３，＃Ｍ４に分割されて実装される。この際、１つのメモリ（記憶部）は、１つまたは複数の記憶回路から構成されている。特に、１つのメモリを複数の記憶回路（半導体メモリ）で構成した場合、これら記憶回路に対して一括して電源供給の制御が行われる。なお、メモリの数は４つに限定されるものではなく、基本的には複数のメモリにＭＡＣアドレス検索テーブル２７が分割されていれば、本実施の形態を適用可能であり、同様の作用効果が得られる。
【０１７１】
図２４において、メモリ＃Ｍ１にはエントリＮｏ．１〜Ｎｏ．２０４８、メモリ＃Ｍ２にはエントリＮｏ．２０４９〜Ｎｏ．４０９６、メモリ＃Ｍ３にエントリはＮｏ．４０９７〜Ｎｏ．６１４４、メモリ＃Ｍ４にはエントリＮｏ．６１４５〜Ｎｏ．８１９２の登録内容が格納される。
各メモリ＃Ｍ１〜＃Ｍ４には、電源供給線４９Ｌとメモリ＃Ｍ１〜＃Ｍ４ごとに設けられた電源スイッチ４４（４４Ａ，４４Ｂ，４４Ｃ，４４Ｄ）を介して、電源部４９からの電源が供給される。
【０１７２】
電源スイッチ４４Ａ〜４４Ｄの開閉は、電源制御部４０からの制御信号Ｓ４の＃Ｍ１，＃Ｍ２，＃Ｍ３，＃Ｍ４により制御される。電源制御部４０は、ＯＬＴ１０外部からのユーザ設定に基づいて、各電源スイッチ４４Ａ〜４４Ｄ宛の制御信号＃Ｍ１〜＃Ｍ４を出力する。
例えば、エントリＮｏ．１〜Ｎｏ．４０９６のみを使用する場合、制御信号＃Ｌ１，＃Ｌ２により、電源スイッチ４４Ａ，４４Ｂを閉じてメモリ＃Ｍ１，＃Ｍ２に電源を供給し、制御信号＃Ｌ３，＃Ｌ４により電源スイッチ４４Ｃ，４４Ｄを開けてメモリ＃Ｍ３，＃Ｍ４への電源供給を停止する。
【０１７３】
［第６の実施の形態の効果］
このように、本実施の形態によれば、ＭＡＣアドレス検索テーブル２７を複数のメモリ（記憶部）＃Ｍ１〜＃Ｍ４で構成し、電源制御部４０で、各メモリの使用状態を示す外部からの設定に基づいて、これらメモリのうち、使用状態のメモリへ電源を供給し、未使用状態のメモリへの電源供給を停止するようにしたものである。
【０１７４】
これにより、ＭＡＣアドレス検索テーブル２７を構成するメモリのうち、使用するＭＡＣアドレスの個数に合わせて、未使用メモリへの電源供給を停止することができ、ＯＬＴ１０の消費電力を削減することが可能となる。通常、接続するＯＮＵの台数が少ないほど、使用するＭＡＣアドレスの個数（合計数）を少なくすることができる。つまり、接続するＯＮＵの台数が少ない場合には、使用するＭＡＣアドレスの個数（合計数）を少なくして未使用メモリへの電源供給を停止することにより、ＯＬＴ１０の消費電力を削減（省電力化）することが可能である。
【０１７５】
本実施の形態では、図２３に示したように、ＬＬＩＤテーブル２３を常時給電ブロックＢ０に含めた場合を例として説明したが、これに限定されるものではなく、第５の実施の形態と併用し、ＬＬＩＤテーブル２３を省電ブロック（ＬＬＩＤテーブル用メモリ）Ｂ３として、その内部を詳細に給電制御することも可能である。
【０１７６】
［第７の実施の形態］
次に、図２５を参照して、本発明の第７の実施の形態にかかるＯＬＴ１０について説明する。図２５は、第７の実施の形態にかかるＯＬＴの構成を示すブロック図である。
前述した図３および図９と比較して、本実施の形態にかかるＯＬＴ１０は、ＶＩＤテーブル３５を、常時給電ブロックＢ０から省電ブロックＢ５として分離して、電源スイッチ４３を介して電源部４９と接続し、電源制御部４０からの制御信号Ｓ５により、省電ブロックＢ５内でさらに細かく電源供給を制御するようにした点が異なる。
【０１７７】
図２６は、第７の実施の形態にかかるフレーム転送処理部の構成を示すブロック図である。図２７は、ＶＩＤテーブルおよび電源系の構成例である。
【０１７８】
図２７の構成例において、ＶＩＤテーブル３５は、最大４０９６個のＶＩＤを登録できるテーブルであり、４個のメモリ（記憶部）＃Ｖ１，＃Ｖ２，＃Ｖ３，＃Ｖ４に分割されて実装される。この際、１つのメモリ（記憶部）は、１つまたは複数の記憶回路（半導体メモリ）から構成されている。特に、１つのメモリを複数の記憶回路で構成した場合、これら記憶回路に対して一括して電源供給の制御が行われる。なお、メモリの数は４つに限定されるものではなく、基本的には複数のメモリにＶＩＤテーブル３５が分割されていれば、本実施の形態を適用可能であり、同様の作用効果が得られる。
【０１７９】
図２７において、メモリ＃Ｖ１にはＶＩＤ＝０ｘ０００〜０ｘ３ＦＦ、メモリ＃Ｖ２にはＶＩＤ＝０ｘ４００〜０ｘ７ＦＦ、メモリ＃Ｖ３にはＶＩＤ＝０ｘ８００〜０ｘＢＦＦ、メモリ＃Ｖ４にはＶＩＤ＝０ｘＣ００〜０ｘＦＦＦの登録内容が格納される。
各メモリ＃Ｖ１〜＃Ｖ４には、電源供給線４９Ｌとメモリ＃Ｖ１〜＃Ｖ４ごとに設けられた電源スイッチ４５（４５Ａ，４５Ｂ，４５Ｃ，４５Ｄ）を介して、電源部４９からの電源が供給される。
【０１８０】
電源スイッチ４５Ａ〜４５Ｄの開閉は、電源制御部４０からの制御信号Ｓ５の＃Ｖ１〜＃Ｖ４により制御される。電源制御部４０は、ＯＬＴ１０外部からのユーザ設定に基づいて、各電源スイッチ４５Ａ〜４５Ｄ宛の制御信号を出力する。
例えば、ＶＩＤ＝０ｘ０００〜０ｘ７ＦＦのみを使用する場合、制御信号＃Ｖ１，＃Ｖ２により、電源スイッチ４５Ａ，４５Ｂを閉じてメモリ＃Ｖ１，＃Ｖ２に電源を供給し、制御信号＃Ｖ３，＃Ｖ４により、電源スイッチ４５Ｃ，４５Ｄを開けてメモリ＃Ｖ３，＃Ｖ４への電源供給を停止する。
【０１８１】
［第７の実施の形態の効果］
このように、本実施の形態によれば、ＶＩＤテーブル３５を複数のメモリ（記憶部）＃Ｖ１〜＃Ｖ４で構成し、電源制御部４０で、各メモリの使用状態を示す外部からの設定に基づいて、これらメモリ部のうち、使用状態のメモリへ電源を供給し、未使用状態のメモリへの電源供給を停止するようにしたものである。
これにより、ＶＩＤテーブル３５を構成するメモリのうち、使用するＶＩＤの個数に合わせて、未使用メモリへの電源供給を停止することができ、ＯＬＴ１０の消費電力を削減することが可能となる。
【０１８２】
本実施の形態では、図２５に示したように、ＬＬＩＤテーブル２３とＭＡＣアドレス検索テーブル２７を常時給電ブロックＢ０に含めた場合を例として説明したが、これに限定されるものではなく、第５の実施の形態と併用し、ＬＬＩＤテーブル２３を省電ブロック（ＬＬＩＤテーブル用メモリ）Ｂ３として、その内部を詳細に給電制御することも可能である。同じく、第６の実施の形態と併用し、ＭＡＣアドレス検索テーブル２７を省電ブロック（ＭＡＣアドレス検索テーブル用メモリ）Ｂ４として、その内部を詳細に給電制御することも可能である。
【０１８３】
［第８の実施の形態］
次に、図２８を参照して、本発明の第８の実施の形態にかかるＯＬＴ１０について説明する。図２８は、第８の実施の形態にかかるフレームと廃棄指示信号の構成例である。
本実施の形態において、フレームの構成は前述した図２、図１０と同様であるが、フレームの並走信号として、廃棄の要否を示す廃棄指示信号がフレーム末尾と同時に並行して回路部間で伝達される点、およびこの廃棄指示信号に基づき、フレーム転送処理部２０で、廃棄対象フレームを一括して廃棄する点が異なる。以下では、廃棄指示信号が「１」のフレームを廃棄指示付フレームと呼ぶ。
【０１８４】
一般に、ＯＬＴの各回路部では、入力されたフレームに対する処理を適正に実行するため、フレームの正常性を確認しており、正常性が確認できない場合、当該フレームを廃棄すべき廃棄対象フレームと判定する。従来のＯＬＴでは、廃棄対象フレームと判定したフレームは、その判定を行った回路部で廃棄するものとなっていた。
【０１８５】
しかしながら、フレームを廃棄するか否かの廃棄判定処理が完了するのは、参照するフレームデータが当該回路部に入力されてからである。例えば、フレーム長が規定の範囲内かどうかを判定する場合、フレーム末尾が当該回路部に入力された後に判定結果が出る。したがって、廃棄判定処理が完了するまでの間、当該フレームをバッファリングしておく必要があり、フレームを後段の回路部へ伝送する際に遅延が生じる。
【０１８６】
図２９は、フレームを廃棄と判定した回路部で廃棄する場合の上りフレームおよび廃棄判定の関係を示すタイムチャートである。廃棄判定結果「１」は「廃棄」を表わす。図２９の場合、判定処理を行う全ての回路部（受信回路１２、フレーム転送処理部２０）において、廃棄処理のためのフレームバッファリングによる遅延が生じる。なお、図中のＴＬは、フレーム分離部１３で発生するレイテンシである。
【０１８７】
この場合、上りフレームは、フレーム長が規定範囲外だった場合やＦＣＳエラーを検出した場合等の受信回路１２で判定可能な場合以外に、フレーム転送処理部２０でＬＬＩＤテーブル２３を読み出した時に該当のＬＬＩＤが登録されていない場合も廃棄と判定される。したがって、受信回路１２において、ＦＣＳエラー等による廃棄を行い、ＬＬＩＤテーブル２３での未登録による廃棄をフレーム転送処理部２０で行うと、廃棄判定のためのバッファリングを２度行う必要が有り、その２回のバッファリングのための遅延が生じる。
【０１８８】
このため、廃棄と判定されたフレームについて、その判定した回路部で廃棄せずに、正常なフレームと同様に後段へ順次転送し、後段の回路部で一括して廃棄する方法が考えられる。
具体的には、上りの廃棄対象フレームを一括廃棄する回路部より前に上りフレームに関する処理を行う上り前段回路部において、上りフレームの廃棄が必要と判定した場合、または当該回路部に入力された上りフレームの廃棄指示信号が「１」の場合、当該上り前段回路部で、当該上りフレームを廃棄せずに出力すると同時に、例えば同期用クロック信号の１クロック幅のパルスで廃棄指示信号「１」を並走出力し、それ以外の場合は、当該上りフレームと並走して廃棄指示信号「０」を出力すればよい。
【０１８９】
また、下りフレームについても、下りの廃棄対象フレームを一括廃棄する回路部より前に下りフレームに関する処理を行う下り前段回路部において、下りフレームの廃棄が必要と判定した場合、または当該回路部に入力された下りフレームの廃棄指示信号が「１」の場合、当該下り前段回路部で、当該下りフレームを廃棄せずに出力すると同時に、例えば同期用クロック信号の１クロック幅のパルスで廃棄指示信号「１」を並走出力し、それ以外の場合は、当該下りフレームと並走して廃棄指示信号「０」を出力すればよい。
なお、廃棄指示信号が出力フレームの末尾に合わせて出力されるのは、廃棄判定がフレームの末尾までかかる場合を考慮したものである。
【０１９０】
これにより、例えば、フレーム転送処理部２０の上り出力タイミング調整部２５Ａ、２５Ｂや下り出力タイミング調整部３６Ａ、３６Ｂで、廃棄指示付フレームの廃棄処理を行えば、フレーム転送処理部２０より前段側の各回路部における廃棄処理にかかる遅延を吸収できる。
【０１９１】
しかしながら、この方法によれば、廃棄対象フレームが、正常フレームと同様にして各回路部を流れるため、フレームの廃棄を判定した回路部から廃棄処理を実行する回路部までの間に配置されている各回路部において、正常フレームと同様にして、廃棄対象フレームに対する無駄な処理が実行されてしまう。このため、この無駄な処理により、無駄な電力消費が発生してしまう。
【０１９２】
これに対して、本実施の形態では、フレーム転送処理部２０において、上りフレームが自己より前に当該上りフレームに関する処理を行う回路部で廃棄対象フレームと判定された場合、自己に入力された当該上りフレームのＳＮＩ選択情報を取得する処理、または当該上りフレームに関するＳＮＩ選択情報をＭＡＣアドレス検索テーブル２７へ登録する処理を行わず、当該上りフレームを廃棄するようにしたものである。
【０１９３】
また、フレーム転送処理部２０において、下りフレームが自己より前に当該下りフレームに関する処理を行う回路部で廃棄対象フレームと判定された場合、自己に入力された当該下りフレームの出力先選択情報を取得する処理、または当該出力先選択情報を当該下りフレームに付与する処理を行わず、当該下りフレームを廃棄するようにしたものである。
【０１９４】
これにより、フレーム転送処理部２０において、廃棄指示信号を確認することにより、廃棄指示付フレームに対する処理の実行を回避することができる。
したがって、廃棄対象フレームに対する無駄な処理の実行を回避でき、当該無駄な処理で発生する電力消費を省くことができる。したがって、ＯＬＴ１０全体の消費電力を削減することができる。
【０１９５】
以下、フレーム転送処理部２０における廃棄指示付フレームに対する処理回避を含む具体的な処理動作について説明する。
図３０は、第８の実施の形態にかかる上りフレームの出力先ＳＮＩ決定手順を示すフローチャートである。前述した図８とは、ステップ１１０の前に廃棄指示信号を確認する点で異なる。
まず、出力先ＳＮＩ判定部２２は、受信した上りフレームの廃棄指示信号を確認し、上りフレームの廃棄指示信号が「０」を示しており、受信した上りフレームが廃棄指示付フレームでない場合（ステップ５００：ＹＥＳ）、出力先ＳＮＩ判定部２２は、図８と同様の処理を実行する。
【０１９６】
一方、上りフレームの廃棄指示信号が「１」を示しており、受信した上りフレームが廃棄指示付フレームの場合（ステップ５００：ＮＯ）、出力先ＳＮＩ判定部２２は、当該上りフレームの破棄を決定し（ステップ１１２）、一連の処理を終了する。これにより、受信した上りフレームが、出力先ＳＮＩ判定部２２から廃棄指示付フレームとして後段へ転送される。
【０１９７】
図３１は、第８の実施の形態にかかる下りフレームの出力先決定手順（ＭＡＣアドレス）を示すフローチャートである。前述した図６とは、ステップ１００の前に廃棄指示信号を確認する点で異なる。
まず、下り出力先判定部３４Ａ、３４Ｂは、受信した下りフレームの廃棄指示信号を確認し、当該下りフレームの廃棄指示信号が「０」を示しており、受信した下りフレームが廃棄指示付フレームでない場合（ステップ５１０：ＹＥＳ）、下り出力先判定部３４Ａ、３４Ｂは、図６と同様の処理を実行する。
【０１９８】
一方、下りフレームの廃棄指示信号が「１」を示しており、受信した下りフレームが廃棄指示付フレームの場合（ステップ５１０：ＮＯ）、下り出力先判定部３４Ａ、３４Ｂは、当該下りフレームの破棄を決定し（ステップ１０３）、一連の処理を終了する。これにより、受信した下りフレームが、下り出力先判定部３４Ａ、３４Ｂから廃棄指示付フレームとして後段へ転送される。
【０１９９】
図３２は、第８の実施の形態にかかるＭＡＣアドレス登録手順を示すフローチャートである。前述した図１１、図１３とは、ステップ２００の前に廃棄指示信号を確認する点で異なる。
まず、ＭＡＣアドレス登録部２６は、受信した上りフレームの廃棄指示信号が「０」を示しており、受信した上りフレームが廃棄指示付フレームでない場合（ステップ５２０：ＹＥＳ）、ＭＡＣアドレス登録部２６は、図１３と同様の処理を実行する。
【０２００】
一方、上りフレームの廃棄指示信号が「１」を示しており、受信した上りフレームが廃棄指示付フレームの場合（ステップ５２０：ＮＯ）、ＭＡＣアドレス登録部２６は、一連の処理を終了する。受信した上りフレームが、ＭＡＣアドレス登録部２６から廃棄指示付フレームとして後段へ転送される。
【０２０１】
図３３は、第８の実施の形態にかかる下りフレームの出力先決定手順（ＭＡＣアドレスまたはＶＩＤ）を示すフローチャートである。前述した図１８とは、ステップ４００の前に廃棄指示信号を確認する点で異なる。
まず、下り出力先判定部３４Ａ、３４Ｂは、受信した下りフレームの廃棄指示信号が「０」を示しており、受信した下りフレームが廃棄指示付フレームでない場合（ステップ５３０：ＹＥＳ）、下り出力先判定部３４Ａ、３４Ｂは、図１８と同様の処理を実行する。
【０２０２】
一方、下りフレームの廃棄指示信号が「１」を示しており、受信した下りフレームが廃棄指示付フレームの場合（ステップ５３０：ＮＯ）、下り出力先判定部３４Ａ、３４Ｂは、当該下りフレームの破棄を決定し（ステップ４２１）、一連の処理を終了する。これにより、受信した下りフレームが、下り出力先判定部３４Ａ、３４Ｂから廃棄指示付フレームとして後段へ転送される。
【０２０３】
［第８の実施の形態の効果］
このように、本実施の形態では、フレーム転送処理部２０において、上りフレームが自己より前に当該上りフレームに関する処理を行う上り前段回路部で廃棄対象フレームと判定された場合、自己に入力された当該上りフレームの出力先ＳＮＩを選択する処理、および／または当該上りフレームに関するＳＮＩ選択情報をＭＡＣアドレス検索テーブル２７へ登録する処理を行わず、当該上りフレームを廃棄するようにしたものである。
【０２０４】
また、フレーム転送処理部２０において、下りフレームが自己より前に当該下りフレームに関する処理を行う回路部で廃棄対象フレームと判定された場合、自己に入力された当該下りフレームの出力先選択情報を取得する処理、および／または当該出力先選択情報を当該下りフレームに付与する処理を行わず、当該下りフレームを廃棄するようにしたものである。
【０２０５】
これにより、廃棄と判定されたフレームについて、その判定した回路部で廃棄せずに、正常なフレームと同様に後段へ順次転送し、後段のフレーム転送処理部２０で一括して廃棄することができ、フレーム転送処理部２０より前段の各回路部における廃棄処理にかかる遅延を吸収できる。
また、フレーム転送処理部２０において、当該廃棄対象フレームに対する無駄な処理の実行を回避することができ、当該無駄な処理で発生する電力消費を省くことができる。したがって、ＯＬＴ１０全体の消費電力を削減することができる。
【０２０６】
図３４は、上りフレーム、廃棄指示信号、および廃棄判定の関係（遅延優先）を示すタイムチャートである。図３４の場合、最後に一括廃棄処理を行うフレーム転送処理部２０でのみ、廃棄処理のためのフレームバッファリングによる遅延が生じる。これは、上り出力タイミング調整部２５Ａ、２５Ｂで廃棄する際に、出力先ＳＮＩ判定部２２での判定処理、および入力フレーム末尾の廃棄指示の有無の確認のためにフレームをバッファリングするからである。
【０２０７】
一方、上り出力タイミング調整部２５Ａ、２５Ｂより上り前段側の回路部、例えば受信回路１２では、図２９のように、廃棄判定結果が確定する前に、判定中のフレームの出力を開始するため、廃棄処理のためのフレームバッファリングによる遅延は生じない。
したがって、フレーム廃棄をフレーム転送処理部２０内の１つの回路、例えば上り出力タイミング調整部（もしくは下り出力タイミング調整部）のみで一括廃棄することにより、廃棄判定のためのバッファリングが１度ですみ、フレーム廃棄による遅延を最小化できる。また、基本的に、上り出力タイミング調整部（もしくは下り出力タイミング調整部）から出力されたフレームを廃棄することはないので、フレーム廃棄処理を１つの回路だけで行う場合、上り出力タイミング調整部（もしくは下り出力タイミング調整部）で行うことができる。
【０２０８】
なお、フレーム転送処理部２０では、出力先ＳＮＩ判定部２２において、入力されたフレームの出力先ＳＮＩを判定している。この出力先ＳＮＩの判定処理を行う場合、フレーム末尾までのすべてのデータを必要とする訳ではない。このため、フレームの先頭から出力先ＳＮＩの判定処理を開始すれば、図３４に示したように、フレーム末尾の到来までに判定結果を得ることができる。この判定結果は、出力先となるいずれか１つのＳＮＩを示すものであるが、フレーム誤りにより出力先ＳＮＩを判定できない場合もあり、この場合、当該フレームは廃棄とする判定結果が出力される。
【０２０９】
したがって、上り出力先制御部２４で生成された、出力先ＳＮＩ判定部２２からの判定結果と、例えば受信回路１２からの廃棄指示信号との論理和に基づいて、上り出力タイミング調整部２５が、フレーム廃棄処理を行うことになる。
このため、フレーム転送処理部２０では、入力されたフレームの末尾からほとんど遅れることなく、後段へのフレーム出力あるいはフレーム廃棄処理を実行でき、フレーム転送処理部２０における遅延を最小化できる。しかし、出力先ＳＮＩ判定部２２における出力先ＳＮＩの判定処理は、受信回路１２からの廃棄指示信号が廃棄を示す場合でも、常に、実行されるため、その分、無駄な電力が消費される。
【０２１０】
一方、出力先ＳＮＩ判定部２２における出力先ＳＮＩの判定処理を、例えば受信回路１２からの廃棄指示信号が到来した後、開始するようにしてもよい。図３５は、上りフレーム、廃棄指示信号、および廃棄判定の関係（省電力優先）を示すタイムチャートである。
図３５の場合、出力先ＳＮＩの判定処理の開始タイミングが遅れるため、フレーム転送処理部２０における遅延は、図３４より大きくなる。例えば、通信速度１Ｇｂｐｓで長さ２０００Ｂｙｔｅのフレームでは、フレームの先頭の到着からフレーム末尾の到着まで約１６マイクロ秒かかる。
【０２１１】
しかしながら、受信回路１２からの廃棄指示信号が廃棄を示す場合、出力先ＳＮＩ判定部２２における出力先ＳＮＩの判定処理を省くことができる。これにより、出力先ＳＮＩの判定処理に要する電力消費を削減することができる。
このように、フレーム転送処理部２０における上りフレームの出力先判定処理については、フレーム廃棄による遅延の削減と、廃棄指示付きフレーム入力時の電力削減を同時に満たすことはできない。したがって、ＯＬＴ１０を用いる実際の運用に応じて、遅延または電力消費のいずれか一方を優先させる構成を選択すればよい。これらのことは下りフレームの出力先判定処理についても同様である。
【０２１２】
［実施の形態の拡張］
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施形態については、矛盾しない範囲で任意に組み合わせて実施することができる。
【０２１３】
また、以上の各実施の形態では、省電ブロックへの電源供給を停止することにより、電力消費を削減する場合を例として説明したが、これに限定されるものではない。例えば、省電ブロックごとに入力される処理動作用のクロック信号を供給停止することにより省電力化を行うようにしてもよく、前述した各実施の形態と同様の作用効果を得ることができる。
【符号の説明】
【０２１４】
１００…ＰＯＮシステム、１０…ＯＬＴ、１１…ＰＯＮポート、１２…受信回路、１２Ａ…上り入力部、１３…フレーム分離部、１４…制御フレーム処理部、１５…帯域割当処理部、１６Ａ…フレーム多重部（０系）、１６Ｂ…フレーム多重部（１系）、１７Ａ…送信回路（０系）、１７Ｂ…送信回路（１系）、１８Ａ…送受信回路（０系）、１８Ｂ…送受信回路（１系）、１９Ａ…ＳＮＩポート（０系）、１９Ｂ…ＳＮＩポート（１系）、２０…フレーム転送処理部、２１…上りレイテンシ吸収部、２２…出力先ＳＮＩ判定部、２３…ＬＬＩＤテーブル、２４…上り出力先制御部、２５Ａ…上り出力タイミング調整部（０系）、２５Ｂ…上り出力タイミング調整部（１系）、２６…ＭＡＣアドレス登録部、２７…ＭＡＣアドレス検索テーブル、３１Ａ…下りレイテンシ吸収部（０系）、３１Ｂ…下りレイテンシ吸収部（１系）、３２Ａ…ＬＬＩＤ付与部（０系）、３２Ｂ…ＬＬＩＤ付与部（１系）、３３Ａ…下り出力先制御部（０系）、３３Ｂ…下り出力先制御部（１系）、３４Ａ…下り出力先判定部（０系）、３４Ｂ…下り出力先判定部（１系）、３５…ＶＩＤテーブル、３６Ａ…下り出力タイミング調整部（０系）、３６Ｂ…下り出力タイミング調整部（１系）、４０…電源制御部、４１Ａ…電源スイッチ（０系ＳＮＩ）、４１Ｂ…電源スイッチ（１系ＳＮＩ）、４２Ａ…電源スイッチ（０系ＰＯＮ）、４２Ｂ…電源スイッチ（１系ＰＯＮ）、４３，４３Ａ，４３Ｂ，４３Ｃ，４３Ｄ…電源スイッチ、４４，４４Ａ，４４Ｂ，４４Ｃ，４４Ｄ…電源スイッチ、４５，４５Ａ，４５Ｂ，４５Ｃ，４５Ｄ…電源スイッチ、４８…起動制御部、４９…電源部、Ｂ０…常時給電ブロック、Ｂ１Ａ…省電ブロック（０系ＳＮＩ）、Ｂ１Ｂ…省電ブロック（１系ＳＮＩ）、Ｂ２Ａ…省電ブロック（０系ＰＯＮ）、Ｂ２Ｂ…省電ブロック（１系ＰＯＮ）、Ｂ３…省電ブロック（ＬＬＩＤテーブル）、Ｂ４…省電ブロック（ＭＡＣアドレス検索テーブル）、Ｂ５…省電ブロック（ＶＩＤテーブル）。
【図１】
0005718798.tif 000002
【図２】
0005718798.tif 000003
【図３】
0005718798.tif 000004
【図４】
0005718798.tif 000005
【図５】
0005718798.tif 000006
【図６】
0005718798.tif 000007
【図７】
0005718798.tif 000008
【図８】
0005718798.tif 000009
【図９】
0005718798.tif 000010
【図１０】
0005718798.tif 000011
【図１１】
0005718798.tif 000012
【図１２】
0005718798.tif 000013
【図１３】
0005718798.tif 000014
【図１４】
0005718798.tif 000015
【図１５】
0005718798.tif 000016
【図１６】
0005718798.tif 000017
【図１７】
0005718798.tif 000018
【図１８】
0005718798.tif 000019
【図１９】
0005718798.tif 000020
【図２０】
0005718798.tif 000021
【図２１】
0005718798.tif 000022
【図２２】
0005718798.tif 000023
【図２３】
0005718798.tif 000024
【図２４】
0005718798.tif 000025
【図２５】
0005718798.tif 000026
【図２６】
0005718798.tif 000027
【図２７】
0005718798.tif 000028
【図２８】
0005718798.tif 000029
【図２９】
0005718798.tif 000030
【図３０】
0005718798.tif 000031
【図３１】
0005718798.tif 000032
【図３２】
0005718798.tif 000033
【図３３】
0005718798.tif 000034
【図３４】
0005718798.tif 000035
【図３５】
0005718798.tif 000036
【図３６】
0005718798.tif 000037
【図３７】
0005718798.tif 000038
【図３８】
0005718798.tif 000039
【図３９】
0005718798.tif 000040
【図４０】
0005718798.tif 000041
【図４１】
0005718798.tif 000042