(57)【特許請求の範囲】
【請求項１】
電気信号のレベルの持続時間を測定するための装置であって、
反転ゲートで構成され、電源が前記電気信号によって変調される第１のリングオシレータと、
電源が前記電気信号によって変調されない第２のリングオシレータと、
前記第１のリングオシレータの不安定点のゲートからゲートへの遷移の総数をカウントする第１のカウント手段であって、前記不安定点は、前記反転ゲートへの入力における論理レベルと前記反転ゲートからの出力における前記論理レベルとが等しい場合に、反転ゲートに存在することと、
前記第２のリングオシレータのゲートからゲートへの不安定点の遷移の総数をカウントする第２のカウント手段と、
前記第１および第２のカウント手段の値に基づいて、前記電気信号の前記レベルの前記持続時間を決定する手段と
を備えたことを特徴とする装置。
【請求項２】
前記電気信号は、周期的な電気信号であり、前記第１および第２のカウント手段は、前記周期的な電気信号の周期の期間で行われることを特徴とする請求項１に記載の装置。
【請求項３】
前記第１のリングオシレータの周波数は、前記電気信号が第１のレベルである場合に第１の周波数であり、前記電気信号が第２のレベルである場合に第２の周波数であることを特徴とする請求項１または２に記載の装置。
【請求項４】
前記第１の周波数および前記第２の周波数は、ゼロではないことを特徴とする請求項３に記載の装置。
【請求項５】
前記装置は、前記第１および第２のリングオシレータの各ゲートに対して、ラッチコンパレータをさらに備えたことを特徴とする請求項１ないし４のいずれかに記載の装置。
【請求項６】
前記第１および第２のカウント手段の各々は、２つのカウンタを備え、
前記装置は、前記第１および第２のリングオシレータにおける各々の不安定点の位置に基づいて、前記２つのカウンタのうち１つを選択する選択手段をさらに備えたことを特徴とする請求項１ないし５のいずれかに記載の装置。
【請求項７】
前記反転ゲートは、差動論理ゲートであることを特徴とする請求項１ないし６のいずれかに記載の装置。
【請求項８】
前記第１のリングオシレータの前記反転ゲートの伝達遅延は、前記第２のリングオシレータの前記反転ゲートの前記伝達遅延と異なることを特徴とする請求項１ないし６のいずれかに記載の装置。
【請求項９】
請求項１ないし８のいずれかに記載の電気信号のレベルの持続時間を測定するための装置を備えたことを特徴とするＰＬＬ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気信号のレベルの持続時間を測定するための装置に関する。
【背景技術】
【０００２】
電気信号の持続時間の測定は、計測学、電気通信などの多くの分野において重要な工程である。
【０００３】
従来の解決法は、測定される電気信号の持続時間を発振器によって生成されたパルスの数を数えることである。
【０００４】
発振器を実装するため様々な技術があり、その全てには、メリットとデメリットがある。
【０００５】
リングオシレータは、集積回路における実装に対してとても魅力があるが、リングオシレータの特性は、リングオシレータの電源電圧の変動に非常に影響を受けやすい。
【０００６】
リングオシレータを使用する場合、可能な限り安定し、雑音が無い電圧を印加することが重要である。
【０００７】
これら要求は、そのようなリングオシレータを使用する条件を制限する。
【発明の概要】
【０００８】
本発明の目的は、電気信号のレベルの持続時間を測定するための装置を提案することにより、従来技術の欠点を解決することである。この装置は、電源における雑音にも電源電圧におけるどんな変動にも影響を受け難い。
【０００９】
この目的を達成するために、本発明の第１の側面は、電気信号のレベルの持続時間を測定するための装置であって、
反転ゲートで構成され、電源が前記電気信号によって変調される第１のリングオシレータと、
電源が前記電気信号によって変調されない第２のリングオシレータと、
前記第１のリングオシレータの不安定点（a point of instability）のゲートからゲートへの遷移の総数をカウントする第１のカウント手段であって、前記不安定点は、前記反転ゲートへの入力における論理レベルと前記反転ゲートからの出力における前記論理レベルとが等しい場合に、反転ゲートに存在することと、
前記第２のリングオシレータの不安定点のゲートからゲートへの遷移の総数をカウントする第２のカウント手段と、
前記第１および第２のカウント手段の値に基づいて、前記電気信号の前記レベルの前記持続時間を決定する手段とを備えたことを特徴とする装置を提案する。
【００１０】
この方法では、電気信号のレベルの持続時間を表している、変調された第１のリングオシレータの遷移の数が、変調されていない第２のリングオシレータの遷移の数によって補正されうる。
【００１１】
電源電圧における雑音による変動などの電源電圧の変動に係る誤差は、このように補正される。
【００１２】
従って、本発明は、集積回路を用いて電気信号のレベルの持続時間の非常に正確な測定を可能にする。超小型電子回路として実装される場合、本発明は、例えば、携帯電話のような埋め込みシステムに使用されうる。
【００１３】
発明の１つの詳細な実施形態では、電気信号は、周期的な電気信号であり、カウントは、周期的な電気信号の周期の間で行われる。
【００１４】
遷移の数は、一定の周期により間隔を空けられた一連の２つのカウントの間の差によって取得されうる。測定される信号の立ち上がりエッジとカウントとを同期させる必要がない。
【００１５】
発明の実装は、このように簡易化される。
【００１６】
発明の１つの詳細な実施形態では、第１のリングオシレータの周波数は、電気信号が第１のレベルである場合に第１の周波数であり、電気信号が第２のレベルである場合に第２の周波数である。
【００１７】
２つのカウントの間の遷移の数は、電気信号のレベルの持続時間の線形関数である。
【００１８】
発明の１つの詳細な実施形態では、第１の周波数および第２の周波数は、ゼロではない。
【００１９】
従って、発振器は、初期化を決して行わず、前回のカウントを保持する。各カウントからの量子化誤差は、周期ごとに蓄積され、測定の精度は、一周ごとに改善される。これは、発振器の低周波数成分の減衰に伴う量子化雑音の整形を可能にする。
【００２０】
発明の１つの詳細な実施形態では、装置は、第１および第２のリリングオシレータの各ゲートに対して、ラッチコンパレータをさらに備える。
【００２１】
従って、任意時間における発振器の全ての論理レベルの状態を抽出して格納し、不安定点を見つけることが可能である。
【００２２】
発明の１つの詳細な実施形態では、前記第１および第２のカウント手段の各々は、２つのカウンタを備え、装置は、前記第１および第２のリングオシレータにおける各々の不安定点の位置に基づいて、２つのカウンタのうち１つを選択する選択手段をさらに備える。
【００２３】
従って、測定される信号の周期より短い周期を有するリングオシレータを使用することが可能である。追加された周期は、ループカウンタによって蓄積される。遷移の総数は、完結されたループの数と観測点におけるカレントループの不安定点の位置とを組み合わせることによって取得される。
【００２４】
発明の１つの詳細な実施形態では、反転ゲートは、差動論理ゲートである。
【００２５】
発振器における論理レベルの検出は、もっと信頼できる。
【００２６】
反転ゲートが差動である事実は、非対称構造のコモンモード特有の誤差を除去することを可能にする。これらの誤差は、特に、電源における雑音、およびステージごとの基準の比較レベルの変動に関連する。
【００２７】
発明の１つの詳細な実施形態では、第１のリングオシレータの反転ゲートの伝達遅延は、第２のリングオシレータの反転ゲートの伝達遅延と異なる。
【００２８】
集積回路として実装される場合、本発明の装置のサイズを小さくすることが可能であり、発明の実装を簡易化する。
【００２９】
本発明は、本発明に関かかる電気信号のレベルの持続時間を測定するための装置を備えたことを特徴とするＰＬＬ（phase-locked loop）にも関連する。
【００３０】
従って、本発明は、ＰＬＬにおけるシステムの位相差情報を含む、信号レベルの持続時間を測定することが可能である。本発明は、信頼でき、正確なＤ／Ａ（digital/analog）変換を可能にする。
【００３１】
電源における雑音の不安定さは、位相雑音がある場合の高性能なロックループの実装を可能にする。
【図面の簡単な説明】
【００３２】
上記発明の特徴は、他の特徴も同様に、与えられた明細書の実施例の下記の記載と併せて添付されている図面とにより、より明らかになる。
【図１】本発明が実装されたデジタルＰＬＬの一例を示す図である。
【図２】本発明にかかる、２つのリングオシレータを使用してパルスの持続時間を測定するためのモジュールを示す図である。
【図３】リングオシレータとその関連付するデコーダの一例を示す図である。
【図４】本発明にかかる、２つのリングオシレータに関連付けられたデコーダにおける変動の一例を示す図である。
【発明を実施するための形態】
【００３３】
図１は、本発明が実装されたデジタルＰＬＬの一例を示す。
【００３４】
ＰＬＬは、出力信号の瞬間的な位相と固定周波数の信号の瞬間的な位相とを結び付けることを可能にする。ＰＬＬは、固定周波数の信号Ｃｌｋに基づくプログラム可能な周波数のクロックを同期させることを可能にする。
【００３５】
デジタルＰＬＬは、時間−デジタル変換器（time-to-digital converter）ＴＤＣと、デジタルループフィルタ（digital loop filter）Ｆｉｌと、デジタル制御発振器（digitally-controlled oscillator）ＤＣＯと、分周器（divider）ＤＩＶとで構成される。
【００３６】
付加的に、デジタルＰＬＬは、変調補償モジュールＣｏｍｐと、変調器Ｍｏｄとをさらに含む。
【００３７】
基準クロックＣｌｋは、分周器ＤＩＶによって分周されたデジタル制御発振器ＤＣＯからの出力信号と、時間−デジタル変換器ＴＤＣによって比較される。
【００３８】
基準クロックの各周期において、基準クロックＣｌｋと、分周されたデジタル制御発振器ＤＣＯからの出力信号との位相差は、Ｐｕｌで示された対応するパルスに変換される。
【００３９】
本発明によれば、時間−デジタル変換器ＴＤＣは、２つのリングオシレータを使用してパルスの持続時間を測定するためのモジュールを備える。２つのリングオシレータを使用してＨｉｇｈレベルのパルスの持続時間を測定するためのモジュールは、このパルスの持続時間を測定する。パルスの持続時間を測定するためのモジュールは、図２を参照してさらに記載される。
【００４０】
信号ＰｕｌのＨｉｇｈレベルの持続時間は、変調補償モジュールＣｏｍｐに供給される。
【００４１】
変調器Ｍｏｄは、例えば、シグマデルタ変調器であって、デジタル制御発振器ＤＣＯの周波数と基準信号の周波数との間の非整数比を取得するため、周期ごとの分周比の値を変調する機能を有する。
【００４２】
変調補償モジュールＣｏｍｐは、例えば、シグマデルタ変調補償器である。
【００４３】
変調補償モジュールＣｏｍｐは、複数のスペクトル信号を劣化させる、スイッチングによって生成される位相誤差に対して一周ごとに補償する。これらの誤差は、変調補償モジュールＣｏｍｐによって簡単に処理され、変調補償モジュールＣｏｍｐは、デジタルで信号を処理する。
【００４４】
変調補償モジュールＣｏｍｐによって出力される信号は、デジタルフィルタＦｉｌによってフィルタされる。
【００４５】
フィルタＦｉｌは、ＰＬＬを安定させ、ＰＬＬのダイナミックパラメータを、ＰＬＬが採用されるアプリケーションに適合させるために使用される。ＰＬＬのダイナミックパラメータは、例えば、帯域幅および減衰係数である。これらのパラメータは、ＰＬＬの位相雑音の動きにおける重要な要素である。
【００４６】
フィルタＦｉｌは、端数の変調のエネルギーの一部も除去する。
【００４７】
フィルタＦｉｌからの出力は、ＰＬＬにフェーズロック信号を送信するデジタル制御発振器ＤＣＯを制御する。
【００４８】
フェーズロック信号は、時間−デジタル変換器ＴＤＣに接続された分周器ＤＩＶによって分周される。
【００４９】
図２に、本発明による、２つのリングオシレータを使用してパルスの持続時間を測定するためのモジュールを示す。
【００５０】
リングオシレータは、インバータまたはＮＯＴゲートとしても知られる、偶数の反転ゲートで構成され、リングオシレータの出力は、２つの電圧レベルの間で発振する。ゲートは、鎖状に接続され、鎖状の最後のゲートからの出力は、鎖状の最初のゲートへの入力に接続される。
【００５１】
リングオシレータによって供給される周波数は、複数の反転ゲートおよびゲートの伝達遅延に依存する。
【００５２】
本発明では、パルスの持続時間を測定するためのモジュールは、パルスＰｕｌの持続時間の第１の測定を出力する第１のリングオシレータＯｓｃ１を備える。
【００５３】
本発明では、信号Ｐｕｌは、第１のリングオシレータＯｓｃ１の公称電源電圧を変調する。
【００５４】
例えば、公称電圧は、１．２Ｖであるがこれに限定されない。信号ＰｕｌがＨｉｇｈである場合、第１のリングオシレータＯｓｃ１の供給電圧は、公称電圧の９５％と等しく、約１．１５Ｖであり、信号ＰｕｌがＬｏｗである場合、第１のリングオシレータＯｓｃ１の供給電圧は、非ゼロであり、例えば、公称電圧の７０％と等しく、約０．８５Ｖである。
【００５５】
リングオシレータは、その供給電圧の変動の影響を非常に受けやすい。従って、第１のリングオシレータＯｓｃ１の出力周波数は、信号ＰｕｌがＨｉｇｈであるかＬｏｗであるかに依存して変調される。
【００５６】
リングオシレータは、不安定点を有する。リングオシレータの不安定点は、入力の論理レベルが出力の論理レベルと等しい反転ゲートに位置付けられる。不安定点は、リングオシレータにおいてゲートからゲートへ動く。
【００５７】
信号ＰｕｌのＨｉｇｈレベルとＬｏｗレベルとの間の、リングオシレータＯｓｃ１における不安定点によって完結されたループの数は、カウンタＡおよびカウンタＢによってカウントされる。カレントループにおける不安定点の位置は、ラッチコンパレータによって格納される。デコーダＤｅｃ１は、これらの２つの情報を組み合わせて、パルスの持続時間の測定の精度を向上させるため、前回のサンプリング時間からの遷移の総数を提供する。
【００５８】
本発明により、パルスの持続時間を測定するためのモジュールは、パルスＰｕｌを独立して発振する第２のリングオシレータＯｓｃ２を備える。
【００５９】
第２のリングオシレータＯｓｃ２の供給電圧は、信号Ｐｕｌによって変調されず、公称電源電圧に対応し、公称電源電圧は、例えば、約１．２Ｖである。
【００６０】
信号ＰｕｌのＨｉｇｈレベルとＬｏｗレベルとの間の、リングオシレータＯｓｃ２における不安定点によって伝達されたループの数は、カウンタＡおよびカウンタＢと同様のカウンタによってカウントされる。カレントループ内の不安定点の位置は、ラッチコンパレータによって格納される。デコーダＤｅｃ２は、これらの２つの情報を組み合わせて、前回のサンプリング時間からの遷移の総数を提供する。
【００６１】
例えば、電子部品等のスイッチングノイズなどに関する変動など、公称電源電圧が変動する場合、これは、リングオシレータＯｓｃ１の周波数を変化させ、パルスＰｕｌの測定における誤差を引き起こす。
【００６２】
公称電源電圧が変動する場合、２つのリングオシレータＯｓｃ１、Ｏｓｃ２の反転ゲートの伝達遅延は、供給電圧の変動の二乗に比例して変化する。
【００６３】
本発明により、２つのリングオシレータを使用して、公称電源電圧で起こりうる変動に関連した信号ＰｕｌのＨｉｇｈレベルの測定における誤差を補償することが可能である。
【００６４】
リングオシレータＯｓｃ２に含まれる反転ゲートの数が、リングオシレータＯｓｃ１に含まれる反転ゲートの数と等しい、または異なることに留意すべきである。
【００６５】
パルスの持続時間を測定するモジュールの更なる小型化を達成するため、リングオシレータＯｓｃ２に含まれる反転ゲートの数は、リングオシレータＯｓｃ１に含まれる反転ゲートの数以下である。
【００６６】
リングオシレータＯｓｃ２に含まれる反転ゲートの伝達遅延が、リングオシレータＯｓｃ１に含まれる反転ゲートの伝達遅延と異なる場合、パルスの持続時間を測定するモジュールは、リングオシレータＯｓｃ２に含まれる反転ゲートの伝達遅延とリングオシレータＯｓｃ１に含まれる反転ゲートの伝達遅延との間の関係により決定される乗算係数によって、デコーダＤｅｃ２により送られる情報を乗算する乗算器Ｍｕを備えてもよい。
【００６７】
オシレータＯｓｃ１およびオシレータＯｓｃ２の反転ゲートの電気的構造が異なる場合、反転ゲートの伝達遅延が電気的構造の関数であるように、オシレータＯｓｃ１およびオシレータＯｓｃ２の反転ゲートの伝達遅延が異なる。
【００６８】
デコーダＤｅｃ１およびデコーダＤｅｃ２によって提供された情報は、公称電源電圧における任意の変動を補償するように減算される。
【００６９】
減算は、システムに対して設定点を確立する。ループフィルタＦｉｌは、基本的に積分器であり、その入力が、減算の結果、平均すると０になる場合に限り、ＰＬＬの安定した状態は、達成される。
【００７０】
測定された電気信号のレベルの持続時間は、係数Ｍｕが乗算され、オシレータＯｓｃ１の遷移の数とオシレータＯｓｃ２の遷移の数とが等しくなるようにする。
【００７１】
図３に、リングオシレータとリングオシレータに関連付けられたデコーダの一例を示す。
【００７２】
図３に、リングオシレータＯｓｃ１およびデコーダＤｅｃ１を示す。
【００７３】
簡単にするために、リングオシレータＯｓｃ１の電源電圧を変調する装置は、図３に表さない。
【００７４】
リングオシレータＯｓｃ２およびデコーダＤｅｃ２は、図３に表された構造と同じ構造を有することに留意すべきである。
【００７５】
リングオシレータＯｓｃ１は、Ｎ個の反転ゲートＩｎｖ０〜Ｉｎｖ（Ｎ−１）で構成される。
【００７６】
簡単にするために、反転ゲートＩｎｖ０、Ｉｎｖ１、Ｉｎｖ（ｍ−１）、Ｉｎｖ（Ｎ−５）／２、Ｉｎｖ（Ｎ−３）／２、Ｉｎｖ（Ｎ−１）／２、Ｉｎｖ（Ｎ＋１）／２、Ｉｎｖ（Ｎ−３）、Ｉｎｖ（Ｎ−２）、およびＩｎｖ（Ｎ−１）だけを示す。
【００７７】
反転ゲートＩｎｖ０〜Ｉｎｖ（Ｎ−１）は、好ましくは、より正確な測定を得ることを可能にする、差動論理ゲートである。
【００７８】
ラッチコンパレータＴｎＬ０〜ＴｎＬ（Ｎ−１）は、各反転ゲートＩｎｖ０〜Ｉｎｖ（Ｎ−１）への入力に配置される。
【００７９】
簡単にするために、ラッチコンパレータＴｎＬ０、ＴｎＬ１、ＴｎＬ２、ＴｎＬ（ｍ）、ＴｎＬ（Ｎ−３）／２、ＴｎＬ（Ｎ-１）／２、ＴｎＬ（Ｎ＋１）／２、ＴｎＬ（Ｎ＋３）／２、ＴｎＬ（Ｎ−２）、およびＴｎＬ（Ｎ−１）だけを示す。
【００８０】
ラッチコンパレータＴｎＬ０〜ＴｎＬ（Ｎ−１）は、ラッチ信号Ｌａｔの立ち上がりエッジにおける各反転ゲートＩｎｖ０〜Ｉｎｖ（Ｎ−１）の入力における論理状態を格納する。これらのコンパレータからの出力は、図３に図示しないデコーダによるループ内の不安定点を決定するようにデコードされる。
【００８１】
第１のカウンタＣｏｕｎｔＡは、反転ゲートの第１の出力に配置され、例えば、反転ゲートＩｎｖ（ｍ−１）である。例えば、第１のカウンタＣｏｕｎｔＡは、差動論理ゲートＩｎｖ（ｍ−１）からの非反転出力に配置される。
【００８２】
第２のカウンタＣｏｕｎｔＢは、同じ反転ゲートＩｎｖ（ｍ−１）の第２の出力に配置される。例えば、第１のカウンタＣｏｕｎｔＡは、差動論理ゲートＩｎｖ（ｍ−１）からの反転出力に配置される。
【００８３】
カウンタＣｏｕｎｔＡおよびカウンタＣｏｕｎｔＢは、不安定点によって完結されたループを数える。
【００８４】
ラッチ信号ＬａｔによってトリガされたレジスタＲｅｇＡは、カウンタＣｏｕｎｔＡに接続される。
【００８５】
ラッチ信号Ｌａｔは、ＰＬＬの基準クロックの周期毎に１回、サンプルを開始する。
【００８６】
ラッチ信号ＬａｔによってトリガされたレジスタＲｅｇＢは、カウンタＣｏｕｎｔＢに接続される。
【００８７】
本発明により、カウンタＣｏｕｎｔＡまたはカウンタＣｏｕｎｔＢの値は、リングオシレータＯｓｃ１における不安定点の位置に基づいて選択される。
【００８８】
カウンタの出力のレジスタは、ラッチ信号の立ち上がりエッジにおける内容を格納する。ある場合には、カウンタは、サンプリング信号の立ち上がりエッジの際の状態を変化させる処理の最中であり、破損したデータを生成してもよい。結果的にレジスタデータが利用できない場合、第２のカウンタからのデータは有効である。何故なら、２つのカウンタＣｏｕｎｔＡおよびＣｏｕｎｔＢが立ち上がりエッジにおいて動作しながら、差動論理ゲートの入力信号または出力信号が反対の位相であるため、第２のカウンタからのデータは、リングにおける不安定さの反対にあるからである。
【００８９】
従って、不安定な位置をデコードすることは、カウンタＣｏｕｎｔＡおよびカウンタＣｏｕｎｔＢのどちらが、疑いようのない有効なデータを含むかを決定することを可能にする。
【００９０】
ラッチ信号Ｌａｔは、周期的な信号であり、反転ゲートＩｎｖ０〜Ｉｎｖ（Ｎ−１）の入力状態を周期的にサンプルする。ｉ番目のサンプルにおけるカウンタＣｏｕｎｔＡまたはカウンタＣｏｕｎｔＢの値は、Ｃ［ｉ］で示され、リングにおける不安定点の位置は、ｐ［ｉ］で示される。
【００９１】
リングオシレータＯｓｃ１、Ｏｓｃ２のそれぞれについて、サンプルｉにおける不安定点のステージからステージへの遷移の総数Λ［ｉ］は、
Λ［ｉ］＝Ｎ＊Ｃ［ｉ］＋ｐ［ｉ］
で与えられる。各サンプルの間で、不安定点のゲートからゲートへの遷移の総数は、
ΔΛ［ｉ］＝Λ［ｉ］−Λ［ｉ−１］
に等しい。
【００９２】
ΔΛ［ｉ］は、負の値であり、カウンタＣｏｕｎｔＡおよび／またはカウンタＣｏｕｎｔＢが推定できる最大値を超えることに対応する。カウンタＣｏｕｎｔＡおよび／またはカウンタＣｏｕｎｔＢの値の補正は、実行される。
【００９３】
信号ＰｕｌがＨｉｇｈである状態の持続時間Δｔは、リングオシレータＯｓｃ１を使用して測定される。リングオシレータＯｓｃ１によって供給された周波数は、信号ＰｕｌがＨｉｇｈである場合、Ｆｍａｘと等しく、信号ＰｕｌがＬｏｗである場合、Ｆｍｉｎと等しい。
【００９４】
２つの一連のサンプリングの間で、つまり、時間間隔Ｔｅで、リングオシレータＯｓｃ１における遷移の数は、
ΔΛｏｓｃ１［ｉ］＝Δｔ＊Ｎ＊（Ｆｍａｘ−Ｆｍｉｎ）＋Ｔｅ＊Ｎ＊Ｆｍｉｎ
で与えられる。２つの一連のサンプリングの間で、つまり、時間間隔Ｔｅで、リングオシレータＯｓｃ２における遷移の数は、
ΔΛｏｓｃ２［ｉ］＝Ｔｅ＊Ｍ＊Ｆｏｓｃ２
で与えられる。Ｍは、リングオシレータＯｓｃ２の反転ゲートの数であり、Ｆｏｓｃ２は、オシレータＯｓｃ２の周波数である。
【００９５】
リングオシレータＯｓｃ１における遷移の数とリングオシレータＯｓｃ２における遷移の数の差ΔΦ［ｉ］は、
ΔΦ［ｉ］＝Δｔ＊Ｎ＊（Ｆｍａｘ−Ｆｍｉｎ）＋Ｔｅ＊Ｎ＊Ｆｍｉｎ−Ｔｅ＊Ｍ＊Ｆｏｓｃ２
で与えられる。ΔΦ［ｉ］が０と計算されることに対する持続時間Δｔ０は、
Δｔ０＝Ｔｅ＊（Ｎ＊Ｆｍｉｎ−Ｍ＊Ｆｏｓｃ２）／（Ｎ＊（Ｆｍａｘ−Ｆｍｉｎ））
で与えられる。この値Δｔ０は、フィルタＦｉｌへの入力における０の値を生成するパルスの持続時間であり、システムのレストポイント（rest point）に対応する、すなわち、時間−デジタル変換器ＴＤＣへの入力における一定の位相差である。
【００９６】
オシレータの周波数Ｆｍａｘ，Ｆｍｉｎ，およびＦｏｓｃ２は、供給された電力における変動によって、同程度まで中断され、この量は、その変動とは独立している。
【００９７】
図４に、本発明による、２つのリングオシレータに関連付けられたデコーダにおける変動の一例を示す。
【００９８】
時間を横軸に表す。
【００９９】
図４に表したのは、信号Ｐｕｌであり、２つのサンプルの間のオシレータＯｓｃ１およびオシレータＯｓｃ２のカウンタの変動である。
【０１００】
信号ＰｕｌがＨｉｇｈである状態の持続時間Δｔについて、オシレータＯｓｃ１によって与えられた周波数は、Ｆｍａｘと等しい。
【０１０１】
２つの一連のサンプリングの間で、つまり、時間間隔Ｔｅで、リングオシレータＯｓｃ１における遷移の数は、
ΔΛｏｓｃ１［ｉ］＝Δｔ＊Ｎ＊（Ｆｍａｘ−Ｆｍｉｎ）＋Ｔｅ＊Ｎ＊Ｆｍｉｎ
で与えられる。２つの一連のサンプリングの間で、つまり、時間間隔Ｔｅで、リングオシレータＯｓｃ２における遷移の数は、
ΔΛｏｓｃ２［ｉ］＝Ｔｅ＊Ｍ＊Ｆｏｓｃ２
で与えられる。リングオシレータＯｓｃ１における遷移の数とリングオシレータＯｓｃ２における遷移の数の差ΔΦ［ｉ］は、図４に示されたＥｒｒであり、
ΔΦ［ｉ］＝Δｔ＊Ｎ＊（Ｆｍａｘ−Ｆｍｉｎ）＋Ｔｅ＊Ｎ＊Ｆｍｉｎ−Ｔｅ＊Ｍ＊Ｆｏｓｃ２
で与えられる。勿論、本発明は、明細書に記載された実施形態に限定されない。逆に、本発明は、当業者の範囲内のどんな変形例も網羅し、特に本発明の様々な実施形態の組合せを包含する。
【図１】
0005718529.tif 000002
【図２】
0005718529.tif 000003
【図３】
0005718529.tif 000004
【図４】
0005718529.tif 000005