(57)【特許請求の範囲】
【請求項１】
化合物半導体からなる成長基板の上にエミッタ層となる化合物半導体からなるエミッタ形成層を形成する工程と、
前記エミッタ形成層とは異なる化合物半導体からなるベース層となるベース形成層を前記エミッタ形成層の上に形成する工程と、
前記ベース形成層の上にコレクタ層となる化合物半導体からなるコレクタ形成層を形成する工程と、
前記コレクタ形成層の上に第１金属層を形成する工程と、
前記第１金属層の上に第２金属層を形成する工程と、
放熱基板の上に第３金属層を形成する工程と、
前記第３金属層の上に第４金属層を形成する工程と、
前記成長基板と前記放熱基板とを前記第２金属層と前記第４金属層とを接合することで貼り合わせる工程と、
前記成長基板を除去する工程と、
前記コレクタ形成層，前記ベース形成層，および前記エミッタ形成層をパターニングして、前記第１金属層の上にコレクタ層，ベース層，およびエミッタ層からなる素子部を形成する工程と、
前記第３金属層，前記第４金属層，前記第２金属層，および前記第１金属層をパターニングして、第１金属パターン層，第２金属パターン層，第３金属パターン層，および第４金属パターン層がこの順に積層された金属積層構造を形成する工程と
を少なくとも備え、
前記第４金属層および前記第２金属層は、前記第３金属層および前記第１金属層に対して選択的にエッチングできる材料から構成し、
前記金属積層構造の形成では、
前記第１金属層をパターニングして前記第４金属パターン層を形成した後で、前記第３金属層および前記第４金属パターン層に対して前記第４金属層および前記第２金属層が選択的にエッチングされるエッチング方法により前記第２金属層および前記第４金属層をパターニングして前記第３金属パターン層および前記第２金属パターン層を形成し、前記第３金属パターン層および前記第２金属パターン層を形成した後で、前記第３金属層をパターニングして前記第１金属パターン層を形成する
ことを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
【請求項２】
請求項１記載のヘテロ接合バイポーラトランジスタの製造方法において、
前記放熱基板に埋め込まれた第５金属層を形成する工程を備え、
前記第３金属層は、前記第５金属層が埋め込まれている領域を含んで前記放熱基板の上に形成し、
前記素子部は、前記第５金属層が形成されている領域の上に形成する
ことを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
【請求項３】
請求項１または２記載のヘテロ接合バイポーラトランジスタの製造方法において、
前記第３金属層および前記第１金属層は、ＷおよびＭｏの少なくとも１つから構成し、
前記第４金属層および前記第２金属層は、Ａｕ，Ｃｕ，Ａｕを主成分とする合金，Ｃｕを主成分とする合金より選択された材料から構成する
ことを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
【請求項４】
放熱基板と、
前記放熱基板の上に形成された第１金属パターン層と、
前記第１金属パターン層の上に形成された第２金属パターン層と、
前記第２金属パターン層の上に接して形成された第３金属パターン層と、
前記第３金属パターン層の上に形成された第４金属パターン層と、
前記第４金属パターン層の上に形成された化合物半導体からなるコレクタ層と、
前記コレクタ層の上に形成された化合物半導体からなるベース層と、
前記ベース層の上に形成された前記ベース層とは異なる化合物半導体からなるエミッタ層と
を少なくとも備え、
前記第２金属パターン層および前記第３金属パターン層は、前記第１金属パターン層および前記第４金属パターン層に対して選択的にエッチングできる材料から構成され、
前記第２金属パターン層に前記第３金属パターン層が接合されて形成されている
ことを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項５】
請求項４記載のヘテロ接合バイポーラトランジスタにおいて、
前記第１金属パターン層の下の前記放熱基板に埋め込まれた第５金属層を備えることを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項６】
請求項４または５記載のヘテロ接合バイポーラトランジスタにおいて、
前記第１金属パターン層および前記第４金属パターン層は、ＷおよびＭｏの少なくとも１つから構成され、
前記第２金属パターン層および前記第３金属パターン層は、Ａｕ，Ｃｕ，Ａｕを主成分とする合金，Ｃｕを主成分とする合金より選択された材料から構成されている
ことを特徴とするヘテロ接合バイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コレクタ層，ベース層，エミッタ層からなる素子部を備えるヘテロ接合バイポーラトランジスタおよびその製造方法に関するものである。
【背景技術】
【０００２】
ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Heterojunction Bipolar Transistor）の高速化を図るためには、ＨＢＴ素子の充放電時間を短縮させることが必須であり、このためには、ＨＢＴ素子の動作電流を増加させることが効果的である。しかしながら、動作電流を増加させると、ＨＢＴ素子内で消費される電力も増加することになり、この結果、自己発熱によって素子温度も上昇してしまう。
【０００３】
素子温度の上昇は、ＨＢＴ素子内での電子輸送特性の劣化を招き、ＨＢＴ素子の電子走行時間の増大を招くため、高電流注入による高速化の効果を打ち消してしまう。さらに、素子温度の上昇は、ＨＢＴ素子の動作寿命を短縮させてしまうという深刻な問題も発生させる。従って、動作電流を増加させる場合は、同時に、ＨＢＴ素子の放熱が円滑に行われるように配慮する必要がある。
【０００４】
ＨＢＴ素子で発生する熱は、ＨＢＴ素子に接続された配線やＨＢＴ素子直下の基板を通じて散逸される。特に、基板を通じての放熱が重要であり、放熱対策として熱伝導率の高い基板を用いることが有効とされている。例えば、比較的熱伝導率が高いＳｉ基板上に、ＩｎＰ系ＨＢＴの層構造をエピタキシャル成長させる試みが報告されている。しかしながら、異種基板上にＨＢＴ層構造を結晶成長すると、格子定数や熱膨張係数などが異なるために転位や欠陥が発生し、十分な結晶品質が得られないという問題が生じる。
【０００５】
このため、基板とエピタキシャル層との間にバッファ層を形成し、転移や欠陥などをバッファ層内に封じ込める工夫が施されている（非特許文献１参照）。このバッファ層については、基板やエピタキシャル層の材料に応じてどのような材料を選択するか、あるいは、どのような条件で成長を実施するかということが課題となり、これまで、各研究機関から様々な試みが報告されている。
【０００６】
図６は、従来のＨＢＴの一例を示した構成図である（非特許文献１参照）。このＨＢＴは、放熱性に優れたＳｉ基板６０１の上に形成されている。Ｓｉ基板６０１の上には、比較的薄いＧａＡｓと比較的厚いＩｎＰからなるバッファ層６０２が形成されており、バッファ層６０２の上には、高濃度のｎ型不純物が添加されたＩｎＧａＡｓからなるサブコレクタ層６０３が形成されている。また、サブコレクタ層６０３の上には、比較的厚いＩｎＰと比較的薄いＩｎＧａＡｓからなる複合コレクタ層６０４、高濃度のｐ型不純物が添加されたＩｎＧａＡｓからなるベース層６０５、低濃度のｎ型不純物が添加されたＩｎＰからなるエミッタ層６０６が形成されている。
【０００７】
また、エミッタ層６０６の上には、高濃度のｎ型不純物が添加されたＩｎＧａＡｓからなるキャップ層６０７を介してエミッタ電極６０８が形成され、エミッタ層６０６の周囲のベース層６０５の上にベース電極６０９が形成され、コレクタ層６０４の周囲のサブコレクタ層６０３の上にコレクタ電極６１０が形成されている。
【０００８】
ＨＢＴを構成するコレクタ，ベース，エミッタなどの各化合物半導体層（ＧａＡｓ，ＩｎＰ，ＩｎＧａＡｓから形成される層）は、有機金属化学気相堆積（ＭＯＣＶＤ：Metal-Organic Chemical Vapor Deposition）法によって結晶成長されている。この例においては、十分な電流利得を実現するために、５μｍ程度の厚さを有するバッファ層６０２が用いられている。
【先行技術文献】
【非特許文献】
【０００９】
【非特許文献１】T. Makimoto, K. Kurishima, T. Kobayashi and T. Ishibashi, "InP/InGaAs Double Heterojunction Bipolar Transistors Grown on Si", Japanese Journal of Applied Physics, vol.30, no.12B, pp.3815-3817, 1991.
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述したように、熱伝導率が高い異種基板上にＨＢＴ層構造をエピタキシャル成長させる場合、あらかじめバッファ層を形成して基板からの転位や欠陥を低減させた後に、ＨＢＴ層構造をエピタキシャル成長させる必要がある。このとき、より良質な結晶品質を得るためには、バッファ層を厚く堆積する必要がある。また、バッファ層には、ＨＢＴエピタキシャル層と同様な半導体材料を用いる必要が生じる。このため、バッファ層自体の熱伝導率は、基板よりも小さくなってしまう。この結果、ＨＢＴ素子から基板への放熱が、バッファ層の存在によってある程度弱まってしまう。
【００１１】
このように、上述した技術では、良質な結晶品質を得ることと、高い放熱性を得ることとを両立させることができず、熱伝導率の高い異種基板を最大限に有効活用できないという本質的な課題がある。また、一般に、異種基板上にエピタキシャル成長を実施する場合は、基板とエピタキシャル層の結晶構造が似通っていることが必要とされる。従って、この手法においては、利用できる基板材料に対して大きな制約が生じてしまうという問題がある。
【００１２】
本発明は、以上のような問題点を解消するためになされたものであり、放熱のための基板材料に制約を生じさせることなく、ヘテロ接合バイポーラトランジスタに、高い放熱性が得られるとともに良質な結晶品質が得られるようにすることを目的とする。
【課題を解決するための手段】
【００１３】
本発明に係るヘテロ接合バイポーラトランジスタは、放熱基板と、放熱基板の上に形成された第１金属パターン層と、第１金属パターン層の上に形成された第２金属パターン層と、第２金属パターン層の上に接して形成された第３金属パターン層と、第３金属パターン層の上に形成された第４金属パターン層と、第４金属パターン層の上に形成された化合物半導体からなるコレクタ層と、コレクタ層の上に形成された化合物半導体からなるベース層と、ベース層の上に形成されたベース層とは異なる化合物半導体からなるエミッタ層とを少なくとも備え、第２金属パターン層および第３金属パターン層は、第１金属パターン層および第４金属パターン層に対して選択的にエッチングできる材料から構成され、第２金属パターン層に第３金属パターン層が接合されて形成されている。
【００１４】
上記ヘテロ接合バイポーラトランジスタにおいて、第１金属パターン層の下の放熱基板に埋め込まれた第５金属層を備えるようにしてもよい。なお、第１金属パターン層および第４金属パターン層は、ＷおよびＭｏの少なくとも１つから構成され、第２金属パターン層および第３金属パターン層は、Ａｕ，Ｃｕ，Ａｕを主成分とする合金，Ｃｕを主成分とする合金より選択された材料から構成されていればよい。
【００１５】
また、本発明に係るヘテロ接合バイポーラトランジスタの製造方法は、化合物半導体からなる成長基板の上にエミッタ層となる化合物半導体からなるエミッタ形成層を形成する工程と、エミッタ形成層とは異なる化合物半導体からなるベース層となるベース形成層をエミッタ形成層の上に形成する工程と、ベース形成層の上にコレクタ層となる化合物半導体からなるコレクタ形成層を形成する工程と、コレクタ形成層の上に第１金属層を形成する工程と、第１金属層の上に第２金属層を形成する工程と、放熱基板の上に第３金属層を形成する工程と、第３金属層の上に第４金属層を形成する工程と、成長基板と放熱基板とを第２金属層と第４金属層とを接合することで貼り合わせる工程と、成長基板を除去する工程と、コレクタ形成層，ベース形成層，およびエミッタ形成層をパターニングして、第１金属層の上にコレクタ層，ベース層，およびエミッタ層からなる素子部を形成する工程と、第３金属層，第４金属層，第２金属層，および第１金属層をパターニングして、第１金属パターン層，第２金属パターン層，第３金属パターン層，および第４金属パターン層がこの順に積層された金属積層構造を形成する工程とを少なくとも備え、第４金属層および第２金属層は、第３金属層および第１金属層に対して選択的にエッチングできる材料から構成し、金属積層構造の形成では、第１金属層をパターニングして第４金属パターン層を形成した後で、第３金属層および第４金属パターン層に対して第４金属層および第２金属層が選択的にエッチングされるエッチング方法により第２金属層および第４金属層をパターニングして第３金属パターン層および第２金属パターン層を形成し、第３金属パターン層および第２金属パターン層を形成した後で、第３金属層をパターニングして第１金属パターン層を形成する。
【００１６】
上記ヘテロ接合バイポーラトランジスタの製造方法において、放熱基板に埋め込まれた第５金属層を形成する工程を備え、第３金属層は、第５金属層が埋め込まれている領域を含んで放熱基板の上に形成し、素子部は、第５金属層が形成されている領域の上に形成するようにしてもよい。なお、第３金属層および第１金属層は、ＷおよびＭｏの少なくとも１つから構成し、第４金属層および第２金属層は、Ａｕ，Ｃｕ，Ａｕを主成分とする合金，Ｃｕを主成分とする合金より選択された材料から構成すればよい。
【発明の効果】
【００１７】
以上説明したことにより、本発明によれば、放熱のための基板材料に制約を生じさせることなく、ヘテロ接合バイポーラトランジスタに、高い放熱性が得られるとともに良質な結晶品質が得られるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００１８】
【図１】図１は、本発明の実施の形態１におけるヘテロ接合バイポーラトランジスタの構成を示す構成図である。
【図２Ａ】図２Ａは、本発明の実施の形態１におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｂ】図２Ｂは、本発明の実施の形態１におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｃ】図２Ｃは、本発明の実施の形態１におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｄ】図２Ｄは、本発明の実施の形態１におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｅ】図２Ｅは、本発明の実施の形態１におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｆ】図２Ｆは、本発明の実施の形態１におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｇ】図２Ｇは、本発明の実施の形態１におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｈ】図２Ｈは、本発明の実施の形態１におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｉ】図２Ｉは、本発明の実施の形態１におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｊ】図２Ｊは、本発明の実施の形態１におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｋ】図２Ｋは、本発明の実施の形態１におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｌ】図２Ｌは、本発明の実施の形態１におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図３】図３は、本発明の実施の形態１における他のヘテロ接合バイポーラトランジスタの構成を示す構成図である。
【図４】図４は、本発明の実施の形態２におけるヘテロ接合バイポーラトランジスタの構成を示す構成図である。
【図５Ａ】図５Ａは、本発明の実施の形態２におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図５Ｂ】図５Ｂは、本発明の実施の形態２におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図６】図６は、従来のＨＢＴの一例を示した構成図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態について図を参照して説明する。
【００２０】
［実施の形態１］
はじめに、本発明の実施の形態１について図１を用いて説明する。図１は、本発明の実施の形態１におけるヘテロ接合バイポーラトランジスタ（ＨＢＴ）の構成を示す構成図である。図１では、ＨＢＴの断面を模式的に示している。
【００２１】
このＨＢＴは、放熱基板１０１と、放熱基板１０１の上に形成された第１金属パターン層１０２と、第１金属パターン層１０２の上に形成された第２金属パターン層１０３と、第２金属パターン層１０３の上に接して形成された第３金属パターン層１０４と、第３金属パターン層１０４の上に形成された第４金属パターン層１０５とを備える。各金属パターン層により、金属積層構造体１２０が構成されている。
【００２２】
ここで、第２金属パターン層１０３および第３金属パターン層１０４は、第１金属パターン層１０２および第４金属パターン層１０５に対して選択的にエッチングできる材料から構成されていることが重要である。また、第２金属パターン層１０３に第３金属パターン層１０４が接合されて形成されている。例えば、よく知られたウエハ貼り合わせ技術により、第２金属パターン層１０３に第３金属パターン層１０４が接合されている。
【００２３】
また、実施の形態１におけるＨＢＴは、第４金属パターン層１０５の上に形成された化合物半導体からなるコレクタ層１０７と、コレクタ層１０７の上に形成された化合物半導体からなるベース層１０８と、ベース層１０８の上に形成されたベース層１０８とは異なる化合物半導体からなるエミッタ層１０９とを少なくとも備える。これらで素子部１３０が構成されている。なお、コレクタ層１０７は、サブコレクタ層１０６の上に形成され、エミッタ層１０９の上には、キャップ層１１０が形成されている。
【００２４】
また、キャップ層１１０の上には、エミッタ電極１１１が形成され、エミッタ層１０９の周囲のベース層１０８の上にベース電極１１２が形成され、コレクタ層１０７の周囲のサブコレクタ層１０６の上にコレクタ電極１１３が形成されている。このように、放熱基板１０１の上に、金属積層構造体１２０を介して素子部１３０が形成されているところが特徴である。
【００２５】
放熱基板１０１は、例えば、Ｓｉ基板であればよい。また、第１金属パターン層１０２および第４金属パターン層１０５は、主にタングステン（Ｗ）から構成されていればよい。第１金属パターン層１０２および第４金属パターン層１０５は、モリブデン（Ｍｏ）から構成されていてもよい。なお、第４金属パターン層１０５は、第３金属パターン層１０４の側のＷ層と、素子部１３０の側のＭｏ層との２層構造としてもよい。一方、第２金属パターン層１０３および第３金属パターン層１０４は、例えば、Ａｕから構成されていればよい。また、第２金属パターン層１０３および第３金属パターン層１０４は、Ｃｕから構成されていてもよく、Ａｕを主成分とする合金またはＣｕを主成分とする合金より構成されていてもよい。
【００２６】
サブコレクタ層１０６は、高濃度にｎ型不純物が導入されたＩｎＧａＡｓ（ｎ+−ＩｎＧａＡｓ）から構成されている。コレクタ層１０７は、例えば、２層構造の複合コレクタ構造とされ、サブコレクタ層１０６の側の比較的厚いＩｎＰ層と、ＩｎＰ層の上に積層された比較的薄いＩｎＧａＡｓ層とから構成されている。ベース層１０８は、高濃度にｐ型不純物が導入されたＩｎＧａＡｓ（ｐ+−ＩｎＧａＡｓ）から構成されている。エミッタ層１０９は、低濃度にｎ型不純物が導入されたＩｎＰ（ｎ-−ＩｎＰ）から構成されている。キャップ層１１０は、高濃度にｎ型不純物が導入されたＩｎＧａＡｓ（ｎ+−ＩｎＧａＡｓ）から構成されている。
【００２７】
次に、本発明の実施の形態１におけるＨＢＴの製造方法について、図２Ａ〜図２Ｌを用いて説明する。図２Ａ〜図２Ｌは、本発明の実施の形態１におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。図２Ａ〜図２Ｌでは、断面を模式的に示している。
【００２８】
まず、図２Ａに示すように、化合物半導体であるＩｎＰからなる成長基板２０１の上に、ＩｎＧａＡｓからなる第１エッチング停止層２０２，ＩｎＰからなる第２エッチング停止層２０３，ｎ+−ＩｎＧａＡｓ層２０４，ｎ-−ＩｎＰからなるエミッタ形成層２０５，ｐ+−ＩｎＧａＡｓからなるベース形成層２０６，比較的薄いＩｎＧａＡｓ層と比較的厚いＩｎＰ層とからなるコレクタ形成層２０７と、ｎ+−ＩｎＧａＡｓ層２０８とを、順次に結晶成長して形成する。ｎ+−ＩｎＧａＡｓ層２０４は、キャップ層１１０となる。ｎ+−ＩｎＧａＡｓ層２０８は、サブコレクタ層１０６となる。これらは、例えば、ＭＯＣＶＤ法や分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法を用いて堆積することで形成すればよい。各化合物半導体の層は、ＩｎＰの上にエピタキシャル成長しているため、転位や欠陥などの発生が抑制された良質な状態で形成されている。
【００２９】
次に、図２Ｂに示すように、ｎ+−ＩｎＧａＡｓ層２０８の上に、第１金属層２０９を形成し、第１金属層２０９の上に第２金属層２１０を形成する。例えば、第１金属層２０９は、下層がＭｏ層、上層がＷ層から構成されていればよい。例えば、電子ビーム蒸着法によりＭｏ層を形成し、引き続いてスパッタ法によりＷ層を形成すればよい。このように、化合物半導体層の側にＭｏ層を配置することで、Ｗ層を直接形成する場合より、低いコンタクト抵抗が得られる。また、Ｍｏ層は、化合物半導体層に対して損傷を与えることが少ない、電子ビーム蒸着法を用いることが可能である。また、第２金属層２１０は、Ａｕから構成されていればよく、スパッタ法により形成すればよい。ここで、Ｗは、Ａｕに対して理想的なエッチング停止層やエッチングマスクの材料として用いることができる。
【００３０】
一方、図２Ｃに示すように、シリコンからなる放熱基板１０１の上に第３金属層２２１を形成し、第３金属層２２１の上に第４金属層２２２を形成する。例えば、スパッタ法によりＷを堆積して第３金属層２２１を形成すればよい。また、スパッタ法によりＡｕを堆積して第４金属層２２２を形成すればよい。
【００３１】
次に、図２Ｄに示すように、成長基板２０１と放熱基板１０１とを、第２金属層２１０と第４金属層２２２とを接合することで貼り合わせる。例えば、表面活性化接合法や原子拡散接合法などのウエハ貼り合わせ技術を用い、第２金属層２１０と第４金属層２２２とを接合すればよい。実施の形態１では、第２金属層２１０および第４金属層２２２は、ともにＡｕから構成されており、容易に接合させることができる。
【００３２】
次に、成長基板２０１を除去する。例えば、石英などから構成されたサポート基板に放熱基板１０１を貼り付け、この状態で、成長基板２０１を研磨して薄くする。次いで、塩酸系のエッチング液を用いたウエットエッチングにより、残っている成長基板２０１を除去して第１エッチング停止層２０２を露出させる。このウエットエッチングでは、ＩｎＧａＡｓからなる第１エッチング停止層２０２は、ほとんどエッチングされない。次いで、第１エッチング停止層２０２をクエン酸系のエッチング液を用いたウエットエッチングにより除去し、第２エッチング停止層２０３を露出させる。ＩｎＰからなる第２エッチング停止層２０３は、クエン酸系のエッチング液ではほとんどエッチングされない。
【００３３】
この後、塩酸系のエッチング液を用いたウエットエッチングにより、第２エッチング停止層２０３を除去する。上述したように、塩酸系のエッチング液を用いたウエットエッチングでは、ＩｎＧａＡｓはほとんどエッチングされないので、ｎ+−ＩｎＧａＡｓ層２０４に対して、第２エッチング停止層２０３を選択的にエッチング除去できる。このように、第１エッチング停止層２０２および第２エッチング停止層２０３を設けておくことで、成長基板２０１の除去工程におけるｎ+−ＩｎＧａＡｓ層２０４への影響を最小限に抑制できるようになる。
【００３４】
以上のことにより、図２Ｅに示すように、放熱基板１０１の上に、第３金属層２２１，第４金属層２２２，第２金属層２１０，および第１金属層２０９が積層され、第１金属層２０９の上に、ｎ+−ＩｎＧａＡｓ層２０８，コレクタ形成層２０７，ベース形成層２０６，エミッタ形成層２０５，およびｎ+−ＩｎＧａＡｓ層２０４が積層された状態が得られる。
【００３５】
次に、コレクタ形成層２０７，ベース形成層２０６，およびエミッタ形成層２０５をパターニングし、図２Ｆ，図２Ｇに示すように、第１金属層２０９の上にコレクタ層１０７，ベース層１０８，およびエミッタ層１０９からなる素子部１３０を形成する。
【００３６】
例えば、まず、ｎ+−ＩｎＧａＡｓ層２０４の上に、エミッタ電極１１１を形成する。例えば、公知のリソグラフィ技術により、エミッタ電極形成部に開口部を有するレジストパターンを形成する。次いで、レジストパターンの上に、蒸着法などにより金属材料を堆積して金属層を形成する。この後、レジストパターンを除去（リフトオフ）すれば、エミッタ電極１１１が形成できる。次に、形成したエミッタ電極１１１をマスクとして、ｎ+−ＩｎＧａＡｓ層２０４およびエミッタ形成層２０５を選択的にエッチングしてパターニングすることで、図２Ｆに示すように、キャップ層１１０およびエミッタ層１０９を形成すればよい。
【００３７】
以上のようにして、キャップ層１１０およびエミッタ層１０９を形成した後、エミッタ層１０９の周囲のベース形成層２０６の上に、ベース電極１１２を形成する。ベース電極１１２は、前述したエミッタ電極１１１と同様に形成すればよい。次いで、公知のリソグラフィ技術により、ベース電極１１２の形成領域を含むベース・コレクタ形成領域を覆うレジストパターンを形成する。次いで、形成したレジストパターンをマスクとし、ベース形成層２０６およびコレクタ形成層２０７を選択的にエッチング除去してパターニングすることで、図２Ｆに示すように、ベース層１０８およびコレクタ層１０７を形成すればよい。
【００３８】
次に、コレクタ層１０７の周囲のｎ+−ＩｎＧａＡｓ層２０８の上にコレクタ電極１１３を形成する。コレクタ電極１１３も、前述したエミッタ電極１１１と同様に形成すればよい。次いで、公知のリソグラフィ技術により、コレクタ電極１１３の形成領域を含むサブコレクタ形成領域を覆うレジストパターンを形成する。次いで、形成したレジストパターンをマスクとし、ｎ+−ＩｎＧａＡｓ層２０８を選択的にエッチング除去してパターニングすることで、図２Ｇに示すように、サブコレクタ層１０６を形成すればよい。サブコレクタ層１０６の形成により、素子部１３０の周囲の第１金属層２０９が露出した状態となる。
【００３９】
次に、図２Ｈに示すように、素子部１３０を覆う保護層２１１を第１金属層２０９の上に形成する。例えば、まず、第１金属層２０９の全域にベンゾシクロブテン（Benzocyclobuten）をスピン塗布して塗布膜を形成する。次いで、素子部１３０を含む領域を覆うレジストパターンを塗布膜の上に形成する。次いで、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）法を用いて塗布膜をエッチング除去し、この後、レジストパターンを除去すれば、保護層２１１が形成できる。なお、保護層２１１は、加熱により熱硬化させておいてもよい。
【００４０】
次に、図２Ｉに示すように、保護層２１１を含めた第１金属層２０９の上に、Ｗからなる金属マスク層２１２を形成する。例えば、スパッタ法によりＷを堆積することで、金属マスク層２１２が形成できる。保護層２１１が形成されているので、金属マスク層２１２が素子部１３０に接触することがない。
【００４１】
次に、保護層２１１を含む所定の領域を覆うレジストパターンを金属マスク層２１２の上に形成し、レジストパターンをマスクとして金属マスク層２１２および第１金属層２０９を選択的に除去する。例えば、エッチングガスとしてＳＦ6を用いた反応性イオンエッチングにより上記選択除去を行えばよい。ＳＦ6を用いることで、Ａｕに対してＷおよびＭｏを選択的にエッチング除去できる。このエッチングによれば、Ａｕからなる第２金属層２１０は、エッチングされずにエッチング停止層として機能する。この後、上記レジストパターンを除去すれば、図２Ｊに示すように、第４金属パターン層１０５が形成される。
【００４２】
次に、金属マスク層２１２および第４金属パターン層１０５をマスクとして第２金属層２１０および第４金属層２２２を選択的に除去する。例えば、エッチングガスとしてＡｒおよびＯ2を用いた反応性イオンエッチングにより行えばよい。これにより、Ｗに対してＡｕを選択的にエッチング除去でき、図２Ｋに示すように、第２金属パターン層１０３および第３金属パターン層１０４が形成され、これらの層の形成領域以外の第３金属層２２１が露出する。このエッチングでは、Ｗからなる第３金属層２２１はエッチングされずにエッチング停止層として機能する。
【００４３】
次いで、エッチングガスとしてＳＦ6を用いた反応性イオンエッチングを行うことで、金属マスク層２１２を除去するとともに、上述したように露出している第３金属層２２１を除去することで、図２Ｌに示すように、第２金属パターン層１０３の下の放熱基板１０１の上に第１金属パターン層１０２が形成される。以上のことにより、第３金属層２２１，第４金属層２２２，第２金属層２１０，および第１金属層２０９がパターニングされ、第１金属パターン層１０２，第２金属パターン層１０３，第３金属パターン層１０４，および第４金属パターン層１０５がこの順に積層された金属積層構造体１２０が形成される。なお、保護層２１１は、素子部１３０の保護のために除去せずに用いることができる。
【００４４】
以上に説明したように、実施の形態１によれば、自己発熱が生じる素子部の各化合物半導体層が、熱伝導率が高い金属を介して放熱基板に接続されているため、素子内で発生する熱を効果的に基板へと散逸させることが可能である。また、実施の形態１によれば、素子部となる化合物半導体の層をエピタキシャル成長させる成長基板と、放熱基板とを個別に用意し、これらを貼り合わせるようにしているため、本質的に、ＨＢＴの各化合物半導体層の結晶品質が、放熱基板によって影響されることはない。このため、放熱のための基板材料に制約を生じさせることなく様々な放熱基板を用いることが可能となる。このように、実施の形態１によれば、放熱性に優れて，かつ、良好な電気特性を有するＨＢＴを実現することが可能である。
【００４５】
さらに、実施の形態１によれば、Ｗからなる第１金属パターン層となる第３金属層およびＷからなる第４金属パターン層となる第１金属層が、Ａｕからなる第２金属パターン層および第３金属パターン層となる第４金属層および第２金属層に対し、各々、エッチングマスクあるいはエッチング停止層として用いることができるため、微細なメサ形状を精度良く加工することができる。加えて、Ｗからなる第１金属パターン層は、第２金属パターン層，第３金属パターン層を構成するＡｕが、放熱基板に移動・拡散することを防ぐ機能を果たすことができる。同様に、Ｗからなる第４金属パターン層は、第３金属パターン層および第２金属パターン層を構成するＡｕが、ＨＢＴの素子部の側に移動・拡散することを防ぐ機能を果たすことになる。
【００４６】
ところで、ＨＢＴの素子部は、第４金属パターン層の上に形成されている。従って、図３に示すように、第１金属パターン層１０２，第２金属パターン層１０３，第３金属パターン層１０４，第４金属パターン層１０５からなる金属積層構造体１２０を、サブコレクタ層３０６に接続するコレクタ電極として用いてもよい。この構成では、サブコレクタ層３０６のコレクタ層１０７側の上面にコレクタ電極を形成する必要がない。このため、サブコレクタ層３０６は、ベース層１０８およびコレクタ層１０７と同じ形状にパターン形成すればよい。なお、このＨＢＴの他の構成は、図１を用いて説明したＨＢＴと同様である。
【００４７】
［実施の形態２］
次に、本発明の実施の形態２について、図４を用いて説明する。図４は、本発明の実施の形態２におけるヘテロ接合バイポーラトランジスタ（ＨＢＴ）の構成を示す構成図である。図４では、ＨＢＴの断面を模式的に示している。
【００４８】
このＨＢＴは、放熱基板１０１と、放熱基板１０１の上に形成された第１金属パターン層１０２と、第１金属パターン層１０２の上に形成された第２金属パターン層１０３と、第２金属パターン層１０３の上に接して形成された第３金属パターン層１０４と、第３金属パターン層１０４の上に形成された第４金属パターン層１０５とを備える。各金属パターン層により、金属積層構造体１２０が構成されている。
【００４９】
また、実施の形態２におけるＨＢＴは、第４金属パターン層１０５の上に形成された化合物半導体からなるコレクタ層１０７と、コレクタ層１０７の上に形成された化合物半導体からなるベース層１０８と、ベース層１０８の上に形成されたベース層１０８とは異なる化合物半導体からなるエミッタ層１０９とを少なくとも備える。これらで素子部１３０が構成されている。なお、コレクタ層１０７は、サブコレクタ層１０６の上に形成され、エミッタ層１０９の上には、キャップ層１１０が形成されている。
【００５０】
また、キャップ層１１０の上には、エミッタ電極１１１が形成され、エミッタ層１０９の周囲のベース層１０８の上にベース電極１１２が形成され、コレクタ層１０７の周囲のサブコレクタ層１０６の上にコレクタ電極１１３が形成されている。これらの構成は、前述した実施の形態１と同様である。
【００５１】
実施の形態２では、第１金属パターン層１０２の下の放熱基板１０１に埋め込まれた第５金属層４０１を備えるようにした。第５金属層４０１は、放熱基板１０１に形成された凹部内にバリア層４０２を介して形成されている。第５金属層４０１は、例えば、Ｃｕから構成されていればよい。また、バリア層４０２は、ＳｉＮから構成すればよい。バリア層４０２は、Ｗから構成してもよい
【００５２】
次に、本発明の実施の形態２におけるＨＢＴの製造方法について、図５Ａおよび図５Ｂを用いて説明する。図５Ａおよび図５Ｂは、本発明の実施の形態２におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。図５Ａおよび図５Ｂでは、断面を模式的に示している。
【００５３】
まず、図５Ａに示すように、放熱基板１０１に凹部５０１を形成し、形成した凹部５０１の側壁および底面にバリア層４０２を形成する。例えば、公知のリソグラフィ技術により形成したマスクパターンをマスクとし、反応性イオンエッチングにより選択的に放熱基板１０１をエッチングすることで、凹部５０１が形成できる。また、化学的気相成長法（ＣＶＤ：Chemical Vapor Deposition）によりＳｉＮを堆積することで、バリア層４０２が形成できる。スパッタ法でＷを堆積することで、バリア層４０２を形成してもよい。
【００５４】
次に、例えばめっき法によりＣｕのめっき膜を、凹部５０１を充填して形成した後、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）法により、めっき膜および堆積膜を平坦化除去し、凹部５０１以外の放熱基板１０１の平坦部を露出させることで、第５金属層４０１が形成できる。ここで、バリア層４０２は、第５金属層４０１を構成する金属が、放熱基板１０１に移動・拡散することを防いでいる。
【００５５】
次に、図５Ｂに示すように、第５金属層４０１が形成された放熱基板１０１の上に、第３金属層２２１を形成し、第３金属層２２１の上に第４金属層２２２を形成する。例えば、スパッタ法によりＷを堆積して第３金属層２２１を形成すればよい。また、スパッタ法によりＡｕを堆積して第４金属層２２２を形成すればよい。
【００５６】
一方で、前述した実施の形態１と同様に、図２Ｂに示すように成長基板２０１の上に各化合物半導体層をエピタキシャル成長させておく。この後、前述した実施の形態１と同様に、成長基板２０１と放熱基板１０１とを、第２金属層２１０と第４金属層２２２とを接合することで貼り合わせる。次いで、前述した実施の形態１と同様に、成長基板２０１，第１エッチング停止層２０２，第２エッチング停止層２０３を除去し、素子部１３０を形成し、金属積層構造体１２０を形成すればよい。ここで、第５金属層４０１との相対的な位置関係が既知の位置合わせマークを放熱基板１０１に設けておけば、位置合わせマークを用いることで、第５金属層４０１の形成位置に併せて素子部１３０を形成することができる。
【００５７】
上述した実施の形態２によれば、放熱基板内に第５金属層が埋め込まれているために、ＨＢＴの素子部で発生した熱を、第５金属層を通じて放熱基板の奥深くまで、より効率的に輸送させることが可能となる。この結果、高電流注入によって発生する自己発熱の影響を最小限に抑制することが可能となる。また、実施の形態２においても、第５金属層を埋め込んだ放熱基板と、素子部となる化合物半導体の層をエピタキシャル成長させる成長基板とを貼り合わせている。従って、本質的に、ＨＢＴの各化合物半導体層の結晶品質が、放熱基板によって影響されることはない。このため、放熱のための基板材料に制約を生じさせることなく様々な放熱基板を用いることが可能となる。このように、実施の形態２においても、放熱性に優れて，かつ、良好な電気特性を有するＨＢＴを実現することが可能である。
【００５８】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述した実施の形態では、放熱基板とＨＢＴエピタキシャル層の間に金属層が挿入されている場合について説明したが、熱伝導率の良い材料であり、かつ、本発明の特徴と同様の性質を有するものであれば、特に金属に限るものではない。また、上述した実施の形態では、超高速集積回路を実現する上で有望なｎｐｎ形ＩｎＰ／ＩｎＧａＡｓ系ＨＢＴについて詳細に述べたが、同様な効果は、他の様々な電子デバイスに対しても有効である。
【符号の説明】
【００５９】
１０１…放熱基板、１０２…第１金属パターン層、１０３…第２金属パターン層、１０４…第３金属パターン層、１０５…第４金属パターン層、１０６…サブコレクタ層、１０７…コレクタ層、１０８…ベース層、１０９…エミッタ層、１１０…キャップ層、１１１…エミッタ電極、１１２…ベース電極、１１３…コレクタ電極、１２０…金属積層構造体、１３０…素子部。
【図１】
0005667109.tif 000002
【図２Ａ】
0005667109.tif 000003
【図２Ｂ】
0005667109.tif 000004
【図２Ｃ】
0005667109.tif 000005
【図２Ｄ】
0005667109.tif 000006
【図２Ｅ】
0005667109.tif 000007
【図２Ｆ】
0005667109.tif 000008
【図２Ｇ】
0005667109.tif 000009
【図２Ｈ】
0005667109.tif 000010
【図２Ｉ】
0005667109.tif 000011
【図２Ｊ】
0005667109.tif 000012
【図２Ｋ】
0005667109.tif 000013
【図２Ｌ】
0005667109.tif 000014
【図３】
0005667109.tif 000015
【図４】
0005667109.tif 000016
【図５Ａ】
0005667109.tif 000017
【図５Ｂ】
0005667109.tif 000018
【図６】
0005667109.tif 000019