(57)【特許請求の範囲】
【請求項１】
一方の交流入力端子が第１のリアクトルを介して交流電源の一端に接続され、かつ、他方の交流入力端子が第２のリアクトルを介して交流電源の他端に接続されると共に、直流出力端子が負荷に接続されるダイオードブリッジと、
前記ダイオードブリッジの一対の交流入力端子間に接続された双方向スイッチと、を備え、
前記双方向スイッチをオン・オフ制御して前記ダイオードブリッジの入力電流を入力電圧と同位相の正弦波に保ちつつ所定の直流出力電圧を前記負荷に供給する直流電源装置において、
前記ダイオードブリッジを構成するダイオードと前記双方向スイッチを構成する半導体スイッチング素子とを、プリント基板上で平面的に線対称となる位置に配置すると共に、
前記ダイオードブリッジの一方の交流入力端子と前記双方向スイッチの一端とを接続する第１の配線パターンと、前記ダイオードブリッジの他方の交流入力端子と前記双方向スイッチの他端とを接続する第２の配線パターンとを、それぞれ別のプリント基板上に形成してこれらのプリント基板を積層し、
前記第１の配線パターン及び前記第２の配線パターンをほぼ同一形状に形成して両配線パターンが平面的に重なり合うように配置したことを特徴とする直流電源装置。
【請求項２】
一方の交流入力端子が第１のリアクトルを介して交流電源の一端に接続され、かつ、他方の交流入力端子が第２のリアクトルを介して交流電源の他端に接続されると共に、直流出力端子が負荷に接続されるダイオードブリッジと、
前記ダイオードブリッジの一対の交流入力端子間に接続された双方向スイッチと、を備え、
前記双方向スイッチをオン・オフ制御して前記ダイオードブリッジの入力電流を入力電圧と同位相の正弦波に保ちつつ所定の直流出力電圧を前記負荷に供給する直流電源装置において、
前記ダイオードブリッジを構成するダイオードと前記双方向スイッチを構成する半導体スイッチング素子とを、平面的に線対称となる位置に配置すると共に、
前記ダイオードブリッジの一方の交流入力端子と前記双方向スイッチの一端とを接続する第１の金属バーと、前記ダイオードブリッジの他方の交流入力端子と前記双方向スイッチの他端とを接続する第２の金属バーとを互いに絶縁しつつ積層し、
前記第１の金属バー及び前記第２の金属バーをほぼ同一形状に形成して両金属バーが平面的に重なり合うように配置したことを特徴とする直流電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイオードブリッジ及び双方向スイッチを備えた直流電源装置のノイズ低減技術に関するものである。
【背景技術】
【０００２】
図１０は、この種の直流電源装置の従来技術を示す回路図である。
図１０において、１は交流電源、２ａ，２ｂは交流電源１の出力端子Ｕ，Ｖに各一端が接続され、各他端が後述するダイオードブリッジの入力端子Ｕ１，Ｖ１にそれぞれ接続された第１，第２のリアクトル、３，４は前記入力端子Ｕ１，Ｖ１間に互いに逆方向で直列接続された半導体スイッチング素子、５〜８はダイオードブリッジを構成するダイオード、９はダイオードブリッジの直流出力端子Ｐ，Ｎ間に接続されたコンデンサ、１０はコンデンサ９の両端に接続されて直流電圧が供給される負荷である。なお、１１は回路の配線インダクタンスを示す。
【０００３】
ここで、スイッチング素子３，４にはＭＯＳＦＥＴが用いられている。ＭＯＳＦＥＴは、点線にて示すように内部に寄生ダイオードを持っているため、逆方向電流に対してはゲート電圧に関わらず常に導通状態となる。このＭＯＳＦＥＴ等のスイッチング素子３，４を逆方向に直列接続することで、両極性の電流の導通、遮断を制御可能ないわゆる双方向スイッチが構成される。
【０００４】
図１０に示した回路は、交流電圧をダイオードブリッジにより直流電圧に変換するいわゆる整流器であり、交流入力電流Ｉｉｎを、交流入力電圧Ｖｉｎと位相の等しい正弦波波形としつつ、直流出力電圧Ｖｏｕｔを交流入力電圧Ｖｉｎのピーク値より高い所望の値に保つ機能を有している。
次に、これらの機能を実現するための動作について説明する。
【０００５】
例えば、入力電圧Ｖｉｎが正極性の場合、スイッチング素子３をオンすると、交流電源１→リアクトル２ａ→スイッチング素子３→同４→リアクトル２ｂ→交流電源１の経路で電流が流れるので、入力電圧Ｖｉｎがリアクトル２ａ，２ｂの両端に加わり、入力電流Ｉｉｎが増加する。
スイッチング素子３をオフすると、交流電源１→リアクトル２ａ→ダイオード５→配線インダクタンス１１→コンデンサ９→ダイオード８→リアクトル２ｂ→交流電源１の経路で電流が流れる。このとき、リアクトル２ａ，２ｂには出力電圧Ｖｏｕｔと入力電圧Ｖｉｎとの差電圧が印加されるが、回路の動作により出力電圧Ｖｏｕｔは入力電圧Ｖｉｎのピーク値より高く保たれているので、入力電流Ｉｉｎは減少する。
【０００６】
よって、スイッチング素子３のオン・オフの時間比率を制御することにより、入力電流Ｉｉｎの波形及び大きさを任意に制御することができる。これにより、入力電流Ｉｉｎの波形を正弦波（ここではリプル分を無視する）とし、また、負荷電力に応じて入力電流Ｉｉｎの振幅を制御することで出力電圧Ｖｏｕｔを所望の値に保つ。
【０００７】
入力電圧Ｖｉｎが負極性の場合は、スイッチング素子４のオン・オフにより同様の動作を行う。ここで、入力電圧Ｖｉｎが正極性のとき(スイッチング素子３のオン・オフ時)はスイッチング素子４が、入力電圧Ｖｉｎが負極性のとき(スイッチング素子４のオン・オフ時)はスイッチング素子３が、ゲート信号に関わらず逆方向導通状態となるため、実際にはスイッチング素子３，４に全く同じゲート信号を与えても動作は変わらない。
このため、スイッチング素子３，４のゲート駆動回路を共通化することができ、これによって構成の簡略化を図ることができる。
【０００８】
図１０と同様な回路は、例えば特許文献１に示されている。
この特許文献１では、前記リアクトル２ａ，２ｂに相当するリアクトルが一方の交流母線だけに設けられているが、図１０のように第１，第２のリアクトル２ａ，２ｂを両方の交流母線に分割して接続することにより、スイッチング素子３，４のスイッチング動作に伴って発生するノイズを低減することができる。以下、その原理を説明する。
【０００９】
スイッチングにより、回路のある部分が大地やフレーム等の基準電位に対して電位変動を起こし、その部分と基準電位との間に存在する寄生キャパシタンスを介して漏洩電流が流れることにより、ノイズが外部に流出する。図１０における１０１，１０２は、この漏洩電流をバイパスさせ、電位を安定化することを目的とした接地コンデンサであり、また、１０３，１０４はそれぞれ入力端子Ｕ１，Ｖ１と接地電位Ｅとの間に存在する寄生キャパシタンス、１０５は直流回路（出力端子Ｎ）と接地電位Ｅとの間に存在する寄生キャパシタンスである。以下、これらのキャパシタンス１０３〜１０５を対地寄生キャパシタンスという。
【００１０】
図１１は、図１０における各部の電位変動を示す図である。
図１０において、接地コンデンサ１０１，１０２のキャパシタンスが等しく、また、リアクトル２ａ，２ｂのインダクタンスが等しいとする。出力端子Ｕ，Ｖの接地電位Ｅに対する電位は、接地コンデンサ１０１，１０２により入力電圧Ｖｉｎを分圧した中点が接地電位Ｅとなっていることから、それぞれ＋Ｖｉｎ／２，−Ｖｉｎ／２となる。
【００１１】
一方、スイッチング素子３または４がオンしているとき、入力端子Ｕ１，Ｖ１は短絡されるので、これらの入力端子Ｕ１，Ｖ１の電位は、リアクトル２ａ，２ｂにより入力電圧Ｖｉｎを分圧した中点電位となる。ここで、リアクトル２ａの両端電圧をＶＬａ、リアクトル２ｂの両端電圧をＶＬｂとすれば、ＶＬａ＋ＶＬｂ＝Ｖｉｎ，ＶＬａ＝ＶＬｂより、ＶＬａ＝ＶＬｂ＝Ｖｉｎ／２である。
このため、入力端子Ｕ１の電位は出力端子Ｕの電位−ＶＬａ＝Ｖｉｎ／２−Ｖｉｎ／２＝０、入力端子Ｖ１の電位は出力端子Ｖの電位＋Ｖｉｎ＝−Ｖｉｎ＋Ｖｉｎ＝０となり、何れも接地電位Ｅに等しい。
【００１２】
例えば、スイッチング素子３がオフしてダイオード５，６がオンした場合を考えると、入力端子Ｕ１の電位は出力端子Ｐの電位、入力端子Ｖ１の電位は出力端子Ｎの電位と等しくなる。なお、ダイオードの順電圧降下は無視するものとする。
このとき、リアクトル２ａ，２ｂには入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差電圧が１／２ずつ加わるので、ＶＬａ＝ＶＬｂ＝（Ｖｉｎ−Ｖｏｕｔ）／２となり、入力端子Ｕ１の電位、すなわち出力端子Ｐの電位は、Ｖｉｎ／２−（Ｖｉｎ−Ｖｏｕｔ）／２＝Ｖｏｕｔ／２となり、入力端子Ｖ１の電位、すなわち出力端子Ｎの電位は、−Ｖｉｎ／２＋（Ｖｉｎ−Ｖｏｕｔ）／２＝−Ｖｏｕｔ／２となる。
よって、図１０の回路においては、入力端子Ｕ１，Ｖ１の電位変動幅は入力電圧Ｖｉｎによらず、出力電圧Ｖｏｕｔのみによって決まる。
【００１３】
その後にスイッチング素子３または４が再度オンすると、入力端子Ｕ１，Ｖ１が短絡されてダイオード５〜８がすべてオフ状態となり、直流回路は交流回路と切り離される。このため、対地寄生キャパシタンス１０５を充放電する電流が流れないので、キャパシタンス１０５の両端電圧は変化しない。
以上の説明から明らかなように、出力端子Ｐ，Ｎの電位は入力電圧Ｖｉｎの瞬時値やスイッチング動作に関わらず、図１１に示すごとく、一定の直流値すなわち（＋Ｖｏｕｔ／２），（−Ｖｏｕｔ／２）となる。このとき、対地寄生キャパシタンス１０５を介して流れる漏洩電流はほぼ０であるので、これによるノイズの発生は防止される。
【００１４】
なお、上記の原理に関しては、特許文献２において、系統連系インバータ装置を構成する直流−交流変換回路について説明されている。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開平３−１４３２６６号公報（第２頁右上欄第１０行〜右下欄第１８行、第１図等）
【特許文献２】特開２００９−８９５４１号公報（段落[００２１]〜[００２５]、図１等）
【発明の概要】
【発明が解決しようとする課題】
【００１６】
前述したように、図１０に示した従来技術によれば、出力端子Ｎの対地寄生キャパシタンス１０５による漏洩電流を減少させることが可能である。
しかしながら、入力端子Ｕ１，Ｖ１にも対地寄生キャパシタンス１０３，１０４が存在し、スイッチングに伴う各端子Ｕ１，Ｖ１の電位変動によりこれらのキャパシタンス１０３，１０４を介して漏洩電流が流れる。このため、図１０の従来技術ではノイズの発生を十分に抑制することができないという問題があった。
【００１７】
そこで、本発明の解決課題は、外部に流出する漏洩電流を減少させてノイズの発生を防止するようにした直流電源装置を提供することにある。
【課題を解決するための手段】
【００１８】
上記課題を解決するため、請求項１に係る発明は、一方の交流入力端子が第１のリアクトルを介して交流電源の一端に接続され、かつ、他方の交流入力端子が第２のリアクトルを介して交流電源の他端に接続されると共に、直流出力端子が負荷に接続されるダイオードブリッジと、
前記ダイオードブリッジの一対の交流入力端子間に接続された双方向スイッチと、を備え、
前記双方向スイッチをオン・オフ制御して前記ダイオードブリッジの入力電流を入力電圧と同位相の正弦波に保ちつつ所定の直流出力電圧を前記負荷に供給する直流電源装置において、
前記ダイオードブリッジを構成するダイオードと前記双方向スイッチを構成する半導体スイッチング素子とを、プリント基板上で平面的に線対称となる位置に配置すると共に、
前記ダイオードブリッジの一方の交流入力端子と前記双方向スイッチの一端とを接続する第１の配線パターンと、前記ダイオードブリッジの他方の交流入力端子と前記双方向スイッチの他端とを接続する第２の配線パターンとを、それぞれ別のプリント基板上に形成してこれらのプリント基板を積層し、
前記第１の配線パターン及び前記第２の配線パターンをほぼ同一形状に形成して両配線パターンが平面的に重なり合うように配置したものである。
【００１９】
請求項２に係る発明は、一方の交流入力端子が第１のリアクトルを介して交流電源の一端に接続され、かつ、他方の交流入力端子が第２のリアクトルを介して交流電源の他端に接続されると共に、直流出力端子が負荷に接続されるダイオードブリッジと、
前記ダイオードブリッジの一対の交流入力端子間に接続された双方向スイッチと、を備え、
前記双方向スイッチをオン・オフ制御して前記ダイオードブリッジの入力電流を入力電圧と同位相の正弦波に保ちつつ所定の直流出力電圧を前記負荷に供給する直流電源装置において、
前記ダイオードブリッジを構成するダイオードと前記双方向スイッチを構成する半導体スイッチング素子とを、平面的に線対称となる位置に配置すると共に、
前記ダイオードブリッジの一方の交流入力端子と前記双方向スイッチの一端とを接続する第１の金属バーと、前記ダイオードブリッジの他方の交流入力端子と前記双方向スイッチの他端とを接続する第２の金属バーとを互いに絶縁しつつ積層し、
前記第１の金属バー及び前記第２の金属バーをほぼ同一形状に形成して両金属バーが平面的に重なり合うように配置したものである。
【発明の効果】
【００２０】
本発明によれば、ダイオードブリッジを構成するダイオード、双方向スイッチを構成する半導体スイッチング素子、及び、ダイオードブリッジの各交流入力端子と双方向スイッチの両端とを接続する配線パターンまたは金属バーの平面的な配置を改良することにより、前記交流入力端子の対地寄生キャパシタンスを介して外部に流れる漏洩電流を減少させ、ノイズの発生を抑制することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１実施形態における主要部の説明図である。
【図２】本発明の第２実施形態を示す回路図である。
【図３】図２の回路に対応する部品配置、配線パターン及び対応する回路を示す図である。
【図４】本発明の第３実施形態を示す回路図である。
【図５】図４の回路に対応する部品配置、配線パターン及び対応する回路を示す図である。
【図６】本発明の第４実施形態を示す回路図である。
【図７】図６の回路に対応する部品配置、配線パターン及び対応する回路を示す図である。
【図８】本発明の他の実施形態における主要部の側面図である。
【図９】本発明の実施形態における双方向スイッチの他の例を示す回路図である。
【図１０】直流電源装置の従来技術を示す回路図である。
【図１１】図１０における各部の電位変動を示す図である。
【発明を実施するための形態】
【００２２】
以下、図に沿って本発明の実施形態を説明する。
まず、図１は、本発明の第１実施形態の主要部を示すものである。図１（ａ），（ｂ），（ｃ）は、図１０に示した回路構成の直流電源装置を構成する場合に、各素子を実装するために使用されるプリント基板２０１，２０２，２０３を平面的に（上面から）見た部品配置及び配線パターン（左側に示した図）、並びに、その配線パターンの回路上の部位（右側に示した回路の太線部分）を示している。
また、図１（ｄ）は、プリント基板２０１，２０２，２０３を側面から見た図である。但し、見易くするために、プリント基板及び配線パターンの厚さは実際よりも誇張してある。
【００２３】
図１（ａ）〜（ｄ）において、図１０と同一の部品については同一の番号を付してあり、図１（ａ）〜（ｃ）の左側のハッチング部分に付したＰ，Ｎ，Ｍ１，Ｕ１，Ｖ１は、それぞれ右側の回路図に太線で示した同一符号の配線パターンに相当する。なお、配線パターンＰ，Ｎ，Ｕ１，Ｖ１は、前述した出力端子Ｐ，Ｎ、入力端子Ｕ１，Ｖ１と電気的に等価である。また、Ｋはダイオードのカソード、Ａはアノード、Ｇはスイッチング素子のゲート、Ｄはドレイン、Ｓはソースを示す。
【００２４】
この実施形態において、半導体スイッチング素子３，４及びダイオード５〜８には樹脂モールドパッケージから２本または３本の配線用リードが出る形状のものを用い、多層プリント基板に実装して回路を構成する。実際には、スイッチング素子３，４及びダイオード５〜８には冷却フィンが取り付けられることがあるが、便宜的に図示を省略する。
【００２５】
図１（ａ）に示すプリント基板２０１には、第１層の配線パターンが形成されている。すなわち、第１層には、ダイオード５，７のカソード同士を接続する配線パターンＰと、ダイオード６，８のアノード同士を接続する配線パターンＮと、スイッチング素子３，４のソース同士を接続する配線パターンＭ１と、が形成されている。
なお、図１（ａ）における冷却面とは、図示されていない冷却フィンを取り付けて部品を冷却するために、部品内部の半導体チップと表面までの熱抵抗を低くしている面である。
【００２６】
図１（ｂ）に示すプリント基板２０２には、第２層の配線パターンが形成されている。この第２層には、ダイオード５のアノード、ダイオード６のカソード、スイッチング素子３のドレインを接続する配線パターンＵ１（請求項における第１の配線パターン）が形成されている。
また、図１（ｃ）に示すプリント基板２０３には、第３層の配線パターンが形成されている。この第３層には、ダイオード７のアノード、ダイオード８のカソード、スイッチング素子４のドレインを接続する配線パターンＶ１（請求項における第２の配線パターン）が形成されている。
勿論、各配線パターンが形成される層は、上記の例に何ら限定されるものではなく、例えば、第２層、第３層を入れ替えてもよい。
【００２７】
図１（ａ）〜（ｃ）から明らかなように、スイッチング素子３，４及びダイオード５〜８は、平面的に（上面から見て）中心線Ｃ１，Ｃ２を基準としてそれぞれ線対称の位置に配置されている。すなわち、中心線Ｃ１を基準とした場合、この中心線Ｃ１上にスイッチング素子３，４が配置され、その両側にダイオード５〜８が線対称に配置されている。また、中心線Ｃ２を基準とした場合、中心線Ｃ２の両側にダイオード５，６及びスイッチング素子３と、ダイオード７，８及びスイッチング素子４とが線対称に配置されている。
【００２８】
更に、図１（ｂ）の配線パターンＵ１は、各素子との接続部分を除けば、前記中心線Ｃ１，Ｃ２を基準としてほぼ線対称の形状であり、図１（ｃ）の配線パターンＶ１も、前記中心線Ｃ１，Ｃ２を基準としてほぼ線対称の形状である。更に、配線パターンＵ１と配線パターンＶ１とは、各素子との接続部分を除けばほぼ同一形状となっている。
このため、図１（ｄ）に示すように、プリント基板２０２，２０３を積層すると、配線パターンＵ１と配線パターンＶ１（ダイオードブリッジの入力端子に相当する）とは、各素子との接続部分を除けば、平面的にほぼ重なり合うことになる。
【００２９】
次に、図１（ｄ）において、Ｅは直流電源装置の接地部位であるフレームを示しており、このフレームＥは、前述した接地電位Ｅと電気的に等価である。
図示するように、配線パターンＵ１とフレームＥとの間には寄生キャパシタンス１０３が存在すると共に、配線パターンＶ１とフレームＥとの間には寄生キャパシタンス１０４が存在する。寄生キャパシタンス１０３，１０４は、実際には空間に分布しているが、図１（ｄ）では複数のコンデンサを並列に配置することで模式的に表してある。
【００３０】
一般に、キャパシタンスは電極面積と電極間距離、電極間に存在する物質の誘電率によって決まるものであるが、図１（ａ）〜（ｄ）に示したような各部品の配置構造により、本実施形態における寄生キャパシタンス１０３，１０４はほとんど等しくなる。
一方、図１１に示したように、入力端子Ｕ１の電位すなわち寄生キャパシタンス１０３の両端電圧と、入力端子Ｖ１の電位すなわち寄生キャパシタンス１０４の両端電圧とは、逆向きで大きさが等しい。従って、寄生キャパシタンス１０３，１０４を介して流れる漏洩電流も、逆向きで大きさが等しくなる。更に、寄生キャパシタンス１０３，１０４を構成する模式的な各コンデンサは、平面的にほとんど同じ位置に分布しているので、寄生キャパシタンス１０３の漏洩電流Ｉｕはそのまま寄生キャパシタンス１０４の漏洩電流Ｉｖとなって最短距離で回路内を循環するため、外部への流出がほとんどなくなる。
【００３１】
次に、図２は本発明の第２実施形態の回路図である。この実施形態は、半導体スイッチング素子として、逆方向電圧に対して耐圧を持ち、逆方向電流を流さないＩＧＢＴ(Insulated Gate Bipolar Transistor)、いわゆる逆阻止ＩＧＢＴを用い、このスイッチング素子２０，２１を逆方向に並列接続して双方向スイッチを構成した例である。
【００３２】
図３は、図２の回路に対応する部品配置、配線パターン及び対応する回路を示している。
図３（ａ），（ｂ），（ｃ）は、図２に示した直流電源装置を構成する場合のプリント基板３０１，３０２，３０３を平面的に見た部品配置及び配線パターン（左側に示した図）、並びに、対応する回路図（右側に示した図）である。これらの図３（ａ），（ｂ），（ｃ）及び図２では、同一部品に同一番号を付してある。
なお、図３（ａ），（ｂ），（ｃ）において、Ｃはスイッチング素子２０，２１のコレクタ、Ｅはエミッタ、Ｇはゲートを示している。
【００３３】
この第２実施形態においても、スイッチング素子２０，２１及びダイオード５〜８が平面的に中心線Ｃ１，Ｃ２を基準としてそれぞれ線対称の位置に配置されている。
また、図３（ｂ）の配線パターンＵ１は、各素子との接続部分を除けば、前記中心線Ｃ１，Ｃ２を基準として線対称の形状であり、図３（ｃ）の配線パターンＶ１も、同様に前記中心線Ｃ１，Ｃ２を基準として線対称の形状である。更に、配線パターンＵ１と配線パターンＶ１とは、各素子との接続部分を除けばほぼ同一形状であるため、プリント基板３０２，３０３を積層した際に、配線パターンＵ１と配線パターンＶ１とは、各素子との接続部分を除けば、平面的にほぼ重なり合うことになる。
この第２実施形態の作用効果は実質的に第１実施形態と同様であり、図２の寄生キャパシタンス１０３，１０４を介して外部に流れる漏洩電流を減少させることができる。
【００３４】
図４は、本発明の第３実施形態の主要部を示している。この実施形態は、半導体スイッチング素子として第１実施形態と同様にＭＯＳＦＥＴを用いると共に、図１０のスイッチング素子３，４に相当するものとして各２個のスイッチング素子３１，３３の直列回路及びスイッチング素子３２，３４の直列回路を構成し、出力端子Ｐ，Ｎ間にコンデンサ９ａ，９ｂの直列回路を接続してその中性点Ｍをスイッチング素子３３，３４同士の接続点に接続したものである。
【００３５】
この第３実施形態では、スイッチング素子３１〜３４にそれぞれコンデンサ９ａまたは９ｂの電圧が印加されるため、出力電圧Ｖｏｕｔが等しければ、図１０のスイッチング素子３，４に比べて１／２の耐圧を有するスイッチング素子３１〜３４を使用することができる。
なお、図１１に示した原理により、中性点Ｍは出力端子Ｐ，Ｎの中間電位すなわち接地電位Ｅに保たれるため、中性点Ｍをフレームに直接接続することも可能である。
【００３６】
図５は、図４の回路に対する部品配置、配線パターン及び対応する回路を示している。
図５（ａ），（ｂ），（ｃ）は、図４に示した直流電源装置を構成する場合のプリント基板４０１，４０２，４０３を平面的に見た部品配置及び配線パターン（左側に示した図）、並びに、対応する回路図（右側に示した図）である。これらの図５（ａ），（ｂ），（ｃ）及び図４では、同一部品に同一番号を付してある。
なお、図５（ａ）において、Ｍ２，Ｍ３は、スイッチング素子３１，３３のソース同士、スイッチング素子３２，３４のソース同士をそれぞれ接続する配線パターンである。
【００３７】
この第３実施形態においても、スイッチング素子３１〜３４及びダイオード５〜８が、平面的に中心線Ｃ１，Ｃ２を基準としてそれぞれ線対称の位置に配置されている。
また、図５（ｂ）の配線パターンＵ１は、各素子との接続部分を除けば、前記中心線Ｃ１，Ｃ２を基準としてほぼ線対称の形状であり、図５（ｃ）の配線パターンＶ１も、同様に前記中心線Ｃ１，Ｃ２を基準としてほぼ線対称の形状である。更に、配線パターンＵ１と配線パターンＶ１とは、平面的にほぼ同一形状であり、プリント基板４０２，４０３を積層した際に、配線パターンＵ１と配線パターンＶ１とが平面的にほぼ重なり合うようになっている。
この第３実施形態の作用効果も実質的に第１実施形態、第２実施形態と同様であり、図４の寄生キャパシタンス１０３，１０４を介して外部に流出する漏洩電流を減少させることができる。
【００３８】
図６は、本発明の第４実施形態の主要部を示している。この実施形態は、半導体スイッチング素子として第２実施形態と同様に逆阻止ＩＧＢＴを用いると共に、２個のスイッチング素子４１，４２の逆並列回路とスイッチング素子４３，４４の逆並列回路との接続点を、コンデンサ９ａ，９ｂ間の中性点Ｍに接続したものである。
この場合、出力電圧Ｖｏｕｔが等しければ、図２のスイッチング素子２０，２１に比べて１／２の耐圧を有するスイッチング素子４１〜４４を用いることができる。また、中性点Ｍをフレームに直接接続することも可能である。
【００３９】
図７は、図６の回路に対する部品配置、配線パターン及び対応する回路を示している。
図７（ａ），（ｂ），（ｃ）は、図６に示した直流電源装置を構成する場合のプリント基板５０１，５０２，５０３を平面的に見た部品配置及び配線パターン（左側に示した図）、並びに、対応する回路図（右側に示した図）である。これらの図７（ａ），（ｂ），（ｃ）及び図６では、同一部品に同一番号を付してある。
なお、図７（ａ）において、Ｍはスイッチング素子４１，４３のエミッタ及びスイッチング素子４２，４４のコレクタを一括して接続する配線パターンであり、中性点Ｍと電気的に等価である。
【００４０】
この第４実施形態においても、スイッチング素子４１〜４４及びダイオード５〜８が、平面的に中心線Ｃ１，Ｃ２を基準としてそれぞれ線対称の位置に配置されている。
また、図７（ｂ）の配線パターンＵ１は、各素子との接続部分を除けば、平面的に前記中心線Ｃ１，Ｃ２を基準としてほぼ線対称の形状であり、図７（ｃ）の配線パターンＶ１も、同様に前記中心線Ｃ１，Ｃ２を基準としてほぼ線対称の形状である。更に、配線パターンＵ１と配線パターンＶ１とは、各素子との接続部分を除けば、平面的にほぼ同一形状であり、プリント基板５０２，５０３を積層すると、配線パターンＵ１と配線パターンＶ１とは平面的にほぼ重なり合うことになる。
この第４実施形態の作用効果も実質的に第１〜第３実施形態と同様であり、図６の寄生キャパシタンス１０３，１０４を介して外部に流れる漏洩電流を減少させることができる。
【００４１】
なお、各実施形態における部品配置や配線パターンは何ら限定的なものではない。例えば、図１，図３，図５，図７では各素子の冷却面を全て図の上側に配置しているが、図８に示すように、各素子の冷却面が向かい合うように配置して各素子を共通の冷却板６００に取り付けてもよい。
【００４２】
更に、双方向スイッチとしては、例えば、図９（ａ），（ｂ），（ｃ）に示すような半導体スイッチング素子とダイオードとの組み合わせにより構成してもよい。図９（ａ），（ｂ），（ｃ）において、Ｄ１〜Ｄ４はダイオード、Ｑ１，Ｑ２は半導体スイッチング素子、Ｔ１，Ｔ２は双方向スイッチの両端子である。なお、スイッチング素子Ｑ１，Ｑ２にはＩＧＢＴを用いてもよい。
これらの双方向スイッチを用いた場合の対応する配線パターンは図示を省略するが、前述した各実施形態と同様に、配線パターンＵ１，Ｖ１を極力同一形状で重なり合うようにすることで、寄生キャパシタンスを介した漏洩電流の流出を最小限にすることができる。
【００４３】
なお、上述した各実施形態では、プリント基板上の配線パターンによって回路を構成する場合を示したが、例えば冷却板の上にダイオード及びスイッチング素子を平面的に線対称に配置し、第１，第２の配線パターンＵ１，Ｖ１の代わりに銅バー等からなる第１，第２の金属バーを互いに絶縁しつつ積層して配線する場合でも、これらの金属バーをほぼ同一形状に形成して両金属バーが平面的に重なり合うように配置することにより、同様の作用効果を得ることができる。
【符号の説明】
【００４４】
１：交流電源
２ａ，２ｂ：リアクトル
３，４：半導体スイッチング素子
５，６，７，８：ダイオード
９，９ａ，９ｂ：コンデンサ
１０：負荷
１１：配線インダクタンス
２０，２１，３１，３２，３３，３４，４１，４２，４３，４４：半導体スイッチング素子
１０１，１０２：接地コンデンサ
１０３，１０４，１０５：対地寄生キャパシタンス
２０１，２０２，２０３：プリント基板
３０１，３０２，３０３：プリント基板
４０１，４０２，４０３：プリント基板
５０１，５０２，５０３：プリント基板
６００：冷却板
Ｐ，Ｎ：配線パターン（出力端子）
Ｕ，Ｖ：出力端子
Ｕ１，Ｖ１：配線パターン（入力端子）
Ｍ１，Ｍ２，Ｍ３：配線パターン
Ｍ：配線パターン（中性点）
Ｅ：フレーム（接地電位）
Ｄ１〜Ｄ４：ダイオード
Ｑ１，Ｑ２：半導体スイッチング素子
Ｔ１，Ｔ２：端子
【図１】
0005737622.tif 000002
【図２】
0005737622.tif 000003
【図３】
0005737622.tif 000004
【図４】
0005737622.tif 000005
【図５】
0005737622.tif 000006
【図６】
0005737622.tif 000007
【図７】
0005737622.tif 000008
【図８】
0005737622.tif 000009
【図９】
0005737622.tif 000010
【図１０】
0005737622.tif 000011
【図１１】
0005737622.tif 000012