(57)【特許請求の範囲】
【請求項１】
絶縁膜に形成された開口部の底面及び側壁、並びに、前記開口部以外の前記絶縁膜上に、第一の金属を含むシード膜を形成する工程と、
前記シード膜上にマスク膜を形成して、前記開口部を前記マスク膜で埋め込む工程と、
前記開口部の底面上に形成された前記シード膜に前記マスク膜を残しつつ前記マスク膜の一部を除去して、前記開口部の前記側壁の上部から、前記開口部以外の前記絶縁膜上にわたって形成された前記シード膜を露出させる工程と、
前記開口部の前記側壁の上部、及び、前記開口部以外の前記絶縁膜上に位置する前記シード膜上に、前記第一の金属よりも抵抗率が高い第二の金属を含むカバー膜を形成する工程と、
前記カバー膜を形成した後、前記開口部に残した前記マスク膜を除去して、前記シード膜を露出させる工程と、
露出させた前記シード膜に、前記第一の金属を含むめっき膜を形成する工程と、
を含み、
前記めっき膜を形成する前記工程の後に前記めっき膜を熱処理する工程をさらに含み、
前記めっき膜を熱処理する前記工程において、前記第二の金属を前記めっき膜中に拡散させて、前記第一の金属を主成分とする埋め込み配線を形成する、半導体装置の製造方法。
【請求項２】
前記絶縁膜は、第一の絶縁膜と、第二の絶縁膜とがこの順で積層された多層絶縁膜であり、
前記開口部は、前記第一の絶縁膜と前記第二の絶縁膜とを貫通して形成されており、
前記シード膜を露出させる前記工程において、前記第二の絶縁膜内の前記側壁の上部に形成された前記シード膜を露出し、かつ、前記第二の絶縁膜内に前記マスク膜を残す、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記めっき膜を形成する前記工程の後、前記開口部以外の前記絶縁膜上に形成した前記カバー膜及び前記シード膜を除去する、請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記埋め込み配線がデュアルダマシン構造を有する、請求項１乃至３いずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記開口部は、配線溝、及び、前記配線溝に接続しているビア部を備え、
前記シード膜を露出させる前記工程において、前記配線溝の前記側壁の上部に形成された前記シード膜を露出させ、かつ、前記配線溝の内部に前記マスク膜を残す、請求項１乃至４いずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記開口部を前記マスク膜で埋め込む前記工程において、前記ビア部を前記マスク膜で埋め込み、
前記シード膜を露出させる前記工程において、前記ビア部を前記マスク膜で埋め込んだ状態で、前記配線溝の前記側壁の上部に形成された前記シード膜を露出させる、請求項５に記載の半導体装置の製造方法。
【請求項７】
前記シード膜を形成する前記工程において、前記ビア部を前記シード膜で埋め込む、請求項５に記載の半導体装置の製造方法。
【請求項８】
前記第一の金属が銅である、請求項１乃至７いずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記第二の金属がニッケルである、請求項１乃至８いずれか１項に記載の半導体装置の製造方法。
【請求項１０】
絶縁膜に形成された開口部と、
第一の金属を主成分とし、前記開口部を埋め込む配線膜と、
を備える埋め込み配線を有し、
前記配線膜は、前記第一の金属よりも抵抗率の高い第二の金属をさらに含み、
前記開口部の上部における前記配線膜中の前記第二の金属の濃度が、前記開口部の下部における前記配線膜中の前記第二の金属の濃度よりも高く、
前記第二の金属が、Ｎｉ、Ｗ、Ｒｕ、Ｍｎ、およびＳｎのいずれかである、半導体装置。
【請求項１１】
前記配線膜中には、前記開口部の上部に前記第二の金属を含む金属膜が形成されている、請求項１０に記載の半導体装置。
【請求項１２】
前記絶縁膜は、第一の絶縁膜と、第二の絶縁膜とがこの順で積層された多層絶縁膜であり、
前記開口部が前記第一の絶縁膜及び前記第二の絶縁膜に貫通して形成されており、
前記第二の絶縁膜における前記開口部内の前記第二の金属の濃度が、前記第一の絶縁膜における前記開口部内の前記第二の金属の濃度よりも高い、請求項１０又は１１に記載の半導体装置。
【請求項１３】
前記埋め込み配線が、前記開口部として、配線溝、及び、前記配線溝に接続しているビア部を備え、前記配線膜により前記配線溝及び前記ビア部が埋め込まれたデュアルダマシン構造を有し、
前記配線溝内の第二の金属の濃度が、前記ビア部内の前記第二の金属の濃度よりも高い、請求項１０又は１１に記載の半導体装置。
【請求項１４】
前記第一の金属が銅である、請求項１０乃至１３いずれか１項に記載の半導体装置。
【請求項１５】
前記第二の金属がニッケルである、請求項１０乃至１４いずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、及び半導体装置に関する。
【背景技術】
【０００２】
近年、半導体装置の配線構造の形成方法として、例えば、特許文献１や非特許文献１に記載のものが知られている。
【０００３】
特許文献１では、表面に凹部を有するウェハの少なくとも凹部の底部、及び、側壁部に、Ｃｕシード膜を形成し、Ｃｕシード膜上に、少なくとも凹部の底部に位置するＣｕシード膜の部分が露出しかつ凹部の側壁部に位置するＣｕシード膜の部分を覆うようにＲｕ膜又はＴＥＯＳ膜を形成し、Ｃｕシード膜に電流を供給して、Ｒｕ膜の形成された凹部に埋め込まれるように電解めっき法によりＣｕめっき膜を形成し、Ｃｕめっき膜に熱処理を施した後、Ｒｕ膜又はＴＥＯＳ膜を選択的に除去することが記載されている。特許文献１では、かかる方法により、凹部の側壁部側からのめっきの成長を抑制して、ボイドの発生を低減することができるとされている。
【０００４】
非特許文献１では、成膜促進剤と、高分子の成膜抑制剤とを用いて、高アスペクト比のトレンチをＣｕで埋め込む技術が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−８０５２５号公報
【非特許文献】
【０００６】
【非特許文献１】Jon Reid and Jian Zhou, "Electrofill Challenges and Directions for Future Device Generations", Advanced Metallization Conference 2007 Japan/Asia Session, pp.26-27
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記非特許文献１の技術は、成膜促進剤や成膜抑制剤の副反応の処理が必要となり、工業生産には適さない。また、半導体の微細化が進みトレンチの開口寸法が小さくなると、トレンチの底面にＣｕを堆積させる前に開口が塞がり、ボイドが発生してしまう。
【０００８】
また、特許文献１の技術は、開口部（凹部）の側壁全面に、Ｒｕ膜又はＴＥＯＳ膜といっためっき抑制膜を形成しており、開口部の底面、及び、開口部の外のフィールド部には、シード膜が露出している。そのため、開口部の底面にめっき膜の成長速度と、フィールド部のめっき膜の成長速度が同じになる。しかしながら、フィールド部のめっき膜は等方的に進むため、開口部に迫り出すように成長が進む。このため、開口部のアスペクト比が高くなると、底面からのめっき成長が開口部の上端に到達する前に、フィールド部からのめっき成長が開口部に到達して、開口部の上端を閉塞させてしまい、やはり、ボイドの発生を防ぐことができない。
【０００９】
したがって、ボイドの発生を確実に防ぐことができる、微細配線の形成技術が未だ望まれる。
【課題を解決するための手段】
【００１０】
本発明によれば、
絶縁膜に形成された開口部の底面及び側壁、並びに、前記開口部以外の前記絶縁膜上に、第一の金属を含むシード膜を形成する工程と、
前記シード膜上にマスク膜を形成して、前記開口部を前記マスク膜で埋め込む工程と、
前記開口部の底面上に形成された前記シード膜に前記マスク膜を残しつつ前記マスク膜の一部を除去して、前記開口部の前記側壁の上部から、前記開口部以外の前記絶縁膜上にわたって形成された前記シード膜を露出させる工程と、
前記開口部の前記側壁の上部、及び、前記開口部以外の前記絶縁膜上に位置する前記シード膜上に、前記第一の金属よりも抵抗率が高い第二の金属を含むカバー膜を形成する工程と、
前記カバー膜を形成した後、前記開口部に残した前記マスク膜を除去して、前記シード膜を露出させる工程と、
露出させた前記シード膜に、前記第一の金属を含むめっき膜を形成する工程と、
を含む、半導体装置の製造方法が提供される。
【００１１】
また、本発明によれば、
絶縁膜に形成された開口部と、
第一の金属を主成分とし、前記開口部を埋め込む配線膜と、
を備える埋め込み配線を有し、
前記配線膜は、前記第一の金属よりも抵抗率の高い第二の金属をさらに含み、
前記開口部の上部における前記配線膜中の前記第二の金属の濃度が、前記開口部の下部における前記配線膜中の前記第二の金属の濃度よりも高い、半導体装置が提供される。
【００１２】
この発明によれば、シード膜を形成した後、めっき膜の形成前にマスク膜で開口部を埋め込み、マスク膜を選択的に除去することにより、開口部の側壁の上部から開口部以外の前記絶縁膜上（フィールド部）にわたってカバー膜を形成する。これにより、開口部の側壁の上部及びフィールド部におけるめっき成長を抑制して、フィールド膜からのめっき成長が開口部に到達する前に、開口部の内部のめっき成長を開口部の上端に到達させることができる。したがって、ボイドの発生なく開口部を埋設して、微細な埋め込み配線を形成することが可能になる。
【発明の効果】
【００１３】
本発明によれば、微細配線においてもボイドの発生を確実に防ぐことができるため、信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】（ａ）が第１の実施の形態に係る製造方法を模式的に示した断面図であり、（ｂ）が（ａ）のＡ−Ａ'断面図である。
【図２】（ａ）が第１の実施の形態に係る製造方法を模式的に示した断面図であり、（ｂ）が（ａ）のＡ−Ａ'断面図である。
【図３】（ａ）が第１の実施の形態に係る製造方法を模式的に示した断面図であり、（ｂ）が（ａ）のＡ−Ａ'断面図である。
【図４】（ａ）が第１の実施の形態に係る製造方法を模式的に示した断面図であり、（ｂ）が（ａ）のＡ−Ａ'断面図である。
【図５】（ａ）が第１の実施の形態に係る製造方法を模式的に示した断面図であり、（ｂ）が（ａ）のＡ−Ａ'断面図である。
【図６】（ａ）が第１の実施の形態に係る製造方法を模式的に示した断面図であり、（ｂ）が（ａ）のＡ−Ａ'断面図である。
【図７】（ａ）が第１の実施の形態に係る製造方法を模式的に示した断面図であり、（ｂ）が（ａ）のＡ−Ａ'断面図である。
【図８】（ａ）が第１の実施の形態に係る製造方法を模式的に示した断面図であり、（ｂ）が（ａ）のＡ−Ａ'断面図である。
【図９】（ａ）が実施の形態に係る製造方法を模式的に示した断面図であり、（ｂ）が（ａ）のＡ−Ａ'断面図である。
【図１０】（ａ）が実施の形態に係る製造方法を模式的に示した断面図であり、（ｂ）が（ａ）のＡ−Ａ'断面図である。
【図１１】実施の形態に係る半導体装置を模式的に示した断面図であり、（ｂ）が（ａ）のＡ−Ａ'断面図である。
【図１２】（ａ）が第２の実施の形態に係る製造方法を模式的に示した断面図であり、（ｂ）が（ａ）のＡ−Ａ'断面図である。
【図１３】（ａ）が第２の実施の形態に係る製造方法を模式的に示した断面図であり、（ｂ）が（ａ）のＡ−Ａ'断面図である。
【図１４】（ａ）が第２の実施の形態に係る製造方法を模式的に示した断面図であり、（ｂ）が（ａ）のＡ−Ａ'断面図である。
【図１５】（ａ）が第２の実施の形態に係る製造方法を模式的に示した断面図であり、（ｂ）が（ａ）のＡ−Ａ'断面図である。
【図１６】（ａ）が第２の実施の形態に係る製造方法を模式的に示した断面図であり、（ｂ）が（ａ）のＡ−Ａ'断面図である。
【図１７】（ａ）が第２の実施の形態に係る製造方法を模式的に示した断面図であり、（ｂ）が（ａ）のＡ−Ａ'断面図である。
【図１８】（ａ）が第２の実施の形態に係る製造方法を模式的に示した断面図であり、（ｂ）が（ａ）のＡ−Ａ'断面図である。
【図１９】（ａ）が第２の実施の形態に係る製造方法を模式的に示した断面図であり、（ｂ）が（ａ）のＡ−Ａ'断面図である。
【図２０】関連する技術を説明する図である。
【図２１】実施の形態に係る半導体装置を模式的に示した断面図であり、（ｂ）が（ａ）のＡ−Ａ'断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１６】
（第１の実施形態）
図１〜１１は、本実施の形態の半導体装置の製造方法を説明する図である。図１〜１１中、（ａ）が断面図であり、（ｂ）が（ａ）のＡ−Ａ'断面図である。
【００１７】
本実施の形態の製造方法は、層間絶縁膜１０２、１０３に形成された開口部１２の底面２０１Ａ、２０１Ｂ及び側壁２０２、並びに、開口部１２以外の層間絶縁膜１０３上にあるフィールド部２０３に、第一の金属Ｍ１を含むシード膜１３を形成する工程（図１）と、シード膜１３上にレジスト１４（マスク膜）を形成して、開口部１２をレジスト１４で埋め込む工程（図２）と、開口部１２の底面２０１Ａ、２０１Ｂ上に形成されたシード膜１０３にレジスト１４を残しつつレジスト１４の一部を除去して、開口部１２の側壁２０２の上部からフィールド部２０３にわたって形成されたシード膜１３を露出させる工程（図３）と、開口部１２の側壁２０２の上部、及び、フィールド部２０３に位置するシード膜１３上に、第一の金属Ｍ１よりも抵抗率が高い第二の金属Ｍ２を含むカバー膜１５を形成する工程（図４）と、カバー膜１５を形成した後、レジスト１４を除去して、シード膜１３を露出させる工程（図５）と、露出させたシード膜１３に、第一の金属Ｍ１を含むめっき膜１６を形成する工程（図６〜８）と、を含む。
【００１８】
以下、本実施の形態の半導体装置の製造方法について、具体的に説明する。なお、本明細書においては、説明の都合上、上下方向は、半導体基板１０に向かう方向を下とし、層間絶縁膜１０２、１０３の積層方向を上として記載する。半導体基板１０として、例えばシリコン基板を用い、ＭＯＳトランジスタ１０１等の半導体素子等を形成する。ついで、例えば化学気相成長法（Chemical Vapor Deposition:ＣＶＤ法）あるいは塗布法により層間絶縁膜１０２（第一の絶縁膜）と層間絶縁膜１０３（第二の絶縁膜）とをこの順で積層させる。層間絶縁膜１０２、１０３は、例えば、シリコン酸化膜等の低誘電率膜とすることができる。層間絶縁膜１０２、１０３は、それぞれ、単層であってもよいし、多層であってもよい。
【００１９】
ついで、フォトリソグラフィ技術及びＲＩＥ（反応性イオンエッチング）法を用いて、開口部１２を形成する。具体的には、層間絶縁膜１０３上にレジストパターンを形成し、レジストパターンをマスクとして、ＲＩＥにより層間絶縁膜１０２、１０３をエッチングし、層間絶縁膜１０２、１０３を貫通するように開口部１２を形成する。これにより、層間絶縁膜１０３には、配線溝１２Ａが形成され、層間絶縁膜１０２には、配線溝１２Ａに接続したビア部１２Ｂが形成される。ビア部１２Ｂは、ＭＯＳトランジスタ１０１に接続している。その後、アッシング等によりレジストパターンを除去する。
【００２０】
ここで、ビア部１２Ｂは、アスペクト比を３以下とすることが好ましい。また、ビア部１２Ｂは、テーパー状にすると好ましい。こうすることで、ビア部１２Ｂにおけるボイドの発生をより確実に抑えることができる。
【００２１】
その後、例えばスパッタ法あるいはＣＶＤ法により、開口部１２の底面２０１Ａ、２０１Ｂ、及び側壁２０２Ａ、２０２Ｂにバリアメタル膜１０４を成膜する。バリアメタル膜１０４は、例えば、半導体で使用されている金属材料を用いて形成させることができ、例えば、Ｔａ、ＴａＮ、Ｔｉ、Ｒｕ、Ｉｒ、Ｗ、これらを含む金属膜、並びにこれらの積層膜とすることができる。バリアメタル膜１０４の厚みは、例えば、１〜２０ｎｍとすることができる。
【００２２】
ついで、バリアメタル膜１０４上に、例えばスパッタ法やＣＶＤ法によりシード膜１３を成膜する。シード膜１３は、開口部１２の底面２０１Ａ、２０１Ｂ、側壁２０２Ａ、２０２Ｂ、フィールド部２０３上に形成される。シード膜１３に含まれる第１の金属Ｍ１は、例えば、Ｃｕ、Ａｌ、Ｓｎ、Ｚｎ、ＴｉとすることができるがＣｕを必須成分とすることが好ましく、Ｃｕを主成分とすることがより好ましい。シード膜１３は、Ｃｕと他の金属（Ａｌ、Ｓｎ、Ｚｎ、Ｔｉ等）との合金から形成させてもよい。シード膜１３の厚みは、１０〜１００ｎｍとすることができる。（図１）。
【００２３】
その後、レジスト１４を塗布して開口部１２を埋め込む（図２）。本実施の形態では、配線溝１２Ａ及びビア部１２Ｂのすべてをレジスト１４で埋め込む。開口部１２の粗密によって埋め込み高さが変わる場合や、フィールド部２０３と開口部１２との間に段差ができる場合には、レジスト１４を二回に分けて塗布したり、レジスト１４をエッチバックしてから再度埋め込んだりしてもよい。また、ここではレジスト１４を用いたが、均一な埋め込み高さを実現できる材料であれば他の材料も可能である。また、塗布以外の方法を採用して、開口部１２をレジスト１４で埋め込んでもよい。
【００２４】
ついで、酸素を含むガスを用いたプラズマを用いてレジスト１４を選択的にエッチバックし、フィールド部２０３と、層間絶縁膜１０３内の側壁２０２Ａに形成されたシード膜１３の一部を露出させ、かつ、配線溝１２Ａの内部にレジスト１４を残す。換言すれば、配線溝１２Ａの側壁２０２Ａの上部に形成されたシード膜１３を露出させ、かつ、配線溝１２Ａの内部にレジスト１４を残す（図３）。本実施の形態では、このとき、配線溝１２Ａの側壁２０２Ａの下部、及び、ビア部１２Ｂの側壁２０２Ｂにわたって形成されたシード膜１３は、露出させない。
具体的には、配線溝１２Ａの深さ全体の１０〜５０％の範囲にあるシード膜１３が露出されていればよい。
なお、ここでは、酸素を含むガスを用いたプラズマを使用しているが開口部１２に埋め込んだ材料に合わせて適宜変更可能であり、ガスやプラズマを使用しなくても良い。
【００２５】
ついで、シード膜１３が露出している箇所に、電界めっき等により第二の金属Ｍ２を堆積させて、カバー膜１５を選択的に成膜する（図４）。第二の金属Ｍ２は、第一の金属Ｍ１とは異なる金属であり、第一の金属Ｍ１よりも抵抗率が高いものであればよいが、第一の金属Ｍ１よりも酸化されやすいものが好ましく、１００〜４００℃の熱処理で、シード膜１３やめっき膜１６を拡散できるものが好ましい。例えば、Ｎｉ、Ｗ、Ｒｕ、Ｔｉ、Ｍｎ、Ａｌ、Ｓｎ等を用いることができるが、第一の金属Ｍ１がＣｕのときは、Ｎｉが好ましい。また、カバー膜１５は、シード膜１３よりも抵抗率が高く、かつ、酸化されやすいように、これらの金属を組み合わせた合金としてもよい。また、第二の金属Ｍ１に加え、なお、第二の金属Ｍ２は、電界めっきではなく無電解めっきやＣＶＤ等の手法で選択的に堆積させても良い。カバー膜１５の膜厚は、配線溝１２Ａの側壁２０２Ａの上部、及び、フィールド部２０３のいずれも、０．５〜１原子層以上あればよい。
【００２６】
ついで、レジスト１４を有機剥離やプラズマ処理等により除去して、配線溝１２Ａの側壁２０２Ａの下部及び底面２０１Ａ、並びに、ビア部１２Ｂの底面２０１Ｂ及び側壁２０２Ｂにそれぞれ形成されたシード膜１３を露出させる（図５）。レジスト１４のエッチバックは、幅依存性が少ないため、配線幅の依存なく選択的に除去することができる。除去後にシード膜１３の表面に変質層が形成された場合には、シード膜１３表面を洗浄液、例えば、シュウ酸や希釈されたフッ素酸、あるいは市販の洗浄液によって処理しても良い。また、無電解めっき等でシード膜１３表面に選択的に第一の金属Ｍ１を成長して、シード膜１３表面のダメージを回復しても良い。
【００２７】
その後、シード膜１３に電流を供給して、電界めっき法によりめっき膜１６を形成し、開口部１２を埋設する。めっき膜１６は、第一の金属Ｍ１としてＣｕを含むことが好ましく、Ｃｕを主成分とすることがより好ましい。また、めっき膜１６の形成に使用されるめっき液としては、例えば、硫酸銅水溶液に、成膜促進剤や成膜抑制剤を添加させることができる。成膜促進剤としては、例えば、スルホン酸ナトリウム塩を用いることができる。成膜抑制剤としては、例えば、ポリエチレングリコールやポリプロピレングリコールの共重合体を用いることができる。
【００２８】
カバー膜１５は、第一の金属Ｍ１に比べて抵抗率が高い第二の金属Ｍ２を含むため、カバー膜１５自体の抵抗率もシード膜１３より高くなっている。また、カバー膜１５とシード膜１３とでは、表面電位が異なり、カバー膜１５では、シード膜１３よりも電流密度が低くなっている。また、カバー膜１５は、シード膜１３よりも酸化されやすいため、カバー膜１５に形成された自然酸化膜の電位障壁により、めっき液中の第一の金属Ｍ１のイオンが電荷交換して第一の金属Ｍ１の原子となって堆積するのを妨げることができる。加えて、電荷交換した中性の第一の金属Ｍ１の原子は表面吸着しにくく、マイグレートしてシード膜１３が露出した箇所で析出する。さらに、オストワルド腐食により、原子状態の第一の金属Ｍ１はある一定以上の体積がないとめっき液に溶解してしまう。カバー膜１５上では、上記の理由でめっき成長が抑制されるため、めっき膜１６は殆ど成膜されない。このカバー膜１５の効果により、めっき膜１６は、配線溝１２Ａの底面２０１Ａ、及び、その近傍の側壁２０２Ａ、並びにビア部１２Ｂのみから成長する。そのため、めっき開始直後は、ビア部１２Ｂはが従来のめっき成長をし、同時に配線溝１２Ａの底面２０１Ａ及び側壁２０２Ａにも若干めっき成膜される（図６）。
【００２９】
ビア部１２Ｂが埋め込まれると、配線溝１２Ａの底面２０１Ａから配線溝１２Ａの上端に向かってめっき膜１６が成長する（図７）。
【００３０】
通常、配線溝１２Ａの埋め込み終了時においても、フィールド部２０３には、めっき膜１６がほとんど成膜されない（図８）が、第二の金属Ｍ２及びめっきの電流密度の上限を最適化することで、フィールド部２０３には、めっき膜１６が実質的に成膜されないようにすることができる。例えば、めっきの電流密度は、０．１〜１０Ａ／ｄｍ２程度とすることができる。フィールド部２０３からのめっき膜１６の成長を確実に抑制することで、配線溝１２Ａが埋設される前に、フィールド部２０３のめっき成長が開口部１２に到達するのを確実に防止することができる。なお、シード膜１３にかける電流値は、電流密度と半導体基板１０の面積と開口部１２の開口率との積とすればよい。
【００３１】
ついで、めっき膜１６等に第一の熱処理（アニール）を施し、シード膜１３及びめっき膜１６の結晶を成長させる。熱処理条件は、例えば、１００〜４００℃、５分〜１時間とすることができる。これにより、シード膜１３とめっき膜１６とは一体的な膜となるので、以後、これを配線膜１７ａという。また、この第一の熱処理で、カバー膜１５は、シード膜１３及びめっき膜１６中を拡散して、主にめっき膜１６表面に偏析する（図９）。図９では、カバー膜１５の形状が残存して、配線膜１７ａ中に金属膜１５ａとして検出できる例を示しているが、図９中、金属膜１５ａを示す領域に、第二の金属Ｍ２の高濃度領域が設けられていてもよい。また、熱処理後も、カバー膜１５が成膜されていた付近の第二の金属Ｍ２の濃度は相対的に高くなっている。また、図示する金属膜１５ａや、第二の金属Ｍ２の高濃度領域内でも、場所によっては第二の金属Ｍ２の濃度が異なるが、配線膜１７ａの他の領域に比較して一定以上、第二の金属Ｍ２の濃度が高い領域となっていればよい。なお、第二の金属Ｍ２の濃度が均一に拡散するまで、熱処理を加えることもできる。
【００３２】
その後、化学機械研磨（Chemical Mechanical Polishing、ＣＭＰ）によりフィールド部２０３上のシード膜１３及びカバー膜１５を除去する（図１０）。本実施の形態では、フィールド部２０３へのめっき膜１６の成膜が抑制されているため、かかるＣＭＰ工程を時短化することができる。また、研磨剤の使用量を削減して、製造コストを削減することができる。なお、カバー膜１５を配線溝１２Ａの上端近傍に留まるように第一の熱処理をすることで、かかるＣＭＰ工程により開口部１２の側壁上部に形成されたカバー膜１５を完全に除去することもできる。
【００３３】
ついで、さらに、第二の熱処理をすることで、銅などの第一の金属Ｍ１を主成分とする、デュアルダマシン構造の埋め込み配線１７が形成される。かかる埋め込み配線１７では、配線膜１７ａの表面、カバー膜１５が成膜されていた領域、及び、これらの近傍に、第二の金属Ｍ２の濃度が高い状態が作られる（図１１）。また、カバー膜１５は配線抵抗を上昇させることがあるが、図１１に示すように表面近傍に僅かに金属膜１５ａが残るように熱処理すれば、配線抵抗には影響しない。カバー膜１５を構成する金属材料の最適化や、第一、第二の熱処理の条件の最適化により、配線溝１２Ａの内部のカバー膜１５や第二の金属Ｍ２の高濃度領域は実質的に無くなり、埋め込み配線１７の表面のみに高濃度領域を作成することができる。
【００３４】
また、第一、第二の熱処理は、酸素や水分を含む雰囲気で行うこともできる。こうすることで、第一の金属Ｍ１の表面に酸化物を形成させることができるため、配線膜１７ａ中に第二の金属Ｍ２の拡散を促進させることができる。さらに、第一の金属Ｍ１がＣｕであり、第二の金属Ｍ２がＴｉの場合は、アンモニアや窒素を含む雰囲気で行ってもよい。これにより、第二の金属Ｍ２の拡散を促進させるだけでなく、Ｃｕ表面にＴｉＮを偏析させることができるため、信頼性を向上させることができる。熱処理中に配線膜１７ａの表面にこれらの雰囲気のプラズマを照射しても良い。
【００３５】
その後、任意の工程を経て、半導体装置を完成させる。図２１に示すように層間絶縁膜１０３上にさらに多層絶縁膜を成膜し、上記説明した方法を繰り返して、シングルダマシン構造の金属配線やデュアルダマシン構造の金属配線を形成させてもよい。
【００３６】
こうして得られた半導体装置は、図１１で示すように、層間絶縁膜１０２、１０３に形成された開口部１２と、例えばＣｕなどの第一の金属Ｍ１を主成分とし、開口部１２を埋め込む配線膜１７ａとを備える埋め込み配線１７を有している。配線膜１７ａは、第一の金属Ｍ１よりも抵抗率の高い第二の金属Ｍ２をさらに含み、開口部１２の上部における配線膜１７ａ中の第二の金属Ｍ２の濃度が、開口部１２の下部における配線膜１７ａ中の第二の金属Ｍ２の濃度よりも高い。具体的には、開口部１２の深さ中心よりも開口側の配線膜１７ａでは、底面側の配線膜１７ａに比較して、第二の金属Ｍ２の濃度が高い。また、第二の金属Ｍ２の濃度は、面方向で一定であってもよいし、不均一であってもよいが、不均一である場合は、上面視において、開口部１２の周縁及び中心から所定範囲にある配線膜１７ａでは、開口部１２の周縁又は中心の配線膜１７ａに比較して、第二の金属Ｍ２の濃度が高くなっている。
【００３７】
図１１に示す例では、埋め込み配線１７は、ＭＯＳトランジスタ１０１に接続している。また、開口部１２の上部の配線膜１７ａ中に、第二の金属Ｍ２を含む金属膜１５ａが形成されているが、金属膜１５ａの示す部分が、開口部１２の下部における配線膜１７ａ中の第二の金属Ｍ２の濃度に比較して第二の金属Ｍ２を高濃度に含む領域であってもよい。
【００３８】
また、前述のとおり、層間絶縁膜１０２と、層間絶縁膜１０３とがこの順で積層された多層絶縁膜を構成しており、開口部１２が、層間絶縁膜１０２及び層間絶縁膜１０３を貫通して形成されている。層間絶縁膜１０３における開口部１２内の第二の金属Ｍ２の濃度は、層間絶縁膜１０２における開口部１２内の第二の金属Ｍ２の濃度よりも高くなっている。
【００３９】
また、埋め込み配線１７は、開口部１２として、配線溝１２Ａ、及び、配線溝１２Ａと接続しているビア部１２Ｂを備えており、配線膜１７ａにより配線溝１２Ａ及びビア部１２Ｂが埋め込まれたデュアルダマシン構造を有している。配線溝１２Ａ内の第二の金属Ｍ２の濃度は、ビア部１２Ｂ内の第二の金属Ｍ２の濃度よりも高くなっている。
【００４０】
以上のような半導体装置によれば、ボイドなく開口部１２が埋め込まれているため、配線信頼性の高い半導体装置とすることができる。
【００４１】
つづいて、本実施の形態の効果について説明する。本実施の形態の技術によれば、シード膜１３を形成した後、めっき膜１６の形成前にレジスト１４で開口部１２を埋め込み、レジスト１４を選択的に除去することにより、開口部１２の側壁からフィールド部にわたってカバー膜を形成する。これにより、開口部１２の側壁２０２の上部及びフィールド部２０３におけるめっき成長を抑制して、フィールド部２０３からのめっき成長が開口部１２に到達する前に、開口部１２の内部のめっき成長を開口部１２の上端に到達させることができる。したがって、ボイドの発生なく開口部１２を埋設して、微細な埋め込み配線１７を形成することが可能になる。
【００４２】
ここで、関連する技術について説明する。
近年の半導体装置においては配線での信号伝搬の遅延が素子動作を律速している。配線での遅延定数は配線抵抗と配線間容量との積で表されるので、配線材料に比抵抗値の小さいＣｕを用いることにより、配線抵抗を下げて素子動作を高速化させることが行われている。
【００４３】
多層配線は、ダマシン（ｄａｍａｓｃｅｎｅ）法で形成されることが一般的である。ダマシン法は、層間絶縁膜等の絶縁膜を加工して開口部を形成し、バリアメタル、シード膜を順に堆積させた後、シード膜を電解めっきのカソード電極とした配線金属の堆積により開口部を埋め込み、開口部を除く部分に堆積したバリアメタル及び配線金属のＣＭＰによる除去し、バリア絶縁膜を堆積させる技術である。
【００４４】
配線中にボイドと呼ばれる穴が存在すると、抵抗、信頼性、歩留等の電気特性が低下するため、開口部は、ボイドの無く、埋め込まれることが重要である。そこで、めっき液、例えばＣｕめっきには、硫酸銅の他に成膜促進剤と成膜抑制剤とが添加されて、開口部の底面での成膜速度が開口部の側壁よりも速くなるようにすることが行われる。これはボトムアップ埋設、あるいは、スーパーコンフォーマル埋設と呼ばれている。
【００４５】
ボトムアップ成膜のメカニズムに関しては現在も詳細は不明であるが、一般に以下のように言われている。めっき液中にシードを浸漬すると、シードはめっき液中の成膜抑制剤及び成膜促進剤のそれぞれの濃度に応じた割合で、開口部の内部も外部も均一に覆われる。これにより、めっき成膜初期にはコンフォーマル成長して、開口部の内部も外部も全て同じ成膜速度で成膜される。しかしながら、吸着した成膜促進剤は脱離しないため、めっき成長が進むと開口部の底面での成膜促進剤の濃度が高くなり、底面の成膜速度が速くなる。こうしたボトムアップ成膜では、開口部の底面でのめっき成膜が、開口部の上端や側壁に比べて十分に速ければ、配線金属の堆積が閉塞する前に底面からの成長面が間口に到着して、ボイド無く埋め込むことができる。
【００４６】
しかしながら、配線の微細化が進み開口部の開口寸法が小さくなると、従来のめっき液ではボトムアップ成長しなくなる。これは、寸法が小さいために成膜促進剤が底面で十分に高濃度化する前に、開口部の上端が閉塞してしまうためである。
【００４７】
非特許文献１では、この対策としてめっき液中のＣｕ、硫酸の高濃度化、成膜抑制剤、及び、ポリビニルピロリドン（polyvinylpyrollidone、ＰＶＰ）の高分子化の手法が開示されている。非特許文献１には、硫酸の高濃度化により成膜促進剤が活性化され、Ｃｕの高濃度化により析出確率が高くなり、ボトムアップ性が改善されることが説明されている。また、ＰＶＰを高分子化することでめっき液中での拡散速度が低下して、めっき成膜初期の開口部内への吸着量が少なくなり、開口部内の成膜促進剤の割合が高くなり、より微細な寸法でもボトムアップ可能となることも説明されている。
【００４８】
しかしながら、本発明者の検討によれば、Ｃｕや硫酸の高濃度化は硫酸銅析出によるパーティクルの発生やそれに伴う装置故障のリスクを増大させる。また、成膜抑制剤やＰＶＰは使用中に分解するため、長期間使用すると効果が得られなくなる。これを防止するためには、頻繁にめっき液を交換すればよいが、コスト増加を招き、工業生産に適さない。さらに、非特許文献１の技術は、開口部内の成膜促進剤の効果を高めただけであり、ボトムアップのメカニズムは同じであるから、より微細な寸法ではボトムアップ成長しなくなってしまう。
【００４９】
また、特許文献１に示す手法のように、開口部９２ａの側壁９２ｃにのみ、めっき抑制膜９５を形成すると、図２０（ａ）に示すように、開口部９２ａの底面９２ｂ及び開口部９２ａの外のフィールド部９２ｄからめっきは成長する。前述のように、シード膜９３が開口部９２ａの底面９２ｂも側壁９２ｃも覆っている場合は、めっき膜９６の成長が進むにつれて、めっき膜９６上の開口部９２ａの底面の面積が減少して、めっき促進剤が濃縮され、底面の成膜は、側壁９２ｃやフィールド部９２ｄに比べて速くなっていく。しかし、側壁９２ｃの全体をめっき抑制膜９５で覆うと、めっきの成膜速度はフィールド部９２ｄと同じ速さを保つことから、フィールド部９２ｄのめっき膜９６の成膜は等方的に進み、開口部９２ａの上端に迫り出す。このため、開口部９２ａのアスペクト比が０．５程度以上のパターンでは、ボトムアップ成長が開口部９２ａの上端に達する前に図２０（ｂ）に示すようにフィールド部９２ｄからの成膜によって開口部９２ａが閉塞してしまう。一方、開口部９２ａのアスペクト比が０．５程度以下であると、ドライエッチチングの異方性が失われてくるために、数ｎｍの厚さのめっき抑制膜９５の側壁だけを残して除去するのは困難であり、めっき抑制膜９５を開口部９２ａの側壁９２ｃのみに選択的に形成させることができない。
【００５０】
一方、本実施の形態では、レジスト１４を塗布後にエッチバック等によって開口部１２の底面２０１Ａ、２０１Ｂのみを覆うように除去し、それをマスクとしてめっきを抑制するカバー膜１５を選択的に成長することで、開口部１２の底面２０１Ａ、２０１Ｂ近傍のみでシード膜１３を露出させている。これにより、配線幅に依らずに、開口部１２の底面２０１Ａ、２０１Ｂ近傍を除いた側壁２０２Ａ、及び、フィールド部２０３にカバー膜１５を成膜することができる。開口部１２の側壁２０２の上部に堆積したカバー膜１５は、シード膜１３中の第一の金属Ｍ１よりも抵抗率の高い第二の金属Ｍ２を含むため、シード膜１３と表面電位が異なっている。また、カバー膜１５は、シード膜１３よりも酸化されやすいため、表面が自然酸化されることで、還元反応が進行しにくいように構成されている。また、還元反応が進行する場合においても、シード膜１３に比べて抵抗が高くなるように構成されているため、カバー膜１５の電流密度を低くすることができる。このため、めっき膜１６は、開口部１２の側壁２０２の上部やフィールド部２０３には殆ど成膜されず開口部１２の底面２０１Ａ、２０１Ｂから優先的に成膜させることができる。これにより、開口部１２が高アスペクト比になってもボトムアップ成膜が可能となり、配線幅のアスペクト比によらずに開口部１２の底面２０１Ａ、２０１Ｂ近傍からのみ、めっき膜を成長することが可能となる。このように、本実施の形態では、開口部１２の側壁２０２Ａや、フィールド部２０３からの成膜がないため、開口部１２の埋設が完了する前に開口部１２の上端が閉塞されることがない。したがって、ボイドの発生を低減させることができる。
【００５１】
（第２の実施形態）
図１２〜１９は、本実施の形態の半導体装置の製造方法を説明する図である。図１２〜１９中、（ａ）が断面図であり、（ｂ）が（ａ）のＡ−Ａ'断面図である。本実施の形態では、第１の実施形態と異なる点のみ説明する。
【００５２】
第１の実施形態で説明したように、半導体基板１０上の層間絶縁膜１０２、１０３に形成された開口部１２にバリアメタル膜１０４を成膜させた後、開口部１２の底面２０１Ａ、２０１Ｂ及び側壁２０２、並びに、開口部１２以外の層間絶縁膜１０３の表面であるフィールド部２０３に、第一の金属Ｍ１を含むシード膜１３を形成する。このとき、本実施の形態では、第１の実施形態とは異なり、ビア部１２Ｂをシード膜３０１で埋設する（図１２）。
【００５３】
その後、第１の実施形態と同様に、シード膜３０１上にレジスト１４を形成して、配線溝１２Ａをレジスト１４で埋め込んだ後（図１３）、レジスト１４の一部を除去して、配線溝１２Ａの側壁２０２Ａの上部、及び、フィールド部２０３にわたって形成されたシード膜３０１を露出させ（図１４）、シード膜３０１が露出した配線溝１２Ａの側壁２０２Ａの上部からフィールド部２０３にわたって、カバー膜１５を形成する（図１５）。ついで、レジスト１４を除去して、シード膜１３を露出させ（図１６）、露出させたシード膜１３にめっき膜１６を形成し（図１７、１８）、開口部１２を埋め込む（図１９）。その後は、第１の実施の形態における説明、及び、図９〜１１と同じである。
【００５４】
本実施の形態の方法では、シード膜３０１にてビア部１２Ｂがほぼ埋設されているため、第１の実施形態に比べて、ビア部１２Ｂにボイドが発生するリスクをより確実に低減させることができる。
【００５５】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。たとえば、実施の形態では、半導体基板にトランジスタが形成された構造を下地とする例を示したが、半導体基板に置き換えてトランジスタ上に形成された配線層を下地とすることもできる。
【符号の説明】
【００５６】
１０      半導体基板
１２      開口部
１２Ａ    配線溝
１２Ｂ    ビア部
１３      シード膜
１４      レジスト
１５      カバー膜
１５ａ    金属膜
１６      めっき膜
１７ａ    配線膜
１７      埋め込み配線
１７Ｂ    ビア部
１０１    ＭＯＳトランジスタ
１０２    層間絶縁膜
１０３    層間絶縁膜
１０４    バリアメタル膜
２０１Ａ  底面
２０１Ｂ  底面
２０２    側壁
２０２Ａ  側壁
２０２Ｂ  側壁
２０３    フィールド部
３０１    シード膜
９０      ウェハ
９０２    層間絶縁膜
９２      開口部
９２ａ    開口部
９２ｂ    底面
９２ｃ    側壁
９２ｄ    フィールド部
９３      シード膜
９５      めっき抑制膜
９６      めっき膜
【図１】
0005667485.tif 000002
【図２】
0005667485.tif 000003
【図３】
0005667485.tif 000004
【図４】
0005667485.tif 000005
【図５】
0005667485.tif 000006
【図６】
0005667485.tif 000007
【図７】
0005667485.tif 000008
【図８】
0005667485.tif 000009
【図９】
0005667485.tif 000010
【図１０】
0005667485.tif 000011
【図１１】
0005667485.tif 000012
【図１２】
0005667485.tif 000013
【図１３】
0005667485.tif 000014
【図１４】
0005667485.tif 000015
【図１５】
0005667485.tif 000016
【図１６】
0005667485.tif 000017
【図１７】
0005667485.tif 000018
【図１８】
0005667485.tif 000019
【図１９】
0005667485.tif 000020
【図２０】
0005667485.tif 000021
【図２１】
0005667485.tif 000022