(57)【特許請求の範囲】
【請求項１】
そのオン／オフに応じて入力電圧から負荷への出力電圧を生成するスイッチ素子と、
前記出力電圧から前記負荷での降下電圧が差し引かれた帰還電圧と所定の参照電圧とを一致させるように前記スイッチ素子のオン／オフ制御を行うスイッチ制御部と、
駆動電流制御信号に応じて前記負荷に流れる駆動電流のオン／オフ制御を行う可変電流源と、
を有し、
前記スイッチ制御部は、前記駆動電流のオンタイミングに同期して前記スイッチ素子のオン／オフ制御を開始し、前記駆動電流のオフタイミングで前記スイッチ素子がオン状態であった場合には、その後も前記スイッチ素子をオン状態に維持し、前記スイッチ素子のオン期間が所定期間に達した時点で前記スイッチ素子をオフ状態とすることを特徴とする負荷駆動装置。
【請求項２】
前記スイッチ制御部は、
前記帰還電圧と所定の参照電圧との差分に応じた誤差信号を生成するエラーアンプと；
前記駆動電流のオン期間に前記誤差信号をサンプリングし、前記駆動電流のオフ期間にオフ直前のサンプリング値をホールドするサンプル／ホールド部と；
所定の駆動周期でスロープ信号、セット信号、及び、デューティロック信号を生成するオシレータと；
前記サンプル／ホールド部の出力信号と前記スロープ信号とを比較してリセット信号を生成する第１コンパレータと；
前記セット信号、前記リセット信号、及び、前記デューティロック信号に応じたスイッチ信号を生成して前記スイッチ素子に供給するＲＳフリップフロップと；
を含むことを特徴とする請求項１に記載の負荷駆動装置。
【請求項３】
前記ＲＳフリップフロップは、前記セット信号のパルスエッジに応じて前記スイッチ信号をオン論理レベルとし、前記リセット信号及び前記デューティロック信号の各パルスエッジに応じて前記スイッチ信号をオフ論理レベルとすることを特徴とする請求項２に記載の負荷駆動装置。
【請求項４】
前記オシレータは、前記駆動電流のオンタイミングに同期して前記スロープ信号、前記セット信号、及び、前記デューティロック信号の生成を開始することを特徴とする請求項３に記載の負荷駆動装置。
【請求項５】
前記オシレータは、前記駆動電流のオフタイミングに同期して前記セット信号のパルス生成を停止する一方、前記デューティロック信号については次周期のパルス生成を行ってからそのパルス生成を停止することを特徴とする請求項４に記載の負荷駆動装置。
【請求項６】
前記スイッチ制御部は、さらに、
前記帰還電圧が所定の閾値電圧を下回っているか否かを示す比較信号を生成する第２コンパレータと；
前記駆動電流制御信号と前記比較信号に応じて前記サンプル／ホールド部の動作制御を行うサンプル／ホールド制御部と；
を含むことを特徴とする請求項５に記載の負荷駆動装置。
【請求項７】
前記サンプル／ホールド制御部は、前記駆動電流のオンが指示された後に前記帰還電圧が前記閾値電圧を下回った時点で前記サンプル／ホールド部のホールド状態を解除することを特徴とする請求項６に記載の負荷駆動装置。
【請求項８】
前記サンプル／ホールド制御部は、
現周期で前記駆動電流のオフが指示されたときに前記帰還電圧が前記閾値電圧を下回っていなかった場合、次周期では前記駆動電流のオンが指示された時点で前記サンプル／ホールド部のホールド状態を解除し、
現周期で前記駆動電流のオフが指示されたときに前記帰還電圧が前記閾値電圧を下回っていた場合、次周期では前記駆動電流のオンが指示された後に前記帰還電圧が前記閾値電圧を下回った時点で前記サンプル／ホールド部のホールド状態を解除することを特徴とする請求項７に記載の負荷駆動装置。
【請求項９】
負荷と、
前記負荷の駆動制御を行う請求項１〜請求項８のいずれかに記載の負荷駆動装置と、
を有することを特徴とする電子機器。
【請求項１０】
前記負荷は、発光ダイオードであることを特徴とする請求項９に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷（例えば発光ダイオード）の駆動制御を行う負荷駆動装置、及び、これを用いた電子機器に関するものである。
【背景技術】
【０００２】
図１２は、発光ダイオード駆動装置の第１従来例を示す回路ブロック図である。第１従来例の発光ダイオード駆動装置は、発光ダイオード列ＬＥＤのカソードから引き出される帰還電圧Ｖｆｂに基づいてスイッチングレギュレータ（＝入力電圧Ｖｉから発光ダイオード列のアノードに印加される出力電圧Ｖｏを生成するための電源回路）の出力帰還制御を行うと共に、発光ダイオード列ＬＥＤに流れる駆動電流ＩＬＥＤをＰＷＭ［Pulse Width Modulation］制御して発光ダイオード列ＬＥＤの調光を行う構成とされていた。
【０００３】
なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１８２８８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
第１従来例の発光ダイオード駆動装置において、調光信号ＰＷＭのオン期間Ｔｏｎがスイッチ信号ＳＷの駆動周期Ｔｓｗよりも長ければ、スイッチ信号ＳＷのオン期間を十分に確保することができるので、インダクタ電流ＩＬが不足することはなく、出力電圧Ｖｏを目標値に維持することが可能である（図１３を参照）。
【０００６】
しかしながら、調光信号ＰＷＭのオン期間Ｔｏｎがスイッチ信号ＳＷの駆動周期Ｔｓｗよりも短い場合には、スイッチ信号ＳＷのオン期間を十分に確保することができず、インダクタ電流ＩＬが不足して出力電圧Ｖｏが目標値から低下してしまい、発光ダイオード列ＬＥＤに駆動電流ＩＬＥＤを流せなくなる、という課題があった（図１４を参照）。
【０００７】
図１５は、発光ダイオード駆動装置の第２従来例を示す回路ブロック図である。第２従来例の発光ダイオード駆動装置は、出力電圧Ｖｏを分圧して得られる帰還電圧Ｖｆｂに基づいてスイッチングレギュレータの出力帰還制御を行うと共に、発光ダイオード列ＬＥＤに流れる駆動電流ＩＬＥＤをＰＷＭ制御して発光ダイオード列ＬＥＤの調光を行う構成とされていた。このように、スイッチングレギュレータの出力帰還制御を発光ダイオード列ＬＥＤの調光制御と完全に独立した構成であれば、調光信号ＰＷＭのオン期間Ｔｏｎに依らず、出力電圧Ｖｏを目標値に維持することが可能である。しかしながら、第２従来例の発光ダイオード駆動装置では、第１従来例と異なり、発光ダイオード列ＬＥＤの順方向降下電圧ＶＦがバラつくことを考慮に入れて出力電圧Ｖｏの目標値が高めに設定されているので電力変換効率が悪い、という課題があった。
【０００８】
なお、上記では、発光ダイオード駆動装置を例に挙げて従来技術の課題を説明したが、その他の負荷駆動装置（パルス駆動される負荷に電力供給を行う電源回路など）でも、上記と同様の課題があった。
【０００９】
本発明は、本願の発明者らにより見出された上記の問題点に鑑み、効率良く安定して負荷の駆動制御を行うことが可能な負荷駆動装置、及び、これを用いた電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明に係る負荷駆動装置は、そのオン／オフに応じて入力電圧から負荷への出力電圧を生成するスイッチ素子と、前記出力電圧から前記負荷での降下電圧が差し引かれた帰還電圧と所定の参照電圧とを一致させるように前記スイッチ素子のオン／オフ制御を行うスイッチ制御部と、駆動電流制御信号に応じて前記負荷に流れる駆動電流のオン／オフ制御を行う可変電流源と、を有し、前記スイッチ制御部は、前記駆動電流のオフタイミングで前記スイッチ素子がオン状態であった場合には、その後も前記スイッチ素子をオン状態に維持し、前記スイッチ素子のオン期間が所定期間に達した時点で前記スイッチ素子をオフ状態とする構成（第１の構成）とされている。
【００１１】
なお、上記第１の構成から成る負荷駆動装置にて、前記スイッチ制御部は、前記駆動電流のオンタイミングに同期して前記スイッチ素子のオン／オフ制御を開始する構成（第２の構成）にするとよい。
【００１２】
また、上記第２の構成から成る負荷駆動装置にて、前記スイッチ制御部は、前記帰還電圧と所定の参照電圧との差分に応じた誤差信号を生成するエラーアンプと；前記駆動電流のオン期間に前記誤差信号をサンプリングし、前記駆動電流のオフ期間にオフ直前のサンプリング値をホールドするサンプル／ホールド部と；所定の駆動周期でスロープ信号、セット信号、及び、デューティロック信号を生成するオシレータと；前記サンプル／ホールド部の出力信号と前記スロープ信号とを比較してリセット信号を生成する第１コンパレータと；前記セット信号、前記リセット信号、及び、前記デューティロック信号に応じたスイッチ信号を生成して前記スイッチ素子に供給するＲＳフリップフロップと；を含む構成（第３の構成）にするとよい。
【００１３】
また、上記第３の構成から成る負荷駆動装置において、前記ＲＳフリップフロップは、前記セット信号のパルスエッジに応じて前記スイッチ信号をオン論理レベルとし、前記リセット信号及び前記デューティロック信号の各パルスエッジに応じて前記スイッチ信号をオフ論理レベルとする構成（第４の構成）にするとよい。
【００１４】
また、上記第４の構成から成る負荷駆動装置において、前記オシレータは、前記駆動電流のオンタイミングに同期して前記スロープ信号、前記セット信号、及び、前記デューティロック信号の生成を開始する構成（第５の構成）にするとよい。
【００１５】
また、上記第５の構成から成る負荷駆動装置において、前記オシレータは、前記駆動電流のオフタイミングに同期して前記セット信号のパルス生成を停止する一方、前記デューティロック信号については次周期のパルス生成を行ってからそのパルス生成を停止する構成（第６の構成）にするとよい。
【００１６】
また、上記第６の構成から成る負荷駆動装置にて、前記スイッチ制御部は、さらに、前記帰還電圧が所定の閾値電圧を下回っているか否かを示す比較信号を生成する第２コンパレータと；前記駆動電流制御信号と前記比較信号に応じて前記サンプル／ホールド部の動作制御を行うサンプル／ホールド制御部と；を含む構成（第７の構成）にするとよい。
【００１７】
また、上記第７の構成から成る負荷駆動装置において、前記サンプル／ホールド制御部は、前記駆動電流のオンが指示された後に前記帰還電圧が前記閾値電圧を下回った時点で前記サンプル／ホールド部のホールド状態を解除する構成（第８の構成）にするとよい。
【００１８】
また、上記第８の構成から成る負荷駆動装置にて、前記サンプル／ホールド制御部は、現周期で前記駆動電流のオフが指示されたときに前記帰還電圧が前記閾値電圧を下回っていなかった場合、次周期では前記駆動電流のオンが指示された時点で前記サンプル／ホールド部のホールド状態を解除し、現周期で前記駆動電流のオフが指示されたときに前記帰還電圧が前記閾値電圧を下回っていた場合、次周期では前記駆動電流のオンが指示された後に前記帰還電圧が前記閾値電圧を下回った時点で前記サンプル／ホールド部のホールド状態を解除する構成（第９の構成）にするとよい。
【００１９】
また、本発明に係る電子機器は、負荷と、前記負荷の駆動制御を行う上記第１〜第９いずれかの構成から成る負荷駆動装置と、を有する構成（第１０の構成）とされている。
【００２０】
なお、上記第１０の構成から成る電子機器において、前記負荷は発光ダイオードである構成（第１１の構成）にするとよい。
【発明の効果】
【００２１】
本発明によれば、効率良く安定して負荷の駆動制御を行うことが可能な負荷駆動装置、及び、これを用いた電子機器を提供することが可能となる。
【図面の簡単な説明】
【００２２】
【図１】本発明に係る電子機器の第１実施形態を示す回路ブロック図
【図２】発光ダイオード駆動装置１の第１動作例を示すタイムチャート
【図３】発光ダイオード駆動装置１の第２動作例を示すタイムチャート
【図４】不要リセットパルスの発生メカニズムを説明するためのタイムチャート
【図５】本発明に係る電子機器の第２実施形態を示すブロック図
【図６】サンプル／ホールド制御部２９の第１構成例を示すブロック図
【図７】不要リセットパルスの発生抑制効果を説明するためのタイムチャート
【図８】昇圧レベルが調整不能となるメカニズムを説明するためのタイムチャート
【図９】サンプル／ホールド制御部２９の第２構成例を示すブロック図
【図１０】第１のホールド解除タイミングを示すタイムチャート
【図１１】第２のホールド解除タイミングを示すタイムチャート
【図１２】発光ダイオード駆動装置の第１従来例を示す回路ブロック図
【図１３】昇圧動作が十分な状態を示すタイムチャート
【図１４】昇圧動作が不十分な状態を示すタイムチャート
【図１５】発光ダイオード駆動装置の第２従来例を示す回路ブロック図
【発明を実施するための形態】
【００２３】
＜第１実施形態＞
図１は、本発明に係る電子機器の第１実施形態を示す回路ブロック図である。本実施形態の電子機器は、発光ダイオード列ＬＥＤと、発光ダイオード駆動装置１と、を有する。
【００２４】
発光ダイオード列ＬＥＤは、ｎ個の発光ダイオード（各々の順方向降下電圧：ＶＦ）を直列に接続して成る。発光ダイオード列ＬＥＤは、例えば、電子機器の液晶表示パネルを背面照射するバックライトとして用いられる。
【００２５】
発光ダイオード駆動装置１は、発光ダイオード列ＬＥＤの駆動制御（電力供給及び調光制御）を行う半導体集積回路装置（いわゆるＬＥＤドライバＩＣ）であり、スイッチ素子１０と、スイッチ制御部２０と、可変電流源３０と、を有する。また、発光ダイオード駆動装置１は、外部との電気的な接続を確立するために外部端子Ｔ１〜Ｔ４を有している。なお、発光ダイオード駆動装置１には、上記した回路ブロックのほか、例えば、保護回路ブロック（減電圧保護回路、過電圧保護回路、過電流保護回路、温度保護回路、ショート保護回路など）を組み込んでも構わない。
【００２６】
発光ダイオード駆動装置１の外部には、発光ダイオード列ＬＥＤのほかに、昇圧出力段を形成するディスクリート素子として、インダクタＬ１、ダイオードＤ１、及び、キャパシタＣ１が接続されている。インダクタＬ１の第１端は、入力電圧Ｖｉの印加端に接続されている。インダクタＬ１の第２端とダイオードＤ１のアノードは、いずれも外部端子Ｔ１に接続されている。ダイオードＤ１のカソードは、発光ダイオード列ＬＥＤのアノードとキャパシタＣ１の第１端に接続されている。キャパシタＣ１の第２端は、接地端に接続されている。帰還電圧Ｖｆｂが引き出される発光ダイオード列ＬＥＤのカソードは、外部端子Ｔ２に接続されている。外部端子Ｔ３は、イネーブル信号ＥＮの印加端に接続されている。外部端子Ｔ４は、調光信号ＰＷＭの印加端に接続されている。
【００２７】
スイッチ素子１０は、そのオン／オフに応じてエネルギ貯蔵素子（インダクタＬ１及びキャパシタＣ１）を駆動することにより、入力電圧Ｖｉから発光ダイオード列ＬＥＤへの出力電圧Ｖｏを生成する出力パワートランジスタ（図１ではＮチャネル型ＭＯＳ［Metal Oxide Semiconductor］電界効果トランジスタ）である。
【００２８】
スイッチ制御部２０は、出力電圧Ｖｏから発光ダイオード列ＬＥＤ全体の順方向降下電圧（ｎ×ＶＦ）が差し引かれた帰還電圧Ｖｆｂと所定の参照電圧Ｖｒｅｆとを一致させるようにスイッチ素子１０のオン／オフ制御を行う回路ブロックであって、エラーアンプ２１と、オシレータ２２と、コンパレータ２３と、ＲＳフリップフロップ２４と、サンプル／ホールド部２５と、ＡＮＤゲート２６及び２７と、を含む。
【００２９】
エラーアンプ２１は、反転入力端（−）に印加される帰還電圧Ｖｆｂと、非反転入力端（＋）に印加される所定の参照電圧Ｖｒｅｆ（例えば０．５Ｖ）との差分に応じた誤差信号Ｓ１を生成する。誤差信号Ｓ１の電圧レベルは、帰還電圧Ｖｆｂが参照電圧Ｖｒｅｆよりも低いほど高くなり、帰還電圧Ｖｆｂが参照電圧Ｖｒｅｆに近付くにつれて低くなる。
【００３０】
オシレータ２２は、所定の駆動周期Ｔｓｗでスロープ信号Ｓ２、セット信号Ｓ５、及びデューティロック信号Ｓ４（最大デューティ制限信号）を生成する。スロープ信号Ｓ２は三角波（鋸波）であり、セット信号Ｓ５及びデューティロック信号Ｓ４は矩形波である。なお、オシレータ２２は、駆動電流ＩＬＥＤのオンタイミング（論理積信号Ｓ０の立上がりエッジ）に同期して、スロープ信号Ｓ２、セット信号Ｓ５、及び、デューティロック信号Ｓ４の生成を開始する。また、オシレータ２２は、駆動電流ＩＬＥＤのオフタイミング（論理積演算信号Ｓ０の立下りエッジ）に同期してスロープ信号Ｓ２とセット信号Ｓ５のパルス生成を停止する一方、デューティロック信号Ｓ４については次周期のパルス生成を行ってからそのパルス生成を停止する。なお、オシレータ２２の動作については、後ほど詳細に説明する。
【００３１】
コンパレータ２３では、反転入力端（−）に印加されるサンプル／ホールド信号Ｓ１’（誤差信号Ｓ１に相当）と、非反転入力端（＋）に印加されるスロープ信号Ｓ２とを比較してリセット信号Ｓ３を生成する。リセット信号Ｓ３の論理レベルは、サンプル／ホールド信号Ｓ１’の電圧値がスロープ信号Ｓ２の電圧値よりも高いときにローレベルとなり、逆に、サンプル／ホールド信号Ｓ１’の電圧値がスロープ信号Ｓ２の電圧値よりも低いときにハイレベルとなる（図２を参照）。
【００３２】
ＲＳフリップフロップ２４は、論理積信号Ｓ５’（セット信号Ｓ５に相当）、リセット信号Ｓ３、及び、デューティロック信号Ｓ４に応じたスイッチ信号ＳＷを生成してスイッチ素子１０に供給する。より具体的に述べると、ＲＳフリップフロップ２４は、論理積信号Ｓ５’の立上がりエッジに応じてスイッチ信号ＳＷをハイレベルにセットし、リセット信号Ｓ３及びデューティロック信号Ｓ４の各立上がりエッジのうち、先に入力されたものに応じてスイッチ信号ＳＷをローレベルにリセットする（図２を参照）。
【００３３】
サンプル／ホールド部２５は、駆動電流ＩＬＥＤのオン期間（調光信号ＰＷＭのハイレベル期間）に誤差信号Ｓ１をサンプリングし、駆動電流ＩＬＥＤのオフ期間（調光信号ＰＷＭのローレベル期間）にオフ直前のサンプリング値をホールドして、サンプル／ホールド信号Ｓ１’を生成する。このような構成とすることにより、調光信号ＰＷＭがローレベルからハイレベルに立ち上げられる際には、駆動電流ＩＬＥＤをオフする直前のサンプリング値に基づいて出力電圧Ｖｏの昇圧動作を再開することができるので、ＰＷＭ調光を行いつつ、出力電圧Ｖｏを目標値に維持することが可能となる。
【００３４】
ＡＮＤゲート２６は、イネーブル信号ＥＮ（オシレータ２２の駆動可否制御信号）と調光信号ＰＷＭとの論理積演算を行って論理積信号Ｓ０を生成する。従って、論理積信号Ｓ０は、調光信号ＰＷＭがハイレベルであるときには、イネーブル信号ＥＮと同一の論理レベルとなり、逆に、調光信号ＰＷＭがローレベルであるときには、イネーブル信号ＥＮの論理レベルに依ることなくローレベルとなる。
【００３５】
ＡＮＤゲート２７は、セット信号Ｓ５と調光信号ＰＷＭとの論理積演算を行って論理積信号Ｓ５’を生成する。従って、論理積信号Ｓ５’は、調光信号ＰＷＭがハイレベルであるときには、セット信号Ｓ５と同一の論理レベルとなり、逆に、調光信号ＰＷＭがローレベルであるときには、セット信号Ｓ５の論理レベルに依ることなくローレベルとなる。
【００３６】
可変電流源３０は、外部端子Ｔ２と接地端との間に接続されており、パルス幅変調された調光信号ＰＷＭ（駆動電流制御信号）に応じて、発光ダイオード列ＬＥＤに流れる駆動電流ＩＬＥＤのオン／オフ制御を行う。なお、本実施形態では、調光信号ＰＷＭのハイレベル期間が駆動電流ＩＬＥＤのオン期間とされ、調光信号ＰＷＭのローレベル期間が駆動電流ＩＬＥＤのオフ期間とされている。このようなＰＷＭ制御により、駆動電流ＩＬＥＤの見かけ上の電流値（平均値）を可変制御して、発光ダイオード列ＬＥＤの発光輝度を任意に調整することが可能となる。
【００３７】
＜ＰＷＭ非調光時の昇圧動作＞
図２は、発光ダイオード駆動装置１の第１動作例を示すタイムチャートであり、上から順に、イネーブル信号ＥＮ、調光信号ＰＷＭ、論理積信号Ｓ０、サンプル／ホールド信号Ｓ１’（誤差信号Ｓ１に相当）、スロープ信号Ｓ２、リセット信号Ｓ３、デューティロック信号Ｓ４、論理積信号Ｓ５’（セット信号Ｓ５に相当）、スイッチ信号ＳＷ、及び、インダクタ電流ＩＬが描写されている。なお、第１動作例では、調光信号ＰＷＭが常にハイレベルとされた状態（輝度１００％／ＰＷＭ調光なし）であるものとする。
【００３８】
スイッチ素子１０がオン状態にされると、インダクタＬ１にはスイッチ素子１０を介して接地端に向けたインダクタ電流ＩＬが流れ、その電気エネルギが蓄えられる。なお、スイッチ素子１０のオン期間において、既にキャパシタＣ１に電荷が蓄積されていた場合、発光ダイオード列ＬＥＤには、キャパシタＣ１からの電流が流れることになる。また、このとき、ダイオードＤ１のアノード電位は、スイッチ素子１０を介してほぼ接地電位まで低下するため、ダイオードＤ１は逆バイアス状態となり、キャパシタＣ１からスイッチ素子１０に向けて電流が流れ込むことはない。
【００３９】
一方、スイッチ素子１０がオフ状態にされると、インダクタＬ１に生じた逆起電圧によって、そこに蓄積されていた電気エネルギが放出される。このとき、ダイオードＤ１は順バイアス状態となるため、ダイオードＤ１を介して流れる電流は、駆動電流ＩＬＥＤとして発光ダイオード列ＬＥＤに流れ込むとともに、キャパシタＣ１を介して接地端にも流れ込み、キャパシタＣ１を充電することになる。上記の動作が繰り返されることによって、発光ダイオード列ＬＥＤには、入力電圧Ｖｉを昇圧した出力電圧Ｖｏが供給される。
【００４０】
このように、発光ダイオード駆動装置１は、スイッチ素子１０のオン／オフ制御によってエネルギ貯蔵素子であるインダクタＬ１やキャパシタＣ１を駆動することにより、入力電圧Ｖｉｎを昇圧して出力電圧Ｖｏｕｔを生成するスイッチングレギュレータの一構成要素として機能するものである。
【００４１】
＜出力帰還制御＞
先にも述べたように、エラーアンプ２１は、帰還電圧Ｖｆｂと参照電圧Ｖｒｅｆとの差分に応じた誤差信号Ｓ１を生成し、コンパレータ２３は、サンプル／ホールド信号Ｓ１’（誤差信号Ｓ１に相当）とスロープ信号Ｓ２とを比較してリセット信号Ｓ３を生成する。従って、リセット信号Ｓ３に立上がりエッジが現れるタイミングは、サンプル／ホールド信号Ｓ１’の電圧値が高いほど遅くなり、逆に、サンプル／ホールド信号Ｓ１’の電圧値が低いほど早くなる。言い換えると、スイッチ信号ＳＷのオンデューティ（駆動周期Ｔｓｗに占めるハイレベル期間の比率）は、サンプル／ホールド信号Ｓ１’の電圧値が高いほど長くなり、逆に、サンプル／ホールド信号Ｓ１’の電圧値が低いほど短くなる。
【００４２】
このような構成とすることにより、発光ダイオード列ＬＥＤ全体の順方向降下電圧（ｎ×ＶＦ）がバラついても、発光ダイオード列ＬＥＤを支障なく駆動するために最適な出力電圧Ｖｏ（＝Ｖｒｅｆ＋ｎ×ＶＦ）を常に生成することができるので、出力電圧Ｖｏの不要なマージンを低減して変換効率を向上することが可能となり、延いては、発光ダイオード駆動装置１を備えた電子機器の消費電力低減に貢献することが可能となる。
【００４３】
特に、ＰＤＡ［Personal Digital/Data Assistant］や携帯電話端末など、バッテリを用いる電子機器に搭載される発光ダイオード駆動装置として、本発明に係る発光ダイオード駆動装置１を採用すれば、電子機器のバッテリ駆動時間を延ばすことができるだけでなく、電子機器の軽薄化や小型化にも貢献することができる。
【００４４】
＜ＰＷＭ調光時の昇圧動作＞
図３は、発光ダイオード駆動装置１の第２動作例を示すタイムチャートであり、上から順に、イネーブル信号ＥＮ、調光信号ＰＷＭ、論理積信号Ｓ０、サンプル／ホールド信号Ｓ１’（誤差信号Ｓ１に相当）、スロープ信号Ｓ２、リセット信号Ｓ３、デューティロック信号Ｓ４、論理積信号Ｓ５’（セット信号Ｓ５に相当）、スイッチ信号ＳＷ、インダクタ電流ＩＬ、及び、出力電圧Ｖｏが描写されている。なお、第２動作例では、スイッチ信号ＳＷの駆動周期Ｔｓｗよりも調光信号ＰＷＭのオン期間Ｔｏｎが短いものとする。
【００４５】
先にも述べた通り、オシレータ２２は、駆動電流ＩＬＥＤのオンタイミング（論理積信号Ｓ０の立上がりエッジ）に同期して、スロープ信号Ｓ２、セット信号Ｓ５、及び、デューティロック信号Ｓ４の生成を開始する。すなわち、スイッチ制御部２０では、駆動電流ＩＬＥＤのオンタイミングに同期してスイッチ素子１０のオン／オフ制御が開始される。
【００４６】
また、オシレータ２２は、駆動電流ＩＬＥＤのオフタイミング（論理積演算信号Ｓ０の立下りエッジ）に同期してスロープ信号Ｓ２とセット信号Ｓ５のパルス生成を停止する一方、デューティロック信号Ｓ４については次周期のパルス生成を行ってからそのパルス生成を停止する。従って、調光信号ＰＷＭの立下りエッジが到来した時点で、リセット信号Ｓ３にパルスが生成されておらず、スイッチ信号ＳＷがハイレベルであった場合には、次周期でデューティロック信号Ｓ４のパルスが生成されるまで、スイッチ信号ＳＷがハイレベルに維持される。すなわち、スイッチ制御部２０では、駆動電流ＩＬＥＤのオフタイミングでスイッチ素子１０がオン状態であった場合には、その後もスイッチ素子１０がオン状態に維持され、スイッチ素子１０のオン期間が所定期間（ここでは駆動周期Ｔｓｗ）に達した時点でスイッチ素子１０がオフ状態とされる。
【００４７】
このような構成とすることにより、調光信号ＰＷＭのオンデューティが小さい場合であっても、インダクタ電流ＩＬの不足を招くことなく出力電圧Ｖｏを目標値に維持することができるので、発光ダイオード列ＬＥＤに適切な駆動電流ＩＬＥＤを安定して供給することが可能となる。
【００４８】
＜不要リセットパルスの発生メカニズム＞
図４は、不要リセットパルスの発生メカニズムを説明するためのタイムチャートであって、上から順に、調光信号ＰＷＭ、帰還電圧Ｖｆｂ、サンプル／ホールド信号Ｓ１’、スロープ信号Ｓ２、誤差信号Ｓ１、及び、リセット信号Ｓ３が描写されている。
【００４９】
先にも述べた通り、発光ダイオード駆動装置１では、調光信号ＰＷＭがハイレベルであるときに、帰還電圧Ｖｆｂと参照電圧Ｖｒｅｆとを一致させるように、出力電圧Ｖｏの帰還制御が行われる。ここで、調光信号ＰＷＭがローレベルからハイレベルに立ち上げられる前後の挙動を考える。調光信号ＰＷＭがローレベルであるときには、駆動電流ＩＬＥＤの停止に伴い、帰還電圧Ｖｆｂが出力電圧Ｖｏ付近まで引き上げられているので、誤差信号Ｓ１は低い電圧レベル（昇圧を行わなくてもよいという情報）となっている。そして、この状態から調光信号ＰＷＭがハイレベルに立ち上げられると、発光ダイオード列ＬＥＤに駆動電流ＩＬＥＤが流れて帰還電圧Ｖｆｂが参照電圧Ｖｒｅｆまで低下していき、それに伴って、誤差信号Ｓ１が駆動電流ＩＬＥＤをオフする前の電圧レベルに復帰していく。
【００５０】
従って、調光信号ＰＷＭがローレベルからハイレベルに立ち上げられた時点で、即座にサンプル／ホールド部２５のホールド状態を解除してしまうと、サンプル／ホールド信号Ｓ１’にアンダーシュートが生じてスロープ信号Ｓ２を意図せずに下回ってしまい、リセット信号Ｓ３に不要なパルスを生じるおそれがある。このような不要リセットパルスが生じると、調光信号ＰＷＭがハイレベルに立ち上がった直後にスイッチ信号ＳＷがローレベルにリセットされてしまうので、上述した本発明の恩恵を十分に享受することができなくなる。以下では、このような問題点を改善した第２実施形態について詳細な説明を行う。
【００５１】
＜第２実施形態＞
図５は、本発明に係る電子機器の第２実施形態を示すブロック図である。第２実施形態の電子機器は、先出の第１実施形態とほぼ同様の構成であり、スイッチ制御部２０の構成要素として、新たにコンパレータ２８とサンプル／ホールド制御部２９を追加した点に特徴を有している。そこで、第１実施形態と同様の構成要素については、図１と同一の符号を付すことで重複した説明を割愛し、以下では、第２実施形態に特有の構成要素について重点的な説明を行う。
【００５２】
コンパレータ２８は、帰還電圧Ｖｆｂと所定の閾値電圧Ｖｔｈ（例えば１Ｖ）とを比較して比較信号Ｓ７を生成する。比較信号Ｓ７の論理レベルは、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈよりも高いときにローレベルとなり、逆に、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈよりも低いときにハイレベルとなる。
【００５３】
サンプル／ホールド制御部２９は、調光信号ＰＷＭと比較信号Ｓ７に応じてサンプル／ホールド制御信号Ｓ８を生成する。
【００５４】
図６は、サンプル／ホールド制御部２９の第１構成例を示すブロック図である。第１構成例のサンプル／ホールド制御部２９は、ＡＮＤゲート２９１と、セレクタ２９２と、を含む。ＡＮＤゲート２９１の第１入力端は、調光信号ＰＷＭの印加端に接続されている。ＡＮＤゲート２９１の第２入力端は、比較信号Ｓ７の印加端に接続されている。セレクタ２９２の第１選択端（１）は、調光信号ＰＷＭの印加端に接続されている。セレクタ２９２の第２選択端（０）は、ＡＮＤゲート２９１の出力端に接続されている。セレクタ２９２の出力端は、サンプル／ホールド制御信号Ｓ８の出力端として、サンプル／ホールド部２５（図６では不図示）に接続されている。セレクタ２９２の制御端は、比較信号Ｓ７の印加端に接続されている。
【００５５】
図７は、不要リセットパルスの発生抑制効果を説明するためのタイムチャートであり、上から順に、調光信号ＰＷＭ、帰還電圧Ｖｆｂ、比較信号Ｓ７、サンプル／ホールド制御信号Ｓ８、サンプル／ホールド信号Ｓ１’、スロープ信号Ｓ２、誤差信号Ｓ１、及び、リセット信号Ｓ３が描写されている。
【００５６】
第１構成例のサンプル／ホールド制御部２９は、調光信号ＰＷＭと比較信号Ｓ７がいずれもハイレベルになった時点、すなわち、駆動電流ＩＬＥＤのオンが指示された後に帰還電圧Ｖｆｂが閾値電圧Ｖｔｈを下回った時点で、サンプル／ホールド部２５のホールド状態を解除するようにサンプル／ホールド制御信号Ｓ８をハイレベルに立ち上げる。このような構成とすることにより、サンプル／ホールド信号Ｓ１’に生じるアンダーシュートを小さく抑えることができるので、サンプル／ホールド信号Ｓ１’がスロープ信号Ｓ２を意図せずに下回ることがなくなり、リセット信号Ｓ３の不要パルス発生、延いては、スイッチ信号ＳＷの不要リセットを未然に防止することが可能となる。
【００５７】
＜昇圧レベルが調整不能となるメカニズム＞
図８は、昇圧レベルが調整不能となるメカニズムを説明するためのタイムチャートであり、上から順に、調光信号ＰＷＭ、帰還電圧Ｖｆｂ、比較信号Ｓ７、サンプル／ホールド制御信号Ｓ８、サンプル／ホールド信号Ｓ１’、スロープ信号Ｓ２、及び、リセット信号Ｓ３が描写されている。
【００５８】
先に述べた通り、第１構成例のサンプル／ホールド制御部２９を用いれば、リセット信号Ｓ３の不要パルス発生を効果的に抑制することが可能である。しかしながら、出力電圧Ｖｏの過昇圧が発生している場合には、調光信号ＰＷＭのハイレベル期間中にも、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈを下回らない状態が生じ得る。このような状態に陥ると、サンプル／ホールド部２５は、ホールド状態に維持されたままとなるため、昇圧レベルの調整を行うことができなくなり、一定のオンデューティで昇圧動作が継続されてしまう。以下では、このような問題点を改善した第２構成例のサンプル／ホールド制御部２９について詳細な説明を行う。
【００５９】
図９は、サンプル／ホールド制御部２９の第２構成例を示すブロック図である。第２構成例のサンプル／ホールド制御部２９は、先出の第１構成例とほぼ同様の構成であり、その構成要素として、新たにセレクタ制御部２９３を追加した点に特徴を有している。そこで、第１構成例と同様の構成要素については、図６と同一の符号を付すことで重複した説明を割愛し、以下では、第２構成例に特有の構成要素について重点的な説明を行う。
【００６０】
セレクタ制御部２９３は、調光信号ＰＷＭと比較信号Ｓ７に応じてセレクタ２９２の経路切り替え制御を行う回路ブロックであり、特に、現周期の調光信号ＰＷＭと比較信号Ｓ７に基づいて、次周期のホールド解除タイミングを決定する機能を備えている。
【００６１】
図１０は、第１のホールド解除タイミングを示すタイムチャートであり、上から順に、調光信号ＰＷＭ、帰還電圧Ｖｆｂ、比較信号Ｓ７、サンプル／ホールド制御信号Ｓ８、及び、サンプル／ホールド信号Ｓ１’が描写されている。本図に示すように、サンプル／ホールド制御部２９３は、現周期において、調光信号ＰＷＭがローレベルに立ち下げられた時点での比較信号Ｓ７がローレベルであった場合、すなわち、駆動電流ＩＬＥＤのオフが指示されたときに帰還電圧Ｖｆｂが閾値電圧Ｖｔｈを下回っていなかった場合、次周期では、比較信号Ｓ７の論理レベルに依ることなく、調光信号ＰＷＭがハイレベルに立ち上げられた時点、すなわち、駆動電流ＩＬＥＤのオンが指示された時点で、サンプル／ホールド部２５のホールド状態を解除するようにセレクタ２９２の経路切り替え制御を行う。このような経路切り替え制御により、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈを下回っていない状態でも、サンプル／ホールド部２５のホールド状態を適切に解除することができるので、出力電圧Ｖｏの昇圧レベルが調整不能となる事態を招かずに済む。
【００６２】
図１１は、第２のホールド解除タイミングを示すタイムチャートであり、上から順に、調光信号ＰＷＭ、帰還電圧Ｖｆｂ、比較信号Ｓ７、サンプル／ホールド制御信号Ｓ８、及び、サンプル／ホールド信号Ｓ１’が描写されている。本図に示すように、サンプル／ホールド制御部２９３は、現周期において、調光信号ＰＷＭがローレベルに立ち下げられた時点での比較信号Ｓ７がハイレベルであった場合、すなわち、駆動電流ＩＬＥＤのオフが指示されたときに帰還電圧Ｖｆｂが閾値電圧Ｖｔｈを下回っていた場合、次周期では、調光信号ＰＷＭと比較信号Ｓ７がいずれもハイレベルになった時点、すなわち、調光信号ＰＷＭがハイレベルに立ち上げられた後に帰還電圧Ｖｆｂが閾値電圧Ｖｔｈを下回った時点で、サンプル／ホールド部２５のホールド状態を解除するようにセレクタ２９２の経路切り替え制御を行う。このような経路切り替え制御により、サンプル／ホールド信号Ｓ１’に生じるアンダーシュートを小さく抑えて、スイッチ信号ＳＷの不要リセットを未然に防止することが可能となる。
【００６３】
なお、出力電圧Ｖｏに過昇圧が生じている場合のほか、昇圧動作のソフトスタート機能を備えた発光ダイオード駆動装置では、装置の起動時（ソフトスタート期間中）においても、帰還電圧Ｖｆｂが閾値電圧Ｖｔｈを下回らない状態となり、昇圧レベルが調整不能となる事態が想定される。このような事態を回避するためには、ソフトスタート動作が完了しているか否かをセレクタ制御部２９３で監視し、ソフトスタート期間中には、比較信号Ｓ７の論理レベルに依ることなく、調光信号ＰＷＭがハイレベルに立ち上げられた時点、すなわち、駆動電流ＩＬＥＤのオンが指示された時点で、サンプル／ホールド部２５のホールド状態を解除するようにセレクタ２９２の経路切り替え制御を行えばよい。
【００６４】
＜その他の変形例＞
なお、上記の実施形態では、本発明を発光ダイオード駆動装置に適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、その他の負荷駆動装置（パルス駆動される負荷に電力供給を行う電源回路など）にも広く適用することが可能である。
【００６５】
また、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【００６６】
例えば、上記実施形態では、複数の発光ダイオードを１列に並べた発光ダイオード列を駆動対象とする構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、発光ダイオードの並列数や直列数は、用途に応じて適宜増減すればよい。
【産業上の利用可能性】
【００６７】
本発明に係る負荷駆動装置は、例えば、液晶ディスプレイのバックライトを駆動する発光ダイオード駆動装置として利用することが可能である。
【符号の説明】
【００６８】
１    発光ダイオード駆動装置
１０    Ｎチャネル型ＭＯＳ電界効果トランジスタ（スイッチ素子）
２０    スイッチ制御部
２１    エラーアンプ
２２    オシレータ
２３    コンパレータ
２４    ＲＳフリップフロップ
２５    サンプル／ホールド部
２６    ＡＮＤゲート
２７    ＡＮＤゲート
２８    コンパレータ
２９    サンプル／ホールド制御部
２９１    ＡＮＤゲート
２９２    セレクタ
２９３    セレクタ制御部
３０    可変電流源
Ｌ１    インダクタ
Ｄ１    ダイオード
Ｃ１    キャパシタ
ＬＥＤ    発光ダイオード列
Ｔ１〜Ｔ４    外部端子
【図１】
0005667892.tif 000002
【図２】
0005667892.tif 000003
【図３】
0005667892.tif 000004
【図４】
0005667892.tif 000005
【図５】
0005667892.tif 000006
【図６】
0005667892.tif 000007
【図７】
0005667892.tif 000008
【図８】
0005667892.tif 000009
【図９】
0005667892.tif 000010
【図１０】
0005667892.tif 000011
【図１１】
0005667892.tif 000012
【図１２】
0005667892.tif 000013
【図１３】
0005667892.tif 000014
【図１４】
0005667892.tif 000015
【図１５】
0005667892.tif 000016