(57)【特許請求の範囲】
【請求項１】
第１、第２電源線間に与えられる電源入力電圧から目標電圧である定電圧を生成し出力端子を介して出力する電源装置において、
前記第１電源線と前記出力端子との間に設けられたＮＰＮ形またはＮチャネル型の第１トランジスタと、
前記電源入力電圧またはそれより低い電圧の供給を受けて動作し、前記目標電圧に応じた指令電圧に基づいて前記第１トランジスタに対し駆動信号を出力する電圧制御回路と、
前記電源入力電圧が所定のしきい値電圧よりも低下しているときに前記出力端子の電圧を前記目標電圧に近付くように引き上げる出力電圧サポート回路とを備え、
前記出力電圧サポート回路は、
前記電源入力電圧を検出する電源入力電圧検出回路と、
前記第１電源線と前記出力端子との間に設けられたＰＮＰ形またはＰチャネル型の第２トランジスタと、
前記電源入力電圧検出回路により検出された電源入力電圧が前記しきい値電圧よりも低いときに前記第２トランジスタをオン駆動するサポート制御回路とを備えると共に、
前記出力端子の電圧を検出する出力電圧検出回路を備え、
前記電圧制御回路は、前記指令電圧と前記出力電圧検出回路により検出された出力電圧との差電圧に基づいて前記第１トランジスタに対し駆動信号を出力し、
前記出力電圧サポート回路は、前記電源入力電圧検出回路により検出された電源入力電圧が前記しきい値電圧よりも低いときでも、前記電圧制御回路に前記第１トランジスタの通電駆動信号を出力させる遮断状態防止回路を備えていることを特徴とする電源装置。
【請求項２】
前記しきい値電圧は、前記第２トランジスタをオフさせた状態で前記電源入力電圧の低下により前記出力端子の電圧が前記目標電圧の許容下限値に達したときの当該電源入力電圧値以上の値に設定されていることを特徴とする請求項１記載の電源装置。
【請求項３】
前記遮断状態防止回路は、前記電源入力電圧検出回路により検出された電源入力電圧が前記しきい値電圧よりも低いときに、前記出力電圧検出回路から出力される検出電圧を前記指令電圧よりも低下させることを特徴とする請求項１または２記載の電源装置。
【請求項４】
前記サポート制御回路は、前記電源入力電圧検出回路により検出された電源入力電圧と前記しきい値電圧とをヒステリシスを有して比較することを特徴とする請求項１から３の何れか一項に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電圧を出力する電源装置に関する。
【背景技術】
【０００２】
図６は、定電圧を出力するシリーズレギュレータの一例を示している。この電源回路１は、電源線２と出力端子３との間に接続されたＮＰＮ形のトランジスタ４、出力端子３と電源線５（グランド）との間に設けられた分圧抵抗からなる出力電圧検出回路６、および指令電圧Ｖrefと検出電圧Ｖodetを入力しトランジスタ４を駆動するオペアンプ７から構成されている。
【０００３】
この構成は電圧フィードバックループを持つため、電源線２の電圧（電源入力電圧）が変動しても出力電圧Ｖｏを精度よく目標電圧に一致させることができる。また、出力電圧検出回路６とオペアンプ７を省略し、ツェナー電圧等による指令電圧を直接トランジスタ４に付与するオープンループ形式の簡易電源回路も用いられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−２８２３１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記電源回路を車載機器に採用する場合、電源回路には電源線２を通してバッテリ電圧ＶＢが供給される。図６に示す電源回路１の場合、トランジスタ４を駆動するには、出力電圧Ｖｏよりも、トランジスタ４のベース・エミッタ間電圧ＶBEとオペアンプ７の出力段トランジスタ（図示せず）のコレクタ・エミッタ間電圧ＶCEだけ高い電圧が必要となる。これらＶBEとＶCEを合わせた電圧は約１Ｖである。
【０００６】
このため、内燃機関を始動するスタータの駆動等によりバッテリ電圧ＶＢが目標電圧＋１Ｖのレベルよりも低下すると（電源入力電圧の不足状態）、出力電圧Ｖｏが目標電圧を下回ることになる。例えば目標電圧が５Ｖの場合にバッテリ電圧ＶＢが６Ｖよりも低下すると、５Ｖの出力電圧Ｖｏを維持できない。その結果、バッテリ電圧ＶＢの不足量が大きくなるほど、車載機器を構成するロジック回路の動作に支障が生じ易くなる。
【０００７】
本発明は上記事情に鑑みてなされたもので、その目的は、電源入力電圧の不足による出力電圧の低下を極力抑えられる電源装置を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１に記載した電源装置は、第１、第２電源線間に与えられる電源入力電圧から目標電圧である定電圧を生成し出力端子を介して出力する。第１電源線と出力端子との間にはＮＰＮ形またはＮチャネル型の第１トランジスタが設けられている。電圧制御回路は、制御用電源電圧すなわち電源入力電圧またはそれより低い電圧の供給を受けて動作し、目標電圧に応じた指令電圧に基づいて第１トランジスタに対し駆動信号を出力する。この第１トランジスタを駆動するには、制御用電源電圧と出力電圧との間に少なくとも当該第１トランジスタの素子制御電圧すなわちベース・エミッタ間電圧またはゲート・ソース間電圧が必要となる。
【０００９】
本手段の電源装置は、電源入力電圧が所定のしきい値電圧よりも低下しているときに出力端子の電圧（出力電圧）を目標電圧に近付くように引き上げる出力電圧サポート回路を備えている。この出力電圧サポート回路は、電源入力電圧検出回路と、第１電源線と出力端子との間に設けられたＰＮＰ形またはＰチャネル型の第２トランジスタと、サポート制御回路とを備えている。サポート制御回路は、電源入力電圧検出回路により検出された電源入力電圧がしきい値電圧よりも低いときに第２トランジスタをオン駆動する。
【００１０】
この第２トランジスタは電源入力電圧よりも低い電圧を用いて駆動されるので、電源入力電圧と出力電圧との間には素子負担電圧すなわちコレクタ・エミッタ間電圧またはドレイン・ソース間電圧だけが必要となる。素子負担電圧は素子制御電圧よりも低いので、電源入力電圧が低下して第２トランジスタがオンされると、第１トランジスタだけを駆動する場合に比べて出力電圧を高めることができる。
そして、電圧制御回路は、指令電圧と出力電圧検出回路により検出された出力電圧との差電圧に基づいて第１トランジスタに対し駆動信号を出力する電圧フィードバック制御を実行する。これにより、目標電圧を出力するのに十分な電源入力電圧が供給されている場合、電源装置は、電源入力電圧の変動にかかわらず目標電圧に等しい高精度の電圧を出力することができる。
ところで、第２トランジスタがオンされて出力電圧が目標電圧を超えると、指令電圧と検出電圧との差電圧（電圧偏差）が負になるので、電圧制御回路は電圧フィードバック制御に基づいて第１トランジスタを遮断状態に駆動する。その後、電源入力電圧が上昇して再び第２トランジスタがオフされた時、電圧制御回路および／または第１トランジスタの有する動作遅れにより第１トランジスタのオン動作が遅れ、出力電圧が一時的に低下する虞がある。
そこで、出力電圧サポート回路に遮断状態防止回路を備える。この遮断状態防止回路は、電源入力電圧検出回路により検出された電源入力電圧がしきい値電圧よりも低いときすなわち第２トランジスタがオンしているときでも、電圧制御回路に第１トランジスタの通電駆動信号を出力させる。これにより、第２トランジスタがオンからオフに切り替えられた時の第１トランジスタのオン動作の遅れを回避し、切り替え時における出力電圧の低下を防止できる。
【００１１】
請求項２に記載した手段によれば、しきい値電圧は、第２トランジスタをオフさせた状態で電源入力電圧の低下により出力電圧が目標電圧の許容下限値に達したときの当該電源入力電圧値以上の値に設定されている。これにより、電源入力電圧が低下して出力電圧が目標電圧の許容下限値を下回る前に出力電圧を高めるサポート動作が実行されるので、出力電圧の低下が抑えられる。
【００１５】
請求項３に記載した手段によれば、遮断状態防止回路は、電源入力電圧検出回路により検出された電源入力電圧がしきい値電圧よりも低いときに、出力電圧検出回路から出力される検出電圧を指令電圧よりも低下させる。これにより電圧偏差が正になるので、電圧制御回路は第１トランジスタを通電駆動する。
【００１６】
請求項４に記載した手段によれば、サポート制御回路は、電源入力電圧検出回路により検出された電源入力電圧としきい値電圧とをヒステリシスを有して比較する。これにより、電源入力電圧がしきい値電圧に近い場合において、第２トランジスタのオンオフ切り替えの繰り返しによる出力電圧の変動を防止することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態を示す電源回路の構成図
【図２】電源入力電圧を直線的に増減させた場合の波形図
【図３】図２の前半部分について時間軸を伸長して示す波形図
【図４】図２の後半部分について時間軸を伸長して示す波形図
【図５】本発明の第２の実施形態を示す電源回路の部分的構成図
【図６】従来技術を示す図１相当図
【発明を実施するための形態】
【００１８】
（第１の実施形態）
以下、本発明の第１の実施形態について図１ないし図４を参照しながら説明する。図１は電源回路の構成を示している。従来の電源回路と対比可能なように、図６に示す構成と同一または対応する構成部分には同一符号を付している。
【００１９】
ＩＣとして形成された電源回路１１（電源装置）は、定電圧を目標電圧とするシリーズレギュレータであり、出力端子３を介して車載ＥＣＵ（Electronic Control Unit）内のロジック回路１２に出力電圧Ｖｏを供給する。ＩＣの外部において、出力端子３とグランドとの間にはコンデンサ１３が接続されている。本実施形態の電源回路１１は車載機器に用いられ、第１電源線２と第２電源線５（グランド）との間には電源入力電圧としてバッテリ電圧ＶＢが供給されている。
【００２０】
電源線２と出力端子３との間には、ＮＰＮ形の第１トランジスタ４が接続されている。検出端子１４と電源線５との間には、出力電圧Ｖｏを検出するために分圧抵抗６ａ、６ｂからなる出力電圧検出回路６が接続されている。電圧制御回路であるオペアンプ７は、電源線２、５間から電源入力電圧ＶＢの供給を受けて動作する。目標電圧に応じた指令電圧Ｖrefは、図示しないバンドギャップ回路から与えられている。オペアンプ７は、指令電圧Ｖrefと出力電圧検出回路６から得られる検出電圧Ｖodetとの差電圧を増幅してトランジスタ４のベースに駆動信号を出力する。
【００２１】
電源回路１１は、上記構成に加えて出力電圧サポート回路１５を備えている。出力電圧サポート回路１５は、電源入力電圧ＶＢがしきい値電圧Ｖthよりも低下しているときに、出力電圧Ｖｏを目標電圧に近付くように引き上げるように動作し、以下のように構成されている。
【００２２】
すなわち、電源線２と出力端子３との間には、第１トランジスタ４と並列にＰＮＰ形の第２トランジスタ１６が接続されている。電源線２、５間には、電源入力電圧ＶＢを検出するために分圧抵抗１７ａ、１７ｂからなる電源入力電圧検出回路１７が接続されている。電源入力電圧検出回路１７は分圧された検出電圧ＶBdetを出力する。
【００２３】
サポート制御回路１８は、電源入力電圧ＶＢがしきい値電圧Ｖthよりも低いときに第２トランジスタ１６に対しオン駆動信号を出力する。しきい値設定回路１９は、分圧抵抗１９ａ、１９ｂ（抵抗値Ｒ１、Ｒ２）とトランジスタ１９ｃとの直列回路から構成されており、電源入力電圧検出回路１７の分圧比に応じてしきい値電圧Ｖthに対応した基準電圧Ｖｒを出力する。基準電圧Ｖｒは、トランジスタ１９ｃがオフのときに指令電圧Ｖrefに等しくなり、トランジスタ１９ｃがオンのときにＶref×Ｒ２／（Ｒ１＋Ｒ２）となる。
【００２４】
コンパレータ２０は、電源入力電圧検出回路１７から出力される検出電圧ＶBdetとしきい値設定回路１９から出力される基準電圧Ｖｒとを比較し比較信号Ｓｃを出力する。比較信号Ｓｃは、反転回路２１を介してトランジスタ１９ｃのベースに与えられるとともに、トランジスタ２２ａ、２２ｂ、抵抗２２ｃ、２２ｄからなるダーリントン接続回路２２を介してトランジスタ１６のベースに与えられる。また、出力電圧検出回路６の出力ノードと電源線５との間にはトランジスタ２３（遮断状態防止回路）が接続されており、比較信号Ｓｃはこのトランジスタ２３のベースにも与えられている。
【００２５】
次に、図２ないし図４に示す波形図を参照しながら電源回路１１の動作を説明する。これらの波形図は、目標電圧＝５Ｖ、指令電圧Ｖref＝１Ｖ、出力電圧検出回路６の分圧比＝１／５、電源入力電圧検出回路１７の分圧比＝１／５．５、Ｒ２／（Ｒ１＋Ｒ２）＝０．９８、トランジスタ１９ｃがオフ時のしきい値電圧Ｖth＝５．５Ｖとし、電源入力電圧ＶＢ（バッテリ電圧ＶＢ）を０Ｖから１０Ｖまでの間で直線的に増減させた場合を示している。
【００２６】
図２（ａ）は、電源入力電圧ＶＢと電源回路１１の出力電圧Ｖｏを示している。（ｂ）は、本実施形態の電源回路１１の出力電圧Ｖｏの他、電源回路１１からトランジスタ２３を削除した構成の出力電圧Ｖo1、図６に示す従来構成の出力電圧Ｖo2も併せて示している。（ｃ）は、コンパレータ２０の非反転入力電圧（基準電圧Ｖｒ）と反転入力電圧（検出電圧ＶBdet）と出力電圧（比較信号Ｓｃ）を示している。（ｄ）は、ヒステリシス生成用のトランジスタ１９ｃのコレクタ・エミッタ間電圧ＶCE(19c)とトランジスタ２３のコレクタ・エミッタ間電圧ＶCE(23)を示している。図３および図４は、図２に示す波形の前半部分および後半部分の時間軸を伸長して示した図である。その（ａ）、（ｂ）、（ｃ）は、それぞれ図２（ａ）、（ｃ）、（ｄ）に相当している。
【００２７】
電源入力電圧ＶＢがしきい値電圧Ｖthより高い場合、検出電圧ＶBdetが基準電圧Ｖｒよりも高くなるので、コンパレータ２０はＬレベルの比較信号Ｓｃを出力する。このときトランジスタ１９ｃはオンするので、基準電圧Ｖｒは０．９８×指令電圧Ｖrefに等しくなっている。ダーリントン接続回路２２はオフ状態にあるため、トランジスタ１６はオフしている。また、トランジスタ２３もオフしている。結局、出力電圧サポート回路１５は出力電圧Ｖｏを高めるサポート動作をせず、出力電圧検出回路６、オペアンプ７およびトランジスタ４による通常の電圧フィードバック制御が行われる。
【００２８】
既述したように、トランジスタ４を駆動するには、出力電圧Ｖｏよりもトランジスタ４のベース・エミッタ間電圧ＶBEとオペアンプ７の出力段トランジスタのコレクタ・エミッタ間電圧ＶCEだけ高い電圧が必要となる。これらＶBEとＶCEを合わせた電圧は約１Ｖである。従って、電源回路１１は、電源入力電圧ＶＢが約６Ｖ以上あるときには５Ｖ一定の出力電圧Ｖｏを生成し、電源入力電圧ＶＢが約６Ｖよりも低下すると５Ｖよりも低い出力電圧Ｖｏ（≒ＶＢ−１Ｖ）を生成する。この電圧低下は、図３、図４に示すＡ部に示されている。
【００２９】
さて、電源入力電圧ＶＢが０．９８×しきい値電圧Ｖth（＝５．３９Ｖ）よりも低下すると、検出電圧ＶBdetが基準電圧Ｖｒよりも低くなるので、図４に示すようにコンパレータ２０はＬレベルに替えてＨレベルの比較信号Ｓｃを出力する。これに伴いトランジスタ１９ｃがオフするので、基準電圧Ｖｒは指令電圧Ｖrefに上昇する。この（１−０．９８）×指令電圧Ｖrefがヒステリシス幅であって、電源入力電圧に換算すると０．１Ｖとなる。
【００３０】
比較信号ＳｃがＨレベルに変化すると、ダーリントン接続回路２２によりトランジスタ１６がオン駆動されるので、出力電圧ＶｏはＶＢ−１ＶからＶＢ−ＶCE(sat)に引き上げられる。ＶCE(sat)はトランジスタ１６の飽和電圧であり、非常に小さい電圧である。従って、電源入力電圧ＶＢが０．９８×しきい値電圧Ｖthより低下して出力電圧サポート回路１５がサポート動作を開始すると、図２（ｂ）に示すように、出力電圧サポート回路１５が存在しない従来構成の出力電圧Ｖo2に比べ出力電圧Ｖｏを目標電圧に近付けることができる。なお、電源入力電圧ＶＢが２Ｖよりも低下すると比較信号ＳｃがＬレベルに反転するが、これは電源入力電圧ＶＢが出力電圧サポート回路１５の動作限界電圧よりも低下したためである。
【００３１】
続いて、図２、図３を参照しながら電源入力電圧ＶＢがしきい値電圧Ｖthを超えて上昇するときの動作を説明する。電源入力電圧ＶＢがしきい値電圧Ｖthよりも低く出力電圧サポート回路１５がサポート動作しているとき、トランジスタ２３はオンしている。その結果、検出電圧Ｖodetはほぼ０Ｖにまで下げられ、オペアンプ７は実際の出力電圧Ｖｏの大きさにかかわらずトランジスタ４に対しオン駆動信号を出力する。ただし、トランジスタ１６によって出力電圧Ｖｏが引き上げられているので、トランジスタ４がオンするにはベース・エミッタ間電圧が不足する。
【００３２】
この状態から電源入力電圧ＶＢが上昇してしきい値電圧Ｖthに達すると、コンパレータ２０はＨレベルに替えてＬレベルの比較信号Ｓｃを出力する。これに伴い出力電圧Ｖｏを引き上げていたトランジスタ１６がオフする。しかし、本時点までトランジスタ２３をオンさせてトランジスタ４に対しオン駆動信号を出力していたので、トランジスタ１６に替わりトランジスタ４が通電するに当たり、オペアンプ７内部での動作遅れがなく、直ちにトランジスタ４をオン駆動することができる。
【００３３】
これに対し、トランジスタ２３が存在しない場合には、オペアンプ７は、本時点までロウサイド側の出力段トランジスタ（図示せず）をオンさせ、トランジスタ４に対しオフ駆動信号を出力していたので、オペアンプ７内部での動作遅れにより直ちにトランジスタ４をオン駆動することができない。その結果、図２（ｂ）にＶo1として示すように、当該切り替わり時点において一時的に出力電圧Ｖｏが低下する（Ｂ部）。トランジスタ２３を設けると、この電圧低下を防止することができる。
【００３４】
以上説明したように、本実施形態の電源回路１１は出力電圧サポート回路１５を備えているので、電源入力電圧ＶＢがしきい値電圧Ｖthよりも低下すると、第２トランジスタ１６がオンして出力電圧Ｖｏを目標電圧に近付くように高めることができる。これにより、例えば内燃機関を始動するスタータの駆動等によりバッテリ電圧ＶＢが低下しても、負荷であるロジック回路１２への供給電圧の低下を極力抑えることができる。
【００３５】
この場合、トランジスタ１６を強制的にオフさせた状態で電源入力電圧ＶＢを低下させ、出力電圧Ｖｏが目標電圧の許容下限値に達したときの当該電源入力電圧値以上の値をしきい値電圧Ｖthとして設定すればよい。許容下限値は、例えばロジック回路１２を正常に動作させるのに必要な下限電圧である。これにより、電源入力電圧ＶＢの低下に対しロジック回路１２を極力動作させ続けることができる。
【００３６】
本実施形態では、出力電圧サポート回路１５を用いることにより、電源入力電圧ＶＢがロジック回路１２を含むＥＣＵのリセット電圧（一例として４Ｖ）以上であるときに、出力電圧Ｖｏがロジック回路１２のパワーオンリセット電圧（一例として３．７Ｖ）以上となるように出力電圧Ｖｏを引き上げている。これが可能となるのは、第２トランジスタ１６のコレクタ・エミッタ間電圧（素子負担電圧）が非常に小さいためである。
【００３７】
また、電源入力電圧ＶＢがしきい値電圧Ｖthからトランジスタ４のベース・エミッタ間電圧ＶBE（＝０．７Ｖ程度）だけ低下したときにおいてもパワーオンリセット電圧に対し１Ｖ程度のマージンを確保できるようにしきい値電圧Ｖthを５．５Ｖ程度に定めている。これにより、ＥＣＵがリセットされる前に出力電圧サポート回路１５がサポート動作を開始し、ロジック回路１２がパワーオンリセットされる事態を防ぐことができる。
【００３８】
サポート制御回路１８は、電源入力電圧ＶＢに応じた検出電圧ＶBdetとしきい値電圧Ｖthに応じた基準電圧Ｖｒとをヒステリシスを有して比較する。これにより、電源入力電圧ＶＢがしきい値電圧Ｖthに近い場合に、ノイズや外乱などに起因してトランジスタ１６のオンオフ状態が頻繁に切り替わり、出力電圧Ｖｏが変動することを防止することができる。
【００３９】
サポート制御回路１８は、電源入力電圧ＶＢが低下してトランジスタ１６がオンしている期間でも、トランジスタ２３をオンさせて検出電圧Ｖodetを低下させている。これにより、電源入力電圧ＶＢの上昇によりトランジスタ１６がオフに切り替えられた時のトランジスタ４のオン動作の遅れを回避し、当該切り替え時における出力電圧Ｖｏの低下を防止することができる。
【００４０】
（第２の実施形態）
図５は、第２の実施形態に係る電源回路の構成を示しており、図１と同一部分には同一符号を付している。また、コンパレータ２０の入力側の構成は図１と同一であるため省略している。この電源回路３１（電源装置）も、ＥＣＵ内のロジック回路１２に出力電圧Ｖｏを供給する。
【００４１】
電圧制御回路３２は、電源線２、５間に接続された定電流回路３３と順方向のツェナーダイオード３４とｎ個（ｎは１以上の整数）の逆方向のツェナーダイオード３５との直列回路、およびトランジスタ４のベース・エミッタ間に直列に接続された保護用のツェナーダイオード３６、３７から構成されている。第１トランジスタ４のベースには、ｎ・Ｖｚ＋ＶＦの駆動信号が与えられる。このＶｚはツェナー電圧、ＶＦはダイオードの順方向電圧である。
【００４２】
一方、コンパレータ２０から出力される比較信号Ｓｃは、トランジスタ３８を介して第２トランジスタ１６を駆動するようになっている。トランジスタ１６のベース・エミッタ間には、直列に接続された保護用のツェナーダイオード３９、４０並びに抵抗４１が接続されている。
【００４３】
本実施形態の電源回路３１は、出力電圧検出回路６を備えておらず、第１トランジスタ４をオープンループで駆動している。しかし、トランジスタ４のベース・エミッタ間電圧（素子制御電圧）はほぼ一定なので、電源入力電圧ＶＢが十分に高い場合には簡易的にほぼ一定の出力電圧Ｖｏを得られる。電源入力電圧ＶＢが低下した場合の作用および効果は第１の実施形態と同様となる。なお、遮断状態防止回路としてのトランジスタ２３は設けられていない。
【００４４】
（その他の実施形態）
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
ＮＰＮ形の第１トランジスタ４に替えてＮチャネル型の第１トランジスタを採用し、ＰＮＰ形の第２トランジスタ１６に替えてＰチャネル型の第２トランジスタを採用してもよい。
【００４５】
しきい値設定回路１９のヒステリシス特性は必要に応じて設ければよい。
オペアンプ７の制御用電源電圧は、電源入力電圧ＶＢより低い電圧であってもよい。
第１の実施形態におけるトランジスタ２３（遮断状態防止回路）は、オペアンプ７の応答性が低い場合、出力電流が大きい場合などトランジスタ１６のオフ時における出力電圧Ｖｏの低下が問題となる場合に設ければよい。また、遮断状態防止回路は、電源入力電圧ＶＢがしきい値電圧Ｖthよりも低いときでも、オペアンプ７がトランジスタ４を通電状態に導く通電駆動信号を出力する構成であればよい。
【符号の説明】
【００４６】
図面中、２は第１電源線、３は出力端子、４は第１トランジスタ、５は第２電源線、６は出力電圧検出回路、７はオペアンプ（電圧制御回路）、１１、３１は電源回路（電源装置）、１５は出力電圧サポート回路、１６は第２トランジスタ、１７は電源入力電圧検出回路、１８はサポート制御回路、２３はトランジスタ（遮断状態防止回路）、３２は電圧制御回路である。
【図１】
0005712683.tif 000002
【図２】
0005712683.tif 000003
【図３】
0005712683.tif 000004
【図４】
0005712683.tif 000005
【図５】
0005712683.tif 000006
【図６】
0005712683.tif 000007