(57)【特許請求の範囲】
【請求項１】
複数の画素を有し、
前記画素は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、液晶素子と、を有する液晶表示装置の駆動方法であって、
第１の走査線から第ｎの走査線（ｎは、３以上の自然数）に対して順次選択信号を入力することで、第１行目の画素乃至第ｎ行目の画素に対応する前記第１のトランジスタをオン状態とし、前記第１のトランジスタを介して前記液晶素子に画像信号を入力し、
且つ、
第（ｎ＋１）の走査線から第２ｎの走査線に対して順次選択信号を入力することで、第（ｎ＋１）行目の画素乃至第２ｎ行目の画素に対応する前記第２のトランジスタをオン状態とし、前記第２のトランジスタを介して前記液晶素子に画像信号を入力し、
且つ、
第（２ｎ＋１）の走査線から第３ｎの走査線に対して順次選択信号を入力することで、第（２ｎ＋１）行目の画素乃至第３ｎ行目の画素に対応する前記第３のトランジスタをオン状態とし、前記第３のトランジスタを介して前記液晶素子に画像信号を入力する期間において、
第ｋの走査線（ｋは、２以上ｎ未満の自然数）と、第（ｎ＋ｋ）の走査線と、第（２ｎ＋ｋ）の走査線に対する選択信号の入力が終了した後に、第１行目の画素乃至第ｋ行目の画素に対応する光源と、第（ｎ＋１）行目の画素乃至第（ｎ＋ｋ）行目の画素に対応する光源と、第（２ｎ＋１）行目の画素乃至第（２ｎ＋ｋ）行目の画素に対応する光源とを発光させ、
前記期間において、第１行目の画素乃至第ｋ行目の画素に対応する光源が呈する光の色と、第（ｎ＋１）行目の画素乃至第（ｎ＋ｋ）行目の画素に対応する光源が呈する光の色と、第（２ｎ＋１）行目の画素乃至第（２ｎ＋ｋ）行目の画素に対応する光源が呈する光の色とが異なることを特徴とする液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及びその駆動方法に関する。特に、フィールドシーケンシャル方式によって表示を行う液晶表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置の表示方法として、カラーフィルター方式及びフィールドシーケンシャル方式が知られている。前者によって表示を行う液晶表示装置では、各画素に、特定色を呈する波長の光のみを透過するカラーフィルター（例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青））を有する複数の副画素が設けられる。そして、副画素毎に白色光の透過を制御し、且つ画素毎に複数の色を混色することで所望の色を形成している。一方、後者によって表示を行う液晶表示装置では、それぞれが異なる色を呈する光を発光する複数の光源（例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青））が設けられる。そして、当該複数の光源が順次発光し、且つ画素毎にそれぞれの色を呈する光の透過を制御することで所望の色を形成している。すなわち、前者は、特定色を呈する光毎に一画素の面積を分割することで所望の色を形成する方式であり、後者は、特定色を呈する光毎に表示期間を時間分割することで所望の色を形成する方式である。
【０００３】
フィールドシーケンシャル方式によって表示を行う液晶表示装置は、カラーフィルター方式によって表示を行う液晶表示装置と比較し、以下の利点を有する。まず、フィールドシーケンシャル方式によって表示を行う液晶表示装置では、各画素に副画素を設ける必要がない。そのため、開口率を向上させること又は画素数を増加させることが可能である。加えて、フィールドシーケンシャル方式によって表示を行う液晶表示装置では、カラーフィルターを設ける必要がない。つまり、当該カラーフィルターにおける光吸収による光の損失がない。そのため、透過率を向上させること及び消費電力を低減することが可能である。
【０００４】
特許文献１では、フィールドシーケンシャル方式によって表示を行う液晶表示装置が開示されている。具体的には、各画素に、画像信号の入力を制御するトランジスタと、該画像信号を保持する信号保持容量と、該信号保持容量から表示画素容量への電荷の移動を制御するトランジスタとが設けられた液晶表示装置が開示されている。当該構成を有する液晶表示装置は、信号保持容量に対する画像信号の書き込みと、表示画素容量が保持する電荷に応じた表示とを並行して行うことが可能である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−４２４０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
フィールドシーケンシャル方式によって表示を行う液晶表示装置は、各画素に対する画像信号の入力頻度を向上させる必要がある。例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれか一を呈する光を発光する３種の光源を備えた液晶表示装置をフィールドシーケンシャル方式で表示させる場合は、カラーフィルター方式によって表示を行う液晶表示装置と比較し、各画素に対する画像信号の入力頻度を少なくとも３倍にする必要がある。具体的に述べると、フレーム周波数が６０Ｈｚである場合、カラーフィルター方式によって表示を行う液晶表示装置では各画素に対する画像信号の入力を１秒間に６０回行う必要があるのに対し、当該３種の光源を備えた液晶表示装置をフィールドシーケンシャル方式によって表示させる場合では各画素に対する画像信号の入力を１秒間に１８０回行う必要がある。
【０００７】
ただし、画像信号の入力頻度の向上に付随して、各画素に設けられる素子の高速応答性が要求される。具体的には、各画素に設けられるトランジスタの移動度の向上などが要求される。しかしながら、トランジスタなどの特性を向上させることは容易ではない。
【０００８】
そこで、本発明の一態様は、画像信号の入力頻度の向上を図ることを課題の一とする。
【課題を解決するための手段】
【０００９】
上述した課題は、液晶表示装置の画素部において、マトリクス状に配設された画素のうち、複数行に配設された画素に対して同時に画像信号を供給することによって解決することができる。
【００１０】
すなわち、本発明の一態様は、第１の信号線及び第２の信号線と、第１の走査線、第２の走査線、第３の走査線、及び第４の走査線と、第１の画素及び第２の画素と、第１の走査線及び第３の走査線に選択信号を供給する機能を有する第１のシフトレジスタ、並びに第２の走査線及び第４の走査線に選択信号を供給する機能を有する第２のシフトレジスタと、を有し、第１の画素は、ゲートが第１の走査線に電気的に接続され、ソース及びドレインの一方が第１の信号線に電気的に接続された第１のトランジスタと、ゲートが第２の走査線に電気的に接続され、ソース及びドレインの一方が第２の信号線に電気的に接続された第２のトランジスタと、一方の電極が第１のトランジスタのソース及びドレインの他方並びに第２のトランジスタのソース及びドレインの他方に電気的に接続された第１の液晶素子と、を有し、第２の画素は、ゲートが第３の走査線に電気的に接続され、ソース及びドレインの一方が第１の信号線に電気的に接続された第３のトランジスタと、ゲートが第４の走査線に電気的に接続され、ソース及びドレインの一方が第２の信号線に電気的に接続された第４のトランジスタと、一方の電極が第３のトランジスタのソース及びドレインの他方並びに第４のトランジスタのソース及びドレインの他方に電気的に接続された第２の液晶素子と、を有する液晶表示装置である。さらに、第１の信号線には、第１のサンプリング期間に含まれる水平走査期間において第１の画像信号が供給され、第２のサンプリング期間に含まれる水平走査期間において第２の画像信号が供給されている。また、第２の信号線には、第１のサンプリング期間に含まれる水平走査期間において第３の画像信号が供給され、第２のサンプリング期間に含まれる水平走査期間において第４の画像信号が供給されている。さらに、第１のサンプリング期間に含まれる水平走査期間において、第１の走査線及び第４の走査線に選択信号が供給され、第２の走査線及び第３の走査線に非選択信号が供給されている。また、第２のサンプリング期間に含まれる水平走査期間において、第２の走査線及び第３の走査線に選択信号が供給され、第１の走査線及び第４の走査線に非選択信号が供給されている。
【００１１】
また、本発明の一態様は、第１の信号線、第２の信号線、及び第３の信号線と、第１の走査線、第２の走査線、第３の走査線、第４の走査線、第５の走査線、第６の走査線、第７の走査線、第８の走査線、及び第９の走査線と、第１の画素、第２の画素、及び第３の画素と、第１の走査線、第４の走査線、及び第７の走査線に選択信号を供給する機能を有する第１のシフトレジスタ、第２の走査線、第５の走査線、及び第８の走査線に選択信号を供給する機能を有する第２のシフトレジスタ、並びに、第３の走査線、第６の走査線、及び第９の走査線に選択信号を供給する機能を有する第３のシフトレジスタと、を有し、第１の画素は、ゲートが第１の走査線に電気的に接続され、ソース及びドレインの一方が第１の信号線に電気的に接続された第１のトランジスタと、ゲートが第２の走査線に電気的に接続され、ソース及びドレインの一方が第２の信号線に電気的に接続された第２のトランジスタと、ゲートが第３の走査線に電気的に接続され、ソース及びドレインの一方が第３の信号線に電気的に接続された第３のトランジスタと、一方の電極が第１のトランジスタのソース及びドレインの他方、第２のトランジスタのソース及びドレインの他方、並びに第３のトランジスタのソース及びドレインの他方に電気的に接続された第１の液晶素子と、を有し、第２の画素は、ゲートが第４の走査線に電気的に接続され、ソース及びドレインの一方が第１の信号線に電気的に接続された第４のトランジスタと、ゲートが第５の走査線に電気的に接続され、ソース及びドレインの一方が第２の信号線に電気的に接続された第５のトランジスタと、ゲートが第６の走査線に電気的に接続され、ソース及びドレインの一方が第３の信号線に電気的に接続された第６のトランジスタと、一方の電極が第４のトランジスタのソース及びドレインの他方、第５のトランジスタのソース及びドレインの他方、並びに第６のトランジスタのソース及びドレインの他方に電気的に接続された第２の液晶素子と、を有し、第３の画素は、ゲートが第７の走査線に電気的に接続され、ソース及びドレインの一方が第１の信号線に電気的に接続された第７のトランジスタと、ゲートが第８の走査線に電気的に接続され、ソース及びドレインの一方が第２の信号線に電気的に接続された第８のトランジスタと、ゲートが第９の走査線に電気的に接続され、ソース及びドレインの一方が第３の信号線に電気的に接続された第９のトランジスタと、一方の電極が第７のトランジスタのソース及びドレインの他方、第８のトランジスタのソース及びドレインの他方、並びに第９のトランジスタのソース及びドレインの他方に電気的に接続された第３の液晶素子と、を有する液晶表示装置である。さらに、第１の信号線には、第１のサンプリング期間に含まれる水平走査期間において第１の画像信号が供給され、第２のサンプリング期間に含まれる水平走査期間において第２の画像信号が供給され、第３のサンプリング期間に含まれる水平走査期間において第３の画像信号が供給されている。また、第２の信号線には、第１のサンプリング期間に含まれる水平走査期間において第４の画像信号が供給され、第２のサンプリング期間に含まれる水平走査期間において第５の画像信号が供給され、第３のサンプリング期間に含まれる水平走査期間において第６の画像信号が供給されている。また、第３の信号線には、第１のサンプリング期間に含まれる水平走査期間において第７の画像信号が供給され、第２のサンプリング期間に含まれる水平走査期間において第８の画像信号が供給され、第３のサンプリング期間に含まれる水平走査期間において第９の画像信号が供給されている。さらに、第１のサンプリング期間に含まれる水平走査期間において、第１の走査線、第５の走査線、及び第９の走査線に選択信号が供給され、第２の走査線、第３の走査線、第４の走査線、第６の走査線、第７の走査線、及び第８の走査線に非選択信号が供給されている。また、第２のサンプリング期間に含まれる水平走査期間において、第３の走査線、第４の走査線、及び第８の走査線に選択信号が供給され、第１の走査線、第２の走査線、第５の走査線、第６の走査線、第７の走査線、及び第９の走査線に非選択信号が供給されている。また、第３のサンプリング期間に含まれる水平走査期間において、第２の走査線、第６の走査線、及び第７の走査線に選択信号が供給され、第１の走査線、第３の走査線、第４の走査線、第５の走査線、第８の走査線、及び第９の走査線に非選択信号が供給されている。
【００１２】
また、本発明の一態様は、第１の信号線及び第２の信号線と、第１の走査線及び第２の走査線と、第１の画素及び第２の画素と、第１の走査線に選択信号を供給する機能を有する第１のシフトレジスタ、及び第２の走査線に選択信号を供給する機能を有する第２のシフトレジスタと、を有し、第１の画素は、ゲートが第１の走査線に電気的に接続され、ソース及びドレインの一方が第１の信号線に電気的に接続された第１のトランジスタと、一方の電極が第１のトランジスタのソース及びドレインの他方に電気的に接続された第１の液晶素子と、を有し、第２の画素は、ゲートが第２の走査線に電気的に接続され、ソース及びドレインの一方が第２の信号線に電気的に接続された第２のトランジスタと、一方の電極が第２のトランジスタのソース及びドレインの他方に電気的に接続された第２の液晶素子と、を有する液晶表示装置である。さらに、第１の信号線には、第１のサンプリング期間に含まれる水平走査期間において第１の画像信号が供給され、第２のサンプリング期間に含まれる水平走査期間において第２の画像信号が供給されている。また、第２の信号線には、第１のサンプリング期間に含まれる水平走査期間において第３の画像信号が供給され、第２のサンプリング期間に含まれる水平走査期間において第４の画像信号が供給されている。さらに、第１のサンプリング期間に含まれる水平走査期間において、第１の走査線及び第２の走査線に選択信号が供給されている。また、第２のサンプリング期間に含まれる水平走査期間において、第１の走査線及び第２の走査線に選択信号が供給されている。
【００１３】
なお、液晶表示装置では、焼き付きと呼ばれる液晶の劣化を防ぐために、画素に設けられる液晶素子に交流の電圧を印加する。そのため、画素部に用いるトランジスタは、少なくとも１０数Ｖ程度の耐圧性を有することが望ましい。また、液晶素子に保持されている電圧を維持するために、上記トランジスタにはオフ電流の低さも要求される。一方で、信号線駆動回路に用いるトランジスタは、液晶表示装置の表示画像の質の高さを確保するために、耐圧性の高さよりもむしろ高速動作の方が重要視される。
【００１４】
そこで、本発明の一態様に係る液晶表示装置では、画素部において、酸化物半導体によってチャネル形成領域が構成されるトランジスタを用いる。酸化物半導体のバンドギャップは３．０〜３．５ｅＶと、シリコンの約３倍程度の大きなバンドギャップを有している。酸化物半導体が有するバンドギャップが大きいという特性は、トランジスタの耐圧性向上に有利である。また、電子供与体（ドナー）となる水分または水素などの不純物が低減されて高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ  ＯＳ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。そのため、上記酸化物半導体を用いたトランジスタは、耐圧性が高いという特性に加えて、オフ電流が著しく低いという特性を有する。
【００１５】
そして、本発明の一態様に係る液晶表示装置では、信号線駆動回路などの画素部よりも高速動作が要求される駆動回路において、シリコンまたはゲルマニウムなどを有する、多結晶、単結晶などの結晶性半導体を有するトランジスタを用いる。上記半導体は、酸化物半導体よりも高い移動度を有している。よって、上記半導体をトランジスタに用いることで、信号線駆動回路の高速動作を実現することができる。
【００１６】
このように、高速動作が要求される回路と、耐圧性の高さが要求される回路とで、異なる半導体、異なるプロセスを採用することで、それぞれの回路に要求される特性に合わせて、最適な構造の半導体素子を、プロセスの複雑化を伴うことなく作り分けることができる。
【００１７】
なお、走査線駆動回路は、信号線駆動回路と同様に、多結晶、単結晶などの結晶性半導体を有するトランジスタを用いても良いし、画素部と同様に、酸化物半導体をチャネル形成領域に含むトランジスタを用いていても良い。
【００１８】
シリコンまたはゲルマニウムなどを有する、多結晶、単結晶などの結晶性半導体を用いたトランジスタは、シリコンウェハ、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板、絶縁表面上に成膜された多結晶半導体膜などを用いて形成することができる。
【００１９】
ＳＯＩ基板は、例えば、スマートカット（登録商標）に代表されるＵＮＩＢＯＮＤ（登録商標）、ＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ  Ｌａｙｅｒ  Ｔｒａｎｓｆｅｒ）（登録商標）、誘電体分離法、ＰＡＣＥ（Ｐｌａｓｍａ  Ａｓｓｉｓｔｅｄ  Ｃｈｅｍｉｃａｌ  Ｅｔｃｈｉｎｇ）法などの貼り合わせ方法や、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）法などを用いて作製することができる。
【００２０】
絶縁表面を有する基板上に成膜されたシリコンの半導体膜は、公知の技術により結晶化したものであっても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、９５０℃程度の高温アニール法を組み合わせた結晶法を用いても良い。
【発明の効果】
【００２１】
本発明の一態様の液晶表示装置は、マトリクス状に配設された画素のうち、複数行に配設された画素に対して同時に画像信号を供給することが可能である。これにより、当該液晶表示装置が有するトランジスタなどの応答速度を変化させることなく、各画素に対する画像信号の入力頻度を向上させることが可能になる。
【図面の簡単な説明】
【００２２】
【図１】（Ａ）液晶表示装置の構成例を示す図、（Ｂ）画素の構成例を示す図。
【図２】走査線駆動回路の構成例を示す図。
【図３】シフトレジスタの出力信号を示す図。
【図４】（Ａ）信号線駆動回路の構成例を示す図、（Ｂ）バックライトの構成例を示す図。
【図５】液晶表示装置の動作例を説明する図。
【図６】（Ａ）液晶表示装置の構成例を示す図、（Ｂ）〜（Ｄ）画素の構成例を示す図。
【図７】（Ａ）走査線駆動回路の構成例を示す図、（Ｂ）シフトレジスタの出力信号を示す図。
【図８】信号線駆動回路の構成例を示す図。
【図９】トランジスタの一例を示す断面図。
【図１０】トランジスタの特性を示す図。
【図１１】トランジスタの特性評価用回路図。
【図１２】トランジスタの特性評価用タイミングチャート。
【図１３】トランジスタの特性を示す図。
【図１４】トランジスタの特性を示す図。
【図１５】トランジスタの特性を示す図。
【図１６】（Ａ）〜（Ｃ）トランジスタの一例を示す断面図。
【図１７】画素の断面の具体例を示す図。
【図１８】（Ａ）〜（Ｃ）端子間の接続の具体例を示す図。
【図１９】（Ａ）〜（Ｃ）液晶表示装置の具体例を示す斜視図。
【図２０】液晶表示装置の具体例を示す（Ａ）上面図、及び（Ｂ）断面図。
【図２１】液晶表示装置の具体例を示す斜視図。
【図２２】（Ａ）、（Ｂ）タッチパネルの具体例を示す図。
【図２３】（Ａ）、（Ｂ）タッチパネルの具体例を示す図。
【図２４】（Ａ）〜（Ｄ）トランジスタの作製工程の具体例を示す断面図。
【図２５】（Ａ）〜（Ｆ）電子機器の一例を示す図。
【発明を実施するための形態】
【００２３】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２４】
（実施の形態１）
本実施の形態では、フィールドシーケンシャル方式によって表示を行う液晶表示装置の一例について図１〜図５を参照して説明する。
【００２５】
＜液晶表示装置の構成例＞
図１（Ａ）は、液晶表示装置の構成例を示す図である。図１（Ａ）に示す液晶表示装置は、画素部１０と、走査線駆動回路１１と、信号線駆動回路１２と、各々が平行又は略平行に配設され、且つ走査線駆動回路１１によって電位が制御される、３ｎ本（ｎは、２以上の自然数）の走査線１３１、３ｎ本の走査線１３２、及び３ｎ本の走査線１３３と、各々が平行又は略平行に配設され、且つ信号線駆動回路１２によって電位が制御される、ｍ本（ｍは、２以上の自然数）の信号線１４１、ｍ本の信号線１４２、及びｍ本の信号線１４３と、を有する。
【００２６】
さらに、画素部１０は、マトリクス状（３ｎ行ｍ列）に配設された複数の画素１５を有する。なお、各走査線１３１、１３２、１３３は、マトリクス状（３ｎ行ｍ列）に配設された複数の画素１５のうち、いずれかの行に配設されたｍ個の画素１５に電気的に接続される。また、各信号線１４１、１４２、１４３は、マトリクス状（３ｎ行ｍ列）に配設された複数の画素１５のうち、いずれかの列に配設された３ｎ個の画素１５に電気的に接続される。
【００２７】
なお、走査線駆動回路１１には、外部から走査線駆動回路用スタート信号（ＧＳＰ１〜ＧＳＰ３）、走査線駆動回路用クロック信号（ＧＣＫ）、及び高電源電位（ＶＤＤ）、低電源電位（ＶＳＳ）などの駆動用電源が入力される。また、信号線駆動回路１２には、外部から信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロック信号（ＳＣＫ）、画像信号（ＤＡＴＡ１〜ＤＡＴＡ３）などの信号、及び高電源電位、低電源電位などの駆動用電源が入力される。
【００２８】
図１（Ｂ）は、画素１５の回路構成例を示す図である。図１（Ｂ）に示す画素１５は、ゲートが走査線１３１に電気的に接続され、ソース及びドレインの一方が信号線１４１に電気的に接続されたトランジスタ１５１と、ゲートが走査線１３２に電気的に接続され、ソース及びドレインの一方が信号線１４２に電気的に接続されたトランジスタ１５２と、ゲートが走査線１３３に電気的に接続され、ソース及びドレインの一方が信号線１４３に電気的に接続されたトランジスタ１５３と、一方の電極がトランジスタ１５１〜１５３のソース及びドレインの他方に電気的に接続され、他方の電極が容量電位を供給する配線に電気的に接続された容量素子１５４と、一方の電極がトランジスタ１５１〜１５３のソース及びドレインの他方並びに容量素子１５４の一方の電極に電気的に接続され、他方の電極が対向電位を供給する配線に電気的に接続された液晶素子１５５と、を有する。
【００２９】
＜走査線駆動回路１１の構成例＞
図２は、図１（Ａ）に示す液晶表示装置が有する走査線駆動回路１１の構成例を示す図である。図２に示す走査線駆動回路１１は、３ｎ個の出力端子を有する３つのシフトレジスタ１１１〜１１３を有する。なお、シフトレジスタ１１１が有する出力端子のそれぞれは、画素部１０に配設された３ｎ本の走査線１３１のいずれかに電気的に接続され、シフトレジスタ１１２が有する出力端子のそれぞれは、画素部１０に配設された３ｎ本の走査線１３２のいずれかに電気的に接続され、シフトレジスタ１１３が有する出力端子のそれぞれは、画素部１０に配設された３ｎ本の走査線１３３のいずれかに電気的に接続される。すなわち、シフトレジスタ１１１は、走査線１３１を駆動するシフトレジスタであり、シフトレジスタ１１２は、走査線１３２を駆動するシフトレジスタであり、シフトレジスタ１１３は、走査線１３３を駆動するシフトレジスタである。具体的には、シフトレジスタ１１１は、外部から入力される第１の走査線駆動回路用スタートパルス信号（ＧＳＰ１）をきっかけとして、１行目に配設された走査線１３１を起点として順次選択信号をシフト（走査線１３１を走査線駆動回路用クロック信号（ＧＣＫ）１／２周期毎に順次選択）する機能を有し、シフトレジスタ１１２は、外部から入力される第２の走査線駆動回路用スタートパルス信号（ＧＳＰ２）をきっかけとして、１行目に配設された走査線１３２を起点として順次選択信号をシフトする機能を有し、シフトレジスタ１１３は、外部から入力される第３の走査線駆動回路用スタートパルス信号（ＧＳＰ３）をきっかけとして、１行目に配設された走査線１３３を起点として順次選択信号をシフトする機能を有する。
【００３０】
＜走査線駆動回路１１の動作例＞
上述した走査線駆動回路１１の動作例について図３を参照して説明する。なお、図３には、走査線駆動回路用クロック信号（ＧＣＫ）、シフトレジスタ１１１が有する３ｎ個の出力端子から出力される信号（ＳＲ１１１ｏｕｔ）、シフトレジスタ１１２が有する３ｎ個の出力端子から出力される信号（ＳＲ１１２ｏｕｔ）、及びシフトレジスタ１１３が有する３ｎ個の出力端子から出力される信号（ＳＲ１１３ｏｕｔ）を示している。ここで、サンプリング期間とは、全ての行（１行目乃至３ｎ行目）に配設された全ての画素に対して何らかの画像信号が入力されるのに要する期間である。
【００３１】
サンプリング期間（ｔ１）において、シフトレジスタ１１１では、１行目に配設された走査線１３１を起点としてｎ行目に配設された走査線１３１までハイレベルの電位が１／２クロック周期（水平走査期間）毎に順次シフトし、シフトレジスタ１１２では、（ｎ＋１）行目に配設された走査線１３２を起点として２ｎ行目に配設された走査線１３２までハイレベルの電位が１／２クロック周期（水平走査期間）毎に順次シフトし、シフトレジスタ１１３では、（２ｎ＋１）行目に配設された走査線１３３を起点として３ｎ行目に配設された走査線１３３までハイレベルの電位が１／２クロック周期（水平走査期間）毎に順次シフトする。そのため、走査線駆動回路１１は、走査線１３１を介して１行目に配設されたｍ個の画素１５からｎ行目に配設されたｍ個の画素１５を順次選択するとともに、走査線１３２を介して（ｎ＋１）行目に配設されたｍ個の画素１５から２ｎ行目に配設されたｍ個の画素１５を順次選択し、走査線１３３を介して（２ｎ＋１）行目に配設されたｍ個の画素１５から３ｎ行目に配設されたｍ個の画素１５を順次選択することになる。すなわち、走査線駆動回路１１は、水平走査期間毎に異なる３行に配設された３ｍ個の画素１５に対して選択信号を供給することが可能である。
【００３２】
サンプリング期間（ｔ２）において、シフトレジスタ１１１〜１１３のそれぞれの出力信号はサンプリング期間（ｔ１）と異なるが、シフトレジスタ１１１〜１１３のいずれか一（サンプリング期間（ｔ２）においては、シフトレジスタ１１３）が１行目に配設されたｍ個の画素１５からｎ行目に配設されたｍ個の画素１５を順次選択し、前述のシフトレジスタ１１１〜１１３のいずれか一と異なるシフトレジスタ１１１〜１１３のいずれか一（サンプリング期間（ｔ２）においては、シフトレジスタ１１１）が（ｎ＋１）行目に配設されたｍ個の画素１５から２ｎ行目に配設されたｍ個の画素１５を順次選択し、シフトレジスタ１１１〜１１３のうち前述の２つと異なる一（サンプリング期間（ｔ２）においては、シフトレジスタ１１２）が（２ｎ＋１）行目に配設されたｍ個の画素１５から３ｎ行目に配設されたｍ個の画素１５を順次選択する点は、同じである。すなわち、走査線駆動回路１１は、サンプリング期間（ｔ１）と同様に、水平走査期間毎に特定の３行に配設された３ｍ個の画素１５に対して選択信号を供給することが可能である。
【００３３】
＜信号線駆動回路１２の構成例＞
図４（Ａ）は、図１（Ａ）に示す液晶表示装置が有する信号線駆動回路１２の構成例を示す図である。図４（Ａ）に示す信号線駆動回路１２は、ｍ個の出力端子を有するシフトレジスタ１２０と、ｍ個のトランジスタ１２１と、ｍ個のトランジスタ１２２と、ｍ個のトランジスタ１２３と、を有する。なお、トランジスタ１２１のゲートは、シフトレジスタ１２０が有するｊ番目（ｊは、１以上ｍ以下の自然数）の出力端子に電気的に接続され、ソース及びドレインの一方が第１の画像信号（ＤＡＴＡ１）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部１０においてｊ列目に配設された信号線１４１に電気的に接続される。また、トランジスタ１２２のゲートは、シフトレジスタ１２０が有するｊ番目（ｊは、１以上ｍ以下の自然数）の出力端子に電気的に接続され、ソース及びドレインの一方が第２の画像信号（ＤＡＴＡ２）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部１０においてｊ列目に配設された信号線１４２に電気的に接続される。また、トランジスタ１２３のゲートは、シフトレジスタ１２０が有するｊ番目（ｊは、１以上ｍ以下の自然数）の出力端子に電気的に接続され、ソース及びドレインの一方が第３の画像信号（ＤＡＴＡ３）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部１０においてｊ列目に配設された信号線１４３に電気的に接続される。
【００３４】
なお、ここでは、第１の画像信号（ＤＡＴＡ１）は、赤（Ｒ）の画像信号（赤（Ｒ）を呈する光の透過を制御するための画像信号）を信号線１４１に供給し、第２の画像信号（ＤＡＴＡ２）は、青（Ｂ）の画像信号（青（Ｂ）を呈する光の透過を制御するための画像信号）を信号線１４２に供給し、第３の画像信号（ＤＡＴＡ３）は、緑（Ｇ）の画像信号（緑（Ｇ）を呈する光の透過を制御するための画像信号）を信号線１４３に供給することとする。
【００３５】
＜バックライトの構成例＞
図４（Ｂ）は、図１（Ａ）に示す液晶表示装置の画素部１０の後方に設けられるバックライトの構成例を示す図である。図４（Ｂ）に示すバックライトは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色を呈する光源を備えたバックライトユニット１６を複数有する。なお、複数のバックライトユニット１６は、マトリクス状に配設されており、且つ特定の領域毎に点灯を制御することが可能である。ここでは、３ｎ行ｍ列に配設された複数の画素１５に対するバックライトとして、少なくともｋ行ｍ列毎（ここでは、ｋは、ｎ／４とする）にバックライトユニット群が設けられ、それらのバックライトユニット群の点滅を独立に制御できることとする。すなわち、当該バックライトが、少なくとも１行目乃至ｋ行目用バックライトユニット群〜（３ｎ−ｋ＋１）行目乃至３ｎ行目用バックライトユニット群を有し、それぞれのバックライトユニット群の点滅を独立に制御できることとする。
【００３６】
＜液晶表示装置の動作例＞
図５は、上述した液晶表示装置において、バックライトが有する１行目乃至ｋ行目用バックライトユニット群〜（３ｎ−ｋ＋１）行目乃至３ｎ行目用バックライトユニット群において点灯される光のタイミング、及び画素部１０において１行目に配設されたｍ個の画素乃至３ｎ行目に配設されたｍ個の画素に対する画像信号の供給が行われるタイミングを示す図である。具体的には、図５において、１乃至３ｎは、行数を表し、実線は、該当する行において画像信号が入力されるタイミングを表している。当該液晶表示装置は、サンプリング期間（ｔ１）において、１行目に配設されたｍ個の画素１５からｎ行目に配設されたｍ個の画素１５を順次選択し、且つ（ｎ＋１）行目に配設されたｍ個の画素１５から２ｎ行目に配設されたｍ個の画素１５を順次選択し、且つ（２ｎ＋１）行目に配設されたｍ個の画素１５から３ｎ行目に配設されたｍ個の画素１５を順次選択することで、各画素に画像信号を入力することが可能である。具体的に述べると、当該液晶表示装置は、サンプリング期間（ｔ１）において、走査線１３１を介して１行目に配設されたｍ個の画素１５が有するトランジスタ１５１からｎ行目に配設されたｍ個の画素１５が有するトランジスタ１５１を順次オン状態とすることで、信号線１４１を介して赤（Ｒ）の画像信号を各画素に順次入力することが可能であり、走査線１３２を介して（ｎ＋１）行目に配設されたｍ個の画素１５が有するトランジスタ１５２から２ｎ行目に配設されたｍ個の画素１５が有するトランジスタ１５２を順次オン状態とすることで、信号線１４２を介して青（Ｂ）の画像信号を各画素に順次入力することが可能であり、走査線１３３を介して（２ｎ＋１）行目に配設されたｍ個の画素１５が有するトランジスタ１５３から３ｎ行目に配設されたｍ個の画素１５が有するトランジスタ１５３を順次オン状態とすることで、信号線１４３を介して緑（Ｇ）の画像信号を各画素に順次入力することが可能である。
【００３７】
さらに、当該液晶表示装置では、サンプリング期間（ｔ１）内において、１行目に配設されたｍ個の画素１５からｋ行目に配設されたｍ個の画素１５に対して赤（Ｒ）の画像信号の入力が終了した後に１行目乃至ｋ行目用バックライトユニット群において赤（Ｒ）を点灯させ、且つ（ｎ＋１）行目に配設されたｍ個の画素１５から（ｎ＋ｋ）行目に配設されたｍ個の画素１５に対して青（Ｂ）の画像信号の入力が終了した後に（ｎ＋１）行目乃至（ｎ＋ｋ）行目用バックライトユニット群において青（Ｂ）を点灯させ、且つ（２ｎ＋１）行目に配設されたｍ個の画素１５から（２ｎ＋ｋ）行目に配設されたｍ個の画素１５に対して緑（Ｇ）の画像信号の入力が終了した後に（２ｎ＋１）行目乃至（２ｎ＋ｋ）行目用バックライトユニット群において緑（Ｇ）を点灯させることが可能である。すなわち、当該液晶表示装置では、領域（１行目乃至ｎ行目、（ｎ＋１）行目乃至２ｎ行目、及び（２ｎ＋１）行目乃至３ｎ行目）毎に、選択信号の供給と、特定色を呈する光の供給とを並行して行うことが可能である。
【００３８】
＜本明細書で開示される液晶表示装置について＞
本明細書で開示される液晶表示装置は、マトリクス状に配設された画素のうち、複数行に配設された画素に対して同時に画像信号を供給することが可能である。これにより、当該液晶表示装置が有するトランジスタなどの応答速度を変化させることなく、各画素に対する画像信号の入力頻度を向上させることが可能になる。具体的に述べると、上述した液晶表示装置では、走査線駆動回路のクロック周波数などを変化させることなく、各画素に対する画像信号の入力頻度を３倍にすることが可能である。すなわち、当該液晶表示装置は、フィールドシーケンシャル方式によって表示を行う液晶表示装置、又は倍速駆動を行う液晶表示装置として好適である。
【００３９】
さらに、フィールドシーケンシャル方式によって表示を行う液晶表示装置として本明細書で開示される液晶表示装置を適用することは、以下の点で好ましい。上述したように、フィールドシーケンシャル方式によって表示を行う液晶表示装置では特定色を呈する光毎に表示期間が時間分割される。そのため、利用者の瞬きなど短時間の表示の遮りに起因して特定の表示情報が欠落することによって、当該利用者に視認される表示が本来の表示情報に基づく表示から変化（劣化）すること（カラーブレイク、色割れともいう）がある。ここで、カラーブレイクの抑制には、フレーム周波数を高くすることが効果的である。一方、フィールドシーケンシャル方式によって表示を行うためには、フレーム周波数よりも高い頻度で各画素に対して画像信号を入力する必要がある。そのため、従来の液晶表示装置においてフィールドシーケンシャル方式且つ高フレーム周波数駆動によって表示を行う場合、当該液晶表示装置を構成する素子の性能（高速応答性）に対する要求が非常に厳しくなる。これに対し、本明細書で開示される液晶表示装置は、素子の特性に制約されることなく各画素に対する画像信号の入力頻度を向上させることが可能である。そのため、フィールドシーケンシャル方式によって表示を行う液晶表示装置におけるカラーブレイクの抑制を容易に行うことが可能である。
【００４０】
加えて、フィールドシーケンシャル方式によって表示を行う場合、図５に示すように領域毎に異なる色を呈するバックライトユニット群を同時に点灯することは、以下の点で好ましい。全画面共通で同一の光を供給する場合、特定の瞬間において画素部には特定の色に関する色情報のみが存在することになる。そのため、利用者の瞬きなどによる特定の期間の表示情報の欠落が特定の色情報の欠落とイコールになる。これに対し、領域毎に異なる色を呈するバックライトユニットを点灯する場合、特定の瞬間において画素部にはそれぞれの色に関する色情報が存在することになる。そのため、利用者の瞬きなどによる特定の期間の表示情報の欠落が特定の色情報の欠落とイコールにはならない。つまり、領域毎に異なる色を呈するバックライトユニットを点灯することで、カラーブレイクを軽減することが可能である。さらに、図５に示すようにバックライトユニット群を点灯する場合、隣接するバックライトユニット群が異なる色を呈することがない。具体的には、サンプリング期間（ｔ１）内において、（ｎ＋１）行目に配設されたｍ個の画素１５から（ｎ＋ｋ）行目に配設されたｍ個の画素１５に対して青（Ｂ）の画像信号の入力が終了した後に（ｎ＋１）行目乃至（ｎ＋ｋ）行目用バックライトユニット群において青（Ｂ）を点灯させる際に、（３ｋ＋１）行目乃至ｎ行目用バックライトユニット群及び（ｎ＋ｋ＋１）行目乃至（ｎ＋２ｋ）行目用バックライトユニット群においては、青（Ｂ）が点灯される又は点灯自体が行われない（赤（Ｒ）、緑（Ｇ）が点灯されることがない）。そのため、特定の色の画像情報が入力された画素を、当該特定の色と異なる色を呈する光が透過する確率を低減することが可能である。
【００４１】
＜変形例＞
上述した構成を有する液晶表示装置は、本発明の一態様であり、当該液晶表示装置と異なる点を有する液晶表示装置も本発明には含まれる。
【００４２】
例えば、上述した液晶表示装置においては、画素部１０の特定の３行に配設された３ｍ個の画素に対して同時に画像信号を供給する構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、画素部１０の特定の複数行に配設された複数の画素に対して同時に画像信号を供給する構成とすることが可能である。なお、自明ではあるが、当該行数を変化させる場合、当該行数と同数のシフトレジスタなどを設ける必要があることを付記する。
【００４３】
また、上述した液晶表示装置においては、等間隔に配設された特定の３行に配設された画素に対して並行して画像信号を供給する構成（画像信号が供給される行の間隔が、画素ｎ行分）について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置は、非等間隔に配設された特定の３行に配設された画素に対して並行して画像信号を供給する構成とすることが可能である。具体的には、１行目に配設されたｍ個の画素、（ａ＋１）行目（ａは、自然数）に配設されたｍ個の画素、及び（ａ＋ｂ＋１）行目（ｂは、ａと異なる自然数）に配設されたｍ個の画素に同時に画像信号を供給する構成とすることが可能である。
【００４４】
また、上述した液晶表示装置においては、走査線駆動回路がシフトレジスタを用いて構成される液晶表示装置について示したが、当該シフトレジスタを同等の機能を有する回路に置換することが可能である。例えば、当該シフトレジスタをデコーダに置換することが可能である。
【００４５】
また、上述した液晶表示装置においては、バックライトとして赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれか一を呈する光を発光する３種の光源を用いる構成について示したが、本発明の液晶表示装置は、当該構成に限定されない。すなわち、本発明の液晶表示装置では、任意の色を呈する光を発光する光源を組み合わせて用いることが可能である。例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）の４種の光源を組み合わせて用いること、又はシアン、マゼンタ、イエローの３種の光源を組み合わせて用いることなどが可能である。さらに、淡色の赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）、並びに濃色の赤（Ｒ）、緑（Ｇ）、及び青（Ｂ）の６種の光源を組み合わせて用いること、又は赤（Ｒ）、緑（Ｇ）、青（Ｂ）、シアン、マゼンタ、イエローの６種の光源を組み合わせて用いることなども可能である。このように、より多種の色を呈する光を組み合わせることで、当該液晶表示装置において表現できる色域を拡大し、画質を向上させることが可能である。
【００４６】
また、上述した液晶表示装置においては、液晶素子に印加される電圧を保持するための容量素子が設けられる構成（図１（Ｂ）参照）について示したが、当該容量素子を設けない構成とすることも可能である。
【００４７】
また、上述した液晶表示装置においては、バックライトユニットとして赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３種の光源を横に直線的に並べる構成（図４（Ｂ）参照）について示したが、バックライトユニットの構成は、当該構成に限定されない。例えば、当該３種の光源を３角配置しても良いし、当該３種の光源を縦に直線的に並べてもよいし、赤（Ｒ）の光源、緑（Ｇ）の光源、及び青（Ｂ）の光源を別途設けても良い。また、上述した液晶表示装置においては、バックライトとして直下型方式のバックライトを適用する構成（図４（Ｂ）参照）について示したが、当該バックライトとしてエッジライト方式のバックライトを適用することも可能である。
【００４８】
（実施の形態２）
本実施の形態では、実施の形態１とは異なる構成を有する、フィールドシーケンシャル方式によって表示を行う液晶表示装置の一例について図６〜図８を参照して説明する。
【００４９】
＜液晶表示装置の構成例＞
図６（Ａ）は、液晶表示装置の構成例を示す図である。図６（Ａ）に示す液晶表示装置は、画素部３０と、走査線駆動回路３１と、信号線駆動回路３２と、各々が平行又は略平行に配設され、且つ走査線駆動回路３１によって電位が制御される３ｎ本（ｎは、２以上の自然数）の走査線３３と、各々が平行又は略平行に配設され、且つ信号線駆動回路３２によって電位が制御される、ｍ本（ｍは、２以上の自然数）の信号線３４１、ｍ本の信号線３４２、及びｍ本の信号線３４３と、を有する。
【００５０】
さらに、画素部３０は、３つの領域（領域３０１〜領域３０３）に分割され、領域毎にマトリクス状（ｎ行ｍ列）に配設された複数の画素を有する。なお、各走査線３３は、画素部３０においてマトリクス状（３ｎ行ｍ列）に配設された複数の画素のうち、いずれかの行に配設されたｍ個の画素に電気的に接続される。また、各信号線３４１は、領域３０１においてマトリクス状（ｎ行ｍ列）に配設された複数の画素のうち、いずれかの列に配設されたｎ個の画素に電気的に接続される。また、各信号線３４２は、領域３０２においてマトリクス状（ｎ行ｍ列）に配設された複数の画素のうち、いずれかの列に配設されたｎ個の画素に電気的に接続される。また、各信号線３４３は、領域３０３においてマトリクス状（ｎ行ｍ列）に配設された複数の画素のうち、いずれかの列に配設されたｎ個の画素に電気的に接続される。
【００５１】
なお、走査線駆動回路３１には、外部から走査線駆動回路用スタート信号（ＧＳＰ）、走査線駆動回路用クロック信号（ＧＣＫ）、及び高電源電位、低電源電位などの駆動用電源が入力される。また、信号線駆動回路３２には、外部から信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロック信号（ＳＣＫ）、画像信号（ｄａｔａ１〜ｄａｔａ３）などの信号、及び高電源電位、低電源電位などの駆動用電源が入力される。
【００５２】
図６（Ｂ）〜（Ｄ）は、画素の回路構成例を示す図である。具体的には、図６（Ｂ）は、領域３０１に配設された画素３５１の回路構成例を示す図であり、図６（Ｃ）は、領域３０２に配設された画素３５２の回路構成例を示す図であり、図６（Ｄ）は、領域３０３に配設された画素３５３の回路構成例を示す図である。図６（Ｂ）に示す画素３５１は、ゲートが走査線３３に電気的に接続され、ソース及びドレインの一方が信号線３４１に電気的に接続されたトランジスタ３５１１と、一方の電極がトランジスタ３５１１のソース及びドレインの他方に電気的に接続され、他方の電極が容量電位を供給する配線に電気的に接続された容量素子３５１２と、一方の電極がトランジスタ３５１１のソース及びドレインの他方並びに容量素子３５１２の一方の電極に電気的に接続され、他方の電極が対向電位を供給する配線に電気的に接続された液晶素子３５１４と、を有する。
【００５３】
図６（Ｃ）に示す画素３５２及び図６（Ｄ）に示す画素３５３も回路構成自体は、図６（Ｂ）に示す画素３５１と同一である。ただし、図６（Ｃ）に示す画素３５２では、トランジスタ３５２１のソース及びドレインの一方が信号線３４１ではなく信号線３４２に電気的に接続される点が図６（Ｂ）に示す画素３５１と異なり、図６（Ｄ）に示す画素３５３では、トランジスタ３５３１のソース及びドレインの一方が信号線３４１ではなく信号線３４３に電気的に接続される点が図６（Ｂ）に示す画素３５１と異なる。
【００５４】
＜走査線駆動回路３１の構成例＞
図７（Ａ）は、図６（Ａ）に示す液晶表示装置が有する走査線駆動回路３１の構成例を示す図である。図７（Ａ）に示す走査線駆動回路３１は、ｎ個の出力端子を有するシフトレジスタ３１１〜３１３を有する。なお、シフトレジスタ３１１が有する出力端子のそれぞれは、領域３０１に配設されたｎ本の走査線３３のいずれかに電気的に接続され、シフトレジスタ３１２が有する出力端子のそれぞれは、領域３０２に配設されたｎ本の走査線３３のいずれかに電気的に接続され、シフトレジスタ３１３が有する出力端子のそれぞれは、領域３０３に配設されたｎ本の走査線３３のいずれかに電気的に接続される。すなわち、シフトレジスタ３１１は、領域３０１において選択信号を供給するシフトレジスタであり、シフトレジスタ３１２は、領域３０２において選択信号を供給するシフトレジスタであり、シフトレジスタ３１３は、領域３０３において選択信号を供給するシフトレジスタである。具体的には、シフトレジスタ３１１は、外部から入力される走査線駆動回路用スタート信号（ＧＳＰ）をきっかけとして、１行目に配設された走査線３３を起点として順次選択信号をシフト（走査線３３を走査線駆動回路用クロック信号（ＧＣＫ）１／２周期毎に順次選択）する機能を有し、シフトレジスタ３１２は、外部から入力される走査線駆動回路用スタート信号（ＧＳＰ）をきっかけとして、（ｎ＋１）行目に配設された走査線３３を起点として順次選択信号をシフトする機能を有し、シフトレジスタ３１３は、外部から入力される走査線駆動回路用スタート信号（ＧＳＰ）をきっかけとして、（２ｎ＋１）行目に配設された走査線３３を起点として順次選択信号をシフトする機能を有する。
【００５５】
＜走査線駆動回路３１の動作例＞
上述した走査線駆動回路３１の動作例について図７（Ｂ）を参照して説明する。なお、図７（Ｂ）には、走査線駆動回路用クロック信号（ＧＣＫ）、シフトレジスタ３１１が有するｎ個の出力端子から出力される信号（ＳＲ３１１ｏｕｔ）、シフトレジスタ３１２が有するｎ個の出力端子から出力される信号（ＳＲ３１２ｏｕｔ）、及びシフトレジスタ３１３が有するｎ個の出力端子から出力される信号（ＳＲ３１３ｏｕｔ）を示している。
【００５６】
サンプリング期間（Ｔ１）において、シフトレジスタ３１１では、１行目に配設された走査線３３を起点としてｎ行目に配設された走査線３３までハイレベルの電位が１／２クロック周期（水平走査期間）毎に順次シフトし、シフトレジスタ３１２では、（ｎ＋１）行目に配設された走査線３３を起点として２ｎ行目に配設された走査線３３までハイレベルの電位が１／２クロック周期（水平走査期間）毎に順次シフトし、シフトレジスタ３１３では、（２ｎ＋１）行目に配設された走査線３３を起点として３ｎ行目に配設された走査線３３までハイレベルの電位が１／２クロック周期（水平走査期間）毎に順次シフトする。そのため、走査線駆動回路３１は、走査線３３を介して、１行目に配設されたｍ個の画素３５１からｎ行目に配設されたｍ個の画素３５１を順次選択するとともに、（ｎ＋１）行目に配設されたｍ個の画素３５２から２ｎ行目に配設されたｍ個の画素３５２を順次選択し、（２ｎ＋１）行目に配設されたｍ個の画素３５３から３ｎ行目に配設されたｍ個の画素３５３を順次選択することになる。すなわち、走査線駆動回路３１は、水平走査期間毎に異なる３行に配設された３ｍ個の画素に対して選択信号を供給することが可能である。
【００５７】
サンプリング期間（Ｔ２）及びサンプリング期間（Ｔ３）において、シフトレジスタ３１１〜３１３の動作は、サンプリング期間（Ｔ１）と同じである。すなわち、走査線駆動回路３１は、サンプリング期間（Ｔ１）と同様に、水平走査期間毎に特定の３行に配設された３ｍ個の画素に対して選択信号を供給することが可能である。
【００５８】
＜信号線駆動回路３２の構成例＞
図８は、図６（Ａ）に示す液晶表示装置が有する信号線駆動回路３２の構成例を示す図である。図８に示す信号線駆動回路３２は、ｍ個の出力端子を有するシフトレジスタ３２０と、ｍ個のトランジスタ３２１と、ｍ個のトランジスタ３２２と、ｍ個のトランジスタ３２３と、を有する。なお、トランジスタ３２１のゲートは、シフトレジスタ３２０が有するｊ番目（ｊは、１以上ｍ以下の自然数）の出力端子に電気的に接続され、ソース及びドレインの一方が第１の画像信号（ｄａｔａ１）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部３０においてｊ列目に配設された信号線３４１に電気的に接続される。また、トランジスタ３２２のゲートは、シフトレジスタ３２０が有するｊ番目の出力端子に電気的に接続され、ソース及びドレインの一方が第２の画像信号（ｄａｔａ２）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部３０においてｊ列目に配設された信号線３４２に電気的に接続される。また、トランジスタ３２３のゲートは、シフトレジスタ３２０が有するｊ番目の出力端子に電気的に接続され、ソース及びドレインの一方が第３の画像信号（ｄａｔａ３）を供給する配線に電気的に接続され、ソース及びドレインの他方が画素部３０においてｊ列目に配設された信号線３４３に電気的に接続される。
【００５９】
なお、ここでは、第１の画像信号（ｄａｔａ１）として、サンプリング期間（Ｔ１）において、赤（Ｒ）の画像信号（赤（Ｒ）を呈する光の透過を制御するための画像信号）を信号線３４１に供給し、サンプリング期間（Ｔ２）において、緑（Ｇ）の画像信号（緑（Ｇ）を呈する光の透過を制御するための画像信号）を信号線３４１に供給し、サンプリング期間（Ｔ３）において、青（Ｂ）の画像信号（青（Ｂ）を呈する光の透過を制御するための画像信号）を信号線３４１に供給することとする。また、第２の画像信号（ｄａｔａ２）として、サンプリング期間（Ｔ１）において、青（Ｂ）の画像信号を信号線３４２に供給し、サンプリング期間（Ｔ２）において、赤（Ｒ）の画像信号を信号線３４２に供給し、サンプリング期間（Ｔ３）において、緑（Ｇ）の画像信号を信号線３４２に供給することとする。また、第３の画像信号（ｄａｔａ３）として、サンプリング期間（Ｔ１）において、緑（Ｇ）の画像信号を信号線３４３に供給し、サンプリング期間（Ｔ２）において、青（Ｂ）の画像信号を信号線３４３に供給し、サンプリング期間（Ｔ３）において、赤（Ｒ）の画像信号を信号線３４３に供給することとする。
【００６０】
＜バックライトの構成例＞
本実施の形態の液晶表示装置のバックライトとして、実施の形態１に示したバックライトを適用することが可能である。そのため、ここでは前述の説明を援用することとする。
【００６１】
＜液晶表示装置の動作例＞
本実施の形態の液晶表示装置は、実施の形態１に示した液晶表示装置と同様の動作（図５参照）を行うことが可能である。すなわち、本実施の形態の液晶表示装置は、サンプリング期間（Ｔ１）において、１行目に配設されたｍ個の画素３５１からｎ行目に配設されたｍ個の画素３５１を順次選択し、且つ（ｎ＋１）行目に配設されたｍ個の画素３５２から２ｎ行目に配設されたｍ個の画素３５２を順次選択し、且つ（２ｎ＋１）行目に配設されたｍ個の画素３５３から３ｎ行目に配設されたｍ個の画素３５３を順次選択することで、各画素に画像信号を入力することが可能である。
【００６２】
また、本実施の形態の液晶表示装置では、実施の形態１に示した液晶表示装置と同様に、領域（１行目乃至ｎ行目、（ｎ＋１）行目乃至２ｎ行目、及び（２ｎ＋１）行目乃至３ｎ行目）毎に、選択信号の供給と、特定色を呈する光の供給とを並行して行うことが可能である。
【００６３】
＜本実施の形態の液晶表示装置について＞
本実施の形態の液晶表示装置は、実施の形態１に示した液晶表示装置と同様の作用を有する液晶表示装置である。さらに、本実施の形態の液晶表示装置は、実施の形態１に示した液晶表示装置と比較して、画素部に配設される走査線の本数及び各画素に設けられるトランジスタの数を低減することで、開口率を向上させることが可能である。また、画素部に配設される走査線の本数を低減することで信号線と走査線とが重畳することによって生じる寄生容量を低減することができるため、信号線を高速駆動することが可能である。また、走査線駆動回路の回路面積を縮小すること、及び走査線駆動回路の動作に必要とされる信号を低減すること（異なる走査線駆動回路用スタート信号を複数のシフトレジスタに供給する必要がない）が可能である。
【００６４】
＜変形例＞
本実施の形態の液晶表示装置は、本発明の一態様であり、当該液晶表示装置と異なる点を有する液晶表示装置も本発明には含まれる。例えば、本実施の形態の液晶表示装置の構成を、実施の形態１の変形例に示した構成に変更することが可能である。具体的には、本実施の形態の液晶表示装置が有するシフトレジスタを同等の機能を有する回路（デコーダなど）に置換することなどが可能である。
【００６５】
また、本実施の形態の液晶表示装置においては、画素部３０を３つの領域に分割する構成について示したが、本実施の形態の液晶表示装置は、当該構成に限定されない。すなわち、本実施の形態の液晶表示装置では、画素部３０を任意の複数領域に分割する構成とすることが可能である。なお、自明ではあるが、当該領域数を変化させる場合、当該領域数と同数のシフトレジスタなどを設ける必要があることを付記する。
【００６６】
また、本実施の形態の液晶表示装置においては、３つの領域に含まれる画素数が同一である構成（全ての領域においてｎ行ｍ列の画素が含まれる構成）について示したが、本実施の形態の液晶表示装置では、領域毎に含まれる画素数を変化させることが可能である。具体的には、第１の領域にはｃ行ｍ列（ｃは、自然数）の画素が含まれ、第２の領域にはｄ行ｍ列（ｄは、ｃと異なる自然数）の画素が含まれる構成とすることが可能である。
【００６７】
（実施の形態３）
本実施の形態では、実施の形態１又は２に示した液晶表示装置の具体的な構成について、説明する。
【００６８】
＜画素に設けられるトランジスタの一例＞
実施の形態１に示した液晶表示装置においては、各画素に複数のトランジスタが設けられる。そして、該複数のトランジスタを順次用いて、当該画素に対する画像信号の入力を制御する。これにより、複数の行に配設された画素に対する画像信号の供給を同時に行うことを可能にしている。ただし、これに付随して、当該液晶表示装置においては、画素に保持される画像信号のリークが当該画素に設けられるトランジスタの個数に応じて増加する。そのため、当該液晶表示装置においては、各画素に設けられるトランジスタとして、オフ特性に優れる（オフ電流が少ない）トランジスタが好ましい。以下では、当該トランジスタとして好ましいトランジスタの一例について図９を参照して説明する。具体的には、チャネル形成領域が酸化物半導体によって構成されるトランジスタについて説明する。当該トランジスタは、当該酸化物半導体を高純度化することで、オフ電流を極めて少なくすることが可能である（以下に詳述する）。また、当該トランジスタを用いて、走査線駆動回路を構成することもできる。その場合、製造プロセス数の低減によるコストの低減及び歩留まりの向上が図れる。
【００６９】
なお、酸化物半導体のバンドギャップは３．０〜３．５ｅＶである。一方、炭化シリコンのバンドギャップは３．２６ｅＶ、窒化ガリウムのバンドギャップは３．３９ｅＶと、ともにシリコンの約３倍程度の大きなバンドギャップを有している。よって、これら炭化シリコンや窒化ガリウムなどの化合物半導体は、ワイドギャップ半導体という点において、酸化物半導体と共通であり、バンドギャップが大きいという特性が、信号処理回路の耐圧向上、電力損失の低減などに有利である。
【００７０】
ところが、炭化シリコンや窒化ガリウムなどの化合物半導体は単結晶であることが必須で、単結晶材料を得るためには、酸化物半導体のプロセス温度よりも著しく高い温度による結晶成長であるとか、特殊な基板上のエピタキシャル成長が必要であるとか、作製条件が厳しく、いずれも入手が容易なシリコンウェハや耐熱温度の低いガラス基板上への成膜は不可能である。よって、安価な基板を利用できない上に、基板の大型化には対応できないため、炭化シリコンや窒化ガリウムなどの化合物半導体を用いた信号処理回路は量産性が低い。一方、酸化物半導体は、３００〜８５０℃の熱処理で成膜することが可能であり、ガラス基板上への成膜が可能である。また、集積回路上に、酸化物半導体による半導体素子を積層させることも可能である。
【００７１】
図９に示すトランジスタ２１１は、絶縁表面を有する基板２２０上に設けられたゲート層２２１と、ゲート層２２１上に設けられたゲート絶縁層２２２と、ゲート絶縁層２２２上に設けられた酸化物半導体層２２３と、酸化物半導体層２２３上に設けられたソース層２２４ａ及びドレイン層２２４ｂとを有する。また、図９においては、トランジスタ２１１を覆い、酸化物半導体層２２３に接する絶縁層２２５と、絶縁層２２５上に設けられた保護絶縁層２２６とが図示されている。
【００７２】
図９に示すトランジスタ２１１は、上記の通り、半導体層として酸化物半導体層２２３を具備する。酸化物半導体層２２３に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、二元系金属酸化物であるＩｎ−Ｇａ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系、または単元系金属酸化物であるＩｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などを用いることができる。また、上記酸化物半導体にＳｉＯ２を含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、少なくともＩｎとＧａとＺｎを含む酸化物であり、その組成比に特に制限はない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
【００７３】
また、酸化物半導体層２２３は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどを選択することができる。
【００７４】
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１．５：１〜１５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝３：４〜１５：２）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【００７５】
上述した酸化物半導体は、電気的特性変動を抑止するため、変動要因となる水素、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を意図的に排除することで高純度化し、電気的にＩ型（真性）化された酸化物半導体である。
【００７６】
よって酸化物半導体中の水素は少なければ少ないほどよい。また、高純度化された酸化物半導体層中には水素や酸素欠損等に由来するキャリアが極めて少なく（ゼロに近い）、キャリア密度は１×１０１２／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満である。即ち、酸化物半導体層の水素や酸素欠損等に由来するキャリア密度を限りなくゼロに近くする。酸化物半導体層中に水素や酸素欠損等に由来するキャリアが極めて少ないため、トランジスタがオフ状態のときのリーク電流（オフ電流）を少なくすることができる。また、水素や酸素欠損等に由来する不純物準位が少ないことにより、光照射、温度変化、バイアス印加等による電気特性の変動及び劣化を少なくすることができる。なお、オフ電流は少なければ少ないほど好ましい。上記酸化物半導体を半導体層として用いたトランジスタは、チャネル幅（ｗ）１μｍあたりの電流値が１００ｚＡ（ゼプトアンペア）以下、好ましくは１０ｚＡ以下、更に好ましくは１ｚＡ以下である。さらに、ｐｎ接合がなく、ホットキャリア劣化がないため、トランジスタの電気的特性がこれら要因の影響を受けない。
【００７７】
このように酸化物半導体層に含まれる水素を徹底的に除去することにより高純度化された酸化物半導体をチャネル形成領域に用いたトランジスタは、オフ電流を極めて小さくすることができる。つまり、トランジスタのオフ状態において、酸化物半導体層は絶縁体とみなせて回路設計を行うことができる。一方で、酸化物半導体層は、トランジスタのオン状態においては、非晶質シリコンで形成される半導体層よりも高い電流供給能力を見込むことができる。
【００７８】
絶縁表面を有する基板２２０として、例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
【００７９】
トランジスタ２１１において、下地膜となる絶縁膜を基板２２０とゲート層２２１の間に設けてもよい。下地膜は、基板からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができる。
【００８０】
ゲート層２２１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。
【００８１】
ゲート絶縁層２２２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層又は積層して形成することができる。例えば、第１のゲート絶縁層としてプラズマＣＶＤ法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化シリコン層（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化シリコン層（ＳｉＯｘ（ｘ＞０））を積層することができる。
【００８２】
ソース層２２４ａ、ドレイン層２２４ｂに用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いることができる。また、Ａｌ、Ｃｕなどの金属層の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属層を積層させた構成としても良い。また、Ａｌ膜に生ずるヒロックやウィスカーの発生を防止する元素（Ｓｉ、Ｎｄ、Ｓｃなど）が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。
【００８３】
また、ソース層２２４ａ、ドレイン層２２４ｂ（これらと同じ層で形成される配線層を含む）となる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
【００８４】
絶縁層２２５は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などの無機絶縁膜を用いることができる。
【００８５】
保護絶縁層２２６は、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。
【００８６】
また、保護絶縁層２２６上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
【００８７】
＜トランジスタのオフ電流について＞
次いで、高純度化された酸化物半導体層を具備するトランジスタのオフ電流を求めた結果について説明する。
【００８８】
まず、高純度化された酸化物半導体層を具備するトランジスタのオフ電流が十分に小さいことを考慮して、チャネル幅Ｗが１ｍと十分に大きいトランジスタを用意してオフ電流の測定を行った。チャネル幅Ｗが１ｍのトランジスタのオフ電流を測定した結果を図１０に示す。図１０において、横軸はゲート電圧ＶＧ、縦軸はドレイン電流ＩＤである。ドレイン電圧ＶＤが＋１Ｖまたは＋１０Ｖの場合、ゲート電圧ＶＧが−５Ｖから−２０Ｖの範囲では、トランジスタのオフ電流は、検出限界である１×１０−１２Ａ以下であることがわかった。また、トランジスタのオフ電流（ここでは、チャネル幅１μｍあたりの値）は１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下となることがわかった。
【００８９】
次に、高純度化された酸化物半導体層を具備するトランジスタのオフ電流をさらに正確に求めた結果について説明する。上述したように、高純度化された酸化物半導体層を具備するトランジスタのオフ電流は、測定器の検出限界である１×１０−１２Ａ以下であることがわかった。そこで、特性評価用素子を作製し、より正確なオフ電流の値（上記測定における測定器の検出限界以下の値）を求めた結果について説明する。
【００９０】
はじめに、電流測定方法に用いた特性評価用素子について、図１１を参照して説明する。
【００９１】
図１１に示す特性評価用素子は、測定系１８００が３つ並列に接続されている。測定系１８００は、容量素子１８０２、トランジスタ１８０４、トランジスタ１８０５、トランジスタ１８０６、トランジスタ１８０８を有する。トランジスタ１８０４、トランジスタ１８０８には、高純度化された酸化物半導体層を具備するトランジスタを適用した。
【００９２】
測定系１８００において、トランジスタ１８０４のソース及びドレインの一方と、容量素子１８０２の一方の端子と、トランジスタ１８０５のソース及びドレインの一方は、電源（Ｖ２を与える電源）に接続されている。また、トランジスタ１８０４のソース及びドレインの他方と、トランジスタ１８０８のソース及びドレインの一方と、容量素子１８０２の他方の端子と、トランジスタ１８０５のゲートとは、電気的に接続されている。また、トランジスタ１８０８のソース及びドレインの他方と、トランジスタ１８０６のソース及びドレインの一方と、トランジスタ１８０６のゲートとは、電源（Ｖ１を与える電源）に電気的に接続されている。また、トランジスタ１８０５のソース及びドレインの他方と、トランジスタ１８０６のソース及びドレインの他方とは、出力端子に電気的に接続されている。
【００９３】
なお、トランジスタ１８０４のゲートには、トランジスタ１８０４のオン状態と、オフ状態を制御する電位Ｖｅｘｔ＿ｂ２が供給され、トランジスタ１８０８のゲートには、トランジスタ１８０８のオン状態と、オフ状態を制御する電位Ｖｅｘｔ＿ｂ１が供給される。また、出力端子からは電位Ｖｏｕｔが出力される。
【００９４】
次に、上記の特性評価用素子を用いた電流測定方法について図１２を用いて説明する。測定は、初期期間と測定期間という２つの期間を経てなされる。
【００９５】
まず、初期期間では、ノードＡ（つまり、トランジスタ１８０８のソース及びドレインの一方、容量素子１８０２の他方の端子、及びトランジスタ１８０５のゲートに電気的に接続されるノード）を高電位とする。そのために、Ｖ１の電位を高電位（ＶＤＤ）、Ｖ２の電位を低電位（ＶＳＳ）とする。
【００９６】
そして、Ｖｅｘｔ＿ｂ２を、トランジスタ１８０４がオン状態となるような電位（高電位）とする。これによって、ノードＡの電位はＶ２すなわち低電位（ＶＳＳ）となる。なお、ノードＡに低電位（ＶＳＳ）を与えるのは必須ではない。その後、Ｖｅｘｔ＿ｂ２を、トランジスタ１８０４がオフ状態となるような電位（低電位）として、トランジスタ１８０４をオフ状態とする。そして、次に、Ｖｅｘｔ＿ｂ１を、トランジスタ１８０８がオン状態となるような電位（高電位）とする。これによって、ノードＡの電位はＶ１、すなわち高電位（ＶＤＤ）となる。その後、Ｖｅｘｔ＿ｂ１を、トランジスタ１８０８がオフ状態となるような電位とする。これによって、ノードＡは高電位となったままフローティング状態となり、初期期間が終了する。
【００９７】
その後の測定期間においては、電位Ｖ１及び電位Ｖ２を、ノードＡに電荷が流れ込む、またはノードＡから電荷が流れ出すような電位とする。ここでは、電位Ｖ１及び電位Ｖ２をともに低電位とする。ただし、出力電位Ｖｏｕｔを測定するタイミングにおいては、出力回路を動作させる必要が生じるため、一時的にＶ１を高電位とする。なお、Ｖ１を高電位とする期間は、測定に影響を与えない程度の短期間とする。
【００９８】
測定期間においては、トランジスタ１８０４およびトランジスタ１８０８のオフ電流により、ノードＡからＶ１が与えられる配線あるいはＶ２が与えられる配線に電荷が移動する。すなわち、時間の経過と共にノードＡに保持される電荷量が変動し、これに従ってノードＡの電位が変動する。これは、トランジスタ１８０５のゲートの電位が変動することを意味する。
【００９９】
電荷の測定は、定期的かつ一時的にＶｅｘｔ＿ｂ１の電位を、高電位として、Ｖｏｕｔを測定することによりおこなわれる。トランジスタ１８０５及びトランジスタ１８０６で構成される回路はインバータである。もし、ノードＡが高電位であれば、Ｖｏｕｔは低電位となり、ノードＡが低電位であれば、Ｖｏｕｔは高電位となる。当初、高電位であったノードＡも電荷の減少により、徐々に電位が低下する。その結果、Ｖｏｕｔの電位も変動する。インバータの増幅作用により、ノードＡの電位は増幅されてＶｏｕｔとして出力されるため、Ｖｏｕｔを測定することによってノードＡの電位の微少な変動値を測定することが可能となる。
【０１００】
得られた出力電位Ｖｏｕｔから、オフ電流を算出する方法について、以下に説明する。
【０１０１】
オフ電流の算出に先だって、ノードＡの電位ＶＡと、出力電位Ｖｏｕｔとの関係を求めておく。これにより、出力電位ＶｏｕｔからノードＡの電位ＶＡを求めることができる。上述の関係から、ノードＡの電位ＶＡは、出力電位Ｖｏｕｔの関数として次式のように表すことができる。
【０１０２】
【数１】
0005719215.tif 000002
【０１０３】
また、ノードＡの電荷ＱＡは、ノードＡの電位ＶＡ、ノードＡに接続される容量ＣＡ、定数（ｃｏｎｓｔ）を用いて、次式のように表される。ここで、ノードＡに接続される容量ＣＡは、容量素子１８０２の容量と他の容量の和である。
【０１０４】
【数２】
0005719215.tif 000003
【０１０５】
ノードＡでの電流ＩＡは、ノードＡに接続される容量に流れ込む電荷（またはノードＡに接続される容量から流れ出す電荷）の時間微分であるから、ノードＡでの電流ＩＡは次式のように表される。
【０１０６】
【数３】
0005719215.tif 000004
【０１０７】
このように、ノードＡに接続される容量ＣＡと、出力端子の出力電位Ｖｏｕｔから、ノードＡの電流ＩＡを求めることができる。
【０１０８】
以上に示す方法により、オフ状態においてトランジスタのソースとドレイン間を流れるリーク電流（オフ電流）を測定することができる。
【０１０９】
ここでは、チャネル長Ｌ＝１０μｍ、チャネル幅Ｗ＝５０μｍの、高純度化された酸化物半導体層を具備するトランジスタ１８０４、高純度化された酸化物半導体層を具備するトランジスタ１８０８を作製した。また、並列された各測定系１８００において、容量素子１８０２の各容量値を、１００ｆＦ、１ｐＦ、３ｐＦとした。
【０１１０】
なお、上述した測定では、ＶＤＤ＝５Ｖ、ＶＳＳ＝０Ｖとした。また、測定期間においては、電位Ｖ１を原則としてＶＳＳとし、１０〜３００ｓｅｃごとに、１００ｍｓｅｃの期間だけＶＤＤとしてＶｏｕｔを測定した。また、素子に流れる電流Ｉの算出に用いられるΔｔは、約３００００ｓｅｃとした。
【０１１１】
図１３に、上記電流測定に係る経過時間Ｔｉｍｅと、出力電位Ｖｏｕｔとの関係を示す。図１３より、時間の経過にしたがって、電位が変化している様子が確認できる。
【０１１２】
図１４には、上記電流測定によって算出された室温（２５℃）におけるオフ電流を示す。なお、図１４は、トランジスタ１８０４又はトランジスタ１８０８のソース−ドレイン電圧Ｖと、オフ電流Ｉとの関係を表すものである。図１４から、ソース−ドレイン電圧が４Ｖの条件において、オフ電流は約４０ｚＡ／μｍであることが分かった。また、ソース−ドレイン電圧が３．１Ｖの条件において、オフ電流は１０ｚＡ／μｍ以下であることが分かった。なお、１ｚＡは１０−２１Ａを表す。
【０１１３】
さらに、上記電流測定によって算出された８５℃の温度環境下におけるオフ電流について図１５に示す。図１５は、８５℃の温度環境下におけるトランジスタ１８０４又はトランジスタ１８０８のソース−ドレイン電圧Ｖと、オフ電流Ｉとの関係を表すものである。図１５から、ソース−ドレイン電圧が３．１Ｖの条件において、オフ電流は１００ｚＡ／μｍ以下であることが分かった。
【０１１４】
以上により、高純度化された酸化物半導体層を具備するトランジスタでは、オフ電流が十分に小さくなることが確認された。
【０１１５】
＜トランジスタの変形例＞
また、上述した説明においては、画素に設けられるトランジスタとして、チャネルエッチ型と呼ばれるボトムゲート構造のトランジスタ２１１を適用する構成（図９参照）について示したが、トランジスタは当該構成に限定されない。例えば、図１６（Ａ）〜（Ｃ）に示すトランジスタを適用することが可能である。
【０１１６】
図１６（Ａ）に示すトランジスタ５１０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造の一つである。
【０１１７】
トランジスタ５１０は、絶縁表面を有する基板２２０上に、ゲート層２２１、ゲート絶縁層２２２、酸化物半導体層２２３、酸化物半導体層２２３のチャネル形成領域を覆うチャネル保護層として機能する絶縁層５１１、ソース層２２４ａ、及びドレイン層２２４ｂを含む。また、ソース層２２４ａ、ドレイン層２２４ｂ、及び絶縁層５１１を覆う保護絶縁層２２６が形成されている。
【０１１８】
なお、絶縁層５１１としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタルなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１１９】
図１６（Ｂ）示すトランジスタ５２０はボトムゲート型のトランジスタであり、絶縁表面を有する基板である基板２２０上に、ゲート層２２１、ゲート絶縁層２２２、ソース層２２４ａ、ドレイン層２２４ｂ、及び酸化物半導体層２２３を含む。また、ソース層２２４ａ及びドレイン層２２４ｂを覆い、酸化物半導体層２２３に接する絶縁層２２５が設けられている。絶縁層２２５上にはさらに保護絶縁層２２６が形成されている。
【０１２０】
トランジスタ５２０においては、ゲート絶縁層２２２は基板２２０及びゲート層２２１上に接して設けられ、ゲート絶縁層２２２上にソース層２２４ａ、ドレイン層２２４ｂが接して設けられている。そして、ゲート絶縁層２２２、及びソース層２２４ａ、ドレイン層２２４ｂ上に酸化物半導体層２２３が設けられている。
【０１２１】
図１６（Ｃ）に示すトランジスタ５３０は、トップゲート構造のトランジスタの一つである。トランジスタ５３０は、絶縁表面を有する基板２２０上に、絶縁層５３１、酸化物半導体層２２３、ソース層２２４ａ、及びドレイン層２２４ｂ、ゲート絶縁層２２２、ゲート層２２１を含み、ソース層２２４ａ、ドレイン層２２４ｂにそれぞれ配線層５３２ａ、配線層５３２ｂが接して設けられ電気的に接続している。
【０１２２】
なお、絶縁層５３１としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタルなどの絶縁体を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１２３】
また、配線層５３２ａ、配線層５３２ｂとしては、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、上述した元素を成分とする合金、または上述した元素を成分とする窒化物を適用することができる。また、これらの材料の積層構造を適用することもできる。
【０１２４】
＜画素の断面の具体例＞
本発明の一態様に係る液晶表示装置は、画素部にオフ電流が低く、なおかつ信頼性の高いトランジスタを用いているので、高い視認性、高い信頼性を得ることができる。
【０１２５】
図１７に、本発明の一態様に係る液晶表示装置の、画素の断面図を一例として示す。図１７に示すトランジスタ１４０１は、絶縁表面上に形成されたゲート層１４０２と、ゲート層１４０２上のゲート絶縁層１４０３と、ゲート絶縁層１４０３上においてゲート層１４０２と重なっている酸化物半導体層１４０４と、酸化物半導体層１４０４上に積層するように形成され、ソース層またはドレイン層として機能する導電膜１４０５及び導電膜１４０６とを有する。さらに、トランジスタ１４０１は、酸化物半導体層１４０４上に形成された絶縁層１４０７を、その構成要素に含めても良い。絶縁層１４０７は、ゲート層１４０２と、ゲート絶縁層１４０３と、酸化物半導体層１４０４と、導電膜１４０５及び導電膜１４０６とを覆うように形成されている。
【０１２６】
絶縁層１４０７上には絶縁層１４０８が形成されている。絶縁層１４０７、絶縁層１４０８の一部には開口部が設けられており、該開口部において導電膜１４０６と接するように、画素電極１４１０が形成されている。
【０１２７】
また、絶縁層１４０８上には、液晶素子のセルギャップを制御するためのスペーサ１４１７が形成されている。スペーサ１４１７は絶縁層を所望の形状にエッチングすることで形成することが可能であるが、球状スペーサを絶縁層１４０８上に散布することでセルギャップを制御するようにしても良い。
【０１２８】
そして、画素電極１４１０上には、配向膜１４１１が形成されている。また、対向基板１４２０には、画素電極１４１０と対峙する対向電極１４１３が設けられており、対向電極１４１３の画素電極１４１０に近い側には配向膜１４１４が形成されている。配向膜１４１１、配向膜１４１４は、ポリイミド、ポリビニルアルコールなどの有機樹脂を用いて形成することができ、その表面には、液晶分子を一定方向に配列させるためのラビングなどの配向処理が施されている。ラビングは、配向膜に接して、ナイロンなどの布を巻いたローラーを回転させて、上記配向膜の表面を一定方向に擦ることで行うことができる。なお、酸化珪素などの無機材料を用い、配向処理を施すことなく蒸着法で配向特性を有する配向膜１４１１、配向膜１４１４を直接形成することも可能である。
【０１２９】
そして、画素電極１４１０と、対向電極１４１３の間においてシール材１４１６に囲まれた領域には、液晶１４１５が設けられている。液晶１４１５の注入は、ディスペンサ式（滴下式）を用いても良いし、ディップ式（汲み上げ式）を用いていても良い。なお、シール材１４１６にはフィラーが混入されていても良い。
【０１３０】
また、画素間における液晶１４１５の配向の乱れに起因するディスクリネーションが視認されるのを防ぐために、画素間に、光を遮蔽することができる遮蔽膜を形成しても良い。遮蔽膜には、カーボンブラック、低次酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。または、クロムを用いた膜で、遮蔽膜を形成することも可能である。
【０１３１】
画素電極１４１０と対向電極１４１３は、例えば、酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などの透明導電材料を用いることができる。
【０１３２】
なお、ここでは、液晶表示装置として、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）型を示したが、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）型、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）型、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）型、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）型等の、その他の液晶表示装置であっても良い。
【０１３３】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、カイラル剤や紫外線硬化樹脂を添加して温度範囲を改善する。具体的には、５重量％以上のカイラル剤を混合させた液晶組成物を液晶１４１５に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答時間が１０μｓｅｃ．以上１００μｓｅｃ．以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。このような特性を有する液晶は、上述した液晶表示装置（画像を形成するために複数回の画像信号を各画素に入力することが必要な液晶表示装置）が有する液晶として特に好ましい。
【０１３４】
なお、図１７では、画素電極１４１０と対向電極１４１３の間に液晶１４１５が挟まれている構造を有する液晶素子を例に挙げて説明したが、本発明の一態様に係る液晶表示装置はこの構成に限定されない。ＩＰＳ型の液晶素子やブルー相を用いた液晶素子のように、一対の電極が共に一の基板に形成されていても良い。
【０１３５】
＜画素部と駆動回路間の接続の具体例＞
次いで、画素部の形成された基板に、駆動回路が形成された基板を直接実装する場合の、端子間の接続の仕方について説明する。
【０１３６】
図１８（Ａ）に、ワイヤボンディング法を用いた場合の、駆動回路が形成された基板９００と、画素部が形成された基板９０１の接続部分の断面図を示す。基板９００は基板９０１上に、接着剤９０３により貼り付けられている。基板９００には、駆動回路を構成するトランジスタ９０６が設けられている。そして、トランジスタ９０６は、基板９００において表面に露出するように形成された、端子として機能するパッド９０７と電気的に接続されている。そして、図１８（Ａ）に示す基板９０１上には端子９０４が形成されており、ワイヤ９０５によってパッド９０７と端子９０４とが接続されている。
【０１３７】
次に、図１８（Ｂ）に、フリップチップ法を用いた場合の、画素部の形成された基板９１１と、駆動回路が形成された基板９１０の、接続部分の断面図を示す。図１８（Ｂ）では、基板９１０において表面に露出するよう形成されたパッド９１２に、ソルダーボール９１３が接続されている。よって、基板９１０に形成された駆動回路を構成するトランジスタ９１４は、パッド９１２を介してソルダーボール９１３と電気的に接続されている。そして、ソルダーボール９１３は、基板９１１上に形成された端子９１６と接続されている。
【０１３８】
なお、ソルダーボール９１３と、端子９１６との接続は、熱圧着や、超音波による振動を加えた熱圧着等様々な方法を用いることができる。なお、基板９１０と基板９１１との間にアンダーフィルを設け、圧着後のソルダーボール間の隙間を埋めるようにし、接続部分の機械的強度や、基板９１１において発生した熱の拡散などの効率を高めるようにしても良い。アンダーフィルは必ずしも用いる必要はないが、基板９１０と基板９１１の熱膨張係数のミスマッチから生ずる応力により、接続不良が起こるのを防ぐことができる。超音波を加えて圧着する場合、単に熱圧着する場合に比べて接続不良を抑えることができる。
【０１３９】
フリップチップ法の場合、接続するべきパッドの数が増加しても、ワイヤボンディング法に比べて、比較的パッド間のピッチを広く確保することができるので、端子数の多い場合の接続に向いている。
【０１４０】
なお、ソルダーボールの形成に、金属のナノ粒子が分散された分散液を吐出する液滴吐出法を用いていても良い。
【０１４１】
次に、図１８（Ｃ）に、異方性の導電性樹脂を用いた場合の、画素部の形成された基板９２１と、駆動回路が形成された基板９２０の、接続部分の断面図を示す。図１８（Ｃ）では、基板９２０において表面に露出するよう形成されたパッド９２２が、基板９２０に形成された駆動回路を構成するトランジスタ９２４と電気的に接続されている。そして、パッド９２２は、基板９２１上に形成された端子９２６と、異方性の導電性樹脂９２７を介して接続されている。
【０１４２】
なお、接続方法は図１８に示した方法に限定されない。ワイヤボンディング法とフリップチップ法を組み合わせて、接続を行うようにしても良い。
【０１４３】
＜画素部を有する基板に実装される駆動回路の具体例＞
次いで、駆動回路を有する基板の実装方法について説明する。本発明の一態様に係る液晶表示装置は、酸化物半導体によってチャネル形成領域が構成されるトランジスタを用いているため、画素部と共に駆動回路の一部を、一の基板に作り込むことができる。
【０１４４】
図１９（Ａ）に示す液晶表示装置は、基板６００１に、画素部６００２と、走査線駆動回路６００３とが形成されている。対向基板６００６は、画素部６００２と走査線駆動回路６００３を覆うように、基板６００１と重なっている。そして、信号線駆動回路が形成されている基板６００４が、基板６００１に直接実装されている。具体的には、基板６００４に形成された信号線駆動回路が、基板６００１に貼り合わされ、画素部６００２と電気的に接続されている。また、画素部６００２と、走査線駆動回路６００３と、基板６００４に形成された信号線駆動回路とには、それぞれ電源電位、各種信号等が、ＦＰＣ６００５を介して供給される。
【０１４５】
図１９（Ｂ）に示す液晶表示装置は、基板６１０１に、画素部６１０２と、走査線駆動回路６１０３とが形成されている。対向基板６１０６は、画素部６１０２と走査線駆動回路６１０３を覆うように、基板６１０１と重なっている。そして、信号線駆動回路が形成された基板６１０４は、基板６１０１に接続されたＦＰＣ６１０５に実装されている。また、画素部６１０２と、走査線駆動回路６１０３と、基板６１０４に形成された信号線駆動回路とに、それぞれ電源電位、各種信号等が、ＦＰＣ６１０５を介して供給される。
【０１４６】
図１９（Ｃ）に示す液晶表示装置は、基板６２０１に、画素部６２０２と、走査線駆動回路６２０３と、信号線駆動回路の一部６２０７が形成されている。対向基板６２０６は、画素部６２０２、走査線駆動回路６２０３、及び信号線駆動回路の一部６２０７を覆うように、基板６２０１と重なっている。そして、信号線駆動回路の別の一部が形成された基板６２０４は、基板６２０１に直接実装されている。具体的には、基板６２０４に形成された信号線駆動回路の別の一部が、基板６２０１に貼り合わされ、信号線駆動回路の一部６２０７と電気的に接続されている。また、画素部６２０２と、走査線駆動回路６２０３と、信号線駆動回路の一部６２０７と、基板６２０４に形成された信号線駆動回路の別の一部とに、それぞれ電源電位、各種信号等が、ＦＰＣ６２０５を介して供給される。
【０１４７】
基板の実装方法は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。また、ＩＣチップを実装する位置は、電気的な接続が可能であるならば、図１９に示した位置に限定されない。また、コントローラ、ＣＰＵ、メモリ等をＩＣチップで形成し、画素部の形成された基板に実装するようにしても良い。
【０１４８】
＜液晶表示装置の具体例＞
次いで、本発明の一態様に係る液晶表示装置のパネルの外観について、図２０を用いて説明する。図２０（Ａ）は、基板４００１と対向基板４００６とをシール材４００５によって接着させたパネルの上面図であり、図２０（Ｂ）は、図２０（Ａ）の破線Ａ−Ａ’における断面図に相当する。
【０１４９】
基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むように、シール材４００５が設けられている。また、画素部４００２、走査線駆動回路４００４の上に対向基板４００６が設けられている。よって、画素部４００２と走査線駆動回路４００４は、基板４００１とシール材４００５と対向基板４００６とによって、液晶４００７と共に封止されている。
【０１５０】
また、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、信号線駆動回路４００３が形成された基板４０２１が、実装されている。図２０では、信号線駆動回路４００３に含まれるトランジスタ４００９を例示している。
【０１５１】
また、基板４００１上に設けられた画素部４００２、走査線駆動回路４００４は、トランジスタを複数有している。図２０（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０、トランジスタ４０２２を例示している。トランジスタ４０１０、トランジスタ４０２２は、酸化物半導体によってチャネル形成領域が構成される。
【０１５２】
また、液晶素子４０１１が有する画素電極４０３０は、トランジスタ４０１０と電気的に接続されている。そして、液晶素子４０１１の対向電極４０３１は、対向基板４００６に形成されている。画素電極４０３０と対向電極４０３１と液晶４００７とが重なっている部分が、液晶素子４０１１に相当する。
【０１５３】
また、スペーサ４０３５が、画素電極４０３０と対向電極４０３１との間の距離（セルギャップ）を制御するために設けられている。なお、図２０（Ｂ）では、スペーサ４０３５が、絶縁膜をパターニングすることで形成されている場合を例示しているが、球状スペーサを用いていても良い。
【０１５４】
また、信号線駆動回路４００３、走査線駆動回路４００４、画素部４００２に与えられる各種信号及び電位は、引き回し配線４０１４及び引き回し配線４０１５を介して、接続端子４０１６から供給されている。接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０１５５】
なお、基板４００１、対向基板４００６、基板４０２１には、ガラス、セラミックス、プラスチックを用いることができる。プラスチックには、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムなどが含まれる。
【０１５６】
但し、液晶素子４０１１を透過した光の取り出し方向に位置する基板には、ガラス板、プラスチック、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０１５７】
図２１は、本発明の一態様に係る液晶表示装置の構造を示す、斜視図の一例である。図２１に示す液晶表示装置は、画素部を有するパネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、バックライトパネル１６０７と、回路基板１６０８と、信号線駆動回路の形成された基板１６１１とを有している。
【０１５８】
パネル１６０１と、第１の拡散板１６０２と、プリズムシート１６０３と、第２の拡散板１６０４と、導光板１６０５と、バックライトパネル１６０７とは、順に積層されている。バックライトパネル１６０７は、複数のバックライトユニットで構成されたバックライト１６１２を有している。導光板１６０５内部に拡散されたバックライト１６１２からの光は、第１の拡散板１６０２、プリズムシート１６０３及び第２の拡散板１６０４によって、パネル１６０１に照射される。
【０１５９】
なお、ここでは、第１の拡散板１６０２と第２の拡散板１６０４とを用いているが、拡散板の数はこれに限定されず、単数であっても３以上であっても良い。そして、拡散板は導光板１６０５とパネル１６０１の間に設けられていれば良い。よって、プリズムシート１６０３よりもパネル１６０１に近い側にのみ拡散板が設けられていても良いし、プリズムシート１６０３よりも導光板１６０５に近い側にのみ拡散板が設けられていても良い。
【０１６０】
また、プリズムシート１６０３は、図２１に示した断面が鋸歯状の形状に限定されず、導光板１６０５からの光をパネル１６０１側に集光できる形状を有していれば良い。
【０１６１】
回路基板１６０８には、パネル１６０１に入力される各種信号を生成する回路、またはこれら信号に処理を施す回路などが設けられている。そして、図２１では、回路基板１６０８とパネル１６０１とが、ＣＯＦテープ１６０９を介して接続されている。また、信号線駆動回路の形成された基板１６１１が、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）法を用いてＣＯＦテープ１６０９に接続されている。
【０１６２】
図２１では、バックライト１６１２の駆動を制御する制御系の回路が回路基板１６０８に設けられており、該制御系の回路とバックライトパネル１６０７とがＦＰＣ１６１０を介して接続されている例を示している。ただし、上記制御系の回路はパネル１６０１に形成されていても良く、この場合はパネル１６０１とバックライトパネル１６０７とがＦＰＣなどにより接続されるようにする。
【０１６３】
＜タッチパネルを用いた液晶表示装置の具体例＞
本発明の一態様に係る液晶表示装置は、タッチパネルと呼ばれる位置入力装置を有していても良い。図２２（Ａ）に、タッチパネル１６２０と、パネル１６２１とを重ね合わせている様子を示す。
【０１６４】
タッチパネル１６２０は、透光性を有する位置検出部１６２２において、指またはスタイラスなどが触れた位置を検出し、その位置情報を含む信号を生成することができる。よって、位置検出部１６２２がパネル１６２１の画素部１６２３に重なるようにタッチパネル１６２０を設けることで、液晶表示装置のユーザーが画素部１６２３のどの位置を指し示したかを情報として得ることができる。
【０１６５】
位置検出部１６２２における位置の検出は、抵抗膜方式、静電容量方式など、様々な方式を用いて行うことができる。図２２（Ｂ）に、抵抗膜方式を用いた位置検出部１６２２の斜視図を示す。抵抗膜方式の位置検出部１６２２は、複数の第１電極１６３０と複数の第２電極１６３１とが、間隔をおいて対峙するように設けられている。指などで複数の第１電極１６３０のいずれかに押圧が加えられると、当該第１電極１６３０が複数の第２電極１６３１のいずれかに接触する。そして、複数の各第１電極１６３０の両端の電圧の値と、複数の各第２電極１６３１の両端の電圧の値とをモニターすると、いずれの第１電極１６３０と第２電極１６３１が接触したのかを特定することができるので、指が触れた位置を検出することができる。
【０１６６】
第１電極１６３０と第２電極１６３１は、透光性を有する導電材料、例えば、酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などで、形成することができる。
【０１６７】
また、図２３（Ａ）に、静電容量方式のうち、投影静電容量方式を用いた位置検出部１６２２の斜視図を示す。投影静電容量方式の位置検出部１６２２は、複数の第１電極１６４０と複数の第２電極１６４１とが重なるように設けられている。各第１電極１６４０は、矩形状の導電膜１６４２が複数接続された構成を有しており、各第２電極１６４１は、矩形状の導電膜１６４３が複数接続された構成を有している。なお、第１電極１６４０と第２電極１６４１の形状はこの構成に限定されない。
【０１６８】
また、図２３（Ａ）では、複数の第１電極１６４０と複数の第２電極１６４１の上に、誘電体として機能する絶縁層１６４４が重なっている。図２３（Ｂ）に、図２３（Ａ）に示した複数の第１電極１６４０と、複数の第２電極１６４１と、絶縁層１６４４とが重なり合っている様子を示す。図２３（Ｂ）に示すように、複数の第１電極１６４０と複数の第２電極１６４１は、矩形状の導電膜１６４２と矩形状の導電膜１６４３の位置が互いにずれるように、重なり合っている。
【０１６９】
絶縁層１６４４に指などが接触すると、複数の第１電極１６４０のいずれかと、指との間に容量が形成される。また、複数の第２電極１６４１のいずれかと、指との間にも容量が形成される。よって、静電容量の変化をモニターすることで、いずれの第１電極１６４０と第２電極１６４１に指が最も近づいたのかを特定することができるので、指が触れた位置を検出することができる。
【０１７０】
＜トランジスタの作製方法の一例＞
次いで、トランジスタの作製方法の一例について説明する。
【０１７１】
まず、図２４（Ａ）に示すように、絶縁表面を有する基板８００上に、ゲート層８０１、電極層８０２を形成する。
【０１７２】
ゲート層８０１、電極層８０２の材料は、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料を用いた導電膜、或いはこれら金属の窒化物を、単層又は積層で用いることができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることもできる。アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。
【０１７３】
例えば、二層の積層構造を有するゲート層８０１、電極層８０２として、アルミニウム膜上にモリブデン膜が積層された二層の積層構造、銅膜上にモリブデン膜を積層した二層構造、銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、または、窒化チタン膜とモリブデン膜とを積層した二層構造とすることが好ましい。３層の積層構造を有するゲート層８０１、電極層８０２としては、アルミニウム膜、アルミニウムとシリコンの合金膜、アルミニウムとチタンの合金膜またはアルミニウムとネオジムの合金膜を中間層とし、タングステン膜、窒化タングステン膜、窒化チタン膜またはチタン膜を上下層として積層した構造とすることが好ましい。
【０１７４】
また、ゲート層８０１、電極層８０２に酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることもできる。
【０１７５】
ゲート層８０１、電極層８０２の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。ここでは、タングステンターゲットを用いたスパッタ法により１５０ｎｍのゲート層用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工（パターニング）することで、ゲート層８０１、電極層８０２を形成する。なお、形成されたゲート層の端部がテーパー形状であると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１７６】
次いで、図２４（Ｂ）に示すように、ゲート層８０１、電極層８０２上に、ゲート絶縁層８０３を形成する。ゲート絶縁層８０３は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜または酸化タンタル膜を単層又は積層させて形成することができる。ゲート絶縁層８０３は、水分や、水素、酸素などの不純物を極力含まないことが望ましい。スパッタリング法により酸化珪素膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。
【０１７７】
不純物を除去することによりｉ型化又は実質的にｉ型化された酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、高純度化された酸化物半導体とゲート絶縁層８０３との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁層（ＧＩ）は、高品質化が要求される。
【０１７８】
例えば、μ波（周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。
【０１７９】
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理によってゲート絶縁層の膜質、ゲート絶縁層と酸化物半導体との界面特性が改善される絶縁層であっても良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、ゲート絶縁層と酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
【０１８０】
バリア性の高い材料を用いた絶縁層と、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁層とを積層させた構造を有するゲート絶縁層８０３を形成しても良い。この場合、酸化珪素膜、酸化窒化珪素膜などの絶縁層は、バリア性の高い絶縁層と酸化物半導体層の間に形成する。バリア性の高い絶縁層として、例えば窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などが挙げられる。バリア性の高い絶縁層を用いることで、水分または水素などの雰囲気中の不純物、或いは基板内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体層内、ゲート絶縁層８０３内、或いは、酸化物半導体層と他の絶縁層の界面とその近傍に入り込むのを防ぐことができる。また、酸化物半導体層に接するように窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁層を形成することで、バリア性の高い絶縁層が直接酸化物半導体層に接するのを防ぐことができる。
【０１８１】
例えば、第１のゲート絶縁層としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化珪素膜（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化珪素膜（ＳｉＯｘ（ｘ＞０））を積層して、膜厚１００ｎｍのゲート絶縁層８０３としても良い。ゲート絶縁層８０３の膜厚は、トランジスタに要求される特性によって適宜設定すればよく３５０ｎｍ乃至４００ｎｍ程度でもよい。
【０１８２】
ここでは、スパッタ法で形成された膜厚５０ｎｍの窒化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの酸化珪素膜を積層させた構造を有する、ゲート絶縁層８０３を形成する。
【０１８３】
なお、ゲート絶縁層８０３に水素、水酸基及び水分がなるべく含まれないようにするためには、成膜の前処理として、スパッタリング装置の予備加熱室でゲート層８０１、電極層８０２が形成された基板８００を予備加熱し、基板８００に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
【０１８４】
次いで、ゲート絶縁層８０３上に膜厚２ｎｍ以上２００ｎｍ以下、好ましくは膜厚３ｎｍ以上５０ｎｍ以下、さらに好ましくは膜厚３ｎｍ以上２０ｎｍ以下の酸化物半導体層を形成する。酸化物半導体層は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体層は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタ法により形成することができる。
【０１８５】
なお、酸化物半導体層をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層８０３の表面に付着している塵埃を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板付近にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
【０１８６】
酸化物半導体層は、上述したように、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系や、二元系金属酸化物であるＩｎ−Ｇａ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｚｎ−Ｍｇ−Ｏ系、Ｓｎ−Ｍｇ−Ｏ系、Ｉｎ−Ｍｇ−Ｏ系、または単元系金属酸化物であるＩｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系などの酸化物半導体を用いることができる。また、上記酸化物半導体に珪素を含んでもよい。
【０１８７】
また、酸化物半導体層は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及びＣｏなどがある。
【０１８８】
ここでは、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む金属酸化物ターゲットを用いたスパッタ法により得られる膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を、酸化物半導体層として用いる。上記ターゲットとして、例えば、各金属の組成比がＩｎ：Ｇａ：Ｚｎ＝１：１：０．５、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、またはＩｎ：Ｇａ：Ｚｎ＝１：１：２である金属酸化物ターゲットを用いることができる。また、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行ってもよい。また、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上１００％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体層は緻密な膜となる。
【０１８９】
ここでは、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板８００上に酸化物半導体層を成膜する。成膜時に、基板温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体層に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて処理室を排気すると、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該処理室で成膜した酸化物半導体層に含まれる不純物の濃度を低減できる。
【０１９０】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生するパーティクルと呼ばれる塵埃が軽減でき、膜厚分布も均一となるために好ましい。
【０１９１】
なお、酸化物半導体層に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁層８０３までが形成された基板８００を予備加熱し、基板８００に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、絶縁層８０８の成膜前に、ソース層８０５及びドレイン層８０６、電極層８０７まで形成した基板８００にも同様に行ってもよい。
【０１９２】
次いで、図２４（Ｂ）に示すように、酸化物半導体層をエッチングなどにより所望の形状に加工（パターニング）し、ゲート絶縁層８０３上のゲート層８０１と重なる位置に、島状の酸化物半導体層８０４を形成する。
【０１９３】
島状の酸化物半導体層８０４を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０１９４】
なお、島状の酸化物半導体層８０４を形成するためのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０１９５】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０１９６】
ウェットエッチングに用いるエッチング液としては、ＩＴＯ０７Ｎ（関東化学社製）を用いる。また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化を図ることができる。
【０１９７】
なお、次工程の導電膜を形成する前に逆スパッタを行い、島状の酸化物半導体層８０４及びゲート絶縁層８０３の表面に付着しているレジスト残渣などを除去することが好ましい。
【０１９８】
次いで、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムなど）の雰囲気下において、酸化物半導体層８０４に加熱処理を施す。酸化物半導体層８０４に加熱処理を施すことで、酸化物半導体層８０４中の水分または水素を脱離させることができる。具体的には、３００℃以上８５０℃以下（若しくはガラス基板の歪点以下の温度）、好ましくは５５０℃以上７５０℃以下で加熱処理を行えば良い。例えば、６００℃、３分間以上６分間以下程度で行えばよい。ＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。或いは、基板温度が４５０℃に達した状態で、１時間程度、加熱処理を行うようにしても良い。
【０１９９】
ここでは、加熱処理装置の一つである電気炉を用い、酸化物半導体層８０４に対して、窒素雰囲気下において、加熱処理を行う。
【０２００】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０２０１】
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を移動させて、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能となる。
【０２０２】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分または水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０２０３】
水分または水素などの不純物が酸化物半導体に添加されていると、ゲートバイアス・熱ストレス試験（ＢＴ試験、試験条件は例えば、８５℃、２×１０６Ｖ／ｃｍ、１２時間）において、不純物と酸化物半導体の主成分との結合手が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成された未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。しかし、上述したように、ゲート絶縁層と酸化物半導体層との界面特性を良好にし、なおかつ、酸化物半導体層中の不純物、特に水分または水素等を極力除去することにより、ＢＴ試験に対しても安定なトランジスタが得られる。
【０２０４】
以上の工程により酸化物半導体層８０４中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体層の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、キャリア密度が極端に少なく、バンドギャップの広い酸化物半導体層を形成することができる。このため、大面積基板を用いてトランジスタを作製することができるため、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化物半導体層を用いることで、耐圧性が高く、ショートチャネル効果が低く、オンオフ比の高いトランジスタを作製することができる。
【０２０５】
なお、酸化物半導体層を加熱する場合、酸化物半導体層の材料や加熱条件にもよるが、その上表面に板状結晶が形成されることがある。板状結晶は、酸化物半導体層の表面に対して略垂直にｃ軸配向した単結晶であることが好ましい。また、単結晶でなくともチャネル形成領域で各結晶のａｂ面が一致するか、ａ軸、或いは、ｂ軸が全てにおいて一致し、かつ、酸化物半導体層の表面に対して略垂直にｃ軸配向した多結晶又は単結晶であることが好ましい。なお、酸化物半導体層下に存在する層の表面に凹凸がある場合、板状結晶は多結晶となる。したがって、酸化物半導体層下に存在する層の表面は可能な限り平坦であることが望まれる。
【０２０６】
次に、酸化物半導体層８０４上に、ソース層またはドレイン層（これと同じ層で形成される配線を含む）として用いる導電膜を、スパッタ法や真空蒸着法で形成したあと、エッチング等により該導電膜をパターニングすることで、図２４（Ｃ）に示すように、酸化物半導体層８０４上のソース層８０５及びドレイン層８０６と、ゲート絶縁層８０３を間に挟んで電極層８０２と重なる電極層８０７とを、それぞれ形成する。
【０２０７】
ソース層８０５、ドレイン層８０６、及び電極層８０７（これと同じ層で形成される配線を含む）となる導電膜の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、Ａｌ、Ｃｕなどの金属膜の下側もしくは上側にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高融点金属膜を積層させた構成としても良い。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生ずるヒロックやウィスカーの発生を防止する元素が添加されているＡｌ材料を用いることで耐熱性を向上させることが可能となる。
【０２０８】
また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜する３層構造などが挙げられる。
【０２０９】
また、ソース層８０５、ドレイン層８０６、及び電極層８０７（これと同じ層で形成される配線を含む）となる導電膜としては導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。
【０２１０】
導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。
【０２１１】
なお、導電膜のエッチングの際に、酸化物半導体層８０４がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、島状の酸化物半導体層８０４の露出した部分が一部エッチングされることで、溝部（凹部）が形成されることもある。
【０２１２】
なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０２１３】
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【０２１４】
なお、プラズマ処理を行った後、図２４（Ｄ）に示すように、ソース層８０５及びドレイン層８０６と、電極層８０７と、酸化物半導体層８０４とを覆うように、絶縁層８０８を形成する。絶縁層８０８は、水分や、水素、酸素などの不純物を極力含まないことが望ましく、単層の絶縁層であっても良いし、積層された複数の絶縁層で構成されていても良い。絶縁層８０８に水素が含まれると、その水素が酸化物半導体層へ侵入し、又は水素が酸化物半導体層中の酸素を引き抜き、酸化物半導体層のバックチャネル部が低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁層８０８はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。上記絶縁層８０８には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁層として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いることができる。複数の積層された絶縁層を用いる場合、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁層を、上記バリア性の高い絶縁層よりも、酸化物半導体層８０４に近い側に形成する。そして、窒素の含有比率が低い絶縁層を間に挟んで、ソース層８０５及びドレイン層８０６及び酸化物半導体層８０４と重なるように、バリア性の高い絶縁層を形成する。バリア性の高い絶縁層を用いることで、酸化物半導体層８０４内、ゲート絶縁層８０３内、或いは、酸化物半導体層８０４と他の絶縁層の界面とその近傍に、水分または水素などの不純物が入り込むのを防ぐことができる。また、酸化物半導体層８０４に接するように窒素の比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁層を形成することで、バリア性の高い材料を用いた絶縁層が直接酸化物半導体層８０４に接するのを防ぐことができる。
【０２１５】
ここでは、スパッタ法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、絶縁層８０８を形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、ここでは１００℃とする。
【０２１６】
なお、絶縁層８０８を形成した後に、加熱処理を施しても良い。加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）で行う。ここでは、例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。或いは、ソース層８０５及びドレイン層８０６と、電極層８０７とを形成する前に、酸化物半導体層に対して行った先の加熱処理と同様に、高温短時間のＲＴＡ処理を行っても良い。酸化物半導体層に対して行った先の加熱処理により、酸化物半導体層８０４に酸素欠損が発生していたとしても、ソース層８０５とドレイン層８０６の間に設けられた酸化物半導体層８０４の露出領域に接して、酸素を含む絶縁層８０８が設けられた後に、加熱処理が施されることによって、酸化物半導体層８０４に酸素が供与される。そのため、酸化物半導体層８０４の絶縁層８０８と接する領域に酸素が供与されることで、ドナーとなる酸素欠損を低減し、化学量論比を満たすことが可能である。その結果、酸化物半導体層８０４をｉ型化または実質的にｉ型化にすることができ、トランジスタの電気特性の向上および、電気特性のばらつきを軽減することができる。この加熱処理を行うタイミングは、絶縁層８０８の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく、酸化物半導体層８０４をｉ型化または実質的にｉ型化にすることができる。
【０２１７】
次いで、絶縁層８０８上に導電膜を形成した後、該導電膜をパターニングすることで、酸化物半導体層８０４と重なる位置にバックゲート層を形成しても良い。バックゲート層を形成する場合、バックゲート層を覆うように絶縁層を形成する。バックゲート層は、ゲート層８０１、電極層８０２、或いはソース層８０５及びドレイン層８０６、電極層８０７と同様の材料、構造を用いて形成することが可能である。
【０２１８】
バックゲート層の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。ここでは、チタン膜、アルミニウム膜、チタン膜が積層された構造を有する導電膜を形成した後、フォトリソグラフィ法などによりレジストマスクを形成し、エッチングにより不要な部分を除去して、該導電膜を所望の形状に加工（パターニング）することで、バックゲート層を形成する。
【０２１９】
絶縁層は、雰囲気中の水分、水素、酸素などがトランジスタの特性に影響を与えるのを防ぐことができる、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁層として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを、プラズマＣＶＤ法又はスパッタリング法等により単層又は積層させて形成することができる。バリア性の効果を得るには、絶縁層は、例えば厚さ１５ｎｍ〜４００ｎｍの膜厚で形成することが好ましい。
【０２２０】
ここでは、プラズマＣＶＤ法により３００ｎｍの絶縁層を形成する。成膜条件は、シランガスの流量を４ｓｃｃｍとし、一酸化二窒素（Ｎ２Ｏ）の流量を８００ｓｃｃｍとし、基板温度を４００℃とする。
【０２２１】
以上の工程により、トランジスタ８０９と、容量素子８１０が形成される。なお、容量素子８１０は、電極層８０２と電極層８０７とが、ゲート絶縁層８０３を間に挟んで重なり合っている領域に形成される。
【０２２２】
トランジスタ８０９は、ゲート層８０１と、ゲート層８０１上のゲート絶縁層８０３と、ゲート絶縁層８０３上においてゲート層８０１と重なっている酸化物半導体層８０４と、酸化物半導体層８０４上に形成された一対のソース層８０５またはドレイン層８０６とを有する。さらに、トランジスタ８０９は、酸化物半導体層８０４上に形成された絶縁層８０８を、その構成要素に含めても良い。図２４（Ｄ）に示すトランジスタ８０９は、ソース層８０５とドレイン層８０６の間において、酸化物半導体層８０４の一部がエッチングされたチャネルエッチ構造である。
【０２２３】
なお、トランジスタ８０９はシングルゲート構造のトランジスタを用いて説明したが、必要に応じて、電気的に接続された複数のゲート層８０１を有することで、チャネル形成領域を複数有する、マルチゲート構造のトランジスタも形成することができる。
【０２２４】
＜液晶表示装置を搭載した各種電子機器について＞
以下では、本明細書で開示される液晶表示装置を搭載した電子機器の例について図２５を参照して説明する。
【０２２５】
図２５（Ａ）は、ノート型のパーソナルコンピュータを示す図であり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４などによって構成されている。
【０２２６】
図２５（Ｂ）は、携帯情報端末（ＰＤＡ）を示す図であり、本体２２１１には表示部２２１３と、外部インターフェイス２２１５と、操作ボタン２２１４等が設けられている。また、操作用の付属品としてスタイラス２２１２がある。
【０２２７】
図２５（Ｃ）は、電子ペーパーの一例として、電子書籍２２２０を示す図である。電子書籍２２２０は、筐体２２２１および筐体２２２３の２つの筐体で構成されている。筐体２２２１および筐体２２２３は、軸部２２３７により一体とされており、該軸部２２３７を軸として開閉動作を行うことができる。このような構成により、電子書籍２２２０は、紙の書籍のように用いることが可能である。
【０２２８】
筐体２２２１には表示部２２２５が組み込まれ、筐体２２２３には表示部２２２７が組み込まれている。表示部２２２５および表示部２２２７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２５（Ｃ）では表示部２２２５）に文章を表示し、左側の表示部（図２５（Ｃ）では表示部２２２７）に画像を表示することができる。
【０２２９】
また、図２５（Ｃ）では、筐体２２２１に操作部などを備えた例を示している。例えば、筐体２２２１は、電源ボタン２２３１、操作キー２２３３、スピーカー２２３５などを備えている。操作キー２２３３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２２２０は、電子辞書としての機能を持たせた構成としてもよい。
【０２３０】
また、電子書籍２２２０は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０２３１】
なお、電子ペーパーは、情報を表示するものであればあらゆる分野に適用することが可能である。例えば、電子書籍以外にも、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示などに適用することができる。
【０２３２】
図２５（Ｄ）は、携帯電話機を示す図である。当該携帯電話機は、筐体２２４０および筐体２２４１の二つの筐体で構成されている。筐体２２４１は、表示パネル２２４２、スピーカー２２４３、マイクロフォン２２４４、ポインティングデバイス２２４６、カメラ用レンズ２２４７、外部接続端子２２４８などを備えている。また、筐体２２４０は、当該携帯電話機の充電を行う太陽電池セル２２４９、外部メモリスロット２２５０などを備えている。また、アンテナは筐体２２４１内部に内蔵されている。
【０２３３】
表示パネル２２４２はタッチパネル機能を備えており、図２５（Ｄ）には映像表示されている複数の操作キー２２４５を点線で示している。なお、当該携帯電話は、太陽電池セル２２４９から出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装している。また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵した構成とすることもできる。
【０２３４】
表示パネル２２４２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２２４２と同一面上にカメラ用レンズ２２４７を備えているため、テレビ電話が可能である。スピーカー２２４３およびマイクロフォン２２４４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２２４０と筐体２２４１はスライドし、図２５（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
【０２３５】
外部接続端子２２４８はＡＣアダプタやＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電やデータ通信が可能になっている。また、外部メモリスロット２２５０に記録媒体を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
【０２３６】
図２５（Ｅ）は、デジタルカメラを示す図である。当該デジタルカメラは、本体２２６１、表示部２２６７、接眼部２２６３、操作スイッチ２２６４、表示部２２６５、バッテリー２２６６などによって構成されている。
【０２３７】
図２５（Ｆ）は、テレビジョン装置を示す図である。テレビジョン装置２２７０では、筐体２２７１に表示部２２７３が組み込まれている。表示部２２７３により、映像を表示することが可能である。なお、ここでは、スタンド２２７５により筐体２２７１を支持した構成を示している。
【０２３８】
テレビジョン装置２２７０の操作は、筐体２２７１が備える操作スイッチや、別体のリモコン操作機２２８０により行うことができる。リモコン操作機２２８０が備える操作キー２２７９により、チャンネルや音量の操作を行うことができ、表示部２２７３に表示される映像を操作することができる。また、リモコン操作機２２８０に、当該リモコン操作機２２８０から出力する情報を表示する表示部２２７７を設ける構成としてもよい。
【０２３９】
なお、テレビジョン装置２２７０は、受信機やモデムなどを備えた構成とするのが好適である。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことが可能である。
【符号の説明】
【０２４０】
１０        画素部
１１        走査線駆動回路
１２        信号線駆動回路
１５        画素
１６        バックライトユニット
３０        画素部
３１        走査線駆動回路
３２        信号線駆動回路
３３        走査線
１１１      シフトレジスタ
１１２      シフトレジスタ
１１３      シフトレジスタ
１２０      シフトレジスタ
１２１      トランジスタ
１２２      トランジスタ
１２３      トランジスタ
１３１      走査線
１３２      走査線
１３３      走査線
１４１      信号線
１４２      信号線
１４３      信号線
１５１      トランジスタ
１５２      トランジスタ
１５３      トランジスタ
１５４      容量素子
１５５      液晶素子
２１１      トランジスタ
２２０      基板
２２１      ゲート層
２２２      ゲート絶縁層
２２３      酸化物半導体層
２２４ａ    ソース層
２２４ｂ    ドレイン層
２２５      絶縁層
２２６      保護絶縁層
３０１      領域
３０２      領域
３０３      領域
３１１      シフトレジスタ
３１２      シフトレジスタ
３１３      シフトレジスタ
３２０      シフトレジスタ
３２１      トランジスタ
３２２      トランジスタ
３２３      トランジスタ
３４１      信号線
３４２      信号線
３４３      信号線
３５１      画素
３５２      画素
３５３      画素
５１０      トランジスタ
５１１      絶縁層
５２０      トランジスタ
５３０      トランジスタ
５３１      絶縁層
５３２ａ    配線層
５３２ｂ    配線層
８００      基板
８０１      ゲート層
８０２      電極層
８０３      ゲート絶縁層
８０４      酸化物半導体層
８０５      ソース層
８０６      ドレイン層
８０７      電極層
８０８      絶縁層
８０９      トランジスタ
８１０      容量素子
９００      基板
９０１      基板
９０３      接着剤
９０４      端子
９０５      ワイヤ
９０６      トランジスタ
９０７      パッド
９１０      基板
９１１      基板
９１２      パッド
９１３      ソルダーボール
９１４      トランジスタ
９１６      端子
９２０      基板
９２１      基板
９２２      パッド
９２４      トランジスタ
９２６      端子
９２７      導電性樹脂
１４０１    トランジスタ
１４０２    ゲート層
１４０３    ゲート絶縁層
１４０４    酸化物半導体層
１４０５    導電膜
１４０６    導電膜
１４０７    絶縁層
１４０８    絶縁層
１４１０    画素電極
１４１１    配向膜
１４１３    対向電極
１４１４    配向膜
１４１５    液晶
１４１６    シール材
１４１７    スペーサ
１４２０    対向基板
１６０１    パネル
１６０２    拡散板
１６０３    プリズムシート
１６０４    拡散板
１６０５    導光板
１６０７    バックライトパネル
１６０８    回路基板
１６０９    ＣＯＦテープ
１６１０    ＦＰＣ
１６１１    基板
１６１２    バックライト
１６２０    タッチパネル
１６２１    パネル
１６２２    位置検出部
１６２３    画素部
１６３０    第１電極
１６３１    第２電極
１６４０    第１電極
１６４１    第２電極
１６４２    導電膜
１６４３    導電膜
１６４４    絶縁層
１８００    測定系
１８０２    容量素子
１８０４    トランジスタ
１８０５    トランジスタ
１８０６    トランジスタ
１８０８    トランジスタ
２２０１    本体
２２０２    筐体
２２０３    表示部
２２０４    キーボード
２２１１    本体
２２１２    スタイラス
２２１３    表示部
２２１４    操作ボタン
２２１５    外部インターフェイス
２２２０    電子書籍
２２２１    筐体
２２２３    筐体
２２２５    表示部
２２２７    表示部
２２３１    電源ボタン
２２３３    操作キー
２２３５    スピーカー
２２３７    軸部
２２４０    筐体
２２４１    筐体
２２４２    表示パネル
２２４３    スピーカー
２２４４    マイクロフォン
２２４５    操作キー
２２４６    ポインティングデバイス
２２４７    カメラ用レンズ
２２４８    外部接続端子
２２４９    太陽電池セル
２２５０    外部メモリスロット
２２６１    本体
２２６３    接眼部
２２６４    操作スイッチ
２２６５    表示部
２２６６    バッテリー
２２６７    表示部
２２７０    テレビジョン装置
２２７１    筐体
２２７３    表示部
２２７５    スタンド
２２７７    表示部
２２７９    操作キー
２２８０    リモコン操作機
３５１１    トランジスタ
３５１２    容量素子
３５１４    液晶素子
３５２１    トランジスタ
３５３１    トランジスタ
４００１    基板
４００２    画素部
４００３    信号線駆動回路
４００４    走査線駆動回路
４００５    シール材
４００６    対向基板
４００７    液晶
４００９    トランジスタ
４０１０    トランジスタ
４０１１    液晶素子
４０１４    引き回し配線
４０１５    引き回し配線
４０１６    接続端子
４０１８    ＦＰＣ
４０１９    異方性導電膜
４０２１    基板
４０２２    トランジスタ
４０３０    画素電極
４０３１    対向電極
４０３５    スペーサ
６００１    基板
６００２    画素部
６００３    走査線駆動回路
６００４    基板
６００５    ＦＰＣ
６００６    対向基板
６１０１    基板
６１０２    画素部
６１０３    走査線駆動回路
６１０４    基板
６１０５    ＦＰＣ
６１０６    対向基板
６２０１    基板
６２０２    画素部
６２０３    走査線駆動回路
６２０４    基板
６２０５    ＦＰＣ
６２０６    対向基板
６２０７    信号線駆動回路の一部
【図１】
0005719215.tif 000005
【図２】
0005719215.tif 000006
【図３】
0005719215.tif 000007
【図４】
0005719215.tif 000008
【図５】
0005719215.tif 000009
【図６】
0005719215.tif 000010
【図７】
0005719215.tif 000011
【図８】
0005719215.tif 000012
【図９】
0005719215.tif 000013
【図１０】
0005719215.tif 000014
【図１１】
0005719215.tif 000015
【図１２】
0005719215.tif 000016
【図１３】
0005719215.tif 000017
【図１４】
0005719215.tif 000018
【図１５】
0005719215.tif 000019
【図１６】
0005719215.tif 000020
【図１７】
0005719215.tif 000021
【図１８】
0005719215.tif 000022
【図１９】
0005719215.tif 000023
【図２０】
0005719215.tif 000024
【図２１】
0005719215.tif 000025
【図２２】
0005719215.tif 000026
【図２３】
0005719215.tif 000027
【図２４】
0005719215.tif 000028
【図２５】
0005719215.tif 000029