(57)【特許請求の範囲】
【請求項１】
第１ハイレベル電圧線とロウレベル電圧線との間に接続ノードを介して直列に配置される第１および第２スイッチングトランジスタを交互にオンさせる駆動回路であって、
ドレインが第２ハイレベル電圧線に接続され、ソースが前記第１スイッチングトランジスタのゲートに接続される第１高電子移動度トランジスタと、
ドレインが前記第１スイッチングトランジスタのゲートに接続される第２高電子移動度トランジスタと、
ドレインが前記第２高電子移動度トランジスタのソースに接続され、ソースが前記接続ノードに接続され、ノーマリオン状態のトランジスタとして機能する第１フィールドプレートと、
前記第１および第２高電子移動度トランジスタを排他的にオンするために、前記第１および前記第２高電子移動度トランジスタのゲート電圧を生成し、前記第２高電子移動度トランジスタをオフするときに、前記第２高電子移動度トランジスタのゲートを前記ロウレベル電圧線のロウレベル電圧に設定する制御部と
を備えていることを特徴とする駆動回路。
【請求項２】
前記第１フィールドプレートの閾値電圧は負に設定され、前記第１フィールドプレートのゲートを前記ロウレベル電圧線に接続すること
を特徴とする請求項１に記載の駆動回路。
【請求項３】
前記第１フィールドプレートの閾値電圧は負の値に設定され、前記第１フィールドプレートのゲートを前記第２高電子移動度トランジスタのゲートに接続すること
を特徴とする請求項１に記載の駆動回路。
【請求項４】
前記第２高電子移動度トランジスタのソースに蓄積される電荷を逃がすリークパスを備えていること
を特徴とする請求項１ないし請求項３のいずれか１項に記載の駆動回路。
【請求項５】
ドレインが前記第２高電子移動度トランジスタのソースに接続され、ゲートとソースが前記ロウレベル電圧線に接続される第１トランジスタを備え、
前記リークパスは、前記第１トランジスタのソース・ドレイン間に形成されること
を特徴とする請求項４に記載の駆動回路。
【請求項６】
前記第２高電子移動度トランジスタのドレインと前記第１高電子移動度トランジスタのソースとの間に配置され、ドレインが前記第１スイッチングトランジスタのゲートに接続され、ノーマリオン状態のトランジスタとして機能する第２フィールドプレートを備えていること
を特徴とする請求項１ないし請求項５のいずれか１項に記載の駆動回路。
【請求項７】
前記第２フィールドプレートの閾値電圧は負の値に設定され、前記第２フィールドプレートのゲートを前記ロウレベル電圧線に接続すること
を特徴とする請求項６に記載の駆動回路。
【請求項８】
前記第１フィールドプレートの閾値電圧は負に設定され、前記第２フィールドプレートのゲートを前記第２高電子移動度トランジスタのゲートに接続すること
を特徴とする請求項６に記載の駆動回路。
【請求項９】
前記第２高電子移動度トランジスタのドレインに蓄積される電荷を逃がすリークパスを備えていること
を特徴とする請求項６ないし請求項８のいずれか１項に記載の駆動回路。
【請求項１０】
ドレインが前記第２高電子移動度トランジスタのドレインに接続され、ゲートとソースが前記ロウレベル電圧線に接続される第２トランジスタを備え、
前記リークパスは、前記第２トランジスタのソース・ドレイン間に形成されること
を特徴とする請求項９に記載の駆動回路。
【請求項１１】
請求項１ないし請求項１０のいずれか１項に記載の駆動回路と、
前記第１および第２スイッチングトランジスタと、
前記接続ノードに表れる電圧を平滑し、出力電圧を生成する平滑回路と、
を備えていることを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路および駆動回路を有する半導体集積回路に関する。
【背景技術】
【０００２】
例えば、ＤＣ−ＤＣコンバータは、入力電圧線と接地線との間に接続ノードを介して直列に接続されるスイッチングトランジスタと、接続ノードに接続される平滑回路と、パルス幅変調されたパルス信号を受けてスイッチングトランジスタをそれぞれ駆動する駆動回路とを有している。入力電圧線側のスイッチングトランジスタを駆動するハイ側の駆動回路の接地端子は、電圧値が入力電圧および接地電圧に交互に変化する接続ノードに接続される。このため、ハイ側の駆動回路は、パルス信号の電圧レベルを変換するレベル変換回路を有している。（例えば、特許文献１参照。）。
【０００３】
例えば、ノーマリオン状態のトランジスタをスイッチングトランジスタのゲート電極と接地線の間に配置することで、電源ノイズによるスイッチングトランジスタの誤動作が防止される（例えば、特許文献２参照。）。窒化ガリウム等を含む化合物半導体によりスイッチングトランジスタが形成されるとき、半導体基板の裏面に正電圧を印加することで、電流コラプスが緩和され、オン抵抗は下がる（例えば、特許文献３参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４５１４７５３号公報
【特許文献２】特開２００９−８１９６２号公報
【特許文献３】特開２０１１−９５０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＤＣ−ＤＣコンバータの接続ノードを高速に変化させて電力の変換効率を向上するために、スイッチングトランジスタを駆動する駆動回路を高電子移動度トランジスタを用いて形成することが考えられる。しかしながら、駆動回路のレベル変換回路を、高電子移動度トランジスタの動作速度に合わせて高速に動作させることは困難である。一方、パルス信号をレベル変換することなく駆動回路のトランジスタに供給することで、トランジスタは高速に動作可能である。しかしながら、ソースが接続ノードに接続されるハイ側の駆動回路のトランジスタのゲートに、レベル変換されない接地電圧等のロウレベルが直接印加されると、トランジスタのゲート・ソース間電圧が高くなり、トランジスタの信頼性が低下するおそれがある。
【０００６】
本発明の目的は、高電子移動度トランジスタを用いて駆動回路を形成し、信頼性を低下させることなく、スイッチングトランジスタを高速に駆動することである。
【課題を解決するための手段】
【０００７】
本発明の一形態では、第１ハイレベル電圧線とロウレベル電圧線との間に接続ノードを介して直列に配置される第１および第２スイッチングトランジスタを交互にオンさせる駆動回路は、ドレインが第２ハイレベル電圧線に接続され、ソースが第１スイッチングトランジスタのゲートに接続される第１高電子移動度トランジスタと、ドレインが第１スイッチングトランジスタのゲートに接続される第２高電子移動度トランジスタと、ドレインが第２高電子移動度トランジスタのソースに接続され、ソースが接続ノードに接続され、ノーマリオン状態のトランジスタとして機能する第１フィールドプレートと、第１および第２高電子移動度トランジスタを排他的にオンするために、第１および第２高電子移動度トランジスタのゲート電圧を生成し、第２高電子移動度トランジスタをオフするときに、第２高電子移動度トランジスタのゲートをロウレベル電圧線のロウレベル電圧に設定する制御部とを有している。
【発明の効果】
【０００８】
高電子移動度トランジスタを用いて駆動回路を形成するときに、信頼性を低下させることなく、スイッチングトランジスタを高速に駆動できる。
【図面の簡単な説明】
【０００９】
【図１】一実施形態における駆動回路の例を示している。
【図２】図１に示した駆動回路の動作の例を示している。
【図３】別の実施形態における駆動回路およびＤＣ−ＤＣコンバータの例を示している。
【図４】図３に示したハイ側駆動部の構造の例を示している。
【図５】図３に示したハイ側駆動部の動作の例を示している。
【図６】別の駆動回路およびＤＣ−ＤＣコンバータの例を示している。
【図７】別の実施形態における駆動回路およびＤＣ−ＤＣコンバータの例を示している。
【図８】図７に示したハイ側駆動部の構造の例を示している。
【図９】別の実施形態における駆動回路およびＤＣ−ＤＣコンバータの例を示している。
【図１０】別の実施形態における駆動回路およびＤＣ−ＤＣコンバータの例を示している。
【発明を実施するための形態】
【００１０】
以下、図面を用いて実施形態を説明する。信号線に伝達される信号およびノードに伝達される電圧には、信号線名およびノード名と同じ符号を使用する。
【００１１】
図１は、一実施形態における駆動回路ＤＲＶの例を示している。例えば、駆動回路ＤＲＶは、スイッチングトランジスタＱＰＨ、ＱＰＬを交互にオンさせるために設けられる。スイッチングトランジスタＱＰＨ、ＱＰＬは、ｎタイプの電界効果トランジスタであり、ハイレベル電圧線ＶＨ１と接地線ＶＳＳとの間に接続ノードＳＷを介して直列に配置されている。接地線ＶＳＳは、ロウレベル電圧線の一例である。駆動回路ＤＲＶは、トランジスタＱ１、Ｑ２、フィールドプレートＦＰ１および制御部ＣＮＴＬを有している。例えば、トランジスタＱ１、Ｑ２は、窒化ガリウム（ＧａＮ）系の高電子移動度トランジスタ（High Electron Mobility Transistor；ＨＥＭＴ）であり、ｎタイプの電界効果トランジスタとして動作する。駆動回路ＤＲＶは、接地電圧ＶＳＳをロウレベル側の電源として受けるため、接続ノードＳＷの電圧に影響されることはなく、安定して動作可能である。
【００１２】
なお、フィールドプレートＦＰ１は、図４に示すように、半導体基板ＳＵＢ上に形成される導電体のプレートである。しかし、説明を簡単にするために、フィールドプレートＦＰ１をゲート電極とするトランジスタ構造も、フィールドプレートＦＰ１と称する。このため、図１では、フィールドプレートＦＰ１をトランジスタ記号で表している。
【００１３】
トランジスタＱ１は、ドレインがハイレベル電圧線ＶＨ２に接続され、ソースがノードＮ１を介してスイッチングトランジスタＱＰＨのゲートに接続され、ゲートで制御部ＣＮＴＬからの制御信号ＣＮＴ１を受けている。トランジスタＱ２は、ドレインがノードＮ１を介してスイッチングトランジスタＱＰＨのゲートに接続され、ソースがフィールドプレートＦＰ１を介して接続ノードＳＷに接続され、ゲートで制御部ＣＮＴＬからの制御信号ＣＮＴ２を受けている。例えば、トランジスタＱ１、Ｑ２は、ｎタイプの電界効果トランジスタとして動作する。
【００１４】
例えば、ハイレベル電圧ＶＨ２は、スイッチングトランジスタＱＰＨのソースである接続ノードＳＷの電圧をブーストすることで生成される。したがって、ハイレベル電圧ＶＨ２は、スイッチングトランジスタＱＰＨのオン中に接続ノードＳＷの電圧に追従して高くなり、スイッチングトランジスタＱＰＨのオフ中に接続ノードＳＷの電圧に追従して低くなる。スイッチングトランジスタＱＰＨは、制御信号ＣＮＴ１のハイレベル／ロウレベルに応じてオン／オフする。したがって、制御信号ＣＮＴ１がロウレベルのとき、ハイレベル電圧ＶＨ２は低くなるため、トランジスタＱ１のゲート・ドレイン間電圧は、トランジスタＱ１のゲート絶縁膜の耐圧を超えない電圧に抑えられる。
【００１５】
フィールドプレートＦＰ１は、ドレインがトランジスタＱ２のソースに接続され、ソースが接続ノードＳＷに接続され、ゲートで接地電圧ＶＳＳを受けている。例えば、フィールドプレートＦＰ１は、閾値電圧が負の値（例えば、−３０Ｖ）に設定されている。このため、フィールドプレートＦＰ１のゲートを接地線ＶＳＳに接続することで、フィールドプレートＦＰ１をノーマリオン状態のｎタイプの電界効果トランジスタとして機能させることができる。
【００１６】
制御部ＣＮＴＬは、トランジスタＱ１、Ｑ２を排他的にオンするために、ハイレベル期間が互いに重複しない制御信号ＣＮＴ１、ＣＮＴ２（パルス信号）を生成する。制御部ＣＮＴＬは、トランジスタＱ２をオフするときに、制御信号ＣＮＴ２を接地電圧ＶＳＳに設定する。また、駆動回路ＤＲＶは、スイッチングトランジスタＱＰＬのオン／オフを制御するために、スイッチングトランジスタＱＰＬのゲートに制御信号ＣＮＴ３を出力する。制御信号ＣＮＴ３は、制御信号ＣＮＴ２と同相の信号である。
【００１７】
図２は、図１に示した駆動回路ＤＲＶの動作の例を示している。接続ノードＳＷをハイレベルＨに設定するとき、駆動回路ＤＲＶは、制御信号ＣＮＴ１、ＣＮＴ２、ＣＮＴ３を、ハイレベルＨ、ロウレベルＬ、ロウレベルＬにそれぞれ設定する。制御信号ＣＮＴ１、ＣＮＴ２によりトランジスタＱ１、Ｑ２は、それぞれオン、オフし、ノードＮ１はハイレベルＨに設定される。
【００１８】
スイッチングトランジスタＱＰＨは、ノードＮ１のハイレベルＨによりオンする。スイッチングトランジスタＱＰＬは、ロウレベルＬの制御信号ＣＮＴ３によりオフする。これにより、接続ノードＳＷは、ハイレベルＨに設定される。
【００１９】
一方、接続ノードＳＷをロウレベルＬに設定するとき、駆動回路ＤＲＶは、制御信号ＣＮＴ１、ＣＮＴ２、ＣＮＴ３を、ロウレベルＬ、ハイレベルＨ、ハイレベルＨにそれぞれ設定する。制御信号ＣＮＴ１、ＣＮＴ２によりトランジスタＱ１、Ｑ２は、それぞれオフ、オンする。ノードＮ１は一時的にフローティング状態になる。ハイレベルＨの制御信号ＣＮＴ３によりスイッチングトランジスタＱＰＬはオンし、接続ノードＳＷは、ロウレベルＬに設定される。
【００２０】
トランジスタＱ２はオンしており、フィールドプレートＦＰ１はノーマリオン状態のトランジスタとして動作する。このため、ノードＮ１は、接続ノードＳＷのロウレベルＬに追従してロウレベルＬに変化する。これにより、スイッチングトランジスタＱＰＨは完全にオフする。
【００２１】
トランジスタＱ２がオフしているとき、制御信号ＣＮＴ２はロウレベルＬ（＝接地電圧ＶＳＳ）に設定され、接続ノードＳＷは、ハイレベル電圧ＶＨ１（例えば、１００Ｖ）に近い値まで上昇している。しかし、フィールドプレートＦＰ１により、トランジスタＱ２のソースに接続ノードＳＷの電圧が直接印加されることが防止される。具体的には、フィールドプレートＦＰ１のチャネル領域の電圧は、フィールドプレートＦＰ１のゲート電圧（０Ｖ）から閾値電圧（例えば、−３０Ｖ）を引いた値（例えば、３０Ｖ）になる。フィールドプレートＦＰ１は、ノーマリオン状態のトランジスタとして動作するため、ドレイン電圧は、チャネル領域の電圧にほぼ等しくなり、トランジスタＱ２のソース電圧は、例えば、３０Ｖになる。
【００２２】
以上より、接続ノードＳＷの電圧が高いときにも、トランジスタＱ２のゲート・ソース間電圧を、トランジスタＱ２のゲート絶縁膜の耐圧を超えない所定の電圧（例えば、３０Ｖ）に抑えることができる。したがって、トランジスタＱ２の信頼性が低下することを防止できる。また、制御信号ＣＮＴ２のロウレベル電圧を、接続ノードＳＷの電圧に関わりなく、接地電圧ＶＳＳに設定できる。これにより、制御信号ＣＮＴ２のロウレベルを生成するためのレベル変換回路を不要にでき、トランジスタＱ２の高速に動作できる。この結果、スイッチングトランジスタＱＰＨを高速に駆動できる。
【００２３】
以上、この実施形態では、高電子移動度トランジスタＱ１、Ｑ２を用いて駆動回路ＤＲＶを形成するときに、信頼性を低下させることなく、スイッチングトランジスタＱＰＨ、ＱＰＬを高速に駆動できる。
【００２４】
図３は、別の実施形態における駆動回路ＤＲＶおよびＤＣ−ＤＣコンバータＤＣＣの例を示している。図１と同じ要素については、同じ符号を付し、これ等については、詳細な説明を省略する。ＤＣ−ＤＣコンバータＤＣＣは、駆動回路ＤＲＶ、スイッチングトランジスタＱＰＨ、ＱＰＬおよび平滑回路ＳＭＣを有している。例えば、ＤＣ−ＤＣコンバータＤＣＣは、半導体集積回路として形成される。
【００２５】
駆動回路ＤＲＶは、ハイ側駆動部ＨＤＲＶおよびロウ側駆動部ＬＤＲＶを有している。ハイ側駆動部ＨＤＲＶは、制御部ＣＮＴＬ、およびハイレベル電圧線ＶＨ２と接続ノードＳＷの間に直列に配置されるトランジスタＱ１、フィールドプレートＦＰ２、トランジスタＱ２、フィールドプレートＦＰ１を有している。例えば、トランジスタＱ１、Ｑ２は、窒化ガリウム（ＧａＮ）系の高電子移動度トランジスタであり、ｎタイプの電界効果トランジスタとして動作する。ハイレベル電圧線ＶＨ２の値は、図１と同様に、接続ノードＳＷの電圧に追従して変化する。なお、図１と同様に、フィールドプレートＦＰ１、ＦＰ２をゲート電極とするトランジスタ構造は、フィールドプレートＦＰ１、ＦＰ２と称し、フィールドプレートＦＰ１、ＦＰ２をトランジスタ記号で表す。以降の実施形態も同様である。
【００２６】
制御部ＣＮＴＬは、パルス幅変調されたパルス信号ＰＷＭに応答して、位相が互いに反対であり、ハイレベル期間が互いに重複しない制御信号ＣＮＴ１、ＣＮＴ２をトランジスタＱ１、Ｑ２のゲートにそれぞれ出力する。例えば、パルス信号ＰＷＭは、ＤＣ−ＤＣコンバータＤＣＣの出力ノードＶＯに出力される電圧の値に応じて生成される。
【００２７】
制御信号ＣＮＴ１はパルス信号ＰＷＭと同相であり、制御信号ＣＮＴ２はパルス信号ＰＷＭと逆相である。例えば、制御信号ＣＮＴ１、ＣＮＴ２のロウレベルは接地電圧ＶＳＳ（０Ｖ）である。例えば、制御部ＣＮＴＬは、制御信号ＣＮＴ１のハイレベルをスイッチングトランジスタＱＰＨがオンしているときのハイレベル電圧ＶＨ２より高い値に設定し、制御信号ＣＮＴ２のハイレベルをパルス信号ＰＷＭのハイレベルより高い値に設定する。駆動回路ＤＲＶは、接地電圧ＶＳＳをロウレベル側の電源として受け、また、制御部ＣＮＴＬでパルス信号ＰＷＭを直接受けるため、接続ノードＳＷの電圧に影響されることはなく、安定して動作可能である。
【００２８】
フィールドプレートＦＰ１、ＦＰ２は、負の閾値電圧（例えば、−３０Ｖ）に設定されており、ｎタイプの電界効果トランジスタの特性を有している。これにより、フィールドプレートＦＰ１、ＦＰ２のゲートを接地線ＶＳＳに接続することで、フィールドプレートＦＰ１、ＦＰ２を、ノーマリオン状態のトランジスタとして機能させることができる。
【００２９】
トランジスタＱ１は、ゲートでハイレベルの制御信号ＣＮＴ１を受けているときにオンし、ハイレベル電圧線ＶＨ２からノードＮ１に電荷を供給し、ゲートでロウレベルの制御信号ＣＮＴ１を受けているときにオフする。トランジスタＱ１がオンしているとき、ノードＮ１のハイレベル電圧は、ハイレベル電圧ＶＨ２からトランジスタＱ１の閾値電圧を引いた値に設定される。例えば、ノードＮ１のハイレベル電圧は、入力電圧ＶＩＮより高い。
【００３０】
トランジスタＱ２は、ゲートでハイレベルの制御信号ＣＮＴ２を受けているときにオンし、ノードＮ１の電荷をノードＮ２、Ｎ３を介して接続ノードＳＷに供給し、ゲートでロウレベルの制御信号ＣＮＴ２を受けているときにオフする。ハイ側駆動部ＨＤＲＶの動作の例は、図５に示す。トランジスタＱ１、Ｑ２は、ハイレベル期間が互いに重複しない制御信号ＣＮＴ１、ＣＮＴ２により、排他的にオンされる。
【００３１】
ロウ側駆動部ＬＤＲＶは、パルス信号ＰＷＭに応答して、制御信号ＣＮＴ３をスイッチングトランジスタＱＰＬのゲートに出力する。制御信号ＣＮＴ３は、制御信号ＣＮＴ２と同相であり、制御信号ＣＮＴ３のハイレベル期間は、制御信号ＣＮＴ１のハイレベル期間に重複しない。例えば、制御信号ＣＮＴ３のハイレベルおよびロウレベルの値は、制御信号ＣＮＴ２のハイレベルおよびロウレベルの値と同じである。
【００３２】
スイッチングトランジスタＱＰＨ、ＱＰＬは、入力電圧線ＶＩＮと接地線ＶＳＳの間に接続ノードＳＷを介して直列に配置されている。入力電圧線ＶＩＮは、ハイレベル電圧線の一例である。接地線ＶＳＳは、ロウレベル電圧線の一例である。例えば、スイッチングトランジスタＱＰＨ、ＱＰＬは、高耐圧のｎタイプの電界効果トランジスタである。スイッチングトランジスタＱＰＨ、ＱＰＬは、ｎタイプの高電子移動度トランジスタでもよい。
【００３３】
スイッチングトランジスタＱＰＨは、ゲートでハイレベルの制御信号Ｎ１を受けているときにオンし、入力電圧線ＶＩＮから接続ノードＳＷに電荷を供給し、ゲートでロウレベルの制御信号Ｎ１を受けているときにオフする。スイッチングトランジスタＱＰＬは、ゲートでハイレベルの制御信号ＣＮＴ３を受けているときにオンし、接続ノードＳＷの電荷を接地線ＶＳＳに逃がし、ゲートでロウレベルの制御信号ＣＮＴ３を受けているときにオフする。
【００３４】
平滑回路ＳＭＣは、接続ノードＳＷと出力ノードＶＯとの間に配置されるインダクタＬ１および出力ノードＶＯと接地線ＶＳＳとの間に配置されるコンデンサＣ２を有している。そして、駆動回路ＤＲＶを有するＤＣ−ＤＣコンバータＤＣＣは、負荷回路ＬＤを動作するために、出力ノードＶＯに所定の電力を有する電源電圧を生成する。例えば、負荷回路ＬＤは、ＤＣ−ＤＣコンバータＤＣＣとともに半導体集積回路内に形成されてもよい。
【００３５】
図４は、図３に示したハイ側駆動部ＨＤＲＶの構造の例を示している。図４は、トランジスタＱ２およびフィールドプレートＦＰ１、ＦＰ２の構造を示している。トランジスタＱ２のソース領域、ドレイン領域およびチャネル領域は、シリコン等の半導体基板ＳＵＢ上に、電子走行層として機能する窒化ガリウム（ＧａＮ）層と、電子供給層として機能する窒化アルミニウムガリウム（ＡｌＧａＮ）層とを積層することで形成される。そして、ＧａＮ層におけるＡｌＧａＮ層側の界面に、チャネルとして二次元電子ガス２ＤＥＧ（two Dimensional Electron Gas）が生成される。
【００３６】
トランジスタＱ２のゲート電極（ノードＣＮＴ２）は、ＡｌＧａＮ層上に絶縁膜ＩＮＳ１を介して形成される。フィールドプレートＦＰ１、ＦＰ２は、例えば、ＡｌＧａＮ層上に絶縁膜ＩＮＳ１、ＩＮＳ２を介して、金属配線層を用いて形成される。トランジスタＱ２のソース電極である接続ノードＳＷおよびドレイン電極であるノードＮ１は、プラグコンタクト等により、二次元電子ガス２ＤＥＧの領域に接続されている。なお、接続ノードＳＷおよびノードＮ１のプラグコンタクトは、ＧａＮ層の表面に接続されてもよい。
【００３７】
図４は、トランジスタＱ２の構造を示しているが、図３に示したトランジスタＱ１の構造は、図４において、接続ノードＳＷの代わりにハイレベル電圧線ＶＨ２を配置し、フィールドプレートＦＰ１を削除することで示される。
【００３８】
図５は、図３に示したハイ側駆動部ＨＤＲＶの動作の例を示している。この例では、入力電圧ＶＩＮは、１００Ｖである。
【００３９】
初期状態において、パルス信号ＰＷＭおよび制御信号ＣＮＴ１はロウレベルに設定され、制御信号ＣＮＴ２はハイレベルに設定されている。このとき、トランジスタＱ１はオフし、トランジスタＱ２はオンしている。図３に示した制御信号ＣＮＴ３は、制御信号ＣＮＴ２と同位相のため、スイッチングトランジスタＱＰＬはオンし、接続ノードＳＷはロウレベルに設定される。トランジスタＱ２がオンし、フィールドプレートＦＰ１、ＦＰ２はノーマリオン状態のｎタイプ電界効果トランジスタとして機能するため、ノードＮ３、Ｎ２およびＮ１は、ロウレベルに設定される。これにより、スイッチングトランジスタＱＰＨはオフする。
【００４０】
時刻Ｔ０において、ハイ側駆動部ＨＤＲＶは、パルス信号ＰＷＭの立ち上がりエッジを受け、制御信号ＣＮＴ２をハイレベルからロウレベルに設定し、制御信号ＣＮＴ１をロウレベルからハイレベルに設定する。これにより、トランジスタＱ２はオフし、トランジスタＱ１はオンする。トランジスタＱ１のオンにより、ノードＮ１の電圧が上昇する。ノードＮ１の電荷は、フィールドプレートＦＰ２を介してノードＮ２に伝達され、ノードＮ２の電圧は上昇する。このとき、フィールドプレートＦＰ２のソース電極であるノードＮ２の電圧は、フィールドプレートＦＰ２のゲート電圧（０Ｖ）からフィールドプレートＦＰ２の閾値電圧（−３０Ｖ）を引いた電圧（例えば、３０Ｖ）まで上昇する。
【００４１】
時刻Ｔ１において、ノードＮ１のロウレベルからハイレベルへの変化により、スイッチングトランジスタＱＰＨがオンし、入力電圧線ＶＩＮと接続ノードＳＷとが接続され、接続ノードＳＷの電圧が上昇する。なお、スイッチングトランジスタＱＰＬは、トランジスタＱ２とともにオフしているため、接続ノードＳＷの電荷が接地線ＶＳＳに流れることはない。接続ノードＳＷの電荷は、フィールドプレートＦＰ１を介してノードＮ３に伝達され、ノードＮ３の電圧は上昇する。フィールドプレートＦＰ１のドレイン電極であるノードＮ３の電圧は、フィールドプレートＦＰ１のゲート電圧（０Ｖ）からフィールドプレートＦＰ１の閾値電圧（−３０Ｖ）を引いた電圧（例えば、３０Ｖ）まで上昇する。
【００４２】
接続ノードＳＷがハイレベルの期間、トランジスタＱ２のゲート電圧（ＣＮＴ２）、ソース電圧（Ｎ３）、ドレイン電圧（Ｎ２）は、それぞれ０Ｖ、３０Ｖ、３０Ｖである。したがって、トランジスタＱ２のゲート絶縁膜の耐圧を３０Ｖ以上に設計することで、駆動回路ＤＲＶを誤動作することなく動作できる。なお、ノードＮ１のハイレベル電圧を、トランジスタＱ２のゲート・ドレイン間の耐圧より低く設計できる場合、フィールドプレートＦＰ２をハイ側駆動部ＨＤＲＶに形成しなくてもよい。
【００４３】
次に、時刻Ｔ２において、ハイ側駆動部ＨＤＲＶは、パルス信号ＰＷＭの立ち下がりエッジを受け、制御信号ＣＮＴ１をハイレベルからロウレベルに設定し、制御信号ＣＮＴ２をロウレベルからハイレベルに設定する。これにより、トランジスタＱ１はオフし、トランジスタＱ２はオンする。
【００４４】
時刻Ｔ３において、図３に示した制御信号ＣＮＴ３は、制御信号ＣＮＴ２と同位相でありハイレベルに変化するため、スイッチングトランジスタＱＰＬはオンする。スイッチングトランジスタＱＰＬのオンにより、接続ノードＳＷは接地線ＶＳＳに接続される。これにより、接続ノードＳＷの電圧は低下する。ノードＮ１、Ｎ２、Ｎ３の電荷は、フィールドプレートＦＰ２、トランジスタＱ２、フィールドプレートＦＰ１、接続ノードＳＷおよびスイッチングトランジスタＱＰＬを介して接地線ＶＳＳに引き抜かれる。この後、パルス信号ＰＷＭが再びハイレベルに変化し、上述した動作が繰り返され、スイッチングトランジスタＱＰＨ、ＱＰＬが交互にオンする。これにより、図３に示した平滑回路ＳＭＣは、出力電圧ＶＯを生成する。
【００４５】
図６は、別の駆動回路ＤＲＶおよびＤＣ−ＤＣコンバータＤＣＣの例を示している。図６に示した例は、駆動回路ＤＲＶが図３に示した駆動回路ＤＲＶと相違している。図３と同じ要素については、同じ符号を付し、これ等については、詳細な説明を省略する。
【００４６】
駆動回路ＤＲＶは、パルスジェネレータＰＬＳＧ、抵抗素子Ｒ１、Ｒ２、ｎＭＯＳ（n-channel Metal Oxide Transistor）トランジスタＱ１１、Ｑ１２、差動アンプＡＭＰ、ハイ側駆動部ＨＤＲＶおよびロウ側駆動部ＬＤＲＶを有している。パルスジェネレータＰＬＳＧは、パルス信号ＰＷＭに応答して相補の制御信号Ｎ１１、Ｎ１２を生成し、ｎＭＯＳトランジスタＱ１１、Ｑ１２のゲートにそれぞれ供給する。ｎＭＯＳトランジスタＱ１１、Ｑ１２は、ソースを接地線ＶＳＳに接続し、ドレインを抵抗素子Ｒ１、Ｒ２を介して電源線ＶＤＤに接続している。ｎＭＯＳトランジスタＱ１１、Ｑ１２は、排他的にオン／オフを繰り返し、相補の差動信号Ｎ１３、Ｎ１４を生成する。例えば、差動信号Ｎ１３、Ｎ１４は、電源電圧ＶＤＤの半分の値より高い領域で振幅する。
【００４７】
差動アンプＡＭＰは、電源電圧ＶＤＤをハイ側の電源として受け、接続ノードＳＷの電圧をロウ側の電源として受けて動作する。差動アンプＡＭＰは、差動信号Ｎ１３、Ｎ１４の電圧を比較し、制御信号Ｎ１５を生成する。制御信号Ｎ１５のロウレベルは、ｎＭＯＳトランジスタＱ１１、Ｑ１２、抵抗素子Ｒ１、Ｒ２および差動アンプＡＭＰによりレベル変換される。
【００４８】
ハイ側駆動部ＨＤＲＶは、制御部ＣＮＴＬ、ｐＭＯＳ（p-channel Metal Oxide Transistor）トランジスタＱ１３およびｎＭＯＳトランジスタＱ１４を有している。制御部ＣＮＴＬは、制御信号Ｎ１５に応じて、ｐＭＯＳトランジスタＱ１３およびｎＭＯＳトランジスタＱ１４を交互にオンするための制御信号ＣＮＴ１１、ＣＮＴ１２を生成する。ｐＭＯＳトランジスタＱ１３およびｎＭＯＳトランジスタＱ１４が同時にオンすることを防止するため、制御信号ＣＮＴ１１のロウレベル期間と制御信号ＣＮＴ１２のハイレベル期間は、互いに重複しない。ロウ側駆動部ＬＤＲＶは、図３と同様の回路であり、制御信号ＣＮＴ１２と同位相の制御信号ＣＮＴ３を生成する。
【００４９】
図６に示したハイ側駆動部ＨＤＲＶは、接続ノードＳＷの電圧をロウ側の電源電圧として受けて動作する。このため、ハイ側駆動部ＨＤＲＶに供給される制御信号Ｎ１５は、差動アンプＡＭＰ等によりレベル変換する必要がある。したがって、ｐＭＯＳトランジスタＱ１３およびｎＭＯＳトランジスタＱ１４を、図３と同様の高電子移動度トランジスタＱ１、Ｑ２に置き換えても、制御信号Ｎ１５を高電子移動度トランジスタＱ１、Ｑ２の動作速度に合わせて生成することは困難である。
【００５０】
また、図３と同様に、パルス信号ＰＷＭをレベル変換することなくハイ側駆動部ＨＤＲＶに供給することで、ｐＭＯＳトランジスタＱ１３およびｎＭＯＳトランジスタＱ１４から置き換えられた高電子移動度トランジスタＱ１、Ｑ２を高速に動作可能である。しかしながら、この場合、制御信号ＣＮＴ１２がロウレベル（例えば、ＶＳＳ）のときに、ｎＭＯＳトランジスタＱ１４から置き換えられる高電子移動度トランジスタＱ２は、ソースで接続ノードＳＷの高電圧を受け、ドレインでノードＮ１の高電圧を受ける。ゲート破壊等を防ぐには、高電子移動度トランジスタＱ２のゲート絶縁膜の耐圧を非常に高くする必要があり、設計は困難である。
【００５１】
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。すなわち、接続ノードＳＷの電圧が高いときにも、トランジスタＱ２のゲート・ソース間電圧を所定の電圧に抑えることができ、トランジスタＱ２の信頼性が低下することを防止できる。また、制御信号ＣＮＴ２のロウレベル電圧を接地電圧ＶＳＳに設定できるため、トランジスタＱ２の高速に動作でき、スイッチングトランジスタＱＰＨを高速に駆動できる。
【００５２】
さらに、スイッチングトランジスタＱＰＨを高速に駆動することで、出力ノードＶＯに現れる電源電圧のリップルを少なくでき、ＤＣ−ＤＣコンバータＤＣＣの性能を向上を形成できる。
【００５３】
図７は、別の実施形態における駆動回路ＤＲＶおよびＤＣ−ＤＣコンバータＤＣＣの例を示している。図３と同じ要素については、同じ符号を付し、これ等については、詳細な説明を省略する。この実施形態では、フィールドプレートＦＰ１、ＦＰ２のゲートは、接地線ＶＳＳではなく、トランジスタＱ２のゲート（ＣＮＴ２）に接続されている。ＤＣ−ＤＣコンバータＤＣＣのその他の構成は、図３と同じである。
【００５４】
図８は、図７に示したハイ側駆動部ＨＤＲＶの構造の例を示している。図４と同じ要素については、同じ符号を付し、これ等については、詳細な説明を省略する。この実施形態では、フィールドプレートＦＰ１、ＦＰ２は、トランジスタＱ２のゲート電極（ＣＮＴ２）と一体に形成されている。フィールドプレートＦＰ１、ＦＰ２およびトランジスタＱ２のゲート電極以外の構造は、図４と同じである。フィールドプレートＦＰ１、ＦＰ２およびトランジスタＱ２のゲート電極を一体に形成することで、フィールドプレートＦＰ１、ＦＰ２を接地線ＶＳＳに接続する配線を不要にできる。
【００５５】
この実施形態のハイ側駆動部ＨＤＲＶの動作は、図５と同様である。さらに、この実施形態では、フィールドプレートＦＰ１、ＦＰ２のゲート電圧が、制御信号ＣＮＴ２の電圧変化に追従して変化する。このため、例えば、制御信号ＣＮＴ２がハイレベルに設定されてトランジスタＱ２がオンし、図７に示したノードＮ１の電荷が引き抜かれるときに、フィールドプレートＦＰ１、ＦＰ２のオン抵抗を下げることができ、ノードＮ１の立ち下がり波形を急峻にできる。これにより、駆動回路ＤＲＶおよびＤＣ−ＤＣコンバータＤＣＣの性能を向上できる。なお、ノードＮ１のハイレベル電圧が、トランジスタＱ２のゲート・ドレイン間の耐圧より低い場合、フィールドプレートＦＰ２をハイ側駆動部ＨＤＲＶに形成しなくてもよい。
【００５６】
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、フィールドプレートＦＰ１、ＦＰ２を接地線ＶＳＳに接続する配線を不要にできる。フィールドプレートＦＰ１、ＦＰ２のゲート電圧が、ノードＣＮＴ２の電圧変化に追従して変化するため、フィールドプレートＦＰ１、ＦＰ２のオン抵抗を可変にでき、駆動回路ＤＲＶおよびＤＣ−ＤＣコンバータＤＣＣの性能を向上できる。
【００５７】
図９は、別の実施形態における駆動回路ＤＲＶおよびＤＣ−ＤＣコンバータＤＣＣの例を示している。図３と同じ要素については、同じ符号を付し、これ等については、詳細な説明を省略する。この実施形態のハイ側駆動部ＨＤＲＶは、ノードＮ２、Ｎ３と接地線ＶＳＳとの間にそれぞれ配置されたｎＭＯＳトランジスタＱ３、Ｑ４を有している。ｎＭＯＳトランジスタＱ３、Ｑ４のゲートは、接地線ＶＳＳに接続されている。例えば、ｎＭＯＳトランジスタＱ３、Ｑ４は、閾値電圧が低めのエンハンスメントタイプに設計されており、ソース・ドレイン間に弱いリークパスを有している。ＤＣ−ＤＣコンバータＤＣＣのその他の構成は、図３と同じである。
【００５８】
この実施形態のハイ側駆動部ＨＤＲＶの動作は、図５と同様である。例えば、時刻Ｔ１から時刻Ｔ３の間、制御信号ＣＮＴ２がロウレベル、ノードＮ１および接続ノードＳＷがハイレベル、ノードＮ２、Ｎ３は、接続ノードＳＷより低いハイレベルになる。
【００５９】
このとき、ノードＮ１、Ｎ２に電位差があるため、フィールドプレートＦＰ２を介してノードＮ１からノードＮ２にリーク電流が流れるおそれがある。同様に、接続ノードＳＷとノードＮ３に電位差があるため、フィールドプレートＦＰ１を介して接続ノードＳＷからノードＮ３にリーク電流が流れるおそれがある。リーク電流により、ノードＮ２またはノードＮ３の電圧が上昇すると、トランジスタＱ２のゲート・ドレイン間またはゲート・ソース間に高い電圧が掛かり、ゲート絶縁膜の耐圧を超えるおそれがある。
【００６０】
しかし、この実施形態では、弱いリークパスを有するｎＭＯＳトランジスタＱ３、Ｑ４が、ノードＮ２、Ｎ３と接地線ＶＳＳとの間にそれぞれ配置される。このため、ノードＮ１および接続ノードＳＷがハイレベルの期間に、ノードＮ２、Ｎ３に蓄積される電荷を接地線ＶＳＳに逃がすことができ、ノードＮ２、Ｎ３の電圧が上昇することを防止できる。この結果、トランジスタＱ２のゲート絶縁膜の耐圧を超える高い電圧が、トランジスタＱ２のゲート・ドレイン間またはゲート・ソース間に掛かることを防止できる。
【００６１】
なお、フィールドプレートＦＰ２がハイ側駆動部ＨＤＲＶに形成されず、トランジスタＱ２のドレインがノードＮ１に直接接続される場合、トランジスタＱ３は不要である。
【００６２】
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、ノードＮ２、Ｎ３にリーク電流が流れ込むときにも、ノードＮ２、Ｎ３に蓄積される電荷を接地線ＶＳＳに逃がすことができる。この結果、トランジスタＱ２のゲート絶縁膜の耐圧を超える高い電圧が、トランジスタＱ２のゲート・ドレイン間またはゲート・ソース間に掛かることを防止でき、トランジスタＱ２の信頼性を向上できる。
【００６３】
図１０は、別の実施形態における駆動回路ＤＲＶおよびＤＣ−ＤＣコンバータＤＣＣの例を示している。図３、図７および図９と同じ要素については、同じ符号を付し、これ等については、詳細な説明を省略する。この実施形態のハイ側駆動部ＨＤＲＶは、ノードＮ２、Ｎ３と接地線ＶＳＳとの間にそれぞれ配置されたｎＭＯＳトランジスタＱ３、Ｑ４を有している。ｎＭＯＳトランジスタＱ３、Ｑ４のゲートは、接地線ＶＳＳに接続されている。例えば、ｎＭＯＳトランジスタＱ３、Ｑ４は、閾値電圧が低めのエンハンスメントタイプに設計されており、ソース・ドレイン間に弱いリークパスを有している。ＤＣ−ＤＣコンバータＤＣＣのその他の構成は、図７と同じである。
【００６４】
この実施形態のハイ側駆動部ＨＤＲＶの動作は、図５と同様である。但し、この実施形態においても、図９に示したハイ側駆動部ＨＤＲＶと同様に、ノードＮ１および接続ノードＳＷがハイレベルの期間に、ノードＮ２、Ｎ３の電圧が上昇することを防止できる。この結果、トランジスタＱ２のゲート・ドレイン間またはゲート・ソース間に、トランジスタＱ２のゲート絶縁膜の耐圧を超える高い電圧が掛かることを防止できる。
【００６５】
なお、フィールドプレートＦＰ２がハイ側駆動部ＨＤＲＶに形成されず、トランジスタＱ２のドレインがノードＮ１に直接接続される場合、トランジスタＱ３は不要である。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。
【００６６】
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。
【符号の説明】
【００６７】
２ＤＥＧ‥二次元電子ガス；ＡＭＰ‥差動アンプ；Ｃ２‥コンデンサ；ＣＮＴＬ‥制御部；ＤＣＣ‥ＤＣ−ＤＣコンバータ；ＤＲＶ‥駆動回路；ＦＰ１、ＦＰ２‥フィールドプレート；Ｌ１‥インダクタ；ＬＤ‥負荷回路；ＰＬＳＧ‥パルスジェネレータ；ＰＷＭ‥パルス信号；Ｑ１、Ｑ２‥高電子移動度トランジスタ；ＱＰＨ、ＱＰＬ‥スイッチングトランジスタ；Ｒ１、Ｒ２‥抵抗素子；ＳＭＣ‥平滑回路；ＳＵＢ‥半導体基板；ＳＷ‥接続ノード；ＶＯ‥出力ノード
【図１】
0005804812.tif 000002
【図２】
0005804812.tif 000003
【図３】
0005804812.tif 000004
【図４】
0005804812.tif 000005
【図５】
0005804812.tif 000006
【図６】
0005804812.tif 000007
【図７】
0005804812.tif 000008
【図８】
0005804812.tif 000009
【図９】
0005804812.tif 000010
【図１０】
0005804812.tif 000011