(57)【特許請求の範囲】
【請求項１】
第１の容量を有し、第１の期間において入力信号に対応した電荷を前記第１の容量に充電する第１の電圧電荷変換回路と、
第２の容量を有し、第２の期間において前記第１の容量に充電された電荷の一部を前記第２の容量に充電し、前記第２の容量に充電された電荷の一部を転送する第１の電荷積分回路と、
入力容量と、
第１の演算増幅器と、
前記第１の演算増幅器の反転入力端子及び出力端子の間に挿入される第１の積分容量とを有する第１の積分器とを含み、
前記第２の期間において前記第１の容量に充電された電荷の一部を前記入力容量に充電し、第３の期間において前記入力容量に充電された電荷を前記第１の積分容量に転送することを特徴とするスイッチトキャパシター積分回路。
【請求項２】
請求項１において、
前記第２の期間は、前記第１の期間と逆相の期間であり、
前記第３の期間は、前記第１の期間と同相の期間であることを特徴とするスイッチトキャパシター積分回路。
【請求項３】
第１の容量を有し、第１の期間において入力信号に対応した電荷を前記第１の容量に充電する第１の電圧電荷変換回路と、
第２の容量を有し、第２の期間において前記第１の容量に充電された電荷の一部を前記第２の容量に充電し、前記第２の容量に充電された電荷の一部を転送する第１の電荷積分回路と、
入力容量と、
第２の演算増幅器と、
前記第２の演算増幅器の反転入力端子及び出力端子の間に挿入される第２の積分容量とを有する第２の積分器とを含み、
第３の期間において前記第２の容量に充電された電荷を前記入力容量及び前記第２の積分容量に転送し、第４の期間において前記入力容量に充電された電荷を放電することを特徴とするスイッチトキャパシター積分回路。
【請求項４】
第１の容量を有し、第１の期間において入力信号に対応した電荷を前記第１の容量に充電する第１の電圧電荷変換回路と、
第２の容量を有し、第２の期間において前記第１の容量に充電された電荷の一部を前記第２の容量に充電し、前記第２の容量に充電された電荷の一部を転送する第１の電荷積分回路と、
入力容量と、
第３の演算増幅器と、
前記第３の演算増幅器の反転入力端子及び出力端子の間に挿入される第３の積分容量とを有する第３の積分器とを含み、
第３の期間において前記第２の容量に充電された電荷を前記入力容量に充電し、第４の期間において前記入力容量に充電された電荷を前記第３の積分容量に転送することを特徴とするスイッチトキャパシター積分回路。
【請求項５】
請求項３又は４において、
前記第２の期間は、前記第１の期間と逆相の期間であり、
前記第３の期間は、前記第１の期間と同相の期間であり、
前記第４の期間は、前記第２の期間と同相の期間であることを特徴とするスイッチトキャパシター積分回路。
【請求項６】
請求項１乃至５のいずれかにおいて、
前記第１の容量の容量値、前記第２の容量の容量値、及び前記入力容量の容量値は、整数比であることを特徴とするスイッチトキャパシター積分回路。
【請求項７】
請求項２記載のスイッチトキャパシター積分回路と、
帰還入力容量と、
第３の容量を有し、前記第１の期間において前記第１の演算増幅器の出力信号に対応した電荷を前記第３の容量に充電する第２の電圧電荷変換回路と、
第４の容量を有し、前記第２の期間において前記第３の容量に充電された電荷の一部を前記第４の容量に充電し、前記第４の容量に充電された電荷の一部を転送する第２の電荷積分回路とを含み、
前記第１の期間において、前記第４の容量に充電された電荷を前記帰還入力容量及び前記第１の積分容量に転送し、前記第２の期間において前記帰還入力容量に充電された電荷を放電することを特徴とするフィルター回路。
【請求項８】
請求項３記載のスイッチトキャパシター積分回路と、
帰還入力容量と、
第３の容量を有し、前記第２の期間において前記第３の演算増幅器の出力信号に対応した電荷を前記第３の容量に充電する第２の電圧電荷変換回路と、
第４の容量を有し、前記第１の期間において前記第３の容量に充電された電荷の一部を前記第４の容量に充電し、前記第４の容量に充電された電荷の一部を転送する第２の電荷積分回路とを含み、
前記第２の期間において、前記第４の容量に充電された電荷を前記帰還入力容量及び前記第３の積分容量に転送し、前記第１の期間において前記帰還入力容量に充電された電荷を放電することを特徴とするフィルター回路。
【請求項９】
請求項７記載のフィルター回路を有する第１のフィルター回路と、
前記第１のフィルター回路の出力に縦続接続され、請求項９記載のフィルター回路を有する第２のフィルター回路とを含むことを特徴とするフィルター回路。
【請求項１０】
請求項９において、
前記第１のフィルター回路を構成する前記第１の演算増幅器と、前記第２のフィルター回路を構成する前記第２の演算増幅器とが時分割で使用されるように構成されることを特徴とするフィルター回路。
【請求項１１】
請求項７又は８記載のフィルター回路を含むことを特徴とするｎ（ｎは３以上の整数）次のフィルター回路。
【請求項１２】
振動子と、
前記振動子と発振ループを形成し、該振動子に駆動振動を励振する駆動回路と、
請求項７乃至１１のいずれか記載のフィルター回路を有し、前記振動子に励振される駆動振動及び測定すべき物理量に応じて検出信号を出力する検出回路とを含むことを特徴とする物理量測定装置。
【請求項１３】
請求項１２記載の物理量測定装置を含むことを特徴とする電子機器。
【請求項１４】
請求項１乃至６のいずれか記載のスイッチトキャパシター積分回路を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチトキャパシター積分回路、フィルター回路、物理量測定装置、及び電子機器等に関する。
【背景技術】
【０００２】
従来より、角速度等の物理量を測定するセンサー回路（広義には、物理量測定装置）は、カメラ機器の手振れ補正、ナビゲーションやデッドレコニング等の位置情報検出、及びモーションアナライザー等の身体運動の検出等に用いられる。このようなセンサー回路には、極めて低いカットオフ周波数を有するフィルター回路が内蔵される。
【０００３】
例えば特許文献１〜特許文献３には、スイッチトキャパシター回路により構成され、極めて低いカットオフ周波数を有するフィルター回路が開示されている。特許文献１〜特許文献３に開示されたフィルター回路によれば、演算増幅器の入力容量と積分容量の比を大きくすることなく、極めて低いカットオフ周波数を有するフィルター回路を高精度に実現することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２００６１８号公報
【特許文献２】特開２０１０−１７７７３４号公報
【特許文献３】特開２０１０−１７７７９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、センサー回路により角速度を検出するために用いる圧電素子（例えば、振動子）においては、駆動方向の共振周波数及びコリオリ力による振動を検出する検出方向の共振周波数について、互いの干渉を避けるために差を設けている。ところが、外乱の影響等により、この共振周波数の差（離調周波数）に相当する振動が圧電素子に加わると、不要な信号となる離調周波数の角速度信号が出力されてしまう。このような不要な信号を抑制するためには、離調周波数を十分大きくすることが考えられるが、駆動方向と検出方向の振動周波数が離れ、共振による感度増大の効果が得られなくなるという問題がある。そのため、この種の不要な信号は、ローパスフィルター回路により抑制する必要が生じる。この場合、ローパスフィルター回路は、できるだけ面積が小さく、消費電流が小さいことが望まれる。
【０００６】
本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様によれば、面積が小さく、消費電流を大幅に低減することができるスイッチトキャパシター積分回路、フィルター回路、物理量測定装置、及び電子機器等を提供することができる。
【課題を解決するための手段】
【０００７】
（１）本発明の第１の態様は、スイッチトキャパシター積分回路が、第１の容量を有し、第１の期間において入力信号に対応した電荷を前記第１の容量に充電する第１の電圧電荷変換回路と、第２の容量を有し、第２の期間において前記第１の容量に充電された電荷の一部を前記第２の容量に充電し、前記第２の容量に充電された電荷の一部を転送する第１の電荷積分回路とを含む。
【０００８】
本態様においては、第１の容量に入力信号に対応した電荷を充電し、第１の容量に充電された電荷の一部を第２の容量に充電し、第２の容量に充電された電荷の一部を転送する。これにより、演算増幅器を用いることなくスイッチトキャパシター積分回路を提供することができるようになり、面積が小さく、消費電流を大幅に低減することができるようになる。
【０００９】
（２）本発明の第２の態様に係るスイッチトキャパシター積分回路は、第１の態様において、入力容量と、第１の演算増幅器と、前記第１の演算増幅器の反転入力端子及び出力端子の間に挿入される第１の積分容量とを有する第１の積分器を含み、前記第２の期間において前記第１の容量に充電された電荷の一部を前記入力容量に充電し、第３の期間において前記入力容量に充電された電荷を前記第１の積分容量に転送する。
【００１０】
本態様によれば、第１の積分器を設け、第１の容量に充電された電荷の一部を入力容量に充電し、入力容量に充電された電荷を第１の積分容量に転送するようにしたので、１つの演算増幅器を用いて２重正相積分を行うスイッチトキャパシター積分回路を提供することができるようになる。これにより、面積が小さく、消費電流を大幅に低減するスイッチトキャパシター積分回路を提供することができるようになる。
【００１１】
（３）本発明の第３の態様に係るスイッチトキャパシター積分回路では、第２の態様において、前記第２の期間は、前記第１の期間と逆相の期間であり、前記第３の期間は、前記第１の期間と同相の期間である。
【００１２】
本態様によれば、２相クロックによりスイッチ動作を行うスイッチを用いて構成される上記のスイッチトキャパシター積分回路を提供することができるようになる。従って、面積が小さく、消費電流を大幅に低減するスイッチトキャパシター積分回路を簡素な構成で提供することができるようになる。
【００１３】
（４）本発明の第４の態様に係るスイッチトキャパシター積分回路では、第１の態様において、入力容量と、第２の演算増幅器と、前記第２の演算増幅器の反転入力端子及び出力端子の間に挿入される第２の積分容量とを有する第２の積分器を含み、第３の期間において前記第２の容量に充電された電荷を前記入力容量及び前記第２の積分容量に転送し、第４の期間において前記入力容量に充電された電荷を放電する。
【００１４】
本態様によれば、第２の積分器を設け、第１の容量に充電された電荷の一部を入力容量に充電し、入力容量に充電された電荷を第２の積分容量に転送するようにしたので、１つの演算増幅器を用いて２重逆相積分を行うスイッチトキャパシター積分回路を提供することができるようになる。これにより、面積が小さく、消費電流を大幅に低減するスイッチトキャパシター積分回路を提供することができるようになる。
【００１５】
（５）本発明の第５の態様に係るスイッチトキャパシター積分回路では、第１の態様において、入力容量と、第３の演算増幅器と、前記第３の演算増幅器の反転入力端子及び出力端子の間に挿入される第３の積分容量とを有する第３の積分器を含み、第３の期間において前記第２の容量に充電された電荷を前記入力容量に充電し、第４の期間において前記入力容量に充電された電荷を前記第３の積分容量に転送する。
【００１６】
本態様によれば、第３の積分器を設け、第１の容量に充電された電荷の一部を入力容量に充電し、入力容量に充電された電荷を第１の積分容量に転送するようにしたので、１つの演算増幅器を用いて２重正相積分を行うスイッチトキャパシター積分回路を提供することができるようになる。これにより、面積が小さく、消費電流を大幅に低減するスイッチトキャパシター積分回路を提供することができるようになる。
【００１７】
（６）本発明の第６の態様に係るスイッチトキャパシター積分回路では、第３の態様又は第４の態様において、前記第２の期間は、前記第１の期間と逆相の期間であり、前記第３の期間は、前記第１の期間と同相の期間であり、前記第４の期間は、前記第２の期間と同相の期間である。
【００１８】
本態様によれば、２相クロックによりスイッチ動作を行うスイッチを用いて構成され、２重積分を行う上記のスイッチトキャパシター積分回路を提供することができるようになる。従って、面積が小さく、消費電流を大幅に低減するスイッチトキャパシター積分回路を簡素な構成で提供することができるようになる。
【００１９】
（７）本発明の第７の態様に係るスイッチトキャパシター積分回路では、第２の態様乃至第６の態様のいずれかにおいて、前記第１の容量の容量値、前記第２の容量の容量値、及び前記入力容量の容量値は、整数比である。
【００２０】
本態様によれば、上記の効果に加えて、第１の容量の容量値、第２の容量の容量値、及び入力容量の各々の寄生容量の影響を補償することができ、寄生容量の影響を最小限に抑えることができるようになる。
【００２１】
（８）本発明の第８の態様は、フィルター回路が、第３の態様のスイッチトキャパシター積分回路と、帰還入力容量と、第３の容量を有し、前記第１の期間において前記第１の演算増幅器の出力信号に対応した電荷を前記第３の容量に充電する第２の電圧電荷変換回路と、第４の容量を有し、前記第２の期間において前記第３の容量に充電された電荷の一部を前記第４の容量に充電し、前記第４の容量に充電された電荷の一部を転送する第２の電荷積分回路とを含み、前記第１の期間において、前記第４の容量に充電された電荷を前記帰還入力容量及び前記第１の積分容量に転送し、前記第２の期間において前記帰還入力容量に充電された電荷を放電する。
【００２２】
本態様によれば、１つの演算増幅器を用いて２次のローパスフィルターを構成することができるようになり、面積が小さく、消費電流を大幅に低減するスイッチトキャパシター積分回路を提供することができるようになる。
【００２３】
（９）本発明の第９の態様は、フィルター回路が、第４の態様のスイッチトキャパシター積分回路と、帰還入力容量と、第３の容量を有し、前記第２の期間において前記第３の演算増幅器の出力信号に対応した電荷を前記第３の容量に充電する第２の電圧電荷変換回路と、第４の容量を有し、前記第１の期間において前記第３の容量に充電された電荷の一部を前記第４の容量に充電し、前記第４の容量に充電された電荷の一部を転送する第２の電荷積分回路とを含み、前記第２の期間において、前記第４の容量に充電された電荷を前記帰還入力容量及び前記第３の積分容量に転送し、前記第１の期間において前記帰還入力容量に充電された電荷を放電する。
【００２４】
本態様によれば、１つの演算増幅器を用いて２次のローパスフィルターを構成することができるようになり、面積が小さく、消費電流を大幅に低減するスイッチトキャパシター積分回路を提供することができるようになる。
【００２５】
（１０）本発明の第１０の態様は、フィルター回路が、第８の態様のフィルター回路を有する第１のフィルター回路と、前記第１のフィルター回路の出力に縦続接続され、第９の態様のフィルター回路を有する第２のフィルター回路とを含む。
【００２６】
本態様によれば、最大で２つの演算増幅器を用いて４次のローパスフィルターを構成することができるようになり、面積が小さく、消費電流を大幅に低減するスイッチトキャパシター積分回路を提供することができるようになる。
【００２７】
（１１）本発明の第１１の態様に係るフィルター回路は、第１０の態様において、前記第１のフィルター回路を構成する前記第１の演算増幅器と、前記第２のフィルター回路を構成する前記第２の演算増幅器とが時分割で使用されるように構成される。
【００２８】
本態様によれば、１つの演算増幅器を用いて４次のローパスフィルターを構成することができるようになり、面積が小さく、消費電流を大幅に低減するスイッチトキャパシター積分回路を提供することができるようになる。
【００２９】
（１２）本発明の第１２の態様に係るフィルター回路は、第８の態様又は第９の態様のフィルター回路を含むｎ（ｎは３以上の整数）次のフィルター回路である。
【００３０】
本態様によれば、できるだけ少ない数の演算増幅器を用いてフィルターを構成することができるようになり、面積が小さく、消費電流を大幅に低減するスイッチトキャパシター積分回路を提供することができるようになる。
【００３１】
（１３）本発明の第１３の態様は、物理量測定装置が、振動子と、前記振動子と発振ループを形成し、該振動子に駆動振動を励振する駆動回路と、上記のいずれか記載のフィルター回路を有し、前記振動子に励振される駆動振動及び測定すべき物理量に応じて検出信号を出力する検出回路とを含む。
【００３２】
本態様によれば、面積が小さく、消費電流を大幅に低減した物理量測定装置を提供することができるようになる。
【００３３】
（１４）本発明の第１４の態様は、電子機器が、上記記載の物理量測定装置を含む。
【００３４】
本態様によれば、物理量を測定する機能を有する電子機器の小型化及び低消費電力化に寄与することができるようになる。
【００３５】
（１５）本発明の第１５の態様は、電子機器が、上記のいずれか記載のスイッチトキャパシター積分回路を含む。
【００３６】
本態様によれば、電子機器の小型化及び低消費電力化に寄与することができるようになる。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施形態に係る２重正相積分の構成例の回路図。
【図２】図２（Ａ）は、第１の期間における２重正相積分回路の等価回路を示す図。図２（Ｂ）は、第２の期間における２重正相積分回路の等価回路を示す図。
【図３】式（４）の前半の有損失積分を表す部分をｚ関数で表した場合とｓ関数で近似した場合の関係の説明図。
【図４】一般的な２重正相積分回路のシグナルフローの一例を示す図。
【図５】図１の２重正相積分回路の寄生容量の説明図。
【図６】本発明の一実施形態に係る２重逆相積分回路の構成例の回路図。
【図７】一般的な２重逆相積分回路のシグナルフローの一例を示す図。
【図８】本発明の一実施形態に係る２重正相積分回路の他の構成例の回路図。
【図９】一般的な２次ＬＰＦのシグナルフローの一例を示す図。
【図１０】本発明の一実施形態に係る２次ＬＰＦの構成例の回路図。
【図１１】図１０の２次ＬＰＦの周波数特性の計算結果の一例を示す図。
【図１２】本発明の一実施形態に係る２次ＬＰＦの他の構成例の回路図。
【図１３】図１２の２次ＬＰＦの周波数特性の計算結果の一例を示す図。
【図１４】本発明の一実施形態に係る４次ＬＰＦの構成例の回路図。
【図１５】図１４の４次ＬＰＦの周波数特性の計算結果の一例を示す図。
【図１６】１つの演算増幅器を時分割使用したときの４次ＬＰＦの構成例の回路図。
【図１７】本発明の一実施形態に係る３次ＬＰＦの構成例の回路図。
【図１８】図１７の３次ＬＰＦのシグナルフローを示す図。
【図１９】図１８の３次ＬＰＦの周波数特性の計算結果の一例を示す図。
【図２０】１つの演算増幅器を時分割使用したときの３次ＬＰＦの構成例の回路図。
【図２１】本実施形態におけるセンサー回路の構成例のブロック図。
【図２２】本実施形態における電子機器の構成例のブロック図。
【発明を実施するための形態】
【００３８】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の課題を解決するために必須の構成要件であるとは限らない。
【００３９】
１．  スイッチトキャパシター（Switched Capacitor：ＳＣ）積分回路
１．１  ２重正相積分回路
図１に、本発明の一実施形態に係るＳＣ積分回路としての２重正相積分の構成例の回路図を示す。
【００４０】
２重正相積分回路１０は、第１の電圧電荷変換回路２０と、第１の電荷積分回路３０と、第１のＳＣ積分器（第１の積分器）４０とを備えている。第１の電圧電荷積分回路２０及び第１の電荷積分回路３０は、ＳＣ積分回路を構成し、有損失積分を行う。第１のＳＣ積分器４０は、演算増幅器を備え、無損失積分を行う。
【００４１】
第１の電圧電荷積分回路２０は、最小容量値をＣ１としたときに容量値がａ×Ｃ１（ａは正の整数）の第１の容量ＣＡを有し、第１の期間Ｔ１において入力電圧Ｖ１（入力信号）に対応した電荷を第１の容量ＣＡに充電する。第２の電荷積分回路３０は、最小容量値をＣ１としたときに容量値がｂ×Ｃ１（ｂは正の整数）の第２の容量ＣＢを有する。第２の電荷積分回路３０は、第２の期間Ｔ２において第１の容量ＣＡに充電された電荷の一部を第２の容量ＣＢに充電し、第２の容量ＣＢに充電された電荷の一部を第１のＳＣ積分器４０に転送することができる。ここで、第２の期間Ｔ２は、第１の期間Ｔ１に続く期間である。
【００４２】
このような２重正相積分回路１０において、第１の電圧電荷変換回路２０は、入力電圧Ｖ１が入力される入力端と、第１の容量ＣＡの一端との間に挿入されるスイッチＳＷ１を備えることができる。第１の容量ＣＡの他端は接地され、スイッチＳＷ１がオンしたとき、第１の容量ＣＡの両端に入力電圧Ｖ１が印加される。また、第１の電荷積分回路３０は、第１の容量ＣＡの一端と第２の容量ＣＢの一端との間に挿入されるスイッチＳＷ２を備えることができる。第２の容量ＣＢの他端は接地され、スイッチＳＷ２がオンしたとき、第１の容量ＣＡの一端と第２の容量ＣＢの一端とが電気的に接続される。
【００４３】
ここで、スイッチＳＷ１，ＳＷ２は、それぞれ２相クロックのいずれか一方によりオンオフ制御される。図１では、各スイッチには、「１」と表記されるスイッチと、「２」と表記されるスイッチの２種類がある。「１」と表記されるスイッチは、第１のクロックＣＬＫ１で動作するスイッチ（第１のフェーズスイッチ）であり、第１の期間Ｔ１でオンとなる。「２」と表記されるスイッチは、第２のクロックＣＬＫ２で動作するスイッチ（第２のフェーズスイッチ）であり、第１の期間Ｔ１と逆相の第２の期間Ｔ２でオンとなる。
【００４４】
第１のＳＣ積分器４０は、容量値がｃ×Ｃ１（ｃは正の整数）の入力容量ＣＣと、第１の演算増幅器ＡＭＰ１と、第１の演算増幅器ＡＭＰ１の反転入力端子及び出力端子の間に挿入され容量値がＣ２である第１の積分容量ＣＤとを備えている。第１のＳＣ積分器４０は、第２の期間Ｔ２において第１の容量ＣＡに充電された電荷の一部を入力容量ＣＣに充電し、第３の期間Ｔ３において入力容量ＣＣに充電された電荷を第１の積分容量ＣＤに転送する。ここで、第３の期間Ｔ３は、第２の期間Ｔ２に続く期間である。
【００４５】
このような第１のＳＣ積分器４０は、スイッチＳＷ３，ＳＷ４，ＳＷ５，ＳＷ６を備えることができる。スイッチＳＷ３は、第１の電荷積分回路３０の第２の容量ＣＢの一端と入力容量ＣＣの一端との間に挿入される。スイッチＳＷ４は、入力容量ＣＣの一端と接地電位との間に挿入される。スイッチＳＷ５は、入力容量ＣＣの他端と接地電位との間に挿入される。スイッチＳＷ６は、入力容量ＣＣの他端と第１の演算増幅器ＡＭＰ１の反転入力端子との間に挿入される。
【００４６】
ここで、第３の期間Ｔ３が、第１の期間Ｔ１と同相の期間であるものとすると、スイッチＳＷ４，ＳＷ６を第１のフェーズスイッチとし、スイッチＳＷ３，ＳＷ５を第２のフェーズスイッチとすることができる。そのため、図１では、スイッチＳＷ４，ＳＷ６を「１」と表記し、スイッチＳＷ３，ＳＷ５を「２」と表記している。即ち、第１のＳＣ積分器４０は、クロール型のＳＣ積分器である。
【００４７】
図２（Ａ）、図２（Ｂ）に、図１の２重正相積分１０の動作説明図を示す。図２（Ａ）は、第１の期間Ｔ１における２重正相積分回路１０の等価回路を表す。図２（Ｂ）は、第２の期間Ｔ２における２重正相積分回路１０の等価回路を表す。
【００４８】
第２の容量ＣＢの一端のノードの電圧Ｖｘ、第１の積分容量ＣＤに電荷が転送される時刻をｎとすると、式（１）、式（２）が成り立つ。式（１）及び式（２）では、図１で説明した容量値を用いている。
【数１】
0005825624.tif 000002
【数２】
0005825624.tif 000003
【００４９】
式（１）についてｚ関数のＶｘ（ｚ）、式（２）についてｚ関数のＶ２（ｚ）を求めると、式（３）のようになる。
【数３】
0005825624.tif 000004
【００５０】
式（３）より、２重正相積分回路１０の伝達関数は、式（４）のように求められる。
【数４】
0005825624.tif 000005
【００５１】
式（４）において、前半のａｚ−１／２／（ａ＋ｂ＋ｃ−ｂｚ−１）は有損失積分であることを表し、後半のｃＣ１ｚ−１／２／Ｃ２（１−ｚ−１）は無損失積分であることを表す。
【００５２】
ここで、式（４）をｓ変数で表すことを考える。式（４）の前半の有損失積分を表す部分は、次のように変形することができる。
【数５】
0005825624.tif 000006
【００５３】
式（５）において、ωＴ／２≪１とすると、ｃｏｓ（ωＴ／２）は１に近似することができ、ｓｉｎ（ωＴ／２）は（ωＴ／２）に近似することができる。従って、式（５）は、次式のように表すことができる。
【数６】
0005825624.tif 000007
【００５４】
この結果、式（４）についてｓ変数を用いた場合は、次式のように表すことができる。
【数７】
0005825624.tif 000008
【００５５】
図３に、式（４）の前半の有損失積分を表す部分をｚ関数で表した場合とｓ関数で近似した場合の関係の説明図を示す。図３は、横軸に周波数、縦軸にゲインを表し、一例としてａ＝１、ｂ＝７９、ｃ＝１としたときのｚ関数及びｓ関数の関係を表している。
【００５６】
図３に示すように、１０ｋＨｚ以上の周波数帯域からｚ関数とｓ関数とで誤差が大きくなるものの、低周波数帯域では、ｚ関数とｓ関数との誤差はほとんど無視することができる。即ち、図３は、低周波数帯域において式（５）、式（６）のようにｓ変数で表すことの妥当性を示している。
【００５７】
ここで、２重正相積分回路のシグナルフローについて考える。
図４に、一般的な２重正相積分回路のシグナルフローの一例を示す。図４では、図１と同様に、入力電圧Ｖ１、出力電圧Ｖ２として表記している。
【００５８】
図４と式（７）とを比較すると、図４のα，ｋ１，ｋ２は、次のように当てはめることができる。
【数８】
0005825624.tif 000009
【００５９】
従って、図１の構成によれば、１つの演算増幅器を用いたＳＣ回路により２重積分回路を構成することができ、面積が小さく、消費電流を大幅に低減することができるＳＣ積分回路を提供することができる。
【００６０】
また、図１の構成によれば、第１の容量ＣＡの容量値、第２の容量ＣＢの容量値、及び入力容量ＣＣの容量値が整数比となるように構成することで、第１の容量ＣＡ、第２の容量ＣＢ及び入力容量ＣＣの各々の寄生容量の影響を補償することができる。これにより、寄生容量の影響を最小限に抑えることができる。
【００６１】
図５に、図１の２重正相積分回路１０の寄生容量の説明図を示す。図５において、図１と同様の部分には同一符号を付し、適宜説明を省略する。
【００６２】
ここでは、容量Ｃを形成したときに寄生容量Ｃｐが寄生すると考えることができる。（第１の容量ＣＡの容量値）：（第２の容量ＣＢの容量値）：（入力容量ＣＣの容量値）＝ａ：ｂ：ｃであるため、第１の容量ＣＡの一端が接続されるノードには、寄生容量Ｃｐａ＝ａ×Ｃｐが寄生する。同様に、第２の容量ＣＢの一端が接続されるノードには、寄生容量Ｃｐｂ＝ｂ×Ｃｐが寄生する。また、入力容量ＣＣの一端が接続されるノードには、寄生容量Ｃｐｃ＝ｃ×Ｃｐが寄生する。
【００６３】
寄生容量Ｃｐａ，Ｃｐｂ，Ｃｐｃを考慮した場合、式（３）は、次式のように表すことができるが、分子と分母で寄生容量分が相殺されるため、２重正相積分回路１０の伝達関数は、式（４）と同じものとなる。即ち、第１の容量ＣＡの容量値、第２の容量ＣＢの容量値、及び入力容量ＣＣの容量値が整数比となるように構成することで、式（９）に示すように寄生容量の影響が相殺され、寄生容量の影響を補償することができる。
【数９】
0005825624.tif 000010
【００６４】
１．２  ２重逆相積分回路
図１では、２重正相積分回路を示したが、２重逆相積分回路についても同様である。
図６に、本発明の一実施形態に係るＳＣ積分回路としての２重逆相積分回路の構成例の回路図を示す。
【００６５】
２重逆相積分回路１０ａは、第２の電圧電荷変換回路２０ａと、第２の電荷積分回路３０ａと、第２のＳＣ積分器（第２の積分器）４０ａとを備えている。２重逆相積分回路１０ａが２重正相積分回路１０と異なる主な点は、第１のＳＣ積分器４０に代えて設けられる第２のＳＣ積分器４０ａがバタフライ型のＳＣ積分器である点である。第２の電圧電荷積分回路２０ａ及び第２の電荷積分回路３０ａは、ＳＣ積分回路を構成し、有損失積分を行う。第２のＳＣ積分器４０ａは、演算増幅器を備え、無損失積分を行う。
【００６６】
第２の電圧電荷変換回路２０ａが第１の電圧電荷変換回路２０と異なる点は、第１の容量ＣＡａの容量値であり、第１の電圧電荷変換回路２０と同様の動作を行う。第２の電圧電荷変換回路２０ａは、最小容量値をＣ１２としたときに容量値がｄ×Ｃ１２（ｄは正の整数）の第１の容量ＣＡａを有する。第２の電荷積分回路３０ａが第１の電荷積分回路３０と異なる点は、第２の容量ＣＢａの容量値であり、第１の電荷積分回路３０と同様の動作を行う。第２の電荷積分回路３０ａは、最小容量値をＣ１２としたときに容量値がｅ×Ｃ１２（ｅは正の整数）の第２の容量ＣＢａを有する。
【００６７】
第２のＳＣ積分器４０ａは、容量値がｆ×Ｃ１２（ｆは正の整数）の入力容量ＣＣａと、第２の演算増幅器ＡＭＰ２と、第２の演算増幅器ＡＭＰ２の反転入力端子及び出力端子の間に挿入され容量値がＣ２２である第２の積分容量ＣＤａとを備えている。第２のＳＣ積分器４０ａは、第３の期間Ｔ３において第２の容量ＣＢａに充電された電荷を入力容量ＣＣａ及び第２の積分容量ＣＤａに転送する。具体的には、第３の期間Ｔ３では、第２の容量ＣＢａに充電された電荷が入力容量ＣＣａに転送された結果、該入力容量ＣＣａにその電荷量分だけ第２の積分容量ＣＤａに転送する。その後、第２のＳＣ積分器４０ａは、第４の期間Ｔ４において入力容量ＣＣａに充電された電荷を放電する。ここで、第３の期間Ｔ３は、第２の期間Ｔ２に続く期間であり、第４の期間Ｔ４は、第３の期間Ｔ３に続く期間である。
【００６８】
このような第２のＳＣ積分器４０ａは、スイッチＳＷ３ａ，ＳＷ４ａ，ＳＷ５ａ，ＳＷ６ａを備えることができる。スイッチＳＷ３ａは、第２の電荷積分回路３０ａの第２の容量ＣＢａの一端と入力容量ＣＣａの一端との間に挿入される。スイッチＳＷ４ａは、入力容量ＣＣａの一端と接地電位との間に挿入される。スイッチＳＷ５ａは、入力容量ＣＣａの他端と接地電位との間に挿入される。スイッチＳＷ６ａは、入力容量ＣＣａの他端と第２の演算増幅器ＡＭＰ２の反転入力端子との間に挿入される。
【００６９】
ここで、第３の期間Ｔ３が、第１の期間Ｔ１と同相の期間であり、第４の期間Ｔ４が第２の期間Ｔ２と同相の期間であるものとする。このとき、スイッチＳＷ３ａ，ＳＷ６ａを第１のフェーズスイッチとし、スイッチＳＷ４ａ，ＳＷ５ａを第２のフェーズスイッチとすることができる。そのため、図６では、スイッチＳＷ３ａ，ＳＷ６ａを「１」と表記し、スイッチＳＷ４ａ，ＳＷ５ａを「２」と表記している。即ち、第２のＳＣ積分器４０ａは、バタフライ型のＳＣ積分器である。
【００７０】
２重逆相積分回路１０ａについて、２重正相積分回路１０と同様に、伝達関数を求めると、次式のようになる。
【数１０】
0005825624.tif 000011
【００７１】
式（１０）について、式（５）及び式（６）と同様にｓ変数で表すと、次式のようになる。
【数１１】
0005825624.tif 000012
【００７２】
式（１１）において、分母にｓＴｅ２を含む部分が有損失積分を表す部分であり、分母がＣ２２Ｔｓを含む部分が無損失積分を表す部分である。
【００７３】
図７に、一般的な２重逆相積分回路のシグナルフローの一例を示す。図７では、図４と同様に、入力電圧Ｖ１、出力電圧Ｖ２として表記している
【００７４】
図７と式（１１）とを比較すると、図７のβ，ｋ１，ｋ２は、次のように当てはめることができる。
【数１２】
0005825624.tif 000013
【００７５】
従って、図６の構成によれば、図１と同様に、１つの演算増幅器を用いたＳＣ回路により２重積分回路を構成することができ、面積が小さく、消費電流を大幅に低減することができるＳＣ積分回路を提供することができる。また、図６の構成においても、第１の容量ＣＡａの容量値、第２の容量ＣＢａの容量値、及び入力容量ＣＣａの容量値が整数比となるように構成することで、第１の容量ＣＡａ、第２の容量ＣＢａ及び入力容量ＣＣａの各々の寄生容量の影響を補償することができる。
【００７６】
１．３  他の２重正相積分回路
図１では、第１の演算増幅器ＡＭＰ１を含む第１のＳＣ積分器４０が第１の期間Ｔ１において積分動作を行う２重正相積分回路を示したが、電荷積分回路の後段に接続されるＳＣ積分器が第２の期間Ｔ２において積分動作を行ってもよい。
【００７７】
図８に、本発明の一実施形態に係るＳＣ積分回路としての２重正相積分回路の他の構成例の回路図を示す。
【００７８】
２重正相積分回路１０ｂは、第３の電圧電荷変換回路２０ｂと、第３の電荷積分回路３０ｂと、第３のＳＣ積分器（第３の積分器）４０ｂとを備えている。２重正相積分回路１０ｂが２重正相積分回路１０と異なる主な点は、第１のＳＣ積分器４０に代えて設けられる第３のＳＣ積分器４０ｂが第２の期間Ｔ２で積分動作を行うクロール型のＳＣ積分器である点である。第３の電圧電荷積分回路２０ｂ及び第３の電荷積分回路３０ｂは、ＳＣ積分回路を構成し、有損失積分を行う。第３のＳＣ積分器４０ｂは、演算増幅器を備え、無損失積分を行う。
【００７９】
第３の電圧電荷変換回路２０ｂが第１の電圧電荷変換回路２０と異なる点は、第１の容量ＣＡｂの容量値であり、第１の電圧電荷変換回路２０と同様の動作を行う。第３の電圧電荷変換回路２０ｂは、最小容量値をＣ２１としたときに容量値がａ´×Ｃ２１（ａ´は正の整数）の第１の容量ＣＡｂを有する。第３の電荷積分回路３０ｂが第１の電荷積分回路３０と異なる点は、第２の容量ＣＢｂの容量値であり、第１の電荷積分回路３０と同様の動作を行う。第３の電荷積分回路３０ｂは、最小容量値をＣ２１としたときに容量値がｂ´×Ｃ２１（ｂ´は正の整数）の第２の容量ＣＢｂを有する。
【００８０】
第３のＳＣ積分器４０ｂは、容量値がｃ´×Ｃ２１（ｃ´は正の整数）の入力容量ＣＣｂと、第３の演算増幅器ＡＭＰ３と、第３の演算増幅器ＡＭＰ３の反転入力端子及び出力端子の間に挿入され容量値がＣ２´である第３の積分容量ＣＤｂとを備えている。第３のＳＣ積分器４０ｂは、第３の期間Ｔ３において第２の容量ＣＢｂに充電された電荷を入力容量ＣＣｂに充電し、第４の期間Ｔ４において入力容量ＣＣｂに充電された電荷を第３の積分容量ＣＤｂに転送する。ここで、第３の期間Ｔ３は、第２の期間Ｔ２に続く期間であり、第４の期間Ｔ４は、第３の期間Ｔ３に続く期間である。
【００８１】
このような第３のＳＣ積分器４０ｂは、スイッチＳＷ３ｂ，ＳＷ４ｂ，ＳＷ５ｂ，ＳＷ６ｂを備えることができる。スイッチＳＷ３ｂは、第３の電荷積分回路３０ｂの第２の容量ＣＢｂの一端と入力容量ＣＣｂの一端との間に挿入される。スイッチＳＷ４ｂは、入力容量ＣＣｂの一端と接地電位との間に挿入される。スイッチＳＷ５ｂは、入力容量ＣＣｂの他端と接地電位との間に挿入される。スイッチＳＷ６ｂは、入力容量ＣＣｂの他端と第３の演算増幅器ＡＭＰ３の反転入力端子との間に挿入される。
【００８２】
ここで、第３の期間Ｔ３が、第１の期間Ｔ１と同相の期間であり、第４の期間Ｔ４が第２の期間Ｔ２と同相の期間であるものとする。このとき、スイッチＳＷ３ｂ，ＳＷ５ｂを第１のフェーズスイッチとし、スイッチＳＷ４ｂ，ＳＷ６ｂを第２のフェーズスイッチとすることができる。そのため、図８では、スイッチＳＷ３ｂ，ＳＷ５ｂを「１」と表記し、スイッチＳＷ４ｂ，ＳＷ６ｂを「２」と表記している。
【００８３】
２重正相積分回路１０ｂについて、２重正相積分回路１０と同様に、伝達関数を求めると、次式のようになる。
【数１３】
0005825624.tif 000014
【００８４】
式（１３）について、式（５）及び式（６）と同様にｓ変数を用いて表すと、次式のようになる。
【数１４】
0005825624.tif 000015
【００８５】
式（１４）において、分母にｓＴｂ´２を含む部分が有損失積分を表す部分であり、分母がＣ２´Ｔｓを含む部分が無損失積分を表す部分である。
【００８６】
一般的な２重正相積分回路のシグナルフローを表す図４と式（１４）とを比較すると、図４のα，ｋ１，ｋ２は、次のように当てはめることができる。
【数１５】
0005825624.tif 000016
【００８７】
従って、図８の構成によれば、図１と同様に、１つの演算増幅器を用いたＳＣ回路により２重積分回路を構成することができ、面積が小さく、消費電流を大幅に低減することができるＳＣ積分回路を提供することができる。また、図８の構成においても、第１の容量ＣＡｂの容量値、第２の容量ＣＢｂの容量値、及び入力容量ＣＣｂの容量値が整数比となるように構成することで、第１の容量ＣＡｂ、第２の容量ＣＢｂ及び入力容量ＣＣｂの各々の寄生容量の影響を補償することができる。
【００８８】
２．  フィルター回路
２．１  ２次ローパスフィルター
一般的な２次ローパスフィルター（Low Pass Filter：以下、ＬＰＦ）（広義にはフィルター回路）は、図４の２重正相積分回路のシグナルフローと図７の２重逆相積分回路のシグナルフローとを用いて次のように表すことができる。
【００８９】
図９に、一般的な２次ＬＰＦのシグナルフローの一例を示す。図９において、図４又は図７と同様の部分には同一符号を付し、適宜説明を省略する。
【００９０】
図９のシグナルフローから、次式のような関係が成り立つ。
【数１６】
0005825624.tif 000017
【００９１】
式（１６）について伝達関数を求めると、次式のようになる。
【数１７】
0005825624.tif 000018
【００９２】
一方、２次ＬＰＦの一般的な伝達関数Ｔ（ｓ）は、直流ゲインをＫ、Ｑ値をＱ、カットオフ角周波数（cutoff angular frequency）をω０とすると、次式のように表すことができる。
【数１８】
0005825624.tif 000019
【００９３】
式（１７）と式（１８）とを係数比較することで、α，ｋ１，ｋ２をＫ，Ｑ，ω０，βで表すことができる。
【数１９】
0005825624.tif 000020
【００９４】
図１０に、本発明の一実施形態に係る２次ＬＰＦの構成例の回路図を示す。図１０において、図１又は図６と同様の部分には同一符号を付し、適宜説明を省略する。
【００９５】
２次ＬＰＦ１００は、図１に示す２重正相積分回路１０と、帰還入力容量と、第２の電圧電荷変換回路２０ａと、第２の電荷積分回路３０ａとを備える２次バタワースＬＰＦである。帰還入力容量は、図６の入力容量ＣＣａに相当する。そして、２重正相積分回路１０の出力信号が、第２の電圧電荷変換回路２０ａ、第２の電荷積分回路３０ａ及び帰還入力容量を介して、第２の２重正相積分回路１０を構成する第１の演算増幅器ＡＭＰ１の反転入力端子に帰還される。
【００９６】
第２の電圧電荷変換回路２０ａは、第３の容量を有し、第１の期間Ｔ１において第１の演算増幅器ＡＭＰ１の出力信号に対応した電荷を第３の容量に充電する。第３の容量は、図６の第１の容量ＣＡａに対応し、図１０では第３の容量をＣＡａ（容量値ｄ×Ｃ１１）と表記している。第２の電荷積分回路３０ａは、第４の容量を有し、第２の期間Ｔ２において第３の容量（ＣＡａ）に充電された電荷の一部を第４の容量に充電し、第４の容量に充電された電荷の一部を帰還入力容量に転送する。第４の容量は、図６の第２の容量ＣＢａに対応し、図１０では第４の容量をＣＢａ（容量値ｅ×Ｃ１１）と表記している。そして、２次ＬＰＦ１００は、第１の期間Ｔ１において、第４の容量（ＣＢａ）に充電された電荷を帰還入力容量（ＣＣａ）及び第１の積分容量ＣＤに転送し、第２の期間Ｔ２において帰還入力容量（ＣＣａ）に充電された電荷を放電する。ここで、帰還入力容量の容量値は、ｆ×Ｃ１１であるものとする。このような２次ＬＰＦ１００は、図６と同様のスイッチを備え、図１０では、図６と同様の符号を付している。
【００９７】
図１０の構成において、ｋ１，ｋ２はＱやカットオフ周波数によって決まるため、式（１９）、式（８）、及び式（１２）から各素子の値を決めることができる。ａ＝ｂ＝１としたとき、次のようになる。
【数２０】
0005825624.tif 000021
【００９８】
同様に、ｄ＝ｆ＝１としたとき、次のようになる。
【数２１】
0005825624.tif 000022
【００９９】
ここで、低周波数帯域では１／（ω０Ｔ）≫１であるため、Ｋ＝１のときＣ１，Ｃ１１が最小になる可能性があり、β＝１／２として最小容量を１に正規化すると、次のように各素子の値を決定することができる。
【数２２】
0005825624.tif 000023
【０１００】
図１１に、図１０の２次ＬＰＦ１００の周波数特性の計算結果の一例を示す。図１１は、横軸に周波数、縦軸にゲインをとり、計算結果を実線で示し、シミュレーション結果を点で示している。
【０１０１】
ここでは、Ｋ＝０［ｄＢ］、ω０＝２π×２００［ｒａｄ／ｓ］、Ｔ＝１／５０００［ｓ］、Ｑ＝２−１／２、最小容量を０．１ｐＦとすると、ａＣ１＝０．１ｐＦ、ｂＣ１＝５．５ｐＦ、ｃＣ１＝０．１ｐＦ、ｄＣ１１＝０．１ｐＦ、ｅＣ１１＝５．６ｐＦ、ｆＣ１１＝０．１ｐＦ、Ｃ２＝２．８ｐＦとしている。この結果、１つの演算増幅器を用いて、−４０［ｄＢ／ＤＥＣ］で減衰する２次ＬＰＦを構成することができる。しかも、総容量値が１４．３ｐＦ、最小容量値と最大容量値との比である素子値の広がりを５６（＝５．６／０．１）に抑えた２次ＬＰＦを提供することができるようになる。従って、面積が小さく、消費電流を大幅に低減することができるフィルター回路を提供することができるようになる。
【０１０２】
２．２  他の２次ＬＰＦ
図１０では、第１の期間Ｔ１において動作する演算増幅器を１つ用いて２次ＬＰＦを構成する例を説明したが、第２の期間Ｔ２において動作する演算増幅器を１つ用いて２次ＬＰＦを構成することができる。
【０１０３】
図１２に、本発明の一実施形態に係る２次ＬＰＦの他の構成例の回路図を示す。図１２において、図６又は図８と同様の部分には同一符号を付し、適宜説明を省略する。
【０１０４】
２次ＬＰＦ１００ａは、図８に示す２重正相積分回路１０ｂと、帰還入力容量と、第２の電圧電荷変換回路２０ａと、第２の電荷積分回路３０ａとを備える２次バタワースＬＰＦである。帰還入力容量は、図６の入力容量ＣＣａに相当する。２重正相積分回路１０ｂの出力信号が、第２の電圧電荷変換回路２０ａ、第２の電荷積分回路３０ａ及び帰還入力容量を介して、２重正相積分回路１０ｂを構成する第３の演算増幅器ＡＭＰ３の反転入力端子に帰還される。
【０１０５】
即ち、第２の電圧電荷変換回路２０ａは、第３の容量を有し、第２の期間Ｔ２において第３の演算増幅器ＡＭＰ３の出力信号に対応した電荷を第３の容量に充電する。第３の容量は、図６の第１の容量ＣＡａに対応し、図１２では第３の容量をＣＡａ（容量値ｄ´×Ｃ１１´）と表記している。第２の電荷積分回路３０ａは、第４の容量を有し、第１の期間Ｔ１において第３の容量（ＣＡａ）に充電された電荷の一部を第４の容量に充電し、第４の容量に充電された電荷の一部を転送する。第４の容量は、図６の第２の容量ＣＢａに対応し、図１２では第４の容量をＣＢａ（容量値ｅ´×Ｃ１１´）と表記している。そして、２次ＬＰＦ１００ａは、第２の期間Ｔ２において、第４の容量（ＣＢａ）に充電された電荷を帰還入力容量（ＣＣａ、容量値ｆ´×Ｃ１１´）及び第３の積分容量ＣＤｂに転送する。この２次ＬＰＦ１００ａは、第１の期間Ｔ１において帰還入力容量（ＣＣａ）に充電された電荷を放電する。このような２次ＬＰＦ１００ａは、図６と同様のスイッチを備え、図１２では、図６と同様の符号を付している。なお、図１２では、第２の電圧電荷変換回路２０ａ、第２の電荷積分回路３０ａや帰還入力容量に接続されるスイッチの構成は、図１０と同様であるが、各々が逆相のスイッチに入れ替わっている。
【０１０６】
図１２の構成においても、図１０と同様に、次のように各素子の値を決定することができる。以下の式は、式（２２）と同じ値となる。
【数２３】
0005825624.tif 000024
【０１０７】
図１３に、図１２の２次ＬＰＦ１００ａの周波数特性の計算結果の一例を示す。図１３は、横軸に周波数、縦軸にゲインをとり、計算結果を実線で示し、シミュレーション結果を点で示している。
【０１０８】
ここでは、図１１と同じ条件で計算した結果、図１０と同じ素子値となる。従って、図１２の構成においても、１つの演算増幅器を用いて、−４０［ｄＢ／ＤＥＣ］で減衰する２次ＬＰＦを構成することができる。しかも、総容量値が１４．３ｐＦ、素子値の広がりを５６に抑えた２次ＬＰＦを提供することができるようになる。従って、面積が小さく、消費電流を大幅に低減することができるフィルター回路を提供することができるようになる。
【０１０９】
２．３  ４次ＬＰＦ
２．３．１  原理構成
図１０の２次ＬＰＦ１００の出力に、図１２の２次ＬＰＦ１００ａを縦続接続することで、４次ＬＰＦを構成することができる。
【０１１０】
図１４に、本発明の一実施形態に係る４次ＬＰＦの構成例の回路図を示す。図１４において、図１０又は図１２と同様の部分には同一符号を付し、適宜説明を省略する。
【０１１１】
４次ＬＰＦ２００は、第１のフィルター回路として図１０の２次ＬＰＦ１００と、第２のフィルター回路として図１２の２次ＬＰＦ１００ａとを備える４次バタワースＬＰＦである。ここで、２次ＬＰＦ１００ａは、２次ＬＰＦ１００の出力に縦続接続される。
【０１１２】
４次ＬＰＦ２００は、例えば２次ＬＰＦ１００のＱ値を「１．３０６５」、２次ＬＰＦ１００ａのＱ値を「０．５４１１９６」とすることで実現することができる。このとき、２次ＬＰＦ１００の各素子の値、２次ＬＰＦ１００ａの各素子の値は、式（２２）、式（２３）により決定される。
【０１１３】
図１５に、図１４の４次ＬＰＦ２００の周波数特性の計算結果の一例を示す。図１５は、横軸に周波数、縦軸にゲインをとり、計算結果を実線で示し、シミュレーション結果を点で示している。
【０１１４】
ここでは、Ｋ＝０［ｄＢ］、ω０＝２π×２００［ｒａｄ／ｓ］、Ｔ＝１／５０００［ｓ］、２次ＬＰＦ１００のＱ＝１．３０６５、２次ＬＰＦ１００ａのＱ＝０．５４１１９６、最小容量を０．１ｐＦとする。このとき、ａＣ１＝０．１ｐＦ、ｂＣ１＝１０．３ｐＦ、ｃＣ１＝０．１ｐＦ、ｄＣ１１＝０．１ｐＦ、ｅＣ１１＝１０．４ｐＦ、ｆＣ１１＝０．１ｐＦ、Ｃ２＝１．５ｐＦとなる。同様に、ａ´Ｃ１´＝０．１ｐＦ、ｂ´Ｃ１´＝４．２ｐＦ、ｃ´Ｃ１´＝０．１ｐＦ、ｄ´Ｃ１１´＝０．１ｐＦ、ｅ´Ｃ１１´＝４．３ｐＦ、ｆ´Ｃ１１´＝０．１ｐＦ、Ｃ２´＝３．７ｐＦとなる。この結果、２つの演算増幅器を用いて、−８０［ｄＢ／ＤＥＣ］で減衰する４次ＬＰＦを構成することができる。しかも、総容量値が３５．２ｐＦ、素子値の広がりを１０４（＝１０．４／０．１）に抑えた４次ＬＰＦを提供することができるようになる。従って、面積が小さく、消費電流を大幅に低減することができるフィルター回路を提供することができるようになる。
【０１１５】
２．３．２  時分割使用構成
図１４に示す４次ＬＰＦ２００では、２次ＬＰＦ１００を構成する第１の演算増幅器ＡＭＰ１が第１の期間Ｔ１において積分動作を行い、２次ＬＰＦ１００ａを構成する第３の演算増幅器ＡＭＰ３が第２の期間Ｔ２において積分動作を行う。そこで、１つの演算増幅器を時分割使用して、第１の期間Ｔ１では第１の演算増幅器ＡＭＰ１として機能させ、第２の期間Ｔ２では第３の演算増幅器ＡＭＰ３として機能させることで、１つの演算増幅器を用いて４次ＬＰＦを提供することができる。
【０１１６】
図１６に、１つの演算増幅器を時分割使用したときの４次ＬＰＦの構成例の回路図を示す。図１６において、図１４と同様の部分には同一符号を付し、適宜説明を省略する。
【０１１７】
４次ＬＰＦ２００ａが図１４の４次ＬＰＦ２００と異なる点は、演算増幅器が１つで構成された点と、第１の積分容量ＣＤの両端に第１のフェーズスイッチが設けられ、且つ第３の積分容量ＣＤｂの両端に第２のフェーズスイッチが設けられた点である。更に、４次ＬＰＦ２００ａの出力部に第２のフェーズスイッチが設けられている。
【０１１８】
これにより、４次ＬＰＦ２００ａによれば、１つの演算増幅器を用いて４次ＬＰＦを提供することができるようになる。また、出力部にスイッチを設けるようにしたので、正確な４次ＬＰＦの処理後の出力電圧Ｖ３を取り出すことができるようになる。
【０１１９】
２．４  ３次ＬＰＦ
２．４．１  原理構成
４次ＬＰＦに限らず３次ＬＰＦについても、上記の２次ＬＰＦを用いることで構成することができる。
【０１２０】
図１７に、本発明の一実施形態に係る３次ＬＰＦの構成例の回路図を示す。図１７において、図１０と同様の部分には同一符号を付し、適宜説明を省略する。
【０１２１】
３次ＬＰＦ３００は、図１０の２次ＬＰＦ１００と、１次ＬＰＦ３１０とを備える３次バタワースＬＰＦである。ここで、１次ＬＰＦ３１０は、２次ＬＰＦ１００の出力に縦続接続される。１次ＬＰＦ３１０は、公知の１次ＬＰＦとすることができる。例えば、１次ＬＰＦ３１０は、演算増幅器ＡＭＰ４と、演算増幅器ＡＭＰ４の反転入力端子と出力端子との間に挿入される積分容量Ｃｙと、第２の期間Ｔ２において積分容量Ｃｙと並列に接続される積分容量Ｃｚと、入力容量Ｃｘとを備えることができる。入力容量Ｃｘは、第１の期間Ｔ１において２次ＬＰＦ１００の出力電圧Ｖ２に対応した電荷を充電する。そして、第２の期間Ｔ２において、入力容量Ｃｘに充電された電荷が、積分容量Ｃｙ，Ｃｚに転送される。なお、積分容量Ｃｚに充電された電荷は、第１の期間Ｔ１において放電される。
【０１２２】
図１８に、図１７の３次ＬＰＦ３００のシグナルフローを示す。図１８において、図９と同様の部分には同一符号を付し、適宜説明を省略する。
【０１２３】
この場合も係数比較を行うことで、図１８に示すように、ｋ１，ｋ２，ｋ３，αを、Ｑ，ω０，βを用いて各々表すことができる。
【０１２４】
図１９に、図１８の３次ＬＰＦ３００の周波数特性の計算結果の一例を示す。図１９は、横軸に周波数、縦軸にゲインをとり、計算結果を実線で示し、シミュレーション結果を点で示している。
【０１２５】
ここで、Ｋ＝０［ｄＢ］、ω０＝２π×２００［ｒａｄ／ｓ］、Ｔ＝１／５０００［ｓ］、Ｑ＝１、最小容量を０．１ｐＦとする。このとき、ａＣ１＝０．１ｐＦ、ｂＣ１＝７．９ｐＦ、ｃＣ１＝０．１ｐＦ、ｄＣ１１＝０．１ｐＦ、ｅＣ１１＝８．０ｐＦ、ｆＣ１１＝０．１ｐＦ、Ｃ２＝２．０ｐＦ、Ｃｘ＝０．１ｐＦ、Ｃｙ＝３．９ｐＦ、Ｃｚ＝０．１ｐＦとすることができる。この結果、２つの演算増幅器を用いて、−６０［ｄＢ／ＤＥＣ］で減衰する３次ＬＰＦを構成することができる。しかも、総容量値が２２．４ｐＦ、素子値の広がりを８０（＝８．０／０．１）に抑えた３次ＬＰＦを提供することができるようになる。従って、面積が小さく、消費電流を大幅に低減することができるフィルター回路を提供することができるようになる。
【０１２６】
２．４．２  時分割使用構成
図１８に示す３次ＬＰＦ３００では、２次ＬＰＦ１００を構成する第１の演算増幅器ＡＭＰ１が第１の期間Ｔ１において積分動作を行い、１次ＬＰＦ３１０を構成する演算増幅器ＡＭＰ４が第２の期間Ｔ２において積分動作を行う。そこで、１つの演算増幅器を時分割使用して、第１の期間Ｔ１では第１の演算増幅器ＡＭＰ１として機能させ、第２の期間Ｔ２では演算増幅器ＡＭＰ４として機能させることで、１つの演算増幅器を用いて３次ＬＰＦを提供することができる。
【０１２７】
図２０に、１つの演算増幅器を時分割使用したときの３次ＬＰＦの構成例の回路図を示す。図２０において、図１７と同様の部分には同一符号を付し、適宜説明を省略する。
【０１２８】
３次ＬＰＦ３００ａが図１７の３次ＬＰＦ３００と異なる点は、演算増幅器が１つで構成された点と、積分容量Ｃｙの両端に第２のフェーズスイッチが設けられた点である。更に、３次ＬＰＦ３００ａの出力部に第２のフェーズスイッチが設けられている。
【０１２９】
これにより、３次ＬＰＦ３００ａによれば、１つの演算増幅器を用いて３次ＬＰＦを提供することができるようになる。また、出力部にスイッチを設けるようにしたので、正確な３次ＬＰＦの処理後の出力電圧Ｖ３を取り出すことができるようになる。
【０１３０】
３．  物理量測定装置
上記で説明した２次ＬＰＦ、３次ＬＰＦ、又は４次ＬＰＦは、センサー回路に適用することにより、高精度なセンシングを行う物理量測定装置を提供することができるようになる。
【０１３１】
図２１に、上記の２次ＬＰＦ、３次ＬＰＦ、又は４次ＬＰＦのいずれかが適用されたセンサー回路の構成例を示す。なお、この回路構成は一例であり、例えば回路の細部の構成が変形される場合もあり得る。
【０１３２】
センサー回路４００は、角速度を測定対象の物理量とする物理量測定装置である。センサー回路４００は、駆動回路（駆動装置）５００と、検出回路（検出装置）６００とを備えている。このセンサー回路４００は、圧電材料で形成され、駆動振動片及び検出振動片を有する振動片（振動子、広義には圧電素子）５１０を含む。
【０１３３】
駆動回路５００は、駆動振動片に設けられた駆動電極５１２ａ，５１２ｂを介して駆動振動片を発振ループ内に設け、駆動振動片（広義には振動子）を励振させる。駆動回路５００は、電流電圧変換器５２０、オートゲインコントロール（Auto Gain Control：以下、ＡＧＣ）回路５３０、帯域通過フィルター（Band Pass Filter：以下、ＢＰＦ）５４０を備えている。更に、駆動回路５００は、ゲインコントロールアンプ（Gain Control Amplifier：以下、ＧＣＡ）５５０、２値化回路５６０を備えている。
【０１３４】
駆動振動片の駆動電極５１２ａは、電流電圧変換器５２０の入力に電気的に接続され、電流電圧変換器５２０の出力は、ＡＧＣ回路５３０及びＢＰＦ５４０に入力される。ＢＰＦ５４０は、発振ループ内の発振信号の位相調整回路として機能し、ＢＰＦ５４０の出力は、ＧＣＡ５５０及び２値化回路５６０に入力される。ＡＧＣ回路５３０は、電流電圧変換器５２０の出力に基づいて、ＧＣＡ５５０のゲインを制御する。ＧＣＡ５５０の出力は、駆動振動片の駆動電極５１２ｂに電気的に接続される。２値化回路５６０は、発振ループ内の発振信号を２値化し、参照信号として検出回路６００に出力する。なお、図２１では、駆動回路５００の内部に振動片５１０の駆動振動片を設けるものとして説明したが、駆動回路５００の外部に振動片５１０の駆動振動片が設けられていてもよい。
【０１３５】
検出回路６００は、交流増幅回路６１０と、同期検波回路６２０と、直流増幅器６３０と、ＬＰＦ６４０とを備えている。ＬＰＦ６４０は、上記の２次ＬＰＦ、３次ＬＰＦ、又は４次ＬＰＦである。交流増幅回路６１０は、第１の電流電圧変換器６１２と、第２の電流電圧変換器６１４と、交流増幅器６１６と、ＢＰＦ６１８とを含む。
【０１３６】
駆動回路５００では、上記の構成の発振ループ内のゲインが「１」より大きい状態で発振スタートする。この時点では、駆動振動片への入力は雑音のみであるが、この雑音は、目的とする駆動振動の固有共振周波数を含む幅広い周波数の波動を含む。振動片５１０の駆動振動片の周波数フィルター作用によって、目的とする固有共振周波数の波動を多く含む信号が出力され、この信号が電流電圧変換器５２１０において電圧値に変換される。ＡＧＣ回路５３０は、この電圧値に基づいてＧＣＡ５５０のゲインを制御することで発振ループ内の発振振幅を制御する。発振ループ内でこうした操作が繰り返されることにより、目的とする固有共振周波数の信号の割合が高くなる。そして、ＧＣＡ５５０のゲイン制御によって、次第に発振ループを信号が１周する間の利得（ループゲイン）が「１」となり、この状態で駆動振動片が安定発振する。
【０１３７】
駆動振動片を励振させて安定発振状態になり、振動片５１０を所与の方向に回転させると、コリオリ力が振動片５１０に作用し、検出振動片が屈曲振動する。検出振動片には検出電極５１４ａ，５１４ｂ，５１６ａ，５１６ｂが設けられる。検出電極５１４ｂ，５１６ｂにはアナログ接地電位が供給され、検出電極５１４ａ，５１６ａは、交流増幅回路６１０の第１の電流電圧変換器６１２及び第２の電流電圧変換器６１４に接続される。検出回路６００は、検出電極５１４ａ，５１６ａからの互いに極性が異なる検出信号を交流増幅した後、駆動回路５００からの参照信号を用いて同期検波して、ＬＰＦ６４０で検出信号ＯＵＴを出力する。
【０１３８】
以上のように、センサー回路４００は、振動片５１０と、駆動回路５００と、検出回路６００とを備えることができる。駆動回路５００は、振動片５１０と発振ループを形成し、該振動片に駆動振動を励振する。検出回路６００は、上記のいずれかのフィルター回路を有し振動片５１０に励振される駆動振動及び測定すべき物理量に応じて検出信号を出力する。
【０１３９】
４．  電子機器
上記のセンサー回路は、次のような電子機器に搭載することができる。このような電子機器によれば、所望の信号伝達関数で動作し、且つ高精度なセンシングを容易に実現できるようになる。
【０１４０】
図２２に、本実施形態における電子機器のハードウェア構成例のブロック図を示す。
【０１４１】
電子機器７００は、センサー回路４００と、Ａ／Ｄ変換回路７１０と、クロック生成回路７２０と、中央演算処理装置等の処理部７３０と、メモリー７４０と、操作部７５０と、表示部７６０とを備えている。電子機器７００を構成する各部は、バス（ＢＵＳ）によって相互に接続されている。なお、Ａ／Ｄ変換回路７１０は、処理部７３０に内蔵されていてもよい。
【０１４２】
例えば、処理部７３０は、メモリー７４０から読み込んだプログラムに従って処理を実行し、センサー回路４００で検出された検出信号の振幅又は感度に応じてＡ／Ｄ変換回路７１０で変換されたディジタル値を用いて積分を行う。こうすることで、角速度及び回転角度を算出する。そして、処理部７３０は、算出した角速度又は回転角度に対応した処理を実行し、該処理に対応した表示データを生成し、表示部７６０に表示させる処理を行う。
【０１４３】
以上、本発明に係るＳＣ積分回路、フィルター回路、物理量測定装置及び電子機器を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【０１４４】
（１）上記の実施形態では、フィルター回路として、図１０、図１２、図１４、図１６、図１７、又は図２０を例に説明したが、本発明はこれらに限定されるものではない。
【０１４５】
（２）上記の実施形態では、フィルター回路として、２次ＬＰＦ、３次ＬＰＦ又は４次ＬＰＦを例に説明したが、図１０又は図１２の２次ＬＰＦを備えるｎ（ｎは３以上の整数）次のＬＰＦに適用することができる。
【０１４６】
（３）上記の実施形態では、検出回路６００が備えるＬＰＦ６４０として、上記の実施形態における２次ＬＰＦ、３次ＬＰＦ又は４次ＬＰＦを採用するものとして説明したが、本発明は、これに限定されるものではない。検出回路６００が備えるＬＰＦ６４０は、例えば図１０又は図１２の２次ＬＰＦを備えるｎ（ｎは３以上の整数）次のＬＰＦを採用することができる。
【０１４７】
（４）上記の実施形態では、電子機器が、上記のＬＰＦが適用される例を説明したが、本発明はこれに限定されるものではない。本発明に係る電子機器が、上記のＳＣ積分回路としての２重積分回路（２重正相積分回路、２重逆相積分回路）を備えていてもよい。
【符号の説明】
【０１４８】
１０，１０ｂ…２重正相積分回路、  １０ａ…２重逆相積分回路、
２０…第１の電圧電荷変換回路、  ２０ａ…第２の電圧電荷変換回路、
２０ｂ…第３の電圧電荷変換回路、  ３０…第１の電荷積分回路、
３０ａ…第２の電荷積分回路、  ３０ｂ…第３の電荷積分回路、
４０…第１のＳＣ積分器、  ４０ａ…第２のＳＣ積分器、  ４０ｂ…第３のＳＣ積分器、
１００，１００ａ…２次ＬＰＦ、  ２００，２００ａ…４次ＬＰＦ、
３００，３００ａ…３次ＬＰＦ、  ４００…センサー回路、
５００…駆動回路（駆動装置）、  ５１０…振動片（振動子）、
５１２ａ，５１２ｂ…駆動電極、
５１４ａ，５１４ｂ，５１６ａ，５１６ｂ…検出電極、  ５２０…電流電圧変換器、
５３０…ＡＧＣ回路、  ５４０，６１８…ＢＰＦ、  ５５０…ＧＣＡ、
５６０…２値化回路、  ６００…検出回路（検出装置）、  ６１０…交流増幅回路、
６１２…第１の電流電圧変換器、  ６１４…第２の電流電圧変換器、
６１６…交流増幅器、  ６２０…同期検波回路、  ６３０…直流増幅器、
６４０…ＬＰＦ、  ７００…電子機器、  ７１０…Ａ／Ｄ変換回路、
７２０…クロック生成回路、  ７３０…処理部、  ７４０…メモリー、
７５０…操作部、  ７６０…表示部、  ＡＭＰ…演算増幅器、
ＡＭＰ１…第１の演算増幅器、  ＡＭＰ２…第２の演算増幅器、
ＡＭＰ３…第３の演算増幅器、  ＣＡ，ＣＡａ，ＣＡｂ…第１の容量、
ＣＢ，ＣＢａ，ＣＢｂ…第２の容量、  ＣＣ，ＣＣａ，ＣＣｂ，Ｃｘ…入力容量、
ＣＤ…第１の積分容量、  ＣＤａ…第２の積分容量、  ＣＤｂ…第３の積分容量、
Ｃｙ，Ｃｚ…積分容量、  ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ３ａ，ＳＷ３ｂ，ＳＷ４，ＳＷ４ａ，ＳＷ４ｂ，ＳＷ５，ＳＷ５ａ，ＳＷ５ｂ，ＳＷ６，ＳＷ６ａ，ＳＷ６ｂ…スイッチ、  Ｖ１…入力電圧（入力信号）、  Ｖ２…出力電圧（出力信号）
【図１】
0005825624.tif 000025
【図２】
0005825624.tif 000026
【図３】
0005825624.tif 000027
【図４】
0005825624.tif 000028
【図５】
0005825624.tif 000029
【図６】
0005825624.tif 000030
【図７】
0005825624.tif 000031
【図８】
0005825624.tif 000032
【図９】
0005825624.tif 000033
【図１０】
0005825624.tif 000034
【図１１】
0005825624.tif 000035
【図１２】
0005825624.tif 000036
【図１３】
0005825624.tif 000037
【図１４】
0005825624.tif 000038
【図１５】
0005825624.tif 000039
【図１６】
0005825624.tif 000040
【図１７】
0005825624.tif 000041
【図１８】
0005825624.tif 000042
【図１９】
0005825624.tif 000043
【図２０】
0005825624.tif 000044
【図２１】
0005825624.tif 000045
【図２２】
0005825624.tif 000046