(57)【特許請求の範囲】
【請求項１】
入力の第１の電圧信号の立ち上がりと立ち下がりの遷移時間を所定の範囲に調整して第２の電圧信号を出力する遷移時間調整回路と、前記第２の電圧信号を第１の電流信号に変換して出力する電圧電流変換回路と、を有する送信回路と、
前記送信回路から出力される前記第１の電流信号を光信号に変換して出力する発光素子と、
前記光信号を伝送する光配線路と、
前記光配線路を伝送して得られる前記光信号を第２の電流信号に変換して出力する受光素子と、
前記第２の電流信号を第３の電圧信号に変換して出力する電流電圧変換回路と、前記第３の電圧信号の立ち上がりに同期して立ち上がりパルスを生成し、前記第３の電圧信号の立ち下がりに同期して立ち下がりパルスを生成するパルス生成回路と、前記立ち上がりパルスに同期して立ち上がり、前記立ち下がりパルスに同期して立ち下がる第４の電圧信号を出力する復号回路と、を有する受信回路と、
を具備し、
前記遷移時間調整回路は、第１の非反転入力と第１の反転入力から第１の非反転出力を得る第１の差動増幅回路と、第２の反転入力と第２の非反転入力から第１の反転出力を得る第２の差動増幅回路とで構成され、前記第１の差動増幅回路の前記第１の非反転出力は前記第２の差動増幅回路の前記第２の非反転入力に、前記第２の差動増幅回路の前記第１の反転出力は前記第１の差動増幅回路の前記第１の反転入力に、それぞれ正帰還される
ことを特徴とする、光送受信回路装置。
【請求項２】
入力の第１の電圧信号の立ち上がりと立ち下がりの遷移時間を所定の範囲に調整して第２の電圧信号を出力する遷移時間調整回路と、前記第２の電圧信号を第１の電流信号に変換して出力する電圧電流変換回路と、を有する送信回路と、
前記送信回路から出力される前記第１の電流信号を光信号に変換して出力する発光素子と、
前記光信号を伝送する光配線路と、
前記光配線路を伝送して得られる前記光信号を第２の電流信号に変換して出力する受光素子と、
前記第２の電流信号を第３の電圧信号に変換して出力する電流電圧変換回路と、前記第３の電圧信号を増幅して第４の電圧信号を出力する増幅回路と、前記第４の電圧信号の立ち上がりに同期して立ち上がりパルスを生成し、前記第４の電圧信号の立ち下がりに同期して立ち下がりパルスを生成するパルス生成回路と、前記立ち上がりパルスに同期して立ち上がり、前記立ち下がりパルスに同期して立ち下がる第５の電圧信号を出力する復号回路と、を有する受信回路と、
を具備し、
前記遷移時間調整回路は、第１の非反転入力と第１の反転入力から第１の非反転出力を得る第１の差動増幅回路と、第２の反転入力と第２の非反転入力から第１の反転出力を得る第２の差動増幅回路とで構成され、前記第１の差動増幅回路の前記第１の非反転出力は前記第２の差動増幅回路の前記第２の非反転入力に、前記第２の差動増幅回路の前記第１の反転出力は前記第１の差動増幅回路の前記第１の反転入力に、それぞれ正帰還される
ことを特徴とする、光送受信回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、光送受信回路装置及び受信回路に関する。
【背景技術】
【０００２】
近年、電子デバイスの高性能化とマルチメディアコンテンツの大容量化により、情報通信機器における信号処理量が増大している。これに伴って、機器内配線における信号伝送速度が増大し、損失や電磁ノイズ干渉が問題となってきている。このため、高速且つ低ノイズという特徴を有する光信号伝送に注目が集まってきており、種々の光送受信回路装置が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−１７７８３４号公報
【特許文献２】特開２０００−６８９４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
発明が解決しようとする課題は、入力信号のスルーレートに依らず準ＤＣ伝送とバースト伝送が可能な光送受信回路装置及び受信回路を提供することである。
【課題を解決するための手段】
【０００５】
実施形態の光送受信回路装置は、入力の第１の電圧信号の立ち上がりと立ち下がりの遷移時間を所定の範囲に調整して第２の電圧信号を出力する遷移時間調整回路と、前記第２の電圧信号を第１の電流信号に変換して出力する電圧電流変換回路と、を有する送信回路と、前記送信回路から出力される前記第１の電流信号を光信号に変換して出力する発光素子と、前記光信号を伝送する光配線路と、前記光配線路を伝送して得られる前記光信号を第２の電流信号に変換して出力する受光素子と、前記第２の電流信号を第３の電圧信号に変換して出力する電流電圧変換回路と、前記第３の電圧信号の立ち上がりに同期して立ち上がりパルスを生成し、前記第３の電圧信号の立ち下がりに同期して立ち下がりパルスを生成するパルス生成回路と、前記立ち上がりパルスに同期して立ち上がり、前記立ち下がりパルスに同期して立ち下がる第４の電圧信号を出力する復号回路と、を有する受信回路と、を備え、前記遷移時間調整回路は、第１の非反転入力と第１の反転入力から第１の非反転出力を得る第１の差動増幅回路と、第２の反転入力と第２の非反転入力から第１の反転出力を得る第２の差動増幅回路とで構成され、前記第１の差動増幅回路の前記第１の非反転出力は前記第２の差動増幅回路の前記第２の非反転入力に、前記第２の差動増幅回路の前記第１の反転出力は前記第１の差動増幅回路の前記第１の反転入力に、それぞれ正帰還される。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係わる光送受信回路装置の概略構成を示すブロック図。
【図２】図１の光送受信回路装置の送信回路に用いた遷移時間調整回路の一例を示す回路構成図。
【図３】図２の遷移時間調整回路における動作波形を示す図。
【図４】図１の光送受信回路装置の送信回路に用いた電圧電流変換回路の一例を示す回路構成図。
【図５】図１の光送受信回路装置の受信回路に用いた電流電圧変換回路の一例を示す回路構成図。
【図６】図１の光送受信回路装置の受信回路に用いたパルス生成回路の一例を示す回路構成図。
【図７】図６のパルス生成回路における動作波形を示す図。
【図８】図１の光送受信回路装置の受信回路に用いた復号回路の一例を示す回路構成図。
【図９】図８の復号回路における動作波形を示す図。
【図１０】第２の実施形態に係わる光送受信回路装置の概略構成を示すブロック図。
【図１１】図１０の光送受信回路装置の受信回路に用いた増幅回路の一例を示す回路構成図。
【図１２】図１１の増幅回路における動作波形を示す図。
【図１３】第３の実施形態に係わる受信回路の概略構成を示すブロック図。
【図１４】図１３の受信回路に用いた遷移時間調整回路の一例を示す回路構成図。
【図１５】図１４の遷移時間調整回路における動作波形を示す図。
【図１６】第４の実施形態に係わる光送受信回路装置の概略構成を示すブロック図。
【図１７】準ＤＣ伝送及びバースト伝送波形を示す図。
【発明を実施するための形態】
【０００７】
実施形態に係わる光送受信回路装置及び受信回路は、入力信号のスルーレートに依らず準ＤＣ伝送とバースト伝送を可能とすべく、本発明者らよって発明されたものである。ここで、図１７に示すように、準ＤＣ伝送とはＮＲＺ（Non Return to Zero）信号においてロー又はハイが連続する信号伝送であり、非常に低速（例えば１ｋｂｐｓ）の信号伝送と見なすことができる。また、バースト伝送とは無信号状態又は準ＤＣ伝送状態から突如開始される信号伝送である。
【０００８】
準ＤＣ伝送とバースト伝送が可能な光受信回路として、（特許文献１）に記載の光受信回路がある。本回路では、プリアンプにて入力の電流信号を電圧信号に変換し、微分回路にて電圧信号の立ち上がりと立ち下がりに同期したパルス（エッジパルス）を生成し、リミッタアンプにてこれを増幅した後、ヒステリシスコンパレータにて入力と同じ論理の電圧信号を復元している。入力信号が遷移するタイミングのみにおいて生成される略同一形のエッジパルスを処理する方式のため、ビットパターンに依らない信号受信が可能となっている。
【０００９】
しかしながら、この種の光受信回路には、現実の信号伝送システムに適用できない課題のあることを本発明者らは見出した。即ち、現実の信号伝送システムでは、信号遷移時の伝送線路からのノイズ放射を抑制する等の理由で、伝送速度に比例して信号の立ち上がりと立ち下がりのスルーレート（単位時間当たりの信号変化量）を変化させている。このため、低速信号に対しては微分回路にてエッジパルスの生成ができなくなる場合がある。
【００１０】
これは、次の理由による。即ち、抵抗ＲとキャパシタＣからなる微分回路において、入力電圧をＶｉ、出力電圧をＶｏとすると、Ｖｏ＝ＲＣ（ｄＶｉ／ｄｔ）となり、出力電圧は入力電圧の立ち上がりと立ち下がりのスルーレート（ｄＶｉ／ｄｔ）に比例する。例として、信号の立ち上がりと立ち下がりのスルーレートが信号伝送速度に比例する場合、１０ｋｂｐｓの低速信号のエッジパルス高さは、６Ｇｂｐｓの高速信号のエッジパルス高さに比べて、１０ｋｂｐｓ／６Ｇｂｐｓ＝１．６７×１０-6倍となる。現実には、受信回路は高々数Ｖの電源電圧で動作しているため、高速信号のエッジパルス高さを電源電圧の最大値に設定しても、低速信号のエッジパルス高さはμＶのオーダとなり、ノイズに埋もれてしまって復号することができない。
【００１１】
本実施形態は、上述の如く見出された課題に対して成されたものであり、入力の電気信号の遷移時間を所定の範囲に調整することにより、調整後の電気信号のスルーレートを一定範囲内に収め、これによって入力の電気信号のスルーレートに依らず準ＤＣ伝送とバースト伝送を可能とした光送受信回路装置及び受信回路の提供を可能にするものである。以下、図面を参照しながら、実施形態について詳細を説明する。
【００１２】
（第１の実施形態）
図１は、第１の実施形態に係わる光送受信回路装置の概略構成を示すブロック図である。
【００１３】
本装置は、入力の電圧信号Ｖｉを電流信号Ｉｏに変換して出力する送信回路１０と、送信回路１０から出力される電流信号Ｉｏを光信号に変換して出力する半導体レーザ等の発光素子２０と、光信号を伝送する光ファイバ等の光配線路９０と、光配線路９０を伝送して得られる光信号を電流信号Ｉｉに変換して出力するフォトダイオード等の受光素子３０と、電流信号Ｉｉを電圧信号Ｖｏとして出力する受信回路４０で構成されている。
【００１４】
送信回路１０は、入力の電圧信号Ｖｉ（第１の電圧信号）の立ち上がりと立ち下がりの遷移時間を所定の範囲に調整して出力する遷移時間調整回路１１と、遷移時間調整回路１１の出力信号（第２の電圧信号）を電流信号Ｉｏ（第１の電流信号）に変換して出力する電圧電流変換回路１２とを備えており、電流信号Ｉｏを発光素子２０に供給するようになっている。
【００１５】
ここで、遷移時間調整回路１１において遷移時間を所定の範囲に調整することは、受信回路側における入力信号のスルーレートが受信回路で許容されるスルーレートとなるように遷移時間を調整することを意味している。
【００１６】
図２は、送信回路１０に用いた遷移時間調整回路１１の一例を示す回路構成図である。図２において、Ｒ１〜Ｒ４は抵抗素子、Ｍ１，Ｍ２，Ｍ４，Ｍ５はｎＭＯＳトランジスタ、Ｍ３，Ｍ６はｎＭＯＳトランジスタで構成される電流源であり、Ｖip，Ｖinは入力の差動信号、Ｖop，Ｖonは出力の差動信号である。
【００１７】
図２の遷移時間調整回路１１は、Ｒ１，Ｒ２，Ｍ１〜Ｍ３で構成され、非反転入力Ｖipと反転入力Ｖonから非反転出力Ｖopを得る第１の差動増幅回路１１ａと、Ｒ３，Ｒ４，Ｍ４〜Ｍ６で構成され、反転入力Ｖinと非反転入力Ｖopから反転出力Ｖonを得る第２の差動増幅回路１１ｂとで構成される。ここで、第１の差動増幅回路１１ａの非反転出力Ｖopは第２の差動増幅回路１１ｂの非反転入力に、第２の差動増幅回路１１ｂの反転出力Ｖonは第１の差動増幅回路１１ａの反転入力に、それぞれ正帰還される。そのため、図３に示すように、入力の差動電圧（Ｖip−Ｖin）が所定の閾値を超えて増大／減少すると、出力の差動電圧（Ｖop−Ｖon）は、第１及び第２の差動増幅回路１１ａ，１１ｂの出力リミットに達するまで一気に増大／減少する。この時の遷移時間は、遷移時間調整回路１１の動作速度でほぼ決まるため、入力の電気信号のスルーレートに依らず出力の電気信号のスルーレートを所定の範囲に調整することができる。
【００１８】
図４（破線内）は、送信回路１０に用いた電圧電流変換回路１２の一例を示す回路構成図である。図４において、Ｄはダイオード素子、Ｍ１〜Ｍ４はｎＭＯＳトランジスタ、Ｍ５，Ｍ６はｎＭＯＳトランジスタで構成される電流源、２０は半導体レーザ等の発光素子であり、Ｖip，Ｖinは入力の差動信号、Ｖｂは直流電圧、Ｉｏは発光素子２０を流れる電流、Ｉmod は電流源Ｍ５を流れる電流で発光素子２０の変調電流、Ｉbiasは電流源Ｍ６を流れる電流で発光素子２０のバイアス電流、Ｖmod は変調電流Ｉmod を調整する直流電圧、Ｖbiasはバイアス電流Ｉbiasを調整する直流電圧である。
【００１９】
なお、図２の遷移時間調整回路１１の第１の差動増幅回路１１ａの出力Ｖopは入力電圧Ｖipとして図４のＭ１のゲートに入力され、図２の遷移時間調整回路１１の第２の差動増幅回路１１ｂの出力Ｖonは入力電圧Ｖinとして図４のＭ２のゲートに入力されるようになっている。
【００２０】
図４の電圧電流変換回路１２は差動増幅回路であり、入力の差動電圧（Ｖip−Ｖin）が正の時、発光素子２０に電流Ｉｏ＝Ｉmod ＋Ｉbias が流れ、入力の差動電圧（Ｖip−Ｖin）が負の時、発光素子２０に電流Ｉｏ＝Ｉbias が流れる。この遷移時間は、入力の差動電圧（Ｖip−Ｖin）の遷移時間でほぼ決まり、これは先述の遷移時間調整回路１１にて所定の範囲に調整されているため、Ｉｏの遷移時間も所定の範囲にある。
【００２１】
バイアス電流Ｉbias は、例えば発光素子２０の両端の電圧がダイオードの立ち上がり電圧よりも大きくなり、且つレーザ発振の閾値電流よりも小さい範囲とする。これにより、少ない電流で発光素子２０の微分抵抗（即ち、回路的な負荷）を小さくし、高速信号応答を可能にすることができる。変調電流Ｉmod は、Ｉbias＋Ｉmod が発光素子２０の閾値電流よりも大きくなるような範囲とする。
【００２２】
図４の電圧電流変換回路１２の電源電圧は、例えば３．３Ｖとする。これは、発光素子２０の立ち上がり電圧が、例えばＧａＡｓで作製した発光素子の場合、２Ｖ程度あるためである。一方、差動電圧が入力されるｎＭＯＳトランジスタＭ１，Ｍ２の耐圧は、高速駆動のために例えば１．２Ｖと小さい。そこで、ｎＭＯＳトランジスタＭ１，Ｍ２のドレインに、耐圧３．３Ｖでゲート電圧Ｖｂが１．２ＶのｎＭＯＳトランジスタＭ３，Ｍ４を接続し、ｎＭＯＳトランジスタＭ１，Ｍ２に印加される電圧を１．２Ｖ以下にしている。
【００２３】
なお、ダイオード素子Ｄは、差動増幅回路の負荷が発光素子２０と略等しくなるように配置してあるが、例えば抵抗素子や抵抗素子と容量素子を並列接続したものを用いても良い。
【００２４】
このように送信回路１０では、遷移時間調整回路１１と電圧電流変換回路１２を備えたことにより、入力の電圧信号のスルーレートに依らず、所定の範囲のスルーレートを有する出力の電流信号が得られる。
【００２５】
受信回路４０は、受光素子３０が出力する電流信号Ｉｉ（第２の電流信号）を電圧信号（第３の電圧信号）に変換して出力する電流電圧変換回路４１と、電圧信号の立ち上がりに同期して立ち上がりパルスを生成し、電圧信号の立ち下がりに同期して立ち下がりパルスを生成するパルス生成回路４２と、立ち上がりパルスに同期して立ち上がり、立ち下がりパルスに同期して立ち下がる電圧信号（第４の電圧信号）を出力する復号回路４３を有する。
【００２６】
この受信回路４０は、後述のように入力信号が遷移するタイミングのみにおいて生成される略同一形のエッジパルスを処理するため、ビットパターンに依らない信号受信が可能であり、準ＤＣ伝送とバースト伝送が可能となっている。
【００２７】
図５（破線内）は、受信回路４０に用いた電流電圧変換回路４１の一例を示す回路構成図である。Ｒは抵抗素子、Ｍ１はｎＭＯＳトランジスタ、Ｍ２は電流源であり、Ｉｉは入力電流（受光素子３０の出力電流）、Ｖｂは直流電圧、Ｖｏは出力電圧である。図５の電流電圧変換回路４１は、ゲート接地型の増幅回路（トランスインピーダンスアンプ）であり、ほぼＲで決まるトランスインピーダンスゲインによって、Ｒ×Ｉｉの振幅を有する出力電圧Ｖｏが得られる。
【００２８】
図６はパルス生成回路４２の一例であり、容量素子Ｃと抵抗素子Ｒで構成される微分回路である。この微分回路では、図７に示すように、入力電圧Ｖｉの立ち上がりにおいて立ち上がりパルスを、入力電圧Ｖｉの立ち下がりにおいて立ち下がりパルスを生成することができる。Ｖｂは直流電圧であり、出力電圧Ｖｏの直流電圧レベルを設定することができる。
【００２９】
図８は、受信回路４０に用いた復号回路４３の一例であり、Ａはシングルエンド信号を差動信号に変換する単相差動変換回路、Ｂは立ち上がりパルスに同期して立ち上がり、立ち下がりパルスに同期して立ち下がる電圧信号を出力する復号回路である。
【００３０】
単相差動変換回路Ａでは、非反転入力Ｖipを図６のパルス生成回路４２の出力とし、反転入力Ｖinを図６の直流電圧Ｖｂとする。これにより、入力の差動電圧（Ｖip−Ｖin）を増幅した非反転出力がＶmpから、その反転出力がＶmnから得られ、シングルエンド信号を差動信号に変換できる。
【００３１】
復号回路Ｂは、送信回路１０の遷移時間調整回路１１と同じ構成であり、単相差動変換回路Ａの非反転出力Ｖmpを非反転入力とし、単相差動変換回路Ａの反転出力Ｖmnを反転入力とする。復号回路Ｂは、図９に示したように、入力の差動電圧（Ｖmp−Ｖmn）に対して出力の差動電圧（Ｖop−Ｖon）がヒステリシスウィンドウを持っている。そのため、単相差動変換回路Ａが出力する差動信号の立ち上がり（立ち下がり）パルスを入力すると、復号回路Ｂが出力する差動信号が立ち上がり（立ち下がり）、この出力値は、次の立ち下がり（立ち上がり）パルスを入力するまで維持される。このようにして復号回路Ｂは、立ち上がりパルスに同期して立ち上がり、立ち下がりパルスに同期して立ち下がる電圧信号を出力する。
【００３２】
このように本実施形態によれば、入力の電圧信号のスルーレートに依らず所定の範囲のスルーレートを有する出力の電流信号を得る送信回路１０と、ビットパターンに依らない信号受信が可能な受信回路４０を用いることで、入力の電気信号のスルーレートに依らず準ＤＣ伝送とバースト伝送を可能な光送受信回路装置を実現することができる。
【００３３】
なお、発光素子２０が出力する光信号を受光素子３０まで伝送する光配線路９０等の伝送手段としては、光ファイバや光導波路を用いることができる。光ファイバを用いる場合、発光素子２０又は受光素子３０と光ファイバを光結合するガイド部品を用い、光ファイバの一端に発光素子２０を搭載したガイド部品と送信回路１０、他端に受光素子３０を搭載したガイド部品と受信回路４０を接続した光伝送モジュールを作製しても良い。また光導波路を用いる場合、光導波路をラミネート構造のフィルム内に形成し、その一端に送信回路１０と発光素子２０、その他端に受光素子３０と受信回路４０を搭載した光伝送モジュールを作製しても良い。
【００３４】
（第２の実施形態）
図１０は、第２の実施形態に係わる光送受信回路装置の概略構成を示すブロック図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００３５】
本実施形態が先に説明した第１の実施形態と異なる点は、受信回路５０において、電流電圧変換回路４１とパルス生成回路４２との間に増幅回路５１を配置したことである。受信回路５０のその他の構成、更には送信回路１０、発光素子２０及び受光素子３０の構成は図１と同じである。
【００３６】
本実施形態の場合、電流電圧変換回路４１で得られる第３の電圧信号が増幅回路５１により増幅されて第４の電圧信号となる。そして、パルス生成回路４２では、第４の電圧信号の立ち上がり及び立ち下がりに同期してパルスを生成し、復号回路４３ではパルス生成回路４２で得られるパルスに同期して第５の電圧信号を出力することになる。
【００３７】
図１１は、受信回路５０に用いた増幅回路５１の一例を示す回路構成図である。図１１において、Ａは抵抗素子Ｒと容量素子Ｃからなる積分回路、Ｂは差動増幅回路であり、Ｖｉは積分回路Ａの入力のシングルエンド信号、Ｖｍは積分回路Ａの出力のシングルエンド信号、Ｖop，Ｖonは差動増幅回路Ｂの出力の差動信号である。積分回路Ａは、例えば図５で示した電流電圧変換回路４１の出力を入力とし、その時間平均値である積分波形を出力する。差動増幅回路Ｂは、積分回路Ａの入力Ｖｉを非反転入力、積分回路Ａの出力Ｖｍを反転入力とし、入力の差動電圧（Ｖｉ−Ｖｍ）を増幅した差動電圧（Ｖop−Ｖon）を出力する。
【００３８】
図１１の差動増幅回路を用いた場合は出力が差動信号となるため、図６に示した微分回路を２個有するパルス生成回路を用い、一方は非反転出力Ｖopを入力し、他方は反転出力Ｖonを入力すれば良い。さらに、復号回路４３としては図８に示した復号回路Ｂを用いれば良い。
【００３９】
このように増幅回路５１を設けたことにより、パルス生成回路４２に入力する電圧信号の振幅が大きくなり、出力の立ち上がりパルスと立ち下がりパルスが大きくなる。このため、入力電流に関して受信回路５０の動作レンジを拡大することが可能になると共に、復号回路４３での復号が容易になって受信回路５０の動作安定性を向上することが可能になる。
【００４０】
なお、立ち上がりパルスと立ち下がりパルスの増幅は、パルス生成回路４２の後に増幅回路５１を配置することでも実現できるが、この場合、立ち上がりパルスと立ち下がりパルスは元の信号に比べてパルス幅が小さいため、より高い帯域で動作する増幅回路が必要になる。即ち、増幅回路５１を電流電圧変換回路４１とパルス生成回路４２との間に配置することで、より低い帯域で動作する増幅回路を使用できる。これにより、増幅回路５１の消費電力を抑制したり、設計を容易にしたりすることができるようになる。
【００４１】
バースト伝送において、図１１の差動増幅回路の出力の差動電圧（Ｖop−Ｖon）は、積分回路Ａの出力がセトリングするまで、図１２（ａ）に示すようにプラス側又はマイナス側に偏った信号となる。しかし、受信回路５０の入力電流レンジの範囲において、差動電圧（Ｖop−Ｖon）は、図１１の差動増幅回路の出力リミットＶＵとＶＬの範囲内にあることが望ましい。
【００４２】
これは、次のような理由による。即ち、図１２（ｂ）に示すように、差動電圧（Ｖop−Ｖon）が出力リミットＶＵより大きいかＶＬより小さい場合、出力リミットを超えた部分（図１２（ｂ）の点線部分）がカットされて波形が歪んでしまう。この部分において立ち上がりと立ち下がりの遷移量とタイミングは変化してしまっており、パルス生成回路４２で生成される立ち上がりパルスと立ち下がりパルスが小さくなって復号回路４３での復号ができなくなったり、復号した信号においてジッタが発生したりする。これを避けるために、差動電圧（Ｖop−Ｖon）は出力リミットＶＵとＶＬの範囲内にあることが望ましい。
【００４３】
このように本実施形態によれば、第１の実施形態の構成に加え、受信回路５０において電流電圧変換回路４１とパルス生成回路４２との間に増幅回路５１を配置することにより、入力の電気信号のスルーレートに依らず準ＤＣ伝送とバースト伝送が可能な光送受信回路装置の動作レンジ拡大と動作安定性向上が可能となる。
【００４４】
（第３の実施形態）
図１３は、第３の実施形態に係わる受信回路の概略構成を示すブロック図である。なお、図１と同一部分については同一符号を付して、その詳しい説明は省略する。
【００４５】
本実施形態の受信回路６０は、入力の電流信号Ｉｉを電圧信号Ｖｏに変換して出力するものであり、電流信号を電圧信号に変換する電流電圧変換回路４１と、電流電圧変換回路４１の出力の電圧信号の立ち上がりと立ち下がりの遷移時間を調整して出力する遷移時間調整回路６１と、遷移時間調整回路６１の出力の電圧信号の立ち上がりに同期して立ち上がりパルスを生成し、遷移時間調整回路６１の出力の電圧信号の立ち下がりに同期して立ち下がりパルスを生成するパルス生成回路４２と、立ち上がりパルスに同期して立ち上がり、立ち下がりパルスに同期して立ち下がる電圧信号を出力する復号回路４３を備えている。この受信回路６０に光信号を電流信号に変換する受光素子（非図示）を接続することで、光受信回路を構成することができる。
【００４６】
電流電圧変換回路４１，パルス生成回路４２，及び複合回路４３は、第１の実施形態で説明したものと同様の構成でよい。
【００４７】
図１４は、受信回路６０に用いた遷移時間調整回路６１の一例を示す回路構成図である。図１４の遷移時間調整回路６１において、Ｒは抵抗素子、Ｍ１はｎＭＯＳトランジスタ、Ｍ２はｐＭＯＳトランジスタ、Ｍ３は電流源であり、Ｖｉは入力の電圧信号、Ｖｂは直流電圧、Ｖｏは出力の電圧信号である。
【００４８】
図１５に示したように、遷移時間調整回路６１は、入力信号Ｖｉを増幅し、出力リミットの上限ＶＵと出力リミットの下限ＶＬの範囲で出力信号Ｖｏを出力する。このとき、出力リミットを超えた部分（点線部分）はカットするため、出力信号Ｖｏの立ち上がりと立ち下がりの遷移時間を、入力信号Ｖｉの立ち上がりと立ち下がりの遷移時間よりも小さくすることができる。出力信号Ｖｏの遷移時間の最小値は回路の動作速度でほぼ決まる。そのため、遷移時間調整回路６１として図１４の回路を複数段接続すれば、入力信号Ｖｉの遷移時間に依らず出力信号Ｖｏの遷移時間を所定の範囲に調整することができる。即ち、受信回路６０の入力信号Ｉｉのスルーレートによらず、パルス生成回路４３の入力信号のスルーレートを一定範囲にすることができる。これにより、入力の電気信号のスルーレートに依らず準ＤＣ信号受信とバースト信号受信が可能になる。
【００４９】
なお、入力信号Ｖｉが出力リミットの上限ＶＵ側又は出力リミットの下限ＶＬ側に偏っている場合、出力リミットによってカットされる量が電源電圧側とグランド側で異なり、クロスポイントずれ等の波形歪みが生じる。そのため、電流電圧変換回路４１の出力の直流電圧レベルを調整する回路を追加したり、回路パラメータを最適化したりして、入力信号Ｖｉの直流電圧レベルを、出力リミットの上限ＶＵと出力リミットの下限ＶＬのほぼ中間とすることが望ましい。
【００５０】
このように本実施形態によれば、受信回路６０に遷移時間調整回路６１を導入することにより、入力の電気信号のスルーレートに依らず準ＤＣ信号受信とバースト信号受信が可能な受信回路を実現することが可能になる。
【００５１】
（第４の実施形態）
図１６は、第４の実施形態に係わる光送受信回路装置の概略構成を示すブロック図である。なお、図１及び図１３と同一部分には同一符号を付して、その詳しい説明は省略する。
【００５２】
本実施形態では、受信回路６０として第３の実施形態の受信回路（図１３）を用いている。送信回路７０は、遷移時間調整回路等を設ける必要なく、電圧電流変換回路１２を有するものであればよく、一般的な送信回路を用いることができる。また、発光素子２０，光配線路９０，及び受光素子３０等の構成及び作用は、第１の実施形態と同様である。
【００５３】
このような構成であっても、受信回路６０に入力される電気信号のスルーレートに依らず準ＤＣ伝送とバースト伝送が可能な光送受信回路装置を実現することが可能となる。そしてこの場合、第２及び第３の実施形態と異なり、送信回路７０は一般的な送信回路であれば問題ないので、送信回路７０の設計を容易にすることが可能である。
【００５４】
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。
【００５５】
送信回路における遷移時間調整回路の具体的回路構成は、前記図２に何ら限定されるものではなく、入力信号の立ち上がりと立ち下がりの遷移時間を所定の範囲に調整できるものであればよい。同様に、受信回路における遷移時間調整回路の具体的回路構成は、前記図１４に何ら限定されるものではなく、電流電圧変換回路の出力信号の立ち上がりと立ち下がりの遷移時間を所定の範囲に調整できるものであればよい。
【００５６】
また、送信回路に用いる電圧電流変換回路、更には受信回路に用いる電流電圧変換回路、パルス生成回路、復号回路、及び増幅回路等の具体的回路構成は、仕様に応じて適宜変更可能である。さらに、発光素子としては、半導体レーザに限らず発光ダイオードを用いることもできる。同様に、受光素子としては、フォトダイオードやフォトトランジスタ等を用いることができる。
【００５７】
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００５８】
１０，７０…送信回路、１１…遷移時間調整回路、１２…電圧電流変換回路、２０…発光素子、３０…受光素子、４０，５０，６０…受信回路、４１…電流電圧変換回路、４２…パルス生成回路、４３…復号回路、５１…増幅回路、６１…遷移時間調整回路、９０…光配線路。
【図１】
0005762943.tif 000002
【図２】
0005762943.tif 000003
【図３】
0005762943.tif 000004
【図４】
0005762943.tif 000005
【図５】
0005762943.tif 000006
【図６】
0005762943.tif 000007
【図７】
0005762943.tif 000008
【図８】
0005762943.tif 000009
【図９】
0005762943.tif 000010
【図１０】
0005762943.tif 000011
【図１１】
0005762943.tif 000012
【図１２】
0005762943.tif 000013
【図１３】
0005762943.tif 000014
【図１４】
0005762943.tif 000015
【図１５】
0005762943.tif 000016
【図１６】
0005762943.tif 000017
【図１７】
0005762943.tif 000018