(57)【特許請求の範囲】
【請求項１】
入力信号が入力されるベースと、コレクタ電圧が印加されるコレクタと、エミッタとを有する増幅素子と、
バイアス電流を前記増幅素子の前記ベースに供給するバイアス回路とを備え、
前記バイアス回路は、
前記コレクタ電圧が所定の閾値より低くなると前記バイアス電流を低減させるバイアス電流低減回路と、
リファレンス電圧が入力される制御端子と、電源電圧が入力される第１端子と、前記増幅素子の前記ベースに接続された第２端子とを有するバイアス用トランジスタと、
前記バイアス用トランジスタの前記第２端子に接続された第１の抵抗と、
前記第１の抵抗と接地点との間に接続された第２の抵抗とを有し、
前記バイアス電流低減回路は、
制御端子と、前記第１の抵抗と前記第２の抵抗の間に接続された第１端子と、接地された第２端子とを有するトランジスタと、
前記トランジスタの前記制御端子に制御電圧を供給する制御回路とを有することを特徴とする電力増幅器。
【請求項２】
前記制御回路は、前記コレクタ電圧が所定の閾値より低い場合に、前記トランジスタをＯＮさせることを特徴とする請求項１に記載の電力増幅器。
【請求項３】
前記コレクタ電圧が低くなると前記電源電圧を低減させる電源電圧低減回路を更に備え、
前記制御回路は、前記電源電圧が所定の閾値より低い場合に前記トランジスタをＯＮさせることを特徴とする請求項１に記載の電力増幅器。
【請求項４】
前記コレクタ電圧が低くなると前記リファレンス電圧を低減させるリファレンス電圧低減回路を更に備え、
前記制御回路は、前記リファレンス電圧が所定の閾値より低い場合に前記トランジスタをＯＮさせることを特徴とする請求項１に記載の電力増幅器。
【請求項５】
前記第２の抵抗は１０％以上の正の温度特性を持つことを特徴とする請求項１〜４の何れか１項に記載の電力増幅器。
【請求項６】
前記バイアス電流低減回路は、前記コレクタ電圧が互いに異なる複数の閾値より低い場合にそれぞれ前記バイアス電流を下げる複数のバイアス電流低減回路を有することを特徴とする請求項１〜５の何れか１項に記載の電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話等の移動体通信用の電力増幅器に関する。
【背景技術】
【０００２】
現在、ＣＤＭＡ（Code Division Multiple Access）をはじめとする携帯電話用電力増幅器として、ＧａＡｓ−ＨＢＴ（Heterojunction Bipolar Transistor）電力増幅器が広く用いられている（例えば、特許文献１参照）。この電力増幅器は、基地局が比較的密集している都市部では主に中低出力で動作している。このため、中低出力動作時の動作効率の向上が携帯電話機の通話時間延長に効果的である。従って、高出力動作（２８ｄＢｍ程度）時に加えて、中低出力動作（０〜１７ｄＢｍ程度）時での動作効率の向上が重要となってきている。中低出力動作時の動作効率を向上するために、ＤＣ／ＤＣコンバータにより増幅素子のコレクタ電圧を出力電力に応じて下げる方法が知られている。
【０００３】
図１６は、増幅素子の出力電力と歪の関係を示す図である。図１７は、増幅素子の出力電力と動作効率の関係を示す図である。コレクタ電圧を下げる（Ｖｃ＿Ｈｉｇｈ→Ｖｃ＿Ｍｉｄ）と、歪特性と効率が良くなる。また、出力電力が小さいほど歪特性は良くなるが、動作効率は下がる。そこで、コレクタ電圧を下げ、歪特性の規格を満たす範囲に出力電力を抑制することで動作効率が改善する。
【０００４】
図１８と図１９は、増幅素子の歪の温度特性を示す図である。出力電力は１７ｄＢｍである。図１８のようにＶｃ＿Ｍｉｄ時に歪の変動が大きいと、コレクタ電圧をあまり下げられないため、動作効率を十分に向上できない。従って、図１９のようにＶｃ＿Ｍｉｄ時に平坦性の良い歪特性が望まれる。
【０００５】
また、電力増幅器には、増幅素子にバイアスを供給するためにバイアス回路が用いられる。図２０と図２１は、従来のバイアス回路を示す図である。Ｔｒｂ１〜Ｔｒｂ５はＨＢＴ、Ｒｂ１〜Ｒｂ５は抵抗、Ｖｒｅｆはバイアス回路のリファレンス電圧端子、Ｖｃｂはバイアス回路のコレクタ電源端子、Ｖｂｏはバイアス回路の出力端子である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−３４３２４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図２２は、図２０のバイアス回路を用いた電力増幅器のアイドル電流の温度特性を示す図である。ここで、アイドル電流とは、ＲＦ信号が入力されない時のバイアス電流である。図２３は、図２０のバイアス回路を用いた電力増幅器の歪の温度特性を示す図である。図２４は、図２１のバイアス回路を用いた電力増幅器のアイドル電流の温度特性を示す図である。図２５は、図２１のバイアス回路を用いた電力増幅器の歪の温度特性を示す図である。
【０００８】
これらの図から分かるように、図２０のバイアス回路の方が、温度変化に対するアイドル電流や歪の平坦性がよい。しかし、出力電力や動作電流が大きい電力増幅器には、図２０のバイアス回路ではなく、図２１のバイアス回路が用いられる。従って、出力電力や動作電流が大きい電力増幅器において、中低出力動作時に増幅素子のコレクタ電圧を下げた場合に、温度変化に対する歪の変動が大きくなる。このため、コレクタ電圧を下げたことによる効率改善効果が制限されるという問題があった。
【０００９】
本発明は、上述のような課題を解決するためになされたもので、その目的は、中低出力動作時でも動作効率を十分に向上させることができる電力増幅器を得るものである。
【課題を解決するための手段】
【００１０】
本発明に係る電力増幅器は、入力信号が入力されるベースと、コレクタ電圧が印加されるコレクタと、エミッタとを有する増幅素子と、バイアス電流を前記増幅素子の前記ベースに供給するバイアス回路とを備え、前記バイアス回路は、前記コレクタ電圧が所定の閾値より低くなると前記バイアス電流を低減させるバイアス電流低減回路と、リファレンス電圧が入力される制御端子と、電源電圧が入力される第１端子と、前記増幅素子の前記ベースに接続された第２端子とを有するバイアス用トランジスタと、前記バイアス用トランジスタの前記第２端子に接続された第１の抵抗と、前記第１の抵抗と接地点との間に接続された第２の抵抗とを有し、前記バイアス電流低減回路は、制御端子と、前記第１の抵抗と前記第２の抵抗の間に接続された第１端子と、接地された第２端子とを有するトランジスタと、前記トランジスタの前記制御端子に制御電圧を供給する制御回路とを有することを特徴とする。
【発明の効果】
【００１１】
本発明により、中低出力動作時でも動作効率を十分に向上させることができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態１に係る電力増幅器を示す図である。
【図２】本発明の実施の形態１に係るバイアス回路を示す図である。
【図３】本発明の実施の形態１に係る電力増幅器のコレクタ電圧とアイドル電流の関係を示す図である。
【図４】本発明の実施の形態１に係る電力増幅器のアイドル電流の温度特性を示す図である。
【図５】本発明の実施の形態１に係る電力増幅器の歪の温度特性を示す図である。
【図６】本発明の実施の形態１に係る電力増幅器のアイドル電流の温度特性を示す図である。
【図７】本発明の実施の形態１に係る電力増幅器の歪の温度特性を示す図である。
【図８】本発明の実施の形態１に係るバイアス回路の変形例１を示す図である。
【図９】本発明の実施の形態１に係るバイアス回路の変形例２を示す図である。
【図１０】本発明の実施の形態２に係るバイアス回路を示す図である。
【図１１】本発明の実施の形態２に係る電力増幅器の電源電圧とアイドル電流の関係を示す図である。
【図１２】本発明の実施の形態３に係るバイアス回路を示す図である。
【図１３】本発明の実施の形態３に係る電力増幅器のリファレンス電圧とアイドル電流の関係を示す図である。
【図１４】本発明の実施の形態４に係るバイアス回路を示す図である。
【図１５】本発明の実施の形態４に係る電力増幅器のコレクタ電圧とアイドル電流の関係を示す図である。
【図１６】増幅素子の出力電力と歪の関係を示す図である。
【図１７】増幅素子の出力電力と動作効率の関係を示す図である。
【図１８】増幅素子の歪の温度特性を示す図である。
【図１９】増幅素子の歪の温度特性を示す図である。
【図２０】従来のバイアス回路を示す図である。
【図２１】従来のバイアス回路を示す図である。
【図２２】図２０のバイアス回路を用いた電力増幅器のアイドル電流の温度特性を示す図である。
【図２３】図２０のバイアス回路を用いた電力増幅器の歪の温度特性を示す図である。
【図２４】図２１のバイアス回路を用いた電力増幅器のアイドル電流の温度特性を示す図である。
【図２５】図２１のバイアス回路を用いた電力増幅器の歪の温度特性を示す図である。
【発明を実施するための形態】
【００１３】
本発明の実施の形態に係る電力増幅器について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１４】
実施の形態１．
図１は、本発明の実施の形態１に係る電力増幅器を示す図である。この電力増幅器は、ＨＢＴとＦＥＴを同一基板上に形成するＢｉＦＥＴプロセスにより形成される２段増幅器である。ＧａＡｓ−ＨＢＴ電力増幅器とバイアス回路が同一ＧａＡｓチップ上に集積化されている。点線枠内がＧａＡｓチップであり、点線枠外の回路素子はモジュール基板上にチップ部品や線路によって形成されている。
【００１５】
入力信号を増幅する初段増幅素子であるＴｒ１と、Ｔｒ１の出力信号を増幅する後段増幅素子であるＴｒ２とが同一のＧａＡｓ基板上に形成されている。Ｔｒ１，Ｔｒ２はＧａＡｓ−ＨＢＴである。Ｔｒ１のベースには入力信号が入力され、コレクタにはコレクタ電圧が印加され、エミッタは接地されている。Ｂｉａｓ１はＴｒ１のベースにバイアス電流を供給する初段バイアス回路であり、Ｂｉａｓ２はＴｒ２のベースにバイアス電流を供給する後段バイアス回路である。
【００１６】
ＩＮはＲＦ信号入力端子、ＯＵＴはＲＦ出力信号端子、Ｒ１〜Ｒ４は抵抗、Ｃ１〜Ｃ１０は容量、Ｌ１，Ｌ２はインダクタである。Ｌ３〜Ｌ８は特定の電気長を有する線路であり、インダクタとして作用する。Ｖｃはコレクタ電源端子、Ｖｃ１はＴｒ１用のコレクタ電源端子、Ｖｃ２はＴｒ２用のコレクタ電源端子、ＶｃｂはＢｉａｓ１，Ｂｉａｓ２の電源端子、ＶｒｅｆはＢｉａｓ１，Ｂｉａｓ２にリファレンス電圧を印加する端子である。   コレクタ電圧制御回路１０は、Ｖｃ端子から入力した電圧を制御したコレクタ電圧をそれぞれＴｒ１，Ｔｒ２に供給するＤＣ／ＤＣコンバータである。このコレクタ電圧制御回路１０により、電力増幅器の中低出力動作時にＴｒ１，Ｔｒ２に供給するコレクタ電圧を低減させる。なお、コレクタ電圧制御回路１０は外部からの制御信号に応じてコレクタ電圧を制御するが、電力増幅器の出力電力をモニタして制御してもよい。
【００１７】
図２は、本発明の実施の形態１に係るバイアス回路を示す図である。このバイアス回路は、図１の初段増幅素子Ｔｒ１のベースにバイアス電流を供給する初段バイアス回路Ｂｉａｓ１である。ただし、後段バイアス回路Ｂｉａｓ２の構成も同様である。
【００１８】
バイアス用トランジスタＴｒｂ１のベースには、Ｖｒｅｆ端子及び抵抗Ｒｂ１を介してリファレンス電圧が入力される。Ｔｒｂ１のコレクタには、Ｖｃｂ端子を介して電源電圧が入力される。Ｔｒｂ１のエミッタは、Ｖｂｏ１端子を介してＴｒ１のベースに接続されている。
【００１９】
Ｔｒｂ１のエミッタに第１の抵抗Ｒｂ２が接続され、Ｒｂ２と接地点との間に第２の抵抗Ｒｂ３が接続されている。Ｔｒｂ１のベースと接地点との間に、ベースとコレクタが短絡したＴｒｂ２，Ｔｒｂ３が直列に接続されている。
【００２０】
バイアス電流低減回路１２は、トランジスタＴｒｂ４，Ｔｒｂ５，ＦＥＴ１、抵抗Ｒｂ４〜Ｒｂ７、及び制御回路１４を有する。Ｔｒｂ４，Ｔｒｂ５はＧａＡｓ−ＨＢＴ、ＦＥＴ１はＧａＡｓ−ＦＥＴである。ＦＥＴ１の閾値電圧は−０．２〜−１．０Ｖである。
【００２１】
Ｔｒｂ４のコレクタはＲｂ２とＲｂ３の間に接続され、エミッタは接地されている。Ｔｒｂ４のベースと接地点との間にＲｂ４が接続されている。Ｔｒｂ５のコレクタはＲｂ５を介してＶｃｂ端子に接続され、エミッタはＴｒｂ４のベースに接続されている。ＦＥＴ１のドレインはＲｂ６を介してＶｒｅｆ端子に接続され、ソースはＴｒｂ５のベースに接続されている。Ｔｒｂ４，Ｔｒｂ５をＯＮする電圧として、約１．３Ｖ（Ｔｒｂ４）＋約１．３Ｖ（Ｔｒｂ５）＝約２．５Ｖが必要となる。そこで、ＦＥＴ１のドレイン電圧を２．５Ｖ以上にする。
【００２２】
制御回路１４は、Ｒｂ７を介してＦＥＴ１のゲートに制御電圧Ｖｃｔｒｌを供給する。制御回路１４は、Ｖｃ１端子から入力したコレクタ電圧が所定の閾値より低い場合にＶｃｔｒｌをＨｉｇｈ（２．５Ｖ）とし、コレクタ電圧が所定の閾値より高い場合にＶｃｔｒｌをＬｏｗ（０Ｖ）とする。ここで、ＦＥＴ１のゲート電圧が０Ｖの場合（Ｖｃｔｒｌ＝Ｌｏｗ）、ＦＥＴ１がＯＦＦとなる（０−２．５＝−２．５Ｖ＜−１．０Ｖ＠閾値電圧）ため、Ｔｒｂ５，Ｔｒｂ４もＯＦＦとなる。一方、ＦＥＴ１のゲート電圧が２．５Ｖの場合（Ｖｃｔｒｌ＝Ｈｉｇｈ）、ＦＥＴ１がＯＮする（２．５−２．５＝０Ｖ＞−１．０Ｖ＠閾値電圧）ため、Ｔｒｂ５，Ｔｒｂ４もＯＮする。
【００２３】
このように、制御回路１４は、コレクタ電圧が所定の閾値より低い場合に、ＦＥＴ１，Ｔｒｂ５，Ｔｒｂ４をＯＮさせる。この結果、バイアス電流低減回路１２は、コレクタ電圧が所定の閾値より低くなるとバイアス電流（アイドル電流）を低減させる。
【００２４】
図３は、本発明の実施の形態１に係る電力増幅器のコレクタ電圧とアイドル電流の関係を示す図である。コレクタ電圧が所定の閾値より低いと、アイドル電流が低くなることが分かる。
【００２５】
図４は、本発明の実施の形態１に係る電力増幅器のアイドル電流の温度特性を示す図である。図５は、本発明の実施の形態１に係る電力増幅器の歪の温度特性を示す図である。コレクタ電圧を所定の閾値より下げた場合（Ｖｃ＿Ｈｉｇｈ→Ｖｃ＿Ｍｉｄ）でも、温度変化に対するアイドル電流や歪の変動が小さいことが分かる。
【００２６】
以上説明したように、本実施の形態では、コレクタ電圧が所定の閾値より低くなると、バイアス電流低減回路１２がバイアス電流（アイドル電流）を低減させる。これにより中低出力動作時にコレクタ電圧制御回路１０が増幅素子のコレクタ電圧を下げた場合でも、温度変化に対する歪の変動が大きくならない。従って、コレクタ電圧を十分に下げることができるため、中低出力動作時でも動作効率を十分に向上させることができる。
【００２７】
図６は、本発明の実施の形態１に係る電力増幅器のアイドル電流の温度特性を示す図である。図７は、本発明の実施の形態１に係る電力増幅器の歪の温度特性を示す図である。Ｒｂ３が１０〜２０％の正の温度特性（温度の上昇率に対して抵抗値の上昇率が１０〜２０％）を持つ場合には、２％未満の正の温度特性を持つ場合に比べて、温度変化に対するアイドル電流や歪の変動が小さくなることが分かる。なお、ＧａＡｓの通常の半導体プロセスで容易に形成できる半導体抵抗として、１０〜２０％の温度特性の抵抗を例に説明した。しかし、これに限らず、Ｒｂ３が１０％以上の正の温度特性を持つ場合に、十分な効果を得ることができる。
【００２８】
図８は、本発明の実施の形態１に係るバイアス回路の変形例１を示す図である。図２のバイアス回路に比べてＴｒｂ４，Ｔｒｂ５，Ｒｂ４〜Ｒｂ６を省略している。ＦＥＴ１のドレインはＲｂ２とＲｂ３の間に接続され、ソースは接地されている。この場合でも、上記の効果を得ることができる。なお、電源電圧や制御電圧が全てプラス電位の場合でもＦＥＴ１をＯＦＦできるように、ＦＥＴ１をエンハンスメント型にする必要がある。
【００２９】
図９は、本発明の実施の形態１に係るバイアス回路の変形例２を示す図である。Ｒｂ４と接地点との間にＧａＡｓ−ＦＥＴであるトランジスタＴｒｂ６を接続し、Ｔｒｂ６のベースに抵抗Ｒｂ８を介してＶｅｎａｂｌｅ端子が接続されている。Ｖｅｎａｂｌｅ端子から、バイアス電流低減回路１２をＯＮ／ＯＦＦするイネーブル信号が入力される。これにより、閾値近辺でバイアス電流低減回路１２を確実にＯＦＦすることができる。
【００３０】
実施の形態２．
図１０は、本発明の実施の形態２に係るバイアス回路を示す図である。実施の形態２では、実施の形態１に比べて電源電圧低減回路１６が追加され、制御回路１４の制御方法が異なる。
【００３１】
電源電圧低減回路１６は、コレクタ電圧が低くなると、Ｖｃｂ端子から入力した電源電圧を低減させてＢｉａｓ１，Ｂｉａｓ２に供給する。なお、電源電圧低減回路１６は外部からの制御信号に応じて電源電圧を制御するが、電力増幅器の出力電力をモニタして制御してもよい。制御回路１４は、電源電圧低減回路１６から供給された電源電圧が所定の閾値より低い場合にＶｃｔｒｌをＨｉｇｈ（２．５Ｖ）とし、電源電圧が所定の閾値より高い場合にＶｃｔｒｌをＬｏｗ（０Ｖ）とする。
【００３２】
図１１は、本発明の実施の形態２に係る電力増幅器の電源電圧とアイドル電流の関係を示す図である。電源電圧が所定の閾値より低いと、アイドル電流が低くなることが分かる。
【００３３】
以上説明したように、本実施の形態では、中低出力時に増幅素子のコレクタ電圧を下げる際に、バイアス回路の電源電圧も下げる。これにより、アイドル電流を低減して実施の形態１と同様の効果を得ることができ、かつバイアス回路の消費電流も低減することができる。
【００３４】
実施の形態３．
図１２は、本発明の実施の形態３に係るバイアス回路を示す図である。実施の形態３では、実施の形態１に比べてリファレンス電圧低減回路１８が追加され、制御回路１４の制御方法が異なる。
【００３５】
リファレンス電圧低減回路１８は、コレクタ電圧が低くなると、リファレンス電圧を低減させてＢｉａｓ１，Ｂｉａｓ２に供給する。なお、リファレンス電圧低減回路１８は外部からの制御信号に応じて、リファレンス電圧を制御するが、電力増幅器の出力電力をモニタして制御してもよい。制御回路１４は、リファレンス電圧低減回路１８から供給された、リファレンス電圧が所定の閾値より低い場合にＶｃｔｒｌをＨｉｇｈ（２．５Ｖ）とし、リファレンス電圧が所定の閾値より高い場合にＶｃｔｒｌをＬｏｗ（０Ｖ）とする。
【００３６】
図１３は、本発明の実施の形態３に係る電力増幅器のリファレンス電圧とアイドル電流の関係を示す図である。リファレンス電圧が所定の閾値より低いと、アイドル電流が低くなることが分かる。
【００３７】
以上説明したように、本実施の形態では、中低出力時に増幅素子のコレクタ電圧を下げる際に、バイアス回路のリファレンス電圧も下げる。これにより、アイドル電流を低減して実施の形態１と同様の効果を得ることができる。
【００３８】
実施の形態４．
図１４は、本発明の実施の形態４に係るバイアス回路を示す図である。本実施の形態のバイアス電流低減回路１２は、コレクタ電圧が互いに異なる複数の閾値より低い場合にそれぞれバイアス電流を下げる複数のバイアス電流低減回路を有する。各バイアス電流低減回路の構成は、実施の形態１のバイアス電流低減回路１２と同様である。
【００３９】
図１５は、本発明の実施の形態４に係る電力増幅器のコレクタ電圧とアイドル電流の関係を示す図である。本実施の形態では、実施の形態１よりも細かくアイドル電流を切り替えることができる。
【符号の説明】
【００４０】
１２  バイアス電流低減回路
１４  制御回路
１６  電源電圧低減回路
１８  リファレンス電圧低減回路
Ｂｉａｓ１，Ｂｉａｓ２  バイアス回路
Ｒｂ２  第１の抵抗
Ｒｂ３  第２の抵抗
Ｔｒ１，Ｔｒ２  増幅素子
Ｔｒｂ１  バイアス用トランジスタ
Ｔｒｂ４，Ｔｒｂ５，ＦＥＴ１  トランジスタ
【図１】
0005673361.tif 000002
【図２】
0005673361.tif 000003
【図３】
0005673361.tif 000004
【図４】
0005673361.tif 000005
【図５】
0005673361.tif 000006
【図６】
0005673361.tif 000007
【図７】
0005673361.tif 000008
【図８】
0005673361.tif 000009
【図９】
0005673361.tif 000010
【図１０】
0005673361.tif 000011
【図１１】
0005673361.tif 000012
【図１２】
0005673361.tif 000013
【図１３】
0005673361.tif 000014
【図１４】
0005673361.tif 000015
【図１５】
0005673361.tif 000016
【図１６】
0005673361.tif 000017
【図１７】
0005673361.tif 000018
【図１８】
0005673361.tif 000019
【図１９】
0005673361.tif 000020
【図２０】
0005673361.tif 000021
【図２１】
0005673361.tif 000022
【図２２】
0005673361.tif 000023
【図２３】
0005673361.tif 000024
【図２４】
0005673361.tif 000025
【図２５】
0005673361.tif 000026