(57)【特許請求の範囲】
【請求項１】
線状の第１電極と第２電極とが櫛歯状に形成される画素がマトリクス状に配置される第１基板と、前記第１基板とブルー相液晶を介して対向配置される第２基板と、前記第１基板の裏面側からバックライト光を照射するバックライト装置とを有し、前記第１電極と前記第２電極との間に生じる電界により前記ブルー相液晶を駆動する液晶表示装置であって、
前記ブルー相液晶は、印加電圧の切り替えの前後において、該印加電圧が上昇する場合の上昇時透過率と前記印加電圧が下降する場合の下降時透過率とが、同じ印加電圧の印加において異なる光学特性を有し、
前記第２基板は、前記ブルー相液晶層側の表面に形成され、少なくとも前記画素の形成領域を覆うようにして形成される平板状の第３電極を備え、
前記第１電極と前記第２電極とに電圧を印加し、前記第１基板の面内方向に平行な電界を生じさせ、表示画像に対応して前記ブルー相液晶を変調駆動する第１期間と、
前記第１電極と前記第２電極とに略同一電圧を印加すると共に、前記第３電極に所定電圧を印加し、前記第１基板の法線方向に平行な電界を生じさせ、前記ブルー相液晶を変調駆動する第２期間と
を順次切り替え、前記ブルー相液晶を変調駆動する駆動回路を備え、
前記駆動回路は、前記画素毎に、前記第２期間における前記第１電極及び前記第２電極と前記第３電極との電位差を、当該第２期間に続く前記第１期間における前記ブルー相液晶の前記上昇時透過率よりも小さい前記下降時透過率となる電位差に制御すると共に、前記第２期間に続く前記第１期間の電位差に応じて、順次、直前の第２期間における電位差を変化させることを特徴とする液晶表示装置。
【請求項２】
前記第１期間は、前記第１電極と前記第２電極との間に形成した横電界により前記ブルー相液晶の配向方向を揃え、
前記第２期間は、前記第１電極及び前記第２電極と前記第３電極との間に形成した縦電界により、前記ブルー相液晶の配向方向を揃えることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
Ｙ方向に延在しＸ方向に並設される第１ドレイン線と、前記Ｙ方向に延在し前記Ｘ方向に並設される第２ドレイン線と、前記Ｘ方向に延在し前記Ｙ方向に並設されるゲート線と、
前記第１ドレイン線にドレイン電極が接続され、前記ゲート線からの走査信号に同期して当該第１ドレイン線からのドレイン信号を前記第１電極に供給する第１薄膜トランジスタと、
前記画素毎に、前記第２ドレイン線に接続され、前記ゲート線からの走査信号に同期して当該第２ドレイン線からのドレイン信号を前記第２電極に供給する第２薄膜トランジスタとを備えることを特徴とする請求項１又は２に記載の液晶表示装置。
【請求項４】
前記駆動回路は、前記走査信号に同期して、前記第３電極に前記所定電圧を印加する前記第１期間と、前記第３電極をフローティング状態に保持する前記第２期間とに切り替えることを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記駆動回路は、前記第３電極を前記所定電圧に保持することを特徴とする請求項３に記載の液晶表示装置。
【請求項６】
前記駆動回路は、前記走査信号に同期して、
前記第１ドレイン線に映像信号を供給する第１駆動回路と、
前記第２ドレイン線に供給する電圧を制御し、前記映像信号の基準電位となる基準電圧と、前記第１駆動回路と同じ電圧の映像信号とを切り替えて供給する第２駆動回路とを備えることを特徴とする請求項３乃至５の内の何れかに記載の液晶表示装置。
【請求項７】
前記第１薄膜トランジスタと前記第２薄膜トランジスタは、同一の前記ゲート線に接続されることを特徴とする請求項３乃至６の内の何れかに記載の液晶表示装置。
【請求項８】
前記第１薄膜トランジスタは、前記第２薄膜トランジスタよりも前記ゲート線と前記第１ドレイン線との交差領域の近傍に形成され、
前記第２薄膜トランジスタは、前記第１薄膜トランジスタよりも前記ゲート線と前記第２ドレイン線との交差領域の近傍に形成されることを特徴とする請求項３乃至７の内の何れかに記載の液晶表示装置。
【請求項９】
前記ブルー相液晶は高分子安定化ブルー相液晶からなることを特徴とする請求項１乃至８の内の何れかに記載の液晶表示装置。
【請求項１０】
線状の第１電極と第２電極とが櫛歯状に形成される画素がマトリクス状に配置される第１基板と、前記第１基板とブルー相液晶を介して対向配置される第２基板と、前記第１基板の裏面側からバックライト光を照射するバックライト装置とを有し、前記第１電極と前記第２電極との間に生じる電界により前記ブルー相液晶を駆動する液晶表示装置であって、
前記ブルー相液晶は、印加電圧の切り替えの前後において、該印加電圧が上昇する場合の上昇時透過率と前記印加電圧が下降する場合の下降時透過率とが、同じ印加電圧の印加において異なる光学特性を有し、
前記第２基板は、前記ブルー相液晶層側の表面に形成され、少なくとも前記画素の形成領域を覆うようにして形成される平板状の第３電極を備え、
前記第１電極と前記第２電極とに電圧を印加し、前記第１基板の面内方向に平行な電界を生じさせ、表示画像に対応して前記ブルー相液晶を変調駆動する第１期間と、
前記第１電極と前記第２電極とに略同一電圧を印加すると共に、前記第３電極に所定電圧を印加し、前記第１基板の法線方向に平行な電界を生じさせ、前記ブルー相液晶を変調駆動する第２期間と
を順次切り替え、前記ブルー相液晶を変調駆動する駆動回路を備え、
前記駆動回路は、前記第２期間の直前の前記第１期間において前記ブルー相液晶に印加する第１電位差と、当該第２期間の直後の前記第１期間において前記ブルー相液晶に印加する第３電位差とに基づいて、前記第１電位差よりも前記第３電位差が小さい場合、
前記第２期間において、前記第３電位差で前記ブルー相液晶を駆動した場合の前記上昇時透過率よりも前記下降時透過率が小さくなる第２電位差により前記ブルー相液晶を変調駆動し、
前記画素のそれぞれにおいて、前記第２期間における前記第１電極及び前記第２電極と前記第３電極との電位差が、当該第２期間に続く前記第１期間における前記ブルー相液晶の前記上昇時透過率よりも小さい前記下降時透過率となる前記第２電位差に制御されることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係わり、特に、ブルー相を示す液晶層を用いた液晶表示装置に関する。
【背景技術】
【０００２】
近年、高コントラストかつ高速応答が可能な高分子安定化ブルー相液晶が知られている。高分子安定化ブルー相液晶は、電圧無印加時に光学等方性を示し、電界の印加により光学異方性が変化する特性を有している。この高分子安定化ブルー相液晶を用いた液晶表示装置として、例えば、特許文献１に記載の液晶表示素子がある。この特許文献１に記載の技術では、高分子安定化ブルー相液晶を一対の透明基板で挟持される構成となっている。一方の透明基板には櫛歯状の一対の電極が形成され、一方の櫛歯状電極（画素電極）に表示画像に対応した階調信号（映像信号、ドレイン信号）が供給され、他方の櫛歯状電極（共通電極）に階調信号の基準となる共通信号が供給され、透明基板の表面方向に平行な電界を印加するＩＰＳ（In-Plane Switching）方式の液晶表示装置を形成している。
【０００３】
このような高分子安定化ブルー相液晶を用いた液晶表示装置では、駆動電圧の低減のために、誘電率異方性（Δε）が高い高分子安定化ブルー相液晶が用いられている。しかしながら、誘電率異方性の高い液晶層は不純物イオンを取り込みやすいと考えられており、動画ボケや焼き付きの発生原因になると考えられている。このような不純物イオンの偏りを緩和した液晶表示装置として、特許文献２に記載の液晶表示装置がある。この特許文献２に記載の液晶表示装置では、画像表示を行う際に、画素電極と共通電極とを同じ電位とする構成となっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２００５／０９０５２０号
【特許文献２】特開２００６−３４３６９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一方、本願発明の発明者らがＩＰＳ方式の素子において、高分子安定化ブルー相液晶で液晶層を形成した液晶表示装置において、画素の印加する電圧Ｖと画素の透過率ＴとのＶ−Ｔ特性を評価したところ、印加電圧Ｖと透過率Ｔとの間にヒステリシスが発生することが判明した。さらには、応答特性を評価したところ、立ち上がり時間は早いが、立ち下がり時間が相対的に遅いことが判明した。
【０００６】
このヒステリシスの発生や立ち上がり時間よりも立ち下がり時間の方が遅い原因としては、液晶粘度が非常に高いことや、電界印加による任意の液晶配向状態と格子構造の変形状態から、電圧無印加としたときの元の状態に戻る過程が、液晶配向と格子構造の両方の変化速度に依存するためと考えられる。また、高分子安定化ブルー相液晶では、電界の印加に伴って、液晶配向の変化による格子の歪みが生じるためとも考えられ、その解決方法が切望されている。
【０００７】
本発明はこれらの問題点に鑑みてなされたものであり、本発明の目的は、ブルー相液晶を用いた液晶表示装置において、ヒステリシスの発生や立ち下がり時間の遅れを補正することが可能な技術を提供することにある。
【課題を解決するための手段】
【０００９】
（１）前記課題を解決すべく、本発明の液晶表示装置は、線状の第１電極と第２電極とが櫛歯状に形成される画素がマトリクス状に配置される第１基板と、前記第１基板とブルー相液晶を介して対向配置される第２基板と、前記第１基板の裏面側からバックライト光を照射するバックライト装置とを有し、前記第１電極と前記第２電極との間に生じる電界により前記ブルー相液晶を駆動する液晶表示装置であって、
前記ブルー相液晶は、印加電圧の切り替えの前後において、該印加電圧が上昇する場合の上昇時透過率と前記印加電圧が下降する場合の下降時透過率とが、同じ印加電圧の印加において異なる光学特性を有し、
前記第２基板は、前記ブルー相液晶層側の表面に形成され、少なくとも前記画素の形成領域を覆うようにして形成される平板状の第３電極を備え、
前記第１電極と前記第２電極とに電圧を印加し、前記第１基板の面内方向に平行な電界を生じさせ、表示画像に対応して前記ブルー相液晶を変調駆動する第１期間と、
前記第１電極と前記第２電極とに略同一電圧を印加すると共に、前記第３電極に所定電圧を印加し、前記第１基板の法線方向に平行な電界を生じさせ、前記ブルー相液晶を変調駆動する第２期間と
を順次切り替え、前記ブルー相液晶を変調駆動する駆動回路を備え、
前記駆動回路は、前記画素毎に、前記第２期間における前記第１電極及び前記第２電極と前記第３電極との電位差を、当該第２期間に続く前記第１期間における前記ブルー相液晶の前記上昇時透過率よりも小さい前記下降時透過率となる電位差に制御すると共に、前記第２期間に続く前記第１期間の電位差に応じて、順次、直前の第２期間における電位差を変化させる液晶表示装置である。
（２）前記課題を解決すべく、本発明の液晶表示装置は、線状の第１電極と第２電極とが櫛歯状に形成される画素がマトリクス状に配置される第１基板と、前記第１基板とブルー相液晶を介して対向配置される第２基板と、前記第１基板の裏面側からバックライト光を照射するバックライト装置とを有し、前記第１電極と前記第２電極との間に生じる電界により前記ブルー相液晶を駆動する液晶表示装置であって、
前記ブルー相液晶は、印加電圧の切り替えの前後において、該印加電圧が上昇する場合の上昇時透過率と前記印加電圧が下降する場合の下降時透過率とが、同じ印加電圧の印加において異なる光学特性を有し、
前記第２基板は、前記ブルー相液晶層側の表面に形成され、少なくとも前記画素の形成領域を覆うようにして形成される平板状の第３電極を備え、
前記第１電極と前記第２電極とに電圧を印加し、前記第１基板の面内方向に平行な電界を生じさせ、表示画像に対応して前記ブルー相液晶を変調駆動する第１期間と、
前記第１電極と前記第２電極とに略同一電圧を印加すると共に、前記第３電極に所定電圧を印加し、前記第１基板の法線方向に平行な電界を生じさせ、前記ブルー相液晶を変調駆動する第２期間と
を順次切り替え、前記ブルー相液晶を変調駆動する駆動回路を備え、
前記駆動回路は、前記第２期間の直前の前記第１期間において前記ブルー相液晶に印加する第１電位差と、当該第２期間の直後の前記第１期間において前記ブルー相液晶に印加する第３電位差とに基づいて、前記第１電位差よりも前記第３電位差が小さい場合、
前記第２期間において、前記第３電位差で前記ブルー相液晶を駆動した場合の前記上昇時透過率よりも前記下降時透過率が小さくなる第２電位差により前記ブルー相液晶を変調駆動し、
前記画素のそれぞれにおいて、前記第２期間における前記第１電極及び前記第２電極と前記第３電極との電位差が、当該第２期間に続く前記第１期間における前記ブルー相液晶の前記上昇時透過率よりも小さい前記下降時透過率となる前記第２電位差に制御される液晶表示装置である。
【発明の効果】
【００１０】
本発明によれば、ブルー相液晶を用いた液晶表示装置において、ヒステリシスの発生や立ち下がり時間の遅れを補正することができる。
【００１１】
本発明のその他の効果については、明細書全体の記載から明らかにされる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態１の液晶表示装置の概略構成を説明するための断面図である。
【図２】本発明の実施形態１の液晶表示装置における画素の等価回路及び駆動システムの概略構成を説明するための図である。
【図３】本発明の実施形態１の液晶表示装置における電界印加動作を説明するための図である。
【図４】本発明の実施形態１の液晶表示装置における横電界印加時の動作を説明するための拡大図である。
【図５】本発明の実施形態１の液晶表示装置における縦電界印加時の動作を説明するための拡大図である。
【図６】本発明の液晶表示装置における印加電圧Ｖと透過率Ｔとの特性（Ｖ−Ｔ特性）を示す図である。
【図７】従来のブルー相液晶を用いた液晶表示装置における印加電圧Ｖと透過率Ｔとの特性（Ｖ−Ｔ特性）を示す図である。
【図８】本発明の実施形態２の液晶表示装置における各電極への電圧印加の動作を説明するための図である。
【発明を実施するための形態】
【００１３】
以下、本発明が適用された実施形態について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明は省略する。
【００１４】
〈実施形態１〉
図１は本発明の実施形態１の液晶表示装置の概略構成を説明するための断面図であり、特に、マトリクス状に配置される画素領域の断面図である。ただし、中に示すＸ，Ｙ，Ｚは、それぞれＸ軸，Ｙ軸，Ｚ軸を示す。また、第１画素電極ＰＸ１及び第２画素電極ＰＸ２等の各薄膜層は公知のフォトリソグラフィ技術により形成可能であるので、形成方法の詳細な説明は省略する。
【００１５】
実施形態１の液晶表示装置は、図１に示すように、導電膜からなる第１画素電極（第１電極）ＰＸ１及び第２画素電極（第２電極）ＰＸ２並びに薄膜トランジスタ等が形成される第１基板ＳＵＢ１と、第１基板ＳＵＢ１に対向して配置され、透明導電膜からなる共通電極（第３電極）及びカラーフィルタ（着色層）等が形成される第２基板ＳＵＢ２と、第１基板ＳＵＢ１と第２基板ＳＵＢ２とで挟持される光学的等方性を有するブルー相液晶（例えば、高安定化ブルー相液晶）ＬＣとで構成される液晶表示パネルＰＮＬを有する。この液晶表示パネルＰＮＬと該液晶表示パネルＰＮＬの光源となる図示しないバックライト装置とを組み合わせることにより、液晶表示装置が構成されている。なお、バックライト装置は、所望の白表示が可能な色調を有するものであれば、液晶表示パネルＰＮＬの裏面側に光源を配置する直下型方式、及び液晶表示パネルＰＮＬの裏面側に導光板を配置し、該導光板の側壁部分に光源を配置するサイドライト方式等の何れの方式であってもよい。
【００１６】
第１基板ＳＵＢ１と第２基板ＳＵＢ２との固定及びブルー相液晶ＬＣの封止は、第２基板の周辺部に環状に塗布された図示しないシール材で固定され、ブルー相液晶ＬＣも封止される構成となっている。また、第１基板ＳＵＢ１及び第２基板ＳＵＢ２としては、例えば周知のガラス基板が基材として用いられるのが一般的であるが、樹脂性の透明絶縁基板であってもよい。さらには、実施形態１の液晶表示装置では、ブルー相液晶ＬＣが封入された領域の内で表示画素（以下、画素と略記する）の形成される領域が表示領域となる。従って、液晶が封入されている領域内であっても、画素が形成されておらず表示に係わらない領域は表示領域とはならない。なお、以下の説明では、液晶表示パネルＰＮＬの説明においても、液晶表示装置と記すことがある。
【００１７】
図１に示すように、第１基板ＳＵＢ１のブルー相液晶ＬＣの側（対向面側）には、Ｙ方向に延在しＸ軸方向に並設される線状の第１画素電極ＰＸ１と、該第１画素電極と同様にＹ方向に延在しＸ方向に並設される線状の第２画素電極ＰＸ２とが画素毎に形成され、第１画素電極ＰＸ１と第２画素電極ＰＸ２とがＸ方向に交互に櫛歯状に並設される構成となっている。なお、第１画素電極ＰＸ１と第２画素電極ＰＸ２とは同層に限定されることはなく、例えば、絶縁膜を介して、第１画素電極ＰＸ１と第２画素電極ＰＸ２とが上面から見てＸ方向に交互に櫛歯状に並設される構成であってもよい。また、本発明の効果を得るためには、第１画素電極ＰＸ１及び第２画素電極ＰＸ２の電極の材質と電極の幅は限定されることはなく、例えば、ＩＴＯ(Indium-Tin-Oxide)等の透明導電膜で第１画素電極ＰＸ１及び第２画素電極ＰＸ２を形成してもよい。
【００１８】
また、後に詳述するように、第１画素電極ＰＸ１は図示しない第１薄膜トランジスタのソース電極に電気的に接続され、該第１薄膜トランジスタを介して第１階調電圧が入力される構成となっている。同様にして、第２画素電極ＰＸ２は図示しない第２薄膜トランジスタのソース電極に接続され、該第２薄膜トランジスタを介して第２階調電圧が入力される構成となっている。
【００１９】
第１画素電極ＰＸ１及び第２画素電極ＰＸ２の上層の全面には、例えば、無機化合物である窒化珪素（Ｓｉ３Ｎ４）膜からなる絶縁膜ＰＡＳが形成されている。ただし、絶縁膜ＰＡＳは窒化珪素膜に限定されることはなく、酸化シリコン膜（ＳｉＯ，ＳｉＯ２）等の他の無機化合物であってもよい。また、第１画素電極ＰＸ１及び第２画素電極ＰＸ２と絶縁膜ＰＡＳとの形成順番はこれに限定されることはなく、絶縁膜ＰＡＳの上層に第１画素電極ＰＸ１及び第２画素電極ＰＸ２を形成する構成であってもよい。さらには、実施形態１の液晶表示装置では、ブルー相液晶ＬＣを用いる構成としているので、配向膜が不要であるが、絶縁膜ＰＡＳの上層に格子面をそろえるために第１基板ＳＵＢ１及び／又は第２基板ＳＵＢ２のブルー相液晶ＬＣの側の面に公知の配向膜を形成してもよい。
【００２０】
一方、第２基板ＳＵＢ２のブルー相液晶ＬＣの側には、第２基板ＳＵＢ２の少なくとも表示領域の全面を覆うように共通電極ＣＴが形成され、該共通電極ＣＴの上層に赤（Ｒ），緑（Ｇ），青（Ｂ）の着色層からなるカラーフィルタＣＦが形成されている。
【００２１】
また、実施形態１の液晶表示パネルＰＮＬでは、第１基板ＳＵＢ１のブルー相液晶ＬＣに面しない側の面、すなわち液晶表示パネルＰＮＬのバックライト装置側の面には偏光板ＰＯＬ１が配置されている。また、第２基板ＳＵＢ２のブルー相液晶ＬＣに面しない側の面、すなわち液晶表示パネルＰＮＬの画像表示側の面には偏光板ＰＯＬ２が配置されている。このバックライト装置側の偏光板ＰＯＬ１と表示面側の偏光板ＰＯＬ２とは、偏光方向が９０°の角度をなす、いわゆるクロスニコル（直交ニコル）配置とされている。
【００２２】
さらには、隣接する第１画素電極ＰＸ１と第２画素電極ＰＸ２との電極間隔をｄ１、第１及び第２画素電極ＰＸ１，ＰＸ２と共通電極ＣＴとの電極間隔をｄ２とした場合、第１画素電極ＰＸ１と第２画素電極ＰＸ２との電極間隔ｄ１よりも第１及び第２画素電極ＰＸ１，ＰＸ２と共通電極ＣＴとの電極間隔ｄ２が大きいことが好ましい。電極間隔ｄ１よりも電極間隔ｄ２を大きくすることにより、第１画素電極ＰＸ１及び第２画素電極ＰＸ２に画像表示を行うための諧調電圧を印加した際に、画像表示に有効な横電界を得ることができるからである。
【００２３】
図２は本発明の実施形態１の液晶表示装置における画素の等価回路及び駆動システムの概略構成を説明するための図である。ただし、容量Ｃｈは同一画素内に配置される一対の櫛歯状に形成される第１画素電極ＰＸ１と第２画素電極ＰＸ２との間におけるブルー相液晶の等価回路を示す。また、容量Ｃｖ１は第１画素電極ＰＸ１と共通電極ＣＴとの間におけるブルー相液晶の等価回路、容量Ｃｖ２は第２画素電極ＰＸ２と共通電極との間におけるブルー相液晶の等価回路を示す。
【００２４】
図２に示すように、実施形態１の液晶表示装置は、例えば、第１基板ＳＵＢ１上にＹ方向（列方向）に延在しＸ方向（行方向）にそれぞれ並設される第１ドレイン線（第１の映像信号線）ＤＬ１及び第２ドレイン線（第２の映像信号線）ＤＬ２と、Ｘ方向に延在しＹ方向に並設されるゲート線（走査信号線）が形成される構成となっている。このような構成からなる実施形態１の液晶表示装置では、例えば、隣接する２本の第１ドレイン線ＤＬ１と隣接する２本のゲート線ＧＬとで囲まれる領域（点線で示す領域）が１つの画素ＰＸＬを構成し、複数の画素ＰＸＬが、第１ドレイン線ＤＬ１及びゲート線ＧＬに沿って、表示領域内においてマトリックス状に配置される構成となっている。
【００２５】
各画素ＰＸＬには、それぞれ第１薄膜トランジスタＴＦＴ１と第２薄膜トランジスタＴＦＴ２との２つの薄膜トランジスタが配置される構成となっており、第１薄膜トランジスタＴＦＴ１のドレイン電極は第１ドレイン線ＤＬ１に接続され、第２薄膜トランジスタＴＦＴ２のドレイン電極は第２ドレイン線ＤＬ２に接続されている。このとき、Ｘ方向に配列される各画素ＰＸＬに配置される第１薄膜トランジスタＴＦＴ１及び第２薄膜トランジスタＴＦＴ２のゲート電極は同一のゲート線ＧＬに接続されている。また、第１薄膜トランジスタＴＦＴ１は第１ドレイン線ＤＬ１とゲート線ＧＬとが交差する近傍に配置され、第２薄膜トランジスタＴＦＴ２は第２ドレイン線ＤＬ２とゲート線ＧＬとが交差する近傍に配置される。なお、第１薄膜トランジスタＴＦＴ１及び第２薄膜トランジスタＴＦＴ２は、例えば、周知のアモルファスシリコン層、低温ポリシリコン層、あるいは微結晶シリコン層等を半導体層とする薄膜トランジスタや、アモルファス酸化物半導体（ＩＧＺＯ）等を用いることが可能である。
【００２６】
この構成からなる実施形態１の液晶表示パネルは、Ｘ方向の同一行に配列される第１薄膜トランジスタＴＦＴ１及び第２薄膜トランジスタＴＦＴ２は、ゲート線ＧＬからのゲート信号に同期して、それぞれが接続される第１ドレイン線ＤＬ１又は第２ドレイン線ＤＬ２からドレイン信号を取り込む。このとき、後に詳述するように、第１ドレイン線ＤＬ１に液晶表示における基準電圧が出力され、第２ドレイン線ＤＬ２に映像表示に対応した階調電圧が出力されている場合には、ゲート信号に同期して第１薄膜トランジスタＴＦＴ１のソース電極が接続される第１画素電極ＰＸ１に基準電圧が供給されると共に、第２薄膜トランジスタＴＦＴ２のソース電極が接続される第２画素電極ＰＸ２に階調電圧が供給される。この結果、第１薄膜トランジスタＴＦＴ１に対応する第１画素電極ＰＸ１と、第２薄膜トランジスタＴＦＴ２に対応する第２画素電極ＰＸ２との間に第１基板ＳＵＢ１の面内方向に平行な電界（横電界、水平電界）がブルー相液晶ＬＣ（当該ブルー相液晶ＬＣの等価回路である容量Ｃｈ）に印加され、当該ブルー相液晶ＬＣが駆動される。
【００２７】
一方、第１ドレイン線ＤＬ１と第２ドレイン線ＤＬ２とに映像表示に対応した同じ電圧レベルの階調電圧が出力されている場合には、ゲート信号に同期して第１薄膜トランジスタＴＦＴ１に対応する第１画素電極ＰＸ１と第２薄膜トランジスタＴＦＴ２に対応する第２画素電極ＰＸ２には同じ電圧レベルの階調電圧が供給される。その結果、第１画素電極ＰＸ１と第２画素電極ＰＸ２とが同じ電圧レベルとなる、すなわち第１基板ＳＵＢ１の面内方向に平行な電界（横電界）は印加されないこととなる。
【００２８】
また、実施形態１の液晶表示装置では、第２基板ＳＵＢ２に共通電極ＣＴを備えている。これにより、第１薄膜トランジスタＴＦＴ１に対応する第１画素電極ＰＸ１と共通電極ＣＴとの間、及び第２薄膜トランジスタＴＦＴ２に対応する第２画素電極ＰＸ２と共通電極ＣＴとの間にもそれぞれ電界が印加可能となっている。このとき、実施形態１の液晶表示装置では、第１基板ＳＵＢ１と第２基板ＳＵＢ２とはブルー相液晶ＬＣを介して対向配置される構成となっているので、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の面外方向すなわち第１基板ＳＵＢ１及び第２基板ＳＵＢ２の法線方向の電界（縦電界、垂直電界）をブルー相液晶ＬＣ（当該ブルー相液晶ＬＣの等価回路である容量Ｃｖ１，Ｃｖ２）に印加可能である。
【００２９】
さらには、実施形態１の液晶表示装置では、各画素に信号を供給する走査ドライバ（走査線駆動回路）ＳＤＲ、第１の映像信号（第１のドレイン信号）を供給する第１信号ドライバ（第１ドレイン線駆動回路）ＤＤＲ１、第２の映像信号（第２のドレイン信号）を供給する第２信号ドライバ（第２ドレイン線駆動回路）ＤＤＲ２、及び共通電極ＣＴに基準電圧と同じ電圧を供給する共通電極ドライバ（共通電極駆動回路）ＣＤＲからなる駆動回路（ドライバ回路）を備えている。また、実施形態１の液晶表示装置は、外部からの図示しない映像信号に基づいて、実施形態１の液晶表示パネルの動作を制御する表示制御回路ＤＣを備えている。この表示制御回路ＤＣは信号制御回路ＳＣを備えると共に、共通電極ドライバＣＤＲ及び走査ドライバＳＤＲを制御する構成となっており、信号制御回路ＳＣは第１信号ドライバＤＤＲ１と第２信号ドライバＤＤＲ２とに送る信号を制御する構成となっている。
【００３０】
なお、実施形態１の液晶表示装置においては、例えば、前述の駆動回路や制御回路をフレキシブルプリント基板ＦＰＣにテープキャリア方式やＣＯＦ（Chip On Film）方式で搭載し、第１基板ＳＵＢ１に設けた図示しない接続部を介して各駆動信号を入力する構成としたが、これに限定されることはなく、これらの駆動回路を半導体チップで形成し、その一部又は全てを第１基板ＳＵＢ１に搭載する構成であってもよい。さらには、第１及び第２薄膜トランジスタＴＦＴ１，ＴＦＴ２と共に、駆動回路を第１基板ＳＵＢ１上に直接形成してもよい。
【００３１】
このように、実施形態１の液晶表示パネルでは、第１薄膜トランジスタＴＦＴ１と第２薄膜トランジスタＴＦＴ２との二つのスイッチ素子を備え、第１及び第２画素電極ＰＸ１，ＰＸ２と共通電極ＣＴとの三つの電極のそれぞれに任意の電圧を印加することができる。これにより第１及び第２画素電極ＰＸ１，ＰＸ２と共通電極ＣＴとの三つの電極間に任意の電界分布を形成することが可能になる。その結果、ブルー相液晶ＬＣに印加する電界方向の制御が可能となり、ブルー相液晶ＬＣに印加する電圧が諧調変化の前後において増加する時（立ち上がり時）と、減少する時（立ち下がり時）とを共に駆動可能となる。ただし、好ましくは、後に詳述するように、第１及び第２画素電極ＰＸ１，ＰＸ２と共通電極ＣＴとの三つの電極のうちの二つに任意の同じ電圧を印加することにより、本願発明の特徴的な液晶駆動に必要な電界分布を形成することが好ましい。このように制御することにより、簡易な構成で、後に詳述するブルー相液晶ＬＣに印加する電界方向の制御が可能となり、ブルー相液晶ＬＣに印加する電圧が諧調変化の前後において増加する時（立ち上がり時）と、減少する時（立ち下がり時）とを共に駆動可能となるからである。
【００３２】
図３に本発明の実施形態１の液晶表示装置における電界印加時動作を説明するための図、図４に本発明の実施形態１の液晶表示装置における横電界印加時の動作を説明するための拡大図、図５に本発明の実施形態１の液晶表示装置における縦電界印加時の動作を説明するための拡大図を示し、以下、図１〜図５に基づいて、実施形態１の液晶表示装置における画像表示動作を説明する。ただし、以下の説明では、一例として、図２中に点線で示す画素ＰＸＬにおける動作を詳細に説明する。また、以下の説明では、基準電圧Ｖ0が０（Ｖ）（ゼロボルト）の場合について説明するが、これに限定されることはない。さらには、以下の動作は、基準電圧Ｖ0よりも各画素電極に印加する電圧が高い場合について説明するが、共通電極と各画素電極との電位差及び第１画素電極と第２画素電極との電位差が同じであればよく、フレーム反転駆動等に好適である。
【００３３】
図３に示す時刻ｔ０〜ｔ１の期間（画像表示期間、第１期間）においては、図２に示す実施形態１の回路構成において、第２ドレイン線ＤＬ２には第２信号ドライバＤＤＲ２から基準電圧Ｖ0＝０Ｖが供給され、第１ドレイン線ＤＬ１には第１信号ドライバＤＤＲ１から電圧ＶT1が供給される。このとき、走査ドライバＳＤＲからのゲート信号（例えば、ハイレベル）に同期して、第２薄膜トランジスタＴＦＴ２がＯＮとなり、第２画素電極ＰＸ２に基準電圧Ｖ0＝０Ｖが印加され、ゲート信号のローレベルへの変化で第２薄膜トランジスタＴＦＴ２はＯＦＦとなり、第２画素電極ＰＸ２は０Ｖに保持される。同様に、ゲート信号に同期して第１薄膜トランジスタＴＦＴ１もＯＮ／ＯＦＦされ、第１画素電極ＰＸ１に電圧ＶT1が印加・保持される。このとき、共通電極ドライバＣＤＲの出力はハイインピーダンス状態となっており、共通電極ＣＴはフローティング（浮遊）状態となる。
【００３４】
その結果、図３（ａ）に示すように、時刻ｔ０〜ｔ１の期間では、第２画素電極ＰＸ２の電圧Ｖpx2は基準電圧Ｖ0＝０（Ｖ（ボルト））、第１画素電極ＰＸ１の電圧Ｖpx1は電圧ＶT1にそれぞれ保持される。また、共通電極ＣＴは電圧が印加されない状態に保持される。このとき、第１画素電極ＰＸ１と第２画素電極ＰＸ２との間には、ＶT1−Ｖ0＝ＶT1−０（Ｖ）の電位差が生じ、図３（ｂ）及び図４に示すように、第１基板ＳＵＢ１の面内方向と平行な電界（横電界）ＥＦ１が生じる。これにより、ブルー相液晶ＬＣには電位差ＶT1に対応する横電界が印加され、透過率Ｔ1での画像表示（画素表示）が行われる。このとき、実施形態１においては、図４に示すように、ブルー相液晶ＬＣには横電界ＥＦ１のみが印加されることとなるので、黒表示時における光漏れを小さくでき、ダイナミックレンジを向上できる。
【００３５】
次の時刻ｔ１〜ｔ２の期間（非表示期間、第２期間）においては、第２ドレイン線ＤＬ２には第２信号ドライバＤＤＲ２から電圧ＶT3が供給され、第１ドレイン線ＤＬ１には第１信号ドライバＤＤＲ１から電圧ＶT3が供給される。このとき、走査ドライバＳＤＲからのゲート信号に同期して、第１薄膜トランジスタＴＦＴ１及び第２薄膜トランジスタＴＦＴ２がＯＮ／ＯＦＦされ、第１画素電極ＰＸ１と第２画素電極ＰＸ２とに電圧ＶT3が印加・保持される。このとき、共通電極ドライバＣＤＲの出力は基準電圧Ｖ0＝０Ｖになり、共通電極ＣＴに０Ｖが印加される。
【００３６】
その結果、時刻ｔ１〜ｔ２の期間においては、第１画素電極ＰＸ１及び第２画素電極ＰＸ２の電圧Ｖpx1，Ｖpx2は同じ電圧ＶT3に保持される。また、共通電極ＣＴの電圧Ｖcは基準電圧Ｖ0＝０（Ｖ）となり、期間ｔ１〜ｔ２において保持される。これにより、図３（ｃ）及び図５に示すように、第１画素電極ＰＸ１と第２画素電極ＰＸ２との間には電界が生じない状態となる。一方、第１画素電極ＰＸ１と共通電極ＣＴとの間、及び第２画素電極ＰＸ２と共通電極ＣＴとの間には、ＶT3−Ｖ0＝ＶT3−０（Ｖ）の電位差が生じ、第１基板ＳＵＢ１の面外方向（法線方向）の電界（縦電界）ＥＦ２が生じる。すなわち、縦電界の印加期間では、第１基板ＳＵＢ１の面内方向の電界である横電界ＥＦ１を印加しない構成とすると共に、縦電界ＥＦ２を印加する構成とすることによって、前の期間での電位差ＶT1の印加に伴うブルー相液晶ＬＣの配向状態を、透過率Ｔ３に対応する配向状態にすみやかに変化させることができる。これにより、ブルー相液晶ＬＣに透過率がＴ３となる横電界のみを印加した場合よりも、速い応答速度でブルー相液晶ＬＣの配向を変化させることが可能となる。このときの電圧ＶT3は、次の表示期間である期間ｔ２〜ｔ３における透過率Ｔ2を得るための印加電圧ＶT2よりも小さい電圧であり、特に、ヒステリシス特性における下降時における透過率Ｔ2を得るための印加電圧よりも小さい電圧である。
【００３７】
次の時刻ｔ２〜ｔ３の期間（画像表示期間、第１期間）においては、第２ドレイン線ＤＬ２には第２信号ドライバＤＤＲ２から基準電圧Ｖ0＝０Ｖが供給され、第１ドレイン線ＤＬ１には第１信号ドライバＤＤＲ１から電圧ＶT2が供給される。ここで、走査ドライバＳＤＲからのゲート信号に同期して、第２薄膜トランジスタＴＦＴ２がＯＮ／ＯＦＦされて第２画素電極ＰＸ２に基準電圧Ｖ0＝０Ｖが印加・保持されると共に、第１薄膜トランジスタＴＦＴ１もＯＮ／ＯＦＦされて第１画素電極ＰＸ１に電圧ＶT2が印加・保持される。このとき、共通電極ドライバＣＤＲの出力はハイインピーダンス状態となり、共通電極ＣＴはフローティング状態となる。
【００３８】
その結果、時刻ｔ２〜ｔ３の期間においては、第２画素電極ＰＸ２の電圧Ｖpx2は基準電圧Ｖ0＝０Ｖ、第１画素電極ＰＸ１の電圧Ｖpx1は電圧ＶT2にそれぞれ保持される。また、共通電極ＣＴは電圧が印加されない状態に保持される。このとき、第１画素電極ＰＸ１と第２画素電極ＰＸ２との間には、ＶT2−Ｖ0＝ＶT2−０（Ｖ）の電位差が生じ、図３（ｄ）及び図４に示すように、横電界ＥＦ１が生じる。これにより、ブルー相液晶ＬＣには電圧ＶT2の横電界が印加され、透過率Ｔ2での画像表示が行われる。このときに第２画素電極ＰＸ２の電圧Ｖpx2は、立ち上がり時に透過率Ｔ2を得るために必要となる電圧ＶT2である。
【００３９】
時刻ｔ３以降においても、順次、前の画像表示を行う期間と次の画像表示を行う期間との間において、縦電界ＥＦ２を印加する期間が設けられる。
【００４０】
このように、実施形態１の液晶表示パネルでは、第１画素電極ＰＸ１及び第２画素電極ＰＸ２に画像表示に対応した電圧を供給して生じる横電界ＥＦ１により、ブルー相液晶ＬＣを変調して所望の階調表示を行う画像表示期間と、次の画像表示期間において透過率が小さくなる画像表示を行う場合には、前の画像表示期間に続いて共通電極ＣＴに基準電圧を印加すると共に、第１画素電極ＰＸ１及び第２画素電極ＰＸ２に次の画像表示期間における透過率よりも小さい透過率となる電圧を供給する非表示期間とを設ける構成となっている。すなわち、実施形態１の液晶表示装置では、横電界をブルー相液晶に印加する画像表示期間と、この画像表示期間に続く縦電界をブルー相液晶ＬＣに印加する非表示期間とにより順次、画像表示を行う構成となっており、さらに非表示期間において、第１画素電極ＰＸ１及び第２画素電極ＰＸ２と共通電極ＣＴとの電位差が、次の画像表示期間での透過率での第１画素電極ＰＸ１と第２画素電極ＰＸ２との電位差よりも小さくなるような電圧を、第１画素電極ＰＸ１及び第２画素電極ＰＸ２と共通電極ＣＴとに供給する構成としている。従って、各画像表示期間においては、第１画素電極ＰＸ１及び第２画素電極ＰＸ２に供給する電圧は、前の画像表示期間での表示輝度（透過率）に依存することなく、すなわちブルー相液晶ＬＣの有する印加電圧の上昇時と下降時におけるヒステリシス特性に依存することなく、透過率の上昇時の印加電圧の供給のみでの画像表示が可能となる。その結果、連続する画像表示期間では、常に上昇時の応答時間でブルー相液晶ＬＣを駆動することとなるので、画像表示期間毎の応答時間を高速にすることができる。
【実施例】
【００４１】
実施形態１の液晶表示装置の実施例として、第１基板ＳＵＢ１及び第２基板ＳＵＢ２として、厚みが０.７mmのガラス基板を用い、この第１基板ＳＵＢ１の液晶面側に、半導体層にアモルファスシリコンを用いた薄膜トランジスタＴＦＴ１，ＴＦＴ２を形成する。また、これらの薄膜トランジスタＴＦＴ１，ＴＦＴ２のソース電極に電気的に接続される第１画素電極ＰＸ１及び第２画素電極ＰＸ２として、例えば、クロムモリブデンを電極材料とする幅が１０μｍの線状の電極のそれぞれがほぼ平行となるように形成した。また、第２基板ＳＵＢ２の液晶面側には、当該第２基板ＳＵＢ２の表示領域を被うようにして、ＩＴＯからなる平板状の共通電極ＣＴを形成した。また、絶縁膜ＰＡＳは窒化珪素からなり、その膜厚を０.８μｍ で形成した。
【００４２】
さらには、第１基板ＳＵＢ１と第２基板ＳＵＢ２の間に、直径２５μｍの高分子ビーズを分散させ、ブルー相液晶ＬＣからなる液晶層のギャップを均一に保つ構成とした。ただし、ギャップを均一とするための構成はビーズに限定されることはなく、柱状スペーサ等の他の構成であってもよい。また、液晶層の厚さは、所望の電気光学特性が得られるように、任意の層厚とすればよく、２５μｍに限定されるものではない。そしてこの液晶層には、ブルー相液晶ＬＣとして高分子安定化ブルー相液晶を狭持した。
【００４３】
高分子安定化ブルー相液晶ＬＣは、ネマチック液晶ＪＣ１０４１ＸＸ（チッソ社製）と４−ｐｅｎｔｙｌ−４’−ｃｙａｎｏｂｉｐｈｅｎｙｌ（５ＣＢ）（Ａｌｄｒｉｃｈ社製）を等モルで混合した。さらに、カイラル剤としてＺＬＩ４５７２（メルク社製）を７．０（ｍｏｌ％）添加した。そこに、２―ｅｔｈｙｌｈｅｘｙｌ  ａｃｒｙｌａｔｅ（ＥＨＡ）（Ａｌｄｒｉｃｈ社製），ＲＭ２５７（Ｍｅｒｃｋ社製）を７：３で混合した混合モノマーを６．３（ｍｏｌ％）調整し、光重合開始剤として２，２―ｄｉｍｅｔｈｏｘｙｐｈｅｎｙｌａｃｅｔｏｐｈｅｎｏｎｅ（ＤＭＰＡＰ）（Ａｌｄｒｉｃｈ社製）をモノマー量に対して１０ｗｔ％加え加熱し、均一にした。さらには、３６５ ｎｍの紫外光を１８００ ｍＪ照射し、高分子鎖を形成することで高分子安定化ブルー相液晶ＬＣを作製した。
【００４４】
この構成からなる本願発明の実施例１の液晶表示装置では、図６に示す表示期間における印加電圧Ｖに対する透過率Ｔの計測値を示すＶ−Ｔ特性の図に示すように、非表示期間（ｔ１〜ｔ２の期間）を除く表示期間（ｔ０〜ｔ１、ｔ２〜ｔ３の期間）に印加する電圧のみに着目した場合には、第１画素電極ＰＸ１と第２画素電極ＰＸ２との間の印加電圧Ｖに対する透過率ＴのグラフＬ１がヒステリシスを有しないＶ−Ｔ特性とすることができる。すなわち、矢印Ｒ１に示すように、第１画素電極ＰＸ１と第２画素電極ＰＸ２との間の印加電圧Ｖを０（Ｖ）から電圧Ｖ１まで順次大きくした場合と、矢印Ｒ２に示すように、印加電圧Ｖを電圧Ｖ１から０（Ｖ）まで順次小さくした場合とで、表示期間における所望の透過率Ｔを得るための印加電圧Ｖを所定の電圧Ｖとすることが可能となった。
【００４５】
このように、表示期間（透過率Ｔ1）と次の表示期間（透過率Ｔ2＜Ｔ1）との間の期間に、非表示期間を設け、この非表示期間における透過率をＴ2以下の透過率Ｔ3にすることにより、次の表示期間に高分子安定化ブルー相液晶ＬＣに印加する電圧を矢印Ｒ１方向の電圧とすることが可能となり、表示期間では所望の透過率を得るための印加電圧Ｖを一定とすることができる。
【００４６】
これに対して、高分子安定化ブルー相液晶を液晶層に用いた従来の液晶表示装置における印加電圧Ｖに対する透過率Ｔの計測値を示すＶ−Ｔ特性の図として、前述する実施形態１の液晶表示パネルにおいて、共通電極ＣＴの電圧を印加しない状態とすると共に、第２画素電極ＰＸ２に基準電圧Ｖ0を印加して、第１画素電極ＰＸ１に印加する電圧を順次変化させて、高分子安定化ブルー相液晶ＬＣへの印加電圧Ｖを変化させた場合の印加電圧Ｖに対する当該高分子安定化ブルー相液晶ＬＣの透過率（光透過率）Ｔを計測した図７を示す。
【００４７】
図７に示すグラフＬ２から明らかなように、高分子安定化ブルー相液晶ＬＣを用いた従来の液晶表示装置では、高分子安定化ブルー相液晶ＬＣに印加される印加電圧が矢印Ｒ１で示すように順次大きくなる場合と、矢印Ｒ２で示すように順次小さくなる場合とでは、異なる特性を示した。例えば、点ａ（透過率Ｔ＝０（ゼロ））の状態から点ｂ（透過率Ｔ＝Ｔ2）に変化させる場合には、高分子安定化ブルー相液晶ＬＣへの印加電圧Ｖを電圧ＶT2にする必要がある。一方、点ｃで示す透過率Ｔ1の状態から点ｂと同じ透過率Ｔ（＝Ｔ2）を得るためには、高分子安定化ブルー相液晶ＬＣへの印加電圧Ｖを電圧Ｖ’T2とする必要がある。ここで、印加電圧Ｖが点aから点ｂに変化させた場合と同じ電圧ＶT2であった場合には、点ｄでの透過率すなわち立ち下がり時の透過率Ｔ（＝Ｔ’2）となり、所望の透過率Ｔ2よりも大きな透過率Ｔ’2となってしまう。
【００４８】
これに対して、本願発明の実施形態１の液晶表示装置では、高分子安定化ブルー相液晶ＬＣに対する表示期間でのＶ−Ｔ特性はグラフＬ１となるので、例えば、点ａ（透過率Ｔ＝０（ゼロ））の状態から点ｂ（透過率Ｔ＝Ｔ2）に変化させる場合には、表示期間における高分子安定化ブルー相液晶ＬＣへの印加電圧Ｖを電圧ＶT2にする。また、点ｃで示す透過率Ｔ1の状態から点ｂと同じ透過率Ｔ（＝Ｔ2）を得るためにも、表示期間における高分子安定化ブルー相液晶ＬＣへの印加電圧Ｖを電圧ＶT2とするのみで、所望の透過率Ｔ＝Ｔ2での表示が可能となる。
【００４９】
ただし、実施形態１の液晶表示装置において、非表示期間（ｔ１〜ｔ２）に共通電極ＣＴに印加する電圧は、基準電圧Ｖ0＝０Ｖに限定されることはなく、基準電圧Ｖ0以外であってもよい。この場合には、非表示期間（ｔ１〜ｔ２）における第１画素電極ＰＸ１及び第２画素電極ＰＸ２に印加する電圧ＶT3を、共通電極ＣＴに印加する電圧Ｖcに応じて、その電位差がＶT3となるように変更することにより、前述する効果を得ることができる。
【００５０】
〈実施形態２〉
図８は本発明の実施形態２の液晶表示装置における各電極への電圧印加の動作を説明するための図であり、実施形態２の液晶表示装置は実施形態１の液晶表示装置における横電界の印加時及び縦電界印加時に共通電極ＣＴが所定の電圧に保持される実施形態となる。実施形態２の液晶表示装置においては、共通電極ＣＴに基準電圧Ｖ0＝０Ｖが印加される場合について説明する。ただし、実施形態２の液晶表示装置では、共通電極ドライバＣＤＲが共通電極ＣＴに基準電圧Ｖ0を常に出力する構成が異なるのみで、他の構成は実施形態１と同様の構成である。従って、以下の説明では、共通電極ＣＴが基準電圧Ｖ0に保持される場合の表示動作について詳細に説明する。
【００５１】
実施形態２の液晶表示装置では、図８に示す時刻ｔ０〜ｔ１の期間において、共通電極ＣＴに基準電圧Ｖ0＝０Ｖが印加される構成となっている。このとき、第１画素電極ＰＸ１には透過率Ｔ1に対応する電圧ＶT1が印加され、第２画素電極ＰＸ２には基準電圧Ｖ0＝０Ｖが印加される構成となっている。これにより、第１画素電極ＰＸ１の電圧Ｖpx1＝ＶT1、第２画素電極ＰＸ２の電圧Ｖpx2＝０Ｖ、及び共通電極ＣＴの電圧Ｖc＝０Ｖとなる。このとき、前述する実施形態１と同様に、実施形態２の液晶表示装置においても、第１画素電極ＰＸ１と第２画素電極ＰＸ２との電極間隔ｄ１よりも第１及び第２画素電極ＰＸ１，ＰＸ２と共通電極ＣＴとの電極間隔ｄ２が大きく形成されている。従って、ブルー相液晶ＬＣには、第１画素電極ＰＸ１と第２画素電極ＰＸ２との間の電位差ＶT1による横電界が、第１画素電極ＰＸ１と共通電極ＣＴとの電位差ＶT1による縦電界よりも大きく作用することとなり、横電界に従った透過率Ｔ1の画素表示となる。
【００５２】
時刻ｔ１〜ｔ２の期間においては、実施形態１と同様に、第１画素電極ＰＸ１及び第２画素電極ＰＸ２の電圧Ｖpx1，Ｖpx2は同じ電圧ＶT3に保持され、共通電極ＣＴの電圧Ｖcは基準電圧Ｖ0＝０（Ｖ）に保持される。従って、第１画素電極ＰＸ１と第２画素電極ＰＸ２との間には横電界が生じない状態となり、第１画素電極ＰＸ１と共通電極ＣＴとの間、及び第２画素電極ＰＸ２と共通電極ＣＴとの間には、電位差ＶT3の縦電界が生じることとなる。その結果、前の期間での電位差ＶT1の印加に伴うブルー相液晶ＬＣの配向状態を、透過率Ｔ3に対応する配向状態にすみやかに変化させることができ、ブルー相液晶ＬＣに透過率がＴ3となる横電界のみを印加した場合よりも、速い応答速度でブルー相液晶ＬＣの配向を変化させることが可能となる。
【００５３】
次の時刻ｔ２〜ｔ３の期間においては、共通電極ＣＴに基準電圧Ｖ0＝０Ｖが印加されると共に、第１画素電極ＰＸ１には透過率Ｔ2に対応する電圧ＶT2が印加され、第２画素電極ＰＸ２には基準電圧Ｖ0＝０Ｖが印加される構成となっている。これにより、第１画素電極ＰＸ１の電圧Ｖpx1＝ＶT2、第２画素電極ＰＸ２の電圧Ｖpx2＝０Ｖ、及び共通電極ＣＴの電圧Ｖc＝０Ｖとなる。従って、ブルー相液晶ＬＣには、第１画素電極ＰＸ１と第２画素電極ＰＸ２との間の電位差ＶT2による横電界が、第１画素電極ＰＸ１と共通電極ＣＴとの電位差ＶT2による縦電界よりも大きく作用することとなり、横電界に従った透過率Ｔ2の画素表示となる。
【００５４】
このように、実施形態２の液晶表示装置は共通電極ＣＴに一定の電圧を印加する構成となっているので、実施形態１の液晶表示装置の効果に加えて、共通電極ドライバＣＤＲの簡易な構成と形成可能とであるという格別の効果を得ることができる。
【００５５】
ただし、実施形態２の液晶表示装置において、共通電極ＣＴに印加する電圧は、基準電圧Ｖ0＝０Ｖに限定されることはなく、基準電圧Ｖ0以外であってもよい。この場合には、非表示期間（ｔ１〜ｔ２）における第１画素電極ＰＸ１及び第２画素電極ＰＸ２に印加する電圧ＶT3を、共通電極ＣＴに印加する電圧Ｖcに応じて、その電位差がＶT3となるように変更する必要がある。
【００５６】
さらには、実施形態２の液晶表示装置において、表示期間（ｔ０〜ｔ１，ｔ２〜ｔ３）における共通電極ＣＴに印加する電圧Ｖcをそれぞれ異なる電圧にしてもよい。すなわち、表示期間（ｔ０〜ｔ１，ｔ２〜ｔ３）と非表示期間（ｔ１〜ｔ２）とにそれぞれ共通電極ＣＴに印加する電圧Ｖcを異なる電圧としてもよい。この場合であっても、非表示期間（ｔ１〜ｔ２）における第１画素電極ＰＸ１及び第２画素電極ＰＸ２と共通電極ＣＴとの電位差はＶT3とすることにより、前述する効果を得ることができる。
【００５７】
以上に説明した実施形態１，２の液晶表示装置では、画像表示期間（時刻ｔ０〜ｔ１及びｔ２〜ｔ３）の後に非表示期間（時刻ｔ１〜ｔ２）を設ける構成としている。従って、例えば、１フレーム期間を２つの期間に分けて、一方の期間を表示期間とし、他方の期間を非表示期間とすることが可能である。
【００５８】
なお、実施形態１，２の液晶表示装置では、画像表示期間に続く次の画像表示期間における透過率が減少する画素に対してのみ、非表示期間における縦電界の印加を行う構成であってもよい。
【００５９】
以上、本発明者によってなされた発明を、前記発明の実施形態に基づき具体的に説明したが、本発明は、前記発明の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。
【符号の説明】
【００６０】
ＰＮＬ……液晶表示パネル、ＳＵＢ１……第１基板、ＳＵＢ２……第２基板
ＣＴ……共通電極、ＰＡＳ……絶縁膜、ＣＦ……カラーフィルタ、ＬＣ……ブルー相液晶
ＰＸ１……第１画素電極、ＰＯＬ１，２……偏光板、ＰＸ２……第２画素電極
ＤＤＲ１……第１信号ドライバ、ＤＬ１……第１ドレイン線、ＤＬ２……第２ドレイン線
ＤＤＲ２……第２信号ドライバ、ＣＤＲ……共通電極ドライバ、ＳＤＲ……走査ドライバ
ＤＣ……表示制御回路、ＳＣ……信号制御回路、ＧＬ……ゲート線、ＰＸＬ……画素
ＴＦＴ１……第１薄膜トランジスタ、ＴＦＴ２……第２薄膜トランジスタ
【図１】
0005693945.tif 000002
【図２】
0005693945.tif 000003
【図３】
0005693945.tif 000004
【図４】
0005693945.tif 000005
【図５】
0005693945.tif 000006
【図６】
0005693945.tif 000007
【図７】
0005693945.tif 000008
【図８】
0005693945.tif 000009