(57)【特許請求の範囲】
【請求項１】
第１信号線および第２信号線の電圧をサンプリングするサンプリングトランジスタ回路と、前記サンプリングトランジスタ回路によってサンプリングされた電圧を保持する保持容量回路と、前記保持容量回路で保持された電圧に基づいて発光素子を駆動する駆動トランジスタ回路とを有する画素回路の駆動方法であって、
前記第１信号線に階調を反映した電圧が印加されるとともに、前記第２信号線に基準電圧が印加されているときに、前記サンプリングトランジスタ回路によって前記第１信号線および前記第２信号線の電圧をサンプリングする第１サンプリングステップと、
前記第１サンプリングステップにおけるサンプリングにより得られた電圧が前記保持容量回路で保持されているときであって、かつ前記第２信号線に階調を反映した電圧が印加されているときに、前記サンプリングトランジスタ回路によって前記第２信号線だけをサンプリングする第２サンプリングステップと
を含み、
前記駆動トランジスタ回路は、固定電源線と前記発光素子との間に設けられた駆動トランジスタを有し、
前記保持容量回路は、前記駆動トランジスタのゲート−ソース間に設けられるとともに互いに直列に接続された複数の保持容量を有し、
前記第１サンプリングステップにおいて、前記サンプリングトランジスタ回路によってサンプリングされた前記第１信号線の電圧に対応する第１電圧を前記駆動トランジスタのゲートに書き込むとともに、前記サンプリングトランジスタ回路によってサンプリングされた前記第２信号線の電圧に対応する電圧を、前記保持容量同士が互いに接続された箇所に書き込み、
前記第２サンプリングステップにおいて、前記サンプリングトランジスタ回路によってサンプリングされた前記第２信号線の電圧に対応する電圧を、前記保持容量同士が互いに接続された箇所に書き込むことにより、前記駆動トランジスタのゲート電圧を前記第１電圧よりも大きな第２電圧に上昇させ、前記駆動トランジスタをオンさせる
駆動方法。
【請求項２】
第１信号線および第２信号線の電圧をサンプリングするサンプリングトランジスタ回路と、前記サンプリングトランジスタ回路によってサンプリングされた電圧を保持する保持容量回路と、前記保持容量回路で保持された電圧に基づいて発光素子を駆動する駆動トランジスタ回路とを有する画素回路の駆動方法であって、
前記第１信号線に階調を反映した電圧が印加されるとともに、前記第２信号線に基準電圧が印加されているときに、前記サンプリングトランジスタ回路によって前記第１信号線および前記第２信号線の電圧をサンプリングする第１サンプリングステップと、
前記第１サンプリングステップにおけるサンプリングにより得られた電圧が前記保持容量回路で保持されているときであって、かつ前記第２信号線に階調を反映した電圧が印加されているときに、前記サンプリングトランジスタ回路によって前記第２信号線だけをサンプリングする第２サンプリングステップと
を含み、
前記駆動トランジスタ回路は、固定電源線と前記発光素子との間に設けられた駆動トランジスタを有し、
前記保持容量回路は、前記駆動トランジスタのゲート−ソース間に設けられた第１保持容量と、前記駆動トランジスタのゲートに接続された第２保持容量とを有し、
前記第１サンプリングステップにおいて、前記サンプリングトランジスタ回路によってサンプリングされた前記第１信号線の電圧に対応する第１電圧を前記駆動トランジスタのゲートに書き込むとともに、前記サンプリングトランジスタ回路によってサンプリングされた前記第２信号線の電圧に対応する電圧を、前記第２保持容量に書き込み、
前記第２サンプリングステップにおいて、前記サンプリングトランジスタ回路によってサンプリングされた前記第２信号線の電圧に対応する電圧を、前記第２保持容量に書き込むことにより、前記駆動トランジスタのゲート電圧を前記第１電圧よりも大きな第２電圧に上昇させ、前記駆動トランジスタをオンさせる
駆動方法。
【請求項３】
表示パネルと、
前記表示パネルを駆動する駆動回路と
を備え、
前記表示パネルは、発光素子と、前記発光素子を駆動する画素回路とを含む複数の画素を有し、
前記画素回路は、
前記発光素子を駆動する第１トランジスタと、
前記第１トランジスタのゲート−ソース間に直列に接続された複数の保持容量と、
第１信号線と前記第１トランジスタのゲートとの間に設けられた第２トランジスタと、
前記保持容量同士が互いに接続された箇所と第２信号線との間に設けられた第３トランジスタと
を有し、
前記駆動回路は、
前記第１信号線に階調を反映した電圧が印加されるとともに、前記第２信号線に基準電圧が印加されているときに、前記第２トランジスタおよび前記第３トランジスタをオン、オフすることにより、前記第１信号線および前記第２信号線の電圧をサンプリングする第１サンプリングステップと、
前記第１サンプリングステップにおけるサンプリングにより得られた電圧を前記保持容量で保持しているときであって、かつ前記第２信号線に階調を反映した電圧が印加されているときに、前記第３トランジスタをオン、オフすることにより、前記第２信号線だけをサンプリングする第２サンプリングステップと
を実行するようになっている
表示装置。
【請求項４】
表示パネルと、
前記表示パネルを駆動する駆動回路と
を備え、
前記表示パネルは、発光素子と、前記発光素子を駆動する画素回路とを含む複数の画素を有し、
前記画素回路は、
発光素子を駆動する第１トランジスタと、
前記第１トランジスタのゲート−ソース間に接続された１または複数の第１保持容量と、
第１信号線と前記第１トランジスタのゲートとの間に設けられた第２トランジスタと、
第２信号線と前記第１トランジスタのゲートとの間に設けられた第３トランジスタと、
前記第３トランジスタのソースおよびドレインのうち前記第２信号線と未接続の端子と前記第１トランジスタのゲートとの間に設けられた１または複数の第２保持容量と
を有し、
前記駆動回路は、
前記第１信号線に階調を反映した電圧が印加されるとともに、前記第２信号線に基準電圧が印加されているときに、前記第２トランジスタおよび前記第３トランジスタをオン、オフすることにより、前記第１信号線および前記第２信号線の電圧をサンプリングする第１サンプリングステップと、
前記第１サンプリングステップにおけるサンプリングにより得られた電圧を前記第１保持容量および前記第２保持容量で保持しているときであって、かつ前記第２信号線に階調を反映した電圧が印加されているときに、前記第３トランジスタをオン、オフすることにより、前記第２信号線だけをサンプリングする第２サンプリングステップと
を実行するようになっている
表示装置。
【請求項５】
表示装置を備え、
前記表示装置は、表示パネルと、前記表示パネルを駆動する駆動回路とを有し、
前記表示パネルは、発光素子と、前記発光素子を駆動する画素回路とを含む複数の画素を有し、
前記画素回路は、
前記発光素子を駆動する第１トランジスタと、
前記第１トランジスタのゲート−ソース間に直列に接続された複数の保持容量と、
第１信号線と前記第１トランジスタのゲートとの間に設けられた第２トランジスタと、
前記保持容量同士が互いに接続された箇所と第２信号線との間に設けられた第３トランジスタと
を有し、
前記駆動回路は、
前記第１信号線に階調を反映した電圧が印加されるとともに、前記第２信号線に基準電圧が印加されているときに、前記第２トランジスタおよび前記第３トランジスタをオン、オフすることにより、前記第１信号線および前記第２信号線の電圧をサンプリングする第１サンプリングステップと、
前記第１サンプリングステップにおけるサンプリングにより得られた電圧を前記保持容量で保持しているときであって、かつ前記第２信号線に階調を反映した電圧が印加されているときに、前記第３トランジスタをオン、オフすることにより、前記第２信号線だけをサンプリングする第２サンプリングステップと
を実行するようになっている
電子機器。
【請求項６】
表示装置を備え、
前記表示装置は、表示パネルと、前記表示パネルを駆動する駆動回路とを有し、
前記表示パネルは、発光素子と、前記発光素子を駆動する画素回路とを含む複数の画素を有し、
前記画素回路は、
発光素子を駆動する第１トランジスタと、
前記第１トランジスタのゲート−ソース間に接続された１または複数の第１保持容量と、
第１信号線と前記第１トランジスタのゲートとの間に設けられた第２トランジスタと、
第２信号線と前記第１トランジスタのゲートとの間に設けられた第３トランジスタと、
前記第３トランジスタのソースおよびドレインのうち前記第２信号線と未接続の端子と前記第１トランジスタのゲートとの間に設けられた１または複数の第２保持容量と
を有し、
前記駆動回路は、
前記第１信号線に階調を反映した電圧が印加されるとともに、前記第２信号線に基準電圧が印加されているときに、前記第２トランジスタおよび前記第３トランジスタをオン、オフすることにより、前記第１信号線および前記第２信号線の電圧をサンプリングする第１サンプリングステップと、
前記第１サンプリングステップにおけるサンプリングにより得られた電圧を前記第１保持容量および前記第２保持容量で保持しているときであって、かつ前記第２信号線に階調を反映した電圧が印加されているときに、前記第３トランジスタをオン、オフすることにより、前記第２信号線だけをサンプリングする第２サンプリングステップと
を実行するようになっている
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルの画素に含まれる画素回路の駆動方法に関する。また、本発明は、上記表示パネルを備えた表示装置に関する。また、本発明は、上記表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【０００３】
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を、発光素子ごとに設けた駆動回路内に設けた能動素子（一般にはＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するものである。画素回路は、複数の能動素子（一般にはＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）や、容量素子などを含んで構成されている（特許文献１参照）。
【０００４】
図１６は、特許文献１に記載の表示装置の各画素の概略構成を表したものである。図１６に記載の画素は、有機ＥＬ素子Ｄ１００と、それに接続された画素回路１００とにより構成されている。画素回路１００は、サンプリング用のトランジスタＴ１００、保持容量Ｃ１００、および駆動用のトランジスタＴ２００によって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。書込線ＷＳＬが行方向に延在して形成されており、トランジスタＴ１００のゲートに接続されている。電源線ＰＳＬも行方向に延在して形成されており、トランジスタＴ２００のドレインに接続されている。信号線ＤＴＬは列方向に延在して形成されており、トランジスタＴ１００のドレインに接続されている。トランジスタＴ１００のソースは駆動用のトランジスタＴ２００のゲートと、保持容量Ｃ１００の一端とに接続されている。トランジスタＴ２００のソースと保持容量Ｃ１００の他端とが有機ＥＬ素子Ｄ１００のアノードに接続されている。有機ＥＬ素子Ｄ１００のカソードは、グラウンド線ＧＮＤに接続されている。
【０００５】
次に、図１７に記載の画素の動作（消光から発光までの動作）について説明する。図１７（Ａ）〜（Ｃ）は、図１６に記載の画素に印加される電圧波形の一例を表したものである。具体的には、図１７（Ａ）〜（Ｃ）には、電源線ＰＳＬに２種類の電圧（Ｖｓｓ、Ｖｃｃ）が、信号線ＤＴＬに２種類の電圧（Ｖｓｉｇ、Ｖｏｆｓ）が、書込線ＷＳＬに２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）が印加されている様子が示されている。図１７（Ｄ），（Ｅ）には、電源線ＰＳＬ、信号線ＤＴＬおよび書込線ＷＳＬへの電圧印加に応じて、トランジスタＴ２００のゲート電圧Ｖｇおよびソース電圧Ｖｓが時々刻々変化している様子が示されている。
【０００６】
（閾値補正準備期間）
まず、閾値補正の準備を行う。具体的には、駆動回路（図示せず）は、電源線ＰＳＬの電圧をＶｃｃからＶｓｓに下げる（ｔ１）。すると、ソース電圧ＶｓがＶｓｓとなり、有機ＥＬ素子Ｄ１００が消光する。次に、駆動回路は、信号線ＤＴＬの電圧をＶｓｉｇからＶｏｆｓに切り替えたのち（ｔ２）、電源線ＰＳＬの電圧がＶｓｓとなっている間に、書込線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げる（ｔ３）。すると、ゲート電圧ＶｇがＶｏｆｓに下がる。
【０００７】
（最初の閾値補正期間）
次に、閾値補正を行う。具体的には、信号線ＤＴＬの電圧がＶｏｆｓとなっている間に、駆動回路は、電源線ＰＳＬの電圧をＶｓｓからＶｃｃに上げる（ｔ４）。すると、トランジスタＴ２００のドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その後、駆動回路は、信号線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える前に、書込線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（ｔ５）。すると、トランジスタＴ２００のゲートがフローティングとなり、閾値補正が一旦停止する。
【０００８】
（補正休止期間）
閾値補正が休止している期間中は、先の閾値補正を行った行（画素）とは異なる他の行（画素）において、信号線ＤＴＬの電圧のサンプリングが行われる。なお、閾値補正が不十分である場合、すなわち、トランジスタＴ２００のゲート−ソース間の電位差ＶｇｓがトランジスタＴ２００の閾値電圧よりも大きい場合には、閾値補正休止期間中にも、先の閾値補正を行った行（画素）において、トランジスタＴ２００のドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇し、保持容量Ｃ１００を介したカップリングによりゲート電圧Ｖｇも上昇する。その後、補正休止期間中に、駆動回路は、信号線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える（ｔ６）。
【０００９】
（書き込み・移動度補正期間）
閾値補正休止期間が終了した後、書き込みと移動度補正を行う。具体的には、信号線ＤＴＬの電圧がＶｓｉｇとなっている間に、駆動回路は、書込線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ（ｔ７）、トランジスタＴ２００のゲートを信号線ＤＴＬに接続する。すると、トランジスタＴ２００のゲートの電圧がＶｓｉｇとなる。このとき、有機ＥＬ素子Ｄ１００のアノードの電圧はこの段階ではまだ有機ＥＬ素子Ｄ１００の閾値電圧よりも小さく、有機ＥＬ素子Ｄ１００はカットオフしている。そのため、電流Ｉｄｓは有機ＥＬ素子Ｄ１００の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧ＶｓがΔＶだけ上昇し、やがて電位差ＶｇｓがＶｓｉｇ＋Ｖｔｈ−ΔＶとなる。このようにして、書き込みと同時に移動度補正が行われる。ここで、トランジスタＴ２００の移動度が大きい程、ΔＶも大きくなるので、電位差Ｖｇｓを発光前にΔＶだけ小さくすることにより、画素ごとの移動度のばらつきを取り除くことができる。
【００１０】
（発光）
最後に、駆動回路は、書込線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（ｔ８）。すると、トランジスタＴ２００のゲートがフローティングとなり、トランジスタＴ２００のドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その結果、有機ＥＬ素子Ｄ１００が所望の輝度で発光する。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００９−３００６９７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ところで、図１６に記載の画素では、信号線ＤＴＬに印加される電圧が大きくなるほど、有機ＥＬ素子Ｄ１００から発せられる光の光量も大きくなる。図１６に記載の画素において高輝度を得るためには、信号線ＤＴＬに大きな電圧を印加することが必要となる。しかし、信号線ＤＴＬに大きな電圧を印加するために、信号線ＤＴＬを駆動するドライバの出力を大きくした場合には、信号線ＤＴＬを充放電する際の電流量も大きくなってしまい、消費電力が増大してしまうという問題がある。また、ドライバの出力を大きくするために、高価な部品をドライバに使用することが必要となる場合もある。その場合には、部品コストが増大してしまうという問題がある。そのため、低消費電力および低コストの観点からは、ドライバの出力を小さくすることが望ましい。もっとも、ドライバの出力を小さくし過ぎると、有機ＥＬ素子Ｄ１００に流れる電流量も小さくなってしまい、所望の輝度が得られなくなる虞がある。
【００１３】
本発明はかかる問題点に鑑みてなされたものであり、その目的は、消費電力を抑えつつ、高輝度を得ることの可能な画素回路の駆動方法、表示装置および電子機器を提供することにある。
【課題を解決するための手段】
【００１４】
第１の参考例の画素回路は、発光素子を駆動する第１トランジスタと、第１トランジスタのゲート−ソース間に直列に接続された複数の保持容量とを備えている。この画素回路は、さらに、第１信号線と第１トランジスタのゲートとの間に第２トランジスタを備えるとともに、保持容量同士が互いに接続された箇所と第２信号線との間に第３トランジスタを備えている。
【００１５】
第１の参考例の表示パネルは、発光素子と、発光素子を駆動する画素回路とを含む複数の画素を備えている。この表示パネルに含まれる画素回路は、上記の第１の参考例の画素回路と同一の構成要素を有している。本発明の第１の表示装置は、表示パネルと、表示パネルを駆動する駆動回路とを備えている。駆動回路は、第１信号線に階調を反映した電圧が印加されるとともに、第２信号線に基準電圧が印加されているときに、第２トランジスタおよび第３トランジスタをオン、オフすることにより、第１信号線および第２信号線の電圧をサンプリングする第１サンプリングステップと、第１サンプリングステップにおけるサンプリングにより得られた電圧を保持容量で保持しているときであって、かつ第２信号線に階調を反映した電圧が印加されているときに、第３トランジスタをオン、オフすることにより、第２信号線だけをサンプリングする第２サンプリングステップとを実行するようになっている。この表示装置に含まれる表示パネルは、上記の第１の参考例の表示パネルと同一の構成要素を有している。本発明の第１の電子機器は上記の第１の表示装置を備えている。
【００１６】
第１の参考例の画素回路、第１の参考例の表示パネル、本発明の第１の表示装置および本発明の第１の電子機器では、第１信号線の電圧が第２トランジスタによってサンプリングされるとともに第１トランジスタのゲートに書き込まれる。また、第２信号線の電圧が第３トランジスタによってサンプリングされるとともに前記保持容量同士が互いに接続された箇所に書き込まれる。これにより、第１トランジスタのゲート電圧を第１信号線の電圧よりも大きな電圧に上昇させ、第１トランジスタをオンさせることができる。
【００１７】
第２の参考例の画素回路は、発光素子を駆動する第１トランジスタと、第１トランジスタのゲート−ソース間に接続された第１保持容量とを備えている。この画素回路は、さらに、第１信号線と第１トランジスタのゲートとの間に設けられた第２トランジスタと、第２信号線と第１トランジスタのゲートとの間に設けられた第３トランジスタと、第３トランジスタのソースおよびドレインのうち第２信号線と未接続の端子と第１トランジスタのゲートとの間に設けられた第２保持容量とを備えている。
【００１８】
第２の参考例の表示パネルは、発光素子と、発光素子を駆動する画素回路とを含む複数の画素を備えている。この表示パネルに含まれる画素回路は、上記の第２の参考例の画素回路と同一の構成要素を有している。本発明の第２の表示装置は、表示パネルと、表示パネルを駆動する駆動回路とを備えている。駆動回路は、第１信号線に階調を反映した電圧が印加されるとともに、第２信号線に基準電圧が印加されているときに、第２トランジスタおよび第３トランジスタをオン、オフすることにより、第１信号線および第２信号線の電圧をサンプリングする第１サンプリングステップと、第１サンプリングステップにおけるサンプリングにより得られた電圧を第１保持容量および第２保持容量で保持しているときであって、かつ第２信号線に階調を反映した電圧が印加されているときに、第３トランジスタをオン、オフすることにより、第２信号線だけをサンプリングする第２サンプリングステップとを実行するようになっている。この表示装置に含まれる表示パネルは、上記の第２の参考例の表示パネルと同一の構成要素を有している。本発明の第２の電子機器は上記の第２の表示装置を備えている。
【００１９】
第２の参考例の画素回路、第２の参考例の表示パネル、本発明の第２の表示装置および本発明の第２の電子機器では、第１信号線の電圧が第２トランジスタによってサンプリングされるとともに第１トランジスタのゲートに書き込まれる。また、第２信号線の電圧が第３トランジスタによってサンプリングされるとともに前記第２保持容量に書き込まれる。これにより、第１トランジスタのゲート電圧を第１信号線の電圧よりも大きな電圧に上昇させ、第１トランジスタをオンさせることができる。
【００２０】
本発明の第１の駆動方法は、第１信号線および第２信号線の電圧をサンプリングするサンプリングトランジスタ回路と、サンプリングトランジスタ回路によってサンプリングされた電圧を保持する保持容量回路と、保持容量回路で保持された電圧に基づいて発光素子を駆動する駆動トランジスタ回路とを有する画素回路の駆動方法である。この駆動方法は、以下の２つのステップを含んでいる。
（Ａ）第１信号線に階調を反映した電圧が印加されるとともに、第２信号線に基準電圧が印加されているときに、サンプリングトランジスタ回路によって第１信号線および第２信号線の電圧をサンプリングする第１サンプリングステップ
（Ｂ）第１サンプリングステップにおけるサンプリングにより得られた電圧が保持容量回路で保持されているときであって、かつ第２信号線に階調を反映した電圧が印加されているときに、サンプリングトランジスタ回路によって第２信号線だけをサンプリングする第２サンプリングステップ
本発明の第１の駆動方法において、駆動トランジスタ回路は、固定電源線と発光素子との間に設けられた駆動トランジスタを有するとともに、保持容量回路は、駆動トランジスタのゲート−ソース間に設けられるとともに互いに直列に接続された複数の保持容量を有していてもよい。このとき、第１サンプリングステップにおいて、サンプリングトランジスタ回路によってサンプリングされた第１信号線の電圧に対応する第１電圧を駆動トランジスタのゲートに書き込むとともに、サンプリングトランジスタ回路によってサンプリングされた第２信号線の電圧に対応する電圧を、保持容量同士が互いに接続された箇所に書き込んでもよい。また、第２サンプリングステップにおいて、サンプリングトランジスタ回路によってサンプリングされた第２信号線の電圧に対応する電圧を、保持容量同士が互いに接続された箇所に書き込むことにより、駆動トランジスタのゲート電圧を第１電圧よりも大きな第２電圧に上昇させ、駆動トランジスタをオンさせてもよい。
本発明の第２の駆動方法は、第１信号線および第２信号線の電圧をサンプリングするサンプリングトランジスタ回路と、サンプリングトランジスタ回路によってサンプリングされた電圧を保持する保持容量回路と、保持容量回路で保持された電圧に基づいて発光素子を駆動する駆動トランジスタ回路とを有する画素回路の駆動方法である。この駆動方法は、上記の（Ａ）および（Ｂ）のステップを含んでいる。
本発明の第２の駆動方法において、駆動トランジスタ回路は、固定電源線と発光素子との間に設けられた駆動トランジスタを有するとともに、保持容量回路は、駆動トランジスタのゲート−ソース間に設けられた第１保持容量と、駆動トランジスタのゲートに接続された第２保持容量とを有していてもよい。このとき、第１サンプリングステップにおいて、サンプリングトランジスタ回路によってサンプリングされた第１信号線の電圧に対応する第１電圧を駆動トランジスタのゲートに書き込むとともに、サンプリングトランジスタ回路によってサンプリングされた第２信号線の電圧に対応する電圧を、第２保持容量に書き込んでもよい。また、第２サンプリングステップにおいて、サンプリングトランジスタ回路によってサンプリングされた第２信号線の電圧に対応する電圧を、第２保持容量に書き込むことにより、駆動トランジスタのゲート電圧を第１電圧よりも大きな第２電圧に上昇させ、駆動トランジスタをオンさせてもよい。
【００２１】
本発明の第１および第２の駆動方法では、第１信号線および第２信号線の電圧がサンプリングされた後、サンプリングにより得られた電圧が保持回路で保持されているときであって、かつ第２信号線に階調を反映した電圧が印加されているときに、サンプリング回路によって第２信号線だけがサンプリングされる。これにより、第１信号線の電圧よりも大きな電圧を保持回路に保持することが可能となり、そのような大きな電圧に基づいて発光素子を駆動することができる。
【発明の効果】
【００２２】
第１および第２の参考例の画素回路、第１および第２の参考例の表示パネル、本発明の第１および第２の表示装置ならびに本発明の第１および第２の電子機器によれば、第１トランジスタのゲート電圧を第１信号線の電圧よりも大きな電圧に上昇させ、第１トランジスタをオンさせることができるようにしたので、信号線に大きな電圧を印加しなくても、発光素子の発光輝度を大きくすることができる。つまり、信号線に電圧を印加する信号ドライバの出力を大きくしたような効果が得られる。これにより、信号ドライバの消費電力を抑えつつ、高輝度を得ることができる。
【００２３】
本発明の第１および第２の駆動方法によれば、第１信号線の電圧よりも大きな電圧を保持回路に保持し、そのような大きな電圧に基づいて発光素子を駆動することができるようにしたので、信号線に大きな電圧を印加しなくても、発光素子の発光輝度を大きくすることができる。つまり、信号線に電圧を印加する信号ドライバの出力を大きくしたような効果が得られる。これにより、信号ドライバの消費電力を抑えつつ、高輝度を得ることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施の形態に係る表示装置の概略構成図である。
【図２】図１の画素の回路図である。
【図３】図１の表示装置の動作の一例を表す波形図である。
【図４】図１の表示装置の動作の一例を表す回路図である。
【図５】図４に続く動作の一例を表す回路図である。
【図６】図５に続く動作の一例を表す回路図である。
【図７】図６に続く動作の一例を表す回路図である。
【図８】図２の画素の一変形例の回路図である。
【図９】図８の画素を含む表示装置の動作の一例を表す波形図である。
【図１０】上記の表示装置を含むモジュールの概略構成を表す平面図である。
【図１１】上記の表示装置の第１適用例の外観を表す斜視図である。
【図１２】（Ａ）は第２適用例の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１３】第３適用例の外観を表す斜視図である。
【図１４】第４適用例の外観を表す斜視図である。
【図１５】（Ａ）は第５適用例の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【図１６】従来の画素の構成の一例を表す図である。
【図１７】従来の画素を含む表示装置の動作の一例を表す波形図である。
【発明を実施するための形態】
【００２５】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態（表示装置）
２．変形例（表示装置）
３．適用例（電子機器）
【００２６】
＜１．実施の形態＞
[構成]
図１は、本発明の一実施の形態に係る表示装置１の全体構成の一例を表したものである。この表示装置１は、表示パネル１０と、表示パネル１０の周辺に形成された駆動回路２０とを備えている。
【００２７】
（表示パネル１０）
表示パネル１０は、複数の表示画素１４を表示パネル１０の表示領域１０Ａ全面に渡って２次元配置したものである。表示パネル１０は、各表示画素１４をアクティブマトリクス駆動することにより、外部から入力された映像信号２０Ａに基づく画像を表示するものである。各表示画素１４は、例えば、赤色用の画素１３Ｒと、緑色用の画素１３Ｇと、青色用の画素１３Ｂとを含んでいる。以下では、画素１３Ｒ，１３Ｇ，１３Ｂの総称として「画素１３」を用いるものとする。
【００２８】
画素１３Ｒは、例えば、有機ＥＬ素子１１Ｒと、画素回路１２とを有している。画素１３Ｇは、例えば、有機ＥＬ素子１１Ｇと、画素回路１２とを有している。画素１３Ｂは、例えば、有機ＥＬ素子１１Ｂと、画素回路１２とを有している。有機ＥＬ素子１１Ｒは赤色光を発する有機ＥＬ素子であり、有機ＥＬ素子１１Ｇは緑色光を発する有機ＥＬ素子であり、有機ＥＬ素子１１Ｂは青色光を発する有機ＥＬ素子である。以下では、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂの総称として「有機ＥＬ素子１１」を用いるものとする。なお、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂは、本発明の「発光素子」の一具体例に相当する。
【００２９】
有機ＥＬ素子１１は、例えば、図示しないが、陽極（アノード）、有機層および陰極（カソード）が順に積層された構成を有している。有機層は、例えば、陽極の側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを積層してなる積層構造を有している。
【００３０】
画素回路１２は、例えば、図２に示したように、トランジスタＴ１，Ｔ２，Ｔ３と、保持容量Ｃ１，Ｃ２とを有している。なお、トランジスタＴ１，Ｔ２が本発明の「サンプリング回路」の一具体例に相当し、トランジスタＴ３が本発明の「駆動回路」の一具体例に相当する。また、保持容量Ｃ１，Ｃ２が本発明の「保持回路」の一具体例に相当する。
【００３１】
トランジスタＴ１は、信号線ＤＴＬ１の電圧をサンプリングするとともにトランジスタＴ３のゲートに書き込むものである。トランジスタＴ２は、信号線ＤＴＬ２の電圧をサンプリングするとともに、保持容量Ｃ１と保持容量Ｃ２との接続点Ａに書き込むものである。トランジスタＴ３は、トランジスタＴ１，Ｔ２によって保持容量Ｃ１，Ｃ２に書き込まれた電圧に基づいて有機ＥＬ素子１１を駆動する（有機ＥＬ素子１１に流れる電流を制御する）ものである。保持容量Ｃ１，Ｃ２は、トランジスタＴ１，Ｔ２によってサンプリングされた電圧を保持するものであり、トランジスタＴ３のゲート−ソース間に所定の電圧を保持するようになっている。トランジスタＴ１，Ｔ２，Ｔ３は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ）により形成されている。なお、トランジスタＴ１，Ｔ２，Ｔ３は、ｐチャネルＭＯＳ型のＴＦＴにより形成されていてもよい。
【００３２】
表示パネル１０は、行方向に延在する複数組の書込線ＷＳＬ１，ＷＳＬ２と、列方向に延在する複数組の信号線ＤＴＬ１，ＤＴＬ２と、行方向に延在する複数の電源線ＰＳＬと、電源線ＧＮＤとを有している。各信号線ＤＴＬ１と各書込線ＷＳＬ１との交差点近傍には、画素１３が設けられている。各信号線ＤＴＬ１は、後述の信号線駆動回路２３の出力端（図示せず）と、トランジスタＴ１のソースまたはドレインとに接続されている。各信号線ＤＴＬ２は、後述の信号線駆動回路２３の出力端（図示せず）と、トランジスタＴ２のソースまたはドレインとに接続されている。各書込線ＷＳＬ１は、後述の書込線駆動回路２４の出力端（図示せず）と、トランジスタＴ１のゲートに接続されている。各書込線ＷＳＬ２は、後述の書込線駆動回路２４の出力端（図示せず）と、トランジスタＴ２のゲートに接続されている。各電源線ＰＳＬは、固定の電圧Ｖｃｃを出力する電源の出力端（図示せず）と、トランジスタＴ３のソースまたはドレインに接続されている。電源線ＧＮＤは、基準電位に相当する電圧Ｖｃａｔ（例えばグラウンド電位）となっている配線（図示せず）と、有機ＥＬ素子１１のカソードに接続されている。
【００３３】
トランジスタＴ１のゲートは、書込線ＷＳＬ１に接続されている。トランジスタＴ１のソースまたはドレインが信号線ＤＴＬ１に接続され、トランジスタＴ１のソースおよびドレインのうち信号線ＤＴＬ１に未接続の端子がトランジスタＴ３のゲートに接続されている。トランジスタＴ２のゲートは、書込線ＷＳＬ２に接続されている。トランジスタＴ２のソースまたはドレインが信号線ＤＴＬ２に接続され、トランジスタＴ２のソースおよびドレインのうち信号線ＤＴＬ２に未接続の端子が接続点Ａに接続されている。トランジスタＴ３のソースまたはドレインが電源線ＰＳＬに接続され、トランジスタＴ３のソースおよびドレインのうち電源線ＰＳＬに未接続の端子が有機ＥＬ素子１１のアノードに接続されている。保持容量Ｃ１の一端がトランジスタＴ３のゲートに接続され、保持容量Ｃ１の他端が保持容量Ｃ２の一端に接続されている。保持容量Ｃ２の他端はトランジスタＴ３のソースおよびドレインのうち電源線ＰＳＬに未接続の端子に接続されている。つまり、保持容量Ｃ１，Ｃ２は、トランジスタＴ３のゲート−ソース間に直列に挿入されている。有機ＥＬ素子１１のアノードはトランジスタＴ３のソースおよびドレインのうち電源線ＰＳＬに未接続の端子に接続され、有機ＥＬ素子１１のカソードは電源線ＧＮＤに接続されている。
【００３４】
（駆動回路２０）
駆動回路２０は、例えば、図１に示したように、タイミング生成回路２１、映像信号処理回路２２、信号線駆動回路２３、書込線駆動回路２４および電源線駆動回路２５を有している。
【００３５】
タイミング生成回路２１は、映像信号処理回路２２、信号線駆動回路２３、書込線駆動回路２４および電源線駆動回路２５が連動して動作するように制御するものである。タイミング生成回路２１は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、上述した各回路に対して制御信号２１Ａを出力するようになっている。
【００３６】
映像信号処理回路２２は、外部から入力されたデジタルの映像信号２０Ａに対して所定の補正を行うと共に、補正した後の映像信号をアナログに変換して信号線駆動回路２３に出力するものである。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。映像信号処理回路２２は、さらに、映像信号２０Ａから、信号線ＤＴＬ１への出力用として映像信号２２Ａを生成するとともに、信号線ＤＴＬ２への出力用として映像信号２２Ｂを生成するようになっている。
【００３７】
信号線駆動回路２３は、映像信号処理回路２２から入力された映像信号２２Ａを、制御信号２１Ａの入力に応じて（同期して）各信号線ＤＴＬ１に出力するものである。また、信号線駆動回路２３は、映像信号処理回路２２から入力されたアナログの映像信号２２Ｂを、制御信号２１Ａの入力に応じて（同期して）各信号線ＤＴＬ２に出力するものである。信号線駆動回路２３は、例えば、制御信号２１Ａの入力に応じて、３種類の電圧（Ｖｏｆｓ、Ｖｓｉｇ１、Ｖｓｉｇ２）を出力可能となっている。具体的には、信号線駆動回路２３は、信号線ＤＴＬ１を介して、書込線駆動回路２４により選択された画素１３へ２種類の電圧（Ｖｏｆｓ、Ｖｓｉｇ１）を規則的に供給するようになっている。さらに、信号線駆動回路２３は、信号線ＤＴＬ２を介して、書込線駆動回路２４により選択された画素１３へ２種類の電圧（Ｖｏｆｓ、Ｖｓｉｇ２）を規則的に供給するようになっている。
【００３８】
ここで、電圧Ｖｏｆｓは、基準電圧であり、有機ＥＬ素子１１の閾値電圧よりも低い電圧値となっている。電圧Ｖｏｆｓは、Ｖｏｆｓ−ＶｓｓがトランジスタＴ３の閾値電圧Ｖｔｈよりも大きくなるような値となっている。また、電圧Ｖｓｉｇ１，Ｖｓｉｇ２はともに、階調を反映した電圧値となっている。電圧Ｖｓｉｇ１，Ｖｓｉｇ２の最大値は、それぞれ、図１６に示した従来タイプの画素回路１００に対応して設けられた信号線ＤＴＬに対して出力される電圧の最大値よりも低くなっている。
【００３９】
書込線駆動回路２４は、制御信号２１Ａの入力に応じて（同期して）、複数の書込線ＷＳＬ１を所定の単位ごとに（例えば１本ずつ）順次選択するとともに、複数の書込線ＷＳＬ２を所定の単位ごとに（例えば１本ずつ）順次選択するものである。書込線駆動回路２４は、例えば、制御信号２１Ａの入力に応じて、２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を出力可能となっている。具体的には、書込線駆動回路２４は、書込線ＷＳＬ１を介して、駆動対象の画素１３へ２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を供給するとともに、書込線ＷＳＬ２を介して、駆動対象の画素１３へ２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を供給するようになっている。
【００４０】
ここで、電圧Ｖｏｎは、トランジスタＴｒ１，Ｔ２のオン電圧以上の値となっている。Ｖｏｆｆは、トランジスタＴｒ１，Ｔ２のオン電圧よりも低い値となっている。
【００４１】
電源線駆動回路２５は、制御信号２１Ａの入力に応じて（同期して）、２種類の電圧（Ｖｃｃ、Ｖｓｓ）を出力可能となっている。具体的には、電源線駆動回路２５は、電源線ＰＳＬを介して、駆動対象の画素１３へ２種類の電圧（Ｖｃｃ、Ｖｓｓ）を供給するようになっている。
【００４２】
ここで、電圧Ｖｓｓは、有機ＥＬ素子１１の閾値電圧と、有機ＥＬ素子１１のカソードの電圧とを足し合わせた電圧よりも低い電圧値である。電圧Ｖｓｓは、Ｖｏｆｓ−ＶｓｓがトランジスタＴ３の閾値電圧Ｖｔｈよりも大きくなるような値となっている。また、電圧Ｖｃｃは、有機ＥＬ素子１１の閾値電圧と、有機ＥＬ素子１１のカソードの電圧とを足し合わせた電圧以上の電圧値である。
【００４３】
［動作］
次に、本実施の形態の表示装置１の動作（消光から発光までの動作）について説明する。本実施の形態では、有機ＥＬ素子１１のＩ−Ｖ特性が経時変化したり、トランジスタＴ３の閾値電圧や移動度が経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子１１の発光輝度を一定に保つようにするために、有機ＥＬ素子１１のＩ−Ｖ特性の変動に対する補償動作およびトランジスタＴ３の閾値電圧や移動度の変動に対する補正動作を組み込んでいる。
【００４４】
図３は、表示装置１の一の画素１３に印加される電圧波形の一例を表したものである。具体的には、電源線ＰＳＬに２種類の電圧（Ｖｃｃ、Ｖｓｓ）が、信号線ＤＴＬ１，ＤＴＬ２に３種類の電圧（Ｖｏｆｓ、Ｖｓｉｇ１、Ｖｓｉｇ２）が、書込線ＷＳＬ１，ＷＳＬ２に２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）が印加されている様子が示されている。さらに、図３には、電源線ＰＳＬ、信号線ＤＴＬおよび書込線ＷＳＬへの電圧印加に応じて、トランジスタＴ３のゲート電圧Ｖｇおよびソース電圧Ｖｓと、接続点Ａの電圧が時々刻々変化している様子が示されている。
【００４５】
（発光期間）
まず、発光時においてトランジスタＴ１，Ｔ２はオフしており、トランジスタＴ３は飽和領域で動作している。そのため、トランジスタＴ３のゲート−ソース間電圧に応じて有機ＥＬ素子１１に電流が流れ、その電流の大きさに応じた輝度の光を有機ＥＬ素子１１が発している。
【００４６】
（補正準備期間）
次に、閾値補正の準備を行う。具体的には、電源線駆動回路２５が電源線ＰＳＬの電圧をＶｃｃからＶｓｓに下げる（ｔ１）。すると、ソース電圧ＶｓがＶｓｓとなり、有機ＥＬ素子１１が消光する。次に、信号線駆動回路２３が信号線ＤＴＬ１の電圧をＶｓｉｇ１からＶｏｆｓに切り替えるとともに、信号線ＤＴＬ２の電圧をＶｓｉｇ２からＶｏｆｓに切り替える。その後、電源線ＰＳＬの電圧がＶｓｓとなっている間に、書込線駆動回路２４が書込線ＷＳＬ１，ＷＳＬ２の電圧をＶｏｆｆからＶｏｎに上げる（ｔ２）。すると、信号線ＤＴＬ１がトランジスタＴ３のゲートに接続されるとともに、信号線ＤＴＬ２が接続点Ａに接続される。その結果、トランジスタＴ３のゲート電圧ＶｇがＶｏｆｓとなり、接続点Ａの電圧もＶｏｆｓとなる。このとき、トランジスタＴ３のゲート−ソース間電圧（Ｖｏｆｓ−Ｖｓｓ）はトランジスタＴ３の閾値電圧Ｖｔｈよりも大きくなっている。
【００４７】
（閾値補正期間）
次に、閾値補正を行う。具体的には、信号線ＤＴＬ１，ＤＴＬ２の電圧がＶｏｆｓとなっている間に、電源線駆動回路２５が電源線ＰＳＬの電圧をＶｓｓからＶｃｃに上げる（ｔ３）。すると、図４に示したように、トランジスタＴ３のドレイン−ソース間に電流Ｉｄｓが流れ、トランジスタＴ３のソース電圧Ｖｓが上昇する。一定時間経過後、トランジスタＴ３のゲート−ソース間電圧はＶｔｈという値となる。この時、有機ＥＬ素子１１のアノード電圧をＶｅｌとすると、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。ここで、Ｖｃａｔは有機ＥＬ素子１１のカソード電圧であり、Ｖｔｈｅｌは有機ＥＬ素子１１の閾値電圧である。そのため、有機ＥＬ素子１１はカットオフしている。
【００４８】
その後、信号線駆動回路２３が信号線ＤＴＬ１の電圧をＶｏｆｓからＶｓｉｇ１に切り替える前に、書込線駆動回路２４が書込線ＷＳＬ１，ＷＳＬ２の電圧をＶｏｎからＶｏｆｆに下げる（ｔ４）。すると、トランジスタＴ３のゲートがフローティングとなり、閾値補正が一旦停止する。
【００４９】
（補正休止期間）
閾値補正が休止している期間中は、先の閾値補正を行った行（画素１３）とは異なる他の行（画素１３）において、信号線ＤＴＬ１，ＤＴＬ２の電圧のサンプリングが行われる。
【００５０】
（書き込み・移動度補正期間）
補正休止期間が終了した後、１回目の書き込み・移動度補正を行う。具体的には、信号線駆動回路２３が信号線ＤＴＬ１の電圧をＶｏｆｓからＶｓｉｇ１に切り替えたのち、書込線駆動回路２４が書込線ＷＳＬ１，ＷＳＬ２の電圧をＶｏｆｆからＶｏｎに上げ（ｔ５）、トランジスタＴ３のゲートを信号線ＤＴＬ１に接続する。このとき、信号線駆動回路２３は、少なくとも、書込線駆動回路２４が書込線ＷＳＬ１，ＷＳＬ２の電圧をＶｏｎからＶｏｆｆに下げるまでの間、信号線ＤＴＬ２の電圧をＶｏｆｓのままとする。なお、１回目の書き込み・移動度補正が、本発明の「第１サンプリングステップ」の一具体例に相当する。
【００５１】
すると、図５に示したように、トランジスタＴ３のゲートの電圧がＶｓｉｇ１となる。このとき、有機ＥＬ素子１１のアノードの電圧はこの段階ではまだ有機ＥＬ素子１１の閾値電圧よりも小さく、有機ＥＬ素子１１はカットオフしている。そのため、電流Ｉｄｓは有機ＥＬ素子１１の素子容量（図示せず）に流れ、素子容量が充電されるので、トランジスタＴ３のソース電圧Ｖｓが徐々に上昇してゆく。このとき、トランジスタＴ３のソース電圧Ｖｓが有機ＥＬ素子１１の閾値電圧と有機ＥＬ素子１１のカソード電圧との和を超えなければ（つまり、有機ＥＬ素子１１のリーク電流がトランジスタＴ３に流れる電流よりもかなり小さければ）、トランジスタＴ３の電流は保持容量Ｃ２と有機ＥＬ素子１１の寄生容量を充電するのに使用される。また、このとき、トランジスタＴ３の閾値補正は完了しているので、トランジスタＴ３を流れる電流はトランジスタＴ３の移動度μを反映したものとなる。その後、書込線駆動回路２４が書込線ＷＳＬ１，ＷＳＬ２の電圧をＶｏｎからＶｏｆｆに下げ（ｔ６）、トランジスタＴ１，Ｔ２をオフする。
【００５２】
（書き込み休止期間）
書き込みを休止している期間中に、信号線駆動回路２３が信号線ＤＴＬ２の電圧をＶｏｆｓからＶｓｉｇ２に切り替える。このとき、信号線駆動回路２３は、信号線ＤＴＬ１の電圧をＶｓｉｇ１のままにする。
【００５３】
ところで、トランジスタＴ１，Ｔ２がオフしている間、トランジスタＴ３のソース電圧Ｖｓは上昇を続ける。このソース電圧Ｖｓの上昇に伴って、保持容量Ｃ１，Ｃ２の接続点Ａの電圧と、トランジスタＴ３のゲート電圧Ｖｇも上昇する。この時の増加量をΔＶ１とする（図６参照）。この時、トランジスタＴ３のソース電圧Ｖｓが有機ＥＬ素子１１の閾値電圧と有機ＥＬ素子１１のカソード電圧との和を超えなければ、有機ＥＬ素子１１は発光しない。
【００５４】
（書き込み・移動度補正期間）
書き込み休止期間が終了した後、２回目の書き込み・移動度補正を行う。具体的には、書込線駆動回路２４が書込線ＷＳＬ２の電圧をＶｏｆｆからＶｏｎに上げ（ｔ７）、保持容量Ｃ１，Ｃ２の接続点Ａを信号線ＤＴＬ２に接続する。このとき、書込線駆動回路２４は、少なくとも、書込線ＷＳＬ２の電圧をＶｏｎからＶｏｆｆに下げるまでの間、書込線ＷＳＬ１の電圧をＶｏｆｆのままとする。なお、２回目の書き込み・移動度補正が、本発明の「第２サンプリングステップ」の一具体例に相当する。
【００５５】
これにより、１回目の書き込み・移動度補正においてトランジスタＴ３のゲートに書き込まれた電圧が保持容量Ｃ１で保持されているときに（つまり、１回目の書き込み・移動度補正の履歴が保持されているときに）、接続点Ａの電圧変化が保持容量Ｃ１を介してトランジスタＴ３のゲートに入力される。そのため、図７に示したように、トランジスタＴ３のゲート電圧Ｖｇが、接続点Ａの電圧変化量に応じてΔＶだけ上昇し、Ｖｓｉｇ１＋ΔＶとなる。その結果、再度、トランジスタＴ３の移動度補正が始まり、トランジスタＴ３のソース電圧Ｖｓが上昇する。
【００５６】
（発光期間）
一定時間経過後、書込線駆動回路２４が書込線ＷＳＬ２の電圧をＶｏｎからＶｏｆｆに下げる（ｔ８）。すると、トランジスタＴ３のゲートがフローティングとなり、トランジスタＴ３のドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その結果、有機ＥＬ素子１１が所望の輝度で発光する。なお、発光期間において、画素１３に入力される信号振幅はＶｓｉｇ１＋ΔＶ−Ｖｏｆｓとなる。これはＶｓｉｇ１−Ｖｏｆｓよりも大きくなっている。
【００５７】
［効果］
次に、表示装置１の効果について説明する。本実施の形態では、信号線ＤＴＬ１の電圧がトランジスタＴ２によってサンプリングされるとともにトランジスタＴ３のゲートに書き込まれる。さらに、信号線ＤＴＬ２の電圧がトランジスタＴ２によってサンプリングされるとともに保持容量Ｃ１に書き込まれる。これにより、トランジスタＴ１のゲート電圧Ｖｇを信号線ＤＴＬ１の電圧よりも大きな電圧に上昇させ、トランジスタＴ１をオンさせることができる。その結果、上記の発光期間において、トランジスタＴ１のゲート−ソース間に入力される電圧を、Ｖｓｉｇ１−Ｖｏｆｓよりも大きな電圧（具体的にはＶｓｉｇ１＋ΔＶ−Ｖｏｆｓ）にすることができる。従って、仮にＶｓｉｇ１が信号線駆動回路２３の最大出力電圧であった場合、画素１３には信号線駆動回路２３の最大出力電圧以上の電圧が入力されることとなる。換言すれば、画素回路１２によって信号線駆動回路２３の振幅を擬似的に大きくすることができる。つまり、信号線ＤＴＬ１，ＤＴＬ２に電圧を印加する信号線駆動回路２３の出力を大きくしたような効果が得られる。これにより、信号線駆動回路２３の消費電力を抑えつつ、高輝度を得ることができる。
【００５８】
＜２．変形例＞
［第１変形例］
上記実施の形態では、２回目の書き込み・移動度補正が、１回目の書き込み・移動度補正を開始した時から１Ｈ経過する前に行われていたが、１回目の書き込み・移動度補正を開始した時から１Ｈ経過した後に行われてもよい。このようにした場合であっても、上記実施の形態と同様、信号線ＤＴＬ１，ＤＴＬ２に電圧を印加する信号線駆動回路２３の出力を大きくしたような効果が得られる。
【００５９】
［第２変形例］
例えば、図８に示したように、上記実施の形態において、トランジスタＴ３のゲートを保持容量Ｃ１，Ｃ２の接続点Ａに接続し、トランジスタＴ１のゲートを書込線ＷＳＬ２に接続し、トランジスタＴ２のゲートを書込線ＷＳＬ１に接続するようにしてもよい。さらに、図８に示したように、トランジスタＴ１のソースおよびドレインのうち保持容量Ｃ１に未接続の端子に信号線ＤＴＬ２を接続し、トランジスタＴ２のソースおよびドレインのうちトランジスタＴ３のゲートに未接続の端子に信号線ＤＴＬ１を接続するようにしてもよい。
【００６０】
［動作］
次に、本変形例に係る表示装置１の動作（消光から発光までの動作）について説明する。図９は、本変形例に係る表示装置１の一の画素１３に印加される電圧波形の一例を表したものである。具体的には、電源線ＰＳＬに２種類の電圧（Ｖｃｃ、Ｖｓｓ）が、信号線ＤＴＬ１，ＤＴＬ２に３種類の電圧（Ｖｏｆｓ、Ｖｓｉｇ１、Ｖｓｉｇ２）が、書込線ＷＳＬに２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）が印加されている様子が示されている。さらに、図９には、電源線ＰＳＬ、信号線ＤＴＬおよび書込線ＷＳＬへの電圧印加に応じて、トランジスタＴ３のゲート電圧Ｖｇおよびソース電圧Ｖｓと、接続点Ｂの電圧が時々刻々変化している様子が示されている。
【００６１】
（発光期間）
まず、発光時においてトランジスタＴ１，Ｔ２はオフしており、トランジスタＴ３は飽和領域で動作している。そのため、トランジスタＴ３のゲート−ソース間電圧に応じて有機ＥＬ素子１１に電流が流れ、その電流の大きさに応じた輝度の光を有機ＥＬ素子１１が発している。
【００６２】
（補正準備期間）
次に、閾値補正の準備を行う。具体的には、電源線駆動回路２５が電源線ＰＳＬの電圧をＶｃｃからＶｓｓに下げる（ｔ１）。すると、ソース電圧ＶｓがＶｓｓとなり、有機ＥＬ素子１１が消光する。次に、信号線駆動回路２３が信号線ＤＴＬ１の電圧をＶｓｉｇ１からＶｏｆｓに切り替えるとともに、信号線ＤＴＬ２の電圧をＶｓｉｇ２からＶｏｆｓに切り替える。その後、電源線ＰＳＬの電圧がＶｓｓとなっている間に、書込線駆動回路２４が書込線ＷＳＬ１，ＷＳＬ２の電圧をＶｏｆｆからＶｏｎに上げる（ｔ２）。すると、信号線ＤＴＬ１がトランジスタＴ３のゲートに接続されるとともに、信号線ＤＴＬ２がトランジスタＴ１と保持容量Ｃ１との接続点Ｂに接続される。その結果、トランジスタＴ３のゲート電圧ＶｇがＶｏｆｓとなり、接続点Ｂの電圧もＶｏｆｓとなる。このとき、トランジスタＴ３のゲート−ソース間電圧（Ｖｏｆｓ−Ｖｓｓ）はトランジスタＴ３の閾値電圧Ｖｔｈよりも大きくなっている。
【００６３】
（閾値補正期間）
次に、閾値補正を行う。具体的には、信号線ＤＴＬ１，ＤＴＬ２の電圧がＶｏｆｓとなっている間に、電源線駆動回路２５が電源線ＰＳＬの電圧をＶｓｓからＶｃｃに上げる（ｔ３）。すると、トランジスタＴ３のドレイン−ソース間に電流Ｉｄｓが流れ、トランジスタＴ３のソース電圧Ｖｓが上昇する。一定時間経過後、トランジスタＴ３のゲート−ソース間電圧はＶｔｈという値となる。この時、有機ＥＬ素子１１のアノード電圧をＶｅｌとすると、Ｖｅｌ＝Ｖｏｆｓ−Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌとなっている。そのため、有機ＥＬ素子１１はカットオフしている。
【００６４】
その後、信号線駆動回路２３が信号線ＤＴＬ１の電圧をＶｏｆｓからＶｓｉｇ１に切り替える前に、書込線駆動回路２４が書込線ＷＳＬ１，ＷＳＬ２の電圧をＶｏｎからＶｏｆｆに下げる（ｔ４）。すると、トランジスタＴ３のゲートがフローティングとなり、閾値補正が一旦停止する。
【００６５】
（補正休止期間）
閾値補正が休止している期間中は、先の閾値補正を行った行（画素１３）とは異なる他の行（画素１３）において、信号線ＤＴＬ１，ＤＴＬ２の電圧のサンプリングが行われる。
【００６６】
（書き込み・移動度補正期間）
補正休止期間が終了した後、１回目の書き込み・移動度補正を行う。具体的には、信号線駆動回路２３が信号線ＤＴＬ１の電圧をＶｏｆｓからＶｓｉｇ１に切り替えたのち、書込線駆動回路２４が書込線ＷＳＬ１，ＷＳＬ２の電圧をＶｏｆｆからＶｏｎに上げ（ｔ５）、トランジスタＴ３のゲートを信号線ＤＴＬ１に接続する。このとき、信号線駆動回路２３は、少なくとも、書込線駆動回路２４が書込線ＷＳＬ１，ＷＳＬ２の電圧をＶｏｎからＶｏｆｆに下げるまでの間、信号線ＤＴＬ２の電圧をＶｏｆｓのままとする。なお、１回目の書き込み・移動度補正が、本発明の「第１サンプリングステップ」の一具体例に相当する。
【００６７】
すると、トランジスタＴ３のゲート電圧ＶｇがＶｓｉｇ１となる。このとき、有機ＥＬ素子１１のアノードの電圧はこの段階ではまだ有機ＥＬ素子１１の閾値電圧よりも小さく、有機ＥＬ素子１１はカットオフしている。そのため、電流Ｉｄｓは有機ＥＬ素子１１の素子容量（図示せず）に流れ、素子容量が充電されるので、トランジスタＴ３のソース電圧Ｖｓが徐々に上昇してゆく。このとき、トランジスタＴ３のソース電圧Ｖｓが有機ＥＬ素子１１の閾値電圧と有機ＥＬ素子１１のカソード電圧との和を超えなければ（つまり、有機ＥＬ素子１１のリーク電流がトランジスタＴ３に流れる電流よりもかなり小さければ）、トランジスタＴ３の電流は保持容量Ｃ２と有機ＥＬ素子１１の寄生容量を充電するのに使用される。また、このとき、トランジスタＴ３の閾値補正は完了しているので、トランジスタＴ３を流れる電流はトランジスタＴ３の移動度μを反映したものとなる。その後、書込線駆動回路２４が書込線ＷＳＬ１，ＷＳＬ２の電圧をＶｏｎからＶｏｆｆに下げ（ｔ６）、トランジスタＴ１，Ｔ２をオフする。
【００６８】
（書き込み休止期間）
書き込みを休止している期間中に、信号線駆動回路２３が信号線ＤＴＬ２の電圧をＶｏｆｓからＶｓｉｇ２に切り替える。このとき、信号線駆動回路２３は、信号線ＤＴＬ１の電圧をＶｓｉｇ１のままにする。
【００６９】
ところで、トランジスタＴ１，Ｔ２がオフしている間、トランジスタＴ３のソース電圧Ｖｓは上昇を続ける。このソース電圧Ｖｓの上昇に伴って、接続点Ａ，Ｂの電圧も上昇する。この時の増加量をΔＶ１とする。この時、トランジスタＴ３のソース電圧Ｖｓが有機ＥＬ素子１１の閾値電圧と有機ＥＬ素子１１のカソード電圧との和を超えなければ、有機ＥＬ素子１１は発光しない。
【００７０】
（書き込み・移動度補正期間）
書き込み休止期間が終了した後、２回目の書き込み・移動度補正を行う。具体的には、書込線駆動回路２４が書込線ＷＳＬ２の電圧をＶｏｆｆからＶｏｎに上げ（ｔ７）、接続点Ｂを信号線ＤＴＬ２に接続する。このとき、書込線駆動回路２４は、少なくとも、書込線ＷＳＬ２の電圧をＶｏｎからＶｏｆｆに下げるまでの間、書込線ＷＳＬ１の電圧をＶｏｆｆのままとする。なお、２回目の書き込み・移動度補正が、本発明の「第２サンプリングステップ」の一具体例に相当する。
【００７１】
これにより、１回目の書き込み・移動度補正においてトランジスタＴ３のゲートに書き込まれた電圧が保持容量Ｃ２で保持されているときに（つまり、１回目の書き込み・移動度補正の履歴が保持されているときに）、接続点Ｂの電圧変化が保持容量Ｃ１を介してトランジスタＴ３のゲートに入力される。そのため、トランジスタＴ３のゲート電圧が、接続点Ｂの電圧変化量に応じてΔＶだけ上昇し、Ｖｓｉｇ１＋ΔＶとなる。その結果、再度、トランジスタＴ３の移動度補正が始まり、トランジスタＴ３のソース電圧Ｖｓが上昇する。
【００７２】
（発光期間）
一定時間経過後、書込線駆動回路２４が書込線ＷＳＬ２の電圧をＶｏｎからＶｏｆｆに下げる（ｔ８）。すると、トランジスタＴ３のゲートがフローティングとなり、トランジスタＴ３のドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その結果、有機ＥＬ素子１１が所望の輝度で発光する。なお、発光期間において、画素１３に入力される信号振幅はＶｓｉｇ１＋ΔＶ−Ｖｏｆｓとなる。これはＶｓｉｇ１−Ｖｏｆｓよりも大きくなっている。
【００７３】
以上のように、本変形例においても、上記実施の形態の表示装置１の動作とほとんど同様の動作をする。従って、本変形例でも、上記実施の形態と同様、信号線ＤＴＬ１，ＤＴＬ２に電圧を印加する信号線駆動回路２３の出力を大きくしたような効果が得られる。これにより、信号線駆動回路２３の消費電力を抑えつつ、高輝度を得ることができる。
【００７４】
＜３．適用例＞
以下、上記実施の形態およびその変形例で説明した表示装置１（以下、「上記実施の形態等の表示装置１」と称する。）の適用例について説明する。上記実施の形態等の表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００７５】
（モジュール）
上記実施の形態等の表示装置１は、例えば、図１０に示したようなモジュールとして、後述する第１適用例〜第５適用例などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板２の一辺に、表示部３０を封止する部材（図示せず）から露出した領域２１０を設け、この露出した領域２１０に、タイミング生成回路２１、映像信号処理回路２２、信号線駆動回路２３、書込線駆動回路２４および電源線駆動回路２５の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００７６】
（第１適用例）
図１１は、上記実施の形態等の表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態に係る表示装置１により構成されている。
【００７７】
（第２適用例）
図１２は、上記実施の形態等の表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態に係る表示装置１により構成されている。
【００７８】
（第３適用例）
図１３は、上記実施の形態等の表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記実施の形態に係る表示装置１により構成されている。
【００７９】
（第４適用例）
図１４は、上記実施の形態等の表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記実施の形態に係る表示装置１により構成されている。
【００８０】
（第５適用例）
図１５は、上記実施の形態等の表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記実施の形態に係る表示装置１により構成されている。
【００８１】
以上、実施の形態、変形例および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。
【００８２】
例えば、上記実施の形態等では、表示装置１がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１２の構成は上記実施の形態等で説明したものに限られず、必要に応じて容量素子やトランジスタを画素回路１２に追加してもよい。例えば、図２において、トランジスタＴ３のゲート−ソース間に、３つ以上の容量素子を設けてもよい。また、例えば、図８において、トランジスタＴ３のゲートとトランジスタＴ１のソースとの間に２つ以上の容量素子を設けたり、トランジスタＴ３のゲート−ソース間に、２つ以上の容量素子を設けたりしてもよい。
【符号の説明】
【００８３】
１…表示装置、２…基板、１０…表示パネル、１０Ａ…表示領域、１１，１１Ｒ，１１Ｇ，１１Ｂ，Ｄ１００…有機ＥＬ素子、１２…画素回路、１３，１３Ｒ，１３Ｇ，１３Ｂ…画素、１４…表示画素、２０…駆動回路、２０Ａ，２２Ａ，２２Ｂ…映像信号、２０Ｂ…同期信号、２１…タイミング生成回路、２１Ａ…制御信号、２２…映像信号処理回路、２３…信号線駆動回路、２４…書込線駆動回路、２５…電源線駆動回路、Ａ，Ｂ…接続点、Ｃ１，Ｃ２，Ｃ１００…保持容量、Ｄ１００…フォトダイオード、ＤＴ１…電圧検出部、ＤＴＬ１，ＤＴＬ２…信号線、ＧＮＤ，ＰＳＬ…電源線、Ｉｄｓ…電流、ｔ１〜ｔ８…期間、Ｔ１，Ｔ２，Ｔ１００，Ｔ２００…トランジスタ、Ｖｃａｔ，Ｖｃｃ，Ｖｄｄ，Ｖｏｎ，Ｖｏｆｆ，Ｖｏｆｓ，Ｖｓｉｇ１，Ｖｓｉｇ２，Ｖｓｓ…電圧、Ｖｇ…ゲート電圧、Ｖｇｓ…電位差、Ｖｓ…ソース電圧、Ｖｔｈ…閾値電圧、ＷＳＬ１，ＷＳＬ２…書込線。
【図１】
0005804732.tif 000002
【図２】
0005804732.tif 000003
【図３】
0005804732.tif 000004
【図４】
0005804732.tif 000005
【図５】
0005804732.tif 000006
【図６】
0005804732.tif 000007
【図７】
0005804732.tif 000008
【図８】
0005804732.tif 000009
【図９】
0005804732.tif 000010
【図１０】
0005804732.tif 000011
【図１１】
0005804732.tif 000012
【図１２】
0005804732.tif 000013
【図１３】
0005804732.tif 000014
【図１４】
0005804732.tif 000015
【図１５】
0005804732.tif 000016
【図１６】
0005804732.tif 000017
【図１７】
0005804732.tif 000018