(57)【特許請求の範囲】
【請求項１】
ＰＷＭ電力変換装置の主回路スイッチング素子のＰＷＭゲート指令をＰＷＭ波形発生部で生成し、生成されたＰＷＭゲート指令に所定時間のデッドタイムを挿入し、このデッドタイム挿入による主回路スイッチング素子のスイッチング遅れで発生するＰＷＭゲート指令に対するＰＷＭ出力電圧の誤差をデッドタイム補償回路によって補償するＰＷＭ電力変換装置のデッドタイム補償装置であって、
前記ＰＷＭ電力変換装置は三角搬送波キャリアを出力するキャリア生成部を備え、
前記デッドタイム補償回路に、ＰＷＭゲート指令と各相ＰＷＭ出力電圧検出信号及び前記三角搬送波キャリアを入力し、
前記デッドタイム補償回路は、
ＰＷＭ電圧指令を基に生成されたＰＷＭゲート指令とＰＷＭ出力電圧検出信号を入力して位相差を検出する回路と、
検出された位相差に応じたオンタイム誤差時間およびオフタイム誤差時間としてそれぞれ計測する回路と、
前記オンタイム誤差時間およびオフタイム誤差時間の計測値をＰＷＭ電圧指令と同じ単位に変換する回路と、
前記三角搬送波キャリアの上昇及び下降に基づき、ＰＷＭ波形の次回のオン／オフの極性に応じて、前記変換したオンタイム誤差時間およびオフタイム誤差時間によるデッドタイム補正電圧指令を前記補正前の電圧指令に加減算して補償後のＰＷＭ電圧指令として前記ＰＷＭ波形発生部に入力する回路と、
を備えたことを特徴とするＰＷＭ電力変換装置のデッドタイム補償装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＷＭ電力変換装置の主回路スイッチング素子のドライブ信号に挿入するデッドタイム（短絡防止期間）補償装置に係り、特にデッドタイムの挿入によるスイッチング遅れで発生する出力電圧誤差の補償に関する。
【背景技術】
【０００２】
トランジスタやＩＧＢＴなどの電力用スイッチング素子を用いたインバータ、コンバータ等の電力変換装置は、主回路は直流電源（主回路電源）に対して２つのスイッチング素子（直流リンク電圧のＰ側アームとＮ側アーム）を直列に接続し、これらの２つのスイッチング素子を交互にＯＮ（閉路）させる制御を行う。この際、スイッチング指令に対し実際のスイッチング動作には時間遅れがあり、Ｐ側アームがＯＮしたときにＮ側アームが未だＯＮ状態にあると、両スイッチング素子を通して主回路直流リンク部の電源のＰ側とＮ側が短絡状態になってしまい、スイッチング素子の破損を起こすおそれがある。
【０００３】
この短絡発生を回避するため、スイッチング素子のＯＮ／ＯＦＦ制御信号（ドライブ信号）にデッドタイム（短絡防止期間）を挿入するデッドタイム生成回路が設けられる。このデッドタイム期間中は直列接続された２個のスイッチング素子を両方ともＯＦＦさせる。これにより、２個のスイッチング素子のスイッチング動作に時間遅れが存在しても、電源短絡を防止できる。
【０００４】
ここで、２個のスイッチング素子のドライブ信号に挿入するデッドタイムに起因してスイッチング遅れが発生し、このスイッチング遅れによる出力電圧指令と出力電圧との間に電圧誤差が発生するため、これを補償するデッドタイム補償回路も付加する。
【０００５】
図６はデッドタイム補償回路を付加したＰＷＭインバータの構成例を示す。直流電圧源ＰＮを入力とするＰＷＭインバータ１０は、各相をＩＧＢＴなどの２つのスイッチング素子を直列に接続した３相ブリッジ回路に構成され、各スイッチング素子Ｕ〜Ｚはゲート信号ＧＵ、ＧＸ、ＧＶ、ＧＹ、ＧＷ、ＧＺによりオンオフ制御され、電圧および周波数が制御された３相出力を得て、負荷に供給される。
【０００６】
ここで、インバータ１０はPWM方式によって制御されている。三相電圧指令Ｖｃｍｄ＿Ｕ，Ｖｃｍｄ＿Ｖ，Ｖｃｍｄ＿ＷはＰＷＭ波形発生部２０にて搬送波Ｃａｒｒｉｅｒと比較し、ＰＷＭ波形の三相ゲート指令Ｇａｔｅ＿Ｕ，Ｇａｔｅ＿Ｖ，Ｇａｔｅ＿Ｗに変換する。さらに、デッドタイム生成部４０は、インバータの上下アーム（例えば、Ｕ、Ｘ相の場合）のオンオフ間に一定の短絡防止期間を介挿できるよう、デッドタイムを付加したゲート信号ＧＵ、ＧＸ、ＧＶ、ＧＹ、ＧＷ、ＧＺを生成出力する。
【０００７】
このようなデッドタイムを付加したインバータにおいて、図５（ａ）のようにデッドタイムの存在が出力電流波形を歪ませる原因になる。この影響を防止するために、デッドタイム補償部３０を追加し、出力電流波形の改善を行う。デッドタイム補償部３０はＰＷＭ出力指令とＰＷＭ出力電圧検出信号との間の電圧誤差を補償するデッドタイム補償出力信号を得る。
【０００８】
特許文献１または特許文献２では、Ｖｃｅ（出力電圧）検出部５０によってインバータの各相電圧Ｖｃｅ＿Ｕ，Ｖｃｅ＿Ｖ，Ｖｃｅ＿Ｗの位相を検出し、三相ゲート指令Ｇａｔｅ＿Ｕ，Ｇａｔｅ＿Ｖ，Ｇａｔｅ＿Ｗとのオンタイムおよびオフタイムの誤差Ｖｃｅ＿ＤＬＹをそれぞれ検出し、誤差がある区間だけカウンタ値を加算したゲート信号Ｇａｔｅ＿Ｕ’，Ｇａｔｅ＿Ｖ’，Ｇａｔｅ＿Ｗ’（デッドタイム補償後のゲート信号）を得る。
【０００９】
これらのブロック図を図７に、タイムチャートを図８に示す。なお、図７、図８では例としてＵ相のみの場合を示している。他相もＵ相と同様の図なのでここでは省略する。
【００１０】
図７において、オンタイムの誤差を測るカウンタをＯＮ＿ＣＯＵＮＴとし、オフタイムの誤差を測るカウンタをＯＦＦ＿ＣＯＵＮＴとする。ＯＮ＿ＣＯＵＮＴおよびＯＦＦ＿ＣＯＵＮＴは、図示では１ビットのカウンタ（１つのフルアダー回路ＦＡと１つの一時記憶用のフリップフロップで構成）を示すが、実際には１ビットカウンタをＮ段従属接続したＮビットカウンタ構成とする。このときの各カウンタの動作は下式で表される。
【００１１】
【数１】
0005736678.tif 000002
【００１２】
ＯＮ＿ＣＯＵＮＴがある一定値を越えた時のフラグをＭａｘ＿ＯＮ、ＯＦＦ＿ＣＯＵＮＴがある一定値を超えたときのフラグをＭａｘ＿ＯＦＦとする。デッドタイム補償後のゲート指令Ｇａｔｅ＿Ｕ’はそのセット、リセット信号をそれぞれＭａｘ＿ＯＮ、Ｍａｘ＿ＯＦＦと設定し、ＳＲフリップフロップＦ／Ｆを用いて生成する。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開平７−９５７７３号公報
【特許文献２】特開平８−１４０３６２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
図８に示すように、特許文献１、２では、ゲート指令Ｇａｔｅ＿Ｕとオンタイムおよびオフタイムの位相遅れＶｃｅ＿ＤＬＹはデッドタイム補償回路によって小さくなっているが、デッドタイム補償後のゲート指令Ｇａｔｅ＿Ｕ’と相出力電圧Ｖｃｅ＿Ｕとの間には遅延誤差ＴＤＬＹが残る。これは、ゲート指令Ｇａｔｅ＿Ｕを基準に相出力電圧Ｖｃｅ＿Ｕの誤差を測定しているため、原理的に必ず存在する。
【００１５】
上記の遅延誤差ＴＤＬＹの発生は、ＰＷＭパルスの最小オン時間の制限時間を長くする要因となり、細いＰＷＭパルスが出力できなくなり、結果的に出力電圧の上限が低下する。
【００１６】
また、遅延誤差ＴＤＬＹは、インバータの電流制御において無駄時間となるため、インバータを高応答用途で使用する場合、この遅延誤差ＴＤＬＹは無いことが望ましい。
【００１７】
本発明の目的は、デッドタイム補償前のＰＷＭゲート指令とデッドタイム補償後の相電圧出力との誤差（位相差）を低減することで遅延誤差ＴＤＬＹを短縮する電力変換装置のデッドタイム補償装置を提供することにある。
【課題を解決するための手段】
【００１８】
本発明は、前記の課題を解決するため、ＰＷＭゲート指令と各相ＰＷＭ出力との位相差に応じて求めるデッドタイム補償分でＰＷＭ電圧指令の電圧値を増減し、この補償後のＰＷＭ電圧指令をＰＷＭゲート指令に変換することで、デッドタイム補償前のＰＷＭゲート指令とデッドタイム補償後の相電圧出力との誤差（位相差）を低減するようにしたもので、以下の構成を特徴とする。
【００２０】
ＰＷＭ電力変換装置の主回路スイッチング素子のＰＷＭゲート指令をＰＷＭ波形発生部で生成し、生成されたＰＷＭゲート指令に所定時間のデッドタイムを挿入し、このデッドタイム挿入による主回路スイッチング素子のスイッチング遅れで発生するＰＷＭゲート指令に対するＰＷＭ出力電圧の誤差をデッドタイム補償回路によって補償するＰＷＭ電力変換装置のデッドタイム補償装置であって、
前記ＰＷＭ電力変換装置は三角搬送波キャリアを出力するキャリア生成部を備え、
前記デッドタイム補償回路に、ＰＷＭゲート指令と各相ＰＷＭ出力電圧検出信号及び前記三角搬送波キャリアを入力し、
前記デッドタイム補償回路は、
ＰＷＭ電圧指令を基に生成されたＰＷＭゲート指令とＰＷＭ出力電圧検出信号を入力して位相差を検出する回路と、
検出された位相差に応じたオンタイム誤差時間およびオフタイム誤差時間としてそれぞれ計測する回路と、
前記オンタイム誤差時間およびオフタイム誤差時間の計測値をＰＷＭ電圧指令と同じ単位に変換する回路と、
前記三角搬送波キャリアの上昇及び下降に基づき、ＰＷＭ波形の次回のオン／オフの極性に応じて、前記変換したオンタイム誤差時間およびオフタイム誤差時間によるデッドタイム補正電圧指令を前記補正前の電圧指令に加減算して補償後のＰＷＭ電圧指令として前記ＰＷＭ波形発生部に入力する回路と、
を備えたことを特徴とする
【発明の効果】
【００２１】
以上のとおり、本発明によれば、ＰＷＭゲート指令と各相ＰＷＭ出力との位相差に応じて求めるデッドタイム補償分でＰＷＭ電圧指令の電圧値を増減し、この補償後のＰＷＭ電圧指令をＰＷＭゲート指令に変換することで、デッドタイム補償前のＰＷＭゲート指令とデッドタイム補償後の相電圧出力との誤差（位相差）を低減するようにしたため、遅延誤差ＴＤＬＹを短縮できる。この遅延誤差ＴＤＬＹの短縮によって  細いＰＷＭパルスが出力可能となるし、ＰＷＭインバータの制御無駄時間が小さくなるなどの効果がある。
【図面の簡単な説明】
【００２２】
【図１】デッドタイム補償回路を付加したＰＷＭインバータの構成図（実施形態）。
【図２】デッドタイム補償部３０の回路構成図（実施形態）。
【図３】デッドタイム補償による各部タイムチャート（実施形態）。
【図４】デッドタイム補償前と補償後の各部波形図（実施形態）。
【図５】デッドタイム補償前と補償後の電流波形図。
【図６】デッドタイム補償回路を付加したＰＷＭインバータの構成図（従来）。
【図７】デッドタイム補償部３０の回路構成図（従来）。
【図８】デッドタイム補償による各部タイムチャート（従来）。
【発明を実施するための形態】
【００２３】
（１）構成
図１は、デッドタイム補償回路を付加したＰＷＭインバータの構成図である。同図が図６と異なる部分は、ＰＷＭゲート指令と各相ＰＷＭ出力との位相差に応じて求めるデッドタイム補償分でＰＷＭ電圧指令Ｖｃｍｄ＿Ｕ、Ｖｃｍｄ＿Ｖ、Ｖｃｍｄ＿Ｗの電圧値を増減し、この補償後のＰＷＭ電圧指令をＰＷＭゲート指令Ｇａｔｅ＿Ｕ，Ｇａｔｅ＿Ｖ，Ｇａｔｅ＿Ｗに変換することで、デッドタイム補償前のＰＷＭゲート指令とデッドタイム補償後の相電圧出力との誤差（位相差）を低減する点にある。
【００２４】
図１において、キャリア生成部６０は周波数Ｆｃ［Ｈｚ］、片振幅Ａｃの三角搬送波Ｃａｒｒｉｅｒを出力するものであり、同時にＣａｒｒｉｅｒの最大値、最小値時のフラグＣａｒｒｉｅｒ＿ｔｏｐ、Ｃａｒｒｉｅｒ＿ｂｔｍを出力する（図３参照）。ＰＷＭ波形発生部２０は三角搬送波Ｃａｒｒｉｅｒとデッドタイム補償後の電圧指令Ｖ＿ｃｍｄ＿Ｕ’、Ｖ＿ｃｍｄ＿Ｖ’、Ｖｃｍｄ＿Ｗ’を大小比較し、ゲート指令Ｇａｔｅ＿Ｕ、Ｇａｔｅ＿Ｖ、Ｇａｔｅ＿Ｗを生成する。デッドタイム補償部３０によるデッドタイム補償については後に説明する。
【００２５】
デッドタイム生成部４０は、インバータ１０の上下アーム短絡防止のためにゲート指令Ｇａｔｅ＿Ｕ、Ｇａｔｅ＿Ｖ、Ｇａｔｅ＿Ｗに所定のデッドタイムを付加し、最終的なゲート指令ＧＵ、ＧＸなどを生成する。デッドタイム補償部３０による電圧指令の補償は下式のようになる。
【００２６】
【数２】
0005736678.tif 000003
【００２７】
ここで、Ｖｃｍｄ＿Ｕ、Ｖｃｍｄ＿Ｖ、Ｖｃｍｄ＿Ｗをデッドタイム補償前の三相電圧指令、Ｖｃｍｐ＿Ｕ、Ｖｃｍｐ＿Ｖ、Ｖｃｍｐ＿Ｗをデッドタイム補償電圧指令とする。
【００２８】
（２）作用・動作
従来の技術では、ＰＷＭ比較結果後のゲート指令を使用してデッドタイム補償を行っていた。しかし、先に述べたようにこの方法では必ず遅延誤差が発生する。本実施形態では、ＰＷＭ波形生成前のＰＷＭ電圧指令に対してＰＷＭゲート指令が補償前と比較して遅延が生じないように補償することで、遅延誤差を無くす。以下の説明では、Ｕ相についてのみ言及するが、他の相もＵ相と同様になるためその説明を省略する。
【００２９】
図２はデッドタイム補償部３０の回路構成を示し、図３に各部タイムチャートを示す。デッドタイム補償部３０は、まず、ＰＷＭ波形発生部２０により生成するＰＷＭゲート指令Ｇａｔｅ＿Ｕと、Ｖｃｅ検出部５０で検出したＵ相出力電圧Ｖｃｅ＿Ｕの位相を比較する。この比較により、ＰＷＭゲート指令Ｇａｔｅ＿ＵとＵ相出力電圧Ｖｃｅ＿Ｕの位相差をオンタイム誤差時間Ｖｃｅ＿ＤＬＹ１およびオフタイム誤差時間Ｖｃｅ＿ＤＬＹ２としてそれぞれ計測する。このときのオンタイム誤差時間だけ動作するカウンタをＯＮ＿ＣＯＵＮＴ、オフタイム誤差時間だけを動作するカウンタをＯＦＦ＿ＣＯＵＮＴとする。これらカウンタは図６と同様に、Ｎビットのフルアダ―回路ＦＡとフリップフロップで構成される。
【００３０】
これらのオンタイム誤差時間、オフタイム誤差時間の計測値は、デッドタイム補償に使用するため、電圧指令Ｖｃｍｄ＿Ｕと同じ単位に変換する必要がある。誤差発生時に加算する値を変換ゲインｃｌｋ＿ｐｗｍとすれば、これらのカウンタは時間Ｔｃｌｋ［ｓ］当たりに加算されるため、誤差時間を計測しながらＰＷＭの単位に変換可能である。下式にフルアダー回路ＦＡの一方の入力とするｃｌｋ＿ｐｗｍの定義を示す。
【００３１】
【数３】
0005736678.tif 000004
【００３２】
ＯＮ＿ＣＯＵＮＴはＣａｒｒｉｅｒ＿ｔｏｐの後にリセット、ＯＦＦ＿ＣＯＵＮＴはＣａｒｒｅｉｒ＿ｂｔｍの後にリセットされる。ＯＮ＿ＣＯＵＮＴとＯＦＦ＿ＣＯＵＮＴはＮビットのカウンタであり、カウンタ内の加算器はＮビットのフルアダー回路ＦＡで構成し、下式のように動作する。
【００３３】
【数４】
0005736678.tif 000005
【００３４】
オンタイムおよびオフタイム遅延誤差計測時の動作は図３のタイムチャートに示すようになる。
【００３５】
デッドタイム補償回路３０は、デッドタイムを補償するために、計測したカウンタの値を電圧指令に重畳し補償をする。オンタイムの誤差とオフタイムの誤差はＩＧＢＴの特性や電流極性による通流路により相違があるため、それぞれ個別に補償を行う。Ｖｃｅ検出はＰＷＭ指令に対して遅れて検出される。オンタイムを補償するためにはゲート指令Ｇａｔｅ＿Ｕの立ち上がりを進めればよい。ゲート指令の立ち上がりを進めるためには、キャリアＣａｒｒｉｅｒの下降中に電圧指令が増加すればよい。また、オフタイムを補償するためにはゲート指令Ｇａｔｅ＿Ｕの立ち下がりを進めればよい。ゲート指令の立下りを進めるためには、キャリアＣａｒｒｉｅｒの上昇中に電圧指令が減少すればよい。
【００３６】
よって、ＰＷＭ波形の次回のオン／オフの極性に応じて、前記変換したオンタイム誤差時間およびオフタイム誤差時間の計測値を前記ＰＷＭ電圧指令に加減算する。例えば、オンタイムの補償を行うにはＣａｒｒｉｅｒ＿ｔｏｐでＯＮ＿ＣＯＵＮＴの値をＶｃｍｄ＿Ｕに対して加算、オフタイムの補償を行うにはＣａｒｒｉｅｒ＿ｂｔｍでＯＦＦ＿ＣＯＵＮＴをＶｃｍｄ＿Ｕに対して減算すればよい。この補償関係を図４に示す。これより電圧補償値Ｖ＿ｃｍｐ＿Ｕは下式になる。
【００３７】
【数５】
0005736678.tif 000006
【００３８】
図４に示す補償の前後におけるゲート指令を説明する。Ｇａｔｅ＿Ｕの波形が理想的な出力電圧波形である。キャリア周期毎にオンタイム、オフタイムの誤差が変化無ければ、補償前のゲート指令Ｇａｔｅ＿Ｕと補償後の検出相電圧Ｖｃｅ＿Ｕは完全に一致するため、補償による遅延誤差は発生せず、理想的なデッドタイム補償が可能である。たとえ、変化があったとしても従来の技術より格段に遅延誤差が小さくなる。
【００３９】
図５に実際に実施形態のインバータに誘導性負荷を接続し、補償を適用した場合の電流波形を示す。実施形態に示したデッドタイム補償によって、従来の図５（ａ）と比較して、本実施形態では図５（ｂ）のように電流のひずみ（６ｆ成分）が低減していることが確認できた。
【００４０】
（３）効果
本実施携帯によるデッドタイム補償によれば、以下の効果がある。
【００４１】
・補償前のＰＷＭ指令Ｇａｔｅ＿Ｕと補償後の検出相電圧Ｖｃｅ＿Ｕの誤差をほぼ零にすることができる。
【００４２】
・デッドタイム補償による無駄時間ＴＤＬＹがなくなるため、最小オンパルス時間の制限が小さくなる。この最小オンパルス時間の制限が小さくなることにより、より細いＰＷＭパルスが出力可能になる。このより細いＰＷＭパルスが出力可能であれば、電力変換装置の最大出力電圧が大きくなる。
【００４３】
・デッドタイム補償による無駄時間ＴＤＬＹがなくなるのでＰＷＭインバータの制御無駄時間が小さくなる。このＰＷＭインバータの無駄時間が小さくなることで、電流制御および周波数制御の応答が向上する。
【００４４】
・デッドタイム補償により、出力電流の６ｆ成分（電流歪み）が小さくなる。
【符号の説明】
【００４５】
１０  ＰＷＭインバータ
２０  ＰＷＭ波形発生部
３０  デッドタイム補償部
４０  デッドタイム生成部
５０  Ｖｃｅ（出力電圧）検出部
６０  キャリア生成部
【図１】
0005736678.tif 000007
【図２】
0005736678.tif 000008
【図３】
0005736678.tif 000009
【図４】
0005736678.tif 000010
【図５】
0005736678.tif 000011
【図６】
0005736678.tif 000012
【図７】
0005736678.tif 000013
【図８】
0005736678.tif 000014