(57)【特許請求の範囲】
【請求項１】
基板上の、第１の絶縁膜と、
前記第１の絶縁膜上の、半導体膜と、
前記第１の絶縁膜及び前記半導体膜上の、ゲート絶縁膜と、
前記ゲート絶縁膜上の、ゲート電極と、
前記半導体膜と、前記ゲート絶縁膜と、前記ゲート電極と、を覆う領域を有する第２の絶縁膜と、を有し、
前記半導体膜は、前記ゲート絶縁膜の端部よりも内側の領域に設けられており、
前記ゲート絶縁膜の端部は、前記第１の絶縁膜と接しており、
前記第１の絶縁膜と、前記半導体膜の側面と、前記ゲート絶縁膜と、に囲まれた空間を有することを特徴とする半導体装置。
【請求項２】
基板上に、第１の絶縁膜を形成し、
前記第１の絶縁膜上に、半導体膜を形成し、
前記半導体膜上に、第２の絶縁膜を形成し、
前記第２の絶縁膜上に、レジストを形成し、
前記レジストをマスクとして前記半導体膜及び前記第２の絶縁膜をエッチングして、第１の島状の半導体膜及びゲート絶縁膜を形成し、
前記レジスト及び前記ゲート絶縁膜をマスクとして前記第１の島状の半導体膜をエッチングして、前記ゲート絶縁膜の端部よりも内側の領域に第２の島状の半導体膜を形成し、
前記ゲート絶縁膜上に、ゲート電極を形成し、
前記第２の島状の半導体膜と、前記ゲート絶縁膜と、前記ゲート電極と、を覆う第３の絶縁膜を形成する半導体装置の作製方法であって、
前記ゲート絶縁膜の端部は、前記第１の絶縁膜と接しており、
前記第１の絶縁膜と、前記第２の島状の半導体膜の側面と、前記ゲート絶縁膜と、に囲まれた空間を有することを特徴とする半導体装置の作製方法。
【請求項３】
請求項２において、
前記半導体膜及び前記第２の絶縁膜のエッチングは、ドライエッチングにより行い、
前記第１の島状の半導体膜のエッチングは、有機アルカリ系水溶液を用いたウェットエッチングにより行うことを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその作製方法に関する。
【背景技術】
【０００２】
近年、ガラス等の絶縁表面を有する基板上に薄膜トランジスタ（ＴＦＴ）を形成し、当
該薄膜トランジスタをスイッチング素子等として利用する半導体装置の作製が盛んに行わ
れている。当該薄膜トランジスタは、絶縁表面を有する基板上にＣＶＤ法、フォトリソグ
ラフィ工程等を用いて島状の半導体膜を形成し、当該島状の半導体膜の一部をトランジス
タのチャネル形成領域として利用するように設けられている（例えば特許文献１）。
【０００３】
一般的な薄膜トランジスタの模式図を図１６に示す。まず、薄膜トランジスタは、基板
９０１上に下地膜として機能する絶縁膜９０２を介して島状の半導体膜９０３を有し、当
該島状の半導体膜９０３を横断するようにゲート絶縁膜９０４を介してゲート電極として
機能する導電膜９０５が設けられている。また、半導体膜９０３は、導電膜９０５と重な
る領域に形成されたチャネル形成領域９０３ａとソース領域又はドレイン領域を形成する
不純物領域９０３ｂを有している。また、当該不純物領域９０３ｂに電気的に接続される
ようにソース電極又はドレイン電極を形成する導電膜９０７が設けられている。なお、図
１６（Ｂ）、（Ｃ）は、それぞれ図１６（Ａ）におけるＣ１とＤ１とを結ぶ破線、Ｃ２と
Ｄ２とを結ぶ破線における断面構造を示している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０８−０１８０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、半導体膜を島状に設けた場合には当該半導体膜と下地絶縁膜との端部に
段差が生じるため、図１６（Ｃ）に示す領域９０８のような段差部分において半導体膜の
チャネル形成領域表面のゲート絶縁膜による被覆が十分に行われないことによる問題が生
じる。例えば、当該端部においてゲート絶縁膜の被覆が十分に行われない場合、半導体膜
の端部においてゲート電極を形成する導電膜と半導体膜が接触しショートが生じる場合が
ある。また、当該端部におけるゲート絶縁膜の薄膜化によって、ゲート電極と半導体膜の
チャネル形成領域の端部において電流がリークすることによりトランジスタの特性が劣化
する等の問題が発生する。半導体膜の端部の被覆不良による問題は、ゲート絶縁膜を薄膜
化した際により生じやすく、薄膜トランジスタの低消費電力や動作速度を向上させるため
にゲート絶縁膜の更なる薄膜化が望まれる近年、特に顕著な問題となっている。
【０００６】
また、ゲート絶縁膜の破壊や作製プロセスの処理に起因して半導体膜の端部に固定電荷
がトラップされた場合、半導体膜の中央部と比較して端部におけるチャネル形成領域の特
性が変化し、薄膜トランジスタの特性に影響が生じるという問題が発生する。
【０００７】
本発明は上記問題を鑑み、半導体膜のチャネル形成領域の端部の特性がトランジスタの
特性へ及ぼす影響を低減する半導体装置および当該半導体装置の作製方法の提供を課題と
する。
【課題を解決するための手段】
【０００８】
本発明の半導体装置は、基板と、前記基板上に形成されたチャネル形成領域を有する半
導体膜と、前記半導体膜を覆い、前記半導体膜の側面よりも外側の領域に側面を有するゲ
ート絶縁膜と、前記ゲート絶縁膜を介して前記チャネル形成領域を覆って形成されたゲー
ト電極と、を少なくとも有する。なお、前記ゲート電極、前記ゲート絶縁膜、及び前記基
板を覆う絶縁膜とを有していてもよい。また、前記半導体膜の側面は、前記ゲート電極と
接しない構造とすることができる。
【０００９】
本発明の半導体装置は、基板と、前記基板上に形成されたチャネル形成領域を有する半
導体膜と、前記半導体膜を覆い、前記半導体膜の側面よりも外側の領域に側面を有するゲ
ート絶縁膜と、前記ゲート絶縁膜を介して前記チャネル形成領域を覆って形成されたゲー
ト電極と、前記チャネル形成領域の側端部、前記ゲート絶縁膜、及び前記基板とによって
形成された空間と、前記ゲート電極、前記ゲート絶縁膜、及び前記基板を覆う絶縁膜と、
を少なくとも有する。
【００１０】
本発明の半導体装置は、基板と、前記基板上に形成されたチャネル形成領域を有する半
導体膜と、前記半導体膜を覆い、前記半導体膜の側面よりも外側の領域に側面を有するゲ
ート絶縁膜と、前記ゲート絶縁膜を介して前記チャネル形成領域を覆って形成されたゲー
ト電極と、前記チャネル形成領域の側端部、前記ゲート絶縁膜、前記ゲート電極、及び前
記基板とによって形成された空間と、前記ゲート電極、前記ゲート絶縁膜、及び前記基板
を覆う絶縁膜と、を少なくとも有する。
【００１１】
本発明の半導体装置において、前記半導体膜はソース領域又はドレイン領域を有し、前
記ソース領域又はドレイン領域の側面は、前記絶縁膜と接しないことを特徴とする。
【００１２】
本発明の半導体装置において、前記半導体膜はソース領域又はドレイン領域を有し、前
記基板と前記ソース領域又はドレイン領域の側面と前記ゲート絶縁膜と前記絶縁膜と前記
基板とによって形成された空間を有することを特徴とする。
【００１３】
本発明の半導体装置は、基板上に形成された第１のチャネル形成領域を有する第１の半
導体膜と、前記第１の半導体膜上に第１のゲート絶縁膜を介して前記第１のチャネル形成
領域を覆って形成された第１のゲート電極と、前記基板上に形成された第２のチャネル形
成領域を有する第２の半導体膜と、前記第２の半導体膜上に第２のゲート絶縁膜を介して
前記第２のチャネル形成領域を覆って形成された第２のゲート電極と、を有し、前記第１
の半導体膜は前記第１のゲート絶縁膜の端部より内側の領域に配置され、前記第１のチャ
ネル形成領域の側面は前記第１のゲート電極及び前記第１のゲート絶縁膜と接さず、前記
第２の半導体膜は前記第２のゲート絶縁膜の端部より内側の領域に配置され、前記第２の
チャネル形成領域の側面は前記第２のゲート電極及び前記第２のゲート絶縁膜と接しない
ことを特徴とする。
【００１４】
本発明の半導体装置は、基板上に形成された第１のチャネル形成領域を有する第１の半
導体膜と、前記第１の半導体膜上に第１のゲート絶縁膜を介して前記第１のチャネル形成
領域を覆って形成された第１のゲート電極と、前記基板と前記第１のチャネル形成領域の
側面と前記第１のゲート絶縁膜と前記第１のゲート電極とに囲まれた空間と、前記基板上
に形成された第２のチャネル形成領域を有する第２の半導体膜と、前記第２の半導体膜上
に第２のゲート絶縁膜を介して前記第２のチャネル形成領域を覆って形成された第２のゲ
ート電極と、前記基板と前記第２のチャネル形成領域の側面と前記第２のゲート絶縁膜と
前記第２のゲート電極とに囲まれた空間とを有することを特徴とする。
【００１５】
本発明の半導体装置の作製方法は、基板上に半導体膜を形成し、前記半導体膜上に絶縁
膜を形成し、前記絶縁膜上に選択的にレジストを形成して、前記レジストをマスクとして
前記半導体膜及び前記絶縁膜をエッチングして、第１の半導体膜とゲート絶縁膜を形成し
、前記レジスト及び前記ゲート絶縁膜をマスクとして、前記第１の半導体膜をエッチング
して前記ゲート絶縁膜の内側の領域に配置される第２の半導体膜を形成し、前記第２の半
導体膜のチャネル形成領域を覆うように前記ゲート絶縁膜を介してゲート電極を形成し、
前記ゲート絶縁膜及び前記ゲート電極は、前記チャネル形成領域の側面と接しないように
形成することを特徴とする。
【００１６】
本発明の半導体装置の作製方法は、基板上に半導体膜を形成し、前記半導体膜上に絶縁
膜を形成し、前記絶縁膜上に選択的にレジストを形成して、前記レジストをマスクとして
前記半導体膜及び前記絶縁膜をエッチングして、第１の半導体膜とゲート絶縁膜を形成し
、前記レジスト及び前記ゲート絶縁膜をマスクとして、前記第１の半導体膜をエッチング
して前記ゲート絶縁膜の内側の領域に配置される第２の半導体膜を形成し、前記第２の半
導体膜のチャネル形成領域を覆うように前記ゲート絶縁膜を介してゲート電極を形成して
、前記基板と前記チャネル形成領域の側面と前記ゲート絶縁膜と前記ゲート電極とに囲ま
れた空間を形成することを特徴とする。
【００１７】
本発明の半導体装置の作製方法は、基板上に半導体膜を形成し、前記半導体膜上に絶縁
膜を形成し、前記絶縁膜上に選択的にレジストを形成して、前記レジストをマスクとして
前記絶縁膜をエッチングして、ゲート絶縁膜を形成し、前記レジストをマスクとして、前
記半導体膜をエッチングして前記ゲート絶縁膜の内側の領域に配置される半導体膜を形成
し、前記半導体膜のチャネル形成領域を覆うように前記ゲート絶縁膜を介してゲート電極
を形成し、前記ゲート絶縁膜及び前記ゲート電極は、前記チャネル形成領域の側面と接し
ないように形成することを特徴とする。
【００１８】
本発明の半導体装置の作製方法は、基板上に半導体膜を形成し、前記半導体膜上に絶縁
膜を形成し、前記絶縁膜上に選択的にレジストを形成して、前記レジストをマスクとして
前記絶縁膜をエッチングして、ゲート絶縁膜を形成し、前記レジストをマスクとして、前
記半導体膜をエッチングして前記ゲート絶縁膜の内側の領域に配置される半導体膜を形成
し、前記半導体膜のチャネル形成領域を覆うように前記ゲート絶縁膜を介してゲート電極
を形成して、前記基板と前記チャネル形成領域の側面と前記ゲート絶縁膜と前記ゲート電
極とに囲まれた空間を形成することを特徴とする。
【発明の効果】
【００１９】
本発明の半導体装置は、半導体膜のチャネル形成領域の側面において、ゲート絶縁膜及
びゲート電極と接しない領域を有するため、チャネル形成領域側面におけるゲート絶縁膜
の被覆不良によるショートやリークが生じず、半導体装置の特性を向上させることができ
る。また、半導体膜のチャネル形成領域の側面においてゲート絶縁膜及びゲート電極と接
しないため、チャネル形成領域の端部において電界集中が生じず、ゲートリーク不良を低
減し、ゲート電極の耐圧を向上させることが可能となる。
【図面の簡単な説明】
【００２０】
【図１】本発明の半導体装置の一例を示す図。
【図２】本発明の半導体装置の作製方法の一例を示す図。
【図３】本発明の半導体装置の作製方法の一例を示す図。
【図４】本発明の半導体装置の作製方法の一例を示す図。
【図５】本発明の半導体装置の作製方法の一例を示す図。
【図６】本発明の半導体装置の作製方法の一例を示す図。
【図７】本発明の半導体装置の作製方法の一例を示す図。
【図８】本発明の半導体装置の一例を示す図。
【図９】本発明の半導体装置の一例を示す図。
【図１０】本発明の半導体装置の作製方法の一例を示す図。
【図１１】本発明の半導体装置の作製方法の一例を示す図。
【図１２】本発明の半導体装置の使用形態の一例を示す図。
【図１３】本発明の半導体装置の使用形態の一例を示す図。
【図１４】本発明の半導体装置の使用形態の一例を示す図。
【図１５】本発明の半導体装置の使用形態の一例を示す図。
【図１６】従来の半導体装置の一例を示す図。
【図１７】半導体装置の上面の光学顕微鏡写真。
【図１８】半導体装置の上面の模式図。
【図１９】半導体装置の断面のＳＴＥＭ写真。
【図２０】半導体装置の断面のＳＴＥＭ写真。
【発明を実施するための形態】
【００２１】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説
明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様
々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実
施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の
構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。また、
以下の実施の形態１〜３は自由に組み合わせて用いることができる。
【００２２】
（実施の形態１）
本実施の形態では、本発明の半導体装置の一例に関して図面を参照して説明する。
【００２３】
本実施の形態で示す半導体装置を図１に示す。なお、図１（Ａ）は本実施の形態で示す
半導体装置の上面の一部を示し、図１（Ａ）のＡ１とＢ１を結ぶ破線における断面図を図
１（Ｂ）に、Ａ２とＢ２とを結ぶ破線における断面図を図１（Ｃ）に、Ａ３とＢ３とを結
ぶ破線における断面図を図１（Ｄ）に示している。また、図８は、図１に示したものとは
異なる構造の半導体装置の模式図を示したものである。図１（Ａ）のＡ１とＢ１を結ぶ破
線における断面図を図８（Ａ）に、Ａ２とＢ２とを結ぶ破線における断面図を図８（Ｂ）
に、Ａ３とＢ３とを結ぶ破線における断面図を図８（Ｃ）に示している。
【００２４】
本実施の形態で示す半導体装置は、基板１０１上に絶縁膜１０２を介して島状に設けら
れた半導体膜１０３と、当該半導体膜１０３の上方にゲート絶縁膜１０４を介して設けら
れたゲート電極を形成する導電膜１０５を含む薄膜トランジスタと、ゲート絶縁膜１０４
と導電膜１０５を覆って設けられた絶縁膜１０６と、当該絶縁膜１０６上に設けられたソ
ース電極又はドレイン電極を形成する導電膜１０７とを有している（図１（Ａ）〜（Ｄ）
、図８（Ａ）〜（Ｃ））。なお、半導体膜１０３は、チャネル形成領域１０３ａとソース
領域又はドレイン領域（以下、不純物領域ともいう）１０３ｂとを有している。
【００２５】
本実施の形態において、島状に設けられた半導体膜１０３はゲート絶縁膜１０４の端部
より内側の領域に配置され、ゲート電極として機能する導電膜１０５と半導体膜１０３の
チャネル形成領域１０３ａの側面とは接しないように設けられている。つまり、本実施の
形態の半導体装置は、下地の絶縁膜１０２と半導体膜１０３のチャネル形成領域１０３ａ
の側面とゲート絶縁膜１０４とゲート電極を形成する導電膜１０５とに囲まれた空間１５
５を有している（図１（Ｃ））。なお、ゲート絶縁膜１０４の端部が下地の絶縁膜１０２
と接し、ゲート絶縁膜１０４はチャネル形成領域１０３ａの側面と接しないように形成さ
れていてもよく、その場合、空間１５５は、下地の絶縁膜１０２と半導体膜１０３のチャ
ネル形成領域１０３ａの側面とゲート絶縁膜１０４とに囲まれた領域となる（図８（Ｂ）
）。
【００２６】
なお、ここで、ゲート絶縁膜１０４とチャネル形成領域１０３ａの側面とが接しないと
は、チャネル形成領域１０３ａと絶縁膜１０２とで形成される段差部分付近において、ゲ
ート絶縁膜１０４とチャネル形成領域１０３ａの側面とが接しないことを意味する。従っ
て、該側面の一部分とゲート絶縁膜１０４が接していてもよい。チャネル形成領域１０３
ａと絶縁膜１０２とで形成される段差部分において、チャネル形成領域１０３ａとゲート
絶縁膜１０４及び導電膜１０５とが接しないことにより、ゲート絶縁膜１０４の被覆不良
が半導体装置に及ぼす影響を低減することができる。つまり、チャネル形成領域１０３ａ
の側面において、電界集中が生じず、ゲートリーク不良を低減し、ゲート電極の耐圧を向
上させることが可能となる。
【００２７】
また、本実施の形態で示す半導体装置は、絶縁膜１０６とソース領域又はドレイン領域
１０３ｂの側面とは接しないように形成し、下地の絶縁膜１０２とソース領域又はドレイ
ン領域１０３ｂの側面とゲート絶縁膜１０４と絶縁膜１０６とに囲まれた空間１５６を有
している（図１（Ｂ）、（Ｄ））。なお、ゲート絶縁膜１０４の端部が下地の絶縁膜１０
２と接するように形成されていてもよく、その場合、空間１５６は、下地の絶縁膜１０２
と半導体膜１０３のソース領域又はドレイン領域１０３ｂの側面とゲート絶縁膜１０４と
に囲まれた領域となる（図８（Ａ）、（Ｃ））。なお、ここで、空間１５６は必ずしも設
ける必要はなく、ソース領域又はドレイン領域１０３ｂと絶縁膜１０６とが接するように
形成されていてもよい。
【００２８】
ゲート電極を形成する導電膜１０５は、島状の半導体膜１０３を覆うように形成されて
いる。つまり、導電膜１０５は、島状の半導体膜１０３のチャネル形成領域１０３ａを覆
うように設けられている。なお、ここでは、導電膜１０５を単層構造で設けた場合を示し
ているが、これに限られず導電性材料を２層又は３層以上の積層した構造としてもよい。
【００２９】
島状に設けられた半導体膜１０３は、導電膜１０５とゲート絶縁膜１０４を介して重な
る領域に設けられたチャネル形成領域１０３ａと、導電膜１０５と重ならない領域であっ
て当該チャネル形成領域１０３ａと隣接して設けられたソース領域又はドレイン領域を形
成する不純物領域１０３ｂを有している。
【００３０】
また、ソース電極又はドレイン電極を形成する導電膜１０７は、絶縁膜１０６に形成さ
れた開口部を介して不純物領域１０３ｂと電気的に接続するように設けられている。
【００３１】
次に、図１で示した半導体装置の作製方法の一例に関して図面を参照して説明する。な
お、図２〜図３は図１（Ａ）のＡ１とＢ１とを結ぶ破線での断面図を示し、図４〜図５は
図１（Ａ）のＡ２とＢ２とを結ぶ破線での断面図を示し、図６〜図７は図１（Ａ）のＡ３
とＢ３とを結ぶ破線での断面図を示している。
【００３２】
まず、基板１０１上に絶縁膜１０２を形成し、絶縁膜１０２上に半導体膜１０９を形成
し、半導体膜１０９上に絶縁膜１１０を形成する（図２（Ａ）、図４（Ａ）、図６（Ａ）
）。
【００３３】
基板１０１は、ガラス基板、石英基板、金属基板（例えばステンレス基板など）、セラ
ミック基板、Ｓｉ基板等の半導体基板から選択されるものである。他にもプラスチック基
板として、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ
）、ポリエーテルサルフォン（ＰＥＳ）、アクリルなどの基板を選択することもできる。
【００３４】
絶縁膜１０２は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコ
ン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯ
ｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば、絶縁膜１０２を２層構造と
する場合、第１層目の絶縁膜として窒化酸化シリコン膜を形成し、第２層目の絶縁膜とし
て酸化窒化シリコン膜を形成するとよい。また、第１層目の絶縁膜として窒化シリコン膜
を形成し、第２層目の絶縁膜として酸化シリコン膜を形成してもよい。このように、ブロ
ッキング層として機能する絶縁膜１０２を形成することによって、基板１０１からＮａな
どのアルカリ金属やアルカリ土類金属が、この上に形成する素子に悪影響を与えることを
防ぐことができる。なお、基板１０１として石英を用いるような場合には絶縁膜１０２を
省略してもよい。
【００３５】
半導体膜１０９は、非晶質半導体膜又は結晶質半導体膜で形成する。結晶性半導体膜は
、絶縁膜１０２上に形成した非晶質半導体膜を熱処理やレーザー光の照射によって結晶化
させたもの、絶縁膜１０２上に形成した結晶性半導体膜を非晶質化した後、再結晶化させ
たものなどが含まれる。
【００３６】
レーザー光の照射によって結晶化若しくは再結晶化を行う場合には、レーザー光の光源
としてＬＤ励起の連続発振（ＣＷ）レーザー（ＹＶＯ４、第２高調波（波長５３２ｎｍ）
）を用いることができる。特に第２高調波に限定する必要はないが、第２高調波はエネル
ギー効率の点で、さらに高次の高調波より優れている。ＣＷレーザーを半導体膜に照射す
ると、連続的に半導体膜にエネルギーが与えられるため、一旦半導体膜を溶融状態にする
と、溶融状態を継続させることができる。さらに、ＣＷレーザーを走査することによって
半導体膜の固液界面を移動させ、この移動の方向に沿って一方向に長い結晶粒を形成する
ことができる。また、固体レーザーを用いるのは、気体レーザー等と比較して、出力の安
定性が高く、安定した処理が見込まれるためである。なお、ＣＷレーザーに限らず、繰り
返し周波数が１０ＭＨｚ以上のパルスレーザを用いることも可能である。繰り返し周波数
が高いパルスレーザを用いると、半導体膜が溶融してから固化するまでの時間よりもレー
ザーのパルス間隔が短ければ、常に半導体膜を溶融状態にとどめることができ、固液界面
の移動により一方向に長い結晶粒で構成される半導体膜を形成することができる。その他
のＣＷレーザー及び繰り返し周波数が１０ＭＨｚ以上のパルスレーザを使用することもで
きる。例えば、気体レーザーとしては、Ａｒレーザー、Ｋｒレーザー、ＣＯ２レーザー等
がある。固体レーザーとして、ＹＡＧレーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、
ＧｄＶＯ４レーザー、ＫＧＷレーザー、ＫＹＷレーザー、アレキサンドライトレーザー、
Ｔｉ：サファイアレーザー、Ｙ２Ｏ３レーザー、ＹＶＯ４レーザー等がある。また、ＹＡ
Ｇレーザー、Ｙ２Ｏ３レーザー、ＧｄＶＯ４レーザー、ＹＶＯ４レーザーなどのセラミッ
クスレーザがある。金属蒸気レーザーとしてはヘリウムカドミウムレーザ等が挙げられる
。また、レーザー発振器において、レーザー光をＴＥＭ００（シングル横モード）で発振
して射出すると、被照射面において得られる線状のビームスポットのエネルギー均一性を
上げることができるので好ましい。その他にも、パルス発振のエキシマレーザーを用いて
も良い。
【００３７】
絶縁膜１１０は、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（
ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等を適用する。このよ
うな絶縁層は、気相成長法やスパッタリング法で形成する。また、半導体膜１０９に酸素
を含む雰囲気下（例えば、酸素（Ｏ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少な
くとも一つを含む）雰囲気下、または酸素と水素（Ｈ２）と希ガス雰囲気下）または窒素
を含む雰囲気下（例えば、窒素（Ｎ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少な
くとも一つを含む）雰囲気下、または窒素と水素と希ガス雰囲気下またはＮＨ３と希ガス
雰囲気下）で高密度プラズマ処理を行い半導体膜１０９の表面を酸化処理または窒化処理
することによって、絶縁膜１１０を形成することもできる。
【００３８】
高密度プラズマ処理は、上記ガスの雰囲気中において、電子密度が１×１０１１ｃｍ−
３以上であり、プラズマの電子温度が１．５ｅＶ以下で行う。より詳しくいうと、電子密
度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下で、プラズマの電子温度が０．
５ｅＶ以上１．５ｅＶ以下で行う。プラズマの電子密度が高密度であり、基板１０１上に
形成された被処理物（ここでは、半導体膜１０９）付近での電子温度が低いため、被処理
物に対するプラズマによる損傷を防止することができる。また、プラズマの電子密度が１
×１０１１ｃｍ−３以上と高密度であるため、プラズマ処理を用いて、被処理物を酸化ま
たは窒化することによって形成される酸化膜または窒化膜は、ＣＶＤ法やスパッタ法等に
より形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができ
る。また、プラズマの電子温度が１．５ｅＶ以下と低いため、従来のプラズマ処理や熱酸
化法と比較して低温度で酸化または窒化処理を行うことができる。例えば、ガラス基板の
歪点よりも１００度以上低い温度でプラズマ処理を行っても十分に酸化または窒化処理を
行うことができる。プラズマを形成するための周波数としては、マイクロ波（２．４５Ｇ
Ｈｚ）等の高周波を用いることができる。高密度プラズマ処理により半導体膜１０９の表
面を酸化または窒化することによって絶縁膜１１０を形成することにより、電子やホール
のトラップとなる欠陥準位密度を低減することができる。
【００３９】
なお、半導体膜１０９にしきい値等を制御するため、あらかじめ低濃度の不純物元素を
導入しておいてもよい。この場合は、半導体膜１０９において、後にチャネル形成領域と
なる領域にも不純物元素が導入されることとなる。不純物元素としては、ｎ型を付与する
不純物元素又はｐ型を付与する不純物元素を用いることができる。ｎ型を示す不純物元素
としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素と
しては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができ
る。例えば、不純物元素として、ボロン（Ｂ）を５×１０１５〜５×１０１７／ｃｍ３の
濃度で含まれるように半導体膜１０９の全面にあらかじめ導入しておいてもよい。
【００４０】
次に、半導体膜１０９上にレジスト１１１を選択的に形成する（図２（Ａ）、図４（Ａ
）、図６（Ａ））。そして、レジスト１１１をマスクとして絶縁膜１１０及び半導体膜１
０９をドライエッチングして、島状の半導体膜１１２及びゲート絶縁膜１０４を形成する
（図２（Ｂ）、図４（Ｂ）、図６（Ｂ））。なお、ドライエッチングのときのエッチング
ガスとしては、ＣＦ４、ＮＦ３、ＳＦ６、ＣＨＦ３、ＣＦ４等のフッ素系のガス、又は該
フッ素系ガスにＯ２ガス、Ｈ２ガス、ＨｅやＡｒ等の不活性ガスを適宜加えた混合ガス等
を用いることができる。好ましくは、ＣＦ４とＯ２との混合ガス、ＳＦ６とＯ２との混合
ガス、ＣＨＦ３とＨｅとの混合ガス、又はＣＦ４とＨ２との混合ガスを用いるとよい。
【００４１】
次に、レジスト１１１及びゲート絶縁膜１０４をマスクとして、半導体膜１１２に対し
てＴＭＡＨ（ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ  ｈｙｄｒｏｘｉｄｅ、テトラメ
チルアンモニウムヒドロキシド）に代表される有機アルカリ系水溶液を用いたウェットエ
ッチングを行う。これにより、ゲート絶縁膜１０４の端部より内側の領域に配置された島
状の半導体膜１０３を形成する（図２（Ｃ）、図４（Ｃ）、図６（Ｃ））。エッチング液
としてＴＭＡＨ等を用いた場合、半導体膜１１２のみが選択的にエッチングされるため、
下地の絶縁膜１０２やゲート絶縁膜１０４にダメージを与えずにエッチングすることがで
きる。
【００４２】
次に、ゲート絶縁膜１０４上に導電膜１２５を形成する。ここでは、導電膜１２５は単
層で形成した例を示している（図３（Ａ）、図５（Ａ）、図７（Ａ））。もちろん、導電
膜１２５は、導電性材料を２層又は３層以上の積層で設けた構造としてもよい。
【００４３】
導電膜１２５は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデ
ン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等か
ら選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成
することができる。また、リン等の不純物元素をドーピングした多結晶珪素に代表される
半導体材料により形成することもできる。例えば、導電膜１２５を第１の導電膜と第２の
導電膜との積層構造とする場合、第１の導電膜として窒化タンタルを用い、第２の導電膜
としてタングステンを用いて形成するとよい。なお、この組み合わせに限られず、導電膜
１２５を積層して形成する場合には、上記材料を自由に組み合わせて設けることができる
。
【００４４】
次に、導電膜１２５を選択的にエッチングすることにより、ゲート電極として機能する
導電膜１０５を形成する（図３（Ｂ）、図５（Ｂ）、図７（Ｂ））。その後、当該導電膜
１０５をマスクとして半導体膜１０３に不純物元素１２１を導入することによって、半導
体膜１０３に不純物領域１０３ｂ及び不純物元素１２１が導入されない領域１０３ａを形
成する（図３（Ｂ）、図５（Ｂ）、図７（Ｂ））。なお、領域１０３ａはチャネル形成領
域として機能する領域である。これにより、絶縁膜１０２とチャネル形成領域１０３ａの
側面とゲート絶縁膜１０４とゲート電極を形成する導電膜１０５とに囲まれた空間１５５
が形成される（図５（Ｂ））。なお、ここでは、導電膜１０５を島状の半導体膜１０３を
覆うように形成した後に不純物元素を導入するため、導電膜１０５に覆われていない半導
体膜１０３の領域に不純物元素が導入されて不純物領域１０３ｂが形成され、導電膜１０
５に覆われた半導体膜１０３の領域には不純物元素１２１が導入されない領域１０３ａが
形成される。
【００４５】
不純物元素１２１としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素
を用いることができる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を
用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａ
ｌ）やガリウム（Ｇａ）等を用いることができる。例えば、不純物元素１２１として、リ
ン（Ｐ）を１×１０１５〜１×１０１９／ｃｍ３の濃度で含まれるように半導体膜１０３
に導入し、ｎ型を示す不純物領域１０３ｂを形成すればよい。なお、チャネル形成領域と
ソース領域又はドレイン領域との間に、ソース領域又はドレイン領域より低濃度に不純物
が添加された低濃度不純物領域（ＬＤＤ領域）を形成してもよい。
【００４６】
次に、導電膜１０５、ゲート絶縁膜１０４、絶縁膜１０２等を覆うように絶縁膜１０６
を形成する（図３（Ｃ）、図５（Ｃ）、図７（Ｃ））。その後、ゲート絶縁膜１０４及び
絶縁膜１０６にコンタクトホールを形成し、絶縁膜１０６上にソース電極又はドレイン電
極として機能する導電膜１０７を選択的に形成する（図３（Ｃ）、図７（Ｃ））。導電膜
１０７は、半導体膜１０３のソース領域又はドレイン領域を形成する不純物領域１０３ｂ
と電気的に接続されるように設ける。
【００４７】
なお、本実施の形態において、島状に設けられた半導体膜１０３はゲート絶縁膜１０４
の端部より内側の領域に配置され、ゲート電極として機能する導電膜１０５と半導体膜１
０３のチャネル形成領域１０３ａの側面とは接しないように設けられている。つまり、本
実施の形態の半導体装置は、下地の絶縁膜１０２と半導体膜１０３のチャネル形成領域１
０３ａの側面とゲート絶縁膜１０４とゲート電極を形成する導電膜１０５とに囲まれた空
間１５５を有している（図５（Ｃ））。
【００４８】
また、絶縁膜１０６とソース領域又はドレイン領域１０３ｂの側面とは接しないように
形成し、下地の絶縁膜１０２とソース領域又はドレイン領域１０３ｂの側面とゲート絶縁
膜１０４と絶縁膜１０６とに囲まれた空間１５６が設けられている（図３（Ｃ）、図７（
Ｃ））。
【００４９】
絶縁膜１０６は、ＣＶＤ法やスパッタリング法等で形成した、酸化シリコン、酸化窒化
シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ
＞０）などを用いることができる。また、ポリイミド、ポリアミド、ポリビニルフェノー
ル、ベンゾシクロブテン、アクリル、エポキシ等の有機材料、またはシロキサン樹脂等の
シロキサン材料、オキサゾール樹脂などからなる単層または積層構造で設けることができ
る。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサン
は、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少
なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基
として、フルオロ基を用いることもできる。オキサゾール樹脂は、例えば、感光性ポリベ
ンゾオキサゾール等である。感光性ポリベンゾオキサゾールは、誘電率が低く（常温１Ｍ
Ｈｚで誘電率２．９）、耐熱性が高く（熱重量測定−示差熱分析（ＴＧ−ＤＴＡ：Ｔｈｅ
ｒｍｏｇｒａｖｉｍｅｔｒｙ−Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｔｈｅｒｍａｌ  Ａｎａｌｙ
ｓｉｓ）で昇温５℃／ｍｉｎで熱分解温度５５０℃）、吸水率が低い（常温２４時間で０
．３％）材料である。オキサゾール樹脂は、ポリイミド等の比誘電率（３．２〜３．４程
度）と比較すると、比誘電率が低いため（２．９程度）、寄生容量の発生を抑制し、高速
動作を行うことができる。ここでは、絶縁膜１０６として、ＣＶＤ法で形成した酸化シリ
コン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）又は窒化酸化シリコン（ＳｉＮ
ｘＯｙ）（ｘ＞ｙ＞０）を単層又は積層して形成する。また、さらに、ポリイミド、ポリ
アミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ等の有機材料
、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹脂を積層して形成してもよい
。
【００５０】
導電膜１０７は、アルミニウム、タングステン、チタン、タンタル、モリブデン、ニッ
ケル、ネオジウムから選ばれた一種の元素または当該元素を複数含む合金からなる単層構
造または積層構造を用いることができる。例えば、当該元素を複数含む合金からなる導電
膜として、チタンを含有したアルミニウム合金、ネオジウムを含有したアルミニウム合金
などで形成することができる。また、積層構造で設ける場合、例えば、アルミニウム層若
しくは前記したようなアルミニウム合金層を、チタン層で挟んで積層させた構造としても
良い。
【００５１】
以上の工程により、図１に示した半導体装置を作製することができる。
【００５２】
なお、図８（Ｂ）に示すように、ゲート絶縁膜１０４の端部と下地の絶縁膜１０２が接
するように形成されており、下地の絶縁膜１０２と半導体膜１０３のチャネル形成領域１
０３ａの側面とゲート絶縁膜１０４とに囲まれた空間１５５を形成する構成としてもよい
。また、図８（Ａ）、（Ｃ）に示すように、ゲート絶縁膜１０４の端部と下地の絶縁膜１
０２が接するように形成されており、下地の絶縁膜１０２と半導体膜１０３のソース領域
又はドレイン領域１０３ｂの側面とゲート絶縁膜１０４とに囲まれた空間１５６を形成す
る構成としてもよい。
【００５３】
本実施の形態で示した半導体装置は、半導体膜のチャネル形成領域の側面において、ゲ
ート絶縁膜及びゲート電極と接しない領域を有するため、ゲート絶縁膜の被覆不良が半導
体装置に及ぼす影響を低減することができる。つまり、半導体膜のチャネル形成領域の側
面においてゲート絶縁膜と接しないため、電界集中が生じず、ゲートリーク不良を低減し
、ゲート電極の耐圧を向上させることが可能となる。
【００５４】
（実施の形態２）
本実施の形態では、上記実施の形態と異なる半導体装置及びその作製方法に関して図面
を参照して説明する。具体的には、導電型が異なる複数のトランジスタを有する場合に関
して説明する。また、実施の形態１に示した半導体膜とゲート絶縁膜の作製工程とは異な
る工程で半導体膜とゲート絶縁膜を形成する場合について説明する。
【００５５】
本実施の形態で示す半導体装置を図９に示す。なお、図９（Ａ）は本実施の形態で示す
半導体装置の上面図を示し、図９（Ａ）におけるａ１とｂ１とを結ぶ破線での断面図を図
９（Ｂ）に、ａ２とｂ２とを結ぶ破線での断面図を図９（Ｃ）に、ａ３とｂ３とを結ぶ破
線での断面図を図９（Ｄ）に示している。
【００５６】
本実施の形態で示す半導体装置は、基板２０１上に絶縁膜２０２を介して島状に設けら
れた半導体膜２０３、２１３と、当該半導体膜２０３、２１３の上方にゲート絶縁膜２０
４を介して設けられたゲート電極を形成する導電膜（以下、ゲート電極ともいう）２０５
ａ、２０５ｂと、当該導電膜２０５ａ、２０５ｂを覆うように半導体膜２０３、２１３の
上方に設けられた絶縁膜２０６ａ、２０６ｂと、当該絶縁膜２０６ａ、２０６ｂ上に設け
られたソース電極又はドレイン電極を形成する導電膜２０７とを有している（図９（Ａ）
〜（Ｄ））。なお、半導体膜２０３は、チャネル形成領域２０３ａ、ソース領域又はドレ
イン領域（以下、不純物領域ともいう）２０３ｂ、及びＬＤＤ領域（以下、不純物領域と
もいう）２０３ｃを有している。また、半導体膜２１３は、チャネル形成領域２１３ａ、
ソース領域又はドレイン領域（以下、不純物領域ともいう）２１３ｂ、及びＬＤＤ領域（
以下、不純物領域ともいう）２１３ｃを有している。
【００５７】
なお、本実施の形態において、島状に設けられた半導体膜２０３、２１３はそれぞれゲ
ート絶縁膜２０４より内側の領域に配置されている。また、ゲート電極として機能する導
電膜２０５ａ、２０５ｂと半導体膜２０３のチャネル形成領域２０３ａの側面とは接しな
いように設けられ、ゲート電極として機能する導電膜２０５ａ、２０５ｂと半導体膜２１
３のチャネル形成領域２１３ａの側面とは接しないように設けられている。つまり、本実
施の形態の半導体装置は、絶縁膜２０２とチャネル形成領域２０３ａの側面とゲート絶縁
膜２０４とゲート電極を形成する導電膜２０５ａとに囲まれた空間２６６ａを有している
（図９（Ｃ））。また、絶縁膜２０２とチャネル形成領域２１３ａの側面とゲート絶縁膜
２０４とゲート電極を形成する導電膜２０５ａとに囲まれた空間２６６ｂを有している（
図９（Ｃ））。なお、ゲート絶縁膜２０４の端部が絶縁膜２０２と接し、ゲート絶縁膜２
０４はチャネル形成領域２０３ａ、２１３ａの側面と接しないように形成されていてもよ
く、その場合、空間２６６ａは、絶縁膜２０２と半導体膜２０３のチャネル形成領域２０
３ａの側面とゲート絶縁膜２０４とに囲まれた領域となり、空間２６６ｂは、絶縁膜２０
２と半導体膜２１３のチャネル形成領域２１３ａの側面とゲート絶縁膜２０４とに囲まれ
た領域となる。
【００５８】
また、絶縁膜２０６ａとソース領域又はドレイン領域２０３ｂの側面とは接しないよう
に形成し、絶縁膜２０２とソース領域又はドレイン領域２０３ｂの側面とゲート絶縁膜２
０４と絶縁膜２０６ａとに囲まれた空間２６６ｃを有している（図９（Ｂ）、（Ｄ））。
また、絶縁膜２０６ａとソース領域又はドレイン領域２１３ｂの側面とは接しないように
形成し、絶縁膜２０２とソース領域又はドレイン領域２１３ｂの側面とゲート絶縁膜２０
４と絶縁膜２０６ａとに囲まれた空間２６６ｄを有している（図９（Ｂ）、（Ｄ））。な
お、ゲート絶縁膜２０４の端部が絶縁膜２０２と接するように形成されていてもよく、そ
の場合、空間２６６ｃは、絶縁膜２０２とソース領域又はドレイン領域２０３ｂの側面と
ゲート絶縁膜２０４とに囲まれた領域となり、空間２６６ｄは、絶縁膜２０２とソース領
域又はドレイン領域２１３ｂの側面とゲート絶縁膜２０４とに囲まれた領域となる。
【００５９】
ゲート電極を形成する導電膜２０５ａ、２０５ｂは、島状の半導体膜２０３、２１３を
覆うように設けられている。つまり、導電膜２０５ａ、２０５ｂは、チャネル形成領域２
０３ａ、２１３ａを覆うように設けられている。本実施の形態において、下方に形成され
る第１の導電膜２０５ａを上方に形成される第２の導電膜２０５ｂより幅が広くなるよう
に形成する。
【００６０】
島状に設けられた半導体膜２０３は、導電膜２０５ａ、２０５ｂとゲート絶縁膜２０４
を介して重なる領域に設けられたチャネル形成領域２０３ａを有している。また、導電膜
２０５ａと重なり、導電膜２０５ｂと重ならない領域であってチャネル形成領域２０３ａ
と隣接する不純物領域２０３ｃを有している。また、導電膜２０５ａ、２０５ｂと重なら
ない領域であって不純物領域２０３ｃと隣接して設けられたソース領域又はドレイン領域
を形成する不純物領域２０３ｂを有している。なお、不純物領域２０３ｃは、不純物領域
２０３ｂより低濃度に不純物が添加された低濃度不純物領域（ＬＤＤ領域）を形成してい
る。ＬＤＤ領域を形成する不純物領域２０３ｃを第１の導電膜２０５ａと重なり且つ第２
の導電膜２０５ｂとは重ならない領域に形成することにより、トランジスタのオン電流の
特性を向上させることができる。
【００６１】
島状に設けられた半導体膜２１３は、導電膜２０５ａ、２０５ｂとゲート絶縁膜２０４
を介して重なる領域に設けられたチャネル形成領域２１３ａを有している。また、導電膜
２０５ａと重なり、導電膜２０５ｂと重ならない領域であってチャネル形成領域２１３ａ
と隣接する不純物領域２１３ｃを有している。また、導電膜２０５ａ、２０５ｂと重なら
ない領域であって不純物領域２１３ｃと隣接して設けられたソース領域又はドレイン領域
を形成する不純物領域２１３ｂを有している。なお、不純物領域２１３ｃは、不純物領域
２１３ｂより低濃度に不純物が添加された低濃度不純物領域（ＬＤＤ領域）を形成してい
る。ＬＤＤ領域を形成する不純物領域２１３ｃを第１の導電膜２０５ａと重なり且つ第２
の導電膜２０５ｂとは重ならない領域に形成することにより、トランジスタのオン電流の
特性を向上させることができる。
【００６２】
本実施の形態において、半導体膜２０３に形成される不純物領域２０３ｂ及び２０３ｃ
は、半導体膜２１３に形成される不純物領域２１３ｂ及び２１３ｃと異なる導電型の不純
物領域となるように形成する。例えば、半導体膜２０３のソース領域又はドレイン領域を
形成する不純物領域２０３ｂをｐ型の導電型で設け、ＬＤＤ領域を形成する不純物領域２
０３ｃを不純物領域２０３ｂより濃度が低いｐ型の導電型で設け、半導体膜２１３のソー
ス領域又はドレイン領域を形成する不純物領域２１３ｂをｎ型の導電型で設け、ＬＤＤ領
域を形成する不純物領域２１３ｃを第３の不純物領域２１３ｂより濃度が低いｎ型の導電
型で設けることができる。なお、半導体膜２０３に形成される不純物領域２０３ｂをｎ型
の導電型で設ける場合には、導電型を逆にすればよい。
【００６３】
ソース電極又はドレイン電極を形成する導電膜２０７は、絶縁膜２０６ａ、２０６ｂに
形成された開口部を介して半導体膜２０３のソース領域又はドレイン領域を形成する不純
物領域２０３ｂ、半導体膜２１３のソース領域又はドレイン領域を形成する不純物領域２
１３ｂと電気的に接続するように設けられている。また、図９に示すように、ソース領域
又はドレイン領域を形成する不純物領域２０３ｂに電気的に接続された導電膜２０７とソ
ース領域又はドレイン領域を形成する不純物領域２１３ｂに電気的に接続された導電膜２
０７とを電気的に接続することによりＣＭＯＳ回路を形成してもよい。
【００６４】
次に、上記図９で示した半導体装置の作製方法の一例に関して図面を参照して説明する
。なお、図１０〜図１１は図９（Ａ）のａ１とｂ１とを結ぶ破線での断面図を示している
。
【００６５】
まず、基板２０１上に絶縁膜２０２を介して形成された半導体膜２６７と、半導体膜２
６７を覆うゲート絶縁膜２０４を形成する（図１０（Ａ））。ゲート絶縁膜２０４は、半
導体膜上に形成された絶縁膜上にレジスト２５３を形成し、該レジスト２５３をマスクと
して、該絶縁膜をウェットエッチングすることにより形成する。本実施の形態において、
基板２０１、絶縁膜２０２、半導体膜２６７、ゲート絶縁膜２０４は、それぞれ上記実施
の形態１で示した基板１０１、絶縁膜１０２、半導体膜１０３、ゲート絶縁膜１０４と同
様の作製方法及び材料等を本実施の形態でも適用することができる。
【００６６】
次に、レジスト２５３をマスクとして半導体膜２６７に対してＴＭＡＨを用いたウェッ
トエッチングを行う。これにより、半導体膜の端部がゲート絶縁膜２０４の内側の領域に
配置される島状の半導体膜２０３、２１３を形成する（図１０（Ｂ））。エッチング液と
してＴＭＡＨ等を用いた場合、半導体膜２６７のみが選択的にエッチングされるため、絶
縁膜２０２やゲート絶縁膜２０４が必要以上にエッチングされることがなくなる。なお、
もちろん本実施の形態において示す作製方法に限らず、半導体膜２０３、２１３及びゲー
ト絶縁膜２０４は、実施の形態１で示したように、半導体膜とゲート絶縁膜を同時にドラ
イエッチングした後、半導体膜をゲート絶縁膜２０４の内側の領域に後退させるようにウ
ェットエッチングすることにより形成してもよい。
【００６７】
なお、半導体膜２０３、２１３にしきい値等を制御するため、あらかじめ低濃度の不純
物元素を導入しておいてもよい。この場合は、半導体膜２０３、２１３において、後にチ
ャネル形成領域となる領域にも不純物元素が導入されることとなる。不純物元素としては
、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いることができる。ｎ型
を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を
示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を
用いることができる。例えば、不純物元素として、ボロン（Ｂ）を５×１０１５〜５×１
０１７／ｃｍ３の濃度で含まれるように半導体膜２０３、２１３の全面にあらかじめ導入
しておくことが可能である。もちろん、半導体膜２０３と半導体膜２１３に異なる濃度の
不純物元素を導入してもよいし、異なる導電型の不純物元素を導入してもよい。
【００６８】
次に、レジスト２５３を除去して、ゲート絶縁膜２０４上にゲート電極となる第１の導
電膜２５５ａ及び第２の導電膜２５５ｂを形成する。この際、第１の導電膜２５５ａを５
〜５０ｎｍ、第２の導電膜２５５ｂを１５０〜５００ｎｍ程度の膜厚で形成すればよい。
第１の導電膜２５５ａとしては、アルミニウム（Ａｌ）膜、銅（Ｃｕ）膜、アルミニウム
又は銅を主成分とする膜、クロム（Ｃｒ）膜、タンタル（Ｔａ）膜、窒化タンタル（Ｔａ
Ｎ）膜、チタン（Ｔｉ）膜、タングステン（Ｗ）膜、モリブデン（Ｍｏ）膜等を用いるこ
とができる。第２の導電膜２５５ｂとしては、例えば、クロム（Ｃｒ）膜、タンタル（Ｔ
ａ）膜、タンタルを主成分とする膜、タングステン（Ｗ）膜、チタン（Ｔｉ）膜、アルミ
ニウム（Ａｌ）膜等を用いることができる。ただし、第１の導電膜２５５ａと第２の導電
膜２５５ｂは互いのエッチングにおいて選択比の取れる組み合わせにしなければならない
。選択比の取れる第１の導電膜と第２の導電膜の組み合わせとして例えば、Ａｌの第１の
導電膜２５５ａとＴａの第２の導電膜２５５ｂ、Ａｌの第１の導電膜２５５ａとＴｉの第
２の導電膜２５５ｂ、ＴａＮの第１の導電膜２５５ａとＷの第２の導電膜２５５ｂ等の組
み合わせを用いることができる。
【００６９】
次に、第２の導電膜２５５ｂ上に、フォトリソグラフィー技術を使用して第１のレジス
ト２５６ａを形成する（図１０（Ｃ））。第１のレジスト２５６ａは側面にテーパー形状
を有する形状で形成しても良い。第１のレジスト２５６ａがテーパー形状を有することで
、次の第１のエッチングにおいてテーパー形状を有するエッチングされた第２の導電膜２
５５ｃを形成することができる。また、第１のレジスト２５６ａ側面にテーパー形状を持
たせることで、第１のエッチングにおける反応生成物が第１のレジスト２５６ａの側面に
付着し、成長するのを抑えることができる。さらに第１のレジスト２５６ａを熱処理する
ことで、断面形状が左右対称で、レジストの両側面において同一のテーパー形状を有する
第１のレジスト２５６ａを形成しても良い。
【００７０】
次に、第１のレジスト２５６ａをマスクとして第１のエッチングを行う（図１０（Ｄ）
）。第１のエッチングでは第２の導電膜２５５ｂをエッチングし、エッチングされた第２
の導電膜２５５ｃを形成する。このとき、第１の導電膜２５５ａをエッチングしないよう
に、第１の導電膜２５５ａに対し選択比の高いエッチング条件でエッチングすることが好
ましい。なお、第１のレジスト２５６ａもエッチングされ第２のレジスト２５６ｂになる
。但し、図面上では第１のレジスト２５６ａから第２のレジスト２５６ｂへの後退幅を図
示していない。なお、第１のエッチングでは、エッチングガスとしてＣｌ２、ＳＦ６、Ｏ
２の混合ガスを用いるとよい。
【００７１】
次に、エッチングされた第２の導電膜２５５ｃをマスクにして第１の導電膜２５５ａに
第２のエッチングを行う（図１０（Ｅ））。第２のエッチングにより、第１の導電膜２５
５ａから第１のゲート電極２０５ａを形成する。このとき、ゲート絶縁膜２０４をエッチ
ングしないように、ゲート絶縁膜２０４に対し選択比の高いエッチング条件でエッチング
することが好ましい。第２のエッチングでは、エッチングガスとしてＣｌ２を用いるとよ
い。なお、第２のレジスト２５６ｂもエッチングされ後退し、第３のレジスト２５６ｃに
なるが、その後退している様子は図示していない。
【００７２】
次に、第３のエッチングを行い、第３のレジスト２５６ｃを後退させる（図１１（Ａ）
）。これと同時に後退する第３のレジスト２５６ｃをマスクとしてエッチングされた第２
の導電膜２５５ｃのチャネル長方向の長さを短くし、第２のゲート電極２０５ｂを形成す
る。なお、後退した第３のレジスト２５６ｃは第４のレジスト２５６ｄとなる。その後、
第４のレジスト２５６ｄを除去する。第３のエッチングガスとして、Ｃｌ２、ＳＦ６、Ｏ
２の混合ガスを用いるとよい。
【００７３】
本実施の形態の第１〜第３エッチングは、ドライエッチングで行うことができ、ＩＣＰ（
Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチ
ング法を用いて行うことが出来る。
【００７４】
次に、島状の半導体膜２０３に不純物元素２２５のドーピングを行う（図１１（Ｂ））
。このとき、半導体膜２１３の上方に選択的にレジスト２２１を設けた後、レジスト２２
１及び第２のゲート電極をマスクとして半導体膜２０３に不純物元素２２５を導入する（
図１１（Ｂ））。それにより、第１のゲート電極２０５ａと重なり、第２のゲート電極２
０５ｂと重ならない島状の半導体膜部分に不純物領域２０３ｃが形成される。また、同時
に第１のゲート電極２０５ａ及び第２のゲート電極２０５ｂと重ならない島状半導体膜部
分に不純物領域２０３ｂが形成される。なお、半導体膜２０３の両端部に形成された不純
物領域２０３ｂは、ソース領域又はドレイン領域として機能し、不純物領域２０３ｂに隣
接して設けられた不純物領域２０３ｃは、不純物領域２０３ｂより低濃度に不純物が添加
された領域でありＬＤＤ領域として機能する。また、ＬＤＤ領域として機能する不純物領
域２０３ｃに挟まれた領域２０３ａはチャネル形成領域として機能する。ドーピング法と
してはイオンドーピング法、イオン注入法等を用いることができる。例えばｐ型の半導体
を作製する際には不純物元素として、ボロン（Ｂ）、ガリウム（Ｇａ）等を用い、ｎ型の
半導体を作製する際にはリン（Ｐ）、砒素（Ａｓ）等を用いる。ここでは、不純物元素２
２５として、ボロン（Ｂ）を１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるよう
に半導体膜２０３に導入し、ｐ型を示す不純物領域２０３ｂを形成する。
【００７５】
次に、半導体膜２０３の全面を覆うように選択的にレジスト２２２を設けた後、半導体
膜２１３の上方に形成された導電膜２０５ａと絶縁膜２１１とをマスクとして、半導体膜
２１３に不純物元素２２６を導入することによって、半導体膜２１３にチャネル形成領域
２１３ａ、不純物領域２１３ｂ及び不純物領域２１３ｃを形成する（図１１（Ｃ））。チ
ャネル形成領域２１３ａは、第１のゲート電極２０５ａと第２のゲート電極２０５ｂと半
導体膜２１３とが重なる領域に形成され、当該チャネル形成領域２１３ａと隣接し且つ第
１のゲート電極２０５ａと半導体膜２１３が重なる領域にＬＤＤ領域として機能する不純
物領域２１３ｃが形成され、当該不純物領域２１３ｃと隣接してソース領域又はドレイン
領域として機能する不純物領域２１３ｂが形成される。なお、ここでは、不純物領域２１
３ｃは不純物領域２１３ｂより低濃度に不純物が添加されている領域である。
【００７６】
不純物元素２２６としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素
を用いることができる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を
用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａ
ｌ）やガリウム（Ｇａ）等を用いることができる。また、本実施の形態では、不純物元素
２２６として、不純物元素２２５と異なる導電型の不純物元素を用いる。ここでは、不純
物元素２２６として、リン（Ｐ）を１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれ
るように半導体膜２１３に導入し、ｎ型を示す第３の不純物領域２１３ｂを形成する。
【００７７】
なお、本実施の形態において、不純物元素２２５と不純物元素２２６を半導体膜２０３
、２１３に導入する順番を逆にしてもよい。
【００７８】
次に、第１のゲート電極２０５ａ、第２のゲート電極２０５ｂ、半導体膜２０３、２１
３等を覆うように絶縁膜２０６ａ及び絶縁膜２０６ｂを積層して形成し、当該絶縁膜２０
６ｂ上にソース電極又はドレイン電極として機能する導電膜２０７を選択的に形成する（
図１１（Ｄ））。導電膜２０７は、半導体膜２０３のソース領域又はドレイン領域を形成
する不純物領域２０３ｂと、半導体膜２１３のソース領域又はドレイン領域を形成する不
純物領域２１３ｂと電気的に接続されるように設ける。なお、本実施の形態では、不純物
領域２０３ｂに電気的に接続された導電膜２０７と不純物領域２１３ｂに電気的に接続さ
れた導電膜２０７とを電気的に接続することによって、ｐチャネル型薄膜トランジスタと
ｎチャネル型薄膜トランジスタを有するＣＭＯＳ回路を形成することができる。ここで、
絶縁膜２０６ａとソース領域又はドレイン領域２０３ｂの側面とは接しないように形成し
、絶縁膜２０２とソース領域又はドレイン領域２０３ｂの側面とゲート絶縁膜２０４と絶
縁膜２０６ａとに囲まれた空間２６６ｃが設けられている。また、絶縁膜２０６ａとソー
ス領域又はドレイン領域２１３ｂの側面とは接しないように形成し、絶縁膜２０２とソー
ス領域又はドレイン領域２１３ｂの側面とゲート絶縁膜２０４と絶縁膜２０６ａとに囲ま
れた空間２６６ｄが設けられている。なお、ゲート絶縁膜２０４の端部と絶縁膜２０２と
が接するように形成してもよい。
【００７９】
絶縁膜２０６ａ及び絶縁膜２０６ｂ、導電膜２０７は、それぞれ上記実施の形態１で示
した作製方法及び材料等を本実施の形態でも適用することができる。ここでは、絶縁膜２
０６ａとして、ＣＶＤ法で形成した酸化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（
ｘ＞ｙ＞０）又は窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）を形成し、絶縁膜２
０６ｂとして、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、
アクリル、エポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾー
ル樹脂を形成する。
【００８０】
以上の工程により、図９に示す半導体装置を作製することができる。
【００８１】
本実施の形態で示した半導体装置は、半導体膜のチャネル形成領域の側面において、ゲ
ート絶縁膜及びゲート電極と接しない領域を有するため、ゲート絶縁膜の被覆不良が半導
体装置に及ぼす影響を低減することができる。つまり、半導体膜のチャネル形成領域の側
面においてゲート絶縁膜と接しないため、電界集中が生じず、ゲートリーク不良を低減し
、ゲート電極の耐圧を向上させることが可能となる。
【００８２】
（実施の形態３）
本実施の形態では、上記実施の形態で示した作製方法を用いて得られた半導体装置の使
用形態の一例について説明する。具体的には、非接触でデータの入出力が可能である半導
体装置の適用例に関して図面を参照して以下に説明する。非接触でデータの入出力が可能
である半導体装置は利用の形態によっては、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチ
ップ、ＲＦタグ、無線タグ、電子タグまたは無線チップともよばれる。
【００８３】
まず、本実施の形態で示す半導体装置の上面構造の一例について、図１２（Ａ）を参照
して説明する。図１２に示す半導体装置８０は、メモリ部やロジック部を構成する複数の
薄膜トランジスタ等の素子が設けられた薄膜集積回路１３１と、アンテナとして機能する
導電膜１３２を含んでいる。アンテナとして機能する導電膜１３２は、薄膜集積回路１３
１に電気的に接続されている。
【００８４】
また、薄膜集積回路１３１に薄膜トランジスタを設ける場合には、上記実施の形態で示
した構造を適用することができる。
【００８５】
また、図１２（Ｂ）、（Ｃ）に図１２（Ａ）の断面の模式図を示す。アンテナとして機
能する導電膜１３２は、メモリ部及びロジック部を構成する素子の上方に設ければよく、
例えば、上記実施の形態で示した半導体装置の上方に、絶縁膜１３０を介してアンテナと
して機能する導電膜１３２を設けることができる（図１２（Ｂ））。他にも、アンテナと
して機能する導電膜１３２を基板１３３に別に設けた後、薄膜集積回路１３１と貼り合わ
せて設けることができる（図１２（Ｃ））。ここでは、絶縁膜１３０上に設けられた導電
膜１３６とアンテナとして機能する導電膜１３２とが、接着性を有する樹脂１３５中に含
まれる導電性粒子１３４を介して電気的に接続されている。
【００８６】
なお、本実施の形態では、アンテナとして機能する導電膜１３２をコイル状に設け、電磁
誘導方式または電磁結合方式を適用する例を示すが、本発明の半導体装置はこれに限られ
ずマイクロ波方式を適用することも可能である。マイクロ波方式の場合は、用いる電磁波
の波長によりアンテナとして機能する導電膜１３２の形状を適宜決めればよい。
【００８７】
例えば、半導体装置８０における信号の伝送方式として、マイクロ波方式（例えば、Ｕ
ＨＦ帯（８６０〜９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信号の
伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電膜の長さ等の形状を適
宜設定すればよく、例えば、アンテナとして機能する導電膜を線状（例えば、ダイポール
アンテナ（図１３（Ａ））、平坦な形状（例えば、パッチアンテナ（図１３（Ｂ））また
はリボン型の形状（図１３（Ｃ）、（Ｄ））等に形成することができる。また、アンテナ
として機能する導電膜１３２の形状は線状に限られず、電磁波の波長を考慮して曲線状や
蛇行形状またはこれらを組み合わせた形状で設けてもよい。
【００８８】
アンテナとして機能する導電膜１３２は、ＣＶＤ法、スパッタ法、スクリーン印刷やグ
ラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料
により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、
銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタ
ル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする
合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【００８９】
例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜１３２を形成する場
合には、粒径が数ｎｍから数十μｍの複数の導電体粒子を有機樹脂に溶解または分散させ
た導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子と
しては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラ
ジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいず
れか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることが
できる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分
散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることがで
きる。代表的には、エポキシ樹脂等の有機樹脂が挙げられる。また、導電膜の形成にあた
り、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペー
ストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を
用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化させて導電膜を得る
ことができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、
この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーはんだ
は、低コストであるといった利点を有している。
【００９０】
次に、本実施の形態で示す半導体装置の動作について説明する。
【００９１】
半導体装置８０は、非接触でデータを交信する機能を有し、高周波回路８１、電源回路
８２、リセット回路８３、クロック発生回路８４、データ復調回路８５、データ変調回路
８６、他の回路の制御を行う制御回路８７、記憶回路８８およびアンテナ８９を有してい
る（図１４（Ａ））。高周波回路８１はアンテナ８９より信号を受信して、データ変調回
路８６より受信した信号をアンテナ８９から出力する回路であり、電源回路８２は受信信
号から電源電位を生成する回路であり、リセット回路８３はリセット信号を生成する回路
であり、クロック発生回路８４はアンテナ８９から入力された受信信号を基に各種クロッ
ク信号を生成する回路であり、データ復調回路８５は受信信号を復調して制御回路８７に
出力する回路であり、データ変調回路８６は制御回路８７から受信した信号を変調する回
路である。また、制御回路８７としては、例えばコード抽出回路９１、コード判定回路９
２、ＣＲＣ判定回路９３および出力ユニット回路９４が設けられている。なお、コード抽
出回路９１は制御回路８７に送られてきた命令に含まれる複数のコードをそれぞれ抽出す
る回路であり、コード判定回路９２は抽出されたコードとリファレンスに相当するコード
とを比較して命令の内容を判定する回路であり、ＣＲＣ判定回路９３は判定されたコード
に基づいて送信エラー等の有無を検出する回路である。
【００９２】
図１４（Ａ）では、制御回路８７の他に、アナログ回路である高周波回路８１、電源回
路８２を含んでいる。
【００９３】
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ８９により
無線信号が受信される。無線信号は高周波回路８１を介して電源回路８２に送られ、高電
源電位（以下、ＶＤＤと記す）が生成される。ＶＤＤは半導体装置８０が有する各回路に
供給される。また、高周波回路８１を介してデータ復調回路８５に送られた信号は復調さ
れる（以下、復調信号）。さらに、高周波回路８１を介してリセット回路８３およびクロ
ック発生回路８４を通った信号及び復調信号は制御回路８７に送られる。制御回路８７に
送られた信号は、コード抽出回路９１、コード判定回路９２およびＣＲＣ判定回路９３等
によって解析される。そして、解析された信号にしたがって、記憶回路８８内に記憶され
ている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路
９４を通って符号化される。さらに、符号化された半導体装置８０の情報はデータ変調回
路８６を通って、無線信号に変換された情報がアンテナ８９によって送信される。なお、
半導体装置８０を構成する複数の回路においては、低電源電位（以下、ＶＳＳ）は共通で
あり、ＶＳＳはＧＮＤとすることができる。
【００９４】
このように、リーダ／ライタから半導体装置８０に信号を送り、当該半導体装置８０か
ら送られてきた信号をリーダ／ライタで受信することによって、半導体装置のデータを読
み取ることが可能となる。
【００９５】
また、半導体装置８０は、各回路への電源電圧の供給を電源（バッテリー）を搭載せず
電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電磁波と電源（
バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。
【００９６】
次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する
。表示部３２１０を含む携帯端末の側面には、リーダ／ライタ３２００が設けられ、品物
３２２０の側面には半導体装置３２３０が設けられる（図１４（Ｂ））。品物３２２０が
含む半導体装置３２３０にリーダ／ライタ３２００をかざすと、表示部３２１０に品物の
原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品
に関する情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際に、
リーダ／ライタ３２４０と、商品３２６０に設けられた半導体装置３２５０を用いて、該
商品３２６０の検品を行うことができる（図１４（Ｃ））。このように、システムに半導
体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化
を実現する。
【００９７】
なお、上述した以外にも本発明の半導体装置の用途は広範にわたり、非接触で対象物の
履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用
することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容
器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類
、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１５を用
いて説明する。
【００９８】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用する
もの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す
（図１５（Ａ））。証書類とは、運転免許証、住民票等を指す（図１５（Ｂ））。無記名
債券類とは、切手、おこめ券、各種ギフト券等を指す（図１５（Ｃ））。包装用容器類と
は、お弁当等の包装紙、ペットボトル等を指す（図１５（Ｄ））。書籍類とは、書物、本
等を指す（図１５（Ｅ））。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図１
５（Ｆ））。乗物類とは、自転車等の車両、船舶等を指す（図１５（Ｇ））。身の回り品
とは、鞄、眼鏡等を指す（図１５（Ｈ））。食品類とは、食料品、飲料等を指す。衣類と
は、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類と
は、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶
表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯
電話機等を指す。
【００９９】
紙幣、硬貨、有価証券類、証書類、無記名債券類等に半導体装置８０を設けることによ
り、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り
品、食品類、生活用品類、電子機器等に半導体装置８０を設けることにより、検品システ
ムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品
類等に半導体装置８０を設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用
の間違いを防止することができる。半導体装置８０の設け方としては、物品の表面に貼っ
たり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂か
らなるパッケージなら当該有機樹脂に埋め込んだりするとよい。
【０１００】
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子
機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効
率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防
止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識
別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を
埋め込むことによって、生まれた年や性別または種類等はもちろん、体温等の健康状態を
容易に管理することが可能となる。
【実施例１】
【０１０１】
本実施例では、本発明に係る半導体装置の作製結果について図１７〜２０を用いて説明す
る。図１７に、本実施例でゲート電極まで作製した状態での半導体装置の上面の光学顕微
鏡写真を示し、図１８に図１７の破線で囲んだ領域の模式図を示す。また、図１９（Ａ）
に図１８のＡとＢとを結ぶ破線における断面のＳＴＥＭ（走査型透過電子顕微鏡）写真を
示し、図１９（Ｂ）に図１８のＣとＤとを結ぶ破線における断面のＳＴＥＭ写真を示し、
図２０（Ａ）に図１８のＥとＦとを結ぶ破線における断面のＳＴＥＭ写真を示し、図２０
（Ｂ）に図１８のＧとＨとを結ぶ破線における断面のＳＴＥＭ写真を示す。本実施例では
、ＳｉＯＮ膜１３０１上に形成されたＳｉ膜１３０３と、Ｓｉ膜１３０３の端部より外側
の領域に延在するようにＳｉ膜１３０３上に形成されたゲート絶縁膜１３０２と、ゲート
絶縁膜１３０２上に形成されたゲート電極１３０４を有する半導体装置を作製した。
【０１０２】
まず、ガラス基板上に膜厚１００ｎｍのＳｉＯＮ膜１３０１を形成し、ＳｉＯＮ膜１３０
１上に膜厚６６ｎｍのＳｉ膜を形成した。次に、Ｓｉ膜上に膜厚６６ｎｍのＳｉＯＮ膜を
形成した。その後、ＳｉＯＮ膜上にレジストを形成し、レジストをマスクとしてＳｉＯＮ
膜及びＳｉ膜をドライエッチングして、島状のＳｉ膜及びゲート絶縁膜１３０２を形成し
た。次に、ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）を用いてエッチン
グして、Ｓｉ膜がゲート絶縁膜１３０２端部の内側に後退したＳｉ膜１３０３を形成した
。その後、ＳｉＯＮ膜上に膜厚３０ｎｍのＴａＮ膜を形成し、ＴａＮ膜上に膜厚３７０ｎ
ｍのＷ膜を形成した。その後、Ｗ膜及びＴａＮ膜をエッチングしてゲート電極１３０４を
形成した。以上により、絶縁膜１３０１、Ｓｉ膜１３０３、ゲート絶縁膜１３０２、ゲー
ト電極１３０４を有する半導体装置が形成された。
【０１０３】
図１９（Ａ）〜（Ｂ）から、Ｓｉ膜の側面においてＳｉ膜１３０３と絶縁膜１３０１とゲ
ート絶縁膜１３０２とに囲まれた空間１３０５が形成されているのがわかる。また、Ｓｉ
膜１３０３とゲート電極１３０４とは接触することなく、Ｓｉ膜１３０３の側面における
Ｓｉ膜１３０３とゲート電極１３０４とのショートは確認されなかった。
【０１０４】
また、図２０（Ａ）〜（Ｂ）から、Ｓｉ膜１３０３の側面はゲート絶縁膜１３０２と接し
ておらず、Ｓｉ膜１３０３の側面に接して空間１３０５が形成されているのがわかる。
【０１０５】
以上により、本発明に係る半導体装置は、チャネル形成領域側面におけるゲート絶縁膜の
被覆不良によるショートやリークが生じず、半導体装置の特性を向上させることができる
。また、チャネル形成領域側面において電界集中が抑えられ、ゲートリーク不良を低減し
、ゲート電極の耐圧を向上させることが可能となる。
【符号の説明】
【０１０６】
１０１    基板
１０２    絶縁膜
１０３    半導体膜
１０３ａ    チャネル形成領域
１０３ｂ    不純物領域
１０４    ゲート絶縁膜
１０５    導電膜
１０６    絶縁膜
１０７    導電膜
１５５    空間
１５６    空間
【図１】
0005674856.tif 000002
【図２】
0005674856.tif 000003
【図３】
0005674856.tif 000004
【図４】
0005674856.tif 000005
【図５】
0005674856.tif 000006
【図６】
0005674856.tif 000007
【図７】
0005674856.tif 000008
【図８】
0005674856.tif 000009
【図９】
0005674856.tif 000010
【図１０】
0005674856.tif 000011
【図１１】
0005674856.tif 000012
【図１２】
0005674856.tif 000013
【図１３】
0005674856.tif 000014
【図１４】
0005674856.tif 000015
【図１５】
0005674856.tif 000016
【図１６】
0005674856.tif 000017
【図１８】
0005674856.tif 000018
【図１７】
0005674856.tif 000019
【図１９】
0005674856.tif 000020
【図２０】
0005674856.tif 000021