(57)【特許請求の範囲】
【請求項１】
入力信号に異なる遅延量が与えられた複数の遅延信号それぞれに対応する歪補償係数である複数の歪補償係数が格納される複数のＬＵＴと、
前記複数の遅延信号及び該複数の遅延信号それぞれに対応する前記複数の歪補償係数に基づいて前記入力信号のプリディストーションを行う歪補償部と、
前記歪補償部によってプリディストーションが行われた入力信号及び該プリディストーションが行われた入力信号を増幅する増幅部から出力された出力信号に基づいて誤差信号を算出する誤差信号算出部と、
前記誤差信号算出部によって算出された誤差信号に基づいて前記複数の歪補償係数の更新用の複数の歪補償係数を演算する更新演算部と、
前記複数の歪補償係数の各歪補償係数に対応する前記ＬＵＴごとに、前記更新演算部によって演算された更新用の歪補償係数があらかじめ設定された範囲内に収まるか否かを判定し、前記範囲内に収まらない歪補償係数を前記範囲内に収める飽和処理を行う飽和処理部と、
前記飽和処理部によって前記更新用の複数の歪補償係数に対して前記飽和処理が行われたか否かを示す係数飽和情報に基づいて、前記複数の歪補償係数の更新を制御する更新制御部と、
を備えたことを特徴とする歪補償装置。
【請求項２】
前記更新制御部は、前記係数飽和情報に基づいて、前記更新用の複数の歪補償係数によって前記複数の歪補償係数を更新させるか、又は前記更新用の複数の歪補償係数による前記複数の歪補償係数の更新を無効化させる
ことを特徴とする請求項１に記載の歪補償装置。
【請求項３】
前記更新制御部は、前記係数飽和情報に基づいて、前記更新用の複数の歪補償係数のうち、少なくとも１つの歪補償係数に対して前記飽和処理が行われたことを検出する検出部と、
前記検出部によって前記少なくとも１つの歪補償係数に対して前記飽和処理が行われたことが検出された場合に、前記更新用の複数の歪補償係数による前記複数の歪補償係数の更新を無効化させる判定部と、
を有することを特徴とする請求項２に記載の歪補償装置。
【請求項４】
前記入力信号の振幅に応じて前記複数の歪補償係数を格納する前記ＬＵＴのアドレスを決定するアドレス決定部をさらに備え、
前記更新制御部は、前記更新用の複数の歪補償係数のうち、少なくとも１つの歪補償係数に対して前記飽和処理が行われたことを検出する検出部と、
前記検出部によって前記少なくとも１つの歪補償係数に対して前記飽和処理が行われたことが検出された場合に、アドレス記憶部に格納された第１のＬＵＴアドレス値と、前記遅延量が与えられていない入力信号に対応する歪補償係数が格納された第２のＬＵＴアドレス値とを比較し、前記第２のＬＵＴアドレス値が前記第１のＬＵＴアドレス値より小さい場合に、前記第１のＬＵＴアドレス値を前記第２のＬＵＴアドレス値に書き換えるアドレス記憶制御部と、
前記アドレス記憶部に記憶された第３のＬＵＴアドレス値と、前記遅延量が与えられていない入力信号に対応する歪補償係数が格納された第４のＬＵＴアドレス値とを比較して、前記第４のＬＵＴアドレス値が前記第３のＬＵＴアドレス値より小さい場合に、前記更新用の複数の歪補償係数によって前記複数の歪補償係数を更新させるアドレス判定部と、
を有することを特徴とする請求項２に記載の歪補償装置。
【請求項５】
ベースバンド信号を生成するベースバンド信号生成部と、
前記ベースバンド信号をＲＦ信号に変換するＲＦ信号生成部と、
前記ＲＦ信号を増幅しアンテナを介して送出する増幅部と、
前記ベースバンド信号に異なる遅延量が与えられた複数の遅延信号それぞれに対応する歪補償係数である複数の歪補償係数が格納される複数のＬＵＴと、
前記複数の遅延信号及び該複数の遅延信号それぞれに対応する前記複数の歪補償係数に基づいて前記ベースバンド信号のプリディストーションを行う歪補償部と、
前記歪補償部によってプリディストーションが行われたベースバンド信号及び該プリディストーションが行われた後、前記増幅部で増幅された出力信号に基づいて誤差信号を算出する誤差信号算出部と、
前記誤差信号算出部によって算出された誤差信号に基づいて前記複数の歪補償係数の更新用の複数の歪補償係数を演算する更新演算部と、
前記複数の歪補償係数の各歪補償係数に対応する前記ＬＵＴごとに、前記更新演算部によって演算された更新用の歪補償係数があらかじめ設定された範囲内に収まるか否かを判定し、前記範囲内に収まらない歪補償係数を前記範囲内に収める飽和処理を行う飽和処理部と、
前記飽和処理部によって前記更新用の複数の歪補償係数に対して前記飽和処理が行われたか否かを示す係数飽和情報に基づいて、前記複数の歪補償係数の更新を制御する更新制御部と、
を備えたことを特徴とする送信機。
【請求項６】
入力信号に異なる遅延量が与えられた複数の遅延信号、及び、複数のＬＵＴに格納される、該複数の遅延信号それぞれに対応する歪補償係数である複数の歪補償係数に基づいて前記入力信号のプリディストーションを行い、
前記プリディストーションが行われた入力信号及び該プリディストーションが行われた入力信号を増幅する増幅部から出力された出力信号に基づいて誤差信号を算出し、
前記算出された誤差信号に基づいて前記複数の歪補償係数の更新用の複数の歪補償係数を演算し、
前記複数の歪補償係数の各歪補償係数に対応する前記ＬＵＴごとに、前記演算された更新用の歪補償係数があらかじめ設定された範囲内に収まるか否かを判定し、前記範囲内に収まらない歪補償係数を前記範囲内に収める飽和処理を行い、
前記更新用の複数の歪補償係数に対して前記飽和処理が行われたか否かを示す係数飽和情報に基づいて、前記複数の歪補償係数の更新を制御する
ことを特徴とする歪補償方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、歪補償装置、送信機及び歪補償方法に関する。
【背景技術】
【０００２】
近年、無線通信の高速化に伴い、送信信号の広帯域化と高ダイナミックレンジ化が進んでいる。このような状況下で、信号品質の劣化を最小限に抑えるために、電力増幅装置に高い線形性が要求されている。また、それと同時に、装置の小型化、運用コストの削減及び環境問題等の観点から、高い電力変換効率で動作する電力増幅装置のニーズが高まっている。
【０００３】
ここで、線形性と電力変換効率とは一般的な電力増幅装置では相反関係にある。例えば、飽和電力からバックオフした線形領域で電力増幅装置を動作させることで、帯域外歪の発生を小さくすることができる。しかし、この場合、電力変換効率が著しく低下し、電力増幅装置の消費電力が増加する。そこで、線形性と電力変換効率とを両立させるために、電力変換効率の高い非線形領域で電力増幅装置を動作させ、その際に発生する非線形歪を除去する歪補償装置を使用して線形性を維持することが行われている。歪補償装置で用いられる歪補償の一形態であるプリディストーション方式（以下、「ＰＤ方式」と言う。）は、電力増幅装置の非線形歪の逆特性を予め送信信号に乗算することで電力増幅装置の出力の線形性を高める技術である。具体的な一形態であるルックアップテーブル（Look Up Table:ＬＵＴ）型歪補償装置は、送信信号の振幅に応じてＬＵＴに格納された歪補償係数を送信信号に乗算することで電力増幅装置の出力の線形性を高める。
【０００４】
高効率動作する歪補償装置においては、メモリ効果という現象が発生することが知られている。メモリ効果とは、ある時刻の電力増幅器の入力に対する出力が過去の入力データの影響を受ける現象である。そのため、ＬＵＴに格納される歪補償係数が現時刻の信号振幅のみで決まるメモリ効果非対応のＰＤ方式の歪補償を、高い電力効率で動作する電力増幅装置に用いた場合、所望の歪抑圧効果を得ることが困難な場合がある。そこで、高い電力効率で動作する電力増幅装置で所望の歪抑圧効果を得るために、現時刻だけではなく、過去のデータも用いてプリディストーション信号を生成するメモリ効果対応のＰＤ方式の歪補償（以下、「メモリＰＤ」と言う。）が提案されている。このメモリＰＤの一つに、送信信号と歪補償係数とでトランスバーサルフィルタ構成をとる、プリディストーション信号を生成する歪補償装置がある。以下では、トランスバーサルフィルタ構成を用いて生成されたプリディストーション信号をトランスバーサル型プリディストーション信号と言う。
【０００５】
ここで、トランスバーサル型プリディストーション信号を用いる従来の歪補償装置の動作の一例を説明する。この例では、フォワード系とフィードバック系のプリディストーション信号生成部があるものとする。歪補償装置は、異なる遅延時間によって遅延された複数の送信信号それぞれに対する歪補償係数を複数のＬＵＴに格納している。そして、各ＬＵＴに格納された歪補償係数はトランスバーサルフィルタ構成を有するフォワード系のプリディストーション信号処理部に入力される。そして、フォワード系のプリディストーション信号生成部は、遅延時間が同じ歪補償係数と送信信号とを乗算し、各乗算結果を加算した信号を、電力増幅器の非線形歪の逆特性を持つプリディストーション信号として出力する。
【０００６】
フォワード系のプリディストーション信号はＤＡ（Digital to Analog）変換された後、キャリア周波数にアップコンバートされ、電力増幅器に入力される。プリディストーションにより非線形歪が除去された電力増幅器の出力は、方向性結合器で一部が折り返され、ダウンコンバート、ＡＤ（Analog to Digital）変換及び復調処理が施され、ディジタルのフィードバック信号となる。フィードバック系のプリディストーション信号生成部は、フォワード系のプリディストーション信号生成部と同様の構成を有する。そして、フィードバック系のプリディストーション信号は、フィードバック信号に対してプリディストーションを行う。歪補償装置は、フォワード系及びフィードバック系のプリディストーション信号の差分である誤差信号の電力が最小になるように歪補償係数の更新用の値を算出して、ＬＵＴに格納された歪補償係数を更新する。ここで、更新用の歪補償係数は、あらかじめ設定した範囲内に収まるようにクリップ等の飽和処理が行われる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第４１８３３６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来技術は、歪補償係数の飽和処理に起因する歪補償性能の劣化を抑制することについて考慮されていない。
【０００９】
すなわち、従来技術では、複数のＬＵＴそれぞれの更新用の歪補償係数に対する飽和処理が互いに独立して行われるため、各ＬＵＴに対する飽和処理に統一性がとれなくなり、歪補償装置全体としての歪補償性能の劣化が引き起こされる場合がある。
【００１０】
また、例えば、あるＬＵＴｉ（０≦ｉ≦Ｎ：Ｎは正の整数）で歪補償係数が飽和してクリップされると、ＬＵＴｉでクリップされた係数の不足分を、他のＬＵＴであるＬＵＴｊ（０≦ｊ≦Ｎ，ｉ≠ｊ）が補うように動作することも考えられる。しかしながら、この場合には、ＬＵＴｊの歪補償係数は本来の最適値から乖離した値に更新される場合があるので、歪補償装置全体としての歪補償性能の劣化が引き起こされる場合がある。
【００１１】
開示の技術は、上記に鑑みてなされたものであって、歪補償係数の飽和処理に起因する歪補償性能の劣化を抑制することができる歪補償装置、送信機及び歪補償方法を実現することを目的とする。
【課題を解決するための手段】
【００１２】
本願の開示する歪補償装置は、一つの態様において、入力信号に異なる遅延量が与えられた複数の遅延信号及び該複数の遅延信号それぞれに対応する歪補償係数に基づいて前記入力信号のプリディストーションを行う歪補償部を備える。また、歪補償装置は、前記歪補償部によってプリディストーションが行われた入力信号及び該プリディストーションが行われた入力信号を増幅する増幅部から出力された出力信号に基づいて誤差信号を算出する誤差信号算出部を備える。また、歪補償装置は、前記誤差信号算出部によって算出された誤差信号に基づいて前記複数の歪補償係数の更新用の複数の歪補償係数を演算する更新演算部を備える。また、歪補償装置は、前記更新演算部によって演算された更新用の複数の歪補償係数のうち少なくとも１つがあらかじめ設定された範囲内に収まらない場合に、前記範囲内に収まらない歪補償係数を前記範囲内に収める飽和処理を行う飽和処理部を備える。また、歪補償装置は、前記飽和処理部によって前記更新用の複数の歪補償係数に対して前記飽和処理が行われたか否かを示す係数飽和情報に基づいて、前記複数の歪補償係数の更新を制御する更新制御部を備える。
【発明の効果】
【００１３】
本願の開示する歪補償装置の一つの態様によれば、歪補償係数の飽和処理に起因する歪補償性能の劣化を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、実施例１に係る送信機の全体構成を示す図である。
【図２】図２は、実施例１に係る送信機のアドレス決定部、ＬＵＴ、及びＰＤ信号生成部の構成を示す図である。
【図３】図３は、実施例１に係る送信機の更新演算部、及び飽和処理部の構成を示す図である。
【図４】図４は、実施例１に係る歪補償装置の処理のフローチャートである。
【図５】図５は、実施例２に係る送信機の全体構成を示す図である。
【図６】図６は、実施例２に係る送信機の飽和処理部の構成を示す図である。
【図７】図７は、実施例２に係る送信機の係数飽和情報の一例を示す図である。
【図８】図８は、実施例２に係る歪補償装置の処理のフローチャートである。
【図９】図９は、実施例３に係る送信機の全体構成を示す図である。
【図１０】図１０は、実施例３に係る送信機の飽和処理部の構成を示す図である。
【図１１】図１１は、実施例３に係る歪補償装置の処理のフローチャートである。
【発明を実施するための形態】
【００１５】
以下に、本願の開示する歪補償装置、送信機及び歪補償方法の実施例を図面に基づいて詳細に説明する。なお、この実施例により開示技術が限定されるものではない。
【実施例１】
【００１６】
図１は、実施例１に係る送信機の全体構成を示す図である。本実施例に係る送信機１００は、図１に示すように、ベースバンド信号生成部１０、キャリア生成部１２、アドレス決定部１４、ＰＤ信号生成部１６、ＬＵＴ１８、飽和処理部２０、及び更新演算部２２を有する。また、送信機１００は、ＤＡＣ（Digital to Analog Convertor）２４、アップコンバータ２６、発振器２８、電力増幅器３０、及びアンテナ３２を有する。また、送信機１００は、乗算器３４、ダウンコンバータ３６、ＡＤＣ（Analog to Digital Convertor）３８、直交復調器４０、ＰＤ信号生成部４２及び減算器４４を有する。歪補償装置は、少なくともアドレス決定部１４、ＰＤ信号生成部１６、ＬＵＴ１８、飽和処理部２０、更新演算部２２、及び減算器４４を有する。ベースバンド信号生成部１０、キャリア生成部１２、アドレス決定部１４、ＰＤ信号生成部１６、ＬＵＴ１８、飽和処理部２０、及び更新演算部２２、直交復調器４０、ＰＤ信号生成部４２及び減算器４４は、ＢＢ（Base Band：ベースバンド）処理部５０に含まれる。ＢＢ処理部５０は、ＣＰＵ（Central Processing Unit）またはＤＳＰ（Digital Signal Processor）などで実現される。また、アップコンバータ２６、発振器２８、電力増幅器３０、乗算器３４、及びダウンコンバータ３６は、ＲＦ（Radio Frequency）部５２に含まれる。ＲＦ部５２は、アナログ回路などにより実現される。
【００１７】
ベースバンド信号生成部１０は、ベースバンド信号を生成する。そして、ベースバンド信号生成部１０は、生成したベースバンド信号をキャリア生成部１２へ出力する。
【００１８】
キャリア生成部１２は、ベースバンド信号の入力をベースバンド信号生成部１０から受ける。そして、キャリア生成部１２は、受信したベースバンド信号を変調し送信信号であるキャリア（搬送波）を生成する。そして、キャリア生成部１２は、生成した送信信号をアドレス決定部１４及びＰＤ信号生成部１６へ出力する。
【００１９】
アドレス決定部１４は、送信信号の振幅に応じて複数の歪補償係数を格納するＬＵＴのアドレスを決定する。ＰＤ信号生成部１６は、送信信号に異なる遅延量が与えられた複数の遅延信号及び複数の遅延信号それぞれに対応する歪補償係数に基づいて送信信号のプリディストーションを行い、プリディストーションを行った送信信号をＤＡＣ２４へ出力する。ＬＵＴ１８は、複数の歪補償係数が格納されるメモリである。更新演算部２２は、減算器４４によって算出された誤差信号の電力を最小とするように歪補償係数を適応的に更新するための更新用の歪補償係数を演算する。飽和処理部２０は、更新演算部２２によって演算された複数の更新用の歪補償係数をあらかじめ設定された範囲内（所望の振幅範囲内）に収める飽和処理を行う。飽和処理部２０は、飽和処理が行われた更新用の歪補償係数をＬＵＴ１８に出力して、ＬＵＴ１８を更新する。アドレス決定部１４、ＰＤ信号生成部１６、ＬＵＴ１８、飽和処理部２０、及び更新演算部２２の詳細は後述する。
【００２０】
ＤＡＣ２４は、ＰＤ信号生成部１６からプリディストーション信号の入力を受ける。ＤＡＣ２４は、受信したプリディストーション信号をディジタル信号からアナログ信号に変換する。ＤＡＣ２４は、アナログ信号に変換したプリディストーション信号をアップコンバータ２６へ出力する。
【００２１】
アップコンバータ２６は、プリディストーション信号の入力をＤＡＣ２４から受ける。アップコンバータ２６は、発振器２８から入力された信号を用いて、受信したプリディストーション信号をキャリア周波数にアップコンバートする。乗算器２６は、キャリア周波数のプリディストーション信号を電力増幅器３０へ出力する。つまり、プリディストーション信号は、ＤＡＣ２４でアナログ信号に変換され、アップコンバータ２６及び発振器２８によりＲＦ信号に変換され電力増幅器３０に入力される。
【００２２】
電力増幅器３０は、プリディストーション信号の入力をアップコンバータ２６から受ける。電力増幅器３０は、受信したプリディストーション信号を増幅し、非線形歪が除去された送信信号を生成する。電力増幅器３０から出力された送信信号は、２つに分岐される。送信信号の一方は、アンテナ３２を介して外部の受信装置に向けて送信され、他方は、乗算器３４へ送信される。
【００２３】
ダウンコンバータ３４は、電力増幅器３０から出力された送信信号の入力を受ける。ダウンコンバータ３４は、発振器３６から入力された信号を用いて、受信した送信信号をベースバンド、またはＩＦ信号の周波数にダウンコンバートする。ダウンコンバータ３４は、ダウンコンバートした信号をＡＤＣ３８へ出力する。
【００２４】
ＡＤＣ３８は、ベースバンドまたはＩＦ信号の周波数にダウンコンバートされた信号の入力をダウンコンバータ３４から受ける。ＡＤＣ３８は、入力された信号をディジタル信号に変換する。そして、ＡＤＣ３８は、ディジタル信号に変換した信号を直交復調器４０へ出力する。
【００２５】
直交復調器４０は、ディジタル信号に変換された信号の入力をＡＤＣ３８から受ける。直交復調器４０は、受信した信号に対して直交復調を行い、Ｉ（Inphase）信号及びＱ（Quadrature）信号からなるフィードバック信号を生成する。直交復調器４０は、フィードバック信号をＰＤ信号生成部４２及び更新演算部２２へ出力する。
【００２６】
ＰＤ信号生成部４２は、図示していないがＰＤ信号生成部１６と同様の構成を有する。本実施例では、ＰＤ信号生成部４２は、Ｎ個のタップ、Ｎ＋１個の乗算器及び１個の加算器を有する。ＰＤ信号生成部４２は、フィードバック信号の入力を直交復調器４０から受ける。そして、ＰＤ信号生成部４２は、自己が有するタップ遅延線を通過させることで、受信した信号に対して順次遅延を与えていく。そして、ＰＤ信号生成部４２は、各タップを通過しそのタップによって遅延が与えられた直後の信号を分岐し、Ｎ個の信号を生成する。具体的には、このＮ個の信号は、フィードバック信号に対してτ、２τ、・・・、Ｎτの遅延がそれぞれ与えられた信号である。そして、ＰＤ信号生成部４２は、フィードバック信号及び遅延を与えたフィードバック信号を自己が有する乗算器へ入力する。また、ＰＤ信号生成部４２の各乗算器には、ＬＵＴ１８から出力された歪補償係数が入力される。ＰＤ信号生成部４２は、各乗算器で乗算を行い、その乗算結果を自己の加算器に入力する。そして、ＰＤ信号生成部４２は、加算器で乗算結果を加算し、プリディストーションが行われたフィードバック信号（以下では、「ＦＢ（Feed Back）系プリディストーション信号」と言う。）を生成する。そしてＰＤ信号生成部４２は、ＦＢ系プリディストーション信号を減算器４４へ出力する。
【００２７】
減算器４４は、プリディストーション信号の入力をＰＤ信号生成部１６から受ける。また、減算器４４は、ＦＢ系プリディストーション信号の入力をＰＤ信号生成部４２から受ける。そして、減算器４４は、プリディストーション信号とＦＢ系プリディストーション信号との差分を計算し、誤算信号を生成する。減算器４４は、生成した誤差信号を更新演算部２２へ出力する。
【００２８】
続いて、アドレス決定部１４、ＬＵＴ１８、及びＰＤ信号生成部１６の詳細を説明する。図２は、実施例１に係る送信機のアドレス決定部、ＬＵＴ、及びＰＤ信号生成部の構成を示す図である。図２に示すように、アドレス変換部１４０、及びタップ１４２（１）〜タップ１４２（Ｎ）（Ｎは正の整数）というＮ個のタップを有する。タップ１４２（１）〜タップ１４２（Ｎ）は、遅延時間τを与えるタップ１４２がＮ個直列に配置されたタップ遅延線を形成する。アドレス変換部１４０は、送信信号の入力をキャリア生成部１２から受ける。以下では、入力された送信信号を「入力信号」と言う。また、ＬＵＴ１８は、ＬＵＴ０１８０（０）〜ＬＵＴＮ１８０（Ｎ）というＮ＋１個のＬＵＴを有する。以下では、タップ１４２（１）〜タップ１４２（Ｎ）を区別しない場合には、単にタップ１４２と言う。またＬＵＴ０１８０（０）〜ＬＵＴＮ１８０（Ｎ）を区別しない場合には、単にＬＵＴ１８０と言う。
【００２９】
アドレス変換部１４０は、入力信号の振幅をＬＵＴ１８０のアドレスに変換する機能を有する。アドレス変換部１４０は、例えばある時相（ｔ）におけるＬＵＴ０１８０（０）のアドレス値をａ（ｔ）とすると、ａ（ｔ）＝ｆ（｜ｘ（ｔ）｜）という関数を用いてアドレス値ａ（ｔ）を求める。ここで、ｘ（ｔ）は、ある時相（ｔ）における入力信号を表し、｜ｘ（ｔ）｜は、ある時相（ｔ）における入力信号の振幅を表す。つまり、アドレス変換部１４０は、入力信号の振幅に応じたＬＵＴ１８０のアドレス値を出力する。
【００３０】
アドレス決定部１４は、アドレス変換部１４０から出力されたアドレス値ａ（ｔ）をタップ遅延線上のタップ１４２（１）からタップ１４２（Ｎ）に向けて各タップ１４２を順番に通過させる。各タップ１４２は、通過したアドレス値ａ（ｔ）に対して１クロックずつ遅延時間τを与える。そして、アドレス決定部１４は、各タップ１４２を通過する前のアドレス値ａ（ｔ）をＬＵＴ１８００（０）へ供給する。また、アドレス決定部１４は、各タップ１４２を通過した直後のアドレス値ａ（ｔ−１），ａ（ｔ−２）・・・ａ（ｔ−Ｎ）を、ＬＵＴ１８０１（１）〜ＬＵＴＮ１８０（Ｎ）へ供給する。
【００３１】
ＰＤ信号生成部１６は、図２に示すように、タップ１６０（１）〜タップ１６０（Ｎ）というＮ個のタップ、乗算器１６２（０）〜乗算器１６２（Ｎ）というＮ＋１個の乗算器及び加算器１６４を有する。以下では、タップ１６０（１）〜タップ１６０（Ｎ）を区別しない場合には、単にタップ１６０と言う。また、乗算器１６２（０）〜乗算器１６２（Ｎ）を区別しない場合には、単に乗算器１６２と言う。
【００３２】
ＰＤ信号生成部１６は、図２に示すように、遅延時間τを与えるタップ１６０がＮ個直列に配置されたタップ遅延線を有する。ＰＤ信号生成部１６は、送信信号の入力をキャリア生成部１２から受ける。
【００３３】
そして、ＰＤ信号生成部１６は、入力信号をタップ遅延線上のタップ１６０（１）からタップ１６０（Ｎ）に向けて各タップ１６０を順番に通過させる。各タップ１６０は、通過した入力信号に対して遅延時間τを与える。そして、ＰＤ信号生成部１６は、各タップ１６０を通過した直後の入力信号を分岐させ、乗算器１６２へ供給する。すなわち、ＰＤ信号生成部１６は、入力信号に対してτ、２τ、・・・、Ｎτの遅延をそれぞれ与えたＮ個の信号を生成する。以下では、オリジナルの入力信号を０の遅延が与えられた信号として考え、タップ１６０によって遅延が与えられたＮ個の信号に入力信号を加えてできる、Ｎ＋１個の信号を遅延信号と言う。
【００３４】
乗算器１６２は、遅延を与える前の入力信号に対応する１個の乗算器と各タップ１６０の出力に対応するＮ個の乗算器とからなる。そして、乗算器１６２（０）が、入力信号の入力を受けるとともに、他の乗算器１６２（１）〜乗算器１６２（Ｎ）は、対応するタップ１６０から出力された信号の入力を受ける。すなわち、Ｎ＋１個の乗算器１６２は、それぞれ対応する各遅延信号の入力を受けることになる。さらに、乗算器１６２は、歪補償係数を各ＬＵＴ１８０から受ける。具体的には、乗算器１６２（ｉ）は、ＬＵＴｉから歪補償係数の入力を受ける。ここで、ｉ＝０、１、・・・、Ｎである。そして、乗算器１６２は、入力された遅延信号と歪補償係数とを複素乗算し、乗算結果を加算器１６４へ出力する。なお、歪補償係数として０が入力された場合、乗算器１６２は０を出力する。
【００３５】
加算器１６４は、乗算結果の入力を各乗算器１６２から受ける。加算器１６４は、入力されたＮ＋１個の乗算結果を加算し、プリディストーションが行われた送信信号（以下では、「プリディストーション信号」と言う。）を生成する。このプリディストーション信号は、電力増幅器３０の非線形歪の逆特性を有している。ここで、乗算器１６２から０が入力された場合には、その乗算器１６２に入力された遅延信号はプリディストーション信号の生成には用いられないことになる。
【００３６】
加算器１６４は、生成したプリディストーション信号をＤＡＣ２４へ出力する。また加算器１６４は、プリディストーション信号を減算器４４へ出力する。
【００３７】
次に、図１に示すように、更新演算部２２は、誤差信号の入力を減算器４４から受ける。また、更新演算部２２は、歪補償係数の入力をＬＵＴ１８から受ける。さらに、更新演算部２２は、フィードバック信号の入力を直交復調器４０から受ける。そして、更新演算部２２は、受信した誤差信号及びフィードバック信号に対して最急降下法の一種であるＬＭＳ（Least Mean Square）アルゴリズムを用いることで、新たな（更新用の）歪補償係数を演算する。そして、更新演算部２２は、新たな歪補償係数を飽和処理部２０へ供給する。
【００３８】
続いて、図３を参照して、更新演算部２２及び飽和処理部２０の詳細を説明する。図３は、実施例１に係る送信機の更新演算部、及び飽和処理部の構成を示す図である。更新演算部２２は、図３に示すように１つの乗算器２２０、Ｎ＋１個の乗算器２２２（０）〜乗算器２２２（Ｎ）及びＮ個のタップ２２４（１）〜タップ２２４（Ｎ）を有する。さらに、更新演算部２２は、Ｎ＋１個の加算器２２６（０）〜加算器２２６（Ｎ）及びｃｏｎｊ（conjugate：複素共役演算部）２２８を有する。以下、乗算器２２２（０）〜乗算器２２２（Ｎ）を区別しない場合には、単に乗算器２２２と言い、タップ２２４（１）〜タップ２２４（Ｎ）を区別しない場合には、単にタップ２２４と言う。
【００３９】
飽和処理部２０は、図３に示すように、ＬＵＴ０用飽和処理部２００（０）〜ＬＵＴＮ用飽和処理部２００（Ｎ）というＮ＋１個のＬＵＴ用飽和処理部及び更新制御部２０２を有する。ＬＵＴ０用飽和処理部２００（０）〜ＬＵＴＮ用飽和処理部２００（Ｎ）にはそれぞれ、閾値ＴＨ０〜閾値ＴＨＮが入力される。以下、ＬＵＴ０用飽和処理部２００（０）〜ＬＵＴＮ用飽和処理部２００（Ｎ）を区別しない場合には、単にＬＵＴ用飽和処理部２００と言う。
【００４０】
乗算器２２０は、誤差信号（以下では、「ｅ（ｔ）」と表す。）を減算器４４から受信する。ここで、次の数１式で表されるｕ（ｔ）がＰＤ信号生成部１６から供給されるプリディストーション信号である。
【００４１】
【数１】
0005707999.tif 000002
【００４２】
また、次の数２式で表されるｖ（ｔ）がＰＤ信号生成部４２から供給される信号である。
【００４３】
【数２】
0005707999.tif 000003
【００４４】
乗算器２２０に供給される誤差信号ｅ（ｔ）はｕ（ｔ）−ｖ（ｔ）と表される。
【００４５】
そして、乗算器２２０は、ステップサイズμを誤差信号ｅ（ｔ）に乗算し、誤差信号をμによりスケーリングした誤差信号（μ×ｅ（ｔ））を算出する。そして、乗算器２２０は、μによりスケーリングされた誤差信号（μ×ｅ（ｔ））を各乗算器２２２（０）〜２２２（Ｎ）へ出力する。
【００４６】
ｃｏｎｊ２２８は、フィードバック信号の入力を直交復調器４０から受ける。そして、ｃｏｎｊ２２８は、フィードバック信号ｙ（ｔ）の複素共役ｙ（ｔ）＊を求め乗算器２２２（０）及びタップ２２４（１）へ出力する。ここで、「＊」は共役複素数演算を表している。
【００４７】
タップ２２４（１）は、複素共役ｙ（ｔ）＊に対して遅延τを与え乗算器２２２（１）及びタップ２２４（２）へ出力する。このように、タップ２２４（ｊ）（１≦ｊ≦Ｎ）は、入力された信号に遅延τを与えて、乗算器２２２（ｊ）及びタップ２２４（ｊ＋１）へ出力する。ただし、タップ２２４（Ｎ）は、後続のタップが無いので、入力された信号に遅延τを与えて乗算器２２２（Ｎ）へ出力するのみである。以下では、タップ２２４（ｉ）によって遅延τが与えられた後の信号及び遅延が与えられる前の信号をまとめてｙ（ｔ−ｉ）＊（０≦ｉ≦Ｎ）とする。このｙ（ｔ−ｉ）＊はｉクロック過去のフィードバック信号ｙ（ｔ−ｉ）の複素共役である。ｉ＝０の場合は、オリジナルのフィードバック信号ｙ（ｔ）の複素共役となる。
【００４８】
乗算器２２２（ｉ）は、μによりスケーリングされた誤差信号（μ×ｅ（ｔ））に遅延ｉτが与えられたフィードバック信号の複素共役ｙ（ｔ−ｉ）＊を乗算し、μ×ｅ（ｔ）×ｙ（ｔ−ｉ）＊を求める。そして、乗算器２２２（ｉ）は、乗算結果μ×ｅ（ｔ）×ｙ（ｔ−ｉ）＊を加算器２２６（ｉ）へ出力する。
【００４９】
加算器２２６（ｉ）は、ＬＵＴｉ１８０（ｉ）が出力した歪補償係数ＬＵＴｉ｛ａ（ｔ−ｉ）｝の入力を受ける。また、加算器２２６（ｉ）は、乗算結果μ×ｅ（ｔ）×ｙ（ｔ−ｉ）＊の入力を乗算器２２２（ｉ）から受ける。そして、加算器１３５（ｉ）は、歪補償係数ＬＵＴｉ｛ａ（ｔ）｝と乗算結果μ×ｅ（ｔ）×ｙ（ｔ−ｉ）＊とを加算しＬＵＴｉ｛ａ（ｔ）｝＋μ×ｅ（ｔ）×ｙ（ｔ−ｉ）＊をＬＵＴｉ１８０（ｉ）のアドレスａ（ｔ）における新たな歪補償係数として求める。そして、加算器２２６（ｉ）は、算出した歪補償係数ＬＵＴｉ｛ａ（ｔ）｝＋μ×ｅ（ｔ）×ｙ（ｔ−ｉ）＊をＬＵＴｉ用飽和処理部２００（ｉ）へ供給する。
【００５０】
ＬＵＴ用飽和処理部２００は、更新演算部２２によって演算された更新用の複数の歪補償係数ＬＵＴｉ｛ａ（ｔ）｝＋μ×ｅ（ｔ）×ｙ（ｔ−ｉ）＊をあらかじめ設定された範囲内に収める飽和処理を行う。具体的には、ＬＵＴ用飽和処理部２００は、次の数３式に示すように、各ＬＵＴ１８０に対応した更新用の歪補償係数の振幅が予めＬＵＴ１８０毎に用意した閾値ＴＨを超える（＝係数が飽和する）場合は、クリップ等の処理を施して歪補償係数を制限する。
【００５１】
【数３】
0005707999.tif 000004
【００５２】
また、更新制御部２０２は、更新用の複数の歪補償係数ＬＵＴｉ｛ａ（ｔ）｝＋μ×ｅ（ｔ）×ｙ（ｔ−ｉ）＊に対して飽和処理が行われたか否かを示す係数飽和情報を、各ＬＵＴ用飽和処理部２００から受信する。そして、更新制御部２０２は、各ＬＵＴ用飽和処理部２００から受信した係数飽和情報に基づいて、各ＬＵＴ用飽和処理部２００から出力される歪補償係数を制御する制御信号を、各ＬＵＴ用飽和処理部２００へ出力する。これにより、更新制御部２０２は、各ＬＵＴ用飽和処理部２００から出力される歪補償係数を制御する。言い換えると、更新制御部２０２は、各ＬＵＴ用飽和処理部２００から受信した係数飽和情報に基づいて、複数のＬＵＴ１８０の歪補償係数の更新を制御する。更新制御部２０２は、例えば、更新用の複数の歪補償係数の係数飽和情報に基づいて、更新用の複数の歪補償係数によって各ＬＵＴ１８０に格納された複数の歪補償係数を更新させるか、又は更新用の複数の歪補償係数による複数の歪補償係数の更新を無効化させる。なお、更新用の複数の歪補償係数による更新を無効化させるということは、更新用の複数の歪補償係数による各ＬＵＴ１８０に格納された複数の歪補償係数の更新を行わないことである。又は、更新用の複数の歪補償係数による更新を無効化させるということは、更新用の複数の歪補償係数ではなく、各ＬＵＴ１８０に格納されている更新前の歪補償係数によって再度各ＬＵＴ１８０を更新するということである。
【００５３】
次に、実施例１に係る歪補償装置の処理を説明する。図４は、実施例１に係る歪補償装置の処理のフローチャートである。図４に示すように、まず、ＰＤ信号生成部１６は、入力信号に異なる遅延量が与えられた複数の遅延信号及び該複数の遅延信号それぞれに対応する歪補償係数に基づいて入力信号のプリディストーションを行う（ステップＳ１０１）。続いて、減算器４４は、ステップＳ１０１によってプリディストーションが行われた入力信号及び該プリディストーションが行われた入力信号を増幅する電力増幅器３０から出力された出力信号に基づいて誤差信号を算出する（ステップＳ１０２）。
【００５４】
続いて、更新演算部２２は、ステップＳ１０２によって算出された誤差信号に基づいて、入力信号に異なる遅延量が与えられた複数の遅延信号それぞれに対応する更新用の歪補償係数を演算する（ステップＳ１０３）。続いて、ＬＵＴ用飽和処理部２００は、ステップＳ１０３によって演算された更新用の複数の歪補償係数をあらかじめ設定された範囲内に収める飽和処理を行う（ステップＳ１０４）。続いて、更新制御部２０２は、ステップＳ１０３によって演算された更新用の複数の歪補償係数に対して飽和処理が行われたか否かを示す係数飽和情報に基づいて、ＬＵＴ用飽和処理部２００から出力される複数の歪補償係数を制御する（ステップＳ１０５）。
【００５５】
以上、実施例１によれば、歪補償係数の飽和処理に起因する歪補償性能の劣化を抑制することができる。すなわち、実施例１の歪補償装置は、各ＬＵＴ１８０の歪補償係数に対して独立した飽和処理を実施するのではなく、複数のＬＵＴ１８０における歪補償係数の飽和を監視し、それらの情報に基づいて各ＬＵＴ１８０の歪補償係数の飽和処理を制御する。このように、実施例１の歪補償装置によれば、複数のＬＵＴ１８０から収集した飽和情報に基づいて各ＬＵＴ用飽和処理部を制御するため、あるＬＵＴで発生した歪補償係数の飽和による影響が各ＬＵＴに無秩序には伝播しなくなる。その結果、実施例１の歪補償装置は、歪補償係数の飽和時の歪補償特性の劣化を改善することができる。  
【実施例２】
【００５６】
次に、実施例２に係る送信機について説明する。図５は、実施例２に係る送信機の全体構成を示す図である。図６は、実施例２に係る送信機の飽和処理部の構成を示す図である。図７は、実施例２に係る送信機の係数飽和情報の一例を示す図である。図７の上図は、横軸が時間を示し、縦軸が更新用の歪補償係数の振幅を示している。図７の下図は、横軸が時間を示し、縦軸が係数飽和情報を示している。図５，図６に示すように、実施例２に係る送信機は、実施例１に係る送信機に対して飽和処理部２０の構成が異なるだけであり、その他の構成は実施例１に係る送信機と同様であるので重複する説明は省略する。
【００５７】
図６に示すように、ＬＵＴ０用飽和処理部２００（０）は、クリップ部２０４（０）と、ＳＥＬ（Selector）２０６（０）とを有する。クリップ部２０４（０）には、閾値ＴＨ０と、更新演算部２２によって演算された更新用の歪補償係数とが入力される。
【００５８】
クリップ部２０４（０）は、更新後の歪補償係数の振幅が閾値ＴＨ０より大きい場合、更新用の歪補償係数の振幅を閾値に一致させて（閾値でクリップさせて）ＳＥＬ２０６（０）へ出力する。また、クリップ部２０４（０）は、更新用の歪補償係数の振幅が、閾値ＴＨ０以下の場合は更新用の歪補償係数をそのままＳＥＬ２０６（０）へ出力する。
【００５９】
また、クリップ部２０４（０）は、歪補償係数に対して飽和処理を行った場合は「１」，飽和処理を行わなかった場合は「０」の信号を係数飽和情報として更新制御部２０２へ出力する。すなわち、図７に示すように、更新用の歪補償係数の振幅信号が閾値ＴＨより小さい場合には、係数飽和情報として「０」が出力される。一方、更新用の歪補償係数の振幅信号が閾値ＴＨより大きい場合には、係数飽和情報として「１」が出力される。
【００６０】
ＳＥＬ２０６（０）には、クリップ部２０４（０）から出力された歪補償係数と、更新演算部２２によって演算される前の更新前歪補償係数と、更新制御部２０２から出力された制御信号とが入力される。ＳＥＬ２０６（０）は、更新制御部２０２から出力された制御信号に応じて、クリップ部２０４（０）から出力された歪補償係数と、更新演算部２２によって演算される前の更新前歪補償係数とのいずれか一方を選択して出力する。例えば、ＳＥＬ２０６（０）は、更新制御部２０２から出力された「０」又は「１」の信号を制御信号として入力し、制御信号が「０」であれば、クリップ部２０４（０）から出力された歪補償係数を出力する。一方、ＳＥＬ２０６（０）は、制御信号が「１」であれば、更新演算部２２によって演算される前の更新前歪補償係数を出力する。なお、ＬＵＴ１用飽和処理部２００（１）〜ＬＵＴＮ用飽和処理部２００（Ｎ）の構成は、ＬＵＴ０用飽和処理部２００（０）の構成と同様であるので、説明を省略する。
【００６１】
更新制御部２０２は、検出部２０８と、判定部２１０とを有する。検出部２０８には、各ＬＵＴ用飽和処理部２００から、歪補償係数に対してクリップ部２０４によって飽和処理が行われたか否かを示す係数飽和情報が入力される。検出部２０８は、各ＬＵＴ１８０の歪補償係数に対する係数飽和情報に基づいて、更新演算部２２によって演算された更新用の複数の歪補償係数のうち、少なくとも１つの歪補償係数に対して飽和処理が行われたことを検出する。
【００６２】
例えば、検出部２０８には、各ＬＵＴ用飽和処理部２００から、歪補償係数に対してクリップ部２０４によって飽和処理が行われた場合は「１」，飽和処理が行われていない場合は「０」の信号の係数飽和情報が入力される。検出部２０８は、各ＬＵＴ用飽和処理部２００から受信した係数飽和情報の総和を求め、総和が「０」の場合は、いずれのＬＵＴ用飽和処理部２００においても、クリップ部２０４によって飽和処理が行われていないことを検出する。一方、検出部２０８は、各ＬＵＴ用飽和処理部２００から受信した係数飽和情報の総和を求め、総和が例えば「１」の場合は、ＬＵＴ用飽和処理部２００の少なくとも１つにおいて、クリップ部２０４によって飽和処理が行われたことを検出する。なお、検出部２０８は、各ＬＵＴ用飽和処理部２００から受信した係数飽和情報の総和が「１」以上の場合は「１」を出力するものとする。
【００６３】
判定部２１０は、検出部２０８によって少なくとも１つの歪補償係数に対して飽和処理が行われたことが検出された場合に、更新演算部２２によって演算される前の複数の更新前歪補償係数を選択して各ＬＵＴ用飽和処理部２００から出力させる。例えば、判定部２１０は、検出部２０８から出力された総和信号が「０」の場合は、いずれのＬＵＴ用飽和処理部２００においても飽和処理が行われていないと判定し、制御信号として「０」を出力する。また、判定部２１０は、検出部２０８から出力された総和信号が「１」の場合は、ＬＵＴ用飽和処理部２００の少なくとも１つにおいて飽和処理が行われたと判定し、制御信号として「１」を出力する。各ＳＥＬ２０６は、判定部２１０から出力された制御信号が「０」であれば、クリップ部２０４から出力された歪補償係数を出力する。一方、各ＳＥＬ２０６は、制御信号が「１」であれば、更新演算部２２によって演算されていない更新前歪補償係数を出力する。
【００６４】
次に、実施例２に係る歪補償装置の処理を説明する。図８は、実施例２に係る歪補償装置の処理のフローチャートである。図８に示すように、まず、ＰＤ信号生成部１６は、入力信号に異なる遅延量が与えられた複数の遅延信号及び該複数の遅延信号それぞれに対応する歪補償係数に基づいて入力信号のプリディストーションを行う（ステップＳ２０１）。続いて、減算器４４は、ステップＳ２０１によってプリディストーションが行われた入力信号及び該プリディストーションが行われた入力信号を増幅する電力増幅器３０から出力された出力信号に基づいて誤差信号を算出する（ステップＳ２０２）。続いて、更新演算部２２は、ステップＳ２０２によって算出された誤差信号に基づいて、入力信号に異なる遅延量が与えられた複数の遅延信号それぞれに対応する更新用の歪補償係数を演算する（ステップＳ２０３）。
【００６５】
続いて、ＬＵＴ用飽和処理部２００は、ステップＳ２０３によって演算された更新用の複数の歪補償係数をあらかじめ設定された範囲内に収める飽和処理を行う（ステップＳ２０４）。続いて、検出部２０８は、ステップＳ２０３によって演算された更新用の複数の歪補償係数に対して飽和処理が行われたか否かを示す係数飽和情報の少なくとも１つが「１」か否かを検出する（ステップＳ２０５）。続いて、判定部２１０は、係数飽和情報の少なくとも１つが「１」の場合（ステップＳ２０５でＹｅｓ）、更新前の歪補償係数を出力させる制御信号「１」を出力し、ＳＥＬ２０６は更新前の歪補償係数を出力する（ステップＳ２０６）。一方、判定部２１０は、係数飽和情報の少なくとも１つが「１」でない場合（ステップＳ２０５でＮｏ）、更新用の歪補償係数を出力させる制御信号「０」を出力し、ＳＥＬ２０６は更新用の歪補償係数を出力する（ステップＳ２０７）。
【００６６】
以上、実施例２によれば、歪補償係数の飽和処理に起因する歪補償性能の劣化を抑制することができる。すなわち、実施例２の歪補償装置は、全てのＬＵＴ１８０で歪補償係数の飽和が発生しない場合のみ、更新用の歪補償係数を各ＬＵＴ１８０に書き込むことができる。また、実施例２の歪補償装置は、少なくとも１つ以上のＬＵＴで歪補償係数が飽和した場合には、更新前の歪補償係数を各ＬＵＴ１８０に書き込むことにより歪補償係数の更新を無効化することができる。このように、実施例２の歪補償装置は、各ＬＵＴ１８０の歪補償係数に対して独立した飽和処理を実施するのではなく、複数のＬＵＴ１８０における歪補償係数の飽和を監視し、それらの情報に基づいて各ＬＵＴ１８０の歪補償係数の飽和処理を制御する。実施例２の歪補償装置によれば、複数のＬＵＴ１８０から収集した飽和情報に基づいて各ＬＵＴ用飽和処理部を制御するため、あるＬＵＴで発生した歪補償係数の飽和による影響が各ＬＵＴに無秩序には伝播しなくなる。その結果、実施例２の歪補償装置は、歪補償係数の飽和時の歪補償特性の劣化を改善することができる。なお、歪補償係数の更新を無効化する手段は実施例２に記載された手段に限定されるものではない。例えば、制御信号をＬＵＴの書き込み制御信号（ライトイネーブル）として使用し、更新を無効化したい期間だけＬＵＴへの歪補償係数の書き込みを不可にする方法でもよい。
【実施例３】
【００６７】
次に、実施例３に係る送信機について説明する。図９は、実施例３に係る送信機の全体構成を示す図である。図１０は、実施例３に係る送信機の飽和処理部の構成を示す図である。図９，図１０に示すように、実施例３に係る送信機は、実施例１に係る送信機に対して飽和処理部２０の構成が異なるとともに、ＬＵＴ１８から出力されたＬＵＴアドレス値ａ（ｔ）が飽和処理部２０に入力される点が異なるだけであり、その他の構成は実施例１に係る送信機と同様であるので重複する説明は省略する。また、図１０に示すように、ＬＵＴ用飽和処理部２００の構成は実施例２と同様であるので、説明を省略する。
【００６８】
更新制御部２０２は、検出部２０８と、アドレス記憶制御部２１２と、アドレス判定部２１４とを有する。アドレス記憶制御部２１２及びアドレス判定部２１４にはそれぞれ、遅延量が与えられていない入力信号ｘ（ｔ）に対応する歪補償係数ＬＵＴ０｛ａ（ｔ）｝が格納されたＬＵＴアドレス値ａ（ｔ）が周期的に入力される。検出部２０８には、各ＬＵＴ用飽和処理部２００から、歪補償係数に対してクリップ部２０４によって飽和処理が行われたか否かを示す係数飽和情報が入力される。検出部２０８は、各ＬＵＴ１８０の歪補償係数に対する係数飽和情報に基づいて、更新演算部２２によって演算された更新用の複数の歪補償係数のうち、少なくとも１つの歪補償係数に対して飽和処理が行われたことを検出する。
【００６９】
例えば、検出部２０８には、各ＬＵＴ用飽和処理部２００から、歪補償係数に対してクリップ部２０４によって飽和処理が行われた場合は「１」，飽和処理が行われていない場合は「０」の信号の係数飽和情報が入力される。検出部２０８は、各ＬＵＴ用飽和処理部２００から受信した係数飽和情報の総和を求め、総和が「０」の場合は、いずれのＬＵＴ用飽和処理部２００においても、クリップ部２０４によって飽和処理が行われていないことを検出する。一方、検出部２０８は、各ＬＵＴ用飽和処理部２００から受信した係数飽和情報の総和を求め、総和が例えば「１」の場合は、ＬＵＴ用飽和処理部２００の少なくとも１つにおいて、クリップ部２０４によって飽和処理が行われたことを検出する。なお、検出部２０８は、各ＬＵＴ用飽和処理部２００から受信した係数飽和情報の総和が「１」以上の場合は「１」を出力するものとする。
【００７０】
アドレス記憶制御部２１２は、ＬＵＴアドレス値が格納されたアドレス記憶部２１３を有する。説明の便宜上、アドレス記憶部２１３に格納されたアドレス値はａ（ｕ）であると仮定して以下の説明を行う。アドレス記憶制御部２１２は、検出部２０８によって少なくとも１つの歪補償係数に対して飽和処理が行われたことが検出された場合に、アドレス記憶部２１３に格納されたＬＵＴアドレス値ａ（ｕ）と、自身に入力されたＬＵＴアドレス値ａ（ｔ）とを比較する。言い換えれば、アドレス記憶制御部２１２は、検出部２０８から出力された係数飽和情報の総和が「１」の場合には、アドレス記憶部２１３に格納されたＬＵＴアドレス値ａ（ｕ）と、自身に入力されたＬＵＴアドレス値ａ（ｔ）とを比較する。
【００７１】
そして、アドレス記憶制御部２１２は、ＬＵＴアドレス値ａ（ｔ）がＬＵＴアドレス値ａ（ｕ）より小さい場合に、ＬＵＴアドレス値ａ（ｕ）をＬＵＴアドレス値ａ（ｔ）に書き換える。つまり、アドレス記憶制御部２１２は、アドレス記憶部２１３に格納されるＬＵＴアドレス値をａ（ｔ）に書き換える。また、アドレス記憶制御部２１２は、アドレス記憶部２１３に格納されたＬＵＴアドレス値をアドレス判定部２１４へ出力する。つまり、ＬＵＴアドレス値ａ（ｔ）＜ＬＵＴアドレス値ａ（ｕ）の場合、アドレス記憶部２１３には、ＬＵＴアドレス値ａ（ｔ）が格納される。一方、ＬＵＴアドレス値ａ（ｔ）≧ＬＵＴアドレス値ａ（ｕ）の場合、アドレス記憶部２１３には、ＬＵＴアドレス値ａ（ｕ）がそのまま格納される。これにより、アドレス記憶部２１３に保持されるＬＵＴアドレス値は、過去にいずれかのＬＵＴ１８０で歪補償係数の飽和が検出された際の最小のアドレス値となる。以下、説明の便宜上、アドレス記憶部２１３にはＬＵＴアドレス値ａ（ｕ´）が格納されていると仮定して説明を行う。また、説明の便宜上、アドレス判定部２１４には、遅延量が与えられていない入力信号に対応する歪補償係数が格納されたＬＵＴアドレス値としてＬＵＴアドレス値ａ（ｔ´）が入力されると仮定して説明を行う。
【００７２】
アドレス判定部２１４は、更新用の歪補償係数が演算される制御タイミングごとに、アドレス記憶部２１３に記憶されたＬＵＴアドレス値ａ（ｕ´）と、自身に入力されるＬＵＴアドレス値ａ（ｔ´）とを比較する。そして、アドレス判定部２１４は、ＬＵＴアドレス値ａ（ｔ´）がＬＵＴアドレス値ａ（ｕ´）より小さい場合に、更新演算部２２によって演算された更新用の複数の歪補償係数を選択してＬＵＴ用飽和処理部から出力させる。
【００７３】
アドレス判定部２１４は、例えば、ＬＵＴアドレス値ａ（ｔ´）がＬＵＴアドレス値ａ（ｕ´）より小さい場合に、「０」の信号を制御信号として出力する。一方、アドレス判定部２１４は、例えば、ＬＵＴアドレス値ａ（ｔ´）がＬＵＴアドレス値ａ（ｕ´）より大きい場合に、「１」の信号を制御信号として出力する。各ＳＥＬ２０６は、アドレス判定部２１４から出力された制御信号が「０」であれば、クリップ部２０４から出力された歪補償係数を出力する。一方、各ＳＥＬ２０６は、制御信号が「１」であれば、更新演算部２２によって演算される前の更新前歪補償係数を出力する。
【００７４】
次に、実施例３に係る歪補償装置の処理を説明する。図１１は、実施例３に係る歪補償装置の処理のフローチャートである。図１１に示すように、まず、ＰＤ信号生成部１６は、入力信号に異なる遅延量が与えられた複数の遅延信号及び該複数の遅延信号それぞれに対応する歪補償係数に基づいて入力信号のプリディストーションを行う（ステップＳ３０１）。続いて、減算器４４は、ステップＳ３０１によってプリディストーションが行われた入力信号及び該プリディストーションが行われた入力信号を増幅する電力増幅器３０から出力された出力信号に基づいて誤差信号を算出する（ステップＳ３０２）。続いて、更新演算部２２は、ステップＳ３０２によって算出された誤差信号に基づいて、入力信号に異なる遅延量が与えられた複数の遅延信号それぞれに対応する更新用の歪補償係数を演算する（ステップＳ３０３）。
【００７５】
続いて、ＬＵＴ用飽和処理部２００は、ステップＳ３０３によって演算された更新用の複数の歪補償係数をあらかじめ設定された範囲内に収める飽和処理を行う（ステップＳ３０４）。続いて、検出部２０８は、ステップＳ２０３によって演算された更新用の複数の歪補償係数に対して飽和処理が行われたか否かを示す係数飽和情報の少なくとも１つが「１」か否かを検出する（ステップＳ３０５）。続いて、アドレス記憶制御部２１２は、係数飽和情報の少なくとも１つが「１」の場合（ステップＳ３０５でＹｅｓ）、ＬＵＴアドレス値ａ（ｔ）＜ＬＵＴアドレス値ａ（ｕ）であるか否かを判定する（ステップＳ３０６）。続いて、アドレス記憶制御部２１２は、ＬＵＴアドレス値ａ（ｔ）＜ＬＵＴアドレス値ａ（ｕ）である場合には（ステップＳ３０６でＹｅｓ）、アドレス記憶部２１３にＬＵＴアドレス値ａ（ｔ）を格納する（ステップＳ３０７）。
【００７６】
続いて、アドレス判定部２１４は、ステップＳ３０７の後、ステップＳ３０５でＮｏの場合、ステップＳ３０６でＮｏの場合に、ＬＵＴアドレス値ａ（ｔ´）＜ＬＵＴアドレス値ａ（ｕ´）であるか否かを判定する（ステップＳ３０８）。アドレス判定部２１４は、ＬＵＴアドレス値ａ（ｔ´）＜ＬＵＴアドレス値ａ（ｕ´）である場合（ステップＳ３０８でＹｅｓ）、更新用の歪補償係数を出力させる制御信号「０」を出力し、ＳＥＬ２０６は更新用の歪補償係数を出力する（ステップＳ３０９）。一方、アドレス判定部２１４は、ＬＵＴアドレス値ａ（ｔ´）＜ＬＵＴアドレス値ａ（ｕ´）でない場合（ステップＳ３０８でＮｏ）、更新前の歪補償係数を出力させる制御信号「１」を出力し、ＳＥＬ２０６は更新前の歪補償係数を出力する（ステップＳ３１０）。
【００７７】
以上、実施例３によれば、歪補償係数の飽和処理に起因する歪補償性能の劣化を抑制することができる。すなわち、実施例３の歪補償装置は、少なくとも１つのＬＵＴ１８０で歪補償係数の飽和が発生した場合に、ＬＵＴ０用の歪補償係数が格納されたＬＵＴアドレス値ａ（ｔ）とアドレス記憶部２１３に格納されたＬＵＴアドレス値ａ（ｕ）とを比較する。そして、実施例３の歪補償装置は、ＬＵＴアドレス値ａ（ｔ）＜ＬＵＴアドレス値ａ（ｕ）の場合に、アドレス記憶部２１３にＬＵＴアドレス値ａ（ｔ）を格納する。したがって、実施例３の歪補償装置によれば、アドレス記憶部２１３には、過去にいずれかのＬＵＴ１８０で歪補償係数の飽和が検出された際の最小のＬＵＴアドレス値が格納される。また、実施例３の歪補償装置によれば、ＬＵＴアドレス値ａ（ｔ´）＜ＬＵＴアドレス値ａ（ｕ´）の場合のみ、更新用の歪補償係数が各ＬＵＴ用飽和処理部２００から出力され、それ以外の場合は歪補償係数の更新を無効化するため更新前の歪補償係数が出力される。したがって、実施例３によれば、過去にいずれかのＬＵＴで歪補償係数の飽和が検出されたアドレスより小さいアドレスでのみ歪保証係数の更新を有効とする飽和処理が可能となる。
【００７８】
このように、実施例３の歪補償装置は、各ＬＵＴ１８０の歪補償係数に対して独立した飽和処理を実施するのではなく、複数のＬＵＴ１８０における歪補償係数の飽和を監視し、それらの情報に基づいて各ＬＵＴ１８０の歪補償係数の飽和処理を制御する。実施例３の歪補償装置によれば、複数のＬＵＴ１８０から収集した飽和情報に基づいて各ＬＵＴ用飽和処理部を制御するため、あるＬＵＴで発生した歪補償係数の飽和による影響が各ＬＵＴに無秩序には伝播しなくなる。その結果、実施例３の歪補償装置は、歪補償係数の飽和時の歪補償特性の劣化を改善することができる。なお、歪補償係数の更新を無効化する手段は実施例３に記載された手段に限定されるものではない。例えば、制御信号をＬＵＴの書き込み制御信号（ライトイネーブル）として使用し、更新を無効化したい期間だけＬＵＴへの歪補償係数の書き込みを不可にする方法でもよい。
【符号の説明】
【００７９】
１０  ベースバンド信号生成部
１２  キャリア生成部
１４  アドレス決定部
１６  ＰＤ信号生成部
２０  飽和処理部
２２  更新演算部
３０  電力増幅器
４２  ＰＤ信号生成部
４４  減算器
１００  送信機
１４０  アドレス変換部
１８０  ＬＵＴ
２００  ＬＵＴ用飽和処理部
２０２  更新制御部
２０４  クリップ部
２０６  ＳＥＬ
２０８  検出部
２１０  判定部
２１２  アドレス記憶制御部
２１３  アドレス記憶部
２１４  アドレス判定部
【図１】
0005707999.tif 000005
【図２】
0005707999.tif 000006
【図３】
0005707999.tif 000007
【図４】
0005707999.tif 000008
【図５】
0005707999.tif 000009
【図６】
0005707999.tif 000010
【図７】
0005707999.tif 000011
【図８】
0005707999.tif 000012
【図９】
0005707999.tif 000013
【図１０】
0005707999.tif 000014
【図１１】
0005707999.tif 000015