(57)【特許請求の範囲】
【請求項１】
ソース線と、ビット線と、前記ソース線と前記ビット線との間に直列に接続された第１乃至第ｍのメモリセルと、を有し、
前記第１乃至第ｍのメモリセルはそれぞれ、第１のトランジスタと、第２のトランジスタと、容量素子と、を有し、
前記第１のメモリセルの第２のトランジスタのソース端子又はドレイン端子の一方は、前記ビット線と電気的に接続され、
第ｋ（ｋは、１以上ｍ以下を満たす自然数）のメモリセルの第２のトランジスタのソース端子又はドレイン端子の他方は、隣接するメモリセルの第２のトランジスタのソース端子又はドレイン端子の一方と電気的に接続され、
前記第ｋのメモリセルの第１のトランジスタのゲート端子と、前記第ｋのメモリセルの第２のトランジスタのソース端子又はドレイン端子の他方と、前記第ｋのメモリセルの容量素子の端子の一方と、は電気的に接続されて第ｋのメモリセルのノードを構成し、
前記第ｋのメモリセルの容量素子の端子の他方は、ワード線と電気的に接続され、
前記第ｋのメモリセルの第２のトランジスタのゲート端子に前記第２のトランジスタがオフ状態となる電位が与えられる情報の保持期間において、前記第ｋのメモリセルのノードは前記第ｋのメモリセルの第２のトランジスタのゲート端子より高い電位が与えられた状態である半導体装置。
【請求項２】
前記第１のトランジスタと前記第２のトランジスタは、互いに異なる半導体材料を主成分とする半導体領域を含む請求項１に記載の半導体装置。
【請求項３】
前記第２のトランジスタは、金属酸化物を主成分とする半導体領域を含む請求項１または２に記載の半導体装置。
【請求項４】
前記情報の保持期間において、前記第ｋのメモリセルの第２のトランジスタのゲート端子は接地電位が与えられた状態である請求項１乃至３のいずれか一に記載の半導体装置。
【請求項５】
前記情報の保持期間において、前記第ｋのメモリセルのノードは正の電位が与えられた状態である請求項１乃至４のいずれか一に記載の半導体装置。
【請求項６】
前記情報の保持期間において、前記第ｋのメモリセルの第２のトランジスタのゲート端子および前記第ｋのメモリセルのノードは、前記第ｋのメモリセルの第２のトランジスタを流れる電流が１ｚＡ以下となる電位が与えられた状態である請求項１乃至５のいずれか一に記載の半導体装置。
【請求項７】
前記第１のメモリセル、または前記第ｍのメモリセルをダミーセルとして用いる請求項１乃至６のいずれか一に記載の半導体装置。
【請求項８】
前記第１のメモリセル、または前記第ｍのメモリセルが有する容量素子の容量値は、第２乃至第ｍ−１のメモリセルのいずれかが有する容量素子の容量値より大きい請求項１乃至７のいずれか一に記載の半導体装置。
【請求項９】
前記第１のメモリセル、または前記第ｍのメモリセルが有する第２のトランジスタのチャネル長は、第２乃至第ｍ−１のメモリセルのいずれかが有する第２のトランジスタのチャネル長より大きい請求項１乃至８のいずれか一に記載の半導体装置。
【請求項１０】
前記第１のメモリセルの第１のトランジスタのソース端子又はドレイン端子の一方は、前記ビット線と電気的に接続され、
前記第ｋ（ｋは、１以上ｍ以下を満たす自然数）のメモリセルの第１のトランジスタのソース端子又はドレイン端子の他方は、隣接するメモリセルの第１のトランジスタのソース端子又はドレイン端子の一方と電気的に接続された請求項１乃至９のいずれか一に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
開示する発明は、半導体素子を利用した半導体装置およびその作製方法に関するものである。
【背景技術】
【０００２】
半導体素子を利用した記憶装置は、電力の供給がなくなると記憶内容が失われる揮発性のものと、電力の供給がなくなっても記憶内容は保持される不揮発性のものとに大別される。
【０００３】
揮発性記憶装置の代表的な例としては、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）がある。ＤＲＡＭは、記憶素子を構成するトランジスタを選択してキャパシタに電荷を蓄積することで、情報を記憶する。
【０００４】
上述の原理から、ＤＲＡＭでは、情報を読み出すとキャパシタの電荷は失われるため、情報の読み出しの度に、再度の書き込み動作が必要となる。また、記憶素子を構成するトランジスタにおいてはオフ状態でのソースとドレイン間のリーク電流（オフ電流）等によって、トランジスタが選択されていない状況でも電荷が流出、または流入するため、データの保持期間が短い。このため、所定の周期で再度の書き込み動作（リフレッシュ動作）が必要であり、消費電力を十分に低減することは困難である。また、電力の供給がなくなると記憶内容が失われるため、長期間の記憶の保持には、磁性材料や光学材料を利用した別の記憶装置が必要となる。
【０００５】
揮発性記憶装置の別の例としてはＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）がある。ＳＲＡＭは、フリップフロップなどの回路を用いて記憶内容を保持するため、リフレッシュ動作が不要であり、この点においてはＤＲＡＭより有利である。しかし、フリップフロップなどの回路を用いているため、記憶容量あたりの単価が高くなるという問題がある。また、電力の供給がなくなると記憶内容が失われるという点については、ＤＲＡＭと変わるところはない。
【０００６】
不揮発性記憶装置の代表例としては、フラッシュメモリがある。フラッシュメモリは、トランジスタのゲート電極とチャネル形成領域との間にフローティングゲートを有し、当該フローティングゲートに電荷を保持させることで記憶を行うため、データの保持期間は極めて長く（半永久的）、揮発性記憶装置で必要なリフレッシュ動作が不要であるという利点を有している（例えば、特許文献１参照）。
【０００７】
しかし、書き込みの際に生じるトンネル電流によって記憶素子を構成するゲート絶縁層が劣化するため、所定回数の書き込みによって記憶素子が機能しなくなるという問題が生じる。この問題の影響を緩和するために、例えば、各記憶素子の書き込み回数を均一化する手法が採られるが、これを実現するためには、複雑な周辺回路が必要になってしまう。そして、このような手法を採用しても、根本的な寿命の問題が解消するわけではない。つまり、フラッシュメモリは、情報の書き換え頻度が高い用途には不向きである。
【０００８】
また、フローティングゲートに電荷を保持させるため、または、その電荷を除去するためには、高い電圧が必要であり、また、そのための回路も必要である。さらに、電荷の保持、または除去のためには比較的長い時間を要し、書き込み、消去の高速化が容易ではないという問題もある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開昭５７−１０５８８９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述の問題に鑑み、開示する発明の一態様では、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供することを目的の一とする。
【課題を解決するための手段】
【００１１】
開示する発明の一態様では、オフ電流が十分に小さいトランジスタを用いて情報を保持する半導体装置であって、当該半導体装置の情報の保持期間において、当該トランジスタのソース端子（またはドレイン端子）にはゲート端子より高い電位が与えられた状態となる半導体装置である。より具体的には、例えば、次のような構成を採用することができる。
【００１２】
開示する発明の一態様は、ソース線と、ビット線と、ソース線とビット線との間に直列に接続された第１乃至第ｍ（ｍは自然数）のメモリセルと、を有し、第１乃至第ｍのメモリセルはそれぞれ、第１のゲート端子、第１のソース端子、および第１のドレイン端子を有する第１のトランジスタと、第２のゲート端子、第２のソース端子、および第２のドレイン端子を有する第２のトランジスタと、容量素子と、を有し、第ｋ（ｋは、１以上ｍ以下を満たす自然数）のメモリセルの第２のソース端子は隣接するメモリセルの第２のドレイン端子と接続され、または第ｋのメモリセルの第２のドレイン端子は隣接するメモリセルの第２のソース端子と接続され、第ｋのメモリセルの第１のゲート端子と、第ｋのメモリセルの第２のソース端子（またはドレイン端子）と、第ｋのメモリセルの容量素子の端子の一方と、は電気的に接続されて第ｋのメモリセルのノードを構成し、第２のゲート端子に第２のトランジスタがオフ状態となる電位が与えられる情報の保持期間において、第ｋのメモリセルのノードは第ｋのメモリセルの第２のゲート端子より高い電位が与えられた状態となる半導体装置である。
【００１３】
ここで、第１のトランジスタと第２のトランジスタは、互いに異なる半導体材料を主成分とする半導体領域を含む場合がある。また、第２のトランジスタは、金属酸化物を主成分とする半導体領域を含む場合がある。なお、以下では、「金属酸化物を主成分とする半導体」を、「酸化物半導体」と記す場合がある。
【００１４】
また、上記の情報の保持期間において、第ｋのメモリセルに隣接するメモリセルのノードは第ｋのメモリセルに隣接するメモリセルの第２のゲート端子より高い電位が与えられた状態となる場合がある。また、情報の保持期間において、第ｋのメモリセルの第２のゲート端子は接地電位が与えられた状態となる場合がある。また、情報の保持期間において、第ｋのメモリセルのノードは正の電位が与えられた状態となる場合がある。また、情報の保持期間において、第ｋのメモリセルの第２のゲート端子および第ｋのメモリセルのノードは、第ｋのメモリセルの第２のトランジスタを流れる電流が１ｚＡ以下となる電位が与えられた状態の場合がある。
【００１５】
また、上記構成において、第１のメモリセル、または第ｍのメモリセルをダミーセルとして用いる場合がある。また、第１のメモリセル、または第ｍのメモリセルが有する容量素子の容量値は、第２乃至第ｍ−１のメモリセルのいずれかが有する容量素子の容量値より大きい場合がある。また、第１のメモリセル、または第ｍのメモリセルが有する第２のトランジスタのチャネル長は、第２乃至第ｍ−１のメモリセルのいずれかが有する第２のトランジスタのチャネル長より大きい場合がある。
【００１６】
また、上記構成において、第ｋ（ｋは、１以上ｍ以下を満たす自然数）のメモリセルの第１のソース端子は隣接するメモリセルの第１のドレイン端子と接続され、または第ｋのメモリセルの第１のドレイン端子は隣接するメモリセルの第１のソース端子と接続される場合がある。
【００１７】
なお、上記において、金属酸化物を主成分とする材料を用いてトランジスタを構成することがあるが、開示する発明はこれに限定されない。金属酸化物と同等のオフ電流特性が実現できる材料、例えば、炭化シリコンをはじめとするワイドギャップ材料（より具体的には、例えば、エネルギーギャップＥｇが３ｅＶより大きい半導体材料）などを採用しても良い。
【００１８】
また、上記において「隣接」とは、直列接続されたメモリセル同士の関係をいうものとする。つまり、直列接続の関係にないメモリセル同士の関係をいう場合には、たとえ最近接の関係にあっても、「隣接」の表現は使用しない。
【００１９】
また、本明細書等において「主成分」の用語は、含有率（原子％）が最大の成分をいう場合に用いる。これに従えば、例えば、「シリコンウェハ」の主成分元素はシリコンであるということができ、「炭化シリコン基板」の主成分は炭化シリコンであるということができる。
【００２０】
また、「ダミーセル」の用語は、情報の保持を目的としないメモリセル、またはこれに類似する構成を指す場合に用いる。「ダミーセル」の機能は、例えば、隣接するメモリセルの情報保持期間の延長などである。
【００２１】
また、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含む構造を除外しない。
【００２２】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。なお、素子の構成によっては、明示的な「電極」を有しない構成の場合がある（例えば、トランジスタとしては機能するものの、電極と呼べる構成がない場合など）。そのような構成を含めるために、回路的な観点から、「電極」ではなく「端子」の用語を用いることがある。なお、「端子」は、「電極」や「配線」と同一物であることも多いから、相互に入れ替えて用いることができるものとする。
【００２３】
また、トランジスタにおける「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
【００２４】
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
【発明の効果】
【００２５】
開示する発明に係る半導体装置では、情報の保持期間において、トランジスタのソース端子（またはドレイン端子）にゲート端子より高い電位が与えられた状態となる。これにより、極めて長期にわたる情報の保持が可能である。特に、金属酸化物を主成分とする半導体領域を有するトランジスタを用いる場合には、実質的な不揮発性記憶装置として用いることができる程度の長期間の情報の保持が可能である。
【図面の簡単な説明】
【００２６】
【図１】半導体装置の回路図。
【図２】半導体装置の回路図。
【図３】半導体装置の回路図。
【図４】タイミングチャート図。
【図５】タイミングチャート図。
【図６】半導体装置の断面図および平面図。
【図７】半導体装置の断面図および平面図。
【図８】半導体装置の断面図。
【図９】半導体装置の作製工程に係る断面図。
【図１０】半導体装置の作製工程に係る断面図。
【図１１】半導体装置の作製工程に係る断面図。
【図１２】半導体装置の作製工程に係る断面図。
【図１３】半導体装置を用いた電子機器を説明するための図。
【発明を実施するための形態】
【００２７】
開示する発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２８】
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
【００２９】
なお、本明細書等における「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。
【００３０】
（実施の形態１）
本実施の形態では、開示する発明の一態様に係る半導体装置の回路構成および動作について、図１乃至図５を参照して説明する。なお、回路図においては、酸化物半導体（Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＯＳ）を用いたトランジスタであることを示すために、ＯＳの符号を併せて付す場合がある。
【００３１】
〈基本回路〉
はじめに、基本的な回路構成およびその動作について、図１を参照して説明する。図１（Ａ−１）に示す半導体装置において、第１の配線（１ｓｔ  Ｌｉｎｅ）とトランジスタ１６０のソース端子（またはドレイン端子）とは、電気的に接続され、第２の配線（２ｎｄ  Ｌｉｎｅ）とトランジスタ１６０のドレイン端子（またはソース端子）とは、電気的に接続されている。また、第３の配線（３ｒｄ  Ｌｉｎｅ）とトランジスタ１６２のドレイン端子（またはソース端子）とは、電気的に接続され、第４の配線（４ｔｈ  Ｌｉｎｅ）と、トランジスタ１６２のゲート端子とは、電気的に接続されている。そして、トランジスタ１６０のゲート端子と、トランジスタ１６２のソース端子（またはドレイン端子）は、容量素子１６４の端子の一方と電気的に接続され、第５の配線（５ｔｈ  Ｌｉｎｅ）と、容量素子１６４の端子の他方は電気的に接続されている。
【００３２】
ここで、トランジスタ１６２には、例えば、酸化物半導体を用いたトランジスタが適用される。酸化物半導体を用いたトランジスタは、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ１６２をオフ状態とすることで、トランジスタ１６０のゲート端子の電位を極めて長時間にわたって保持することが可能である。そして、容量素子１６４を有することにより、トランジスタ１６０のゲート端子に与えられた電荷の保持が容易になり、また、保持された情報の読み出しが容易になる。
【００３３】
なお、トランジスタ１６０については特に限定されない。情報の読み出し速度を向上させるという観点からは、例えば、単結晶シリコンを用いたトランジスタなど、スイッチング速度の高いトランジスタを適用するのが好適である。
【００３４】
また、図１（Ｂ）に示すように、容量素子１６４を設けない構成とすることも可能である。
【００３５】
図１（Ａ−１）に示す半導体装置では、トランジスタ１６０のゲート端子の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
【００３６】
はじめに、情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位が、トランジスタ１６０のゲート端子、および容量素子１６４に与えられる。すなわち、トランジスタ１６０のゲート端子には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位を与える電荷（以下、低電位を与える電荷を電荷ＱＬ、高電位を与える電荷を電荷ＱＨという）のいずれかが与えられるものとする。なお、異なる三つまたはそれ以上の電位を与える電荷を適用して、記憶容量を向上させても良い。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ状態とすることにより、トランジスタ１６０のゲート端子に与えられた電荷が保持される（保持）。
【００３７】
トランジスタ１６２のオフ電流は極めて小さいから、トランジスタ１６０のゲート端子の電荷は長時間にわたって保持される。本明細書等においては、上述のように第４の配線（つまりトランジスタ１６２のゲート端子）にトランジスタ１６２がオフ状態となる電位を与え、情報の保持が実現する期間を「情報の保持期間」と呼ぶ場合がある。
【００３８】
なお、第４の配線の電位をトランジスタ１６２がオフ状態となる電位にする場合であっても、その電位によってトランジスタ１６２のゲート−ソース（またはドレイン）間に加わる電圧が、トランジスタ１６２のしきい値電圧と同程度の場合には、トランジスタ１６２のソース−ドレイン間に僅かな電流が流れる場合がある。これは、トランジスタの動作原理上、回避が難しい現象である。よって、情報の保持期間においては、トランジスタ１６２のオフ電流が十分に小さくなる電位の関係を実現するのが望ましい。例えば、トランジスタ１６２がｎチャネル型の場合、トランジスタ１６０のゲート端子（つまり、トランジスタ１６２のソース端子）にはトランジスタ１６２のゲート端子より十分に高い電位が与えられた状態とする。または、例えば、トランジスタ１６０のゲート端子に正の電位が与えられ、トランジスタ１６２のゲート端子には接地電位が与えられた状態とする。なお、上述の「十分に高い電位」とは、例えば、トランジスタ１６２を流れる電流が１ｚＡ以下となる電位などを採用することができる。
【００３９】
次に、情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ１６０のゲート端子に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ１６０をｎチャネル型とすると、トランジスタ１６０のゲート端子にＱＨが与えられている場合の見かけのしきい値Ｖｔｈ＿Ｈは、トランジスタ１６０のゲート端子にＱＬが与えられている場合の見かけのしきい値Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値とは、トランジスタ１６０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの中間の電位Ｖ０とすることにより、トランジスタ１６０のゲート端子に与えられた電荷を判別できる。例えば、書き込みにおいてＱＨが与えられた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１６０は「オン状態」となる。ＱＬが与えられた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ１６０は「オフ状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。
【００４０】
なお、メモリセルをアレイ状に配置して用いる場合には、所望のメモリセルの情報のみを読み出せることが必要になる。このように、所定のメモリセルの情報を読み出し、それ以外のメモリセルの情報を読み出さないようにするには、各メモリセル間でトランジスタ１６０がそれぞれ並列に接続されている場合には、読み出しの対象ではないメモリセルの第５の配線に対して、ゲート電極の状態にかかわらずトランジスタ１６０が「オフ状態」となるような電位、つまり、Ｖｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。また、各メモリセル間でトランジスタ１６０がそれぞれ直列に接続されている場合には、読み出しの対象ではないメモリセルの第５の配線に対して、ゲート電極の状態にかかわらずトランジスタ１６０が「オン状態」となるような電位、つまり、Ｖｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。
【００４１】
次に、情報の書き換えについて説明する。情報の書き換えは、上記情報の書き込みおよび保持と同様に行われる。つまり、第４の配線の電位を、トランジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電位（新たな情報に係る電位）が、トランジスタ１６０のゲート端子および容量素子１６４に与えられる。その後、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ１６２をオフ状態とすることにより、トランジスタ１６０のゲート端子は、新たな情報に係る電荷が与えられた状態となる。
【００４２】
このように、開示する発明に係る半導体装置は、再度の情報の書き込みによって直接的に情報を書き換えることが可能である。このためフラッシュメモリなどにおいて必要とされる高電圧を用いてのフローティングゲートからの電荷の引き抜きが不要であり、消去動作に起因する動作速度の低下を抑制することができる。つまり、半導体装置の高速動作が実現される。
【００４３】
なお、トランジスタ１６２のソース端子（またはドレイン端子）は、トランジスタ１６０のゲート端子と電気的に接続されることにより、不揮発性メモリ素子として用いられるフローティングゲート型トランジスタのフローティングゲートと同等の作用を奏する。以下において、トランジスタ１６２のソース端子（またはドレイン端子）とトランジスタ１６０のゲート端子が電気的に接続される部位をノードＦＧと呼ぶ場合がある。トランジスタ１６２がオフの場合、当該ノードＦＧは絶縁体中に埋設されたと見ることができ、ノードＦＧには電荷が保持される。酸化物半導体を用いたトランジスタ１６２のオフ電流は、シリコン半導体で形成されるトランジスタの１０万分の１以下であるため、トランジスタ１６２のリークによる、ノードＦＧに蓄積された電荷の消失を無視することが可能である。つまり、酸化物半導体を用いたトランジスタ１６２により、電力の供給が無くても情報の保持が可能な不揮発性の記憶装置を実現することが可能である。
【００４４】
例えば、トランジスタ１６２の室温（２５℃）でのオフ電流が１０ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下であり、容量素子１６４の容量値が１０ｆＦ程度である場合には、少なくとも１０４秒以上のデータ保持が可能である。なお、当該保持時間が、トランジスタ特性や容量値などによって変動することはいうまでもない。
【００４５】
また、開示する発明の半導体装置においては、従来のフローティングゲート型トランジスタにおいて指摘されているゲート絶縁膜（トンネル絶縁膜）の劣化という問題が存在しない。つまり、従来問題とされていた、電子をフローティングゲートに注入する際のゲート絶縁膜の劣化という問題を解消することができる。これは、原理的な書き込み回数の制限が存在しないことを意味するものである。また、従来のフローティングゲート型トランジスタにおいて書き込みや消去の際に必要であった高電圧も不要である。
【００４６】
図１（Ａ−１）に示す半導体装置は、当該半導体装置を構成するトランジスタなどの要素が抵抗および容量を含むものとして、図１（Ａ−２）のように考えることが可能である。つまり、図１（Ａ−２）では、トランジスタ１６０および容量素子１６４が、それぞれ、抵抗および容量を含んで構成されると考えていることになる。Ｒ１およびＣ１は、それぞれ、容量素子１６４の抵抗値および容量値であり、抵抗値Ｒ１は、容量素子１６４を構成する絶縁層による抵抗値に相当する。また、Ｒ２およびＣ２は、それぞれ、トランジスタ１６０の抵抗値および容量値であり、抵抗値Ｒ２はトランジスタ１６０がオン状態の時のゲート絶縁層による抵抗値に相当し、容量値Ｃ２はいわゆるゲート容量（ゲート電極と、ソース電極またはドレイン電極との間に形成される容量、及び、ゲート電極とチャネル形成領域との間に形成される容量）の容量値に相当する。
【００４７】
トランジスタ１６２がオフ状態にある場合のソース電極とドレイン電極の間の抵抗値（実効抵抗とも呼ぶ）をＲＯＳとすると、トランジスタ１６２のゲートリーク電流が十分に小さい条件において、Ｒ１およびＲ２が、Ｒ１≧ＲＯＳ（Ｒ１はＲＯＳ以上）、Ｒ２≧ＲＯＳ（Ｒ２はＲＯＳ以上）を満たす場合には、電荷の保持期間（情報の保持期間ということもできる）は、主としてトランジスタ１６２のオフ電流によって決定されることになる。
【００４８】
逆に、当該条件を満たさない場合には、トランジスタ１６２のオフ電流が十分に小さくとも、保持期間を十分に確保することが困難になる。トランジスタ１６２のオフ電流以外のリーク電流（例えば、トランジスタ１６０におけるソース端子とゲート端子の間において生じるリーク電流等）が大きいためである。このことから、本実施の形態において開示する半導体装置は、Ｒ１≧ＲＯＳ（Ｒ１はＲＯＳ以上）、およびＲ２≧ＲＯＳ（Ｒ２はＲＯＳ以上）の関係を満たすものであることが望ましいといえる。
【００４９】
一方で、Ｃ１とＣ２は、Ｃ１≧Ｃ２（Ｃ１はＣ２以上）の関係を満たすことが望ましい。Ｃ１を大きくすることで、第５の配線によってノードＦＧの電位を制御する際に、第５の配線の電位を効率よくノードＦＧに与えることができるようになり、第５の配線に与える電位間（例えば、読み出しの電位と、非読み出しの電位）の電位差を低く抑えることができるためである。
【００５０】
このように、上述の関係を満たすことで、より好適な半導体装置を実現することが可能である。なお、Ｒ１およびＲ２は、トランジスタ１６０のゲート絶縁層や容量素子１６４の絶縁層によって制御される。Ｃ１およびＣ２についても同様である。よって、ゲート絶縁層の材料や厚さなどを適宜設定し、上述の関係を満たすようにすることが望ましい。
【００５１】
本実施の形態で示す半導体装置においては、ノードＦＧが、フラッシュメモリ等のフローティングゲート型トランジスタのフローティングゲートと同等の作用をするが、本実施の形態のノードＦＧは、フラッシュメモリ等のフローティングゲートと本質的に異なる特徴を有している。
【００５２】
フラッシュメモリでは、コントロールゲートに印加される電位が高いため、その電位が、近接するセルのフローティングゲートに影響を与えないように、セルとセルとの間隔をある程度保つ必要が生じる。このことは、半導体装置の高集積化を阻害する要因の一つである。そして、当該要因は、高電界をかけてトンネル電流を発生させるというフラッシュメモリの根本的な原理に起因するものである。
【００５３】
一方、本実施の形態に係る半導体装置は、酸化物半導体を用いたトランジスタのスイッチングによって動作し、上述のようなトンネル電流による電荷注入の原理を用いない。すなわち、フラッシュメモリのような、電荷を注入するための高電界が不要である。これにより、近接セルに対する、コントロールゲートによる高電界の影響を考慮する必要がないため、高集積化が容易になる。
【００５４】
また、高電界が不要であり、大型の周辺回路（昇圧回路など）が不要である点も、フラッシュメモリに対するアドバンテージである。例えば、本実施の形態に係るメモリセルに印加される電圧（メモリセルの各端子に同時に印加される電位の最大のものと最小のものの差）の最大値は、２段階（１ビット）の情報を書き込む場合、一つのメモリセルにおいて、５Ｖ以下、好ましくは３Ｖ以下とすることができる。
【００５５】
さらに、容量素子１６４を構成する絶縁層の比誘電率εｒ１と、トランジスタ１６０を構成する絶縁層の比誘電率εｒ２とを異ならせる場合には、容量素子１６４を構成する絶縁層の面積Ｓ１と、トランジスタ１６０においてゲート容量を構成する絶縁層の面積Ｓ２とが、２・Ｓ２≧Ｓ１（２・Ｓ２はＳ１以上）、望ましくはＳ２≧Ｓ１（Ｓ２はＳ１以上）を満たしつつ、Ｃ１≧Ｃ２（Ｃ１はＣ２以上）を実現することが容易である。すなわち、容量素子１６４を構成する絶縁層の面積を小さくしつつ、Ｃ１≧Ｃ２を実現することが容易である。具体的には、例えば、容量素子１６４を構成する絶縁層においては、酸化ハフニウムなどのｈｉｇｈ−ｋ材料でなる膜、または酸化ハフニウムなどのｈｉｇｈ−ｋ材料でなる膜と酸化物半導体でなる膜との積層構造を採用してεｒ１を１０以上、好ましくは１５以上とし、ゲート容量を構成する絶縁層においては、酸化シリコンを採用して、３≦εｒ２≦４（εｒ２は３以上４以下）とすることができる。
【００５６】
このような構成を併せて用いることで、開示する発明に係る半導体装置の、より一層の高集積化が可能である。
【００５７】
なお、半導体装置の記憶容量を大きくするためには、高集積化以外に、多値化の手法を採ることもできる。例えば、メモリセルの一に３段階以上の情報を書き込む構成とすることで、２段階（１ビット）の情報を書き込む場合と比較して記憶容量を増大させることができる。例えば、上述のような、低電位を与える電荷ＱＬ、高電位を与える電荷ＱＨに加え、他の電位を与える電荷Ｑをトランジスタ１６０のゲート端子に与えることで、多値化を実現することができる。
【００５８】
〈応用例〉
次に、図１に示す回路を応用したより具体的な回路構成および動作について、図２乃至図５を参照して説明する。
【００５９】
図２は、縦ｍ個（行）×横ｎ個（列）のメモリセル１９０を有する半導体装置の回路図の一例である。図２中のメモリセル１９０の構成は、図１（Ａ−１）と同様である。すなわち、図１（Ａ−１）における第１の配線及び第３の配線が図２におけるビット線ＢＬに相当し、図１（Ａ−１）における第２の配線が図２におけるソース線ＳＬに相当し、図１（Ａ−１）における第４の配線が図２における信号線Ｓに相当し、図１（Ａ−１）における第５の配線が図２におけるワード線ＷＬに相当する。ただし、図２では、複数のトランジスタ１６２が列方向に直列に接続され、複数のトランジスタ１６０が列方向に直列に接続されることにより、複数のメモリセル１９０が直列に接続された構成を有する。また、第１行目のメモリセル１９０のみが他のメモリセル１９０を介することなくビット線ＢＬと接続され、第ｍ行目のメモリセル１９０のみが他のメモリセル１９０を介することなくソース線ＳＬと接続される。つまり、他の行のメモリセル１９０は、同じ列の他のメモリセル１９０を介してビット線ＢＬおよびソース線ＳＬと電気的に接続される。
【００６０】
図２に示す半導体装置は、ｍ本（ｍは２以上の整数）のワード線ＷＬと、ｍ本の信号線Ｓと、ｎ本（ｎは２以上の整数）のビット線ＢＬと、メモリセル１９０が縦ｍ個（行）×横ｎ個（列）のマトリクス状に配置されたメモリセルアレイと、ソース線ＳＬと、選択線Ｇ＿１および選択線Ｇ＿２と、選択線Ｇ＿１に沿ってビット線ＢＬと第１行目のメモリセル１９０との間に配置され、選択線Ｇ＿１とゲート端子において電気的に接続されたｎ個の選択トランジスタ１８０と、選択線Ｇ＿２に沿って第ｍ行目のメモリセル１９０とソース線ＳＬとの間に配置され、選択線Ｇ＿２とゲート端子において電気的に接続されたｎ個の選択トランジスタ１８２と、を有する。
【００６１】
つまり、ビット線ＢＬは、第１行目のメモリセル１９０のトランジスタ１６２のドレイン端子（またはソース端子）と電気的に接続され、且つ選択トランジスタ１８０を介して、第１行目のメモリセル１９０のトランジスタ１６０のソース端子（またはドレイン端子）と電気的に接続される。また、ソース線ＳＬは、選択トランジスタ１８２を介して、第ｍ行目のメモリセル１９０のトランジスタ１６０のドレイン端子（またはソース端子）と電気的に接続される。また、第ｋ行目（ｋは１以上ｍ以下の自然数）の信号線Ｓは、第ｋ行目のメモリセル１９０のトランジスタ１６２のゲート端子と電気的に接続され、第ｋ行目のワード線ＷＬは、第ｋ行目のメモリセル１９０の容量素子１６４の端子の一方と電気的に接続される。
【００６２】
また、第ｌ行目（ｌは２以上ｍ以下の自然数）のメモリセル１９０のトランジスタ１６０のソース端子（またはドレイン端子）は、第（ｌ−１）行目のメモリセル１９０のトランジスタ１６０のドレイン端子（またはソース端子）と電気的に接続される。
【００６３】
また、第ｌ行目のメモリセル１９０のトランジスタ１６２のドレイン端子（またはソース端子）は、第（ｌ−１）行目のメモリセル１９０の、トランジスタ１６０のゲート端子と、トランジスタ１６２のソース端子（またはドレイン端子）と、容量素子１６４の端子の他方と電気的に接続される。
【００６４】
つまり、第ｋ行目のメモリセル１９０のトランジスタ１６２において、ソース端子は、隣接するメモリセル１９０のトランジスタ１６２のドレイン端子と接続され、またドレイン端子は、隣接するメモリセル１９０のトランジスタ１６２のソース端子と接続される。
【００６５】
また、第ｋ行目のメモリセル１９０の、トランジスタ１６０のゲート端子と、トランジスタ１６２のソース端子（またはドレイン端子）と、容量素子１６４の端子の他方とは電気的に接続されて、第ｋ行目のメモリセルのノードＦＧを構成する。つまり、図２に示す半導体装置の第（ｌ−１）行目のメモリセル１９０のノードＦＧには、図１（Ａ−１）に示す構成に加えて、第ｌ行目のメモリセル１９０のトランジスタ１６２のドレイン端子が電気的に接続されることになる。ここで、第ｌ行目のメモリセル、第（ｌ−１）行目のメモリセルのいずれにおいても、酸化物半導体を用いたトランジスタ１６２はオフ電流が極めて小さいため、図２に示す半導体装置においても、図１（Ａ−１）に示す半導体装置と同様にトランジスタ１６２をオフ状態にすることで、ノードＦＧの電位を極めて長時間にわたって保持することが可能である。
【００６６】
また、このように、メモリセル１９０のトランジスタ１６２を直列に接続する場合には、隣接するメモリセルにおいてトランジスタ１６２のソース電極またはドレイン電極を共通化することができるため、メモリセル１９０のトランジスタ１６２を並列に接続する場合と比較して、メモリセル１９０の占有面積を低減することが容易である。例えば、最小加工寸法をＦとして、メモリセル１９０の占有面積を４Ｆ２〜１２Ｆ２とすることが可能である。以上より、半導体装置の高集積化を図り、単位面積あたりの記憶容量を増加させることができる。
【００６７】
なお、選択線Ｇ＿１、選択線Ｇ＿２、選択トランジスタ１８０、および選択トランジスタ１８２は必ずしも設けなくとも良く、選択線Ｇ＿１および選択トランジスタ１８０、または、選択線Ｇ＿２および選択トランジスタ１８２の一組を省略することが可能である。例えば、図３に示すように、上記選択線Ｇ＿２に相当する選択線Ｇと、選択トランジスタ１８２だけを有する構成とすることもできる。
【００６８】
データの書き込み、保持、および読み出しは、基本的に図１の場合と同様である。ただし、データの書き込みは行単位で、かつ、行ごとに順を追ってビット線ＢＬから遠いメモリセルから行われる。あるメモリセル１９０のノードＦＧは、トランジスタ１６２を介して、隣接するメモリセル１９０のノードＦＧと接続されており、メモリセル１９０ごとの書き込み動作が難しくなっているためである。
【００６９】
具体的な書き込みの動作は以下のようになる。なお、ここでは一例として、ノードＦＧに電位Ｖ２（電位ＧＮＤ（０Ｖ）より高い電位）または電位Ｖ４（電位ＧＮＤ（０Ｖ）より高く、電位Ｖ２より低い電位）のいずれかを与える場合について説明するが、ノードＦＧに与える電位の関係はこれに限られない。また、ノードＦＧに電位Ｖ２を与えた場合に保持されるデータをデータ”１”、ノードＦＧに電位Ｖ４を与えた場合に保持されるデータをデータ”０”とする。
【００７０】
まず、選択線Ｇ＿１の電位をＧＮＤ（０Ｖ）とし、選択線Ｇ＿２の電位をＶ１（例えば、ＶＤＤ）とし、書き込み対象のメモリセル１９０に接続される信号線Ｓの電位をＶ３（Ｖ２より高い電位）としてメモリセル１９０を選択する。なお、書き込み対象のメモリセル１９０とビット線ＢＬとの間に他のメモリセル１９０が存在する場合には、当該他のメモリセル１９０に接続される信号線Ｓの電位をＶ３として、ビット線ＢＬの電位を、書き込み対象のメモリセル１９０に与えられる状態にする。
【００７１】
メモリセル１９０にデータ”０”を書き込む場合には、ビット線ＢＬには電位Ｖ４を与え、メモリセル１９０にデータ”１”を書き込む場合には、ビット線ＢＬには電位Ｖ２を与える。ここでは信号線Ｓの電位をＶ３としているため、ノードＦＧにＶ２またはＶ４を与えることが可能である。
【００７２】
データの保持は、保持対象のメモリセル１９０に接続される信号線Ｓの電位をＧＮＤとすることにより行われる。信号線Ｓの電位をＧＮＤに固定すると、ノードＦＧの電位は書き込み時の電位に固定される。つまり、ノードＦＧにデータ”１”であるＶ２が与えられている場合、ノードＦＧの電位はＶ２となり、ノードＦＧにデータ”０”であるＶ４が与えられていれば、ノードＦＧの電位はＶ４となる。
【００７３】
また、信号線ＳにはＧＮＤが与えられるため、データ”１”とデータ”０”のいずれが書き込まれた場合でも、トランジスタ１６２はオフ状態となる。トランジスタ１６２のオフ電流は極めて小さいから、トランジスタ１６０のゲート端子の電荷は長時間にわたって保持される。また、ここでは、データ”１”とデータ”０”のいずれを保持させる場合でも、ＧＮＤ（０Ｖ）より高い電位であるＶ２もしくはＶ４を用い、信号線ＳにはＧＮＤを与えている。このため、トランジスタ１６２において、ソース端子にはゲート端子より高い電位が与えられた状態となり、さらにオフ電流を低減することが可能である。例えば、データ”０”を保持させる場合にノードＦＧの電位としてＧＮＤを用いる場合などには、トランジスタ１６２のオフ電流が無視できないことがあるが、上述の電位関係を採用することにより、このような場合に生じる保持期間短縮の問題を解消することができる。なお、この場合、電位Ｖ４としては、トランジスタ１６２のゲート端子にＧＮＤが与えられることでトランジスタ１６２を流れる電流が１ｚＡ以下となる電位を採用することが望ましい。
【００７４】
また、メモリに電源が供給されない場合においても、信号線ＳにはＧＮＤ電位が与えられ、ノードＦＧにはＧＮＤ（０Ｖ）より高い電位であるＶ２もしくはＶ４が与えられるため、十分なオフ状態とすることが可能であり、オフ電流を低減することが可能である。
【００７５】
なお、当該保持に係る動作の後に、隣接するメモリセル１９０（ビット線ＢＬにより近いメモリセル１９０）への情報の書き込みが行われる。詳細は上述の通りである。
【００７６】
データの読み出しは、読み出し対象のメモリセル１９０に接続されるワード線ＷＬの電位をＧＮＤとし、また、読み出し対象ではないメモリセル１９０に接続されるワード線ＷＬの電位をＶ５（例えば、ＶＤＤ）とし、かつ、選択線Ｇ＿１及び選択線Ｇ＿２の電位をＶ１とすることにより行われる。
【００７７】
読み出し対象のメモリセル１９０に接続されるワード線ＷＬの電位をＧＮＤとすると、読み出し対象のメモリセル１９０のノードＦＧにデータ”１”であるＶ２が与えられている場合、トランジスタ１６０はオン状態となる。一方で、ノードＦＧにデータ”０”であるＶ４が与えられていれば、トランジスタ１６０はオフ状態となる。ただし、電位Ｖ４は、トランジスタ１６０がオフ状態となる電位とする。
【００７８】
なお、電位Ｖ４がトランジスタ１６０をオフ状態とする電位ではない場合には、ワード線ＷＬに負電位を与えてもよい。その結果、ノードＦＧの電位をＶ４より下げることができ、トランジスタ１６０をオフ状態とすることが出来る。また、必要時には、当該ノードＦＧに接続されるトランジスタ１６２に接続される信号線Ｓを負電位としても良い。
【００７９】
また、読み出し対象ではないメモリセル１９０に接続されるワード線ＷＬの電位をＶ５とすると、読み出し対象ではないメモリセル１９０にデータ”１”が書き込まれている場合、および、データ”０”が書き込まれている場合のいずれにおいても、トランジスタ１６０はオン状態となる。
【００８０】
なお、図２に係る構成では、ビット線ＢＬから最も遠い行のメモリセル１９０から順番にデータを書き込むとよい。これは、各メモリセル１９０を構成するトランジスタ１６２を直列に接続するため、任意の行のデータのみを書き換えることは難しいためである。また、ビット線ＢＬから最も遠い行のメモリセル１９０にデータ”０”を書き込むことで、ビット線ＢＬと最も遠い行のメモリセル１９０の間のメモリセルにもデータ”０”が書き込まれ、これらのメモリセル全体からなるブロックに対する一括消去を行うことも可能である。
【００８１】
図４には、図２に係る半導体装置のより詳細な動作に係るタイミングチャートの例を示す。タイミングチャート中のＳ、ＢＬ等の名称は、タイミングチャートに示す電位が与えられる配線を示しており、同様の機能を有する配線が複数ある場合には、配線の名称の末尾に＿１、＿２等を付すことで区別している。
【００８２】
図４に示されるタイミングチャートは、第ｋ行第１列のメモリセルにデータ”１”を書き込むと共に、第ｋ行の他の列（第２列乃至第ｎ列）のメモリセルにデータ”０”を書き込む（ｋ行目書込み）場合と、ｋ行目に書き込まれたデータを読み出す（ｋ行目読み出し）場合の各配線の電位の関係を示すものである。読み出しでは、第ｋ行第１列のメモリセルにデータ”１”が、第ｋ行の他の列（第２列乃至第ｎ列）のメモリセルにデータ”０”が格納されているとした。
【００８３】
ｋ行目書込みにおいては、Ｓ＿１乃至Ｓ＿ｋに電位Ｖ３を与えて、第１行乃至第ｋ行のトランジスタ１６２をオン状態とし、Ｓ＿（ｋ＋１）乃至Ｓ＿ｍをＧＮＤとして、第（ｋ＋１）行乃至第ｍ行のトランジスタ１６２をオフ状態とする。また、ＢＬ＿１に電位Ｖ２を与え、ＢＬ＿２乃至ＢＬ＿ｎに電位Ｖ４を与える。
【００８４】
なお、Ｇ＿１はＧＮＤとして、選択トランジスタ１８０をオフ状態とし、Ｇ＿２に電位Ｖ１を与えて、選択トランジスタ１８２をオン状態とする。また、ＷＬ＿（ｋ＋１）乃至ＷＬ＿ｍに電位Ｖ５を与えてもよい。
【００８５】
その結果、第ｋ行第１列のメモリセルのノードＦＧには電位Ｖ２が与えられ、すなわちデータ”１”が書き込まれたこととなる。また、第ｋ行の第２列乃至第ｎ列のノードＦＧには電位Ｖ４が与えられ、すなわちデータ”０”が書き込まれたこととなる。
【００８６】
このように、本実施の形態に示す半導体装置において、第ｋ行目（ｋは１以上ｍ以下の自然数）のメモリセル１９０に書込みを行う場合、第１行乃至第ｋ行のトランジスタ１６２をオン状態とする必要があるため、メモリセルアレイへの書込みは、第ｍ行目から順に行うのが好ましい。
【００８７】
ｋ行目読み出しにおいては、Ｓ＿１乃至Ｓ＿ｍをＧＮＤとして全てのトランジスタ１６２をオフ状態とすると共に、選択線Ｇ＿１及び選択線Ｇ＿２に電位Ｖ１を与えて選択トランジスタ１８０及び選択トランジスタ１８２をオン状態とする。また、読み出し対象の第ｋ行目のメモリセル１９０に接続されるＷＬ＿ｋをＧＮＤとし、読み出し対象でないメモリセル１９０に接続されるＷＬ＿１乃至ＷＬ＿（ｋ−１）、およびＷＬ＿（ｋ＋１）乃至ＷＬ＿ｍに電位Ｖ５を与える。
【００８８】
また、選択線Ｇ＿１および選択トランジスタ１８０を省略し、図３に示すように、上記選択線Ｇ＿２に相当する選択線Ｇと、選択トランジスタ１８２と、だけを設ける構成とする場合も、データの書き込み、保持、読み出し、及び複数行の一括消去は、基本的に上述の動作と同様に行うことができる。
【００８９】
ただし、選択線Ｇについては、図２に係る半導体装置と若干動作が異なる。ここで、図３に係る半導体装置の詳細な動作に係るタイミングチャートである、図５を用いて、各動作における選択線Ｇの電位について説明する。図５に示されるタイミングチャートは、図４に示されるタイミングチャートと同様に、第ｋ行第１列のメモリセルにデータ”１”を書き込むと共に、第ｋ行の他の列（第２列乃至第ｎ列）のメモリセルにデータ”０”を書き込む（ｋ行目書込み）場合と、ｋ行目に書き込まれたデータを読み出す（ｋ行目読み出し）場合の各配線の電位の関係を示すものである。よって、図５に示されるタイミングチャートと、図４に示されるタイミングチャートとの相違点は、選択線Ｇの電位のみなので、当該相違点について以下で説明する。
【００９０】
ｋ行目書込みにおいては、選択線Ｇの電位はＧＮＤとして、選択トランジスタ１８２をオフ状態とする。ｋ行目読み出しにおいては、選択線Ｇに電位Ｖ１を与えて選択トランジスタ１８２をオン状態とする。図３に係る半導体装置の各動作において、このように選択線Ｇに電位を与えることにより、上述の図４に示されるタイミングチャートの動作と同様の動作を行うことができる。
【００９１】
なお、上記構成においては、電位の関係を工夫することでデータ保持時間を延ばしているが、直列に接続された複数のメモリセル１９０のうちの端のメモリセル１９０では、データ保持時間が延びない場合がある。例えば、図２に示す半導体装置において、第１行目のメモリセル１９０のトランジスタ１６２はビット線ＢＬと直接接続されているため、ビット線の電位次第でトランジスタ１６２にわずかな電流が流れる場合がある。このため、第１行目のメモリセル１９０では、他の行のメモリセルと比較してデータ保持時間が延びない場合がある。
【００９２】
この問題を解決するためには、例えば、端のメモリセル１９０の容量素子１６４の容量値を、他のメモリセル１９０の容量素子１６４の容量値より大きくとる構成を採用することができる。容量値を大きくとることで、同じリーク電流に対しても、電位の変化を小さく抑えることが出来る。その結果、端のメモリセル１９０のデータ保持時間を延ばすことができ、メモリセル全体の保持時間（全てのメモリセルがデータを保持できる時間）を延ばすことができる。
【００９３】
また、例えば、端のメモリセル１９０のトランジスタ１６２のチャネル長を、他のメモリセル１９０のトランジスタ１６２のチャネル長より大きくとる構成を採用しても良い。チャネル長を大きくとることで、短チャネル効果によるしきい値の低下を抑え、リーク電流を低減することができる。また、チャネル抵抗増大によるリーク電流の低減が期待される。その結果、端のメモリセル１９０のデータ保持時間を延ばすことができ、メモリセル全体の保持時間（全てのメモリセルがデータを保持できる時間）を延ばすことができる。
【００９４】
また、例えば、直列に接続された複数のメモリセル１９０のうちの端のメモリセル１９０をダミーセルとして用いて、データ保持に用いない構成としても良い。このような構成を採用することで、メモリセル全体の保持時間（全てのメモリセルがデータを保持できる時間）を延ばすことができる。
【００９５】
いずれの対策も、直列に接続されるメモリセルのうち、端のメモリセル（上記構成では、第１行目のメモリセル）においてのみ施せばよいことから、１ビットあたりの面積をほとんど増やさずに行うことが出来る。例えば、全てのメモリセルにおいて容量素子を大きくする場合、あるいはチャネル長を大きくする場合と比較して、面積の増分はごくわずかである。
【００９６】
本実施の形態に示す半導体装置では、酸化物半導体を用いたトランジスタを採用している。酸化物半導体を用いたトランジスタはオフ電流が極めて小さいため、これを用いることにより極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。
【００９７】
また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁層の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。
【００９８】
また、酸化物半導体以外の材料を用いたトランジスタは、十分な高速動作が可能であるため、これを、酸化物半導体を用いたトランジスタと組み合わせて用いることにより、半導体装置の動作（例えば、情報の読み出し動作）の高速性を十分に確保することができる。また、酸化物半導体以外の材料を用いたトランジスタにより、高速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能である。
【００９９】
このように、酸化物半導体以外の材料を用いたトランジスタ（より広義には、十分な高速動作が可能なトランジスタ）と、酸化物半導体を用いたトランジスタ（より広義には、十分にオフ電流が小さいトランジスタ）とを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。
【０１００】
また、本実施の形態に示す半導体装置では、半導体装置の各メモリセルを構成する、酸化物半導体を用いたトランジスタを直列に接続することにより、隣接するメモリセルにおいて、酸化物半導体を用いたトランジスタのソース端子またはドレイン端子をお互いに接続させることができる。つまり、各メモリセルにおいて、酸化物半導体を用いたトランジスタのソース電極またはドレイン電極の一方を、開口部を設けて、配線に別途接続する必要がない。よって、メモリセルの占有面積を低減することができるので、半導体装置の高集積化を図り、単位面積あたりの記憶容量を増加させることができる。
【０１０１】
また、上述の半導体装置において与えられる電位に所定の関係を持たせることで、酸化物半導体を用いたトランジスタを十分なオフ状態として、データ保持時間を延ばすことができる。
【０１０２】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０１０３】
（実施の形態２）
本実施の形態では、開示する発明の一態様に係る半導体装置の構成およびその作製方法について、図６乃至図１２を参照して説明する。
【０１０４】
〈半導体装置の断面構成および平面構成〉
図６は、図２の回路図で示した半導体装置の、メモリセル１９０および選択トランジスタ１８０の構成の一例である。図６（Ａ）には、半導体装置の断面を、図６（Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図６（Ａ）は、図６（Ｂ）のＡ１−Ａ２における断面に相当する。また、図６（Ｂ）において、Ａ１−Ａ２に平行な方向が図２の回路図における列方向であり、Ａ１−Ａ２に垂直な方向が図２の回路図における行方向である。図６（Ａ）および図６（Ｂ）に示される半導体装置は、下部に第１の半導体材料を用いたトランジスタ１６０、選択トランジスタ１８０を有し、上部に第２の半導体材料を用いたトランジスタ１６２および容量素子１６４を有するものである。なお、図６では、第１行目のトランジスタ１６０およびトランジスタ１６２を表示しているが、図２の回路図に示すように、第１行目から第ｍ行目までトランジスタ１６０とトランジスタ１６２は、ソース電極（ソース領域）とドレイン電極（ドレイン領域）が直列に接続されている。
【０１０５】
ここで、第１の半導体材料と第２の半導体材料とは異なる材料とすることが望ましい。例えば、第１の半導体材料を酸化物半導体以外の半導体材料（シリコンなど）とし、第２の半導体材料を酸化物半導体とすることができる。単結晶シリコンなどの酸化物半導体以外の材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。
【０１０６】
なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明するが、ｐチャネル型トランジスタを用いることができるのはいうまでもない。また、開示する発明の技術的な本質は、情報を保持するために酸化物半導体のようなオフ電流を十分に低減することが可能な半導体材料をトランジスタ１６２に用いる点にあるから、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。
【０１０７】
図６におけるトランジスタ１６０は、半導体材料（例えば、シリコンなど）を含む基板１００に設けられたチャネル形成領域１１６ａと、チャネル形成領域１１６ａを挟むように設けられた不純物領域１２０ａおよび不純物領域１２０ｂと、不純物領域１２０ａおよび不純物領域１２０ｂに接する金属化合物領域１２４ａおよび金属化合物領域１２４ｂと、チャネル形成領域１１６ａ上に設けられたゲート絶縁層１０８ａと、ゲート絶縁層１０８ａ上に設けられたゲート電極１１０ａと、を有する。なお、図において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極やドレイン電極と表現することがある。つまり、本明細書において、ソース電極との記載にはソース領域が、ドレイン電極との記載にはドレイン領域が、含まれうる。
【０１０８】
なお、本明細書中において、不純物領域１２０ａ、不純物領域１２０ｂおよび後述する不純物領域１２０ｃをまとめて、不純物領域１２０と記載する場合がある。また、本明細書中において、金属化合物領域１２４ａ、金属化合物領域１２４ｂ、および後述する金属化合物領域１２４ｃをまとめて、金属化合物領域１２４と記載する場合がある。
【０１０９】
ここで、トランジスタ１６０は、ソース領域またはドレイン領域として機能する不純物領域１２０および金属化合物領域１２４を共有して、第１行目から第ｍ行目まで直列に接続される。つまり、第ｌ−１行目（ｌは２以上ｍ以下の自然数）のトランジスタ１６０のソース領域として機能する不純物領域１２０および金属化合物領域１２４は、第ｌ行目のトランジスタ１６０のドレイン領域として機能することになる。このように、メモリセル１９０のトランジスタ１６０を直列に接続することによって、各メモリセル１９０間でトランジスタ１６０のソース領域およびドレイン領域を共有することができる。つまり、各メモリセル１９０において、トランジスタ１６０のソース領域またはドレイン領域の一方を、開口部を設けて、配線１５８に別途接続する必要がない。よって、トランジスタ１６０の平面レイアウトは、配線１５８と接続するための開口部を設ける必要がないので、後述するトランジスタ１６２の平面レイアウトに容易に重ねることができ、メモリセル１９０の占有面積の低減を図ることができる。
【０１１０】
また、第１行目のトランジスタ１６０は、選択トランジスタ１８０を介してビット線と電気的に接続されるので、第１行目のトランジスタ１６０のドレイン領域として機能する、不純物領域１２０ｂおよび金属化合物領域１２４ｂは、選択トランジスタ１８０のソース領域として機能する。ここで、選択トランジスタ１８０は、上述のトランジスタ１６０と同様の構成とすることができる。つまり、選択トランジスタ１８０は、半導体材料（例えば、シリコンなど）を含む基板１００に設けられたチャネル形成領域１１６ｂと、チャネル形成領域１１６ｂを挟むように設けられた不純物領域１２０ｂおよび不純物領域１２０ｃと、不純物領域１２０ｂおよび不純物領域１２０ｃに接する金属化合物領域１２４ｂおよび金属化合物領域１２４ｃと、チャネル形成領域１１６ｂ上に設けられたゲート絶縁層１０８ｂと、ゲート絶縁層１０８ｂ上に設けられたゲート電極１１０ｂと、を有する。なお、選択トランジスタ１８０のゲート電極１１０ｂは、図２に示す回路図における、選択線Ｇ＿１として機能する。
【０１１１】
なお、本明細書中において、チャネル形成領域１１６ａおよびチャネル形成領域１１６ｂをまとめて、チャネル形成領域１１６と記載する場合がある。また、本明細書中において、ゲート絶縁層１０８ａおよびゲート絶縁層１０８ｂをまとめて、ゲート絶縁層１０８と記載する場合がある。また、本明細書中において、ゲート電極１１０ａおよびゲート電極１１０ｂをまとめて、ゲート電極１１０と記載する場合がある。
【０１１２】
また、基板１００上にはトランジスタ１６０および選択トランジスタ１８０を囲むように素子分離絶縁層１０６が設けられており、トランジスタ１６０および選択トランジスタ１８０上に、ゲート電極１１０の上面を露出させるように絶縁層１２８が設けられている。なお、高集積化を実現するためには、図６に示すようにトランジスタ１６０がサイドウォール絶縁層を有しない構成とすることが望ましい。一方で、トランジスタ１６０の特性を重視する場合には、ゲート電極１１０の側面にサイドウォール絶縁層を設け、不純物濃度が異なる領域を含む不純物領域１２０を設けても良い。
【０１１３】
ここで、絶縁層１２８は、平坦性の良好な表面を有しているのが好ましく、例えば、絶縁層１２８の表面は、二乗平均平方根（ＲＭＳ）粗さを１ｎｍ以下とすることが好ましい。
【０１１４】
図６におけるトランジスタ１６２は、絶縁層１２８上に形成された絶縁層１４０に埋め込まれたソース電極１４２ａおよびドレイン電極１４２ｂと、絶縁層１４０、ソース電極１４２ａおよびドレイン電極１４２ｂの一部と接する酸化物半導体層１４４と、酸化物半導体層１４４を覆うゲート絶縁層１４６と、ゲート絶縁層１４６上に酸化物半導体層１４４と重畳するように設けられたゲート電極１４８と、を有する。なお、ゲート電極１４８は、図２に示す回路図における、信号線Ｓとして機能する。
【０１１５】
ここで、酸化物半導体層１４４は水素などの不純物が十分に除去されることにより、または、十分な酸素が供給されることにより、高純度化されたものであることが望ましい。具体的には、例えば、酸化物半導体層１４４の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体層１４４中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）で測定されるものである。このように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体層１４４では、水素等のドナーに起因するキャリア密度が１×１０１２／ｃｍ３未満、望ましくは、１×１０１１／ｃｍ３未満、より望ましくは１．４５×１０１０／ｃｍ３未満となる。また、例えば、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは１０ｚＡ以下となる。このように、ｉ型化（真性化）または実質的にｉ型化された（ｉ型に限りなく近い）酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタ１６２を得ることができる。
【０１１６】
また、絶縁層１４０の表面であって酸化物半導体層１４４と接する領域は、その二乗平均平方根（ＲＭＳ）粗さを１ｎｍ以下とすることが好ましい。このように、二乗平均平方根（ＲＭＳ）粗さが１ｎｍ以下という極めて平坦な領域にトランジスタ１６２のチャネル形成領域を設けることにより、トランジスタ１６２が微細化される状況においても、短チャネル効果などの不具合を防止し、良好な特性を有するトランジスタ１６２を提供することが可能である。
【０１１７】
また、トランジスタ１６２は、ソース電極１４２ａおよびドレイン電極１４２ｂをお互いに共有して、第１行目から第ｍ行目まで直列に接続される。つまり、第ｌ−１行目（ｌは２以上ｍ以下の自然数）のトランジスタ１６２のソース電極１４２ａと、第ｌ行目のトランジスタ１６２のドレイン電極１４２ｂとは、同一の導電層で形成されることになる。
【０１１８】
このように、メモリセル１９０のトランジスタ１６２を直列に接続することによって、各メモリセル１９０間でトランジスタ１６２のソース電極１４２ａおよびドレイン電極１４２ｂをお互いに接続させることができる。これにより、メモリセル１９０の平面レイアウトには、トランジスタ１６２のソース電極１４２ａまたはドレイン電極１４２ｂの一方のみが含まれることになる。つまり、メモリセル１９０の平面レイアウトの列方向の長さを、ゲート電極１４８の最小限の配線幅と配線間隔の長さ程度まで小さくすることができる。
【０１１９】
それに対して、メモリセル１９０のトランジスタ１６２を並列に接続し、各メモリセル１９０においてトランジスタ１６２のソース電極１４２ａおよびドレイン電極１４２ｂを個別に設ける場合は、各メモリセル１９０において、トランジスタ１６２のソース電極１４２ａまたはドレイン電極１４２ｂの一方を、開口部を設けて、配線１５８などの配線に別途接続する必要がある。よって、メモリセル１９０の平面レイアウトには、トランジスタ１６２のソース電極１４２ａ及びドレイン電極１４２ｂの両方と、配線と接続するための開口部とが含まれることになる。
【０１２０】
よって、メモリセル１９０の平面レイアウトを図６に示すような構成にすることにより、
メモリセル１９０の占有面積を低減することができる。例えば、最小加工寸法をＦとして、メモリセル１９０の占有面積を４Ｆ２〜１２Ｆ２とすることが可能である。以上より、半導体装置の高集積化を図り、単位面積あたりの記憶容量を増加させることができる。
【０１２１】
図６における容量素子１６４は、ソース電極１４２ａ、酸化物半導体層１４４、ゲート絶縁層１４６、ゲート絶縁層１４６上の絶縁層１５０および電極１５２、で構成される。すなわち、ソース電極１４２ａは、容量素子１６４の一方の電極として機能し、電極１５２は、容量素子１６４の他方の電極として機能することになる。なお、容量素子１６４は、ゲート絶縁層１４６を含まない構成としてもよい。このような構成とすることにより、容量素子１６４の誘電体層は、酸化物半導体層１４４と絶縁層１５０で構成されることになるので、誘電体層の膜厚が低減され、容量素子１６４の静電容量を増加させることができる。
【０１２２】
ここで、第ｌ−１行目（ｌは２以上ｍ以下の自然数）の容量素子１６４の一方の電極は、第ｌ−１行目のトランジスタ１６２のソース電極１４２ａなので、容量素子１６４の平面レイアウトは、トランジスタ１６２の平面レイアウトに容易に重ねることができ、メモリセル１９０の占有面積の低減を図ることができる。また、電極１５２を絶縁層１５０上に形成することで、隣り合うメモリセル１９０のゲート電極１４８を最小限の配線間隔で形成し、且つ隣り合うメモリセル１９０のゲート電極１４８の間に電極１５２を形成することができる。これにより、メモリセル１９０の占有面積の低減を図ることができる。なお、電極１５２は、図２に示す回路図における、ワード線ＷＬとして機能する。
【０１２３】
トランジスタ１６２の上には、絶縁層１５０が設けられており、絶縁層１５０および容量素子１６４の電極１５２上には絶縁層１５４が設けられている。そして、ゲート絶縁層１４６、絶縁層１５０、絶縁層１５４などに形成された開口には、電極１５６ａが設けられ、絶縁層１５４上には電極１５６ａと接続する配線１５８が形成される。また、ゲート絶縁層１４６、絶縁層１５０、絶縁層１５４などに形成された開口に設けられた電極１５６ｂと、絶縁層１４０に埋め込まれた電極１４２ｃと、絶縁層１２８に埋め込まれた電極１２６と、を介して配線１５８と選択トランジスタ１８０のドレイン領域として機能する金属化合物領域１２４ｃとが電気的に接続される。ここで、配線１５８は、図２に示す回路図における、ビット線ＢＬとして機能する。
【０１２４】
以上のような構成とすることにより、トランジスタ１６０、トランジスタ１６２および容量素子１６４からなる、メモリセル１９０の平面レイアウトの大きさを低減することができる。メモリセル１９０の平面レイアウトは、行方向の長さを、ビット線ＢＬとして機能する配線１５８の最小限の配線幅と配線間隔の長さ程度まで小さくすることができ、列方向の長さは、ゲート電極１４８の最小限の配線幅と配線間隔の長さ程度まで小さくすることができる。このような平面レイアウトを採用することにより、図２に示す回路の高集積化を図ることができ、例えば、最小加工寸法をＦとして、メモリセルの占有面積を４Ｆ２〜１２Ｆ２とすることが可能である。よって、半導体装置の単位面積あたりの記憶容量を増加させることができる。
【０１２５】
なお、開示する発明に係る半導体装置の構成は、図６に示されるものに限定されない。開示する発明の一態様の技術的思想は、酸化物半導体と、酸化物半導体以外の材料と、を用いた積層構造を形成する点にあるから、電極の接続関係等の詳細については、適宜変更することができる。
【０１２６】
例えば、図３に示すように、選択線Ｇ＿１および選択トランジスタ１８０を省略し、上記選択線Ｇ＿２に相当する選択線Ｇと、選択トランジスタ１８２と、だけを設ける構成とする場合、ビット線ＢＬと第１行目のメモリセル１９０の接続部分の構成の一例を、図７に示す。図７（Ａ）には、半導体装置の断面を、図７（Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図７（Ａ）は、図７（Ｂ）のＢ１−Ｂ２における断面に相当する。
【０１２７】
図７に示す半導体装置と図６に示す半導体装置との相違点の一は、選択トランジスタ１８０が設けられているか否かである。よって、図７に示す半導体装置の詳細については、図６に示す半導体装置を参酌することができる。なお、図７に示す半導体装置の、図６に示す半導体装置と共通する部分については、同一の符号を用いている。
【０１２８】
ただし、図６に示す半導体装置とは異なり、配線１５８とトランジスタ１６０とは、ゲート絶縁層１４６、絶縁層１５０、絶縁層１５４に形成された開口に設けられた電極１５６ａと、絶縁層１４０に埋め込まれたドレイン電極１４２ｂと、絶縁層１２８に埋め込まれた電極１２６と、を介して電気的に接続される。
【０１２９】
また、図６に示す半導体装置は、絶縁層１４０および、絶縁層１４０中に埋め込まれたソース電極１４２ａ、ドレイン電極１４２ｂ上に酸化物半導体層１４４を設ける構成の半導体装置としたが、図８（Ａ）に示すように、絶縁層１４０および、絶縁層１４０中に埋め込まれたソース電極１４２ａ、ドレイン電極１４２ｂを設けず、ゲート電極１１０ａおよび絶縁層１２８上に直接酸化物半導体層１４４を設けるような構成としても良い。ここで、図８（Ａ）には、半導体装置の断面図を示す。図８（Ａ）に示す半導体装置と図６に示す半導体装置の主な相違点は、上述の絶縁層１４０、ソース電極１４２ａおよびドレイン電極１４２ｂの有無である。なお、図８（Ａ）に示す半導体装置の、図６に示す半導体装置と共通する部分については、同一の符号を用いている。
【０１３０】
ここで、図８（Ａ）に示す半導体装置においては、ゲート電極１１０ａがトランジスタ１６２のソース電極またはドレイン電極として機能するということもできる。つまり、第ｌ−１行目（ｌは２以上ｍ以下の自然数）のトランジスタ１６０のゲート電極１１０ａと、第ｌ−１行目のトランジスタ１６２のソース電極と、第ｌ行目のトランジスタ１６２のドレイン電極とは、同一の導電層で形成されることになる。図６に示す半導体装置において、コンタクトの都合上、ソース電極１４２ａよりゲート電極１１０ａの方が列方向の長さが小さくなるので、ソース電極１４２ａを設けない構造の図８（Ａ）に示す半導体装置は、さらにメモリセル１９０の占有面積の縮小を図ることができる。
【０１３１】
また、図８（Ａ）に示す半導体装置においては、電極１５６ａと酸化物半導体層１４４との間に電極１５９ａを設けて、配線１５８と酸化物半導体層１４４とを電気的に接続するのが好ましい。このようにすることで、配線１５８と酸化物半導体層１４４とのコンタクトを容易且つ確実にとることができる。また、同様に、電極１５６ｂと電極１２６との間に電極１５９ｂを設けて、配線１５８と選択トランジスタ１８０の金属化合物領域１２４ｃとを電気的に接続してもよい。なお、電極１５９ａおよび電極１５９ｂは、電極１５２と同時に形成することができる。
【０１３２】
また、図８（Ｂ）に示すように、ＳＯＩ基板上にトランジスタ１６０および選択トランジスタ１８０を形成するような構成としても良い。ここで、図８（Ｂ）には、半導体装置の断面図を示す。図８（Ｂ）に示す半導体装置と図６に示す半導体装置の相違点の一は、トランジスタ１６０および選択トランジスタ１８０のチャネル形成領域１１６および不純物領域１２０がＳＯＩ基板に設けられた半導体層で構成されている点である。なお、図８（Ｂ）に示す半導体装置の、図６に示す半導体装置と共通する部分については、同一の符号を用いている。
【０１３３】
図８（Ｂ）に示すＳＯＩ基板は、ベース基板１７０と、ベース基板１７０上に形成された窒素含有層１７２と、窒素含有層１７２上に形成された酸化膜１７４と、酸化膜１７４上に形成された半導体層からなる。該半導体層は、トランジスタ１６０および選択トランジスタ１８０のチャネル形成領域１１６および不純物領域１２０を構成する。
【０１３４】
ここで、ベース基板１７０としては、絶縁体でなる基板を用いることができる。具体的には、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われる各種ガラス基板、石英基板、セラミック基板、サファイア基板が挙げられる。また、窒化シリコンと酸化アルミニウムを主成分とした熱膨張係数がシリコンに近いセラミック基板を用いてもよい。
【０１３５】
また、窒素含有層１７２としては、窒化シリコン膜（ＳｉＮｘ）や窒化酸化シリコン膜（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の窒素を含有する絶縁膜を含む層を用いることができる。また、酸化膜１７４は、酸化シリコン膜、酸化窒化シリコン膜等を単層で、または積層させて形成することができる。
【０１３６】
また、チャネル形成領域１１６および不純物領域１２０を構成する半導体層としては、単結晶シリコン基板、単結晶ゲルマニウム基板、単結晶シリコンゲルマニウム基板など、第１４族元素でなる単結晶半導体基板を用いて形成された、膜厚が１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上２００ｎｍ以下の半導体層とすればよい。
【０１３７】
また、図６に示す半導体装置は、ソース電極１４２ａおよびドレイン電極１４２ｂを絶縁層１４０中に埋め込む構成としたが、図８（Ｂ）に示すように、ソース電極１４２ａおよびドレイン電極１４２ｂを絶縁層中に埋め込むことなく、ゲート電極１１０および絶縁層１２８上に設ける構成としても良い。ここで、ソース電極１４２ａおよびドレイン電極１４２ｂの端部は、テーパー形状であることが好ましい。ソース電極１４２ａ、ドレイン電極１４２ｂの端部をテーパー形状とすることにより、酸化物半導体層１４４の被覆性を向上し、段切れを防止することができるためである。ここで、テーパー角は、例えば、３０°以上６０°以下とする。なお、テーパー角とは、テーパー形状を有する層（例えば、ソース電極１４２ａ）を、その断面（基板の表面と直交する面）に垂直な方向から観察した際に、当該層の側面と底面がなす傾斜角を示す。
【０１３８】
〈半導体装置の作製方法〉
次に、上記半導体装置の作製方法の一例について説明する。以下では、はじめに下部のトランジスタ１６０および選択トランジスタ１８０の作製方法について図９および図１０を参照して説明し、その後、上部のトランジスタ１６２および容量素子１６４の作製方法について図１１および図１２を参照して説明する。
【０１３９】
〈下部のトランジスタの作製方法〉
まず、半導体材料を含む基板１００を用意する（図９（Ａ）参照）。半導体材料を含む基板１００としては、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することができる。ここでは、半導体材料を含む基板１００として、単結晶シリコン基板を用いる場合の一例について示すものとする。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体層が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた構成の基板も含む概念として用いる。つまり、「ＳＯＩ基板」が有する半導体層は、シリコン半導体層に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁基板上に絶縁層を介して半導体層が設けられた構成のものが含まれるものとする。
【０１４０】
半導体材料を含む基板１００として、特に、シリコンなどの単結晶半導体基板を用いる場合には、半導体装置の読み出し動作を高速化することができるため好適である。
【０１４１】
なお、トランジスタのしきい値電圧を制御するために、後にトランジスタ１６０のチャネル形成領域１１６ａおよび選択トランジスタ１８０のチャネル形成領域１１６ｂとなる領域に、不純物元素を添加しても良い。ここでは、トランジスタ１６０および選択トランジスタ１８０のしきい値電圧が正となるように導電性を付与する不純物元素を添加する。半導体材料がシリコンの場合、該導電性を付与する不純物には、例えば、硼素、アルミニウム、ガリウムなどがある。なお、不純物元素の添加後には、加熱処理を行い、不純物元素の活性化や不純物元素の添加時に生じる欠陥の改善等を図るのが望ましい。
【０１４２】
基板１００上には、素子分離絶縁層を形成するためのマスクとなる保護層１０２を形成する（図９（Ａ）参照）。保護層１０２としては、例えば、酸化シリコンや窒化シリコン、酸窒化シリコンなどを材料とする絶縁層を用いることができる。
【０１４３】
次に、上記の保護層１０２をマスクとしてエッチングを行い、保護層１０２に覆われていない領域（露出している領域）の、基板１００の一部を除去する。これにより他の半導体領域と分離された半導体領域１０４が形成される（図９（Ｂ）参照）。当該エッチングには、ドライエッチングを用いるのが好適であるが、ウェットエッチングを用いても良い。エッチングガスやエッチング液については被エッチング材料に応じて適宜選択することができる。
【０１４４】
次に、基板１００を覆うように絶縁層を形成し、半導体領域１０４に重畳する領域の絶縁層を選択的に除去することで、素子分離絶縁層１０６を形成する（図９（Ｃ）参照）。当該絶縁層は、酸化シリコンや窒化シリコン、酸窒化シリコンなどを用いて形成される。絶縁層の除去方法としては、ＣＭＰ（化学的機械的研磨）処理などの研磨処理やエッチング処理などがあるが、そのいずれを用いても良い。なお、半導体領域１０４の形成後、または、素子分離絶縁層１０６の形成後には、上記保護層１０２を除去する。
【０１４５】
次に、半導体領域１０４の表面に絶縁層を形成し、当該絶縁層上に導電材料を含む層を形成する。
【０１４６】
絶縁層は後のゲート絶縁層となるものであり、例えば、半導体領域１０４表面の熱処理（熱酸化処理や熱窒化処理など）によって形成することができる。熱処理に代えて、高密度プラズマ処理を適用しても良い。高密度プラズマ処理は、例えば、ヘリウム（Ｈｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）などの希ガス、酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスを用いて行うことができる。もちろん、ＣＶＤ法やスパッタリング法等を用いて絶縁層を形成しても良い。当該絶縁層は、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））等を含む単層構造または積層構造とすることが望ましい。また、絶縁層の厚さは、例えば、１ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下とすることができる。
【０１４７】
導電材料を含む層は、アルミニウムや銅、チタン、タンタル、タングステン等の金属材料を用いて形成することができる。また、多結晶シリコンなどの半導体材料を用いて、導電材料を含む層を形成しても良い。形成方法も特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。なお、本実施の形態では、導電材料を含む層を、金属材料を用いて形成する場合の一例について示すものとする。
【０１４８】
その後、絶縁層および導電材料を含む層を選択的にエッチングして、ゲート絶縁層１０８（ゲート絶縁層１０８ａ、ゲート絶縁層１０８ｂ）およびゲート電極１１０（ゲート電極１１０ａ、ゲート電極１１０ｂ）を形成する（図９（Ｃ）参照）。
【０１４９】
次に、半導体領域１０４にリン（Ｐ）やヒ素（Ａｓ）などを添加して、チャネル形成領域１１６（チャネル形成領域１１６ａ、チャネル形成領域１１６ｂ）および不純物領域１２０（不純物領域１２０ａ、不純物領域１２０ｂ、不純物領域１２０ｃ）を形成する（図９（Ｄ）参照）。なお、ここではｎ型トランジスタを形成するためにリンやヒ素を添加しているが、ｐ型トランジスタを形成する場合には、硼素（Ｂ）やアルミニウム（Ａｌ）などの不純物元素を添加すればよい。ここで、添加する不純物の濃度は適宜設定することができるが、半導体素子が高度に微細化される場合には、その濃度を高くすることが望ましい。
【０１５０】
なお、ゲート電極１１０の周囲にサイドウォール絶縁層を形成して、不純物元素が異なる濃度で添加された不純物領域を形成しても良い。
【０１５１】
次に、ゲート電極１１０、不純物領域１２０等を覆うように金属層１２２を形成する（図１０（Ａ）参照）。当該金属層１２２は、真空蒸着法やスパッタリング法、スピンコート法などの各種成膜方法を用いて形成することができる。金属層１２２は、半導体領域１０４を構成する半導体材料と反応することによって低抵抗な金属化合物となる金属材料を用いて形成することが望ましい。このような金属材料としては、例えば、チタン、タンタル、タングステン、ニッケル、コバルト、白金等がある。
【０１５２】
次に、熱処理を施して、上記金属層１２２と半導体材料とを反応させる。これにより、不純物領域１２０（不純物領域１２０ａ、不純物領域１２０ｂ、不純物領域１２０ｃ）に接する金属化合物領域１２４（金属化合物領域１２４ａ、金属化合物領域１２４ｂ、金属化合物領域１２４ｃ）が形成される（図１０（Ａ）参照）。なお、ゲート電極１１０として多結晶シリコンなどを用いる場合には、ゲート電極１１０の金属層１２２と接触する部分にも、金属化合物領域が形成されることになる。
【０１５３】
上記熱処理としては、例えば、フラッシュランプの照射による熱処理を用いることができる。もちろん、その他の熱処理方法を用いても良いが、金属化合物の形成に係る化学反応の制御性を向上させるためには、ごく短時間の熱処理を実現できる方法を用いることが望ましい。なお、上記の金属化合物領域は、金属材料と半導体材料との反応により形成されるものであり、十分に導電性が高められた領域である。当該金属化合物領域を形成することで、電気抵抗を十分に低減し、素子特性を向上させることができる。なお、金属化合物領域１２４を形成した後には、金属層１２２は除去する。
【０１５４】
次に、選択トランジスタ１８０の金属化合物領域１２４ｃ上に接するように電極１２６を形成する（図１０（Ｂ）参照）。電極１２６は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて導電層を形成した後、当該導電層をパターニングすることによって形成される。また、導電層の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベリリウム、ネオジム、スカンジウムのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。詳細は、後述するソース電極１４２ａ、ドレイン電極１４２ｂなどと同様である。
【０１５５】
以上により、半導体材料を含む基板１００を用いたトランジスタ１６０および選択トランジスタ１８０が形成される（図１０（Ｂ）参照）。このようなトランジスタ１６０は、高速動作が可能であるという特徴を有する。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。
【０１５６】
次に、上述の工程により形成された各構成を覆うように、絶縁層１２８を形成する（図１０（Ｃ）参照）。絶縁層１２８は、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化アルミニウム等の無機絶縁材料を含む材料を用いて形成することができる。特に、絶縁層１２８に誘電率の低い（ｌｏｗ−ｋ）材料を用いることで、各種電極や配線の重なりに起因する容量を十分に低減することが可能になるため好ましい。なお、絶縁層１２８には、これらの材料を用いた多孔質の絶縁層を適用しても良い。多孔質の絶縁層では、密度の高い絶縁層と比較して誘電率が低下するため、電極や配線に起因する容量をさらに低減することが可能である。また、絶縁層１２８は、ポリイミド、アクリル等の有機絶縁材料を用いて形成することも可能である。なお、ここでは、絶縁層１２８を単層構造としているが、開示する発明の一態様はこれに限定されない。絶縁層１２８を２層以上の積層構造としても良い。
【０１５７】
その後、トランジスタ１６２および容量素子１６４の形成前の処理として、絶縁層１２８にＣＭＰ処理を施して、ゲート電極１１０ａ、ゲート電極１１０ｂおよび電極１２６の上面を露出させる（図１０（Ｄ）参照）。ゲート電極１１０の上面を露出させる処理としては、ＣＭＰ処理の他にエッチング処理などを適用することも可能であるが、トランジスタ１６２の特性を向上させるために、絶縁層１２８の表面は可能な限り平坦にしておくことが望ましく、例えば、絶縁層１２８の表面は、二乗平均平方根（ＲＭＳ）粗さを１ｎｍ以下とすることが好ましい。
【０１５８】
なお、上記の各工程の前後には、さらに電極や配線、半導体層、絶縁層などを形成する工程を含んでいても良い。例えば、配線の構造として、絶縁層および導電層の積層構造でなる多層配線構造を採用して、高度に集積化した半導体装置を実現することも可能である。
【０１５９】
〈上部のトランジスタの作製方法〉
次に、ゲート電極１１０、電極１２６、絶縁層１２８などの上に導電層を形成し、該導電層を選択的にエッチングして、ソース電極１４２ａ、ドレイン電極１４２ｂ、電極１４２ｃを形成する（図１１（Ａ）参照）。
【０１６０】
導電層は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて形成することができる。また、導電層の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンからから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベリリウム、ネオジム、スカンジウムのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。
【０１６１】
導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、チタン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。なお、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有するソース電極１４２ａ、ドレイン電極１４２ｂおよび電極１４２ｃへの加工が容易であるというメリットがある。
【０１６２】
また、導電層は、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する場合がある）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３−ＺｎＯ）、または、これらの金属酸化物材料にシリコン若しくは酸化シリコンを含有させたものを用いることができる。
【０１６３】
なお、導電層のエッチングは、ドライエッチング、ウェットエッチングのいずれを用いて行っても良いが、微細化のためには、制御性の良いドライエッチングを用いるのが好適である。また、形成されるソース電極１４２ａ、およびドレイン電極１４２ｂがテーパー形状となるように行っても良い。テーパー角は、例えば、３０°以上６０°以下とすることができる。
【０１６４】
上部のトランジスタ１６２のチャネル長（Ｌ）は、ソース電極１４２ａ、およびドレイン電極１４２ｂの上端部の間隔によって決定される。なお、チャネル長（Ｌ）が２５ｎｍ未満のトランジスタを形成する場合に用いるマスク形成の露光を行う際には、数ｎｍ〜数１０ｎｍと波長の短い超紫外線（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）を用いるのが望ましい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長（Ｌ）を、２μｍ未満、好ましくは１０ｎｍ以上３５０ｎｍ（０．３５μｍ）以下とすることも可能であり、回路の動作速度を高めることが可能である。
【０１６５】
なお、絶縁層１２８の上には、下地として機能する絶縁層を設けても良い。当該絶縁層は、ＰＶＤ法やＣＶＤ法などを用いて形成することができる。
【０１６６】
次に、ソース電極１４２ａ、ドレイン電極１４２ｂおよび電極１４２ｃを覆うように絶縁層１４０を形成した後、ソース電極１４２ａ、ドレイン電極１４２ｂおよび電極１４２ｃが露出されるように、ＣＭＰ（化学的機械的研磨）処理によって絶縁層１４０を平坦化する（図１１（Ａ）参照）。
【０１６７】
絶縁層１４０は、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化アルミニウム、酸化ガリウム等の無機絶縁材料を含む材料を用いて形成することができる。絶縁層１４０には、後に酸化物半導体層１４４が接することになるから、例えば、酸化シリコンなどを用いたものにするのが好適である。なお、絶縁層１４０に、ガリウムやアルミニウムなど、酸化物半導体層１４４に含まれる可能性の高い１３族元素を含ませる場合には、絶縁層１４０と酸化物半導体層１４４との界面特性を向上させて、水素のパイルアップなどを抑制し電気的特性を安定化することが可能になる。さらに、絶縁層１４０に酸化アルミニウムを用いる場合には、外部からの水の侵入を抑制することができるという効果もある。
【０１６８】
なお、酸化物半導体層１４４の酸素欠損に起因する欠陥の発生を抑制するという観点から、絶縁層１４０には、化学量論的組成より僅かに酸素が多く含まれる酸化物材料を用いると良い。このように、酸素を多く含む材料を酸化物半導体層１４４に接する層に用いることで、酸化物半導体層１４４に酸素を供給し、酸素欠損欠陥の発生を抑制して、トランジスタのノーマリーオン化を防ぐことができる。これにより、トランジスタを十分なオフ状態とするために必要な、ゲート端子とソース端子（またはドレイン端子）の電位差を小さくすることができるため、電位を変動させるために必要な消費電力を抑えることができる。または、半導体装置を適切に動作させることが容易になる。つまり、当該構成を適用する場合には、発明の一態様に係る効果は一層顕著になる。
【０１６９】
絶縁層１４０の形成方法に特に限定はないが、酸化物半導体層１４４と接することを考慮すれば、水素が十分に低減された方法によって形成するのが望ましい。このような方法としては、例えば、スパッタ法がある。もちろん、プラズマＣＶＤ法をはじめとする他の成膜法を用いても良い。また、絶縁層１４０の形成方法や、絶縁層１４０に対する処理などを工夫して、絶縁層１４０中に酸素が多く含まれるようにしても良い。例えば、成膜雰囲気に酸素を添加することで、酸素を多く含む絶縁層１４０を実現することができる。または、絶縁層１４０に対して、酸素雰囲気における熱処理や、酸素プラズマ処理などを適用しても良い。いずれにしても、絶縁層１４０の水素を十分に低減し、絶縁層１４０に十分な酸素を含ませることで、優れた特性の半導体装置を実現することができる。
【０１７０】
また、ＣＭＰ（化学的機械的研磨）処理は、ソース電極１４２ａ、ドレイン電極１４２ｂおよび電極１４２ｃの表面の少なくとも一部が露出する条件で行う。また、当該ＣＭＰ処理は、絶縁層１４０表面の二乗平均平方根（ＲＭＳ）粗さが１ｎｍ以下（好ましくは０．５ｎｍ以下）となる条件で行うのが好ましい。このような条件でＣＭＰ処理を行うことにより、後に酸化物半導体層１４４が形成される表面の平坦性を向上させ、トランジスタ１６２の特性を向上させることができる。
【０１７１】
なお、ＣＭＰ処理は、１回のみ行ってもよいし、複数回行ってもよい。複数回に分けてＣＭＰ処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うのが好ましい。このように研磨レートの異なる研磨を組み合わせることによって、絶縁層１４０の表面の平坦性をさらに向上させることができる。
【０１７２】
次に、ソース電極１４２ａの上面、ドレイン電極１４２ｂの上面、および絶縁層１４０の上面、の一部に接するように酸化物半導体層を形成した後、当該酸化物半導体層を選択的にエッチングして酸化物半導体層１４４を形成する（図１１（Ｂ）参照）。
【０１７３】
酸化物半導体層１４４は、少なくともＩｎ、Ｇａ、Ｓｎ、Ｚｎ、Ａｌ、Ｍｇ、Ｈｆ及びランタノイドから選ばれた一種以上の元素を含有する。例えば、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｌａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｐｍ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｅｕ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｔｂ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｄｙ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｈｏ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｌｕ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｇａ−Ｏ系の材料、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体にＩｎとＧａとＳｎとＺｎ以外の元素、例えばＳｉＯ２を含ませてもよい。
【０１７４】
例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わない。
【０１７５】
中でも、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、電界効果移動度も高いため、半導体装置に用いる半導体材料としては好適である。
【０１７６】
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体材料の代表例としては、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記されるものがある。また、Ｇａに代えてＭの表記を用い、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）のように表記される酸化物半導体材料がある。ここで、Ｍは、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、コバルト（Ｃｏ）などから選ばれた一の金属元素または複数の金属元素を示す。例えば、Ｍとしては、Ｇａ、ＧａおよびＡｌ、ＧａおよびＦｅ、ＧａおよびＮｉ、ＧａおよびＭｎ、ＧａおよびＣｏなどを適用することができる。なお、上述の組成は結晶構造から導き出されるものであり、あくまでも一例に過ぎないことを付記する。
【０１７７】
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
【０１７８】
酸化物半導体層１４４をスパッタ法で作製するためのターゲットとしては、Ｉｎ：Ｇａ：Ｚｎ＝１：ｘ：ｙ（ｘは０以上、ｙは０．５以上５以下）の組成比で表されるものを用いるのが好適である。例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比を有するターゲットなどを用いることができる。また、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］（ｘ＝１、ｙ＝０．５）の組成比を有するターゲットや、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］（ｘ＝１、ｙ＝２）の組成比を有するターゲットや、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：０：２［ｍｏｌ数比］（ｘ＝０、ｙ＝１）の組成比を有するターゲットを用いることもできる。
【０１７９】
本実施の形態では、非晶質構造の酸化物半導体層１４４を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物ターゲットを用いるスパッタ法により形成することとする。また、その膜厚は、１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上２０ｎｍ以下、より好ましくは３ｎｍ以上１５ｎｍ以下とする。
【０１８０】
金属酸化物ターゲット中の金属酸化物の相対密度は８０％以上、好ましくは９５％以上、さらに好ましくは９９．９％以上である。相対密度の高い金属酸化物ターゲットを用いることにより、緻密な構造の酸化物半導体層を形成することが可能である。
【０１８１】
酸化物半導体層１４４の形成雰囲気は、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、または、希ガス（代表的にはアルゴン）と酸素との混合雰囲気とするのが好適である。具体的には、例えば、水素、水、水酸基、水素化物などの不純物が、１ｐｐｍ以下（望ましくは１０ｐｐｂ以下）にまで除去された高純度ガス雰囲気を用いるのが好適である。
【０１８２】
酸化物半導体層１４４の形成の際には、例えば、減圧状態に保たれた処理室内に被処理物を保持し、被処理物の温度が１００℃以上５５０℃未満、好ましくは２００℃以上４００℃以下となるように被処理物を熱する。または、酸化物半導体層１４４の形成の際の被処理物の温度は、室温（２５℃±１０℃、１５℃以上３５℃以下）としてもよい。そして、処理室内の水分を除去しつつ、水素や水などが除去されたスパッタガスを導入し、上記ターゲットを用いて酸化物半導体層１４４を形成する。被処理物を熱しながら酸化物半導体層１４４を形成することにより、酸化物半導体層１４４に含まれる不純物を低減することができる。また、スパッタによる損傷を軽減することができる。処理室内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどを用いることができる。また、ターボポンプにコールドトラップを加えたものを用いてもよい。クライオポンプなどを用いて排気することで、処理室から水素や水などを除去することができるため、酸化物半導体層中の不純物濃度を低減できる。
【０１８３】
酸化物半導体層１４４の形成条件としては、例えば、被処理物とターゲットの間との距離が１７０ｍｍ、圧力が０．４Ｐａ、直流（ＤＣ）電力が０．５ｋＷ、雰囲気が酸素（酸素１００％）雰囲気、またはアルゴン（アルゴン１００％）雰囲気、または酸素とアルゴンの混合雰囲気、といった条件を適用することができる。なお、パルス直流（ＤＣ）電源を用いると、ごみ（成膜時に形成される粉状の物質など）を低減でき、膜厚分布も均一となるため好ましい。酸化物半導体層１４４の厚さは、１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上２０ｎｍ以下、より好ましくは３ｎｍ以上１５ｎｍ以下とする。開示する発明に係る構成を採用することで、このような厚さの酸化物半導体層１４４を用いる場合であっても、微細化に伴う短チャネル効果を抑制することが可能である。ただし、適用する酸化物半導体材料や、半導体装置の用途などにより適切な厚さは異なるから、その厚さは、用いる材料や用途などに応じて選択することもできる。
【０１８４】
なお、上記のように絶縁層１４０を形成することにより、酸化物半導体層１４４のチャネル形成領域に相当する部分の形成表面を十分に平坦化することができるので、厚みの小さい酸化物半導体層であっても、好適に形成することが可能である。また、図１１（Ｂ）に示すように、酸化物半導体層１４４のチャネル形成領域に相当する部分の断面形状を、平坦な形状とすることが好ましい。酸化物半導体層１４４のチャネル形成領域に相当する部分の断面形状を平坦な形状とすることすることにより、酸化物半導体層１４４の断面形状が平坦でない場合と比較して、リーク電流を低減することができる。
【０１８５】
なお、酸化物半導体層１４４をスパッタ法により形成する前には、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、形成表面（例えば絶縁層１４０の表面）の付着物を除去しても良い。ここで、逆スパッタとは、通常のスパッタにおいては、スパッタターゲットにイオンを衝突させるところを、逆に、処理表面にイオンを衝突させることによってその表面を改質する方法のことをいう。処理表面にイオンを衝突させる方法としては、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、被処理物付近にプラズマを生成する方法などがある。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などによる雰囲気を適用してもよい。
【０１８６】
酸化物半導体層１４４の形成後には、酸化物半導体層１４４に対して熱処理（第１の熱処理）を行うことが望ましい。この第１の熱処理によって酸化物半導体層１４４中の、過剰な水素、水、水酸基などを除去し、酸化物半導体層１４４の構造を整え、エネルギーギャップ中の欠陥準位を低減することができる。第１の熱処理の温度は、例えば、３００℃以上５５０℃未満、好ましくは４００℃以上５００℃以下とする。
【０１８７】
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体層は大気に触れさせず、水や水素の混入が生じないようにする。
【０１８８】
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いても良い。例えば、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。
【０１８９】
例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。酸素を含む雰囲気において第１の熱処理を行うことで、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためである。
【０１９０】
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
【０１９１】
いずれにしても、第１の熱処理によって不純物を低減し、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体層を形成することで、極めて優れた特性のトランジスタを実現することができる。
【０１９２】
ところで、上述の熱処理（第１の熱処理）には水素や水などを除去する効果があるから、当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該脱水化処理や、脱水素化処理は、酸化物半導体層１４４の形成後や後に形成するゲート絶縁層１４６の形成後、ゲート電極の形成後、などのタイミングにおいて行うことも可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。
【０１９３】
酸化物半導体層１４４のエッチングは、上記熱処理の前、または上記熱処理の後のいずれにおいて行っても良い。また、素子の微細化という観点からはドライエッチングを用いるのが好適であるが、ウェットエッチングを用いても良い。エッチングガスやエッチング液については被エッチング材料に応じて適宜選択することができる。なお、素子におけるリークなどが問題とならない場合には、酸化物半導体層を島状に加工しないで用いても良い。
【０１９４】
次に、酸化物半導体層１４４を覆うようにゲート絶縁層１４６を形成する（図１１（Ｃ）参照）。
【０１９５】
ゲート絶縁層１４６は、ＣＶＤ法やスパッタ法等を用いて形成することができる。また、ゲート絶縁層１４６は、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム、酸化ガリウム、酸化タンタル、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、などを含むように形成するのが好適である。
【０１９６】
なお、ゲート絶縁層１４６に、ガリウムやアルミニウムなど、酸化物半導体層１４４に含まれる可能性の高い１３族元素を含ませる場合には、ゲート絶縁層１４６と酸化物半導体層１４４との界面特性を向上させて、水素のパイルアップなどを抑制し電気的特性を安定化することが可能になる。さらに、ゲート絶縁層１４６に酸化アルミニウムを用いる場合には、外部からの水の侵入を抑制することができるという効果もある。
【０１９７】
なお、酸化物半導体層１４４の酸素欠損に起因する欠陥の発生を抑制するという観点から、ゲート絶縁層１４６には、化学量論的組成より僅かに酸素が多く含まれる酸化物材料を用いると良い。このように、酸素を多く含む材料を酸化物半導体層１４４に接する層に用いることで、酸化物半導体層１４４に酸素を供給し、酸素欠損欠陥の発生を抑制して、トランジスタのノーマリーオン化を防ぐことができる。これにより、トランジスタを十分なオフ状態とするために必要な、ゲート端子とソース端子（またはドレイン端子）の電位差を小さくすることができるため、電位を変動させるために必要な消費電力を抑えることができる。または、半導体装置を適切に動作させることが容易になる。つまり、当該構成を適用する場合には、発明の一態様に係る効果は一層顕著になる。
【０１９８】
なお、ゲート絶縁層１４６は、水素が十分に低減された方法によって形成するのが望ましい。また、ゲート絶縁層１４６の形成方法や、ゲート絶縁層１４６に対する処理などを工夫して、ゲート絶縁層１４６中に酸素が多く含まれるようにしても良い。例えば、成膜雰囲気に酸素を添加することで、酸素を多く含むゲート絶縁層１４６を実現することができる。または、ゲート絶縁層１４６に対して、酸素雰囲気における熱処理や、酸素プラズマ処理などを適用しても良い。いずれにしても、ゲート絶縁層１４６の水素を十分に低減し、ゲート絶縁層１４６に十分な酸素を含ませることで、優れた特性の半導体装置を実現することができる。
【０１９９】
ゲート絶縁層１４６は、単層構造としても良いし、積層構造としても良い。また、その厚さは特に限定されないが、半導体装置を微細化する場合には、トランジスタの動作を確保するために薄くするのが望ましい。例えば、酸化シリコンを用いる場合には、１ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下とすることができる。
【０２００】
上述のように、ゲート絶縁層を薄くすると、トンネル効果などに起因するゲートリークが問題となる。ゲートリークの問題を解消するには、ゲート絶縁層１４６に、酸化ハフニウム、酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、などの高誘電率（ｈｉｇｈ−ｋ）材料を用いると良い。ｈｉｇｈ−ｋ材料をゲート絶縁層１４６に用いることで、電気的特性を確保しつつ、ゲートリークを抑制するために膜厚を大きくすることが可能になる。例えば、酸化ハフニウムは比誘電率が１５程度であり、酸化シリコンの比誘電率の３〜４と比較して非常に大きな値を有している。このような材料を用いることにより、酸化シリコン換算で１５ｎｍ未満、好ましくは２ｎｍ以上１０ｎｍ以下のゲート絶縁層を実現することも容易になる。なお、ｈｉｇｈ−ｋ材料を含む膜と、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ガリウムなどのいずれかを含む膜との積層構造としてもよい。
【０２０１】
ゲート絶縁層１４６の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第２の熱処理を行うのが望ましい。熱処理の温度は、２００℃以上４５０℃以下、望ましくは２５０℃以上３５０℃以下である。例えば、窒素雰囲気下で２５０℃、１時間の熱処理を行えばよい。第２の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減することができる。また、ゲート絶縁層１４６が酸素を含む場合、酸化物半導体層１４４に酸素を供給し、該酸化物半導体層１４４の酸素欠損を補填して、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体層を形成することもできる。
【０２０２】
なお、本実施の形態では、ゲート絶縁層１４６の形成後に第２の熱処理を行っているが、第２の熱処理のタイミングはこれに限定されない。例えば、ゲート電極の形成後に第２の熱処理を行っても良い。また、第１の熱処理に続けて第２の熱処理を行っても良いし、第１の熱処理に第２の熱処理を兼ねさせても良いし、第２の熱処理に第１の熱処理を兼ねさせても良い。
【０２０３】
上述のように、第１の熱処理と第２の熱処理の少なくとも一方を適用することで、酸化物半導体層１４４を、その主成分以外の不純物が極力含まれないように高純度化することができる。
【０２０４】
次に、ゲート絶縁層１４６上にゲート電極１４８を形成する（図１１（Ｄ）参照）。
【０２０５】
ゲート電極１４８は、ゲート絶縁層１４６上に導電層を形成した後に、当該導電層を選択的にエッチングすることによって形成することができる。ゲート電極１４８となる導電層は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて形成することができる。詳細は、ソース電極１４２ａまたはドレイン電極１４２ｂなどの場合と同様であり、これらの記載を参酌できる。
【０２０６】
以上により、高純度化された酸化物半導体層１４４を用いたトランジスタ１６２が完成する（図１１（Ｄ）参照）。このようなトランジスタ１６２は、オフ電流が十分低減されているという特徴を有する。このため、当該トランジスタを書き込み用のトランジスタとして用いることで、長時間の電荷保持を行うことができる。
【０２０７】
次に、ゲート絶縁層１４６およびゲート電極１４８上に、絶縁層１５０を形成する（図１２（Ａ）参照）。絶縁層１５０は、ＰＶＤ法やＣＶＤ法などを用いて形成することができる。また、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム等の無機絶縁材料を含む材料を用いて、単層または積層で形成することができる。
【０２０８】
なお、絶縁層１５０には、誘電率の低い材料や、誘電率の低い構造（多孔質の構造など）を用いることが望ましい。絶縁層１５０の誘電率を低くすることにより、配線や電極などの間に生じる容量を低減し、動作の高速化を図ることができるためである。
【０２０９】
なお、容量素子１６４に、ゲート絶縁層１４６を含まない構成とする場合は、絶縁層１５０を成膜する前に、ソース電極１４２ａ上の、容量素子１６４を形成する領域のゲート絶縁層１４６を除去すればよい。
【０２１０】
次に、ソース電極１４２ａと重畳するように、絶縁層１５０上に電極１５２を形成する（図１２（Ｂ）参照）。電極１５２は、ゲート電極１４８と同様の方法および材料で形成することができるので、詳細は、上記ゲート電極１４８の記載を参酌することができる。以上により、容量素子１６４が完成する。
【０２１１】
次に、絶縁層１５０および電極１５２上に、絶縁層１５４を形成する（図１２（Ｃ）参照）。絶縁層１５４は、絶縁層１５０と同様に、ＰＶＤ法やＣＶＤ法などを用いて形成することができる。また、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム等の無機絶縁材料を含む材料を用いて、単層または積層で形成することができる。
【０２１２】
なお、絶縁層１５４には、誘電率の低い材料や、誘電率の低い構造（多孔質の構造など）を用いることが望ましい。絶縁層１５４の誘電率を低くすることにより、配線や電極などの間に生じる容量を低減し、動作の高速化を図ることができるためである。
【０２１３】
なお、上記絶縁層１５４は、その表面が平坦になるように形成することが望ましい。表面が平坦になるように絶縁層１５４を形成することで、半導体装置を微細化した場合などにおいても、絶縁層１５４上に、電極や配線などを好適に形成することができるためである。なお、絶縁層１５４の平坦化は、ＣＭＰ（化学的機械的研磨）などの方法を用いて行うことができる。
【０２１４】
次に、ゲート絶縁層１４６、絶縁層１５０、絶縁層１５４に、ドレイン電極１４２ｂにまで達する開口と、電極１４２ｃにまで達する開口とを形成した後、開口に電極１５６ａおよび電極１５６ｂを形成し、絶縁層１５４上に、電極１５６ａおよび電極１５６ｂに接する配線１５８を形成する（図１２（Ｄ）参照）。当該開口の形成は、マスクなどを用いた選択的なエッチングにより行われる。
【０２１５】
電極１５６ａおよび電極１５６ｂは、例えば、開口を含む領域にＰＶＤ法やＣＶＤ法などを用いて導電層を形成した後、エッチング処理やＣＭＰといった方法を用いて、上記導電層の一部を除去することにより形成することができる。
【０２１６】
より具体的には、例えば、開口を含む領域にＰＶＤ法によりチタン膜を薄く形成し、ＣＶＤ法により窒化チタン膜を薄く形成した後に、開口に埋め込むようにタングステン膜を形成する方法を適用することができる。ここで、ＰＶＤ法により形成されるチタン膜は、被形成面の酸化膜（自然酸化膜など）を還元し、下部電極など（ここではドレイン電極１４２ｂ）との接触抵抗を低減させる機能を有する。また、その後に形成される窒化チタン膜は、導電性材料の拡散を抑制するバリア機能を備える。また、チタンや窒化チタンなどによるバリア膜を形成した後に、メッキ法により銅膜を形成してもよい。
【０２１７】
配線１５８は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて導電層を形成した後、当該導電層をパターニングすることによって形成される。また、導電層の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベリリウム、ネオジム、スカンジウムのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。詳細は、ソース電極１４２ａなどと同様である。
【０２１８】
なお、上記工程の後に、各種配線や電極などを形成しても良い。配線や電極は、いわゆるダマシン法や、デュアルダマシン法などの方法を用いて形成することができる。
【０２１９】
以上の工程より、図６に示すような構成の半導体装置を作製することができる。
【０２２０】
本実施の形態において示すトランジスタ１６２では、酸化物半導体層１４４が高純度化されているため、その水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下である。また、酸化物半導体層１４４のキャリア密度は、一般的なシリコンウェハにおけるキャリア密度（１×１０１４／ｃｍ３程度）と比較して、十分に小さい値（例えば、１×１０１２／ｃｍ３未満、より好ましくは、１．４５×１０１０／ｃｍ３未満）をとる。そして、トランジスタ１６２のオフ電流も十分に小さくなる。例えば、トランジスタ１６２の室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは１０ｚＡ以下となる。
【０２２１】
このように高純度化され、真性化された酸化物半導体層１４４を用いることで、トランジスタ１６２のオフ電流を十分に低減することが容易になる。そして、このようなトランジスタ１６２を用いることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。
【０２２２】
また、本実施の形態に示す半導体装置では、半導体装置の各メモリセルを構成する、酸化物半導体を用いたトランジスタを直列に接続することにより、隣接するメモリセルにおいて、酸化物半導体を用いたトランジスタのソース電極またはドレイン電極をお互いに接続させることができる。つまり、各メモリセルにおいて、酸化物半導体を用いたトランジスタのソース電極またはドレイン電極の一方を、開口部を設けて、配線に別途接続する必要がない。よって、メモリセルの占有面積を低減することができるので、半導体装置の高集積化を図り、単位面積あたりの記憶容量を増加させることができる。
【０２２３】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【０２２４】
（実施の形態３）
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する場合について、図１３を用いて説明する。本実施の形態では、コンピュータ、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯情報端末（携帯型ゲーム機、音響再生装置なども含む）、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）などの電子機器に、上述の半導体装置を適用する場合について説明する。
【０２２５】
図１３（Ａ）は、ノート型のパーソナルコンピュータであり、筐体７０１、筐体７０２、表示部７０３、キーボード７０４などによって構成されている。筐体７０１と筐体７０２の内部には、メモリ回路が設けられており、メモリ回路には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減されたノート型のパーソナルコンピュータが実現される。
【０２２６】
図１３（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体７１１には、表示部７１３と、外部インターフェイス７１５と、操作ボタン７１４等が設けられている。また、携帯情報端末を操作するスタイラス７１２などを備えている。本体７１１内部には、メモリ回路が設けられており、メモリ回路には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減された携帯情報端末が実現される。
【０２２７】
図１３（Ｃ）は、電子ペーパーを実装した電子書籍７２０であり、筐体７２１と筐体７２３の２つの筐体で構成されている。筐体７２１および筐体７２３には、それぞれ表示部７２５および表示部７２７が設けられている。筐体７２１と筐体７２３は、軸部７３７により接続されており、該軸部７３７を軸として開閉動作を行うことができる。また、筐体７２１は、電源７３１、操作キー７３３、スピーカー７３５などを備えている。筐体７２１、筐体７２３の少なくとも一つの内部には、メモリ回路が設けられており、メモリ回路には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減された電子書籍が実現される。
【０２２８】
図１３（Ｄ）は、携帯電話機であり、筐体７４０と筐体７４１の２つの筐体で構成されている。さらに、筐体７４０と筐体７４１は、スライドし、図１３（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。また、筐体７４１は、表示パネル７４２、スピーカー７４３、マイクロフォン７４４、操作キー７４５、ポインティングデバイス７４６、カメラ用レンズ７４７、外部接続端子７４８などを備えている。また、筐体７４０は、携帯電話機の充電を行う太陽電池セル７４９、外部メモリスロット７５０などを備えている。また、アンテナは、筐体７４１に内蔵されている。筐体７４０と筐体７４１の少なくとも一つの内部には、メモリ回路が設けられており、メモリ回路には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減された携帯電話機が実現される。
【０２２９】
図１３（Ｅ）は、デジタルカメラであり、本体７６１、表示部７６７、接眼部７６３、操作スイッチ７６４、表示部７６５、バッテリー７６６などによって構成されている。本体７６１内部には、メモリ回路が設けられており、メモリ回路には、先の実施の形態に示す半導体装置が設けられている。そのため、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減されたデジタルカメラが実現される。
【０２３０】
図１３（Ｆ）は、テレビジョン装置７７０であり、筐体７７１、表示部７７３、スタンド７７５などで構成されている。テレビジョン装置７７０の操作は、筐体７７１が備えるスイッチや、リモコン操作機７８０により行うことができる。筐体７７１およびリモコン操作機７８０の内部には、メモリ回路が設けられており、メモリ回路には、先の実施の形態に示す半導体装置が搭載されている。そのため、情報の書き込みおよび読み出しが高速で、長期間の記憶保持が可能で、且つ消費電力が十分に低減されたテレビジョン装置が実現される。
【０２３１】
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が搭載されている。このため、消費電力を低減した電子機器が実現される。
【符号の説明】
【０２３２】
１００    基板
１０２    保護層
１０４    半導体領域
１０６    素子分離絶縁層
１０８    ゲート絶縁層
１０８ａ    ゲート絶縁層
１０８ｂ    ゲート絶縁層
１１０    ゲート電極
１１０ａ    ゲート電極
１１０ｂ    ゲート電極
１１６    チャネル形成領域
１１６ａ    チャネル形成領域
１１６ｂ    チャネル形成領域
１２０    不純物領域
１２０ａ    不純物領域
１２０ｂ    不純物領域
１２０ｃ    不純物領域
１２２    金属層
１２４    金属化合物領域
１２４ａ    金属化合物領域
１２４ｂ    金属化合物領域
１２４ｃ    金属化合物領域
１２６    電極
１２８    絶縁層
１４０    絶縁層
１４２ａ    ソース電極
１４２ｂ    ドレイン電極
１４２ｃ    電極
１４４    酸化物半導体層
１４６    ゲート絶縁層
１４８    ゲート電極
１５０    絶縁層
１５２    電極
１５４    絶縁層
１５６ａ    電極
１５６ｂ    電極
１５８    配線
１５９ａ    電極
１５９ｂ    電極
１６０    トランジスタ
１６２    トランジスタ
１６４    容量素子
１７０    ベース基板
１７２    窒素含有層
１７４    酸化膜
１８０    選択トランジスタ
１８２    選択トランジスタ
１９０    メモリセル
７０１    筐体
７０２    筐体
７０３    表示部
７０４    キーボード
７１１    本体
７１２    スタイラス
７１３    表示部
７１４    操作ボタン
７１５    外部インターフェイス
７２０    電子書籍
７２１    筐体
７２３    筐体
７２５    表示部
７２７    表示部
７３１    電源
７３３    操作キー
７３５    スピーカー
７３７    軸部
７４０    筐体
７４１    筐体
７４２    表示パネル
７４３    スピーカー
７４４    マイクロフォン
７４５    操作キー
７４６    ポインティングデバイス
７４７    カメラ用レンズ
７４８    外部接続端子
７４９    太陽電池セル
７５０    外部メモリスロット
７６１    本体
７６３    接眼部
７６４    操作スイッチ
７６５    表示部
７６６    バッテリー
７６７    表示部
７７０    テレビジョン装置
７７１    筐体
７７３    表示部
７７５    スタンド
７８０    リモコン操作機
【図１】
0005825742.tif 000002
【図２】
0005825742.tif 000003
【図３】
0005825742.tif 000004
【図４】
0005825742.tif 000005
【図５】
0005825742.tif 000006
【図６】
0005825742.tif 000007
【図７】
0005825742.tif 000008
【図８】
0005825742.tif 000009
【図９】
0005825742.tif 000010
【図１０】
0005825742.tif 000011
【図１１】
0005825742.tif 000012
【図１２】
0005825742.tif 000013
【図１３】
0005825742.tif 000014