(57)【特許請求の範囲】
【請求項１】
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、前記補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、
入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出するリスク境界検出ステップと、
前記リスク境界検出ステップで検出されたリスク境界に接する前記第１画素に対応する液晶素子への印加電圧を指定する映像信号を、１フレームで当該リスク境界が存在する期間を短くし、且つ当該フレームを構成する一のフィールドと、他のフィールドとで異なる電圧となるように補正する補正ステップと
を有することを特徴とする映像処理方法。
【請求項２】
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、前記補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、
入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出するリスク境界検出ステップと、
前記リスク境界検出ステップで検出されたリスク境界に接する前記第２画素に対応する液晶素子への印加電圧を指定する映像信号を、１フレームで当該リスク境界が存在する期間を短くし、且つ当該フレームを構成する一のフィールドと、他のフィールドとで互いに異なる電圧に補正する補正ステップと
を有することを特徴とする映像処理方法。
【請求項３】
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、前記補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、
入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出するリスク境界検出ステップと、
前記リスク境界検出ステップで検出されたリスク境界に接する前記第２画素に対応する液晶素子への印加電圧を指定する映像信号を、１フレームで当該リスク境界が存在する期間を短くするように、当該フレームを構成する複数のフィールドのうち、先頭のフィールドを除く少なくとも一部のフィールドにおいて補正する補正ステップと
を有することを特徴とする映像処理方法。
【請求項４】
前記補正ステップにおいて、
補正対象の前記第１画素に対応する映像信号を、最大階調の映像信号に補正する
ことを特徴とする請求項１に記載の映像処理方法。
【請求項５】
前記補正ステップにおいて、
補正対象の前記第２画素に対応する映像信号を、最小階調の映像信号に補正する
ことを特徴とする請求項２又は３に記載の映像処理方法。
【請求項６】
前記補正ステップにおいて、
前記フレームの複数のフィールドのいずれかのフィールドで、補正対象の画素に対応する前記映像信号を補正しない
ことを特徴とする請求項１から５のいずれか１項に記載の映像処理方法。
【請求項７】
前記補正ステップにおいて、
前記フレームの複数のフィールドのそれぞれについて補正対象の画素に対応する前記映像信号を補正する
ことを特徴とする請求項１又は２に記載の映像処理方法。
【請求項８】
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、前記補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出するリスク境界検出部と、
前記リスク境界検出部で検出されたリスク境界に接する前記第１画素に対応する液晶素子への印加電圧を指定する映像信号を、１フレームで当該リスク境界が存在する期間を短くし、且つ当該フレームを構成する一のフィールドと、他のフィールドとで異なる電圧となるように補正する補正部と
を備えることを特徴とする映像処理回路。
【請求項９】
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、前記補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出するリスク境界検出部と、
前記リスク境界検出部で検出されたリスク境界に接する前記第２画素に対応する液晶素子への印加電圧を指定する映像信号を、１フレームで当該リスク境界が存在する期間を短くし、且つ当該フレームを構成する一のフィールドと、他のフィールドとで互いに異なる電圧に補正する補正部と
を備えることを特徴とする映像処理回路。
【請求項１０】
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、前記補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路であって、
入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出するリスク境界検出部と、
前記リスク境界検出部で検出されたリスク境界に接する前記第２画素に対応する液晶素子への印加電圧を指定する映像信号を、１フレームで当該リスク境界が存在する期間を短くするように、当該フレームを構成する複数のフィールドのうち、先頭のフィールドを除く少なくとも一部のフィールドにおいて補正する補正部と
を備えることを特徴とする映像処理回路。
【請求項１１】
第１基板に複数の画素の各々に対応して設けられた画素電極と第２基板に設けられたコモン電極とにより液晶が挟持された液晶素子を有する液晶パネルと、
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、前記補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路とを備え、
前記映像処理回路は、
入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出するリスク境界検出部と、
前記リスク境界検出部で検出されたリスク境界に接する前記第１画素に対応する液晶素子への印加電圧を指定する映像信号を、１フレームで当該リスク境界が存在する期間を短くし、且つ当該フレームを構成する一のフィールドと、他のフィールドとで互いに異なる電圧となるように補正する補正部と
を有することを特徴とする液晶表示装置。
【請求項１２】
第１基板に複数の画素の各々に対応して設けられた画素電極と第２基板に設けられたコモン電極とにより液晶が挟持された液晶素子を有する液晶パネルと、
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、前記補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路とを備え、
前記映像処理回路は、
入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出するリスク境界検出部と、
前記リスク境界検出部で検出されたリスク境界に接する前記第２画素に対応する液晶素子への印加電圧を指定する映像信号を、１フレームで当該リスク境界が存在する期間を短くし、且つ当該フレームを構成する一のフィールドと、他のフィールドとのそれぞれで異なる電圧に補正する補正部と
を有することを特徴とする液晶表示装置。
【請求項１３】
第１基板に複数の画素の各々に対応して設けられた画素電極と第２基板に設けられたコモン電極とにより液晶が挟持された液晶素子を有する液晶パネルと、
画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、前記補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理回路とを備え、
前記映像処理回路は、
入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出するリスク境界検出部と、
前記リスク境界検出部で検出されたリスク境界に接する前記第２画素に対応する液晶素子への印加電圧を指定する映像信号を、１フレームで当該リスク境界が存在する期間を短くするように、当該フレームを構成する複数のフィールドのうち、先頭のフィールドを除く少なくとも一部のフィールドにおいて補正する補正部と
を有することを特徴とする液晶表示装置。
【請求項１４】
請求項１１から１３のいずれか１項に記載された液晶表示装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶パネルにおける表示上の不具合を低減する技術に関する。
【背景技術】
【０００２】
液晶パネルは、一定の間隙に保たれた一対の基板によって液晶を挟持した構成である。詳細には、液晶パネルは、一方の基板において画素毎に画素電極がマトリクス状に配列し、他方の基板にコモン電極が各画素にわたって共通となるように設けられ、画素電極とコモン電極とで液晶を挟持した構成となっている。画素電極とコモン電極との間において、階調レベルに応じた電圧を印加・保持させると、液晶の配向状態が画素毎に規定され、これにより、透過率または反射率が制御される。したがって、上記構成では、液晶分子に作用する電界のうち、画素電極からコモン電極に向かう方向（またはその反対方向）、すなわち、基板面に対して垂直方向（縦方向）の成分だけが表示制御に寄与する、ということができる。
【０００３】
ところで、近年のように小型化、高精細化のために画素ピッチが狭くなると、互いに隣接する画素電極同士で生じる電界、すなわち基板面に対して平行方向（横方向）の電界が生じて、その影響が無視できなくなりつつある。例えばＶＡ（Vertical Alignment）方式や、ＴＮ（Twisted Nematic）方式などのように縦方向の電界により駆動されるべき液晶に対して、横電界が加わると、液晶の配向不良（つまり、リバースチルトドメイン）が発生し、表示上の不具合が発生してしまう、という問題が生じた。
このリバースチルトドメインの影響を低減するために、画素電極に合わせて遮光層（開口部）の形状を規定するなどして液晶パネルの構造を工夫する技術（例えば特許文献１参照）や、映像信号から算出した平均輝度値が閾値以下の場合にリバースチルトドメインが発生すると判断して、設定値以上の映像信号をクリップする技術（例えば特許文献２参照）、マトリクス駆動方式の表示装置における横電界に起因した画質不良に対し、現象発生画素にのみ補正電圧を印加して画質不良を改善する技術（例えば特許文献３参照）などが提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−３４９６５号公報（図１）
【特許文献２】特開２００９−６９６０８号公報（図２）
【特許文献３】特開２００９−２３７３６６号公報（図１４）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示されているような液晶パネルの構造によってリバースチルトドメインを低減する技術では、開口率が低下しやすく、また、構造を工夫しないで既に製作された液晶パネルに適用することができない、という欠点がある。特許文献２に開示されているような設定値以上の映像信号をクリップする技術では、表示する画像の明るさが設定値に制限されてしまう、という欠点もある。特許文献３に開示されている技術では、同一フレーム期間において隣接する２画素に入力される映像信号の電位差を検出し、隣接する２画素に対する入力映像信号に電位差がある場合に、２画素間の電位差、走査方向さらには配向膜の蒸着方向に基づいて補正の対象となる画素を選択して、２画素間の電位差及び補正対象画素に対応する入力映像信号の電位に基づいた補正量で駆動電圧を補正する、という手順の処理を要する。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、これらの欠点を解消しつつ、リバースチルトドメインを低減する技術を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明に係る映像処理方法にあっては、画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、前記補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出するリスク境界検出ステップと、前記リスク境界検出ステップで検出されたリスク境界に接する前記第１画素に対応する液晶素子への印加電圧を指定する映像信号を、１フレームで当該リスク境界が存在する期間を短くし、且つ当該フレームを構成する一のフィールドと、他のフィールドとで異なる電圧となるように補正する補正ステップとを有することを特徴とする。
また、本発明に係る映像処理方法にあっては、画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、前記補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出するリスク境界検出ステップと、前記リスク境界検出ステップで検出されたリスク境界に接する前記第２画素に対応する液晶素子への印加電圧を指定する映像信号を、１フレームで当該リスク境界が存在する期間を短くし、且つ当該フレームを構成する一のフィールドと、他のフィールドとで互いに異なる電圧に補正する補正ステップとを有することを特徴とする。
また、本発明に係る映像処理方法にあっては、画素毎に液晶素子の印加電圧を指定する入力映像信号を補正し、前記補正した映像信号に基づいて前記液晶素子の印加電圧をそれぞれ規定する映像処理方法であって、入力映像信号で指定される印加電圧が第１電圧を下回る第１画素と、前記印加電圧が前記第１電圧よりも大きい第２電圧を上回る第２画素との境界の一部であって、前記液晶のチルト方位で定まるリスク境界を検出するリスク境界検出ステップと、前記リスク境界検出ステップで検出されたリスク境界に接する前記第２画素に対応する液晶素子への印加電圧を指定する映像信号を、１フレームで当該リスク境界が存在する期間を短くし、且つ当該フレームを構成する一のフィールドと、他のフィールドとで異なる電圧に補正する補正ステップとを有することを特徴とする。
本発明によれば、１フレーム期間においてリスク境界が同一位置に存在する期間が短くなり、液晶分子の配向不良状態が安定することを抑えられるので、リバースチルトドメインに起因する表示上の不具合の発生を事前に回避することが可能となる。また、液晶素子で構成される液晶パネルの構造を変更する必要がないので、開口率の低下を招くこともないし、また、構造を工夫しないで既に製作された液晶パネルに適用することも可能である。さらに、リスク境界の隣接画素であるという条件に基づいて補正対象の画素が定まるので補正対象の画素の特定が容易であるとともに、採りうる映像信号の補正値においても幅広い範囲から選択可能である。
【０００８】
また、本発明に係る映像処理方法にあっては、前記補正ステップにおいて、補正対象の前記第１画素に対応する映像信号を、最大階調の映像信号に補正するようにしてもよい。
本発明によれば、入力映像信号に従って表示される画像の変化をユーザーに知覚されにくくすることができる。
【００１０】
また、本発明に係る映像処理方法にあっては、前記補正ステップにおいて、補正対象の前記第２画素に対応する映像信号を、最小階調の映像信号に補正するようにしてもよい。
本発明によれば、入力映像信号に従って表示される画像の変化をユーザーに知覚されにくくすることができる。
【００１４】
本発明において、前記補正ステップにおいて、前記フレームの複数のフィールドのいずれかのフィールドで、補正対象の画素に対応する前記映像信号を補正しないようにしてもよい。
本発明によれば、映像信号の補正によって生じる画像の変化を抑えることができる。
【００１５】
本発明において、前記補正ステップにおいて、前記フレームの複数のフィールドのそれぞれについて補正対象の画素に対応する前記映像信号を補正するようにしてもよい。
本発明によれば、１フレームを構成するすべてのフィールドで映像信号を補正した場合でも、リバースチルトドメインを抑制することができる。
【００１６】
なお、本発明は、映像処理方法のほか、映像処理回路、液晶表示装置および当該液晶表示装置を含む電子機器としても概念することが可能である。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態に係る映像処理回路を適用した液晶表示装置を示す図。
【図２】同液晶表示装置における液晶素子の等価回路を示す図。
【図３】同映像処理回路の構成を示す図。
【図４】同液晶表示装置を構成する液晶パネルのＶ−Ｔ特性を示す図。
【図５】同液晶パネルにおける表示動作を示す図。
【図６】同液晶パネルにおいてＶＡ方式としたときの初期配向の説明図。
【図７】同液晶パネルにおける画像の動きを説明するための図。
【図８】同液晶パネルにおいて発生するリバースチルトの説明図。
【図９】同液晶パネルにおける画像の動きを説明するための図。
【図１０】同液晶パネルにおいて発生するリバースチルトの説明図。
【図１１】同映像処理回路の補正処理の概要の説明図。
【図１２】同映像処理回路におけるリスク境界の検出手順の説明図。
【図１３】同映像処理回路における補正処理を示す図。
【図１４】同液晶パネルにおいて他のチルト方位角としたときの図。
【図１５】同液晶パネルにおいて他のチルト方位角としたときの図。
【図１６】本発明の第２実施形態に係る映像処理回路の補正処理の概要の説明図。
【図１７】本発明の第３実施形態に係る映像処理回路の補正処理の概要の説明図。
【図１８】同映像処理回路における補正処理を示す図。
【図１９】本発明の第４実施形態に係る映像処理回路の補正処理の概要の説明図。
【図２０】同映像処理回路における補正処理を示す図。
【図２１】本発明の第５実施形態に係る映像処理回路の構成を示す図。
【図２２】同映像処理回路における補正処理を示す図。
【図２３】本発明の第６実施形態に係る映像処理回路の補正処理の概要の説明図。
【図２４】同映像処理回路における補正処理を示す図。
【図２５】本発明の第７実施形態に係る映像処理回路の構成を示す図。
【図２６】同映像処理回路におけるリスク境界の検出手順の説明図。
【図２７】同映像処理回路における補正処理を示す図。
【図２８】本発明の変形例に係る映像処理回路における補正処理を示す図。
【図２９】同変形例に係る映像処理回路における補正処理を示す図。
【図３０】同変形例に係る映像処理回路における補正処理を示す図。
【図３１】同液晶パネルにおいてＴＮ方式としたときの初期配向の説明図。
【図３２】同液晶パネルにおいて発生するリバースチルトの説明図。
【図３３】同液晶パネルにおいて発生するリバースチルトの説明図。
【図３４】液晶表示装置を適用したプロジェクターを示す図。
【図３５】横電界の影響による表示上の不具合等を示す図。
【図３６】通常の４倍速駆動での入出力の映像信号の関係の説明図。
【発明を実施するための形態】
【００１８】
＜第１実施形態＞
以下、本発明の実施の形態について図面を参照しつつ説明する。
まず、本発明の第１実施形態について説明する。
図１は、本実施形態に係る映像処理回路を適用した液晶表示装置１の全体構成を示すブロック図である。
図１に示すように、液晶表示装置１は、制御回路１０と、液晶パネル１００と、走査線駆動回路１３０と、データ線駆動回路１４０とを備える。制御回路１０には、映像信号Ｖid-inが上位装置から同期信号Ｓynｃに同期して供給される。映像信号Ｖid-inは、液晶パネル１００における各画素の階調レベルをそれぞれ指定するデジタルデータであり、同期信号Ｓynｃに含まれる垂直走査信号、水平走査信号およびドットクロック信号（いずれも図示省略）に従った走査の順番で供給される。本実施形態では、映像信号Ｖid-inが供給される周波数が６０Ｈｚであり、その逆数である周期１６．６７ミリ秒で１フレーム（１コマ）の画像を表示するための映像信号Ｖid-inが供給される。
なお、映像信号Ｖid-inは階調レベルを指定するが、階調レベルに応じて液晶素子の印加電圧が定まるので、映像信号Ｖid-inは液晶素子の印加電圧を指定するものといって差し支えない。
【００１９】
制御回路１０は、走査制御回路２０と映像処理回路３０とを備える。走査制御回路２０は、各種の制御信号を生成して、同期信号Ｓynｃに同期して各部を制御する。映像処理回路３０は、詳細については後述するが、デジタルの映像信号Ｖid-inを処理して、アナログのデータ信号Ｖxを出力する。
【００２０】
液晶パネル１００は、素子基板（第１基板）１００ａと対向基板（第２基板）１００ｂとが一定の間隙を保って貼り合わせられるとともに、この間隙に、縦方向の電界で駆動される液晶１０５が挟持された構成である。素子基板１００ａのうち、対向基板１００ｂとの対向面には、複数ｍ行の走査線１１２が図においてＸ（横）方向に沿って設けられる一方、複数ｎ列のデータ線１１４が、Ｙ（縦）方向に沿って、且つ各走査線１１２と互いに電気的に絶縁を保つように設けられている。
なお、この実施形態では、走査線１１２を区別するために、図において上から順に１、２、３、…、（ｍ−１）、ｍ行目という呼び方をする場合がある。同様に、データ線１１４を区別するために、図において左から順に１、２、３、…、（ｎ−１）、ｎ列目という呼び方をする場合がある。
【００２１】
素子基板１００ａでは、さらに、走査線１１２とデータ線１１４との交差のそれぞれに対応して、ｎチャネル型のＴＦＴ１１６と矩形形状で透明性を有する画素電極１１８との組が設けられている。ＴＦＴ１１６のゲート電極は走査線１１２に接続され、ソース電極はデータ線１１４に接続され、ドレイン電極が画素電極１１８に接続されている。一方、対向基板１００ｂのうち、素子基板１００ａとの対向面には、透明性を有するコモン電極１０８が全面にわたって設けられる。コモン電極１０８には、図示省略した回路によって電圧ＬＣｃomが印加される。
なお、図１において、素子基板１００ａの対向面は紙面裏側であるので、当該対向面に設けられる走査線１１２、データ線１１４、ＴＦＴ１１６および画素電極１１８については、破線で示すべきであるが、見難くなるのでそれぞれ実線で示す。
【００２２】
図２は、液晶パネル１００における等価回路を示す図である。
図２に示すように、液晶パネル１００は、走査線１１２とデータ線１１４との交差に対応して、画素電極１１８とコモン電極１０８とで液晶１０５を挟持した液晶素子１２０が配列した構成である。図１では省略したが、液晶パネル１００における等価回路では、実際には図２に示すように、液晶素子１２０に対して並列に補助容量（蓄積容量）１２５が設けられる。補助容量１２５は、一端が画素電極１１８に接続され、他端が容量線１１５に共通接続されている。容量線１１５は時間的に一定の電圧に保たれている。
ここで、走査線１１２がＨレベルになると、その走査線にゲート電極が接続されたＴＦＴ１１６がオンとなり、画素電極１１８がデータ線１１４に接続される。このため、走査線１１２がＨレベルであるときに、データ線１１４に階調に応じた電圧のデータ信号を供給すると、そのデータ信号は、オンしたＴＦＴ１１６を介して画素電極１１８に印加される。走査線１１２がＬレベルになると、ＴＦＴ１１６はオフするが、画素電極１１８に印加された電圧は、液晶素子１２０の容量性および補助容量１２５によって保持される。
液晶素子１２０では、画素電極１１８およびコモン電極１０８によって生じる電界に応じて液晶１０５の分子配向状態が変化する。このため、液晶素子１２０は、透過型であれば、印加・保持電圧に応じた透過率となる。液晶パネル１００では、液晶素子１２０毎に透過率が変化するので、液晶素子１２０が画素に相当する。そして、この画素の配列領域が表示領域１０１となる。
なお、本実施形態においては、液晶１０５をＶＡ方式として、液晶素子１２０が電圧無印加時において黒状態となるノーマリーブラックモードとする。
【００２３】
走査線駆動回路１３０は、走査制御回路２０による制御信号Ｙｃtrにしたがって、１、２、３、…、ｍ行目の走査線１１２に、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍを供給する。詳細には、走査線駆動回路１３０は、図６（ａ）に示すように、走査線１１２をフレームにわたって１、２、３、…、（ｍ−１）、ｍ行目という順番で選択するとともに、選択した走査線への走査信号を選択電圧ＶH（Ｈレベル）とし、それ以外の走査線への走査信号を非選択電圧ＶL（Ｌレベル）とする。
なお、フレームとは、液晶パネル１００を駆動することによって、画像の１コマ分を液晶パネル１００に表示させるのに要する期間をいう。本実施形態では、同期信号Ｓynｃにより制御される垂直走査信号の周波数が２４０Ｈｚである。図５にも示すように、本実施形態の液晶表示装置１では、１フレームをそれぞれ第１フィールド〜第４フィールドまでの４つのフィールドに分けるとともに、各フィールドで、１〜ｍ行目の走査線を走査する、いわゆる４倍速駆動を実現する。すなわち、上位装置から６０Ｈｚの供給速度で供給される映像信号Ｖid-inに基づいて、液晶表示装置１が２４０Ｈｚの駆動速度で液晶パネル１００を駆動することで、映像信号Ｖid-inに基づいて１コマの画像を表示することとなる。１フィールドの期間は、１／４フレーム期間に相当し、ここではおよそ４．１６ミリ秒である。また、液晶表示装置１では、第１，３フィールドにおいて正極性書込を指定し、第２，４フィールドにおいて負極性書込を指定し、フィールド毎に書込極性を反転して、画素へのデータの書き込みを行う。このような倍速駆動を採用することにより、等倍速駆動とする場合に比べて、画像の残像感を減らすことができる、という効果を奏する。
【００２４】
データ線駆動回路１４０は、映像処理回路３０から供給されるデータ信号Ｖxを、走査制御回路２０による制御信号Ｘｃtrにしたがって１〜ｎ列目のデータ線１１４にデータ信号Ｘ1〜Ｘnとしてサンプリングする。
なお、本説明において電圧については、液晶素子１２０の印加電圧を除き、特に明記しない限り図示省略した接地電位を電圧ゼロの基準とする。液晶素子１２０の印加電圧は、コモン電極１０８の電圧ＬＣｃomと画素電極１１８との電位差であり、他の電圧と区別するためである。
【００２５】
さて、液晶素子１２０の印加電圧と透過率との関係は、ノーマリーブラックモードであれば、例えば図４（ａ）に示すようなＶ−Ｔ特性で表される。このため、液晶素子１２０を、映像信号Ｖid-inで指定された階調レベルに応じた透過率とさせるには、その階調レベルに応じた電圧を液晶素子１２０に印加すればよいはずである。しかしながら、液晶素子１２０の印加電圧を、映像信号Ｖid-inで指定される階調レベルに応じて単に規定するだけでは、リバースチルトドメインに起因する表示上の不具合が発生する場合がある。
【００２６】
リバースチルトドメインに起因する表示上の不具合の例について説明する。例えば図３５に示すように、映像信号Ｖid-inで示す画像が、白画素を背景として黒画素が連続する黒パターンがフレーム毎に１画素ずつ右方向に移動する場合に、その黒パターンの左端縁部（動きの後縁部）において黒画素から白画素に変化すべき画素がリバースチルトドメインの発生によって白画素にならない、という一種の尾引き現象として顕在化する。
なお、液晶パネル１００が、白画素を背景とした黒画素の領域がフレーム毎に２画素以上ずつ移動するとき、液晶素子の応答時間が表示画面が更新される時間間隔（１フレーム期間）より短ければ、このような尾引き現象は顕在化しない（または、視認されにくい）。この理由は、次のように考えられる。すなわち、あるフレームにおいて、白画素と黒画素とが隣接したときに、その白画素でリバースチルトドメインが発生するかもしれないが、画像の動きを考えると、リバースチルトドメインが発生する画素が離散的となるので、視覚的に目立たない、と考えられるからである。
なお、図３５において見方を変えると、黒画素を背景として白画素が連続する白パターンがフレーム毎に１画素ずつ右方向に移動する場合に、その白パターンの右端縁部（動きの先端部）において黒画素から白画素に変化すべき画素がリバースチルトドメインの発生によって白画素にならない、ということもできる。
また、図３５においては、説明の便宜上、画像のうち、１ラインの境界付近を抜き出している。
【００２７】
リバースチルトドメインに起因する表示上のこの不具合は、液晶素子１２０において挟持された液晶分子が不安定な状態にあるときに、横電界の影響によって乱れる結果、以後、印加電圧に応じた配向状態になりにくくなることが原因のひとつとして考えられている。
ここで、横電界の影響を受ける場合とは、互いに隣り合う画素電極同士の電位差が大きくなる場合であり、これは、表示しようとする画像において黒レベルの（または黒レベルに近い）暗画素と、白レベルの（または白レベルに近い）明画素とが隣接する場合である。
このうち、暗画素については、印加電圧がノーマリーブラックモードにおける黒レベルの電圧Ｖbk以上であって閾値Ｖth1（第１電圧）を下回る電圧範囲Ａにある液晶素子１２０の画素をいうことにする。また、便宜的に、液晶素子の印加電圧が電圧範囲Ａにある液晶素子の透過率範囲（階調範囲）を「ａ」とする。
次に、明画素については、印加電圧が閾値Ｖth2（第２電圧）以上であってノーマリーブラックモードにおける白レベル電圧Ｖwt以下の電圧範囲Ｂにある液晶素子１２０とする。便宜的に、液晶素子の印加電圧が電圧範囲Ｂにある液晶素子の透過率範囲（階調範囲）を「ｂ」とする。
【００２８】
液晶分子が不安定な状態であるときとは、液晶素子の印加電圧が電圧範囲ＡにおいてＶc1（第３電圧）を下回るときである。液晶素子の印加電圧がＶc1を下回るときは、その印加電圧による縦電界の規制力が配向膜による規制力と比較して弱いので、液晶分子の配向状態は、わずかな外的要因によって乱れやすい。また、その後、印加電圧がＶc1以上になったときに、その印加電圧に応じて液晶分子が傾斜しようとしても、応答に時間がかかりやすいためである。逆にいえば、印加電圧がＶc1以上であれば、液晶分子が印加電圧に応じて傾斜し始める（透過率が変化し始める）ので、液晶分子の配向状態は安定状態にある、ということができる。このため、電圧Ｖc1は、透過率で規定した閾値Ｖth1よりも低い関係にある。
【００２９】
このように考えた場合、変化前において液晶分子が不安定な状態にあった画素は、画像の動きによって暗画素と明画素とが隣接することになったときの横電界の影響によって、リバースチルトドメインが発生しやすい状況にあるということができる。ただし、液晶分子の初期配向状態を考慮して検討すると、暗画素と明画素との位置関係によってリバースチルトドメインが発生する場合と発生しない場合とがある。
そこで次に、これらの場合をそれぞれ検討する。
【００３０】
図６（ａ）は、液晶パネル１００において互いに縦方向および横方向に隣接する２×２の画素を示す図であり、図６（ｂ）は、液晶パネル１００を、図６（ａ）におけるｐ−ｑ線を含む垂直面で破断したときの簡易断面図である。
図６に示すように、ＶＡ方式の液晶分子は、画素電極１１８とコモン電極１０８との電位差（液晶素子の印加電圧）がゼロである状態において、チルト角がθaで、チルト方位角がθb（＝４５度）で、初期配向しているものとする。ここで、リバースチルトドメインは、上述したように画素電極１１８同士の横電界に起因して発生することから、画素電極１１８が設けられた素子基板１００ａの側における液晶分子の振る舞いが問題となる。このため、液晶分子のチルト方位角およびチルト角については、画素電極１１８（素子基板１００ａ）の側を基準にして規定する。
【００３１】
詳細には、チルト角θaとは、図６（ｂ）に示すように、基板法線Ｓvを基準にして、液晶分子の長軸Ｓaのうち、画素電極１１８側の一端を固定点としてコモン電極１０８側の他端が傾斜したときに、液晶分子の長軸Ｓaがなす角度とする。
一方、チルト方位角θbとは、データ線１１４の配列方向であるＹ方向に沿った基板垂直面を基準にして、液晶分子の長軸Ｓaおよび基板法線Ｓvを含む基板垂直面（ｐ−ｑ線を含む垂直面）がなす角度とする。なお、チルト方位角θbについては、画素電極１１８の側からコモン電極１０８に向けて平面視したときに、画面上方向（Ｙ方向の反対方向）から、液晶分子の長軸の一端を始点として他端に向かう方向（図６（ａ）では右上方向）までを、時計回りで規定した角度とする。
また、同様に画素電極１１８の側から平面視したときに、液晶分子における画素電極側の一端から他端に向かう方向を便宜的にチルト方位の下流側と呼び、反対に他端から一端に向かう方向（図６（ａ）では左下方向）を便宜的にチルト方位の上流側と呼ぶことにする。
【００３２】
このような初期配向となる液晶１０５を用いた液晶パネル１００において、例えば図７（ａ）に示すように、破線で囲まれた２×２の４画素に着目する。図７（ａ）では、白レベルの画素（白画素）からなる領域を背景として黒レベルの画素（黒画素）からなるパターンが右上方向にフレーム毎に１画素ずつ移動する場合を示している。なお、以下の説明において、ｎフレームからｔフレーム（ｔは自然数）前のフレームを「ｎ−ｔフレーム」と表し、ｎフレームからｔフレーム後のフレームを「ｎ＋ｔフレーム」と表す。
図８（ａ）に示すように、（ｎ−１）フレームにおいて２×２の４画素がすべて黒画素の状態から、ｎフレームにおいて、左下の１画素だけが白画素に変化するときを想定する。上述したようにノーマリーブラックモードにおいて、画素電極１１８とコモン電極１０８との電位差である印加電圧は、黒画素よりも白画素で大きい。このため、黒から白に変化する左下の画素では、図８（ｂ）のように、液晶分子が実線で示される状態から破線で示される状態に、電界方向とは垂直方向（基板面の水平方向）に傾斜しようとする。
【００３３】
しかしながら、白画素の画素電極１１８（Ｗt）と黒画素の画素電極１１８（Ｂk）との間隙で生じる電位差は、白画素の画素電極１１８（Ｗt）とコモン電極１０８との間で生じる電位差と同程度である上に、画素電極同士の間隙が画素電極１１８とコモン電極１０８との間隙よりも狭い。従って、電界の強度で比較すると、画素電極１１８（Ｗt）と画素電極１１８（Ｂk）との間隙で生じる横電界は、画素電極１１８（Ｗt）とコモン電極１０８との間隙で生じる縦電界よりも強い。
左下の画素は、（ｎ−１）フレームにおいて液晶分子が不安定な状態の黒画素であっため、液晶分子が縦電界の強度に応じて傾斜するまでに時間がかかる。一方、白レベルの電圧が画素電極１１８（Ｗt）に印加されたことによる縦電界よりも、隣接する画素電極１１８（Ｂk）からの横電界の方が強い。従って、白になろうとしている画素では、図８（ｂ）に示すように、黒画素に隣接する側の液晶分子Ｒvが、縦電界にしたがって傾斜しようとする他の液晶分子よりも時間的に先んじてリバースチルト状態となる。
先にリバースチルト状態となった液晶分子Ｒvは、縦電界に応じて破線のように基板水平方向に傾斜しようとする他の液晶分子の動きに悪影響を与える。このため、白に変化すべき画素においてリバースチルトが発生する領域は、図８（ｃ）に示すように、白に変化すべき画素と黒画素との間隙にとどまらず、その間隙から白に変化すべき画素を浸食する形で広範囲に拡がる。
このように、図８から、白に変化しようとする着目画素の周辺が黒画素であった場合、その着目画素に対して黒画素が右上側、右側および上側で隣接するとき、その着目画素では、リバースチルトが右辺および上辺に沿った内周領域にて発生する、ということができる。
なお、図８（ａ）に示されるパターンの変化は、図７（ａ）に示した例のみならず、黒画素からなるパターンが、図７（ｂ）に示すように右方向にフレーム毎に１画素ずつ移動する場合や、図７（ｃ）に示すように上方向にフレーム毎に１画素ずつ移動する場合などでも発生する。また、図３５の説明において見方を変えた場合のように、黒画素からなる領域を背景として白画素からなるパターンがフレーム毎に右上方向、右方向または上方向に、１画素ずつ移動する場合にも発生する。
【００３４】
次に、液晶パネル１００において、図９（ａ）に示すように、白画素からなる領域を背景として黒画素からなるパターンが左下方向にフレーム毎に１画素ずつ移動する場合に、破線で囲まれた２×２の４画素に着目する。
すなわち、図１０（ａ）に示すように、（ｎ−１）フレームにおいて２×２の４画素がすべて黒画素の状態から、ｎフレームにおいて、右上の１画素だけが白画素に変化するときを想定する。
この変化後においても、黒画素の画素電極１１８（Ｂk）と白画素の画素電極１１８（Ｗt）との間隙では、画素電極１１８（Ｗt）とコモン電極１０８との間隙の縦電界よりも強い横電界が発生する。この横電界によって、図１０（ｂ）に示すように、黒画素において白画素に隣接する側の液晶分子Ｒvは、縦電界にしたがって傾斜しようとする他の液晶分子よりも時間的に先んじて配向が変化して、リバースチルト状態となる。しかし、黒画素では縦電界が（ｎ−１）フレームから変化しないので、他の液晶分子に影響をほとんど与えない。このため、黒画素から変化しない画素においてリバースチルトが発生する領域は、図１０（ｃ）に示すように、図８（ｃ）の例と比較して無視できる程度に狭い。
一方、２×２の４画素のうち、右上において黒から白に変化する画素では、液晶分子の初期配向方向が横電界の影響を受けにくい方向であるので、縦電界が加わっても、リバースチルト状態となる液晶分子がほとんど存在しない。このため、右上画素では、縦電界の強度が大きくなるにつれて、液晶分子が基板面の水平方向に図１０（ｂ）において破線で示すように正しく傾斜する結果、目的である白画素に変化するので、表示品位の劣化が発生しないことになる。
なお、図１０（ａ）に示されるパターンの変化は、図９（ａ）に示した例のみならず、黒画素からなるパターンが、図９（ｂ）に示すように左方向にフレーム毎に１画素ずつ移動する場合や、図９（ｃ）に示すように下方向にフレーム毎に１画素ずつ移動する場合などでも発生する。また、図３５の説明において見方を変えた場合のように、黒画素からなる領域を背景として白画素からなるパターンがフレーム毎に左下方向、左方向または下方向に、１画素ずつ移動する場合にも発生する。
【００３５】
図６から図１０までの説明から、想定しているＶＡ方式（ノーマリーブラックモード）の液晶において、あるｎフレームに着目したとき、次のような要件を満たす場合に、ｎフレームにおいて次の画素でリバースチルトドメインの影響を受ける、ということができる。すなわち、
（１）ｎフレームに着目したときに暗画素と明画素とが隣接して、すなわち、印加電圧が低い状態の画素と印加電圧が高い状態の画素とが隣接して、横電界が強くなる場合であって、かつ、
（２）ｎフレームにおいて、当該明画素（印加電圧高）が、隣接する暗画素（印加電圧低）に対して、液晶分子におけるチルト方位の上流側に相当する左下側、左側または下側に位置する場合に、
（３）ｎフレームにおいて当該明画素に変化する画素が、１フレーム前の（ｎ−１）フレームでは、液晶分子が不安定な状態にあったとき、
ｎフレームにおいて当該明画素でリバースチルトが発生する、ということになる。
既に理由を説明したが、（２）において、暗画素と明画素とが隣接する部分を示す境界が、前フレームから１画素分だけ移動しているときには、より一層リバースチルトドメインの影響を受けやすくなると考えられる。
【００３６】
ところで、図７では、２×２の４画素が（ｎ−１）フレームで黒画素であって、次のｎフレームで左下だけが白画素となったときを例示した。しかし、一般的には、（ｎ−１）フレームおよびｎフレームのみならず、これらフレームを含む前後の複数フレームにわたって同様な動きを伴うのが通例である。このため、図７（ａ）〜（ｃ）に示すように、（ｎ−１）フレームで液晶分子が不安定な状態であった暗画素（白丸点が付された画素）では、画像パターンの動きから、その左下側、左側または下側に明画素が隣接している場合が多いと考えられる。
【００３７】
このため、事前に（ｎ−１）フレームにおいて、映像信号Ｖid-inで示される画像において暗画素と明画素とが隣接し、且つ、その暗画素が、その明画素に対して右上側、右側または上側に位置する場合、ｎフレームでその暗画素に相当する液晶素子に対し、明画素に隣接する期間が１フレーム期間よりも短くなるように電圧を印加する。そうすれば、ｎフレームにおいて要件（１）〜要件（３）を満たす期間が短縮されて液晶分子の配向不良状態が発生しにくくなり、ｎフレームにおいてリバースチルトドメインは発生しない、ということになる。具体的には、映像信号Ｖid-inで指定される印加電圧がＶth1を下回る場合に、Ｖth1以上の電圧に補正して液晶素子に印加したとき、その暗画素は暗画素でなくなるので、リスク境界が１フレーム期間全体で同一位置に存在することはない。本実施形態では、隣接する明画素との間で生じる横電界をより弱くできるように、補正対象である暗画素について階調レベルが最大階調Ｃmaxの映像信号に補正するものとする。最大階調Ｃmaxの映像信号は、ここでは、コモン電極１０８の電圧ＬＣｃomとの電位差が５．０Ｖとなるような液晶素子１２０への印加電圧を指定するものであり、液晶表示装置１において階調表現に用いられる電圧の最大値である。
このような考えに基づいて、現フレームの映像信号Ｖid-inを処理して、液晶パネル１００でリバースチルトドメインの発生を未然に防ぐための回路が、図１における映像処理回路３０である。
【００３８】
次に、映像処理回路３０の詳細について図３を参照して説明する。図３に示すように、映像処理回路３０は、遅延回路３０２、境界検出部３０４、補正部３０６およびＤ／Ａ変換器３０８を備える。
遅延回路３０２は、ＦＩＦＯ（Fast In Fast Out：先入れ先出し）メモリーや多段のラッチ回路などにより構成され、上位装置から供給される映像信号Ｖid-inを蓄積して、所定時間経過後に読み出して映像信号Ｖid-dとして出力するものである。なお、遅延回路３０２における蓄積および読出は、走査制御回路２０によって制御される。
【００３９】
境界検出部３０４は、第１検出部３０４１と、第２検出部３０４２と、判別部３０４３とを備える。
第１検出部３０４１は、映像信号Ｖid-inで示す画像を解析して、階調範囲ａにある暗画素（第１画素）と階調範囲ｂにある明画素（第２画素）とが垂直または水平方向で隣接する部分があるか否かを判別する。そして、第１検出部３０４１は、隣接する部分があると判別したときに、その隣接部分を境界として検出して、境界の位置情報を出力する。
なお、ここでいう境界とは、あくまでも階調範囲ａにある暗画素と階調範囲ｂにある明画素とが隣接する部分、すなわち、強い横電界が発生する部分をいう。このため、例えば階調範囲ａにある画素と、階調範囲ａでもなく階調範囲ｂでもない別の階調範囲ｄ（図４（ａ）参照）にある画素とが隣接する部分や、階調範囲ｂにある画素と階調範囲ｄにある画素とが隣接する部分については、境界として扱わない。
【００４０】
第２検出部３０４２は、第１検出部３０４１により検出された境界のうち、暗画素が上側に位置し明画素が下側に位置する部分と、暗画素が右側に位置し明画素が左側に位置する部分とを抽出して、リスク境界として検出し、リスク境界の位置情報を出力するものである。
判別部３０４３は、遅延して出力された映像信号Ｖid-dで示す画素が、第２検出部３０４２で抽出されたリスク境界に接している暗画素であるか否かを判別する。そして、判別部３０４３は、その判別結果が「Ｙｅｓ」である場合には、この暗画素について、１フレームの一部である第１，第２フィールドに対応する期間だけ、出力信号のフラグＱを「１」として出力する。一方で、判別部３０４３は、判別結果が「Ｎｏ」である場合、また、判別結果が「Ｙｅｓ」である場合の第３，第４フィールドに対応する期間においては、出力信号のフラグＱを「０」として出力する。
なお、ここでいう「リスク境界に接している」とは、画素の一辺に沿ってリスク境界に接している場合と、画素の一角において縦横に連続するリスク境界が位置している場合とを含む。また、第１検出部３０４１は、ある程度（少なくとも３行以上）の映像信号を蓄積してからでないと、表示すべき画像における垂直または水平方向にわたって境界を検出することができない。第２検出部３０４２についても同様である。このため、上位装置からの映像信号Ｖid-inの供給タイミングを調整する意味で、遅延回路３０２が設けられている。
上位装置から供給される映像信号Ｖid-inのタイミングと、遅延回路３０２から供給される映像信号Ｖid-dのタイミングとは異なるので、厳密にいえば、両者の水平走査期間等については一致しないことになるが、以降については特に区別しないで説明する。
また、第１検出部３０４１および第２検出部３０４２における映像信号Ｖid-inの蓄積等は、走査制御回路２０によって制御される。
以上のように、境界検出部３０４はリスク境界を検出するリスク境界検出ステップを実行する。
【００４１】
補正部３０６は、判別部３０４３から供給されるフラグＱが“１”であるとき、その暗画素の映像信号Ｖid-dを最大階調Ｃmaxの映像信号に補正し、これを映像信号Ｖid-outとして出力する。これにより、補正部３０６により補正された映像信号Ｖid-outにあっては、１フレーム期間においてこの暗画素に接するリスク境界が存在する期間が、映像信号Ｖid-inよりも短くなる。換言すると、１フレーム期間においてリスク境界に接する画素が存在する期間が不連続となる。このような補正部３０６による補正処理によって、１フレーム期間において同一位置にリスク境界が連続して存在しないことになる。一方、補正部３０６は、フラグＱが“０”であるときには、映像信号を補正することなく、映像信号Ｖid-dをそのまま映像信号Ｖid-outとして出力する（補正ステップ）。
Ｄ／Ａ変換器３０８は、デジタルデータである映像信号Ｖid-outを、アナログのデータ信号Ｖxに変換する。本実施形態では、面反転方式としているので、データ信号Ｖxの極性は、液晶パネル１００で１コマ分の書き替え毎に切り替えられる。
【００４２】
次に、液晶表示装置１の表示動作について説明すると、上位装置からは映像信号Ｖid-inが、フレームにわたって１行１列〜１行ｎ列、２行１列〜２行ｎ列、３行１列〜３行ｎ列、…、ｍ行１列〜ｍ行ｎ列の画素の順番で、供給される。映像処理回路３０は、映像信号Ｖid-inを遅延・補正等の処理をして映像信号Ｖid-outとして出力する。
ここで、１行１列〜１行ｎ列の映像信号Ｖid-outが出力される水平有効走査期間（Ｈa）でみたときに、処理された映像信号Ｖid-outは、奇数フィールドか偶数フィールドかに応じてフィールド毎に書込極性が入れ替わるように、Ｄ／Ａ変換器３０８によって、図５（ｂ）で示すように正極性または負極性のデータ信号Ｖxに変換される。第１フィールドでは正極性のデータ信号に変換される。このデータ信号Ｖxは、データ線駆動回路１４０によって１〜ｎ列目のデータ線１１４にデータ信号Ｘ1〜Ｘnとしてサンプリングされる。
一方、１行１列〜１行ｎ列の映像信号Ｖid-outが出力される水平走査期間では、走査制御回路２０が走査線駆動回路１３０に対し走査信号Ｙ１だけをＨレベルとなるように制御する。走査信号Ｙ１がＨレベルであれば、１行目のＴＦＴ１１６がオン状態になるので、データ線１１４にサンプリングされたデータ信号は、オン状態にあるＴＦＴ１１６を介して画素電極１１８に印加される。これにより、１行１列〜１行ｎ列の液晶素子には、それぞれ映像信号Ｖid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
【００４３】
続いて、２行１列〜２行ｎ列の映像信号Ｖid-inは、同様に映像処理回路３０によって処理されて、映像信号Ｖid-outとして出力されるとともに、Ｄ／Ａ変換器３０８によって正極性のデータ信号に変換された上で、データ線駆動回路１４０によって１〜ｎ列目のデータ線１１４にサンプリングされる。
２行１列〜２行ｎ列の映像信号Ｖid-outが出力される水平走査期間では、走査線駆動回路１３０によって走査信号Ｙ２だけがＨレベルとなるので、データ線１１４にサンプリングされたデータ信号は、オン状態にある２行目のＴＦＴ１１６を介して画素電極１１８に印加される。これにより、２行１列〜２行ｎ列の液晶素子には、それぞれ映像信号Ｖid-outで指定された階調レベルに応じた正極性電圧が書き込まれる。
以下同様な書込動作が３、４、…、ｍ行目に対して実行され、これにより、各液晶素子に、映像信号Ｖid-outで指定された階調レベルに応じた電圧が書き込まれて、映像信号Ｖid-inで規定される透過像が作成されることなる。
次のフィールドでは、データ信号の極性反転によって映像信号Ｖid-outが負極性のデータ信号に変換される以外、同様な書込動作が実行される。
【００４４】
図５（ｂ）は、映像処理回路３０から、水平走査期間（Ｈ）にわたって１行１列〜１行ｎ列の映像信号Ｖid-outが出力されたときの第１，第２フィールドのデータ信号Ｖxの一例を示す電圧波形図である。本実施形態では、ノーマリーブラックモードとしているので、データ信号Ｖxは、正極性であれば、基準電圧Ｖcntに対し、映像処理回路３０によって処理された階調レベルに応じた分だけ高位側の電圧（図において↑で示す）になり、負極性であれば、基準電圧Ｖcntに対し、階調レベルに応じた分だけ低位側の電圧（図において↓で示す）になる。
詳細には、データ信号Ｖxの電圧は、正極性であれば、白に相当する電圧Ｖw(+)から黒に相当する電圧Ｖb(+)までの範囲で、一方、負極性であれば、白に相当する電圧Ｖw(-)から黒に相当する電圧Ｖb(-)までの範囲で、それぞれ基準電圧Ｖcntから階調に応じた分だけ偏位させた電圧となる。
電圧Ｖw(+)および電圧Ｖw(-)は、電圧Ｖcntを中心に互いに対称の関係にある。電圧Ｖb(+)およびＶb(-)についても電圧Ｖcntを中心に互いに対称の関係にある。
なお、図５（ｂ）は、データ信号Ｖxの電圧波形を示すものであって、液晶素子１２０に印加される電圧（画素電極１１８とコモン電極１０８との電位差）とは異なる。また、図５（ｂ）におけるデータ信号の電圧の縦スケールは、図５（ａ）における走査信号等の電圧波形と比較して拡大してある。
【００４５】
映像処理回路３０による補正処理の具体例について説明する。
まず、映像信号Ｖid-in（図３６（ａ））と、映像信号Ｖid-out（図３６（ｂ））との通常の４倍速駆動での関係について説明する。図３６（ａ），（ｂ）には、一列に並んだ複数画素からなる画素群を示しており、各矩形が１画素に対応している。図３６や他の図面において、黒色で塗り潰して表す画素は階調レベルが暗画素であり、白色で塗り潰して表す画素は明画素である。また、図３６（ｂ）において、各フレームの映像信号Ｖid-inに対応する映像信号Ｖid-outにあっては、図中上から順に、第１，第２，第３，第４フィールドに対応する映像信号Ｖid-outをそれぞれ表している。
図３６（ａ）に示すように、映像信号Ｖid-inが６０Ｈｚの供給速度で供給され、この映像信号Ｖid-inにより、第１フレーム、第２フレーム、第３フレームと進むにつれて、画像が図中左から右に向かって１画素ずつスクロール移動する画像の表示が指定される。この場合、映像信号Ｖid-outが出力されたときには、図３６（ｂ）に示すように、第１〜第４フィールドにより構成される１フレーム期間の全体で（つまり、１６．６７ミリ秒にわたって）、同一箇所にリスク境界が固定的に存在する。同一位置にリスク境界が長期間にわたって存在すると、上述したように液晶分子の配向不良状態が安定しやすくなり、その隣接画素においてはリバースチルトドメインが発生しやすい状態になる。
【００４６】
図１１は、この実施形態の映像処理回路３０における補正部３０６の補正処理の概要を説明する図である。本実施形態では、上記画像を規定する映像信号Ｖid-inが供給された場合（図１１（ａ））に、図１１（ｂ）に示される映像信号Ｖid-outに補正される。図１１（ｂ）に示すように、本実施形態では、１フレーム期間の前半に対応する第１，２フィールドでは、リスク境界に接する暗画素が最大階調Ｃmaxの明画素に置換される。これにより、図中矢印で示すように、事実上、２フィールドにわたってリスク境界が１画素分だけ、元のリスク境界から図中右側に移動することになる。一方で、第３，４フィールドでは、このような補正処理は施されていないから、このようなリスク境界の変化はない。この場合、同一位置にリスク境界が存在する期間は、補正部３０６の補正が行わない場合に比べて半分のおよそ８．３３ミリ秒となり、液晶分子の配向不良状態が安定しにくくなって、リバースチルトドメインの発生が抑えられる。このように、補正部３０６から出力される映像信号Ｖid-outに従う画像が表示されるフレームでは、同一位置にリスク境界が存在する期間が、１フレーム期間の半分程度に抑えられる。
【００４７】
ここで、映像信号Ｖid-inで示す画像が例えば図１２（１）に示すように、階調範囲ｂの白（明）画素を背景として、液晶分子が不安定状態にある黒（暗）画素からなる領域が表示される画像である場合、第１検出部３０４１によって検出される境界は、図１２（２）に示すとおりとなる。
次に、図１２（３）に示すように、第２検出部３０４２は、第１検出部３０４１によって検出された境界のうち、暗画素が上側に位置し明画素が下側に位置する部分と、暗画素が右側に位置し明画素が左側に位置する部分とを抽出して、これをリスク境界とする。
この場合、補正部３０６は、図１３（ａ）にドットのハッチングで示すように、抽出されたリスク境界により定まる補正範囲に含まれる暗画素について、１フレームの一部（ここでは、２フィールド）で最大階調Ｃmaxの映像信号に補正する。なお、以下の説明においても、ドットのハッチングで示した画素は、補正対象の暗画素であることを意味する。
また、黒画素の或る一角において縦横に連続するリスク境界が位置している黒画素は、「リスク境界に接している」と扱う。これは、斜め方向に１画素分画像が移動したときに対処するためである。これに対して、黒画素の或る一角において縦または横のみに断裂したリスク境界が位置する黒画素については、縦横で連続したリスク境界が位置していないので、リスク境界に接しているとは見做さない。この内容は、明画素の場合でも共通する考え方であり、チルト方位角などに関係なく共通する内容であるから、以下ではその説明を適宜省略する。
【００４８】
以上説明した第１実施形態によれば、リスク境界が同一位置に存在する期間を１フレーム期間よりも短くすることで、或る画素においてリバースチルト状態になるように液晶分子が配向する前に、その画素がリスク境界に接しなくなる。これにより、液晶分子の配向不良状態が安定することを抑えられるので、上述したリバースチルトドメインに起因する表示上の不具合の発生を事前に回避することが可能となる。また、リスク境界の隣接画素であるという条件に基づいて補正対象の暗画素が定まるので、補正対象の画素の特定が容易である。また、映像処理回路３０は、液晶パネル１００を４倍速駆動する構成の下、フィールド単位で映像信号の補正の有無を判別しているので。１フレーム期間の一部で映像信号を補正するための複雑な構成を備える必要がない。
【００４９】
また、本実施形態では、映像信号が示す１コマの画像全体ではなく、画素同士における境界およびリスク境界を検出するための処理だけで済むので、２コマ分以上の画像を解析して動きを検出する構成と比較して、映像処理回路の大規模化や複雑化を抑えることが可能である。さらには、リバースチルトドメインが発生しやすい状態の領域が、黒画素の移動に伴って連続的となることを防止することが可能となる。
また、本実施形態では、映像信号Ｖid-dで規定される画像のうち、映像信号が補正される画素は、明画素に隣接する暗画素のうち、当該暗画素に対してチルト方位の下流側に位置する画素のみである。このため、映像信号Ｖid-dに基づかない表示が発生する部分は、チルト方位角を考慮しないで、明画素に隣接する暗画素のすべてを一律に補正する構成と比較して、少なく抑えることができる。
さらに、本実施形態では、設定値以上の映像信号を一律にクリップしもないので、使用しない電圧範囲を設けることによってコントラスト比に悪影響を与えることもない。また、液晶パネル１００の構造に変更等を加える必要がないので、開口率の低下を招くこともないし、また、構造を工夫しないで既に製作された液晶パネルに適用することも可能である。
【００５０】
＜チルト方位角の他の例＞
上述した実施形態では、ＶＡ方式においてチルト方位角θbが４５度である場合を例にとって説明した。次に、チルト方位角θbが４５度以外の例について説明する。
まず、図１４（ａ）に示すようにチルト方位角θbが２２５度である例について説明する。この例では、自画素および周辺画素において液晶分子が不安定な状態から自己画素だけ明画素に変化したとき、当該自己画素においてリバースチルトは、図１４（ｂ）に示すように、左辺および下辺に沿った内周領域で発生する。なお、この例では、図６に示したチルト方位角θbが４５度である場合の例を１８０度回転させたときと等価である。
チルト方位角θbが２２５度である場合には、チルト方位角θbが４５度である場合にリバースチルトドメインが発生する要件（１）〜（３）のうち、要件（２）を次のように修正する。すなわち、
（２）ｎフレームにおいて、当該明画素（印加電圧高）が、隣接する暗画素（印加電圧低）に対して、液晶分子におけるチルト方位の上流側に相当する右上側、右側または上側に位置する場合に、
と修正する。なお、要件（１）および要件（３）についての変更はない。
したがって、チルト方位角θbが２２５度であれば、ｎフレームにおいて、暗画素と明画素とが隣接する場合であって、当該暗画素が、当該明画素に対して反対に左下側、左側または下側に位置する場合、当該暗画素に相当する液晶素子に対し、液晶分子が不安定な状態とならないような措置を施してやればよい。
このためには、映像処理回路３０における補正部３０６が、第１検出部３０４１で検出された境界のうち、暗画素が下側に位置し明画素が上側に位置する部分と、暗画素が左側に位置し明画素が右側に位置する部分のリスク境界に基づいて映像信号を補正するとよい。
チルト方位角θbが２２５度である場合、図１２（１）で示される画像は、図１３（ｃ）に示されるリスク境界に接している黒画素の階調レベルが階調レベルＣmaxに補正される。
この構成によれば、チルト方位角θbが２２５度である場合、映像信号Ｖid-inで規定される画像において黒画素からなる領域が左下方向、左方向または下方向のいずれかに１画素だけ移動することによって、黒画素から白画素に変化する部分が存在しても、リスク境界に接する期間を１フレーム期間のうちの一部に短くすることができるから、リバースチルトドメインの発生を抑えることが可能となる。
【００５１】
次に、図１５（ａ）に示すようにチルト方位角θbが９０度である例について説明する。この例では、自画素および周辺画素において液晶分子が不安定な状態から自己画素だけ明画素に変化したとき、当該自己画素においてリバースチルトは、図１５（ｂ）に示すように、右辺に沿った領域で集中的に発生する。このため、当該自己画素においてリバースチルトドメインは、右辺で発生した幅の分だけ、上辺の右辺寄りおよび下辺の右辺寄りにおいても発生する、という見方もできる。
このため、チルト方位角θbが９０度である場合には、チルト方位角θbが４５度である場合にリバースチルトドメインが発生する要件（１）〜（３）のうち、要件（２）を次のように修正する。すなわち、
（２）ｎフレームにおいて、当該明画素（印加電圧高）が、隣接する暗画素（印加電圧低）に対して、液晶分子におけるチルト方位の上流側に相当する左側のみならず、その左側で発生する領域の影響を受ける上側または下側に位置する場合に、
と修正する。なお、要件（１）および要件（３）についての変更はない。
したがって、チルト方位角θbが９０度であれば、ｎフレームにおいて、暗画素と明画素とが隣接する場合であって、当該暗画素が、当該明画素に対して反対に右側、下側または上側に位置する場合、当該暗画素に相当する液晶素子に対し、液晶分子が不安定な状態とならないような措置を施してやればよい。
このためには、映像処理回路３０における補正部３０６が、第１検出部３０４１で検出された境界のうち、暗画素が右側に位置し明画素が左側に位置する部分と、暗画素が上側に位置し明画素が下側に位置する部分と、暗画素が下側に位置し明画素が上側に位置する部分のリスク境界リスク境界に基づいて映像信号を補正するとよい。
チルト方位角θbが９０度である場合、図１２（１）で示される画像は、図１３（ｂ）に示されるリスク境界に接している黒画素の階調レベルが階調レベルＣmaxに補正される。
この構成によれば、チルト方位角θbが９０度である場合、映像信号Ｖid-inで規定される画像において黒画素からなる領域が上方向、右上方向、右方向、右下方向または下方向のいずれかに１画素だけ移動することによって、黒画素から白画素に変化する部分が存在しても、リスク境界に接する期間を１フレーム期間のうちの一部に短くすることができるから、リバースチルトドメインの発生を抑えることが可能となる。
【００５２】
＜第２実施形態＞
次に、本発明の第２実施形態について説明する。
この実施形態では、補正部３０６がリスク境界に接する暗画素の映像信号を補正する際、最大階調Ｃmaxの映像信号に補正するのではなく、中間階調Ｃmidの映像信号に補正する。この中間階調Ｃmidの映像信号は、液晶素子１２０への印加電圧として、ここでは、最大階調に対応する印加電圧と最小階調に対応する印加電圧との中間電圧である、２．５Ｖとすることを指定するものである。補正対象となる暗画素など、補正電圧以外の構成は上述した第１実施形態と同じである。
【００５３】
本実施形態では、液晶パネル１００の表示画像を規定する映像信号Ｖid-inが供給された場合（図１６（ａ））に、図１６（ｂ）に示されるように映像信号Ｖid-outが補正される。図１６や他の図面において、斜格子のハッチングで示す画素は階調レベルが中間階調Ｃmidの画素である。また、中間階調Ｃmidに隣接する境界部分に示した破線は、ここではリスク境界に該当しないものであることを示すが、リスク境界に該当するものであってもよい。このことは以下の説明でも同じである。
図１６（ｂ）に示すように、本実施形態では、各フレームの前半である第１，２フィールドでは、補正部３０６は、リスク境界に接する暗画素を中間階調Ｃmidの画素に置換する。これにより、２フィールドにわたって暗画素と明画素とが隣接するリスク境界が生じなくなる。よって、この場合でも、同一位置にリスク境界が存在する期間は、補正部３０６の補正が行わない場合に比べて半分のおよそ８．３３ミリ秒となり、上述した第１実施形態と同様の理由により、リバースチルトドメインは発生しにくくなる。また、補正対象である画素は最大階調と最小階調との間の中間である中間階調の映像信号に補正されるから、元の映像信号Ｖid-inに対して行われる補正部３０６の補正による画像の変化を小さくして、ユーザーにこの変化を知覚されにくくすることができる。
【００５４】
＜第３実施形態＞
次に、本発明の第３実施形態について説明する。この実施形態でも、ノーマリーブラックモードであることを前提として説明する。このことは、特に断りのない限り、以降の各実施形態でも同じである。また、以下の説明において、第１，２実施形態と同じ構成については同一の符号を付して表し、その詳細な説明については適宜省略する。上述した第１，２実施形態では、映像処理回路３０は、リスク境界に接する暗画素のみについて映像信号を補正していたが、リスク境界に接する暗画素から、このリスク境界の反対側へ連続する２以上の暗画素の映像信号を補正する。以下では、上述した第２実施形態のように、暗画素の映像信号を中間階調Ｃmidの映像信号に補正する場合を説明するが、第１実施形態のように最大階調Ｃmaxの映像信号に補正する場合も、補正電圧を変えれば、同様に実施可能である。
本実施形態の映像処理回路３０が第１実施形態の構成と相違する部分は、判別部３０４３の判別内容と、補正部３０６において補正対象とする暗画素の数が変更された点にある。
【００５５】
判別部３０４３は、映像信号Ｖid-dで示す画素が、第２検出部３０４２で抽出されたリスク境界に接している暗画素であるか否かを判別する。そして、判別部３０４３は、その判別結果が「Ｙｅｓ」である場合には、この暗画素からリスク境界の反対方向へ連続するｒ個（本実施形態では、ｒ＝２である。）の暗画素について、１フレームのうち第１，第２フィールドに対応する期間だけ、出力信号のフラグＱを「１」として出力する。一方で、判別部３０４３は、判別結果が「Ｎｏ」である場合、また、判別結果が「Ｙｅｓ」である場合の第３，第４フィールドに対応する期間においては、出力信号のフラグＱを「０」として出力する。
【００５６】
補正部３０６は、判別部３０４３から供給されるフラグＱが“１”であるとき、その暗画素の映像信号Ｖid-dを中間階調Ｃmidの映像信号に補正し、これを映像信号Ｖid-outとして出力する。これにより、補正部３０６により補正された映像信号Ｖid-outにあっては、１フレーム期間においてこの暗画素に接するリスク境界が存在する期間が、映像信号Ｖid-inよりも短くなる。一方、補正部３０６は、フラグＱが“０”であるときには、映像信号を補正することなく、映像信号Ｖid-dをそのまま映像信号Ｖid-outとして出力する。
【００５７】
映像処理回路３０による補正処理の具体例について説明する。
本実施形態では、図１７（ａ）で示される映像信号Ｖid-inが供給された場合に、図１７（ｂ）に示される映像信号Ｖid-outに補正される。図１７（ｂ）に示すように、本実施形態では、各フレームの前半である第１，２フィールドでは、リスク境界に接する暗画素からリスク境界の反対側に連続する２つの暗画素が中間階調Ｃmidの画素に置換される。これにより、２フィールドにわたって暗画素と明画素とが隣接して生じるリスク境界が生じなくなり、１フレーム期間でリスク境界が時間的に連続し存在することがない。よって、この場合でも、リバースチルトドメインは発生しにくくなる。
ここで、映像信号Ｖid-inで示す画像が図１２（１）に示すとおりであり、図１２（３）に示すように第２検出部３０４２がリスク境界を検出した場合、補正部３０６は、図１８（ａ）にドットのハッチングで示す暗画素について、１フレームの一部（ここでは、２フィールド）で中間階調Ｃmidの映像信号に補正する。
【００５８】
また、第１実施形態と同じ考え方により、θb＝９０度である場合、図１２（１）で示される画像で補正条件を満たす画素は図１８（ｂ）に示されるとおりである。θb＝２２５度である場合、図１２（２）で示される画像で補正条件を満たす画素は図１８（ｃ）に示されるとおりである。
本実施形態によれば、リスク境界に接する複数画素の映像信号の補正によって印加電圧の変化を目立たなくすることができる。また、この実施形態の構成によれば、上記以外にも第２実施形態と同等の効果を奏する。
【００５９】
＜第４実施形態＞
次に、本発明の第４実施形態について説明する。
この実施形態では、第１実施形態の構成において、リスク境界に接する暗画素に代えて、リスク境界により定まる補正範囲内の明画素の映像信号を補正する。この実施形態では、補正部３０６は、暗画素の映像信号を補正しない。この場合でも、補正対象である明画素は補正後において明画素でなくなるので、リスク境界が１フレーム期間全体で同一位置に存在することはない。本実施形態では、隣接する暗画素との間で生じる横電界をより小さくできるように、補正対象である明画素について階調レベルが最小階調Ｃminの映像信号に補正するものとする。最小階調Ｃminの映像信号は、ここでは、コモン電極１０８の電圧ＬＣｃomとの電位差が０Ｖ（等電位）となるような液晶素子１２０への印加電圧を指定するものであり、液晶表示装置１において階調表現に用いられる電圧の最小値である。以下の説明において、第１実施形態と同じ構成については同一の符号を付して表し、その説明については適宜省略する。
【００６０】
判別部３０４３は、遅延して出力された映像信号Ｖid-dで示す画素が、第２検出部３０４２で抽出されたリスク境界に接している明画素であるか否かを判別する。そして、判別部３０４３は、その判別結果が「Ｙｅｓ」である場合には、第１，第２フィールドに対応する期間だけ、出力信号のフラグＱを「１」として出力する。一方で、判別部３０４３は、判別結果が「Ｎｏ」である場合、また、判別結果が「Ｙｅｓ」である場合の第３，第４フィールドに対応する期間においては、出力信号のフラグＱを「０」として出力する。
【００６１】
補正部３０６は、判別部３０４３から供給されるフラグＱが“１”であるとき、その明画素の映像信号Ｖid-dを最小階調Ｃminの映像信号に補正し、これを映像信号Ｖid-outとして出力する。これにより、補正部３０６により補正された映像信号Ｖid-outにあっては、図中矢印で示すように、事実上、２フィールドにわたってリスク境界が１画素分だけ、元のリスク境界から図中左側に移動することになる。一方で、第３，４フィールドでは、このような補正処理は施されていないから、このようなリスク境界の変化はない。よって、映像信号Ｖid-outにおいて、１フレームにおいてこの明画素に接するリスク境界が存在する期間が、映像信号Ｖid-inよりも短くなる。一方、補正部３０６は、フラグＱが“０”であるときには、映像信号を補正することなく、映像信号Ｖid-dをそのまま映像信号Ｖid-outとして出力する。
【００６２】
映像処理回路３０による補正処理の具体例について説明する。
本実施形態では、図１９（ａ）に示す内容の画像を規定する映像信号Ｖid-inが供給された場合に、図１９（ｂ）に示される映像信号Ｖid-outに補正される。図１９（ｂ）に示すように、本実施形態では、各フレームの前半である第３，４フィールドでは、リスク境界に接する明画素が最小階調Ｃminの暗画素に置換される。これにより、２フィールドにわたって暗画素と明画素とが隣接するリスク境界が生じなくなる。よって、この場合でも、同一位置にリスク境界が存在する期間は、補正部３０６の補正が行わない場合に比べて半分のおよそ８．３３ミリ秒となり、リバースチルトドメインは発生しにくくなる。
ここで、映像信号Ｖid-inで示す画像が図１２（１）に示すとおりであり、図１２（３）に示すように第２検出部３０４２がリスク境界を検出した場合、補正部３０６は、図２０（ａ）に斜線のハッチングで示す明画素について、１フレームの一部（ここでは、２フィールド）で最小階調Ｃminの映像信号に補正する。よって、この場合も、リバースチルトドメインは発生しにくくなる。
また、第１実施形態と同じ考え方により、θb＝９０度である場合、図１２（１）で示される画像で補正条件を満たす画素は図２０（ｂ）に示されるとおりである。θb＝２２５度である場合、図１２（２）で示される画像で補正条件を満たす画素は図２０（ｃ）に示されるとおりである。
【００６３】
以上説明した第４実施形態によれば、リスク境界が同一位置に存在する期間を１フレーム期間よりも短くすることで、或る画素においてリバースチルト状態になるように液晶分子が配向する前に、その画素がリスク境界に接しなくなる。これにより、液晶分子の配向不良状態が安定することを抑えられるので、上述したリバースチルトドメインに起因する表示上の不具合の発生を事前に回避することが可能となる。
これ以外にも、上述した第１実施形態と同等の効果を奏する。
【００６４】
＜第５実施形態＞
次に、本発明の第５実施形態について説明する。上述した第４実施形態では、映像処理回路３０は、リスク境界に接する明画素のみについて映像信号を補正していたが、リスク境界に接する明画素から、このリスク境界の反対側へ連続する２以上の明画素の映像信号を補正する。以下では、上述した第２実施形態のように明画素の映像信号を中間階調Ｃmidの映像信号に補正する場合を説明するが、第３実施形態のように最小階調Ｃminの映像信号に補正する場合も、補正電圧を変えれば、同様に実施可能である。
このように、本実施形態の映像処理回路３０が第４実施形態の構成と相違する部分は、補正部３０６において補正対象とする明画素の数と補正電圧が変更された点にある。
【００６５】
判別部３０４３は、映像信号Ｖid-dで示す画素が、第２検出部３０４２で抽出されたリスク境界に接している明画素であるか否かを判別する。そして、判別部３０４３は、その判別結果が「Ｙｅｓ」である場合には、この明画素からリスク境界の反対方向へ連続するｓ個（本実施形態では、ｓ＝２である。）の明画素について、第１，第２フィールドに対応する期間だけ、出力信号のフラグＱを「１」として出力する。一方で、判別部３０４３は、判別結果が「Ｎｏ」である場合、また、判別結果が「Ｙｅｓ」である場合の第３，第４フィールドに対応する期間においては、出力信号のフラグＱを「０」として出力する。
【００６６】
補正部３０６は、判別部３０４３から供給されるフラグＱが“１”であるとき、その明画素の映像信号Ｖid-dを中間階調Ｃmidの映像信号に補正し、これを映像信号Ｖid-outとして出力する。これにより、補正部３０６により補正された映像信号Ｖid-outにあっては、１フレーム期間においてこの明画素に接するリスク境界が存在する期間が、映像信号Ｖid-inよりも短くなる。一方、補正部３０６は、フラグＱが“０”であるときには、映像信号を補正することなく、映像信号Ｖid-dをそのまま映像信号Ｖid-outとして出力する。
【００６７】
映像処理回路３０による補正処理の具体例について説明する。
本実施形態では、図２１（ａ）に示す内容の画像を規定する映像信号Ｖid-inが供給された場合に、図２１（ｂ）に示される映像信号Ｖid-outに補正される。図２１（ｂ）に示すように、本実施形態では、各フレームの前半である第１，２フィールドでは、リスク境界に接する明画素からリスク境界の反対側に連続する２つの明画素が中間階調Ｃmidの画素に置換される。これにより、２フィールドにわたって暗画素と明画素とが隣接する境界が生じなくなる。よって、この場合でも、リバースチルトドメインは発生しにくくなる。
ここで、映像信号Ｖid-inで示す画像が図１２（１）に示すとおりであり、図１２（３）に示すように第２検出部３０４２がリスク境界を検  出した場合、補正部３０６は、図２２（ａ）に斜線のハッチングで示す明画素について、１フレームの一部（ここでは、２フィールド）で中間階調Ｃmidの映像信号に補正する。
【００６８】
また、第１実施形態と同じ考え方により、θb＝９０度である場合、図１２（１）で示される画像で補正条件を満たす画素は図２２（ｂ）に示されるとおりである。θb＝２２５度である場合、図１２（２）で示される画像で補正条件を満たす画素は図２２（ｃ）に示されるとおりである。
本実施形態によれば、リスク境界に接する複数画素の映像信号の補正による印加電圧の変化を目立たなくすることができる。また、この実施形態の構成によれば、上記以外にも第４実施形態と同等の効果を奏する。
【００６９】
＜第６実施形態＞
次に、本発明の第６実施形態について説明する。
以下の説明において、第１実施形態と同じ構成については同一の符号を付して表し、その説明については適宜省略する。この実施形態では、第１〜３実施形態で説明した暗画素の補正と、第４，５実施形態で説明した明画素の補正との両方を行う。以下では、第３実施形態のように暗画素を補正し、第５実施形態のように明画素を補正する態様について説明する。
【００７０】
この実施形態の映像処理回路３０が上述の第１実施形態の映像処理回路３０と相違する部分は、判別部３０４３の判別内容が変更された点と、補正部３０６による補正対象となる画素が変更された点とにある。
判別部３０４３は、上述した第３及び第５実施形態で説明した双方の判別を行う。すなわち、判別部３０４３は、第２検出部３０４２で抽出されたリスク境界に接している暗画素から、リスク境界の反対方向へ連続するｒ個（本実施形態では、ｒ＝２である。）の暗画素について、第１，第２フィールドに対応する期間だけ、出力信号のフラグＱを「１」として出力するとともに、このリスク境界に接している明画素から、リスク境界の反対方向へ連続するｓ個（本実施形態では、ｓ＝２である。）の明画素について、第１，第２フィールドに対応する期間だけ、出力信号のフラグＱを「１」として出力する。一方で、判別部３０４３は、それ以外の画素については、出力信号のフラグＱを「０」として出力する。
【００７１】
補正部３０６は、判別部３０４３から供給されるフラグＱが“１”である場合、フラグＱが“１”であるときの明画素を階調レベルＣmidに補正し、これを映像信号Ｖid-outとして出力する。これにより、補正部３０６により補正された映像信号Ｖid-outにあっては、１フレーム期間においてこの暗画素および明画素に接するリスク境界が存在する期間が、映像信号Ｖid-inよりも短くなる。一方、補正部３０６は、フラグＱが“０”であるときには、映像信号を補正することなく、映像信号Ｖid-dをそのまま映像信号Ｖid-outとして出力する。
【００７２】
映像処理回路３０による補正処理の具体例について説明する。
本実施形態では、図２３（ａ）に示す画像を規定する映像信号Ｖid-inが供給された場合に、図２３（ｂ）に示される映像信号Ｖid-outに補正される。図２３（ｂ）に示すように、本実施形態では、各フレームの前半である第１，２フィールドでは、リスク境界に接する明画素からリスク境界の反対側に連続する２つの明画素が中間階調Ｃmidの画素に置換され、かつ、リスク境界に接する暗画素からリスク境界の反対側に連続する２つの暗画素が中間階調Ｃmidの画素に置換される。これにより、２フィールドにわたって暗画素と明画素とが隣接する境界が生じなくなる。よって、この場合でも、同一位置にリスク境界が存在する期間は、補正部３０６の補正が行わない場合に比べて半分のおよそ８．３３ミリ秒となり、リバースチルトドメインは発生しにくくなる。
ここで、映像信号Ｖid-inで示す画像が図１２（１）に示すとおりであり、図１２（３）に示すように第２検出部３０４２がリスク境界を検出した場合、補正部３０６は、図２４（ａ）にドットのハッチングで示す暗画素、及び斜線のハッチングで示す明画素について、１フレームの一部（ここでは、２フィールド）で中間階調Ｃmidの映像信号に補正する。
【００７３】
また、第１実施形態と同じ考え方により、θb＝９０度である場合、図１２（１）で示される画像で補正条件を満たす画素は図２４（ｂ）に示されるとおりである。θb＝２２５度である場合、図１２（２）で示される画像で補正条件を満たす画素は図２４（ｃ）に示されるとおりである。
本実施形態によれば、第３，５実施形態と同等の効果を奏するとともに、明画素または暗画素の一方が補正対象である場合に比べて、リバースチルトドメインを抑制する効果が大きくなる。また、第１，２に実施形態のように暗画素の映像信号を補正する構成と、第４実施形態のように明画素の映像信号を補正する構成とを適宜組み合わせて、暗画素及び明画素の双方の映像信号を補正してもよい。
【００７４】
＜第７実施形態＞
次に、本発明の第７実施形態について説明する。
動きを伴う画像である場合、映像信号Ｖid-inで示される現フレームの画像において、リスク境界に接する画素であっても、現フレームの１つ前である前フレームを含めた動きを考えると、映像信号を補正する必要があるときと、補正する必要がないときとがある。この実施形態では、上記第６実施形態のように暗画素及び明画素の映像信号を補正する構成で、前フレームから現フレームにかけての画像の動きを考慮して、補正対象の画素を定めている。以下の説明において、第６実施形態と同じ構成については同一の符号を付して表し、その説明については適宜省略する。
【００７５】
次に、映像処理回路３０の詳細について図２５を参照して説明する。図２５に示すように、映像処理回路３０は、遅延回路３０２、境界検出部３１２、補正部３０６およびＤ／Ａ変換器３０８を備える。
境界検出部３１２は、本実施形態においては、現フレーム検出部３１２１、遅延回路３１２２、前フレーム検出部３１２３および判別部３１２４を備える。
現フレーム検出部３１２１は、現フレームの映像信号Ｖid-inで示される画像を解析して、階調範囲ａにある暗画素（第１画素）と階調範囲ｂにある明画素（第２画素）とが垂直または水平方向で隣接する部分があるか否かを判別する。そして、現フレーム検出部３１２１は、隣接する部分があると判別したときに、その隣接部分をリスク境界として検出して、そのリスク境界の位置情報Risk_edge(n)を出力する。
遅延回路３１２２は、遅延回路３０２と同等の構成を有し、供給された映像信号Ｖid-inを１フレーム期間だけ遅延させて出力するものである。
前フレーム検出部３１２３は、遅延回路３１２２から出力された前フレームの映像信号Ｖid-inで示される画像を解析して、暗画素と明画素とが垂直または水平方向で隣接する部分があるか否かを判別する。そして、前フレーム検出部３１２３は、隣接する部分があると判別したときに、その隣接部分をリスク境界として検出して、そのリスク境界の位置情報Risk_edge(n-1)を出力する。
【００７６】
判別部３１２４は、現フレーム検出部３１２１および前フレーム検出部３１２３が出力した位置情報Risk_edge(n)，Risk_edge(n-1)に基づいて、映像信号Ｖid-dで示す画素が、前フレーム検出部３１２３で抽出されたリスク境界に接する明画素または暗画素であり、かつ、その画素が前フレームから現フレームにかけて変化したリスク境界に接するか否かを判別する。すなわち、判別部３１２４は、前フレームから現フレームにかけて変化したリスク境界により画像の動きを検出する動き検出ステップを実行する、動き検出部として機能している。
判別部３１２４は、その判別結果が「Ｙｅｓ」である場合には、この暗画素からリスク境界の反対方向へ連続するｒ個（本実施形態では、ｒ＝２である。）の暗画素について、第１，第２フィールドに対応する期間だけ、出力信号のフラグＱを「１」として出力するとともに、このリスク境界に接している明画素から、リスク境界の反対方向へ連続するｓ個（本実施形態では、ｓ＝２である。）の明画素について、第１，第２フィールドに対応する期間だけ、出力信号のフラグＱを「１」として出力する。一方で、判別部３１４３は、それ以外の画素については、出力信号のフラグＱを「０」として出力する。
【００７７】
補正部３０６は、判別部３１２４から供給されるフラグＱが“１”であるとき、その画素の映像信号Ｖid-dを中間階調Ｃmidの映像信号に補正し、これを映像信号Ｖid-outとして出力する。これにより、補正部３０６により補正された映像信号Ｖid-outにあっては、１フレーム期間においてこの暗画素および明画素に接するリスク境界が存在する期間が、映像信号Ｖid-inよりも短くなる。一方、補正部３０６は、フラグＱが“０”であるときには、映像信号を補正することなく、映像信号Ｖid-dをそのまま映像信号Ｖid-outとして出力する。
【００７８】
映像処理回路３０による補正処理の具体例について説明する。
本実施形態の映像処理回路３０では、検出するリスク境界が第１実施形態で説明した方法と異なるだけであり、リスク境界に基づいてどのように画素の映像信号を補正するかは、上述した第６実施形態と同じである。
前フレームの映像信号Ｖid-inで示される画像が例えば図２６（１）に示されるとおりであって、現フレームの映像信号Ｖid-inで示される画像が例えば図２６（２）に示されるとおりである場合、すなわち、階調範囲ａの暗画素からなるパターンが、階調範囲ｂにある明画素を背景に左方向にスクロール移動する場合、前フレーム検出部３１２３により検出される境界は図２６（１）に示されるとおりであり、現フレーム検出部３１２１により検出される境界は図２６（２）に示されるとおりである。そして、現フレーム検出部３１２１により検出される境界のうち、前フレーム検出部３１２３により検出される境界と重複しないものが、前フレームから現フレームにかけて変化した境界となる。よって、この実施形態のリスク境界は、図２６（３）で示されるとおりである。判別部３１２４では、この変化した境界の中から、暗画素が上側に位置し明画素が下側に位置する部分と、暗画素が右側に位置し明画素が左側に位置する部分とであるリスク境界に相当する部分に隣接する画素が補正対象となる。
【００７９】
ここで、映像信号Ｖid-inで示す画像が図２６（１）から（２）のように変化した場合の、映像信号Ｖid-outを図２７（ａ）に示す。補正部３０６は、図２７（ａ）にドットのハッチングで示す暗画素、及び斜線のハッチングで示す明画素について、１フレームの一部（ここでは、２フィールド）で中間階調Ｃmidの映像信号に補正する。
【００８０】
また、第１実施形態と同じ考え方により、θb＝９０度である場合、図１２（１）で示される画像で補正条件を満たす画素は図２７（ｂ）に示されるとおりである。θb＝２２５度である場合、図２４（２）で示される画像で補正条件を満たす画素は図２７（ｃ）に示されるとおりである。
以上説明した第７実施形態によれば、上述した第６実施形態と共通の作用効果を奏するとともに、リバースチルトドメインがより発生しやすい箇所に絞り込んで映像信号を補正することができる。これにより、映像信号の変更を更に抑えつつリバースチルトドメインの発生を効果的に抑えることができる。
また、この実施形態において、前フレームから現フレームにかけて変化した境界の中からリスク境界を検出していたが、この構成は上述の第１〜６実施形態の構成にも適用可能である。
【００８１】
＜第８実施形態＞
次に、本発明の第８実施形態について説明する。
以下の説明において、第７実施形態と同じ構成については同一の符号を付して表し、その説明については適宜省略する。
上述した第７実施形態では、画像の動きを考慮して、リスク境界を挟んで互いに隣接する明画素および暗画素に基づいて画素の映像信号を補正していた。これに対し、この実施形態では、映像処理回路３０は、現フレームにおいて暗画素と明画素とが隣接する境界を検出し、該検出した境界のうち、前フレームから現フレームにかけて１画素分（縦、横、斜めのいずれかの方向）だけ移動したリスク境界に接する画素を補正対象とする。図３５を用いて既に説明したように、明画素を背景とした暗画素の領域がフレーム毎に２画素以上ずつ移動するときに、このような尾引き現象は顕在化しない（または、視認されにくい）。そこで、映像処理回路３０がこのような１画素分だけ移動したリスク境界の隣接画素を補正対象とし、それ以外の画素を補正対象としない。
【００８２】
この実施形態では、判別部３１２４が、現フレーム検出部３１２１および前フレーム検出部３１２３による境界の検出結果から、１画素分だけ移動したリスク境界に接する画素のみについて「Ｙｅｓ」と判別し、前フレームから移動していないリスク境界、および、２画素以上移動したリスク境界に接する画素については、「Ｎｏ」と判別する。映像処理回路３０のその他の各部が実現する機能は、上述した第７実施形態と同じである。この構成により、図３５に示すように１フレームにつき１画素分だけ画像が移動する場合に、補正部３０６は、リバースチルトドメインを抑制するための補正を行い、それ以外の場合はその補正を行わない。
【００８３】
これにより、補正部３０６は、リバースチルトドメインがより発生しやすい箇所に更に絞り込んで補正することができる。これにより、映像信号の変更を更に抑えつつリバースチルトドメインの発生を効果的に抑えることができる。
なお、この実施形態の構成においても、上述した第７実施形態と同等の効果を奏する。また、１画素分だけ移動したリスク境界に基づいて補正対象の画素を決定する構成は、上述した第１〜第６実施形態の構成にも適用可能である。
【００８４】
＜変形例＞
（変形例１）
上述した各実施形態の映像処理回路３０では、１フレームを構成する４つのフィールドのうち、第１及び第２フィールド（または第３及び第４フィールド）で映像信号を補正していたが、それ以外のフィールドで映像信号を補正してもよい。例えば、図２８に示す例では、映像処理回路３０は、第１及び第３フィールドで映像信号を補正している。このようにすれば、同一位置にリスク境界が連続するのは最大でも１フィールド（およそ４．１６ミリ秒）であるから、上述した各実施形態と同様、リバースチルトドメインの抑制の効果を奏する。
【００８５】
また、上述した各実施形態の映像処理回路３０では、１フレームを構成する４つのフィールドのうち、２つのフィールドで映像信号を補正していたが、それ以外のフィールド数で映像信号を補正してもよい。例えば、図２９に示す例では、映像処理回路３０は、第１フィールドのみで映像信号を補正しているが、第２〜第４フィールドでは映像信号を補正していない。このようにすれば、映像信号の変化をより抑えることでき、画素の透過率の変化がユーザーに知覚されるのをより抑えることができる。また、第２〜第４フィールドのうちの１フィールドで映像信号を補正してもよい。
【００８６】
また、映像処理回路３０は、４つのフィールドのすべてで映像信号を補正してもよい。例えば、図３０に示す例では、映像処理回路３０は、第１，２フィールドでは第１実施形態のように映像信号を補正し、第３実施形態では、第３，４フィールドでは第６実施形態のように映像信号を補正している。また、第１〜７実施形態の補正処理を適宜組み合わせてもよく、要するに、映像処理回路３０は、１フレーム期間においてリスク境界が同一位置に継続して存在しないように映像信号を補正し、１フレームの全体で同一位置にリスク境界が存在しないようにすればよい。
【００８７】
（変形例２）
上述した実施形態では、液晶１０５にＶＡ方式を用いた例について説明した。そこで次に、液晶１０５にＴＮ方式とした例について説明する。
図３１（ａ）は、液晶パネル１００における２×２の画素を示す図であり、図３１（ｂ）は、図３１（ａ）におけるｐ−ｑ線を含む垂直面で破断したときの簡易断面図である。
これらの図に示すように、ＴＮ方式の液晶分子は、画素電極１１８とコモン電極１０８との電位差がゼロである状態において、チルト角がθaであって、チルト方位角がθb（＝４５度）で、初期配向しているものとする。ＴＮ方式は、ＶＡ方式とは反対に、基板水平方向に傾斜するので、ＴＮ方式のチルト角θaは、ＶＡ方式の値よりも大きい。
【００８８】
液晶１０５にＴＮ方式を用いた例では、高コントラスト比などが得られる等の理由により、電圧無印加時において液晶素子１２０が白状態となるノーマリーホワイトモードが用いられる場合が多い。
このため、液晶１０５にＴＮ方式を用いるとともに、ノーマリーホワイトモードとしたとき、液晶素子１２０の印加電圧と透過率との関係は、図４（ｂ）に示されるようなＶ−Ｔ特性で表され、印加電圧が高くなるにつれて透過率が減少する。ただし、階調範囲ａに属する画素と階調範囲ｂに属する画素とが隣接した場合にリスク境界が発生して、リンバースチルトドメインが発生するという点においては、ノーマリーブラックモードと変わりはない。
【００８９】
このようなＴＮ方式のノーマリーホワイトモードにおいて、図３２（ａ）に示すように、（ｎ−１）フレームにおいて２×２の４画素がすべて液晶分子の不安定な白画素の状態から、ｎフレームにおいて、右上の１画素だけが黒画素に変化するときを想定する。上述したようにノーマリーホワイトモードにおいて、画素電極１１８とコモン電極１０８との電位差は、ノーマリーブラックモードとは反対に白画素よりも黒画素で大きい。このため、白から黒に変化する右上の画素では、図３２（ｂ）のように、液晶分子が実線で示される状態から破線で示される状態に、電界方向に沿った方向（基板面の垂直方向）に起立しようとする。
しかしながら、白画素の画素電極１１８（Ｗt）と黒画素の画素電極１１８（Ｂk）との間隙で生じる電位差は、黒画素の画素電極１１８（Ｂk）とコモン電極１０８との間で生じる電位差と同程度である上に、画素電極同士の間隙が画素電極１１８とコモン電極１０８との間隙よりも狭い。よって、電界の強度で比較すると、画素電極１１８（Ｗt）と画素電極１１８（Ｂk）との間隙で生じる横電界は、画素電極１１８（Ｂk）とコモン電極１０８との間隙で生じる縦電界よりも強い。
右上の画素は、（ｎ−１）フレームにおいて液晶分子が不安定な状態の白画素であっため、液晶分子が縦電界の強度に応じて傾斜するまでに時間がかかる。一方、黒レベルの電圧が画素電極１１８（Ｂk）に印加されたことによる縦電界よりも、隣接する画素電極１１８（Ｗt）からの横電界の方が強いので、黒になろうとしている画素では、図３１（ｂ）に示すように、白画素に隣接する側の液晶分子Ｒvが、縦電界にしたがって傾斜しようとする他の液晶分子よりも時間的に先んじてリバースチルト状態となる。
先にリバースチルト状態となった液晶分子Ｒvは、縦電界にしたがって破線のように基板水平方向に起立しようとする他の液晶分子の動きに悪影響を与える。このため、黒に変化すべき画素においてリバースチルトが発生する領域は、図３２（ｃ）に示すように、黒に変化すべき画素と白画素との間隙にとどまらず、その間隙から黒に変化すべき画素を浸食する形で広範囲に拡がる。
したがって、図３２に示した内容から、黒に変化しようとする着目画素の周辺が白画素であった場合、当該着目画素に対して白画素が左下側、左側および下側で隣接するとき、当該着目画素では、リバースチルトが左辺および下辺に沿った内周領域にて発生することになる。
【００９０】
一方、図３３（ａ）に示すように、（ｎ−１）フレームにおいて２×２の４画素がすべて液晶分子の不安定な白画素の状態から、ｎフレームにおいて、左下の１画素だけが黒画素に変化するときを想定する。この変化においても、黒画素の画素電極１１８（Ｂk）と白画素の画素電極１１８（Ｗt）との間隙では、画素電極１１８（Ｂk）とコモン電極１０８との間隙の縦電界よりも強い横電界が発生する。この横電界によって、図３３（ｂ）に示すように、白画素において黒画素に隣接する側の液晶分子Ｒvは、縦電界にしたがって傾斜しようとする他の液晶分子よりも時間的に先んじて配向が変化して、リバースチルト状態となるが、白画素では縦電界の強度が（ｎ−１）フレームから変わらないので、他の液晶分子に影響をほとんど与えない。このため、白画素から変化しない画素においてリバースチルトが発生する領域は、図３３（ｃ）に示すように、図３２（ｃ）の例と比較して無視できる程度に狭い。
一方、２×２の４画素のうち、左下において白から黒に変化する画素では、液晶分子の初期配向方向が横電界の影響を受けにくい方向であるので、縦電界が加わっても、リバースチルト状態となる液晶分子がほとんど存在しない。このため、左下画素では、縦電界の強度が大きくなるにつれて、液晶分子が基板面の垂直方向に図２７（ｂ）において破線で示すように正しく起立する結果、目的である黒画素に変化するので、表示品位の劣化が発生しないことになる。
【００９１】
このため、ＴＮ方式においてチルト方位角θbが４５度であるノーマリーホワイトモードの場合、要件（１）をそのままに、
（２）ｎフレームにおいて、当該暗画素（印加電圧高）が、隣接する明画素（印加電圧低）に対して右上側、右側または上側に位置する場合に、
（３）ｎフレームにおいて当該暗画素に変化する画素は、１フレーム前の（ｎ−１）フレームでは、液晶分子が不安定な状態にあったとき
ｎフレームにおいて当該暗画素でリバースチルトが発生する、ということになる。
したがって、この発生状態を、（ｎ＋１）フレームを基準として考え直した場合、画像の動きによって、（ｎ＋１）フレームにおいて暗画素が上記位置関係を満たすことになっても、変化前のｎフレームにおいて、当該画素に接するリスク境界が１フレーム期間で同一位置に継続して存在しないように措置を施してやればよい、ということになる。
ノーマリーホワイトモードでは、ノーマリーブラックモードとは反対に、階調レベルが高い（明るい）ほど、液晶素子の印加電圧が低くなる点を考慮すれば、映像処理回路３０の構成を、次のように変更すればよいことになる。
すなわち、ｎフレームにおいて、映像処理回路３０におけるリスク境界を検出する第２検出部３０４２や、現フレーム検出部３１２１及び前フレーム検出部３１２３が、暗画素が下側に位置し明画素が上側に位置する部分と、暗画素が左側に位置し明画素が右側に位置する部分と、を抽出して、リスク境界として検出する構成であればよい。補正部３０６がこのリスク境界に基づいて映像信号を補正する画素については、上述の第１〜第８実施形態で説明したとおりである。
なお、この例では、ＴＮ方式においてチルト方位角θbを４５度とした例を説明したが、リバースチルトドメインの発生方向がＶＡ方式と逆になる点を考慮すれば、チルト方位角θbが４５度以外の角度である場合の措置、そのための構成についても、いままでの説明から容易に類推できるはずである。
【００９２】
このように画像パターンの動き方向として水平方向のみを想定すれば、垂直方向や斜め方向についても想定する構成と比較して、構成の簡易化を図ることが可能となる。
なお、ここではＶＡ方式であってチルト方位角θbを４５度とした場合を例にとって説明したが、ＶＡ方式であってチルト方位角θbを２２５度とした場合についても同様である。
【００９３】
（変形例３）
上述した実施形態において、ｒ＝２，ｓ＝２としていたが、これらの各値はあくまで一例である。よって、ｒ，ｓはそれぞれ「２」以上の整数であってもよいし、これらの値が相違していてもよい。
また、本発明の映像処理回路は、４倍速駆動に限られず、例えば２倍速や８倍速駆動などの倍速駆動を採用する液晶表示装置にも適用可能である。要するに、本発明は、ある映像信号に基づいて画像が表示される場合に、１フレーム期間においてリスク境界が存在する期間が短くなるように、１フレーム期間継続してリスク境界が同一位置に存在しないように、１フレームを構成する複数フィールドの少なくともいずれかにおいて明画素および暗画素の少なくとも一方の映像信号を補正するものであればよい。
また、補正部３０６は、暗画素を補正する場合には、液晶素子１２０への印加電圧として閾値Ｖth1以上を指定する映像信号に補正し、また、明画素を補正する場合には、液晶素子１２０への印加電圧として閾値Ｖth2以下を指定する映像信号に補正すれば、リバースチルトドメインを抑制するという効果を奏する。
【００９４】
（変形例４）
上述した各実施形態において、映像信号Ｖid-inは、画素の階調レベルを指定するものとしたが、液晶素子の印加電圧を直接的に指定するものとしてもよい。映像信号Ｖid-inが液晶素子の印加電圧を指定する場合、指定される印加電圧によって境界を判別して、電圧を補正する構成とすればよい。
また、各実施形態において、液晶素子１２０は、透過型に限られず、反射型であってもよい。
【００９５】
（変形例５）
次に、上述した実施形態に係る液晶表示装置を用いた電子機器の一例として、液晶パネル１００をライトバルブとして用いた投射型表示装置（プロジェクター）について説明する。図３４は、このプロジェクターの構成を示す平面図である。
この図に示すように、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００９６】
このプロジェクター２１００では、液晶パネル１００を含む液晶表示装置が、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応して３組設けられる。ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した液晶パネル１００と同様である。Ｒ色、Ｇ色、Ｂ色のそれぞれの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給されて、ライトバルブ１００Ｒ、１００Ｇおよび１００がそれぞれ駆動される構成となっている。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各原色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【００９７】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
【００９８】
電子機器としては、図３４を参照して説明したプロジェクターの他にも、テレビジョンや、ビューファインダー型・モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、上記液晶表示装置が適用可能なのは言うまでもない。
【符号の説明】
【００９９】
１…液晶表示装置、３０…映像処理回路、１００…液晶パネル、１００ａ…素子基板、１００ｂ…対向基板、１０５…液晶、１０８…コモン電極、１１８…画素電極、１２０…液晶素子、３０２…遅延回路、３０４…境界検出部、３０４１…第１境界検出部、３０４２…第２境界検出部、３０４３…判別部、３０６…補正部、３０８…Ｄ／Ａ変換器、３１２…境界検出部、３１２１…現フレーム検出部、３１２２…遅延回路、３１２３…前フレーム検出部、３１２４…判別部、２１００…プロジェクター。
【図１】
0005707973.tif 000002
【図２】
0005707973.tif 000003
【図３】
0005707973.tif 000004
【図４】
0005707973.tif 000005
【図５】
0005707973.tif 000006
【図６】
0005707973.tif 000007
【図７】
0005707973.tif 000008
【図８】
0005707973.tif 000009
【図９】
0005707973.tif 000010
【図１０】
0005707973.tif 000011
【図１１】
0005707973.tif 000012
【図１２】
0005707973.tif 000013
【図１３】
0005707973.tif 000014
【図１４】
0005707973.tif 000015
【図１５】
0005707973.tif 000016
【図１６】
0005707973.tif 000017
【図１７】
0005707973.tif 000018
【図１８】
0005707973.tif 000019
【図１９】
0005707973.tif 000020
【図２０】
0005707973.tif 000021
【図２１】
0005707973.tif 000022
【図２２】
0005707973.tif 000023
【図２３】
0005707973.tif 000024
【図２４】
0005707973.tif 000025
【図２５】
0005707973.tif 000026
【図２６】
0005707973.tif 000027
【図２７】
0005707973.tif 000028
【図２８】
0005707973.tif 000029
【図２９】
0005707973.tif 000030
【図３０】
0005707973.tif 000031
【図３１】
0005707973.tif 000032
【図３２】
0005707973.tif 000033
【図３３】
0005707973.tif 000034
【図３４】
0005707973.tif 000035
【図３５】
0005707973.tif 000036
【図３６】
0005707973.tif 000037