(57)【特許請求の範囲】
【請求項１】
FETによる初段アンプ、後段アンプを含むパワーアンプと、入力段に第１のモニター抵抗を接続したオートバイアス回路とを備えたパワーアンプ装置であって、
前記オートバイアス回路は前記初段アンプにだけオートバイアスを組み込むために、前記初段アンプ、後段アンプにそれぞれ、前記初段アンプのドレイン電流が一定になるようにセットされたゲート電圧がかかるように接続構成すると共に、主電源の電圧から前記初段アンプには前記第１のモニター抵抗を経由してドレイン電圧がかかり、かつ前記後段アンプには前記主電源の電圧から前記第１のモニター抵抗の高電位側を経由してドレイン電圧がかかるように接続構成し、
前記第１のモニター抵抗を可変抵抗とし、前記主電源と前記第１のモニター抵抗の高電位側との間に、第２のモニター抵抗とスイッチング回路の並列回路を接続したことを特徴とするパワーアンプ装置。
【請求項２】
前記第１、第２のモニター抵抗はそれぞれ、前記初段アンプのFETのドレイン電流値、パワーアンプトータルの電流値を検出するためのものであり、前記第２のモニター抵抗はセット完了後に前記スイッチング回路をオンにして前記オートバイアス回路から切り離しされることを特徴とする請求項１に記載のパワーアンプ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はバイアス回路を備えたパワーアンプ装置に関する。
【背景技術】
【０００２】
パワーアンプは、例えば送信装置について言えばその最終段に置かれ、装置全体の歪み特性を決めるために、パワーアンプのバイアスポイントは、もっとも歪み特性の良い動作点にセットすることが必要である。
【０００３】
図４はパワーアンプを構成するFETのVd-Id(ドレイン電圧−ドレイン電流）特性の一例を示す。パワーアンプは、出力レベルが上がり、線形領域から飽和領域に近づくにつれて小信号動作から大信号動作になってくると、出力波形がクリッピングし、歪み特性が劣化するので、飽和領域で振幅が大きく歪み特性がよいA級動作点にバイアスをセットすることが望ましい。
【０００４】
飽和領域で歪み特性が劣化しないパワーアンプのバイアス制御として、パワーアンプを構成するFETのゲート電圧を所望の電流値で固定する、ゲート電圧固定バイアス制御方式がある。ゲート電圧を固定してパワーアンプの電流値をA級動作点にセットした場合、飽和領域においてもA級動作点から変動させないので歪み劣化が少ない。
【０００５】
しかし、図５に示すように、FETのVg-Id（ゲート電圧−ドレイン電流）特性は温度によって変化するため、ゲート電圧Vgを固定すると低温や、高温になった場合、セット電流値が変動してしまう。これによりバイアスポイントが変わってしまうので動作点がA級動作点からずれてしまい、歪み特性が劣化してしまう。
【０００６】
また、図６に示すように、パワーアンプのドレイン−ソース間飽和電流Idssが範囲ΔIdss内（Idss1〜Idss2）、ピンチ・オフ電圧Vpが範囲ΔP内（Vp1〜Vp2）で個別のばらつきを持つ場合、範囲ΔIdssと範囲ΔVpの間でVg-Idカーブが変動するので、すべての個体を同じゲート電圧でA級動作点のバイアスポイントにセットすることは出来ない。
【０００７】
この様に、ゲート電圧固定バイアス制御方式は歪み特性がよいメリットはあるが、個体差、温度変化によってセット電流値が変わるというデメリットがある。
【０００８】
ゲート電圧固定バイアス制御方式の他に、パワーアンプのバイアス制御として任意の電流値に自動でバイアスをセットして、パワーアンプの電流値をセット値に一定に保つことが出来るオートバイアス制御方式がある。特許文献１には、オートバイアス回路を備えた通信装置に関する技術が記載されている。
【０００９】
図７にオートバイアス回路の一例を示す。
【００１０】
オートバイアス回路におけるオペアンプの出力電圧Voutは、送信装置等のパワーアンプを構成するFETのゲート電圧として使用する。
【００１１】
主電源からの主電圧Vd21のラインにモニター抵抗Rm2が接続され、その両端電圧の高電位側が抵抗R1を介してオペアンプ４０の反転入力端子に、低電位側が抵抗R2を介してオペアンプ４０の非反転入力端子にそれぞれ接続されている。反転入力端子とグランドの間には抵抗R3、非反転入力端子とグランドの間には抵抗R4がそれぞれ接続されている。オペアンプ４０の出力と反転入力端子の間には、抵抗R5と容量素子C1の並列回路が接続されている。
【００１２】
オペアンプ４０の出力電圧Voutはオペアンプ４０の反転入力端子への入力電圧Vin-、非反転入力端子への入力電圧Vin+の差分で算出されるので、モニター抵抗Rm2を流れるモニター電流Imが増加すると入力電圧Vin-とVin+の電圧ドロップが大きくなり、出力電圧Voutの絶対値が大きくなる。一方、モニター電流Imが減少すると出力電圧Voutも小さくなる。
【００１３】
このようにしてオートバイアス回路はモニター電流Imの増減に応じてオペアンプ４０の出力電圧Voutが変動し、セット電流値を一定に保つことが出来る。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開平１１−３３０９３４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかし、パワーアンプのバイアス回路として上記のようなオートバイアス回路を使用すると、セット電流値を一定にする制御を行っているので、図８の入力レベルPin−出力レベルPout及びドレイン電流値Id特性に示すように、飽和領域において電流が振れ込んだ時もセット電流値に戻そうとする制御がかかる。このときオートバイアス回路は振れ込んだ電流値を下げようとする動作をするので、ゲート電圧が深くかかり、セット電流値が下がることによりバイアスポイントからずれる。
【００１６】
このことからパワーアンプを歪み特性の良いA級動作点にバイアスポイントをセットしても、飽和領域では動作点がずれてしまうので、歪み特性が劣化してしまう。
【００１７】
この様にオートバイアス制御方式はFETの個体差、温度変化によらず電流値を一定に保つことが出来るメリットはあるが、飽和領域での歪み特性劣化のデメリットがある。
【００１８】
本発明は、ゲート電圧固定バイアス制御方式の歪み特性に優れている利点と、オートバイアス制御方式の個体差や温度変化によらずオペレーションのセット電流値を一定にすることが出来る利点を兼ね備えたパワーアンプ装置を提供しようとするものである。
【課題を解決するための手段】
【００１９】
本発明の態様によるパワーアンプ装置は、FETによる初段アンプ、後段アンプを含むパワーアンプと、入力段に第１のモニター抵抗を接続したオートバイアス回路とを備える。前記オートバイアス回路は前記初段アンプにだけオートバイアスを組み込むために、前記初段アンプ、後段アンプにそれぞれ、前記初段アンプのドレイン電流が一定になるようにセットされたゲート電圧がかかるように接続構成すると共に、主電源の電圧から前記初段アンプには前記第１のモニター抵抗を経由してドレイン電圧がかかり、かつ前記後段アンプには前記主電源の電圧から前記第１のモニター抵抗の高電位側を経由してドレイン電圧がかかるように接続構成した。更に前記第１のモニター抵抗を可変抵抗とし、前記主電源と前記第１のモニター抵抗の高電位側との間に、第２のモニター抵抗とスイッチング回路の並列回路を接続した。
【００２２】
なお、前記第１、第２のモニター抵抗はそれぞれ、前記初段アンプのFETのドレイン電流値、パワーアンプトータルの電流値を検出するためのものであり、前記第２のモニター抵抗はセット完了後に前記スイッチング回路をオンにして前記オートバイアス回路から切り離される。
【発明の効果】
【００２３】
本発明によれば、ゲート電圧固定バイアス制御方式による、歪み特性に優れている利点と、オートバイアス制御方式による、FETの個体差や温度変化によらずオペレーションのセット電流値を一定にすることが出来る利点を兼ね備えたパワーアンプ装置を提供することができ、パワーアンプの個体差、温度変化による電流値の変化を補正し、歪み特性の劣化のないバイアス回路によるパワーアンプ装置を提供することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１の実施形態による、オートバイアス回路を備えたパワーアンプ装置のブロック図である。
【図２】図１に示されたパワーアンプの入出力特性を説明するための図である。
【図３】本発明の第２の実施形態による、オートバイアス回路を備えたパワーアンプ装置のブロック図である。
【図４】パワーアンプを構成するFETのドレイン電圧（Vd）−ドレイン電流（Id）特性を説明するための図である。
【図５】パワーアンプを構成するFETのゲート電圧（Vg）−ドレイン電流（Id）特性の温度特性について説明するための図である。
【図６】パワーアンプを構成するFETのドレイン−ソース間飽和電流Idss、ピンチ・オフ電圧Vpのばらつきによるゲート電圧（Vg）−ドレイン電流（Id）特性の変動について説明するための図である。
【図７】一般的なオートバイアス回路を示すブロック図である。
【図８】一般的なパワーアンプにおける、入力レベルPinに対する出力レベルPout及びドレイン電流値Idの関係を示した特性図である。
【発明を実施するための形態】
【００２５】
［第１の実施形態］
（構成）
図１は、本発明の第１の実施形態による、オートバイアス回路を備えたパワーアンプ装置のブロック図である。パワーアンプ装置は、パワーアンプ１０とオートバイアス回路２０を備える。パワーアンプ１０は多段アンプ構成を有するが、ここでは説明を簡単にするために、パワーアンプ１０が初段アンプ１１と後段アンプ１２を含み、無線周波数信号入力RFinを増幅して出力RFoutを出力する例について説明する。初段アンプ１１、後段アンプ１２はそれぞれFETを含んで構成されるが、構成自体は良く知られているので、ここでは、詳しい説明は省略する。オートバイアス回路２０は、初段アンプ１１と後段アンプ１２のそれぞれにゲート電圧Vgを印加する。すなわち、オートバイアス回路２０の出力は初段アンプ１１を構成するFETのドレイン電流Id1が一定になるようにセットされたゲート電圧Vgがかかるように初段アンプ１１、後段アンプ１２にそれぞれ接続されている。
【００２６】
主電源からの電圧Vdのラインにモニター抵抗（第１のモニター抵抗）Rm1が挿入、接続され、その両端がオートバイアス回路２０の入力側に接続されている。オートバイアス回路２０はパワーアンプ１０の初段アンプ１１にだけオートバイアスを組み込み、初段アンプ１１、後段アンプ１２にはドレイン電流値Id1が一定になるようにセットされたゲート電圧Vgがかかるように接続している。また、電圧Vdの主電源から、オートバイアス回路２０にかかる初段アンプ１１のドレイン電圧Vd1と、モニター抵抗Rm1の高電位側を経由した、後段アンプ１２のドレイン電圧Vd2がパワーアンプ１０にかかるように接続している。これにより、モニター抵抗Rm1の高電位側から後段アンプ１２へドレイン電圧Vd2が印加され、モニター抵抗Rm1の低電位側から初段アンプ１１へドレイン電圧Vd1が印加される。つまり、初段アンプ１１にはオートバイアス回路２０にフィードがかかるように初段のドレイン電圧Vd1を接続している。
【００２７】
モニター抵抗Rm1により検出する電流は初段アンプ１１のドレイン電流Id1なので、オートバイアス回路２０のモニター抵抗Rm1に、所望のオペレーション電流値の初段アンプ１１のドレイン電流Id1が一定に流れるようにする。
【００２８】
パワーアンプ１０は、同一チップ内のFETであればドレイン−ソース間飽和電流値IdssはFETのゲート幅Wgに比例し、またピンチ・オフ電圧Vpはゲート幅によらず一定と考えられるので、パワーアンプの電流値はゲート幅によって決まる。
【００２９】
ここで、パワーアンプ１０における初段アンプ１１のFETのゲート幅Wg1、後段アンプ１２のFETのゲート幅Wg2、初段アンプ１１のドレイン電流値Id1、後段アンプ１２のドレイン電流値Id2とする。この場合、ドレイン電流値はゲート幅に比例するので、パワーアンプ１０のトータル電流値Itotal = Id1+Id2とすると、初段アンプ１１のドレイン電流値はId1 = [Wg1/(Wg1+Wg2)]*Itotalから計算することができ、同様にして後段アンプ１２のドレイン電流値Id2も計算することが出来る。
【００３０】
（動作）
多段アンプからなるパワーアンプの場合について考え、パワーアンプ１０の初段アンプ１１にだけオートバイアスを組み込むバイアス回路を設計する。
【００３１】
初段アンプ１１のドレイン電圧Vd1と後段アンプ１２のドレイン電圧Vd2のバイアス回路を切り分けて接続する。
【００３２】
パワーアンプ１０は初段アンプ１１の歪みの寄与を少なくするために、初段アンプ１１より後段アンプ１２の方が早く飽和領域に達し電流変化量も大きいので、図２に示すように出力レベルPoutが上がりパワーアンプ１０が飽和領域に達して同じICチップ内で後段アンプ１２の電流が振れ込んでも、初段アンプ１１のドレイン電流Id1は線形領域であるので電流変化量が少ない。
【００３３】
よって初段アンプ１１にだけオートバイアス回路を組み込んでドレイン電流値を一定にしても、飽和領域においてA級動作点にセットしたバイアスポイントのずれが少ない。
【００３４】
温度変化によりパワーアンプ１０のドレイン電流がセット電流値に対してずれが生じはじめても、オートバイアス回路２０によりドレイン電流値Id1が一定に保たれる。
【００３５】
パワーアンプ１０の初段アンプ１１のFETのゲート幅Wg1、後段アンプ１２のFETのゲート幅Wg2は同一チップ内であれば製造プロセスの差異によるピンチ・オフ電圧Vpのばらつきは同じ特性であると考えられるので、初段アンプ１１のドレイン電流値Id1と後段アンプ１２のドレイン電流値Id2はそれぞれのゲート幅に比例する。
【００３６】
よって温度によらずドレイン電流値Id1を一定に保ち、このときのゲート電圧Vgを後段アンプ１２にかけることで、ドレイン電流値Id2の温度による変化を抑えることができる。
【００３７】
（実施形態の効果）
上記実施形態によるパワーアンプ装置を用いれば、ゲート電圧固定バイアスとオートバイアス回路のメリットを生かすことが可能で、パワーアンプの歪み特性を劣化させることなく、かつ温度特性、個体差によらずセット電流値を一定にすることが出来る。
【００３８】
［第２の実施形態］
図３は、本発明の第２の実施形態として、可変抵抗を用いたオートバイアス回路を備えたパワーアンプ装置のブロック図である。
【００３９】
オートバイアス回路２０の入力段よりも前（高電位側）にパワーアンプトータルの電流Itotalを検出できるようにモニター抵抗（第２のモニター抵抗）Rm3を設置している。
【００４０】
初段アンプ１１のドレイン電流値Id3と後段アンプ１２のドレイン電流値Id4はそれぞれのFETのゲート幅Wg1、Wg2に比例するので、オートバイアス回路２０の入力段に接続したモニター抵抗を可変抵抗Rvにして、この抵抗値を変化させることでその両端の電位差を変えてパワーアンプトータルの電流Itotalを所望のセット電流値に合わせ、このときの初段アンプ１１のドレイン電流値Id3を一定にする。第１の実施形態でItotal,Id1の数式を用いて説明したように、パワーアンプトータルの電流Itotalを所望のセット電流値に合わせ、ドレイン電流値Id3を一定にセットするとドレイン電流値Id4が一義的に決まるので、後段アンプ１２のドレイン電流値Id4も温度によらず一定にすることができる。
【００４１】
セット完了後は飽和時に電圧ドロップが生じないように、モニター抵抗Rm3に並列に接続したスイッチング回路ＳＷをオンとすることにより、モニター抵抗Rm3をオートバイアス回路２０から切り離す。
【００４２】
セット電流値に対して初段アンプと後段アンプのゲート幅に正比例するものとしてドレイン電流値を算出してオートバイアスを設計すると、同一チップ内のFETであれば製造プロセスの差異によるピンチ・オフ電圧Vpのばらつきは同じ特性であると考えられるが、チップ箇所により初段アンプと後段アンプでピンチ・オフ電圧Vpが異なった場合、セット電流値とずれてしまう。また、後段になるほどゲート幅が広がり、ゲート幅から算出したセット電流値とのずれが大きくなる。
【００４３】
回路構成は複雑になるが、本実施形態の方法でバイアスセットを行えば、パワーアンプトータルの電流値を検出しながらセット電流値にバイアスを合わせるので、ピンチ・オフ電圧Vpが初段アンプと後段アンプで差異があった場合に、セット電流値とのずれを少なく出来る効果が得られる。
【符号の説明】
【００４４】
１０    パワーアンプ
１１    初段アンプ
１２    後段アンプ
２０    オートバイアス回路
ＳＷ    スイッチング回路
４０    オペアンプ
【図１】
0005804247.tif 000002
【図２】
0005804247.tif 000003
【図３】
0005804247.tif 000004
【図４】
0005804247.tif 000005
【図５】
0005804247.tif 000006
【図６】
0005804247.tif 000007
【図７】
0005804247.tif 000008
【図８】
0005804247.tif 000009