(57)【特許請求の範囲】
【請求項１】
複数の画素が行列状に配列される画素領域を含む表示装置において、
前記画素領域の一側及び前記一側に対向する他側に設けられる複数の主電源線；
前記画素領域の一側に設けられた第１主電源線に接続して、前記画素領域に延長される複数の第１副電源線；及び
前記画素領域の他側に設けられる第２主電源線に接続して、前記画素領域に延長される複数の第２副電源線を含み、
前記複数の第１副電源線及び前記複数の第２副電源線は互いに異なる画素列に沿って延長され、一つの画素列に含まれる複数の画素は隣接した第１副電源線及び隣接した第２副電源線に交互に接続され、
前記第１副電源線は前記第２主電源線に接続せず、前記第２副電源線は前記第１主電源線に接続しない
ことを特徴とする表示装置。
【請求項２】
前記複数の画素は、
複数の赤色画素；
複数の緑色画素；及び
複数の青色画素を含み、
前記複数の画素は、前記画素領域において、前記複数の赤色画素、前記複数の緑色画素、及び前記複数の青色画素が一列ずつ反復される行列状に配列される請求項１に記載の表示装置。
【請求項３】
前記第１主電源線は、前記複数の赤色画素に電源を供給する赤色ライン、前記複数の緑色画素に電源を供給する緑色ライン、及び前記複数の青色画素に電源を供給する青色ラインのうちのいずれか一つである請求項２に記載の表示装置。
【請求項４】
前記複数の第１副電源線は、前記赤色ライン、前記緑色ライン、及び前記青色ラインのうちのいずれか一つに接続する複数の副電源線を含む請求項３に記載の表示装置。
【請求項５】
前記赤色ラインに接続する複数の副電源線を互いに接続させる複数の第１メッシュ電源線；
前記緑色ラインに接続する複数の副電源線を互いに接続させる複数の第２メッシュ電源線；及び
前記青色ラインに接続する複数の副電源線を互いに接続させる複数の第３メッシュ電源線をさらに含む請求項４に記載の表示装置。
【請求項６】
前記複数の第１メッシュ電源線、前記複数の第２メッシュ電源線、及び前記複数の第３メッシュ電源線は、前記複数の画素を前記複数の第１副電源線または前記複数の第２副電源線に接続させる配線を避けて設けられる請求項５に記載の表示装置。
【請求項７】
前記第２主電源線は、前記複数の赤色画素に電源を供給する赤色ライン、前記複数の緑色画素に電源を供給する緑色ライン、及び前記複数の青色画素に電源を供給する青色ラインのうちのいずれか一つである請求項２に記載の表示装置。
【請求項８】
前記複数の第２副電源線は、前記赤色ライン、前記緑色ライン、及び前記青色ラインのうちのいずれか一つに接続する複数の副電源線を含む請求項７に記載の表示装置。
【請求項９】
前記赤色ラインに接続する複数の副電源線を互いに接続させる複数の第１メッシュ電源線；
前記緑色ラインに接続する複数の副電源線を互いに接続させる複数の第２メッシュ電源線；及び
前記青色ラインに接続する複数の副電源線を互いに接続させる複数の第３メッシュ電源線をさらに含む請求項８に記載の表示装置。
【請求項１０】
前記複数の第１メッシュ電源線、前記複数の第２メッシュ電源線、及び前記複数の第３メッシュ電源線は、前記複数の画素を前記複数の第１副電源線または前記複数の第２副電源線に接続させる配線を避けて設けられる請求項９に記載の表示装置。
【請求項１１】
行列状に配列される複数の画素を含む表示部；及び
映像データ信号の階調によりデータ電圧の入力時間または入力回数を調節して、前記データ電圧を前記表示部に伝達するデータ駆動部を含み、
前記複数の画素のうちの一つの画素列に含まれる複数の画素は、画素領域の一側に設けられる第１主電源線に接続して、前記一つの画素列に沿って延長される第１副電源線、及び前記画素領域の他側に設けられる第２主電源線に接続して、前記一つの画素列に隣接した画素列に沿って延長される第２副電源線に交互に接続され、
前記第１副電源線は前記第２主電源線に接続せず、前記第２副電源線は前記第１主電源線に接続しない
ことを特徴とする表示装置。
【請求項１２】
前記第１副電源線及び前記第２副電源線は、複数個備えて、互いに異なる画素列に沿って延長される請求項１１に記載の表示装置。
【請求項１３】
前記複数の第１副電源線及び前記複数の第２副電源線それぞれはメッシュ電源線によって接続する請求項１２に記載の表示装置。
【請求項１４】
前記メッシュ電源線は、前記複数の画素を前記複数の第１副電源線または前記複数の第２副電源線に接続させる配線を避けて、前記複数の第１副電源線及び前記複数の第２副電源線それぞれを互いに接続させる請求項１３に記載の表示装置。
【請求項１５】
前記複数の画素は、
複数の赤色画素；
複数の緑色画素；及び
複数の青色画素を含み、
前記一つの画素列は、前記複数の赤色画素、前記複数の緑色画素、及び前記複数の青色画素のうちのいずれか一つの画素列である請求項１１に記載の表示装置。
【請求項１６】
前記第１主電源線は、前記複数の赤色画素に電源を供給する赤色ライン、前記複数の緑色画素に電源を供給する緑色ライン、及び前記複数の青色画素に電源を供給する青色ラインのうちのいずれか一つである請求項１５に記載の表示装置。
【請求項１７】
前記第１副電源線は、前記赤色ラインに接続する赤色副電源線、前記緑色ラインに接続する緑色副電源線、及び前記青色ラインに接続する青色副電源線のうちのいずれか一つである請求項１６に記載の表示装置。
【請求項１８】
前記第２主電源線は、前記複数の赤色画素に電源を供給する赤色ライン、前記複数の緑色画素に電源を供給する緑色ライン、及び前記複数の青色画素に電源を供給する青色ラインのうちのいずれか一つである請求項１５に記載の表示装置。
【請求項１９】
前記第２副電源線は、前記赤色ラインに接続する赤色副電源線、前記緑色ラインに接続する緑色副電源線、及び前記青色ラインに接続する青色副電源線のうちのいずれか一つである請求項１８に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、より詳しくは、電源線の電圧降下によるクロストーク（ｃｒｏｓｓ-ｔａｌｋ）の発生を低減できる表示装置に関する。
【背景技術】
【０００２】
最近、陰極線管（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）の短所である重量と体積を減らせる各種平板表示装置が開発されている。平板表示装置としては、液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）、電界放出表示装置（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）、プラズマ表示パネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、及び有機発光表示装置（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｓｐｌａｙ）などがある。
【０００３】
平板表示装置は、マトリックス状に配列された複数の画素で構成された表示パネルを含む。表示パネルは、行方向に形成された複数の走査線及び列方向に形成された複数のデータ線を含み、複数の走査線及び複数のデータ線は交差しながら配列される。複数の画素それぞれは、対応する走査線及びデータ線から伝達される走査信号及びデータ信号によって駆動される。
【０００４】
平板表示装置は、画素の駆動方式によって、パッシブ（Ｐａｓｓｉｖｅ）マトリックス型発光表示装置と、アクティブ（Ａｃｔｉｖｅ）マトリックス型発光表示装置に区分される。このうち、解像度、コントラスト、動作速度の観点で単位画素ごとに選択して点灯するアクティブマトリックス型が主流となっている。
【０００５】
アクティブマトリックス型発光表示装置は、一般に、アナログ駆動方式やデジタル駆動方式を採用している。アナログ駆動方式は、パネルの大面積及び高解像度によって駆動ＩＣ（ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）製作に困難が増大する反面、デジタル駆動方式は、簡単なＩＣ構造で高解像度への対応が比較的に円滑である。また、デジタル駆動方式は、駆動ＴＦＴ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）のオン−オフの状態を利用する駆動方式の特性によって、パネル内のＴＦＴ特性偏差に起因した画質低下現象にほとんど影響を受けないため、大型パネルを実現することに適合する。しかし、デジタル駆動方式の場合、電源線で発生する電圧降下（ＩＲ-ｄｒｏｐ）によってクロストークが発生し得る。特に、パネルが大型化することによって電源線の電圧降下によるクロストークの発生が増加し得る。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は上記問題点に鑑みてなされたものであって、本発明の目的は、電源線による開口率の減少を最小化し、電源線の電圧降下によるクロストークの発生を低減できる表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一実施形態に係る複数の画素が行列状に配列される画素領域を含む表示装置は、前記画素領域の一側及び前記一側に対向する他側に設けられる複数の主電源線、前記画素領域の一側に設けられた第１主電源線に接続して、前記画素領域に延長される複数の第１副電源線、及び前記画素領域の他側に設けられる第２主電源線に接続して、前記画素領域に延長される複数の第２副電源線を含み、前記複数の第１副電源線及び前記複数の第２副電源線は互いに異なる画素列に沿って延長され、一つの画素列に含まれる複数の画素は隣接した第１副電源線及び隣接した第２副電源線に交互に接続される。
【０００８】
前記複数の画素は、複数の赤色画素、複数の緑色画素、及び複数の青色画素を含み、前記複数の画素は、前記画素領域において、前記複数の赤色画素、前記複数の緑色画素、及び前記複数の青色画素が一列ずつ反復される行列状に配列することができる。
【０００９】
前記第１主電源線は、前記複数の赤色画素に電源を供給する赤色ライン、前記複数の緑色画素に電源を供給する緑色ライン、及び前記複数の青色画素に電源を供給する青色ラインのうちのいずれか一つとすることができる。
前記複数の第１副電源線は、前記赤色ライン、前記緑色ライン、及び前記青色ラインのうちのいずれか一つに接続する複数の副電源線を含むことができる。
【００１０】
前記赤色ラインに接続する複数の副電源線を互いに接続させる複数の第１メッシュ電源線、前記緑色ラインに接続する複数の副電源線を互いに接続させる複数の第２メッシュ電源線、及び前記青色ラインに接続する複数の副電源線を互いに接続させる複数の第３メッシュ電源線をさらに含むことができる。
前記複数の第１メッシュ電源線、前記複数の第２メッシュ電源線、及び前記複数の第３メッシュ電源線は、前記複数の画素を前記複数の第１副電源線または前記複数の第２副電源線に接続させる配線を避けて設けることができる。
【００１１】
前記第２主電源線は、前記複数の赤色画素に電源を供給する赤色ライン、前記複数の緑色画素に電源を供給する緑色ライン、及び前記複数の青色画素に電源を供給する青色ラインのうちのいずれか一つとすることができる。
前記複数の第２副電源線は、前記赤色ライン、前記緑色ライン、及び前記青色ラインのうちのいずれか一つに接続する複数の副電源線を含むことができる。
【００１２】
前記赤色ラインに接続する複数の副電源線を互いに接続させる複数の第１メッシュ電源線、前記緑色ラインに接続する複数の副電源線を互いに接続させる複数の第２メッシュ電源線、及び前記青色ラインに接続する複数の副電源線を互いに接続させる複数の第３メッシュ電源線をさらに含むことができる。
前記複数の第１メッシュ電源線、前記複数の第２メッシュ電源線、及び前記複数の第３メッシュ電源線は、前記複数の画素を前記複数の第１副電源線または前記複数の第２副電源線に接続させる配線を避けて設けることができる。
【００１３】
本発明の他の実施形態に係る表示装置は、行列状に配列される複数の画素を含む表示部、及び映像データ信号の階調によりデータ電圧の入力時間または入力回数を調節して、前記データ電圧を前記表示部に伝達するデータ駆動部を含み、前記複数の画素のうちの一つの画素列に含まれる複数の画素は、画素領域の一側に設けられる第１主電源線に接続して、前記一つの画素列に沿って延長される第１副電源線、及び前記画素領域の他側に設けられる第２主電源線に接続して、前記一つの画素列に隣接した画素列に沿って延長される第２副電源線に交互に接続される。
【００１４】
前記第１副電源線及び前記第２副電源線は複数個備えて、互いに異なる画素列に沿って延長することができる。
前記複数の第１副電源線及び前記複数の第２副電源線それぞれは、メッシュ電源線によって接続することができる。
【００１５】
前記メッシュ電源線は、前記複数の画素を前記複数の第１副電源線または前記複数の第２副電源線に接続させる配線を避けて、前記複数の第１副電源線及び前記複数の第２副電源線それぞれを互いに接続させることができる。
前記複数の画素は、複数の赤色画素、複数の緑色画素、及び複数の青色画素を含み、前記一つの画素列は、前記複数の赤色画素、前記複数の緑色画素、及び前記複数の青色画素のうちのいずれか一つの画素列とすることできる。
【００１６】
前記第１主電源線は、前記複数の赤色画素に電源を供給する赤色ライン、前記複数の緑色画素に電源を供給する緑色ライン、及び前記複数の青色画素に電源を供給する青色ラインのうちのいずれか一つとすることができる。
前記第１副電源線は、前記赤色ラインに接続する赤色副電源線、前記緑色ラインに接続する緑色副電源線、及び前記青色ラインに接続する青色副電源線のうちのいずれか一つとすることができる。
【００１７】
前記第２主電源線は、前記複数の赤色画素に電源を供給する赤色ライン、前記複数の緑色画素に電源を供給する緑色ライン、及び前記複数の青色画素に電源を供給する青色ラインのうちのいずれか一つとすることができる。
前記第２副電源線は、前記赤色ラインに接続する赤色副電源線、前記緑色ラインに接続する緑色副電源線、及び前記青色ラインに接続する青色副電源線のうちのいずれか一つとすることができる。
【発明の効果】
【００１８】
複数の画素に電源を供給する電源線による開口率の減少を最小化し、電源線の電圧降下によるクロストークの発生を低減することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態に係る表示装置を示すブロック図である。
【図２】画素の一例を示す回路図である。
【図３】デジタル駆動方式で駆動する表示装置の電源線の配線構造の一例を示す。
【図４】本発明の一実施形態に係るデジタル駆動方式で駆動する表示装置の電源線の配線構造を示す。
【発明を実施するための形態】
【００２０】
以下、添付した図面を参照して、本発明の実施形態について本発明が属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。本発明は種々の異なる形態に実現でき、ここで説明する実施形態に限られない。
また、種々の実施形態において、同一の構成を有する構成要素に対しては同一の符号を付けて、代表的に第１実施形態で説明し、その他の実施形態では第１実施形態とは異なる構成についてのみ説明する。
【００２１】
本発明を明確に説明するために説明上不必要な部分は省略し、明細書の全体にわたって同一または類似する構成要素に対しては同一の参照符号を付ける。
明細書の全体において、ある部分が他の部分と「接続」されているという時、これは「直接的に接続」されている場合だけでなく、その中間に他の素子を介在して「電気的に接続」されている場合も含む。また、ある部分がある構成要素を「含む」という時、これは特に反対になる記載がない限り、他の構成要素を除くことではなく、他の構成要素をさらに含むことができるのを意味する。
【００２２】
図１は、本発明の一実施形態に係る表示装置を示すブロック図である。
図１を参照すると、表示装置は、信号制御部１００、走査駆動部２００、データ駆動部３００、電源供給部４００、及び表示部５００を含む。
【００２３】
信号制御部１００は、外部装置から入力される映像信号（Ｒ、Ｇ、Ｂ）、及びその表示を制御する入力制御信号を受信する。映像信号（Ｒ、Ｇ、Ｂ）は各画素（ＰＸ）の輝度（ｌｕｍｉｎａｎｃｅ）情報を含んでおり、輝度は定められた数、例えば、１０２４（＝２１０、２５６（＝２８）または６４（＝２６）個の階調（ｇｒａｙ）を有している。入力制御信号の例としては、垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）、メインクロック（ＭＣＬＫ）、データイネーブル信号（ＤＥ）などがある。
【００２４】
信号制御部１００は、入力映像信号（Ｒ、Ｇ、Ｂ）と入力制御信号に基づいて、入力映像信号（Ｒ、Ｇ、Ｂ）を表示部５００及びデータ駆動部３００の動作条件に合うように適切に処理し、走査制御信号（ＣＯＮＴ１）、データ制御信号（ＣＯＮＴ２）、及び映像データ信号（ＤＡＴ）を生成する。信号制御部１００は、走査制御信号（ＣＯＮＴ１）を走査駆動部２００に伝達する。信号制御部１００は、データ制御信号（ＣＯＮＴ２）及び映像データ信号（ＤＡＴ）をデータ駆動部３００に伝達する。
【００２５】
表示部５００は、複数の走査線（Ｓ１〜Ｓｎ）、複数のデータ線（Ｄ１〜Ｄｍ）、及び複数の信号線（Ｓ１〜Ｓｎ、Ｄ１〜Ｄｍ）に接続して、ほぼ行列状に配列される複数の画素（ＰＸ）を含む。複数の走査線（Ｓ１〜Ｓｎ）は、ほぼ行方向に延長されて、互いにほぼ平行し、複数のデータ線（Ｄ１〜Ｄｍ）は、略列方向に延長されて、互いにほぼ平行する。
【００２６】
走査駆動部２００は、複数の走査線（Ｓ１〜Ｓｎ）に接続し、走査制御信号（ＣＯＮＴ１）によってスイッチングトランジスタ（図２のＭ１参照）をターンオン（ｔｕｒｎ  ｏｎ）させるゲートオン電圧（Ｖｏｎ）と、ターンオフ（ｔｕｒｎ  ｏｆｆ）させるゲートオフ電圧（Ｖｏｆｆ）との組み合わせからなる走査信号を複数の走査線（Ｓ１〜Ｓｎ）に印加する。
【００２７】
データ駆動部３００は、複数のデータ線（Ｄ１〜Ｄｍ）に接続し、映像データ信号（ＤＡＴ）の階調によってデータ電圧の入力時間または入力回数を調節して、データ電圧を表示部５００に伝達する。データ駆動部３００は、データ制御信号（ＣＯＮＴ２）によってデータ電圧を複数のデータ線（Ｄ１〜Ｄｍ）に印加する。
電源供給部４００は、表示部５００に含まれる複数の画素（ＰＸ）に第１電源電圧（ＥＬＶＤＤ）及び第２電源電圧（ＥＬＶＳＳ）を供給する。
【００２８】
上述した駆動装置（１００、２００、３００、４００）のそれぞれは、少なくとも一つの集積回路チップの形態に表示部５００の上に直接装着されてもよく、フレキシブル印刷回路膜（ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｆｉｌｍ）の上に装着されてもよく、ＴＣＰ（ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃｋａｇｅ）の形態に表示部５００に付着してもよく、別途の印刷回路基板（ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｂｏａｒｄ）の上に装着されてもよく、または信号線（Ｓ１〜Ｓｎ、Ｄ１〜Ｄｍ）と共に表示部５００に集積されてもよい。
【００２９】
本発明による表示装置は、映像データ信号（ＤＡＴ）の階調によって、画素（ＰＸ）に入力されるデータ電圧の入力時間または入力回数を調節するデジタル駆動方式で動作できる。
【００３０】
図２は、画素の一例を示す回路図である。
図２を参照すると、有機発光表示装置の画素（ＰＸ）は、有機発光ダイオード（ＯＬＥＤ）及び有機発光ダイオード（ＯＬＥＤ）を制御するための画素回路１０を含む。画素回路１０は、スイッチングトランジスタ（Ｍ１）、駆動トランジスタ（Ｍ２）、及び維持キャパシタ（Ｃｓｔ）を含む。
【００３１】
スイッチングトランジスタ（Ｍ１）は、走査線（Ｓｉ）に接続するゲート電極、データ線（Ｄｊ）に接続する一端、及び駆動トランジスタ（Ｍ２）のゲート電極に接続する他端を含む。
駆動トランジスタ（Ｍ２）は、スイッチングトランジスタ（Ｍ１）の他端に接続するゲート電極、ＥＬＶＤＤ電源に接続する一端、及び有機発光ダイオード（ＯＬＥＤ）のアノード電極に接続する他端を含む。
【００３２】
維持キャパシタ（Ｃｓｔ）は、駆動トランジスタ（Ｍ２）のゲート電極に接続する一端、及びＥＬＶＤＤ電源に接続する他端を含む。維持キャパシタ（Ｃｓｔ）は、駆動トランジスタ（Ｍ２）のゲート電極に印加されるデータ電圧を充電し、スイッチングトランジスタ（Ｍ１）がターンオフされた後にもこれを維持する。
【００３３】
有機発光ダイオード（ＯＬＥＤ）は、駆動トランジスタ（Ｍ２）の他端に接続するアノード電極、及びＥＬＶＳＳ電源に接続するカソード電極を含む。有機発光ダイオード（ＯＬＥＤ）は、基本色（ｐｒｉｍａｒｙ  ｃｏｌｏｒ）のうちの一つの光を発光できる。基本色の例としては赤色、緑色、青色の三原色が挙げられ、これら三原色の空間的な合計または時間的な合計により所望の色を表示する。
【００３４】
スイッチングトランジスタ（Ｍ１）及び駆動トランジスタ（Ｍ２）は、ｐ−チャネル電界効果トランジスタとすることができる。この時、スイッチングトランジスタ（Ｍ１）及び駆動トランジスタ（Ｍ２）をターンオンさせるゲートオン電圧は論理ローレベル電圧であり、ターンオフさせるゲートオフ電圧は論理ハイレベル電圧である。
【００３５】
ここでは、ｐ−チャネル電界効果トランジスタを示したが、スイッチングトランジスタ（Ｍ１）及び駆動トランジスタ（Ｍ２）のうちの少なくともいずれか一つは、ｎ−チャネル電界効果トランジスタとすることができ、この時、ｎ−チャネル電界効果トランジスタをターンオンさせるゲートオン電圧は論理ハイレベル電圧であり、ターンオフさせるゲートオフ電圧は論理ローレベル電圧である。
【００３６】
以下、図１及び２を参照して、本発明に係る表示装置がデジタル駆動方式で動作する方法の一例について説明する。
走査駆動部２００は、走査制御信号（ＣＯＮＴ１）によって走査線（Ｓｉ）にゲートオン電圧（Ｖｏｎ）を印加して、スイッチングトランジスタ（Ｍ１）をターンオンさせる。この時、データ駆動部３００は、有機発光ダイオード（ＯＬＥＤ）のブラック表示電圧に該当する論理ハイレベルの電圧をデータ線（Ｄｊ）に印加する。駆動トランジスタ（Ｍ２）はターンオフされ、有機発光ダイオード（ＯＬＥＤ）は以前に入力された映像データを削除してブラックを表示する。
【００３７】
次に、走査駆動部２００は、走査制御信号（ＣＯＮＴ１）によって走査線（Ｓｉ）にゲートオン電圧（Ｖｏｎ）を１水平周期または定められた周期の間に印加して、スイッチングトランジスタ（Ｍ１）をターンオンさせる。１水平周期は、１Ｈとも記し、水平同期信号（Ｈｓｙｎｃ）及びデータイネーブル信号（ＤＥ）の一周期と同一である。この時、データ駆動部３００は、データ制御信号（ＣＯＮＴ２）によって論理ローレベルのデータ電圧をデータ線（Ｄｊ）に印加する。維持キャパシタ（Ｃｓｔ）は、データ電圧によって充電され、駆動トランジスタ（Ｍ２）はターンオンされる。ターンオンされた駆動トランジスタ（Ｍ２）を通じてＥＬＶＤＤ電源電圧が有機発光ダイオード（ＯＬＥＤ）のアノード電極に１回伝達される。
【００３８】
有機発光ダイオード（ＯＬＥＤ）のアノード電極にＥＬＶＤＤ電源電圧が印加される過程は、１フレーム内に映像データ信号（ＤＡＴ）の階調によって反復される。例えば、有機発光ダイオード（ＯＬＥＤ）のアノード電極にＥＬＶＤＤ電源電圧が印加される回数が増加すれば、有機発光ダイオード（ＯＬＥＤ）における発光量が大きくなり、高い階調の映像データ信号（ＤＡＴ）が表現できる。即ち、表示装置は、有機発光ダイオード（ＯＬＥＤ）を発光させるＥＬＶＤＤ電源電圧を映像データ信号（ＤＡＴ）の階調に対応する回数ほど入力させて、映像データ信号（ＤＡＴ）の階調を表現する。
【００３９】
上述したデジタル駆動方式は、多様なデジタル駆動方式のうちの一例であり、本発明を制限しない。また、画素の構造も多様に構成でき、画素の構造によってデジタル駆動方式も変更可能である。
【００４０】
このように、デジタル駆動方式においては、有機発光ダイオード（ＯＬＥＤ）のアノード電極に所定レベルのＥＬＶＤＤ電源電圧を伝達する回数または時間によって映像データ信号（ＤＡＴ）の階調が表現されるが、有機発光ダイオード（ＯＬＥＤ）のアノード電極に伝達されるＥＬＶＤＤ電源電圧のレベルが一定でなければ、クロストークのような画質不良が発生し得る。表示装置のパネルが大型化されると、電源供給部４００から画素にＥＬＶＤＤ電源電圧を伝達する電源線の長さが長くなり、そのために電源線による電圧降下が発生して、複数の画素に一定のレベルのＥＬＶＤＤ電源電圧が伝達されない恐れがある。
【００４１】
以下、電源線による電圧降下を最小化し、複数の画素に一定のレベルのＥＬＶＤＤ電源電圧が伝達できる表示装置の電源線の配線構造について説明する。
図３は、デジタル駆動方式で駆動する表示装置の電源線の配線構造の一例を示す。
図３を参照すると、複数の画素は、赤色光を放出する有機発光ダイオード（ＯＬＥＤ）を含む赤色画素（Ｒ）、緑色光を放出する有機発光ダイオード（ＯＬＥＤ）を含む緑色画素（Ｇ）、及び青色光を放出する有機発光ダイオード（ＯＬＥＤ）を含む青色画素（Ｂ）を含む。複数の画素は、複数の画素が配列される画素領域で複数の赤色画素（Ｒ）、複数の緑色画素（Ｇ）、及び複数の青色画素（Ｂ）が一列ずつ反復される行列状に配列される。
【００４２】
画素領域の一側及び一側に対向する他側に、主電源線（ＲＬ、ＧＬ、ＢＬ）が配置される。主電源線（ＲＬ、ＧＬ、ＢＬ）は、有機発光ダイオード（ＯＬＥＤ）の発光色に対応して赤色ライン（ＲＬ）、緑色ライン（ＧＬ）、青色ライン（ＢＬ）に設けられる。発光色によって有機発光ダイオード（ＯＬＥＤ）の発光効率が異なり、発光効率によって主電源線（ＲＬ、ＧＬ、ＢＬ）の線幅が異なるように設定されなければならない。そして、発光色によって有機発光ダイオード（ＯＬＥＤ）の発光効率が異なるため、他の電源電圧を印加する必要がある。したがって、主電源線（ＲＬ、ＧＬ、ＢＬ）は、有機発光ダイオード（ＯＬＥＤ）の発光色に対応して設置され、赤色画素（Ｒ）、緑色画素（Ｇ）、青色画素（Ｂ）それぞれに独立的に電源が供給されることが好ましい。
【００４３】
一側及び他側の赤色ライン（ＲＬ）から赤色画素（Ｒ）の列方向に複数の赤色副電源線（ｓＲＬ）が延長される。一側の赤色ライン（ＲＬ）から赤色画素（Ｒ）の列方向に延長される複数の赤色副電源線（ｓＲＬ）は他側の赤色ライン（ＲＬ）に接続せず、他側の赤色ライン（ＲＬ）から赤色画素（Ｒ）の列方向に延長される複数の赤色副電源線（ｓＲＬ）は一側の赤色ライン（ＲＬ）に接続されない。一列の赤色画素（Ｒ）のうちの奇数番目に配置された赤色画素（Ｒ）は一側の赤色ライン（ＲＬ）に接続された赤色副電源線（ｓＲＬ）に接続され、偶数番目に配置された赤色画素（Ｒ）は他側の赤色ライン（ＲＬ）に接続された赤色副電源線（ｓＲＬ）に接続される。
【００４４】
複数の赤色画素（Ｒ）が赤色ライン（ＲＬ）に接続する方式と同一の方式で、複数の緑色画素（Ｇ）は複数の緑色副電源線（ｓＧＬ）を通じて緑色ライン（ＧＬ）に接続し、複数の青色画素（Ｂ）は複数の青色副電源線（ｓＢＬ）を通じて青色ライン（ＢＬ）に接続される。
【００４５】
このように、一つの画素列に対して一側の主電源線及び他側の主電源線から延長される２個の副電源線が設けられる。これは主電源線（ＲＬ、ＧＬ、ＢＬ）から画素に接続する副電源線の長さが長くなることによって電源線による電圧降下を減らすための構成である。
【００４６】
また、電源線による電圧降下を減らすために、同一の主電源線（ＲＬ、ＧＬ、ＢＬ）から延長される複数の副電源線（ｓＲＬ、ｓＧＬ、ｓＢＬ）を互いに接続させて、メッシュ（ｍｅｓｈ）形態の配線構造を形成するメッシュ電源線（ｍＲＬ、ｍＧＬ、ｍＢＬ）をさらに設けることができる。例えば、赤色ライン（Ｒ）から延長される複数の赤色副電源線（ｓＲＬ）は、行方向に延長される複数の赤色メッシュ電源線（ｍＲＬ）に接続される。この時、赤色メッシュ電源線（ｍＬＲ）は、一側の赤色ラインから延長される複数の赤色副電源線、及び他側の赤色ラインから延長される複数の赤色副電源線のうちのいずれか一つの複数の赤色副電源線にのみ接続される。
【００４７】
複数の赤色副電源線（ｓＲＬ）と複数の赤色メッシュ電源線（ｍＲＬ）が接続する方式と同一な方式で、複数の緑色副電源線（ｓＲＬ）と複数の緑色メッシュ電源線（ｍＧＬ）とが接続され、複数の青色副電源線（ｓＢＬ）と複数の青色メッシュ電源線（ｍＢＬ）とが接続される。ここで、副電源線（ｓＲＬ、ｓＧＬ、ｓＢＬ）とメッシュ電源線（ｍＲＬ、ｍＧＬ、ｍＢＬ）とが接続する地点は白色点で表示した。
【００４８】
このように、複数の画素に電源を供給する電源線の配線構造は、列方向に延長される複数の副電源線（ｓＲＬ、ｓＧＬ、ｓＢＬ）と、行方向に延長される複数のメッシュ電源線（ｍＲＬ、ｍＧＬ、ｍＢＬ）とが接続されて、メッシュ構造に設けることができる。メッシュ形態の電源線の配電構造は電源線による電圧降下をさらに減らすことができる。
【００４９】
しかし、定められた大きさの画素領域において、複数の副電源線（ｓＲＬ、ｓＧＬ、ｓＢＬ）と複数のメッシュ電源線（ｍＲＬ、ｍＧＬ、ｍＢＬ）の配線数が多くなることによって、配線による開口率が減少し、配線の厚さが減少してＲＣディレイ（ｄｅｌａｙ）が増加し得る。特に、一つの画素列に対して２つの副電源線に設けられることによって、開口率に大きい影響を与えることができ、ＲＣディレイをさらに増加させ得る。
【００５０】
図４は、本発明の一実施形態に係るデジタル駆動方式で駆動する表示装置の電源線の配線構造を示す。
図４を参照すれば、複数の画素は、複数の赤色画素（Ｒ）、複数の緑色画素（Ｇ）、及び複数の青色画素（Ｂ）を含む。複数の画素は、画素領域において、複数の赤色画素（Ｒ）、複数の緑色画素（Ｇ）、及び複数の青色画素（Ｂ）が一列ずつ反復される行列状に配列される。
【００５１】
電源線は、画素領域の一側及び一側に対向する他側に設けられる主電源線（ＲＬ、ＧＬ、ＢＬ）、主電源線（ＲＬ、ＧＬ、ＢＬ）に接続して画素領域に延長される複数の副電源線（ｓＲＬ、ｓＧＬ、ｓＢＬ）、及び複数の副電源線（ｓＲＬ、ｓＧＬ、ｓＢＬ）に接続して、メッシュ形態の配線構造を形成する複数のメッシュ電源線（ｍＲＬ、ｍＧＬ、ｍＢＬ）を含む。
【００５２】
主電源線（ＲＬ、ＧＬ、ＢＬ）は、画素領域の一側及び一側に対向する他側に配置される。主電源線（ＲＬ、ＧＬ、ＢＬ）は、有機発光ダイオード（ＯＬＥＤ）の発光色に対応して、複数の赤色画素（Ｒ）に電源を供給する赤色ライン（ＲＬ）、複数の緑色画素（Ｇ）に電源を供給する緑色ライン（ＧＬ）、及び複数の青色画素（Ｂ）に電源を供給する青色ライン（ＢＬ）を含む。
【００５３】
複数の副電源線（ｓＲＬ、ｓＧＬ、ｓＢＬ）は、一側の主電源線に接続して、画素領域に延長される複数の第１副電源線及び他側の主電源線に接続して、画素領域に延長される複数の第２副電源線を含む。複数の第１副電源線及び複数の第２副電源線のそれぞれは、赤色ライン（Ｒ）に接続する複数の赤色副電源線（ｓＲＬ）、緑色ライン（Ｇ）に接続する複数の緑色副電源線（ｓＧＬ）、及び青色ライン（Ｂ）に接続する複数の青色副電源線（ｓＢＬ）を含む。複数の副電源線（ｓＲＬ、ｓＧＬ、ｓＢＬ）は画素列の数ほど設けられ、一つの画素列に対して一側または他側の主電源線（ＲＬ、ＧＬ、ＢＬ）に接続する一つの副電源線が画素列に沿って延長される。即ち、複数の第１副電源線及び複数の第２副電源線は互いに異なる画素列に沿って延長される。
【００５４】
例えば、一つの赤色画素列に沿って一側の赤色ラインに接続された第１赤色副電源線が延長され、隣接した他の一つの赤色画素列に沿って他側の赤色ラインに接続された第２赤色副電源線が延長される。赤色副電源線が設けられる方式と同一の方式で緑色副電源線及び青色副電源線が設けられる。
【００５５】
一つの画素列に含まれる複数の画素は、隣接した第１副電源線及び第２副電源線に交互に接続される。例えば、一列の赤色画素（Ｒ）は、当該赤色画素列に沿って延長される赤色副電源線、及び隣接した他の一つの赤色画素列に沿って延長される赤色副電源線に交互に接続される。例えば、一列の赤色画素（Ｒ）のうちの奇数番目に配置された赤色画素は当該赤色画素列に沿って延長される赤色副電源線に接続し、偶数番目に配置された赤色画素は隣接した他の一つの赤色画素列に沿って延長される赤色副電源線に接続する。
【００５６】
複数の赤色画素（Ｒ）が赤色ライン（ＲＬ）に接続する方式と同一の方式で、複数の緑色画素（Ｇ）は複数の緑色副電源線（ｓＧＬ）を通じて緑色ライン（ＧＬ）に接続し、複数の青色画素（Ｂ）は複数の青色副電源線（ｓＢＬ）を通じて青色ライン（ＢＬ）に接続する。
【００５７】
複数のメッシュ電源線（ｍＲＬ、ｍＧＬ、ｍＢＬ）は、同一の主電源線（ＲＬ、ＧＬ、ＢＬ）から延長される複数の副電源線（ｓＲＬ、ｓＧＬ、ｓＢＬ）を互いに接続させて、メッシュ形態の配線構造を形成する。即ち、メッシュ電源線（ｍＲＬ、ｍＧＬ、ｍＢＬ）は、画素領域内で複数の第１副電源線を互いに接続させ、複数の第２副電源線を互いに接続させる。例えば、複数のメッシュ電源線（ｍＲＬ、ｍＧＬ、ｍＢＬ）は、第１副電源線に含まれる複数の赤色副電源線、複数の緑色副電源線、及び複数の青色副電源線それぞれを互いに接続させる。そして、複数のメッシュ電源線（ｍＲＬ、ｍＧＬ、ｍＢＬ）は、第２副電源線に含まれる複数の赤色副電源線、複数の緑色副電源線、及び複数の青色副電源線それぞれを互いに接続させる。
【００５８】
この時、メッシュ電源線（ｍＲＬ、ｍＧＬ、ｍＢＬ）は、隣接した他の一つの画素列に沿って延長される副電源線に画素を接続させる配線を避けて、複数の副電源線（ｓＲＬ、ｓＧＬ、ｓＢＬ）に接続することができる。ここで、副電源線（ｓＲＬ、ｓＧＬ、ｓＢＬ）とメッシュ電源線（ｍＲＬ、ｍＧＬ、ｍＢＬ）とが接続する地点は白色点で表示した。
【００５９】
例えば、複数の赤色メッシュ電源線（ｍＲＬ）は行方向に延長されて、一側の赤色ラインから延長される複数の赤色副電源線または他側の赤色ラインから延長される複数の赤色副電源線に接続される。複数の緑色メッシュ電源線（ｍＧＬ）は行方向に延長されて、一側の緑色ラインから延長される複数の緑色副電源線または他側の緑色ラインから延長される複数の緑色副電源線に接続される。複数の青色メッシュ電源線（ｍＢＬ）は行方向に延長されて、一側の青色ラインから延長される複数の青色副電源線または他側の青色ラインから延長される複数の青色副電源線に接続される。
【００６０】
一方、複数のメッシュ電源線（ｍＲＬ、ｍＧＬ、ｍＢＬ）には、主電源線（ＲＬ、ＧＬ、ＢＬ）に印加される電源電圧または電源線による電圧降下を補完するための所定の電圧が印加できる。複数のメッシュ電源線（ｍＲＬ、ｍＧＬ、ｍＢＬ）に電源電圧または所定の電圧が印加されると、電源線による電圧降下をさらに減らすことができる。
【００６１】
このように、一つの画素列に対して一側の主電源線または他側の主電源線から延長される一つの副電源線が設けられ、画素列に含まれている画素が当該画素列に沿って延長される副電源線、及び隣接した他の一つの画素列に沿って延長される副電源線に交互に接続することによって、図３の配線構造に比べて開口率を向上させることができ、電源線による電圧降下を減らせ、電圧降下によるクロストークを補償することができる。
【００６２】
以上、参照した図面と記載された発明の詳細な説明は、単に本発明の例示であって、これは単に本発明を説明するための目的で使用されたもので、意味の限定や特許請求の範囲に記載された本発明の範囲を制限するために使用されたものではない。したがって、本技術分野の通常の知識を有する者であれば、これから多様な変形及び均等な他の実施形態が可能であるという点を理解できる。したがって、本発明の真の技術的な保護範囲は、添付された特許請求の範囲の技術的な思想によって決められなければならない。
【符号の説明】
【００６３】
１００  信号制御部
２００  走査駆動部
３００  データ駆動部
４００  電源供給部
５００  表示部
【図１】
0005827011.tif 000002
【図２】
0005827011.tif 000003
【図３】
0005827011.tif 000004
【図４】
0005827011.tif 000005