(57)【特許請求の範囲】
【請求項１】
第１の電極上に形成された少なくとも１つの半導体材料を含む半導体スタックであって、前記半導体スタックが７００オングストローム以下の厚さを有し、前記少なくとも１つの半導体材料のそれぞれが４電子ボルト以下の関連するバンドギャップを有し、前記少なくとも１つの半導体材料が第１の部分的にナノ結晶化された半導体材料であり、前記半導体スタックが、前記第１の部分的にナノ結晶化された半導体材料上に形成された非晶質半導体材料と、前記非晶質半導体材料上に形成された第２の部分的にナノ結晶化された半導体材料とを含む、半導体スタックと、 
前記半導体スタック上に形成された第２の電極と、
を備えるセレクトデバイス。
【請求項２】
前記半導体スタックが、単一の非晶質材料を含む、請求項１に記載のセレクトデバイス。
【請求項３】
前記第１の部分的にナノ結晶化された半導体材料は第１の厚さを有し、前記非晶質半導体材料は第２の厚さを有する、請求項１又は２に記載のセレクトデバイス。
【請求項４】
前記非晶質半導体材料上に形成された前記第２の部分的にナノ結晶化された半導体材料は第３の厚さを有し、前記第１の厚さ、前記第２の厚さ、及び前記第３の厚さの合計の厚さが７００オングストローム以下である、請求項３に記載のセレクトデバイス。
【請求項５】
前記半導体スタックのうちの少なくとも１つの半導体材料には、結晶化遅延剤がドープされている、請求項１から４のいずれか一項に記載のセレクトデバイス。
【請求項６】
前記半導体スタックのうちの少なくとも１つの半導体材料には、結晶化度を促進するためにＧｅがドープされている、請求項１から４のいずれか一項に記載のセレクトデバイス。
【請求項７】
７００オングストローム以下の厚さを有する半導体スタックを第１の電極上に形成することであって、前記半導体スタックの各材料が４電子ボルト以下の関連するバンドギャップを有する、ことと、 
前記半導体スタックのうちの少なくとも１つの半導体材料に結晶化遅延剤をドープすることと、
前記半導体スタックのうちの少なくとも１つの半導体材料に、結晶化度を促進するためにＧｅをドープすることと、
前記半導体スタック上に第２の電極を形成する前に、摂氏５００度以下のアニール温度で前記半導体スタックのアニールを実行することと、
前記半導体スタック上に第２の電極を形成することと、
を含む、セレクトデバイスを形成する方法。
【請求項８】
前記半導体スタックのうちの前記少なくとも１つの半導体材料に結晶化遅延剤をドープすることが、Ｃ、Ｏ、およびＮのうちの少なくとも１つのドーパントをドープすることを含む、請求項７に記載の方法。
【請求項９】
前記セレクトデバイスは、摂氏７００度以下の温度で形成される、請求項７又は８に記載の方法。
【請求項１０】
前記半導体スタックは、Ｓｉ、Ｇｅ、ＳｉＣ、ＧａＮ、ＩｎＧａＮ、及びＡｌＧａＮを含むグループの中の少なくとも１つの材料を含む、請求項１から４のいずれか一項に記載のセレクトデバイス。
【請求項１１】
前記半導体スタックを形成することは、
前記第１の電極上に第１の部分的にナノ結晶化された半導体材料を形成することと、
前記第１の部分的にナノ結晶化された半導体材料上に非晶質半導体材料を形成することと、
前記非晶質半導体材料上に第２の部分的にナノ結晶化された半導体材料を形成することと、
を含む、請求項７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して半導体電子デバイスおよび方法に関し、さらに詳細にはセレクトデバイスに関する。
【背景技術】
【０００２】
メモリ装置は、通常、コンピュータまたは他の電子機器の内部半導体集積回路として提供される。揮発性メモリおよび不揮発性メモリを含む多くの異なるタイプのメモリがある。揮発性メモリは、その情報を維持するために電力を必要とすることがあり、とりわけランダムアクセスメモリ（ＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、および同期型ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）を含む。不揮発性メモリは、電源が入れられていないときに記憶されている情報を保持することによって永続的な情報を提供することができ、とりわけ、ＮＡＮＤフラッシュメモリ、ＮＯＲフラッシュメモリ、読取り専用メモリ（ＲＯＭ）、電気的消去可能ＲＯＭ（ＥＥＰＲＯＭ）、消去可能ＰＲＯＭ（ＥＰＲＯＭ）、相変化ＲＡＭ（ＰＣＲＡＭ）、抵抗変化メモリ（ＲＲＡＭ（登録商標））、およびスピントルクトランスファランダムアクセスメモリ（ＳＴＴ  ＲＡＭ）等の磁気ランダムアクセスメモリ（ＭＲＡＭ）を含むことがある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
セレクト（選択）デバイスはメモリセルに結合できる。セレクトデバイスは、トランジスタが完全にオン、または完全にオフのどちらかとなるスイッチとして使用できる。完全にオンは、トランジスタ全体でほぼゼロの電圧を有し、トランジスタはそれ以上の電流を通すことができないので「飽和」している。セレクトデバイスの例は、薄膜トランジスタ（ＴＦＴ）を含む。ＴＦＴは、一般的にシリコン膜を使用している。一般に、多結晶シリコン材料が、高い電界効果移動度を有し、高速回路に適用可能であり、相補型金属酸化膜半導体（ＣＭＯＳ）回路を構成できるため、ＴＦＴ用の半導体材料として幅広く使用されてきた。多結晶シリコン材料を使用するＴＦＴは、アクティブマトリックス液晶（ＡＭＬＣＤ）デバイスの能動素子、ならびに有機発光ダイオード（ＯＬＥＤ）のスイッチング素子および駆動素子として使用できる。
【０００４】
非晶質（アモルファス）シリコン材料を多結晶シリコン材料へと結晶化する方法は、固相結晶化（ＳＰＣ）、エキシマレーザー結晶化（ＥＬＣ）、金属誘起結晶化（ＭＩＣ）、および金属誘起横方向結晶化（ＭＩＬＣ）を含む。ＳＰＣは、薄膜トランジスタを利用するディスプレイ装置の基板として使用されるガラスの転移温度（通常は、約７００℃未満）で、または転移温度以下で数時間から数十時間の間、非晶質シリコン材料をアニールする方法である。ＥＬＣは、非晶質シリコン材料にエキシマレーザーを照射し、非晶質シリコン材料を局所的に非常に短期間高温に加熱することによって非晶質シリコン材料を結晶化する方法である。ＭＩＣは、非晶質シリコン材料をニッケル（Ｎｉ）、パラジウム（Ｐｄ）、金（Ａｕ）、およびアルミニウム（Ａｌ）等の金属と接触させる、またはかかる金属を非晶質シリコン材料の中に注入することによって非晶質シリコンから多結晶への相間移動誘導を使用する方法である。ＭＩＣは、金属をケイ素と反応させることによって形成されるケイ化物の側方拡散によって非晶質シリコン材料の逐次結晶化を誘発する方法である。
【課題を解決するための手段】
【０００５】
しかしながら、ＳＰＣは、長い処理時間、ならびに長い処理時間およびアニールに使用される高温に起因する基板の変形のリスクという欠点を有する。ＥＬＣは、高価なレーザー設備が必要とされる、および半導体材料とゲート絶縁材料との間の界面特性が、作成された多結晶化表面で生じた突起のために不十分であるという点で欠点を有する。ＭＩＣおよびＭＩＬＣは、大量の結晶化誘発金属が結晶化された多結晶シリコン材料に残って、ＴＦＴの半導体材料の漏れ電流を増すという点で欠点を有する。
【図面の簡単な説明】
【０００６】
【図１】本開示の１つまたは複数の実施形態にかかる半導体スタックを有するセレクトデバイスの例を示す図である。
【図２】本開示の１つまたは複数の実施形態にかかる半導体スタックを有するセレクトデバイスの例を示す図である。
【図３】本開示の１つまたは複数の実施形態にかかる半導体スタックを有するセレクトデバイスの例を示す図である。
【図４】本開示の１つまたは複数の実施形態にかかる少なくとも１つのセレクトデバイスを含むクロスポイントメモリアレイの例を示す図である。
【発明を実施するための形態】
【０００７】
セレクトデバイスと関連付けられている方法、装置、およびシステムが本明細書に説明されている。１つまたは複数のセレクトデバイスが、第１の電極上に形成される少なくとも１つの半導体材料の半導体スタックを含むことがある。半導体スタックは、約７００オングストローム（Å）以下の厚さを有することがあり、該少なくとも１つの半導体材料のそれぞれは約４電子ボルト（ｅＶ）以下の関連するバンドギャップを有することがある。第２の電極は、半導体スタック上に形成することができる。
【０００８】
本開示の実施形態は、以前のセレクトデバイスに比較して増加した電流密度をサポートできるセレクトデバイスを提供できる。多様な実施形態では、セレクトデバイスの構造は、たとえば、対称又は非対称な電流対電圧特性等の異なるメモリセル特性に対応するように調整可能な半導体スタックを含むことがある。１つまたは複数の実施形態では、提供されたセレクトデバイスは、早期疲労破壊を経験せずに多数の負荷サイクル（たとえば１０６サイクル）にさらされることがある。
【０００９】
本開示の以下の詳細な説明では、本開示の一部を形成し、本開示の１つまたは複数の実施例がどのようにして実践され得るのかを実例として示す添付図面が参照される。これらの実施例は、当業者が本開示の実施例を実践できるようにするほど詳細に説明されており、他の実施例が活用され得ること、および本開示の範囲から逸脱することなくプロセス、電気的な、および/または構造上の変更が加えられてよいことが理解されるべきである。
【００１０】
本明細書の図は、最初の数字が図面番号に相当し、残りの数字が図面中の要素または構成要素を識別する番号付け慣例に従う。異なる図の間の類似する要素または構成要素は、類似する数字を使用することによって特定され得る。たとえば、２０３は図２の要素「０３」を参照してよく、類似要素は図３では３０３と参照されてよい。理解されるように、本明細書中の多様な実施例に示される要素は、本開示の多くの追加の実施例を提供するために追加、交換、および／または排除できる。さらに、図中に提供される要素の比率および相対的な尺度は、本発明の多様な実施例を示すことを目的としており、制限的な意味で解釈されるべきではない。
【００１１】
セレクトデバイスの例は、とりわけ、双極性（バイポーラ）セレクトデバイス、エサキダイオード（たとえば、トンネルダイオード）、およびショットキーダイオードを含むことがあるが、これらに限定されない。説明を容易にするため、および例として、図に示されているセレクトデバイスは、双極性セレクトデバイスに関して説明される。ただし、本開示にかかる実施形態はこのように制限されていない。
【００１２】
図１は、本開示の１つまたは複数の実施形態に従って形成される双極性セレクトデバイス１００の例を示す。この例では、双極性セレクトデバイス１００は、第１の電極１０１上に形成された半導体スタック１０５を含む。本明細書に使用されるように、半導体スタック（たとえば、１０５）は、積み重ねられた構成（たとえば、多くの層またはそうではないもの）で形成される１つまたは複数の半導体材料を含む。本明細書に使用されるように、半導体材料は、半絶縁材料を含むことがある。１つまたは複数の実施形態では、双極性セレクトデバイス１００は、抵抗変化メモリ（ＲＲＡＭ（登録商標））セル等のメモリセル用のセレクトデバイスとしての機能を果たすことがある。実施形態はこのように制限されていないが、セレクトデバイス１００は、たとえばダイオードであることがある。
【００１３】
図１に示されている例では、半導体スタック１０５は、第１の電極１０１上に形成された、厚さ（ｔ）を有する単一の半導体材料１０５を含む。第２の電極１０３は、半導体スタック１０５上に形成される。第１の電極１０１および／または第２の電極１０３は、たとえば金属材料を含むことがある。金属材料は、他の金属材料の中でも、チタニウム、窒化チタン（ＴｉＮ）、プラチナ（Ｐｔ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）、ルテニウム（Ｒｕ）、および／またはイリジウム（Ｉｒ）、および／またはその組合せを含むことがある。第１の電極１０１および第２の電極１０３は、同じ材料から作ることもできれば、異なった材料から作ることもでき、同じ物理的構成を有することもあれば、異なる物理的構成を有することもある。つまり、電極１０１および１０３は、対称または非対称であることがある。１つの例では、第１の電極１０１がＴｉＮであり、第２の電極１０３がルテニウム（Ｒｕ）であることがある。第１のおよび／または第２の電極１０１および１０３は、たとえば窒化ケイ素（ＳｉＮ）等の誘電材料内部のプラグとして形成できる。実施形態は、特定の材料を含む電極に、または特定の物理的な構成を有する電極に制限されない。たとえば、電極の特定の材料およびまたは物理的な構成は、他の要因の中でも、半導体スタック１０５の特性およびまたはセレクトデバイス１００を通る所望される電流密度等の要因に左右されることがある。
【００１４】
第１の電極１０１上に形成された半導体材料１０５は、とりわけケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、および／または窒化アルミニウムガリウム（ＡｌＧａＮ）等の多様な半導体材料であることがある。半導体材料１０５は、たとえば非晶質半導体材料を含むことがある。非晶質半導体材料は、結晶の長距離秩序特性を欠いた半導体材料を指すことがある。
【００１５】
１つまたは複数の実施形態では、半導体材料１０５は、約７００オングストローム以下の厚さ（ｔ）を有し、約４ｅＶ以下の関連するバンドギャップを有することがある。本明細書に使用されるように、バンドギャップ（たとえば、エネルギーバンドギャップ）は、特定の材料と関連する、価電子帯の上部と伝導帯の下部との間のエネルギーの差を指す。
【００１６】
図２は、本開示の１つまたは複数の実施形態に従って形成される双極性セレクトデバイス２００の例を示す。この例では、双極性セレクトデバイス２００は、２つの半導体材料２０７および２０９を含む、厚さ（ｔ）を有する半導体スタックを含み、半導体材料２０７が、第１の電極２０１上に形成されている。半導体材料２０９は、半導体材料２０７上に形成され、第２の電極２０３は半導体材料２０９上に形成されている。多様な実施形態では、電極２０１、２０３は金属電極である。
【００１７】
１つまたは複数の実施形態では、半導体スタックの材料２０９は、非晶質半導体材料２０９である場合があり、半導体材料２０７は部分的にナノ結晶化された半導体材料２０７である場合がある。用語、ナノ結晶化は、物質の非晶質相から微細結晶相への転移領域周辺の物質を含む、物質の非晶質相内部に結晶性物質の小さなグレーンを有する材料を含む。代わりに、双極性セレクトデバイス２００の半導体スタックの材料２０９は、部分的にナノ結晶化した半導体材料２０９である場合があり、材料２０７は非晶質半導体材料２０７である場合がある。たとえば、１つまたは複数の実施形態では、部分的にナノ結晶化された半導体材料の結晶化割合は、ナノ結晶化された０％と５０％との間である場合がある。
【００１８】
例として、２つの半導体材料２０７、２０９は、同じ厚さを有することがある（たとえば、材料２０７、２０９のそれぞれが、ｔ／２の厚さを有することがある）。しかしながら、実施形態は、材料２０７および２０９の特定の厚さに制限されない。そのそれぞれの厚さだけではなく、半導体スタックの特定の材料２０７および２０９も、たとえばセレクトデバイス２００および／またはそれと関連するメモリセルを通る所望される電流密度等の多様な要因に左右されることがある。同様に、電極２０１および２０３の特定の材料および／または物理的な構成は、たとえばセレクトデバイス２００および／またはそれと関連するメモリセルを通る所望される電流密度等の多様な要因に左右されることがある。
【００１９】
このようにして、本開示にかかる１つまたは複数の双極性セレクトデバイス（たとえば、１００、２００、３００）は、特定の特性に対応するために「調整可能」である場合がある。例として、その関連する電流密度を達成できる双極性セレクトデバイス２００の要因は、他の要因の中でも、半導体材料２０７、２０９と電極２０１、２０３との間の障壁の高さ（たとえば、ショットキー障壁の高さ）、金属電極２０１、２０３の仕事関数、半導体材料２０７、２０９の誘電率、および材料２０７、２０９の有効電子質量を含むことがある。したがって、双極性セレクトデバイスの構成は、たとえば所望される電流密度および／または漏れ電流の特性を達成するために調整できる。
【００２０】
１つまたは複数の実施形態では、双極性セレクトデバイスは、約１００Åから約５００Åの範囲内の半導体スタックの厚さを調整することによって調整できる。たとえば、約５００Åの半導体スタックは、約２００Åの非晶質半導体材料および約３００Åの部分的にナノ結晶化された半導体材料を有することがある。多様な実施形態では、アニールが、双極性セレクトデバイスを調整するために、約５００℃から約７００℃の範囲の低温度プロセスで実行できる。かかる実施形態は、金属‐半導体接合部で形成されるショットキー障壁と関連する利点を提供できる。１つまたは複数の実施形態では、双極性セレクトデバイスは、トンネリングベースのダイオード（たとえば、エサキダイオード）である場合があり、技術で一般的に既知であるかかるデバイスの多数の特性を有することがある。
【００２１】
図３は、本開示の１つまたは複数の実施形態に従って形成される双極性セレクトデバイス３００の例を示す。この例では、双極性セレクトデバイス３００は、厚さ（ｔ）を有し、第１の電極３０１上に形成される３つの半導体材料３１１、３１３、および３１５を含む半導体スタックを含む。半導体材料３１３は半導体材料３１１上に形成され、半導体材料３１５は半導体材料３１３上に形成され、第２の電極３０３は半導体材料３１５上に形成されている。３つ以上の半導体材料のセレクトデバイスが、期待されている。
【００２２】
例として、半導体材料３１１は、第１の部分的にナノ結晶化された半導体材料であり、半導体材料３１３は非晶質半導体材料であり、半導体材料３１５は第２の部分的にナノ結晶化された半導体材料である場合がある。別の例では、半導体材料３１１は、第１の非晶質半導体材料であり、半導体材料３１３は部分的にナノ結晶化された半導体材料であり、半導体材料３１５は第２の非晶質半導体材料である場合がある。他のスタック構成が期待されている。図３に示される例では、双極性セレクトデバイス３００は、電極３０１および３０３に当接する半導体材料（たとえば、３１１および３１５）が同じ材料（たとえば、非晶質半導体材料または部分的にナノ結晶化された半導体材料）であるので、対称双極性セレクトデバイスと呼ばれることがある。対称双極性セレクトデバイスは、対称的な電流密度対電圧の曲線を生じさせることができ、他の利点の中でも、動作中のその予測性で有利なことがある。
【００２３】
多様な実施形態では、双極性セレクトデバイス１００、２００、３００は、約５００℃以下の温度で形成できる。図１の半導体材料１０５、図２の２０７、２０９、および図３の３１１、３１３、３１５は、物理蒸着法（ＰＶＤ）、化学蒸着（ＣＶＤ）、電気化学析出（ＥＣＤ）、分子線エピタキシー（ＭＢＥ）、パルスレーザーデポジション（ＰＬＤ）、マイクロ波化学蒸着、アニール、および原子層堆積（ＡＬＤ）等であるが、これらに限定されない多様な技法を介して形成できる。
【００２４】
双極性セレクトデバイス２００、３００の半導体スタックを形成することは、半導体スタックの半導体材料（たとえば、図２の２０７、２０９、および図３の３１１、３１３、３１５）の内の少なくとも１つを、たとえば炭素（Ｃ）、酸素（Ｏ）、および／または窒素（Ｎ）等の結晶化遅延剤でドープすることを含む。また、半導体スタックを形成することは、半導体スタックの半導体材料（たとえば、図２の２０７、２０９、および図３の３１１、３１３、３１５）の内の少なくとも１つを、たとえばゲルマニウム（Ｇｅ）等の物質でドープして、結晶化度を促進することを含むことがある。結晶化度促進剤の他の例は、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、アンチモン（Ｓｂ）、銅（Ｃｕ）、テルビウム（Ｔｂ）、およびカドミウム（Ｃｄ）を含む。１つまたは複数の実施形態では、半導体スタックを結晶化遅延剤および結晶化度促進剤でドープすることは、同時にまたは実質的に同時に発生することがある。たとえば、材料３１３が部分的に結晶化された半導体材料であり、材料３１１および３１５が非晶質半導体材料である例では、材料３１３は、結晶化促進剤でドープすることができ、材料３１１および３１５は結晶化遅延剤でドープすることができる。
【００２５】
多様な実施形態では、半導体スタックを形成することは、第２の電極（たとえば、１０３、２０３、３０３）を形成する前にアニールを実行することを含むことがある。アニールは、半導体材料の内の少なくとも１つを改変できる。たとえば、アニールは、結晶化度促進剤でドープされた該少なくとも１つの半導体材料を部分的にナノ結晶化された半導体材料に改変できる。さらに、少なくとも１つの半導体材料が結晶化遅延剤でドープされているため、少なくとも１つの半導体材料は非晶質半導体材料のままとなる。結晶化度促進剤の濃度を下げることによって、（たとえば、結晶化がそこから進行する部位を配置することによって）生成される結晶性半導体材料の結晶粒度を高めることができる。一例では、アニールは、約５００℃以下の温度で行うことができる。ただし、実施形態はこのように制限されていない。たとえば、本開示の１つまたは複数の実施形態では、アニールは１ミリ秒から２０分の範囲の間、約５００℃から約７００℃の範囲の温度で行うことができる。
【００２６】
動作中、本明細書に説明される実施形態にかかる１つまたは複数の双極性セレクトデバイスは、第１の電極と第２の電極との間で形成される半導体スタック全体で電圧を印加することにより操作できる。半導体スタック全体で印加される電圧は、例では、双極性セレクトデバイス全体で少なくとも約１．０  ｘ  １０６Ｊ・Ａ／ｃｍ２の電流密度を生じさせることができる。１つまたは複数の実施形態では、少なくとも約１．０  ｘ  １０６Ｊ・Ａ／ｃｍ２の電流密度は、約３ボルト以下の印加電圧に応じて達成される。
【００２７】
図４は、本開示の１つまたは複数の実施形態にかかる少なくとも１つの双極性セレクトデバイスを含むクロスポイントメモリアレイ４２０の例を示す図である。クロスポイントメモリアレイ４２０は、第１の数の導電線４２３−１、４２３−２、および第１の数の導電線４２３−１、４２３−２と交差する第２の数の導電線４２５−１、４２５−２を含むことがある。図４は２本の導電線４２３−１、４２３−２、および２本の導電線４２５−１、４２５−２を示しているが、例は特定数の導電線に制限されていない。第１の数の導電線４２３−１、４２３−２は、例では、アクセスライン（たとえば、ワードライン）である場合があり、第２の数の導電線４２５−１、４２５−２は、データライン（たとえば、ビットライン）である場合がある。第１の数の導電線４２３−１、４２３−２および／または第２の数の導電線４２５−１、４２５−２は、多様な他の導電材料の中でも銅から構成できる。クロスポイントメモリアレイ４２０は、たとえばＲＲＡＭアレイであることがあり、バルクシリコン集積回路（ＩＣ）に構築されることがある。例では、１つまたは複数の追加のクロスポイントメモリアレイを、クロスポイントメモリアレイ４２０に積み重ねることができる。
【００２８】
図４に示されるように、アレイ４２０は、導電線４２３−１、４２３−２および導電線４２５−１、４２５−２の多くの交差点のそれぞれに位置する多くの双極性セレクトデバイス４００−１、４００−２、４００−３、．．．、４００−Ｎを含む。多くの双極性セレクトデバイス４００−１、４００−２、４００−３、．．．４００−Ｎのそれぞれは、可変抵抗素子４２９−１、４２９−２、４２９−３、．．．４２９−Ｎに接続される。可変抵抗素子４２９−１、４２９−２、４２９−３、．．．４２９−Ｎは、他の抵抗変化材料の中でも、遷移金属酸化物、カルコゲニド、ペロブスカイトを含む多様なタイプの抵抗変化を含むことがある。双極性セレクトデバイス４００−１、４００−２、４００−３、．．．４００−Ｎは、図１から図３に関連して上述されたようなセレクトデバイスである場合がある。
【００２９】
特定の実施形態が本明細書で示され、説明されてきたが、当業者は、同じ結果を達成するために計算された構成が示されている特定の実施例に代わることができることを理解するだろう。本開示は、本開示の１つまたは複数の実施例の適応または変形を対象とすることを目的としている。上記説明が、制限的な様式ではなく示されている様式で行われたと理解されるべきである。上記の実施例、および本明細書に詳細に説明されていない他の実施例の組合せは、上記説明を検討すると当業者に明らかであろう。本開示の１つまたは複数の実施例の範囲は、上記の構造および方法が使用される他の用途を含む。したがって、本開示の１つまたは複数の実施例の範囲は、添付特許請求の範囲に関して、かかる特許請求の範囲が権利がある同等物の全範囲と共に決定されるべきである。
【００３０】
本明細書および請求項を通して、以下に識別される意味は必ずしも用語を制限するのではなく、単に用語の実例を提供するに過ぎない。「１つの」、「ある」および「前記の」の意味は複数形の参照を含み、「中の」の意味は「中の」および「上の」を含む。用語「多くの」は、少なくとも１つを含むが、１つに限定されないとして理解されることが意図される。本明細書に使用される句「例では」は、必ずしも同じ例を指していないが、指している場合もある。
【００３１】
上記発明を実施するための形態では、多様な特長は、開示を合理化するために単一の実施例にまとめて分類されている。この開示方法は、本開示の開示されている実施例が、各請求項に明示的に列挙されるよりも多い特長を使用しなければならないという意図を反映するとして解釈されるべきではない。むしろ、以下の特許請求の範囲が反映するように、本発明の主題は、単一の開示されている実施例のすべての特長にあるわけではない。したがって、続く特許請求の範囲は、発明を実施するための形態の中に本明細書によって組み込まれ、各請求項は別個の実施例としてそれ自体で成立している。
【図１】
0005740044.tif 000002
【図２】
0005740044.tif 000003
【図３】
0005740044.tif 000004
【図４】
0005740044.tif 000005