(57)【特許請求の範囲】
【請求項１】
接合型トランジスタのゲート駆動回路において、
前記接合型トランジスタのスイッチング時に、前記接合型トランジスタを、当該接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い高駆動能力レベルで駆動した後、前記基準駆動能力レベルで駆動する駆動手段と、
前記高駆動能力レベルで駆動する駆動時間を設定する駆動時間設定手段と、を備え、
前記駆動時間は、前記接合型トランジスタの遷移に要するスイッチング時間よりも短い時間に設定されることを特徴とするゲート駆動回路。
【請求項２】
接合型トランジスタのゲート駆動回路において、
前記接合型トランジスタのスイッチング時に、前記接合型トランジスタを、当該接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い高駆動能力レベルで駆動した後、前記基準駆動能力レベルで駆動する駆動手段と、
前記接合型トランジスタのドレイン電位を検出するドレイン電位検出手段と、を備え、
前記駆動手段は、前記ドレイン電位検出手段で検出した前記ドレイン電位をもとに前記高駆動能力レベルから前記基準駆動能力レベルへの切り換えタイミングを決定し、当該切り換えタイミングは、前記高駆動能力レベルで駆動する駆動時間が、前記接合型トランジスタの遷移に要するスイッチング時間よりも短くなるように設定されることを特徴とするゲート駆動回路。
【請求項３】
前記駆動手段は、前記接合型トランジスタの遷移終了とみなすことの可能なターンオン時の閾値を有し、
前記ドレイン電位が前記ターンオン時の閾値以下となるタイミング以前のタイミングを、ターンオン時の前記切り換えタイミングとして設定することを特徴とする請求項２記載のゲート駆動回路。
【請求項４】
前記駆動手段は、前記接合型トランジスタの遷移終了とみなすことの可能なターンオフ時の閾値を有し、
前記ドレイン電位が前記ターンオフ時の閾値以上となるタイミング以前のタイミングを、ターンオフ時の前記切り換えタイミングとして設定することを特徴とする請求項２又は請求項３記載のゲート駆動回路。
【請求項５】
前記切り換えタイミングとなった時点から、前記接合型トランジスタを駆動する駆動能力レベルが実際に前記基準駆動能力レベルとなるまでの所要時間を反応時間とし、
前記ターンオン時の閾値は、前記接合型トランジスタの遷移終了とみなすことの可能なタイミングよりも前記反応時間だけ早いタイミングに相当する値に設定されることを特徴とする請求項３記載のゲート駆動回路。
【請求項６】
前記切り換えタイミングとなった時点から、前記接合型トランジスタを駆動する駆動能力レベルが実際に前記基準駆動能力レベルとなるまでの所要時間を反応時間とし、
前記ターンオフ時の閾値は、前記接合型トランジスタの遷移終了とみなすことの可能なタイミングよりも前記反応時間だけ早いタイミングに相当する値に設定されることを特徴とする請求項４記載のゲート駆動回路。
【請求項７】
接合型トランジスタのゲート駆動方法であって、
前記接合型トランジスタのスイッチング時に、前記接合型トランジスタを、当該接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い高駆動能力レベルで駆動し、
前記接合型トランジスタの遷移に要するスイッチング時間よりも短い時間、前記高駆動能力レベルで駆動した後、前記基準駆動能力レベルに切り替えることを特徴とするゲート駆動方法。
【請求項８】
接合型トランジスタのゲート駆動方法であって、
前記接合型トランジスタのスイッチング時に、前記接合型トランジスタを、当該接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い高駆動能力レベルで駆動し、
前記高駆動能力レベルで駆動する駆動時間が、前記接合型トランジスタの遷移に要するスイッチング時間よりも短くなるように、前記接合型トランジスタのドレイン電位から決定されるタイミングで、前記高駆動能力レベルから前記基準駆動能力レベルに切り換えることを特徴とするゲート駆動方法。
【請求項９】
前記接合型トランジスタの遷移終了とみなすことの可能なターンオン時の閾値を予め設定しておき、
前記ドレイン電位が前記ターンオン時の閾値以下となるタイミング以前に前記基準駆動能力レベルでの駆動に切り換えることを特徴とする請求項８記載のゲート駆動方法。
【請求項１０】
前記接合型トランジスタの遷移終了とみなすことの可能なターンオフ時の閾値を予め設定しておき、
前記ドレイン電位が前記ターンオフ時の閾値以上となるタイミング以前に前記基準駆動能力レベルでの駆動に切り換えることを特徴とする請求項８又は請求項９記載のゲート駆動方法。
【請求項１１】
前記切り換えタイミングとなった時点から、前記接合型トランジスタを駆動する駆動能力レベルが実際に前記基準駆動能力レベルとなるまでの所要時間を反応時間とし、
前記ターンオン時の閾値は、前記接合型トランジスタの遷移終了とみなすことの可能なタイミングよりも前記反応時間だけ早いタイミングで前記基準駆動能力レベルでの駆動への切り換えが開始されるように設定されることを特徴とする請求項９記載のゲート駆動方法。
【請求項１２】
前記切り換えタイミングとなった時点から、前記接合型トランジスタを駆動する駆動能力レベルが実際に前記基準駆動能力レベルとなるまでの所要時間を反応時間とし、
前記ターンオフ時の閾値は、前記接合型トランジスタの遷移終了とみなすことの可能なタイミングよりも前記反応時間だけ早いタイミングで前記基準駆動能力レベルでの駆動への切り換えが開始されるように設定されることを特徴とする請求項１０記載のゲート駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート−ドレイン間に接合容量が存在する接合型トランジスタ（Field Effect Transistor）のゲート駆動回路及びゲート駆動方法に関する。
【背景技術】
【０００２】
炭化ケイ素（ＳｉＣ、シリコンカーバイト）等からなる接合型トランジスタ或いは、ＳＩＴ（Static Induction Transistor  静電誘導トランジスタ）等ともいわれる、ゲート−ドレイン間に接合容量が存在するトランジスタ（以後、接合型トランジスタという）においては、ゲート駆動時にミラー効果により、ゲート−ドレイン間の容量が大きく見え、この容量のためにスイッチング動作が遅くなることが知られている。
このようにゲート−ドレイン間に接合容量が存在する接合型トランジタの駆動方式として、例えば図１５に示すように、接合型トランジスタを駆動する際にゲート駆動能力を高くするようにしたものが知られている（例えば、非特許文献１参照）。
【０００３】
図１５は、トランジスタ（ＳｉＣ  ＪＦＥＴ）を矩形波からなる駆動信号Ｓｍでオン／オフするゲート駆動回路を表したものであって、トランジスタ（ＳｉＣ  ＪＦＥＴ）のターンオン時にゲートを駆動する経路を２つ有している。すなわち、トランジスタＳ１のドレインが電源“＋Ｖ１”に接続されソースが抵抗Ｒ２を介してトランジスタ（ＳｉＣ  ＪＦＥＴ）のゲートに接続される経路と、トランジスタＳ２のドレインが電源“＋Ｖ２”に接続されソースが抵抗Ｒ１を介してトランジスタ（ＳｉＣ  ＪＦＥＴ）のゲートに接続される経路とを備えている。
【０００４】
トランジスタＳ２及び抵抗Ｒ１からなる経路は、トランジスタ（ＳｉＣ  ＪＦＥＴ）のゲート駆動電圧として必要な電圧レベルである通常のゲート駆動電圧レベルを印加するための駆動経路である。一方、トランジスタＳ１及び抵抗Ｒ２からなる経路は、通常のゲート駆動電圧レベルよりもゲート駆動能力を上げるための駆動経路である。このトランジスタＳ１のゲートには、Ｐｕｌｓｅ  Ｇｅｎｅｒａｔｏｒ回路ＰＧで生成される駆動パルスが入力される。Ｐｕｌｓｅ  Ｇｅｎｅｒａｔｏｒ回路ＰＧは、駆動信号Ｓｍの立ち上がり変化が生じた時点から短時間の間、ＨＩＧＨレベルとなる駆動パルスを作成する。この駆動パルスがトランジスタＳ１のゲートに印加されることによって、トランジスタＳ１及び抵抗Ｒ２からなる経路により、通常のゲート駆動電圧レベルよりもゲート駆動能力を上げるための電圧レベルが生成される。この電圧レベルが通常のゲート駆動電圧レベルに重畳され、これにより、駆動信号Ｓｍの立ち上がりから短時間の間、ゲート駆動能力を上げることによって、ミラー効果によるスイッチング時間の遅れを減少させている。
【０００５】
このように、ミラー効果によるスイッチング時間の遅れを減少させる方法として、例えば、図１６に示すように、トランジスタのゲート駆動電流を制御する方法も提案されている（例えば、特許文献１参照）。
図１６は、接合型トランジスタからなるトランジスタ１８１のゲート駆動回路であって、トランジスタ１８１側から負荷側に流れる電流値をカレントトランス１１６でセンシングしたセンシング情報や、各トランジスタ１８１のゲート電位の情報を取得し、これら各種情報をもとに、各トランジスタ１８１の変化状態、例えばミラー効果の起きている期間に入ったかどうかを信号生成手段１１３で判断し、信号生成手段１１３により、定電流回路１１４を制御することによって、トランジスタ１８１のゲート駆動能力を変化させている。すなわち、ゲート電流をミラー期間に増大させることによって、スイッチング時間の遅れを抑制するようにしている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２２８４４７号公報
【非特許文献】
【０００７】
【非特許文献１】“Ａｐｐｌｉｃａｔｉｏｎ  Ｎｏｔｅｓ”、Ｓｉｌｉｃｏｎ  Ｃａｒｂｉｄｅ  Ｅｎｈａｎｃｅｍｅｎｔ−Ｍｏｄｅ  Ｊｕｎｃｔｉｏｎ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ  ａｎｄ  Ｒｅｃｏｍｍｅｎｄａｔｉｏｎｓ  ｆｏｒ  Ｕｓｅ、[online]、ＳｅｍｉＳｏｕｔｈ、[平成２２年２月１０日検索]、インターネット＜ＵＲＬ：http://www.semisouth.com/application/application.html＞
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、上述のように、接合型トランジスタは、ゲート−ドレイン間に、接合容量によるミラー効果が発生するため、スイッチング時間が遅くなるという問題がある。これを解決するためには、駆動時に一定期間、ゲート駆動電流やゲート駆動電圧などのゲート駆動能力を高くするという手法が有効である。このゲート駆動能力を高く保つ期間は、駆動対象である接合型トランジスタの個々の接合容量に依存するため、トランジスタ毎にゲート駆動能力を高く保つ期間を設定する必要がある。若しくは、ほぼ同等のスイッチング時間の改善を与える一定のゲート駆動能力を高く保つ期間を設定する必要がある。
【０００９】
ここで、接合型トランジスタでは、その構造上、ＩＧＢＴやパワーＭＯＳトランジスタと異なり、ゲート−ソース間、ゲート−ドレイン間のｐｎ接合特性に留意した駆動が必要である。すなわち本出願人は、ゲート駆動能力を上げるためにゲート駆動電圧を上げる場合、ｐｎ接合を順方向にする駆動を続けると、大きなダイオード順方向電流が流れ、電力損失となることを見出した。
そのため、接合型トランジスタにおいて各接合型トランジスタのゲート駆動能力を的確に制御し、且つ電力損失を低減することの可能な駆動方法が望まれていた。
本発明は、このような課題に鑑みてなされたものであり、その目的とするところは、接合型トランジスタの駆動電力の損失を防ぎ、且つスイッチング時間を高速化することの可能なゲート駆動回路及びゲート駆動方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の請求項１にかかるゲート駆動回路は、接合型トランジスタのゲート駆動回路において、前記接合型トランジスタのスイッチング時に、前記接合型トランジスタを、当該接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い高駆動能力レベルで駆動した後、前記基準駆動能力レベルで駆動する駆動手段と、前記高駆動能力レベルで駆動する駆動時間を設定する駆動時間設定手段と、を備え、前記駆動時間は、前記接合型トランジスタの遷移に要するスイッチング時間よりも短い時間に設定されることを特徴としている。
【００１１】
また、本発明の請求項２にかかるゲート駆動回路は、接合型トランジスタのゲート駆動回路において、前記接合型トランジスタのスイッチング時に、前記接合型トランジスタを、当該接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い高駆動能力レベルで駆動した後、前記基準駆動能力レベルで駆動する駆動手段と、前記接合型トランジスタのドレイン電位を検出するドレイン電位検出手段と、を備え、前記駆動手段は、前記ドレイン電位検出手段で検出した前記ドレイン電位をもとに前記高駆動能力レベルから前記基準駆動能力レベルへの切り換えタイミングを決定し、当該切り換えタイミングは、前記高駆動能力レベルで駆動する駆動時間が、前記接合型トランジスタの遷移に要するスイッチング時間よりも短くなるように設定されることを特徴としている。
【００１２】
また、請求項３にかかるゲート駆動回路は、前記駆動手段は、前記接合型トランジスタの遷移終了とみなすことの可能なターンオン時の閾値を有し、前記ドレイン電位が前記ターンオン時の閾値以下となるタイミング以前のタイミングを、ターンオン時の前記切り換えタイミングとして設定することを特徴としている。
また、請求項４にかかるゲート駆動回路は、前記駆動手段は、前記接合型トランジスタの遷移終了とみなすことの可能なターンオフ時の閾値を有し、前記ドレイン電位が前記ターンオフ時の閾値以上となるタイミング以前のタイミングを、ターンオフ時の前記切り換えタイミングとして設定することを特徴としている。
【００１３】
さらに、請求項５にかかるゲート駆動回路は、前記切り換えタイミングとなった時点から、前記接合型トランジスタを駆動する駆動能力レベルが実際に前記基準駆動能力レベルとなるまでの所要時間を反応時間とし、前記ターンオン時の閾値は、前記接合型トランジスタの遷移終了とみなすことの可能なタイミングよりも前記反応時間だけ早いタイミングに相当する値に設定されることを特徴としている。
【００１４】
さらにまた、請求項６にかかるゲート駆動回路は、前記切り換えタイミングとなった時点から、前記接合型トランジスタを駆動する駆動能力レベルが実際に前記基準駆動能力レベルとなるまでの所要時間を反応時間とし、前記ターンオフ時の閾値は、前記接合型トランジスタの遷移終了とみなすことの可能なタイミングよりも前記反応時間だけ早いタイミングに相当する値に設定されることを特徴としている。
【００１５】
また、本発明の請求項７にかかるゲート駆動方法は、接合型トランジスタのゲート駆動方法であって、前記接合型トランジスタのスイッチング時に、前記接合型トランジスタを、当該接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い高駆動能力レベルで駆動し、前記接合型トランジスタの遷移に要するスイッチング時間よりも短い時間、前記高駆動能力レベルで駆動した後、前記基準駆動能力レベルに切り替えることを特徴としている。
【００１６】
また、本発明の請求項８にかかるゲート駆動方法は、接合型トランジスタのゲート駆動方法であって、前記接合型トランジスタのスイッチング時に、前記接合型トランジスタを、当該接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い高駆動能力レベルで駆動し、前記高駆動能力レベルで駆動する駆動時間が、前記接合型トランジスタの遷移に要するスイッチング時間よりも短くなるように、前記接合型トランジスタのドレイン電位から決定されるタイミングで、前記高駆動能力レベルから前記基準駆動能力レベルに切り換えることを特徴としている。
【００１７】
また、請求項９にかかるゲート駆動方法は、前記接合型トランジスタの遷移終了とみなすことの可能なターンオン時の閾値を予め設定しておき、前記ドレイン電位が前記ターンオン時の閾値以下となるタイミング以前に前記基準駆動能力レベルでの駆動に切り換えることを特徴としている。
また、請求項１０にかかるゲート駆動方法は、前記接合型トランジスタの遷移終了とみなすことの可能なターンオフ時の閾値を予め設定しておき、前記ドレイン電位が前記ターンオフ時の閾値以上となるタイミング以前に前記基準駆動能力レベルでの駆動に切り換えることを特徴としている。
【００１８】
さらに、請求項１１にかかるゲート駆動方法は、前記切り換えタイミングとなった時点から、前記接合型トランジスタを駆動する駆動能力レベルが実際に前記基準駆動能力レベルとなるまでの所要時間を反応時間とし、前記ターンオン時の閾値は、前記接合型トランジスタの遷移終了とみなすことの可能なタイミングよりも前記反応時間だけ早いタイミングで前記基準駆動能力レベルでの駆動への切り換えが開始されるように設定されることを特徴としている。
【００１９】
さらにまた、請求項１２にかかるゲート駆動方法は、前記切り換えタイミングとなった時点から、前記接合型トランジスタを駆動する駆動能力レベルが実際に前記基準駆動能力レベルとなるまでの所要時間を反応時間とし、前記ターンオフ時の閾値は、前記接合型トランジスタの遷移終了とみなすことの可能なタイミングよりも前記反応時間だけ早いタイミングで前記基準駆動能力レベルでの駆動への切り換えが開始されるように設定されることを特徴としている。
【発明の効果】
【００２０】
本発明によれば、接合型トランジスタのスイッチング時に、接合型トランジスタのスイッチング動作に必要な基準駆動能力レベルよりも駆動能力の高い、高駆動能力レベルで駆動した後、基準駆動能力レベルに切り換えるため、接合型トランジスタのミラー効果によりスイッチング時間が長くなることを抑制することができる。また、基準駆動能力レベルへの切り換えタイミングを、接合型トランジスタの遷移に要するスイッチング時間に基づいて設定し、スイッチング時間よりも短い時間相当だけ高駆動能力レベルで駆動した時点で、基準駆動能力レベルに切り換えるようにしたため、接合型トランジスタのスイッチング期間が終了する前のタイミングで、基準駆動能力レベルへの切り換えを行なうことができる。
【００２１】
前記接合型トランジスタのスイッチング期間はミラー期間と同等程度であるため、接合型トランジスタのスイッチング期間が終了する前のタイミング、すなわち、ミラー期間が終了する前のタイミングで基準駆動能力レベルへの切り換えを行なうことができることになる。そのため、ミラー期間終了後も高駆動能力レベルで駆動されることに起因して接合型トランジスタのｐｎ接合により形成されるダイオードに不要な順方向電流が流れることを回避し、接合型トランジスタの駆動電力の損失を低減することができる。
【００２２】
特に、接合型トランジスタのドレイン電位を検出し、この検出したドレイン電位をもとに高駆動能力レベルから前記基準駆動能力レベルへの切換タイミングを決定することにより、ドレイン電位からミラー期間が終了するタイミングを判断することができ、ミラー期間の終了タイミングを的確に検出して、基準駆動能力レベルへの切り換えを行なうことができる。そのため、接合型トランジスタの駆動電力の損失をより確実に低減することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の第１の実施の形態におけるゲート駆動回路を含むシステム構成例である。
【図２】接合型トランジスタがターンオンする場合のドレイン電位ＶＤ、ゲート電位ＶＧ、ドレイン電流ＩＤの時間変化を表す波形図の一例である。
【図３】接合型トランジスタがターンオフする場合のドレイン電位ＶＤ、ゲート電位ＶＧ、ドレイン電流ＩＤの時間変化を表す波形図の一例である。
【図４】（ａ）は接合型トランジスタの要素構造を表す説明図、（ｂ）は（ａ）の要素構造と等価な回路モデルである。
【図５】高電位駆動をした場合及び非高電位駆動とした場合の各部の電位の時間変化を表す波形図の一例である。
【図６】第１の実施の形態におけるゲート駆動回路の一例を示す機能構成図である。
【図７】図６のパルス幅設定部の一例を示す構成図である。
【図８】高駆動パルス幅とドレイン電圧の立ち下がり時間との対応を表す特性図である。
【図９】駆動電圧生成部の一例を示す構成図である。
【図１０】ゲート駆動信号の一例を示す波形図である。
【図１１】重畳パルス生成部の一例を示す構成図である。
【図１２】本発明の第２の実施の形態におけるゲート駆動回路を含むシステム構成例である。
【図１３】第２の実施の形態におけるゲート駆動回路の一例を示す機能構成図である。
【図１４】ターンオン閾値Ｖthonの設定方法を説明するための説明図である。
【図１５】従来の接合型トランジスタのゲート駆動方式によるゲート駆動回路の一例である。
【図１６】従来のゲート駆動方式によるゲート駆動回路の一例である。
【発明を実施するための形態】
【００２４】
以下、図面を参照して本発明の実施の形態を説明する。
まず、第１の実施の形態を説明する。
初めに、本発明によるゲート駆動回路の動作原理を説明する。
図１は、接合型トランジスタ及びこの接合型トランジスタを駆動するゲート駆動回路を備えたシステムの一例を示す構成図である。
図１において、１はゲート駆動回路、２はゲート駆動回路１の駆動対象である接合型トランジスタであって、接合型トランジスタ、或いはＳＩＴ等ともいわれるトランジスタである。また、３は主電源、４は、主電源３と接合型トランジスタ２のドレインとの間に接続される負荷、５は、ゲート駆動回路１と接合型トランジスタ２のゲートとの間に介挿される外付け抵抗であって、接合型トランジスタ２のソースはＧＮＤ電位に接続されている。
【００２５】
ゲート駆動回路１は、図示しない上位装置から接合型トランジスタ２をオン／オフするためのゲート制御信号Ｓｃを入力し、ゲート制御信号Ｓｃに応じて接合型トランジスタ２のゲートを駆動するためのゲート駆動信号Ｓｇを生成する。そして、生成したゲート駆動信号Ｓｇを、外付け抵抗５を介して接合型トランジスタ２のゲートに供給する。これにより、接合型トランジスタ２がオン／オフ駆動され、接合型トランジスタ２がオン状態となることにより、主電源３に接続された負荷４が駆動される。
接合型トランジスタ２のドレイン電位ＶＤは、接合型トランジスタ２がオン／オフすることにより、主電源３の電源電位である高電位ＶＤＤと、グランド電位ＧＮＤとの間を遷移する。
【００２６】
図２及び図３は、接合型トランジスタ２がスイッチング動作するときの各部の状態を表した波形図である。
図２は、接合型トランジスタ２がターンオンする場合、図３はターンオフする場合の、接合型トランジスタ２のドレイン電位ＶＤ（一点鎖線）、ゲート電位ＶＧ（破線）、ドレイン電流ＩＤ（実線）の時間変化を表したものであり、横軸は時間、縦軸は電圧〔Ｖ〕及び電流〔Ａ〕である。なお、図２及び図３は、接合型トランジスタ２として、ドレイン電位が４００〔Ｖ〕であるときに、４〔Ａ〕程度の電流駆動を行うことの可能な接合型トランジスタを適用したものであって、横軸の最小メモリは１０〔ｎｓ〕である。また、ターンオン時にはゲートオン電位として例えば“２．５〔Ｖ〕”をゲートに印加し、ターンオフ時にはゲートオフ電位として例えば“−５〔Ｖ〕”をゲートに印加した。
【００２７】
図２に示すように、ターンオン時には、ゲート電位ＶＧの信号波形は、ゲートオフ電位から上昇するが、上昇の途中でフラットな期間（時点ｔ１〜ｔ２）が発生している。このフラットな期間（時点ｔ１〜ｔ２）がミラー効果の起こっている期間、すなわちミラー期間である。
また、ドレイン電流ＩＤは、ターンオンに伴い零電流から急激に増加し、多少増減した後、一定電流に収束している。
【００２８】
一方、ドレイン電位ＶＤの波形は、ターンオンに伴い高電位から緩やかに減少し、ほぼゼロ電位に収束する。このドレイン電位ＶＤの変化は、前記ゲート電位ＶＧのミラー期間にほぼ対応して、高電位から緩やかにゼロ電位へと遷移しているのが分かる。
そして、ミラー期間が終了し、ミラー効果が生じる要因となるミラー容量へのチャージアップが終了すると、ゲート電位ＶＧは、ゲート駆動信号Ｓｇに応じた電位すなわち、ゲートオン電位まで上昇する。このとき、接合型トランジスタ２自体の状態遷移は、ドレイン電位ＶＤがほぼゼロ電位に達するところで終了する。
【００２９】
同様に図３に示すように、ターンオフ時のゲート電位ＶＧも、ターンオフに伴いゲート電位ＶＧをゲート駆動回路１側で引き下げようとしても、ミラー容量の放電が行われるミラー期間（時点ｔ５〜ｔ６）でフラットとなる特性を示す。このミラー期間に対応してドレイン電位ＶＤが緩やかに高電位に上昇する。そして、ミラー期間の終了とほぼ対応して、ドレイン電位ＶＤは高電位に収束する。
【００３０】
また、ドレイン電流ＩＤは、ドレイン電位ＶＤが高電位に収束するのと同等のタイミングで一定電流が流れる状態から零電流に切り換わっている。
このように、ミラー期間と接合型トランジスタ２のスイッチング期間とドレイン電位ＶＤのスイッチング期間とはほぼ対応している。そこで、本発明のゲート駆動回路１では、これら期間がほぼ対応し、ミラー期間の継続時間と接合型トランジスタ２のスイッチング時間とドレイン電位ＶＤのスイッチング時間とがほぼ一致することを利用して、接合型トランジスタ２を駆動制御する。
【００３１】
なおここでいう接合型トランジスタのスイッチング期間とは、ゲートにゲート駆動電圧が印加された時点から、このゲートへのゲート駆動電圧の印加に伴うドレイン電位ＶＤ及びドレイン電流ＩＤの変化が収束するまでの期間をいう。前記接合型トランジスタのスイッチング時間とは、接合型トランジスタのスイッチング期間の継続時間のことをいう。また、ドレイン電位ＶＤのスイッチング期間とは、ゲートへのゲート駆動電圧の印加に伴うドレイン電位ＶＤの変化の開始時点から変化の終了時点までの期間をいう。前記ドレイン電位ＶＤのスイッチング時間とは、ドレイン電位ＶＤのスイッチング期間の継続時間をいう。
【００３２】
前記ミラー期間の継続、終了などの状態は、前記図２や図３に示す各部の波形変化に基づき検出することができる。例えば、ドレイン電位ＶＤのゼロ電位、若しくは高電位への収束状態に基づき、ミラー期間の継続、終了等の状態把握を行なうことができる。また、ゲート電位ＶＧは、ミラー期間はゲート電位ＶＤの変化率が小さくなること、またゲート電位ＶＧは、ミラー期間終了後には大きな変化を示すことなどを利用することで、ミラー期間の状態把握を行なうことができる。
【００３３】
図４（ａ）は、接合型トランジスタ２の要素構造を示した図であって、図４（ｂ）は図４（ａ）の要素構造と等価な回路モデルである。
接合型トランジスタ２は、図４（ａ）に示すように、ソース電極１４及びドレイン電極１５と接続される、対向して設けられた“ｎ＋型”領域１１ａ、１１ｂと、“ｎ＋型”領域１１ａと“ｎ＋型”領域１１ｂとの間に設けられた“ｎ−型”領域１２と、ゲート電極１６と接続される“ｐ＋型”領域１３ａ、１３ｂとから構成される。図４（ａ）に示すように、ゲート電極１６とソース電極１４との間及びゲート電極１６とドレイン電極１５との間にそれぞれｐｎ接合があり、このｐｎ接合は、図４（ｂ）の回路モデルでは、それぞれダイオードＤ２、Ｄ１で表現される。
【００３４】
そして、接合型トランジスタ２は、図４（ｂ）に示すように、ゲート電極１６と抵抗Ｒを介してダイオードＤ１及びＤ２のアノードが接続され、ダイオードＤ１及びＤ２のカソードが、ドレイン電極１５及びソース電極１４間に介挿された定電流源Ｍ１の両端に接続された回路と等価な回路として表すことができる。
前記ゲート電極１６とソース電極１４との間、及びゲート電極１６とドレイン電極１５との間のｐｎ接合のｐｎ接合容量は、ダイオードＤ１、Ｄ２のもつ容量成分として扱われる。
【００３５】
ターンオン時には、ドレイン電位ＶＤの低下とともに、このゲート電極１６及びドレイン電極１５間のｐｎ接合容量成分が接合型トランジスタ２によるゲイン倍の容量の大きさに見えるミラー効果が発生することになる。接合型トランジスタ２のスイッチング時間を短縮するためには、この容量、すなわちミラー容量を高速にチャージする必要がある。
ミラー容量を高速にチャージする方法として、例えば、ゲート駆動電流を増やすためにゲート駆動電圧を、ｐｎ接合が順方向駆動となる程度に大きくすることが考えられる。しかしながら、本出願人は、このようにゲート駆動電圧を大きくする方法を採用した場合、ｐｎ接合容量がチャージアップされた後も、ゲート駆動電圧が大きな状態で引き続きゲートを駆動することは、ゲート電極１６及びソース電極１４間のｐｎ接合により形成されるダイオードＤ２に大きな順方向電流を流す効果があることを見出した。このように順方向電流を流すことはすなわち、電力損失につながる。
【００３６】
そこで、本実施形態では、接合型トランジスタを、ゲート駆動能力レベルの高い高駆動能力レベル電圧で所定期間駆動した後、この高駆動能力レベル電圧よりもゲート駆動能力レベルの低い基準駆動能力レベル電圧で駆動する。前記高駆動能力レベル電圧で駆動する期間は、駆動対象の接合型トランジスタのスイッチング特性に応じて設定する。
すなわち、駆動対象の接合型トランジスタのスイッチング特性を事前に調べる。具体的には、高駆動能力レベル電圧で駆動した場合の接合型トランジスタのミラー容量のチャージアップに要する所要時間を求める。そして、この所要時間の間は、ゲート駆動電圧レベルを高駆動能力レベル電圧とし、ミラー容量のチャージアップが完了した時点で基準駆動能力レベル電圧に切り換える。
【００３７】
前記基準駆動能力レベル電圧は、前記接合型トランジスタのｐｎ接合に大きな順方向電流を流す順方向駆動にならない電圧レベルであり、且つ、接合型トランジスタ２のターンオンを保つ電圧レベルに設定される。また、前記高駆動能力レベル電圧は、基準駆動能力レベル電圧よりも高く、且つゲート駆動電圧の定格範囲内の値に設定される。なお、後述のように、この高駆動能力レベル電圧の大きさによってミラー期間の継続時間が決定される。
【００３８】
前記高駆動能力レベル電圧及び基準駆動能力レベル電圧、高駆動能力レベル電圧を印加する期間を、上記のように設定することによって、前記順方向駆動となることが回避されることになる。また、接合型トランジスタ２の遷移が終了した後もゲート電位ＶＧを高電位に保つことは電力的に無駄であり、次のターンオフ制御の際に、電位変化に時間を要することにもなるため、この点からもゲート電位ＶＧを下げることが望ましい。
【００３９】
図５は、ターンオン時にゲートを、接合型トランジスタ２のｐｎ接合が順方向駆動になる程度に大きな電圧で駆動する高電圧駆動の場合（実線）、すなわちゲート駆動能力を高めた場合と、高電圧駆動しない場合（破線）、すなわちゲート駆動信号としてゲートオフ電位からゲートオン電位に変化する矩形波からなる駆動電圧で駆動した場合（通常のゲート駆動能力の場合）の、各部の電圧波形の変化例を示したものある。なお、横軸は時間、縦軸は電圧〔Ｖ〕である。なお、この図５においても、接合型トランジスタ２として、ドレイン電位が４００〔Ｖ〕であるときに、４〔Ａ〕程度の電流駆動を行うことの可能な接合型トランジスタを適用した。横軸の最小メモリは５０〔ｎｓ〕である。また、ゲートオン電位は“２．５〔Ｖ〕”、ゲートオフ電位は“−５〔Ｖ〕”とした。
【００４０】
図５において、Ｓｇｏｖ及びＳｇｘは、それぞれ、高電圧駆動した場合と高電圧駆動しない場合のゲート駆動回路１の出力信号、すなわちゲート駆動信号である。高電圧駆動する場合には、ゲート駆動信号Ｓｇｏｖを、ゲートオフ電位の“−５〔Ｖ〕”から立ち上がり“４．５〔Ｖ〕”で駆動し、高電圧駆動終了後は、“２．５〔Ｖ〕”に下がるように変化させている。高電圧駆動をしない場合は、ゲート駆動信号Ｓｇｘを、ゲートオフ電位の、“−５〔Ｖ〕から立ち上がり、そのままゲートオン電位の“２．５〔Ｖ〕”を維持するように変化させている。
【００４１】
図５において、ＶＧｏｖ及びＶＧｘは、それぞれ、高電圧駆動をした場合（実線）と高電圧駆動しない場合（破線）の、接合型トランジスタ２のゲート電位である。高電圧駆動をした場合、ゲート電位ＶＧｏｖは、ゲート駆動回路１からのゲート駆動信号Ｓｇｏｖの増加に伴って増加し、ゲート電位ＶＧｏｖの変化がフラットとなるミラー期間ｔ１１〜ｔ１２を経て再度上昇する。高電圧駆動をしない場合も同様に、ゲート電位ＶＧｘは、ゲート駆動信号Ｓｇｘの増加に伴って増加し、ゲート電位ＶＧｘの変化がフラットとなるミラー期間ｔ１１〜ｔ１３を経て再度上昇する。
【００４２】
図５において、ＶＤｏｖ及びＶＤｘは、それぞれ高電圧駆動をした場合（実線）と高電圧駆動しない場合（破線）の、接合型トランジスタ２のドレイン電位である。高電圧駆動をした場合、ドレイン電位ＶＤｏｖは、ゲート駆動信号Ｓｇｏｖの立ち上がりに伴って緩やかに減少する。同様に、高電圧駆動をしない場合も、ドレイン電位ＶＤｘは、ゲート駆動信号Ｓｇｘの立ち上がりに伴って緩やかに減少する。
ここで、高電圧駆動をした場合と高電圧駆動をしない場合とにおいて、ミラー期間を比較すると、高電圧駆動をした場合には、ミラー期間はｔ１１〜ｔ１２間の期間Ｌ１（約８０〔ｎｓ〕程度）であるのに対し、高電圧駆動をしない場合には、ミラー期間はｔ１１〜ｔ１３間の期間Ｌ１よりも長い期間Ｌ２（約１８０〔ｎｓ〕程度）となっている。つまり、高電圧駆動をすることによりミラー期間が短くなっていることがわかる。
【００４３】
このミラー期間の長さは高電圧駆動する際の、駆動電圧に依存する。高電圧駆動をし続けると、ミラー期間終了後に、ゲート電位ＶＧｏｖはゲート駆動信号Ｓｇｏｖに依存した電圧レベルに到達し、ゲート駆動信号Ｓｇｏｖが下げられると、それに応じてゲート電位ＶＧｏｖも低下する。
ここで、このミラー期間（ｔ１１〜ｔ１２）終了後の、高電圧駆動となっている期間のゲート電位ＶＧｏｖは、図５の場合、４〔Ｖ〕程度であり、図４に示す、接合型トランジスタ２のゲート電極１６及びソース電極１４間のｐｎ接合からなるダイオードＤ１、Ｄ２の順方向電圧（例えば２．８〔Ｖ〕−３．０〔Ｖ〕程度）よりも大きい。このように、高電圧駆動となっている期間の電圧が、接合型トランジスタ２のｐｎ接合からなるダイオードＤ１、Ｄ２の順方向電圧よりも高い場合には、ミラー期間終了後、ダイオードＤ２に大きな順方向電流が流れることになる。
【００４４】
一方、ターンオフ時もミラー容量を高速放電するために、ゲート駆動電圧を大きく引き下げる必要がある。この場合も、放電終了後もさらにゲート駆動電圧を大きく引き下げた状態での駆動（すなわちゲート駆動能力を高めた状態での駆動）を続け、ターンオフのためにゲート電位ＶＧをより低い値に保つことは、ターンオン時と同様の理由で電力的に無駄である。また、次のターンオン時には、ゲート電位ＶＧを低いレベルから立ち上げることになり、スイッチング時間がかかることになる。
このため、本実施形態では、ターンオフ時もミラー容量の放電終了後、速やかにゲート電位ＶＧを接合型トランジスタ２のオフ状態を保つことの可能な電圧レベルに戻し、通常のゲート駆動能力での駆動を行う。
【００４５】
以下、図面を参照して本発明によるゲート駆動回路の実施形態を説明する。
図６は本発明を適用したゲート駆動回路１の一例を示す構成図である。
このゲート駆動回路１は、図示しない上位装置からのゲート制御信号Ｓｃを入力とし、ゲート駆動能力を高めた状態での駆動、すなわち高駆動能力レベルで駆動するための電圧（以下、高駆動能力レベル電圧という）と通常のゲート駆動能力レベル（以下、基準駆動能力レベルともいう。）で駆動するための電圧（以下、基準駆動能力レベル電圧という）とからなるゲート駆動信号Ｓｇを生成し、これを、外付け抵抗５を介して接合型トランジスタ２のゲート電極に印加する。
【００４６】
なお、前記基準駆動能力レベルとは、ターンオン時には、接合型トランジスタ２がオン状態に遷移後もオン状態を継続し且つゲートソース間のダイオードを順方向に駆動しないゲート駆動電圧の電圧レベルをいう。本実施の形態における接合型トランジスタ２では、ターンオン時の基準駆動能力レベルを“２．５Ｖ”としており、温度環境が２００℃であっても、前記ゲートソース間のダイオードを順方向駆動しない電圧レベルとしている。
【００４７】
一方、ターンオフ時の基準駆動能力レベルとは、接合型トランジスタ２がオフ状態にあるときの耐圧を所望の耐圧にし得る電圧レベルであり、且つノイズ耐性を考慮して決定されるゲート駆動電圧の電圧レベルをいう。本実施の形態における接合型トランジスタ２では、ゲート駆動電圧が“−３Ｖ”でオフ状態にあるときの耐圧が“１０００Ｖ”以上となるように、ノイズ耐性を考慮して、ターンオフ時の基準駆動能力レベルを、“−５Ｖ”としている。
ゲート制御信号Ｓｃは、図示しない上位装置から、例えばフォトカプラーを介して入力されるトランジスタのオン／オフ信号である。
【００４８】
本ゲート駆動回路１は、パルス幅設定部２０及び駆動電圧生成部２５から構成される。
パルス幅設定部２０は高駆動能力レベル電圧の継続時間を決める機能をもつ。このパルス幅設定部２０は、ゲートをオン／オフするためのゲート制御信号Ｓｃを入力とし、このゲート制御信号Ｓｃの立ち上がり、及び立下りのタイミングで、一定時間幅のパルスを発生するワンショット回路で構成される。このワンショット回路で発生されるパルスは駆動電圧生成部２５において、高駆動能力レベル電圧から基準駆動能力レベル電圧への切り換えの際の、電圧切り換えのタイミング信号として使われる。このパルス幅設定部２０の出力信号を駆動電圧切換信号Ｓｔとする。
【００４９】
ゲート制御信号Ｓｃの立ち上がり及び立下りタイミングで１ショットの一定時間幅のパルスを発生する前記ワンショット回路の一例を図７に示す。
このワンショット回路は、排他的論理和ＥＸＯＲ回路を備えており、ゲート制御信号Ｓｃを２つに分岐し、一方は、そのまま排他的論理和ＥＸＯＲ回路２０ａに入力し、他方は、インバータ回路２０ｂで遅延させた後、排他的論理和ＥＸＯＲ回路２０ａに入力し、排他的論理和ＥＸＯＲ回路２０ａから、インバータ回路２０ｂでの遅延相当分に相当したパルス幅のパルス波形を得るようになっている。そして、この排他的論理和ＥＸＯＲ回路２０ａの反転出力をインバータ２０ｃで反転した信号が、駆動電圧切換信号Ｓｔとして出力される。
【００５０】
なお、図７において、インバータ回路２０ｂを構成する２つのインバータを括弧ではさんでいるところの“ｎ”は２個のインバータのセットをｎ個接続するという意味であって、複数段のインバータを設けることによって遅延量を大きくすることができるようになっている。
なお、これに限らず、例えば、１セットのインバータどうしの間に、抵抗Ｒと容量Ｃとを入れてローパスフィルタを構成し、この抵抗Ｒと容量Ｃの時定数で遅延量、つまりパルス幅を設定することも可能である。
パルス幅設定部２０はターンオンとターンオフの場合に同じパルス幅となるように駆動電圧切換信号Ｓｔを生成するが、ターンオンとターンオフの場合とでパルス幅を異ならせることも可能である。この場合には、もう一系統同様の回路を設ければよい。
【００５１】
次に、インバータ回路２０ｂによる遅延量、駆動電圧切換信号Ｓｔのパルス幅の長さを決める方法の一例を説明する。
同一仕様を有する接合型トランジスタをゲート駆動する場合、事前にサンプリングを行って、そのスイッチング特性を調べる。具体的には、接合型トランジスタの短時間でのスイッチング動作を実現するために、高駆動能力レベル電圧でゲート駆動し、接合型トランジスタのスイッチングが完全に終了するまでゲート駆動を継続する。その継続時間を計測する。
【００５２】
ここで、上述のようにミラー容量の充放電に要する時間が接合型トランジスタのスイッチング時間をほぼ決定し、ドレイン電圧ＶＤのスイッチング時間が、このミラー容量の充放電に要する時間とほぼ同等の値をとる。そして、高駆動能力レベル電圧で駆動した場合のドレイン電圧ＶＤのスイッチング時間が、高駆動能力レベル電圧で駆動すべき最長の時間となる。ドレイン電圧ＶＤのスイッチング時間以上長い時間高駆動能力レベル電圧で駆動すると、ミラー容量の充放電に要する時間以上高駆動能力レベル電圧で駆動することになるため、ゲート−ソース間のダイオードに順方向電流を流すことになる。
【００５３】
また、サンプリングした接合型トランジスタ毎に、スイッチング時間はばらつく可能性がある。そのため、高駆動能力レベル電圧での駆動時間を、ある接合型トランジスタのスイッチング特性に基づいて設定したとしても、他の接合型トランジスタのスイッチング特性と設定された高駆動能力レベル電圧での駆動時間との関係によっては、ゲート−ソース間のダイオードに順方向電流が流れる可能性がある。
このように、ゲート−ソース間のダイオードに順方向電流を流さないようにする１つの方法として、サンプリングした複数の接合型トランジスタのスイッチング時間のデータ分布よりも短い時間をスイッチング時間の代表値とし、これを、高駆動能力レベル電圧での駆動時間として、前記駆動電圧切換信号Ｓｔのパルス幅を設定する方法が挙げられる。
【００５４】
この場合、パルス幅相当の接合型トランジスタのスイッチング時間よりも、より長いスイッチング時間を有する接合型トランジスタ、すなわち、スイッチング動作がより遅いスイッチング特性を持つ接合型トランジスタにとっては、高駆動能力レベル電圧での駆動時間は、この接合型トランジスタのスイッチング時間よりも短くなるため、スイッチング動作完了前、すなわち、ミラー容量の充放電が完了する前の時点で高駆動能力レベル電圧での駆動が終了することになる。しかしながら、高駆動能力レベル電圧での駆動に伴うスイッチング時間の短縮という改善により得られる効果は大きいため、これに比較すれば、ミラー容量の充放電が完了する前の時点で高駆動能力レベル電圧での駆動が終了することに伴う影響は小さい。このように、駆動対象の接合型トランジスタのスイッチング特性を検出し、接合型トランジスタのスイッチング時間に応じてパルス幅を設定する方法は、ダイオード順方向電流が流れることを避けながら、スイッチング時間の短縮を図ることができるので有効な方法である。
【００５５】
ここで、高駆動能力レベル電圧での駆動時間を、スイッチング特性として検出したスイッチング時間相当よりも短くした場合の、この接合型トランジスタの実際のスイッチング時間は一般に図８に示すようになる。
なお、図８は、接合型トランジスタのターンオン時のドレイン電圧の立ち下がり時間ＶＤ（Ｔｆ）（縦軸）の、高駆動能力レベル電圧での駆動時間を表す高駆動パルス幅（ｎｓ）（横軸）依存性を示した一例である。
【００５６】
高駆動能力レベル電圧が５〔Ｖ〕、基準駆動能力レベル電圧が２．５〔Ｖ〕で、高駆動能力レベル電圧での駆動が高駆動パルス幅時間続いた後に２．５〔Ｖ〕に立ち下がる条件での接合型トランジスタのスイッチング時間の変化を表している。
図８に示すように、高駆動パルス幅が５０〔ｎｓ〕のとき、ドレイン電圧の立ち下がり時間ＶＤ（Ｔｆ）はほぼ５０〔ｎｓ〕となっている。これに対し、高駆動能力レベル電圧での駆動を行わない場合、すなわち、高駆動パルス幅が零のときには、ドレイン電圧の立ち下がり時間ＶＤ（Ｔｆ）は略８０〔ｎｓ〕となっており、高駆動能力レベル電圧での駆動を行うことにより、３０〔ｎｓ〕のスイッチング時間の短縮効果が得られたことがわかる。
【００５７】
そして、高駆動パルス幅を短くしていくと、ドレイン電圧の立ち下り時間ＶＤ（Ｔｆ）が増加していくが、この場合の変化はリニア的で高駆動パルス幅が半分になっても高駆動能力レベル電圧で駆動しない場合のスイッチング時間よりも１５〔ｎｓ〕程度もスイッチング時間が短くなっており、スイッチングによるパワーロスの減少を考慮すると高駆動能力レベルでの駆動による効果を期待することができる。
【００５８】
そのため、高駆動能力レベルでの駆動から基準駆動能力レベルでの駆動への切り換えを、スイッチング特性から得られる接合型トランジスタのスイッチング時間よりも前のタイミングで行なうことも可能である。
なお、ここでは接合型トランジスタのスイッチング時間を、ドレイン電圧ＶＤから推測する場合について説明したが、これに限るものではなく、ゲート電圧ＶＧの変化、若しくはゲート電流値の変化、接合型トランジスタのソース電流値の変化などからも知ることができる。
また、ここでは、ターンオン時について説明したが、ターンオフ時についても同様である。
【００５９】
次に、図９により駆動電圧生成部２５について説明する。
駆動電圧生成部２５は、図示しない上位装置からのゲート制御信号Ｓｃと、パルス幅設定部２０からの駆動電圧切換信号Ｓｔとを入力とし、図１０に示すターンオン時及びターンオフ時の各駆動電圧レベルが２つの電位からなるゲート駆動信号Ｓｇを生成し、これを、外付け抵抗５を介して接合型トランジスタ２のゲート電極に印加する。
ここで、図１０の破線で示すゲート駆動信号Ｓｇ′の信号波形はターンオン時及びターンオフ時の駆動電圧レベルがそれぞれ一律に固定された駆動波形であり、ここではこの波形を基準波形と呼ぶ。
【００６０】
一方、本発明におけるゲート駆動信号Ｓｇの信号波形を表す図１０の実線で表される波形は、前記基準波形Ｓｇ′に、ターンオン駆動時の重畳部Ｐon及びターンオフ駆動時の重畳部Ｐoffを有する重畳パルスＳｐを重畳させた波形である。
本発明におけるゲート駆動信号Ｓｇの信号波形は、図１０に実線で示すように、ターンオン駆動時に、基準波形Ｓｇ′における基準電位Ｖon１よりも電位の高い、高駆動能力レベル電圧Ｖon２となり、一定の時間経過のタイミングで基準駆動能力レベル電圧Ｖon１に戻る。
同様に、ターンオフ駆動時には、基準波形Ｓｇ′における基準駆動能力レベル電圧Ｖoff１よりも電位の低い、高駆動能力レベル電圧Ｖoff２となり、一定の時間経過のタイミングで基準駆動能力レベル電圧Ｖoff１に戻る。
【００６１】
図９は、駆動電圧生成部２５の一例を示す機能構成図である。
駆動電圧生成部２５は、基準波形生成部３１と、重畳パルス生成部３２と、合成部３３と、バッファ３４とを備える。
基準波形生成部３１は、図示しない上位装置からのオン／オフのゲート制御信号Ｓｃをもとに、ゲート制御信号Ｓｃの立ち上がり及び立ち上がりのタイミングに同期した図１０に破線で示す基準波形Ｓｇ′を生成する。重畳パルス生成部３２は、前記ゲート制御信号Ｓｃをもとに、その立ち上がり及び立ち下がりに同期したタイミングで、前記図１０に示す重畳パルスＳｐを生成する。重畳パルスＳｐのパルス幅は、駆動電圧切換信号Ｓｔにより決定される。
【００６２】
合成部３３は、基準波形生成部３１で生成した基準波形Ｓｇ′と重畳パルス生成部３２で生成した重畳パルスＳｐとをアナログ合成し、合成した信号がバッファ３４を介してゲート駆動信号Ｓｇとして出力される。
図１１は、重畳パルス生成部３２の一例を示す構成図である。
重畳パルス生成部３２は、ターンオン時の重畳部Ｐonを生成する重畳パルス生成部３２ａとターンオフ時の重畳部Ｐoffを生成する重畳パルス生成部３２ｂとを備える。そして、重畳パルス生成部３２は、図示しない上位装置からのオン／オフのゲート制御信号Ｓｃによりターンオンが指示されるときには重畳パルス生成部３２ａの出力を選択し、ターンオフが指示されるときには重畳パルス生成部３２ｂの出力を選択し、これら重畳パルス生成部３２ａ及び重畳パルス生成部３２ｂの出力からなる信号を重畳パルスＳｐとして出力する。
【００６３】
重畳パルス生成部３２ａは、例えば、Ｒ−Ｓフリップフロップ回路４１ａと、電圧セレクタ４２ａとで構成される。Ｒ−Ｓフリップフロップ回路４１ａは、ゲート制御信号Ｓｃと駆動電圧切換信号Ｓｔとを入力し、ゲート制御信号Ｓｃのパルスの立ち上がりタイミングでＲ−Ｓフリップフロップ回路４１ａをセット状態にし、駆動電圧切換信号Ｓｔの立ち上がりタイミングでＲ−Ｓフリップフロップ回路４１ａをリセット状態とする。
【００６４】
電圧セレクタ４２ａは、ゲート駆動信号Ｓｇの高駆動能力レベル電圧Ｖon２から基準駆動能力レベル電圧Ｖon１を減算した重畳レベルまたは零レベルを、Ｒ−Ｓフリップフロップ回路４１ａからの出力信号に応じて選択する。すなわち電圧セレクタ４２ａはＲ−Ｓフリップフロップ回路４１ａの出力がＨＩＧＨレベルである場合には、高駆動能力レベル電圧Ｖon２から基準駆動能力レベル電圧Ｖon１を減算した重畳レベルを選択し、ＬＯＷレベルである場合には零レベルを選択する。
【００６５】
これによって、Ｒ−Ｓフリップフロップ回路４１ａにゲート制御信号Ｓｃの立ち上がりに伴いセット信号が入力されたときには、電圧セレクタ４２ａで重畳レベルが選択され、これが合成部３３に出力されるため、基準駆動能力レベル電圧Ｖon１に重畳レベルが合成された電位、すなわち高駆動能力レベル電圧Ｖon２が合成信号として出力される。Ｒ−Ｓフリップフロップ回路４１ａに、駆動電圧切換信号Ｓｔの立ち上がりに伴いリセット信号が入力されたときには、電圧セレクタ４２ａで零レベルが選択され、これが合成部３３に出力されるため、基準駆動能力レベル電圧Ｖon１が合成信号として出力される。
【００６６】
一方、重畳パルス生成部３２ｂも、同様に、Ｒ−Ｓフリップフロップ回路４１ｂと、電圧セレクタ４２ｂとで構成される。Ｒ−Ｓフリップフロップ回路４１ｂは、ゲート制御信号Ｓｃの反転信号と駆動電圧切換信号Ｓｔとを入力し、ゲート制御信号Ｓｃのパルスの立ち下がりに伴いＲ−Ｓフリップフロップ回路４１ｂをセット状態にし、駆動電圧切換信号Ｓｔの立ち上がりに伴いＲ−Ｓフリップフロップ回路４１ｂをリセット状態とする。そして、電圧セレクタ４２ａは、ゲート駆動信号Ｓｇの、基準駆動能力レベル電圧Ｖoff１の絶対値から高駆動能力レベル電圧Ｖoff２の絶対値を減算した重畳レベルと、零レベルとの何れかを、Ｒ−Ｓフリップフロップ回路４１ｂの出力信号に応じて切り換え、Ｒ−Ｓフリップフロップ回路４１ｂの出力がＨＩＧＨレベルである場合には、基準駆動能力レベル電圧Ｖoff１の絶対値から高駆動能力レベル電圧Ｖoff２の絶対値を減算した重畳レベルを選択し、ＬＯＷレベルである場合には零レベルを選択する。
【００６７】
これによって、Ｒ−Ｓフリップフロップ回路４１ｂにゲート制御信号Ｓｃの立ち下がりに伴いセット信号が入力されたときには、電圧セレクタ４２ｂで重畳レベルが選択され、これが合成部３３に出力されるため、基準駆動能力レベル電圧Ｖoff１に重畳レベルが合成された信号、すなわち高駆動能力レベル電圧Ｖoff２が合成信号として出力される。Ｒ−Ｓフリップフロップ回路４１ｂに、駆動電圧切換信号Ｓｔの立ち上がりに伴いリセット信号が入力されたときには、電圧セレクタ４２ｂで零レベルが選択され、これが合成部３３に出力されるため、基準駆動能力レベル電圧Ｖoff１が合成信号として出力される。
【００６８】
なお、上記高駆動能力レベル電圧Ｖon２及びＶoff２は、これら高駆動能力レベル電圧Ｖon２及びＶoff２の駆動能力が高いときほど、接合型トランジスタのスイッチング時間をより短縮することができるが、接合型トランジスタのゲート駆動電圧の許容範囲内で、接合型トランジスタのスイッチング時間として所望とする時間に応じて設定すればよい。
以上の構成により、ゲート制御信号Ｓｃのオン／オフに応じて、図１０に実線で示すゲート駆動信号Ｓｇが生成され、このゲート駆動信号Ｓｇがゲート駆動回路１から外付け抵抗５を介して接合型トランジスタ２のゲート電極に印加されて接合型トランジスタが駆動されることになる。
【００６９】
このため、ターンオン時及びターンオフ時には、接合型トランジスタ２をターンオンまたはターンオフするために必要な基準ゲート駆動能力よりも駆動能力が高い高駆動能力レベル電圧で駆動するため、ターンオン時にはミラー容量が速やかに充電されることによりミラー期間が短縮され、逆にターンオフ時にはミラー容量が速やかに放電されることによりミラー期間が短縮され、結果的に接合型トランジスタ２のスイッチング時間の短縮を図ることができる。したがって、スイッチング損失の低減を図ることができる。
【００７０】
また、ＩＧＢＴやパワーＭＯＳトランジスタの場合には問題はないが、特に、接合型トランジスタの場合には、ミラー期間終了後も高駆動能力レベル電圧で引き続き駆動すると、ｐｎ接合に形成されるダイオードに順方向電流が流れ、電力損失につながることを本出願人は見出している。したがって、図５に一点鎖線で示すように、ターンオン時に高駆動能力レベル電圧で駆動した後、ミラー期間の終了に合わせて高駆動能力レベル電圧での駆動を終了することによってゲート電流による電力損失を低減することができる。また、特に接合型トランジスタの場合には、短時間ならそれほど影響を及ぼさないが、必要以上にゲート駆動電圧を高くすることは好ましくないため、上述のように、高電圧駆動が必要なミラー期間のみ高駆動能力レベル電圧で駆動することは効果的である。
【００７１】
また、本実施の形態では高駆動能力レベル電圧で駆動する継続時間、つまり、パルス幅設定部２０で設定される駆動電圧信号Ｓｔのパルス幅を固定としているため簡素な回路構成で可能である。
また、本実施の形態ではゲート駆動回路１をパルス幅設定部２０と駆動電圧生成部２５との２つの回路部に分けているが、パルス幅設定部２０は、高駆動能力レベル電圧での駆動時間に相当するパルス幅を有する信号を発生することができればどのような回路であってもよく、また、他の回路内に組み込むことも可能である。
【００７２】
例えば、駆動電圧生成部２５の中の重畳パルス生成部３２に、固定幅の重畳パルスを生成する回路の一部として、組み込むことも可能である。図１１の重畳パルス生成部３２はゲート制御信号Ｓｃの立ち上がり、立下りに応じて重畳パルスを作成し始めるが、制御信号Ｓｃを用いて、重畳パルスのパルス幅を設定する機能をもつ回路、つまりパルス幅設定回路を構成し、このパルス幅設定回路で設定されるパルス幅のタイミングでＲ−Ｓフリップフロップ回路４１ａ、４１ｂに対してリセットをかけるように構成することも可能である。
【００７３】
次に本発明の第２の実施の形態を説明する。
なお、上記第１の実施の形態と同一部には同一符号を付与し、その詳細な説明は省略する。
図１２は、接合型トランジスタ２及びこの接合型トランジスタ２を駆動する第２の実施の形態におけるゲート駆動回路１ａを備えたシステムの一例を示す構成図である。この第２の実施の形態におけるゲート駆動回路を備えたシステム構成は、図１に示すシステムにおいて、ゲート駆動回路１に替えてゲート駆動回路１ａを備えたものであって、ゲート駆動回路１ａには、さらに、ドレイン電位信号Ｓｖｄが入力されるようになっている。
【００７４】
すなわち図１２に示すように、第２の実施の形態におけるゲート駆動回路１ａは、図示しない上位装置から接合型トランジスタ２をオン／オフするためのゲート制御信号Ｓｃを入力すると共に、接合型トランジスタ２のドレイン電位信号Ｓｖｄを入力し、ゲート制御信号Ｓｃ及びドレイン電位信号Ｓｖｄに応じて接合型トランジスタ２のゲートを駆動するためのゲート駆動信号Ｓｇを生成する。そして、生成したゲート駆動信号Ｓｇを、外付け抵抗５を介して接合型トランジスタ２のゲートに供給する。これにより、接合型トランジスタ２がオン／オフ駆動され、接合型トランジスタ２がオン状態となることにより、主電源３に接続された負荷４が駆動される。
【００７５】
図１３は、第２の実施の形態におけるゲート駆動回路１ａの一例を示す構成図である。
本ゲート駆動回路１ａは、ドレイン電位監視部２１、ターンオン閾値保持部２２、ターンオフ閾値保持部２３、駆動電圧切換信号生成部２４、及び駆動電圧生成部２５から構成される。
ドレイン電位監視部２１は、接合型トランジスタ２のドレイン電位ＶＤを表すドレイン電位信号Ｓｖｄから、ターンオン、ターンオフ時のドレイン電位ＶＤの変化状況を反映するドレイン電位信号Ｓｖｄ′を生成する。例えば、ターンオン判別用とターンオフ判別用に２つの抵抗分割を使うことでドレイン電位ＶＤを反映するドレイン電位信号Ｓｖｄ′を生成することができる。すなわち、ターンオン時にはドレイン電位信号Ｓｖｄからゼロ電位付近の信号を生成し、ターンオフ時にはドレイン電位ＶＤが主電源３の電源電圧ＶＤＤ付近の高電位となるため、この高電位をゲート駆動回路１ａで扱うことの可能な電位レベルに抵抗分割してレベルダウンさせることで、ドレイン電位信号Ｓｖｄ′を生成する。
【００７６】
駆動電圧切換信号生成部２４は、接合型トランジスタ２のターンオンまたはターンオフの遷移がほぼ終了したタイミングを示す信号を生成する。この遷移終了のタイミングでゲート駆動電圧のレベルを変えるので、以後、この信号を駆動電圧切換信号Ｓｔと呼ぶ。
前記図２及び図３で説明したように、ターンオン時は、ドレイン電位ＶＤはゼロ電位に収束し、ターンオフ時は、ドレイン電位ＶＤは主電源３の電源電圧レベルの高電位に収束する。したがって、ターンオン時及びターンオフ時に、ドレイン電位ＶＤがそれぞれゼロ電位または電源電圧レベルに収束することを利用して、遷移終了のタイミングを決定する。すなわち、ドレイン電位ＶＤがそれぞれゼロ電位または電源電圧レベルに収束したとみなすことの可能な閾値レベルをそれぞれ設定し、ドレイン電位ＶＤが、その閾値を越えたところで遷移がほぼ終了したと判断する。
【００７７】
この駆動電圧切換信号生成部２４は、図示しない上位装置からの接合型トランジスタ２をオン／オフ制御するためのゲート制御信号Ｓｃと、ドレイン電位監視部２１で生成したドレイン電位信号Ｓｖｄ′と、ターンオン閾値保持部２２及びターンオフ閾値保持部２３で保持するターンオン閾値Ｖthon、ターンオフ閾値Ｖthoffとを入力し、これらをもとに、ゲート制御信号Ｓｃでターンオンが指示されるときには、ドレイン電位信号Ｓｖｄ′がターンオン閾値Ｖthon以下となるタイミングでＨＩＧＨレベルに切り換わる駆動電圧切換信号Ｓｔを生成し、ゲート制御信号Ｓｃでターンオフが指示されるときには、ドレイン電位信号Ｓｖｄ′がターンオフ閾値Ｖthoff以上となるタイミングでＨＩＧＨレベルに切り換わる駆動電圧切換信号Ｓｔを生成する。
なお、ターンオン閾値保持部２２とターンオフ閾値保持部２３には遷移終了を判定するための電位閾値として、ターンオン閾値Ｖthon、ターンオフ閾値Ｖthoffを予め設定しておく。
【００７８】
前記駆動電圧切換信号生成部２４は、例えば、２つのコンパレータとセレクタとを含んで構成され、ターンオン閾値Ｖthonとドレイン電位信号Ｓｖｄ′とを第１のコンパレータで比較し、ドレイン電位信号Ｓｖｄ′がターンオン閾値Ｖthon以下であるときＨＩＧＨレベルとなるオンタイミング信号を出力する。同様に、ターンオフ閾値Ｖthoffとドレイン電位信号Ｓｖｄ′とを第２のコンパレータで比較し、ドレイン電位信号Ｓｖｄ′がターンオフ閾値Ｖthoff以上であるときＨＩＧＨレベルとなるオフタイミング信号を出力する。そして、セレクタにより、ゲート制御信号Ｓｃがターンオンを指示する信号である場合にはオンタイミング信号を選択し、ゲート制御信号Ｓｃがターンオフを指示する信号である場合にはオフタイミング信号を選択し、選択したオンタイミング信号またはオフタイミング信号を駆動電圧切換信号Ｓｔとして駆動電圧生成部２５に出力する。
【００７９】
次に、ターンオン閾値Ｖthon及びターンオフ閾値Ｖthoffの設定方法を説明する。
ターンオン閾値Ｖthon及びターンオフ閾値Ｖthoffは、ドレイン電位ＶＤがターンオン電位またはターンオフ電位に収束するまでのスイッチング時間に基づいて設定する。
またその際、接合型トランジスタ２を、通常よりも高駆動電圧（ターンオン時）、または通常よりも低駆動電圧（ターンオフ時）で駆動する、ゲート駆動能力を高めた状態（高駆動能力レベル）での駆動を行った後、通常のゲート駆動能力（基準駆動能力レベル）での駆動に切り換える場合に、ゲート駆動能力の切換タイミングが検出された時点から、接合型トランジスタ２のゲートに実際に印加される電位、つまりゲート電位ＶＧが、通常のゲート駆動能力レベル（基準駆動能力レベル）の電位に切り換わるまでの信号処理時間、すなわち反応時間を考慮してターンオン閾値Ｖthon及びターンオフ閾値Ｖthoffを設定する。
【００８０】
ここで、接合型トランジスタ２のドレイン電位ＶＤが、ゲートオン電位とゲートオフ電位との間で遷移するために必要なスイッチング時間は、同一条件で高電圧駆動を行ったとしても、接合型トランジスタ２の個々の特性のばらつきにより異なる。
例えば、図１４に示すように、ドレイン電位ＶＤ１（一点鎖線）の場合のように、ゲートオフ電位からゲートオン電位に比較的速やかに遷移する場合や、ドレイン電位ＶＤ２（実線）の場合のように、ゲートオフ電位からゲートオン電位に遷移するまでに比較的時間を要する場合もあり、接合型トランジスタ毎に遷移時間にばらつくことが有り得る。
【００８１】
このため、個々の接合型トランジスタの特性に関係なく、高電圧駆動を行うタイミングとして同一のターンオン閾値Ｖthonを用いて駆動制御する場合には、各接合型トランジスタの特性に応じたスイッチング時間を満足するように高駆動電圧を行う期間を設定する必要がある。
そのためには、例えば、同一仕様を有する多数の接合型トランジスタをサンプリング対象として特性測定を行い、ドレイン電位ＶＤのスイッチング時間が最も遅い接合型トランジスタ及び最も早い接合型トランジスタのスイッチング時間から、ドレイン電位ＶＤのスイッチング時間の最大値及び最小値を把握する。そして、このドレイン電位ＶＤのスイッチング時間の最大値及び最小値を考慮してターンオン閾値Ｖthonを設定する。
【００８２】
例えば、接合型トランジスタのｐｎ接合により形成されるダイオードに順方向電流が流れないようにするには、ドレイン電位ＶＤのスイッチング時間が最小となる接合型トランジスタの特性に基づき、ターンオン閾値Ｖthonを設定し、このターンオン閾値Ｖthonを用いて接合型トランジスタに対して高駆動電圧を行う期間を設定すればよい。
つまり、図１４の場合には、スイッチング時間がより短いドレイン電位ＶＤ１の特性に基づきターンオン閾値Ｖthonを設定し、例えば、ターンオン閾値Ｖthon＝電位Ｖｔ１（＞０）として設定する。
【００８３】
これにより、ドレイン電位ＶＤ１が零に到達する以前に高電圧駆動（高駆動能力レベルでの駆動）は終了し、通常の電圧駆動（基準駆動能力レベルでの駆動）が行われるため、ドレイン電位ＶＤ１が零に収束した後も高電圧駆動が行われることはなく、この接合型トランジスタのｐｎ接合により形成されるダイオードに順方向電流が流れることを回避することができる。
【００８４】
前記電位Ｖｔ１は、以下の手順で設定する。すなわち、ゲート駆動回路１ａにおいて、ドレイン電位ＶＤ（ドレイン電位信号Ｓｖｄ）とターンオン閾値Ｖthonとから駆動電圧切換信号生成部２４においてドレイン電位ＶＤの遷移終了と判定した時点から、この遷移終了との判定を受けて、駆動電圧生成部２５から出力されるゲート駆動信号Ｓｇが基準駆動能力レベル電圧に実際に切り替わるまでの所要時間、すなわち、ドレイン電位ＶＤ（ドレイン電位信号Ｓｖｄ）がターンオン閾値Ｖthonに達したことに対するゲート駆動回路１ａの反応時間をＴdly〔ｎｓ〕とする。そして、ドレイン電位ＶＤのスイッチング時間が最小となる特性を有する接合型トランジスタをターンオン閾値Ｖthonとし、図１４に示すように、このターンオン閾値Ｖthon設定用の接合型トランジスタのドレイン電位ＶＤ１が略零となる時刻をＴ１としたとき、時刻“Ｔ１−Ｔdly”のときのドレイン電位ＶＤ１の値Ｖｔ１を、ターンオン閾値Ｖthonとする。
【００８５】
このようにして設定したターンオン閾値Ｖthonを用いて、図１４のドレイン電位ＶＤ１の特性を有する接合型トランジスタ及びドレイン電位ＶＤ２の特性を有する接合型トランジスタを駆動制御すると、ドレイン電位ＶＤ１の特性を有する接合型トランジスタの場合には、ドレイン電位ＶＤ１がＶｔ１以下となった時点で高駆動能力レベルでの駆動から基準駆動能力レベルでの駆動への切り換えが開始されることになり、この時点から反応時間Ｔdly〔ｎｓ〕が経過した時刻Ｔ１で、ドレイン電位ＶＤ１は略零に収束し、且つ、ゲート駆動信号Ｓｇは実際に基準駆動能力レベル電圧に切り換わる。したがって、ドレイン電位ＶＤの遷移が終了し接合型トランジスタのスイッチング動作が終了した後の時点で、ゲート駆動信号Ｓｇの応答遅れのために、ゲート駆動信号Ｓｇが基準駆動能力レベル電圧に切り換わっておらず、そのため、接合型トランジスタのスイッチング動作は終了しているにも関わらず、基準駆動能力レベル電圧よりも高い高駆動能力レベル電圧がゲートに印加されることによって、接合型トランジスタのｐｎ接合により形成されるダイオードに順方向電流が流れることを回避することができる。
【００８６】
一方、ドレイン電位ＶＤ２の特性を有する接合型トランジスタの場合には、ドレイン電位ＶＤ２がＶｔ１以下となった時刻Ｔ１′で、高駆動能力レベルでの駆動から基準駆動能力レベルでの駆動への切り換えが開始され、ドレイン電位ＶＤ２がＶｔ１以下となった時刻Ｔ１′から反応時間Ｔdly〔ｎｓ〕が経過した時点で、ゲート駆動信号Ｓｇが基準駆動能力レベル電圧に切り換わることになる。
このドレイン電位ＶＤ２の特性を有する接合型トランジスタの場合、ドレイン電位ＶＤ２は時刻Ｔ２で略零に収束するため、反応時間Ｔdly〔ｎｓ〕を考慮すると、ゲート駆動信号Ｓｇの基準駆動能力レベル電圧への切り換えは、時刻“Ｔ２−Ｔdly”に相当する時刻Ｔ２′で開始すればよいことになる。しかしながら、上述のように、ドレイン電位ＶＤ２がＶｔ１以下となった時刻Ｔ１′で基準駆動能力レベル電圧への切り換えが開始されるため、Δｔだけ早いタイミングで切り換えが開始されることになる。
【００８７】
このため、ドレイン電位ＶＤの遷移終了よりもΔｔだけ前の時点で、ゲート駆動信号Ｓｇが基準駆動能力レベル電圧に切り換わるが、遷移終了後に基準駆動能力レベル電圧よりも高い高駆動能力レベル電圧となることはないため、接合型トランジスタのｐｎ接合により形成されるダイオードに順方向電流が流れることはない。
また、この場合早めにゲートの高電圧駆動が終了するため、結果的に接合型トランジスタのスイッチング終了は多少遅くなるが、高電圧駆動による接合型トランジスタ全体のスイッチング時間の改善に比較すると大きな問題とはならない。一方、このような早めに切換が終了する閾値の設定は順方向電流を流さないことを確実にする効果がある。
【００８８】
また、接合型トランジスタにおいて、ドレイン電位ＶＤが零に収束するまでのスイッチング時間の短縮、すなわち接合型トランジスタのスイッチング時間の短縮を優先する場合には、ドレイン電位ＶＤのスイッチング時間が最大となる特性を有する接合型トランジスタのスイッチング特性に基づきターンオン閾値Ｖthonを設定し、このターンオン閾値Ｖthonを用いて接合型トランジスタに対して高駆動電圧を行う期間を設定すればよいが、この場合は、スイッチング時間が短いものに対して順方向電流を流す可能性がでてくるため、これを考慮してターンオン閾値Ｖthonを設定する必要がある。
【００８９】
また、ターンオン閾値Ｖthonは、複数の接合型トランジスタをサンプリング対象とし、ドレイン電位ＶＤのスイッチング時間が最小または最大となる接合型トランジスタのドレイン電位ＶＤの特性に応じてターンオン閾値Ｖthonを設定する場合に限るものではない。例えば、ドレイン電位ＶＤのスイッチング時間がほぼ同等とみなすことのできる接合型トランジスタの数が最多となる接合型トランジスタのドレイン電位ＶＤの特性、或いは、複数の接合型トランジスタの各ドレイン電位ＶＤのスイッチング時間の平均値とほぼ同等のドレイン電位ＶＤのスイッチング時間を有する接合型トランジスタのドレイン電位ＶＤの特性等に基づき、ターンオン閾値Ｖthonを設定するようにしてもよい。
また、同一仕様の複数の接合型トランジスタをサンプリング対象とし、これら複数の接合型トランジスタの特性から閾値を設定する場合に限るものではなく、接合型トランジスタ個別に特性を検出し、検出した特性を用いて接合型トランジスタ毎に適切な閾値を設定する構成とすることも可能である。
【００９０】
例えば、ターンオン時のドレイン電位ＶＤの減少過程をモニタする。そして、主電源３の電源電圧ＶＤＤに対し、ドレイン電位ＶＤが、例えば“（２／３）×ＶＤＤ”から“（１／２）×ＶＤＤ”に変化するまでの所要時間を計測する。この計測は、例えば、コンパレータで、ドレイン電位ＶＤと“（２／３）×ＶＤＤ”及び“（１／２）×ＶＤＤ”をそれぞれ比較することで、ドレイン電位ＶＤが“（２／３）×ＶＤＤ”となるタイミング及びドレイン電位ＶＤが“（１／２）×ＶＤＤ”となるタイミングを検出する。そして、ドレイン電位ＶＤが“（２／３）×ＶＤＤ”となるタイミングを開始タイミング、ドレイン電位ＶＤが“（１／２）×ＶＤＤ”となるタイミングを終了タイミングとして、開始タイミングから終了タイミング間の時間を積分回路で電圧変換する。このようにして積分回路で変換される電圧値から、図１４のドレイン電位ＶＤ１の波形の傾きが分かる。つまり、このドレイン電位波形の傾きから、ターンオン時のドレイン電位ＶＤ１のスイッチング時間、すなわち、図１４の時刻Ｔ１を予測・演算することができる。
したがって、この時刻Ｔ１と前述のようにして検出したゲート駆動回路１ａの反応時間Ｔdly〔ｎｓ〕とから、“Ｔ１−Ｔdly”におけるドレイン電位ＶＤを求め、これをターンオン閾値Ｖthonとして設定すればよい。
なお、ここでは、ターンオン閾値Ｖthonの設定方法を説明したが、ターンオフ閾値Ｖthoffの場合も同様の手順で設定すればよい。
【００９１】
次に、駆動電圧生成部２５について説明する。
駆動電圧生成部２５は、上記第１の実施の形態における駆動電圧生成部２５と同一であって、図示しない上位装置からのゲート制御信号Ｓｃと、駆動電圧切換信号生成部２４からの駆動電圧切換信号Ｓｔとを入力とし、図１０に示すターンオン時及びターンオフ時の各駆動電圧レベルが２つの電位からなるゲート駆動信号Ｓｇを生成し、これを、外付け抵抗５を介して接合型トランジスタ２のゲート電極に印加する。
【００９２】
以上の構成により、ゲート制御信号Ｓｃのオン／オフに応じて、図１０に実線で示すゲート駆動信号Ｓｇが生成され、このゲート駆動信号Ｓｇがゲート駆動回路１ａから外付け抵抗５を介して接合型トランジスタ２のゲート電極に印加されて接合型トランジスタが駆動されることになる。
このため、ターンオン時及びターンオフ時には、接合型トランジスタ２をターンオンまたはターンオフするために必要な基準駆動能力レベル電圧よりも駆動能力が高い高駆動能力レベル電圧で駆動するため、ターンオン時にはミラー容量が速やかに充電されることによりミラー期間が短縮され、逆にターンオフ時にはミラー容量が速やかに放電されることによりミラー期間が短縮され、結果的に接合型トランジスタ２のスイッチング時間の短縮を図ることができる。したがって、スイッチング損失の低減を図ることができる。
【００９３】
また、ミラー期間の長さは、接合型トランジスタの仕様や駆動条件などによって予測することはできるが、上述のように、実際のドレイン電位ＶＤに基づいてミラー期間の終了タイミングを推測しているため、より精度よくミラー期間の終了タイミングを推測することができる。この推測したミラー期間の終了タイミングに基づいて高駆動能力レベル電圧から基準駆動能力レベル電圧への切り換えを行なうことによって、より確実にダイオードの順方向電流が流れることを回避することができる。
【００９４】
また、高駆動能力レベル電圧から基準駆動能力レベル電圧への切り換えタイミングを、駆動対象の接合型トランジスタ毎に設定することができ、すなわち接合型トランジスタ毎にそのスイッチング特性に応じて設定することができるため、駆動能力レベルのレベル設定を個別に行なうことができ、且つそれぞれに適した高レベルに設定することも可能であるため、スイッチング時間を短縮化しやすい。
【００９５】
また、ゲート駆動電圧の電圧レベルに応じて、接合型トラジスタのスイッチング時間は変化し、すなわちミラー期間も変化するため、これに応じて高駆動能力レベル電圧での駆動時間も変化させる必要がある。しかしながら、この第２の実施の形態では、実際のドレイン電位ＶＤに基づいてミラー期間の終了タイミングを推測し、これに基づき高駆動能力レベル電圧から基準駆動能力レベル電圧への切り換えを行なっているため、高駆動能力レベル電圧を増減させた場合であっても、これに適した的確なタイミングで基準駆動能力レベルへの切り換えを行なうことができる。
【００９６】
ここで、第１の実施の形態では、高駆動能力レベル電圧での駆動時間が固定であるため、高駆動能力レベル電圧のレベル調整を行なう場合には高駆動能力レベル電圧での駆動時間を考慮する必要があるが、第２の実施の形態では、高駆動能力レベル電圧の大きさに応じて高駆動能力レベル電圧での駆動時間が自動的に調整され、高駆動能力レベル電圧の大きさに応じて高駆動能力レベル電圧での駆動時間が決定されることになるため、高駆動能力レベル電圧での駆動時間よりも優先して高駆動能力レベル電圧を調整することができる。よって、高駆動能力レベル電圧を、より高レベル化することが可能となり、スイッチング時間のさらなる短縮化を図ることができる。
【００９７】
また、このように、駆動能力レベルを増減させた場合であってもこれに適した的確なタイミングで基準駆動能力レベルへの切り換えが自動的に行なわれるため、駆動能力レベルを調整するだけで、接合型トランジスタのスイッチング時間の調整を容易に行なうことができる。
また、上記第２の実施の形態においては、ゲートオン時、ゲートオフ時に遷移終了とみなすことの可能なドレイン電位信号Ｓｖｄ′をターンオン閾値、ターンオフ閾値として設定し、ドレイン電位信号Ｓｖｄ′がターンオン閾値以下、またはターンオフ閾値以上となるタイミングで、高駆動能力レベル電圧から基準駆動能力レベル電圧での駆動に切り換える場合について説明したがこれに限るものではない。
【００９８】
上述のように、ゲート駆動時に高駆動能力レベル電圧で駆動を行うことより、ドレイン電位ＶＤのスイッチング時間を大きく改善することができるため、ターンオン閾値、ターンオフ閾値の増減変化が接合型トランジスタのスイッチング時間の変化に与える影響は比較的小さいと考えられる。
そのため、高駆動能力レベル電圧から基準駆動能力レベル電圧への切り換えを、ドレイン電位信号Ｓｖｄ′が、遷移終了とみなすことの可能なターンオン閾値以下となるタイミング或いはターンオフ閾値以上となるタイミングよりも前のタイミングで行うことも可能であり、例えば接合型トランジスタのスイッチング時間として要求される時間を考慮して切り換えタイミングを設定すればよい。ドレイン電位信号Ｓｖｄ′が、遷移終了とみなすことの可能なターンオン閾値以下となるタイミング或いはターンオフ閾値以上となるタイミングよりも前のタイミングで、駆動能力レベルの切り換えを行なうことは、接合型トランジスタのスイッチング特性のバラツキを考慮するとダイオードに順方向電流を流さない方向となるので有効である。
【００９９】
また、上記第２の実施の形態ではミラー期間が終了したかどうか、すなわちミラー容量の充放電の終了タイミングを、ドレイン電位ＶＤに基づき検出している。
ここで、ミラー容量の充放電が終了したかどうかの判断は、例えば、ゲート電極のゲート電位ＶＧや、接合型トランジスタ２のソース側にシャント抵抗を設けることによりシャント抵抗の電圧値からも、予測することができる。
しかしながら、ゲート電位ＶＧは比較的振動しやすく、ミラー期間の終了を的確に検出することが難しい。また、ミラー容量の充放電の終了タイミングを、ゲート電位ＶＧの変化から判定する場合、これはミラー期間が終了した状態を検知することになる。すなわちｐｎ接合により形成されるダイオードの順方向電流が流れ始め、ゲート電位ＶＧが変化した段階でミラー期間の終了と判断されてこの時点で、高速に順方向電流を遮断することになる。
【０１００】
また、接合型トランジスタのソース側にシャント抵抗を設けた場合も同様に、ミラー期間が終了し、ｐｎ接合のダイオードに順方向電流が流れ始めたときこの電流によるシャント抵抗の電圧増加を検出することになるため、この時点では既に順方向電流が流れ始めている。つまり電力損失が発生し始めた後に、順方向電流が遮断されることになる。
これに対し、ドレイン電位ＶＤからミラー期間の終了を判断する方法の場合には、ドレイン電位ＶＤは、ターンオン及びターンオフ時には、主電源３の電源電位である高電位ＶＤＤと、グランド電位ＧＮＤ（図７の場合０〔Ｖ〕）との間を遷移することから、ドレイン電位ＶＤが高電位ＶＤＤまたはグランド電位ＧＮＤに収束したか否かを判断することによりミラー期間の終了を判断しているため、ドレイン電位ＶＤが高電位ＶＤＤまたはグランド電位ＧＮＤに達する前に、ミラー期間が終了する時点を予測することができる。
【０１０１】
そして、第２の実施の形態では、このドレイン電位ＶＤに基づくタイミングで、ゲート駆動電圧を高駆動能力レベル電圧から基準駆動能力レベル電圧に切り換えているため、ミラー期間が終了する以前、すなわち順方向電流が流れ始める以前に基準駆動能力レベル電圧への切り換えを開始することができるため、順方向電流が流れる前に対応することができ、制御遅れにより順方向電流が流れることに伴う、電力損失の発生を防ぐことができる。
【０１０２】
なお、上記第２の実施の形態においては、ゲート駆動信号Ｓｇの応答遅れを考慮して、基準駆動能力レベル電圧への切り換えタイミングを設定しているが、上記第１の実施の形態においても同様に、ゲート駆動信号Ｓｇの応答遅れを考慮することも可能である。第１の実施の形態に適用する場合には、パルス幅設定部２０で設定される、駆動電圧切換信号Ｓｔのパルス幅を、ゲート駆動回路１ａの反応時間Ｔdly〔ｎｓ〕相当だけ短くなるように設定すればよい。
【０１０３】
また、上記各実施の形態においては、ゲート駆動能力を、ゲート駆動電圧の電圧値を異ならせることによって変えているが、ゲート駆動能力を変化させる方法として、電流駆動経路を複数用意し、その経路を選択することでゲート駆動能力を変える回路構成とすることも可能である。
また、上記各実施の形態においては、ゲート駆動時、例えば、ターンオン時には、電圧レベルを、ターンオフ時の基準駆動能力レベル電圧からターンオン時の高駆動能力レベル電圧に変化させることになり、電圧レベルの変化幅が大きくなるが、この駆動能力レベルを変化させることに伴うドレイン電流の変化が急激となりノイズ発生が大きい場合には、高駆動能力レベルへの変化を、複数段階にわけて、電圧レベルを段階的に変化させることで、ノイズ削減を図ることも可能である。
【０１０４】
また、上記各実施の形態においては、基準波形生成部３１で生成した基準波形Ｓｇ′と、重畳パルス生成部３２で生成した重畳パルスＳｐとを合成部３３で重畳して図１０に示すゲート駆動信号Ｓｇを生成する場合について説明したが、このように重畳させる場合に限るものではなく、高駆動能力電位Ｖon２及びＶoff２からなる矩形波信号を生成し、この矩形波信号と基準波形Ｓｇ′とを、駆動電圧切換信号Ｓｔに基づき切り換えることで、結果的に図１０に示すゲート駆動信号Ｓｇが、ゲートに印加される構成とすることも可能である。
【０１０５】
また、ゲート駆動電圧を、例えば、ターンオフ時の基準駆動能力レベル電圧からターンオン時の高駆動能力レベル電圧まで変化させる際に、スルーレートを小さくし、ノイズ発生を防ぎながらスイッチング時間の短縮を図ることも可能である。
また、上記各実施の形態においては、ターンオン時及びターンオフ時共に高駆動能力レベル電圧で駆動した後、基準駆動能力レベル電圧に切り換える場合について説明したが、必ずしもターンオン時及びターンオフ時共に、高駆動能力レベル電圧で駆動する必要はない。
【０１０６】
つまり、接合型トランジスタのスイッチング時間は、ターンオン時とターンオフ時とで異なる。そのため、ターンオン時及びターンオフ時のうち一方はスイッチング時間が長いため、スイッチング時間の短縮を図るために高駆動能力レベル電圧での駆動が必要であるが、他方はスイッチング時間が短いため高駆動能力レベル電圧での駆動を行う必要のない状況が生じる可能性がある。よって、必要に応じてターンオン時のみまたはターンオフ時のみの、何れか一方の場合にのみ高駆動能力レベル電圧で駆動するようにすることも可能である。
【０１０７】
また、上記各実施の形態においては、接合型トランジスタ２として、図４に示すように、縦型の接合型トランジスタを適用した場合について説明したが、横型の接合型トランジスタであっても適用することができ、要は、ゲート及びドレイン間に、ｐｎ接合容量が存在し、このｐｎ接合容量によって、ミラー期間が発生するトランジスタであれば適用することができる。
【０１０８】
また、上記各実施の形態においては、接合型トンラジスタ単体を駆動する場合について説明したが、複数の接合型トランジスタを、ドレイン、ゲート、ソースを共通にして電流能力を上げるようにしたモジュールに適用することも可能である。
モジュールの場合は、モジュールに用いる接合型トランジスタのスイッチング特性を事前に評価し、その評価結果に基づきスイッチング特性が近似している接合型トランジスタを組み合わせる等の処理を行なってモジュールを構成することも可能である。
【０１０９】
上記第１の実施の形態に記載のゲート駆動回路をモジュールに適用する場合には、上記第１の実施の形態におけるパルス幅設定部２０でのパルス幅の設定のために、上述のように、モジュールのスイッチング特性をサンプリング計測しパルス幅を決めてもよい。また、前記モジュールを構成する接合型トランジスタの評価を行なった際に得たスイッチング特性を利用してパルス幅を設定してもよい。
また、第２の実施の形態を適用した場合も共通化されたドレイン電位に応じて高駆動能力レベル電圧から基準駆動能力レベル電圧に切り換えることにより、不要な順方向電流を流すことを回避することができる。
ここで、上記実施の形態において、パルス設定部２０が駆動時間設定手段に対応し、駆動電圧生成部２５が駆動手段に対応し、ドレイン電位監視部２１がドレイン電位検出手段に対応している。
【符号の説明】
【０１１０】
１、１ａ  ゲート駆動回路
２  接合型トランジスタ
３  主電源
４  負荷
５  外付け抵抗
２０  パルス幅設定部
２１  ドレイン電位監視部
２２  ターンオン閾値保持部
２３  ターンオフ閾値保持部
２４  駆動電圧切換信号生成部
２５  駆動電圧生成部
３１  基準波形生成部
３２  重畳パルス生成部
３３  合成部
３４  バッファ
４１ａ、４１ｂ  Ｒ−Ｓフリップフロップ
４２ａ、４２ｂ  電圧セレクタ
【図１】
0005692717.tif 000002
【図２】
0005692717.tif 000003
【図３】
0005692717.tif 000004
【図４】
0005692717.tif 000005
【図５】
0005692717.tif 000006
【図６】
0005692717.tif 000007
【図７】
0005692717.tif 000008
【図８】
0005692717.tif 000009
【図９】
0005692717.tif 000010
【図１０】
0005692717.tif 000011
【図１１】
0005692717.tif 000012
【図１２】
0005692717.tif 000013
【図１３】
0005692717.tif 000014
【図１４】
0005692717.tif 000015
【図１５】
0005692717.tif 000016
【図１６】
0005692717.tif 000017