(57)【特許請求の範囲】
【請求項１】
裏面に第１の電極を有する第１の誘電体基板と、
この第１の誘電体基板の上に設けられ、裏面に第２の電極を有すると共に表面に切欠部を有し、前記第１の誘電体基板よりも誘電率の低い材料により構成される第２の誘電体基板と、
前記第１の誘電体基板の上であって前記切欠部の位置に形成され、渦巻状線路と、
前記第１の誘電体基板の上であって前記切欠部の位置に形成され、前記渦巻状線路と接続され、前記第１の電極及び前記第１の誘電体基板により分布定数回路によるコンデンサを形成する表面電極と、
前記第２の誘電体基板の上に形成される伝送線路と、
この伝送線路と前記渦巻状線路を接続する導電部材と、を備えてなることを特徴とする高周波デバイス。
【請求項２】
前記伝送線路の途中に整合回路部を有することを特徴とする請求項１記載の高周波デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、高周波デバイスに関する。
【背景技術】
【０００２】
従来の高周波パッケージ等の高周波半導体装置は、ＦＥＴ等の高周波半導体素子及び整合回路を有している。
【０００３】
整合回路は、整合用の伝送線路及び複数のチップコンデンサを有する。伝送線路は誘電体基板の表面に設けられており、チップコンデンサは他の誘電体基板とこの誘電体基板の表面及び裏面にそれぞれ設けられた電極とにより構成される。
【０００４】
そこで、これらを一枚の金属プレート上に搭載し、伝送線路を各チップコンデンサと電気的に接続することにより整合回路が構成される。なお、伝送線路が形成された誘電体基板及びチップコンデンサは、金スズ（ＡｕＳn）ハンダにより金属プレート上に搭載される。
【０００５】
ところで、使用する周波数が高くなると、寄生容量や寄生インダクタンスなど、集中定数回路では考慮する必要のないものが増加し、これらを積極的に利用しようとする場合には、分布定数で構成する回路を用いる。
【０００６】
整合回路が形成された誘電体基板に分布定数で回路を構成した場合、誘電体基板の誘電率によって波長短縮率が決まり、波長に応じて回路の大きさが決まっている。したがって、このように分布定数回路で整合回路を構成すると、波長が長いと、回路規模が大きくなり整合回路が占める面積も大きくなる。高周波パッケージは取り扱う波長によって共振周波数が決まっているので、制限なく大きく回路を構成することはできない。また、パッケージの材質と整合デバイスの材質が有する線熱膨張係数の差異により取り付けた後で、ひびやはがれが発生するという問題もあり、これらの発生する比率は面積に比例して高くなる。
【０００７】
この発明は、回路が比較的大きく構成できて製造、調整が容易でありしかも、小型化が望ましい回路は小型に形成することが可能な高周波デバイスを提供する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１０−２５９００５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
この発明は、回路が比較的大きく構成できて製造、調整が容易でありしかも、小型化が望ましい回路は小型に形成することが可能な高周波デバイスを提供する。
【課題を解決するための手段】
【００１０】
一実施形態の高周波デバイスは、裏面に第１の電極を有する第１の誘電体基板と、この第１の誘電体基板の上に設けられ、裏面に第２の電極を有すると共に表面に切欠部を有し、前記第１の誘電体基板よりも誘電率の低い材料により構成される第２の誘電体基板と、前記第１の誘電体基板の上であって前記切欠部の位置に形成され、渦巻状線路と、前記第１の誘電体基板の上であって前記切欠部の位置に形成され、前記渦巻状線路と接続され、前記第１の電極及び前記第１の誘電体基板により分布定数回路によるコンデンサを形成する表面電極と、前記第２の誘電体基板の上に形成される伝送線路と、この伝送線路と前記渦巻状線路を接続する導電部材と、を備えてなる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態に係る高周波デバイスの斜視図である。
【図２】第１の実施形態の製造方法を説明するための斜視図である。
【図３】第２の実施形態に係る高周波デバイスの斜視図である。
【発明を実施するための形態】
【００１２】
以下、実施形態について図面を用いて説明する。
【００１３】
＜第１の実施形態＞
第１の実施形態の高周波デバイスの斜視図を図１に示す。この実施形態は、分布定数回路によりオープンスタブを形成した整合デバイスの例である。図１において、１１は方形板状であって高い誘電率を有する第１の誘電体基板であり、その裏面には、裏面電極１２が一面に形成されている。第１の誘電体基板１１の上には、裏面に裏面電極１３が形成された同様形状の第２の誘電体基板１４が設けられる。この第２の誘電体基板１４の誘電率は、第１の誘電体基板１１の誘電率よりも低い。
【００１４】
第２の誘電体基板１４上には所定幅の伝送線路１５が形成され、その一部が幅広になっており、この部分が整合回路部１６を形成する。伝送線路１５と第２の誘電体基板１４及びその裏面電極１３によりマイクロストリップ線路を形成している。
【００１５】
第２の誘電体基板１４の一部はコの字状に切り欠かれて切欠部１７となっており、この部分では第１の誘電体基板１１が露出する。この切欠部１７に対応する第１の誘電体基板１１の上に、表面電極１８が設けられている。伝送線路１５はその途中の突起部で表面電極１８と導電部材例えば金ワイヤであるリード線１９により接続されている。表面電極１８と、第１の誘電体基板１１及びこの裏面電極１２により分布定数回路によるオープンスタブが形成される。
【００１６】
第１の誘電体基板１１の厚さは例えば０．５ｍｍ〜１ｍｍ程度、第２の誘電体基板１４の厚さは例えば、０．２ｍｍ〜０．６ｍｍ程度である。
【００１７】
第１の誘電体基板１１の比誘電率は、例えば２０〜１００００程度であり、第２の誘電体基板１４の比誘電率は、例えば２〜１０程度である。第２の誘電体基板としては例えばアルミナを用い、第１の誘電体基板１１の材料は、混合物の混合比を変えることにより誘電率を変えることができる。
【００１８】
第１の誘電体基板１１はこの上に形成する表面電極１８の形状を考慮して高い誘電率を有する誘電体材料により構成することが好ましい。なぜならこのような誘電体基板を用いることによりその波長短縮の効果によって、オープンスタブを形成する表面電極１８の形状を小さくすることができるからである。
【００１９】
また、第２の誘電体基板１４は、この上に形成する伝送線路１５や整合回路部１６の大きさを考慮して、低い誘電率を有する誘電体材料により構成することが好ましい。この誘電体基板としてあまり高い誘電体材料により構成すると、この上に形成する伝送線路１５や整合回路部の大きさが小さくなってしまい、製造が難しくなるからである。
【００２０】
誘電率が低い誘電体材料を用いることにより、伝送線路１５のインピーダンスを低下させ、あるいは所望のインピーダンスを有する伝送線路１５の幅を比較的広くすることができる。
【００２１】
上述の構成の整合回路は、ＦＥＴチップの入力整合回路や出力整合回路として用いることができる。このような場合には、第１の誘電体基板１１の上に形成する表面電極１８の寸法や第２の誘電体基板１４の上に形成する伝送線路１５の幅や、整合回路部１６を調整して、ＦＥＴチップの特性インピーダンスに整合するように構成される。
【００２２】
次に、この実施形態の整合デバイスの製造方法について説明する。図２に示すように、方形板状の第１の誘電体基板１１の表面に表面電極１８を形成すると共に、この誘電体基板１１の裏面に裏面電極１２を形成する。表面電極１８及び裏面電極１２は、例えば蒸着、スパッタリング等の方法により形成される。
【００２３】
一方、方形板状の第２の誘電体基板１４は、その裏面に裏面電極１３を例えば蒸着、スパッタリング等の方法により形成される。そして、この誘電体基板１４は、表面電極１８に位置する一方の角付近をコの字状に切欠いて切欠部１７が形成される。また第２の誘電体基板１４の表面には、伝送線路１５と、整合回路部１６が、例えば蒸着、スパッタリング等の方法により形成される。
【００２４】
次に、第１の誘電体基板１１上に第２の誘電体基板１４を積層し、固定する。この際、第２の誘電体基板１４は、その切欠部１７から第１の誘電体１１上に形成された表面電極１８が露出するように積層され、固定される。なお、第１の誘電体基板と第２の誘電体基板１４とは、例えば半田、接着剤、焼結等により固定される。
【００２５】
最後に、伝送線路１５の突起部と表面電極１８は、リード線１９により接続される。このようにして第１の実施形態の整合デバイスが製造される。
【００２６】
この実施形態によれば、回路が比較的大きく構成できて製造、調整が容易でありしかも、小型化が必要な回路は小さく形成することが可能な高周波デバイスが得られる。この実施形態によれば、オープンスタブを分布定数回路により形成した小型な整合デバイスが得られる。
【００２７】
＜第２の実施形態＞
次に、第２の実施形態について図３に基づいて説明する。この実施形態が図１に示した実施形態の整合デバイスと異なる点は、高誘電体基板上には、分布定数回路によりインダクタンスと集中定数回路によるコンデンサを構成する表面電極が形成されている点である。他の点は上記第１の実施形態と同様の構成を有し、同様の方法で製造される。
【００２８】
図３において、第１の誘電体基板２１の裏面に裏面電極２２が設けられ、その上に裏面に裏面電極２３を設けた第２の誘電体基板２４が固定される。第１の誘電体基板は、誘電率が高い誘電体材料により構成され、第２の誘電体２４は誘電率の低い誘電体材料により構成される。第２の誘電体基板２４上には、図１の実施形態の場合と同じように、伝送線路２５と、これに連結する整合回路部２６が形成されている。
【００２９】
第１の誘電体基板２１の比誘電率は、例えば２０〜１００００程度であり、第２の誘電体基板２４の比誘電率は、例えば２〜１０程度である。第２の誘電体基板２４としては例えばアルミナを用い、第１の誘電体基板１１の材料は、混合物の混合比を変えることにより誘電率を変えることができる。
【００３０】
第２の誘電体基板２４には、コの字状の切欠部２７を有する。この切欠部２７に対応する、第１の誘電体基板２１上には、インダクタンスを構成する渦巻状の線路２８ａと、表面電極２９が設けられている。渦巻状の線路２８ａは伝送線路２５の突起部と、例えば金ワイヤであるリード線２９ａと接続され、この渦巻状線路２８ａと、表面電極２８は、例えば金ワイヤであるリード線２９ｂにより接続される。
【００３１】
渦巻状線路２８ａと第１の誘電体基板２１及び裏面電極２２により、分布定数によるインダクタンスが形成され、表面電極２８と第１の誘電体基板２１及び裏面電極２２により、集中定数回路によるコンデンサが形成されている。
【００３２】
この第２の実施形態によれば、高誘電率の第１の誘電体基板２１上に渦巻状線路２８ａと表面電極２８が形成されるので、所定のインダクタンスとキャパシタンスを得る回路を小型化した整合デバイスが得られる。
【００３３】
ところで、上記実施形態の説明では、整合デバイスについて述べた。しかし、本発明は整合デバイスに限られない。例えば図３に示す実施形態で、表面電極１８を直流的にある電圧が保持されるようにすれば、バイアスデバイスとして用いることも可能であり一般的には高周波デバイスに適用できる。
【００３４】
以上述べたように、寸法的に小さく構成したい部品（小さく形成可能な部品）は誘電率の高い第１の誘電体上に構成し、寸法的に比較的大きく構成したい部品（大きく形成可能な部品）は、誘電率の低い第２の誘電体基板に、適宜形成することにより、比較的製造が容易であり、全体として小型の高周波デバイスが得られる。
【００３５】
本発明のいくつかの実施形態を説明したがこれらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００３６】
１１、２１・・・・第１の誘電体基板、
１２、１３・・・・裏面電極、
１４、２４・・・・第２の誘電体基板、
１５、２５・・・・伝送線路、
１６、２６・・・・整合回路部、
１７、２７・・・・切欠部、
１８、２８・・・・表面電極、
１９、２９ａ、２９ｂ・・・・リード線、
２８ａ・・・・渦巻状線路。
【図１】
0005740253.tif 000002
【図２】
0005740253.tif 000003
【図３】
0005740253.tif 000004