(57)【特許請求の範囲】
【請求項１】
モノリシックセンサ装置であって、
統合センサを有するハウジングと、
前記センサに作動可能に接続されたハウジング上に支持された少なくとも２つの端子であって、前記少なくとも２つの端子のうち２つの端子を介して電源電圧およびクロックを受け取ることができる少なくとも２つの端子と、
自由にプログラム可能なデジタルプロセッサとプログラムメモリとデータメモリとを含むデジタル回路とを備え、
前記デジタル回路は、前記センサの測定データを制御および／または処理するように構成され、前記デジタルプロセッサが前記センサから得られるデータの調整または補償を行うことができるように、前記デジタル回路は前記ハウジング内に集積化されていることを特徴とするモノリシックセンサ装置。
【請求項２】
前記少なくとも２つの端子は、前記モノリシックセンサ装置に伝送されるデータを受け取り、前記モノリシックセンサ装置からの出力データを伝送するように構成された端子を備えることを特徴とする、請求項１に記載のモノリシックセンサ装置。
【請求項３】
前記クロックが前記電源電圧に変調され、前記電源電圧からの前記クロックを復調するように構成された統合インターフェース装置をさらに備えることを特徴とする、請求項２に記載のモノリシックセンサ装置。
【請求項４】
入力電源電圧からのデータを復調するように構成された統合インターフェースをさらに備えることを特徴とする、請求項１に記載のモノリシックセンサ装置。
【請求項５】
前記少なくとも２つの端子は、３つの端子を備え、第１と第２の２つの端子は、電源電圧と、前記センサ配置に伝送されたデータとを受け取り、前記センサ配置からの出力データを伝送するように構成され、第３の端子は、前記センサが測定したデータを一方向出力するように構成されることを特徴とする、請求項１に記載のモノリシックセンサ装置。
【請求項６】
少なくとも８ビット幅を有する統合バスをさらに備え、前記統合バスは前記デジタル回路の構成要素を接続するように構成されることを特徴とする、請求項１に記載のモノリシックセンサ装置。
【請求項７】
前記少なくとも２つの端子から得られたシリアルデータを前記バス上で伝送されるパラレルデータに変換するように構成された統合インターフェースをさらに備えることを特徴とする、請求項６に記載のモノリシックセンサ装置。
【請求項８】
前記ハウジングは、それらの出力によって外部装置を制御するように構成されている他の端子をさらに備えることを特徴とする、請求項１に記載のモノリシックセンサ装置。
【請求項９】
前記外部装置が、外部メモリ、または、プログラム可能な回路またはテスト回路用のメモリバスインターフェースであることを特徴とする、請求項８に記載のモノリシックセンサ装置。
【請求項１０】
前記センサがホールセンサを備えることを特徴とする請求項１に記載のモノリシックセンサ装置。
【請求項１１】
温度信号を前記デジタル回路に供給するように構成された温度センサをさらに備えることを特徴とする、請求項１に記載のモノリシックセンサ装置。
【請求項１２】
統合センサを有するハウジングと、前記ハウジング上に支持され、前記センサに作動可能に接続された少なくとも２つの端子であって、前記少なくとも２つの端子のうち２つの端子を介して電源電圧およびクロックを受け取ることができる少なくとも２つの端子と、自由にプログラム可能なデジタルプロセッサとプログラムメモリとデータメモリとを含むデジタル回路とを備え、前記デジタル回路は、前記センサの測定データを制御および／または処理するように構成され、前記デジタルプロセッサが前記センサから得られるデータの調整または補償を行うことができるように、前記デジタル回路は前記ハウジング内に集積化されているモノリシックセンサ装置を制御する方法であって、前記方法は、
前記センサ配置内の集積回路用の電源電圧として使用される公称電源電圧の電圧レベルを超える少なくとも２つの電圧レベルを使用して電源電圧にクロックおよび／またはデータを変調するステップと、
前記デジタルプロセッサが前記センサのデータを処理又は調整できるように、前記変調された電源電圧を前記モノリシックセンサ装置の少なくとも１つの電源電圧端子に供給するステップとを備えることを特徴とする方法。
【請求項１３】
統合センサを有するハウジングと、前記ハウジング上に支持され、前記センサに作動可能に接続された少なくとも２つの端子であって、前記少なくとも２つの端子のうち２つの端子を介して電源電圧およびクロックを受け取ることができる少なくとも２つの端子と、自由にプログラム可能なデジタルプロセッサとプログラムメモリとデータメモリとを含むデジタル回路とを備え、前記デジタル回路は、前記センサの測定データを制御および／または処理するように構成され、前記デジタルプロセッサが前記センサから得られるデータの調整または補償を行うことができるように、前記デジタル回路はハウジング内に集積化されているモノリシックセンサ装置を制御する方法であって、前記方法は、
前記モノリシックセンサ装置内のパラレルバスインターフェースを使用して、前記端子において受け取ったシリアルデータをパラレルデータに変換するステップを備えることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ハウジングに組み込まれたセンサを有するモノリシックセンサ配置、およびそのような配置の制御に関連する方法に関する。
【背景技術】
【０００２】
ドイツ特許第１９８１９２６５Ｃ１号公報には、集積回路配置をパラメータで表す方法、およびそのための集積回路配置が記載されている。その概念は、端子、または接点に固定的に接続している構成部品を有する集積回路配置に基づいている。パラメータ化操作を行って、回路配置のパラメータをあらかじめ定義することができる。パラメータが、回路配置の電源電圧端子に与えられる。そこで、実際のパラメータデータを変調して電源電圧とする。パラメータデータを見出すために、給電された電源電圧を、電源電圧端子の下流側に接続されたコンパレータによって計測して、その電源電圧がある閾値を超えているかを判断する。この場合、閾値レベルは、通常要求される、集積回路配置の電源電圧よりも大きい。
【０００３】
さらに、ドイツ特許第１９８１９２６５Ｃ１号公報の１つの実施形態のよる集積回路配置は、集積回路配置に影響を及ぼす磁場を検出するために使用されるホールセンサを有する。該センサによって得られた検出された磁場情報は、アナログの出力端子を経由して出力される。
特に、端子に位置する多数のいわゆるピンを有する集積回路構成部品に、ハウジングを設けることは公知である。知られているように、ハウジングには、自由にプログラム可能なデジタルプロセッサなどの構成部品を収容することができる。したがって、通常、ハウジングの２つの端子を使用して電源電圧とベース電圧とを接続し、他の２つの端子を使用してアースまたはゼロ電圧と、電源電圧とを接続する。また、他の多数の端子を使用してデータの入出力を行う。
【０００４】
モノリシックセンサは、例えば、２つまたは３つの端子がハウジング内に設けられているホールセンサの形式では、アナログ設計においてのみ構成されてきた。そのような装置がデジタル信号処理構成部品を使用する範囲で、そのようなセンサは、プログラムがハードウェアに組み込まれている、限定された外部インターフェースを有するデジタル信号処理構成部品を採用し、所定のプロトコルを使用する。２つの端子の場合は、電源電圧は２つの端子のうちの１つに接続され、ベース電圧、または、アース電圧が、もう一方の端子に接続される。３つの端子の場合、第３の端子は、特に、データの入出力用に備えられる。このタイプのモノリシックセンサでは、例えば、温度影響などの外部からの干渉条件の調整、または補償などの他の機能が所定の有線接続を利用するハウジング内に設けられる。調整変数または補償変数は、有線接続を通して供給される所定のアルゴリズムを使用して修正することが可能であり、例えばレジスタまたはＥＥＰＲＯＭに格納される。
【０００５】
２つまたは３つの端子を有するこのタイプのハウジング内に配備されるそのようなモノリシックセンサの欠点は、これらのセンサを新しいインターフェース規格、および新しいプロトコルにフレキシブルに適合させることができないことである。特に、新しいアルゴリズムについては、デジタル信号処理および／または調整または外部干渉の補償を目的として、テストすることも実行することもできない。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の少なくともいくつかの実施形態では、好ましくは２つまたは３つの端子を有するハウジング内に、変更された操作条件に引き続き適合することを可能にするように配置されたモノリシックセンサを提供することを１つの目的としている。特に、デジタル信号処理操作用および／または外部干渉要素の調整用または補償用の新しいアルゴリズムと同様に、新しいインターフェース規格および新しいインターフェースプロトコルを実行できなければならない。
【課題を解決するための手段】
【０００７】
この目的は、本発明の少なくともいくつかの実施形態に基づく、モノリシックセンサを制御する方法と同様、本発明の少なくともいくつかの実施形態に基づくモノリシックセンサによって達成される。
【０００８】
第一の実施形態によれば、モノリシックセンサ配置は、ハウジング、ハウジング内に一体化されたセンサ、およびセンサと接続するためにハウジング上に配備される２つまたは３つの端子を含み、また、自由にプログラム可能なデジタルプロセッサが、センサの機能および／またはデータ測定を制御、または処理するために使用されるプログラムメモリおよびデータメモリ同様、ハウジング内に一体化されている。
【０００９】
好ましくは、センサ配置から出力されるデータの伝送同様、２つの端子のみが入力用、すなわち、電源電圧用、およびセンサ配置への入力データの受け付け用に使用される。電源電圧とクロック信号については、端子の内の１つを経由して入力することができる。
【００１０】
統合インターフェースを、入力電源電圧からのクロック信号の復調に適切に使用することが可能である。また、その統合インターフェースを、電源電圧からのデータの復調に使用することが可能である。
【００１１】
第３の端子を有する各実施形態では、その第３の端子をセンサ配置からの一方向データ出力に使用し、特に、センサによって測定されたデータの出力に使用する。その結果、第３の端子は、測定データの出力用に高速インターフェースを備える。測定データを対応する内部に相互接続して、両端子を通して出力されるプログラミング操作用に平行して使用することもできる。
【００１２】
好ましくは、制御装置は、統合バス、および、特に、８ビット、１６ビット、または２４ビットアドレスバスおよび／またはデータバスを通して他の回路構成部品に接続される。したがって、好ましくは、統合インターフェースによって、端子から得られたシリアルデータはバス上で使用されるパラレルデータに変換される。
【００１３】
好ましくは、シリアル同期テスト回路インターフェースを使用して、変調された電源電圧および／または２つまたは３つの端子を経由して受け取られた電流によって回路を作動させるおよび／または制御する。
【００１４】
また、ハウジングには、格納バスインターフェースや外部記憶装置などの外部装置、またはプログラミングおよび／またはテスト回路を制御するために使用される他の端子を備えることができる。
【００１５】
好ましくは、センサはホールセンサとして構成される。配置の他の集積構成部品をプロセッサ用のクロック信号および／または遮断信号を発生させるために使用することができる。温度条件を補償するために温度信号を供給する温度センサが有利に含まれる。
【００１６】
別の実施形態では、モノリシックセンサ配置を制御する方法は、電源電圧に入力されるべきクロックおよび／またはデータを変調するステップと、変調された電圧を少なくとも１つの電源電圧端子に供給するステップとを含む。なお、センサ配置内の集積回路配置では、公称電源電圧レベルを超える少なくとも２つの電圧レベルが使用される。
【００１７】
さらに別の実施形態では、モノリシックセンサ配置を制御する方法は、センサ配置内のパラレルバスインターフェースを使用してシリアル入力データおよび／またはシリアル出力データを変換または修正するステップ、またはセンサ配置内のバスからのパラレルデータをシリアル出力データに変換または修正するステップを含む。
【００１８】
従って、ソフトウェアの修正を利用する簡単な方法で、デジタル信号処理および／または、干渉要素、または干渉変数の調整または補償のための新しいインターフェース規格、新しいプロトコルおよび新しいアルゴリズムを実現できるように、モノリシックセンサを、集積化された、自由にプログラム可能なデジタルプロセッサとともに実装することも好ましい。そのようなソフトウェアをプログラムメモリに格納することができる。好ましくは、モノリシックセンサは、実際のプロセッサに加えて、その作動に通常必要とされる他の構成部品、例えば、ＲＡＭ、ＲＯＭ、フラッシュメモリなどの格納部品、クロックモジュール、ＰＷＭ（パルス幅変調／インパルス幅変調）モジュール、ＵＡＲＴ（非同期シリアル通信用送受信器）モジュール、ＳＰＩ（シリアル・ペリフェラル・インターフェース）モジュール、またはＣａｐＣｏｍモジュールなどの入出力モジュールなどを含む。
【００１９】
好ましい実施形態では、モノリシックセンサは、２つまたは３つの端子のみを有するハウジングに組み込まれている。しかしながら、さらなる機能性を持たせるために、端子を追加してハウジング上に設けることができることは理解されるであろう。観測点、遮断ポイント、リアルタイムトラッキングなどを与える、より安定したより速いソフトウェア開発に、例えば、特別なボンドアウトバージョンの、制御装置を有するセンサ配置を備えることができる。ハウジングを貫通して形成された同様のボンドアウトチップは、テスト用の追加端子を備えているという点で標準バージョンとは異なることがあり、好ましくは、それらの端子によって、実際のチップ上の、または実際の集積化回路配置内の重要なノードに接続される。そのような追加端子を例えば、外部記憶バスインターフェース、またはデバッグインターフェースを形成するために使用することができる。
【００２０】
他の点と同様に、上記の特徴と利点は、以下の詳細な記載と添付の図面を参照すれば、当業者には容易に明らかになるであろう。
【発明を実施するための最良の形態】
【００２１】
図１は、モノリシックセンサのハウジングＧの概略を示す断面図であって、モノリシックに集積した構成部品の概要のみを表示する。集積回路配置の当業者には周知の方法によって、ハウジング内に集積されたＩＣの回路配置の導入を実現できる。図１に示されている構成部品のほかに、モノリシックセンサの作動に有利な、または必要とされる他の構成部品を通常の方法で回路配置内に集積化することができる。
【００２２】
図１では、ハウジングＧは２つの端子Ｃ０およびＣ１を備え、ハウジングＧ内（または、上）の構成部品の外部接続に使用される。好ましくは、端子Ｃ０およびＣ１は、既知の形式、図示されていないプラグソケットに挿入可能ないわゆるピン形式に形成される。端子Ｃ０およびＣ１は、ハウジングＧ内に延びてインターフェース回路Ｉに達する。インターフェース回路Ｉは、端子Ｃ０およびＣ１から得られた信号、またはデータを内部バスＢ用に変換する、または、方向を逆にして、統合バスＢから得られたデータを端子Ｃ０およびＣ１の１つ、または両端子用に変換する。好ましくは、バスＢはパラレルバスとして設計され、例えば、８ビットデータバス、および１６ビットアドレスバスとして設計される。
【００２３】
集積回路配置ＩＣにおいては、アドレス用とデータ伝送用との両方に単一の２４ビットバスを使う代わりに、データ用のバスと、アドレス用のバスの双方を備えることも可能である。いずれの場合でも、バスＢは、集積回路配置ＩＣ内の各種構成部品を接続するように作動する。
【００２４】
図１に示されるように、統合センサ配置にはセンサＳが含まれる。ここに記載される本実施形態では、センサＳは、モノリシックセンサに影響を及ぼす磁場Ｈを検出するように構成される。検出された、センサＳによって供給されたアナログ形式の磁場情報をデジタル構成部品によってさらに処理するために、センサＳは線路Ｌを経由してアナログ／デジタルコンバータＡ／Ｄに接続される。アナログ／デジタルコンバータＡ／Ｄによって、デジタルデータは、直接プロセッサＣＰＵに伝送される、または、バスＢを経由してプロセッサＣＰＵ、または他の構成部品に伝送される。
【００２５】
ここに記載される模範的実施形態においては、プロセッサＣＰＵは、自由にプログラム可能なデジタルプロセッサである。そのような、自由にプログラム可能なデジタルプロセッサＣＰＵの作動を可能にするために、デジタルプロセッサＣＰＵは、既知の方法でバスＢを経由してその作動に必要とされる他の構成部品に接続される。特に、集積回路配置ＩＣは、この目的のためにデータメモリＭＤとプログラムメモリＭＰを含む。データメモリＭＤとプログラムメモリＭＰは、例えば、単一のメモリ素子であってよい。しかしながら、独立した記憶装置を備える実施形態を実行することも可能である。メモリＭをバスＢを経由してプロセッサＣＰＵに接続する可能性の他に、さらに、またはそれに代わって、プロセッサＣＰＵを、プロセッサＣＰＵに直接接続されたメモリ容量を有するプロセッサコアとして構成することが可能である。
【００２６】
図示されている集積回路配置ＩＣを作動させるためには、電源電圧ＶＤＤをこの配置に入力しなければならない。この目的のために、第１の端子Ｃ０には基準電圧Ｖ０が、また、第２の端子Ｃ１には電源電圧ＶＤＤが供給される。データは入力電源電圧ＶＤＤに変調される。
【００２７】
図に示す実施形態では、入力電源電圧ＶＤＤは、図１に示される期間ｔの間に変調される。この例では、第１の電源レベルＶ１が集積回路配置ＩＣの電源電圧として必要とされると想定する。そのような場合、変調されたデータは、第１の電源電圧Ｖ１より高位の電圧レベルを有する変動電源電圧ＶＤＤとして与えられる。特に、純粋なデータのみならず、好ましくは、クロックＰも電源電圧ＶＤＤと共に伝送することができるように、２つまたはそれ以上の高位の電圧レベルＶ２、Ｖ３が対応するプロトコルのもとに導入されることが好ましい。少なくとも１つの実施形態によれば、その後インターフェース回路Ｉはシリアルデータ伝送をパラレルデータ伝送に変換する。逆方向のデータ伝送では、例えばセンサＳの測定値を表すデータを出力する場合、インターフェース回路Ｉはパラレルデータをシリアルデータに変換する。データを分析するか、または読み出すために、つまり、電源電圧ＶＤＤを使用して伝送されたデータｄを決定するために、インターフェース回路Ｉは好ましくはコンパレータ回路Ｋを備える。
【００２８】
図２は図１の配置の改変された実施形態を示す。図１において示された構成部品および機能と異なる構成部品と機能のみについて以下に説明する。同一構成部品および同一機能、または同様に作動する構成部品および機能については、同一符号が使用される。
【００２９】
図２に示す実施形態では、２つの端子Ｃ０およびＣ１に加えて、第３の端子Ｃ２を含み、その端子Ｃ２は、ハウジングＧの壁厚を貫通してインターフェース回路Ｉに延びる。その結果、第３の端子Ｃ２を使用して、出力データｏを出力するための高速インターフェースを作成する。そのような出力データは、通常センサＳから直接供給されるであろうアナログ情報、またはアナログ信号であってもよい。他の実施形態（図２で示される実施形態など）では、上記に代わって、または、上記に加えて、出力データｏがデジタルデータとして与えられる。
【００３０】
また、図２は、２つの集積コンパレータＫ１およびＫ２を有するコンパレータ回路Ｋの概略を示す。２つのコンパレータＫ１およびＫ２が設けられるので、図２に示す第２、および第３の電圧レベルＶ２およびＶ３などの２つの異なる電圧レベルを越える、または未満のレベルを検出することが可能である。
【００３１】
あるレベル未満の値を使用する代わりに、あるレベルを超える値を、所与のレベルとより高位のレベルの間の領域における評価基準として使用することができる。同様に、あるレベルを超える代わりに、所与のレベルとより低位のレベルとの間の領域における値を評価基準として使用することができる。
【００３２】
また、図２では、集積回路ＩＣに組み込み可能な追加の構成部品の例として、集積回路ＩＣの動作温度および／または周囲温度を検出するために使用される温度センサＣ、および遮断信号を発生させるために使用される遮断回路ＩＲが示されている。そのような温度センサＣが設けられているので、プロセッサＣＰＵは、必要に応じてセンサＳから得られるデータの調整または補償を瞬間の温度に応じて行うことができる。また、原則として、そのような他の回路構成部品を集積化することができ、他の内部または外部干渉変数を補償することが可能となる。
【００３３】
複数の構成部品としては、既にリストアップされた構成部品に加えて、独立の発振器、クロック逓倍位相結合ル−プ、クォーツ、またはクロックジェネレータ用、いわゆるバンドギャップ基準用、および低位の電源電圧を供給するレギュレーター用のクロックインプット、フラッシュ用、および／またはＲＡＭエミュレーション用のメモリバスインターフェース、ブートＲＯＭ、ＲＡＭ、ＥＥＰＲＯＭ、アナログ／デジタルコンバータおよびデシメーションフィルタを備えるホールセンサ、アナログ／デジタルコンバータを備える温度センサ、逓倍器、クロックデバイダーチェーン、タイマー、モニタ回路（ウオッチドッグ）、例えば３つの入力と３つの出力を有するＣａｐＣｏｍ、ＰＷＭ回路、ＬＩＮ対応ＵＡＲＴインターフェース、シリアルテストインターフェース、２相ホールセンサインターフェース、および、マスター操作およびスレーブ操作のための３コア２相Ｍインターフェースおよび／またはマスター操作およびスレーブ操作のための２コア２相Ｍインターフェースを含むことができる。
【００３４】
特に好ましい実施形態では、独立した、好ましくはシリアルの、同期テストインターフェースが備えられる。同期テストインターフェースはハウジングＧ上に自身の端子を有することが可能である。さらに、またはその代わりとして、テストおよび／またはプログラミング用の他の端子を設ける代わりに、入力電源電圧の対応する変調、またはコーディング行う対応するテスト操作の実現を可能とするべく複数の他の電圧レベルを設けることができる。
【図面の簡単な説明】
【００３５】
【図１】複数の構成部品を有するモノリシックセンサのハウジングの概略を示す断面図である。
【図２】改変された実施形態の概略を示す断面図である。
【図１】
0005707592.tif 000002
【図２】
0005707592.tif 000003