(57)【特許請求の範囲】
【請求項１】
入力電圧を出力電圧に変換するパワースイッチを有する直流電源装置であって、
前記入力電圧を入力して、基準電圧を生成する基準電圧生成回路と、
前記入力電圧と前記基準電圧を入力して、前記基準電圧が立ち上がったかどうかを示すパワーオンリセット信号を生成するパワーオンリセット回路と、
前記基準電圧に応じて、前記パワースイッチのゲート電圧を前記パワースイッチがオフする第１の電圧にプルアップするプルアップ回路であって、
前記入力電圧が入力される入力端子にソースが接続され、前記パワースイッチのゲートにドレインが接続された第１のＭＯＳトランジスタと、
前記入力端子と前記第１のＭＯＳトランジスタのゲートとの間に接続された第１の抵抗素子と、
前記第１のＭＯＳトランジスタのゲートに一方の端子が接続された第２の抵抗素子と、
前記第２の抵抗素子の他方の端子にソースが接続され、ゲートに前記基準電圧が入力される第２のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタのドレインとグラウンドとの間に接続され、ゲートに前記パワーオンリセット信号が入力される第３のＭＯＳトランジスタとを含み、
前記基準電圧が第２の電圧よりも低いときに、前記パワースイッチのゲート電圧を前記第１の電圧にプルアップし、前記基準電圧が前記第２の電圧よりも高いときに、前記パワースイッチのゲートにハイインピーダンスを出力するプルアップ回路と、
を備えることを特徴とする直流電源装置。
【請求項２】
前記第１の電圧は、前記入力電圧であることを特徴とする請求項１に記載の直流電源装置。
【請求項３】
前記基準電圧生成回路は、
前記入力電圧が立ち上がり始めてから所定の時間経過後に立ち上がる前記基準電圧を出力することを特徴とする請求項１または２に記載の直流電源装置。
【請求項４】
前記基準電圧生成回路は、バンドギャップ回路であることを特徴とする請求項３に記載の直流電源装置。
【請求項５】
前記パワーオンリセット回路は、
前記入力電圧を電源とし、前記入力電圧を分圧した分圧電圧と前記基準電圧とを比較するコンパレータで構成されることを特徴とする請求項４に記載の直流電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源装置に関し、より詳細には、パワースイッチを備え、入力端子から出力端子までのパスを完全に遮断できる直流電源装置に関する。
【背景技術】
【０００２】
現代は、バッテリー等の直流電源から供給される電圧によって駆動するコンピュータ等の様々な電気・電子機器が普及している。このような電気・電子機器を駆動するとき、入力端子に接続された直流電源からの入力電圧を変換して、出力端子に接続されたコンデンサを含む容量性負荷に出力電圧を供給する直流電源装置が用いられている。直流電源装置には、電源接続回路、ＬＤＯ（Low Drop Out）回路、ＤＣ−ＤＣコンバータ回路、モータドライバ回路等により構成されるものが知られている。
【０００３】
直流電源装置は、直流電源が接続される入力端子から容量性負荷が接続される出力端子の間にパワースイッチが接続される。この直流電源装置は、直流電源投入時に、直流電源が安定化するまでパワースイッチのゲート端子の論理が不定となる場合がある。このとき、直流電源の電圧の急激な立ち上がりに対してパワースイッチのゲート端子に電荷が注入され、パワースイッチがオンすることで出力の容量性負荷に大きな突入電流が流れ込むことがある。
【０００４】
この突入電流による機器の破損を防止するためにヒューズを設けることが提案されている。しかし、ヒューズは一度溶断すると使用できなくなってしまう。そこで、ヒューズが頻繁に溶断しないように、大きな定格のヒューズ（大きな電流で遮断するヒューズ）を選定すると、ヒューズが流せる電流の限界値よりも小さな突入電流を防止することができない。このような課題を解消するために、例えば特許文献１に記載の従来の直流電源装置が知られている。
【０００５】
図１に、従来の直流電源装置１の回路図を示す。直流電源装置１では、直流電源３に対して、Ｐチャネル型のパワースイッチ５を介してコンデンサＣ０を含む容量性負荷７が接続され、パワースイッチ５のソース・ドレイン端子間には、抵抗Ｒ１が接続されている。直流電源３とパワースイッチ５との間には、ヒューズ９が接続されている。直流電源装置１は、パワースイッチ５のソース端子Ｓ０の電位とドレイン端子Ｄ０の電位をそれぞれ検出する４つの分割抵抗Ｒ１０ないしＲ１３とコンパレータ１１を備えている。コンパレータ１１は、直流電源３を電源電圧として動作し、ソース端子Ｓ０とドレイン端子Ｄ０の両者の電位差を検出する。
【０００６】
このような構成において、電源投入時より容量性負荷７のコンデンサＣ０に電荷が十分充電されるまでの間は、ソース端子Ｓ０の電位がドレイン端子Ｄ０の電位よりも高いため、コンパレータ１１の出力はハイレベルとなり、パワースイッチ５は非導通となる。この状態において直流電源３は、パワースイッチ５と並列に設けられた抵抗Ｒ１により制限された電流をコンデンサＣ０に供給する。一方、ドレイン端子Ｄ０の電位が十分高くなった場合には、コンパレータ１１は出力を反転し短絡させてパワースイッチ５を導通させる。このようにして、従来の直流電源装置１は、突入電流を防止している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平８−２７２４６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の直流電源装置１は、直流電源３とコンデンサＣ０との間に制限抵抗Ｒ１が接続されており、入力端子から出力端子までのパスを完全に遮断することができない。したがって、入力端子から出力端子までのパスを完全に遮断できないことにより、入力端子と出力端子との間に余分な電流が流れ、余分な電力損失が発生するという問題がある。
【０００９】
本発明は、上記した点に鑑みて行われたものであり、入力端子から出力端子までのパスを完全に遮断できる直流電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の直流電源装置は、入力電圧を出力電圧に変換するパワースイッチを有する直流電源装置であって、入力電圧を入力して、基準電圧を生成する基準電圧生成回路と、基準電圧に応じて、パワースイッチのゲート電圧をパワースイッチがオフする第１の電圧にプルアップするプルアップ回路とを備えることを特徴とする。
【００１１】
また、本発明の直流電源装置は、プルアップ回路は、基準電圧が第２の電圧よりも低いときに、パワースイッチのゲート電圧を第１の電圧にプルアップし、基準電圧が第２の電圧よりも高いときに、パワースイッチのゲートにハイインピーダンスを出力することを特徴とすることができる。さらに、第１の電圧は、入力電圧であることを特徴とすることができる。
【００１２】
また、プルアップ回路は、入力電圧が入力される入力端子とパワースイッチのゲートとの間に、それぞれソースとドレインが接続された第１のＭＯＳトランジスタと、入力端子と第１のＭＯＳトランジスタのゲートとの間に接続された第１の抵抗素子と、第１のＭＯＳトランジスタのゲートとグラウンドとの間に、それぞれソースとドレインが接続され、ゲートに基準電圧が入力される第２のＭＯＳトランジスタとを備えることを特徴とすることができる。さらに、プルアップ回路は、第１のＭＯＳトランジスタのゲートと第２のＭＯＳトランジスタのソースとの間に接続された第２の抵抗素子を備えたことを特徴とすることができる。
【００１３】
また、入力電圧と基準電圧を入力して、基準電圧が立ち上がったかどうかを示すパワーオンリセット信号を生成するパワーオンリセット回路をさらに備え、プルアップ回路は、
第２のＭＯＳトランジスタのドレインとグラウンドとの間に接続された第３のＭＯＳトランジスタをさらに備え、パワーオンリセット信号は、第３のＭＯＳトランジスタのゲートに入力されることを特徴とすることができる。
【００１４】
また、基準電圧生成回路は、入力電圧が立ち上がり始めてから所定の時間経過後に立ち上がる基準電圧を出力することを特徴とすることができる。さらに、基準電圧生成回路は、バンドギャップ回路であることを特徴とすることができる。さらに、パワーオンリセット回路は、入力電圧を電源とし、入力電圧を分圧した電圧と基準電圧とを比較するコンパレータを備えることを特徴とすることができる。
【００１５】
また、パワーオンリセット回路は、入力電圧を電源とし、入力電圧を分圧した分圧電圧と基準電圧とを比較するコンパレータで構成されることを特徴とすることができる。
【発明の効果】
【００１６】
本発明の直流電源装置は、上記構成により、入力端子から出力端子までのパスを完全に遮断できるという効果を奏する。
【図面の簡単な説明】
【００１７】
【図１】従来の直流電源装置の回路図である。
【図２】本発明の実施形態１の直流電源装置の回路図である。
【図３】本発明の実施形態１のプルアップ回路とＤＣ−ＤＣコンバータとの接続関係を示した回路図である。
【図４】本発明の実施形態１の基準電圧生成回路の回路図である。
【図５】本発明の実施形態１のパワーオンリセット信号ＰＯＲを発生するパワーオンリセット回路の回路図である。
【図６】本発明の実施形態１の直流電源装置の動作を説明するためのタイミングチャートである。
【図７】本発明の実施形態２の直流電源装置の回路図である。
【図８】本発明の実施形態３の直流電源装置の回路図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照しながら本発明の実施形態について詳細に説明する。本発明の直流電源装置は、コンピュータのＣＰＵやプロセッサの駆動、ＬＥＤ点灯時のドライバ等に利用される直流電源装置に用いることができる。
【００１９】
（実施形態１）
（構成）
図２は、本発明の実施形態１の直流電源装置２０の回路図である。直流電源装置２０は、直流電源である入力電圧ＶINを安定した出力電圧ＶOUTに変換するＤＣ-ＤＣコンバータで構成されている。特に、ＤＣ−ＤＣコンバータの変換部ＤＣＤＣにより突入電流防止機能が備えられている。
【００２０】
直流電源装置２０は、入力端子２１と変換部ＤＣＤＣのハイサイド側のパワースイッチであるＭＯＳトランジスタＭＨＳのゲート端子Ｇ４との間に接続されたプルアップ回路ＧＯＦＦ１、入力電圧ＶINから基準電圧Ｖ１を生成する基準電圧生成回路２３を備えている。出力電圧ＶOUTを分圧して出力電圧ＶOUTに応じた分圧電圧ＶＦＢを出力する抵抗Ｒ２１およびＲ２２からなる抵抗分割回路２５、分圧電圧ＶＦＢと基準電圧Ｖ１との差を増幅するエラーアンプ２７、エラーアンプ２７の出力信号とクロック信号ＣＬＫを入力し、クロック信号ＣＬＫに同期してエラーアンプ２７の出力信号に応じたデューティのＰＷＭ信号を生成するＰＷＭ信号生成回路２９を備えている。ここで、ハイサイドのＭＯＳトランジスタＭＨＳは、Ｐチャネル型のＭＯＳトランジスタである。
【００２１】
なお、直流電源装置２０は、図２に示すように、入力電圧ＶINと基準電圧Ｖ１を入力し、入力電圧ＶINを分圧した分圧電圧と基準電圧Ｖ１とを比較して基準電圧Ｖ１が立ち上がったかどうかを示すパワーオンリセット信号ＰＯＲを生成するパワーオンリセット回路３１を備えることができる。
【００２２】
変換部ＤＣＤＣは、ＭＯＳトランジスタＭＨＳとローサイド側のパワースイッチであるＭＯＳトランジスタＭＬＳのゲート端子Ｇ５に電荷を供給するためのプリドライバＰＲＤＲＶを備えている。プリドライバＰＲＤＲＶは、ゲート容量が大きなハイサイドのＭＯＳトランジスタＭＨＳとローサイドのＭＯＳトランジスタＭＬＳが確実にオンオフするようにゲート駆動する回路である。プリドライバＰＲＤＲＶのハイサイド側バッファには、ＰＷＭ信号がＰＷＭ信号生成回路２９より入力され、ローサイド側バッファには、入力電圧ＶＩＮよりも低い電圧Ｖ２を電源電圧として入力し、ＰＷＭ信号を反転したＰＷＭ＿Ｂ信号がＰＷＭ信号生成回路２９より入力される。そして、入力電圧ＶINが安定した通常動作時は、ハイサイドのＭＯＳトランジスタＭＨＳとローサイドのＭＯＳトランジスタＭＬＳとが互いに相補的にオンオフする。
【００２３】
プルアップ回路ＧＯＦＦ１には、基準電圧生成回路２３で生成される基準電圧Ｖ１とパワーオンリセット信号ＰＯＲが入力される。
【００２４】
直流電源装置２０は、ハイサイドのＭＯＳトランジスタＭＨＳとローサイドのＭＯＳトランジスタＭＬＳを相補的にオンオフして、入力電圧ＶINから所望の出力電圧ＶOUTに対応したパルス信号ＳＷを生成する。そして、パルス信号ＳＷは、インダクタＬとコンデンサＣ１とで構成されるリアクタンスフィルタにより平滑化されて、所望の出力電圧ＶOUTに変換される。
【００２５】
基準電圧生成回路２３は、入力電圧ＶINを電源とするバンドギャップ回路で構成される。同時に、基準電圧Ｖ１は、所望の出力電圧ＶOUTに対応した基準電圧でもある。
【００２６】
直流電源装置２０では、パワーオンリセット回路３１が出力するパワーオンリセット信号ＰＯＲと、エラーアンプ２７の基準電圧Ｖ１とを制御信号としてプルアップ回路ＧＯＦＦ１に入力されている。
【００２７】
基準電圧生成回路２３は、入力電圧ＶINが立ち上がってから所定の時間だけ遅延して基準電圧が出力される。つまり、基準電圧Ｖ１は、入力電圧ＶINより遅延して立ち上がる。プルアップ回路ＧＯＦＦ１は、この遅延を利用し、基準電圧Ｖ１が立ち上がっていない期間に、ＭＯＳトランジスタＭＨＳがオフするような電圧である入力電圧ＶINにＭＯＳトランジスタＭＨＳのゲート端子Ｇ４をプルアップして、ＭＯＳトランジスタＭＨＳをオフする。そして、基準電圧Ｖ１が立ち上がったら、ＭＯＳトランジスタＭＨＳのゲート端子Ｇ４に接続されるプルアップ回路ＧＯＦＦ１にハイインピーダンスを出力し、ＭＯＳトランジスタＭＨＳの通常動作（ＤＣ−ＤＣ変換動作）を妨げないようにする。すなわち、プリドライバＰＲＤＲＶがＭＯＳトランジスタＭＨＳを駆動できるようにする。
【００２８】
また、パワーオンリセット信号ＰＯＲは、ＰＷＭ信号生成回路２９と内部ロジック回路（図示せず）に入力され、パワーオンリセット信号ＰＯＲがインバータで反転された信号がエラーアンプに入力される。そして、基準電圧Ｖ１が立ち上がったことを示すまでは、エラーアンプ２７、ＰＷＭ信号生成回路２９、および内部ロジック回路をリセットして、これらの動作を停止する。さらに、パワーオンリセット信号ＰＯＲはプルアップ回路ＧＯＦＦ１にも入力され、入力電圧ＶINおよび基準電圧Ｖ１に同期して、基準電圧Ｖ１が立ち上がったことを示すまでは、ＭＯＳトランジスタＭＨＳのゲート端子Ｇ４は入力電圧ＶINにプルアップされる。なお、プルアップ回路ＧＯＦＦ１に入力されるパワーオンリセット信号ＰＯＲは、プルアップ回路ＧＯＦＦ１の出力をハイインピーダンスにするとともに、プルアップ回路ＧＯＦＦ１自身の電力消費を無くすためのものである。そのため、基準電圧Ｖ１がプルアップ回路ＧＯＦＦ１内部のトランジスタをオフするのに十分な電圧があるときは、パワーオンリセット信号ＰＯＲは不要である。
【００２９】
図３は、本発明の実施形態１のプルアップ回路ＧＯＦＦ１と変換部ＤＣＤＣとの接続関係を示した回路図である。プルアップ回路ＧＯＦＦ１は、入力電圧ＶINを印加してから瞬時に、ハイサイドのＭＯＳトランジスタＭＨＳのゲート端子Ｇ４をプルアップしてハイサイドのＭＯＳトランジスタＭＨＳ自身をオフするようにする。そして、入力電圧ＶINが安定すると、プルアップ回路ＧＯＦＦ１の出力（ＭＰ２のドレイン端子Ｄ２）をハイインピーダンスにする。
【００３０】
具体的にプルアップ回路ＧＯＦＦ１は、Ｐチャネル型のＭＯＳトランジスタＭＰ１、ＭＯＳトランジスタＭＨＳのゲート端子Ｇ４を入力電圧ＶINにプルアップするＰチャネル型のＭＯＳトランジスタＭＰ２、入力電圧ＶINが安定してからＭＯＳトランジスタＭＰ２のゲート電圧を入力電圧ＶINにプルアップする抵抗Ｒ３１、入力電圧ＶINが印加されてから安定するまでＭＯＳトランジスタＭＰ２のゲート端子Ｇ２をプルダウンする抵抗Ｒ３２、Ｎチャネル型のＭＯＳトランジスタＭＮ１で構成される。
【００３１】
ＭＯＳトランジスタＭＰ１のゲート端子Ｇ１には、基準電圧Ｖ１が入力され、ＭＯＳトランジスタＭＮ１のゲート端子Ｇ３には、パワーオンリセット信号ＰＯＲが入力される。
【００３２】
抵抗Ｒ３１およびＲ３２は、ＭＯＳトランジスタＭＰ１およびＭＯＳトランジスタＭＰ２のゲート耐圧を超えるような電圧が加わらないようにするためのものである。入力電圧ＶINに対し、ＭＯＳトランジスタＭＰ１およびＭＯＳトランジスタＭＰ２に十分なゲート耐圧があれば、Ｒ３２は不要であり、また基準電圧Ｖ１がＭＯＳトランジスタＭＰ１をオフできるレベルであれば、ＭＯＳトランジスタＭＮ１は不要である。抵抗Ｒ３１およびＲ３２は、入力電圧ＶINとＭＯＳトランジスタＭＰ１の閾値電圧Ｖｔｈの電位差(ＶＩＮ−Ｖｔｈ)を分圧し、その分圧した電圧がＭＯＳトランジスタＭＰ２のゲート端子Ｇ２に加わるため、ＭＯＳトランジスタＭＰ２のゲート耐圧を超えるような電圧が加わることを防いでいる。また、ＭＯＳトランジスタＭＮ１は、基準電圧Ｖ１が立ち上がりハイレベルとなり、この基準電圧Ｖ１でＭＯＳトランジスタＭＰ２をオフしきれない場合に、ＭＯＳトランジスタＭＰ２を確実にオフするためのものである。ハイレベルとなった基準電圧Ｖ１で、ＭＯＳトランジスタＭＰ１をオフしきれない場合、つまりＭＯＳトランジスタＭＰ２のゲート端子Ｇ２に（ＶＩＮ−Ｖｔｈ）の間の電圧が残り、ＭＯＳトランジスタＭＰ２をオフしきれない場合、ＭＯＳトランジスタＭＰ１のドレイン端子Ｄ１とグラウンドＧＮＤとの間にＭＯＳトランジスタＭＮ１を接続し、ＭＯＳトランジスタＭＮ１をオフして高抵抗化する事で、ＭＯＳトランジスタＭＰ２のゲート端子Ｇ２がオフするような電圧である入力電圧ＶＩＮにプルアップして、ＭＯＳトランジスタＭＰ２を確実にオフすることができる。
【００３３】
入力電圧ＶINの電源印加直後は、基準電圧Ｖ１＝０Ｖ（ローレベル）になる基準電圧Ｖ１を利用して、ＭＯＳトランジスタＭＰ１およびＭＯＳトランジスタＭＮ１をオンさせる。このとき、基準電圧Ｖ１は、ＭＯＳトランジスタＭＰ１がオンオフする境目の所定の電圧、すなわち閾値電圧よりも低い。基準電圧Ｖ１がローレベルのとき、ＭＯＳトランジスタＭＰ１はＰチャネル型のＭＯＳトランジスタであるため、オンする。パワーオンリセット信号ＰＯＲは、基準電圧Ｖ１がローレベルのとき、入力電圧ＶINの方が大きいため、入力電圧ＶINに応じたハイレベルの信号となり、ＭＯＳトランジスタＭＮ１はＮチャネル型のＭＯＳトランジスタであるためオンする。
【００３４】
そして、ＭＯＳトランジスタＭＰ２のゲート電圧をローレベルにプルダウンして、ＭＯＳトランジスタＭＰ２をオンさせて、ＭＯＳトランジスタＭＨＳのゲート電圧を入力電圧ＶINにプルアップする。これにより、電源印加時の突入電流を受動的に防ぐことができる。ここで、受動的とは、パワースイッチであるＭＯＳトランジスタＭＨＳの各端子の電圧を監視してフィードバック制御を行わないことをいう。そして、電源である入力電圧ＶINが立ち上がって行き、さらに基準電圧Ｖ１も上がっていく。ＭＯＳトランジスタＭＰ１がオンオフする境目の所定の電圧、すなわち閾値電圧を超えてハイレベルとなると、入力電圧ＶINを分圧した分圧電圧よりも基準電圧Ｖ１の方が大きくなり、パワーオンリセット信号ＰＯＲは、ローレベルとなる。そして、プリドライバＰＲＤＲＶの論理が確定となる。このとき、基準電圧Ｖ１およびパワーオンリセット信号ＰＯＲにより、ＭＯＳトランジスタＭＰ１およびＭＯＳトランジスタＭＮ１はオフして、ＭＯＳトランジスタＭＰ２のゲートは入力電圧ＶINにプルアップされて、オフする。本実施形態では、入力電圧ＶINが安定した後、ＭＯＳトランジスタＭＮ１およびＭＯＳトランジスタＭＰ１がオフで高抵抗のため、プルアップ回路ＧＯＦＦ１自身の消費電流はほとんどなく、直流電源装置２０の構成も簡易にすることができる。
【００３５】
図４は、本発明の実施形態１の基準電圧生成回路２３の構成例である。基準電圧生成回路２３は、一般的なバンドギャップ回路であり、スタートアップ信号生成部ＳＴＵＰと、バンドギャップ電圧である基準電圧Ｖ１を生成するバンドギャップ電圧生成部Ｖ１ＧＥＮにより構成される。スタートアップ信号生成部ＳＴＵＰは、バンドギャップ電圧生成部Ｖ１ＧＥＮをスタートアップさせるための回路である。
【００３６】
スタートアップ信号生成部ＳＴＵＰは、入力電圧ＶINが立ち上がると、それに同期してＭＯＳトランジスタＭ１のゲート電圧ＶSTUPを立ち上げる。そして、ゲート電圧ＶSTUPが閾値電圧を超えると、ＭＯＳトランジスタＭ１はオンしてゲート端子Ｐ１０にグラウンド電圧を伝えてゲート端子Ｐ１０をオンする。ゲート端子Ｐ１０がオンすると、バンドギャップ電圧生成部Ｖ１ＧＥＮは動作を開始して、基準電圧Ｖ１も立ち上がって行く。また、ＭＯＳトランジスタＭ３のゲート電圧は入力電圧ＶINにプルアップされてＭＯＳトランジスタＭ３はオンする。ＭＯＳトランジスタＭ３がオンすると、ＭＯＳトランジスタＭ２がオンしてＭＯＳトランジスタＭ１のゲート電圧ＶSTUPは、グラウンド電圧にフォースされてゲート電圧ＶSTUPは、ローレベルとなる。
【００３７】
ＭＯＳトランジスタＭ１からグラウンド電圧がバンドギャップ電圧生成部Ｖ１ＧＥＮに一度伝わると、基準電圧Ｖ１ＧＥＮは立ち上がって行き、基準電圧生成回路２３は基準電圧Ｖ１を出力する。
【００３８】
図５は、本発明の実施形態１のパワーオンリセット信号ＰＯＲを発生するパワーオンリセット回路３１の例である。
【００３９】
パワーオンリセット回路３１は、基準電圧Ｖ１と、入力電圧ＶINを抵抗Ｒ５１およびＲ５２で分圧した分圧電圧ＶＭＯＮとを比較するコンパレータＣＭＰにより構成されている。コンデンサＣ２１はバイパス容量である。
【００４０】
コンパレータＣＭＰの電源は入力電圧ＶINであり、コンパレータＣＭＰの出力がハイレベルのとき、その信号は入力電圧ＶINに応じたレベルの信号となる。つまり、パワーオンリセット信号ＰＯＲのハイレベルは、入力電圧ＶINにトラッキングしている。
【００４１】
入力電圧ＶINが立ち上がったばかりのときは、基準電圧Ｖ１は立ち上がっておらず、基準電圧Ｖ１はローレベルとなり、分圧電圧ＶＭＯＮが基準電圧Ｖ１より大きいため、コンパレータＣＭＰはハイレベルを出力する。そして、基準電圧Ｖ１が立ち上がって行き、分圧電圧ＶＭＯＮより大きくなると、コンパレータＣＭＰはローレベルを出力する。つまり、パワーオンリセット信号ＰＯＲは、ローレベルとなる。
【００４２】
（動作）
図６は、本発明の実施形態１の直流電源装置２０の動作を説明するためのタイミングチャートである。まず、入力電圧ＶINが立ち上がり始めると、それに同期して、分圧電圧ＶＭＯＮも立ち上がり始める。そして、しばらく時間がたってから基準電圧Ｖ１が立ち上がり始める。基準電圧Ｖ１が立ち上がり始めるまでは、基準電圧Ｖ１はローレベルであり、ＭＯＳトランジスタＭＰ１はオンする。また、パワーオンリセット信号ＰＯＲも入力電圧ＶINに同期して立ち上がり、ハイレベルであるため、ＭＯＳトランジスタＭＮ１はオンする。そして、ＭＯＳトランジスタＭＰ２がオンし、プルアップ回路ＧＯＦＦ１は、ＭＯＳトランジスタＭＨＳのゲート電圧に対し、プルアップ動作を行う。
【００４３】
基準電圧Ｖ１が上がって行き、分圧電圧ＶＭＯＮを超えるタイミングで、パワーオンリセット信号ＰＯＲはローレベルとなる。そして、ＭＯＳトランジスタＭＮ１はオフする。また、基準電圧Ｖ１も高く上がっているため、ＭＯＳトランジスタＭＰ１もオフする。そして、プルアップ回路ＧＯＦＦ１は、プルアップ動作を止める。
【００４４】
ＭＯＳトランジスタＭＰ２がオンとなる入力電圧ＶINは、ＭＯＳトランジスタＭＰ１とＭＯＳトランジスタＭＰ２の閾値電圧をＶｔｈとすると、ＶIN＞Ｖ１＋Ｖｔｈ＋Ｖｔｈ×(Ｒ１＋Ｒ２)／Ｒ１で表される。また、電源が印加されてから安定するまで基準電圧Ｖ１＝０Ｖ、Ｒ１>>Ｒ２とすると、ＶIN＞２×Ｖｔｈ、すなわち、入力電圧ＶINが閾値電圧２倍の値となってからＭＯＳトランジスタＭＰ２をオンすることができる。つまり、パワーオンリセット信号ＰＯＲが立ち下がるまで、（１／２）×（ＶIN−Ｖ１）が、ＭＯＳトランジスタＭＰ２のゲートソース間電圧ＶＧＳ＿ＭＰ２となる。そして、（ＶIN−Ｖ１）が、２×Ｖｔｈを超えるとＭＯＳトランジスタＭＰ２はオンし、パワーオンリセット信号ＰＯＲが立ち下がると、ゲートソース間電圧ＶＧＳ＿ＭＰ２も立ち下がり、ＭＯＳトランジスタＭＰ２はオフする。（ＶIN−Ｖ１）の電位差が２×Ｖｔｈを超えてからパワーオンリセット信号ＰＯＲが、ハイ（Ｈｉｇｈ）からロー（Ｌｏｗ）になるまで、ＭＯＳトランジスタＭＰ２がオンする事によりＭＯＳトランジスタＭＨＳのゲート電圧を入力電圧ＶINへプルアップし、ＭＯＳトランジスタＭＨＳがオンすることによる突入電流を防ぐことができる。
【００４５】
通常ＭＯＳトランジスタＭＨＳのゲート電圧が不定時には、入力電圧ＶIN印加時からのゲート容量への電荷注入により、ゲート電圧が不定時での容量は（ゲートソース間容量ＣＧＳの容量値）＝（ゲートドレイン間容量ＣＧＤの容量値）とすると、入力電圧ＶINがＣＧＳ、ＣＧＤで分圧されて、最大で入力電圧ＶINの２分の１の電圧がゲート端子Ｇ４にチャージされる。ＭＯＳトランジスタＭＰ２がオンする時には、ＭＯＳトランジスタＭＨＳのゲート電圧はＶｔｈとなる。そして、ＭＯＳトランジスタＭＨＳがオンする間際に、ＭＯＳトランジスタＭＰ２によってＭＯＳトランジスタＭＨＳのゲート電圧をプルアップすることができるため、容量性負荷への突入電流を防ぐことができる。
【００４６】
上述した構成及び動作により、本実施形態の直流電源装置２０は、電源投入時に、入力電圧ＶINにより生成される基準電圧Ｖ１に応じて、パワースイッチであるＭＯＳトランジスタＭＨＳのゲート電圧をパワースイッチがオフするような電圧にプルアップすることができる。したがって、ＭＯＳトランジスタＭＨＳのゲート電圧をプルアップすることにより、パワースイッチであるＭＯＳトランジスタＭＨＳ自身をオフするようにしたため、入力端子２１から出力端子２２までのパスを完全に遮断できるという効果を奏する。その結果、入力端子２１から出力端子２２までのパス、つまり電源供給ラインに余分な抵抗成分がないため、余分な電力損失が発生しない。
【００４７】
また、電源が安定して直流電源装置２０が通常動作を行うとき、ＭＯＳトランジスタＭＮ１がオフで高抵抗のため、プルアップ回路ＧＯＦＦ１自身の消費電流も小さい。さらに、ハイサイドのＭＯＳトランジスタＭＨＳのゲート電圧をプルアップすることや、ハイインピーダンスを出力することを基準電圧Ｖ１およびパワーオンリセット信号ＰＯＲのみで制御しており、フィードバック制御（能動的な制御）など複雑な制御を行っていない。そのため、直流電源装置２０は、構成が簡易であり、かつ動作するまでの時間を短くすることができる。
【００４８】
なお、本実施形態では、電源印加時にＭＯＳトランジスタＭＰ２のゲート電圧を入力電圧ＶINにプルアップするようにしたが、ＭＯＳトランジスタＭＰ２がオフできるような電圧であれば入力電圧ＶIN以外の電圧でもよい。さらに、入力電圧ＶINにプルアップすることで、別途電源を用意する必要がない。
【００４９】
また、本実施形態では、基準電圧Ｖ１の信号とパワーオンリセット信号ＰＯＲの２つの信号でＭＯＳトランジスタＭＰ２のゲート電圧を入力電圧ＶINにプルアップしたり、ハイインピーダンスを出力するように制御したが、基準電圧Ｖ１だけで制御することもできる。例えば、入力電圧ＶIN電圧がＭＯＳトランジスタＭＰ１のゲート耐圧よりも小さい場合は、パワーオンリセット信号ＰＯＲは不要、つまりＭＯＳトランジスタＭＮ１は不要である。
【００５０】
ＭＯＳトランジスタＭＰ１やＭＯＳトランジスタＭＰ２のゲート耐圧よりも入力電圧ＶINが大きな電圧になる場合は、本実施形態の抵抗Ｒ３１およびＲ３２を用いてゲート耐圧を超えないようにコントロールすることが可能である。また、パワーオンリセット信号ＰＯＲとＭＯＳトランジスタＭＮ１を用いて確実にプルアップ回路ＧＯＦＦ１の消費電流を止めることもできる。
【００５１】
なお、本実施形態では、直流電源装置の構成例として、ＤＣ−ＤＣコンバータの場合を説明したが、ＤＣ−ＤＣコンバータに限らず、電源接続回路、ＬＤＯ回路など、入力電圧を出力電圧に変換するパワースイッチを有する直流電源装置であれば、同様に直流電源装置を構成することができる。
【００５２】
（実施形態２）
図７は、電源接続回路を用いた直流電源装置４０の構成例を示した回路図である。実施形態１の直流電源装置２０と同様に、直流電源装置４０は、入力電圧ＶINを入力して基準電圧Ｖ１を生成する基準電圧生成回路４１を備えている。また、直流電源装置４０は、基準電圧Ｖ１を制御信号として入力し、ＰチャネルＭＯＳトランジスタで構成されるパワースイッチＰＳＷのゲート端子４３と入力端子４５との間に接続され、基準電圧Ｖ１に応じて、すなわち基準電圧Ｖ１をトリガーとして、パワースイッチＰＳＷのゲート端子４３をプルアップするプルアップ回路ＧＯＦＦ２とを備えている。
【００５３】
直流電源装置４０は、入力電圧ＶINが安定した通常動作時には、昇圧回路ＣＰよりパワースイッチＰＳＷのゲート端子４３に電荷を供給して、パワースイッチＰＳＷがオンできる所望の電位まで低くしてパワースイッチＰＳＷをオンして、入力端子４５と出力端子４７との間のパスを導通する。
【００５４】
電源投入時に基準電圧Ｖ１がローレベルのときに、プルアップ回路ＧＯＦＦ２がパワースイッチＰＳＷのゲート電圧を、パワースイッチＰＳＷがオフするような電圧、すなわち入力電圧ＶINにプルアップし、パワースイッチＰＳＷ自身をオフすることで、容量性負荷のコンデンサＣ２に突入電流が流れることを防止することができる。
【００５５】
直流電源装置４０も実施形態１の直流電源装置２０と同様に、電源投入時に、入力電圧ＶINにより生成される基準電圧Ｖ１に応じて、パワースイッチＰＳＷのゲート電圧をパワースイッチＰＳＷがオフするような電圧にプルアップする。これにより、パワースイッチＰＳＷ自身をオフするようにしたため、入力端子４５から出力端子４７までのパスを完全に遮断することができる。
【００５６】
なお、直流電源装置２０と同様に、パワーオンリセット回路３１を備えて、パワーオンリセット信号ＰＯＲと基準電圧Ｖ１の両信号でプルアップ回路ＧＯＦＦ２のプルアップ動作を制御してもよい。
【００５７】
（実施形態３）
図８は、ＬＤＯ回路を用いた直流電源装置６０の構成例を示した回路図である。実施形態１の直流電源装置２０と同様に、直流電源装置６０は、入力電圧ＶINを入力して基準電圧Ｖ１を生成する基準電圧生成回路６１を備えている。また、直流電源装置６０は、基準電圧Ｖ１を制御信号として入力し、パワースイッチＰＳＷ２のゲート端子６３と入力端子６５との間に接続され、基準電圧Ｖ１に応じて、すなわち基準電圧Ｖ１をトリガーとして、パワースイッチＰＳＷ２のゲート電圧をプルアップするプルアップ回路ＧＯＦＦ３とを備えている。
【００５８】
直流電源装置６０は、入力電圧ＶINが安定した通常動作時には、差動増幅器であるエラーアンプＡＭＰが、出力電圧ＶOUTを抵抗Ｒ８１およびＲ８２で分圧した電圧が基準電圧Ｖ１となるようなゲート電圧をパワースイッチＰＳＷ２のゲート端子６３に出力する。そして、パワースイッチＰＳＷ２が入力電圧ＶINを出力電圧ＶOUTに変換して、容量性負荷のコンデンサＣ３を駆動することができる。
【００５９】
直流電源装置６０は、電源投入時に、基準電圧Ｖ１がローレベルのときに、プルアップ回路ＧＯＦＦ３がパワースイッチＰＳＷ２のゲート電圧を、パワースイッチＰＳＷ２がオフするような電圧、すなわち入力電圧ＶINにプルアップすることができる。これにより、パワースイッチＰＳＷ２自身をオフすることで、容量性負荷のコンデンサＣ３に突入電流が流れることを防止することができる。
【００６０】
直流電源装置６０も実施形態１の直流電源装置２０と同様に、電源投入時に、入力電圧ＶINにより生成される基準電圧Ｖ１に応じて、パワースイッチＰＳＷ２のゲート電圧をパワースイッチＰＳＷ２がオフするような電圧にプルアップする。これにより、パワースイッチＰＳＷ２自身をオフするようにしたため、入力端子６５から出力端子６７までのパスを完全に遮断することができる。
【００６１】
なお、直流電源装置２０と同様に、パワーオンリセット回路３１を備えて、パワーオンリセット信号ＰＯＲと基準電圧Ｖ１の両信号でプルアップ回路ＧＯＦＦ３のプルアップ動作を制御してもよい。
【符号の説明】
【００６２】
１、２０、４０、６０  直流電源装置
３    直流電源
５、ＰＳＷ１〜ＰＳＷ２  パワースイッチ  
７    容量性負荷
９    ヒューズ
１１、ＣＭＰ  コンパレータ
２１、４５、６５  入力端子
２２、４７、６７  出力端子
２３、４１、６１  基準電圧生成回路
２５  抵抗分割回路
２７、ＡＭＰ  エラーアンプ
２９  ＰＷＭ信号生成回路
３１  パワーオンリセット回路
４３、６３、Ｐ１０  ゲート端子
Ｓ０〜Ｓ５、Ｓ７〜Ｓ８  ソース端子
Ｄ０〜Ｄ５、Ｄ７〜Ｄ８  ドレイン端子
Ｇ０〜Ｇ５  ゲート端子
Ｃ０〜Ｃ３、Ｃ２１  コンデンサ
Ｒ１〜Ｒ３、Ｒ１０〜Ｒ１３、Ｒ２１〜Ｒ２２、Ｒ３１〜Ｒ３２、Ｒ４１〜Ｒ４３、
Ｒ５１〜Ｒ５２、Ｒ８１〜Ｒ８２  抵抗
ＶIN   入力電圧
ＶOUT  出力電圧
ＤＣＤＣ  変換部
ＭＨＳ、ＭＬＳ、ＭＰ１、ＭＰ２、ＭＮ１、Ｍ１〜Ｍ３  ＭＯＳトランジスタ
ＧＯＦＦ１〜３  プルアップ回路
Ｖ１、Ｖ２  基準電圧
ＶＦＢ、ＶＭＯＮ  分圧電圧
ＣＬＫ  クロック信号
ＰＷＭ  ＰＷＭ信号
ＰＷＭ＿Ｂ  ＰＷＭ＿Ｂ信号
ＰＯＲ  パワーオンリセット信号
ＰＲＤＲＶ  プリドライバ
ＳＷ  パルス信号
Ｌ    インダクタ
ＳＴＵＰ  スタートアップ信号生成部
Ｖ１ＧＥＮ  バンドギャップ電圧生成部
ＶSTUP ゲート電圧
ＶＩＮ−Ｖ１  電位差
ＶＧＳ＿ＭＰ２  ゲートソース間電圧
ＣＰ  昇圧回路
【図１】
0005762358.tif 000002
【図２】
0005762358.tif 000003
【図３】
0005762358.tif 000004
【図４】
0005762358.tif 000005
【図５】
0005762358.tif 000006
【図６】
0005762358.tif 000007
【図７】
0005762358.tif 000008
【図８】
0005762358.tif 000009