(57)【特許請求の範囲】
【請求項１】
オープンドレイン出力の出力ドライバ回路であって、
定電流を供給する定電流回路と、
前記定電流に基づく電圧を発生する定電流ミラー用ＭＯＳトランジスタと、
前記定電流ミラー用ＭＯＳトランジスタが発生する前記定電流に基づく電圧と第１電源端子の電圧が入力され、前記出力ドライバ回路の入力端子に入力された信号によって、入力されたいずれかの電圧を出力するセレクタ回路と、
ゲートが前記セレクタ回路の出力端子に接続され、ドレインが前記出力ドライバ回路の出力端子に接続され、ソースが前記第１電源端子に接続された出力ＭＯＳトランジスタと、を備え、
前記定電流ミラー用ＭＯＳトランジスタと前記出力ＭＯＳトランジスタはカレントミラー回路を構成し、
前記定電流に基づく電圧によって、前記出力ＭＯＳトランジスタのソース−ドレイン間に流れる電流が制限される、
ことを特徴とする出力ドライバ回路。
【請求項２】
前記カレントミラー回路は、カレントミラー比を調整する手段を有し、前記出力ＭＯＳトランジスタの電流制限値を調整する、
ことを特徴とする請求項１記載の出力ドライバ回路。
【請求項３】
前記定電流回路は、電流値を調整する手段を有し、前記出力ＭＯＳトランジスタの電流制限値を調整することができる、
ことを特徴とする請求項１記載の出力ドライバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電流保護機能を備えた出力ドライバ回路に関する。
【背景技術】
【０００２】
従来の過電流保護機能付き出力ドライバ回路について説明する。図５は、従来の出力ドライバ回路を示す回路図である。
【０００３】
従来の過電流保護機能付き出力ドライバ回路５０は、出力端子５７に接続された、出力ドライバであるＮＭＯＳトランジスタ５５と、出力ドライバの電流経路に接続された、出力電流をモニターするためのセンス抵抗５８と、リファレンス電圧を出力するリファレンス電圧回路５１と、センス抵抗５８で発生する電圧とリファレンス電圧とを比較するコンパレータ５２と、コンパレータ５２の出力信号と入力端子５３の信号によってＮＭＯＳトランジスタ５５のゲートを制御するＮＯＲ回路５４と、を備える。
【０００４】
ＮＭＯＳトランジスタ５５がオンした状態で、出力端子５７と電源がショートした場合、ＮＭＯＳトランジスタ５５のドレイン−ソース間に大電流が流れる。このとき、センス抵抗５８に発生する電圧がリファレンス電圧より高くなると、コンパレータ５２の出力信号が“Ｈ”レベルになって、ＮＭＯＳトランジスタ５５オフするように制御される。これにより、ＮＭＯＳトランジスタ５５のソース−ドレイン間の電流は流れなくなり、過電流によるＩＣの破壊を防ぐことができる。
【０００５】
また、センス抵抗５８の代わりにＮＭＯＳトランジスタを接続することで、同様の保護を行なうことができる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平６−３８３６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の過電流保護機能付き出力ドライバ回路は、コンパレータとリファレンス電圧回路が必要なため、回路規模が大きくなってしまう、という課題があった。
また、出力ドライバであるＮＭＯＳトランジスタのソースにセンス抵抗を接続するため、通常動作時における出力ドライバの駆動能力が低下する、という課題もあった。
【０００８】
本発明の出力ドライバ回路は、上記課題に鑑みてなされ、簡単な回路構成で、かつ出力ドライバの駆動能力の低下を低下させることの無い、過電流保護機能を備えた出力ドライバ回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、上記課題を解決するため、定電流を供給する定電流回路と、定電流に基づく電圧を発生する定電流ミラー用ＭＯＳトランジスタと、定電流ミラー用ＭＯＳトランジスタの電圧と第１電源端子の電圧が入力され、出力ドライバ回路の入力端子に入力された信号によって、入力されたいずれかの電圧を出力するセレクタ回路と、ゲートがセレクタ回路の出力端子に接続され、ドレインが出力ドライバ回路の出力端子に接続され、ソースが第１電源端子に接続された出力ＭＯＳトランジスタと、を備え、定電流に基づく電圧によって、出力ＭＯＳトランジスタのソース−ドレイン間に流れる電流が制限される過電流保護機能を備えた、オープンドレイン出力の出力ドライバ回路を提供する。
【発明の効果】
【００１０】
本発明の出力ドライバ回路は、カレントミラー回路によって出力ＭＯＳトランジスタの電流を制御するように構成し、過電流保護機能を実現した。従って、出力ＭＯＳトランジスタのソースにセンス抵抗を必要とせず、コンパレータとリファレンス電圧回路を必要としないため、簡単な構成で、かつ通常動作時の駆動能力も低下しない、過電流保護機能付き出力ドライバ回路を提供することができる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態の出力ドライバ回路を示す回路図である。
【図２】本実施形態の出力ドライバ回路の他の例を示す回路図である。
【図３】本実施形態の出力ドライバ回路の他の例を示す回路図である。
【図４】本実施形態の出力ドライバ回路の他の例を示す回路図である。
【図５】従来の出力ドライバ回路を示す回路図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施形態を、図面を参照して説明する。
図１は、本実施形態の出力ドライバ回路を示す回路図である。
出力ドライバ回路１０は、定電流回路１１と、定電流ミラー用ＭＯＳトランジスタ１２と、入力端子１３と、セレクタ回路１４と、ＮＭＯＳトランジスタ１５を備える。
【００１３】
ＮＭＯＳトランジスタ１５は、ゲートがセレクタ回路１４の出力に接続され、ソースが接地端子２に接続され、ドレインが出力端子１７に接続される。ＮＭＯＳトランジスタ１５は、オープンドレイン形式の出力ドライバであり、出力端子１７は、外部のプルアップ抵抗１６を介して、後段の回路の電源端子３に接続される。
【００１４】
セレクタ回路１４は、定電流ミラー用ＭＯＳトランジスタ１２の出力電圧と、接地電圧ＶＳＳのどちらかを、入力端子１３の電圧によって選択して出力するように、定電流ミラー用ＭＯＳトランジスタ１２とＮＭＯＳトランジスタ１５の間に設けられる。
【００１５】
定電流ミラー用ＭＯＳトランジスタ１２は、電源端子２に接続された定電流回路１１で発生する電流を受け、ＮＭＯＳトランジスタ１５のソース−ドレイン間電流を制限するための電圧を出力する。すなわち、定電流ミラー用ＭＯＳトランジスタ１２は、ＮＭＯＳトランジスタ１５とカレントミラー回路を構成する。
【００１６】
次に、本実施形態の出力ドライバ回路１０の動作について説明する。
入力端子１３の電圧が“Ｌ”レベルの場合、セレクタ回路１４は接地電圧ＶＳＳを出力する。よって、ＮＭＯＳトランジスタ１５はオフし、出力ドライバ回路１０の出力端子１７はハイインピーダンス状態となる。従って、出力ドライバ回路１０の出力端子１７は、それを入力端子に接続する後段の回路の電源電圧ＶＣＣにプルアップされる。すなわち、出力ドライバ回路１０は、出力端子１７に“Ｈ”レベルを出力する。
【００１７】
入力端子１３の電圧が“Ｈ”レベルの場合、セレクタ回路１４は定電流ミラー用ＭＯＳトランジスタ１２のゲート電圧を出力する。ＮＭＯＳトランジスタ１５は、ＯＮして、ソース−ドレイン間に、電源電圧ＶＣＣとプルアップ抵抗１６の抵抗値によって決定される電流が流れる。すなわち、出力ドライバ回路１０は、出力端子１７に“Ｌ”レベルを出力する。
【００１８】
ここで、出力ドライバ回路１０の出力端子１７と後段の回路の電源電圧ＶＣＣが何らかの理由によりショートした場合を考える。ＮＭＯＳトランジスタ１５がＯＮしていると、電源電圧ＶＣＣと接地電圧ＶＳＳがショートすることになるので、ＮＭＯＳトランジスタ１５のソース−ドレイン間に過電流が流れる。
【００１９】
ＮＭＯＳトランジスタ１５のソース−ドレイン間に流れる電流の電流制限値Ｉｌｉｍｉｔは、定電流回路１１で発生する電流Ｉｃｏｎｓｔとカレントミラー回路のカレントミラー比で決定される。従って、ＮＭＯＳトランジスタ１５は、後段の電源電圧ＶＣＣやプルアップ抵抗１６の抵抗値に関わらず、ソース−ドレイン間に流れる電流が電流制限値Ｉｌｉｍｉｔに制限される。電流制限値Ｉｌｉｍｉｔは、過電流を制限するための値であり、通常動作時にＮＭＯＳトランジスタ１５がＯＮした場合に流れる電流よりも、十分に大きい値に設定される。
【００２０】
以上説明したように、本実施形態の出力ドライバ回路によれば、定電流ミラー用ＭＯＳトランジスタ１２とセレクタ回路１４を設けて、ＮＭＯＳトランジスタ１５のゲート電圧を制御する構成にしたので、簡単な回路構成で、出力端子１７の過電流保護機能が実現できる。
【００２１】
なお、図２に示すように、定電流ミラー用ＭＯＳトランジスタ１２は、カレントミラー比を調整できるように電流調整用のＮＭＯＳトランジスタ及びヒューズを備えてもよい。定電流ミラー用ＭＯＳトランジスタ１２をこのような構成にすることで、定電流Ｉｃｏｎｓｔのばらつきやカレントミラー比のばらつきを抑えることができる。従って、電流制限値Ｉｌｉｍｉｔの精度を高めることができる。
また、図示しないが、定電流回路１１をヒューズトリミングなどの手段により調整することによって、電流制限値Ｉｌｉｍｉｔのばらつきを抑えても良い。
【００２２】
また、図３に示すように、定電流ミラー用ＭＯＳトランジスタ１２は、接地端子２側に接続された定電流回路１１で発生する電流を受けるＰＭＯＳカレントミラー回路を備えた構成としても良い。ＰＭＯＳカレントミラー回路は、定電流回路１１の電流をカレントミラー比倍して、飽和結線されたＮＭＯＳトランジスタに流し込む。定電流ミラー用ＭＯＳトランジスタ１２をこのような構成にすることで、ＰＭＯＳカレントミラー回路とＮＭＯＳカレントミラー回路の２段構成にすることで、回路面積の縮小が可能となる。更に、カレントミラーの段数は何段にしても良く、また、ヒューズトリミングなどの手段を用いて、カレントミラー比を調整できるようにしても良い。
【００２３】
また、図４に示すように、Ｐｃｈオープンドレイン形式の出力ドライバ回路であっても、定電流ミラー用ＭＯＳトランジスタ１２とセレクタ回路４４と出力ＭＯＳトランジスタ４４を用いて、同様に過電流保護機能が実現できる。この場合は、出力端子１７は外部のプルアップ抵抗１６を介して、後段の回路の接地端子４に接続される。また、ヒューズトリミングなどの手段を用いて、電流制限値Ｉｌｉｍｉｔのばらつきを抑える機能を付加しても良い。
【符号の説明】
【００２４】
１０、４０  出力ドライバ回路
１１  定電流回路
１２  定電流ミラー用ＭＯＳトランジスタ
１３、５３  入力端子
１４、４４  セレクタ回路
１５、４５  出力ＭＯＳトランジスタ
１７  出力端子
５１  リファレンス電圧回路
５２  コンパレータ
【図１】
0005806972.tif 000002
【図２】
0005806972.tif 000003
【図３】
0005806972.tif 000004
【図４】
0005806972.tif 000005
【図５】
0005806972.tif 000006