(57)【特許請求の範囲】
【請求項１】
第１方向に並んだ第１ソース配線及び第２ソース配線と、第１方向に直交する第２方向に並んだ第１ゲート配線及び第２ゲート配線と、前記第１ソース配線及び前記第１ゲート配線と電気的に接続されるとともにポリシリコン半導体層を備えたスイッチング素子と、前記第１ソース配線と前記第２ソース配線との間に位置し前記ポリシリコン半導体層にコンタクトした第１接続電極と、前記スイッチング素子の上に配置された第１絶縁膜と、前記第１絶縁膜の上に配置された第１電極と、前記第１接続電極の上に位置し前記第１絶縁膜上に配置され前記第１接続電極にコンタクトし前記第１電極から離間した第２接続電極と、前記第１電極の上に配置された第２絶縁膜と、前記第２絶縁膜の上に配置され前記第１電極と向かい合うとともに前記第２接続電極と電気的に接続され且つ第１方向に沿って複数のＶ字型スリットが並んで形成された第２電極と、前記第２電極を覆うとともに第２方向に平行な第１ラビング方向にラビング処理された第１配向膜と、を備えた第１基板と、
前記第１基板と向かい合う側を覆うとともに第２方向に平行であって第１ラビング方向とは逆向きの第２ラビング方向にラビング処理された第２配向膜を備えた第２基板と、
前記第１基板と前記第２基板との間に保持された液晶層と、を備え、
前記第２ゲート配線は、前記第１ソース配線及び前記第２ソース配線のそれぞれと交差する交差部の間で前記第２電極から離れる側に向かって第２方向にシフトした配線部を含み、
前記Ｖ字型スリットは、第２方向に対して左回りに鋭角に交差する第３方向に沿って延出した第１中央部、前記第１中央部の一端側に繋がり第３方向に対して左回りに鋭角に交差する第４方向に沿って延出した第１端部、前記第１中央部の他端側に繋がり第４方向に沿って延出した第２端部、第２方向に対して右回りに鋭角に交差する第５方向に沿って延出した第２中央部、前記第２中央部の一端側に繋がり第５方向に対して右回りに鋭角に交差する第６方向に沿って延出した第３端部、及び、前記第２中央部の他端側に繋がり第６方向に沿って延出した第４端部を有し、前記第１端部と前記第３端部とが繋がったことを特徴とする液晶表示装置。
【請求項２】
複数の前記Ｖ字型スリットは、それぞれの前記第１端部と前記第３端部とで形成される頂角が第１方向に平行な同一直線上に位置するように形成されたことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１ゲート配線は、前記ポリシリコン半導体層に対して交差する第１ゲート電極及び第２ゲート電極を含み、
前記第１ソース配線は、前記ポリシリコン半導体層にコンタクトする、ことを特徴とする請求項１または２に記載の液晶表示装置。
【請求項４】
前記第１及び第２ソース配線の各々は、第２方向に沿って延出し前記第１ゲート配線と交差する第１配線部、第３方向に沿って延出し前記第１中央部に並んで形成された第２配線部、及び、第５方向に沿って延出し前記第２中央部に並んで形成された第３配線部を含むことを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記第２方向と前記第４方向とのなす角度は、前記第２方向と前記第３方向とのなす角度より大きく、９０°より小さい角度であり、
前記第２方向と前記第６方向とのなす角度は、前記第２方向と前記第５方向とのなす角度より大きく、９０°より小さい角度であることを特徴とする請求項１乃至４のいずれか１項に記載の液晶表示装置。
【請求項６】
前記第１接続電極及び前記第２接続電極は前記スイッチング素子と前記第２電極との間に位置し、前記第２接続電極は第１コンタクトホールを介して前記第１接続電極にコンタクトし、
前記第２電極は、平面視において前記第１コンタクトホールの第１方向に隣り合う第２コンタクトホールを介して前記第２接続電極にコンタクトしたことを特徴とする請求項１乃至５のいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置に関する。
【背景技術】
【０００２】
近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モードやＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードなどの横電界（フリンジ電界も含む）を利用した構造が注目されている。このような横電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする。
【０００３】
このような横電界を利用して液晶分子をスイッチングする技術は、種々提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２５６５４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態の目的は、応答速度の高速化が可能であるとともに、透過率の低減を抑制しつつ高精細化が可能な液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本実施形態によれば、
ポリシリコン半導体層を備えたスイッチング素子と、前記スイッチング素子の上に配置された第１絶縁膜と、前記第１絶縁膜の上に配置された第１電極と、前記第１電極の上に配置された第２絶縁膜と、前記第２絶縁膜の上に配置され前記第１電極と向かい合うとともに前記スイッチング素子と電気的に接続され且つ第１方向に沿って複数のＶ字型スリットが並んで形成された第２電極と、前記第２電極を覆うとともに第１方向に直交する第２方向に平行な第１ラビング方向にラビング処理された第１配向膜と、を備えた第１基板と、前記第１基板と向かい合う側を覆うとともに第２方向に平行であって第１ラビング方向とは逆向きの第２ラビング方向にラビング処理された第２配向膜を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備え、前記Ｖ字型スリットは、第２方向に対して左回りに鋭角に交差する第３方向に沿って延出した第１中央部、前記第１中央部の一端側に繋がり第３方向に対して左回りに鋭角に交差する第４方向に沿って延出した第１端部、前記第１中央部の他端側に繋がり第４方向に沿って延出した第２端部、第２方向に対して右回りに鋭角に交差する第５方向に沿って延出した第２中央部、前記第２中央部の一端側に繋がり第５方向に対して左回りに鋭角に交差する第６方向に沿って延出した第３端部、及び、前記第２中央部の他端側に繋がり第６方向に沿って延出した第４端部を有し、前記第１端部と前記第３端部とが繋がったことを特徴とする液晶表示装置が提供される。
【図面の簡単な説明】
【０００７】
【図１】図１は、本実施形態における液晶表示装置の構成を概略的に示す図である。
【図２】図２は、図１に示した液晶表示パネルの構成及び等価回路を概略的に示す図である。
【図３】図３は、図２に示した液晶表示パネルの画素を対向基板の側から見たときのアレイ基板の構造を概略的に示す平面図である。
【図４】図４は、図２に示した液晶表示パネルの画素を対向基板の側から見たときのアレイ基板の構造を概略的に示す平面図である。
【図５】図５は、図３に示したＡ−Ａ線で切断した液晶表示装置の概略断面図である。
【図６】図６は、図４に示したＢ−Ｂ線で切断した液晶表示装置の概略断面図である。
【図７】図７は、図２に示した液晶表示パネルＬＰＮの画素ＰＸを対向基板ＣＴの側から見たときのアレイ基板ＡＲの他の構造を概略的に示す平面図である。
【発明を実施するための形態】
【０００８】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【０００９】
ここでは、液晶表示装置の一例として、一方の基板に第１電極及び第２電極を備え、これらの第１電極と第２電極との間に形成される横電界（すなわち、基板の主面にほぼ平行な電界）を主に利用して液晶分子をスイッチングする液晶モードとして、ＦＦＳモードの液晶表示装置を例に説明する。
【００１０】
図１は、本実施形態における液晶表示装置１の構成を概略的に示す図である。
【００１１】
すなわち、液晶表示装置１は、アクティブマトリクスタイプの液晶表示パネルＬＰＮ、液晶表示パネルＬＰＮに接続された駆動ＩＣチップ２及びフレキシブル配線基板３、液晶表示パネルＬＰＮを照明するバックライト４などを備えている。
【００１２】
液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された図示しない液晶層と、を備えて構成されている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。
【００１３】
バックライト４は、図示した例では、アレイ基板ＡＲの背面側に配置されている。このようなバックライト４としては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
【００１４】
図２は、図１に示した液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。
【００１５】
液晶表示パネルＬＰＮは、アクティブエリアＡＣＴにおいて、ｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）、ｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）などを備えている。ゲート配線Ｇの各々は、概ね第１方向Ｘに沿ってそれぞれ延出している。また、ゲート配線Ｇは、第１方向Ｘに直交する第２方向Ｙ沿って並列配置されている。ソース配線Ｓの各々は、ゲート配線Ｇと交差するようにそれぞれ延出している。また、ソース配線Ｓは、第１方向Ｘに沿って並列配置されている。
【００１６】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。これらのゲートドライバＧＤ及びソースドライバＳＤの少なくとも一部は、例えば、アレイ基板ＡＲに形成され、コントローラを内蔵した駆動ＩＣチップ２と接続されている。
【００１７】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極（第２電極）ＰＥ、対向電極（第１電極）ＣＥなどを備えている。
【００１８】
なお、本実施形態においては、液晶表示パネルＬＰＮは、画素電極ＰＥ及び対向電極ＣＥがアレイ基板ＡＲに形成された構成であり、これらの画素電極ＰＥと対向電極ＣＥとの間に形成される電界を主に利用して液晶層ＬＱの液晶分子をスイッチングする。画素電極ＰＥと対向電極ＣＥとの間に形成される電界は、アレイ基板ＡＲの主面あるいは対向基板ＣＴの主面にほぼ平行な横電界である。
【００１９】
スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。なお、ここでは詳述しないが、本実施形態のスイッチング素子ＳＷは、ポリシリコン半導体層を備えたダブルゲート構造を適用している。このスイッチング素子ＳＷは、ゲート配線Ｇ及びソース配線Ｓと電気的に接続されている。アクティブエリアＡＣＴには、ｍ×ｎ個のスイッチング素子ＳＷが形成されている。
【００２０】
画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。アクティブエリアＡＣＴには、ｍ×ｎ個の画素電極ＰＥが形成されている。対向電極ＣＥは、例えばコモン電位である。この対向電極ＣＥは、アレイ基板ＡＲに形成された給電部ＶＳと電気的に接続されている。
【００２１】
次に、本実施形態における画素の構成についてより具体的に説明する。
【００２２】
図３は、図２に示した液晶表示パネルＬＰＮの画素ＰＸを対向基板ＣＴの側から見たときのアレイ基板ＡＲの構造を概略的に示す平面図である。なお、ここでは、説明に必要な構成のみを図示しており、ポリシリコン半導体層ＳＣが形成された層から第１電極に相当する対向電極ＣＥの下層までを図示している。
【００２３】
また、以下の説明では、第１方向Ｘと第２方向Ｙとが直交するものとし、第２方向Ｙに対して左回りに鋭角に交差する第３方向をＤ３とし、第３方向Ｄ３に対して左回りに鋭角に交差する第４方向をＤ４とし、第２方向Ｙに対して右回りに鋭角に交差する第５方向をＤ５とし、第５方向Ｄ５に対して左回りに鋭角に交差する第６方向をＤ６とする。後述するが、本実施形態では、液晶分子ＬＭの初期配向方向は、例えば、第２方向Ｙと平行である。
【００２４】
第３方向Ｄ３及び第５方向Ｄ５は、初期配向方向つまり第２方向Ｙを基準として対称に設定されることが望ましい。すなわち、第２方向Ｙと第３方向Ｄ３とのなす角度θ１は、第２方向Ｙと第５方向Ｄ５とのなす角度θ３と略同一であり、０°より大きく４５°より小さい角度である。このなす角度θ１及びθ３については、５°〜２５°程度、より望ましくは１０°前後とすることが液晶分子ＬＭの配向制御の観点で極めて有効である。
【００２５】
また、第４方向Ｄ４及び第６方向Ｄ６は、初期配向方向つまり第２方向Ｙを基準として対称に設定されることが望ましい。すなわち、第２方向Ｙと第４方向Ｄ４とのなす角度θ２は、なす角度θ１より大きく９０°より小さい角度である。第２方向Ｙと第６方向Ｄ６とのなす角度θ４は、なす角度θ３より大きく９０°より小さい角度である。なす角度θ２は、なす角度θ４と略同一である。
【００２６】
スイッチング素子ＳＷのポリシリコン半導体層ＳＣは、略Ｌ字型に形成されている。すなわち、ポリシリコン半導体層ＳＣは、第２方向Ｙに沿って延出した第１直線部ＳＣ１及び第１方向Ｘに沿って延出した第２直線部ＳＣ２を有している。ここでは、当該画素ＰＸのポリシリコン半導体層ＳＣのみを図示している。
【００２７】
ゲート配線Ｇ１及びＧ２は、それぞれ第１方向Ｘに沿って延出している。ゲート配線Ｇ１は、図示した当該画素ＰＸの上側に位置し、当該画素ＰＸのスイッチング素子ＳＷに接続されている。ゲート配線Ｇ２は、当該画素ＰＸの下側に位置し、第２方向Ｙに沿った下側に位置する図示しない画素のスイッチング素子に接続されている。
【００２８】
ソース配線Ｓ１及びＳ２の各々は、一部がＶ字型に屈曲している。ソース配線Ｓ１は、図示した当該画素ＰＸの左側に位置し、当該画素ＰＸのスイッチング素子ＳＷに接続されている。ソース配線Ｓ２は、当該画素ＰＸの右側に位置し、第１方向Ｘに沿った右側に位置する図示しない画素のスイッチング素子に接続されている。
【００２９】
ゲート配線Ｇ１は、ポリシリコン半導体層ＳＣの第１直線部ＳＣ１に対して交差する第１ゲート電極ＷＧ１及び第２直線部ＳＣ２に対して交差する第２ゲート電極ＷＧ２を含んでいる。また、ゲート配線Ｇ１は、ソース配線Ｓ１と交差する交差部Ｃ１とソース配線Ｓ２と交差する交差部Ｃ２との間において、当該画素ＰＸの側に向かってシフトした配線部ＧＬを含んでいる。この配線部ＧＬは、第１方向Ｘに沿って延出している。なお、ゲート配線Ｇ２の配線部ＧＬは、当該画素ＰＸから離れる側に向かってシフトしている。
【００３０】
他のゲート配線についてもゲート配線Ｇ１と同一構成であるが、図示及び説明は省略する。
【００３１】
ソース配線Ｓ１は、コンタクトホールＣＨ１を介してポリシリコン半導体層ＳＣにコンタクトするコンタクト部ＣＮＴを含んでいる。また、このソース配線Ｓ１は、第１配線部ＳＬ１、第２配線部ＳＬ２、及び、第３配線部ＳＬ３を含んでいる。
【００３２】
第１配線部ＳＬ１は、第２方向Ｙに沿って延出し、ゲート配線Ｇ１と交差する。この第１配線部ＳＬ１は、ポリシリコン半導体層ＳＣの第１直線部ＳＣ１の上方にも位置している。第２配線部ＳＬ２は、第３方向Ｄ３に沿って延出している。第３配線部ＳＬ３は、第５方向Ｄ５に沿って延出している。なお、コンタクト部ＣＮＴは、第３配線部ＳＬ３に含まれる。このコンタクト部ＣＮＴは、ポリシリコン半導体層ＳＣの一端に相当する第１直線部ＳＣ１の端部にコンタクトしている。
【００３３】
ここに示した例では、第２配線部ＳＬ２は、第１配線部ＳＬ１と第３配線部ＳＬ３との間に位置し、その両端が第１配線部ＳＬ１及び第３配線部ＳＬ３と繋がっている。このため、第２配線部ＳＬ２及び第３配線部ＳＬ３は、Ｖ字形状をなす。なお、第３配線部ＳＬ３が第１配線部ＳＬ１と第２配線部ＳＬ２との間に位置し、第３配線部ＳＬ３の両端が第１配線部ＳＬ１及び第２配線部ＳＬ２と繋がっている場合、第２配線部ＳＬ２及び第３配線部ＳＬ３は、図３に示した例とは逆向きのＶ字形状をなす。
【００３４】
他のソース配線についてもソース配線Ｓ１と同一構成であるが、図示及び説明は省略する。
【００３５】
第１接続電極ＣＮ１は、コンタクトホールＣＨ２を介してポリシリコン半導体層ＳＣにコンタクトしている。この第１接続電極ＣＮ１は、ソース配線Ｓ１の第１配線部ＳＬ１とソース配線Ｓ２の第１配線部ＳＬ１との間に位置している。より具体的には、第１接続電極ＣＮ１は、ゲート配線Ｇ１の配線部ＧＬ、第２ゲート電極ＷＧ２、及び、ソース配線Ｓ２の第１配線部ＳＬ１によって囲まれた領域に配置されている。このような第１接続電極ＣＮ１は、ポリシリコン半導体層ＳＣの他端に相当する第２直線部ＳＣ２の端部にコンタクトしている。
【００３６】
柱状スペーサＳＰは、ポリシリコン半導体層ＳＣの第１直線部ＳＣ１と第２直線部ＳＣ２とが交差する交差部の上に配置される。
【００３７】
対向電極ＣＥは、ソース配線Ｓ１の第２配線部ＳＬ２及び第３配線部ＳＬ３の上に位置するように配置され、第１方向Ｘに延在している。第２接続電極ＣＮ２は、第１接続電極ＣＮ１の上に配置され、対向電極ＣＥから離間している。
【００３８】
図４は、図２に示した液晶表示パネルＬＰＮの画素ＰＸを対向基板ＣＴの側から見たときのアレイ基板ＡＲの構造を概略的に示す平面図である。なお、ここでは、説明に必要な構成のみを図示しており、ソース配線Ｓ１などが形成された層から第２電極に相当する画素電極ＰＥが形成された層までを図示している。
【００３９】
図示しないスイッチング素子の第２接続電極ＣＮ２は、コンタクトホールＣＨ３を介して第１接続電極ＣＮ１と電気的に接続されている。画素電極ＰＥは、コンタクトホールＣＨ４を介して第２接続電極ＣＮ２と電気的に接続されている。
【００４０】
この画素電極ＰＥには、複数のＶ字型スリットＳＴが形成されている。これらのスリットＳＴは、対向電極ＣＥと向かい合うとともに第１方向Ｘに沿って並んで形成されている。図示した例では、当該画素ＰＸの画素電極ＰＥには、２つのスリットＳＴが形成されている。
【００４１】
各スリットＳＴは同一形状であり、その形状について以下により具体的に説明する。スリットＳＴは、第１中央部ＳＴＣ１、第２中央部ＳＴＣ２、第１端部ＳＴＥ１、第２端部ＳＴＥ２、第３端部ＳＴＥ３、及び、第４端部ＳＴＥ４を有している。
【００４２】
第１中央部ＳＴＣ１は、第３方向Ｄ３に沿って延出している。この第１中央部ＳＴＣ１は、ソース配線Ｓ１の第２配線部ＳＬ２に並んで形成されている。第１端部ＳＴＥ１は、第１中央部ＳＴＣ１の一端側（画素ＰＸの中央側）に繋がり第４方向Ｄ４に沿って延出している。第２端部ＳＴＥ２は、第１中央部ＳＴＣ１の他端側（画素ＰＸの上側）に繋がり第４方向Ｄ４に沿って延出している。また、第２端部ＳＥＴ２の先端は曲線になっている。図示した例では、これらの第１中央部ＳＴＣ１、第１端部ＳＴＥ１、及び、第２端部ＳＴＥ２は、当該画素ＰＸの上側半分に位置し、逆Ｓ字形状をなしている。
【００４３】
第２中央部ＳＴＣ２は、第５方向Ｄ５に沿って延出している。この第２中央部ＳＴＣ２は、ソース配線Ｓ１の第３配線部ＳＬ３に並んで形成されている。第３端部ＳＴＥ３は、第２中央部ＳＴＣ２の一端側（画素ＰＸの中央側）に繋がり第６方向Ｄ６に沿って延出している。第４端部ＳＴＥ４は、第２中央部ＳＴＣ２の他端側（画素ＰＸの下側）に繋がり第６方向Ｄ６に沿って延出している。また、第４端部ＳＥＴ２の先端は曲線になっている。図示した例では、これらの第２中央部ＳＴＣ２、第３端部ＳＴＥ３、及び、第４端部ＳＴＥ４は、当該画素ＰＸの下側半分に位置し、Ｓ字形状をなしている。
【００４４】
Ｖ字型のスリットＳＴは、画素ＰＸの上側半分に位置し逆Ｓ字形状をなす第１端部ＳＴＥ１と、画素ＰＸの下側半分に位置しＳ字形状をなす第３端部ＳＴＥ３とが画素ＰＸの中央で繋がることによって形成されている。このようなスリットＳＴにおいて、第１端部ＳＴＥ１と第３端部ＳＴＥ３とによって形成される頂角は、図示したような第１方向Ｘに平行な直線Ｌの上に位置する。つまり、画素電極ＰＥの複数のスリットＳＴは、それぞれの頂角が同一直線Ｌ上に位置するように形成されている。
【００４５】
次に、本実施形態における液晶表示装置１の構造について、以下により詳細に説明する。
【００４６】
図５は、図３に示したＡ−Ａ線で切断した液晶表示装置１の概略断面図である。
【００４７】
すなわち、アレイ基板ＡＲは、ガラス板やプラスチック基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板１０の対向基板ＣＴに対向する側に、スイッチング素子ＳＷ、画素電極ＰＥ、第１配向膜ＡＬ１などを備えている。
【００４８】
ここに示したスイッチング素子ＳＷは、トップゲート型、ダブルゲート構造の薄膜トランジスタである。スイッチング素子ＳＷのポリシリコン半導体層ＳＣは、第１絶縁基板１０の上に配置されている。このようなポリシリコン半導体層ＳＣは、ゲート絶縁膜１１によって覆われている。また、ゲート絶縁膜１１は、第１絶縁基板１０の上にも配置されている。なお、第１絶縁基板１０とポリシリコン半導体層ＳＣとの間に、絶縁膜としてアンダーコート層を配置しても良い。
【００４９】
スイッチング素子ＳＷの第１ゲート電極ＷＧ１及び第２ゲート電極ＷＧ２は、ゲート絶縁膜１１の上に配置され、ポリシリコン半導体層ＳＣの直上に位置している。これらの第１ゲート電極ＷＧ１及び第２ゲート電極ＷＧ２は、層間絶縁膜１２によって覆われている。また、層間絶縁膜１２は、ゲート絶縁膜１１の上にも配置されている。なお、図示を省略したゲート配線もゲート絶縁膜１１の上に配置され、層間絶縁膜１２によって覆われている。
【００５０】
このような第１ゲート電極ＷＧ１及び第２ゲート電極ＷＧ２や、ゲート配線は、例えば、モリブデン（Ｍｏ）やタングステン（Ｗ）などの導電材料によって形成されている。このため、ゲート配線などは、第２方向Ｙに隣接する画素間を遮光する遮光層としても機能する。
【００５１】
コンタクト部ＣＮＴを含むソース配線Ｓ１、及び、第１接続電極ＣＮ１は、層間絶縁膜１２の上に配置されている。コンタクト部ＣＮＴは、ゲート絶縁膜１１及び層間絶縁膜１２を貫通するコンタクトホールＣＨ１を介してポリシリコン半導体層ＳＣにコンタクトしている。第１接続電極ＣＮ１は、ゲート絶縁膜１１及び層間絶縁膜１２を貫通するコンタクトホールＣＨ２を介してポリシリコン半導体層ＳＣにコンタクトしている。
【００５２】
このようなソース配線Ｓ１や第１接続電極ＣＮ１は、例えば、アルミニウム（Ａｌ）やチタン（Ｔｉ）などの導電材料によって形成されている。このため、ソース配線などは、第１方向Ｘに隣接する画素間を遮光する遮光層としても機能する。
【００５３】
これらのソース配線Ｓ１や第１接続電極ＣＮ１は、第１絶縁膜２１によって覆われている。また、この第１絶縁膜２１は、層間絶縁膜１２の上にも配置されている。このような第１絶縁膜２１は、例えば、透明な樹脂材料によって形成されている。
【００５４】
対向電極ＣＥ及び第２接続電極ＣＮ２は、第１絶縁膜２１の上に配置されている。第２接続電極ＣＮ２は、第１絶縁膜２１を貫通するコンタクトホールＣＨ３を介して第１接続電極ＣＮ１に電気的に接続されている。これらの対向電極ＣＥ及び第２接続電極ＣＮ２は、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されている。
【００５５】
これらの対向電極ＣＥ及び第２接続電極ＣＮ２は、第２絶縁膜２２によって覆われている。また、この第２絶縁膜２２は、第１絶縁膜２１の上にも配置されている。このような第２絶縁膜２２は、例えば、窒化シリコン（ＳｉＮ）などの無機系材料によって形成されている。
【００５６】
画素電極ＰＥは、第２絶縁膜２２の上に配置されている。この画素電極ＰＥは、第２絶縁膜２２を貫通するコンタクトホールＣＨ４を介して第２接続電極ＣＮ２に電気的に接続されている。このような画素電極ＰＥは、例えば、ＩＴＯやＩＺＯなどの光透過性を有する導電材料によって形成されている。
【００５７】
柱状スペーサＳＰは、第２絶縁膜２２の上に形成されている。このような柱状スペーサＳＰは、例えば、樹脂材料によって形成されている。
【００５８】
画素電極ＰＥ、柱状スペーサＳＰ、及び、第２絶縁膜２２は、第１配向膜ＡＬ１によって覆われている。この第１配向膜ＡＬ１は、第１ラビング方向ＲＢ１にラビング処理されている。ここでは、第１ラビング方向ＲＢ１は、第２方向Ｙに平行である。配向膜ＡＬ１は、例えば、ポリイミド（ＰＩ）によって形成されている。
【００５９】
一方、対向基板ＣＴは、ガラス板やプラスチック基板などの光透過性を有する第２絶縁基板３０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板３０のアレイ基板ＡＲに対向する側に、ブラックマトリクス３１、第２配向膜ＡＬ２などを備えている。
【００６０】
ブラックマトリクス３１は、第２絶縁基板３０の上において、ゲート配線、ソース配線、スイッチング素子ＳＷなどの直上に位置するように配置されている。このようなブラックマトリクス３１は、例えば、黒色に着色された樹脂材料やクロム（Ｃｒ）などの遮光性の金属材料によって形成されている。
【００６１】
図示した例では、ブラックマトリクス３１は、第２配向膜ＡＬ２によって覆われている。この第２配向膜ＡＬ２は、第２ラビング方向ＲＢ２にラビング処理されている。ここでは、第２ラビング方向ＲＢ２は、第２方向Ｙに平行であって、第１ラビング方向ＲＢ１とは逆向きの方向である。第２配向膜ＡＬ２は、例えば、ポリイミド（ＰＩ）によって形成されている。
【００６２】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴとの間には、柱状スペーサＳＰにより所定のセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のセルギャップが形成された状態で図示しないシール材によって貼り合わせられている。
【００６３】
液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。液晶層ＬＱは、液晶分子ＬＭを含んでいる。このような液晶層ＬＱは、ポジ型の液晶材料によって構成されている。
【００６４】
アレイ基板ＡＲの外面、つまり、アレイ基板ＡＲを構成する第１絶縁基板１０の外面には、第１光学素子ＯＤ１が接着剤などにより貼付されている。また、対向基板ＣＴの外面、つまり、対向基板ＣＴを構成する第２絶縁基板３０の外面には、第２光学素子ＯＤ２が接着剤などにより貼付されている。
【００６５】
第１光学素子ＯＤ１は、第１偏光軸を有する第１偏光板ＰＬ１を含んでいる。この第１偏光軸は、例えば、第１方向Ｘと平行に設定されている。第２光学素子ＯＤ２は、第２偏光軸を有する第２偏光板ＰＬ２を含んでいる。この第２偏光軸は、例えば、第２方向Ｙと平行に設定され、第１偏光軸と直交する。
【００６６】
図６は、図４に示したＢ−Ｂ線で切断した液晶表示装置１の概略断面図である。この図６に示した領域は、実質的に表示に寄与する画素開口部に相当する。なお、ここでは、図５を参照して説明した構成については同一の参照符号を付して詳細な説明を省略する。
【００６７】
アレイ基板ＡＲについて、第２絶縁膜２２の上に配置された画素電極ＰＥは、第２絶縁膜２２の下に配置された対向電極ＣＥと向かい合っている。画素電極ＰＥには、複数のスリットＳＴが形成されている。当然のことながら、これらのスリットＳＴも対向電極ＣＥと向かい合っている。これらのスリットＳＴは、画素電極ＰＥを第２絶縁膜２２まで貫通したものである。第１配向膜ＡＬ１は、画素電極ＰＥを覆うとともに、スリットＳＴから露出した第２絶縁膜２２を覆っている。
【００６８】
対向基板ＣＴは、第２絶縁基板３０のアレイ基板ＡＲに対向する側に、カラーフィルタ３２及び第２配向膜ＡＬ２を備えている。このようなカラーフィルタ３２には、詳述しないが、赤色画素に対応して配置される赤色カラーフィルタ、青色画素に対応して配置される青色カラーフィルタ、及び、緑色画素に対応して配置される緑色カラーフィルタが含まれる。これらの赤色カラーフィルタ、青色カラーフィルタ、及び、緑色カラーフィルタは、それぞれの色に着色された樹脂材料によって形成されている。
【００６９】
上述したような横電界を利用した液晶モードにおいては、対向基板ＣＴの液晶層ＬＱに接する面が平坦であることが望ましく、対向基板ＣＴは、さらに、ブラックマトリクス３１及びカラーフィルタ３２と第２配向膜ＡＬ２との間に比較的厚い膜厚のオーバーコート層を備えていてもよい。このようなオーバーコート層は、例えば、透明な樹脂材料によって形成される。
【００７０】
本実施形態では、画素電極ＰＥと対向電極ＣＥとの間に電位差が形成されていない（つまり、液晶層ＬＱに電圧が印加されていない）無電界時において、液晶表示パネルＬＰＮの透過率が最低となる（つまり、黒色画面を表示する）ノーマリーブラックモードを実現している。
【００７１】
すなわち、このような液晶表示装置１においては、無電界時には、液晶分子ＬＭの各々は、それぞれの長軸が第１配向膜ＡＬ１及び第２配向膜ＡＬ２による配向規制力により第１ラビング方向ＲＢ１及び第２ラビング方向ＲＢ２と平行な第２方向Ｙを向くように配向されている（図３の点線で示した液晶分子ＬＭを参照）。つまり、ここに示した例では、液晶分子ＬＭの初期配向方向は、第２方向Ｙである。このような状態では、バックライト４からのバックライト光は、光学素子ＯＤ１を透過した後、液晶表示パネルＬＰＮを透過し、光学素子ＯＤ２に吸収される（黒色画面表示）。
【００７２】
一方、この液晶表示装置１において、画素電極ＰＥと対向電極ＣＥとの間に電位差が形成された（つまり、液晶層ＬＱに電圧が印加された）電圧印加時には、画素電極ＰＥと対向電極ＣＥとの間に横電界（フリンジ電界）が形成される。この横電界は、主としてスリットＳＴを介してスリットＳＴの長軸に対して略直交する方位に形成される。
【００７３】
このとき、液晶分子ＬＭの配向状態は、液晶分子ＬＭの長軸が初期配向方向から横電界に略平行な方向を向くように変化する。例えば、図３に示した例において、画素ＰＸの上側半分の領域に位置する液晶分子ＬＭは、点線で示した初期配向方向から時計回りに回転し、横電界と略平行な方向を向くように配向する。また、画素ＰＸの下側半分の領域に位置する液晶分子ＬＭは、点線で示した初期配向方向から反時計回りに回転し、横電界と略平行な方向を向くように配向する。このとき、画素ＰＸの上側半分の領域と、下側半分の領域とでは、液晶分子ＬＭの配向方向は異なるため、一画素内にマルチドメインを形成することが可能となる。
【００７４】
このように、液晶分子ＬＭの長軸の配向方位が初期配向方向から変化すると、液晶層ＬＱを透過する光に対する変調率が変化する。このため、バックライト４から出射され液晶表示パネルＬＰＮを透過したバックライト光の一部は、第２光学素子ＯＤ２を透過する（白色画面表示）。つまり、液晶表示パネルＬＰＮの透過率は、横電界の大きさに依存して変化する。横電界を利用した液晶モードでは、このようにして選択的にバックライト光を透過し、画像を表示する。
【００７５】
このような本実施形態によれば、一画素内にマルチドメインを形成することが可能となるため、複数の方向での視野角を光学的に補償することができ、広視野角化が可能となる。したがって、表示品位の良好な液晶表示装置を提供することが可能となる。
【００７６】
また、各画素ＰＸにおいて、ポリシリコン半導体層ＳＣを備えたスイッチング素子ＳＷを適用し、このスイッチング素子ＳＷを介して画素電極ＰＥに信号電圧を書き込んでいる。このポリシリコン半導体層ＳＣは、アモルファスシリコン半導体層と比較して、移動度が高いため、応答速度の高速化が可能となる。また、スイッチング素子ＳＷは、ダブルゲート構造の薄膜トランジスタによって構成されているため、オフ電流を十分に低減することが可能となる。
【００７７】
また、画素電極ＰＥに形成されたスリットＳＴについて、画素ＰＸの上側半分に形成されたスリットのうちの第１端部ＳＴＥ１は画素ＰＸの下側半分に形成されたスリットのうちの第３端部ＳＴＥ３と繋がって頂角を形成する。このとき、第１端部ＳＴＥ１の延出方向である第４方向Ｄ４と液晶分子ＬＭの初期配向方向である第２方向Ｙとのなす角度θ２は、この第１端部ＳＴＥ１が繋がる第１中央部ＳＴＣ１の延出方向である第３方向Ｄ３と第２方向Ｙとのなす角度θ１より大きい。また、第２端部ＳＴＥ２の延出方向である第４方向Ｄ４と液晶分子ＬＭの初期配向方向である第２方向Ｙとのなす角度θ２は、この第２端部ＳＴＥ２が繋がる第１中央部ＳＴＣ１の延出方向である第３方向Ｄ３と第２方向Ｙとのなす角度θ１より大きい。
【００７８】
同様に、第３端部ＳＴＥ３の延出方向である第６方向Ｄ６と液晶分子ＬＭの初期配向方向である第２方向Ｙとのなす角度θ４は、この第３端部ＳＴＥ３が繋がる第２中央部ＳＴＣ２の延出方向である第５方向Ｄ５と第２方向Ｙとのなす角度θ３より大きい。また、第４端部ＳＴＥ４の延出方向である第６方向Ｄ６と液晶分子ＬＭの初期配向方向である第２方向Ｙとのなす角度θ４は、この第４端部ＳＴＥ４が繋がる第２中央部ＳＴＣ２の延出方向である第５方向Ｄ５と第２方向Ｙとのなす角度θ３より大きい。
【００７９】
このため、画素電極ＰＥと対向電極ＣＥとの間に電位差が形成された場合には、第１端部ＳＴＥ１、第２端部ＳＴＥ２、第３端部ＳＴＥ３、第４端部ＳＥＴ４の各端部の延出方向と直交する方向に電界が生じる。したがって、スリットの端部において電界の生じる方向と液晶分子ＬＭの初期配向方向が直交しないので、画素電極ＰＥと対向電極ＣＥとの間に生じる電界によって液晶分子の配向する方向は一様に決まる。これにより、第１中央部ＳＴＣ１付近の液晶分子ＬＭ、第１端部ＳＴＥ１付近の液晶分子ＬＭ、及び、第２端部ＳＴＥ２付近の液晶分子ＬＭと、第３端部ＳＴＥ３付近の液晶分子ＬＭ、第２中央部ＳＴＣ２付近の液晶分子ＬＭ、及び、第４端部ＳＴＥ４付近の液晶分子ＬＭのそれぞれの配向方向が連続的に変化する。特に第２端部ＳＴＥ２と第４端部ＳＴＥ４の先端部分は曲線であることから電界方向も曲線に沿って連続的に変化し、また、上述のとおり配向方向が一様に定まることから、画素中央付近からスリットの端部まで液晶分子ＬＭが連続的に変化する。このように、スリットＳＴ付近において、液晶分子ＬＭの配向の連続性を保つことが可能となるため、画素ＰＸの中央付近及び端部付近でのディスクリネーションの発生が抑制される。したがって、各画素ＰＸでの透過率の低減を最小限に抑制することが可能となる。
【００８０】
また、当該画素ＰＸの上側に位置するゲート配線Ｇ１は、ソース配線Ｓ１及びＳ２との交差部の間で、当該画素ＰＸに向かってシフトした配線部ＧＬを含んでいる。同様に、当該画素ＰＸの下側に位置するゲート配線Ｇ２は、当該画素ＰＸから離れる側にシフトした配線部ＧＬを含んでいる。このため、当該画素ＰＸにおいて、ゲート配線が一直線状に形成された場合と比較して、画素電極ＰＥを配置する領域を拡大することができ、表示に寄与する画素開口部の面積を拡大することが可能となる。
【００８１】
したがって、透過率の低減を抑制しつつ高精細化が可能となる。
【００８２】
特に、携帯電話やスマートフォンをはじめとする各種携帯端末機器の表示装置には、小型でありながら高解像度であることが要求されている。本実施形態の構成の液晶表示装置は、透過率の低減を抑制しつつ高精細化が可能であるため、一画素のサイズが極めて小さい小型の表示装置に適した構成であるといえる。
【００８３】
次に、本実施形態の変形例について説明する。
【００８４】
図７は、図２に示した液晶表示パネルＬＰＮの画素ＰＸを対向基板ＣＴの側から見たときのアレイ基板ＡＲの他の構造を概略的に示す平面図である。なお、ここでは、説明に必要な構成のみを図示しており、ソース配線Ｓ１などが形成された層から画素電極ＰＥが形成された層までを図示している。
【００８５】
ソース配線Ｓ１においては、第３配線部ＳＬ３が第１配線部ＳＬ１と第２配線部ＳＬ２との間に位置し、第３配線部ＳＬ３の両端が第１配線部ＳＬ１及び第２配線部ＳＬ２と繋がっている。この場合、第２配線部ＳＬ２及び第３配線部ＳＬ３は、図３に示した例とは逆向きのＶ字形状をなす。他のソース配線についてもソース配線Ｓ１と同一構成である。
【００８６】
画素電極ＰＥに形成されたスリットＳＴは、第１中央部ＳＴＣ１、第２中央部ＳＴＣ２、第１端部ＳＴＥ１、第２端部ＳＴＥ２、第３端部ＳＴＥ３、及び、第４端部ＳＴＥ４を有している。この図７に示した例では、図４に示した例と比較して、第１中央部ＳＴＣ１、第１端部ＳＴＥ１、及び、第２端部ＳＴＥ２が当該画素ＰＸの下側半分に位置し、第２中央部ＳＴＣ２、第３端部ＳＴＥ３、及び、第４端部ＳＴＥ４が当該画素ＰＸの上側半分に位置している点で相違している。
【００８７】
第１中央部ＳＴＣ１は、第３方向Ｄ３に沿って延出している。第１端部ＳＴＥ１は、第１中央部ＳＴＣ１の一端側（画素ＰＸの中央側）に繋がり第４方向Ｄ４に沿って延出している。第２端部ＳＴＥ２は、第１中央部ＳＴＣ１の他端側（画素ＰＸの下側）に繋がり第４方向Ｄ４に沿って延出している。これらの第１中央部ＳＴＣ１、第１端部ＳＴＥ１、及び、第２端部ＳＴＥ２は、逆Ｓ字形状をなしている。
【００８８】
第２中央部ＳＴＣ２は、第５方向Ｄ５に沿って延出している。第３端部ＳＴＥ３は、第２中央部ＳＴＣ２の一端側（画素ＰＸの中央側）に繋がり第６方向Ｄ６に沿って延出している。第４端部ＳＴＥ４は、第２中央部ＳＴＣ２の他端側（画素ＰＸの上側）に繋がり第６方向Ｄ６に沿って延出している。これらの第２中央部ＳＴＣ２、第３端部ＳＴＥ３、及び、第４端部ＳＴＥ４は、Ｓ字形状をなしている。
【００８９】
Ｖ字型のスリットＳＴは、画素ＰＸの下側半分に位置し逆Ｓ字形状をなす第１端部ＳＴＥ１と、画素ＰＸの上側半分に位置しＳ字形状をなす第３端部ＳＴＥ３とが画素ＰＸの中央で繋がることによって形成されている。このようなスリットＳＴは、図４に示した例のスリットとは逆向きのＶ字形状をなしている。
【００９０】
このような変形例においても、液晶分子ＬＭの初期配向方向を第２方向Ｙと平行な方向とした場合、上述した例と同様の効果が得られる。
【００９１】
以上説明したように、本実施形態によれば、応答速度の高速化が可能であるとともに、透過率の低減を抑制しつつ高精細化が可能な液晶表示装置を提供することができる。
【００９２】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９３】
ＬＰＮ…液晶表示パネル  ＰＸ…画素
ＣＴ…対向基板  ＡＲ…アレイ基板  ＬＱ…液晶層
Ｇ…ゲート配線  ＧＬ…配線部  ＷＧ１…第１ゲート電極  ＷＧ２…第２ゲート電極
Ｓ…ソース配線  ＳＬ１…第１配線部  ＳＬ２…第２配線部  ＳＬ３…第３配線部
ＳＷ…スイッチング素子
ＳＣ…ポリシリコン半導体層  ＳＣ１…第１直線部  ＳＣ２…第２直線部
ＣＥ…対向電極
ＰＥ…画素電極  ＳＴ…スリット  ＳＴＣ１…第１中央部  ＳＴＣ２…第２中央部
ＳＴＥ１…第１端部  ＳＴＥ２…第２端部  ＳＴＥ３…第３端部  ＳＴＥ４…第４端部
ＳＰ…柱状スペーサ
ＡＬ１…第１配向膜  ＲＢ１…第１ラビング方向
ＡＬ２…第２配向膜  ＲＢ２…第２ラビング方向
【図１】
0005707183.tif 000002
【図２】
0005707183.tif 000003
【図３】
0005707183.tif 000004
【図４】
0005707183.tif 000005
【図５】
0005707183.tif 000006
【図６】
0005707183.tif 000007
【図７】
0005707183.tif 000008