(57)【特許請求の範囲】
【請求項１】
絶縁層を介して積層した３層以上の配線層を有しかつ直方体の全体形状を有する第一積層体と、
少なくとも１層の絶縁層とその表面に形成した配線層を備えかつ前記第一積層体に接合した第二積層体と、
少なくとも１層の絶縁層とその表面に形成した配線層を備えかつ前記第一積層体に接合した第三積層体と
を備えた積層型電子部品であって、
前記第二積層体の配線層および前記第三積層体の配線層はともに、前記第一積層体の配線層と略直交し、
前記第一積層体の表面のうち、前記第二積層体が接合される面を第一接合面としたときに、前記第三積層体は、当該第一接合面に対向する第一積層体の表面である第二接合面に接合され、
前記第一積層体に含まれる３層の配線層をより上層に位置する配線層から順に、第一配線層、第二配線層、および第三配線層としたときに、前記第一積層体は、
一端部が前記第一接合面に露出するとともに他端部が前記第二接合面に露出しかつ前記第一接合面から前記第二接合面まで直線状に延在するように前記第一配線層に形成した第一インダクタ用導体と、
一端部が前記第一接合面に露出するとともに他端部が前記第二接合面に露出しかつ前記第一接合面から前記第二接合面まで直線状に延在するように前記第二配線層に形成した第二インダクタ用導体と、
一端部が前記第一接合面に露出するとともに他端部が前記第二接合面に露出しかつ前記第一接合面から前記第二接合面まで直線状に延在するように前記第三配線層に形成した第三インダクタ用導体と、
を有し、
前記第一インダクタ用導体と前記第三インダクタ用導体とは、前記第一積層体の積層方向から見たときに略重なるように配置される一方、
前記第一インダクタ用導体および前記第三インダクタ用導体と、前記第二インダクタ用導体とは、前記第一積層体の積層方向から見たときに互いに間隔を隔てて配置され、
前記第二積層体は、
前記第一インダクタ用導体および前記第二インダクタ用導体がコイル状のインダクタを形成するように前記第一接合面において前記第一インダクタ用導体の一端部と前記第二インダクタ用導体の一端部とを電気的に接続する第一接続導体
を有し、
前記第三積層体は、
前記第二インダクタ用導体および前記第三インダクタ用導体がコイル状のインダクタを形成するように前記第二接合面において前記第二インダクタ用導体の他端部と前記第三インダクタ用導体の他端部とを電気的に接続する第二接続導体
を有する
ことを特徴とするコイル状のインダクタを含む積層型電子部品。
【請求項２】
絶縁層を介して積層した２層以上の配線層を有しかつ直方体の全体形状を有する第一積層体と、
絶縁層を介して積層した２層以上の配線層を有しかつ直方体の全体形状を有する第二積層体と、
表面に形成した表面配線層と裏面に形成した裏面配線層とを有して前記第一積層体と前記第二積層体との間に介在され、前記表面配線層が前記第一積層体に当接するとともに前記裏面配線層が前記第二積層体に当接するように前記第一積層体と前記第二積層体とに接合された第三積層体と、
前記第三積層体が接合される前記第一積層体の表面を後面、当該後面に対向する第一積層体の表面を前面としたときに、少なくとも１層の絶縁層とその表面に形成した配線層を備えかつ前記第一積層体の前面に接合した第四積層体と、
前記第三積層体が接合される前記第二積層体の表面を前面、当該前面に対向する第二積層体の表面を後面としたときに、少なくとも１層の絶縁層とその表面に形成した配線層を備えかつ前記第二積層体の後面に接合した第五積層体と
を備え、
前記第三積層体の表面配線層は、前記第一積層体の配線層と略直交し、
前記第三積層体の裏面配線層は、前記第二積層体の配線層と略直交し、
前記第四積層体の配線層は、前記第一積層体の配線層と略直交し、
前記第五積層体の配線層は、前記第二積層体の配線層と略直交する
積層型電子部品であって、
前記第一積層体は、
当該第一積層体の前記２層以上の配線層のうちの第一の配線層に配した第一インダクタ用導体と、
当該第一積層体の前記２層以上の配線層のうちの第二の配線層に配した第二インダクタ用導体と、
を有し、
これら第一インダクタ導体および第二インダクタ導体はともに、前記第一積層体の前面から前記第一積層体の後面まで直線状に延在して一端部が前記第一積層体の前面に露出するとともに他端部が前記第一積層体の後面に露出し、
前記第二積層体は、
当該第二積層体の前記２層以上の配線層のうちの第一の配線層に配した第三インダクタ用導体と、
当該第二積層体の前記２層以上の配線層のうちの第二の配線層に配した第四インダクタ用導体と、
を有し、
これら第三インダクタ導体および第四インダクタ導体はともに、前記第二積層体の前面から前記第二積層体の後面まで直線状に延在して一端部が前記第二積層体の前面に露出するとともに他端部が前記第二積層体の後面に露出し、
前記第三積層体は、
前記第一インダクタ用導体と前記第二インダクタ用導体とがコイル状のインダクタを形成するように前記第一積層体との接合面において前記第一インダクタ用導体の他端部と前記第二インダクタ用導体の他端部とを電気的に接続する第一接続導体を前記表面配線層に有するとともに、
前記第三インダクタ用導体と前記第四インダクタ用導体とがコイル状のインダクタを形成するように前記第二積層体との接合面において前記第三インダクタ用導体の一端部と前記第四インダクタ用導体の一端部とを電気的に接続する第二接続導体を前記裏面配線層に有し、
前記第四積層体は、
前記第一インダクタ用導体と前記第二インダクタ用導体とがコイル状のインダクタを形成するように前記第一積層体との接合面において前記第一インダクタ用導体の一端部と前記第二インダクタ用導体の一端部とを電気的に接続する第三接続導体
を有し、
前記第五積層体は、
前記第三インダクタ用導体と前記第四インダクタ用導体とがコイル状のインダクタを形成するように前記第二積層体との接合面において前記第三インダクタ用導体の他端部と前記第四インダクタ用導体の他端部とを電気的に接続する第四接続導体
を有する
ことを特徴とするコイル状のインダクタを含む積層型電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタを含む積層型電子部品に係り、特に、スルーホールのような絶縁層を貫通する接続導体を使用せずに積層体内部にインダクタを形成する技術に関する。
【背景技術】
【０００２】
高周波ＬＣフィルタ回路や共振回路、インピーダンスマッチングなど様々な用途にインダクタは使用される。また、電子部品の小型薄型化ならびに高機能化の要請に応えるため、セラミック積層体の内部にインダクタを形成し、各種の電子部品や電子モジュールを構成する場合がある。
【０００３】
図２８〜図２９は、このような積層体の内部に形成した従来のインダクタの一例を示すものである。これらの図に示すように複数の配線層に亘って形成した導体パターンによりインダクタを形成する場合には従来、積層体の内部配線層の各々に形成した導体パターン２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇをスルーホール等の貫通型の接続導体Ｖで接続し、これにより全体として螺旋形状を有するインダクタを積層体内部に形成している。各配線層の導体パターン２ａ〜２ｇは、例えばセラミックグリーンシート１ｂ〜１ｈの表面に導電ペーストを印刷することにより形成し、これら複数のグリーンシート１ｂ〜１ｈを積層してチップ化した後、焼成することにより電子部品を得る。
【０００４】
また、このようなインダクタを含む積層型電子部品を開示するものとして下記特許文献がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−１０６８３８号公報
【特許文献２】特開２００９−１７０７３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで従来、インダクタを積層体の内部に備えるには、前記図２８〜図２９に示し、また特許文献に示されるように各配線層に印刷したインダクタ導体同士を、セラミック層（グリーンシート）を貫通するスルーホールで電気的に接続する必要がある。このため、インダクタの形成を印刷工程のみで行うことが出来ず、スルーホールの穴あけ加工やホール内に導電ペーストを充填する工程が別途必要となり、製造工程が複雑となる難がある。
【０００７】
また、従来のスルーホールを用いたコイル状のインダクタは、インダクタを構成する上下の導体パターンとこれらを接続するスルーホールとからなり、インダクタ用導体（パターン導体）としてはこれらが不連続でスルーホールとパターン導体との接続点が存在するから、高Ｑと低損失化の点で不利な面があり、電子部品のより一層の特性向上を図るうえでスルーホールを使用せずに導体パターンのみでインダクタを構成できる新たなインダクタ構造の提供が望まれる。特に近年、電子機器の多機能・高機能化の進展が著しく、これに対応可能な高Ｑならびに低損失のインダクタの実現が求められる。
【０００８】
したがって、本発明の目的は、スルーホールのような絶縁層貫通型の接続導体を使用せずに積層体の内部に複数層に亘ってインダクタを形成することを可能とすることにより、インダクタを含む積層型電子部品の製造工程を簡略化し、電気特性を更に向上させる点にある。
【課題を解決するための手段】
【０００９】
前記課題を解決し目的を達成するため、本発明に係る第一の積層型電子部品は、絶縁層を介して積層した２層以上の配線層を有する第一積層体と、少なくとも１層の絶縁層とその表面に形成した配線層とを備えかつ前記第一積層体に接合した第二積層体とを含む積層型電子部品であって、前記第一積層体の配線層と、前記第二積層体の配線層とは互いに略直交し、前記第一積層体は、前記２層以上の配線層のうちの第一の配線層に配した第一インダクタ用導体と、前記２層以上の配線層のうちの第二の配線層に配した第二インダクタ用導体とを有し、前記第二積層体は、前記第一インダクタ用導体および前記第二インダクタ用導体がコイル状のインダクタを形成するように前記第一積層体との接合面において前記第一インダクタ用導体の端部と前記第二インダクタ用導体の端部とを電気的に接続する接続導体を有する。
【００１０】
本発明の積層型電子部品では、積層体（第一積層体）内部の異なる配線層に配置した複数のインダクタ用導体を電気的に接続してコイル状のインダクタを構成するが、当該インダクタ用導体同士を従来のようにスルーホール等の絶縁層を貫通する層間接続導体で接続するのではなく、当該積層体（第一積層体）の配線層と配線層が略直交するように当該第一積層体に接合する第二積層体によってインダクタ用導体同士を接続する。
【００１１】
この第二積層体は、第一積層体との接合面となる表面に配線層を備えており、この配線層にインダクタ用導体同士を接続する前記接続導体（パターン導体）を形成しておく。そして、この接続導体に前記第一インダクタ用導体の端部と前記第二インダクタ用導体の端部をそれぞれ接続することにより、これら第一インダクタ用導体と第二インダクタ用導体とを接続導体を介して電気的に接続する。
【００１２】
第二積層体に備える上記接続導体は、例えば導電ペーストを印刷するなどの方法によって形成すれば良く、このような構造を有する本発明によれば、従来必要であったスルーホールの穴あけ加工やホール内への導電ペーストの充填作業等が不要となる。また、絶縁層の表面に形成した導体パターンのみによってインダクタを構成することができ、高Ｑおよび低損失のインダクタを積層体の内部に備えることが可能となる。
【００１３】
また、上記第一の積層型電子部品ではその一態様として、前記第一積層体が直方体の全体形状を有し、前記第一インダクタ用導体は、前記第一の配線層においてループ状に形成されて一端部および他端部が前記第二積層体との接合面にそれぞれ露出し、前記第二インダクタ用導体は、前記第二の配線層において前記第一インダクタ用導体と略重なるようにループ状に形成されて、一端部が前記第二積層体との接合面に露出するとともに前記第一積層体の積層方向に関し（第一積層体の各配線層に直交する方向から見たときに／以下同様）前記第一インダクタ用導体の一端部と略重なる位置に配置され、かつ、他端部が前記第二積層体との接合面に露出するとともに前記第一積層体の積層方向に関し前記第一インダクタ用導体の他端部と略重なる位置に配置され、前記接続導体は、前記第一インダクタ用導体の他端部と、前記第二インダクタ用導体の一端部とを電気的に接続する。
【００１４】
なお、上記電子部品においては、第一インダクタ用導体および第二インダクタ用導体に加えて更に多くのインダクタ用導体を備え、これらを前記第一インダクタ用導体および第二インダクタ用導体と同様に接続導体で接続することにより全体として１つのインダクタを構成することが可能である（後に述べる第二から第四の電子部品についても同様）。
【００１５】
また、本発明の第二の積層型電子部品は、絶縁層を介して積層した４層以上の配線層を有しかつ直方体の全体形状を有する第一積層体と、少なくとも１層の絶縁層とその表面に形成した配線層とを備えかつ前記第一積層体に接合した第二積層体と、少なくとも１層の絶縁層とその表面に形成した配線層とを備えかつ前記第一積層体に接合した第三積層体とを備える。またこの第二の積層型電子部品では、前記第二積層体の配線層および前記第三積層体の配線層はともに、前記第一積層体の配線層と略直交し、前記第一積層体の表面のうち、前記第二積層体が接合される面を第一接合面としたときに、前記第三積層体は、当該第一接合面に対向又は隣接する第一積層体の表面である第二接合面に接合され、前記第一積層体に含まれる４層の配線層をより上層に位置する配線層から順に、第一配線層、第二配線層、第三配線層および第四配線層としたときに、前記第一積層体は、第一配線層に配した第一インダクタ用導体と、第二配線層に配した第二インダクタ用導体と、第三配線層に配した第三インダクタ用導体と、第四配線層に配した第四インダクタ用導体とを有する。さらに、前記第一インダクタ用導体は、前記第一の配線層においてループ状に形成されて一端部および他端部が前記第一接合面にそれぞれ露出し、前記第二インダクタ用導体は、前記第二の配線層において前記第一インダクタ用導体と略重なるようにループ状に形成されて一端部および他端部が前記第二接合面にそれぞれ露出し、前記第三インダクタ用導体は、前記第三の配線層において前記第一インダクタ用導体および前記第二インダクタ用導体と略重なるようにループ状に形成されて、一端部が前記第一接合面に露出するとともに前記第一積層体の積層方向に関し前記第一インダクタ用導体の一端部と略重なる位置に配置され、かつ、他端部が前記第一接合面に露出するとともに前記第一積層体の積層方向に関し前記第一インダクタ用導体の他端部と略重なる位置に配置され、前記第四インダクタ用導体は、前記第四の配線層において前記第一インダクタ用導体、前記第二インダクタ用導体および前記第三インダクタ用導体と略重なるようにループ状に形成されて、一端部が前記第二接合面に露出するとともに前記第一積層体の積層方向に関し前記第二インダクタ用導体の一端部と略重なる位置に配置され、かつ、他端部が前記第二接合面に露出するとともに前記第一積層体の積層方向に関し前記第二インダクタ用導体の他端部と略重なる位置に配置され、前記第二積層体は、前記第一インダクタ用導体および前記第三インダクタ用導体がコイル状のインダクタを形成するように前記第一接合面において当該第一インダクタ用導体の他端部と当該第三インダクタ用導体の一端部とを電気的に接続する第一接続導体を有し、前記第三積層体は、前記第二インダクタ用導体および前記第四インダクタ用導体がコイル状のインダクタを形成するように前記第二接合面において当該第二インダクタ用導体の他端部と当該第四インダクタ用導体の一端部とを電気的に接続する第二接続導体を有する。
【００１６】
上記第二の積層型電子部品構造によれば、積層体の内部に二重螺旋形態のインダクタを形成することが出来る。具体的には、第一積層体の第一配線層に配した第一インダクタ用導体と第三配線層に配した第三インダクタ用導体とにより形成される螺旋状のインダクタと、第二配線層に配した第二インダクタ用導体と第四配線層に配した第四インダクタ用導体とにより形成される螺旋状のインダクタとが平面から見たときに（第一積層体の積層方向、言い換えれば、第一積層体の各配線層に直交する方向から見たときに）互いに重なり合い、かつ交互に差し込まれるように積層される。第一から第四の各インダクタ用導体は、ループ状の形状を有しており、第一インダクタ用導体と第三インダクタ用導体により形成される螺旋状の導体と、第二インダクタ用導体と第四インダクタ用導体により形成される螺旋状の導体とが交互に差し込まれるように組み合わされ、全体として二重螺旋のループを形成する。
【００１７】
さらに、本発明の第三の積層型電子部品は、絶縁層を介して積層した３層以上の配線層を有しかつ直方体の全体形状を有する第一積層体と、少なくとも１層の絶縁層とその表面に形成した配線層を備えかつ前記第一積層体に接合した第二積層体と、少なくとも１層の絶縁層とその表面に形成した配線層を備えかつ前記第一積層体に接合した第三積層体とを備える。またこの第三の積層型電子部品では、前記第二積層体の配線層および前記第三積層体の配線層はともに、前記第一積層体の配線層と略直交し、前記第一積層体の表面のうち、前記第二積層体が接合される面を第一接合面としたときに、前記第三積層体は、当該第一接合面に対向する第一積層体の表面である第二接合面に接合され、前記第一積層体に含まれる３層の配線層をより上層に位置する配線層から順に、第一配線層、第二配線層、および第三配線層としたときに、前記第一積層体は、一端部が前記第一接合面に露出するとともに他端部が前記第二接合面に露出しかつ前記第一接合面から前記第二接合面まで延在するように前記第一配線層に形成した第一インダクタ用導体と、一端部が前記第一接合面に露出するとともに他端部が前記第二接合面に露出しかつ前記第一接合面から前記第二接合面まで延在するように前記第二配線層に形成した第二インダクタ用導体と、一端部が前記第一接合面に露出するとともに他端部が前記第二接合面に露出しかつ前記第一接合面から前記第二接合面まで延在するように前記第三配線層に形成した第三インダクタ用導体とを有する。さらに、前記第一インダクタ用導体と前記第三インダクタ用導体とは、前記第一積層体の積層方向から見たときに略重なるように配置される一方、前記第一インダクタ用導体および前記第三インダクタ用導体と、前記第二インダクタ用導体とは、前記第一積層体の積層方向から見たときに互いに間隔を隔てて配置され、前記第二積層体は、前記第一インダクタ用導体および前記第二インダクタ用導体がコイル状のインダクタを形成するように前記第一接合面において前記第一インダクタ用導体の一端部と前記第二インダクタ用導体の一端部とを電気的に接続する第一接続導体を有し、前記第三積層体は、前記第二インダクタ用導体および前記第三インダクタ用導体がコイル状のインダクタを形成するように前記第二接合面において前記第二インダクタ用導体の他端部と前記第三インダクタ用導体の他端部とを電気的に接続する第二接続導体を有する。
【００１８】
この第三の積層型電子部品では、各インダクタ用導体は、典型的には、第一接合面と第二接合面との間に延びる直線状（長方形または短冊状）の電極とすることが出来るが、例えば折れ曲がっていたり弧を描くなど、インダクタ用導体の形状はそのほかにも様々な形状であって良い。
【００１９】
さらに、本発明の第四の積層型電子部品は、絶縁層を介して積層した２層以上の配線層を有しかつ直方体の全体形状を有する第一積層体と、絶縁層を介して積層した２層以上の配線層を有しかつ直方体の全体形状を有する第二積層体と、表面に形成した表面配線層と裏面に形成した裏面配線層とを有して前記第一積層体と前記第二積層体との間に介在され、前記表面配線層が前記第一積層体に当接するとともに前記裏面配線層が前記第二積層体に当接するように前記第一積層体と前記第二積層体とに接合された第三積層体とを備え、前記第三積層体の表面配線層は、前記第一積層体の配線層と略直交し、前記第三積層体の裏面配線層は、前記第二積層体の配線層と略直交する。またこの第四の電子部品では、前記第一積層体は、当該第一積層体の前記２層以上の配線層のうちの第一の配線層に配した第一インダクタ用導体と、当該第一積層体の前記２層以上の配線層のうちの第二の配線層に配した第二インダクタ用導体とを有し、前記第二積層体は、当該第二積層体の前記２層以上の配線層のうちの第一の配線層に配した第三インダクタ用導体と、当該第二積層体の前記２層以上の配線層のうちの第二の配線層に配した第四インダクタ用導体とを有し、前記第三積層体は、前記第一インダクタ用導体と前記第二インダクタ用導体とがコイル状のインダクタを形成するように前記第一積層体との接合面において前記第一インダクタ用導体の端部と前記第二インダクタ用導体の端部とを電気的に接続する第一接続導体を前記表面配線層に有するとともに、前記第三インダクタ用導体と前記第四インダクタ用導体とがコイル状のインダクタを形成するように前記第二積層体との接合面において前記第三インダクタ用導体の端部と前記第四インダクタ用導体の端部とを電気的に接続する第二接続導体を前記裏面配線層に有する。
【００２０】
なお、この第四の電子部品では、上記インダクタ用導体（第一インダクタ用導体、第二インダクタ用導体、第三インダクタ用導体および第四インダクタ用導体）は、前記第一の積層型電子部品の一態様のようにループ形状を有していても良いし、前記第三の電子部品において述べたような直線状の（当該積層体の互いに対向する一方の面から他方の面まで延びる）電極であっても良い。また、このような直線状の電極により当該インダクタ用導体を形成する場合には前記第三の電子部品と同様に、上記第一積層体および第二積層体のそれぞれについて、第三積層体との接合面とは反対側（当該接合面に対向する面）の面に、接続導体を備えた積層体を更に接合させて当該対向面（第三積層体との接合面とは反対側の面）においてインダクタ用導体の端部同士を電気的に接続すれば良い。
【００２１】
上記本発明に係る各電子部品おいて、インダクタ用導体を含む積層体は、例えばセラミックグリーンシートを積層することにより形成することが可能である。インダクタ用導体および接続導体は、例えば印刷法（例えばスクリーン印刷）により形成することが出来る。
【００２２】
一方、接続導体を備えインダクタ用導体を含む積層体に対し接合される積層体、具体的には、前記第一の積層型電子部品における第二積層体、前記第二および第三の積層型電子部品における第二積層体および第三積層体、ならびに前記第四の積層型電子部品における第三積層体は、後に述べる実施形態のように典型的には、表面および裏面のいずれか一方又は双方のみに配線層を備えたシート状の構造体により構成することが出来るが、このような構造体に限らず、例えば上記インダクタ用導体を含む積層体と同様に内部にも配線層を備え、当該内部配線層に本発明に言う接続導体以外の回路素子や導体パターンを備えるものとすることも可能である。
【００２３】
また、上記インダクタ用導体を含む積層体と接続導体を備えた積層体とを接合するには、例えば、セラミックグリーンシートからなる両積層体を加熱しながら圧着することにより一体化し、その後焼成することによって行うことが可能であり、当該焼成により両積層体は連続した焼結体となって強固に接合されることとなる。なお、このような接合工程を含む本発明に係る電子部品の製造は、本出願人による先の提案（特願２０１０−１６５３９８）を好ましく適用することが出来る。この製造方法については、後の実施形態の説明において図面を参照しつつ更に説明する。
【００２４】
また、本発明に言う「積層型電子部品」は、インダクタのみを備える単体部品（チップインダクタ）であっても良いが、キャパシタや抵抗その他の受動素子、あるいは、トランジスタやＦＥＴのような能動素子、ＩＣのような能動素子を含む集積回路などインダクタ以外の様々な回路素子を含む複合電子部品であって良い。
【００２５】
また本発明に言う積層型電子部品を機能面（部品の種類）から捉えた場合には、例えば、バンドパスフィルタ、ローパスフィルタ及びハイパスフィルタ等のフィルタ、デュプレクサ、ダイプレクサ、パワーアンプモジュール、高周波重畳モジュール、アイソレータ、センサなど様々な電子部品や電子モジュールが本発明に言う積層型電子部品に含まれる。
【００２６】
なお、本発明はスルーホールのような絶縁層貫通型の接続導体を本発明に係る電子部品に含めることを禁止するものではなく、例えば外部接続端子や他の回路素子等との接続において使用するなど貫通型接続導体を含むものであっても良い。
【発明の効果】
【００２７】
本発明によれば、スルーホールのような絶縁層貫通型の接続導体を使用せずに積層体の内部に複数層に亘ってコイル状のインダクタを形成することが可能となり、コイル状のインダクタを含む積層型電子部品の製造工程を簡略化することが出来るとともに、当該電子部品の電気特性を向上させることが出来る。
【００２８】
本発明の他の目的、特徴および利点は、図面に基づいて述べる以下の本発明の実施の形態の説明により明らかにする。なお、本発明は下記の実施形態に限定されるものではなく、特許請求の範囲に記載の範囲内で種々の変更を行うことができることは当業者に明らかである。また、各図中、同一の符号は、同一又は相当部分を示す。
【図面の簡単な説明】
【００２９】
【図１】図１は、本発明の第一の実施形態に係る積層型インダクタの外観を示す斜視図である。
【図２】図２は、前記第一実施形態に係る積層型インダクタの導体パターンを示す斜視図である。
【図３】図３は、前記第一実施形態に係る積層型インダクタの分解斜視図である。
【図４】図４は、本発明の第二の実施形態に係る積層型インダクタの外観を示す斜視図である。
【図５】図５は、前記第二実施形態に係る積層型インダクタの導体パターンを示す斜視図である。
【図６】図６は、前記第二実施形態に係る積層型インダクタの分解斜視図である。
【図７】図７は、本発明の第三の実施形態に係る積層型インダクタの内部構造を透視状態で示す斜視図である。
【図８】図８は、前記第三実施形態に係る積層型インダクタの分解斜視図である。
【図９】図９は、前記第三実施形態に係る積層型インダクタのＱ値を従来の積層型インダクタと比較して示す線図である。
【図１０】図１０は、本発明の第四の実施形態に係る積層型バンドパスフィルタの等価回路図である。
【図１１】図１１は、前記第四実施形態に係る積層型バンドパスフィルタの内部構造を透視状態で示す斜視図である。
【図１２】図１２は、前記第四実施形態に係る積層型バンドパスフィルタの分解斜視図である。
【図１３】図１３は、前記第四実施形態に係る積層型バンドパスフィルタの周波数特性を示す線図である。
【図１４】図１４は、本発明に係る積層型電子部品を製造するのに好適な製造方法の一工程を模式的に示す斜視図である。
【図１５】図１５は、前記製造方法における一工程を模式的に示す斜視図である。
【図１６】図１６は、前記製造方法における一工程を模式的に示す斜視図である。
【図１７】図１７は、前記製造方法における一工程を模式的に示す斜視図である。
【図１８】図１８は、前記製造方法における一工程を模式的に示す斜視図である。
【図１９】図１９は、前記製造方法における一工程を模式的に示す斜視図である。
【図２０】図２０は、前記製造方法における一工程を模式的に示す斜視図である。
【図２１】図２１は、前記製造方法における一工程を模式的に示す斜視図である。
【図２２】図２２は、前記製造方法における一工程を模式的に示す斜視図である。
【図２３】図２３は、前記製造方法における一工程を模式的に示す斜視図である。
【図２４】図２４は、前記製造方法における一工程を模式的に示す斜視図である。
【図２５】図２５は、前記製造方法における再編積層シートの断面（図２４のＢ−Ｂ断面）を模式的に示す図である。
【図２６】図２６は、前記製造方法における一工程を模式的に示す斜視図である。
【図２７】図２７は、前記製造方法における一工程を模式的に示す斜視図である。
【図２８】図２８は、従来の積層型インダクタの内部構造を透視状態で示す斜視図である。
【図２９】図２９は、前記従来の積層型インダクタの分解斜視図である。
【発明を実施するための形態】
【００３０】
〔第１実施形態〕
本発明の第一の実施形態に係る電子部品は、図１から図３に示すように、複数（図示の例の場合６層）の内部配線層を備えるようにセラミックシート１１，１２，１３，１４，１５，１６，１７を積層した第一積層体１０と、セラミックシートの表面に配線層を備えた第二積層体３０とを、第一積層体１０と第二積層体３０の積層方向が互いに直交するように（第一積層体１０の配線層と第二積層体３０の配線層とが互いに９０°の角度をなすように）接合したものである。
【００３１】
第一積層体１０の各内部配線層には、略コ字状（略Ｕ字状）の平面形状を有するインダクタ用導体２１，２２，２３，２４，２５，２６を形成してあり、これら各配線層に配したインダクタ用導体２１〜２６は平面から見たときに（図１から図３のｚ軸方向から見たときに）ちょうど重なり合うように配置してある。また、これら各インダクタ用導体２１〜２６の両端部（各一端部２１ａ〜２６ａおよび各他端部２１ｂ〜２６ｂ）は、第二積層体３０に備える接続導体との電気的接続が可能となるように第二積層体３０が接合される第一積層体１０の側面に露出している。
【００３２】
なお、以下の説明では、第一積層体１０の内部配線層を下から順に、第１層、第２層、・・・とし、最上層の内部配線層を第６層と称する。また、第１層に形成したインダクタ用導体２１を第１インダクタ用導体、第２層に形成したインダクタ用導体２２を第２インダクタ用導体とし、以降、第３層から第６層にそれぞれ形成したインダクタ用導体２３〜２６を、第３インダクタ用導体、第４インダクタ用導体、第５インダクタ用導体、第６インダクタ用導体とそれぞれ称する（後に述べる実施形態についても同様）。また、積層数（インダクタ用導体の数）は特にこの例（６層又は６つ）に限られるものではなくこれより少なくても多くても良い。
【００３３】
第二積層体３０の表面配線層には、上記第１から第６の各インダクタ用導体２１〜２６が全体としてインダクタとして機能するように当該インダクタ用導体２１〜２６を電気的に接続する複数の接続導体３１，３２，３３，３４，３５を形成する。
【００３４】
具体的には、第一積層体１０の側面に露出した第２インダクタ用導体２２の一端部２２ａが当接する一端部３１ａと、第１インダクタ用導体２１の他端部２１ｂが当接する他端部３１ｂとを有する第１接続導体３１を、第一積層体１０との接合面となる第二積層体３０の表面に形成してこの第１接続導体３１により第１インダクタ用導体２１と第２インダクタ用導体２２とを電気的に接続する。
【００３５】
同様に、第一積層体１０の側面に露出した第３インダクタ用導体２３の一端部２３ａが当接する一端部３２ａと、第２インダクタ用導体２２の他端部２２ｂが当接する他端部３２ｂとを有する第２接続導体３２を第二積層体３０の表面に形成してこの第２接続導体３２により第２インダクタ用導体２２と第３インダクタ用導体２３とを電気的に接続する。以下、同様に設けた第３接続導体３３、第４接続導体３４および第５接続導体３５により、第３インダクタ用導体２３から第６インダクタ用導体２６を順に接続して行き、第１から第６までの各インダクタ用導体２１〜２６が第一積層体１０の内部で螺旋状になるようにインダクタを形成する。
【００３６】
なお、第一積層体１０の上面および下面にはそれぞれ、外部接続用の端子電極（図示せず）を備えたり、あるいは更にセラミックシートを積層し配線層を設けて他の回路素子を備えることも可能であり、これらの端子電極や他の回路素子と上記インダクタとを接続するには、前記接続導体と同様に第二積層体３０の表面の上端部および下端部にそれぞれ接続導体３６，３７を設け、これらの接続導体３６，３７によって端子電極や他の回路素子との接続を行えば良い。
【００３７】
〔第２実施形態〕
本発明の第二の実施形態に係る電子部品は、前記第一実施形態のインダクタと同様に、セラミック積層体の各配線層にインダクタ用導体を備えた第一積層体と、これらのインダクタ用導体をインダクタを形成するように接続する接続導体を備えた積層体とを有するものであるが、前記第一実施形態と異なり、図４から図６に示すように第一積層体４０の対向する一対の側面にそれぞれ第二積層体８０と第三積層体９０を接合し、インダクタが二重螺旋構造を有する。
【００３８】
具体的には、第一積層体４０の各配線層には、前記第一実施形態と同様に略コ字状（略Ｕ字状）の平面形状を有するインダクタ用導体６１〜７０を備えるが、これらインダクタ用導体６１〜７０の向きを一層ごとに互い違いとなるように積層する。すなわち、内部配線層の第２層に形成した第２インダクタ用導体６２と、第４層に形成した第４インダクタ用導体６４と、第６層に形成した第６インダクタ用導体６６と、第８層に形成した第８インダクタ用導体６８と、第１０層に形成した第１０インダクタ用導体７０（以下、これらを「偶数層インダクタ用導体」と言う／後の第三実施形態でも同様）は、それらの両端部が、前記第一実施形態と同様に第二積層体８０との接合面となる第一積層体４０の側面（第一接合面）に露出するように配置してある。
【００３９】
一方、第１層に形成した第１インダクタ用導体６１と、第３層に形成した第３インダクタ用導体６３と、第５層に形成した第５インダクタ用導体６５と、第７層に形成した第７インダクタ用導体６７と、第９層に形成した第９インダクタ用導体６９（以下、これらを「奇数層インダクタ用導体」と言う／後の第三実施形態でも同様）は、それらの両端部が前記側面（第一接合面）とは反対側の（対向する）側面（第二接合面）に露出するように反対向きに（水平面内あるいはｘ−ｙ平面内で１８０°回転させた状態となるように）配置してある。そしてこの対向する側面（第二接合面）には、第三積層体９０を接合する。
【００４０】
また、上記第１から第１０のインダクタ用導体６１〜７０は、接続導体８１〜８４，９１〜９４に接続する端部を除いて平面から見たときに重なって配置してあり、奇数層インダクタ用導体６１，６３，６５，６７，６９により形成されるインダクタと偶数層インダクタ用導体６２，６４，６６，６８，７０により形成されるインダクタとが二重螺旋を形成して全体として一つのインダクタを構成する。第二積層体８０および第三積層体９０には、それらの表面（第一積層体４０との接合面）に前記第一実施形態と同様の接続導体８１〜８４，９１〜９４を備え、これらにより第一積層体４０の各インダクタ用導体６１〜７０を接続してそれぞれ螺旋状のインダクタを形成する。
【００４１】
なお、本実施形態では、第二積層体８０と第三積層体９０の接合面を第一積層体４０の対向する側面としたが、隣接する側面としても同様に二重螺旋構造のインダクタを構成することが可能である。この場合、奇数層インダクタ用導体６１，６３，６５，６７，６９と偶数層インダクタ用導体６２，６４，６６，６８，７０とが平面から見て互いに９０°の角度をなすように配置すれば良い。さらに本実施形態を適用すれば、三重ないし四重の螺旋構造を有するインダクタを同様に構成することも可能である。
【００４２】
〔第３実施形態〕
本発明の第三の実施形態に係る電子部品は、図７から図８に示すように、前記第一および第二実施形態と同様にセラミック積層体の各配線層にインダクタ用導体１１１，１１２，１１３，１１４，１１５，１１６，１１７を備えた第一積層体１００と、これらのインダクタ用導体１１１〜１１７を接続する接続導体１２１，１２２，１２３，１３１，１３２，１３３を備えた積層体（第二積層体１２０および第三積層体１３０）とを有するものであるが、前記実施形態と異なり、各インダクタ用導体１１１〜１１７が第一積層体１００の対向する一対の側面の間に亘って延びる直線状の電極であり、これらの電極を、インダクタを形成するように第二積層体１２０に設けた接続導体１２１〜１２３と第三積層体１３０に設けた接続導体１３１〜１３３とで接続する。
【００４３】
より具体的には、第一積層体１００は前後方向（ｙ軸方向）にセラミックシート１０１〜１０９を積層してなり、この第一積層体１００の一方の側面（第一接合面）に第二積層体１２０を、第一積層体１００の配線層と第二積層体１２０の配線層とが互いに直交するように接合するとともに、当該第一積層体１００の他方の側面（第二接合面）に第三積層体１３０を、第一積層体１００の配線層と第三積層体１３０の配線層とが互いに直交するように接合する。
【００４４】
第一積層体１００の内部配線層の第１層から第７層には、一端部が前記第一接合面に、他端部が前記第二接合面にそれぞれ露出する短冊状のインダクタ電極（第１から第７インダクタ用導体）１１１〜１１７を形成する。ただし、これらのインダクタ用導体１１１〜１１７のうち奇数層に形成したインダクタ用導体、すなわち、第１層に形成した第１インダクタ用導体１１１と、第３層に形成した第３インダクタ用導体１１３と、第５層に形成した第５インダクタ用導体１１５と、第７層に形成した第７インダクタ用導体１１７は、第一積層体１００の底面に近い各配線層の下部に水平に延在するように形成する。
【００４５】
一方、偶数層に形成したインダクタ用導体、すなわち、第２層に形成した第２インダクタ用導体１１２と、第４層に形成した第４インダクタ用導体１１４と、第６層に形成した第６インダクタ用導体１１６は、第一積層体１００の天面に近い各配線層の上部に水平に延在するように形成する。
【００４６】
また第一積層体１００を正面から（積層方向から／ｙ軸方向から）見たときに、奇数層インダクタ用導体（第１インダクタ用導体１１１、第３インダクタ用導体１１３、第５インダクタ用導体１１５および第７インダクタ用導体１１７）同士が重なり合い、偶数層インダクタ用導体（第２インダクタ用導体１１２、第４インダクタ用導体１１４および第６インダクタ用導体１１６）同士が重なり合う。さらに同様に正面から見たときに、これら奇数層インダクタ用導体１１１，１１３，１１５，１１７と偶数層インダクタ用導体１１２，１１４，１１６とは、互いに一定の間隔を隔てて平行かつ水平に延びるように配置してある。
【００４７】
そして、前記第一接合面において、第２インダクタ用導体１１２の一端部１１２ａと第３インダクタ用導体１１３の一端部１１３ａとを第二積層体１２０の表面に設けた接続導体１２１により接続し、第４インダクタ用導体１１４の一端部１１４ａと第５インダクタ用導体１１５の一端部１１５ａとを第二積層体１２０の表面に設けた接続導体１２２により接続し、第６インダクタ用導体１１６の一端部１１６ａと第７インダクタ用導体１１７の一端部１１７ａとを第二積層体１２０の表面に設けた接続導体１２３により接続する。
【００４８】
同様に、前記第二接合面において、第１インダクタ用導体１１１の他端部１１１ｂと第２インダクタ用導体１１２の他端部１１２ｂとを第三積層体１３０の表面に設けた接続導体１３１により接続し、第３インダクタ用導体１１３の他端部１１３ｂと第４インダクタ用導体１１４の他端部１１４ｂとを第三積層体１３０の表面に設けた接続導体１３２により接続し、第５インダクタ用導体１１５の他端部１１５ｂと第６インダクタ用導体１１６の他端部１１６ｂとを第三積層体１３０の表面に設けた接続導体１３３により接続する。
【００４９】
これにより、第１インダクタ用導体から第７インダクタ用導体が順に電気的に接続され、第一積層体の内部に積層方向（前後方向／ｙ軸方向）に延びる螺旋状のインダクタを形成することが出来る。
【００５０】
なお、第一積層体１００の前面と後面には、外部接続用の端子電極（図示せず）を設けることができ、当該前面側の端子電極と第１インダクタ用導体１１１の一端部１１１ａとを接続するためにスルーホールＶを、また当該後面側の端子電極と第７インダクタ用導体１１７の他端部１１７ｂとを接続するためにスルーホールＶをそれぞれ形成しているが、これらの接続は、前記第二実施形態と同様に第二積層体１２０の表面と第三積層体１３０の表面にそれぞれ設けた接続導体により行うことも可能である。
【００５１】
図９は本実施形態のインダクタのＱ値と、前記図２８〜図２９に示した従来のインダクタのＱ値とを比較して示すものであり、図中実線が本実施形態、一点鎖線が従来構造である。この図から明らかなように本実施形態によれば、スルーホールを使用してインダクタを形成した従来構造より高いＱ値を得ることが出来ることが分かる。
【００５２】
〔第４実施形態〕
本発明の第四の実施形態に係る電子部品は、図１０に示すように共振器を２段、すなわち、インダクタＬ1とキャパシタＣ1からなるＬＣ共振器１４３と、インダクタＬ2とキャパシタＣ2からなるＬＣ共振器１４４とを入出力端子１４１，１４２間に備えることにより通過帯域を形成したバンドパスフィルタである。
【００５３】
積層構造としては、図１１から図１２に示すように、１段目の共振器（第１段共振器）１４３を内蔵させた第一積層体１５０と、２段目の共振器（第２段共振器）１４４を内蔵させた第二積層体１６０と、これらの積層体１５０，１６０の間に介在するように第一積層体１５０の後面と第二積層体１６０の前面に接合させた第三積層体１７０と、当該第三積層体１７０との接合面に対向する（反対側の）第一積層体１５０の面（前面）に接合させた第四積層体１８０と、第三積層体１７０との接合面に対向する（反対側の）第二積層体１６０の面（後面）に接合させた第五積層体１９０とからなる。
【００５４】
また、第一積層体１５０の配線層と第二積層体１６０の配線層とは互いに平行であり、第三積層体１７０と第四積層体１８０と第五積層体１９０の各配線層は互いに平行である。また、第一積層体１５０および第二積層体１６０の各配線層と、第三積層体１７０、第四積層体１８０および第五積層体１９０の各配線層とは互いに直交する。
【００５５】
本フィルタの具体的な積層構造についてさらに述べれば、第一積層体１５０および第二積層体１６０は、４層の内部配線層を有するように５枚のセラミックシート１５１，１５２，１５３，１５４，１５５；１６１，１６２，１６３，１６４，１６５を垂直方向（ｚ軸方向）にそれぞれ積層したセラミック積層体であり、第四積層体１８０と第五積層体１９０は、前記第三実施形態の第二積層体１２０および第三積層体１３０と同様に表面に接続導体を備え、第三積層体１７０は接続導体１７１，１７２；１７３，１７４を表裏両面に備えている。
【００５６】
そして、第一積層体の第１層から第３層にはインダクタ用導体２０１，２０２，２０３を備え、第４層にはキャパシタ電極２２０を備える。第二積層体１６０も同様にインダクタ用導体２１１，２１２，２１３とキャパシタ電極２２０を備えている。これらのインダクタ用導体２０１〜２０３，２１１〜２１３は、前記第三実施形態と同様に短冊状の電極で、第四積層体１８０との接合面である第一積層体１５０の前面に一端部２０１ａ，２０２ａ，２０３ａが露出し、第三積層体１７０との接合面である第一積層体１５０の後面に他端部２０１ｂ，２０２ｂ，２０３ｂが露出するように前後方向（ｙ軸方向）に直線状に延在する（第二積層体１６０も同様）。
【００５７】
また、奇数層インダクタ用導体（第１層の第１インダクタ用導体２０１と第３層の第３インダクタ用導体２０３）は平面から見たときに重なり合い、偶数層インダクタ用導体（第２層の第２インダクタ用導体２０２）は当該奇数層インダクタ用導体２０１，２０３と一定の間隔を隔てて平行に配置されている。そして、これら第１インダクタ用導体２０１、第２インダクタ用導体２０２および第３インダクタ用導体２０３を、第三積層体１７０の表面（前面）に備えた接続導体１７１，１７２と、第四積層体１８０の表面に備えた接続導体１８１とにより順に接続することにより、第一積層体１５０の内部に垂直方向（ｚ軸方向）に延びる螺旋状のインダクタを形成する（第二積層体１６０も同様）。
【００５８】
また、インダクタ用導体とキャパシタ電極との接続も、インダクタ用導体同士と同様に行うことが出来る。すなわち、第一積層体１５０の第３インダクタ用導体２０３とキャパシタ電極２２０との接続は第三積層体１７０の表面（前面）に設けた接続導体１７２により、第二積層体１６０の第３インダクタ用導体２１３とキャパシタ電極２２０との接続は第三積層体１７０の裏面（後面）に設けた接続導体１７４によりそれぞれ行えば良い。なお、これらのキャパシタ電極２２０は、第一積層体１５０および第二積層体１６０の天面に形成したグランド電極２２１と対向することにより各共振器１４３，１４４のキャパシタＣ1，Ｃ2を構成する。
【００５９】
さらに、第一積層体１５０の底面の前側端部には、入力端子電極（図示せず）を設け、スルーホールＶを介してこの入力端子電極と第１インダクタ用導体２０１の一端部２０１ａとを接続する。また、第二積層体１６０の底面の後側端部には、出力端子電極（図示せず）を設け、スルーホールＶを介してこの出力端子電極と第１インダクタ用導体２１１の他端部２１１ｂとを接続する。また、これら入力端子電極と出力端子電極との間には、第一積層体１５０、第三積層体１７０および第二積層体１６０の各底面に亘ってグランド電極（図示せず）を形成することができ、このグランド電極と、前記第一積層体１５０および第二積層体１６０上面に形成したグランド電極２２１とを、第一積層体１５０、第三積層体１７０および第二積層体１６０の側面に広がるように形成した表面電極により接続することが可能である。
【００６０】
図１３は本実施形態のバンドパスフィルタの周波数特性を示すものであり、実線は通過特性を、破線は遮断特性をそれぞれ示している。同図に示すように本実施形態のバンドパスフィルタによれば、高速伝送を可能とする無線ＬＡＮ規格の一つである５ＧＨｚ帯において略１．０ｄＢの通過特性を実現することが可能である。
【００６１】
〔製造方法〕
本発明に係る電子部品を製造する方法としては、これに限定されるわけではないが、本出願人による先の提案（特願２０１０−１６５３９８）を好ましく適用することが出来る。以下、この方法について図１４から図２７を参照し、前記第四実施形態のバンドパスフィルタを例にとって簡潔に説明する。
【００６２】
（１）  積層シート・積層スティックの作製
図１４に示すようにまず、セラミック材料により形成した未焼成のグリーンシートを用意し、その表面に導電性ペーストを塗布して第一積層体１５０，１６０の各配線層に対応した所定の導体パターンを印刷することによりセラミックシート３０１，３０２，３０３，３０４，３０５を作製する。これらセラミックシート３０１〜３０５の各々に印刷する導体パターン３１１は、作製するチップの数に対応した数だけ縦方向と横方向とにマトリックス状に配列するように形成する。なお、図１４（図１５から図２７についても同様）に示した各導体パターン３１１は、当該製造方法の概念を示すためのものであって、前記実施形態の導体形状を正確に表すことを意図するものではない。
【００６３】
次に、上記セラミックシート３０１〜３０５を位置合わせしつつ所定の順序で重ね合わせ、これらを熱圧着して一体化することにより、図１５に示すように第一積層シート３１２を得る。
【００６４】
そして、図１６に示すように上記第一積層シート３１２を短冊状に切断し、第一積層スティック３１３を作製する。この第一積層スティック３１３の長手方向（縦方向）には、第一積層体１５０を構成する導体パターンの組が積層された状態で複数配列されている。また、第二積層体１６０についても同様の工程を経て、第二積層体１６０を構成する導体パターンの組が長さ方向に複数配列された第二積層スティック３２３を作製する。
【００６５】
同様に、第三積層スティックの作製を行う。図１７に示すように、前記第一積層シート作製時と同様に未焼成のグリーンシートを用意し、その表面に導電性ペーストを塗布することにより第三積層体１７０の表面および裏面に対応した所定の導体パターンを印刷したセラミックシート４０１，４０２を作製する。これら各セラミックシート４０１，４０２の各々に形成した導体パターンは、前記第一積層シートと同様に、縦方向と横方向とにそれぞれマトリックス状に配列する。
【００６６】
次に、当該セラミックシート４０１，４０２を位置合わせしつつ重ね合わせ、これらを熱圧着して一体化することにより、図１８に示すように第三積層シート４１２を作製する。その後、図１９に示すように第三積層シート４１２を短冊状に切断し、第三積層スティック４１３を得る。
【００６７】
また、第四積層体１８０および第五積層体１９０についても同様の工程を経て、当該第四積層体１８０および第五積層体１９０を構成する導体パターン１８１，１９１の組が長手方向にそれぞれ複数配列された第四積層スティック４２３を作製する。この第四積層スティックには、表裏両面のうち一方の面に第四積層体１８０の導体パターン（接続導体１８１）が、他方の面に第五積層体１９０の導体パターン（接続導体１９１）が形成されたものとする。
【００６８】
なお、この第四積層スティック４２３を作製するにあたっては、後のチップ化の工程で当該第四積層スティック４２３を切断するときの切断しろを確保するため（図２５〜図２６の切断線５１０参照）、第四積層体１８０の導体パターンを形成した一方の面側のセラミックシートと第五積層体１９０の導体パターンを形成した他方の面側のセラミックシートとの間に介在させるように更にセラミックシートを積層しておけば良い。
【００６９】
（２）  積層シートの再編
図２０から図２１に示すように第三積層スティック４１３および第四積層スティック４２３を、それらの配線層（表裏面）が垂直に立つように当該積層スティック４１３，４２３の長手方向の周りに９０°回転させる。
【００７０】
そして、図２２に示すように、第一積層スティック３１３と第二積層スティック３２３を交互に配列させ、かつこれら第一積層スティック３１３と第二積層スティック３２３との間に、前記９０°回転させた第三積層スティック４１３又は第四積層スティック４２３を挟み込むように配置した後、図２３に示すようにこれら第一から第四の各積層スティック３１３，３２３，４１３，４２３を熱圧着して一体化する。これにより、図２４に示す再編積層シート５１２を得る。
【００７１】
この再編積層シート５１２は、図２５に示すように隣り合う第四積層スティック４２３（第四積層体１８０）と、第一積層スティック３１３（第一積層体１５０）と、第三積層スティック４１３（第三積層体１７０）と、第二積層スティック３２３（第二積層体１６０）と、第四積層スティック４２３（第五積層体１９０）とがそれぞれ接合され、各隣接する積層スティックに含まれる導体同士が電気的に接続されている。
【００７２】
（３）  チップ化および焼成
図２６に示すように切断線５１０（図２５も参照）において第三積層シート５１２を縦方向と横方向とに方眼状（さいの目状）に切断し、図２７に示すようにチップ５２２を得る。その後、個々のチップ５２２を焼成する。これにより、第一から第五の各積層体１５０，１６０，１７０，１８０，１９０のセラミック層が焼結して連続したひとつの焼結体となる。なお、焼成後には、チップ５２２の外表面に外部電極（端子電極）を適宜形成すれば良い。
【００７３】
このようにして前記第四実施形態のフィルタチップを製造することが出来る。上記製造方法によれば、本発明に係る電子部品を量産性良く製造することが可能となる。なお、他の実施形態に係る電子部品についても同様に上記製造方法を適用することが可能である。
【符号の説明】
【００７４】
Ｃ1，Ｃ2  キャパシタ
Ｌ1，Ｌ2  インダクタ
Ｖ  スルーホール
１ａ，１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ，１ｈ，１１，１２，１３，１４，１５，１６，１７，１０１，１０２，１０３，１０４，１０５，１０６，１０７，１０８，１０９，１５１，１５２，１５３，１５４，１５５，１６１，１６２，１６３，１６４，１６５，３０１，３０２，３０３，３０４，３０５，４０１，４０２  セラミックグリーンシート
２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２１，２２，２３，２４，２５，２６，６１，６２，６３，６４，６５，６６，６７，６８，６９，７０，１１１，１１２，１１３，１１４，１１５，１１６，１１７，２０１，２０２，２０３，２１１，２１２，２１３  インダクタ用導体
１０，４０，１００，１５０  第一積層体
２１ａ，２２ａ，２３ａ，２４ａ，２５ａ，２６ａ，６１ａ，６２ａ，６３ａ，６４ａ，６５ａ，６６ａ，６７ａ，６８ａ，６９ａ，７０ａ，１１１ａ，１１２ａ，１１３ａ，１１４ａ，１１５ａ，１１６ａ，１１７ａ，２０１ａ，２０２ａ，２０３ａ，２１１ａ，２１２ａ，２１３ａ  インダクタ用導体の一端部
２１ｂ，２２ｂ，２３ｂ，２４ｂ，２５ｂ，２６ｂ，６１ｂ，６２ｂ，６３ｂ，６４ｂ，６５ｂ，６６ｂ，６７ｂ，６８ｂ，６９ｂ，７０ｂ，１１１ｂ，１１２ｂ，１１３ｂ，１１４ｂ，１１５ｂ，１１６ｂ，１１７ｂ，２０１ｂ，２０２ｂ，２０３ｂ，２１１ｂ，２１２ｂ，２１３ｂ  インダクタ用導体の他端部
３０，８０，１２０，１６０  第二積層体
３１，３２，３３，３４，３５，３６，３７，８１，８２，８３，８４，９１，９２，９３，９４，１２１，１２２，１２３，１３１，１３２，１３３，１７１，１７２，１７３，１７４，１８１，１９１  接続導体
３１ａ，３２ａ，３３ａ，３４ａ，３５ａ，８１ａ，８２ａ，８３ａ，８４ａ，９１ａ，９２ａ，９３ａ，９４ａ  接続導体の一端部
３１ｂ，３２ｂ，３３ｂ，３４ｂ，３５ｂ，８１ｂ，８２ｂ，８３ｂ，８４ｂ，９１ｂ，９２ｂ，９３ｂ，９４ｂ  接続導体の他端部
９０，１３０，１７０  第三積層体
１４１  入力端子
１４２  出力端子
１４３  第１段ＬＣ共振器
１４４  第２段ＬＣ共振器
１８０  第四積層体
１９０  第五積層体
２２０  キャパシタ電極
２２１  グランド電極
３１１，４１１  導体パターン
３１２  第一積層シート
３１３  第一積層スティック
３２３  第二積層スティック
４１２  第三積層シート
４１３  第三積層スティック
４２３  第四積層スティック
５１０  切断線
５１２  再編積層シート
５２２  フィルタチップ
【図１】
0005692502.tif 000002
【図２】
0005692502.tif 000003
【図３】
0005692502.tif 000004
【図４】
0005692502.tif 000005
【図５】
0005692502.tif 000006
【図６】
0005692502.tif 000007
【図７】
0005692502.tif 000008
【図８】
0005692502.tif 000009
【図９】
0005692502.tif 000010
【図１０】
0005692502.tif 000011
【図１１】
0005692502.tif 000012
【図１２】
0005692502.tif 000013
【図１３】
0005692502.tif 000014
【図１４】
0005692502.tif 000015
【図１５】
0005692502.tif 000016
【図１６】
0005692502.tif 000017
【図１７】
0005692502.tif 000018
【図１８】
0005692502.tif 000019
【図１９】
0005692502.tif 000020
【図２０】
0005692502.tif 000021
【図２１】
0005692502.tif 000022
【図２２】
0005692502.tif 000023
【図２３】
0005692502.tif 000024
【図２４】
0005692502.tif 000025
【図２５】
0005692502.tif 000026
【図２６】
0005692502.tif 000027
【図２７】
0005692502.tif 000028
【図２８】
0005692502.tif 000029
【図２９】
0005692502.tif 000030