(57)【特許請求の範囲】
【請求項１】
第１絶縁基板上において、複数の画素に亘って形成した共通電極と、各画素に形成した画素電極と、を備えた第１基板を複数備えた第１マザー基板を用意し、
第２絶縁基板の外面に形成した第１導電層と、前記第１導電層を形成した後に前記第２絶縁基板の内面に形成した誘電体薄膜と、を備えた第２基板を複数備えた第２マザー基板を用意し、
前記第２マザー基板の前記誘電体薄膜上に配向膜材料を成膜し、
前記配向膜材料に配向処理を施し、
前記第１マザー基板と前記第２マザー基板とを貼り合わせ、
前記貼り合わせの後に前記第１マザー基板及び前記第２マザー基板を研磨し、前記第１導電層を除去するとともに前記第１絶縁基板及び前記第２絶縁基板のそれぞれの厚さを研磨前の半分以下にすることを特徴とする液晶表示装置の製造方法。
【請求項２】
前記第１導電層は、有機導電層であることを特徴とする請求項１に記載の液晶表示装置の製造方法。
【請求項３】
前記第１導電層は、その表面抵抗値が１ＧΩ／□以下であることを特徴とする請求項１または２に記載の液晶表示装置の製造方法。
【請求項４】
前記貼り合わせの前に前記第１マザー基板または前記第２マザー基板に液晶材料を滴下する、または、前記貼り合わせの後に前記第１マザー基板と前記第２マザー基板との間に液晶材料を注入することを特徴とする請求項１乃至３のいずれか１項に記載の液晶表示装置の製造方法。
【請求項５】
さらに、前記研磨の後に、前記第２絶縁基板の外面に透明な第２導電層を形成することを特徴とする請求項１に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶表示装置の製造方法、液晶表示装置、及び、対向基板に関する。
【背景技術】
【０００２】
液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータなどのＯＡ機器やテレビなどの表示装置として各種分野で利用されている。近年では、液晶表示装置は、携帯電話などの携帯端末機器や、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。
【０００３】
近年では、Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ（ＦＦＳ）モードやＩｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ（ＩＰＳ）モードの液晶表示パネルが実用化されている。このようなＦＦＳモードやＩＰＳモードの液晶表示パネルは、画素電極及び共通電極を備えたアレイ基板と、対向基板との間に液晶層を保持した構成である。対向基板には、導電膜がほとんど配置されていないため、外部からの電界をシールドするための構成が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１１６３０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態の目的は、歩留まり及び表示品位の低下を抑制することが可能な液晶表示装置の製造方法、液晶表示装置、及び、対向基板を提供することにある。
【課題を解決するための手段】
【０００６】
本実施形態によれば、
第１絶縁基板上において、複数の画素に亘って形成した共通電極と、各画素に形成した画素電極と、を備えた第１基板を用意し、第２絶縁基板の外面に形成した第１導電層と、前記第２絶縁基板の内面に形成した誘電体薄膜と、を備えた第２基板を用意し、前記第２基板の前記誘電体薄膜上に配向膜材料を成膜し、前記配向膜材料に配向処理を施し、前記第１基板と前記第２基板とを貼り合わせる、ことを特徴とする液晶表示装置の製造方法が提供される。
【０００７】
本実施形態によれば、
第１絶縁基板と、前記第１絶縁基板上において複数の画素に亘って形成された共通電極と、前記共通電極を覆う絶縁膜と、前記絶縁膜の上において各画素に形成され前記共通電極と向かい合うとともにスリットが形成された画素電極と、前記画素電極を覆う第１配向膜と、を備えた第１基板と、第２絶縁基板と、前記第２絶縁基板の外面に形成された有機導電層と、前記第２絶縁基板の内面に形成された誘電体薄膜と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備えたことを特徴とする液晶表示装置が提供される。
【０００８】
本実施形態によれば、
液晶表示装置を構成する対向基板であって、絶縁基板と、前記絶縁基板の外面に形成された有機導電層と、前記絶縁基板の内面に形成されたブラックマトリクス及びカラーフィルタと、前記ブラックマトリクス及び前記カラーフィルタを覆うオーバーコート層と、前記オーバーコート層を覆う配向膜と、を備えたことを特徴とする対向基板が提供される。
【図面の簡単な説明】
【０００９】
【図１】図１は、本実施形態の液晶表示装置を構成する液晶表示パネルの構成及び等価回路を概略的に示す図である。
【図２】図２は、図１に示した液晶表示パネルの断面構造を概略的に示す図である。
【図３】図３は、本実施形態の液晶表示パネルの製造方法を説明するためのフローチャートである。
【図４】図４は、本実施形態の液晶表示パネルの製造方法を説明するための概略断面図である。
【発明を実施するための形態】
【００１０】
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１１】
図１は、本実施形態の液晶表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。
【００１２】
すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、アレイ基板（第１基板）ＡＲと、アレイ基板ＡＲに対向配置された対向基板（第２基板）ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えて構成されている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数）。
【００１３】
アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、第１方向Ｘに沿ってそれぞれ延出したｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）及びｎ本の容量線Ｃ（Ｃ１〜Ｃｎ）、第１方向Ｘに交差する第２方向Ｙに沿ってそれぞれ延出したｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）、各画素ＰＸにおいてゲート配線Ｇ及びソース配線Ｓと電気的に接続されたｍ×ｎ個のスイッチング素子ＳＷ、各画素ＰＸにおいてスイッチング素子ＳＷに各々電気的に接続されたｍ×ｎ個の画素電極ＰＥ、容量線Ｃの一部であり画素電極ＰＥと向かい合う共通電極ＣＥなどを備えている。保持容量ＣＳは、容量線Ｃと画素電極ＰＥとの間に形成される。
【００１４】
共通電極ＣＥは、複数の画素ＰＸに亘って共通に形成されている。画素電極ＰＥは、各画素ＰＸにおいて島状に形成されている。
【００１５】
各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、第１駆動回路ＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、第２駆動回路ＳＤに接続されている。各容量線Ｃは、アクティブエリアＡＣＴの外側に引き出され、第３駆動回路ＣＤに接続されている。これらの第１駆動回路ＧＤ、第２駆動回路ＳＤ、及び、第３駆動回路ＣＤは、アレイ基板ＡＲに形成され、駆動ＩＣチップ２と接続されている。図示した例では、液晶表示パネルＬＰＮを駆動するのに必要な信号源として、駆動ＩＣチップ２は、液晶表示パネルＬＰＮのアクティブエリアＡＣＴの外側において、アレイ基板ＡＲに実装されている。
【００１６】
本実施形態において、駆動ＩＣチップ２は、アクティブエリアＡＣＴに画像を表示する画像表示モードにおいて各画素ＰＸの画素電極ＰＥに画像信号を書き込むのに必要な制御を行う画像信号書込回路２Ａを備えている。なお、この駆動ＩＣチップ２は、画像信号書込回路２Ａの他に、検出面において物体の接触を検出するタッチセンシングモードにおいて静電容量タッチセンシング用配線の静電容量（例えば、静電容量タッチセンシング用配線として容量線Ｃとソース配線Ｓとの間の静電容量）の変化を検出する検出回路２Ｂを備えていても良い。
【００１７】
また、図示した例の液晶表示パネルＬＰＮは、ＦＦＳモードあるいはＩＰＳモードに適用可能な構成であり、アレイ基板ＡＲに画素電極ＰＥ及び共通電極ＣＥを備えている。このような構成の液晶表示パネルＬＰＮでは、画素電極ＰＥ及び共通電極ＣＥの間に形成される横電界（例えば、フリンジ電界のうちの基板の主面にほぼ平行な電界）を主に利用して液晶層ＬＱを構成する液晶分子をスイッチングする。
【００１８】
図２は、図１に示した液晶表示パネルＬＰＮの断面構造を概略的に示す図である。
【００１９】
すなわち、アレイ基板ＡＲは、ガラス基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板１０の内面（すなわち対向基板ＣＴに対向する面）１０Ａにスイッチング素子ＳＷ、共通電極ＣＥ、画素電極ＰＥなどを備えている。
【００２０】
ここに示したスイッチング素子ＳＷは、薄膜トランジスタ（ＴＦＴ）である。このスイッチング素子ＳＷは、ポリシリコン半導体層やアモルファスシリコン半導体層を備えている。このようなスイッチング素子ＳＷは、第１絶縁膜１１によって覆われている。
【００２１】
共通電極ＣＥは、第１絶縁膜１１の上に形成されている。この共通電極ＣＥは、第２絶縁膜１２によって覆われている。また、この第２絶縁膜１２は、第１絶縁膜１１の上にも配置されている。画素電極ＰＥは、第２絶縁膜１２の上に形成さている。この画素電極ＰＥは、第１絶縁膜１１及び第２絶縁膜１２を貫通するコンタクトホールを介してスイッチング素子ＳＷに接続されている。また、この画素電極ＰＥは、第２絶縁膜１２を介して共通電極ＣＥと向かい合うスリットＰＳＬを有している。これらの共通電極ＣＥ及び画素電極ＰＥは、ともに透明な導電材料、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などによって形成されている。画素電極ＰＥは、第１配向膜ＡＬ１によって覆われている。この第１配向膜ＡＬ１は、アレイ基板ＡＲの液晶層ＬＱに接する面に配置されている。
【００２２】
一方、対向基板ＣＴは、ガラス基板などの光透過性を有する第２絶縁基板３０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板３０の内面（すなわちアレイ基板ＡＲに対向する面）３０Ａに、誘電体薄膜として、各画素ＰＸを区画するブラックマトリクス３１、カラーフィルタ３２、オーバーコート層３３などを備えている。
【００２３】
ブラックマトリクス３１は、第２絶縁基板３０の内面において、アレイ基板ＡＲに設けられたゲート配線Ｇやソース配線Ｓ、さらにはスイッチング素子ＳＷなどの配線部に対向するように形成されている。カラーフィルタ３２は、第２絶縁基板３０の内面に形成され、互いに異なる複数の色、例えば赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料は赤色画素に対応して配置され、同様に、青色に着色された樹脂材料は青色画素に対応して配置され、緑色に着色された樹脂材料は緑色画素に対応して配置されている。
【００２４】
オーバーコート層３３は、ブラックマトリクス３１及びカラーフィルタ３２を覆っている。このオーバーコート層３３は、ブラックマトリクス３１及びカラーフィルタ３２の表面の凹凸を平坦化する。このようなオーバーコート層３３は、第２配向膜ＡＬ２によって覆われている。この第２配向膜ＡＬ２は、対向基板ＣＴの液晶層ＬＱに接する面に配置されている。
【００２５】
上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴとの間には、図示しないスペーサ（例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサ）が配置され、これにより、所定のギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、所定のギャップが形成された状態でシール材によって貼り合わせられている。液晶層ＬＱは、これらのアレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間に形成されたギャップに封入された液晶分子を含む液晶組成物によって構成されている。
【００２６】
このような構成の液晶表示パネルＬＰＮに対して、その背面側には図示しないバックライトが配置される。液晶表示パネルＬＰＮの一方の外面、すなわちアレイ基板ＡＲを構成する第１絶縁基板１０の外面１０Ｂには、第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が配置されている。また、液晶表示パネルＬＰＮの他方の外面、すなわち対向基板ＣＴを構成する第２絶縁基板３０の外面３０Ｂには、導電層ＣＤＦ及び第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が配置されている。
【００２７】
導電層ＣＤＦは、透明な導電層であり、外部からの不所望な電荷の液晶表示パネルＬＰＮへの侵入を防止する帯電防止層（あるいは、シールド電極）として機能する。このような導電層ＣＤＦは、第２絶縁基板３０の外面３０Ｂに直接形成されていても良いし、第２偏光板ＰＬ２などの表面に形成されていてもよい。
【００２８】
第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、基板主面と平行な面内において、互いに平行な方位に配向処理されている。このため、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない状態では、液晶層ＬＱに含まれる液晶分子は、面内において、第１配向膜ＡＬ１及び第２配向膜ＡＬ２の配向処理方向に初期配向する。画素電極ＰＥと共通電極ＣＥとの間にフリンジ電界が形成された状態では、液晶分子は、面内において、初期配向方向とは異なる方位に配向する。
【００２９】
上記の構成の液晶表示パネルＬＰＮにおいては、アレイ基板ＡＲは各種電極や各種配線を備えている一方で、対向基板ＣＴは電極を備えておらず、ブラックマトリクス３１、カラーフィルタ３２、オーバーコート層３３、第２配向膜ＡＬ２といった誘電体薄膜を備えている。このため、対向基板ＣＴは、アレイ基板ＡＲよりも帯電しやすい。この点については、発明者は、以下の実験を行って確認した。
【００３０】
すなわち、互いに貼り合わせる前のアレイ基板ＡＲ及び対向基板ＣＴについて、それぞれ強制的に帯電させるための放電処理を施し、それぞれの表面電位の推移を測定した。アレイ基板ＡＲに放電処理を施したところ、強制的に帯電させようとしても、アレイ基板の表面電位はほぼゼロボルトで推移し、大きな変化はなかった。対向基板ＣＴについては、放電処理を施したところ、瞬時にプラス電位あるいはマイナス電位に帯電し、時間の経過に伴って対向基板ＣＴの表面電位が減衰していく様子が確認された。また、この対向基板ＣＴの表面電位及びその減衰率は、対向基板ＣＴを構成する誘電体薄膜の材料に依存することが確認された。この実験により、対向基板ＣＴはアレイ基板ＡＲよりも帯電しやすいことが確認された。
【００３１】
このような対向基板ＣＴを製造する過程で対向基板ＣＴが帯電した場合、アレイ基板ＡＲと貼り合わせた際に、対向基板ＣＴに蓄積された電荷が閉じ込められてしまい、外部に電荷を逃がすことができなくなってしまう。対向基板ＣＴに蓄積された電荷が局在化すると、対向基板ＣＴの誘電体薄膜の誘電分極が発生する。
【００３２】
例えば、第２配向膜ＡＬ２は、本来、配向処理方向に沿って液晶分子を配向させる配向規制力を有している。しかしながら、第２配向膜ＡＬ２において局所的に誘電分極が発生した場合、その領域では配向処理方向とは異なる方向に液晶分子を配向させる配向規制力が生じるおそれがある。このため、液晶層ＬＱにおいて、液晶分子の配向が局所的に乱れる配向不良を発生し、表示ムラを誘発するおそれがある。この現象については、発明者は、以下の実験を行って確認した。
【００３３】
すなわち、表示ムラが確認された液晶表示パネルＬＰＮを分解し、対向基板ＣＴを取り出し、洗浄して液晶材料を除去する。そして、この対向基板ＣＴを帯電させた場合と帯電させなかった場合とで、それぞれ対向基板ＣＴの上に液晶材料を滴下し、偏光顕微鏡により液晶分子の配向状態を観察した。
【００３４】
対向基板ＣＴを帯電させなかった場合、偏光面がクロスニコルの状況下の偏光顕微鏡により観察したところ、良好な暗視野が観察された。これにより、対向基板ＣＴの上の液晶分子は、第２配向膜ＡＬ２の本来の配向規制力によって配向処理方向に沿って揃って配向していることが確認された。
【００３５】
一方、対向基板ＣＴを帯電させた場合、偏光面がクロスニコルの状況下の偏光顕微鏡により観察したところ、帯電直後に、液晶分子が種々の方向に配向する配向不良を発生してしまい、光漏れが確認された。また、対向基板ＣＴの表面電位は、時間の経過とともに減衰するが、十分に表面電位が減衰した後であっても、局所的に液晶分子の配向不良が残り、画素内に微小な輝点（微輝点）が確認された。
【００３６】
このような微輝点の発生メカニズムは以下のように推測される。まず、対向基板ＣＴが一旦帯電したのに伴って、第２配向膜ＡＬ２に誘電分極が発生し、液晶分子の配向不良が発生する。液晶分子が本来配向すべき配向方向とは異なる方向に配向した領域は、光漏れが生ずる。そして、このような第２配向膜ＡＬ２の一部の微小な領域で発生した誘電分極は、表面電位の減衰とは無関係に維持されてしまう。誘電分極が生じた微少な領域では、時間が経過しても液晶分子の配向不良が緩和しにくく、光漏れの状態が継続し、微小な輝点として観察されたものと推測される。
【００３７】
上記のような発明者による実験から、対向基板ＣＴは、アレイ基板ＡＲと貼り合わせる前の段階で、できるだけ帯電を防止する（あるいは、例え帯電したとしても十分に除電しておく）必要がある。そこで、本実施形態では、以下のような方法で液晶表示パネルＬＰＮを製造した。
【００３８】
図３は、本実施形態の液晶表示パネルＬＰＮの製造方法を説明するためのフローチャートである。
【００３９】
まず、第１絶縁基板１０の上にスイッチング素子ＳＷ、共通電極ＣＥ、画素電極ＰＥ、第１配向膜ＡＬ１などを備えたアレイ基板ＡＲを用意する（ＳＴ１）。
【００４０】
一方で、第２絶縁基板３０の外面３０Ｂに形成した第１導電層ＣＤＦ１、及び、第２絶縁基板３０の内面３０Ａに形成したブラックマトリクス３１、カラーフィルタ３２、オーバーコート層３３などの誘電体薄膜を備えた対向基板ＣＴを用意する（ＳＴ２）。このとき、第１導電層ＣＤＦ１と誘電体薄膜との形成順序は特に問わないが、誘電体薄膜を形成する過程での帯電を防止するためには、誘電体薄膜の形成に先立って第１導電層ＣＤＦ１を形成することが有効である。
【００４１】
このような第１導電層ＣＤＦ１は、例えば、有機導電層であり、対向基板ＣＴを用意する工程において、第２絶縁基板３０の外面３０Ｂにコーティングすることによって形成する。有機導電層を形成するための材料としては、例えば、導電性物質であるポリチオフェンにバインダ樹脂及び分散剤を混合したものなどが適用可能である。このような材料をコーティングすることによって形成した第１導電層ＣＤＦ１の膜厚は、例えば０．２〜０．３μｍである。なお、第１導電層ＣＤＦ１は、接地されるなど特定の端子と電気的に接続してもよいが、局所的な帯電を防止する（あるいは電荷を均一化する）という意味では電気的にフローティング状態であっても良い。
【００４２】
そして、このようにして用意した対向基板ＣＴを搬送系に導入し、必要に応じて洗浄工程などに導入する。
【００４３】
続いて、対向基板ＣＴの誘電体薄膜上に配向膜材料を成膜する（ＳＴ３）。このような配向膜材料としては、例えば、ポリイミドなどが適用可能である。その後、成膜した配向膜材料を焼成する。
【００４４】
続いて、配向膜材料に配向処理を施す（ＳＴ４）。配向処理としては、ラビング処理であっても良いし、光配向処理であっても良い。これにより、所定の方向に配向処理された第２配向膜ＡＬ２を形成する。このような第２配向膜ＡＬ２も誘電体薄膜の一つである。そして、第２配向膜ＡＬ２まで形成済みの対向基板ＣＴを洗浄工程などに導入する。
【００４５】
続いて、アレイ基板ＡＲと対向基板ＣＴとをシール材を用いて貼り合わせる（ＳＴ５）。液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとを貼り合わせる前に、アレイ基板ＡＲまたは対向基板ＣＴに適量の液晶材料を滴下して封入することで形成しても良いし、アレイ基板ＡＲと対向基板ＣＴとを貼り合わせた後に、シール材によって形成された液晶注入口から液晶材料を注入することで形成しても良い。
【００４６】
図３に示した製造過程において、対向基板ＣＴを製造し、アレイ基板ＡＲと貼り合わせるまでの基板搬送を含む全工程で、第２絶縁基板３０に形成された第１導電層ＣＤＦ１により、対向基板ＣＴの帯電を防止することが可能となる、あるいは、対向基板ＣＴにおける電荷の局在化を防止することが可能となる。このため、イオナイザーなどの設備を増強する必要がなく、設備投資を抑制することが可能となる。
【００４７】
図４は、本実施形態の液晶表示パネルＬＰＮの製造方法を説明するための概略断面図である。
【００４８】
すなわち、（ａ）で示した工程では、まず、第１配向膜ＡＬ１まで形成済みのアレイ基板ＡＲ、及び、第２配向膜ＡＬ２まで形成済みの対向基板ＣＴを用意する。用意した対向基板ＣＴは、第２絶縁基板３０の外面３０Ｂに第１導電層ＣＤＦ１を備えている。そして、（ｂ）で示した工程では、アレイ基板ＡＲと対向基板ＣＴとの間に液晶層ＬＱを保持した状態で、アレイ基板ＡＲと対向基板ＣＴとを貼り合わせる。
【００４９】
そして、（ｃ）で示した工程では、アレイ基板ＡＲを構成する第１絶縁基板１０及び対向基板ＣＴを構成する第２絶縁基板３０を研磨する。このとき、当然のことながら、第２絶縁基板３０の外面３０Ｂの第１導電層ＣＤＦ１も除去する。このような研磨は、機械的研磨であっても良いし、化学的研磨であっても良く、これらを組み合わせても良い。このような研磨により、第１絶縁基板１０及び第２絶縁基板３０の厚さは、研磨前の半分以下となる。例えば、研磨前の第１絶縁基板１０及び第２絶縁基板３０の厚さは０．５ｍｍであり、研磨後の第１絶縁基板１０及び第２絶縁基板３０の厚さは０．２ｍｍである。
【００５０】
そして、（ｄ）で示した工程では、第２絶縁基板３０の外面３０Ｂに透明な第２導電層ＣＤＦ２を形成する。この第２導電層ＣＤＦ２は、上記の第１導電層ＣＤＦ１と同様の有機導電層であっても良いし、画素電極ＰＥなどを形成するＩＴＯやＩＺＯを用いて形成しても良い。このようにして形成した第２導電層ＣＤＦ２は、図２を参照して説明した導電層ＣＤＦに相当する。
【００５１】
これにより、液晶表示パネルＬＰＮが完成する。このような工程を経て製造した液晶表示パネルＬＰＮの厚さは、（ｂ）で示した段階の厚さよりも、第１絶縁基板１０及び第２絶縁基板３０を研磨した分だけ薄い。
【００５２】
図４に示した製造過程においては、研磨工程を除いて、第２絶縁基板３０の外面３０Ｂには第１導電層ＣＤＦ１または第２導電層ＣＤＦ２が形成されているため、対向基板ＣＴの帯電を防止することが可能となる、あるいは、対向基板ＣＴにおける電荷の局在化を防止することが可能となる。
【００５３】
したがって、このようにして製造した液晶表示パネルＬＰＮにおいては、対向基板ＣＴの誘電体薄膜の誘電分極に起因した配向不良の発生を抑制することが可能となる。これにより、歩留まりの低下及び表示品位の低下を抑制することが可能となる。
【００５４】
また、上記した製造過程において、第２絶縁基板３０の外面３０Ｂに形成される第１導電層ＣＤＦ１は、その表面抵抗値が１ＧΩ／□以下であることが望ましい。図３及び図４に示した一連の工程を経て液晶表示パネルＬＰＮを形成する場合、第１導電層ＣＤＦ１は、研磨工程で除去される。換言すると、第１導電層ＣＤＦ１は、対向基板ＣＴを製造する工程から研磨工程に至る間に対向基板ＣＴの帯電防止あるいは電荷の局在化防止を実現するものである。これらを実現するためには、第１導電層ＣＤＦ１は、対向基板ＣＴに侵入した電荷を面内に拡散する程度の導電性を有していれば良く、発明者が検討したところでは、比較的高抵抗であっても許容されることが確認され、種々の実験の結果、第１導電層ＣＤＦ１の表面抵抗値の上限値を１ＧΩ／□に設定した。
【００５５】
本実施形態で説明した液晶表示パネルＬＰＮの製造方法は、大型基板を用いて複数の液晶表示パネルＬＰＮを一括形成するいわゆる多面取りを採用した場合にも適用可能である。
【００５６】
すなわち、図３に示した一連の工程は、マザー基板を用いて行う。ステップＳＴ１では、アレイ基板を形成するための第１マザー基板を用意する。この第１マザー基板は、複数のアレイ基板に対応した第１有効領域を有している。第１有効領域のそれぞれは、画素電極や共通電極などを備えている。
【００５７】
ステップＳＴ２では、対向基板を形成するための第２マザー基板を用意する。この第２マザー基板は、複数の対向基板に対応した第２有効領域を有している。第２有効領域のそれぞれは、ブラックマトリクス３１、カラーフィルタ３２、オーバーコート層３３などの誘電体薄膜を備えている。第２マザー基板の外面には、第１導電層ＣＤＦ１が形成されている。
【００５８】
ステップＳＴ３及びステップＳＴ４では、第２マザー基板の各第２有効領域に形成した誘電体薄膜の上に第２配向膜ＡＬ２を形成する。そして、ステップＳＴ５では、第１マザー基板と第２マザー基板とを貼り合わせたマザー基板対を作成する。
【００５９】
そして、図４に示した一連の工程を経たマザー基板対を割断し、単個の液晶表示パネルＬＰＮを切り出す。このようにして製造した液晶表示パネルＬＰＮについても、上記の例と同様に、誘電分極に起因した配向不良の発生を抑制することが可能となり、歩留まりの低下及び表示品位の低下を抑制することが可能となる。
【００６０】
また、図３に示したステップＳＴ２において、既に薄板化された第２絶縁基板３０を用いて対向基板ＣＴを用意する場合には、（ｃ）で示した研磨工程を省略しても良い。この場合、第１導電層ＣＤＦ１は、除去されることなくそのまま第２絶縁基板３０の外面３０Ｂに残り、帯電防止膜となる。このため、（ｄ）で示した第２導電層の形成工程を省略できる。この場合、第１導電層ＣＤＦ１は、透明な導電層を適用する。
【００６１】
以上説明したように、本実施形態によれば、歩留まりの低下及び表示品位の低下を抑制することが可能な液晶表示装置の製造方法、液晶表示装置、及び、対向基板を提供することができる。
【００６２】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６３】
ＬＰＮ…液晶表示パネル  ＡＲ…アレイ基板  ＣＴ…対向基板
ＡＣＴ…アクティブエリア  ＰＸ…画素
ＳＷ…スイッチング素子
ＰＥ…画素電極  ＰＳＬ…スリット
ＣＥ…共通電極
ＬＱ…液晶層
ＯＤ１…第１光学素子  ＯＤ２…第２光学素子
ＣＤＦ…導電層（ＣＤＦ１…第１導電層  ＣＤＦ２…第２導電層）
【図１】
0005740222.tif 000002
【図２】
0005740222.tif 000003
【図３】
0005740222.tif 000004
【図４】
0005740222.tif 000005