(57)【特許請求の範囲】
【請求項１】
同期電動機の端子電圧を積分して、前記同期電動機の磁極位置情報を算出し、その磁極位置情報に応じてインバータの出力相を切替えるインバータの制御方法であって、
波形補正部において、
前記インバータの上下アームの半導体素子に出力されるゲート信号の立ち上がりエッジおよび立ち下がりエッジを前記端子電圧の補正開始タイミングとし、前記同期電動機の巻線インダクタンス，インバータに入力される直流電流，およびインバータに入力される直流電圧から前記半導体素子の転流時間を算出し、前記補正開始タイミングと前記転流時間から前記端子電圧の補正期間を導出し、同期電動機の端子電圧に対して前記端子電圧の補正期間にゲインを乗算することで、転流サージ電圧を除去した補正端子電圧を出力し、
この補正端子電圧を積分して磁極位置情報を算出し、
この磁極位置情報に応じてインバータの出力相を切替えることを特徴とするインバータの制御方法。
【請求項２】
前記波形補正部は、
エッジパルス生成手段で、前記端子電圧の補正開始タイミングに相当するゲート信号エッジパルスを導出し、
ワンショットパルス発生手段で、前記ゲート信号エッジパルスと、前記端子電圧の補正時間の長さと、に基づいて導出された前記端子電圧の補正期間に相当するワンショットパルスを出力し、
ゲイン調整手段で端子電圧に予め定められたゲインを乗算してゲイン出力信号を導出し、切替手段で端子電圧とゲイン出力信号とをスイッチにより前記ワンショットパルスの出力信号に応じて切替えて前記補正端子電圧を導出することを特徴とする請求項１記載のインバータの制御方法。
【請求項３】
前記波形補正部は、
演算装置で前記端子電圧の補正期間に相当するワンショットパルスを算出し、
ゲイン調整手段で端子電圧に予め定められたゲインを乗算してゲイン出力信号を導出し、切替手段で端子電圧とゲイン出力信号とを前記ワンショットパルスの出力信号に応じて切替えて前記補正端子電圧を導出することを特徴とする請求項１記載のインバータの制御方法。
【請求項４】
前記波形補正部は、演算装置により前記補正端子電圧を算出することを特徴とする請求項１記載のインバータの制御方法。
【請求項５】
前記波形補正部は、
複数のゲイン調整手段により、異なる設定のゲインを端子電圧に乗算してそれぞれゲイン出力信号を出力し、
そのゲイン出力信号の中から前記同期電動機の固定子巻線に誘起する誘起電圧レベルに応じたゲイン出力信号を選択して前記切替手段に出力することを特徴とする請求項２または３記載のインバータの制御方法。
【請求項６】
前記波形補正部は、演算装置により端子電圧を入力変数とした関数を演算して前記誘起電圧レベルに応じたゲインに調整することを特徴とする請求項４記載のインバータの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサレス制御のインバータにおいて、磁極位置検出精度を向上させる方法に関する。
【背景技術】
【０００２】
同期電動機（例えば、ＰＭモータ）を駆動するインバータでは、センサレスによる駆動を要求されることが多い。そのセンサレスによる駆動方式の一つとして、同期電動機の誘起電圧から磁極位置を推定する方式が知られている（非特許文献1）。
【０００３】
図６は、一般的な同期電動機のセンサレス制御方式の一例を示す構成図である。図６に示すように、同期電動機Ｍが回転すると、同期電動機Ｍ内のｕ相の固定子巻線（以下、ｕ相巻線：他相も同じ）に対する磁石（永久磁石）の角度が変化するため、ｕ相巻線に鎖交する磁束量が変化し、ｕ相巻線に内部誘起電圧ｅが誘起する。
【０００４】
インバータ制御部では、電圧検出器１によって同期電動機Ｍの端子電圧Ｖを検出し、この端子電圧Ｖを積分回路２によって積分することにより磁極位置情報に変換する。この磁極位置情報は組み合わせ論理回路３によって、同期電動機Ｍの内部誘起電圧ｅと同期した１２０°通電パターンのゲート信号に変換される。ｖ相巻線、ｗ相巻線に誘起した内部誘起電圧も同様に処理され、この処理結果に基づき論理回路３がインバータＩＮＶを構成する半導体素子に対して所定の順序でゲート信号を出力する。
【０００５】
このようにセンサレス制御方式を採用した同期電動機として、特許文献１が開示されている。特許文献１では、巻線インピーダンスによる電圧降下の誤差分を補正している。
【０００６】
また、同期電動機Ｍの巻線インピーダンスに起因した磁極位置情報の進み位相を補償する方法として、モータ端子電圧を積分して得られた磁極位置情報をタイマを用いて補償する方法が知られている。この補償すべき進み位相は、直流電流に基づいて演算装置等により演算され、遅延時間Ｔｄｅｌａｙとしてタイマに送られる（非特許文献２）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平０６−２２５９３号公報（段落［００１４］〜［００１７］，第１図，第４図）
【非特許文献】
【０００８】
【非特許文献１】高田陽介、他４名、平成１６年電気学会応用部門大会１−９「ターボチャージャ用２２００００ｒ／ｍｉｎ−２ｋＷＰＭモータ駆動システム」
【非特許文献２】高田陽介、他３名、平成１７年電気学会応用部門大会１−１０２「擬似電流形インバータを用いた超高速ＰＭモータのセンサレス運転特性の改善」
【発明の概要】
【発明が解決しようとする課題】
【０００９】
インバータ制御部の積分回路１においては、理想的な力率を実現するために、内部誘起電圧ｅのみを積分することが望ましい。しかしながら、従来において積分回路１で積分される値は同期電動機の端子電圧Ｖであり、この端子電圧Ｖは内部誘起電圧ｅと同期電動機の固定子巻線に流れる電流Ｉと同期電動機の巻線インピーダンスＺで表すと下記（１）式となる。
【００１０】
【数１】
0005673120.tif 000002
【００１１】
すなわち、電圧検出器１により同期電動機の端子電圧Ｖを検出し、その同期電動機の端子電圧Ｖを積分した場合、同期電動機の巻線インピーダンスＺによる電圧を含んだ値を積分してしまうこととなる。そのため、理想的な検出位相に対して、上記（１）式中のＺ・Ｉ分ずれた位相を論理回路３に出力してしまい、本来、力率“１”として効率よくインバータＩＮＶを駆動させるつもりが、負荷電流によって力率が悪化し、最悪の場合脱調する可能性が生じる。
【００１２】
また、前記の課題を解決するために磁極位置情報の位相調整を行う場合、以下に示すような問題が生じる。磁極位置情報の位相調整の手法としては、磁極位置情報の波形をＡＤ変換して演算装置（例えば、ＣＰＵ等）に取り込み、その磁極位置情報の波形の補正を行いＤＡ変換して出力する方法や、演算装置において位相調整時間を演算し、その位相調整時間に相当するパルスを外部ハードウェアに出力して磁極位置情報の位相調整を行う方法等が挙げられる。しかしながら、いずれの場合でも演算装置を使用するため演算装置に負担がかかる。同期電動機Ｍが高速で回転する場合は、この演算装置の負担による影響が顕著に現れ、主の回転制御を圧迫（制御の遅れ等）してしまう。
【００１３】
さらに、位相調整および主の回転制御等で満足な性能を得るためには、演算装置の負担の増加に伴い高性能な演算装置を選択する必要がある。しかし、そのような演算装置は高価であるため、コストアップに繋がってしまう。
【００１４】
以上示したようなことから、同期電動機のインバータ制御部においては、演算装置に大きな負担をかけることなく、同期電動機の巻線インピーダンスによる磁極位置情報の位相誤差を補正することが課題となる。
【課題を解決するための手段】
【００１５】
本発明の一態様は、同期電動機の端子電圧に基づき、前記同期電動機の磁極位置情報を算出し、その磁極位置情報に応じてインバータの出力相を切替えるインバータの制御方法であって、波形補正部において、前記インバータの上下アームの半導体素子に出力されるゲート信号の立ち上がりエッジおよび立ち下がりエッジを前記端子電圧の補正開始タイミングとし、前記同期電動機の巻線リアクタンス，インバータに入力される直流電流，およびインバータに入力される直流電圧から端子電圧の補正時間の長さを導出して、前記補正開始タイミングと補正時間の長さから前記端子電圧の補正期間を導出し、同期電動機の端子電圧に対して前記端子電圧の補正期間にゲインを乗算した補正端子電圧を出力し、この補正端子電圧に基づいて磁極位置情報を算出し、この磁極位置情報に応じてインバータの出力相を切替えることを特徴とする。
【００１６】
本発明の別の態様によれば、前記波形補正部は、エッジパルス生成手段で、前記端子電圧の補正開始タイミングに相当するゲート信号エッジパルスを導出し、ワンショットパルス発生手段で、前記ゲート信号エッジパルスと、前記端子電圧の補正時間の長さと、に基づいて導出された前記端子電圧の補正期間に相当するワンショットパルスを出力し、ゲイン調整手段で端子電圧に予め定められたゲインを乗算してゲイン出力信号を導出し、切替手段で端子電圧とゲイン出力信号とをスイッチにより前記ワンショットパルスの出力信号に応じて切替えて前記補正端子電圧を導出することを特徴とする。
【００１７】
また、本発明の別の態様によれば、前記波形補正部は、演算装置で前記端子電圧の補正期間に相当するワンショットパルスを算出し、ゲイン調整手段で端子電圧に予め定められたゲインを乗算してゲイン出力信号を導出し、切替手段で端子電圧とゲイン出力信号とを前記ワンショットパルスの出力信号に応じて切替えて前記補正端子電圧を導出することを特徴とする。
【００１８】
また、本発明の別の態様によれば、前記波形補正部は、演算装置により前記補正端子電圧を算出することを特徴とする。
【００１９】
また、本発明の別の態様によれば、前記波形補正部は、複数のゲイン調整手段により、異なる設定のゲインを端子電圧に乗算してそれぞれゲイン出力信号を出力し、そのゲイン出力信号の中から前記同期電動機の固定子巻線に誘起する誘起電圧レベルに応じたゲイン出力信号を選択して前記切替手段に出力することを特徴とする。
【００２０】
また、本発明の別の態様によれば、前記波形補正部は、演算装置により端子電圧を入力変数とした関数を演算して前記誘起電圧レベルに応じたゲインに調整することを特徴とする。
【発明の効果】
【００２１】
以上の説明で明らかなように、本発明によれば、波形補正部から出力される補正端子電圧は、同期電動機の巻線インピーダンスによるサージ電圧が抑制され、内部誘起電圧と近い信号となる。その結果、この補正端子電圧を積分回路において積分して得られた磁極位置情報の位相の誤差は抑制され、インバータを効率よく駆動でき（力率“１”に近い力率で駆動でき）、脱調の恐れを抑制することが可能となる。
【００２２】
また、積分回路から出力された磁極位置情報の位相を調整する補正と比べて、波形補正部をアナログ回路で構成することが可能となり、演算装置の負担を軽減させることが可能となる。また、波形補正部の動作を演算装置で行った場合でも、補正端子電圧を算出するのに用いる変数はインバータに入力される直流電流のみ、またはインバータに入力される直流電流および直流電圧のみであるため、演算装置の負担を軽減させることが可能となる。その結果、同期電動機が高速回転用途であっても、演算装置の負担が大きくなって同期電動機の回転制御を圧迫（制御の遅れ等）することを防止することができる。
【００２３】
さらに、演算装置に高性能なものを選択する必要がないため、インバータ制御装置を低コスト化することが可能となる。
【図面の簡単な説明】
【００２４】
【図１】本発明における同期電動機の主回路とインバータ制御部の一例を示す構成図。
【図２】実施形態１における波形補正部の各部の波形の一例を示すタイムチャート。
【図３】実施形態１における波形補正部の一例を示す構成図。
【図４】実施形態２における波形補正部の一例を示す構成図。
【図５】実施形態３における補正電圧生成部の一例を示す構成図。
【図６】一般的なＰＭモータの主回路とインバータ制御部の一例を示す構成図。
【発明を実施するための形態】
【００２５】
［実施形態１］
図１において、符号Ｖｄｃは直流電圧、符号ＩＮＶは前記直流電圧Ｖｄｃを交流に変換するインバータ、符号ＭはインバータＩＮＶから電力が供給される負荷としての同期電動機（例えば、ＰＭモータ；以下、ＰＭモータと称する）、符号ＤＣＣＴはインバータＩＮＶに入力される直流電流Ｉｄｃを検出する電流検出器、符号１は前記ＰＭモータＭの端子電圧（例えば、ｕ相の端子電圧Ｕｃ）を検出する電圧検出器、を示す。
【００２６】
前記の端子電圧Ｕｃは、後述する波形補正部４において、直流電流Ｉｄｃ，ゲート信号Ｇ等を基に、ＰＭモータＭの巻線インピーダンスの影響による誤差分が補正された補正端子電圧Ｕｃ＋に変換される。そして、その補正端子電圧Ｕｃ＋は、積分回路２において積分され、磁極位置情報として論理回路３に出力される。この論理回路３では、前記磁極位置情報を基にＰＭモータＭの内部誘起電圧ｅと同期したゲート信号（例えば、３相のＰＭモータＭの場合、１２０°通電パターンのゲート信号）Ｇが生成され、インバータＩＮＶに出力される。
【００２７】
ここで、まず、前記波形補正部４内部における端子電圧Ｕｃの信号波形処理の流れを説明する。図２は、１段目にＰＭモータＭの内部誘起電圧ｅおよびモータ電流Ｉｕ、２段目にｕ相の端子電圧Ｕｃ、３段目にゲート信号エッジパルス、４段目にワンショットパルス、５段目にゲイン調整部から出力されるゲイン出力信号Ｕｃ´、６段目に波形補正部４から出力される補正端子電圧Ｕｃ＋、の波形の一例を示すタイムチャートである。なお、図２ではｕ相の端子電圧Ｕｃの信号波形処理のみを示したが、例えば３相のＰＭモータＭの場合、ｖ相，ｗ相においても同様の信号波形処理が行われるものとする。
【００２８】
内部誘起電圧ｅおよびモータ電流Ｉｕが図２の１段目に示すような波形の場合、モータ電流Ｉｕが矩形波であるため、インバータＩＮＶの半導体素子の転流時に大きなサージ電圧が発生する。そのため、端子電圧Ｕｃは、図２の２段目に示すような、内部誘起電圧ｅにサージ電圧が上乗せされた波形となる。このサージ電圧を除去することが本発明における波形補正部４の目的となる。
【００２９】
サージ電圧が発生するタイミングと発生時間の長さは、インバータＩＮＶの半導体素子が転流するタイミングと転流時間ｔｃに相当する。そのため、インバータＩＮＶの半導体素子が転流するタイミングと、転流時間ｔｃにより、転流サージ電圧が発生する期間（タイミングと発生時間の長さ）を導出できる。
【００３０】
サージ電圧が発生するタイミングは、インバータＩＮＶの上下アームの半導体素子に出力されるゲート信号（例えば、Ｇｕ，Ｇｘ）の立ち上がりエッジおよび立ち下がりエッジの両方のタイミングに相当する。このサージ電圧が発生するタイミング（インバータＩＮＶの半導体素子が転流するタイミング）を表したタイムチャートが図２の３段目の波形（ゲート信号エッジパルス）となる。なお、ゲート信号エッジパルスは、サージ電圧が発生するタイミングでは「０」レベルの信号となり、その他の期間は「１」レベルの信号となる。
【００３１】
また、サージ電圧の発生時間の長さに相当する転流時間ｔｃは、下記（４）式により算出することができる。
【００３２】
【数２】
0005673120.tif 000003
【００３３】
一般的に、インダクタンスをＬ、回路を流れる電流の時間変化量をｄｉとした場合、誘起電圧ｖは上記（２）式で表すことができ、この上記（２）式を変形すると上記（３）式となる。この上記（３）式のｄｔを本実施形態１におけるインバータＩＮＶの半導体素子の転流時間ｔｃとした場合、電流の時間変化量ｄｉはインバータ入力電流Ｉｄｃ，誘起電圧ｖはインバータ入力電圧Ｖｄｃ，インダクタンスＬはＰＭモータＭの２相分のインダクタンス，に相当するため上記（４）式が成立する。
【００３４】
前記ゲート信号エッジパルスと、上記（４）式の転流時間ｔｃを用いて図２の４段目の波形（ワンショットパルス）を発生させる。ただし、インダクタンスＬについては概知、インバータ入力電圧Ｖｄｃについては概知もしくは電圧検出器１等により検出を行って値を取得するものとする。また、インバータ入力電流Ｉｄｃは図１のとおり電流検出器ＤＣＣＴにより検出を行うものとする。
【００３５】
図１に示した波形補正部４内部では、端子電圧Ｕｃに予め定められたゲインを乗算したゲイン出力信号Ｕｃ´（図２の５段目のゲイン出力信号）が生成される。そして、波形補正部４から、図２の４段目のワンショットパルスの発生期間（「１」レベルの期間）はゲイン出力信号Ｕｃ´を出力し、ワンショットパルスが発生していない期間（「０」レベルの期間）は端子電圧Ｕｃをそのまま出力する。この波形補正部４から積分回路２に出力される補正端子電圧Ｕｃ＋は、図２の６段目に示すような、サージ電圧が抑制された内部誘起電圧ｅに近い波形として出力される。そのため、この補正端子電圧Ｕｃ＋を積分して生成される磁極位置情報は、ｕ相のＰＭモータＭの巻線のインピーダンスＺによる位相の誤差が抑制された信号となる。
【００３６】
次に、図２の各段に示した波形を生成する手段について説明する。
【００３７】
図３は、本実施形態１における波形補正部４の一例を示す構成図である。図３に示すように波形補正部４はエッジパルス生成部５と、ワンショットパルス発生部６と、補正電圧生成部７と、を備える。
【００３８】
前記エッジパルス生成部５は、ＯＲ回路８と，ＣＲ回路９と，ＮＯＴ回路１０と，ＥＸ−ＯＲ回路１１と，を備える。そして、ＯＲ回路８には、インバータＩＮＶのｕ相の半導体素子に出力されるゲート信号Ｇｕ，Ｇｘが入力され、論理和の出力信号（ゲート信号Ｇｕ，Ｇｘのうち少なくとも一方が「１」レベルの信号の期間「１」レベルの出力信号）を得る。このＯＲ回路８の論理和の出力信号は、ＣＲ回路９とＥＸ−ＯＲ回路１１に出力される。前記ＣＲ回路９とＮＯＴ回路１０は遅延回路を構成し、ＯＲ回路８から出力された論理和信号を一定時間遅らせて反転させた信号をＥＸ−ＯＲ回路１１に出力する。そして、ＯＲ回路８からの論理和の出力信号と、ＮＯＴ回路１０から出力された信号と、を入力したＥＸ−ＯＲ回路１１は、排他論理和信号（２つの入力信号が一致した期間「０」レベルの信号を出力し、２つの信号が一致しない期間「１」レベルの信号）を出力する。その結果、ＥＸ−ＯＲ回路１１（エッジパルス生成部４）から出力された排他論理和信号は、図２の３段目に示すような波形のゲート信号エッジパルスとなる。
【００３９】
前記ワンショットパルス発生部６は、タイマＩＣ（例えば、５５５系列のタイマＩＣ）１２と、外付けのＣＲ回路１３と、を備える。５５５系列に代表されるタイマＩＣは外部から入力されるエッジ信号に対して、外付けのＣＲ回路もしくはコントロール端子に入力される電圧により定められたパルス幅のワンショットパルスを発生させるものである。本実施形態１では、外部から入力されるエッジ信号にゲート信号Ｇｕ，Ｇｘから導出されたゲート信号エッジパルスが適用される。一方、パルス幅は、外付けのＣＲ回路１３と、電流検出器ＤＣＣＴにより検出された直流電流Ｉｄｃと、を利用して上記（４）式の転流時間ｔｃ（サージ電圧発生期間に相当するインバータＩＮＶの半導体素子の転流時間ｔｃ）を実現させる。その結果、タイマＩＣ１２（ワンショットパルス発生部６）から出力される信号は図２の４段目に示すような波形のワンショットパルスとなる。なお、前記（４）式中のインダクタンスＬは概知、入力電圧Ｖｄｃは概知もしくは検出により取得するものとする。
【００４０】
前記補正電圧生成部７は、ゲイン調整回路１４と、スイッチ１５と、を備え、端子電圧Ｕｃは、ゲイン調整回路１４とスイッチ１５とに入力される。ゲイン調整手段となるゲイン調整回路１４に入力された端子電圧波形Ｕｃは、ゲイン調整回路１４（例えば、ゲイン調整回路１４内のオペアンプ）により予め決定されたゲインが乗算され、ゲイン出力信号Ｕｃ´としてスイッチ１５に出力される。このゲイン出力信号Ｕｃ´は図２の５段目に示すような波形となる。また、スイッチ１５には、ワンショットパルスが入力され、このワンショットパルスによりスイッチ１５が切替えられて、端子電圧波形Ｕｃとゲイン出力信号Ｕｃ´との切替手段となる。
【００４１】
すなわち、スイッチ１５には端子電圧Ｕｃとゲイン出力信号Ｕｃ´が入力され、ワンショットパルスが「０」レベルの期間、端子電圧Ｕｃを出力し、ワンショットパルスが「１」レベルの期間、ゲイン出力信号Ｕｃ´を出力する。その結果、補正電圧生成部７から出力される信号は、図２の６段目に示したような波形の補正端子電圧Ｕｃ＋となる。
【００４２】
なお、本実施形態１では、波形補正部４をｕ相についてのみ図面をもとに詳細に説明したが、ｖ相，ｗ相についてもｕ相と同様に構成され、同様の動作が行われる。
【００４３】
上記のように波形補正部４を構成することにより、波形補正部４から出力される補正端子電圧Ｕｃ＋は、ＰＭモータＭの巻線インピーダンスＺによるサージ電圧が抑制され、前記（１）式における内部誘起電圧ｅと近い信号となる。その結果、この補正端子電圧Ｕｃ＋を積分回路２において積分して得られた磁極位置情報の位相の誤差は抑制され、インバータＩＮＶを効率よく駆動でき（力率“１”に近い力率で駆動でき）、脱調の恐れを抑制することが可能となる。
【００４４】
また、積分回路２から出力された磁極位置情報の位相を調整する補正に比べて、波形補正部４をアナログ回路で構成することが可能となり、演算装置の負担を軽減させることが可能となる。その結果、ＰＭモータＭが高速回転用途であっても、演算装置の負担が大きくなりＰＭモータＭの回転制御を圧迫（制御の遅れ等）することを防止することができる。また、演算装置に高性能なものを選択する必要がなく、本実施形態１における波形補正部４のハードウェア構成は比較的安価で簡素な部品で構築可能なため、インバータ制御部として低コスト化することが可能となる。
【００４５】
［実施形態２］
次に、本発明におけるインバータ制御部の他例を説明する。本実施形態２におけるインバータ制御部は、波形補正部４に演算装置（例えば、ＣＰＵ等）１６が用いられる。
【００４６】
図４（Ａ）は本実施形態２における波形補正部４の一例を示す構成図である。図４に示すように、波形補正部４には、演算装置１６と、補正電圧生成部７（ゲイン調整回路１４と、スイッチ１５）とが備えられ、その演算装置１６にはゲート信号Ｇｕ，Ｇｘと直流電流Ｉｄｃとが取り込まれる。なお、直流電流Ｉｄｃは演算装置１６のＡＤ変換部１７に入力され、アナログ信号からデジタル信号に変換されて演算に用いられる。前記演算装置１６では、ゲート信号Ｇｕ，Ｇｘと直流電流Ｉｄｃと、直流電圧Ｖｄｃと、モータ巻線インダクタンスＬ（実施形態１と同様にインダクタンスＬは概知、直流電流Ｖｄｃは概知もしくは検出により取得する）を用いて、実施形態１におけるエッジパルス生成部５とワンショットパルス発生部６での動作を演算装置１６により行い、演算装置１６からスイッチ１５にワンショットパルスを出力する。補正電圧生成部７（ゲイン調整回路１４およびスイッチ１５）の構成および動作については実施形態１と同様である。
【００４７】
図４（Ｂ）は本実施形態２における波形補正部４の他例を示す構成図である。ここで使用される演算装置１６は、補正端子電圧Ｕｃ＋をＤＡ変換部１８でデジタル信号からアナログ信号に変換して出力し、端子電圧ＵｃをＡＤ変換部１９でアナログ信号からデジタル信号に変換して入力し、演算に用いる。図４（Ｂ）に示すように、波形補正部４は演算装置１６を備え、その演算装置１６にはゲート信号Ｇｕ，Ｇｘと直流電流Ｉｄｃと端子電圧Ｕｃと、が取り込まれる。なお、直流電流Ｉｄｃは図４（Ａ）と同様に演算装置１６のＡＤ変換部１７に入力され、アナログ信号からデジタル信号に変換されて波形補正演算に用いられる。また、前記演算装置１６では、ゲート信号Ｇｕ，Ｇｘと直流電流Ｉｄｃと端子電圧Ｕｃと、直流電圧Ｖｄｃと、モータ巻線インダクタンスＬ（実施形態１と同様にインダクタンスＬは概知、直流電流Ｖｄｃは概知もしくは検出により取得する）を用いて、実施形態１におけるエッジパルス生成部５とワンショットパルス発生部６と補正電圧生成部７における動作が演算装置１６によって行われ、演算装置１６から積分回路２に補正端子電圧Ｕｃ＋が出力される。なお、この補正端子電圧Ｕｃ＋は演算装置１６のＤＡ変換部１８でデジタル信号からアナログ信号に変換された信号となる。
【００４８】
上記のように波形補正部４を構成することにより、実施形態１と同様に、波形補正部４から出力される補正端子電圧Ｕｃ＋は、上記（１）式における内部誘起電圧ｅと近い、モータ巻線インピーダンスによるサージ電圧が抑制された信号となる。その結果、この補正端子電圧Ｕｃ＋を積分して得られる磁極位置情報の位相誤差は抑制され、インバータＩＮＶを効率よく駆動できる（力率“１”に近い力率で駆動できる）とともに、脱調の恐れを抑制することが可能となる。
【００４９】
また、本実施形態２では、波形補正部４に演算装置１６を用いて補正端子電圧Ｕｃ＋を算出するものの、積分回路２から出力された磁極位置情報の位相を調整する従来の補正とは異なり、補正端子電圧Ｕｃ＋を算出するのに用いる変数は直流電流Ｉｄｃのみ、または直流電流Ｉｄｃおよび直流電圧Ｖｄｃのみであるため、演算装置１６の負担を軽減させることができる。また、波形補正部４に演算装置１６を用いることにより、精密な端子電圧Ｕｃの波形補正を行うことができる。
【００５０】
［実施形態３］
次に、本発明のインバータ制御部の波形補正部４の他例を説明する。実施形態１では図２の５段目に示すゲイン出力信号Ｕｃ´を算出するために予め設定された一つのゲインのみを使用したが、ゲイン出力信号Ｕｃ´はできるだけ巻線に誘起する内部誘起電圧ｅのレベルに近いほうが望ましい。
【００５１】
図５は、本実施形態３における波形補正部４の補正電圧生成部７の一例を示す構成図である。図５に示すように、補正電圧生成部７は、ゲイン調整回路Ａ２〜Ａｘとセレクタ２０とスイッチ１５とを有する。そして、端子電圧Ｕｃはスイッチ１５とそれぞれのゲイン調整回路Ａ２〜Ａｘに出力される。ゲイン調整回路Ａ２〜Ａｘは、異なるゲインがそれぞれ設定され、端子電圧Ｕｃにそれぞれのゲインを乗算し、ゲイン出力信号Ｕｃ１´，Ｕｃ２´・・・Ｕｃｘ´としてセレクタ２０に出力する。
【００５２】
そのセレクタ２０には誘起電圧レベル（例えば、ピーク値や実効値もしくは回転数情報）が入力され、その誘起電圧レベルに応じて選択されたゲイン出力信号（例えば、Ｕｃ１´）がスイッチ１５に出力される。スイッチ１５は実施形態１と同様に、ワンショットパルスが「１」レベルの期間、ゲイン出力信号（例えば、Ｕｃ１´）を出力し、ワンショットパルスが「０」レベルの期間、端子電圧Ｕｃをそのまま出力する。このスイッチ１５から出力された信号が補正端子電圧Ｕｃ＋となる。
【００５３】
上記のように補正電圧生成部７を構成することにより、実施形態１，２と同様の作用効果を奏する。また、ゲイン調整回路を複数備えることにより、実施形態１，２よりも精密な端子電圧の波形補正を行うことができ、補正端子電圧Ｕｃ＋を、より内部誘起電圧ｅに近い値とすることができる。
【００５４】
なお、本実施形態３における波形補正部４の補正電圧生成部７は、演算装置で構成してもよい。演算装置１６を適用した場合、ゲイン調整は、端子電圧Ｕｃを入力変数とした関数として演算を行うことにより、アナログ回路を適用した場合と比べてより精密な端子電圧Ｕｃの波形補正を行うことが可能となる。
【００５５】
本実施形態３では、ｕ相の端子電圧の補正電圧生成部７のみを説明したが、ｖ相，ｗ相においても、ｕ相と同様に構成される。
【００５６】
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変形および修正が可能であることは、当業者にとって明白なことであり、このような変形および修正が特許請求の範囲に属することは当然のことである。
【００５７】
例えば、実施形態１では、タイマＩＣ等を備えた波形補正部４について説明したが、集積回路等を利用せずに波形補正部４を構成した場合（ＩＣではなくトランジスタの組み合わせによる回路構成等）においても、同様の作用効果が得られることは自明である。
【符号の説明】
【００５８】
２…積分回路
３…論理回路
４…波形補正部
５…エッジパルス生成部
６…ワンショットパルス発生部
７…補正電圧生成部
Ｍ…同期電動機
Ｖ，Ｕｃ…端子電圧
ＩＮＶ…インバータ
Ｇ…ゲート信号
Ｌ…モータ巻線リアクタンス
Ｉｄｃ…直流電流
Ｖｄｃ…直流電圧
Ｕｃ＋…補正端子電圧
【図１】
0005673120.tif 000004
【図２】
0005673120.tif 000005
【図３】
0005673120.tif 000006
【図４】
0005673120.tif 000007
【図５】
0005673120.tif 000008
【図６】
0005673120.tif 000009