(57)【特許請求の範囲】
【請求項１】
書き込まれた画素信号に応じて表示階調が制御される複数の画素が行方向及び列方向に配設されて成る画素アレイと、
垂直クロックで規定されるライン期間毎に、上記画素アレイに配設された複数の信号線に、各画素に対する画素信号を、極性信号に応じた極性で出力する信号線ドライバと、
垂直スタートパルスのタイミングで開始される１フレーム期間において、垂直クロックタイミング毎に、上記画素アレイに配設された複数の走査線を順次駆動し、上記信号線に出力された画素信号についての各ラインの画素への書込を実行させる走査線ドライバと、  Ｎ≧２としたとき、上記垂直スタートパルスとは非同期に、Ｎライン期間周期で画素信号の極性が反転するように指示する上記極性信号を生成し、上記信号線ドライバに供給する極性信号生成部と、
１フレーム期間としての、上記Ｎの倍数とはならない垂直クロック数を記憶する記憶部と、
上記記憶部に記憶された垂直クロック数を１周期とする上記垂直スタートパルスを生成するフレーム周期設定部と、
を備えた表示装置。
【請求項２】
上記極性信号生成部は、垂直クロックを分周して上記極性信号を生成するとともに、該極性信号は上記垂直スタートパルスによってリセットされないことで、上記垂直スタートパルスと非同期とされる請求項１に記載の表示装置。
【請求項３】
上記信号線ドライバは、１ライン期間に各信号線に出力する画素信号は、上記極性信号で指示された極性で出力する請求項１に記載の表示装置。
【請求項４】
上記信号線ドライバは、１ライン期間に各信号線に供給する画素信号の極性をＭ列単位で反転させる極性設定とし、上記極性信号に応じて、上記極性設定を反転させて各信号線に画素信号を出力する請求項１に記載の表示装置。
【請求項５】
書き込まれた画素信号に応じて表示階調が制御される複数の画素が行方向及び列方向に配設されて成る画素アレイと、
垂直クロックで規定されるライン期間毎に、上記画素アレイに配設された複数の信号線に、各画素に対する画素信号を、極性信号に応じた極性で出力する信号線ドライバと、
垂直スタートパルスのタイミングで開始される１フレーム期間において、垂直クロックタイミング毎に、上記画素アレイに配設された複数の走査線を順次駆動し、上記信号線に出力された画素信号についての各ラインの画素への書込を実行させる走査線ドライバと、
Ｎ≧２としたとき、１フレーム期間としての、上記Ｎの倍数とはならない垂直クロック数を記憶する記憶部と、を有する表示装置において、
上記垂直スタートパルスとは非同期に、Ｎライン期間周期で画素信号の極性が反転するように指示する上記極性信号を生成し、上記信号線ドライバに供給するとともに、
上記記憶部に記憶された垂直クロック数を１周期とする上記垂直スタートパルスを生成する表示駆動方法。
【請求項６】
表示装置を有し、
上記表示装置は、
書き込まれた画素信号に応じて表示階調が制御される複数の画素が行方向及び列方向に配設されて成る画素アレイと、
垂直クロックで規定されるライン期間毎に、上記画素アレイに配設された複数の信号線に、各画素に対する画素信号を、極性信号に応じた極性で出力する信号線ドライバと、
垂直スタートパルスのタイミングで開始される１フレーム期間において、垂直クロックタイミング毎に、上記画素アレイに配設された複数の走査線を順次駆動し、上記信号線に出力された画素信号についての各ラインの画素への書込を実行させる走査線ドライバと、  Ｎ≧２としたとき、上記垂直スタートパルスとは非同期に、Ｎライン期間周期で画素信号の極性が反転するように指示する上記極性信号を生成し、上記信号線ドライバに供給する極性信号生成部と、
１フレーム期間としての、上記Ｎの倍数とはならない垂直クロック数を記憶する記憶部と、
上記記憶部に記憶された垂直クロック数を１周期とする上記垂直スタートパルスを生成するフレーム周期設定部と、
を備えている電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示はライン反転駆動を行う表示装置、表示駆動方法、及び電子機器に関する。
【先行技術文献】
【特許文献】
【０００２】
【特許文献１】特開２００９−３００７８１号公報
【特許文献２】特開２００５−２１５３１７号公報
【背景技術】
【０００３】
公知のとおり液晶表示装置では、画素に対する印加電圧を極性反転させる、いわゆる交流駆動が行われている。
ところが、電気回路の精度や製造ばらつきのため、正極性と負極正の画素輝度は完全には一致せず、このため交流駆動に起因するフリッカーが発生する。
そこで従来より、ライン反転、ドット反転などの駆動方式により、正負画素輝度差の空間周波数を高くして、視認されるフリッカーを軽減してきた。
例えば上記特許文献１，２にはライン反転駆動等について開示されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところでライン反転駆動においては、フリッカー軽減と消費電力の削減を両立したいという要請がある。
例えば上記特許文献１，２にはライン反転駆動において、ライン反転のブロック境界をフレーム毎にシフトさせることで、フリッカ軽減と消費電力の削減を図る技術が開示されている。ところが、そのために比較的複雑な駆動回路要素が必要となっている。
本開示では、ライン反転駆動において、フリッカー軽減と消費電力の削減の両立を、極めて簡易な回路構成で実現することを目的とする。
【課題を解決するための手段】
【０００５】
本開示の表示装置は、書き込まれた画素信号に応じて表示階調が制御される複数の画素が行方向及び列方向に配設されて成る画素アレイ部と、垂直クロックで規定されるライン期間毎に、上記画素アレイに配設された複数の信号線に、各画素に対する画素信号を、極性信号に応じた極性で出力する信号線ドライバと、垂直スタートパルスのタイミングで開始される１フレーム期間において、垂直クロックタイミング毎に、上記画素アレイに配設された複数の走査線を順次駆動し、上記信号線に出力された画素信号についての各ラインの画素への書込を実行させる走査線ドライバと、上記垂直スタートパルスとは非同期に、Ｎライン期間周期で画素信号の極性が反転するように指示する上記極性信号を生成し、上記信号線ドライバに供給する極性信号生成部と、上記Ｎの倍数とはならない垂直クロック数の期間が１フレーム期間となるように上記垂直スタートパルスを生成するフレーム周期設定部とを備える。
また本開示の電子機器は、このような表示装置を備える。
【０００６】
本開示の表示駆動方法は、書き込まれた画素信号に応じて表示階調が制御される複数の画素が行方向及び列方向に配設されて成る画素アレイ部と、垂直クロックで規定されるライン期間毎に、上記画素アレイに配設された複数の信号線に、各画素に対する画素信号を、極性信号に応じた極性で出力する信号線ドライバと、垂直スタートパルスのタイミングで開始される１フレーム期間において、垂直クロックタイミング毎に、上記画素アレイに配設された複数の走査線を順次駆動し、上記信号線に出力された画素信号についての各ラインの画素への書込を実行させる走査線ドライバとを有する表示装置において、上記垂直スタートパルスとは非同期に、Ｎライン期間周期で画素信号の極性が反転するように指示する上記極性信号を生成し、上記信号線ドライバに供給するとともに、上記Ｎの倍数とはならない垂直クロック数の期間が１フレーム期間となるように上記垂直スタートパルスを生成する表示駆動方法である。
【０００７】
このような本開示の技術では、信号線ドライバからの画素信号は、極性信号に基づいてＮライン期間周期で極性が反転される。この場合に、極性信号は垂直スタートパルスとは非同期である。しかも垂直スタートパルスで規定される１フレーム期間は、上記Ｎの倍数とはならない垂直クロック数の期間とする。これによって、Ｎラインで形成される極性反転単位の境界は、各フレームでずれていくことになる。
なお、１フレーム期間はＮの倍数とならないことから、Ｎ≧２となる。
【発明の効果】
【０００８】
本開示によれば、極性信号が垂直スタートパルスと非同期で、かつ１フレームがＮの倍数とはならない垂直クロック数の期間であることで、特に複雑な駆動制御を行わなくとも、Ｎラインで形成される極性反転単位の境界は、各フレームでシフトしていく。これにより、複雑な制御を要しない極めて容易な回路構成で、フリッカ軽減と消費電力の削減を実現できるという効果がある。
【図面の簡単な説明】
【０００９】
【図１】本開示の実施の形態の表示装置の構成の説明図である。
【図２】実施の形態の表示装置の画素の構成の説明図である。
【図３】一般的なライン反転駆動でＮ＝４とした場合の説明図である。
【図４】第１の実施の形態のライン反転駆動の説明図である。
【図５】実施の形態の極性反転タイミングと垂直スタートパルスの関係の説明図である。
【図６】第２の実施の形態のライン反転駆動の説明図である。
【図７】実施の形態の適用例の電子機器の説明図である。
【図８】実施の形態の適用例の電子機器の説明図である。
【図９】実施の形態の適用例の電子機器の説明図である。
【発明を実施するための形態】
【００１０】
以下、実施の形態を次の順序で説明する。
＜１．表示装置の構成＞
＜２．第１の実施の形態のライン反転駆動＞
＜３．第２の実施の形態のライン反転駆動＞
＜４．変形例、適用例＞
【００１１】
＜１．表示装置の構成＞
実施の形態として液晶表示装置の構成を図１，図２で説明する。
この液晶表示装置は、アクティブマトリクス方式の表示装置の一例であり、図１に示すようにコントローラ１、信号線ドライバ２、走査線ドライバ３、画素アレイ４、メモリ５を有する。
【００１２】
画素アレイ４は、書き込まれた画素信号に応じて表示階調が制御される複数の画素１０が行方向及び列方向にマトリクス状に配設されて成る。画素１０はｎ×ｍ個配置され、ｎ行×ｍ列のマトリクスを構成する。
図において画素１０には、「Ｒ」「Ｇ」「Ｂ」の符号を付しているが、これはＲ（赤）画素、Ｇ（緑）画素、Ｂ（青）画素を示している。Ｒ画素、Ｇ画素、Ｂ画素に対応しては、図示していないが、Ｒ、Ｇ、Ｂの各カラーフィルターが配置される。Ｒ画素、Ｇ画素、Ｂ画素が例えば図示のように配列されることでカラー表示画面を構成する。
なお、ここではＲ画素、Ｇ画素、Ｂ画素の３原色画素構成としているが、例えばＲ画素、Ｇ画素、Ｂ画素に加えてＷ（白）画素を設ける場合もある。
【００１３】
画素アレイ４に対しては、各ラインの画素１０に対応して、走査線ＧＬ（ＧＬ１〜ＧＬｎ）が配設される。
また各列の画素１０に対応して、信号線ＳＬ（ＳＬ＿１Ｒ、ＳＬ＿１Ｇ、ＳＬ＿１Ｂ、ＳＬ＿２Ｒ・・・ＳＬ＿ｍＢ）が配設される。
信号線ＳＬ＿１Ｒ、ＳＬ＿２Ｒ・・・はＲ画素の画素列に対して画素信号を供給する。
信号線ＳＬ＿１Ｇ、ＳＬ＿２Ｇ・・・はＧ画素の画素列に対して画素信号を供給する。
信号線ＳＬ＿１Ｂ、ＳＬ＿２Ｂ・・・はＢ画素の画素列に対して画素信号を供給する。
【００１４】
走査線ＧＬは、走査線ドライバ３によって線順次駆動される。
走査線ドライバ３は、垂直スタートパルスＶＳＴのタイミングで開始される１フレーム期間において、垂直クロックＶＣＫのタイミング毎に、各走査線ＧＬ１〜ＧＬｎを順次駆動する。
信号線ＳＬには、信号線ドライバ２により画素信号（階調信号）が印加される。
信号線ドライバ２は、垂直クロックＶＣＫで規定される１ライン期間毎に、画素アレイ４に配設された複数の信号線ＳＬに対し、各画素１０に対する画素信号を、極性信号ＳＰに応じた極性で出力する。
各画素１０では、走査線に与えられた走査パルスのタイミングで、信号線ＳＬに出力された画素信号の書込を実行する。
【００１５】
画素１０の構成例を図２に示す。
図２では説明の簡単のため、信号線ＳＬ＿１Ｒ、ＳＬ＿１Ｇと、走査線ＧＬ１，ＧＬ２の交点の画素１０のみを示している。
【００１６】
各画素１０は、例えばＴＦＴ（薄膜トランジスタ）などによる画素トランジスタＴｒ（例えばＮチャネルＴＦＴ）と、液晶セルＬＣと、保持容量Ｃとを有して構成される。
画素トランジスタＴｒは、ゲート電極（制御端子）が走査線ＧＬと接続され、ソース電極・ドレイン電極の一方（入力端子）が信号線ＳＬと接続される。
液晶セルＬＣは、その画素電極が画素トランジスタＴｒのソース電極・ドレイン電極の他方（出力端子）と接続され、対向電極が、図１では図示を省略したＶｃｏｍ線（共通電極）に接続されている。
また、保持容量Ｃは、一方の電極が画素トランジスタＴｒの出力端子に接続され、他方の電極がＶｃｏｍ線に接続される。
【００１７】
このような画素１０においては、走査線ＧＬに走査パルス信号を供給することでその走査線ＧＬが共通に配線された画素１０、すなわち或る水平ライン上の画素１０を選択でき、該選択状態にて信号線ＳＬを介した画素信号の電圧供給を行うことで、該水平ライン上の各々の画素１０に対応する画素信号（階調値）の書き込みができる。
このような走査線ＧＬによる水平ラインの選択と信号線ＳＬを介した画素信号の書き込みを水平ライン順次に行うことで、所要の画像表示を行うことができる。
【００１８】
コントローラ１は、外部より供給された映像信号Ｖｓについて、画素アレイ４での表示を実行させるため、信号線ドライバ２及び走査線ドライバ３を制御し、これらが互いに同期して動作するように制御する。
コントローラ１には、垂直スタートパルスＶＣＫを生成する垂直スタートパルス生成部１ａと、極性信号ＳＰを生成する極性信号生成部１ｂが設けられている。
垂直スタートパルス生成部１ａは、垂直クロックＶＣＫを用いて垂直スタートパルスＶＳＴを生成し、走査線ドライバ３及び信号線ドライバ２に供給する。なお、メモリ５には、１フレーム期間としての垂直クロック数が記憶されており、垂直スタートパルス生成部１ａは、この記憶された垂直クロック数の期間をカウントして垂直スタートパルスＶＳＴを生成する。この垂直スタートパルス生成部１ａは、垂直スタートパルスＶＳＴの周期を設定することで、本例の液晶表示装置におけるフレーム周期を設定することとなる。
また極性信号生成部１ｂは、垂直クロックＶＣＫを用いて極性信号ＳＰを生成し、信号線ドライバ２に供給する。
垂直スタートパルスＶＳＴと極性信号ＳＰの生成については、後に詳述する。
【００１９】
走査線ドライバ３は、垂直スタートパルスＶＳＴと垂直クロックＶＣＫに基づいて、各走査線ＧＬ１〜ＧＬｎに対して走査パルスを出力する。
走査線ドライバ３には垂直スタートパルスＶＳＴを垂直クロックＶＣＫのタイミングで順次転送するシフトレジスタが設けられる。これにより、垂直スタートパルスのタイミングを起点として、走査線ＧＬ１、ＧＬ２・・・ＧＬｎに、順次操作パルスを出力する。これによって画素アレイ４では、第１ライン目の画素１０から第ｎライン目の画素までが、順次垂直クロックＶＣＫのタイミング毎に、上述した選択状態となる。
【００２０】
信号線ドライバ２は、コントローラ１から供給される映像信号Ｖｓについて、１ライン単位の画素信号を、垂直スタートパルスＶＳＴを起点として、垂直クロックＶＣＫのタイミング毎に各信号線ＳＬ＿１Ｒ〜ＳＬ＿ｍＢに出力する。
ここでライン反転駆動を行うため、信号線ドライバ２は極性信号ＳＰに従って、信号線ＳＬに出力する画素信号電圧の極性反転を行う。
【００２１】
このような動作により、１フレーム期間に、第１ライン目の画素１０から第ｎライン目の画素まで、順次画素信号が書き込まれていき、それによって各画素の階調（液晶セルの光透過率）が設定される。これによって図示していないバックライトからの光が各画素１０で輝度制御され、さらに図示しないカラーフィルタを介することで、カラー映像表示が実行される。
【００２２】
＜２．第１の実施の形態のライン反転駆動＞
ここでライン反転駆動を行う上で、フリッカー軽減と消費電力の削減について考える。
ライン反転駆動を考えると、例えば１ライン或いは２ライン程度の少ないライン数の単位で、フレーム毎に、画素に与える信号極性を反転させることが、フリッカー低減に好ましい。
【００２３】
図３Ａに、ライン反転駆動の動作を模式的に示している。図３Ａは奇数フレームと偶数フレームにおいて、各画素１０への画素電極の極性を示している。図においてマス目の１つが画素１０であり、斜線を付したマス目は正極駆動状態の画素（正極画素）、斜線をふしていないマス目は負極駆動状態の画素（負極画素）としている。
【００２４】
この図３Ａでは、例えば画素アレイ４として行方向及び列方向にマトリクス状に配置された画素１０について、２ライン分の画素を１つの極性反転単位のブロックと考える。
そして例えば第１ラインＬ１、第２ラインＬ２によるブロックの各画素１０を、奇数フレームでは正極駆動、偶数フレームでは負極駆動する。また第３ラインＬ３、第４ラインＬ４によるブロックの各画素１０を、奇数フレームでは負極駆動、偶数フレームでは正極駆動する。
このように例えば２ラインによるブロック単位で極性反転させていく。
ブロックを形成するライン数を少なし、正負画素輝度差の空間周波数を高くすることで、フリッカー軽減に有効となる。
【００２５】
一方で、空間周波数が高いことは、消費電力の点で不利である。
空間周波数が高いということは、画素アレイ４の各画素１０に与える信号値、つまり画素アレイ４に配設された信号線ＳＬに書き込む画素信号電圧が、より頻繁に変化することとなる。信号線ＳＬの電圧変動が多いことは、つまり信号線ＳＬの充放電が頻繁に行われることとなり、その充放電電流が消費電流の増大をもたらす。
【００２６】
そこで、極性反転の単位を大きくして、空間周波数を低くすることが考えられる。
例えば図３Ｂのように、画素アレイ４上の画素１０について、４ライン分の画素を１つの極性反転単位のブロックとする。
そして例えば第１ラインＬ１〜第４ラインＬ４によるブロックの各画素１０を、奇数フレームでは正極駆動、偶数フレームでは負極駆動する。また第５ラインＬ５〜第８ラインＬ８によるブロックの各画素１０を、奇数フレームでは負極駆動、偶数フレームでは正極駆動する。
このように例えば４ラインによるブロック単位で極性反転させていくようにし、正負画素輝度差の空間周波数を低くすることで、消費電流の削減に有効となる。
【００２７】
但し、フリッカーは、極性反転単位のブロック高さを空間周波数の周期とする正負極性輝度差が視認されてしまうものであるが、すると、ブロック高さ（図３Ａ、図３Ｂではブロックを構成するライン数）を増やすと、フリッカーが視認されやすくなる。
画面サイズや視認距離によってフリッカーの見え方は異なるが、１つのブロックを構成するライン数をＮとしたとき、実用的なのはＮ＝２程度までである。
図３ＢのようにＮ＝４とすると、ライン反転駆動によるフリッカー軽減があまり有効ではなくなる。
【００２８】
つまりブロックを構成するライン数をＮとしたとき、Ｎが小さければフリッカー軽減に有効であるが、消費電流の点で不利である。一方、Ｎが大きければ、消費電流の点で有利であるがフリッカー軽減効果が小さくなる。
【００２９】
そこで本実施の形態では、まず、Ｎを大きくして消費電流を低減しつつ、フリッカー低減効果を十分に得られるライン反転駆動を行う。具体的には、Ｎライン毎の極性反転するブロックの境界を、フレーム毎にシフトさせることで、大きめのＮとしてのブロックを用いつつ、フリッカーを実用上十分な程度に軽減できるようにする。
その上で、極性反転境界のシフトを伴ったライン反転駆動を、先に図１に示した簡易な構成で実現する。
【００３０】
まず第１の実施の形態における、極性反転境界のシフトを伴ったライン反転駆動の例を図４で説明する。
図４には、例えばフレームＦｘ〜Ｆｘ＋７の８フレームにおける各画素１０の駆動状態を図３と同様に示している。
図４では、先の図３Ｂと同様に、画素アレイ４上の画素１０について、４ライン分の画素を１つの極性反転単位のブロックとする。
フレームＦｘでは、第１ラインＬ１〜第４ラインＬ４によるブロックの各画素１０を、正極駆動、第５ラインＬ５〜第８ラインＬ８によるブロックの各画素１０を負極駆動する。以降の各ラインも４ライン毎に正極、負極、正極、負極・・・で駆動する。
【００３１】
フレームＦｘ＋１では、ブロックを構成するラインがずれる。例えばフレームＦｘで第１ラインＬ１〜第４ラインＬ４によるブロックが、フレームＦｘ＋１では、第２ラインＬ２〜第５ラインＬ５で構成されるブロックとなり、このブロックの各画素１０を負極駆動する。続く第６ラインＬ６〜第９ラインＬ９で構成されるブロックの各画素１０については正極駆動する。
つまりブロックの境界が１ラインずれたうえで、極性反転された状態となる。
以降、フレームＦｘ＋２〜Ｆｘ＋８も、図示するように、ブロックの境界が１ラインずつずれるようにされながら、各ブロックの画素１０が極性反転されて駆動される。
フレームＦｘ＋８の次のフレームは、フレームＦｘと同様となる。
【００３２】
このようなライン反転駆動において、極性反転単位とするブロックを構成するライン数Ｎを、例えば４ラインのように大きくしても、ブロック境界をシフトさせることで、フリッカー軽減を実現でき、しかも、空間周波数の低下により、消費電流を低減できる。
但し、このような駆動を実現するには、前掲の特許文献１，２のように、複雑な回路構成が必要とされていた。
即ち、
（ａ）要求される反転周期（ブロックを構成するライン数Ｎ）を記憶する構成要素
（ｂ）現駆動フレームが何フレーム目であるかを記憶する構成要素
（ｃ）現駆動ラインが何ライン目であるかを計数する構成要素
（ｄ）以上の反転周期、現駆動フレーム、現駆動ラインから、逐次画素信号の極性が正負いずれであるかを演算して、画素信号の極性反転を行う構成要素
が少なくとも必要となる。
特に、（ｄ）の構成要素において、汎用的な駆動ＩＣで様々な画面解像度（有効ライン数）と選択可能なライン反転周期Ｎ、そしてフレーム毎に何ラインずつブロック境界をシフトするか等を可変とするためには、演算機能を持った複雑な回路構成が必要となる。
【００３３】
本実施の形態では、図４のようなブロック境界をシフトさせながらのライン反転駆動（以下、説明上「ラインシフト反転駆動」という）を、図１に示した非常に簡易な構成で実現する。
具体的には、コントローラ１の極性信号生成部１ｂが、垂直スタートパルスＶＳＴとは非同期に、Ｎライン期間周期で画素信号の極性が反転するように指示する極性信号ＳＰを生成して、信号線ドライバ２に供給する。
またコントローラ１の垂直スタートパルス生成部１ａは、ブロックを構成するライン数Ｎの倍数とはならない垂直クロックＶＣＫ数の期間が１フレーム期間となるように垂直スタートパルスＶＳＴを生成する。
なお、１フレーム期間はＮの倍数とならないものとするため、必ずＮ≧２とする。
【００３４】
図５で説明する。
図５には垂直スタートパルスＶＳＴ、垂直クロックＶＣＫ、極性信号ＳＰを示している。
垂直スタートパルスＶＳＴは、１フレーム期間の先頭を示すパルスであり、１フレーム期間の垂直クロックＶＣＫ数を「Ｖ」とすると、Ｖ・ＶＣＫの期間を示すパルスとなる。
極性信号ＳＰは、例えばＮ＝４（４ラインを極性反転周期）とすると、４・ＶＣＫの期間で反転するパルスとなる。
例えば信号線ドライバ２は、極性信号ＳＰがＨレベルのライン期間は正極の画素信号を信号線ＳＬに出力し、極性信号ＳＰがＬレベルのライン期間は負極の画素信号を信号線ＳＬに出力する。つまり信号線ドライバは、１ライン期間に各信号線ＳＬに出力する画素信号は、極性信号ＳＰで指示された極性で出力する。
【００３５】
ここで、１フレーム周期（Ｖ）は、表示装置の垂直方向解像度（有効ライン数）と垂直ブランキング期間の和の期間長となる。
フレーム周期Ｖがライン反転周期（Ｎ）の倍数でないように、両者の関係を選定し、かつ極性信号ＳＰが垂直スタートパルスＶＳＴと非同期で、垂直クロックＶＣＫのカウントのみによって生成されるようにすると、自動的に、フレーム毎に極性反転単位のブロックの境界がシフトしていくこととなる。
【００３６】
具体的には次のようにする。
説明上、仮に、画素アレイ４における有効ライン数＝４００とする。１フレーム周期（Ｖ）は、４００＋垂直ブランキング期間となる。
またＮ＝４とする。
この場合に、１フレーム周期（Ｖ）が、４の倍数とはならないようにする。例えばブランキング期間を７・ＶＣＫ期間とし、１フレーム周期（Ｖ）＝４０７・ＶＣＫの期間とする。
【００３７】
この場合、メモリ５には１フレームに相当する垂直クロックＶＣＫ数の「４０７」を記憶しておく。
垂直スタートパルス生成部１ａでは、入力される垂直クロックＶＣＫをカウントし、４０７カウントでパルスを発生させる。これにより、１フレーム周期（Ｖ）＝４０７・ＶＣＫを示す垂直スタートパルスＶＳＴが生成される。
一方、極性信号生成部１ｂは、入力される垂直クロックＶＣＫを４分周して、Ｎ＝４としての極性信号ＳＰを生成する。しかも極性信号生成部１ｂの分周出力に対しては、垂直スタートパルスＶＳＴによるリセットは行われないようにする。これにより極性信号ＳＰは垂直スタートパルスＶＳＴとは非同期となる。
【００３８】
すると、或るフレームＦｘでは図４に示したように駆動され、次のフレームＦｘ＋１では、ブロック境界が１ラインずれることとなる。
例えばフレームＦｘでは、最終の有効ラインＬｎ（Ｌ４００）の後、図示していない垂直ブランキング期間に相当するライン期間（水平期間）Ｌ４０１〜Ｌ４０４は、極性信号ＳＰは負極駆動を指示、ライン期間（水平期間）Ｌ４０５、Ｌ４０６、Ｌ４０７、及び次のフレームＦｘ＋１の先頭ラインＬ１の期間は、極性信号ＳＰは正極駆動を指示する。そしてフレームＦｘ＋１のラインＬ２〜Ｌ５の期間では極性信号ＳＰは負極駆動を指示する。
このため、図４のようなラインシフト反転駆動が実行されることとなる。
【００３９】
例えば以上のようにすることで、上述した（ａ）（ｂ）（ｃ）（ｄ）のような構成要素を必要とせず、図１のように非常に簡易な構成によって、ラインシフト反転駆動を実行することができる。
従って、例えばＮ＝４とするなど、極性反転単位のブロックを構成するライン数を大きくすることで、消費電流の低減を実現しつつ、ラインシフトによってフリッカー視認を軽減できる。このような消費電流低減とフリッカ軽減を両立できるラインシフト反転駆動を、極めて簡易な構成で実現できる。これによって消費電流低減とフリッカ軽減を実現しつつ、表示装置の駆動系回路の小規模化やコストダウンも実現できる。
【００４０】
なお、極性反転単位のライン数Ｎと１フレーム周期（Ｖ）の関係は多様に考えられる。
例えば上記のように有効ライン数＝４００、Ｎ＝４とした場合でいえば、垂直ブランキング期間を、９・ＶＣＫ期間、１０・ＶＣＫ期間、１１・ＶＣＫ期間、６・ＶＣＫ期間などとして、１フレーム周期（Ｖ）を４０９・ＶＣＫ期間、４１０・ＶＣＫ期間、４１１・ＶＣＫ期間、４０６・ＶＣＫ期間などとしてもよい。
フレーム周期Ｖがライン反転周期（Ｎ）の倍数でないようにするには、このように垂直ブランキング期間を微調整することで可能である。
【００４１】
実際は、液晶表示装置毎に有効ライン数（垂直解像度）は多様に考えられる。また極性反転単位のライン数Ｎの設定も４に限られるものではない。例えばＮ＝３、Ｎ＝５、Ｎ＝６、或いはそれ以上なども考えられる。
構成上は、垂直スタートパルス生成部１ａが、メモリ５に記憶された１フレーム周期の垂直クロックＶＣＫ数を参照して、その数の垂直クロックカウントを行って垂直スタートパルスＶＳＴを生成するものである。従って、メモリ５に記憶する１フレーム周期の垂直クロックＶＣＫ数を書き換えることで、１フレーム周期を任意に設定できる。
また、極性信号ＳＰについては、極性信号生成部１ｂが分周比を可変とする構成とすれば、任意のＮを設定できる。
従って、コントローラ１として汎用的な駆動制御ＩＣを用いる場合でも、本実施の形態のラインシフト反転駆動を実現することは容易となる。
【００４２】
また、１フレーム周期を垂直ブランキング期間を調整して、１フレーム周期（Ｖ）が極性反転単位のライン数Ｎの倍数とならないようにすることとしたが、逆にＮの設定によって、１フレーム周期（Ｖ）の極性反転単位のライン数Ｎの倍数とならないようにするという考え方も採ることができる。従って、例えば特定の有効ライン数及び垂直ブランキング期間が設定された上で、極性反転単位のライン数Ｎを選定し、１フレーム周期（Ｖ）が極性反転単位のライン数Ｎの倍数とならないようにしてもよい。
【００４３】
＜３．第２の実施の形態のライン反転駆動＞
続いて第２の実施の形態としての、極性反転境界のシフトを伴ったライン反転駆動の例を図６で説明する。これは垂直方向の極性反転を組み合わせたライン反転駆動の例である。
図６には、例えばフレームＦｘ〜Ｆｘ＋７の８フレームにおける各画素１０の駆動状態を図４と同様に示している。斜線を付した画素１０が正極駆動される画素、斜線を付していない画素１０が負極駆動される画素である。
この図６の例では、画素アレイ４上の画素１０について、４ライン×１列の画素を１つの極性反転単位のブロックとする。つまりブロックを構成するライン数Ｎ＝４、列数Ｍ＝１とする。
【００４４】
フレームＦｘでは、第１ラインＬ１〜第４ラインＬ４における第１列Ｃ１のブロック、第３列Ｃ３のブロック、第５列Ｃ５のブロック・・・における各画素１０を、正極駆動し、同じく第１ラインＬ１〜第４ラインＬ４における第２列Ｃ２のブロック、第４列Ｃ４のブロック・・・における各画素１０を負極駆動する。
第５ラインＬ５〜第８ラインＬ８については、第１列Ｃ１のブロック、第３列Ｃ３のブロック、第５列Ｃ５のブロック・・・における各画素１０を負極駆動し、同じく第５ラインＬ５〜第８ラインＬ８における第２列Ｃ２のブロック、第４列Ｃ４のブロック・・・における各画素１０を正極駆動する。
以降の各ラインも、図示のようにＮ×Ｍブロックの単位で正極駆動、負極駆動される。
【００４５】
フレームＦｘ＋１では、ブロックを構成するラインがずれる。例えばフレームＦｘで第１ラインＬ１〜第４ラインＬ４によるブロックが、フレームＦｘ＋１では、第２ラインＬ２〜第５ラインＬ５で構成されるブロックとなる。
このフレームＦｘ＋１では、例えば第２ラインＬ２〜第５ラインＬ５における第１列Ｃ１のブロック、第３列Ｃ３のブロック、第５列Ｃ５のブロック・・・における各画素１０を、負極駆動し、第２列Ｃ２のブロック、第４列Ｃ４のブロック・・・における各画素１０を正極駆動する。
第６ラインＬ６〜第９ラインＬ９については、第１列Ｃ１のブロック、第３列Ｃ３のブロック、第５列Ｃ５のブロック・・・における各画素１０を正極駆動し、第２列Ｃ２のブロック、第４列Ｃ４のブロック・・・における各画素１０を負極駆動する。
以降の各ラインも、図示のようにＮ×Ｍブロックの単位で正極駆動、負極駆動される。
つまりフレームＦｘ＋１ではブロックを構成する列は同じであるが、ブロックを構成するラインの境界が１つずれたうえで、極性反転駆動される状態となる。
以降、フレームＦｘ＋２〜Ｆｘ＋８も、図示するように、ブロックの境界ラインが１ラインずつずれるようにされながら、各ブロックの画素１０が図示するように極性反転されて駆動される。
フレームＦｘ＋８の次のフレームは、フレームＦｘと同様となる。
【００４６】
このような、垂直方向反転を組み合わせたライン反転駆動においても、極性反転単位とするブロックを構成するライン数Ｎを、例えば４ラインのように大きいにもかかわらず、ブロック境界をシフトさせることでフリッカー軽減を実現できる。そして空間周波数の低下により、消費電流を低減できる。
【００４７】
この垂直方向反転を組み合わせたライン反転駆動を実現するにも、図１のような簡易な構成で可能である。
上記Ｍ＝１とする場合、信号線ドライバ２は、各信号線ＳＬに与える画素信号を、列毎に反転させる。
例えば、極性信号ＳＰが正極性を指示するＨレベルの期間は、信号線ＳＬ＿１Ｒに対して正極画素信号、信号線ＳＬ＿１Ｇに対して負極画素信号、ＳＬ＿１Ｂに対して正極画素信号、ＳＬ＿２Ｒに対して負極画素信号・・・ＳＬ＿ｍ−１Ｂに対して正極画素信号、ＳＬ＿ｍＢに対して負極画素信号、というように画素信号を出力する。
一方、極性信号ＳＰが負極性を指示するＬレベルの期間は、信号線ＳＬ＿１Ｒに対して負極画素信号、信号線ＳＬ＿１Ｇに対して正極画素信号、ＳＬ＿１Ｂに対して負極画素信号、ＳＬ＿２Ｒに対して正極画素信号・・・ＳＬ＿ｍ−１Ｂに対して負極画素信号、ＳＬ＿ｍＢに対して正極画素信号、というように画素信号を出力する。
【００４８】
つまり信号線ドライバは、１ライン期間に各信号線ＳＬ＿１Ｒ〜ＳＬ＿ｍＢに供給する画素信号の極性をＭ列（Ｍ＝１により１列）単位で反転させる極性設定とする。そして各ライン期間では、極性信号ＳＰに応じて、その極性設定を反転させて各信号線ＳＬ＿１Ｒ〜ＳＬ＿ｍＢに画素信号を出力する。
【００４９】
極性信号ＳＰが、第１の実施の形態で説明したように、例えばＮ＝４に応じて垂直クロックＶＣＫを４分周した信号であれば、信号線ドライバ２が上記の極性で各信号線ＳＬ＿１Ｒ〜ＳＬ＿ｍＢに対し画素信号を出力することで、或るフレームでは例えば図６のフレームＦｘのような駆動が実行される。
そしてその上で、フレーム周期Ｖがライン反転周期（Ｎ）の倍数でないように、両者の関係を選定し、かつ極性信号ＳＰが垂直スタートパルスＶＳＴと非同期で、垂直クロックＶＣＫのカウントのみによって生成されるようにすると、自動的に、フレーム毎に極性反転単位のブロックの境界ラインが、図６で示したようにシフトしていくこととなる。
【００５０】
つまり垂直方向反転を組み合わせたライン反転駆動においても、フリッカー軽減と消費電力低減が可能なブロック境界ラインのシフトを、非常に簡易な構成で実現できるものである。
なお、図６の例では、ブロックを構成する列数Ｍ＝１としたが、Ｍ＝２、Ｍ＝３・・・など、ブロックを構成する列数が異なる例も、当然考えられる。
第１の実施の形態と異なる点は、ブロックを構成する列数Ｍの単位で、信号線ドライバ２が各信号線ＳＬに出力する画素信号の極性を設定するのみであり、この設定に複雑な演算回路構成は不要であるため、この第２の実施の形態においても、列数Ｍの設定によらず、簡易な回路構成を実現できる。
【００５１】
＜４．変形例、適用例＞
以上、実施の形態を説明してきたが、上述した液晶表示装置の構成は一例であり、また画素１０の構成も一例である。本開示の技術は、各種液晶表示装置に用いられる装置構成において適用できるものである。
また本開示は画素に対して交流駆動を行う表示装置に広く適用できる。
【００５２】
次に図７〜図９を参照して、実施の形態で説明した液晶表示装置の適用例について説明する。実施の形態の液晶表示装置は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
【００５３】
（適用例１）
図７Ａは、実施の形態の液晶表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル５１１およびフィルターガラス５１２を含む映像表示画面部５１０等を有しており、この映像表示画面部５１０は、上記実施の形態に係る液晶表示装置により構成されている。
【００５４】
（適用例２）
図７Ｂは、上記実施の形態の液晶表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５３１、文字等の入力操作のためのキーボード５３２および画像を表示する表示部５３３等を有しており、その表示部５３３は、上記実施の形態に係る液晶表示装置により構成されている。
【００５５】
（適用例３）
図７Ｃは、上記実施の形態の液晶表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部５４１、この本体部５４１の前方側面に設けられた被写体撮像用のレンズ５４２、撮像時のスタート／ストップスイッチ５４３および表示部５４４等を有しており、その表示部５４４は、上記実施の形態に係る液晶表示装置により構成されている。
【００５６】
（適用例４）
図８Ａ、図８Ｂは、上記実施の形態の液晶表示装置が適用されるデジタルカメラの外観を表したものである。図８Ａは正面側、図８Ｂは背面側の外観を示している。このデジタルカメラは、例えば、タッチパネル付きの表示部５２０、撮像レンズ５２１、フラッシュ用の発光部５２３、シャッターボタン５２４等を有しており、その表示部５２０は、上記実施の形態に係る液晶表示装置により構成されている。
【００５７】
（適用例５）
図９は、上記実施の形態の液晶表示装置が適用される携帯電話機の外観を表したものである。図９Ａは筐体を開いた状態の操作面及び表示面、図９Ｂは筐体を閉じた状態の上面側、図９Ｃは筐体を閉じた状態の底面側をそれぞれ示している。図９Ｄ、図９Ｅは筐体を閉じた状態の上面側からと底面側からの斜視図である。
この携帯電話機は、例えば、上側筐体５５０と下側筐体５５１とを連結部（ヒンジ部）５５６で連結したものであり、ディスプレイ５５２、サブディスプレイ５５３、キー操作部５５４、カメラ５５５等を有している。ディスプレイ７４０またはサブディスプレイ７５０は、上記実施の形態に係る液晶表示装置により構成されている。
【００５８】
なお本技術は以下のような構成も採ることができる。
（１）書き込まれた画素信号に応じて表示階調が制御される複数の画素が行方向及び列方向に配設されて成る画素アレイ部と、
垂直クロックで規定されるライン期間毎に、上記画素アレイに配設された複数の信号線に、各画素に対する画素信号を、極性信号に応じた極性で出力する信号線ドライバと、
垂直スタートパルスのタイミングで開始される１フレーム期間において、垂直クロックタイミング毎に、上記画素アレイに配設された複数の走査線を順次駆動し、上記信号線に出力された画素信号についての各ラインの画素への書込を実行させる走査線ドライバと、
上記垂直スタートパルスとは非同期に、Ｎライン期間周期で画素信号の極性が反転するように指示する上記極性信号を生成し、上記信号線ドライバに供給する極性信号生成部と、
上記Ｎの倍数とはならない垂直クロック数の期間が１フレーム期間となるように上記垂直スタートパルスを生成するフレーム周期設定部と、
を備えた表示装置。
（２）上記フレーム周期設定部は、
有効ライン期間と垂直ブランキング期間から成る１フレーム期間において、垂直ブランキング期間での垂直クロック数の選定により、１フレーム期間の垂直クロック数が上記Ｎの倍数とはならない上記垂直スタートパルスを生成する上記（１）に記載の表示装置。
（３）１フレーム期間としての、上記Ｎの倍数とはならない垂直クロック数を記憶する記憶部を備え、
上記フレーム周期設定部は、上記記憶部に記憶された垂直クロック数を１周期とする上記垂直スタートパルスを生成する上記（１）又は（２）に記載の表示装置。
（４）上記極性信号生成部は、垂直クロックを分周して上記極性信号を生成するとともに、該極性信号は上記垂直スタートパルスによってリセットされないことで、上記垂直スタートパルスと非同期とされる上記（１）乃至（３）のいずれかに記載の表示装置。
（５）上記信号線ドライバは、１ライン期間に各信号線に出力する画素信号は、上記極性信号で指示された極性で出力する上記（１）乃至（４）のいずれかに記載の表示装置。
（６）上記信号線ドライバは、１ライン期間に各信号線に供給する画素信号の極性をＭ列単位で反転させる極性設定とし、上記極性信号に応じて、上記極性設定を反転させて各信号線に画素信号を出力する上記（１）乃至（４）のいずれかに記載の表示装置。
【符号の説明】
【００５９】
１  コントローラ、１ａ  垂直スタートパルス生成部、１ｂ  極性信号生成部、２  信号線ドライバ、３  走査線ドライバ、４  画素アレイ、５  メモリ、１０  画素
【図１】
0005827905.tif 000002
【図２】
0005827905.tif 000003
【図３】
0005827905.tif 000004
【図４】
0005827905.tif 000005
【図５】
0005827905.tif 000006
【図６】
0005827905.tif 000007
【図７】
0005827905.tif 000008
【図８】
0005827905.tif 000009
【図９】
0005827905.tif 000010