(57)【特許請求の範囲】
【請求項１】
窒化物半導体層にソース電極、ドレイン電極、及びゲート電極を形成する半導体装置の製造方法であって、
前記窒化物半導体層の、ソース領域、及びドレイン領域に接触するように、前記ソース領域上及び前記ドレイン領域上にオーミック電極を形成する工程と、
前記オーミック電極を形成する工程の後に、熱処理を行うことで、前記ソース領域及び前記ドレイン領域に低抵抗層を形成する工程と、
前記低抵抗層を形成する工程の後に、前記ソース領域及び前記ドレイン領域の少なくとも一方から、前記オーミック電極の全てを除去する工程と、
前記オーミック電極の全てを除去する工程の後に、前記ソース電極又は前記ドレイン電極の対応する少なくとも一方の端部が、前記ソース領域及び前記ドレイン領域の前記少なくとも一方に形成された前記低抵抗層の端部よりも、前記ゲート電極から遠くなるように、前記ソース電極又は前記ドレイン電極の前記少なくとも一方を形成する工程と、を有し、
前記オーミック電極、および前記ソース電極又は前記ドレイン電極の対応する少なくとも一方は、同じ材料により形成されることを特徴とする半導体装置の製造方法。
【請求項２】
前記オーミック電極の全てを除去する工程は、前記ソース領域及び前記ドレイン領域の両方において行われることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記窒化物半導体層にリセスを形成する工程を有し、
前記オーミック電極を形成する工程は、前記リセスの全体にオーミック電極を形成する工程であり、
前記ソース領域及び前記ドレイン領域は、前記リセスの全体に位置することを特徴とする請求項１又は２記載の半導体装置の製造方法。
【請求項４】
前記オーミック電極を形成する工程、及び前記ソース電極又は前記ドレイン電極の対応する少なくとも一方を形成する工程は、ＴｉとＡｌとの積層構造、又はＴａとＡｌとの積層構造からなる電極を形成する工程であることを特徴とする請求項１から３いずれか一項記載の半導体装置の製造方法。
【請求項５】
窒化物半導体層にソース電極、ドレイン電極、及びゲート電極を形成する半導体装置の製造方法であって、
前記窒化物半導体層にリセスを形成する工程と、
前記窒化物半導体層の、前記リセスに位置するソース領域、及びドレイン領域に接触するように、前記ソース領域上及び前記ドレイン領域上であって、前記リセスの全体にオーミック電極を形成する工程と、
前記オーミック電極を形成する工程の後に、熱処理を行うことで、前記ソース領域及び前記ドレイン領域に低抵抗層を形成する工程と、
前記低抵抗層を形成する工程の後に、前記ソース領域及び前記ドレイン領域の少なくとも一方の端部が、前記ソース領域及び前記ドレイン領域の少なくとも一方に形成された前記低抵抗層の端部よりも、前記ゲート電極から遠くなるように、前記ソース領域及び前記ドレイン領域の前記少なくとも一方から、前記オーミック電極の一部を除去する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項６】
前記オーミック電極の一部を除去する工程は、前記ソース領域及び前記ドレイン領域の両方において行われることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記オーミック電極を形成する工程は、ＴｉとＡｌとの積層構造、又はＴａとＡｌとの積層構造からなる電極を形成する工程であることを特徴とする請求項５または６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に窒化物半導体層を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
例えばＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：電界効果型トランジスタ）等の半導体装置では、半導体層上に、電極を形成する。電極間に電流を流しやすくするため、窒化物半導体層に低抵抗層を形成することが求められる。非特許文献１には、半導体層に原子を注入することで低抵抗層を形成する技術が開示されている。非特許文献２には、低抵抗層をエッチングすることで、所望の電極間距離及び低抵抗層を形成する技術が開示されている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】三菱電機技法  ２００５年８月号  特集論文０７
【非特許文献２】Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ  Ｖｏｌ．２９，  Ｎｏ．８，  Ａｕｇ．２００８  ｐｐ．８３４〜８３７
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置では、電極間のショートを抑制するため、電極同士の距離を一定の距離に保つことも求められる。しかしながら従来の技術では、半導体装置のコストアップや、低抵抗層を安定して形成することが困難となる等の課題が発生する恐れがあった。本発明は上記課題に鑑み、電極間の電気抵抗を低減し、かつ電極間のショートを抑制することが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明は、窒化物半導体層にソース電極、ドレイン電極、及びゲート電極を形成する半導体装置の製造方法であって、前記窒化物半導体層の、ソース領域、及びドレイン領域に接触するように、前記ソース領域上及び前記ドレイン領域上にオーミック電極を形成する工程と、前記オーミック電極を形成する工程の後に、熱処理を行うことで、前記ソース領域及び前記ドレイン領域に低抵抗層を形成する工程と、前記低抵抗層を形成する工程の後に、前記ソース領域及び前記ドレイン領域の少なくとも一方から、前記オーミック電極の全てを除去する工程と、前記オーミック電極の全てを除去する工程の後に、前記ソース電極又は前記ドレイン電極の対応する少なくとも一方の端部が、前記ソース領域及び前記ドレイン領域の前記少なくとも一方に形成された前記低抵抗層の端部よりも、前記ゲート電極から遠くなるように、前記ソース電極又は前記ドレイン電極の前記少なくとも一方を形成する工程と、を有し、前記オーミック電極、および前記ソース電極又は前記ドレイン電極の対応する少なくとも一方は、同じ材料により形成される半導体装置の製造方法である。本発明によれば、電極間の電気抵抗を低減し、かつ電極間のショートを抑制することが可能な半導体装置の製造方法を提供することができる。
【０００６】
上記構成において、前記オーミック電極の全てを除去する工程は、前記ソース領域及び前記ドレイン領域の両方において行われる構成とすることができる。この構成によれば、電極間の電気抵抗を低減し、かつ電極間のショートを抑制することが可能となる。
【０００７】
上記構成において、前記窒化物半導体層にリセスを形成する工程を有し、前記オーミック電極を形成する工程は、前記リセスの全体にオーミック電極を形成する工程であり、前記ソース領域及び前記ドレイン領域は、前記リセスの全体に位置する構成とすることができる。この構成によれば、電極間の電気抵抗が小さくなるため、信号の損失を抑制することができる。
【０００８】
上記構成において、前記オーミック電極を形成する工程、及び前記ソース電極又は前記ドレイン電極の対応する少なくとも一方を形成する工程は、ＴｉとＡｌとの積層構造、又はＴａとＡｌとの積層構造からなる電極を形成する工程とすることができる。この構成によれば、窒化物半導体層に原子が拡散して低抵抗層が形成されやすい。
【０００９】
本発明は、窒化物半導体層にソース電極、ドレイン電極、及びゲート電極を形成する半導体装置の製造方法であって、前記窒化物半導体層にリセスを形成する工程と、前記窒化物半導体層の、前記リセスに位置するソース領域、及びドレイン領域に接触するように、前記ソース領域上及び前記ドレイン領域上であって、前記リセスの全体にオーミック電極を形成する工程と、前記オーミック電極を形成する工程の後に、熱処理を行うことで、前記ソース領域及び前記ドレイン領域に低抵抗層を形成する工程と、前記低抵抗層を形成する工程の後に、前記ソース領域及び前記ドレイン領域の少なくとも一方の端部が、前記ソース領域及び前記ドレイン領域の少なくとも一方に形成された前記低抵抗層の端部よりも、前記ゲート電極から遠くなるように、前記ソース領域及び前記ドレイン領域の前記少なくとも一方から、前記オーミック電極の一部を除去する工程と、を有する半導体装置の製造方法である。本発明によれば、電極間の電気抵抗を低減し、かつ電極間のショートを抑制することが可能な半導体装置の製造方法を提供することができる。
【００１０】
上記構成において、前記オーミック電極の一部を除去する工程は、前記ソース領域及び前記ドレイン領域の両方において行われる構成とすることができる。この構成によれば、電極間の電気抵抗を低減し、かつ電極間のショートを抑制することが可能となる。
【００１２】
上記構成において、前記オーミック電極を形成する工程は、ＴｉとＡｌとの積層構造、又はＴａとＡｌとの積層構造からなる電極を形成する工程とすることができる。この構成によれば、窒化物半導体層に原子が拡散して低抵抗層が形成されやすい。
【発明の効果】
【００１３】
本発明によれば、電極間の電気抵抗を低減し、かつ電極間のショートを抑制することが可能な半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】図１（ａ）は比較例１に係る半導体装置を例示する断面図であり、図１（ｂ）は比較例２に係る半導体装置を例示する断面図である。
【図２】図２（ａ）から図２（ｃ）は、実施例１に係る半導体装置の製造方法を例示する断面図である。
【図３】図３（ａ）から図３（ｃ）は、実施例１に係る半導体装置の製造方法を例示する断面図である。
【図４】図４（ａ）から図４（ｃ）は、実施例２に係る半導体装置の製造方法を例示する断面図である。
【図５】図５（ａ）から図５（ｃ）は、実施例３に係る半導体装置の製造方法を例示する断面図である。
【図６】図６（ａ）及び図６（ｂ）は、実施例４に係る半導体装置の製造方法を例示する断面図である。
【発明を実施するための形態】
【００１５】
実施例について説明する前に、まず比較例について説明する。図１（ａ）は比較例１に係る半導体装置を例示する断面図である。
【００１６】
図１に示すように、比較例１に係る半導体装置は絶縁性基板１０、バッファ層１２、ＧａＮ層１４、電子供給層１６、ソース電極３０、ドレイン電極３２、ゲート電極３４を備える。
【００１７】
ソース電極３０、ドレイン電極３２、ゲート電極３４は、電子供給層１６上に形成されている。ゲート電極３４はソース電極３０とドレイン電極３２との間に設けられている。ソース電極３０及びドレイン電極３２は、例えば電子供給層１６に近い方から順に、Ｔａ及びＡｌを積層（Ｔａ／Ａｌ）してなる。ゲート電極３４は、例えば電子供給層１６に近い方から順に、Ｎｉ及びＡｕを積層（Ｎｉ／Ａｕ）してなる。図中に破線で囲んだ格子線状の部分に示すように、ＧａＮ層１４及び電子供給層１６には、イオン注入層２７が形成されている。イオン注入層２７とは、ＧａＮ層１４及び電子供給層１６を、例えばＳｉ等の不純物をイオン注入し活性化することで形成される層である。
【００１８】
信号の損失を抑制するために、電極間の電気抵抗を小さくすることが求められる。電気抵抗を小さくするためには、ゲート−ソース間距離、及びゲート−ドレイン間距離を小さくすることが好ましい。その一方で、電極間のショートを抑制するために、ゲート−ソース間距離、及びゲート−ドレイン間距離を大きくすることが求められる。
【００１９】
比較例１では、電極間の距離を大きくし、イオン注入層２７を形成している。しかしながら、イオン注入工程の後、イオン注入層２７を形成するためには、例えば１０００℃以上の高温において熱処理を行い、ＧａＮ層１４や電子供給層１６を活性化することが求められる。このような高温熱処理を行うためには、熱処理設備が必要となる。また半導体基板を保護する耐熱シート等を用いることがある。このため半導体装置がコストアップする可能性がある。次に比較例２について説明する。
【００２０】
図１（ｂ）は比較例２に係る半導体装置を例示する断面図である。既述した構成と同じ構成については説明を省略する。
【００２１】
図１（ｂ）に示すように、比較例２に係る半導体装置では、電子供給層１６上に、例えばｎ型ＧａＮからなる低抵抗キャップ層２９が形成されている。また、低抵抗キャップ層２９をエッチングし、露出した電子供給層１６の上面にゲート電極３４を形成している。比較例２では、電極の大きさ、及びエッチングにより除去する領域を調節することで、ゲート−ソース間距離、及びゲート−ドレイン間距離を調節し、さらに低抵抗キャップ層２９の大きさも調節する。
【００２２】
しかしながら、ＧａＮは化学的に安定であるため、低抵抗キャップ層２９をエッチングにより除去することが困難であり、安定したエッチングが行われない可能性がある。エッチングが安定しない場合、ゲート電極３４と電子供給層１６との接触も不安定となる。この結果、ゲート−ソース間のリーク電流の発生や、ピンチオフ電圧の不安定化などにより、半導体装置の信頼性が低下する。
【００２３】
次に図面を用いて、本発明の実施例について説明する。
【実施例１】
【００２４】
まず始めに、半導体装置の構成について説明する。図２（ａ）から図３（ｃ）は実施例１に係る半導体装置の製造方法を例示する断面図である。
【００２５】
図２（ａ）に示すように、絶縁性基板１０、バッファ層１２、ＧａＮ層１４、及び電子供給層１６を備える半導体基板１１を用意する。より詳細には、下から順に、絶縁性基板１０、バッファ層１２、ＧａＮ層１４、及び電子供給層１６が積層されている。ＧａＮ層１４はチャネル層として機能する。バッファ層１２、ＧａＮ層１４、及び電子供給層１６は、窒化物半導体層１３を形成する。窒化物半導体層１３は、例えばＭＯＣＶＤ法（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：有機金属気相成長法）により形成される。絶縁性基板１０に絶縁性基板１０は例えばＳｉＣ（炭化シリコン）等の絶縁体からなる。バッファ層１２は例えば厚さ３２０ｎｍのＡｌＮ（窒化アルミニウム）からなる。ＧａＮ層１４の厚さは例えば１０００ｎｍである。電子供給層１６は、例えば厚さ２０ｎｍのＡｌＧａＮからなる。また電子供給層１６には、１×１０１７〜１×１０１８ｃｍ−３程度のドープ量で、例えばＳｉ原子がドープされている。
【００２６】
図２（ｂ）に示すように、電子供給層１６上の一部に、電子供給層１６の一面が露出するようにレジスト１８を形成し、エッチングを行う。エッチングにより、電子供給層１６にはリセス１９が形成される。なお、後の工程においてソース電極３０が形成される領域であるソース領域２０、及びドレイン電極３２が形成される領域であるドレイン領域２２は、リセス１９に位置する。
【００２７】
図２（ｃ）に示すように、例えば蒸着法及びリフトオフ法により、ソース領域２０上及びドレイン領域２２上に、電子供給層１６に接触するように、オーミック電極２６を形成する。つまりオーミック電極２６は、例えばリセス１９の全体にわたって形成される。オーミック電極２６は、例えばＴａ／Ａｌからなる。Ｔａ層の厚さは例えば１０ｎｍ、Ａｌ層の厚さは例えば３００ｎｍである。オーミック電極２６を形成した後、半導体基板１１を例えば５６５℃まで加熱して、熱処理を行う。これにより、オーミック電極２６から例えばＴａ原子やＡｌ原子等がＧａＮ層１４や電子供給層１６に拡散する。拡散により、ＧａＮ層１４及び電子供給層１６に低抵抗層２８が形成される。低抵抗層２８の電気抵抗は、ＧａＮ層１４の電気抵抗及び電子供給層１６の電気抵抗より小さい。従って、低抵抗層２８はＧａＮ層１４まで達することが好ましい。低抵抗層２８は、オーミック電極２６が形成された領域、つまりリセス１９の全体の下側に形成される。言い換えれば、低抵抗層２８は、ソース領域２０及びドレイン領域２２に形成される。
【００２８】
図３（ａ）に示すように、例えばエッチングを行うことにより、オーミック電極２６の全てを除去する。エッチャントは例えばフッ酸である。このとき、低抵抗層２８は、ＧａＮ層１４及び電子供給層１６に残存する。
【００２９】
図３（ｂ）に示すように、例えば蒸着法及びリフトオフ法により、ソース領域２０上にソース電極３０を、ドレイン領域２２上にドレイン電極３２を、それぞれ電子供給層１６上に接触するように形成する。ソース電極３０及びドレイン電極３２は、例えばＴａ／Ａｌからなる。ソース電極３０及びドレイン電極３２は、オーミック電極２６よりも幅が小さい電極である。このため、低抵抗層２８の上面のうち、後の工程においてゲート電極３４が形成されるべき領域であるゲート領域２４（図中の破線）に近い側は、露出する。言い換えれば、窒化物半導体層１３の上面方向において、ソース領域２０及びドレイン領域２２の各々に形成された低抵抗層２８の端部からゲート領域２４までの距離は、ソース電極３０及びドレイン電極３２の各々からゲート領域２４までの距離より小さい。ソース電極３０及びドレイン電極３２を形成した後、半導体基板１１を例えば５６５℃まで加熱して、熱処理を行う。
【００３０】
図３（ｃ）に示すように、例えば蒸着法及びリフトオフ法により、電子供給層１６上のゲート領域２４にゲート電極３４を形成する。ソース電極３０及びドレイン電極３２とゲート電極３４とは、窒化物半導体層１３の上面方向おいて離間している。ゲート電極３４は、ソース電極３０とドレイン電極３２との間であって、ソース電極３０に近い側に設けられる。つまり、ソース電極３０とゲート電極３４との距離Ｌ１は、ドレイン電極３２とゲート電極３４との距離Ｌ２より小さい。言い換えれば、ソース電極３０とドレイン電極３２とは、ゲート電極３４に対して非対称である。また、窒化物半導体層１３の上面方向において、ソース領域２０に形成された低抵抗層２８からゲート電極３４までの距離Ｌ３は、ソース電極３０からゲート電極３４までの距離Ｌ１より小さい。さらにドレイン領域２２に形成された低抵抗層２８からゲート電極３４までの距離Ｌ４は、ドレイン電極３２からゲート電極３４までの距離Ｌ２より小さい。言い換えれば、ソース電極３０及びドレイン電極３２の各々の端部は、低抵抗層２８の端部よりも、ゲート電極３４から遠くなる。なお、ゲート電極３４は、例えばＮｉ／Ａｕからなる。以上のように、実施例１に係る半導体装置の製造方法により、半導体装置が完成する。
【００３１】
実施例１に係る半導体装置の製造方法では、ソース領域２０及びドレイン領域２２にオーミック電極２６を形成した後、熱処理を行うことで、ソース領域２０及びドレイン領域２２に低抵抗層２８を形成することができる。またオーミック電極２６を除去した後、ソース電極３０及びドレイン電極３２の各々の端部が、ソース領域２０及びドレイン領域２２の各々に形成された低抵抗層２８の端部よりも、ゲート電極３４から遠くなるように、ソース電極３０及びドレイン電極３２を形成する。このため実施例１によれば、電極間の電気抵抗を低減し、かつ電極間のショートを抑制することができる。また実施例１では、窒化物半導体層１３にリセス１９を形成している。このため、リセス１９を形成しない場合と比較して、電極間の電気抵抗が小さくなり、信号の損失を抑制することができる。
【００３２】
絶縁性基板１０はＳｉＣ以外に、例えばＳｉ、サファイア等から形成してもよい。オーミック電極２６、ソース電極３０、及びドレイン電極３２は、Ｔａ／Ａｌからなるとしたが、他の金属から形成してもよい。この場合、ＧａＮ層１４や電子供給層１６に原子が拡散して低抵抗層２８が形成されやすい、例えばＴｉ／Ａｌ等であることが好ましい。窒化物半導体とは、窒素を含む半導体であり、例えばＩｎＮ（窒化インジウム）、ＡｌＮ（窒化アルミニウム）、ＩｎＧａＮ（窒化インジウムガリウム）、ＩｎＡｌＮ（窒化インジウムアルミニウム）、及びＡｌＩｎＧａＮ（窒化アルミニウムインジウムガリウム）等である。
【００３３】
図３（ａ）に示した工程では、ソース領域２０及びドレイン領域２２の両方からオーミック電極２６の全体を除去したが、ソース領域２０及びドレイン領域２２の一方からオーミック電極２６の全てを除去してもよい。この場合、除去されなかったオーミック電極２６は、ソース電極３０及びドレイン電極３２のいずれか一方として機能する。つまりソース領域２０及びドレイン領域２２の少なくとも一方からオーミック電極２６の全てを除去してもよい。この場合、図３（ｂ）に示した工程では、ソース電極３０及びドレイン電極３２の対応する少なくとも一方の端部が、ソース領域２０及びドレイン領域２２の少なくとも一方に形成された低抵抗層２８の端部よりも、ゲート電極３４から遠くなるように、ソース電極３０及びドレイン電極３２の少なくとも一方を形成する。形成する。
【００３４】
実施例１では、ソース電極３０とゲート電極３４との距離Ｌ１は、ドレイン電極３２とゲート電極３４との距離Ｌ２より小さいとした。これは、ソース抵抗を低下させ、ゲート−ドレイン間耐圧を上昇させるためである。ソース抵抗を低下させ、かつショートを抑制するためには、ソース領域２０における低抵抗層２８からゲート電極３４までの距離が、ソース電極３０からゲート電極３４までの距離より小さくなるように、ソース電極３０を形成することが好ましい。また、また信号の損失を抑制するためには、ソース領域２０及びドレイン領域２２における低抵抗層２８からゲート電極３４までの距離の各々が、ソース電極３０及びドレイン電極３２からゲート電極３４までの距離の各々より小さくなるように、ソース電極３０及びドレイン電極３２を形成することが好ましい。
【実施例２】
【００３５】
実施例２はリセス１９を形成しない例である。図４（ａ）から図４（ｃ）は、実施例２に係る半導体装置の製造方法を例示する断面図である。既述した構成と同じ構成については説明を省略する。
【００３６】
図４（ａ）に示すように、窒化物半導体層１３にリセス１９を形成する工程を行わず、電子供給層１６のソース領域２０及びドレイン領域２２に、オーミック電極２６を形成する。オーミック電極２６を形成する工程の後、例えば５６５℃の温度で熱処理を行う。これにより、ＧａＮ層１４及び電子供給層１６に低抵抗層２８が形成される。
【００３７】
図４（ｂ）に示すように、オーミック電極２６を除去する。図４（ｃ）に示すように、ソース領域２０及びドレイン領域２２の各々に、ソース電極３０及びドレイン電極３２の各々を形成し、その後熱処理を行う。さらに、電子供給層１６上にゲート電極３４を形成する。このとき図３（ｃ）の場合と同様に、窒化物半導体層１３の上面方向において、ソース領域２０に形成された低抵抗層２８からゲート電極３４までの距離Ｌ３は、ソース電極３０からゲート電極３４までの距離Ｌ１より小さい。ドレイン領域２２に形成された低抵抗層２８からゲート電極までの距離Ｌ４は、ドレイン電極３２からゲート電極３４までの距離Ｌ２より小さい（図３（ｃ）参照）。
【００３８】
実施例２によれば、リセスを形成しない場合でも、実施例１と同様に、電極間の電気抵抗を低減し、かつ電極間のショートを抑制することができる。またリセスを形成する工程を省略することができるため、半導体装置の低コスト化が可能となる。
【実施例３】
【００３９】
実施例３はキャップ層３６を有し、かつリセス１９を形成しない例である。図５（ａ）から図５（ｃ）は、実施例３に係る半導体装置の製造方法を例示する断面図である。既述した構成と同じ構成については説明を省略する。
【００４０】
図５（ａ）に示すように、リセス１９を形成する工程を行わず、キャップ層３６上にオーミック電極２６を形成する。オーミック電極２６を形成する工程の後、熱処理を行うことで、ＧａＮ層１４、電子供給層１６及びキャップ層３６に低抵抗層２８が形成される。
【００４１】
図５（ｂ）に示すように、オーミック電極２６を除去する。図５（ｃ）に示すように、ソース電極３０及びドレイン電極３２を形成し、その後熱処理を行う。さらに熱処理の後、キャップ層３６上にゲート電極３４を形成する。以上のように、実施例３に係る半導体装置の製造方法により、半導体装置が完成する。
【００４２】
実施例３によれば、キャップ層３６を設け、かつリセス１９を形成しない場合でも、実施例１等と同様に、電極間の電気抵抗を低減し、かつ電極間のショートを抑制することができる。またリセスを形成する工程を省略することができるため、半導体装置の低コスト化が可能となる。またキャップ層３６を設け、かつリセス１９を形成してもよい。つまり実施例１と実施例３とを組み合わせてもよい。
【実施例４】
【００４３】
実施例４は、オーミック電極２６の一部を除去した後、電極を形成しない例である。図６（ａ）及び図６（ｂ）は、実施例４に係る半導体装置の製造方法を例示する断面図である。既述した構成と同じ構成については説明を省略する。
【００４４】
図６（ａ）に示すように、熱処理により、ＧａＮ層１４及び電子供給層１６に低抵抗層２８が形成される。これは図４（ａ）に例示したものと同じ状態である。
【００４５】
図６（ｂ）に示すように、オーミック電極２６の横方向の一部を除去する。つまり、窒化物半導体層１３の上面方向において、低抵抗層２８からゲート電極３４までの距離が、オーミック電極２６からゲート電極３４までの距離より小さくなるように、オーミック電極２６の一部を除去する。ソース領域２０及びドレイン領域２２の各々に残存するオーミック電極２６は、ソース電極３０及びドレイン電極３２の各々として機能する。言い換えれば、ソース電極３０及びドレイン電極３２各々の端部が、低抵抗層２８の端部よりも、ゲート電極３４から遠くなるように、オーミック電極２６の一部は除去される。以上のように、実施例４に係る半導体装置の製造方法により、半導体装置が完成する。
【００４６】
実施例４によれば、オーミック電極２６の一部を除去する場合でも、実施例１と同様に、電極間の電気抵抗を低減し、かつ電極間のショートを抑制することができる。また、残存するオーミック電極２６がソース電極３０及びドレイン電極３２として機能するため、再度電極を形成する工程を行わなくてよい。これにより工程が簡略化され、半導体装置の低コスト化が可能となる。オーミック電極２６の一部を除去する工程は、ソース領域２０及びドレイン領域２２のいずれか一方からオーミック電極２６を除去する工程としてもよい。
【００４７】
実施例４では、ソース領域２０及びドレイン領域２２の両方からオーミック電極２６の一部を除去しているが、ソース領域２０及びドレイン領域２２の少なくとも一方において、オーミック電極２６の一部を除去してもよい。
【００４８】
なお、図８（ａ）から図６（ｂ）では、実施例２と同様に、リセス１９を形成しない場合を例に説明したが、リセス１９を形成した場合やキャップ層３６を形成した場合でも、実施例４は適用可能である。
【００４９】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００５０】
絶縁性基板            １０
半導体基板            １１
バッファ層            １２
窒化物半導体層        １３
ＧａＮ層              １４
電子供給層            １６
レジスト              １８
リセス                １９
ソース領域            ２０
ドレイン領域          ２２
ゲート領域            ２４
オーミック電極        ２６
低抵抗層              ２８
ソース電極            ３０
ドレイン電極          ３２
ゲート電極            ３４
キャップ層            ３６
上部電極              ３８
【図１】
0005707763.tif 000002
【図２】
0005707763.tif 000003
【図３】
0005707763.tif 000004
【図４】
0005707763.tif 000005
【図５】
0005707763.tif 000006
【図６】
0005707763.tif 000007