(57)【特許請求の範囲】
【請求項１】
データを送受信する伝送機能部と、
前記伝送機能部が受信した信号を格納する入力アドレスメモリ部と、
前記入力アドレスメモリ部に格納される信号に基づいて制御演算をする制御演算部と、
前記制御演算部が演算した結果を格納する出力アドレスメモリ部と、
前記出力アドレスメモリ部に格納されている信号を前記出力アドレスメモリ部とは別に格納する前回値メモリ部と、
出力端と接続され、前記出力アドレスメモリ部および前記前回値メモリ部に格納される信号の一方を受け取り格納する出力バッファ部と、
選択されたモードに基づいて、前記出力アドレスメモリ部に格納されている信号を前記前回値メモリ部に格納することを許可するか否かと、前記出力バッファ部と前記出力アドレスメモリ部とを接続する第１の信号経路および前記出力バッファ部と前記前回値メモリ部とを接続する第２の信号経路の何れを選択するかとを判定し、判定結果に応じて、前記前回値メモリ部に許可を与えて前記出力アドレスメモリ部に格納されている信号を前記前回値メモリ部に格納する一方、前記第１の信号経路および第２の信号経路のうち選択した信号経路に信号経路を切り替える許可をスイッチに与えて当該スイッチを切り替える切替許可部と、を具備することを特徴とするデジタル制御装置。
【請求項２】
前記切替許可部は、前記第１の信号経路を選択する第１のモードと、
前記前回値メモリ部に許可を与えて前記出力アドレスメモリ部に格納されている信号を前記前回値メモリ部に格納するとともに、前記第２の信号経路を選択する第２のモードとを有することを特徴とする請求項１記載のデジタル制御装置。
【請求項３】
データを送受信する伝送機能部と、
前記伝送機能部が受信した信号を格納する入力アドレスメモリ部と、
前記入力アドレスメモリ部に格納されている信号を前記入力アドレスメモリ部とは別に格納する前回値メモリ部と、
前記入力アドレスメモリ部に格納される信号および前記前回値メモリ部に格納される信号の一方に基づいて制御演算をする制御演算部と、
前記制御演算部が演算した結果を格納する出力アドレスメモリ部と、
選択されたモードに基づいて、前記入力アドレスメモリ部に格納されている信号を前記前回値メモリ部に格納することを許可するか否かと、前記入力アドレスメモリ部と前記制御演算部とを接続する第１の信号経路および前記前回値メモリ部と前記制御演算部とを接続する第２の信号経路の何れを選択するかとを判定し、判定結果に応じて、前記前回値メモリ部に許可を与えて前記入力アドレスメモリ部に格納されている信号を前記前回値メモリ部に格納する一方、前記第１の信号経路および第２の信号経路のうち選択した信号経路に信号経路を切り替える許可をスイッチに与えて当該スイッチを切り替える切替許可部と、を具備し、
前記切替許可部は、前記第１の信号経路を選択する第１のモードと、
前記前回値メモリ部に許可を与えて前記入力アドレスメモリ部に格納されている信号を前記前回値メモリ部に格納するとともに、前記第２の信号経路を選択する第２のモードとを有しており、
信号取り合いをする他のデジタル制御装置と接続されており、インターロック試験を実施する際に、自デジタル制御装置が更新対象であるか、既に更新済みであるかに応じて、前記第１のモード又は前記第２のモードの一方を選択可能に構成されたことを特徴とするデジタル制御装置。
【請求項４】
前記切替許可部は、前記インターロック試験の他、前記データ伝送試験を含む現地試験を実施する際に、自デジタル制御装置が更新対象であるか、既に更新済みであるかに応じて、前記第１のモード又は前記第２のモードの一方を選択可能に構成されたことを特徴とする請求項３記載のデジタル制御装置。
【請求項５】
信号取り合いをする他のデジタル制御装置と接続されており、インターロック試験およびデータ伝送試験を含む現地試験を実施する際に、自デジタル制御装置が更新対象であるか、既に更新済みであるかに応じて、前記第１のモード又は前記第２のモードの一方を選択可能に構成されたことを特徴とする請求項２記載のデジタル制御装置。
【請求項６】
前記制御演算部の演算結果を受けて、前記出力端と接続可能な補機の動作に関わる模擬信号を生成するシミュレータを接続可能に構成したことを特徴とする請求項１乃至５のいずれか１項に記載のデジタル制御装置。
【請求項７】
前記出力アドレスメモリ部へ模擬値を与える機能と、前記出力アドレスメモリ部に格納される信号を読み出す機能と、前記入力アドレスメモリ部に格納される信号を読み出す機能と、を有する試験装置を接続可能に構成されることを特徴とする請求項１乃至６のいずれか１項に記載のデジタル制御装置。
【請求項８】
相互に信号伝送可能に接続され、自デジタル制御装置と信号取り合いをする他のデジタル制御装置に接続される試験装置が前記他のデジタル制御装置の入力アドレスメモリ部に格納される信号を読み出した結果を受信する機能と、前記他のデジタル制御装置に接続される試験装置から受信した結果をユーザへ提示する機能と、前記自デジタル制御装置が具備する出力アドレスメモリ部へ模擬値を与えるとともに当該出力アドレスメモリ部に格納される信号を読み出す機能と、を有する試験装置を接続可能に構成されることを特徴とする請求項１乃至７のいずれか１項に記載のデジタル制御装置。
【請求項９】
前記試験装置は、データを記憶する領域を有するデータ記憶部をさらに備えたことを特徴とする請求項７または８に記載のデジタル制御装置。
【請求項１０】
請求項１乃至９の何れか１項に記載のデジタル制御装置の何れかを少なくとも二台、ネットワークでデータ伝送可能に接続して構成されることを特徴とするデジタル制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、現地試験時に更新対象の制御装置に模擬信号を入力しても、更新済みの制御装置の出力端に影響を与えないデジタル制御装置および当該デジタル制御装置を備えたデジタル制御システムに関する。
【背景技術】
【０００２】
発電プラント等で使用されるデジタル制御装置および当該デジタル制御装置をネットワークに接続して構成されるデジタル制御装置システムでは、ネットワーク接続されている複数のデジタル制御装置間の伝送信号に対して入出力取り合い試験（データ伝送試験）を実施している。データ伝送試験を実施する際には、信号の発信元となるデジタル制御装置に直接専用ツールを接続して、当該信号値に模擬値を入力する。
【０００３】
一方、信号の受信先であるデジタル制御装置では、発信元のデジタル制御装置と同様に、直接専用ツールを接続して、受信した信号をモニタリングする。このとき、発信元から送信した模擬値が、受信先において正確に受信しているかを確認することによって、データ伝送試験が正常に行われているかどうかを判断している。
【０００４】
このようなデジタル制御装置および当該デジタル制御装置をネットワークに接続して構成されるデジタル制御装置システムでは、運転監視操作盤からの運転指令信号による制御装置内の演算結果が信号取り合いのある制御装置に対して運転指示信号となり、コントローラ内で入力信号としてそのまま演算され、出力信号に直接影響を与えることになる。
【０００５】
そこで、例えば、特開２０１０−１７８１０６号公報（特許文献１）に記載されるように、直接専用ツールを接続した状態で実施する伝送試験において、模擬信号（模擬値）を入力した場合においても、この模擬値を用いて演算処理された出力信号が、他のネットワーク接続機器に影響を与えないデジタル制御装置が提案されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−１７８１０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
アナログ制御装置からデジタル制御装置への更新または、デジタル制御装置から新規デジタル制御装置への更新を実施する際には、更新したデジタル制御装置およびデジタル制御システム全体が適切に動作しているかを確認する現地試験が実施される。現地試験には、データ伝送試験の他にも、インターロック試験がある。インターロック試験では、運転監視操作盤からネットワーク上の制御装置に運転指令信号を伝送し、伝送された運転指令信号により制御装置内で演算処理が実行され、その処理による補機の動作が正常か否かを確認している。
【０００８】
アナログ制御装置からデジタル制御装置への更新、または、デジタル制御装置から新規デジタル制御装置への更新を実施する際には、長時間のプラント停止を避けるために、系統により優先順位をつけて更新を行っている。すなわち、更新の対象となっていないデジタル制御装置および当該デジタル制御装置については稼働中である。
【０００９】
そのため、データ伝送試験のみならず、インターロック試験においても、運転監視操作盤からの運転指令信号による制御装置内の演算結果が信号取り合いのある制御装置に対して運転指示信号となり、コントローラ内で入力信号としてそのまま演算されることになるので、すでに稼働中である更新済みの制御装置の出力端(補機)を動作させる場合がある。
【００１０】
しかしながら、上述したような特許文献１記載のデジタル制御装置を含む従来のデジタル制御装置では、専用ツールを使用しないインターロック試験実施時において、更新済みの制御装置の出力端（補機）の動作に与える影響を考慮して、更新済みの制御装置側で、ジャンパまたはリフトによるハードアイソレーションを行っているという課題がある。
【００１１】
本発明は、上述した課題を解決するためになされたものであり、インターロック試験を含む現地試験実施時に、更新対象の制御装置に模擬信号を入力しても、更新済みの制御装置ではその模擬信号で演算されることなく出力端に影響を与えることのないデジタル制御装置および当該デジタル制御装置を備えたデジタル制御システムを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の実施形態に係るデジタル制御装置は、上述した課題を解決するため、データを送受信する伝送機能部と、前記伝送機能部が受信した信号を格納する入力アドレスメモリ部と、前記入力アドレスメモリ部に格納される信号に基づいて制御演算をする制御演算部と、前記制御演算部が演算した結果を格納する出力アドレスメモリ部と、前記出力アドレスメモリ部に格納されている信号を前記出力アドレスメモリ部とは別に格納する前回値メモリ部と、出力端と接続され、前記出力アドレスメモリ部および前記前回値メモリ部に格納される信号の一方を受け取り格納する出力バッファ部と、選択されたモードに基づいて、前記出力アドレスメモリ部に格納されている信号を前記前回値メモリ部に格納することを許可するか否かと、前記出力バッファ部と前記出力アドレスメモリ部とを接続する第１の信号経路および前記出力バッファ部と前記前回値メモリ部とを接続する第２の信号経路の何れを選択するかとを判定し、判定結果に応じて、前記前回値メモリ部に許可を与えて前記出力アドレスメモリ部に格納されている信号を前記前回値メモリ部に格納する一方、前記第１の信号経路および第２の信号経路のうち選択した信号経路に信号経路を切り替える許可をスイッチに与えて当該スイッチを切り替える切替許可部と、を具備することを特徴とする。
【００１３】
また、本発明の実施形態に係るデジタル制御装置は、上述した課題を解決するため、データを送受信する伝送機能部と、前記伝送機能部が受信した信号を格納する入力アドレスメモリ部と、前記入力アドレスメモリ部に格納されている信号を前記入力アドレスメモリ部とは別に格納する前回値メモリ部と、前記入力アドレスメモリ部に格納される信号および前記前回値メモリ部に格納される信号の一方に基づいて制御演算をする制御演算部と、前記制御演算部が演算した結果を格納する出力アドレスメモリ部と、選択されたモードに基づいて、前記入力アドレスメモリ部に格納されている信号を前記前回値メモリ部に格納することを許可するか否かと、前記入力アドレスメモリ部と前記制御演算部とを接続する第１の信号経路および前記前回値メモリ部と前記制御演算部とを接続する第２の信号経路の何れを選択するかとを判定し、判定結果に応じて、前記前回値メモリ部に許可を与えて前記入力アドレスメモリ部に格納されている信号を前記前回値メモリ部に格納する一方、前記第１の信号経路および第２の信号経路のうち選択した信号経路に信号経路を切り替える許可をスイッチに与えて当該スイッチを切り替える切替許可部と、を具備し、前記切替許可部は、前記第１の信号経路を選択する第１のモードと、前記前回値メモリ部に許可を与えて前記入力アドレスメモリ部に格納されている信号を前記前回値メモリ部に格納するとともに、前記第２の信号経路を選択する第２のモードとを有しており、信号取り合いをする他のデジタル制御装置と接続されており、インターロック試験を実施する際に、自デジタル制御装置が更新対象であるか、既に更新済みであるかに応じて、前記第１のモード又は前記第２のモードの一方を選択可能に構成されたことを特徴とする。
【００１４】
本発明の実施形態に係るデジタル制御システムは、上述した課題を解決するため、上記デジタル制御装置の何れかを少なくとも二台、ネットワークでデータ伝送可能に接続して構成されることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、現地試験実施時に、更新対象の制御装置に模擬信号を入力しても、更新済みの制御装置ではその模擬信号で演算されることなく出力端に影響を与えることがなく、インターロック試験実施時においても、更新済みの制御装置側のジャンパまたはリフトによるハードアイソレーションを不要とすることができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施形態に係るデジタル制御システムを示す概略図。
【図２】本発明の第２の実施形態に係るデジタル制御システムを示す概略図。
【図３】本発明の第３の実施形態に係るデジタル制御システムを示す概略図。
【図４】本発明の第４の実施形態に係るデジタル制御システムを示す概略図。
【図５】本発明の第５の実施形態に係るデジタル制御システムを示す概略図。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態に係るデジタル制御装置およびデジタル制御システムについて、添付の図面を参照して説明する。
【００１８】
［第１の実施形態］
図１は、本発明の第１の実施形態に係るデジタル制御装置の一例である第１の制御装置２０ａおよび第２の制御装置２０ｂおよびこれらのデジタル制御装置２０ａ，２０ｂを具備して構成される第１のデジタル制御システム１０Ａの構成を示す概略図である。
【００１９】
第１のデジタル制御システム１０Ａは、ネットワーク１１を介して、例えば、二台等の複数のデジタル制御装置２０（２０ａ，２０ｂ）と、デジタル制御装置２０（２０ａ，２０ｂ）の運転状況の監視および制御を行う運転監視操作部４０とをデータ伝送可能に接続して構成される。ここで、第１の制御装置２０ａは既に更新済みのデジタル制御装置であり、第２の制御装置２０ｂは今回の更新によって更新されたデジタル制御装置（更新対象）である。
【００２０】
なお、第１の制御装置２０ａおよび第２の制御装置２０ｂは、更新済みのデジタル制御装置であるか、更新対象のデジタル制御装置であるかの点を除き、実質的に異ならないため、以下の説明において、第１の制御装置２０ａと第２の制御装置２０ｂとを特に区別して説明する必要がない内容については、（符号にａ，ｂを付さず）デジタル制御装置２０としてひとまとめに説明する。また、伝送機能部２１（２１ａ，２１ｂ）等の各デジタル制御装置２０ａ，２０ｂの構成要素についても、特に区別して説明する必要がない内容については、符号にａ，ｂを付さずにひとまとめにして説明する。
【００２１】
デジタル制御装置２０は、ネットワーク１１との伝送を可能とするための伝送機能部２１と、伝送機能部２１が受信した伝送信号を処理するためのコントローラ２２とを備え、コントローラ２２の出力端には被制御対象となる補機２３が接続される。
【００２２】
コントローラ２２は、入力アドレスメモリ部２５と、切替許可部２７と、スイッチ２８と、制御演算部２９と、出力アドレスメモリ部３０と、出力アドレスメモリ部３０に格納される出力アドレス（前回値）を格納する前回値メモリ部２６と、出力バッファ部３１とを備える。
【００２３】
入力アドレスメモリ部２５は、データを記憶する記憶領域を有し、この記憶領域に伝送機能部２１から受け取った伝送信号を格納する。また、前回値メモリ部２６は、データを記憶する記憶領域を有し、この記憶領域に出力アドレスメモリ部３０に格納される前回値（今回伝送信号を受け取る直前の伝送信号）を格納する。
【００２４】
切替許可部２７は、現地試験実施時のモード（試験モード）と通常時のモード（通常モード）とを切り替えるモード切替要求を受け付けるモード切替要素を有し、モード切替要素で選択されたモードが何れであるかに応じて、スイッチ２８を何れに切り替えるかを制御する。また、切替許可部２７は、試験モードが選択された場合に、出力アドレスメモリ部３０に格納されている出力アドレス（前回値）を前回値メモリ部２６へ格納するコピー許可信号Ｓ１と、後段の出力バッファ部３１へ与えるデータの格納元を切り替える切替許可信号Ｓ２を生成する。
【００２５】
スイッチ２８は、切替許可部２７から送られる切替許可信号Ｓ２に基づいて、後段の出力バッファ部３１へ与えるデータの格納元を出力アドレスメモリ部３０とするか前回値メモリ部２６とするかを切り替える。すなわち、スイッチ２８の切り替えによって、出力アドレスメモリ部３０に格納される出力アドレスおよび前回値メモリ部２６に格納される出力アドレス（前回値）の一方が後段の出力バッファ部３１へ与えられる。
【００２６】
スイッチ２８は、試験モードが選択された場合、後段の出力バッファ部３１へ与えるデータの格納元を前回値メモリ部２６とする一方、普通モードが選択された場合、後段の出力バッファ部３１へ与えるデータの格納元を出力アドレスメモリ部３０に切り替える。
【００２７】
制御演算部２９は、入力アドレスメモリ部２５から信号を受け取り、受け取った信号に基づいて制御演算を行う。そして、制御演算部２９は、制御演算を行った演算結果を出力アドレスメモリ部３０へ与える。
【００２８】
出力アドレスメモリ部３０は、データを記憶する記憶領域を有し、この記憶領域に制御演算部２９から受け取った演算結果を格納する。また、出力バッファ部３１は、データを記憶する記憶領域を有し、出力アドレスメモリ部３０または前回値メモリ部２６から送られた信号を格納し、補機２３へ出力する。
【００２９】
続いて、運転監視操作部４０から第２の制御装置（更新対象）２０ｂへのインターロック試験を行う場合について説明する。
【００３０】
運転監視操作部４０から第２の制御装置２０ｂへのインターロック試験を行う場合、まず、第２の制御装置２０ｂと信号取り合いをしている更新済みの第１の制御装置２０ａに影響を与えないようにするため、既に更新済みの第１の制御装置２０ａの切替許可部２７ａを試験モードにし、更新対象の第２の制御装置２０ｂの切替許可部２７ｂを通常モードにして試験を開始する。
【００３１】
すなわち、更新対象となる第２の制御装置２０ｂでは、スイッチ２８ｂによって、出力アドレスメモリ部３０ｂと出力バッファ部３１ｂとを接続する信号経路を接続して前回値メモリ部２６ｂと出力バッファ部３１ｂとを接続する信号経路を切り離しておく一方、既に更新済みの第１の制御装置２０ａでは、スイッチ２８ａによって、前回値メモリ部２６ａと出力バッファ部３１ａとを接続する信号経路を接続して出力アドレスメモリ部３０ａと出力バッファ部３１ａとを接続する信号経路を切り離しておく。
【００３２】
インターロック試験の開始要求が運転監視操作部４０から第２の制御装置２０ｂへ与えられると、運転監視操作部４０から伝送された運転指令信号は、第２の制御装置２０ｂの伝送機能部２１ｂを経由して入力アドレスメモリ部２５ｂに格納される。
【００３３】
第２の制御装置２０ｂでは、制御演算部２９ｂが、入力アドレスメモリ部２５ｂから受け取った信号に基づいて演算処理を行い、その演算結果は、出力アドレスメモリ部３０ｂへ与えられ格納される。出力アドレスメモリ部３０ｂに格納された演算結果は、出力アドレスメモリ部３０ｂからスイッチ２８ｂによって接続される出力バッファ部３１ｂへ与えられる。
【００３４】
出力バッファ部３１ｂは、出力アドレスメモリ部３０ｂから与えられた演算結果を格納するとともに、格納した信号によって、補機２３ｂを動作させる。補機２３ｂの動作確認を行うことで、第２の制御装置（更新対象）２０ｂにおけるインターロック試験の良否判定を行う。
【００３５】
一方、第２の制御装置２０ｂと信号取り合いをしている更新済みの第１の制御装置２０ａにおいては、インターロック試験開始前に切替許可部２７ａを試験モードにしているため、切替許可部２７ａからのコピー許可信号Ｓ１によって、前回値メモリ部２６ａに出力アドレスメモリ部３０ａの現状データが格納されているとともに、切替許可部２７ａからの切替許可信号Ｓ２によって、スイッチ２８ａが前回値メモリ部２６ａ側へ切り替えられている。
【００３６】
更新済みの第１の制御装置２０ａでは、更新対象である第２の制御装置２０ｂでの演算結果が第１の制御装置２０ａに対して運転指示信号となり、コントローラ２２ａ内へ入力信号として入力されることになるが、スイッチ２８ａによって、出力アドレスメモリ部３０ａと出力バッファ部３１ａとを接続する信号経路は切り離されているので、第２の制御装置２０ｂでの演算結果が第１の制御装置２０ａに対して運転指示信号になるとしても、当該運転指示信号が出力バッファ部３１ａへ与えられることはない。
【００３７】
一方、出力バッファ部３１ａは、前回値メモリ部２６ａから受け取った信号、すなわち、出力アドレスメモリ部３０ａが格納していた出力アドレスの前回値を受け取り、格納する。この結果、第１の制御装置２０ａでは、第２の制御装置２０ｂでの演算結果が運転指示信号として補機２３ａへ与えられることはなく、出力バッファ部３１ａが格納した信号（出力アドレスの前回値）が補機２３ａへ与えられる。
【００３８】
このように構成されるデジタル制御装置２０および例えば二台等の複数台のデジタル制御装置２０ａ，２０ｂを接続して構成される第１のデジタル制御システム１０Ａによれば、更新対象である第２の制御装置２０ｂに運転指令信号を入力しても、更新済みの第１の制御装置２０ａでは、試験モードにすることによって、前回値メモリ部２６ａと出力バッファ部３１ａとを接続する信号経路を接続する一方、出力アドレスメモリ部３０ａと出力バッファ部３１ａとを接続する信号経路を切り離すので、更新済みである第１の制御装置２０ａではその模擬信号（第２の制御装置２０ｂでの演算結果）で演算されることはなく、出力端である補機２３ａに影響を与えることはない。
【００３９】
すなわち、更新対象である第２の制御装置２０ｂに運転指令信号を入力しても、更新済みである第１の制御装置２０ａでは、補機２３ａへ信号を与える出力バッファ部３１ａが入力された模擬信号に基づいて演算した結果を受け取ることはないので、出力端である補機２３ａに影響を与えることはない。従って、従来のインターロック試験実施前に行っていた人間系によるジャンパまたはリフトを使用したハードアイソレーションの作業が不要となり、試験時間を短縮することができる。
【００４０】
なお、図１に一例として示した第１のデジタル制御システム１０Ａでは、更新済みの第１の制御装置２０ａと更新対象の第２の制御装置２０ｂとが同じ構成のデジタル制御装置であったが、必ずしも、両制御装置２０ａ，２０ｂが同じ構成のデジタル制御装置であることを要しない。例えば、更新済みの第１の制御装置２０ａである場合に、更新対象の第２の制御装置２０ｂの代わりに他の実施形態で説明（後述）する第２の制御装置２０ｂ１，２０ｂ２の何れかでも良い。逆に、更新対象の第２の制御装置２０ｂである場合に、更新済みの第１の制御装置２０ａの代わりに他の実施形態で説明した第２の制御装置２０ａ１，２０ａ２の何れかでも良い。
【００４１】
［第２の実施形態］
図２は、本発明の第２の実施形態に係るデジタル制御装置の一例であるデジタル制御装置２０ａ１，２０ｂ１を具備する第２のデジタル制御システム１０Ｂの構成を示した概略図である。
【００４２】
第２のデジタル制御システム１０Ｂは、第１のデジタル制御システムに対して、デジタル制御装置２０ａ，２０ｂの代わりに、デジタル制御装置２０ａ１，２０ｂ１を具備する点で相違する。そこで、本実施形態の説明では、当該相違点を中心に説明し、同じ構成要素については同じ符号を付して説明を省略する。
【００４３】
第２のデジタル制御システム１０Ｂは、ネットワーク１１を介して、例えば、二台等の複数のデジタル制御装置２０（２０ａ１，２０ｂ１）と、デジタル制御装置２０（２０ａ１，２０ｂ１）の運転状況の監視および制御を行う運転監視操作部４０とをデータ伝送可能に接続して構成される。ここで、第１の制御装置２０ａ１は既に更新済みのデジタル制御装置であり、第２の制御装置２０ｂ１は今回の更新によって更新されたデジタル制御装置（更新対象）である。
【００４４】
デジタル制御装置２０ａ１，２０ｂ１は、デジタル制御装置２０ａ，２０ｂに対して、コントローラ２２ａ，２２ｂの代わりに、コントローラ２２ａ１，２２ｂ１を備える点で相違する。以下の説明では、コントローラ２２ａ１，２２ｂ１を区別して説明する必要がない内容については、一方のコントローラ２２ａ１についてのみ説明し、他方のコントローラ２２ｂ１についての説明は省略する。また、符号ａ，ｂの扱いについては、デジタル制御装置２０ａ，２０ｂの場合と同様とする。
【００４５】
コントローラ２２ａ１は、入力アドレスメモリ部２５と、切替許可部２７と、スイッチ２８と、制御演算部２９と、出力アドレスメモリ部３０と、出力アドレスメモリ部３０に格納される出力アドレス（前回値）を格納する前回値メモリ部２６と、出力バッファ部３１とを備える。また、出力アドレスメモリ部３０は、接続端子を有し、制御演算部２９の演算結果を受けて、補機２３の動作に関わる模擬信号であって第２の制御装置２０ｂ１へ送られる模擬信号（打ち返し模擬信号）を生成するシミュレータ３２を接続可能に構成される。
【００４６】
続いて、運転監視操作部４０から第２の制御装置（更新対象）２０ｂ１へのインターロック試験を行う場合について説明する。
【００４７】
運転監視操作部４０から第２の制御装置２０ｂ１へのインターロック試験を行う場合、まず、第２の制御装置２０ｂ１と信号取り合いをしている更新済みの第１の制御装置２０ａ１に影響を与えないようにするため、既に更新済みの第１の制御装置２０ａ１の切替許可部２７ａを試験モードにし、更新対象の第２の制御装置２０ｂ１の切替許可部２７ｂを通常モードにして試験を開始する。
【００４８】
すなわち、更新対象となる第２の制御装置２０ｂ１では、スイッチ２８ｂによって、出力アドレスメモリ部３０ｂと出力バッファ部３１ｂとを接続する信号経路を接続して前回値メモリ部２６ｂと出力バッファ部３１ｂとを接続する信号経路を切り離しておく一方、既に更新済みの第１の制御装置２０ａ１では、スイッチ２８ａによって、前回値メモリ部２６ａと出力バッファ部３１ａとを接続する信号経路を接続して出力アドレスメモリ部３０ａと出力バッファ部３１ａとを接続する信号経路を切り離しておく。
【００４９】
インターロック試験の開始要求が運転監視操作部４０から第２の制御装置２０ｂ１へ与えられると、運転監視操作部４０から伝送された運転指令信号は、第２の制御装置２０ｂ１の伝送機能部２１ｂを経由して入力アドレスメモリ部２５ｂに格納される。
【００５０】
第２の制御装置２０ｂ１では、制御演算部２９ｂが、入力アドレスメモリ部２５ｂから受け取った信号に基づいて演算処理を行い、その演算結果は、出力アドレスメモリ部３０ｂへ与えられ格納される。出力アドレスメモリ部３０ｂに格納された演算結果は、出力アドレスメモリ部３０ｂからスイッチ２８ｂによって接続される出力バッファ部３１ｂへ与えられる。
【００５１】
出力バッファ部３１ｂは、出力アドレスメモリ部３０ｂから与えられた演算結果を格納するとともに、格納した信号によって、補機２３ｂを動作させる。補機２３ｂの動作確認を行うことで、第２の制御装置（更新対象）２０ｂにおけるインターロック試験の良否判定を行う。
【００５２】
一方、第２の制御装置２０ｂ１と信号取り合いをしている更新済みの第１の制御装置２０ａ１においては、インターロック試験開始前に切替許可部２７ａを試験モードにしているため、切替許可部２７ａからのコピー許可信号Ｓ１によって、前回値メモリ部２６ａに出力アドレスメモリ部３０ａの現状データが格納されているとともに、切替許可部２７ａからの切替許可信号Ｓ２によって、スイッチ２８ａが前回値メモリ部２６ａ側へ切り替えられている。
【００５３】
更新済みの第１の制御装置２０ａ１では、更新対象である第２の制御装置２０ｂ１での演算結果が第１の制御装置２０ａ１に対して運転指示信号となり、コントローラ２２ａ１内へ入力信号として入力されることになるが、スイッチ２８ａによって、出力アドレスメモリ部３０ａと出力バッファ部３１ａとを接続する信号経路は切り離されているので、第２の制御装置２０ｂ１での演算結果が第１の制御装置２０ａ１に対して運転指示信号になるとしても、当該運転指示信号が出力バッファ部３１ａへ与えられることはない。
【００５４】
一方、出力バッファ部３１ａは、前回値メモリ部２６ａから受け取った信号、すなわち、出力アドレスメモリ部３０ａが格納していた出力アドレスの前回値を受け取り、格納する。この結果、第１の制御装置２０ａ１では、第２の制御装置２０ｂ１での演算結果が運転指示信号として補機２３ａへ与えられることはなく、出力バッファ部３１ａが格納した信号（出力アドレスの前回値）が補機２３ａへ与えられる。
【００５５】
また、出力アドレスメモリ部３０ａと接続されるシミュレータ３２は、更新済みの第１の制御装置２０ａ１の制御演算部２９ａの演算結果を受けた補機２３ａの動作に関わる模擬信号を生成し、第２の制御装置２０ｂ側へ出力する。
【００５６】
このように構成されるデジタル制御装置２０ａ１，２０ｂ１および例えば二台等の複数台のデジタル制御装置２０ａ１，２０ｂ１を接続して構成される第２のデジタル制御システム１０Ｂによれば、更新対象である第２の制御装置２０ｂ１に運転指令信号を入力しても、更新済みの第１の制御装置２０ａ１では、試験モードにすることによって、前回値メモリ部２６ａと出力バッファ部３１ａとを接続する信号経路を接続する一方、出力アドレスメモリ部３０ａと出力バッファ部３１ａとを接続する信号経路を切り離すので、更新済みである第１の制御装置２０ａ１ではその模擬信号（第２の制御装置２０ｂ１での演算結果）で演算されることはなく、出力端である補機２３ａに影響を与えることはない。
【００５７】
すなわち、更新対象である第２の制御装置２０ｂ１に運転指令信号を入力しても、更新済みである第１の制御装置２０ａ１では、補機２３ａへ信号を与える出力バッファ部３１ｂが入力された模擬信号に基づいて演算した結果を受け取ることはないので、出力端である補機２３ａに影響を与えることはない。従って、従来のインターロック試験実施前に行っていた人間系によるジャンパまたはリフトを使用したハードアイソレーションの作業が不要となり、試験時間を短縮することができる。
【００５８】
また、更新済みの第１の制御装置２０ａ１の制御演算部２９ａの演算結果を受けた補機２３ａの動作に関わる第２の制御装置２０ｂ１への打ち返し模擬信号を生成するシミュレータ３２を接続可能に構成したことによって、シミュレータ３２を接続すれば、シミュレータ３２が更新済みの第１の制御装置２０ａ１の制御演算部２９ａの演算結果を受けた補機２３ａの動作に関わる模擬信号を伝送機能部２１ａへ与えて、伝送機能部２１ａからネットワーク１１を経由して第２の制御装置２０ｂ１へ送信するので、より実際のプラント運転に近い状態でのインターロック試験を行うことができる。
【００５９】
なお、図２に一例として示した第２のデジタル制御システム１０Ｂでは、更新済みの第１の制御装置２０ａ１と更新対象の第２の制御装置２０ｂ１とが同じ構成のデジタル制御装置であったが、必ずしも、両制御装置２０ａ１，２０ｂ１が同じ構成のデジタル制御装置であることを要しない。例えば、更新済みの第１の制御装置２０ａ１である場合に、更新対象の第２の制御装置２０ｂ１の代わりに他の実施形態で説明した第２の制御装置２０ｂ，２０ｂ２の何れかでも良い。逆に、更新対象の第２の制御装置２０ｂ１である場合に、更新済みの第１の制御装置２０ａ１の代わりに他の実施形態で説明した第２の制御装置２０ａ，２０ａ２の何れかでも良い。
【００６０】
［第３の実施形態］
図３は、本発明の第３の実施形態に係るデジタル制御装置の一例であるデジタル制御装置２０ａ２，２０ｂ２を具備する第３のデジタル制御システム１０Ｃの構成を示した概略図である。
【００６１】
第３のデジタル制御システム１０Ｃは、第１のデジタル制御システム１０Ａに対して、デジタル制御装置２０ａ，２０ｂの代わりに、デジタル制御装置２０ａ２，２０ｂ２を具備する点で相違する。そこで、本実施形態の説明では、当該相違点を中心に説明し、同じ構成要素については同じ符号を付して説明を省略する。
【００６２】
第３のデジタル制御システム１０Ｃは、ネットワーク１１を介して、例えば、二台等の複数のデジタル制御装置２０（２０ａ２，２０ｂ２）と、デジタル制御装置２０（２０ａ２，２０ｂ２）の運転状況の監視および制御を行う運転監視操作部４０とをデータ伝送可能に接続して構成される。ここで、第１の制御装置２０ａ２は既に更新済みのデジタル制御装置であり、第２の制御装置２０ｂ２は今回の更新によって更新されたデジタル制御装置（更新対象）である。
【００６３】
デジタル制御装置２０ａ２，２０ｂ２は、デジタル制御装置２０ａ，２０ｂに対して、コントローラ２２ａ，２２ｂの代わりに、コントローラ２２ａ２，２２ｂ２を備える点で相違する。以下の説明では、コントローラ２２ａ２，２２ｂ２を区別して説明する必要がない内容については、一方のコントローラ２２ａ２についてのみ説明し、他方のコントローラ２２ｂ２についての説明は省略する。また、符号ａ，ｂの扱いについては、デジタル制御装置２０ａ，２０ｂの場合と同様とする。
【００６４】
コントローラ２２ａ２は、入力アドレスメモリ部２５と、入力アドレスメモリ部２５に格納される入力アドレス（前回値）を格納する前回値メモリ部２６と、切替許可部２７と、スイッチ２８と、制御演算部２９と、出力アドレスメモリ部３０とを備える。
【００６５】
コントローラ２２ａ２における前回値メモリ部２６は、自己の記憶領域に入力アドレスメモリ部２５に格納される前回値（今回伝送信号を受け取る直前の伝送信号）を格納する。また、切替許可部２７は、試験モードが選択された場合に、入力アドレスメモリ部２５に格納されている入力アドレス（前回値）を前回値メモリ部２６へ格納するコピー許可信号Ｓ１と、後段の制御演算部２９へ与えるデータの格納元を切り替える切替許可信号Ｓ２を生成する。
【００６６】
コントローラ２２ａ２におけるスイッチ２８は、切替許可部２７から送られる切替許可信号Ｓ２に基づいて、後段の制御演算部２９へ与えるデータの格納元を入力アドレスメモリ部２５とするか前回値メモリ部２６とするかを切り替える。すなわち、試験モードが選択された場合、後段の制御演算部２９へ与えるデータの格納元を前回値メモリ部２６とする一方、普通モードが選択された場合、後段の制御演算部２９へ与えるデータの格納元を入力アドレスメモリ部２５に切り替える。
【００６７】
また、コントローラ２２ａ２における制御演算部２９は、入力アドレスメモリ部２５または前回値メモリ部２６から信号を受け取り、受け取った信号に基づいて制御演算を行う。そして、制御演算部２９は、制御演算を行った演算結果を出力アドレスメモリ部３０へ与える。
【００６８】
続いて、運転監視操作部４０から第２の制御装置（更新対象）２０ｂ２へのインターロック試験を行う場合について説明する。
【００６９】
運転監視操作部４０から第２の制御装置２０ｂへのインターロック試験を行う場合、まず、第２の制御装置２０ｂと信号取り合いをしている更新済みの第１の制御装置２０ａに影響を与えないようにするため、既に更新済みの第１の制御装置２０ａの切替許可部２７ａを試験モードにし、更新対象の第２の制御装置２０ｂの切替許可部２７ｂを通常モードにして試験を開始する。
【００７０】
すなわち、更新対象となる第２の制御装置２０ｂ２では、スイッチ２８ｂによって、入力アドレスメモリ部２５ｂと制御演算部２９ｂとを接続する信号経路を接続して前回値メモリ部２６ｂと制御演算部２９ｂとを接続する信号経路を切り離しておく一方、既に更新済みの第１の制御装置２０ａでは、スイッチ２８ａによって、前回値メモリ部２６ａと制御演算部２９ａとを接続する信号経路を接続して入力アドレスメモリ部２５ａと制御演算部２９ａとを接続する信号経路を切り離しておく。
【００７１】
インターロック試験の開始要求が運転監視操作部４０から第２の制御装置２０ｂ２へ与えられると、運転監視操作部４０から伝送された運転指令信号は、第２の制御装置２０ｂ２の伝送機能部２１ｂを経由して入力アドレスメモリ部２５ｂに格納される。
【００７２】
第２の制御装置２０ｂ２では、スイッチ２８ｂによって、入力アドレスメモリ部２５ｂと制御演算部２９ｂとを接続する信号経路が接続される一方、前回値メモリ部２６ｂと制御演算部２９ｂとを接続する信号経路は切り離されているため、入力アドレスメモリ部２５ｂに格納される信号が制御演算部２９ｂへ与えられる。
【００７３】
制御演算部２９ｂでは、入力アドレスメモリ部２５ｂから受け取った信号に基づいて演算処理が行われ、その演算結果が出力アドレスメモリ部３０ｂへ送られる。出力アドレスメモリ部３０ｂは、制御演算部２９ｂで演算された演算結果を格納するとともに、格納した信号によって、補機２３ｂを動作させる。補機２３ｂの動作確認を行うことで、第２の制御装置（更新対象）２０ｂ２におけるインターロック試験の良否判定を行う。
【００７４】
一方、第２の制御装置２０ｂ２と信号取り合いをしている更新済みの第１の制御装置２０ａ２においては、インターロック試験開始前に切替許可部２７ａを試験モードにしているため、切替許可部２７ａからのコピー許可信号Ｓ１によって、前回値メモリ部２６ａに入力アドレスメモリ部２５ａの現状データが格納されているとともに、切替許可部２７ａからの切替許可信号Ｓ２によって、スイッチ２８ａが前回値メモリ部２６ａ側へ切り替えられている。
【００７５】
更新済みの第１の制御装置２０ａ２では、更新対象である第２の制御装置２０ｂ２での演算結果が第１の制御装置２０ａ２に対して運転指示信号となり、コントローラ２２ａ内へ入力信号として入力されることになるが、スイッチ２８ａによって、入力アドレスメモリ部２５ａと制御演算部２９ａとを接続する信号経路は切り離されているので、第２の制御装置２０ｂ２での演算結果が第１の制御装置２０ａ２に対して運転指示信号になるとしても、当該運転指示信号が制御演算部２９ａへ与えられることはない。
【００７６】
一方、制御演算部２９ａは、前回値メモリ部２６ａから受け取った信号、すなわち、入力アドレスメモリ部２５ａが格納していた入力アドレスの前回値に基づいて制御演算を行い、その演算結果を出力アドレスメモリ部３０ａへ与える。そして、出力アドレスメモリ部３０ａは制御演算部２９ａから与えられた演算結果を格納する。
【００７７】
このように構成されるデジタル制御装置２０ａ２，２０ｂ２および例えば二台等の複数台のデジタル制御装置２０ａ２，２０ｂ２を接続して構成される第３のデジタル制御システム１０Ｃによれば、更新対象である第２の制御装置２０ｂ２に運転指令信号を入力しても、更新済みの第１の制御装置２０ａ２では、試験モードにすることによって、入力アドレスメモリ部２５ａと制御演算部２９ａとを接続する信号経路を切り離す一方、前回値メモリ部２６ａと制御演算部２９ａとを接続する信号経路を接続するため、更新済みである第１の制御装置２０ａ２ではその模擬信号（第２の制御装置２０ｂ２での演算結果）で演算されることはなく、出力端である補機２３ａに影響を与えることはない。
【００７８】
すなわち、更新対象である第２の制御装置２０ｂ２に運転指令信号を入力しても、更新済みである第１の制御装置２０ａ２では、制御演算部２９ａが入力された模擬信号に基づいて演算することはなく、前回値メモリ部２６ａに格納された入力アドレス（前回値）に基づいて演算するため、出力端である補機２３ａに影響を与えることはない。従って、従来のインターロック試験実施前に行っていた人間系によるジャンパまたはリフトを使用したハードアイソレーションの作業が不要となり、試験時間を短縮することができる。
【００７９】
なお、図３に一例として示した第３のデジタル制御システム１０Ｃでは、更新済みの第１の制御装置２０ａ２と更新対象の第２の制御装置２０ｂ２とが同じ構成のデジタル制御装置であったが、必ずしも、両制御装置２０ａ２，２０ｂ２が同じ構成のデジタル制御装置であることを要しない。例えば、更新済みの第１の制御装置２０ａ２である場合に、更新対象の第２の制御装置２０ｂ２の代わりに他の実施形態で説明した第２の制御装置２０ｂ，２０ｂ１の何れかでも良い。逆に、更新対象の第２の制御装置２０ｂ２である場合に、更新済みの第１の制御装置２０ａ２の代わりに他の実施形態で説明した第２の制御装置２０ａ，２０ａ１の何れかでも良い。
【００８０】
［第４の実施形態］
図４は、本発明の第４の実施形態に係るデジタル制御システムの一例である第４のデジタル制御システム１０Ｄの構成を示した概略図である。
【００８１】
第４のデジタル制御システム１０Ｄは、第１のデジタル制御システム１０Ａに対して、デジタル制御装置２０ａ，２０ｂに、データ伝送試験の実施に使用する試験装置３５ａ，３５ｂを接続可能に構成される点で相違する。そこで、本実施形態の説明では、当該相違点を中心に説明し、同じ構成要素については同じ符号を付して説明を省略する。なお、図４においては、データ伝送試験に関与しない運転監視操作部４０を省略している。また、符号ａ，ｂの扱いについては、上述の実施形態と同様とする。
【００８２】
第４のデジタル制御システム１０Ｄは、ネットワーク１１を介して、例えば、二台等の複数のデジタル制御装置２０（２０ａ，２０ｂ）が接続される。ここで、第１の制御装置２０ａは既に更新済みのデジタル制御装置であり、第２の制御装置２０ｂは今回の更新によって更新されたデジタル制御装置（更新対象）である。また、第４のデジタル制御システム１０Ｄは、第１の制御装置２０ａにデータ伝送試験の実施に使用する試験装置３５ａが、第２の制御装置２０ｂに試験装置３５ｂが接続される。
【００８３】
第１の制御装置２０ａに接続される試験装置３５ａは、データ伝送試験の結果を表示する機能を有する。試験装置３５ａは、入力アドレスメモリ部２５ａと接続されており、入力アドレスメモリ部２５ａに格納される信号（入力アドレス値）を表示する。また、第２の制御装置２０ｂに接続される試験装置３５ｂは、模擬値を与える機能と、データ伝送試験の結果を表示する機能を有する。試験装置３５ｂは、出力アドレスメモリ部３０ｂと接続されており、出力アドレスメモリ部３０ｂに模擬値を与えるとともに、出力アドレスメモリ部３０ｂに格納される信号（出力アドレス値）を表示する。
【００８４】
続いて、第４のデジタル制御システム１０Ｄにおいて、更新対象となる第２の制御装置２０ｂから更新済みの第１の制御装置２０ａへのデータ伝送試験を行う場合について説明する。
【００８５】
まず、データ伝送試験を行うに当たり、第２の制御装置２０ｂと信号取り合いをしている更新済みの第１の制御装置２０ａに影響を与えないようにするため、既に更新済みの第１の制御装置２０ａの切替許可部２７ａを試験モードにし、更新対象の第２の制御装置２０ｂの切替許可部２７ｂを通常モードにする。
【００８６】
すなわち、更新対象となる第２の制御装置２０ｂでは、スイッチ２８ｂによって、出力アドレスメモリ部３０ｂと出力バッファ部３１ｂとを接続する信号経路を接続して前回値メモリ部２６ｂと出力バッファ部３１ｂとを接続する信号経路を切り離しておく一方、既に更新済みの第１の制御装置２０ａでは、スイッチ２８ａによって、前回値メモリ部２６ａと出力バッファ部３１ａとを接続する信号経路を接続して出力アドレスメモリ部３０ａと出力バッファ部３１ａとを接続する信号経路を切り離しておく。この状態でデータ伝送試験を開始する。
【００８７】
更新対象となる第２の制御装置２０ｂでは、試験装置３５ｂと接続される出力アドレスメモリ部３０ｂに対して試験装置３５ｂからデータ伝送試験用の模擬値を与える。出力アドレスメモリ部３０ｂに与えられた模擬値は伝送機能部２１ｂを経由してネットワーク１１へ伝送される。一方、第１の制御装置２０ａでは、ネットワーク１１から伝送機能部２１ａを経由してコントローラ２２ａ内の入力アドレスメモリ部２５ａに格納される。
【００８８】
既に更新済みの第１の制御装置２０ａでは、試験装置３５ａを用いて、入力アドレスメモリ部２５ａの当該アドレス状態を確認し、第２の制御装置２０ｂの出力アドレスメモリ部３０ａの模擬値と一致しているか否かを確認することでデータ伝送試験の良否判定を行う。
【００８９】
このように構成される第４のデジタル制御システム１０Ｄによれば、データ伝送試験において、更新対象の第２の制御装置２０ｂに模擬信号を入力しても、更新済みの第１の制御装置２０ａではその模擬信号で演算されることなく、出力端の補機２３に影響を与えることはないため、人間系によりジャンパもしくはリフトを使用したハードアイソレーションの作業が不要となり、試験時間の短縮が可能となる。
【００９０】
すなわち、既に更新済みの第１の制御装置２０ａが、前回値メモリ部２６ａを備え、前回値メモリ部２６ａと制御演算部２９ａとを接続する信号経路を接続する一方、入力アドレスメモリ部２５ａと制御演算部２９ａとを接続する信号経路を切り離し可能に構成されるため、従来の制御装置（アナログ制御装置またはデジタル制御装置）からデジタル制御装置２０（２０ｂ，２０ｂ１，２０ｂ２）への更新時におけるインターロック試験と同様の効果をデータ伝送試験においても得ることができる。
【００９１】
なお、第４のデジタル制御システム１０Ｄを構成するデジタル制御装置２０は、必ずしも、図４に示される第４のデジタル制御システム１０Ｄのように、デジタル制御装置２０ａ，２０ｂを接続して構成されるシステムに限定されない。すなわち、デジタル制御装置２０ａ，２０ｂの代わりに、デジタル制御装置２０ａ１，２０ｂ１，２０ａ２，２０ｂ２であっても良い。また、デジタル制御装置２０を構成する際には、試験装置３５を組み込んで構成しても良い。
［第５の実施形態］
【００９２】
図５は、本発明の第５の実施形態に係るデジタル制御システムの一例である第５のデジタル制御システム１０Ｅの構成を示した概略図である。
【００９３】
第５のデジタル制御システム１０Ｅは、第４のデジタル制御システム１０Ｄに対して、機能試験の実施に使用する試験装置３５ａ，３５ｂの代わりに、試験装置３６ａ，３６ｂを接続して構成される点で相違する。そこで、本実施形態の説明では、当該相違点を中心に説明し、同じ構成要素については同じ符号を付して説明を省略する。なお、図４においては、機能試験に関与しない運転監視操作部４０を省略している。また、符号ａ，ｂの扱いについては、上述の実施形態と同様とする。
【００９４】
第５のデジタル制御システム１０Ｅは、ネットワーク１１を介して、例えば、二台等の複数のデジタル制御装置２０（２０ａ，２０ｂ）が接続される。ここで、第１の制御装置２０ａは既に更新済みのデジタル制御装置であり、第２の制御装置２０ｂは今回の更新によって更新されたデジタル制御装置（更新対象）である。また、第５のデジタル制御システム１０Ｅは、第１の制御装置２０ａにデータ伝送試験の実施に使用する試験装置３６ａが、第２の制御装置２０ｂに試験装置３６ｂが接続される。
【００９５】
試験装置３６ａは、入力アドレスメモリ部２５ａおよび切替許可部２７ａと接続されており、入力アドレスメモリ部２５ａに格納される入力アドレス値を表示するとともに切替許可部２７ａへモード切替指令を与える。また、試験装置３６ｂは、出力アドレスメモリ部３０ｂおよび切替許可部２７ａと接続されており、出力アドレスメモリ部３０ｂに模擬値を与えて出力アドレスメモリ部３０ｂに格納される出力アドレス値を表示するとともに切替許可部２７ｂへモード切替指令を与える。
【００９６】
試験装置３６は、データ伝送試験の実行を担う伝送試験部３７と、入出力アドレスの模擬、制御状態および試験結果等の情報をユーザへ視覚的に提示（表示）するモニタ３８と、データを記憶するデータ記憶部３９とを備える。
【００９７】
伝送試験部３７は、データ伝送試験の実行用に予め作成されたプログラムを保持しており、当該プログラムを実行することで、データ伝送試験の実行を担う。伝送試験部３７ａは、入力アドレスメモリ部２５ａに格納される入力アドレス値をモニタ３８に表示させるとともに切替許可部２７ａへモード切替指令を与える。また、伝送試験部３７ｂは、出力アドレスメモリ部３０ｂに模擬値を与えて、出力アドレスメモリ部３０ｂに格納される出力アドレス値をモニタ３８ｂに表示し、切替許可部２７ｂへモード切替指令を与える。
【００９８】
モニタ３８は、ユーザへ視覚的に情報を提示する情報提示機能を有し、例えば、出力アドレスメモリ３０ｂへ与えた模擬値、入力アドレスメモリ部２５ａに格納された入力アドレス値、データ制御装置２０ａ，２０ｂの制御状態およびデータ伝送試験結果等の情報をユーザへ表示する。データ記憶部３９は、記憶領域を有し、この記憶領域にデータ伝送試験等の試験結果を記憶することができる。
【００９９】
続いて、第５のデジタル制御システム１０Ｅにおいて、更新対象となる第２の制御装置２０ｂから更新済みの第１の制御装置２０ａへのデータ伝送試験を行う場合について説明する。
【０１００】
まず、データ伝送試験を開始するに当たって、ユーザ（試験員）は試験装置３６ｂにデータ伝送試験を開始する旨を入力すると、試験装置３６ｂおよび試験装置３６ａは、試験プログラムを実行する。試験プログラムを実行すると、まず、伝送試験部３７ｂが更新対象となる第２の制御装置２０ｂ（データ送信元）の出力アドレスメモリ部３０のアドレスを設定し、伝送試験部３７ａが既に更新済みの第１の制御装置２０ａ（データ受信先）の入力アドレスメモリ部２５のアドレスを設定する。
【０１０１】
第２の制御装置２０ｂ（データ送信元）の出力アドレスメモリ部３０および第１の制御装置２０ａ（データ受信先）の入力アドレスメモリ部２５のアドレスの設定は、例えば、試験範囲アドレスを指定する、または、試験範囲アドレスを設定したデータベースを使用することにより行うことができる。
【０１０２】
また、伝送試験部３７ａ，３７ｂは、第２の制御装置２０ｂと信号取り合いをしている更新済みの第１の制御装置２０ａに影響を与えないようにするため、既に更新済みの第１の制御装置２０ａの切替許可部２７ａを試験モードにし、更新対象の第２の制御装置２０ｂの切替許可部２７ｂを通常モードにする。
【０１０３】
伝送試験部３７が切替許可部２７のモードを切り替えることで、第２の制御装置２０ｂでは、スイッチ２８ｂによって、出力アドレスメモリ部３０ｂと出力バッファ部３１ｂとを接続する信号経路を接続して前回値メモリ部２６ｂと出力バッファ部３１ｂとを接続する信号経路を切り離しておく一方、既に更新済みの第１の制御装置２０ａでは、スイッチ２８ａによって、前回値メモリ部２６ａと出力バッファ部３１ａとを接続する信号経路を接続して出力アドレスメモリ部３０ａと出力バッファ部３１ａとを接続する信号経路を切り離す。
【０１０４】
続いて、試験装置３６ｂの伝送試験部３７ｂは、更新対象となる第２の制御装置２０ｂの出力アドレスメモリ部３０ｂの試験範囲アドレスに対して模擬値を入力する。一方、試験装置３６ａの伝送試験部３７ａは、入力アドレスメモリ部２５ａの試験範囲アドレスの信号状態（入力アドレス値）を受け取り、受け取った入力アドレス値を試験装置３６ｂ（伝送試験部３７ｂ）へ送る。
【０１０５】
伝送試験部３７ｂは、第１の制御装置２０ａにおける入力アドレスメモリ部２５ａの試験範囲アドレスの信号状態（入力アドレス値）と、伝送試験部３７ｂに設定した試験範囲アドレスの模擬状態とが一致していることを自動的に確認し、データ伝送試験の良否判定を行い、良否判定結果をモニタ３８ｂに表示する。なお、伝送試験部３７ｂは、良否判定結果のみならず、設定した試験範囲アドレスの模擬状態等のユーザまたは試験プログラムによって指定された情報をモニタ３８ｂに表示することができる。
【０１０６】
また、試験装置３６ｂは、良否判定結果を含むデータ伝送試験の試験データをデータ記憶部３９ｂに記録する。この結果、データ記憶部３９には、入力アドレスメモリ部２５ａの試験範囲アドレスの信号状態（入力アドレス値）、伝送試験部３７ｂに設定した試験範囲アドレスの模擬状態、および、入力アドレスメモリ部２５ａの入力アドレス値と伝送試験部３７ｂに設定した模擬値との一致不一致等の試験データが記憶される。
【０１０７】
このように構成される第５のデジタル制御システム１０Ｅによれば、第４のデジタル制御システム１０Ｄと同様の効果を奏するのに加えて、模擬値の出力やデータ伝送試験結果の良否判定を試験装置３６が自動で行うことができる。また、試験装置３６にデータ記憶部３９を備えるので、データ記憶部３９にデータ伝送試験の試験データを記憶することができ、記憶したデータの帳票印刷等を実施することができる。従って、データ伝送試験の試験時間を短縮することができ、データ伝送試験の報告書作成等の編集作業を容易化することができる。
【０１０８】
なお、第５のデジタル制御システム１０Ｅを構成するデジタル制御装置２０は、必ずしも、図５に示される第５のデジタル制御システム１０Ｅのように、デジタル制御装置２０ａ，２０ｂを接続して構成されるシステムに限定されない。すなわち、デジタル制御装置２０ａ，２０ｂの代わりに、デジタル制御装置２０ａ１，２０ｂ１，２０ａ２，２０ｂ２であっても良い。
【０１０９】
また、試験装置３６にデータ伝送試験の試験データを記憶する機能を持たせなくても良い場合には、データ記憶部３９を備えない試験装置３６を構成しても良い。さらに、デジタル制御装置２０を構成する際には、試験装置３６を組み込んで構成しても良い。さらにまた、モニタ３８はユーザへ情報を提示する情報提示手段の一例であって、表示以外の他の方法を採用した情報提示手段とすることができる。
【０１１０】
以上、デジタル制御装置２０および複数台のデジタル制御装置２０を接続して構成されるデジタル制御システム１０Ａ〜１０Ｅによれば、更新済みである第１の制御装置２０ａ，２０ａ１，２０ａ２では、その模擬信号（更新対象である第２の制御装置２０ｂ，２０ｂ１，２０ｂ２での演算結果）で演算されることはなく、更新済みである第１の制御装置２０ａ，２０ａ１，２０ａ２の出力端である補機２３ａに影響を与えることはないので、従来のインターロック試験実施前に行っていた人間系によるジャンパまたはリフトを使用したハードアイソレーションの作業が不要となり、試験時間を短縮することができる。
【０１１１】
また、第２のデジタル制御システム１０Ｂによれば、更新済みである第１の制御装置２０ａ１にシミュレータ３２を接続してインターロック試験を行うことにより、実際のプラント運転に近い状態でのインターロック試験を行うことができる。
【０１１２】
さらに、第４のデジタル制御システム１０Ｄによれば、インターロック試験時のみならず伝送試験時においても、更新済みである第１の制御装置２０ａ，２０ａ１，２０ａ２の出力端である補機２３ａに影響を与えることのないデジタル制御システムを提供することができる。
【０１１３】
さらにまた、第５のデジタル制御システム１０Ｅによれば、試験装置３６が、伝送送信元アドレスへの信号模擬およびデータ伝送試験結果の良否判定を自動で行うことができるため、データ伝送試験時間の短縮が図れる。また、試験装置３６にはデータ伝送試験の試験データ結果を記憶することができるので、データの記憶および帳票印刷等を実施することができ、編集作業等を容易にすることができ、データ伝送試験時間の短縮が図れる。
【０１１４】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階では、上述した実施例以外にも様々な形態で実施することが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行なうことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１１５】
１０Ａ〜１０Ｅ  デジタル制御システム
１１  ネットワーク
２０ａ，２０ａ１，２０ａ２  第１の制御装置（更新済み制御装置）
２０ｂ，２０ｂ１，２０ｂ２  第２の制御装置（更新対象制御装置）
２１（２１ａ，２１ｂ）  伝送機能部
２２（２２ａ，２２ｂ；２２ａ１，２２ｂ１；２２ａ２，２２ｂ２）  コントローラ
２３（２３ａ，２３ｂ）  補機
２５（２５ａ，２５ｂ）  入力アドレスメモリ部
２６（２６ａ，２６ｂ）  前回値メモリ部
２７（２７ａ，２７ｂ）  切替許可部
２８（２８ａ，２８ｂ）  スイッチ
２９（２９ａ，２９ｂ）  制御演算部
３０（３０ａ，３０ｂ）  出力アドレスメモリ部
３１（３１ａ，３１ｂ）  出力バッファ部
３２  シミュレータ
３５（３５ａ，３５ｂ）  試験装置
３６（３６ａ，３６ｂ）  試験装置
３７（３７ａ，３７ｂ）  伝送試験部
３８（３８ａ，３８ｂ）  モニタ
３９（３９ａ，３９ｂ）  データ記憶部
４０  運転監視操作部
Ｓ１  コピー許可信号
Ｓ２  切替許可信号
【図１】
0005762871.tif 000002
【図２】
0005762871.tif 000003
【図３】
0005762871.tif 000004
【図４】
0005762871.tif 000005
【図５】
0005762871.tif 000006