(57)【特許請求の範囲】
【請求項１】
混合金属酸化物をベースとするメモリスタであって、
少なくとも３つの交代層を含んでいるメモリスタ、すなわち、
２つの導電体層の間に活性層が位置しており、
上記活性層は、混合酸化物であり、
上記混合金属酸化物の第一の成分がジルコニウムまたはハフニウムであり、
上記混合金属酸化物の第二の成分が、スカンジウムまたはルテチウムであり、
上記混合酸化物の構成要素の比率を％で示すと以下の通りであるメモリスタ：
上記第一の成分は、６０％〜９９％、
上記第二の成分は、４０％〜１％。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は、適切な材料をベースとするマイクロサイズの電子デバイスおよびナノサイズの電子デバイスに関する。また、本発明は、安定な特性および再現可能な特性を備えるメモリスタデバイスをベースとするコンピュータシステムの製造に使用され得る。
【０００２】
人工の神経回路網のアナログのアーキテクチャの使用は、古典的なノイマン型計算機において一般に使用されるデジタル方式と比較して、コマンド処理の方式を最大限活用することを可能とするコンピュータシステムの製造について、新たな展望を開く。
【０００３】
提案される神経の形態を有するシステムの心臓部は、メモリスタ（通過する電荷に比例して電気抵抗が変化するバイポーラデバイス）である。上記メモリスタの電気的な特性は、その動作の履歴によって決定される。そのことは、生物の神経系におけるシナプスの特性と類似している。電気回路における４番目の受動素子であるメモリスタの概念（メモリスタは抵抗器＋記憶装置であること）は、１９７１年に初めて導入された［L.O. Chua, IEEE Trans. Circuit Theory 1971, 18, p. 507］。２００８年まで、上記メモリスタのシステムは、信号処理のシミュレーション、非線形半導体系の挙動、電気化学過程および人間の脳神経のシミュレーションのための数学的な抽象概念として使用されるのみであった。しかしながら、実際には、微視的構造に関して、電気抵抗の変化が無視できるほどわずかであったので、上記メモリスタの効果は、実証されなかった。例えば、酸素空孔が、約５ｎｍの厚さの二酸化チタン（ＴｉＯ２）層において、移動する場合に、電界の印加における超微細誘電体層における電荷の流れのために、上記メモリスタの効果が、ナノスケールの金属−誘電体−金属の構造体において起こり得ることを、ヒューレット・パッカード社の研究者が、ナノスケールの構造物を作製する機会が生じた際に、初めて実験的に示した［DB Strukov, G.S. Snider, D.R. Stewart, R.S. Williams. The missing memristor found. Nature 2008 , 453 , p. 80; Williams R.S., Yang J., Pickett M., Ribeiro G., Strachan J.P. Memristors based on mixed-metal-valence compounds. WO2011028208. 10.03.2011］。最近は、対称的なＰｔ電極を備える酸化チタンの層における抵抗切替機構が、包括的に研究されている［J.J. Yang et al. Memristive switching mechanism for metal/oxide/metal nanodevices. Nature Nanotechnology 2008, 3, p. 429; J.P. Strachan, J.J. Yang et al. Nanotechnology 2009, 20, p. 485701］。
【０００４】
遷移金属酸化物をベースとするメモリスタを含んでいる、メモリスタの大部分の種類において、例えば、動作過電圧、低インピーダンス状態における抵抗値および高インピーダンス状態における抵抗値等のパラメータに関する値における安定性の不足および再現が不可能なことは、いまだ未解決の問題のままである［S. H. Jo, T. Chang, I. Ebong et al. Nanoscale Memristor Device as Synapse in Neuromorphic Systems. Nano Lett. 2010, 10, p. 1297; Q. Xia, J. J. Yang, Wei Wu et al. Self-Aligned Memristor Cross-Point Arrays Fabricated with One Nanoimprint Lithography Step. Nano Lett. 2010, 10, p. 2909］。この問題は、多くの場合、各々のメモリスタのセルの稼働時間によって解決される［Q. Xia, J. J. Yang, Wei Wu et al. Self-Aligned Memristor Cross-Point Arrays Fabricated with One Nanoimprint Lithography Step. Nano Lett. 2010 , 10 , p. 2909］。しかしながら、この方法は、個々のセルが、十分長期間にわたるインターバルの後に参照され得る場合においても、メモリスタの特性（特に神経の形態を有するシステムにおけるアナログのアーキテクチャに特有な特性に関する）の長期間の安定性を保証するものではない。
【０００５】
メモリスタの特性が不安定である主要な原因は、メモリスタのセルの非理想的なジオメトリーまたは非理想的な活性層に起因する、メモリスタの活性層における電界の不均一な分布である。従って、メモリスタの特性における安定性を改善するために２つの方法が存在する：上記２つの方法は、ジオメトリーを改善すること、同様にメモリスタの活性層および電極を形成するための新たな材料および新たな方法を探すことである。理想的には、両者の方法が並行して用いられるべきであるが、メモリスタの基本セルを改善することが可能となるので、後者の方法が主たる方法となる。
【０００６】
上述したとおり、メモリスタの効果は、Ｐｔ−ＴｉＯ２−ＴｉｎＯ２ｎ−１−Ｐｔ系に関して、２００８年に初めて示された［D.B. Strukov, G.S. Snider, D.R. Stewart, R.S. Williams. The missing memristor found. Nature 2008, 453, p. 80］。最近、種々の代替材料が、メモリスタの活性層として用いるために提案されている。メモリスタの効果は、ナノ空孔−イオン溶液系において［M. Krems, Y.V. Pershin, M. Di Ventra. Nano Lett. 2010 , 10 , p. 2674］、導電性ポリマーをベースとする装置において［T. Berzina, S. Erokhina, P. Camorani et al. Applied materials & interfaces 2009 , 1 , p. 2115］、そして、タンパク質の分子上にて［Dianzhong W. Manufacturing method for protein structure quick switch memristor array. CN101630662. 20.02.2010］示され、ナノ粒子が、集合し［Kim Т.Н., Cheon J.W., Jang J.-T. Nanoparticle assembly-based switching device. WO2010062127. 03.06.2010］、特に単結晶のマグネタイトのナノ粒子（Ｆｅ３Ｏ４）が、集合する［Т.Н. Kim, E.Y. Jang, N.J. Lee et al. Nano Lett. 2009, 9, p. 2229］。しかしながら、上記の材料をベースとするメモリスタは、集積回路を作製するための近代シリコン技術についての特色のない方法によって形成される。それゆえに、メモリスタの活性層としてこれらの材料を使用することは、実質的に、最近の製品の内部にメモリスタを組み込むことの妨げになる。
【０００７】
上記組み込みを単純化し、製造のコストを削減するために、３層の構造体が、メモリスタの活性層として用いられる。そして、上記３層の構造体は、ｎ型半導体、真性半導体およびｐ型半導体の、数ナノメートルの厚さの、連続的な層から成る［Wen D., Bai X. Nanostructure quick-switch memristor and method of manufacturing the same. WO 2011000316 . 06.01.2011］。高インピーダンス状態から低インピーダンス状態への比較的速い速度での切り替え、および逆方向の比較的速い速度での切り替え（ＰＩＮダイオードに類似する）は、上記のメモリスタデバイスの付加的な利点である。しかしながら、上記のメモリスタの特性は、再現性が不十分である。そのことは、ナノ電極を用いる場合、数ナノメートルの厚さを備えるドープされた半導体層におけるドーパントの凝集および分布が、メモリスタのセルの抵抗値に大きく寄与し得るという事実によって規定される。
【０００８】
広範囲にわたる材料がメモリスタの活性層として用いられてきたにもかかわらず、金属−誘電体−金属のナノ構造体は、最もよく知られており、最も有望な材料のままである。この種類の構造体は、上で述べた多くの構造体とは対照的に、シリコン集積回路についての最先端の技術について用いられる従来の方法によって、形成される。従って、メモリスタの作製のために、金属−誘電体−金属のナノ構造体を広範囲に使用することが、最近の製品の内部に上記のメモリスタデバイスを潜在的に組み込むことについての利便性および効率性によって決定される。その上、メモリスタの技術に適用する際の、金属酸化物（特に、遷移金属酸化物）の可能性は、いまだ完全には研究されていない。
【０００９】
従来のＴｉＯ２−ＴｉｎＯ２ｎ−１の層において、フィルムの厚さ方向の電荷担体（酸素空孔）の分布は、ランダムな性質のものであり、メモリスタの電荷担体の効果的な調節のために、活性層の容量内部に調整されたドーピングのプロファイルを作成することが注目されている［Quitoriano N.J., Kuekes P.J., Yang J. Controlled placement of dopants in memristor active regions. WO2010085225. 29.07.2010］。類似した結果が、多くの価電子を有する元素を活性層の容量内へイオン注入し、続けてアニール処理を行うことによって、得られ得る［Tang D., Xiao N. Method for forming memristor material and electrode structure with memristance. US20090317958. 24.12.2009］。このことが行われた場合、負電荷を帯びた空孔が豊富な領域が、一定の深さにて形成される。しかしながら、イオン注入を用いることは、１０ｎｍ以上のフィルム厚さにおける、注入される原子、およびそれに対応する電荷担体が豊富な領域の量、並びに、分布を正確に調節し、柔軟に調整することを可能とする。メモリスタの活性層は、多くの場合、約３ｎｍ〜１０ｎｍの厚さを有しているので、上記のイオン注入法は、ドーパントの均一な分布を形成するために最適ではない。従って、上記のイオン注入法は、メモリスタの特性における安定性を改善しない。
【００１０】
多くの有望な酸化物が、メモリスタの活性層のための材料として用いられるために提案されている［Williams RS, Yang J., Pickett M., Ribeiro G., Strachan JP Memristors based on mixed-metal-valence compounds. WO2011028208. 10.03.2011］：
ＴｉＯ２−ＴｉｎＯ２ｎ−１、ここでｎ＝３〜９、
ＺｒＯ２−Ｚｒ２−ｘ、ここで、ｘ＝０．０１〜０．５、
ＨｆＯ２−ＨｆＯ２−ｘ、ここで、ｘ＝０．０１〜０．５、
ＴｉａＺｒｂＨｆｃＯ２−（ＴｉｄＺｒｅＨｆｆ）ｎＯ２ｎ−１、ここで、ａ＋ｂ＋ｃ＝１、ｄ＋ｅ＋ｆ＝１、ｎ＝３〜１５、
ＶＯ２−ＶｎＯ２ｎ−１、ここで、ｎ＝３〜９、
ＶａＮｂｂＴａｃＯ２−（ＶｄＮｂｅＴａｆ）ｎＯ２ｎ−１、ここで、ａ＋ｂ＋ｃ＝１、ｄ＋ｅ＋ｆ＝１、ｎ＝３〜１２、
Ｎｂ２Ｏ５−ＮｂＯ２、
Ｎｂ２Ｏ５−多成分性酸化物Ｎｂ（酸化度、＋５または＋４）（Ｎｂ２Ｏ５−ＮｂＯ２＋ｘを含んでいる）、ここでｘ＝−０．５〜０．５、
Ｔａ２Ｏ５−ＴａＯ２、
Ｔａ２Ｏ５−多成分性酸化物Ｔａ（酸化度、＋５または＋４）（Ｔａ２Ｏ５−ＴａＯ２＋ｘを含んでいる）、ここでｘ＝−０．５〜０．５、
ＭｏＯ３−ＭｏｎＯ３ｎ−１、ここで、ｎ＝４〜１２、
ＷＯ３−ＷｎＯ３ｎ−１、ここで、ｎ＝４〜１２、
ＣｒａＭｏｂＷｃＯ３−（ＣｒｄＭｏｅＷｆ）ｎＯ３ｎ−１、ここで、ａ＋ｂ＋ｃ＝１、ｄ＋ｅ＋ｆ＝１、ｎ＝４〜１５、
Ｆｅ２Ｏ３−Ｆｅ３Ｏ４、
Ｎｉ２Ｏ３−Ｎｉ３Ｏ４、
Ｃｏ２Ｏ３−Ｃｏ３Ｏ４。
【００１１】
提示された酸化物の広範囲にわたるリストは、ＡＢＯｘ型の混合酸化物（ここで、Ａは、二価または三価の元素であり、Ｂは、チタニウム、ジルコニウムまたはハフニウムである）の広範囲のクラスを考慮していない。この種類の酸化物は、広範囲の物理的および構造的な特性を有しており、そのことが、電荷担体の凝集、導電率の値、メモリスタの活性層の均一性の度合いを柔軟に調整することを可能とし、その結果、メモリスタの特性における安定性を改善することが可能となる。
【００１２】
先行技術として認められた多くの技術的に近いデバイスは、Ａ４＋Ｂ４＋Ｏ３−型混合酸化物（ここで、Ａは二価の元素、Ｂは、チタニウム、ジルコニウムまたはハフニウムである）をベースとするメモリスタである［Quitoriano N.J., Ohlberg D.; Kuekes P.J., Yang J. Using alloy electrodes to dope memristors. WO2010085226. 29.07.2010］。
【００１３】
チタニウム原子、ジルコニウム原子またはハフニウム原子のイオン半径と、第２族の金属原子のイオン半径とは、その大きさが大きく異なる（ＭｇおよびＴｉの一対は除く）ので、その結合エンタルピーは、正の値となり、その結合エネルギーは、十分高くなる。その結果、上記メモリスタは、均一性および導電性が比較的低くなってしまう。言い換えると、上記活性層において、電界の分布が不均一となり、従って、メモリスタの特性における、安定性および再現性が乏しくなる。
【００１４】
本発明の目的は、電流がメモリスタを通過する際にその抵抗値が変化する、メモリスタの特性（動作過電圧、低インピーダンス状態における抵抗値および高インピーダンス状態における抵抗値）における安定性、並びに、再現性の増大である。
【００１５】
上記目的は、少なくとも３つの交代層（すなわち、２つの導電層の間に活性層が位置しており、上記活性層は、混合酸化物であり、上記混合酸化物の第一の成分がチタニウム、ジルコニウムまたはハフニウムであり、第二の成分が、本発明に係る金属であって、それぞれ、チタニウム、ジルコニウムまたはハフニウムのイオン半径の０．７倍〜１．２倍の大きさと等しいイオン半径を有する三価の金属であり、混合酸化物の構成要素の比率を％で示すと以下の通りである：第一の成分は、６０％〜９９％、第二の成分は、４０％〜１％）から成る、混合金属酸化物ベースのメモリスタを提供することによって達成される。
【００１６】
さらに、混合金属酸化物が、第一の成分としてチタニウムを含んでいる場合は、アルミニウムまたはスカンジウムが、第二の成分として用いられる。混合金属酸化物が、第一の成分としてジルコニウムまたはハフニウムを含んでいる場合は、スカンジウム、イットリウムまたはルテチウムが、第二の成分として用いられる。
【００１７】
以下の図は、提案される素子を説明する。図１：メモリスタのダイアグラム、図２：メモリスタの活性層における第一の副層および第二の副層。
【００１８】
上記混合金属酸化物ベースのメモリスタは、底部の導電性電極２と頂部の導電性電極３との間に位置する活性層１を含んでいる。活性層１は、第一の活性副層４および第二の活性副層５から成る。第二の活性副層５は、活性層１の隣接境界領域６および電極３の境界領域７を含んでいる。電源８は、電極２および電極３に接続される。さらに、電流計９が、上記回路内に接続される。
【００１９】
活性層１は、ＡＢＯx型の混合酸化物であり、ここで、成分Ｂは、チタニウム、ジルコニウムまたはハフニウムであり、一方、成分Ａは、成分Ｂのイオン半径の大きさと近い大きさのイオン半径を有する三価の金属である。この場合は、成分Ｂがチタニウムである場合、その後、アルミニウムまたはスカンジウムが成分Ａとして選択されることとなる。成分Ｂがジルコニウムまたはハフニウムである場合、成分Ａは、スカンジウム、イットリウムまたはルテチウムとなる。
【００２０】
活性層１は、電荷を移動させることを可能とする材料である。混合酸化物である上記活性層における電荷担体は、酸素空孔である。上記電極の化学組成および構造に応じて、電源８を用いて、電極間に特定の大きさまたは極性の電界を印加することは、以下の効果のうち少なくとも１つの効果をもたらす：１）電極３を通過する酸素原子の拡散、および電極３と活性層１との界面における酸素原子の凝集；２）活性層１と接する、電極３の境界領域７の酸化（または回復）および、その結果、頂部の電極と活性層との界面または底部の電極と活性層の界面に近い酸素空孔が過剰（または不足）となること。従って、上記の電界の印加は、上記活性層における電荷担体の凝集、および、上記活性層の厚さ方向における電荷担体の分布を変化させる。上記活性層の抵抗値が変化し、変化は、電流計９を用いて記録される。
【００２１】
従って、活性層１は、機能的に２つの副層（第一の活性副層４および第二の活性副層５）に分けられ得る。第一の活性副層４は、名目上、半導体または誘電体である。従って、第一の活性副層４は、イオンを移動させることが可能であり、その場合において、上記イオンは、不純物原子と類似する役割を果たし、かつ、電荷担体である。すなわち、実質的には、第一の活性副層４は、イオン伝導率の低い導体である。第一の活性副層４が備えるこの特性は、メモリスタを通過する電荷担体の流れを調節するために必要とされる。第二の活性副層５は、第一の活性副層４に対する電荷担体の源である。混合金属酸化物をベースとするメモリスタに関して、第二の活性副層５は、電圧の印加における、酸化および回復にさらされる電極３の境界領域７と、電極３の境界領域７の酸化の間において、上記酸素空孔が豊富であり、電極３の境界領域７の回復の間において、上記酸素空孔が枯渇する、活性層１の隣接境界領域６とのセットである。
【００２２】
電源８由来の電界を印加する場合、上記活性層における、電極２と電極３との間の上記酸素空孔は、第一の活性副層４と第二の活性副層５との間の境界の偏りのために、上記デバイスの垂直軸に沿ってナノメートルの距離を漂流し、結果として、上記メモリスタの抵抗値を変動させる。
【００２３】
上述の混合金属酸化物は、上記活性層の材料として用いられ、かつ、チタニウム原子、ジルコニウム原子またはハフニウム原子のイオン半径と３族の金属原子のイオン半径とは、ほとんど差異はない（３族の金属原子のイオン半径は、一般的に、チタニウム原子、ジルコニウム原子またはハフニウム原子のイオン半径の約０．７倍〜約１．２倍の大きさである）ので、その結合エンタルピーは、負の値となり、その結合エネルギーは、かなり小さくなる。特に、ジルコニウムのイオン半径の大きさ（イオン半径の表に従って、０．０７９ｎｍ）に対する、イットリウムのイオン半径の大きさ（イオン半径の表に従って、０．０９３ｎｍ）の割合は、１．１８である。適切なことには、Ｙ０．１Ｚｒ０．９Ｏｘの混合酸化物におけるジルコニウムとイットリウムとの結合エンタルピーは、負の値であり、約−０．０５ｅＶ／カチオンである一方、結合エネルギーは、小さく、０．０３ｅＶ／カチオンである。
【００２４】
負の値の結合エンタルピーおよび低い値の結合エネルギーを備える、上記混合金属酸化物をベースとするメモリスタの活性層は、高い均一性および導電性を備えることとなる。言い換えると、上記活性層は、上記混合金属酸化物をベースとするメモリスタにおける、非常に安定的であり、再生可能な特性を提供することとなる。
【００２５】
［クレームに係るメモリスタの実施例］
［実施例１］
９種類の混合金属酸化物をベースとするメモリスタにおける、スイッチマトリックスを実施するために、１ｃｍ×１ｃｍの大きさの基板が、シリコン・ウエハーから切り出され、用いられた。上記基板と上記スイッチマトリックスとの絶縁性のために、１００ｎｍの厚さのＳｉＯ２である酸化物が、室内環境にて１０００℃で熱的酸化されることによって、上記基板上において形成された。続いて、電子ビームによるリソグラフィの方法を用いて、３つの底部電極が、上記基板の中央にて形成され、幅３００ｎｍおよび長さ５０ミクロンを有する長方形の一片として、パラジウム製である、一群の平行なナノワイヤーを構成した。上記ナノワイヤー間の距離は、５μｍであった。上述のパラジウム層の厚さは、２０ｎｍであった。
【００２６】
電子ビームによるリソグラフィの個々のサイクルにおいて、１００×１００μｍ２の３つのパラジウム導体パッド、並びに、幅３００ｎｍおよび厚さ１００ｎｍのパラジウムワイヤーが作製され、上記底部電極と上記パラジウムのパッドとの間に、電気接触が与えられた。
【００２７】
活性層は、形成された上記底部電極と共に、上記基板上に堆積された。この目的のために、厚さ２０ｎｍのＡｌ０．１５Ｔｉ０．８５Ｏｘ混合酸化物が、原子積層堆積の方法によって、適用された。Ａｌ０．１５Ｔｉ０．８５Ｏｘのフィルムは、基板の温度３００℃にて、以下の反応サイクルの反復と共に、堆積された：第一のサイクル、Ａｌ（ＣＨ３）３−Ｈ２Ｏ、および、２４のサイクル、Ｔｉ（ＯＣ２Ｈ５）４−Ｈ２Ｏ。上記サイクルの全体の数は、５００サイクルであった。
【００２８】
Ａｌ０．１５Ｔｉ０．８５Ｏｘ誘電体層による、上記底部電極の導体パッドの完全な被覆および電気絶縁性を防ぐために、上記誘電体層の適用に先行して、上述のサンプルの表面は、ポリメチルメタクリレートの電子レジストを用いて完全に被覆された。上記サンプルの中央において、２５μｍ×２５μｍの大きさの正方形の窓が、電子ビームによるリソグラフィを用いて開かれた。その後に、上記混合酸化物が適用された。上記レジストの除去において、上記誘電体層は、電極の中央部分のみに残留する一方、そのエッジ部分は、導電性が維持された。
【００２９】
さらに、電子ビームによるリソグラフィを用いて、３つの頂部電極が形成され、お互いに平行であり、上記底部電極と直交する、一群のチタニウムのナノワイヤーを構成した。上記頂部電極は、３００ｎｍの幅および５０μｍの長さを有し、上記ナノワイヤー間の距離は、５μｍであった。上述のチタニウム層の厚さは、５０ｎｍであった。上記頂部電極は、上記サンプル上に配置されたことから、上記頂部電極は、上記底部電極に対して９つの交差点を形成した。この場合、パラジウムナノワイヤーおよびチタニウムナノワイヤーの断面は、長方形であった。
【００３０】
電子ビームによるリソグラフィの個々のサイクルにおいて、１００×１００μｍ２の大きさの３つのパラジウムの導体パッド、並びに、幅３００ｎｍおよび厚さ１００ｎｍのパラジウムワイヤーが作製され、上記頂部電極と上記パラジウムのパッドとの間に、電気接触が与えられた。
【００３１】
塩化第二鉄水溶液中における銅エッチングの標準的な方法を使用して、側面の大きさ３×３ｍｍ２の銅の正方形導体パッドを備える基板が、３×３ｃｍ２の大きさの、ホイルで覆われたガラス繊維の積層体から製造された。
【００３２】
上記基板上における上記ナノワイヤーと上記導体パッドとの間の電気接触が、熱圧縮溶接を用いて、直径２５μｍの金のワイヤーによって与えられた。
【００３３】
上記頂部電極と底部電極との間の対によって、メーターであるＡｇｉｌｅｎｔ Ｕ２７２２Ａは、連結され、電源装置および電流計を含んでいた。上記メーターのための標準的な制御ソフトウェアが、−２．５Ｖ〜２．５Ｖの電圧範囲において、電流−電圧の特性を測定するために使用され、同様に、高インピーダンス状態から低インピーダンス状態へとメモリスタを切り替え、かつ、逆に低インピーダンス状態から高インピーダンス状態へとメモリスタを切り替えるために使用された。メモリスタの、高インピーダンス状態および低インピーダンス状態の抵抗値は、高インピーダンス状態から低インピーダンス状態への切り替え、および、逆に低インピーダンス状態から高インピーダンス状態への切り替えを１０３サイクルにわたって行った平均値として求めた。
【００３４】
Ａｌ０．１５Ｔｉ０．８５Ｏｘ混合酸化物をベースとする、形成された上述の９つのメモリスタは、以下の特性を示した：高インピーダンス状態から低インピーダンス状態への動作過電圧は、２．１±０．２Ｖであった。０．３Ｖの電圧にて測定された高インピーダンス状態における抵抗値は、ＲＯＦＦ＝１２２００±５００オーム、ＲＯＮ＝９３０±５０オームであった。高インピーダンス状態における抵抗値と低インピーダンス状態における抵抗値との最大の差は、５．５％以内であり、動作過電圧の差は、１０％を越えなかった。これらの結果は、上記活性層としてのＡｌ０．１５Ｔｉ０．８５Ｏｘ混合酸化物の使用によって、高安定性、かつ、良好な再現性の特性を備えるメモリスタのナノ構造体の作製が可能となることを示す。
【００３５】
［実施例２］
上記メモリスタを実施する第二の例は、第一の例と技術的に類似している。上記２つの例の違いは、以下のものである：１）スイッチマトリックスが、１６種のメモリスタによって形成された；２）上記活性層が、５ｎｍの厚さのＹ０．１Ｚｒ０．９Ｏｘ混合酸化物によって形成された；３）ジルコニウムが、頂部電極として堆積された。上記ジルコニウム層は、２ｎｍの厚さを有し、上記活性層と直接接していた。上記ジルコニウム層は、１０ｎｍの厚さのパラジウムを用いて被覆された。
【００３６】
上述のＹ０．１Ｚｒ０．９Ｏｘ混合酸化物をベースとする１６種の形成されたメモリスタは、以下の特性を示した：高インピーダンス状態から低インピーダンス状態への動作過電圧は、１．６±０．１Ｖであった。０．２Ｖの電圧にて測定された高インピーダンス状態における抵抗値は、ＲＯＦＦ＝１４５０±７０オーム、ＲＯＮ＝１１０±７オームであった。高インピーダンス状態における抵抗値と低インピーダンス状態における抵抗値との差は、６％以内であった。これらの得られた結果は、上記活性層としてのＹ０．１Ｚｒ０．９Ｏｘ混合酸化物の使用によって、高安定性、かつ、良好な再現性の特性を備えるメモリスタのナノ構造体の作製が可能となることを示す。
［実施例３］
上記メモリスタを実施する第三の例は、第一の例と技術的に類似している。上記２つの例の違いは、以下のものである：１）上記活性層が、６ｎｍの厚さのＬｕ０．４５Ｚｒ０．６５Ｏｘ混合酸化物によって形成された；２）ジルコニウムが、頂部電極として堆積された。上記ジルコニウム層は、２ｎｍの厚さを有し、上記活性層と直接接していた。上記ジルコニウム層は、１０ｎｍの厚さのパラジウムを用いて被覆された。
【００３７】
上述のＬｕ０．４５Ｚｒ０．６５Ｏｘ混合酸化物をベースとする９種の形成されたメモリスタは、以下の特性を示した：高インピーダンス状態から低インピーダンス状態への動作過電圧は、２．１±０．２Ｖであった。０．２Ｖの電圧にて測定された高インピーダンス状態における抵抗値は、ＲＯＦＦ＝１０１５０±６００オーム、ＲＯＮ＝６２００±２００オームであった。高インピーダンス状態における抵抗値と低インピーダンス状態における抵抗値との差は、６％以内であった。動作過電圧の差は、１０％を越えなかった。上述の得られた結果は、上記活性層としてのＬｕ０．４５Ｚｒ０．６５Ｏｘ混合酸化物の使用によって、高安定性、かつ、良好な再現性の特性を備えるメモリスタのナノ構造体の作製が可能となることを示す。
【００３８】
従って、既知のメモリスタの特性と本発明独自の特性とを組み合わせることによって、新たな技術的な結果を得ることが可能である（すなわち、メモリスタの特性の安定性および再現性を改善することが可能である）。電流がメモリスタを通過する場合に、メモリスタの活性層の均一性および導電性が増大することにより、上記メモリスタの抵抗値が変動する。
【図面の簡単な説明】
【００３９】
【図１】図１は、メモリスタのダイアグラムを示す。
【図２】図２は、メモリスタの活性層における第一の副層および第二の副層を示す。
【図１】
0005827414.tif 000002
【図２】
0005827414.tif 000003