(57)【特許請求の範囲】
【請求項１】
第１電極がグランドに接続される第１コンデンサの第２電極に入力側が接続され、第１バイアス電圧が印加される第１インバータと、
前記第１インバータの出力側に入力側が接続された第２インバータと、
前記第２インバータの出力側に入力側が接続され、かつ前記第１コンデンサの第２電極に一端が接続されたサーミスタ抵抗素子の他端に出力側が接続され、第２バイアス電圧が印加される第３インバータと、
前記第２インバータの出力側に入力側が接続され、かつ前記第１コンデンサの第２電極に一端が接続された基準抵抗素子の他端に出力側が接続され、第３バイアス電圧が印加される第４インバータと、
前記第１インバータの出力側に入力側が接続され、かつ前記第１コンデンサの第２電極に第１電極が接続された第２コンデンサの第２電極に出力側が接続され、前記第１バイアス電圧が印加される第５インバータと、
を備え、
前記第１バイアス電圧は、前記第１コンデンサ、前記第２コンデンサ、及び前記基準抵抗素子によって定まる発振周波数が予め定められた周波数になるようにレベルが調整されており、
前記第２バイアス電圧は、前記第１バイアス電圧と、動作状態またはハイインピーダンス状態のいずれとするかを定める第１信号の電圧と、に基づいて生成され、
前記第３バイアス電圧は、前記第１バイアス電圧と、動作状態またはハイインピーダンス状態のいずれとするかを定める第２信号の電圧と、に基づいて生成され、
前記第３インバータが動作状態、及び前記第４インバータがハイインピーダンス状態であり、前記第１インバータ及び前記第５インバータの各々は、前記第１バイアス電圧に応じた遷移時間で動作する、
半導体集積回路。
【請求項２】
前記第１バイアス電圧は、前記第３インバータをハイインピーダンス状態、及び前記第４インバータを動作状態として、前記第１コンデンサ、前記第２コンデンサ、及び前記基準抵抗素子によって定まる発振周波数が予め定められた周波数になるようにレベルが調整された、
請求項１に記載の半導体集積回路。
【請求項３】
入力信号に基づいて電圧レベルが調整される前記第１バイアス電圧を出力するバイアス回路を備え、
前記第１インバータ及び前記第５インバータは、前記バイアス回路から前記第１バイアス電圧が印加され、かつ前記第１バイアス電圧の前記電圧レベルに応じた遷移時間で動作する、請求項１または請求項２に記載の半導体集積回路。
【請求項４】
前記第２インバータは、前記第１バイアス電圧が印加され、かつ前記第１バイアス電圧に応じた遷移時間で動作する、請求項１から請求項３のいずれか１項に記載の半導体集積回路。
【請求項５】
第１電極がグランドに接続される第１コンデンサの第２電極に入力側が接続され、第１バイアス電圧が印加される第１インバータと、
前記第１インバータの出力側に入力側が接続された第２インバータと、
前記第２インバータの出力側に入力側が接続され、かつ前記第１コンデンサの第２電極に一端が接続されたサーミスタ抵抗素子の他端に出力側が接続され、第２バイアス電圧が印加される第３インバータと、
前記第２インバータの出力側に入力側が接続され、かつ前記第１コンデンサの第２電極に一端が接続された基準抵抗素子の他端に出力側が接続され、第３バイアス電圧が印加される第４インバータと、
前記第１インバータの出力側に入力側が接続され、かつ前記第１コンデンサの第２電極に第１電極が接続された第２コンデンサの第２電極に出力側が接続され、前記第１バイアス電圧が印加される第５インバータと、
を備え、
前記第１バイアス電圧は、前記第１コンデンサ、前記第２コンデンサ、及び前記基準抵抗素子によって定まる発振周波数が予め定められた周波数になるようにレベルが調整されており、
前記第２バイアス電圧は、前記第１バイアス電圧と、動作状態またはハイインピーダンス状態のいずれとするかを定める第１信号の電圧と、に基づいて生成され、
前記第３バイアス電圧は、前記第１バイアス電圧と、動作状態またはハイインピーダンス状態のいずれとするかを定める第２信号の電圧と、に基づいて生成され、
前記第３インバータが動作状態、及び前記第４インバータがハイインピーダンス状態であり、前記第１インバータ及び前記第５インバータの各々は、前記第１バイアス電圧に応じた遷移時間で動作する、半導体集積回路において、
前記第３インバータをハイインピーダンス状態、及び前記第４インバータを動作状態として、前記第１コンデンサ、前記第２コンデンサ、及び前記基準抵抗素子に基づいた第１発振周波数が、予め定められた発振周波数となる場合の前記第１バイアス電圧の第１電圧レベルを測定し、
かつ、前記第３インバータを動作状態、及び前記第４インバータをハイインピーダンス状態として、前記第１電圧レベルの前記第１バイアス電圧を前記第１インバータ及び前記第５インバータに印加した際の前記第１コンデンサ、前記第２コンデンサ、及び前記サーミスタ抵抗素子に基づいた第２発振周波数を測定して、前記第２発振周波数と前記第１発振周波数との周波数比を、測定温度を変化させて測定温度毎に算出し、測定温度と前記周波数比との対応関係を取得する工程と、
前記第３インバータをハイインピーダンス状態、及び前記第４インバータを動作状態として、前記第１コンデンサ、前記第２コンデンサ、及び前記基準抵抗素子に基づいた第３発振周波数が、予め定められた発振周波数となる場合の前記第１バイアス電圧の第２電圧レベルを測定し、
かつ、前記第３インバータを動作状態、及び前記第４インバータをハイインピーダンス状態として、前記第２電圧レベルの前記第１バイアス電圧を前記第１インバータ及び前記第５インバータに印加した際の前記第１コンデンサ、前記第２コンデンサ、及び前記サーミスタ抵抗素子に基づいた第４発振周波数を測定して、前記第４発振周波数と前記第３発振周波数との周波数比を算出し、算出した周波数比と、前記対応関係と、に基づいて測定温度を算出する工程と、
を備えた測定温度検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路及び測定温度検出方法、特にＲＣ発振回路である半導体集積回路及び当該半導体集積回路による測定温度検出方法に関するものである。
【背景技術】
【０００２】
一般に、サーミスタ抵抗等の抵抗性センサーを用いた、ＲＣ発振回路（ＲＣ−ＡＤＣ）が知られている。また、当該ＲＣ発振回路を用いて温度（測定温度）を検出する方法が知られている。
【０００３】
このようなＲＣ発振回路として、例えば、特許文献１に記載の測温用発振回路がある。特許文献１に記載の測温用発振回路では、測定結果に与えるトランジスタのＯＮ抵抗の影響を小さくするため、クロックドインバータ等を用いて、コンデンサの充放電のスイッチングを行い、充電時、放電時ともに、基準抵抗またはサーミスタを通して発振を行うことにより、基準抵抗またはサーミスタを駆動するクロックドインバータのＯＮ抵抗の影響を小さくすることが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平１０−２６５６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら特許文献１に記載の技術では、トランジスタのＯＮ抵抗の影響が小さいながらも残るため、残留するＯＮ抵抗の影響が問題となる場合がある。例えば、電源電圧を下げていった場合では、残留するＯＮ抵抗の影響が大きくなるため、残留するＯＮ抵抗の影響が大きくならない（ＯＮ抵抗の影響が小さい）電源電圧の範囲が測温用発振回路の動作保証電圧となるという問題がある。
【０００６】
また、残留するＯＮ抵抗及び内部遅延時間Ｔ等の影響により測定温度誤差が生じる場合がある。
【０００７】
図８に従来の半導体集積回路である、測定温度検出用のＲＣ発振回路の具体的一例の回路図を示す。図８に示したＲＣ発振回路１００は、インバータｉｎｖ１、インバータｉｎｖ２、インバータｉｎｖ３、インバータｉｎｖ４、インバータｉｎｖ５、インバータｉｎｖ６、サーミスタ抵抗素子ＲＴ、基準抵抗素子ＲＳ、コンデンサＣＳ、及びコンデンサＣＶＲを備えて構成されている。
【０００８】
サーミスタ抵抗素子ＲＴは、温度の変化に対して、対数で抵抗値が変化するセンサー抵抗素子であり、基準抵抗素子ＲＳは、環境（測定温度）によって抵抗値がほとんど変化しない抵抗素子である。図８に示したＲＣ発振回路１００は、サーミスタ抵抗素子ＲＴとコンデンサＣＳ及びコンデンサＣＶＲとのＲＣ発振による発振周波数ｆＴと、基準抵抗素子ＲＳとコンデンサＣＳ及びコンデンサＣＶＲとのＲＣ発振による発振周波数ｆＳと、の比率（周波数比率）を算出することで、測定温度を検出する回路である。
【０００９】
図８に示したＲＣ発振回路１００のＲＣ発振時の動作波形を図９に示す。なお、図９では、インバータｉｎｖ１をＨｉＺ（ハイインピーダンス）状態にさせて、基準抵抗素子ＲＳとコンデンサＣＳ及びコンデンサＣＶＲとのＲＣ発振（発振周波数ｆＴ）動作波形を示している。図９に示すように、期間ｔ１の間では、ノードＩＮの電圧値は、基準抵抗素子ＲＳとコンデンサＣＳ及びコンデンサＣＶＲとの時定数に基づいて高くなっていく。期間ｔ１の間は、インバータｉｎｖ４の入力電圧のレベルはＬ（ロー）レベルである。ノードＩＮの電圧値が上昇し、インバータｉｎｖ４の閾値に達すると、インバータｉｎｖ４の入力電圧のレベルがＨ（ハイ）レベルになり、出力がＬレベルになってインバータｉｎｖ３にはＬレベルの電圧が入力されることになる。これにより、ノードＩＮの電圧は、インバータｉｎｖ３により、急激に引き上げられる（図９、タイミングＴ１）。同時に、インバータｉｎｖ２の入力電圧はＨレベルとなり、出力電圧はＬレベルとなる。これにより、ノードＲＳの電圧値は０Ｖになる。
【００１０】
タイミングＴ１を越えた次の期間ｔ２の間では、ノードＩＮの電圧値は、基準抵抗素子ＲＳとコンデンサＣＳ及びコンデンサＣＶＲとの時定数に基づいて低くなっていく。期間ｔ２の間は、インバータｉｎｖ４の入力電圧のレベルはＨレベルである。ノードＩＮの電圧値が低下し、インバータｉｎｖ４の閾値未満になると、インバータｉｎｖ４の入力電圧のレベルがＬレベルになり、出力がＨレベルになってインバータｉｎｖ３にはＨレベルの電圧が入力されることになる。これにより、ノードＩＮの電圧は、インバータｉｎｖ３により、急激に引き下げられる（図９、タイミングＴ２）。同時に、インバータｉｎｖ２の入力電圧はＬレベルとなり、出力電圧はＨレベルとなる。これにより、ノードＲＳの電圧値はインバータｉｎｖ２によって電源電圧になる。
【００１１】
上記動作を繰り返すことにより、ＲＣ発振回路１００はＲＣ発振動作を繰り返す。当該発振動作は、インバータｉｎｖ１及びインバータｉｎｖ２のＯＮ抵抗ｒ、及び内部遅延時間Ｔの影響を受ける。図１０にインバータｉｎｖ１〜ｉｎｖ６の回路図の具体的一例を示す。なお、ここでは、インバータｉｎｖ１〜ｉｎｖ６は全て同一構成のインバータとしている（ただし、インバータｉｎｖ１、２には、インバータｉｎｖ３〜ｉｎｖ６に入力される入力信号と異なり、信号ｅｎｂ＿ｉｎｖ１、ｅｎｂ＿ｉｎｖ２、信号ｅｎ＿ｉｎｖ１、ｅｎ＿ｉｎｖ１が入力されるように接続されている。図１０に示すように、インバータｉｎｖ１〜ｉｎｖ６は、２つのＰＭＯＳ電界効果トランジスタと、２つのＮＭＯＳ電界効果トランジスタと、を含んで構成されている。そのため、当該ＰＭＯＳ電界効果トランジスタ及び当該ＮＭＯＳ電界効果トランジスタに起因してＯＮ抵抗が生じる。また、図１１に示すように、ＲＣ発振回路１００では、インバータｉｎｖ４からインバータｉｎｖ１まで、及びインバータｉｎｖ４からインバータｉｎｖ２までの内部遅延時間Ｔが生じる。
【００１２】
これらＯＮ抵抗ｒ及び内部遅延時間Ｔの影響を考慮すると、発振周波数は図１２に示した式で表すことができる。図１２（Ａ）は、サーミスタ抵抗素子ＲＴで発振動作をさせた場合の、発振周波数ｆＴを示し、（Ｂ）は、基準抵抗素子ＲＳで発振動作をさせた場合の、発振周波数ｆＳを示している。
【００１３】
理想的には、ＯＮ抵抗ｒが、サーミスタ抵抗素子ＲＴの抵抗値Ｒｔ、基準抵抗素子ＲＳの抵抗値Ｒｓに対して充分小さく、かつ、内部遅延時間２Ｔが発振周期に対して占める割合が充分小さければ、周波数比率ｆＳ／ｆＴを算出することで、コンデンサＣＳ及びコンデンサＣＶＲの容量値（容量値Ｃｓ及び容量値Ｃｖｒ）のばらつき等の誤差要因を打ち消すことができ、周波数比率＝ｆＳ／ｆＴ≒ＲＴ／ＲＳとなる。
【００１４】
従って、サーミスタ抵抗素子ＲＴの温度特性を得ることができる。予め周波数比率と測定温度との相関データ（周波数比率に対する測定温度のテーブル）を得ておくことにより、上述のようにして得られた周波数比率から測定温度を計算することができる。このようにして、ＲＣ発振回路１００により測定温度が検出できる。
【００１５】
しかしながらインバータｉｎｖ１及びインバータｉｎｖ２のＯＮ抵抗ｒや、内部遅延時間Ｔは、ある一定の値ではなく、電圧や測定温度等の動作条件で変化し、また、インバータｉｎｖ１及びインバータｉｎｖ２のＰＭＯＳ電界効果トランジスタ、ＮＭＯＳ電界効果トランジスタの閾値Ｖｔのバラツキの影響を受けて、個々のデバイスでも変化するため、発振周波数が変化してしまい、上述のように予め得ておいた周波数比率に対する測定温度のテーブルと、測定温度検出の際の周波数比率とがずれてしまい、測定温度誤差の原因となるという問題が生じていた。
【００１６】
本発明は、上述した問題を解決するために提案されたものであり、インバータのＯＮ抵抗や内部遅延時間の影響を排除して、測定温度を適正に検出することができる、半導体集積回路及び測定温度検出方法を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するために、請求項１に記載の半導体集積回路は、第１電極がグランドに接続される第１コンデンサの第２電極に入力側が接続され、第１バイアス電圧が印加される第１インバータと、前記第１インバータの出力側に入力側が接続された第２インバータと、前記第２インバータの出力側に入力側が接続され、かつ前記第１コンデンサの第２電極に一端が接続されたサーミスタ抵抗素子の他端に出力側が接続され、第２バイアス電圧が印加される第３インバータと、前記第２インバータの出力側に入力側が接続され、かつ前記第１コンデンサの第２電極に一端が接続された基準抵抗素子の他端に出力側が接続され、第３バイアス電圧が印加される第４インバータと、前記第１インバータの出力側に入力側が接続され、かつ前記第１コンデンサの第２電極に第１電極が接続された第２コンデンサの第２電極に出力側が接続され、前記第１バイアス電圧が印加される第５インバータと、を備え、前記第１バイアス電圧は、前記第１コンデンサ、前記第２コンデンサ、及び前記基準抵抗素子によって定まる発振周波数が予め定められた周波数になるようにレベルが調整されており、前記第２バイアス電圧は、前記第１バイアス電圧と、動作状態またはハイインピーダンス状態のいずれとするかを定める第１信号の電圧と、に基づいて生成され、前記第３バイアス電圧は、前記第１バイアス電圧と、動作状態またはハイインピーダンス状態のいずれとするかを定める第２信号の電圧と、に基づいて生成され、前記第３インバータが動作状態、及び前記第４インバータがハイインピーダンス状態であり、前記第１インバータ及び前記第５インバータの各々は、前記第１バイアス電圧に応じた遷移時間で動作する。
【００１８】
請求項２に記載の半導体集積回路は、請求項１に記載の半導体集積回路において、前記第１バイアス電圧は、前記第３インバータをハイインピーダンス状態、及び前記第４インバータを動作状態として、前記第１コンデンサ、前記第２コンデンサ、及び前記基準抵抗素子によって定まる発振周波数が予め定められた周波数になるようにレベルが調整されている。
【００１９】
請求項３に記載の半導体集積回路は、請求項１または請求項２に記載の半導体集積回路において、入力信号に基づいて電圧レベルが調整される前記第１バイアス電圧を出力するバイアス回路を備え、前記第１インバータ及び前記第５インバータは、前記バイアス回路から前記第１バイアス電圧が印加され、かつ前記第１バイアス電圧の前記電圧レベルに応じた遷移時間で動作する。
請求項４に記載の半導体集積回路は、請求項１から請求項３のいずれか１項に記載の半導体集積回路において、前記第２インバータは、前記第１バイアス電圧が印加され、かつ前記第１バイアス電圧に応じた遷移時間で動作する。
【００２０】
請求項５に記載の測定温度検出方法は、第１電極がグランドに接続される第１コンデンサの第２電極に入力側が接続され、第１バイアス電圧が印加される第１インバータと、前記第１インバータの出力側に入力側が接続された第２インバータと、前記第２インバータの出力側に入力側が接続され、かつ前記第１コンデンサの第２電極に一端が接続されたサーミスタ抵抗素子の他端に出力側が接続され、第２バイアス電圧が印加される第３インバータと、前記第２インバータの出力側に入力側が接続され、かつ前記第１コンデンサの第２電極に一端が接続された基準抵抗素子の他端に出力側が接続され、第３バイアス電圧が印加される第４インバータと、前記第１インバータの出力側に入力側が接続され、かつ前記第１コンデンサの第２電極に第１電極が接続された第２コンデンサの第２電極に出力側が接続され、前記第１バイアス電圧が印加される第５インバータと、を備え、前記第１バイアス電圧は、前記第１コンデンサ、前記第２コンデンサ、及び前記基準抵抗素子によって定まる発振周波数が予め定められた周波数になるようにレベルが調整されており、前記第２バイアス電圧は、前記第１バイアス電圧と、動作状態またはハイインピーダンス状態のいずれとするかを定める第１信号の電圧と、に基づいて生成され、前記第３バイアス電圧は、前記第１バイアス電圧と、動作状態またはハイインピーダンス状態のいずれとするかを定める第２信号の電圧と、に基づいて生成され、前記第３インバータが動作状態、及び前記第４インバータがハイインピーダンス状態であり、前記第１インバータ及び前記第５インバータの各々は、前記第１バイアス電圧に応じた遷移時間で動作する、半導体集積回路において、前記第３インバータをハイインピーダンス状態、及び前記第４インバータを動作状態として、前記第１コンデンサ、前記第２コンデンサ、及び前記基準抵抗素子に基づいた第１発振周波数が、予め定められた発振周波数となる場合の前記第１バイアス電圧の第１電圧レベルを測定し、かつ、前記第３インバータを動作状態、及び前記第４インバータをハイインピーダンス状態として、前記第１電圧レベルの前記第１バイアス電圧を前記第１インバータ及び前記第５インバータに印加した際の前記第１コンデンサ、前記第２コンデンサ、及び前記サーミスタ抵抗素子に基づいた第２発振周波数を測定して、前記第２発振周波数と前記第１発振周波数との周波数比を、測定温度を変化させて測定温度毎に算出し、測定温度と前記周波数比との対応関係を取得する工程と、前記第３インバータをハイインピーダンス状態、及び前記第４インバータを動作状態として、前記第１コンデンサ、前記第２コンデンサ、及び前記基準抵抗素子に基づいた第３発振周波数が、予め定められた発振周波数となる場合の前記第１バイアス電圧の第２電圧レベルを測定し、かつ、前記第３インバータを動作状態、及び前記第４インバータをハイインピーダンス状態として、前記第２電圧レベルの前記第１バイアス電圧を前記第１インバータ及び前記第５インバータに印加した際の前記第１コンデンサ、前記第２コンデンサ、及び前記サーミスタ抵抗素子に基づいた第４発振周波数を測定して、前記第４発振周波数と前記第３発振周波数との周波数比を算出し、算出した周波数比と、前記対応関係と、に基づいて測定温度を算出する工程と、を備える。
【発明の効果】
【００２１】
本発明によれば、インバータのＯＮ抵抗や内部遅延時間の影響を排除して、測定温度を適正に検出することができる、という効果を奏する。
【図面の簡単な説明】
【００２２】
【図１】本実施の形態に係るＲＣ発振回路の概略構成の具体的一例を示す概略構成図である。
【図２】本実施の形態に係るインバータの具体的一例を示す回路図である。
【図３】本実施の形態に係るバイアス回路の具体的一例を示す回路図である。
【図４】本実施の形態に係るバイアススイッチの具体的一例を示す回路図である。
【図５】本実施の形態に係る。インバータの具体的一例を示す回路図である。
【図６】本実施の形態に係るキャリブレーション動作の具体的一例を説明するための波形図である。
【図７】本実施の形態に係るＲＣ発振回路の変形例の概略構成を示す概略構成図である。
【図８】従来のＲＣ発振回路の概略構成の具体的一例を示す概略構成図である。
【図９】従来のＲＣ発振回路の発振動作波形の具体的一例を示す波形図である。
【図１０】インバータのＯＮ抵抗ｒを説明するための、インバータの具体的一例の概略構成図である。
【図１１】ＲＣ発振回路の内部遅延時間Ｔを説明するための説明図である。
【図１２】発振周波数を説明するための説明図であり、（１）はサーミスタ抵抗素子ＲＴでの発振時の発振周波数ｆＴを示しており、（２）は基準抵抗素子ＲＳでの発振時の発振周波数ｆＳを示している。
【発明を実施するための形態】
【００２３】
以下、図面を参照して本発明の実施の形態の半導体集積回路について詳細に説明する。なお、本実施の形態では、半導体集積回路をＲＣ発振回路（ＲＣ−ＡＤＣ）に適用した場合について詳細に説明する。
【００２４】
本実施の形態のＲＣ発振回路の概略構成の一例の概略構成図を図１に示す。また、本実施の形態のＲＣ発振回路にバイアス電圧を印加するためのバイアス回路及びバイアススイッチの概略構成図を図２に示す。
【００２５】
図１に示したＲＣ発振回路１０は、インバータｉｎｖ１１、インバータｉｎｖ２１、インバータｉｎｖ３１、インバータｉｎｖ４１、インバータｉｎｖ５１、インバータｉｎｖ６１、サーミスタ抵抗素子ＲＴ、基準抵抗素子ＲＳ、コンデンサＣＶＲ、及びコンデンサＣＳを備えて構成されている。なお、本実施の形態のＲＣ発振回路１０は、インバータｉｎｖ１１、インバータｉｎｖ２１、インバータｉｎｖ３１、インバータｉｎｖ４１、インバータｉｎｖ５１、及びインバータｉｎｖ６１が同一の半導体チップ上（半導体チップの内部）に形成されている。また、サーミスタ抵抗素子ＲＴ、基準抵抗素子ＲＳ、コンデンサＣＶＲ、及びコンデンサＣＳは、当該半導体チップの外部に形成されている。インバータｉｎｖ１１の反転出力は、サーミスタ抵抗素子ＲＴにノードＲＴを介して接続されている。インバータｉｎｖ２１の反転出力は、基準抵抗素子ＲＳにノードＲＳを介して接続されている。インバータｉｎｖ３１の反転出力は、コンデンサＣＳの一方の電極にノードＣＳを介して接続されている。インバータｉｎｖ４１の入力は、コンデンサＣＶＲの一方の電極にノードＩＮを介して接続されている。
【００２６】
また、コンデンサＣＶＲは、一方の電極がサーミスタ抵抗素子ＲＴ、基準抵抗素子ＲＳ、コンデンサＣＳ、及びインバータｉｎｖ４１に接続され、他方の電極がグランドに接続されている。なお、グランドは、０Ｖとは限らず、所定の電圧であってもよい。
【００２７】
また、インバータｉｎｖ５１は、入力がインバータｉｎｖ４１の反転出力に接続され、かつ、反転出力がインバータｉｎｖ１１及びインバータｉｎｖ２１の入力に接続されている。
【００２８】
バイアス回路１２は、入力された信号ｃｏｄｅ＜７：０＞に応じて、バイアス信号ｐｂｉａｓ及びバイアス信号ｎｂｉａｓを生成して出力する機能を有するものである。バイアス回路１２の具体的一例を図３に示す。図３は、バイアス回路１２を８ビットのＤＡＣ相当の回路として構成した場合を示しているが、特に限定されず、入力された信号に応じて出力するバイアス信号ｐｂｉａｓ及びバイアス信号ｎｂｉａｓの電圧レベル（電圧値）を調整する機能を有するものであればよい。図３に示すように、バイアス回路１２では、デコード回路２０と、入力信号の各コードに対応して、バイアス信号ｐｂｉａｓを出力するためのＰＭＯＳ電界効果トランジスタ及びＮＭＯＳ電界効果トランジスタから成るセル２２０〜セル２２２５５が設けられていると共に、同様にバイアス信号ｎｂｉａｓを出力するためのＰＭＯＳ電界効果トランジスタ及びＮＭＯＳ電界効果トランジスタから成るセル２４０〜セル２４２５５が設けられている。このように、バイアス回路１２では、入力信号が大きくなると、バイアス信号ｐｂｉａｓの電圧値が大きくなり、同時に、バイアス信号ｎｂｉａｓの電圧値が小さくなる。
【００２９】
一方、バイアススイッチ１４及びバイアススイッチ１６は、バイアス回路１２により生成されたバイアス信号ｐｂｉａｓ及びバイアス信号ｎｂｉａｓと、信号ｅｎｂ＿ｉｎｖ１及び信号ｅｎ＿ｉｎｖ１または、信号ｅｎｂ＿ｉｎｖ２及び信号ｅｎ＿ｉｎｖ２と、に基づいてバイアス信号ｐｂｉａｓ＿ｉｎｖ１１及びバイアス信号ｎｂｉａｓ＿ｉｎｖ１１または、バイアス信号ｐｂｉａｓ＿ｉｎｖ２１及びバイアス信号ｎｂｉａｓ＿ｉｎｖ２１を生成する機能を有するものである。図８の従来のＲＣ発振回路１００に示したように、従来はインバータｉｎｖ１１では信号ｅｎｂ＿ｉｎｖ１及び信号ｅｎ＿ｉｎｖ１が入力されており、インバータｉｎｖ２１では信号ｅｎｂ＿ｉｎｖ２及び信号ｅｎ＿ｉｎｖ２が印加されていたため、インバータｉｎｖ１１及びインバータｉｎｖ２１では、これらの信号（電圧）を考慮したバイアス電圧を印加する必要がある。そのため、本実施の形態では、図４に示したバイアススイッチ１４を用いてバイアス信号ｐｂｉａｓ＿ｉｎｖ１１及びバイアス信号ｎｂｉａｓ＿ｉｎｖ１１を生成すると共に、バイアススイッチ１６を用いて、バイアス信号ｐｂｉａｓ＿ｉｎｖ２１及びバイアス信号ｎｂｉａｓ＿ｉｎｖ２１を生成する。
【００３０】
本実施の形態では、基準抵抗素子ＲＳによりＲＣ発振させた場合の発振周波数ｆＳが予め定められた周波数となる、バイアス信号ｐｂｉａｓ、バイアス信号ｎｂｉａｓ、をバイアス回路１２により生成する。
【００３１】
なお、バイアス回路１２、バイアススイッチ１４、及びバイアススイッチ１６は、インバータｉｎｖが形成されている半導体チップ内部に形成されていてもよいし、当該半導体チップ外部に形成されていてもよい。
【００３２】
次に、インバータｉｎｖ１１〜ｉｎ５１の具体的一例を図５に示す。なお、説明を簡略化するためにインバータｉｎｖ１１〜ｉｎ５１の個々を区別せずに総称する場合は、インバータｉｎｖと称し、個々を区別する場合は、１１〜５１の数字を付して称する。図５に示すように、本実施の形態のインバータｉｎｖは、２つのＰＭＯＳ電界効果トランジスタＰ１、Ｐ２と、２つのＮＭＯＳ電界効果トランジスタＮ１、Ｎ２と、を備えて構成されている。
【００３３】
インバータｉｎｖ３１、インバータｉｎｖ４１、及びインバータｉｎｖ５１では、ＰＭＯＳ電界効果トランジスタＰ１のゲートには、バイアス回路１２により生成されたバイアス信号ｐｂｉａｓが入力される。ＮＭＯＳ電界効果トランジスタＮ１にはバイアス回路１２により生成されたバイアス信号ｎｂｉａｓが入力される。また、ＰＭＯＳ電界効果トランジスタＰ２及びＮＭＯＳ電界効果トランジスタＮ２のゲートには、インバータｉｎｖの入力信号が入力される。一方、インバータｉｎｖ１１では、ＰＭＯＳ電界効果トランジスタＰ１のゲートには、バイアススイッチ１４により生成されたバイアス信号ｐｂｉａｓに応じた信号ｐｂｉａｓ＿ｉｎｖ１１が入力される。ＮＭＯＳ電界効果トランジスタＮ１にはバイアススイッチ１４により生成されたバイアス信号ｎｂｉａｓに応じた信号ｎｂｉａｓ＿ｉｎｖ１１が入力される。また、ＰＭＯＳ電界効果トランジスタＰ２及びＮＭＯＳ電界効果トランジスタＮ２のゲートには、インバータｉｎｖの入力信号が入力される。また一方、インバータｉｎｖ２１では、ＰＭＯＳ電界効果トランジスタＰ１のゲートには、バイアススイッチ１６により生成されたバイアス信号ｐｂｉａｓに応じた信号ｐｂｉａｓ＿ｉｎｖ２１が入力される。ＮＭＯＳ電界効果トランジスタＮ１にはバイアススイッチ１６により生成されたバイアス信号ｎｂｉａｓに応じた信号ｎｂｉａｓ＿ｉｎｖ２１が入力される。また、ＰＭＯＳ電界効果トランジスタＰ２及びＮＭＯＳ電界効果トランジスタＮ２のゲートには、インバータｉｎｖの入力信号が入力される。
【００３４】
このようにインバータｉｎｖは、バイアス信号ｐｂｉａｓ及びバイアス信号ｎｂｉａｓに応じたバイアス電圧が入力され、バイアス電圧に応じてＰＭＯＳ電界効果トランジスタＰ１、Ｐ２、ＮＭＯＳ電界効果トランジスタＮ１、Ｎ２のＯＮ抵抗が変化する。従って、インバータｉｎｖでは、相互コンダクタンスｇｍが変化し、ＬレベルからＨレベルへ遷移する時間、及びＨレベルからＬレベルへ遷移する時間がバイアス電圧に応じて変化する。
【００３５】
次に本実施の形態のＲＣ発振回路１０によるＲＣ発振周波数の測定温度の検出動作について説明する。
【００３６】
まず、周波数比率に対する測定温度のテーブルを予め作成する。当該テーブルを作成する際には、基準抵抗素子ＲＳを用いた発振動作を何Ｈｚで発振させるか、基準となる発振周波数（以下、基準発振周波数という）を予め定めておく。なお、基準発振周波数は、インバータｉｎｖのＰＭＯＳ電界効果トランジスタ及びＮＭＯＳ電界効果トランジスタの閾値Ｖｔのバラツキや、動作電圧条件等を考慮して決定する。
【００３７】
基準発振周波数が決定されると次に、基準抵抗素子ＲＳを用いた発振動作が、基準発振周波数で発振するように、バイアス回路１２で調整（キャリブレーション）を行う。このときのキャリブレーション動作の波形図を図６に示す。
【００３８】
具体的には、まず、インバータｉｎｖ１１をＨｉＺ状態に、かつインバータｉｎｖ２１は動作させて、基準抵抗素子ＲＳを用いた発振動作を行わせる。
【００３９】
さらに、バイアス回路１２の入力信号ｃｏｄｅ＜７：０＞を００ｈから、０１ｈ、さらに０２ｈ、と順次変化させていき、動作させるセル２２及びセル２４の選択を順次変化させる。これに伴い、バイアス信号ｐｂｉａｓの電圧レベルはＧＮＤレベルから徐々に上昇し、また同時に、バイアス信号ｎｂｉａｓの電圧レベルは、電源電圧レベルから徐々に加工する。バイアス信号ｐｂｉａｓ及びバイアス信号ｎｂｉａｓが変化することにより、インバータｉｎｖ１１〜ｉｎｖ５１の相互コンダクタンスｇｍが変化し、図６に示すように、発振周波数ｆＳが徐々に遅くなっていく。発振周波数ｆＳが基準発振周波数と一致（または一致と見なせる値）になったところで、入力信号ｃｏｄｅ＜７：０＞の変化を停止する。
【００４０】
次に、停止した際の入力信号ｃｏｄｅ＜７：０＞に固定した状態で、インバータｉｎｖ１１を動作させ、インバータｉｎｖ２１をＨｉＺ状態にして、サーミスタ抵抗素子ＲＴを用いた発振動作を行わせて発振周波数ｆＴを測定する。すなわち、発振周波数ｆＳが基準発振周波数と一致した際のバイアス信号ｐｂｉａｓ及びバイアス信号ｎｂｉａｓを印加（同じ電圧レベルを印加）した状態で、サーミスタ抵抗素子ＲＴを用いた発振動作を行わせて発振周波数ｆＴを測定する。
【００４１】
上述の基準抵抗素子ＲＳでのキャリブレーション動作と、キャリブレーション後のサーミスタ抵抗素子ＲＴによる発振周波数ｆＴの測定と、測定温度を変えて、各測定温度毎に行い、周波数比率ｆＳ／ｆＴを各測定温度毎に算出し、周波数比率に対する測定温度のテーブルを作成する。
【００４２】
実際の測定温度の検出の際には、まず、上述したテーブル作成時と同様にして基準抵抗素子ＲＳでのキャリブレーションを行う。
【００４３】
次に、上述したテーブル作成時と同様にしてサーミスタ抵抗素子ＲＴを用いた発振周波数ｆＴを測定し、周波数比率ｆＳ／ｆＴを算出する。そして、算出した周波数比率ｆＳ／ｆＴを、予め作成しておいた上述のテーブルと照合し、計算することにより、測定温度を検出する。
【００４４】
以上説明したように、本実施の形態では、インバータｉｎｖ１１〜ｉｎｖ５１には、バイアス回路１２により生成されたバイアス信号ｐｂｉａｓ及びバイアス信号ｎｂｉａｓまたは、バイアス信号ｐｂｉａｓ及びバイアス信号ｎｂｉａｓに基づいたバイアス信号ｐｂｉａｓ＿ｉｎｖ１１、ｎｂｉａｓ＿ｉｎｖ１１、ｐｂｉａｓ＿ｉｎｖ２１、ｎｂｉａｓ＿ｉｎｖ２１が、基準抵抗素子ＲＳによるキャリブレーションの際に、基準抵抗素子ＲＳによる発振周波数ｆＳが基準発振周波数となるように印加される。
【００４５】
本実施の形態のＲＣ発振回路１０による測定温度の検出動作では、予め、基準抵抗素子ＲＳによるキャリブレーション及び当該キャリブレーション後にバイアス信号ｐｂａｉｓ及びバイアス信号ｎｂｉａｓの電圧レベルを固定した状態でサーミスタ抵抗素子ＲＴによる発振周波数ｆＴを測定して、周波数比率ｆＳ／ｆＴの算出を各測定温度毎に行い、周波数比率に対する測定温度のテーブルを得ておく。実際に測定温度を検出する際には、当該テーブルを得たときと同様に、基準抵抗素子ＲＳでキャリブレーションをした後、サーミスタ抵抗素子ＲＴによる発振周波数ｆＴを測定して、周波数比率ｆＳ／ｆＴを算出し、当該テーブルと照合して測定温度を検出する。
【００４６】
このように本実施の形態では電圧や温度等の動作条件で変化するＰＭＯＳ電界効果トランジスタ及びＮＭＯＳ電界効果トランジスタのＯＮ抵抗ｒや、内部遅延時間Ｔの影響を考慮して基準抵抗素子ＲＳによるキャリブレーションを行い、さらにキャリブレーション後にサーミスタ抵抗素子ＲＴによる発振周波数ｆＴを測定することにより、周波数比率ｆＳ／ｆＴに与えるＯＮ抵抗ｒや、内部遅延時間Ｔの影響を排除することができる。測定温度検出時に、周波数比率に対する測定温度のテーブル作成時と同様に基準抵抗素子ＲＳによるキャリブレーションを行うため、基本的には当該テーブル作成時と同様の状態が再現されるため、ＯＮ抵抗ｒや、内部遅延時間Ｔの影響を排除することができる。
【００４７】
また、ＰＭＯＳ電界効果トランジスタ及びＮＭＯＳ電界効果トランジスタの閾値Ｖｔのバラツキの影響も排除しているため、測定温度の検出精度を向上させることができる。
【００４８】
また、本実施の形態のＲＣ発振回路１０では、ＯＮ抵抗の影響を考慮した状態で基準抵抗素子ＲＳによるキャリブレーションを行い、周波数比率に対する測定温度のテーブルを作成しているため、電源電圧の下限が下げやすくなり、特許文献１に示したような従来のＲＣ発振回路ようにＯＮ抵抗の影響が小さい電源電圧範囲が動作保証電圧となることがなくなる。
（変形例）
ＲＣ発振回路の変形例を図７に示す。上述したＲＣ発振回路１０（図１）では、インバータｉｎｖ１１〜ｉｎｖ５１とも、バイアス信号が入力されるように構成しているが図７に示したＲＣ発振回路５０では、インバータｉｎｖ１１、及びインバータｉｎｖ２１のみにバイアス信号（バイアス電圧）を印加するように構成している。インバータｉｎｖ３１〜ｉｎｖ５１には、バイアス信号が印加されない入力信号が入力される。
上述の図５を参照して説明する。具体的には、インバータｉｎｖ１１では、ＰＭＯＳ電界効果トランジスタＰ１のゲートには、バイアススイッチ１４により生成されたバイアス信号ｐｂｉａｓに応じた信号ｐｂｉａｓ＿ｉｎｖ１１が入力される。ＮＭＯＳ電界効果トランジスタＮ１にはバイアススイッチ１４により生成されたバイアス信号ｎｂｉａｓに応じた信号ｎｂｉａｓ＿ｉｎｖ１１が入力される。また、ＰＭＯＳ電界効果トランジスタＰ２及びＮＭＯＳ電界効果トランジスタＮ２のゲートには、インバータｉｎｖの入力信号が入力される。また一方、インバータｉｎｖ２１では、ＰＭＯＳ電界効果トランジスタＰ１のゲートには、バイアススイッチ１６により生成されたバイアス信号ｐｂｉａｓに応じた信号ｐｂｉａｓ＿ｉｎｖ２１が入力される。ＮＭＯＳ電界効果トランジスタＮ１にはバイアススイッチ１６により生成されたバイアス信号ｎｂｉａｓに応じた信号ｎｂｉａｓ＿ｉｎｖ２１が入力される。また、ＰＭＯＳ電界効果トランジスタＰ２及びＮＭＯＳ電界効果トランジスタＮ２のゲートには、インバータｉｎｖの入力信号が入力される。一方、インバータｉｎｖ３１〜ｉｎ５１では、ＰＭＯＳ電界効果トランジスタＰ１、Ｐ２のゲート、及びＮＭＯＳ電界効果トランジスタＮ１、Ｎ２のゲートのいずれにも、インバータｉｎｖの入力信号が入力される。
発振周期の時間（発振周波数）に与える影響は、コンデンサＣＶＲ、ＣＳの容量、サーミスタ抵抗素子ＲＴの抵抗値、基準抵抗素子ＲＳの抵抗値、ＯＮ抵抗ｒによるものが大きく、内部遅延時間Ｔが与える影響は少ない。そのため、図７に示したＲＣ発振回路５０のように、インバータｉｎｖ１１及びインバータｉｎｖ２１のみにバイアス信号（バイアス電圧）を印加した場合であっても、バイアス電圧を印加したことにより、インバータｉｎｖ１１及びインバータｉｎｖ２１は、ＬレベルからＨレベルへ遷移する時間、及びＨレベルからＬレベルへ遷移する時間がバイアス電圧に応じて変化する。
ＲＣ発振回路５０においても、上述と同様に、インバータｉｎｖ１１及びインバータｉｎｖ２１には、バイアス電圧が、基準抵抗素子ＲＳによるキャリブレーションの際に、基準抵抗素子ＲＳによる発振周波数ｆＳが基準発振周波数となるように印加される。また、ＲＣ発振回路５０による測定温度の検出動作も上述と同様に、予め、基準抵抗素子ＲＳによるキャリブレーション及び当該キャリブレーション後にバイアス信号ｐｂａｉｓ及びバイアス信号ｎｂｉａｓの電圧レベルを固定した状態でサーミスタ抵抗素子ＲＴによる発振周波数ｆＴを測定して、周波数比率ｆＳ／ｆＴの算出を各測定温度毎に行い、周波数比率に対する測定温度のテーブルを得ておく。実際に測定温度を検出する際には、当該テーブルを得たときと同様に、基準抵抗素子ＲＳでキャリブレーションをした後、サーミスタ抵抗素子ＲＴによる発振周波数ｆＴを測定して、周波数比率ｆＳ／ｆＴを算出し、当該テーブルと照合して測定温度を検出する。
このように、測定温度検出時に、周波数比率に対する測定温度のテーブル作成時と同様に基準抵抗素子ＲＳによるキャリブレーションを行うため、本発明の効果が得られる。
【００４９】
なお、バイアス回路１２、バイアススイッチ１４、バイアススイッチ１６、インバータｉｎｖの具体的構成は、一例であり、当該構成に限定されるものではない。
【符号の説明】
【００５０】
１０、５０  ＲＣ発振回路
１２  バイアス回路
１４、１６  バイアススイッチ
ｉｎｖ１１、ｉｎｖ２１、ｉｎｖ３１、ｉｎｖ４１、ｉｎｖ５１、ｉｎｖ６１  インバータ
ＲＴ  サーミスタ抵抗素子
ＲＳ  基準抵抗素子
ＣＶＲ  コンデンサ
ＣＳ  コンデンサ
【図１】
0005701564.tif 000002
【図２】
0005701564.tif 000003
【図３】
0005701564.tif 000004
【図４】
0005701564.tif 000005
【図５】
0005701564.tif 000006
【図６】
0005701564.tif 000007
【図７】
0005701564.tif 000008
【図８】
0005701564.tif 000009
【図９】
0005701564.tif 000010
【図１０】
0005701564.tif 000011
【図１１】
0005701564.tif 000012
【図１２】
0005701564.tif 000013