(57)【特許請求の範囲】
【請求項１】
ＤＣバイアス電圧に動作可能に接続されたダイヤフラムと背面電極とを有する容量式の電気音響変換器素子と、
前記ＤＣバイアス電圧を生成するように構成された電荷ポンプと、
前記電荷ポンプにクロック信号を供給するように構成されたクロックドライバと、
所定のＤＣ電流を引き出すように前記ＤＣバイアス電圧に動作可能に接続された制御可能またはプログラム可能な電流源と、
を有し、
前記クロックドライバにクロック信号を送信して立ち上げ速度を増加させ、および、
前記クロック信号を整数である係数Ｎで分割し、望ましい値のバイアス電圧が得られたときに前記分割されたクロック信号を前記クロックドライバに供給する、
ように構成されたクロック分割器をさらに備える、
コンデンサマイクアセンブリ。
【請求項２】
前記クロック分割器がプログラム可能であり、
Ｎが２、４、８、１６、３２、または６４である、
請求項１に記載のコンデンサマイクアセンブリ。
【請求項３】
前記制御可能またはプログラム可能な電流源が、検出されたＤＣバイアス電圧の表示値とＤＣ基準電圧との差に対応する、請求項１または２に記載のコンデンサマイクアセンブリ。
【請求項４】
前記電荷ポンプのＤＣバイアス電圧に動作可能に接続された電圧分配器をさらに有し、前記電圧分配器は検出されたＤＣバイアス電圧の表示値を提供するように構成される、請求項３に記載のコンデンサマイクアセンブリ。
【請求項５】
検出されたＤＣバイアス電圧の表示値とＤＣ基準電圧とを比較する誤差増幅器をさらに有し、前記誤差増幅器は前記比較に応じて制御信号を生成し、前記制御可能またはプログラム可能な電流源を制御するように前記制御信号を印加するように構成される、請求項４に記載のコンデンサマイクアセンブリ。
【請求項６】
前記ＤＣ基準電圧を生成するように構成された電圧生成器回路をさらに有する、請求項５に記載のコンデンサマイクアセンブリ。
【請求項７】
前記ＤＣバイアス電圧が高インピーダンス回路を通して前記電気音響変換器素子に供給される、請求項１から６のいずれか一項に記載のコンデンサマイクアセンブリ。
【請求項８】
高インピーダンス回路がクロスカップリングされたダイオードの組を含む、請求項７に記載のコンデンサマイクアセンブリ。
【請求項９】
ＤＣバイアス電圧に動作可能に接続されたノイズフィルタリングキャパシタを更に有する、請求項１から８のいずれか一項に記載のコンデンサマイクアセンブリ。
【請求項１０】
前記電気音響変換器素子によって生成される信号を処理するように前記電気音響変換器素子に動作可能に接続された信号処理回路をさらに含む、請求項１から９のいずれか一項に記載のコンデンサマイクアセンブリ。
【請求項１１】
前記信号処理回路が、前記電気音響変換器素子に動作可能に接続されたバッファまたは前置増幅器を含む、請求項１０に記載のコンデンサマイクアセンブリ。
【請求項１２】
前記信号処理回路が、前記バッファまたは前置増幅器に動作可能に接続されたＡ／Ｄコンバータをさらに含む、請求項１１に記載のコンデンサマイクアセンブリ。
【請求項１３】
関連する容量式の電気音響変換器素子のダイヤフラムと背面電極との間のＤＣ電圧差として印加されるＤＣバイアス電圧を生成するＤＣ電圧供給回路であって、
前記ＤＣバイアス電圧を生成および供給する電荷ポンプを有する半導体ダイと、
前記電荷ポンプにクロック信号を供給するように構成されたクロックドライバと、
前記ＤＣバイアス電圧に動作可能に接続された制御可能またはプログラム可能な電流源と、を有し、
前記クロックドライバにクロック信号を送信して立ち上げ速度を増加させ、および、
前記クロック信号を整数である係数Ｎで分割し、望ましい値のバイアス電圧が得られたときに前記分割されたクロック信号を前記クロックドライバに供給する、
ように構成されたクロック分割器をさらに備える、
ＤＣ電圧供給回路。
【請求項１４】
前記クロック分割器がプログラム可能であり、
Ｎが２、４、８、１６、３２、または６４である、
請求項１３に記載のＤＣ電圧供給回路。
【請求項１５】
前記電流源が、検出されたＤＣバイアス電圧の表示値とＤＣ基準電圧との比較値に応じて制御可能である、請求項１３または１４に記載のＤＣ電圧供給回路。
【請求項１６】
前記ＤＣバイアス電圧に動作可能に接続された電圧分配器をさらに含み、前記電圧分配器が前記検出されたＤＣバイアス電圧の前記表示値を供給するように構成される、請求項１５に記載のＤＣ電圧供給回路。
【請求項１７】
前記検出されたＤＣバイアス電圧の前記表示値と前記ＤＣ基準電圧とを比較する誤差増幅器をさらに有し、前記誤差増幅器が前記比較に応じて制御信号を生成し、前記制御可能またはプログラム可能な電流源を制御するように前記制御信号を印加するように構成される、請求項１５または１６に記載のＤＣ電圧供給回路。
【請求項１８】
前記ＤＣバイアス電圧に動作可能に接続されたノイズフィルタリングキャパシタをさらに有する、請求項１３から１７のいずれか一項に記載のＤＣ電圧供給回路。
【請求項１９】
前記ＤＣ基準電圧を生成するように構成された電圧生成器をさらに有する、請求項１５から１７または請求項１５に従属する場合の請求項１８のいずれか一項に記載のＤＣ電圧供給回路。
【請求項２０】
容量式の電気音響変換器素子のダイヤフラムと背面電極との間のＤＣ電圧差として印加されるＤＣバイアス電圧を生成する方法であって、
前記ＤＣバイアス電圧を生成および供給する電荷ポンプにクロックドライバがクロック信号を印加するステップと、
制御可能またはプログラム可能な電流源に前記ＤＣバイアス電圧を供給するステップと、
検出されたＤＣバイアス電圧の表示値とＤＣ基準電圧とを比較するステップと、
前記比較に応じて制御信号を生成するステップと、
前記制御信号に応じて電流源を制御するステップと、を含み、
前記クロックドライバにクロック信号を送信して立ち上げ速度を増加させるステップ、および、
前記クロック信号を整数である係数Ｎで分割し、望ましい値のバイアス電圧が得られたときに前記分割されたクロック信号を前記クロックドライバに供給するステップ、
をさらに備える、方法。
【請求項２１】
前記クロック信号をＮで分割することがプログラムによって実行可能であり、
Ｎが２、４、８、１６、３２、または６４である、
請求項２０に記載の方法。
【請求項２２】
前記検出されたＤＣバイアス電圧の前記表示値が前記ＤＣ基準電圧よりも小さい場合に前記電流源の電流負荷が第１の電流範囲内にある、請求項２０に記載の方法。
【請求項２３】
前記検出されたＤＣバイアス電圧の前記表示値が前記ＤＣ基準電圧よりも大きい場合に前記電流源の電流負荷が第２の電流範囲内にある、請求項２０または２２に記載の方法。
【請求項２４】
前記第２の電流範囲の電流負荷が、前記第１の電流範囲の電流負荷よりも大きい、請求項２２を引用する場合の請求項２３に記載の方法。
【請求項２５】
ダイヤフラムと背面電極とを有する電気音響変換器素子と、
出力端子を通してＤＣバイアス電圧を生成および供給する電圧増倍器を有し、前記ＤＣバイアス電圧が前記ダイヤフラムと前記背面電極との間のＤＣ電圧差として印加される、半導体ダイと、
前記電圧増倍器にクロック信号を供給するように構成されたクロックドライバと、
前記電圧増倍器の前記出力端子に動作可能に接続された制御可能またはプログラム可能な電流源と、を有し、前記制御可能またはプログラム可能な電流源が、検出されたＤＣバイアス電圧の表示値と基準電圧レベルとの比較値に応じて制御可能であり、
前記クロックドライバにクロック信号を送信して立ち上げ速度を増加させ、および、
前記クロック信号を整数である係数Ｎで分割し、望ましい値のバイアス電圧が得られたときに前記分割されたクロック信号を前記クロックドライバに供給する、
ように構成されたクロック分割器をさらに備える、コンデンサマイクアセンブリ。
【請求項２６】
前記クロック分割器がプログラム可能であり、
Ｎが２、４、８、１６、３２、または６４である、
請求項２５に記載のコンデンサマイクアセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電荷ポンプ回路に使用する半導体集積回路デバイスに関する。特に、本発明は、例えば容量式の電気音響変換器素子のためのＤＣバイアス電圧などの、ＤＣ電圧の立ち上げ時間を劇的に改善することが可能な電荷ポンプの設計に関する。
【背景技術】
【０００２】
電荷ポンプまたは電圧増倍器は、集積回路設計の分野で一般に知られており、例えばＥＥＰＲＯＭ、フラッシュメモリおよびコンデンサマイクのためのＤＣバイアス電圧生成など、様々な用途で高電圧の生成のために使用されている。今日の集積回路設計では、電荷ポンプは一般的に、非重複クロック信号の集合によって操作される。
【０００３】
ＭＥＭＳ／シリコンコンデンサマイクなどのコンデンサマイクのバイアスのために用いられる、従来技術の電荷ポンプの本質的な欠点は、電荷ポンプからのＤＣ出力電圧の立ち上げ時間が大きいことである。立ち上げ時間が大きいことは、電荷ポンプに関連する高い電源インピーダンスおよび電荷ポンプの出力における高い容量負荷によって生じる。容量負荷の大部分は、しばしば容量式の電気音響変換器素子のキャパシタンスに関連する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態の目的は、コンデンサマイクにバイアスをかける電荷ポンプを提供することである。本発明の電荷ポンプは従来技術の電荷ポンプと比べ、電荷ポンプのＤＣ出力電圧の立ち上げ時間を少なくする。
【０００５】
本発明の実施形態のさらなる目的は、ＤＣ出力電圧を所望の電圧に正確に設定することを容易にする電荷ポンプを提供することである。
【課題を解決するための手段】
【０００６】
上記の目的は、第１の形態では、容量式の電気音響変換器素子、電荷ポンプ、および制御可能またはプログラム可能な電流源を有するコンデンサマイクアセンブリを提供することによって達成される。容量式の電気音響変換器素子は、ＤＣバイアス電圧に動作可能に接続されたダイヤフラムと背面電極とを有する。電荷ポンプはＤＣバイアス電圧を生成するように構成される。制御可能またはプログラム可能な電流源は、スタートアップ負荷および定常状態負荷の下で電荷ポンプの出力インピーダンスを低く保つために所定のＤＣ電流を引き出すように、ＤＣバイアス電圧に動作可能に接続される。
【０００７】
本発明の第１の実施形態によれば、制御可能またはプログラム可能な電流源は、実質的に一定量のＤＣ電流、例えば０．１ｎＡ〜１０ｎＡのＤＣ電流をＤＣバイアス電圧から引き出すように設計またはプログラムされる。
【０００８】
別の実施形態では、制御可能またはプログラム可能な電流源が、検出されたＤＣバイアス電圧の表示値とＤＣ基準電圧の差に対応する。したがって、電源によってＤＣバイアス電圧から引き出された電流が、検出されたＤＣバイアス電圧と所望のＤＣ電圧の間の差に応じて制御される。小型の容量式の電気音響変換器素子のためには、ほとんどの用途における電流負荷は１０ｎＡを超えることはなく、好ましくは１ｎＡを下回る。
【０００９】
好ましくは、電気音響変換器素子は個々のプラスチックおよび金属の要素の機械加工品またはアセンブリによって製造された従来のコンデンサ変換器を有してもよい。代替として、電気音響変換器素子は半導体処理技術によって製造された微小電気機械（ＭＥＭＳ）またはシリコン変換器素子を有してもよい。
【００１０】
電荷ポンプは好ましくは５〜２０Ｖ、例えば８〜１２Ｖ、例えばおよそ１０Ｖなどの範囲のＤＣバイアス電圧を生成するように構成される。
【００１１】
ＤＣバイアス電圧を検出または測定するために、電圧分配器が提供される。電圧分配器を使うことによって、実際のＤＣバイアス電圧の、例えば２０％などの、所定の割合のみが、ＤＣバイアス電圧の表示値として用いられる。電圧分配器は電荷ポンプのＤＣバイアス電圧に動作可能に接続されて、検出されたＤＣバイアス電圧の表示値を直接そこから生成してもよい。電圧分配器が示す電荷ポンプ出力へのＤＣ負荷インピーダンスは好ましくは非常に小さい。電圧分配器は、逆バイアスをかけられたダイオードのカスケードまたは一続き（ｓｔｒｉｎｇ）、またはキャパシタのカスケードを有してもよい。
【００１２】
コンデンサマイクアセンブリは、検出されたＤＣバイアス電圧の表示値とＤＣ基準電圧とを比較するための誤差増幅器をさらに有してもよい。誤差増幅器は、比較に応じて制御信号を生成し、電流源の電流負荷を制御するための制御信号を印加するように構成される。加えて、コンデンサマイクアセンブリはさらに、ＤＣ基準電圧を生成するように構成された電圧生成器を有してもよい。
【００１３】
好ましくは、ＤＣバイアス電圧は高インピーダンス回路を介して電気音響変換器素子に接続される。高インピーダンス回路は１つまたはいくつかの半導体ダイオード、例えばクロスカップリングされたダイオードの組などを有してもよい。クロスカップリングされたダイオードは、変換器素子の電荷が本質的に一定である状態を提供するように、定常作動状態下の、すなわちＤＣバイアス電圧の立ち上げ後の、およびコンデンサマイクアセンブリの通常の操作の下での、ＴΩまたはＧΩ範囲におけるインピーダンスを示してもよい。
【００１４】
コンデンサマイクアセンブリは、ノイズフィルタリングキャパシタをさらに有してもよい。ノイズフィルタリングキャパシタは電流源と並列に結合される。
【００１５】
電気音響変換器素子に動作可能に接続された信号処理回路が同様に配置されてもよい。信号処理回路は変換器素子によって生成された信号を処理するように配置されてもよい。信号処理回路は電気音響変換器に動作可能に接続されたバッファおよび／または前置増幅器を有してもよい。加えて、信号処理回路はさらに、バッファまたは前置増幅器に動作可能に接続され、コンデンサマイクアセンブリから入来する音信号をデジタル化するように配置されたＡ／Ｄコンバータを有してもよい。
【００１６】
好ましくは、信号処理回路、Ａ／Ｄコンバータ、および電荷ポンプは、例えばＣＭＯＳ、バイポーラまたはＢｉＣＭＯＳ  ＡＳＩＣなどの形態の、共通の半導体ダイまたは基板上に配置される。任意に、半導体ダイは、単一のダイＭＥＭＳコンデンサマイクアセンブリを供給するようにＭＥＭＳを作成された電気音響変換器素子をさらに含んでもよい。
【００１７】
第２の態様では、本発明は、関連する容量式の電気音響変換器素子のダイヤフラムと背面電極との間のＤＣ電圧差として印加されるＤＣバイアス電圧を生成するＤＣ電圧供給回路に関する。ＤＣ電圧供給回路は回路ダイおよび制御可能またはプログラム可能な電流源を含む。回路ダイはＤＣバイアス電圧を生成および供給する電荷ポンプを含む。制御可能またはプログラム可能な電流源はＤＣバイアス電圧に動作可能に接続される。
【００１８】
関連する電気音響変換器素子は非エレクトレットＭＥＭＳマイク変換器素子である。電荷ポンプは５〜２０Ｖの範囲の、例えば８〜１２Ｖの、例えば約１０ＶのＤＣバイアス電圧を生成する。
【００１９】
好ましくは、電流源は検出されたＤＣバイアス電圧の表示値とＤＣ基準電圧との比較値に応じて制御可能である。ＤＣバイアス電圧に動作可能に接続される電圧分配器が、検出されたＤＣバイアス電圧の表示値を提供してもよい。基準ＤＣ電圧を生成するように構成された電圧生成器も同様に提供されてよい。
【００２０】
ＤＣ供給回路は、検出されたＤＣバイアス電圧の表示値とＤＣ基準電圧とを比較する誤差増幅器手段をさらに有してもよい。誤差増幅器手段は比較値に応じて制御信号を発生し、制御可能な電流源を制御するように前記制御信号を印加するように構成されている。
【００２１】
加えて、電流源と並列に結合されたノイズフィルタリングキャパシタが配置されてもよい。
【００２２】
第３の態様では、本発明は、容量式の電気音響変換器素子のダイヤフラムと背面電極との間のＤＣ電圧差として印加されるＤＣバイアス電圧を生成するための方法に関する。本方法は、
ＤＣバイアス電圧を生成および供給する電荷ポンプにクロック信号を印加するステップと、
制御可能またはプログラム可能な電流源にＤＣバイアス電圧を供給するステップと、
検出されたＤＣバイアス電圧の表示値とＤＣ基準電圧とを比較するステップと、
前記比較に応じて、制御信号を生成するステップと、
制御信号に応じて電流源を制御するステップと、を含む。
【００２３】
検出されたＤＣバイアス電圧の表示値がＤＣ基準電圧よりも小さい場合は、電流源の電流負荷が第１の電流範囲内にある。一方、検出されたＤＣバイアス電圧の表示値がＤＣ基準電圧よりも大きい場合は、電流源の電流負荷が第２の電流範囲内にある。第２の電流範囲の電流負荷は第１の電流範囲の電流負荷よりも大きくてもよい。
【００２４】
第４の態様では、本発明は電気音響変換器素子、半導体ダイ、および制御可能またはプログラム可能な電流源を有するコンデンサマイクアセンブリに関する。電気音響変換器素子はダイヤフラムと背面電極とを有する。半導体ダイは出力端子を通してＤＣバイアス電圧を生成および供給するための電圧増倍器を有する。ＤＣバイアス電圧はダイヤフラムと背面電極との間のＤＣ電圧差として印加される。制御可能またはプログラム可能な電流源は電圧増倍器の出力端子に動作可能に接続される。制御可能またはプログラム可能な電流源は、検出されたＤＣバイアス電圧レベルの表示値と基準電圧レベルとの比較値に応じて制御可能である。
【００２５】
本発明の様々な実施形態が添付の図面を参照してさらに詳細に記載される。
【図面の簡単な説明】
【００２６】
【図１】調整された電荷ポンプの概略ブロック図である。
【図２】本発明の第１の実施形態によるデジタル出力小型マイクアセンブリの図である。
【図３】本発明の第２の実施形態によるデジタル出力小型マイクアセンブリの図である。
【図４】本発明の第３の実施形態によるアナログ出力小型マイクアセンブリの図である。
【発明を実施するための形態】
【００２７】
本発明は様々な変形例や代替形態が可能であるが、特定の実施形態が図面の例によって示され、本明細書に詳細に記載される。しかしながら、本発明は開示された特定の形態に限定されることを意図してはいないことを、理解すべきである。正しくは、本発明は、添付の特許請求の範囲によって定められた本発明の精神および範囲内にあるすべての変形例、同等物、および代替例を含むものである。
【００２８】
本発明は、電荷ポンプ回路において用いられる半導体集積回路装置に関する。特に、本発明は電荷ポンプ回路によって生成されるＤＣ電圧の立ち上げ時間を劇的に改善することが可能な電荷ポンプの設計に関する。
【００２９】
一般に、図１に記載のような電荷ポンプは、ポンプ出力が所定のレベルにおいて調整される閉ループシステムである。調整を達成するために、ポンプ５は時間とともに連続的にオンであり続けなければならない。図１のポンプＤＣ出力電圧ＶＰＵＭＰが所定の電圧レベルに達するか超えるかした場合、ポンプ出力からの超過の電荷は制御可能な電流源９によって取り除かれる。望まれない出力ノイズが電荷ポンプのクロッキング、および熱ノイズなどの他のノイズ源によって生成される。この出力ノイズは部分的に、ノイズフィルタリングキャパシタ１０、および、定常状態でＧΩまたはＴΩ抵抗器として作動するクロスカップリングされたダイオードの組６によって取り除かれる。この極端に大きな抵抗は、関連する容量式の電気音声変換器素子が本質的に安定した電荷状態で動作することを保証するために、必要である。
【００３０】
本発明の実施形態の基本ブロック図が図１に示される。ポンプ出力電圧が起動時にゼロから始まるとすると、調整器の負荷電流はとても低い。このことは、ポンプＤＣ出力電圧が所定の電圧レベルよりも低いことを意味する。電荷ポンプの出力は所望の、または目標のＤＣ出力電圧に向かって立ち上がり始める。この時間の間、電圧分配器８はポンプＤＣ出力電圧を常に追跡することが可能であり、誤差増幅器７はＤＣ出力電圧を基準電圧ＶＲＥＦと比較する。基準電圧ＶＲＥＦは基準電圧生成器１によって生成される。
【００３１】
ポンプＤＣ出力電圧が所定の電圧レベルに達するか超えるかしたとき、それに応じて誤差増幅器７が負荷電流を増加させる。本発明の電流負荷調整はポンプＤＣ出力電圧を制御するための効率的で、急速で、信頼できる方法である。電流分配器８は様々な方法で実装されうるが、該分配器が電荷ポンプ出力のＤＣ電流負荷の絶対値の最小値を示すことは重要である。これは例えば、逆バイアスをかけられたポリダイオードのタップ列（ｔａｐｐｅｄ  ｓｔｒｉｎｇ）または、接地または基板へのＤＣ経路がないキャパシタのタップ列によって達成される。電荷ポンプは電流負荷の動作の間、作動し続ける。
【００３２】
前述したように、本発明の実施形態の概略ブロック図が図１に記載される。示されるように、図１に示された高速でノイズの低い電荷ポンプは、基準電圧生成器１、補助の定電圧調整器３、ポンプクロック源および非重複クロック生成器３、低ノイズ定電圧調整器４、ディクソン電荷ポンプとして具体化された電圧増倍回路５、極端に高い電荷源インピーダンスを保証するクロスカップリングされたダイオードの組６、非常に高いインピーダンス入力を伴う誤差増幅器７、電圧分配器８、制御可能な電流源９、およびノイズフィルタリングキャパシタ１０を含む。関連するコンデンサマイク（図示せず）のためのＤＣバイアス電圧はダイヤフラムと背面電極との間のＤＣ電圧差として供給される。本発明の本実施形態において、ＤＣバイアス電圧はＶＰＵＭＰから得られ、クロスカップリングされたダイオード６を介して供給される。ＤＣバイアス電圧は一般に５〜１０Ｖである。
【００３３】
図２〜図４は、本発明によるコンデンサマイクアセンブリの様々な実施形態を示す。図２と図３に示されたマイクアセンブリは、いくつかの変更点を除いては同一である。
【００３４】
図２を参照すると、本発明の第１の実施形態によるデジタル小型マイクアセンブリが記載される。図２のアセンブリはディクソンポンプ１２に動作可能に接続された、好ましくはシリコンを主体とする、ダイヤフラムと背面電極を含むＭＥＭＳ小型変換器素子１１を有する。ディクソンポンプ１２は、小型ＭＥＭＳ変換器素子１１のダイヤフラムと背面電極との間の電圧差としてクロスカップリングされたダイオードの組１３を介して印加される、約１０ＶのＤＣバイアス電圧を生成する。変換器素子１１の本質的に一定の電荷状態を保証する、クロスカップリングされたダイオード１３は、少なくともＧΩ範囲、および、より好ましくはＴΩ範囲のインピーダンスを有する。
【００３５】
変換器素子１１からの電気的出力信号は、非常に高い入力インピーダンスを有する任意選択のバッファ１４を通って流れる。非常に高い入力インピーダンスという用語は、１０ＧΩまたは１００ＧΩよりも大きい、より好ましくは１０００ＧΩよりさえも大きい入力インピーダンスとして解されるべきである。低ノイズ前置増幅器１５は、電気信号を６〜２０ｄＢ増幅するようにバッファ１４に動作可能に結合され、その後、増幅された電気信号はシグマデルタコンバータの形態のＡ／Ｄコンバータ１６に達する。
【００３６】
図示されたプログラミングインターフェースはデータ、クロック、および接地線を含み、それはカスタマイズされた／独自のプログラミングインターフェースであってもよく、業界標準タイプのプログラミングインターフェースであってもよい。プログラミングインターフェースは好ましくは双方向インターフェース、例えば双方向ＩＩＣバスインターフェースなどであり、それはＡ／Ｄコンバータ１６からのデータの送信および、例えばテストモード操作のためのアセンブリを形成するように構成されたテストコンピュータからの、アセンブリに送信されるデータの受信をサポートする。プログラミングインターフェースは、代替として、単独データ線と接地線を備えた一本線デジタルデータインターフェースからなってもよい。本発明の別の実施形態では、プログラミングインターフェースは、ＭＩＰＩアライアンスの仕様に基づく直列低電力インターチップメディアバス（ＳＬＩＭｂｕｓ（ＴＭ））からなる。
【００３７】
加えて、図２のアセンブリは、ダイオードを主体とする電圧分配器１７、誤差増幅器１８、制御可能な電流源１９、およびノイズフィルタリングキャパシタ２０を含む。ディクソンポンプ１２からの出力電圧が所定の基準値を超えたとき、前述したように、制御可能な電流源１９が起動される。すなわち、ディクソンポンプから電荷を取り除く。電圧分配器は、ディクソンポンプの出力電圧と接地の間を結合するダイオードのカスケードとして実装される。
【００３８】
図３は、ＭＥＭＳ小型変換器素子２１を有するデジタルコンデンサマイクアセンブリを示す。図２に示したアセンブリと比較すると、図３のアセンブリはプログラム可能なクロック分割器２２を有する。クロック分割器２２は、外部アクセス可能な端子に供給された、印加された（マスター）クロック信号ＣＬＫを、プログラム可能な整数係数Ｎで分割するように構成される。印加されたマスタークロック信号は、１〜１０ＭＨｚのクロック周波数を有してよく、さらに分割されることなくシグマデルタコンバータ１６に印加されてよい。プログラム可能なクロック分割器２２は、マスタークロック信号ＣＬＫを非重複クロックドライバに直接送信するか、またはＣＬＫを整数係数Ｎで分割するかのいずれかを行うように構成される。非重複クロックドライバはディクソンポンプ１２への適切な位相のクロック信号を供給する。本発明の本実施形態によれば、プログラム可能なクロック分割器２２は、ＤＣバイアス電圧の立ち上げの間、急速な立ち上げを保証するために分割なしでＣＬＫを送信するように構成される。ＤＣバイアス電圧の立ち上げフェーズが完了した時点で、プログラム可能なクロック分割器２２は係数ＮでＣＬＫを分割するようにプログラムされる。ここでＮは２〜６４の任意の適切な整数、例えば２、４、６、８、１６または３２であってよい。非重複クロックドライバに供給されるクロック周波数を減らすことによって、供給および接地／基板接続部におけるＣＬＫに関連するノイズの発生が同様に少なくなる。このことは、ディクソンポンプの出力電圧における、ＤＣバイアス電圧における、および場合によっては前置増幅器の出力における、ノイズレベルの減少につながる。プログラム可能なクロック分割器２２の動作は、いくつかの方法で制御されうる。一実施形態では、制御は、上記の他の回路ブロックと共に集積回路に一体化されたスモールステートマシン（ｓｍａｌｌ  ｓｔａｔｅ  ｍａｃｈｉｎｅ）によって提供される。代替実施形態では、プログラム可能なクロック分割器２２はプログラミングインターフェースを通って送信された情報によって制御される。
【００３９】
図４を参照すると、アナログ小型マイクアセンブリが示されている。図４のアセンブリは、ディクソンポンプ２４に動作可能に接続されたダイヤフラムと背面電極を有するＭＥＭＳ小型変換器素子２３も含む。ディクソンポンプ２４は、クロスカップリングされたダイオードの組２５を通して、小型変換器素子２３のダイヤフラムと背面電極との間の電圧差として印加される、約１０ＶのＤＣバイアス電圧を生成する。変換器素子からの電気出力信号は、例えばバランスフォーマットまたはアンバランスフォーマットといったアナログフォーマットでアセンブリの出力ノードに到達する前に、バッファ２６と低ノイズ前置増幅器２７を通して流れる。
【００４０】
加えて、電圧分配器２８、誤差増幅器２９、制御可能な電流源３０、およびノイズフィルタリングキャパシタ３１が配置される。すでに記載のように、ディクソンポンプ２４からの出力電圧が所定の基準値を超えたときに、制御可能な電流源３０が作動する。
【図１】
0005804943.tif 000002
【図２】
0005804943.tif 000003
【図３】
0005804943.tif 000004
【図４】
0005804943.tif 000005