(57)【特許請求の範囲】
【請求項１】
半導体基板上に平面状半導体層を形成し、前記平面状半導体層上に第１の柱状半導体層と第２の柱状半導体層とを形成する第１の工程と、
前記第１の工程の後、
前記第１の柱状半導体層及び前記第２の柱状半導体層の周囲にゲート絶縁膜を形成し、
前記ゲート絶縁膜の周囲に、金属膜、並びに、前記第１の柱状半導体層及び前記第２の柱状半導体層の間の間隔の１／２の長さより薄い膜厚のポリシリコン膜を成膜し、
第３のレジストを堆積し、前記第１の柱状半導体層及び前記第２の柱状半導体層の上部側壁の前記ポリシリコン膜を露出させ、この露出した前記ポリシリコン膜をエッチングによって除去し、前記第３のレジストを剥離し、前記ポリシリコン膜より上面が低い状態で残存するように前記金属膜をエッチングにより除去する第２の工程と、
を有する、
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記第２の工程の後、
ゲート配線を形成するための第４のレジストを形成し、異方性エッチングを行うことにより、前記ゲート配線と、第１のゲート電極と、第２のゲート電極と、を形成する第３の工程を有する、ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の工程の後、
前記第１の柱状半導体層及び前記第２の柱状半導体層の上に酸化膜ハードマスクを形成し、前記平面状半導体層上に前記ゲート絶縁膜よりも厚さの厚い酸化膜を形成する工程をさらに含む、ことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記第４のレジストの上面の高さは、前記第２の工程を経た後の前記ポリシリコン膜の上面の高さよりも低い、ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項５】
前記第３の工程の後、
前記第１の柱状半導体層の上部に第１のｎ型拡散層を形成し、前記第１の柱状半導体層の下部及び前記平面状半導体層の上部に第２のｎ型拡散層を形成し、前記第２の柱状半導体層の上部に第１のｐ型拡散層を形成し、前記第２の柱状半導体層の下部及び前記平面状半導体層の上部に第２のｐ型拡散層を形成する第４の工程をさらに含む、ことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項６】
前記第４の工程の後、
前記第１のｎ型拡散層上、前記第２のｎ型拡散層上、前記第１のｐ型拡散層上、前記第２のｐ型拡散層上、及び前記ゲート配線上にシリサイドを形成する第５の工程をさらに含む、ことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
半導体基板上に形成された平面状半導体層と、
前記平面状半導体層上に形成された第１及び第２の柱状半導体層と、
前記第１の柱状半導体層の周囲に形成された第１のゲート絶縁膜と、
前記第１のゲート絶縁膜の周囲に形成された金属膜及びポリシリコン膜の積層構造からなる第１のゲート電極と、
前記第２の柱状半導体層の周囲に形成された第２のゲート絶縁膜と、
前記第２のゲート絶縁膜の周囲に形成された金属膜及びポリシリコン膜の積層構造からなる第２のゲート電極と、
前記第１及び前記第２のゲート電極に接続されたゲート配線と、
前記ゲート配線と前記平面状半導体層との間に形成された前記第１及び第２のゲート絶縁膜よりも厚さが厚い酸化膜と、
前記第１の柱状半導体層の上部に形成された第１のｎ型拡散層と、
前記第１の柱状半導体層の下部と前記平面状半導体層の上部とに形成された第２のｎ型拡散層と、
前記第２の柱状半導体層の上部に形成された第１のｐ型拡散層と、
前記第２の柱状半導体層の下部及び前記平面状半導体層の上部に形成された第２のｐ型拡散層と、を備え、
前記ポリシリコン膜の膜厚は前記第１の柱状半導体層及び前記第２の柱状半導体層の間の間隔の１／２の長さより薄く形成されており、
前記金属膜の上面の高さは、前記ポリシリコン膜の上面の高さよりも高くされており、
前記金属膜の前記ポリシリコン膜の上面より高い部分の外側面は、絶縁膜サイドウォールにより覆われている、
ことを特徴とする半導体装置。
【請求項８】
前記ゲート配線の上面の高さは前記第１及び第２のゲート電極の上面の高さよりも低くされている、ことを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記ゲート配線は、前記金属膜及び第１のシリサイドの積層構造からなる、ことを特徴とする請求項７又は８に記載の半導体装置。
【請求項１０】
前記ゲート配線の中心線が、前記第１の柱状半導体層の中心点と前記第２の柱状半導体層の中心点とを結ぶ線に対して所定量オフセットしている、ことを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記第１及び前記第２のｎ型拡散層上と、前記第１及び前記第２のｐ型拡散層上とに形成された第２のシリサイドをさらに備える、ことを特徴とする請求項１０に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法、及び、半導体装置に関する。
【背景技術】
【０００２】
半導体集積回路、特にＭＯＳトランジスタを用いた集積回路は、高集積化の一途を辿っている。この高集積化に伴って、その中で用いられているＭＯＳトランジスタはナノ領域まで微細化が進んでいる。このようにＭＯＳトランジスタの微細化が進むと、リーク電流の抑制が困難となり、必要な電流量を確保する必要があるために回路の占有面積を小さくすることが難しい、といった問題がある。このような問題を解決するために、基板に対してソース、ゲート、ドレインが垂直方向に配置され、ゲート電極が柱状半導体層を取り囲む構造である、Surrounding Gate Transistor（以下、「ＳＧＴ」という。）が提案されている（例えば、特許文献１、特許文献２、特許文献３を参照）。【０００３】
従来のＳＧＴの製造方法では、窒化膜ハードマスクが柱状に形成されたシリコン柱を形成し、シリコン柱の下部に拡散層を形成した後、ゲート材料を堆積する。その後、ゲート材料を平坦化、エッチバックすることで、シリコン柱及び窒化膜ハードマスクの側壁に絶縁膜サイドウォールを形成する。その後、ゲート配線のためのレジストパターンを形成し、ゲート材料をエッチングした後、窒化膜ハードマスクを除去し、シリコン柱の上部に拡散層を形成する方法により製造されている（例えば、特許文献４を参照）。【０００４】
このような方法では、隣接するシリコン柱の間隔が狭くなったときに、厚さの厚いゲート材料をシリコン柱の間に堆積することが必要となり、シリコン柱の間にボイドと呼ばれる微小な孔が形成されることがある。このようにボイドが形成されると、エッチバック後にゲート材料に孔が形成される。その後、絶縁膜サイドウォールを形成するためにシリコン柱の間に絶縁膜を堆積すると、このボイド内にこの絶縁膜が堆積する。このため、シリコン柱の間に存在するゲート材料の加工が難しくなる。【０００５】
そこで、シリコン柱を形成した後、ゲート酸化膜を形成する。そして、厚さの薄いポリシリコンを堆積した後、シリコン柱の上部を覆うようにゲート配線を形成するためのレジストを形成する。さらにゲート配線をエッチングし、その後、酸化膜を厚く堆積し、シリコン柱の上部を露出させ、シリコン柱の上部の厚さの薄いポリシリコンを除去する。最後に、厚さの厚い酸化膜をウエットエッチングにて除去する技術が開示されている（例えば、非特許文献１を参照）。【０００６】
しかしながら、このような従来技術では、ゲート電極に金属を用いる技術は示されていない。また、シリコン柱の上部を覆うゲート配線を形成するためにレジストを形成することが必要となり、そのレジストがシリコン柱の上部を覆うことになり、結果的に自己整合プロセスとはならない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平２−７１５５６号公報
【特許文献２】特開平２−１８８９６６号公報
【特許文献３】特開平３−１４５７６１号公報
【特許文献４】特開２００９−１８２３１７号公報
【非特許文献】
【０００８】
【非特許文献１】B.Yang, K.D.Buddharaju, S.H.G.Teo, N.Singh, G.D.Lo,and D.L.Kwong, “Vertical Silicon-Nanowire Formation and Gate-All-Around MOSFET”, IEEE Electron Device Letters, VOL.29, No.7, July 2008, pp791-794.
【発明の概要】
【発明が解決しようとする課題】
【０００９】
そこで、本発明は、厚さの薄いゲート材料を用いることで、自己整合プロセスによって、金属材料からなるゲート電極が形成される、ＳＧＴの構造を有する半導体装置の製造方法と、それにより得られるＳＧＴの構造を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の第１の観点に係る半導体装置の製造方法は、
半導体基板上に平面状半導体層を形成し、前記平面状半導体層上に第１の柱状半導体層と第２の柱状半導体層とを形成する第１の工程と、
前記第１の工程の後、
前記第１の柱状半導体層及び前記第２の柱状半導体層の周囲にゲート絶縁膜を形成し、
前記ゲート絶縁膜の周囲に、金属膜、並びに、前記第１の柱状半導体層及び前記第２の柱状半導体層の間の間隔の１／２の長さより薄い膜厚のポリシリコン膜を成膜し、
第３のレジストを堆積し、前記第１の柱状半導体層及び前記第２の柱状半導体層の上部側壁の前記ポリシリコン膜を露出させ、この露出した前記ポリシリコン膜をエッチングによって除去し、前記第３のレジストを剥離し、前記ポリシリコン膜より上面が低い状態で残存するように前記金属膜をエッチングにより除去する第２の工程と、
を有する、
ことを特徴とする。
【００１１】
前記第２の工程の後、
ゲート配線を形成するための第４のレジストを形成し、異方性エッチングを行うことにより、前記ゲート配線と、第１のゲート電極と、第２のゲート電極と、を形成する第３の工程を有する、ことが好ましい。
前記第１の工程の後、
前記第１の柱状半導体層及び前記第２の柱状半導体層の上に酸化膜ハードマスクを形成し、前記平面状半導体層上に前記ゲート絶縁膜よりも厚さの厚い酸化膜を形成する工程をさらに含む、ことが好ましい。
前記第４のレジストの上面の高さは、前記第２の工程を経た後の前記ポリシリコン膜の上面の高さよりも低い、ことが好ましい。
【００１２】
前記第３の工程の後、
前記第１の柱状半導体層の上部に第１のｎ型拡散層を形成し、前記第１の柱状半導体層の下部及び前記平面状半導体層の上部に第２のｎ型拡散層を形成し、前記第２の柱状半導体層の上部に第１のｐ型拡散層を形成し、前記第２の柱状半導体層の下部及び前記平面状半導体層の上部に第２のｐ型拡散層を形成する第４の工程をさらに含む、ことが好ましい。
【００１３】
前記第４の工程の後、
前記第１のｎ型拡散層上、前記第２のｎ型拡散層上、前記第１のｐ型拡散層上、前記第２のｐ型拡散層上、及び前記ゲート配線上にシリサイドを形成する第５の工程をさらに含む、ことが好ましい。
【００１４】
本発明の第２の観点に係る半導体装置は、
半導体基板上に形成された平面状半導体層と、
前記平面状半導体層上に形成された第１及び第２の柱状半導体層と、
前記第１の柱状半導体層の周囲に形成された第１のゲート絶縁膜と、
前記第１のゲート絶縁膜の周囲に形成された金属膜及びポリシリコン膜の積層構造からなる第１のゲート電極と、
前記第２の柱状半導体層の周囲に形成された第２のゲート絶縁膜と、
前記第２のゲート絶縁膜の周囲に形成された金属膜及びポリシリコン膜の積層構造からなる第２のゲート電極と、
前記第１及び前記第２のゲート電極に接続されたゲート配線と、
前記ゲート配線と前記平面状半導体層との間に形成された前記第１及び第２のゲート絶縁膜よりも厚さが厚い酸化膜と、
前記第１の柱状半導体層の上部に形成された第１のｎ型拡散層と、
前記第１の柱状半導体層の下部と前記平面状半導体層の上部とに形成された第２のｎ型拡散層と、
前記第２の柱状半導体層の上部に形成された第１のｐ型拡散層と、
前記第２の柱状半導体層の下部及び前記平面状半導体層の上部に形成された第２のｐ型拡散層と、を備え、
前記ポリシリコン膜の膜厚は前記第１の柱状半導体層及び前記第２の柱状半導体層の間の間隔の１／２の長さより薄く形成されており、
前記金属膜の上面の高さは、前記ポリシリコン膜の上面の高さよりも高くされており、
前記金属膜の前記ポリシリコン膜の上面より高い部分の外側面は、絶縁膜サイドウォールにより覆われている、ことが好ましい。
【００１５】
前記ゲート配線の上面の高さは前記第１及び第２のゲート電極の上面の高さよりも低くされている、ことが好ましい。
前記ゲート配線は、前記金属膜及び第１のシリサイドの積層構造からなる、ことが好ましい。
【００１６】
前記ゲート配線の中心線が、前記第１の柱状半導体層の中心点と前記第２の柱状半導体層の中心点とを結ぶ線に対して所定量オフセットしている、ことが好ましい。【００１７】
前記第１及び前記第２のｎ型拡散層上と、前記第１及び前記第２のｐ型拡散層上とに形成された第２のシリサイドをさらに備える、ことが好ましい。
【発明の効果】
【００１８】
本発明によれば、厚さが薄いゲート材料を用いることで、自己整合プロセスによって金属材料からなるゲート電極が形成される、ＳＧＴの構造を有する半導体装置の製造方法と、それにより得られるＳＧＴの構造を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】（Ａ）は本発明の実施形態に係る半導体装置の平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図２】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図３】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図４】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図５】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図６】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図７】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図８】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図９】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図１０】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図１１】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図１２】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図１３】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図１４】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図１５】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図１６】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図１７】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図１８】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図１９】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図２０】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図２１】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図２２】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図２３】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図２４】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図２５】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図２６】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図２７】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図２８】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図２９】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図３０】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図３１】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図３２】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図３３】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図３４】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図３５】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図３６】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図３７】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図３８】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図３９】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【図４０】（Ａ）は本実施形態に係る半導体装置の製造方法を示す平面図であり、（Ｂ）は（Ａ）のＸ−Ｘ’線での断面図であり、（Ｃ）は（Ａ）のＹ−Ｙ’線での断面図である。
【発明を実施するための形態】
【００２０】
本発明の実施形態に係る半導体装置の製造方法により製造される、ＳＧＴの構造を有する半導体装置は、以下の構造を有する。
【００２１】
図１に示すように、本実施形態に係る、ＳＧＴの構造を有する半導体装置は、シリコン基板１０１上に形成された平面状シリコン層１０７と、平面状シリコン層１０７上に形成された第１及び第２の柱状シリコン層１０４、１０５と、第１の柱状シリコン層１０４の周囲に形成されたゲート絶縁膜１１３と、ゲート絶縁膜１１３の周囲に形成された金属膜１１５及びポリシリコン膜１１６の積層構造からなる第１のゲート電極１１９ｂとを備えている。
【００２２】
第２の柱状シリコン層１０５の周囲に、ゲート絶縁膜１１４と、ゲート絶縁膜１１４の周囲に形成された金属膜１１５及びポリシリコン膜１１６の積層構造からなる第２のゲート電極１１９ａと、ポリシリコン膜１１６が形成されている。
ゲート絶縁膜１１４と、ゲート絶縁膜１１４の周囲に形成された金属膜１１５及びポリシリコン膜１１６の積層構造からなる第２のゲート電極１１９ａと、ポリシリコン膜１１６のそれぞれの厚さは、第１の柱状シリコン層１０４と第２の柱状シリコン層１０５との間の間隔の１／２の長さよりも薄く、かつ、金属膜１１５の上面の高さは、ポリシリコン膜１１６の上面の高さよりも高い位置にある。
第１及び第２のゲート電極１１９ｂ、１１９ａに接続されたゲート配線１１９ｃの上面の高さは、第１及び第２のゲート電極１１９ｂ、１１９ａの上面の高さよりも低い位置にある。
【００２３】
本実施形態に係る、ＳＧＴの構造を有する半導体装置は、さらに、ゲート配線１１９ｃと平面状シリコン層１０７との間に形成されたゲート絶縁膜１１３、１１４よりも厚さが厚い第２の酸化膜１１０と、第１の柱状シリコン層１０４の上部に形成された第１のｎ型拡散層１２１と、第１の柱状シリコン層１０４の下部及び平面状シリコン層１０７の上部に形成された第２のｎ型拡散層１２２と、第２の柱状シリコン層１０５の上部に形成された第１のｐ型拡散層１２４と、第２の柱状シリコン層１０５の下部及び平面状シリコン層１０７の上部に形成された第２のｐ型拡散層１２５と、を有する。
【００２４】
以下、本発明の実施形態に係る、ＳＧＴの構造を有する半導体装置の製造方法について、図２〜図４０を参照しながら説明する。
【００２５】
以下に、シリコン基板１０１（半導体基板）上に平面状シリコン層１０７（平面状半導体層）を形成し、この平面状シリコン層１０７上に、第１の柱状シリコン層１０４（第１の柱状半導体層）と、第２の柱状シリコン層１０５（第２の柱状半導体層）と、を形成する第１の工程を詳細に説明する。
【００２６】
図２に示すように、まず、シリコン基板１０１上に、第１の柱状シリコン層１０４と第２の柱状シリコン層１０５とを形成するための第１のレジスト１０２、１０３を形成する。本実施形態において、半導体装置作成用の基板としてシリコン基板１０１を用いるが、半導体装置作成用に使用される基板であればその他の基板であっても使用できる。
【００２７】
次に、図３に示すように、シリコン基板１０１をエッチングすることで、第１のレジスト１０２、１０３の下方に、第１の柱状シリコン層１０４と第２の柱状シリコン層１０５とを形成する。ここでは、酸化膜、窒化膜といったハードマスクを用いて柱状シリコン層を形成する。
【００２８】
続いて、図４に示すように、第１のレジスト１０２、１０３を剥離、除去する。
【００２９】
続いて、図５に示すように、平面状シリコン層１０７を形成するための第２のレジスト１０６を形成する。
【００３０】
続いて、図６に示すように、シリコン基板１０１をエッチングすることで、第２のレジスト１０６の下方に、平面状シリコン層１０７を形成する。
【００３１】
続いて、図７に示すように、第２のレジスト１０６を剥離、除去する。
【００３２】
続いて、図８に示すように、平面状シリコン層１０７の周囲に、素子分離膜１０８を形成する。
【００３３】
続いて、図９に示すように、第１の柱状シリコン層１０４と第２の柱状シリコン層１０５と平面状シリコン層１０７とを覆うように、第１の酸化膜１０９を堆積する。ここでは、第１の酸化膜１０９を常圧ＣＶＤ（化学気相堆積）を用いて堆積することが好ましい。このように、常圧ＣＶＤによって第１の酸化膜１０９を堆積すると、第１の柱状シリコン層１０４と第２の柱状シリコン層１０５及び平面状シリコン層１０７の上には、厚さの厚い第１の酸化膜１０９、柱状シリコン層１０４及び第２の柱状シリコン層１０５の側壁には、厚さの薄い第１の酸化膜１０９がそれぞれ堆積される。さらに、常圧ＣＶＤによれば、第１の柱状シリコン層１０４及び第２の柱状シリコン層１０５の上に堆積される第１の酸化膜１０９の厚さが、平面状シリコン層１０７上に堆積される第１の酸化膜１０９の厚さよりも厚くなる。
【００３４】
続いて、図１０に示すように、第１の酸化膜１０９を等方性エッチングを用いて除去することによって、第１の柱状シリコン層１０４及び第２の柱状シリコン層１０５の上に酸化膜ハードマスク１１１、１１２を形成する。さらに、平面状シリコン層１０７上にゲート絶縁膜１１３、１１４（図１１参照）よりも厚さの厚い第２の酸化膜１１０を形成する。
【００３５】
以上により、シリコン基板１０１（半導体基板）上に平面状シリコン層１０７（平面状半導体層）を形成し、この平面状シリコン層１０７上に、第１の柱状シリコン層１０４（第１の柱状半導体層）と、第２の柱状シリコン層１０５（第２の柱状半導体層）と、を形成する第１の工程が示された。
【００３６】
次に、第１の柱状シリコン層１０４（第１の柱状半導体層）と第２の柱状シリコン層１０５（第２の柱状半導体層）の周囲にゲート絶縁膜１１３、１１４（図１１参照）を形成し、ゲート絶縁膜１１３、１１４の周囲に金属膜１１５及び厚さの薄いポリシリコン膜１１６を成膜する。ここで、ポリシリコン膜１１６の膜厚が第１の柱状シリコン層１０４（第１の柱状半導体層）と第２の柱状シリコン層１０５（第２の柱状半導体層）との間の間隔の１／２の長さよりも薄くなるようにする。その後、ポリシリコン膜１１６上から第３のレジスト１１７を堆積し、第３のレジスト１１７から第１の柱状シリコン層１０４（第１の柱状半導体層）及び第２の柱状シリコン層１０５（第２の柱状半導体層）の上部側壁のポリシリコン膜１１６を露出させる。その後、第３のレジスト１１７から露出したポリシリコン膜１１６をエッチングにより除去し、第３のレジスト１１７を剥離し、金属膜１１５をエッチングにより除去する第２の工程を詳細に説明する。
【００３７】
第１の工程に続いて、図１１に示すように、第１の柱状シリコン層１０４と第２の柱状シリコン層１０５の周囲にゲート絶縁膜１１３、１１４を形成し、さらにゲート絶縁膜１１３、１１４の周囲に金属膜１１５及び厚さの薄いポリシリコン膜１１６を成膜する。薄いポリシリコンを使用するため、ポリシリコン膜１１６中にボイドが生じることが防止される。ここでは、金属膜１１５の材料に窒化チタンを使用するが、窒化チタンと同様に、半導体製造工程に用いられ、トランジスタのしきい値電圧を設定し得る金属であれば金属膜１１５の材料として使用できる。ゲート絶縁膜１１３、１１４は、例えば酸化膜、酸窒化膜、高誘電体膜などの、半導体工程に用いられるものが使用できる。
【００３８】
続いて、図１２に示すように、第３のレジスト１１７を堆積し、第３のレジスト１１７から第１の柱状シリコン層１０４及び第２の柱状シリコン層１０５の上部側壁のポリシリコン膜１１６を露出させる。ここで、上部側壁のポリシリコン膜１１６を露出させるために、レジストエッチバックを用いることが好ましい。また、スピンオングラスといった塗布膜を用いて上部側壁のポリシリコン膜１１６を露出させてもよい。
【００３９】
続いて、図１３に示すように、第３のレジスト１１７から露出したポリシリコン膜１１６をエッチングにより除去する。ここでは、等方性ドライエッチングを用いてポリシリコン膜１１６の除去することが好ましい。
【００４０】
続いて、図１４に示すように、第３のレジスト１１７を除去する。
【００４１】
続いて、図１５に示すように、金属膜１１５をエッチングにより除去する。ここで、第１及び第２の柱状シリコン層１０４、１０５の上方にある金属膜１１５をエッチングにより除去する際、ウエットエッチングを用いると、ポリシリコン膜１１６と柱状シリコン層１０４、１０５との間にある金属膜１１５がエッチングされてしまい、ポリシリコン膜１１６と柱状シリコン層１０４、１０５との間にボイドが生じることがある。
【００４２】
以上により、第１の柱状シリコン層１０４（第１の柱状半導体層）と第２の柱状シリコン層１０５（第２の柱状半導体層）の周囲にゲート絶縁膜１１３、１１４を形成し、ゲート絶縁膜１１３、１１４の周囲に金属膜１１５及び厚さの薄いポリシリコン膜１１６を成膜する。ここで、ポリシリコン膜１１６の膜厚が第１の柱状シリコン層１０４（第１の柱状半導体層）と第２の柱状シリコン層１０５（第２の柱状半導体層）との間の間隔の１／２の長さよりも薄くなるようにする。その後、ポリシリコン膜１１６上から第３のレジスト１１７を堆積し、第３のレジスト１１７から第１の柱状シリコン層１０４（第１の柱状半導体層）及び第２の柱状シリコン層１０５（第２の柱状半導体層）の上部側壁のポリシリコン膜１１６を露出させる。その後、第３のレジスト１１７から露出したポリシリコン膜１１６をエッチングにより除去し、第３のレジスト１１７を剥離し、金属膜１１５をエッチングにより除去する第２の工程が示された。
【００４３】
次に、ゲート配線１１９ｃを形成するための第４のレジスト１１８を形成し、異方性エッチングを行うことにより、ゲート配線１１９ｃ、第１のゲート電極１１９ｂ、及び第２のゲート電極１１９ａを形成する第３の工程を詳細に説明する。
【００４４】
第２の工程に続いて、図１６に示すように、ゲート配線１１９ｃ（図１７参照）を形成するための第４のレジスト１１８を形成する。第４のレジスト１１８の上面の高さは、第２工程を終えた後のポリシリコン膜１１６の上面の高さよりも低くすることが好ましい。ゲート配線１１９ｃを形成する際、異方性エッチングを用いると、第１及び第２のゲート電極１１９ｂ、１１９ａ（図１７参照）の上方にあるポリシリコン膜１１６が除去されるため、金属膜１１５の上面の高さを、ポリシリコン膜１１６の上面の高さより高くすることができる。
【００４５】
また、図１６に示す工程において、ゲート配線１１９ｃのための第４のレジスト１１８の中心線が、第１の柱状シリコン層１０４の中心点と第２の柱状シリコン層１０５の中心点とを結ぶ線に対して所定量オフセット（図１７参照）するように、第３のレジスト１１７を形成することが好ましい。このように所定量オフセットさせることで、第２のｎ型拡散層１２２と第２のｐ型拡散層１２５とを接続するシリサイド１３５（図２８参照）を形成することが容易になる。
【００４６】
続いて、図１７に示すように、ポリシリコン膜１１６と金属膜１１５とをエッチングすることで、第１及び第２のゲート電極１１９ｂ、１１９ａ、ゲート配線１１９ｃが形成される。これにより、自己整合プロセスが実現される。本実施形態では、シリコン柱の周囲に形成されたゲート電極１１９ａ、１１９ｂに、ゲート配線１１９ｃの形成のための第４のレジスト１１８を接触させればよい。これによりゲート配線１１９ｃの位置合わせマージンが大きくなるので、自己整合プロセスが実現される。このとき、酸化膜ハードマスク１１１、１１２によって、第１の柱状シリコン層１０４、第２の柱状シリコン層１０５の上部が保護される。また、第１のゲート電極１１９ｂ及び第２のゲート電極１１９ａの上方にあるポリシリコン膜１１６が異方性エッチングにより除去されるため、金属膜１１５の上面の高さを、ポリシリコン膜１１６の上面の高さよりも高くすることができる。
【００４７】
続いて、図１８に示すように、第２の酸化膜１１０をエッチングにより除去する。
【００４８】
続いて、図１９に示すように、第４のレジスト１１８を剥離し、除去する。
【００４９】
以上により、ゲート配線１１９ｃを形成するための第４のレジスト１１８を形成し、異方性エッチングを行うことにより、ゲート配線１１９ｃ、第１のゲート電極１１９ｂ、及び第２のゲート電極１１９ａを形成する第３の工程が示された。
【００５０】
次に、第１の柱状シリコン層１０４（第１の柱状半導体層）の上部に第１のｎ型拡散層１２１を形成し、第１の柱状シリコン層１０４の下部及び平面状シリコン層１０７（平面状半導体層）の上部に第２のｎ型拡散層１２２を形成する。その後、第２の柱状シリコン層１０５（第２の柱状半導体層）の上部に第１のｐ型拡散層１２４を形成し、第２の柱状シリコン層１０５の下部及び平面状シリコン層１０７の上部に第２のｐ型拡散層１２５を形成する第４の工程を詳細に説明する。
【００５１】
第３の工程に続いて、図２０に示すように、第１のｎ型拡散層１２１及び第２のｎ型拡散層１２２を形成するために、第５のレジスト１２０を形成する。なお、第５のレジスト１２０を形成する前に、平面状シリコン層１０７の上表面などに、厚さの薄い酸化膜を堆積してもよい。
【００５２】
続いて、図２１に示すように、第１の柱状シリコン層１０４の上部及び下部に、それぞれ砒素（Ａｓ）を注入することで、第１のｎ型拡散層１２１と第２のｎ型拡散層１２２を形成する。
【００５３】
続いて、図２２に示すように、第５のレジスト１２０を剥離、除去する。
【００５４】
続いて、図２３に示すように、第１のｐ型拡散層１２４と第２のｐ型拡散層１２５（図２４参照）とを形成するための第６のレジスト１２３を形成する。
【００５５】
続いて、図２４に示すように、第２の柱状シリコン層１０５の上部及び下部に、それぞれボロンまたは弗化ボロンを注入することで、第１のｐ型拡散層１２４と第２のｐ型拡散層１２５とを形成する。
【００５６】
続いて、図２５に示すように、第６のレジスト１２３を剥離、除去する。
【００５７】
続いて、図２６に示すように、酸化膜１２６と窒化膜１２７とを層状かつ均一に堆積し、引き続き、熱処理を行う。
【００５８】
以上により、第１の柱状シリコン層１０４（第１の柱状半導体層）の上部に第１のｎ型拡散層１２１を形成し、第１の柱状シリコン層１０４の下部及び平面状シリコン層１０７（平面状半導体層）の上部に第２のｎ型拡散層１２２を形成する。その後、第２の柱状シリコン層１０５（第２の柱状半導体層）の上部に第１のｐ型拡散層１２４を形成し、第２の柱状シリコン層１０５の下部及び平面状シリコン層１０７の上部に第２のｐ型拡散層１２５を形成する第４の工程が示された。
【００５９】
次に、第１のｎ型拡散層１２１上、第２のｎ型拡散層１２２上、第１のｐ型拡散層１２４上、第２のｐ型拡散層１２５上、及びゲート配線１１９ｃ上にシリサイド１３１、１３５、１３２、１３４、１３０、１３３を形成する第５の工程を詳細に説明する。
【００６０】
第４の工程に続いて、図２７に示すように、酸化膜１２６、窒化膜１２７をエッチングによってその一部を除去することで、絶縁膜サイドウォール１２８ａ、１２８ｂ、１２９ａ、１２９ｂ、１２９ｃを形成する。
【００６１】
続いて、図２８に示すように、金属材料を堆積し、さらに熱処理を行い、未反応の金属材料を除去することで、第１のｎ型拡散層１２１上、第２のｎ型拡散層１２２上、第１のｐ型拡散層１２４上、第２のｐ型拡散層１２５上、及びゲート配線１１９ｃ上に、それぞれシリサイド１３１、１３５、１３２、１３４、１３０、１３３を形成する。ここで、絶縁膜サイドウォールは、窒化膜サイドウォールとすることができる。
【００６２】
以上により、第２のｎ型拡散層１２２が、第２のｐ型拡散層１２５に、シリサイド１３５を介して接続される。また、図１７に示すように、ゲート配線１１９ｃの中心線が、第１の柱状シリコン層１０４の中心点と第２の柱状シリコン層１０５の中心点とを結ぶ線に対して所定量オフセットしているので、シリサイド１３５を形成することが容易になる。これにより、半導体装置の高集積化が実現される。
【００６３】
また、この構造では、ポリシリコン膜１１６の厚さが薄いため、ゲート配線１１９ｃが、金属膜１１５及びシリサイド１３０からなる積層構造から容易に形成される。このゲート配線１１９ｃでは、シリサイド１３０と金属膜１１５とが直接接触するため、ゲート配線１１９ｃの低抵抗化が実現される。
【００６４】
以上により、第１のｎ型拡散層１２１上、第２のｎ型拡散層１２２上、第１のｐ型拡散層１２４上、第２のｐ型拡散層１２５上、及びゲート配線１１９ｃ上にシリサイド１３１、１３５、１３２、１３４、１３０、１３３を形成する第５の工程が示された。
【００６５】
第５の工程に続いて、図２９に示すように、窒化膜などのコンタクトストッパー１３６を、構造体の全体を覆うように層状に成膜し、層間絶縁膜１３７を形成する。
【００６６】
続いて、図３０に示すように、コンタクト孔１３９、１４０（図３１参照）を形成するための第７のレジスト１３８を形成する。
【００６７】
続いて、図３１に示すように、層間絶縁膜１３７をエッチングすることで、第７のレジスト１３８の開口部にコンタクト孔１３９、１４０を形成する。
【００６８】
続いて、図３２に示すように、第７のレジスト１３８を剥離、除去する。
【００６９】
続いて、図３３に示すように、コンタクト孔１４２、１４３（図３４参照）を形成するための第８のレジスト１４１を形成する。
【００７０】
続いて、図３４に示すように、層間絶縁膜１３７をエッチングすることで、第８のレジスト１４１の開口部に、コンタクト孔１４２、１４３を形成する。
【００７１】
続いて、図３５に示すように、第８のレジスト１４１を剥離、除去する。
【００７２】
続いて、図３６に示すように、コンタクトストッパー１３６をエッチングすることで、コンタクト孔１３９、１４０、コンタクト孔１４２、１４３下のコンタクトストッパー１３６を除去する。
【００７３】
続いて、図３７に示すように、金属材料を堆積して金属層１４８を形成することで、下層の導体層と接続するコンタクト１４４、１４５、１４６、１４７とする。
【００７４】
続いて、図３８に示すように、金属配線１５３、１５４、１５５、１５６（図３９参照）を形成するための第９のレジスト１４９、１５０、１５１、１５２を形成する。
【００７５】
続いて、図３９に示すように、金属層１４８をエッチングすることで、金属配線１５３、１５４、１５５、１５６を形成する。
【００７６】
次に、図４０に示すように、第９のレジスト１４９、１５０、１５１、１５２を剥離、除去する。
以上により、厚さの薄いゲート材料（ポリシリコン）を用いることで、自己整合プロセスによって、金属材料からなるゲート電極が形成されるＳＧＴの構造を有する半導体装置の製造方法が示された。
【００７７】
金属膜１１５の上面の高さが、ポリシリコン膜１１６の上面の高さよりも高いため、ポリシリコン膜１１６と、第１及び第２の柱状シリコン層１０４、１０５との間にボイドが生じることがなく、ゲート電極１１９ａ、１１９ｂと、第１及び第２の柱状シリコン層１０４、１０５との間の容量の減少を防ぐことができる。
【００７８】
本実施形態により製造される、ＳＧＴを有する半導体装置は、ゲート配線１１９ｃと平面状シリコン層１０７との間に形成されたゲート絶縁膜１１３、１１４よりも厚さが厚い第２の酸化膜１１０を有する。このため、ゲート配線１１９ｃとシリコン基板１０１との間の容量を低減することができ、ゲート配線１１９ｃとシリコン基板１０１間の絶縁性が確保される。
【００７９】
本実施形態によれば、ゲート配線１１９ｃが、金属膜１１５及びシリサイド１３０からなる積層構造から形成される。このように、ゲート配線１１９ｃでは、シリサイド１３０と金属膜１１５とが直接接触するため、ゲート配線１１９ｃの低抵抗化が実現される。
【００８０】
本実施形態によれば、ゲート配線１１９ｃの中心線が、第１の柱状シリコン層１０４の中心点と第２の柱状シリコン層１０５の中心点とを結ぶ線に対して所定量オフセットしている（図１７参照）。このため、第２のｎ型拡散層１２２と、第２のｐ型拡散層１２５とを接続するシリサイド１３５を容易に形成できる。これにより、量産ベースでの半導体装置の高集積化が実現される。
【００８１】
上述した実施形態によれば、第１工程の後、第１の柱状シリコン層１０４（第１の柱状半導体層）と第２の柱状シリコン層１０５（第２の柱状半導体層）の周囲にゲート絶縁膜１１３、１１４を形成する。その後、ゲート絶縁膜１１３、１１４の周囲に金属膜１１５及び厚さの薄いポリシリコン膜１１６を成膜する。ポリシリコン膜１１６の膜厚は第１の柱状シリコン層１０４と第２の柱状シリコン層１０５との間の間隔の１／２の長さよりも薄くする。その後、第３のレジスト１１７を堆積し、第１及び第２の柱状シリコン層１０４、１０５の上部側壁のポリシリコン膜１１６を露出させる。その後、露出したポリシリコン膜１１６をエッチングにより除去し、第３のレジスト１１７を剥離し、金属膜１１５をエッチングにより除去する第２の工程を備える。第２の工程の後、ゲート配線１１９ｃを形成するための第４のレジスト１１８を形成し、異方性エッチングを行い、ゲート配線１１９ｃ、第１のゲート電極１１９ｂ、及び第２のゲート電極１１９ａを形成する第３の工程により、自己整合プロセスが実現される。本実施形態によれば、このように自己整合プロセスによって半導体装置が製造されるため、別部材からなるマスクを使用する必要がなく、半導体装置の高集積化が実現される。
【００８２】
第１及び第２の柱状シリコン層１０４、１０５の上方にある金属膜１１５をエッチングにより除去する際、ウエットエッチングを用いると、ポリシリコン膜１１６と第１及び第２の柱状シリコン層１０４、１０５との間にある金属膜１１５がエッチングされる。これにより、ポリシリコン膜１１６と、第１及び第２の柱状シリコン層１０４、１０５との間にボイドが生じることがある。このようにボイドが生じると、ボイドが生じた部分の比誘電率（媒質の誘電率と真空の誘電率の比ε/ε0=εr）が空気と同様の約１（1.00059）となるため、ゲート電極１１９ａ、１１９ｂと、第１及び第２の柱状シリコン層１０４、１０５との間の容量が減少してしまう。これに対して、本実施形態では、第１及び第２の柱状シリコン層１０４、１０５の上方にある金属膜１１５をエッチングにより除去した後、ゲート配線１１９ｃを異方性エッチングにより形成する。この際、第１及び第２のゲート電極１１９ｂ、１１９ａの上方にあるポリシリコン膜１１６が異方性エッチングにより除去されるため、金属膜１１５の上面の高さを、ポリシリコン膜１１６の上面の高さよりも高くすることができる。これにより、ポリシリコン膜１１６と、第１及び第２の柱状シリコン層１０４、１０５との間にボイドが生じることが防止される。
【００８３】
なお、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。上記実施例及び変形例は任意に組み合わせることができる。さらに、必要に応じて上記実施形態の構成の一部を除いても本発明の技術的思想の範囲内となる。
【００８４】
例えば、上記実施例において、ｐ型（ｐ＋型を含む。）とｎ型（ｎ＋型を含む。）とをそれぞれ反対の導電型とした半導体装置の製造方法、及び、それにより得られる半導体装置も当然に本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００８５】
本発明に係る半導体装置の製造方法によれば、ＳＧＴを有する、高集積度な半導体装置を製造することができる。
【符号の説明】
【００８６】
１０１．シリコン基板
１０２．第１のレジスト
１０３．第１のレジスト
１０４．第１の柱状シリコン層
１０５．第２の柱状シリコン層
１０６．第２のレジスト
１０７．平面状シリコン層
１０８．素子分離膜
１０９．第１の酸化膜
１１０．第２の酸化膜
１１１．酸化膜ハードマスク
１１２．酸化膜ハードマスク
１１３．ゲート絶縁膜
１１４．ゲート絶縁膜
１１５．金属膜
１１６．ポリシリコン膜
１１７．第３のレジスト
１１８．第４のレジスト
１１９ａ．第２のゲート電極
１１９ｂ．第１のゲート電極
１１９ｃ．ゲート配線
１２０．第５のレジスト
１２１．第１のｎ型拡散層
１２２．第２のｎ型拡散層
１２３．第６のレジスト
１２４．第１のｐ型拡散層
１２５．第２のｐ型拡散層
１２６．酸化膜
１２７．窒化膜
１２８ａ．絶縁膜サイドウォール
１２８ｂ．絶縁膜サイドウォール
１２９ａ．絶縁膜サイドウォール
１２９ｂ．絶縁膜サイドウォール
１２９ｃ．絶縁膜サイドウォール
１３０．シリサイド
１３１．シリサイド
１３２．シリサイド
１３３．シリサイド
１３４．シリサイド
１３５．シリサイド
１３６．コンタクトストッパー
１３７．層間絶縁膜
１３８．第７のレジスト
１３９．コンタクト孔
１４０．コンタクト孔
１４１．第８のレジスト
１４２．コンタクト孔
１４３．コンタクト孔
１４４．コンタクト
１４５．コンタクト
１４６．コンタクト
１４７．コンタクト
１４８．金属層
１４９．第９のレジスト
１５０．第９のレジスト
１５１．第９のレジスト
１５２．第９のレジスト
１５３．金属配線
１５４．金属配線
１５５．金属配線
１５６．金属配線
【要約】
半導体装置の製造方法は、シリコン基板（101）上に平面状シリコン層（107）を形成し、平面状シリコン層上に第１及び第２の柱状シリコン層（104,105）とを形成する第１の工程と、第１及び第２の柱状シリコン層の周囲にゲート絶縁膜（113）を形成し、ゲート絶縁膜の周囲に金属膜（115）及びポリシリコン膜（116）を成膜し、ポリシリコン膜の膜厚を第１及び第２の柱状シリコン層との間の間隔の１／２の長さよりも薄くし、第３のレジスト（117）を堆積し、第１及び第２の柱状半導体層の上部側壁のポリシリコン膜を露出させ、露出したポリシリコン膜をエッチングにより除去し、第３のレジストを剥離し、金属膜をエッチングにより除去する第２の工程と、ゲート配線（119c）を形成するための第４のレジスト（118）を形成し、異方性エッチングを行い、ゲート配線、第１のゲート電極、及び第２のゲート電極を形成する第３の工程と、を有する。【図１】
0005692886.tif 000002
【図２】
0005692886.tif 000003
【図３】
0005692886.tif 000004
【図４】
0005692886.tif 000005
【図５】
0005692886.tif 000006
【図６】
0005692886.tif 000007
【図７】
0005692886.tif 000008
【図８】
0005692886.tif 000009
【図９】
0005692886.tif 000010
【図１０】
0005692886.tif 000011
【図１１】
0005692886.tif 000012
【図１２】
0005692886.tif 000013
【図１３】
0005692886.tif 000014
【図１４】
0005692886.tif 000015
【図１５】
0005692886.tif 000016
【図１６】
0005692886.tif 000017
【図１７】
0005692886.tif 000018
【図１８】
0005692886.tif 000019
【図１９】
0005692886.tif 000020
【図２０】
0005692886.tif 000021
【図２１】
0005692886.tif 000022
【図２２】
0005692886.tif 000023
【図２３】
0005692886.tif 000024
【図２４】
0005692886.tif 000025
【図２５】
0005692886.tif 000026
【図２６】
0005692886.tif 000027
【図２７】
0005692886.tif 000028
【図２８】
0005692886.tif 000029
【図２９】
0005692886.tif 000030
【図３０】
0005692886.tif 000031
【図３１】
0005692886.tif 000032
【図３２】
0005692886.tif 000033
【図３３】
0005692886.tif 000034
【図３４】
0005692886.tif 000035
【図３５】
0005692886.tif 000036
【図３６】
0005692886.tif 000037
【図３７】
0005692886.tif 000038
【図３８】
0005692886.tif 000039
【図３９】
0005692886.tif 000040
【図４０】
0005692886.tif 000041