(57)【特許請求の範囲】
【請求項１】
交流電圧が入力される一対の入力端子と、
一方が他方の電位を基準として正電位となる出力電圧が相互間から出力される一対の出力端子と、
電流流出側が前記一対の出力端子のうちの前記一方の出力端子に接続された第１整流素子と、
前記第１整流素子の電流流入側と前記一対の出力端子のうちの前記他方の出力端子との間に接続された第１スイッチと、
電流流入側が前記他方の出力端子に接続された第２整流素子と、
前記第２整流素子の電流流出側と前記一方の出力端子との間に接続された第２スイッチと、
一端が前記一対の入力端子のうちの一方の入力端子に接続されると共に他端が前記第１整流素子および前記第１スイッチの接続点に接続された第１コイルと、
一端が前記一方の入力端子に接続されると共に他端が前記第２整流素子および前記第２スイッチの接続点に接続された第２コイルと、
順方向の状態で直列に接続されると共に、電流流出側が前記一方の出力端子に接続され、電流流入側が前記他方の出力端子に接続され、かつ双方の接続点が前記一対の入力端子のうちの他方の入力端子に接続された一対の直列整流素子と、
前記一対の直列整流素子のうちの少なくとも一方の直列整流素子とは別体で当該一方の直列整流素子に並列に接続されたコンデンサと、
前記交流電圧に基づいて前記一方の入力端子が前記他方の入力端子に対して正電圧となる期間では、前記第１スイッチのみをスイッチングさせ、当該交流電圧に基づいて当該一方の入力端子が当該他方の入力端子に対して負電圧となる期間では、前記第２スイッチのみをスイッチングさせる制御回路とを備え、
コイルおよび抵抗のうちの少なくとも一方の部品で構成されて一端が前記一対の直列整流素子同士の接続点に接続された第１回路と、
前記他方の出力端子と前記第１回路の他端との間に接続された第１副スイッチと、
前記一方の出力端子と前記第１回路の他端との間に接続された第２副スイッチと、
電流流入側が前記他方の出力端子に接続された状態で前記第１副スイッチに並列に接続された第１副整流素子と、
電流流出側が前記一方の出力端子に接続された状態で前記第２副スイッチに並列に接続された第２副整流素子とを有し、
前記制御回路は、前記正電圧となる期間から前記負電圧となる期間への切り替わりポイントを含む前記第１スイッチおよび前記第２スイッチについての第１デッドタイム期間、および当該負電圧となる期間から当該正電圧となる期間への切り替わりポイントを含む当該第１スイッチおよび当該第２スイッチについての第２デッドタイム期間を除く他の期間においては前記第１副スイッチおよび前記第２副スイッチをオフ状態に移行させ、前記第１デッドタイム期間においては当該第１副スイッチをオフ状態に移行させると共に当該第２副スイッチをオン状態に移行させ、かつ前記第２デッドタイム期間においては当該第１副スイッチをオン状態に移行させると共に当該第２副スイッチをオフ状態に移行させるブリッジレス力率改善コンバータ。
【請求項２】
交流電圧が入力される一対の入力端子と、
一方が他方の電位を基準として正電位となる出力電圧が相互間から出力される一対の出力端子と、
電流流出側が前記一対の出力端子のうちの前記一方の出力端子に接続された第１整流素子と、
前記第１整流素子の電流流入側と前記一対の出力端子のうちの前記他方の出力端子との間に接続された第１スイッチと、
電流流入側が前記他方の出力端子に接続された第２整流素子と、
前記第２整流素子の電流流出側と前記一方の出力端子との間に接続された第２スイッチと、
一端が前記一対の入力端子のうちの一方の入力端子に接続されると共に他端が前記第１整流素子および前記第１スイッチの接続点に接続された第１コイルと、
一端が前記一方の入力端子に接続されると共に他端が前記第２整流素子および前記第２スイッチの接続点に接続された第２コイルと、
順方向の状態で直列に接続されると共に、電流流出側が前記一方の出力端子に接続され、電流流入側が前記他方の出力端子に接続され、かつ双方の接続点が前記一対の入力端子のうちの他方の入力端子に接続された一対の直列整流素子と、
前記一対の直列整流素子のうちの少なくとも一方の直列整流素子とは別体で当該一方の直列整流素子に並列に接続されたコンデンサと、
前記交流電圧に基づいて前記一方の入力端子が前記他方の入力端子に対して正電圧となる期間では、前記第１スイッチのみをスイッチングさせ、当該交流電圧に基づいて当該一方の入力端子が当該他方の入力端子に対して負電圧となる期間では、前記第２スイッチのみをスイッチングさせる制御回路とを備え、
前記一対の直列整流素子のうちの電流流入側が前記他方の出力端子に接続された一方の直列整流素子に並列に接続された第１副半導体スイッチ素子と、
前記一対の直列整流素子のうちの電流流出側が前記一方の出力端子に接続された他方の直列整流素子に並列に接続された第２副半導体スイッチ素子とを有し、
前記制御回路は、
前記第１副半導体スイッチ素子については、前記正電圧となる期間から前記負電圧となる期間への切り替わりポイントを含む前記第１スイッチおよび前記第２スイッチについての第１デッドタイム期間並びに当該第２スイッチがオン状態の期間においてオフ状態に移行させ、当該負電圧となる期間から当該正電圧となる期間への切り替わりポイントを含む当該第１スイッチおよび当該第２スイッチについての第２デッドタイム期間においてリニア領域でのオン状態に移行させ、かつ当該第１スイッチがオン状態の期間において飽和領域でのオン状態およびオフ状態のうちの一方の作動状態に移行させ、
前記第２副半導体スイッチ素子については、前記第２デッドタイム期間および前記第１スイッチがオン状態の期間においてオフ状態に移行させ、前記第１デッドタイム期間においてリニア領域でのオン状態に移行させ、かつ前記第２スイッチがオン状態の期間において飽和領域でのオン状態およびオフ状態のうちの一方の作動状態に移行させるブリッジレス力率改善コンバータ。
【請求項３】
交流電圧が入力される一対の入力端子と、
一方が他方の電位を基準として正電位となる出力電圧が相互間から出力される一対の出力端子と、
前記一対の出力端子のうちの前記他方の出力端子に接続された第１スイッチと、
前記第１スイッチと前記一対の出力端子のうちの前記一方の出力端子との間に、当該第１スイッチと直列となるように接続された第２スイッチと、
一端が前記一対の入力端子のうちの一方の入力端子に接続されると共に他端が前記第１スイッチおよび前記第２スイッチの接続点に接続されたコイルと、
順方向の状態で直列に接続されると共に、電流流出側が前記一方の出力端子に接続され、電流流入側が前記他方の出力端子に接続され、かつ双方の接続点が前記一対の入力端子のうちの他方の入力端子に接続された一対の直列整流素子と、
前記一対の直列整流素子のうちの少なくとも一方の直列整流素子とは別体で当該一方の直列整流素子に並列に接続されたコンデンサと、
前記交流電圧に基づいて前記一方の入力端子が前記他方の入力端子に対して正電圧となる期間では、前記第１スイッチのみをスイッチングさせ、当該交流電圧に基づいて当該一方の入力端子が当該他方の入力端子に対して負電圧となる期間では、前記第２スイッチのみをスイッチングさせる制御回路とを備え、
コイルおよび抵抗のうちの少なくとも一方の部品で構成されて一端が前記一対の直列整流素子同士の接続点に接続された第１回路と、
前記他方の出力端子と前記第１回路の他端との間に接続された第１副スイッチと、
前記一方の出力端子と前記第１回路の他端との間に接続された第２副スイッチと、
電流流入側が前記他方の出力端子に接続された状態で前記第１副スイッチに並列に接続された第１副整流素子と、
電流流出側が前記一方の出力端子に接続された状態で前記第２副スイッチに並列に接続された第２副整流素子とを有し、
前記制御回路は、前記正電圧となる期間から前記負電圧となる期間への切り替わりポイントを含む前記第１スイッチおよび前記第２スイッチについての第１デッドタイム期間、および当該負電圧となる期間から当該正電圧となる期間への切り替わりポイントを含む当該第１スイッチおよび当該第２スイッチについての第２デッドタイム期間を除く他の期間においては前記第１副スイッチおよび前記第２副スイッチをオフ状態に移行させ、前記第１デッドタイム期間においては当該第１副スイッチをオフ状態に移行させると共に当該第２副スイッチをオン状態に移行させ、かつ前記第２デッドタイム期間においては当該第１副スイッチをオン状態に移行させると共に当該第２副スイッチをオフ状態に移行させるブリッジレス力率改善コンバータ。
【請求項４】
交流電圧が入力される一対の入力端子と、
一方が他方の電位を基準として正電位となる出力電圧が相互間から出力される一対の出力端子と、
前記一対の出力端子のうちの前記他方の出力端子に接続された第１スイッチと、
前記第１スイッチと前記一対の出力端子のうちの前記一方の出力端子との間に、当該第１スイッチと直列となるように接続された第２スイッチと、
一端が前記一対の入力端子のうちの一方の入力端子に接続されると共に他端が前記第１スイッチおよび前記第２スイッチの接続点に接続されたコイルと、
順方向の状態で直列に接続されると共に、電流流出側が前記一方の出力端子に接続され、電流流入側が前記他方の出力端子に接続され、かつ双方の接続点が前記一対の入力端子のうちの他方の入力端子に接続された一対の直列整流素子と、
前記一対の直列整流素子のうちの少なくとも一方の直列整流素子とは別体で当該一方の直列整流素子に並列に接続されたコンデンサと、
前記交流電圧に基づいて前記一方の入力端子が前記他方の入力端子に対して正電圧となる期間では、前記第１スイッチのみをスイッチングさせ、当該交流電圧に基づいて当該一方の入力端子が当該他方の入力端子に対して負電圧となる期間では、前記第２スイッチのみをスイッチングさせる制御回路とを備え、
前記一対の直列整流素子のうちの電流流入側が前記他方の出力端子に接続された一方の直列整流素子に並列に接続された第１副半導体スイッチ素子と、
前記一対の直列整流素子のうちの電流流出側が前記一方の出力端子に接続された他方の直列整流素子に並列に接続された第２副半導体スイッチ素子とを有し、
前記制御回路は、
前記第１副半導体スイッチ素子については、前記正電圧となる期間から前記負電圧となる期間への切り替わりポイントを含む前記第１スイッチおよび前記第２スイッチについての第１デッドタイム期間並びに当該第２スイッチがオン状態の期間においてオフ状態に移行させ、当該負電圧となる期間から当該正電圧となる期間への切り替わりポイントを含む当該第１スイッチおよび当該第２スイッチについての第２デッドタイム期間においてリニア領域でのオン状態に移行させ、かつ当該第１スイッチがオン状態の期間において飽和領域でのオン状態およびオフ状態のうちの一方の作動状態に移行させ、
前記第２副半導体スイッチ素子については、前記第２デッドタイム期間および前記第１スイッチがオン状態の期間においてオフ状態に移行させ、前記第１デッドタイム期間においてリニア領域でのオン状態に移行させ、かつ前記第２スイッチがオン状態の期間において飽和領域でのオン状態およびオフ状態のうちの一方の作動状態に移行させるブリッジレス力率改善コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力される交流電圧を整流するダイオードブリッジ回路を有しないブリッジレス力率改善コンバータに関するものである。
【背景技術】
【０００２】
この種のブリッジレス力率改善コンバータ（以下、単に「コンバータ」ともいう）として、本願出願人は、下記特許文献１に開示されているコンバータを既に提案している。このコンバータは、交流電源の一端に第１の端子が接続されたインダクタと、インダクタの第２の端子に第１の端子が接続された第１のスイッチング素子と、第１のスイッチング素子の第２の端子にアノードが接続され、かつ交流電源の他端にカソードが接続された第１のダイオードと、インダクタの第２の端子に第１の端子が接続された第２のスイッチング素子と、第２のスイッチング素子の第２の端子にカソードが接続され、かつ交流電源の他端にアノードが接続される第２のダイオードとを備えている。
【０００３】
この構成のコンバータでは、第１のスイッチング素子は、交流電源から供給される入力電圧（交流電圧）の正の半サイクルで高周波スイッチングの対象となり、第２のスイッチング素子は、負の半サイクルで高周波スイッチングの対象となる。また、第１のスイッチング素子が高周波スイッチングの対象となっている入力電圧の正の半サイクルでは、第２のスイッチング素子はＯＦＦに維持され、これにより、この第２のスイッチング素子と協働する第２のダイオードもＯＦＦに維持されている。一方、第２のスイッチング素子が高周波スイッチングの対象となっている入力電圧の負の半サイクルでは、第１のスイッチング素子はＯＦＦに維持され、これにより、この第１のスイッチング素子と協働する第１のダイオードもＯＦＦに維持されている。
【０００４】
したがって、第１のスイッチング素子が高周波スイッチングの対象となっている入力電圧の正の半サイクルでは、ＯＦＦに維持されている第２のダイオードの両端間には、アノード端子を基準としてカソード端子に出力電圧が印加された状態になっている。つまり、ＯＦＦに維持されている第２のダイオードの寄生キャパシタ（以下、寄生容量ともいう）は出力電圧に充電され、かつＯＮに維持されている第１のダイオードの寄生容量はほぼゼロボルトに放電された状態になっている。一方、第２のスイッチング素子が高周波スイッチングの対象となっている入力電圧の負の半サイクルでは、ＯＦＦに維持されている第１のダイオードの両端間には、アノード端子を基準としてカソード端子に出力電圧が印加された状態になっている。つまり、ＯＦＦに維持されている第１のダイオードの寄生容量は出力電圧に充電され、かつＯＮに維持されている第２のダイオードの寄生容量はほぼゼロボルトに放電された状態になっている。
【０００５】
このようにして、入力電圧が負から正、または、正から負へ切り替わるポイント（ゼロクロスポイント）の直後において、ＯＦＦに維持されていたダイオードがＯＮに移行することによってこのダイオードの寄生容量の両端電圧が出力電圧からほぼゼロボルトに放電され、かつＯＮに維持されていたダイオードがＯＦＦに移行することによってこのダイオードの寄生容量の両端電圧がほぼゼロボルトから出力電圧まで充電されることで、第１のダイオードおよび第２のダイオードの接続点の電圧は、出力電圧分だけ変動する。
【０００６】
このため、ゼロクロスポイントの直後に高周波スイッチングの対象とするスイッチング素子を通常のオン時比率（ゼロクロスポイントの直後では入力電圧が低いため、予め規定された大きなオン時比率）でスイッチングを開始させる構成では、ＯＦＦに維持されていたダイオードの寄生容量の両端電圧が出力電圧からほぼゼロボルトに急速に放電され、かつＯＮに維持されていたダイオードの寄生容量が出力電圧まで急速に充電されることで、第１のダイオードおよび第２のダイオードの接続点の電圧は、出力電圧分だけ急速に変動する。したがって、このコンバータには、この接続点の電圧が出力電圧分だけ急速に変動することに起因したサージ電流が発生することになり、ＥＭＩノイズが増大する。
【０００７】
そこで、特許文献１に開示されているコンバータでは、ゼロクロスポイントの直後に高周波スイッチングの対象とするスイッチング素子に対してソフトスタート制御、つまりオン時比率を０％から通常のオン時比率まで徐々に上昇させる制御を行うことで、上記したダイオードの寄生容量に対する放電や充電が徐々に行われるようにし、これによって各ダイオードの接続点に生じる出力電圧分の急速な変動を回避することで、サージ電流の発生の原因、ひいてはＥＭＩノイズの増大の原因を排除するようにしている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１２−７０４９０号公報（第５−６頁、第１図）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところが、従来のコンバータには、以下のような改善すべき課題が存在している。すなわち、このコンバータでは、スイッチング素子（スイッチ）に対して、オン時比率を徐々に上昇させるというソフトスタート制御を入力電圧のゼロクロスポイントの直後において行わなければならないため、スイッチング素子に対するスイッチング制御がその分だけ複雑になっているという改善すべき課題が存在している。
【００１０】
この課題を改善するため、本願出願人は、第１のダイオードおよび第２のダイオードのうちの少なくとも一方のダイオードに、この一方のダイオードとは別体のコンデンサを並列に接続することにより、各スイッチング素子にスイッチングを開始させたときに、第１のダイオードおよび第２のダイオードの接続点に生じる出力電圧分の変動を若干緩やかにして、発生するサージ電流を低減するという技術を既に提案している。この技術によれば、スイッチング素子（スイッチ）に対して上記のソフトスタート制御を行うことなく、上記の接続点での電圧の変化量（ｄＶ／ｄｔの絶対値）を低減できるため、ＥＭＩノイズのレベルを大幅に抑制することが可能になっている。
【００１１】
ところで、発生するサージ電流を上記したように各ダイオードに並列に接続したコンデンサで低減するというコンバータでは、入力電圧が負から正、または、正から負へ切り替わる都度、直流電圧分だけ変動する交流電源の他端の電圧変動を、各ダイオードに並列接続された各コンデンサに対する充放電時において、この各コンデンサと交流電源の一端に接続されたインダクタとが共振することによっても緩やかにしている。
【００１２】
しかしながら、この共振時に発生する電流（共振電流）は、交流電源の一端に接続されたインダクタに流れ（つまり、図２１に示すように、交流電源から入力される入力電流Ｉｉｎにこの共振電流Ｉｒｅが重畳した状態になり）、この入力電流Ｉｉｎへの共振電流Ｉｒｅの重畳は交流電源へのノイズの流出となるので、共振電流Ｉｒｅのレベルを低減するのが好ましい。
【００１３】
本発明は、かかる課題を改善するためになされたものであり、ＥＭＩノイズを抑制すると共に交流電源へのノイズの流出を低減し得るブリッジレス力率改善コンバータを提供することを主目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成すべく、本発明に係るブリッジレス力率改善コンバータは、交流電圧が入力される一対の入力端子と、一方が他方の電位を基準として正電位となる出力電圧が相互間から出力される一対の出力端子と、電流流出側が前記一対の出力端子のうちの前記一方の出力端子に接続された第１整流素子と、前記第１整流素子の電流流入側と前記一対の出力端子のうちの前記他方の出力端子との間に接続された第１スイッチと、電流流入側が前記他方の出力端子に接続された第２整流素子と、前記第２整流素子の電流流出側と前記一方の出力端子との間に接続された第２スイッチと、一端が前記一対の入力端子のうちの一方の入力端子に接続されると共に他端が前記第１整流素子および前記第１スイッチの接続点に接続された第１コイルと、一端が前記一方の入力端子に接続されると共に他端が前記第２整流素子および前記第２スイッチの接続点に接続された第２コイルと、順方向の状態で直列に接続されると共に、電流流出側が前記一方の出力端子に接続され、電流流入側が前記他方の出力端子に接続され、かつ双方の接続点が前記一対の入力端子のうちの他方の入力端子に接続された一対の直列整流素子と、前記一対の直列整流素子のうちの少なくとも一方の直列整流素子とは別体で当該一方の直列整流素子に並列に接続されたコンデンサと、前記交流電圧に基づいて前記一方の入力端子が前記他方の入力端子に対して正電圧となる期間では、前記第１スイッチのみをスイッチングさせ、当該交流電圧に基づいて当該一方の入力端子が当該他方の入力端子に対して負電圧となる期間では、前記第２スイッチのみをスイッチングさせる制御回路とを備え、コイルおよび抵抗のうちの少なくとも一方の部品で構成されて一端が前記一対の直列整流素子同士の接続点に接続された第１回路と、前記他方の出力端子と前記第１回路の他端との間に接続された第１副スイッチと、前記一方の出力端子と前記第１回路の他端との間に接続された第２副スイッチと、電流流入側が前記他方の出力端子に接続された状態で前記第１副スイッチに並列に接続された第１副整流素子と、電流流出側が前記一方の出力端子に接続された状態で前記第２副スイッチに並列に接続された第２副整流素子とを有し、前記制御回路は、前記正電圧となる期間から前記負電圧となる期間への切り替わりポイントを含む前記第１スイッチおよび前記第２スイッチについての第１デッドタイム期間、および当該負電圧となる期間から当該正電圧となる期間への切り替わりポイントを含む当該第１スイッチおよび当該第２スイッチについての第２デッドタイム期間を除く他の期間においては前記第１副スイッチおよび前記第２副スイッチをオフ状態に移行させ、前記第１デッドタイム期間においては当該第１副スイッチをオフ状態に移行させると共に当該第２副スイッチをオン状態に移行させ、かつ前記第２デッドタイム期間においては当該第１副スイッチをオン状態に移行させると共に当該第２副スイッチをオフ状態に移行させる。
【００１５】
また、本発明に係るブリッジレス力率改善コンバータは、交流電圧が入力される一対の入力端子と、一方が他方の電位を基準として正電位となる出力電圧が相互間から出力される一対の出力端子と、電流流出側が前記一対の出力端子のうちの前記一方の出力端子に接続された第１整流素子と、前記第１整流素子の電流流入側と前記一対の出力端子のうちの前記他方の出力端子との間に接続された第１スイッチと、電流流入側が前記他方の出力端子に接続された第２整流素子と、前記第２整流素子の電流流出側と前記一方の出力端子との間に接続された第２スイッチと、一端が前記一対の入力端子のうちの一方の入力端子に接続されると共に他端が前記第１整流素子および前記第１スイッチの接続点に接続された第１コイルと、一端が前記一方の入力端子に接続されると共に他端が前記第２整流素子および前記第２スイッチの接続点に接続された第２コイルと、順方向の状態で直列に接続されると共に、電流流出側が前記一方の出力端子に接続され、電流流入側が前記他方の出力端子に接続され、かつ双方の接続点が前記一対の入力端子のうちの他方の入力端子に接続された一対の直列整流素子と、前記一対の直列整流素子のうちの少なくとも一方の直列整流素子とは別体で当該一方の直列整流素子に並列に接続されたコンデンサと、前記交流電圧に基づいて前記一方の入力端子が前記他方の入力端子に対して正電圧となる期間では、前記第１スイッチのみをスイッチングさせ、当該交流電圧に基づいて当該一方の入力端子が当該他方の入力端子に対して負電圧となる期間では、前記第２スイッチのみをスイッチングさせる制御回路とを備え、前記一対の直列整流素子のうちの電流流入側が前記他方の出力端子に接続された一方の直列整流素子に並列に接続された第１副半導体スイッチ素子と、前記一対の直列整流素子のうちの電流流出側が前記一方の出力端子に接続された他方の直列整流素子に並列に接続された第２副半導体スイッチ素子とを有し、前記制御回路は、前記第１副半導体スイッチ素子については、前記正電圧となる期間から前記負電圧となる期間への切り替わりポイントを含む前記第１スイッチおよび前記第２スイッチについての第１デッドタイム期間並びに当該第２スイッチがオン状態の期間においてオフ状態に移行させ、当該負電圧となる期間から当該正電圧となる期間への切り替わりポイントを含む当該第１スイッチおよび当該第２スイッチについての第２デッドタイム期間においてリニア領域でのオン状態に移行させ、かつ当該第１スイッチがオン状態の期間において飽和領域でのオン状態およびオフ状態のうちの一方の作動状態に移行させ、前記第２副半導体スイッチ素子については、前記第２デッドタイム期間および前記第１スイッチがオン状態の期間においてオフ状態に移行させ、前記第１デッドタイム期間においてリニア領域でのオン状態に移行させ、かつ前記第２スイッチがオン状態の期間において飽和領域でのオン状態およびオフ状態のうちの一方の作動状態に移行させる。
【００１６】
また、本発明に係るブリッジレス力率改善コンバータは、交流電圧が入力される一対の入力端子と、一方が他方の電位を基準として正電位となる出力電圧が相互間から出力される一対の出力端子と、前記一対の出力端子のうちの前記他方の出力端子に接続された第１スイッチと、前記第１スイッチと前記一対の出力端子のうちの前記一方の出力端子との間に、当該第１スイッチと直列となるように接続された第２スイッチと、一端が前記一対の入力端子のうちの一方の入力端子に接続されると共に他端が前記第１スイッチおよび前記第２スイッチの接続点に接続されたコイルと、順方向の状態で直列に接続されると共に、電流流出側が前記一方の出力端子に接続され、電流流入側が前記他方の出力端子に接続され、かつ双方の接続点が前記一対の入力端子のうちの他方の入力端子に接続された一対の直列整流素子と、前記一対の直列整流素子のうちの少なくとも一方の直列整流素子とは別体で当該一方の直列整流素子に並列に接続されたコンデンサと、前記交流電圧に基づいて前記一方の入力端子が前記他方の入力端子に対して正電圧となる期間では、前記第１スイッチのみをスイッチングさせ、当該交流電圧に基づいて当該一方の入力端子が当該他方の入力端子に対して負電圧となる期間では、前記第２スイッチのみをスイッチングさせる制御回路とを備え、コイルおよび抵抗のうちの少なくとも一方の部品で構成されて一端が前記一対の直列整流素子同士の接続点に接続された第１回路と、前記他方の出力端子と前記第１回路の他端との間に接続された第１副スイッチと、前記一方の出力端子と前記第１回路の他端との間に接続された第２副スイッチと、電流流入側が前記他方の出力端子に接続された状態で前記第１副スイッチに並列に接続された第１副整流素子と、電流流出側が前記一方の出力端子に接続された状態で前記第２副スイッチに並列に接続された第２副整流素子とを有し、前記制御回路は、前記正電圧となる期間から前記負電圧となる期間への切り替わりポイントを含む前記第１スイッチおよび前記第２スイッチについての第１デッドタイム期間、および当該負電圧となる期間から当該正電圧となる期間への切り替わりポイントを含む当該第１スイッチおよび当該第２スイッチについての第２デッドタイム期間を除く他の期間においては前記第１副スイッチおよび前記第２副スイッチをオフ状態に移行させ、前記第１デッドタイム期間においては当該第１副スイッチをオフ状態に移行させると共に当該第２副スイッチをオン状態に移行させ、かつ前記第２デッドタイム期間においては当該第１副スイッチをオン状態に移行させると共に当該第２副スイッチをオフ状態に移行させる。
【００１７】
また、本発明に係るブリッジレス力率改善コンバータは、交流電圧が入力される一対の入力端子と、一方が他方の電位を基準として正電位となる出力電圧が相互間から出力される一対の出力端子と、前記一対の出力端子のうちの前記他方の出力端子に接続された第１スイッチと、前記第１スイッチと前記一対の出力端子のうちの前記一方の出力端子との間に、当該第１スイッチと直列となるように接続された第２スイッチと、一端が前記一対の入力端子のうちの一方の入力端子に接続されると共に他端が前記第１スイッチおよび前記第２スイッチの接続点に接続されたコイルと、順方向の状態で直列に接続されると共に、電流流出側が前記一方の出力端子に接続され、電流流入側が前記他方の出力端子に接続され、かつ双方の接続点が前記一対の入力端子のうちの他方の入力端子に接続された一対の直列整流素子と、前記一対の直列整流素子のうちの少なくとも一方の直列整流素子とは別体で当該一方の直列整流素子に並列に接続されたコンデンサと、前記交流電圧に基づいて前記一方の入力端子が前記他方の入力端子に対して正電圧となる期間では、前記第１スイッチのみをスイッチングさせ、当該交流電圧に基づいて当該一方の入力端子が当該他方の入力端子に対して負電圧となる期間では、前記第２スイッチのみをスイッチングさせる制御回路とを備え、前記一対の直列整流素子のうちの電流流入側が前記他方の出力端子に接続された一方の直列整流素子に並列に接続された第１副半導体スイッチ素子と、前記一対の直列整流素子のうちの電流流出側が前記一方の出力端子に接続された他方の直列整流素子に並列に接続された第２副半導体スイッチ素子とを有し、前記制御回路は、前記第１副半導体スイッチ素子については、前記正電圧となる期間から前記負電圧となる期間への切り替わりポイントを含む前記第１スイッチおよび前記第２スイッチについての第１デッドタイム期間並びに当該第２スイッチがオン状態の期間においてオフ状態に移行させ、当該負電圧となる期間から当該正電圧となる期間への切り替わりポイントを含む当該第１スイッチおよび当該第２スイッチについての第２デッドタイム期間においてリニア領域でのオン状態に移行させ、かつ当該第１スイッチがオン状態の期間において飽和領域でのオン状態およびオフ状態のうちの一方の作動状態に移行させ、前記第２副半導体スイッチ素子については、前記第２デッドタイム期間および前記第１スイッチがオン状態の期間においてオフ状態に移行させ、前記第１デッドタイム期間においてリニア領域でのオン状態に移行させ、かつ前記第２スイッチがオン状態の期間において飽和領域でのオン状態およびオフ状態のうちの一方の作動状態に移行させる。
【発明の効果】
【００１８】
本発明に係るブリッジレス力率改善コンバータによれば、一対の直列整流素子の接続点の電圧を、第１デッドタイム期間においては第２副スイッチをオン状態に移行させて第１回路を介してコンデンサを放電させることで他方の出力端子の電圧（ゼロボルト）から出力電圧と同じ電圧に緩やかに移行させ、また第２デッドタイム期間においては第１副スイッチをオン状態に移行させて第１回路を介してコンデンサを放電させることで出力電圧と同じ電圧からゼロボルトに緩やかに移行させるため、この接続点の電圧を出力電圧と同じ電圧分だけ変動させるという電圧変動に伴って発生して入力電流に重畳する共振電流のレベルを十分に低減すること（つまり、交流電源へのノイズの流出を十分に低減すること）ができる。
【００１９】
また、このブリッジレス力率改善コンバータによれば、第１デッドタイム期間の終了後に第２スイッチがスイッチング動作を開始したときには、一対の直列整流素子の接続点の電圧は既に出力電圧と同じ電圧に移行して、電流流出側が一方の出力端子に接続された直列整流素子の各端子の電圧がほぼ同じ電圧になっているため、また第２デッドタイム期間の終了後に第１スイッチがスイッチング動作を開始したときには、一対の直列整流素子の接続点の電圧は既に他の出力端子の電圧（ゼロボルト）に移行して、電流流入側が他方の出力端子に接続された直列整流素子の各端子の電圧がほぼ同じ電圧になっているため、第１スイッチや第２スイッチのスイッチングの開始時に各直列整流素子に流れるサージ電流のレベルを抑制することができ、このサージ電流に起因したＥＭＩノイズを十分に抑制することができる。
【００２０】
本発明に係るブリッジレス力率改善コンバータによれば、一対の直列整流素子の接続点の電圧を、第１デッドタイム期間においては第２副スイッチをリニア領域でのオン状態に移行させて（第２副スイッチを抵抗体として機能させて）コンデンサを放電させることで他の出力端子の電圧（ゼロボルト）から出力電圧と同じ電圧に緩やかに移行させ、また第２デッドタイム期間においては第１副スイッチをリニア領域でのオン状態に移行させて（第１副スイッチを抵抗体として機能させて）コンデンサを放電させることで出力電圧と同じ電圧からゼロボルトに緩やかに移行させるため、この接続点の電圧を出力電圧と同じ電圧分だけ変動させるという電圧変動に伴って発生して入力電流に重畳する共振電流のレベルを十分に低減すること（つまり、交流電源へのノイズの流出を十分に低減すること）ができる。
【００２１】
また、このブリッジレス力率改善コンバータによれば、第１デッドタイム期間の終了後に第２スイッチがスイッチング動作を開始したときには、一対の直列整流素子の接続点の電圧は既に出力電圧と同じ電圧に移行して、電流流出側が一方の出力端子に接続された直列整流素子の各端子の電圧がほぼ同じ電圧になっているため、また第２デッドタイム期間の終了後に第１スイッチがスイッチング動作を開始したときには、一対の直列整流素子の接続点の電圧は既に他の出力端子の電圧（ゼロボルト）に移行して、電流流入側が他方の出力端子に接続された直列整流素子の各端子の電圧がほぼ同じ電圧になっているため、第１スイッチや第２スイッチのスイッチングの開始時に各直列整流素子に流れるサージ電流のレベルを抑制することができ、このサージ電流に起因したＥＭＩノイズを十分に抑制することができる。
【図面の簡単な説明】
【００２２】
【図１】コンバータ１の回路図およびＥＭＩノイズ（雑音端子電圧）の測定回路の回路図である。
【図２】コンバータ１の動作を説明するための波形図である。
【図３】コンバータ１の基本動作を説明するための説明図である。
【図４】コンバータ１の基本動作を説明するための他の説明図である。
【図５】コンバータ１の一の態様についての動作を説明するための説明図である。
【図６】図５のコンバータ１の動作を説明するための波形図である。
【図７】コンバータ１の他の態様の動作を説明するための説明図である。
【図８】図７のコンバータ１の動作を説明するための波形図である。
【図９】コンバータ３１の回路図およびＥＭＩノイズ（雑音端子電圧）の測定回路の回路図である。
【図１０】コンバータ３１の動作を説明するための波形図である。
【図１１】コンバータ３１の動作を説明するための他の波形図である。
【図１２】コンバータ３１の駆動信号生成部３５ｂについての一の例の回路図である。
【図１３】図１２の回路図の動作を説明するための波形図である。
【図１４】コンバータ３１の駆動信号生成部３５ｂについての他の例の回路図である。
【図１５】コンバータ５１の回路図である。
【図１６】コンバータ６１の回路図である。
【図１７】コンバータ１の構成を適用したコンバータ５１の回路図である。
【図１８】コンバータ１の構成を適用したコンバータ６１の回路図である。
【図１９】コンバータ３１の構成を適用したコンバータ５１の回路図である。
【図２０】コンバータ３１の構成を適用したコンバータ６１の回路図である。
【図２１】入力電流Ｉｉｎへの共振電流Ｉｒｅの重畳を説明するための波形図である。
【発明を実施するための形態】
【００２３】
以下、ブリッジレス力率改善コンバータの実施の形態について、添付図面を参照して説明する。
【００２４】
最初に、ブリッジレス力率改善コンバータ（以下、「コンバータ」ともいう）の一例としての図１に示すコンバータ１の構成について説明する。
【００２５】
コンバータ１は、一対の入力端子２ａ，２ｂ（特に区別しないときには、「入力端子２」ともいう）、一対の出力端子３ａ，３ｂ（特に区別しないときには、「出力端子３」ともいう）、第１整流素子４、第１スイッチ５、第２整流素子６、第２スイッチ７、第１コイル８、第２コイル９、一対の直列整流素子１０，１１、一対の並列コンデンサ１２，１３、出力コンデンサ１４、コイルおよび抵抗のうちの少なくとも一方の部品で構成された第１回路１６（本例では一例として、第１回路１６はコイルのみで構成されているため、以下では、コイル１６ともいう）、第１副スイッチ１７、第２副スイッチ１８、第１副整流素子１９、第２副整流素子２０および制御回路２５を備えている。
【００２６】
また、このコンバータ１は、一対の入力端子２ａ，２ｂに入力される交流電圧Ｖａｃ（５０Ｈｚや６０Ｈｚなどの商用周波数のＡＣ１００Ｖなどの交流電圧）を直流電圧Ｖｄｃ（例えば約ＤＣ３９０Ｖ）に変換して一対の出力端子３ａ，３ｂから出力電圧として出力する。この場合、直流電圧Ｖｄｃは、一対の出力端子３ａ，３ｂのうちの他方の出力端子３ｂの電位（基準電位）を基準として一方の出力端子３ａが正電位となる状態で、一対の出力端子３ａ，３ｂ間から出力される。
【００２７】
このコンバータ１では、第１整流素子４は、一例としてダイオードで構成されて（以下、「ダイオード４」ともいう）、電流流出側（本例ではダイオード４のカソード端子）が出力端子３ａに接続されている。第１スイッチ５は、第１整流素子４の電流流入側（本例ではダイオード４のアノード端子）と出力端子３ｂとの間に接続されている。本例では、第１スイッチ５は、一例としてｎ型のＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor ）で構成されて、ドレイン端子がダイオード４のアノード端子に接続され、かつソース端子が出力端子３ｂに接続されることで、ダイオード４のアノード端子と出力端子３ｂとの間に接続されている。この第１スイッチ５は、制御回路２５から出力される駆動信号Ｓ１を入力したとき（具体的には、駆動信号Ｓ１の論理がハイのとき）にオン状態に移行し、それ以外のときにオフ状態に移行する。また、第１スイッチ５内には、寄生ダイオード５ａが形成されている。
【００２８】
また、第２整流素子６は、一例としてダイオードで構成されて（以下、「ダイオード６」ともいう）、電流流入側（本例ではダイオード６のアノード端子）が出力端子３ｂに接続されている。第２スイッチ７は、第２整流素子６の電流流出側（本例ではダイオード６のカソード端子）と出力端子３ａとの間に接続されている。本例では、第２スイッチ７は、一例として第１スイッチ５と同じｎ型のＭＯＳＦＥＴで構成されて、ドレイン端子が出力端子３ａに接続され、かつソース端子がダイオード６のカソード端子に接続されることで、ダイオード６のカソード端子と出力端子３ａとの間に接続されている。この第２スイッチ７は、制御回路２５から出力される駆動信号Ｓ２を入力したとき（具体的には、駆動信号Ｓ２の論理がハイのとき）にオン状態に移行し、それ以外のときにオフ状態に移行する。また、第２スイッチ７内には、寄生ダイオード７ａが形成されている。
【００２９】
なお、第１整流素子４および第２整流素子６は、制御回路２５によって同期整流動作するように制御されるＭＯＳＦＥＴなどの同期整流素子で構成することもできる。
【００３０】
第１コイル８は、一端が一対の入力端子２ａ，２ｂのうちの一方の入力端子２ａに接続されると共に他端がダイオード４および第１スイッチ５の接続点Ａに接続されている。第２コイル９は、一端が入力端子２ａに接続されると共に他端がダイオード６および第２スイッチ７の接続点Ｂに接続されている。
【００３１】
一対の直列整流素子１０，１１のうちの一方の直列整流素子１０は、一例としてダイオードで構成されて（以下、「直列ダイオード１０」ともいう）、電流流出側（本例では直列ダイオード１０のカソード端子）が出力端子３ａに接続され、また電流流入側（本例では直列ダイオード１０のアノード端子）が入力端子２ｂに接続されている。また、他方の直列整流素子１１は、一例としてダイオードで構成されて（以下、「直列ダイオード１１」ともいう）、電流流出側（本例では直列ダイオード１１のカソード端子）が入力端子２ｂに接続され、また電流流入側（本例では直列ダイオード１０のアノード端子）が出力端子３ｂに接続されている。また、直列ダイオード１０，１１には、逆方向回復時間の短いダイオードが使用されている。
【００３２】
一対の並列コンデンサ１２，１３のうちの一方の並列コンデンサ１２は、例えば、セラミックコンデンサやフィルムコンデンサのような直列ダイオード１０とは別体のコンデンサで構成されて、直列ダイオード１０に並列に接続されている。また、他方の並列コンデンサ１３も、並列コンデンサ１２と同様にして、直列ダイオード１１とは別体のコンデンサで構成されて、直列ダイオード１１に並列に接続されている。また、ダイオードには、種類によって容量値は異なるものの寄生容量（接合部容量）が存在しており、直列整流素子１０，１１にも寄生容量（例えば、数十ｐＦから百数十ｐＦ程度の容量値）が存在している。このため、並列コンデンサ１２，１３の容量値は、この寄生容量の容量値よりも十分に大きな値（例えば、数百ｎＦ程度の容量値）に規定されている。
【００３３】
また、本例では一例として、並列コンデンサ１２，１３の容量値は同一に規定されているが、異なる容量値に規定することもできる。このコンバータ１を含む一般的なコンバータでは、後述するように、一対の出力端子３ａ，３ｂ間のインピーダンス（コンバータ１の出力インピーダンス）が十分に低くなるように設定されている。このため、並列コンデンサ１２，１３は、等価的に、入力端子２ｂと、出力端子３ａ，３ｂのうちのいずれか一方の端子（例えば、出力端子３ａ）との間に並列に接続される構成となっている。したがって、並列コンデンサ１２，１３の合成容量値が予め規定された容量値（基準容量値）以上になるのであれば、並列コンデンサ１２，１３のうちの一方の容量値を大きくし、他方の容量値を小さくすることもでき、さらには、基準容量値以上の容量値のコンデンサを並列コンデンサ１２，１３のうちの一方として使用し、並列コンデンサ１２，１３のうちの他方を省く構成を採用することもできる。
【００３４】
出力コンデンサ１４は、一対の出力端子３ａ，３ｂ間に接続されている。また、出力コンデンサ１４は、一対の出力端子３ａ，３ｂ間のインピーダンス（コンバータ１の出力インピーダンス）が十分に低くなるように、十分に大きな容量値のコンデンサ（例えば、数百μＦ程度の電解コンデンサ）が使用されている。
【００３５】
第１回路１６（本例ではコイル１６）は、その一端が一対の直列整流素子１０，１１同士の接続点Ｅに接続されている。
【００３６】
第１副スイッチ１７は、他方の出力端子３ｂと第１回路１６（本例ではコイル１６）の他端との間に接続されている。本例では、第１副スイッチ１７は、一例としてｎ型のＭＯＳＦＥＴで構成されて、ドレイン端子がコイル１６の他端に接続され、かつソース端子が出力端子３ｂに接続されることで、出力端子３ｂとコイル１６の他端との間に接続されている。この第１副スイッチ１７は、制御回路２５から出力される駆動信号Ｓ３を入力したとき（具体的には、駆動信号Ｓ３の論理がハイのとき）にオン状態に移行し、それ以外のときにオフ状態に移行する。また、第１副スイッチ１７内には寄生ダイオードが形成されており、本例では一例として、この寄生ダイオードが第１副整流素子１９として機能する。なお、図示はしないが、第１副スイッチ１７とは別体の整流素子（ダイオードなど）を第１副整流素子１９として、寄生ダイオードと同じ極性で第１副スイッチ１７に並列に接続する構成を採用することもできる。
【００３７】
第２副スイッチ１８は、一方の出力端子３ａと第１回路１６（本例ではコイル１６）の他端との間に接続されている。本例では、第２副スイッチ１８は、一例としてｎ型のＭＯＳＦＥＴで構成されて、ドレイン端子が一方の出力端子３ａに接続され、かつソース端子がコイル１６の他端に接続されることで、出力端子３ｂとコイル１６の他端との間に接続されている。この第２副スイッチ１８は、制御回路２５から出力される駆動信号Ｓ４を入力したとき（具体的には、駆動信号Ｓ４の論理がハイのとき）にオン状態に移行し、それ以外のときにオフ状態に移行する。また、第２副スイッチ１８内には寄生ダイオードが形成されており、本例では一例として、この寄生ダイオードが第２副整流素子２０として機能する。なお、図示はしないが、第２副スイッチ１８とは別体の整流素子（ダイオードなど）を第２副整流素子２０として、寄生ダイオードと同じ極性で第２副スイッチ１８に並列に接続する構成を採用することもできる。
【００３８】
制御回路２５は、位相検知部２５ａおよび駆動信号生成部２５ｂを備え、交流電圧Ｖａｃの状態をモニタしつつ、第１スイッチ５および第２スイッチ７に対する駆動信号Ｓ１，Ｓ２を交流電圧Ｖａｃの電圧極性に応じて切り替えて生成する。また、制御回路２５は、駆動信号Ｓ１，Ｓ２の生成タイミングに基づいて、第１副スイッチ１７および第２副スイッチ１８に対する駆動信号Ｓ３，Ｓ４を生成する。
【００３９】
具体的には、制御回路２５では、位相検知部２５ａが、図２に示すように、交流電圧Ｖａｃの状態をモニタして、その電圧極性が、負から正、または正から負へ切り替わる切り替わりポイント（ゼロクロスポイント）を検出する処理を実行する。また、位相検知部２５ａは、このゼロクロスポイントの検出結果に基づいて、交流電圧Ｖａｃの極性が正の期間に亘って論理ハイとなり、それ以外の期間では論理ゼロとなる正検波信号Ｓａと、交流電圧Ｖａｃの極性が負の期間に亘って論理ハイとなり、それ以外の期間では論理ゼロとなる負検波信号Ｓｂとを生成する。
【００４０】
なお、位相検知部２５ａは、正検波信号Ｓａと負検波信号Ｓｂとを生成する際に、両検波信号Ｓａ，Ｓｂ間に双方とも論理ゼロになる適切な長さのゼロ期間を付加して生成する。すなわち、位相検知部２５ａは、駆動信号生成部２５ｂにおいて正検波信号Ｓａに基づいて生成される駆動信号Ｓ１と負検波信号Ｓｂに基づいて生成される駆動信号Ｓ２との間に、ゼロクロスポイントの前後において２つの駆動信号Ｓ１，Ｓ２が共に出力されない適切な長さの期間（ゼロクロスポイントを含む期間であるデッドタイム期間）を付加する。以下では、説明のため、交流電圧Ｖａｃの電圧極性が正から負へ切り替わるゼロクロスポイントを含む第１スイッチ５および第２スイッチ７についてのデッドタイム期間を第１デッドタイム期間ともいい、交流電圧Ｖａｃの電圧極性が負から正へ切り替わるゼロクロスポイントを含むこのデッドタイム期間を第２デッドタイム期間ともいう。
【００４１】
駆動信号生成部２５ｂは、交流電圧Ｖａｃの周波数よりも十分に高い周波数（例えば数百ｋＨｚ程度）のパルス信号（出力期間には論理ハイとなり、それ以外の期間では論理ゼロとなる信号）を内部で生成可能に構成されている。このパルス信号の生成に際して、駆動信号生成部２５ｂは、位相検知部２５ａから入力されている正検波信号Ｓａおよび負検波信号Ｓｂの論理に基づいて、パルス信号を駆動信号Ｓ１および駆動信号Ｓ２のいずれとして生成するか、または駆動信号Ｓ１および駆動信号Ｓ２のいずれとしても生成しないかを判別する。
【００４２】
具体的には、駆動信号生成部２５ｂは、図２に示すように、正検波信号Ｓａおよび負検波信号Ｓｂの論理がいずれもゼロのとき（上記のデッドタイム期間のとき）には、駆動信号Ｓ１および駆動信号Ｓ２のいずれとしても生成しないと判別して、パルス信号の生成を停止する。したがって、制御回路２５は、駆動信号Ｓ１および駆動信号Ｓ２の出力を停止する。
【００４３】
また、駆動信号生成部２５ｂは、このパルス信号の生成を停止している停止状態において、正検波信号Ｓａの論理がゼロからハイになったことを検出したときには、この検出の時点から正検波信号Ｓａの論理がハイからゼロになるまでの期間において、パルス信号を駆動信号Ｓ１として生成すると判別して、パルス信号を駆動信号Ｓ１として生成して第１スイッチ５のゲート端子に出力する。また、駆動信号生成部２５ｂは、上記の停止状態において、負検波信号Ｓｂの論理がゼロからハイになったことを検出したときには、この検出の時点から負検波信号Ｓｂの論理がハイからゼロになるまでの期間において、パルス信号を駆動信号Ｓ２として生成すると判別して、パルス信号を駆動信号Ｓ２として生成して第２スイッチ７のゲート端子に出力する。
【００４４】
この構成により、制御回路２５は、交流電圧Ｖａｃに基づいて、デッドタイム期間を除き、交流電圧Ｖａｃの極性が正のとき（入力端子２ａが入力端子２ｂに対して正電圧となる期間）には、第１スイッチ５のみをスイッチングさせ、交流電圧Ｖａｃの極性が負のとき（入力端子２ａが入力端子２ｂに対して負電圧となる期間）には、第２スイッチ７のみをスイッチングさせる。
【００４５】
また、駆動信号生成部２５ｂは、駆動信号Ｓ１または駆動信号Ｓ２としてパルス信号の生成を開始したときには、正検波信号Ｓａおよび負検波信号Ｓｂの論理ハイの期間長（交流電圧Ｖａｃのほぼ半周期に相当する長さ）と、正検波信号Ｓａまたは負検波信号Ｓｂの論理がゼロからハイに移行した時点からの経過時間とに基づいて交流電圧Ｖａｃの瞬時値の変化を把握しつつ、パルス信号のデューティ比を予め決められた可変範囲内で制御することにより、直流電圧Ｖｄｃの変動を抑制する。
【００４６】
具体的には、駆動信号生成部２５ｂは、図２に示すように、パルス信号の生成を開始した直後（正検波信号Ｓａまたは負検波信号Ｓｂの論理がゼロからハイに移行した直後）の交流電圧Ｖａｃの瞬時値の絶対値が小さい状態のときにはパルス信号のデューティ比を上記の可変範囲内で最も大きい値とする。その後に、駆動信号生成部２５ｂは、交流電圧Ｖａｃの瞬時値の絶対値が増加するのに伴いパルス信号のデューティ比を徐々に低下させて、交流電圧Ｖａｃの瞬時値の絶対値が最も大きくなった状態のときにデューティ比を最も小さい値とする。その後に、駆動信号生成部２５ｂは、交流電圧Ｖａｃの瞬時値の絶対値が減少するのに伴いパルス信号のデューティ比を徐々に大きくして、パルス信号の生成を終了させる直前（正検波信号Ｓａまたは負検波信号Ｓｂの論理がハイからゼロに移行する直前）の交流電圧Ｖａｃの瞬時値の絶対値が小さい状態のときにパルス信号のデューティ比を可変範囲内で最も大きい値とする。このように、駆動信号生成部２５ｂは、パルス信号のデューティ比を制御する。
【００４７】
また、駆動信号生成部２５ｂは、正検波信号Ｓａおよび負検波信号Ｓｂの生成タイミング（駆動信号Ｓ１，Ｓ２の生成タイミングでもある）に基づいて、正検波信号Ｓａおよび負検波信号Ｓｂのいずれかの論理がハイの期間、並びに第１デッドタイム期間においては論理がゼロになり、第２デッドタイム期間にのみ論理がハイとなる駆動信号Ｓ３（第１副スイッチ１７に対する駆動信号）を生成すると共に、正検波信号Ｓａおよび負検波信号Ｓｂのいずれかの論理がハイの期間、並びに第２デッドタイム期間においては論理がゼロになり、第１デッドタイム期間にのみ論理がハイとなる駆動信号Ｓ４（第２副スイッチ１８に対する駆動信号）を生成する。
【００４８】
次いで、コンバータ１の単体での動作について図３，４を参照して説明する。なお、出力端子３ａ，３ｂ間には不図示の負荷が接続されているものとする。また、図３，４を参照して説明するコンバータ１の動作は、第１デッドタイム期間および第２デッドタイム期間を除く期間での基本動作であるため、各同図では、第１デッドタイム期間および第２デッドタイム期間での動作に関連する第１回路１６（コイル１６）、第１副スイッチ１７、第２副スイッチ１８、第１副整流素子１９および第２副整流素子２０は不図示としている。
【００４９】
このコンバータ１では、制御回路２５は、上記したように、交流電圧Ｖａｃに基づいて、交流電圧Ｖａｃの極性が正のとき（入力端子２ａが入力端子２ｂに対して正電圧となる期間）であって、第１デッドタイム期間および第２デッドタイム期間を除く期間には、第２スイッチ７をオフ状態に維持して、第１スイッチ５のみをスイッチングさせる。この場合、第１スイッチ５がオン状態のときには、図３において破線で示す経路、すなわち、入力端子２ａから、第１コイル８、オン状態の第１スイッチ５および直列ダイオード１１を経由して入力端子２ｂに戻る経路に電流が流れて、第１コイル８にエネルギーが蓄積される。なお、この状態においては、負荷には、出力コンデンサ１４からエネルギーが供給される。
【００５０】
このスイッチング状態において第１スイッチ５がオン状態からオフ状態に移行したときには、第１コイル８に蓄積されているエネルギーが放出されることにより、図３において一点鎖線で示す経路、すなわち、入力端子２ａから、第１コイル８、ダイオード４、出力端子３ａ、不図示の負荷（および出力コンデンサ１４）、出力端子３ｂおよび直列ダイオード１１を経由して入力端子２ｂに戻る経路に電流が流れて、一対の出力端子３ａ，３ｂ間から直流電圧Ｖｄｃが出力される。
【００５１】
一方、制御回路２５は、上記したように、交流電圧Ｖａｃに基づいて、交流電圧Ｖａｃの極性が負のとき（入力端子２ａが入力端子２ｂに対して負電圧となる期間）であって、第１デッドタイム期間および第２デッドタイム期間を除く期間には、第１スイッチ５をオフ状態に維持して、第２スイッチ７のみをスイッチングさせる。この場合、第２スイッチ７がオン状態のときには、図４において破線で示す経路、すなわち、入力端子２ｂから、直列ダイオード１０、オン状態の第２スイッチ７および第２コイル９を経由して入力端子２ａに戻る経路に電流が流れて、第２コイル９にエネルギーが蓄積される。なお、この状態においては、負荷には、出力コンデンサ１４からエネルギーが供給される。
【００５２】
このスイッチング状態において第２スイッチ７がオン状態からオフ状態に移行したときには、第２コイル９に蓄積されているエネルギーが放出されることにより、図４において一点鎖線で示す経路、すなわち、入力端子２ｂから、直列ダイオード１０、出力端子３ａ、不図示の負荷（および出力コンデンサ１４）、出力端子３ｂ、ダイオード６および第２コイル９を経由して入力端子２ａに戻る経路に電流が流れて、一対の出力端子３ａ，３ｂ間から直流電圧Ｖｄｃが出力される。
【００５３】
また、このコンバータ１では、図２に示すように、交流電圧Ｖａｃの極性が正のときには（具体的には、第１スイッチ５のみをスイッチングさせている期間（正検波信号Ｓａの論理がハイの期間）では）、直列ダイオード１１が常時オン状態に維持されていることから（図３参照）、一対の直列ダイオード１０，１１の接続点Ｅ（つまり、入力端子２ｂ）の電圧は、出力端子３ｂの電圧とほぼ同じ状態に維持されている。なお、実際には、一対の直列ダイオード１０，１１の接続点Ｅの電圧は、直列ダイオード１１の順方向電圧分だけ出力端子３ｂの電圧よりも低くなるが、直流電圧Ｖｄｃと比べて直列ダイオード１１の順方向電圧は無視できるため、出力端子３ｂの電圧（ゼロボルト）とほぼ同じと見なすことができる。
【００５４】
一方、交流電圧Ｖａｃの極性が負のときには（具体的には、第２スイッチ７のみをスイッチングさせている期間（負検波信号Ｓｂの論理がハイの期間）では）、直列ダイオード１０が常時オン状態に維持されていることから（図４参照）、図２に示すように、一対の直列ダイオード１０，１１の接続点Ｅ（つまり、入力端子２ｂ）の電圧は、出力端子３ａの電圧（直流電圧Ｖｄｃ）と一致した状態に維持されている。
【００５５】
したがって、このコンバータ１では、基本動作として、交流電圧Ｖａｃの極性が切り替わる都度、一対の直列ダイオード１０，１１の接続点Ｅ（つまり、入力端子２ｂ）の電圧が、直流電圧Ｖｄｃ分だけ変動する。このため、このコンバータ１では、上記の課題の説明においても述べたように、この直列ダイオード１０，１１の接続点Ｅ（つまり、入力端子２ｂ）の電圧が急速に変動するとき（電圧の変化量（ｄＶ／ｄｔの絶対値）が大きいとき）には、これに起因したサージ電流が発生し、ＥＭＩノイズが増大するおそれがある。
【００５６】
この点に関して、このコンバータ１では、上記の課題の説明においても述べた構成（各直列ダイオード１０，１１に並列接続された各並列コンデンサ１２，１３）に加えて、第１回路１６（コイル１６）、第１副スイッチ１７、第２副スイッチ１８、第１副整流素子１９および第２副整流素子２０を備えて、これらの構成要素が各デッドタイム期間において後述するように作動して、第１スイッチ５のスイッチング期間（正検波信号Ｓａの論理がハイの期間）の終了後の第１デッドタイム期間において、直列ダイオード１０，１１の接続点Ｅの電圧をゼロボルトから直流電圧Ｖｄｃに緩やかに移行させ、その後に第２スイッチ７のスイッチングを開始させることで、また、第２スイッチ７のスイッチング期間（負検波信号Ｓｂの論理がハイの期間）の終了後の第２デッドタイム期間において、直列ダイオード１０，１１の接続点Ｅの電圧を直流電圧Ｖｄｃからゼロボルトに緩やかに移行させ、その後に第１スイッチ５のスイッチングを開始させることで、交流電圧Ｖａｃの極性が切り替わるときに生じる接続点Ｅの直流電圧Ｖｄｃ分の電圧変動を緩やかにしている（接続点Ｅの電圧の変化量（ｄＶ／ｄｔの絶対値）を低下させている）。
【００５７】
以下、各デッドタイム期間における各並列コンデンサ１２，１３、第１回路１６（コイル１６）、第１副スイッチ１７、第２副スイッチ１８、第１副整流素子１９および第２副整流素子２０の動作について、第１デッドタイム期間と第２デッドタイム期間とに分けて説明する。
【００５８】
まず、交流電圧Ｖａｃの電圧極性が正から負へ切り替わるゼロクロスポイントを含む第１デッドタイム期間での動作について図５，６を参照して説明する。
【００５９】
この第１デッドタイム期間の開始の直前までは、図３に示すように、直列ダイオード１１がオン状態に維持されていることから、第１デッドタイム期間の開始時での一対の直列ダイオード１０，１１の接続点Ｅの電圧は、図２，６に示すように、出力端子３ｂの電圧（ゼロボルト）とほぼ同じ状態に維持されている。これにより、第１デッドタイム期間の開始時においては、並列コンデンサ１３はほぼ完全に放電された状態（その両端間電圧がほぼゼロボルトの状態）であり、並列コンデンサ１２はほぼ直流電圧Ｖｄｃに充電された状態になっている。
【００６０】
この状態において、図２，６に示すように、制御回路２５は、駆動信号Ｓ３を論理ゼロに維持した状態で、駆動信号Ｓ４を論理ハイに移行させることにより、第１副スイッチ１７および第２副スイッチ１８のうちの第２副スイッチ１８のみをオン状態に移行させる。これにより、直流電圧Ｖｄｃに充電されている並列コンデンサ１２は、オン状態に移行した第２副スイッチ１８と第１回路１６（本例ではコイル１６）の直列回路で短絡される。このため、図５に示すように、ＬＣ共振（並列コンデンサ１２，１３、コンデンサＣｙ１，Ｃｙ２およびコンデンサＣｆｇの合成キャパシタンスとコイル１６とのＬＣ共振）に基づく電流ＩＬがコイル１６に流れて、並列コンデンサ１２は緩やかに放電されると共に、並列コンデンサ１３は逆に緩やかに充電される。したがって、並列コンデンサ１３の両端間電圧（直列ダイオード１０，１１の接続点Ｅの電圧）は次第に上昇する。
【００６１】
その後、駆動信号Ｓ４が論理ハイに移行した時点からの経過時間が上記したＬＣ共振の共振周期の１／４の時間Ｔｒ以上になると、並列コンデンサ１３の両端間電圧（直列ダイオード１０，１１の接続点Ｅの電圧）は、直流電圧Ｖｄｃに達し、その後は直列ダイオード１０により直流電圧Ｖｄｃにクランプ（維持）される。また、これにより、第１回路１６（コイル１６）の両端間電圧がほぼゼロボルトになり、コイル１６内部の磁束変化がゼロになるため、電流ＩＬは、図６に示すように、コイル１６の両端間電圧がほぼゼロボルトになった時点の電流値で流れ続ける。
【００６２】
その後、制御回路２５は、第１デッドタイム期間の終了前に、駆動信号Ｓ４を論理ハイから論理ゼロに移行させて、第２副スイッチ１８をオン状態からオフ状態に移行させる。この場合、第１回路１６（コイル１６）には、第１副スイッチ１７の寄生ダイオード（第１副整流素子１９）を経由して、第１副スイッチ１７側から並列コンデンサ１３側に電流ＩＬ（第１副スイッチ１７の寄生ダイオードを流れる電流ＩＢＤでもある）が引き続き流れるが、第１回路１６（コイル１６）の第１副スイッチ１７側の端子の電圧がゼロボルトであるのに対して、第１回路１６（コイル１６）の並列コンデンサ１３側の端子の電圧が直流電圧Ｖｄｃであることから、電流ＩＬは徐々に低下してゼロになる。
【００６３】
このようにして、このコンバータ１では、直列ダイオード１０，１１の接続点Ｅの電圧が第１デッドタイム期間においてほぼ時間Ｔｒをかけて直流電圧Ｖｄｃに緩やかに移行させられるため、接続点Ｅの電圧をゼロボルトから直流電圧Ｖｄｃに移行させるという電圧変動に伴って発生する共振電流Ｉｒｅのレベルを十分に低減すること（つまり、交流電圧Ｖａｃへのノイズの流出を十分に低減すること）が可能になっている。また、このコンバータ１では、第１デッドタイム期間の終了後に、制御回路２５が、駆動信号Ｓ２の出力を開始して、第２スイッチ７に対してスイッチング動作を開始させる。これにより、このコンバータ１では、図４に示すように、直列ダイオード１０が常時オンとなる状態に移行しても、接続点Ｅの電圧は既に直流電圧Ｖｄｃになっている（つまり、直列ダイオード１０の各端子の電圧がほぼ同じ電圧になっている）ため、この直列ダイオード１０を経由してコイル（第１コイル８または第２コイル９）に流れる電流（サージ電流）のレベルを抑制することが可能であり、これにより、この電流（サージ電流）に起因したＥＭＩノイズを十分に抑制することが可能になっている。
【００６４】
また、このコンバータ１については、図１に示すように、一般的な電源用ＥＭＣフィルタＦＬを接続し、ＬＩＳＮ（Line Impedance Stabilizing Network）および電源用ＥＭＣフィルタＦＬを介して交流電圧Ｖａｃを供給している状態において、ＬＩＳＮに設けられた一対の端子ＴＰ１，ＴＰ２間のノイズ電圧スペクトル（雑音端子電圧）を測定するという評価実験により、その雑音端子電圧が、ノイズ規格で規定されている周波数範囲の全域に亘ってｃｌａｓｓＢの限度値未満になることが確認されている。なお、電源用ＥＭＣフィルタＦＬは、コモンモードチョークコイルＣＭＣ、ラインライン間コンデンサＣｘ、およびラインＦＧ間コンデンサＣｙ１，Ｃｙ２を備えている。また、ＬＩＳＮは、互いに直列接続された状態で一方のラインとＦＧ（フレームグランド）との間に接続されたコンデンサＣ１および抵抗Ｒ１と、互いに直列接続された状態で他方のラインとＦＧとの間に接続されたコンデンサＣ２および抵抗Ｒ２とを備え、上記の端子ＴＰ１はコンデンサＣ１および抵抗Ｒ１の接続点に、また上記の端子ＴＰ２はコンデンサＣ２および抵抗Ｒ２の接続点にそれぞれ接続されている。また、コンデンサＣｆｇは、コンバータ１の出力端子３ｂとＦＧとの間に形成される（または、積極的に配設される）コンデンサであり、例えば、数千ｐＦ程度の容量値を有している。
【００６５】
次いで、交流電圧Ｖａｃの電圧極性が負から正へ切り替わるゼロクロスポイントを含む第２デッドタイム期間での動作について説明する。
【００６６】
この第２デッドタイム期間の開始の直前までは、図４に示すように、直列ダイオード１０がオン状態に維持されていることから、第２デッドタイム期間の開始時での一対の直列ダイオード１０，１１の接続点Ｅの電圧は、出力端子３ａの電圧（直流電圧Ｖｄｃ）とほぼ同じ状態に維持されている。これにより、第２デッドタイム期間の開始時においては、並列コンデンサ１２はほぼ完全に放電された状態（その両端間電圧がほぼゼロボルトの状態）であり、並列コンデンサ１３はほぼ直流電圧Ｖｄｃに充電された状態になっている。
【００６７】
この状態において、図２に示すように、制御回路２５は、駆動信号Ｓ４を論理ゼロに維持した状態で、駆動信号Ｓ３を論理ハイに移行させることにより、第１副スイッチ１７および第２副スイッチ１８のうちの第１副スイッチ１７のみをオン状態に移行させる。これにより、直流電圧Ｖｄｃに充電されている並列コンデンサ１３は、オン状態に移行した第１副スイッチ１７と第１回路１６（本例ではコイル１６）の直列回路で短絡される。このため、図示はしないが、ＬＣ共振（並列コンデンサ１２，１３、コンデンサＣｙ１，Ｃｙ２およびコンデンサＣｆｇの合成キャパシタンスとコイル１６とのＬＣ共振）に基づく電流ＩＬがコイル１６に第１デッドタイム期間のときとは逆向きに流れて、並列コンデンサ１３は緩やかに放電されると共に、並列コンデンサ１２は逆に緩やかに充電される。したがって、並列コンデンサ１２の両端間電圧は次第に上昇し、これにより、直列ダイオード１０，１１の接続点Ｅの電圧は次第に下降する。
【００６８】
その後、駆動信号Ｓ３が論理ハイに移行した時点からの経過時間が上記した時間Ｔｒ以上になると、並列コンデンサ１２の両端間電圧は直流電圧Ｖｄｃに達し、これに伴い接続点Ｅの電圧は出力端子３ｂの電圧（ゼロボルト）に達するが、その後は直列ダイオード１１によりこの電圧（ゼロボルト）にクランプ（維持）される。また、これにより、第１回路１６（コイル１６）の両端間電圧がほぼゼロボルトになり、コイル１６内部の磁束変化がゼロになるため、電流ＩＬは、コイル１６の両端間電圧がほぼゼロボルトになった時点の電流値で流れ続ける。
【００６９】
その後、制御回路２５は、第２デッドタイム期間の終了前に、駆動信号Ｓ３を論理ハイから論理ゼロに移行させて、第１副スイッチ１７をオン状態からオフ状態に移行させる。この場合、第１回路１６（コイル１６）には、第２副スイッチ１８の寄生ダイオード（第２副整流素子２０）を経由して、並列コンデンサ１３側から第２副スイッチ１８側に電流ＩＬ（第２副スイッチ１８の寄生ダイオードを流れる電流ＩＢＤでもある）が引き続き流れるが、第１回路１６（コイル１６）の並列コンデンサ１３側の電圧がゼロボルトであるのに対して、第１回路１６（コイル１６）の第２副スイッチ１８側の端子の電圧が直流電圧Ｖｄｃであることから、電流ＩＬは徐々に低下してゼロになる。
【００７０】
このようにして、このコンバータ１では、直列ダイオード１０，１１の接続点Ｅの電圧が第２デッドタイム期間においてほぼ時間Ｔｒをかけて出力端子３ｂの電圧（ゼロボルト）に緩やかに移行させられるため、接続点Ｅの電圧を直流電圧Ｖｄｃからゼロボルトに移行させるという電圧変動に伴って発生する共振電流Ｉｒｅのレベルを十分に低減すること（つまり、交流電圧Ｖａｃへのノイズの流出を十分に低減すること）が可能になっている。また、このコンバータ１では、第２デッドタイム期間の終了後に、制御回路２５が、駆動信号Ｓ１の出力を開始して、第１スイッチ５に対してスイッチング動作を開始させる。これにより、図３に示すように、直列ダイオード１１が常時オンとなる状態に移行しても、接続点Ｅの電圧は既に出力端子３ｂの電圧（ゼロボルト）になっている（つまり、直列ダイオード１１の各端子の電圧がほぼ同じ電圧になっている）ため、この直列ダイオード１１を経由してコイル（第１コイル８または第２コイル９）に流れる電流（サージ電流）のレベルを抑制することが可能であり、これにより、この電流（サージ電流）に起因したＥＭＩノイズを十分に抑制することが可能になっている。
【００７１】
また、上記のコンバータ１では、コイルのみで第１回路１６を構成しているが、第１回路１６は、コイルに代えて抵抗のみで構成したり、１または２以上のコイルと１または２以上の抵抗とを備えたコイルおよび抵抗の合成回路で構成することもできる。
【００７２】
以下では、一例として、抵抗のみで構成した第１回路１６を備えたコンバータ１について図７，８を参照して説明する。なお、このコンバータ１は、コイルのみで構成した第１回路１６を備えたコンバータ１と比較して、第１回路１６が抵抗のみで構成されている以外の構成は同一であるため、構成についての説明を省略し、動作についてのみ説明する。また、動作についても、第１スイッチ５のみをスイッチングさせている期間（正検波信号Ｓａの論理がハイの期間）での動作、および第２スイッチ７のみをスイッチングさせている期間（負検波信号Ｓｂの論理がハイの期間）での動作は、コイルのみで構成した第１回路１６を備えたコンバータ１と同じである。このため、第１デッドタイム期間および第２デッドタイム期間での動作を主として説明する。
【００７３】
まず、交流電圧Ｖａｃの電圧極性が正から負へ切り替わるゼロクロスポイントを含む第１デッドタイム期間での動作について図７，８を参照して説明する。
【００７４】
第１デッドタイム期間の開始時での一対の直列ダイオード１０，１１の接続点Ｅの電圧は、出力端子３ｂの電圧（ゼロボルト）とほぼ同じ状態に維持されている。これにより、第１デッドタイム期間の開始時においては、並列コンデンサ１３はほぼ完全に放電された状態（その両端間電圧がほぼゼロボルトの状態）であり、並列コンデンサ１２はほぼ直流電圧Ｖｄｃに充電された状態になっている。
【００７５】
この状態において、図８に示すように、制御回路２５は、駆動信号Ｓ３を論理ゼロに維持した状態で、駆動信号Ｓ４を論理ハイに移行させることにより、第１副スイッチ１７および第２副スイッチ１８のうちの第２副スイッチ１８のみをオン状態に移行させる。これにより、直流電圧Ｖｄｃに充電されている並列コンデンサ１２は、オン状態に移行した第２副スイッチ１８と第１回路１６（本例では抵抗１６）の直列回路で短絡される。このため、抵抗１６には、図７，８に示すように、この抵抗１６の抵抗値Ｒで直流電圧Ｖｄｃを除算して得られる初期値Ｉｏから合成キャパシタンス（並列コンデンサ１２，１３、コンデンサＣｙ１，Ｃｙ２およびコンデンサＣｆｇの合成キャパシタンス）と抵抗１６の抵抗値Ｒとで決定される時定数τで電流値が徐々に減少する電流ＩＲが流れて、並列コンデンサ１２は緩やかに放電されると共に、並列コンデンサ１３は逆に緩やかに充電される。したがって、並列コンデンサ１３の両端間電圧（直列ダイオード１０，１１の接続点Ｅの電圧）は次第に上昇する。
【００７６】
その後、駆動信号Ｓ４が論理ハイに移行した時点からの経過時間が上記した時定数τの例えば２〜３倍程度の時間Ｔｒになると、電流ＩＲの電流値は極めて小さい電流値まで低下する。また、並列コンデンサ１３の両端間電圧（直列ダイオード１０，１１の接続点Ｅの電圧）は、直流電圧Ｖｄｃに達し、その後は直列ダイオード１０により直流電圧Ｖｄｃにクランプ（維持）される。なお、時定数τの２〜３倍程度の時間Ｔｒが第１デッドタイム期間や第２デッドタイム期間よりも短くなるように、抵抗１６の抵抗値、並びに並列コンデンサ１２，１３、コンデンサＣｙ１，Ｃｙ２およびコンデンサＣｆｇの各容量値が予め規定されているものとする。
【００７７】
その後、制御回路２５は、第１デッドタイム期間の終了前に、出力している駆動信号Ｓ４を論理ハイから論理ゼロに移行させる。
【００７８】
このようにして、このコンバータ１では、直列ダイオード１０，１１の接続点Ｅの電圧が第１デッドタイム期間においてほぼ時間Ｔｒをかけて直流電圧Ｖｄｃに緩やかに移行させられるため、接続点Ｅの電圧をゼロボルトから直流電圧Ｖｄｃに移行させるという電圧変動に伴って発生する共振電流Ｉｒｅのレベルを十分に低減することが可能になっている。また、このコンバータ１では、制御回路２５が第１デッドタイム期間の終了後に駆動信号Ｓ２の出力を開始して第２スイッチ７に対してスイッチング動作を開始させ、これにより、図４に示すように、直列ダイオード１０が常時オンとなる状態に移行しても、接続点Ｅの電圧は既に直流電圧Ｖｄｃになっている（つまり、直列ダイオード１０の各端子の電圧がほぼ同じ電圧になっている）。このため、このコンバータ１では、直列ダイオード１０を経由してコイル（第１コイル８または第２コイル９）に流れる電流（サージ電流）のレベルを抑制することが可能になっている。
【００７９】
次いで、交流電圧Ｖａｃの電圧極性が負から正へ切り替わるゼロクロスポイントを含む第２デッドタイム期間での動作について説明する。
【００８０】
この第２デッドタイム期間の開始時での一対の直列ダイオード１０，１１の接続点Ｅの電圧は、出力端子３ａの電圧（直流電圧Ｖｄｃ）とほぼ同じ状態に維持されている。これにより、第２デッドタイム期間の開始時においては、並列コンデンサ１２はほぼ完全に放電された状態（その両端間電圧がほぼゼロボルトの状態）であり、並列コンデンサ１３はほぼ直流電圧Ｖｄｃに充電された状態になっている。
【００８１】
この状態において、図示はしないが、制御回路２５は、駆動信号Ｓ４を論理ゼロに維持した状態で、駆動信号Ｓ３を論理ハイに移行させることにより、第１副スイッチ１７および第２副スイッチ１８のうちの第１副スイッチ１７のみをオン状態に移行させる。これにより、直流電圧Ｖｄｃに充電されている並列コンデンサ１３は、オン状態に移行した第１副スイッチ１７と第１回路１６（本例では抵抗１６）の直列回路で短絡される。このため、抵抗１６には、この抵抗１６の抵抗値Ｒで直流電圧Ｖｄｃを除算して得られる初期値Ｉｏから合成キャパシタンス（並列コンデンサ１２，１３、コンデンサＣｙ１，Ｃｙ２およびコンデンサＣｆｇの合成キャパシタンス）と抵抗１６の抵抗値Ｒとで決定される時定数τで電流値が徐々に減少する電流ＩＲが第１デッドタイム期間のときとは逆向きに流れて、並列コンデンサ１３は緩やかに放電されると共に、並列コンデンサ１２は逆に緩やかに充電される。したがって、並列コンデンサ１２の両端間電圧は次第に上昇し、これにより、直列ダイオード１０，１１の接続点Ｅの電圧は次第に下降する。
【００８２】
その後、駆動信号Ｓ３が論理ハイに移行した時点からの経過時間が上記した時間Ｔｒ以上になると、並列コンデンサ１２の両端間電圧は直流電圧Ｖｄｃに達し、これに伴い接続点Ｅの電圧は出力端子３ｂの電圧（ゼロボルト）に達するが、その後は直列ダイオード１１によりこの電圧（ゼロボルト）にクランプ（維持）される。
【００８３】
その後、制御回路２５は、第２デッドタイム期間の終了前に、出力している駆動信号Ｓ３を論理ハイから論理ゼロに移行させる。
【００８４】
このようにして、このコンバータ１では、直列ダイオード１０，１１の接続点Ｅの電圧が第２デッドタイム期間においてほぼ時間Ｔｒをかけて直流電圧Ｖｄｃに緩やかに移行させられるため、接続点Ｅの電圧をゼロボルトから直流電圧Ｖｄｃに移行させるという電圧変動に伴って発生する共振電流Ｉｒｅのレベルを十分に低減することが可能になっている。また、このコンバータ１では、制御回路２５が第２デッドタイム期間の終了後に駆動信号Ｓ１の出力を開始して第１スイッチ５に対してスイッチング動作を開始させ、これにより、図３に示すように、直列ダイオード１１が常時オンとなる状態に移行しても、接続点Ｅの電圧は既に出力端子３ｂの電圧（ゼロボルト）になっている（つまり、直列ダイオード１１の各端子の電圧がほぼ同じ電圧になっている）。このため、このコンバータ１では、直列ダイオード１１を経由してコイル（第１コイル８または第２コイル９）に流れる電流（サージ電流）のレベルを抑制することが可能になっている。
【００８５】
このように、このコンバータ１によれば、直列ダイオード１０，１１の接続点Ｅの電圧を、第１デッドタイム期間においては第２副スイッチ１８をオン状態に移行させて第１回路１６を介して並列コンデンサ１２を放電させることでゼロボルトから直流電圧Ｖｄｃにほぼ時間Ｔｒをかけて緩やかに移行させ、また第２デッドタイム期間においては第１副スイッチ１７をオン状態に移行させて第１回路１６を介して並列コンデンサ１３を放電させることで直流電圧Ｖｄｃからゼロボルトにほぼ時間Ｔｒをかけて緩やかに移行させるため、接続点Ｅの電圧を直流電圧Ｖｄｃ分だけ変動させるという電圧変動に伴って発生する共振電流Ｉｒｅのレベルを十分に低減すること（つまり、交流電圧Ｖａｃへのノイズの流出を十分に低減すること）ができる。
【００８６】
また、このコンバータ１によれば、第１デッドタイム期間の終了後に第２スイッチ７がスイッチング動作を開始したときには、接続点Ｅの電圧は既に直流電圧Ｖｄｃに移行して、直列ダイオード１０の各端子の電圧がほぼ同じ電圧になっているため、また第２デッドタイム期間の終了後に第１スイッチ５がスイッチング動作を開始したときには、接続点Ｅの電圧は既に出力端子３ｂの電圧（ゼロボルト）に移行して、直列ダイオード１１の各端子の電圧がほぼ同じ電圧になっているため、第１スイッチ５や第２スイッチ７のスイッチングの開始時に直列ダイオード１１や直列ダイオード１０に流れるサージ電流のレベルを抑制することができ、これにより、このサージ電流に起因したＥＭＩノイズを確実に抑制することができる。
【００８７】
また、上記した２つの態様（第１回路１６がコイルの態様と抵抗の態様）のコンバータ１では、第１回路１６を有する構成を採用しているが、図９に示すコンバータ３１のように、第１回路１６を不要とする構成を採用することもできる。以下、図面を参照してコンバータ３１について説明する。なお、コンバータ１と同一の構成については同一の符号を付して重複する説明を省略する。
【００８８】
コンバータ３１は、一対の入力端子２ａ，２ｂ、一対の出力端子３ａ，３ｂ、ダイオード４、第１スイッチ５、ダイオード６、第２スイッチ７、第１コイル８、第２コイル９、一対の直列整流素子１０，１１、一対の並列コンデンサ１２，１３、出力コンデンサ１４、第１副半導体スイッチ素子３２、第２副半導体スイッチ素子３３および制御回路３５を備えている。このコンバータ３１は、コンバータ１と比較して、第１回路１６、第１副スイッチ１７、第２副スイッチ１８、第１副整流素子１９および第２副整流素子２０を備えていない代わりに、第１副半導体スイッチ素子３２および第２副半導体スイッチ素子３３を備えている。また、コンバータ３１は、コンバータ１の制御回路２５に代えて、制御回路３５を備えている。
【００８９】
具体的には、第１副半導体スイッチ素子３２（以下では、第１副スイッチ３２ともいう）および第２副半導体スイッチ素子３３（以下では、第２副スイッチ３３ともいう）は、バイポーラ型トランジスタや電界効果型トランジスタのように、制御端子（バイポーラ型トランジスタでのベース端子、電界効果型トランジスタでのゲート端子）に印加する電流や電圧に応じて、リニア領域および飽和領域の任意の一方の領域で作動させ得る半導体スイッチ素子で構成されている。本例では一例として、第１副スイッチ３２および第２副スイッチ３３は、電界効果型トランジスタ（本例では一例として、ｎ型のＭＯＳＦＥＴ）で構成されている。
【００９０】
また、第１副スイッチ３２は、電流流入側が他方の出力端子３ｂに接続された直列整流素子１１に対して、ソース端子が他方の出力端子３ｂに接続される状態で、並列に接続されている。また、第２副スイッチ３３は、電流流出側が一方の出力端子３ａに接続された直列整流素子１０に対して、ドレイン端子が一方の出力端子３ａに接続される状態で、並列に接続されている。
【００９１】
また、ｎ型のＭＯＳＦＥＴで構成された第１副スイッチ３２および第２副スイッチ３３は不図示の寄生ダイオードをそれぞれ備え、それぞれの寄生ダイオードは、対応する直列整流素子１１，１０と極性が揃った状態で、対応する直列整流素子１１，１０に並列に接続されている（カソード端子同士が接続され、かつアノード端子同士が接続された状態で接続されている）。このため、ｎ型のＭＯＳＦＥＴで構成された第１副スイッチ３２の寄生ダイオードを直列整流素子１１として使用し、ｎ型のＭＯＳＦＥＴで構成された第２副スイッチ３３の寄生ダイオードを直列整流素子１０として使用する構成を採用して、第１副スイッチ３２および第２副スイッチ３３とは別体の直列整流素子１０，１１を使用しない簡易な構成とすることもできる。
【００９２】
制御回路３５は、位相検知部２５ａおよび駆動信号生成部３５ｂを備え、交流電圧Ｖａｃの状態をモニタしつつ、第１スイッチ５および第２スイッチ７に対する駆動信号Ｓ１，Ｓ２を交流電圧Ｖａｃの電圧極性に応じて切り替えて生成する。また、制御回路３５は、駆動信号Ｓ１，Ｓ２の生成タイミングに基づいて、第１副スイッチ１７および第２副スイッチ１８に対する駆動信号Ｓ３，Ｓ４を生成する。
【００９３】
具体的には、制御回路３５では、位相検知部２５ａが、交流電圧Ｖａｃの状態をモニタして、ゼロクロスポイントを検出する処理を実行しつつ、その検出結果に基づいて、図１０に示すように、正検波信号Ｓａと負検波信号Ｓｂとを、両検波信号Ｓａ，Ｓｂ間に双方とも論理ゼロになる適切な長さのゼロ期間（第１デッドタイム期間および第２デッドタイム期間）を付加して生成する。
【００９４】
駆動信号生成部３５ｂは、駆動信号生成部２５ｂと同様にして、図１０に示すように、正検波信号Ｓａおよび負検波信号Ｓｂの論理がいずれもゼロのとき（上記のデッドタイム期間のとき）には、パルス信号の生成を停止する。したがって、制御回路２５は、第１デッドタイム期間および第２デッドタイム期間のときには、駆動信号Ｓ１および駆動信号Ｓ２の出力を停止する。また、駆動信号生成部３５ｂは、駆動信号生成部２５ｂと同様にして、正検波信号Ｓａの論理がゼロからハイになったことを検出したときには、この検出の時点から正検波信号Ｓａの論理がハイからゼロになるまでの期間において、駆動信号Ｓ１を生成して第１スイッチ５のゲート端子に出力する。また、駆動信号生成部３５ｂは、駆動信号生成部２５ｂと同様にして、負検波信号Ｓｂの論理がゼロからハイになったことを検出したときには、この検出の時点から負検波信号Ｓｂの論理がハイからゼロになるまでの期間において、駆動信号Ｓ２を生成して第２スイッチ７のゲート端子に出力する。
【００９５】
また、駆動信号生成部３５ｂは、駆動信号生成部２５ｂと同様にして、駆動信号Ｓ１または駆動信号Ｓ２としてパルス信号の生成を開始したときには、正検波信号Ｓａおよび負検波信号Ｓｂの論理ハイの期間長（交流電圧Ｖａｃのほぼ半周期に相当する長さ）と、正検波信号Ｓａまたは負検波信号Ｓｂの論理がゼロからハイに移行した時点からの経過時間とに基づいて交流電圧Ｖａｃの瞬時値の変化を把握しつつ、パルス信号のデューティ比を予め決められた可変範囲内で制御することにより、直流電圧Ｖｄｃの変動を抑制する。
【００９６】
この構成により、制御回路３５は、制御回路２５と同様にして、各デッドタイム期間を除き、交流電圧Ｖａｃの極性が正のときには、第１スイッチ５のみをスイッチングさせ、交流電圧Ｖａｃの極性が負のときには、第２スイッチ７のみをスイッチングさせる。
【００９７】
また、駆動信号生成部３５ｂは、正検波信号Ｓａおよび負検波信号Ｓｂの生成タイミングに基づいて、第１副スイッチ３２については、第１副スイッチ３２に出力している駆動信号Ｓ３のレベルを図１０に示すように制御することにより、第１デッドタイム期間および第２スイッチ７がオン状態に制御される期間（負検波信号Ｓｂの出力期間）においてオフ状態（ソース端子とドレイン端子との間の抵抗が例えば数十ＭΩ以上の状態）に移行させ、第２デッドタイム期間においてリニア領域でのオン状態（オン抵抗が例えば数ｋΩから十数ｋΩ程度の状態）に移行させ、かつ第１スイッチ５がオン状態に制御される期間（正検波信号Ｓａの出力期間）において飽和領域でのオン状態（オン抵抗が例えば１Ω未満の状態）およびオフ状態のうちの一方の作動状態に移行させる。なお、本例では一例として、この一方の作動状態として、第１副スイッチ３２を飽和領域でのオン状態に移行させているが、第１副スイッチ３２をオフ状態に移行させてもよい。
【００９８】
また、駆動信号生成部３５ｂは、正検波信号Ｓａおよび負検波信号Ｓｂの生成タイミングに基づいて、第２副スイッチ３３については、第２副スイッチ３３に出力している駆動信号Ｓ４のレベルを図１０に示すように制御することにより、第２デッドタイム期間および第１スイッチ５がオン状態に制御される期間（正検波信号Ｓａの出力期間）においてオフ状態（ソース端子とドレイン端子との間の抵抗が例えば数十ＭΩ以上の状態）に移行させ、第１デッドタイム期間においてリニア領域でのオン状態（オン抵抗が例えば数ｋΩから十数ｋΩ程度の状態）に移行させ、かつ第２スイッチ７がオン状態に制御される期間（負検波信号Ｓｂの出力期間）において飽和領域でのオン状態（オン抵抗が例えば１Ω未満の状態）およびオフ状態のうちの一方の作動状態に移行させる。なお、本例では一例として、この一方の作動状態として、第２副スイッチ３３を飽和領域でのオン状態に移行させているが、第２副スイッチ３３をオフ状態に移行させてもよい。
【００９９】
なお、上記のようにして第１副スイッチ３２や第２副スイッチ３３を、オフ状態（オン抵抗が例えば数十ＭΩ以上の状態）、リニア領域でのオン状態（オン抵抗が例えば数ｋΩから十数ｋΩ程度の状態）および飽和領域でのオン状態（オン抵抗が例えば１Ω未満の状態）の３つの状態のうちの任意の状態に選択的に移行させるための駆動信号生成部３５ｂの回路例について、第１副スイッチ３２についての回路を例に挙げて説明する。なお、駆動信号生成部３５ｂの第２副スイッチ３３についての回路は、第１副スイッチ３２についての回路と同じであるため、説明を省略する。
【０１００】
図１２に示す駆動信号生成部３５ｂの第１副スイッチ３２についての回路は、パルス電圧Ｖｐを出力するパルス信号源４１、および出力抵抗４２を備えて構成されている。この回路では、パルス信号源４１は、図１３に示すように、第１副スイッチ３２をオフ状態に移行させるときには、パルス電圧Ｖｐの出力を停止し、第１副スイッチ３２をリニア領域でのオン状態に移行させるときには、所定のデューティ比でパルス電圧Ｖｐを出力し、第１副スイッチ３２を飽和領域でのオン状態に移行させるときには、例えばのデューティ比１（パルス波ではなく連続波）でパルス電圧Ｖｐを出力する。出力抵抗４２は、その一端がパルス信号源４１に接続され、その他端が第１副スイッチ３２のゲート端子に配設されている。これにより、第１副スイッチ３２のゲート端子とソース端子との間に存在するゲート容量Ｃｇは、パルス電圧Ｖｐが出力されているときには出力抵抗４２を介して充電され、パルス電圧Ｖｐが停止されているときには出力抵抗４２を介して放電される。
【０１０１】
したがって、図１２に示す構成の駆動信号生成部３５ｂは、パルス信号源４１が上記のようにしてパルス電圧Ｖｐを出力することにより、図１３に示すように、第１副スイッチ３２をオフ状態に移行させるときには駆動信号Ｓ３のレベルを論理ゼロに移行させ、第１副スイッチ３２をリニア領域でのオン状態に移行させるときには駆動信号Ｓ３のレベルをゼロボルトを超え、かつ第１副スイッチ３２の閾値電圧Ｖｔｈ未満のレベル（所定のデューティ比で出力されるパルス電圧Ｖｐの平均電圧。以下では「中間レベル」ともいう）に移行させ、第１副スイッチ３２をリニア領域でのオン状態に移行させるときには駆動信号Ｓ３のレベルを論理ハイ（第１副スイッチ３２の閾値電圧Ｖｔｈを超えるレベル）に移行させることが可能になっている。
【０１０２】
一方、図１４に示す駆動信号生成部３５ｂの第１副スイッチ３２についての回路は、駆動信号Ｓ３の論理ハイとほぼ同じ電圧値の電圧Ｖｃｃが供給されるラインＬ１と、対応するスイッチ（この例では第１副スイッチ３２）のソース端子に接続されるラインＬ２との間に直列に接続された２つの抵抗４５，４６と、抵抗４５（電圧Ｖｃｃに接続されている抵抗）に並列に接続されたスイッチ素子４７（この例では一例としてｎ型のＭＯＳＦＥＴ）と、抵抗４６（ラインＬ２に接続されている抵抗）に並列に接続されたスイッチ素子４８（この例では一例としてｎ型のＭＯＳＦＥＴ）とを備えている。また、同図に示すように、スイッチ素子４７は正検波信号Ｓａで駆動され、スイッチ素子４８は負検波信号Ｓｂで駆動される。また、各抵抗４５，４６の抵抗値は、抵抗４５，４６で電圧Ｖｃｃを分圧したときの電圧値が、図１３に示すリニア領域でのオン状態のときの駆動信号Ｓ３のレベルとほぼ等しいレベルになるように予め規定されている。
【０１０３】
したがって、図１４に示す駆動信号生成部３５ｂは、第１副スイッチ３２をオフ状態に移行させるときには、正検波信号Ｓａの論理がゼロで、かつ負検波信号Ｓｂの論理がハイに移行されることで、スイッチ素子４８のみがオン状態に移行して駆動信号Ｓ３のレベルを論理ゼロに移行させる。また、駆動信号生成部３５ｂは、第１副スイッチ３２をリニア領域でのオン状態に移行させるときには、正検波信号Ｓａの論理がゼロで、かつ負検波信号Ｓｂの論理がゼロに移行されることで、スイッチ素子４７，４８が共にオフ状態に移行して、駆動信号Ｓ３のレベルを図３に示す中間レベルに移行させる。また、駆動信号生成部３５ｂは、第１副スイッチ３２を飽和領域でのオン状態に移行させるときには、正検波信号Ｓａの論理がハイで、かつ負検波信号Ｓｂの論理がゼロに移行されることで、スイッチ素子４７のみがオン状態に移行して駆動信号Ｓ３のレベルを図３に示す論理ハイのレベルに移行させることが可能になっている。
【０１０４】
次いで、コンバータ３１の動作について説明する。なお、第１スイッチ５のみをスイッチングさせている期間（正検波信号Ｓａの論理がハイの期間）でのコンバータ３１の動作、および第２スイッチ７のみをスイッチングさせている期間（負検波信号Ｓｂの論理がハイの期間）でのコンバータ３１の動作は、第１回路１６を備えた上記のコンバータ１の動作と同じである。このため、第１デッドタイム期間および第２デッドタイム期間での動作を主として説明する。
【０１０５】
まず、交流電圧Ｖａｃの電圧極性が正から負へ切り替わるゼロクロスポイントを含む第１デッドタイム期間での動作について図１０，１１を参照して説明する。
【０１０６】
この第１デッドタイム期間の開始の直前までは、図１０，１１に示すように、駆動信号Ｓ３が論理ハイに維持されて、第１副スイッチ３２がオン状態（直列ダイオード１１もオン状態）に維持されていることから、第１デッドタイム期間の開始時での一対の直列ダイオード１０，１１の接続点Ｅの電圧は、出力端子３ｂの電圧（ゼロボルト）とほぼ同じ状態に維持されている。これにより、第１デッドタイム期間の開始時においては、並列コンデンサ１３はほぼ完全に放電された状態（その両端間電圧がほぼゼロボルトの状態）であり、並列コンデンサ１２はほぼ直流電圧Ｖｄｃに充電された状態になっている。
【０１０７】
この状態において、図１０，１１に示すように、制御回路３５は、駆動信号Ｓ３を論理ゼロに移行させると共に、駆動信号Ｓ４を中間レベルに移行させることにより、第１副スイッチ３２をオフ状態に維持しつつ、第２副スイッチ３３のみをリニア領域でのオン状態に移行させる。この場合、オン抵抗が数ｋΩから十数ｋΩ程度の第２副スイッチ３３は抵抗体として機能するため、直流電圧Ｖｄｃに充電されている並列コンデンサ１２は、抵抗体に移行した第２副スイッチ３３で短絡される。このため、第２副スイッチ３３には、第２副スイッチ３３のオン抵抗の抵抗値Ｒで直流電圧Ｖｄｃを除算して得られる初期値Ｉｏから合成キャパシタンス（並列コンデンサ１２，１３、コンデンサＣｙ１，Ｃｙ２およびコンデンサＣｆｇの合成キャパシタンス）とオン抵抗の抵抗値Ｒとで決定される時定数τで電流値が徐々に減少する電流ＩＱ２（図９参照）が流れて、並列コンデンサ１２は緩やかに放電されると共に、並列コンデンサ１３は逆に緩やかに充電される。したがって、並列コンデンサ１３の両端間電圧（直列ダイオード１０，１１の接続点Ｅの電圧）は次第に上昇する。
【０１０８】
その後、駆動信号Ｓ４が中間レベルに移行した時点からの経過時間が上記した時定数τの例えば２〜３倍程度の時間Ｔｒになると、電流ＩＱ２の電流値は極めて小さい電流値まで低下する。また、並列コンデンサ１３の両端間電圧（直列ダイオード１０，１１の接続点Ｅの電圧）は、直流電圧Ｖｄｃに達し、その後は直列ダイオード１０により直流電圧Ｖｄｃにクランプ（維持）される。なお、時定数τの２〜３倍程度の時間Ｔｒが第１デッドタイム期間よりも短くなるように、第２副スイッチ３３のリニア領域でのオン抵抗の抵抗値、並びに並列コンデンサ１２，１３、コンデンサＣｙ１，Ｃｙ２およびコンデンサＣｆｇの各容量値が予め規定されているものとする。
【０１０９】
その後、制御回路３５は、第１デッドタイム期間の終了前に、出力している駆動信号Ｓ４を中間レベルから論理ハイに移行させることにより、第２副スイッチ３３のみを飽和領域でのオン状態に移行させる。
【０１１０】
このようにして、このコンバータ３１では、直列ダイオード１０，１１の接続点Ｅの電圧が第１デッドタイム期間においてほぼ時間Ｔｒをかけて直流電圧Ｖｄｃに緩やかに移行させられるため、接続点Ｅの電圧をゼロボルトから直流電圧Ｖｄｃに移行させるという電圧変動に伴って発生する共振電流Ｉｒｅのレベルを十分に低減することが可能になっている。また、このコンバータ３１では、制御回路３５が第１デッドタイム期間の終了後に駆動信号Ｓ２の出力を開始して第２スイッチ７に対してスイッチング動作を開始させ、これにより、図４に示すように、直列ダイオード１０が常時オンとなる状態に移行しても、接続点Ｅの電圧は既に直流電圧Ｖｄｃになっている（つまり、直列ダイオード１０の各端子の電圧がほぼ同じ電圧になっている）。このため、このコンバータ３１では、直列ダイオード１０を経由してコイル（第１コイル８または第２コイル９）に流れる電流（サージ電流）のレベルを抑制することが可能になっている。
【０１１１】
次いで、交流電圧Ｖａｃの電圧極性が負から正へ切り替わるゼロクロスポイントを含む第２デッドタイム期間での動作について説明する。
【０１１２】
この第２デッドタイム期間の開始の直前までは、図１０に示すように、駆動信号Ｓ４が論理ハイに維持されて、第２副スイッチ３３がオン状態（直列ダイオード１０もオン状態）に維持されていることから、第２デッドタイム期間の開始時での一対の直列ダイオード１０，１１の接続点Ｅの電圧は、出力端子３ａの電圧（直流電圧Ｖｄｃ）とほぼ同じ状態に維持されている。これにより、第２デッドタイム期間の開始時においては、並列コンデンサ１２はほぼ完全に放電された状態（その両端間電圧がほぼゼロボルトの状態）であり、並列コンデンサ１３はほぼ直流電圧Ｖｄｃに充電された状態になっている。
【０１１３】
この状態において、制御回路３５は、図１０に示すように、駆動信号Ｓ４を論理ゼロに移行させると共に、駆動信号Ｓ３を中間レベルに移行させることにより、第２副スイッチ３３をオフ状態に維持しつつ、第１副スイッチ３２のみをリニア領域でのオン状態に移行させる。この場合、オン抵抗が数ｋΩから十数ｋΩ程度の第１副スイッチ３２は抵抗体として機能するため、直流電圧Ｖｄｃに充電されている並列コンデンサ１３は、抵抗体に移行した第１副スイッチ３２で短絡される。このため、第１副スイッチ３２には、第１副スイッチ３２のオン抵抗の抵抗値Ｒで直流電圧Ｖｄｃを除算して得られる初期値Ｉｏから合成キャパシタンス（並列コンデンサ１２，１３、コンデンサＣｙ１，Ｃｙ２およびコンデンサＣｆｇの合成キャパシタンス）とオン抵抗の抵抗値Ｒとで決定される時定数τで電流値が徐々に減少する電流ＩＱ１が流れて、並列コンデンサ１３は緩やかに放電されると共に、並列コンデンサ１２は逆に緩やかに充電される。したがって、並列コンデンサ１２の両端間電圧は次第に上昇し、これにより、直列ダイオード１０，１１の接続点Ｅの電圧は次第に下降する。
【０１１４】
その後、駆動信号Ｓ３が中間レベルに移行した時点からの経過時間が上記した時間Ｔｒ以上になると、電流ＩＱ１の電流値は極めて小さい電流値まで低下する。また、並列コンデンサ１２の両端間電圧（直列ダイオード１０，１１の接続点Ｅの電圧）は、直流電圧Ｖｄｃに達し、これに伴い接続点Ｅの電圧は出力端子３ｂの電圧（ゼロボルト）に達するが、その後は直列ダイオード１１によりこの電圧（ゼロボルト）にクランプ（維持）される。なお、時定数τの２〜３倍程度の時間Ｔｒが第２デッドタイム期間よりも短くなるように、第１副スイッチ３２のリニア領域でのオン抵抗の抵抗値、並びに並列コンデンサ１２，１３、コンデンサＣｙ１，Ｃｙ２およびコンデンサＣｆｇの各容量値が予め規定されているものとする。
【０１１５】
その後、制御回路３５は、第２デッドタイム期間の終了前に、出力している駆動信号Ｓ３を中間レベルから論理ハイに移行させることにより、第１副スイッチ３２のみを飽和領域でのオン状態に移行させる。
【０１１６】
このようにして、このコンバータ３１では、直列ダイオード１０，１１の接続点Ｅの電圧が第２デッドタイム期間においてほぼ時間Ｔｒをかけて出力端子３ｂの電圧（ゼロボルト）に緩やかに移行させられるため、接続点Ｅの電圧を直流電圧Ｖｄｃからゼロボルトに移行させるという電圧変動に伴って発生する共振電流Ｉｒｅのレベルを十分に低減することが可能になっている。また、このコンバータ３１では、制御回路３５が第２デッドタイム期間の終了後に駆動信号Ｓ１の出力を開始して第１スイッチ５に対してスイッチング動作を開始させ、これにより、図３に示すように、直列ダイオード１１が常時オンとなる状態に移行しても、接続点Ｅの電圧は既に出力端子３ｂの電圧（ゼロボルト）になっている（つまり、直列ダイオード１１の各端子の電圧がほぼ同じ電圧になっている）。このため、このコンバータ３１では、直列ダイオード１１を経由してコイル（第１コイル８または第２コイル９）に流れる電流（サージ電流）のレベルを抑制することが可能になっている。
【０１１７】
このように、このコンバータ３１によれば、直列ダイオード１０，１１の接続点Ｅの電圧を、第１デッドタイム期間においては第２副スイッチ３３をリニア領域でのオン状態に移行させて（第２副スイッチ３３を抵抗体（放電用抵抗体）として機能させて）並列コンデンサ１２を放電させることでゼロボルトから直流電圧Ｖｄｃにほぼ時間Ｔｒをかけて緩やかに移行させ、また第２デッドタイム期間においては第１副スイッチ３２をリニア領域でのオン状態に移行させて（第１副スイッチ３２を抵抗体（放電用抵抗体）として機能させて）並列コンデンサ１３を放電させることで直流電圧Ｖｄｃからゼロボルトにほぼ時間Ｔｒをかけて緩やかに移行させるため、接続点Ｅの電圧を直流電圧Ｖｄｃ分だけ変動させるという電圧変動に伴って発生する共振電流Ｉｒｅのレベルを十分に低減すること（つまり、交流電圧Ｖａｃへのノイズの流出を十分に低減すること）ができる。
【０１１８】
また、このコンバータ３１によれば、第１デッドタイム期間の終了後に第２スイッチ７がスイッチング動作を開始したときには、接続点Ｅの電圧は既に直流電圧Ｖｄｃに移行して、直列ダイオード１０の各端子の電圧がほぼ同じ電圧になっているため、また第２デッドタイム期間の終了後に第１スイッチ５がスイッチング動作を開始したときには、接続点Ｅの電圧は既に出力端子３ｂの電圧（ゼロボルト）に移行して、直列ダイオード１１の各端子の電圧がほぼ同じ電圧になっているため、第１スイッチ５や第２スイッチ７のスイッチングの開始時に直列ダイオード１１や直列ダイオード１０に流れるサージ電流のレベルを抑制することができ、これにより、このサージ電流に起因したＥＭＩノイズを十分に抑制することができる。
【０１１９】
また、上記のコンバータ１，３１は、図１，９に示すように、ダイオード４、第１スイッチ５、ダイオード６、第２スイッチ７、第１コイル８、第２コイル９および一対のダイオード１０，１１を備え、ダイオード４および第１スイッチ５の直列回路と、ダイオード６および第２スイッチ７の直列回路とが一対の出力端子３ａ，３ｂ間に並列に接続され、ダイオード４および第１スイッチ５の接続点Ａに第１コイル８が接続され、ダイオード６および第２スイッチ７の接続点Ｂに第２コイル９が接続される構成のコンバータであるが、図１５に示す公知の構成のコンバータ５１、すなわち、他方の出力端子３ｂに接続された第１スイッチ５と、第１スイッチ５と一方の出力端子３ａとの間に、第１スイッチ５と直列となるように接続された第２スイッチ７と、一端が一方の入力端子２ａに接続されると共に他端が第１スイッチ５および第２スイッチ７の接続点Ａに接続された第１コイル８と、順方向の状態で直列に接続されると共に電流流出側が一方の出力端子３ａに接続され、電流流入側が他方の出力端子３ｂに接続され、かつ双方の接続点Ｅが他方の入力端子２ｂに接続された一対のダイオード１０，１１とを備えたコンバータ５１においても、上記したコンバータ１，３１と同様にして、一対の直列ダイオード１０，１１の接続点Ｅに入力端子２ｂが接続されているため、基本動作として、この入力端子２ｂの電圧が、交流電圧Ｖａｃの極性が切り替わる都度、直流電圧Ｖｄｃ分だけ変動する。
【０１２０】
また、図１６に示す公知の構成のコンバータ６１、すなわち、コンバータ５１のスイッチ回路（第１スイッチ５および第２スイッチ７の直列回路、並びに第１コイル８）と同等のスイッチ回路を２組（第１スイッチ５および第２スイッチ７の直列回路、並びに第１コイル８の組と、第３スイッチ２１および第４スイッチ２２の直列回路、並びに第２コイル９の組）備え、この２組のスイッチ回路を出力端子３ａ，３ｂ間に並列に接続して構成された、いわゆるインターリーブ方式のブリッジレス力率改善コンバータにおいても、上記したコンバータ１，３１と同様にして、一対の直列ダイオード１０，１１の接続点Ｅに入力端子２ｂが接続されているため、基本動作として、この入力端子２ｂの電圧が、交流電圧Ｖａｃの極性が切り替わる都度、直流電圧Ｖｄｃ分だけ変動する。
【０１２１】
このため、このコンバータ５１，６１でも、直列ダイオード１０，１１の接続点Ｅの電圧が急速に変動するときには、これに起因して、レベルの大きな共振電流Ｉｒｅが発生したり、サージ電流が発生したり（このサージ電流に起因してＥＭＩノイズが増大したり）するおそれがある。したがって、これらのコンバータ５１，６１においても、図１７，１８に示すように、上記したコンバータ１と同様にして、一対の並列コンデンサ１２，１３、第１回路１６、第１副スイッチ１７、第２副スイッチ１８、第１副整流素子１９、第２副整流素子２０および制御回路２５を設けることで、接続点Ｅの電圧を直流電圧Ｖｄｃ分だけ変動させるという電圧変動に伴って発生する共振電流Ｉｒｅのレベルを十分に低減すること（つまり、交流電圧Ｖａｃへのノイズの流出を十分に低減すること）ができると共に、第１スイッチ５や第２スイッチ７のスイッチングの開始時に直列ダイオード１１や直列ダイオード１０に流れるサージ電流のレベルを抑制することができ、このサージ電流に起因したＥＭＩノイズを十分に抑制することができる。
【０１２２】
また、これらのコンバータ５１，６１においても、図１９，２０に示すように、上記したコンバータ３１と同様にして、一対の並列コンデンサ１２，１３、第１副スイッチ３２、第２副スイッチ３３および制御回路３５を設けることで、接続点Ｅの電圧を直流電圧Ｖｄｃ分だけ変動させるという電圧変動に伴って発生する共振電流Ｉｒｅのレベルを十分に低減すること（つまり、交流電圧Ｖａｃへのノイズの流出を十分に低減すること）ができると共に、第１スイッチ５や第２スイッチ７のスイッチングの開始時に直列ダイオード１１や直列ダイオード１０に流れるサージ電流のレベルを抑制することができ、このサージ電流に起因したＥＭＩノイズを十分に抑制することができる。
【符号の説明】
【０１２３】
１，３１，５１，６１  コンバータ
２ａ，２ｂ  入力端子
３ａ，３ｂ  出力端子
４  ダイオード
５  第１スイッチ
６  ダイオード
７  第２スイッチ
８  第１コイル
９  第２コイル
１０，１１  直列ダイオード
１２，１３  並列コンデンサ
１６  第１回路
１７  第１副スイッチ
１８  第２副スイッチ
１９  第１副整流素子
２０  第２副整流素子
３２  第１副スイッチ
３３  第２副スイッチ
２５，３５  制御回路
Ｖａｃ  交流電圧
【要約】
【課題】ＥＭＩノイズの発生および交流電源へのノイズの流出を抑制する。
【解決手段】ダイオード４，６、スイッチ５，７、コイル８，９、直列整流素子１０，１１、各直列整流素子１０，１１に並列に接続された並列コンデンサ１２，１３、およびスイッチ５，７をスイッチングさせる制御回路２５を備え、コイル１６、各副スイッチ１７，１８および各副整流素子１９，２０を有し、制御回路２５は、交流電圧Ｖａｃの正電圧から負電圧へのゼロクロスポイントを含む第１デッドタイム期間、および交流電圧Ｖａｃの負電圧から正電圧へのゼロクロスポイントを含む第２デッドタイム期間を除く他の期間に各副スイッチ１７，１８をオフ状態に移行させ、第１デッドタイム期間に副スイッチ１７をオフ状態に副スイッチ１８をオン状態に移行させ、かつ第２デッドタイム期間に副スイッチ１７をオン状態に副スイッチ１８をオフ状態に移行させる。
【選択図】図１【図１】
0005825410.tif 000002
【図２】
0005825410.tif 000003
【図３】
0005825410.tif 000004
【図４】
0005825410.tif 000005
【図５】
0005825410.tif 000006
【図６】
0005825410.tif 000007
【図７】
0005825410.tif 000008
【図８】
0005825410.tif 000009
【図９】
0005825410.tif 000010
【図１０】
0005825410.tif 000011
【図１１】
0005825410.tif 000012
【図１２】
0005825410.tif 000013
【図１３】
0005825410.tif 000014
【図１４】
0005825410.tif 000015
【図１５】
0005825410.tif 000016
【図１６】
0005825410.tif 000017
【図１７】
0005825410.tif 000018
【図１８】
0005825410.tif 000019
【図１９】
0005825410.tif 000020
【図２０】
0005825410.tif 000021
【図２１】
0005825410.tif 000022