(57)【特許請求の範囲】
【請求項１】
複数の圧電基板が気密封止され、減衰周波数帯域のみで信号レベルを減衰させる帯域阻止フィルタにおいて、
前記圧電基板には、一主面に入出力電極対が形成され、他主面に前記入出力電極対と電位差を生じさせて前記圧電基板を駆動させるアース電極が形成され、
前記入出力電極対は、入力振動電極と出力振動電極とがギャップを有して前記一主面に配されてなり、
全ての前記圧電基板の入力振動電極及び出力振動電極が電気的に相互に接続されて、前記入力振動電極と出力振動電極とが同電位であることを特徴とする帯域阻止フィルタ。
【請求項２】
１つの圧電基板が気密封止され、減衰周波数帯域のみで信号レベルを減衰させる帯域阻止フィルタにおいて、
前記圧電基板には、一主面に複数の入出力電極対が形成され、他主面に複数の前記入出力電極対と電位差を生じさせて前記圧電基板を駆動させる複数のアース電極が形成され、
前記入出力電極対は、入力振動電極と出力振動電極とがギャップを有して前記一主面に配されてなり、
全ての前記入力振動電極及び前記出力振動電極が電気的に相互に接続されて、前記入力振動電極と出力振動電極とが同電位であることを特徴とする帯域阻止フィルタ。
【請求項３】
請求項１または２に記載の帯域阻止フィルタにおいて、
前記圧電基板の入出力電極対のうちの少なくとも１つの電極にマッチング回路が接続されたことを特徴とする帯域阻止フィルタ。
【請求項４】
請求項１または２に記載の帯域阻止フィルタにおいて、
前記アース電極は、容量部を介して接地されたことを特徴とする帯域阻止フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特定の周波数帯の信号のみを遮断する帯域阻止フィルタに関する。
【背景技術】
【０００２】
現在、無線機では、発生する不要な信号やノイズを取り除くために、特定の周波数帯における信号レベルを大きく減衰させ、特定の周波数帯の信号を遮断する帯域阻止フィルタが用いられ、特にＬＣ回路のみからなる帯域阻止フィルタが用いられている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭５８−４２３０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
現在用いられているＬＣ回路のみの帯域阻止フィルタによれば、特定の周波数帯の信号を遮断することはできるが、信号レベルの減衰の対象となる周波数帯域が広く、さらに減衰量が小さいため、不要な信号やノイズのみを取り除くことは難しく、通過させたい信号レベルも減衰させてしまう場合がある。
【０００５】
例えば、信号を通過させる周波数帯域（以下、通過周波数帯域という）と、信号レベルを減衰させて信号を遮断する周波数帯域（以下、減衰周波数帯域という）とを隣接させた周波数設計を行った際、ＬＣ回路のみの帯域阻止フィルタによれば、通過周波数帯域の信号レベルが減衰する、もしくは、減衰周波数帯域の信号レベルが十分に減衰しないといった問題が起こる。
【０００６】
そこで、上記課題を解決するために、本発明は、信号レベルの減衰の対象となる減衰周波数帯域のみにおいて信号レベルを減衰させ、さらにその減衰量が大きい帯域阻止フィルタを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の目的を達成するため、本発明にかかる帯域阻止フィルタは、複数の圧電基板が気密封止され、減衰周波数帯域のみで信号レベルを減衰させる帯域阻止フィルタにおいて、前記圧電基板には、一主面に入出力電極対が形成され、他主面に前記入出力電極対と電位差を生じさせて前記圧電基板を駆動させるアース電極が形成され、前記入出力電極対は、入力振動電極と出力振動電極とがギャップを有して前記一主面に配されてなり、全ての前記圧電基板の入力振動電極及び出力振動電極が電気的に相互に接続されて、前記入力振動電極と出力振動電極とが同電位であることを特徴とする。
【０００８】
本発明によれば、回路を複雑にせずに、信号レベルの減衰の対象となる減衰周波数帯域のみにおける信号レベルの減衰量を大きくすることが可能となる。特に、通過周波数帯域近傍の周波数帯域のみを急峻に減衰させるのに好適である。これは、圧電基板の特性に関係する効果であり、従前のＬＣ回路のみを用いた帯域阻止フィルタでは、通過周波数帯域に影響を及ぼさずに通過周波数帯域近傍の周波数帯域のみを急峻に減衰させることができない。これに対して、本発明にかかる帯域阻止フィルタによれば、例えば、減衰周波数帯域に対して±１ｋＨｚの周波数帯域において、減衰量を２０ｄＢ以上確保することが可能であり、このように、本発明によれば、通過周波数帯域近傍の周波数帯域であっても所望の周波数帯域のみを急峻に減衰させることが可能である。
【０００９】
また、本発明によれば、複数の圧電基板を用いて複数の入出力電極対を用いており、１つの入出力電極対を用いた場合と比較して大きな減衰量を持たせることが可能である。なお、ここでいう減衰量は、入出力電極の数に比例して増加する。
【００１０】
また、上記の目的を達成するため、本発明にかかる別の帯域阻止フィルタは、１つの圧電基板が気密封止され、減衰周波数帯域のみで信号レベルを減衰させる帯域阻止フィルタにおいて、前記圧電基板には、一主面に複数の入出力電極対が形成され、他主面に複数の前記入出力電極対と電位差を生じさせて前記圧電基板を駆動させる複数のアース電極が形成され、前記入出力電極対は、入力振動電極と出力振動電極とがギャップを有して前記一主面に配されてなり、全ての前記入力振動電極及び前記出力振動電極が電気的に相互に接続されて、前記入力振動電極と出力振動電極とが同電位であることを特徴とする。
【００１１】
本発明によれば、回路を複雑にせずに、信号レベルの減衰の対象となる減衰周波数帯域のみにおける信号レベルの減衰量を大きくすることが可能となる。特に、通過周波数帯域近傍の周波数帯域のみを急峻に減衰させることが可能となる。これは、圧電基板の特性に関係する効果であり、従前のＬＣ回路のみを用いた帯域阻止フィルタでは、通過周波数帯域に影響を及ぼさずに通過周波数帯域近傍の周波数帯域のみを急峻に減衰させることができない。これに対して、本発明にかかる帯域阻止フィルタによれば、例えば、減衰周波数帯域に対して±１ｋＨｚの周波数帯域において、減衰量を２０ｄＢ以上確保することが可能であり、このように、本発明によれば、通過周波数帯域近傍の周波数帯域であっても所望の周波数帯域のみを急峻に減衰させることが可能である。
【００１２】
また、本発明によれば、１つの圧電基板に複数の入出力電極対を用いており、１つの入出力電極対を用いた場合と比較して大きな減衰量を持たせることが可能である。なお、ここでいう減衰量は、入出力電極の数に比例して増加する。
【００１３】
前記構成において、前記圧電基板の入出力電極対のうちの少なくとも１つの電極にマッチング回路が接続されてもよい。
【００１４】
この場合、前記圧電基板の入出力端子の少なくとも１つの端子に前記マッチング回路が接続されるので、このことにより、減衰周波数帯域の減衰量を増大させることが可能となり、挿入損失の改善を図ることが可能となる。このような減衰量の増大および挿入損失の改善により、対象となる不要な信号やノイズの除去能力を向上させることが可能となり、また所望の帯域阻止特性を得ることが可能となる。
【００１５】
前記構成において、アース電極は、容量部を介して接地されてもよい。
【００１６】
この場合、前記アース電極が前記容量部を介して接地されるので、前記容量部により当該帯域阻止フィルタの周波数調整を行うことが可能となり、また所望の減衰特性を得ることが可能となる。
【発明の効果】
【００１７】
本発明にかかる帯域阻止フィルタは、信号レベルの減衰の対象となる減衰周波数帯域のみにおいて信号レベルを減衰させ、さらにその減衰量を大きくすることができる。
【図面の簡単な説明】
【００１８】
【図１】図１は、本実施の形態にかかる帯域阻止フィルタの概略ブロック図である。
【図２】図２は、本実施の形態にかかる圧電デバイスの内部を公開した概略構成図である。
【図３】図３は、本実施の形態にかかる、圧電基板を搭載した状態のベースの概略平面図である。
【図４】図４は、本実施の形態にかかる圧電基板の概略平面図である。
【図５】図５は、本実施の形態にかかる圧電基板の概略裏面図である。
【図６】図６は、本実施の形態にかかる帯域阻止フィルタのフィルタ回路である。
【図７】図７は、図６に示す帯域阻止フィルタによる減衰周波数帯域における信号レベルの減衰を示したグラフである。
【図８】図８は、図６に示す帯域阻止フィルタによる減衰周波数帯域における信号レベルの減衰を示したグラフである。
【図９】図９は、図６に示す帯域阻止フィルタによる減衰周波数帯域における信号レベルの減衰を示したグラフである。
【図１０】図１０は、他の実施の形態にかかる圧電基板の概略平面図である。
【図１１】図１１は、他の実施の形態にかかる圧電基板の概略裏面図である。
【図１２】図１２は、他の実施の形態にかかる帯域阻止フィルタのフィルタ回路である。
【図１３】図１３は、図１２に示す帯域阻止フィルタによる減衰周波数帯域における信号レベルの減衰を示したグラフである。
【図１４】図１４は、図１２に示す帯域阻止フィルタによる減衰周波数帯域における信号レベルの減衰を示したグラフである。
【図１５】図１５は、図１２に示す帯域阻止フィルタによる減衰周波数帯域における信号レベルの減衰を示したグラフである。
【図１６】図１６は、他の実施の形態にかかる帯域阻止フィルタのフィルタ回路である。
【図１７】図１７は、図１６に示す帯域阻止フィルタによる減衰周波数帯域における信号レベルの減衰を示したグラフである。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態について図面を参照して説明する。なお、以下に示す各実施例では、圧電基板として水晶基板に本発明を適用した場合を示す。また、電子デバイスとして無線機に本発明を適用した場合を示す。
【００２０】
本実施の形態にかかる帯域阻止フィルタ１は、図１に示すように、少なくとも、圧電デバイス２と、２つのマッチング回路３１，３２と、２つの容量部４１，４２とから構成され、この帯域阻止フィルタ１は、無線機の回路基板（図示省略）に設けられている。
【００２１】
圧電デバイス２では、図２，３に示すように、パッケージ２１内に２つの圧電基板５，６が並設されている。なお、この圧電デバイス２は、周波数４５ＧＨｚで動作する水晶デバイスである。
【００２２】
この圧電デバイス２では、図２に示すように、ベース７と蓋２２とからパッケージ２１が構成され、ベース７と蓋２２とが、接合材２３により接合されて、気密封止された内部空間２４が形成される。この内部空間２４では、図２，３に示すように、２つの圧電基板５，６がベース７に導電性接合材２５を用いて電気機械的に接合されている。なお、本実施の形態では、接合材２３に、Ａｇろう（ＡｇＣｕ合金）を用い、これをシーム溶接にて接合するが、これに限定されるものではなく、Ｎｉメッキの形成された金属リングを用いたシーム溶接でもよい。また、ＡｕとＳｎ等のＳｎ合金ろう材、ガラスろう材等を用いてもよい。また、導電性接合材２５に、シリコーン等の導電性樹脂接着剤やＡｕ等の金属バンプやメッキバンプが用いられている。
【００２３】
ベース７は、アルミナ等のセラミック材料の基材からなり、図２，３に示すように、２つの圧電基板５，６を搭載する底部７１と、蓋２２との接合部位である壁部７２とから構成され、ベース７の筺体表面（一主面７３）の主面外周に沿って底部７１から上方に壁部７２が突設されて箱状体に成形されている。本実施の形態にかかるベース７では、セラミック材料の一枚板（底部７１に対応）上に、複数のセラミック材料の環状板（壁部７２に対応）と、電極８（下記参照）の導電材料とが積層され、断面で見て凹状に一体焼成されている。
【００２４】
ベース７の一主面７３には、図２，３に示すように、底部７１と壁部７２とによって囲まれた平面視矩形のキャビティ７５が成形され、キャビティ７５の底面７５１に、２つのピット７６１，７６２が形成されている。これら２つのピット７６１，７６２上に圧電基板５，６がそれぞれ配され、導電性接合材２５を介して電極８の接続部位（下記の電極パッド８１〜８６参照）に電気機械的に接合される。この接合により、２つのピット７６１，７６２は、圧電基板５，６によってそれぞれ略被覆された状態となる。なお、本実施の形態では、キャビティ７５の底面７５１に２つのピット７６１，７６２が形成されているが、これに限定されるものではなく、キャビティ７５の底面７５１にピットが形成されていなくてもよい。
【００２５】
また、ベース７の筺体裏面（他主面７４）の四隅及び各辺の任意の位置（本実施の形態では、長辺の全長を２等分する位置と、短辺の全長を３等分する位置）に、キャスタレーション７７がそれぞれ形成されている。これらキャスタレーション７７は、ベース７の筺体側面に高さ方向に沿って帯状に切り欠いた状態で形成されている。
【００２６】
ベース７の電極８は、圧電基板５，６を電気機械的に接合する電極パッド８１〜８６と、無線機の回路基板に電気機械的に接合する外部端子（図示省略）と、電極パッド８１〜８６を外部端子に引き回す引き回しパターン（図示省略）とから構成され、電極パッド８１〜８６は引き回しパターンによって外部端子に接続されている。ベース７の電極８は、Ｗ，Ｍｏ等のメタライズ材料を印刷した後にベース７と一体的に焼成して形成される。このうち、電極８の端子部分（圧電基板５，６との接続部分である電極パッド８１〜８６と、無線機の回路基板との接続部分である外部端子）などの露出部分には、メタライズ上部にＮｉメッキが形成され、その上部にＡｕメッキが形成されて構成される。なお、ここでいうメッキ形成の工法として、電解メッキ法が挙げられる。
【００２７】
蓋２２は、金属材料から成形され、直方体の一枚板に成形されている。この蓋２２の下面がベース７との接合部位となり、蓋２２の下面がベース７の壁部７２の天面にシーム溶接により接合材２３により接合されて、蓋２２とベース７とによる圧電デバイス２のパッケージ２１が構成される。
【００２８】
２つの圧電基板５，６は、ともにＡＴカット水晶材料からなり、直方体の一枚板の基板５１，６１に成形され、３端子を有する同一構成のものである。なお、圧電基板５，６は、同一構成からなるので、圧電基板５，６の説明では、圧電基板５を示す図面を用いる。
【００２９】
圧電基板５では、図４，５に示すように、一方の面（一主面５２）に入力振動電極５４と出力振動電極５５とがギャップを有して並んで配された入出力電極対が形成されている。また、他方の面（他主面５３）に入力振動電極５４及び出力振動電極５５に対応するアース電極５６が形成されている。この圧電基板５では、３箇所のコーナー部分に入力端子５７と出力端子５８とアース端子５９とが形成され、入力振動電極５４は引き出し電極パターン５１０によって入力端子５７に引き出され、出力振動電極５５は引き出し電極パターン５１１によって出力端子５８に引き出され、アース電極５９は引き出し電極パターン５１２によってアース端子５９に引き出されている。なお、入力端子５７と出力端子５８とは、基板５１の対角線上に位置するコーナー部にそれぞれ形成され、アース端子５９は残るコーナー部分の一角に形成されている。この圧電基板５は、入力端子５７、出力端子５８およびアース端子５９が導電性接合材２５によってベース７の電極パッド８１，８２，８６に電気機械的に接合されることで、圧電基板５がベース７に設けられる。
【００３０】
また、圧電基板６では、圧電基板５と同様の構成からなり、図４，５を参照して、一方の面（一主面６２）に入力振動電極６４と出力振動電極６５とがギャップを有して並んで配された入出力電極対が形成されている。また、他方の面（他主面６３）に入力振動電極６４及び出力振動電極６５に対応するアース電極６６が形成されている。この圧電基板６では、３箇所のコーナー部分に入力端子６７と出力端子６８とアース端子６９とが形成され、入力振動電極６４は引き出し電極パターン６１０によって入力端子６７に引き出され、出力振動電極６５は引き出し電極パターン６１１によって出力端子６８に引き出され、アース電極６６は引き出し電極パターン６１２によってアース端子６９に引き出されている。なお、入力端子５７と出力端子６８とは、基板６１の対角線上に位置するコーナー部にそれぞれ形成され、アース端子６９は残るコーナー部分の一角に形成されている。この圧電基板６は、入力端子６７、出力端子６８およびアース端子６９が導電性接合材２５によってベース７の電極パッド８３，８４，８５に電気機械的に接合されることで、圧電基板６がベース７に設けられる。
【００３１】
上記構成の圧電デバイス２では、圧電基板５，６をベース７に接合した後に、ベース７に蓋２２を配し、窒素雰囲気下でシーム封止によりベース７と蓋２２との接合を行う。このシーム封止により、ベース７と蓋２２とが接合されて、圧電基板５，６が気密封止される。
【００３２】
上記の圧電デバイス２を用いた帯域阻止フィルタ１のフィルタ回路１１について図６を用いて説明する。
【００３３】
本実施の形態にかかる圧電デバイス２では、１つのパッケージ２１内に、３端子（入力端子５７，６７、出力端子５８，６８、アース端子５９，６９）を有する圧電基板５，６が並設されており、一方の圧電基板５の入力端子５７と出力端子５８と、他方の圧電基板６の入力端子６７と出力端子６８とが相互に直接接続され、一方の圧電基板５のアース端子５９と他方の圧電基板６のアース端子６９とが相互に接続されている。
【００３４】
また、本実施の形態にかかる帯域阻止フィルタ１の一部構成であるマッチング回路３１，３２は、圧電デバイス２の入出力端子（符号５７，６７参照）にそれぞれ接続されるコンデンサ３１１，３２１およびインダクタ３１２，３２２からそれぞれ構成され、インダクタ３１２，３２２の一端が接地されている。このように、これらマッチング回路３１，３２は、ＬＣ回路で構成されている。このＬＣ回路では、圧電デバイス２の入力端子（圧電基板５の入力端子５７）にコンデンサ３１１が接続され、入力端子５７とコンデンサ３１１間にインダクタ３１２の一端が接続され、インダクタ３１２の他端が接地されている。また、圧電デバイス２の出力端子（圧電基板６の入力端子６７）にコンデンサ３２１が接続され、入力端子６７とコンデンサ３２１間にインダクタ３２２の一端が接続され、インダクタ３２２の他端が接地されている。このようなＬＣ回路の構成により、ハイパスフィルタが構成され、圧電デバイス２とＬＣ回路のハイパスフィルタにより、周波数帯域の複数領域において信号を遮断することができる。
【００３５】
また、本実施の形態にかかる帯域阻止フィルタ１の一部構成である容量部４１，４２は、圧電デバイス２のアース端子（符号５９，６９参照）にそれぞれ接続される容量部からなり、容量部４１，４２は接地されている。なお、本実施の形態では、容量部４１に可変容量部のトリマーコンデンサを用い、容量部４２にコンデンサ４２を用いている。
【００３６】
本実施の形態では、圧電デバイス２とマッチング回路３１，３２と容量部４１，４２とを、半田などの導電性接合材（図示省略）により無線機の回路基板に接合して図６に示す帯域阻止フィルタ１の回路を構成する。この帯域阻止フィルタ１による周波数の帯域阻止特性を図７〜９に示す。
【００３７】
本実施の形態にかかる帯域阻止フィルタ１によれば、回路を複雑にせずに、図７〜９に示すように信号レベルの減衰の対象となる減衰周波数帯域における信号レベルの減衰量を大きくすることができる。なお、図７〜９は、横軸のスケールが異なるだけで、全て本実施の形態にかかる帯域阻止フィルタ１による信号レベルのデータから生成されたグラフである。
【００３８】
また、上記の回路を構築した帯域阻止フィルタ１では、圧電基板５の入力端子５７と出力端子５８と、圧電基板６の入力端子６７と出力端子６８とを直接接続し、圧電基板５のアース端子５９と圧電基板６のアース端子６９とを接続しているので、不要な信号を取り除くことができ、図７〜９に示すように通過周波数帯域近傍の周波数帯域のみを急峻に減衰させることができる。これは、圧電基板５，６の特性に関係する効果であり、従前のＬＣ回路のみを用いた帯域阻止フィルタでは、通過周波数帯域に影響を及ぼさずに通過周波数帯域近傍の周波数帯域のみを急峻に減衰させることができない。これに対して、本実施の形態にかかる帯域阻止フィルタ１によれば、例えば、減衰周波数帯域に対して±１ｋＨｚの周波数帯域において、減衰量を２０ｄＢ以上確保することができ、このように、本実施の形態にかかる帯域阻止フィルタ１によれば、通過周波数帯域近傍の周波数帯域であっても所望の周波数帯域のみを急峻に減衰させることができる。
【００３９】
また、圧電基板５の入力端子５７と、圧電基板６の入力端子６７と、にマッチング回路３１，３２が接続されるので、このことにより、減衰周波数帯域の減衰量を増大させることができ、挿入損失の改善を図ることができる。このような減衰量の増大および挿入損失の改善により、対象となる不要な信号やノイズの除去能力を向上させることができ、また所望の減衰特性を得ることができる。
【００４０】
また、アース電極５６，６６が容量部４１，４２を介して接地されるので、容量部４１，４２により帯域阻止フィルタ１の周波数調整を行うことができ、また所望の減衰特性を得ることができる。
【００４１】
また、本実施の形態にかかる帯域阻止フィルタ１では、２つの圧電基板５，６を用いて２つの入出力電極対を用いており、１つの入出力電極対を用いた場合と比較して約２倍（段数）の減衰量を持たせることができる。なお、入出力電極対の数に比例して減衰量を増加させることができるので、本実施の形態に限らず３つ以上の圧電基板を用いて３つ以上の入出力電極対を用いることが好ましいが、小型の帯域阻止フィルタ１を構成する場合、本実施の形態にかかる２つの入出力電極対が好適である。
【００４２】
また、本実施の形態にかかる帯域阻止フィルタ１では、図７〜９に示すように、通過周波数帯域の低周波数側に隣接する信号レベルを減衰させたい時に特に有効である。
【００４３】
なお、本実施の形態では、圧電基板５，６に水晶基板を用いているが、圧電材料であれば他の材料であってもよい。
【００４４】
また、本実施の形態では、電子デバイスに無線機を適用しているが、無線機以外の電子デバイスであってもよく、例えば周波数の帯域阻止を必要とする電子デバイスであれば、本発明は適用可能である。
【００４５】
また、本実施の形態にかかる帯域阻止フィルタ１では、２つの圧電基板５，６にそれぞれ３端子の電極構成を有しているが、これに限定されるものではなく、１つの圧電基板に複数の３端子の電極構成を設けてもよい。すなわち、圧電基板の一主面に複数の入出力電極対が形成され、他主面に複数の入出力電極対にそれぞれ対応した複数のアース電極が形成され、入出力電極対は、入力振動電極と出力振動電極とがギャップを有して配され、全ての入力振動電極及び出力振動電極が相互に接続されてもよい。具体的には、図１０，１１に示す圧電基板９を用いてもよい。図１０，１１に示す圧電基板９では、一主面９１に２つの入出力電極対９３，９４が形成され、他主面９２に２つの入出力電極対９３，９４にそれぞれ対応した２つのアース電極９５，９６が形成され、入出力電極対９３，９４は、それぞれ入力振動電極９３１，９４１と出力振動電極９３２，９４２とがギャップを有して配され、全ての入力振動電極９３１，９４１及び出力振動電極９３２，９４２が相互に接続されてもよい。この図１０，１１に示す圧電基板９を圧電デバイス２に設けることで、本実施の形態にかかる帯域阻止フィルタ１と同様の作用効果を有する。
【００４６】
また、本実施の形態にかかる帯域阻止フィルタ１では、マッチング回路３１，３２を、コンデンサ３１１，３２１およびインダクタ３１２，３２２からそれぞれ構成しているが、これに限定されるものではなく、図１２に示すような構成であってもよい。図１２に示す帯域阻止フィルタ１では、マッチング回路３１は、圧電デバイス２の入力端子に接続されたインダクタ３１３およびトリマーコンデンサ３１４から構成されており、トリマーコンデンサ３１４の一端は接地されている。また、マッチング回路３２は、圧電デバイス２の出力端子に接続されたインダクタ３２３およびトリマーコンデンサ３２４から構成されており、トリマーコンデンサ３２４の一端は接地されている。また、この帯域阻止フィルタ１では、容量部４２に可変容量部のトリマーコンデンサ４２が用いられている。この図１２に示すＬＣ回路では、圧電デバイス２の入力端子（圧電基板５の入力端子５７）にインダクタ３１３が接続され、入力端子５７とインダクタ３１３間にトリマーコンデンサ３１４の一端が接続され、トリマーコンデンサ３１４の他端が接地されている。また、圧電デバイス２の出力端子（圧電基板６の入力端子６７）にインダクタ３２３が接続され、入力端子５７とインダクタ３２３間にトリマーコンデンサ３２４の一端が接続され、トリマーコンデンサ３２４の他端が接地されている。このようなＬＣ回路の構成により、ローバスフィルタが構成され、圧電デバイス２とこのＬＣ回路のローパスフィルタとにより、周波数帯域の複数領域において信号を遮断することができる。また、マッチング回路には減衰周波数域の減衰量の調整と、他の領域の減衰量調整の機能がある。
【００４７】
この図１２に示す帯域阻止フィルタ１では、図６に示す帯域阻止フィルタ１と異なり、図１３〜１５に示すように通過周波数帯域の高周波数側に隣接する信号レベルを減衰させるのに有効である。
【００４８】
また、本実施の形態にかかる帯域阻止フィルタ１では、一方のアース端子５９にトリマーコンデンサを接続し、他方のアース端子６９にコンデンサを接続しているが、これに限定されるものではなく、図１２に示すようにアース端子５９，６９に、一端が接地された容量部４１，４２であるトリマーコンデンサをそれぞれ接続してもよい。
【００４９】
この図１２に示す帯域阻止フィルタ１による減衰周波数帯域における信号レベルの減衰を示したグラフを図１３〜１５に示す。図１３〜１５に示すように、図１２に示す帯域阻止フィルタ１によれば、回路を複雑にせずに、信号レベルの減衰の対象となる減衰周波数帯域における信号レベルの減衰量を大きくすることができる。なお、図１３〜１５は、横軸のスケールが異なるだけで、全て図１２に示す帯域阻止フィルタ１による信号レベルのデータから生成されたグラフである。
【００５０】
また、本実施の形態にかかる帯域阻止フィルタ１では、一方のアース端子５９にトリマーコンデンサを接続し、他方のアース端子６９にコンデンサを接続しているが、これに限定されるものではなく、他方のアース端子６９にトリマーコンデンサを接続し、一方のアース端子５９にコンデンサを接続してもよい。なお、本実施の形態に示すように、トリマーコンデンサの代わり固定コンデンサを用いてもよい。
【００５１】
また、図６に示すフィルタ回路１１では、圧電基板５の入力端子５７と出力端子５８と、圧電基板６の入力端子６７と出力端子６８とを直接接続しているが、これに限定されるものではなく、図１６に示すように圧電基板５の入力端子５７（圧電基板６の入力端子６７）と圧電基板６の出力端子６８（圧電基板５の出力端子５８）とをインダクタ１０を介して接続してもよい。この場合、２つの圧電基板５，６により、４つの圧電基板を用いた構成を構築することができ、その結果、信号レベルの減衰量を増加させるのにより好適である。
【００５２】
この図１６に示す帯域阻止フィルタ１による減衰周波数帯域における信号レベルの減衰を示したグラフを図１７に示す。この図１７に示すように、図１６に示す帯域阻止フィルタ１によれば、回路を複雑にせずに、信号レベルの減衰の対象となる減衰周波数帯域における信号レベルの減衰量をさらに大きくすることができる。
【００５３】
なお、上記の図８，１４，１７に示す帯域阻止フィルタ１による減衰周波数帯域における信号レベルの減衰を示したグラフでは、減衰周波数帯域の中央位置（図中の０点参照）からプラス側に位置する周波数帯域（約＋２００〜＋７００Ｈｚ）において、スプリアスが発生している。このスプリアスは、パッケージ７に圧電基板（５，６）が導電性接合材により収納保持（搭載）され、蓋２２により気密封止された圧電デバイス２特有のスプリアスである。
【００５４】
また、本実施の形態では、圧電デバイス２とマッチング回路３１，３２と容量部４１，４２とを別々に設けているが、これに限定されるものではなく、圧電デバイス２のパッケージ２１内にマッチング回路３１，３２と容量部４１，４２との少なくとも一方を組み込んでもよい。しかしながら、圧電デバイス２のパッケージ２１の小型化を考慮すると、本実施の形態が好ましい。
【００５５】
また、本実施の形態では、無線機の回路基板に直接、圧電デバイス２とマッチング回路３１，３２と容量部４１，４２とを設けているが、これに限定されるものではなく、圧電デバイス２とマッチング回路３１，３２と容量部４１，４２とを設けた帯域阻止フィルタの回路基板を別途用い、この帯域阻止フィルタの回路基板を無線機の回路基板に接続してもよい。
【００５６】
なお、本発明は、その精神や主旨または主要な特徴から逸脱することなく、他のいろいろな形で実施することができる。そのため、上述の実施例はあらゆる点で単なる例示にすぎず、限定的に解釈してはならない。本発明の範囲は特許請求の範囲によって示すものであって、明細書本文には、なんら拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更は、全て本発明の範囲内のものである。
【産業上の利用可能性】
【００５７】
本発明は、電子デバイスにおいて周波数の帯域阻止を行う帯域阻止フィルタに適用できる。
【符号の説明】
【００５８】
１  帯域阻止フィルタ
１１  フィルタ回路
２  圧電デバイス
２１  パッケージ
２２  蓋
２３  接合材
２４  内部空間
２５  導電性接合材
３１  マッチング回路
３１１  コンデンサ
３１２  インダクタ
３１３  インダクタ
３１４  トリマーコンデンサ
３２  マッチング回路
３２１  コンデンサ
３２２  インダクタ
３２３  インダクタ
３２４  トリマーコンデンサ
４１，４２  容量部
５  圧電基板
５１  基板
５２  一主面
５３  他主面
５４  入力振動電極
５５  出力振動電極
５６  アース電極
５７  入力端子
５８  出力端子
５９  アース端子
５１０  引き出し電極パターン
５１１  引き出し電極パターン
５１２  引き出し電極パターン
６  圧電基板
６１  基板
６２  一主面
６３  他主面
６４  入力振動電極
６５  出力振動電極
６６  アース電極
６７  入力端子
６８  出力端子
６９  アース端子
６１０  引き出し電極パターン
６１１  引き出し電極パターン
６１２  引き出し電極パターン
７  ベース
７１  底部
７２  壁部
７３  一主面
７４  他主面
７５  キャビティ
７５１  底面
７６１，７６２  ピット
７７  キャスタレーション
８  電極
８１，８２，８３，８４，８５，８６  電極パッド
９  圧電基板
９１  一主面
９２  他主面
９３  入出力電極対
９３１  入力振動電極
９３２  出力振動電極
９５，９６アース電極
９４  入出力電極対
９４１  入力振動電極
９４２  出力振動電極
１０  インダクタ
【図１】
0005736774.tif 000002
【図２】
0005736774.tif 000003
【図３】
0005736774.tif 000004
【図４】
0005736774.tif 000005
【図５】
0005736774.tif 000006
【図６】
0005736774.tif 000007
【図７】
0005736774.tif 000008
【図８】
0005736774.tif 000009
【図９】
0005736774.tif 000010
【図１０】
0005736774.tif 000011
【図１１】
0005736774.tif 000012
【図１２】
0005736774.tif 000013
【図１３】
0005736774.tif 000014
【図１４】
0005736774.tif 000015
【図１５】
0005736774.tif 000016
【図１６】
0005736774.tif 000017
【図１７】
0005736774.tif 000018