(57)【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層と、
該第１半導体層の一方の表面に形成された第２導電型の第２半導体層と、
前記第１半導体層の前記第２半導体層とは逆側の表面に形成されたトレンチと、
前記第１半導体層の残りの表面において側面を前記トレンチに挟まれた半導体凸部と、
該半導体凸部の表面に選択的に形成された第２導電型の第３半導体層と、
該第３半導体層の表面に選択的に形成され、前記第１半導体層に比べて不純物濃度の高い第１導電型の第４半導体層と、
前記トレンチの内壁の一部に沿って設けられたゲート絶縁層と、
前記トレンチの内壁の残りの領域に沿って設けられた第１層間絶縁層と、
少なくとも一部が前記ゲート絶縁層を介して前記第４半導体層に対向する第１導電層と、
前記第１層間絶縁層の表面に形成された第２導電層と、
少なくとも一部が前記第２導電層の少なくとも一部の表面を覆う第２層間絶縁層と、
少なくとも一部が前記第３半導体層と第４半導体層の表面に形成され、前記第４半導体層に電気的に接続される第３導電層と、
前記第３導電層と前記第３半導体層を電気的に接続するコンタクト部と、
前記第２半導体層の表面に形成された第４導電層と、
を備え、
前記半導体凸部の表面の一部が前記第１半導体層であり、
前記第３半導体層が前記第１導電層の壁部の周囲を覆う
ことを特徴とする半導体装置。
【請求項２】
第１導電型の第１半導体層と、
該第１半導体層の一方の表面に形成された第２導電型の第２半導体層と、
前記第１半導体層の前記第２半導体層とは逆側の表面に形成されたトレンチと、
前記第１半導体層の残りの表面において側面を前記トレンチに挟まれた半導体凸部と、
該半導体凸部の表面に選択的に形成された第２導電型の第３半導体層と、
該第３半導体層の表面に選択的に形成され、前記第１半導体層に比べて不純物濃度の高い第１導電型の第４半導体層と、
前記トレンチの内壁の一部に沿って設けられたゲート絶縁層と、
前記トレンチの内壁の残りの領域に沿って設けられた第１層間絶縁層と、
少なくとも一部が前記ゲート絶縁層を介して前記第４半導体層に対向する第１導電層と、
前記第１層間絶縁層の表面に形成された第２導電層と、
少なくとも一部が前記第２導電層の少なくとも一部の表面を覆う第２層間絶縁層と、
少なくとも一部が前記第１導電層の少なくとも一部の表面を覆う第３層間絶縁層と、
少なくとも一部が前記第３半導体層と前記第４半導体層の表面に形成された第３導電層と、
前記第３導電層と前記第３半導体層を電気的に接続するコンタクト部と、
前記第２半導体層の表面に形成された第４導電層と、
を備え、
前記第１導電層は少なくとも一部が前記第２層間絶縁層の少なくとも一部の表面を覆い、
前記第３導電層は少なくとも一部が前記第３層間絶縁層の少なくとも一部の表面を覆い、
前記半導体凸部の表面の一部が前記第１半導体層であり、
前記第３半導体層が前記第１導電層の壁部の周囲を覆う
ことを特徴とする半導体装置。
【請求項３】
前記第３導電層の一部と前記第２導電層の一部とが接し、電気的に接続されることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記トレンチと前記第４半導体層とが隣接する方向において、前記トレンチの幅が前記半導体凸部の幅よりも大きいことを特徴とする請求項１乃至請求項３のいずれか一項に記載の半導体装置。
【請求項５】
前記コンタクト部が前記第１導電層の壁部を覆うことを特徴とする請求項１乃至請求項４のいずれか一項に記載の半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一項に記載の半導体装置を備えることを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びそれを用いた電力変換装置に係り、特に、トレンチ絶縁ゲート構造を有する絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor：以下、ＩＧＢＴと略す）に好適な半導体装置及びそれを用いた電力変換装置に関する。
【背景技術】
【０００２】
ＩＧＢＴは、コレクタ電極とエミッタ電極間に流れる電流を、ゲート電極に印加する電圧によって制御するスイッチング素子である。ＩＧＢＴが制御できる電力は、数十ワットから数十万ワットにまで及び、またスイッチング周波数も数十ヘルツから百キロヘルツ超と幅広いため、家庭用のエアコンディショナーや電子レンジ等の小電力機器から、鉄道や製鉄所のインバータ等、大電力機器まで幅広く用いられている。
ＩＧＢＴには、これら電力機器の高効率化のために低損失化が求められており、導通損失やスイッチング損失の低減が要求されている。同時にＥＭＣノイズや誤動作、モーターの絶縁破壊等の問題を防ぐため、アプリケーションの仕様に応じて出力電圧の時間変化率であるｄｖ／ｄｔを制御できることが要求されている。
【０００３】
また、トレンチ絶縁ゲートを異間隔に配置し、トレンチ相互間隔の狭い方にチャネルを形成し、ｐ型ウェル層をトレンチ相互間隔の広い方に形成する構造とすることで、素子耐圧の低下を伴わず、ゲートの入力容量を低減し、スイッチング損失が小さく、低オン電圧で、飽和電流が低いＩＧＢＴの技術が特許文献１に開示されている。
また、フローティングウェル領域を存在させない構造とすることにより、ＧＣ（ゲート・コレクタ）間容量が小さく、ＧＥ（ゲート・エミッタ）間容量とＧＣ間容量の容量比が大きく、スイッチング速度が速く、スイッチング損失が小さく、オン状態の注入効率が高いＩＧＢＴの技術が特許文献２に開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−３０７１１６号公報
【特許文献２】特開２００５−３２７８０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載されている従来のＩＧＢＴは、ＩＧＢＴのターンオン時に、ＩＧＢＴの出力電圧の時間変化率ｄＶ／ｄｔや、ＩＧＢＴを電力変換装置として用いたときに対アームのダイオードにおける電圧の時間変化率ｄＶ／ｄｔの制御性が低下する問題が発生する場合がある。
また、幅の広いトレンチを形成することによって高い段差が発生し、高い段差によって製造と設計が困難となる問題がある。
また、特許文献２に記載されている製造方法を用いた場合には、絶縁膜を被うエピタキシャル成長によって結晶欠陥が発生し、結晶欠陥によって高いリーク電流が発生する場合がある。さらに、基板形成工程が増えるため、基板コストが増大するという問題がある。
【０００６】
そこで、本発明はこのような問題点を解決するもので、その目的とするところは、低損失、高耐圧、出力電圧の時間変化率ｄＶ／ｄｔの制御の容易さを兼ね備え、更に、製造が容易なＩＧＢＴを提供することである。
【課題を解決するための手段】
【０００７】
前記の課題を解決するために、本発明を以下のように構成した。
すなわち、本発明の半導体装置は、第１導電型の第１半導体層と、該第１半導体層の一方の表面に形成された第２導電型の第２半導体層と、前記第１半導体層の前記第２半導体層とは逆側の表面に形成されたトレンチと、前記第１半導体層の残りの表面において側面を前記トレンチに挟まれた半導体凸部と、該半導体凸部の表面に選択的に形成された第２導電型の第３半導体層と、該第３半導体層の表面に選択的に形成された前記第１半導体層に比べて不純物濃度の高い第１導電型の第４半導体層と、前記トレンチの内壁の一部に沿って設けられたゲート絶縁層と、前記トレンチの内壁の残りの領域に沿って設けられた第１層間絶縁層と、少なくとも一部が前記ゲート絶縁層を介して前記第４半導体層に対向する第１導電層と、前記第１層間絶縁層の表面に形成された第２導電層と、少なくとも一部が前記第２導電層の少なくとも一部の表面を覆う第２層間絶縁層と、少なくとも一部が前記第３半導体層と第４半導体層の表面に形成され、前記第４半導体層に電気的に接続される第３導電層と、前記第３導電層と前記第３半導体層を電気的に接続するコンタクト部と、前記第２半導体層の表面に形成された第４導電層と、を備え、前記半導体凸部の表面の一部が前記第１半導体層であり、前記第３半導体層が前記第１導電層の壁部の周囲を覆うことを特徴とする。
また、本発明の電力変換装置は、前記半導体装置を備えることを特徴とする。
【発明の効果】
【０００８】
以上、本発明によれば、低損失、高耐圧、出力電圧の時間変化率ｄＶ／ｄｔの制御の容易さを兼ね備え、更に、製造が容易なＩＧＢＴを提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１実施形態である半導体装置のＩＧＢＴ１の図２〜４のＡＡ’面における平面配置を示す図である。
【図２】図１、９、１１、１４におけるＢＢ’面の断面図である。
【図３】図１、９、１４におけるＣＣ’面の断面図である。
【図４】図１におけるＤＤ’面の断面図である。
【図５】本発明の第１実施形態である半導体装置のＩＧＢＴ１の製造工程を示す図である。
【図６】本発明の第１実施形態である半導体装置のＩＧＢＴ１の、オフ状態におけるコレクタ−エミッタ間の耐圧の計算結果を示す特性図である。
【図７】本発明の第２実施形態である半導体装置のＩＧＢＴ２の構成を示す断面図である。
【図８】本発明の第２実施形態である半導体装置の変形例であるＩＧＢＴ２Ｂの構成を示す断面図である。
【図９】本発明の第３実施形態である半導体装置のＩＧＢＴ３の、図１０のＡＡ’面における、平面配置を示す図である。
【図１０】図９におけるＤＤ’面の断面図である。
【図１１】本発明の第３実施形態である半導体装置の変形例であるＩＧＢＴ３Ｂの、図１２、図１３のＡＡ’面における、平面配置を示す図である。
【図１２】図１１におけるＣＣ’面の断面図である。
【図１３】図１１におけるＤＤ’面の断面図である。
【図１４】本発明の第４実施形態である半導体装置のＩＧＢＴ４の、図１５、図１６のＡＡ’面における、平面配置を示す図である。
【図１５】図１４におけるＤＤ’面の断面図である。
【図１６】図１４におけるＥＥ’面の断面図である。
【図１７】本発明の第４実施形態である半導体装置の変形例１であるＩＧＢＴ４ＢのＡＡ’面における平面配置を示す図である。
【図１８】本発明の第４実施形態である半導体装置の変形例２であるＩＧＢＴ４ＣのＡＡ’面における平面配置を示す図である。
【図１９】参考比較としての第１例のＩＧＢＴ１１の構造を示す断面の斜視図である。
【図２０】参考比較としての第１例のＩＧＢＴ１１におけるターンオン時のコレクタ−エミッタ間電圧Ｖｃｅの計算波形を示す図である。
【図２１】本発明の第１実施形態である半導体装置のＩＧＢＴ１におけるターンオン動作中における、コレクタ−エミッタ間電圧Ｖｃｅの計算波形の例を示す図である。
【図２２】参考比較としての第２例のＩＧＢＴ１２の図２３〜２５のＡＡ’面における平面配置を示す図である。
【図２３】図２２におけるＢＢ’面の断面図である。
【図２４】図２２におけるＣＣ’面の断面図である。
【図２５】図２２におけるＤＤ’面の断面図である。
【図２６】参考比較としての第２例のＩＧＢＴ１２（図２３〜２５）において、想定される製造工程を示す図である。
【図２７】参考比較としての第３例のＩＧＢＴ１３の構造を示す断面図である。
【図２８】本発明の第５実施形態である電力変換装置の構成を示す回路図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について説明する。
【００１１】
（第１実施形態・ＩＧＢＴ１）
本発明の第１実施形態である半導体装置のＩＧＢＴ１を、図１〜図４を参照して説明する。
図１は、第１実施形態であるＩＧＢＴ１の図２〜４のＡＡ’面における平面配置を示す図である。
図２は、図１におけるＢＢ’面の断面図を示す。
図３は、図１におけるＣＣ’面の断面図を示す。
図４は、図１におけるＤＤ’面の断面図を示す。
【００１２】
≪半導体装置ＩＧＢＴ１の構成≫
図１〜４において、第１実施形態のＩＧＢＴ１は、ｎ−ドリフト層（第１半導体層）１００、ｐベース層（第３半導体層）１０１、ｎ＋ソース（第４半導体層）１０２、トレンチ１０３、半導体凸部１０４、ゲート絶縁層１０５、ゲート電極（第１導電層）１０６、第１層間絶縁層１０７、フィールドプレート（第２導電層）１０８、第２層間絶縁層１０９、コンタクト部１１０、エミッタ電極（第３導電層）１１１、ｎバッファ層１１２、ｐコレクタ層（第２半導体層）１１３、コレクタ電極（第４導電層）１１４を有する。
また、エミッタ端子１１５、ゲート端子１１６、コレクタ端子１１７は、電気的な接続を表すための仮想的な端子である。
【００１３】
図２の断面図において、第２導電（ｐ）型の第２半導体層であるｐコレクタ層１１３は、第１導電（ｎ）型の第１半導体層であるｎ−ドリフト層１００の一方の表面に形成されている。第４導電層であるコレクタ電極１１４は、ｐコレクタ層１１３の表面上に形成されている。第１導電型の第５半導体層であるｎバッファ層１１２が、ｎ−ドリフト層１００とｐコレクタ層１１３の間に形成されている。
なお、ｎバッファ層１１２は、あれば好ましいが、必須要素ではない。
また、トレンチ１０３と半導体凸部１０４は、ｐコレクタ層１１３とは反対側のｎ−ドリフト層１００の表面に形成されている。半導体凸部１０４の側面は、トレンチ１０３によって挟まれている。
【００１４】
第２導電型の第３半導体層であるｐベース層１０１は、半導体凸部１０４の表面の一部に選択的に形成されている。ｎ＋ソース１０２は、ｐベース層１０１の表面の一部に選択的に形成されている。ｎ＋ソース１０２はトレンチ１０３の側面に接触している。
なお、半導体凸部１０４は、複数の半導体層を含んでいても良い。すなわち、半導体凸部１０４はｎ−ドリフト層１００、ｐベース層１０１、ｎ＋ソース１０２などの組み合わせによって構成され得る。
【００１５】
ゲート絶縁層１０５は、トレンチ１０３の内壁の一部に沿って形成されている。第１導電層であるゲート電極１０６は、ゲート絶縁層１０５の表面上に形成されている。ゲート絶縁層１０５の少なくとも一部は、ゲート電極１０６とｎ＋ソース１０２によって挟まれている。
第１層間絶縁層１０７は、トレンチ１０３の内壁の残りの領域に沿って形成されている。第２導電層であるフィールドプレート１０８は、第１層間絶縁層１０７の表面上に形成されている。第２層間絶縁層１０９は、ゲート電極１０６の残りの表面と、フィールドプレート１０８の残りの表面を覆っている。
なお、図２ではｐ型の導電層であるポリシリコンを用いる例を示しているが、ｎ型の導電層のポリシリコンを用いてもよい。
【００１６】
コンタクト部１１０は、ｐベース層１０１とエミッタ電極１１１を電気的に接続するための領域であり、ｐベース層１０１の表面上に形成されている。第３導電層であるエミッタ電極１１１は、コンタクト部１１０とｎ＋ソース１０２と第２層間絶縁層１０９の表面上に形成されている。エミッタ電極１１１は、ｎ＋ソース１０２の表面に接触することにより、ｎ＋ソース１０２と電気的に接続される。また、エミッタ電極１１１は、コンタクト部１１０においてもｎ＋ソース１０２に接触して電気的に接続される。
なお、第１実施形態のＩＧＢＴ１において、コンタクト部１１０は、エミッタ電極１１１と同種の導電性材料を用いて図示されているが、エミッタ電極１１１とは別の導電性材料、あるいは半導体、あるいはそれらの組み合わせで構成されていてもよい。
また、図１に示されるように、第１実施形態の平面配置において、ｎ＋ソース１０２は、コンタクト部１１０によって分割されているが、ｎ＋ソース１０２の一部はコンタクト部を貫通してつながっていてもよい。
【００１７】
この構成により、絶縁ゲート型バイポーラトランジスタとしての動作をする。つまり、ゲート電極１０６をゲート端子１１６によって制御することにより、ｐベース層１０１が導通する状態となり、ｎ＋ソース１０２に接続されたエミッタ端子１１５と、ｐコレクタ層１１３に接続されたコレクタ端子１１７との間に制御された電流が流れる。
なお、詳細な作用は後に追記する。
また、図１〜４におけるその他の要素は、ＩＧＢＴ１をデバイスとして具現化するための構成要素である。
【００１８】
＜第１実施形態（ＩＧＢＴ１）の各種の効果について＞
第１実施形態を前記の構成をとったことによって生ずる各種の効果について以下に述べる。
【００１９】
≪第１実施形態（ＩＧＢＴ１）の第一の効果≫
第１実施形態のＩＧＢＴ１の第一の効果は、低損失である。図１に示されるように、ＩＧＢＴ１の平面配置において、トレンチ１０３はストライプ状に配置されている。トレンチ１０３と半導体凸部１０４は、トレンチ１０３の長軸方向の延長線上に交互に配置され、その半導体凸部１０４の一部にｎ＋ソース１０２が配置されている。トレンチ１０３の長軸方向において、半導体凸部１０４の幅Ｌ１とトレンチ１０３の幅Ｌ２の関係は、Ｌ１＜Ｌ２である。その目的は、ＩＧＢＴ１のオン電圧を低減することである。その詳細は以下に記される。
【００２０】
図２に示される断面図において、ゲート電極１０６に印加されるゲート電圧が上昇すると、ＩＧＢＴ１が導通状態になる。
このとき、ｐベース層１０１のゲート絶縁層１０５付近に、電子のチャネルが形成され、ｎ＋ソース１０２からコレクタ電極１１４に向かって電子電流が流れる。同時にｐコレクタ層１１３からエミッタ電極１１１に向かって正孔電流が流れる。
正孔電流の一部はトレンチ１０３の下を流れ、電子のチャネル付近を通過し、エミッタ電極１１１に流れ込む。トレンチ１０３の下を通過する、この正孔電流は、チャネルから流れ出る電子電流を増加させる効果を持つ。これによりＩＧＢＴ１のオン電圧は低減される。
したがって、図１における、Ｌ２をＬ１より長くすることによって、トレンチ１０３の下を通過する正孔電流は増大するので、ＩＧＢＴ１のオン電圧を低減する効果は大きくなる。なお、Ｌ１とＬ２の典型的な比は１：２〜１：１０である。
【００２１】
≪第１実施形態（ＩＧＢＴ１）の第二の効果・その１≫
第１実施形態のＩＧＢＴ１の第二の効果は、作りやすいことである。
図１のＣＣ’とＤＤ’のそれぞれの断面である図３と図４に示すように、トレンチ１０３の短軸方向において、トレンチ１０３と半導体凸部１０４は交互に配置されている。
その目的は、ＩＧＢＴの構造上の段差を無くすことによって、製造と設計を容易にすることである。その詳細は以下に記される。
【００２２】
図５は、第１実施形態のＩＧＢＴ１の製造工程の一例の概要を示す図である。
第１実施形態のＩＧＢＴ１は、図５（ａ）に示されるように、シリコンのｎ−基板が用いられる。なお、図１〜図４におけるｎ−ドリフト層１００は、図５（ａ）におけるｎ−基板（１００）に相当する。
図５（ｂ）に示す工程において、レジストがパターニングされ、トレンチ１０３と半導体凸部１０４がシリコンのエッチングによって形成される。
図５（ｃ）に示す工程において、ゲート絶縁層１０５と第１層間絶縁層１０７が、熱酸化によって形成される。
【００２３】
図５（ｄ）に示す工程において、ポリシリコンが堆積される。
図５（ｅ）に示す工程において、ポリシリコンがエッチングによって分割され、ゲート電極１０６とフィールドプレート１０８が形成される。
図５（ｆ）に示す工程において、第２層間絶縁層１０９が、酸化膜の堆積によって形成される。
図５（ｇ）に示す工程において、第２層間絶縁層１０９の一部とゲート電極１０６の一部がエッチングされ、ｐベース層１０１とｎ＋ソース１０２が、それぞれ別のイオン注入とアニールによって形成される。
【００２４】
図５（ｈ）に示す工程において、酸化膜が堆積される。
このとき第２層間絶縁層１０９が、図５（ｇ）においてエッチングされた一部の領域に再び形成される。
図５（ｉ）に示す工程において、コンタクト部１１０が、第２層間絶縁層１０９の一部と半導体凸部１０４の一部のエッチングによって形成される。
図５（ｊ）に示す工程において、エミッタ電極１１１が堆積され、裏面にｎバッファ層１１２とｐコレクタ層１１３が、それぞれ別のイオン注入とアニールによって形成され、コレクタ電極１１４が堆積され、ＩＧＢＴ１が完成する。
【００２５】
図３に示されるように、第１実施形態のＩＧＢＴ１を示す図１のＣＣ’断面において、細い幅のトレンチ１０３と半導体凸部１０４が交互に配置されている。トレンチ１０３の短軸方向の幅Ｗ２はポリシリコンの堆積厚さの２倍以下になるように配置される。
これにより、図５（ｄ）の工程において、トレンチ１０３は、酸化膜とポリシリコンによってほほ完全に充填されるため、１μｍ以上の高い段差が発生しない。
したがって、前述の段差に起因する問題が発生しないため、製造と設計が容易になるという効果がある。限定はしないが、典型的なポリシリコンの堆積厚さは１〜２μｍであるから、トレンチ１０３の幅Ｗ２は４μm以下であることが望ましい。
【００２６】
以上のような構成を用いることによって、次に記されるような、参考比較としての第２例としてＩＧＢＴ１２における段差から派生するいくつかの問題は発生しなくなる。
【００２７】
（参考比較としてのＩＧＢＴ・その１）
図２２〜図２５は、参考比較としての第２例のＩＧＢＴ１２の構造を示す図である。なお、参考比較としての第１例については後記する。
図２２はＩＧＢＴ１２の図２３〜図２５のＡＡ’面における平面配置を示す図である。図２２において、符号１５１によって示した領域は段差によって発生する空間（領域）である。また、符号１５２に示すのはトレンチの領域である。
また、図２４は図２２におけるＣＣ’面の断面図である。図２５は図２２におけるＤＤ’面の断面図である。
【００２８】
また、図２３は、参考比較としての第２例としてＩＧＢＴ１２の、図２２におけるＢＢ’面の断面図である。
例えば、図２３に示されるように、ＩＧＢＴ１２において、幅の広いトレンチ１５２を配置した場合、トレンチ１５２の段差によって、エミッタ電極１１１の表面に段差１５３が生じる。エミッタ電極１１１の段差は、ワイヤボンディングなどによる外部端子との配線工程において、不良を発生させることがある。したがって、エミッタ電極１１１は平坦化されることが望ましい。
【００２９】
段差から派生する別の問題は、ＩＧＢＴの製造工程において、フォトリソグラフィに用いるレジストの加工に関する。
図２６は、参考比較としての第２例のＩＧＢＴ１２（図２２〜図２５）において、想定される製造工程を示す図である。
例えば、図２６（ｅ）に示されるゲート電極１０６とフィールドプレート１０８の形成工程おいて、段差が高くなるほどトレンチ１５２上のレジストは厚くなり、半導体凸部１０４上のレジストは薄くなりやすい。
【００３０】
したがって、図２２〜図２５に示されるＩＧＢＴにおいて、トレンチ１５２と半導体凸部１０４の間でレジストが断絶する場合がある。あるいは、トレンチ１５２上の厚いレジストの露光が不充分になり、レジストの残渣による不良が発生する場合がある。このような不良を防ぐためにレジストを厚くし、露光条件を強めると、加工寸法の精度が低下し、微細な設計が困難になる。以上より、ＩＧＢＴの製造工程において、段差が低いことが望ましい。典型的な許容される段差は１〜３μmである。
【００３１】
≪第１実施形態（ＩＧＢＴ１）の第二の効果・その２≫
以上のような参考比較としての第２例のＩＧＢＴ１２における段差によって生ずる、外部端子との配線工程においての不良や、製造工程におけるレジストの断絶やレジストの残渣による不良が、第１実施形態のＩＧＢＴ１においては、軽減される。
【００３２】
≪第１実施形態（ＩＧＢＴ１）の第三の効果・その１≫
第１実施形態のＩＧＢＴ１の第三の効果は、ターンオン動作中に、出力電圧の時間変化率ｄＶ／ｄｔを容易に制御できることである。
図２に示されるように、ゲート電極１０６の側面のうち、ｐベース層１０１とは反対側の面は、第２層間絶縁層１０９とフィールドプレート１０８に対向している。このような構成にすることによって、例えば参考比較としての第１例のＩＧＢＴ１１（図１９）に比べて、ゲート絶縁層１０５の寄生容量が低減される。
それにより、ゲート−コレクタ間の帰還容量が低減される。
【００３３】
更に、図１９に示される参考比較としての第１例のＩＧＢＴ１１（図１９）に用いられているフローティングｐ層１８０が無いため、ターンオン動作中のゲート電位の上昇が低減される。したがって、前述の第一の課題である電圧の時間変化率ｄＶ／ｄｔの制御が容易になる。
なお、参考比較としての第１例のＩＧＢＴ１１（図１９）の、より詳しい説明は、後述する。
【００３４】
更に、図３に示されるように、第１実施形態のＩＧＢＴ１のＣＣ’面の断面構造において、フィールドプレート１０８の間に挟まれている半導体凸部１０４は、ｎ−ドリフト層１００で構成されている。
したがって、フローティングｐ層を用いないため、ＩＧＢＴ１のターンオン動作中において、ゲート電位の過渡的な上昇を低減することができ、ＩＧＢＴ１とダイオード（５０３、図２８）の出力電圧の時間変化率ｄＶ／ｄｔの制御は容易になる。
図２１は第１実施形態である半導体装置のＩＧＢＴ１のターンオン動作中における、コレクタ−エミッタ間電圧Ｖｃｅの計算波形の例を示す。
図２１に示されるように、ゲート抵抗を変えることによって、コレクタ−エミッタ間電圧Ｖｃｅの時間変化率ｄＶｃｅ／ｄｔが制御されている。
【００３５】
（参考比較としてのＩＧＢＴ・その２）
図２０は、参考比較としての第１例のＩＧＢＴ１１（図１９）におけるターンオン時のコレクタ−エミッタ間電圧Ｖｃｅの計算波形を示す図である。
図２０に示されるようにゲート抵抗を変えてもｄＶｃｅ／ｄｔが変わらず制御できない期間がある。
なお、この現象についての詳細は、後述する。
【００３６】
≪第１実施形態（ＩＧＢＴ１）の第三の効果・その２≫
以上のように、第１実施形態のＩＧＢＴ１には、参考比較としての第１例のＩＧＢＴ１１（図１９）におけるフローティングｐ層１８０（図１９）が存在していないために、ゲート抵抗を変えることによって、ＩＧＢＴ１とダイオード（５０３、図２８）の電圧の時間変化率ｄＶ／ｄｔの制御は容易になり、電力変換装置としての信頼性を確保するという効果がある。
【００３７】
≪第１実施形態（ＩＧＢＴ１）の第四の効果≫
第１実施形態のＩＧＢＴ１の第四の効果は、高耐圧を有することである。
図６は、本発明の第１実施形態である半導体装置のＩＧＢＴ１の、オフ状態におけるコレクタ−エミッタ間の耐圧の計算結果を示す特性図であり、図３に示したＣＣ’面の半導体凸部１０４の幅Ｗ１に対する耐圧の計算結果の例を示している。
なお、図６において、横軸は半導体凸部１０４に相当するトレンチ間隔Ｗ１であり、単位はμｍである。また、縦軸は、トレンチ間隔が３５μｍを超えて耐圧が一定となったときの耐圧を基準の１として、規格化された耐圧を示しており、単位はａ．ｕ（Arbitrary Unit、任意単位）である。
【００３８】
図６に示すように、定格電圧６００Ｖ〜３３００ＶのＩＧＢＴにおいて、耐圧はＷ１＞３５μｍのときほとんど一定となる。Ｗ１≦３５μｍのとき、Ｗ１が小さいほど耐圧は高くなる。したがって、高耐圧を確保するために、Ｗ１は３５μｍ以下であることが望ましい。
以上より、第１実施形態のＩＧＢＴ１は、トレンチ間隔Ｗ１を３５μｍ以下に容易に設定できるため、高耐圧を確保できる。
なお、半導体凸部１０４に相当するトレンチ間隔Ｗ１が大きくなると耐圧が低下するのは、トレンチの下の角において等電位線が集中し、電界強度が高まるためである。
【００３９】
以上により、第１実施形態のＩＧＢＴ１は、低損失、高耐圧、出力電圧の時間変化率ｄＶ／ｄｔの制御の容易さを兼ね備え、更に、製造を容易にする効果を有する。
【００４０】
（第２実施形態・ＩＧＢＴ２）
次に、本発明の第２実施形態である半導体装置のＩＧＢＴ２を、図７を参照して説明する。
【００４１】
≪半導体装置ＩＧＢＴ２の構成≫
図７は、第２実施形態における半導体装置のＩＧＢＴ２の構成を示す断面図であり、図１のＢＢ’面に対応する断面構造の例を示している。
図７において、図２と異なるのは、ゲート電極２００（第１導電層）、第２層間絶縁層１０９、第３層間絶縁層２０１である。他の符号を付された要素は、図１〜図４と同一の符号を付された要素と、同一の構成、作用、機能を有するので、説明は省略する。
【００４２】
ＩＧＢＴ２において、ゲート電極２００の一部は、第２層間絶縁層１０９の少なくとも一部の表面を覆っている。ゲート電極２００の表面は第３層間絶縁層２０１によって覆われ、第３層間絶縁層２０１の表面はエミッタ電極１１１によって覆われている。
第２実施形態のＩＧＢＴ２の目的は、ターンオン、ターンオフ動作中の電圧、電流の発振を抑制することである。以下に詳細に説明する。
【００４３】
第２実施形態のＩＧＢＴ２は、ゲート電極２００が第２層間絶縁層１０９の上に形成されることによって、面積を広くすることができ、ゲート電極２００の配線抵抗を小さくすることができる。ゲート電極２００の配線抵抗を小さくすることによって、ゲート電圧信号が、ＩＧＢＴの面内における全てのゲート電極２００に到達するまでの遅延時間を低減することができる。
また、ゲート電圧の遅延時間の面内のばらつきは、ＩＧＢＴのターンオン、ターンオフ動作時に、電圧や電流の発振を発生させることがある。したがって、第２実施形態のＩＧＢＴ２は、ゲート電極２００の配線抵抗を小さくすることによって、発振を抑制することができる。
【００４４】
≪第２実施形態の変形例である半導体装置ＩＧＢＴ２Ｂの構成≫
図８は、本発明の第２実施形態である半導体装置の変形例であるＩＧＢＴ２Ｂの構成を示す断面図である。
変形例における半導体装置ＩＧＢＴ２Ｂ（図８）がＩＧＢＴ２（図７）と異なるのは、図８に示されるように、エミッタ電極１１１の一部がフィールドプレート１０８と接し、電気的に接続されていることである。
この結果、フィールドプレート１０８は、エミッタ電極１１１と同電位となるので、特性が安定する。
【００４５】
なお、図８において、図７と異なるのは、前記したように、エミッタ電極１１１とフィールドプレート１０８とに係る構造である。他の符号を付された要素は、図７と同一の符号を付された要素と、同一の構成、作用、機能を有するので、説明は省略する。
【００４６】
（第３実施形態・ＩＧＢＴ３）
本発明の第３実施形態である半導体装置のＩＧＢＴ３を、図９、図１０を参照して説明する。
図９は、本発明の第３実施形態である半導体装置のＩＧＢＴ３の図１０のＡＡ’面における平面配置を示す図である。
また、図１０は、図９におけるＤＤ’面の断面図である。
なお、図９におけるＢＢ’、ＣＣ’面の断面図は、それぞれ図２、図３の断面図と同様である。
【００４７】
図９において、ｐベース層３０１は、ゲート電極１０６の周囲を、ゲート絶縁層１０５を挟んで覆っている。
その目的は、ＩＧＢＴ３のオン状態において、トレンチ１０３の短軸方向に面するゲート側壁部３００に、複数の異なる閾値を持つチャネルが形成されることを防止し、破壊耐量を向上することである。その詳細は以下に記される。
【００４８】
ＩＧＢＴの閾値電圧は、ｐベース層の不純物濃度によって変化する。ｐベース層の不純物濃度は、深さ方向に（すなわち、図１、または、図９の紙面に対して垂直な方向に）一定でない分布を持つ場合がある。
したがって、図１に示される第１実施形態のＩＧＢＴ１のように、ゲート電極１０６とゲート絶縁層１０５の一部が、ｐベース層１０１によって覆われない場合、ゲート側壁部３００に、深さ方向に向かって、異なる閾値を持つ複数の横方向チャネル（すなわち、図１の紙面に対して平行な方向のチャネル）が形成されることがある。
複数の閾値を有するＩＧＢＴは、ターンオフ時に電流が集中し、破壊耐量が低下することがある。
【００４９】
第３実施形態のＩＧＢＴ３は、ｐベース層３０１がゲート側壁部３００を覆うことによって、ゲート側壁部３０１に横方向のチャネルが形成されることを防止する効果を有する。したがって、ＩＧＢＴ３は、複数の閾値電圧を持たないため、ターンオフ時の破壊耐量を向上する効果を有する。
【００５０】
なお、図９、図１０において、図１、図４と異なるのは、ｐベース層３０１とゲート側壁部３００とに係る構造である。他の符号を付された要素は、図１、図４と同一の符号を付された要素と、同一の構成、作用、機能を有するので、説明は省略する。
【００５１】
≪第３実施形態の変形例である半導体装置ＩＧＢＴ３Ｂの構成≫
第３実施形態の変形例における半導体装置のＩＧＢＴ３Ｂを、図１１〜１３を参照して説明する。
図１１は、第３実施形態であるＩＧＢＴ３Ｂの図１２、図１３のＡＡ’面における平面配置を示す図である。
また、図１２は、図１１におけるＣＣ’面の断面図である。
また、図１３は、図１１におけるＤＤ’面の断面図である。
なお、図１１におけるＢＢ’面の断面図は、図７の断面図と同様である。
ＩＧＢＴ３Ｂは、コンタクト部３０２がゲート側壁部３００を覆うことによって、横方向チャネルが形成されることを防止し、ターンオフ時の破壊耐量を向上する効果を有している。なお、この際、各トレンチ間のゲート電極２００が、ＢＢ’断面において分断される。そのため、各トレンチ間のゲート電極２００は、図１２に示されるように、フィールドプレート１０８の上部において接続される。また、ＢＢ’断面のゲート電極２００は、図１０におけるゲート電極１０６と形状を変えている。なお、図１３において、コンタクト部（３０２）にはエミッタ電極１１１が埋め込まれている。
【００５２】
なお、図１１、図１２、図１３において、それぞれ図９、図３、図１０と異なるのは、コンタクト部３０２とゲート電極２００とに係る構造である。他の符号を付された要素は、図９、図３、図１０と同一の符号を付された要素と、同一の構成、作用、機能を有するので、説明は省略する。
【００５３】
（第４実施形態・ＩＧＢＴ４）
本発明の第４実施形態である半導体装置のＩＧＢＴ４を、図１４〜図１６を参照して説明する。
図１４は、第４実施形態である半導体装置のＩＧＢＴ４の図１５、図１６のＡＡ’面における平面配置を示す図である。
また、図１５は、図１４におけるＤＤ’面の断面図である。
また、図１６は、図１４におけるＥＥ’面の断面図である。
なお、図１４におけるＢＢ’、ＣＣ’面の断面図は、それぞれ図２、図３の断面図と同様である。
【００５４】
第４実施形態のＩＧＢＴ４は、図１４に示されるように、平面配置において、トレンチ４００がループ状に形成されている。その目的は、高い定格電流の実現と、オン電圧の低減である。
ＩＧＢＴ４は、図１に示される第１実施形態のＩＧＢＴ１の平面配置において、隣り合う２つのトレンチ１０３の両端がつながれた構成と等価である。したがって、ＩＧＢＴ４は、ゲート絶縁層１０５を挟んでゲート電極１０６と対向するｎ＋ソース１０２を、第１実施形態のＩＧＢＴ１に比べて長くすることができる。
【００５５】
飽和電流は、図１４に示されるｎ＋ソース１０２の長さＷＳの総長に比例するため、第４実施形態のＩＧＢＴ４は、トレンチの配置以外の構造が同等に設計された第１実施形態のＩＧＢＴ１に比べて、飽和電流を高くすることができる。
したがって、ＩＧＢＴ４の電流の上限が増加するため、高い定格電流を実現することができる。さらに、チャネルからの電子の注入が増加するため、オン電圧も低減される。
【００５６】
なお、図１４〜図１６において、図１〜図４、図９〜図１３と異なるのは、トレンチ４００に係る構造である。他の符号を付された要素は、図１〜図４、図９〜図１３と同一の符号を付された要素と、同一の構成、作用、機能を有するので、説明は省略する。
【００５７】
≪第４実施形態の第１の変形例である半導体装置ＩＧＢＴ４Ｂの構成≫
図１７は、第４実施形態である半導体装置の変形例１であるＩＧＢＴ４Ｂの平面配置を示す図である。
図１７に示されるＩＧＢＴ４Ｂは、図１４に示したＩＧＢＴ４におけるループ状のトレンチ４００が更に連結されたことと等価となるトレンチ４０１が、梯子状に配置された構成となっている。
なお、図１７において、図１〜図４、図９〜図１６と異なるのは、トレンチ４０１に係る構造である。他の符号を付された要素は、図１〜図４、図９〜図１６と同一の符号を付された要素と、同一の構成、作用、機能を有するので、説明は省略する。
【００５８】
≪第４実施形態の第２の変形例である半導体装置ＩＧＢＴ４Ｃの構成≫
図１８は、第４実施形態である半導体装置の変形例２であるＩＧＢＴ４Ｃの平面配置を示す図である。
図１８に示されるＩＧＢＴ４Ｃは、トレンチ４０２が、蛇腹状に配置された構成となっている。
なお、図１８において、図１〜図４、図９〜図１７と異なるのは、トレンチ４０２に係る構造である。他の符号を付された要素は、図１〜図４、図９〜図１７と同一の符号を付された要素と、同一の構成、作用、機能を有するので、説明は省略する。
【００５９】
（第５実施形態・電力変換装置）
図２８は、本発明の第５実施形態である電力変換装置の構成を示す回路図であり、前述した各実施形態で説明したＩＧＢＴを採用した電力変換装置である。
図２８において、ＩＧＢＴ５０２は２個が直列接続され、直流電力を供給する入力端子５０４、５０５間に接続されている。
この２個のＩＧＢＴ５０２が直列接続された対が３対、備えられている。各３対の前記２個が直列接続されて構成されているＩＧＢＴ５０２の接続点から、それぞれ出力線が取り出され、それぞれ出力端子５０６、５０７、５０８に接続されている。
３対で各対は２個で構成された計６個のＩＧＢＴ５０２のゲート電極は、それぞれゲート駆動回路５０１に接続されている。また、前記６個のＩＧＢＴ５０２には、還流ダイオード５０３がそれぞれ接続されている。
【００６０】
前記６個のゲート駆動回路５０１によって統括的にパルス幅制御された前記６個のＩＧＢＴ５０２によって、入力端子５０４、５０５間の直流電力は、可変電圧、可変周波数の３相交流電力に変換されて出力端子５０６、５０７、５０８に出力される。
したがって、図２８の回路は直流電力を、可変電圧、可変周波数の３相交流電力に変換するインバータ回路、つまり電力変換装置を構成している。
【００６１】
図２８におけるＩＧＢＴ５０２には、第１〜第４実施形態の半導体装置であるＩＧＢＴが適用されている。それによって、電力変換装置の低損失化と高信頼化が実現できる。
なお、図２８に示した第５実施形態の電力変換装置は、インバータ回路について説明したが、コンバータやチョッパ等のその他の電力変換装置についても第１〜第４実施形態の半導体装置であるＩＧＢＴが適用できて、それに基づく同様の効果が得られる。
【００６２】
（その他の実施形態）
なお、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。前記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
【００６３】
例えば、第１実施形態において、前述した各要素の形状における寸法などは一例であり、これに限定されるものではない。
【００６４】
また、前記した各実施形態では、第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は、第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
【００６５】
また、前述した各実施形態では、ゲート電極とフィールドプレートの材料をポリシリコンとしたが、別の導電性材料であっても良い。
【００６６】
また、本発明は、ＩＧＢＴに限らず、トレンチゲート構造を有する半導体装置に適用することができる。
【００６７】
また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。
【００６８】
また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。また、電気配線は説明上必要と考えられるものを示しており、製品上、必ずしも全ての電気配線を示しているとは限らない。
【００６９】
（参考比較としてのＩＧＢＴ・その３）
前述した（参考比較としてのＩＧＢＴ・その２）における説明を以下に補足する。
図１９は、参考比較としての第１例のＩＧＢＴ１１の構造を示す断面の斜視図である。
図１９においては、フローティングｐ層１８０がある。
この場合には、ＩＧＢＴのターンオンが開始すると、正孔電流がフローティングｐ層１８０に過渡的に流れ込み、フローティングｐ層１８０の電位が上昇する。このとき、変位電流が、ゲート絶縁層１０５の寄生容量を介してゲート電極１０６に流れるため、ゲート電位も上昇する。ゲート電位の上昇によって、コレクタ電流の時間変化率ｄＩｃ／ｄｔが増加し、ＩＧＢＴと、対アームのダイオードのスイッチング速度が加速する。フローティングｐ層１８０に過渡的に流れ込む正孔の量は、主として半導体内部の構造で決定され、外部のゲート抵抗で制御することは難しい。その結果、前記した図２０に示すように、ＩＧＢＴの出力電圧の時間変化率ｄＶ／ｄｔと、対アームのダイオードの出力電圧の時間変化率ｄＶ／ｄｔがゲート抵抗で制御できない期間が発生する。
【００７０】
図２２〜図２５は、参考比較としての第２例のＩＧＢＴ１２の構造を示すものである。この構造と問題点は、（参考比較としてのＩＧＢＴ・その１）で前述したとおりである。
【００７１】
図２７は、参考比較としての第３例のＩＧＢＴ１３の構造を示す断面図である。
図２７においては、絶縁領域２６４があり、この絶縁領域は、あらかじめ厚い絶縁膜が埋め込まれている半導体基板を用いることによって形成している。そして、絶縁領域２６４の表面を被うまでエピタキシャル成長させる工程がある。
この場合には、絶縁膜を被うエピタキシャル成長によって結晶欠陥が発生し、結晶欠陥によって高いリーク電流が発生する可能性がある。さらに、あらかじめ厚い絶縁膜が埋め込まれている半導体基板を形成するための新たな工程が増えるため、基板コストが増大する。
【符号の説明】
【００７２】
１００  ｎ−ドリフト層（第１半導体層）、シリコン基板
１０１、３０１  ｐベース層（第３半導体層）
１０２  ｎ＋ソース（第４半導体層）
１０３、１５２、４００、４０１、４０２  トレンチ
１０４  半導体凸部
１０５  ゲート絶縁層
１０６、２００  ゲート電極（第１導電層）
１０７  第１層間絶縁膜
１０８  フィールドプレート（第２導電層）
１０９  第２層間絶縁層
１１０、３０２  コンタクト部
１１１  エミッタ電極（第３導電層）
１１２  ｎバッファ層
１１３  ｐコレクタ層（第２半導体層）
１１４  コレクタ電極（第４導電層）
１１５  エミッタ端子
１１６  ゲート端子
１１７  コレクタ端子
１５１  段差によって発生する空間
１５３  段差
１８０  フローティングｐ層
２０１  第３層絶縁層
２６４  絶縁領域
３００  ゲート側壁部
５０１  ゲート駆動回路
５０２  ＩＧＢＴ
５０３  ダイオード
５０４、５０５  入力端子
５０６、５０７、５０８  出力端子
ＩＧＢＴ１、ＩＧＢＴ２、ＩＧＢＴ２Ｂ、ＩＧＢＴ３、ＩＧＢＴ３Ｂ、ＩＧＢＴ４、ＩＧＢＴ４Ｂ、ＩＧＢＴ４Ｃ、ＩＧＢＴ１１、ＩＧＢＴ１２、ＩＧＢＴ１３  半導体装置（ＩＧＢＴ）
【図１】
0005806535.tif 000002
【図２】
0005806535.tif 000003
【図３】
0005806535.tif 000004
【図４】
0005806535.tif 000005
【図５】
0005806535.tif 000006
【図６】
0005806535.tif 000007
【図７】
0005806535.tif 000008
【図８】
0005806535.tif 000009
【図９】
0005806535.tif 000010
【図１０】
0005806535.tif 000011
【図１１】
0005806535.tif 000012
【図１２】
0005806535.tif 000013
【図１３】
0005806535.tif 000014
【図１４】
0005806535.tif 000015
【図１５】
0005806535.tif 000016
【図１６】
0005806535.tif 000017
【図１７】
0005806535.tif 000018
【図１８】
0005806535.tif 000019
【図１９】
0005806535.tif 000020
【図２０】
0005806535.tif 000021
【図２１】
0005806535.tif 000022
【図２２】
0005806535.tif 000023
【図２３】
0005806535.tif 000024
【図２４】
0005806535.tif 000025
【図２５】
0005806535.tif 000026
【図２６】
0005806535.tif 000027
【図２７】
0005806535.tif 000028
【図２８】
0005806535.tif 000029