(57)【特許請求の範囲】
【請求項１】
所定バイアス電流と、入力信号に比例して変化する電流との和である第１充電電流を生成する第１充電電流生成部と、
前記所定バイアス電流と、前記入力信号に比例して変化する電流との差である第２充電電流を生成する第２充電電流生成部と、
第１コンデンサを有し、クロック信号生成用単安定マルチバイブレータから供給されるクロック信号の他方レベルから一方レベルへの反転に応答して、前記第１充電電流により前記第１コンデンサの充電動作を開始し、前記第１コンデンサの充電電圧が閾値電圧に達したときに前記第１コンデンサの充電動作を停止すると共に、前記第１コンデンサの充電動作に応じて第１パルス信号を出力する第１単安定マルチバイブレータと、
第２コンデンサを有し、前記クロック信号生成用単安定マルチバイブレータから供給されるクロック信号の前記他方レベルから前記一方レベルへの反転に応答して、前記第２充電電流により前記第２コンデンサの充電動作を開始し、前記第２コンデンサの充電電圧が閾値電圧に達したときに前記第２コンデンサの充電動作を停止すると共に、前記第２コンデンサの充電動作に応じて第２パルス信号を出力する第２単安定マルチバイブレータと、
第３コンデンサを有し、前記第１パルス信号がクロック信号として供給され、前記第１パルス信号の前記一方レベルから前記他方レベルへの反転に応答して、前記第２充電電流により前記第３コンデンサの充電動作を開始し、前記第３コンデンサの充電電圧が閾値電圧に達したときに前記第３コンデンサの充電動作を停止すると共に、前記第３コンデンサの充電動作に応じて、前記第１および前記第２単安定マルチバイブレータの前記各クロック信号を出力する前記クロック信号生成用単安定マルチバイブレータとを備える、パルス幅変調回路。
【請求項２】
前記第１単安定マルチバイブレータが、
前記クロック信号または前記第１パルス信号がハイレベルのときにハイレベルの信号が供給されてローレベルの信号を前記第１コンデンサの一端に供給することにより、前記第１コンデンサを前記第１充電電流によって充電させ、前記クロック信号および前記第１パルス信号がローレベルのときにローレベルの信号が供給されてハイレベルの信号を前記第１コンデンサの一端に供給することにより、前記第１コンデンサの充電を停止させる第１インバータと、
前記第１コンデンサの充電電圧が前記閾値電圧に達していないときハイレベルの前記第１パルス信号を出力し、前記第１コンデンサの充電電圧が前記閾値電圧に達しているときローレベルの前記第１パルス信号を出力する第２インバータとをさらに有し；
前記第２単安定マルチバイブレータが、
前記クロック信号または前記第２パルス信号がハイレベルのときにハイレベルの信号が供給されてローレベルの信号を前記第２コンデンサの一端に供給することにより、前記第２コンデンサを前記第２充電電流によって充電させ、前記クロック信号および前記第２パルス信号がローレベルのときにローレベルの信号が供給されてハイレベルの信号を前記第２コンデンサの一端に供給することにより、前記第２コンデンサの充電を停止させる第３インバータと、
前記第２コンデンサの充電電圧が前記閾値電圧に達していないときハイレベルの前記第２パルス信号を出力し、前記第２コンデンサの充電電圧が前記閾値電圧に達しているときローレベルの前記第２パルス信号を出力する第４インバータとをさらに有する、請求項１に記載のパルス幅変調回路。
【請求項３】
前記クロック信号生成用単安定マルチバイブレータが、
前記第１パルス信号を反転する第５インバータと、
前記第５インバータからのパルス信号または第７インバータの出力信号がハイレベルのときにハイレベルの信号が供給されてローレベルの信号を前記第３コンデンサの一端に供給することにより、前記第３コンデンサを前記第２充電電流によって充電させ、前記第５インバータからのパルス信号および前記第７インバータの出力信号がローレベルのときにローレベルの信号が供給されてハイレベルの信号を前記第３コンデンサの一端に供給することにより、前記第３コンデンサの充電を停止させる第６インバータと、
前記第３コンデンサの充電電圧が前記閾値電圧に達していないときハイレベルの信号を出力し、前記第３コンデンサの充電電圧が前記閾値電圧に達しているときローレベルの前記信号を出力する前記第７インバータと、
前記第７インバータからの信号を反転して、前記クロック信号を出力する第８インバータとをさらに有する、請求項１または２に記載のパルス幅変調回路。
【請求項４】
所定バイアス電流と、入力信号に比例して変化する電流との和である第１充電電流を生成する第１充電電流生成部と、
前記所定バイアス電流と、前記入力信号に比例して変化する電流との差である第２充電電流を生成する第２充電電流生成部と、
第１コンデンサを有し、クロック信号生成用単安定マルチバイブレータから供給されるクロック信号の他方レベルから一方レベルへの反転に応答して、前記第１充電電流により前記第１コンデンサの充電動作を開始し、前記第１コンデンサの充電電圧が閾値電圧に達したときに前記第１コンデンサの充電動作を停止すると共に、前記第１コンデンサの充電動作に応じて第１パルス信号を出力する第１単安定マルチバイブレータと、
第２コンデンサを有し、前記クロック信号生成用単安定マルチバイブレータから供給されるクロック信号の前記他方レベルから前記一方レベルへの反転に応答して、前記第２充電電流により前記第２コンデンサの充電動作を開始し、前記第２コンデンサの充電電圧が閾値電圧に達したときに前記第２コンデンサの充電動作を停止すると共に、前記第２コンデンサの充電動作に応じて第２パルス信号を出力する第２単安定マルチバイブレータと、
第３コンデンサを有し、前記第２パルス信号がクロック信号として供給され、前記第２パルス信号の前記一方レベルから前記他方レベルへの反転に応答して、前記第１充電電流により前記第３コンデンサの充電動作を開始し、前記第３コンデンサの充電電圧が閾値電圧に達したときに前記第３コンデンサの充電動作を停止すると共に、前記第３コンデンサの充電動作に応じて、前記第１および前記第２単安定マルチバイブレータの前記各クロック信号を出力する前記クロック信号生成用単安定マルチバイブレータとを備える、パルス幅変調回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス幅変調回路に関する。
【背景技術】
【０００２】
スイッチングアンプに使用されるパルス幅変調回路として、入力信号（例えばオーディオ信号）の電圧を電流に変換し、その電流でコンデンサを充放電させ、コンデンサの充電電圧でコンパレータを駆動する積分型のパルス幅変調回路が本出願人によって提案されている。例えば、特許文献１には、無安定マルチバイブレータを使用したパルス幅変調回路が記載され、特許文献２には、外部クロック信号に同期させてコンデンサを充放電させる同期型パルス幅変調回路が記載されている。
【０００３】
一般的に、スイッチングアンプで負荷であるスピーカーを駆動する際には、出力素子であるスイッチ素子のスイッチタイミングおよび位相によって、輻射するノイズや効率などに大きな違いが出る。出力段に２個のスイッチ素子を用い、これらを交互にスイッチ動作させて出力を取り出すシングルエンド・プッシュプル（ＳＥＰＰ）型では、出力波形はローレベルとハイレベルの２値のパルスとなり、入力信号が０であるときのデューティ比は５０％である。一般的には、スイッチ素子と負荷との間には、スイッチングパルス成分を除去する目的でローパスフィルタが挿入されるが、ＳＥＰＰ方式では入力信号に関わらず常にローパスフィルタから漏れたスイッチング電流成分が負荷に流れるので、ノイズの輻射が大きい。なお、出力が小さくても良い場合などは、ローパスフィルタが省略される場合もあり、スイッチング波形がそのまま負荷に流れることとなるので、ノイズが非常に大きくなるとともに、スイッチング動作自体による負荷での大きな電力損失が発生し、効率も非常に悪くなる。
【０００４】
上記問題は、出力段に４個のスイッチ素子を用いたHブリッジ構成とすることによって解決できる。Ｈブリッジ構成のスイッチングアンプは、ＳＥＰＰ構成のスイッチング出力段の各々の出力端子間に負荷を接続した形となっており、２つのＳＥＰＰ出力の差分で負荷が駆動される。この特性を利用して、入力信号が０のときにＨブリッジの両アームを同相で動かし、信号入力がある場合はＨブリッジの一方のＳＥＰＰ出力段は入力に対して正方向に変化するパルス幅変調波形、他方のＳＥＰＰ出力段は入力に対して負方向に変化するパルス幅変調波形で駆動することにより、入力信号に応じた差成分が負荷に流れることとなる。従って、入力信号が０である時にはスイッチング電流が負荷側に流れないためノイズ輻射は小さくなり、効率も上がる。
【０００５】
上記制御を実行する場合、各デューティサイクルでのスイッチのタイミング同期が必要であるので、動作タイミング基準となるクロック信号を外部から入力することが必要となり、この技術が例えば特許文献３に記載されている。この技術は、上述の問題点対策としては有効であるが、パルス幅変調の基本方式が三角波との比較によるので、ノイズ耐性が低いという欠点がある。また、入力信号の大きさによっては非常に幅の狭いパルスが出力されるので、変調度の大きな領域で正確なスイッチング動作をさせるためには、出力スイッチング素子の高速応答性が要求されるという問題がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−６１３９９
【特許文献２】特開２００８−２０６１２８
【特許文献３】特開昭５５−１５３４０６
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は上記従来の課題を解決するためになされたものであり、その目的は、入力信号が０のときにスイッチングノイズが発生することを防止し、かつ、出力される２つのパルス幅変調信号を外部クロックを使用せずに同期させるパルス幅変調回路を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の好ましい実施形態によるパルス幅変調回路は、所定バイアス電流と、入力信号に比例して変化する電流との和である第１充電電流を生成する第１充電電流生成部と、前記所定バイアス電流と、前記入力信号に比例して変化する電流との差である第２充電電流を生成する第２充電電流生成部と、第１コンデンサを有し、クロック信号生成用単安定マルチバイブレータから供給されるクロック信号の他方レベルから一方レベルへの反転に応答して、前記第１充電電流により前記第１コンデンサの充電動作を開始し、前記第１コンデンサの充電電圧が閾値電圧に達したときに前記第１コンデンサの充電動作を停止すると共に、前記第１コンデンサの充電動作に応じて第１パルス信号を出力する第１単安定マルチバイブレータと、第２コンデンサを有し、前記クロック信号生成用単安定マルチバイブレータから供給されるクロック信号の前記他方レベルから前記一方レベルへの反転に応答して、前記第２充電電流により前記第２コンデンサの充電動作を開始し、前記第２コンデンサの充電電圧が閾値電圧に達したときに前記第２コンデンサの充電動作を停止すると共に、前記第２コンデンサの充電動作に応じて第２パルス信号を出力する第２単安定マルチバイブレータと、第３コンデンサを有し、前記第１パルス信号がクロック信号として供給され、前記第１パルス信号の前記一方レベルから前記他方レベルへの反転に応答して、前記第２充電電流により前記第３コンデンサの充電動作を開始し、前記第３コンデンサの充電電圧が閾値電圧に達したときに前記第３コンデンサの充電動作を停止すると共に、前記第３コンデンサの充電動作に応じて、前記第１および前記第２単安定マルチバイブレータの前記各クロック信号を出力する前記クロック信号生成用単安定マルチバイブレータとを備える。
【０００９】
本実施形態によると、クロック信号生成用単安定マルチバイブレータが生成するクロック信号によって、第１単安定マルチバイブレータおよび第２単安定マルチバイブレータが動作するので、外部クロックを使用することなく、第１パルス信号および第２パルス信号を同期させることができる。入力信号が０の場合、第１パルス信号がハイレベルのときに第２パルス信号もハイレベルであり、第１パルス信号がローレベルのときに第２パルス信号もローレベルである。従って、第１パルス信号および第２パルス信号を用いてフルブリッジのスイッチングアンプを動作させるとき、入力信号が０のときには負荷に電流が流れないので、ノイズの発生を防止することができる。
【００１０】
好ましい実施形態においては、前記第１単安定マルチバイブレータが、前記クロック信号または前記第１パルス信号がハイレベルのときにハイレベルの信号が供給されてローレベルの信号を前記第１コンデンサの一端に供給することにより、前記第１コンデンサを前記第１充電電流によって充電させ、前記クロック信号および前記第１パルス信号がローレベルのときにローレベルの信号が供給されてハイレベルの信号を前記第１コンデンサの一端に供給することにより、前記第１コンデンサの充電を停止させる第１インバータと、前記第１コンデンサの充電電圧が前記閾値電圧に達していないときハイレベルの前記第１パルス信号を出力し、前記第１コンデンサの充電電圧が前記閾値電圧に達しているときローレベルの前記第１パルス信号を出力する第２インバータとをさらに有し；前記第２単安定マルチバイブレータが、前記クロック信号または前記第２パルス信号がハイレベルのときにハイレベルの信号が供給されてローレベルの信号を前記第２コンデンサの一端に供給することにより、前記第２コンデンサを前記第２充電電流によって充電させ、前記クロック信号および前記第２パルス信号がローレベルのときにローレベルの信号が供給されてハイレベルの信号を前記第２コンデンサの一端に供給することにより、前記第２コンデンサの充電を停止させる第３インバータと、前記第２コンデンサの充電電圧が前記閾値電圧に達していないときハイレベルの前記第２パルス信号を出力し、前記第２コンデンサの充電電圧が前記閾値電圧に達しているときローレベルの前記第２パルス信号を出力する第４インバータとをさらに有する。
【００１１】
好ましい実施形態においては、前記クロック信号生成用単安定マルチバイブレータが、前記第１パルス信号を反転する第５インバータと、前記第５インバータからのパルス信号または第７インバータの出力信号がハイレベルのときにハイレベルの信号が供給されてローレベルの信号を前記第３コンデンサの一端に供給することにより、前記第３コンデンサを前記第２充電電流によって充電させ、前記第５インバータからのパルス信号および前記第７インバータの出力信号がローレベルのときにローレベルの信号が供給されてハイレベルの信号を前記第３コンデンサの一端に供給することにより、前記第３コンデンサの充電を停止させる第６インバータと、前記第３コンデンサの充電電圧が前記閾値電圧に達していないときハイレベルの信号を出力し、前記第３コンデンサの充電電圧が前記閾値電圧に達しているときローレベルの前記信号を出力する前記第７インバータと、前記第７インバータからの信号を反転して、前記クロック信号を出力する第８インバータとをさらに有する。
【００１２】
本発明の別の好ましい実施形態によるパルス幅変調回路は、所定バイアス電流と、入力信号に比例して変化する電流との和である第１充電電流を生成する第１充電電流生成部と、前記所定バイアス電流と、前記入力信号に比例して変化する電流との差である第２充電電流を生成する第２充電電流生成部と、第１コンデンサを有し、クロック信号生成用単安定マルチバイブレータから供給されるクロック信号の他方レベルから一方レベルへの反転に応答して、前記第１充電電流により前記第１コンデンサの充電動作を開始し、前記第１コンデンサの充電電圧が閾値電圧に達したときに前記第１コンデンサの充電動作を停止すると共に、前記第１コンデンサの充電動作に応じて第１パルス信号を出力する第１単安定マルチバイブレータと、第２コンデンサを有し、前記クロック信号生成用単安定マルチバイブレータから供給されるクロック信号の前記他方レベルから前記一方レベルへの反転に応答して、前記第２充電電流により前記第２コンデンサの充電動作を開始し、前記第２コンデンサの充電電圧が閾値電圧に達したときに前記第２コンデンサの充電動作を停止すると共に、前記第２コンデンサの充電動作に応じて第２パルス信号を出力する第２単安定マルチバイブレータと、第３コンデンサを有し、前記第２パルス信号がクロック信号として供給され、前記第２パルス信号の前記一方レベルから前記他方レベルへの反転に応答して、前記第１充電電流により前記第３コンデンサの充電動作を開始し、前記第３コンデンサの充電電圧が閾値電圧に達したときに前記第３コンデンサの充電動作を停止すると共に、前記第３コンデンサの充電動作に応じて、前記第１および前記第２単安定マルチバイブレータの前記各クロック信号を出力する前記クロック信号生成用単安定マルチバイブレータとを備える。
【発明の効果】
【００１３】
入力信号が０のときにスイッチングノイズが発生することを防止し、かつ、出力される２つのパルス幅変調信号を外部クロックを使用せずに同期させるパルス幅変調回路を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の好ましい実施形態によるスイッチングアンプを示すブロック図である。
【図２Ａ】本発明の好ましい実施形態によるパルス幅変調回路を示すブロック図である。
【図２Ｂ】本発明の別の好ましい実施形態によるパルス幅変調回路を示すブロック図である。
【図３Ａ】本発明の好ましい実施形態によるパルス幅変調回路を示す回路図である。
【図３Ｂ】本発明の別の好ましい実施形態によるパルス幅変調回路を示す回路図である。
【図４】パルス幅変調回路の各部の電圧波形を示すタイムチャートである。
【図５】パルス幅変調回路の各部の電圧波形を示すタイムチャートである。
【発明を実施するための形態】
【００１５】
以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。図１は、本発明の好ましい実施形態によるスイッチングアンプを示すブロック図である。
【００１６】
まず、図１を参照して、本発明のパルス幅変調回路１が適用されるスイッチングアンプ１０の概略構成を説明する。スイッチングアンプ１０は、パルス幅変調回路１、スイッチ素子１１〜１４を備える。パルス幅変調回路１は、入力信号をパルス幅変調して第１パルス信号ＯＵＴａおよび第２パルス信号ＯＵＴｂを生成する。スイッチ素子１１〜１４は例えばＭＯＳＦＥＴが採用され（以下、ＭＯＳＦＥＴ１１〜１４という。）、ＭＯＳＦＥＴ１１〜１４は、フルブリッジ接続されている。
【００１７】
ＭＯＳＦＥＴ１１、１２のゲートには第１パルス信号ＯＵＴａが供給され、ＭＯＳＦＥＴ１３、１４のゲートには第２パルス信号ＯＵＴｂが供給される。例えば、ＭＯＳＦＥＴ１１とＭＯＳＦＥＴ１２とは極性が異なっており、第１パルス信号ＯＵＴａがハイレベルのとき、ＭＯＳＦＥＴ１１がオフ、ＭＯＳＦＥＴ１２がオンになり、第１パルス信号がローレベルのとき、ＭＯＳＦＥＴ１１がオン、ＭＯＳＦＥＴ１２がオフになる。ＭＯＳＦＥＴ１３とＭＯＳＦＥＴ１４とは極性が異なっており、第２パルス信号ＯＵＴｂがハイレベルのとき、ＭＯＳＦＥＴ１３がオフ、ＭＯＳＦＥＴ１４がオンになり、第２パルス信号ＯＵＴｂがローレベルのとき、ＭＯＳＦＥＴ１３がオン、ＭＯＳＦＥＴ１４がオフになる。
【００１８】
ＭＯＳＦＥＴ１１、１４がオン、ＭＯＳＦＥＴ１２、１３がオフのとき、電源+ＶＤからＭＯＳＦＥＴ１１、負荷（スピーカー）１５、ＭＯＳＦＥＴ１４、電源−ＶＤの順に電流が流れる。ＭＯＳＦＥＴ１２、１３がオン、ＭＯＳＦＥＴ１１、１４がオフのとき、電源+ＶＤからＭＯＳＦＥＴ１３、負荷１５、ＭＯＳＦＥＴ１２、電源−ＶＤの順に電流が流れる。ＭＯＳＦＥＴ１１、１３がオン、ＭＯＳＦＥＴ１２、１４がオフのとき負荷には電流が流れない。ＭＯＳＦＥＴ１２、１４がオン、ＭＯＳＦＥＴ１１、１３がオフのとき負荷には電流が流れない。
【００１９】
なお、ＭＯＳＦＥＴ１１、１２に極性の同じものを使用し、一方のＭＯＳＦＥＴに第１パルス信号ＯＵＴａを反転した信号を供給してもよい。ＭＯＳＦＥＴ１３、１４に極性の同じものを使用し、一方のＭＯＳＦＥＴに第２パルス信号ＯＵＴｂを反転した信号を供給してもよい。
【００２０】
図２Ａは、本実施形態のパルス幅変調回路１を示すブロック図である。図３Ａは、本実施形態のパルス幅変調回路１の詳細を示す回路図である。まず、主に図２Ａを参照して、パルス幅変調回路１の概要を説明する。パルス幅変調回路１は、充電電流生成部２と、第１単安定マルチバイブレータ３と、第２単安定マルチバイブレータ４と、クロック信号生成用単安定マルチバイブレータ５とを備える。
【００２１】
充電電流生成部２は、第１充電電流Ｉａを生成する第１充電電流生成部と、第２充電電流Ｉｂを生成する第２充電電流生成部とを有する。第１充電電流Ｉａは、所定バイアス電流Ｉｏと、入力信号源Ｓから供給される入力信号（オーディオ信号）に比例して変化する電流ｉとの和（Ｉｏ＋ｉ）である。第２充電電流Ｉｂは、所定バイアス電流Ｉｏと、入力信号源Ｓから供給される入力信号（オーディオ信号）に比例して変化する電流ｉとの差（Ｉｏ−ｉ）である。
【００２２】
第１単安定マルチバイブレータ３は、第１コンデンサＣａ（積分器、図３Ａ参照）を有し、クロック信号生成用単安定マルチバイブレータ５から供給されるクロック信号の他方レベルから一方レベルへの反転（例えば、ローレベルからハイレベルへの立ち上がり）に応答して、第１充電電流Ｉａにより第１コンデンサＣａの充電動作を開始する。第１単安定マルチバイブレータ３は、第１コンデンサＣａの充電電圧が所定の閾値電圧に達したときに、第１コンデンサＣａの充電動作を停止する。そして、第１単安定マルチバイブレータ３は、第１コンデンサＣａの充電動作に応じて第１パルス信号ＯＵＴａを出力する。
【００２３】
第２単安定マルチバイブレータ４は、第２コンデンサＣｂ（積分器、図３Ａ参照）を有し、クロック信号生成用単安定マルチバイブレータ５から供給されるクロック信号の他方レベルから一方レベルへの反転（例えば、ローレベルからハイレベルへの立ち上がり）に応答して、第２充電電流Ｉｂにより第２コンデンサＣｂの充電動作を開始する。第２単安定マルチバイブレータ４は、第２コンデンサＣｂの充電電圧が所定の閾値電圧に達したときに第２コンデンサＣｂの充電動作を停止する。そして、単安定マルチバイブレータ４は、第２コンデンサＣｂの充電動作に応じて第２パルス信号ＯＵＴｂを出力する。
【００２４】
クロック信号生成用単安定マルチバイブレータ５は、第３コンデンサＣｃを有し、第１パルス信号ＯＵＴａがクロック信号として供給され、第１パルス信号ＯＵＴａの一方レベルから他方レベルへの反転（例えば、ハイレベルからローレベルへの立ち下がり）に応答して、第２充電電流Ｉｂにより第３コンデンサＣｃの充電動作を開始する。クロック信号生成用単安定マルチバイブレータ５は、第３コンデンサＣｃの充電電圧が所定の閾値電圧に達したときに第３コンデンサＣｃの充電動作を停止する。そして、クロック信号生成用単安定マルチバイブレータ５は、第３コンデンサＣｃの充電動作に応じて第３パルス信号を第１単安定マルチバイブレータ３および第２単安定マルチバイブレータ４の各クロック信号として出力する。
【００２５】
次に、パルス幅変調回路１の詳細を図３Ａを参照して説明する。電流生成部２は、トランジスタＱ１〜Ｑ９と、抵抗Ｒｅ１、Ｒｅ２と、抵抗Ｒ１〜Ｒ５と、入力信号源Ｓと、定電流源Ｊとを備える。
【００２６】
トランジスタＱ１、Ｑ２、抵抗Ｒｅ１、Ｒｅ２、定電流源Ｊは、差動増幅回路を構成し、入力信号に応じてトランジスタＱ１、Ｑ２が差動電流を生成する。すなわち、トランジスタＱ１、Ｑ２の各コレクタ電流の和が定電流源Ｊの電流２Ｉｏになっており、入力信号に応じて差動信号の分配比が決定される。接続構成について説明すると、トランジスタＱ１は、ベースが入力信号源Ｓの正側に接続され、エミッタが抵抗Ｒｅ１を介して定電流源Ｊの一端に接続され、コレクタがトランジスタＱ３のコレクタと、トランジスタＱ５のベースとに接続されている。トランジスタＱ２は、ベースが接地電位に接続され、エミッタが抵抗Ｒｅ２を介して定電流源Ｊの一端に接続され、コレクタがトランジスタＱ６のコレクタとトランジスタＱ９のベースとに接続されている。定電流源Ｊの他端は電源ライン−ＶＣＣに接続されている。抵抗Ｒｅ１とＲｅ２との抵抗値は同じである。
【００２７】
トランジスタＱ３、Ｑ４、Ｑ５、抵抗Ｒ１、Ｒ２は、第１充電電流Ｉａを生成する第１電流生成部（カレントミラー回路）を構成する。差動増幅回路のトランジスタＱ１のコレクタ電流に基づいてトランジスタＱ３にコレクタ電流が流れ、トランジスタＱ３のコレクタ電流と同じ電流がトランジスタＱ４のコレクタ電流Ｉａとして流れる。接続構成について説明すると、トランジスタＱ３は、ベースはトランジスタＱ４のベースと、トランジスタＱ５のエミッタとに接続され、コレクタがトランジスタＱ１のコレクタと、トランジスタＱ５のベースとに接続され、エミッタが抵抗Ｒ１を介して、正の電源ライン＋ＶＣＣに接続されている。トランジスタＱ４は、コレクタが第１充電電流Ｉａの出力端子になっており第１単安定マルチバイブレータ３の第１コンデンサＣａ等に接続され、エミッタが、抵抗Ｒ２を介して正の電源ライン＋Ｖｃｃに接続されている。トランジスタＱ５は、ベースがトランジスタＱ３のコレクタとトランジスタＱ１のコレクタとに接続され、エミッタがトランジスタＱ３、Ｑ４の両ベースに接続され、コレクタが負の電源ライン−Ｖｃｃに接続されている。トランジスタＱ５は、トランジスタＱ３、Ｑ４のベース電流補償用であり、抵抗Ｒ１、Ｒ２と共に第１充電電流Ｉａのばらつきを軽減する。
【００２８】
トランジスタＱ６、Ｑ７、Ｑ８、Ｑ９、抵抗Ｒ３、Ｒ４、Ｒ５は、第２充電電流Ｉｂを生成する第２電流生成部（カレントミラー回路）を構成する。差動増幅回路のトランジスタＱ２のコレクタ電流に基づいてトランジスタＱ６にコレクタ電流が流れ、トランジスタＱ６のコレクタ電流と同じ電流がトランジスタＱ７、Ｑ８のコレクタ電流Ｉｂとして流れる。接続構成について説明すると、トランジスタＱ６は、ベースはトランジスタＱ７、Ｑ８の各ベースと、トランジスタＱ９のエミッタとに接続され、コレクタがトランジスタＱ２のコレクタと、トランジスタＱ９のベースとに接続され、エミッタが抵抗Ｒ３を介して正の電源ライン＋ＶＣＣに接続されている。トランジスタＱ７は、コレクタが第２充電電流Ｉｂの出力端子になっており第２単安定マルチバイブレータ４の第２コンデンサＣｂ等に接続され、エミッタが抵抗Ｒ４を介して正の電源ライン＋Ｖｃｃに接続されている。トランジスタＱ８は、コレクタが第２充電電流Ｉｂの出力端子になっておりクロック信号生成用単安定マルチバイブレータ５の第３コンデンサＣｃ等に接続され、エミッタが抵抗Ｒ５を介して正の電源ライン＋Ｖｃｃに接続されている。トランジスタＱ９は、ベースがトランジスタＱ６のコレクタとトランジスタＱ２のコレクタとに接続され、エミッタがトランジスタＱ６、Ｑ７、Ｑ８の各ベースに接続され、コレクタが負の電源ライン−Ｖｃｃに接続されている。トランジスタＱ９は、トランジスタＱ６、Ｑ７、Ｑ８のベース電流補償用であり、抵抗Ｒ３、Ｒ４、Ｒ５と共に第２充電電流Ｉｂのばらつきを軽減する。
【００２９】
第１単安定マルチバイブレータ３は、第１インバータＱａ１と、第２インバータＱａ２と、第１コンデンサＣａとを有する。また、第１単安定マルチバイブレータ３は、ダイオードＤａ１、Ｄａ２、Ｄａ３と、抵抗Ｒａとを有する。第１インバータＱａ１は、入力されるクロック信号または第１パルス信号ＯＵＴａがハイレベルのときに、ダイオードＤａ１またはＤａ２を介して入力にハイレベルの信号が供給されるので、ハイレベルの信号を反転し、ローレベルの信号を第１コンデンサＣａに供給する。従って、第１コンデンサＣａを第１充電電流Ｉａによって充電させることができる。また、第１インバータＱａ１は、入力されるクロック信号および第１パルス信号ＯＵＴａがローレベルのときに、ダイオードＤａ１、Ｄａ２が共にオフ状態になるので、抵抗Ｒａを介してローレベルの信号が入力に供給され、ローレベルの信号を反転し、ハイレベルの信号を第１コンデンサＣａに供給する。従って、第１コンデンサＣａの充電を停止させることができる。第２インバータＱａ２は、第１コンデンサＣａの充電電圧が閾値電圧に達していないときハイレベルの第１パルス信号ＯＵＴａを出力し、第１コンデンサＣａの充電電圧が閾値電圧に達しているときローレベルの第１パルス信号ＯＵＴａを出力する。
【００３０】
接続構成を説明する。ダイオードＤａ１は、アノードにクロック信号生成用単安定マルチバイブレータ５からのクロック（第３パルス信号）が供給され、カソードが第１インバータＱａ１の入力に接続されている。第１インバータＱａ１は、入力がダイオードＤａ１のカソードと、ダイオードＤａ２のカソードと、抵抗Ｒａの一端とに接続され、出力が第１コンデンサＣａの一端に接続されている。第１コンデンサＣａは、一端が第１インバータＱａ１の出力に接続され、他端が第２インバータＱａ２の入力に接続されている。第２インバータＱａ２は、入力が第１コンデンサＣａの他端に接続され、出力が第１単安定マルチバイブレータ３の出力に接続され、ダイオードＤａ２のアノードに接続されている。ダイオードＤａ３は、アノードが第１コンデンサＣａの他端と第２インバータＱａ２の入力とに接続されている。ダイオードＤａ３は、第１コンデンサＣａの出力をクランプして第２インバータＱａ２を保護すると共に、第１コンデンサＣａの充電電圧を放電する際に、電源ラインＶ１に電荷をバイパスさせる。第１インバータＱａ１、第２インバータＱａ２には、電源ラインＶ１とＶ２とが接続されている。
【００３１】
第２単安定マルチバイブレータ４は、第３インバータＱｂ１と、第４インバータＱｂ２と、第２コンデンサＣｂとを有する。また、第２単安定マルチバイブレータ４は、ダイオードＤｂ１、Ｄｂ２、Ｄｂ３と、抵抗Ｒｂとを有する。第３インバータＱｂ１は、入力されるクロック信号または第２パルス信号ＯＵＴｂがハイレベルのときに、ダイオードＤｂ１またはＤｂ２を介して入力にハイレベルの信号が供給されるので、ハイレベルの信号を反転し、ローレベルの信号を第２コンデンサＣｂに供給する。従って、第２コンデンサＣｂを第２充電電流Ｉｂによって充電させることができる。また、第３インバータＱｂ１は、入力されるクロック信号および第２パルス信号ＯＵＴｂがローレベルのときに、ダイオードＤｂ１、Ｄｂ２が共にオフ状態になるので、抵抗Ｒｂを介してローレベルの信号が入力に供給され、ローレベルの信号を反転し、ハイレベルの信号を第２コンデンサＣｂに供給する。従って、第２コンデンサＣｂの充電を停止させることができる。第４インバータＱｂ２は、第２コンデンサＣｂの充電電圧が閾値電圧に達していないときハイレベルの第２パルス信号ＯＵＴｂを出力し、第２コンデンサＣｂの充電電圧が閾値電圧に達しているときローレベルの第２パルス信号ＯＵＴｂを出力する。
【００３２】
接続構成を説明する。ダイオードＤｂ１は、アノードにクロック信号生成用単安定マルチバイブレータ５からのクロック（第３パルス信号）が供給され、カソードが第３インバータＱｂ１の入力に接続されている。第３インバータＱｂ１は、入力がダイオードＤｂ１のカソードと、ダイオードＤｂ２のカソードと、抵抗Ｒｂの一端とに接続され、出力が第２コンデンサＣｂの一端に接続されている。第２コンデンサＣｂは、一端が第３インバータＱｂ１の出力に接続され、他端が第４インバータＱｂ２の入力に接続されている。第４インバータＱｂ２は、入力が第２コンデンサＣｂの他端に接続され、出力が第２単安定マルチバイブレータ４の出力に接続され、ダイオードＤｂ２のアノードに接続されている。ダイオードＤｂ３は、アノードが第２コンデンサＣｂの他端と第４インバータＱｂ２の入力とに接続されている。ダイオードＤｂ３は、第２コンデンサＣｂの出力をクランプして第４インバータＱｂ２を保護すると共に、第２コンデンサＣｂの充電電圧を放電する際に、電源ラインＶ１に電荷をバイパスさせる。第３インバータＱｂ１、第４インバータＱｂ２には、電源ラインＶ１とＶ２とが接続されている。
【００３３】
クロック信号生成用単安定マルチバイブレータ５は、第５インバータＱｃ１と、第６インバータＱｃ２と、第７インバータＱｃ３と、第８インバータＱｃ４と、第３コンデンサＣｃとを有する。また、クロック信号生成用単安定マルチバイブレータ５は、ダイオードＤｃ１、Ｄｃ２、Ｄｃ３と、抵抗Ｒｃとを有する。第５インバータＱｃ１は、入力されるクロック信号としての第１パルス信号ＯＵＴａを反転させて、ダイオードＤｃ１のアノードに供給する。第６インバータＱｃ２は、入力されるクロック信号または第７インバータＱｃ３からの信号がハイレベルのときに、ダイオードＤｃ１またはＤｃ２を介して入力にハイレベルの信号が供給されるので、ハイレベルの信号を反転し、ローレベルの信号を第３コンデンサＣｃに供給する。従って、第３コンデンサＣｃを第２充電電流Ｉｂによって充電させることができる。また、第６インバータＱｃ２は、入力されるクロック信号および第７インバータＱｃ３からの信号がローレベルのときに、ダイオードＤｃ１、Ｄｃ２が共にオフ状態になるので、抵抗Ｒｃを介してローレベルの信号が入力に供給され、ローレベルの信号を反転し、ハイレベルの信号を第３コンデンサＣｃに供給する。従って、第３コンデンサＣｃの充電を停止させることができる。第３コンデンサＣｃの充電電圧が閾値電圧に達していないとき、第７インバータＱｃ３はハイレベルの信号を出力し、第８インバータＱｃ４はローレベルの信号を出力する。第３コンデンサＣｃの充電電圧が閾値電圧に達しているとき、第７インバータＱｃ３はローレベルの信号を出力し、第８インバータＱｃ４はハイレベルの信号を出力する。
【００３４】
接続構成を説明する。第５インバータＱｃ１は、入力が第２インバータＱａ２の出力に接続され、出力がダイオードＤｃ１のアノードに接続されている。ダイオードＤｃ１は、アノードが第５インバータＱｃ１の出力に接続され、カソードが第６インバータＱｃ２の入力に接続されている。第６インバータＱｃ２は、入力がダイオードＤｃ１のカソードと、ダイオードＤｃ２のカソードと、抵抗Ｒｃの一端とに接続され、出力が第３コンデンサＣｃの一端に接続されている。第３コンデンサＣｃは、一端が第６インバータＱｃ２の出力に接続され、他端が第７インバータＱｃ３の入力に接続されている。第７インバータＱｃ３は、入力が第３コンデンサＣｃの他端に接続され、出力が第８インバータＱｃ４の入力に接続され、ダイオードＤｃ２のアノードに接続されている。第８インバータＱｃ４の出力は、ダイオードＤａ１のアノードと、ダイオードＤｂ１のアノードとに接続されている。ダイオードＤｃ３は、アノードが第３コンデンサＣｃの他端と第７インバータＱｃ３の入力とに接続されている。ダイオードＤｃ３は、第３コンデンサＣｃの出力をクランプして第７インバータＱｃ３を保護すると共に、第３コンデンサＣｃの充電電圧を放電する際に、電源ラインＶ１に電荷をバイパスさせる。第６インバータＱｃ２、第７インバータＱｃ３には、電源ラインＶ１とＶ２とが接続されている。
【００３５】
以下、本実施形態のパルス幅変調回路１の動作を説明する。図４は、パルス幅変調回路１の各点における電圧波形を示すタイムチャートであり、各番号は図３Ａにおける各番号の電圧に対応している。最初に、時刻ｔ１において、第１コンデンサＣａ、第２コンデンサｃｂ、第３コンデンサＣｃの電荷が０であるとする。すなわち、（３）（６）の電圧が共にローレベル（Ｖ２）である。ここで、クロック信号生成用単安定マルチバイブレータ５からのクロック（第３パルス信号）がハイレベルになる（（１）参照）。
【００３６】
第１単安定マルチバイブレータ３に着目すると、ハイレベルのクロックは、ダイオードＤａ１を介して第１インバータＱａ１に供給され、第１インバータＱａ１の出力（２）、及び、第２インバータＱａ２の入力（３）は共にローレベルになる。従って、第２インバータＱａ２の出力、すなわち第１パルス信号ＯＵＴａはハイレベルになる（（４）参照）。
【００３７】
第２単安定マルチバイブレータ４に着目すると、ハイレベルのクロックは、ダイオードＤｂ１を介して第３インバータＱｂ１に供給され、第３インバータＱｂ１の出力（５）、及び、第４インバータＱｂ２の入力（６）は共にローレベルになる。従って、第４インバータＱｂ２の出力、すなわち第２パルス信号ＯＵＴｂはハイレベルになる（（７）参照）。
【００３８】
クロック信号生成用単安定マルチバイブレータ５に着目すると、ハイレベルの第１パルス信号ＯＵＴａが第５インバータＱｃ１の入力に供給される。第５インバータＱｃ１の出力はローレベルになる（８）。ダイオードＤｃ１はオフ状態になるので、第６インバータＱｃ２の入力には電源Ｖ２が接続された状態になりローレベルになる。従って、第６インバータＱｃ２の出力はハイレベルになり（９）、第７インバータＱｃ３の入力はハイレベルになる（１０）。従って、第７インバータＱｃ３の出力はローレベルになる（１１）、第８インバータＱｃ４の出力、すなわち第３パルス信号はハイレベルになっている（１）。
【００３９】
時刻ｔ１から時間が経過するにしたがって、各コンデンサの充電動作が実行される。
第１単安定マルチバイブレータ３に着目すると、第１充電電流Ｉａが第１コンデンサＣａの他端へと流れて第１コンデンサＣａが充電される（（３）参照）。第１コンデンサＣａの充電速度（電圧増加の傾き）は第１充電電流Ｉａの大きさに起因する。同様に、第２単安定マルチバイブレータ４に着目すると、第２充電電流Ｉｂが第２コンデンサＣｂの他端へと流れて第２コンデンサＣｂが充電される（（６）参照）。第２コンデンサＣｂの充電速度（電圧増加の傾き）は第２充電電流Ｉｂの大きさに起因する。
【００４０】
第１コンデンサＣａ、第２コンデンサｃｂのうち、大きい方の電流が供給されるコンデンサの充電電圧が先に閾値電圧ｖｔｈに達する。例えば、図４の例においては、第１充電電流Ｉａが第２充電電流Ｉｂよりも大きいので、時刻ｔ２において、第１コンデンサＣａの充電電圧が第２コンデンサＣｂの充電電圧よりも先に閾値電圧Ｖｔｈに達する（（３）、（６）参照）。つまり、時刻ｔ２の時点では、第２コンデンサＣｂの充電電圧は閾値電圧Ｖｔｈには達していない。閾値電圧は、第２インバータＱａ２、第４インバータＱａ４の閾値電圧であり、これらの閾値電圧は同じ値である。従って時刻ｔ２において、第２インバータＱａ２の出力、すなわち第１パルス信号ＯＵＴａがハイレベルからローレベルに反転する（（４）参照）。ダイオードＤａ２は、ローレベルの第１パルス信号ＯＵＴａによって逆バイアスがかかりオフ状態になる。
【００４１】
第２インバータＱａ２の出力がローレベルになると、クロック信号生成用単安定マルチバイブレータ５において、第５インバータＱｃ１の出力がローレベルからハイレベルに反転し（（８）参照）、第６インバータＱｃ２の出力がハイレベルからローレベルに反転する（（９）参照）。第３コンデンサＣｃの他端（１０）の電位はこの反転が起こるまでは、ダイオードＤｃ３によってクランプされていたので、反転の瞬間の電荷は０であり、この時点から第２充電電流Ｉｂによって第３コンデンサＣｃが充電開始される（（１０）参照）。第３コンデンサＣｃの充電速度（電圧増加の傾き）は第２充電電流Ｉｂの大きさに起因する。従って、時刻ｔ２には、第７インバータＱｃ３の入力はローレベル（（１０）参照）、出力はハイレベルになり（（１１）参照）、第８インバータＱｃ４の出力はローレベルになる（（１）参照）。
【００４２】
第８インバータＱｃ４の出力がローレベルに反転することによって、第１単安定マルチバイブレータ３に着目すると、ダイオードＤａ１はオフ状態となる。これにより、第１インバータＱａ１の入力は、（上記の通りダイオードＤａ２もオフ状態になっているので）抵抗Ｒｂを介して電源ラインＶ２（つまりローレベルの電圧）にプルダウンされる。従って、第１インバータＱａ１の出力はローレベルからハイレベルに反転する（（２）参照）。第１コンデンサＣａの他端（３）の電圧は、一端（２）の電圧の上昇に起因して、ハイレベルに上昇するが、第１コンデンサＣａに蓄積された電荷はこの瞬間にダイオードＤａ３を介して電源ラインＶ１にバイパスされるので、電源電圧Ｖ１以上には上昇することがない。これにより、第１コンデンサＣａの第１充電電流Ｉａによる充電動作は停止される。
【００４３】
一方、第２単安定マルチバイブレータ４に着目すると、第８インバータＱｃ４の出力がローレベルに反転することによって、ダイオードＤｂ１はオフ状態となる。しかしながら、第２コンデンサＣｂの充電電圧は未だ閾値電圧に達しておらず（（６）参照）、第４インバータＱｂ２の出力はハイレベルの状態を維持しているので（（７）参照）、ダイオードＤｂ２はオン状態を継続し、第３インバータＱｂ１の入力にはハイレベルの信号が供給され続け、この時点では変化は起こらない。
【００４４】
時刻ｔ３になると、第２コンデンサの充電電圧が第４インバータＱｂ２の閾値電圧Ｖｔｈに達するので、第４インバータＱｂ２の出力、すなわち第２パルス信号ＯＵＴｂはハイレベルからローレベルに反転する（（７）参照）。ダイオードＤｂ２は、ローレベルの第２パルス信号ＯＵＴｂによって逆バイアスとなりオフ状態となる。上記の通り、ダイオードＤｂ１もオフ状態になっているので、第３インバータＱｂ１の入力は抵抗Ｒｂを介して電源ラインＶ２（ローレベル）にプルダウンされる。従って、第３インバータＱｂ１の出力は、ローレベルからハイレベルに反転する（（５）参照）。第２コンデンサＣｂの他端（６）の電圧は、一端（５）の電圧の上昇に起因して、ハイレベルに上昇するが、第２コンデンサＣｂに蓄積された電荷はこの瞬間にダイオードＤｂ３を介して電源ラインＶ１にバイパスされるので、電源電圧Ｖ１以上には上昇することがない。これにより、第２コンデンサＣｂの第２充電電流Ｉｂによる充電動作は停止される。
【００４５】
時刻ｔ４になると、第３コンデンサＣ３の充電電圧が第７インバータＱｃ３の閾値電圧Ｖｔｈに達するので（（１０）参照）、第７インバータＱｃ３の出力がハイレベルからローレベルに反転する（（１１）参照）。従って、ダイオードＤｃ２は、アノードにローレベルの信号が供給されて、オフ状態になる。また、第８インバータＱｃ４は、入力がローレベルになり、出力（クロック信号）がハイレベルになる（（１）参照）。ハイレベルのクロック信号が、第１インバータＱａ１の入力に供給され、第１インバータＱａ１の出力はローレベルになり（（２）参照）、第２インバータＱａ２の出力、すなわち第１パルス信号ＯＵＴａはハイレベルになり（（４）参照）、第１コンデンサＣａの第１充電電流Ｉａによる充電が開始される。同様に、ハイレベルのクロック信号が、第３インバータＱｂ１の入力に供給され、第３インバータＱｂ１の出力はローレベルになり（（５）参照）、第４インバータＱｂ２の出力、すなわち第２パルス信号ＯＵＴｂはハイレベルになり（（７）参照）、第２コンデンサＣｂの第２充電電流Ｉｂによる充電が開始される。
【００４６】
第１パルス信号ＯＵＴａのハイレベルへの反転に伴い、第５インバータＱｃ３の出力はローレベルになるので（（８）参照）、ダイオードＤｃ１はオフ状態になり、第６インバータＱｃ２の入力は電源ラインＶ２（ローレベルの電圧）にプルダウンされ、第６インバータＱｃ２の出力はハイレベルになる（（９）参照）。従って、第３コンデンサＣｃの他端（１０）の電圧は、一端（９）の電圧の上昇に起因して、ハイレベルに上昇するが、第３コンデンサＣｃに蓄積された電荷はこの瞬間にダイオードＤｃ３を介して電源ラインＶ１にバイパスされるので、電源電圧Ｖ１以上には上昇することがない。これにより、第３コンデンサＣｃの第２充電電流Ｉｂに充電動作は停止される。ｔ４以降は、上記の動作を繰り返す。
【００４７】
パルス幅変調回路１の出力は、第１パルス信号ＯＵＴａと、第２パルス信号ＯＵＴｂとの差分信号と見なすことが出来る。例えば、第２パルス信号ＯＵＴｂから第１パルス信号ＯＵＴａを減算することによって、正相出力のパルス幅変調信号を出力することができる。
【００４８】
図５は、本実施形態のパルス幅変調回路１において、入力信号を変化させた場合の各部の電圧波形の変化を示すタイムチャートである。入力信号の正の期間においては、第１充電電流Ｉａが第２充電電流Ｉｂよりも大となるので、第１コンデンサＣａの充電電圧が閾値電圧に達する時間が第２コンデンサＣｂの充電電圧が閾値電圧に達する時間よりも短くなる。従って、第１パルス信号ＯＵＴａ（（４）参照）は、ハイレベルの期間が短く、ローレベルの期間が長くなる。第２パルス信号ＯＵＴｂ（（７）参照）は、ハイレベルの期間が長く、ローレベルの期間が短くなる。従って、パルス幅変調回路１の出力信号を第２パルス信号ＯＵＴｂ−第１パルス信号ＯＵＴａとした場合、ハイレベルの期間が長く、ローレベルの期間が短いパルス幅変調信号となる。
【００４９】
入力信号の負の期間においては、第１充電電流Ｉａが第２充電電流Ｉｂよりも小となるので、第２コンデンサＣｂの充電電圧が閾値電圧に達する時間が第１コンデンサＣａの充電電圧が閾値電圧に達する時間よりも短くなる。従って、第１パルス信号ＯＵＴａ（（４）参照）は、ハイレベルの期間が長く、ローレベルの期間が短くなる。第２パルス信号ＯＵＴｂ（（７）参照）は、ハイレベルの期間が短く、ローレベルの期間が長くなる。従って、パルス幅変調回路１の出力信号を第２パルス信号ＯＵＴｂ−第１パルス信号ＯＵＴａとした場合、ハイレベルの期間が短く、ローレベルの期間が長いパルス幅変調信号となる。
【００５０】
入力信号が０の期間においては、第１充電電流Ｉａと第２充電電流Ｉｂとが等しいので、第１コンデンサＣａの充電電圧が閾値電圧に達する時間と、第２コンデンサＣｂの充電電圧が閾値電圧に達する時間とが等しくなる。従って、第１パルス信号ＯＵＴａ（（４）参照）は、ハイレベルの期間とローレベルの期間とが同じである。第２パルス信号ＯＵＴｂ（（７）参照）は、ハイレベルの期間と、ローレベルの期間とが同じである。従って、パルス幅変調回路１の出力信号を第２パルス信号ＯＵＴｂ−第１パルス信号ＯＵＴａとした場合、パルス幅変調信号は常に０となる。
【００５１】
第１パルス信号ＯＵＴａおよび第２パルス信号ＯＵＴｂによって図１のＭＯＳＦＥＴ１１〜１４を駆動する場合を説明する。
（入力信号が正の期間）
第１パルス信号ＯＵＴａ、第２パルス信号ＯＵＴｂが共にハイレベルのとき、ＭＯＳＦＥＴ１２、１４がオン、ＭＯＳＦＥＴ１１、１３がオフであるので、負荷１５には電流が流れない。第１パルス信号ＯＵＴａがローレベル、第２パルス信号ＯＵＴｂがハイレベルのとき、ＭＯＳＦＥＴ１１、１４がオン、ＭＯＳＦＥＴ１２、１３がオフであるので、電源＋ＶＤ、ＭＯＳＦＥＴ１１、負荷１５、ＭＯＳＦＥＴ１４、電源−ＶＤの順に電流が流れる。第１パルス信号ＯＵＴａ、第２パルス信号ＯＵＴｂが共にローレベルのとき、ＭＯＳＦＥＴ１１、１３がオン、ＭＯＳＦＥＴ１２、１４がオフであるので、負荷１５には電流が流れない。
【００５２】
（入力信号が負の期間）
第１パルス信号ＯＵＴａ、第２パルス信号ＯＵＴｂが共にハイレベルのとき、ＭＯＳＦＥＴ１２、１４がオン、ＭＯＳＦＥＴ１１、１３がオフであるので、負荷１５には電流が流れない。第１パルス信号ＯＵＴａがハイレベル、第２パルス信号ＯＵＴｂがローレベルのとき、ＭＯＳＦＥＴ１２、１３がオン、ＭＯＳＦＥＴ１１、１４がオフであるので、電源＋ＶＤ、ＭＯＳＦＥＴ１３、負荷１５、ＭＯＳＦＥＴ１２、電源−ＶＤの順に電流が流れる。第１パルス信号ＯＵＴａ、第２パルス信号ＯＵＴｂが共にローレベルのとき、ＭＯＳＦＥＴ１１、１３がオン、ＭＯＳＦＥＴ１２、１４がオフであるので、負荷１５には電流が流れない。
【００５３】
（入力信号が０の期間）
第１パルス信号ＯＵＴａ、第２パルス信号ＯＵＴｂが共にハイレベルのとき、ＭＯＳＦＥＴ１２、１４がオン、ＭＯＳＦＥＴ１１、１３がオフであるので、負荷１５には電流が流れない。第１パルス信号ＯＵＴａ、第２パルス信号ＯＵＴｂが共にローレベルのとき、ＭＯＳＦＥＴ１１、１３がオン、ＭＯＳＦＥＴ１２、１４がオフであるので、負荷１５には電流が流れない。このように、入力信号が０の期間においては、常時、負荷には電流が流れないので、無音のときにノイズが発生することを防止することができる。
【００５４】
本実施形態のパルス幅変調回路１のパルス幅変調信号の線形性は、以下のようにして確認できる。第１コンデンサＣａ、第２コンデンサＣｂ、第３コンデンサＣｃの各容量を全てＣとし、これらのコンデンサを閾値電圧まで充電させるために必要な電圧をＶｔ（＝閾値電圧Ｖｔｈ−電源電圧Ｖ２）とし、第１充電電流Ｉａ＝Ｉｏ＋ｉ、第２充電電流Ｉｂ＝Ｉｏ−ｉとする。図４に示すように、第１パルス信号ＯＵＴａのハイレベル期間をＴａｈ、第１パルス信号ＯＵＴａのローレベル期間をＴａｌ、第２パルス信号ＯＵＴｂのハイレベル期間をＴｂｈ、第２パルス信号ＯＵＴｂのローレベル期間をＴｂｌ、第３パルス信号のハイレベル期間をＴｃｈ、第３パルス信号のローレベル期間をＴｃｌ、パルス幅変調信号（（１２）参照）のハイレベル期間をＴｏｐ、パルス幅変調信号が０の期間をＴｏｎとする。
【００５５】
Ｔａｈ＝Ｔｃｈ、Ｔｂｈ＝Ｔｃｌ、かつ、Ｔａｈ＋Ｔａｌ＝Ｔｂｈ＋Ｔｂｌ＝Ｔｃｈ＋Ｔｃｌであるので、パルス幅変調信号（（１２））のハイレベルの期間Ｔｏｐは、Ｔｏｐ＝Ｔｂｈ−Ｔｂｌ＝Ｔｂｈ−Ｔａｈである。
【００５６】
まず、入力信号が０である場合には、Ｉａ＝Ｉｂ＝Ｉｏであるので、Ｃ＊Ｖｔ＝Ｉｏ＊Ｔａｈ＝Ｉｏ＊Ｔｂｈ＝Ｉｏ＊Ｔｃｌの関係が成立する。これを変形すると、Ｔａｈ＝Ｔｂｈ＝Ｔｃｌ＝Ｃ＊Ｖｔ／Ｉｏとなり、Ｔｏｐは常に０となるので、上記の通り、パルス幅変調信号は０となり、パルス波形が出力されない。
【００５７】
従って、この出力波形で両出力間に接続した負荷を駆動することにより、入力信号０のときに負荷であるスピーカーにはスイッチ素子のスイッチ動作に伴う電流が全く流れないので、輻射ノイズが大幅に抑えられるとともに、ローパスフィルタを負荷との間に挿入しなくとも、スイッチ動作による電力消費が無くなることによって効率を大幅に上げることが出来る。
【００５８】
一方、入力信号が０ではない場合には、Ｔａｈ＝Ｃ＊Ｖｔ／（Ｉ０＋ｉ）、Ｔｂｈ＝Ｃ＊Ｖｔ／（Ｉ０−ｉ）であるので、パルス幅変調信号（１２）の変調度をｍとすると、ｍは下記式で表現できる。ｍ＝（Ｔｏｐ−Ｔｏｎ）／（Ｔｏｐ＋Ｔｏｎ）＝（Ｔｂｈ−Ｔａｈ−Ｔｂｌ−Ｔａｈ）／（Ｔｂｈ−Ｔａｈ＋Ｔｂｌ＋Ｔａｈ）＝（Ｔｂｈ−３Ｔａｈ）／（Ｔｂｈ＋Ｔａｈ）＝２ｉ／Ｉ０−１
従って、変調度ｍの変化は信号電流成分iに比例する。ｉ＝０のとき、変調度は−１００％となるが、これは常にローレベルのパルスを出力していることを意味し、上記の結果と一致する。また、入力信号による電流変化分は最大Ｉｏ（従って、バイアス電流Ｉｏと合計した最大電流値は２Ｉｏ）であり、このとき変調度は１００％となり、常にハイレベルのパルスを出力していることとなる。
【００５９】
入力信号電流が負の方向に変化する場合は、第２パルス信号から第１パルス信号を減算した差分は負となるので、負の方向にパルスが出力される（図５参照）。従って、変調度ｍとしては、  ｍ＝（Ｔｏｐ−Ｔｏｎ）／（Ｔｏｐ＋Ｔｏｎ）＝２ｉ／Ｉｏ＋１となり、入力信号が０のときに常にハイレベルのパルスを出力し、入力信号による負の方向への最大電流変化−Ｉｏ（従ってバイアス電流と合計した最小電流値は０)のとき、常にローレベルのパルスを出力することとなる。
【００６０】
本実施形態のパルス幅変調回路では、入力信号が０のときの第１パルス信号ＯＵＴａ、第２パルス信号ＯＵＴｂのスイッチング出力周波数は、充電電流生成部２のバイアス電流値Ｉｏと、各コンデンサＣａ、Ｃｂの容量、および、充電終了時刻を決定するインバータの閾値電圧により決定され、入力信号の帯域に対して十分速い周波数で動作するように決定される。特許文献１の無安定マルチバイブレータを用いた積分型パルス幅変調回路では、外部トリガによるスイッチングタイミング調整が出来ないので、同じ回路を２個用いて２種のパルス幅変調信号を出力するような場合でも、これらの同期を取るのは不可能である。しかし、本実施形態では、２個の単安定マルチバイブレータで２種のパルス幅変調信号を生成し、それらの動作（充電）開始トリガとして、入力信号によってパルス幅が変化するクロック信号生成用単安定マルチバイブレータの出力を用いているので、外来ノイズに強い積分型パルス幅変調方式を採用し、かつ、２つのパルス幅変調信号を同期させることが出来る。
【００６１】
本実施形態によると、スイッチ素子（ＭＯＳＦＥＴ）１１〜１４に超高速のものを使用することなく、高効率で精度の良い出力を得ることができる。これは、パルス幅の基準となる積分時間を決める電流源の動作が関与するところが大きく、所定のバイアス電流を入力に応じて差動電流に分配する方式であるので、電流の変化幅は、０から最大でも無入力時の２倍までとなる。従って、第１パルス信号および第２パルス信号の最小パルス幅は、入力信号が０であるときの半分（周波数は２倍）であるので、スイッチ素子がこれを十分満足するスイッチング性能を有していれば、高変調度下であっても効率よく高精度のパルスを生成することができる。負荷側では、第１パルス信号および第２パルス信号の差動パルス（位相のずれ）により動作するので、各々の最小パルス幅が入力信号が０のときの半分までしか変化しなくとも、負荷の両端では非常に小さいパルス幅も表現できる。
【００６２】
次に、本発明の別の好ましい実施形態を説明する。図２Ｂは本実施形態によるパルス幅変調回路１Ｂを示すブロック図、図３Ｂは本実施形態によるパルス幅変調回路１Ｂを示す詳細回路図である。両図とも、図２、図３と同一部分には同一符号を付し、説明を援用する。パルス幅変調回路１Ｂにおいては、クロック信号生成用単安定マルチバイブレータ５の第３コンデンサＣｃは、第２充電電流Ｉｂに代えて第１充電電流Ｉａによって充電される。従って、充電電流生成部２は、トランジスタＱ４のコレクタ電流を第１充電電流Ｉａとして、第１単安定マルチバイブレータ３の第１コンデンサＣａに供給すると共に、トランジスタＱ１０のコレクタ電流を第１充電電流Ｉａとして、クロック信号生成用単安定マルチバイブレータ５の第３コンデンサＣｃにも供給する。さらに、クロック信号生成用単安定マルチバイブレータ５の第５インバータＱｃ３の入力には、第１パルス信号ＯＵＴａに代えて第２パルス信号ＯＵＴｂが供給される。その他の構成は図２、図３と同じである。
【００６３】
すなわち、本実施形態によるクロック信号生成用単安定マルチバイブレータ５は、第３コンデンサＣｃを有し、第２パルス信号ＯＵＴｂがクロック信号として供給され、第２パルス信号ＯＵＴｂの一方レベルから他方レベルへの反転（例えば、ハイレベルからローレベルへの立ち下がり）に応答して、第１充電電流Ｉａにより第３コンデンサＣｃの充電動作を開始する。クロック信号生成用単安定マルチバイブレータ５は、第３コンデンサＣｃの充電電圧が所定の閾値電圧に達したときに第３コンデンサＣｃの充電動作を停止する。そして、クロック信号生成用単安定マルチバイブレータ５は、第３コンデンサＣｃの充電動作に応じて第３パルス信号を第１単安定マルチバイブレータ３および第２単安定マルチバイブレータ４の各クロック信号として出力する。
【００６４】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態には限定されない。  第１単安定マルチバイブレータは、クロック信号のハイレベルからローレベルへの立ち下がりに応答して、第１充電電流Ｉａにより第１コンデンサＣａの充電動作を開始してもよく、第２単安定マルチバイブレータは、クロック信号のハイレベルからローレベルへの立ち下がりに応答して、第２充電電流Ｉｂにより第２コンデンサＣｂの充電動作を開始してもよい。クロック信号生成用単安定マルチバイブレータは、クロック信号のローレベルからハイレベルへの立ち上がりに応答して、第２充電電流Ｉｂにより第３コンデンサＣｃの充電動作を開始してもよい。
【産業上の利用可能性】
【００６５】
本発明は、オーディオアンプ（スイッチングアンプ）に好適に使用される。
【符号の説明】
【００６６】
１              パルス幅変調回路
２              充電電流生成部
３              第１単安定マルチバイブレータ
４              第２単安定マルチバイブレータ
５              クロック信号生成用単安定マルチバイブレータ
【図１】
0005692038.tif 000002
【図２Ａ】
0005692038.tif 000003
【図２Ｂ】
0005692038.tif 000004
【図３Ａ】
0005692038.tif 000005
【図３Ｂ】
0005692038.tif 000006
【図４】
0005692038.tif 000007
【図５】
0005692038.tif 000008