(57)【特許請求の範囲】
【請求項１】
絶縁性基板上にマトリクス状に配置された画素回路と、
カップリング電極と、前記カップリング電極との間にカップリング容量を形成する検知電極と、前記検知電極の電位を読み出す手段と、を含むとともに、前記複数の画素回路の間の領域に配置されたセンサ回路と、
前記複数の画素回路が配列した行方向に沿って延びて配置された複数の走査線と、
前記複数の画素回路が配列した列方向に沿って延びて配置された複数の信号線と、
前記画素回路を駆動する期間において、前記走査線を駆動して前記信号線を介して対応する前記画素回路に対応する映像信号を書き込み、前記センサ回路を駆動する期間において、複数の前記信号線を、前記検知電極へプリチャージ電圧を給電するためのプリチャージ配線、および、前記検知電極の電位を読み出すための読み出し配線、として駆動するとともに、前記カップリング電極の電位を変化させるためのカップリングパルス配線を駆動するように構成された駆動回路と、を備え、
前記センサ回路は複数行および複数列に複数の画素回路が並んで配置された単位領域に少なくとも１つ配置され、
前記検知電極は、赤色表示画素、緑色表示画素、青色表示画素を含み構成される１表示画素ユニットの幅を超えて行方向に配列される複数の画素回路の幅に亘って、前記画素回路が配列した行間の領域に一体的に設けられる
表示装置。
【請求項２】
前記センサ回路は、前記検知電極の電位を読み出す手段としてのアンプ回路を備える請求項１記載の表示装置。
【請求項３】
前記センサ回路は、前記検知電極の電位を読み出す手段としての読み出しスイッチをさらに備える請求項２記載の表示装置。
【請求項４】
前記駆動回路は、前記読み出し配線にプリチャージ電圧を供給する手段をさらに備える請求項１記載の表示装置。
【請求項５】
前記センサ回路を駆動する期間は、水平ブランキング期間に含まれている請求項１記載の表示装置。
【請求項６】
前記センサ回路を駆動する期間は、垂直ブランキング期間に含まれている請求項１記載の表示装置。
【請求項７】
前記駆動回路は、１／２垂直期間のそれぞれにおいて映像信号の書き込みが終了した後にセンサ回路を駆動し、偶数行目の前記センサ回路と奇数行目の前記センサ回路とが１／２垂直期間毎に交互に駆動される請求項１記載の表示装置。
【請求項８】
前記絶縁性基板と対向するように配置された対向基板をさらに備え、
前記対向基板は、画素回路が配置された領域と対向するように設けられ、設置された導電層を備えている請求項１記載の表示装置。
【請求項９】
前記導電層の抵抗の値は、１．０×１０９Ω以上である請求項８記載の表示装置。
【請求項１０】
前記センサ回路の出力信号が、基準電圧に到達する時間を検出する時間検出手段をさらに備えた請求項２記載の表示装置。
【請求項１１】
前記プリチャージ電圧を制御して、前記センサ回路の出力信号が前記基準電圧に到達する時間を調整する調整手段をさらに備える請求項１０記載の表示装置。
【請求項１２】
前記調整手段は、前記プリチャージ電圧を、前記アンプ回路の駆動能力が前記センサ回路の出力期間内に前記基準電圧に到達し得る範囲内で最小となるように設定するように構成された請求項１１記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置に関する。
【背景技術】
【０００２】
ユーザインタフェースの形としてタッチパネル機能を具備した表示装置を搭載した携帯電話や携帯情報端末、パーソナルコンピュータなどの電子機器が開発されている。このようなタッチパネル機能を具備した電子機器では、液晶表示装置や有機ＥＬ表示装置などの表示装置に、別途タッチパネル基板を貼り合わせることでタッチパネル機能を付加することが検討されている。
【０００３】
また、近年、ＣＶＤ（Chemical Vapor Deposition）法等によりガラス基板等の透明な絶縁基板上にさまざまな材料で薄膜を形成し、切削や研削等の作業を繰り返し行うことにより、走査線や信号線からなる表示素子や、光センサ素子等を形成して、画像読み取り装置を製造する技術が研究されている。
【０００４】
また、画像読み取り装置の読み取り方式として、光センサ素子等に替えて導電性の電極を配置し、この電極と指等との間の容量変化によりパネル表面の指やペン等の情報を検知するいわゆる静電容量方式により接触位置を検出する技術が研究されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−９３８９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
例えば、表示装置を構成する基板上にセンサ回路を内蔵することによりタッチパネル機能を実現すると、製造工程のばらつきにより基板上のセンサ回路の特性にばらつきが生じ、タッチパネル機能の不感領域が出来てしまうことがあった。また使用環境における静電ノイズの変化により、タッチパネル機能が動作しなくなる恐れがあった。
【０００７】
また、指やペン等の有無による検知電極の電圧差を検出する場合、電圧の絶対値が大きくするためにアナログデジタル変換回路への入力電圧範囲を拡大すると、回路部品にかかるコストが高くなることがあった。
【０００８】
本発明は、上記事情を鑑みてなされたものであって、高い読み取り性能を備えたセンサ回路を含むとともに、低コスト化を実現する表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様による表示装置は、絶縁性基板上にマトリクス状に配置された画素回路と、カップリング電極と、前記カップリング電極との間にカップリング容量を形成する検知電極と、前記検知電極の電位を読み出す手段と、を含むとともに、前記複数の画素回路の間の領域に配置されたセンサ回路と、前記複数の画素回路が配列した行方向に沿って延びて配置された複数の走査線と、前記複数の画素回路が配列した列方向に沿って延びて配置された複数の信号線と、前記画素回路を駆動する期間において、前記走査線を駆動して前記信号線を介して対応する前記画素回路に対応する映像信号を書き込み、前記センサ回路を駆動する期間において、複数の前記信号線を、前記検知電極へプリチャージ電圧を給電するためのプリチャージ配線、および、前記検知電極の電位を読み出すための読み出し配線、として駆動するとともに、前記カップリング電極の電位を変化させるためのカップリングパルス配線を駆動するように構成された駆動回路と、を備え、前記センサ回路は複数行および複数列に複数の画素回路が並んで配置された単位領域に少なくとも１つ配置され、前記検知電極は、赤色表示画素、緑色表示画素、青色表示画素を含み構成される１表示画素ユニットの幅を超えて行方向に配列される複数の画素回路の幅に亘って、前記画素回路が配列した行間の領域に一体的に設けられる。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態に係る表示装置の一構成例を説明するための図である。
【図２】図１に示す表示装置の偏光板の一構成例を説明するための図である。
【図３】図１に示す表示装置の偏光板の他の構成例を説明するための図である。
【図４】図１に示す表示装置の表示パネルの一構成例を説明するための平面図である。
【図５】図４に示す表示パネルの表示画素の一構成例を説明するための平面図である。
【図６】図４に示す表示パネルのセンサ回路の一構成例を説明するための等価回路図である。
【図７】図４に示す表示パネルのセンサ回路の一構成例を説明するための平面図である。
【図８】図４に示す表示パネルの表示画素およびセンサ回路の配置位置の一例を説明するための等価回路図である。
【図９】図４に示す表示パネルにおいてセンサ回路の駆動方法の一例を説明するためのタイミングチャートである。
【図１０】センサ回路に供給するプリチャージ電圧とセンサ回路の出力電圧との関係の一例を示す図である。
【図１１】センサ回路のプリチャージ電圧が２．４Ｖのときの出力時間と出力信号線電圧との関係の一例を示す図である。
【図１２】センサ回路のプリチャージ電圧が２．６Ｖのときの出力時間と出力信号線電圧との関係の一例を示す図である。
【図１３】図４に示す表示パネルにおいてセンサ回路を駆動するタイミングの一例を説明するための図である。
【図１４】図４に示す表示パネルにおいてセンサ回路を駆動するタイミングの他の例を説明するための図である。
【図１５】図４に示す表示パネルのセンサ回路および駆動配線の配置位置の一例を説明するための図である。
【図１６】図４に示す表示パネルのセンサ回路および駆動配線の配置位置の一例を説明するための図である。
【図１７】図４に示す表示パネルのセンサ回路および駆動配線の配置位置の一例を説明するための図である。
【図１８】図４に示す表示パネルのセンサ回路および駆動配線の配置位置の一例を説明するための図である。
【図１９】図４に示す表示パネルのセンサ回路および駆動配線の配置位置の一例を説明するための図である。
【図２０】第２実施形態に係る表示装置におけるセンサ回路の駆動方法の一例を説明するための図である。
【図２１】第２実施形態に係る表示装置において、センサ回路のプリチャージ電圧の設定方法の一例を説明するための図である。
【図２２】第２実施形態に係る表示装置にいて、センサ回路のプリチャージ電圧の設定方法の一例を説明するためのフローチャートである。
【図２３】一実施形態に係る表示装置において、表示パネルの回路基板の一構成例を説明するための図である。
【図２４】一実施形態に係る表示装置において、表示パネルの回路基板の一構成例を説明するための図である。
【図２５】一実施形態に係る表示装置において、表示パネルの回路基板の一構成例を説明するための図である。
【図２６】一実施形態に係る表示装置において、表示パネルの回路基板の一構成例を説明するための図である。
【発明を実施するための形態】
【００１１】
以下、本発明の一実施形態に係る表示装置および表示装置の駆動方法について、図面を参照して説明する。
【００１２】
図１に本実施形態に係る表示装置の一断面を示す。本実施形態に係る表示装置は、表示部ＤＹＰを含む液晶表示パネルＰＮＬと、液晶表示パネルＰＮＬの背面側に配置された照明ユニットと、液晶表示パネルＰＮＬと照明ユニットとを支持するフレーム４０と、液晶表示パネルＰＮＬの表示部ＤＹＰを露出させるようにフレーム４０に取り付けられるベゼルカバー５０と、フレーム４０の背面側に配置された回路基板６０と、ベゼルカバー５０上に接着剤７０により固定された保護ガラスＰＧＬと、を備えている。保護ガラスＰＧＬは、液晶表示パネルＰＮＬの表示部ＤＹＰを外部からの衝撃から保護している。なお、保護ガラスＰＧＬは、省略することも可能である。
【００１３】
照明ユニットは、図示しない光源と、光源から入射された光を液晶表示パネルＰＮＬ側に向けて出射する導光体３２と、液晶表示パネルＰＮＬと導光体３２との間に配置された光学シートとして、プリズムシート３４および拡散シート３６と、液晶表示パネルＰＮＬとは反対側の導光体３２の主面と対向するように配置された反射シート３８と、を備えている。プリズムシート３４および拡散シート３６は、導光体３２から出射された光を集光および拡散する。
【００１４】
液晶表示パネルＰＮＬは、アレイ基板１０と、アレイ基板１０と対向するように配置された対向基板２０と、アレイ基板１０と対向基板２０との間に挟持された液晶層ＬＱと、マトリクス状に配置された複数の表示画素を含む表示部ＤＹＰと、を備えている。アレイ基板１０は液晶層ＬＱと反対側の主面に取り付けられた偏光板１０Ａを備えている。対向基板２０は液晶層ＬＱと反対側の主面に取り付けられた偏光板２０Ａを備えている。
【００１５】
図２に、液晶表示パネルＰＮＬの構成の一例を説明するための図を示す。偏光板２０Ａは、偏光層Ｌ１と帯電防止層Ｌ２と、偏光層Ｌ１を透明絶縁性基板に固定する導電糊Ｌ３と、を備えている。帯電防止層Ｌ２は、その抵抗値が例えば６．３×１０１０（Ω／□）である。導電糊Ｌ３はその抵抗値が例えば５．２×１０１０（Ω／□）である。
【００１６】
帯電防止層Ｌ２や導電糊Ｌ３が配置されない場合、保護ガラスＰＧＬの表面や偏光板２０Ａの表面に指先やペン先等が接触すると、指先やペン先等で接触したときの電荷が接触部に残ってしまうため、指先やペン先が離れた後も接触し続けていると認識されてしまい、離脱の反応が鈍くなることがあった。
【００１７】
これに対し、偏光板２０Ａの表面において電荷を抜けやすくするために、例えば１．０×１０９（Ω／□）以上の抵抗の材料の帯電防止層Ｌ２や導電糊Ｌ３を設けてこれらをグランドと接続することで、指先やペン先等との容量変化も検知可能で、さらに接触時の電荷残りを分散させて、離脱時の反応を高速にすることができる。
【００１８】
したがって、例えば金属製の細いペンで入力した場合でも、容量変化を精度良く検出することができる。さらに、センサ回路１２が帯電して誤動作することを防止することができる。また、偏光板２０Ａの抵抗値をかえることで、実際に触れている面積に対して出力される面積をかえることもできる。
【００１９】
また、ＩＰＳ（In-Plane Switching）やＦＦＳ（Fringe-Field Switching）のような表示モードを採用した表示装置では、静電気による焼き付き対策として、対向基板２０の透明絶縁性基板上に透明電極層を形成したり、導電性の偏光板としたりする場合がある。本実施形態にかかる表示装置では、帯電防止層Ｌ２および導電糊Ｌ３により焼き付きを防止することができる。なお、帯電防止層Ｌ２と導電糊Ｌ３とはいずれか一方が設けられればよい。
【００２０】
フレーム４０は、照明ユニットと液晶表示パネルＰＮＬとを重ねた状態で収容する。照明ユニットと液晶表示パネルＰＮＬとは、フレーム４０により、その平面方向（Ｄ１−Ｄ２平面）において位置決めされる。
【００２１】
図３に、液晶表示パネルＰＮＬと、ベゼルカバー５０との構成の一例を説明するための図を示す。ベゼルカバー５０は、液晶表示パネルＰＮＬの表示部ＤＹＰを露出させる窓５０Ｗを備えている。ベゼルカバー５０は、導電糊付両面テープＴＰにより偏光板２０Ａの帯電防止層Ｌ２と固定され電気的に接続される。ベゼルカバー５０はグランドと接続され、帯電防止層Ｌ２がベゼルカバー５０を介してグランドと電気的に接続される。
【００２２】
回路基板６０は、例えばフレキシブル基板ＦＣ１（図２に示す）により液晶表示パネルＰＮＬのアレイ基板１０の一端と電気的に接続されている。フレキシブル基板ＦＣ１はベゼルカバー５０のスリット５０Ｓを介してフレーム４０の背面側に屈曲するように、回路基板６０とアレイ基板１０との間に延びて配置される。
【００２３】
図４に、液晶表示パネルＰＮＬの一構成例の平面図を概略的に示す。本実施形態に係る表示装置の液晶表示パネルＰＮＬは、アレイ基板１０と、アレイ基板１０に対向するように配置された対向基板２０と、アレイ基板１０および対向基板２０間に挟持された液晶層ＬＱと、マトリクス状に配置された複数の画素からなる表示部ＤＹＰと、表示部ＤＹＰの周囲に配置された駆動回路ＸＤ、ＹＤと、を備えている。
【００２４】
アレイ基板１０は、透明絶縁基板（図示せず）と、透明絶縁基板上において複数の表示画素のそれぞれに対応してマトリクス状に配置された画素電極ＰＥと、絶縁層を介して複数の画素電極ＰＥと対向するように配置された共通電極ＣＥと、画素電極ＰＥが配列する行に沿って配置された複数の走査線ＧＬ、プリチャージゲート線ＰＧ、および、読み出しゲート線ＲＧと、画素電極ＰＥが配列する列に沿って配置された複数の信号線ＳＬと、走査線ＧＬと信号線ＳＬとが交差する位置近傍に配置された画素スイッチＳＷＰと、センサ回路１２と、を備えている。
【００２５】
本実施形態では、信号線ＳＬは、センサ回路１２を駆動する期間においてセンサ回路１２への信号を供給するカップリングパルス線ＣＰＬ、プリチャージ線ＰＣＬ、および、読み出し線ＲＯＬとしても用いられる。
【００２６】
液晶表示パネルＰＮＬの端部には、フレキシブル基板ＦＣ１、ＦＣ２の一端が電気的に接続されている。フレキシブル基板ＦＣの他端には回路基板６０が電気的に接続されている。回路基板６０は、センサ回路１２を駆動する信号を入力するとともに、センサ回路１２の出力信号を外部信号源（図示せず）へ出力する。
【００２７】
回路基板６０は、マルチプレクサＭＵＸと、Ｄ／Ａ変換部ＤＡＣと、Ａ／Ｄ変換部ＡＤＣと、外部信号源との間で信号を送受信するインタフェース部Ｉ／Ｆと、を備えている。センサ回路１２からの出力信号は、マルチプレクサＭＵＸにより所定のタイミングでＡ／Ｄ変換部ＡＤＣへ供給され、デジタル信号に変換されて、インタフェース部Ｉ／Ｆに供給される。インタフェース部Ｉ／Ｆは、受信したデジタル信号を外部信号源へ出力する。外部信号源は、受信したデジタル信号により座標計算を行なって、指先やペン先等が接触した座標位置を検出する。外部信号源は表示のための信号を出力することも行なう。
【００２８】
図５に、表示画素ＰＸにおけるアレイ基板１０の構成の一例を示す。画素電極ＰＥは、例えばＩＴＯ（Indium Tin Oxide）等の透明導電性材料によって形成されている。画素電極ＰＥは、複数のスリットＳＬと、スリットＳＬにより形成される電極部ＰＥ１とを備えている。スリットＳＬおよび電極部ＰＥ１は、行方向Ｄ１に対して線対称となるように屈曲して延びるとともに、所定の間隔を置いて行方向Ｄ１に並んで配置されている。
【００２９】
共通電極ＣＥは、例えばＩＴＯ（Indium Tin Oxide）等の透明導電性材料によって形成されている。共通電極ＣＥは、絶縁層（図示せず）を介して画素電極ＰＥの電極部ＰＥ１およびスリットＳＬに対向している。本実施形態では、共通電極ＣＥは、絶縁層を介して画素電極ＰＥの下層に配置されている。
【００３０】
画素スイッチＳＷＰは、例えば薄膜トランジスタ（ＴＦＴ : Thin Film Transistor）であって、ゲート電極は対応する走査線ＧＬと電気的に接続され（あるいは一体に形成され）、ソース電極は対応する信号線ＳＬと電気的に接続され（あるいは一体に形成され）、ドレイン電極は対応する画素電極と電気的に接続されている（あるいは一体に形成されている）。
【００３１】
図４に示すように、駆動回路は、複数の走査線ＧＬ、複数のプリチャージゲート線ＰＧ、および、複数の読み出しゲート線ＲＧを駆動する走査線駆動回路ＹＤと、複数の信号線ＳＬを駆動する信号線駆動回路ＸＤと、共通電極駆動回路（図示せず）と、を備えている。
【００３２】
走査線駆動回路ＹＤには複数の走査線ＧＬ、複数のプリチャージゲート線ＰＧ、および、複数の読み出しゲート線ＲＧが電気的に接続されている。走査線駆動回路ＹＤは、複数の走査線ＧＬに画素スイッチＳＷＰをオンする（ソース−ドレインパスを導通させる）ためのゲート電圧を供給して、走査線ＧＬを順次駆動する。また、走査線駆動回路ＹＤは、複数のプリチャージゲート線ＰＧおよび複数の読み出しゲート線ＲＧを所定のタイミングで駆動して、センサ回路１２を駆動させる。
【００３３】
信号線駆動回路ＸＤには複数の信号線ＳＬが電気的に接続されている。信号線駆動回路ＸＤは、ソース−ドレインパスが導通した画素スイッチＳＷＰを介して、信号線ＳＬから画素電極ＰＥへ映像信号を供給する。
【００３４】
共通電極駆動回路は、共通電極ＣＥに共通電圧を供給する。共通電極駆動回路は、必要に応じて、液晶表示装置の極性反転方式に対応するように液晶層ＬＱに印加される電圧の極性を反転させて、共通電極ＣＥに供給する電圧の極性を反転するように構成されている。
【００３５】
走査線駆動回路ＹＤと信号線駆動回路ＸＤと共通電極駆動回路との動作は、タイミングコントローラＴＣＯＮおよび外部信号源から供給される信号により制御される。アレイ基板１０の端部には、例えばフレキシブル配線基板ＦＣ１、ＦＣ２を介してタイミングコントローラＴＣＯＮが搭載された回路基板６０が電気的に接続される。
【００３６】
画素電極ＰＥと共通電極ＣＥとに供給された電圧により画素電極ＰＥと共通電極ＣＥとの間に電位差が生じると、画素電極ＰＥの上部の液晶層ＬＱにおいてアレイ基板１０の基板面と略平行な方向の電界成分（以下、横電界という）が生じる。この横電界を含む電界によって、液晶層ＬＱに含まれる液晶分子の配向状態が制御される。
【００３７】
なお、本実施形態に係る表示装置では、信号線ＳＬと共通電極ＣＥとの間にも横電界が生じる。したがって、本実施形態では、画素電極ＰＥの上部だけでなく信号線ＳＬの上部の液晶層ＬＱにも横電界が印加され、液晶分子の配向状態が制御される。
【００３８】
図６にセンサ回路１２の等価回路の一例を示す。センサ回路１２は、接触体の有無による検知容量の変化を検出するための検知電極１２Ｅ、外部から信号を入力するためのプリチャージ線ＰＲＬ、カップリングパルス線ＣＰＬ、外部へ出力を取り出すための読み出し線ＲＯＬ、外部からの信号入力のタイミングを制御するためのプリチャージゲート線ＰＧ、外部へ出力を取り出すタイミングを制御するための読み出しゲート線ＲＧ、プリチャージ電圧を検知電極１２Ｅへ書き込み、かつ保持するためのプリチャージスイッチＳＷＡ、検知容量の有無による検知電極電圧差を生じさせるためのカップリング容量Ｃ１、検知電極１２Ｅに生じた電圧差を増幅するための増幅用スイッチＳＷＢ、および、増幅された電圧差を読み出し線ＲＯＬへ出力し、かつ保持するための読み出し用スイッチＳＷＣを備えている。
【００３９】
信号線駆動回路ＸＤは、センサ回路１２の読み出し線ＲＯＬに、読み出しプリチャージスイッチＳＷＤを介して、読み出し線プリチャージ線ＲＰＲからプリチャージ信号を供給する。信号線駆動回路ＸＤは、読み出しプリチャージスイッチＳＷＤ、読み出し線プリチャージゲート線ＰＲＧ、および、読み出し線プリチャージ線ＲＰＲを備えている。プリチャージ線ＰＲＬ、カップリングパルス線ＣＰＬ、および、読み出し線ＲＯＬは信号線ＳＬと共通の配線を用いている。
【００４０】
プリチャージスイッチＳＷＡは例えばｐ型の薄膜トランジスタであって、ゲート電極がプリチャージゲート線ＰＧと電気的に接続され（あるいは一体に構成され）、ソース電極がプリチャージ線ＰＲＬと電気的に接続され（あるいは一体に構成され）、ドレイン電極が検知電極１２Ｅと電気的に接続され（あるいは一体に構成され）ている。
【００４１】
増幅用スイッチＳＷＢは例えばｐ型の薄膜トランジスタであって、ゲート電極が検知電極１２Ｅと電気的に接続され（あるいは一体に構成され）、ソース電極がカップリングパルス線ＣＰＬと電気的に接続され（あるいは一体に構成され）、ドレイン電極が読み出し用スイッチＳＷＣのソース電極と電気的に接続され（あるいは一体に構成され）ている。
【００４２】
読み出し用スイッチＳＷＣは例えばｐ型の薄膜トランジスタであって、ゲート電極が読み出し線ＲＯＬと電気的に接続され（あるいは一体に構成され）、ソース電極が増幅用スイッチＳＷＢのドレイン電極と電気的に接続され（あるいは一体に構成され）、ドレイン電極が読み出し線ＲＯＬと電気的に接続され（あるいは一体に構成され）ている。
【００４３】
プリチャージスイッチＳＷＤは例えばｐ型の薄膜トランジスタであって、ゲート電極にはプリチャージゲート線ＰＲＧと電気的に接続され（あるいは一体に構成され）、ソース電極が読み出し線プリチャージ線ＲＰＲと電気的に接続され（あるいは一体に構成され）、ドレイン電極が読み出し線ＲＯＬと電気的に接続され（あるいは一体に構成され）ている。
【００４４】
図７にセンサ回路１２の一構成例を示す。カップリングパルス線ＣＰＬは、検知電極１２Ｅとの間にカップリング容量Ｃ１を形成するカップリング電極ＣＬを備えている。カップリング電極ＣＬは、検知電極１２Ｅの端部と対向するようにカップリングパルス線ＣＰＬから延びている。図５に示す場合、カップリング電極ＣＬは、カップリングパルス線ＣＰＬが延びる方向Ｄ２と略直行する方向Ｄ１に延びている。
【００４５】
対向基板２０は、透明絶縁性基板（図示せず）と、透明絶縁性基板上において表示画素ＰＸに配置された着色層（図示せず）と、表示部ＤＹＰの周囲および表示画素ＰＸの周囲の領域に配置された遮光層（図示せず）と、を備えている。
【００４６】
着色層は、赤色の主波長の光を透過する赤色着色層と、緑色の主波長の光を透過する緑色着色層と、青色の主波長の光を透過する青色着色層と、を備えている。赤色着色層と緑色着色層と、青色着色層とのそれぞれは、複数の表示画素ＰＸの列方向Ｄ２に延びて配置され、行方向Ｄ１に周期的に並んで配置される。
【００４７】
表示画素ＰＸは、赤色着色層を含む赤色表示画素ＰＸＲと、緑色着色層を含む緑色表示画素ＰＸＧと、青色着色層を含む青色表示画素ＰＸＢと、を備えている。赤色表示画素ＰＸＲと緑色表示画素ＰＸＧと青色表示画素ＰＸＢとは、表示画素ユニットＰＸＵを構成する。
【００４８】
図８に、センサ回路１２の配置の一例を示す。センサ回路１２は、４行４列の表示画素ユニットＰＸＵに少なくとも１つ配置されている。図８では、表示画素ＰＸの構成が１行ごとに行方向Ｄ１に対して線対称となるように反転するように設計されている。表示画素ＰＸは、表示画素ＰＸの行は、２行毎に間隔を空けて並んでいる。センサ回路１２は、表示画素ＰＸの２行と表示画素ＰＸの２行との間の領域に設けられている。
【００４９】
本実施形態に係る表示装置は、対向基板２０の透明絶縁基板上に指先やペン先等により接触された位置と接触されない位置とを、センサ回路１２の出力電圧の差により検出することが可能に構成されている。
【００５０】
図９に、本実施形態に係る表示装置の駆動方法の一例を説明するためのタイミングチャートを示す。プリチャージゲート線駆動波形（プリチャージゲート信号波形）は、プリチャージゲート線ＰＧに印加され、プリチャージ用スイッチＳＷＡのゲ−ト電極端子に入力される。この結果、プリチャージパルスがオンレベル（ローレベル）のタイミングでプリチャージ線ＰＲＬからプリチャージ電圧Ｖｐｒｃがプリチャージ用スイッチＳＷＡを通じて検知電極１２Ｅに書き込まれる。
【００５１】
読み出し線プリチャージゲート線駆動波形は、読み出し線ＲＯＬに外部のスイッチ（プリチャージスイッチＳＷＤ）を介して読出し線ＲＯＬ用のプリチャージ電圧を書き込むための信号であって、これにより読み出し線ＲＯＬの初期の電圧が設定される。
【００５２】
カップリングパルス線駆動波形は、カップリングパルス線ＣＰＬに印加され、電圧変動の際にカップリング容量Ｃ１を介して検知電極１２Ｅの電位を変動させる。検知電極電位波形は検知電極１２Ｅの電位変動を示したものであり、検知電極電位(指なし)と、検知電極電位(指あり)との間に電圧差を生じさせることができる。
【００５３】
増幅用スイッチＳＷＢのゲート−ソース（ＧＳ）間電圧波形は検知電極１２Ｅで生じた電圧差が増幅用スイッチＳＷＢの動作点の差に反映されることを示している。ゲート−ソース（ＧＳ）間電圧(指なし)とゲート−ソース（ＧＳ）間電圧(指あり)とで電圧差が生じる。読み出しゲート線駆動波形は、読み出しゲート線ＲＧに印加され、読み出し用スイッチＳＷＣのゲ−ト電極端子に入力される。
【００５４】
この結果、パルスがオンレベルのタイミングでカップリングパルスの変動後の電位が増幅用スイッチＳＷＢ、および読み出し用スイッチＳＷＣを介して読み出し線ＲＯＬに出力される。読出し線出力電圧波形はこの電圧変動を示したものであり、出力電圧(指あり)と出力電圧(指なし)との間には電圧差が生じる。
【００５５】
センサ回路１２を駆動する場合、まず、タイミングコントローラＴＣＯＮ（あるいは外部に設けられた制御回路、あるいはＴＦＴ基板上に設けられた制御回路）は走査線駆動回路ＹＤを制御して、プリチャージゲート線ＰＧに印加する電圧をロー（Ｌ）レベルにしてプリチャージスイッチＳＷＡをオンさせる。タイミングコントローラＴＣＯＮ（あるいは外部に設けられた制御回路、あるいはＴＦＴ基板上に設けられた制御回路）は信号線駆動回路ＸＤを制御してプリチャージ線ＰＲＬにプリチャージ電圧を印加して、スイッチＳＷＡを介して検知電極１２Ｅにプリチャージ電圧を印加する。
【００５６】
同時に、タイミングコントローラＴＣＯＮ（あるいは外部に設けられた制御回路、あるいはＴＦＴ基板上に設けられた制御回路）は、読み出し線プリチャージゲート線ＰＲＧにローレベルの電圧を印加してプリチャージスイッチＳＷＤをオンさせ、プリチャージスイッチＳＷＤを介して読み出し線ＲＯＬに読み出し線プリチャージ電圧（例えば０Ｖ）を印加する。読み出し線電圧は０Ｖとなる。
【００５７】
次に、タイミングコントローラＴＣＯＮ（あるいは外部に設けられた制御回路、あるいはＴＦＴ基板上に設けられた制御回路）は、プリチャージスイッチＳＷＡ、ＳＷＤをオフさせた後、信号線駆動回路ＸＤを制御して、カップリングパルス線ＣＰＬをハイ（Ｈ）レベルとする。カップリングパルスがローレベルからハイレベルへ変化すると、カップリング容量Ｃ１により検知電極１２Ｅの電位に電圧が重畳される。このとき、検知電極１２Ｅに重畳される電圧の大きさは、検知電極１２Ｅに結合される容量によって異なる。
【００５８】
例えば、検知電極１２Ｅの上方の対向基板２０に指やペン先等が接触している場合には、検知電極１２Ｅと指との間に容量が生じる。検知電極１２Ｅの上方において指先やペン先等が接触している場合には、指先やペン先等が無い場合と比較して検知電極１２Ｅに重畳される電圧の大きさが小さくなる。
【００５９】
検知電極１２Ｅの電位に応じて、増幅用スイッチ（アンプ）ＳＷＢのオン抵抗が異なる。本実施形態では、検知電極１２Ｅの上方において指先やペン先等が接触している場合には増幅用スイッチ（アンプ）ＳＷＢのオン抵抗が低下し、検知電極１２Ｅの上方において指先やペン先等が接触していない場合には増幅用スイッチ（アンプ）ＳＷＢのオン抵抗が比較的高くなる。
【００６０】
次に、タイミングコントローラＴＣＯＮ（あるいは外部に設けられた制御回路、あるいはＴＦＴ基板上に設けられた制御回路）は走査線駆動回路ＹＤを制御して、読み出しゲート線ＲＧの電圧をローレベルとして読み出し用スイッチＳＷＣをオンさせる。検知電極１２Ｅの上方において指先やペン先等が接触している場合には、読み出し用スイッチＳＷＣがオンすると、増幅用スイッチ（アンプ）ＳＷＢおよび読み出し用スイッチＳＷＣを介してカップリングパルスが読み出し線ＲＯＬへ供給される方向に働く。
【００６１】
したがって、指先やペン先等が接触している場合には、読み出し線ＲＯＬの電位がプリチャージ電圧からカップリングパルス電位に向かって変化する。指先やペン先等が接触していない場合には、指先やペン先等が接触している場合よりも読み出し線ＲＯＬの電位の変化が小さくなる。
【００６２】
読み出し線ＲＯＬには、予め書き込まれた読み出し線プリチャージ信号が保持されており、読み出しゲート線ＲＧがオンすると同時に高電位側に向かって徐々に変動し始め、読み出し線出力期間Ｔｒｅａｄ内までは変動を持続するが、読み出しゲート線が再びオフすると、それ以降は一定の電圧が保持される。
【００６３】
そこで、読み出しゲートがオンしてからの出力期間Ｔｒｅａｄでの出力電圧(指あり)と出力電圧(指なし)との出力電圧差を検出することにより指先やペン先等が接触している位置を検出することが可能となる。
【００６４】
この方式の場合、出力期間Ｔｒｅａｄを大きくとる程出力電圧差は大きくなるので、検出感度が向上する。従って読み出し線出力期間Ｔｒｅａｄは可能な限り大きくとる方が検出性能が高くなり有利となる。
【００６５】
プリチャージ線ＰＲＬはセンサ回路１２ごとに独立している。そこでプリチャージ線ＰＲＬごとにプリチャージスイッチＳＷＡを個別に設け、その印加電圧（プリチャージ電圧）を個別に制御する。それによりセンサ回路１２のＳ／Ｎ（signal/noise）を個々に制御することが出来る。
【００６６】
図１０に、プリチャージ電圧Ｖｐｒｃとセンサ回路１２の出力電圧（読み出し線ＲＯＬの電圧）との関係の一例のグラフを示す。グラフは条件によって左右にシフトしているが、出力電圧が略６Ｖ以上８Ｖ以下でＳ／Ｎは最大になる。そこで、出力電圧を常に監視し、出力電圧が略６Ｖ以上８Ｖ以下になるようにプリチャージ電圧Ｖｐｒｃを調整することでＳ／Ｎが最大になるようにすることができる。個々のセンサ回路１２についてプリチャージ電圧を調整することで、全てのセンサ回路１２のＳ／Ｎを全て最大に維持することが可能となる。
【００６７】
図１１は、プリチャージ電圧Ｖｐｒｃの違いによるセンサ回路１２の出力電圧と出力時間との関係の一例を示したグラフである。図１２は、プリチャージ電圧Ｖｐｒｃを大きくした場合の、センサ回路１２の出力電圧と出力時間との関係の一例を示したグラフである。図１１および図１２のグラフを比較すると、プリチャージ電圧Ｖｐｒｃを大きくすることで、規程電圧Ｖ１に達するまでに時間を要していることがわかる。
【００６８】
出力時間は長いほどセンサ回路１２のＳ／Ｎは向上するが、本実施形態ではセンサ回路１２の読み出し線ＲＯＬは画素電極ＰＥへ映像信号を供給する信号線ＳＬを共有しているため、センサ回路１２の動作時間は有限である。そのため、むやみにプリチャージ電圧Ｖｐｒｃを大きくしてしまっては、センサ回路１２の動作時間内に接触の有無に関わらず、規程の電圧まで達しない場合があった。
【００６９】
そこで、例えば外部に設けられた制御回路で規程電圧Ｖ１に達する時間を常に監視し、プリチャージ電圧Ｖｐｒｃを最適にすることで、センサ回路１２の動作時間内で最大のＳ／Ｎを得る。個々のセンサ回路１２についてプリチャージ電圧Ｖｐｒｃを調整することで、全てのセンサ回路１２のＳ／Ｎを全て最大に維持することが可能となる。
【００７０】
また、全ての信号線ＳＬの電圧を調整することはプリチャージ電圧出力回路の個数が膨大になるので、コストアップの要因となる場合がある。そこで、ある程度の信号線ＳＬを束ねて、表示部ＤＹＰのエリアごとにプリチャージ電圧Ｖｐｒｃを調整することで、Ｓ／Ｎの最大化とコスト低減とを実現することができる。
【００７１】
図１３に、センサ回路１２の駆動のタイミングの一例を説明するための図を示す。図１３では、例えば、表示部ＤＹＰは６００行×８００列の表示画素ＰＸを含み、１５０×２００のセンサ回路１２が配置されている表示装置においてセンサ回路１２を駆動する場合を示している。
【００７２】
走査線駆動回路ＹＤおよび信号線駆動回路ＸＤは、１水平（１Ｈ）期間において、１行分の映像信号を画素電極ＰＥに書き込み、１垂直期間（１Ｖ）において、表示部ＤＹＰに表示される１画面分の映像信号を画素電極ＰＥに書き込むように制御される。１垂直期間は例えば１６．７msecであって、６００水平期間と垂直ブランク期間（Ｖブランク）とを含む。
【００７３】
本実施形態では、４水平期間（４Ｈ）において、まず４行分の映像信号を対応する画素電極ＰＥに書き込み、続いてセンサ回路１２を駆動する。走査線駆動回路ＹＤと信号線駆動回路ＸＤとは、４水平期間単位でこの動作を繰り返す。
【００７４】
センサ回路１２は、４行４列の表示画素ユニットＰＸＵに１つ配置されているため、４行の表示画素ＰＸを駆動する期間に１行のセンサ回路１２を駆動すると、１垂直期間において表示部ＤＹＰに配置された全部のセンサ回路１２を駆動することができる。
【００７５】
図１４に、センサ回路１２の駆動タイミングの他の例を説明するための図を示す。図１４に示す場合では、走査線駆動回路ＹＤと信号線駆動回路ＸＤとは、１垂直期間において、まず全部の画素電極ＰＥに順次映像信号を書き込み、続いて全てのセンサ回路１２を順次駆動する。
【００７６】
なお、センサ回路１２の駆動は、全ての垂直期間において行なわれてもよく、数垂直期間毎に行なってもよい。例えば、タッチパネル機能を停止するモードでは、センサ回路１２を駆動しないようにし、タッチパネル機能のスタンバイモードでは、数垂直期間毎にセンサ回路１２を駆動するように、走査線駆動回路ＹＤと信号線駆動回路ＸＤとを制御してもよい。
【００７７】
また、図１３では４水平期間で１度、１行分のセンサ回路１２を駆動し、図１４では１垂直期間で１度１行分のセンサ回路１２を駆動しているが、センサ回路１２を駆動するタイミングはこれらのタイミングに限られない。例えば、１垂直期間を２つの期間に分割し、１／２垂直期間のそれぞれにおいて映像信号の書き込みが終了した後にセンサ回路１２を駆動するようにしてもよい。この場合、偶数行目のセンサ回路１２と奇数行目のセンサ回路１２とを１／２垂直期間毎に交互に駆動する（インタレース駆動を行なう）ように走査線駆動回路ＹＤと信号線駆動回路ＸＤとが構成されてもよい。
【００７８】
図１５に、センサ回路１２、プリチャージゲート線ＰＧ、および、読み出しゲート線ＲＧの配置位置の例を概略的に示す。センサ回路１２は、表示画素ユニットＰＸＵが配列する４行４列のブロックＢＫ毎に１つ配置されている。センサ回路１２は、４行４列に配置された表示画素ユニットＰＸＵの３行目と４行目との間の領域に、走査線ＧＬが延びる方向と略平行な方向に並んで配置されている。
【００７９】
プリチャージゲート線ＰＧは、第１行のブロックＢＫにおいて並んで配置されたセンサ回路１２に沿って延びた第１枝配線ＰＧ１と、第１行の隣の第２行のブロックＢＫにおいて並んで配置されたセンサ回路１２に沿って延びた第２枝配線ＰＧ２と、を備えている。
【００８０】
読み出しゲート線ＲＧは、第１行のブロックＢＫにおいて並んで配置されたセンサ回路１２に沿って延びた第１枝配線ＲＧ１と、第１行の隣の第２行のブロックＢＫにおいて並んで配置されたセンサ回路１２に沿って延びた第２枝配線ＲＧ２と、を備えている。
【００８１】
このようにプリチャージゲート線ＰＧと読み出しゲート線ＲＧとを構成すると、走査線駆動回路ＹＤは、２行単位でセンサ回路１２を駆動することが可能となる。２行単位でセンサ回路１２を駆動すると、増幅能力が略２倍となりセンサ回路１２のＳ／Ｎ差を大きくすることができる。
【００８２】
図１６に、センサ回路１２、プリチャージゲート線ＰＧ、および、読み出しゲート線ＲＧの配置位置の他の例を概略的に示す。図１６に示す場合では、センサ回路１２の配置位置は図１５に示す場合と同じであり、プリチャージゲート線ＰＧと読み出しゲート線ＲＧとの配置が異なっている。
【００８３】
プリチャージゲート線ＰＧは、ブロックＢＫの各行において、１行目と２行目との表示画素ユニットＰＸＵの間の領域と、３行目と４行目の表示画素ユニットＰＸＵの間の領域とにおいて、走査線ＧＬと略平行な方向に延びた配線と、これらの配線の端部を接続する配線とによりループ状に構成されている。
【００８４】
同様に、読み出しゲート線ＲＧは、ブロックＢＫの各行において、１行目と２行目との表示画素ユニットＰＸＵの間の領域と、３行目と４行目の表示画素ユニットＰＸＵの間の領域とにおいて、走査線ＧＬと略平行な方向に延びた配線と、これらの配線の端部を接続する配線とによりループ状に構成されている。
【００８５】
このように、プリチャージゲート線ＰＧと読み出しゲート線ＲＧとを構成すると、配線左右端において信号の差が小さくなり、Ｓ／Ｎを向上させることができる。
【００８６】
図１７に、センサ回路１２、プリチャージゲート線ＰＧ、および、読み出しゲート線ＲＧの配置位置の他の例を概略的に示す。図１７に示す場合では、センサ回路１２の配置位置は図１５に示す場合と同じであり、プリチャージゲート線ＰＧと読み出しゲート線ＲＧとの配置が異なっている。
【００８７】
プリチャージゲート線ＰＧおよび読み出しゲート線ＲＧは、奇数行目のブロックＢＫに配置されたセンサ回路１２と、偶数行目のブロックＢＫに配置されたセンサ回路１２とで信号を供給する方向が異なっている。
【００８８】
プリチャージゲート線ＰＧおよび読み出しゲート線ＲＧは、奇数行目のブロックＢＫでは、３行目と４行目との表示画素ユニットＰＸＵの間の領域においてセンサ回路１２に沿って延びて配置されている。
【００８９】
偶数行目のブロックＢＫでは、プリチャージゲート線ＰＧおよび読み出しゲート線ＲＧは、１行目と２行目との表示画素ユニットＰＸＵの間の領域を経由して、列方向における反対側から３行目と４行目との表示画素ユニットＰＸＵの間の領域においてセンサ回路１２に沿って延びて配置されている。
【００９０】
このように、プリチャージゲート線ＰＧと読み出しゲート線ＲＧとを構成すると、列方向における表示部ＤＹＰの両端において信号の差が小さくなり、Ｓ／Ｎを向上させることができる。
【００９１】
図１８に、センサ回路１２、プリチャージゲート線ＰＧ、および、読み出しゲート線ＲＧの配置位置の他の例を概略的に示す。センサ回路１２は、表示画素ユニットＰＸＵが配列する４行４列のブロックＢＫ毎に１つ配置されている。センサ回路１２は、４行４列に配置された表示画素ユニットＰＸＵの１行目と２行目との間の領域、あるいは、３行目と４行目との間の領域に配置されている。
【００９２】
第１ブロックＢＫ１において、センサ回路１２が１行目と２行目との表示画素ユニットＰＸＵの間の領域に配置されている。第２ブロックＢＫ２では、センサ回路１２は３行目と４行目との表示画素ユニットＰＸＵの間の領域に配置される。第１ブロックＢＫ１と第２ブロックＢＫ２とは、信号線ＳＬが延びる方向（行方向）および走査線ＧＬが延びる方向（列方向）において交互に並んで配置されている。
【００９３】
プリチャージゲート線ＰＧは、ブロックＢＫの各行において、３行目と４行目との表示画素ユニットＰＸＵの間の領域において走査線ＧＬと略平行な方向に延びて、さらに、１行目と２行目との表示画素ユニットＰＸＵの間の領域において走査線ＧＬと略平行な方向に延びる、略Ｊ字状に配置されている。
【００９４】
同様に、読み出しゲート線ＲＧは、ブロックＢＫの各行において、３行目と４行目との表示画素ユニットＰＸＵの間の領域において走査線ＧＬと略平行な方向に延びて、さらに、１行目と２行目との表示画素ユニットＰＸＵの間の領域において走査線ＧＬと略平行な方向の延びる、略Ｊ字状に配置されている。
【００９５】
このように、センサ回路１２、プリチャージゲート線ＰＧ、および、読み出しゲート線ＲＧを配置すると、表示部ＤＹＰの左右端において信号の差が小さくなり、Ｓ／Ｎを向上させることができる。
【００９６】
図１９に、センサ回路１２、プリチャージゲート線ＰＧ、および、読み出しゲート線ＲＧの配置位置の他の例を概略的に示す。センサ回路１２は、表示画素ユニットＰＸＵが配列する４行４列のブロックＢＫ毎に１つ配置されている。センサ回路１２は、４行４列に配置された表示画素ユニットＰＸＵの１行目と２行目との間の領域、あるいは、３行目と４行目との間の領域に配置されている。
【００９７】
センサ回路１２は、奇数列目のブロックＢＫにおいて、１行目と２行目との表示画素ユニットＰＸＵの間の領域に配置されている。センサ回路１２は、偶数列目のブロックＢＫにおいて、３行目と４行目との表示画素ユニットＰＸＵの間の領域に配置されている。
【００９８】
プリチャージゲート線ＰＧは、奇数行目のブロックＢＫにおいて、３行目と４行目との表示画素ユニットＰＸＵの間の領域において走査線ＧＬと略平行な方向に延びて、さらに、１行目と２行目との表示画素ユニットＰＸＵの間の領域において走査線ＧＬと略平行な方向の延びる、略Ｊ字状に配置されている。偶数行目のブロックにおいて、プリチャージゲート線ＰＧは、１行目と２行目との表示画素ユニットＰＸＵの間の領域において走査線ＧＬと略平行な方向に延びて、さらに、３行目と４行目との表示画素ユニットＰＸＵの間の領域において走査線ＧＬと略平行な方向の延びる、略Ｊ字状に配置されている。
【００９９】
同様に、読み出しゲート線ＲＧは、奇数行目のブロックＢＫにおいて、３行目と４行目との表示画素ユニットＰＸＵの間の領域において走査線ＧＬと略平行な方向に延びて、さらに、１行目と２行目との表示画素ユニットＰＸＵの間の領域において走査線ＧＬと略平行な方向の延びる、略Ｊ字状に配置されている。偶数行目のブロックにおいて、読み出しゲート線ＲＧは、１行目と２行目との表示画素ユニットＰＸＵの間の領域において走査線ＧＬと略平行な方向に延びて、さらに、３行目と４行目との表示画素ユニットＰＸＵの間の領域において走査線ＧＬと略平行な方向の延びる、略Ｊ字状に配置されている。
【０１００】
このように、センサ回路１２、プリチャージゲート線ＰＧ、および、読み出しゲート線ＲＧを配置すると、表示部ＤＹＰの左右端において信号の差が小さくなり、Ｓ／Ｎを向上させることができる。
【０１０１】
次に、本発明の第２実施形態に係る表示装置および表示装置の駆動方法について図面を参照して説明する。なお、以下の説明において上述の第１実施形態に係る表示装置および表示装置の駆動方法と同様の構成については同一の符号を付して説明を省略する。
【０１０２】
本実施形態に係る表示装置では、指やペンの先端が接触しているか否かを、読み出し線ＲＯＬの電位が基準電圧に達するまでの時間により検出している。回路基板６０は、読み出し線ＲＯＬの電位が基準電圧に達するまでの時間を比較する比較器（図示せず）をさらに備えている。この点以外は上述の第１実施形態に係る表示装置と同様である。
【０１０３】
図２０に、本実施形態に係る表示装置において、読み出しゲート線ＲＧの駆動波形と、読み出し線ＲＯＬの出力電圧波形と、の一例を示す。読み出しゲート線ＲＧの駆動波形、および、読み出し線ＲＯＬの出力電圧波形は、図９で説明したものと同様である。
【０１０４】
本実施形態では、基準電圧ＶＡを設定し、読み出し線ＲＯＬの出力電圧波形の電圧値が基準電圧ＶＡに到達するまでに要する出力時間Ｔｏｕｔ１と、出力時間Ｔｏｕｔ２との出力時間差Ｔｄｉｆｆを検出している。
【０１０５】
信号線駆動回路ＸＤは、フレキシブル基板ＦＣ２を介して回路基板６０へ読み出し線ＲＯＬの出力電圧を出力する。回路基板６０は、出力電圧をＡ／Ｄ変換部ＡＤＣでデジタル信号に変換して外部信号源へ出力する。外部信号源が供給された出力電圧と基準電圧ＶＡとを比較して、出力時間Ｔｏｕｔ１および出力時間Ｔｏｕｔ２を検出して、出力時間差Ｔｄｉｆｆを算出する。
【０１０６】
このような検出方法を用いることによってＡ／Ｄ変換部ＡＤＣに入力される電圧を低電圧化できるため、画像読み取り装置の低コスト化が可能となる。
【０１０７】
図２１に、横軸にプリチャージ電圧Ｖｐｒｃ、縦軸に出力時間差Ｔｄｉｆｆをとって、出力時間差−プリチャージ電圧特性曲線の一例を示している。図２１に示すように、出力時間差−プリチャージ電圧特性曲線は下に凸の曲線であり、プリチャージ電圧Ｖｐｒｃが大きくなる程出力時間差Ｔｄｉｆｆが大きくなる。
【０１０８】
しかし、プリチャージ電圧Ｖｐｒｃが所定値以上となると、読み出し線ＲＯＬの電圧値が出力期間Ｔｒｅａｄ以内に基準電圧ＶＡに到達しないために、出力時間差Ｔｄｉｆｆが検出不可能となる。出力時間差Ｔｄｉｆｆを検出する限界が最大プリチャージ電圧であり、その時の出力時間差Ｔｄｉｆｆが、最大出力時間差である。
【０１０９】
すなわち、出力時間差Ｔｄｉｆｆが最大となる点がもっとも検出感度が高くなるため、プリチャージ電圧Ｖｐｒｃは、出力時間差−プリチャージ電圧特性曲線の最適制御ポイントＰに対応する値となるように制御することが望ましい。
【０１１０】
この具体的な制御方法としては、最初にプリチャージ電圧Ｖｐｒｃをプリチャージ電圧初期値に設定し、そこから徐々にプリチャージ電圧Ｖｐｒｃを増加させ、最終的に最大プリチャージ電圧に設定する方法が考えられる。
【０１１１】
このようにプリチャージ電圧Ｖｐｒｃの大きさを設定することによって、センサ回路１２の検出感度を最大限に高くすることが可能となる。
【０１１２】
図２２は、プリチャージ電圧Ｖｐｒｃを短時間で最適な値に設定するための手順の一例を説明するためのフローチャートである。まず、プリチャージ電圧初期値Ｖｐｒｃ（１）をプリチャージ線ＰＲＬに印加し（ステップＳＴ１）、続いて次のプリチャージ電圧Ｖｐｒｃ（２）（＝Ｖｐｒｃ（１）＋ΔＶｐｒｃ（１））を演算して値を設定する（ステップＳＴ２）。
【０１１３】
次に、プリチャージ電圧Ｖｐｒｃ（２）を、プリチャージ線ＰＲＬに印加し、（ステップＳＴ３）、プリチャージ電圧Ｖｐｒｃ（２）に対する出力時間(指あり)Ｔｏｕｔ１と出力時間(指なし)Ｔｏｕｔ２とを計算し、これらと読み出し線出力期間Ｔｒｅａｄと比較して（ステップＳＴ４）、読み出し線出力期間Ｔｒｅａｄよりも大きければ出力時間差Ｔｄｉｆｆを検出できないので、プリチャージ電圧増加分ΔＶｐｒｃ（１）を小さく設定し直して（ステップＳＴ５）、再度プリチャージ電圧Ｖｐｒｃ（２）を計算し直す（ステップＳＴ２）。
【０１１４】
一方、ステップＳＴ４において、出力時間(指あり)Ｔｏｕｔ１と出力時間(指なし)Ｔｏｕｔ２とが共に読み出し線出力期間Ｔｒｅａｄよりも小さければ、出力時間差Ｔｄｉｆｆを検出できるので、出力時間差Ｔｄｉｆｆのプリチャージ電圧Ｖｐｒｃ（２）に対する変化の割合を計算する（ステップＳＴ６）。
【０１１５】
ここで最適制御ポイントＰでの出力時間差変化率Ｔａｒｇｅｔを予め見積もっておき、ステップＳＴ６で計算した値ΔＴｄｉｆｆ／ΔＶｐｒｃとこの見積もり値Ｔａｒｇｅｔとを比較し（ステップＳＴ７）、両者の差が所定値（第１値）より小さい場合は（ステップＳＴ８）プリチャージ電圧増加分ΔＶｐｒｃを小さく設定し直し（ステップＳＴ９）、両者の差が所定値（第２値）以上の場合は（ステップＳＴ８）プリチャージ電圧増加分ΔＶｐｒｃを大きく設定し直し（ステップＳＴ１０）、その後プリチャージ電圧Ｖｐｒｃを計算し直す（ステップＳＴ１１）。
【０１１６】
ここで再度、ステップＳＴ６において出力時間差変化率を計算し直し、出力時間差変化率比較（ステップＳＴ７）から出力時間差変化率２次計算（ステップＳＴ６）までの一連の手順を何回か繰り返し、出力時間差変化率の計算値ΔＴｄｉｆｆ／ΔＶｐｒｃと最適制御ポイントＰでの出力時間差変化率の見積もり値Ｔａｒｇｅｔとの差がある所定の範囲（第１値以上第２値以下）となった場合、最大プリチャージ電圧に近づいた最終的なプリチャージ電圧Ｖｐｒｃを印加して設定を完了する。
【０１１７】
なお、出力時間差変化率２次計算（ステップＳＴ６）の最初の数回については、出力時間差変化率比較（ステップＳＴ７）にいきなり進まず、出力時間比較（ステップＳＴ４）まで戻るように構成してもよい。
【０１１８】
これは、プリチャージ電圧再設定の結果、出力時間(指あり)Ｔｏｕｔ１、或いは出力時間(指なし)Ｔｏｕｔ２が読み出し線出力期間Ｔｒｅａｄよりも大きくなってしまった場合、出力時間差変化率比較（ステップＳＴ７）において出力時間差変化率を計算できず、先の手順に進むことができなくなるためである。
【０１１９】
しかしながら、このル−プを毎回繰り返すと出力時間(指あり)Ｔｏｕｔ１、或いは出力時間(指なし)Ｔｏｕｔ２が読み出し線出力期間Ｔｒｅａｄよりも大きくなった場合にプリチャージ電圧初期設定（ステップＳＴ２）から出力時間比較（ステップＳＴ４）までのル−プを繰り返すことになり、設定に時間がかかってしまう。
【０１２０】
出力時間差変化率比較（ステップＳＴ７）から出力時間差変化率２次計算（ステップＳＴ６）までのル−プは、プリチャージ電圧初期設定（ステップＳＴ２）から出力時間比較（ステップＳＴ４）までのル−プを繰り返すことによる設定時間の無駄をできる限り短縮し、かつ出力時間差変化率比較（ステップＳＴ７）から出力時間差変化率２次計算（ステップＳＴ６）までのル−プ自身の繰り返し回数もできる限り少なくするために設けられたル−プであり、出力時間(指あり)Ｔｏｕｔ１、或いは出力時間(指なし)Ｔｏｕｔ２が読み出し線出力期間Ｔｒｅａｄよりも大きくならない範囲内でプリチャージ電圧を最大プリチャージ電圧になるべく近づけるようにプリチャージ電圧増加分の設定を調節できる。
【０１２１】
従って、本実施形態に係る表示装置によれば、プリチャージ電圧の制御方法を用いることにより、検出感度を短時間において最大限に高くすることが可能となる。
【０１２２】
以下、本発明の実施形態に係る表示装置について、他の構成例を説明する。
【０１２３】
図２３に表示装置の一構成例を示す。図２３に示す場合では、アレイ基板１０へ信号を供給する回路基板６１が、回路基板６０と対向する側の端部にフレキシブル基板を介して接続されている。回路基板６１には、タイミングコントローラＴＣＯＮが搭載されている。センサ回路１２の出力信号は、マルチプレクサＭＵＸを通してＡ／Ｄ変換部ＡＤＣに送信されてデジタル化された後、外部信号源へ出力される。外部信号源は、受信したデジタル信号から座標計算等を行なう。
【０１２４】
図２４に表示装置の他の構成例を示す。図２４に示す場合では、マルチプレクサＭＵＸ、Ｄ／Ａ変換部ＤＡＣ、比較器ＣＯＭＰ、メモリ、および、マイコンが１つのチップに搭載されて回路基板６０に配置されている。このように、センサ回路１２の出力処理に関する回路をワンチップにまとめてもよい。この場合、マイコンにて座標計算などをおこなって、外部信号源へ出力するように構成してもよい。
【０１２５】
図２５に表示装置の他の構成例を示す。図２５に示す場合では、回路基板６０にはマイコン、メモリ、および、タイミングコントローラＴＣＯＮが搭載され、センサ回路１２の出力信号をデジタル信号に変換するＡ／Ｄ変換回路（図示せず）および比較器がフレキシブル基板上のチップ（ＣＯＦ：Chip On Film）に搭載されている。センサ回路１２の出力信号は、フレキシブル基板上の比較器（コンパレータ）で基準電圧ＶＡと比較され、Ａ／Ｄ変換回路でデジタル信号に変換されて、マイコンへ送信される。マイコンは、受信したデジタル信号から座標計算を行い、検出された座標を外部信号源へ出力する。
【０１２６】
図２６に表示装置の他の構成例を示す。図２６に示す場合では、駆動回路と、センサ回路１２の出力信号をデジタル信号に変換するＡ／Ｄ変換回路および比較器と、が液晶表示パネルＰＮＬの透明絶縁性基板上に一体に形成されている（ＣＯＧ：Chip On Glass）。この場合、回路基板６０と外部信号源とはシリアルインタフェースにより接続され、センサ回路１２の出力信号のデジタル信号と映像信号とが通信される。
【０１２７】
なお、上記第１および第２実施形態に係る表示装置は、液晶表示装置であったが、本発明の表示装置は液晶表示装置に限定されない。例えば、本発明の表示装置は有機ＥＬ（Electroluminescence）表示装置であってもよい。
【０１２８】
また、上記第１および第２実施形態に係る表示装置は、ＦＦＳモードの液晶表示装置であったが、ＴＮ(Twisted Nematic)モード、ＶＭＷ（Versatile Mobile Window）モード、ＩＳＰモード、ＯＣＢ(Optically Compensated Bend)モード等のその他の表示モードを採用する液晶表示装置であってもよい。
【０１２９】
また、上記第１および第２実施形態に係る表示装置では、カラー表示タイプの表示装置について説明したが、本発明は、白黒表示タイプの表示装置にも適用可能である。その場合には、着色層が省略され、センサ回路１２は例えば４行１２列の表示画素ＰＸ毎に１つ配置されることとなる。
【０１３０】
なお、センサ回路１２は、読み出し用スイッチＳＷＣおよび読み出しゲート線ＲＧを省略してもよい。その場合には、増幅用スイッチＳＷＢのドレイン電極と読み出し線ＲＯＬとが電気的に接続される。
【０１３１】
読み出しスイッチＳＷＣが省略されることにより、そのゲート電極に印加される電圧を制御する読み出しゲート線ＲＧが不要となる。しかしながら、これでは、共通の読み出し線ＲＯＬから出力信号が取り出されるセンサ回路１２からの信号が同時に出力されてしまうことがある。
【０１３２】
そこで、読み出しスイッチＳＷＣを省略する場合には、信号線駆動回路ＸＤは、プリチャージ線ＰＲＬに供給される電圧と、カップリングパルスとを同位相で振動させるように構成される。すなわち、信号線駆動回路ＸＤは、検知電極１２Ｅからの出力信号を読み出すタイミング以外は、指などが接触し容量結合の強弱が変化し検知電極１２Ｅの電位が変化しても、検知電極１２Ｅに接続された読み出しスイッチＳＷＣがオフ状態のままであるようなゲート電極電位になるようにカップリング容量Ｃ１に供給されるパルス電圧を制御する。
【０１３３】
その結果、読み出しスイッチＳＷＣおよび読み出しゲート線ＲＧを省略した場合でも、センサ回路１２からの出力信号をその位置と関連付けた処理を行うことが可能となり、開口率の高い表示装置を提供することが可能となる。
【０１３４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【０１３５】
カップリングパルスは信号線ＳＬから供給しなくてもよく、例えばゲート線ＧＬと並行した配線を追加してカップリングパルス線としてもよい。
【０１３６】
センサ回路１２の検知電極１２Ｅはすべて同一でなくてもよい。例えば２つのセンサ回路１２にひとつの割合で検知電極１２Ｅのないセンサ（基準センサ）を設けてもよい。検知電極１２Ｅを備えたセンサと基準センサとのそれぞれの出力の差電圧を外部で演算し、所定の閾値を超えたか否かによりタッチ（接触）の有無を判別することができる。
【符号の説明】
【０１３７】
ＤＹＰ…表示部、ＰＮＬ…液晶表示パネル、ＬＱ…液晶層、ＹＤ…走査線駆動回路、ＸＤ…信号線駆動回路、１０…アレイ基板、１０Ａ…偏光板、１２…センサ回路、１２Ｅ…検知電極、２０…対向基板、２０Ａ…偏光板、ＰＸ…表示画素、ＰＸＵ…表示画素ユニット、ＰＥ…画素電極、ＳＷＰ…画素スイッチ、ＣＥ…共通電極、ＧＬ…走査線、ＳＬ…信号線、ＰＧ…プリチャージゲート線、ＲＧ…読み出しゲート線、ＣＰＬ…カップリングパルス線、ＰＣＬ…プリチャージ線、ＲＯＬ…読み出し線、ＰＲＬ…プリチャージ線、ＰＧ…プリチャージゲート線、ＳＷＡ…プリチャージスイッチ、Ｃ１…カップリング容量、ＳＷＢ…増幅用スイッチ、ＳＷＣ…読み出し用スイッチ、ＳＷＤ…プリチャージスイッチ、ＲＰＲ…読み出しプリチャージ線、ＰＲＧ…読み出し線プリチャージゲート線、ＰＲＬ…プリチャージ線、ＣＬ…枝配線、ＦＣ１、ＦＣ２…フレキシブル基板、ＴＣＯＮ…タイミングコントローラ、ＭＵＸ…マルチプレクサ、ＤＡＣ…Ｄ／Ａ変換部、ＡＤＣ…Ａ／Ｄ変換部、Ｉ／Ｆ…インタフェース部、ＣＯＭＰ…比較器（コンパレータ）、Ｔｒｅａｄ…出力期間、Ｖｐｒｅ…プリチャージ電圧、Ｖ１…規程電圧、Ｔｏｕｔ１、Ｔｏｕｔ２…出力時間、Ｔｄｉｆｆ…出力時間差、Ｐ…最適制御ポイント、Ｔａｒｇｅｔ…出力時間差変化率、Ｄ１…行方向（第１方向）、Ｄ２…列方向（第２方向）。
【図１】
0005740114.tif 000002
【図２】
0005740114.tif 000003
【図３】
0005740114.tif 000004
【図４】
0005740114.tif 000005
【図５】
0005740114.tif 000006
【図６】
0005740114.tif 000007
【図７】
0005740114.tif 000008
【図８】
0005740114.tif 000009
【図９】
0005740114.tif 000010
【図１０】
0005740114.tif 000011
【図１１】
0005740114.tif 000012
【図１２】
0005740114.tif 000013
【図１３】
0005740114.tif 000014
【図１４】
0005740114.tif 000015
【図１５】
0005740114.tif 000016
【図１６】
0005740114.tif 000017
【図１７】
0005740114.tif 000018
【図１８】
0005740114.tif 000019
【図１９】
0005740114.tif 000020
【図２０】
0005740114.tif 000021
【図２１】
0005740114.tif 000022
【図２２】
0005740114.tif 000023
【図２３】
0005740114.tif 000024
【図２４】
0005740114.tif 000025
【図２５】
0005740114.tif 000026
【図２６】
0005740114.tif 000027