(57)【特許請求の範囲】
【請求項１】
化合物半導体層と、
開口を有し、前記化合物半導体層上を覆う保護膜と、
前記開口を埋め込み、前記化合物半導体層上に乗り上げる形状の電極と
を含み、
前記保護膜は、酸素非含有の下層絶縁膜と、酸素含有の上層絶縁膜との積層構造を有しており、
前記開口は、前記下層絶縁膜に形成された第１の開口と、前記上層絶縁膜に形成された前記第１の開口よりも幅広の第２の開口とが連通してなり、
前記上層絶縁膜は、その表層に当該上層絶縁膜の他の部分よりも酸素含有率の高い薄膜が形成されており、
前記電極は、その一部が前記薄膜と接触していることを特徴とする化合物半導体装置。
【請求項２】
前記上層絶縁膜と前記電極との間に、両者が反応してなる酸化膜が形成されていることを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記酸化膜は、ＮｉＯ又はＣｕＯであることを特徴とする請求項２に記載の化合物半導体装置。
【請求項４】
前記上層絶縁膜は、ＳｉＯＮ，ＳｉＯ2，Ａｌ2Ｏ3から選ばれた少なくとも１種であることを特徴とする請求項１〜３のいずれか１項に記載の化合物半導体装置。
【請求項５】
前記上層絶縁膜は、ＮｉＯを含むことを特徴とする請求項１に記載の化合物半導体装置。
【請求項６】
前記上層絶縁膜は、前記電極の下部周辺のみに設けられていることを特徴とする請求項１〜５のいずれか１項に記載の化合物半導体装置。
【請求項７】
前記上層絶縁膜は、前記電極の片側のみに設けられていることを特徴とする請求項１〜６のいずれか１項に記載の化合物半導体装置。
【請求項８】
化合物半導体層上を覆うように、酸素非含有の下層絶縁膜と酸素含有の上層絶縁膜との積層構造を有する保護膜を形成する工程と、
前記下層絶縁膜に第１の開口を、前記上層絶縁膜に前記第１の開口よりも幅広の第２の開口を、前記第１の開口と前記第２の開口とが連通するように形成する工程と、
前記開口を埋め込み、前記化合物半導体層上に乗り上げる形状に電極を形成する工程と
を含み、
前記上層絶縁膜の表層に、当該上層絶縁膜の他の部分よりも酸素含有率の高い薄膜を形成し、
前記電極を、その一部が前記薄膜と接触するように形成することを特徴とする化合物半導体装置の製造方法。
【請求項９】
前記上層絶縁膜と前記電極との間に、両者が反応してなる酸化膜が形成されることを特徴とする請求項８に記載の化合物半導体装置の製造方法。
【請求項１０】
前記上層絶縁膜は、ＮｉＯを含むことを特徴とする請求項８に記載の化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
窒化物半導体装置は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスとしての開発が活発に行われている。窒化物半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。特に、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、高耐圧及び高出力が実現できる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−３５９２５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ等の高出力高周波用の窒化物半導体装置では、高電圧下で動作させる際の問題点の１つとして、電流コラプス現象が挙げられる。この電流コラプスは、高電圧印加によりオン抵抗が増大する現象のことを指し、電子が半導体結晶中や半導体/絶縁膜界面等にトラップされ、その領域の２ＤＥＧ濃度が減少することにより起こるとされている。電流コラプス現象を抑制するための１つの手法として、フィールドプレート構造が広く知られている。例えば、ゲート電極をいわゆるオーバーハング形状に形成することにより、電流コラプス現象の抑制に効果があることが知られている。
【０００５】
しかしながら、上記のフィールドプレート構造のみでは充分に電流コラプス現象を抑制することは難しく、特に高電圧動作時に顕著に電流コラプスが起きてしまう問題点があり、更なる電流コラプス抑制手法が望まれている。
【０００６】
本発明は、上記の課題に鑑みてなされたものであり、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
化合物半導体装置の一態様は、化合物半導体層と、開口を有し、前記化合物半導体層上を覆う保護膜と、前記開口を埋め込み、前記化合物半導体層上に乗り上げる形状の電極とを含み、前記保護膜は、酸素非含有の下層絶縁膜と、酸素含有の上層絶縁膜との積層構造を有しており、前記開口は、前記下層絶縁膜に形成された第１の開口と、前記上層絶縁膜に形成された前記第１の開口よりも幅広の第２の開口とが連通してなり、前記上層絶縁膜は、その表層に当該上層絶縁膜の他の部分よりも酸素含有率の高い薄膜が形成されており、前記電極は、その一部が前記薄膜と接触している。
【０００８】
化合物半導体装置の製造方法の一態様は、化合物半導体層上を覆うように、酸素非含有の下層絶縁膜と酸素含有の上層絶縁膜との積層構造を有する保護膜を形成する工程と、前記下層絶縁膜に第１の開口を、前記上層絶縁膜に前記第１の開口よりも幅広の第２の開口を、前記第１の開口と前記第２の開口とが連通するように形成する工程と、前記開口を埋め込み、前記化合物半導体層上に乗り上げる形状に電極を形成する工程とを含み、前記上層絶縁膜の表層に、当該上層絶縁膜の他の部分よりも酸素含有率の高い薄膜を形成し、前記電極を、その一部が前記薄膜と接触するように形成する。
【発明の効果】
【０００９】
上記の諸態様によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高い化合物半導体装置が得られる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図２】図１に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図３】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの電流−電圧特性について調べた実験結果を示す特性図である。
【図４】第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図５】第３の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図６】第４の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図７】図６に引き続き、第４の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図８】第５の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図９】図８に引き続き、第５の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図１０】第６の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図１１】図１０に引き続き、第６の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図１２】第７の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図１３】図１２に引き続き、第７の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図１４】第８の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図１５】図１４に引き続き、第８の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図１６】第９の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図１７】図１６に引き続き、第９の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図１８】第１０の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図１９】図１８に引き続き、第１０の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図２０】第１１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図２１】図２０に引き続き、第１１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図２２】第１２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図２３】図２２に引き続き、第１２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図２４】第１３の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図２５】図２４に引き続き、第１３の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図２６】第１４の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図２７】第１５の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図２８】図２７に引き続き、第１５の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図２９】第１６の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図３０】図２９に引き続き、第１６の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【図３１】第１７の実施形態による電源装置の概略構成を示す結線図である。
【図３２】第１８の実施形態による高周波増幅器の概略構成を示す結線図である。
【発明を実施するための形態】
【００１１】
以下、諸実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、化合物半導体装置の構成について、その製造方法と共に説明する。
なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
【００１２】
（第１の実施形態）
本実施形態では、化合物半導体装置としてショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１及び図２は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【００１３】
先ず、図１（ａ）に示すように、成長用基板として例えば半絶縁性のＳｉＣ基板１上に、化合物半導体の積層構造である化合物半導体層２を形成する。成長用基板としては、ＳｉＣ基板の代わりに、Ｓｉ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
化合物半導体層２は、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、及び電子供給層２ｄを有して構成される。
【００１４】
完成したＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、その動作時において、電子走行層２ｂの電子供給層２ｄ（正確には中間層２ｃ）との界面近傍に２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層２ｂ及び電子供給層２ｄの自発分極と相俟って、電子走行層２ｂの化合物半導体（ここではＧａＮ）と電子供給層２ｄの化合物半導体（ここではＡｌＧａＮ）との格子定数の相違に起因した歪みによるピエゾ分極に基づいて生成される。
【００１５】
詳細には、ＳｉＣ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
ＳｉＣ基板１上に、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、及び電子供給層２ｄとなる各化合物半導体を順次成長する。バッファ層２ａは、Ｓｉ基板１上に、ＡｌＮを０．１μｍ程度の厚みに成長することで形成される。電子走行層２ｂは、ｉ（インテンショナリ・アンドープ）−ＧａＮを１μｍ程度〜３μｍ程度の厚みに成長することで形成される。中間層２ｃは、ｉ−ＡｌＧａＮを５ｎｍ程度の厚みに成長することで形成される。電子供給層２ｄは、ｎ−ＡｌＧａＮを３０ｎｍ程度の厚みに成長することで形成される。中間層２ｃは形成しない場合もある。電子供給層は、ｉ−ＡｌＧａＮを形成するようにしても良い。
【００１６】
ＧａＮの成長には、原料ガスとしてＧａ源であるトリメチルガリウム（ＴＭＧａ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＡｌＧａＮの成長には、原料ガスとしてＴＭＡｌガス、ＴＭＧａガス及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、ＴＭＡｌガス、ＴＭＧａガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１００ｓｃｃｍ〜１０ｓｌｍ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
【００１７】
ＡｌＧａＮをｎ型として成長する際、即ち電子供給層２ｄ（ｎ−ＡｌＧａＮ）の形成には、ｎ型不純物をＡｌＧａＮの原料ガスに添加する。ここでは、例えばＳｉを含む例えばシラン（ＳｉＨ4）ガスを所定の流量で原料ガスに添加し、ＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば２×１０18／ｃｍ3程度とする。
【００１８】
続いて、素子分離構造を形成する。
詳細には、化合物半導体層２の素子分離領域に例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体層２及びＳｉＣ基板１の表層部分に素子分離構造が形成される。素子分離構造により、化合物半導体層２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。
【００１９】
続いて、図１（ｂ）に示すように、ソース電極３及びドレイン電極４を形成する。
電極材料として例えばＴａ／Ａｌ（下層がＴａ、上層がＡｌ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体層２上に塗布し、ソース電極及びドレイン電極の各形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｔａ／Ａｌを堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃、例えば５５０℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２ｄとオーミックコンタクトさせる。以上により、Ｔａ／Ａｌからなるソース電極３及びドレイン電極４が形成される。
【００２０】
続いて、図１（ｃ）に示すように、化合物半導体層２の表面を保護するパッシベーション膜を形成する。
パッシベーション膜は、酸素を含有しない（酸素非含有の）下層絶縁膜、ここではＳｉＮ（Ｓｉ3Ｎ4）膜５と、酸素を含有する（酸素含有の）上層絶縁膜、ここではＳｉＯＮ膜６との積層構造とされる。
【００２１】
詳細には、化合物半導体層２の全面にＳｉＮを、プラズマＣＶＤ法又はスパッタ法等により例えば２ｎｍ程度〜２００ｎｍ、例えば２０ｎｍ程度の厚みに堆積し、ＳｉＮ膜５を形成する。引き続き、ＳｉＮ膜５上にＳｉＯＮを、プラズマＣＶＤ法又はスパッタ法等により例えば２ｎｍ程度〜２００ｎｍ、例えば２０ｎｍ程度の厚みに堆積し、ＳｉＯＮ膜６を形成する。以上により、ＳｉＮ膜５及びＳｉＯＮ膜６が積層されてなるパッシベーション膜が形成される。
【００２２】
続いて、図２（ａ）に示すように、ＳｉＯＮ膜６に開口６ａを形成する。
詳細には、ＳｉＯＮ膜６の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、ＳｉＯＮ膜６のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、ＳｉＯＮ膜６を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。このとき、ＳｉＯＮ膜６と共にＳｉＮ膜５の表層を若干エッチングしても構わない。これにより、ＳｉＯＮ膜６のゲート電極の形成予定位置に開口６ａが形成される。
レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
【００２３】
続いて、図２（ｂ）に示すように、ＳｉＮ膜５に開口５ａを形成する。
詳細には、開口６ａから露出するＳｉＮ膜５上を含むＳｉＯＮ膜６の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、開口６ａ内におけるＳｉＮ膜５のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、ＳｉＮ膜５を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、ＳｉＮ膜５のゲート電極の形成予定位置に開口５ａが形成される。ＳｉＯＮ膜６の開口６ａは、ＳｉＮ膜５の開口５ａよりも幅広となる。開口５ａ，６ａが連通し、ゲート電極を形成するための開口が形成される。
レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
【００２４】
続いて、図２（ｃ）に示すように、ゲート電極７を形成する。
電極材料として例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを開口５ａ，６ａ内を含むＳｉＯＮ膜６上に塗布し、開口５ａ，６ａを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｎｉ／Ａｕを堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。これにより、開口５ａ，６ａ内をゲートメタルで埋め込み化合物半導体層２の表面とショットキー接触する、ゲート電極７が形成される。
【００２５】
ゲート電極７は、開口５ａ，６ａ内を埋め込みＳｉＯＮ膜６上に乗り上げるＮｉと、Ｎｉ上に堆積したＡｕとから、いわゆるオーバーハング形状に形成される。ＳｉＯＮ膜６表面の開口６ａの周辺におけるゲート電極７のＮｉとの接触部分では、ＳｉＯＮ膜６の酸素とゲート電極７のオーバーハング部分のＮｉとが反応し、薄い酸化膜であるＮｉＯ層７ａが形成される。
【００２６】
しかる後、ソース電極３及びドレイン電極４、ゲート電極７の電気的接続等の諸工程を経て、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００２７】
本実施形態では、パッシベーション膜が酸素非含有のＳｉＮ膜５と、酸素含有のＳｉＯＮ膜６との積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。ショットキー面となる化合物半導体層２の表面は、酸素非含有のＳｉＮ膜５で直接的に覆われており、ＳｉＮ膜５が主に保護膜としての機能を果たす。酸素含有のＳｉＯＮ膜６はＳｉＮ膜５によりショットキー面から離間しているため、ショットキー面に対して影響を及ぼす懸念はない。ＳｉＮ膜５の開口５ａと、開口５ａよりも幅広のＳｉＯＮ膜６の開口６ａとが連通し、開口５ａ，６ａからなる開口内を埋め込むようにオーバーハング形状のゲート電極７が形成される。この構成では、ゲート電極７は、開口５ａを充填する部分、開口６ａを充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造（ここでは３段構造）に形成され、高電圧動作時の電界集中点が分散される。
【００２８】
更に本実施形態では、ＳｉＯＮ膜６の酸素とゲート電極７のオーバーハング部分のＮｉとが反応してＮｉＯ層７ａが形成される。ＮｉＯはｐ型酸化物半導体として機能する。ゲート電極７のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極７中で、ドレイン電極４に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたｐ型酸化物半導体であるＮｉＯ層７ａの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。
【００２９】
ここで、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの電流−電圧特性について調べた実験について説明する。本実施形態の比較例として、パッシベーション膜がＳｉＮの単層からなる従来のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示する。
実験結果を図３に示す。（ａ）が比較例、（ｂ）が本実施形態である。比較例では、50Ｖのバイアスストレスにより、オン抵抗が増大しており、電流コラプスが大きい。これに対して本実施形態では、オン抵抗の増加が非常に小さく、効果的に電流コラプスを抑制できることが確認された。
【００３０】
以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
【００３１】
（第２の実施形態）
以下、第２の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて説明する。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図４は、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【００３２】
先ず、第１の実施形態の図１（ａ）〜図２（ａ）の諸工程を経て、図４（ａ）に示すように、ＳｉＯＮ膜６に開口６ａを形成する。
を形成する。
【００３３】
続いて、図４（ｂ）に示すように、ＳｉＯＮ膜６及び電子供給層２ｄに溝１１を形成する。
詳細には、開口６ａから露出するＳｉＮ膜５上を含むＳｉＯＮ膜６の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、開口６ａ内におけるＳｉＮ膜５のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用い、ＳｉＮ膜５及び電子供給層２ｄの表層まで、例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、電子供給層２ｄ及びＳｉＮ膜５のゲート電極の形成予定位置に、ＳｉＮ膜５を貫通して電子供給層２ｄの表層まで掘る溝１１が形成される。ＳｉＯＮ膜６の開口６ａは、溝１１よりも幅広となる。溝１１及び開口６ａが連通し、ゲート電極を形成するための電極溝が形成される。
レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
【００３４】
続いて、図４（ｃ）に示すように、ゲート電極１２を形成する。
電極材料として例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを溝１１及び開口６ａ内を含むＳｉＯＮ膜６上に塗布し、溝１１及び開口６ａを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｎｉ／Ａｕを堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。これにより、溝１１及び開口６ａ内をゲートメタルで埋め込み化合物半導体層２の表面とショットキー接触する、ゲート電極１２が形成される。
【００３５】
ゲート電極１２は、溝１１及び開口６ａ内を埋め込みＳｉＯＮ膜６上に乗り上げるＮｉと、Ｎｉ上に堆積したＡｕとから、いわゆるオーバーハング形状に形成される。ＳｉＯＮ膜６表面の開口６ａの周辺におけるゲート電極１２のＮｉとの接触部分では、ＳｉＯＮ膜６の酸素とゲート電極１２のオーバーハング部分のＮｉとが反応し、薄い酸化膜であるＮｉＯ層７ａが形成される。
【００３６】
しかる後、ソース電極３及びドレイン電極４、ゲート電極１２の電気的接続等の諸工程を経て、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００３７】
本実施形態では、パッシベーション膜が酸素非含有のＳｉＮ膜５と、酸素含有のＳｉＯＮ膜６との積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。ショットキー面となる化合物半導体層２の表面は、酸素非含有のＳｉＮ膜５で直接的に覆われており、ＳｉＮ膜５が主に保護膜としての機能を果たす。酸素含有のＳｉＯＮ膜６はＳｉＮ膜５によりショットキー面から離間しているため、ショットキー面に対して影響を及ぼす懸念はない。電子供給層２ｄ及びＳｉＮ膜５の溝１１と、開口５ａよりも幅広のＳｉＯＮ膜６の開口６ａとが連通し、溝１１及び開口６ａからなる電極溝内を埋め込むようにオーバーハング形状のゲート電極１２が形成される。この構成では、ゲート電極１２は、溝１１を充填する部分、開口６ａを充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造（ここでは３段構造）に形成され、高電圧動作時の電界集中点が分散される。
【００３８】
更に本実施形態では、ＳｉＯＮ膜６の酸素とゲート電極１２のオーバーハング部分のＮｉとが反応してＮｉＯ層１２ａが形成される。ＮｉＯはｐ型酸化物半導体として機能する。ゲート電極１２のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極１２中で、ドレイン電極４に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたｐ型酸化物半導体であるＮｉＯ層１２ａの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。
【００３９】
更に本実施形態では、溝１１の一環として電子供給層２ｄにも溝部が形成され、ゲート電極１２の最下部が当該溝部に形成される。これにより、電源のオフ時にゲート電流が流れない、いわゆるノーマリ・オフの実現に寄与すると共に、ゲート電極１２における電界集中が更に緩和される。
【００４０】
以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
【００４１】
（第３の実施形態）
以下、第３の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて説明する。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図５は、第３の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【００４２】
先ず、第１の実施形態の図１（ａ）〜図２（ａ）の諸工程を経て、図５（ａ）に示すように、ＳｉＯＮ膜６に開口６ａを形成する。
を形成する。
【００４３】
続いて、図５（ｂ）に示すように、ゲート電極１３を形成する。
電極材料として例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを開口６ａ内を含むＳｉＯＮ膜６上に塗布し、開口６ａを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｎｉ／Ａｕを堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。これにより、開口６ａ内をゲートメタルで埋め込むように、化合物半導体層２上でＳｉＮ膜５を介してゲート電極１３が形成される。ＳｉＮ膜５は、パッシベーション膜であると共にゲート絶縁膜としても機能する。
【００４４】
ゲート電極１３は、開口６ａ内を埋め込みＳｉＯＮ膜６上に乗り上げるＮｉと、Ｎｉ上に堆積したＡｕとから、いわゆるオーバーハング形状に形成される。ＳｉＯＮ膜６表面の開口６ａの周辺におけるゲート電極１３のＮｉとの接触部分では、ＳｉＯＮ膜６の酸素とゲート電極１３のオーバーハング部分のＮｉとが反応し、薄い酸化膜であるＮｉＯ層１３ａが形成される。
【００４５】
しかる後、ソース電極３及びドレイン電極４、ゲート電極１３の電気的接続等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００４６】
本実施形態では、パッシベーション膜が酸素非含有のＳｉＮ膜５と、酸素含有のＳｉＯＮ膜６との積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。化合物半導体層２の表面は、酸素非含有のＳｉＮ膜５で直接的に覆われており、ＳｉＮ膜５が主に保護膜としての機能を果たす。酸素含有のＳｉＯＮ膜６はＳｉＮ膜５により化合物半導体層２の表面から離間しているため、当該表面に対して影響を及ぼす懸念はない。ＳｉＯＮ膜６の開口６ａ内を埋め込むようにオーバーハング形状のゲート電極１３が形成される。この構成では、ゲート電極１３は、開口６ａを充填する部分及びオーバーハング部分の徐々に幅広となる多段構造（ここでは２段構造）に形成され、高電圧動作時の電界集中点が分散される。
【００４７】
更に本実施形態では、ＳｉＯＮ膜６の酸素とゲート電極１３のオーバーハング部分のＮｉとが反応してＮｉＯ層１３ａが形成される。ＮｉＯはｐ型酸化物半導体として機能する。ゲート電極１３のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極１３中で、ドレイン電極４に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたｐ型酸化物半導体であるＮｉＯ層１３ａの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。
【００４８】
更に本実施形態では、２層構造のパッシベーション膜において、下層のＳｉＮ膜５は、パッシベーション膜であると共に、ゲート絶縁膜としても機能する。この構成では、２層構造のパッシベーション膜とは別にゲート絶縁膜を形成する工程が削減すると共に、所期のＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００４９】
以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
【００５０】
（第４の実施形態）
以下、第４の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて説明する。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図６及び図７は、第４の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【００５１】
先ず、第１の実施形態の図１（ａ），（ｂ）の諸工程を経て、図６（ａ）に示すように、化合物半導体層２上にソース電極３及びドレイン電極４を形成する。
【００５２】
続いて、図６（ｂ）に示すように、ゲート絶縁膜１４を形成する。
詳細には、化合物半導体積層構造２上に絶縁材料として、酸素非含有の絶縁物、例えばＡｌＮを堆積する。ＡｌＮは、例えば原子層堆積法（Atomic Layer Deposition：ＡＬＤ法）により、厚みが膜厚２ｎｍ〜１００ｎｍ程度、ここでは例えば１０ｎｍ程度となるように、ＡｌＮを堆積する。これにより、ゲート絶縁膜１４が形成される。
【００５３】
なお、ＡｌＮの堆積は、ＡＬＤ法の代わりに、例えばプラズマＣＶＤ法又はスパッタ法等で行うようにしても良い。また、ＡｌＮを堆積する代わりに、Ａｌの窒化物を用いても良い。それ以外にも、Ｓｉ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
【００５４】
続いて、図６（ｃ）に示すように、化合物半導体層２の表面を保護するパッシベーション膜を形成する。
パッシベーション膜は、酸素を含有しない（酸素非含有の）下層絶縁膜、ここではＳｉＮ（Ｓｉ3Ｎ4）膜５と、酸素を含有する（酸素含有の）上層絶縁膜、ここではＳｉＯＮ膜６との積層構造とされる。
【００５５】
詳細には、ゲート絶縁膜１４上にＳｉＮを、プラズマＣＶＤ法又はスパッタ法等により例えば２ｎｍ程度〜２００ｎｍ、例えば２０ｎｍ程度の厚みに堆積し、ＳｉＮ膜５を形成する。引き続き、ＳｉＮ膜５上にＳｉＯＮを、プラズマＣＶＤ法又はスパッタ法等により例えば２ｎｍ程度〜２００ｎｍ、例えば２０ｎｍ程度の厚みに堆積し、ＳｉＯＮ膜６を形成する。以上により、ＳｉＮ膜５及びＳｉＯＮ膜６が積層されてなるパッシベーション膜が形成される。
【００５６】
続いて、図７（ａ）に示すように、ＳｉＯＮ膜６に開口６ａを形成する。
詳細には、ＳｉＯＮ膜６の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、ＳｉＯＮ膜６のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、ＳｉＯＮ膜６を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。このとき、ＳｉＯＮ膜６と共にＳｉＮ膜５の表層を若干エッチングしても構わない。これにより、ＳｉＯＮ膜６のゲート電極の形成予定位置に開口６ａが形成される。
レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
【００５７】
続いて、図７（ｂ）に示すように、ＳｉＮ膜５に開口５ａを形成する。
詳細には、開口６ａから露出するＳｉＮ膜５上を含むＳｉＯＮ膜６の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、開口６ａ内におけるＳｉＮ膜５のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、ＳｉＮ膜５を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、ＳｉＮ膜５のゲート電極の形成予定位置に開口５ａが形成される。ＳｉＯＮ膜６の開口６ａは、ＳｉＮ膜５の開口５ａよりも幅広となる。開口５ａ，６ａが連通し、ゲート電極を形成するための開口が形成される。
レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
【００５８】
続いて、図７（ｃ）に示すように、ゲート電極１５を形成する。
電極材料として例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを開口５ａ，６ａ内を含むＳｉＯＮ膜６上に塗布し、開口５ａ，６ａを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｎｉ／Ａｕを堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。これにより、開口５ａ，６ａ内をゲートメタルで埋め込むように、化合物半導体層２上でゲート絶縁膜１４を介してゲート電極１５が形成される。
【００５９】
ゲート電極１５は、開口５ａ，６ａ内を埋め込みＳｉＯＮ膜６上に乗り上げるＮｉと、Ｎｉ上に堆積したＡｕとから、いわゆるオーバーハング形状に形成される。ＳｉＯＮ膜６表面の開口６ａの周辺におけるゲート電極１５のＮｉとの接触部分では、ＳｉＯＮ膜６の酸素とゲート電極１５のオーバーハング部分のＮｉとが反応し、薄い酸化膜であるＮｉＯ層１５ａが形成される。
【００６０】
しかる後、ソース電極３及びドレイン電極４、ゲート電極１５の電気的接続等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００６１】
本実施形態では、パッシベーション膜が酸素非含有のＳｉＮ膜５と、酸素含有のＳｉＯＮ膜６との積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適であり、ＳｉＮ膜５がＡｌＮのゲート絶縁膜１４と共に主に保護膜としての機能を果たす。酸素含有のＳｉＯＮ膜６はゲート絶縁膜１４及びＳｉＮ膜５により化合物半導体層２の表面から離間しているため、当該表面に対して影響を及ぼす懸念はない。ＳｉＮ膜５の開口５ａと、開口５ａよりも幅広のＳｉＯＮ膜６の開口６ａとが連通し、開口５ａ，６ａからなる開口内を埋め込むようにオーバーハング形状のゲート電極１５が形成される。この構成では、ゲート電極１５は、開口５ａを充填する部分、開口６ａを充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造（ここでは３段構造）に形成され、高電圧動作時の電界集中点が分散される。
【００６２】
更に本実施形態では、ＳｉＯＮ膜６の酸素とゲート電極１５のオーバーハング部分のＮｉとが反応してＮｉＯ層１５ａが形成される。ＮｉＯはｐ型酸化物半導体として機能する。ゲート電極１５のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極１５中で、ドレイン電極４に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたｐ型酸化物半導体であるＮｉＯ層１５ａの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。
【００６３】
更に本実施形態では、ゲート絶縁膜１４は、ゲート絶縁膜であると共にパッシベーション膜としても機能し、所期のＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００６４】
以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
【００６５】
（第５の実施形態）
以下、第５の実施形態によるＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて説明する。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図８及び図９は、第５の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【００６６】
先ず、第１の実施形態の図１（ａ），（ｂ）の諸工程を経て、化合物半導体層２上にソース電極３及びドレイン電極４を形成する。
【００６７】
続いて、図８（ａ）に示すように、電子供給層２ｄに溝２ｄａを形成する。
詳細には、電子供給層２ｄ上にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、電子供給層２ｄのゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電子供給層２ｄの表層を、例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、電子供給層２ｄの表層におけるゲート電極の形成予定位置に溝１１が形成される。
レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
【００６８】
続いて、図８（ｂ）に示すように、ゲート絶縁膜１４を形成する。
詳細には、溝１１の内壁面を含む化合物半導体積層構造２上に絶縁材料として、酸素非含有の絶縁物、例えばＡｌＮを堆積する。ＡｌＮは、例えば原子層堆積法（Atomic Layer Deposition：ＡＬＤ法）により、厚みが膜厚２ｎｍ〜１００ｎｍ程度、ここでは例えば１０ｎｍ程度となるように、ＡｌＮを堆積する。これにより、ゲート絶縁膜１４が形成される。
【００６９】
なお、ＡｌＮの堆積は、ＡＬＤ法の代わりに、例えばプラズマＣＶＤ法又はスパッタ法等で行うようにしても良い。また、ＡｌＮを堆積する代わりに、Ａｌの窒化物を用いても良い。それ以外にも、Ｓｉ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
【００７０】
続いて、図８（ｃ）に示すように、化合物半導体層２の表面を保護するパッシベーション膜を形成する。
パッシベーション膜は、酸素を含有しない（酸素非含有の）下層絶縁膜、ここではＳｉＮ（Ｓｉ3Ｎ4）膜５と、酸素を含有する（酸素含有の）上層絶縁膜、ここではＳｉＯＮ膜６との積層構造とされる。
【００７１】
詳細には、ゲート絶縁膜１４上にＳｉＮを、プラズマＣＶＤ法又はスパッタ法等により例えば２ｎｍ程度〜２００ｎｍ、例えば２０ｎｍ程度の厚みに堆積し、ＳｉＮ膜５を形成する。引き続き、ＳｉＮ膜５上にＳｉＯＮを、プラズマＣＶＤ法又はスパッタ法等により例えば２ｎｍ程度〜２００ｎｍ、例えば２０ｎｍ程度の厚みに堆積し、ＳｉＯＮ膜６を形成する。以上により、ＳｉＮ膜５及びＳｉＯＮ膜６が積層されてなるパッシベーション膜が形成される。
【００７２】
続いて、図９（ａ）に示すように、ＳｉＯＮ膜６に開口６ａを形成する。
詳細には、ＳｉＯＮ膜６の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、ＳｉＯＮ膜６のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、ＳｉＯＮ膜６を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。このとき、ＳｉＯＮ膜６と共にＳｉＮ膜５の表層を若干エッチングしても構わない。これにより、ＳｉＯＮ膜６のゲート電極の形成予定位置に開口６ａが形成される。開口６ａは、電子供給層２ｄの溝２ｄａよりも幅広とされる。
レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
【００７３】
続いて、図９（ｂ）に示すように、ＳｉＮ膜５に開口５ａを形成する。
詳細には、開口６ａから露出するＳｉＮ膜５上を含むＳｉＯＮ膜６の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、開口６ａ内におけるＳｉＮ膜５のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、ＳｉＮ膜５を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、ＳｉＮ膜５のゲート電極の形成予定位置に開口５ａが形成される。ＳｉＯＮ膜６の開口６ａは、ＳｉＮ膜５の開口５ａよりも幅広となる。ゲート絶縁膜１４を介した溝２ｄａ、開口５ａ，６ａが連通し、ゲート電極を形成するための電極溝が形成される。
レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
【００７４】
続いて、図９（ｃ）に示すように、ゲート電極１６を形成する。
電極材料として例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを開口５ａ，６ａ内を含むＳｉＯＮ膜６上に塗布し、電極溝を含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｎｉ／Ａｕを堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。これにより、電極溝内をゲートメタルで埋め込むように、化合物半導体層２上でゲート絶縁膜１４を介してゲート電極１６が形成される。
【００７５】
ゲート電極１６は、ゲート絶縁膜１４を介した溝２ｄａ、開口５ａ，６ａ内を埋め込みＳｉＯＮ膜６上に乗り上げるＮｉと、Ｎｉ上に堆積したＡｕとから、いわゆるオーバーハング形状に形成される。ＳｉＯＮ膜６表面の開口６ａの周辺におけるゲート電極１６のＮｉとの接触部分では、ＳｉＯＮ膜６の酸素とゲート電極１６のオーバーハング部分のＮｉとが反応し、薄い酸化膜であるＮｉＯ層１６ａが形成される。
【００７６】
しかる後、ソース電極３及びドレイン電極４、ゲート電極１６の電気的接続等の諸工程を経て、ＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００７７】
本実施形態では、パッシベーション膜が酸素非含有のＳｉＮ膜５と、酸素含有のＳｉＯＮ膜６との積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適であり、ＳｉＮ膜５がＡｌＮのゲート絶縁膜１４と共に主に保護膜としての機能を果たす。酸素含有のＳｉＯＮ膜６はゲート絶縁膜１４及びＳｉＮ膜５により化合物半導体層２の表面から離間しているため、当該表面に対して影響を及ぼす懸念はない。電子供給層２ｄの溝２ｄａと、ＳｉＮ膜５の開口５ａと、開口５ａよりも幅広のＳｉＯＮ膜６の開口６ａとが連通し、溝２ｄａ及び開口５ａ，６ａからなる電極溝内を埋め込むようにオーバーハング形状のゲート電極１６が形成される。この構成では、ゲート電極１６は、溝２ｄａをゲート絶縁膜１４を介して充填する部分、開口５ａを充填する部分、開口６ａを充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造（ここでは４段構造）に形成され、高電圧動作時の電界集中点が分散される。
【００７８】
更に本実施形態では、ＳｉＯＮ膜６の酸素とゲート電極１６のオーバーハング部分のＮｉとが反応してＮｉＯ層１６ａが形成される。ＮｉＯはｐ型酸化物半導体として機能する。ゲート電極１６のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極１６中で、ドレイン電極４に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたｐ型酸化物半導体であるＮｉＯ層１６ａの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。
【００７９】
更に本実施形態では、電子供給層２ｄに溝２ｄａが形成され、ゲート電極１６の最下部が当該溝部に形成される。これにより、電源のオフ時にゲート電流が流れない、いわゆるノーマリ・オフの実現に寄与すると共に、ゲート電極１６における電界集中が更に緩和される。
【００８０】
更に本実施形態では、ゲート絶縁膜１４は、ゲート絶縁膜であると共にパッシベーション膜としても機能し、所期のＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００８１】
以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
【００８２】
（第６の実施形態）
本実施形態では、化合物半導体装置としてショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図１０及び図１１は、第６の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【００８３】
先ず、第１の実施形態の図１（ａ），（ｂ）の諸工程を経て、図１０（ａ）に示すように、化合物半導体層２上にソース電極３及びドレイン電極４を形成する。
【００８４】
続いて、図１０（ｂ）に示すように、化合物半導体層２の表面を保護するパッシベーション膜を形成する。
パッシベーション膜は、酸素を含有しない（酸素非含有の）下層絶縁膜、ここではＳｉＮ（Ｓｉ3Ｎ4）膜５と、酸素を含有する（酸素含有の）上層絶縁膜、ここではＮｉＯ膜１７との積層構造とされる。
【００８５】
詳細には、化合物半導体層２の全面にＳｉＮを、プラズマＣＶＤ法又はスパッタ法等により例えば２ｎｍ程度〜２００ｎｍ、例えば２０ｎｍ程度の厚みに堆積し、ＳｉＮ膜５を形成する。引き続き、ＳｉＮ膜５上にＮｉＯを、スパッタ法等により例えば２ｎｍ程度〜２００ｎｍ、例えば２０ｎｍ程度の厚みに堆積し、ＮｉＯ膜１７を形成する。以上により、ＳｉＮ膜５及びＮｉＯ膜１７が積層されてなるパッシベーション膜が形成される。
【００８６】
続いて、図１０（ｃ）に示すように、ＮｉＯ膜１７に開口１７ａを形成する。
詳細には、ＮｉＯ膜１７の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、ＮｉＯ膜１７のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、ＮｉＯ膜１７を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。このとき、ＮｉＯ膜１７と共にＳｉＮ膜５の表層を若干エッチングしても構わない。これにより、ＮｉＯ膜１７のゲート電極の形成予定位置に開口１７ａが形成される。
レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
【００８７】
続いて、図１１（ａ）に示すように、ＳｉＮ膜５に開口５ａを形成する。
詳細には、開口１７ａから露出するＳｉＮ膜５上を含むＮｉＯ膜１７の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、開口１７ａ内におけるＳｉＮ膜５のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、ＳｉＮ膜５を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、ＳｉＮ膜５のゲート電極の形成予定位置に開口５ａが形成される。ＮｉＯ膜１７の開口１７ａは、ＳｉＮ膜５の開口５ａよりも幅広となる。開口５ａ，１７ａが連通し、ゲート電極を形成するための開口が形成される。
レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
【００８８】
続いて、図１１（ｂ）に示すように、ゲート電極１８を形成する。
電極材料として例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを開口５ａ，１７ａ内を含むＮｉＯ膜１７上に塗布し、開口５ａ，１７ａを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｎｉ／Ａｕを堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。これにより、開口５ａ，１７ａ内をゲートメタルで埋め込み化合物半導体層２の表面とショットキー接触する、ゲート電極１８が形成される。
ゲート電極１８は、開口５ａ，６ａ内を埋め込みＮｉＯ膜１７上に乗り上げるＮｉと、Ｎｉ上に堆積したＡｕとから、いわゆるオーバーハング形状に形成される。
【００８９】
しかる後、ソース電極３及びドレイン電極４、ゲート電極１８の電気的接続等の諸工程を経て、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００９０】
本実施形態では、パッシベーション膜が酸素非含有のＳｉＮ膜５と、酸素含有のＮｉＯ膜１７との積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。ショットキー面となる化合物半導体層２の表面は、酸素非含有のＳｉＮ膜５で直接的に覆われており、ＳｉＮ膜５が主に保護膜としての機能を果たす。ＮｉＯ膜１７はＳｉＮ膜５によりショットキー面から離間しているため、ショットキー面に対して影響を及ぼす懸念はない。ＳｉＮ膜５の開口５ａと、開口５ａよりも幅広のＮｉＯ膜１７の開口１７ａとが連通し、開口５ａ，１７ａからなる開口内を埋め込むようにオーバーハング形状のゲート電極１８が形成される。この構成では、ゲート電極１８は、開口５ａを充填する部分、開口１７ａを充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造（ここでは３段構造）に形成され、高電圧動作時の電界集中点が分散される。
【００９１】
更に本実施形態では、オーバーハング部分のＮｉの下面には、ＮｉＯ膜１７が接触している。ＮｉＯはｐ型酸化物半導体として機能する。ゲート電極１８のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極１８中で、ドレイン電極４に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に接触するｐ型酸化物半導体であるＮｉＯの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。
【００９２】
以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
【００９３】
（第７の実施形態）
以下、第７の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて説明する。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図１２及び図１３は、第７の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【００９４】
先ず、第１の実施形態の図１（ａ）〜図１（ｃ）の諸工程を経て、図１２（ａ）に示すように、ＳｉＮ膜５及びＳｉＯＮ膜６を形成する。
を形成する。
【００９５】
続いて、図１２（ｂ）に示すように、ＳｉＯＮ膜６を加工して、開口６Ａａを有するＳｉＯＮ片６Ａを形成する。
詳細には、ＳｉＯＮ膜６の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、ＳｉＯＮ膜６のゲート電極の形成予定位置の周辺のみを覆う帯状のレジストマスクが形成される。
このレジストマスクを用いて、ＳｉＯＮ膜６を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。このとき、ＳｉＯＮ膜６と共にＳｉＮ膜５の表層を若干エッチングしても構わない。これにより、ゲート電極の形成予定位置の周辺のみを覆い、ゲート電極の形成予定位置に開口６Ａａを有する帯状にＳｉＯＮ膜６が残存し、ＳｉＯＮ片６Ａが形成される。
レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
【００９６】
続いて、図１３（ａ）に示すように、ＳｉＮ膜５に開口５ａを形成する。
詳細には、ＳｉＯＮ片６Ａ上を含むＳｉＮ膜５の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、開口６Ａａ内におけるＳｉＮ膜５のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、ＳｉＮ膜５を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、ＳｉＮ膜５のゲート電極の形成予定位置に開口５ａが形成される。ＳｉＯＮ片６Ａの開口６Ａａは、ＳｉＮ膜５の開口５ａよりも幅広となる。開口５ａ，６Ａａが連通し、ゲート電極を形成するための開口が形成される。
レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
【００９７】
続いて、図１３（ｂ）に示すように、ゲート電極１９を形成する。
電極材料として例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを開口５ａ，６Ａａ内を含むＳｉＯＮ片６Ａ上及びＳｉＮ膜５上に塗布し、開口５ａ，６Ａａを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｎｉ／Ａｕを堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。これにより、開口５ａ，６Ａａ内をゲートメタルで埋め込み化合物半導体層２の表面とショットキー接触する、ゲート電極１９が形成される。
【００９８】
ゲート電極１９は、開口５ａ，６Ａａ内を埋め込みＳｉＯＮ片６Ａ上に乗り上げるＮｉと、Ｎｉ上に堆積したＡｕとから、いわゆるオーバーハング形状に形成される。ＳｉＯＮ片６Ａにおけるゲート電極１９のＮｉとの接触部分では、ＳｉＯＮ片６Ａの酸素とゲート電極１９のオーバーハング部分のＮｉとが反応し、薄い酸化膜であるＮｉＯ層１９ａが形成される。
【００９９】
しかる後、ソース電極３及びドレイン電極４、ゲート電極１９の電気的接続等の諸工程を経て、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【０１００】
本実施形態では、パッシベーション膜が酸素非含有のＳｉＮ膜５上に酸素含有のＳｉＯＮ片６Ａが形成されて構成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。ショットキー面となる化合物半導体層２の表面は、酸素非含有のＳｉＮ膜５で直接的に覆われており、ＳｉＮ膜５が主に保護膜としての機能を果たす。酸素含有のＳｉＯＮ片６ＡはＳｉＮ膜５によりショットキー面から離間しているため、ショットキー面に対して影響を及ぼす懸念はない。ＳｉＮ膜５の開口５ａと、開口５ａよりも幅広のＳｉＯＮ片６Ａの開口６Ａａとが連通し、開口５ａ，６Ａａからなる開口内を埋め込むようにオーバーハング形状のゲート電極１９が形成される。この構成では、ゲート電極１９は、開口５ａを充填する部分、開口６Ａａを充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造（ここでは３段構造）に形成され、高電圧動作時の電界集中点が分散される。
【０１０１】
更に本実施形態では、ＳｉＯＮ片６Ａの酸素とゲート電極１９のオーバーハング部分のＮｉとが反応してＮｉＯ層１９ａが形成される。ＮｉＯはｐ型酸化物半導体として機能する。ゲート電極１９のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極１９中で、ドレイン電極４に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたｐ型酸化物半導体であるＮｉＯ層１９ａの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。
【０１０２】
更に本実施形態では、ＳｉＯＮ片６Ａは、ＳｉＮ膜５上で、ゲート電極１９のオーバーハング部分の周辺のみを覆い、開口６Ａａを有する帯状にＳｉＯＮが残存してなるものであり、ゲート端の部位以外全てＳｉＯＮが除去されている。これにより、ＳｉＯＮ、ＳｉＯＮ／ＳｉＮ界面を介したリーク電流成分、及び容量成分が大幅に低減する。
【０１０３】
以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
【０１０４】
（第８の実施形態）
以下、第８の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて説明する。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図１４及び図１５は、第８の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【０１０５】
先ず、第１の実施形態の図１（ａ），（ｂ）の諸工程を経て、図１４（ａ）に示すように、化合物半導体層２上にソース電極３及びドレイン電極４を形成する。
【０１０６】
続いて、図１４（ｂ）に示すように、化合物半導体層２の表面を保護するパッシベーション膜を形成する。
パッシベーション膜は、酸素を含有しない（酸素非含有の）下層絶縁膜、ここではＳｉＮ（Ｓｉ3Ｎ4）膜５と、酸素を含有する（酸素含有の）上層絶縁膜、ここではＮｉＯ膜２１との積層構造とされる。
【０１０７】
詳細には、化合物半導体層２の全面にＳｉＮを、プラズマＣＶＤ法又はスパッタ法等により例えば２ｎｍ程度〜２００ｎｍ、例えば２０ｎｍ程度の厚みに堆積し、ＳｉＮ膜５を形成する。引き続き、ＳｉＮ膜５上にＮｉＯを、スパッタ法等により例えば２ｎｍ程度〜２００ｎｍ、例えば２０ｎｍ程度の厚みに堆積し、ＮｉＯ膜２１を形成する。以上により、ＳｉＮ膜５及びＮｉＯ膜２１が積層されてなるパッシベーション膜が形成される。
【０１０８】
続いて、図１４（ｃ）に示すように、ＮｉＯ膜２１を加工して、開口２１Ａａを有するＮｉＯ片２１Ａを形成する。
詳細には、ＮｉＯ膜２１の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、ＮｉＯ膜２１のゲート電極の形成予定位置の周辺のみを覆う帯状のレジストマスクが形成される。
このレジストマスクを用いて、ＮｉＯ膜２１を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。このとき、ＮｉＯ膜２１と共にＳｉＮ膜５の表層を若干エッチングしても構わない。これにより、ゲート電極の形成予定位置の周辺のみを覆い、ゲート電極の形成予定位置に開口２１Ａａを有する帯状にＮｉＯ膜２１が残存し、ＮｉＯ片２１Ａが形成される。
レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
【０１０９】
続いて、図１５（ａ）に示すように、ＳｉＮ膜５に開口５ａを形成する。
詳細には、ＮｉＯ片２１Ａ上を含むＳｉＮ膜５の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、開口２１Ａａ内におけるＳｉＮ膜５のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、ＳｉＮ膜５を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、ＳｉＮ膜５のゲート電極の形成予定位置に開口５ａが形成される。ＮｉＯ片２１Ａの開口２１Ａａは、ＳｉＮ膜５の開口５ａよりも幅広となる。開口５ａ，２１Ａａが連通し、ゲート電極を形成するための開口が形成される。
レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
【０１１０】
続いて、図１５（ｂ）に示すように、ゲート電極２２を形成する。
電極材料として例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを開口５ａ，２１Ａａ内を含むＮｉＯ片２１Ａ上及びＳｉＮ膜５上に塗布し、開口５ａ，２１Ａａを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｎｉ／Ａｕを堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。これにより、開口５ａ，２１Ａａ内をゲートメタルで埋め込み化合物半導体層２の表面とショットキー接触する、ゲート電極２２が形成される。
ゲート電極２２は、開口５ａ，２１Ａａ内を埋め込みＮｉＯ片２１Ａ上に乗り上げるＮｉと、Ｎｉ上に堆積したＡｕとから、いわゆるオーバーハング形状に形成される。
【０１１１】
しかる後、ソース電極３及びドレイン電極４、ゲート電極２２の電気的接続等の諸工程を経て、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【０１１２】
本実施形態では、パッシベーション膜が酸素非含有のＳｉＮ膜５上に酸素含有のＮｉＯ片２１Ａが形成されて構成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。ショットキー面となる化合物半導体層２の表面は、酸素非含有のＳｉＮ膜５で直接的に覆われており、ＳｉＮ膜５が主に保護膜としての機能を果たす。酸素含有のＮｉＯ片２１ＡはＳｉＮ膜５によりショットキー面から離間しているため、ショットキー面に対して影響を及ぼす懸念はない。ＳｉＮ膜５の開口５ａと、開口５ａよりも幅広のＮｉＯ片２１Ａの開口２１Ａａとが連通し、開口５ａ，２１Ａａからなる開口内を埋め込むようにオーバーハング形状のゲート電極２２が形成される。この構成では、ゲート電極２２は、開口５ａを充填する部分、開口２１Ａａを充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造（ここでは３段構造）に形成され、高電圧動作時の電界集中点が分散される。
【０１１３】
更に本実施形態では、オーバーハング部分のＮｉの下面には、ＮｉＯ片２１Ａが接触している。ＮｉＯはｐ型酸化物半導体として機能する。ゲート電極２２のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極２２中で、ドレイン電極４に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に接触するｐ型酸化物半導体であるＮｉＯの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。
【０１１４】
更に本実施形態では、ＮｉＯ片２１Ａは、ゲート電極２２のオーバーハング部分の周辺のみを覆い、開口２１Ａａを有する帯状にＮｉＯが残存してなるものであり、ゲート端の部位以外全てＳｉＯＮが除去されている。これにより、ＮｉＯ、ＮｉＯ／ＳｉＮ界面を介したリーク電流成分、及び容量成分が大幅に低減する。
【０１１５】
以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
【０１１６】
（第９の実施形態）
以下、第９の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて説明する。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図１６及び図１７は、第９の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【０１１７】
先ず、第１の実施形態の図１（ａ）〜図１（ｃ）の諸工程を経て、図１６（ａ）に示すように、ＳｉＮ膜５及びＳｉＯＮ膜６を形成する。
【０１１８】
続いて、図１６（ｂ）に示すように、ＳｉＯＮ膜６を加工して、ＳｉＯＮ膜６をドレイン電極４側のみに残してＳｉＯＮ層６Ｂを形成する。
詳細には、ＳｉＯＮ膜６の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、ＳｉＯＮ膜６のドレイン電極４側のみを覆うレジストマスクが形成される。
このレジストマスクを用いて、ＳｉＯＮ膜６を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。このとき、ＳｉＯＮ膜６と共にＳｉＮ膜５の表層を若干エッチングしても構わない。これにより、ドレイン電極４側のみを覆うようにＳｉＯＮ膜６が残存し、ＳｉＯＮ層６Ｂが形成される。ここで、ＳｉＯＮ層６Ｂの端部はゲート電極の形成予定位置のドレイン電極４側の端部となり、この端部からソース電極３側に広がる領域を開口６Ｂａと称する。
レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
【０１１９】
続いて、図１７（ａ）に示すように、ＳｉＮ膜５に開口５ａを形成する。
詳細には、開口６Ｂａから露出するＳｉＮ膜５上を含むＳｉＯＮ層６Ｂの全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、開口６ＢａにおけるＳｉＮ膜５のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、ＳｉＮ膜５を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、ＳｉＮ膜５のゲート電極の形成予定位置に開口５ａが形成される。ＳｉＯＮ層６Ｂの開口６Ｂａの端部は、ＳｉＮ膜５の開口５ａのドレイン電極４側の端部よりもドレイン電極４側へ偏倚して形成される。開口５ａ，６Ｂａが連通し、ゲート電極を形成するための開口が形成される。
レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
【０１２０】
続いて、図１７（ｂ）に示すように、ゲート電極２３を形成する。
電極材料として例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストをＳｉＯＮ層６Ｂ上及び開口５ａ内を含むＳｉＮ膜５上に塗布し、開口５ａを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｎｉ／Ａｕを堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。これにより、開口５ａ内をゲートメタルで埋め込み化合物半導体層２の表面とショットキー接触する、ゲート電極２３が形成される。
【０１２１】
ゲート電極２３は、開口５ａ内を埋め込み、開口６Ｂａの端部を超えてＳｉＯＮ層６Ａ上に乗り上げるＮｉと、Ｎｉ上に堆積したＡｕとから、いわゆるオーバーハング形状に形成される。ＳｉＯＮ層６Ｂ表面の開口６Ｂａの端部周辺におけるゲート電極２３のＮｉとの接触部分では、ＳｉＯＮ膜６の酸素とゲート電極２３のオーバーハング部分のＮｉとが反応し、薄い酸化膜であるＮｉＯ層２３ａが形成される。
【０１２２】
しかる後、ソース電極３及びドレイン電極４、ゲート電極２３の電気的接続等の諸工程を経て、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【０１２３】
本実施形態では、パッシベーション膜が酸素非含有のＳｉＮ膜５と、酸素含有のＳｉＯＮ層６Ａとの積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。ショットキー面となる化合物半導体層２の表面は、酸素非含有のＳｉＮ膜５で直接的に覆われており、ＳｉＮ膜５が主に保護膜としての機能を果たす。酸素含有のＳｉＯＮ層６ＡはＳｉＮ膜５によりショットキー面から離間しているため、ショットキー面に対して影響を及ぼす懸念はない。ＳｉＮ膜５の開口５ａと、開口５ａのドレイン電極４側の端部よりもドレイン電極４側へ偏倚した端部を有するＳｉＯＮ層６Ｂの開口６Ｂａとが連通し、開口５ａを埋め込み開口６Ｂａの端部を超えてＳｉＯＮ層６Ａ上に乗り上げるオーバーハング形状のゲート電極２３が形成される。この構成では、ゲート電極２３は、開口５ａを充填する部分、開口５ａのドレイン電極４側の端部と開口６Ｂａの端部との間を充填する部分、開口６Ｂａの端部を超えてＳｉＯＮ層６Ａ上に乗り上げるオーバーハング部分の徐々に幅広となる多段構造（ここでは３段構造）に形成され、高電圧動作時の電界集中点が分散される。
【０１２４】
更に本実施形態では、ＳｉＯＮ層６Ｂの酸素とゲート電極２３のオーバーハング部分のＮｉとが反応してＮｉＯ層２３ａが形成される。ＮｉＯはｐ型酸化物半導体として機能する。ゲート電極２３のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極２３中で、ドレイン電極４に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたｐ型酸化物半導体であるＮｉＯ層２３ａの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。
【０１２５】
更に本実施形態では、ＳｉＯＮ層６Ｂは、ＳｉＮ膜５上で、ドレイン電極４側のみを覆うようにＳｉＯＮが残存してなるものであり、ゲート電極２３とドレイン電極４との間以外全てＳｉＯＮが除去されている。これにより、ゲート電極２３とソース電極３との間における抵抗増加によるソース抵抗の増加を抑制することが可能となる。
【０１２６】
（第１０の実施形態）
以下、第１０の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて説明する。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図１８及び図１９は、第１０の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【０１２７】
先ず、第１の実施形態の図１（ａ）〜図１（ｃ）の諸工程を経て、図１８（ａ）に示すように、ＳｉＮ膜５及びＳｉＯＮ膜６を形成する。
を形成する。
【０１２８】
続いて、図１８（ｂ）に示すように、ＳｉＯＮ膜６の表層に酸素リッチ膜２４を形成する。
詳細には、ＳｉＯＮ膜６の表面に酸素プラズマ処理を施す。これにより、ＳｉＯＮ膜６の表層が酸化され、当該表層のみにＳｉＯＮで酸素含有率の高い酸素リッチ膜２４が形成される。
【０１２９】
続いて、図１８（ｃ）に示すように、酸素リッチ膜２４及びＳｉＯＮ膜６に開口２５を形成する。
詳細には、酸素リッチ膜２４の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、酸素リッチ膜２４のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、酸素リッチ膜２４及びＳｉＯＮ膜６を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。このとき、酸素リッチ膜２４及びＳｉＯＮ膜６と共にＳｉＮ膜５の表層を若干エッチングしても構わない。これにより、酸素リッチ膜２４及びＳｉＯＮ膜６のゲート電極の形成予定位置に開口２５が形成される。
レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
【０１３０】
続いて、図１９（ａ）に示すように、ＳｉＮ膜５に開口５ａを形成する。
詳細には、開口２５から露出するＳｉＮ膜５上を含む酸素リッチ膜２４の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、開口２５内におけるＳｉＮ膜５のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、ＳｉＮ膜５を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、ＳｉＮ膜５のゲート電極の形成予定位置に開口５ａが形成される。ＳｉＯＮ膜６及び酸素リッチ膜２４の開口２５は、ＳｉＮ膜５の開口５ａよりも幅広となる。開口５ａ，２５が連通し、ゲート電極を形成するための開口が形成される。
レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
【０１３１】
続いて、図１９（ｂ）に示すように、ゲート電極２６を形成する。
電極材料として例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを開口５ａ，２５内を含む酸素リッチ膜２４上に塗布し、開口５ａ，２５を含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｎｉ／Ａｕを堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。これにより、開口５ａ，２５内をゲートメタルで埋め込み化合物半導体層２の表面とショットキー接触する、ゲート電極２６が形成される。
【０１３２】
ゲート電極２６は、開口５ａ，２５内を埋め込み酸素リッチ膜２４上に乗り上げるＮｉと、Ｎｉ上に堆積したＡｕとから、いわゆるオーバーハング形状に形成される。酸素リッチ膜２４表面の開口２５の周辺におけるゲート電極２６のＮｉとの接触部分では、酸素リッチ膜２４の酸素とゲート電極２６のオーバーハング部分のＮｉとが反応し、薄い酸化膜であるＮｉＯ層２６ａが形成される。
【０１３３】
しかる後、ソース電極３及びドレイン電極４、ゲート電極２６の電気的接続等の諸工程を経て、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【０１３４】
本実施形態では、パッシベーション膜が酸素非含有のＳｉＮ膜５と、表層に酸素リッチ膜２４が形成された酸素含有のＳｉＯＮ膜６との積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。ショットキー面となる化合物半導体層２の表面は、酸素非含有のＳｉＮ膜５で直接的に覆われており、ＳｉＮ膜５が主に保護膜としての機能を果たす。酸素含有のＳｉＯＮ膜６（及び酸素リッチ膜２４）はＳｉＮ膜５によりショットキー面から離間しているため、ショットキー面に対して影響を及ぼす懸念はない。ＳｉＮ膜５の開口５ａと、開口５ａよりも幅広のＳｉＯＮ膜６及び酸素リッチ膜２４の開口２５とが連通し、開口５ａ，２５からなる開口内を埋め込むようにオーバーハング形状のゲート電極２６が形成される。この構成では、ゲート電極２６は、開口５ａを充填する部分、開口２５を充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造（ここでは３段構造）に形成され、高電圧動作時の電界集中点が分散される。
【０１３５】
更に本実施形態では、酸素リッチ膜２４の酸素とゲート電極２６のオーバーハング部分のＮｉとが反応してＮｉＯ層２６ａが形成される。オーバーハング部分のＮｉは酸素含有率の高い酸素リッチ膜２４と接触することから、Ｎｉの酸化が促進される。ＮｉＯはｐ型酸化物半導体として機能する。ゲート電極２６のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極２６中で、ドレイン電極４に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたｐ型酸化物半導体であるＮｉＯ層２６ａの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、酸素リッチ膜２４の存在と相俟って、電流コラプス現象の更なる抑制が達成される。
【０１３６】
以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
【０１３７】
（第１１の実施形態）
以下、第１１の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて説明する。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図２０及び図２１は、第１１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【０１３８】
先ず、第１の実施形態の図１（ａ）〜図１（ｃ）の諸工程を経て、図２０（ａ）に示すように、ＳｉＮ膜５及びＳｉＯＮ膜６を形成する。
を形成する。
【０１３９】
続いて、図２０（ｂ）に示すように、ＳｉＯＮ膜６には開口６ｂを、ＳｉＮ膜５には開口５ａを、両開口を略同一の幅に同時形成する。
詳細には、ＳｉＯＮ膜６の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、ＳｉＯＮ膜６のゲート電極の形成予定位置を露出する開口２７ａを有するレジストマスク２７が形成される。
レジストマスク２７を用いて、ＳｉＯＮ膜６及びＳｉＮ膜５を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、ゲート電極の形成予定位置に、ＳｉＯＮ膜６には開口６ｂが、ＳｉＮ膜５には開口５ａが、両開口の幅が略同一に同時形成される。
【０１４０】
続いて、図２１（ａ）に示すように、ＳｉＯＮ膜６に開口６ａを形成する。
詳細には、引き続きレジストマスク２７を用いて、例えばバッファードフッ酸（ＢＨＦ）を用いたウェットエッチングを行う。本実施形態では、ＳｉＮ膜５とＳｉＯＮ膜６とでＢＨＦに対するエッチング速度が異なり、後者の方が前者よりもエッチング速度が速くなるように膜質が選択される。これにより、ＳｉＮ膜５は殆どエッチングされず開口５ａの幅は変わらないのに対して、ＳｉＯＮ膜６はエッチングされて開口６ｂの幅が拡張され、開口５ａよりも幅広の開口６ａが形成される。
レジストマスク２７は、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
【０１４１】
続いて、図２１（ｂ）に示すように、ゲート電極２８を形成する。
電極材料として例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを開口５ａ，６ａ内を含むＳｉＯＮ膜６上に塗布し、開口５ａ，６ａを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｎｉ／Ａｕを堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。これにより、開口５ａ，６ａ内をゲートメタルで埋め込み化合物半導体層２の表面とショットキー接触する、ゲート電極２８が形成される。
【０１４２】
ゲート電極２８は、開口５ａ，６ａ内を埋め込みＳｉＯＮ膜６上に乗り上げるＮｉと、Ｎｉ上に堆積したＡｕとから、いわゆるオーバーハング形状に形成される。ＳｉＯＮ膜６表面の開口６ａの周辺におけるゲート電極２８のＮｉとの接触部分では、ＳｉＯＮ膜６の酸素とゲート電極２８のオーバーハング部分のＮｉとが反応し、薄い酸化膜であるＮｉＯ層２８ａが形成される。
【０１４３】
しかる後、ソース電極３及びドレイン電極４、ゲート電極２８の電気的接続等の諸工程を経て、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【０１４４】
本実施形態では、パッシベーション膜が酸素非含有のＳｉＮ膜５と、酸素含有のＳｉＯＮ膜６との積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。ショットキー面となる化合物半導体層２の表面は、酸素非含有のＳｉＮ膜５で直接的に覆われており、ＳｉＮ膜５が主に保護膜としての機能を果たす。酸素含有のＳｉＯＮ膜６はＳｉＮ膜５によりショットキー面から離間しているため、ショットキー面に対して影響を及ぼす懸念はない。ＳｉＮ膜５の開口５ａと、開口５ａよりも幅広のＳｉＯＮ膜６の開口６ａとが連通し、開口５ａ，６ａからなる開口内を埋め込むようにオーバーハング形状のゲート電極２８が形成される。この構成では、ゲート電極２８は、開口５ａを充填する部分、開口６ａを充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造（ここでは３段構造）に形成され、高電圧動作時の電界集中点が分散される。
【０１４５】
更に本実施形態では、ＳｉＯＮ膜６の酸素とゲート電極２８のオーバーハング部分のＮｉとが反応してＮｉＯ層２８ａが形成される。ＮｉＯはｐ型酸化物半導体として機能する。ゲート電極２８のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極２８中で、ドレイン電極４に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたｐ型酸化物半導体であるＮｉＯ層２８ａの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。
【０１４６】
以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
【０１４７】
（第１２の実施形態）
以下、第１２の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて説明する。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図２２及び図２３は、第１２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【０１４８】
先ず、第１の実施形態の図１（ａ）〜図１（ｃ）の諸工程を経て、図２２（ａ）に示すように、ＳｉＮ膜５及びＳｉＯＮ膜６を形成する。
を形成する。
【０１４９】
続いて、図２２（ｂ）に示すように、ＳｉＯＮ膜６には開口６ｂを、ＳｉＮ膜５には凹部５ｂを、両者を略同一の幅に同時形成する。
詳細には、ＳｉＯＮ膜６の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、ＳｉＯＮ膜６のゲート電極の形成予定位置を露出する開口２９ａを有するレジストマスク２９が形成される。
レジストマスク２９を用いて、ＳｉＯＮ膜６及びＳｉＮ膜５を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。ドライエッチングは、ＳｉＮ膜５の途中まで、例えばＳｉＮ膜５が５ｎｍ程度の厚みだけ残るように行う。これにより、ゲート電極の形成予定位置に、ＳｉＯＮ膜６には開口６ｂが、ＳｉＮ膜５には凹部５ｂが、両者の幅が略同一に同時形成される。
【０１５０】
続いて、図２３（ａ）に示すように、ＳｉＯＮ膜６には開口６ａを、ＳｉＮ膜５には開口５ａをそれぞれ形成する。
詳細には、引き続きレジストマスク２９を用いて、例えばバッファードフッ酸（ＢＨＦ）を用いたウェットエッチングを行う。本実施形態では、ＳｉＮ膜５とＳｉＯＮ膜６とでＢＨＦに対するエッチング速度が異なり、後者の方が前者よりもエッチング速度が速くなるように膜質が選択される。これにより、ＳｉＮ膜５は若干エッチングのエッチングにより電子供給層２ｄの表面の一部を露出する開口５ａが形成され、ＳｉＯＮ膜６はエッチングにより開口６ｂの幅が拡張され、開口５ａよりも幅広の開口６ａが形成される。
レジストマスク２９は、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
【０１５１】
続いて、図２３（ｂ）に示すように、ゲート電極３１を形成する。
電極材料として例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを開口５ａ，６ａ内を含むＳｉＯＮ膜６上に塗布し、開口５ａ，６ａを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｎｉ／Ａｕを堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。これにより、開口５ａ，６ａ内をゲートメタルで埋め込み化合物半導体層２の表面とショットキー接触する、ゲート電極３１が形成される。
【０１５２】
ゲート電極３１は、開口５ａ，６ａ内を埋め込みＳｉＯＮ膜６上に乗り上げるＮｉと、Ｎｉ上に堆積したＡｕとから、いわゆるオーバーハング形状に形成される。ＳｉＯＮ膜６表面の開口６ａの周辺におけるゲート電極３１のＮｉとの接触部分では、ＳｉＯＮ膜６の酸素とゲート電極３１のオーバーハング部分のＮｉとが反応し、薄い酸化膜であるＮｉＯ層３１ａが形成される。
【０１５３】
しかる後、ソース電極３及びドレイン電極４、ゲート電極３１の電気的接続等の諸工程を経て、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【０１５４】
本実施形態では、パッシベーション膜が酸素非含有のＳｉＮ膜５と、酸素含有のＳｉＯＮ膜６との積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。ショットキー面となる化合物半導体層２の表面は、酸素非含有のＳｉＮ膜５で直接的に覆われており、ＳｉＮ膜５が主に保護膜としての機能を果たす。酸素含有のＳｉＯＮ膜６はＳｉＮ膜５によりショットキー面から離間しているため、ショットキー面に対して影響を及ぼす懸念はない。ＳｉＮ膜５の開口５ａと、開口５ａよりも幅広のＳｉＯＮ膜６の開口６ａとが連通し、開口５ａ，６ａからなる開口内を埋め込むようにオーバーハング形状のゲート電極３１が形成される。この構成では、ゲート電極３１は、開口５ａを充填する部分、開口６ａを充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造（ここでは３段構造）に形成され、高電圧動作時の電界集中点が分散される。
【０１５５】
更に本実施形態では、ＳｉＯＮ膜６の酸素とゲート電極３１のオーバーハング部分のＮｉとが反応してＮｉＯ層３１ａが形成される。ＮｉＯはｐ型酸化物半導体として機能する。ゲート電極３１のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極３１中で、ドレイン電極４に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたｐ型酸化物半導体であるＮｉＯ層３１ａの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。
【０１５６】
更に本実施形態では、ＳｉＯＮ膜６及びＳｉＮ膜５のドライエッチングの際に、ＳｉＮ膜５を薄く残してショットキー面となる化合物半導体層２の表面を露出させないようにする。これにより、ショットキー面のドライエッチングによるダメージが大幅に低減する。
【０１５７】
以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
【０１５８】
（第１３の実施形態）
以下、第１３の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて説明する。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図２４及び図２５は、第１３の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【０１５９】
先ず、第１の実施形態の図１（ａ），（ｂ）の諸工程を経て、図２４（ａ）に示すように、化合物半導体層２上にソース電極３及びドレイン電極４を形成する。
【０１６０】
続いて、図２４（ｂ）に示すように、化合物半導体層２の表面を保護するパッシベーション膜を形成する。
パッシベーション膜は、酸素を含有しない（酸素非含有の）下層絶縁膜、ここではＳｉＮ（Ｓｉ3Ｎ4）膜５と、酸素を含有する（酸素含有の）上層絶縁膜、ここではＳｉＯ2膜３２との積層構造とされる。
【０１６１】
詳細には、化合物半導体層２の全面にＳｉＮを、プラズマＣＶＤ法又はスパッタ法等により例えば２ｎｍ程度〜２００ｎｍ、例えば２０ｎｍ程度の厚みに堆積し、ＳｉＮ膜５を形成する。引き続き、ＳｉＮ膜５上にＳｉＯ2を、プラズマＣＶＤ法又はスパッタ法等により例えば２ｎｍ程度〜２００ｎｍ、例えば２０ｎｍ程度の厚みに堆積し、ＳｉＯ2膜３２を形成する。以上により、ＳｉＮ膜５及びＳｉＯ2膜３２が積層されてなるパッシベーション膜が形成される。
【０１６２】
続いて、図２４（ｃ）に示すように、ＳｉＯ2膜３２に開口３２ａを形成する。
詳細には、ＳｉＯ2膜３２の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、ＳｉＯ2膜３２のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、ＳｉＯ2膜３２を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。このとき、ＳｉＯ2膜３２と共にＳｉＮ膜５の表層を若干エッチングしても構わない。これにより、ＳｉＯ2膜３２のゲート電極の形成予定位置に開口３２ａが形成される。
レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
【０１６３】
続いて、図２５（ａ）に示すように、ＳｉＮ膜５に開口５ａを形成する。
詳細には、開口６ａから露出するＳｉＮ膜５上を含むＳｉＯ2膜３２の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、開口６ａ内におけるＳｉＮ膜５のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、ＳｉＮ膜５を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、ＳｉＮ膜５のゲート電極の形成予定位置に開口５ａが形成される。ＳｉＯ2膜３２の開口３２ａは、ＳｉＮ膜５の開口５ａよりも幅広となる。開口５ａ，３２ａが連通し、ゲート電極を形成するための開口が形成される。
レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
【０１６４】
続いて、図２５（ｂ）に示すように、ゲート電極３３を形成する。
電極材料として例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを開口５ａ，３２ａ内を含むＳｉＯ2膜３２上に塗布し、開口５ａ，３２ａを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｎｉ／Ａｕを堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。これにより、開口５ａ，３２ａ内をゲートメタルで埋め込み化合物半導体層２の表面とショットキー接触する、ゲート電極３３が形成される。
【０１６５】
ゲート電極３３は、開口５ａ，３２ａ内を埋め込みＳｉＯ2膜３２上に乗り上げるＮｉと、Ｎｉ上に堆積したＡｕとから、いわゆるオーバーハング形状に形成される。ＳｉＯ2膜３２表面の開口３２ａの周辺におけるゲート電極３３のＮｉとの接触部分では、ＳｉＯ2膜３２の酸素とゲート電極３３のオーバーハング部分のＮｉとが反応し、薄い酸化膜であるＮｉＯ層３３ａが形成される。
【０１６６】
しかる後、ソース電極３及びドレイン電極４、ゲート電極３３の電気的接続等の諸工程を経て、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【０１６７】
本実施形態では、パッシベーション膜が酸素非含有のＳｉＮ膜５と、酸素含有率の高いＳｉＯ2膜３２との積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。ショットキー面となる化合物半導体層２の表面は、酸素非含有のＳｉＮ膜５で直接的に覆われており、ＳｉＮ膜５が主に保護膜としての機能を果たす。酸素含有のＳｉＯ2膜３２はＳｉＮ膜５によりショットキー面から離間しているため、ショットキー面に対して影響を及ぼす懸念はない。ＳｉＮ膜５の開口５ａと、開口５ａよりも幅広のＳｉＯ2膜３２の開口３２ａとが連通し、開口５ａ，３２ａからなる開口内を埋め込むようにオーバーハング形状のゲート電極３３が形成される。この構成では、ゲート電極３３は、開口５ａを充填する部分、開口３２ａを充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造（ここでは３段構造）に形成され、高電圧動作時の電界集中点が分散される。
【０１６８】
更に本実施形態では、ＳｉＯ2膜３２の酸素とゲート電極３３のオーバーハング部分のＮｉとが反応してＮｉＯ層３３ａが形成される。オーバーハング部分のＮｉは酸素含有率の高いＳｉＯ2膜３２と接触することから、Ｎｉの酸化が促進される。ＮｉＯはｐ型酸化物半導体として機能する。ゲート電極３３のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極３３中で、ドレイン電極４に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたｐ型酸化物半導体であるＮｉＯ層３３ａの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、ＳｉＯ2膜３２の存在と相俟って、電流コラプス現象の更なる抑制が達成される。
【０１６９】
以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
【０１７０】
（第１４の実施形態）
以下、第１４の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて説明する。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図２６は、第１４の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法における主要工程を示す概略断面図である。
【０１７１】
先ず、第１の実施形態の図１（ａ）〜図２（ｂ）の諸工程を経て、図２６（ａ）に示すように、ＳｉＮ膜５に開口５ａを形成する。
【０１７２】
続いて、図２６（ｂ）に示すように、ゲート電極３４を形成する。
電極材料として例えばＣｕを用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを開口５ａ，６ａ内を含むＳｉＯＮ膜６上に塗布し、開口５ａ，６ａを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｃｕを堆積する。Ｃｕの厚みは３００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＣｕを除去する。これにより、開口５ａ，６ａ内をゲートメタルで埋め込み化合物半導体層２の表面とショットキー接触する、ゲート電極３４が形成される。
【０１７３】
ゲート電極３４は、開口５ａ，６ａ内を埋め込みＳｉＯＮ膜６上に乗り上げるＣｕにより、いわゆるオーバーハング形状に形成される。ＳｉＯＮ膜６表面の開口６ａの周辺におけるゲート電極３４との接触部分では、ＳｉＯＮ膜６の酸素とゲート電極３４のオーバーハング部分のＣｕとが反応し、薄い酸化膜であるＣｕＯ層３４ａが形成される。
【０１７４】
しかる後、ソース電極３及びドレイン電極４、ゲート電極３４の電気的接続等の諸工程を経て、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【０１７５】
本実施形態では、パッシベーション膜が酸素非含有のＳｉＮ膜５と、酸素含有のＳｉＯＮ膜６との積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。ショットキー面となる化合物半導体層２の表面は、酸素非含有のＳｉＮ膜５で直接的に覆われており、ＳｉＮ膜５が主に保護膜としての機能を果たす。酸素含有のＳｉＯＮ膜６はＳｉＮ膜５によりショットキー面から離間しているため、ショットキー面に対して影響を及ぼす懸念はない。ＳｉＮ膜５の開口５ａと、開口５ａよりも幅広のＳｉＯＮ膜６の開口６ａとが連通し、開口５ａ，６ａからなる開口内を埋め込むようにオーバーハング形状のゲート電極３４が形成される。この構成では、ゲート電極３４は、開口５ａを充填する部分、開口６ａを充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造（ここでは３段構造）に形成され、高電圧動作時の電界集中点が分散される。
【０１７６】
更に本実施形態では、ＳｉＯＮ膜６の酸素とゲート電極３４のオーバーハング部分のＣｕとが反応してＣｕＯ層３４ａが形成される。ＣｕＯはｐ型酸化物半導体として機能する。ゲート電極３４のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極３４中で、ドレイン電極４に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたｐ型酸化物半導体であるＣｕＯ層３４ａの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。
【０１７７】
以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
【０１７８】
（第１５の実施形態）
以下、第１５の実施形態によるショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて説明する。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図２７及び図２８は、第１５の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【０１７９】
先ず、図２７（ａ）に示すように、成長用基板として例えば半絶縁性のＳｉＣ基板１上に、化合物半導体の積層構造である化合物半導体層１０を形成する。成長用基板としては、ＳｉＣ基板の代わりに、Ｓｉ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
化合物半導体層１０は、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅを有して構成される。
【０１８０】
完成したＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、その動作時において、電子走行層２ｂの電子供給層２ｄ（正確には中間層２ｃ）との界面近傍に２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層２ｂ及び電子供給層２ｄの自発分極と相俟って、電子走行層２ｂの化合物半導体（ここではＧａＮ）と電子供給層２ｄの化合物半導体（ここではＡｌＧａＮ）との格子定数の相違に起因した歪みによるピエゾ分極に基づいて生成される。
【０１８１】
詳細には、ＳｉＣ基板１上に、例えばＭＯＶＰＥ法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、ＭＢＥ法等を用いても良い。
ＳｉＣ基板１上に、バッファ層２ａ、電子走行層２ｂ、中間層２ｃ、電子供給層２ｄ、及びキャップ層２ｅとなる各化合物半導体を順次成長する。バッファ層２ａは、Ｓｉ基板１上に、ＡｌＮを０．１μｍ程度の厚みに成長することで形成される。電子走行層２ｂは、ｉ−ＧａＮを１μｍ程度〜３μｍ程度の厚みに成長することで形成される。中間層２ｃは、ｉ−ＡｌＧａＮを５ｎｍ程度の厚みに成長することで形成される。電子供給層２ｄは、ｎ−ＡｌＧａＮを３０ｎｍ程度の厚みに成長することで形成される。キャップ層２ｅは、ｎ−ＧａＮを１０ｎｍ程度の厚みに成長することで形成される。中間層２ｃは形成しない場合もある。電子供給層は、ｉ−ＡｌＧａＮを形成するようにしても良い。
【０１８２】
ＧａＮの成長には、原料ガスとしてＧａ源であるトリメチルガリウム（ＴＭＧａ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＡｌＧａＮの成長には、原料ガスとしてＴＭＡｌガス、ＴＭＧａガス及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、ＴＭＡｌガス、ＴＭＧａガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１００ｓｃｃｍ〜１０ｓｌｍ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
【０１８３】
ＡｌＧａＮ，ＧａＮをｎ型として成長する際、即ち電子供給層２ｄ（ｎ−ＡｌＧａＮ）及びキャップ層２ｅ（ｎ−ＧａＮ）の形成には、ｎ型不純物をＡｌＧａＮ，ＧａＮの原料ガスに添加する。ここでは、例えばＳｉを含む例えばシラン（ＳｉＨ4）ガスを所定の流量で原料ガスに添加し、ＡｌＧａＮ，ＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば２×１０18／ｃｍ3程度とする。
【０１８４】
続いて、素子分離構造を形成する。
詳細には、化合物半導体層１０の素子分離領域に例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体層１０及びＳｉＣ基板１の表層部分に素子分離構造が形成される。素子分離構造により、化合物半導体層１０上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。
【０１８５】
続いて、図２７（ｂ）に示すように、ソース電極３及びドレイン電極４を形成する。
詳細には、先ず、化合物半導体層１０の表面におけるソース電極及びドレイン電極の形成予定位置（電極形成予定位置）に電極溝２ｅＡ，２ｅＢを形成する。
化合物半導体層１０の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、電極形成予定位置に相当する化合物半導体層１０の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【０１８６】
このレジストマスクを用いて、電子供給層２ｄの表面が露出するまで、キャップ層２ｅの電極形成予定位置をドライエッチングして除去する。これにより、電子供給層２ｄの表面の電極形成予定位置を露出する電極溝２ｅＡ，２ｅＢが形成される。エッチング条件としては、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用い、例えばＣｌ2を流量３０ｓｃｃｍ、圧力を２Ｐａ、ＲＦ投入電力を２０Ｗとする。なお、電極溝２ｅＡ，２ｅＢは、キャップ層２ｅの途中までエッチングして形成しても、また電子供給層２ｄ以降までエッチングして形成しても良い。
レジストマスクは、灰化処理等により除去される。
【０１８７】
ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体層１０上に塗布し、電極溝２ｅＡ，２ｅＢを露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴａ／Ａｌ（下層がＴａ、上層がＡｌ）を、例えば蒸着法により、電極溝２ｅＡ，２ｅＢを露出する開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば５５０℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２ｄとオーミックコンタクトさせる。Ｔａ／Ａｌの電子供給層２ｄとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極溝２ｅＡ，２ｅＢを電極材料の一部で埋め込むソース電極３及びドレイン電極４が形成される。
【０１８８】
続いて、図２７（ｃ）に示すように、化合物半導体層１０の表面を保護するパッシベーション膜を形成する。
パッシベーション膜は、酸素を含有しない（酸素非含有の）下層絶縁膜、ここではＳｉＮ（Ｓｉ3Ｎ4）膜５と、酸素を含有する（酸素含有の）上層絶縁膜、ここではＳｉＯＮ膜６との積層構造とされる。
【０１８９】
詳細には、化合物半導体層１０の全面にＳｉＮを、プラズマＣＶＤ法又はスパッタ法等により例えば２ｎｍ程度〜２００ｎｍ、例えば２０ｎｍ程度の厚みに堆積し、ＳｉＮ膜５を形成する。引き続き、ＳｉＮ膜５上にＳｉＯＮを、プラズマＣＶＤ法又はスパッタ法等により例えば２ｎｍ程度〜２００ｎｍ、例えば２０ｎｍ程度の厚みに堆積し、ＳｉＯＮ膜６を形成する。以上により、ＳｉＮ膜５及びＳｉＯＮ膜６が積層されてなるパッシベーション膜が形成される。
【０１９０】
続いて、図２８（ａ）に示すように、ＳｉＯＮ膜６に開口６ａを形成する。
詳細には、ＳｉＯＮ膜６の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、ＳｉＯＮ膜６のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、ＳｉＯＮ膜６を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。このとき、ＳｉＯＮ膜６と共にＳｉＮ膜５の表層を若干エッチングしても構わない。これにより、ＳｉＯＮ膜６のゲート電極の形成予定位置に開口６ａが形成される。
レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
【０１９１】
続いて、図２８（ｂ）に示すように、ＳｉＮ膜５に開口５ａを形成する。
詳細には、開口６ａから露出するＳｉＮ膜５上を含むＳｉＯＮ膜６の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、開口６ａ内におけるＳｉＮ膜５のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、ＳｉＮ膜５を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、ＳｉＮ膜５のゲート電極の形成予定位置に開口５ａが形成される。ＳｉＯＮ膜６の開口６ａは、ＳｉＮ膜５の開口５ａよりも幅広となる。開口５ａ，６ａが連通し、ゲート電極を形成するための開口が形成される。
レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
【０１９２】
続いて、図２８（ｃ）に示すように、ゲート電極３５を形成する。
電極材料として例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを開口５ａ，６ａ内を含むＳｉＯＮ膜６上に塗布し、開口５ａ，６ａを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｎｉ／Ａｕを堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。これにより、開口５ａ，６ａ内をゲートメタルで埋め込み化合物半導体層１０の表面とショットキー接触する、ゲート電極３５が形成される。
【０１９３】
ゲート電極３５は、開口５ａ，６ａ内を埋め込みＳｉＯＮ膜６上に乗り上げるＮｉと、Ｎｉ上に堆積したＡｕとから、いわゆるオーバーハング形状に形成される。ＳｉＯＮ膜６表面の開口６ａの周辺におけるゲート電極３５のＮｉとの接触部分では、ＳｉＯＮ膜６の酸素とゲート電極３５のオーバーハング部分のＮｉとが反応し、薄い酸化膜であるＮｉＯ層３５ａが形成される。
【０１９４】
しかる後、ソース電極３及びドレイン電極４、ゲート電極３５の電気的接続等の諸工程を経て、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【０１９５】
本実施形態では、パッシベーション膜が酸素非含有のＳｉＮ膜５と、酸素含有のＳｉＯＮ膜６との積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。ショットキー面となる化合物半導体層１０の表面は、酸素非含有のＳｉＮ膜５で直接的に覆われており、ＳｉＮ膜５が主に保護膜としての機能を果たす。酸素含有のＳｉＯＮ膜６はＳｉＮ膜５によりショットキー面から離間しているため、ショットキー面に対して影響を及ぼす懸念はない。ＳｉＮ膜５の開口５ａと、開口５ａよりも幅広のＳｉＯＮ膜６の開口６ａとが連通し、開口５ａ，６ａからなる開口内を埋め込むようにオーバーハング形状のゲート電極３５が形成される。この構成では、ゲート電極３５は、開口５ａを充填する部分、開口６ａを充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造（ここでは３段構造）に形成され、高電圧動作時の電界集中点が分散される。
【０１９６】
更に本実施形態では、ＳｉＯＮ膜６の酸素とゲート電極３５のオーバーハング部分のＮｉとが反応してＮｉＯ層３５ａが形成される。ＮｉＯはｐ型酸化物半導体として機能する。ゲート電極３５のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極３５中で、ドレイン電極４に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたｐ型酸化物半導体であるＮｉＯ層３５ａの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。
【０１９７】
以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが得られる。
【０１９８】
（第１６の実施形態）
以下、第１６の実施形態によるショットキー型のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴについて説明する。なお、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図２９及び図３０は、第１６の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【０１９９】
先ず、図２９（ａ）に示すように、成長用基板として例えば半絶縁性のＳｉＣ基板１上に、化合物半導体の積層構造である化合物半導体層２０を形成する。成長用基板としては、ＳｉＣ基板の代わりに、Ｓｉ基板、サファイア基板、ＧａＡｓ基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
化合物半導体層２０は、バッファ層２０ａ、電子走行層２０ｂ、中間層２０ｃ、及び電子供給層２０ｄを有して構成される。
【０２００】
完成したＩｎＡｌＮ／ＧａＮ・ＨＥＭＴでは、その動作時において、電子走行層２０ｂの電子供給層２０ｄ（正確には中間層２０ｃ）との界面近傍に２次元電子ガス（２ＤＥＧ）が発生する。ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴでは、ピエゾ分極は殆ど発生しないが、電子供給層２０ｄのＩｎＡｌＮが強い自発分極を有しており、電子走行層２０ｂの自発分極と相俟って、主に当該自発分極に基づいて２ＤＥＧが生成される。
【０２０１】
詳細には、ＳｉＣ基板１上に、例えばＭＯＶＰＥ法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、ＭＢＥ法等を用いても良い。
ＳｉＣ基板１上に、バッファ層２０ａ、電子走行層２０ｂ、中間層２０ｃ、及び電子供給層２０ｄとなる各化合物半導体を順次成長する。バッファ層２０ａは、Ｓｉ基板１上に、ＡｌＮを０．１μｍ程度の厚みに成長することで形成される。電子走行層２０ｂは、ｉ−ＧａＮを１μｍ程度〜３μｍ程度の厚みに成長することで形成される。中間層２０ｃは、ｉ−ＩｎＡｌＮを５ｎｍ程度の厚みに成長することで形成される。電子供給層２０ｄは、ｉ−ＩｎＡｌＮを３０ｎｍ程度の厚みに成長することで形成される。中間層２０ｃは形成しない場合もある。
【０２０２】
ＧａＮの成長には、原料ガスとしてＧａ源であるトリメチルガリウム（ＴＭＧａ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＩｎＡｌＮの成長には、原料ガスとしてトリメチルインジウム（ＴＭＩｎ）ガス、ＴＭＡｌガス、及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、ＴＭＧａガス、ＴＭＩｎガス、ＴＭＡｌガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１００ｓｃｃｍ〜１０ｓｌｍ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
【０２０３】
続いて、素子分離構造を形成する。
詳細には、化合物半導体層２の素子分離領域に例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体層２及びＳｉＣ基板１の表層部分に素子分離構造が形成される。素子分離構造により、化合物半導体層２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。
【０２０４】
続いて、図２９（ｂ）に示すように、ソース電極３６及びドレイン電極３７を形成する。
電極材料として例えばＴａ／Ａｌ（下層がＴａ、上層がＡｌ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体層２０上に塗布し、ソース電極及びドレイン電極の各形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｔａ／Ａｌを堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃、例えば５５０℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２０ｄとオーミックコンタクトさせる。以上により、Ｔａ／Ａｌからなるソース電極３６及びドレイン電極３７が形成される。
【０２０５】
続いて、図２９（ｃ）に示すように、化合物半導体層２０の表面を保護するパッシベーション膜を形成する。
パッシベーション膜は、酸素を含有しない（酸素非含有の）下層絶縁膜、ここではＳｉＮ（Ｓｉ3Ｎ4）膜５と、酸素を含有する（酸素含有の）上層絶縁膜、ここではＳｉＯＮ膜６との積層構造とされる。
【０２０６】
詳細には、化合物半導体層２０の全面にＳｉＮを、プラズマＣＶＤ法又はスパッタ法等により例えば２ｎｍ程度〜２００ｎｍ、例えば２０ｎｍ程度の厚みに堆積し、ＳｉＮ膜５を形成する。引き続き、ＳｉＮ膜５上にＳｉＯＮを、プラズマＣＶＤ法又はスパッタ法等により例えば２ｎｍ程度〜２００ｎｍ、例えば２０ｎｍ程度の厚みに堆積し、ＳｉＯＮ膜６を形成する。以上により、ＳｉＮ膜５及びＳｉＯＮ膜６が積層されてなるパッシベーション膜が形成される。
【０２０７】
続いて、図３０（ａ）に示すように、ＳｉＯＮ膜６に開口６ａを形成する。
詳細には、ＳｉＯＮ膜６の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、ＳｉＯＮ膜６のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、ＳｉＯＮ膜６を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。このとき、ＳｉＯＮ膜６と共にＳｉＮ膜５の表層を若干エッチングしても構わない。これにより、ＳｉＯＮ膜６のゲート電極の形成予定位置に開口６ａが形成される。
レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
【０２０８】
続いて、図３０（ｂ）に示すように、ＳｉＮ膜５に開口５ａを形成する。
詳細には、開口６ａから露出するＳｉＮ膜５上を含むＳｉＯＮ膜６の全面にレジストを塗布し、リソグラフィーによりレジストを加工する。これにより、開口６ａ内におけるＳｉＮ膜５のゲート電極の形成予定位置を露出する開口を有するレジストマスクが形成される。
このレジストマスクを用いて、ＳｉＮ膜５を例えばフッ素系ガスをエッチングガスとして用いてドライエッチングする。これにより、ＳｉＮ膜５のゲート電極の形成予定位置に開口５ａが形成される。ＳｉＯＮ膜６の開口６ａは、ＳｉＮ膜５の開口５ａよりも幅広となる。開口５ａ，６ａが連通し、ゲート電極を形成するための開口が形成される。
レジストマスクは、アッシング処理又は所定の薬液を用いたウェット処理により除去される。
【０２０９】
続いて、図３０（ｃ）に示すように、ゲート電極３８を形成する。
電極材料として例えばＮｉ／Ａｕ（下層がＮｉ、上層がＡｕ）を用いる。電極形成には、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを開口５ａ，６ａ内を含むＳｉＯＮ膜６上に塗布し、開口５ａ，６ａを含むゲート電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、例えば蒸着法により、Ｎｉ／Ａｕを堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、庇構造のレジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。これにより、開口５ａ，６ａ内をゲートメタルで埋め込み化合物半導体層２０の表面とショットキー接触する、ゲート電極３８が形成される。
【０２１０】
ゲート電極３８は、開口５ａ，６ａ内を埋め込みＳｉＯＮ膜６上に乗り上げるＮｉと、Ｎｉ上に堆積したＡｕとから、いわゆるオーバーハング形状に形成される。ＳｉＯＮ膜６表面の開口６ａの周辺におけるゲート電極３８のＮｉとの接触部分では、ＳｉＯＮ膜６の酸素とゲート電極３８のオーバーハング部分のＮｉとが反応し、薄い酸化膜であるＮｉＯ層３８ａが形成される。
【０２１１】
しかる後、ソース電極３及びドレイン電極４、ゲート電極３８の電気的接続等の諸工程を経て、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【０２１２】
本実施形態では、パッシベーション膜が酸素非含有のＳｉＮ膜５と、酸素含有のＳｉＯＮ膜６との積層構造に形成されている。パッシベーション膜としては、界面準位の少ない酸素非含有の絶縁膜が好適である。ショットキー面となる化合物半導体層２０の表面は、酸素非含有のＳｉＮ膜５で直接的に覆われており、ＳｉＮ膜５が主に保護膜としての機能を果たす。酸素含有のＳｉＯＮ膜６はＳｉＮ膜５によりショットキー面から離間しているため、ショットキー面に対して影響を及ぼす懸念はない。ＳｉＮ膜５の開口５ａと、開口５ａよりも幅広のＳｉＯＮ膜６の開口６ａとが連通し、開口５ａ，６ａからなる開口内を埋め込むようにオーバーハング形状のゲート電極３８が形成される。この構成では、ゲート電極３８は、開口５ａを充填する部分、開口６ａを充填する部分、及びオーバーハング部分の徐々に幅広となる多段構造（ここでは３段構造）に形成され、高電圧動作時の電界集中点が分散される。
【０２１３】
更に本実施形態では、ＳｉＯＮ膜６の酸素とゲート電極３８のオーバーハング部分のＮｉとが反応してＮｉＯ層３８ａが形成される。ＮｉＯはｐ型酸化物半導体として機能する。ゲート電極３８のオーバーハング部分は、多段構造の最上段に位置し、ゲート電極３８中で、ドレイン電極４に最も近接した部分であって、最も大きな電界集中が発生する。このオーバーハング部分に形成されたｐ型酸化物半導体であるＮｉＯ層３８ａの存在により、オーバーハング部分の横方向抵抗が増加し、ゲート端の電界強度が大幅に緩和する。以上により、電流コラプス現象が抑制される。
【０２１４】
以上説明したように、本実施形態によれば、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが得られる。
【０２１５】
なお、上記の諸実施形態では、パッシベーション膜を下層絶縁膜と上層絶縁膜との２層構造とした場合を例示したが、これに限定されるものではない。化合物半導体層と接触する膜が酸素非含有の絶縁膜であり、ゲート電極のオーバーハング部分と接触する膜が酸素含有の絶縁膜であれば、パッシベーション膜を３層以上の多層構造に形成しても良い。
【０２１６】
また、上記の諸実施形態では、パッシベーション膜を構成する酸素含有の上層絶縁膜として、Ａｌ2Ｏ3膜を用いても良い。
また、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴ以外に、例えば、電子供給層をｉ−ＩｎＡｌＧａＮで形成する等としたＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴ等にも適用できる。
【０２１７】
また、上記の諸実施形態における化合物半導体のエピタキシャル構造は一例であり、電界効果トランジスタであれば他の如何なる構造でも適用可能である。
また、上記の諸実施形態におけるソース電極及びドレイン電極の層構造は一例であり、単層・多層を問わず他の層構造であっても問題なく、また各電極の形成方法についても、一例であり、他の如何なる形成方法でも問題ない。
【０２１８】
（第１７の実施形態）
本実施形態では、第１〜第１５の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴから選ばれた１種、又は第１６の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを備えた電源装置を開示する。
図３１は、第１７の実施形態による電源装置の概略構成を示す結線図である。
【０２１９】
本実施形態による電源装置は、高圧の一次側回路４１及び低圧の二次側回路４２と、一次側回路４１と二次側回路４２との間に配設されるトランス４３とを備えて構成される。
一次側回路４１は、交流電源４４と、いわゆるブリッジ整流回路４５と、複数（ここでは４つ）のスイッチング素子４６ａ，４６ｂ，４６ｃ，４６ｄとを備えて構成される。また、ブリッジ整流回路４５は、スイッチング素子４６ｅを有している。
二次側回路４２は、複数（ここでは３つ）のスイッチング素子４７ａ，４７ｂ，４７ｃを備えて構成される。
【０２２０】
本実施形態では、一次側回路４１のスイッチング素子４６ａ，４６ｂ，４６ｃ，４６ｄ，４６ｅが、第１〜第１５の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴから選ばれた１種、又は第１６の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路４２のスイッチング素子４７ａ，４７ｂ，４７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
【０２２１】
本実施形態では、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴ又はＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを、高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
【０２２２】
（第１８の実施形態）
本実施形態では、第１〜第１５の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴから選ばれた１種、又は第１６の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを適用した高周波増幅器を開示する。
図３２は、第１８の実施形態による高周波増幅器の概略構成を示す結線図である。
【０２２３】
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路５１と、ミキサー５２ａ，５２ｂと、パワーアンプ５３とを備えて構成される。
ディジタル・プレディストーション回路５１は、入力信号の非線形歪みを補償するものである。ミキサー５２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ５３は、交流信号とミキシングされた入力信号を増幅するものであり、第１〜第１５の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴから選ばれた１種、又は第１６の実施形態によるＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを有している。なお図３２では、例えばスイッチの切り替えにより、出力側の信号をミキサー５２ｂで交流信号とミキシングしてディジタル・プレディストーション回路５１に送出できる構成とされている。
【０２２４】
本実施形態では、高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴ又はＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
【０２２５】
以下、化合物半導体装置及びその製造方法の諸態様を付記としてまとめて記載する。
【０２２６】
（付記１）化合物半導体層と、
開口を有し、前記化合物半導体層上を覆う保護膜と、
前記開口を埋め込み、前記化合物半導体層上に乗り上げる形状の電極と
を含み、
前記保護膜は、酸素非含有の下層絶縁膜と、酸素含有の上層絶縁膜との積層構造を有しており、
前記開口は、前記下層絶縁膜に形成された第１の開口と、前記上層絶縁膜に形成された前記第１の開口よりも幅広の第２の開口とが連通してなることを特徴とする化合物半導体装置。
【０２２７】
（付記２）前記上層絶縁膜と前記電極との間に、両者が反応してなる酸化膜が形成されていることを特徴とする付記１に記載の化合物半導体装置。
【０２２８】
（付記３）前記酸化膜は、ＮｉＯ又はＣｕＯであることを特徴とする付記２に記載の化合物半導体装置。
【０２２９】
（付記４）前記上層絶縁膜は、ＳｉＯＮ，ＳｉＯ2，Ａｌ2Ｏ3から選ばれた少なくとも１種であることを特徴とする付記１〜３のいずれか１項に記載の化合物半導体装置。
【０２３０】
（付記５）前記上層絶縁膜は、ＮｉＯを含むことを特徴とする付記１に記載の化合物半導体装置。
【０２３１】
（付記６）前記上層絶縁膜は、前記電極の下部周辺のみに設けられていることを特徴とする付記１〜５のいずれか１項に記載の化合物半導体装置。
【０２３２】
（付記７）前記上層絶縁膜は、前記電極の片側のみに設けられていることを特徴とする付記１〜６のいずれか１項に記載の化合物半導体装置。
【０２３３】
（付記８）前記化合物半導体層の表層に、前記第１の開口と連通する溝が形成されており、
前記溝及び前記開口を埋め込むように前記電極が形成されていることを特徴とする付記１〜７のいずれか１項に記載の化合物半導体装置。
【０２３４】
（付記９）前記上層絶縁膜は、その表層に他の部分よりも酸素含有率の高い薄膜が形成されていることを特徴とする付記１〜８のいずれか１項に記載の化合物半導体装置。
【０２３５】
（付記１０）化合物半導体層上を覆うように、酸素非含有の下層絶縁膜と酸素含有の上層絶縁膜との積層構造を有する保護膜を形成する工程と、
前記下層絶縁膜に第１の開口を、前記上層絶縁膜に前記第１の開口よりも幅広の第２の開口を、前記第１の開口と前記第２の開口とが連通するように形成する工程と、
前記開口を埋め込み、前記化合物半導体層上に乗り上げる形状に電極を形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
【０２３６】
（付記１１）前記上層絶縁膜と前記電極との間に、両者が反応してなる酸化膜が形成されることを特徴とする付記１０に記載の化合物半導体装置の製造方法。
【０２３７】
（付記１２）前記酸化膜は、ＮｉＯ又はＣｕＯであることを特徴とする付記１１に記載の化合物半導体装置の製造方法。
【０２３８】
（付記１３）前記上層絶縁膜は、ＳｉＯＮ，ＳｉＯ2，Ａｌ2Ｏ3から選ばれた少なくとも１種であることを特徴とする付記１０〜１２のいずれか１項に記載の化合物半導体装置の製造方法。
【０２３９】
（付記１４）前記上層絶縁膜は、ＮｉＯを含むことを特徴とする付記１０に記載の化合物半導体装置の製造方法。
【０２４０】
（付記１５）前記上層絶縁膜は、前記電極の下部周辺のみに設けられていることを特徴とする付記１０〜１４のいずれか１項に記載の化合物半導体装置の製造方法。
【０２４１】
（付記１６）前記上層絶縁膜は、前記電極の片側のみに設けられていることを特徴とする付記１０〜１５のいずれか１項に記載の化合物半導体装置の製造方法。
【０２４２】
（付記１７）前記第１の開口の形成に用いたマスクを引き続き用い、前記下層絶縁膜と前記上層絶縁膜とのエッチング速度の相違を利用したウェットエッチングにより前記第２の開口を形成することを特徴とする付記１０〜１５のいずれか１項に記載の化合物半導体装置の製造方法。
【０２４３】
（付記１８）前記化合物半導体層の表層に、前記第１の開口と連通する溝を形成し、
前記溝及び前記開口を埋め込むように前記電極を形成することを特徴とする付記１０〜１５のいずれか１項に記載の化合物半導体装置の製造方法。
【０２４４】
（付記１９）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
化合物半導体層と、
開口を有し、前記化合物半導体層上を覆う保護膜と、
前記開口を埋め込み、前記化合物半導体層上に乗り上げる形状の電極と
を含み、
前記保護膜は、酸素非含有の下層絶縁膜と、酸素含有の上層絶縁膜との積層構造を有しており、
前記開口は、前記下層絶縁膜に形成された第１の開口と、前記上層絶縁膜に形成された前記第１の開口よりも幅広の第２の開口とが連通してなることを特徴とする電源回路。
【０２４５】
（付記２０）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
化合物半導体層と、
開口を有し、前記化合物半導体層上を覆う保護膜と、
前記開口を埋め込み、前記化合物半導体層上に乗り上げる形状の電極と
を含み、
前記保護膜は、酸素非含有の下層絶縁膜と、酸素含有の上層絶縁膜との積層構造を有しており、
前記開口は、前記下層絶縁膜に形成された第１の開口と、前記上層絶縁膜に形成された前記第１の開口よりも幅広の第２の開口とが連通してなることを特徴とする高周波増幅器。
【符号の説明】
【０２４６】
１  ＳｉＣ基板
２，２０  化合物半導体層
２ａ，２０ａ  バッファ層
２ｂ，２０ｂ  電子走行層
２ｃ，２０ｃ  中間層
２ｄ，２０ｄ  電子供給層
２ｄａ  溝
２ｅＡ，２ｅＢ  電極溝
２ｅ  キャップ層
３，３６  ソース電極
４，３７  ドレイン電極
５  ＳｉＮ膜
５ａ，６ａ，６ｂ，１７ａ，６Ａａ，６Ｂａ，２１Ａａ，２５，２７ａ，２９ａ，３２ａ  開口
５ｂ  凹部
６  ＳｉＯＮ膜
６Ａ  ＳｉＯＮ片
６Ｂ  ＳｉＯＮ層
７，１２，１３，１５，１６，１８，１９，２２，２３，２６，２８，３１，３３，３４，３５，３８  ゲート電極
７ａ，１２ａ，１３ａ，１５ａ，１６ａ，１９ａ，２２ａ，２３ａ，２６ａ，２８ａ，３１ａ，３３ａ，３５ａ，３８ａ  ＮｉＯ層
１１  溝
１４  ゲート絶縁膜
１７，２１  ＮｉＯ膜
２１Ａ  ＮｉＯ片
２４  酸素リッチ膜
２７，２９  レジストマスク
３２  ＳｉＯ2膜
３４ａ  ＣｕＯ層
４１  一次側回路
４２  二次側回路
４３  トランス
４４  交流電源
４５  ブリッジ整流回路
４６ａ，４６ｂ，４６ｃ，４６ｄ，４６ｅ，４７ａ，４７ｂ，４７ｃ  スイッチング素子
５１  ディジタル・プレディストーション回路
５２ａ，５２ｂ  ミキサー
５３  パワーアンプ
【図１】
0005825018.tif 000002
【図２】
0005825018.tif 000003
【図３】
0005825018.tif 000004
【図４】
0005825018.tif 000005
【図５】
0005825018.tif 000006
【図６】
0005825018.tif 000007
【図７】
0005825018.tif 000008
【図８】
0005825018.tif 000009
【図９】
0005825018.tif 000010
【図１０】
0005825018.tif 000011
【図１１】
0005825018.tif 000012
【図１２】
0005825018.tif 000013
【図１３】
0005825018.tif 000014
【図１４】
0005825018.tif 000015
【図１５】
0005825018.tif 000016
【図１６】
0005825018.tif 000017
【図１７】
0005825018.tif 000018
【図１８】
0005825018.tif 000019
【図１９】
0005825018.tif 000020
【図２０】
0005825018.tif 000021
【図２１】
0005825018.tif 000022
【図２２】
0005825018.tif 000023
【図２３】
0005825018.tif 000024
【図２４】
0005825018.tif 000025
【図２５】
0005825018.tif 000026
【図２６】
0005825018.tif 000027
【図２７】
0005825018.tif 000028
【図２８】
0005825018.tif 000029
【図２９】
0005825018.tif 000030
【図３０】
0005825018.tif 000031
【図３１】
0005825018.tif 000032
【図３２】
0005825018.tif 000033