(57)【特許請求の範囲】
【請求項１】
活性領域と終端領域を有する半導体基板の主面上に絶縁膜を形成し、前記活性領域上の前記絶縁膜をエッチングして第１の開口を形成する工程と、
前記絶縁膜をマスクとして用いて、前記半導体基板を回転させながら前記半導体基板の前記主面の法線方向から２０°以上傾斜させた方向から前記半導体基板に不純物を注入して、前記活性領域に拡散層を形成する工程と、
前記終端領域上の前記絶縁膜をエッチングして第２の開口を前記第１の開口と同時に形成する工程と、
前記半導体基板に前記不純物を注入して、前記活性領域に前記拡散層を形成するのと同時に、前記終端領域にリング層を形成する工程とを備え、
前記拡散層は、前記第１の開口よりも前記終端領域側の前記絶縁膜の下方まで延び、
前記第１及び第２の開口を形成する際に、前記第１の開口内に第１の薄膜を残し、前記第２の開口内に第２の薄膜を残し、
前記第１及び第２の薄膜を介して前記半導体基板に前記不純物を注入して前記拡散層と前記リング層を形成し、
前記第１及び第２の薄膜の膜厚は異なることを特徴とする半導体装置の製造方法。
【請求項２】
活性領域と終端領域を有する半導体基板の主面上に絶縁膜を形成し、前記活性領域上の前記絶縁膜をエッチングして第１の開口を形成する工程と、
前記絶縁膜をマスクとして用いて、前記半導体基板を回転させながら前記半導体基板の前記主面の法線方向から２０°以上傾斜させた方向から前記半導体基板に不純物を注入して、前記活性領域に拡散層を形成する工程と、
前記終端領域上の前記絶縁膜をエッチングして第２の開口を前記第１の開口と同時に形成する工程と、
前記半導体基板に前記不純物を注入して、前記活性領域に前記拡散層を形成するのと同時に、前記終端領域にリング層を形成する工程とを備え、
前記拡散層は、前記第１の開口よりも前記終端領域側の前記絶縁膜の下方まで延び、
前記第１及び第２の開口を形成する際に、前記第１の開口内に第１の薄膜を残し、前記第２の開口内に第２の薄膜を残し、
前記第１及び第２の薄膜を介して前記半導体基板に前記不純物を注入して前記拡散層と前記リング層を形成し、
前記第１の開口を形成する際に、前記第１の開口の前記終端領域側の端部に第３の薄膜を残し、
前記第３の薄膜の膜厚は前記第１の薄膜よりも薄く、
前記第１及び第３の薄膜を介して前記半導体基板に前記不純物を注入して前記拡散層を形成することを特徴とする半導体装置の製造方法。
【請求項３】
活性領域と終端領域を有する半導体基板の主面上に絶縁膜を形成し、前記活性領域上の前記絶縁膜をエッチングして膜厚の異なる第１及び第２の薄膜を残す工程と、
前記第１及び第２の薄膜を介して前記半導体基板に不純物を注入して、前記活性領域に不純物濃度が異なる第１及び第２の拡散層を形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項４】
前記第２の拡散層はストライプ状又はドット状であることを特徴とする請求項３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高耐圧パワーモジュール（≧６００Ｖ）に適用される半導体装置の製造方法に関する。
【背景技術】
【０００２】
高耐圧パワーモジュールに適用されるダイオード、ＩＧＢＴなどの半導体装置には、耐圧を向上させるために活性領域の周辺に終端領域が設けられる。ここで、活性領域とは半導体装置のＯＮ状態時に主電流が流れる領域である。終端領域とはＯＮ状態には主電流が流れず、ＯＦＦ状態時（逆バイアス印加時）に空乏層をデバイス横方向に伸ばして耐圧を保持する領域である。【０００３】
従来の半導体装置では、リカバリー動作時に終端領域と活性領域の境界でキャリア濃度が上がることでアノード側の電界強度が上昇し、臨界電界強度を超えインパクトイオン化を促進する。この部分の電流密度が上昇することで、温度が局所的に高くなり臨界温度（８００Ｋ以上）を超え熱破壊に至る（例えば、非特許文献１参照）。この対策として活性領域のアノード層の端にバラスト抵抗を設けることが提案されている（例えば、非特許文献２参照）。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】K. Nakamura, et al, “Advanced RFC Technology with New Cathode Structure of Field Limiting Rings for High Voltage Planar Diode,” Proc. ISPSD’10, pp. 133-136, 2010
【非特許文献２】A. Nishii, et al., Proc. ISPSD’11, pp96-99, 2011
【発明の概要】
【発明が解決しようとする課題】
【０００５】
バラスト抵抗を設ければリカバリー破壊耐量を向上することができる。しかし、従来はバラスト抵抗をアノード層とは別工程で形成していたため、製造工程が複雑になるという問題があった。【０００６】
本発明は、上述のような課題を解決するためになされたもので、その目的は製造工程を増やすことなく、リカバリー破壊耐量を向上することができる半導体装置の製造方法を得るものである。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置の製造方法は、活性領域と終端領域を有する半導体基板の主面上に絶縁膜を形成し、前記活性領域上の前記絶縁膜をエッチングして第１の開口を形成する工程と、前記絶縁膜をマスクとして用いて、前記半導体基板を回転させながら前記半導体基板の前記主面の法線方向から２０°以上傾斜させた方向から前記半導体基板に不純物を注入して、前記活性領域に拡散層を形成する工程と、前記終端領域上の前記絶縁膜をエッチングして第２の開口を前記第１の開口と同時に形成する工程と、前記半導体基板に前記不純物を注入して、前記活性領域に前記拡散層を形成するのと同時に、前記終端領域にリング層を形成する工程とを備え、前記拡散層は、前記第１の開口よりも前記終端領域側の前記絶縁膜の下方まで延び、前記第１及び第２の開口を形成する際に、前記第１の開口内に第１の薄膜を残し、前記第２の開口内に第２の薄膜を残し、前記第１及び第２の薄膜を介して前記半導体基板に前記不純物を注入して前記拡散層と前記リング層を形成し、前記第１及び第２の薄膜の膜厚は異なることを特徴とする。
【発明の効果】
【０００８】
本発明により、製造工程を増やすことなく、リカバリー破壊耐量を向上することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図２】本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【図３】本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。
【図４】本発明の実施の形態３に係る半導体装置の製造方法を示す断面図である。
【図５】本発明の実施の形態４に係る半導体装置の製造方法を示す断面図である。
【図６】本発明の実施の形態５に係る半導体装置の製造方法を示す断面図である。
【図７】本発明の実施の形態６に係る半導体装置の製造方法を示す断面図である。
【図８】本発明の実施の形態７に係る半導体装置の製造方法を示す断面図及び上面図である。
【図９】本発明の実施の形態８に係る半導体装置の製造方法を示す断面図及び上面図である。
【発明を実施するための形態】
【００１０】
本発明の実施の形態に係る半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１１】
実施の形態１．
図１及び図２は、本発明の実施の形態１に係る半導体装置の製造方法を示す断面図である。
【００１２】
まず、図１に示すように、活性領域と終端領域を有するｎ−型半導体基板１の主面上に酸化膜２を形成する。写真製版技術により活性領域上の酸化膜２をエッチングして開口３を形成し、これと同時に終端領域上の酸化膜２をエッチングして複数の開口４を形成する。この際に、開口３内に薄膜５を残し、複数の開口４内に薄膜６を残す。
【００１３】
次に、酸化膜２をマスクとして用いて、ｎ−型半導体基板１を回転させながらｎ−型半導体基板１の主面の法線方向から２０°以上傾斜させた方向から薄膜５，６を介してｎ−型半導体基板１に不純物を注入し、高温ドライブを行う。これにより、活性領域にｐ型アノード層７を、終端領域に複数のｐ型リング層８をそれぞれ同時に形成する。ｐ型アノード層７は、開口３よりも終端領域側の酸化膜２の下方まで延びる。その入り込み幅がｗ１である。
【００１４】
次に、図２に示すように、終端領域の端にｎ型チャネルストッパ層９を形成する。薄膜５，６をウェットエッチでオーバーエッチし、アノード電極１０、リング電極１１を形成する。外部からの影響を最小限に抑えるため、終端領域にＳｉＯｘ、ＳｉＮ等のパッシベーション膜１２を形成する。保持する耐圧によってパッシベーション膜１２上にポリイミド系材料を形成する場合もある。ｎ−型半導体基板１の裏面にｎ型カソード層１３を形成し、それに接続されたカソード電極１４を形成する。
【００１５】
本実施の形態では半導体基板の主面の法線方向から２０°以上傾斜させた方向から不純物を注入するため、ｐ型アノード層７が開口３に対して横方向に広がる。これにより、ｐ型アノード層７は、開口３よりも終端領域側の酸化膜２の下方まで延びる。この延びた領域がバラスト抵抗となる。このように活性領域のｐ型アノード層７の端にバラスト抵抗を設けることで、リカバリー（ターンオフ）動作時に終端領域に蓄積されたキャリアがｐ型アノード層７の端に集中することによる熱破壊を抑制できる。従って、製造工程を増やすことなく、リカバリー破壊耐量を向上することができる。
【００１６】
また、本実施の形態では、活性領域と終端領域にそれぞれ配置された開口を同時に形成し、両領域の拡散層を同時に形成する。これにより、デバイス特性（例えば、耐圧ＶＲＲＭ、リーク電流ＩＲＲＭ、スナップオフ耐量など）へ悪影響を及ぼすことなく製造工程を簡略化できる。
【００１７】
また、薄膜５，６の膜厚は、注入するイオン種に応じた下敷き酸化膜として必要な膜厚とする。これによりｎ−型半導体基板１へのダメージを低減して、電気的特性を安定化することができる。また、下敷き酸化膜を別個に形成する必要が無いため、製造工程を簡略化できる。さらに、薄膜５，６の膜厚を調整することで、両領域の拡散層の実効的なドーズ量を最適な値に設定することができる。
【００１８】
ここで、ｐ型アノード層７のドーズ量を下げると、順電圧ＶＦは増加し、リカバリー損失（Ｅｒｅｃ）は減少する。即ち、ＶＦ−ＥＲＥＣトレードオフカーブが高速側にシフトする。従って、高周波用途のインバータへ組み込むフリーホイールダイオードとしては、ＶＦが増加してもＥＲＥＣを減少させる利点が大きいことから、ｐ型アノード層７のドーズ量は静耐圧が確保できる程度に低くすることが望ましい。
【００１９】
また、ｐｎ接合のＶＦの温度依存性は基本的に正であり、温度が上がると電流が流れやすくなる。大容量のパワーモジュール内にはパワーチップを並列に接続することが多いため、モジュール内でチップの温度分布に偏りが生じた場合、発熱量が大きいチップに更に電流が流れて発熱するといった正の帰還が発生し、モジュールの破壊を引き起こす可能性がある。そこで、室温のＶＦカーブと高温のＶＦカーブが交差する電流値であるクロスポイントは低いほうが望ましい。そこで、アノード・カソードの実効的なドーズ量を下げて両者からのキャリア注入効率を下げることでクロスポイントを下げる。
【００２０】
なお、ｐ型アノード層７とｐ型リング層８のドーズ量、拡散深さ、幅、数、アノード電極１０、リング電極１１、酸化膜２の設計は、保持する耐圧により異なる設計パラメータである。
【００２１】
実施の形態２．
図３は、本発明の実施の形態２に係る半導体装置の製造方法を示す断面図である。写真製版とエッチングを複数行うことにより薄膜５の膜厚ｔ１と薄膜６の膜厚ｔ２が異なるようにしている。ここではｔ１＞ｔ２であるため、活性領域のｐ型アノード層７のドーズ量は、終端領域のｐ型リング層８のドーズ量よりも低くなる。そして、実施の形態１と同様にｎ−型半導体基板１を回転させながらｎ−型半導体基板１の主面の法線方向から２０°以上傾斜させた方向から薄膜５，６を介してｎ−型半導体基板１に不純物を注入し、高温ドライブを行う。
【００２２】
上記のように本実施の形態では薄膜５と薄膜６の膜厚が異なる。これにより、それぞれ適切なドーズ量のｐ型アノード層７とｐ型リング層８を一度のイオン注入で形成することができる。
【００２３】
ここで、ｐ型アノード層７のドーズ量を調整して、高速リカバリー動作（低ＥＲＥＣ）に適し、かつ低速リカバリー動作（低順電圧ＶＦ）にも適したダイオードを得る手法がある。しかし、このｐ型アノード層７は、ダイオードの電気的特性に大きな影響を及ぼす。ドーズ量を高くするとリカバリー時の電圧発振現象が発生しやすくなる。逆にドーズ量を低くするとアノード側への空乏層入り込み幅が大きくなり、耐圧が下がる。即ち、ｐ型アノード層７によるＶＦ−ＥＲＥＣトレードオフ特性の制御範囲には制限がある。一方、終端領域のｐ型リング層８やＲｅｓｕｒｆ構造にはそれぞれに最適なドーズ量がある。
【００２４】
そこで、本実施の形態では、薄膜５，６の膜厚が異なるようにしている。これにより、活性領域と終端領域で拡散層のドーズ量に差をつけることができる。そして、両者を別々に形成する必要が無いため、製造工程を簡略化でき、活性領域と終端領域での写真製版時の重ね合わせずれも発生しない。
【００２５】
また、ｔ１＞ｔ２とすることで、表面濃度が低く拡散深さが浅い活性領域のｐ型アノード層７と、表面濃度が高く拡散深さが深い終端領域のｐ型リング層８を同時に形成することができる。これにより、製造工程を増やすことなく、静耐圧を保持しながら高速スイッチング動作が可能な半導体装置を得ることができる。
【００２６】
実施の形態３．
図４は、本発明の実施の形態３に係る半導体装置の製造方法を示す断面図である。開口３を形成する際に、開口３の終端領域側の端部に薄膜１５を残す。薄膜５,１５を介してｎ−型半導体基板１に不純物を注入してｐ型アノード層７を形成する。薄膜１５の膜厚ｔ３は薄膜５の膜厚ｔ１よりも薄く（ｔ１＞ｔ３）、例えばｔ３の膜厚はｔ２と同じ膜厚又はｔ２とｔ１の間の膜厚に設定する。そして、実施の形態１と同様にｎ−型半導体基板１を回転させながらｎ−型半導体基板１の主面の法線方向から２０°以上傾斜させた方向からｎ−型半導体基板１に不純物を注入し、高温ドライブを行う。
【００２７】
また、ｔ１＞ｔ３であればｐ型アノード層７の入り込み幅ｗ１を大きくとることができるため、リカバリー破壊耐量を更に向上することができる。さらに、ｔ１＞ｔ３であればｐ型アノード層７の終端領域側の端部に深い部分ができる。この深い部分の幅ｗ２が入り込み幅ｗ１より１５ｕｍ程度広くなるようにする。これにより、リカバリー時のｐ型アノード層７の端部での電界が抑えられ、リカバリー破壊耐量を更に向上することができる。
【００２８】
実施の形態４．
図５は、本発明の実施の形態４に係る半導体装置の製造方法を示す断面図である。薄膜５に複数の段差を設けている。これによりｐ型アノード層７のドーズ量を調整することができる。その他の構成及び効果は実施の形態３と同様である。
【００２９】
実施の形態５．
図６は、本発明の実施の形態５に係る半導体装置の製造方法を示す断面図である。開口３の終端領域側の端部において薄膜５の膜厚はｔ４であり、薄膜５の他の部分の膜厚ｔ１より厚い（ｔ４＞ｔ１）。そして、実施の形態１と同様にｎ−型半導体基板１を回転させながらｎ−型半導体基板１の主面の法線方向から２０°以上傾斜させた方向から薄膜５，６を介してｎ−型半導体基板１に不純物を注入し、高温ドライブを行う。
【００３０】
開口３の終端領域側の端部において、薄膜５の膜厚は終端領域側に向かうほど厚くなる。これにより、終端領域側の酸化膜２の下方まで延びた部分において他の部分よりも薄膜５のドーズ量が低くなる。これにより、リカバリー破壊耐量を更に向上することができる。
【００３１】
実施の形態６．
図７は、本発明の実施の形態６に係る半導体装置の製造方法を示す断面図である。開口３の終端領域側の端部において薄膜５に傾斜が設けられ、薄膜５の膜厚は終端領域側に向かうほど厚くなる。これにより、実施の形態５と同様の効果を得ることができる。
【００３２】
実施の形態７．
図８は、本発明の実施の形態７に係る半導体装置の製造方法を示す断面図及び上面図である。ただし、上面図において酸化膜２は省略している。
【００３３】
まず、活性領域と終端領域を有するｎ−型半導体基板１の主面上に酸化膜２を形成する。次に、活性領域上の酸化膜２をエッチングして膜厚の異なる薄膜１６，１７を残して開口３を形成する。薄膜１７はストライプ状である。これと同時に、終端領域上の酸化膜２をエッチングして薄膜１８を残して開口４を形成する。
【００３４】
次に、薄膜１６，１７を介してｎ−型半導体基板１に不純物を注入し、高温ドライブを行う。これにより、活性領域に不純物濃度が異なるｐ−型アノード層１９とｐ型アノード層２０を形成する。ここではｐ型アノード層２０はストライプ状である。これと同時に、薄膜１８を介してｎ−型半導体基板１に不純物を注入して、終端領域にｐ型リング層８を形成する。その後の工程は実施の形態１と同様である。
【００３５】
開口３内に残す薄膜に段差を設けることで、表面濃度及び拡散深さの異なるｐ−型アノード層１９とｐ型アノード層２０を一括で形成することができる。また、不純物濃度が高いｐ型アノード層２０により電極とのオーム接触を確保することができる。そして、ｐ−型アノード層１９の不純物濃度を調整することで高速スイッチング動作も可能である。
【００３６】
実施の形態８．
図９は、本発明の実施の形態８に係る半導体装置の製造方法を示す断面図及び上面図である。本実施の形態では薄膜１７がドット状であるためｐ型アノード層２０もドット状となる。その他の構成は実施の形態７と同様であり、実施の形態７と同様の効果を得ることができる。
【００３７】
なお、耐圧クラスに関わらず上記の効果が得られる。また、本実施の形態の半導体装置は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでも上記の効果が得られる。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体装置は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された半導体装置を用いることで、この半導体装置を組み込んだ半導体モジュールも小型化できる。また、半導体装置の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、素子の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
【符号の説明】
【００３８】
１  ｎ−型半導体基板（半導体基板）、２  酸化膜（絶縁膜）、３  開口（第１の開口）、４  開口（第２の開口）、５，１６  薄膜（第１の薄膜）、６，１７  薄膜（第２の薄膜）、７  ｐ型アノード層（拡散層）、８  ｐ型リング層（リング層）、１５  薄膜（第３の薄膜）、１９  ｐ−型アノード層（第１の拡散層）、２０  ｐ型アノード層（第２の拡散層）
【図１】
0005822032.tif 000002
【図２】
0005822032.tif 000003
【図３】
0005822032.tif 000004
【図４】
0005822032.tif 000005
【図５】
0005822032.tif 000006
【図６】
0005822032.tif 000007
【図７】
0005822032.tif 000008
【図８】
0005822032.tif 000009
【図９】
0005822032.tif 000010