(57)【特許請求の範囲】
【請求項１】
出力電流信号をアナログからデジタルに変換するアナログ／デジタル変換部と、
前記アナログ／デジタル変換部によってデジタルに変換された出力電流信号が示す出力電流値に基づいて電流設定値に対する電流閾値の演算を行う演算部、および、前記出力電流値と前記演算部が演算した電流閾値とに基づいて第１駆動信号および第２駆動信号を出力する出力部を含むデジタル制御部と、
前記第１駆動信号に基づいて電流変化を生じさせる第１スイッチング素子と、
前記出力部から出力された前記第１駆動信号をデジタルからアナログに変換するデジタル／アナログ変換部と、
前記デジタル／アナログ変換部によってアナログに変換された前記第１駆動信号を前記第１スイッチング素子に出力するアナログ制御部と、
前記出力部から出力された前記第２駆動信号に基づいて前記第１スイッチング素子よりも大きな電流変化を生じさせる第２スイッチング素子と、
前記第１スイッチング素子の出力側と前記アナログ／デジタル変換部とに接続されたデータ取込部と、
前記デジタル／アナログ変換部と前記アナログ制御部とに接続されたデータ比較部と、を備え、
前記データ取込部から前記データ比較部へフィードバック制御を行うことを特徴とする、インバータ電源装置。
【請求項２】
前記演算部は、下記式に基づいて前記演算を行うことを特徴とする、請求項１に記載のインバータ電源装置。
Ｉｓ＝ｉ−Ｔｏ＊(ΔＩ／Δｔ)
（Ｉｓは電流閾値、ｉは電流設定値、Ｔｏは前記第２スイッチング素子がオンになった時点から前記出力電流値Ｉが上昇し始めるまでの時間（遅延時間）、ΔＩ／Δｔは電流変化率）
【請求項３】
前記演算部は、前記第２スイッチング素子の出力電圧のパルス毎に、前記演算を行うことを特徴とする、請求項１または２に記載のインバータ電源装置。
【請求項４】
前記出力部は、前記出力電流値が前記電流閾値に達した場合、前記第２スイッチング素子をオフにし、かつ、その後、前記出力電流値が前記電流閾値を超えた範囲において、前記第２スイッチング素子がオフに維持されつつ前記第１スイッチング素子のみが駆動するように、前記第１および第２駆動信号を出力することを特徴とする、請求項１〜３のいずれか一項に記載のインバータ電源装置。
【請求項５】
前記デジタル制御部は、
前記電流設定値に対する１以上の中間電流値を設定する中間電流値設定手段と、
前記中間電流値設定手段による設定の後、前記第２スイッチング素子をオンにする第２スイッチング素子オン手段と、
サンプリング周期毎に電流変化率を算出する電流変化率算出手段と、
前記第２スイッチング素子がオンになった時点から前記出力電流値が上昇し始めるまでの遅延時間を算出する遅延時間算出手段と、
前記演算部により前記電流閾値を演算する閾値演算手段と、
前記出力電流値が前記中間電流値に達した場合に、前記第２スイッチング素子をオフにし、その後前記出力電流値の上昇が停止したら前記第２スイッチング素子をオンにする前記第２スイッチング素子オン／オフ切換手段と、を有し、
前記第２スイッチング素子オン／オフ切換手段は、前記中間電流値毎に、前記第２スイッチング素子のオフおよびオンの処理を行い、
前記電流変化率算出手段は、前記サンプリング周期毎に前記電流変化率を更新し、
前記遅延時間算出手段は、前記中間電流値毎に前記遅延時間を更新し、
前記閾値演算手段は、最新の前記電流変化率および最新の前記遅延時間を用いて、前記演算部により前記電流閾値を演算することを特徴とする、請求項１〜４のいずれか一項に記載のインバータ電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータ電源装置に関する。
【背景技術】
【０００２】
インバータ電源装置に関する技術文献として、下記特許文献１，２，３がある。
【０００３】
特許文献１には、ＣＰＵ（中央演算装置：Central Processing Unit）、アナログ／デジタル変換器（Ａ／Ｄ）、デジタル／アナログ変換器（Ｄ／Ａ）、電界効果トランジスタ（ＦＥＴ：Field effect transistor）等を含む、過電流保護装置が開示されている。当該装置は、過電流を確実に検出するため、電流閾値の設定、ＦＥＴの導通のオン／オフの切換等を行う。
【０００４】
特許文献２には、アナログ／デジタル変換回路、スイッチ手段としてのＭＯＳＦＥＴ、電流検出手段としてのＭＯＳＦＥＴ等を含む、信号検出装置が開示されている。当該装置は、複数の信号を簡単かつ効率的に検出するため、スイッチ手段であるＦＥＴのオン／オフの切換等を行い、１つのＡ／Ｄ変換回路に複数のアナログ電圧信号を時分割してＡ／Ｄ変換させ、回路規模の増大を抑制する。
【０００５】
特許文献３には、高い出力電圧を発生する直流電圧源と、低い出力電圧を発生し高速に応答する直流電流源とを直列に接続した、電磁石電源装置が開示されている。当該装置は、電流基準値と負荷定数から直流電圧源の電圧基準を算出する手段をさらに有する。上記構成によって、電流基準値のみを外部からもらうだけでも、負荷電流を高速で立ち上げ、制御できるということである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−３２８６３２号公報（特に、図１）
【特許文献２】特開２００７−８９３５４号公報（特に、図１）
【特許文献３】特開平６−１６３２４２号公報（特に、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記各特許文献に記載のようなアナログ制御のみでは、制御上の制約があり（抵抗やコンデンサを組み合わせた場合、細かい設定が困難）、フィードバック制御に限界がある。すなわち、出力電圧のパルス毎にフィードバックを行うというような制御は不可能である。そのため、出力電流のオーバーシュートが生じ易いという問題がある。
【０００８】
本発明の目的は、出力電流のオーバーシュートを効果的に抑制することができるインバータ電源装置を提供することである。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明によると、出力電流信号をアナログからデジタルに変換するアナログ／デジタル変換部と、前記アナログ／デジタル変換部によってデジタルに変換された出力電流信号が示す出力電流値に基づいて電流設定値に対する電流閾値の演算を行う演算部、および、前記出力電流値と前記演算部が演算した電流閾値とに基づいて第１駆動信号および第２駆動信号を出力する出力部を含むデジタル制御部と、前記第１駆動信号に基づいて電流変化を生じさせる第１スイッチング素子と、前記出力部から出力された前記第１駆動信号をデジタルからアナログに変換するデジタル／アナログ変換部と、前記デジタル／アナログ変換部によってアナログに変換された前記第１駆動信号を前記第１スイッチング素子に出力するアナログ制御部と、前記出力部から出力された前記第２駆動信号に基づいて前記第１スイッチング素子よりも大きな電流変化を生じさせる第２スイッチング素子と、前記第１スイッチング素子の出力側と前記アナログ／デジタル変換部とに接続されたデータ取込部と、前記デジタル／アナログ変換部と前記アナログ制御部とに接続されたデータ比較部と、を備え、前記データ取込部から前記データ比較部へフィードバック制御を行うことを特徴とする、インバータ電源装置が提供される。
【００１０】
上記構成によると、第１および第２スイッチング素子を設けるとともに、アナログ制御とデジタル制御とを併用したことで、電流閾値の精度を向上させることができ、出力電流のオーバーシュートを効果的に抑制することができる。
【００１１】
また、前記演算部は、下記式に基づいて前記演算を行ってよい。
Ｉｓ＝ｉ−Ｔｏ＊(ΔＩ／Δｔ)
（Ｉｓは電流閾値、ｉは電流設定値、Ｔｏは前記第２スイッチング素子がオンになった時点から前記出力電流値Ｉが上昇し始めるまでの時間（遅延時間）、ΔＩ／Δｔは電流変化率）
この場合、電流閾値を正確に取得することができる。
【００１２】
さらに、前記演算部は、前記第２スイッチング素子の出力電圧のパルス毎に、前記演算を行ってよい。
この場合、次のパルスへのフィードバック制御が実現され、電流閾値の精度をより向上させることができる。
【００１３】
そして、前記出力部は、前記出力電流値が前記電流閾値に達した場合、前記第２スイッチング素子をオフにし、かつ、その後、前記出力電流値が前記電流閾値を超えた範囲において、前記第２スイッチング素子がオフに維持されつつ前記第１スイッチング素子のみが駆動するように、前記第１および第２駆動信号を出力してよい。
この場合、出力電流のオーバーシュートをより確実に抑制しつつ、出力電流を電流設定値に到達させることができる。
【００１４】
また、前記デジタル制御部は、前記電流設定値に対する１以上の中間電流値を設定する中間電流値設定手段と、前記中間電流値設定手段による設定の後、前記第２スイッチング素子をオンにする第２スイッチング素子オン手段と、サンプリング周期毎に電流変化率を算出する電流変化率算出手段と、前記第２スイッチング素子がオンになった時点から前記出力電流値が上昇し始めるまでの遅延時間を算出する遅延時間算出手段と、前記演算部により前記電流閾値を演算する閾値演算手段と、前記出力電流値が前記中間電流値に達した場合に、前記第２スイッチング素子をオフにし、その後前記出力電流値の上昇が停止したら前記第２スイッチング素子をオンにする前記第２スイッチング素子オン／オフ切換手段と、を有し、前記第２スイッチング素子オン／オフ切換手段は、前記中間電流値毎に、前記第２スイッチング素子のオフおよびオンの処理を行い、前記電流変化率算出手段は、前記サンプリング周期毎に前記電流変化率を更新し、前記遅延時間算出手段は、前記中間電流値毎に前記遅延時間を更新し、前記閾値演算手段は、最新の前記電流変化率および最新の前記遅延時間を用いて、前記演算部により前記電流閾値を演算してよい。
この場合、出力電流値が階段状に変化することとなり、また、中間電流値毎かつサンプリング周期毎に電流閾値が更新される。したがって、電流閾値の精度をより一層向上させることができる。
【発明の効果】
【００１５】
本発明によると、第１および第２スイッチング素子を設けるとともに、アナログ制御とデジタル制御とを併用したことで、電流閾値の精度を向上させることができ、出力電流のオーバーシュートを効果的に抑制することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態に係るインバータ電源装置の回路図である。
【図２】電源の出力電流、ＩＧＢＴ（第２スイッチング素子）の出力電圧、およびＦＥＴ（第１スイッチング素子）の出力電圧のそれぞれの時間的変化を示すグラフである。
【図３】出力電流の制御に係る処理を示すフロー図である。
【発明を実施するための形態】
【００１７】
以下、本発明の好適な実施の形態について、図面を参照しつつ説明する。
【００１８】
先ず、図１を参照し、本発明の一実施形態に係るインバータ電源装置１の回路構成について説明する。
インバータ電源装置１は、デジタル制御部１０、アナログ制御部２０、アナログ／デジタル変換部（Ａ／Ｄ）３１、デジタル／アナログ変換部（Ｄ／Ａ）３２、データ比較部３３、データ取込部３４、電界効果トランジスタ（ＦＥＴ：Field effect transistor）４０、絶縁ゲートバイポーラトランジスタ(ＩＧＢＴ：Insulated gate bipolar transistor)５０、および、負荷６０により、構成されている。
【００１９】
Ａ／Ｄ３１は、電源の出力電流信号をアナログからデジタルに変換する。
【００２０】
デジタル制御部１０は、ＣＰＵ（中央演算装置：Central Processing Unit）１０ａから構成されている。ＣＰＵ１０ａは、演算部１１および出力部１２を含む。
演算部１１は、Ａ／Ｄ３１によってデジタルに変換された出力電流信号が示す出力電流値に基づいて、電流設定値に対する電流閾値の演算を行う。
出力部１２は、出力電流値と演算部１１が演算した電流閾値とに基づいて、第１駆動信号および第２駆動信号を出力する。
なお、演算部１１による演算手法、および、出力部１２から出力された各信号に基づく出力電流の制御については、後に詳述する。
【００２１】
Ａ／Ｄ３１とＤ／Ａ３２とは各々、データバスでデジタル制御部１０と接続されるとともに、データ取込部３４とデータ比較部３３とに接続されている。
Ｄ／Ａ３２は、出力部１２から出力された第１駆動信号をデジタルからアナログに変換し、データ比較部３３に出力する。
データ比較部３３は、Ｄ／Ａ３２から出力された第１駆動信号とデータ取込部３４が取り込んだデータとを比較する。
データ取込部３４からデータ比較部３３へフィードバック制御されるので、データ比較部３３では、Ｄ／Ａ３２の値を基準として、データ取込部３４との誤差分を増幅し、アナログ制御部２０に出力する。
アナログ制御部２０は、Ｄ／Ａ３２によってアナログに変換され、データ比較部３３で誤差分を増幅された第１駆動信号を、ＦＥＴ（第１スイッチング素子）４０に出力する。
ＦＥＴ４０は、第１駆動信号に基づいて電流変化を生じさせる。
また、デジタル／アナログ、アナログ／デジタルの信号変換制御は、各々、Ｄ／Ａ３２、Ａ／Ｄ３１とデジタル制御部とのパラレル通信にて行う。
【００２２】
ＩＧＢＴ（第２スイッチング素子）５０は、出力部１２から出力された第２駆動信号に基づいて、ＦＥＴ４０よりも大きな電流変化を生じさせる。
即ち、ＩＧＢＴ５０はデジタル制御による大幅な電流変化、ＦＥＴ４０はアナログ制御による微小な電流変化を生じさせる。
【００２３】
次に、図２および図３を参照し、インバータ電源装置１における電源の出力電流の制御について、説明する。
【００２４】
デジタル制御部１０が以下の処理Ｓ１〜Ｓ１６を順次行う（図３参照）。
・Ｓ１：  電流設定値ｉに対する１以上の中間電流値を設定する。
中間電流値は、電流設定値ｉ未満の電流値であり、例えば電流設定値ｉを２〜３等分して得られる値であってよい。図２に示すような出力電流値Ｉの階段状変化の回数を多くする（即ち、中間電流値の数を多くする）ことで、電流閾値Ｉｓの精度を向上させることはできるが、電流設定値ｉに到達するまで時間がかかる。
・Ｓ２：  ＩＧＢＴ５０をオンにする。
・Ｓ３，Ｓ４：  サンプリング周期Ｔｓ毎に、出力電流値Ｉを測定し、電流変化率ΔＩ／Δｔが０を超えたか否かを判断する。
・Ｓ５：  電流変化率ΔＩ／Δｔが０を超えた場合（Ｓ４：ＹＥＳ）、電流変化率ΔＩ／Δｔと、ＩＧＢＴ５０がオンになった時点から出力電流値Ｉが上昇し始めるまでの時間（遅延時間）Ｔｏとを算出する。
・Ｓ６：  演算部１１により、電流閾値Ｉｓを演算する（下記式（１）参照）。
・Ｓ７：  出力電流値Ｉが中間電流値以上であるか否かを判断する。
・Ｓ８，Ｓ９，Ｓ１０：  出力電流値Ｉが中間電流値未満の場合（Ｓ７：ＮＯ）、サンプリング周期Ｔｓ毎に、出力電流値Ｉを測定し、電流変化率ΔＩ／Δｔの算出（Ｓ９）、及び、電流閾値Ｉｓの演算（Ｓ１０）を行う。
Ｓ９では、今回算出したΔＩ／Δｔとこれまでに算出したΔＩ／Δｔとの平均値を、新たなΔＩ／Δｔとして設定する（即ち、ΔＩ／Δｔはサンプリング周期Ｔｓ毎に更新される）。このときＴｏは更新されず、Ｓ５で算出された値のままである。
Ｓ１０では、最新の（更新後の）ΔＩ／Δｔを用いて、演算部１１により電流閾値Ｉｓを演算する（即ち、電流閾値Ｉｓを更新する）。
・Ｓ１１：  出力電流値Ｉが中間電流値以上であるか否かを判断する。出力電流値Ｉが中間電流値未満の場合（Ｓ１１：ＮＯ）、Ｓ８に処理を戻し、Ｓ８以降の処理を再び行う。
・Ｓ１２：  出力電流値Ｉが中間電流値以上の場合（Ｓ７又はＳ１１：ＹＥＳ）、出力電流値Ｉが電流閾値Ｉｓ以上であるか否かを判断する。
出力電流値Ｉが電流閾値Ｉｓ未満の場合（Ｓ１２：ＮＯ）、Ｓ１３に処理を進める。
出力電流値Ｉが電流閾値Ｉｓ以上の場合（Ｓ１２：ＹＥＳ）、Ｓ１６に処理を進める。
・Ｓ１３：  ＩＧＢＴ５０をオフにする。
・Ｓ１４，Ｓ１５：  サンプリング周期Ｔｓ毎に、出力電流値Ｉを測定し、電流変化率ΔＩ／Δｔが０であるか否かを判断する。
電流変化率ΔＩ／Δｔが０でない場合（Ｓ１５：ＮＯ）、Ｓ１４に処理を戻し、Ｓ１４，Ｓ１５の処理を再び行う。
電流変化率ΔＩ／Δｔが０の場合（Ｓ１５：ＹＥＳ）、Ｓ２に処理を戻し、Ｓ２以降の処理を再び行う。
Ｓ１５：ＹＥＳでＳ２に処理を戻した後のＳ５では、今回算出したＴｏとこれまでに算出したＴｏとの平均値を、新たなＴｏとして設定する（即ち、Ｔｏは中間電流値毎に更新される）。このとき、ΔＩ／ΔｔについてもＳ９の場合と同様に更新する。
Ｓ１５：ＹＥＳでＳ２に処理を戻した後のＳ６，Ｓ１０では、最新の（更新後の）Ｔｏ及びΔＩ／Δｔを用いて、演算部１１により電流閾値Ｉｓを演算する（即ち、電流閾値Ｉｓを更新する）。
また、Ｓ１５：ＹＥＳでＳ２に処理を戻した後のＳ７，Ｓ１１では、次の中間電流値を適用する。つまり、Ｓ１で２以上の中間電流値を設定した場合、これら２以上の中間電流値の小さい方の値から順に、Ｓ７，Ｓ１１の中間電流値として適用する。
・Ｓ１６：  ＩＧＢＴ５０をオフにし、ＦＥＴ４０をオンにする。
【００２５】
演算部１１は、下記式（１）に基づいて演算を行う。
Ｉｓ＝ｉ−Ｔｏ＊(ΔＩ／Δｔ)  ・・・式（１）
（Ｉｓは電流閾値、ｉは電流設定値、ＴｏはＩＧＢＴ５０がオンになった時点から出力電流値Ｉが上昇し始めるまでの時間（遅延時間）、ΔＩ／Δｔは電流変化率）
【００２６】
本実施形態において、演算部１１は、ＩＧＢＴ５０の出力電圧のパルス毎に、かつ、サンプリング周期毎Ｔｓに、最新の電流変化率ΔＩ／Δｔおよび最新の遅延時間Ｔｏを用いて、電流閾値Ｉｓを演算する。つまり、ＩＧＢＴ５０の出力電圧のパルス毎に、かつ、サンプリング周期毎Ｔｓに、電流閾値Ｉｓが更新される。
【００２７】
図２において、時点ｔ１でＩＧＢＴ５０がオンになると、遅延時間Ｔｏを経て、出力電流値Ｉは上昇していく。その後、時点ｔ２でＩＧＢＴ５０がオフになると、出力電流値Ｉは再び一定になる。さらに、時点ｔ３でＩＧＢＴ５０がオンになると、遅延時間Ｔｏを経て、出力電流値Ｉは再び上昇していく。そして、出力電流値Ｉが電流閾値Ｉｓに到達した時点ｔ４で、出力部１２はＩＧＢＴ５０をオフにする。その後、出力部１２は、出力電流値Ｉが電流閾値Ｉｓを超えた範囲（時点ｔ４以降）において、ＩＧＢＴ５０がオフに維持されつつＦＥＴ４０のみが駆動するように、第１および第２駆動信号を出力する。その結果、時点ｔ５（出力電流値Ｉが電流設定値ｉに到達した時点）でのオーバーシュートが抑制される。
【００２８】
上述したように、本実施形態のインバータ電源装置１によると、ＦＥＴ４０のアナログ制御とＩＧＢＴ５０のデジタル制御とを併用したことで、電流閾値Ｉｓの精度を向上させることができ、出力電流のオーバーシュートを効果的に抑制することができる。
即ち、デジタル制御を用いたことで、各パターン電流に対して安定した制御を行うことができる。
なお、オーバーシュートは、ＩＧＢＴ５０のみでＦＥＴ４０に切り換えなければ、図２において出力電流値Ｉが電流閾値Ｉｓに達した後、電流設定値ｉに達する際に点線のような形状で生じ得るが、本実施形態によれば、ＦＥＴ４０に切り換えることにより、実線のように効果的に抑制することができる。
【００２９】
演算部１１は、上記式（１）の各要素に基づく演算によって、電流閾値Ｉｓを正確に取得することができる。
【００３０】
演算部１１は、ＩＧＢＴ５０の出力電圧のパルス毎に、演算を行う。これにより、次のパルスへのフィードバック制御が実現され、電流閾値Ｉｓの精度をより向上させることができる。
【００３１】
出力部１２は、出力電流値Ｉが電流閾値Ｉｓに達した場合、ＩＧＢＴ５０をオフにし、かつ、その後、出力電流値Ｉが電流閾値Ｉｓを超えた範囲において、ＩＧＢＴ５０（第２スイッチング素子）がオフに維持されつつＦＥＴ４０（第１スイッチング素子）のみが駆動するように、第１および第２駆動信号を出力する。
このように、出力電流値Ｉが電流閾値Ｉｓに達したとき（時点ｔ４）に、ＩＧＢＴ５０をオフにし、時点ｔ４以降はＦＥＴ４０のみの駆動に切り換えることで、出力電流のオーバーシュートをより確実に抑制しつつ、出力電流を電流設定値ｉに到達させることができる。
【００３２】
デジタル制御部１０が、図３に示す処理Ｓ１〜Ｓ１６を順次行う。
これにより、出力電流値Ｉが階段状に変化することとなり、また、中間電流値毎かつサンプリング周期Ｔｓ毎に電流閾値Ｉｓが更新される。したがって、電流閾値Ｉｓの精度をより一層向上させることができる。
【００３３】
以上、本発明の好適な実施の形態について説明したが、本発明は上述の実施形態に限られるものではなく、特許請求の範囲に記載した限りにおいて様々な設計変更が可能なものである。
【００３４】
第１および第２スイッチング素子は、それぞれＦＥＴおよびＩＧＢＴに限定されず、任意のスイッチング素子を適用可能である。例えば、第２スイッチング素子として、ＩＧＢＴの代わりに、ＪＦＥＴ(Junction FET)、ＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field-Effect Transistor)、サイリスタ等を採用してもよい。
【００３５】
演算部１１による演算式は、適宜、変更可能である。
【００３６】
演算部１１による演算の周期は、特に限定されない。例えば、第２スイッチング素子の出力電圧の２以上のパルス毎に、またはランダムに、演算を行ってもよい。
【００３７】
デジタル制御部１０による処理は、図３に示すものに限定されない。例えば、デジタル制御部１０は、出力電流値Ｉが階段状に変化しないよう、中間電流値の設定等を行わなくてもよい。
【００３８】
本発明に係るインバータ電源装置は、レーザー装置やスキャニング装置（例えばこれらは癌治療に使用される）、電磁石、その他任意の電子機器に適用可能である。
【００３９】
その他、回路構成を適宜に変更可能である。
【符号の説明】
【００４０】
１  インバータ電源装置
１０  デジタル制御部
１０ａ  ＣＰＵ
１１  演算部
１２  出力部
２０  アナログ制御部
３１  Ａ／Ｄ（アナログ／デジタル変換部）
３２  Ｄ／Ａ（デジタル／アナログ変換部）
３３  データ比較部
３４  データ取込部
４０  ＦＥＴ（第１スイッチング素子）
５０  ＩＧＢＴ（第２スイッチング素子）
【図１】
0005659410.tif 000002
【図２】
0005659410.tif 000003
【図３】
0005659410.tif 000004