(57)【特許請求の範囲】
【請求項１】
磁性体セラミック層と内部導体層とが積層された積層インダクタであって、前記内部導体層は、平面視したときにほぼ矩形状となるコイル電極を有し、この矩形状の角部近傍を除く前記コイル電極の領域に前記コイル電極と所定の距離を隔てて複数個の空洞部を設けたことを特徴とする積層インダクタ。
【請求項２】
前記コイル電極表面から前記空洞部までの距離を、前記コイル電極の厚さの１倍から６倍としたことを特徴とする請求項１記載の積層インダクタ。
【請求項３】
前記空洞部の形状を、円状または楕円状としたことを特徴とする請求項１記載の積層インダクタ。
【請求項４】
前記空洞部の形状を楕円状とし、他の空洞部と向き合っている方の曲率半径を、他の部分の曲率半径よりも小さくしたことを特徴とする請求項３記載の積層インダクタ。
【請求項５】
前記磁性体セラミック層の両端面に前記内部導体層に電気的に接続された外部電極を有し、この外部電極が設けられた面に対向する部分に形成された前記空洞部の前記コイル電極の面積に対する割合を、前記外部電極が設けられていない面に対向する部分に形成された前記空洞部の前記コイル電極の面積に対する割合よりも大きくしたことを特徴とする請求項１記載の積層インダクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電子機器に用いられる積層インダクタに関するものである。
【背景技術】
【０００２】
近年機器の小型化にともない積層インダクタが多く使われるようになっており、特に、積層インダクタに大電流を流すことができるものが要望されている。大電流を流すことができるようにするためには、電極の厚さを厚くして、直流抵抗値を小さくする必要がある。しかしながら、電極の厚さを厚くすると、磁性体と電極を同時に焼成したときに、収縮率、熱膨張係数の差等により、磁性体にクラックが発生しやすくなったり、内部応力により、十分なインダクタンスが得られにくくなる等の課題があった。これに対して、図６のように、コイル電極１近傍の磁性体２に空洞部３を形成することによって、内部応力を緩和させるものが検討されている。
【０００３】
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−６４４２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記従来の構成でもある程度内部応力を緩和させることはできるが、電極の厚さが、層間の磁性体の厚さよりも厚くなるような場合には、空洞部を電極に極めて近い位置に形成すると、空洞部端部と電極の間の応力差が大きくなり過ぎるために、空洞部端部と電極との間にクラックが発生し、それが外部にまで到達する可能性がある。また、コイル電極に対して均等に空洞部を形成すると、場所による応力差が生じ、特に角部から外周端に向けてクラックが発生しやすくなる。
【０００６】
本発明は、電極の厚さが厚くなっても、内部応力を緩和することにより、クラックが発生しにくく、電気的特性に優れた積層インダクタを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は上記課題を解決するために、磁性体セラミック層と内部導体層とが積層された積層インダクタであって、内部導体層は、平面視したときにほぼ矩形状となるコイル電極を有し、この矩形状の角部近傍を除くコイル電極の領域にコイル電極と所定の距離を隔てて複数個の空洞部を設けたものである。
【発明の効果】
【０００８】
上記構成により、磁性体セラミックの内部の応力を低減、分散させることができ、信頼性、電気的特性に優れた積層インダクタを得ることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施の形態における積層インダクタの断面図
【図２】本発明の一実施の形態における積層インダクタの平面図
【図３】本発明の一実施の形態における積層インダクタの要部拡大図
【図４】本発明の一実施の形態における別の積層インダクタの平面図
【図５】本発明の一実施の形態におけるさらに別の積層インダクタの平面図
【図６】従来の積層インダクタの断面図
【発明を実施するための形態】
【００１０】
以下、本発明の一実施の形態における積層インダクタについて、図面を参照しながら説明する。
【００１１】
図１は本発明の一実施の形態における積層インダクタの断面図であり、図２は図１のＡ−Ａ線で水平に切ったときに上から平面視したときの平面図である。この積層インダクタは、図１に示すように、Ｎｉ−Ｚｎ−Ｃｕ系フェライトからなる磁性体セラミック層１１と平面視したときにほぼ矩形状となるコイル電極１２を有する内部導体層１３を積層し、内部導体層１３と電気的に接続された外部電極１４を磁性体セラミック層１１の両端部に形成したものであり、平面形状は約２ｍｍ×１．２ｍｍとなっている。ここで内部導体層１３はＡｇからなり厚さ約２４μｍとし、内部導体層１３間の磁性体セラミック層１１の厚さは約１０μｍとなっている。これらの寸法は焼成後の寸法を意味し、以下同様とする。このように内部導体層１３の厚さが、磁性体セラミック層１１の厚さの２倍以上となっているため、磁性体と電極を同時に焼成したときに、収縮率、熱膨張係数の差等により、磁性体にクラックが発生しやすくなってくる。
【００１２】
コイル電極１２は３／４ターンの電極パターンとし、内部導体層１３と磁性体セラミック層１１を積層し、内部導体層１３を１８層用いることにより、１３．５ターンのコイルを構成している。また最外側のコイル電極１２の表面から積層インダクタの表面までの厚さを約１８０μｍとし、この部分がドラム型コアの鍔部に相当する部分となる。
【００１３】
さらに最外側のコイル電極１２の表面から積層インダクタの表面に向かって約９０μｍの距離を隔てて複数個の空洞部１５が形成されている。この空洞部１５の高さ（積層方向の長さ）は約１０μｍとしている。このときコイル電極１２の表面から空洞部１５までの距離を小さくしすぎると逆にその間の応力が大きくなって望ましくない。またその間の距離を大きくしすぎると空洞部１５を形成した効果が小さくなる。そのため、コイル電極１２の表面から空洞部１５までの距離は、コイル電極１２の厚さの１倍から６倍の間に設定することが望ましい。
【００１４】
この空洞部１５は、エチルセルロース系樹脂のように焼成時に消失するような樹脂をペースト状にしたものを磁性体セラミック層１１にパターン印刷し、さらに磁性体セラミック層１１を積層することにより、磁性体セラミック層１１と内部導体層１３を同時焼成する時に、同時に空洞部１５を形成することができる。
【００１５】
図２は図１のＡ−Ａ線で水平に切ったときに上から平面視したときの平面図であって、空洞部１５は、矩形状に形成されたコイル電極１２の領域のうち、矩形状の角部近傍を除く領域に複数個形成されている。ここで角部近傍とは、図３に示すように、矩形状のコイル電極１２の隣り合う辺を伸ばしたときに重なり合う領域（斜線を入れた領域）をいう。空洞部１５の形状は直径約１７０μｍの円状とし、矩形状に形成されたコイル電極１２の領域の長辺上に５個、短辺上に３個形成し、空洞部１５間の距離は約７０μｍとなるように配置されている。コイル電極１２は、平面視したときに電極幅約２３０μｍ、中芯部（コイル電極の内側）が長辺方向約１２７０μｍ、短辺方向約６６０μｍとなるように形成されている。また、コイル電極１２の外周から積層インダクタの外周端までの距離は、約１００μｍとなるようにしている。
【００１６】
コイル電極１２の領域全体に空洞部１５を形成すると、特にコイル電極１２の角部からクラックが生じやすい。またコイル電極１２に沿って直線状に空洞部１５を形成しても、その周辺の応力が大きくなり、クラックが生じやすくなる。これに対して本実施の形態では、角部近傍には空洞部１５を設けず、また複数個の円状の空洞部１５としているため、コイル電極１２の延伸方向に沿った部分で直線部を有さず、内部応力を低減することができる。なお、空洞部１５はコイル電極１２の領域に設けるが、図２のように一部中芯の部分にはみ出してもかまわない。ただし、空洞部１５がコイル電極１２の外側の領域にはみ出してしまうと、積層インダクタの外周部までクラックが伸びる可能性があるため、コイル電極１２の外周よりも内側に配置することが望ましい。また空洞部１５から積層インダクタの外周部までの距離は、空洞部１５間の距離よりも大きくとることが望ましい。
【００１７】
また磁性体セラミック層１１の内部に連続した空洞部１５を形成すると、空洞部１５が磁束の通過を妨げるため、全体として磁気効率が劣化するが、本発明の実施の形態では空洞部１５を複数個に分割しているため、多くの磁束は空洞部１５の間を通っていくため、あまり磁気効率が劣化しない。
【００１８】
図４は本発明の一実施の形態における別の形態であって、図２との違いは、図２では空洞部１５の形状を円状としていたが、図４では楕円状となっていることである。ここで空洞部１５同士が向き合っている方の曲率半径を約３０μｍ、外周に向いている方の曲率半径を約１３０μｍとしている。このように空洞部１５同士が向き合っている方の曲率半径の方をより小さいものとすることにより、積層インダクタの外周部までクラックが伸びるのを防ぐことができる。
【００１９】
また、内部応力は焼成体のみで発生するわけではなく、外部電極１４を形成したときに、外部電極１４により焼成体に内部応力を発生させる場合がある。そのために、外部電極１４が設けられた面に対向する部分に形成された空洞部１５のコイル電極１２の面積に対する割合を、外部電極１４が設けられていない面に対向する部分に形成された空洞部１５のコイル電極１２の面積に対する割合よりも大きくすることが望ましい。ここで空洞部１５のコイル電極１２の面積に対する割合とは、中芯部に相当するコイル電極１２の面積（矩形状の辺から角部を除いた部分の面積）と、その辺に形成した空洞部１５の面積の総和との比を意味する。そのために、図５のように、外部電極１４が設けられた面に対向する辺に形成された空洞部１５の大きさを、外部電極１４が設けられていない面に対向する部分に形成された空洞部１５の大きさよりも大きくしても良い。このようにすることにより、外部電極１４による内部応力を緩和しやすくすることができる。
【産業上の利用可能性】
【００２０】
本発明に係る積層インダクタは、電極の厚さが厚くなっても、内部応力を緩和することにより、クラックが発生しにくく、電気的特性に優れた積層インダクタを提供するものであり、産業上有用である。
【符号の説明】
【００２１】
１１  磁性体セラミック層
１２  コイル電極
１３  内部導体層
１４  外部電極
１５  空洞部
【図１】
0005834206.tif 000002
【図２】
0005834206.tif 000003
【図３】
0005834206.tif 000004
【図４】
0005834206.tif 000005
【図５】
0005834206.tif 000006
【図６】
0005834206.tif 000007