(57)【特許請求の範囲】
【請求項１】
発光素子と直列に接続されたゲート駆動型トランジスタを駆動信号に基づいてオンまたはオフすることにより、当該発光素子に流れる電流が電流目標値に到達するように、電源から前記発光素子に電圧を印加する発光素子駆動装置において、
前記ゲート駆動型トランジスタをオンに維持した定常状態で、前記電流目標値よりも大きい定常電流値が前記発光素子に流れるように、前記発光素子に印加する電圧値が設定され、
前記ゲート駆動型トランジスタがオンになり前記発光素子に流れる電流が立ち上がる過渡状態で、前記発光素子に流れる電流のピーク値が前記電流目標値となるように、前記駆動信号のパルス幅が、前記発光素子に印加する電圧値が高いほど狭く設定されている、
ことを特徴とする発光素子駆動装置。
【請求項２】
前記ゲート駆動型トランジスタをオフにした時から、前記発光素子に流れる電流が減少するまでの遅延時間に基づいて、前記発光素子に流れる電流が前記電流目標値を超えないように、前記駆動信号のパルス幅が設定されていることを特徴とする請求項１記載の発光素子駆動装置。
【請求項３】
前記電源、前記発光素子、および、前記ゲート駆動型トランジスタの間に抵抗素子が少なくとも１つ挿入され、当該抵抗素子によって流れる電流を制限することで、前記ゲート駆動型トランジスタにスパイク電圧が印加されることを防止する請求項１または２に記載の発光素子駆動装置。
【請求項４】
前記ゲート駆動型トランジスタに前記駆動信号を供給するゲートドライバを更に備え、
前記ゲートドライバは、前記ゲート駆動型トランジスタをオフするタイミングで、前記ゲート駆動型トランジスタのゲートが負バイアス状態になるように、前記駆動信号を前記ゲート駆動型トランジスタに供給することを特徴とする請求項１乃至３のいずれか１項に記載の発光素子駆動装置。
【請求項５】
前記電源の電圧、前記駆動信号のパルス幅、および、前記駆動信号の電圧を制御することにより、前記発光素子の光パルス幅と発光強度を制御することを特徴とする請求項１乃至４のいずれか１項に記載の発光素子駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子駆動装置に関するものである。
【背景技術】
【０００２】
近年、光通信、レーザプリンタ、および、光ディスク等に使用されるレーザダイオード等の発光素子を高速に駆動する駆動装置に関する技術が種々提案されている。
【０００３】
例えば、特許文献１には、電流源、第１のパルス電圧信号によって駆動されるスイッチ手段としての第１のトランジスタ、発光素子からなる第１の電流ラインとは別に、電流源、第２のパルス電圧信号によって駆動されるスイッチ手段としての第２のトランジスタ、擬似負荷からなる第２の電流ラインを有し、第１のパルス電圧信号とは逆相の第２のパルス電圧信号で駆動することで、電流源と第１のトランジスタ間の電位を一定にし、高速なパルス電流の供給を可能とする技術が開示されている。
【０００４】
また、特許文献２には、スイッチング手段として使用している第１のトランジスタのゲート電圧を瞬時に上下させるために、スイッチングを行うパルス信号源と第１のトランジスタ間に複数個のトランジスタを含む回路を構成する技術が開示されている。この技術によれば、第１のトランジスタのゲートの電位を抵抗を介することなく変えることができることから、第１のトランジスタを高速にオンオフすることが可能となる。
【０００５】
また、特許文献３には、スイッチング手段として使用している第１のトランジスタのゲートに大電流が供給されるように、スイッチングを行うパルス信号源と第１のトランジスタ間にインダクタと複数個トランジスタを含む回路を構成し、各トランジスタのスイッチングの制御を行うことで、インダクタにプリチャージした電流を第１のトランジスタに供給し、第１のトランジスタを高速にスイッチングすることが可能な技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−２３７４８９号公報
【特許文献２】特開２００９−１４１４３４号公報
【特許文献３】特開２０１０−１４７６６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、特許文献１〜３に開示された技術では、２つ以上のトランジスタを含む等、回路規模が大きいため、回路中のインダクタンスの存在により、電流の立ち上がりが緩慢になってしまう。このため、特に、高出力の発光素子を高速で駆動する場合（例えば、数Ａ程度の電流をナノ秒オーダーで駆動する場合）には、これらの技術を利用することが困難である。より詳細には、回路中の浮遊容量を無視し、電源電圧値をＶＬ、回路中の抵抗成分をＲＬ、インダクタンス成分をＬｘとすると、回路に流れる電流Ｉと、時間ｔの関係は以下の式（１）のようになる。
【０００８】
Ｉ＝ＶＬ／ＲＬ×（１−ｅｘｐ（−ＲＬ／Ｌｘ×ｔ））  ・・・（１）
このため、インダクタンス成分Ｌｘが大きいほど、立ち上がりが緩慢となってしまうという問題点がある。
【０００９】
そこで、本発明は、簡易な構成で発光素子を高速に駆動することが可能な発光素子駆動装置を提供することを目的としている。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明は、発光素子と直列に接続されたゲート駆動型トランジスタを駆動信号に基づいてオンまたはオフすることにより、当該発光素子に流れる電流が電流目標値に到達するように、電源から前記発光素子に電圧を印加する発光素子駆動装置において、前記ゲート駆動型トランジスタをオンに維持した定常状態で、前記電流目標値よりも大きい定常電流値の電流が前記発光素子に流れるように、前記発光素子に印加する電圧値が設定され、前記ゲート駆動型トランジスタがオンになり前記発光素子に流れる電流が立ち上がる過渡状態で、前記発光素子に流れる電流のピーク値が前記電流目標値となるように、前記駆動信号のパルス幅が、前記発光素子に印加する電圧値が高いほど狭く設定されていることを特徴とする。
【００１１】
このような構成によれば、簡易な構成で発光素子を高速に駆動することが可能となる。
【００１２】
また、他の発明は、上記発明に加えて、前記ゲート駆動型トランジスタをオフにした時から、前記発光素子に流れる電流が減少するまでの遅延時間に基づいて、前記発光素子に流れる電流が前記目標電流値を超えないように、前記駆動信号のパルス幅が設定されていることを特徴とする。
このような構成によれば、発光素子に流れる電流が電流目標値を超えることがないように容易に設定することができる。
また、他の発明は、上記発明に加えて、前記電源、前記発光素子、および、前記ゲート駆動型トランジスタの間に抵抗素子が少なくとも１つ挿入され、当該抵抗素子によって流れる電流を制限することで、前記ゲート駆動型トランジスタにスパイク電圧が印加されることを防止する。
【００１３】
このような構成によれば、スパイク電圧がゲート駆動型トランジスタに印加されることにより回路が誤動作したり、あるいは、ゲート駆動型トランジスタが損傷したりすることを防止できる。
【００１４】
また、他の発明は、上記発明に加えて、前記駆動信号は、前記ゲート駆動型トランジスタをオフするタイミングで、前記ゲート駆動型トランジスタのゲートが負バイアス状態になることを特徴とする。
【００１５】
このような構成によれば、ゲート駆動型トランジスタのゲート容量に蓄積された電荷を急速に放電させることができるので、駆動電流の立ち下がりを急峻にすることができる。
【００１６】
また、他の発明は、上記発明に加えて、前記電源の電圧、前記駆動信号のパルス幅、および、前記駆動信号の電圧を制御することにより、前記発光素子の光パルス幅と発光強度を制御することを特徴とする。
【００１７】
このような構成によれば、電源の電圧、駆動信号のパルス幅、および、駆動信号の電圧を調整することで、所望の振幅およびパルス幅の出力電流を得ることができる。
【００１８】
また、他の発明は、上記発明に加えて、駆動時における光パルス幅と発光強度を安定させるために、ゲート駆動型トランジスタの温度を制御する温度制御部を有する。
【００１９】
このような構成によれば、ゲート駆動型トランジスタの温度を一定に保つことにより、回路の動作を安定化することができる。
【発明の効果】
【００２０】
本発明によれば、簡易な構成で発光素子を高速に駆動することが可能な発光素子駆動装置を提供することが可能となる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１実施形態に係る発光素子駆動装置の構成例を示す図である。
【図２】従来の構成によって発光素子に電流を供給した場合の駆動信号の電圧波形と出力電流の電流波形を示す図である。
【図３】出力電流がＩ２になるようにした場合の駆動信号の電圧波形と出力電流の電流波形を示す図である。
【図４】図１に示す第１実施形態の駆動信号の電圧波形と出力電流の電流波形を示す図である。
【図５】本発明の第２実施形態に係る発光素子駆動装置の構成例を示す図である。
【図６】従来の構成においてスパイク電圧が発生した場合の駆動信号の電圧波形とＶ１の電圧波形を示す図である。
【図７】図７（Ａ）及び図７（Ｂ）は、第２実施形態に係る発光素子駆動装置により、スパイク電圧の発生を抑止した電圧波形について説明するための図である。
【図８】従来の構成における駆動信号の電圧波形と出力電流のパルス波形を示す図である。
【図９】本発明の第３実施形態に係る発光素子駆動装置の構成例を示す図である。
【図１０】図９に示す第３実施形態の駆動信号の電圧波形と出力電流の電流波形を示す図である。
【図１１】駆動信号のパルス幅と電源の電圧との関係を示す図である。
【図１２】駆動信号と電源の電圧とを調整した場合の出力電流のパルス波形を示す図である。
【図１３】駆動信号のパルス幅とゲートドライバの電圧との関係を示す図である。
【図１４】駆動信号のパルス幅とゲートドライバの電圧を調整した場合の出力電流のパルス波形を示す図である。
【発明を実施するための形態】
【００２２】
次に、本発明の実施形態について説明する。
【００２３】
（Ａ）第１実施形態の構成の説明
図１は、本発明の第１実施形態に係る発光素子駆動装置の構成例を示す回路図である。この図１に示すように、第１実施形態に係る発光素子駆動装置は、制御部１、ゲートドライバ１ａ、ゲート駆動型トランジスタ２、発光素子３、および、出力電圧がＶＣＣの電源を有している。
【００２４】
ここで、制御部１は、例えばオンの状態が２Ｖでオンの状態が０Ｖであるパルス状の駆動信号ＳＡを生成して、ゲートドライバ１ａに供給する。ゲートドライバ１ａは、例えば、２つのゲート駆動型トランジスタが直列接続されて構成されており、駆動信号ＳＡがオンの状態では、プラスの電圧ＶＨが１２Ｖで、オフの状態では電圧が０Ｖである駆動信号ＳＢをゲート駆動型トランジスタ２に供給する。
【００２５】
ゲート駆動型トランジスタ２は、例えば、ＦＥＴ（Field Effect Transistor）等によって構成され、制御部１から供給される駆動信号ＳＡに基づいてゲートドライバ１ａから供給される駆動信号ＳＢによってゲート電圧が制御され、オンまたはオフの状態となる。
【００２６】
なお、ゲート駆動型トランジスタ２は、ゲート電極の駆動電圧が上述した１２Ｖに限定されず、ゲート駆動型トランジスタ２の特性に応じた駆動電圧がゲート電極に印加されるように、駆動信号ＳＢのオン及びオフ状態の電圧を設定すればよい。
【００２７】
発光素子３は、例えば、レーザダイオードまたはＬＥＤ（Light Emitting Diode）等によって構成され、ゲート駆動型トランジスタ２がオンの状態に制御されると、電源から供給される電流によってレーザ光（または可視光）を放射する。
【００２８】
電源はＶＣＣの直流電圧を出力する直流電源であり、ゲート駆動型トランジスタ２のオン／オフに応じて、発光素子３に電力を供給する。
【００２９】
（Ｂ）第１実施形態の動作の説明
つぎに、図２〜４を参照して第１実施形態の動作について説明する。発光素子３に数Ａ程度の電流を流そうとする場合、例えば図２に示すようにして、単純にオン／オフ制御を行うと、発光素子３やゲート駆動型トランジスタ２、配線による寄生インダクタンスや浮遊容量により、出力電流Ｉ（ｔ）は立ち上がりの遅い状態となり、数ｎｓのパルス幅を得ることができない。また、図２に示すように、駆動信号ＳＢと、その出力電流Ｉ（ｔ）の間にはτ１，τ２の遅延時間が存在するので、このような遅延時間も考慮する必要がある。すなわち、駆動信号ＳＢがハイの状態になってからτ１後に出力電流Ｉ（ｔ）が増加し、駆動信号ＳＢがローの状態になってからτ２後に出力電流Ｉ（ｔ）が減少する。
【００３０】
第１実施形態では、図３に示すように、駆動信号ＳＢを一定時間ハイの状態にした場合（例えば、駆動信号ＳＢを通常よりも長い時間（例えば、２倍以上長い時間）ハイの状態にした場合、または、常時ハイの状態にした場合）に、出力電流の目標値Ｉ１よりも大きな電流値Ｉ２が得られるように、電源の電圧値が設定されている。例えば、電源の電圧値ＶＣＣは、以下の式（２）のように設定することができる。
【００３１】
ＶＣＣ／ＲＬ＝Ｉ２＞２×Ｉ１  ・・・（２）
ここで、ＲＬは回路中の抵抗であり、電源の内部抵抗、発光素子３の抵抗、および、ゲート駆動型トランジスタ２のオン抵抗の合計値である。なお、発光素子３は、発光時には電流の大小によらず略一定の電圧が印加されるので、この電圧をＶｆとして、式（２）の左辺のＶＣＣから減算して計算するようにしてもよい。もちろん、電流値が分かっている場合には純粋な抵抗として計算してもよい。
【００３２】
第１実施形態では、式（２）に示す条件を満たすように、電源の電圧ＶＣＣが設定されている。また、駆動信号ＳＢについては、式（２）を満たす電源電圧において、ピーク電流が目標電流であるＩ１となるようにパルス幅が設定されている。
【００３３】
すなわち、駆動信号ＳＢについては、図４に示すように、遅延時間τ２に基づいてオフに切り替えることで、出力電流が目標値Ｉ１を超えないようにする。具体的には、定常状態でＩ１より大きいＩ２の出力電流が流れるように電源電圧値ＶＣＣを設定するとともに、上述した図３に示すような比較的長い時間、駆動信号ＳＢをハイに設定する。このような初期条件の下、電源電圧値ＶＣＣを固定にして、１００ピコ秒刻みで短くなるように駆動信号ＳＢのパルス幅を変化させながら出力電流をモニタして、出力電流が目標値Ｉ１を超えることがない条件を得る。このように発光素子３の入出力特性をモニタすることで、駆動信号ＳＢについて、発光素子３に流れる出力電流が出力電流目標値Ｉ１を超えることがないように容易に設定することができる。
【００３４】
このようにして、図４に示すように遅延時間τ１，τ２を考慮して、駆動信号ＳＢをオフに切り替えることで、出力電流の目標値であるＩ１を超えることなく、パルス幅の短い出力電流を得ることができる。これは、発光素子３の電流経路が等価的にＲＬ直列回路とみなすことができ、Ｉ１より大きいＩ２の出力電流が定常状態で流れるように電源電圧値ＶＣＣをより大きく設定することによって、過渡状態における出力電流の立ち上がりを早くできるからである。すなわち、指数関数的に増加する出力電流の立ち上がり時間が速い部分だけ取り出すことで、図２の場合に比べ、出力電流のパルス幅を大幅に狭くすることができる。そのため、パルス幅が狭く、かつ、光強度が大きい光出力を得ることができる。
【００３５】
なお、駆動信号ＳＢをオフに切り替えるタイミングは、切り替えてから遅延時間τ２後の発光素子３に流れる電流が減少する時点で目標値であるＩ１を超えないように設定する場合に限定されず、遅延時間τ２に基づいて設定されていればよい。すなわち、遅延時間τ２に基づいていればよく、例えば、発光素子３に流れる電流が減少する時点の前後に亘る時間応答が、目標値であるＩ１を超えないことを判断指標として、駆動信号ＳＢをオフに切り替えるタイミングを決定してもよい。
【００３６】
なお、以上では、式（２）において、駆動信号ＳＢの定常電流値Ｉ２を出力電流目標値Ｉ１の２倍になるように設定したが、これ以外の値であってもよい。例えば、より急峻な立ち上がりが必要な場合には、２倍よりも大きい値を採用してもよい。また、それほど急峻な立ち上がりが必要ない場合には、２倍未満としてもよい。
【００３７】
以上に説明したように、第１実施形態では、式（２）を満たすように電源の電圧を設定するとともに、駆動信号ＳＢのパルス幅およびオン／オフのタイミングを調整することにより、立ち上がりが急峻で、かつ、出力電流目標値Ｉ１に到達するように発光素子３を駆動することができる。また、第１実施形態では、フィードバック制御を用いていないことから、回路構成を簡略化することができるとともに、例えば、正帰還が生じて回路が発振することを防止できる。
【００３８】
（Ｃ）第２実施形態の説明
図５は本発明の第２実施形態の構成例を示す図である。なお、この図において図１と対応する部分には同一の符号を付してその説明を省略する。図５に示す例では、図１と比較すると、抵抗素子４が発光素子３とゲート駆動型トランジスタ２との間に配置されている。それ以外の構成は、図１の場合と同様である。
【００３９】
第１実施形態では、回路中の寄生インダクタンスや浮遊容量の存在と、ゲート駆動型トランジスタ２がターンオフするときの電流変化とに起因して、図１に示す電圧Ｖ１には、図６に示すように過渡的にスパイク電圧が発生する。
【００４０】
このようなスパイク電圧の発生を抑制するには、例えば次の対策１〜６がある。対策１では、発光素子３と並列にクランプダイオードを接続する。対策２では、ゲート駆動型トランジスタ２と並列にサージ吸収用アバランシェダイオードを接続する。対策３では、ゲート駆動型トランジスタ２に並列にスナバ回路を接続する。対策４では、発光素子３とゲート駆動型トランジスタ２との間に抵抗素子を接続する。対策５では、制御部１とゲート駆動型トランジスタ２との間にゲート直列抵抗を挿入する。対策６では、回路中の寄生インダクタンスを小さくする。
【００４１】
対策１〜４では、過電圧を制限、過電流を制限、ｄＶ／ｄｔ、ｄＩ／ｄｔを制限することで、スパイク電圧やリンギングを抑制することができる。また、対策５では、スイッチング動作を遅くすることで、スパイク電圧やリンギングを抑制することができる。このような対策１〜４によりスパイク電圧やリンギングを抑制可能であるが、特に対策６により寄生インダクタンスを小さくすることが望ましく、簡易な回路構成にする必要がある。
【００４２】
上述した対策１〜４のうち、対策４では、回路を複雑にすることなく、寄生インダクタンスを小さく抑えられ、対策５と比べてスイッチング動作も大きく悪化することがない。よって、第２実施形態では、対策４として、抵抗素子４を設けている。このようにして、第２実施形態では、寄生インダクタンスや浮遊容量に急激な電流または電圧の変化が生じることをより効果的に防止することができる。例えば、抵抗素子４を３．３Ω及び６．６ΩとしたときのＶ１の電圧波形を、それぞれ図７（Ａ）及び図７（Ｂ）に示す。この図７から明らかなように、抵抗素子４の抵抗値を数Ω程度大きくすることで、効果的にスパイク電圧の発生を抑止することができる。なお、第２実施形態では、前述した式（２）を満たすように電源の電圧ＶＣＣが設定される。ここで、第２実施形態では、ＲＬには抵抗素子４の抵抗値も含まれ、含まれた状態で式（２）を満たすように電源の電圧ＶＣＣが設定される。
【００４３】
なお、抵抗素子４を追加する以外の方法として、上述した対策３として、直列接続された抵抗素子とキャパシタとをゲート駆動型トランジスタ２に並列接続し、スパイク電圧の発生を抑制するＲＣスナバ回路を用いる方法がある。しかしながら、ＲＣスナバ回路ではＲＣによる時定数が生じることから、抵抗素子のみに比べて出力電流の応答速度が遅くなる。一方、第２実施形態では抵抗素子４のみを回路に直列に追加している。図７（Ａ）及び図７（Ｂ）で示したように、抵抗素子４の抵抗値が大きいほどスパイク電圧は抑制されるが、抵抗値が大きい場合は図８（Ａ）及び図８（Ｂ）に示すよう電流の立ち下がり時間が遅くなる。抵抗値が小さすぎる場合はスパイク電圧を抑制する効果がない。そこで、第２実施形態では、例えば、数Ω程度の抵抗素子を用いている。この程度の抵抗素子を用いれば、電流の立ち下がり時間への影響も少なく、スパイク電圧も抑制することができる。
【００４４】
なお、第２実施形態でも、第１実施形態と同様に駆動信号ＳＢの制御と電源の電圧ＶＣＣの設定を行うことで、図４に示すパルス幅が狭い出力電流を得ることができる。これにより、第１実施形態と同様にパルス幅が狭く、光強度が大きい光出力を得ることができる。
【００４５】
以上に説明したように、第２実施形態では、式（２）を満たすように設定するとともに、駆動信号ＳＢのパルス幅を調整することにより、立ち上がりが急峻で、かつ、出力電流目標値Ｉ１に到達するように発光素子３を駆動することができるとともに、図６に示すようなスパイク電圧の発生を抑制することができるので、回路の誤動作を防止するとともに、回路を構成する素子にかかる負担を軽減できる。
【００４６】
（Ｄ）第３実施形態の説明
図９は本発明の第３実施形態の構成例を示す図である。なお、この図において図５と対応する部分には同一の符号を付してその説明を省略する。図９に示す例では、図５と比較すると、制御部１とゲート駆動型トランジスタ２との間に接続されているゲートドライバ１ａの代わりにゲートドライバ５が配置されている。それ以外の構成は、図５の場合と同様である。なお、図９では、抵抗素子４を有しているが、図１と同様に、抵抗素子４を有しない構成としてもよい。
【００４７】
ここで、ゲートドライバ５は、ゲートドライバ１ａと同様に、２つのゲート駆動型トランジスタが直列接続されて構成される。ゲートドライバ５には、グランドを基準とした場合に、正の電圧ＶＨである１２Ｖと、負の電圧ＶＬである−３Ｖが供給され、制御部１から駆動信号ＳＡが供給されると、ゲートドライバ５からは図１０に示すような駆動信号ＳＢをゲート駆動型トランジスタ２に供給する。すなわち、ゲートドライバ５は、駆動信号ＳＡがハイの状態ではプラスの電圧ＶＨである１２Ｖが出力され、駆動信号ＳＡがローの状態ではマイナスの電圧ＶＬである−３Ｖが出力されるように構成されている。なお、第３実施形態においても、ＲＬに抵抗素子４の抵抗値を含んだ状態で、式（２）を満たすように電源の電圧ＶＣＣが設定されている。
【００４８】
第１および第２実施形態では、駆動信号ＳＢの制御と電源の電圧ＶＣＣの電圧設定により、出力電流の立ち上がり時間を短くすることができるが、立ち下がり時間を短くする効果はあまり期待できない。第３実施形態では、第１および第２実施形態の回路構成に、図９に示すように制御部１とゲート駆動型トランジスタ２の間に負バイアス電圧として、例えば−３Ｖの電圧ＶＬを出力可能なゲートドライバ５を追加する。これにより、駆動信号ＳＡがオンの状態では、プラスの電圧ＶＨが駆動信号ＳＢとして出力され、駆動信号ＳＡがローの状態ではマイナスの電圧ＶＬが駆動信号ＳＢとして出力される。第１および第２実施形態では、駆動信号ＳＢがローの状態では制御部１の出力インピーダンスは非常に大きい値となるため、ゲート駆動型トランジスタ２のゲートの入力容量に蓄積された電荷は、この大きな値の出力インピーダンスを介して放電されることから、図８（ｂ）に示すように、出力電流の立ち下がりが緩慢となる。
【００４９】
一方、第３実施形態では、ゲートドライバ５からは駆動信号ＳＢがローの状態ではマイナスの電圧ＶＬが出力される。このとき、ゲートドライバ５に内蔵されているゲート駆動型トランジスタはオンの状態になることから、ゲートドライバ５の出力インピーダンスは、非常に低い値となるとともに、マイナスの電位差となることから、ゲート駆動型トランジスタ２の入力容量に蓄積された電荷は、非常に短時間で放電される。このため、図１０に示すように、出力電流の立ち下がりを急峻にすることができる。図４の場合と比較すると、第３実施形態では、パルス幅Ｔ２をＴ３（＜Ｔ２）に狭めることができる。
【００５０】
また、第３実施形態では、ゲートドライバ５を設けることにより、ゲート駆動型トランジスタ２の駆動能力（電流供給能力）を高めることができるため、前述したように出力電流の立ち下がりを急峻にすることができるとともに、出力電流の立ち上がりについても急峻にすることができる。
【００５１】
以上に説明したように、第３実施形態では、式（２）を満たすように設定するとともに、駆動信号ＳＢのパルス幅を調整することにより、立ち上がりが急峻で、かつ、出力電流目標値Ｉ１に到達するように発光素子３を駆動することができる。また、第３実施形態では、ゲートドライバ５を設けたので、出力電流の立ち下がりを急峻にすることができるとともに、出力電流の立ち上がりについても急峻にすることができる。さらに、抵抗素子４を設けたので、図６に示すようなスパイクの発生を抑制することができる。
【００５２】
（Ｅ）変形実施形態の説明
以上の実施形態は一例であって、本発明が上述したような場合のみに限定されるものでないことはいうまでもない。例えば、制御部１によってこれらを制御可能としてもよい。図１１は、電源の電圧ＶＣＣと駆動信号ＳＢのパルス幅を制御可能とした場合に、これらの値と出力電流との関係を示す図である。この図１１において、横軸は駆動信号ＳＢのパルス幅を示し、縦軸は電源の電圧ＶＣＣを示している。また、図中の実線の円弧は、出力電流値がＩ１である場合のパルス幅と電源の電圧との関係を示している。この円弧が示すように、電源の電圧ＶＣＣを高くすると、出力電流の目標値をＩ１とした場合でもパルス幅を狭くすることができる。また、電源の電圧ＶＣＣを低くすると、出力電流の目標値をＩ１とした場合にはパルス幅を広くする必要がある。なお、このような構成例におけるパルス幅Ｔａの設定範囲は以下の式（３）によって表される。なお、具体的な制御方法としては、図１１に示す情報に関するテーブルを制御部１に内蔵しておき、このテーブルに基づいて制御を行ったり、出力電流によるフィードバック制御を行ったりすることができる。
【００５３】
Ｔ２≦Ｔａ≦Ｔ１  ・・・（３）
ここで、Ｔ２は図４の出力電流パルス幅を示し、Ｔ１は図２の出力電流パルス幅を示す。駆動信号ＳＢのパルス幅と電源の電圧ＶＣＣを変化させた場合、出力電流波形は図１２のようになる。図１２において、実線は電源の電圧値をＶａに設定した場合の出力電流のパルス波形を示し、破線は電源の電圧値をＶｂに設定した場合の出力電流のパルス波形を示している。ここで、ＶａおよびＶｂは、Ｖａ＞Ｖｂの関係を有している。この図に示すように、実線に示す電源の電圧値がＶａの場合には、破線に示す電源の電圧値がＶｂの場合に比較して、パルス幅が狭くなっている。
【００５４】
また、第３実施形態では、駆動信号ＳＢのパルス幅と、ゲートドライバ５の供給電圧ＶＨは固定としたが、これらを、制御部１によって制御可能としてもよい。図１０に示す駆動信号ＳＢのパルス幅とゲートドライバ５の電圧ＶＨを制御部１で制御することで、図１３に示すような関係で出力電流の出力値とパルス幅を調整することができる。より詳細には、図１３において、横軸は駆動信号ＳＢのパルス幅を示し、縦軸はゲートドライバ５の電圧ＶＨを示している。また、実線で示す円弧は、出力電流値がＩ１の場合のパルス幅と電圧との関係を示している。この図に示すように、電圧ＶＨを高くすることにより、駆動信号ＳＢのパルス幅を狭くすることができる。なお、パルス幅Ｔｂの設定範囲を式（４）に示す。
【００５５】
Ｔ３≦Ｔｂ≦Ｔ１  ・・・（４）
ここで、Ｔ３は図１０の出力電流パルス幅を示し、Ｔ１は図２（ｂ）の出力電流のパルス幅を示している。
【００５６】
図１４はゲートドライバ５から出力される駆動信号ＳＢのパルス幅と、ゲートドライバ５の電圧ＶＨを変化させた場合の出力電流波形の変化を示している。この図１４に示すように、実線で示す電圧ＶＨが高い場合の方が、破線で示す低い場合に比較して、パルス幅が狭くなっている。なお、図１４では、正側の電圧であるＶＨを例に挙げて説明したが、負側の電圧であるＶＬを制御可能とした場合にも、パルス幅をある程度調整することができる。また、第１および第２実施形態においても、駆動信号ＳＢの電圧値が変更可能であれば、ゲートドライバ５の電圧を制御した場合と同様の効果を得ることができる。
【００５７】
また、以上の各実施形態のゲート駆動型トランジスタ２に対して、温度調整機能を付加するようにしてもよい。具体的には、ゲート駆動型トランジスタ２の温度が所定の温度で一定となるように、サーミスタによってオン／オフ駆動される空冷ファンを設けたり、ペルチェ素子を設けたりして温度が一定になるように制御することができる。このような構成によれば、例えば、ゲート駆動型トランジスタ２の応答性能が最も良い温度で固定することで、安定したパルス幅の短い光出力を得ることができる。その結果、温度変化によって、ゲート駆動型トランジスタ２の応答性能が変化して、安定したパルス幅の短い光出力を得ることができなくなることを防止できる。
【００５８】
また、以上の第２および第３実施形態では、抵抗素子４を発光素子３とゲート駆動型トランジスタ２の間に挿入するようにしたが、これ以外の場所に挿入するようにしてもよい。具体的には、電源と発光素子３の間に挿入したり、ゲート駆動型トランジスタ２とグランドの間に挿入したりすることも可能である。
【００５９】
また、以上の各実施形態では、電源を正電源とし、正電源から発光素子３を介してグランドに電流が流れる構成としたが、負電源を用いてグランドから発光素子３を介して電流が流れる構成とすることも可能である。
【符号の説明】
【００６０】
１  制御部
１ａ、５  ゲートドライバ
２  ゲート駆動型トランジスタ
３  発光素子
４  抵抗素子
【図１】
0005778059.tif 000002
【図２】
0005778059.tif 000003
【図３】
0005778059.tif 000004
【図４】
0005778059.tif 000005
【図５】
0005778059.tif 000006
【図６】
0005778059.tif 000007
【図７】
0005778059.tif 000008
【図８】
0005778059.tif 000009
【図９】
0005778059.tif 000010
【図１０】
0005778059.tif 000011
【図１１】
0005778059.tif 000012
【図１２】
0005778059.tif 000013
【図１３】
0005778059.tif 000014
【図１４】
0005778059.tif 000015