(57)【特許請求の範囲】
【請求項１】
表示パネルと、
前記表示パネルを駆動する駆動回路と
を備え、
前記表示パネルは、行列状に配置された複数の表示画素を有し、
各表示画素は、有機ＥＬ素子と、前記有機ＥＬ素子を駆動する画素回路とを有し、
前記有機ＥＬ素子は、前記画素回路に接続された第１電極、発光層および第２電極を積層して構成され、
前記第２電極は、行方向または列方向に配列された複数の前記有機ＥＬ素子で共有された帯状電極であり、
前記表示パネルは、前記第２電極と交差する方向に延在し、複数の前記画素回路に電力を供給する複数の帯状配線をさらに有し、
前記駆動回路は、前記帯状電極を流れる電流の変化に基づいて物体の接触位置を検出する接触位置検出回路を有し、
前記接触位置検出回路は、
前記帯状電極を流れる電流を検出する電流検出部と、
映像信号に基づいて非接触時の電流を導出する電流計算部と、
前記電流検出部で検出された電流の値と、前記電流計算部で導出された電流の値とから接触位置情報を導出する接触位置計算部と
を有する
表示装置。
【請求項２】
前記画素回路は、保持容量と、映像信号に対応する電圧を前記保持容量に書き込む第１トランジスタと、前記保持容量の電圧に基づいて前記有機ＥＬ素子を駆動する第２トランジスタとを有し、
前記第１トランジスタは、外光の入射する位置に配置されている
請求項１に記載の表示装置。
【請求項３】
前記表示パネルは、前記画素回路へ入射する外光を遮る遮光層を有する
請求項１または請求項２に記載の表示装置。
【請求項４】
表示装置を備え、
前記表示装置は、
表示パネルと、
前記表示パネルを駆動する駆動回路と
を有し、
前記表示パネルは、行列状に配置された複数の表示画素を有し、
各表示画素は、有機ＥＬ素子と、前記有機ＥＬ素子を駆動する画素回路とを有し、
前記有機ＥＬ素子は、前記画素回路に接続された第１電極、発光層および第２電極を積層して構成され、
前記第２電極は、行方向または列方向に配列された複数の前記有機ＥＬ素子で共有された帯状電極であり、
前記表示パネルは、前記第２電極と交差する方向に延在し、複数の前記画素回路に電力を供給する複数の帯状配線をさらに有し、
前記駆動回路は、前記帯状電極を流れる電流の変化に基づいて物体の接触位置を検出する接触位置検出回路を有し、
前記接触位置検出回路は、
前記帯状電極を流れる電流を検出する電流検出部と、
映像信号に基づいて非接触時の電流を導出する電流計算部と、
前記電流検出部で検出された電流の値と、前記電流計算部で導出された電流の値とから接触位置情報を導出する接触位置計算部と
を有する
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ(electro luminescence)素子を備えた表示装置および電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ素子を用いた表示装置が開発され、商品化が進められている（例えば、特許文献１参照）。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置よりも薄くすることが可能である。
【０００３】
ところで、有機ＥＬ素子を備えた表示パネルの表示面に対して、静電容量式のタッチパネルを設けたものが知られている（特許文献２参照）。このタッチパネルでは、基板の内面と外面にそれぞれ検出電極が設けられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−０８３２７２号公報
【特許文献２】特開２００８−２１６５４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述したように、表示パネルとは別体で設けられたタッチパネルを表示パネルの表示面に設けた場合には、表示装置の厚さがタッチパネルの分だけ厚くなってしまう。特に、指などの物体の接触位置を検出するためだけに、基板の内面と外面にそれぞれ検出電極を設けた場合には、タッチパネルがより一層、厚くなってしまい、有機ＥＬ表示装置の薄型化を阻害するという問題があった。
【０００６】
本発明はかかる問題点に鑑みてなされたものであり、その目的は、タッチパネル機能を有する表示装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
参考例に係る表示パネルは、行列状に配置された複数の表示画素を備えたものである。各表示画素は、有機ＥＬ素子と、有機ＥＬ素子を駆動する画素回路とを有している。有機ＥＬ素子は、画素回路に接続された第１電極、発光層および第２電極を積層して構成されている。第２電極は、行方向または列方向に配列された複数の有機ＥＬ素子で共有された帯状電極である。
【０００８】
本発明による表示装置は、表示パネルと、表示パネルを駆動する駆動回路とを備えている。この表示装置に含まれる表示パネルは、上記の表示パネルと同一の構成要素を有している。本発明による電子機器は、上記の表示装置を備えたものである。
【０００９】
参考例に係る表示パネル、ならびに本発明による表示装置および電子機器では、各表示画素に含まれる第２電極が、行方向または列方向に配列された複数の有機ＥＬ素子で共有された帯状電極となっている。これにより、帯状電極を、指などの物体の接触位置を検出する検出電極として用いることができる。
【００１０】
本発明において、駆動回路は、例えば、帯状電極を流れる電流の変化に基づいて物体の接触位置を検出する接触位置検出回路を有している。接触位置検出回路は、例えば、帯状電極を流れる電流を検出する電流検出部と、映像信号に基づいて非接触時の電流を導出する電流計算部とを有している。接触位置検出回路は、例えば、さらに、電流検出部で検出された電流の値と、電流計算部で導出された電流の値から接触位置情報を導出する接触位置計算部を有している。
【００１１】
本発明において、画素回路は、例えば、保持容量と、映像信号に対応する電圧を保持容量に書き込む第１トランジスタと、保持容量の電圧に基づいて有機ＥＬ素子を駆動する第２トランジスタとを有している。このとき、第１トランジスタは、外光の入射する位置に配置されていてもよいし、画素回路へ入射する外光を遮る遮光層が表示パネルに設けられていてもよい。
【００１２】
本発明において、表示パネルは、帯状電極と交差する方向に延在する複数の検出電極を有していてもよい。この場合に、駆動回路は、例えば、複数の帯状電極を消光期間中に順次走査するとともに、帯状電極の走査と同期して各検出電極を駆動する走査部を有している。
【発明の効果】
【００１３】
参考例に係る表示パネル、ならびに本発明による表示装置および電子機器によれば、有機ＥＬ素子の電極である帯状電極を、指などの物体の接触位置を検出する検出電極として用いることができるようにしたので、厚さの増加割合を最低限に抑えつつ、表示パネルにタッチパネル機能を持たせることができる。従って、タッチパネル機能を有する薄型の表示パネルを実現することができる。
【図面の簡単な説明】
【００１４】
【図１】第１の実施の形態に係る表示装置の概略図である。
【図２】図１の表示パネルの内部構成を表す図である。
【図３】図１のサブピクセルの回路図である。
【図４】図１の表示パネルの断面図である。
【図５】図１のカソード線および検出電極のレイアウト図である。
【図６】図１の表示装置の動作の一例を表す波形図である。
【図７】カソード線に印加する信号波形の生成方法の一例を表す波形図である。
【図８】第２の実施の形態に係る表示装置の概略図である。
【図９】図８の表示パネルの断面図である。
【図１０】図８のドレイン線および検出電極のレイアウト図である。
【図１１】ボトムエミッション構造における容量について説明するための回路図である。
【図１２】ブートストラップについて説明するための波形図である。
【図１３】図８の接触位置検出回路の内部構成の一例を表す図である。
【図１４】外光入射時のカソード線に流れる電流の一例について説明するための波形図である。
【図１５】外光入射時のカソード線に流れる電流の他の例について説明するための波形図である。
【図１６】図９の表示パネルの一変形例を表す断面図である。
【図１７】外光入射時のリーク電流について説明するためのＩ−Ｖ特性図である。
【図１８】外光入射時のゲート−ソース間電圧について説明するための波形図である。
【図１９】外光入射時のカソード線に流れる電流の一例について説明するための波形図である。
【図２０】外光入射時のカソード線に流れる電流の他の例について説明するための波形図である。
【図２１】上記各実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。
【図２２】上記実施の形態の表示装置の適用例１の外観を表す斜視図である。
【図２３】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図２４】適用例３の外観を表す斜視図である。
【図２５】適用例４の外観を表す斜視図である。
【図２６】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【発明を実施するための形態】
【００１５】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
カソード電極と検出電極とでタッチセンサが構成されている例
２．第２の実施の形態
カソード電極に流れる電流のモニターによりタッチパネル機能を実現している例
３．モジュールおよび適用例
【００１６】
＜１．第１の実施の形態＞
[構成]
図１は、第１の実施の形態に係る表示装置１の全体構成の一例を表したものである。この表示装置１は、表示パネル１０と、表示パネル１０を駆動する駆動回路２０とを備えている。
【００１７】
図２は、表示パネル１０の内部構成の一例を表したものである。表示パネル１０は、例えば、図２に示したように、複数の表示画素１４が２次元配置された表示領域１０Ａを有している。表示パネル１０は、外部から入力された映像信号２０Ａに基づく画像を、各表示画素１４をアクティブマトリクス駆動することにより表示するものである。各表示画素１４は、赤色用のサブピクセル１３Ｒと、緑色用のサブピクセル１３Ｇと、青色用のサブピクセル１３Ｂとを含んでいる。なお、以下では、サブピクセル１３Ｒ，１３Ｇ，１３Ｂの総称としてサブピクセル１３を用いるものとする。
【００１８】
図３は、サブピクセル１３の回路構成の一例を表したものである。サブピクセル１３は、図３に示したように、有機ＥＬ素子１１と、有機ＥＬ素子１１に並列接続された容量Ｃｓｕｂと、有機ＥＬ素子１１を駆動する画素回路１２とを有している。容量Ｃｓｕｂは、必要に応じて省略したり、寄生容量で代用したりすることも可能である。なお、サブピクセル１３Ｒには、有機ＥＬ素子１１として、赤色光を発する有機ＥＬ素子１１Ｒが設けられている。同様に、サブピクセル１３Ｇには、有機ＥＬ素子１１として、緑色光を発する有機ＥＬ素子１１Ｇが設けられている。サブピクセル１３Ｂには、有機ＥＬ素子１１として、青色光を発する有機ＥＬ素子１１Ｂが設けられている。
【００１９】
画素回路１２は、例えば、書込トランジスタＴｗｓと、駆動トランジスタＴｄｒと、保持容量Ｃｓとを含んで構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。なお、画素回路１２は、２Ｔｒ１Ｃの回路構成に限られるものではなく、互いに直列接続された２つの書込トランジスタＴｗｓを有していてもよいし、上記以外のトランジスタや、容量を有していてもよい。
【００２０】
書込トランジスタＴｗｓは、映像信号に対応する電圧を保持容量Ｃｓに書き込むトランジスタである。駆動トランジスタＴｄｒは、書込トランジスタＴｗｓによって書き込まれた保持容量Ｃｓの電圧に基づいて有機ＥＬ素子１１を駆動するトランジスタである。トランジスタＴｗｓ，Ｔｄｒは、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により構成されている。なお、トランジスタＴｗｓ，Ｔｄｒは、ｐチャネルＭＯＳ型のＴＦＴにより構成されていてもよい。
【００２１】
なお、本実施の形態の書込トランジスタＴｗｓが特許請求の範囲の「第１トランジスタ」の一具体例に相当し、本実施の形態の駆動トランジスタＴｄｒが特許請求の範囲の「第２トランジスタ」の一具体例に相当する。また、本実施の形態の保持容量Ｃｓが特許請求の範囲の「保持容量」の一具体例に相当する。
【００２２】
駆動回路２０は、タイミング生成回路２１、映像信号処理回路２２、データ線駆動回路２３、ゲート線駆動回路２４、ドレイン線駆動回路２５、カソード線駆動回路２６および検出回路２７を有している。駆動回路２０は、また、データ線駆動回路２３の出力に接続されたデータ線ＤＴＬと、ゲート線駆動回路２４の出力に接続されたゲート線ＷＳＬと、ドレイン線駆動回路２５の出力に接続されたドレイン線ＤＳＬと、カソード電極駆動回路２６の出力に接続されたカソード線ＣＴＬを有している。カソード線ＣＴＬは、有機ＥＬ素子１１のカソード電極でもある。有機ＥＬ素子１１のカソード電極については、後に詳述する。
【００２３】
タイミング生成回路２１は、例えば、データ線駆動回路２３、ゲート線駆動回路２４、ドレイン線駆動回路２５およびカソード線駆動回路２６が連動して動作するように制御するものである。タイミング生成回路２１は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、これらの回路に対して制御信号２１Ａを出力するようになっている。
【００２４】
映像信号処理回路２２は、例えば、外部から入力されたデジタルの映像信号２０Ａを補正すると共に、補正した後の映像信号をアナログに変換して信号電圧２２Ｂをデータ線駆動回路２３に出力するものである。
【００２５】
データ線駆動回路２３は、制御信号２１Ａの入力に応じて（同期して）、映像信号処理回路２２から入力されたアナログの信号電圧２２Ｂを、各データ線ＤＴＬを介して、選択対象の表示画素１４（またはサブピクセル１３）に書き込むものである。データ線駆動回路２３は、例えば、信号電圧２２Ｂと、映像信号とは無関係の一定電圧とを出力することが可能となっている。
【００２６】
ゲート線駆動回路２４は、制御信号２１Ａの入力に応じて（同期して）、複数のゲート線ＷＳＬに選択パルスを順次印加して、複数の表示画素１４（またはサブピクセル１３）をゲート線ＷＳＬ単位で順次選択するものである。ゲート線駆動回路２４は、例えば、書込トランジスタＴｗｓをオンさせるときに印加する電圧と、書込トランジスタＴｗｓをオフさせるときに印加する電圧とを出力することが可能となっている。
【００２７】
ドレイン線駆動回路２５は、制御信号２１Ａの入力に応じて（同期して）、複数のドレイン線ＤＳＬに選択パルスを順次印加して、複数の画素回路１２（具体的には駆動トランジスタＴｄｒのドレイン）に電力を供給するものである。ドレイン線駆動回路２５は、例えば、有機ＥＬ素子１１を発光させるときに印加する電圧と、有機ＥＬ素子１１を消光させるときに印加する電圧とを出力することが可能となっている。
【００２８】
カソード線駆動回路２６は、制御信号２１Ａの入力に応じて（同期して）、複数のカソード線ＣＴＬに選択パルスを順次印加して、タッチセンサ機能をカソード線ＣＴＬ単位で順次オンするものである。カソード線駆動回路２６は、例えば、タッチセンサ機能をオンするときに印加する電圧と、タッチセンサ機能をオフするときに印加する電圧とを出力することが可能となっている。なお、検出回路２７については、後に詳述する。
【００２９】
次に、図３を参照して、各構成要素の接続関係および配置について説明する。
【００３０】
ゲート線ＷＳＬは、行方向に延在して形成されており、書込トランジスタＴｗｓのゲートに接続されている。ドレイン線ＤＳＬも行方向に延在して形成されており、駆動トランジスタＴｄｒのドレインに接続されている。データ線ＤＴＬは、列方向に延在して形成されており、書込トランジスタＴｗｓのドレインに接続されている。書込トランジスタＴｗｓのソースは、駆動トランジスタＴｄｒのゲートと、保持容量Ｃｓの一端に接続されている。駆動トランジスタＴｄｒのソースと保持容量Ｃｓの他端とが、有機ＥＬ素子１１のアノードに接続されている。有機ＥＬ素子１１のカソードは、カソード線ＣＴＬと兼用されている。容量Ｃｓｕｂの一端は、保持容量Ｃｓの一端（駆動トランジスタＴｄｒ側の端子）と、駆動トランジスタＴｄｒのソースと、有機ＥＬ素子１１のアノードとに接続されている。容量Ｃｓｕｂの他端は、カソード線ＣＴＬに接続されている。
【００３１】
次に、表示パネル１０における画素回路１２近傍の断面構成について説明する。図４は、表示パネル１０における画素回路１２近傍の断面構成の一例を表したものである。表示パネル１０は、例えば、図４に示したように、表示部３０と検出部４０とを互いに重ね合わせた構成となっている。
【００３２】
表示部３０は、例えば、図４に示したように、画素回路１２およびその近傍において、基板３１上に、画素回路１２、絶縁層３２、絶縁層３３および絶縁層３４をこの順に積層した構成となっている。絶縁層３３は開口３３Ａを有しており、開口３３Ａに有機ＥＬ素子１１が設けられている。有機ＥＬ素子１１は、例えば、図４に示したように、アノード電極３５、有機層３６およびカソード線ＣＴＬを開口３３Ａの底面側から順に積層して構成されている。
【００３３】
アノード電極３５は、絶縁層３２の平坦面にならった平坦な膜となっている。アノード電極３５は、金属材料によって構成されており、反射ミラーとして機能する。従って、表示パネル１０は、トップエミッション構造となっている。有機層３６は、例えば、アノード電極３５側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを有している。カソード線ＣＴＬは、少なくとも有機層３６の上面に接して形成されている。カソード線ＣＴＬは、行方向（ドレイン線ＤＳＬの延在方向）に延在しており、行方向に配列された複数の有機ＥＬ素子１１で共有された帯状電極である。複数のカソード線ＣＴＬは、互いに並列に配置されている。カソード線ＣＴＬは、可視光に対して透明な導電性材料、例えばＩＴＯ（Indium Tin Oxide；酸化インジウムスズ）からなる。
【００３４】
検出部４０は、例えば、図４に示したように、基板４１上に、複数の検出電極ＤＥＴと、接着層４２とを積層したものであり、検出電極ＤＥＴを表示部３０側に向けて配置されている。基板４１は、可視光に対して透明な基板、例えば、光透過性の樹脂フィルムやガラス基板からなる。基板４１の裏面（検出電極ＤＥＴとは反対側の面）が、表示パネル１０の映像表示面Ｓとなっている。なお、基板４１の裏面に何らかの光学機能層が配置されていてもよい。接着層４２は、表示部３０と検出部４０とを互いに貼り合わせるためのものである。各検出電極ＤＥＴは、図５に示したように、列方向（カソード線ＣＴＬと交差する方向）に延在する帯状電極である。複数の検出電極ＤＥＴは、互いに並列に配置されている。複数の検出電極ＤＥＴは、例えば、金属材料によって構成されており、有機ＥＬ素子１１の直上を避けた位置に配置されている。
【００３５】
ここで、例えば、絶縁層３４および接着層４２と、これらを介して互いに対向配置されたカソード線ＣＴＬおよび検出電極ＤＥＴとにより容量素子が構成されている。従って、その容量素子が、表示パネル１０において静電容量型のタッチセンサとして機能する。なお、表示パネル１０において、カソード線ＣＴＬ、絶縁層３４、接着層４２および検出電極ＤＥＴの積層方向の並び順は、上記の並び順に限られるものではない。従って、上記の容量素子においてカソード線ＣＴＬおよび検出電極ＤＥＴに挟まれる誘電体は、常に絶縁層３４および接着層４２であるとは限らない。
【００３６】
次に、検出回路２７について説明する。検出回路２７は、複数の検出電極ＤＥＴから得られる検出信号に基づいて指などの物体の接触位置を検出するものである。具体的には、検出回路２７は、まず、検出電極ＤＥＴから得られる検出信号に基づき、指などの物体の、映像表示面Ｓへの接触・非接触を検出するようになっている。検出回路２７は、指などの物体が映像表示面Ｓに接触したことを検出した場合には、例えば、以下のプロセスを実行するようになっている。具体的には、検出回路２７は、カソード線駆動回路２６から出力された選択パルスの印加タイミングと、閾値電圧以下の検出信号の検出タイミングとに基づいて、映像表示面Ｓのうち、指などの物体が接触した位置を算出するようになっている。
【００３７】
［動作］
次に、本実施の形態の表示装置１の動作の一例について説明する。
【００３８】
この表示装置１では、映像信号２０Ａに対応する信号電圧２２Ｂがデータ線駆動回路２３によって各データ線ＤＴＬに印加されると共に、制御信号２１Ａに応じた選択パルスがゲート線駆動回路２４およびドレイン線駆動回路２５によって複数のゲート線ＷＳＬおよびドレイン線ＤＳＬに順次印加される。実際には、以下に説明する動作を経て映像が表示される。
【００３９】
図６は、ある画素回路１２に印加される電圧波形の一例と、駆動トランジスタＴｄｒのゲート電圧Ｖｇおよびソース電圧Ｖｓの変化の一例とを表したものである。図６（Ａ）にはデータ線ＤＴＬに、信号電圧Ｖｓｉｇと、オフセット電圧Ｖｏｆｓが印加されている様子が示されている。図６（Ｂ）にはゲート線ＷＳＬに、書込トランジスタＴｗｓをオンする電圧Ｖｏｎと、書込トランジスタＴｗｓをオフする電圧Ｖｏｆｆが印加されている様子が示されている。図６（Ｃ）にはドレイン線ＤＳＬに、電圧Ｖｃｃと、電圧Ｖｉｎｉが印加されている様子が示されている。さらに、図６（Ｆ），（Ｇ）には、ドレイン線ＤＳＬ、データ線ＤＴＬおよびゲート線ＷＳＬへの電圧印加に応じて、駆動トランジスタＴｄｒのゲート電圧Ｖｇおよびソース電圧Ｖｓが時々刻々変化している様子が示されている。なお、図６（Ｄ），（Ｅ）には、カソード線ＣＴＬに印加される電圧波形と、検出電極ＤＥＴで検出される電圧波形とが示されているが、これらについては、消光から発光までの一連の動作についての説明の後に詳述するものとする。
【００４０】
（閾値補正準備期間）
まず、閾値補正の準備を行う。具体的には、ゲート線ＷＳＬの電圧がＶｏｆｆとなっており、ドレイン線ＤＳＬの電圧がＶｃｃとなっている時（つまり有機ＥＬ素子１１が発光している時）に、ドレイン線駆動回路２５がドレイン線ＤＳＬの電圧をＶｃｃからＶｉｎｉに下げる（Ｔ１）。すると、ソース電圧ＶｓがＶｉｎｉとなり、有機ＥＬ素子１１が消光する。その後、データ線ＤＴＬの電圧がＶｏｆｓとなっている時にゲート線駆動回路２４がゲート線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ、駆動トランジスタＴｄｒのゲートをＶｏｆｓとする。
【００４１】
（最初の閾値補正期間）
次に、閾値の補正を行う。具体的には、書込トランジスタＴｗｓがオンしており、データ線ＤＴＬの電圧がＶｏｆｓとなっている間に、ドレイン線駆動回路２５がドレイン線ＤＳＬの電圧をＶｉｎｉからＶｃｃに上げる（Ｔ２）。すると、駆動トランジスタＴｄｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その後、データ線駆動回路２３がデータ線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える前に、ゲート線駆動回路２４がゲート線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ３）。すると、駆動トランジスタＴｄｒのゲートがフローティングとなり、閾値の補正が休止する。
【００４２】
（最初の閾値補正休止期間）
閾値補正が休止している期間中は、例えば、先の閾値補正を行った行（画素）とは異なる他の行（画素）において、データ線ＤＴＬの電圧のサンプリングが行われる。なお、このとき、先の閾値補正を行った行（画素）において、ソース電圧ＶｓがＶｏｆｓ−Ｖｔｈ（Ｖｔｈは駆動トランジスタＴｄｒの閾値電圧）よりも低いので、閾値補正休止期間中にも、先の閾値補正を行った行（画素）において、駆動トランジスタＴｄｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇し、保持容量Ｃｓを介したカップリングによりゲート電圧Ｖｇも上昇する。
【００４３】
（２回目の閾値補正期間）
次に、閾値補正を再び行う。具体的には、データ線ＤＴＬの電圧がＶｏｆｓとなっており、閾値補正が可能となっている時に、ゲート線駆動回路２４がゲート線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ、駆動トランジスタＴｄｒのゲート電圧をＶｏｆｓにする（Ｔ４）。このとき、ソース電圧ＶｓがＶｏｆｓ−Ｖｔｈよりも低い場合（閾値補正がまだ完了していない場合）には、駆動トランジスタＴｄｒがカットオフするまで（ゲート−ソース間電圧ＶｇｓがＶｔｈになるまで）、駆動トランジスタＴｄｒのドレイン−ソース間に電流Ｉｄｓが流れる。その後、データ線駆動回路２３がデータ線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える前に、ゲート線駆動回路２４がゲート線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ５）。すると、駆動トランジスタＴｄｒのゲートがフローティングとなるので、ゲート−ソース間電圧Ｖｇｓをデータ線ＤＴＬの電圧の大きさに拘わらず一定に維持することができる。
【００４４】
なお、この閾値補正期間において、保持容量ＣｓがＶｔｈに充電され、ゲート−ソース間電圧ＶｇｓがＶｔｈとなった場合には、駆動回路２０は、閾値補正を終了する。しかし、ゲート−ソース間電圧ＶｇｓがＶｔｈにまで到達しない場合には、駆動回路２０は、ゲート−ソース間電圧ＶｇｓがＶｔｈに到達するまで、閾値補正と、閾値補正休止とを繰り返し実行する。
【００４５】
（書き込み・移動度補正期間）
閾値補正休止期間が終了した後、書き込みと移動度補正を行う。具体的には、データ線ＤＴＬの電圧がＶｓｉｇとなっている間に、ゲート線駆動回路２４がゲート線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ（Ｔ６）、駆動トランジスタＴｄｒのゲートをデータ線ＤＴＬに接続する。すると、駆動トランジスタＴｄｒのゲート電圧Ｖｇがデータ線ＤＴＬの電圧Ｖｓｉｇとなる。このとき、有機ＥＬ素子１１のアノード電圧はこの段階ではまだ有機ＥＬ素子１１の閾値電圧Ｖｅｌよりも小さく、有機ＥＬ素子１１はカットオフしている。そのため、電流Ｉｄｓは有機ＥＬ素子１１の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧ＶｓがΔＶだけ上昇し、やがてゲート−ソース間電圧ＶｇｓがＶｓｉｇ＋Ｖｔｈ−ΔＶとなる。このようにして、書き込みと同時に移動度補正が行われる。ここで、駆動トランジスタＴｄｒの移動度が大きい程、ΔＶも大きくなるので、ゲート−ソース間電圧Ｖｇｓを発光前にΔＶだけ小さくすることにより、画素１３ごとの移動度のばらつきを取り除くことができる。
【００４６】
（ブートストラップ期間）
最後に、ゲート線駆動回路２４がゲート線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ７）。すると、駆動トランジスタＴｄｒのゲートがフローティングとなり、駆動トランジスタＴｄｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その結果、有機ＥＬ素子１１に閾値電圧Ｖｅｌ以上の電圧が印加され、有機ＥＬ素子１１が所望の輝度で発光を開始する。
【００４７】
このように、本実施の形態の表示装置１では、各サブピクセル１３において画素回路１２がオンオフ制御され、各サブピクセル１３の有機ＥＬ素子１１に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こり、その光が外部に取り出される。その結果、表示パネル１０の表示領域１０Ａにおいて画像が表示される。
【００４８】
ところで、駆動回路２０は、画像表示に悪影響を及ぼさない期間、具体的には、消光期間中に、タッチ検出動作を行う。具体的には、図６（Ｄ）に示したように、カソード線駆動回路２６は、有機ＥＬ素子１１が消光し、閾値補正準備期間となっている間に、カソード線ＣＴＬに選択パルスを印加する。この選択パルスは、例えば、図７（Ａ）〜（Ｅ）に示したように、選択パルスを印加するカソード線ＣＴＬに対応するドレイン線ＤＳＬｎに印加される選択パルスの反転パルスと、次に選択パルスが印加されるカソード線ＣＴＬに対応するドレイン線ＤＳＬｎ＋１に印加される選択パルスとの論理和をとることにより得られる。
【００４９】
上記のようにして選択パルスがカソード線ＣＴＬに印加されると、各検出電極ＤＥＴから、カソード線ＣＴＬに印加された選択パルスに対応する信号が出力される。このとき、映像表示面Ｓのうち、選択パルスが印加されたカソード線ＣＴＬの近傍で物体が接触していた場合には、物体に近接する検出電極ＤＥＴから、物体の影響を受けた信号が出力される。それらの信号は、検出回路２７に入力され、検出回路２７において、物体が接触した位置が算出される。
【００５０】
[効果]
次に、本実施の形態の表示装置１の効果について説明する。本実施の形態では、各サブピクセル１３の有機ＥＬ素子のカソード電極が、行方向に延在する帯状のカソード線ＣＴＬとなっており、指などの物体の接触位置を検出する検出電極として用いられている。これにより、表示パネル１０の厚さの増加割合を最低限に抑えつつ、表示パネル１０にタッチパネル機能を持たせることができる。従って、本実施の形態では、タッチパネル機能を有する薄型の表示パネル１０を実現することができる。
【００５１】
＜２．第２の実施の形態＞
次に、第２の実施形態に係る表示装置２について説明する。本実施の形態の表示装置２は、ボトムエミッション構造の表示パネル５０を備えている点で、上記実施の形態の表示装置１の構成と主に相違する。そこで、以下では、上記実施の形態との相違点について主に説明し、上記実施の形態との共通点についての説明を適宜、省略するものとする。
【００５２】
[構成]
図８は、表示装置２の全体構成の一例を表したものである。この表示装置２は、表示パネル５０と、表示パネル５０を駆動する駆動回路６０とを備えている。
【００５３】
図９は、表示パネル５０の断面構成の一例を表したものである。表示パネル５０は、例えば、図９に示したように、上記実施の形態の表示部３０を上下逆さまにした構成となっている。従って、本実施の形態では、基板３１側が映像表示面Ｓとなっている。表示パネル５０では、さらに、上記実施の形態の検出部４０が省略されている。
【００５４】
本実施の形態において、アノード電極３５は、ＩＴＯなどの透明導電性材料によって構成されている。一方、カソード線ＣＴＬは、金属材料で構成されており、反射ミラーとして機能する。従って、表示パネル５０は、ボトムエミッション構造となっている。本実施の形態において、カソード線ＣＴＬは、例えば、図１０に示したように、列方向（ドレイン線ＤＳＬと交差する方向）に延在しており、列方向に配列された複数の有機ＥＬ素子１１で共有された帯状電極である。
【００５５】
表示パネル５０は、例えば、図９に示したように、基板３１と、絶縁層３２との間に、遮光層３７と、絶縁層３８を有している。遮光層３７は、画素回路１２へ入射する外光を遮るものであり、例えば、図９に示したように、基板３１と画素回路１２との間に配置されている。絶縁層３８は、遮光層３７を含む面を平坦化するためのものである。
【００５６】
次に、本実施の形態におけるタッチセンサ機能について説明する。
【００５７】
まず、従来のブートストラップ動作について、図１１、図１２を用いて説明する。書き込み期間が終了して、書込トランジスタＴｗｓがオフすると、駆動トランジスタＴｄｒのゲート−ソース間電圧Ｖｇｓは保持容量Ｃｓによって保持されるので、ゲート電圧Ｖｇ、ソース電圧Ｖｓはゲート−ソース間電圧Ｖｇｓを保持したまま上昇し、ソース電圧Ｖｓが駆動トランジスタＴｄｒの電流に応じた電圧Ｖｏｌｅｄまで上昇する。ゲート−ソース間電圧Ｖｇｓを保ったまま、ゲート電圧Ｖｇ、ソース電圧Ｖｓが上昇する動作をブートストラップ動作という。
【００５８】
移動度補正、書込み期間が終了した時点で、ゲート電圧Ｖｇは信号電圧Ｖｓｉgが書き込まれており、ソース電圧Ｖｓは、閾値補正完了時からそれぞれの移動度に応じた電圧上昇量ΔＶｓだけ上昇した電圧Ｖｓ１＝Ｖ０−Ｖｔｈ＋ΔＶｓとなる。ここで、書込トランジスタＴｗｓがオフすると、駆動トランジスタＴｄｒのゲート−ソース間電圧Ｖｇｓは保持容量Ｃｓによって保持されるので、ソース電圧Ｖｓは駆動トランジスタＴｄｒを流れる電流Ｉｄｓに応じた電圧Ｖｏｌｅｄまで上昇する。ソース電圧Ｖｓの上昇にともない、ゲート電圧Ｖｇも保持容量Ｃｓを介して上昇する。このときの上昇量は理想的にはソース電圧Ｖｓの上昇量Ｖｏｌｅｄ−Ｖｓ１と同じである。しかし、トランジスタに寄生容量が存在する場合は、上記の上昇量は、ソース電圧Ｖｓの上昇量よりも少なくなる。
【００５９】
図１１に示したように、駆動トランジスタＴｄｒ、書込トランジスタＴｗｓには寄生容量Ｃｇｓ、Ｃｇｄ、Ｃｗｓが存在する。そのため、ソース電圧ＶｓがＶｓ１からＶｓ２2に上昇したとすると、ゲート電圧Ｖｇは
（Ｃｓ＋Ｃｇｓ）／（Ｃｓ＋Ｃｇｓ＋Ｃｇｄ＋Ｃｗｓ）×（Ｖｓ２−Ｖｓ１）
しか上昇しない。このときの係数（Ｃｓ＋Ｃｇｓ）／（Ｃｓ＋Ｃｇｓ＋Ｃｇｄ＋Ｃｗｓ）は必ず１以下になるので、ゲート電圧Ｖｇの上昇量は、ソース電圧Ｖｓの上昇量よりも小さくなる。この係数を、ブートストラップゲインＧｂと呼ぶことにする。この場合、ブートストラップ後のゲート−ソース間電圧Ｖｇｓ２は、ブートストラップ前のゲート−ソース間電圧Ｖｇｓ２１よりも（１−Ｇｂ）×ΔＶｓだけ小さくなる。
【００６０】
このように、トランジスタに寄生容量が存在した場合、ブートストラップ動作によって、ゲート電圧Ｖｇの上昇量がソース電圧Ｖｓの上昇量よりも少なくなるので、ブートストラップ動作により、駆動トランジスタＴｄｒのゲート−ソース間電圧Ｖｇｓが移動度補正完了時点のゲート−ソース間電圧Ｖｇｓよりも小さくなってしまう。
【００６１】
本実施の形態では、表示パネル５０はボトムエミッション構造となっているので、画素回路１２が映像表示面Ｓ側に位置する。そのため、映像表示面Ｓに物体が近付いた場合、図１１に示したように、物体付近の駆動トランジスタＴｄｒのゲートと物体との間には容量Ｃｔが形成される。そのため、物体付近のサブピクセル１３のブートストラップゲインが、物体から離れたサブピクセル１３のブートストラップゲインよりも小さくなる。その結果、物体付近のサブピクセル１３ではゲート−ソース間電圧Ｖｇｓ小さくなり、電流が減少する。そこで、本実施の形態では、この電流減少を検出して物体の位置が検出される。
【００６２】
本実施の形態では、駆動回路６０では、図８に示したように、駆動回路２０において、カソード線駆動回路２６の代わりに接触位置検出回路２８が設けられており、さらに、検出回路２７が省略されている。接触位置検出回路２８は、上述の電流減少を検出して物体の位置を検出するものであり、例えば、図１３に示したように、電流検出部２８−１と、電流計算部２８−２と、接触位置計算部２８−３とを有している。
【００６３】
電流検出部２８−１は、カソード線ＣＴＬを流れる電流を検出するものであり、例えば、カソード線ＣＴＬに直列に接続された抵抗の電圧、またはそれに対応する信号を出力するようになっている。電流計算部２８−２は、映像信号に基づいて非接触時の電流を導出するものであり、例えば、映像信号に基づいて非接触時の電流を、電流検出部２８−１の抵抗に流したときの抵抗の電圧、またはそれに対応する信号を出力するようになっている。接触位置計算部２８−３は、電流検出部２８−１で検出された電流の値と、電流計算部２８−２で導出された電流の値とに基づいて接触位置情報を導出するものである。接触位置計算部２８−３は、例えば、電流検出部２８−１から出力された電圧または信号と、電流計算部２８−２から出力された電圧または信号とに基づいて、接触位置情報を導出するようになっている。接触位置計算部２８−３は、例えば、双方の電圧または信号の差分と、所定の閾値とを比較し、その結果に基づいて、接触位置情報を導出するようになっている。
【００６４】
図１４（Ａ）〜（Ｄ）は、単色の画像が出力されているときのカソード線ＣＴＬに流れる電流波形と、ドレイン線ＤＳＬに入力される選択パルス（つまり発光期間）との関係の一例を表したものである。なお、図１４（Ａ），（Ｂ）で位相が異なっているのは、ドレイン線ＤＳＬはラインごとに順次選択されているためである。
【００６５】
例えば、物体がカソード線ＣＴＬ２およびドレイン線ＤＳＬ２が交差する位置の近傍で映像表示面Ｓに接しており、カソード線ＣＴＬ１およびドレイン線ＤＳＬ１が交差する位置から離れている場合、図１４（Ｄ）に示したように、ドレイン線ＤＳＬ２が選択されている期間のみ、電流は減少する。従って、各カソード線ＣＴＬに流れる電流を、映像信号から計算し、その電流値と実測の電流値を比較することによって、電流が減少するラインとタイミングを検出することができ、物体の位置を検出することができる。
【００６６】
図１５（Ａ）〜（Ｄ）は、カラー画像が出力されているときのカソード線ＣＴＬに流れる電流波形と、ドレイン線ＤＳＬに入力される選択パルス（つまり発光期間）との関係の一例を表したものである。この場合も、上記と同様、ドレイン線ＤＳＬ２が選択されている期間のみ、電流は減少する。従って、各カソード線ＣＴＬに流れる電流を、映像信号から計算し、その電流値と実測の電流値を比較することによって、電流が減少するラインとタイミングを検出することができ、物体の位置を検出することができる。
【００６７】
[変形例]
上記第２の実施の形態では、遮光層３７が設けられていたが、例えば、図１６に示したように、省略されていてもよい。ただし、その場合には、書込トランジスタＴｗｓなどを含む画素回路１２が、外光の入射する位置に配置されていることになる。
【００６８】
一般に、トランジスタに光が入射した場合は、図１７に示したように、トランジスタ特性が変化して、オフ領域のリーク電流が増加する。この特性変化を画素回路１２に当てはめると、保持容量Ｃｓにつながっている書込トランジスタＴｗｓに光が入射した場合、書込トランジスタＴｗｓのリーク電流が増加する。これにより、保持容量Ｃｓから電荷がリークし、駆動トランジスタＴｄｒのゲート−ソース間電圧Ｖｇｓが低下し、その結果、輝度も低下する（図１８参照）。従って、物体が映像表示面Ｓに接触しているときに、その物体付近のサブピクセル１３では、物体によって外光が遮られるので、カソード線ＣＴＬを流れる電流量が上昇する。一方、物体から離れたサブピクセル１３では、物体によって外光が遮られないので、書込トランジスタＴｗｓに光が入射し、カソード線ＣＴＬを流れる電流量が減少する。
【００６９】
したがって、上記第２の実施の形態と同様に、各カソード線ＣＴＬに流れる電流を、映像信号から計算し、その電流値と実測の電流値を比較することによって、電流が減少するラインとタイミングを検出することができ、物体の位置を検出することができる。
【００７０】
図１９（Ａ）〜（Ｄ）は、単色の画像が出力されているときのカソード線ＣＴＬに流れる電流波形と、ドレイン線ＤＳＬに入力される選択パルス（つまり発光期間）との関係の一例を表したものである。
【００７１】
例えば、物体がカソード線ＣＴＬ２およびドレイン線ＤＳＬ２が交差する位置の近傍で映像表示面Ｓに接しており、カソード線ＣＴＬ１およびドレイン線ＤＳＬ１が交差する位置から離れている場合、図１９（Ｄ）に示したように、ドレイン線ＤＳＬ２が選択されている期間のみ、電流は上昇する。従って、各カソード線ＣＴＬに流れる電流を、映像信号から計算し、その電流値と実測の電流値を比較することによって、電流が上昇するラインとタイミングを検出することができ、物体の位置を検出することができる。
【００７２】
図２０（Ａ）〜（Ｄ）は、カラー画像が出力されているときのカソード線ＣＴＬに流れる電流波形と、ドレイン線ＤＳＬに入力される選択パルス（つまり発光期間）との関係の一例を表したものである。この場合も、上記と同様、ドレイン線ＤＳＬ２が選択されている期間のみ、電流は上昇する。従って、各カソード線ＣＴＬに流れる電流を、映像信号から計算し、その電流値と実測の電流値を比較することによって、電流が上昇するラインとタイミングを検出することができ、物体の位置を検出することができる。
【００７３】
＜３．モジュールおよび適用例＞
以下、上記実施の形態で説明した表示装置１，２の適用例について説明する。表示装置１，２は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００７４】
［モジュール］
表示装置１，２は、例えば、図２１に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３の一辺に、表示パネル１０，５０を封止する部材（図示せず）から露出した領域２１０を設け、この露出した領域２１０に、タイミング生成回路２１、映像信号処理回路２２、データ線駆動回路２３、ゲート線駆動回路２４、ドレイン線駆動回路２５、カソード線駆動回路２６、検出回路２７および接触位置検出回路２８の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００７５】
［適用例１］
図２２は、表示装置１，２が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、表示装置１，２により構成されている。
【００７６】
［適用例２］
図２３は、表示装置１，２が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、表示装置１，２により構成されている。
【００７７】
［適用例３］
図２４は、表示装置１，２が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、表示装置１，２により構成されている。
【００７８】
［適用例４］
図２５は、表示装置１，２が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、表示装置１，２により構成されている。
【００７９】
［適用例５］
図２６は、表示装置１，２が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、表示装置１，２により構成されている。
【００８０】
以上、上記各実施の形態および適用例を挙げて本発明を説明したが、本発明はそれらに限定されるものではなく、種々変形が可能である。
【００８１】
例えば、上記実施の形態等では、表示装置がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１２の構成は上記実施の形態等で説明したものに限られない。従って、必要に応じて容量素子やトランジスタを画素回路１２に追加することが可能である。その場合、画素回路１２の変更に応じて、上述したタイミング生成回路２１、映像信号処理回路２２、データ線駆動回路２３、ゲート線駆動回路２４、ドレイン線駆動回路２５、カソード線駆動回路２６、検出回路２７および接触位置検出回路２８のほかに、必要な駆動回路を追加してもよい。
【００８２】
また、上記実施の形態等では、映像信号処理回路２２、データ線駆動回路２３、ゲート線駆動回路２４、ドレイン線駆動回路２５、カソード線駆動回路２６、検出回路２７および接触位置検出回路２８の駆動をタイミング生成回路２１および映像信号処理回路２２が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、映像信号処理回路２２、データ線駆動回路２３、ゲート線駆動回路２４、ドレイン線駆動回路２５、カソード線駆動回路２６、検出回路２７および接触位置検出回路２８の制御は、ハードウェア（回路）で行われていてもよいし、ソフトウェア（プログラム）で行われていてもよい。
【００８３】
また、上記実施の形態等では、書込トランジスタＴｗｓのソースおよびドレインや、駆動トランジスタＴｄｒのソースおよびドレインが固定されたものとして説明されていたが、いうまでもなく、電流の流れる向きによっては、ソースとドレインの対向関係が上記の説明とは逆になることがある。
【００８４】
また、上記実施の形態等では、書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒがｎチャネルＭＯＳ型のＴＦＴにより形成されているものとして説明されていたが、書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒの少なくとも一方がｐチャネルＭＯＳ型のＴＦＴにより形成されていてもよい。なお、駆動トランジスタＴｄｒがｐチャネルＭＯＳ型のＴＦＴにより形成されている場合には、上記実施の形態等において、有機ＥＬ素子１１のアノードがカソードとなり、有機ＥＬ素子１１のカソードがアノードとなる。また、上記実施の形態等において、書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒは、常に、アモルファスシリコン型のＴＦＴやマイクロシリコン型のＴＦＴである必要はなく、例えば、低温ポリシリコン型のＴＦＴであってもよい。
【符号の説明】
【００８５】
１…表示装置、１０，５０…表示パネル、１０Ａ，５０Ａ…表示領域、１１，１１Ｒ，１１Ｇ，１１Ｂ…有機ＥＬ素子、１２…画素回路、１３，１３Ｒ，１３Ｇ，１３Ｂ，１２０…サブピクセル、１４…表示画素、２０…駆動回路、２１…タイミング生成回路、２１Ａ…制御信号、２２…映像信号処理回路、２３…データ線駆動回路、２４…ゲート線駆動回路、２５…ドレイン線駆動回路、２６…カソード線駆動回路、２７…検出回路、２８…接触位置検出回路、２８−１…電流検出部、２８−２…電流計算部、２８−３…接触位置計算部、３１，３９，４１…基板、３２，３３，３４，３８…絶縁層、３７…遮光層、３００…映像表示画面部、３１０…フロントパネル、３２０…フィルターガラス、４１０…発光部、４２０，５３０，６４０…表示部、４３０…メニュースイッチ、４４０…シャッターボタン、５１０…本体、５２０…キーボード、６１０…本体部、６２０…レンズ、６３０…スタート／ストップスイッチ、７１０…上側筐体、７２０…下側筐体、７３０…連結部、７４０…ディスプレイ、７５０…サブディスプレイ、７６０…ピクチャーライト、７７０…カメラ、Ｔｄｒ…駆動トランジスタ、Ｔｗｓ…書込トランジスタ、ＣＴＬ…カソード線、ＤＥＴ…検出電極、ＤＳＬ…ドレイン線、ＤＴＬ…データ線、ＷＳＬ…ゲート線。
【図１】
0005778961.tif 000002
【図２】
0005778961.tif 000003
【図３】
0005778961.tif 000004
【図４】
0005778961.tif 000005
【図５】
0005778961.tif 000006
【図６】
0005778961.tif 000007
【図７】
0005778961.tif 000008
【図８】
0005778961.tif 000009
【図９】
0005778961.tif 000010
【図１０】
0005778961.tif 000011
【図１１】
0005778961.tif 000012
【図１２】
0005778961.tif 000013
【図１３】
0005778961.tif 000014
【図１４】
0005778961.tif 000015
【図１５】
0005778961.tif 000016
【図１６】
0005778961.tif 000017
【図１７】
0005778961.tif 000018
【図１８】
0005778961.tif 000019
【図１９】
0005778961.tif 000020
【図２０】
0005778961.tif 000021
【図２１】
0005778961.tif 000022
【図２２】
0005778961.tif 000023
【図２３】
0005778961.tif 000024
【図２４】
0005778961.tif 000025
【図２５】
0005778961.tif 000026
【図２６】
0005778961.tif 000027