(57)【特許請求の範囲】
【請求項１】
絶縁基板と、
前記絶縁基板上に形成されたゲート電極、第１信号配線、及び補助容量線と、
前記ゲート電極、前記第１信号配線、及び前記補助容量線を覆う第１絶縁膜と、
前記ゲート電極の直上の位置を含む前記第１絶縁膜上に形成された酸化物半導体層と、
前記酸化物半導体層の一部を覆うとともに当該領域を挟んだ両側で前記酸化物半導体層を露出し、且つ、前記第１信号配線の直上の位置を含む前記第１絶縁膜上に形成された第２絶縁膜と、
前記第２絶縁膜から露出した前記酸化物半導体層にそれぞれ電気的に接続されたソース電極及びドレイン電極と、
前記第２絶縁膜上に形成されるとともに、前記第１信号配線と重なる第２信号配線と、
前記第１絶縁膜上に形成されるとともに、前記補助容量線と重なる容量形成部と、
を備え、
前記容量形成部は、前記第１絶縁膜上に位置し前記酸化物半導体層と同一材料によって形成された下地導電層と、前記下地導電層に積層された主電極部と、を備え、
前記下地導電層は、還元性のフッ素を少なくとも含むガス、あるいは、還元性のフッ素及び水素を少なくとも含むガスに晒されることによって還元され、前記酸化物半導体層よりも低抵抗化されたことを特徴とする表示装置。
【請求項２】
絶縁基板と、
前記絶縁基板上に形成されたゲート電極、第１信号配線、及び補助容量線と、
前記ゲート電極、前記第１信号配線、及び前記補助容量線を覆う第１絶縁膜と、
前記ゲート電極の直上の位置を含む前記第１絶縁膜上に形成された酸化物半導体層と、
前記第１信号配線の直上の位置を含む前記第１絶縁膜上に形成された第２絶縁膜と、
前記酸化物半導体層の、前記ゲート電極の直上の位置を挟んだ両側で前記酸化物半導体層にそれぞれ電気的に接続されたソース電極及びドレイン電極と、
前記第２絶縁膜上に形成されるとともに、前記第１信号配線と重なる第２信号配線と、
前記第１絶縁膜上に形成されるとともに、前記補助容量線と重なる容量形成部と、
を備え、
前記容量形成部は、前記第１絶縁膜上に位置し前記酸化物半導体層と同一材料によって形成された下地導電層と、前記下地導電層に積層された主電極部と、を備え、
前記下地導電層は、還元性のフッ素を少なくとも含むガス、あるいは、還元性のフッ素及び水素を少なくとも含むガスに晒されることによって還元され、前記酸化物半導体層よりも低抵抗化されたことを特徴とする表示装置。
【請求項３】
前記第１絶縁膜及び前記第２絶縁膜は、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物（ＳｉＯＮ）のいずれかの材料によって形成されたことを特徴とする請求項１又は請求項２に記載の表示装置。
【請求項４】
前記第２絶縁膜の膜厚は、前記第１絶縁膜の膜厚よりも厚いことを特徴とする請求項１乃至請求項３のいずれか１項に記載の表示装置。
【請求項５】
前記第１絶縁膜の誘電率は、前記第２絶縁膜の誘電率よりも高いことを特徴とする請求項１又は請求項２に記載の表示装置。
【請求項６】
前記第１絶縁膜は、タンタル酸化物（Ｔａ２Ｏ５）、ハフニウム酸化物（ＨｆＯ２）、ジルコニウム酸化物（ＺｒＯ２）、ハフニウムシリケート（ＨｆＳｉｘＯｙ）、ジルコニウムシリケート（ＺｒＳｉｘＯｙ）、アルミナ（Ａｌ２Ｏ３）、ハフニウムアルミネート（Ｈｆ１−ｘＡｌｘＯｙ）、ジルコニウムアルミネート（Ｚｒ１−ｘＡｌｘＯｙ）のいずれかの材料によって形成され、
前記第２絶縁膜は、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物（ＳｉＯＮ）のいずれかの材料によって形成されたことを特徴とする請求項５に記載の表示装置。
【請求項７】
絶縁基板と、
前記絶縁基板上に形成されたゲート電極、前記ゲート電極の直上の位置を含む領域に形成された酸化物半導体層、前記ゲート電極と前記酸化物半導体層との間に介在する第１層間絶縁膜、前記酸化物半導体層の一部を覆うとともにその領域を挟んだ両側で前記酸化物半導体層を露出するチャネル保護膜、及び、前記チャネル保護膜から露出した前記酸化物半導体層にそれぞれ電気的に接続されたソース電極及びドレイン電極を備えた薄膜トランジスタと、
前記絶縁基板上に形成された第１信号配線、前記第１信号配線と交差する第２信号配線、及び、前記第１信号配線と前記第２信号配線との間に介在するとともに前記第１層間絶縁膜よりも厚い膜厚を有する第２層間絶縁膜を備えた配線交差部と、
前記絶縁基板上に形成された補助容量線、前記補助容量線を覆う前記第１層間絶縁膜、及び、前記第１層間絶縁膜上に形成されるとともに、前記補助容量線と重なる容量形成部を備えたキャパシタと、
を備え、
前記容量形成部は、前記第１絶縁膜上に位置し前記酸化物半導体層と同一材料によって形成された下地導電層と、前記下地導電層に積層された主電極部と、を備え、
前記下地導電層は、還元性のフッ素を少なくとも含むガス、あるいは、還元性のフッ素及び水素を少なくとも含むガスに晒されることによって還元され、前記酸化物半導体層よりも低抵抗化されたことを特徴とする表示装置。
【請求項８】
絶縁基板と、
前記絶縁基板上に形成されたゲート電極、前記ゲート電極の直上の位置を含む領域に形成された酸化物半導体層、前記ゲート電極と前記酸化物半導体層との間に介在する第１層間絶縁膜、及び、前記酸化物半導体層の、前記ゲート電極の直上の位置を挟んだ両側で前記酸化物半導体層にそれぞれ電気的に接続されたソース電極及びドレイン電極を備えた薄膜トランジスタと、
前記絶縁基板上に形成された第１信号配線、前記第１信号配線と交差する第２信号配線、及び、前記第１信号配線と前記第２信号配線との間に介在するとともに前記第１層間絶縁膜よりも厚い膜厚を有する第２層間絶縁膜を備えた配線交差部と、
前記絶縁基板上に形成された補助容量線、前記補助容量線を覆う前記第１層間絶縁膜、及び、前記第１層間絶縁膜上に形成されるとともに、前記補助容量線と重なる容量形成部を備えたキャパシタと、
を備え、
前記容量形成部は、前記第１絶縁膜上に位置し前記酸化物半導体層と同一材料によって形成された下地導電層と、前記下地導電層に積層された主電極部と、を備え、
前記下地導電層は、還元性のフッ素を少なくとも含むガス、あるいは、還元性のフッ素及び水素を少なくとも含むガスに晒されることによって還元され、前記酸化物半導体層よりも低抵抗化されたことを特徴とする表示装置。
【請求項９】
前記第１層間絶縁膜及び前記第２層間絶縁膜は、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物（ＳｉＯＮ）のいずれかの材料によって形成されたことを特徴とする請求項７又は請求項８に記載の表示装置。
【請求項１０】
前記第２層間絶縁膜の膜厚は、前記第１層間絶縁膜の膜厚よりも厚いことを特徴とする、請求項７乃至請求項９のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
液晶表示装置等のディスプレイとして、マトリクス状に配置された多数の画素を画素毎に駆動するために、各画素に薄膜半導体装置である薄膜トランジスタ（以下、ＴＦＴと称する場合がある）を設けたアクティブマトリクス型のディスプレイが知られている。従来、ＴＦＴの能動層にはシリコンが用いられていたが、近年、酸化物半導体を能動層に用いたＴＦＴが用いられるようになってきている。
【０００３】
一般的なＴＦＴの構成として、チャネルエッチング型逆スタガＴＦＴ、あるいは、チャネル保護型逆スタガＴＦＴがある。このようなＴＦＴでは、絶縁基板上に所定のパターンのゲート電極が形成され、このゲート電極上にゲート絶縁膜が形成され、さらに、このゲート絶縁膜上に能動層として機能する酸化物半導体層が形成されている。
【０００４】
しかしながら、従来の構成のＴＦＴをディスプレイのゲート線選択回路に適用した場合には、同時選択できるゲート線数が少なくなるという課題が生じている。すなわち、ゲート線選択数を多くするには、ＴＦＴの電流駆動能力を増大すること、あるいは、配線容量及び配線抵抗で決まる負荷を小さくすることが必要である。しかしながら、従来構成のＴＦＴでは、ゲート絶縁膜の下部にゲート電極が形成されているため、ゲート電極の被覆性の制約から電流駆動能力を高めるためのゲート絶縁膜の薄膜化が困難である。一方で、可能な範囲でゲート絶縁膜の薄膜化を図ったとしても、ゲート絶縁膜の薄膜化は、ゲート絶縁膜を介して配線が交差する配線交差部における配線容量を増大することになる。このように、従来構成のＴＦＴにおいては、薄膜トランジスタの電流駆動能力の増大と、負荷である配線容量の低減とを同時には実現することができず、結果として、このような構成のＴＦＴをゲート線選択回路に適用した場合には、ゲート線選択数を多くすることができないといった課題が生ずる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１３５７７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本実施形態の目的は、薄膜トランジスタの電流駆動能力を増大するとともに負荷である配線容量を低減することが可能な半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
本実施形態によれば、
絶縁基板と、前記絶縁基板上に形成されたゲート電極及び第１信号配線と、前記ゲート電極及び前記第１信号配線を覆う第１絶縁膜と、前記ゲート電極の直上の位置を含む前記第１絶縁膜上に形成された酸化物半導体層と、前記酸化物半導体層の一部を覆うとともにその領域を挟んだ両側で前記酸化物半導体層を露出し、且つ、前記第１信号配線の直上の位置を含む前記第１絶縁膜上に形成された第２絶縁膜と、前記第２絶縁膜から露出した前記酸化物半導体層にそれぞれ電気的に接続されたソース電極及びドレイン電極と、前記第２絶縁膜上に形成されるとともに前記第１信号配線と交差する第２信号配線と、を備えたことを特徴とする半導体装置が提供される。
【０００８】
本実施形態によれば、
絶縁基板と、前記絶縁基板上に形成されたゲート電極、前記ゲート電極の直上の位置を含む領域に形成された酸化物半導体層、前記ゲート電極と前記酸化物半導体層との間に介在する第１層間絶縁膜、前記酸化物半導体層の一部を覆うとともにその領域を挟んだ両側で前記酸化物半導体層を露出するチャネル保護膜、及び、前記チャネル保護膜から露出した前記酸化物半導体層にそれぞれ電気的に接続されたソース電極及びドレイン電極を備えた薄膜トランジスタと、前記絶縁基板上に形成された第１信号配線、前記第１信号配線と交差する第２信号配線、及び、前記第１信号配線と前記第２信号配線との間に介在するとともに前記第１層間絶縁膜よりも厚い膜厚を有する第２層間絶縁膜からなる配線交差部と、を備えたことを特徴とする半導体装置が提供される。
【０００９】
本実施形態によれば、
絶縁基板と、前記絶縁基板上に形成されたゲート電極、第１信号配線、及び、補助容量線と、前記ゲート電極、前記第１信号配線、及び、前記補助容量線を覆う第１絶縁膜と、前記ゲート電極の直上の位置を含む前記第１絶縁膜上に形成された酸化物半導体層と、前記酸化物半導体層にそれぞれ電気的に接続されたソース電極及びドレイン電極と、前記第１信号配線の直上の位置を含む前記第１絶縁膜上に形成された第２絶縁膜と、前記第２絶縁膜上に形成されるとともに前記第１信号配線と交差する第２信号配線と、前記補助容量線の直上の位置を含む前記第１絶縁膜上に形成された容量形成部と、を備えたことを特徴とする半導体装置が提供される。
【００１０】
本実施形態によれば、
絶縁基板と、前記絶縁基板上に形成されたゲート電極、前記ゲート電極を覆う第１絶縁膜、前記ゲート電極の直上の位置を含む前記第１絶縁膜上に形成された酸化物半導体層、及び、前記酸化物半導体層にそれぞれ電気的に接続されたソース電極及びドレイン電極を備えた薄膜トランジスタと、前記絶縁基板上に形成された第１信号配線、前記薄膜トランジスタから延在し前記第１信号配線を覆う前記第１絶縁膜、前記ゲート配線の直上の位置を含む前記第１絶縁膜上に形成された第２絶縁膜、及び、前記第２絶縁膜上に形成されるとともに前記第１信号配線と交差する第２信号配線からなる配線交差部と、前記絶縁基板上に形成された補助容量線、前記配線交差部から延在し前記補助容量線を覆う前記第１絶縁膜、及び、前記補助容量線の直上の位置を含む前記第１絶縁膜上に形成された容量形成部からなるキャパシタと、を備えたことを特徴とする半導体装置が提供される。
【図面の簡単な説明】
【００１１】
【図１】図１は、本実施形態の第１構成例における半導体装置の構成を概略的に示す断面図である。
【図２】図２は、図１に示した第１構成例の半導体装置を製造するための製造工程を説明するための概略断面図である。
【図３】図３は、図１に示した第１構成例の半導体装置を製造するための製造工程を説明するための概略断面図である。
【図４】図４は、本実施形態の第２構成例における半導体装置の構成を概略的に示す断面図である。
【発明を実施するための形態】
【００１２】
以下、本実施形態について、図面を参照しながら詳細に説明する。
【００１３】
図１は、本実施形態の第１構成例における半導体装置１の構成を概略的に示す断面図である。
【００１４】
すなわち、半導体装置１は、ガラス基板や樹脂基板などの光透過性を有する絶縁基板１０を用いて形成されている。この半導体装置１は、絶縁基板１０の上に形成された薄膜トランジスタＡと、配線交差部Ｂと、キャパシタＣと、配線引出部Ｄと、を備えている。なお、図示しないが、絶縁基板１０の表面には、シリコン酸化物（ＳｉＯ２）からなる下地絶縁層が形成されている場合もある。
【００１５】
絶縁基板１０の上（あるいは下地絶縁層の上）には、薄膜トランジスタＡを構成するゲート電極１１、配線交差部Ｂの第１信号配線（例えば、ゲート配線）１２、キャパシタＣの補助容量線１３、及び、配線引出部Ｄの配線（例えば、ゲート配線）１２が形成されている。なお、以下の説明では、配線交差部Ｂの第１信号配線及び配線引出部Ｄの配線がともにゲート配線１２である場合について説明するが、これらがゲート配線以外の配線であってもよい。
【００１６】
ゲート電極１１は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）のいずれかまたはこれらのうちの少なくとも１つを含む合金によって形成されている。ゲート配線１２及び補助容量線１３は、ゲート電極１１と同一層に配置された導電層であり、ゲート電極１１と同一材料によって形成可能である。
【００１７】
これらのゲート電極１１、ゲート配線１２、及び、補助容量線１３は、第１絶縁膜１４によって覆われている。また、この第１絶縁膜１４は、絶縁基板１０の上にも配置されている。つまり、この第１絶縁膜１４は、薄膜トランジスタＡ、配線交差部Ｂ、及び、キャパシタＣに亘って延在している。このような第１絶縁膜１４は、例えば、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物（ＳｉＯＮ）のいずれかの材料によって形成されている。
【００１８】
第１絶縁膜１４の上には、薄膜トランジスタＡを構成する能動層として機能する酸化物半導体層１５が形成されている。この酸化物半導体層１５は、ゲート電極１１の直上の位置を含む領域に形成されている。つまり、ゲート電極１１と酸化物半導体層１５との間には、第１絶縁膜１４が介在している。換言すると、薄膜トランジスタＡにおいて、ゲート電極１１と酸化物半導体層１５との間に介在する第１絶縁膜１４は、第１層間絶縁膜として機能する。
【００１９】
本実施形態では、薄膜トランジスタＡは、逆スタガＴＦＴであり、ゲート電極１１にマイナス電圧が印加されたオフ状態では酸化物半導体層１５全体が高抵抗になっており、ゲート電極１１にプラス電圧が印加されたオン状態ではゲート電極１１に対向した部分の酸化物半導体層１５が低抵抗化する。
【００２０】
このような酸化物半導体層１５は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、スズ（Ｓｎ）の少なくとも１つを含む酸化物によって形成されている。酸化物半導体層１５を形成する代表的な例としては、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）、酸化インジウムガリウム（ＩＧＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化亜鉛スズ（ＺｎＳｎＯ）、酸化亜鉛（ＺｎＯ）などが挙げられる。
【００２１】
このような酸化物半導体層１５の一部は、第２絶縁膜１８によって覆われている。また、酸化物半導体層１５は、第２絶縁膜１８によって覆われた領域を挟んだ両側で第２絶縁膜１８から露出している。この第２絶縁膜１８は、配線交差部Ｂにおいて、ゲート配線１２の直上の位置を含む第１絶縁膜１４上にも形成されている。このような第２絶縁膜１８のうち、酸化物半導体層１５の一部を覆う領域は、チャネル保護膜として機能する。このような第２絶縁膜１８は、例えば、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物（ＳｉＯＮ）のいずれかの材料によって形成されている。
【００２２】
薄膜トランジスタＡを構成するソース電極１６及びドレイン電極１７は、それぞれ酸化物半導体層１５に電気的に接続されている。これらのソース電極１６及びドレイン電極１７は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）のいずれかまたはこれらのうちの少なくとも１つを含む合金などによって形成されている。
【００２３】
これらのソース電極１６及びドレイン電極１７は、それぞれの一部が第１絶縁膜１４の上に形成されているとともに第２絶縁膜１８の上にも形成されている。すなわち、図示した例では、薄膜トランジスタＡは、チャネル保護型逆スタガタイプであり、ソース電極１６とドレイン電極１７との間においては、酸化物半導体層１５が露出することはなく、第２絶縁膜（チャネル保護膜）１８が露出している。
【００２４】
配線交差部Ｂにおいては、ゲート配線１２の直上の位置を含む第１絶縁膜１４の上には、第２絶縁膜１８が形成されている。この第２絶縁膜１８は、キャパシタＣ及び配線引出部Ｄにおいては、第１絶縁膜１４の上に形成されていない。
【００２５】
このような配線交差部Ｂでは、第２絶縁膜１８の上に形成されるとともにゲート配線１２と交差する第２信号配線（例えば、ソース配線）１９が配置されている。つまり、配線交差部Ｂにおいて、ゲート配線１２とソース配線１９との間には、第１絶縁膜１４及び第２絶縁膜１８が介在している。換言すると、配線交差部Ｂにおいて、ゲート配線１２とソース配線１９との間に介在する第１絶縁膜１４及び第２絶縁膜１８は、第２層間絶縁膜として機能する。このようなソース配線１９は、ソース電極１６などと同一材料によって形成可能である。なお、以下の説明では、第２信号配線がソース配線１９である場合について説明するが、第２信号配線がソース配線以外の配線であってもよい。
【００２６】
このような配線交差部Ｂにおける第２層間絶縁膜の膜厚Ｔ１２は、薄膜トランジスタＡにおける第１層間絶縁膜の膜厚Ｔ１１よりも厚い。なお、ここでの膜厚Ｔ１１はゲート電極１１の上面１１Ｔから酸化物半導体層１５の下面１５Ｂまでの絶縁基板１０の法線方向に沿った長さであり、膜厚Ｔ１２はゲート配線１２の上面１２Ｔからソース配線１９の下面１９Ｂまでの絶縁基板１０の法線方向に沿った長さである。
【００２７】
キャパシタＣでは、補助容量線１３の直上の位置を含む第１絶縁膜１４の上には、容量形成部２０が形成されている。つまり、キャパシタＣにおいて、補助容量線１３と容量形成部２０との間には、第１絶縁膜１４が介在している。このような容量形成部２０は、ソース電極１６などと同一層に配置された導電層であり、ソース電極１６などと同一材料によって形成可能である。なお、容量形成部２０は、単層構造であってもよいが、２層以上の積層体であっても良い。容量形成部２０が積層体である場合、第１絶縁膜１４の上に形成される下地導電層は、酸化物半導体層１５と同一材料を利用して形成可能であるが、この場合、酸化物半導体層１５よりは低抵抗化されている。
【００２８】
配線引出部Ｄでは、ゲート配線１２の直上の位置を含む第１絶縁膜１４の上には、ゲート配線１２と電気的に接続された引出端子Ｔが形成されている。つまり、配線引出部Ｄにおいて、ゲート配線１２と引出端子Ｔとの間には、第１絶縁膜１４が介在している。
【００２９】
これらのソース配線１９、容量形成部２０、及び、引出端子Ｔは、ソース電極１６などと同一層に配置された導電層であり、ソース電極１６などと同一材料によって形成可能である。なお、容量形成部２０は、
薄膜トランジスタＡ、配線交差部Ｂ、キャパシタＣ、及び、配線引出部Ｄは、場合によってはさらに絶縁膜によって覆われ、液晶表示装置や有機エレクトロルミネッセンス装置などの各種アクティブマトリクスディスプレイデバイスのスイッチング素子などとして適用される。
【００３０】
次に、本実施形態の第１構成例における半導体装置１の製造方法についてその一例を説明する。
【００３１】
図２は、図１に示した第１構成例の半導体装置１を製造するための製造工程を説明するための概略断面図である。
【００３２】
まず、図２の（ａ）で示したように、絶縁基板１０を用意する。ここでは、絶縁基板１０として、透明なガラス基板を用意し、このガラス基板上にシリコン酸化物（ＳｉＯ２）からなる下地絶縁層が形成された基板を用いている。
【００３３】
続いて、この絶縁基板１０上（厳密には下地絶縁層上）の略全面に第１金属層として、例えば、モリブデン（Ｍｏ）とタングステン（Ｗ）との合金からなるモリブデン・タングステン層を形成する。そして、このモリブデン・タングステン層上に、ＰＥＰ（Ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ  ａｎｄ  Ｅｔｃｈｉｎｇ  Ｐｒｏｃｅｓｓ）により所定の形状のレジストマスクを形成した後に、このレジストマスクをマスクとして反応性イオンエッチング法などにより、モリブデン・タングステン層の不要部分（つまり、レジストマスクから露出した部分）を除去し、ゲート電極１１、ゲート配線１２、補助容量線１３などを一括して形成する。なお、これらのゲート電極１１、ゲート配線１２、補助容量線１３などを形成する材料については、モリブデン・タングステン合金に限らず、上記した材料のいずれも適用可能である。
【００３４】
続いて、ゲート電極１１、ゲート配線１２、補助容量線１３、及び、絶縁基板１０のそれぞれの上の略全面に、ＰＥ−ＣＶＤ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて１００ｎｍ〜２５０ｎｍ程度の膜厚を有する第１絶縁膜１４を形成する。この第１絶縁膜１４を形成する材料については、上記した材料のいずれも適用可能である。
【００３５】
続いて、第１絶縁膜１４の上の略全面に、酸化物半導体層１５などを形成するための酸化物半導体薄膜１５Ａを形成する。このような酸化物半導体薄膜１５Ａは、所定の組成を有する酸化物ターゲット、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）、酸化インジウムガリウム（ＩＧＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化亜鉛スズ（ＺｎＳｎＯ）、酸化亜鉛（ＺｎＯ）などを用いて、プロセスガスとしてアルゴン（Ａｒ）と酸素（Ｏ２）との混合ガスを用いたスパッタ法により成膜することができる。
【００３６】
そして、図２の（ｂ）に示したように、酸化物半導体薄膜１５Ａの上に、ＰＥＰにより所定の形状のレジストマスクを形成した後に、このレジストマスクをマスクとして、塩素を含んだガス（例えば、塩素ガス（Ｃｌ２）及び窒素ガス（Ｎ２）の混合ガス）を用いたドライエッチング法もしくは塩酸などを用いたウェットエッチング法などにより、酸化物半導体薄膜１５Ａの不要部分を除去し、所定の形状にパターニングする。これにより、薄膜トランジスタＡにおける酸化物半導体層１５及びキャパシタＣにおける下地導電層２０１を形成する。
【００３７】
このとき、酸化物半導体薄膜１５Ａのパターニングに際して、塩素を含んだガスを用いたドライエッチング法もしくは塩酸などを用いたウェットエッチング法を適用することにより、下地である第１絶縁膜１４とのエッチング選択比が高いため、第１絶縁膜１４はほとんどエッチングされることはない。
【００３８】
そして、図２の（ｃ）で示したように、酸化物半導体層１５、下地導電層２０１、及び、第１絶縁膜１４のそれぞれの上に、ＰＥ−ＣＶＤ法などを用いて第２絶縁膜１８を形成する。この第２絶縁膜１８を形成する材料については、上記した材料のいずれも適用可能である。
【００３９】
その後、この第２絶縁膜１８の上には、ＰＥＰにより所定の形状のレジストマスクＭ１を形成する。このレジストマスクＭ１は、薄膜トランジスタＡにおける酸化物半導体層１５の一部の直上に形成されるとともに、配線交差部Ｂにおけるゲート配線１２の直上の位置を含む領域に形成される。
【００４０】
そして、図２の（ｄ）で示したように、レジストマスクＭ１をマスクとしてフッ素を含むガス（例えば、四フッ化メタンガス（ＣＦ４））を用いたドライエッチング法などにより、第２絶縁膜１８の不要部分を除去し、所定の形状にパターニングする。このとき、キャパシタＣ及び配線引出部Ｄに相当する部分の第２絶縁膜１８は除去して第１絶縁膜１４を露出させるとともに、薄膜トランジスタＡ及び配線交差部Ｂに相当する部分には、第１絶縁膜１４の上の第２絶縁膜１８をパターンとして残す。この場合、薄膜トランジスタＡの構造はチャネル保護型になる。その後、レジストマスクＭ１を除去する。
【００４１】
図３は、図１に示した第１構成例の半導体装置１を製造するための製造工程を説明するための概略断面図である。
【００４２】
図３の（ｅ）に示したように、第１絶縁膜１４、酸化物半導体層１５、及び、第２絶縁膜１８の上には、ＰＥＰにより所定の形状のレジストマスクＭ２を形成する。このレジストマスクＭ２は、配線引出部Ｄにおけるゲート配線１２の直上に位置する第１絶縁膜１４を露出する。また、図示した例では、このレジストマスクＭ２は、下地導電層２０１を露出している。
【００４３】
そして、図３の（ｆ）に示したように、レジストマスクＭ２をマスクとしてフッ素を含むガス（例えば、四フッ化メタンガス（ＣＦ４）及び酸素ガス（Ｏ２）の混合ガス、あるいは、パーフルオロシクロブタンガス（Ｃ４Ｆ８）、水素ガス（Ｈ２）、及び、アルゴンガス（Ａｒ）の混合ガス）を用いたドライエッチング法などにより、第１絶縁膜１４の不要部分を除去し、配線引出部Ｄの第１絶縁膜１４にゲート配線１２まで貫通したコンタクトホールＣＨを形成する。
【００４４】
また、このとき、レジストマスクＭ２から露出した下地導電層２０１は、還元性のフッ素を少なくとも含むガス、あるいは、還元性のフッ素及び水素を少なくとも含むガスに晒されることによって還元され、低抵抗化される。このため、下地導電層２０１は、酸化物半導体層１５よりも低抵抗である。
【００４５】
そして、図３の（ｇ）に示したように、レジストマスクＭ２を除去する。
【００４６】
そして、図３の（ｈ）に示したように、第１絶縁膜１４、酸化物半導体層１５、下地導電層２０１、及び、第２絶縁膜１８の上に、第２金属層を形成する。このとき、第２金属層は、第１絶縁膜１４のコンタクトホールＣＨにも充填され、配線引出部Ｄにおけるゲート配線１２とコンタクトしている。
【００４７】
そして、この第２金属層上に、ＰＥＰにより所定の形状のレジストマスクを形成した後に、このレジストマスクをマスクとして反応性イオンエッチング法などにより、第２金属層の不要部分（つまり、レジストマスクから露出した部分）を除去し、薄膜トランジスタＡのソース電極１６及びドレイン電極１７を形成するとともに、配線交差部Ｂにおけるソース配線１９、キャパシタＣにおける容量形成部２０の下地導電層２０１に積層された主電極部２０２、配線引出部Ｄにおけるゲート配線１２にコンタクトした引出端子Ｔを形成する。なお、ソース電極１６、ドレイン電極１７、ソース配線１９、主電極部２０２、及び、引出端子Ｔを形成する材料については、上記した材料のいずれも適用可能である。
【００４８】
なお、上記の製造工程では、キャパシタＣを構成する容量形成部２０は、酸化物半導体層１５と同一材料を用いて形成した下地導電層２０１と、主電極部２０２との積層体であるが、図２の（ｂ）で示した工程から図３の（ｇ）で示した工程までの間、特に、図２の（ｄ）で示した第２絶縁膜１８のパターニング工程より後の工程で、下地導電層２０１が除去されてもよい。この下地導電層２０１の除去には、第１絶縁膜１４とのエッチング選択比が高いエッチング法、例えば、塩素を含んだガスを用いたドライエッチング法もしくは塩酸などを用いたウェットエッチング法を適用することが望ましい。この場合には、容量形成部２０は、主電極部２０２によって構成される。
【００４９】
このような第１構成例における半導体装置１によれば、薄膜トランジスタＡにおいては、ゲート電極１１を覆う第１絶縁膜１４の薄膜化によってゲート容量を増大することができる。これにより、薄膜トランジスタＡの電流駆動能力を増大することが可能となる。
【００５０】
また、この半導体装置１によれば、配線交差部Ｂにおいては、互いに交差する第１信号配線であるゲート配線１２と第２信号配線であるソース配線１９との間に薄膜化された第１絶縁膜１４のみならず第２絶縁膜１８が介在している。このため、配線交差部Ｂにおける負荷である配線容量を低減することが可能となる。
【００５１】
さらに、この半導体装置１によれば、キャパシタＣにおいては、補助容量線１３と容量形成部２０との間に薄膜化された第１絶縁膜１４が介在している。このため、キャパシタＣにおける容量を増大することが可能となる。
【００５２】
このように、本実施形態の半導体装置１において、薄膜トランジスタＡの電流駆動能力の増大と、配線交差部Ｂにおける負荷である配線容量の低減とを実現することが可能であるため、ディスプレイのゲート線選択回路に適用した場合、同時に選択可能なゲート線数を多くすることが可能となる。換言すると、本実施形態の半導体装置１を用いることにより、ゲート線選択数の多いゲート線選択回路を実現することが可能となる。
【００５３】
また、ゲート電極１１は、銅やアルミニウムなどの低抵抗材料を用いて形成されている。このため、ゲート線抵抗を増加させることなくゲート電極パターンの膜厚を低減することが可能となる。このようなゲート電極パターンの膜厚低減は、第１絶縁膜１４の薄膜化に関してゲート電極パターンに対する被覆性の制約を少なくできるので望ましい。
【００５４】
次に、本実施形態の第２構成例について説明する。
【００５５】
図４は、本実施形態の第２構成例における半導体装置１の構成を概略的に示す断面図である。
【００５６】
図示した第２構成例の半導体装置１は、図１に示した第１構成例の半導体装置１と比較して、酸化物半導体層１５の一部を覆う第２絶縁膜（チャネル保護膜）を除去し、また、第１絶縁膜１４を形成する材料を変更した点で相違している。なお、この第２構成例における他の構成については第１構成例と同様であるため、同一の参照符号を付して詳細な説明を省略する。
【００５７】
すなわち、半導体装置１は、絶縁基板１０の上に形成された薄膜トランジスタＡと、配線交差部Ｂと、キャパシタＣと、を備えている。なお、図４では、配線引出部の図示を省略しているが、その構造については、図１に示した第１構成例と同一である。
【００５８】
絶縁基板１０の上には、薄膜トランジスタＡを構成するゲート電極１１、配線交差部Ｂのゲート配線１２、及び、キャパシタＣの補助容量線１３が形成されている。これらのゲート電極１１、ゲート配線１２、及び、補助容量線１３は、第１絶縁膜１４によって覆われている。また、この第１絶縁膜１４は、絶縁基板１０の上にも配置されている。
【００５９】
このような第１絶縁膜１４は、比較的高誘電率の材料によって形成され、例えば、タンタル酸化物（Ｔａ２Ｏ５）、ハフニウム酸化物（ＨｆＯ２）、ジルコニウム酸化物（ＺｒＯ２）、ハフニウムシリケート（ＨｆＳｉｘＯｙ）、ジルコニウムシリケート（ＺｒＳｉｘＯｙ）、アルミナ（Ａｌ２Ｏ３）、ハフニウムアルミネート（Ｈｆｌ−ｘＡｌｘＯｙ）、ジルコニウムアルミネート（Ｚｒｌ−ｘＡｌｘＯｙ）のいずれかの材料によって形成されている。
【００６０】
第１絶縁膜１４の上には、薄膜トランジスタＡを構成する酸化物半導体層１５が形成されている。この酸化物半導体層１５は、ゲート電極１１の直上に位置している。つまり、ゲート電極１１と酸化物半導体層１５との間には、第１絶縁膜１４が介在している。
【００６１】
薄膜トランジスタＡを構成するソース電極１６及びドレイン電極１７は、それぞれ第１絶縁膜１４の上に形成されている。ソース電極１６は、酸化物半導体層１５に接続されている。ドレイン電極１７は、酸化物半導体層１５に接続されている。なお、図示した例では、薄膜トランジスタＡは、チャネルエッチング型逆スタガタイプであり、酸化物半導体層１５がソース電極１６とドレイン電極１７との間から露出している。
【００６２】
配線交差部Ｂにおいては、第１絶縁膜１４の上には、第２絶縁膜１８が形成されている。この第２絶縁膜１８は、ゲート配線１２の直上に位置している。この第２絶縁膜１８は、薄膜トランジスタＡ及びキャパシタＣにおいては、第１絶縁膜１４の上に形成されていない。
【００６３】
このような第２絶縁膜１８は、第１絶縁膜１４よりも低誘電率の材料によって形成され、例えば、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物（ＳｉＯＮ）のいずれかの材料によって形成されている。例えば、第１絶縁膜１４は、８〜２５程度の第１誘電率であるのに対して、第２絶縁膜１８は、４〜７程度の第２誘電率である。ここでの第１誘電率及び第２誘電率は、比誘電率である。
【００６４】
また、この第２絶縁膜１８は、第１絶縁膜１４よりも厚い膜厚を有することが望ましい。例えば、第１絶縁膜１４の第１膜厚Ｔ１は２００ｎｍ〜３００ｎｍ程度であるのに対して、第２絶縁膜１８の第２膜厚Ｔ２は３００ｎｍ〜４００ｎｍ程度である。なお、ここでの第１膜厚Ｔ１及び第２膜厚Ｔ２は、いずれもゲート配線１２の直上の位置における絶縁基板１０の法線方向に沿った長さである。
【００６５】
この配線交差部Ｂでは、第２絶縁膜１８の上に形成されたソース配線１９がゲート配線１２と交差している。つまり、ゲート配線１２とソース配線１９との間には、第１絶縁膜１４及び第２絶縁膜１８が介在している。
【００６６】
キャパシタＣにおいては、第１絶縁膜１４の上には、容量形成部２０が形成されている。この容量形成部２０は、補助容量線１３の直上に位置している。つまり、補助容量線１３と容量形成部２０との間には、第１絶縁膜１４が介在している。
【００６７】
薄膜トランジスタＡ、配線交差部Ｂ、及び、キャパシタＣは、第３絶縁膜２１によって覆われている。すなわち、第３絶縁膜２１は、酸化物半導体層１５の一部、ソース電極１６、ドレイン電極１７、ソース配線１９、及び、容量形成部２０のそれぞれの上に配置されるとともに、第１絶縁膜１４の上にも配置されている。
【００６８】
次に、本実施形態の第２構成例における半導体装置１の製造方法についてその一例を説明する。なお、第１構成例における半導体装置１の製造方法と同一の製造工程については詳細な説明を省略する。ここでは、製造工程の図示を省略する。
【００６９】
まず、絶縁基板１０を用意する。
【００７０】
続いて、この絶縁基板１０上（厳密には下地絶縁層上）に、第１金属層を形成した後に、この第１金属層を所定の形状にパターニングすることにより、ゲート電極１１、ゲート配線１２、補助容量線１３などを一括して形成する。
【００７１】
続いて、ゲート電極１１、ゲート配線１２、補助容量線１３、及び、絶縁基板１０のそれぞれの上の略全面に、第１絶縁膜１４を形成する。この第１絶縁膜１４を形成する材料については、上記した比較的高誘電率の材料のいずれも適用可能である。
【００７２】
続いて、第１絶縁膜１４の上の略全面に、酸化物半導体薄膜を形成する。そして、この酸化物半導体薄膜を所定の形状にパターニングすることにより、薄膜トランジスタＡの酸化物半導体層１５を形成する。
【００７３】
続いて、酸化物半導体層１５及び第１絶縁膜１４のそれぞれの上に、第２絶縁膜１８を形成する。この第２１絶縁膜１８を形成する材料については、上記した比較的低誘電率の材料のいずれも適用可能である。
【００７４】
この第２絶縁膜１８の上には、所定の形状のレジストマスクを形成した後、このレジストマスクをマスクとして反応性イオンエッチング法などにより、第２絶縁膜１８の不要部分を除去し、所定の形状にパターニングする。このとき、薄膜トランジスタＡ及びキャパシタＣに相当する部分の第２絶縁膜１８は除去し、配線交差部Ｂに相当する部分には、第１絶縁膜１４の上の第２絶縁膜１８をパターンとして残す。この場合、薄膜トランジスタＡの構造はチャネルエッチング型になる。
【００７５】
なお、酸化物半導体層１５のバックチャネル側表面を保護するためのエッチングストッパとして酸化物半導体層１５の一部を覆うように第２絶縁膜１８を残すことにより、薄膜トランジスタＡの構造をチャネル保護型にすることも可能である。
【００７６】
続いて、酸化物半導体層１５、第２絶縁膜１８、及び、第１絶縁膜１４の上に、第２金属層を形成した後に、この第２金属層を所定の形状にパターニングすることにより、ソース電極１６、ドレイン電極１７、ソース配線１９、容量形成部２０などを一括して形成する。
【００７７】
続いて、酸化物半導体層１５、ソース電極１６、ドレイン電極１７、ソース配線１９、容量形成部２０、及び、第１絶縁膜１４のそれぞれの上に第３絶縁膜２１を形成する。この第３絶縁膜２１は、薄膜トランジスタＡ部の酸化物半導体層１５のバックチャネル側表面を保護するために保護膜として機能する。
【００７８】
このような第２構成例における半導体装置１によれば、上記の第１構成例と同様の効果が得られる。
【００７９】
さらに、第１絶縁膜１４は、比較的高い第１誘電率の材料を用いて形成されている。このため、薄膜トランジスタＡにおけるゲート容量の更なる増大を図ることが可能である。また、キャパシタＣにおける容量の更なる増大を図ることが可能である。
【００８０】
また、第２絶縁膜１８は、第１絶縁膜１４の第１誘電率よりも低い第２誘電率の材料を用いて形成されている。このため、配線交差部Ｂにおいては、ゲート配線１２とソース配線１９との間の配線容量の増大を抑制することが可能である。また、第２絶縁膜１８の第２膜厚Ｔ２は、薄膜トランジスタＡのゲート容量やキャパシタＣの容量に影響を及ぼすことはないため、第１絶縁膜１４の第１膜厚Ｔ１よりも厚く設定することが可能であり、配線交差部Ｂにおける配線容量の低減を図る上でゲート配線１２とソース配線１９との間に必要な距離を形成することが可能となる。
【００８１】
以上説明したように、本実施形態によれば、薄膜トランジスタの電流駆動能力を増大するとともに負荷である配線容量を低減することが可能な半導体装置を提供することができる。
【００８２】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００８３】
１…半導体装置
１０…絶縁基板
１１…ゲート電極  １２…ゲート配線  １３…補助容量線
１４…第１絶縁膜
１５…酸化物半導体層
１６…ソース電極  １７…ドレイン電極
１８…第２絶縁膜
１９…ソース配線  ２０…容量形成部
Ａ…薄膜トランジスタ
Ｂ…配線交差部
Ｃ…キャパシタ
Ｄ…配線引出部
【図１】
0005775712.tif 000002
【図２】
0005775712.tif 000003
【図３】
0005775712.tif 000004
【図４】
0005775712.tif 000005