(57)【特許請求の範囲】
【請求項１】
電力増幅に用いられる電源回路であって、
入力信号をプッシュプル増幅方式で増幅するプッシュプル増幅部と、
制御信号により前記プッシュプル増幅部に提供する電源電圧の電圧レベルを複数の電源の選択接続によって可変とする可変電源部と、
前記プッシュプル増幅部に入力される入力信号を遅延させるタイミング調整部と、
前記可変電源部における複数の電源のそれぞれに対応し、前記入力信号に基づいて対応する電源の前記プッシュプル増幅部への接続／非接続を選択して前記電源電圧の電圧レベルを制御する複数の制御信号を出力する制御部とを備え、
前記可変電源部が、前記制御信号がハイレベルの場合に前記制御信号に対応する電源を接続し、ローレベルの場合に前記電源を非接続として、接続される前記電源の数に応じて前記電源電圧の電圧レベルを段階的に調整し、前記制御信号がローレベルからハイレベルに立ち上がると、対応する電源を接続して、前記電源電圧を、特定の遷移時間をかけて所定の電圧レベルにすると共に、前記制御信号がハイレベルからローレベルに立ち下がると、対応する電源を非接続として前記電源電圧を所定の電圧レベルにし、
前記制御部が、前記入力信号が前記電源電圧の電圧レベルを切り替えるしきい値に達した際に前記制御信号の立ち上げ又は立ち上げを行い、前記制御信号をローレベルからハイレベルに立ち上げる場合には、前記しきい値に達したタイミングを前記タイミング調整部での遅延時間だけ遅延させたタイミングよりも前記遷移時間に応じた時間分早いタイミングで制御信号を立ち上げ、前記制御信号をハイレベルからローレベルに立ち下げる場合には、前記しきい値に達したタイミングを前記遅延時間だけ遅延させたタイミングで制御信号を立ち下げることを特徴とする電源回路。
【請求項２】
制御部が、複数の制御信号のそれぞれについて、前記各制御信号をローレベルからハイレベルに立ち上げる切り替えに対応して、タイミング調整部での遅延時間から遷移時間を差し引いた時間を立ち上げ用のタイミング遅延時間として記憶すると共に、ハイレベルからローレベルに立ち下げる切り替えに対応して、前記遅延時間を立ち下げ用のタイミング遅延時間として記憶しており、制御信号を立ち上げ／立ち下げる場合に、入力信号が前記電源電圧の電圧レベルを切り替えるしきい値に達したタイミングから前記立ち上げ用又は前記立ち下げ用のタイミング遅延時間だけ遅延させたタイミングで前記制御信号を立ち上げ／立ち下げることを特徴とする請求項１記載の電源回路。
【請求項３】
制御部が、制御信号をローレベルからハイレベルに立ち上げる切り替えに対応する電源電圧の電圧レベルの遷移の傾きを記憶しており、前記制御信号をローレベルからハイレベルに立ち上げる場合に、検出された入力信号と前記傾きとに基づいて、プッシュプル増幅部を飽和させない電源電圧を供給するよう、前記制御信号を立ち上げるタイミングを算出して、前記算出されたタイミングで前記制御信号を立ち上げることを特徴とする請求項１記載の電源回路。
【請求項４】
制御部が、制御信号をハイレベルからローレベルに立ち下げる切り替えに対応する電源電圧の電圧レベルの遷移の傾きを記憶しており、前記制御信号をハイレベルからローレベルに立ち下げる場合に、入力信号がしきい値に達したタイミングを遅延時間だけ遅延させたタイミングで制御信号を立ち下げる代わりに、検出された入力信号と前記傾きとに基づいて、プッシュプル増幅部を飽和させない電源電圧を供給するよう、前記制御信号を立ち下げるタイミングを算出して、前記算出されたタイミングで前記制御信号を立ち下げることを特徴とする請求項３記載の電源回路。
【請求項５】
ＥＴ方式の電力増幅器であって、
前記電力増幅器に入力された信号を検波する包絡線検波器と、
前記包絡線検波器の出力信号を入力すると共に、プッシュプル増幅部の出力段にＤ級回路を設けた請求項１乃至４のいずれか記載の電源回路と、
前記電力増幅器に入力された信号を増幅する主増幅器とを備え、
前記電源回路が、前記包絡線検波器で検出された包絡線に応じた電源電圧を前記主増幅器に供給することを特徴とする電力増幅器。
【請求項６】
ＥＥＲ方式の電力増幅器であって、
前記電力増幅器に入力された信号を検波する包絡線検波器と、
前記包絡線検波器の出力信号を入力すると共に、プッシュプル増幅部の出力段にＤ級回路を設けた請求項１乃至４のいずれか記載の電源回路と、
入力された信号を増幅する主増幅器と、
前記電力増幅器に入力された信号の電圧を制限して前記主増幅器に出力するリミット増幅器とを備え、
前記電源回路が、前記包絡線検波器で検出された包絡線に応じた電源電圧を前記主増幅器に供給することを特徴とする電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広帯域の高周波信号で無線通信を行う送信機の電力増幅器で用いられる電源回路に係り、特に、電力変換効率を向上させることができる電源回路に関する。
【背景技術】
【０００２】
［先行技術の説明］
送信機の電力増幅器への要求として、設置場所の制約や据付コストの低減のために、小型・軽量化が強く求められている。装置の体積・重量は、電力損失によって発生する熱を放熱するための放熱フィンが多くを占めるが、電力効率を改善することで放熱フィンを小さくすることが可能になり、小型・軽量化に寄与する。
【０００３】
［電力効率を改善する電力増幅器：図１２］
電力効率を改善する方法として、電力増幅器に入力される信号の電圧振幅に応じて、電力増幅器に印加する電源電圧を制御するＥＴ（Envelop Tracking）方式や、飽和型の電力増幅器の電源電圧を変動させるＥＥＲ（Envelop Elimination and Restoration）方式がある。
【０００４】
ＥＴ方式及びＥＥＲ方式の電力増幅器について図１２を用いて説明する。図１２（ａ）はＥＴ方式の電力増幅器を示す概略構成図であり、（ｂ）はＥＥＲ方式の電力増幅器を示す概略構成図である。
［ＥＴ方式の電力増幅器：図１２（ａ）］
図１２（ａ）に示すように、ＥＴ方式の電力増幅器は、入力端子１と、分配器２と、包絡線検波器３と、電源回路４と、主増幅器６と、出力端子７とを備えている。
具体的には、入力端子１と、分配器２と、主増幅器６と、出力端子７が直列に接続されており、分配器２には包絡線検波器３が接続され、包絡線検波器３には電源回路４が接続され、電源回路４は主増幅器６に接続されて電源を供給する構成となっている。
【０００５】
ＥＴ方式では、入力端子１から入力されたＲＦ信号を分配器２で分配し、一方を包絡線検波器３に入力して包絡線を抽出し、電源回路４に入力する。電源回路４は主増幅器６に印加する電源電圧を主増幅器６の出力における包絡線と同等または僅かに大きい電圧で変動させる。
したがって、主増幅器６に印加される電源電圧と、出力信号振幅の差が小さく抑えられることになり、主増幅器６は電力ロスが小さい領域で動作することが可能となるものである。
【０００６】
［ＥＥＲ方式の電力増幅器：図１２（ｂ）］
図１２（ｂ）に示すように、ＥＥＲ方式の電力増幅器は、入力端子１と、分配器２と、包絡線検波器３と、電源回路４と、ＲＦリミット増幅器５と、主増幅器６と、出力端子７とを備えている。
つまり、分配器２と主増幅器６との間にＲＦリミット増幅器５が設けられて主増幅器６への入力電圧を制限している点が（ａ）に示したＥＴ方式の電力増幅器とは異なっている。
【０００７】
そして、上記構成のＥＥＲ方式の電力増幅器では、入力端子１から入力されたＲＦ信号は、分配器２で分配され、一方は包絡線検波器３で検波されて包絡線信号が電源回路４に入力される。そして、電源回路４は、主増幅器６の電源電圧を包絡線信号に従って変動させる。
分配器２で分配された他方のＲＦ信号は、ＲＦリミット増幅器５で振幅変動分が除去され、位相情報のみを保ちながら主増幅器６で増幅される。
主増幅器６の電源電圧は、包絡線検波器３からの振幅情報に従って変動するので、振幅情報は復元され、主増幅器６は常に飽和状態で動作するため高効率となる。
【０００８】
［高速動作可能な電源回路：図１３］
ところで、ＥＴ方式やＥＥＲ方式の電力増幅器全体における効率を考えた場合、主増幅器６だけでなく、電源回路４の効率も重要になってくる。
Ｗ−ＣＤＭＡ（Wideband-Code Division Multiple Access）信号やＯＦＤＭ（Orthogonal Frequency Division Multiplexing）信号のような広帯域信号の包絡線信号の帯域は広く、電源回路４は高速に動作する必要がある。
【０００９】
高速に動作する電源回路としては、例えば、非特許文献１や非特許文献２に記載されている（非特許文献１，２参照）。
高速に動作する電源回路には、線形増幅回路としてプッシュプル増幅器を使用し、ＤＣ／ＤＣコンバータとしてＤ級回路を使用したものがある。
このような電源回路の構成例について図１３を用いて説明する。図１３は、高速に動作する電源回路の例を示す構成図である。
【００１０】
図１３に示すように、高速に動作する電源回路（高速動作用電源回路）は、主として、入力端子８と、広帯域の電圧源であるプッシュプル増幅器１２と、制御回路である電流検出器２５及びヒステリシスコンパレータ２６と、高効率なＤＣ／ＤＣコンバータ１１と、出力端子９とから構成されている。
尚、プッシュプル増幅器１２は、請求項に記載したプッシュプル増幅部に相当する。
【００１１】
そして、入力端子８は、図１２に示した包絡線検波器３の出力段に接続され、出力端子９は、図１２に示した主増幅器６の電源端子に接続される。
電流検出器２５は、例えば抵抗から構成される。
また、ＤＣ／ＤＣコンバータ１１は、電圧電源と、スイッチ素子１３と、ダイオード１４と、インダクタンス１５とを備えている。
プッシュプル増幅器１２については後述する。
【００１２】
［ＤＣ／ＤＣコンバータ１１の動作］
ＤＣ／ＤＣコンバータ１１の動作について簡単に説明する。
包絡線検波器３の出力がＤＣ成分の場合、ＤＣ／ＤＣコンバータ１１は、追従モードで動作して、スイッチ素子１３を自励周波数で周期的にオン／オフする。
また、包絡線検波器３の出力がＤＣ成分と高い周波数のＡＣ成分になると、ＤＣ／ＤＣコンバータ１１は、非追従モードで動作し、ＡＣ高周波成分を基本とする周波数でスイッチ素子１３をオン／オフする。このとき、ＤＣ／ＤＣコンバータ１１は、ＤＣ成分のみを出力し、高い周波数のＡＣ成分はプッシュプル増幅器１２から出力される。
【００１３】
［電源回路の効率］
図１３に示した高速動作用電源回路では、自励周波数を高くして追従できるＡＣ成分を増やすことで、つまり、高効率なＤＣ／ＤＣコンバータ１１から出力するエネルギーの割合を増やすことで、電源回路の高効率化を試みることが考えられる。
しかし、ＷｉＭＡＸ（Worldwide Interoperability for Microwave Access）やＬＴＥ（Long Term Evolution）などの広帯域な通信システムでは、包絡線も広帯域になるため、ＤＣ／ＤＣコンバータ１１のスイッチング周波数を上げると、スイッチング損失が大きくなり、電源回路の効率は低下する。
【００１４】
そこで、適切な回路定数を設定することにより、ＷｉＭＡＸやＬＴＥ等の広帯域な通信システムでは、周波数の低いＡＣ成分は、効率の高いＤＣ／ＤＣコンバータ１１から供給し、周波数の高いＡＣ成分は、プッシュプル増幅器１２から供給するようにしている。
【００１５】
［電源回路の大電流への対応］
ところで、主増幅器６の出力電力が大きい場合には、電源回路４からも多くの電流を供給する必要がある。
図１３の高速動作用電源回路において、ＤＣ／ＤＣコンバータ１１では、スイッチ素子１３、ダイオード１４、インダクタンス１５として、必要な電流を流せる部品を選択すればよい。
しかしながら、プッシュプル増幅器１２に用いられるオペアンプについては、一般的に大電流を流せる部品はない。そこで、オペアンプの出力にＮＰＮトランジスタとＰＮＰトランジスタを接続して、出力できる電流の容量を増やしている。
【００１６】
［プッシュプル増幅器の構成：図１３］
次に、従来の高速動作用電源回路におけるプッシュプル増幅器（従来のプッシュプル増幅器）の構成について図１３を用いて説明する。
図１３に示すように、従来のプッシュプル増幅器１２は、オペアンプ１６と、バイアス回路を構成する抵抗器１９、ダイオード２０、ダイオード２１、抵抗器２２と、プッシュプル回路のＮＰＮトランジスタ１７、ＰＮＰトランジスタ１８と、直流電圧源２３と、直流電圧源２４とで構成されている。
【００１７】
そして、上記構成のプッシュプル増幅器１２において、入力信号は入力端子８を通ってオペアンプ１６の＋端子に入力され、オペアンプの−端子へは出力信号がフィードバックされる。
ダイオード２０は、ＮＰＮトランジスタ１７のベース−間の電圧降下を、ダイオード２１はＰＮＰトランジスタ１８のベース−エミッタ間の電圧降下を補償するためのものであり、抵抗器１９、抵抗器２２と共にバイアス回路を構成する。
【００１８】
直流電圧源２４よりも高い電圧値に設定される直流電圧源２３に接続されたＮＰＮトランジスタ１７と、直流電圧源２３よりも低い電圧値に設定される直流電圧源２４に接続されたＰＮＰトランジスタ１８はプッシュプル動作により増幅を行う。
そして、ＮＰＮトランジスタ１７は基準電圧よりも高い電圧を出力し、ＰＮＰトランジスタ１８は基準電圧よりも低い電圧を出力する。
【００１９】
ＮＰＮトランジスタ１７及びＰＮＰトランジスタ１８の出力波形は、正弦波を半波整流した波形となり、これはＢ級にバイアスされた増幅器に相当する。プッシュプル増幅器１２の出力波形は、ＮＰＮトランジスタ１７の出力波形とＰＮＰトランジスタ１８の出力波形とを合成したものとなる。
【００２０】
［Ｂ級増幅器の電力変換効率：図１４］
ここで、Ｂ級増幅器の電力変換効率について説明する。
Ｂ級増幅器が正弦波を出力するときの電力変換効率ηは、式１で表されることが知られている。
η＝π／４×Ｖｏｍａｘ／Ｖｄｄ                              （式１）
式１をＮＰＮトランジスタ１７について説明すると、Ｖｄｄは直流電圧源２３の電源電圧であり、Ｖｏｍａｘは、ＮＰＮトランジスタ１７の出力電圧の最大値である。
【００２１】
式１において、ＶｏｍａｘがＶｄｄと同じ電圧の場合、つまり飽和出力時の電圧変換効率ηは７８．５％となるが、最大出力電圧Ｖｏｍａｘが下がると電力変換効率ηも低下する。
【００２２】
図１４は、Ｂ級増幅器の電力変換効率特性を示す説明図である。
図１４では、出力電圧に対する電力変換効率ηを表しており、横軸のバックオフは、Ｖｏｍａｘ／Ｖｄｄを対数で表したものである。
バックオフが０ｄＢの点が飽和出力を示しており、このときの電力変換効率ηは、上述したように７８．５％となり、バックオフが大きくなると（最大出力電圧Ｖｏｍａｘが低下すると）電力変換効率ηは低下し、バックオフが−８ｄＢの時の電力変換効率ηは、３０％となる。
【００２３】
［プッシュプル増幅器の電力変換効率：図１４］
式１及び図１４では、ＮＰＮトランジスタ１７について説明したが、ＰＮＰトランジスタ１８についても同様のことが言えるため、プッシュプル増幅器１２全体の特性も式１及び図１４で表すことができるものである。
尚、プッシュプル増幅器１２では、オペアンプ１６やバイアス回路も電力を消費するが、ＮＰＮトランジスタ１７及びＰＮＰトランジスタ１８の電流増幅率ｈｆｅが大きく、オペアンプ１６の消費電力はプッシュプル増幅器１２のそれと比較すると僅かであるため、プッシュプル増幅器１２の電力変換効率は、図１４に示した特性とほぼ一致する。
【００２４】
［ＯＦＤＭ信号における包絡線信号のスペクトラムの累積確率密度分布例：図１５］
ここで、ＯＦＤＭ信号における包絡線信号の累積確率密度分布について図１５を用いて説明する。図１５は、ＯＦＤＭ信号における包絡線信号の累積確率密度分布の例を示す説明図である。
図１５では、帯域幅１０MHz、ＰＡＰＲ（Peak to Average Power Ratio）：８ｄＢのＯＦＤＭ変調信号の包絡線を求め、電力の累積確率密度分布をＤＣから１０MHzまでプロットしている。
【００２５】
上述したように、電源回路４は、ＤＣ成分と低い周波数成分はＤＣ／ＤＣコンバータ１１から供給し、高い周波数成分はプッシュプル増幅器１２から供給するが、仮に、３MHz未満をＤＣ／ＤＣコンバータ１１から供給し、３MHz以上をプッシュプル増幅器１２が供給するとした場合、図１５から、電源回路４が供給する電力の内、ＤＣ／ＤＣコンバータ１１から９０％の電力を、プッシュプル増幅器１２から１０％の電力を供給することになる。
【００２６】
［ＯＦＤＭ信号での電源回路の電力変換効率：図１４］
ＯＦＤＭ信号での電源回路４の電力変換効率について説明する。
ＤＣ成分と低い周波数成分を供給するＤＣ／ＤＣコンバータ１１の電力変換効率は、スイッチ素子１３のオン抵抗や、スイッチング損失、ダイオードの順方向電圧、インダクタンス１４の損失などで決まり、ηｄとする。
【００２７】
一方、ＯＦＤＭ信号のＰＡＰＲは８ｄＢであるから、プッシュプル増幅器１２の電力変換効率は、図１０からわかるように、バックオフ−８ｄＢのときの電力変換効率となる。ここでは、このときの電力変換効率をηｂとする。
【００２８】
つまり、電源回路４が主増幅器６に供給する電力の内、１０％を電力変換効率ηｂのプッシュプル増幅器１２から、９０％を電力変換効率ηｄのＤＣ／ＤＣコンバータ１１から供給することになる。よって、電源回路４の電力変換効率ηｓは式２で計算できる。
ηｓ＝１／（１０％／ηｂ＋９０％／ηｄ）            （式２）
仮に、ηｂ＝３０％、ηｄ＝９０％として計算すると、ηｓ＝７５％となる。
電源回路４全体の電力変換効率を改善するためには、電力変換効率の低いプッシュプル増幅器１２の効率をあげることが必要である。
【００２９】
従来のプッシュプル増幅器１２では、ＮＰＮトランジスタ１７のコレクタ端子及びＰＮＰトランジスタ１８のコレクタ端子に接続される直流電圧源２３及び直流電圧源２４の電圧は、出力レベルに関係なく一定であるため、出力レベルが下がるに従って電力変換効率も低下する。
【先行技術文献】
【非特許文献】
【００３０】
【非特許文献１】"An Improved Power-Added Efficiency 19-dBm Hybrid Envelope Elimination and Restoration Power Amplifier for 802.11g WLAN Applications" , Feipeng Wang et al., IEEE TRANSACTIOINS ON MICROWAVE THEORY AND TECHNIQUES, VOL. 54, NO. 12, DECEMBER 2006, P. 4086-4099
【非特許文献２】"A Class B Switch- Mode Assisted Linear Amplifier" , Geoffrey R. Walker, IEEE TRANSACTIONS ON POWER ELECTRONICS, VOL. 18. No. 6, NOVEMBER 2003, p.1278-1285
【発明の概要】
【発明が解決しようとする課題】
【００３１】
しかしながら、従来のプッシュプル増幅器では、ＮＰＮトランジスタ及びＰＮＰトランジスタのコレクタ端子に接続される直流電圧源の電圧が、出力レベルにかかわらず一定レベルであるため、出力レベルが下がると電力変換効率が低下してしまうという問題点があった。
【００３２】
尚、非特許文献１、２には、プッシュプル増幅器のＮＰＮトランジスタ及びＰＮＰトランジスタのコレクタ端子に接続される直流電圧源の電圧を、出力レベルに応じて調整することは記載されていない。
【００３３】
本発明は、上記実状に鑑みて為されたもので、プッシュプル増幅器のＮＰＮトランジスタ及びＰＮＰトランジスタのコレクタ端子に接続される直流電圧源の電圧を、出力レベルに応じて調整して、出力レベルが下がっても電力変換効率が低下しない電源回路を提供することを目的とする。
【課題を解決するための手段】
【００３４】
上記従来例の問題点を解決するための本発明は、電力増幅に用いられる電源回路であって、入力信号をプッシュプル増幅方式で増幅するプッシュプル増幅部と、制御信号により前記プッシュプル増幅部に提供する電源電圧の電圧レベルを複数の電源の選択接続によって可変とする可変電源部と、プッシュプル増幅部に入力される入力信号を遅延させるタイミング調整部と、可変電源部における複数の電源のそれぞれに対応し、入力信号に基づいて対応する電源のプッシュプル増幅部への接続／非接続を選択して電源電圧の電圧レベルを制御する複数の制御信号を出力する制御部とを備え、可変電源部が、制御信号がハイレベルの場合に制御信号に対応する電源を接続し、ローレベルの場合に当該電源を非接続として、接続される電源の数に応じて電源電圧の電圧レベルを段階的に調整し、制御信号がローレベルからハイレベルに立ち上がると、対応する電源を接続して、電源電圧を特定の遷移時間をかけて所定の電圧レベルにすると共に、制御信号がハイレベルからローレベルに立ち下がると、対応する電源を非接続として電源電圧を所定の電圧レベルにし、制御部が、入力信号が電源電圧の電圧レベルを切り替えるしきい値に達した際に前記制御信号の立ち上げ又は立ち上げを行い、制御信号をローレベルからハイレベルに立ち上げる場合には、しきい値に達したタイミングをタイミング調整部での遅延時間だけ遅延させたタイミングよりも遷移時間に応じた時間分早いタイミングで制御信号を立ち上げ、制御信号をハイレベルからローレベルに立ち下げる場合には、しきい値に達したタイミングを遅延時間だけ遅延させたタイミングで制御信号を立ち下げることを特徴としている。
【００３５】
また、本発明は、上記電源回路において、制御部が、複数の制御信号のそれぞれについて、各制御信号をローレベルからハイレベルに立ち上げる切り替えに対応して、タイミング調整部での遅延時間から遷移時間を差し引いた時間を立ち上げ用のタイミング遅延時間として記憶すると共に、ハイレベルからローレベルに立ち下げる切り替えに対応して、遅延時間を立ち下げ用のタイミング遅延時間として記憶しており、制御信号を立ち上げ／立ち下げる場合に、入力信号が電源電圧の電圧レベルを切り替えるしきい値に達したタイミングから立ち上げ用又は立ち下げ用のタイミング遅延時間だけ遅延させたタイミングで制御信号を立ち上げ／立ち下げることを特徴としている。
【００３６】
また、本発明は、上記電源回路において、制御部が、制御信号をローレベルからハイレベルに立ち上げる切り替えに対応する電源電圧の電圧レベルの遷移の傾きを記憶しており、制御信号をローレベルからハイレベルに立ち上げる場合に、検出された入力信号と傾きとに基づいて、プッシュプル増幅部を飽和させない電源電圧を供給するよう、制御信号を立ち上げるタイミングを算出して、算出されたタイミングで制御信号を立ち上げることを特徴としている。
【００３７】
また、本発明は、上記電源回路において、制御部が、制御信号をハイレベルからローレベルに立ち下げる切り替えに対応する電源電圧の電圧レベルの遷移の傾きを記憶しており、制御信号をハイレベルからローレベルに立ち下げる場合に、入力信号がしきい値に達したタイミングを遅延時間だけ遅延させたタイミングで制御信号を立ち下げる代わりに、検出された入力信号と傾きとに基づいて、プッシュプル増幅部を飽和させない電源電圧を供給するよう、制御信号を立ち下げるタイミングを算出して、算出されたタイミングで制御信号を立ち下げることを特徴としている。
【００３８】
また、本発明は、ＥＴ方式の電力増幅器であって、電力増幅器に入力された信号を検波する包絡線検波器と、包絡線検波器の出力信号を入力すると共に、プッシュプル増幅部の出力段にＤ級回路を設けた上記電源回路と、電力増幅器に入力された信号を増幅する主増幅器とを備え、電源回路が、包絡線検波器で検出された包絡線に応じた電源電圧を前記主増幅器に供給することを特徴としている。
【００３９】
また、本発明は、ＥＥＲ方式の電力増幅器であって、電力増幅器に入力された信号を検波する包絡線検波器と、包絡線検波器の出力信号を入力すると共に、プッシュプル増幅部の出力段にＤ級回路を設けた上記電源回路と、入力された信号を増幅する主増幅器と、電力増幅器に入力された信号の電圧を制限して主増幅器に出力するリミット増幅器とを備え、電源回路が、包絡線検波器で検出された包絡線に応じた電源電圧を主増幅器に供給することを特徴としている。
【発明の効果】
【００４０】
本発明によれば、電力増幅に用いられる電源回路であって、入力信号をプッシュプル増幅方式で増幅するプッシュプル増幅部と、制御信号により前記プッシュプル増幅部に提供する電源電圧の電圧レベルを複数の電源の選択接続によって可変とする可変電源部と、プッシュプル増幅部に入力される入力信号を遅延させるタイミング調整部と、可変電源部における複数の電源のそれぞれに対応し、入力信号に基づいて対応する電源のプッシュプル増幅部への接続／非接続を選択して電源電圧の電圧レベルを制御する複数の制御信号を出力する制御部とを備え、可変電源部が、制御信号がハイレベルの場合に制御信号に対応する電源を接続し、ローレベルの場合に当該電源を非接続として、接続される電源の数に応じて電源電圧の電圧レベルを段階的に調整し、制御信号がローレベルからハイレベルに立ち上がると、対応する電源を接続して、電源電圧を特定の遷移時間をかけて所定の電圧レベルにすると共に、制御信号がハイレベルからローレベルに立ち下がると、対応する電源を非接続として電源電圧を所定の電圧レベルにし、制御部が、入力信号が電源電圧の電圧レベルを切り替えるしきい値に達した際に制御信号の立ち上げ又は立ち下げを行い、制御信号をローレベルからハイレベルに立ち上げる場合には、しきい値に達したタイミングをタイミング調整部での遅延時間だけ遅延させたタイミングよりも遷移時間に応じた時間分早いタイミングで制御信号を立ち上げ、制御信号をハイレベルからローレベルに立ち下げる場合には、しきい値に達したタイミングを遅延時間だけ遅延させたタイミングで制御信号を立ち下げる電源回路としているので、出力レベルが下がっても電力変換効率を低下させず、電圧レベルの立ち上がりに要する遷移時間の影響を低減し、出力信号の立ち上がり波形に追随した電源電圧を供給でき、効率を向上させると共に増幅部での飽和を防ぎ、出力信号の歪特性を改善することができる効果がある。
【００４１】
また、本発明によれば、上記電源回路において、制御部が、複数の制御信号のそれぞれについて、各制御信号をローレベルからハイレベルに立ち上げる切り替えに対応して、タイミング調整部での遅延時間から遷移時間を差し引いた時間を立ち上げ用のタイミング遅延時間として記憶すると共に、ハイレベルからローレベルに立ち下げる切り替えに対応して、遅延時間を立ち下げ用のタイミング遅延時間として記憶しており、制御信号を立ち上げ／立ち下げる場合に、入力信号が電源電圧の電圧レベルを切り替えるしきい値に達したタイミングから立ち上げ用又は立ち下げ用のタイミング遅延時間だけ遅延させたタイミングで制御信号を立ち上げ／立ち下げる上記電源回路としているので、制御信号を、出力信号より遷移時間分早いタイミングで立ち上げる処理を容易に行うことができる効果がある。
【００４２】
また、本発明によれば、制御部が、制御信号をローレベルからハイレベルに立ち上げる切り替えに対応する電源電圧の電圧レベルの遷移の傾きを記憶しており、制御信号をローレベルからハイレベルに立ち上げる場合に、検出された入力信号と傾きとに基づいて、プッシュプル増幅部を飽和させない電源電圧を供給するよう、制御信号を立ち上げるタイミングを算出して、算出されたタイミングで制御信号を立ち上げる上記電源回路としているので、実際の信号波形に基づく適切なタイミングで制御信号を立ち上げ、急峻な立ち上がりを含む広帯域信号に対しても電源電圧を追随させ、出力信号の歪特性を改善することができる効果がある。
【００４３】
また、本発明によれば、制御部が、制御信号をハイレベルからローレベルに立ち下げる切り替えに対応する電源電圧の電圧レベルの遷移の傾きを記憶しており、制御信号をハイレベルからローレベルに立ち下げる場合に、入力信号がしきい値に達したタイミングを遅延時間だけ遅延させたタイミングで制御信号を立ち下げる代わりに、検出された入力信号と傾きとに基づいて、プッシュプル増幅部を飽和させない電源電圧を供給するよう、制御信号を立ち下げるタイミングを算出して、算出されたタイミングで制御信号を立ち下げる上記電源回路としているので、実際の信号波形に基づく適切なタイミングで制御信号を立ち下げ、急峻な立ち下がりを含む広帯域信号に対しても電源電圧を追随させ、出力信号の歪特性を改善することができる効果がある。
【００４４】
また、本発明によれば、電力増幅器に入力された信号を検波する包絡線検波器と、包絡線検波器の出力信号を入力すると共に、プッシュプル増幅部の出力段にＤ級回路を設けた上記電源回路と、電力増幅器に入力された信号を増幅する主増幅器とを備え、電源回路が、包絡線検波器で検出された包絡線に応じた電源電圧を前記主増幅器に供給するＥＴ方式の電力増幅器としているので、出力信号の立ち上がり／立ち下がりの波形によく追随した電源電圧を供給でき、電力増幅器全体の効率を向上させると共に出力信号の歪特性を改善することができる効果がある。
【００４５】
また、本発明によれば、電力増幅器に入力された信号を検波する包絡線検波器と、包絡線検波器の出力信号を入力すると共に、プッシュプル増幅部の出力段にＤ級回路を設けた上記電源回路と、入力された信号を増幅する主増幅器と、電力増幅器に入力された信号の電圧を制限して主増幅器に出力するリミット増幅器とを備え、電源回路が、包絡線検波器で検出された包絡線に応じた電源電圧を主増幅器に供給するＥＥＲ方式の電力増幅器としているので、出力信号の立ち上がり／立ち下がりの波形によく追随した電源電圧を供給でき、電力増幅器全体の効率を向上させると共に出力信号の歪特性を改善することができる効果がある。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１の実施の形態に係る電源回路に用いられるプッシュプル増幅器の構成図である。
【図２】第１のプッシュプル増幅器におけるスイッチ制御信号の一例と、それに伴うトランジスタのコレクタ電圧及び出力波形を示す説明図である。
【図３】第１のプッシュプル増幅器の電力変換効率特性を示す説明図である。
【図４】ＮＰＮトランジスタ１７のコレクタ端子に直流電圧を供給する直流電圧源回路の構成例を示すブロック図である。
【図５】遷移時間がない場合の出力信号波形とコレクタ端子の電位との関係を示す説明図である。
【図６】ＮＰＮトランジスタ１７のコレクタ電圧の遷移時間を示す説明図である。
【図７】本発明の第２の実施の形態に係る電源回路に用いられるプッシュプル増幅器の構成図である。
【図８】第２のプッシュプル増幅器におけるスイッチ制御信号の制御タイミングを示す説明図である。
【図９】第２のプッシュプル増幅器の入出力信号とコレクタ電圧との関係を示す説明図である。
【図１０】コレクタ電圧の遷移状態における傾きを直線近似する場合の説明図である。
【図１１】第２の電源回路に用いられる別のプッシュプル増幅器の構成を示す説明図である。
【図１２】（ａ）はＥＴ方式の電力増幅器を示す概略構成図であり、（ｂ）はＥＥＲ方式の電力増幅器を示す概略構成図である。
【図１３】高速に動作する電源回路の例を示す構成図である。
【図１４】Ｂ級増幅器の電力変換効率特性を示す説明図である。
【図１５】ＯＦＤＭ信号における包絡線信号の累積確率密度分布の例を示す説明図である。
【図１６】スイッチ制御信号Ｃ１の立ち上げタイミングの算出方法を示す説明図である。
【図１７】スイッチ制御信号Ｃ１の立ち下げタイミングの算出方法を示す説明図である。
【発明を実施するための形態】
【００４７】
本発明の実施の形態について図面を参照しながら説明する。
［実施の形態の概要］
本発明の実施の形態に係る電源回路は、プッシュプル増幅器に、スイッチと直流電圧源が直列に接続され、更にそれらに並列にダイオードが接続された回路部を１つの回路ブロックとして、複数の回路ブロックが直列に接続された第１と第２の電源電圧生成回路を備え、当該第１と第２の電源電圧生成回路が、それぞれＮＰＮトランジスタのコレクタ端子及びＰＮＰトランジスタのコレクタ端子に接続され、スイッチ制御部が、入力信号レベルに応じて、複数のブロックの直流電圧源をＮＰＮトランジスタ又はＰＮＰトランジスタのコレクタ端子に接続するスイッチのオン／オフを制御する制御信号を出力して、ＮＰＮトランジスタ及びＰＮＰトランジスタのコレクタ電圧を入力信号レベルに応じて制御して、出力レベルに追従したコレクタ電圧とすることができ、出力レベルが低い場合でも飽和に近い動作を可能とし、電源回路全体の電力変換効率を改善することができるものである。
【００４８】
また、本発明の実施の形態に係る電源回路は、上記電源回路において、更に、タイミング調整部を設け、タイミング調整部が入力信号を一定時間遅延すると共に、スイッチ制御部が、各スイッチのオン／オフを制御する制御信号の切り替え時には、当該遅延時間よりもコレクタ電圧の電圧レベルに応じたレベル切り替えの遷移時間分早く制御信号の立ち上げを行うようにしているので、コレクタ電圧のレベル切り替わりに要する遷移時間の影響を低減し、電源回路の出力波形の歪を改善することができるものである。
【００４９】
また、本発明の実施の形態に係る電源回路は、上記電源回路において、スイッチ制御部が、予め記憶しているコレクタ電圧の電圧レベルに応じたレベル切替の傾きと、検出された入力信号レベルとに基づいて、制御信号の立ち上げ又は立ち下げのタイミングを算出し、当該タイミングで制御信号を立ち上げ又は立ち下げるようにしているので、実際の信号波形に基づいて制御信号の出力タイミングを決定することができ、電源回路の出力波形の歪を改善することができるものである。
【００５０】
［第１の実施の形態：図１］
本発明の第１の実施の形態に係る電源回路は、図１３に示した従来の電源回路と同様に、プッシュプル増幅器とＤＣ／ＤＣコンバータとを備えている。
本発明の第１の実施の形態に係る電源回路について図１を用いて説明する。図１は、本発明の第１の実施の形態に係る電源回路に用いられるプッシュプル増幅器の構成図である。
図１に示すように、本発明の第１の実施の形態に係る電源回路（第１の電源回路）に用いられるプッシュプル増幅器（第１のプッシュプル増幅器）は、図１３に示した従来のプッシュプル増幅器と同様の部分として、入力端子８と、出力端子１０と、オペアンプ１６と、バイアス回路を構成する抵抗器１９と、ダイオード２０と、ダイオード２１と、抵抗器２２と、プッシュプル回路を構成するＮＰＮトランジスタ１７と、ＰＮＰトランジスタ１８と、直流電圧源２３と、直流電圧源２４とを備えている。従来のプッシュプル増幅器と同様の構成部分は、請求項に記載したプッシュプル増幅部に相当する。
【００５１】
そして、第１のプッシュプル増幅器の特徴部分として、スイッチ制御部８３と、ＮＰＮトランジスタ１７のコレクタに接続する直流電圧源８１及び複数の回路ブロックＢ１〜Ｂ４と、ＰＮＰトランジスタ１８のコレクタに接続する直流電圧源８２及び複数の回路ブロックＢ５〜Ｂ８とを備えている。
直流電圧源８１，８２の電圧をそれぞれＶ９，Ｖ１０とする。
直流電圧源８１及び複数の回路ブロックＢ１〜Ｂ４と、直流電圧源８２及び複数の回路ブロックＢ５〜Ｂ８は請求項に記載した可変電源部に相当する。
【００５２】
［回路ブロックＢ１〜Ｂ４］
ＮＰＮトランジスタ１７側の回路ブロックＢ１〜Ｂ４の構成について説明する。
回路ブロックＢ１〜Ｂ４は、それぞれ、直流電圧源（５１〜５４）と、スイッチ（６１〜６４）と、ダイオード（７１〜７４）とを備え、各ブロックにおいて、ダイオードのアノードには直流電圧源の−側（負側）が接続され、カソードにはスイッチを介して直流電圧源の＋側（正側）が接続されている。
【００５３】
更に、回路ブロックＢ１のダイオード７１のアノードは接地され、カソードは回路ブロックＢ２のダイオード７２のアノードに接続されている。以下同様にして、回路ブロックＢ３，Ｂ４のダイオード７３，７４が直列に接続されて、回路ブロックＢ４のカソードは、直列電圧源８１の−側（負側）に接続されている。
直列に接続された回路ブロックＢ１〜Ｂ４から成る回路を第１の電源電圧生成回路とする。
【００５４】
そして、スイッチ６１〜６４は、後述するスイッチ制御部８３からのスイッチ制御信号Ｃ１〜Ｃ４によってオン／オフが制御され、スイッチがオンとなった回路ブロックの直流電圧源の電圧と直流電圧源８１の電圧が加算されて、基準電圧に対して正の電圧がＮＰＮトランジスタ１７のコレクタ端子に印加されるようになっている。
つまり、スイッチで選択された直流電圧源と直流電圧源８１とが直列接続となる。
尚、回路ブロックＢ１〜Ｂ４の直流電圧源５１，５２，５３，５４の電圧を、Ｖ１，Ｖ２，Ｖ３，Ｖ４とする。
【００５５】
［回路ブロックＢ５〜Ｂ８］
同様に、ＰＮＰトランジスタ１８側の回路ブロックＢ５〜Ｂ８は、それぞれ、直流電圧源（５５〜５８）と、スイッチ（６５〜６８）と、ダイオード（７５〜７８）とを備え、各ブロックにおいて、ダイオードのアノードには直流電圧源の−側が接続され、カソードにはスイッチを介して直流電圧源のプラス側が接続されている。
【００５６】
また、回路ブロックＢ８のダイオード７８のカソードは接地され、アノードは回路ブロックＢ７のダイオード７７のカソードに接続されている。以下同様にして、回路ブロックＢ６，Ｂ５のダイオード７６，７５が直列に接続されて、回路ブロックＢ５のアノードは、直列電圧源８２の＋側に接続されている。
直列に接続された回路ブロックＢ５〜Ｂ８から成る回路を第２の電源電圧生成回路とする。
第１の電源電圧生成回路及び第２の電源電圧生成回路は、請求項に記載した可変電源部に相当する。
【００５７】
そして、スイッチ６５〜６８は、後述するスイッチ制御部８３からのスイッチ制御信号Ｃ５〜Ｃ８によってオン／オフが制御され、スイッチがオンとなった回路ブロックの直流電圧源の電圧と直流電圧源８２の電圧が加算されて、基準電圧に対して負の電圧がＰＮＰトランジスタ１８のコレクタ端子に印加されるようになっている。
つまり、スイッチで選択された直流電圧源と直流電圧源８２が直列接続となる。
尚、回路ブロックＢ５〜Ｂ８の直流電圧源５５，５６，５７，５８の電圧を、Ｖ５，Ｖ６，Ｖ７，Ｖ８とする。
スイッチ制御信号Ｃ１〜Ｃ４、Ｃ５〜Ｃ８は、請求項に記載した選択信号に相当する。
【００５８】
［スイッチ制御部８３］
次に、第１のプッシュプル増幅器の特徴部分であるスイッチ制御部８３について説明する。
スイッチ制御部８３は、入力端子８から入力される信号（包絡線信号）に基づいて、ＮＰＮトランジスタ１７のコレクタ端子に印加される電圧を適切な値とするよう、回路ブロックＢ１〜Ｂ４のスイッチ６１，６２，６３，６４のオン／オフを制御するスイッチ制御信号Ｃ１，Ｃ２，Ｃ３，Ｃ４を出力する。
【００５９】
同様に、スイッチ制御部８３は、包絡線信号に基づいて、ＰＮＰトランジスタ１８のコレクタ端子に印加される電圧を適切な値とするよう、回路ブロックＢ５〜Ｂ８のスイッチ６５，６６，６７，６８のオン／オフを制御するスイッチ制御信号Ｃ５，Ｃ６，Ｃ７，Ｃ８を出力する。
【００６０】
具体的には、スイッチ制御部８３は、８種類のスイッチ制御信号のそれぞれを、ハイレベル（Ｈレベル、オン）又はローレベル（Ｌレベル、オフ）として出力する制御信号生成回路を備えており、入力された包絡線信号に基づいて、Ｈレベル又はＬレベルの各スイッチ制御信号を出力する。
スイッチ制御部８３の各制御信号生成回路は、例えばコンパレータ回路によって構成される。
【００６１】
これにより、第１のプッシュプル増幅器では、入力信号の電力レベルに応じて、出力電圧に追随したコレクタ電圧をＮＰＮトランジスタ１７及びＰＮＰトランジスタ１８に印加することができ、プッシュプル増幅器の電力変換効率を向上させ、電源回路全体の効率を向上させることができるものである。
【００６２】
［第１のプッシュプル増幅器の動作：図１］
まず、回路ブロックＢ１〜Ｂ４，Ｂ５〜Ｂ８の動作について簡単に説明する。
各回路ブロックＢ１〜Ｂ４、Ｂ５〜Ｂ８では、ダイオードのアノード端子は直流電圧源の負側に、カソード端子は直流電圧源の正側に接続されている。このような回路ブロックＢ１〜Ｂ４、Ｂ５〜Ｂ８を直列に接続し、各スイッチのオン／オフを制御することにより、電圧を加算してＮＰＮトランジスタ１７、ＰＮＰトランジスタ１８のコレクタ端子に印加することが可能となる。
【００６３】
スイッチがＯＮの場合には、当該回路ブロックの直流電圧源の電圧が加算され、電流は直流電圧源を流れ、回路が動作する。このとき、ダイオードには順方向の逆電圧があるため電流は流れない。
また、スイッチがオフの場合には、当該回路ブロックの直流電圧源の回路が開放になっているため、電圧は加算されないが、電流はダイオードを流れ、回路は動作する。
【００６４】
そして、第１のプッシュプル増幅器では、スイッチ制御部８３が、入力端子８から入力される包絡線信号に応じて、スイッチ制御信号Ｃ１〜Ｃ８をＨレベル又はＬレベルに切り替えて出力し、対応する回路ブロックのスイッチのオン／オフを制御する。
これにより、入力電力レベルに応じて、基準電圧に対して正のコレクタ電圧をＮＰＮトランジスタ１７に印加し、基準電圧に対して負のコレクタ電圧をＰＮＰトランジスタ１８に印加するものである。
【００６５】
［スイッチ制御信号とトランジスタのコレクタ電圧：図２］
次に、第１のプッシュプル増幅器におけるスイッチ制御信号とトランジスタのコレクタ電圧の関係について図２を用いて説明する。図２は、第１のプッシュプル増幅器におけるスイッチ制御信号の一例と、それに伴うトランジスタのコレクタ電圧及び出力波形を示す説明図である。
図２の（ａ）には、スイッチ制御信号Ｃ１〜Ｃ８の例を示しており、スイッチ制御信号Ｃ１〜Ｃ８のそれぞれについて、各制御信号がスイッチをオンにする状態（Ｈレベル）であるか、或いはスイッチをオフにする状態（Ｌレベル）であるかを表している。
【００６６】
図２（ａ）の例では、スイッチ制御信号Ｃ１は、時間Ｔ１まではＬレベルであり、時間Ｔ１〜Ｔ８の期間はＨレベルであり、時間Ｔ８以降は再びＬレベルとなっている。
また、スイッチ制御信号Ｃ８は、時間Ｔ１２まではＬレベルであり、時間Ｔ１２〜Ｔ１３の期間はＨレベルであり、時間Ｔ１３以降はＬレベルとなっている。
【００６７】
図２（ｂ）では、（ａ）のスイッチ制御信号Ｃ１〜Ｃ８が与えられた場合のＮＰＮトランジスタ１７のコレクタ電圧（ノードＡ電圧）と、ＰＮＰトランジスタ１８のコレクタ電圧（ノードＢ電圧）と、出力電圧波形とを示している。尚、基準電圧としては、例えばゼロ（０）が用いられる。
【００６８】
上述したように、第１のプッシュプル増幅器では、スイッチ制御信号Ｃ１〜Ｃ８がＨレベルである場合に、対応するスイッチ６１〜６８がオンとなる。
図２において、まず、ノードＡ電圧に着目して説明する。
時間が０からＴ１までの間は、スイッチ制御信号Ｃ１〜Ｃ４が全てＬレベルであるため、スイッチ６１〜６４は全てオフである。
従って、電流は、直流電圧源５１〜５４には流れずダイオード７１〜７４を流れ、ノードＡには直流電圧源８１の電圧Ｖ９が印加される。
尚、本実施の形態では、ダイオード７１〜７８の順方向電圧はゼロとして説明する。
【００６９】
続いて、時間Ｔ１からＴ２までの間は、スイッチ制御信号Ｃ１のみがＨレベルで、その他のスイッチ制御信号Ｃ２〜Ｃ４はＬレベルであるので、スイッチ６１のみがオンとなる。
スイッチ６１に対応する直流電圧源５１と直流電圧源８１は直列に接続されているので、ノードＡの電圧は、Ｖ９＋Ｖ１となる。
つまり、つまりスイッチがオンになる回路ブロックの直流電圧源の電圧が、直流電圧源８１の電圧Ｖ９に加算され、当該加算された電圧がノードＡに印加されることになる。
【００７０】
以下同様にして、時間Ｔ２，Ｔ３，Ｔ４で、スイッチ制御信号Ｃ２，Ｃ３，Ｃ４がそれぞれＨレベルとなれば、それに応じてスイッチ６２，６３，６４がオンとなり、ノードＡの電圧には、更に電圧Ｖ２，Ｖ３，Ｖ４が加算される。
【００７１】
更に、時間Ｔ５，Ｔ６，Ｔ７，Ｔ８で、スイッチ制御信号Ｃ４，Ｃ３，Ｃ２，Ｃ１がＬレベルとなり、スイッチ６４，６３，６２，６１がオフになると、ノードＡの電圧は、図２に示すように電圧Ｖ４，Ｖ３，Ｖ２，Ｖ１が減算される。
【００７２】
ノードＢの電圧についても、ノードＡと同様に、スイッチ制御信号Ｃ５〜Ｃ８で制御されるスイッチ６５〜６８がオン又はオフに切り替えられることで図２に示すように変化する。時間Ｔ９〜Ｔ１６の期間に変化するノードＢの電圧は、時間Ｔ１〜Ｔ８におけるノードＡの電圧に対して正負が逆になっている。
【００７３】
［スイッチ制御部８３の動作：図１，図２］
次に、スイッチ制御部８３の動作について図１及び図２を用いて説明する。
上述したように、スイッチ制御部８３は、入力信号から検出された包絡線信号に基づいて、スイッチ制御信号Ｃ１〜Ｃ８をＨレベル又はＬレベルとして出力する。
その結果、ノードＡの電圧を制御するためのスイッチ６１〜６４を制御するスイッチ制御信号Ｃ１〜Ｃ４は、出力波形が正のときに変化する。
【００７４】
スイッチ制御部８３は、入力される包絡線信号に基づいて、スイッチ制御信号Ｃ１を、出力波形の電圧がＶ９よりも大きいときにＨレベルとする。
また、スイッチ制御部８３は、スイッチ制御信号Ｃ２を出力波形の電圧がＶ９＋Ｖ１よりも大きいときにＨレベルとし、スイッチ制御信号Ｃ３を出力波形の電圧がＶ９＋Ｖ１＋Ｖ２よりも大きいときにＨレベルとし、スイッチ制御信号Ｃ４を出力波形の電圧がＶ９＋Ｖ１＋Ｖ２＋Ｖ３よりも大きいときにＨレベルとする。
その他の条件では、スイッチ制御部８３は、スイッチ制御信号Ｃ１〜Ｃ４をＬレベルとする。
【００７５】
同様に、ノードＢの電圧を制御するためのスイッチ６５〜６８を制御するスイッチ制御信号Ｃ５〜Ｃ８は、出力波形が負のときに変化する。
スイッチ制御部８３は、入力される包絡線信号に基づいて、スイッチ制御信号Ｃ５を、出力波形の電圧が−Ｖ１０よりも小さいときにＨレベルとし、スイッチ制御信号Ｃ６を出力波形の電圧が−Ｖ１０−Ｖ５よりも小さいときにＨレベルとし、スイッチ制御信号Ｃ７を出力波形の電圧が−Ｖ１０−Ｖ５−Ｖ６よりも小さいときにＨレベルとし、スイッチ制御信号Ｃ８を出力波形の電圧が−Ｖ１０−Ｖ５−Ｖ６−Ｖ７よりも小さいときにＨレベルとする。
その他の条件では、スイッチ制御部８３は、スイッチ制御信号Ｃ５〜Ｃ８をＬレベルとする。
【００７６】
スイッチ制御部８３は、このような条件でスイッチ制御信号Ｃ１〜Ｃ８が動作するよう構成され、コンパレータ回路を用いて容易に実現できる。このコンパレータ回路にはヒステリシス特性を持たせてもよい。
【００７７】
図１に示したように、第１のプッシュプル増幅器では、スイッチ制御部８３は、入力端子８から入力される包絡線信号からスイッチ制御信号Ｃ１〜Ｃ８を生成するため、入力レベルに対する出力レベルの利得を考慮して設計されている。
【００７８】
また、各直流電圧源の電圧Ｖ１〜Ｖ１０は同じ電圧値でもよいし、それぞれ異なる電圧値であってもよい。
更に、ここではノードＡの電圧及びノードＢの電圧はそれぞれ５段階に変化するように構成されているが、何段であっても構わない。
【００７９】
更にまた、第１のプッシュプル増幅器では、出力波形と、Ｖ９，Ｖ１，Ｖ２，Ｖ３，Ｖ４又はＶ１０，Ｖ５，Ｖ６，Ｖ７，Ｖ８を組み合わせて加算または減算したしきい値とを比較して各スイッチ制御信号のレベル（Ｈ又はＬ）を決めているが、必ずしもそのようにする必要はない。
【００８０】
［第１のプッシュプル増幅器の効率：図３］
次に、第１のプッシュプル増幅器の効率について図３を用いて説明する。図３は、第１のプッシュプル増幅器の電力変換効率特性を示す説明図である。
上述したように、第１のプッシュプル増幅器では、ＮＰＮトランジスタ１７のコレクタ端子（ノードＡ電圧）及びＰＮＰトランジスタ１８のコレクタ端子（ノードＢ）電圧は、出力波形に応じて変化する。
【００８１】
つまり、出力波形が小さいときはコレクタ端子電圧の絶対値も小さくなるようにノードＡ及びノードＢの電圧を制御することにより、第１のプッシュプル増幅器は、常に飽和出力に近い状態で動作する。
【００８２】
そのため、図３に示すように、第１のプッシュプル増幅器の電力変換効率は、図１４に示した従来方式と比較して向上する。特に、飽和出力よりも低い出力において、効率向上が顕著である。
例えば、ＯＦＤＭ信号に相当するバックオフ−８ｄＢのときの電力変換効率は、図１４の従来のプッシュプル増幅器では３０％であったのが、第１のプッシュプル増幅器では５５％に向上している。
【００８３】
［直流電圧源回路の構成：図４］
次に、ＮＰＮトランジスタ１７又はＰＮＰトランジスタ１８のコレクタ端子に直流電圧を供給する直流電圧源回路の構成について図４を用いて説明する。図４は、ＮＰＮトランジスタ１７のコレクタ端子に直流電圧を供給する直流電圧源回路の構成例を示すブロック図である。尚、図１に示した直流電圧源５１〜５４に相当する部分は同一の符号を付してある。
また、ここでは、ＮＰＮトランジスタ１７側の直流電圧源回路についてのみ説明するが、ＰＮＰトランジスタ１８側の直流電圧源回路も同様の構成である。
【００８４】
図１に示したように、直流電圧源５１〜５４と直流電圧源８１、直流電圧源５５〜５８と直流電圧源８２は、スイッチ６１〜６４、スイッチ６５〜６８がオンになった場合に直列接続になるため、絶縁型電源にする必要がある。
【００８５】
図４に示すように、第１のプッシュプル増幅器の直流電圧源回路は、電源を供給する入力端子２０１と、入力端子２０１から供給された電源電圧を平滑化する平滑回路２０２と、スイッチ回路２０３と、入力と複数の出力を絶縁するためのトランス２０４と、出力電圧の整流と平滑を行う整流平滑回路２０５〜２０８と、目標とする出力電圧との誤差を検出する誤差増幅器２０９と、誤差情報を制御回路に渡す際に絶縁するためのフォトカプラ２１０と、誤差情報を最小にすることで目標の出力電圧に制御するための制御回路２１１と、スイッチ回路２０３を駆動するためのドライバ回路２１２とを備えている。
【００８６】
上記構成の直流電圧源回路の動作について説明する。
入力端子２０１から電圧Ｖｉｎが入力されると、平滑回路２０２により平滑化され、スイッチ回路２０３を介してトランス２０４の入力側に入力される。
トランス２０４の出力側には、各直流電圧源５１〜５４の電圧値に応じた巻き数のコイルが設けられ、巻き数に応じて変換された電圧が整流平滑回路２０５〜２０８を介して、それぞれ直流電圧源５１〜５４の出力電圧となる。
【００８７】
直流電圧源５１〜５４の電圧は、Ｖ１〜Ｖ４であり、直流電圧源５４が目標電圧Ｖ４になるように制御する。
具体的には、直流電圧源５４を監視し、誤差増幅器２０９で検出した直流電圧源５４の電圧と目標電圧との差分である誤差信号をフォトカプラ２１０を介して制御回路２１１に入力し、制御回路２１１が、誤差信号が小さくなるようスイッチ回路２０３をオン／オフする信号のデューティー比を変えることにより、目標電圧Ｖ４とするよう制御する。
【００８８】
直流電圧源５１，５２，５３については監視を行わないが、直流電圧源５４の電圧がＶ４になった場合に直流電圧源５１，５２，５３の電圧がＶ１，Ｖ２，Ｖ３となるようにトランス２０４の巻き数を設計しておけばよい。
【００８９】
［第１の実施の形態の効果］
本発明の第１の実施の形態に係る電源回路によれば、プッシュプル増幅器に、スイッチと直流電圧源が直列に接続され、更にそれらに並列にダイオードが接続された回路部を１つの回路ブロックとして、複数の回路ブロックＢ１〜Ｂ４が直列に接続された第１の電源電圧生成回路と、複数の回路ブロックＢ５〜Ｂ８が直列に接続された第２の電源電圧生成回路とを備え、第１の電源電圧生成回路が、ＮＰＮトランジスタ１７のコレクタ端子に接続され、第２の電源電圧生成回路が、ＰＮＰトランジスタ１８のコレクタ端子に接続され、スイッチ制御部８３が、包絡線検波器３からの入力信号の包絡線信号に応じて、複数の回路ブロックＢ１〜Ｂ８のスイッチ６１〜６８のオン／オフを制御するスイッチ制御信号Ｃ１〜Ｃ８を出力するようにしているので、ＮＰＮトランジスタ１７及びＰＮＰトランジスタ１８のコレクタ電圧を入力信号レベルに応じて、出力信号レベルに追従するよう制御して、常に飽和に近い動作を可能とし、プッシュプル増幅器の出力レベルが低い場合の電力変換効率を改善し、電源回路全体の電力変換効率を向上させることができる効果がある。
【００９０】
更に、第１の電源回路を、例えばＥＥＲ方式の増幅器に用いることにより、増幅器全体の効率を向上させ、消費電力を低減でき、放熱フィンを小さくして、小型化・軽量化を図ることができる効果がある。
【００９１】
尚、上述した例では、直流電圧源８１，８２は、常時ノードＡ，ノードＢに印加されるよう構成されているが、スイッチ及びダイオードを追加して回路ブロックとし、他の直流電圧源と同様にオン／オフを切り替えられるようにしてもよい。
【００９２】
また、ＮＰＮトランジスタ１７，ＰＮＰトランジスタ１８のコレクタ電圧を生成する電源電圧生成回路の構成は、図１に示したものに限らず、スイッチ制御部からの制御信号によって異なる電圧を出力する回路であればどのような構成であってもよい。
【００９３】
［第２の実施の形態］
次に、本発明の第２の実施の形態に係る電源回路について説明する。
［遷移時間を無視した場合のコレクタ電圧の例：図１、図５］
第２の実施の形態について具体的に説明する前に、図１に示した第１のプッシュプル増幅器において、コレクタ電圧の電位が、あるレベルから次のレベルに遷移する際の遷移時間がない場合の、出力信号波形とコレクタ電圧との関係について図１及び図５を用いて説明する。図５は、遷移時間がない場合の出力信号波形とコレクタ端子の電位との関係を示す説明図である。
尚、図５においては、各ブロックのダイオードの順方向電圧を考慮したコレクタ電圧を示している。
【００９４】
図５に示すように、スイッチ制御部８３は、ＮＰＮトランジスタ１７及びＰＮＰトランジスタ１８のエミッタ端子に出力されるプッシュプル増幅器の出力電圧波形１０３と、しきい値Ｖｔｈ１〜Ｖｔｈ８の大小関係に基づいて、上述した電源電圧生成回路の各スイッチ６１〜６８をオン状態又はオフ状態にするスイッチ制御信号を出力する。
尚、図１の構成では、スイッチ制御部８３は、入力信号の包絡線信号に基づいて、出力電圧としきい値との関係に応じた各スイッチ制御信号を生成している。
【００９５】
その結果、コレクタ電圧が切り替わる際の遷移時間がないものとすると、ＮＰＮトランジスタ１７のコレクタ電圧は、１０１に示すような波形となり、ＰＮＰトランジスタ１８のコレクタ電圧は、１０２に示す波形となる。
【００９６】
ここで、ダイオード７１〜７８の順方向電圧をそれぞれ、ＶＦ１，ＶＦ２，ＶＦ３，ＶＦ４，ＶＦ５，ＶＦ６，ＶＦ７，ＶＦ８とすると、例えば、図１に示したスイッチ６１とスイッチ６２のみがオン状態で、その他のスイッチがオフ状態の場合、電流は、直流電圧源５１，５２、ダイオード７３，７４、直流電圧源８１を経由して、ＮＰＮトランジスタ１７に流れ込むことになる。
この場合のＮＰＮトランジスタ１７のコレクタ単位おける電圧Ｖｃは、
Ｖｃ＝Ｖ１＋Ｖ２＋Ｖ９−ＶＦ３−ＶＦ４
となる。
【００９７】
また、ＮＰＮトランジスタ１７及びＰＮＰトランジスタ１８は、プッシュプル回路として動作しているため、ＮＰＮトランジスタ１７が動作している期間では、ＮＰＮトランジスタ１７のコレクタ端子とエミッタ端子の電位差は、ＮＰＮトランジスタ１７が飽和しない程度に大きい必要がある。同様にＰＮＰトランジスタ１８が動作している期間においては、ＰＮＰトランジスタ１８のコレクタ端子とエミッタ端子の電位差が十分に大きい必要がある。
コレクタ端子とエミッタ端子の電位差が、トランジスタの飽和電圧よりも小さくなった場合、トランジスタが飽和して、プッシュプル増幅器から出力される信号に歪が生じる。
【００９８】
そこで、図５に示すように、プッシュプル増幅器の出力波形のレベルを判定するしきい値（Ｖｔｈ１〜Ｖｔｈ８）を以下のように設定する。
Ｖｔｈ１＜Ｖ９−ＶＦ１−ＶＦ２−ＶＦ３−ＶＦ４−Ｖｃｅ（ｎｐｎ：ｓａｔ）
Ｖｔｈ２＜Ｖ９＋Ｖ１−ＶＦ２−ＶＦ３−ＶＦ４−Ｖｃｅ（ｎｐｎ：ｓａｔ）
Ｖｔｈ３＜Ｖ９＋Ｖ１＋Ｖ２−ＶＦ３−ＶＦ４−Ｖｃｅ（ｎｐｎ：ｓａｔ）
Ｖｔｈ４＜Ｖ９＋Ｖ１＋Ｖ２＋Ｖ３−ＶＦ４−Ｖｃｅ（ｎｐｎ：ｓａｔ）
Ｖｔｈ５＞−Ｖ１０＋ＶＦ５＋ＶＦ６＋ＶＦ７＋ＶＦ８＋Ｖｃｅ（ｐｎｐ：ｓａｔ）
Ｖｔｈ６＞−Ｖ１０−Ｖ５＋ＶＦ６＋ＶＦ７＋ＶＦ８＋Ｖｃｅ（ｐｎｐ：ｓａｔ）
Ｖｔｈ７＞−Ｖ１０−Ｖ５−Ｖ６＋ＶＦ７＋ＶＦ８＋Ｖｃｅ（ｐｎｐ：ｓａｔ）
Ｖｔｈ８＞−Ｖ１０−Ｖ５−Ｖ６−Ｖ７＋ＶＦ８＋Ｖｃｅ（ｐｎｐ：ｓａｔ）
【００９９】
ここで、Ｖｃｅ（ｎｐｎ：ｓａｔ）は、ＮＰＮトランジスタ１７が飽和するコレクタ−エミッタ間電圧であり、Ｖｃｅ（ｐｎｐ：ｓａｔ）は、ＰＮＰトランジスタ１８が飽和するコレクタ−エミッタ間電圧である。
これにより、スイッチ制御部８３からの制御信号によってどのコレクタ電圧値が選択された場合でも、ＮＰＮトランジスタ１７及びＰＮＰトランジスタ１８のコレクタ端子とエミッタ端子の電位差を、トランジスタが飽和しない程度に確保できるものである。
【０１００】
［コレクタ電圧の遷移時間：図６］
次に、ＮＰＮトランジスタ１７及びＰＮＰトランジスタ１８のコレクタに印加されるコレクタ電圧の遷移時間について図６を用いて説明する。図６は、ＮＰＮトランジスタ１７のコレクタ電圧の遷移時間を示す説明図である。
図６では、プッシュプル増幅器１２の出力波形例１１３に対するＮＰＮトランジスタ１７のコレクタ電圧の理想的な波形１１１と、実際の波形１１２の例を示している。
【０１０１】
ＥＥＲ方式の電源回路では、プッシュプル増幅器１２の出力波形１１３の変化に追随して、コレクタ電圧を変化させる。
図６の例では、コレクタ電圧の電圧レベルを、プッシュプル増幅器の出力波形１１３のレベル増加に伴って、時刻ｔにおいてＶｃ（ｉ）から次の電圧レベルＶｃ（ｉ＋１）に切り替え、出力波形１１３のレベル低下に伴って、再び電圧レベルＶｃ（ｉ）に切り替えている。
【０１０２】
時刻ｔにおいて、スイッチ制御部８３からの指示により、スイッチ６１〜６５のいずれかがオフ状態からオン状態となって、ＮＰＮトランジスタ１７のコレクタ端に印加されている電圧が、Ｖｃ（ｉ）からＶｃ（ｉ＋１）に切り替わった場合、電圧レベルを遷移させる遷移時間が不要であれば、理想的な信号波形１１１のように階段状の波形となる。
【０１０３】
しかし、実際の信号波形１１２は、図６に示すように有限の切り替え時間（遷移時間）Δｔを伴う応答となる。また、ＰＮＰトランジスタ１８におけるコレクタ電圧の切り替え時の波形は、波形１１２の上下を反転させた波形となる。
【０１０４】
［広帯域信号の場合］
ここで、プッシュプル増幅器１２に入力される信号が、広帯域なＷ−ＣＤＭＡ信号やＯＦＤＭ信号の場合、出力波形１１３に示されるように急峻な立ち上がりや立下りを有する場合がある。
このような場合、コレクタ電圧の切り替えが間に合わずに、プッシュプル増幅器のコレクタ端の電位とエミッタ端の電位との差が飽和電圧を下回ると、トランジスタは飽和してプッシュプル増幅器１２の出力信号波形に歪が発生してしまう。
【０１０５】
［遷移時間の短縮］
そのため、コレクタ電圧の電圧レベルの遷移時間を短くする必要がある。
遷移時間は、スイッチ６１〜６８やスイッチ制御部８３の応答速度や、回路の各部に内在する寄生容量や寄生インダクタンスなどにより決まり、応答速度の速い素子や、寄生容量・寄生インダクタンスの少ない素子を使用して、回路レイアウトを最適化することである程度の改善は可能である。
しかし、広帯域信号の包絡線の急峻な立ち上がり／立下りに反応できるよう、遷移時間を十分短くすることは依然として困難であった。
【０１０６】
また、遷移時間の短縮を図るため、電圧レベルを急峻に切り替えようとすると、コレクタ電圧に、振幅が波打つように変化するリンギングを発生することがあり、リンギングが大きいとコレクタ端子の電位とエミッタ端子の電位との差が小さくなって出力信号に歪が発生しやすい。
つまり、リンギングを許容範囲内としつつ、コレクタ電圧の遷移時間を十分短縮することは困難であった。
【０１０７】
そこで、本発明の第２の実施の形態では、コレクタ電圧の切り替え時の遷移時間が、リンギングを許容範囲内とする程度の時間であっても広帯域信号のレベル変化に十分追随でき、出力信号の歪特性を劣化させない電源回路を提供する。
【０１０８】
［第２の実施の形態の構成：図７］
本発明の第２の実施の形態に係る電源回路は、第１の電源回路と同様に、プッシュプル増幅器とＤＣ／ＤＣコンバータとを備えている。
本発明の第２の実施の形態に係る電源回路で用いられるプッシュプル増幅器の構成について図７を用いて説明する。図７は、本発明の第２の実施の形態に係る電源回路に用いられるプッシュプル増幅器の構成図である。
図７に示すように、本発明の第２の実施の形態に係る電源回路（第２の電源回路）に用いられるプッシュプル増幅器（第２のプッシュプル増幅器）は、基本的な構成は、図１に示した第１のプッシュプル増幅器と同じであり、図１と同一の符号を付して説明する。
【０１０９】
第２のプッシュプル増幅器は、新たにタイミング制御部１２１を備えている点が特徴であり、また、スイッチ制御部８３′の構成及び動作が第１のプッシュプル増幅器のスイッチ制御部８３とは一部異なっている。
【０１１０】
［第２のプッシュプル増幅器の動作概略］
ここで、第２のプッシュプル増幅器の動作について簡単に説明する。
第２のプッシュプル増幅器は、コレクタ電圧の遷移時間を考慮して、入力信号を十分遅延させ、広帯域信号が入力された場合であってもコレクタ電圧が十分追随できるようにしているものである。
【０１１１】
具体的には、第２のプッシュプル増幅器では、入力された信号を、コレクタ電圧の遷移時間よりも大きい一定の遅延時間（ｔｄ）だけ遅延させてオペアンプ１６に入力すると共に、遅延させない入力信号に基づいて生成した制御信号Ｃ１〜Ｃ８を、当該遅延時間（ｔｄ）からコレクタ電圧の遷移時間（Δｔ）を差し引いた時間（ｔｄ−Δｔ）だけ遅延させて立ち上げる。
【０１１２】
これにより、スイッチ制御信号Ｃ１〜Ｃ８は、トランジスタのエミッタ端における出力信号に対して、遷移時間（Δｔ）分だけ早いタイミングで出力されることになり、入力信号に急峻な変化があっても、コレクタ電圧がそれに追随して変化して、出力信号における歪特性が劣化するのを防ぐことができるものである。
尚、実際には、コレクタ電圧の遷移時間は、電圧レベル毎に異なる時間となっている。
【０１１３】
［第２のプッシュプル増幅器の各部］
第２のプッシュプル増幅器の特徴部分について具体的に説明する。
［タイミング制御部１２１］
タイミング制御部１２１は、入力端子８から入力された信号を、予め設定された特定の遅延時間ｔｄだけ遅延させて、オペアンプ１６に出力する。
遅延時間ｔｄは、コレクタ電圧の、どの電圧レベルにおける遷移時間よりも長い時間としている。
タイミング制御部１２１は、請求項に記載したタイミング調整部に相当する。
【０１１４】
［スイッチ制御部８３′］
スイッチ制御部８３′は、第１のプッシュプル増幅器におけるスイッチ制御部８３と同様に、入力端子８から入力される包絡線信号に基づいて、スイッチ制御信号Ｃ１〜Ｃ８を生成するものであるが、スイッチ制御信号の出力（レベルの切り替え）のタイミングを第１のプッシュプル増幅器に比べて遅くしているものである。
【０１１５】
スイッチ制御部８３′は、スイッチ制御信号Ｃ１〜Ｃ８を生成するコンパレータ回路に加えて、生成されたスイッチ制御信号Ｃ１〜Ｃ８を出力するタイミングを制御する制御回路を備えている。制御回路は、処理部及び記憶部を備えたマイコン等で構成される。
尚、スイッチ制御部８３′は、請求項に記載した制御部に相当する。
【０１１６】
スイッチ制御部８３′からのスイッチ制御信号Ｃ１〜Ｃ８のレベル（ハイレベル又はローレベル）の組み合わせによって決定されるＮＰＮトランジスタ１７及びＰＮＰトランジスタ１８のコレクタ電圧について説明する。
ここでは、各回路ブロックＢ１〜Ｂ８のダイオード７１〜７８の順方向電圧（ＶＦ１〜ＶＦ８）を考慮している。
【０１１７】
第２のプッシュプル増幅器におけるＮＰＮトランジスタ１７のコレクタ端子に印加される電圧をＶｃ１〜Ｖｃ５、ＰＮＰトランジスタ１８のコレクタ端子に印加される電圧をＶｃ６〜Ｖｃ１０とすると、図７の構成ではコレクタ電圧のレベルは１０段階であり、
Ｖｃ１＝Ｖ９−ＶＦ１−ＶＦ２−ＶＦ３−ＶＦ４
Ｖｃ２＝Ｖ９＋Ｖ１−ＶＦ２−ＶＦ３−ＶＦ４
Ｖｃ３＝Ｖ９＋Ｖ１＋Ｖ２−ＶＦ３−ＶＦ４
Ｖｃ４＝Ｖ９＋Ｖ１＋Ｖ２＋Ｖ３−ＶＦ４
Ｖｃ５＝Ｖ９＋Ｖ１＋Ｖ２＋Ｖ３＋Ｖ５
Ｖｃ６＝−Ｖ１０＋ＶＦ５＋ＶＦ６＋ＶＦ７＋ＶＦ８
Ｖｃ７＝−Ｖ１０−Ｖ５＋ＶＦ６＋ＶＦ７＋ＶＦ８
Ｖｃ８＝−Ｖ１０−Ｖ５−Ｖ６＋ＶＦ７＋ＶＦ８
Ｖｃ９＝−Ｖ１０−Ｖ５−Ｖ６−Ｖ７＋ＶＦ８
Ｖｃ１０＝−Ｖ１０−Ｖ５−Ｖ６−Ｖ７−Ｖ８
となる。
【０１１８】
上述したように、コレクタ電圧を切り替える際の遷移時間は、電圧レベル毎に異なっており、電圧レベルＶｃ１からＶｃ２に切り替わるために必要な遷移時間をΔｔ１とする。
同様に、電圧レベルＶｃ２からＶｃ３への遷移時間をΔｔ２、電圧レベルＶｃ３からＶｃ４への遷移時間をΔｔ３、電圧レベルＶｃ４からＶｃ５への遷移時間をΔｔ４、電圧レベルＶｃ６からＶｃ７への遷移時間をΔｔ５、電圧レベルＶｃ７からＶｃ８への遷移時間をΔｔ６、電圧レベルＶｃ８からＶｃ９への遷移時間をΔｔ７、電圧レベルＶｃ９からＶｃ１０への遷移時間をΔｔ８とする。
遷移時間Δｔ１〜Δｔ８の値は、プッシュプル増幅器の特性や回路を構成する各素子の特性や回路定数、更には電力増幅器の主増幅器６の特性などによって決まる値であり、設計段階で把握することが可能な値である。
【０１１９】
第２のプッシュプル増幅器のスイッチ制御部８３′では、予め、各コレクタ電圧の切り替えレベル（Ｖｃ１→Ｖｃ２，Ｖｃ２→Ｖｃ３，...Ｖｃ９→Ｖｃ１０）と、その電位の変化に要する遷移時間（Δｔ１〜Δｔ８）とを対応付けて記憶している。
尚、ここでは、遷移時間は、制御信号の立ち上がり時（スイッチをオンにする場合）のみについて考慮しており、立下り時の遷移時間は考慮していない。
つまり、スイッチ制御部８３′では、各スイッチ制御信号Ｃ１〜Ｃ８の立ち上げ時の遷移時間をΔｔ１〜Δｔ８として記憶しているものである。
【０１２０】
そして、第２のプッシュプル増幅器の特徴として、スイッチ制御部８３′では、コレクタ電圧の切り替えレベル毎に、スイッチ制御信号Ｃ１〜Ｃ８のレベルを切り替えるタイミングを遅延させる時間（タイミング遅延時間）を記憶したテーブルを備えている。
【０１２１】
尚、実際には、スイッチ制御部８３′は、プッシュプル増幅器１２への入力信号に基づいて制御を行うので、入力信号と予め設定された複数のしきい値との大小関係及び入力信号の変化の向き、つまり各スイッチ制御信号Ｃ１〜Ｃ８の立ち上がり又は立ち下げに対応して、タイミング遅延時間を記憶している。
つまり、スイッチ制御部８３′は、各スイッチ制御信号Ｃ１〜Ｃ８のそれぞれについて、立ち上げ時及び立ち下げ時のタイミングを遅延するタイミング遅延時間をメモリに記憶しているものである。
【０１２２】
第２のプッシュプル増幅器では、スイッチ制御信号の立ち上がりの場合（スイッチをオンにする場合）には、タイミング遅延時間として、タイミング制御部１２１における遅延時間ｔｄから各切り替えレベルに対応した遷移時間を減算した時間（ｔｄ−Δｔ）を記憶している。
また、スイッチ制御信号の立下りの場合には、タイミング遅延時間として、タイミング制御部１２１における遅延時間ｔｄを記憶している。
各スイッチ制御信号のタイミング遅延時間については後述する。
【０１２３】
［第２のプッシュプル増幅器におけるスイッチ制御信号のタイミング：図８］
次に、第２のプッシュプル増幅器におけるスイッチ制御信号のタイミングについて図８を用いて説明する。図８は、第２のプッシュプル増幅器におけるスイッチ制御信号の制御タイミングを示す説明図である。
図８では、プッシュプル増幅器の入力端子８から入力信号１３１が入力された場合の、スイッチ制御信号Ｃ１〜Ｃ８を示している。スイッチ制御信号Ｃ１〜Ｃ８がＬレベルの時には、対応するスイッチ６１〜６８がオフ状態となり、スイッチ制御信号Ｃ１〜Ｃ８がＨレベルの時には、対応するスイッチ６１〜６８がオン状態となる。
【０１２４】
スイッチ制御部８３′は、入力信号１３１を、予め記憶しているしきい値Ｖｔｈ１〜Ｖｔｈ８と比較して、スイッチ制御信号Ｃ１〜Ｃ８のレベル（Ｈレベル又はＬレベル）を決定して、入力信号１３１としきい値との大小関係及び変化の向きに対応して予め記憶しているタイミング遅延時間だけ遅延したタイミングで出力する。
【０１２５】
図８に示すように、信号波形１３１が、しきい値Ｖｔｈ１よりも大きくなる時刻をｔ１とし、Ｖｔｈ２，Ｖｔｈ３，Ｖｔｈ４よりも大きくなる時刻をそれぞれｔ２，ｔ３，ｔ４とする。
また、信号波形１３１が、しきい値Ｖｔｈ５より小さくなる時刻をｔ９とし、Ｖｔｈ６，Ｖｔｈ７，Ｖｔｈ８よりも小さくなる時刻をそれぞれｔ１０，ｔ１１，ｔ１２とする。
【０１２６】
スイッチ制御部８３′は、時刻ｔ１において信号波形１３１がしきい値Ｖｔｈ１より大きくなったことを検出すると、スイッチ制御信号Ｃ１をＨレベルとするが、その際、スイッチ制御部８３′は、テーブルからスイッチ制御信号Ｃ１の立ち上げ時に対応するタイミング遅延時間を読み取り、時刻ｔ１よりも当該タイミング遅延時間だけ遅らせたタイミングでＨレベルに切り替えた信号を出力する。
【０１２７】
上述したように、スイッチ制御信号Ｃ１の立ち上げ時のタイミング遅延時間をｔｄ１とすると、ｔｄ１は、タイミング制御部１２１における遅延時間ｔｄから、スイッチ制御信号Ｃ１の立ち上げ時の遷移時間Δｔ１を差し引いた時間である（ｔｄ１＝ｔｄ−Δｔ１）。
【０１２８】
同様に、スイッチ制御部８３′は、ＮＰＮトランジスタ１７のコレクタ電圧を切り替えるスイッチ制御信号Ｃ２〜Ｃ４を、時刻ｔ２〜ｔ４よりタイミング遅延時間ｔｄ２〜ｔｄ４だけ遅らせてＬレベルからＨレベルに切り替えて出力する。
また、スイッチ制御部８３′は、ＰＮＰトランジスタ１８のコレクタ電圧を切り替えるスイッチ制御信号Ｃ５〜Ｃ６を、時刻ｔ９〜ｔ１２よりタイミング遅延時間ｔｄ９〜ｔｄ１２だけ遅らせてＬレベルからＨレベルに切り替える。
【０１２９】
各スイッチ制御信号の立ち上げ時（Ｌレベル→Ｈレベル）／立ち下げ時（Ｈレベル→Ｌレベル）のタイミング遅延時間は以下のようになる。
Ｃ１立ち上げ時：ｔｄ１＝ｔｄ−Δｔ１
Ｃ２立ち上げ時：ｔｄ２＝ｔｄ−Δｔ２
Ｃ３立ち上げ時：ｔｄ３＝ｔｄ−Δｔ３
Ｃ４立ち上げ時：ｔｄ４＝ｔｄ−Δｔ４
Ｃ４立ち下げ時：ｔｄ５＝ｔｄ
Ｃ３立ち下げ時：ｔｄ６＝ｔｄ
Ｃ２立ち下げ時：ｔｄ７＝ｔｄ
Ｃ１立ち下げ時：ｔｄ８＝ｔｄ
Ｃ５立ち上げ時：ｔｄ９＝ｔｄ−Δｔ５
Ｃ６立ち上げ時：ｔｄ１０＝ｔｄ−Δｔ６
Ｃ７立ち上げ時：ｔｄ１１＝ｔｄ−Δｔ７
Ｃ８立ち上げ時：ｔｄ１２＝ｔｄ−Δｔ８
Ｃ８立ち下げ時：ｔｄ１３＝ｔｄ
Ｃ７立ち下げ時：ｔｄ１４＝ｔｄ
Ｃ６立ち下げ時：ｔｄ１５＝ｔｄ
Ｃ５立ち下げ時：ｔｄ１６＝ｔｄ
スイッチ制御部８３′には、メモリに上述したタイミング遅延時間が記憶されており、スイッチ制御信号の切り替え時は、対応するタイミング遅延時間だけ遅らせてＨレベル又はＬレベルに切り替えた信号を出力する。
【０１３０】
プッシュプル増幅器１２への入力信号１３１は、タイミング制御部１２１によって遅延時間ｔｄだけ遅延されて出力されるので、スイッチ制御信号を上述したタイミング遅延時間（ｔｄ１〜ｔｄ１６）だけ遅らせて出力することにより、スイッチ制御信号の立ち上げ時には、プッシュプル増幅器の出力端子における信号波形に対して、コレクタ端子に印加する電圧を切り替えるタイミングを、各遷移時間分早めることが可能となる。
これにより、入力信号の立ち上がりに伴うスイッチ制御信号の立ち上げ時において、コレクタ電圧の切り替え時の遷移時間の影響を少なくすることができ、出力信号の歪特性の劣化を抑制することができるものである。
【０１３１】
［第２のプッシュプル増幅器の入出力信号とコレクタ電圧の例：図９］
次に、第２のプッシュプル増幅器の入出力信号とコレクタ電圧との関係について図９を用いて説明する。図９は、第２のプッシュプル増幅器の入出力信号とコレクタ電圧との関係を示す説明図である。
図９（ａ）に示すように、プッシュプル増幅器の入力信号１３１に対して、（ｂ）に示すように、出力信号１４１は、タイミング制御部１２１によって所定の遅延時間ｔｄだけ遅延されて出力される。
【０１３２】
また、出力信号１４１が基準電圧より大きい場合にＮＰＮトランジスタ１７のコレクタ端子に印加されるコレクタ電圧１４２は、上述したようなタイミング遅延時間で切り替わるスイッチ制御信号によって、出力信号１４１がしきい値に達するよりも早いタイミングで切り替わるため、出力信号１４１の変化に追従して段階的に変化している。
同様に、出力信号１４１が基準電圧より小さい場合にＰＮＰトランジスタ１８に印加されるコレクタ電圧１４３も、出力信号１４１の変化に追従して段階的に変化している。
【０１３３】
［第２の実施の形態の効果］
本発明の第２の実施の形態に係る電源回路によれば、第１の電源回路のスイッチ制御部８３の代わりにスイッチ制御部８３′を設け、入力信号を特定の遅延時間ｔｄだけ遅延させるタイミング制御部１２１を設け、スイッチ制御部８３′が、各スイッチ制御信号Ｃ１〜Ｃ８に対応して、当該スイッチ制御信号が立ち上げ／立ち下げによるＮＰＮトランジスタ１７又はＰＮＰトランジスタ１８のコレクタ電圧のレベル遷移に要する遷移時間Δｔを記憶すると共に、各スイッチ制御信号Ｃ１〜Ｃ８に対応して、立ち上げ時と立ち下げ時のタイミング遅延時間を記憶しており、各スイッチ制御信号Ｃ１〜Ｃ８の立ち上げ時には、入力信号のタイミングから、当該スイッチ制御信号に対応して記憶されたタイミング遅延時間（ｔｄ−Δｔ）だけ遅延させてＨレベルに切り替え、スイッチ制御信号の立ち下げ時には、入力信号のタイミングから遅延時間ｔｄだけ遅延させてＬレベルに切り替えるようにしているので、タイミング制御部１２１で遅延された信号に対して、スイッチ制御信号の立ち上げ時のコレクタ電圧の遷移時間分、早くスイッチ制御信号を立ち上げることができ、コレクタ電圧の遷移時間の影響をなくして、広帯域信号の急な立ち上がりにも追随させることができ、出力信号における歪特性を改善することができる効果がある。
【０１３４】
また、第２の電源回路を、図１２に示したＥＴ方式やＥＥＲ方式の電力増幅器の電源回路として用いれば、主増幅器６の出力信号レベルに良く追随した電源電圧を主増幅器６に供給することができ、ＥＴ方式やＥＥＲ方式の電力増幅器全体の効率を一層向上させることができる効果がある。
【０１３５】
［第３の実施の形態］
本発明の第３の実施の形態に係る電源回路（第３の電源回路）について説明する。
第３の電源回路は、プッシュプル増幅器とＤＣ／ＤＣコンバータとを備えており、第２の電源回路と同様の構成であるが、プッシュプル増幅器（第３のプッシュプル増幅器）１２のスイッチ制御部８３′におけるスイッチ制御信号の立ち上げ時の切り替えタイミングを、演算によって決定するようにしている。
【０１３６】
［コレクタ電圧の遷移状態における傾き：図１０］
まず、コレクタ電圧の遷移状態における傾きについて図１０を用いて説明する。図１０は、コレクタ電圧の遷移状態における傾きを直線近似する場合の説明図である。
図１０に示すように、コレクタ電圧が、ある電圧レベルＶｃｉから次の電圧レベルＶｃ（ｉ＋１）に切り替わる場合には、矩形波形とはならずに、遷移時間Δｔｊで緩やかな立ち上がりとなる。
【０１３７】
図１０の例では、コレクタ電圧の遷移状態における傾きを直線近似した場合、傾きｓは、
ｓ＝（Ｖｃ（ｉ＋１）−Ｖｃｉ）／Δｔｊ    と表される。
コレクタ電圧の切り替えレベルに対応する遷移時間（Δｔ）は、上述したように、プッシュプル増幅器の特性や各素子の特性及び回路定数等により決定され、定数として予めスイッチ制御部８３′に記憶されている。
従って、コレクタ電圧の切り替えレベルに対応する傾きｓ１〜ｓ１６も定数であり、予め記憶されている。
【０１３８】
［第３のプッシュプル増幅器における動作：図５，図１０，図１６］
第３のプッシュプル増幅器の特徴部分について図５，図１０，図１６を用いて説明する。
第２のプッシュプル増幅器の説明と同様に、プッシュプル増幅器１２におけるＮＰＮトランジスタ１７又はＰＮＰトランジスタ１８のコレクタ端子に印加される電圧をＶｃ１〜Ｖｃ１０とする。
また、入力信号波形１３１がＶｔｈ１〜Ｖｔｈ４より大きくなる時刻を、それぞれｔ１〜ｔ４とし、Ｖｔｈ５〜Ｖｔｈ８より小さくなる時刻を、それぞれｔ９〜ｔ１２とする。
【０１３９】
以下、簡単のためにＮＰＮトランジスタ１７のコレクタ端に印加される電圧レベルがＶｃ１からＶｃ２に切り替わる場合を例にとって説明する。
まず、入力信号がしきい値Ｖｔｈ１より大きくなった時刻ｔ１から遅延時間ｔｄまでの間に含まれる任意の時刻及びその時の電圧レベルを、それぞれ時刻ｔｎ及び電圧レベルＶｎとする。
更に、ＮＰＮトランジスタ１７が飽和しないためのマージンとなる電圧をＶｍとする。Ｖｍとしては、ＮＰＮトランジスタ１７の飽和電圧よりも大きい電圧値が設定される。
【０１４０】
そして、スイッチ制御部８３′は、（式３）によって求められる時刻ｔａ（ｎ）を算出する。
ｔａ（ｎ）＝（Ｖｃ１−（Ｖｎ＋Ｖｍ））／ｓ１＋ｔｎ              （式３）
ここで、ｓ１は、コレクタ端子に印加される電圧がＶｃ１からＶｃ２に変化する際の傾きを直線近似したものである。
また、Ｖｍは、時刻ｔｎ時の信号の電圧値Ｖｎに対して、トランジスタを飽和させないためのマージン電圧である。
【０１４１】
つまり、ｔａ（ｎ）は、コレクタ電圧の変化を傾きｓ１の直線で近似した場合に、任意の時刻ｔｎにおける信号Ｖｎに対してトランジスタが飽和しないコレクタ電圧を供給するためのスイッチ制御信号の立ち上げタイミング（時刻）に相当する。
【０１４２】
［ｔａ（ｎ）の算出方法：図１６］
ここで、第３のプッシュプル増幅器におけるスイッチ制御信号の立ち上げタイミングの算出方法について具体的に説明する。
時刻ｔ１からｔ１＋ｔｄまでの間の任意の時刻ｔｎにおけるｔａ（ｎ）の算出方法について、図１６を用いて説明する。図１６は、コレクタ電圧をＶｃ１からＶｃ２に切り替える場合の、スイッチ制御信号Ｃ１の立ち上げタイミングの求め方を示す説明図である。
説明を簡単にするために、図１６では、この区間の任意の時刻Ｔ１、Ｔ２、Ｔ３の信号に基づいて、ｔａ（ｎ）を求める場合について示している。
【０１４３】
上述したようにｔａ（ｎ）は（式３）によって求められるが、図１６に示すように、時刻Ｔ１，Ｔ２，Ｔ３におけるｔａ（ｎ）は、各時刻における信号の電圧値Ｖ１，Ｖ２，Ｖ３に、マージン電圧Ｖｍを加算した点（Ｖｎ＋Ｖｍ）を通る傾きｓ１の直線がコレクタ電圧Ｖｃ１と交わる点として求められる。
【０１４４】
図１６の例では、時刻Ｔ１については（Ｖ１＋Ｖｍ）を通る傾きｓ１の直線とＶｃ１との交点としてｔａ（１）が求められる。
同様にして、時刻Ｔ２についてｔａ（２）が求められ、時刻Ｔ３についてｔａ（３）が求められる。
そして、第３のプッシュプル増幅器のスイッチ制御部８３′では、ｔａ（１）〜ｔａ（３）の中で最も早いタイミングであるｔａ（２）をＶｃ１からＶｃ２への切り替えタイミングｔａ１とするものである。
【０１４５】
このように算出されたｔａ（ｎ）の中で最も早いタイミングを選択することにより、傾きＳ１で近似されるコレクタに印加される電圧が、信号の電圧Ｖｎよりも下回ることは無く、トランジスタの飽和を防ぐことができるものである。
【０１４６】
同様にして、各コレクタ電圧レベルの切り替えについても、傾きに応じてスイッチ制御信号の立ち上げ時の切り替えタイミング（ｔａ２〜ｔａ４、ｔａ９〜ｔａ１２）を求める。ｔａ２〜ｔａ４は、スイッチ制御信号Ｃ２〜Ｃ４の立ち上げ時の切り替えタイミングであり、ｔａ９〜ｔａ１２は、スイッチ制御信号Ｃ５〜Ｃ８の立ち上げ時の切り替えタイミングである。
【０１４７】
尚、第３のプッシュプル増幅器のスイッチ制御部８３′には、予め、各スイッチ制御信号の立ち上げ時におけるコレクタ電圧の変化を直線近似した場合の傾きｓ１〜ｓ４、ｓ９〜ｓ１２が記憶されている。ここで、ｓ１〜ｓ４は、スイッチ制御信号Ｃ１〜Ｃ４の立ち上げ時の傾き、ｓ９〜ｓ１２は、スイッチ制御信号Ｃ５〜Ｃ８の立ち上げ時の傾きを示す。
傾きｓ１〜ｓ４は正の符号を持ち、傾きｓ９〜ｓ１２は負の符号を持つ。
【０１４８】
そして、第３のプッシュプル増幅器では、スイッチ制御部８３′は、入力信号の電圧としきい値とを比較し、入力信号のレベルと変化の方向に基づいて切り替えを行うスイッチ制御信号を決定し、スイッチ制御信号の立ち上げ時には上述した演算処理を行って、特定の遅延時間ｔｄより、しきい値を越えたタイミングと切り替えタイミングｔａ１〜ｔａ４、ｔａ９〜ｔａ１２との差分だけ早いタイミングでスイッチ制御信号の立ち上げを行う。
【０１４９】
つまり、第３のプッシュプル増幅器では、スイッチ制御信号の立ち上がりの場合には、入力信号と各レベルにおけるコレクタ電圧の遷移の傾きに応じて算出された切り替えタイミング（ｔａ（ｎ））と、入力信号がしきい値を超えた時刻（ｔ（ｎ））との時間差を、タイミング制御部１２１における遅延時間ｔｄから減算して、算出された時間を各スイッチ制御信号のタイミング遅延時間とする。
また、スイッチ制御信号の立ち下げ時には、特定の遅延時間ｔｄに合わせたタイミング遅延時間とする。
【０１５０】
つまり、第３のプッシュプル増幅器においては、スイッチ制御信号の立ち上げ時には、遅延された信号よりも早いタイミングで立ち上げ、スイッチ制御信号の立ち下げ時には、遅延された信号に合わせたタイミングで立ち下げる。
すなわち、第３のプッシュプル増幅器における各スイッチ制御信号の立ち上げ時（Ｌレベル→Ｈレベル）／立ち下げ時（Ｈレベル→Ｌレベル）のタイミング遅延時間は以下のようになる。
Ｃ１立ち上げ時：ｔｄ１＝ｔｄ−（ｔ１−ｔａ１）
Ｃ２立ち上げ時：ｔｄ２＝ｔｄ−（ｔ２−ｔａ２）
Ｃ３立ち上げ時：ｔｄ３＝ｔｄ−（ｔ３−ｔａ３）
Ｃ４立ち上げ時：ｔｄ４＝ｔｄ−（ｔ４−ｔａ４）
Ｃ４立ち下げ時：ｔｄ５＝ｔｄ
Ｃ３立ち下げ時：ｔｄ６＝ｔｄ
Ｃ２立ち下げ時：ｔｄ７＝ｔｄ
Ｃ１立ち下げ時：ｔｄ８＝ｔｄ
Ｃ５立ち上げ時：ｔｄ９＝ｔｄ−（ｔ９−ｔａ９）
Ｃ６立ち上げ時：ｔｄ１０＝ｔｄ−（ｔ１０−ｔａ１０）
Ｃ７立ち上げ時：ｔｄ１１＝ｔｄ−（ｔ１１−ｔａ１１）
Ｃ８立ち上げ時：ｔｄ１２＝ｔｄ−（ｔ１２−ｔａ１２）
Ｃ８立ち下げ時：ｔｄ１３＝ｔｄ
Ｃ７立ち下げ時：ｔｄ１４＝ｔｄ
Ｃ６立ち下げ時：ｔｄ１５＝ｔｄ
Ｃ５立ち下げ時：ｔｄ１６＝ｔｄ
【０１５１】
これにより、ｔｄだけ遅延されたプッシュプル増幅器の出力信号よりも早いタイミングでスイッチ制御信号を立ち上げ、コレクタ電圧の遷移時間があってもトランジスタの飽和を防ぎ、急激な出力信号の立ち上がりに対してもコレクタ電圧を追随させて、出力信号における歪特性を改善できるものである。
また、コレクタ電圧の立ち下がりが遷移時間によって遅くなっても、理想的なコレクタ電圧の波形を上回る電圧となるため、トランジスタが飽和することはない。
【０１５２】
［第３の実施の形態の効果］
本発明の第３の実施の形態に係る電源回路によれば、スイッチ制御部８３′が、コレクタ電圧の各レベルにおける遷移を直線近似した場合の傾きを予め記憶しておき、入力信号としきい値とを比較して、その大小と変化の向きに基づいて各スイッチ制御信号のＨレベル／Ｌレベルを決定し、スイッチ制御信号を立ち上げる際に、コレクタ電圧が記憶された傾きで遷移した場合に信号電圧によりトランジスタが飽和しない最も早いタイミングである切り替えタイミングｔａ（ｎ）を演算により算出し、信号がしきい値を超えた時刻ｔ（ｎ）と当該切り替えタイミングとの差分（ｔ（ｎ）−ｔａ（ｎ））を、特定の遅延時間（ｔｄ）から差し引いた時間を、スイッチ制御信号の遅延時間（タイミング遅延時間）としているので、タイミング制御部１２１でｔｄだけ遅延された信号に対して、コレクタ電圧の遷移時間を考慮してトランジスタが飽和しないよう、早めにスイッチ制御信号を立ち上げることができ、出力信号における歪特性を改善することができる効果がある。
【０１５３】
また、第３の電源回路によれば、入力された信号に基づいてｔａ（ｎ）を算出してタイミング遅延時間を決定するので、広帯域信号の急激な立ち上がりに対しても迅速に対応してコレクタ電圧を追随させることができ、歪特性を改善することができる効果がある。
また、第３の電源回路によれば、実際の入力波形信号に応じてスイッチをオンする最適なタイミングを決めることが可能であり、効率を一層向上させる効果がある。
また、予めメモリに遷移時間やタイミング遅延時間を記憶する必要がないので、メモリの容量を小さくできる効果がある。
【０１５４】
また、第３の電源回路では、スイッチ制御信号の立ち下げ時には、遷移時間を算出せずに、入力信号のタイミングから遅延時間ｔｄだけ遅延させたタイミングでスイッチ制御信号を立ち下げるようにしており、処理を簡易にすることができる効果がある。
更に、第３の電源回路を、図１２に示したＥＴ方式やＥＥＲ方式の電力増幅器の電源回路として用いることにより、電力増幅器全体の効率を一層向上させることができる効果がある。
【０１５５】
［第４の実施の形態］
次に、本発明の第４の実施の形態に係る電源回路（第４の電源回路）について説明する。
第４の電源回路は、プッシュプル増幅器（第４のプッシュプル増幅器）１２のスイッチ制御部８３′におけるスイッチ制御信号の切り替えタイミングを、立ち上げ時だけでなく立ち下げ時にも演算で決定するものである。
【０１５６】
上述した第３の電源回路では、スイッチ制御信号の立ち下げ時には遅延時間ｔｄだけ遅延させたタイミングで立ち下げるようにして、十分な遅延時間を確保してトランジスタの飽和を防ぐようにしているが、第４の電源回路では、遅延時間をより短くして、電源電圧をプッシュプル増幅器１２の出力波形にできるだけ追随させるようにしている。
【０１５７】
第４の電源回路の構成は、第２、第３の電源回路と同様の構成であり、スイッチ制御部８３′の処理が第３の電源回路とは一部異なっている。
スイッチ制御部８３′におけるスイッチ制御信号の立ち上げ時の切り替えタイミング（ｔａ（ｎ））とタイミング遅延時間（ｔｄ（ｎ））を算出する処理は、第３のプッシュプル増幅器と同様である。
【０１５８】
［第４のプッシュプル増幅器における動作：図１７］
第４のプッシュプル増幅器の特徴部分である、スイッチ制御信号の立ち下げ時のタイミングの算出方法について具体的に説明する。図１７は、コレクタ電圧をＶｃ２からＶｃ１に切り替える場合の、スイッチ制御信号Ｃ１の立ち下げタイミングの求め方を示す説明図である。
第２、第３のプッシュプル増幅器の説明と同様に、プッシュプル増幅器１２におけるＮＰＮトランジスタ１７又はＰＮＰトランジスタ１８のコレクタ端子に印加される電圧をＶｃ１〜Ｖｃ１０とし、入力信号波形がＶｔｈ１〜Ｖｔｈ４より大きくなる時刻を、それぞれｔ１〜ｔ４とし、Ｖｔｈ４〜Ｖｔｈ１より小さくなる時刻を、ｔ５〜ｔ８とし、Ｖｔｈ５〜Ｖｔｈ８より小さくなる時刻を、ｔ９〜ｔ１２とし、Ｖｔｈ８〜Ｖｔｈ５より大きくなる時刻を、ｔ１３〜ｔ１６とする。
【０１５９】
また、第４のプッシュプル増幅器のスイッチ制御部８３′は、コレクタ電圧の切り替えレベルに対応する傾きとして、立ち上げ時の傾きに加えて、立ち下げ時の傾き（ｓ５〜ｓ８、ｓ１３〜ｓ１６）を記憶している。
ＮＰＮトランジスタ１７の立ち下げ時の傾きは、負の符号を持ち、コレクタ電圧が１段階下に遷移する場合の傾きと等しいか、又はそれより大きい傾きとしている。
ＰＮＰトランジスタ１８立ち下げ時の傾きは、正の符号を持つ。
【０１６０】
以下、簡単のためにＮＰＮトランジスタ１７のコレクタ端に印加される電圧レベルがＶｃ２からＶｃ１に切り替わる場合を例にとって説明する。
この間のコレクタ電圧の遷移を直線近似した場合の傾きはｓ５としている。
図１７に示すように、まず、入力信号がしきい値Ｖｔｈ１より小さくなった（しきい値Ｖｔｈ１を下回った）時刻をｔ８とする。
【０１６１】
そして、時刻ｔ８と、時刻ｔ８より遅延時間ｔｄだけ早い時刻（ｔ８−ｔｄ）との間に含まれる任意の時刻及びその時の電圧レベルを、それぞれ時刻ｔｎ及び電圧レベルＶｎとする。
更に、ＮＰＮトランジスタ１７が飽和しないためのマージンとなる電圧をＶｍとする。
そして、スイッチ制御部８３′は、当該区間の任意の時刻ｔｎにおいて、
ｔａ（ｎ）＝（Ｖｃ２−（Ｖｎ＋Ｖｍ））／ｓ５＋ｔｎ
を算出する。
【０１６２】
説明を簡単にするために、図１７では、この区間の任意の時刻Ｔ１、Ｔ２、Ｔ３、Ｔ４の信号に基づいて、スイッチ制御信号Ｃ１の立ち下げタイミングｔａ（ｎ）を求める場合について示している。
【０１６３】
図１７に示すように、時刻Ｔ１，Ｔ２，Ｔ３，Ｔ４のそれぞれにおけるｔａ（ｎ）は、各時刻における信号の電圧値Ｖ１，Ｖ２，Ｖ３，Ｖ４にマージン電圧Ｖｍを加算した点（Ｖｎ＋Ｖｍ）を通る傾きｓ５の直線が、コレクタ電圧Ｖｃ２と交わる点として求められる。
【０１６４】
図１７の例では、時刻Ｔ１については（Ｖ１＋Ｖｍ）を通る傾きｓ５の直線とＶｃ２との交点としてｔａ（１）が求められ、同様にして、時刻Ｔ２についてｔａ（２）が、時刻Ｔ３についてｔａ（３）が、時刻Ｔ４についてｔａ（４）が求められる。
そして、第４のプッシュプル増幅器のスイッチ制御部８３′は、ｔａ（１）〜ｔａ（４）の中で最も遅いタイミングであるｔａ（４）をＶｃ２からＶｃ１への切り替えタイミングｔａ８とするものである。
【０１６５】
つまり、このように求めた切り替えタイミングでスイッチ制御信号を立ち下げれば、コレクタ電圧が遷移時間を持って立ち下がった場合に、当該区間の信号でトランジスタが飽和することはなく、更にコレクタ電圧を出力信号波形により追随させることができるものである。
【０１６６】
そして、第４のプッシュプル増幅器では、スイッチ制御部８３′は、入力信号の電圧としきい値とを比較し、入力信号のレベルと変化の方向に基づいて切り替えを行うスイッチ制御信号を決定し、スイッチ制御信号の立ち上げ時及び立ち下げ時に演算処理を行って、特定の遅延時間ｔｄより、しきい値を越えたタイミングと切り替えタイミングｔａ１〜ｔａ１２との差分だけ早いタイミングでスイッチ制御信号の立ち上げを行う。
【０１６７】
つまり、第４のプッシュプル増幅器では、スイッチ制御信号の立ち上がり／立ち下がりの場合には、入力信号と各レベルにおけるコレクタ電圧の遷移の傾きに応じて算出された切り替えタイミング（ｔａ（ｎ））と、入力信号がしきい値を超えた又は下回った時刻（ｔ（ｎ））との時間差を、タイミング制御部１２１における遅延時間ｔｄから減算して、算出された時間を各スイッチ制御信号のタイミング遅延時間とする。
【０１６８】
上述したように、スイッチ制御信号の立ち上げ時には、トランジスタが飽和しない最も早いタイミングをｔａ（ｎ）とし、立ち下げ時には、トランジスタが飽和しない最も遅いタイミングをｔａ（ｎ）としているので、時間差（ｔ（ｎ）−ｔａ（ｎ））は、立ち上げ時の方が立ち下げ時の時間差よりも大きくなる。
【０１６９】
すなわち、第４のプッシュプル増幅器における各スイッチ制御信号の立ち上げ時（Ｌレベル→Ｈレベル）／立ち下げ時（Ｈレベル→Ｌレベル）のタイミング遅延時間は以下のようになる。
Ｃ１立ち上げ時：ｔｄ１＝ｔｄ−（ｔ１−ｔａ１）
Ｃ２立ち上げ時：ｔｄ２＝ｔｄ−（ｔ２−ｔａ２）
Ｃ３立ち上げ時：ｔｄ３＝ｔｄ−（ｔ３−ｔａ３）
Ｃ４立ち上げ時：ｔｄ４＝ｔｄ−（ｔ４−ｔａ４）
Ｃ４立ち下げ時：ｔｄ５＝ｔｄ−（ｔ５−ｔａ５）
Ｃ３立ち下げ時：ｔｄ６＝ｔｄ−（ｔ６−ｔａ６）
Ｃ２立ち下げ時：ｔｄ７＝ｔｄ−（ｔ７−ｔａ７）
Ｃ１立ち下げ時：ｔｄ８＝ｔｄ−（ｔ８−ｔａ８）
Ｃ５立ち上げ時：ｔｄ９＝ｔｄ−（ｔ９−ｔａ９）
Ｃ６立ち上げ時：ｔｄ１０＝ｔｄ−（ｔ１０−ｔａ１０）
Ｃ７立ち上げ時：ｔｄ１１＝ｔｄ−（ｔ１１−ｔａ１１）
Ｃ８立ち上げ時：ｔｄ１２＝ｔｄ−（ｔ１２−ｔａ１２）
Ｃ８立ち下げ時：ｔｄ１３＝ｔｄ−（ｔ１３−ｔａ１３）
Ｃ７立ち下げ時：ｔｄ１４＝ｔｄ−（ｔ１４−ｔａ１４）
Ｃ６立ち下げ時：ｔｄ１５＝ｔｄ−（ｔ１５−ｔａ１５）
Ｃ５立ち下げ時：ｔｄ１６＝ｔｄ−（ｔ１６−ｔａ１６）
【０１７０】
これにより、第４のプッシュプル増幅器では、立ち上げ時だけでなく立ち下げ時にも実際の入力信号に基づいて演算を行って、ｔｄだけ遅延されたプッシュプル増幅器の出力信号よりも早く、且つトランジスタが飽和しないタイミングで制御信号を立ち下げ、出力信号の立ち上がりだけでなく立ち下がりに対してもコレクタ電圧を追随させて、出力信号における歪特性を改善できるものである。
【０１７１】
［第４の実施の形態の効果］
本発明の第４の実施の形態に係る電源回路によれば、スイッチ制御部８３′が、コレクタ電圧の各レベルにおける立ち上がり／立ち下がりの遷移を直線近似した場合の傾きを予め記憶しておき、入力信号としきい値とを比較して、その大小と変化の向きに基づいて各スイッチ制御信号のＨレベル／Ｌレベルを決定し、スイッチ制御信号を立ち上げる際には、信号電圧によりトランジスタが飽和しない最も早いタイミングを算出し、スイッチ制御信号を立ち下げる際には、信号電圧によりトランジスタが飽和しない最も遅いタイミングを算出して、そのタイミングを切り替えタイミングｔａ（ｎ）とし、信号がしきい値を超えた／下回った時刻ｔ（ｎ）と当該切り替えタイミングとの差分（ｔ（ｎ）−ｔａ（ｎ））を、特定の遅延時間（ｔｄ）から差し引いた時間を、スイッチ制御信号の遅延時間（タイミング遅延時間）としているので、タイミング制御部１２１でｔｄだけ遅延された信号に対して、コレクタ電圧の遷移時間を考慮して最適な遅延時間でスイッチ制御信号の立ち上げ／立ち下げを行って、トランジスタを飽和させることなく、コレクタ電圧を出力信号に追随させることができ、出力信号における歪特性を改善することができる効果がある。
【０１７２】
特に、第４の電源回路では、実際の入力信号に基づいてスイッチ制御信号の立ち上げ／立ち下げの最適なタイミングを演算で算出しているので、広帯域信号の急峻な立ち上がりや立ち下がりに対しても迅速に追随するコレクタ電圧を供給でき、電力変換効率を向上させると共に出力信号の歪を改善することができる効果がある。
つまり、第４の電源回路では、実際の入力信号波形に応じてスイッチをオン／オフする最適なタイミングを決めることが可能であり、効率を一層向上させる効果がある。
また、第４の電源回路を、図１２に示したＥＴ方式やＥＥＲ方式の電力増幅器の電源回路として用いることにより、電力増幅器全体の効率を一層向上させることができる効果がある。
【０１７３】
［別のプッシュプル増幅器に適用した場合：図１１］
次に、上述した第１〜第４の電源回路に別の構成のプッシュプル増幅器を適用した例について図１１を用いて説明する。図１１は、第２の電源回路に用いられる別のプッシュプル増幅器の構成を示す説明図である。
図１１に示すように、別のプッシュプル増幅器の構成は、図７に示した第２のプッシュプル増幅器の構成とほぼ同様であるが、ＮＰＮトランジスタ１７にコレクタ電圧を供給する第１の電源電圧供給回路と、ＰＮＰトランジスタ１８にコレクタ電圧を供給する第２の電源電圧供給回路において、図７のプッシュプル増幅器とはダイオードの接続が異なっている。
【０１７４】
他の構成部分は第２のプッシュプル増幅器と同様であり、タイミング制御部１２１及びスイッチ制御部８３′の動作も同じである。
【０１７５】
別のプッシュプル増幅器の第１の電源電圧供給回路は、直列に接続された直流電圧源とスイッチ、及びそれらに並列に接続されたダイオードから成るブロックＢ１〜Ｂ４を備えており、ブロックＢ１〜Ｂ４が全て直列に接続されているのではなく、各ダイオード７１〜７４のカソードが、それぞれノード９０に接続されて、ＮＰＮトランジスタ１７側の直流電圧源８１の−側（負側）に接続されている。
【０１７６】
同様に、別のプッシュプル増幅器の第２の電源電圧供給回路は、ブロックＢ５〜Ｂ８のダイオード７５〜７８が、それぞれノード９１に接続されて、ＰＮＰトランジスタ１８側の直流電圧源８２の＋側（正側）に接続されている。
【０１７７】
このように、各ブロックのダイオードが独立してＮＰＮトランジスタ１７又はＰＮＰトランジスタ１８のコレクタ端子に接続することにより、直流電圧源５１〜５４の内のいくつが選択された場合でも、ダイオードは１つしか接続されないため、常にダイオード１つ分の順方向電圧のみが差し引かれることになり、ＮＰＮトランジスタ１７及びＰＮＰトランジスタ１８に供給する電源を安定させることができるものである。
【０１７８】
つまり、別のプッシュプル増幅器の構成によれば、電流が通過するダイオードの数を減らすことが可能であり、上述した実施の形態１〜４の構成例のように複数のダイオードを通過する場合と比較して、ダイオードの順方向電圧による電圧降下を抑制することができ、効率を一層向上させる効果がある。
【０１７９】
また、別のプッシュプル増幅器は、第２の電源回路だけでなく、第３、第４の電源回路に適用することも可能である。
また、タイミング制御部１２１を備えない構成とすれば、第１のプッシュプル増幅器と同様に動作し、第１のプッシュプル増幅器の効果に加えて、どの状態でもダイオードの順方向電圧を一定にして電源を安定させることができる効果が得られるものである。
【産業上の利用可能性】
【０１８０】
本発明は、広帯域の高周波信号で無線通信を行う送信機の電力増幅器で用いられ、電力変換効率を向上させることができる電源回路に適している。
【符号の説明】
【０１８１】
１，８...入力端子、  ２...分配器、  ３...包絡線検波器、  ４...電源回路、  ５...ＲＦリミット増幅器、  ６...主増幅器、  ７，９，１０...出力端子、  １１...ＤＣ／ＤＣコンバータ、  １２...プッシュプル増幅器、  １３...スイッチ素子、  １４，２０，２１...ダイオード、  １５...インダクタンス、  １６...オペアンプ、  １７...ＮＰＮトランジスタ、  １８...ＰＮＰトランジスタ、  １９，２２...抵抗器、  ２３，２４，５１,５２,５３，５４，５５，５６，５７，５８，８１，８２...直流電圧源、  ２５...電流検出器、  ２６...ヒステリシスコンパレータ、  ６１,６２,６３，６４，６５，６６，６７，６８...スイッチ、  ７１,７２,７３，７４，７５，７６，７７，７８...ダイオード、  ８３，８３′...スイッチ制御部、  １０１，１４２...ＮＰＮトランジスタコレクタ電圧、  １０２，１４３...ＰＮＰトランジスタコレクタ電圧、  １０３，１１３，１４１...出力信号、１１１...理想的な波形、  １１２...実際の波形、  １２１...タイミング制御部、  １３１...入力信号、  ２０１...電圧電源、  ２０２...平滑回路、  ２０３...スイッチ回路、  ２０４...トランス、  ２０５，２０６，２０７，２０８...整流平滑回路、  ２０９...誤差増幅器、  ２１０...フォトカプラ、  ２１１...制御回路、  ２１２...ドライバ回路
【図１】
0005822683.tif 000002
【図２】
0005822683.tif 000003
【図３】
0005822683.tif 000004
【図４】
0005822683.tif 000005
【図５】
0005822683.tif 000006
【図６】
0005822683.tif 000007
【図７】
0005822683.tif 000008
【図８】
0005822683.tif 000009
【図９】
0005822683.tif 000010
【図１０】
0005822683.tif 000011
【図１１】
0005822683.tif 000012
【図１２】
0005822683.tif 000013
【図１３】
0005822683.tif 000014
【図１４】
0005822683.tif 000015
【図１５】
0005822683.tif 000016
【図１６】
0005822683.tif 000017
【図１７】
0005822683.tif 000018