(57)【特許請求の範囲】
【請求項１】
互いに直列に接続された２個の直流電源の正の電位と負の電位との間に、互いに直列に接続された第１、第２、第３及び第４の半導体素子と、
上記第１乃至第４の半導体素子にそれぞれ逆並列に接続された第１乃至第４の還流ダイオードと、
上記２個の直流電源の接続点から上記第１及び第２の半導体素子の接続点に接続された第１のクランプダイオードと、
上記第３及び第４の半導体素子の接続点から上記２個の直流電源の接続点に接続された第２のクランプダイオードとを備えたマルチレベルインバータ回路のための過電流保護装置において、
所定の基準レベル及び所定の基本周期を有する信号波を、上記基準レベルに対して所定の正の直流バイアス及び所定の負のバイアスをそれぞれ有する第１及び第２のキャリア波のうちの一方のキャリア波と比較して、当該比較結果に基づいて上記第１及び第３の半導体素子をそれぞれオンオフ駆動するための第１及び第３の駆動信号を生成して第１及び第３の半導体素子にそれぞれ出力し、上記信号波を上記第１及び第２のキャリア波のうちの他方のキャリア波と比較して、当該比較結果に基づいて上記第２及び第４の半導体素子をそれぞれオンオフ駆動するための第２及び第４の駆動信号を生成して第２及び第４の半導体素子にそれぞれ出力する駆動信号生成回路と、
上記各半導体素子に対応して設けられ、上記各半導体素子の両端電圧を検出し、当該両端電圧に対して低域通過ろ波を行い、当該ろ波後電圧が所定の過電流検出用電圧を越えたとき、上記各半導体素子に過電流が流れたことを示す過電流検出信号を生成して上記駆動信号生成回路に出力して上記各半導体素子を保護する４個の過電流保護回路とを備え、
上記駆動信号生成回路は、上記信号波が上記基準レベルとなるタイミングを検出し、当該検出したタイミングから上記基本周期の半分の期間にわたって、当該期間において常にオンされる半導体素子に対応して設けられた過電流保護回路の動作を実質的に停止するように制御することを特徴とする過電流保護装置。
【請求項２】
互いに直列に接続された２個の直流電源の正の電位と負の電位との間に、互いに直列に接続された第１、第２、第３及び第４の半導体素子と、
上記第１乃至第４の半導体素子にそれぞれ逆並列に接続された第１乃至第４の還流ダイオードと、
上記２個の直流電源の接続点から上記第１及び第２の半導体素子の接続点に接続された第１のクランプダイオードと、
上記第３及び第４の半導体素子の接続点から上記２個の直流電源の接続点に接続された第２のクランプダイオードとを備えたマルチレベルインバータ回路のための過電流保護装置において、
所定の基準レベル及び所定の基本周期を有する信号波を、上記基準レベルに対して所定の正の直流バイアス及び所定の負のバイアスをそれぞれ有する第１及び第２のキャリア波のうちの一方のキャリア波と比較して、当該比較結果に基づいて上記第１及び第３の半導体素子をそれぞれオンオフ駆動するための第１及び第３の駆動信号を生成して第１及び第３の半導体素子にそれぞれ出力し、上記信号波を上記第１及び第２のキャリア波のうちの他方のキャリア波と比較して、当該比較結果に基づいて上記第２及び第４の半導体素子をそれぞれオンオフ駆動するための第２及び第４の駆動信号を生成して第２及び第４の半導体素子にそれぞれ出力する駆動信号生成回路と、
上記各半導体素子に対応して設けられ、上記各半導体素子の両端電圧を検出し、当該両端電圧に対して低域通過ろ波を行い、当該ろ波後電圧が所定の過電流検出用電圧を越えたとき、上記各半導体素子に過電流が流れたことを示す過電流検出信号を生成して上記駆動信号生成回路に出力して上記各半導体素子を保護する４個の過電流保護回路とを備え、
上記４個の過電流保護回路のうち、上記第２及び第３の半導体素子にそれぞれ設けられた各過電流保護回路は、当該過電流保護回路に設けられた半導体素子がオンしてから、当該半導体素子の短絡耐量より大きくかつ当該半導体素子がオンした後上記第２及び第３の半導体素子のうちの他方の半導体素子がオンするまでの期間より小さいように設定されたしきい値時間が経過したとき、当該過電流保護回路の動作を実質的に停止させるタイマ回路を備えたことを特徴とする過電流保護装置。
【請求項３】
上記マルチレベルインバータ回路と、
請求項１又は２記載の過電流保護装置とを備えたことを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチレベルインバータ回路のための過電流保護装置と、当該過電流保護装置及びマルチレベルインバータ回路を備えた電力変換装置とに関する。
【背景技術】
【０００２】
半導体素子をスイッチング動作させることにより交流電力を直流電力に変換する電力変換装置及び直流電力を交流電力に変換する電力変換装置（例えば、特許文献１参照。）では、半導体素子として絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴ（Insulated Gate Bipolar Transistor）という。）などが用いられる。半導体素子に過大な電流が流れると半導体素子が破壊されるので、過電流から各半導体素子を保護するために、電力装置には、各半導体素子を保護するための過電流保護装置が設けられる場合が多い。
【０００３】
図８は、従来技術に係る電力変換装置の構成を示すブロック図であり、図９は、図８の過電流保護回路２２Ｂの構成を示す回路図である。また、図１０において、（ａ）は、図８の駆動信号生成回路１Ｂによって生成されるキャリア波Ｓｃ１及びＳｃ２と、信号波Ｓｒと、駆動信号Ｓｄ１とを示すタイミングチャートであり、（ｂ）は、図８の駆動信号生成回路１Ｂによって生成されるキャリア波Ｓｃ１及びＳｃ２と、信号波Ｓｒと、駆動信号Ｓｄ２とを示すタイミングチャートである。
【０００４】
図８において、従来技術に係る電力変換装置は、駆動信号生成回路１Ｂと、駆動回路１１，１２，１３，１４と、過電流保護回路２１Ｂ，２２Ｂ，２３Ｂ，２４Ｂと、３レベルインバータ回路２とを備えて構成される。なお、図８において、１相分の構成のみを示す。また、図８において、３レベルインバータ回路２は、直流電源Ｐ１及びＰ２と、それぞれＩＧＢＴであるトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４と、環流ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４と、クランプダイオードＤ５，Ｄ６と、スナバキャパシタＣＰ１，ＣＰ２とを備えて構成される。さらに、図９において、過電流保護回路２２Ｂは、電圧検出回路３１と、抵抗３３及びキャパシタ３４を備えたフィルタ回路３２と、コンパレータ３５と、電圧源３６とを備えて構成される。なお、他の過電流保護回路２１Ｂ，２３Ｂ，２４Ｂは、それぞれ過電流保護回路２２Ｂと同様に構成され、過電流保護回路２２Ｂと同様に動作する。
【０００５】
図８において、直流電源Ｐ１及びＰ２は互いに直列に接続され、所定の直流電圧Ｅをそれぞれ発生する。また、トランジスタＱ１〜Ｑ４は、直流電源Ｐ１の正極と直流電源Ｐ２の負極との間に、互いに直列に接続される。また、環流ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４は、それぞれトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４に逆並列に接続される。クランプダイオードＤ５のアノードは直流電源Ｐ１とＰ２との間の接続点に接続される一方、カソードはトランジスタＱ１とＱ２との間の接続点に接続される。さらに、クランプダイオードＤ６のカソードは直流電源Ｐ１とＰ２との間の接続点に接続される一方、アノードはトランジスタＱ３とＱ４との間の接続点に接続される。スナバキャパシタＣＰ１は、クランプダイオードＤ５のアノードとトランジスタＱ１のコレクタとの間に接続され、スナバキャパシタＣＰ２は、クランプダイオードＤ６のカソードとトランジスタＱ５のエミッタとの間に接続される。
【０００６】
また、図８において、駆動信号生成回路１Ｂは、信号波Ｓｒと、２つのキャリア波Ｓｃ１，Ｓｃ２とを生成する（図１０（ａ）及び図１０（ｂ）参照。）。ここで、信号波Ｓｒは、所定の基本周波数を有しかつゼロレベルを基準レベルとする正弦波である。また、キャリア波Ｓｃ１は、ゼロレベルを基準として所定の正の直流バイアス（図１０（ａ）の例では、＋０．５である。）を有しかつ所定の搬送波周波数（ＰＷＭ（Pulse Width Modulation：パルス幅変調）周波数）を有する三角波である。なお、搬送波周波数は、基本周波数より高くなるように設定される。一方、キャリア波Ｓｃ２は、ゼロレベルを基準として所定の負の直流バイアス（図１０（ｂ）の例では、−０．５である。）を有しかつ上述した搬送波周波数を有する三角波である。キャリア波Ｓｃ１とＳｃ２とは、実質的に同一の位相を有する。
【０００７】
図８において、駆動信号生成回路１Ｂは、キャリア波Ｓｃ１を信号波Ｓｒと比較し、キャリア波Ｓｃ１と信号波Ｓｒとが交差する各タイミングにおいてトランジスタＱ１とＱ３とが相補的にオンオフするように、トランジスタＱ１を駆動するための駆動信号Ｓｄ１（図１０（ａ）参照。）と、トランジスタＱ３を駆動するための駆動信号Ｓｄ３とを生成する。さらに、駆動信号生成回路１Ｂは、キャリア波Ｓｃ２を信号波Ｓｒと比較し、キャリア波Ｓｃ２と信号波Ｓｒとが交差する各タイミングにおいてトランジスタＱ２とＱ４とが相補的にオンオフするように、トランジスタＱ２を駆動するための駆動信号Ｓｄ２（図１０（ｂ）参照。）と、トランジスタＱ４を駆動するための駆動信号Ｓｄ４とを生成する。なお、上下短絡を防止するために、トランジスタＱ１がオフした後、所定の期間長のデッドタイムを設けて、トランジスタＱ３をオンする。同様に、トランジスタＱ２がオフした後、所定の期間長のデッドタイムを設けて、トランジスタＱ４をオンする。駆動信号Ｓｄ１〜Ｓｄ４は、それぞれ駆動回路１１〜１４に出力される。
【０００８】
さらに、図８において、駆動回路１１〜１４はそれぞれ、入力される駆動信号Ｓｄ１〜Ｓｄ４に基づいて、トランジスタＱ１〜Ｑ４を駆動するための駆動電圧Ｖ１１〜Ｖ１４を生成し、トランジスタＱ１〜Ｑ４の各ゲート−エミッタ間に印加する。以上説明したように駆動信号Ｓｄ１〜Ｓｄ４が生成されるので、信号波Ｓｒがゼロレベルを超えている半周期期間（以下、正の半周期期間という。）において、トランジスタＱ２は常にオンされ、トランジスタＱ４は常にオフされ、トランジスタＱ１とＱ３とは搬送波周波数で相補的にオンオフされる。また、信号波Ｓｒがゼロレベル未満である半周期期間（以下、負の半周期期間という。）において、トランジスタＱ３は常にオンされ、トランジスタＱ１は常にオフされ、トランジスタＱ２とＱ４とは搬送波周波数で相補的にオンオフされる。この結果、ダイオードＤ２とＤ３との間の接続点から、３個の電圧レベルＥ，０及び−Ｅを有する出力電圧Ｖｏｕｔが出力される。
【０００９】
図９の過電流保護回路２２Ｂにおいて、電圧検出回路３１はトランジスタＱ２のコレクタ−エミッタ間電圧Ｖｃｅ２を検出し、当該検出された電圧Ｖｃｅ２に対応するＶｃｅ検出電圧Ｖ３１をフィルタ回路３２に出力する。フィルタ回路３２は、抵抗３３の抵抗値及びキャパシタ３４の容量値の積によって決定される時定数τを有するローパスフィルタ回路であって、Ｖｃｅ検出電圧Ｖ３１に対して低域通過ろ波を行って、ろ波後のろ波後電圧Ｖ３２をコンパレータ３５の非反転入力端子に出力する。また、電圧源３６は、トランジスタＱ２に流れるコレクタ電流Ｉ２の所定の過電流しきい値に対応する所定の過電流検出用電圧Ｖｒを発生して、コンパレータ３５の反転入力端子に出力する。コンパレータ３５は、ろ波後電圧Ｖ３２を過電流検出用電圧Ｖｒと比較し、ろ波後電圧Ｖ３２が過電流検出用電圧Ｖｒより大きいときは、トランジスタＱ２に過電流しきい値を超えるコレクタ電流Ｉｃ２が流れたことを示すハイレベルの過電流検出信号Ｓ２２Ｂを発生する。一方、ろ波後電圧Ｖ３２が過電流検出用電圧Ｖｒ以下であるときは、ローレベルの過電流検出信号Ｓ２２Ｂを生成する。過電流検出信号Ｓ２２Ｂは駆動信号生成回路１及び駆動回路１２に出力される。なお、過電流保護回路２２Ｂにおいて、電圧検出回路３１と、フィルタ回路３２とは、トランジスタＱ２のオン期間のみに動作するように制御される。
【００１０】
図８において、過電流保護回路２１Ｂ，２３Ｂ，２４Ｂはそれぞれ、過電流保護回路２２Ｂと同様に、トランジスタＱ１，Ｑ３，Ｑ４に過電流しきい値を超えるコレクタ電流が流れているか否かを検出し、当該検出結果を示す過電流検出信号Ｓ２１Ｂ，Ｓ２３Ｂ，Ｓ２４Ｂを駆動回路１１，１３，１４と、駆動信号生成回路１Ｂとに出力する。駆動回路１１，１２，１３，１４はそれぞれ、ハイレベルの過電流検出信号Ｓ２１Ｂ，Ｓ２２Ｂ，Ｓ２３Ｂ，Ｓ２４Ｂに応答して、トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４をオフするための駆動電圧Ｖ１１，Ｖ１２，Ｖ１３，Ｖ１４を生成してトランジスタＱ１，Ｑ２，Ｑ３，Ｑ４のゲート−エミッタ間に印加する。また、駆動信号生成回路１Ｂは、過電流検出信号Ｓ２１Ｂ，Ｓ２２Ｂ，Ｓ２３Ｂ，Ｓ２４Ｂに基づいて、トランジスタＱ１〜Ｑ４のうちの少なくとも１つのトランジスタに過電流が流れたとき、全てのトランジスタＱ１〜Ｑ４をオフするように駆動信号Ｓｄ１〜Ｓｄ４を生成する。これに応答して、全てのトランジスタＱ１〜Ｑ４はオフされ、過電流から保護される。
【００１１】
図１１は、図８の電力変換装置の正常動作時の動作を示すタイミングチャートである。図１１において、タイミングｔ１においてトランジスタＱ２の駆動信号Ｓｄ２の電圧レベルがローレベルからハイレベルになると、これに応答してトランジスタＱ２がオンし、トランジスタＱ２のコレクタ−エミッタ間電圧Ｖｃｅ２は低下し、トランジスタＱ２にコレクタ電流Ｉｃ２が流れ出す。また、電圧検出回路３１及びフィルタ回路３２は動作を開始する。さらに、フィルタ回路３２からのろ波後電圧Ｖ３２は、時定数τで徐々に上昇する。この間は、コレクタ電流Ｉｃ２が所定の過電流しきい値を超えていても、ろ波後電圧Ｖ３２は過電流検出用電圧Ｖｒを超えないので、過電流検出信号Ｓ２２Ｂの電圧レベルはローレベルのままである。トランジスタＱ２に過電流しきい値を超えるコレクタ電流Ｉｃ２（過電流）が流れ、時定数τが経過したタイミングｔ２より後のタイミングｔ３において、ろ波後電圧Ｖ３２が過電流検出用電圧Ｖｒを超えると、ハイレベルの過電流検出信号Ｓ２２Ｂが生成される。これに応答して、駆動回路１２はトランジスタＱ２をオフするように駆動信号Ｓｄ２を生成し、駆動信号生成回路１Ｂは全てのトランジスタＱ１〜Ｑ４をオフするように駆動信号Ｓｄ１〜Ｓｄ４を生成する。なお、トランジスタＱ２がオンしてから、ハイレベルのろ波後電圧Ｖ３２が生成されるまでの期間の期間長Ｔａ（τ＜Ｔａ）は、トランジスタＱ２の短絡耐量（トランジスタＱ２に短絡電流が流れ出してからトランジスタＱ２が破壊されるまでの時間である。）以下となるように設定される。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００６−２７１０４２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
図１２は、図８の過電流保護回路２２ＢがトランジスタＱ３のスイッチングの影響を受けた場合の図８の電力変換装置の動作を示すタイミングチャートである。図１２において、タイミングｔ４においてトランジスタＱ２の駆動信号Ｓｄ２の電圧レベルがローレベルからハイレベルになると、これに応答してトランジスタＱ２がオンする。そして、トランジスタＱ２のコレクタ−エミッタ間電圧Ｖｃｅ２は低下し、トランジスタＱ２にコレクタ電流Ｉｃ２が流れ出す。また、電圧検出回路３１及びフィルタ回路３２は動作を開始する。さらに、フィルタ回路３２からのろ波後電圧Ｖ３２は、時定数τで徐々に上昇する。図１２の場合、トランジスタＱ２のコレクタ電流Ｉｃ２は過電流しきい値を超えていないので、過電流保護回路２２Ｂのフィルタ回路３２からのろ波後電圧Ｖ３２は過電流検出用電圧Ｖｒを超えず、過電流検出信号Ｓ２２Ｂの電圧レベルはローレベルのままである。
【００１４】
ところで、図１０（ｂ）に示すように、トランジスタＱ２は上述した正の半周期期間において常にオンされており、この正の半周期期間にトランジスタＱ３はオンオフされる。図１２において、正の半周期期間内のタイミングｔ５においてトランジスタＱ３がオンすると、３レベルインバータ回路２の寄生インダクタンス及び寄生キャパシタンスの影響により、トランジスタＱ２のコレクタ−エミッタ間電圧Ｖｃｅ２が変動する。このため、トランジスタＱ２に過電流しきい値を超えるコレクタ電流Ｉｃ２（過電流）が流れていないにも関わらず、過電流保護回路２２Ｂのフィルタ回路３２からのろ波後電圧Ｖ３２は徐々に上昇する。そして、コレクタ−エミッタ間電圧Ｖｃｅ２の変動が一定期間継続すると、過電流保護回路２２Ｂのフィルタ回路３２からのろ波後電圧Ｖ３２が過電流検出用電圧Ｖｒを超え、過電流保護回路２２Ｂのコンパレータ３５はハイレベルの過電流検出信号Ｓ２２Ｂを生成する。これに応答して、全てのトランジスタＱ１〜Ｑ４がオフされてしまう。
【００１５】
以上説明したように、従来技術に係る過電流保護回路２２Ｂは、トランジスタＱ２のコレクタ−エミッタ間電圧Ｖｃｅ２を検出し、検出された電圧をフィルタ処理した後に過電流検出用電圧Ｖｒと比較する。このため、フィルタ回路３２の時定数τを十分に大きく設定しないと、トランジスタＱ２が基本周波数の半周期にわたってオンしているときに他のトランジスタがオンしてコレクタ−エミッタ間電圧Ｖｃｅ２が変動すると、トランジスタＱ２の過電流を誤って検出してしまう。
【００１６】
本発明の目的は以上の問題点を解決し、マルチレベルインバータ回路の各半導体素子の過電流の誤検知を防止できる過電流保護装置と、当該過電流保護装置及びマルチレベルインバータ回路を備えた電力変換装置を提供することにある。
【課題を解決するための手段】
【００１７】
第１の発明に係る過電流保護装置は、
互いに直列に接続された２個の直流電源の正の電位と負の電位との間に、互いに直列に接続された第１、第２、第３及び第４の半導体素子と、
上記第１乃至第４の半導体素子にそれぞれ逆並列に接続された第１乃至第４の還流ダイオードと、
上記２個の直流電源の接続点から上記第１及び第２の半導体素子の接続点に接続された第１のクランプダイオードと、
上記第３及び第４の半導体素子の接続点から上記２個の直流電源の接続点に接続された第２のクランプダイオードとを備えたマルチレベルインバータ回路のための過電流保護装置において、
所定の基準レベル及び所定の基本周期を有する信号波を、上記基準レベルに対して所定の正の直流バイアス及び所定の負のバイアスをそれぞれ有する第１及び第２のキャリア波のうちの一方のキャリア波と比較して、当該比較結果に基づいて上記第１及び第３の半導体素子をそれぞれオンオフ駆動するための第１及び第３の駆動信号を生成して第１及び第３の半導体素子にそれぞれ出力し、上記信号波を上記第１及び第２のキャリア波のうちの他方のキャリア波と比較して、当該比較結果に基づいて上記第２及び第４の半導体素子をそれぞれオンオフ駆動するための第２及び第４の駆動信号を生成して第２及び第４の半導体素子にそれぞれ出力する駆動信号生成回路と、
上記各半導体素子に対応して設けられ、上記各半導体素子の両端電圧を検出し、当該両端電圧に対して低域通過ろ波を行い、当該ろ波後電圧が所定の過電流検出用電圧を越えたとき、上記各半導体素子に過電流が流れたことを示す過電流検出信号を生成して上記駆動信号生成回路に出力して上記各半導体素子を保護する４個の過電流保護回路とを備え、
上記駆動信号生成回路は、上記信号波が上記基準レベルとなるタイミングを検出し、当該検出したタイミングから上記基本周期の半分の期間にわたって、当該期間において常にオンされる半導体素子に対応して設けられた過電流保護回路の動作を実質的に停止するように制御することを特徴とする。
【００１８】
第２の発明に係る過電流保護装置は、
互いに直列に接続された２個の直流電源の正の電位と負の電位との間に、互いに直列に接続された第１、第２、第３及び第４の半導体素子と、
上記第１乃至第４の半導体素子にそれぞれ逆並列に接続された第１乃至第４の還流ダイオードと、
上記２個の直流電源の接続点から上記第１及び第２の半導体素子の接続点に接続された第１のクランプダイオードと、
上記第３及び第４の半導体素子の接続点から上記２個の直流電源の接続点に接続された第２のクランプダイオードとを備えたマルチレベルインバータ回路のための過電流保護装置において、
所定の基準レベル及び所定の基本周期を有する信号波を、上記基準レベルに対して所定の正の直流バイアス及び所定の負のバイアスをそれぞれ有する第１及び第２のキャリア波のうちの一方のキャリア波と比較して、当該比較結果に基づいて上記第１及び第３の半導体素子をそれぞれオンオフ駆動するための第１及び第３の駆動信号を生成して第１及び第３の半導体素子にそれぞれ出力し、上記信号波を上記第１及び第２のキャリア波のうちの他方のキャリア波と比較して、当該比較結果に基づいて上記第２及び第４の半導体素子をそれぞれオンオフ駆動するための第２及び第４の駆動信号を生成して第２及び第４の半導体素子にそれぞれ出力する駆動信号生成回路と、
上記各半導体素子に対応して設けられ、上記各半導体素子の両端電圧を検出し、当該両端電圧に対して低域通過ろ波を行い、当該ろ波後電圧が所定の過電流検出用電圧を越えたとき、上記各半導体素子に過電流が流れたことを示す過電流検出信号を生成して上記駆動信号生成回路に出力して上記各半導体素子を保護する４個の過電流保護回路とを備え、
上記４個の過電流保護回路のうち、上記第２及び第３の半導体素子にそれぞれ設けられた各過電流保護回路は、当該過電流保護回路に設けられた半導体素子がオンしてから、当該半導体素子の短絡耐量より大きくかつ当該半導体素子がオンした後上記第２及び第３の半導体素子のうちの他方の半導体素子がオンするまでの期間より小さいように設定されたしきい値時間が経過したとき、当該過電流保護回路の動作を実質的に停止させるタイマ回路を備えたことを特徴とする。
【００１９】
第３の発明に係る電力変換装置は、
上記マルチレベルインバータ回路と、
第１又は第２の発明に係る過電流保護装置とを備えたことを特徴とする。
【発明の効果】
【００２０】
第１の発明に係る過電流保護装置及び当該過電流保護装置を備えた電力変換装置によれば、駆動信号生成回路は、信号波が基準レベルとなるタイミングを検出し、当該検出したタイミングから基本周期の半分の期間にわたって、当該期間において常にオンされる半導体素子に対応して設けられた過電流保護回路の動作を実質的に停止するように制御するので、マルチレベルインバータ回路の各半導体素子の過電流の誤検知を防止できる。
【００２１】
また、第２の発明に係る過電流保護装置及び当該過電流保護装置を備えた電力変換装置によれば、第２及び第３の半導体素子にそれぞれ設けられた各過電流保護回路は、当該過電流保護回路に設けられた半導体素子がオンしてから、当該半導体素子の短絡耐量より大きくかつ当該半導体素子がオンした後第２及び第３の半導体素子のうちの他方の半導体素子がオンするまでの期間より小さいように設定されたしきい値時間が経過したとき、当該過電流保護回路の動作を実質的に停止させるタイマ回路を備えたので、マルチレベルインバータ回路の各半導体素子の過電流の誤検知を防止できる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１の実施形態に係る電力変換装置の構成を示すブロック図である。
【図２】図１の過電流保護回路２２の構成を示す回路図である。
【図３】（ａ）は、図１の駆動信号生成回路１によって生成されるキャリア波Ｓｃ１及びＳｃ２と、信号波Ｓｒと、駆動信号Ｓｄ２とを示すタイミングチャートであり、（ｂ）は、図１の駆動信号生成回路１によって生成される過電流保護回路制御信号Ｓａ２を示すタイミングチャートであり、（ｃ）は、図１の駆動信号生成回路１によって生成される過電流保護回路制御信号Ｓａ３を示すタイミングチャートである。
【図４】図１の電力変換装置の動作を示すタイミングチャートである。
【図５】本発明の第２の実施形態に係る電力変換装置の構成を示すブロック図である。
【図６】図５の過電流保護回路２２Ａの構成を示す回路図である。
【図７】図５の電力変換装置の動作を示すタイミングチャートである。
【図８】従来技術に係る電力変換装置の構成を示すブロック図である。
【図９】図８の過電流保護回路２２Ｂの構成を示す回路図である。
【図１０】（ａ）は、図８の駆動信号生成回路１Ｂによって生成されるキャリア波Ｓｃ１及びＳｃ２と、信号波Ｓｒと、駆動信号Ｓｄ１とを示すタイミングチャートであり、（ｂ）は、図８の駆動信号生成回路１Ｂによって生成されるキャリア波Ｓｃ１及びＳｃ２と、信号波Ｓｒと、駆動信号Ｓｄ２とを示すタイミングチャートである。
【図１１】図８の電力変換装置の正常動作時の動作を示すタイミングチャートである。
【図１２】図８の過電流保護回路２２ＢがトランジスタＱ３のスイッチングの影響を受けた場合の図８の電力変換装置の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００２３】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態及び上述した背景技術において、同様の構成要素については同一の符号を付し、その説明を繰り返さない。
【００２４】
第１の実施形態．
図１は、本発明の第１の実施形態に係る電力変換装置の構成を示すブロック図であり、図２は、図１の過電流保護回路２２の構成を示す回路図である。また、図３において、（ａ）は、図１の駆動信号生成回路１によって生成されるキャリア波Ｓｃ１及びＳｃ２と、信号波Ｓｒと、駆動信号Ｓｄ２とを示すタイミングチャートであり、（ｂ）は、図１の駆動信号生成回路１によって生成される過電流保護回路制御信号Ｓａ２を示すタイミングチャートであり、（ｃ）は、図１の駆動信号生成回路１によって生成される過電流保護回路制御信号Ｓａ３を示すタイミングチャートである。
【００２５】
図１において、本実施形態に係る電力変換装置は、駆動信号生成回路１と、駆動回路１１，１２，１３，１４と、過電流保護回路２１Ｂ，２２，２３，２４Ｂと、３レベルインバータ回路２とを備えて構成される。なお、図１において、１相分の構成のみを示す。図１において、本実施形態に係る電力変換装置は、従来技術に係る電力変換装置（図８参照。）に比較して、駆動信号生成回路１Ｂ及び過電流保護回路２２Ｂ，２３Ｂに代えて駆動信号生成回路１及び過電流保護回路２２，２３を備えた点が異なる。また、図１において、駆動信号生成回路１と、過電流保護回路２１Ｂ，２２，２３，２４Ｂとは、３レベルインバータ回路２のための過電流保護装置を構成する。以下、従来技術に係る電力変換装置との相違点のみを説明する。
【００２６】
図２において、過電流保護回路２２は、電圧検出回路３１と、抵抗３３及びキャパシタ３４を備えたフィルタ回路３２と、コンパレータ３５と、電圧源３６及び３７と、スイッチＳＷとを備えて構成される。図２において、電圧検出回路３１はトランジスタＱ２のコレクタ−エミッタ間電圧Ｖｃｅ２を検出し、当該検出された電圧Ｖｃｅ２に対応するＶｃｅ検出電圧Ｖ３１をフィルタ回路３２に出力する。フィルタ回路３２は、抵抗３３の抵抗値及びキャパシタ３４の容量値の積によって決定される時定数τを有するローパスフィルタ回路であって、Ｖｃｅ検出電圧Ｖ３１に対して低域通過ろ波を行って、ろ波後のろ波後電圧Ｖ３２をスイッチＳＷの接点ａに出力する。また、電圧源３６は、トランジスタＱ２に流れるコレクタ電流Ｉ２の所定の過電流しきい値に対応する所定の過電流検出用電圧Ｖｒを発生して、コンパレータ３５の反転入力端子に出力する。さらに、電圧源３７は、過電流検出用電圧Ｖｒより低い所定の電圧Ｖａを発生して、スイッチＳＷの接点ｂに出力する。
【００２７】
また、図２において、スイッチＳＷは駆動信号生成回路１からのローレベルの過電流保護回路制御信号Ｓａ２（詳細後述する。）に応答して接点ａ側に切り換えられる一方、ハイレベルの過電流保護回路制御信号Ｓａ２に応答して接点ｂ側に切り換えられる。スイッチＳＷは、過電流保護回路制御信号Ｓａ２に応答して、ろ波後電圧Ｖ３２及び電圧Ｖａのうちの一方を、制御端子ｃを介して選択的にコンパレータ３５の非反転入力端子に出力する。コンパレータ３５は、スイッチＳＷの制御端子ｃから出力された電圧を過電流検出用電圧Ｖｒと比較し、スイッチＳＷから出力された電圧が過電流検出用電圧Ｖｒより大きいときは、トランジスタＱ２に過電流しきい値を超えるコレクタ電流Ｉｃ２が流れたことを示すハイレベルの過電流検出信号Ｓ２２を発生する。一方、制御端子ｃが過電流検出用電圧Ｖｒ以下であるときは、ローレベルの過電流検出信号Ｓ２２を生成する。過電流検出信号Ｓ２２は駆動信号生成回路１及び駆動回路１２に出力される。なお、過電流保護回路２２において、電圧検出回路３１と、フィルタ回路３２とは、トランジスタＱ２のオン期間のみに動作するように制御される。また、トランジスタＱ２がオンされたとき、スイッチＳＷは接点ａ側に切り換えられる。
【００２８】
図１において、過電流保護回路２３は過電流保護回路２２と同様に構成され、トランジスタＱ３に過電流しきい値を超えるコレクタ電流が流れているか否かを検出し、当該検出結果を示す過電流検出信号Ｓ２３を生成して、駆動回路１３及び駆動信号生成回路１に出力する。駆動回路１２及び１３はそれぞれ、ハイレベルの過電流検出信号Ｓ２２及びＳ２３に応答して、トランジスタＱ２及びＱ３をオフするための駆動電圧Ｖ１２及びＶ１３を生成してトランジスタＱ２及びＱ３の各ゲート−エミッタ間に印加する。
【００２９】
図１において、駆動信号生成回路１は、図８の駆動信号生成回路１Ｂと同様に、信号波Ｓｒと、２つのキャリア波Ｓｃ１，Ｓｃ２とを生成する（図３（ａ）、図１０（ａ）及び図１０（ｂ）参照。）。具体的には信号波Ｓｒは、所定の基本周波数を有しかつゼロレベルを基準レベルとする正弦波である。以下、基本周波数に対応する周期を基本周期という。また、キャリア波Ｓｃ１は、ゼロレベルを基準として所定の正の直流バイアス（図３（ａ）の例では、＋０．５である。）を有しかつ所定の搬送波周波数を有する三角波である。なお、搬送波周波数は、基本周波数より高くなるように設定される。一方、キャリア波Ｓｃ２は、ゼロレベルを基準として所定の負の直流バイアス（図３（ａ）の例では、−０．５である。）を有しかつ上述した搬送波周波数を有する三角波である。キャリア波Ｓｃ１とＳｃ２とは、実質的に同一の位相を有する。
【００３０】
図１において、駆動信号生成回路１は、キャリア波Ｓｃ１を信号波Ｓｒと比較し、キャリア波Ｓｃ１と信号波Ｓｒとが交差する各タイミングにおいてトランジスタＱ１とＱ３とが相補的にオンオフするように、トランジスタＱ１を駆動するための駆動信号Ｓｄ１と、トランジスタＱ３を駆動するための駆動信号Ｓｄ３とを生成する。さらに、駆動信号生成回路１は、キャリア波Ｓｃ２を信号波Ｓｒと比較し、キャリア波Ｓｃ２と信号波Ｓｒとが交差する各タイミングにおいてトランジスタＱ２とＱ４とが相補的にオンオフするように、トランジスタＱ２を駆動するための駆動信号Ｓｄ２と、トランジスタＱ４を駆動するための駆動信号Ｓｄ４とを生成する。なお、上下短絡を防止するために、トランジスタＱ１がオフした後、所定の期間長のデッドタイムを設けて、トランジスタＱ３をオンする。同様に、トランジスタＱ２がオフした後、所定の期間長のデッドタイムを設けて、トランジスタＱ４をオンする。駆動信号Ｓｄ１〜Ｓｄ４はそれぞれ、駆動回路１１〜１４に出力される。駆動回路１１〜１４はそれぞれ、入力される駆動信号Ｓｄ１〜Ｓｄ４に基づいて、トランジスタＱ１〜Ｑ４を駆動するための駆動電圧Ｖ１１〜Ｖ１４を生成し、トランジスタＱ１〜Ｑ４の各ゲート−エミッタ間に印加する。
【００３１】
従って、信号波Ｓｒがゼロレベルを超えている正の半周期期間において、トランジスタＱ２は常にオンされ、トランジスタＱ４は常にオフされ、トランジスタＱ１とＱ３とは搬送波周波数で相補的にオンオフされる。また、信号波Ｓｒがゼロレベル未満である負の半周期期間において、トランジスタＱ３は常にオンされ、トランジスタＱ１は常にオフされ、トランジスタＱ２とＱ４とは搬送波周波数で相補的にオンオフされる。この結果、ダイオードＤ２とＤ３との間の接続点から、３個の電圧レベルＥ，０及び−Ｅを有する出力電圧Ｖｏｕｔが出力される。
【００３２】
また、図１において、駆動信号生成回路１は、過電流検出信号Ｓ２１Ｂ，Ｓ２２，Ｓ２３，Ｓ２４Ｂに基づいて、トランジスタＱ１〜Ｑ４のうちの少なくとも１つのトランジスタに過電流が流れたとき、全てのトランジスタＱ１〜Ｑ４をオフするように駆動信号Ｓｄ１〜Ｓｄ４を生成する。これに応答して、全てのトランジスタＱ１〜Ｑ４はオフされ、過電流から保護される。
【００３３】
さらに、図１において、駆動信号生成回路１は、２つのキャリア波Ｓｃ１，Ｓｃ２の基準レベルであるゼロレベルを信号波Ｓｒが交差するタイミングを検出し、信号波Ｓｒのレベルがゼロレベルより高いときは、ハイレベルの過電流保護回路制御信号Ｓａ２を生成して過電流保護回路２２のスイッチＳＷに出力するとともに、ローレベルの過電流保護回路制御信号Ｓａ３を生成して過電流保護回路２３のスイッチＳＷに出力する。一方、信号波Ｓｒのレベルがゼロレベルより低いときは、ローレベルの過電流保護回路制御信号Ｓａ２を生成して過電流保護回路２２のスイッチＳＷに出力するとともに、ハイレベルの過電流保護回路制御信号Ｓａ３を生成して過電流保護回路２３のスイッチＳＷに出力する。
【００３４】
なお、信号波Ｓｃがゼロレベルと交差するタイミングと、キャリア波Ｓｃ２の山のタイミングが一致すると、トランジスタＱ２がオンするタイミングとハイレベルの過電流保護回路制御信号Ｓａ２を出力するタイミングが一致してしまうので、過電流保護回路２２において過電流を検知できなくなる。同様に、信号波Ｓｃがゼロレベルと交差するタイミングと、キャリア波Ｓｃ１の谷のタイミングが一致すると、トランジスタＱ３がオンするタイミングとハイレベルの過電流保護回路制御信号Ｓａ３を出力するタイミングが一致してしまうので、過電流保護回路２３において過電流を検知できなくなる。このため、信号波Ｓｒがゼロラインをクロスする各タイミングが、キャリア波Ｓｃ２の山のタイミング及びキャリア波Ｓｃ１の谷の各タイミングと一致しないように、信号波Ｓｒ及びキャリア波Ｓｃ１，Ｓｃ２を生成するための回路を設計する必要がある。
【００３５】
図４は、図１の電力変換装置の動作を示すタイミングチャートである。図４において、タイミングｔ１１において、駆動信号生成回路１はハイレベルの駆動信号Ｓｄ２と、ローレベルの過電流保護回路制御信号Ｓａ２とを生成する。ハイレベルの駆動信号Ｓｄ２に応答してトランジスタＱ２はオンし、トランジスタＱ２のコレクタ−エミッタ間電圧Ｖｃｅ２は低下し、トランジスタＱ２にコレクタ電流Ｉｃ２が流れ出す。また、過電流保護回路２２の電圧検出回路３１及びフィルタ回路３２は動作を開始し、スイッチＳＷは接点ａ側に切り換えられる。このため、タイミングｔ１１以降、過電流保護回路２２のコンパレータ３５には、過電流保護回路２２の制御端子ｃを介して、フィルタ回路３２からのろ波後電圧Ｖ３２が出力される。過電流保護回路２２のフィルタ回路３２からのろ波後電圧Ｖ３２は、時定数τで徐々に上昇する。図４の場合、トランジスタＱ２のコレクタ電流Ｉｃ２は過電流しきい値を超えていないので、過電流保護回路２２のフィルタ回路３２からのろ波後電圧Ｖ３２は過電流検出用電圧Ｖｒを超えず、過電流検出信号Ｓ２２の電圧レベルはローレベルのままである。
【００３６】
タイミングｔ１２において、駆動信号生成回路１は、信号波Ｓｒのレベルがゼロレベルより高くなったことを検出すると、ハイレベルの過電流保護回路制御信号Ｓａ２を生成して過電流保護回路２２のスイッチＳＷに出力する。これに応答して、過電流保護回路２２のスイッチＳＷは接点ｂ側に切り換えられ、過電流保護回路２２は実質的に動作を停止してローレベルの過電流検出信号Ｓ２２を生成する。さらに、タイミングｔ１２から所定の期間長のデッドタイムが経過すると、タイミングｔ１３において、駆動信号生成回路１はハイレベルの駆動信号Ｓｄ３を生成する。これに応答して、トランジスタＱ３はオンする。
【００３７】
タイミングｔ１２以降の正の半周期期間においてトランジスタＱ２は常にオンしており、正の半周期期間内のタイミングｔ１３においてトランジスタＱ３がオンすると、３レベルインバータ回路２の寄生インダクタンス及び寄生キャパシタンスの影響により、トランジスタＱ２のコレクタ−エミッタ間電圧Ｖｃｅ２が変動する。しかしながら、過電流保護回路２２は実質的に動作を停止しているので、トランジスタＱ３がオンしたことに伴ってトランジスタＱ２のコレクタ−エミッタ間電圧Ｖｃｅ２が変動しても、過電流を誤検知しない。
【００３８】
以上説明したように、本実施形態に係る駆動信号生成回路１と過電流保護回路２２とによれば、トランジスタＱ２を、トランジスタＱ２のスイッチングが要因で発生する過電流から保護できる。また、駆動信号生成回路１は、信号波Ｓｒが基準レベルとなるタイミングを検出し、当該検出したタイミングから基本周期の半分の期間にわたって、当該期間において常にオンされるトランジスタＱ２に設けられた過電流保護回路２２の動作を実質的に停止するように制御する。これにより、トランジスタＱ２が常にオンしている正の半周期期間において、過電流保護回路２２の動作を実質的に停止させるので、他のトランジスタＱ１及びＱ３のスイッチングに起因してトランジスタＱ２のコレクタ−エミッタ間電圧Ｖｃｅ２が変動しても、過電流を誤検知しない。過電流保護回路２２は、正の半周期期間において、トランジスタＱ２以外のトランジスタＱ１及びＱ３のスイッチングに起因する過電流を検知できないが、当該過電流をトランジスタＱ１，Ｑ３の過電流保護回路２１Ｂ，２３によって検知できるので、トランジスタＱ２を過電流から保護ができる。
【００３９】
また、本実施形態に係る駆動信号生成回路１と過電流保護回路２３とによれば、トランジスタＱ３を、トランジスタＱ３のスイッチングが要因で発生する過電流から保護できる。また、駆動信号生成回路１は、信号波Ｓｒが基準レベルとなるタイミングを検出し、当該検出したタイミングから基本周期の半分の期間にわたって、当該期間において常にオンされるトランジスタＱ３に設けられた過電流保護回路２３の動作を実質的に停止するように制御する。これにより、トランジスタＱ３が常にオンしている負の半周期期間において、過電流保護回路２３の動作を実質的に停止させるので、他のトランジスタＱ２及びＱ４のスイッチングに起因してトランジスタＱ３のコレクタ−エミッタ間電圧Ｖｃｅ３が変動しても、過電流を誤検知しない。過電流保護回路２３は、負の半周期期間において、トランジスタＱ３以外のトランジスタＱ２及びＱ４のスイッチングに起因する過電流を検知できないが、当該過電流をトランジスタＱ２，Ｑ４の過電流保護回路２２，２４Ｂによって検知できるので、トランジスタＱ３を過電流から保護ができる。
【００４０】
従って、本実施形態によれば、基本周期の半周期期間にわたって常にオンするトランジスタの過電流保護回路による過電流の誤検知を防止できる。また、従来技術に係る過電流保護回路２２Ｂでは、フィルタ回路３２の時定数τを十分に大きく設定する必要があったが、本実施形態に係る過電流保護回路２２によれば、フィルタ回路３２の時定数τをトランジスタＱ２の短絡耐量以下の任意の値に設定できる。
【００４１】
第２の実施形態．
図５は、本発明の第２の実施形態に係る電力変換装置の構成を示すブロック図であり、図６は、図５の過電流保護回路２２Ａの構成を示す回路図である。図５において、本実施形態に係る電力変換装置は、駆動信号生成回路１Ａと、駆動回路１１，１２，１３，１４と、過電流保護回路２１Ｂ，２２Ａ，２３Ａ，２４Ｂと、３レベルインバータ回路２とを備えて構成される。なお、図５において、１相分の構成のみを示す。本実施形態に係る電力変換装置は、第１の実施形態に係る電力変換装置（図１参照。）に比較して、駆動信号生成回路１及び過電流保護回路２１，２４に代えて駆動信号生成回路１Ａ及び過電流保護回路２１Ａ，２４Ａを備えた点が異なる。また、駆動信号生成回路１Ａと、過電流保護回路２１Ｂ，２２Ａ，２３Ａ，２４Ｂとは、３レベルインバータ回路２のための過電流保護装置を構成する。以下、第１の実施形態に係る電力変換装置との相違点のみを説明する。
【００４２】
図６において、過電流保護回路２２Ａは、電圧検出回路３１と、抵抗３３及びキャパシタ３４を備えたフィルタ回路３２と、コンパレータ３５と、電圧源３６及び３７と、タイマ回路４０と、スイッチＳＷとを備えて構成される。なお、過電流保護回路２３Ａは過電流保護回路２２Ａと同様に構成される。
【００４３】
図５において、駆動信号生成回路１Ａは、図８の駆動信号生成回路１Ｂと同様に、信号波Ｓｒと、２つのキャリア波Ｓｃ１，Ｓｃ２とを生成し（図１０（ａ）及び図１０（ｂ）参照。）、信号波Ｓｒとキャリア波Ｓｃ１，Ｓｃ２とを用いて駆動信号Ｓｄ１〜Ｓｄ４を生成する。さらに、駆動信号生成回路１Ａは、駆動信号生成回路１Ｂと同様に、駆動信号Ｓｄ１〜Ｓｄ４を駆動回路１１〜１４にそれぞれ出力する。さらに、駆動信号生成回路１Ａは、駆動信号Ｓｄ２を過電流保護回路２２Ａのタイマ回路４０（図６参照。）に出力するとともに、駆動信号Ｓｄ３を過電流保護回路２３Ａのタイマ回路４０に出力する。
【００４４】
図６において、過電流保護回路２２Ａは、図２の過電流保護回路２２と比較して、タイマ回路４０をさらに備えた点が異なる。図６において、タイマ回路４０は、駆動信号Ｓｄ２の立ち上がりタイミングにおいて動作を開始してリセットされ、ローレベルの過電流保護回路制御信号Ｓ４０を生成してスイッチＳＷに出力する。そして、タイマ回路４０は、動作開始から所定のしきい値時間Ｔ１が経過したときにハイレベルの過電流保護回路制御信号Ｓ４０を生成して、スイッチＳＷに出力する。ここで、しきい値時間Ｔ１は、トランジスタＱ２の短絡耐量Ｔより大きく、かつトランジスタＱ２がオンしてから次にトランジスタＱ３がオンするまでの所定の期間Ｔ２３より小さいように設定される。なお、トランジスタＱ１〜Ｑ４の各短絡耐量は実質的に互いに等しい。
【００４５】
図６において、スイッチＳＷはタイマ回路４０からのローレベルの過電流保護回路制御信号Ｓ４０に応答して接点ａ側に切り換えられる一方、ハイレベルの過電流保護回路制御信号Ｓ４０に応答して接点ｂ側に切り換えられる。スイッチＳＷは、過電流保護回路制御信号Ｓ４０に応答して、ろ波後電圧Ｖ３２及び電圧Ｖａのうちの一方を、制御端子ｃを介して選択的にコンパレータ３５の非反転入力端子に出力する。コンパレータ３５は、スイッチＳＷの制御端子ｃから出力された電圧を過電流検出用電圧Ｖｒと比較し、スイッチＳＷから出力された電圧が過電流検出用電圧Ｖｒより大きいときは、トランジスタＱ２に過電流しきい値を超えるコレクタ電流Ｉｃ２が流れたを示すハイレベルの過電流検出信号Ｓ２２Ａを発生する。一方、制御端子ｃが過電流検出用電圧Ｖｒ以下であるときは、ローレベルの過電流検出信号Ｓ２２Ａを生成する。過電流検出信号Ｓ２２Ａは駆動信号生成回路１Ａ及び駆動回路１２に出力される。なお、過電流保護回路２２Ａにおいて、電圧検出回路３１と、フィルタ回路３２とは、トランジスタＱ２のオン期間のみに動作するように制御される。
【００４６】
図５において、過電流保護回路２３Ａは過電流保護回路２２Ａと同様に構成され、トランジスタＱ３に過電流しきい値を超えるコレクタ電流が流れているか否かを検出し、当該検出結果を示す過電流検出信号Ｓ２３Ａを生成して、駆動回路１３及び駆動信号生成回路１Ａに出力する。なお、過電流保護回路２３Ａにおいて、タイマ回路４０は、駆動信号Ｓｄ３の立ち上がりタイミングにおいて動作を開始してリセットされ、ローレベルの過電流保護回路制御信号Ｓ４０を生成してスイッチＳＷに出力する。そして、過電流保護回路２３Ａのタイマ回路４０は、動作開始から所定のしきい値時間Ｔ２が経過したときにハイレベルの過電流保護回路制御信号Ｓ４０を生成して、スイッチＳＷに出力する。ここで、しきい値時間Ｔ２は、トランジスタＱ３の短絡耐量より大きく、かつトランジスタＱ３がオンしてから次にトランジスタＱ２がオンするまでの所定の期間より小さいように設定される。なお、上述したように、トランジスタＱ１〜Ｑ４の各短絡耐量は実質的に互いに等しいので、第１及び第２のしきい値時間Ｔ１，Ｔ２は互いに実質的に同一になるように設定される。駆動回路１２及び１３はそれぞれ、ハイレベルの過電流検出信号Ｓ２２Ａ及びＳ２３Ａに応答して、トランジスタＱ２及びＱ３をオフするための駆動電圧Ｖ１２及びＶ１３を生成してトランジスタＱ２及びＱ３の各ゲート−エミッタ間に印加する。
【００４７】
また、図５において、駆動信号生成回路１Ａは、過電流検出信号Ｓ２１Ｂ，Ｓ２２Ａ，Ｓ２３Ａ，Ｓ２４Ｂに基づいて、トランジスタＱ１〜Ｑ４のうちの少なくとも１つのトランジスタに過電流が流れたとき、全てのトランジスタＱ１〜Ｑ４をオフするように駆動信号Ｓｄ１〜Ｓｄ４を生成する。これに応答して、全てのトランジスタＱ１〜Ｑ４はオフされ、過電流から保護される。
【００４８】
図７は、図５の電力変換装置の動作を示すタイミングチャートである。図７において、タイミングｔ２１において、駆動信号生成回路１Ａはハイレベルの駆動信号Ｓｄ２と、ローレベルの過電流保護回路制御信号Ｓａ２とを生成する。ハイレベルの駆動信号Ｓｄ２に応答してトランジスタＱ２はオンし、トランジスタＱ２のコレクタ−エミッタ間電圧Ｖｃｅ２は低下し、トランジスタＱ２にコレクタ電流Ｉｃ２が流れ出す。また、過電流保護回路２２Ａの電圧検出回路３１と、フィルタ回路３２と、タイマ回路４０とは動作を開始し、スイッチＳＷは接点ａ側に切り換えられる。このため、タイミングｔ２１以降、過電流保護回路２２Ａのコンパレータ３５には、過電流保護回路２２Ａの制御端子ｃを介して、フィルタ回路３２からのろ波後電圧Ｖ３２が出力される。過電流保護回路２２Ａのフィルタ回路３２からのろ波後電圧Ｖ３２は、時定数τで徐々に上昇する。図７の場合、トランジスタＱ２のコレクタ電流Ｉｃ２は過電流しきい値を超えていないので、過電流保護回路２２Ａのフィルタ回路３２からのろ波後電圧Ｖ３２は過電流検出用電圧Ｖｒを超えず、過電流検出信号Ｓ２２Ａの電圧レベルはローレベルのままである。
【００４９】
タイミングｔ２１からしきい値時間Ｔ１が経過すると、タイミングｔ２２において、過電流保護回路２２Ａのタイマ回路４０は、ハイレベルの過電流保護回路制御信号Ｓ４０を生成して過電流保護回路２２ＡのスイッチＳＷに出力する。これに応答して、過電流保護回路２２ＡのスイッチＳＷは接点ｂ側に切り換えられ、過電流保護回路２２Ａは実質的に動作を停止してローレベルの過電流検出信号Ｓ２２Ａを生成する。さらに、タイミングｔ２２から所定の期間長のデッドタイムが経過すると、タイミングｔ２３において、駆動信号生成回路１Ａはハイレベルの駆動信号Ｓｄ３を生成する。これに応答して、トランジスタＱ３はオンする。
【００５０】
タイミングｔ２２以降の正の半周期期間においてトランジスタＱ２は常にオンしており、正の半周期期間内のタイミングｔ２３においてトランジスタＱ３がオンすると、３レベルインバータ回路２の寄生インダクタンス及び寄生キャパシタンスの影響により、トランジスタＱ２のコレクタ−エミッタ間電圧Ｖｃｅ２が変動する。しかしながら、過電流保護回路２２Ａは実質的に動作を停止しているので、トランジスタＱ３がオンしたことに伴ってトランジスタＱ２のコレクタ−エミッタ間電圧Ｖｃｅ２が変動しても、過電流を誤検知しない。
【００５１】
以上説明したように、本実施形態に係る駆動信号生成回路１Ａと過電流保護回路２２Ａとによれば、トランジスタＱ２を、トランジスタＱ２のスイッチングが要因で発生する過電流から保護できる。また、トランジスタＱ２が常にオンしている正の半周期期間において、過電流保護回路２２Ａの動作を実質的に停止させるので、他のトランジスタＱ１及びＱ３のスイッチングに起因してトランジスタＱ２のコレクタ−エミッタ間電圧Ｖｃｅ２が変動しても、過電流を誤検知しない。過電流保護回路２２Ａは、正の半周期期間において、トランジスタＱ２以外のトランジスタＱ１及びＱ３のスイッチングに起因する過電流を検知できないが、当該過電流をトランジスタＱ１，Ｑ３の過電流保護回路２１Ｂ，２３Ａによって検知できるので、トランジスタＱ２を過電流から保護ができる。
【００５２】
また、本実施形態に係る駆動信号生成回路１Ａと過電流保護回路２３Ａとによれば、トランジスタＱ３を、トランジスタＱ３のスイッチングが要因で発生する過電流から保護できる。また、トランジスタＱ３が常にオンしている負の半周期期間において、過電流保護回路２３Ａの動作を実質的に停止させるので、他のトランジスタＱ２及びＱ４のスイッチングに起因してトランジスタＱ３のコレクタ−エミッタ間電圧Ｖｃｅ３が変動しても、過電流を誤検知しない。過電流保護回路２３Ａは、負の半周期期間において、トランジスタＱ３以外のトランジスタＱ２及びＱ４のスイッチングに起因する過電流を検知できないが、当該過電流をトランジスタＱ２，Ｑ４の過電流保護回路２２Ａ，２４Ｂによって検知できるので、トランジスタＱ３を過電流から保護ができる。
【００５３】
従って、本実施形態によれば、基本周期の半周期期間にわたって常にオンするトランジスタの過電流保護回路による過電流の誤検知を防止できる。また、従来技術に係る過電流保護回路２２Ｂでは、フィルタ回路３２の時定数τを十分に大きく設定する必要があったが、本実施形態に係る過電流保護回路２２Ａによれば、フィルタ回路３２の時定数τをトランジスタＱ２の短絡耐量Ｔ以下の任意の値に設定できる。
【００５４】
なお、上記各実施形態において、各トランジスタＱ１〜Ｑ４に対応して設けられる過電流保護回路を、過電流保護回路２１Ｂ，２２，２２Ａ，２３，２３Ａ，２４Ｂのように構成したが、本発明はこれに限られない。過電流保護回路２１Ｂ，２２，２２Ａ，２３，２３Ａ，２４Ｂはそれぞれ、各トランジスタの両端電圧を検出し、当該両端電圧に対して低域通過ろ波を行い、当該ろ波後電圧が所定の過電流検出用電圧を越えたとき、トランジスタに過電流が流れたことを示す過電流検出信号を生成して駆動信号生成回路１又は１Ａに出力して各トランジスタＱ１〜Ｑ４を保護すればよい。
【００５５】
さらに、過電流保護回路２２，２３はそれぞれ、駆動信号生成回路１からの過電流保護回路制御信号Ｓａ２，Ｓａ３に応答して、動作を実質的に停止すればよい。またさらに、過電流保護回路２２Ａは、トランジスタＱ２がオンしてから所定の第１のしきい値時間Ｔ１が経過したとき、当該過電流保護回路２２Ａの動作を実質的に停止させるタイマ回路を備えればよく、過電流保護回路２３Ａは、トランジスタＱ３がオンしてから所定の第２のしきい値時間Ｔ２が経過したとき、当該過電流保護回路２３Ａの動作を実質的に停止させるタイマ回路を備えればよい。ここで、第１のしきい値時間Ｔ１は、トランジスタＱ２の短絡耐量より大きく、かつトランジスタＱ２がオンしてから次にトランジスタＱ３がオンするまでの期間より小さいように設定され、上記第２のしきい値時間Ｔ２は、トランジスタＱ３の短絡耐量より大きく、かつトランジスタＱ３がオンしてから次にトランジスタＱ２子がオンするまでの期間より小さいように設定される。なお、一般に、第１及び第２のしきい値時間Ｔ１，Ｔ２は互いに実質的に同一になるように設定される。
【００５６】
また、上記各実施形態に係る電力変換装置は３レベルインバータ回路２を備えたが、本発明はこれに限られず、４レベル以上のマルチレベルインバータ回路を備えてもよい。
【産業上の利用可能性】
【００５７】
以上説明したように、第１の発明に係る過電流保護装置及び当該過電流保護装置を備えた電力変換装置によれば、駆動信号生成回路は、信号波が基準レベルとなるタイミングを検出し、当該検出したタイミングから基本周期の半分の期間にわたって、当該期間において常にオンされる半導体素子に対応して設けられた過電流保護回路の動作を実質的に停止するように制御するので、マルチレベルインバータ回路の各半導体素子の過電流の誤検知を防止できる。
【００５８】
また、第２の発明に係る過電流保護装置及び当該過電流保護装置を備えた電力変換装置によれば、第２及び第３の半導体素子にそれぞれ設けられた各過電流保護回路は、当該過電流保護回路に設けられた半導体素子がオンしてから、当該半導体素子の短絡耐量より大きくかつ当該半導体素子がオンした後第２及び第３の半導体素子のうちの他方の半導体素子がオンするまでの期間より小さいように設定されたしきい値時間が経過したとき、当該過電流保護回路の動作を実質的に停止させるタイマ回路を備えたので、マルチレベルインバータ回路の各半導体素子の過電流の誤検知を防止できる。
【符号の説明】
【００５９】
１，１Ａ，１Ｂ…駆動信号生成回路、
２…３レベルインバータ回路、
１１〜１４…駆動回路、
２１Ｂ，２２，２２Ａ，２２Ｂ，２３，２３Ａ，２３Ｂ，２４Ｂ…過電流保護回路、
３１…電圧検出回路、
３２…フィルタ回路、
３５…コンパレータ、
４０…タイマ回路、
ＳＷ…スイッチ。
【図１】
0005775446.tif 000002
【図２】
0005775446.tif 000003
【図３】
0005775446.tif 000004
【図４】
0005775446.tif 000005
【図５】
0005775446.tif 000006
【図６】
0005775446.tif 000007
【図７】
0005775446.tif 000008
【図８】
0005775446.tif 000009
【図９】
0005775446.tif 000010
【図１０】
0005775446.tif 000011
【図１１】
0005775446.tif 000012
【図１２】
0005775446.tif 000013