(57)【特許請求の範囲】
【請求項１】
利得が可変である第１増幅器を有し、入力された信号から第１ベースバンド信号を生成する第１ＲＦ部と、
利得が可変である第２増幅器を有し、入力された信号から第２ベースバンド信号を生成する第２ＲＦ部と、
前記第１ＲＦ部により生成された第１ベースバンド信号の受信レベルを基に適正利得を算出し、前記第１増幅器及び前記第２増幅器の利得を前記適正利得に設定する利得調整部と、
利得が前記適正利得に設定された前記第１増幅器を有する前記第１ＲＦ部により生成された第１ベースバンド信号及び利得が前記適正利得に設定された第２増幅器を有する前記第２ＲＦ部により生成された第２ベースバンド信号に対してデータ復調処理を施すベースバンド処理部と、
前記利得調整部により適正利得が算出されるまで、前記第２ＲＦ部に対する電力の供給を停止する電源制御部と
を備えたことを特徴とする携帯無線通信装置。
【請求項２】
前記第１ＲＦ部は、調整用信号及びデータ信号の入力を受け、
前記第２ＲＦ部は、前記データ信号の入力を受け、
前記利得調整部は、前記第１ＲＦ部により調整用信号から生成された第１ベースバンド信号の受信レベルを基に、前記第１増幅器及び前記第２増幅器の適正利得を算出し、
前記ベースバンド処理部は、前記適正利得に変更された第１増幅器を有する前記第１ＲＦ部により前記データ信号から生成された第１ベースバンド信号及び前記適正利得に変更された第２増幅器を有する前記第２ＲＦ部により前記データ信号から生成された第２ベースバンド信号に対してデータ復調処理を施し、
前記電源制御部は、少なくとも前記第１ＲＦ部が前記調整用信号を受信してから前記利得調整部により適正利得が算出されるまで、前記第２ＲＦ部に対する電力の供給を停止する、
ことを特徴とする請求項１に記載の携帯無線通信装置。
【請求項３】
前記利得調整部は、
前記第１ＲＦ部で生成された第１ベースバンド信号から受信レベルを検出する第１受信レベル検出部と、
前記第２ＲＦ部で生成された第２ベースバンド信号から受信レベルを検出する第２受信レベル検出部と、
前記第１受信レベル検出部で検出された前記第１ベースバンド信号の受信レベルを基に前記適正利得を算出し、前記第１増幅器及び前記第２増幅器の利得を前記適正利得に設定する利得算出部とを備え、
前記電源制御部は、前記利得調整部により適正利得が算出されるまで、前記第２ＲＦ部及び前記第２受信レベル検出部に対する電力の供給を停止する
ことを特徴とする請求項１又は２に記載の携帯無線通信装置。
【請求項４】
前記第１ベースバンド信号をデジタル信号に変換する第１ＡＤＣと、
前記第２ベースバンド信号をデジタル信号に変換する第２ＡＤＣとをさらに備え、
前記利得調整部は、デジタル信号に変換された前記第１ベースバンド信号を用いて受信レベルを算出し、
前記電源制御部は、前記利得調整部により適正利得が算出されるまで、さらに前記第２ＡＤＣへの電力の供給を停止する
ことを特徴とする請求項１〜請求項３のいずれか一つに記載の携帯無線通信装置。
【請求項５】
前記第２ＲＦ部は、
局部発振器からの信号を基に前記入力された信号を所定の周波数に変換するミキサ部と、
前記ミキサ部からの出力の高周波数帯域を除くＬＰＦとを備え、
前記第２増幅器は、前記ＬＰＦから出力された信号を増幅し、
前記電源制御部は、少なくとも前記ミキサ部、ＬＰＦ及び前記第２増幅器への電源供給を停止することで、前記第２ＲＦ部への電源供給を停止する
ことを特徴とする請求項１〜請求項４のいずれか一つに記載の携帯無線通信装置。
【請求項６】
前記第２ＲＦ部への入力信号の経路を前記第２ＲＦ部又は第１負荷回路のいずれかに切り替える第１スイッチと、
前記局部発振器から出力された信号の経路を前記第２ＲＦ部又は第２負荷回路のいずれかに切り替える第２スイッチと、
前記利得調整部により適正利得が算出されるまで、前記第１スイッチを前記第１負荷回路側に切り替え、前記第２スイッチを前記第２負荷回路側に切り替え、前記利得調整部による適性利得算出後、前記第１スイッチ及び第２スイッチを前記第２ＲＦ部側に切り替えるスイッチ制御部と
を備えたことを特徴とする請求項５に記載の携帯無線通信装置。
【請求項７】
前記ベースバンド処理部は、前記適正利得に変更された第１増幅器を有する前記第１ＲＦ部による第１ベースバンド信号の生成及び前記適正利得に変更された第２増幅器を有する前記第２ＲＦ部による第２ベースバンド信号の生成まで、自己への電力供給を停止する制御部を有することを特徴とする請求項１〜請求項６のいずれか一つに記載の携帯無線通信装置。
【請求項８】
前記利得調整部は、第１ベースバンド信号の受信レベルがＶＩの場合、受信信号強度を（２×ＶＩ２）１／２として算出することを特徴とする請求項１〜請求項７のいずれか一つに記載の携帯無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯無線通信装置に関する。
【背景技術】
【０００２】
近年、携帯無線通信装置、特に携帯電話においては、携帯性を向上させるためバッテリーが小型化されてきている。また、携帯無線通信装置、特に携帯電話においては、様々な機能を実現するため使用されるアプリケーションソフトウェアが急増してきている。このようにバッテリーが小型化され使用できる容量が限られている中で、様々なアプリケーションソフトウェアを用いることで、より多くの電力が消費されることとなり、携帯無線通信装置における無線部の回路としてはさらなる低消費電力化が要求されてきている。
【０００３】
ここで、低消費電力化が要求されている携帯無線通信装置の無線部について説明する。携帯無線通信装置は、通信状態によって受信信号の受信レベルが変化するため、受信信号の増幅利得を調整する機能を有している。そして、携帯無線通信装置は、周波数ロック、ＡＧＣ（Auto  Gain  Control）引込み、受信レベル報告値の算出及び報告、並びにデータ復調という各工程を実行する。周波数ロックとは、受信した信号の周波数をベースバンドの帯域の周波数に収束させる工程である。ＡＧＣ引込みとは、受信した信号を次の受信レベル報告値に基づいて増幅器の利得を変更していき、増幅器の利得を適切な値に収束させる工程である。また、受信レベル報告値の算出及び報告とは、ＡＧＣ引込みにおいて増幅器で増幅された受信信号を取得してその受信レベルを算出し、算出した値をベースバンド処理部へ報告する工程である。そして、データ復調とは、増幅器の利得を適切な値に調整した後に、利得が調整された増幅器を用いて入力信号を復調する工程である。
【０００４】
そして、このような携帯無線通信装置における低消費電力化を実現するための従来技術として次のような技術がある。例えば、周波数ロック、ＡＧＣ引込み及び受信レベル報告値の算出及び報告の工程の間は、データ復調を行う回路はデータ復調を実行しない。そこで、周波数ロック、ＡＧＣ引込み及び受信レベル報告値の算出及び報告の工程の間、データ復調を行うデータ復調部を休止させておく従来技術が提案されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−１３０２０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、データ復調部を休止させておく従来技術では、測定用ＡＤＣ（Analog  Digital  Converter）及びレベル検出回路など、データ復調部と同等の電力を消費する回路がアクティブとなっている。そのため、データ復調部を休止させておく従来技術では、低電力化の効果を十分に得ることが困難であった。
【０００７】
開示の技術は、上記に鑑みてなされたものであって、消費電力を低減させる携帯無線通信装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本願の開示する携帯無線通信装置は、一つの態様において、第１ＲＦ部は、利得が可変である第１増幅器を有し、入力された信号から第１ベースバンド信号を生成する。第２ＲＦ部は、利得が可変である第２増幅器を有し、入力された信号から第２ベースバンド信号を生成する。利得調整部は、前記第１ＲＦ部により生成された第１ベースバンド信号の受信レベルを基に適正利得を算出し、前記第１増幅器及び前記第２増幅器の利得を前記適正利得に設定する。ベースバンド処理部は、利得が前記適正利得に設定された前記第１増幅器を有する前記第１ＲＦ部により生成された第１ベースバンド信号及び利得が前記適正利得に設定された第２増幅器を有する前記第２ＲＦ部により生成された第２ベースバンド信号に対してデータ復調処理を施す。電源制御部は、前記利得調整部により適正利得が算出されるまで、前記第２ＲＦ部に対する電力の供給を停止する。
【発明の効果】
【０００９】
本願の開示する携帯無線通信装置の一つの態様によれば、消費電力を低減することができるという効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】図１は、実施例１に係る携帯電話のブロック図である。
【図２】図２は、受信回路動作タイミングチャートである。
【図３】図３は、実施例１に係る携帯電話における適性利得の算出及びデータ復調の処理を示すフローチャートである。
【図４】図４は、実施例２に係る携帯電話のブロック図である。
【図５】図５は、実施例２に係る携帯電話における適性利得の算出及びデータ復調の処理を示すフローチャートである。
【図６】図６は、携帯電話のハードウェア構成図である。
【発明を実施するための形態】
【００１１】
以下に、本願の開示する携帯無線通信装置の実施例を図面に基づいて詳細に説明する。なお、以下の実施例により本願の開示する携帯無線通信装置が限定されるものではない。特に、以下の説明では、携帯電話を例に説明するが、これは他の携帯無線通信装置でもよい。例えば、携帯無線通信装置として、ＰＤＡ（Personal  Data  Assistant）などでもよい。
【実施例１】
【００１２】
図１は、実施例１に係る携帯電話のブロック図である。図１に示すように、本実施例に係る携帯電話１００は、アンテナ１、ＢＰＦ（Band  Pass  Filter）２、ＬＮＡ（Low  Noise  Amplifier）３、Ｉ（In-Phase）側ＲＦ（Radio  Frequency）部４、Ｑ（Quadrature）側ＲＦ部５及び局部発振器６を有している。さらに、本実施例に係る携帯電話１００は、ＡＤＣ７、ＡＤＣ８、利得調整部９、ベースバンド処理部１０、ＢＢ（Base  Band）側制御部１１及びＲＦ側制御部１２を有している。
【００１３】
ＢＰＦ２は、帯域制限用帯域通過フィルタである。ＢＰＦ２は、アンテナ１を介して受信した無線周波数の受信信号における所定の周波数帯のみを通過させ、不要な帯域外ノイズを低減する。そして、ＢＰＦ２は、帯域制限を行った受信信号をＬＮＡ３に出力する。
【００１４】
ＬＮＡ３は、低雑音増幅器である。ＬＮＡ３は、帯域制限が行われた受信信号の入力をＢＰＦ２から受ける。そして、ＬＮＡ３は、受信信号を増幅する。そして、ＬＮＡ３は、増幅した受信信号をＩ側ＲＦ部４及びＱ側ＲＦ部５へ出力する。
【００１５】
局部発振器６は、移相器６１及びＰＬＬ（Phase  Lock  Loop）シンセサイザ６２を有している。
【００１６】
ＰＬＬシンセサイザ６２は、起動のタイミングで後述するＲＦ側制御部１２から所定の周波数を決められた周波数ずらしたローカル周波数を有する発振信号の生成命令を受信する。ここで、本実施例では、所定の周波数に１００〜２００ＫＨｚのオフセットを加えたものを所定の周波数を決められた周波数ずらしたローカル周波数として説明する。そして、ＰＬＬシンセサイザ６２は、所定周波数に１００〜２００ＫＨｚのオフセットを加えたローカル周波数の発振信号を生成する。そして、ＰＬＬシンセサイザ６２は、生成した発振信号を移相器６１へ出力する。
【００１７】
ここで、起動時にローカル周波数をずらす理由について説明する。Ｉ信号及びＱ信号については、同一タイミングで双方の受信レベルが０にならない仕組みになっている。しかし、本実施例では後述するようにＶＧＡ（Variable  Gain  Amplifier）４３及びＶＧＡ５３の利得を適正利得に設定するまでの間、Ｑ信号はＱ側ＲＦ部５から出力されないため、Ｉ信号もＱ信号もともに無入力の状態が発生する。そして、信号が入力されないと、ＡＧＣ計算部９２は、受信レベルが０と判定して、ＶＧＡ４３及びＶＧＡ５３の利得をどんどん上げていってしまう。そこで、所定の周波数を予め決められた周波数分ずらすことで、信号の入力が無い場合でもずらした分の受信レベルをＡＧＣ計算部９２が計測でき、受信レベルが０であると判断してＡＧＣ計算部９２が利得を上昇させてしまうことを回避するとこができる。
【００１８】
また、ＰＬＬシンセサイザ６２は、起動のタイミングから所定時間Ｔが経過した後、後述するＲＦ側制御部１２から所定の周波数を有する発振信号の生成命令を受信する。所定時間Ｔについては後で詳細に説明する。そして、ＰＬＬシンセサイザ６２は、所定周波数の発振信号を生成する。そして、ＰＬＬシンセサイザ６２は、生成した発振信号を移相器６１へ出力する。
【００１９】
移相器６１は、発振信号の入力をＰＬＬシンセサイザ６２から受ける。そして、移相器６１は、受信した発振信号をそのままＩ側ＲＦ部４へ出力する。また、移相器６１は、受信した発振信号の位相を９０度シフトさせる。そして、移相器６１は、位相を９０度シフトさせた発振信号をＱ側ＲＦ部５へ出力する。
【００２０】
Ｉ側ＲＦ部４は、図１に示すように、ミキサ４１、ＬＰＦ４２及びＶＧＡ４３を有している。Ｉ側ＲＦ部４が、「第１ＲＦ部」の一例にあたる。
【００２１】
ミキサ４１は、周波数変換器である。ミキサ４１は、受信信号の入力をＬＮＡ３から受ける。また、ミキサ４１は、ＰＬＬシンセサイザ６２から発振された状態の位相を有する発振信号の入力を移相器６１から受ける。そして、ミキサ４１は、受信信号に対して発振信号を印加する。そして、ミキサ４１は、受信信号と発振信号を混合することにより、受信信号の周波数をベースバンド信号の周波数に変換する。本実施例では、ミキサ４１は、受信信号をダウンコンバートしている。この時、発振信号の位相はＰＬＬシンセサイザ６２で発振された状態の位相と同じであるため、ミキサ４１は、受信信号の同相成分（In-phase）のベースバンド信号であるＩ信号を生成する。ここで、Ｉ信号が「第１ベースバンド信号」の一例にあたる。特に、所定周波数に１００〜２００ＫＨｚのオフセットを加えたローカル周波数の発振信号を用いて生成されたＩ信号は、「調整用ベースバンド信号」の一例にあたる。そして、ミキサ４１は、Ｉ信号をＬＰＦ４２へ出力する。
【００２２】
ＬＰＦ４２は、低域通過フィルタである。ＬＰＦ４２は、Ｉ信号の入力をミキサ４１から受ける。そして、ＬＰＦ４２は、受信したＩ信号の帯域制限を行い、Ｉ信号に含まれる隣接チャネルの信号及び高調波などの不要雑音を除去する。そして、ＬＰＦ４２は、フィルタ処理したＩ信号をＶＧＡ４３へ出力する。
【００２３】
ＶＧＡ４３は、利得可変増幅器である。ＶＧＡ４３は、予め決められた利得の初期値が設定されている。この初期値は、適正利得を算出するまでの間、利得調整部９が出力するようにしてもよい。そして、ＶＧＡ４３は、後述する利得調整部９から利得を適正利得に変更するためのＶＧＡ可変信号を受信する。そして、ＶＧＡ４３は、自己の利得を受信したＶＧＡ可変信号で指定されている適性利得に設定する。
【００２４】
ＶＧＡ４３は、フィルタ処理されたＩ信号の入力をＬＰＦ４２から受ける。そして、ＶＧＡ４３は、設定されている利得でＩ信号を増幅する。ここで、ＶＧＡ４３は、利得調整部９からＶＧＡ可変信号を受信していない場合は、初期値の利得でＩ信号を増幅する。また、ＶＧＡ４３は、利得調整部９から適正利得を設定するＶＧＡ可変信号を受信している場合は、ＶＧＡ可変信号で指定された適正利得でＩ信号を増幅する。そして、ＶＧＡ４３は、増幅したＩ信号をＡＤＣ７へ出力する。ＶＧＡ４３が、「第１増幅器」の一例にあたる。
【００２５】
ＡＤＣ７は、アナログデジタル変換機である。ＡＤＣ７は、増幅されたＩ信号の入力をＶＧＡ４３から受ける。そして、ＡＤＣ７は、受信したＩ信号をデジタル信号に変換する。そして、ＡＤＣ７は、デジタル信号に変換したＩ信号をベースバンド処理部１０へ出力する。また、ＡＤＣ７は、デジタル信号に変換したＩ信号を利得調整部９へ出力する。ＡＤＣ７が、「第１ＡＤＣ」の一例にあたる。
【００２６】
Ｑ側ＲＦ部５は、図１に示すように、ミキサ５１、ＬＰＦ５２及びＶＧＡ５３を有している。Ｑ側ＲＦ部５は、後述するように、起動してからＶＧＡ４３及びＶＧＡ５３がＶＧＡ可変信号を受けるまで、電力の供給が行われない。すなわち、起動してからＶＧＡ４３及びＶＧＡ５３がＶＧＡ可変信号の受けるまで、Ｑ側ＲＦ部５は、動作しない。したがって、以下の説明でのＱ側ＲＦ部５の動作は、ＶＧＡ４３及びＶＧＡ５３がＶＧＡ可変信号の受けてからの動作である。Ｑ側ＲＦ部５が、「第２ＲＦ部」の一例にあたる。
【００２７】
ミキサ５１は、周波数変換器である。ミキサ５１は、受信信号の入力をＬＮＡ３から受ける。また、ミキサ５１は、ＰＬＬシンセサイザ６２から発振された状態から９０度位相がシフトされた発振信号の入力を移相器６１から受ける。そして、ミキサ５１は、受信信号に対して９０度位相がシフトされた発振信号を印加する。そして、ミキサ５１は、受信信号と発振信号を混合することにより、受信信号の周波数をベースバンド信号の周波数に変換する。本実施例では、ミキサ５１は、受信信号をダウンコンバートしている。この時、発振信号の位相はＰＬＬシンセサイザ６２で発振された状態の位相から９０度シフトされているため、ミキサ５１は、受信信号の直交成分（Quadrature）のベースバンド信号であるＱ信号を生成する。Ｑ信号が「第２ベースバンド信号」の一例にあたる。そして、ミキサ５１は、Ｑ信号をＬＰＦ５２へ出力する。
【００２８】
ＬＰＦ５２は、低域通過フィルタである。ＬＰＦ５２は、Ｑ信号の入力をミキサ５１から受ける。そして、ＬＰＦ５２は、受信したＱ信号の帯域制限を行い、Ｑ信号に含まれる隣接チャネルの信号及び高調波などの不要雑音を除去する。そして、ＬＰＦ５２は、フィルタ処理したＱ信号をＶＧＡ５３へ出力する。
【００２９】
ＶＧＡ５３は、利得可変増幅器である。ＶＧＡ５３は、後述する利得調整部９から利得を適正利得に設定するためのＶＧＡ可変信号を受信する。そして、ＶＧＡ５３は、自己の利得を受信したＶＧＡ可変信号で指定されている適性利得に設定する。
【００３０】
ＶＧＡ５３は、フィルタ処理されたＱ信号の入力をＬＰＦ５２から受ける。そして、ＶＧＡ５３は、設定されている利得でＱ信号を増幅する。ここで、ＶＧＡ５３は、利得調整部９から適正利得を設定するＶＧＡ可変信号を受信しているので、ＶＧＡ可変信号で指定された適正利得でＱ信号を増幅する。そして、ＶＧＡ５３は、増幅したＱ信号をＡＤＣ８へ出力する。
【００３１】
ＡＤＣ８は、アナログデジタル変換機である。ＡＤＣ８は、増幅されたＱ信号の入力をＶＧＡ５３から受ける。そして、ＡＤＣ８は、受信したＱ信号をデジタル信号に変換する。そして、ＡＤＣ８は、デジタル信号に変換したＱ信号をベースバンド処理部１０へ出力する。また、ＡＤＣ８は、デジタル信号に変換したＱ信号を利得調整部９へ出力する。ＡＤＣ８が、「第２ＡＤＣ」の一例にあたる。
【００３２】
利得調整部９は、Ｌｅｖｅｌ検出部９１、ＡＧＣ計算部９２及びＬｅｖｅｌ検出部９３を有している。ここで、後述するように、Ｌｅｖｅｌ検出部９３は、起動してからＶＧＡ４３及びＶＧＡ５３がＶＧＡ可変信号を受けるまで、電力の供給が行われない。すなわち、起動してからＶＧＡ４３及びＶＧＡ５３がＶＧＡ可変信号を受けるまで、Ｌｅｖｅｌ検出部９３は、動作しない。したがって、以下の説明でのＬｅｖｅｌ検出部９３の動作は、ＶＧＡ４３及びＶＧＡ５３がＶＧＡ可変信号を受けてからの動作である。
【００３３】
Ｌｅｖｅｌ検出部９１は、デジタル信号に変換されたＩ信号の入力をＡＤＣ７から受ける。そして、Ｌｅｖｅｌ検出部９１は、受信したＩ信号の振幅からＩ信号の受信レベルの情報を取得する。そして、Ｌｅｖｅｌ検出部９１は、取得したＩ信号の受信レベルの情報をＡＧＣ計算部９２へ出力する。Ｌｅｖｅｌ検出部９１が、「第１受信レベル検出部」の一例にあたる。
【００３４】
Ｌｅｖｅｌ検出部９３は、デジタル信号に変換されたＱ信号の入力をＡＤＣ８から受ける。そして、Ｌｅｖｅｌ検出部９３は、受信したＱ信号の振幅からＱ信号の受信レベルの情報を取得する。そして、Ｌｅｖｅｌ検出部９３は、取得したＱ信号の受信レベルの情報をＡＧＣ計算部９２へ出力する。Ｌｅｖｅｌ検出部９３が、「第２受信レベル検出部」の一例にあたる。
【００３５】
ＡＧＣ計算部９２は、Ｉ信号の受信レベルからＲＳＳＩ（Received  Signal  Strength  Indicator：受信信号強度）を求める計算式として、（２×ＶＩ２）１／２を予め記憶している。ここで、ＶＩは、Ｉ信号の受信レベルである。また、ＡＧＣ計算部９２は、Ｉ信号の受信レベル及びＱ信号の受信レベルからＲＳＳＩを求める計算式として、（ＶＱ２＋ＶＩ２）１／２を予め記憶している。ここで、ＶＱは、Ｑ信号の受信レベルである。
【００３６】
ＡＧＣ計算部９２は、起動した後、後述するＲＦ側制御部１２から適正利得の算出の命令を受ける。そして、ＡＧＣ計算部９２は、Ｌｅｖｅｌ検出部９１からのみ受信レベルの情報であるＶＩの入力を受ける。そして、ＡＧＣ計算部９２は、受信したＶＩからＲＳＳＩを（２×ＶＩ２）１／２として算出する。そして、ＡＧＣ計算部９２は、算出したＲＳＳＩから適性利得を求める。ここで、適正利得とは、Ｉ信号及びＱ信号それぞれが、ＡＤＣ７及びＡＤＣ９で良好なダイナミックレンジに入るレベルに増幅される利得である。この適正利得の算出は、例えば、ＡＧＣ計算部９２が、ＲＳＳＩの値と適正利得との対応が記載されたテーブルなどを用いて、算出したＲＳＳＩの値に対応する適正利得を求めることで行われる。そして、ＡＧＣ計算部９２は、求めた適正利得を通知するＶＧＡ可変信号を生成する。そして、ＡＧＣ計算部９２は、ＶＧＡ４３及びＶＧＡ５３へ生成したＶＧＡ可変信号を出力する。
【００３７】
また、ＡＧＣ計算部９２は、適正利得の算出の命令を受けてから所定時間Ｔの経過後、Ｉ信号及びＱ信号を用いたＲＳＳＩの算出開始の命令をＲＦ側制御部１２から受ける。そして、ＡＧＣ計算部９２は、Ｉ信号及びＱ信号を用いたＲＳＳＩの算出を開始する。この時、ＡＧＣ計算部９２は、Ｌｅｖｅｌ検出部９１及びＬｅｖｅｌ検出部９３からＩ信号の受信レベルであるＶＩ及びＱ信号の受信レベルであるＶＱの入力をそれぞれ受ける。そして、ＡＧＣ計算部９２は、受信したＩ信号及びＱ信号の受信レベルからＲＳＳＩを（ＶＱ２＋ＶＩ２）１／２として算出する。そして、ＡＧＣ計算部９２は、算出したＲＳＳＩの値をベースバンド処理部１０へ出力する。ＡＧＣ計算部９２が、「利得算出部」の一例に当たる。
【００３８】
ベースバンド処理部１０は、ＢＢ側制御部１１を有している。
【００３９】
ＢＢ側制御部１１は、予め決められた所定時間Ｔを記憶している。この所定時間とは、起動してからＶＧＡ４３及びＶＧＡ５３に対して適正利得を通知するためのＶＧＡ可変信号を出力するまでの時間である。この所定時間Ｔは、ここの回路の構成などに応じて決定されることが好ましい。また、本実施例では、起動からＶＧＡ可変信号を出力するまでの時間は回路毎に一定に決まると考えられることから、その時間を所定時間Ｔとして動作タイミングの制御を行っているが、これは他の方法でも良い。例えば、ＢＢ側制御部１１が、ＡＧＣ引込みの間、ＲＳＳＩの値をＡＧＣ計算部９２から受信し、そのＲＳＳＩの値の動きからＲＳＳＩの収束を判定して次の動作に移るよう制御しても良い。
【００４０】
また、ＢＢ側制御部１１は、タイムスロットを予め記憶している。そして、予め記憶しているタイムスロットの開始のタイミングになると、ＢＢ側制御部１１は、起動の命令をＲＦ側制御部１２に通知する。この時、ＢＢ側制御部１１は、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３への電力の供給の停止命令をＲＦ側制御部１２に通知する。さらに、ＢＢ側制御部１１は、ベースバンド処理部１０への電力の供給も停止する。この時、ＢＢ側制御部１１は、予め決められた所定時間Ｔが経過した後に、ベースバンド処理部１０に電力が供給されるように制御する。
【００４１】
ベースバンド処理部１０は、ＢＢ側制御部１１によって電力の供給が停止されると、動作を停止する。そして、所定時間Ｔが経過するとベースバンド処理部１０への電力の供給が再開され、ベースバンド処理部１０の動作が再開する。そして、ベースバンド処理部１０は、Ｉ信号の入力をＡＤＣ７から受ける。また、ベースバンド処理部１０は、Ｑ信号の入力をＡＤＣ８から受ける。そして、ベースバンド処理部１０は、受信したＩ信号及びＱ信号に対して位相検波などを実施し、データ復調を行う。そして、ベースバンド処理部１０は、復調したデータを表示部や音声出力部（いずれも不図示）などを用いて出力する。
【００４２】
ＲＦ側制御部１２は、起動の命令をＢＢ側制御部１１から受信する。この時、ＲＦ側制御部１２は、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３への電力の供給の停止命令も受信する。そして、ＲＦ側制御部１２は、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３以外への電力の供給を電源制御部１３に指示する。さらに、ＲＦ側制御部１２は、適正利得の算出の命令をＡＧＣ計算部９２へ送信する。
【００４３】
また、ＲＦ側制御部１２は、予め決められた所定時間Ｔを記憶している。そして、ＲＦ側制御部１２は、起動命令を受信してから所定時間Ｔが経過すると、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３への電力の供給を電源制御部１３に指示する。
【００４４】
さらに、ＲＦ側制御部１２は、起動命令を受信してから所定時間Ｔが経過すると、Ｉ信号及びＱ信号を用いたＲＳＳＩの算出をＡＧＣ計算部９２に指示する。また、ＲＦ側制御部１２は、所定の周波数を有する発振信号の出力を局部発振器６に指示する。さらに、ＲＦ側制御部１２は、起動命令を受けてから所定時間Ｔの経過後、Ｉ信号及びＱ信号を用いたＲＳＳＩの算出開始の命令をＡＧＣ計算部９２へ送信する。
【００４５】
ここで、本実施例では、ＢＢ側制御部１１から起動のタイミングの信号のみを受けて、ＲＦ側制御部１２が所定時間Ｔを用いて、局部発振器６における周波数シフトや電力供給などの制御を行っているが、これは他の方法でも良い。例えば、ＢＢ側制御部１１が各タイミングでタイミング信号を送出し、それに応じてＲＦ側制御部１２が自立的に制御してもよい。また、他の例としては、次のような方法でもよい。すなわち、ＢＢ側制御部１１が、局部発振器６における周波数シフト、電力供給のトリガとなるコマンドを発行する。そして、ＢＢ側制御部１１から発行されたコマンドをシリアル３線などのインタフェースを介してＲＦ側制御部１２に入力することで、ＲＦ側制御部１２を制御してもよい。
【００４６】
電源制御部１３は、起動のタイミングでＲＦ側制御部１２からＱ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３以外への電力の供給の指示を受ける。そして、電源制御部１３は、ＢＰＦ２、ＬＮＦ３、Ｉ側ＲＦ部４、局部発振器６、ＡＤＣ７、Ｌｅｖｅｌ検出部９１及びＡＧＣ計算部９２への電力供給を開始する。この時、電源制御部１３は、Ｑ側ＲＦ部５への電力供給の停止として、例えば、ミキサ５１、ＬＰＦ５２及びＶＧＡ５３に電力が供給されないように制御する。すなわち、電力供給の停止とは、例えば各部に電源を供給しないように電源供給を抑制することを表している。ここで、図１では、図を見やすくするため、電力供給の停止の対象となっている各部に対してのみ電源制御部１３から電力を供給する矢印を記載しているが、実際には、図１の各部全てに電源制御部１３から電力を供給する経路がある。
【００４７】
そして、電源制御部１３は、起動のタイミングから所定時間経過後、ＲＦ側制御部１２からＱ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３への電力の供給の指示を受ける。そして、電源制御部１３は、ＲＦ側制御部１２からＱ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３への電力の供給を開始する。
【００４８】
次に、図２を参照して、時系列に沿って、各部の動作の流れを説明する。図２は、受信回路動作タイミングチャートである。図２は、紙面に向かって右に向かうにつれて時間が経過していくことを示している。そして、点線は時系列上のタイミングを表しており、点線間の矢印はその時間の範囲を表している。そして、時刻２０１が、起動のタイミングである。時間２０２、２０３、２０４及び２０６が、それぞれ処理ａ、ｂ、ｃ及びｄの各工程を行う時間を表している。また、時刻２０５が、処理ｃが終わるタイミングである。そして、時間２０２、２０３及び２０４を合わせた時間、すなわち、時刻２０１〜時刻２０５までの時間は、上述した所定時間Ｔにあたる。
【００４９】
時刻２０１において、ＢＢ側制御部１１が、タイムスロットの開始を検出し、起動命令をＲＦ側制御部１２へ通知する。そして、ＲＦ側制御部１２は、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３以外への電力の供給命令を電源制御部１３に通知する。電源制御部１３は、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３以外の各部に電力の供給を開始する。この時、ＢＢ側制御部１１によって、ベースバンド処理部１０への電力供給も停止される。
【００５０】
時間２０２では、周波数ロックを行う処理ａが実行される。具体的には、Ｉ側ＲＦ部４が、アンテナ１、ＢＰＦ２及びＬＮＡ３を経由した受信信号を受ける。また、ミキサ４１が、局部発振器６から所定の周波数に対して１００〜２００ＫＨｚのオフセットを加えた周波数の発振信号を受信する。そして、ミキサ４１は、受信信号に対して発振信号を印加することで、ベースバンドの周波数に対して１００〜２００ＫＨｚのオフセットを加えた周波数に受信信号を変換する。
【００５１】
次の時間２０３では、ＡＧＣ引込み及び適性利得を設定するＶＧＡ可変信号の生成を行う処理ｂが実行される。具体的には、まず、ＬＰＦ４２が、ミキサ４１から出力されたＩ信号に対してフィルタ処理を施し不要雑音を除去する。次に、ＶＧＡ４３が、初期値の利得を用いてＩ信号を増幅する。そして、初期値の利得で増幅されたＩ信号は、ＡＤＣ７でデジタル信号に変換され、Ｌｅｖｅｌ検出部９１へ入力される。そして、Ｌｅｖｅｌ検出部９１は、Ｉ信号の受信レベルを検出する。その検出されたＩ信号の受信レベルを用いて、ＡＧＣ計算部９２は適正利得を求める。そして、ＡＧＣ計算部９２は、適正利得を設定するＶＧＡ可変信号を生成する。
【００５２】
次の時間２０４で、ＲＳＳＩの値の通知及び適正利得の設定を行う処理ｃが実行される。具体的には、ＡＧＣ計算部９２は、算出したＲＳＳＩの値をベースバンド処理部１０へ通知する。また、ＡＧＣ計算部９２は、生成した適正利得を設定するＶＧＡ可変信号をＶＧＡ４３及びＶＧＡ５３に出力する。
【００５３】
そして、処理ｃの完了のタイミングである時刻２０５において、ＲＦ側制御部１２は、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３への電力の供給命令を電源制御部１３に通知する。電源制御部１３は、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３に電力の供給を開始する。
【００５４】
次の時間２０６で、データ復調の処理ｄが行われる。Ｉ側ＲＦ部４及びＱ側ＲＦ部５が、アンテナ１、ＢＰＦ２及びＬＮＡ３を経由した受信信号の入力を受ける。そして、局部発振器６は、所定の周波数の発振信号を発振する。そして、ミキサ４１には、局部発振器６からの発振信号がそのまま入力される。これに対して、ミキサ５１には、移相器６１で位相が９０度シフトされた局部発振器６からの発振信号が入力される。そして、ミキサ４１は、発振信号を用いて受信信号の周波数をベースバンドの周波数に変換し、Ｉ信号を生成する。これに対して、ミキサ５１は、位相が９０度シフトされた発振信号を用いて受信信号の周波数をベースバンドの周波数に変換し、Ｑ信号を生成する。そして、Ｉ信号は、ＬＰＦ４２でフィルタ処理され、ＶＧＡ４３において適正利得で増幅された後、デジタル信号に変換されベースバンド処理部１０へ出力される。また、Ｑ信号は、ＬＰＦ５２でフィルタ処理され、ＶＧＡ５３において適正利得で増幅された後、デジタル信号に変換されベースバンド処理部１０へ出力される。そして、ベースバンド処理部１０への電力供給が再開される。そして、ベースバンド処理部１０は、受信したＩ信号及びＱ信号に対して復調処理を施す。そして、ベースバンド処理部１０は、復調したデータを表示部や音声出力部などを用いて出力する。
【００５５】
そして、時刻２０７で携帯電話１００の受信回路は、処理を停止する。
【００５６】
ここで説明したように、本実施例に係る携帯電話１００では、時間２０２、２０３及び２０４の間、すなわち、時刻２０１から時刻２０５までの間は、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３に対する電力の供給を行わない。したがって、時刻２０１から時刻２０５までの間の電力消費を低減することができる。
【００５７】
ここで、図２では、適正利得通知後にデータの復調が行われる状態で説明したが、携帯電話１００が、このタイミングでデータ信号の受信をしなければ、データ復調は行われないので、次のタイムスロットまで休止する。すなわち、データ信号の受信が無ければ、処理ａ〜処理ｃまでが繰り返されることになり、その間には、ほぼ半分の電力を低減することができる。
【００５８】
また、図２に記載した処理だけで電力の低減を考えると、処理ａ〜処理ｃは、時刻２０１〜時刻２０５までの時間の１０％程度である。そこで、図２に記載した処理において、時刻２０１から時刻２０５までの間に、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３に対する電力の供給を行わないことで、処理全体の５％の電力を低減することができる。
【００５９】
次に、図３を参照して、本実施例に係る携帯電話おける適性利得の算出及びデータ復調の処理の流れについて説明する。図３は、実施例１に係る携帯電話における適性利得の算出及びデータ復調の処理を示すフローチャートである。
【００６０】
ＢＢ側制御部１１は、タイムスロットの開始を検出する。そして、ＢＢ側制御部１１は、起動命令及びＱ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３への電力の供給停止をＲＦ側制御部１２へ通知する。ＲＦ側制御部１２は、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３以外への電力の供給命令を電源制御部１３に通知する。電源制御部１３は、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３へ電力の供給を停止し、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３以外へ電力の供給を開始する。この時、ＢＢ側制御部１１によって、ベースバンド処理部１０への電力供給も停止される（ステップＳ１０１）。
【００６１】
局部発振器６及びミキサ４１が、所定周波数に１００〜２００ＫＨｚのオフセットを加えた周波数で、受信信号に対し周波数ロックを行い、Ｉ信号を生成（ステップＳ１０２）。
【００６２】
調整用の信号を用いて、Ｉ側ＲＦ部４、ＡＤＣ７、Ｌｅｖｅｌ検出部９１及びＡＧＣ計算部９２によりＡＧＣ引込みが行われＲＳＳＩが算出され、適正利得が求められる（ステップＳ１０３）。そして、ＡＧＣ計算部９２は、求めた適正利得を設定するＶＧＡ可変信号を生成する。
【００６３】
ＡＧＣ計算部９２は、求めたＲＳＳＩの値をベースバンド処理部１０へ通知する（ステップＳ１０４）。
【００６４】
ＲＦ側制御部１２は、起動命令をＢＢ側制御部１１から受信してから所定時間Ｔが経過すると、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３への電力の供給命令を電源制御部１３に通知する。電源制御部１３は、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３へ電力の供給を開始する（ステップＳ１０５）。
【００６５】
局部発振器６が出力した所定周波数の発振信号を用いて、ミキサ４１及びミキサ５１は、所定周波数で、受信信号に対し周波数ロックを行い、Ｉ信号及びＱ信号をそれぞれ生成（ステップＳ１０６）。
【００６６】
ＶＧＡ４３は、フィルタ４２を通過したＩ信号に対して設定された適性利得で増幅を行う。また、ＶＧＡ５３は、フィルタ５２を通過したＱ信号に対して設定された適性利得で増幅を行う（ステップＳ１０７）。
【００６７】
ベースバンド処理部１０は、ＢＢ側制御部１１により電力供給停止から所定時間Ｔが経過した後に電力供給が再開されるように設定されている。そこで、ベースバンド処理部１０への電力の供給が開始される（ステップＳ１０８）。
【００６８】
そして、ベースバンド処理部１０は、入力されたＩ信号及びＱ信号に対してデータ復調の処理を施す（ステップＳ１０９）。
【００６９】
以上に説明したように、本実施例に係る携帯無線通信装置は、利得可変増幅器の利得を適正な値に調整している間、Ｑ信号を生成する側の（以下では、「Ｑｃｈ側」と言うことがある。）のＲＦ部、ＡＤＣ及びＬｅｖｅｌ検出部の電力供給を行わない。そのため、利得可変増幅器の利得を適正な値に調整している間の消費電力を低減することができ、携帯無線通信装置の消費電力を軽減することができる。特に、ミキサ、ＬＰＦ、ＶＧＡ、ＡＤＣ及びＬｅｖｅｌ検出部の多くは、受信回路における電力の多くを占めるアナログ回路であるので、これらにおける消費電力が半減することは、低電力化の効果が大きい。例えば、一般的なＲＦＬＳＩ回路設計技術を用いた場合、本実施例係る携帯電話では、全体の消費電流が５０ｍＡであるとすると、そのうちの１５〜２０ｍＡ程度の消費電流が低減される。また、例えば、Ｗ‐ＣＤＭＡ方式の待受時では、受信動作の１０％の区間において、消費電力の低減を実現させることができる。
【実施例２】
【００７０】
図４は、実施例２に係る携帯電話のブロック図である。本実施例に係る携帯電話１００は、電力を供給しない状態でも、電力供給時のインピーダンスと同じインピーダンスとなるように負荷回路を設けたことが実施例１と異なるものである。そこで、以下の説明では、負荷回路の構成及び負荷回路への切り替えについて主に説明する。ここで、図４において図１と同じ符号を有する各部は、特に説明の無い限り同じ機能を有するものとする。
【００７１】
本実施例に係る携帯電話１００は、図４に示すように、図１に示す実施例１の携帯電話に加えて、スイッチ１４、スイッチ１５、負荷回路１６及び負荷回路１７をさらに有している。
【００７２】
スイッチ１４は、ＬＮＡ３とミキサ５１の間に設けられている。そして、スイッチ１４は、ＬＮＡ３とミキサ５１とを結ぶ経路とＬＮＡ３と負荷回路１６とを結ぶ経路の切り替えを行う。スイッチ１４が、ミキサ５１側に切り替わると、ＬＮＡ３から出力された信号はミキサ５１に入力される。これに対して、スイッチ１４が負荷回路１６側に切り替わると、ＬＮＡ３から出力された信号は負荷回路１６へ入力される。スイッチ１４が、「第１スイッチ」の一例にあたる。
【００７３】
負荷回路１６は、コイル１６１及びコンデンサ１６２を有している。そして、コイル１６１のインダクタンス及びコンデンサ１６２の容量は、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３への電力供給時のミキサ５１のインピーダンスと負荷回路１６のインピーダンスとが同等になるように決定されている。負荷回路１６が、「第１負荷回路」の一例にあたる。
【００７４】
スイッチ１５は、移相器６１とミキサ５１の間に設けられている。そして、スイッチ１５は、移相器６１とミキサ５１とを結ぶ経路と移相器６１と負荷回路１７とを結ぶ経路の切り替えを行う。スイッチ１５が、ミキサ５１側に切り替わると、移相器６１から出力された発振信号はミキサ５１に入力される。これに対して、スイッチ１５が負荷回路１７側に切り替わると、移相器６１から出力された発振信号は負荷回路１７へ入力される。スイッチ１５が、「第２スイッチ」の一例にあたる。
【００７５】
負荷回路１７は、コイル１７１及びコンデンサ１７２を有している。そして、コイル１７１のインダクタンス及びコンデンサ１７２の容量は、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３への電力供給時のミキサ５１のインピーダンスと負荷回路１７のインピーダンスとが同等になるように決定されている。負荷回路１７が、「第２負荷回路」の一例にあたる。
【００７６】
ＢＢ側制御部１１は、タイムスロットの開始のタイミングで、起動命令をＲＦ側制御部１２に通知すると共に、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３への電力供給の停止を通知する。さらに、ＢＢ側制御部１１は、スイッチ１４の負荷回路１６側への切り替え命令、及びスイッチ１５の負荷回路１７側への切替え命令をＲＦ側制御部１２に送信する。
【００７７】
ＲＦ側制御部１２は、起動命令、各部への電力供給停止命令、並びにスイッチ１４及びスイッチ１５の切り替え命令をＢＢ側制御部１１から受信する。
【００７８】
ＲＦ側制御部１２は、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３以外への電力供給の開始の指示を電源制御部１３に通知する。そして、ＲＦ側制御部１２は、スイッチ１４を負荷回路１６側に切り替える。また、ＲＦ側制御部１２は、スイッチ１５を負荷回路１７側に切り替える。このＲＦ側制御部１２が、「スイッチ制御部」の一例にあたる。
【００７９】
さらに、ＲＦ側制御部１２は、起動命令をＢＢ側制御部１１から受けてから所定時間Ｔが経過した後、スイッチ１４をミキサ５１側に切り替える。さらに、ＲＦ側制御部１２は、スイッチ１５をミキサ５１側に切り替える。そして、ＲＦ側制御部１２は、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３への電力供給の開始の指示を電源制御部１３に通知する。
【００８０】
すなわち、スイッチ１４は、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３への電力の供給が停止されている間、負荷回路１６側に切り替わっている。同様に、スイッチ１５は、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３への電力の供給が停止されている間、負荷回路１７側に切り替わっている。これにより、スイッチ１５は、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３への電力の供給が行われていない状態でも、電力の供給が行われている状態と同様のインピーダンスが発生するので、信号をより正確に伝送することができる。
【００８１】
次に、図５を参照して、本実施例に係る携帯電話おける適性利得の算出及びデータ復調の処理の流れについて説明する。図５は、実施例２に係る携帯電話における適性利得の算出及びデータ復調の処理を示すフローチャートである。
【００８２】
ＢＢ側制御部１１は、タイムスロットの開始を検出する。そして、ＢＢ側制御部１１は、起動命令及びＱ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３への電力の供給停止をＲＦ側制御部１２へ通知する。さらに、ＢＢ側制御部１１は、スイッチ１４の負荷回路１６側への切り替え命令、及びスイッチ１５の負荷回路１７側への切替え命令をＲＦ側制御部１２に送信する。ＲＦ側制御部１２は、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３以外への電力の供給命令を電源制御部１３に通知する。電源制御部１３は、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３へ電力の供給を停止し、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３以外へ電力の供給を開始する。この時、ＢＢ側制御部１１によって、ベースバンド処理部１０への電力供給も停止される（ステップＳ２０１）。
【００８３】
次に、ＲＦ側制御部１２は、スイッチ１４を負荷回路１６側に切り替える。また、ＲＦ側制御部１２は、スイッチ１５を負荷回路１７側に切り替える（ステップＳ２０２）。
【００８４】
局部発振器６及びミキサ４１が、所定周波数に１００〜２００ＫＨｚのオフセットを加えた周波数で、受信信号に対し周波数ロックを行い、Ｉ信号を生成（ステップＳ２０３）。
【００８５】
調整用の信号を用いて、Ｉ側ＲＦ部４、ＡＤＣ７、Ｌｅｖｅｌ検出部９１及びＡＧＣ計算部９２によりＡＧＣ引込みが行われＲＳＳＩが算出され、適正利得が求められる（ステップＳ２０４）。そして、ＡＧＣ計算部９２は、求めた適正利得を設定するＶＧＡ可変信号を生成する。
【００８６】
ＡＧＣ計算部９２は、求めたＲＳＳＩの値をベースバンド処理部１０へ通知する（ステップＳ２０５）。
【００８７】
ＲＦ側制御部１２は、起動命令をＢＢ側制御部１１から受信してから所定時間Ｔが経過すると、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３への電力の供給命令を電源制御部１３に通知する。電源制御部１３は、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３へ電力の供給を開始する（ステップＳ２０６）。
【００８８】
次に、ＲＦ側制御部１２は、スイッチ１４をミキサ５１側に切り替える。また、ＲＦ側制御部１２は、スイッチ１５をミキサ５１側に切り替える（ステップＳ２０７）。
【００８９】
局部発振器６が出力した所定周波数の発振信号を用いて、ミキサ４１及びミキサ５１は、所定周波数で、受信信号に対し周波数ロックを行い、Ｉ信号及びＱ信号をそれぞれ生成（ステップＳ２０８）。
【００９０】
ＶＧＡ４３は、フィルタ４２を通過したＩ信号に対して設定された適性利得で増幅を行う。また、ＶＧＡ５３は、フィルタ５２を通過したＱ信号に対して設定された適性利得で増幅を行う（ステップＳ２０９）。
【００９１】
ベースバンド処理部１０は、ＢＢ側制御部１１により電力供給停止から所定時間Ｔが経過した後に電力供給が再開されるように設定されている。そこで、ベースバンド処理部１０への電力の供給が開始される（ステップＳ２１０）。
【００９２】
そして、ベースバンド処理部１０は、入力されたＩ信号及びＱ信号に対してデータ復調の処理を施す（ステップＳ２１１）。
【００９３】
以上に説明したように、本実施例に係る携帯電話は、Ｑｃｈ側のＲＦ部、ＡＤＣ及びＬｅｖｅｌ検出部への電力の供給が行われていない状態でも、電力の供給が行われている状態と同様のインピーダンスが発生する。これにより、本実施例に係る携帯電話では、実施例１と比較して信号をより正確に伝送することができる。
【００９４】
また、以上の各実施例では、Ｑ側ＲＦ部５、ＡＤＣ８及びＬｅｖｅｌ検出部９３（「Ｑｃｈ側回路」と言う。）への電力供給を停止し、Ｉ側ＲＦ部４、ＡＤＣ７及びＬｅｖｅｌ検出部９１（「Ｉｃｈ側回路」と言う。）によりＲＳＳＩの算出を行っている。ただし、電源を停止する側を逆にしてもよい。すなわち、Ｉｃｈ側回路への電力供給を停止し、Ｑｃｈ側によりＲＳＳＩの算出を行うようにしてもよい。このようにしても、上述した各実施例と同様の効果が得られる。
【００９５】
また、以上の各実施例では、なるべく多くの消費電力を低減させるため、Ｑ側ＲＦ部５、ＡＤＣ８、Ｌｅｖｅｌ検出部９３及びベースバンド処理部１０への電力の供給を停止している。しかし、消費電力の低減の要求の度合いによっては、ＡＤＣ８、Ｌｅｖｅｌ検出部９３及びベースバンド処理部１０いずれかもしくはその組合せの電力供給の停止を行わなくてもよい。ただし、電力の供給を停止する部分を増やすほど消費電力の低減の効果が上がるので、なるべく多くの部分に対して電力の供給の停止を行うことが好ましい。
【００９６】
[携帯電話のハードウェア構成]
次に、図６を参照して、携帯電話１００のハードウェアの構成例について説明する。図６は携帯電話のハードウェア構成図である。
【００９７】
図６に示すように、携帯電話１００は、アンテナ１、ＲＦ通信部１０１、ＣＰＵ（Central  Processing  Unit）１０２、メモリ１０３、音声入出力部１０４、表示部１０５、入力部１０６、電源制御回路１０７及びバッテリー１０８を有している。電源制御回路１０７から各部に伸びている点線は電源の供給ラインを表している。
【００９８】
ＲＦ通信部１０１、メモリ１０３、音声入出力部１０４、表示部１０５、入力部１０６及び電源制御回路１０７はＣＰＵ１０２と接続される。また、アンテナ１は、ＲＦ通信部１０１と接続される。また、バッテリー１０８は、電源制御回路１０７と接続される。
【００９９】
ＲＦ通信部１０１は、例えば、図１に示したＢＰＦ２、ＬＮＡ３、Ｉ側ＲＦ部４、Ｑ側ＲＦ部５、局部発振器６、ＡＤＣ７及び８、並びに利得調整部９に対応する。
【０１００】
音声入出力部１０４は、例えば、マイク及びスピーカである。また、表示部１０５は、例えば、ディスプレイ画面である。
【０１０１】
電源制御回路１０７は、例えば、図１の電源制御部１３に対応する。電源制御回路１０７と、ＣＰＵ１０２、メモリ１０３、音声入出力部１０４、表示部１０５及び入力部１０６それぞれとの間には電力の供給ラインが設けられている。バッテリー１０８は、例えば充電池である。
【０１０２】
ＣＰＵ１０２及びメモリ１０３は、例えば、図１に示したベースバンド処理部１０などの機能を実現する。例えば、メモリ１０３は、図１に例示した利得調整部９及びベースバンド処理部１０などによる処理を実現する各種プログラムを記憶している。そして、ＣＰＵ１０２は、メモリ１０３に格納されているこれらのプログラムを読み出して実行することで、上述の各機能を実現するプロセスを生成する。また、本実施例では、ＲＦ通信部１０１がＣＰＵやシーケンサを有する。そして、ＲＦ側制御部１２の機能は、ＲＦ通信部１０１及びメモリ１０３によって実現される。この場合、メモリ１０３は、図１に例示したＲＦ側制御部１２による処理を実現する各種プログラムを記憶している。そして、ＲＦ通信部１０１は、メモリ１０３に格納されているこれらのプログラムを読み出して実行することで、上述したＲＦ側制御部１２の機能を実現するプロセスを生成する。
【符号の説明】
【０１０３】
１  アンテナ
２  ＢＰＦ（Band  Pass  Filter）
３  ＬＮＡ（Low  Noise  Amplifier）
４  Ｉ側ＲＦ部
５  Ｑ側ＲＦ部
６  局部発振器
７、８  ＡＤＣ（Analog  Digital  Converter）
９  利得調整部
１０  ベースバンド処理部
１１  ＢＢ側制御部
１２  ＲＦ側制御部
１３  電源制御部
１４、１５  スイッチ
１６、１７  負荷回路
４１、５１  ミキサ
４２、５２  ＬＰＦ（Low  Pass  Filter）
４３、５３  ＶＧＡ（Variable  Gain  Amplifier）
６１  移相器
６２  ＰＬＬシンセサイザ
９１、９３  Ｌｅｖｅｌ検出部
９２  ＡＧＣ計算部
１６１、１７１  コイル
１６２、１７２  コンデンサ
【図１】
0005664388.tif 000002
【図２】
0005664388.tif 000003
【図３】
0005664388.tif 000004
【図４】
0005664388.tif 000005
【図５】
0005664388.tif 000006
【図６】
0005664388.tif 000007