(57)【特許請求の範囲】
【請求項１】
複数の電界効果型トランジスタを有し、各電界効果型トランジスタのゲートへの電圧印加を切り替えることによって、所望の無線通信を達成するための高周波半導体スイッチであって、
複数の前記電界効果型トランジスタは、それぞれ、基板に間隔を置いて形成されたソース領域およびドレイン領域と、当該間隔上であって前記基板上に形成されたゲートと、前記基板上に形成され前記ソース領域に接続されるソースコンタクトと、前記基板上に形成され前記ドレイン領域に接続されるドレインコンタクトとを含み、
前記複数の電界効果型トランジスタのうち、受信端子側に接続される受信端子側トランジスタのソースコンタクトおよびドレインコンタクト間の距離Ｌｒは、送信端子側に接続される送信端子側トランジスタのソースコンタクトおよびドレインコンタクト間の距離Ｌｔよりも長いことを特徴とする高周波半導体スイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波半導体スイッチに関し、特に、無線通信機器に使用される高周波半導体スイッチに関する。
【背景技術】
【０００２】
携帯電話やパソコンなどの無線通信機器のフロントエンドには、高周波半導体スイッチが用いられている。高周波半導体スイッチは、複数のＦＥＴ（電界効果型トランジスタ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を含む。ＦＥＴは、たとえば、時分割複信方式の送信端子、受信端子、周波数分割複信方式の送信端子、受信端子など、各端子に用いられる（たとえば、特許文献１参照）。
【０００３】
各端子に用いられるＦＥＴ自体の構成は、一般的に同一に設計されている。したがって、端子間における特性の違いはほとんどない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１９４８９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
各端子に用いられるＦＥＴが同一に設計される一方で、端子間に要求される特性には異なる点がある。たとえば、送信端子および受信端子に要求される特性は異なる。
【０００６】
本発明は、上記事情に鑑みてなされたものであり、送信端子および受信端子に求められる特性を考慮して設計されたＦＥＴを有する高周波半導体スイッチを提供することを目的とする。
【課題を解決するための手段】
【０００７】
高周波半導体スイッチは、複数の電界効果型トランジスタを有し、各電界効果型トランジスタのゲートへの電圧印加を切り替えることによって、所望の無線通信を達成する。複数の電界効果型トランジスタは、それぞれ、基板に間隔を置いて形成されたソース領域およびドレイン領域と、当該間隔上であって基板上に形成されたゲートと、基板上に形成されソース領域に接続されるソースコンタクトと、基板上に形成されドレイン領域に接続されるドレインコンタクトとを含む。複数の電界効果型トランジスタのうち、受信端子側に接続される受信端子側トランジスタのソースコンタクトおよびドレインコンタクト間の距離Ｌｒは、送信端子側に接続される送信端子側トランジスタのソースコンタクトおよびドレインコンタクト間の距離Ｌｔよりも長い。
【０００８】
上記の高周波半導体スイッチによれば、距離Ｌｔが短い送信側では、オン抵抗が小さい。したがって、送信側に求められている高い挿入損失特性が得られる。一方、距離Ｌｒが長い受信側では、ゲートおよびコンタクト間が長く、その間のクロストークが少ない。したがって、受信側で求められている高いアイソレーション特性が得られる。
【発明の効果】
【０００９】
送信端子および受信端子に求められる特性に合致したＦＥＴを有する高周波半導体スイッチを達成できる。
【図面の簡単な説明】
【００１０】
【図１】高周波半導体スイッチの概略回路構成の一例を示す図である。
【図２】スイッチに含まれるＦＥＴの配線を示す概略平面図である。
【図３】図２の３−Ａ線および３−Ｂ線に沿って切ったＦＥＴの概略断面図である。
【発明を実施するための形態】
【００１１】
以下、添付した図面を参照して、本発明の実施形態を説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明の都合上誇張されており、実際の比率とは異なる場合がある。また、説明中の「〜上に形成する」という表現は、直接接触して設けられる場合だけでなく、他の物質を介して間接的に設けられる場合も含む。
【００１２】
図１は、高周波半導体スイッチの概略回路構成の一例を示す図である。
【００１３】
図１に示すように、高周波半導体スイッチ１０は、４つのシリーズスイッチ２０ａ〜ｄを含む。シリーズスイッチ２０ａ〜ｄは、アンテナ端子３０とＲＦ端子４０ａ〜ｄとの間に設けられる。シリーズスイッチ２０ａ〜ｄは、少なくとも一つの電界効果型トランジスタ５０（以下、ＦＥＴと呼ぶ）を含む。同じシリーズスイッチ２０ａ〜ｄに含まれる複数のＦＥＴ５０は、図示されるように、同時にゲートに電圧を印加できる。したがって、シリーズスイッチ２０ａ〜ｄ毎にゲートへの電圧の印加を切り替えることによって、アンテナ端子３０およびＲＦ端子４０ａ〜ｄ間の導通を制御できる。なお、ＦＥＴ５０には、（ボディにも電圧が印加されている。
【００１４】
図１に示す例においては、ＲＦ端子４０ａ〜ｄのうち、ＲＦ端子４０ａ、ｂが送信端子（ＴＸ）であり、ＲＦ端子４０ｃ、ｄが受信端子（ＲＸ）である。送受信端子は、たとえば、周波数分割複信方式のための異なる周波数の端子や、時分割複信方式のために所定時間毎に切り替えられるための端子である。
【００１５】
たとえば、シリーズスイッチ２０ａがオンにされ、他のシリーズスイッチ２０ｃ〜ｄがオフにされることにより、９００ＭＨｚの周波数の送信が実現され、シリーズスイッチ２０ｃがオンにされ、他のシリーズスイッチ２０ａ、ｂ、ｄがオフにされることにより、９００ＭＨｚの周波数の受信が実現される。シリーズスイッチ２０およびＲＦ端子４０の数は、送受信の方式や必要な多様性によって適宜増減できる。
【００１６】
図２はスイッチに含まれるＦＥＴの配線を示す概略平面図である。図２（Ａ）は送信端子側スイッチのＦＥＴの配線を示し、図２（Ｂ）は受信端子側スイッチのＦＥＴの配線を示す。図３は図２の３−Ａ線および３−Ｂ線に沿って切ったＦＥＴの概略断面図である。図３（Ａ）は送信端子側スイッチのＦＥＴの断面図であり、図３（Ｂ）は受信端子側スイッチのＦＥＴの断面図である。
【００１７】
図２（Ａ）および図３（Ａ）は、たとえば、図１のシリーズスイッチ２０ａにおいて、点線で囲まれたＦＥＴ５０ａを示し、図２（Ｂ）および図３（Ｂ）は、たとえば、図１のシリーズスイッチ２０ｃにおいて、点線で囲まれたＦＥＴ５０ｃを示す。
【００１８】
図２および図３に示すように、いずれのＦＥＴ５０ａ、ｃは、ＳＯＩ基板上に形成される。ある導電形（たとえばＰ形）のシリコン基板１００上に酸化シリコンの絶縁膜１１０が形成されている。絶縁膜１１０上の半導体層１２０には、基板とは異なる導電形（たとえばＮ形）のソース領域１３０およびドレイン領域１４０が形成されている。ソース領域１３０およびドレイン領域１４０間の半導体領域（ボディ）上には、酸化膜１５０を介して、ゲート１６０が形成されている。
【００１９】
ソース領域１３０上には、ソース配線１７０が形成されている。ソース領域１３０とソース配線１７０とは、ソースコンタクト１７２によって電気的に接続されている。ドレイン領域１４０上には、ドレイン配線１８０が形成されている。ドレイン領域１４０とドレイン配線１８０とは、ドレインコンタクト１８２によって電気的に接続されている。
【００２０】
図２および図３の（Ａ）と（Ｂ）とを比較する。ゲート１６０の幅は同じである。しかし、（Ａ）送信端子側のＦＥＴ５０ａのソースコンタクト１７２およびドレインコンタクト１８２間の間隔Ｌｔの方が、受信端子側のＦＥＴ５０ｃのソースコンタクト１７２およびドレインコンタクト１８２間の間隔Ｌｒよりも短い。
【００２１】
間隔Ｌｔが短い送信端子側ＦＥＴ５０ａでは、電流の経路が短いので、信号（電流）が流れた時のＦＥＴ内部の抵抗（オン抵抗）が小さい。オン抵抗による電圧低下も小さく、したがって、いわゆる挿入損失が小さい。一方、間隔Ｌｒが長い受信端子側ＦＥＴ５０ｃでは、電流の経路が長くなり挿入損失が大きいものの、ゲート１６０とソースコンタクト１７２またはドレインコンタクト１８２との距離が長い。コンタクト１７２、１８２がゲート１６０から離れている分、両者間でのクロストークが少なくなり、つまりアイソレーション特性が高くなる。
【００２２】
送信端子では、高電力の信号が印加されるので、挿入損失が少ないこと（挿入損失特性）が要求されている。一方、受信端子では、比較して低電力の信号が印加されるので、挿入損失特性は程々でもアイソレーション特性が要求されている。このような要求を考慮して、上述のように、送信端子側のＦＥＴ５０ａおよび受信端子側のＦＥＴ５０ｃのソースコンタクト１７２／ドレインコンタクト１８２間の距離を調節している。つまり、ソースコンタクト１７２／ドレインコンタクト１８２間の距離についての挿入損失特性とアイソレーション特性とのトレードオフ関係を考慮して、送信端子側ＦＥＴ５０ａでは距離Ｌｔを短くし、受信端子側ＦＥＤ５０ｃでは距離Ｌｒを長くしている。したがって、送信端子側ＦＥＴ５０ａでは、高い挿入損失特性が得られ、受信端子側ＦＥＴ５０ｃでは、高いアイソレーション特性が得られる。
【００２３】
なお、上記実施形態では、送信端子が２本で受信端子が２本の合計４本のＲＦ端子４０を用いる形態について説明した。しかし、送信端子および受信端子の数は上記実施形態に限定されない。本発明は、異なる端子にも適用できる。
【００２４】
また、図２に示されるように、ソースコンタクト１７２およびドレインコンタクト１８２は飛び石に配置されている。しかし、これに限定されない。ソース配線１７０またはドレイン配線１８０に沿って長く延びるコンタクトが形成されてもよい。
【符号の説明】
【００２５】
１０…高周波半導体スイッチ、
２０ａ〜ｄ…スイッチ、
３０…アンテナ端子、
４０ａ〜ｄ…ＲＦ端子、
１００…シリコン基板、
１１０…絶縁膜、
１２０…半導体層、
１３０…ソース領域、
１４０…ドレイン領域、
１５０…酸化膜、
１６０…ゲート、
１７０…ソース配線、
１７２…ソースコンタクト、
１８０…ドレイン配線、
１８２…ドレインコンタクト。
【図１】
0005735268.tif 000002
【図２】
0005735268.tif 000003
【図３】
0005735268.tif 000004