(57)【特許請求の範囲】
【請求項１】
受信信号をサンプリングして得られるデジタルデータの列を受け取り、前記デジタルデータの列のうち２つの連続するデジタルデータを用いて、内挿により第１のデータ切り替わり点の時間軸上の位置を算出すると共に、外挿により第２のデータ切り替わり点の時間軸上の位置を算出する位相検出器と、
前記第１のデータ切り替わり点の平均位置と瞬時位置とに基づいて前記デジタルデータの列からデータ判定値の列を抽出するデータ判定部と、
２つの連続するデジタルデータに挟まれた時間軸上の区間の内に、前記区間の直前の２つの連続するデジタルデータの外挿直線及び前記区間の直後の２つの連続するデジタルデータの外挿直線からそれぞれ求めた２つの前記第２のデータ切り替わり点が位置し且つ前記２つの外挿直線の傾きの符号が互いに異なる場合、前記データ判定部により抽出された前記データ判定値の列の前記区間に対応するデータ判定値を、外挿により推定されるデータ値で置き換えるデータ選択部
を含むことを特徴とするデータ復元回路。
【請求項２】
３つの連続するデジタルデータが０１０又は１０１である場合に孤立パルスを検出する系列判定部を更に含み、前記データ選択部は、前記系列判定部が孤立パルスを検出する場合、前記データ判定部により抽出された前記データ判定値を、前記系列判定部が検出した孤立パルスのデータ値で置き換えることを特徴とする請求項１記載のデータ復元回路。
【請求項３】
２つの連続するデジタルデータに挟まれた時間軸上の区間の内に、前記区間の直前の２つの連続するデジタルデータの外挿直線及び前記区間の直後の２つの連続するデジタルデータの外挿直線からそれぞれ求めた２つの前記第２のデータ切り替わり点が位置し且つ前記２つの外挿直線の傾きの符号が互いに異なる場合、孤立パルスを検出する孤立パルス判定部を更に含み、前記データ選択部は、前記孤立パルス判定部が孤立パルスを検出する場合、前記データ判定部により抽出された前記データ判定値の列の前記区間に対応するデータ判定値を、前記孤立パルス判定部が検出した孤立パルスのデータ値で置き換えることを特徴とする請求項１又は２記載のデータ復元回路。
【請求項４】
受信信号をサンプリングして得られるデジタルデータの列のうち２つの連続するデジタルデータを用いて、内挿により第１のデータ切り替わり点の時間軸上の位置を算出すると共に、外挿により第２のデータ切り替わり点の時間軸上の位置を算出し、
前記第１のデータ切り替わり点の平均位置と瞬時位置とに基づいて前記デジタルデータの列からデータ判定値の列を抽出し、
２つの連続するデジタルデータに挟まれた時間軸上の区間の内に、前記区間の直前の２つの連続するデジタルデータの外挿直線及び前記区間の直後の２つの連続するデジタルデータの外挿直線からそれぞれ求めた２つの前記第２のデータ切り替わり点が位置し且つ前記２つの外挿直線の傾きの符号が互いに異なる場合、前記データ判定値の列の前記区間に対応するデータ判定値を、外挿により推定されるデータ値で置き換える
各段階を含むことを特徴とするデータ復元方法。
【請求項５】
３つの連続するデジタルデータが０１０又は１０１である場合に孤立パルスを検出し、
前記データ判定値の列のデータ判定値を、前記検出された孤立パルスのデータ値で置き換えることを特徴とする請求項４記載のデータ復元方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願開示は、一般に電子回路に関し、詳しくはデータを復元するデータ復元回路及びデータ復元方法に関する。
【背景技術】
【０００２】
長距離で高速な信号伝送を可能とする高速インターフェースでは、一般に、送信器と受信器とは非同期で動作している。送信器と受信器との動作周波数が規格上同一であっても、互いに非同期であるために、周波数や位相のずれは避けられない。そこで受信器において、受信データからクロックを抽出（復元）し、この復元したクロックを用いてデータの０／１判定を正しく行う技術が用いられる。この技術は、ＣＤＲ（Clock and Data Recovery）と呼ばれる。トラッキングＣＤＲでは、受信データをサンプリングするサンプリングクロックの位相を受信データに基づき制御することにより、入力データの中心をサンプルしてデータを判定する。それに対しブラインドＣＤＲでは、サンプリングクロックの位相を制御することなく、非同期状態でサンプリングされたサンプル系列からデータを判定する。具体的には、まず受信信号のタイミングに依存しない固定のクロック信号のタイミングで、受信信号をＡＤＣ（アナログ・デジタル変換器）によりサンプリングする。そして例えば、サンプリングして得たデジタルデータの列を補間してゼロクロス点を求めることによりデータの遷移点を求め、このデータの遷移点に基づいてサンプルされたデータを取捨選択し、データ判定値を求める。
【０００３】
ブラインドＣＤＲの場合、送信データ中に現れる孤立パルスについては、以下に説明するように、受信器側でのデータ判定が誤る可能性がある。ここで孤立パルスとは、“０１０”又は“１０１”のデータ列のことをいう。ブラインドＣＤＲの場合、受信信号のタイミングに依存しない固定タイミングでサンプリングを行なうので、孤立パルスの中心データをそのＵＩ（Unit Interval）の中心位置でサンプルできることは少なく、多くの場合は前後の点をサンプルすることになる。
【０００４】
図１は、孤立パルスの受信データの一例を示す図である。図１において、受信信号ＲＳをサンプリングして得られたデータ点が丸印で示される。横方向が時間を示し、縦方向がデータ値（サンプリングした点のデジタルコードの値）を示す。ここでＺＣは、受信データのデジタルコードが値を取り得る範囲の略中心にある所定のコード値の位置（即ち信号の振幅中心）であり、データ値が０〜１の範囲にあると考える場合は０．５の値に相当する。
【０００５】
図１に示す例では、データ点Ｄａ及びＤｂが“０１０”の孤立パルスの中心のデータ“１”の近傍をサンプリングして得られた点である。受信信号ＲＳの波形が伝送路特性により鈍っているために、データ値“１”に対応する十分な信号振幅が得られておらず、また固定のサンプリングタイミングがデータ“１”の中心からずれているために、データ点Ｄａ及びＤｂのデータ値はＺＣ近傍となっている。なお以下の説明においてゼロクロス点とは、２つの隣接データ点間を補間して得られる線分と位置ＺＣとが交差するクロス点のことである。
【０００６】
ブラインドＣＤＲの場合、長い時間にわたっての受信データ中の複数のゼロクロス点の平均位置から求めたデータ中心の推定位置Ｐｐｉｃｋと、判定対象の１ＵＩにおける瞬時的なゼロクロス点の位置とを用いて、受信データのデータ判定を行なう。図１の例の場合、データ中心の推定位置Ｐｐｉｃｋが瞬時的なゼロクロス位置よりも右側にあるので、対応１ＵＩに割り当てるデータ判定値として、ゼロクロス点の右側のデータ点Ｄｂの２値判定値“１”が選択される。しかしながら、受信波形の更なる歪みや雑音等により、データ点Ｄａのデータ値が僅かにずれてデータ点Ｄａ’としてサンプリングされてしまう場合が考えられる。この場合、データ中心の推定位置Ｐｐｉｃｋが瞬時的なゼロクロス位置よりも左側にあるので、対応１ＵＩに割り当てるデータ判定値として、ゼロクロス点の左側のデータ点Ｄａ’の２値判定値“０”が選択される。その結果、受信データ中から孤立パルスが消失してしまう結果となる。
【０００７】
データ点Ｄａ及びＤｂのデータ値がＺＣ（０．５）近傍でなく、それぞれ“０”及び“１”に近い場合には、雑音等によりデータ値が多少ずれても、瞬時的なゼロクロス点の位置に大きな変化は生じず、データの誤判定となる可能性も低い。データ点Ｄａ及びＤｂのデータ値がＺＣ近傍となってしまうと、雑音等によりデータ値が少しずれただけで、瞬時的なゼロクロス点の位置が大きく変化し、データの誤判定となる可能性が高い。データ点Ｄａ及びＤｂのデータ値がＺＣ近傍となってしまうのは、孤立パルスのパルス波形が鈍りやすいこと、及び、ブラインドＣＤＲではサンプリングタイミングが固定であること、の両方に起因する。例えばトラッキングＣＤＲの場合、常にデータ中心をサンプリングするようにサンプリングクロックの位相を調整するので、例えば図１の例においてはＰｐｉｃｋの位置のあたりでサンプリングされる可能性が高い。従って、上記のような問題は発生することはない。
【０００８】
なお特許文献１では、受信サンプリング点の系列から“０１０”又は“１０１”の信号系列が検出された位置においては、ゼロクロス点位置と推定データ中心位置とに基づいて選択したデータ判定値ではなく、検出された孤立パルスの中心の値を選択する。これにより、データ判定における孤立パルスの起因する誤判定の問題を解消している。
【０００９】
図２は、孤立パルスの受信データの別の一例を示す図である。この例では、受信信号ＲＳの波形なまりが大きく、孤立パルスの中心データの前後をサンプリングしたデータ点Ｄａ及びＤｂのデータ値が共にＺＣ（０．５）を超えていない。この場合、データ点Ｄａ及びＤｂの２値判定値は共に“０”となるので、“０１０”又は“１０１”の孤立パルスの信号系列を検出することができない。従って、上記の特許文献１のように受信サンプリング点の系列から“０１０”又は“１０１”の信号系列を検出して補正する、という処理を実行できない。
【００１０】
受信データをＡＤＣによりサンプリングする際に等化処理を実行すれば、受信信号の波形なまりをある程度は解消することができる。しかしながら、クロック同期エラーやサンプリングクロックジッタ等の影響も考慮すると、図２のような状況を確実に回避するためには、受信信号を完全に元の送信信号の形に戻すに近い等化処理が要求される。そのような等化処理を実現するためには複雑なハードウェアが必要になり、コストの増加が著しくなる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１０−２３９３１１号公報
【特許文献２】特開２０１０−１３０３６６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
以上を鑑みると、孤立パルスを確実に検出して適切なデータ判定を実行できるデータ復元回路及びデータ復元方法が望まれる。
【課題を解決するための手段】
【００１３】
データ復元回路は、受信信号をサンプリングして得られるデジタルデータの列を受け取り、前記デジタルデータの列のうち２つの連続するデジタルデータを用いて、内挿により第１のデータ切り替わり点の時間軸上の位置を算出すると共に、外挿により第２のデータ切り替わり点の時間軸上の位置を算出する位相検出器と、前記第１のデータ切り替わり点の平均位置と瞬時位置とに基づいて前記デジタルデータの列からデータ判定値の列を抽出するデータ判定部と、２つの連続するデジタルデータに挟まれた時間軸上の区間の内に、前記区間の直前の２つの連続するデジタルデータの外挿直線及び前記区間の直後の２つの連続するデジタルデータの外挿直線からそれぞれ求めた２つの前記第２のデータ切り替わり点が位置し且つ前記２つの外挿直線の傾きの符号が互いに異なる場合、前記データ判定部により抽出された前記データ判定値の列の前記区間に対応するデータ判定値を、外挿により推定されるデータ値で置き換えるデータ選択部を含むことを特徴とする。
【００１４】
データ復元方法は、受信信号をサンプリングして得られるデジタルデータの列のうち２つの連続するデジタルデータを用いて、内挿により第１のデータ切り替わり点の時間軸上の位置を算出すると共に、外挿により第２のデータ切り替わり点の時間軸上の位置を算出し、前記第１のデータ切り替わり点の平均位置と瞬時位置とに基づいて前記デジタルデータの列からデータ判定値の列を抽出し、２つの連続するデジタルデータに挟まれた時間軸上の区間の内に、前記区間の直前の２つの連続するデジタルデータの外挿直線及び前記区間の直後の２つの連続するデジタルデータの外挿直線からそれぞれ求めた２つの前記第２のデータ切り替わり点が位置し且つ前記２つの外挿直線の傾きの符号が互いに異なる場合、前記データ判定値の列の前記区間に対応するデータ判定値を、外挿により推定されるデータ値で置き換える各段階を含むことを特徴とする。
【発明の効果】
【００１５】
本願開示の少なくとも１つの実施例によれば、孤立パルスを確実に検出して適切なデータ判定を実行できるデータ復元回路及びデータ復元方法が実現される。
【図面の簡単な説明】
【００１６】
【図１】孤立パルスの受信データの一例を示す図である。
【図２】孤立パルスの受信データの別の一例を示す図である。
【図３】データ復元回路の構成の一例を示す図である。
【図４】内挿位相検出器の動作を説明するための図である。
【図５】図３に示す系列判定部の構成の一例を示す図である。
【図６】図３に示す遷移モニタの動作を説明するための図である。
【図７】信号ｙ及び信号ｚの意味を説明するための図である。
【図８】外挿位相検出器の構成の一例を示す図である。
【図９】図３に示す孤立パルス判定部の構成の一例を示す図である。
【図１０】外挿パルス検出部のパルス検出条件を示す真理値表である。
【図１１】外挿パルス検出部の出力が１になる場合の波形の一例を示す図である。
【図１２】図３に示す系列演算部の構成の一例を示す図である。
【図１３】図３に示すデータ判定回路及び選択部の構成の一例を示す図である。
【図１４】データ復元回路の構成の第１の変形例を示す図である。
【図１５】系列判定部の構成の一例を示す図である。
【図１６】図１５に示す内挿パルス検出器の入出力信号の関係を示す真理値表である。
【図１７】図１５に示す内挿パルス検出器が検出する孤立パルスを模式的に示す図である。
【図１８】データ復元回路の構成の第２の変形例を示す図である。
【図１９】図１８の系列演算部の構成の一例を示す図である。
【図２０】図１８に示す位相検出器の構成の一例を示す図である。
【図２１】孤立パルス判定部の構成の一例を示す図である。
【発明を実施するための形態】
【００１７】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【００１８】
図３は、データ復元回路の構成の一例を示す図である。データ復元回路は、内挿位相検出器１０、位相フィルタ１１、加算器１２、シリアルパラレル変換器１３、外挿位相検出器１４、遷移モニタ１５、孤立パルス判定部１６、系列判定部１７、系列演算部１８、及びデータ判定回路及び選択部１９を含む。データ復元回路は更に、信号経路においてタイミングを調整して同期をとるための複数のフリップフロップ２０を含む。
【００１９】
図３及び以降の同様の図において、各ボックスで示される各機能ブロックと他の機能ブロックとの境界は、基本的には機能的な境界を示すものであり、物理的な位置の分離、電気的な信号の分離、制御論理的な分離等に対応するとは限らない。ハードウェアの場合、各機能ブロックは、他のブロックと物理的にある程度分離された１つのハードウェアモジュールであってもよいし、或いは他のブロックと物理的に一体となったハードウェアモジュール中の１つの機能を示したものであってもよい。ソフトウェアの場合、各機能ブロックは、他のブロックと論理的にある程度分離された１つのソフトウェアモジュールであってもよいし、或いは他のブロックと論理的に一体となったソフトモジュール中の１つの機能を示したものであってもよい。
【００２０】
データ復元回路への入力信号は、アナログデジタル変換器（ＡＤＣ）の出力であるデジタル信号である。このデジタル信号は、例えばクロック信号の立ち上がり及び立ち下がりにおいて、入力アナログ信号（データ）をアナログデジタル変換することにより生成されるデジタルコードの列である。例えば、入力アナログ信号は５Ｇビット／秒であり、クロック信号の周波数は５ＧＨｚである。この場合、クロック信号の立ち上がり及び立ち下がりにより、入力アナログ信号のデータ間隔（２００ｐｓ）である１ＵＩ（１ユニットインターバル）毎に２点のサンプリングがなされる。１ＵＩの端から端までを考えれば、１ＵＩ毎に３点のサンプル点が得られる。
【００２１】
図４は、内挿位相検出器１０の動作を説明するための図である。図２において、座標点２１乃至２３は、デジタルコードからなるデジタルデータの列において、連続する３つのデジタルデータに対応する。この３つのデジタルデータが１ＵＩ毎の３点のサンプル点に相当する。座標点２１の横方向の位置は第１のデジタルデータのサンプルタイミングに相当し、座標点２１の縦方向の位置は第１のデジタルデータの値に相当する。同様に、座標点２２の横方向の位置は第２のデジタルデータのサンプルタイミングに相当し、座標点２２の縦方向の位置は第２のデジタルデータの値に相当する。更に、座標点２３の横方向の位置は第３のデジタルデータのサンプルタイミングに相当し、座標点２３の縦方向の位置は第３のデジタルデータの値に相当する。
【００２２】
図３に示す内挿位相検出器１０は、受信信号をサンプリングして得られるデジタルデータの列を受け取り、デジタルデータの列のうち２つの連続するデジタルデータを用いて、内挿によりデータ切り替わり点の時間軸上の位置を算出する。具体的には、内挿位相検出器１０は、デジタルデータが値を取り得る範囲の略中心にある所定のコード値の位置ＺＣとデジタルデータの列を補間して得られる線分とが交差するクロス点（データ切り替わり点）の位置をデジタルデータの列から算出する。図４において、デジタルデータの列を補間して得られる線分２４及び線分２５が示される。線分２４は、座標点２１及び２２の間を線形補完することにより得られる。線分２５は、座標点２２及び２３の間を線形補完することにより得られる。デジタルデータが値を取り得る範囲は、例えばデジタルコードが５ビットの場合、０〜３１である。この場合、デジタルデータが値を取り得る範囲０〜３１の中心にあるコード値１５．５が位置ＺＣとなる。内挿位相検出器１０は、この位置ＺＣにある水平線と上記の補間により求めた線分とが交差するクロス点の位置ＰＩＮＳＴをデジタル計算により求める。なお上記中心のコード値としては、整数値（例えば１５又は１６）に丸めた値を用いてもよい。位置ＰＩＮＳＴは、当該ＵＩの左端からクロス点までの距離を所定のビット数で表現したものであってよい。
【００２３】
なお以下の説明においては、便宜上、位置ＺＣのコード値以上の値のデジタルデータを正（＋）とし、位置ＺＣのコード値以下の値のデジタルデータを負（−）とする。
【００２４】
図３に示す位相フィルタ１１は、フィルタ演算を実行することにより、上記のようにして求めたクロス点の位置ＰＩＮＳＴに基づいて、クロス点の時間的な平均位置Ｐａｖを求める。この平均位置Ｐａｖは、長い時間にわたっての受信デジタルデータ中の複数のゼロクロス点の平均位置である。加算器１２は、クロス点の時間的な平均位置Ｐａｖに０．５ＵＩを加算することにより、データ中心点の推定位置Ｐｐｉｃｋを求める。なお図４や以下の説明では、１ＵＩの長さを便宜的に１とする。この推定データ中心点位置Ｐｐｉｃｋは、後述するように、データ判定回路及び選択部１９においてデータ中心点を推定するために用いられる。
【００２５】
シリアルパラレル変換器１３は、デジタルデータ列を時間軸上で例えば１：１６にデマルチプレックスすることにより、１６個のデータを並列に出力する。その結果、シリアルパラレル変換器１３の出力は、１６個のデジタルデータが並列に出力されるデジタルデータの列となる。このデマルチプレクス処理により、１ビットの高速データをシリアルパラレル変換して１６ビット毎に纏め、１６ビットのパラレルデータである低速データを生成する。これにより、例えば５Ｇビット／秒のデータレートを６２５Ｍｂｐｓのデータレートに低下させ、以降のデジタル処理を容易に実現できる。なお１６ビットのパラレルデータは入力アナログ信号の８ＵＩ（ユニットインターバル）のデータに相当し、後段のデジタル処理では、この８ＵＩのデータを纏めてパラレルに処理してよい。シリアルパラレル変換器１３は更に、内挿位相検出器１０の出力である瞬時クロス点の位置ＰＩＮＳＴについても、時間軸上で例えば１：８にデマルチプレックスすることにより、８ＵＩに相当する８個のデータを並列に出力する。
【００２６】
なお上記のデータレートの変換は必ずしも必要な処理ではなく、デジタル処理が高速で実現できるのであればデータレートを落とす必要はない。また８ＵＩ毎の処理は単なる一例であり、任意の数のＵＩ毎に処理してよく、例えば４ＵＩ毎の処理であってもよいし、１ＵＩ毎の処理であってもよい。１６個のデジタルデータでの８ＵＩ、８個のデジタルデータでの４ＵＩ、或いは２個のデジタルデータでの１ＵＩの何れの場合であっても、前回の処理対象のデジタルデータの最後の１個が、次の処理対象のデジタルデータの最初の１個として用いられる。処理対象のパラレルデータのＵＩ数に関わらず、各ＵＩに対しては同一の処理が実行されるので、以下の説明では、１ＵＩ毎の処理の場合について説明する。
【００２７】
データ判定回路及び選択部１９のデータ判定回路（図１３の９０−１乃至９０−８）は、データ切り替わり点の平均位置と瞬時位置とに基づいてデジタルデータの列からデータ判定値の列を抽出する。具体的には、このデータ判定回路は、着目ＵＩに対する瞬時クロス点位置ＰＩＮＳＴ（データ切り替わり点の瞬時位置）を内挿位相検出器１０からシリアルパラレル変換器１３を介して受け取る。データ判定回路は更に、データ切り替わり点の平均位置に０．５を加算した推定データ中心点位置Ｐｐｉｃｋを加算器１２から受け取る。データ判定回路は更に、例えば図４に示す３つのサンプル点２１乃至２３に対応するデジタルデータをシリアルパラレル変換器１３から受け取る。
【００２８】
データ判定回路はまず、３つのサンプル点のデジタルデータのそれぞれを０又は１に２値判定することにより、３つのサンプル点のデータ判定結果を得る。なお１ＵＩの長さを便宜的に１とする。推定データ中心点位置Ｐｐｉｃｋが０より大きく１より小さい場合には、推定データ中心点位置Ｐｐｉｃｋをそのまま推定データ中心点位置として用いる。推定データ中心点位置Ｐｐｉｃｋが１以上の場合には、推定データ中心点位置Ｐｐｉｃｋから−１した値を推定データ中心点位置として用いる。更に推定データ中心点位置Ｐｐｉｃｋが０以下の場合には、推定データ中心点位置Ｐｐｉｃｋに＋１した値を推定データ中心点位置として用いる。この処理により、推定データ中心点位置が常に着目ＵＩの範囲内に存在することになる。
【００２９】
データ判定回路は更に、１ＵＩに対して３つのデータから１つのデータを特定するために、当該ＵＩ内に位置する推定データ中心点位置と当該ＵＩに対応する瞬時クロス点位置ＰＩＮＳＴとを参照する。基本的には、瞬時クロス点の位置をデータ境界と考え、データ境界の前側と後側のうちで、推定データ中心点位置が位置する側と同じ側にあるサンプル点のデータを選択すればよい。
【００３０】
例えば、図４に示す例では、着目１ＵＩに属する３つのデジタルデータの０／１判定結果であるバイナリデータは、サンプル点２１、２２、２３に対してそれぞれ０、１、１となる。またこの例では、サンプル点２１と２２との間に瞬時クロス点位置ＰＩＮＳＴがある。この場合、瞬時クロス点位置ＰＩＮＳＴの左側に推定データ中心点位置が属するのであれば、サンプル点２１のバイナリデータ０が復元データとして選択される。また瞬時クロス点位置ＰＩＮＳＴの右側に推定データ中心点位置が属するのであれば、サンプル点２２又は２３のバイナリデータ１が復元データとして選択される。
【００３１】
着目１ＵＩに属する３つのバイナリデータが全て１である場合、何れのデータを選択してもよく、何れを選択しても結果は同じである。３つのバイナリデータが全て０の場合も同様である。また着目１ＵＩに属する３つのバイナリデータがそれぞれ０、１、０である場合、真ん中のバイナリデータ１を常に選択してよい。３つのバイナリデータがそれぞれ１、０、１である場合も同様である。即ち、クロス点が２回現れる場合には、中心の値であるバイナリデータを常に選択してよい。
【００３２】
図５は、図３に示す系列判定部１７の構成の一例を示す図である。系列判定部１７は、符号回路３０、Ｄフリップフロップ３１乃至３３、及び孤立点判定回路３４を含む。符号回路３０は、入力デジタルデータの最上位ビットの値に応じて、デジタルデータの符号に相当する１又は０の値を出力する。例えばデジタルコードが５ビットの場合、デジタルデータが値を取り得る範囲０〜３１の中心にある位置ＺＣはコード値１５．５であり、ＺＣ以上の値のデジタルデータに対しては１を出力し、ＺＣ以上の値のデジタルデータに対しては０を出力してよい。Ｄフリップフロップ３１乃至３３は、符号回路３０の３つの連続する出力値をそれぞれ格納する。孤立点判定回路３４は、Ｄフリップフロップ３１乃至３３の格納値が“０１０”又は“１０１”である場合に、孤立パルス検出信号をアサートする。系列判定部１７からは、この孤立パルス検出信号が出力されるとともに、孤立パルス検出信号がアサートされたときの孤立パルス値（中心のデータ値）であるＤフリップフロップ３２の格納値が出力される。このようにして系列判定部１７は、３つの連続するデジタルデータが０１０又は１０１である場合に孤立パルスを検出する。
【００３３】
図６は、図３に示す遷移モニタ１５の動作を説明するための図である。図６は、遷移モニタ１５の入出力信号の真理値表を示す。遷移モニタ１５は、受信信号をサンプリングして得られるデジタルデータの列を受け取り、信号ｘ，ｙ，ｚを出力する。図６の真理値表において、Ｄ（０）及びＤ（１）は２つの連続するデジタルデータである。Ｄ（０）及びＤ（１）が両方ともに正（＋）である場合、及び、Ｄ（０）及びＤ（１）が両方ともに負（−）である場合、信号ｘは１となる。またＤ（０）及びＤ（１）が互いに異なる符号であるとき、信号ｘは０となる。信号ｙは、Ｄ（１）−Ｄ（０）の符号であり、Ｄ（１）＞Ｄ（０）のときに１となり、Ｄ（１）＜Ｄ（０）のときに０となる。信号ｚは、信号ｙとＤ（０）との排他的論理和である。なおこの場合、Ｄ（０）が正であれば１と考え、負であれば０と考えて、排他的論理和を計算する。
【００３４】
図７は、信号ｙ及び信号ｚの意味を説明するための図である。図７において、直線４１乃至４４の各々は、２つの連続するデジタルデータＤ（０）及びＤ（１）の外挿直線である。ここで外挿直線とは、２つの連続するデジタルデータを外挿する直線又は線分であり、２つの連続するデジタルデータに対応する２点の位置を通過し、２つの連続するデジタルデータに挟まれた時間軸上の区間の外の区間に延びる直線であるとする。上記の信号ｙは外挿直線の傾きの符号を示し、信号ｚはクロス点の位置が２つの連続するデジタルデータの左側と右側との何れの側にあるのかを示す。
【００３５】
外挿直線４１の場合、傾きが負（即ち信号ｙ＝０）であり、Ｄ（０）が負（０）であるので、信号ｚは０となる。この信号ｚ＝０は、クロス点がＤ（０）及びＤ（１）の左側に位置することを示す。外挿直線４２の場合、傾きが正（即ち信号ｙ＝１）であり、Ｄ（０）が正（１）であるので、信号ｚは０となる。この信号ｚ＝０は、クロス点がＤ（０）及びＤ（１）の左側に位置することを示す。外挿直線４３の場合、傾きが正（即ち信号ｙ＝１）であり、Ｄ（０）が負（０）であるので、信号ｚは１となる。この信号ｚ＝１は、クロス点がＤ（０）及びＤ（１）の右側に位置することを示す。外挿直線４４の場合、傾きが負（即ち信号ｙ＝０）であり、Ｄ（０）が正（１）であるので、信号ｚは１となる。この信号ｚ＝１は、クロス点がＤ（０）及びＤ（１）の右側に位置することを示す。
【００３６】
図３に示す外挿位相検出器１４は、受信信号をサンプリングして得られるデジタルデータの列を受け取り、デジタルデータの列のうち２つの連続するデジタルデータを用いて、外挿によりデータ切り替わり点の時間軸上の位置を算出する。具体的には、外挿位相検出器１４は、クロス点の位置がデジタルデータＤ（０）及びＤ（１）の右側又は左側の何れの側にあるのかを示す信号ｚの値に応じて、Ｄ（０）及びＤ（１）の何れか一方を選択し、その外側に延びる外挿直線を計算して外挿クロス点を計算する。
【００３７】
図８は、外挿位相検出器１４の構成の一例を示す図である。外挿位相検出器１４は、フリップフロップ５１、隣接点計算ユニット５２、セレクタ５３及び５４、及び位相検出器５５を含む。フリップフロップ５１は、２つの連続するデジタルデータＤ（０）及びＤ（１）のうちで時間的にタイミングが早いほうのデータＤ（０）を保持する。これにより、２つの連続するデジタルデータＤ（０）及びＤ（１）を同時並列に隣接点計算ユニット５２及びセレクタ５３に供給することができる。隣接点計算ユニット５２は、２Ｄ（０）−Ｄ（１）を計算することにより、Ｄ（０）の左隣のデータ値ｌ（−１）を計算する。隣接点計算ユニット５２は更に、２Ｄ（１）−Ｄ（０）を計算することにより、Ｄ（１）の右隣のデータ値ｌ（２）を計算する。データ値ｌ（−１）及びｌ（２）の位置が、図７に模式的に示されている。
【００３８】
セレクタ５３は、信号ｚが１であり右側を示す場合にＤ（１）を選択し、信号ｚが０であり左側を示す場合にＤ（０）を選択する。セレクタ５４は、信号ｚが１であり右側を示す場合にｌ（２）を選択し、信号ｚが０であり左側を示す場合にｌ（−１）を選択する。
【００３９】
位相検出器５５は、セレクタ５３及び５４により選択された２点間、即ちｌ（−１）とＤ（０）との間或いはＤ（１）とｌ（２）との間を内挿することにより、２つの連続するデジタルデータＤ（０）及びＤ（１）の外挿クロス位置を求める。この外挿クロス位置は、１ＵＩの半分が０．５であるとして、０から０．５の範囲内の位置を示す値となる。ｌ（−１）とＤ（０）との間或いはＤ（１）とｌ（２）との間を内挿してもクロス点が存在しないときは、外挿クロス位置として０．５以上の値、例えば１．０を出力してよい。
【００４０】
図９は、図３に示す孤立パルス判定部１６の構成の一例を示す図である。孤立パルス判定部１６は、外挿有効検出部６０、ＡＮＤ回路６１乃至６３、外挿パルス検出部６４、セレクタ６５、ＡＮＤ回路６６、ＸＯＲ回路６７、比較回路６８、セレクタ６９、及びフリップフロップ７０乃至７８を含む。孤立パルス判定部１６には、外挿位相検出器１４からの外挿クロス位置データ（外挿０クロス位相）が入力されるとともに、遷移モニタ１５からの信号ｘ，ｙ，ｚが入力される。
【００４１】
外挿有効検出部６０は、外挿クロス位置データが０から０．５の範囲内の位置を示す場合に１を出力し、それ以外の場合に０を出力する。ＡＮＤ回路６１は、２つの連続するデジタルデータが同符号である場合に１になる信号ｘと外挿有効検出部６０の出力とのＡＮＤ論理を演算する。ＡＮＤ回路６１の出力が１となるのは、図７に示す４つの場合のうちの何れかの場合のときであり、２つの連続するデジタルデータの外挿直線から求めたクロス点が当該２つの連続するデジタルデータに挟まれた時間軸上の区間の隣の区間に位置する場合である。
【００４２】
ＡＮＤ回路６２は、ＡＮＤ回路６１の出力と信号ｚとのＡＮＤ論理を演算する。ＡＮＤ回路６２の出力は、２つの連続するデジタルデータの外挿直線から求めたクロス点が当該２つの連続するデジタルデータに挟まれた時間軸上の区間の右隣の区間に位置する場合に１になり、それ以外の場合に０になる。即ち、２つの連続するデジタルデータに挟まれた時間軸上の区間の内に、当該区間の直前（左側）の２つの連続するデジタルデータの外挿直線から求めたクロス点が位置する場合に１になる。
【００４３】
ＡＮＤ回路６３は、ＡＮＤ回路６１の出力と信号ｚの反転値とのＡＮＤ論理を演算する。ＡＮＤ回路６３の出力は、２つの連続するデジタルデータの外挿直線から求めたクロス点が当該２つの連続するデジタルデータに挟まれた時間軸上の区間の左隣の区間に位置する場合に１になり、それ以外の場合に０になる。即ち、２つの連続するデジタルデータに挟まれた時間軸上の区間の内に、当該区間の直後（右側）の２つの連続するデジタルデータの外挿直線から求めたクロス点が位置する場合に１になる。
【００４４】
ＸＯＲ回路６７は、着目タイミングでのｙの値ｙ（０）とその２サイクル前のｙの値ｙ（２）との排他的論理和を計算する。ＸＯＲ回路６７の出力は、２つの連続するデジタルデータに挟まれた区間の直前の２つの連続するデジタルデータの外挿直線とその区間の直後の２つの連続するデジタルデータの外挿直線とで、傾きの符号が互いに異なる場合に１になり、それ以外の場合に０になる。
【００４５】
外挿パルス検出部６４は、ＸＯＲ回路６７の出力と、ＡＮＤ回路６２からの連続する２つの出力と、ＡＮＤ回路６３の出力とを入力データとして受け取る。外挿パルス検出部６４は、これらの入力データに基づいて、以下の２つの条件が同時に満たされていると判定する場合に出力を１にし、それ以外の場合に出力を０にする。第１の条件は、２つの連続するデジタルデータに挟まれた時間軸上の区間の内に、当該区間の直前の２つの連続するデジタルデータの外挿直線及び当該区間の直後の２つの連続するデジタルデータの外挿直線からそれぞれ求めた２つのクロス点が位置することである。第２の条件は、上記２つの外挿直線の符号が違いに異なる場合である。
【００４６】
図１０は、外挿パルス検出部６４のパルス検出条件を示す真理値表である。ＸＯＲ（ｙ（２），ｙ（０））が１である条件は、上記の第２の条件に相当する。またＬ（２）が１である条件は、２つの連続するデジタルデータに挟まれた時間軸上の区間の内に、当該区間の直前の２つの連続するデジタルデータの外挿直線から求めたクロス点が位置する条件である。またＥ（０）が１である条件は、２つの連続するデジタルデータに挟まれた時間軸上の区間の内に、当該区間の直後の２つの連続するデジタルデータの外挿直線から求めたクロス点が位置する条件である。Ｌ（２）の条件とＥ（０）の条件とを合わせて、上記の第１の条件となる。
【００４７】
図１１は、外挿パルス検出部６４の出力が１になる場合の波形の一例を示す図である。図１１に示されるのは、ある区間の直前の２つの連続するデジタルデータの外挿直線及び当該区間の直後の２つの連続するデジタルデータの外挿直線からそれぞれ求めた２つのクロス点が、当該区間に位置し、且つ、２つの外挿直線の符号が違いに異なる場合である。この場合、孤立パルスが当該区間に存在することになる。
【００４８】
図９に戻り、比較回路６８は、着目タイミングでの外挿クロス位置データとその２サイクル前の外挿クロス位置データとを比較して、比較結果に応じて０又は１を出力する。具体的には、着目タイミングでの外挿クロス位置データの方が小さい場合に出力は１となり、２サイクル前の外挿クロス位置データの方が小さい場合に出力は０となる。図１１において、着目タイミングでの外挿クロス位置データはｐＥｘｔ＿ｂであり、２サイクル前の外挿クロス位置データはｐＥｘｔ＿ａである。この図１１の例では、ｐＥｘｔ＿ｂの方が小さいので、比較回路６８の出力は１となる。この比較回路６８の出力の値により、外挿パルス検出部６４により検出された孤立パルスを割り当てる位置を決定する。具体的には、外挿クロス位置データの小さい方の側のデータ点に孤立パルスを割り当てる。図１１の例では、ｐＥｘｔ＿ｂの方が小さいので、Ｄ（２）のデータ点に孤立パルスを割り当てることになる。もしｐＥｘｔ＿ａの方が小さい場合には、Ｄ（１）のデータ点に孤立パルスを割り当てることになる。
【００４９】
図９に示すセレクタ６５は、比較回路６８の出力の値に応じて、外挿パルス検出部６４が検出した孤立パルスを出力するタイミングを調整する。比較回路６８の出力が０の場合（先のタイミングが選択される場合）は、孤立パルス検出を示すデータ値を、フリップフロップ７２を介することなく直ちにセレクタ６５から出力する。比較回路６８の出力が１の場合（後のタイミングが選択される場合）は、孤立パルス検出を示すデータ値を、フリップフロップ７２を介して１サイクル遅らせた後にセレクタ６５から出力する。セレクタ６９は、ｙ（２）をパルス中央値として出力するタイミングを、比較回路６８の出力の値に応じて調整する。ここでｙ（２）は、外挿直線の傾きの符号であり、孤立パルスの値（０又は１）に等しい値を有する。比較回路６８の出力が０の場合は、孤立パルスの値を、フリップフロップ７８を介することなく直ちにセレクタ６９から出力する。比較回路６８の出力が１の場合は、孤立パルスの値を、フリップフロップ７８を介して１サイクル遅らせた後に、セレクタ６９から出力する。なお比較回路６８の出力は、あるサイクルで外挿パルス検出部６４の出力が１になり孤立パルス検出された場合に、次のサイクルも保持するように設計してよい。
【００５０】
ＡＮＤ回路６６は、あるタイミンクでのセレクタ６５の出力とその１サイクル前のセレクタ６５の出力の反転値とのＡＮＤ論理を演算する。この計算により、孤立パルス検出が２サイクル連続して発生することを防いでいる。
【００５１】
図１２は、図３に示す系列演算部１８の構成の一例を示す図である。系列演算部１８は、セレクタ８０、ＯＲ回路８１、シリアルパラレル変換部８２、及びシリアルパラレル変換部８３を含む。セレクタ８０は、孤立パルス判定部１６からの外挿による孤立パルス検出信号−Ｅ及び系列判定部１７からの系列判定による孤立パルス検出信号−Ｉを選択信号として受け取る。この選択信号に基づいて、セレクタ８０は、孤立パルス判定部１６からの外挿による孤立パルスのパルス中央値−Ｅ及び系列判定部１７からの系列判定による孤立パルスのパルス中央値−Ｉの何れかを選択する。孤立パルス検出信号−Ｅが１であればパルス中央値−Ｅが選択され、孤立パルス検出信号−Ｉが１であればパルス中央値−Ｉが選択される。孤立パルス検出信号−Ｅ及び孤立パルス検出信号−Ｉの両方が０又は両方が１であれば、０が選択される。セレクタ８０の出力は、図３に示すシリアルパラレル変換器１３と同様に、シリアルパラレル変換部８２によりパラレルデータに変換される。このパラレルデータは、例えば８ＵＩに対応する１７ビットの孤立パルス中央値データＰｖａｌ［１６：０］である。ＯＲ回路８１は、孤立パルス検出信号−Ｅ及び孤立パルス検出信号−ＩのＯＲ論理を演算する。ＯＲ回路８１の出力は、図３に示すシリアルパラレル変換器１３と同様に、シリアルパラレル変換部８３によりパラレルデータに変換される。このパラレルデータは、例えば８ＵＩに対応する１７ビットの孤立パルス検出値データＰｄｅｔ［１６：０］である。
【００５２】
図１３は、図３に示すデータ判定回路及び選択部１９の構成の一例を示す図である。データ判定回路及び選択部１９は、データ判定回路９０−１乃至９０−８、セレクタ９１−１乃至９１−８、セレクタ９２−１乃至９２−８、折り返し回路９３、フリップフロップ９４、比較回路９５、及び比較回路９６を含む。
【００５３】
データ判定回路９０−１乃至９０−８は、クロス点の位置ＰＩＮＳＴ＿０乃至ＰＩＮＳＴ＿７とデータ中心点の推定位置Ｐｐｉｃｋとに基づいて、デジタルコードの列からデータ判定値の列を抽出する。具体的には、デジタルコードの列を２値判定することにより得られるバイナリデータＤＴ＿０乃至ＤＴ＿１６の列から、バイナリデータを取捨選択することにより、データ判定値の列が抽出される。
【００５４】
折り返し回路９３は、推定データ中心点位置Ｐｐｉｃｋが１未満の場合にＰｐｉｃｋをそのまま出力し、推定データ中心点位置Ｐｐｉｃｋが１以上の場合に、Ｐｐｉｃｋ−１を新たなＰｐｉｃｋとして出力する。なお推定データ中心点位置Ｐｐｉｃｋが０以下になる場合があれば、折り返し回路９３はＰｐｉｃｋ＋１を新たなＰｐｉｃｋとして出力してよい。この折り返し回路９３の処理により、推定データ中心点位置が常に着目ＵＩの範囲内に存在することになる。
【００５５】
データ判定回路９０−１乃至９０−８は、８つのＵＩにそれぞれ対応して設けられる。データ判定回路９０−１乃至９０−８の各々は、１ＵＩに対応する３つのバイナリデータ（０／１判定結果）から１つのバイナリデータを選択し、データ判定値として出力する。１ＵＩに対して１つのバイナリデータを選択する際には、当該ＵＩ内に位置する推定データ中心点位置Ｐｐｉｃｋと当該ＵＩに対応する瞬時クロス点の位置ＰＩＮＳＴとを参照する。前述のように、基本的には、瞬時クロス点の位置をデータ境界と考え、データ境界の前側と後側のうちで、推定データ中心点位置が位置する側と同じ側にあるサンプル点のデータを選択すればよい。着目１ＵＩに属する３つのバイナリデータが全て１である場合、何れのデータを選択してもよく、何れを選択しても結果は同じである。３つのバイナリデータが全て０の場合も同様である。また着目１ＵＩに属する３つのバイナリデータがそれぞれ０、１、０である場合、真ん中のバイナリデータ１を常に選択してよい。３つのバイナリデータがそれぞれ１、０、１である場合も同様である。
【００５６】
セレクタ９１−１乃至９１−８は、信号ＰＨＤＴ、孤立パルス中央値データＰｖａｌ［１６：０］、及び孤立パルス検出値データＰｄｅｔ［１６：０］に基づいて、孤立パルス又はデータ判定回路９０−１乃至９０−８からの出力の何れかを選択する。説明の為の一例として第１ＵＩのセレクタ９１−１に着目すると、信号（ＰＨＤＴ、Ｐｄｅｔ［２］、Ｐｄｅｔ［０］）の組み合わせが選択信号として供給される。ここで信号ＰＨＤＴは、比較回路９６により生成される信号であり、折り返し後のＰｐｉｃｋが０．５より大きいときに１になり、０．５以下のときに０になる。
【００５７】
選択信号（ＰＨＤＴ、Ｐｄｅｔ［２］、Ｐｄｅｔ［０］）が（１，１，＊）のときには、孤立パルス値Ｐｖａｌ［２］が選択される（“＊”はドントケア）。つまり、データ中心推定位置が１ＵＩの後半にあるときに、１ＵＩの右端のＰｄｅｔ［２］が１になり孤立パルス検出を示す場合、この孤立パルス値Ｐｖａｌ［２］を選択して出力する。選択信号（ＰＨＤＴ、Ｐｄｅｔ［２］、Ｐｄｅｔ［０］）が（１，０，＊）のときには、データ判定回路９０−１の出力が選択される。つまり、データ中心推定位置が１ＵＩの後半にあるときに、１ＵＩの右端のＰｄｅｔ［２］が０であり孤立パルス不存在を示す場合、データ判定回路９０−１の出力を選択して出力する。
【００５８】
選択信号（ＰＨＤＴ、Ｐｄｅｔ［２］、Ｐｄｅｔ［０］）が（０，＊，１）のときには、孤立パルス値Ｐｖａｌ［０］が選択される。つまり、データ中心推定位置が１ＵＩの前半にあるときに、１ＵＩの左端のＰｄｅｔ［０］が１になり孤立パルス検出を示す場合、この孤立パルス値Ｐｖａｌ［０］を選択して出力する。選択信号（ＰＨＤＴ、Ｐｄｅｔ［２］、Ｐｄｅｔ［０］）が（０，＊，０）のときには、データ判定回路９０−１の出力が選択される。つまり、データ中心推定位置が１ＵＩの前半にあるときに、１ＵＩの左端のＰｄｅｔ［０］が０であり孤立パルス不存在を示す場合、データ判定回路９０−１の出力を選択して出力する。
【００５９】
セレクタ９２−１乃至９２−８は、各ＵＩの中心の孤立パルス検出結果に基づいて、孤立パルス又はセレクタ９１−１乃至９１−８の出力の何れかを選択して出力する。セレクタ９２−１乃至９２−８の出力がデータ判定値ＤＥＣ＿ＤＴ［１］乃至ＤＥＣ＿ＤＴ［８］となる。説明の為の一例として第１ＵＩのセレクタ９２−１に着目すると、１ＵＩの中心においてＰｄｅｔ［１］が１になり孤立パルス検出を示す場合、この孤立パルス値Ｐｖａｌ［１］を選択して出力する。Ｐｄｅｔ［１］が０になり孤立パルス不存在を示す場合、セレクタ９１−１の出力を選択して出力する。
【００６０】
このようにして、セレクタ９１−１乃至９１−８及びセレクタ９２−１乃至９２−８はデータ選択部として機能し、データ判定回路９０−１乃至９０−８によるデータ判定値の代りに、孤立パルス値Ｐｖａｌを選択して出力する。即ち、データ判定回路９０−１乃至９０−８によるデータ判定値を、孤立パルス値Ｐｖａｌにより置き換える。ここで孤立パルス値Ｐｖａｌは、孤立パルス判定部１６においてデータ外挿により推定されるデータ値、或いは、系列判定部１７において系列判定により推定されるデータ値である。これにより、孤立パルス点を適切に検出して、データ復元結果に反映させることが可能となる。
【００６１】
なお８ＵＩ区間の一方の端のバイナリデータＤＴ＿０は、そのままデータ判定値ＤＥＣ＿ＤＴ［０］として追加出力される。これらのデータ判定値ＤＥＣ＿ＤＴ［０］乃至ＤＥＣ＿ＤＴ［８］に対して、適宜データの削除・追加を行なうことにより、送受信間のデータレートを調整する。受信データの総数を調整するために、フリップフロップ９４及び比較回路９５が設けられている。フリップフロップ９４は、前回の動作サイクルのＰｐｉｃｋを格納している。比較回路９５は、今回のサイクルのＰｐｉｃｋ及びフリップフロップ９４の出力（前回のサイクルのＰｐｉｃｋ）のそれぞれを固定値０．５と比較する。今回のサイクルのＰｐｉｃｋが０．５より小さく且つ前回のサイクルのＰｐｉｃｋが０．５より大きい場合、比較回路９５は第１の状態の指示信号ＤＥＣ＿ＤＴ＿ＮＵＭを生成する。また今回のサイクルのＰｐｉｃｋが０．５より大きく且つ前回のサイクルのＰｐｉｃｋが０．５より小さい場合、比較回路９５は第２の状態の指示信号ＤＥＣ＿ＤＴ＿ＮＵＭを生成する。指示信号ＤＥＣ＿ＤＴ＿ＮＵＭは例えば２ビットのバイナリデータであってよく、この２ビットにより、第１の状態、第２の状態、更には第１の状態でも第２の状態でもない第３の状態を指定することができる。データ中心点の推定位置Ｐｐｉｃｋが遅れる方向に推移する場合には、第１の状態の指示信号ＤＥＣ＿ＤＴ＿ＮＵＭが生成される。データ中心点の推定位置Ｐｐｉｃｋが早まる方向に推移する場合には、第２の状態の指示信号ＤＥＣ＿ＤＴ＿ＮＵＭが生成される。第３の状態の指示信号の場合は、データのスキップも追加もない場合に相当する。
【００６２】
図１４は、データ復元回路の構成の第１の変形例を示す図である。図１４において、図３と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図１４においては、図３の系列判定部１７の代りに系列判定部１７Ａが設けられている。系列判定部１７Ａは、遷移モニタ１５の出力信号ｘ，ｙに基づいて、孤立パルスを検出する。
【００６３】
図１５は、系列判定部１７Ａの構成の一例を示す図である。系列判定部１７Ａは、複数のフリップフロップ１００と内挿パルス検出器１０１を含む。複数のフリップフロップ１００はタイミング調整とデータ保持のためにもうけられる。内挿パルス検出器１０１は、信号ｘのあるタイミングでの値ｘ（２）及びその直前のサイクルでの値ｘ（３）に基づいて、孤立パルスを検出し、信号ｙの値ｙ（３）を孤立パルス値として出力する。
【００６４】
図１６は、図１５に示す内挿パルス検出器の入出力信号の関係を示す真理値表である。この真理値表に示されるように、内挿パルス検出器１０１は、ｘ（３）とｘ（２）とが両方共に０である場合、即ちクロス点が２区間続けて検出された場合に、孤立パルスを検出する。それ以外の場合には、孤立パルスを検出しない。孤立パルスの値（符号）はｙ（３）であり、パルス位置はＤ（１）即ち隣接２区間の中心である。
【００６５】
図１７は、図１５に示す内挿パルス検出器が検出する孤立パルスを模式的に示す図である。図１７に示すように、クロス点が２区間続けて存在する（即ちｘ（３）＝ｘ（２）＝０）の場合には、その２つの区間の境界のデータ点に孤立パルスが検出される。
【００６６】
図１８は、データ復元回路の構成の第２の変形例を示す図である。図１８において、図３と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図１８においては、図３の内挿位相検出器１０と外挿位相検出器１４とを纏めて位相検出器１１０とするとともに、図３の孤立パルス判定部１６と系列判定部１７とを纏めて孤立パルス判定部１１２としてある。それに伴い、セレクタ１１１を新たに設けると共に、図３の系列演算部１８に代えて系列演算部１８Ａが設けられる。
【００６７】
図１９は、図１８の系列演算部１８Ａの構成の一例を示す図である。系列演算部１８Ａは、シリアルパラレル変換器１２１及び１２２を含む。シリアルパラレル変換器１２１及び１２２は、孤立パルス判定部１１２からのパルス中央値及び孤立パルス検出信号を、それぞれ例えば８ＵＩに相当するパラレルデータに変換する。
【００６８】
図２０は、図１８に示す位相検出器１１０の構成の一例を示す図である。図２０において、図８と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図２０の位相検出器１１０は、図８の外挿位相検出器１４に対して、内挿位相検出を行なうためにセレクタ５６が追加されている。セレクタ５６は、２つの連続するデジタルデータに対して信号ｘの値が１となり、当該２つの連続するデジタルデータに挟まれた区間にクロス点が存在しないことを示す場合、セレクタ５３及び５４の出力を選択し、位相検出器５５に外挿を実行させる。セレクタ５６は更に、２つの連続するデジタルデータに対して信号ｘの値が０となり、当該２つの連続するデジタルデータに挟まれた区間にクロス点が存在することを示す場合、当該２つの連続するデジタルデータを選択し、位相検出器５５に内挿を実行させる。
【００６９】
図１８に示すセレクタ１１１は、２つの連続するデジタルデータに対して信号ｘの値が１となり、当該２つの連続するデジタルデータに挟まれた区間にクロス点が存在しない場合、無効値を選択して出力する。セレクタ１１１は更に、２つの連続するデジタルデータに対して信号ｘの値が０となり、当該２つの連続するデジタルデータに挟まれた区間にクロス点が存在することを示す場合、位相検出器１１０の出力を選択して出力する。これにより、内挿により検出されたクロス点のみを位相フィルタ１１に供給することができる。
【００７０】
図２１は、孤立パルス判定部１１２の構成の一例を示す図である。図２１において、図９と同一又は対応する構成要素は同一又は対応する番号で参照し、その説明は適宜省略する。図２１に示す孤立パルス判定部１１２は、図９に示す孤立パルス判定部１６の各要素に加え、セレクタ１３１、内挿パルス検出部１３２、ＯＲ回路１３３、及びフリップフロップ１３４及び１３５を含む。
【００７１】
内挿パルス検出部１３２は、図１５の構成と同様であり、あるタイミングでのｘとその直前のサイクルでのｘとが両方共に０である場合、即ちクロス点が２区間続けて検出された場合に、孤立パルス検出を示す１を出力する。それ以外の場合には、孤立パルスを検出しない。これにより孤立パルスが検出されると、内挿パルス検出部１３２の出力である１を選択信号として、セレクタ１３１が、検出された孤立パルスの値（符号）である適切なタイミングの信号ｙを選択して出力する。内挿パルス検出部１３２が内挿により孤立パルスを検出しない場合には、セレクタ１３１は外挿パルスの結果を出力する。ＯＲ回路１３３は、外挿による孤立パルス検出結果と内挿による孤立パルス検出結果とのＯＲ論理をとり、その結果を出力する。
【００７２】
このように図１８に示す構成では、内挿位相検出器１０と外挿位相検出器１４とを纏めて位相検出器１１０とするとともに、孤立パルス判定部１６と系列判定部１７とを纏めて孤立パルス判定部１１２とすることで、更なる回路規模の削減をはかることができる。
【００７３】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【符号の説明】
【００７４】
１０  内挿位相検出器
１１  位相フィルタ
１２  加算器
１３  シリアルパラレル変換器
１４  外挿位相検出器
１５  遷移モニタ
１６  孤立パルス判定部
１７  系列判定部
１８  系列演算部
１９  データ判定回路及び選択部
【図１】
0005659921.tif 000002
【図２】
0005659921.tif 000003
【図３】
0005659921.tif 000004
【図４】
0005659921.tif 000005
【図５】
0005659921.tif 000006
【図６】
0005659921.tif 000007
【図７】
0005659921.tif 000008
【図８】
0005659921.tif 000009
【図９】
0005659921.tif 000010
【図１０】
0005659921.tif 000011
【図１１】
0005659921.tif 000012
【図１２】
0005659921.tif 000013
【図１３】
0005659921.tif 000014
【図１４】
0005659921.tif 000015
【図１５】
0005659921.tif 000016
【図１６】
0005659921.tif 000017
【図１７】
0005659921.tif 000018
【図１８】
0005659921.tif 000019
【図１９】
0005659921.tif 000020
【図２０】
0005659921.tif 000021
【図２１】
0005659921.tif 000022