(57)【特許請求の範囲】
【請求項１】
第１の閉ループを形成するように第１のクロスオーバーと接続される、第１の対の導体と、前記第１のクロスオーバーと、を含む第１の回転進行波発振器（ＲＴＷＯ）と、
第２の閉ループを形成するように第２のクロスオーバーと接続される、第２の対の導体と、前記第２のクロスオーバーと、を含む第２の回転進行波発振器（ＲＴＷＯ）と、を含み、
前記第２の閉ループは、前記第１の閉ループとほぼ同一の物理的領域を占有し、
前記第１および第２のクロスオーバーの前記導体は、前記クロスオーバーのインダクタンスが増加する十分な長さにわたって、離間され、互いに平行である、インターリーブ回転進行波発振器。
【請求項２】
前記第１の対の導体の第１の導体および前記第２の対の導体の第１の導体は、直接隣接し、
前記第１の対の導体の第２の導体および第２の対の導体の第２の導体は、直接隣接する、請求項１に記載のインターリーブ発振器。
【請求項３】
前記クロスオーバーの前記平行導体中を流れる任意の電流は、同一の方向に流れる、請求項１または２に記載のインターリーブ発振器。
【請求項４】
前記第１のクロスオーバーの前記導体は、互いの上に積み重ねられ、接地板上に共に配置され、
前記第２のクロスオーバーの前記導体は、互いの上に積み重ねられ、前記接地板上に共に配置され、
前記第１のクロスオーバーの前記導体および前記第２のクロスオーバーの前記導体は、互いに横方向に隣接する、請求項１〜３のいずれかに記載のインターリーブ発振器。
【請求項５】
前記第１および第２のクロスオーバーの前記導体は、接地板上に配置され、互いに横方向に隣接する、請求項１〜３のいずれかに記載のインターリーブ発振器。
【請求項６】
前記第１および第２のＲＴＷＯは、各ＲＴＷＯが低減された位相雑音を有するように、インピーダンスを介して互いに結合される、請求項１〜５のいずれかに記載のインターリーブ発振器。
【請求項７】
前記結合インピーダンスは、誘導性である、請求項６に記載のインターリーブ発振器。
【請求項８】
前記結合インピーダンスは、抵抗性である、請求項６に記載のインターリーブ発振器。
【請求項９】
前記第１および第２のＲＴＷＯは、それぞれが他方に位相ロックされるように、インピーダンスを介して互いに結合される、請求項１〜５のいずれかに記載のインターリーブ発振器。
【請求項１０】
第１の対の導体および第１のクロスオーバーを含む、第１の回転進行波発振器（ＲＴＷＯ）であって、前記第１の対の導体は、第１の閉ループを形成するように第１のクロスオーバーと接続される、第１の回転進行波発振器（ＲＴＷＯ）と、
第２の対の導体および第２のクロスオーバーを含む、第２のＲＴＷＯであって、前記第２の対の導体は、第２の閉ループを形成するように前記第２のクロスオーバーと接続される、第２のＲＴＷＯと、を含み、
前記第２の閉ループは、前記第１の閉ループと実質的に同一の領域を占有し、
前記第１および第２の対の導体は、それらが、互いによって生成される電磁（ＥＭ）場を共有するように、インターリーブされる、集積回路。
【請求項１１】
前記第１の対の導体の第１の導体および前記第２の対の導体の第１の導体は、直接隣接し、
前記第１の対の導体の第２の導体および第２の対の導体の第２の導体は、直接隣接する、請求項１０に記載の集積回路。
【請求項１２】
前記第２の対の導体の前記第１の導体は、第１の閉ループの一部において、前記第１の対の導体に平行して、かつ前記第１の対の導体間を走行し、前記第１の対の導体の前記第１の導体は、前記第２の閉ループの一部において、前記第２の対の導体に平行して、かつ前記第２の対の導体間を走行する、請求項１１に記載の集積回路。
【請求項１３】
前記第１のクロスオーバーの第１の導体は、前記第２のクロスオーバーの第１の導体に平行して走行し、前記第１のクロスオーバーの第２の導体は、前記第２のクロスオーバーの第２の導体に平行して走行し、前記第１のクロスオーバーの前記第１および第２の導体中の、および前記第２のクロスオーバーの前記第１および第２の導体中の任意の電流は、同一の方向に流れる、請求項１０〜１２のいずれかに記載の集積回路。
【請求項１４】
前記第１のクロスオーバーの前記第１および第２の導体は、互いの上に積み重ねられ、接地板上に共に配置され、
前記第２のクロスオーバーの前記第１および第２の導体は、互いの上に積み重ねられ、前記接地板上に共に配置され、
前記第１のクロスオーバーの前記第１および第２の導体ならびに前記第２のクロスオーバーの前記第１および第２の導体は、互いに横方向に隣接する、請求項１３に記載の集積回路。
【請求項１５】
前記第１のクロスオーバーの前記第１の導体は、前記第２のクロスオーバーの前記第１および第２の導体に横方向に隣接し、かつ前記第１および第２の導体間に配置され、前記第２のクロスオーバーの前記第１の導体は、前記第１のクロスオーバーの前記第１および第２の導体に横方向に隣接し、かつ前記第１および第２の導体間に配置され、前記第１のクロスオーバーの前記第１および第２の導体ならびに前記第２のクロスオーバーの前記第１および第２の導体は、接地板上に配置される、請求項１３に記載の集積回路。
【請求項１６】
前記第１および第２のＲＴＷＯは、インピーダンスを介して互いに結合される、請求項１０〜１５のいずれかに記載の集積回路。
【請求項１７】
前記結合インピーダンスは、誘導性である、請求項１６に記載の集積回路。
【請求項１８】
前記結合インピーダンスは、抵抗性である、請求項１６に記載の集積回路。
【請求項１９】
複数の進行波を生成するための方法であって、
第１の回転進行波発振器（ＲＴＷＯ）を用いて第１の進行波を生成することであって、前記第１のＲＴＷＯは、第１の対の導体および第１のクロスオーバーを含み、前記第１の対の導体は、第１の閉ループを形成するように前記第１のクロスオーバーと接続される、第１の進行波を生成することと、
第２のＲＴＷＯを用いて第２の進行波を生成することであって、前記第２のＲＴＷＯは、第２の対の導体および第２のクロスオーバーを含み、前記第２の対の導体は、前記第２の閉ループを形成するように前記第２のクロスオーバーと接続され、前記第２の閉ループは、前記第１の閉ループと実質的に同一の領域を占有する、第２の進行波を生成することと、を含み、
前記第１および第２の対の導体は、それらが、互いによって生成される電磁（ＥＭ）場を共有するように、インターリーブされる、方法。
【請求項２０】
前記第１および第２の進行波を生成することは、前記第１および第２のＲＴＷＯを位相ロックすることを含む、請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、回転進行波発振器に関し、より具体的には、かかる発振器のインダクタンス増大バージョンに関する。さらに、本発明は、導体の向上に関する。
【背景技術】
【０００２】
回転進行波発振器（ＲＴＷＯ）は、特許文献１に記載され、参照によりその全体が本明細書に組み込まれる。図１は、伝送線として機能する一対の導体、導体に接続される、クロスオーバー等の奇数の位相反転素子、および複数の再生素子を含む、発振器の一般的な配列を示す。図１において、伝送線は、導体１５ａおよび１５ｂならびに１つのクロスオーバー１９を含み、奇数のクロスオーバーが、伝送線上で発振を維持するために必要とされる。また、図１は、伝送線に沿って離間された位置で、かつ線の導体１５ａと１５ｂとの間に接続される、複数の再生素子２１も示す。再生素子は、線にエネルギーを供給して、小さな損失を補うことによって、線上に進行波を生成し、波を維持する。
【０００３】
図２は、一対の交差結合されたＣＭＯＳインバータである、再生素子の一実施形態を説明する。各インバータのｐチャネルトランジスタは、第１の電位ＶＤＤと伝送線の導体との間で接続される。各インバータのｎチャネルトランジスタは、伝送線のその同一の導体と第２の電位ＶＳＳとの間で接続される。各インバータにおいて、両方のトランジスタのゲートへの入力は、伝送線の他方の導体であり、そのため、インバータを交差結合する。波はそれらを通過するため、交差結合されたインバータは切り替わり、波にエネルギーを供給して、その振幅を維持する。再生素子が負性抵抗を示す限り、再生素子は、線上で進行波を開始し、維持する機能を行うことができる。例えば、特許文献２の再生デバイスは、必要とされる機能を行うことができる。
【０００４】
図３は、再生素子を線に接続するための１つの方法を示す。参照によりその全体が本明細書に組み込まれる、特許文献３に記載されるように、波は、インバータのドレインに到達する前にそれらのゲートに到達するため、そのような接続は、波の回転方向を偏らせる。これは、交差結合されたインバータに、波がちょうど出力部に到達したときに、それらが切り替えるのに必要な時間を与える。切り替えは慎重に時間決めされているため、再生素子は、発振器の周期を大きく乱さず、そのため、低い位相雑音につながる。
【０００５】
図４は、特許文献３に記載される、折り返し回転クロックを示す。折り返し回転クロックは、６つの折り返しおよび１つのクロスオーバーを有する。特許第’１８０号に記載されるように、折り返しは、波を特定の方向に偏らせるように再生素子への接続を行うための便利な方法を提供するという利点を有する。
【０００６】
図５は、進行波が特定の方向に進行するように偏るように、折り返された線上の再生素子の接続を詳細に示す。波が、ゲートに達した後にインバータのドレインに達する時間は、折り返しの長さによって決定されることに留意されたい。示される挿入図８６において、波は、インバータ９４のドレインである位置１０２に到達する前に、インバータ９４のゲートである位置１００に到達する。したがって、この配列は、折り返しの長さを、インバータの遅延に合わせることを可能にする。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許第６，５５６，０８９号明細書
【特許文献２】米国特許第７，５４５，２２５号明細書
【特許文献３】米国特許第７，２１８，１８０号明細書
【発明の概要】
【課題を解決するための手段】
【０００８】
本発明の一実施形態は、インターリーブ回転進行波発振器である。インターリーブ発振器は、第１の回転進行波発振器および第２の回転進行波発振器を含む。第１の回転進行波発振器（ＲＴＷＯ）は、第１の閉ループを形成するように第１のクロスオーバーと接続される、第１の対の導体と、第１のクロスオーバーと、を含む。第２の回転進行波発振器（ＲＴＷＯ）は、第２の閉ループを形成するように第２のクロスオーバーと接続される、第２の対の導体と、第２のクロスオーバーと、を含む。第２の閉ループは、第１の閉ループとほぼ同一の物理的領域を占有し、第１および第２のクロスオーバーの導体は、クロスオーバーのインダクタンスが増加する十分な長さにわたって、離間され、互いに平行である。
【０００９】
本発明の１つの利点は、発振器を動作させるために必要とされる電力が低減することである。
【００１０】
別の利点は、位相雑音が向上することである。
【００１１】
さらに別の利点は、インターリーブ発振器が自然に位相ロックされることである。
【００１２】
さらに別の利点は、複数の発振器に必要とされる領域が、単一の発振器に必要とされる領域を超えて実質的に増加しないことである。
【図面の簡単な説明】
【００１３】
本発明のこれらのおよび他の特徴、態様、および利点は、以下の発明を実施するための形態、添付の特許請求の範囲、および添付の図面に関して、より良く理解されるであろう。
【図１】回転進行波発振器の一般的な配列を示す。
【図２】一対の交差結合されたインバータである、再生デバイスの一実施形態を説明する。
【図３】再生デバイスを線に接続するための１つの方法を示す。
【図４】特許第７，２１８，１８０号に記載される、折り返し回転クロックを示す。
【図５】波を特定の方向に進行するように偏らせるように、折り返された線上の再生素子の接続を詳細に示す。
【図６】本発明の実施形態を示す。
【図７】本発明の第２の実施形態を示す。
【図８】図６の実施形態の断面図を示す。
【図９】図７の実施形態の断面図を示す。
【図１０Ａ】図６の実施形態の代表的な再生素子の配置を示す。
【図１０Ｂ】図６の実施形態の代表的な再生素子の配置を示す。
【図１１】第１または第２の実施形態の伝送線が閉ループを形成する、本発明の別の実施形態を示す。
【図１２】伝送線の一部の斜視図を示す。
【図１３】伝送線の一部の斜視図を示す。
【図１４】一対のインターリーブＲＴＷＯを含む、代替的なＲＴＷＯ配列を示す。
【図１５Ａ】一対の第１のＲＴＷＯに対する、明確さの理由で厚さゼロの線として表される導体Ａｐ、Ａｎを示す。
【図１５Ｂ】一対の第２のＲＴＷＯに対する、厚さゼロの線としての導体Ｂｐ、Ｂｎを示す。
【図１６Ａ】クロスオーバー領域における発振器の導体の配置を示す。
【図１６Ｂ】導体を近接して配置するための第１の方法を示す。
【図１６Ｃ】導体を近接して配置するための第２の方法を示す。
【発明を実施するための形態】
【００１４】
図６は、本発明の実施形態２００を示す。この実施形態において、回転進行波発振器の一対の伝送線導体の一部２０２は、進行波を運搬する。電流ＩＡは、一方の導体Ａ２０２中を流れ、電流ＩＢは、他方の導体Ｂ２０４中を流れる。電圧ＶＡＢ２０６は、２つの導体間に存在し、導体Ａは、線の上部セクション２０８でより正であり、導体Ｂは、線の中央セクション２１０でより正であり、導体Ａは、下部セクション２１２で再びより正であると想定される。したがって、図示される伝送線の一部は、２つのクロスオーバーを含む。一方のクロスオーバー２１４は、セクション２０８とセクション２１０との間で波の極性を反転させ、他方のクロスオーバー２１６は、セクション２１０と２１２との間で波の極性を反転させる。米国特許第６，５５６，０８９号で示唆されるように、互いへの導体間の結合クロスオーバーを最小化する代わりに、本発明におけるクロスオーバーは、クロスオーバーが伝送線の長さの大部分を占めるほどに、導体間の結合を最大化することを試みる。実際に、本発明において、目的は、図示される水平走行部Ｗ２２０の長さを、垂直走行部Ｌ２２２よりも大幅に長くすることである。一実施形態において、Ｗ／Ｌ比は、約３である。しかしながら、この比は、所望のインピーダンスならびに再生素子に対するゲートオフセット遅延を達成するために選択される設計パラメータである。水平および垂直走行部でループを形成する利点は、より小型で著しく長い伝送線がより狭い領域に適合することである。
【００１５】
図６に説明される実施形態の重要な特性は、領域２２４上の磁束Φが、図５に示される折り返しの領域８５上の磁束の４倍であることである。理由は、領域の周囲の電流は２倍大きく、ほぼ等しい電流ＩＡおよびＩＢが、セクション２０８および２１２の隣接する水平導体に加えられるためである。したがって、実施形態は、導体のインダクタンスを４倍増加させる。
【００１６】
伝送線のインダクタンスを増加させると、Ｌが線の単位長さ当たりの差動インダクタンスであり、Ｃが単位長さ当たりの差動キャパシタンスである、関係
0005815883.tif 000002
に従って、線のインピーダンスは増加する。例えば、インダクタンスを４の因数で増加させ、キャパシタンスは未変化のまま保持すると、インピーダンスは２の因数で増加する。線のより高いインピーダンスは、いくつかの非常に良好な効果を有する。１つの利点は、線上の波の電力は、半分の電流が導体間の所与の差動電圧に必要とされるため、２の因数で低減することである。別の効果は、位相雑音が約３ｄＢ向上することであり、これは、２倍の向上に等しい。位相雑音の向上は、係数Ｑ（Ｑ＝ωＬ／Ｒ）の向上に由来する。特に、インダクタンスの増大に起因して、単位長さ当たりのインダクタンスは、約４の因数で増加するが、線の直列抵抗は倍増する。これは、Ｑの倍増を引き起こし、したがって、位相雑音の低下を引き起こす。発振器の性能指数を、電力および位相雑音の積として定義することができる場合、図５の実施形態の性能指数における変化は、インダクタンスの増加とほぼ同一の約４倍である。
【００１７】
図８は、図６の実施形態の断面図４００を示す。導体Ａ４０２およびＢ４０４は、線がプリント基板に実装されるか、または集積回路に実装されるかに応じて、任意の簡便かつ適切な絶縁体４０８によって、接地板４０６から分離されるように示される。
【００１８】
図７は、本発明の第２の実施形態３００を示す。この実施形態において、ＡおよびＢ導体の水平走行部は、互いの上に積み重ねられ、クロスオーバーは、上部金属と下部金属との間の１つ以上のフィードスルーまたはビア３２４、３２６によって実装される。したがって、セクション３０８において、電流ＩＡを有する導体は、電流ＩＢを有する導体の左側かつ下を流れ、セクション３１０において、右側のＩＡを有する導体は、ＩＢを有する導体の上を流れる。
【００１９】
図９は、図７の実施形態の断面図を示す。この実施形態において、左側のＡ導体は、絶縁体上に配置され、絶縁体は、Ｂ導体上に配置される。右側のＢ導体は、同様に、Ａ導体上に配置される。両方の場合において、導体は、適切な絶縁体で接地板から絶縁される。
【００２０】
図１０Ａは、図６の実施形態の代表的な再生素子の配置を示す。図から明白なように、再生素子６０２、６０４は、線上を進行する波が特定の方向に進行しやすいように、Ａ導体２０２とＢ導体２０４との間に簡便に位置することができる。本発明の１つの利点は、再生素子の種々の実装の伝搬遅延に整合するように、水平導体の長さＬを選択することができることである。例えば、ｐ型トランジスタは、ｎ型トランジスタよりも遅いことは周知である。したがって、再生素子が、ＭＯＳまたはバイポーラトランジス等のｎ型デバイス内に実装された場合、水平導体の長さは、ｐ型デバイスが使用された場合よりも短くなり得る（図１０ＡのＬ＜図１０ＢのＬ’）。図１０Ａは、再生素子が、時間をあまり必要としないｎ型デバイスである場合を示す。図１０Ｂは、再生デバイス７０２、７０４が、比較的時間を必要とするｐ型デバイスである場合を示す。
【００２１】
いずれかの実施形態において、セクションの垂直走行部は、水平走行部と比べて異なる間隔を有する。これは、線の構成が同一である場合、垂直走行部のＺ０を水平走行部のＺ０と異ならせ、不整合点で反射を引き起こす。添字「ｈ」が水平走行部を指し、添字「ｖ」が垂直走行部を指す、インダクタンスの関係を、
0005815883.tif 000003
（増大に起因してｎは約４）とし、キャパシタンス間の関係を
0005815883.tif 000004
（相対距離に起因してｍ＜１）とする。その結果、インピーダンス間の関係は、
0005815883.tif 000005
となり、ｍがｎと異なる場合に著しい不整合の存在を示す。不整合を補正するには、ＣｈがＣｖより約ｎ倍大きくなるように、キャパシタンス間の関係を変化させなければならない。これを行うための１つの方法は、水平走行部の幅を増加させることによって、Ｃｈを増加させることである。別の方法は、幅を減少させ、したがって、垂直走行部のＣｖを減少させることである。当然ながら、両方の変更を行うこともできる。
【００２２】
図１１は、本発明の別の実施形態８００を示す。この実施形態において、上部および下部金属走行部は、図６または図７のものと同様のパターンを有するが、金属走行部が、示される環８０２等の閉ループを横切るように、垂直側は変更される。この配列は、閉ループの中心に、または中心近くに位置する回路が、発振器の他の配列と比べて歪みがほとんどまたは全くない回転発振器のより多くの位相タップにアクセスすることを可能にする。より多くの位相タップにアクセスすることは、回路が、例えば、２つの位相で動作する回路と比べて、より高速で効率的に動作することを可能にする。例えば、Ｎ位相タップにアクセス可能な周波数ｆで動作するクロックは、回路がＮ＊ｆで効率的に動作することを可能にする。
【００２３】
図１２は、金属走行部の一方が他方の金属走行部に重複する、伝送線の一部の斜視図を示す。重要なことに、重複部分の幅は、重複部分に対して直角な部分の幅よりも大きい。
【００２４】
図１３は、１つ以上のフィードスルー１０２４、１０２６が上部金属走行部を下部金属走行部に接続する、伝送線の一部の斜視図を示す。再び、重複部分の幅は、重複部分に対して直角なものよりも大きい。
【００２５】
（複数の発振器）
複数のＲＴＷＯは、図１４に従って実質的に同一の領域を占有し得る。この図において、２つの発振器は、各発振器の一方の導体の長さが、他方の発振器の２つの導体の長さに平行して、かつ２つの導体の長さの間を走行するように配置されるそれらの導体を有する。この配列において、発振器は、互いに「インターリーブされる」と言われる。各発振器の導体がそれぞれによって生成される電磁（ＥＭ）場を共有するように、それらが、ある所定の距離で離間され、かつごく近接して走行する限り、他の物理的な配列が可能である。図１４は、拡大縮小するために描かれているのではなく、ならびに導体の長さを示すためではなく、２つの発振器のインターリーブ示すにすぎないことに留意することが重要である。図１５Ａは、明確さの理由で厚さゼロの線として表される導体Ａｐ１０４６、Ａｎ１０４２を有する、図１４の２つの発振器の第１のＲＴＷＯを示す。図１５Ｂは、やはり厚さゼロの線として表される導体Ｂｐ１０４８、Ｂｎ１０４４を有する、図１４の２つのうちの第２のＲＴＷＯを示す。図１４のクロスオーバー領域１０４１において、導体ＡｐおよびＢｐは、それらをＡｐ’およびＢｐ’と接続する経路を有し、導体ＡｎおよびＢｎは、それらをＡｎ’およびＢｎ’と接続する経路を有する。
【００２６】
図１６Ａは、２つの発振器のクロスオーバー領域１０４１内の導体の新しい配置を示す。図１６において、Ａｐ１０４６導体およびＡｎ１０４２導体は、Ｂｐ１０４８導体およびＢｎ１０４４導体に平行して走行する。図１６において、クロスオーバー領域内の導体は、図６および図７に示されるものと同様に、クロスオーバー領域内の導体の結合が最大化されるように、発振器全体の導体の長さの大部分を含む。同一の方向に流れる導体中の電流では、結果として生じる磁束は導体を連結し、それらのインダクタンスを増加させる。
【００２７】
図１４、１５Ａ、１５Ｂは、明確さの理由で厚さゼロの線としての導体を示すが、実際には、導体は、物理的なある幅ｗおよび深さｄを有する。図１６Ｂおよび１６Ｃは、物理的な導体がどのように配列され得るかの断面図Ａ−Ａを示す。図１６Ｂにおいて、Ｂｐ１０４８物理的な導体は、Ｂｎ導体１０４４上に積み重ねられ、かつＡｐ物理的な導体１０４６は、Ａｎ物理的な導体１０４２上に積み重ねられ、各対は、接地板１０８２上に積み重ねられる。加えて、Ｂｐ導体１０４８およびＢｎ導体１０４４は、Ａｐ導体１０４６およびＡｎ導体１０４２に横方向に近接する。図１６Ｃにおいて、導体１０４２、１０４４、１０４６、１０４８は全て、互いに横方向に近接し、接地板１０８２上に積み重ねられる。
【００２８】
上述のように、インダクタンス増大を発生させるには、発振器のクロスオーバー領域内の導体電流は、同一の方向に流れなければならず、発振器が互いに位相ロックされることが必要とされる。各発振器が、発振器によって生成される磁場を介して、他方の発振器によって自然に影響されるため、位相ロックは自然に発生する。位相ロックおよび反時計方向に進行する波を有する各発振器では、以下の電圧差が生じる。
0005815883.tif 000006
さらに、電圧波が各発振器の一対の導体に沿って進行するとき、波は導体間の電圧を変化させるため、その波面もまた、導体に沿って電圧差を生じさせる。各導体の長さに沿った電圧差は、以下となり、
0005815883.tif 000007
ΔＶＡは、Ａｐ導体に沿った電圧差であり、ΔＶＢは、Ｂｐ導体に沿った電圧差である。式（１）からの導体間の電圧差と式（２）および（３）を組み合わせると、以下が得られ、
0005815883.tif 000008
これは、ＡｎおよびＢｎ導体にわたる電圧差に対する式である。
式（２）、（３）、（４）、および（５）は、以下を意味する。
0005815883.tif 000009
したがって、図１６Ａに示されるように、電流は、Ａｐ’からＡｐ、ＡｎからＡｎ’、Ｂｐ’からＢＰ、およびＢｎからＢｎ’に流れ、すなわち、全ての電流は、同一の方向に流れる。
【００２９】
上記のように、図１６Ｂおよび１６Ｃに示されるように、導体を互いに隣接して位置させると、インダクタンスは増加するが、増加の大きさは、図１６Ｂのｗおよびｄ等の実際の導体ジオメトリの強力な関数である。増加は、約
0005815883.tif 000010
から約
0005815883.tif 000011
に及ぶことができ、任意の数の発振器Ｎがこの様式でインターリーブされ得る。式が示すように、インターリーブ発振器の数が多いほど、インダクタンスの増加は大きい。
【００３０】
本明細書に記載されるインダクタンスの増加は、発振器の電力消費を低下させるという、重要な有益な効果につながる。理由は、
0005815883.tif 000012
に起因して、各発振器の導体のインダクタンスＬの増加は、各発振器の導体間を進行する波により遭遇されるインピーダンスＺをより大きくさせるためである。Ｖが各発振器の進行電圧波の大きさであり、Ｚが増加したインピーダンスである
0005815883.tif 000013
に起因して、より高いインピーダンスは、各発振器における電流を低下させ、したがって、各発振器により消費される電力Ｐを低下させる。
【００３１】
しかしながら、電力の低下に加えて、別の効果が発生する。上記の誘導性結合のインピーダンスである、小さいインピーダンスを介して、発振器のそれぞれが他方に結合するため、各発振器は、より低い位相雑音を有する。ＲＴＷＯ間の結合インピーダンスの場合、インピーダンスは、各ＲＴＷＯのインピーダンス内に効率的に吸収され、結合インピーダンスをほとんどゼロにさせる。これは、小さい結合インピーダンスほど各発振器に対する位相雑音の低減は大きくなるため、非常に望ましく、各発振器は、他方の１つ以上の発振器を安定化させるより大きな効果を有する。結合インピーダンスがゼロの場合、各発振器は、３ｄＢの位相雑音の低減を達成するであろう。したがって、本明細書に記載される設計は、この限界値に近づく。代替として、自然な誘導性結合に完全に依存するのではなく、設計者は、ビア等の電気／金属接続を発振器間に追加することによって、結合を強制することができる。
【００３２】
したがって、上記のように複数の発振器を配置することは、以下のいくつかの望ましい結果を達成する。（ａ）発振器は、互いに自然に位相ロックされるようになる。（ｂ）発振器は、より低い電力消費を有する。（ｃ）発振器は、低減された位相雑音を有する。および（ｄ）発振器は、単一の発振器とあまり変わらない領域しか占めない。
【００３３】
本発明は、そのある好ましいバージョンを参照してかなり詳細に記載されているが、他のバージョンも可能である。例えば、高周波数で、反射をもたらす伝送の不完全性を回避することが重要である。ある種類の不完全性は、方向を変える金属走行部の直角の角で発生する。これらの角で、金属走行部の幅は
0005815883.tif 000014
大きく、これは、金属走行部のインピーダンスを変える。方向を変えるためのより良い方法は、直角を丸角に変換するか、または２回４５度曲がることである。さらに別の方法は、角の金属走行部の一部を、距離が走行部の残りの部分と同一になるように除去することである。図１２および１３において、角９０６、１００６の一部を除去して、方向が変わる間、インピーダンスを相対的に一定に維持する。したがって、添付の特許請求項の精神および範囲は、本明細書に含まれる好ましいバージョンの記載に限定されるべきではない。
【図１】
0005815883.tif 000015
【図２】
0005815883.tif 000016
【図３】
0005815883.tif 000017
【図４】
0005815883.tif 000018
【図５】
0005815883.tif 000019
【図６】
0005815883.tif 000020
【図７】
0005815883.tif 000021
【図８】
0005815883.tif 000022
【図９】
0005815883.tif 000023
【図１０Ａ】
0005815883.tif 000024
【図１０Ｂ】
0005815883.tif 000025
【図１１】
0005815883.tif 000026
【図１２】
0005815883.tif 000027
【図１３】
0005815883.tif 000028
【図１４】
0005815883.tif 000029
【図１５Ａ】
0005815883.tif 000030
【図１５Ｂ】
0005815883.tif 000031
【図１６Ａ】
0005815883.tif 000032
【図１６Ｂ】
0005815883.tif 000033
【図１６Ｃ】
0005815883.tif 000034