(57)【特許請求の範囲】
【請求項１】
制御端子への入力電圧に基づいて、負荷に接続される接続ラインのオンオフ制御を行うスイッチング素子（１）と、
第１電源（３０）を電源として作動させられ、前記スイッチング素子（１）の前記制御端子の入力電圧印加を行う第１駆動回路（１０）と、
前記第１電源（３０）とは異なる第２電源（４０）を電源として作動させられ、前記第１駆動回路（１０）が作動させられていないときに、前記スイッチング素子（１）の前記制御端子の入力電圧印加を行う第２駆動回路（２０）と、を備えてなる負荷駆動装置において、
前記第１駆動回路（１０）には、前記スイッチング素子（１）の所定部位と電気的に接続される第１内部回路（１６）が備えられていると共に、前記第２駆動回路（２０）にも、前記スイッチング素子（１）の所定部位と電気的に接続される第２内部回路（２６）が備えられており、
前記第１駆動回路（１０）の前記第１内部回路（１６）と前記スイッチング素子（１）との間に、前記第２駆動回路（２０）が前記スイッチング素子（１）を制御するときに、前記第１内部回路（１６）と前記スイッチング素子（１）との間をオフすることで、前記第２内部回路（２６）と前記スイッチング素子（１）との接続点から前記第１内部回路（１６）への電流の回り込み防止する第１回り込み防止回路（１５）が備えられていると共に、
前記第２駆動回路（２０）の前記第２内部回路（２６）と前記スイッチング素子（１）との間に、前記第１駆動回路（１０）が前記スイッチング素子（１）を制御するときに、前記第２内部回路（２６）と前記スイッチング素子（１）との間をオフすることで、前記第１内部回路（１６）と前記スイッチング素子（１）との接続点から前記第２内部回路（２６）への電流の回り込み防止する第２回り込み防止回路（２５）が備えられ、
さらに、前記第１電源（３０）と前記第１駆動回路（１０）との間には、通常時に前記スイッチング素子（１）をオンオフ制御する際にオンされると共に、前記スイッチング素子（１）に接続される平滑コンデンサに蓄積された電荷を引き抜く緊急時の放電時にオフされる第１スイッチ（５０）が備えられており、
前記第２電源（４０）と前記第２駆動回路（２０）との間には、前記通常時に前記スイッチング素子（１）をオンオフ制御する際にオフされると共に、前記緊急時の放電時にオンされる第２スイッチ（６０）が備えられていることを特徴とする負荷駆動装置。
【請求項２】
前記第１回り込み防止回路（１５）は、
前記第１電源（３０）からの電源供給に基づいて定電流を生成する定電流源（１５ａ）と、
前記定電流源（１５ａ）の定電流の流れをオンオフする制御スイッチ（１５ｂ）と、
前記定電流源（１５ａ）から流される定電流に基づいて前記第１内部回路（１６）と前記スイッチング素子（１）との間のオンオフを制御するＭＯＳＦＥＴ（１５ｇ）と、
前記ＭＯＳＦＥＴ（１５ｇ）のゲートと所定電位とされる基準点との間に接続されたＰＮＰトランジスタ（１５ｅ）と、
前記ＰＮＰトランジスタ（１５ｅ）のベース−コレクタ間を参照電圧に固定する参照電圧回路（１５ｆ）とを有し、
前記第２駆動回路（２０）が前記スイッチング素子（１）を制御するときに、当該第１回り込み回路（１５）に備えられる前記制御スイッチ（１５ｂ）をオフして前記ＭＯＳＦＥＴ（１５ｇ）をオフすることで、前記第１内部回路（１６）と前記スイッチング素子（１）との間をオフし、
前記第２回り込み防止回路（２５）は、
前記第２電源（４０）からの電源供給に基づいて定電流を生成する定電流源（２５ａ）と、
前記定電流源（２５ａ）の定電流の流れをオンオフする制御スイッチ（２５ｂ）と、
前記定電流源（２５ａ）から流される定電流に基づいて前記第２内部回路（２６）と前記スイッチング素子（１）との間のオンオフを制御するＭＯＳＦＥＴ（２５ｇ）と、
前記ＭＯＳＦＥＴ（２５ｇ）のゲートと所定電位とされる基準点との間に接続されたＰＮＰトランジスタ（２５ｅ）と、
前記ＰＮＰトランジスタ（２５ｅ）のベース−コレクタ間を参照電圧に固定する参照電圧回路（２５ｆ）とを有し、
前記第１駆動回路（１０）が前記スイッチング素子（１）を制御するときに、当該第２回り込み回路（２５）に備えられる前記制御スイッチ（２５ｂ）をオフして前記ＭＯＳＦＥＴ（２５ｇ）をオフすることで、前記第２内部回路（２６）と前記スイッチング素子（１）との間をオフすることを特徴とする請求項１に記載の負荷駆動装置。
【請求項３】
前記第１回り込み防止回路（１５）に備えられる前記ＭＯＳＦＥＴ（１５ｇ）のゲートにはツェナーダイオード（１５ｃ）とＰＮＰトランジスタ（１５ｄ）が接続され、これらツェナーダイオード（１５ｃ）のツェナー降伏電圧とＰＮＰトランジスタ（１５ｄ）の順方向電圧Ｖｆによって前記ＭＯＳＦＥＴ（１５ｇ）のゲート−ソース間が固定されており、
前記第２回り込み防止回路（２５）に備えられる前記ＭＯＳＦＥＴ（２５ｇ）のゲートにもツェナーダイオード（２５ｃ）とＰＮＰトランジスタ（２５ｄ）が接続され、これらツェナーダイオード（２５ｃ）のツェナー降伏電圧とＰＮＰトランジスタ（２５ｄ）の順方向電圧Ｖｆによって前記ＭＯＳＦＥＴ（２５ｇ）のゲート−ソース間が固定されていることを特徴とする請求項２に記載の負荷駆動装置。
【請求項４】
前記第１内部回路（１６）および前記第２内部回路（２６）は、前記スイッチング素子（１）の所定部位として、前記スイッチング素子（１）の制御端子に接続されていることを特徴とする請求項１ないし３のいずれか１つに記載の負荷駆動装置。
【請求項５】
前記第１内部回路（１６）および前記第２内部回路（２６）は、
前記スイッチング素子（１）の制御端子であるゲートの電圧を監視するゲート電圧監視回路であり、
前記第１内部回路（１６）にて構成される前記ゲート電圧監視回路は、前記スイッチング素子のゲート電圧を分圧する分圧抵抗（１６ａ、１６ｂ）と、該分圧抵抗（１６ａ、１６ｂ）による分圧電圧値をゲート閾値電圧と大小比較するコンパレータ（１６ｃ）とを有し、該コンパレータ（１６ｃ）の電源供給が前記第１電源（３０）にて行われており、
前記第２内部回路（２６）にて構成される前記ゲート電圧監視回路も、前記スイッチング素子のゲート電圧を分圧する分圧抵抗（２６ａ、２６ｂ）と、該分圧抵抗（２６ａ、２６ｂ）による分圧電圧値をゲート閾値電圧と大小比較するコンパレータ（２６ｃ）とを有し、該コンパレータ（２６ｃ）の電源供給が前記第２電源（４０）にて行われていることを特徴とする請求項４に記載の負荷駆動装置。
【請求項６】
前記第１内部回路（１６）および前記第２内部回路（２６）は、前記スイッチング素子（１）の所定部位として、前記スイッチング素子（１）のセンス端子に接続されていることを特徴とする請求項１ないし５のいずれか１つに記載の負荷駆動装置。
【請求項７】
前記第１内部回路（１６）および前記第２内部回路（２６）は、
前記スイッチング素子（１）のセンス端子のセンス電圧を監視するセンス電圧監視回路であり、
前記第１内部回路（１６）にて構成される前記センス電圧監視回路は、前記スイッチング素子のセンス電圧をセンス閾値電圧と大小比較するコンパレータ（１６ｄ）を有し、該コンパレータ（１６ｄ）の電源供給が前記第１電源（３０）にて行われており、
前記第２内部回路（２６）にて構成される前記センス電圧監視回路も、前記スイッチング素子のゲート電圧をセンス閾値電圧と大小比較するコンパレータ（２６ｄ）を有し、該コンパレータ（２６ｄ）の電源供給が前記第２電源（４０）にて行われていることを特徴とする請求項６に記載の負荷駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流の回り込み防止機能を有する負荷駆動装置に関するものである。
【背景技術】
【０００２】
従来、特許文献１において、直流電源の正側と負側との間に接続される平滑用コンデンサに蓄積された電荷を放電する際に、全スイッチング素子をオン状態にし、過電流になる前にスイッチング素子をオフにする技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２３２６２０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、スイッチング素子の駆動制御を行うことで平滑用コンデンサに蓄積された電荷を放電することが可能となるものの、スイッチング素子の駆動制御を行う駆動回路に対する電力の供給が絶たれるとスイッチング素子を駆動できずに放電も行えなくなるという問題がある。この問題を解決する方法として、通常時に作動する駆動回路（以下、通常時駆動回路という）とは別に放電時に作動する駆動回路（以下、放電時駆動回路という）を設け、これら二つの駆動回路に別々の電源から供給が行われるようにするという回路構成が考えられる。
【０００５】
ところが、二つの駆動回路から個別に出力する駆動信号によってスイッチング素子の駆動制御を行おうとすると、各駆動回路の接続点を通じて、一方の駆動回路から他方の駆動回路に電流が回り込む可能性がある。
【０００６】
これに対して、図５に示す回路構成を採用することで、一方の駆動回路から他方の駆動回路に電流が回り込むことを防止することが可能となる。この回路構成では、スイッチング素子としてＩＧＢＴ１００を用いており、ＩＧＢＴ１００を通常時駆動回路１１０と放電時駆動回路１２０にて駆動する。例えば、基本的には、通常時駆動回路１１０にてＩＧＢＴ１００を駆動し、緊急時には、通常時駆動回路１１０によるＩＧＢＴ１００の駆動を行わず、放電時駆動回路１２０を用いて確実にＩＧＢＴ１００を駆動する。
【０００７】
各駆動回路１１０、１２０は、駆動電圧生成回路１１１、１２１とオン側回路１１２、１２２およびオフ側回路１１３、１２３などを備えた構成とされ、別々の電源１３０、１４０からの電源供給に基づいて作動する。
【０００８】
具体的には、各駆動回路１１０、１２０は、駆動電圧生成回路１１１、１２１が電源１３０、１４０からの電源供給に基づいてＩＧＢＴ１００のゲートに対して印加する駆動電圧を生成している。駆動電圧生成回路１１１、１２１の出力端子とＩＧＢＴ１００のゲートとの間にオン側回路１１２、１２２が備えられており、オン側回路１１２、１２２によって駆動電圧生成回路１１１、１２１とＩＧＢＴ１００との間をオン（接続）すると、駆動電圧生成回路１１１、１２１で生成される駆動電圧がオン側回路１１２、１２２を介してＩＧＢＴ１００に印加され、ＩＧＢＴ１００が駆動される。また、ＩＧＢＴ１００のゲートと基準電位とされる基準点との間にオフ側回路１１３、１２３が接続され、オフ側回路１１３、１２３によってＩＧＢＴ１００のゲートと基準点との間をオン（接続）すると、ＩＧＢＴ１００のゲートに蓄積された電荷が基準点側に引き抜かれ、ＩＧＢＴ１００がオフされる。
【０００９】
このような構成において、オン側回路１１２、１２２とオフ側回路１１３、１２３との間に抵抗１１４ａ、１１４ｂ、１２４ａ、１２４ｂを配置し、抵抗１１４ａ、１２４ａと抵抗１１４ｂ、１２４ｂの間に駆動電圧生成回路１１１、１２１の出力端子を接続すると共に、オン側回路１１２、１２２と抵抗１１４ａ、１２４ａの間と電源１３０、１４０との間にスイッチ１５０、１６０を備えている。これらスイッチ１５０、１６０により、各駆動電源１３０、１４０とＩＧＢＴ１００をオンさせるためのオン側回路１１２、１２２との間をオンオフ制御できるようにしている。
【００１０】
そして、通常時駆動回路１１０によってＩＧＢＴ１００を駆動する際には、放電時駆動回路１２０のスイッチ１６０をオフする。これにより、ＩＧＢＴ１００のゲートに接続された各駆動回路１１０、１２０の接続点を通じて、オン側回路１２２やオフ側回路１２３を介して電源１４０側に電流が回り込もうとしても、抵抗１２４ａ、１２４ｂによって大きく減衰されることで、電流の回り込みを防止することが可能となる。逆に、放電時駆動回路１２０によってＩＧＢＴ１００を駆動する際には、通常時駆動回路１１０のスイッチ１５０をオフする。これにより、ＩＧＢＴ１００のゲートに接続された各駆動回路１１０、１２０の接続点を通じて、オン側回路１１２やオフ側回路１１３を介して電源１３０側に電流が回り込もうとしても、抵抗１１４ａ、１１４ｂによって大きく減衰されることで、電流の回り込みを防止することが可能となる。このようにして、電流の回り込みを防止することが可能となる。
【００１１】
しかし、各駆動回路１１０、１２０の電源１３０、１４０側を切り離して電流の回り込みを防止したとしても、ＩＧＢＴ１００のゲートから基準点や内部回路に電流が回り込む回路構成とされる場合があり、上記の構成では、このような場合における電流の回り込みを防止できない。このため、このような場合の電流の回り込みが防止できるようにすることが望まれる。
【００１２】
なお、ここではＩＧＢＴ１００のゲートからの電流の回り込みについて説明したが、ＩＧＢＴ１００の他の部位、例えばセンス端子などのように複数の駆動回路が共通して接続される接続点を有する構成においても、電流の回り込みが発生する可能性がある。
【００１３】
本発明は上記点に鑑みて、スイッチング素子の駆動を行う複数の駆動回路が備えられる場合において、複数の駆動回路とスイッチング素子との接続点を通じて、内部回路や基準点に電流が回り込むことを防止できる負荷駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するため、請求項１に記載の発明では、第１駆動回路（１０）には、スイッチング素子（１）の所定部位と電気的に接続される第１内部回路（１６）が備えられていると共に、第２駆動回路（２０）にも、スイッチング素子（１）の所定部位と電気的に接続される第２内部回路（２６）が備えられており、第１駆動回路（１０）の第１内部回路（１６）とスイッチング素子（１）との間に、第２駆動回路（２０）がスイッチング素子（１）を制御するときに、第１内部回路（１６）とスイッチング素子（１）との間をオフすることで、第２内部回路（２６）とスイッチング素子（１）との接続点から第１内部回路（１６）への電流の回り込み防止する第１回り込み防止回路（１５）が備えられていると共に、第２駆動回路（２０）の第２内部回路（２６）とスイッチング素子（１）との間に、第１駆動回路（１０）がスイッチング素子（１）を制御するときに、第２内部回路（２６）とスイッチング素子（１）との間をオフすることで、第１内部回路（１６）とスイッチング素子（１）との接続点から第２内部回路（２６）への電流の回り込み防止する第２回り込み防止回路（２５）が備えられ、さらに、第１電源（３０）と第１駆動回路（１０）との間には、通常時にスイッチング素子（１）をオンオフ制御する際にオンされると共に、スイッチング素子（１）に接続される平滑コンデンサに蓄積された電荷を引き抜く緊急時の放電時にオフされる第１スイッチ（５０）が備えられており、第２電源（４０）と第２駆動回路（２０）との間には、通常時にスイッチング素子（１）をオンオフ制御する際にオフされると共に、緊急時の放電時にオンされる第２スイッチ（６０）が備えられていることを特徴としている。
【００１５】
このように、電流の回り込みが発生し得る回り込み防止対象となる第１、第２内部回路（１６、２６）とスイッチング素子（１）との間に第１、第２回り込み防止回路（１５、２５）を配置している。そして、第１、第２駆動回路（１０、２０）のうち作動させられない側の回り込み防止回路（１５、２５）をオフすることで、回り込み防止対象となる内部回路（１６、２６）にスイッチング素子（１）の所定部位の電圧が印加されないようにしている。これにより、電流の回り込みが発生することを防止することが可能となる。
また、第１電源（３０）と第１駆動回路（１０）との間に第１スイッチ（５０）を備えると共に、第２電源（４０）と第２駆動回路（２０）との間に第２スイッチ（６０）を備えている。
通常時にスイッチング素子（１）をオンオフ制御する際には、第２駆動回路（２０）は作動させられない。このため、第２駆動回路（２０）の第２スイッチ（６０）がオフされる。これにより、スイッチング素子（１）に接続された各駆動回路（１０、２０）の接続点を通じて、電流が第２電源（４０）側に回り込もうとしても、電流の回り込みを防止することが可能となる。
また、緊急時の放電時には、第１駆動回路（１０）は作動させられなくなる。この場合には、第１駆動回路（１０）における第１スイッチ（５０）がオフさせられると共に第１回り込み防止回路（１５）がオフさせられる。したがって、電流が第１電源（３０）側に回り込もうとすることを防止できると共に、第１内部回路（１６）内で電流の回り込みが生じることを防止できる。
【００１６】
例えば、請求項２に記載したように、第１回り込み防止回路（１５）は、第１電源（３０）からの電源供給に基づいて定電流を生成する定電流源（１５ａ）と、定電流源（１５ａ）の定電流の流れをオンオフする制御スイッチ（１５ｂ）と、定電流源（１５ａ）から流される定電流に基づいて第１内部回路（１６）とスイッチング素子（１）との間のオンオフを制御するＭＯＳＦＥＴ（１５ｇ）と、ＭＯＳＦＥＴ（１５ｇ）のゲートと所定電位とされる基準点との間に接続されたＰＮＰトランジスタ（１５ｅ）と、ＰＮＰトランジスタ（１５ｅ）のベース−コレクタ間を参照電圧に固定する参照電圧回路（１５ｆ）とを有した構成とすることができる。この場合、第２駆動回路（２０）がスイッチング素子（１）を制御するときに、当該第１回り込み回路（１５）に備えられる制御スイッチ（１５ｂ）をオフしてＭＯＳＦＥＴ（１５ｇ）をオフすることで、第１内部回路（１６）とスイッチング素子（１）との間をオフする。また、第２回り込み防止回路（２５）も、第２電源（４０）からの電源供給に基づいて定電流を生成する定電流源（２５ａ）と、定電流源（２５ａ）の定電流の流れをオンオフする制御スイッチ（２５ｂ）と、定電流源（２５ａ）から流される定電流に基づいて第２内部回路（２６）とスイッチング素子（１）との間のオンオフを制御するＭＯＳＦＥＴ（２５ｇ）と、ＭＯＳＦＥＴ（２５ｇ）のゲートと所定電位とされる基準点との間に接続されたＰＮＰトランジスタ（２５ｅ）と、ＰＮＰトランジスタ（２５ｅ）のベース−コレクタ間を参照電圧に固定する参照電圧回路（２５ｆ）とを有した構成とすることができる。この場合、第１駆動回路（１０）がスイッチング素子（１）を制御するときに、当該第２回り込み回路（２５）に備えられる制御スイッチ（２５ｂ）をオフしてＭＯＳＦＥＴ（２５ｇ）をオフすることで、第２内部回路（２６）とスイッチング素子（１）との間をオフする。
【００１７】
請求項３に記載の発明では、第１回り込み防止回路（１５）に備えられるＭＯＳＦＥＴ（１５ｇ）のゲートにはツェナーダイオード（１５ｃ）とＰＮＰトランジスタ（１５ｄ）が接続され、これらツェナーダイオード（１５ｃ）のツェナー降伏電圧とＰＮＰトランジスタ（１５ｄ）の順方向電圧ＶｆによってＭＯＳＦＥＴ（１５ｇ）のゲート−ソース間が固定されており、第２回り込み防止回路（２５）に備えられるＭＯＳＦＥＴ（２５ｇ）のゲートにもツェナーダイオード（２５ｃ）とＰＮＰトランジスタ（２５ｄ）が接続され、これらツェナーダイオード（２５ｃ）のツェナー降伏電圧とＰＮＰトランジスタ（２５ｄ）の順方向電圧ＶｆによってＭＯＳＦＥＴ（２５ｇ）のゲート−ソース間が固定されていることを特徴としている。
【００１８】
このような構成とすることで、ソース基準としてＭＯＳＦＥＴ（１５ｇ、２５ｇ）が作動することになり、仮にノイズなどによりドレイン電圧変化が生じても、ＭＯＳＦＥＴ（１５ｇ、２５ｇ）が誤オフしてしまうことを防止することができる。
【００１９】
また、請求項４に記載したように、第１内部回路（１６）および第２内部回路（２６）が接続されるスイッチング素子（１）の所定部位として、スイッチング素子（１）の制御端子を挙げることができる。
【００２０】
例えば、請求項５に記載したように、第１内部回路（１６）および第２内部回路（２６）をスイッチング素子（１）の制御端子であるゲートの電圧を監視するゲート電圧監視回路とすることができる。この場合、第１内部回路（１６）にて構成されるゲート電圧監視回路は、スイッチング素子のゲート電圧を分圧する分圧抵抗（１６ａ、１６ｂ）と、該分圧抵抗（１６ａ、１６ｂ）による分圧電圧値をゲート閾値電圧と大小比較するコンパレータ（１６ｃ）とを有し、該コンパレータ（１６ｃ）の電源供給が第１電源（３０）にて行われるようにし、第２内部回路（２６）にて構成されるゲート電圧監視回路も、スイッチング素子のゲート電圧を分圧する分圧抵抗（２６ａ、２６ｂ）と、該分圧抵抗（２６ａ、２６ｂ）による分圧電圧値をゲート閾値電圧と大小比較するコンパレータ（２６ｃ）とを有し、該コンパレータ（２６ｃ）の電源供給が第２電源（４０）にて行われるようにすることができる。
【００２１】
このようなゲート電圧監視回路では、例えば第１駆動回路（１０）が作動させられて第２駆動回路（２０）が作動させられないときには、スイッチング素子（１）のゲートから第２内部回路（２６）のコンパレータ（２６ｃ）の電源とされる第２電源（４０）側に電流が回り込む可能性がある。このため、第２回り込み防止回路（２５）にてスイッチング素子（１）のゲートと第２内部回路（２６）との間をオフすることで、電流が回り込むことを防止することができる。
【００２２】
また、請求項６に記載したように、第１内部回路（１６）および第２内部回路（２６）が接続されるスイッチング素子（１）の所定部位として、スイッチング素子（１）のセンス端子を挙げることもできる。
【００２３】
例えば、請求項７に記載したように、第１内部回路（１６）および第２内部回路（２６）をスイッチング素子（１）のセンス端子のセンス電圧を監視するセンス電圧監視回路とすることができる。この場合、第１内部回路（１６）にて構成されるセンス電圧監視回路は、スイッチング素子のセンス電圧をセンス閾値電圧と大小比較するコンパレータ（１６ｄ）を有し、該コンパレータ（１６ｄ）の電源供給が第１電源（３０）にて行われるようにし、第２内部回路（２６）にて構成されるセンス電圧監視回路も、スイッチング素子のゲート電圧をセンス閾値電圧と大小比較するコンパレータ（２６ｄ）を有し、該コンパレータ（２６ｄ）の電源供給が第２電源（４０）にて行われるようにすることができる。
【００２４】
このようなゲート電圧監視回路では、例えば第１駆動回路（１０）が作動させられて第２駆動回路（２０）が作動させられないときには、スイッチング素子（１）のセンス端子から第２内部回路（２６）のコンパレータ（２６ｄ）の電源とされる第２電源（４０）側に電流が回り込む可能性がある。このため、第２回り込み防止回路（２５）にてスイッチング素子（１）のセンス端子と第２内部回路（２６）との間をオフすることで、電流が回り込むことを防止することができる。
【００２５】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１実施形態にかかる負荷駆動装置の回路構成を示した回路ブロック図である。
【図２】回り込み防止回路１５、２５と回り込み防止対象となる内部回路１６、２６の具体的な回路例を示した図である。
【図３】本発明の第２実施形態にかかる負荷駆動装置の回路構成を示した回路ブロック図である。
【図４】回り込み防止回路１５、２５と回り込み防止対象となる内部回路１６、２６の具体的な回路例を示した図である。
【図５】本発明者らが検討した負荷駆動装置の回路構成を示した回路ブロック図である。
【発明を実施するための形態】
【００２７】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００２８】
（第１実施形態）
本発明の第１実施形態について説明する。図１は、本実施形態にかかる負荷駆動装置の回路構成を示した回路ブロック図である。また、図２は、図１に示す負荷駆動装置に備えられる各部の詳細構成を示した回路図である。以下、これらの図を参照して、本実施形態にかかる負荷駆動装置について説明する。
【００２９】
図１に示すように、本実施形態の負荷駆動装置では、スイッチング素子としてＩＧＢＴ１を用いており、ＩＧＢＴ１のゲート電圧を制御することにより、ＩＧＢＴ１をオンオフ制御し、負荷への電力供給を制御している。例えば、ＩＧＢＴ１は、図示しない電力変換装置において、電池への充電を制御するために用いられる。電力変換装置は、例えば、電源に対して平滑用コンデンサが接続されている共に平滑用コンデンサに対して並列的にダイオードおよび電池を有する直列回路が接続された構成とされる。そして、ＩＧＢＴ１のコレクタが平滑用コンデンサとダイオードのアノードとの間に接続され、ＩＧＢＴ１がオフされている間は、平滑用コンデンサにて一定の充電電圧に保ちながら電池への充電を行い、ＩＧＢＴ１をオンすると、平滑用コンデンサに蓄積された電荷を引き抜くことで電池への充電を停止させる。このような電力変換装置における負荷となる電池への充電制御のスイッチング素子等として、本実施形態のＩＧＢＴ１を用いることができる。
【００３０】
なお、ここでは電力変換装置における電池への充電制御のスイッチング素子としてＩＧＢＴ１を適用する場合について説明したが、勿論、負荷への接続ラインのオンオフ制御を行う他の形態に適用されても良い。また、ここではＩＧＢＴ１のコレクタが電源側に接続され、エミッタがＧＮＤに接続される形態を例に挙げているが、エミッタが所定の電位とされる基準点に接続されても良い。すなわち、ＩＧＢＴ１のコレクタ側もしくはエミッタ側のいずれかに負荷が接続されるが、負荷がコレクタ側とエミッタ側のいずれに接続されるかで基準点の電位が変化する。例えば、ＩＧＢＴ１を複数個備えることでインバータを構成すれば、三相モータなどが負荷となり、三相それぞれの上アームもしくは下アームとして図１に示す負荷駆動装置を適用することができる。図１に示す負荷駆動装置が上アームとして適用されるものであれば、ＩＧＢＴ１のコレクタが電源に接続され、エミッタが三相モータに接続される。また、図１に示す負荷駆動装置が下アームとして適用されるものであれば、ＩＧＢＴ１のコレクタが三相モータに接続され、エミッタがＧＮＤに接続される。このため、エミッタの接続先に応じて基準点の電位が変化することになる。
【００３１】
図１に示すように、負荷駆動装置では、ＩＧＢＴ１を通常時駆動回路１０と放電時駆動回路２０にて駆動する。通常時駆動回路１０と放電時駆動回路２０は、同じ回路構成とされており、双方共に、ＩＧＢＴ１のオンオフ駆動を行うことができる構成とされている。例えば、通常時駆動回路１０にてＩＧＢＴ１を駆動し、緊急時には、通常時駆動回路１０によるＩＧＢＴ１の駆動を行わず、放電時駆動回路２０を用いてＩＧＢＴ１を駆動する。緊急時としては、負荷駆動装置を車載用に使用するような場合には、車両衝突時などが挙げられ、車両衝突時などに放電時駆動回路２０を用いて確実にＩＧＢＴ１を駆動することで、電池への充電がオフされるようにしている。
【００３２】
各駆動回路１０、２０は、駆動電圧生成回路１１、２１とオン側回路１２、２２およびオフ側回路１３、２３が備えられた構成とされている。各駆動回路１０、２０は、別々の電源３０、４０からの電源供給に基づいて作動し、各電源３０、４０が発生する電源電圧が各駆動回路１０、２０における駆動電圧生成回路１１、２１に印加されるようにしてある。各電源３０、４０からは、各駆動回路１０、２０に基本的には同じ電圧が印加されることで、各駆動回路１０、２０が作動させられることになるが、図１中には電源３０から駆動電圧生成回路１１に電圧Ｖａが印加され、電源４０から駆動電圧生成回路２１に電圧Ｖｂが印加されるものとして記載してある。
【００３３】
具体的には、各駆動回路１０、２０は、電源３０、４０からの電源供給に基づいて駆動電圧生成回路１１、２１でＩＧＢＴ１のゲートに対して印加する駆動電圧を生成している。駆動電圧生成回路１１の出力端子とＩＧＢＴ１のゲートとの間にオン側回路１２、２２が備えられており、オン側回路１２、２２によって駆動電圧生成回路１１、２１とＩＧＢＴ１との間をオン（接続）すると、駆動電圧生成回路１１、２１で生成される駆動電圧がオン側回路１２、２２を介してＩＧＢＴ１に印加され、ＩＧＢＴ１が駆動される。また、ＩＧＢＴ１のゲートと基準点との間にオフ側回路１３、２３が接続され、オフ側回路１３、２３によってＩＧＢＴ１のゲートと基準点との間をオン（接続）すると、ＩＧＢＴ１に蓄積された電荷が基準点側に引き抜かれ、ＩＧＢＴ１がオフされる。
【００３４】
例えば、オン側回路１２、２２やオフ側回路１３、２３は、スイッチング素子などによって構成される。そして、図示しないマイコンなどの制御手段からＩＧＢＴ１をオンすることを指令する駆動信号が入力されると、オン側回路１２、２２を構成するスイッチング素子がオンさせられると共にオフ側回路１３、２３を構成するスイッチング素子がオフさせられることで駆動電圧生成回路１１、２１が生成する駆動電圧をＩＧＢＴ１のゲートに印加する。これにより、ＩＧＢＴ１のゲート電圧が上昇し、ＩＧＢＴ１がオンさせられる。一方、図示しないマイコンなどの制御手段からＩＧＢＴ１をオフすることを指令する駆動信号が入力されると、オン側回路１２、２２を構成するスイッチング素子がオフさせられると共にオフ側回路１３、２３を構成するスイッチング素子がオンさせられることでＩＧＢＴ１のゲートに蓄積された電荷が引き抜かれる。これにより、ＩＧＢＴ１のゲート電圧が低下し、ＩＧＢＴ１がオフさせられる。
【００３５】
また、オン側回路１２、２２の入力端子と基準点との間には、抵抗１４ａ、１４ｂ、２４ａ、２４ｂが配置されている。これら抵抗１４ａ、２４ａと抵抗１４ｂ、２４ｂの間には、駆動電圧生成回路１１、２１の出力端子が接続されている。このため、オン側回路１２、２２の入力端子と基準点との間は、抵抗１４ａ、１４ｂ、２４ａ、２４ｂを介してフィードバックループを構成する。さらに、オン側回路１２、２２と抵抗１４ａ、２４ａの間と電源３０、４０との間にスイッチ５０、６０が備えられている。これら各スイッチ５０、６０により、各電源３０、４０とＩＧＢＴ１をオンさせるためのオン側回路１２、２２との間のオンオフを制御できるようにしており、スイッチ５０、６０がオンのときにはオン側回路１２、２２は電源３０、４０の電圧を受け、スイッチ５０、６０がオフのときにはオン側回路１２、２２は駆動電圧生成回路１１、２１で生成される駆動電圧を受ける。このため、スイッチ５０、６０のオンオフに伴ってオン側回路１２、２２への電力供給源を切り替えられるようにしてある。
【００３６】
さらに、本実施形態の負荷駆動装置には、回り込み防止回路１５、２５が備えられていると共に、回り込み防止対象となる内部回路１６、２６が備えられている。回り込み防止対象となる内部回路１６、２６は、駆動回路１０、２０のうちの一方が作動させられて他方が作動させられない場合において、作動させられている側から作動させられない側に電流の回り込みを発生させる可能性がある回路である。回り込み防止回路１５、２５は、この回り込み防止対象となる内部回路１６、２６のハイサイド側に配置され、回り込み防止対象となる内部回路１６、２６への電流の回り込みを防止する。
【００３７】
図２は、これら回り込み防止回路１５、２５と回り込み防止対象となる内部回路１６、２６の具体的な回路例を示した図である。なお、図２では、回り込み防止回路１５、２５と回り込み防止対象となる内部回路１６、２６の各部について両方の符号を付してあるが、同様の回路によって構成されているからであり、実際には各駆動回路１０、２０にそれぞれ別構成として備えられている。
【００３８】
図２（ａ）に示すように、回り込み防止回路１５、２５は、定電流源１５ａ、２５ａ、制御スイッチ１５ｂ、２５ｂ、ツェナーダイオード１５ｃ、２５ｃ、第１トランジスタ１５ｄ、２５ｄ、第２トランジスタ１５ｅ、２５ｅ、参照電圧回路１５ｆ、２５ｆ、ＭＯＳＦＥＴ１５ｇ、２５ｇおよび抵抗１５ｈ、２５ｈを備えた構成とされている。
【００３９】
定電流源１５ａ、２５ａは、各駆動回路１０、２０それぞれの電源３０、４０からの電源供給に基づいて定電流を生成する。制御スイッチ１５ｂ、２５ｂは、定電流源１５ａ、２５ａからＭＯＳＦＥＴ１５ｇ、２５ｇのゲートへの電流供給経路をオンオフするもので、制御信号に基づいてオンオフ制御される。制御スイッチ１５ｂ、２５ｂは、制御信号がハイレベルのときにオンされると共にローレベルのときにオフされる。制御信号は、図示しないマイコンから出力され、駆動回路１０、２０が作動させられるときにはハイレベル、作動させられないときにはローレベルになる。
【００４０】
ツェナーダイオード１５ｃ、２５ｃおよび第１トランジスタ１５ｄ、２５ｄは、ＭＯＳＦＥＴ１５ｇ、２５ｇのゲート−ソース間電圧をクランプする役割を果たす。すなわち、ツェナーダイオード１５ｃ、２５ｃのツェナー降伏電圧とＰＮＰトランジスタで構成された第１トランジスタ１５ｄ、２５ｄのベース−エミッタ間電圧（つまり順方向電圧Ｖｆ）を加算した電圧値にゲート−ソース間電圧を固定している。
【００４１】
第２トランジスタ１５ｅ、２５ｅと参照電圧回路１５ｆ、２５ｆは、ＭＯＳＦＥＴ１５ｇ、２５ｇのゲート電圧を固定するためのものである。すなわち、ＰＮＰトランジスタにて構成された第２トランジスタ１５ｅ、２５ｅと参照電圧回路１５ｆ、２５ｆにて形成される参照電圧ｒｅｆを加算した電圧値にゲート電圧を固定できる。これにより、電源側の定電流が飽和することを防止でき、それによる回路の誤動作を防止できるようになっている。
【００４２】
ＭＯＳＦＥＴ１５ｇ、２５ｇは、ドレインおよびソースがそれぞれ回り込み防止回路１５、２５における入力端子ＩＮａと出力端子ＯＵＴａとして用いられる。このＭＯＳＦＥＴ１５ｇ、２５ｇがオンオフ制御させられることで、入力端子ＩＮａと出力端子ＯＵＴａのオンオフが制御され、回り込み防止回路１５、２５のオンオフが制御される。本実施形態の場合、ＭＯＳＦＥＴ１５ｇ、２５ｇは、ＮｃｈＭＯＳＦＥＴにて構成されており、定電流源１５ａ、２５ａからの電流供給に基づいてゲートに対して電荷が蓄積されるとオンさせられ、制御スイッチ１５ｂ、２５ｂがオフされて定電流源１５ａ、２５ａからの電流供給がオフされるとゲートに蓄積された電荷が引き抜かれてオフされる。
【００４３】
なお、抵抗１５ｈ、２５ｈは、ＭＯＳＦＥＴ１５ｇ、２５ｇをオフするときのゲート電圧固定用のプルダウン抵抗である。
【００４４】
また、図２（ｂ）に示すように、回り込み防止対象となる内部回路１６、２６としては、例えばゲート電圧監視回路が挙げられる。ゲート電圧監視回路では、ＩＧＢＴ１のゲート電圧を入力し、これを抵抗１６ａ、１６ｂ、２６ａ、２６ｂにて分圧した分圧電圧値をコンパレータ１６ｃ、２６ｃにてゲート閾値電圧ｒｅｆと大小比較することでゲート電圧監視を行っている。コンパレータ１６ｃ、２６ｃの電源供給は、各駆動回路１０、２０への電源供給を行っている電源３０、４０にて行われている。このゲート電圧監視回路では、例えば、ＩＧＢＴ１のゲート電圧の分圧電圧値がゲート閾値電圧ｒｅｆ未満のときにはローレベル、ゲート閾値電圧ｒｅｆ以上になるとハイレベルを出力することでゲート電圧を監視している。
【００４５】
ゲート電圧監視回路の場合、電源供給オフや車両の衝突などによって電源３０、４０のいずれか一方から印加される電圧が低下すると、図２（ｂ）中の矢印で示したように高電位側となるＩＧＢＴ１のゲート側から低電位となるコンパレータ１６ｃ、２６ｃの電源側に電流が回り込む可能性がある。このような回り込みを回り込み防止回路１５、２５によって防止する。
【００４６】
このような回路構成により、本実施形態にかかる負荷駆動装置が構成されている。なお、ここでは負荷駆動装置の基本構成のみを示したが、ＩＧＢＴ１の温度検出回路などのような他の回路構成が備えられていても良い。また、ＩＧＢＴ１にはセンス端子が備えられており、センス端子を通じて過電流検出を行うこともできる。このような回路を備えることもできる。
【００４７】
上記のような回路構成を有する負荷駆動装置は、以下のように作動する。
【００４８】
まず、通常時には、通常時駆動回路１０が作動させられることでＩＧＢＴ１のオンオフ制御が行われる。すなわち、通常時駆動回路１０のスイッチ５０がオンされ、マイコンなどの制御手段からＩＧＢＴ１をオンすることを指令する駆動信号が入力されると、オン側回路１２がオンさせられると共にオフ側回路１３がオフさせられる。これにより、電源３０からＩＧＢＴ１のゲートに対する電圧印加が行われてＩＧＢＴ１がオンされ、ＩＧＢＴ１を通じて図示しない平滑コンデンサからの電荷の引き抜きが行われ、電池への充電が停止させられる。また、マイコンなどの制御手段からＩＧＢＴ１をオフすることを指令する駆動信号が入力されると、オン側回路１２がオフさせられると共にオフ側回路１３がオンさせられる。これにより、ＩＧＢＴ１がオフされ、図示しない平滑コンデンサが所定電圧となるまで充電が行われると共に電池への充電が行われる。
【００４９】
そして、回り込み防止対象となる内部回路１６、２６がゲート電圧監視回路とされている場合には、ゲート電圧監視回路にてＩＧＢＴ１のゲート電圧が監視される。そして、ゲート電圧がゲート閾値電圧ｒｅｆ以上になったことが検出されると、例えばクランプ回路を作動させることでＩＧＢＴ１をクランプ電圧にクランプし、短絡などによる過電流の発生を防止する。
【００５０】
一方、通常時には、放電時駆動回路２０は作動させられない。このため、放電時駆動回路２０のスイッチ６０がオフされる。これにより、ＩＧＢＴ１のゲートに接続された各駆動回路１０、２０の接続点を通じて、オン側回路１２やオフ側回路１３を介して電流が電源４０側に回り込もうとしても、抵抗２４ａ、２４ｂによって大きく減衰されることで、電流の回り込みを防止することが可能となる。
【００５１】
さらに、通常時駆動回路１０における回り込み防止回路１５では、制御信号としてハイレベルが入力されることで制御スイッチ１５ｂがオンさせられ、定電流源１５ａからの定電流の供給に基づいてＭＯＳＦＥＴ１５ｇがオンさせられる。したがって、回り込み防止回路１５がオンさせられ、回り込み防止対象となる内部回路１６にＩＧＢＴ１のゲート電圧が入力されるようにできる。
【００５２】
このとき、ツェナーダイオード１５ｃおよび第１トランジスタ１５ｄによてゲート−ソース間電圧がクランプされるため、ソース基準としてＭＯＳＦＥＴ１５ｇが作動することになり、仮にノイズなどによりドレイン電圧変化が生じても、ＭＯＳＦＥＴ１５ｇが誤オフしてしまうことを防止することができる。ＩＧＢＴ駆動回路のように、高速スイッチングが行われる回路では、ドレイン電圧変化に対する誤オフは必要な特徴であり、高速スイッチングが行われてもＭＯＳＦＥＴ１５ｇが誤オフしないようにできる。また、ＭＯＳＦＥＴ１５ｇのゲート電圧は、第２トランジスタ１５ｅと参照電圧回路１５ｆとによってクランプされるため、電源側の定電流が飽和することを防止でき、それによる回路の誤動作も防止することができる。
【００５３】
一方、放電時駆動回路２０については、制御信号としてローレベルが入力されることで制御スイッチ２５ｂがオフさせられ、定電流源２５ａからの定電流の供給が停止されるため、ＭＯＳＦＥＴ２５ｇがオフさせられる。したがって、回り込み防止回路２５がオフさせられ、回り込み防止対象となる内部回路２６にＩＧＢＴ１のゲート電圧が入力されない。このため、回り込み防止対象となる内部回路２６がゲート電圧監視回路の場合に、電源供給オフによって電源４０から印加される電圧が低下しても、図２（ｂ）中の矢印で示したような電流の回り込みが生じることを防止できる。
【００５４】
また、緊急時の放電時には、上記通常時と同様の動作が放電時駆動回路２０によって行われ、通常時駆動回路１０は作動させられなくなる。この場合には、通常時駆動回路１０におけるスイッチ５０がオフさせられると共に回り込み防止回路１５がオフさせられる。したがって、オン側回路１２やオフ側回路１３を通じて電流が電源３０側に回り込もうとすることを防止できると共に、ＩＧＢＴ１のゲート電圧が回り込み防止対象となる内部回路１６に印加されないようにでき、内部回路１６内で電流の回り込みが生じることを防止できる。
【００５５】
なお、上記回路構成の場合、回り込み防止回路１５、２５に印加されるゲート電圧は第１、第２電源３０、４０の電源電圧Ｖａ、Ｖｂで制限される。このため、ＮｃｈＭＯＳＦＥＴにて構成されたＭＯＳＦＥＴ１５ｇ、２５ｇのソース電圧（出力端子ＯＵＴａの電位）は、電源電圧Ｖａ（またはＶｂ）−Ｖｓａｔ（定電流の飽和電圧）−Ｖｔ（ＭＯＳＦＥＴ１５ｇ、２５ｇの閾値電圧）までしか上がらない。したがって、これを満たすように使用する電圧範囲を調整している。
【００５６】
以上説明したように、本実施形態の負荷駆動装置では、電流の回り込みが発生し得る回り込み防止対象となる内部回路１６、２６とスイッチング素子であるＩＧＢＴ１との間に回り込み防止回路１５、２５を配置している。そして、駆動回路１０、２０のうち作動させられない側の回り込み防止回路１５、２５をオフすることで、回り込み防止対象となる内部回路１６、２６にスイッチング素子となるＩＧＢＴ１のゲート電圧が印加されないようにしている。これにより、各内部回路１６、２６内で電流の回り込みが発生することを防止することが可能となる。
【００５７】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態と異なる部位での電流の回り込みを防止するものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００５８】
図３は、本実施形態にかかる負荷駆動装置の回路構成を示した回路ブロック図である。また、図４は、図３に示す負荷駆動装置に備えられる各部の詳細構成を示した回路図である。以下、これらの図を参照して、本実施形態にかかる負荷駆動装置について説明する。
【００５９】
図３に示すように、本実施形態の負荷駆動装置の基本的なブロック構成は第１実施形態と同様であるが、本実施形態では、スイッチング素子のセンス端子に回り込み防止対象となる内部回路１６、２６が接続されている。そして、この内部回路１６、２６のハイサイド側には回り込み防止回路１５、２５が備えられており、センス端子を通じて内部回路１６、２６に電流の回り込みが発生することを防止している。
【００６０】
具体的には、ＩＧＢＴ１のセンス端子（エミッタ端子）は、ＩＧＢＴ１のメインセルのコレクタ−エミッタ間に流れるメイン電流を所定比で減衰させたセンス電流を流す。このセンス電流に基づいて、メイン電流が過電流になっていることを検出している。センス端子と基準点（ＧＮＤ）との間には抵抗２が接続されており、センス端子と抵抗２との間の電圧をセンス電圧として、回り込み防止回路１５、２５を介して内部回路１６、２６に入力されるようにしている。センス電圧は、センス電流の電流値によって変化することから、このセンス電位が過電流閾値を超えるとメイン電流が過電流になっていると検出することができる。
【００６１】
図４は、これら回り込み防止回路１５、２５と回り込み防止対象となる内部回路１６、２６の具体的な回路例を示した図である。なお、図４では、回り込み防止回路１５、２５と回り込み防止対象となる内部回路１６、２６の各部について両方の符号を付してあるが、同様の回路によって構成されているからであり、実際には各駆動回路１０、２０にそれぞれ別構成として備えられている。
【００６２】
図４（ａ）に示すように、回り込み防止回路１５、２５は、第１実施形態の図２（ａ）で示したものと同じ回路構成とされており、回り込み防止回路１５、２５がオンオフ制御されることにより、内部回路１６、２６への電圧印加をオンオフできるように構成されている。
【００６３】
図４（ｂ）に示すように、回り込み防止対象となる内部回路１６、２６としてセンス電圧監視回路が適用されている。センス電圧監視回路では、ＩＧＢＴ１のセンス端子と抵抗２との間のセンス電圧を入力し、これをコンパレータ１６ｄ、２６ｄにてゲート閾値電圧ｒｅｆと大小比較することでセンス電圧監視を行っている。コンパレータ１６ｄ、２６ｄの電源供給は、各駆動回路１０、２０への電源供給を行っている電源３０、４０にて行われている。このセンス電圧監視回路では、例えば、ＩＧＢＴ１のセンス電圧が過電流が発生すると想定される過電流閾値電圧ｒｅｆ未満のときにはローレベル、過電流閾値電圧ｒｅｆ以上になるとハイレベルを出力することでセンス電圧を監視している。
【００６４】
センス電圧監視回路の場合、電源供給オフや車両の衝突などによって電源３０、４０のいずれか一方から印加される電圧が低下すると、図４（ｂ）中の矢印で示したように高電位側となるＩＧＢＴ１のセンス端子側から低電位となるコンパレータ１６ｄ、２６ｄの電源側に電流が回り込む可能性がある。このような回り込みを回り込み防止回路１５、２５によって防止する。
【００６５】
このような回路構成により、本実施形態の負荷駆動装置が構成されている。このような負荷駆動装置も、基本的には、第１実施形態と同様の作動を行う。
【００６６】
そして、通常時には、通常時駆動回路１０における回り込み防止回路１５では、制御信号としてハイレベルが入力されることで制御スイッチ１５ｂがオンさせられ、定電流源１５ａからの定電流の供給に基づいてＭＯＳＦＥＴ１５ｇがオンさせられる。したがって、回り込み防止回路１５がオンさせられ、回り込み防止対象となる内部回路１６にセンス電圧が入力され、内部回路１６が構成するセンス電圧監視回路により、センス電圧に基づく過電流検出が行われる。
【００６７】
このときには、放電時駆動回路２０はオフされ、回り込み防止回路２５には制御信号としてローレベルが入力されることで制御スイッチ２５ｂがオフさせられ、定電流源２５ａからの定電流の供給が停止されるため、ＭＯＳＦＥＴ２５ｇがオフさせられる。したがって、回り込み防止回路２５がオフさせられ、回り込み防止対象となる内部回路２６にセンス電圧が入力されない。このため、回り込み防止対象となる内部回路２６がセンス電圧監視回路の場合に、電源供給オフによって電源４０から印加される電圧が低下しても、図４（ｂ）中の矢印で示したような電流の回り込みが生じることを防止できる。
【００６８】
また、放電時には、上記通常時と同様の動作が放電時駆動回路２０によって行われ、通常時駆動回路１０は作動させられなくなる。この場合には、通常時駆動回路１０における回り込み防止回路１５がオフさせられることで、センス電圧が回り込み防止対象となる内部回路１６に印加されないようにできる。したがって、内部回路１６内で電流の回り込みが生じることを防止できる。
【００６９】
以上説明したように、本実施形態の負荷駆動装置でも、電流の回り込みが発生し得る回り込み防止対象となる内部回路１６、２６のハイサイド側に回り込み防止回路１５、２５を配置している。そして、駆動回路１０、２０のうち作動させられない側の回り込み防止回路１５、２５をオフすることで、回り込み防止対象となる内部回路１６、２６にスイッチング素子となるＩＧＢＴ１のセンス電圧が印加されないようにしている。これにより、各内部回路１６、２６内で電流の回り込みが発生することを防止することが可能となる。
【００７０】
（他の実施形態）
上記各実施形態では、スイッチング素子としてＩＧＢＴ１を例に挙げて説明したが、他のスイッチング素子、例えばパワーＭＯＳＦＥＴなどを用いる場合についても、本発明を適用することができる。すなわち、ゲートなどの制御端子への入力電圧を制御することで、負荷に繋がる接続ラインのオンオフ制御を行うスイッチング素子であれば、他のスイッチング素子であっても構わない。
【００７１】
また、上記各実施形態では、内部回路１６、２６として、内部回路１６、２６内において電流の回り込みが発生する回路構成を例に挙げたが、内部回路１６、２６を通じて基準点に電流が回り込む回路構成とされることもある。この場合にも、その内部回路１６、２６のハイサイド側に回り込み防止回路１５、２５を配置することで、電流の回り込みを防止することが可能となる。
【００７２】
さらに、上記各実施形態を組み合わせ、第１実施形態のゲート電圧監視回路と第２実施形態のセンス電圧監視回路の両方が備えられる形態とされる場合にも、本発明を適用するができる。その場合、各内部回路１６、２６のハイサイド側に回り込み防止回路１５、２５を備えるようにすればよい。
【符号の説明】
【００７３】
１                              ＩＧＢＴ
２                              抵抗
１０                            通常時駆動回路（第１駆動回路））
１１、２１                      駆動電圧生成回路
１２、２２                      オン側回路
１３、２３                      オフ側回路
１４ａ、１４ｂ、２４ａ、２４ｂ  抵抗
１５、２５                      回り込み防止回路（第１、第２回り込み防止回路）
１５ａ、２５ａ                  定電流源
１５ｂ、２５ｂ                  制御スイッチ
１５ｃ、２５ｃ                  ツェナーダイオード
１５ｄ、２５ｄ、１５ｅ、２５ｅ  第１、第２トランジスタ
１５ｆ、２５ｆ                  参照電圧回路
１５ｈ、２５ｈ                  抵抗
１６、２６                      内部回路（第１、第２内部回路））
１６ａ、１６ｂ、２６ａ、２６ｂ  抵抗
１６ｃ、２６ｃ、１６ｄ、２６ｄ  コンパレータ
２０                            放電時駆動回路（第２駆動回路）
３０、４０                      第１、第２電源
５０、６０                      スイッチ
【図１】
0005834462.tif 000002
【図２】
0005834462.tif 000003
【図３】
0005834462.tif 000004
【図４】
0005834462.tif 000005
【図５】
0005834462.tif 000006