(57)【特許請求の範囲】
【請求項１】
第１アナログ受信ユニットと第１デジタル受信ユニットを含んだ第１無線アクセスシステム受信ユニットと、電圧制御発振器と、フェーズロックドループと、デジタルインターフェースとを具備してなる半導体集積回路であって、
前記第１アナログ受信ユニットは、ＲＦ受信信号をダウンコンバートすることによって第１アナログ受信信号を生成する第１受信ミキサと、前記第１アナログ受信信号を第１デジタル受信信号に変換する第１アナログ−デジタル変換器とを有し、
前記第１デジタル受信ユニットは、前記第１デジタル受信信号が入力端子に供給される第１デジタルフィルタを有し、
前記第１デジタル受信ユニットの前記第１デジタルフィルタの出力端子から生成される第１デジタルフィルタ受信出力信号は、前記デジタルインターフェースを介して、前記半導体集積回路の外部に出力可能とされ、
前記電圧制御発振器は前記第１受信ミキサに供給される第１受信ローカル信号のベースとなる発振出力信号を生成して、前記フェーズロックドループは前記電圧制御発振器から生成される前記発振出力信号の周波数を所望の周波数にロックするものであり、
前記第１無線アクセスシステム受信ユニットと前記電圧制御発振器と前記フェーズロックドループとは、第１システムによる第１ＲＦ受信信号の受信動作から第２システムによる第２ＲＦ受信信号の受信動作への切り替えが可能とされ、
前記切り替えでは、前記第１システムによる前記第１ＲＦ受信信号の前記受信動作に関して、前記第１アナログ受信ユニットの終了移行動作に続き、前記第１デジタル受信ユニットの終了移行動作が実行され、
前記切り替えでは、前記第２システムによる前記第２ＲＦ受信信号の前記受信動作のために、前記第１アナログ受信ユニットの開始移行動作と前記第１デジタル受信ユニットの開始移行動作とが実行され、
前記切り替えの前記第１デジタル受信ユニットの前記終了移行動作の期間において、前記フェーズロックドループは前記電圧制御発振器から生成される前記発振出力信号の周波数を前記第２システムの所望の周波数に一致するようにロック動作を開始する
ことを特徴とする半導体集積回路。
【請求項２】
請求項１において、
前記半導体集積回路は、第２アナログ受信ユニットと第２デジタル受信ユニットを含んだ第２無線アクセスシステム受信ユニットを更に具備し、
前記第２アナログ受信ユニットは、ＲＦ受信信号をダウンコンバートすることによって第２アナログ受信信号を生成する第２受信ミキサと、前記第２アナログ受信信号を第２デジタル受信信号に変換する第２アナログ−デジタル変換器とを有し、
前記第２デジタル受信ユニットは、前記第２デジタル受信信号が入力端子に供給される第２デジタルフィルタを有し、
前記第２デジタル受信ユニットの前記第２デジタルフィルタの出力端子から生成される第２デジタルフィルタ受信出力信号は、前記デジタルインターフェースを介して、前記半導体集積回路の前記外部に出力可能とされ、
前記電圧制御発振器は前記第１受信ミキサに供給される前記第１受信ローカル信号のベースとなる発振出力信号を生成して、前記フェーズロックドループは前記電圧制御発振器から生成される前記発振出力信号の周波数を前記第１システムの所望の周波数にロックし、
前記電圧制御発振器は前記第２受信ミキサに供給される第２受信ローカル信号のベースとなる発振出力信号を生成して、前記フェーズロックドループは前記電圧制御発振器から生成される前記発振出力信号の周波数を前記第２システムの所望の周波数にロックし、
前記第１無線アクセスシステム受信ユニットと前記電圧制御発振器と前記フェーズロックドループとは、前記第１システムによる前記第１ＲＦ受信信号の前記受信動作を実行可能とされ、
前記第２無線アクセスシステム受信ユニットと前記電圧制御発振器と前記フェーズロックドループとは、前記第２システムによる前記第２ＲＦ受信信号の前記受信動作を実行可能とされ、
前記第１無線アクセスシステム受信ユニットと前記第２無線アクセスシステム受信ユニットと前記電圧制御発振器と前記フェーズロックドループとは、前記第１システムによる前記第１ＲＦ受信信号の前記受信動作から前記第２システムによる前記第２ＲＦ受信信号の前記受信動作への切り替えが可能とされ、
前記切り替えでは、前記第１システムによる前記第１ＲＦ受信信号の前記受信動作に関して、前記第１アナログ受信ユニットの前記終了移行動作に続き、前記第１デジタル受信ユニットの前記終了移行動作が実行され、
前記切り替えでは、前記第２システムによる前記第２ＲＦ受信信号の前記受信動作のために、前記第２アナログ受信ユニットの開始移行動作と前記第２デジタル受信ユニットの開始移行動作とが実行され、
前記切り替えの前記第１デジタル受信ユニットの前記終了移行動作の期間において、前記フェーズロックドループは前記電圧制御発振器から生成される前記発振出力信号の周波数を前記第２システムの前記所望の周波数に一致するようにロック動作を開始する
ことを特徴とする半導体集積回路。
【請求項３】
請求項２において、
前記第１デジタルフィルタと前記第２デジタルフィルタとは、それぞれ多段のＦＩＲフィルタによって構成される
ことを特徴とする半導体集積回路。
【請求項４】
請求項３において、
前記半導体集積回路は、第１デジタル送信ユニットと第１アナログ送信ユニットとを含んだ第１無線アクセスシステム送信ユニットと、第２デジタル送信ユニットと第２アナログ送信ユニットとを含んだ第２無線アクセスシステム送信ユニットとを更に具備し、
前記第１無線アクセスシステム送信ユニットの前記第１デジタル送信ユニットは、前記デジタルインターフェースを介して前記半導体集積回路の前記外部から供給される前記第１システムによる第１デジタル送信信号を第１アナログ送信信号に変換可能とされ、
前記第２無線アクセスシステム送信ユニットの前記第２デジタル送信ユニットは、前記デジタルインターフェースを介して前記半導体集積回路の前記外部から供給される前記第２システムによる第２デジタル送信信号を第２アナログ送信信号に変換可能とされ、
前記第１無線アクセスシステム送信ユニットの前記第１アナログ送信ユニットは、前記第１アナログ送信信号をアップコンバートすることによって前記第１システムによる第１ＲＦ送信信号を生成可能とされ、
前記第２無線アクセスシステム送信ユニットの前記第２アナログ送信ユニットは、前記第２アナログ送信信号をアップコンバートすることによって前記第２システムによる第２ＲＦ送信信号を生成可能とされる
ことを特徴とする半導体集積回路。
【請求項５】
請求項３において、
前記第１アナログ−デジタル変換器および前記第２アナログ−デジタル変換器のサンプリングレートは、前記デジタルインターフェースのデジタルインターフェース出力端子のサンプリングレートより高く設定され、
前記第１デジタルフィルタおよび前記第２デジタルフィルタは、前記第１アナログ−デジタル変換器および前記第２アナログ−デジタル変換器の前記サンプリングレートを前記デジタルインターフェースの前記デジタルインターフェース出力端子の前記サンプリングレートに変換するための非同期型サンプリングレートコンバータとしても機能する
ことを特徴とする半導体集積回路。
【請求項６】
請求項３において、
前記半導体集積回路は、前記第１システムによる前記第１ＲＦ受信信号の前記受信動作と前記第２システムによる前記第２ＲＦ受信信号の前記受信動作との間の切り替えを実行する制御ユニットを更に具備し、
前記制御ユニットは、前記第１アナログ受信ユニットおよび前記第２アナログ受信ユニットの信号遅延時間と前記第１デジタル受信ユニットおよび前記第２デジタル受信ユニットの信号遅延時間とを記憶可能とされる
ことを特徴とする半導体集積回路。
【請求項７】
請求項３において、
前記第１アナログ受信ユニットは、第１低雑音増幅器と第１可変アナログフィルタと第１可変アナログ増幅器とを更に含み、
前記第１低雑音増幅器は、前記第１システムによる前記第１ＲＦ受信信号を前記第１受信ミキサに供給して、前記第１可変アナログフィルタと前記第１可変アナログ増幅器とは前記第１受信ミキサの出力と前記第１アナログ−デジタル変換器の入力との間に直列接続され、
前記第２アナログ受信ユニットは、第２低雑音増幅器と第２可変アナログフィルタと第２可変アナログ増幅器とを更に含み、
前記第２低雑音増幅器は、前記第２システムによる前記第２ＲＦ受信信号を前記第２受信ミキサに供給して、前記第２可変アナログフィルタと前記第２可変アナログ増幅器とは前記第２受信ミキサの出力と前記第２アナログ−デジタル変換器の入力との間に直列接続される
ことを特徴とする半導体集積回路。
【請求項８】
請求項７において、
前記切り替えの前記第１デジタル受信ユニットの前記終了移行動作の前記期間において、前記フェーズロックドループが前記ロック動作を開始することと平行して、前記第２無線アクセスシステム受信ユニットの前記第２アナログ受信ユニットはＤＣオフセット電圧のキャンセル動作と前記第２可変アナログフィルタのフィルタ特性の校正動作とを実行する
ことを特徴とする半導体集積回路。
【請求項９】
請求項８において、
前記第１無線アクセスシステム受信ユニットの前記第１低雑音増幅器の入力端子と前記第２無線アクセスシステム受信ユニットの前記第２低雑音増幅器の入力端子とは、前記第１システムによる前記第１ＲＦ受信信号と前記第２システムによる前記第２ＲＦ受信信号とを受信するアンテナに接続されるフロントエンドモジュールと接続可能とされる
ことを特徴とする半導体集積回路。
【請求項１０】
請求項４において、
前記第１無線アクセスシステム送信ユニットの前記第１アナログ送信ユニットから生成される前記第１システムによる前記第１ＲＦ送信信号は、第１ＲＦ電力増幅器とフロントエンドモジュールとを介してアンテナに供給可能とされ、
前記第２無線アクセスシステム送信ユニットの前記第２アナログ送信ユニットから生成される前記第２システムによる前記第２ＲＦ送信信号は、第２ＲＦ電力増幅器と前記フロントエンドモジュールとを介して前記アンテナに供給可能とされる
ことを特徴とする半導体集積回路。
【請求項１１】
第１アナログ受信ユニットと第１デジタル受信ユニットを含んだ第１無線アクセスシステム受信ユニットと、電圧制御発振器と、フェーズロックドループと、デジタルインターフェースとを具備してなる半導体集積回路の動作方法であって、
前記第１アナログ受信ユニットは、ＲＦ受信信号をダウンコンバートすることによって第１アナログ受信信号を生成する第１受信ミキサと、前記第１アナログ受信信号を第１デジタル受信信号に変換する第１アナログ−デジタル変換器とを有し、
前記第１デジタル受信ユニットは、前記第１デジタル受信信号が入力端子に供給される第１デジタルフィルタを有し、
前記半導体集積回路の前記動作方法は、
前記第１デジタル受信ユニットの前記第１デジタルフィルタの出力端子から生成される第１デジタルフィルタ受信出力信号を、前記デジタルインターフェースを介して、前記半導体集積回路の外部に出力するステップと、
前記電圧制御発振器を使用して前記第１受信ミキサに供給される第１受信ローカル信号のベースとなる発振出力信号を生成して、前記フェーズロックドループを使用して前記電圧制御発振器から生成される前記発振出力信号の周波数を所望の周波数にロックするステップと、
前記第１無線アクセスシステム受信ユニットと前記電圧制御発振器と前記フェーズロックドループとを使用して、第１システムによる第１ＲＦ受信信号の受信動作から第２システムによる第２ＲＦ受信信号の受信動作への切り替えを行うステップと
を有し、
前記切り替えでは、前記第１システムによる前記第１ＲＦ受信信号の前記受信動作に関して、前記第１アナログ受信ユニットの終了移行動作に続き、前記第１デジタル受信ユニットの終了移行動作が実行され、
前記切り替えでは、前記第２システムによる前記第２ＲＦ受信信号の前記受信動作のために、前記第１アナログ受信ユニットの開始移行動作と前記第１デジタル受信ユニットの開始移行動作とが実行され、
前記切り替えの前記第１デジタル受信ユニットの前記終了移行動作の期間において、前記フェーズロックドループは前記電圧制御発振器から生成される前記発振出力信号の周波数を前記第２システムの所望の周波数に一致するようにロック動作を開始する
ことを特徴とする半導体集積回路の動作方法。
【請求項１２】
請求項１１において、
前記半導体集積回路は、第２アナログ受信ユニットと第２デジタル受信ユニットを含んだ第２無線アクセスシステム受信ユニットを更に具備し、
前記第２アナログ受信ユニットは、ＲＦ受信信号をダウンコンバートすることによって第２アナログ受信信号を生成する第２受信ミキサと、前記第２アナログ受信信号を第２デジタル受信信号に変換する第２アナログ−デジタル変換器とを有し、
前記第２デジタル受信ユニットは、前記第２デジタル受信信号が入力端子に供給される第２デジタルフィルタを有し、
前記半導体集積回路の前記動作方法は、
前記第２デジタル受信ユニットの前記第２デジタルフィルタの出力端子から生成される第２デジタルフィルタ受信出力信号を、前記デジタルインターフェースを介して、前記半導体集積回路の前記外部に出力するステップと、
前記電圧制御発振器を使用して前記第１受信ミキサに供給される前記第１受信ローカル信号のベースとなる発振出力信号を生成して、前記フェーズロックドループを使用して前記電圧制御発振器から生成される前記発振出力信号の周波数を前記第１システムの所望の周波数にロックするステップと、
前記電圧制御発振器を使用して前記第２受信ミキサに供給される第２受信ローカル信号のベースとなる発振出力信号を生成して、前記フェーズロックドループを使用して前記電圧制御発振器から生成される前記発振出力信号の周波数を前記第２システムの所望の周波数にロックするステップと、
前記第１無線アクセスシステム受信ユニットと前記電圧制御発振器と前記フェーズロックドループとを使用して、前記第１システムによる前記第１ＲＦ受信信号の前記受信動作を実行するステップと、
前記第２無線アクセスシステム受信ユニットと前記電圧制御発振器と前記フェーズロックドループとを使用して、前記第２システムによる前記第２ＲＦ受信信号の前記受信動作を実行するステップと、
前記第１無線アクセスシステム受信ユニットと前記第２無線アクセスシステム受信ユニットと前記電圧制御発振器と前記フェーズロックドループとを使用して、前記第１システムによる前記第１ＲＦ受信信号の前記受信動作から前記第２システムによる前記第２ＲＦ受信信号の前記受信動作への切り替えを行うステップと
を更に有し、
前記切り替えでは、前記第１システムによる前記第１ＲＦ受信信号の前記受信動作に関して、前記第１アナログ受信ユニットの前記終了移行動作に続き、前記第１デジタル受信ユニットの前記終了移行動作が実行され、
前記切り替えでは、前記第２システムによる前記第２ＲＦ受信信号の前記受信動作のために、前記第２アナログ受信ユニットの開始移行動作と前記第２デジタル受信ユニットの開始移行動作とが実行され、
前記切り替えの前記第１デジタル受信ユニットの前記終了移行動作の期間において、前記フェーズロックドループは前記電圧制御発振器から生成される前記発振出力信号の周波数を前記第２システムの前記所望の周波数に一致するようにロック動作を開始する
ことを特徴とする半導体集積回路の動作方法。
【請求項１３】
請求項１２において、
前記第１デジタルフィルタと前記第２デジタルフィルタとは、それぞれ多段のＦＩＲフィルタによって構成される
ことを特徴とする半導体集積回路の動作方法。
【請求項１４】
請求項１３において、
前記半導体集積回路は、第１デジタル送信ユニットと第１アナログ送信ユニットとを含んだ第１無線アクセスシステム送信ユニットと、第２デジタル送信ユニットと第２アナログ送信ユニットとを含んだ第２無線アクセスシステム送信ユニットとを更に具備し、
前記半導体集積回路の前記動作方法は、
前記第１無線アクセスシステム送信ユニットの前記第１デジタル送信ユニットを使用して、前記デジタルインターフェースを介して前記半導体集積回路の前記外部から供給される前記第１システムによる第１デジタル送信信号を第１アナログ送信信号に変換するステップと、
前記第２無線アクセスシステム送信ユニットの前記第２デジタル送信ユニットを使用して、前記デジタルインターフェースを介して前記半導体集積回路の前記外部から供給される前記第２システムによる第２デジタル送信信号を第２アナログ送信信号に変換するステップと、
前記第１無線アクセスシステム送信ユニットの前記第１アナログ送信ユニットを使用して、前記第１アナログ送信信号をアップコンバートすることによって前記第１システムによる第１ＲＦ送信信号を生成するステップと、
前記第２無線アクセスシステム送信ユニットの前記第２アナログ送信ユニットを使用して、前記第２アナログ送信信号をアップコンバートすることによって前記第２システムによる第２ＲＦ送信信号を生成するステップと
を更に有する
ことを特徴とする半導体集積回路の動作方法。
【請求項１５】
請求項１３において、
前記第１アナログ−デジタル変換器および前記第２アナログ−デジタル変換器のサンプリングレートは、前記デジタルインターフェースのデジタルインターフェース出力端子のサンプリングレートより高く設定され、
前記第１デジタルフィルタおよび前記第２デジタルフィルタは、前記第１アナログ−デジタル変換器および前記第２アナログ−デジタル変換器の前記サンプリングレートを前記デジタルインターフェースの前記デジタルインターフェース出力端子の前記サンプリングレートに変換するための非同期型サンプリングレートコンバータとしても機能する
ことを特徴とする半導体集積回路の動作方法。
【請求項１６】
請求項１３において、
前記半導体集積回路は、前記第１システムによる前記第１ＲＦ受信信号の前記受信動作と前記第２システムによる前記第２ＲＦ受信信号の前記受信動作との間の切り替えを実行する制御ユニットを更に具備し、
前記半導体集積回路の前記動作方法は、前記制御ユニットを使用して、前記第１アナログ受信ユニットおよび前記第２アナログ受信ユニットの信号遅延時間と前記第１デジタル受信ユニットおよび前記第２デジタル受信ユニットの信号遅延時間とを記憶するステップを更に有する
ことを特徴とする半導体集積回路の動作方法。
【請求項１７】
請求項１３において、
前記第１アナログ受信ユニットは、第１低雑音増幅器と第１可変アナログフィルタと第１可変アナログ増幅器とを更に含み、
前記第１低雑音増幅器は、前記第１システムによる前記第１ＲＦ受信信号を前記第１受信ミキサに供給して、前記第１可変アナログフィルタと前記第１可変アナログ増幅器とは前記第１受信ミキサの出力と前記第１アナログ−デジタル変換器の入力との間に直列接続され、
前記第２アナログ受信ユニットは、第２低雑音増幅器と第２可変アナログフィルタと第２可変アナログ増幅器とを更に含み、
前記第２低雑音増幅器は、前記第２システムによる前記第２ＲＦ受信信号を前記第２受信ミキサに供給して、前記第２可変アナログフィルタと前記第２可変アナログ増幅器とは前記第２受信ミキサの出力と前記第２アナログ−デジタル変換器の入力との間に直列接続される
ことを特徴とする半導体集積回路の動作方法。
【請求項１８】
請求項１７において、
前記切り替えの前記第１デジタル受信ユニットの前記終了移行動作の前記期間において、前記フェーズロックドループが前記ロック動作を開始することと平行して、前記第２無線アクセスシステム受信ユニットの前記第２アナログ受信ユニットはＤＣオフセット電圧のキャンセル動作と前記第２可変アナログフィルタのフィルタ特性の校正動作とを実行する
ことを特徴とする半導体集積回路の動作方法。
【請求項１９】
請求項１８において、
前記第１無線アクセスシステム受信ユニットの前記第１低雑音増幅器の入力端子と前記第２無線アクセスシステム受信ユニットの前記第２低雑音増幅器の入力端子とは、前記第１システムによる前記第１ＲＦ受信信号と前記第２システムによる前記第２ＲＦ受信信号とを受信するアンテナに接続されるフロントエンドモジュールと接続可能とされる
ことを特徴とする半導体集積回路の動作方法。
【請求項２０】
請求項１４において、
前記第１無線アクセスシステム送信ユニットの前記第１アナログ送信ユニットから生成される前記第１システムによる前記第１ＲＦ送信信号を、第１ＲＦ電力増幅器とフロントエンドモジュールとを介してアンテナに供給するステップと、
前記第２無線アクセスシステム送信ユニットの前記第２アナログ送信ユニットから生成される前記第２システムによる前記第２ＲＦ送信信号を、第２ＲＦ電力増幅器と前記フロントエンドモジュールとを介して前記アンテナに供給するステップと
を更に有する
ことを特徴とする半導体集積回路の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路およびその動作方法に関し、特に複数の無線システムの間の受信動作の切り替え時間を短縮するのに有効な技術に関するものである。
【背景技術】
【０００２】
携帯電話端末等に搭載される受信機として構成された無線周波数(ＲＦ)信号処理回路はアンテナから受信した高周波信号を、高い品質(低雑音、所望信号帯域以外の妨害帯域の信号の抑圧等)でより低い周波数帯域のベースバンド信号に変換する。一方、近年の半導体デバイス・プロセス技術、半導体回路技術の向上により、携帯電話端末等の分野では複数の無線アクセスシステムに対応した無線周波数信号処理回路が、1個の半導体チップに集積化される。複数の無線アクセスシステムは、例えば、ＧＳＭ方式、ＥＤＧＥ方式、Ｗ−ＣＤＭＡ方式、ＨＳＤＰＡ方式、ＬＴＥ方式である。尚、ＧＳＭはGlobal System for Mobile Communicationsの略、ＥＤＧＥはEnhanced Data for GSM Evolution：Enhanced Data for GPRSの略、ＧＰＲＳはGeneral Packet Radio Serviceの略である。Ｗ−ＣＤＭＡはWideband Division Multiple Accessの略、ＨＳＤＰＡはHigh Speed Downlink Packet Accessの略、ＬＴＥはLong Term Evolutionの略である。
【０００３】
上述の無線周波数信号処理回路を集積化した半導体チップは受信ベースバンド信号のアナログ信号をデジタル信号に変換して、デジタルインターフェースを介して、受信デジタルベースバンド信号をベースバンドＬＳＩ(Large Scale Integrated Circuits)へ転送する。
【０００４】
下記非特許文献１には、Ｗ−ＣＤＭＡ方式(ＨＳＤＰＡ方式)とＧＳＭ方式(ＥＤＧＥ方式)のデュアルモードに対応可能で、Ｗ−ＣＤＭＡ方式の８００ＭＨｚ、１．５ＧＨｚ、１．７ＧＨｚ、２ＧＨｚの４つのバンドと、ＧＳＭ／ＥＤＧＥ方式の８５０ＭＨｚ、９００ＭＨｚ、１．８ＧＨｚ、１．９ＧＨｚの４つのバンドの合計８つのマルチバンドに対応するシングルチップＣＭＯＳトランシーバーが記載されている。このトランシーバーは、Ａ／Ｄ変換器とＤ／Ａ変換器とデジタルフィルタと３１２ＭＨｚ低電圧差動シグナリングインターフェース(ＬＶＤＳ)を含んでいる。トランスミッターチェインには、Ｗ−ＣＤＭＡ方式(ＨＳＤＰＡ方式)とＧＳＭ方式(ＥＤＧＥ方式)の両者にリニア・ダイレクト・クォドラチャー・モジュレーション・アーキテクチャーが共通に使用される。ダイレクト・コンバージョン・レシーバー・チェインに、アナログ・ベース・バンド・ブロック(ＡＢＢ)、すなわち、ローパスフィルタ(ＬＰＦ)および可変利得増幅器(ＶＧＡ)と、デルタシグマＡ／Ｄ変換器とＦＩＲフィルタとがＷ−ＣＤＭＡ方式(ＨＳＤＰＡ方式)とＧＳＭ方式(ＥＤＧＥ方式)の両者に使用され、チップ面積が低減される。アナログ・ベース・バンド・ブロック(ＡＢＢ)の特性はレジスタベース制御シーケンスによってリコンフィギュラブルであり、レジーバーチェインはアナログステージとデジタルステージとの両者の高速ＤＣオフセット・キャンセラーと、時定数等のパラメータがデジタル・ベース・バンド(ＤＢＢ)の制御により自由にプログラマブルな自律制御ＡＧＣコントローラとを含んでいる。
【０００５】
1個の半導体チップには携帯電話端末等に搭載される送信機として構成された無線周波数(ＲＦ)信号処理回路も集積化されている。従って、ベースバンドＬＳＩから生成される送信デジタルベースバンド信号が、デジタルインターフェースを介して、1個の半導体チップに集積化され送信機として構成された無線周波数(ＲＦ)信号処理回路に転送される。送信デジタルベースバンド信号は、Ｄ／Ａ変換器によって送信アナログベースバンド信号に変換される。このように、1個の半導体チップに集積化され受信機および送信機、すなわち送受信機として構成された無線周波数(ＲＦ)信号処理回路とベースバンドＬＳＩとの間では、デジタルインターフェースを介して、受信デジタルベースバンド信号と送信デジタルベースバンド信号が転送される。また更に、無線周波数(ＲＦ)信号処理回路の内部動作を制御するためのデジタル制御信号が、ベースバンドＬＳＩからデジタルインターフェースを介して無線周波数(ＲＦ)信号処理回路に供給される。
【０００６】
一方、ベースバンドＬＳＩは、インターリーブされた信号を元に戻す処理(デインターリーバ)と、誤り訂正処理等の所定のデジタル信号処理を実行するものである。
【０００７】
下記特許文献１には、複数のセルから構成された移動通信システムで、ユーザー装置(ＵＥ：User Equipment)が１つのセルから他のセルに移動する際に、セルを切り替えて通信を継続するハンドオーバーが記載されている。ユーザー装置(ＵＥ)が隣接セルに移動して、元々通信を行っていたセルであるサービングセルからの信号よりも隣接セルからの信号が強くなった場合には、隣接セルにハンドオーバーが行われる。従って、ハンドオーバーに先立って、隣接セルの信号電力が測定される。サービングセルからの信号よりも隣接セルからの信号が強くなったとの測定結果は、ユーザー装置(ＵＥ)から基地局に報告される。基地局はこのイベントを受信するとハンドオーバーすることを決定して、ハンドオーバー手順を実行する。更に下記特許文献１には、Ｗ−ＣＤＭＡ方式やＨＳＤＰＡ方式の後継であるＬＴＥ方式におけるハンドオーバーも、記載されている。
【０００８】
以上説明したように移動通信システムでは、現在通信中の１つの無線アクセスシステムの通信状況が悪くなった場合には、他の無線アクセスシステムへ遅滞なく切り替えるために他の無線アクセスシステムの電波強度等の測定が実行される。この測定は、現在通信中の１つの無線アクセスシステムでの通信を数ｍＳオーダーの短時間(ユーザーに感知されない程度の短時間)の期間に送受信を中断して、無線周波数(ＲＦ)信号処理回路を内蔵する半導体チップを他の無線アクセスシステムの受信モードに切り替えて行うものである。この測定の際には、無線周波数(ＲＦ)信号処理回路を内蔵する半導体チップの送信モードを、他の無線アクセスシステムに設定する必要はない。
【０００９】
下記特許文献２には、無線ＬＡＮの１つの方式であるＩＥＥＥ８０２．１１ｎでの無線通信を行っている際に、無線ＬＡＮの他の方式であるＩＥＥＥ８０２．１１ｅの状態を確認することが記載されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】国際公開番号  ＷＯ２００９／０５７５２０Ａ１  明細書
【特許文献２】特開２００８−１１３１４９号  公報
【特許文献３】特開２０１０−２４５６７３号  公報
【非特許文献】
【００１１】
【非特許文献１】Ｈ．Ｙｏｓｈｉｄａ  ｅｔ  ａｌ，  “Ａ  Ｓｉｎｇｌｅ−Ｃｈｉｐ  ８−Ｂａｎｄ  ＣＭＯＳ  Ｔｒａｎｓｃｅｉｖｅｒ  ｆｏｒ  Ｗ−ＣＤＭＡ(ＨＳＰＡ)／ＧＳＭ(ＧＰＲＳ)／ＥＤＧＥ  ｗｉｔｈ  Ｄｉｇｉｔａｌ  Ｉｎｔｅｒｅｆａｃｅ”，  ＥＳＳＣＩＲＣ(Ｅｕｒｏｐｅａｎ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ  Ｃｏｎｆｅｒｅｎｃｅ)  ２００８，  ＰＰ．１４２−１４５．
【非特許文献２】Ｄａｎｉｅｌ  Ｋａｃｚｍａｎ  ｅｔ  ａｌ，  “Ａ  Ｓｉｎｇｌｅ−Ｃｈｉｐ  Ｔｒｉ−Ｂａｎｄ  (２１００，１９００，８５０／８００ＭＨｚ)  ＷＣＤＭＡ／ＨＳＤＰＡ  Ｃｅｌｌｕｌａｒ  Ｔｒａｎｓｃｅｉｖｅｒ”，  ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，  ＶＯＬ．４１，  ＮＯ．５，  ＰＰ．１１２２−１１３２．Ｍａｙ  ２００５．
【非特許文献３】Ｔｉｒｄａｄ  Ｓｏｗｌａｔｉ  ｅｔ  ａｌ，  “Ｑｕａｄ−Ｂａｎｄ  ＧＳＭ／ＧＰＲＳ／ＥＤＧＥ  Ｐｏｌａｒ  Ｌｏｏｐ  Ｔｒａｎｓｍｉｔｔｅｒ”，  ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，  ＶＯＬ．３９，  ＮＯ．１２，  ＰＰ．２１７９−２１８９．Ｄｅｃｅｍｂｅｒ  ２００４．
【非特許文献４】Ｔｏｓｈｉｈｉｋｏ  Ｓｈｉｍｉｚｕ  ｅｔ  ａｌ，  “Ａ  Ｓｍａｌｌ  ＧＳＭ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ  Ｍｏｄｕｌｅ  Ｕｓｉｎｇ  Ｓｉ−ＬＤＭＯＳ  Ｄｒｉｖｅｒ  ＭＭＩＣ”，    ２００４  ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｕｉｔｓ  Ｃｏｎｆｅｒｅｎｃｅ  Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｉｎｉｃａｌ  Ｐａｐｅｒｓ．  ＰＰ．１９６−１９７，  Ｆｅｂｒｕａｒｙ  １７，  ２００４．
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明者等は本発明に先立って、上述したようにデジタルインターフェースを介してベースバンドＬＳＩとの間でデジタル制御信号と受信デジタルベースバンド信号とが転送される無線周波数(ＲＦ)信号処理回路を検討した。
【００１３】
図１１は、本発明に先立って本発明者等によって検討された受信装置の構成を示す図である。
【００１４】
図１１において、１０はアンテナ、２０はスイッチを内蔵したフロントエンドモジュール(ＦＥＭ)、１０００は無線周波数(ＲＦ)信号処理半導体集積回路(ＲＦＩＣ)、３０はデジタルインターフェース(ＤＩＦ)、３１はデジタルインターフェース入力端子(ＤＩＦｉｎ)、３２はデジタルインターフェース出力端子(ＤＩＦｏｕｔ)である。
【００１５】
更に２００は無線アクセスシステムＡ受信ユニット(ＲＸＡ)、２１０は無線アクセスシステムＢ受信ユニット(ＲＸＢ)、４０は制御ユニット、４１Ｒは無線アクセスシステムＡ受信ユニットへのオンオフ制御信号(ＲＸＡ＿ＯＮ)、４２Ｒは無線アクセスシステムＢ受信ユニットへのオンオフ制御信号(ＲＸＢ＿ＯＮ)である。また、４６はフロントエンドモジュール(ＦＥＭ)２０の切り替え制御信号(ＦＥＭ＿Ｃ)、１００は電圧制御発振器(ＶＣＯ)、１１０はＰＬＬ周波数シンセサイザ(ＰＬＬ)である。
【００１６】
また更に、Ａ１０、Ｂ１０は低雑音増幅器(ＬＮＡ)、Ａ２０、Ａ２１、B２０、Ｂ２１はミキサ(ＭＩＸ)、Ａ３０、Ａ３１、Ａ５０、Ａ５１、Ｂ３０、Ｂ３１、Ｂ５０、Ｂ５１は可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)、Ａ４０、Ａ４１、B４０、Ｂ４１はアナログ可変増幅器(Ａ−ＰＧＡ)である。更に、Ａ６０、Ａ６１、Ｂ６０、Ｂ６１はアナログ−デジタル変換器(ＡＤＣ)、Ａ７０、Ａ７１、Ｂ７０、Ｂ７１は可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)、Ａ８０、Ａ８１、Ｂ８０、Ｂ８１はデジタル可変増幅器(Ｄ−ＰＧＡ)、Ａ９０、Ｂ９０は移相器である。
【００１７】
無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００では、低雑音増幅器(ＬＮＡ)Ａ１０とミキサ(ＭＩＸ)Ａ２０、Ａ２１と移相器Ａ９０とは、クォドラチャ・ダイレクト・ダウンコンバージョンの信号処理を実行する。すなわち、このダウンコンバージョンの信号処理によってアンテナ１０によって受信された無線アクセスシステムＡのＲＦ受信信号は、同相(In-Phase)の成分を有する受信アナログベースバンド信号Ｉと直交(Quadrature)の成分を有する受信アナログベースバンド信号Ｑとに変換される。可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１、Ａ５０、Ａ５１はチャネル選択フィルタとして機能するので、受信アナログベースバンド信号Ｉ、Ｑ中に含まれた所望信号帯域以外の妨害信号成分がこのチャネル選択フィルタによって抑圧される。その後、受信アナログベースバンド信号Ｉ、Ｑはアナログ−デジタル変換器(ＡＤＣ)Ａ６０、Ａ６１によって受信デジタルベースバンド信号Ｉ、Ｑに変換されて、受信デジタルベースバンド信号Ｉ、Ｑは可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１の入力端子に供給される。また更に、可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１の出力端子から生成される受信デジタルベースバンド信号Ｉ、Ｑは、デジタル乗算器によって構成されたデジタル可変増幅器(Ｄ−ＰＧＡ)Ａ８０、Ａ８１の入力端子に供給される。デジタル可変増幅器(Ｄ−ＰＧＡ)Ａ８０、Ａ８１の出力端子から生成される受信デジタルベースバンド信号Ｉ、Ｑは、デジタルインターフェース(ＤＩＦ)３０を介してベースバンドＬＳＩに供給される。
【００１８】
無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０では、低雑音増幅器(ＬＮＡ)Ｂ１０とミキサ(ＭＩＸ)Ｂ２０、Ｂ２１と移相器Ｂ９０とは、クォドラチャ・ダイレクト・ダウンコンバージョンの信号処理を実行する。すなわち、このダウンコンバージョンの信号処理によってアンテナ１０によって受信された無線アクセスシステムＢのＲＦ受信信号は、同相(In-Phase)の成分を有する受信アナログベースバンド信号Ｉと直交(Quadrature)の成分を有する受信アナログベースバンド信号Ｑとに変換される。可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ｂ３０、Ｂ３１、Ｂ５０、Ｂ５１はチャネル選択フィルタとして機能するので、受信アナログベースバンド信号Ｉ、Ｑ中に含まれた所望信号帯域以外の妨害信号成分がこのチャネル選択フィルタによって抑圧される。その後、受信アナログベースバンド信号Ｉ、Ｑはアナログ−デジタル変換器(ＡＤＣ)Ｂ６０、Ｂ６１によって受信デジタルベースバンド信号Ｉ、Ｑに変換されて、受信デジタルベースバンド信号Ｉ、Ｑは可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ｂ７０、Ｂ７１の入力端子に供給される。また更に、可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ｂ７０、Ｂ７１の出力端子から生成される受信デジタルベースバンド信号Ｉ、Ｑは、デジタル乗算器によって構成されたデジタル可変増幅器(Ｄ−ＰＧＡ)Ｂ８０、Ｂ８１の入力端子に供給される。デジタル可変増幅器(Ｄ−ＰＧＡ)Ｂ８０、Ｂ８１の出力端子から生成される受信デジタルベースバンド信号Ｉ、Ｑは、デジタルインターフェース(ＤＩＦ)３０を介してベースバンドＬＳＩに供給される。
【００１９】
ＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００には２つの受信ユニットが内蔵されている。すなわち、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００は無線アクセスシステムＡを受信するための受信ブロックのユニットで、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０は無線アクセスシステムＢを受信するための受信ブロックのユニットである。
【００２０】
ＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の内部動作は、デジタルインターフェース(ＤＩＦ)３０を介して、図示しないベースバンドＬＳＩから制御される。デジタルインターフェース入力端子(ＤＩＦｉｎ)３１やデジタルインターフェース出力端子(ＤＩＦｏｕｔ)３２はデジタル信号であり、デジタル可変増幅器(Ｄ−ＰＧＡ)Ａ８０、Ａ８１、Ｂ８０、Ｂ８１からの出力信号はデジタルのパラレル信号である。従って、デジタルインターフェース(ＤＩＦ)３０がシリアルインターフェースであれば、デジタル可変増幅器(Ｄ−ＰＧＡ)Ａ８０、Ａ８１、Ｂ８０、Ｂ８１からのデジタル・パラレル信号をシリアル信号に変換する機能をデジタルインターフェース(ＤＩＦ)３０が含んでいる。すなわち、デジタルインターフェース(ＤＩＦ)３０がシリアルインターフェースであれば、ＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の外部端子数は、同等のビット数のデジタルデータ出力処理をパラレルインターフェースで実行する場合と比較して低減することが可能である。従って、デジタルインターフェース(ＤＩＦ)３０をシリアルインターフェースで構成することによって、ＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００を内蔵するパッケージのサイズを低減することが可能となる。
【００２１】
デジタルインターフェース入力端子(ＤＩＦｉｎ)３１には、ベースバンドＬＳＩ(図示せず)からのＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００とフロントエンドモジュール(ＦＥＭ)２０とのデジタル制御信号やＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００への送信デジタルベースバンド信号等が伝送される。
【００２２】
デジタルインターフェース出力端子(ＤＩＦｏｕｔ)３２は、ＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００からの受信デジタルベースバンド信号やＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００やフロントエンドモジュール(ＦＥＭ)２０の動作状態等を図示しないベースバンドＬＳＩへ伝送する。
【００２３】
無線アクセスシステムＡ、Ｂとしては、例えば、携帯通信端末の場合には、無線アクセスシステムＡにはＬＴＥ方式、無線アクセスシステムＢにはＧＳＭ方式等のように、相互に相違する無線アクセスシステムが使用される。無線アクセスシステムＡ、Ｂに使用される通信方式は、デジタルインターフェース(ＤＩＦ)３０を介して、ＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００に供給される動作モード指定信号によって設定可能とされている。
【００２４】
以下に、図１１に示した本発明に先立って本発明者等によって検討された受信装置としてのＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の動作を説明する。
【００２５】
アンテナ１０によって受信された無線周波数(ＲＦ)受信信号は、フロントエンドモジュール(ＦＥＭ)２０に供給される。
【００２６】
フロントエンドモジュール(ＦＥＭ)２０は、アンテナスイッチとフィルタとを内蔵する。フロントエンドモジュール(ＦＥＭ)２０の内蔵のアンテナスイッチは、例えば無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００の側へ接続状態に制御される一方、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０の側へは非接続状態に制御されている。またフロントエンドモジュール(ＦＥＭ)２０の内蔵のフィルタによりアンテナ１０から受信した無線周波数(ＲＦ)受信信号のうちで無線アクセスシステムＡの所望信号帯域を可能な限り少ない損失で通過する一方、所望信号帯域以外の妨害信号成分を抑圧する。従って、フロントエンドモジュール(ＦＥＭ)２０の出力信号であるＲＦ受信信号は、低雑音増幅器(ＬＮＡ)Ａ１０に供給される。
【００２７】
低雑音増幅器(ＬＮＡ)Ａ１０は、可能な限り雑音を付加することなく、ＲＦ受信信号を所望の利得で増幅する。低雑音増幅器(ＬＮＡ)Ａ１０の出力からのＲＦ受信増幅信号は、ミキサ(ＭＩＸ)Ａ２０、Ａ２１に供給される。
【００２８】
ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０は、制御ユニット４０から供給される動作設定情報に基づき、電圧制御発振器(ＶＣＯ)１００の発振出力信号と図示しない基準クロック信号を比較することによって電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数を所望の周波数にロックさせる。このようにして、電圧制御発振器(ＶＣＯ)１００は、所望の周波数の発振出力信号を生成する。
【００２９】
移相器Ａ９０は電圧制御発振器(ＶＣＯ)１００から供給される発振出力信号に応答して９０度位相の相違する２つのローカル信号を生成して、この２つのローカル信号をミキサ(ＭＩＸ)Ａ２０、Ａ２１に供給する。例えば、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００がダイレクトコンバージョン受信機である場合には、ミキサ(ＭＩＸ)Ａ２０、Ａ２１へ供給されるローカル信号の周波数は、アンテナ１０から供給される所望のチャネルのＲＦ受信信号の中心周波数と等しいものである。また、電圧制御発振器(ＶＣＯ)１００の発振信号と移相器Ａ９０から生成される９０度位相の相違する２つのローカル信号とは必ずしも同一の周波数である必要はなく、例えば、電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数をローカル信号の２倍の周波数に設定する。この場合には、移相器Ａ９０はローカル信号の９０度位相シフトの機能だけではなく電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数を分周比２によって分周する機能も含むものである。
【００３０】
ミキサ(ＭＩＸ)Ａ２０、Ａ２１の出力信号は、可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１へ供給される。可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１、Ａ５０、Ａ５１は所望のチャネルの信号帯域を可能な限り少ない損失で通過する一方、所望信号帯域以外の妨害信号成分を抑圧する。
【００３１】
可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１の出力信号は、アナログ可変増幅器(Ａ−ＰＧＡ)Ａ４０、Ａ４１へ供給される。アナログ可変増幅器(Ａ−ＰＧＡ)Ａ４０、Ａ４１は、制御ユニット４０から供給される設定情報に基づいて、所望の利得に設定される。アナログ可変増幅器(Ａ−ＰＧＡ)Ａ４０、Ａ４１の出力信号は、可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ５０、Ａ５１へ供給される。更に、可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ５０、Ａ５１の出力信号である受信アナログベースバンド信号はアナログ−デジタル変換器(ＡＤＣ)Ａ６０、Ａ６１へ供給され、アナログ−デジタル変換器(ＡＤＣ)Ａ６０、Ａ６１の出力端子から受信デジタルベースバンド信号が生成される。
【００３２】
可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１はアナログ−デジタル変換器(ＡＤＣ)Ａ６０、Ａ６１の出力端子からの受信デジタルベースバンド信号に応答して所望のチャネルの信号の帯域は可能な限り損失を少なくして出力する一方、所望チャネルの信号以外の不要な信号を抑圧する。可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１の出力端子の受信デジタルベースバンド信号は、デジタル可変増幅器(Ｄ−ＰＧＡ)Ａ８０、Ａ８１へ供給される。
【００３３】
デジタル乗算器によって構成されたデジタル可変増幅器(Ｄ−ＰＧＡ)Ａ８０、Ａ８１は制御ユニット４０から供給された設定情報に基づいて、所望のデジタル利得に設定される。デジタル可変増幅器(Ｄ−ＰＧＡ)Ａ８０、Ａ８１の出力端子の受信デジタルベースバンド信号は、デジタルインターフェース(ＤＩＦ)３０によって、デジタルインターフェース出力端子(ＤＩＦｏｕｔ)３２から図示しないベースバンドＬＳＩへ伝送される。
【００３４】
この状態で、デジタルインターフェース(ＤＩＦ)３０がデジタルインターフェース入力端子(ＤＩＦｉｎ)３１に無線アクセスシステムＡの受信停止信号と無線アクセスシステムＢの受信開始信号を受信したと想定する。この両信号に関して、一般的には無線アクセスシステムＢの受信開始信号よりも、無線アクセスシステムＡの受信停止信号の方が、先にＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００に到着する。しかし、その反対でも良く、更にそれ以外にも、無線アクセスシステムＢの受信開始信号を排他的に処理することによって無線アクセスシステムＡの受信停止信号を受理したと判断することも可能である。
【００３５】
無線アクセスシステムＡの受信停止処理のためには、最初に、制御ユニット４０からの切り替え制御信号４６によってフロントエンドモジュール(ＦＥＭ)２０の内蔵のスイッチにより無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００側への接続がオフ状態にされる。その結果、アンテナ１０によって受信される無線アクセスシステムＡのＲＦ受信信号のフロントエンドモジュール(ＦＥＭ)２０の内蔵のスイッチを介しての無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００への供給が、終了する。
【００３６】
従って、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００の内部に存在する無線アクセスシステムＡの全ての受信信号に関して、デジタルインターフェース(ＤＩＦ)３０がデジタルインターフェース出力端子(ＤＩＦｏｕｔ)３２から受信デジタルベースバンド信号の出力処理を完了する。すると、制御ユニット４０からのオンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒによって、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００をオフ状態に制御する。このようにして無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００がオフ状態に制御された後に、制御ユニット４０からのオンオフ制御信号(ＲＸＢ＿ＯＮ)４２Ｒによって無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０をオン状態に制御する。それと略同時にＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０は、制御ユニット４０から出力されるオンオフ制御信号(ＲＸＢ＿ＯＮ)４２Ｒに基づき、電圧制御発振器(ＶＣＯ)１００の発振出力信号と図示しない基準クロック信号を比較することによって電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数を無線アクセスシステムＢの所望の周波数に一致させるようにロック動作を開始する。このようにＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００とがロック動作を実行している期間に、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０はその内部回路のＤＣオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ｂ３０、Ｂ３１、Ｂ５０、Ｂ５１のフィルタ特性の校正動作とを実行する。このようにして、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のＤＣオフセット電圧のキャンセル動作とフィルタ特性の校正動作の実行完了によって、無線アクセスシステムＢの受信開始処理のための全ての準備動作を終了する。その後、制御ユニット４０からの切り替え制御信号４６によってフロントエンドモジュール(ＦＥＭ)２０の内蔵のスイッチにより、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０側への接続がオン状態にされる。
【００３７】
アンテナ１０によって受信された無線周波数(ＲＦ)受信信号は、フロントエンドモジュール(ＦＥＭ)２０に供給される。
【００３８】
フロントエンドモジュール(ＦＥＭ)２０の内蔵のアンテナスイッチは、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００の側へ非接続状態に制御される一方、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０の側へ接続状態に制御されている。またフロントエンドモジュール(ＦＥＭ)２０の内蔵のフィルタによりアンテナ１０から受信した無線周波数(ＲＦ)受信信号の内で無線アクセスシステムＢの所望信号帯域を可能な限り少ない損失で通過する一方、所望信号帯域以外の妨害信号成分を抑圧する。従って、フロントエンドモジュール(ＦＥＭ)２０の出力信号であるＲＦ受信信号は、低雑音増幅器(ＬＮＡ)Ｂ１０に供給される。
【００３９】
低雑音増幅器(ＬＮＡ)Ｂ１０は、可能な限り雑音を付加することなく、ＲＦ受信信号を所望の利得で増幅する。低雑音増幅器(ＬＮＡ)Ｂ１０の出力からのＲＦ受信増幅信号は、ミキサ(ＭＩＸ)Ｂ２０、Ｂ２１に供給される。
【００４０】
ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０は、制御ユニット４０から供給される動作設定情報に基づき、電圧制御発振器(ＶＣＯ)１００の発振出力信号と図示しない基準クロック信号を比較することによって電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数を所望の周波数にロックさせる。このようにして、電圧制御発振器(ＶＣＯ)１００は、所望の周波数の発振出力信号を生成する。
【００４１】
移相器Ｂ９０は電圧制御発振器(ＶＣＯ)１００から供給される発振出力信号に応答して９０度位相の相違する２つのローカル信号を生成して、この２つのローカル信号をミキサ(ＭＩＸ)Ｂ２０、Ｂ２１に供給する。例えば、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０がダイレクトコンバージョン受信機である場合には、ミキサ(ＭＩＸ)Ｂ２０、Ｂ２１へ供給されるローカル信号の周波数は、アンテナ１０から供給される所望のチャネルのＲＦ受信信号の中心周波数と等しいものである。また、電圧制御発振器(ＶＣＯ)１００の発振信号と移相器Ｂ９０から生成される９０度位相の相違する２つのローカル信号とは必ずしも同一の周波数である必要はなく、例えば、電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数をローカル信号の２倍の周波数に設定する。この場合には、移相器Ｂ９０はローカル信号の９０度位相シフトの機能だけではなく電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数を分周比２によって分周する機能も含むものである。
【００４２】
ミキサ(ＭＩＸ)Ｂ２０、Ｂ２１の出力信号は、可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ｂ３０、Ｂ３１へ供給される。可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ｂ３０、Ｂ３１、Ｂ５０、Ｂ５１は所望のチャネルの信号帯域を可能な限り少ない損失で通過する一方、所望信号帯域以外の妨害信号成分を抑圧する。
【００４３】
可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ｂ３０、Ｂ３１の出力信号は、アナログ可変増幅器(Ａ−ＰＧＡ)Ｂ４０、Ｂ４１へ供給される。アナログ可変増幅器(Ａ−ＰＧＡ)Ｂ４０、Ｂ４１は、制御ユニット４０から供給される設定情報に基づいて、所望の利得に設定される。アナログ可変増幅器(Ａ−ＰＧＡ)Ｂ４０、Ｂ４１の出力信号は、可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ｂ５０、Ｂ５１へ供給される。更に、可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ｂ５０、Ｂ５１の出力信号である受信アナログベースバンド信号はアナログ−デジタル変換器(ＡＤＣ)Ｂ６０、Ｂ６１へ供給され、アナログ−デジタル変換器(ＡＤＣ)Ｂ６０、Ｂ６１の出力端子から受信デジタルベースバンド信号が生成される。
【００４４】
可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ｂ７０、Ｂ７１はアナログ−デジタル変換器(ＡＤＣ)Ｂ６０、Ｂ６１の出力端子からの受信デジタルベースバンド信号に応答して所望のチャネルの信号の帯域は可能な限り損失を少なくして出力する一方、所望チャネルの信号以外の不要な信号を抑圧する。可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ｂ７０、Ｂ７１の出力端子の受信デジタルベースバンド信号は、デジタル可変増幅器(Ｄ−ＰＧＡ)Ｂ８０、Ｂ８１へ供給される。
【００４５】
デジタル乗算器によって構成されたデジタル可変増幅器(Ｄ−ＰＧＡ)Ｂ８０、Ｂ８１は制御ユニット４０から供給された設定情報に基づいて、所望のデジタル利得に設定される。デジタル可変増幅器(Ｄ−ＰＧＡ)Ｂ８０、Ｂ８１の出力端子の受信デジタルベースバンド信号は、デジタルインターフェース(ＤＩＦ)３０によって、デジタルインターフェース出力端子(ＤＩＦｏｕｔ)３２から図示しないベースバンドＬＳＩへ伝送される。
【００４６】
図１２は、図１１に示した本発明に先立って本発明者等によって検討された受信装置であるＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の動作を説明する図である。
【００４７】
すなわち図１２は、図１１に示した受信装置において、無線アクセスシステムＡを無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００により受信している受信動作モードから無線アクセスシステムＢを無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０により受信する受信動作モードへ切り替わるまでの動作を示すものである。
【００４８】
図１２のステップＳ１２００では、無線アクセスシステムＡを無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００で受信中である。
【００４９】
図１２のステップＳ１２０１では、デジタルインターフェース(ＤＩＦ)３０は、図示しないベースバンドＬＳＩからのコマンドがデジタルインターフェース入力端子(ＤＩＦｉｎ)３１に供給されるのを待っている。
【００５０】
図１２のステップＳ１２０２で、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００がデジタルインターフェース(ＤＩＦ)３０を介して図示しないベースバンドＬＳＩからの無線アクセスシステムＡの受信停止コマンドを受信する。
【００５１】
すると、図１２のステップＳ１２０３で、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００は、その内部に存在する無線アクセスシステムＡの全ての受信信号に関してデジタルインターフェース(ＤＩＦ)３０のデジタルインターフェース出力端子(ＤＩＦｏｕｔ)３２からベースバンドＬＳＩへの受信デジタルベースバンド信号の出力処理(送出)を終了する。
【００５２】
この受信デジタルベースバンド信号の送出が終了すると、図１２のステップＳ１２０４で、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００はオフ状態に制御される。
【００５３】
図１２のステップＳ１２０５で、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０が、デジタルインターフェース(ＤＩＦ)３０を介して、無線アクセスシステムＢの受信開始コマンドを受信すると想定する。この場合には、図１２のステップＳ１２０６で無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のオフ状態への制御が完了した後に、図１２のステップＳ１２０７で無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０はオン状態に制御される。尚、図１２のステップＳ１２０６での無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のオフ状態への制御完了タイミングは、図１２のステップＳ１２０４での無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のオフ状態への制御完了タイミングと一致する。
【００５４】
図１２のステップＳ１２０７にて無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０はオン状態に制御されると、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０は、制御ユニット４０からのオンオフ制御信号(ＲＸＢ＿ＯＮ)４２Ｒに基づき、ロック動作を開始する。すなわち、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０は、電圧制御発振器(ＶＣＯ)１００の発振出力信号と図示しない基準クロック信号を比較することによって電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数を無線アクセスシステムＢの所望の周波数に一致させるようにロック動作を開始する。このようにＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００とがロック動作を実行している期間に、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０はその内部回路のＤＣオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ｂ３０、Ｂ３１、Ｂ５０、Ｂ５１のフィルタ特性の校正動作とを実行する。
【００５５】
図１２のステップＳ１２０８でデジタルインターフェース(ＤＩＦ)３０がＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の電源オフのコマンドを受信すると、図１２のステップＳ１２０９で無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００と無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０とはオフ状態に制御される。
【００５６】
上述したように図１１に示した本発明に先立って本発明者等によって検討された受信装置では、図１２に示した切り替え動作によって無線アクセスシステムの切り替え時に現在アクセス中の無線アクセスシステムに関する受信ユニット内部に存在する全ての受信信号に関する全ての受信デジタルベースバンド信号の出力処理(送出)を終了してから、次にアクセスする無線アクセスシステムへの受信準備に移行する。
【００５７】
しかし、図１２に示す切り替え動作を実行する図１１に示した受信装置は下記のような問題を有することが、本発明に先立って本発明者等による検討によって明らかとされた。
【００５８】
すなわち、図１１に示した受信装置のＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００は、受信アナログベースバンド信号をアナログ−デジタル変換器(ＡＤＣ)Ａ６０、Ａ６１、Ｂ６０、Ｂ６１によって受信デジタルベースバンド信号に変換する。この受信デジタルベースバンド信号が可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１、Ｂ７０、Ｂ７１に供給されることによって、そのデジタル信号中の不所望な信号成分が抑圧される。しかし、可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１、Ｂ７０、Ｂ７１を構成するデジタルフィルタの信号遅延時間は、下記の理由によって可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１、Ａ５０、Ａ５１、Ｂ３０、Ｂ３１、Ｂ５０、Ｂ５１の信号遅延時間より大きいものである。
【００５９】
すなわち、図１１に示したＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００のデジタルインターフェース(ＤＩＦ)３０で、アナログ−デジタル変換器(ＡＤＣ)Ａ６０、Ａ６１…のサンプリングレートとデジタルインターフェース出力端子(ＤＩＦｏｕｔ)３２のサンプリングレートとは、デジタルインターフェースの規格によって所定の値に所定値に規定されている。すなわち、アナログ−デジタル変換器(ＡＤＣ)Ａ６０、Ａ６１…のサンプリングレートは、デジタルインターフェース出力端子(ＤＩＦｏｕｔ)３２のサンプリングレートよりも高いものとなっている。
【００６０】
このように、可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１…は、所望チャネルの信号以外の不要な信号を抑圧するだけではなくアナログ−デジタル変換器(ＡＤＣ)Ａ６０、Ａ６１…の高いサンプリングレートをデジタルインターフェース出力端子(ＤＩＦｏｕｔ)３２の低いサンプリングレートを変換するための非同期型サンプリングレートコンバータ(ＡＳＲＣ)として機能する。更に可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１…は、ＦＩＲフィルタのデジタルフィルタによって構成されている。尚、ＡＳＲＣはAsynchronous Sampling Rate Converterの略、ＦＩＲはFinite Impulse Responseの略である。
【００６１】
図１３は、図１１に示した本発明に先立って本発明者等によって検討された受信装置であるＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１、Ｂ７０、Ｂ７１を構成する１段のＦＩＲデジタルフィルタ１３００の構成を示す図である。
【００６２】
図１３に示すように可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１、Ｂ７０、Ｂ７１を構成する１段のＦＩＲデジタルフィルタ１３００は、４段の遅延回路１３１１、１３１２、１３１３、１３１４と、５個のデジタル乗算器１３２０、１３２１、１３２２、１３２３、１３２４と、加算器１３４０とを含んでいる。
【００６３】
デジタル入力信号Ｄａｔａ＿Ｉｎは１段目の遅延回路１３１１の入力端子と１段目のデジタル乗算器１３２０の入力端子とに供給されて、１段目の遅延回路１３１１の出力端子は２段目の遅延回路１３１２の入力端子と２段目のデジタル乗算器１３２１の入力端子とに供給される。２段目の遅延回路１３１２の出力端子は３段目の遅延回路１３１３の入力端子と３段目のデジタル乗算器１３２２の入力端子とに供給されて、３段目の遅延回路１３１３の出力端子は４段目の遅延回路１３１４の入力端子と４段目のデジタル乗算器１３２３の入力端子に供給される。４段目の遅延回路１３１４の出力端子からはデジタル出力信号Ｄａｔａ＿Ｏｕｔが生成され、４段目の遅延回路１３１４の出力端子は５段目のデジタル乗算器１３２４の入力端子に供給される。
【００６４】
１段目のデジタル乗算器１３２０の他の入力端子に第１フィルタ係数Ａ０が供給され、２段目のデジタル乗算器１３２１の他の入力端子に第２フィルタ係数Ａ１が供給され、３段目のデジタル乗算器１３２２の他の入力端子に第３フィルタ係数Ａ２が供給される。４段目のデジタル乗算器１３２３の他の入力端子に第４フィルタ係数Ａ３が供給され、５段目のデジタル乗算器１３２４の他の入力端子に第５フィルタ係数Ａ４が供給される。５個のデジタル乗算器１３２０、１３２１、１３２２、１３２３、１３２４の５個の出力信号
１３３０、１３３１、１３３２、１３３３、１３３４は、それぞれ加算器１３４０の５個の入力端子に供給される。従って、加算器１３４０の出力端子から、出力データ１３５０が生成される。
【００６５】
図１４は、図１３に示した可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１、Ｂ７０、Ｂ７１を構成する１段のＦＩＲデジタルフィルタ１３００の動作を説明する図である。
【００６６】
図１４に示したように、デジタル入力信号Ｄａｔａ＿Ｉｎおよび１段目のデジタル乗算器１３２０の出力信号１３３０と比較すると、２段目のデジタル乗算器１３２１の出力信号１３３１は１個の単位遅延時間分、遅延している。２段目のデジタル乗算器１３２１の出力信号１３３１と比較すると、３段目のデジタル乗算器１３２２の出力信号１３３２は１個の単位遅延時間分、遅延している。３段目のデジタル乗算器１３２２の出力信号１３３２と比較すると、４段目のデジタル乗算器１３２３の出力信号１３３３は１個の単位遅延時間分、遅延している。更に４段目のデジタル乗算器１３２３の出力信号１３３３と比較すると、５段目のデジタル乗算器１３２４の出力信号１３３４は１個の単位遅延時間分、遅延している。
【００６７】
以上説明したように、図１３に示した１段のＦＩＲデジタルフィルタ１３００は、４段の遅延回路１３１１、１３１２、１３１３、１３１４によって構成されている。また更に図１１に示したＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１、Ｂ７０、Ｂ７１は、１００段のＦＩＲデジタルフィルタによってそれぞれ構成されている。従って、可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１、Ｂ７０、Ｂ７１の各フィルタは、４００段の遅延回路を含んでいる。
【００６８】
このように可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１、Ｂ７０、Ｂ７１の各フィルタが極めて大きな段数の遅延回路を含むため、可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１、Ｂ７０、Ｂ７１の信号遅延時間が可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１、Ａ５０、Ａ５１、Ｂ３０、Ｂ３１、Ｂ５０、Ｂ５１の信号遅延時間より大きいものである。
【００６９】
従って、図１１に示した本発明に先立って本発明者等によって検討された受信装置では、図１２に示した切り替え動作に示すように無線アクセスシステムＡから無線アクセスシステムＢへと受信動作の切り替えを実行するためには、可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１の大きな段数の遅延回路の内部に存在する全ての受信信号に関する全ての受信デジタルベースバンド信号の出力処理(送出)を終了する必要がある。
【００７０】
その結果、可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１、Ｂ７０、Ｂ７１の各フィルタの４００段の遅延回路の信号遅延時間は、例えばＧＳＭ方式やＷ−ＣＤＭＡ方式で、数１０μＳ程度となる。特に、ＧＳＭ方式ではＷ−ＣＤＭＡ方式と比較して受信ベースバンド信号の周波数帯域が低く可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１、Ｂ７０、Ｂ７１の遮断周波数が低いので、信号遅延時間も長く、複数の無線システムの間での受信動作の切り替え時間を短縮することは困難である。
【００７１】
一方、複数の無線システムの間での受信動作の切り替えでは、次にアクセスする無線アクセスシステムの受信の以前に電圧制御発振器(ＶＣＯ)はＰＬＬ周波数シンセサイザによって所望の受信周波数へのロック動作(引き込み動作)を完了する必要がある。このロック動作(引き込み動作)の完了には、相当な時間が必要であり、上記非特許文献２には、１５０μＳのロック時間が必要なことが記載されている。
【００７２】
以上説明したように、本発明の以前では、複数の無線システムの間の受信動作の切り替えには相当の時間が必要なものであった。その結果、移動通信システムの隣接セル間のハンドハーバーに先立った隣接セルの信号電力測定のための受信動作の切り替えにも相当の時間が必要であった。
【００７３】
本発明は、以上のような本発明に先立った本発明者等による検討の結果、なされたものである。
【００７４】
従って、本発明の目的とするところは、複数の無線システムの間での受信動作の切り替え時間を短縮することにある。
【００７５】
更に、本発明の他の目的とするところは、移動通信システムの隣接セル間のハンドハーバーに先立った隣接セルの信号電力測定のための受信動作の切り替え時間を短縮することにある。
【００７６】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００７７】
本願において開示される発明のうちの代表的なものについて簡単に説明すれば下記のとおりである。
【００７８】
すなわち、本発明の代表的な実施の形態による半導体集積回路(１０００)は、第１アナログ受信ユニット(２０２)と第１デジタル受信ユニット(２０３)とを含んだ第１無線アクセスシステム受信ユニット(２００)と、電圧制御発振器(１００)と、フェーズロックドループ(１１０)と、デジタルインターフェース(３０)とを具備する。
【００７９】
前記第１アナログ受信ユニット(２０２)は、ＲＦ受信信号をダウンコンバートして第１アナログ受信信号を生成する第１受信ミキサ(Ａ２０、Ａ２１)と、前記第１アナログ受信信号を第１デジタル受信信号に変換する第１アナログ−デジタル変換器(Ａ６０、Ａ６１)とを有する。
【００８０】
前記第１デジタル受信ユニット(２０３)は、前記第１デジタル受信信号が入力端子に供給される第１デジタルフィルタ(Ａ７０、Ａ７１)を有する。
【００８１】
前記第１デジタル受信ユニット(２０３)の前記第１デジタルフィルタ(Ａ７０、Ａ７１)の出力端子から生成される第１デジタルフィルタ受信出力信号は、前記デジタルインターフェース(３０)を介して、前記半導体集積回路(１０００)の外部に出力可能とされる。
【００８２】
前記電圧制御発振器(１００)は前記第１受信ミキサ(Ａ２０、Ａ２１)に供給される第１受信ローカル信号のベースとなる発振出力信号を生成して、前記フェーズロックドループ(１１０)は前記電圧制御発振器(１００)から生成される前記発振出力信号の周波数を所望の周波数にロックするものである(図１参照)。
【００８３】
前記第１無線アクセスシステム受信ユニット(２００)と前記電圧制御発振器(１００)と前記フェーズロックドループ(１１０)とは、第１システム(Ａ０)による第１ＲＦ受信信号の受信動作から第２システム(Ａ１)による第２ＲＦ受信信号の受信動作への切り替えが可能とされる。
【００８４】
前記切り替えでは、前記第１システム(Ａ０)による前記第１ＲＦ受信信号の前記受信動作に関して、前記第１アナログ受信ユニット(２０２)の終了移行動作(４０２)に続き、前記第１デジタル受信ユニット(２０３)の終了移行動作(４０３)が実行される。
【００８５】
前記切り替えでは、前記第２システム(Ａ１)による前記第２ＲＦ受信信号の前記受信動作のために、前記第１アナログ受信ユニット(２０２)の開始移行動作(４０６)と前記第１デジタル受信ユニット(２０３)の開始移行動作(４０８)とが実行される。
【００８６】
前記切り替えの前記第１デジタル受信ユニット(２０３)の前記終了移行動作(４０３)の期間において、前記フェーズロックドループ(１１０)は前記電圧制御発振器(１００)から生成される前記発振出力信号の周波数を前記第２システム(Ａ１)の所望の周波数に一致するようにロック動作を開始することを特徴とするものである(図４参照)。
【発明の効果】
【００８７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００８８】
すなわち、本発明によれば、複数の無線システムの間の受信動作の切り替え時間を短縮することができる。
【図面の簡単な説明】
【００８９】
【図１】本発明の実施の形態１による受信装置の構成を示す図である。
【図２】図１に示した本発明の実施の形態１による受信装置であるＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の受信動作の切り替え動作を示す図である。
【図３】図１に示した本発明の実施の形態１による受信装置のＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過と図１１に示した本発明に先立って本発明者等によって検討された受信装置のＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過とを示す図である。
【図４】図１に示した本発明の実施の形態１によるＲＦ信号処理半導体集積回路による無線アクセスシステムＡ０の受信モードから無線アクセスシステムＡ１の受信モードへの切り替え動作の時間経過と図１１に示した本発明に先立って本発明者等によって検討されたＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過とを示す図である。
【図５】本発明の実施の形態１による受信装置と送信装置とを具備する携帯電話の構成を示す図である。
【図６】本発明の実施の形態２による受信装置の構成を示す図である。
【図７】図６に示した本発明の実施の形態２による受信装置であるＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の受信動作の切り替え動作を示す図である。
【図８】図６に示した本発明の実施の形態２による受信装置のＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過と図１１に示した本発明に先立って本発明者等によって検討された受信装置のＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過とを示す図である。
【図９】図６に示した本発明の実施の形態２による受信装置のＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過と図１１に示した本発明に先立って本発明者等によって検討された受信装置のＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過とを示す図である。
【図１０】本発明の実施の形態２による受信装置と送信装置とを具備する携帯電話の構成を示す図である。
【図１１】本発明に先立って本発明者等によって検討された受信装置の構成を示す図である。
【図１２】図１１に示した本発明に先立って本発明者等によって検討された受信装置であるＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の動作を説明する図である。
【図１３】図１に示した本発明の実施の形態１による受信装置および図１１に示した本発明に先立って本発明者等によって検討された受信装置であるＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１、Ｂ７０、Ｂ７１を構成する１段のＦＩＲデジタルフィルタ１３００の構成を示す図である。
【図１４】図１３に示した可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１、Ｂ７０、Ｂ７１を構成する１段のＦＩＲデジタルフィルタ１３００の動作を説明する図である。
【発明を実施するための形態】
【００９０】
１．実施の形態の概要
まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００９１】
〔１〕本発明の代表的な実施の形態による半導体集積回路(１０００)は、第１アナログ受信ユニット(２０２)と第１デジタル受信ユニット(２０３)を含んだ第１無線アクセスシステム受信ユニット(２００)と、電圧制御発振器(１００)と、フェーズロックドループ(１１０)と、デジタルインターフェース(３０)とを具備する。
【００９２】
前記第１アナログ受信ユニット(２０２)は、ＲＦ受信信号をダウンコンバートすることによって第１アナログ受信信号を生成する第１受信ミキサ(Ａ２０、Ａ２１)と、前記第１アナログ受信信号を第１デジタル受信信号に変換する第１アナログ−デジタル変換器(Ａ６０、Ａ６１)とを有する。
【００９３】
前記第１デジタル受信ユニット(２０３)は、前記第１デジタル受信信号が入力端子に供給される第１デジタルフィルタ(Ａ７０、Ａ７１)を有する。
【００９４】
前記第１デジタル受信ユニット(２０３)の前記第１デジタルフィルタ(Ａ７０、Ａ７１)の出力端子から生成される第１デジタルフィルタ受信出力信号は、前記デジタルインターフェース(３０)を介して、前記半導体集積回路(１０００)の外部に出力可能とされる。
【００９５】
前記電圧制御発振器(１００)は前記第１受信ミキサ(Ａ２０、Ａ２１)に供給される第１受信ローカル信号のベースとなる発振出力信号を生成して、前記フェーズロックドループ(１１０)は前記電圧制御発振器(１００)から生成される前記発振出力信号の周波数を所望の周波数にロックするものである(図１参照)。
【００９６】
前記第１無線アクセスシステム受信ユニット(２００)と前記電圧制御発振器(１００)と前記フェーズロックドループ(１１０)とは、第１システム(Ａ０)による第１ＲＦ受信信号の受信動作から第２システム(Ａ１)による第２ＲＦ受信信号の受信動作への切り替えが可能とされる。
【００９７】
前記切り替えでは、前記第１システム(Ａ０)による前記第１ＲＦ受信信号の前記受信動作に関して、前記第１アナログ受信ユニット(２０２)の終了移行動作(４０２)に続き、前記第１デジタル受信ユニット(２０３)の終了移行動作(４０３)が実行される。
【００９８】
前記切り替えでは、前記第２システム(Ａ１)による前記第２ＲＦ受信信号の前記受信動作のために、前記第１アナログ受信ユニット(２０２)の開始移行動作(４０６)と前記第１デジタル受信ユニット(２０３)の開始移行動作(４０８)とが実行される。
【００９９】
前記切り替えの前記第１デジタル受信ユニット(２０３)の前記終了移行動作(４０３)の期間において、前記フェーズロックドループ(１１０)は前記電圧制御発振器(１００)から生成される前記発振出力信号の周波数を前記第２システム(Ａ１)の所望の周波数に一致するようにロック動作を開始することを特徴とするものである(図４参照)。
【０１００】
前記実施の形態によれば、複数の無線システムの間での受信動作の切り替え時間を短縮することができる。
【０１０１】
好適な実施の形態による半導体集積回路(１０００)は、第２アナログ受信ユニット(２１２)と第２デジタル受信ユニット(２１３)を含んだ第２無線アクセスシステム受信ユニット(２１０)を更に具備する。
【０１０２】
前記第２アナログ受信ユニット(２１２)は、ＲＦ受信信号をダウンコンバートすることによって第２アナログ受信信号を生成する第２受信ミキサ(Ｂ２０、Ｂ２１)と、前記第２アナログ受信信号を第２デジタル受信信号に変換する第２アナログ−デジタル変換器(Ｂ６０、Ｂ６１)とを有する。
【０１０３】
前記第２デジタル受信ユニット(２１３)は、前記第２デジタル受信信号が入力端子に供給される第２デジタルフィルタ(Ｂ７０、Ｂ７１)を有する。
【０１０４】
前記第２デジタル受信ユニット(２１３)の前記第２デジタルフィルタ(Ｂ７０、Ｂ７１)の出力端子から生成される第２デジタルフィルタ受信出力信号は、前記デジタルインターフェース(３０)を介して、前記半導体集積回路(１０００)の前記外部に出力可能とされる。
【０１０５】
前記電圧制御発振器(１００)は前記第１受信ミキサ(Ａ２０、Ａ２１)に供給される前記第１受信ローカル信号のベースとなる発振出力信号を生成して、前記フェーズロックドループ(１１０)は前記電圧制御発振器(１００)から生成される前記発振出力信号の周波数を前記第１システム(Ａ)の所望の周波数にロックする。
【０１０６】
前記電圧制御発振器(１００)は前記第２受信ミキサ(Ｂ２０、Ｂ２１)に供給される第２受信ローカル信号のベースとなる発振出力信号を生成して、前記フェーズロックドループ(１１０)は前記電圧制御発振器(１００)から生成される前記発振出力信号の周波数を前記第２システム(Ｂ)の所望の周波数にロックする。
【０１０７】
前記第１無線アクセスシステム受信ユニット(２００)と前記電圧制御発振器(１００)と前記フェーズロックドループ(１１０)とは、前記第１システム(Ａ)による前記第１ＲＦ受信信号の前記受信動作を実行可能とされる。
【０１０８】
前記第２無線アクセスシステム受信ユニット(２１０)と前記電圧制御発振器(１００)と前記フェーズロックドループ(１１０)とは、前記第２システム(Ｂ)による前記第２ＲＦ受信信号の前記受信動作を実行可能とされる。
【０１０９】
前記第１無線アクセスシステム受信ユニット(２００)と前記第２無線アクセスシステム受信ユニット(２１０)と前記電圧制御発振器(１００)と前記フェーズロックドループ(１１０)とは、前記第１システム(Ａ)による前記第１ＲＦ受信信号の前記受信動作から前記第２システム(Ｂ)による前記第２ＲＦ受信信号の前記受信動作への切り替えが可能とされる。
【０１１０】
前記切り替えでは、前記第１システム(Ａ)による前記第１ＲＦ受信信号の前記受信動作に関して、前記第１アナログ受信ユニット(２０２)の前記終了移行動作(３０２)に続き、前記第１デジタル受信ユニット(２０３)の前記終了移行動作(３０３)が実行される。
【０１１１】
前記切り替えでは、前記第２システム(Ｂ)による前記第２ＲＦ受信信号の前記受信動作のために、前記第２アナログ受信ユニット(２１２)の開始移行動作(３０６)と前記第２デジタル受信ユニット(２１３)の開始移行動作(３０８)とが実行される。
【０１１２】
前記切り替えの前記第１デジタル受信ユニット(２０３)の前記終了移行動作(３０３)の期間において、前記フェーズロックドループ(１１０)は前記電圧制御発振器(１００)から生成される前記発振出力信号の周波数を前記第２システム(Ｂ)の前記所望の周波数に一致するようにロック動作を開始することを特徴とするものである(図３参照)。
【０１１３】
他の好適な実施の形態では、前記第１デジタルフィルタ(Ａ７０、Ａ７１)と前記第２デジタルフィルタ(Ｂ７０、Ｂ７１)とは、それぞれ多段のＦＩＲフィルタによって構成されることを特徴とする(図１３参照)。
【０１１４】
更に他の好適な実施の形態による半導体集積回路(１０００)は、第１デジタル送信ユニット(２２３)と第１アナログ送信ユニット(２２２)とを含んだ第１無線アクセスシステム送信ユニット(２２０)と、第２デジタル送信ユニット(２３３)と第２アナログ送信ユニット(２３２)とを含んだ第２無線アクセスシステム送信ユニット(２３０)とを更に具備する。
【０１１５】
前記第１無線アクセスシステム送信ユニット(２２０)の前記第１デジタル送信ユニット(２２３)は、前記デジタルインターフェース(３０)を介して前記半導体集積回路(１０００)の前記外部から供給される前記第１システム(Ａ)による第１デジタル送信信号を第１アナログ送信信号に変換可能とされる。
【０１１６】
前記第２無線アクセスシステム送信ユニット(２３０)の前記第２デジタル送信ユニット(２３３)は、前記デジタルインターフェース(３０)を介して前記半導体集積回路(１０００)の前記外部から供給される前記第２システム(Ｂ)による第２デジタル送信信号を第２アナログ送信信号に変換可能とされる。
【０１１７】
前記第１無線アクセスシステム送信ユニット(２２０)の前記第１アナログ送信ユニット(２２２)は、前記第１アナログ送信信号をアップコンバートすることによって前記第１システム(Ａ)による第１ＲＦ送信信号を生成可能される。
【０１１８】
前記第２無線アクセスシステム送信ユニット(２３０)の前記第２アナログ送信ユニット(２３２)は、前記第２アナログ送信信号をアップコンバートすることによって前記第２システム(Ｂ)による第２ＲＦ送信信号を生成可能されたことを特徴とするものである(図５参照)。
【０１１９】
より好適な実施の形態では、前記第１アナログ−デジタル変換器(Ａ６０、Ａ６１)および前記第２アナログ−デジタル変換器(Ｂ６０、Ｂ６１)のサンプリングレートは、前記デジタルインターフェース(３０)のデジタルインターフェース出力端子(３２)のサンプリングレートより高く設定されている。
【０１２０】
前記第１デジタルフィルタ(Ａ７０、Ａ７１)および前記第２デジタルフィルタ(Ｂ７０、Ｂ７１)は、前記第１アナログ−デジタル変換器および前記第２アナログ−デジタル変換器の前記サンプリングレートを前記デジタルインターフェースの前記デジタルインターフェース出力端子の前記サンプリングレートに変換するための非同期型サンプリングレートコンバータとしても機能することを特徴とするものである(図１参照)。
【０１２１】
他のより好適な実施の形態による半導体集積回路(１０００)は、前記第１システム(Ａ)による前記第１ＲＦ受信信号の前記受信動作と前記第２システム(Ｂ)による前記第２ＲＦ受信信号の前記受信動作との間の切り替えを実行する制御ユニット(４０)を更に具備する。
【０１２２】
前記制御ユニット(４０)は、前記第１アナログ受信ユニット(２０２)および前記第２アナログ受信ユニット(２１２)の信号遅延時間(ｔDA)と前記第１デジタル受信ユニット(２０３)および前記第２デジタル受信ユニット(Ｄ−ＲＸＢ)２１３の信号遅延時間(ｔDD)とを記憶可能とされたことを特徴とするものである(図１参照)。
【０１２３】
更に他のより好適な実施の形態では、前記第１アナログ受信ユニット(２０２)は、第１低雑音増幅器(Ａ１０)と第１可変アナログフィルタ(Ａ３０、Ａ３１、Ａ５０、Ａ５１)と第１可変アナログ増幅器(Ａ４０、Ａ４１)とを更に含む。
【０１２４】
前記第１低雑音増幅器(Ａ１０)は、前記第１システム(Ａ)による前記第１ＲＦ受信信号を前記第１受信ミキサ(Ａ２０、Ａ２１)に供給して、前記第１可変アナログフィルタ(Ａ３０、Ａ３１、Ａ５０、Ａ５１)と前記第１可変アナログ増幅器(Ａ４０、Ａ４１)とは前記第１受信ミキサ(Ａ２０、Ａ２１)の出力と前記第１アナログ−デジタル変換器(Ａ６０、Ａ６１)の入力との間に直列接続される。
【０１２５】
前記第２アナログ受信ユニット(２１２)は、第２低雑音増幅器(Ｂ１０)と第２可変アナログフィルタ(Ｂ３０、Ｂ３１、Ｂ５０、Ｂ５１)と第２可変アナログ増幅器(Ｂ４０、Ｂ４１)とを更に含む。
【０１２６】
前記第２低雑音増幅器(Ｂ１０)は、前記第２システム(Ｂ)による前記第２ＲＦ受信信号を前記第２受信ミキサ(Ｂ２０、Ｂ２１)に供給して、前記第２可変アナログフィルタ(Ｂ３０、Ｂ３１、Ｂ５０、Ｂ５１)と前記第２可変アナログ増幅器(Ｂ４０、Ｂ４１)とは前記第２受信ミキサ(Ｂ２０、Ｂ２１)の出力と前記第２アナログ−デジタル変換器(Ｂ６０、Ｂ６１)の入力との間に直列接続されることを特徴とする(図１参照)。
【０１２７】
別のより好適な実施の形態では、前記切り替えの前記第１デジタル受信ユニットの前記終了移行動作(３０３)の前記期間において、前記フェーズロックドループが前記ロック動作を開始することと平行して、前記第２無線アクセスシステム受信ユニットの前記第２アナログ受信ユニットはＤＣオフセット電圧のキャンセル動作と前記第２可変アナログフィルタのフィルタ特性の校正動作とを実行することを特徴とする(図３参照)。
【０１２８】
具体的な実施の形態では、前記第１無線アクセスシステム受信ユニットの前記第１低雑音増幅器(Ａ１０)の入力端子と前記第２無線アクセスシステム受信ユニットの前記第２低雑音増幅器(Ｂ１０)の入力端子とは、前記第１システムによる前記第１ＲＦ受信信号と前記第２システムによる前記第２ＲＦ受信信号とを受信するアンテナに接続されるフロントエンドモジュールと接続可能とされることを特徴とする(図１参照)。
【０１２９】
最も具体的な実施の形態では、前記第１無線アクセスシステム送信ユニット(２２０)の前記第１アナログ送信ユニット(２２２)から生成される前記第１システム(Ａ)による前記第１ＲＦ送信信号は、第１ＲＦ電力増幅器(Ａ１００２)と前記フロントエンドモジュール(２０)とを介して前記アンテナ(１０)に供給可能とされる。
【０１３０】
前記第２無線アクセスシステム送信ユニット(２３０)の前記第２アナログ送信ユニット(２３２)から生成される前記第２システム(Ｂ)による前記第２ＲＦ送信信号は、第２ＲＦ電力増幅器(Ｂ１００２)と前記フロントエンドモジュール(２０)とを介して前記アンテナ(１０)に供給可能とされることを特徴とする(図５参照)。
【０１３１】
〔２〕本発明の別の観点の代表的な実施の形態は、第１アナログ受信ユニット(２０２)と第１デジタル受信ユニット(２０３)を含んだ第１無線アクセスシステム受信ユニット(２００)と、電圧制御発振器(１００)と、フェーズロックドループ(１１０)と、デジタルインターフェース(３０)とを具備する半導体集積回路(１０００)の動作方法である。
【０１３２】
前記第１アナログ受信ユニット(２０２)は、ＲＦ受信信号をダウンコンバートすることによって第１アナログ受信信号を生成する第１受信ミキサ(Ａ２０、Ａ２１)と、前記第１アナログ受信信号を第１デジタル受信信号に変換する第１アナログ−デジタル変換器(Ａ６０、Ａ６１)とを有する。
【０１３３】
前記第１デジタル受信ユニット(２０３)は、前記第１デジタル受信信号が入力端子に供給される第１デジタルフィルタ(Ａ７０、Ａ７１)を有する。
【０１３４】
前記第１デジタル受信ユニット(２０３)の前記第１デジタルフィルタ(Ａ７０、Ａ７１)の出力端子から生成される第１デジタルフィルタ受信出力信号は、前記デジタルインターフェース(３０)を介して、前記半導体集積回路(１０００)の外部に出力可能とされる。
【０１３５】
前記電圧制御発振器(１００)は前記第１受信ミキサ(Ａ２０、Ａ２１)に供給される第１受信ローカル信号のベースとなる発振出力信号を生成して、前記フェーズロックドループ(１１０)は前記電圧制御発振器(１００)から生成される前記発振出力信号の周波数を所望の周波数にロックするものである(図１参照)。
【０１３６】
前記第１無線アクセスシステム受信ユニット(２００)と前記電圧制御発振器(１００)と前記フェーズロックドループ(１１０)とは、第１システム(Ａ０)による第１ＲＦ受信信号の受信動作から第２システム(Ａ１)による第２ＲＦ受信信号の受信動作への切り替えが可能とされる。
【０１３７】
前記切り替えでは、前記第１システム(Ａ０)による前記第１ＲＦ受信信号の前記受信動作に関して、前記第１アナログ受信ユニット(２０２)の終了移行動作(４０２)に続き、前記第１デジタル受信ユニット(２０３)の終了移行動作(４０３)が実行される。
【０１３８】
前記切り替えでは、前記第２システム(Ａ１)による前記第２ＲＦ受信信号の前記受信動作のために、前記第１アナログ受信ユニット(２０２)の開始移行動作(４０６)と前記第１デジタル受信ユニット(２０３)の開始移行動作(４０８)とが実行される。
【０１３９】
前記切り替えの前記第１デジタル受信ユニット(２０３)の前記終了移行動作(４０３)の期間において、前記フェーズロックドループ(１１０)は前記電圧制御発振器(１００)から生成される前記発振出力信号の周波数を前記第２システム(Ａ１)の所望の周波数に一致するようにロック動作を開始することを特徴とするものである(図４参照)。
【０１４０】
前記実施の形態によれば、複数の無線システムの間での受信動作の切り替え時間を短縮することができる。
【０１４１】
２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【０１４２】
［実施の形態１］
《受信装置の構成》
図１は、本発明の実施の形態１による受信装置の構成を示す図である。
【０１４３】
図１において、１０はアンテナ、２０はスイッチを内蔵したフロントエンドモジュール(ＦＥＭ)、１０００は無線周波数(ＲＦ)信号処理半導体集積回路(ＲＦＩＣ)、３０はデジタルインターフェース(ＤＩＦ)、３１はデジタルインターフェース入力端子(ＤＩＦｉｎ)、３２はデジタルインターフェース出力端子(ＤＩＦｏｕｔ)である。
【０１４４】
《ＲＦＩＣ》
更に２００は無線アクセスシステムＡ受信ユニット(ＲＸＡ)、２１０は無線アクセスシステムＢ受信ユニット(ＲＸＢ)である。無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００において、２０２はアナログ受信ユニット(Ａ−ＲＸＡ)で、２０３はデジタル受信ユニット(Ｄ−ＲＸＡ)であり、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０において、２１２はアナログ受信ユニット(Ａ−ＲＸＢ)で、２１３はデジタル受信ユニット(Ｄ−ＲＸＢ)である。
【０１４５】
また４０は制御ユニット、４１Ｒは無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニット(Ａ−ＲＸＡ)２０２のオンオフ制御信号(Ａ−ＲＸＡ＿ＯＮ)、４２Ｒは無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニット(Ａ−ＲＸＢ)２１２のオンオフ制御信号(Ａ−ＲＸＢ＿ＯＮ)である。更に、４４Ｒは無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のデジタル受信ユニット(Ｄ−ＲＸＡ)２０３のオンオフ制御信号(Ｄ−ＲＸＡ＿ＯＮ)、４５Ｒは無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のデジタル受信ユニット(Ｄ−ＲＸＢ)２１３のオンオフ制御信号(Ｄ−ＲＸＢ＿ＯＮ)である。
【０１４６】
また、４６はフロントエンドモジュール(ＦＥＭ)２０の切り替え制御信号(ＦＥＭ＿Ｃ)、１００は電圧制御発振器(ＶＣＯ)、１１０はＰＬＬ周波数シンセサイザ(ＰＬＬ)である。尚、ＰＬＬは、フェーズロックドループ(Phase Locked Loop)の略である。
【０１４７】
また更に、Ａ１０、Ｂ１０は低雑音増幅器(ＬＮＡ)、Ａ２０、Ａ２１、B２０、Ｂ２１はミキサ(ＭＩＸ)、Ａ３０、Ａ３１、Ａ５０、Ａ５１、Ｂ３０、Ｂ３１、Ｂ５０、Ｂ５１は可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)、Ａ４０、Ａ４１、B４０、Ｂ４１はアナログ可変増幅器(Ａ−ＰＧＡ)である。更に、Ａ６０、Ａ６１、Ｂ６０、Ｂ６１はアナログ−デジタル変換器(ＡＤＣ)、Ａ７０、Ａ７１、Ｂ７０、Ｂ７１は可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)、Ａ８０、Ａ８１、Ｂ８０、Ｂ８１はデジタル可変増幅器(Ｄ−ＰＧＡ)、Ａ９０、Ｂ９０は移相器である。
【０１４８】
無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニット(Ａ−ＲＸＡ)２０２では、低雑音増幅器(ＬＮＡ)Ａ１０とミキサ(ＭＩＸ)Ａ２０、Ａ２１と移相器Ａ９０とは、クォドラチャ・ダイレクト・ダウンコンバージョンの信号処理を実行する。すなわち、このダウンコンバージョンの信号処理によってアンテナ１０によって受信された無線アクセスシステムＡのＲＦ受信信号は、同相(In-Phase)の成分を有する受信アナログベースバンド信号Ｉと直交(Quadrature)の成分を有する受信アナログベースバンド信号Ｑとに変換される。可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１、Ａ５０、Ａ５１はチャネル選択フィルタとして機能するので、受信アナログベースバンド信号Ｉ、Ｑに含まれた所望信号帯域以外の妨害信号成分がこのチャネル選択フィルタによって抑圧される。その後、受信アナログベースバンド信号Ｉ、Ｑはアナログ−デジタル変換器(ＡＤＣ)Ａ６０、Ａ６１によって受信デジタルベースバンド信号Ｉ、Ｑに変換されて、受信デジタルベースバンド信号Ｉ、Ｑはデジタル受信ユニット(Ｄ−ＲＸＡ)２０３の可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１の入力端子に供給される。また更に、可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１の出力端子から生成される受信デジタルベースバンド信号Ｉ、Ｑは、デジタル乗算器によって構成されたデジタル可変増幅器(Ｄ−ＰＧＡ)Ａ８０、Ａ８１の入力端子に供給される。デジタル可変増幅器(Ｄ−ＰＧＡ)Ａ８０、Ａ８１の出力端子から生成される受信デジタルベースバンド信号Ｉ、Ｑは、デジタルインターフェース(ＤＩＦ)３０を介してベースバンドＬＳＩに供給される。
【０１４９】
無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニット(Ａ−ＲＸＢ)２１２では、低雑音増幅器(ＬＮＡ)Ｂ１０とミキサ(ＭＩＸ)Ｂ２０、Ｂ２１と移相器Ｂ９０とは、クォドラチャ・ダイレクト・ダウンコンバージョンの信号処理を実行する。すなわち、このダウンコンバージョンの信号処理によってアンテナ１０によって受信された無線アクセスシステムＢのＲＦ受信信号は、同相(In-Phase)の成分を有する受信アナログベースバンド信号Ｉと直交(Quadrature)の成分を有する受信アナログベースバンド信号Ｑとに変換される。可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ｂ３０、Ｂ３１、Ｂ５０、Ｂ５１はチャネル選択フィルタとして機能するので、受信アナログベースバンド信号Ｉ、Ｑに含まれた所望信号帯域以外の妨害信号成分がこのチャネル選択フィルタによって抑圧される。その後、受信アナログベースバンド信号Ｉ、Ｑはアナログ−デジタル変換器(ＡＤＣ)Ｂ６０、Ｂ６１によって受信デジタルベースバンド信号Ｉ、Ｑに変換されて、受信デジタルベースバンド信号Ｉ、Ｑはデジタル受信ユニット(Ｄ−ＲＸＢ)２１３の可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ｂ７０、Ｂ７１の入力端子に供給される。また更に、可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ｂ７０、Ｂ７１の出力端子から生成される受信デジタルベースバンド信号Ｉ、Ｑは、デジタル乗算器によって構成されたデジタル可変増幅器(Ｄ−ＰＧＡ)Ｂ８０、Ｂ８１の入力端子に供給される。デジタル可変増幅器(Ｄ−ＰＧＡ)Ｂ８０、Ｂ８１の出力端子から生成される受信デジタルベースバンド信号Ｉ、Ｑは、デジタルインターフェース(ＤＩＦ)３０を介してベースバンドＬＳＩに供給される。
【０１５０】
ＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００には２つの受信ユニットが内蔵されている。すなわち、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００は無線アクセスシステムＡを受信するための受信ブロックのユニットで、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０は無線アクセスシステムＢを受信するための受信ブロックのユニットである。
【０１５１】
ＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の内部動作は、デジタルインターフェース(ＤＩＦ)３０を介して、図示しないベースバンドＬＳＩから制御される。デジタルインターフェース入力端子(ＤＩＦｉｎ)３１やデジタルインターフェース出力端子(ＤＩＦｏｕｔ)３２はデジタル信号であり、デジタル可変増幅器(Ｄ−ＰＧＡ)Ａ８０、Ａ８１、Ｂ８０、Ｂ８１からの出力信号はデジタルのパラレル信号である。従って、デジタルインターフェース(ＤＩＦ)３０がシリアルインターフェースであれば、デジタル可変増幅器(Ｄ−ＰＧＡ)Ａ８０、Ａ８１、Ｂ８０、Ｂ８１からのデジタル・パラレル信号をシリアル信号に変換する機能をデジタルインターフェース(ＤＩＦ)３０が含んでいる。すなわち、デジタルインターフェース(ＤＩＦ)３０がシリアルインターフェースであれば、ＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の外部端子数は、同等のビット数のデジタルデータ出力処理をパラレルインターフェースで実行する場合と比較して低減することが可能である。従って、デジタルインターフェース(ＤＩＦ)３０をシリアルインターフェースで構成することによって、ＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００を内蔵するパッケージのサイズを低減することが可能となる。
【０１５２】
デジタルインターフェース入力端子(ＤＩＦｉｎ)３１には、ベースバンドＬＳＩ(図示せず)からのＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００とフロントエンドモジュール(ＦＥＭ)２０とのデジタル制御信号やＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００への送信デジタルベースバンド信号等が伝送される。
【０１５３】
デジタルインターフェース出力端子(ＤＩＦｏｕｔ)３２は、ＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００からの受信デジタルベースバンド信号やＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００やフロントエンドモジュール(ＦＥＭ)２０の動作状態等を図示しないベースバンドＬＳＩへ伝送する。
【０１５４】
無線アクセスシステムＡ、Ｂとしては、例えば、携帯通信端末の場合には、無線アクセスシステムＡにはＬＴＥ方式、無線アクセスシステムＢにはＧＳＭ方式等のように、相互に相違する無線アクセスシステムが使用される。無線アクセスシステムＡ、Ｂに使用される通信方式は、デジタルインターフェース(ＤＩＦ)３０を介して、ＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００に供給される動作モード指定信号によって設定可能とされている。
【０１５５】
以下に、図１に示した本発明の実施の形態１による受信装置としてのＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の動作を説明する。
【０１５６】
アンテナ１０によって受信された無線周波数(ＲＦ)受信信号は、フロントエンドモジュール(ＦＥＭ)２０に供給される。
【０１５７】
フロントエンドモジュール(ＦＥＭ)２０は、アンテナスイッチとフィルタとを内蔵する。フロントエンドモジュール(ＦＥＭ)２０の内蔵のアンテナスイッチは、例えば無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００の側へ接続状態に制御される一方、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０の側へは非接続状態に制御されている。またフロントエンドモジュール(ＦＥＭ)２０の内蔵のフィルタによりアンテナ１０から受信した無線周波数(ＲＦ)受信信号のうちで無線アクセスシステムＡの所望信号帯域を可能な限り少ない損失で通過する一方、所望信号帯域以外の妨害信号成分を抑圧する。従って、フロントエンドモジュール(ＦＥＭ)２０の出力信号であるＲＦ受信信号は、アナログ受信ユニット(Ａ−ＲＸＡ)２０２の低雑音増幅器(ＬＮＡ)Ａ１０に供給される。
【０１５８】
低雑音増幅器(ＬＮＡ)Ａ１０は、可能な限り雑音を付加することなく、ＲＦ受信信号を所望の利得で増幅する。低雑音増幅器(ＬＮＡ)Ａ１０の出力からのＲＦ受信増幅信号は、ミキサ(ＭＩＸ)Ａ２０、Ａ２１に供給される。
【０１５９】
ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０は、制御ユニット４０から供給される動作設定情報に基づき、電圧制御発振器(ＶＣＯ)１００の発振出力信号と図示しない基準クロック信号を比較することによって電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数を所望の周波数にロックさせる。このようにして、電圧制御発振器(ＶＣＯ)１００は、所望の周波数の発振出力信号を生成する。
【０１６０】
移相器Ａ９０は電圧制御発振器(ＶＣＯ)１００から供給される発振出力信号に応答して９０度位相の相違する２つのローカル信号を生成して、この２つのローカル信号をミキサ(ＭＩＸ)Ａ２０、Ａ２１に供給する。例えば、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００がダイレクトコンバージョン受信機である場合には、ミキサ(ＭＩＸ)Ａ２０、Ａ２１へ供給されるローカル信号の周波数は、アンテナ１０から供給される所望のチャネルのＲＦ受信信号の中心周波数と等しいものである。また、電圧制御発振器(ＶＣＯ)１００の発振信号と移相器Ａ９０から生成される９０度位相の相違する２つのローカル信号とは必ずしも同一の周波数である必要はなく、例えば、電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数をローカル信号の２倍の周波数に設定する。この場合には、移相器Ａ９０はローカル信号の９０度位相シフトの機能だけではなく電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数を分周比２によって分周する機能も含むものである。
【０１６１】
ミキサ(ＭＩＸ)Ａ２０、Ａ２１の出力信号は、可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１へ供給される。可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１、Ａ５０、Ａ５１は所望のチャネルの信号帯域を可能な限り少ない損失で通過する一方、所望信号帯域以外の妨害信号成分を抑圧する。
【０１６２】
可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１の出力信号は、アナログ可変増幅器(Ａ−ＰＧＡ)Ａ４０、Ａ４１へ供給される。アナログ可変増幅器(Ａ−ＰＧＡ)Ａ４０、Ａ４１は、制御ユニット４０から供給される設定情報に基づいて、所望の利得に設定される。アナログ可変増幅器(Ａ−ＰＧＡ)Ａ４０、Ａ４１の出力信号は、可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ５０、Ａ５１へ供給される。更に、可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ５０、Ａ５１の出力信号である受信アナログベースバンド信号はアナログ−デジタル変換器(ＡＤＣ)Ａ６０、Ａ６１へ供給され、アナログ−デジタル変換器(ＡＤＣ)Ａ６０、Ａ６１の出力端子から受信デジタルベースバンド信号が生成される。
【０１６３】
デジタル受信ユニット(Ｄ−ＲＸＡ)２０３の可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１はアナログ−デジタル変換器(ＡＤＣ)Ａ６０、Ａ６１の出力端子からの受信デジタルベースバンド信号に応答して所望のチャネルの信号の帯域は可能な限り損失を少なくして出力する一方、所望チャネルの信号以外の不要な信号を抑圧する。可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１の出力端子の受信デジタルベースバンド信号は、デジタル可変増幅器(Ｄ−ＰＧＡ)Ａ８０、Ａ８１へ供給される。
【０１６４】
デジタル乗算器によって構成されたデジタル可変増幅器(Ｄ−ＰＧＡ)Ａ８０、Ａ８１は制御ユニット４０から供給された設定情報に基づいて、所望のデジタル利得に設定される。デジタル可変増幅器(Ｄ−ＰＧＡ)Ａ８０、Ａ８１の出力端子の受信デジタルベースバンド信号は、デジタルインターフェース(ＤＩＦ)３０によって、デジタルインターフェース出力端子(ＤＩＦｏｕｔ)３２から図示しないベースバンドＬＳＩへ伝送される。
【０１６５】
また、図１に示した本発明の実施の形態１によるＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００のデジタルインターフェース(ＤＩＦ)３０で、アナログ−デジタル変換器(ＡＤＣ)Ａ６０、Ａ６１…のサンプリングレートとデジタルインターフェース出力端子(ＤＩＦｏｕｔ)３２のサンプリングレートとは、デジタルインターフェースの規格によって所定の値に所定値に規定されている。すなわち、アナログ−デジタル変換器(ＡＤＣ)Ａ６０、Ａ６１…のサンプリングレートは、デジタルインターフェース出力端子(ＤＩＦｏｕｔ)３２のサンプリングレートよりも高いものとなっている。
【０１６６】
可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１…は、所望チャネルの信号以外の不要な信号を抑圧するだけではなくアナログ−デジタル変換器(ＡＤＣ)Ａ６０、Ａ６１…の高いサンプリングレートをデジタルインターフェース出力端子(ＤＩＦｏｕｔ)３２の低いサンプリングレートを変換するための非同期型サンプリングレートコンバータ(ＡＳＲＣ)として機能する。更に、可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１…は、ＦＩＲフィルタのデジタルフィルタによって構成されている。尚、ＦＩＲは、Finite Impulse Response(有限インパルス応答)の略である。
【０１６７】
《デジタルフィルタ》
図１３は、図１に示した本発明の実施の形態１による受信装置であるＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１、Ｂ７０、Ｂ７１を構成する１段のＦＩＲデジタルフィルタ１３００の構成を示す図である。
【０１６８】
図１３に示すように可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１、Ｂ７０、Ｂ７１を構成する１段のＦＩＲデジタルフィルタ１３００は、４段の遅延回路１３１１、１３１２、１３１３、１３１４と、５個のデジタル乗算器１３２０、１３２１、１３２２、１３２３、１３２４と、加算器１３４０とを含んでいる。
【０１６９】
デジタル入力信号Ｄａｔａ＿Ｉｎは１段目の遅延回路１３１１の入力端子と１段目のデジタル乗算器１３２０の入力端子とに供給されて、１段目の遅延回路１３１１の出力端子は２段目の遅延回路１３１２の入力端子と２段目のデジタル乗算器１３２１の入力端子とに供給される。２段目の遅延回路１３１２の出力端子は３段目の遅延回路１３１３の入力端子と３段目のデジタル乗算器１３２２の入力端子とに供給されて、３段目の遅延回路１３１３の出力端子は４段目の遅延回路１３１４の入力端子と４段目のデジタル乗算器１３２３の入力端子に供給される。４段目の遅延回路１３１４の出力端子からはデジタル出力信号Ｄａｔａ＿Ｏｕｔが生成され、４段目の遅延回路１３１４の出力端子は５段目のデジタル乗算器１３２４の入力端子に供給される。
【０１７０】
１段目のデジタル乗算器１３２０の他の入力端子に第１フィルタ係数Ａ０が供給され、２段目のデジタル乗算器１３２１の他の入力端子に第２フィルタ係数Ａ１が供給され、３段目のデジタル乗算器１３２２の他の入力端子に第３フィルタ係数Ａ２が供給される。４段目のデジタル乗算器１３２３の他の入力端子に第４フィルタ係数Ａ３が供給され、５段目のデジタル乗算器１３２４の他の入力端子に第５フィルタ係数Ａ４が供給される。５個のデジタル乗算器１３２０、１３２１、１３２２、１３２３、１３２４の５個の出力信号
１３３０、１３３１、１３３２、１３３３、１３３４は、それぞれ加算器１３４０の５個の入力端子に供給される。従って、加算器１３４０の出力端子から、出力データ１３５０が生成される。
【０１７１】
図１４は、図１３に示した可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１、Ｂ７０、Ｂ７１を構成する１段のＦＩＲデジタルフィルタ１３００の動作を説明する図である。
【０１７２】
図１４に示したように、デジタル入力信号Ｄａｔａ＿Ｉｎおよび１段目のデジタル乗算器１３２０の出力信号１３３０と比較すると、２段目のデジタル乗算器１３２１の出力信号１３３１は１個の単位遅延時間分、遅延している。２段目のデジタル乗算器１３２１の出力信号１３３１と比較すると、３段目のデジタル乗算器１３２２の出力信号１３３２は１個の単位遅延時間分、遅延している。３段目のデジタル乗算器１３２２の出力信号１３３２と比較すると、４段目のデジタル乗算器１３２３の出力信号１３３３は１個の単位遅延時間分、遅延している。更に４段目のデジタル乗算器１３２３の出力信号１３３３と比較すると、５段目のデジタル乗算器１３２４の出力信号１３３４は１個の単位遅延時間分、遅延している。
【０１７３】
以上説明したように、図１３に示した１段のＦＩＲデジタルフィルタ１３００は、４段の遅延回路１３１１、１３１２、１３１３、１３１４によって構成されている。また更に図１１に示したＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１、Ｂ７０、Ｂ７１は、１００段のＦＩＲデジタルフィルタによってそれぞれ構成されている。従って、可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１、Ｂ７０、Ｂ７１の各フィルタは、４００段の遅延回路を含んでいる。
【０１７４】
このように可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１、Ｂ７０、Ｂ７１の各フィルタが極めて大きな段数の遅延回路を含むため、可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１、Ｂ７０、Ｂ７１の信号遅延時間が可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１、Ａ５０、Ａ５１、Ｂ３０、Ｂ３１、Ｂ５０、Ｂ５１の信号遅延時間より大きいものである。
【０１７５】
《受信動作の切り替え》
この状態で、デジタルインターフェース(ＤＩＦ)３０がデジタルインターフェース入力端子(ＤＩＦｉｎ)３１に無線アクセスシステムＡの受信停止信号と無線アクセスシステムＢの受信開始信号を受信したと想定する。この両信号に関して、一般的には無線アクセスシステムＢの受信開始信号よりも、無線アクセスシステムＡの受信停止信号の方が、先にＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００に到着する。しかし、その反対でも良く、更にそれ以外にも、無線アクセスシステムＢの受信開始信号を排他的に処理することによって無線アクセスシステムＡの受信停止信号を受理したと判断することも可能である。
【０１７６】
無線アクセスシステムＡの受信停止処理のためには、最初に、制御ユニット４０からの切り替え制御信号４６によってフロントエンドモジュール(ＦＥＭ)２０の内蔵のスイッチにより無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００側への接続がオフ状態にされる。その結果、アンテナ１０によって受信される無線アクセスシステムＡのＲＦ受信信号のフロントエンドモジュール(ＦＥＭ)２０の内蔵のスイッチを介しての無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００への供給が、終了する。
【０１７７】
制御ユニット４０には、アナログ受信ユニット(Ａ−ＲＸＡ)２０２およびアナログ受信ユニット(Ａ−ＲＸＢ)２１２の信号遅延時間ｔDAとデジタル受信ユニット(Ｄ−ＲＸＡ)２０３およびデジタル受信ユニット(Ｄ−ＲＸＢ)２１３の信号遅延時間ｔDDとが記憶されている。
【０１７８】
無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０を使用せずに無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００だけで複数の無線アクセスシステムに対応する場合には、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００に含まれる可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１、Ａ５０、Ａ５１と可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１の各フィルタ特性を可変させるものである。従って、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００においてアナログ受信ユニット(Ａ−ＲＸＡ)２０２の信号遅延時間ｔDAとデジタル受信ユニット(Ｄ−ＲＸＡ)２０３の信号遅延時間ｔDDとは、対応する無線アクセスシステム毎に異なる値に設定するために、複数の設定値を格納するための記憶テーブルが制御ユニット４０に配置される。複数の設定値は、ベースバンドＬＳＩから制御ユニット４０に配置された記憶テーブルへ転送される。
【０１７９】
同様に、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００を使用せずに無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０だけで複数の無線アクセスシステムに対応する場合には、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０に含まれる可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ｂ３０、Ｂ３１、Ｂ５０、Ｂ５１と可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ｂ７０、Ｂ７１の各フィルタ特性を可変させる。従って、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０においてアナログ受信ユニット(Ａ−ＲＸＢ)２１２の信号遅延時間ｔDAとデジタル受信ユニット(Ｄ−ＲＸＢ)２１３の信号遅延時間ｔDDとは、対応する無線アクセスシステム毎に異なる値に設定するために、複数の設定値を格納するための記憶テーブルが制御ユニット４０に配置される。複数の設定値は、ベースバンドＬＳＩから制御ユニット４０に配置された記憶テーブルへ転送される。
【０１８０】
アナログ受信ユニット(Ａ−ＲＸＡ)２０２の信号遅延時間ｔDAが経過した後に、制御ユニット４０からのオンオフ制御信号(Ａ−ＲＸＡ＿ＯＮ)４１Ｒによってアナログ受信ユニット(Ａ−ＲＸＡ)２０２をオフ状態に制御する。そして、制御ユニット４０からのオンオフ制御信号(Ａ−ＲＸＢ＿ＯＮ)４２Ｒによって、アナログ受信ユニット(Ａ−ＲＸＢ)２１２をオン状態に制御する。同時に、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０は、制御ユニット４０から入力された設定に基づき、電圧制御発振器(ＶＣＯ)１００の発振出力信号と図示しない基準クロック信号を比較することによって、電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数を無線アクセスシステムＢの所望の周波数に一致させるようにロック動作を開始する。
【０１８１】
ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００がロック動作を実行している期間中に、デジタル受信ユニット(Ｄ−ＲＸＡ)２０３は、可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１の大きな段数の遅延回路の内部に存在する全ての受信信号に関する全ての受信デジタルベースバンド信号の出力処理(送出)を実行する。このようにして、デジタルインターフェース(ＤＩＦ)３０によって、デジタル受信ユニット(Ｄ−ＲＸＡ)２０３の可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１の内部に存在する受信信号に関する全ての受信デジタルベースバンド信号のデジタルインターフェース出力端子(ＤＩＦｏｕｔ)３２を介してのベースバンドＬＳＩへの出力処理(送出)が完了する。すると、制御ユニット４０からのオンオフ制御信号(Ｄ−ＲＸＡ＿ＯＮ)４４Ｒによって、デジタル受信ユニット(Ｄ−ＲＸＡ)２０３は、オフ状態に制御される。この制御は、例えばデジタル受信ユニット(Ｄ−ＲＸＡ)２０３の動作状態をモニタして、デジタルインターフェース(ＤＩＦ)３０がデジタルインターフェース出力端子(ＤＩＦｏｕｔ)３２を介して全ての受信デジタルベースバンド信号の出力処理(送出)を完了したと言うフラグ信号を出力させることで実現することが可能である。それ以外にも、デジタル受信ユニット(Ｄ−ＲＸＡ)２０３の信号遅延時間ｔDDは常に一定であるので、アナログ受信ユニット(Ａ−ＲＸＡ)２０２をオフ状態に制御した後に一定値の信号遅延時間ｔDDの時間経過の後に、制御ユニット４０からのオンオフ制御信号(Ｄ−ＲＸＡ＿ＯＮ)４４Ｒによってデジタル受信ユニット(Ｄ−ＲＸＡ)２０３をオフ状態に制御することも可能である。
【０１８２】
このようにして、制御ユニット４０からのオンオフ制御信号(Ｄ−ＲＸＡ＿ＯＮ)４４Ｒによってデジタル受信ユニット(Ｄ−ＲＸＡ)２０３をオフ状態に制御した後に、制御ユニット４０からのオンオフ制御信号(Ｄ−ＲＸＢ＿ＯＮ)４５Ｒによりデジタル受信ユニット(Ｄ−ＲＸＢ)２１３をオン状態に制御する。
【０１８３】
更に図１に示した本発明の実施の形態１によるＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００によれば、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００とがロック動作を実行している期間中に、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニット(Ａ−ＲＸＢ)２１２はＤＣオフセット電圧のキャンセル動作とフィルタ特性の校正動作とを実行する。すなわち、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニット(Ａ−ＲＸＢ)２１２は、その内部回路のＤＣオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ｂ３０、Ｂ３１、Ｂ５０、Ｂ５１のフィルタ特性の校正動作とを実行する。
【０１８４】
このようにして、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０の無線アクセスシステムＢの受信開始処理のための全ての準備動作を終了した後に、制御ユニット４０からの切り替え制御信号４６によってフロントエンドモジュール(ＦＥＭ)２０の内蔵のスイッチにより無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０側への接続がオン状態にされる。
【０１８５】
アンテナ１０によって受信された無線周波数(ＲＦ)受信信号は、フロントエンドモジュール(ＦＥＭ)２０に供給される。
【０１８６】
フロントエンドモジュール(ＦＥＭ)２０の内蔵のアンテナスイッチは、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００の側へ非接続状態に制御される一方、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０の側へ接続状態に制御されている。またフロントエンドモジュール(ＦＥＭ)２０の内蔵のフィルタによりアンテナ１０から受信した無線周波数(ＲＦ)受信信号の内で無線アクセスシステムＢの所望信号帯域を可能な限り少ない損失で通過する一方、所望信号帯域以外の妨害信号成分を抑圧する。従って、フロントエンドモジュール(ＦＥＭ)２０の出力信号であるＲＦ受信信号は、アナログ受信ユニット(Ａ−ＲＸＢ)２１２の低雑音増幅器(ＬＮＡ)Ｂ１０に供給される。
【０１８７】
その結果、アナログ受信ユニット(Ａ−ＲＸＢ)２１２の低雑音増幅器(ＬＮＡ)Ｂ１０は、可能な限り雑音を付加することなく、ＲＦ受信信号を所望の利得で増幅する。低雑音増幅器(ＬＮＡ)Ｂ１０の出力からのＲＦ受信増幅信号は、ミキサ(ＭＩＸ)Ｂ２０、Ｂ２１に供給される。
【０１８８】
ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０は、制御ユニット４０から供給される動作設定情報に基づき、電圧制御発振器(ＶＣＯ)１００の発振出力信号と図示しない基準クロック信号を比較することによって電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数を所望の周波数にロックさせる。このようにして、電圧制御発振器(ＶＣＯ)１００は、所望の周波数の発振出力信号を生成する。
【０１８９】
移相器Ｂ９０は電圧制御発振器(ＶＣＯ)１００から供給される発振出力信号に応答して９０度位相の相違する２つのローカル信号を生成して、この２つのローカル信号をミキサ(ＭＩＸ)Ｂ２０、Ｂ２１に供給する。例えば、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０がダイレクトコンバージョン受信機である場合には、ミキサ(ＭＩＸ)Ｂ２０、Ｂ２１へ供給されるローカル信号の周波数は、アンテナ１０から供給される所望のチャネルのＲＦ受信信号の中心周波数と等しいものである。また、電圧制御発振器(ＶＣＯ)１００の発振信号と移相器Ｂ９０から生成される９０度位相の相違する２つのローカル信号とは必ずしも同一の周波数である必要はなく、例えば、電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数をローカル信号の２倍の周波数に設定する。この場合には、移相器Ｂ９０はローカル信号の９０度位相シフトの機能だけではなく電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数を分周比２によって分周する機能も含むものである。
【０１９０】
ミキサ(ＭＩＸ)Ｂ２０、Ｂ２１の出力信号は、可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ｂ３０、Ｂ３１へ供給される。可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ｂ３０、Ｂ３１、Ｂ５０、Ｂ５１は所望のチャネルの信号帯域を可能な限り少ない損失で通過する一方、所望信号帯域以外の妨害信号成分を抑圧する。
【０１９１】
可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ｂ３０、Ｂ３１の出力信号は、アナログ可変増幅器(Ａ−ＰＧＡ)Ｂ４０、Ｂ４１へ供給される。アナログ可変増幅器(Ａ−ＰＧＡ)Ｂ４０、Ｂ４１は、制御ユニット４０から供給される設定情報に基づいて、所望の利得に設定される。アナログ可変増幅器(Ａ−ＰＧＡ)Ｂ４０、Ｂ４１の出力信号は、可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ｂ５０、Ｂ５１へ供給される。更に、可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ｂ５０、Ｂ５１の出力信号である受信アナログベースバンド信号はアナログ−デジタル変換器(ＡＤＣ)Ｂ６０、Ｂ６１へ供給され、アナログ−デジタル変換器(ＡＤＣ)Ｂ６０、Ｂ６１の出力端子から受信デジタルベースバンド信号が生成される。
【０１９２】
デジタル受信ユニット(Ｄ−ＲＸＢ)２１３の可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ｂ７０、Ｂ７１はアナログ−デジタル変換器(ＡＤＣ)Ｂ６０、Ｂ６１の出力端子からの受信デジタルベースバンド信号に応答して所望のチャネルの信号の帯域は可能な限り損失を少なくして出力する一方、所望チャネルの信号以外の不要な信号を抑圧する。可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ｂ７０、Ｂ７１の出力端子の受信デジタルベースバンド信号は、デジタル可変増幅器(Ｄ−ＰＧＡ)Ｂ８０、Ｂ８１へ供給される。
【０１９３】
デジタル乗算器によって構成されたデジタル可変増幅器(Ｄ−ＰＧＡ)Ｂ８０、Ｂ８１は制御ユニット４０から供給された設定情報に基づいて、所望のデジタル利得に設定される。デジタル可変増幅器(Ｄ−ＰＧＡ)Ｂ８０、Ｂ８１の出力端子の受信デジタルベースバンド信号は、デジタルインターフェース(ＤＩＦ)３０によって、デジタルインターフェース出力端子(ＤＩＦｏｕｔ)３２から図示しないベースバンドＬＳＩへ伝送される。
【０１９４】
《受信動作の切り替え動作》
図２は、図１に示した本発明の実施の形態１による受信装置であるＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の受信動作の切り替え動作を示す図である。
【０１９５】
図２のステップＳ２００では、ＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニット(Ａ−ＲＸＡ)２０２とデジタル受信ユニット(Ｄ−ＲＸＡ)２０３とは無線アクセスシステムＡを受信中である。
【０１９６】
図２のステップＳ２０１では、ＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００のデジタルインターフェース(ＤＩＦ)３０は、図示しないベースバンドＬＳＩからのコマンドがデジタルインターフェース入力端子(ＤＩＦｉｎ)３１に供給されるのを待っている。
【０１９７】
図２のステップＳ２０２で、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００がデジタルインターフェース(ＤＩＦ)３０を介して図示しないベースバンドＬＳＩからの無線アクセスシステムＡの受信停止コマンドを受信する。
【０１９８】
すると、図２のステップＳ２０３で、制御ユニット４０はオンオフ制御信号(Ａ−ＲＸＡ＿ＯＮ)４１Ｒによって無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニット(Ａ−ＲＸＡ)２０２をオフ状態に制御する。
【０１９９】
図２のステップＳ２０４では、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のデジタル受信ユニット(Ｄ−ＲＸＡ)２０３は、その内部に存在する無線アクセスシステムＡの全ての受信信号に関してデジタルインターフェース(ＤＩＦ)３０のデジタルインターフェース出力端子(ＤＩＦｏｕｔ)３２からベースバンドＬＳＩへの受信デジタルベースバンド信号の出力処理(送出)を終了する。
【０２００】
図２のステップＳ２０４で無線アクセスシステムＡの受信デジタルベースバンド信号の送出が終了すると、次のステップＳ２０５では制御ユニット４０のオンオフ制御信号(Ｄ−ＲＸＡ＿ＯＮ)４４Ｒにより無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のデジタル受信ユニット(Ｄ−ＲＸＡ)２０３はオフ状態に制御される。
【０２０１】
図２のステップＳ２０６で、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０が、デジタルインターフェース(ＤＩＦ)３０を介して、無線アクセスシステムＢの受信開始コマンドを受信すると想定する。
【０２０２】
このステップＳ２０６で無線アクセスシステムＢの受信開始コマンドが受信された場合には、図２のステップＳ２０７で制御ユニット４０はオンオフ制御信号(Ａ−ＲＸＢ＿ＯＮ)４２Ｒによって無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニット(Ａ−ＲＸＢ)２１２はオン状態に制御される。
【０２０３】
このステップＳ２０７で無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０はオン状態に制御されると、ステップＳ２０７ではＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０は、制御ユニット４０からのオンオフ制御信号(ＲＸＢ＿ＯＮ)４２Ｒに基づきロック動作を開始する。すなわち、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０は、電圧制御発振器(ＶＣＯ)１００の発振出力信号と図示しない基準クロック信号を比較することによって電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数を無線アクセスシステムＢの所望の周波数に一致させるようにロック動作を開始する。このようにＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００とがロック動作を実行している期間に、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０はその内部回路のＤＣオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ｂ３０、Ｂ３１、Ｂ５０、Ｂ５１のフィルタ特性の校正動作とを実行する。
【０２０４】
図２のステップＳ２０８では、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のデジタル受信ユニット(Ｄ−ＲＸＡ)２０３のオフ状態への制御が完了した後に、図２のステップＳ２０９で無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のデジタル受信ユニット(Ｄ−ＲＸＢ)２１３はオン状態に制御される。尚、図２のステップＳ２０８での無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のデジタル受信ユニット(Ｄ−ＲＸＡ)２０３のオフ状態への制御完了タイミングは、図２のステップＳ２０５での無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のデジタル受信ユニット(Ｄ−ＲＸＡ)２０３のオフ状態の制御完了タイミングと一致する。
【０２０５】
図２のステップ２１０にて、デジタルインターフェース(ＤＩＦ)３０がＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の電源オフのコマンドを受信すると、図２のステップＳ２１１で無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００と無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０とはオフ状態に制御される。
【０２０６】
ところで図１１に示した本発明に先立って本発明者等によって検討された受信装置では、図１２に示した切り替え動作によって無線アクセスシステムの切り替え時に現在アクセス中の無線アクセスシステムに関する受信ユニット内部に存在する全ての受信信号に関する全ての受信デジタルベースバンド信号の出力処理(送出)を終了してから、次にアクセスする無線アクセスシステムへの受信準備に移行するものであった。
【０２０７】
《受信動作の切り替え時間の短縮》
それに対して図２に示した受信動作の切り替え動作のステップＳ２０７において、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０による制御によって電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数が無線アクセスシステムＢの所望の周波数に一致するようにロック動作に必要な時間は、数１００μＳである。また、図２に示した受信動作の切り替え動作のステップＳ２０４において、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のデジタル受信ユニット(Ｄ−ＲＸＡ)２０３の内部に存在する無線アクセスシステムＡの全ての受信信号に関してデジタルインターフェース(ＤＩＦ)３０からベースバンドＬＳＩへの受信デジタルベースバンド信号の出力処理(送出)を終了するのに必要な時間は、数１０μＳである。
【０２０８】
従って、本発明の実施の形態１による図２に示した受信動作の切り替え動作によれば、ステップＳ２０４における数１０μＳの処理時間の受信デジタルベースバンド信号の出力処理とステップＳ２０７における数１００μＳの処理時間の電圧制御発振器(ＶＣＯ)１００の発振周波数のロック動作とを並列実行することが可能となる。その結果、本発明の実施の形態１による図２に示した受信動作の切り替え動作によれば、並列実行によってステップＳ２０４における数１０μＳの処理時間が切り替え時間に含まれなくなるので、複数の無線システムの間での受信動作の切り替え時間を短縮することが可能となる。
【０２０９】
《受信動作の切り替え動作の時間経過》
図３は、図１に示した本発明の実施の形態１による受信装置のＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過と図１１に示した本発明に先立って本発明者等によって検討された受信装置のＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過とを示す図である。
【０２１０】
すなわち、図３では比較のために、上部に図１に示した本発明の実施の形態１による受信装置のＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示される一方、下部に図１１に示した本発明に先立って本発明者等によって検討された受信装置のＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示されている。
【０２１１】
図３の上部に、図１に示した本発明の実施の形態１による受信装置のＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示されている。
【０２１２】
図２のステップＳ２０２で受信された無線アクセスシステムＡの受信停止コマンドに応答して、図３に示すように無線アクセスシステムＡの受信部オフ移行動作３００が開始される。また、無線アクセスシステムＡの受信部オフ移行動作３００の開始と同時に、制御ユニット４０からフロントエンドモジュール(ＦＥＭ)２０に供給される切り替え制御信号４６がハイレベル“Ｈ”からローレベル“Ｌ”に変化する。従って、図３のアンテナスイッチ動作３０１において、フロントエンドモジュール(ＦＥＭ)２０の内蔵のアンテナスイッチにより無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００側への接続がオフ状態にされる。
【０２１３】
無線アクセスシステムＡの受信部オフ移行動作３００の開始の後、アナログ受信ユニット(Ａ−ＲＸＡ)２０２の信号遅延時間ｔDAの期間において、制御ユニット４０からアナログ受信ユニット(Ａ−ＲＸＡ)２０２に供給されるオンオフ制御信号(Ａ−ＲＸＡ＿ＯＮ)４１Ｒはハイレベル“Ｈ”に維持される一方、信号遅延時間ｔDAの期間経過後にオンオフ制御信号(Ａ−ＲＸＡ＿ＯＮ)４１Ｒはローレベル“Ｌ”に変化する。その結果、信号遅延時間ｔDAの期間に対応する図３のアナログ受信ユニットＡオフ移行動作３０２の期間において、大きな信号遅延時間の可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１、Ａ５０、Ａ５１を含むアナログ受信ユニット(Ａ−ＲＸＡ)２０２のアナログ信号処理が完了される。尚、このアナログ信号処理に、アナログ−デジタル変換器(ＡＤＣ)Ａ６０、Ａ６１のアナログ−デジタル変換の処理も含まれる。
【０２１４】
信号遅延時間ｔDAの期間のアナログ受信ユニット２０２のアナログ信号処理の完了の後に、デジタル受信ユニット２０３の信号遅延時間ｔDDの期間に制御ユニット４０からデジタル受信ユニット２０３に供給されるオンオフ制御信号(Ｄ−ＲＸＡ＿ＯＮ)４４Ｒはハイレベル“Ｈ”に維持される一方、信号遅延時間ｔDDの期間経過後にオンオフ制御信号(Ｄ−ＲＸＡ＿ＯＮ)４４Ｒはローレベル“Ｌ”に変化する。従って、信号遅延時間ｔDDの期間に対応する図３のデジタル受信ユニットＡオフ移行動作３０３の期間において、極めて大きな信号遅延時間を有する可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１を含むデジタル受信ユニット(Ｄ−ＲＸＡ)２０３のデジタル信号処理が完了されるものである。また信号遅延時間ｔDAの期間のアナログ受信ユニットＡオフ移行動作３０２でのアナログ信号処理と信号遅延時間ｔDDの期間のデジタル受信ユニットＡオフ移行動作３０３でのデジタル信号処理との実行によって、デジタルインターフェース(ＤＩＦ)３０はデータ送出動作３０４によって図示しないベースバンドＬＳＩへの無線アクセスシステムＡの最後の受信デジタルベースバンド信号の送出を完了する。
【０２１５】
一方、信号遅延時間ｔDAの期間のアナログ受信ユニット(Ａ−ＲＸＡ)２０２のアナログ信号処理の完了と略同時に、無線アクセスシステムＢの受信部オン移行動作３０５が開始される。また無線アクセスシステムＢの受信部オン移行動作３０５の開始と略同時に、制御ユニット４０から無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニット(Ａ−ＲＸＢ)２１２に供給されるオンオフ制御信号(Ａ−ＲＸＢ＿ＯＮ)４２Ｒはローレベル“Ｌ”からハイレベル“Ｈ”へ変化する。その結果、オンオフ制御信号(Ａ−ＲＸＢ＿ＯＮ)４２Ｒのハイレベル“Ｈ”に応答して、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニット(Ａ−ＲＸＢ)２１２が活性化される。従って、図３に示したアナログ受信ユニットＢオン移行動作３０６の期間において、大きな信号遅延時間の可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ｂ３０、Ｂ３１、Ｂ５０、Ｂ５１を含むアナログ受信ユニット(Ａ−ＲＸＢ)２１２のアナログ信号処理の準備が開始される。アナログ受信ユニットＢオン移行動作３０６の期間の初期期間３０６１で、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニット(Ａ−ＲＸＢ)２１２はＤＣオフセット電圧のキャンセル動作とフィルタ特性の校正動作とを実行する。すなわち、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニット(Ａ−ＲＸＢ)２１２は、内部回路のＤＣオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ｂ３０、Ｂ３１、Ｂ５０、Ｂ５１のフィルタ特性の校正動作とを実行する。
【０２１６】
図３に示したアナログ受信ユニットＢオン移行動作３０６の期間と平行するＶＣＯロック期間３０７では、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００とがロック動作を実行する。すなわち、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０は、制御ユニット４０から出力されるオンオフ制御信号(Ａ−ＲＸＢ＿ＯＮ)４２Ｒに基づき、電圧制御発振器(ＶＣＯ)１００の発振出力信号と図示しない基準クロック信号を比較することによって電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数を無線アクセスシステムＢの所望の周波数に一致させるようにロック動作を開始する。
【０２１７】
一方、信号遅延時間ｔDDの期間に対応したデジタル受信ユニットＡオフ移行動作３０３の期間の完了の後には、制御ユニット４０から無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のデジタル受信ユニット(Ｄ−ＲＸＢ)２１３に供給されるオンオフ制御信号(Ｄ−ＲＸＢ＿ＯＮ)４５Ｒは、ローレベル“Ｌ”からハイレベル“Ｈ”へ変化する。その結果、オンオフ制御信号(Ｄ−ＲＸＢ＿ＯＮ)４５Ｒのハイレベル“Ｈ”に応答して、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のデジタル受信ユニット(Ｄ−ＲＸＢ)２１３が活性化される。従って、図３に示したデジタル受信ユニットＢオン移行動作３０８の期間において、極めて大きな信号遅延時間を有する可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ｂ７０、Ｂ７１を含んだデジタル受信ユニット(Ｄ−ＲＸＢ)２１３のデジタル信号処理の準備が開始されるものである。
【０２１８】
図３に示したように、ＶＣＯロック期間３０７でのＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００とによるロック動作が完了すると、制御ユニット４０からフロントエンドモジュール(ＦＥＭ)２０に供給される切り替え制御信号４６が、ローレベル“Ｌ”からハイレベル“Ｈ”に変化する。従って、アンテナスイッチ動作３０９において、フロントエンドモジュール(ＦＥＭ)２０の内蔵のアンテナスイッチにより無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０側への接続がオン状態にされる。
【０２１９】
その結果、アンテナスイッチ動作３０９が完了した後に、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニット(Ａ−ＲＸＢ)２１２とデジタル受信ユニット(Ｄ−ＲＸＢ)２１３とを使用する無線アクセスシステムＢの無線周波数(ＲＦ)受信信号の受信デジタルベースハンド信号へのダイレクトコンバージョン動作が可能となる。
【０２２０】
図３の下部に、図１１に示した本発明に先立って本発明者等によって検討された受信装置のＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示されている。
【０２２１】
無線アクセスシステムＡの受信停止コマンドに応答して、無線アクセスシステムＡの受信部オフ移行動作３１０が開始される。すなわち、無線アクセスシステムＡの受信部オフ移行動作３１０によって、図１１に示したＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００の全体の受信動作の活性状態から非活性状態への移行が開始される。また、無線アクセスシステムＡの受信部オフ移行動作３１０の開始と同時に、制御ユニット４０からフロントエンドモジュール(ＦＥＭ)２０に供給される切り替え制御信号４６がハイレベル“Ｈ”からローレベル“Ｌ”に変化する。従って、図３のアンテナスイッチ動作３１１において、フロントエンドモジュール(ＦＥＭ)２０の内蔵のアンテナスイッチにより無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００側への接続がオフ状態にされる。
【０２２２】
無線アクセスシステムＡの受信部オフ移行動作３１０の開始後の無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットでのアナログ信号遅延時間ｔDAとデジタル受信ユニットのデジタル信号遅延時間ｔDDの合計時間に関して、検討する。この合計時間ｔDA＋ｔDDの期間において、制御ユニット４０から無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００に供給されるオンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒはハイレベル“Ｈ”に維持される一方、合計時間ｔDA＋ｔDDの期間経過後にオンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒはローレベル“Ｌ”に変化する。その結果、合計時間ｔDA＋ｔDDの期間に対応する図３の無線アクセスシステムＡの受信部オフ移行動作３１０の期間で、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットのアナログ信号処理とデジタル受信ユニットのデジタル信号処理とが完了される。更に、合計時間ｔDA＋ｔDDの期間で、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットのアナログ信号処理とデジタル受信ユニットのデジタル信号処理の実行によって、デジタルインターフェース(ＤＩＦ)３０はデータ送出動作３１４によって図示しないベースバンドＬＳＩへの無線アクセスシステムＡの最後の受信デジタルベースバンド信号の送出を完了する。
【０２２３】
合計時間ｔDA＋ｔDDの期間での無線アクセスシステムＡの受信部オフ移行動作３１０の完了の後に、制御ユニット４０から無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００に供給されるオンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒはハイレベル“Ｈ”からローレベルに変化する。その後に、制御ユニット４０から無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０に供給されるオンオフ制御信号(ＲＸＢ＿ＯＮ)４２Ｒは、ローレベル“Ｌ”からハイレベル“Ｈ”に変化する。その結果、オンオフ制御信号(ＲＸＢ＿ＯＮ)４２Ｒのハイレベル“Ｈ”に応答して、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニットとデジタル受信ユニットとが活性化される。従って、図３に示した無線アクセスシステムＢの受信部オン移行動作３１５の期間において、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニットのアナログ信号処理の準備とデジタル受信ユニットのデジタル信号処理の準備とが開始される。無線アクセスシステムＢの受信部オン移行動作３１５の期間の初期期間３１６１で、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニットはＤＣオフセット電圧のキャンセル動作とフィルタ特性の校正動作を実行する。すなわち、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニットは、その内部回路のＤＣオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ｂ３０、Ｂ３１、Ｂ５０、Ｂ５１のフィルタ特性の校正動作とを実行する。
【０２２４】
図３に示した無線アクセスシステムＢの受信部オン移行動作３１５の期間と略平行するＶＣＯロック期間３１７では、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００とがロック動作を実行する。すなわち、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０は、制御ユニット４０から出力されるオンオフ制御信号(ＲＸＢ＿ＯＮ)４２Ｒに基づいて、電圧制御発振器(ＶＣＯ)１００の発振出力信号と図示しない基準クロック信号を比較することによって、電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数を無線アクセスシステムＢの所望の周波数に一致させるようにロック動作を開始する。
【０２２５】
図３に示したように、ＶＣＯロック期間３１７でのＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００とによるロック動作が完了すると、制御ユニット４０からフロントエンドモジュール(ＦＥＭ)２０に供給される切り替え制御信号４６が、ローレベル“Ｌ”からハイレベル“Ｈ”に変化する。従って、アンテナスイッチ動作３１９において、フロントエンドモジュール(ＦＥＭ)２０の内蔵のアンテナスイッチにより無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０側への接続がオン状態にされる。
【０２２６】
その結果、アンテナスイッチ動作３１９が完了した後に、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニットとデジタル受信ユニットとを使用する無線アクセスシステムＢの無線周波数(ＲＦ)受信信号の受信デジタルベースハンド信号へのダイレクトコンバージョン動作が可能となる。
【０２２７】
図３の上部と下部との比較から明らかなように、図３の下部に示した図１１に示した本発明に先立って本発明者等によって検討された受信動作の切り替え動作よりも、図３の上部に示した図１に示した本発明の実施の形態１による受信動作の切り替え動作は、ＤＣオフセット電圧のキャンセル動作とフィルタ特性の校正動作３０６１とＶＣＯロック期間３０７とを早期に開始することが可能となる。このタイミングの差分は、デジタル受信ユニット(Ｄ−ＲＸＡ)２０３でのデジタル信号遅延時間ｔDDの分である。その結果、図１に示す無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニット(Ａ−ＲＸＢ)２１２は、内部回路のＤＣオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ｂ３０、Ｂ３１、Ｂ５０、Ｂ５１のフィルタ特性の校正動作とを早期に終了することが可能となる。またＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００とは、ロック動作を早期に完了することが可能となる。従って、アンテナスイッチ動作３０９が早期に完了して、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニット(Ａ−ＲＸＢ)２１２とデジタル受信ユニット(Ｄ−ＲＸＢ)２１３とを使用する無線アクセスシステムＢの無線周波数(ＲＦ)受信信号の受信デジタルベースハンド信号へのダイレクトコンバージョン動作が早期に可能となるものである。
【０２２８】
また図１に示した本発明の実施の形態１によるＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００は、上述したＬＴＥ方式の無線アクセスシステムＡの受信動作とＧＳＭ方式等の無線アクセスシステムＢの受信動作との切り替え動作以外の切り替え動作を実行することが可能なものである。更に図１に示した本発明の実施の形態１によるＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００は、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００と無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０の２系統の受信装置を具備するものにのみ限定されるものではない。すなわち、図１に示した本発明の実施の形態１によるＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００は、上述した２系統の受信装置の一方のみを具備してＬＴＥ方式とＧＳＭ方式とＷ−ＣＤＭＡ方式等の複数の受信動作の間で受信動作の切り替え動作を実行することも可能である。
【０２２９】
他の例としては、図１に示した本発明の実施の形態１によるＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００がＬＴＥ方式とＷ−ＣＤＭＡ方式との両方の無線アクセスシステムに対応しており、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００はＬＴＥ方式の受信とＷ−ＣＤＭＡ方式の受信とに共用される。また、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０は、ＧＳＭ方式の受信に使用される。
【０２３０】
無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００によるＷ−ＣＤＭＡ方式の受信動作に関連して、Ｗ−ＣＤＭＡ方式は５ＭＨｚのチャネル間隔で３．８４ＭＨｚの帯域幅の１種類のモードを有している。一方、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００によるＬＴＥ方式の受信動作に関連して、ＬＴＥ方式は１．４ＭＨｚのチャネル間隔で１．０８ＭＨｚの帯域幅を有するモードから２０ＭＨｚのチャネル間隔で１８ＭＨｚの帯域幅を有するモードまでの6種類のモードを有する。
【０２３１】
従って、制御ユニット４０は、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００の可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１、Ａ５０、Ａ５１の遮断周波数と可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１の遮断周波数とを可変設定する。その結果、上述した７種類のモードの受信動作を無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のみを使用することで可能とすることができる。
【０２３２】
この場合には、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００が無線アクセスシステムＡ０を受信する受信動作モードから無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００が無線アクセスシステムＡ１を受信する受信動作モードへの切り替えとなる。尚、無線アクセスシステムＡ０と無線アクセスシステムＡ１とは、上述した７種類のモードから選択される１つのモードと他の１つのモードとである。
【０２３３】
最初に、図１に示した本発明の実施の形態１による受信装置のＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００では、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００が無線アクセスシステムＡ０を受信していると想定する。
【０２３４】
アンテナ１０によって受信された無線周波数(ＲＦ)受信信号は、フロントエンドモジュール(ＦＥＭ)２０に供給される。
【０２３５】
フロントエンドモジュール(ＦＥＭ)２０は、アンテナスイッチとフィルタを内蔵する。フロントエンドモジュール(ＦＥＭ)２０内蔵のアンテナスイッチは無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００の側へ接続状態に制御される一方、無線アクセスシステムＢ受信ユニット(ＲＸＡ)２１０の側へは非接続状態に制御されている。また、フロントエンドモジュール(ＦＥＭ)２０内蔵のフィルタによりアンテナ１０から受信した無線周波数(ＲＦ)受信信号のうちで無線アクセスシステムＡ０の所望の信号帯域を含む帯域は可能な限り少ない損失を通過する一方、所望信号帯域以外の妨害信号成分を抑圧する。従って、フロントエンドモジュール(ＦＥＭ)２０の出力信号であるＲＦ受信信号は、低雑音増幅器(ＬＮＡ)Ａ１０へ供給される。
【０２３６】
低雑音増幅器(ＬＮＡ)Ａ１０は、可能な限り雑音を付加することなく、ＲＦ受信信号を所望の利得で増幅する。低雑音増幅器(ＬＮＡ)Ａ１０の出力からのＲＦ受信増幅信号は、ミキサ(ＭＩＸ)Ａ２０、Ａ２１に供給される。
【０２３７】
ＰＬＬ周波数シンサセイザ(ＰＬＬ)１１０は、制御ユニット４０から供給される動作設定情報に基づき、電圧制御発振器(ＶＣＯ)１００の発振出力信号と図示しない基準クロック信号と比較することによって電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数を所望の周波数にロックさせる。このようにして、電圧制御発振器(ＶＣＯ)１００は、所望の周波数の発振出力信号を生成する。
【０２３８】
移相器Ａ９０は電圧制御発振器(ＶＣＯ)１００から供給される発振出力信号に応答して９０度移相の相違する２つのローカル信号を生成して、この２つのローカル信号をミキサ(ＭＩＸ)Ａ２０、Ａ２１へ供給する。例えば、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００がダイレクトコンバージョン受信機である場合には、ミキサ(ＭＩＸ)Ａ２０、Ａ２１へ供給されるローカル信号の周波数は、アンテナ１０から供給される所望チャネルのＲＦ受信信号の中心周波数に等しいものである。また、電圧制御発振器(ＶＣＯ)１００の発振信号と移相器Ａ９０から生成される９０度移相の相違する２つのローカル信号とは必ずしも同一の周波数である必要はなく、例えば、電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数を、ローカル信号の２倍の周波数に設定する。この場合には、移相器Ａ９０はローカル信号の９０度位相シフトの機能だけではなく電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数を分周比２によって分周する機能を含むものである。
【０２３９】
ミキサ(ＭＩＸ)Ａ２０、Ａ２１の出力信号は、可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１へ供給される。可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１、Ａ５０、Ａ５１は所望のチャネルの信号帯域を可能な限り少ない損失を通過する一方、所望信号帯域以外の妨害信号成分を抑圧する。
【０２４０】
可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１の出力信号は、アナログ可変増幅器(Ａ−ＰＧＡ)Ａ４０、Ａ４１へ供給される。アナログ可変増幅器(Ａ−ＰＧＡ)Ａ４０、Ａ４１は、制御ユニット４０から供給される設定情報に基づいて、所望の利得に設定される。アナログ可変増幅器(Ａ−ＰＧＡ)Ａ４０、Ａ４１の出力信号は、可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ５０、Ａ５１へ供給される。更に、可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ５０、Ａ５１の出力信号である受信アナログベースバンド信号はアナログ−デジタル変換器(ＡＤＣ)Ａ６０、Ａ６１へ供給され、アナログ−デジタル変換器(ＡＤＣ)Ａ６０、Ａ６１の出力端子から受信デジタルベースバンド信号が生成される。
【０２４１】
可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１はアナログ−デジタル変換器(ＡＤＣ)Ａ６０、Ａ６１の出力端子からの受信デジタルベースバンド信号に応答して所望のチャネルの信号帯域を可能な限り少ない損失を通過する一方、所望信号帯域以外の妨害信号成分を抑圧する。可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１の出力信号は、デジタル可変増幅器(Ｄ−ＰＧＡ)Ａ８０、Ａ８１へ供給される。
【０２４２】
デジタル乗算器により構成されたデジタル可変増幅器(Ｄ−ＰＧＡ)Ａ８０、Ａ８１は、制御ユニット４０から供給される設定情報に基づいて、所望のデジタル利得に設定される。デジタル可変増幅器(Ｄ−ＰＧＡ)Ａ８０、Ａ８１の出力信号の受信デジタルベースバンド信号は、デジタルインターフェース(ＤＩＦ)３０によって、デジタルインターフェース出力端子(ＤＩＦｏｕｔ)３２から図示しないベースバンドＬＳＩへ伝送される。
【０２４３】
この状態で、デジタルインターフェース(ＤＩＦ)３０がデジタルインターフェース入力端子(ＤＩＦｉｎ)３１に無線アクセスシステムＡ０の受信停止信号と無線アクセスシステムＡ１の受信開始信号を受信したと想定する。この両信号に関しては、一般的には無線アクセスシステムＡ１の受信開始信号よりも、無線アクセスシステムＡ０の受信停止信号の方が、先にＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００に到着する。しかし、その反対でも良く、更にそれ以外にも、無線アクセスシステムＡ１の受信開始信号を排他的に処理することによって無線アクセスシステムＡ０の受信停止信号を受理したと判断することも可能である。この両信号は、図１に示した本発明の実施の形態１によるＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００と図示しないベースバンドＬＳＩとの間の制御プロトコルの問題で、本発明は上述したどの方式の信号形態にも適用することが可能である。
【０２４４】
無線アクセスシステムＡ０の受信停止処理のため、まず、制御ユニット４０からフロントエンドモジュール(ＦＥＭ)２０内蔵のスイッチで無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００側への接続をオフにする。
【０２４５】
制御ユニット４０にはアナログ受信ユニット(Ａ−ＲＸＡ)２０２およびアナログ受信ユニット(Ａ−ＲＸＢ)２１２の信号遅延時間ｔDAとデジタル受信ユニット(Ｄ−ＲＸＡ)２０３およびデジタル受信ユニット(Ｄ−ＲＸＢ)２１３の信号遅延時間ｔDDが記憶されている。複数の無線アクセスシステムＡ０、Ａ１に対応するため、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００の可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１、Ａ５０、Ａ５１や可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１を可変する。すなわち、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００だけで複数の無線アクセスシステムＡ０、Ａ１に対応する場合、信号遅延時間ｔDAと信号遅延時間ｔDDは対応する無線アクセスシステムごとに異なる値となるため、複数の値をテーブルとして持つか、ベースバンドＬＳＩから所望の値を転送する。同様に、複数の無線アクセスシステムＢ０、Ｂ１に対応するために、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０の可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ｂ３０、Ｂ３１、Ｂ５０、Ｂ５１や可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ｂ７０、Ｂ７１を可変する。すなわち、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０だけで複数の無線アクセスシステムＢ０、Ｂ１に対応する場合も、信号遅延時間ｔDAと信号遅延時間ｔDDは対応する無線アクセスシステムごとに異なる値となるため、複数の値をテーブルとして持つか、ベースバンドＬＳＩから所望の値を転送する。
【０２４６】
制御ユニット４０はアナログ受信ユニット(Ａ−ＲＸＡ)２０２の無線アクセスシステムＡ０の受信モードの信号遅延時間ｔDA(A0)を待ち、無線アクセスシステムＡ０の受信を終了するために制御ユニット４０からのローレベル“Ｌ”のオンオフ制御信号(Ａ−ＲＸＡ＿ＯＮ)４１Ｒでアナログ受信ユニット(Ａ−ＲＸＡ)２０２をオフにする。そして無線アクセスシステムＡ１を受信するために、制御ユニット４０からのハイレベル“Ｈ”のオンオフ制御信号(Ａ−ＲＸＡ＿ＯＮ)４１Ｒによりアナログ受信ユニット(Ａ−ＲＸＡ)２０２をオンにする。このとき、可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１、Ａ５０、Ａ５１は、無線アクセスシステムＡ１に対応する遮断周波数に設定する。同時に、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０は、制御ユニット４０から供給された設定に基づき、図示しない基準クロック信号と比較しながら電圧制御発振器(ＶＣＯ)１００の周波数を無線アクセスシステムＡ１の所望の周波数にロック動作を開始する。
【０２４７】
ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００が上述したロック動作を実行中に、デジタル受信ユニット(Ｄ−ＲＸＡ)２０３の内部はまだ信号処理中である。すなわち、デジタル受信ユニット(Ｄ−ＲＸＡ)２０３の内部に存在する無線アクセスシステムＡ０の全ての受信信号に関してデジタルインターフェース(ＤＩＦ)３０がデジタルインターフェース出力端子(ＤＩＦｏｕｔ)３２を介して出力処理を完了すると、制御ユニット４０からのローレベル“Ｌ”のオンオフ制御信号(Ｄ−ＲＸＡ＿ＯＮ)４４Ｒでデジタル受信ユニット(Ｄ−ＲＸＡ)２０３をオフにする。これには、特に制御ユニット４０がデジタル受信ユニット(Ｄ−ＲＸＡ)２０３をモニタして、全ての受信信号に関してデジタルインターフェース(ＤＩＦ)３０がデジタルインターフェース出力端子(ＤＩＦｏｕｔ)３２を介して出力処理を完了したと言うフラグを出力させることでも実現できる。それ以外にも、デジタル受信ユニット(Ｄ−ＲＸＡ)２０３の信号遅延時間ｔDDは常に一定であるので、アナログ受信ユニット(Ａ−ＲＸＡ)２０２をオフにしてから信号遅延時間ｔDD待って制御ユニット４０からローレベル“Ｌ”のオンオフ制御信号(Ｄ−ＲＸＡ＿ＯＮ)４４Ｒを発行して、デジタル受信ユニット(Ｄ−ＲＸＡ)２０３をオフにする方法でも良い。
【０２４８】
その後、無線アクセスシステムＡ１を受信するために、制御ユニット４０からハイレベル“Ｈ”のオンオフ制御信号(Ｄ−ＲＸＡ＿ＯＮ)４４Ｒでデジタル受信ユニット(Ｄ−ＲＸＡ)２０３をオンにする。このとき、可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１は、無線アクセスシステムＡ１に対応する遮断周波数に設定する。ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００がロック動作を実行中に、アナログ受信ユニット(Ａ−ＲＸＡ)２０２の回路のオフセット電圧やフィルタの校正を行い、全ての無線アクセスシステムＡ１の受信開始のための準備を終えた後、制御ユニット４０からフロントエンドモジュール(ＦＥＭ)２０内蔵のスイッチで無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００側への接続をオンにする。
【０２４９】
以上の動作によって、無線アクセスシステムＡ０の受信が完了して、無線アクセスシステムＡ１の受信が可能となる。
【０２５０】
図４は、図１に示した本発明の実施の形態１によるＲＦ信号処理半導体集積回路による無線アクセスシステムＡ０の受信モードから無線アクセスシステムＡ１の受信モードへの切り替え動作の時間経過と図１１に示した本発明に先立って本発明者等によって検討されたＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過とを示す図である。
【０２５１】
すなわち、図４では比較のために、上部に図１に示した本発明の実施の形態１によるＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示される一方、下部に図１１に示した本発明に先立って本発明者等によって検討されたＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示されている。
【０２５２】
無線アクセスシステムＡ０の受信停止コマンドに応答して、図４に示すように無線アクセスシステムＡ０の受信部オフ移行動作４００が開始される。また、無線アクセスシステムＡ０の受信部オフ移行動作４００の開始と同時に、制御ユニット４０からフロントエンドモジュール(ＦＥＭ)２０に供給される切り替え制御信号４６がハイレベル“Ｈ”からローレベル“Ｌ”に変化する。従って、図４のアンテナスイッチ動作４０１において、フロントエンドモジュール(ＦＥＭ)２０の内蔵のアンテナスイッチにより、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００側への接続がオフ状態にされる。
【０２５３】
無線アクセスシステムＡ０の受信部オフ移行動作４００の開始の後、アナログ受信ユニット(Ａ−ＲＸＡ)２０２の信号遅延時間ｔDAの期間において、制御ユニット４０からアナログ受信ユニット(Ａ−ＲＸＡ)２０２に供給されるオンオフ制御信号(Ａ−ＲＸＡ＿ＯＮ)４１Ｒはハイレベル“Ｈ”に維持される一方、信号遅延時間ｔDAの期間経過後にはオンオフ制御信号(Ａ−ＲＸＡ＿ＯＮ)４１Ｒはローレベル“Ｌ”に変化する。その結果、信号遅延時間ｔDAの期間に対応する図４のアナログ受信ユニットＡ０オフ移行動作４０２の期間において、大きな信号遅延時間の可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１、Ａ５０、Ａ５１を含むアナログ受信ユニット(Ａ−ＲＸＡ)２０２による無線アクセスシステムＡ０の受信信号のアナログ信号処理が完了される。尚、このアナログ信号処理に、アナログ−デジタル変換器(ＡＤＣ)Ａ６０、Ａ６１のアナログ−デジタル変換の処理も含まれる。
【０２５４】
信号遅延時間ｔDAの期間のアナログ受信ユニット２０２による無線アクセスシステムＡ０のアナログ信号処理の完了の後に、デジタル受信ユニット２０３の信号遅延時間ｔDDの期間に制御ユニット４０からデジタル受信ユニット２０３に供給されるオンオフ制御信号(Ｄ−ＲＸＡ＿ＯＮ)４４Ｒはハイレベル“Ｈ”に維持される。一方、信号遅延時間ｔDDの期間経過後にオンオフ制御信号(Ｄ−ＲＸＡ＿ＯＮ)４４Ｒは、ローレベル“Ｌ”に変化する。従って、信号遅延時間ｔDDの期間に対応する図４のデジタル受信ユニットＡ０オフ移行動作４０３の期間において、極めて大きな信号遅延時間を有する可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１を含むデジタル受信ユニット(Ｄ−ＲＸＡ)２０３の無線アクセスシステムＡ０のデジタル信号処理が完了されるものである。また、信号遅延時間ｔDAの期間のアナログ受信ユニットＡ０オフ移行動作４０２でのアナログ信号処理と信号遅延時間ｔDDの期間のデジタル受信ユニットＡ０オフ移行動作４０３でのデジタル信号処理との実行によって、デジタルインターフェース(ＤＩＦ)３０はデータ送出動作４０４によって図示しないベースバンドＬＳＩへの無線アクセスシステムＡ０の最後の受信デジタルベースバンド信号の送出を完了する。
【０２５５】
一方、信号遅延時間ｔDAの期間のアナログ受信ユニット(Ａ−ＲＸＡ)２０２による無線アクセスシステムＡ０のアナログ信号処理の完了と略同時に、オンオフ制御信号(Ａ−ＲＸＡ＿ＯＮ)４１Ｒはローレベル“Ｌ”からハイレベル“Ｈ”に変化して、無線アクセスシステムＡ１の受信部オン移行動作４０５が開始される。すなわち無線アクセスシステムＡ１の受信部オン移行動作４０５の開始と略同時に、制御ユニット４０から無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニット(Ａ−ＲＸＡ)２０２に供給されるオンオフ制御信号(Ａ−ＲＸＡ＿ＯＮ)４１Ｒは、ローレベル“Ｌ”からハイレベル“Ｈ”へ変化する。その結果、オンオフ制御信号(Ａ−ＲＸＡ＿ＯＮ)４１Ｒのハイレベル“Ｈ”に応答して、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニット(Ａ−ＲＸＡ)２０２が再び活性化される。従って、図４に示したアナログ受信ユニットＡ１オン移行動作４０６の期間においては、大きな信号遅延時間の可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１、Ａ５０、Ａ５１を含むアナログ受信ユニット(Ａ−ＲＸＡ)２０２のアナログ信号処理の準備が開始される。アナログ受信ユニットＡ１オン移行動作４０６の期間の初期期間４０６１で、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニット(Ａ−ＲＸＡ)２０２はＤＣオフセット電圧のキャンセル動作とフィルタ特性の校正動作を実行する。すなわち、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニット(Ａ−ＲＸＡ)２０２は、内部回路のＤＣオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１、Ａ５０、Ａ５１のフィルタ特性の校正動作とを実行する。
【０２５６】
図４に示したデジタル受信ユニットＡ０オフ移行動作４０３およびアナログ受信ユニットＡ１オン移行動作４０６の期間と平行するＶＣＯロック期間４０７では、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００とがロック動作を実行する。すなわちＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０は、制御ユニット４０から出力されるオンオフ制御信号(Ａ−ＲＸＡ＿ＯＮ)４１Ｒに基づいて、電圧制御発振器(ＶＣＯ)１００の発振出力信号と図示しない基準クロック信号を比較することによって電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数を無線アクセスシステムＡ１の所望の周波数に一致させるようにロック動作を開始する。
【０２５７】
一方、信号遅延時間ｔDDの期間に対応したデジタル受信ユニットＡ０オフ移行動作４０３の期間の完了の後に、制御ユニット４０から無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のデジタル受信ユニット(Ｄ−ＲＸＡ)２０３に供給されるオンオフ制御信号(Ｄ−ＲＸＡ＿ＯＮ)４４Ｒは、ローレベル“Ｌ”から再びハイレベル“Ｈ”へ変化する。その結果、オンオフ制御信号(Ｄ−ＲＸＡ＿ＯＮ)４４Ｒのハイレベル“Ｈ”に応答して、再び無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のデジタル受信ユニット(Ｄ−ＲＸＡ)２０３が活性化される。従って、図４に示したデジタル受信ユニットＡ１オン移行動作４０８の期間では、極めて大きな信号遅延時間を有する可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１を含んだデジタル受信ユニット(Ｄ−ＲＸＡ)２０３のデジタル信号処理の準備が開始されるものである。
【０２５８】
図４に示したように、ＶＣＯロック期間４０７でのＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００とによるロック動作が完了すると、制御ユニット４０からフロントエンドモジュール(ＦＥＭ)２０に供給される切り替え制御信号４６が、ローレベル“Ｌ”からハイレベル“Ｈ”に変化する。従って、アンテナスイッチ動作４０９において、フロントエンドモジュール(ＦＥＭ)２０の内蔵のアンテナスイッチにより無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００側への接続がオン状態にされる。
【０２５９】
その結果、アンテナスイッチ動作４０９が完了した後に、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニット(Ａ−ＲＸＡ)２０２とデジタル受信ユニット(Ｄ−ＲＸＡ)２０３とを使用する無線アクセスシステムＡ１の無線周波数(ＲＦ)受信信号の受信デジタルベースハンド信号へのダイレクトコンバージョン動作が可能となる。
【０２６０】
図４の下部に、図１１に示した本発明に先立って本発明者等によって検討された受信装置のＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示されている。
【０２６１】
無線アクセスシステムＡ０の受信停止コマンドに応答して、無線アクセスシステムＡ０の受信部オフ移行動作４１０が開始される。すなわち、無線アクセスシステムＡ０の受信部オフ移行動作４１０によって、図１１に示したＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００の全体の受信動作の活性状態から非活性状態への移行が開始される。また、無線アクセスシステムＡ０の受信部オフ移行動作４１０の開始と同時に、制御ユニット４０からフロントエンドモジュール(ＦＥＭ)２０に供給される切り替え制御信号４６がハイレベル“Ｈ”からローレベル“Ｌ”に変化する。従って、図４のアンテナスイッチ動作４１１において、フロントエンドモジュール(ＦＥＭ)２０の内蔵のアンテナスイッチにより無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００側への接続がオフ状態にされる。
【０２６２】
無線アクセスシステムＡ０の受信部オフ移行動作４１０の開始の後に、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットのアナログ信号遅延時間ｔDAとデジタル受信ユニットのデジタル信号遅延時間ｔDDとの合計時間に関して検討する。この合計時間ｔDA＋ｔDDの期間において、制御ユニット４０から無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００に供給されるオンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒはハイレベル“Ｈ”に維持される。その結果、合計時間ｔDA＋ｔDDの期間に対応する図４の無線アクセスシステムＡ０の受信部オフ移行動作４１０の期間で、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットのアナログ信号処理とデジタル受信ユニットのデジタル信号処理による無線アクセスシステムＡ０の受信信号の処理とが完了される。更に合計時間ｔDA＋ｔDDの期間で、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットのアナログ信号処理とデジタル受信ユニットのデジタル信号処理の実行によって、デジタルインターフェース(ＤＩＦ)３０はデータ送出動作４１４によって図示しないベースバンドＬＳＩへの無線アクセスシステムＡ０の最後の受信デジタルベースバンド信号の送出を完了する。
【０２６３】
合計時間ｔDA＋ｔDDの期間の無線アクセスシステムＡ０の受信部オフ移行動作４１０の完了の後に、制御ユニット４０から無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００に供給されるオンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒはハイレベル“Ｈ”からローレベルに変化する。その後に、制御ユニット４０から無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００に供給されるオンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒは、ローレベル“Ｌ”からハイレベル“Ｈ”に変化する。その結果、オンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒのハイレベル“Ｈ”に応答して、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットとデジタル受信ユニットとが再び活性化される。従って、図４に示した無線アクセスシステムＡ１の受信部オン移行動作４１５の期間において、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットのアナログ信号処理の準備とデジタル受信ユニットのデジタル信号処理の準備とによる無線アクセスシステムＡ１の受信信号の処理の準備が開始される。無線アクセスシステムＡ１の受信部オン移行動作４１５の期間の初期期間４１６１で、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットはＤＣオフセット電圧のキャンセル動作とフィルタ特性の校正動作を実行する。すなわち、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットは、その内部回路のＤＣオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１、Ａ５０、Ａ５１のフィルタ特性の校正動作とを実行する。
【０２６４】
図４に示した無線アクセスシステムＡ１の受信部オン移行動作４１５の期間と略平行するＶＣＯロック期間４１７では、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００とがロック動作を実行する。すなわち、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０は、制御ユニット４０から出力されるオンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒに基づいて、電圧制御発振器(ＶＣＯ)１００の発振出力信号と図示しない基準クロック信号を比較することによって、電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数を無線アクセスシステムＡ１の所望の周波数に一致させるようにロック動作を開始する。
【０２６５】
図４に示したように、ＶＣＯロック期間４１７でのＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００とによるロック動作が完了すると、制御ユニット４０からフロントエンドモジュール(ＦＥＭ)２０に供給される切り替え制御信号４６が、ローレベル“Ｌ”からハイレベル“Ｈ”に変化する。従って、アンテナスイッチ動作４１９において、フロントエンドモジュール(ＦＥＭ)２０の内蔵のアンテナスイッチにより無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００側への接続が再びオン状態にされる。
【０２６６】
その結果、アンテナスイッチ動作４１９が完了した後に、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットとデジタル受信ユニットとを使用する無線アクセスシステムＡ１の無線周波数(ＲＦ)受信信号の受信デジタルベースハンド信号へのダイレクトコンバージョン動作が可能となる。
【０２６７】
図４の上部と下部との比較から明らかなように、図４の下部に示した図１１に示した本発明に先立って本発明者等によって検討された受信動作の切り替え動作よりも、図４の上部に示した図１に示した本発明の実施の形態１による受信動作の切り替え動作は、ＤＣオフセット電圧のキャンセル動作とフィルタ特性の校正動作４０６１とＶＣＯロック期間４０７とを早期に開始することが可能となる。このタイミングの差分は、デジタル受信ユニット(Ｄ−ＲＸＡ)２０３でのデジタル信号遅延時間ｔDDの分である。その結果、図１に示す無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニット(Ａ−ＲＸＡ)２０２は、内部回路のＤＣオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１、Ａ５０、Ａ５１のフィルタ特性の校正動作とを早期に終了することが可能となる。またＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００とは、ロック動作を早期に完了することが可能となる。従って、アンテナスイッチ動作４０９が早期に完了して、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニット(Ａ−ＲＸＡ)２０２とデジタル受信ユニット(Ｄ−ＲＸＡ)２０３とを使用する無線アクセスシステムＡ１の無線周波数(ＲＦ)受信信号の受信デジタルベースハンド信号へのダイレクトコンバージョン動作が早期に可能となるものである。
【０２６８】
《受信装置と送信装置とを具備する携帯電話の構成》
図５は、本発明の実施の形態１による受信装置と送信装置とを具備する携帯電話の構成を示す図である。
【０２６９】
図５に示す本発明の実施の形態１の本質的な特徴は、図１乃至図４で説明したように、無線通信システムの隣接セルのハンドオーバーに先立った隣接セルの信号電力測定のために、無線アクセスシステムＡと無線アクセスシステムＢの間での受信動作の切り替え時間を短縮することである。隣接セルの信号電力測定結果が良好であると判定された場合には、基地局によって無線アクセスシステムＡと無線アクセスシステムＢの間でのハンドオーバーが携帯電話端末に指示される。それによって、携帯電話端末は、ハンドオーバー切り替え後の無線アクセスシステムに従った方式によって受信動作と送信動作とを実行するものである。
【０２７０】
図５において、１０はアンテナ、２０はスイッチを内蔵したフロントエンドモジュール(ＦＥＭ)、１０００は無線周波数(ＲＦ)信号処理半導体集積回路(ＲＦＩＣ)、３０はデジタルインターフェース(ＤＩＦ)、３１はデジタルインターフェース入力端子(ＤＩＦｉｎ)、３２はデジタルインターフェース出力端子(ＤＩＦｏｕｔ)である。更に図５において、Ａ１００２、Ｂ１００２はＲＦ電力増幅器(ＲＦＨＰＡ)であり、Ａ１００１、Ｂ１００１はパワー検出のための方向性結合器である。
【０２７１】
更に２００は無線アクセスシステムＡ受信ユニット(ＲＸＡ)、２１０は無線アクセスシステムＢ受信ユニット(ＲＸＢ)である。無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００において、２０２はアナログ受信ユニット(Ａ−ＲＸＡ)で、２０３はデジタル受信ユニット(Ｄ−ＲＸＡ)であり、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０において、２１２はアナログ受信ユニット(Ａ−ＲＸＢ)で、２１３はデジタル受信ユニット(Ｄ−ＲＸＢ)である。また２２０は無線アクセスシステムＡ送信ユニット(ＴＸＡ)、２３０は無線アクセスシステムＢ送信ユニット(ＴＸＢ)である。無線アクセスシステムＡ送信ユニット(ＴＸＡ)２２０において、２２２はアナログ送信ユニット(Ａ−ＴＸＡ)で、２２３はデジタル送信ユニット(Ｄ−ＴＸＡ)であり、無線アクセスシステムＢ送信ユニット(ＴＸＢ)２３０において、２３２はアナログ送信ユニット(Ａ−ＴＸＢ)で、２３３はデジタル送信ユニット(Ｄ−ＴＸＢ)である。
【０２７２】
デジタル送信ユニット(Ｄ−ＴＸＡ)２２３とデジタル送信ユニット(Ｄ−ＴＸＢ)２３３との各ユニットに、デジタルインターフェース(ＤＩＦ)３０のデジタルインターフェース入力端子(ＤＩＦｉｎ)３１を介して図示されていないベースバンドＬＳＩから供給される同相成分の送信デジタルベースバンド信号Ｉと直交成分の送信デジタルベースバンド信号Ｑが供給される。デジタル送信ユニット(Ｄ−ＴＸＡ)２２３とデジタル送信ユニット(Ｄ−ＴＸＢ)２３３とは、ＦＩＲデジタルフィルタとデジタル−アナログ変換器(ＤＡＣ)とを含んでいる。送信デジタルベースバンド信号はデジタル送信ユニット(Ｄ−ＴＸＡ)２２３、(Ｄ−ＴＸＢ)２３３のＦＩＲデジタルフィルタによってデジタルフィルタ信号処理されてデジタル−アナログ変換器(ＤＡＣ)の入力端子に供給される。従って、デジタル送信ユニット(Ｄ−ＴＸＡ)２２３、(Ｄ−ＴＸＢ)２３３のデジタル−アナログ変換器(ＤＡＣ)の出力端子から生成される送信アナログベースバンド信号は、アナログ送信ユニット(Ａ−ＴＸＡ)２２２、(Ａ−ＴＸＢ)２３２の入力端子に供給される。アナログ送信ユニット(Ａ−ＴＸＡ)２２２、(Ａ−ＴＸＢ)２３２の各送信ユニットは、２個の送信ミキサと移相器と加算器によって構成される。送信アナログベースバンド信号Ｉ、Ｑと移相器から生成される９０度位相差の２つの送信ローカル信号とは２個の送信ミキサに供給され、２個の送信ミキサの出力のＲＦ送信信号Ｉ、Ｑは加算器の２個の入力端子に供給され、加算器の出力からベクトル合成ＲＦ送信信号が生成される。
【０２７３】
また４０は制御ユニット、４１Ｒは無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニット(Ａ−ＲＸＡ)２０２のオンオフ制御信号(Ａ−ＲＸＡ＿ＯＮ)、４２Ｒは無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニット(Ａ−ＲＸＢ)２１２のオンオフ制御信号(Ａ−ＲＸＢ＿ＯＮ)である。更に、４４Ｒは無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のデジタル受信ユニット(Ｄ−ＲＸＡ)２０３のオンオフ制御信号(Ｄ−ＲＸＡ＿ＯＮ)、４５Ｒは無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のデジタル受信ユニット(Ｄ−ＲＸＢ)２１３のオンオフ制御信号(Ｄ−ＲＸＢ＿ＯＮ)である。
【０２７４】
更に、４１Ｔは無線アクセスシステムＡ送信ユニット(ＴＸＡ)２２０のオンオフ制御信号(ＴＸＡ＿ＯＮ)、４２Ｔは無線アクセスシステムＢ送信ユニット(ＴＸＢ)２３０のオンオフ制御信号(ＴＸＢ＿ＯＮ)、４３Ｔは送信レベル検波回路(ＤＥＴ)５００のオンオフ制御信号(ＤＥＴ＿ＯＮ)である。
【０２７５】
図５に示した無線周波数(ＲＦ)信号処理半導体集積回路(ＲＦＩＣ)において、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニット(Ａ−ＲＸＡ)２０２およびデジタル受信ユニット(Ｄ−ＲＸＡ)２０３と、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニット(Ａ−ＲＸＢ)２１２およびデジタル受信ユニット(Ｄ−ＲＸＢ)２１３とは、図１で説明したように構成されている。
【０２７６】
また、４６はフロントエンドモジュール(ＦＥＭ)２０の切り替え制御信号(ＦＥＭ＿Ｃ)、１００は電圧制御発振器(ＶＣＯ)、１１０はＰＬＬ周波数シンセサイザ(ＰＬＬ)である。更にフロントエンドモジュール(ＦＥＭ)２０では、２０１と２０３とはフィルタ(ＦＩＬ)であり、２０２はデュプレクサー(ＤＰＸ)である。
【０２７７】
デュプレクサー(ＤＰＸ)２０２は、ＲＦ電力増幅器(ＲＦＨＰＡ)Ａ１００２から出力されるＲＦ送信号と無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００によって受信されるＲＦ受信信号との間の信号干渉を可能な限り低減するためのフィルタリング処理を実行する。またフィルタ(ＦＩＬ)２０１、２０３は、所望のＲＦ受信信号またはＲＦ送信信号を含む帯域以外の信号を抑圧するチャネル選択フィルタとして機能するものである。図５に示した例では、デュプレクサー(ＤＰＸ)２０２とフィルタ(ＦＩＬ)２０１、２０３とはフロントエンドモジュール(ＦＥＭ)２０に内蔵されているが、この両者はフロントエンドモジュール(ＦＥＭ)２０の外付けによって構成しても同等の性能を有する携帯電話を構成することが可能である。
【０２７８】
図５に示す例では、フロントエンドモジュール(ＦＥＭ)２０のデュプレクサー(ＤＰＸ)２０２に接続される無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００と無線アクセスシステムＡ送信ユニット(ＴＸＡ)２２０は、周波数分割デュプレックス(ＦＤＤ)方式を採用するＷ−ＣＤＭＡ方式やＬＴＥ方式等の無線アクセスシステムの送受信を実現するための送受信ユニットを構成する。尚、ＦＤＤは、Frequency Division Duplexの略である。また、フロントエンドモジュール(ＦＥＭ)２０のフィルタ(ＦＩＬ)２０１、２０３に接続される無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０と無線アクセスシステムＢ送信ユニット(ＴＸＢ)２３０は、時分割デュプレックス(ＴＤＤ)方式のＧＳＭ方式のような無線アクセスシステムの送受信を実現するための送受信ユニットを構成する。尚、ＴＤＤは、Time Division Duplexの略である。
【０２７９】
フロントエンドモジュール(ＦＥＭ)２０に内蔵された複数のスイッチは、制御ユニット４０から生成される信号切り替え制御信号(ＦＥＭ＿Ｃ)４６によって、切り替え制御される。図５に示した例では、無線アクセスシステムＡの送受信時には、切り替え制御信号(ＦＥＭ＿Ｃ)４６によりデュプレクサー(ＤＰＸ)２０２とアンテナ１０を接続する。また無線アクセスシステムBの受信時には切り替え制御信号(ＦＥＭ＿Ｃ)４６によってフィルタ(ＦＩＬ)２０１とアンテナ１０とを接続する一方、無線アクセスシステムBの送信時には切り替え制御信号(ＦＥＭ＿Ｃ)４６によってフィルタ(ＦＩＬ)２０３とアンテナ１０とを接続する。
【０２８０】
無線アクセスシステムＡの送信時には送信レベル検波回路(ＤＥＴ)５００は方向性結合器Ａ１００１を介して、ＲＦ電力増幅器(ＲＦＨＰＡ)Ａ１００２の出力電力レベルを検波する。無線アクセスシステムＡの送信ユニットには、例えば、前記非特許文献３の図２に示されたようなダイレクトアップ方式のダイレクトコンバージョンを採用されることができる。送信レベル検波回路(ＤＥＴ)５００は検波されたＲＦ電力増幅器(ＲＦＨＰＡ)Ａ１００２の出力電力レベルをデジタル送信ユニット(Ｄ−ＴＸＡ)２２３へ帰還することによって、無線アクセスシステムＡ送信ユニット(ＴＸＡ)２２０の総利得とＲＦ電力増幅器(ＲＦＨＰＡ)Ａ１００２の利得が所望の値となるように利得制御するものである。
【０２８１】
また無線アクセスシステムBの送信時には送信レベル検波回路(ＤＥＴ)５００は方向性結合器Ｂ１００１を介して、ＲＦ電力増幅器(ＲＦＨＰＡ)Ｂ１００２の出力電力レベルを検波する。無線アクセスシステムBの送信ユニットには例えば、前記非特許文献３の図３や前記特許文献３に示されたようなポーラ変調トランスミッタを採用されることができる。この場合には、送信レベル検波回路(ＤＥＴ)５００は検波されたＲＦ電力増幅器(ＲＦＨＰＡ)Ｂ１００２の出力電力をデジタル送信ユニット(Ｄ−ＴＸＢ)２３３へ帰還することによって、無線アクセスシステムＢ送信ユニット(ＴＸＢ)２３０の総利得とＲＦ電力増幅器(ＲＦＨＰＡ)Ｂ１００２の利得が所望の値となるよう利得制御する。それとともに、送信レベル検波回路(ＤＥＴ)５００は、送信号が8相位相偏移変調(ＰＳＫ：Phase Shift Keying)の場合には、包絡線も所望の特性となるように位相制御を実行する。一方、送信号がＧＭＳＫ(Gaussian Minimum Shift Keying)信号の場合には、例えば前記非特許文献4に記載されたようにカレントセンス方式による自動利得制御機能がＲＦ電力増幅器(ＲＦＨＰＡ)Ｂ１００２に内蔵されることが可能である。その場合には、送信レベル検波回路(ＤＥＴ)５００による電力制御はオフに制御される。
【０２８２】
ＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００は、デジタルインターフェース(ＤＩＦ)３０を介して図示しないベースバンドＬＳＩから、制御されることが可能である。すなわち、デジタルインターフェース入力端子(ＤＩＦｉｎ)３１とデジタルインターフェース出力端子(ＤＩＦｏｕｔ)３２とは、デジタル信号である。従って、デジタルインターフェース入力端子(ＤＩＦｉｎ)３１には図示しないベースバンドＬＳＩからＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００とフロントエンドモジュール(ＦＥＭ)２０とを制御するための制御信号とＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００で処理される送信号のデータ等が伝送される。デジタルインターフェース出力端子(ＤＩＦｏｕｔ)３２は、ＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００によって処理された受信信号やＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００およびフロントエンドモジュール(ＦＥＭ)２０の状態内部等の情報を図示しないベースバンドＬＳＩへ伝送する。すなわち、デジタルインターフェース(ＤＩＦ)３０がシリアルインターフェースであれば、ＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の外部端子数は、同等のビット数のデジタルデータ出力処理をパラレルインターフェースで実行する場合と比較して低減することが可能である。従って、デジタルインターフェース(ＤＩＦ)３０をシリアルインターフェースで構成することによって、ＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００を内蔵するパッケージのサイズを低減することが可能となる。
【０２８３】
図５に示す本発明の実施の形態１によるＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００と無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０の切り替えは、図１乃至図４で説明したように、無線通信システムの隣接セルのハンドオーバーに先立った隣接セルの信号電力測定のために高速な切り替えが可能である。更に図５に示す本発明の実施の形態１によるＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の無線アクセスシステムＡ送信ユニット(ＴＸＡ)２２０と無線アクセスシステムＢ送信ユニット(ＴＸＢ)２３０とは独立しているので、基地局からのハンドオーバーの指示に従って両者の一方と他方とは非活性状態と活性状態とに制御される。
【０２８４】
［実施の形態２］
図６は、本発明の実施の形態２による受信装置の構成を示す図である。
【０２８５】
図６に示す本発明の実施の形態２による受信装置と図１に示した本発明の実施の形態１による受信装置の相違は、下記の通りである。
【０２８６】
すなわち、図１に示した本発明の実施の形態１による受信装置においては、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニット(Ａ−ＲＸＡ)２０２とデジタル受信ユニット(Ｄ−ＲＸＡ)２０３とはそれぞれオンオフ制御信号(Ａ−ＲＸＡ＿ＯＮ)４１Ｒとオンオフ制御信号(Ｄ−ＲＸＡ＿ＯＮ)４４Ｒとにより制御されている。更に無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニット(Ａ−ＲＸＢ)２１２とデジタル受信ユニット(Ｄ−ＲＸＢ)２１３とはそれぞれオンオフ制御信号(Ａ−ＲＸＢ＿ＯＮ)４２Ｒとオンオフ制御信号(Ｄ−ＲＸＢ＿ＯＮ)４５Ｒとにより制御されている。
【０２８７】
それに対して図６に示す本発明の実施の形態２による受信装置においては、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットとデジタル受信ユニットは共通のオンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒによって制御され、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニットとデジタル受信ユニットは共通のオンオフ制御信号(ＲＸＢ＿ＯＮ)４２Ｒによって制御される。
【０２８８】
更に、図６に示す本発明の実施の形態２による受信装置においては、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０は、制御ニユット４０から生成されるＰＬＬ制御信号(ＰＬＬ＿Ｃ)４３Ｒによって制御される。
【０２８９】
それ以外の構成に関しては、図６に示す本発明の実施の形態２による受信装置は、図１に示した本発明の実施の形態１による受信装置と同一の構成となっている。
【０２９０】
《受信動作の切り替え動作》
図７は、図６に示した本発明の実施の形態２による受信装置であるＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の受信動作の切り替え動作を示す図である。
【０２９１】
図７のステップＳ７００では、ＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットとデジタル受信ユニットとは無線アクセスシステムＡを受信中である。
【０２９２】
図７のステップＳ７０１では、ＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００のデジタルインターフェース(ＤＩＦ)３０は、図示しないベースバンドＬＳＩからのコマンドがデジタルインターフェース入力端子(ＤＩＦｉｎ)３１に供給されるのを待っている。
【０２９３】
図７のステップＳ７０２で、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００がデジタルインターフェース(ＤＩＦ)３０を介して図示しないベースバンドＬＳＩからの無線アクセスシステムＡの受信停止コマンドを受信する。
【０２９４】
すると、図７のステップＳ７０４では、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のデジタル受信ユニットは、その内部に存在する無線アクセスシステムＡの全ての受信信号に関して、デジタルインターフェース(ＤＩＦ)３０のデジタルインターフェース出力端子(ＤＩＦｏｕｔ)３２からベースバンドＬＳＩへの受信デジタルベースバンド信号の出力処理(送出)を終了する。
【０２９５】
図７のステップＳ７０４で無線アクセスシステムＡの受信デジタルベースバンド信号の送出が終了すると、次のステップＳ７０５では制御ユニット４０の共通のオンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒによって無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットとデジタル受信ユニットとはオフ状態に制御される。
【０２９６】
図７のステップＳ７０６で、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０が、デジタルインターフェース(ＤＩＦ)３０を介して、無線アクセスシステムＢの受信開始コマンドを受信すると想定する。
【０２９７】
このステップＳ７０６で無線アクセスシステムＢの受信開始コマンドが受信された場合には、次のステップＳ７０７ではＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０は制御ユニット４０からのＰＬＬ制御信号(ＰＬＬ＿Ｃ)４３Ｒに基づいてロック動作を開始する。すなわち、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０は、電圧制御発振器(ＶＣＯ)１００の発振出力信号と図示しない基準クロック信号とを比較することによって電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数を無線アクセスシステムＢの所望の周波数に一致させるようにロック動作を開始する。このようにＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００とがロック動作を実行している期間と平行して、ステップＳ７０８では無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００は極めて大きな信号遅延時間を有する可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１を含んだ無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のデジタル受信ユニットのデジタル信号処理を実行する。
【０２９８】
図７のステップＳ７０８で無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のデジタル受信ユニットのオフ状態への制御が完了した後に、図７のステップＳ７０９においては無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニットとデジタル受信ユニットとはオン状態に制御される。尚、図７のステップＳ７０８での無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のデジタル受信ユニットのオフ状態への制御完了タイミングは、図７のステップＳ７０５での無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のデジタル受信ユニットのオフ状態の制御完了タイミングと一致する。
【０２９９】
図７のステップ７１０にて、デジタルインターフェース(ＤＩＦ)３０がＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の電源オフのコマンドを受信すると、図７のステップＳ７１１で無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００と無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０とはオフ状態に制御される。
【０３００】
ところで図１１に示した本発明に先立って本発明者等によって検討された受信装置では、図１２に示した切り替え動作によって無線アクセスシステムの切り替え時に現在アクセス中の無線アクセスシステムに関する受信ユニット内部に存在する全ての受信信号に関する全ての受信デジタルベースバンド信号の出力処理(送出)を終了してから、次にアクセスする無線アクセスシステムへの受信準備に移行するものであった。
【０３０１】
《受信動作の切り替え時間の短縮》
それに対して図７に示した受信動作の切り替え動作のステップＳ７０７において、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０による制御によって電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数が無線アクセスシステムＢの所望の周波数に一致するようにロック動作に必要な時間は、数１００μＳである。また、図７に示した受信動作の切り替え動作のステップＳ７０４において、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のデジタル受信ユニットの内部に存在する無線アクセスシステムＡの全ての受信信号に関してデジタルインターフェース(ＤＩＦ)３０からベースバンドＬＳＩへの受信デジタルベースバンド信号の出力処理(送出)を終了するのに必要な時間は、数１０μＳである。
【０３０２】
従って、本発明の実施の形態２による図７に示した受信動作の切り替え動作によれば、ステップＳ７０４における数１０μＳの処理時間の受信デジタルベースバンド信号の出力処理とステップＳ７０７における数１００μＳの処理時間の電圧制御発振器(ＶＣＯ)１００の発振周波数のロック動作とを並列実行することが可能となる。その結果、本発明の実施の形態２による図７に示した受信動作の切り替え動作によれば、並列実行によってステップＳ７０４における数１０μＳの処理時間が切り替え時間に含まれなくなるので、複数の無線システムの間での受信動作の切り替え時間を短縮することが可能となる。
【０３０３】
《受信動作の切り替え動作の時間経過》
図８は、図６に示した本発明の実施の形態２による受信装置のＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過と図１１に示した本発明に先立って本発明者等によって検討された受信装置のＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過とを示す図である。
【０３０４】
すなわち、図８では比較のために、上部に図６に示した本発明の実施の形態２による受信装置のＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示される一方、下部に図１１に示した本発明に先立って本発明者等によって検討された受信装置のＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示されている。
【０３０５】
図８の上部に、図６に示した本発明の実施の形態２による受信装置のＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示されている。
【０３０６】
図７のステップＳ７０２で受信された無線アクセスシステムＡの受信停止コマンドに応答して、図８に示すように無線アクセスシステムＡの受信部オフ移行動作８００が開始される。また、無線アクセスシステムＡの受信部オフ移行動作８００の開始と同時に、制御ユニット４０からフロントエンドモジュール(ＦＥＭ)２０に供給される切り替え制御信号４６がハイレベル“Ｈ”からローレベル“Ｌ”に変化する。従って、図８のアンテナスイッチ動作８０１において、フロントエンドモジュール(ＦＥＭ)２０の内蔵のアンテナスイッチにより無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００側への接続がオフ状態にされる。
【０３０７】
無線アクセスシステムＡの受信部オフ移行動作８００の開始の後、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットの信号遅延時間ｔDAの期間に、制御ユニット４０から無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００に供給される共通のオンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒは、ハイレベル“Ｈ”に維持される。その結果、信号遅延時間ｔDAの期間において、大きな信号遅延時間の可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１、Ａ５０、Ａ５１を含む無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットでのアナログ信号処理が完了される。尚、このアナログ信号処理に、アナログ−デジタル変換器(ＡＤＣ)Ａ６０、Ａ６１のアナログ−デジタル変換の処理も含まれる。
【０３０８】
信号遅延時間ｔDAの期間のアナログ信号処理の完了の後に無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のデジタル受信ユニットの信号遅延時間ｔDDの期間に制御ユニット４０から無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００に供給される共通のオンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒは、ハイレベル“Ｈ”に維持される。従って、信号遅延時間ｔDDの期間において、極めて大きな信号遅延時間を有する可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１を含む無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のデジタル受信ユニットのデジタル信号処理が完了されるものである。また信号遅延時間ｔDAの期間でのアナログ信号処理と信号遅延時間ｔDDの期間でのデジタル信号処理との実行によって、デジタルインターフェース(ＤＩＦ)３０はデータ送出動作８０４によって図示しないベースバンドＬＳＩへの無線アクセスシステムＡの最後の受信デジタルベースバンド信号の送出を完了する。
【０３０９】
一方、信号遅延時間ｔDAの期間での無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットのアナログ信号処理の完了と略同時に、制御ニユット４０からＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０に供給されるＰＬＬ制御信号(ＰＬＬ＿Ｃ)４３Ｒは、ローレベル“Ｌ”からハイレベル“Ｈ”へ変化する。その結果、ＶＣＯロック期間８０７が開始されて、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００とがロック動作を実行する。すなわち、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０は、制御ユニット４０から出力されるＰＬＬ制御信号(ＰＬＬ＿Ｃ)４３Ｒに基づき、電圧制御発振器(ＶＣＯ)１００の発振出力信号と図示しない基準クロック信号を比較することによって電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数を無線アクセスシステムＢの所望の周波数に一致させるようにロック動作を開始する。
【０３１０】
信号遅延時間ｔDDの期間におけるデジタル信号処理の実行が完了すると、無線アクセスシステムＢの受信部オン移行動作８０５が開始される。従って、大きな信号遅延時間の可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ｂ３０、Ｂ３１、Ｂ５０、Ｂ５１を含んだ無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニットのアナログ信号処理の準備が開始される。無線アクセスシステムＢの受信部オン移行動作８０５の期間の初期期間８０６１では、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニットはＤＣオフセット電圧のキャンセル動作とフィルタ特性の校正動作とを実行する。すなわち、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニットは、内部回路のＤＣオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ｂ３０、Ｂ３１、Ｂ５０、Ｂ５１のフィルタ特性の校正動作とを実行する。
【０３１１】
図８に示した無線アクセスシステムＢの受信部オン移行動作８０５の期間と平行するＶＣＯロック期間８０７では、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００とがロック動作を実行している。
【０３１２】
一方、信号遅延時間ｔDDの期間の終了に対応した無線アクセスシステムＡの受信部オフ移行動作８００の期間の完了の後に、制御ユニット４０から無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニットとデジタル受信ユニットとに供給される共通のオンオフ制御信号(ＲＸＢ＿ＯＮ)４２Ｒはローレベル“Ｌ”からハイレベル“Ｈ”へ変化する。その結果、共通のオンオフ制御信号(ＲＸＢ＿ＯＮ)４２Ｒのハイレベル“Ｈ”に応答して、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のデジタル受信ユニットも活性化される。従って、無線アクセスシステムＢの受信部オン移行動作８０５の期間の初期期間では、極めて大きな信号遅延時間を有する可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ｂ７０、Ｂ７１を含む無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のデジタル受信ユニットのデジタル信号処理の準備が開始されるものである。
【０３１３】
図８に示したように、ＶＣＯロック期間８０７でのＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００とによるロック動作が完了すると、制御ユニット４０からフロントエンドモジュール(ＦＥＭ)２０に供給される切り替え制御信号４６が、ローレベル“Ｌ”からハイレベル“Ｈ”に変化する。従って、アンテナスイッチ動作８０９において、フロントエンドモジュール(ＦＥＭ)２０の内蔵のアンテナスイッチにより無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０側への接続がオン状態にされる。
【０３１４】
その結果、アンテナスイッチ動作８０９が完了した後に、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニットとデジタル受信ユニットとを使用する無線アクセスシステムＢの無線周波数(ＲＦ)受信信号の受信デジタルベースハンド信号へのダイレクトコンバージョン動作が可能となる。
【０３１５】
図８の下部に、図１１に示した本発明に先立って本発明者等によって検討された受信装置のＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示されている。
【０３１６】
無線アクセスシステムＡの受信停止コマンドに応答して、無線アクセスシステムＡの受信部オフ移行動作８１０が開始される。すなわち、無線アクセスシステムＡの受信部オフ移行動作８１０によって、図１１に示したＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００の全体の受信動作の活性状態から非活性状態への移行が開始される。また、無線アクセスシステムＡの受信部オフ移行動作８１０の開始と同時に、制御ユニット４０からフロントエンドモジュール(ＦＥＭ)２０に供給される切り替え制御信号４６がハイレベル“Ｈ”からローレベル“Ｌ”に変化する。従って、図８のアンテナスイッチ動作８１１において、フロントエンドモジュール(ＦＥＭ)２０の内蔵のアンテナスイッチにより無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００側への接続がオフ状態にされる。
【０３１７】
無線アクセスシステムＡの受信部オフ移行動作８１０の開始の後の無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットでのアナログ信号遅延時間ｔDAとデジタル受信ユニットのデジタル信号遅延時間ｔDDの合計時間に関して、検討する。この合計時間ｔDA＋ｔDDの期間において、制御ユニット４０から無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００に供給されるオンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒはハイレベル“Ｈ”に維持される一方、合計時間ｔDA＋ｔDDの期間経過後にオンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒはローレベル“Ｌ”に変化する。その結果、合計時間ｔDA＋ｔDDの期間に対応する図８の無線アクセスシステムＡの受信部オフ移行動作８１０の期間で、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットのアナログ信号処理とデジタル受信ユニットのデジタル信号処理とが完了される。更に、合計時間ｔDA＋ｔDDの期間で、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットのアナログ信号処理とデジタル受信ユニットのデジタル信号処理の実行によって、デジタルインターフェース(ＤＩＦ)３０はデータ送出動作８１４によって図示しないベースバンドＬＳＩへの無線アクセスシステムＡの最後の受信デジタルベースバンド信号の送出を完了する。
【０３１８】
合計時間ｔDA＋ｔDDの期間での無線アクセスシステムＡの受信部オフ移行動作８１０の完了の後に、制御ユニット４０から無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００に供給されるオンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒはハイレベル“Ｈ”からローレベルに変化する。その後に、制御ユニット４０から無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０に供給されるオンオフ制御信号(ＲＸＢ＿ＯＮ)４２Ｒは、ローレベル“Ｌ”からハイレベル“Ｈ”に変化する。その結果、オンオフ制御信号(ＲＸＢ＿ＯＮ)４２Ｒのハイレベル“Ｈ”に応答して、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニットとデジタル受信ユニットとが活性化される。従って、図８に示した無線アクセスシステムＢの受信部オン移行動作８１５の期間において、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニットのアナログ信号処理の準備とデジタル受信ユニットのデジタル信号処理の準備とが開始される。無線アクセスシステムＢの受信部オン移行動作８１５の期間の初期期間８１６１で、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニットはＤＣオフセット電圧のキャンセル動作とフィルタ特性の校正動作を実行する。すなわち、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニットは、その内部回路のＤＣオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ｂ３０、Ｂ３１、Ｂ５０、Ｂ５１のフィルタ特性の校正動作とを実行する。
【０３１９】
図８に示した無線アクセスシステムＢの受信部オン移行動作８１５の期間と略平行するＶＣＯロック期間８１７では、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００とがロック動作を実行する。すなわち、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０は、制御ユニット４０から出力されるオンオフ制御信号(ＲＸＢ＿ＯＮ)４２Ｒに基づいて、電圧制御発振器(ＶＣＯ)１００の発振出力信号と図示しない基準クロック信号を比較することによって、電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数を無線アクセスシステムＢの所望の周波数に一致させるようにロック動作を開始する。
【０３２０】
図８に示したように、ＶＣＯロック期間８１７でのＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００とによるロック動作が完了すると、制御ユニット４０からフロントエンドモジュール(ＦＥＭ)２０に供給される切り替え制御信号４６が、ローレベル“Ｌ”からハイレベル“Ｈ”に変化する。従って、アンテナスイッチ動作８１９において、フロントエンドモジュール(ＦＥＭ)２０の内蔵のアンテナスイッチにより無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０側への接続がオン状態にされる。
【０３２１】
その結果、アンテナスイッチ動作８１９が完了した後に、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニットとデジタル受信ユニットとを使用する無線アクセスシステムＢの無線周波数(ＲＦ)受信信号の受信デジタルベースハンド信号へのダイレクトコンバージョン動作が可能となる。
【０３２２】
図８の上部と下部との比較から明らかなように、図８の下部に示した図１１に示した本発明に先立って本発明者等によって検討された受信動作の切り替え動作よりも、図８の上部に示した図６に示した本発明の実施の形態２による受信動作の切り替え動作は、ＶＣＯロック期間８０７を早期に開始することが可能となる。このタイミングの差分は、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のデジタル受信ユニットのデジタル信号遅延時間ｔDDの分である。従って、図６に示した無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニットのために、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００は、ロック動作を早期に完了することが可能となる。従って、アンテナスイッチ動作８０９が早期に完了して、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニットとデジタル受信ユニットを使用する無線アクセスシステムＢの無線周波数(ＲＦ)受信信号の受信デジタルベースハンド信号へのダイレクトコンバージョン動作が早期に可能となるものである。
【０３２３】
図９は、図６に示した本発明の実施の形態２による受信装置のＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過と図１１に示した本発明に先立って本発明者等によって検討された受信装置のＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過とを示す図である。
【０３２４】
すなわち、図９では比較のために、上部に図６に示した本発明の実施の形態２による受信装置のＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示される一方、下部に図１１に示した本発明に先立って本発明者等によって検討された受信装置のＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示されている。
【０３２５】
図９の上部に、図６に示した本発明の実施の形態２による受信装置のＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示されている。
【０３２６】
無線アクセスシステムＡ０の受信停止コマンドに応答して、図９に示すように無線アクセスシステムＡ０の受信部オフ移行動作９００が開始される。また無線アクセスシステムＡ０の受信部オフ移行動作９００の開始と同時に、制御ユニット４０からフロントエンドモジュール(ＦＥＭ)２０に供給される切り替え制御信号４６がハイレベル“Ｈ”からローレベル“Ｌ”に変化する。従って、図９のアンテナスイッチ動作９０１において、フロントエンドモジュール(ＦＥＭ)２０の内蔵のアンテナスイッチにより無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００側への接続がオフ状態にされる。
【０３２７】
無線アクセスシステムＡ０の受信部オフ移行動作９００の開始の後に、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットの信号遅延時間ｔDAの期間に、制御ユニット４０から無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００に供給される共通のオンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒは、ハイレベル“Ｈ”に維持される。その結果、信号遅延時間ｔDAの期間において、大きな信号遅延時間の可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１、Ａ５０、Ａ５１を含む無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットでのアナログ信号処理が完了される。尚、このアナログ信号処理に、アナログ−デジタル変換器(ＡＤＣ)Ａ６０、Ａ６１のアナログ−デジタル変換の処理も含まれる。
【０３２８】
信号遅延時間ｔDAの期間のアナログ信号処理の完了の後に無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のデジタル受信ユニットの信号遅延時間ｔDDの期間に制御ユニット４０から無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００に供給される共通のオンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒは、ハイレベル“Ｈ”に維持される。従って、信号遅延時間ｔDDの期間において、極めて大きな信号遅延時間を有する可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１を含む無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のデジタル受信ユニットのデジタル信号処理が完了されるものである。また信号遅延時間ｔDAの期間でのアナログ信号処理と信号遅延時間ｔDDの期間でのデジタル信号処理との実行によって、デジタルインターフェース(ＤＩＦ)３０はデータ送出動作９０４によって図示しないベースバンドＬＳＩへの無線アクセスシステムＡ０の最後の受信デジタルベースバンド信号の送出を完了する。
【０３２９】
一方、信号遅延時間ｔDAの期間の無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットのアナログ信号処理の完了と略同時に、制御ニユット４０からＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０に供給されるＰＬＬ制御信号(ＰＬＬ＿Ｃ)４３Ｒは、ローレベル“Ｌ”からハイレベル“Ｈ”へ変化する。その結果、ＶＣＯロック期間９０７が開始されて、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００とがロック動作を実行する。すなわち、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０は、制御ユニット４０から出力されるＰＬＬ制御信号(ＰＬＬ＿Ｃ)４３Ｒに基づき、電圧制御発振器(ＶＣＯ)１００の発振出力信号と図示しない基準クロック信号とを比較することによって電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数を無線アクセスシステムＡ１の所望の周波数に一致させるようにロック動作を開始する。
【０３３０】
信号遅延時間ｔDDの期間でのデジタル信号処理の実行が完了すると、無線アクセスシステムＡ１の受信部オン移行動作９０５が開始される。従って、大きな信号遅延時間の可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１、Ａ５０、Ａ５１を含む無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットのアナログ信号処理の準備が、開始される。無線アクセスシステムＡ１の受信部オン移行動作９０５の期間の初期期間９０６１では、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットはＤＣオフセット電圧のキャンセル動作とフィルタ特性の校正動作とを実行する。すなわち、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットは、内部回路のＤＣオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１、Ａ５０、Ａ５１のフィルタ特性の校正動作とを実行する。
【０３３１】
図９に示した無線アクセスシステムＡ１の受信部オン移行動作９０５の期間と平行するＶＣＯロック期間９０７では、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００とがロック動作を実行している。
【０３３２】
一方、信号遅延時間ｔDDの期間の終了に対応した無線アクセスシステムＡ０の受信部オフ移行動作９００の期間の完了後に、制御ユニット４０から無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットとデジタル受信ユニットとに供給される共通のオンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒはローレベル“Ｌ”からハイレベル“Ｈ”へ変化する。その結果、共通のオンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒのハイレベル“Ｈ”に応答して、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のデジタル受信ユニットも活性化される。従って、無線アクセスシステムＡ１の受信部オン移行動作９０５の期間の初期期間では、極めて大きな信号遅延時間を有する可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)Ａ７０、Ａ７１を含む無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のデジタル受信ユニットのデジタル信号処理の準備が開始されるものである。
【０３３３】
図９に示したように、ＶＣＯロック期間９０７でのＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００とによるロック動作が完了すると、制御ユニット４０からフロントエンドモジュール(ＦＥＭ)２０に供給される切り替え制御信号４６が、ローレベル“Ｌ”からハイレベル“Ｈ”に変化する。従って、アンテナスイッチ動作９０９において、フロントエンドモジュール(ＦＥＭ)２０の内蔵のアンテナスイッチにより無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００側への接続がオン状態にされる。
【０３３４】
その結果、アンテナスイッチ動作９０９が完了した後に、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットとデジタル受信ユニットを使用する無線アクセスシステムＡ１の無線周波数(ＲＦ)受信信号の受信デジタルベースハンド信号へのダイレクトコンバージョン動作が可能となる。
【０３３５】
図９の下部に、図１１に示した本発明に先立って本発明者等によって検討された受信装置のＲＦ信号処理半導体集積回路の受信動作の切り替え動作の時間経過が示されている。
【０３３６】
無線アクセスシステムＡ０の受信停止コマンドに応答して、無線アクセスシステムＡ０の受信部オフ移行動作９１０が開始される。すなわち、無線アクセスシステムＡ０の受信部オフ移行動作９１０によって、図１１に示したＲＦ信号処理半導体集積回路(ＲＦＩＣ)１０００の無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００の全体の受信動作の活性状態から非活性状態への移行が開始される。また、無線アクセスシステムＡ０の受信部オフ移行動作９１０の開始と同時に、制御ユニット４０からフロントエンドモジュール(ＦＥＭ)２０に供給される切り替え制御信号４６がハイレベル“Ｈ”からローレベル“Ｌ”に変化する。従って、図９のアンテナスイッチ動作９１１において、フロントエンドモジュール(ＦＥＭ)２０の内蔵のアンテナスイッチにより無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００側への接続がオフ状態にされる。
【０３３７】
無線アクセスシステムＡ０の受信部オフ移行動作９１０の開始の後、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットでのアナログ信号遅延時間ｔDAとデジタル受信ユニットのデジタル信号遅延時間ｔDDとの合計時間に関して検討する。この合計時間ｔDA＋ｔDDの期間において、制御ユニット４０から無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００に供給されるオンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒはハイレベル“Ｈ”に維持される一方、合計時間ｔDA＋ｔDDの期間経過後にオンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒはローレベル“Ｌ”に変化する。その結果、合計時間ｔDA＋ｔDDの期間に対応する図９の無線アクセスシステムＡ０の受信部オフ移行動作９１０の期間で、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットのアナログ信号処理とデジタル受信ユニットのデジタル信号処理とが完了される。更に、合計時間ｔDA＋ｔDDの期間で、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットのアナログ信号処理とデジタル受信ユニットのデジタル信号処理との実行によって、デジタルインターフェース(ＤＩＦ)３０はデータ送出動作９１４によって図示しないベースバンドＬＳＩへの無線アクセスシステムＡ０の最後の受信デジタルベースバンド信号の送出を完了する。
【０３３８】
合計時間ｔDA＋ｔDDの期間の無線アクセスシステムＡ０の受信部オフ移行動作９１０の完了の後に、制御ユニット４０から無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００に供給されるオンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒはハイレベル“Ｈ”からローレベル“Ｌ”に変化する。その後に、制御ユニット４０から無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００に供給されるオンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒは、再び、ローレベル“Ｌ”からハイレベル“Ｈ”に変化する。その結果、オンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒのハイレベル“Ｈ”に応答して、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットとデジタル受信ユニットが活性化される。従って、図９に示した無線アクセスシステムＡ１の受信部オン移行動作９１５の期間において、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットのアナログ信号処理の準備とデジタル受信ユニットのデジタル信号処理の準備とが開始される。無線アクセスシステムＡ１の受信部オン移行動作９１５の期間の初期期間９１６１で、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットはＤＣオフセット電圧のキャンセル動作とフィルタ特性の校正動作を実行する。すなわち、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットは、その内部回路のＤＣオフセット電圧のキャンセル動作と可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)Ａ３０、Ａ３１、Ａ５０、Ａ５１のフィルタ特性の校正動作とを実行する。
【０３３９】
図９に示した無線アクセスシステムＡ１の受信部オン移行動作９１５の期間と略平行するＶＣＯロック期間９１７では、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００とがロック動作を実行する。すなわち、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０は、制御ユニット４０から出力されるオンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒに基づいて、電圧制御発振器(ＶＣＯ)１００の発振出力信号と図示しない基準クロック信号を比較することによって、電圧制御発振器(ＶＣＯ)１００の発振出力信号の周波数を無線アクセスシステムＡ１の所望の周波数に一致させるようにロック動作を開始する。
【０３４０】
図９に示したように、ＶＣＯロック期間９１７でのＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００とによるロック動作が完了すると、制御ユニット４０からフロントエンドモジュール(ＦＥＭ)２０に供給される切り替え制御信号４６が、ローレベル“Ｌ”からハイレベル“Ｈ”に変化する。従って、アンテナスイッチ動作９１９において、フロントエンドモジュール(ＦＥＭ)２０の内蔵のアンテナスイッチにより無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００側への接続がオン状態にされる。
【０３４１】
その結果、アンテナスイッチ動作９１９が完了した後に、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットとデジタル受信ユニットを使用する無線アクセスシステムＡ１の無線周波数(ＲＦ)受信信号の受信デジタルベースハンド信号へのダイレクトコンバージョン動作が可能となる。
【０３４２】
図９の上部と下部との比較から明らかなように、図９の下部に示した図１１に示した本発明に先立って本発明者等によって検討された受信動作の切り替え動作よりも、図９の上部に示した図６に示した本発明の実施の形態２による受信動作の切り替え動作は、ＶＣＯロック期間９０７を早期に開始することが可能となる。このタイミングの差分は、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のデジタル受信ユニットのデジタル信号遅延時間ｔDDの分である。従って、図６に示した無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００では、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０と電圧制御発振器(ＶＣＯ)１００とは、ロック動作を早期に完了することが可能となる。従って、アンテナスイッチ動作９０９が早期に完了して、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットとデジタル受信ユニットとを使用する無線アクセスシステムＡ１の無線周波数(ＲＦ)受信信号の受信デジタルベースハンド信号へのダイレクトコンバージョン動作が早期に可能となるものである。
【０３４３】
《受信装置と送信装置とを具備する携帯電話の構成》
図１０は、本発明の実施の形態２による受信装置と送信装置とを具備する携帯電話の構成を示す図である。
【０３４４】
図１０に示す本発明の実施の形態２の本質的な特徴は、図６乃至図９で説明したように無線通信システムの隣接セルのハンドオーバーに先立った隣接セルの信号電力測定のために、複数の無線アクセスシステムの間での受信動作の切り替え時間を短縮することである。隣接セルの信号電力測定結果が良好であると判定された場合には、基地局によって複数の無線アクセスシステムの間でのハンドオーバーが携帯電話端末に指示される。それによって、携帯電話端末は、ハンドオーバー切り替え後の無線アクセスシステムに従った方式によって受信動作と送信動作とを実行するものである。
【０３４５】
図１０に示す本発明の実施の形態２による受信装置と送信装置とを具備する携帯電話が、図５に示した本発明の実施の形態１による受信装置と送信装置とを具備する携帯電話と相違するのは、下記の点である。
【０３４６】
すなわち、図１０に示す本発明の実施の形態２による携帯電話では、図６に示した本発明の実施の形態２による受信装置でも説明したように、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００のアナログ受信ユニットとデジタル受信ユニットとは共通のオンオフ制御信号(ＲＸＡ＿ＯＮ)４１Ｒによって制御される。更に無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０のアナログ受信ユニットとデジタル受信ユニットとは、共通のオンオフ制御信号(ＲＸＢ＿ＯＮ)４２Ｒによって制御される。また更に、ＰＬＬ周波数シンセサイザ(ＰＬＬ)１１０は、制御ニユット４０から生成されるＰＬＬ制御信号(ＰＬＬ＿Ｃ)４３Ｒによって制御される。
【０３４７】
それ以外の構成に関しては、図１０に示す本発明の実施の形態２による携帯電話は、図５に示した本発明の実施の形態１による携帯電話と同一の構成となっている。
【０３４８】
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０３４９】
例えば、図１に示した本発明の実施の形態１によるＲＦ信号処理半導体集積回路１０００の無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００により受信される無線アクセスシステムＡと無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０により受信される無線アクセスシステムＢは、それぞれＬＴＥ方式とＧＳＭ方式にのみ限定されるものではない。例えば、無線アクセスシステムＡ受信ユニット(ＲＸＡ)２００により受信される無線アクセスシステムＡはＷ−ＣＤＭＡ方式として、無線アクセスシステムＢ受信ユニット(ＲＸＢ)２１０により受信される無線アクセスシステムＢはＥＤＧＥ方式とすることも可能である。
【０３５０】
更に、本発明は携帯電話以外にも例えば無線ＬＡＮ等の無線通信において、複数の無線アクセスシステムの間のハンドオーバーに先立った複数の無線アクセスシステムの間の受信動作の切り替えにも適用することが可能である。
【符号の説明】
【０３５１】
１０００…ＲＦ信号処理半導体集積回路(ＲＦＩＣ)
１０…アンテナ
２０…フロントエンドモジュール(ＦＥＭ)
３０…デジタルインターフェース(ＤＩＦ)
３１…デジタルインターフェース入力端子(ＤＩＦｉｎ)
３１…デジタルインターフェース出力端子(ＤＩＦｏｕｔ)
４０…制御ユニット
４１Ｒ、４２Ｒ、４４Ｒ、４５Ｒ…オンオフ制御信号
４６…切り替え制御信号(ＦＥＭ＿Ｃ)
２００…無線アクセスシステムＡ受信ユニット(ＲＸＡ)
２０２…アナログ受信ユニット(Ａ−ＲＸＡ)
２０３…デジタル受信ユニット(Ｄ−ＲＸＡ)
２１０…無線アクセスシステムＢ受信ユニット(ＲＸＢ)
２１２…アナログ受信ユニット(Ａ−ＲＸＢ)
２１３…デジタル受信ユニット(Ｄ−ＲＸＢ)
Ａ１０、Ｂ１０…低雑音増幅器(ＬＮＡ)
Ａ２０、Ａ２１、Ｂ２０、Ｂ２１…ミキサ(ＭＩＸ)
Ａ３０、Ａ３１、Ｂ３０、Ｂ３１…可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)
Ａ４０、Ａ４１、Ｂ４０、Ｂ４１…アナログ可変増幅器(Ａ−ＰＧＡ)
Ａ５０、Ａ５１、Ｂ５０、Ｂ５１…可変アナログ低域通過フィルタ(Ａ−ＬＰＦ)
Ａ６０、Ａ６１、Ｂ６０、Ｂ６１…アナログ−デジタル変換器(ＡＤＣ)
Ａ７０、Ａ７１、Ｂ７０、Ｂ７１…可変デジタル低域通過フィルタ(Ｄ−ＬＰＦ)
Ａ８０、Ａ８１、Ｂ８０、Ｂ８１…デジタル可変増幅器(Ｄ−ＰＧＡ)
【図１】
0005778047.tif 000002
【図２】
0005778047.tif 000003
【図３】
0005778047.tif 000004
【図４】
0005778047.tif 000005
【図５】
0005778047.tif 000006
【図６】
0005778047.tif 000007
【図７】
0005778047.tif 000008
【図８】
0005778047.tif 000009
【図９】
0005778047.tif 000010
【図１０】
0005778047.tif 000011
【図１１】
0005778047.tif 000012
【図１２】
0005778047.tif 000013
【図１３】
0005778047.tif 000014
【図１４】
0005778047.tif 000015