(57)【特許請求の範囲】
【請求項１】
入力端子と出力端子との間に互いに並列接続され、それぞれが、入力端子より入力される入力電圧を出力電圧として出力端子に伝達可能な第１のスイッチ及び第２のスイッチと、
前記第１のスイッチ及び前記第２のスイッチのゲートに電荷を供給する昇圧回路と、
前記入力電圧とグラウンド電圧との間の電圧の基準電圧よりも前記出力電圧が小さくなったときに、前記昇圧回路から前記第２のスイッチへの経路を遮断して前記第２のスイッチのゲートに蓄えられた電荷をグラウンドへ放電し、かつ前記昇圧回路から前記第１のスイッチへの経路は遮断しない経路遮断部と
を備えることを特徴とする電源接続回路。
【請求項２】
前記第２のスイッチを２以上備え、
前記経路遮断部は、前記第２のスイッチのそれぞれに対応する異なる大きさの前記基準電圧よりも前記出力電圧が小さくなったときに、前記昇圧回路からそれぞれの前記第２のスイッチへの経路を遮断してそれぞれの前記第２のスイッチのゲートに蓄えられた電荷を前記グラウンドへ放電することを特徴とする請求項１に記載の電源接続回路。
【請求項３】
前記経路遮断部は、
前記出力電圧と前記基準電圧とを比較して、比較信号を出力するコンパレータと、
前記昇圧回路と前記第２のスイッチのゲートとの間に接続され、前記比較信号に基づいてオン又はオフする第３のスイッチと、
前記第２のスイッチのゲートと前記グラウンドとの間に接続され、前記比較信号に基づいてオン又はオフする第４のスイッチと、
を対応する前記第２のスイッチごとに備えたことを特徴とする請求項１又は２に記載の電源接続回路。
【請求項４】
前記第１のスイッチ及び最も大きな前記基準電圧以外の前記基準電圧に対応する前記第２のスイッチと、前記入力端子との間にそれぞれ直列接続された抵抗素子をさらに備えたことを特徴とする請求項１乃至３のいずれか１項に記載の電源接続回路。
【請求項５】
前記第１のスイッチ及び前記第２のスイッチのそれぞれは、
ボディ・ダイオードの順方向が前記入力端子から前記出力端子への方向である第１のＭＯＳトランジスタと、
ボディ・ダイオードの順方向が前記出力端子から前記入力端子への方向である第２のＭＯＳトランジスタとを含み、
前記第１のＭＯＳトランジスタ及び前記第２のＭＯＳトランジスタを直列接続して構成されていることを特徴とする請求項１乃至４のいずれか１項に記載の電源接続回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源接続回路に関し、より詳細には、入力端子より入力される入力電圧を出力電圧として出力端子に伝達する複数のスイッチを備える電源接続回路に関する。
【背景技術】
【０００２】
現在、我々の生活環境の中には、パーソナルコンピュータ、ＤＶＤプレイヤー、ビデオカメラ等の様々な電子機器が普及している。これらの電子機器には、ＵＳＢデバイス等の接続機器を用いて、バッテリーやコンセント等の電源と接続して動作するものがある。このとき用いる接続機器は、電子機器と電源とを接続する電源接続回路を備えている。
【０００３】
電源接続回路は、電源が接続される入力端子と電子機器が接続される出力端子との間にスイッチが設けられており、入力電圧が過電圧である場合やスイッチに流れる電流が過電流である場合に、スイッチをオフして、過電圧や過電流が出力端子に伝わらないようにしている。また、電源接続回路は、出力端子とグラウンドとの間に埃などがついてショートしたとき、過電流が流れてスイッチが破壊されないようにする必要がある。
【０００４】
図１に、従来の電源接続回路１の回路図を示す。電源接続回路１は、電源と接続する入力端子３と、電子機器が接続される出力端子５とを備えている。入力端子３と出力端子５との間には、入力端子３から入力される入力電圧ＶINを出力電圧ＶOUTとして出力端子５に伝達するスイッチＳＷ１と、スイッチＳＷ１と並列に接続された抵抗Ｒｓとを備えている。
【０００５】
スイッチＳＷ１のゲートＧ１は、スイッチＳＷ１に電荷を供給する昇圧回路ＣＰと接続され、ゲートＧ１と出力端子５との間には、出力電圧ＶOUTと基準電圧ＶREF１とを比較するコンパレータＣＭＰ１を備えている。ゲートＧ１と昇圧回路ＣＰとの間には、コンパレータＣＭＰ１から出力される検出信号に応じてスイッチＳＷ１のオンとオフの動作を制御するスイッチＮ１を備えている。すなわち、スイッチＮ１は、コンパレータＣＭＰ１の出力端子６と接続され、コンパレータＣＭＰ１の＋入力端子及び−入力端子は、それぞれ基準電圧ＶREF１及び出力端子５に接続されている。ここで基準電圧ＶREF１は、出力端子５がショートしたときの低い出力電圧に対応した電圧である。
【０００６】
この電源接続回路１の動作について説明する。まず、電源を入力端子３と接続し、電子機器を出力端子５と接続する。そして、電源投入時には、入力端子３から入力される入力電圧ＶINが、高抵抗の抵抗Ｒｓを介して出力電圧ＶOUTとして出力端子５に伝達される。次に、出力電圧ＶOUTが基準電圧ＶREF１より大きくなったら、コンパレータＣＭＰ１は、検出信号としてＬＯＷをスイッチＮ１に出力し、スイッチＮ１はオンする。スイッチＮ１がオンすると、昇圧回路ＣＰがスイッチＳＷ１のゲートＧ１に電荷を供給して、スイッチＳＷ１のゲート電圧を昇圧してスイッチＳＷ１をオンする。スイッチＳＷ１をオンすると、入力端子３から入力された入力電圧ＶINがスイッチＳＷ１を通って、出力電圧ＶOUTとして出力端子５から電子機器へ出力される。このような電源接続回路１は、例えば特許文献１に記載されている。
【０００７】
一方、出力端子５に埃が付着する等の原因により、出力端子５がショートして出力電圧ＶOUTが基準電圧ＶREF１より小さくなったとき、コンパレータＣＭＰ１は、検出信号としてＨＩをスイッチＮ１に出力し、スイッチＮ１をオフする。スイッチＮ１をオフすると、昇圧回路ＣＰはスイッチＳＷ１のゲートＧ１への電荷供給を停止し、スイッチＳＷ１に過電流が流れないようにする。その後、出力端子５の電圧低下状態が除去された場合には、入力端子３から入力される入力電圧ＶINが、抵抗Ｒｓを介して再度出力端子５に出力電圧ＶOUTとして伝達することができるため、自動復帰を行うことができる。
【０００８】
このように、従来の電源接続回路１は、出力端子５がショートしていない通常動作時に、昇圧回路ＣＰからスイッチＳＷ１のゲートＧ１に電荷を供給してスイッチＳＷ１をオンすることで、入力端子３と出力端子５との間を導通する。一方、出力端子５がショートしたときや、入力端子３から出力端子５に電力を伝達したくないときは、昇圧回路ＣＰの動作を停止させてスイッチＳＷ１のゲートＧ１への電荷供給をやめてスイッチＳＷ１をオフする。
【０００９】
図２は、ショートが解除された場合の従来の電源接続回路１の出力電圧ＶOUTと出力電流ＩOUTとの関係を表すグラフである。まず、出力端子５とグラウンドとがショートした時は、出力電圧ＶOUT＜基準電圧ＶREF１となる。したがって、入力端子３と出力端子５との間には、抵抗Ｒｓの両端にかかる電位差ＶIN−ＶOUT＝ＶIN−０＝ＶINに応じた出力電流ＩOUT＝ＶIN／Ｒｓが入力電源から流れ続ける。
【００１０】
次に、ショートが解除された場合、出力電圧ＶOUT≦基準電圧ＶREF１のときに、抵抗Ｒｓで決まる出力電流ＩOUTは、
ＩOUT＝(ＶIN−ＶOUT)／Ｒｓ・・・（１）
となる。式（１）の出力電流ＩOUTにより出力電圧ＶOUTが上昇する。式（１）を図示したものが、グラフ７である。
【００１１】
出力電圧ＶOUT＞基準電圧ＶREF１となったときに、スイッチＮ１及びスイッチＳＷ１がオンする。スイッチＳＷ１がオンすると、スイッチＳＷ１のオン抵抗ＲON１が抵抗Ｒより非常に小さいため（Ｒｓ＞＞ＲON１）、スイッチＳＷ１のオン抵抗ＲON１及び抵抗Ｒの合成抵抗は、（Ｒｓ×ＲON１）／（Ｒｓ＋ＲON１）≒（Ｒｓ×ＲON１）／Ｒｓ＝ＲON１となる。したがって、合成抵抗はオン抵抗ＲON１で決まり、このときの出力電流ＩOUTは、
ＩOUT＝(ＶIN−ＶOUT)／ＲON１・・・（２）
となる。式（２）の出力電流ＩOUTにより出力電圧ＶOUTが上昇し、最終的にＶIN＝ＶOUTが出力端子５に伝達される。式（２）を図示したものが、グラフ９である。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平７−２８１７６９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、電源接続回路１は、入力端子３と出力端子５との間に抵抗Ｒｓによるパスがあるため、通常動作時に、昇圧回路ＣＰを停止させてスイッチＳＷ１をオフしても、入力端子３と出力端子５との間を遮断することができないという問題がある。これにより、出力端子５に接続される電子機器に漏れ電流が流れ、無駄な電力消費が生じるという問題もある。
【００１４】
本発明は、上記した点に鑑みて行われたものであり、通常動作時に、入力端子と出力端子との間を遮断することができる電源接続回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明は、このような目的を達成するために、請求項１に記載の発明は、電源接続回路であって、入力端子と出力端子との間に互いに並列接続され、それぞれが、入力端子より入力される入力電圧を出力電圧として出力端子に伝達可能な第１のスイッチ及び第２のスイッチと、第１のスイッチ及び第２のスイッチのゲートに電荷を供給する昇圧回路と、入力電圧とグラウンド電圧との間の電圧の基準電圧よりも出力電圧が小さくなったときに、昇圧回路から第２のスイッチへの経路を遮断して第２のスイッチのゲートに蓄えられた電荷をグラウンドへ放電し、かつ前記昇圧回路から前記第１のスイッチとへの経路は遮断しない経路遮断部とを備えることを特徴とする。
【００１６】
この構成によれば、電源接続回路の通常動作時に、第１のスイッチ及び第２のスイッチをオフすると、入力端子と出力端子との間に電流が流れるパスがないため、入力端子と出力端子との間を遮断することができる。これにより、漏れ電流が流れないようにして余分な電力消費を防止することができる。
【００１７】
請求項２に記載の発明は、請求項１に記載の電源接続回路であって、第２のスイッチを２以上備え、経路遮断部は、第２のスイッチのそれぞれに対応する異なる大きさの基準電圧よりも出力電圧が小さくなったときに、昇圧回路からそれぞれの第２のスイッチへの経路を遮断してそれぞれの第２のスイッチのゲートに蓄えられた電荷をグラウンドへ放電することを特徴とする。
【００１８】
この構成によれば、複数のスイッチを備えていることから、段階的に低抵抗なスイッチをオンでき、出力端子に出力電流をより多く供給できる。これにより、上記請求項１に係る発明の効果に加えて、電源を投入してから起動するまでの時間と、出力端子のショートが解除されてから復帰するまでの時間を短縮することもできる。
【００１９】
請求項３に記載の発明は、請求項１または２に記載の電源接続回路であって、経路遮断部は、出力電圧と基準電圧とを比較して、比較信号を出力するコンパレータと、昇圧回路と第２のスイッチのゲートとの間に接続され、比較信号に基づいてオン又はオフする第３のスイッチと、第２のスイッチのゲートとグラウンドとの間に接続され、比較信号に基づいてオン又はオフする第４のスイッチとを対応する第２のスイッチごとに備えたことを特徴とする。この構成により、上記請求項１または２に係る発明と同様の効果を得ることができる。
【００２０】
請求項４に記載の発明は、請求項１乃至３のいずれか１項に記載の電源接続回路であって、第１のスイッチ及び最も大きな基準電圧以外の基準電圧に対応する第２のスイッチと、入力端子との間にそれぞれ直列接続された抵抗素子をさらに備えたことを特徴とする。この構成によれば、高抵抗スイッチや、小サイズとなるスイッチを使用しても、抵抗を挿入することにより、段階的に低抵抗なスイッチをオンできる。これにより、上記請求項１乃至３に係る発明の効果に加えて、高抵抗スイッチや、小サイズとなるスイッチの静電破壊に対する耐量（ＥＳＤ耐量）も上げることができる。
【００２１】
請求項５に記載の発明は、請求項１乃至４のいずれか１項に記載の電源接続回路であっ  て、第１のスイッチ及び第２のスイッチのそれぞれは、ボディ・ダイオードの順方向が入力端子から出力端子への方向である第１のＭＯＳトランジスタと、ボディ・ダイオードの順方向が出力端子から入力端子への方向である第２のＭＯＳトランジスタとを含み、第１のＭＯＳトランジスタ及び第２のＭＯＳトランジスタを直列接続して構成されていることを特徴とする。これにより、上記請求項１乃至４に係る発明の効果に加えて、出力電圧から入力端子へのボディ・ダイオードの閾値電圧を簡単な構成でキャンセルすることもできる。
【発明の効果】
【００２２】
以上説明したように、本発明の電源接続回路によれば、通常動作時に、入力端子と出力端子との間を遮断することができ、これにより余分な電力消費を防止することができる。
【図面の簡単な説明】
【００２３】
【図１】従来の電源接続回路の回路図である。
【図２】従来の電源接続回路の出力電圧と出力電流との関係を表すグラフである。
【図３】本発明の実施形態１の電源接続回路の回路図である。
【図４】実施形態１の出力電圧と出力電流との関係を表すグラフである。
【図５】本発明の実施形態２の電源接続回路の回路図である。
【図６】実施形態２の出力電圧と出力電流との関係を表すグラフである。
【図７】本発明の実施形態３の電源接続回路の回路図である。
【図８】本発明の実施形態４の電源接続回路の回路図である。
【図９】本発明の実施形態５の電源接続回路の回路図である。
【発明を実施するための形態】
【００２４】
以下、図面を参照しながら本発明の実施形態について詳細に説明する。本発明の電源接続回路は、ＵＳＢデバイス等の電子機器と電源とを接続する接続機器に用いることができる。
【００２５】
（実施形態１）
図３は、本発明の実施形態１の電源接続回路１０の回路図である。図３において電源接続回路１０は、電源と接続する入力端子３と、電子機器が接続される出力端子５とを備えている。入力端子３と出力端子５との間には、出力電圧ＶOUTが基準電圧ＶREF１より大きいときに入力電圧ＶINを出力電圧ＶOUTとして出力端子５に伝達するスイッチＳＷ１を備えている。さらに、入力端子３と出力端子５との間には、出力電圧ＶOUTが基準電圧ＶREF１より小さいときに入力電圧ＶINを出力電圧ＶOUTとして出力端子５に伝達するスイッチＳＷ２がスイッチＳＷ１と並列接続されている。スイッチＳＷ２はスイッチＳＷ１に比べてオン抵抗の値が大きなサイズのスイッチである。
【００２６】
スイッチＳＷ１のゲートＧ１及びスイッチＳＷ２のゲートＧ２は、スイッチＳＷ１及びスイッチＳＷ２に電荷を供給する昇圧回路ＣＰと接続され、ゲートＧ１と出力端子５との間には、出力電圧ＶOUTと基準電圧ＶREF１とを比較するコンパレータＣＭＰ１を備えている。ゲートＧ１と昇圧回路ＣＰの間には、コンパレータＣＭＰ１から出力される検出信号に応じてスイッチＳＷ１のオンとオフの動作を制御するスイッチＮ１及びスイッチＭ１を備えている。すなわち、スイッチＮ１及びスイッチＭ１は、コンパレータＣＭＰ１の出力端子６と接続され、コンパレータＣＭＰ１の＋入力端子及び−入力端子は、それぞれ基準電圧ＶREF１及び出力端子５に接続されている。
【００２７】
ここで、コンパレータＣＭＰ１は、出力電圧ＶOUTが基準電圧ＶREF１よりも大きくなったときに、出力端子５がショートされていない事を示す検出信号であるＬＯＷをスイッチＮ１及びスイッチＭ１に出力する。また、基準電圧ＶREF１は、出力端子５がショートしたときの低い出力電圧に対応した電圧である。スイッチＮ１は、コンパレータＣＭＰ１からの検出信号がＨＩのときオフし、ＬＯＷのときオンする。スイッチＭ１は、コンパレータＣＭＰ１からの検出信号がＨＩのときオンし、ＬＯＷのときオフする。
【００２８】
次に、図３を用いて、通常動作時及びショート時の電源接続回路１０の動作を以下に説明する。
【００２９】
（通常動作時に、スイッチＳＷ１及びＳＷ２を導通する場合）
まず、電源を入力端子３と接続し、電子機器を出力端子５と接続する。次に、昇圧回路ＣＰを起動すると、昇圧回路ＣＰがスイッチＳＷ２のゲートＧ２に電荷を供給し、スイッチＳＷ２のゲート電圧を昇圧してスイッチＳＷ２がオンする。スイッチＳＷ２がオンすると、入力端子３から入力された入力電圧ＶINがスイッチＳＷ２を通って、出力電圧ＶOUTとして出力端子５に伝達される。出力端子５はショートしていないため、出力電圧ＶOUTは基準電圧ＶREF１よりも大きい。出力電圧ＶOUTが基準電圧ＶREF１よりも大きいため、コンパレータＣＭＰ１は検出信号としてＬＯＷをスイッチＮ１及びスイッチＭ１に出力し、スイッチＮ１はオンし、スイッチＭ１はオフする。スイッチＮ１がオンし、スイッチＭ１がオフすると、昇圧回路ＣＰがスイッチＳＷ１のゲートＧ１に電荷を供給して、スイッチＳＷ１のゲート電圧を昇圧してスイッチＳＷ１をオンする。スイッチＳＷ１をオンすると、入力端子３から入力された入力電圧ＶINがスイッチＳＷ１を通って、出力電圧ＶOUTとして出力端子５から電子機器へ出力される。
【００３０】
（通常動作時に、スイッチＳＷ１及びＳＷ２を遮断する場合）
出力端子５に接続される電子機器が停止した無負荷のとき、入力端子３からの電力供給を止めるため、昇圧回路ＣＰが停止する。また、コンパレータＣＭＰ１も停止（パワーダウン）してＨＩを出力する。昇圧回路ＣＰが停止すると、ゲートＧ１及びゲートＧ２に電荷が供給されなくなり、スイッチＳＷ２が遮断され、コンパレータＣＭＰ１の停止時の検出信号としてＨＩをスイッチＮ１及びＭ１に出力し、スイッチＳＷ１が遮断される。そして、ゲートＧ１に蓄えられた電荷がスイッチＭ１を通ってグラウンドへ放電する。
【００３１】
ここで、電源接続回路１０では、従来技術における、昇圧回路ＣＰがスイッチＳＷ１のゲートＧ１への電荷供給を停止し、再度出力端子５に出力電圧ＶOUTを伝達する抵抗の役割を、スイッチＳＷ２で実現している。これにより、昇圧回路ＣＰがゲートＧ１及びＧ２に電荷を供給するのを停止しているときは、スイッチＳＷ１及びＳＷ２がオフしている。よって、入力端子３と出力端子５との間に電流が流れるパスがないため、入力電圧ＶINは出力端子５に伝達されなくなる。
【００３２】
このように、通常動作時に、昇圧回路ＣＰ及びコンパレータＣＭＰ１を停止させてスイッチＳＷ１をオフすると、入力端子３と出力端子５との間を完全に遮断することができる。したがって、漏れ電流が流れないようにして余分な電力消費を防止することができる。
【００３３】
（ショート時及びショート解除時）
図４は、ショートが解除された場合の電源接続回路１０の出力電圧ＶOUTと出力電流ＩOUTとの関係を表すグラフである。出力端子５とグラウンドとがショートした時は、出力電圧ＶOUTが基準電圧ＶREF１よりも小さくなり、コンパレータＣＭＰ１は、検出信号としてＨＩをスイッチＮ１及びスイッチＭ１に出力し、スイッチＮ１がオフし、スイッチＭ１がオンする。スイッチＮ１がオフし、スイッチＭ１がオンすると、昇圧回路ＣＰはスイッチＳＷ１のゲートＧ１への電荷供給を停止し、スイッチＳＷ１がオフする。そして、ゲートＧ１に蓄えられた電荷がスイッチＭ１を通ってグラウンドへ放電する。
【００３４】
したがって、入力端子３と出力端子５との間には、スイッチＳＷ２のオン抵抗ＲON２の両端にかかる電位差ＶIN−ＶOUT＝ＶIN−０＝ＶINに応じた出力電流ＩOUT＝ＶIN／ＲON２が流れ続ける。つまり、スイッチＳＷ２は抵抗の役割を成しているので、入力端子３と出力端子５との間に過電流が流れることはない。
【００３５】
ショートが解除された場合、抵抗の役割を成しているスイッチＳＷ２のオン抵抗ＲON２により、入力電圧ＶINが出力端子５及びコンパレータＣＭＰ１の−入力端子に伝達されるため、自動復帰することができる。このとき、出力電圧ＶOUTが基準電圧ＶREF１と一致するまでのスイッチＳＷ２のオン抵抗ＲON２で決まる出力電流ＩOUTは、
ＩOUT＝(ＶIN−ＶOUT)／ ＲON２・・・（３）
となる。式（３）の出力電流ＩOUTにより出力電圧ＶOUTが上昇する。式（３）を図示したものが、グラフ１１である。
【００３６】
出力電圧ＶOUT＞基準電圧ＶREF１となったときに、スイッチＭ１がオフし、スイッチＮ１及びスイッチＳＷ１がオンする。スイッチＳＷ１がオンすると、スイッチＳＷ１のオン抵抗ＲON１がスイッチＳＷ２のオン抵抗ＲON２より非常に小さくなる（ＲON２＞＞ＲON１）。そのため、スイッチＳＷ１のオン抵抗ＲON１及びオン抵抗ＲON２の合成オン抵抗は、（ＲON１×ＲON２）／（ＲON１＋ＲON２）≒（ＲON１×ＲON２）／ＲON２＝ＲON１となる。したがって、合成オン抵抗はオン抵抗ＲON１で決まり、このときの出力電流ＩOUTは、
ＩOUT＝(ＶIN−ＶOUT)／ＲON１・・・（４）
となる。式（４）の出力電流ＩOUTにより出力電圧ＶOUTが上昇し、最終的に入力電圧ＶIN＝出力電圧ＶOUTが出力端子５に伝達される。式（４）を図示したものが、グラフ１３である。
【００３７】
以上のように、本実施形態１の電源接続回路１０は、上述した構成及び動作により、従来技術の抵抗をスイッチＳＷ２で実現しており、昇圧回路ＣＰを停止させることでスイッチＳＷ２をオフすることができる。これにより、入力端子３と出力端子５との間に電流が流れるパスがないため、通常動作時に、入力端子３と出力端子５との間を完全に遮断することができる。したがって、漏れ電流が流れないようにして余分な電力消費を防止することができる。そして、ショート時には、スイッチＳＷ２が抵抗の役割を成しているので、スイッチＳＷ１に過電流が流れることはない。さらに、ショート解除時には、スイッチＳＷ２のオン抵抗ＲON２により、入力電圧ＶINがコンパレータＣＭＰ１の−入力端子に伝達されるため、自動復帰することができる。
【００３８】
（実施形態２）
図５は、本発明の実施形態２の電源接続回路２０の回路図である。図５において電源接続回路２０は、電源と接続する入力端子３と、電子機器が接続される出力端子５とを備えている。入力端子３と出力端子５との間には、出力電圧ＶOUTが基準電圧ＶREF２１より小さいときに入力端子３より入力される入力電圧ＶINを出力電圧ＶOUTとして出力端子５に伝達するスイッチＳＷ２１を備えている。また、出力電圧ＶOUTが基準電圧ＶREF２２より小さいときに入力電圧ＶINを出力電圧ＶOUTとして出力端子５に伝達するスイッチＳＷ２２がスイッチＳＷ２１と並列接続されている。さらに、出力電圧ＶOUTが基準電圧ＶREF２２より大きいときに入力電圧ＶINを出力電圧ＶOUTとして出力端子５に伝達するスイッチＳＷ２３がスイッチＳＷ２１及びスイッチＳＷ２２と並列接続されている。
【００３９】
スイッチＳＷ２１、ＳＷ２２、ＳＷ２３のそれぞれのゲートＧ２１、Ｇ２２、Ｇ２３は、スイッチＳＷ２１、ＳＷ２２、及びＳＷ２３に電荷を供給する昇圧回路ＣＰと接続されている。ゲートＧ２２と出力端子５との間には、出力電圧ＶOUTと基準電圧ＶREF２１とを比較するコンパレータＣＭＰ２１を備えている。ゲートＧ２２と昇圧回路ＣＰの間には、コンパレータＣＭＰ２１から出力される検出信号に応じてスイッチＳＷ２２のオンとオフの動作を制御するスイッチＮ２１及びスイッチＭ２１を備えている。すなわち、スイッチＮ２１及びスイッチＭ２１は、それぞれコンパレータＣＭＰ２１の出力端子２１と接続  され、コンパレータＣＭＰ２１の＋入力端子及び−入力端子は、それぞれ基準電圧ＶREF ２１及び出力端子５に接続されている。
【００４０】
同様に、ゲートＧ２３と出力端子５との間には、出力電圧ＶOUTと基準電圧ＶREF２２とを比較するコンパレータＣＭＰ２２を備えている。ゲートＧ２３と昇圧回路ＣＰの間には、コンパレータＣＭＰ２２から出力される検出信号に応じてスイッチＳＷ２３のオンとオフの動作を制御するスイッチＮ２２及びスイッチＭ２２を備えている。すなわち、スイッチＮ２２及びスイッチＭ２２は、それぞれコンパレータＣＭＰ２２の出力端子２２と接続され、コンパレータＣＭＰ２２の＋入力端子及び−入力端子は、それぞれ基準電圧ＶREF２２及び出力端子５に接続されている。
【００４１】
ここで、基準電圧ＶREF２１及び基準電圧ＶREF２２は、出力端子５がショートしたときの度合い、つまり高抵抗ショート、低抵抗ショートのときの出力電圧に対応した電圧であり、０＜基準電圧ＶREF２１＜基準電圧ＶREF２２＜入力電圧ＶINの大小関係がある。また、コンパレータＣＭＰ２１は、出力電圧ＶOUTが基準電圧ＶREF２１よりも大きくなったときに、出力端子５が低抵抗ショートされていない事を示す検出信号であるＬＯＷをスイッチＮ２１及びスイッチＭ２１に出力する。コンパレータＣＭＰ２２は、出力電圧ＶOUTが基準電圧ＶREF２２よりも大きくなったときに、出力端子５が高抵抗ショートされていない事を示す検出信号であるＬＯＷをスイッチＮ２２及びスイッチＭ２２に出力する。スイッチＮ２１及びスイッチＮ２２は、それぞれコンパレータＣＭＰ２１及びコンパレータＣＭＰ２２からの検出信号がＨＩのときオフし、ＬＯＷのときオンする。スイッチＭ２１及びスイッチＭ２２は、それぞれコンパレータＣＭＰ２１及びコンパレータＣＭＰ２２からの検出信号がＨＩのときオンし、ＬＯＷのときオフする。
【００４２】
次に、図５を用いて、通常動作時及びショート時の電源接続回路２０の動作を以下に説明する。
【００４３】
（通常動作時に、スイッチＳＷ２１乃至ＳＷ２３を導通する場合）
実施形態１と同様に、昇圧回路ＣＰがスイッチＳＷ２１のゲートに電荷を供給して、スイッチＳＷ２１のゲート電圧を昇圧すると、スイッチＳＷ２１がオンする。スイッチＳＷ２１がオンすると、入力端子３から入力された入力電圧ＶINがスイッチＳＷ２１を通って、出力電圧ＶOUTとして出力端子５に伝達される。出力端子５はショートしていないため、出力電圧ＶOUTは基準電圧ＶREF２１及びＶREF２２よりも大きい。出力電圧ＶOUTが基準電圧ＶREF２１及びＶREF２２よりも大きいため、コンパレータＣＭＰ２１及びＣＭＰ２２は検出信号としてＬＯＷを、スイッチＮ２１、スイッチＭ２１、スイッチＮ２２及びスイッチＭ２２に出力する。各検出信号はＬＯＷであるため、スイッチＮ２１及びＮ２２はオンし、スイッチＭ２１及びＭ２２はオフする。スイッチＮ２１及びＮ２２がオンし、スイッチＭ２１及びＭ２２がオフすると、昇圧回路ＣＰがスイッチＳＷ２２のゲートＧ２２及びスイッチＳＷ２３のゲートＧ２３に電荷を供給して、スイッチＳＷ２２及びＳＷ２３のゲート電圧を昇圧してスイッチＳＷ２２及びＳＷ２３をオンする。スイッチＳＷ２２及びＳＷ２３をオンすると、入力端子３から入力された入力電圧ＶINがスイッチＳＷ２２及びＳＷ２３を通って、出力電圧ＶOUTとして出力端子５から電子機器へ出力される。
【００４４】
（通常動作時に、スイッチＳＷ２１乃至ＳＷ２３を遮断する場合）
実施形態１と同様に、出力端子５に接続される電子機器が停止した無負荷のとき、入力端子３からの電力供給を止めるため、昇圧回路ＣＰが停止する。また、コンパレータＣＭＰ２１及びコンパレータＣＭＰ２２も停止（パワーダウン）してＨＩを出力する。昇圧回路ＣＰが停止すると、スイッチＳＷ２１、ＳＷ２２、ＳＷ２３のそれぞれのゲートＧ２１、Ｇ２２、Ｇ２３に電荷が供給されなくなり、スイッチＳＷ２１が遮断される。また、コンパレータＣＭＰ１及びコンパレータＣＭＰ２の停止時の検出信号としてＨＩをスイッチＮ２１、スイッチＭ２１、スイッチＮ２２及びスイッチＭ２２に出力し、スイッチＳＷ２２、及びＳＷ２３が遮断される。そして、ゲートＧ２２及びＧ２３に蓄えられた電荷がスイッチＭ２１及びＭ２２を通ってグラウンドへ放電する。
【００４５】
ここで、電源接続回路２０では、従来技術における、昇圧回路ＣＰがゲートＧ２２及びＧ２３への電荷供給を停止し、再度出力端子５に出力電圧ＶOUTを伝達する抵抗の役割を、スイッチＳＷ２１で実現している。これにより、昇圧回路ＣＰがゲートＧ２１、Ｇ２２及びＧ２３に電荷を供給するのを停止しているときは、スイッチＳＷ２１、ＳＷ２２、及びＳＷ２３がオフしている。よって、入力端子３と出力端子５との間に電流が流れるパスがないため、入力電圧ＶINは出力端子５に伝達されなくなる。
【００４６】
このように、通常動作時に、昇圧回路ＣＰ、コンパレータＣＭＰ１及びコンパレータＣＭＰ２を停止させてスイッチＳＷ２１、ＳＷ２２及びＳＷ２３をオフすると、入力端子３と出力端子５との間を完全に遮断することができる。したがって、余分な電力消費を防止することができる。
【００４７】
（ショート時及びショート解除時）
図６は、ショートが解除された場合の電源接続回路２０の出力電圧ＶOUTと出力電流ＩOUTとの関係を表すグラフである。出力端子５とグラウンドとがショートした時は、出力電圧ＶOUTが基準電圧ＶREF２１よりも小さくなり、コンパレータＣＭＰ２１及びＣＭＰ２２は、検出信号としてＨＩをスイッチＮ２１、Ｍ２１、Ｎ２２及びＭ２２に出力し、スイッチＮ２１及びＮ２２がオフし、スイッチＭ２１及びＭ２２がオンする。スイッチＮ２１及びスイッチＮ２２がオフし、スイッチＭ２１及びＭ２２がオンすると、昇圧回路ＣＰはゲートＧ２２及びＧ２３への電荷供給を停止し、スイッチＳＷ２２及びＳＷ２３がオフする。そして、ゲートＧ２２及びＧ２３に蓄えられた電荷がスイッチＭ２１及びＭ２２を通ってグラウンドへ放電する。
【００４８】
したがって、入力端子３と出力端子５との間には、スイッチＳＷ２１のオン抵抗ＲON２１の両端にかかる電位差ＶIN−ＶOUT＝ＶIN−０＝ＶINに応じた出力電流ＩOUT＝ＶIN／ＲON２１が流れ続ける。つまり、実施形態１と同様に、スイッチＳＷ２１は抵抗の役割を成しているので、スイッチＳＷ２２及びＳＷ２３に過電流が流れることはない。
【００４９】
ショートが解除された場合、抵抗の役割を成しているスイッチＳＷ２１のオン抵抗ＲON２１により、入力電圧ＶINが出力端子５に伝達されるため自動復帰することができる。このとき、出力電圧ＶOUTが基準電圧ＶREF２１と一致するまでのスイッチＳＷ２１のオン抵抗ＲON２１で決まる出力電流ＩOUTは、
ＩOUT＝(ＶIN−ＶOUT)／ ＲON２１・・・（５）
となる。式（５）の出力電流ＩOUTにより出力電圧ＶOUTが上昇する。式（５）を図示したものが、グラフ２５である。
【００５０】
出力電圧ＶOUTが、基準電圧ＶREF２１＜出力電圧ＶOUT≦基準電圧ＶREF２２の範囲の場合、スイッチＭ２１がオフし、スイッチＮ２１及びスイッチＳＷ２２がオンする。このとき、スイッチＳＷ２１及びＳＷ２２の合成オン抵抗は、（ＲON２１×ＲON２２）/(ＲON２１＋ＲON２２)となる。したがって、この合成オン抵抗で決まる出力電流ＩOUTは、
ＩOUT＝(ＶIN−ＶOUT)×(ＲON２１＋ＲON２２)／（ＲON２１×ＲON２２）
・・・（６）
となる。式（６）の出力電流ＩOUTにより出力電圧ＶOUTが上昇する。式（６）を図示したものが、グラフ２７である。
【００５１】
出力電圧ＶOUT＞基準電圧ＶREF２２となったときに、スイッチＭ２２がオフし、スイッチＮ２２及びスイッチＳＷ２３がオンする。スイッチＳＷ２３がオンすると、スイッチＳＷ２３のオン抵抗ＲON２３が、スイッチＳＷ２１及びＳＷ２２のオン抵抗ＲON２１及びＲON２２より非常に小さくなる（ＲON２１、ＲON２２＞＞ＲON２３）。そのため、スイッチＳＷ１、ＳＷ２、及びＳＷ３の合成オン抵抗は、（ＲON２１×ＲON２２×ＲON２３）／（ＲON２１×ＲON２２＋ＲON２２×ＲON２３＋ＲON２３×ＲON２１）≒（ＲON２１×ＲON２２×ＲON２３）／（ＲON２１×ＲON２２）＝ＲON２３となる。したがって、合成オン抵抗はオン抵抗ＲON２３で決まり、このときの出力電流ＩOUTは、
ＩOUT＝(ＶIN−ＶOUT)／ＲON２３・・・（７）
となる。式（７）の出力電流ＩOUTにより出力電圧ＶOUTが上昇し、最終的に入力電圧ＶIN＝出力電圧ＶOUTが出力端子５に伝達される。式（７）を図示したものが、グラフ２９である。
【００５２】
よって、実施形態１と同様に、スイッチＳＷ２１及びＳＷ２２は、従来技術の抵抗の役割を成しており、入力電圧ＶINＶOUTをコンパレータＣＭＰ２１の−入力端子に伝達することができるので、ショート解除時に自動復帰することができる。さらに、３個以上のスイッチＳＷを設けて、これらのスイッチＳＷを段階的にオンすることで、出力端子５に供給する出力電流ＩOUTの合計を２個の場合よりも大きくすることができる。
【００５３】
以上のように、本実施形態２の電源接続回路２０は、上述した構成及び動作により、従来技術の抵抗をスイッチＳＷ２１及びスイッチＳＷ２２で実現しているので、スイッチＳＷ２１乃至ＳＷ２３の無動作状態を作ることができる。これにより、入力端子３と出力端子５との間に電流が流れるパスがないため、入力端子３と出力端子５との間を遮断することができる。したがって、漏れ電流が流れないようにして余分な電力消費を防止することができる。さらに、段階的に低抵抗なスイッチＳＷをオンでき、出力端子５に出力電流ＩOUTを多く供給できるため、電源を投入してから起動するまでの時間と、出力端子５のショートが解除されてから復帰するまでの時間を短縮することもできる。  
【００５４】
（実施形態３）
図７は、本発明の実施形態３の電源接続回路３０の回路図である。電源接続回路３０が実施形態２の電源接続回路２０と相違する点は、３つのスイッチＳＷ３１、ＳＷ３２、ＳＷ３３が、それぞれ１対のＭＯＳトランジスタ３１ａ及びｂ、３２ａ及びｂ、３３ａ及びｂで構成されている点である。１対のＭＯＳトランジスタ３１ａ及びｂは、それぞれボディ・ダイオードＢＤ３１ａ及びｂを備え、ボディ・ダイオードＢＤ３１ａ及びｂのカソード同士が向き合う方向に直列接続されている。１対のＭＯＳトランジスタ３２ａ及びｂ、３３ａ及びｂも同様に、それぞれボディ・ダイオードＢＤ３２ａ及びｂ、ＢＤ３３ａ及びｂを備えて直列接続されている。また、他の相違する点は、スイッチＳＷ３１、ＳＷ３２、及びＳＷ３３のそれぞれのオン抵抗ＲON３１、ＲON３２、及びＲON３３が、１対のＭＯＳトランジスタ３１ａ及びｂ、３２ａ及びｂ、３３ａ及びｂのそれぞれの合成オン抵抗値になる点である。
【００５５】
この電源接続回路３０は、実施形態２の電源接続回路２０と同様に動作する。このような構成及び動作により、本実施形態３の電源接続回路３０は、実施形態２の電源接続回路２０と同様の効果を得ることができる。さらに、電源接続回路３０では、ボディ・ダイオードＢＤ３１乃至３３が、それぞれカソード同士が接続された構成になっている。このため、順方向が入力端子３から出力端子５への方向であるボディ・ダイオードＢＤ３１ａ乃至３３ａの閾値電圧と、順方向が出力端子５から入力端子３へのボディ・ダイオードＢＤ３１ｂ乃至３３ｂの閾値電圧とを簡単な構成でキャンセルすることができる。
【００５６】
（実施形態４）
図８は、本発明の実施形態４の電源接続回路４０の回路図である。電源接続回路４０が実施形態２の電源接続回路２０と相違する点は、実施形態２の高抵抗スイッチＳＷ２１及びＳＷ２２の入力端子３側に、それぞれ抵抗Ｒ４１及びＲ４２が直列接続されている点である。また、他の相違する点は、スイッチＳＷ２１及びＳＷ２２それぞれの抵抗値が、ス  イッチＳＷ２１及びＳＷ２２のオン抵抗ＲON２１及びＲON２２に、それぞれ抵抗Ｒ４１及びＲ４２を加えた合成抵抗値になる点である。
【００５７】
この電源接続回路４０は、実施形態２の電源接続回路２０と同様に動作する。このような構成及び動作により、本実施形態４の電源接続回路４０は、実施形態２の電源接続回路２０と同様の効果を得ることができる。さらに、ＭＯＳトランジスタでスイッチＳＷ２１及びＳＷ２２を構成する場合、そのサイズを小さくすることで、高抵抗スイッチＳＷ２１及びＳＷ２２を実現することができる。電源接続回路４０では、スイッチＳＷ２１及びＳＷ２２の入力端子３側に、それぞれ抵抗Ｒ４１及びＲ４２を直列接続することにより、高抵抗スイッチ、小サイズとなるスイッチＳＷ２１及びＳＷ２２の静電破壊に対する耐量（ＥＳＤ耐量）も上げることができる。
【００５８】
（実施形態５）
図９は、本発明の実施形態５の電源接続回路５０の回路図である。電源接続回路５０が実施形態３の電源接続回路３０と相違する点は、実施形態３の高抵抗スイッチＳＷ３１及びＳＷ３２の入力端子３側に、それぞれ抵抗Ｒ４１及びＲ４２が直列接続されている点である。また、他の相違する点は、スイッチＳＷ３１及びＳＷ３２のパスにおけるそれぞれの抵抗値が、スイッチＳＷ３１及びＳＷ３２のそれぞれの合成オン抵抗値に、それぞれ抵抗Ｒ４１及びＲ４２を加えた合成抵抗値になる点である。
【００５９】
この電源接続回路５０は、実施形態３の電源接続回路３０と同様に動作する。このような構成及び動作により、実施形態５の電源接続回路５０は、実施形態３の電源接続回路３０と同様の効果を得ることができる。さらに、ボディ・ダイオードＢＤ３１乃至３３の閾値電圧を簡単な構成でキャンセルすることに加えて、高抵抗スイッチ、小サイズとなるスイッチＳＷ３１及びＳＷ３２のＥＳＤ耐量を上げることができる。なお、上記の実施形態１乃至５のスイッチＳＷは、ＮチャネルＭＯＳトランジスタで構成することができる。
【００６０】
また、本発明の電源接続回路は、互いに並列接続され、入力端子より入力される入力電圧を出力電圧として出力端子に伝達する第１乃至第Ｎ（Ｎは２以上の整数）のスイッチと、前記第１乃至第Ｎのスイッチのゲートに電荷を供給する昇圧回路と、前記出力電圧とグラウンド電圧との間の電圧で、順に小さな第１乃至第（Ｎ−１）の基準電圧のうち、前記第ｋ（１≦ｋ≦Ｎ−１）の基準電圧よりも前記出力電圧が小さくなったとき、前記昇圧回路から前記第（ｋ＋１）のスイッチへの経路を遮断する経路遮断部とを備えたことを特徴とすることができる。
【００６１】
また、上記の電源接続回路において、前記経路遮断部は、前記出力電圧と前記第１乃至第（Ｎ−１）の基準電圧とをそれぞれ比較して、第１乃至第（Ｎ−１）の比較信号を出力する第１乃至第（Ｎ−１）のコンパレータと、前記昇圧回路と前記第２乃至第Ｎのスイッチのゲートとの間にそれぞれ接続され、前記第１乃至第（Ｎ−１）の比較信号によりそれぞれオンオフする第（Ｎ＋１）乃至第（２×Ｎ−１）のスイッチとを備えたことを特徴とすることができる。
【００６２】
また、上記の電源接続回路において、Ｎは３以上であることを特徴とすることができる。さらに、前記第１乃至第（Ｎ−１）のスイッチと前記入力端子との間にそれぞれ接続された第１乃至第（Ｎ−１）の抵抗素子をさらに備えたことを特徴とすることができる。
【符号の説明】
【００６３】
１、１０、２０、３０、４０、５０  電源接続回路
３    入力端子
５    出力端子
６、２１、２２  コンパレータの出力端子    
７、９、１１、１３、２５、２７、２９  グラフ
３１ａ及びｂ、３２ａ及びｂ、３３ａ及びｂ  ＭＯＳトランジスタ
ＶIN   入力電圧
ＶOUT  出力電圧  
ＶREF  基準電圧  
ＳＷ１〜ＳＷ２、ＳＷ２１〜ＳＷ２３、ＳＷ３１〜ＳＷ３３  スイッチ
Ｎ１、Ｎ２１、Ｎ２２  スイッチ  
Ｍ１、Ｍ２１、Ｍ２２  スイッチ
Ｇ１〜Ｇ２、Ｇ２１〜Ｇ２３、Ｇ３１〜Ｇ３３  ゲート  
ＣＰ  昇圧回路  
ＢＤ３１ａ及びｂ〜ＢＤ３３ａ及びｂ  ボディ・ダイオード
ＣＭＰ１、ＣＭＰ２１、ＣＭＰ２２  コンパレータ  
Ｒｓ、Ｒ４１、Ｒ４２  抵抗
【図１】
0005735445.tif 000002
【図２】
0005735445.tif 000003
【図３】
0005735445.tif 000004
【図４】
0005735445.tif 000005
【図５】
0005735445.tif 000006
【図６】
0005735445.tif 000007
【図７】
0005735445.tif 000008
【図８】
0005735445.tif 000009
【図９】
0005735445.tif 000010