(57)【特許請求の範囲】
【請求項１】
基準電圧を出力する基準電圧回路と、
出力トランジスタと、
前記基準電圧と前記出力トランジスタの出力する電圧を分圧した分圧電圧との差を増幅して出力し、前記出力トランジスタのゲートを制御する差動増幅回路と、
突入電流防止回路と、
出力電圧検出回路と、を備えたボルテージレギュレータにおいて
前記出力電圧検出回路は、
反転入力端子が前記差動増幅回路の非反転入力端子に接続され、非反転入力端子が前記基準電圧回路に接続され、電源端子が第一のトランジスタのドレインに接続され、出力端子が第二のトランジスタのゲートに接続されたアンプと、
出力が容量と前記第一のトランジスタのゲートと前記第二のトランジスタのドレインと前記突入電流防止回路の制御端子に接続された第一の定電流回路と、を備え
電源起動後に、前記第一のトランジスタがオン、前記第二のトランジスタがオフして、前記突入電流防止回路が動作して、
前記出力電圧検出回路が前記容量の電圧によって前記突入電流防止回路を停止させると、前記第一のトランジスタがオフして前記出力電圧検出回路を停止させる、
ことを特徴としたボルテージレギュレータ。
【請求項２】
基準電圧を出力する基準電圧回路と、
出力トランジスタと、
前記基準電圧と前記出力トランジスタの出力する電圧を分圧した分圧電圧との差を増幅して出力し、前記出力トランジスタのゲートを制御する差動増幅回路と、
突入電流防止回路と、
出力電圧検出回路と、を備えたボルテージレギュレータにおいて
前記出力電圧検出回路は、
ゲートが前記出力電圧検出回路の出力端子に接続された第一のトランジスタと、
ドレインが前記出力電圧検出回路の出力端子に接続された第二のトランジスタと、
出力が容量と前記出力電圧検出回路の出力端子に接続された第一の定電流回路と、
入力が前記第一のトランジスタのドレインに接続された第二の定電流回路と、
第三の定電流回路と、
ゲートが前記第二の定電流回路の入力に接続され、ドレインが前記第三の定電流回路の出力と接続され、ソースが前記第二のトランジスタのゲートに接続された第三のトランジスタと、
ゲートが前記差動増幅回路の非反転入力端子に接続され、ドレインが前記第二のトランジスタのゲートに接続された第四のトランジスタと、を備え
電源起動後に、前記第一のトランジスタがオン、前記第二のトランジスタがオフして、前記突入電流防止回路が動作して、
前記出力電圧検出回路が前記容量の電圧によって前記突入電流防止回路を停止させると、前記第一のトランジスタがオフして前記出力電圧検出回路を停止させる、
ことを特徴としたボルテージレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力電圧検出回路を備えたボルテージレギュレータに関し、より詳しくは起動後に突入電流防止回路の動作を止めるため、出力電圧が立ち上がった事を検出し信号を出力する出力電圧検出回路に関する。
【背景技術】
【０００２】
従来のボルテージレギュレータについて説明する。図３は、従来のボルテージレギュレータの回路図である。この基準電圧回路は、定電圧源４０１とソフトスタート回路からなっている。ソフトスタート回路は、コンパレータ４０４と遅延回路４１２と定電流源４０７と容量４０８と抵抗４０３とスイッチ４０２、４１０、４１１を備えている。
【０００３】
定電流源４０７と容量４０８の接点は、基準電圧回路の出力端子１０１に接続される。コンパレータ４０５は、非反転入力端子に出力端子１０１が接続され、反転入力端子に定電圧源４０１の出力端子がオフセット電圧４０５を介して接続されている。コンパレータ４０４の出力端子は、スイッチ４０２と定電流源４０７と遅延回路４１２に接続されている。遅延回路４１２の出力端子はスイッチ４１１に接続されている。
【０００４】
容量４０８は、定電流源４０７から定電流Ｉｃの電流を受けて充電される。コンパレータ４０４は、定電圧源４０１の出力電圧４１３から所定のオフセット電圧４０５を引いた電圧と、定電流源４０７と容量４０８の接点の電圧とを比較して、その比較結果に応じた出力電圧を出力する。定電圧源４０１の出力電圧４１３から所望のオフセット電圧４０５を引いた電圧よりも、定電流源４０７と容量４０８の接点の電圧が高くなると、スイッチ４０２はオンして、定電流源４０７は停止して、遅延回路４１２が動作を始める。スイッチ４０２がオンすると、定電圧源４０１から抵抗４０３を介して容量４０８にＲＣの時定数に合わせて充電される。遅延回路４１２の出力はスイッチ４１１に接続されていて、遅延回路４１２が動作を開始してから所定の時間が経過した後にスイッチ４１１をオンする。スイッチ４１１がオンすると、定電圧源４０１の出力電圧４１３が直接、基準電圧１０１に接続される。
【０００５】
従来の基準電圧回路の動作について説明する。スイッチ４１０がオンしている状態では、基準電圧回路は動作を停止していて、出力端子１０１の基準電圧は０Ｖとなっている。スイッチ４１０がオフすると、基準電圧回路は動作を開始する。定電流源４０７から定電流Ｉｃの電流を受けて、容量４０８に定電流充電が開始される。この時、基準電圧１０１は、定電流Ｉｃと容量４０８に応じて、直線的に上昇する。容量４０８に充電された電圧が、定電圧源４０１の電圧４１３をオフセット電圧４０５で引いた電圧を超えると、コンパレータ４０４の出力信号が反転するので、スイッチ４０２がオンし、定電流源４０７は停止し、遅延回路４１２が動作を始める。定電流源４０７が停止したことで、定電圧源４０１の出力電圧４１３から、抵抗４０３を介して容量４０８に充電が行われる。
【０００６】
遅延回路４１２が動作を始めてから所定の時間が経過した後に、スイッチ４１１がオンすることによって、定電圧源４０１の出力電圧４１３が直接、基準電圧１０１となる。（例えば、特許文献１図２参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０００−５６８４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら従来の技術では、出力電圧が立ち上がったあとタイミングよくソフトスタート回路を切り離さなければならないという課題があった。
【０００９】
本発明では、上記課題に鑑みてなされ、ボルテージレギュレータが起動直後に、高速でかつタイミングよく突入電流防止回路の動作を止め消費電流を削減できるボルテージレギュレータを提供する。
【課題を解決するための手段】
【００１０】
基準電圧を出力する基準電圧回路と、出力トランジスタと、基準電圧と出力トランジスタの出力する電圧を分圧した分圧電圧との差を増幅して出力し、出力トランジスタのゲートを制御する第一の差動増幅回路と、ドレインが出力トランジスタのゲートに接続され、ゲートが制御信号端子に接続され、ソースが制限トランジスタのドレインに接続された第一スイッチングトランジスタと、突入電流防止回路と、出力電圧検出回路とを備えたボルテージレギュレータにおいて、出力電圧検出回路は、反転入力端子が第一の差動増幅回路の非反転入力端子に接続され、反転入力端子が基準電圧回路に接続され、電源端子が第一のトランジスタのドレインに接続され、出力端子が第二のトランジスタのゲートに接続されたアンプと、出力が容量と第二のトランジスタのドレインに接続された定電流回路とを備える。
【発明の効果】
【００１１】
本発明の出力電圧検出回路を備えたボルテージレギュレータは、ボルテージレギュレータの基準電圧とフィードバック電圧Ｖｆｂとを比較するコンパレータを使用することで、高速でかつタイミングよく突入電流防止回路を切り離すことができる。
【図面の簡単な説明】
【００１２】
【図１】第一の実施形態のボルテージレギュレータを示す回路図である。
【図２】第二の実施形態のボルテージレギュレータを示す回路図である。
【図３】従来のボルテージレギュレータを示す回路図である。
【発明を実施するための形態】
【００１３】
本発明を実施するための形態について、図面を参照して説明する。
【実施例１】
【００１４】
図１は、第一の実施形態のボルテージレギュレータの回路図である。第一の実施形態のボルテージレギュレータは、基準電圧回路１０１と、差動増幅回路１０２と、出力トランジスタ１０４と、分圧回路の抵抗１０５と１０６と、突入電流防止回路１０３と、出力電圧検出回路２１３で構成されている。出力電圧検出回路２１３はＰＭＯＳトランジスタ２０２、２０３と、定電流回路２０４と、オフセット付きアンプ２０１と、容量２０５で構成されている。
【００１５】
第一の本実施形態のボルテージレギュレータの接続について説明する。差動増幅回路１０２は、反転入力端子は基準電圧回路１０１に接続され、非反転入力端子は抵抗１０５と１０６の接続点に接続され、出力端子はＰＭＯＳトランジスタ１０４のゲート及び突入電流防止回路１０３の出力に接続される。基準電圧回路１０１のもう一方はグラウンド端子１００に接続される。オフセット付きアンプ２０１は、非反転入力端子は基準電圧回路１０１の正極に接続され、反転入力端子は抵抗１０５と１０６の接続点に接続され、出力端子はＰＭＯＳトランジスタ２０３のゲートに接続される。ＰＭＯＳトランジスタ２０３は、ドレインは突入電流防止回路１０３の入力に接続され、ソースは電源端子１５０に接続される。ＰＭＯＳトランジスタ２０２は、ゲートは突入電流防止回路１０３の入力に接続され、ドレインはオフセット付きアンプ２０１の電源端子に接続され、ソースは電源端子１５０に接続される。定電流回路２０４は、一方は突入電流防止回路１０３の入力および容量２０５に接続され、もう一方は電源端子１５０に接続される。容量２０５のもう一方はグラウンド端子１００に接続される。
【００１６】
次に、第一の本実施形態ボルテージレギュレータの動作について説明する。抵抗１０５と１０６は、出力端子１８０の電圧である出力電圧Ｖｏｕｔを分圧し、分圧電圧Ｖｆｂを出力する。差動増幅回路１０２は、基準電圧回路１０１の出力電圧Ｖｒｅｆと分圧電圧Ｖｆｂとを比較し、出力電圧Ｖｏｕｔが一定になるよう出力トランジスタ１０４のゲート電圧を制御する。出力電圧Ｖｏｕｔが所定電圧よりも高いと、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも高くなる。そして、差動増幅回路１０２の出力信号（出力トランジスタ１０４のゲート電圧）が高くなり、出力トランジスタ１０４はオフしていき、出力電圧Ｖｏｕｔは低くなる。こうして、出力電圧Ｖｏｕｔを一定になるように制御する。また、出力電圧Ｖｏｕｔが所定電圧よりも低いと、上記と逆の動作をして、出力電圧Ｖｏｕｔは高くなる。こうして、出力電圧Ｖｏｕｔが一定になるように制御する。突入電流防止回路１０３は出力トランジスタ１０４に突入電流が流れた事を検出して出力トランジスタ１０４のゲート電圧をＨｉになるように制御する。
【００１７】
電源起動後、出力電圧検出回路２１３の出力はグラウンドレベルのためＰＭＯＳトランジスタ２０２がオンしてオフセット付きアンプ２０１に電源を供給する。分圧電圧Ｖｆｂは出力電圧Ｖｏｕｔが立ち上がっていないため基準電圧Ｖｒｅｆより低い電圧にあり、オフセット付きアンプ２０１にＨｉを出力させる。そして、ＰＭＯＳトランジスタ２０３をオフさせ、定電流回路２０４の電流が容量２０５を充電して徐々に出力電圧検出回路２１３の出力を立ち上げて行く。突入電流防止回路１０３は出力電圧検出回路２１３のＬｏの信号を受けている間起動し、突入電流を防止するように動作する。出力電圧検出回路２１３の出力の立ち上げ時間は定電流回路２０４の電流値と容量２０５の容量値で決まり、ボルテージレギュレータの起動時間より長くしボルテージレギュレータの起動中に突入電流防止回路１０３の動作が停止しないように設定する。出力電圧検出回路２１３の出力がある程度立ち上がると、突入電流防止回路１０３は動作を止めボルテージレギュレータの起動後に電流を消費する事を止める。さらに、ＰＭＯＳトランジスタ２０２がオフし、オフセット付きアンプ２０１の動作を止めボルテージレギュレータの起動後に電流を消費する事を止める。
【００１８】
オフセット付きアンプ２０１は非反転入力端子にオフセットをつけて分圧電圧Ｖｆｂを基準電圧Ｖｒｅｆより高くなるようにする。こうして、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆ近辺まで立ち上がったときに突入電流防止回路１０３と出力電圧検出回路２１３の動作がオンオフを繰り返す事を防止できる。
【００１９】
以上により、第一の実施形態のボルテージレギュレータは高速でかつタイミングよく突入電流防止回路を切り離すことが可能となる。また、突入電流防止回路を切り離したあと出力電圧検出回路の電源供給を止めるため低消費電力化を行うことができる。
【実施例２】
【００２０】
図２は、第二の実施形態のボルテージレギュレータの回路図である。図１との違いは、出力電圧検出回路５１３のオフセット付きアンプの構成を別構成にした点である。
【００２１】
次に第二の実施形態のボルテージレギュレータの接続について説明する。ＰＭＯＳトランジスタ２０３は、ドレインは突入電流防止回路１０３の入力に接続され、ソースは電源端子１５０に接続され、ゲートはＮＭＯＳトランジスタ５０６のソースおよびＮＭＯＳトランジスタ５０７のドレインに接続される。ＰＭＯＳトランジスタ２０２は、ゲートは突入電流防止回路１０３の入力に接続され、ドレインはＮＭＯＳトランジスタ５０６のゲートおよび定電流回路５０８に接続され、ソースは電源端子１５０に接続される。定電流回路５０８のもう一方はグラウンド端子１００に接続される。定電流回路２０４は、一方は突入電流防止回路１０３の入力および容量２０５に接続され、もう一方は電源端子１５０に接続される。容量２０５のもう一方はグラウンド端子１００に接続される。ＮＭＯＳトランジスタ５０６のドレインは定電流回路５０１に接続され、定電流回路５０１のもう一方は電源端子１５０に接続される。ＮＭＯＳトランジスタ５０７は、ゲートは差動増幅回路１０２の非反転入力端子に接続され、ソースはグラウンド端子１００に接続される。
【００２２】
次に、第二の実施形態のボルテージレギュレータの動作について説明する。定電流源５０１とＮＭＯＳトランジスタ５０７でシングルエンドアンプが構成されている。このシングルエンドアンプの反転しきい値をフィードバック電圧Ｖｆｂよりも若干低く設ける。電源が投入されるとＰＭＯＳトランジスタ２０２のゲート電圧はグラウンドレベルとなりＰＭＯＳトランジスタ２０２をオンさせる。そして、ＮＭＯＳトランジスタ５０６のゲート電圧はＨｉとなりＮＭＯＳトランジスタ５０６をオンさせる。
【００２３】
フィードバック電圧Ｖｆｂはシングルエンドアンプの反転しきい値より低いため、シングルエンドアンプの出力がハイとなり、ＰＭＯＳトランジスタ２０３はオフさせる。そして、定電流回路２０４の電流が容量２０５を充電して徐々に出力電圧検出回路５１３の出力を立ち上げて行く。突入電流防止回路１０３は出力電圧検出回路５１３のＬｏの信号を受けている間起動し、突入電流を防止するように動作する。出力電圧検出回路５１３の出力の立ち上げ時間は定電流回路２０４の電流値と容量２０５の容量値で決まり、ボルテージレギュレータの起動時間より長くしボルテージレギュレータの起動中に突入電流防止回路１０３の動作が停止しないように設定する。
【００２４】
出力端子１８０の電圧がさらに立ち上がると、フィードバック電圧Ｖｆｂがシングルエンドアンプの反転しきい値を超えるため、シングルエンドアンプの出力が反転しＬｏの信号を出力する。すると、ＰＭＯＳトランジスタ５０３がオンして容量２０５を充電し、出力電圧検出回路５１３の出力を電源電圧１５０にして突入電流防止回路１０３をオフさせる。同時にＰＭＯＳトランジスタ２０２もオフされ、定電流回路５０８によりＮＭＯＳトランジスタ２０６のゲートがグラウンドプルダウンされる。そして、ＮＭＯＳトランジスタ５０６をオフさせ出力電圧検出回路５１３の出力にＬｏ出力し出力電圧検出回路５１３の消費電流を遮断する。
【００２５】
以上により、第二の実施形態のボルテージレギュレータは高速でかつタイミングよく突入電流防止回路を切り離すことが可能となる。また、突入電流防止回路を切り離したあと出力電圧検出回路の電源供給を止めるため低消費電力化を行うことができる。
【符号の説明】
【００２６】
１００  グラウンド端子
１５０  電源端子
１８０  出力端子
１０１  基準電圧回路
１０２  差動増幅回路
１０３  突入電流防止回路
２１３、５１３  出力電圧検出回路
２０４、５０１、５０８  定電流回路
２０１  アンプ
【図１】
0005823717.tif 000002
【図２】
0005823717.tif 000003
【図３】
0005823717.tif 000004