(57)【特許請求の範囲】
【請求項１】
反転増幅回路と、該反転増幅回路と並列に接続された負帰還回路と、前記反転増幅回路の入力側に設けられたバッファ増幅回路とを有する可変利得増幅回路において、
インピーダンスを変化させることが可能なインピーダンス調整部を有し、
前記反転増幅回路と前記バッファ増幅回路とは、前記インピーダンス調整部を介して接続され、
前記インピーダンス調整部は、可変容量素子である可変利得増幅回路。
【請求項２】
反転増幅回路と、該反転増幅回路と並列に接続された負帰還回路と、前記反転増幅回路の入力側に設けられたバッファ増幅回路とを有する可変利得増幅回路において、
インピーダンスを変化させることが可能なインピーダンス調整部を有し、
前記反転増幅回路と前記バッファ増幅回路とは、前記インピーダンス調整部を介して接続され、
前記インピーダンス調整部は、可変インダクタ素子である可変利得増幅回路。
【請求項３】
反転増幅回路の入力端子と、バッファ増幅回路の出力端子とが、直列接続された複数のインピーダンス素子を介して接続されており、
前記複数のインピーダンス素子のそれぞれの接続点と、その一端が前記反転増幅回路の出力端子と接続された負帰還回路の他端との間の導通と非導通とを切り替えるスイッチを有する可変利得増幅回路。
【請求項４】
反転増幅回路と、該反転増幅回路と並列に接続された負帰還回路と、前記反転増幅回路の入力側に設けられたバッファ増幅回路とを有する可変利得増幅回路において、
インピーダンスを変化させることが可能なインピーダンス調整部を有し、
前記反転増幅回路と前記バッファ増幅回路とは、前記インピーダンス調整部を介して接続され、
前記インピーダンス調整部は、前記反転増幅回路と前記バッファ増幅回路との間に一端が接続され、他端が前記負帰還回路に接続された複数のスイッチと、該複数のスイッチの一端間に接続された複数のインピーダンス素子とから構成され、
前記複数のインピーダンス素子のそれぞれは、容量素子である可変利得増幅回路。
【請求項５】
反転増幅回路と、該反転増幅回路と並列に接続された負帰還回路と、前記反転増幅回路の入力側に設けられたバッファ増幅回路とを有する可変利得増幅回路において、
インピーダンスを変化させることが可能なインピーダンス調整部を有し、
前記反転増幅回路と前記バッファ増幅回路とは、前記インピーダンス調整部を介して接続され、
前記インピーダンス調整部は、前記反転増幅回路と前記バッファ増幅回路との間に一端が接続され、他端が前記負帰還回路に接続された複数のスイッチと、該複数のスイッチの一端間に接続された複数のインピーダンス素子とから構成され、
前記複数のインピーダンス素子のそれぞれは、可変容量素子である可変利得増幅回路。
【請求項６】
反転増幅回路と、該反転増幅回路と並列に接続された負帰還回路と、前記反転増幅回路の入力側に設けられたバッファ増幅回路とを有する可変利得増幅回路において、
インピーダンスを変化させることが可能なインピーダンス調整部を有し、
前記反転増幅回路と前記バッファ増幅回路とは、前記インピーダンス調整部を介して接続され、
前記インピーダンス調整部は、前記反転増幅回路と前記バッファ増幅回路との間に一端が接続され、他端が前記負帰還回路に接続された複数のスイッチと、該複数のスイッチの一端間に接続された複数のインピーダンス素子とから構成され、
前記複数のインピーダンス素子のそれぞれは、インダクタ素子である可変利得増幅回路。
【請求項７】
反転増幅回路と、該反転増幅回路と並列に接続された負帰還回路と、前記反転増幅回路の入力側に設けられたバッファ増幅回路とを有する可変利得増幅回路において、
インピーダンスを変化させることが可能なインピーダンス調整部を有し、
前記反転増幅回路と前記バッファ増幅回路とは、前記インピーダンス調整部を介して接続され、
前記インピーダンス調整部は、前記反転増幅回路と前記バッファ増幅回路との間に一端が接続され、他端が前記負帰還回路に接続された複数のスイッチと、該複数のスイッチの一端間に接続された複数のインピーダンス素子とから構成され、
前記複数のインピーダンス素子のそれぞれは、可変インダクタ素子である可変利得増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号の電力レベルを増幅する可変利得増幅回路に関する。
【背景技術】
【０００２】
通信装置等においては通常、信号の電力レベルを信号処理に適したレベルとするために、可変利得増幅回路が使用される。
【０００３】
図６は、可変利得増幅回路の構成の一例を示す図である。
【０００４】
図６に示す可変利得増幅回路１００は、入力端子５１と出力端子５２との間に並列に接続された反転増幅回路１１と負帰還回路１２とを備えている。
【０００５】
負帰還回路１２は、入力端子５１と出力端子５２との間のＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）成分を除去するための容量素子１２ａと、可変抵抗素子１２ｂとから構成される。なお、容量素子１２ａは、信号の周波数帯において低インピーダンスとなる。
【０００６】
入力端子５１と出力端子５２との間の信号は、逆位相関係（反転増幅）にある。そのため、負帰還回路１２による帰還量を制御することにより、すなわち可変抵抗素子１２ｂの抵抗値を制御することにより、利得を変化させることができる。
【０００７】
利得を減少させる場合には、負帰還回路１２による帰還量を増大させる。すなわち可変抵抗素子１２ｂの抵抗値を小さくする。一方、利得を増大させる場合には、負帰還回路１２による帰還量を減少させる。すなわち可変抵抗素子１２ｂの抵抗値を大きくする。
【０００８】
ここで、上述したように利得を制御すると、入力端子５１を基準とした可変利得増幅回路１００側のインピーダンス（入力インピーダンス）が変化し、反射特性が劣化してしまうという問題点がある。
【０００９】
入力インピーダンスの変化を抑制するための構成として、反転増幅回路の入力側に可変抵抗素子を設ける構成がある。
【００１０】
図７は、可変抵抗素子を入力側に設けた可変利得増幅回路の構成の一例を示す図である。
【００１１】
図７に示す可変利得増幅回路１１０において利得を減少させる場合には、可変抵抗素子１１１の抵抗値を大きくし、利得を増大させる場合には、可変抵抗素子１１１の抵抗値を小さくする。このように、可変抵抗素子１２ｂの抵抗値の制御方向と、可変抵抗素子１１１の抵抗値の制御方向とが逆になる。つまり、入力インピーダンスの変化を相互に補償するように、可変抵抗素子１２ｂと可変抵抗素子１１１とが制御されることとなり、入力インピーダンスの変化が抑制される。
【００１２】
また、入力インピーダンスの変化を抑制するための他の構成が例えば、特許文献１、２に開示されている。
【００１３】
特許文献１に開示されている構成は、利得の減少とともに入力インピーダンスが小さくなる並列負帰還回路と、利得の減少とともに入力インピーダンスが大きくなる直列負帰還回路とを組み合わせるというものである。
【００１４】
特許文献１に開示されている構成では、並列負帰還回路と直列負帰還回路とが、互いの入力インピーダンスの変化を補償するように制御される。
【００１５】
また、特許文献２に開示されている構成は、増幅回路自体の入力インピーダンスをあわせて制御するというものである。
【００１６】
特許文献２に開示されている構成では、並列負帰還回路による入力インピーダンスの変化を、増幅回路のトランジスタの相互コンダクタンスのバイアス制御にともなう入力インピーダンスの変化によって補償している。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２０１０−２１９７０９号公報
【特許文献２】特開２００６−２４５８４３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
図７を参照しながら説明した構成と、特許文献１、２に開示されている構成とでは、入力インピーダンスの変化を抑制するために制御可能な素子や回路が複数ある。そのため、入力インピーダンスの変化を抑制するためには、それら複数の素子や回路を独立して制御しなくてはならない。この場合、入力インピーダンスを一定に保つことが難しい。つまり、これらの構成は、反射特性が劣化してしまうという問題点を解決するには十分ではない。
【００１９】
ここで、入力インピーダンスを一定に保つための構成として、反転増幅回路の入力側に、出力側から入力側へのアイソレーションを確保するためのバッファ増幅回路を設ける構成がある。しかし、バッファ増幅回路の低い出力インピーダンスにより、負帰還回路を基準とした反転増幅回路の入力側のインピーダンスが低下するため、実現可能な帰還量が減少する。この場合、利得の可変量が小さくなってしまうという問題点がある。
【００２０】
本発明は、反射特性が劣化するのと、利得の可変量が小さくなるのとを同時に回避することができる利得可変増幅回路を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記目的を達成するために本発明の利得可変増幅回路は、反転増幅回路と、該反転増幅回路と並列に接続された負帰還回路と、前記反転増幅回路の入力側に設けられたバッファ増幅回路とを有する可変利得増幅回路において、
インピーダンスを変化させることが可能なインピーダンス調整部を有し、
前記反転増幅回路と前記バッファ増幅回路とは、前記インピーダンス調整部を介して接続される。
【発明の効果】
【００２２】
本発明は以上説明したように構成されているので、利得の制御にともなう入力インピーダンスの変化がバッファ増幅回路によって抑制される。それとともに、負帰還回路を基準とした反転増幅回路の入力側のインピーダンスの低下がインピーダンス調整部によって抑制される。
【００２３】
従って、反射特性が劣化するのと、利得の可変量が小さくなるのとを同時に回避することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の可変利得増幅回路の第１の実施形態の構成を示す図である。
【図２】図１に示した可変利得増幅回路において周波数の変化に対する利得および反射を計算した結果の一例を示す図であり、（ａ）は利得を計算した結果の一例を示す図、（ｂ）は反射を計算した結果の一例を示す図である。
【図３】図１に示した可変容量素子の容量値の変化に対する可変抵抗素子による利得を計算した結果の一例を示す図である。
【図４】本発明の可変利得増幅回路の第２の実施形態の構成を示す図である。
【図５】図４に示したスイッチのいずれかを導通状態にした場合の可変抵抗素子による利得を計算した結果の一例を示す図である。
【図６】可変利得増幅回路の構成の一例を示す図である。
【図７】可変抵抗素子を入力側に設けた可変利得増幅回路の構成の一例を示す図である。
【発明を実施するための形態】
【００２５】
以下に、本発明の実施の形態について図面を参照して説明する。
【００２６】
（第１の実施形態）
図１は、本発明の可変利得増幅回路の第１の実施形態の構成を示す図である。
【００２７】
本実施形態の可変利得増幅回路１０は図１に示すように、反転増幅回路１１と、反転増幅回路１１と並列に接続された負帰還回路１２と、バッファ増幅回路１３と、インピーダンス調整部である可変容量素子１４とを備えている。なお、可変容量素子１４としては例えば、ゲート容量をバイアスによって変化させたＭＯＳトランジスタや、接合容量を逆バイアスによって変化させたダイオード等を利用することができる。
【００２８】
負帰還回路１２は、入力端子５１と出力端子５２との間のＤＣ成分を除去するための容量素子１２ａと、抵抗値を変化させることによって帰還量を制御可能な可変抵抗素子１２ｂとから構成される。なお、容量素子１２ａは、信号の周波数帯において低インピーダンスとなる。また、可変抵抗素子１２ｂとしては例えば、ソース−ドレイン間の抵抗値をゲートバイアスによって変化させたＭＯＳトランジスタや、順方向の微分抵抗をバイアスによって変化させたダイオード等を利用することができる。
【００２９】
反転増幅回路１１の出力側は、出力端子５２と接続されている。また、反転増幅回路１１の入力側では、反転増幅回路１１とバッファ増幅回路１３とが可変容量素子１４を介して接続されている。そして、バッファ増幅回路１３が入力端子５１と接続されている。
【００３０】
上述したように、図１に示した可変利得増幅回路１０では、反転増幅回路１１の入力側にバッファ増幅回路１３が設けられている。そのため、利得の制御にともなう入力インピーダンスの変化がバッファ増幅回路１３によって抑制される。
【００３１】
また、可変容量素子１４の容量値は、接続端子５３を基準としたバッファ増幅回路１３側のインピーダンスＺが、信号の周波数帯においてバッファ増幅回路１３の出力インピーダンスよりも大きくなるように調整される。具体的には、以下に説明するとおりである。
【００３２】
バッファ増幅回路１３の出力インピーダンスを（Ｒ＋ｊＸ）（Ｒは抵抗成分、Ｘはリアクタンス成分））とし、可変容量素子１４の容量値をＣとする。この場合、接続端子５３を基準としたバッファ増幅回路１３側のインピーダンスＺは、Ｚ＝Ｒ＋ｊ（Ｘ−１／（ωＣ））（ωは角周波数）となり、１／（ωＣ）＞２Ｘの場合に、バッファ増幅回路１３の出力インピーダンスよりもインピーダンスＺを大きくすることができる。
【００３３】
なお、容量素子のインピーダンスは周波数が高くなるにつれて小さくなる。従って、インピーダンスＺも周波数が高くなるにつれて小さくなる。そのため、帰還量は周波数が高くなるにつれて減少する。つまり、利得は周波数が高くなるにつれて増大する。ただし、この利得の周波数特性は、負帰還回路１２のインピーダンスを周波数が高くなるにつれて低下させることによって補償することができる。これは例えば、容量素子１２ａの容量値を小さくすることによって実現可能である。
【００３４】
また、可変利得増幅回路１０を備える通信装置等の全体の利得の周波数特性が、高周波側で減少する場合には、可変利得増幅回路１０自体の周波数特性を補償せずに、その通信装置等全体の利得の周波数特性の補償に利用することもできる。
【００３５】
図２は、図１に示した可変利得増幅回路１０において周波数の変化に対する利得および反射を計算した結果の一例を示す図であり、（ａ）は利得を計算した結果の一例を示す図、（ｂ）は反射を計算した結果の一例を示す図である。
【００３６】
なお、図２は、図１に示した反転増幅回路１１としてエミッタ接地増幅回路を利用し、バッファ増幅回路１３としてコレクタ接地増幅回路を利用した場合を示している。また、図２は、図１に示したバッファ増幅回路１３の入力側に、信号源インピーダンスへの整合回路を付加した場合を示している。
【００３７】
また、図２は、可変容量素子１４の容量値を３ｐＦに固定し、可変抵抗素子１２ｂの抵抗値を５０Ω〜５ｋΩの範囲で変化させた場合を示している。
【００３８】
また、図２においては、可変抵抗素子１２ｂの抵抗値を５ｋΩとしたときの結果を実線で表し、可変抵抗素子１２ｂの抵抗値を５０Ωとしたときの結果を二点鎖線で表している。そして、可変抵抗素子１２ｂの抵抗値が５０Ωよりも大きく５ｋΩよりも小さな場合を抵抗値が小さなものから順番に、一点鎖線、点線、破線で表している。
【００３９】
図２（ｂ）を参照すると、図２（ａ）に示すように利得が変化している場合でも、反射はほとんど変化していないことが確認できる。
【００４０】
このように、バッファ増幅回路１３のアイソレーション効果により、反射特性は可変利得増幅回路１０の入力インピーダンスに依存しない。本実施形態においても、上述した図７を参照しながら説明した構成、および、特許文献１、２に開示された構成と同様に、制御可能な複数の素子がある。具体的には、可変抵抗素子１２ｂと可変容量素子１４である。
【００４１】
しかし、本実施形態においてこれら２つの素子は、反射特性には影響を与えない。そのため、利得特性と反射特性とを独立して最適化することができる。
【００４２】
図３は、図１に示した可変容量素子１４の容量値の変化に対する可変抵抗素子１２ｂによる利得を計算した結果の一例を示す図である。
【００４３】
なお、図３は、可変容量素子１４の容量値を０.１ｐＦ〜１００ｐＦの範囲で変化させた場合において、可変抵抗素子１２ｂの抵抗値を下限値（５０Ω）および上限値（５ｋΩ）としたときの周波数０．３５ＧＨｚにおける利得を示している。
【００４４】
また、図３においては、可変抵抗素子１２ｂの抵抗値を５０Ωとしたときの利得を破線で表し、可変抵抗素子１２ｂの抵抗値を５ｋΩとしたときの利得を実線で表している。
【００４５】
また、図３においては、可変抵抗素子１２ｂの抵抗値を５０Ωとしたときの利得と、可変抵抗素子１２ｂの抵抗値を５ｋΩとしたときの利得との差（利得の差）を一点鎖線で表している。
【００４６】
図３を参照すると、可変容量素子１４の容量値が小さくなるにつれて利得の最大値（可変抵抗素子１２ｂの抵抗値が５ｋΩの場合）と、最小値（可変抵抗素子１２ｂの抵抗値が５０Ωの場合）とがともに減少している。
【００４７】
また、可変容量素子１４の容量値が小さくなるにつれて、利得の可変量、すなわち、可変抵抗素子１２ｂの抵抗値が５ｋΩである場合の利得と、５０Ωである場合の利得との差が大きくなっている。これは、可変容量素子１４の容量値が小さくなるにつれてインピーダンスＺが大きくなり、接続端子５３において、インピーダンスＺと並列に接続される可変抵抗素子１２ｂの抵抗値の利得の変化に対する寄与度が相対的に大きくなるためである。
【００４８】
つまり、反転増幅回路１１とバッファ増幅回路１３とが可変容量素子１４を介さずに直接接続された場合（容量値が非常に大きい場合に相当）に比べ、十分な利得の可変量が得られることになる。
【００４９】
このように本実施形態において可変利得増幅回路１０では、反転増幅回路１１と負帰還回路１２とが並列に接続される。また、可変利得増幅回路１０は、可変容量素子１４を有する。そして、反転増幅回路１１と、反転増幅回路１１の入力側に設けられたバッファ増幅回路１３とが可変容量素子１４を介して接続される。
【００５０】
これにより、利得の制御にともなう入力インピーダンスの変化がバッファ増幅回路１３によって抑制される。それとともに、負帰還回路１２を基準とした反転増幅回路１１の入力側のインピーダンスの低下が可変容量素子１４によって抑制される。
【００５１】
従って、反射特性が劣化するのと、利得の可変量が小さくなるのとを同時に回避することができる。
【００５２】
また、反射特性を劣化させることなく、利得の可変範囲を調整することができる。例えば、可変抵抗素子１２ｂがディジタル制御である場合、利得を制御するステップを変化させることにより、柔軟な利得の制御が可能となる。
【００５３】
なお、本実施形態では、インピーダンス調整部として可変容量素子を利用したが、可変容量素子の代わりに可変インダクタ素子を利用することも可能である。また、インピーダンス調整部として、可変リアクタンス成分ではなく可変抵抗成分を有する素子を利用してもよい。
【００５４】
可変インダクタ素子をインピーダンス調整部として利用した場合、可変容量素子をインピーダンス調整部として利用した場合とは逆に、周波数が高くなるにつれてインピーダンスが大きくなる。そのため、帰還量は周波数が高くなるにつれて増大する。つまり、利得は周波数が高くなるにつれて減少する。この周波数特性を利用すると、通信装置等全体の利得の周波数特性が、高周波側で増大する場合には、可変インダクタ素子をインピーダンス調整部として利用することによって周波数特性を平坦に補償することができる。
【００５５】
また、所望帯域幅が小さい場合には、可変抵抗素子１２ｂの代わりに、可変リアクタンス素子（インピーダンスの周波数特性が大きい）を利用することもできる。
【００５６】
（第２の実施形態）
図４は、本発明の可変利得増幅回路の第２の実施形態の構成を示す図である。なお、図４において、図１に示したものと同一の構成のものには同一の符号を付してある。
【００５７】
本実施形態の可変利得増幅回路２０は図４に示すように、反転増幅回路１１と、反転増幅回路１１と並列に接続された負帰還回路２２と、バッファ増幅回路１３と、インピーダンス素子である容量素子２４−１〜２４−３と、スイッチ２５−１〜２５−４とを備えている。
【００５８】
本実施形態においては、容量素子２４−１〜２４−３とスイッチ２５−１〜２５−４とでインピーダンス調整部が構成されている。なお、スイッチ２５−１〜２５−４のそれぞれは、反転増幅回路１１とバッファ増幅回路１３との間に一端が接続され、負帰還回路２２に他端が接続されている。そして、容量素子２４−１〜２４−３のそれぞれは、スイッチ２５−１〜２５−４の一端間に接続されている。
【００５９】
負帰還回路２２は、入力端子５１と出力端子５２との間のＤＣ成分を除去するための容量素子１２ａと、抵抗値を変化させることによって帰還量を制御可能な可変抵抗素子１２ｂとから構成される。
【００６０】
反転増幅回路１１の出力側は、出力端子５２と接続されている。また、反転増幅回路１１の入力側では、反転増幅回路１１とバッファ増幅回路１３とが容量素子２４−１〜２４−３を介して接続されている。そして、バッファ増幅回路１３が入力端子５１と接続されている。
【００６１】
上述したように、図４に示した可変利得増幅回路２０では、反転増幅回路１１の入力側にバッファ増幅回路１３が設けられている。そのため、上述した第１の実施形態と同様に、利得の制御にともなう入力インピーダンスの変化がバッファ増幅回路１３によって抑制される。
【００６２】
また、スイッチ２５−１〜２５−４が選択的に導通状態にされることにより、負帰還回路２２が電気的に接続された接続端子５３−１〜５３−４を基準としたバッファ増幅回路１３側のインピーダンスを、第１の実施形態と同様に、バッファ増幅回路１３の出力インピーダンスよりも高くすると共に、変化させることができる。但し、スイッチ２５−１を導通状態にした場合は、負帰還回路２２が電気的に接続された接続端子５３−１を基準としたバッファ増幅回路１３側のインピーダンスは出力インピーダンスと同じとなる。
【００６３】
ここで、例えば、スイッチ２５−１〜２５−４のうちの１つだけが導通状態にされた場合、最大利得設定時におけるバッファ増幅回路１３と反転増幅回路１１との間のインピーダンスは、導通状態にされたスイッチによらずほぼ一定となる。
【００６４】
これは、最大利得設定時には、負帰還回路２２側のインピーダンスが十分に高いためである。従って、最大利得設定時における利得も同様に、導通状態にされたスイッチによらずほぼ一定となる。
【００６５】
一方、最小利得設定時における帰還量は、スイッチ２５−１〜２５−４のうち導通状態にされたスイッチに応じたインピーダンスに依存する。従って、最小利得設定時の利得は、導通状態にされたスイッチに応じて変化する。
【００６６】
なお、最小利得設定時の利得は、スイッチ２５−１が導通状態にされた場合に最大となり、スイッチ２５−４が導通状態にされた場合に最小となる。
【００６７】
図５は、図４に示したスイッチ２５−１〜２５−４のいずれかを導通状態にした場合の可変抵抗素子１２ｂによる利得を計算した結果の一例を示す図である。
【００６８】
なお、図５は、スイッチ２５−１〜２５−４のいずれかを導通状態にした場合において、可変抵抗素子１２ｂの抵抗値を下限値（５０Ω）および上限値（５ｋΩ）としたときの周波数０．３５ＧＨｚにおける利得を示している。また、容量素子２４−１〜２４−３の容量値は、すべて同一（１０ｐＦ）としている。
【００６９】
また、図５においては、可変抵抗素子１２ｂの抵抗値を５０Ωとしたときの利得を破線で表し、可変抵抗素子１２ｂの抵抗値を５ｋΩとしたときの利得を実線で表している。
【００７０】
また、図５においては、可変抵抗素子１２ｂの抵抗値を５０Ωとしたときの利得と、可変抵抗素子１２ｂの抵抗値を５ｋΩとしたときの利得との差（利得の差）を一点鎖線で表している。
【００７１】
図５を参照すると、可変抵抗素子１２ｂの抵抗値が５ｋΩである場合、スイッチ２５−１〜２５−４のうち導通状態にされたスイッチによらず、利得は一定となる。一方で、可変抵抗素子１２ｂの抵抗値が５０Ωである場合、導通状態にされたスイッチに応じて利得が変化する。
【００７２】
つまり、スイッチ２５−１〜２５−４のうち導通状態にさせるスイッチを変更することにより、利得の最大値を一定とし、利得の最小値のみを変化させることができる。
【００７３】
なお、ここでは、容量素子２４−１〜２４−３の容量値をすべて同一としたが、所望の利得特性となるように、容量素子２４−１〜２４−３のそれぞれの容量値を相互に異なる値にしてもよい。
【００７４】
このように本実施形態において可変利得増幅回路２０は、反転増幅回路１１と、反転増幅回路１１の入力側に設けられたバッファ増幅回路１３との間に一端が接続され、他端が負帰還回路２２に接続されたスイッチ２５−１〜２５−４を備えている。また、可変利得増幅回路２０は、スイッチ２５−１〜２５−４の一端間に接続された容量素子２４−１〜２４−３を備えている。
【００７５】
これにより、利得の制御にともなう入力インピーダンスの変化がバッファ増幅回路１３によって抑制される。それとともに、負帰還回路２２を基準とした反転増幅回路１１の入力側のインピーダンスの低下が容量素子２４−１〜２４−３によって抑制される。
【００７６】
従って、反射特性が劣化するのと、利得の可変量が小さくなるのとを同時に回避することができる。
【００７７】
また、反射特性を劣化させることなく、利得の可変範囲を調整することができる。
【００７８】
さらに本実施形態においては、利得の上限を変化させずに、利得の可変量を変化させることも可能となる。
【００７９】
なお、本実施形態では、スイッチ２５−１〜２５−４のうちの１つだけを導通状態にした場合について説明したが、スイッチ２５−１〜２５−４のうちの複数のスイッチを導通状態にしてもよい。ただし、この場合、最大利得設定時の利得が変化することになる。
【００８０】
また、本実施形態では、複数の容量素子の数を３つとした場合について説明したが、容量素子の数は３つに限定されない。また、複数の容量素子のそれぞれは、可変容量素子でもよい。この場合、利得の可変範囲をより柔軟に調整することができる。
【００８１】
また、本実施形態では、複数のインピーダンス素子と複数のスイッチとでインピーダンス調整部を構成した場合について説明したが、例えば、複数のインダクタ素子または複数の可変インダクタ素子と、複数のスイッチとでインピーダンス調整部を構成することも可能である。また、可変リアクタンス成分ではなく、可変抵抗成分を有する複数の素子と複数のスイッチとでインピーダンス調整部を構成してもよい。
【符号の説明】
【００８２】
１０，２０    可変利得増幅回路
１１    反転増幅回路
１２，２２    負帰還回路
１２ａ，２４−１〜２４−３    容量素子
１２ｂ    可変抵抗素子
１３    バッファ増幅回路
１４    可変容量素子
２５−１〜２５−４    スイッチ
５１    入力端子
５２    出力端子
５３，５３−１〜５３−４    接続端子
【図１】
0005673263.tif 000002
【図２】
0005673263.tif 000003
【図３】
0005673263.tif 000004
【図４】
0005673263.tif 000005
【図５】
0005673263.tif 000006
【図６】
0005673263.tif 000007
【図７】
0005673263.tif 000008