(57)【特許請求の範囲】
【請求項１】
データ計測装置から周期的に送信されるデータとして、複数ビット単位を１個のデータとする複数個のデータを受信するデータ受信手段と、
前記データ受信手段が前記データ計測装置から周期的に受信した受信データを処理するＣＰＵと、
前記受信データの１周期における先頭位置を検出する先頭検出手段と、
前記ＣＰＵがリセット状態であるか否かを判定するリセット状態判定手段と、
前記ＣＰＵがリセット状態であると前記リセット状態判定手段が判定している間は前記受信データを前記ＣＰＵに出力せず、前記ＣＰＵのリセット状態が解除されると、前記先頭検出手段が検出する前記先頭位置に基づいて前記受信データを前記ＣＰＵに出力するデータ出力制御手段と、
を備えることを特徴とするデータ処理装置。
【請求項２】
前記先頭検出手段は、前記受信データの１周期のデータ数に基づいて前記先頭位置を検出することを特徴とする請求項１に記載のデータ処理装置。
【請求項３】
前記受信データの各周期の前記先頭位置には前記先頭位置を識別するための識別データが設定されており、
前記先頭検出手段は、前記識別データにより前記先頭位置を検出する、
ことを特徴とする請求項１に記載のデータ処理装置。
【請求項４】
前記リセット状態判定手段は、リセット状態ではない前記ＣＰＵが設定するリセット状態信号に基づいて、前記ＣＰＵがリセット状態であるか否かを判定することを特徴とする請求項１から３のいずれか一項に記載のデータ処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ計測装置から周期的に送信されるデータを処理するデータ処理装置に関する。
【背景技術】
【０００２】
従来のデータ受信装置として、例えば省電力モードの状態でデータを受信するとデータを処理する処理手段および主記憶手段に対する通電がオフ状態からオン状態になり、主記憶手段が使用可能状態になるまでの間に受信したデータを副記憶手段に記憶しておき、主記憶手段が使用可能になると、副記憶手段に記憶されているデータを主記憶手段に転送するものが知られている（例えば、特許文献１参照。）。
【０００３】
このように、データを受信することにより処理手段および主記憶手段に対する通電のオフ状態が解除されるデータ受信装置では、主記憶手段が使用可能になるまでの間に受信したデータを副記憶手段に記憶する必要はあるが、主記憶手段が使用可能になるまでの間に副記憶手段に記憶したデータの先頭データから処理手段は処理をすればよいので、処理手段がデータ処理を開始するデータの先頭位置が明確である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２５７７３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１のようなデータ受信装置に対し、例えばレーダ等により物体をスキャンするデータ計測装置から周期的に送信されるデータを受信して処理手段であるＣＰＵで処理するデータ処理装置において、ＣＰＵがリセットされることがある。
【０００６】
ＣＰＵがリセット状態の間もデータ計測装置からは周期的にデータが送信されるので、リセット状態が解除されたときに受信しているデータからＣＰＵが処理を開始すると、周期の途中のデータから処理を開始することがある。このように、周期的に送信されるデータに対し周期の途中のデータから処理を開始し、周期のずれたデータを処理し続けると、データを正常に処理できない。
【０００７】
また、周期データの先頭から処理を開始するために、リセット状態が解除されたＣＰＵが周期データに対して先頭位置の検出処理を行うと、ＣＰＵの負荷が増加するという問題がある。
【０００８】
本発明は、上記問題を解決するためになされたものであり、リセット状態を解除されたＣＰＵが周期データの先頭位置を検出することなく、周期データの適切な位置からデータを処理できるデータ処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１から４に記載の発明によると、データ受信手段は、データ計測装置から周期的に送信されるデータとして、複数ビット単位を１個のデータとする複数個のデータを受信し、データ出力制御手段は、ＣＰＵがリセット状態であるとリセット状態判定手段が判定している間はデータ計測装置からデータ受信手段が受信した受信データをＣＰＵに出力せず、ＣＰＵのリセット状態が解除されると、先頭検出手段が検出する先頭位置に基づいて受信データをＣＰＵに出力する。
【００１０】
このように、ＣＰＵのリセット状態が解除されたときに、データ受信手段が周期の途中のデータを受信している場合にも、先頭検出手段が周期の先頭位置を検出することにより、データ出力制御手段は、リセット状態が解除されたＣＰＵに対し、周期の先頭位置に基づいて受信データを出力することができる。
【００１１】
その結果、リセット状態が解除されたＣＰＵは受信データの先頭位置を検出する必要がないので、処理負荷が増加しない。そして、ＣＰＵは、周期の適切な位置から受信データを処理できる。
【００１２】
請求項２に記載の発明によると、先頭検出手段は、受信データの１周期のデータ数に基づいて受信データの１周期の先頭位置を検出する。
これにより、受信データの先頭位置に先頭位置を識別するための識別データが設定されていない場合にも、１周期のデータ数に基づいて受信データの先頭位置を検出できる。
【００１３】
請求項３に記載の発明によると、受信データの各周期の先頭位置には先頭位置を識別するための識別データが設定されており、先頭検出手段は、識別データにより１周期の先頭位置を検出する。
【００１４】
このように、識別データを識別することにより、先頭検出手段は受信データの各周期の先頭位置を容易に検出できる。
請求項４に記載の発明によると、リセット状態判定手段は、リセット状態ではないＣＰＵが設定するリセット状態信号に基づいて、ＣＰＵがリセット状態であるか否かを判定する。
【００１５】
このように、リセット状態ではないＣＰＵ自体が設定するリセット状態信号に基づいて、ＣＰＵがリセット状態であるか否かを判定するので、ＣＰＵがリセット状態から解除されデータ処理を実行できる状態であることを確実に判定できる。
【図面の簡単な説明】
【００１６】
【図１】（Ａ）は第１実施形態のデータ処理システムを示すブロック図、（Ｂ）は第１実施形態のデータ処理装置を示すブロック図。
【図２】データ受信回路およびＣＰＵの受信データ列を示すタイムチャート。
【図３】データ受信回路のデータ出力処理を示す状態遷移図。
【図４】第２実施形態のデータ受信回路のデータ出力処理を示す状態遷移図。
【図５】第２実施形態のデータ処理装置を示すブロック図。
【発明を実施するための形態】
【００１７】
以下、本発明の実施の形態を図に基づいて説明する。
［第１実施形態］
図１の（Ａ）に本実施形態のデータ処理システム１０を示す。
【００１８】
（データ処理システム１０）
データ処理システム１０は、データ計測装置２０とデータ処理装置３０とから構成されている。データ計測装置２０は、データ計測回路２２とデータ送信回路２４とから構成され、データ処理装置３０はデータ受信回路３２とＣＰＵ３４とから構成されている。データ計測装置２０とデータ処理装置３０とは、シリアルまたはパラレルのいずれでデータ通信を行ってもよい。
【００１９】
（データ計測装置２０）
データ計測装置２０のデータ計測回路２２は、例えばレーダでスキャン範囲の各方向毎に照射スキャンを行い、反射物体から反射される反射波形に基づいて、反射物体との距離および反射強度を計測する。そして、１回のスキャンによりデータ計測回路２２が計測するデータをデータ送信回路２４が送信する。したがって、データ計測装置２０は、１回のスキャンを１周期として受信データを送信する。
【００２０】
データ計測装置２０は、例えば、１６ビット単位を１個のデータとして送信する。１周期毎にデータ計測装置２０が送信するデータの個数は決まっている。
データ計測装置２０は、データ処理装置３０の受信状態に関わらず、周期的にスキャンデータを送信する。第１実施形態では、データ計測装置２０が送信するデータはスキャンデータだけであり、各周期の先頭に先頭位置を識別するための識別データは設定されていない。
【００２１】
（データ処理装置３０）
データ処理装置３０のデータ受信回路３２は、例えばＦＰＧＡ(Field Programmable Gate Array)、ＡＳＩＣ(Application Specific Integrated Circuit)等のハードウェアで構成されている。データ受信回路３２は、１６ビット単位を１個のデータとし、１個のデータをデータ計測装置２０から受信するとＣＰＵ３４にデータを出力する。
【００２２】
ＣＰＵ３４は、データ処理プログラムを実行することにより、データ受信回路３２が出力するデータに基づき、反射物体の形状を算出したり、データの周期変動から反射物体の移動追跡を行う。
【００２３】
ＣＰＵ３４は、リセット信号が入力されるとリセット状態になる。リセット信号は、例えば、データ処理プログラムの開発時にエミュレータから入力されたり、ＣＰＵ３４が定期的に出力するパルス信号が出力されなくなったことを異常検出回路が検出すると、異常検出回路から入力される。
【００２４】
図１の（Ｂ）に示すＣＰＵ３４の双方向ポートは、データ処理プログラムの起動時に出力ポートに設定され、出力電位を「ハイ」に設定される。
ＣＰＵ３４の双方向ポートは、ＣＰＵ３４がリセット状態のときには入力ポートに設定される。この場合、双方向ポートの電位は不定である。そこで、双方向ポートにプルダウン抵抗３６を接続することにより、ＣＰＵ３４がリセット状態であり入力ポートに設定されている場合には、双方向ポートの電位は「ロー」になる。
【００２５】
ＣＰＵ３４がリセット状態のときにＣＰＵ３４の出力ポートの電位が不定にならず「ハイ」または「ロー」のいずれかのレベルが確定しているのであれば、双方向ポートに代えて出力ポートを使用してもよい。
【００２６】
尚、ＣＰＵ３４の双方向ポートをプルダウンする代わりにプルアップしてもよい。この場合、ＣＰＵ３４がリセット状態であり入力ポートに設定される場合には、双方向ポートの電位は「ハイ」になる。そして、ＣＰＵ３４は、データ処理プログラムの起動時に双方向ポートを出力ポートに設定し、出力電位を「ロー」に設定する。
【００２７】
データ受信回路３２には、ＣＰＵ３４をリセットするリセット信号は入力されないので、ＣＰＵ３４がリセット状態になってもデータ受信処理を継続する。そして、データ受信回路３２は、ＣＰＵ３４の双方向ポートのレベルをリセット状態信号とし、リセット状態信号のレベルを検出することにより、ＣＰＵ３４がリセット状態か否かを判定する。データ受信回路３２は、電源オン時の１回だけリセットされる。
【００２８】
（データ列）
次に、データ受信回路３２とＣＰＵ３４とが受信するデータ列について説明する。
データ受信回路３２は、ＣＰＵ３４がリセット状態であるか否かに関わらず、１６ビット単位を１個のデータとして、周期毎に所定個数のデータをデータ計測装置２０から受信する。そして、ＣＰＵ３４がリセット状態ではない場合、データ計測装置２０から受信するデータを１個ずつＣＰＵ３４に出力する。
【００２９】
データ受信回路３２は、前述したリセット状態信号に基づいてＣＰＵ３４がリセット状態であると判定すると、図２に示すように、ＣＰＵ３４がリセット状態の間、データ計測装置２０から受信したデータをＣＰＵ３４に出力しない。
【００３０】
データ受信回路３２は、リセット状態信号に基づいてＣＰＵ３４のリセット状態が解除されたと判定しても、データ計測装置２０から受信している受信データが周期の途中であれば、ＣＰＵ３４に受信データを出力せず、次の周期の先頭から受信データを出力する。
【００３１】
例えば、図２において、周期２のデータを受信している途中でＣＰＵ３４がリセット状態になると、データ受信回路３２は、周期２の途中から受信データをＣＰＵ３４に出力せず、周期３の途中でＣＰＵ３４がリセット状態から解除されると、次の周期４の受信データの先頭からＣＰＵ３４に出力する。これにより、ＣＰＵ３４は、リセット状態が解除されたときに最初にデータ受信回路３２が出力するデータを周期４の先頭データとして処理できる。
【００３２】
これにより、周期３の途中でリセット状態から解除されたＣＰＵ３４が周期３の途中の受信データを周期の先頭データとして受信することを防止し、周期のずれた誤った受信データに対してデータ処理を実行することを防止できる。
【００３３】
尚、データ受信回路３２がデータ計測装置２０から計測データを受信してＣＰＵ３４に出力するデータ出力制御を実行するときに同期するクロックと、データ受信回路３２が出力するデータを読み出すときにＣＰＵ３４が使用するクロックを同じにする方が、簡単な回路構成になる。
【００３４】
（データ出力制御）
次に、図３の状態遷移図に基づいて、データ受信回路３２が実行するデータ出力制御処理の一例について説明する。図３において「Ｓ」はステップを表している。
【００３５】
データ処理システム１０の電源がオンになり、データ受信回路３２がリセットされると（Ｓ４００：Ｙｅｓ）、データ受信回路３２はリセット発生フラグをクリアする（Ｓ４０２）。つまり、リセット発生フラグは初期状態ではクリアされている。
【００３６】
データ受信回路３２は、受信データ数カウンタをクリアし（Ｓ４０４）、シリアル通信で１個のデータを受信すると（Ｓ４０６：Ｙｅｓ）、１個の受信データをレジスタ等に書き込んでラッチし（Ｓ４０８）、受信データ数カウンタをカウントアップする（Ｓ４１０）。
【００３７】
次に、データ受信回路３２は、リセット状態信号に基づいてＣＰＵ３４がリセット状態であるか否かを判定する（Ｓ４１２）。ＣＰＵ３４がリセット状態の場合（Ｓ４１２：Ｙｅｓ）、データ受信回路３２は、リセット発生フラグをセットし（Ｓ４１４）、Ｓ４２０に処理を移行する。
【００３８】
Ｓ４１４でセットされたリセット発生フラグは、後述するように、データ受信回路３２が周期の最後のデータを受信し、そのときにリセット状態信号に基づいてＣＰＵ３４がリセット状態ではないと判定されるとＳ４０２でクリアされる。
【００３９】
また、前述したように、リセット発生フラグは初期状態でクリアされる。したがって、リセット発生フラグがクリアされている場合、データ受信回路３２が受信したデータをＣＰＵ３４が正常に処理できる状態であることを表している。
【００４０】
リセット状態信号に基づいてＣＰＵ３４がリセット状態ではないと判定すると（Ｓ４１２：Ｎｏ）、データ受信回路３２はリセット発生フラグがセットされているか否かを判定する（Ｓ４１６）。
【００４１】
Ｓ４１６においてリセット発生フラグがセットされずクリアされている場合（Ｓ４１６：Ｎｏ）、ＣＰＵ３４がデータを正常に処理できる状態であることを表しているので、データ受信回路３２は、データ計測装置２０から受信しＳ４０８でラッチしておいた１個分のデータをＣＰＵ３４に出力し（Ｓ４１８）、Ｓ４２０に処理を移行する。
【００４２】
リセット状態信号に基づいてＣＰＵ３４がリセット状態ではないと判定したが（Ｓ４１２：Ｎｏ）、リセット発生フラグがセットされている場合（Ｓ４１６：Ｙｅｓ）、ＣＰＵ３４のリセット状態は解除されているが、データ受信回路３２が周期の最後までデータを受信していないことを表している。
【００４３】
つまり、データ受信回路３２がデータ計測装置２０から受信した１個のデータは、ＣＰＵ３４が処理すべきものではないことを表している。したがって、Ｓ４１６においてリセット発生フラグがセットされている場合（Ｓ４１６：Ｙｅｓ）、データ受信回路３２は、受信したデータをＣＰＵ３４に出力せず、Ｓ４２０に処理を移行する。
【００４４】
これにより、リセット状態が解除されたＣＰＵ３４に対し、周期の先頭データ以外のデータを出力することを防止できる。
Ｓ４２０においてデータ受信回路３２は、データ計測装置２０から受信したデータ数が、１周期分のデータ数以上であるか否かを判定する。受信データ数が１周期分のデータ数より少ない場合（Ｓ４２０：Ｎｏ）、周期の途中のデータを受信したことを表しているので、データ受信回路３２は、Ｓ４０６に処理を移行し、次のデータを受信する。
【００４５】
受信データ数が１周期分のデータ数以上の場合（Ｓ４２０：Ｙｅｓ）、周期の最後のデータを受信したことを表している。そこで、Ｓ４２２において、データ受信回路３２は、リセット状態信号に基づいてＣＰＵ３４がリセット状態か否かを判定する。
【００４６】
ＣＰＵ３４がリセット状態の場合（Ｓ４２２：Ｙｅｓ）、データ受信回路３２はＳ４０４に処理を移行し、次の周期のデータを受信する。
ＣＰＵ３４がリセット状態ではない場合（Ｓ４２２：Ｎｏ）、データ受信回路３２はＳ４０２に処理を移行する。これにより、Ｓ４０２でリセット発生フラグがクリアされた状態で、次の周期のデータを受信するので、リセット状態が解除されたＣＰＵ３４に対し、データ受信回路３２は周期の先頭からＣＰＵ３４にデータを出力できる。
【００４７】
以上説明した第１実施形態では、データ受信回路３２が、リセット状態信号に基づいてＣＰＵ３４がリセット状態であるか否かを判定するとともに、周期データの先頭位置を検出するので、ＣＰＵ３４のリセット状態が解除されても、周期の先頭データを受信するまでＣＰＵ３４にデータを出力しない。これにより、リセット状態を解除されたＣＰＵ３４が周期途中のデータを入力し、周期のずれた誤ったデータに基づいてデータ処理を実行することを防止できる。
【００４８】
また、データ受信回路３２が周期データの先頭位置を検出するので、リセット状態を解除されたＣＰＵ３４が周期データの先頭位置を検出する必要がない。これにより、ＣＰＵ３４の処理負荷を低減できる。
【００４９】
また、データの個数を判定して周期の先頭位置を検出するので、周期の先頭位置を識別するために先頭位置に識別データ（ヘッダとも言う。）を設定する必要がない。これにより、データ受信回路３２は、データ計測装置２０から受信したデータをそのままＣＰＵ３４に出力できる。
【００５０】
これに対し、データ計測装置２０が周期の先頭位置にヘッダを設定して送信する場合、ヘッダと実際の測定データとを識別するために、例えば１６ビットで１個のデータを構成する場合、ヘッダを０ｘＦＦＦＦとし、測定データを２で割って最上位ビットを常に０にすることが考えられる。そして、データ受信回路３２で受信した測定データを２倍してＣＰＵ３４に出力する。
【００５１】
この場合、一度２で割った測定データを２倍すると最下位のビットが常に０になるので、正確な測定データを処理できない。
そこで、第１実施形態のように、周期の先頭位置を識別するためのヘッダを設定せず、データの個数を判定して周期の先頭位置を検出することにより、正確な測定データを処理できる。
【００５２】
第１実施形態では、データ計測装置２０が本発明のデータ計測装置に相当し、データ処理装置３０が本発明のデータ処理装置に相当し、データ受信回路３２が本発明のデータ受信手段、先頭検出手段およびデータ出力制御手段に相当し、ＣＰＵ３４が本発明のＣＰＵに相当する。
【００５３】
また、図３のＳ４０６およびＳ４０８の処理は、本発明のデータ受信手段が実行する機能に相当し、Ｓ４２０の処理は本発明の先頭検出手段が実行する機能に相当し、Ｓ４１２およびＳ４２２の処理は本発明のリセット状態判定手段が実行する機能に相当し、Ｓ４１２〜Ｓ４２２の処理は本発明のデータ出力制御手段が実行する機能に相当する。
【００５４】
［第２実施形態］
第２実施形態では、周期データの先頭位置を識別するために、データ計測装置が周期の先頭位置にヘッダを設定してデータを送信する。
【００５５】
例えば、ヘッダを０ｘＦＦＦＦとし、測定データを２で割って最上位ビットを常に０にした測定データを、データ計測装置は送信するものとする。
（データ出力制御）
図４の状態遷移図に基づいて、データ受信回路４２が実行するデータ出力制御処理の一例について説明する。図４において「Ｓ」はステップを表している。
【００５６】
図４において、Ｓ４３０〜Ｓ４５４のうちＳ４５０の処理が図３に示すＳ４２０の処理と異なり、Ｓ４５２が追加されている以外は、図３と図４とに示す処理は実質的に同じである。
【００５７】
図４のＳ４５０においてデータ受信回路４２（図５参照）は、受信したデータがヘッダであるか否かを判定する。受信データがヘッダではない場合（Ｓ４５０：Ｎｏ）、周期データのうちヘッダ以外のデータを受信したことを表しているので、データ受信回路４２は、Ｓ４３６に処理を移行し、次のデータを受信する。
【００５８】
受信データ数がヘッダの場合（Ｓ４５０：Ｙｅｓ）、データ受信回路４２は、周期データの先頭を通知する先頭通知信号をＣＰＵ４４に出力する（Ｓ４５２）。これにより、ＣＰＵ４４はリセット状態でなければ、次にデータ受信回路４２から出力されるデータから処理を開始する。
【００５９】
次に、Ｓ４５４においてデータ受信回路４２は、リセット状態信号に基づいてＣＰＵ４４がリセット状態か否かを判定する。
ＣＰＵ４４がリセット状態の場合（Ｓ４５４：Ｙｅｓ）、データ受信回路４２はＳ４３４に処理を移行し、周期の次のデータを受信する。
【００６０】
ＣＰＵ４４がリセット状態ではない場合（Ｓ４５４：Ｎｏ）、データ受信回路４２はＳ４３２に処理を移行する。これにより、リセット発生フラグがクリアされた状態で、周期のヘッダに続くデータを受信するので、リセット状態が解除されたＣＰＵ４４に対し、データ受信回路３２は周期のヘッダに続くデータをＣＰＵ３４に出力できる。
【００６１】
尚、図４のＳ４３４で受信データ数カウンタをクリアし、Ｓ４４０で受信データ数をカウントアップしているのは、他の処理で１周期分のデータ数を正常に受信しているかを判定するためである。
【００６２】
以上説明した第２実施形態では、データ受信回路４２が、リセット状態信号に基づいてＣＰＵ４４がリセット状態であるか否かを判定するとともに、周期データの先頭位置を検出するので、ＣＰＵ４４のリセット状態が解除されても、周期の先頭データを受信するまでＣＰＵ３４にデータを出力しない。これにより、リセット状態を解除されたＣＰＵ４４が周期途中のデータを入力し、周期のずれた誤ったデータに基づいてデータ処理を実行することを防止できる。
【００６３】
また、データ受信回路４２がヘッダにより周期データの先頭位置を検出するので、リセット状態を解除されたＣＰＵ４４が周期データの先頭位置を検出する必要がない。これにより、ＣＰＵ４４の処理負荷を低減できる。
【００６４】
第２実施形態では、データ処理装置４０が本発明のデータ処理装置に相当し、データ受信回路４２が本発明のデータ受信手段、先頭検出手段およびデータ出力制御手段に相当し、ＣＰＵ４４が本発明のＣＰＵに相当する。
【００６５】
また、図５のＳ４３６およびＳ４３８の処理は、本発明のデータ受信手段が実行する機能に相当し、Ｓ４５０の処理は本発明の先頭検出手段が実行する機能に相当し、Ｓ４４２およびＳ４５４の処理は本発明のリセット状態判定手段が実行する機能に相当し、Ｓ４４２〜Ｓ４５４の処理は本発明のデータ出力制御手段が実行する機能に相当する。
【００６６】
［他の実施形態］
上記実施形態では、レーダによるスキャンデータを処理するデータ処理装置について説明したが、周期的にデータ計測装置から送信されるデータを処理するのであれば、どのような測定データを処理するデータ処理装置でもよい。
【００６７】
上記実施形態で説明した周期データのヘッダに代えて、所定値として、例えば全てのビットを１にしたデータを複数個連続させてヘッダとしてもよい。
このように、本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能である。
【符号の説明】
【００６８】
３０、４０：データ処理装置、３２、４２：データ受信回路（データ受信手段、先頭検出手段、データ出力制御手段）、３４、４４：ＣＰＵ
【図１】
0005648357.tif 000002
【図２】
0005648357.tif 000003
【図３】
0005648357.tif 000004
【図４】
0005648357.tif 000005
【図５】
0005648357.tif 000006