(57)【特許請求の範囲】
【請求項１】
基板の上方に絶縁膜を形成する工程と、
前記絶縁膜に溝を形成する工程と、
前記溝の内壁に導電性のシード層を形成する工程と、
金属塩と、前記金属の析出を促進する促進剤と、促進剤分子より分子量が大きい抑制剤とを含む電解めっき液と前記基板の外周部分の相対速度が前記抑制剤で前記シード層の表面が被覆される第１の相対速度となる回転速度で回転させながら、前記基板を電解めっき液に浸漬させる工程と、
電解めっき液と前記基板の外周部分の相対速度を、前記第１の相対速度より遅く、前記溝内で前記抑制剤の吸着が前記基板を電解めっき液に浸漬させる工程より少なくなる第２の相対速度で回転させながら、電解めっき液に浸漬させた前記基板に通電して前記溝の内部に導電膜であるＣｕ膜を成長させる工程と、
を含む半導体装置の製造方法。
【請求項２】
前記第１の相対速度は１００ｍ／分以上であり、前記第２の相対速度は３０ｍ／分以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記溝の内部に導電膜を成長させる工程では、前記溝内での前記導電膜の成長速度が前記溝外での前記導電膜の成長速度に比べて大きいことを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
【請求項４】
前記基板を電解めっき液に浸漬させる工程は、前記溝の内部に導電膜を成長させるときに前記基板に印加する電圧より低い電圧を前記基板に印加する請求項１乃至請求項３のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、ＬＳＩ（Large Scale Integration）などの半導体装置には、高速化や高集積化が要求されている。これに伴って、半導体回路の配線の微細化や、薄膜化、低抵抗化、高電流密度化が図られている。例えば、配線の微細化に用いられる配線材料は、抵抗が低く電気伝導率に優れたＣｕ膜が用いられる。Ｃｕ膜を用いた配線の形成は、予め絶縁膜上に配線溝を形成した後に、例えば、電解めっき法にて配線溝内にＣｕ膜を成長させる。
【０００３】
電解めっき法では、最初に、Ｃｕが絶縁膜中に拡散することを防止する拡散防止膜（Barrier Metal）を形成し、配線溝を覆う。さらに、拡散防止膜を覆うようにシード層を形成する。シード層は、例えば物理気相成長（Physical Vapor Deposition；PVD）法によって形成される。拡散防止膜とシード層は真空中で連続して形成される。この後、基板をカソード電極に接続し、めっき液中に浸漬させる。さらに、基板とアノード電極との間に通電して、めっき液中のＣｕイオンを還元させ、Ｃｕを電解析出させる。
【０００４】
微細配線に用いられる電解めっき法では、開口した配線溝の底部から上部へとＣｕの充填が進む、いわゆるボトムアップ成長が知られている。ボトムアップ成長は、めっき液に数種類の有機添加剤や無機添加剤を添加することで実施される。例えば、めっき液として硫酸銅水溶液を用いたＣｕの電解めっきでは、Ｃｕの析出を抑制する効果をもつ抑制剤と、Ｃｕの析出を促進する効果を持つ促進剤が添加される。この場合、配線溝の表面の各所において抑制剤と促進剤のそれぞれの吸着濃度差によって、配線溝の底部におけるＣｕの成長率が顕著になり、ボトムアップ成長が実現すると考えられる。
【０００５】
Ｃｕ膜を形成した後は、絶縁膜の表面に形成された余分なＣｕ膜を化学機械研磨（ＣＭＰ）法によって取り除く。Ｃｕ膜の膜厚が不均一であった場合には、ディッシングのばらつきによって配線抵抗がばらつくことがある。このために、従来では、Ｃｕ膜を形成中に電解めっき槽内で基板を所定速度で回転させている。基板の回転速度としては、例えば、基板の直径Ｄ、回転数Ｎとした場合に、Ｄ×Ｎ×πで定義される基板周辺の速度が、めっき浸漬から１０ｓｅｃ以内の第一工程では６０００×πｍｍ／分以下にし、続く第二工程では６０００×πｍｍ／分より大きくしている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−２７７７７２
【特許文献２】特開２００９−２２８０７８
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ここで、Ｃｕの電解めっきの際には、めっき液中にシード層が溶解することがある。一般にＰＶＤ法を用いた成膜では、シャドウ効果により配線溝の内壁に対するＣｕのカバレジが低下し易い。さらに、ＰＶＤ法にて形成したＣｕ膜は、めっき液である硫酸銅水溶液に若干溶解する性質を有する。このために、カバレジが低下した箇所がめっき液に触れることで、シード層が溶解して、欠損する可能性がある。シード層が欠損すると、その部分に局所的な導通不足が生じる。シード欠損による局所的な導通不足が生じると、Ｃｕの電解めっき時に配線溝内に空孔が発生するなど、Ｃｕの埋込み不良を誘発し易くなる。
【０００８】
ＰＶＤ法によるシード層でシャドウ効果を緩和する手段としては、シード層を厚くことがある。しかしながら、シード層を厚くすると、配線溝の上端の開口部分においてシード層がひさし形状（Overhang）に突出し易くなる。その結果、電解めっき時に配線溝の底部にＣｕ膜が埋め込まれる前に、配線溝の開口部分がＣｕ膜で先に塞がるPinch-off現象が誘発され、配線内に空孔を生じさせ易くなる。Pinch-off現象は、配線が微細になるほど発現し易い。Pinch-off現象を防止するためにシード層を薄くすると、シード溶解が生じ易くなる。
【０００９】
また、ＰＶＤ法よりも被覆性に優れた化学気相成長（Chemical Vapor Deposition；CVD）法を用いてシード層を形成すると、シャドウ効果は低減されるが、膜中不純物濃度が高くなり易いため、他の膜との密着性を確保し難い。
この発明は、このような事情に鑑みてなされたものであり、電解めっき法によるＣｕ膜の析出を確実にすることを目的とする。
【課題を解決するための手段】
【００１０】
実施の形態の一観点によれば、基板の上方に絶縁膜を形成する工程と、前記絶縁膜に溝を形成する工程と、前記溝の内壁に導電性のシード層を形成する工程と、金属塩と、前記金属の析出を促進する促進剤と、促進剤分子より分子量が大きい抑制剤とを含む電解めっき液と前記基板の外周部分の相対速度が前記抑制剤で前記シード層の表面が被覆される第１の相対速度となる回転速度で回転させながら、前記基板を電解めっき液に浸漬させる工程と、電解めっき液と前記基板の外周部分の相対速度を、前記第１の相対速度より遅く、前記溝内で前記抑制剤の吸着が前記基板を電解めっき液に浸漬させる工程より少なくなる第２の相対速度で回転させながら、電解めっき液に浸漬させた前記基板に通電して前記溝の内部に導電膜であるＣｕ膜を成長させる工程と、を含む半導体装置の製造方法が提供される。
【発明の効果】
【００１２】
基板をめっき槽に浸漬させる過程におけるシード溶解が抑制される。シード溶解に起因する導通不良が防止され、配線溝に導電膜を確実に形成できる。
【図面の簡単な説明】
【００１３】
【図１Ａ】図１Ａは、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す断面図（その１）である。
【図１Ｂ】図１Ｂは、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す断面図（その２）である。
【図１Ｃ】図１Ｃは、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す断面図（その３）である。
【図１Ｄ】図１Ｄは、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す断面図（その４）である。
【図１Ｅ】図１Ｅは、本発明の第１の実施の形態に係る半導体装置の製造工程の一例を示す断面図（その５）である。
【図２】図２は、本発明の第１の実施の形態に係る半導体装置の製造工程で使用されるめっき装置の概略構成の一例を示す図である。
【図３】図３は、本発明の第１の実施の形態に係る半導体装置の電解めっき工程のシーケンス図である。
【図４Ａ】図４Ａは、本発明の第１の実施の形態に係る半導体装置の電解めっき工程の一例を示す断面図（その１）である。
【図４Ｂ】図４Ｂは、本発明の第１の実施の形態に係る半導体装置の電解めっき工程の一例を示す断面図（その２）である。
【図４Ｃ】図４Ｃは、本発明の第１の実施の形態に係る半導体装置の電解めっき工程の一例を示す断面図（その３）である。
【図４Ｄ】図４Ｄは、本発明の第１の実施の形態に係る半導体装置の電解めっき工程の一例を示す断面図（その４）である。
【図４Ｅ】図４Ｅは、本発明の第１の実施の形態に係る半導体装置の電解めっき工程の一例を示す断面図（その５）である。
【図５】図５は、本発明の第１の実施の形態に係る半導体装置の電解めっき工程の浸漬段階における側壁のシード溶解面積率と抑制剤濃度の関係を調べた図である。
【図６】図６は、本発明の第１の実施の形態に係る半導体装置の電解めっき工程において抑制剤が吸着する過程の概念図である。
【図７】図７は、本発明の第１の実施の形態に係る半導体装置の電解めっき工程のボトム成長段階における側壁のシード溶解面積率と相対速度の関係を調べた図である。
【図８】図８は、本発明の第１の実施の形態に係る半導体装置の電解めっき工程においてめっき液と基板の相対速度とめっき膜の成長速度の関係を示す図である。
【図９】図９は、本発明の第２の実施の形態に係る半導体装置の電解めっき工程のシーケンス図である。
【発明を実施するための最良の形態】
【００１４】
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。
前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない。
【００１５】
（第１の実施の形態）
第１の実施の形態について、図面を参照して実施の形態について詳細に説明する。
最初に、図１Ａに示す断面構造を得るまでの工程について説明する。まず、ｎ型又はｐ型のシリコン（半導体）基板１の一方の面である表面を熱酸化することにより素子分離絶縁膜２を例えば３０ｎｍの深さに形成し、この素子分離絶縁膜２でトランジスタの活性領域を画定する。このような素子分離構造は、ＬＯＣＯＳ(Local Oxidation of Silicon)と呼ばれる。素子分離構造には、ＳＴＩ(Shallow Trench Isolation)を用いても良い。
【００１６】
次いで、シリコン基板１の活性領域にイオン注入法により、ドーパント不純物を導入してウェルを形成する。ドーパント不純物としてp型不純物、例えばボロンを導入すると、シリコン基板１にpウェル３が形成される。ｐウェル３を形成した後、その活性領域の表面を熱酸化してゲート絶縁膜５を形成する。ゲート絶縁膜５は、例えば熱酸化膜を約６ｎｍ〜７ｎｍの厚さに形成する。なお、以下においては、ｐウェル３を形成した場合について説明するが、シリコン基板１にｎウェルを形成した場合も同様の工程が実施される。
【００１７】
続いて、シリコン基板１の上側全面に、ポリシリコン膜を例えばＣＶＤ法を用いて２００ｎｍの膜厚に形成する。その後に、フォトリソグラフィ技術及びエッチング技術を用いてポリシリコン膜をパターニングして、シリコン基板１上にゲート電極６を形成する。ゲート電極６は、ｐウェル３上に互いに平行に複数形成される。
【００１８】
さらに、ゲート電極６をマスクにしてｐウェル３にイオンを注入し、ｐウェル３のゲート電極６の両側の領域に、ｎ型不純物としてリンを導入する。これにより、第１、第２ソース／ドレインエクステンション８が形成される。第１、第２ソース／ドレインエクステ
ンション８は、エクステンションソース／ドレイン領域の浅い領域を構成する。その後に、シリコン基板１の上側全面に、絶縁膜としてシリコン酸化膜を例えばＣＶＤ法を用いて３００ｎｍの厚さに形成する。その後、絶縁膜を異方性エッチングする。絶縁膜がエッチバックされ、ゲート電極６の側部に絶縁性サイドウォール１０が形成される。
【００１９】
続いて、ゲート電極６及び絶縁性サイドウォール１０をマスクとして用い、シリコン基板１に砒素等のｎ型のドーパント不純物を再びイオン注入する。これにより、ゲート電極６の側方のｐウェル３に、ソース／ドレイン拡散層１１が形成される。ソース／ドレイン拡散層１１は、エクステンションソース／ドレインの深い領域を構成する。
【００２０】
さらに、シリコン基板１の全面に、例えば、スパッタリング法によりコバルト膜等の高融点金属膜を１０ｎｍの厚さに形成する。この後、高融点金属膜を例えば、５００℃で３０秒加熱してシリコンと反応させる。これにより、ソース／ドレイン拡散層１１におけるシリコン基板１上にコバルトシリサイド層等の高融点金属シリサイド層が形成され、各ソース／ドレイン拡散層１１が低抵抗化する。この後、素子分離絶縁膜２の上などに未反応のまま残っている高融点金属膜を例えば硫酸と過酸化水素水の混合液によってウエットエッチングして除去する。この後、窒素雰囲気中、８００℃で３０秒のアニールを２回行う。これにより、ソース／ドレイン拡散層１１上に、例えばコバルトシリサイドで形成されるソース／ドレイン電極１２Ａが形成される。また、ゲート電極６の上部に、例えばコバルトシリサイドからなるシリサイド層１２Ｂが形成される。
【００２１】
ここまでの工程により、シリコン基板１の活性領域には、ゲート絶縁膜５、ゲート電極６、及びソース／ドレイン電極１２Ａ等から構成される半導体素子であるトランジスタＴ１，Ｔ２が形成される。
【００２２】
次に、シリコン基板１の上側の全面に、酸化膜１４として、例えば酸化シリコン膜（ＳＩＯ膜）をプラズマＣＶＤ法によって１０００ｎｍの厚さに形成する。この後、ＣＭＰ法によって酸化膜１４の表面を研磨して平坦化する。
【００２３】
続いて、不図示のレジスト膜をマスクに用いて酸化膜１４をエッチングして、コンタクトホール１５を形成する。コンタクトホール１５の径は、例えば０．２５μｍとし、ソース／ドレイン電極１２Ａに到達するまでとする。
【００２４】
そして、コンタクトホール１５を用いてソース／ドレイン電極１２Ａに電気的に接続される導電性プラグ１６を形成する。具体的には、コンタクトホール１５の内面に密着膜として、例えばＴｉ／ＴｉＮ膜をＴｉＣｌ４ガスを用いたＣＶＤ法によって形成する。さらに、密着膜上にＷ膜を成長させる。Ｗ膜は、例えば、ＷＦ６ガスとＳｉＨ４ガス、又はＷＦ６ガスとＨ２ガスを用いたＣＶＤ法によって形成する。Ｗ膜は、酸化膜１４上で例えば３００ｎｍに達する厚さとする。これにより、Ｗ膜でコンタクトホール１５の空隙が埋まる。この後、酸化膜１４の上面上に成長した余分なＷ膜及び密着膜をＣＭＰ法で除去する。これにより、各コンタクトホール１５に、導電性プラグ１６が１つずつ形成される。
【００２５】
次に、図１Ｂに示す断面構造を得るまでの工程について説明する。
酸化膜１４の上に、ライナー膜２１として、例えば、ＣやＮを含む酸化膜をプラズマＣＶＤ法により数十ｎｍの厚さに形成する。続いて、ライナー膜２１の上に、絶縁層間膜２２として、有機又は無機の低誘電率膜を１００ｎｍ〜３００ｎｍの厚さに形成する。絶縁層間膜２２は、例えば、スピン型塗布装置を用いてライナー膜２１上に均一に塗布した後、熱処理によって硬化させる。ライナー膜２１と絶縁層間膜２２との積層膜によって１層目の層間絶縁膜２０が形成される。
【００２６】
この後、層間絶縁膜２０上に、ハードマスクとなるシリコンカーバイト系の絶縁膜２３を数十ｎｍの厚さに形成する。さらに、絶縁膜２３の上に、フォトレジスト膜をスピンコート法によって５０ｎｍ〜５００ｎｍの厚さに形成する。続いて、レジスト膜をパターニングして配線溝に対応した開口を有するマスク２４を形成する。
【００２７】
次に、図１Ｃに示す断面構造を得るまでの工程について説明する。
さらに、マスク２４を用いて、絶縁膜２３をドライエッチングしてハードマスク２３Ａを形成する。さらに、層間絶縁膜２０、ライナー膜２１を順番にドライエッチングして配線溝２６を形成する。ドライエッチングは、例えば、ＣＦ４などＣＦ系のガス、ＮＨ３ガス、あるいはＮ２／Ｈ２ガスを添加した反応性プラズマエッチングが用いられる。配線溝２６は、下層の導電性プラグ１６が露出する深さまで形成される。配線溝２６を形成した後は、マスク２４を有機系の洗浄液で洗い流して除去しても良い。さらに、層間絶縁膜２０に吸着した水分を除去するために、例えば１５０℃〜３００℃で熱処理する。処理時間は、例えば、０．５分〜３分とする。その後、洗浄のために、Ａｒプラズマを用いてハードマスク２３Ａ及び配線溝２６を５ｎｍ〜１５ｎｍの範囲で物理的にエッチングする。又は、Ｈ２ガスを含む還元性ガスを導入しながら、１５０℃〜３５０℃で熱処理を０．５分〜３分実施しても良い。
【００２８】
次に、図１Ｄに示す断面構造を得るまでの工程について説明する。
最初に、配線溝２６の内面とハードマスク２３Ａを覆うようにバリアメタル膜２７を形成する。さらに、バリアメタル膜２７の上に不図示のシード層を形成する。バリアメタル膜２７とシード層は、例えば、同一の成膜装置に付属されたそれぞれの専用チャンバにおいてＰＶＤ法によって形成される。即ち、バリアメタル膜２７とシード層は、大気に暴露されることなく、真空下にて連続して形成される。バリアメタル膜２７には、タンタル系化合物やチタン系化合物が用いられ、配線溝２６及びハードマスク２３Ａ上に形成される。バリアメタル膜２７の厚さは、平坦部で３ｎｍ〜３０ｎｍとする。シード層は、例えば、銅や銅合金が用いられる。シード層の厚さは、平坦部において１０ｎｍ〜１００ｎｍとする。次に、電解めっき法によって配線溝２６内にＣｕからなる導電膜２８を充填する。導電膜２８は、ハードマスク２３Ａの上方にも形成される。
【００２９】
次に、図１Ｅに示すように、配線溝２６上の余分なＣｕや、パターニングされていない平坦部のＣｕ、バリアメタル膜２７、ハードマスク２３Ａを除去するために、ＣＭＰ（Chemical Mechanical Polishing）法により研磨する。ＣＭＰ法には、有機酸スラリー液を用いる。研磨後は、基板表面の残留物を除去するため、有機酸洗浄液を用いた表面洗浄を行う場合もある。これによって、層間絶縁膜２０に配線７１が埋め込まれた配線層７２が形成された半導体装置７３が形成される。半導体装置７３は、２層以上の配線層を有しても良い。この場合には、図１Ｂから図１Ｅに示す工程を繰り返す。
【００３０】
ここで、図１Ｄを用いて説明した電解めっき工程の詳細について、以下に説明する。
図２に示すように、電解めっきに使用するめっき装置３１は、上部に給電機構を備える回転ユニット３２を有し、下部にめっき槽３３が配置されている。回転ユニット３２は、回転軸３４の下端に基板ホルダ３５が取り付けられている。基板ホルダ３５の下面には、クランプ３６が複数配置されており、シリコン基板１を下向き、即ち配線溝２６の開口が下側に配置されるように、保持される。回転ユニット３２は、回転コントローラ３７によって制御される。
【００３１】
めっき槽３３内には、アノード電極３８が、シリコン基板１と対向する位置に配置される。アノード電極３８には、例えば、純銅又は含リン銅Ｉ（０ａｔ％〜数ａｔ％）が用いられる。アノード電極３８とカソード電極（シリコン基板１）間には、シリコン基板１にめっき液が均一に接触するよう拡散板３９が設置される。アノード電極３８及び拡散板３
９は、めっき液内に浸漬されている。めっき槽３３は、配管４１を介してめっきタンク４２が接続されており、めっき液はめっき槽３３とめっきタンク４２の間で、循環ポンプ４３によって５ｌ／分〜４０ｌ／分の速度で循環させられる。めっきタンク４２には、めっき液中に添加剤を供給する添加剤供給機４４が設けられており、めっき液中の添加剤濃度を調整可能になっている。めっき液には、抑制剤と促進剤が添加された硫酸銅水溶液を用いる。抑制剤には、比較的分子量の大きい（Ｍ．Ｗ．＝１０００〜５０００）鎖状構造の有機高分子、例えば、ポリエチレングリコールやポリプロピレングリコールなどが用いられる。また、促進剤には、比較的分子量の小さく（Ｍ．Ｗ．＝１００〜５００）、かつＣｕと親和力が高い元素（例えばＳ：硫黄）を含む有機あるいは無機化合物が用いられる。
【００３２】
さらに、めっき装置３１には、外部電源４５が設けられており、めっき槽３３内のアノード電極３８と、回転ユニット３２のクランプ３６との間に電力を印加可能になっている。Ｃｕの成長に必要な電流は、クランプ３６を介してシリコン基板１に供給される。回転ユニット３２に装着されたシリコン基板１はカソード電極に相当し、電解析出により表面がＣｕで被覆される。めっき槽３３内へのめっき液及び添加剤の供給は、めっき槽３３下部から行われ、めっき槽３３上方へ流れた後、めっき槽３３の側部のドレイン３３Ａを通って排出される。
【００３３】
さらに、図３に電解めっき工程のシーケンスを示す。横軸は時間の経過を示す。縦軸は上から、基板浸漬率、めっき液とシリコン基板の相対速度、めっき膜成長量を示す。最初の第１のステップＳ１では、回転ユニット３２にシリコン基板１を装着する。この段階では、基板浸漬率、相対速度、めっき膜成長量は、共にゼロである。
【００３４】
続く第２のステップＳ２では、シリコン基板１をめっき液に浸漬させる。このとき、基板浸漬率は、徐々に増加する。シリコン基板１は、めっき面、即ち配線溝２６が開口する面を下側にして回転ユニット３２に装着される。回転ユニット３２は、シリコン基板１を回転させながらめっき槽３３に近接する方向へ移動し、シリコン基板１をめっき液へ浸漬させる。この回転によりシリコン基板１とめっき液の相対速度が生じる。相対速度は、１００ｍ／分以上の第１の速度Ｖ１に保持される。相対速度の詳細は、後に説明する。めっき膜成長量は、ゼロである。基板浸漬率が１００％になった後も相対速度は、１００ｍ／分以上で保持され、この後、第３のステップＳ３であるボトムアップ成長段階に移行する。
【００３５】
第３のステップＳ３以降では、基板浸漬率はめっき成長が終了するまで、１００％に維持される。基板とめっき液の相対速度は、３０ｍ／分以下の第２の速度Ｖ２に維持される。相対速度の詳細は、後に説明する。シリコン基板１に対する通電によって、めっき膜の成長が開始される。続くステップＳ４で配線溝２６に導電膜２８が埋め込まれる。配線溝２６への導電膜２８の埋め込みが終了したら、第４のステップＳ５に移行する。
【００３６】
第４のステップＳ５では、平坦部を含めたシリコン基板１の上方の全面に導電膜２８を均一に成長させる。めっき液４０を攪拌する観点から、相対速度を増加させる。しかしながら、相対速度は、第４のステップＳ４から変化させなくても良い。
【００３７】
ここで、電解めっき工程におけるシリコン基板１とめっき液の相対速度（第１の速度Ｖ１）の詳細について説明する。
ステップＳ２でシリコン基板１をめっき液に浸漬させるときは、シリコン基板１とめっき液の相対速度が１００ｍ／分以上になるように制御する。シリコン基板１を回転運動させるので基板面内で相対速度に差が生じることになるが、シード溶解が起き易い箇所における相対速度が１００ｍ／分以上になるようにする。シード溶解が起き易い箇所とは、シリコン基板１の外周部付近であり、ＰＶＤ法によるシード層の成膜時にシャドウ効果が発
生し易い場所である。
【００３８】
図４Ａにシャドウ効果が現われた箇所の一部拡大図を示す。図４Ａでは、シリコン基板１が下向きにめっき装置３１の回転ユニット３２に保持されている状態における一部拡大図である。下向きに配置されたシリコン基板１には、配線溝２６とハードマスク２３Ａを覆うようにバリアメタル膜２７が形成されている。バリアメタル膜２７の表面に形成されたシード層２８Ａは、配線溝２６の奥部分がシャドウ効果によって相対的に薄くなっている。
【００３９】
シード溶解の多くは、図４Ｂに示すようにシリコン基板１をめっき液へ浸漬するタイミングで起こると考えられる。めっき添加剤である抑制剤が、シード溶解を抑制する効果を有することを検証するために、配線溝２６が形成されたシリコン基板１にバリアメタル膜２７とシード層２８ＡをＰＶＤ法にて形成し、抑制剤を０ｍｌ／ｌ(無添加)しためっき液と、抑制剤を０．１ｍｌ／ｌ添加しためっき液とに、それぞれ数秒間、シリコン基板１を浸漬させた。
【００４０】
図５に示すように、抑制剤が無添加の場合の側壁のシード溶解の面積に比べて、抑制剤を０．１ｍｌ／ｌ添加しためっき液では、配線溝２６の側壁のシード溶解の面積が大幅に減少した。これは、抑制剤がシード層２８Ａの表面を被覆し、シード層２８Ａが保護されたためであると考えられる。
【００４１】
図６に概念図を示すように、シリコン基板１の表面とめっき液４０との界面には、拡散層５１と呼ばれるミクロな領域が形成されると考えられる。シリコン基板１の表面から離れた領域は、流動層５２になっている。めっき液４０中の添加剤分子５３は、液循環によりシリコン基板１の近傍に運ばれ、拡散層５１を通って基板表面に到着（吸着）する。一般には、拡散層５１内は限りなく静止系と見なされる。また、抑制剤分子５３は分子量が比較的大きく、拡散層５１中の移動速度は遅いと予想される。したがって、抑制剤分子５３が基板表面に吸着する速度は、抑制剤分子５３が拡散層５１を通過する過程に律速されると考えられる。
【００４２】
ここで、流動液体と固体界面に発生する拡散層５１の厚さは、液体の流動速度に依存して変化し、流動速度が増すほど拡散層５１の厚さは減少する。例として、溶液中に浸した回転電極の表面に発生する拡散層５１の厚さは、Y. G. Levich（Physicochemical Hydrodynamics, Prentice-Hall, Englewood Cliffs, N.J., 1962)によると、拡散層厚さ： δ=１．６１×Ｄ１／３ν１／６ω−１／２となる。ここで、Ｄ：拡散係数（ｄｍ２／ｓ）、ν：動粘度 （ｄｍ２／ｓ）、ω：角速度 （ｓ−１）又は２πＮ／６０(Ｎは回転数；ｒｐｍ)であり、この式中の角速度が流動速度に相当する。
【００４３】
この実施の形態では、流動速度はシリコン基板１とめっき液４０の相対速度に相当する。つまり、シリコン基板１とめっき液４０の相対速度を増大させて拡散層５１の厚さを減らせば、シリコン基板１への抑制剤分子５３の吸着速度が大きくなる。
【００４４】
ここで、シリコン基板１とめっき液４０の相対速度と、シード溶解の関係を調べた結果を図７に示す。めっき液４０には、抑制剤が１ｍｌ／ｌ添加し、相対速度は１４ｍ／分と、１２０ｍ／分とした。図７からは、相対速度が１４ｍ／分に比べて、相対速度が１２０ｍ／分ではシード溶解が軽減されていることがわかる。これは、相対速度が大きい方が、抑制剤の吸着速度が増加するためである。さらに、相対速度を変化させながら電解めっきをした結果、シリコン基板１とめっき液の相対速度が１００ｍ／分以上であれば、配線溝２６に導電膜２８を空隙なく形成できることがわかった。ここで、相対速度は、シード溶解が起き易い箇所、即ちシリコン基板１の外周部分におけるシリコン基板１とめっき液の
相対速度とする。
【００４５】
シリコン基板１の回転速度は、めっき装置３１の回転コントローラ３７によって制御されている。また、めっき液の移動速度は、循環ポンプ４３の性能などによって決まり、ほぼ一定の値にできる。したがって、シリコン基板１とめっき液の相対速度は、めっき装置３１によって簡単に制御できる。
【００４６】
次に、図３のステップＳ３におけるシリコン基板１とめっき液の相対速度（第２の速度Ｖ２）について説明する。
ステップＳ３では、図４Ｃに示すように、シリコン基板１をめっき液４０に浸漬させた後、シリコン基板１に電流を流してめっき成膜を行う。この際、シリコン基板１とめっき液４０の相対速度が３０ｍ／分以下になるように、回転速度を回転コントローラ３７で制御する。ここでは、シード溶解が起き易い箇所、即ちシリコン基板１の外周部分におけるシリコン基板１とめっき液の相対速度が３０ｍ／分以下になるようにする。配線溝２６に導電膜２８が充填される過程では、添加剤の効果によりボトムアップ成長が支配的に進行する。
【００４７】
ここで、ボトムアップ成長中にシード溶解が発生するケースもある。例えば、配線溝２６の開口部分では、配線溝２６の側壁に沿って空孔が発生することがある。これは、シード溶解に起因して発生すると考えられる。添加剤が比較的に吸着し易い配線溝２６の開口付近に空孔が発生し易いことから、一度吸着した抑制剤が、電気分解などの作用によりシード層２８Ａの表面から脱離する機構が考えられる。したがって、ボトムアップ成長は、抑制剤が配線溝２６の側壁のシード層２８Ａから脱離する前に完了させる必要がある。
【００４８】
ボトムアップ成長速度を増加させるには、配線溝２６の底部２６Ａにおける促進剤の吸着濃度（吸着速度）を増すか、あるいは抑制剤の吸着濃度を減少させれば良い。ここで、比較的分子量の小さい促進剤は、シリコン基板１への吸着速度が早く、拡散層５１を通過する時間が短い。さらに、促進剤の吸着速度を増すのは困難である。一方、抑制剤の吸着速度は、拡散層５１の厚さに依存するため、拡散層５１を厚くすることで吸着速度を減少できる。
【００４９】
抑制剤の吸着程度は、ボトムアップ成長速度と配線溝２６以外の平坦領域におけるめっき成長速度の比較から把握可能であり、配線溝２６の内外に抑制剤が十分吸着した状態では、ボトムアップ成長速度と平坦領域でのめっき成長速度は等しくなる。一方、抑制剤の供給が十分でなく、配線溝２６の内部の抑制剤の吸着が乏しい場合は、ボトムアップ成長速度と平坦領域でのめっき成長速度の差は大きくなる。
【００５０】
図８にめっき液４０とシリコン基板１の相対速度とめっき成長速度の関係を示す。横軸は相対速度を示し、縦軸はめっき成長速度を示す。ラインＬ１はボトムアップ成長速度を示し、ラインＬ２は平坦部のめっき成長速度を示す。ボトムアップ成長速度は、幅７０ｎｍの配線溝２６を用いて算出し、めっき液４０中には１ｍｌ／ｌの抑制剤を添加した。相対速度が３０ｍ／分以下では、ボトムアップ成長速度と平坦領域でのめっき成長速度の差が大きい。この領域では、配線溝２６の内部の抑制剤の吸着が少ないためである。一方、相対速度が１００ｍ／分以上ではボトムアップ成長速度と平坦部でのめっき成長速度がほぼ等しくなる。この領域では、配線溝２６の内部の抑制剤吸着が十分進んでおり、吸着速度が速いことを示唆する。
【００５１】
従って、図４Ｄに示すように、ボトムアップ成長によって配線溝２６に導電膜２８が充填されるまでは、ボトムアップ成長速度が平坦部に比べて顕著になる相対速度で導電膜２８を成長させる。この後、図４Ｅに示すように、ハードマスク２３Ａの上に２００ｎｍ〜
３０００ｎｍの厚さに導電膜２８を成膜する。これは、後のＣＭＰ工程において研磨マージンを確保するためである。図４Ｃから図４Ｅにおける導電膜２８の成長は、例えば、電流密度７〜３０Ａ／ｃｍ２にて行われる。めっき成膜後は、導電膜２８の残留応力を緩和するため、１００℃〜３５０℃で１分〜１０分間熱処理を行っても良い。
【００５２】
以上、説明したように、この実施の形態では、シリコン基板１をめっき液に浸漬させるときには、シリコン基板１とめっき液の相対速度を１００ｍ／分以上にした。これによって、シード層２８Ａの表面に対する抑制剤の吸着が促進され、シード溶解が低減される。これによって、配線溝２６内の空隙発生を抑制できる。また、シリコン基板１をめっき液に浸漬させた後、導電膜２８を成長させるときには、シリコン基板１とめっき液の相対速度を３０ｍ／分以下にしたので、配線溝２６内の抑制剤の吸着が少なくなって、ボトムアップ成長が促進される。これによって、シード溶解が進行するよりも速やかに配線溝２６内の導電膜２８を埋め込むことができる。これによって、配線溝２６の空隙発生を抑制できる。
【００５３】
ここで、ステップＳ３のボトムアップ成長中にシード溶解が発生しない場合には、ステップＳ２のシリコン基板１の浸漬時のみ相対速度を制御しても良い。また、ステップＳ３のシリコン基板１の浸漬時のシード溶解を考慮する必要がない場合には、ステップＳ３のボトムアップ成長時のみ相対速度を制御しても良い。
【００５４】
（第２の実施の形態）
第２の実施の形態について図面を参照して説明する。第１の実施の形態と同じ構成要素には同一の符号を付している。また、第１の実施の形態と重複する説明は省略する。
この実施の形態では、シード溶解を防止するために、バイアス電圧を印加しながらシリコン基板１をめっき液に浸漬することを特徴とする。
【００５５】
図９に電解めっき工程のシーケンスを示す。横軸は時間の経過を示す。縦軸は上から、基板浸漬率、めっき液とシリコン基板の相対速度、バイアス電圧、めっき膜成長量を示す。第１のステップＳ１では、回転ユニット３２にシリコン基板１を装着する。この段階では、基板浸漬率、相対速度、バイアス電圧、めっき膜成長量は、共にゼロである。
【００５６】
続く第２のステップＳ２では、シリコン基板１をめっき液４０に浸漬させる。このとき、基板浸漬率は、徐々に増加する。相対速度は、１００ｍ／分以上の第１の速度Ｖ１に保持される。バイアス電圧は、めっき成長の際の電圧以下の値であって、シリコン基板１とアノード電極３８の間に導電膜２８を析出させない程度に調整された電圧を印加する。バイアス電圧の大きさは、導電膜２８の成長時より小さい値であって、シリコン基板１の大きさやパターン、めっき装置３１によって異なる値が用いられる。この段階でのめっき膜成長量は、ゼロである。基板浸漬率が１００％になった後も相対速度は、１００ｍ／分以上で保持され、この後、第３のステップＳ３であるボトムアップ成長段階に移行する。
【００５７】
第３のステップＳ３以降では、基板浸漬率はめっき成長が終了するまで、１００％に維持される。相対速度は、３０ｍ／分以下の第２の速度Ｖ２に維持される。バイアス電圧は、ゼロに設定され、代わりに所定の電流がシリコン基板１に供給される。これによって、めっき膜の成長が開始される。続くステップＳ４で配線溝２６に導電膜２８が埋め込まれる。
【００５８】
第４のステップＳ５では、平坦部を含めたシリコン基板１の上方の全面に導電膜２８を均一に成長させる。めっき液４０を攪拌する観点から、相対速度を増加させる。しかしながら、相対速度は、第４のステップＳ４から変化させなくても良い。
【００５９】
この後、余分な導電膜２８をＣＭＰ法によって研磨すると、図１Ｅに示すような半導体装置７３が形成される。この実施の形態では、シリコン基板１をめっき液に浸漬させるときにバイアス電圧を印加することで、シード溶解がさらに抑制される。これによって、配線溝２６の空隙発生をさらに抑制できる。その他の効果は第１の実施の形態と同様である。
【００６０】
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈するものであり、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができる。
【符号の説明】
【００６１】
１  シリコン基板
２０  層間絶縁膜
２６  配線溝（パターン）
２８  導電膜
２８Ａ  シード層
４０  めっき液
Ｖ１  第１の速度
Ｖ２  第２の速度
【図１Ａ】
0005765063.tif 000002
【図１Ｂ】
0005765063.tif 000003
【図１Ｃ】
0005765063.tif 000004
【図１Ｄ】
0005765063.tif 000005
【図１Ｅ】
0005765063.tif 000006
【図２】
0005765063.tif 000007
【図３】
0005765063.tif 000008
【図４Ａ】
0005765063.tif 000009
【図４Ｂ】
0005765063.tif 000010
【図４Ｃ】
0005765063.tif 000011
【図４Ｄ】
0005765063.tif 000012
【図４Ｅ】
0005765063.tif 000013
【図５】
0005765063.tif 000014
【図６】
0005765063.tif 000015
【図７】
0005765063.tif 000016
【図８】
0005765063.tif 000017
【図９】
0005765063.tif 000018