(57)【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられた前記基板と異なる材料からなる表面層と、
前記表面層上に設けられた電極パッドと、を備え、
前記基板及び前記表面層から前記電極パッドに到達し貫通されたビアホールが形成され、
前記ビアホール内には、前記電極パッドと電気的に接続された金属層が設けられ、
前記ビアホールの開口部の周囲には、前記ビアホールを囲むように前記表面層に溝が形成され、
前記電極パッドおよび前記金属層の熱膨張係数は、前記基板および前記表面層の熱膨張係数より大きく、
温度上昇されることを特徴とする半導体装置。
【請求項２】
前記溝は、前記表面層を貫通していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記基板はＳｉＣ基板を含み、前記表面層は窒化物半導体層を含むことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記基板はＧａＡｓ基板を含み、前記表面層は絶縁層を含むことを特徴とする請求項１または２に記載の半導体装置。
【請求項５】
前記溝は、前記電極パッドが設けられた領域の内側に形成されていることを特徴とする請求項１〜４のいずれかに記載の半導体装置。
【請求項６】
前記溝は、前記電極パッドが設けられた領域の外側に形成されていることを特徴とする請求項１〜４のいずれかに記載の半導体装置。
【請求項７】
前記表面層上に設けられたソース電極と、
前記表面層上に設けられ、前記ソース電極と前記電極パッドとを接続する引き出し配線部と、を備えることを特徴とする請求項１〜６のいずれかに記載の半導体装置。
【請求項８】
前記引き出し配線部は、前記溝上に設けられたエアブリッジを含むことを特徴とする請求項７に記載の半導体装置。
【請求項９】
基板上に設けられた前記基板と異なる材料の表面層におけるビアホール形成領域を囲むように、前記表面層に溝を形成する工程と、
前記表面層における前記ビアホール形成領域上に電極パッドを形成する工程と、
前記電極パッドに貫通するまで前記基板及び前記表面層を貫通し、前記ビアホール形成領域に開口するビアホールを形成する工程と、
前記ビアホール内に、前記電極パッドと電気的に接続される金属層を形成する工程と、
前記溝を形成する工程、前記電極パッドを形成する工程、および前記金属層を形成する工程の後に、前記基板の温度を上昇させる工程と、を有し、
前記電極パッドおよび前記金属層の熱膨張係数は、前記基板および前記表面層の熱膨張係数より大きいことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
基板上に表面層（例えば、半導体層または絶縁層）が形成され、基板及び表面層を貫通するビアホールが形成された半導体装置が知られている。表面層上におけるビアホールの開口部には電極パッドが形成され、基板の裏面及びビアホール内には金属層が形成されている。電極パッド及び金属層はビアホールの開口部付近において接触し、互いに電気的に接続されている。（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−３２２８１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記の電極パッド及び金属層は、熱膨張係数が大きく伸縮しやすいが、基板及び表面層は熱膨張係数が小さく伸縮しにくい。このため、電極パッド及び金属層の伸縮により発生した応力が基板及び表面層に伝達し、表面層の剥離や破壊が生じてしまう場合があった。
【０００５】
本発明は上記課題に鑑みなされたものであり、基板及び表面層にビアホールが形成された半導体装置において、表面層の剥離及び破壊を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本半導体装置は、基板と、前記基板上に設けられた前記基板と異なる材料からなる表面層と、前記基板及び前記表面層から前記電極パッドに到達し貫通された電極パッドと、を備え、前記基板及び前記表面層にはビアホールが形成され、前記ビアホール内には、前記電極パッドと電気的に接続された金属層が設けられ、前記ビアホールの開口部の周囲には、前記ビアホールを囲むように前記表面層に溝が形成され、前記電極パッドおよび前記金属層の熱膨張係数は、前記基板および前記表面層の熱膨張係数より大きく、温度上昇される。
【０００７】
上記構成において、前記溝は、前記表面層を貫通している構成とすることができる。
【０００８】
上記構成において、前記基板はＳｉＣ基板を含み、前記表面層は窒化物半導体層を含む構成とすることができる。
【０００９】
上記構成において、前記基板はＧａＡｓ基板を含み、前記表面層は絶縁層を含む構成とすることができる。
【００１０】
上記構成において、前記溝は、前記電極パッドが設けられた領域の内側に形成されている構成とすることができる。
【００１１】
上記構成において、前記溝は、前記電極パッドが設けられた領域の外側に形成されている構成とすることができる。
【００１２】
上記構成において、前記表面層上に設けられたソース電極と、前記表面層上に設けられ、前記ソース電極と前記電極パッドとを接続する引き出し配線部と、を備える構成とすることができる。
【００１３】
上記構成において、前記引き出し配線部は、前記溝上に設けられたエアブリッジを含む構成とすることができる。
【００１４】
本半導体装置の製造方法は、基板上に設けられた前記基板と異なる材料の表面層におけるビアホール形成領域を囲むように、前記表面層に溝を形成する工程と、前記表面層における前記ビアホール形成領域上に電極パッドを形成する工程と、前記電極パッドに貫通するまで前記基板及び前記表面層を貫通し、前記ビアホール形成領域に開口するビアホールを形成する工程と、前記ビアホール内に、前記電極パッドと電気的に接続される金属層を形成する工程と、前記溝を形成する工程、前記電極パッドを形成する工程、および前記金属層を形成する工程の後に、前記基板の温度を上昇させる工程と、を有し、前記電極パッドおよび前記金属層の熱膨張係数は、前記基板および前記表面層の熱膨張係数より大きい。
【発明の効果】
【００１５】
本発明によれば、基板及び表面層にビアホールが形成された半導体装置において、表面層の剥離及び破壊を抑制することができる。
【図面の簡単な説明】
【００１６】
【図１】図１は、比較例に係る半導体装置の構成を示す図である。
【図２】図２は、実施例１に係る半導体装置の製造方法を示す図である。
【図３】図３は、実施例１に係る半導体装置の構成を示す図である。
【図４】図４は、半導体装置に作用する力を説明するための図である。
【図５】図５は、実施例１の変形例に係る半導体装置の構成を示す図である。
【図６】図６は、実施例２に係る半導体装置の製造方法を示す図である。
【図７】図７は、実施例２に係る半導体装置の構成を示す図である。
【図８】図８は、実施例２の変形例に係る半導体装置の構成を示す図である。
【発明を実施するための形態】
【００１７】
（比較例）
最初に、比較例に係る半導体装置について説明する。
【００１８】
図１は、比較例に係る半導体装置の断面模式図である。基板１０の上面に表面層２０が形成され、基板１０及び表面層２０を貫通するビアホール３０が形成されている。表面層２０上におけるビアホール３０の開口部には、電極パッド５０が形成されている。基板１０の下面及びビアホール３０の内部はメタライズされ、金属層３２が形成されている。電極パッド５０及び金属層３２は、基板１０の上側におけるビアホール３０の開口部付近において接触し、互いに電気的に接続されている。以下の説明では、基板１０の２つの主面のうち、表面層２０が形成された側の主面を上面、反対側の主面を下面と称する。
【００１９】
ここで、電極パッド５０及び金属層３２は、それぞれ熱膨張係数が大きく伸縮しやすい材料により形成されている。一方、基板１０及び表面層２０は、それぞれ熱膨張係数が小さく伸縮しにくい材料により形成されている。このため、温度変化に伴い電極パッド５０及び金属層３２の内部に応力が発生し、その力が基板１０及び表面層２０に伝達されることで、表面層２０の剥離や破壊が生じる場合がある。詳細には、ビアホール３０の内部における基板１０と表面層２０との境界部（Ａ）において剥離が生じやすくなっており、電極パッド５０の外周端付近の表面層２０（Ｂ）において破壊が生じやすくなっている。
【実施例１】
【００２０】
図２（ａ）〜（ｅ）は、実施例１に係る半導体装置の製造方法を示す図である。図２（ａ）に示すように、基板１０の上面に表面層２０が形成されている。基板１０には、例えばＳｉＣを材料とする基板を用いることができる。表面層２０は、例えば窒化物半導体層を含み、例えば、ＡｌＮを材料とする３００ｎｍのバッファ層、ｉ−ＧａＮを材料とする１μｍのチャネル層（電子走行層）、ｎ−ＡｌＧａＮを材料とする２０ｎｍの電子供給層、及びｎ−ＧａＮを材料とする５ｎｍのキャップ層が順に積層された構成を有する。窒化物半導体層には、ＧａＮ、ＡｌＮ、ＩｎＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ等を用いることができる。
【００２１】
最初に、図２（ｂ）に示すように、表面層２０の一部をエッチングすることにより基板１０を露出させ、溝２２を形成する。溝２２は、表面層２０におけるビアホールの形成予定領域２６を囲むように形成する。次に、図２（ｃ）に示すように、表面層２０上にゲート電極４０、ソース電極４２、及びドレイン電極４４を形成する。電極材料には、例えばＴｉ及びＡｌの積層体や、Ｔａ及びＡｌの積層体を用いることができる。続いて、電極及び表面層２０を覆うように絶縁層２４を形成し、エッチングによりソース電極４２、ドレイン電極４４、及びビアホール形成領域２６の表面を露出させる。絶縁層２４としては、例えばＳｉＮ絶縁膜を用いることができる。
【００２２】
次に、図２（ｄ）に示すように、ドレイン電極４４上と、ソース電極４２からビアホール形成領域２６に至る領域上に金属層を形成する。金属層は、例えばＡｕめっきにより形成することができる。ビアホール形成領域２６上に形成された金属層は電極パッド５０となる。ドレイン電極４４上には金属層５２が、ソース電極４２上には金属層５４がそれぞれ形成される。ソース電極４２と電極パッド５０との間の絶縁層２４上に形成された金属層は、ソース電極４２と電極パッド５０とを電気的に接続する引き出し配線部５６となる。
【００２３】
次に、図２（ｅ）に示すように、電極パッド５０の下部を基板１０の下面からエッチングすることにより、ビアホール３０を形成する。ビアホール３０の形成は、例えばフッ素系のガスを用いた誘導結合プラズマ（ＩＣＰ：Inductively Coupled Plasma）方式のドライエッチングにより行うことができる。続いて、基板１０の下面及びビアホール３０の内部にメタライズを施し、金属層３２を形成する。金属層３２の形成は、最初に例えばＮｉを含むシード層３４を形成し、シード層３４上に例えばＡｕを含むめっき層３６を形成することにより行うことができる。以上の工程により、実施例１に係る半導体装置が完成する。
【００２４】
図３（ａ）は実施例１に係る半導体装置の断面模式図であり、図３（ｂ）は平面模式図である。基板１０上に表面層２０が設けられ、表面層２０上にゲート電極４０、ソース電極４２、ドレイン電極４４、及び電極パッド５０が設けられている。基板１０及び表面層２０を貫通するビアホール３０が形成され、ビアホール３０の内部には電極パッド５０と電気的に接続された金属層３２が設けられている。また、表面層２０におけるビアホール３０の開口部の周囲には、ビアホール３０を囲むように溝２２が形成されている。図３（ｂ）において、溝２２及びビアホール３０を点線で示す。図３（ｂ）に示すように、電極パッド５０の外周端は溝２２の内側に位置する。すなわち、溝２２は電極パッド５０が設けられた領域の外側に形成されている。
【００２５】
図４は、実施例１に係る半導体装置における、力の働きを説明するための図である。比較例と同様に、電極パッド５０及び金属層３２は熱により伸縮しやすく、基板１０及び表面層２０は熱により伸縮しにくい。半導体装置の温度が上昇すると、ビアホール３０内の金属層３２が膨張し、矢印ａの方向（基板１０の表面に平行な方向）及び矢印ｂの方向（基板１０の表面に垂直な方向）の力を合計した力が、基板１０と表面層２０との境界部であるＡ点に対して加わる。また、半導体装置の温度が上昇すると、電極パッド５０が膨張し、矢印ａの方向及び矢印ｃの方向（基板１０の表面に平行な方向）の力を合計した力が、電極パッド５０の外周端付近の表面層２０（Ｂ点）に対して加わる。
【００２６】
ここで、表面層２０に溝２２が形成されていることにより、基板１０の表面に沿った方向の力（図の矢印ａ及びｃ）は、表面層２０の端部（Ｂ点）において開放される。これにより、図中のＡ点及びＢ点に対し加わる力が緩和さされるため、Ａ点における表面層２０の剥離及びＢ点における表面層２０の破壊を抑制することができる。以上のように、実施例１に係る半導体装置によれば、基板１０及び表面層２０にビアホール３０が形成された半導体装置において、表面層２０の剥離及び破壊を抑制することができる。
【００２７】
図５は、実施例１の変形例に係る半導体装置の構成を示す図である。実施例１（図３（ａ））と異なり、引き出し配線部５６が溝２２と交差する領域に、エアブリッジ５８が形成されている。エアブリッジ５８により、引き出し配線部５６は溝２２において基板１０から浮いた構成となっている。その他の構成は実施例１と同様であり、詳細な説明を省略する。本構成においても、実施例１と同様に表面層２０の剥離及び破壊を抑制することができる。
【実施例２】
【００２８】
実施例２は、溝を電極パッドの内側に形成した例である。
【００２９】
図６（ａ）〜（ｅ）は、実施例２に係る半導体装置の製造方法を示す図である。実施例１と共通する部分については、詳細な説明を省略する。図６（ａ）に示すように、基板１０の上面に表面層２０が形成されている。
【００３０】
最初に、図６（ｂ）に示すように、表面層２０の一部をエッチングすることにより基板１０を露出させ、ビアホールの形成予定領域２６を囲むように溝２２を形成する。次に、図６（ｃ）に示すように、表面層２０上にゲート電極４０、ソース電極４２、及びドレイン電極４４を形成する。続いて、電極及び表面層２０を覆うように絶縁層２４を形成し、その一部をエッチングにより除去する。ここで、実施例１と異なり、絶縁層２４のエッチング工程では、ソース電極４２、ドレイン電極４４、及びビアホール３０形成予定領域２６の表面を露出させると共に、溝２２及びその周辺の表面層２０も露出させるようにする。
【００３１】
次に、図６（ｄ）に示すように、電極パッド５０、金属層５２、金属層５４、及び引き出し配線部５６を形成する。次に、次に、図２（ｅ）に示すように、電極パッド５０の下部を基板１０の下面からエッチングすることにより、ビアホール３０を形成すると共に、基板１０の下面及びビアホール３０の内部にメタライズを施し、金属層３２を形成する。以上の行程により、実施例２に係る半導体装置が完成する。
【００３２】
図７（ａ）は実施例２に係る半導体装置の断面模式図であり、図７（ｂ）は平面模式図である。実施例１（図３（ａ）〜（ｂ））と異なり、電極パッド５０の外周端が溝２２の外側に位置する。すなわち、溝２２は電極パッド５０が設けられた領域の内側に形成されている。その他の構成は実施例１と同様であり、詳細な説明を省略する。
【００３３】
実施例２に係る半導体装置によれば、実施例１と同様に、表面層２０に形成された溝２２により金属層３２及び電極パッド５０の伸縮に伴う応力を緩和し、表面層２０の剥離及び破壊を抑制することができる。
【００３４】
図８は、実施例２の変形例に係る半導体装置の構成を示す図である。実施例２（７（ａ））と異なり、引き出し配線部５６にエアブリッジ５８が形成され、その部分が絶縁層２４から浮いた構成となっている。その他の構成は実施例１と同様であり、詳細な説明を省略する。本構成においても、実施例２と同様に表面層２０の剥離及び破壊を抑制することができる。
【００３５】
実施例１〜２では、基板１０をＳｉＣ基板とし、表面層２０を窒化物半導体層とする例について説明したが、本発明は上記構成に限定されるものではない。例えば、基板１０にＳｉ基板やＧａＡｓ基板を用いてもよいし、表面層２０に窒化物半導体層以外の半導体層や絶縁層を用いてもよい。
【００３６】
例えば、基板１０にＧａＡｓ基板を用いる場合、表面層としてＧａＡｓ基板上に形成される絶縁層（例えば、窒化シリコン（ＳｉＮ）絶縁膜）とＧａＡｓ基板との間において剥離が生じやすい。本発明は、このような構成に対しても特に好適である。
【００３７】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００３８】
１０      基板
２０      表面層
２２      溝
２４      絶縁層
３０      ビアホール
３２      金属層
４０      ゲート電極
４２      ソース電極
４４      ドレイン電極
５０      電極パッド
５６      引き出し配線部
５８      エアブリッジ
【図１】
0005700502.tif 000002
【図２】
0005700502.tif 000003
【図３】
0005700502.tif 000004
【図４】
0005700502.tif 000005
【図５】
0005700502.tif 000006
【図６】
0005700502.tif 000007
【図７】
0005700502.tif 000008
【図８】
0005700502.tif 000009