(57)【特許請求の範囲】
【請求項１】
光電変換部と、前記光電変換部に蓄積された電荷を保持する電荷保持部と、前記電荷保持部の電荷を電圧に変換する電荷電圧変換部と、前記光電変換部から前記電荷保持部に電荷を転送する第１の転送手段と、前記電荷保持部から前記電荷電圧変換部に電荷を転送する第２の転送手段と、前記電荷電圧変換部の電荷をリセットするリセット手段とを少なくとも備える複数の単位画素と、
前記単位画素の駆動を制御する駆動制御手段と
を備え、
前記駆動制御手段は、
前記第１の転送手段のオン時に、前記電荷保持部と前記電荷電圧変換部との境界のポテンシャルバリアのポテンシャルが、前記電荷保持部から溢れた電荷が前記電荷電圧変換部に転送されるような、前記光電変換部の受光部の空乏状態のポテンシャルより低い第１のポテンシャルとなる第１の転送電圧を、前記第２の転送手段に印加し、
前記第１の転送手段をオフする前に、前記電荷保持部と前記電荷電圧変換部との境界のポテンシャルバリアのポテンシャルが、前記光電変換部の受光部の空乏状態のポテンシャルより高く、前記電荷保持部周囲のポテンシャルバリアより低い第２のポテンシャルとなる第２の転送電圧を、前記第２の転送手段に印加する
固体撮像素子。
【請求項２】
前記駆動制御手段は、前記第１の転送手段をオフする前に、前記第２の転送手段を前記第１の転送電圧からオフする
請求項１に記載の固体撮像素子。
【請求項３】
前記駆動制御手段は、前記第２の転送手段を前記第２の転送電圧からオフする前に、前記第１の転送手段をオフする
請求項２に記載の固体撮像素子。
【請求項４】
前記駆動制御手段は、前記第１および第２の転送手段がオフ時に、前記第１および第２の転送手段に負電圧を印加する
請求項１乃至３のいずれかに記載の固体撮像素子。
【請求項５】
前記電荷電圧変換部の電荷に対応する電圧を読み出す読み出し手段をさらに備え、
前記駆動制御手段は、
前記電荷電圧変換部の電荷に対応する第１の信号レベルとしての電圧の読み出しと、
前記リセット手段によりリセットされた前記電荷電圧変換部の電荷に対応するリセットレベルとしての電圧の読み出しと、
リセット後に、前記第２の転送手段により前記電荷保持部から前記電荷電圧変換部に転送された電荷に対応する第２の信号レベルとしての電圧の読み出しと
を前記読み出し手段が行うように、前記単位画素の駆動を制御する
請求項４に記載の固体撮像素子。
【請求項６】
前記読み出し手段により読み出された、前記第１の信号レベルと前記リセットレベルとの第１の差分、および、前記第２の信号レベルと前記リセットレベルとの第２の差分を算出し、前記第１の差分と前記第２の差分とを加算する算出手段をさらに備える
請求項５に記載の固体撮像素子。
【請求項７】
前記算出手段は、前記第２の信号レベルが所定レベルより大きい場合、前記第１の差分と前記第２の差分とを加算する
請求項６に記載の固体撮像素子。
【請求項８】
光電変換部と、前記光電変換部に蓄積された電荷を保持する電荷保持部と、前記電荷保持部の電荷を電圧に変換する電荷電圧変換部と、前記光電変換部から前記電荷保持部に電荷を転送する第１の転送手段と、前記電荷保持部から前記電荷電圧変換部に電荷を転送する第２の転送手段と、前記電荷電圧変換部の電荷をリセットするリセット手段とを少なくとも備える複数の単位画素と、
前記単位画素の駆動を制御する駆動制御手段と
を備える固体撮像素子の駆動方法であって、
前記第１の転送手段のオン時に、前記電荷保持部と前記電荷電圧変換部との境界のポテンシャルバリアのポテンシャルが、前記電荷保持部から溢れた電荷が前記電荷電圧変換部に転送されるような、前記光電変換部の受光部の空乏状態のポテンシャルより低い第１のポテンシャルとなる第１の転送電圧を、前記第２の転送手段に印加し、
前記第１の転送手段をオフする前に、前記電荷保持部と前記電荷電圧変換部との境界のポテンシャルバリアのポテンシャルが、前記光電変換部の受光部の空乏状態のポテンシャルより高く、前記電荷保持部周囲のポテンシャルバリアより低い第２のポテンシャルとなる第２の転送電圧を、前記第２の転送手段に印加する駆動制御ステップ
を含む駆動方法。
【請求項９】
光電変換部と、前記光電変換部に蓄積された電荷を保持する電荷保持部と、前記電荷保持部の電荷を電圧に変換する電荷電圧変換部と、前記光電変換部から前記電荷保持部に電荷を転送する第１の転送手段と、前記電荷保持部から前記電荷電圧変換部に電荷を転送する第２の転送手段と、前記電荷電圧変換部の電荷をリセットするリセット手段とを少なくとも備える複数の単位画素と、
前記単位画素の駆動を制御する駆動制御手段と
を備え、
前記駆動制御手段が、前記第１の転送手段のオン時に、前記電荷保持部と前記電荷電圧変換部との境界のポテンシャルバリアのポテンシャルが、前記電荷保持部から溢れた電荷が前記電荷電圧変換部に転送されるような、前記光電変換部の受光部の空乏状態のポテンシャルより低い第１のポテンシャルとなる第１の転送電圧を、前記第２の転送手段に印加し、
前記第１の転送手段をオフする前に、前記電荷保持部と前記電荷電圧変換部との境界のポテンシャルバリアのポテンシャルが、前記光電変換部の受光部の空乏状態のポテンシャルより高く、前記電荷保持部周囲のポテンシャルバリアより低い第２のポテンシャルとなる第２の転送電圧を、前記第２の転送手段に印加する固体撮像素子
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子および駆動方法、並びに電子機器に関し、特に、動画像に対応したグローバルシャッタ動作を行うことができるようにする固体撮像素子および駆動方法、並びに電子機器に関する。
【背景技術】
【０００２】
受光部で蓄積された電荷をMOSトランジスタを介して読み出すイメージセンサの電子シャッタ方式の１つであるローリングシャッタ方式においては、画素毎または行毎に信号電荷の読み出しが行われるため、受光部において電荷を蓄積する露光期間を全画素で一致させることができず、被写体が動いている場合に撮像した撮像画像に歪みが生じる。
【０００３】
これに対して、画素内に電荷保持部を設け、受光部において蓄積された電荷を全画素一括で電荷保持部に転送し、行毎に読み出しが行われるまで電荷（信号電荷）を保持することで、全画素で露光期間を一致させることを可能にした、いわゆるグローバルシャッタ方式が提案されている（例えば、特許文献１参照）。
【０００４】
しかしながら、受光部と電荷保持部とを設けた構成の画素においては、電荷保持部を有しない画素と比較して、受光部の面積が小さくなり、受光部に蓄積される最大電荷量（飽和電荷量）が少なくなる。そこで、受光部と電荷保持部とを設けた画素において、受光部を大きく設計したとしても、最終的に信号電荷として扱われる電荷量は、相対的に面積が小さくなった電荷保持部に保持される最大電荷量にとどまる。したがって、受光部と電荷保持部とは、略同一の最大電荷量（面積）で設計される必要があるが、この場合、電荷保持部を有しない画素と比較して、最大電荷量は約半分となってしまう。このように、受光部と電荷保持部とを設けた構成の画素においては、扱われる電荷量を増大させることができなかった。
【０００５】
そこで、受光部と電荷保持部との間にオーバーフローパスを形成したり、受光部と電荷保持部との間のポテンシャルバリアのポテンシャルを変調可能とすることで、露光期間中の電荷の蓄積を受光部と電荷保持部とで行うようにした固体撮像素子が提案されている（例えば、特許文献２参照）。これにより、受光部と電荷保持部とを設けた構成の画素においても、電荷保持部を有しない画素の飽和電荷量と同等に、扱われる電荷量を増大させることが可能となった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−１７７０７６号公報
【特許文献２】特開２００９−２６８０８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、特許文献１で提案されているグローバルシャッタ動作を行うイメージセンサにおいては、露光期間における電荷の蓄積と、行毎の信号電荷の読み出しとを同期間に行うことが可能である。すなわち、行毎に行われる、電荷保持部に保持された信号電荷の読み出し（以下、読み出し走査という）と並行して、全画素一括で、受光部における電荷の排出および蓄積が行われ、全行（１フレーム分）についての読み出し走査が終了した後、受光部において蓄積された電荷が全画素一括で電荷保持部に転送される。なお、受光部の電荷排出のタイミングは、露光期間の長さに応じて設定される。このような動作により、動画像の撮像においては、読み出し走査の速度によって決まるフレームレートを損なうことなく、グローバルシャッタ動作が行われる。
【０００８】
しかしながら、特許文献２で提案されている画素の構成では、露光期間において、受光部と電荷保持部とに電荷が蓄積され、読み出し走査期間において、電荷保持部および電荷電圧変換部に保持された電荷が行毎に読み出される。すなわち、電荷保持部は、露光期間における電荷の蓄積と、読み出し走査期間における読み出し前の行の電荷の保持の両方の役割を担うことになるので、特許文献２で提案されている画素の構成では、グローバルシャッタ動作において、露光期間における電荷の蓄積と、読み出し走査とを同期間に行うことはできない。
【０００９】
この場合、露光期間における電荷の蓄積と、読み出し走査とが異なる期間で行われるため、露光期間分だけフレームレートが低下してしまい、特に、動画像の撮像に影響を及ぼすことになる。
【００１０】
このように、扱われる電荷量を維持しつつ、動画像に対応したグローバルシャッタ動作を行うことはできなかった。
【００１１】
本発明は、このような状況に鑑みてなされたものであり、扱われる電荷量を維持しつつ、動画像に対応したグローバルシャッタ動作を行うことができるようにするものである。
【課題を解決するための手段】
【００１２】
本発明の一側面の固体撮像素子は、光電変換部と、前記光電変換部に蓄積された電荷を保持する電荷保持部と、前記電荷保持部の電荷を電圧に変換する電荷電圧変換部と、前記光電変換部から前記電荷保持部に電荷を転送する第１の転送手段と、前記電荷保持部から前記電荷電圧変換部に電荷を転送する第２の転送手段と、前記電荷電圧変換部の電荷をリセットするリセット手段とを少なくとも備える複数の単位画素と、前記単位画素の駆動を制御する駆動制御手段とを備え、前記駆動制御手段は、前記第１の転送手段のオン時に、前記電荷保持部と前記電荷電圧変換部との境界のポテンシャルバリアのポテンシャルが、前記電荷保持部から溢れた電荷が前記電荷電圧変換部に転送されるような、前記光電変換部の受光部の空乏状態のポテンシャルより低い第１のポテンシャルとなる第１の転送電圧を、前記第２の転送手段に印加し、前記第１の転送手段をオフする前に、前記電荷保持部と前記電荷電圧変換部との境界のポテンシャルバリアのポテンシャルが、前記光電変換部の受光部の空乏状態のポテンシャルより高く、前記電荷保持部周囲のポテンシャルバリアより低い第２のポテンシャルとなる第２の転送電圧を、前記第２の転送手段に印加する。
【００１３】
前記駆動制御手段には、前記第１の転送手段をオフする前に、前記第２の転送手段を前記第１の転送電圧からオフさせることができる。
【００１５】
前記駆動制御手段には、前記第２の転送手段を前記第２の転送電圧からオフする前に、前記第１の転送手段をオフさせることができる。
【００１７】
前記駆動制御手段には、前記第１および第２の転送手段がオフ時の、前記第１および第２の転送手段に負電圧を印加させることができる。
【００１８】
前記固体撮像素子には、前記電荷電圧変換部の電荷に対応する電圧を読み出す読み出し手段をさらに設け、前記駆動制御手段には、前記電荷電圧変換部の電荷に対応する第１の信号レベルとしての電圧の読み出しと、前記リセット手段によりリセットされた前記電荷電圧変換部の電荷に対応するリセットレベルとしての電圧の読み出しと、リセット後に、前記第２の転送手段により前記電荷保持部から前記電荷電圧変換部に転送された電荷に対応する第２の信号レベルとしての電圧の読み出しとを前記読み出し手段が行うように、前記単位画素の駆動を制御させることができる。
【００１９】
前記固体撮像素子には、前記読み出し手段により読み出された、前記第１の信号レベルと前記リセットレベルとの第１の差分、および、前記第２の信号レベルと前記リセットレベルとの第２の差分を算出し、前記第１の差分と前記第２の差分とを加算する算出手段をさらに設けることができる。
【００２０】
前記算出手段には、前記第２の信号レベルが所定レベルより大きい場合、前記第１の差分と前記第２の差分とを加算させることができる。
【００２１】
本発明の一側面の駆動方法は、光電変換部と、前記光電変換部に蓄積された電荷を保持する電荷保持部と、前記電荷保持部の電荷を電圧に変換する電荷電圧変換部と、前記光電変換部から前記電荷保持部に電荷を転送する第１の転送手段と、前記電荷保持部から前記電荷電圧変換部に電荷を転送する第２の転送手段と、前記電荷電圧変換部の電荷をリセットするリセット手段とを少なくとも備える複数の単位画素と、前記単位画素の駆動を制御する駆動制御手段とを備える固体撮像素子の駆動方法であって、前記第１の転送手段のオン時に、前記電荷保持部と前記電荷電圧変換部との境界のポテンシャルバリアのポテンシャルが、前記電荷保持部から溢れた電荷が前記電荷電圧変換部に転送されるような、前記光電変換部の受光部の空乏状態のポテンシャルより低い第１のポテンシャルとなる第１の転送電圧を、前記第２の転送手段に印加し、前記第１の転送手段をオフする前に、前記電荷保持部と前記電荷電圧変換部との境界のポテンシャルバリアのポテンシャルが、前記光電変換部の受光部の空乏状態のポテンシャルより高く、前記電荷保持部周囲のポテンシャルバリアより低い第２のポテンシャルとなる第２の転送電圧を、前記第２の転送手段に印加する駆動制御ステップを含む。
【００２３】
本発明の一側面の電子機器は、光電変換部と、前記光電変換部に蓄積された電荷を保持する電荷保持部と、前記電荷保持部の電荷を電圧に変換する電荷電圧変換部と、前記光電変換部から前記電荷保持部に電荷を転送する第１の転送手段と、前記電荷保持部から前記電荷電圧変換部に電荷を転送する第２の転送手段と、前記電荷電圧変換部の電荷をリセットするリセット手段とを少なくとも備える複数の単位画素と、前記単位画素の駆動を制御する駆動制御手段とを備え、前記駆動制御手段が、前記第１の転送手段のオン時に、前記電荷保持部と前記電荷電圧変換部との境界のポテンシャルバリアのポテンシャルが、前記電荷保持部から溢れた電荷が前記電荷電圧変換部に転送されるような、前記光電変換部の受光部の空乏状態のポテンシャルより低い第１のポテンシャルとなる第１の転送電圧を、前記第２の転送手段に印加し、前記第１の転送手段をオフする前に、前記電荷保持部と前記電荷電圧変換部との境界のポテンシャルバリアのポテンシャルが、前記光電変換部の受光部の空乏状態のポテンシャルより高く、前記電荷保持部周囲のポテンシャルバリアより低い第２のポテンシャルとなる第２の転送電圧を、前記第２の転送手段に印加する固体撮像素子を備える。
【００２５】
本発明の一側面においては、第１の転送手段のオン時に、電荷保持部と電荷電圧変換部との境界のポテンシャルバリアのポテンシャルが、電荷保持部から溢れた電荷が電荷電圧変換部に転送されるような、光電変換部の受光部の空乏状態のポテンシャルより低い第１のポテンシャルとなる第１の転送電圧が、第２の転送手段に印加され、第１の転送手段をオフする前に、電荷保持部と電荷電圧変換部との境界のポテンシャルバリアのポテンシャルが、光電変換部の受光部の空乏状態のポテンシャルより高く、電荷保持部周囲のポテンシャルバリアより低い第２のポテンシャルとなる第２の転送電圧が、第２の転送手段に印加される。
【発明の効果】
【００２７】
本発明の一側面によれば、扱われる電荷量を維持しつつ、動画像の撮像に対応したグローバルシャッタ動作を行うことが可能となる。
【図面の簡単な説明】
【００２８】
【図１】本発明を適用した固体撮像素子の一実施の形態の構成例を示す図である。
【図２】単位画素の構成例を示す図である。
【図３】単位画素の駆動例を説明するタイミングチャートである。
【図４】単位画素の駆動例を説明するためのポテンシャル図である。
【図５】単位画素の駆動例を説明するためのポテンシャル図である。
【図６】単位画素の読み出し動作例を説明するタイミングチャートである。
【図７】単位画素の読み出し動作例を説明するタイミングチャートである。
【図８】単位画素の読み出し動作例を説明するタイミングチャートである。
【図９】単位画素の他の構成例を示す図である。
【図１０】単位画素のさらに他の構成例を示す図である。
【図１１】単位画素のさらに他の構成例を示す図である。
【図１２】単位画素の駆動例を説明するタイミングチャートである。
【図１３】単位画素の駆動例を説明するためのポテンシャル図である。
【図１４】単位画素のさらに他の構成例を示す図である。
【図１５】単位画素のさらに他の構成例を示す図である。
【図１６】単位画素の駆動例を説明するタイミングチャートである。
【図１７】単位画素の駆動例を説明するためのポテンシャル図である。
【図１８】単位画素の駆動例を説明するタイミングチャートである。
【図１９】単位画素の駆動例を説明するためのポテンシャル図である。
【図２０】本発明を適用した電子機器の一実施の形態の構成例を示す図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施の形態について図を参照して説明する。
【００３０】
［固体撮像素子の構成］
図１は、本発明が適用される固体撮像素子としてのCMOS（Complementary Metal Oxide Semiconductor）イメージセンサの構成例を示すブロック図である。
【００３１】
CMOSイメージセンサ３０は、画素アレイ部４１、垂直駆動部４２、カラム処理部４３、水平駆動部４４、およびシステム制御部４５を含んで構成される。画素アレイ部４１、垂直駆動部４２、カラム処理部４３、水平駆動部４４、およびシステム制御部４５は、図示しない半導体基板（チップ）上に形成されている。
【００３２】
画素アレイ部４１には、入射光量に応じた電荷量の光電荷を発生して内部に蓄積する光電変換素子を有する単位画素（図２の単位画素５０）が行列状に２次元配置されている。なお、以下では、入射光量に応じた電荷量の光電荷を、単に「電荷」と記述し、単位画素を、単に「画素」と記述する場合もある。
【００３３】
画素アレイ部４１にはさらに、行列状の画素配列に対して行ごとに画素駆動線４６が図の左右方向（画素行の画素の配列方向）に沿って形成され、列ごとに垂直信号線４７が図の上下方向（画素列の画素の配列方向）に沿って形成されている。画素駆動線４６の一端は、垂直駆動部４２の各行に対応した出力端に接続されている。
【００３４】
CMOSイメージセンサ３０はさらに、信号処理部４８およびデータ格納部４９を備えている。信号処理部４８およびデータ格納部４９については、CMOSイメージセンサ３０とは別の基板に設けられる外部信号処理部、例えばDSP(Digital Signal Processor)やソフトウェアによる処理でも構わないし、CMOSイメージセンサ３０と同じ基板上に搭載しても構わない。
【００３５】
垂直駆動部４２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部４１の各画素を、全画素同時あるいは行単位等で駆動する画素駆動部である。この垂直駆動部４２は、その具体的な構成については図示を省略するが、読み出し走査系と、掃き出し走査系あるいは、一括掃き出し、一括転送を有する構成となっている。
【００３６】
読み出し走査系は、単位画素から信号を読み出すために、画素アレイ部４１の単位画素を行単位で順に選択走査する。行駆動（ローリングシャッタ動作）の場合、掃き出しについては、読み出し走査系によって読み出し走査が行われる読み出し行に対して、その読み出し走査よりもシャッタスピードの時間分だけ先行して掃き出し走査が行なわれる。また、グローバル露光（グローバルシャッタ動作）の場合は、一括転送よりもシャッタスピードの時間分先行して一括掃き出しが行なわれる。
【００３７】
この掃き出しにより、読み出し行の単位画素の光電変換素子から不要な電荷が掃き出される（リセットされる）。そして、不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
【００３８】
読み出し走査系による読み出し動作によって読み出される信号は、その直前の読み出し動作または電子シャッタ動作以降に入射した光量に対応するものである。行駆動の場合は、直前の読み出し動作による読み出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読み出し動作による読み出しタイミングまでの期間が、単位画素における光電荷の蓄積期間（露光期間）となる。グローバル露光の場合は、一括掃き出しから一括転送までの期間が蓄積期間（露光期間）となる。
【００３９】
垂直駆動部４２によって選択走査された画素行の各単位画素から出力される画素信号は、垂直信号線４７の各々を通してカラム処理部４３に供給される。カラム処理部４３は、画素アレイ部４１の画素列ごとに、選択行の各単位画素から垂直信号線４７を通して出力される画素信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。
【００４０】
具体的には、カラム処理部４３は、信号処理として少なくとも、ノイズ除去処理、例えばCDS(Correlated Double Sampling;相関二重サンプリング）処理を行う。このカラム処理部４３による相関二重サンプリングにより、リセットノイズや増幅トランジスタの閾値ばらつき等の画素固有の固定パターンノイズが除去される。なお、カラム処理部４３にノイズ除去処理以外に、例えば、AD（アナログ−デジタル）変換機能を持たせ、信号レベルをデジタル信号で出力することも可能である。
【００４１】
水平駆動部４４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部４３の画素列に対応する単位回路を順番に選択する。この水平駆動部４４による選択走査により、カラム処理部４３で信号処理された画素信号が順番に信号処理部４８に出力される。
【００４２】
システム制御部４５は、各種のタイミング信号を生成するタイミングジェネレータ等によって構成され、タイミングジェネレータで生成された各種のタイミング信号を基に垂直駆動部４２、カラム処理部４３、および水平駆動部４４などの駆動制御を行う。
【００４３】
信号処理部４８は、少なくとも加算処理機能を有し、カラム処理部４３から出力される画素信号に対して加算処理等の種々の信号処理を行う。データ格納部４９は、信号処理部４８での信号処理に当たって、その処理に必要なデータを一時的に格納する。
【００４４】
［単位画素の構造］
次に、図１の画素アレイ部４１に行列状に配置されている単位画素５０の具体的な構造について説明する。
【００４５】
図２は、単位画素の構成例を示している。
【００４６】
単位画素５０は、光電変換素子として、例えばフォトダイオード（PD）６１を有している。フォトダイオード６１は、例えば、ｎ型基板６２上に形成されたｐ型ウェル層６３に対して、ｐ型層６１−１を基板表面側に形成してｎ型埋め込み層６１−２を埋め込むことによって形成される埋め込み型フォトダイオードである。なお、ｎ型埋め込み層６１−２は、電荷排出時に空乏状態となる不純物濃度とされる。
【００４７】
単位画素５０は、フォトダイオード６１に加えて、第１転送ゲート６４およびメモリ部（MEM）６５を有する。
【００４８】
第１転送ゲート６４は、フォトダイオード６１で光電変換され、フォトダイオード６１の内部に蓄積された電荷を、ゲート電極に駆動信号TRXが印加されることによって転送する。メモリ部６５は、遮光されており、第１転送ゲート６４の下に形成されたｎ型の埋め込みチャネルによって形成され、第１転送ゲート６４によってフォトダイオード６１から転送された電荷を蓄積する。メモリ部６５が埋め込みチャネルによって形成されていることで、Si-SiO2界面での暗電流の発生を抑えることができるため画質の向上に寄与できる。
【００４９】
メモリ部６５においては、第１転送ゲート６４のゲート電極に駆動信号TRXが印加されることでメモリ部６５に変調がかけられる。すなわち、第１転送ゲート６４のゲート電極に駆動信号TRXが印加されることで、メモリ部６５のポテンシャルが深くなる。これにより、メモリ部６５の飽和電荷量を、変調をかけない場合よりも増やすことができる。
【００５０】
なお、第１転送ゲート６４のオフ時におけるメモリ部６５の飽和電荷量は、フォトダイオード６１の飽和電荷量より小さく設計されているものとする。
【００５１】
また、単位画素５０は、第２転送ゲート６６および浮遊拡散領域（FD：Floating Diffusion）６７を有する。
【００５２】
第２転送ゲート６６は、メモリ部６５に蓄積された電荷を、第２転送ゲート６６のゲート電極に駆動信号TRGが印加されることによって、浮遊拡散領域６７に転送する。
【００５３】
浮遊拡散領域６７は、ｎ型層からなる電荷電圧変換部であり、第２転送ゲート６６によってメモリ部６５から転送された電荷を電圧に変換する。
【００５４】
単位画素５０はさらに、リセットトランジスタ６８、増幅トランジスタ６９、および選択トランジスタ７０を有している。なお、図２では、リセットトランジスタ６８、増幅トランジスタ６９、および選択トランジスタ７０に、ｎチャネルのMOSトランジスタを用いた例を示している。しかし、リセットトランジスタ６８、増幅トランジスタ６９、および選択トランジスタ７０の導電型の組み合わせは、これらの組み合わせに限られるものではない。
【００５５】
リセットトランジスタ６８は、電源Vrstと浮遊拡散領域６７との間に接続されており、ゲート電極に駆動信号RSTが印加されることによって浮遊拡散領域６７をリセットする。増幅トランジスタ６９は、ドレイン電極が電源Vddに接続され、ゲート電極が浮遊拡散領域６７に接続されており、浮遊拡散領域６７の電圧を読み出す。
【００５６】
選択トランジスタ７０は、例えば、ドレイン電極が増幅トランジスタ６９のソース電極に、ソース電極が垂直信号線７１にそれぞれ接続されており、ゲート電極に駆動信号SELが印加されることで、画素信号を読み出すべき単位画素５０を選択する。なお、選択トランジスタ７０については、電源Vddと増幅トランジスタ６９のドレイン電極との間に接続した構成を採用することも可能である。
【００５７】
なお、リセットトランジスタ６８、増幅トランジスタ６９、および選択トランジスタ７０については、その１つあるいは複数を画素信号の読み出し方法によって省略することも可能である。
【００５８】
また、図２の単位画素５０、および、後述する単位画素５０の他の構成例においては、ｐ型ウェル層６３にｎ型の埋め込みチャネルを形成するようにしたが、逆の導電型を採用するようにしてもよい。この場合、後述するポテンシャルの関係は全て逆になる。
【００５９】
このようにして構成されるCMOSイメージセンサ３０は、全画素同時に露光を開始し、全画素同時に露光を終了し、フォトダイオード６１に蓄積された電荷を、遮光されたメモリ部６５へ転送することで、グローバルシャッタ動作（グローバル露光）を実現する。このグローバルシャッタ動作により、全画素一致した露光期間による歪みのない撮像が可能となる。
【００６０】
なお、本実施の形態での全画素とは、画像に現れる部分の画素の全てということであり、ダミー画素などは除外される。また、時間差や画像の歪みが問題にならない程度に十分小さければ、全画素同時の動作の代わりに複数行（例えば、数十行）ずつ高速に走査するものも含まれる。
【００６１】
また、以下においては、第１転送ゲート６４のゲート電極、第２転送ゲート６６のゲート電極、リセットトランジスタ６８のゲート電極、および選択トランジスタ７０のゲート電極に、駆動信号TRX，TRG，RST，SELが印加された状態とすることを、単にオンする、または、第１転送ゲート６４、第２転送ゲート６６、リセットトランジスタ６８、および選択トランジスタ７０をオンするという。また、第１転送ゲート６４のゲート電極、第２転送ゲート６６のゲート電極、リセットトランジスタ６８のゲート電極、および選択トランジスタ７０のゲート電極に、駆動信号TRX，TRG，RST，SELが印加されていない状態とすることを、単にオフする、または、第１転送ゲート６４、第２転送ゲート６６、リセットトランジスタ６８、および選択トランジスタ７０をオフするという。
【００６２】
［単位画素の駆動例］
ここで、図３のタイミングチャートを参照して、グローバルシャッタ動作を実現するCMOSイメージセンサ３０における単位画素５０の駆動例について説明する。
【００６３】
まず、時刻T1乃至T2の期間において、全画素について、駆動信号RST，TRX，TRGがオンされると、フォトダイオード６１、メモリ部６５、および浮遊拡散領域６７に蓄積されている電荷が排出される。なお、電荷排出後は、駆動信号TRX，TRG，RSTの順でオフされる。これにより、メモリ部６５の電荷が、フォトダイオード６１に戻ることなく、浮遊拡散領域６７に確実に排出されるようになる。
【００６４】
時刻T2乃至T3の期間においては、全画素一括で、電荷排出後、新たに被写体からの光から得られた電荷がフォトダイオード６１に蓄積される。
【００６５】
そして、時刻T3乃至T4の期間において、全画素一括で、フォトダイオード６１に蓄積された電荷がメモリ部６５に転送される。時刻T3乃至T4の期間においては、まず、駆動信号RST，TRGがオンされることで、メモリ部６５および浮遊拡散領域６７に蓄積されている電荷が初期化（リセット）される。
【００６６】
その後、時刻t1乃至t4において、第１転送ゲート６４がオンされるとともに、第２転送ゲート６６が、メモリ部６５と浮遊拡散領域６７との境界のポテンシャルバリアのポテンシャル（以下、MEM-FD境界ポテンシャルという）が所定のポテンシャルとなるようにオンされることで、フォトダイオード６１に蓄積された電荷がメモリ部６５および浮遊拡散領域６７に転送されるようになる。
【００６７】
ここで、図３のタイミングチャートの時刻t1乃至t4における単位画素５０の動作の詳細について、図４を参照して説明する。
【００６８】
図４は、時刻t1乃至t4それぞれにおける単位画素５０のポテンシャル図を示している。また、図中のTRX，TRG，RSTの文字の下に記載されている四角は、駆動信号TRX，TRG，RSTの状態を示している。黒塗りの四角は、その駆動信号がオンされていることを示し、白抜きの四角は、その駆動信号がオフされていることを示している。また、黒と白の中間の色塗りの四角は、その駆動信号の電圧が、オン時の電圧とオフ時の電圧との間の電圧とされていることを示している。
【００６９】
まず、時刻t1においては、単位画素５０は、フォトダイオード６１に電荷が蓄積され、メモリ部６５および浮遊拡散領域６７が初期化（リセット）された状態となっている。
【００７０】
その状態から、駆動信号TRX（第１転送ゲート６４）がオンされるとともに、駆動信号TRGとして、電圧VTRG_bのパルスが第２転送ゲート６６に印加される（図３）。電圧VTRG_bは、駆動信号TRGがオン時の電圧VTRGよりも低い電圧とされ、図４に示されるように、MEM-FD境界ポテンシャルを、フォトダイオード６１の空乏状態のポテンシャルφPDより低いポテンシャルφTRG_bとする電圧とされる。
【００７１】
これにより、時刻t2において、単位画素５０においては、フォトダイオード６１とメモリ部６５との境界のポテンシャルバリアのポテンシャル（以下、PD-MEM境界ポテンシャルという）およびメモリ部６５のポテンシャルが低くなることで、フォトダイオード６１に蓄積された電荷がメモリ部６５に転送されるとともに、メモリ部６５に保持可能な電荷量（最大電荷量）を超える電荷が、浮遊拡散領域６７に溢れ出すようになる。
【００７２】
なお、図３において、駆動信号TRXがオンされるタイミングと、電圧VTRG_bの駆動信号TRGが印加されるタイミングは同時とされるが、駆動信号TRXがオンされるタイミングより、駆動信号TRGが印加されるタイミングを遅くするようにしてもよい。これにより、メモリ部６５のポテンシャルが十分低く（十分深く）なる前に駆動信号TRGが印加されることで、必要以上の電荷が浮遊拡散領域６７に溢れ出す（転送される）のを避けることができる。
【００７３】
この状態から、駆動信号TRG（第２転送ゲート６６）がオフされると、時刻t3において、MEM-FD境界ポテンシャルが、時刻t1の状態に戻る。その後、駆動信号TRX（第１転送ゲート６４）がオフされると、時刻t4において、PD-MEM境界ポテンシャルおよびメモリ部６５のポテンシャルが、時刻t1の状態に戻る。
【００７４】
なお、駆動信号TRXおよび駆動信号TRGのオフ時の電圧は、負電圧に設定されるようにすることができる。これにより、フォトダイオード６１およびメモリ部６５の表面に発生する暗電流を低減することができる。
【００７５】
また、上述した説明においては、電圧VTRG_bは、電圧VTRGよりも低い電圧とされているが、MEM-FD境界ポテンシャルを、フォトダイオード６１の空乏状態のポテンシャルφPDより低いポテンシャルφTRG_bとするために、電圧VTRGよりも高い電圧とされる場合もある。
【００７６】
ところで、CMOSイメージセンサ３０に対する入射光量が十分多い高照度の環境下では、フォトダイオード６１に蓄積される電荷は入射光量に応じて多くなる。一方、入射光量が少ない低照度の環境下においては、高照度の環境下と比較して、フォトダイオード６１に蓄積される電荷は、図５に示されるように少なくなる。
【００７７】
図５は、低照度の環境下での、図３のタイミングチャートの時刻t1乃至t4それぞれにおける単位画素５０のポテンシャル図を示している。なお、図５においては、駆動信号TRX，TRG，RSTの遷移、すなわち、単位画素５０における第１転送ゲート６４、第２転送ゲート６６、およびリセットトランジスタ６８の動作は、図４を参照して説明した動作と同一であるので、その詳細な説明は省略する。
【００７８】
すなわち、図５に示されるように、低照度の環境下では、時刻t1のフォトダイオード６１に電荷が蓄積された状態から、駆動信号TRXがオンされるとともに、駆動信号TRGとして、電圧VTRG_bのパルスが第２転送ゲート６６に印加されることで、時刻t2において、フォトダイオード６１に蓄積された電荷がメモリ部６５に転送されるようになる。しかしながら、図５においては、フォトダイオード６１に蓄積された電荷の電荷量は、メモリ部６５に保持可能な最大電荷量を超えないため、浮遊拡散領域６７には電荷が溢れ出さない（転送されない）。結果として、フォトダイオード６１に蓄積された電荷は、メモリ部６５のみに保持されるようになる。
【００７９】
以上の動作によれば、特に高照度の環境下では、電荷転送時に、電荷保持部としてのメモリ部６５の飽和電荷量を超える電荷は、電荷電圧変換部としての浮遊拡散領域６７に保持されるようになる。すなわち、露光期間においてフォトダイオード６１に蓄積された電荷は、電荷転送後、メモリ部６５および浮遊拡散領域６７に保持されるようになる。このとき、電荷保持部としてのメモリ部６５は、電荷の保持のみの役割を担うことになるので、CMOSイメージセンサ３０は、グローバルシャッタ動作において、露光期間における電荷の蓄積と、読み出し走査とを同期間に行うことができるようになる。また、フォトダイオード６１の飽和電荷量が、メモリ部６５の飽和電荷量より大きく設計されていても、メモリ部６５と浮遊拡散領域６７とで電荷が保持されるので、最終的に信号電荷として扱われる電荷量を、フォトダイオード６１の飽和電荷量と同等にすることできる。したがって、扱われる電荷量を維持しつつ、動画像に対応したグローバルシャッタ動作を行うことが可能となる。
【００８０】
そして、読み出し走査（行毎の信号電荷の読み出し）においては、メモリ部６５に保持されている電荷に対応する信号レベル（電圧）（以下、第１の信号レベルともいう）と、浮遊拡散領域６７に保持されている電荷に対応する信号レベル（以下、第２の信号レベルともいう）とが加算されるようになる。
【００８１】
［単位画素の読み出し動作例］
ここで、図６のタイミングチャートを参照して、読み出し走査（行毎の信号電荷の読み出し）における単位画素５０の駆動例について説明する。
【００８２】
まず、駆動信号SELがオンされると、時刻T11乃至T12の期間において、浮遊拡散領域６７に保持されている電荷に応じた電圧が第１の信号レベルとして読み出される。
【００８３】
時刻T12乃至T13の期間において駆動信号RSTがオンされると、浮遊拡散領域６７に保持されている電荷がリセットトランジスタ６８によってリセット（排出）される。このリセット状態は、時刻T14において駆動信号SELがオフされるまで続き、その間、第１のリセットレベルとしての電圧が読み出される。このようにして読み出された第１の信号レベルと第１のリセットレベルとの差分をとり、ノイズを除去するCDS処理を行うことで、ノイズが除去された第１の信号レベルが得られる。
【００８４】
次に、駆動信号SELが再びオンされた後、時刻T15乃至T16の期間において駆動信号RSTがオンされると、浮遊拡散領域６７がリセットトランジスタ６８によってリセット（初期化）される。このリセット状態は、時刻T17において駆動信号TRGがオンされるまで続き、その間、第２のリセットレベルとしての電圧が読み出される。
【００８５】
時刻T17乃至T18の期間において駆動信号TRGがオンされると、メモリ部６５に保持されている電荷が第２転送ゲート６６によって浮遊拡散領域６７に転送される。
【００８６】
時刻T18乃至T19の期間において、浮遊拡散領域６７に保持されている電荷に応じた電圧が第２の信号レベルとして読み出される。このようにして読み出された第２のリセットレベルと第２の信号レベルとの差分をとり、ノイズを除去するCDS処理を行うことで、ノイズが除去された第２の信号レベルが得られる。
【００８７】
そして、このようにして得られた第１の信号レベルと第２の信号レベルとは、カラム処理部４３によって加算され、最終的に、フォトダイオード６１に蓄積された電荷に対応する画素信号として出力されるようになる。
【００８８】
ところで、電荷電圧変換部としての浮遊拡散領域６７は、電荷保持部としてのメモリ部６５と比較して、電荷保持特性が劣る。すなわち、浮遊拡散領域６７に保持される電荷に対応する信号レベル（第２の信号レベル）には、メモリ部６５に保持される電荷に対応する信号レベル（第１の信号レベル）と比較してノイズが含まれやすい。
【００８９】
そこで、読み出し走査においては、第１の信号レベルが所定レベルより大きい場合に、第１の信号レベルと第２の信号レベルとが加算されるようにする。
【００９０】
これにより、例えば、図５においてメモリ部６５のみに保持される電荷に対応する信号レベル（第１の信号レベル）が所定レベルより大きくない場合には、その第１の信号レベルに、ノイズが含まれる第２の信号レベルは加算されないようになる。したがって、高いS/N比（Signal to Noise Ratio）を確保しにくい低照度の環境下で読み出される信号レベルへのノイズの重畳を避けることができ、低照度の環境下で撮像された撮像画像における画質の劣化を抑制することが可能となる。
【００９１】
また、入射光量の多い高照度の環境下で、光ショットノイズが支配的となるような場合には、第１の信号レベルと第２の信号レベルとは加算されるようになるが、第２の信号レベルにノイズが含まれていても、撮像画像においては、そのノイズによる画質の劣化は目立たない。
【００９２】
このようにして、図６を参照して説明した読み出し走査は、図３を参照して説明した露光期間と同期間に行われるようになる。したがって、読み出し走査の速度によって決まるフレームレートを損なうことなく、動画像に対応したグローバルシャッタ動作を行うことが可能となる。
【００９３】
また、上述したように、特に高照度の環境下では、電荷転送時に、電荷保持部としてのメモリ部６５の飽和電荷量を超える電荷が、浮遊拡散領域６７に転送され保持されるので、例えば、メモリ部６５の飽和電荷量を超える電荷を保持する容量素子を浮遊拡散領域６７に追加する必要がなく、信号電荷の読み出しにおいて高い変換効率（電荷を電圧に変換する効率）を確保することが可能となる。高い変換効率によって、信号電荷の読み出しにおいて発生するノイズは相対的に小さくなり、ひいては、撮像画像の高画質化を図ることが可能となる。
【００９４】
なお、図６を参照して説明した読み出し走査においては、第２のリセットレベルの読み出し時に、浮遊拡散領域６７がリセットトランジスタ６８によってリセットされるようにしたが、このリセット動作を省略するようにしてもよい。
【００９５】
［単位画素の他の読み出し動作例］
ここで、図７のタイミングチャートを参照して、第２のリセットレベルの読み出し時のリセット動作を省略するようにした読み出し走査における単位画素５０の駆動例について説明する。
【００９６】
なお、図７のタイミングチャートにおいて、時刻T21乃至T24、および、時刻T25乃至T27における動作は、図６のタイミングチャートにおける時刻T11乃至T14、および、時刻T17乃至T19における動作と同様であるので、その説明は省略する。
【００９７】
すなわち、時刻T23乃至T24の期間におけるリセット状態と実質的に同一である、時刻T24乃至T25の期間におけるリセット状態は、時刻T25において駆動信号TRGがオンされるまで続き、その間、第２のリセットレベルとしての電圧が読み出されるようになる。
【００９８】
このようにして読み出された第２のリセットレベルと、時刻T26乃至T27の期間において読み出された第２の信号レベルとの差分をとり、ノイズを除去するCDS処理を行うことで、ノイズが除去された第２の信号レベルが得られる。
【００９９】
そして、ノイズが除去された第１の信号レベルと第２の信号レベルとは、カラム処理部４３によって加算され、最終的に、フォトダイオード６１に蓄積された電荷に対応する画素信号として出力されるようになる。
【０１００】
なお、図７を参照して説明した読み出し走査においては、第１のリセットレベルの読み出し時のリセット状態と、第２のリセットレベルの読み出し時のリセット状態とは実質的に同一であるので、これらのリセットレベルの読み出し動作を１回とするようにしてもよい。
【０１０１】
［単位画素のさらに他の読み出し動作例］
ここで、図８のタイミングチャートを参照して、リセットレベルの読み出し動作を１回とするようにした読み出し走査における単位画素５０の駆動例について説明する。
【０１０２】
なお、図８のタイミングチャートにおいて、時刻T31乃至T33、および、時刻T34乃至T36における動作は、図７のタイミングチャートにおける時刻T21乃至T23、および、時刻T25乃至T27における動作と同様であるので、その説明は省略する。
【０１０３】
すなわち、時刻T33乃至T34の期間におけるリセット状態は、時刻T34において駆動信号TRGがオンされるまで続き、その間、第１および第２のリセットレベル（以下、単にリセットレベルという）としての電圧が読み出されるようになる。
【０１０４】
そして、このようにして読み出されたリセットレベルと、時刻T31乃至T32の期間において読み出された第１の信号レベルとの差分をとり、ノイズを除去するCDS処理を行うことで、ノイズが除去された第１の信号レベルが得られる。
【０１０５】
また、このようにして読み出されたリセットレベルと、時刻T35乃至T36の期間において読み出された第２の信号レベルとの差分をとり、ノイズを除去するCDS処理を行うことで、ノイズが除去された第２の信号レベルが得られる。
【０１０６】
そして、ノイズが除去された第１の信号レベルと第２の信号レベルとは、カラム処理部４３によって加算され、最終的に、フォトダイオード６１に蓄積された電荷に対応する画素信号として出力されるようになる。
【０１０７】
ところで、本発明は、上述した実施の形態で説明した単位画素以外の構造にも採用することができる。以下、本発明が適用可能なその他の単位画素の構造について説明する。また、以下の図において、図２と対応する部分には同一符号を付してあり、その説明は適宜省略する。
【０１０８】
［単位画素の他の構成例］
図９は、単位画素５０の他の構成例を示す図である。
【０１０９】
図９の単位画素５０Ｂでは、第１転送ゲート６４のゲート電極がフォトダイオード６１とメモリ部１１１の境界のｐ型ウェル層６３の上部に設けられている。また、単位画素５０Ｂでは、メモリ部１１１を、ｐ型層１１１−１を表面として、埋め込み型のｎ型拡散領域１１１−２によって形成した構成が採用されている。
【０１１０】
メモリ部１１１をｎ型拡散領域１１１−２によって形成した場合であっても、埋め込みチャネルによって形成した場合と同様の作用効果を得ることができる。具体的には、ｐ型ウェル層６３の内部にｎ型拡散領域１１１−２を形成し、基板表面側にｐ型層１１１−１を形成することで、Si-SiO2界面で発生する暗電流がメモリ部１１１のｎ型拡散領域１１１−２に蓄積されることを回避できるため画質の向上に寄与できる。
【０１１１】
ここで、メモリ部１１１のｎ型拡散領域１１１−２の不純物濃度は、浮遊拡散領域６７の不純物濃度よりも低くすることが好ましい。このような不純物濃度の設定により、第２転送ゲート６６によるメモリ部１１１から浮遊拡散領域６７への電荷の転送効率を高めることができる。このようにして構成される単位画素５０Ｂにおけるグローバルシャッタ動作は、図２の単位画素５０と同様にして行われ、同様の作用効果を奏する。
【０１１２】
なお、図９に示した単位画素５０Ｂの構成では、メモリ部１１１を埋め込み型のｎ型拡散領域１１１−２によって形成したが、メモリ部１１１で発生する暗電流が増加することがあるものの、埋め込み型にしない構造としてもよい。
【０１１３】
［単位画素のさらに他の構成例］
図１０は、単位画素５０のさらに他の構成例を示す図である。
【０１１４】
図１０の単位画素５０Ｃでは、第１転送ゲート６４のゲート電極がフォトダイオード６１とメモリ部１２１の境界のｐ型ウェル層６３の上部に設けられている。また、単位画素５０Ｃでは、メモリ部１２１が浮遊拡散領域６７と同様のｎ型層によって形成される。
【０１１５】
このようにして構成される単位画素５０Ｃにおけるグローバルシャッタ動作は、図２の単位画素５０と同様にして行われ、同様の作用効果を奏する。
【０１１６】
［単位画素のさらに他の構成例］
図１１は、単位画素５０のさらに他の構成例を示す図である。
【０１１７】
図１１の単位画素５０Ｄでは、第１転送ゲート６４のゲート電極がフォトダイオード６１とメモリ部６５の境界のｐ型ウェル層６３の上部に設けられている上に、第３転送ゲート１３１のゲート電極がメモリ部６５の上部に設けられている。
【０１１８】
メモリ部６５においては、第３転送ゲート１３１のゲート電極に駆動信号TRMが印加されることでメモリ部６５に変調がかけられる。すなわち、第３転送ゲート１３１のゲート電極に駆動信号TRMが印加されることで、メモリ部６５のポテンシャルが深くなる。
【０１１９】
すなわち、単位画素５０Ｄは、垂直駆動部４２から供給される駆動信号TRX、駆動信号TRM、駆動信号TRG、駆動信号RST、および駆動信号SELに従って駆動する。
【０１２０】
［単位画素の駆動例］
ここで、図１２のタイミングチャートを参照して、単位画素５０Ｄの駆動例について説明する。
【０１２１】
なお、図１２のタイミングチャートにおいて、時刻T51乃至T53の期間における動作は、図３のタイミングチャートにおける時刻T1乃至T3の期間と同様であるので、その説明は省略する。
【０１２２】
すなわち、時刻T53乃至T54の期間において、全画素一括で、フォトダイオード６１に蓄積された電荷がメモリ部６５および浮遊拡散領域６７に転送される。時刻T53乃至T54の期間においても、まず、駆動信号RST，TRGがオンされることで、メモリ部６５および浮遊拡散領域６７に蓄積されている電荷が初期化（リセット）される。
【０１２３】
その後、時刻t11乃至t15において、第１転送ゲート６４および第３転送ゲート１３１がオンされるとともに、第２転送ゲート６６が、MEM-FD境界ポテンシャルが所定のポテンシャルとなるようにオンされることで、フォトダイオード６１に蓄積された電荷がメモリ部６５および浮遊拡散領域６７に転送されるようになる。
【０１２４】
ここで、図１２のタイミングチャートの時刻t11乃至t15における単位画素５０Ｄの動作の詳細について、図１３を参照して説明する。
【０１２５】
図１３は、時刻t11乃至t14それぞれにおける単位画素５０Ｄのポテンシャル図を示している。また、図中のTRX，TRM，TRG，RSTの文字の下に記載されている四角は、駆動信号TRX，TRM，TRG，RSTの状態を示している。黒塗りの四角は、その駆動信号がオンされていることを示し、白抜きの四角は、その駆動信号がオフされていることを示している。また、黒と白の中間の色塗りの四角は、その駆動信号の電圧が、オン時の電圧とオフ時の電圧との間の電圧とされていることを示している。
【０１２６】
まず、時刻t11においては、単位画素５０Ｄは、フォトダイオード６１に電荷が蓄積され、メモリ部６５および浮遊拡散領域６７が初期化（リセット）された状態となっている。
【０１２７】
その状態から、駆動信号TRX（第１転送ゲート６４）および駆動信号TRM（第３転送ゲート１３１）がオンされるとともに、駆動信号TRGとして、電圧VTRG_bのパルスが第２転送ゲート６６に印加される（図１２）。
【０１２８】
これにより、時刻t12において、単位画素５０Ｄにおいては、PD-MEM境界ポテンシャルおよびメモリ部６５のポテンシャルが低くなることで、フォトダイオード６１に蓄積された電荷がメモリ部６５に転送されるとともに、メモリ部６５に保持可能な最大電荷量を超える電荷が、浮遊拡散領域６７に溢れ出すようになる。
【０１２９】
なお、図１２において、駆動信号TRXおよび駆動信号TRMがオンされるタイミングと、電圧VTRG_bの駆動信号TRGが印加されるタイミングは同時とされるが、駆動信号TRXおよび駆動信号TRMがオンされるタイミングより、駆動信号TRGが印加されるタイミングを遅くするようにしてもよい。これにより、メモリ部６５のポテンシャルが十分低く（十分深く）なる前に駆動信号TRGが印加されることで、必要以上の電荷が浮遊拡散領域６７に溢れ出す（転送される）のを避けることができる。
【０１３０】
この状態から、駆動信号TRX（第1転送ゲート６４）がオフされると、時刻t13において、PD-MEM境界ポテンシャルが、時刻t11の状態に戻る。さらに、駆動信号TRG（第２転送ゲート６６）がオフされると、時刻t14において、MEM-FD境界ポテンシャルが、時刻t11の状態に戻る。その後、駆動信号TRM（第３転送ゲート１３１）がオフされると、時刻t15において、メモリ部６５のポテンシャルが、時刻t11の状態に戻る。
【０１３１】
このようにして行われる単位画素５０Ｄにおける動作もまた、図２の単位画素５０における動作と同様の作用効果を奏する。
【０１３２】
［単位画素のさらに他の構成例］
また、例えば図９で説明した単位画素５０Ｂに、ブルーミング防止用のオーバーフローゲートが設けられるようにしてもよい。そのような場合の単位画素５０Ｅは、例えば、図１４に示すように構成される。なお、図１４において、図９における場合と対応する部分には、同一の符号を付してあり、その説明は適宜省略する。
【０１３３】
図１４の単位画素５０Ｅでは、オーバーフローゲート１４１およびｎ型層１４２が新たに設けられている。
【０１３４】
オーバーフローゲート１４１は、露光開始時にそのゲート電極に駆動信号OFGが印加されることで、フォトダイオード６１の電荷をｎ型層１４２に排出する。ｎ型層１４２には、所定の電圧Vddが印加されている。
【０１３５】
単位画素５０Ｅにおけるグローバルシャッタ動作もまた、図２の単位画素５０と同様にして行われ、同様の作用効果を奏する。
【０１３６】
なお、図１４に示す単位画素５０Ｅに設けられたオーバーフローゲート１４１は、図２で説明した単位画素５０、図１０で説明した単位画素５０Ｃ、および、図１１で説明した単位画素５０Ｄに設けられるようにしてももちろんよい。
【０１３７】
［単位画素のさらに他の構成例］
さらに、例えば図９で説明した単位画素５０Ｂから、選択トランジスタ７０を省略するようにしてもよい。そのような場合の単位画素５０Ｆは、図１５に示すように構成される。
【０１３８】
単位画素５０Ｆにおけるグローバルシャッタ動作もまた、図２の単位画素５０と同様にして行われ、同様の作用効果を奏する。
【０１３９】
また、図２で説明した単位画素５０、図１０で説明した単位画素５０Ｃ、図１１で説明した単位画素５０Ｄ、および、図１４で説明した単位画素５０Ｅから、選択トランジスタ７０を省略するようにしてももちろんよい。
【０１４０】
ところで、上述した単位画素５０における電荷転送の動作においては、MEM-FD境界ポテンシャルを、フォトダイオード６１の空乏状態のポテンシャルφPDより低いポテンシャルφTRG_bとするように、第２転送ゲート６６に印加される電圧VTRG_bを設定するようにした。しかしながら、駆動信号TRXがオンされることによって変動するメモリ部６５のポテンシャルの変動量と、駆動信号TRGがオンされることによって変動するMEM-FD境界ポテンシャルの変動量とが一致しない場合、図４において、時刻t3の状態でメモリ部６５に残った電荷量が、駆動信号TRXがオフ時のメモリ部６５の最大電荷量を超えていると、時刻t4の状態で、その分の信号電荷を失ってしまうことになる。
【０１４１】
［単位画素の他の駆動例］
そこで、図１６のタイミングチャートを参照して、メモリ部６５の最大電荷量を超えた分の信号電荷を失わないようにした単位画素５０の駆動例について説明する。
【０１４２】
なお、図１６のタイミングチャートにおいて、時刻T71乃至T73の期間における動作は、図３のタイミングチャートにおける時刻T1乃至T3の期間と同様であるので、その説明は省略する。
【０１４３】
すなわち、時刻T73乃至T74の期間において、全画素一括で、フォトダイオード６１に蓄積された電荷がメモリ部６５および浮遊拡散領域６７に転送される。時刻T73乃至T74の期間においても、まず、駆動信号RST，TRGがオンされることで、メモリ部６５および浮遊拡散領域６７に蓄積されている電荷が初期化（リセット）される。
【０１４４】
その後、時刻t21乃至t25において、第１転送ゲート６４がオンされるとともに、第２転送ゲート６６が、MEM-FD境界ポテンシャルが所定のポテンシャルとなるようにオンされることで、フォトダイオード６１に蓄積された電荷がメモリ部６５および浮遊拡散領域６７に転送されるようになる。
【０１４５】
ここで、図１６のタイミングチャートの時刻t21乃至t25における単位画素５０の動作の詳細について、図１７を参照して説明する。
【０１４６】
図１７は、時刻t21乃至t25それぞれにおける単位画素５０のポテンシャル図を示している。また、図中のTRX，TRG，RSTの文字の下に記載されている四角は、駆動信号TRX，TRG，RSTの状態を示している。黒塗りの四角は、その駆動信号がオンされていることを示し、白抜きの四角は、その駆動信号がオフされていることを示している。また、黒と白の中間の色塗りの四角は、その駆動信号の電圧が、オン時の電圧とオフ時の電圧との間の電圧とされていることを示している。
【０１４７】
なお、図１６，１７において、時刻t21乃至t22の期間の動作は、図３，４における時刻t1乃至t2の期間の動作と同様であるので、その説明は省略する。
【０１４８】
すなわち、時刻t22の状態から、駆動信号TRGとして、電圧VTRG_cのパルスが第２転送ゲート６６に印加される（図１６）。電圧VTRG_cは、MEM-FD境界ポテンシャルを、ポテンシャルφTRG_bより高く、かつ、駆動信号TRXがオフ時のPD-MEM境界ポテンシャルよりも低いポテンシャルφTRG_cとする電圧とされる。
【０１４９】
これにより、時刻t23において、MEM-FD境界ポテンシャルは、ポテンシャルφTRG_bより高く、かつ、駆動信号TRXがオフ時のPD-MEM境界ポテンシャルよりも低いポテンシャルφTRG_cとなる。
【０１５０】
この状態から、駆動信号TRX（第1転送ゲート６４）がオフされると、時刻t24において、PD-MEM境界ポテンシャルおよびメモリ部６５のポテンシャルが、時刻t21の状態に戻る。このとき、単位画素５０において、時刻t23の状態でメモリ部６５に残った電荷量が、駆動信号TRXがオフ時のメモリ部６５の最大電荷量を超えている場合でも、PD-MEM境界ポテンシャルよりも低いポテンシャルφTRG_cとなるメモリ部６５と浮遊拡散領域６７との境界のポテンシャルバリアから、メモリ部６５に保持可能な最大電荷量を超える電荷が、浮遊拡散領域６７に溢れ出すようになる。
【０１５１】
その後、駆動信号TRG（第２転送ゲート６６）がオフされると、時刻t25において、MEM-FD境界ポテンシャルが、時刻t21の状態に戻る。
【０１５２】
以上の動作によれば、駆動信号TRXがオン時にメモリ部６５に残った電荷量が、駆動信号TRXがオフ時のメモリ部６５の最大電荷量を超えている場合でも、その分の信号電荷を失うことを防ぐことができるようになり、ひいては、扱われる電荷量を維持しつつ、動画像に対応したグローバルシャッタ動作を行うことが可能となる。
【０１５３】
以上においては、駆動信号TRGの電圧の制御により、MEM-FD境界ポテンシャルが、PD-MEM境界ポテンシャルよりも低いポテンシャルφTRG_cとなるようにしたが、予め、単位画素の構造を調整することにより、MEM-FD境界ポテンシャルが、PD-MEM境界ポテンシャルよりも低いポテンシャルφTRG_cとなるようにしてもよい。
【０１５４】
［単位画素のさらに他の駆動例］
図１８は、単位画素５０のさらに他の構成例を示すタイミングチャートである。
【０１５５】
なお、図１８のタイミングチャートにおいて、時刻T91乃至T93の期間における動作は、図３のタイミングチャートにおける時刻T1乃至T3の期間と同様であるので、その説明は省略する。
【０１５６】
すなわち、時刻T93乃至T94の期間において、全画素一括で、フォトダイオード６１に蓄積された電荷がメモリ部６５および浮遊拡散領域６７に転送される。時刻T93乃至T94の期間においても、まず、駆動信号RST，TRGがオンされることで、メモリ部６５および浮遊拡散領域６７に蓄積されている電荷が初期化（リセット）される。
【０１５７】
その後、時刻t31乃至t34において、第１転送ゲート６４がオンされることで、フォトダイオード６１に蓄積された電荷がメモリ部６５および浮遊拡散領域６７に転送されるようになる。
【０１５８】
ここで、図１８のタイミングチャートの時刻t31乃至t34における単位画素５０の動作の詳細について、図１９を参照して説明する。
【０１５９】
図１９は、時刻t31乃至t34それぞれにおける単位画素５０のポテンシャル図を示している。また、図中のTRX，TRG，RSTの文字の下に記載されている四角は、駆動信号TRX，TRG，RSTの状態を示している。黒塗りの四角は、その駆動信号がオンされていることを示し、白抜きの四角は、その駆動信号がオフされていることを示している。また、黒と白の中間の色塗りの四角は、その駆動信号の電圧が、オン時の電圧とオフ時の電圧との間の電圧とされていることを示している。
【０１６０】
まず、時刻t31においては、単位画素５０Ｇは、フォトダイオード６１に電荷が蓄積され、メモリ部６５および浮遊拡散領域６７が初期化（リセット）された状態となっている。
【０１６１】
その状態から、駆動信号TRX（第１転送ゲート６４）がオンされるとともに、駆動信号TRGとして、電圧VTRG_dのパルスが第２転送ゲート６６に印加される（図１８）。電圧VTRG_dは、駆動信号TRGがオン時の電圧VTRGよりも低い電圧とされ、図１９に示されるように、MEM-FD境界ポテンシャルを、フォトダイオード６１の空乏状態のポテンシャルφPDより高く、駆動信号TRXがオフ時のPD-MEM境界ポテンシャルよりも低いポテンシャルφTRG_dとされる。
【０１６２】
これにより、時刻t32において、単位画素５０においては、PD-MEM境界ポテンシャルおよびメモリ部６５のポテンシャルが低くなることで、フォトダイオード６１に蓄積された電荷がメモリ部６５に転送されるようになる。
【０１６３】
この状態から、駆動信号TRX（第1転送ゲート６４）がオフされると、時刻t33において、PD-MEM境界ポテンシャルおよびメモリ部６５のポテンシャルが、時刻t31の状態に戻る。このとき、単位画素５０において、時刻t32の状態でメモリ部６５に転送された電荷量が、駆動信号TRXがオフ時のメモリ部６５の最大電荷量を超えている場合でも、PD-MEM境界ポテンシャルよりも低いポテンシャルφTRG_dとなるメモリ部６５と浮遊拡散領域６７との境界部分のポテンシャルバリアから、メモリ部６５に保持可能な最大電荷量を超える電荷が、浮遊拡散領域６７に溢れ出すようになる。
【０１６４】
その後、駆動信号TRG（第２転送ゲート６６）がオフされると、時刻t34において、MEM-FD境界ポテンシャルが、時刻t31の状態に戻る。
【０１６５】
このように、図１８で示される駆動例によれば、図３で示される駆動例と比較して、浮遊拡散領域６７の電圧振幅を大きくすることができるので、単位画素５０の構造を、浮遊拡散領域６７の容量を小さくして、変換効率を高めるようにすることができるようになる。
【０１６６】
［本発明を適用した電子機器の構成例］
なお、本発明は、固体撮像素子への適用に限られるものではない。即ち、本発明は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像素子を用いる複写機など、画像取込部（光電変換部）に固体撮像素子を用いる電子機器全般に対して適用可能である。固体撮像素子は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【０１６７】
図２０は、本発明を適用した電子機器としての、撮像装置の構成例を示すブロック図である。
【０１６８】
図２０の撮像装置６００は、レンズ群などからなる光学部６０１、上述した単位画素５０の各構成が採用される固体撮像素子（撮像デバイス）６０２、およびカメラ信号処理回路であるDSP回路６０３を備える。また、撮像装置６００は、フレームメモリ６０４、表示部６０５、記録部６０６、操作部６０７、および電源部６０８も備える。DSP回路６０３、フレームメモリ６０４、表示部６０５、記録部６０６、操作部６０７および電源部６０８は、バスライン６０９を介して相互に接続されている。
【０１６９】
光学部６０１は、被写体からの入射光（像光）を取り込んで固体撮像素子６０２の撮像面上に結像する。固体撮像素子６０２は、光学部６０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像素子６０２として、上述した実施の形態に係るCMOSイメージセンサ３０等の固体撮像素子、即ちグローバル露光によって歪みのない撮像を実現できる固体撮像素子を用いることができる。
【０１７０】
表示部６０５は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像素子６０２で撮像された動画または静止画を表示する。記録部６０６は、固体撮像素子６０２で撮像された動画または静止画を、ビデオテープやDVD(Digital Versatile Disk)等の記録媒体に記録する。
【０１７１】
操作部６０７は、ユーザによる操作の下に、撮像装置６００が持つ様々な機能について操作指令を発する。電源部６０８は、DSP回路６０３、フレームメモリ６０４、表示部６０５、記録部６０６および操作部６０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
【０１７２】
上述したように、固体撮像素子６０２として、上述した実施の形態に係るCMOSイメージセンサ３０を用いることで、電荷転送時に、電荷保持部としてのメモリ部６５の飽和電荷量を超える電荷は、電荷電圧変換部としての浮遊拡散領域６７に保持されるようになり、扱われる電荷量を維持しつつ、動画像に対応したグローバルシャッタ動作を行うことが可能となるので、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置６００において、撮像画像、特に動画像の高画質化を図ることができる。
【０１７３】
また、上述した実施形態においては、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるCMOSイメージセンサに適用した場合を例に挙げて説明した。しかしながら、本発明はCMOSイメージセンサへの適用に限られるものではなく、画素アレイ部の画素列ごとにカラム処理部を配置してなるカラム方式の固体撮像素子全般に対して適用可能である。
【０１７４】
また、本発明は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像素子（物理量分布検知装置）全般に対して適用可能である。
【０１７５】
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明
の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【０１７６】
３０  CMOSイメージセンサ，  ４１  画素アレイ部，  ４２  垂直駆動部，  ４３  カラム処理部，  ５０  単位画素，  ６１  フォトダイオード，  ６４  第１転送ゲート，  ６５  メモリ部，  ６６  第２転送ゲート，  ６７  浮遊拡散領域，  ６８  リセットトランジスタ，  ７０  選択トランジスタ
【図１】
0005673063.tif 000002
【図２】
0005673063.tif 000003
【図３】
0005673063.tif 000004
【図４】
0005673063.tif 000005
【図５】
0005673063.tif 000006
【図６】
0005673063.tif 000007
【図７】
0005673063.tif 000008
【図８】
0005673063.tif 000009
【図９】
0005673063.tif 000010
【図１０】
0005673063.tif 000011
【図１１】
0005673063.tif 000012
【図１２】
0005673063.tif 000013
【図１３】
0005673063.tif 000014
【図１４】
0005673063.tif 000015
【図１５】
0005673063.tif 000016
【図１６】
0005673063.tif 000017
【図１７】
0005673063.tif 000018
【図１８】
0005673063.tif 000019
【図１９】
0005673063.tif 000020
【図２０】
0005673063.tif 000021