(57)【特許請求の範囲】
【請求項１】
入力信号の波形を、設定されたイコライザ係数に応じて整形するイコライザ回路と、
前記イコライザ回路によって整形された入力信号から、前記入力信号によって表される受信データと前記受信データの判定タイミングを示すクロック信号とを復元するＣＤＲ回路と、
前記イコライザ回路に設定するイコライザ係数を変更する係数調整部と、
前記係数調整部によって前記イコライザ回路に設定されるイコライザ係数が変更されるごとに、前記入力信号の電圧値の変化範囲を含む走査範囲内において、前記走査範囲を分割した複数の電圧値範囲を検出区間として順次に選択することにより前記検出区間を走査する区間走査部と、
前記区間走査部によって前記検出区間として選択される電圧値範囲が変更されるごとに、前記イコライザ回路によって整形された入力信号を前記判定タイミングでサンプリングして得られるサンプリング結果を、前記検出区間で集計する度数集計部と、
前記係数調整部によって前記イコライザ回路に設定される各イコライザ係数について前記区間走査部によって前記検出区間として選択される電圧値範囲ごとに前記度数集計部によって得られる集計結果に基づいて、前記サンプリング結果の出現度数のピーク値を検出するピーク検出部と、
前記ピーク検出部でピーク値が検出された際のイコライザ係数を、前記イコライザ回路に設定して固定するイコライザ係数として特定する係数特定部と、
前記係数特定部によって前記イコライザ回路に設定して固定するイコライザ係数が特定される過程で、前記ピーク検出部によってサンプリング結果の出現度数のピーク値が検出された前記検出区間を示す情報に基づいて、前記イコライザ回路の出力信号の振幅を推定する推定部と、
前記イコライザ回路の出力信号を増幅する可変増幅器と、
前記推定部によって推定された前記イコライザ回路の出力信号の振幅に基づいて、前記可変増幅器の利得を調整する調整部と、
を備えたことを特徴とする受信装置。
【請求項２】
請求項１に記載の受信装置において、
前記入力信号によって表される受信データと既知のデータパターンを持つテスト信号との比較に基づいて、前記係数調整部に前記イコライザ係数の変更を指示する変更制御部と、
を備えたことを特徴とする受信装置。
【請求項３】
請求項１または請求項２に記載の受信装置において、
前記ＣＤＲ回路は、
前記クロック信号に基づいて前記テスト信号を生成するテスト信号生成部を備え、
前記入力信号のサンプリング結果とデータ判定用の閾値との比較結果を用いたクロック復元処理を行った後に、前記テスト信号生成部で生成される前記テスト信号を用いたクロック復元処理を行い、
前記区間走査部は、前記ＣＤＲ回路において前記テスト信号を用いたクロック復元が行われている第１期間に、前記検出区間の走査を行い、
前記度数集計部は、前記第１期間に、前記区間走査部によって走査される前記検出区間での前記サンプリング結果の集計を行う
ことを特徴とする受信装置。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載の受信装置において、
前記区間走査部は、前記度数集計部に対して前記検出区間の上限を示す上限参照電圧値と前記度数集計部に対して前記検出区間の下限を示す下限参照電圧値とを所定の時間ごとに変更することにより前記検出区間を走査し、
前記度数集計部は、
前記サンプリング結果と前記上限参照電圧値とを比較する上限比較器と、
前記サンプリング結果と前記下限参照電圧値とを比較する下限比較器と、
前記上限比較器による比較結果と前記下限比較器による比較結果とに基づいて、前記上限参照電圧値以下であって前記下限参照電圧値以上のサンプリング結果を選択的に計数する範囲内カウンタと、
を備えた
ことを特徴とする受信装置。
【請求項５】
請求項１乃至請求項３のいずれか一項に記載の受信装置において、
前記区間走査部は、前記度数集計部に対して前記検出区間の上限を示す上限参照電圧値と前記度数集計部に対して前記検出区間の下限を示す下限参照電圧値とを所定の時間ごとに変更することにより前記検出区間を走査し、
前記度数集計部は、
前記上限参照電圧値よりも大きい値を持つ前記サンプリング結果の検出と、前記下限参照電圧値よりも小さい値を持つ前記サンプリング結果の検出とを時分割で行う区間外検出器と、
前記区間外検出器によって前記サンプリング結果が検出された度数を計数する区間外カウンタと、
前記区間外カウンタによって得られる計数値に基づいて、前記検出区間の外側に分布するサンプリング結果の出現度数を、前記検出区間内の値を持つサンプリング結果の出現度数を間接的に示す指標として求める指標算出部と、
を備え、
前記ピーク検出部は、前記指標算出部によって得られた前記検出区間の外側に分布するサンプリング結果の出現度数の最小値を検出することにより、前記サンプリング結果の出現度数のピーク値を間接的に検出する
ことを特徴とする受信装置。 
【請求項６】
請求項１乃至請求項３のいずれか一項に記載の受信装置において、
前記区間走査部は、
前記検出区間の上限あるいは下限を示す参照電圧値を所定の時間ごとに、前記検出区間の幅に相当する電圧値ずつ変更することにより前記検出区間を走査し、
前記度数集計部は、
前記サンプリング結果と前記参照電圧値とを比較し、前記参照電圧値が前記検出区間の上限である場合および前記参照電圧値が前記検出区間の下限である場合について、それぞれ前記参照電圧値以上の値を持つサンプリング結果を判別する判別部と、
前記判別部によって判別された前記サンプリング結果を、前記判別部において前記サンプリング結果と比較される参照電圧値が維持されている維持期間ごとに計数するカウンタと、
前記維持期間ごとに前記カウンタの計数結果によって更新されるメモリと、
前記カウンタによって新たな維持期間に対応して得られた計数結果と前記メモリに保持された前の維持期間に対応する計数結果との差分に基づいて、前記前の維持期間に対応する参照電圧値と前記新たな維持期間に対応する参照電圧値とで示される検出区間に含まれるサンプリング結果の出現度数を算出する度数算出部と、
を備えた
ことを特徴とする受信装置。 
【請求項７】
請求項１乃至請求項３のいずれか一項に記載の受信装置において、
前記区間走査部は、
前記検出区間の上限を示す参照電圧を所定の計数期間ごとに、前記検出区間の幅に相当する電圧ずつ変更することにより前記検出区間を走査し、
前記度数集計部は、
前記参照電圧と前記入力信号のサンプリング結果とを比較する比較器と、
前記比較器により前記参照電圧以上であると判定された前記サンプリング結果の数を計数する上側カウンタと、
前記比較器により前記参照電圧未満であると判定された前記サンプリング結果の数を計数する下側カウンタと、
前記計数期間が経過するごとに、前記下側カウンタの計数結果を保持するとともに、直前の計数期間において前記下側カウンタによって得られた計数結果を出力するメモリと、
現計数期間について前記上側カウンタによって得られた計数結果と前記メモリから出力される直前の計数期間において前記下側カウンタによって得られた計数結果との和を前記現計数期間に対応する検出区間の外側に分布するサンプリング結果の出現度数として算出する加算器とを有する
ことを特徴とする受信装置。 
【請求項８】
請求項１乃至請求項３のいずれか一項に記載の受信装置において、
前記区間走査部は、
前記検出区間の上限を示す参照電圧を所定の計数期間ごとに、前記検出区間の幅に相当する電圧ずつ変更することにより前記検出区間を走査し、
前記度数集計部は、
前記参照電圧と前記入力信号のサンプリング結果とを比較する比較器と、
前記比較器により前記参照電圧より大きいと判定された前記サンプリング結果の数を計数する上側カウンタと、
前記計数期間が経過するごとに、前記計数期間におけるサンプリングで得られる総サンプル数と前記上側カウンタの計数結果との差を算出する減算器と、
前記計数期間が経過するごとに、前記減算器によって得られる減算結果を保持するとともに、直前の計数期間において前記減算器によって得られた減算結果を出力するメモリと、
現計数期間について前記上側カウンタによって得られた計数結果と前記メモリから出力される直前の計数期間において前記減算器によって得られた減算結果との和を前記現計数期間に対応する検出区間の外側に分布するサンプリング結果の出現度数として算出する加算器とを有する
ことを特徴とする受信装置。
【請求項９】
請求項１乃至請求項３のいずれか一項に記載の受信装置において、
前記区間走査部は、
前記検出区間の上限を示す参照電圧を所定の計数期間ごとに、前記検出区間の幅に相当する電圧ずつ変更することにより前記検出区間を走査し、
前記度数集計部は、
前記参照電圧と前記入力信号のサンプリング結果とを比較する比較器と、
前記比較器により前記参照電圧より大きいと判定された前記サンプリング結果の数を計数する上側カウンタと、
前記計数期間が経過するごとに、前記上側カウンタの計数結果を保持するとともに、直前の計数期間において前記上側カウンタによって得られた計数結果を出力するメモリと、
現計数期間について前記上側カウンタによって得られた計数結果と前記メモリから出力される直前の計数期間において前記上側カウンタによって得られた計数結果との差分を前記現計数期間に対応する検出区間内の値を持つサンプリング結果の出現度数を算出する減算器とを有する
ことを特徴とする受信装置。
【請求項１０】
請求項１乃至請求項９のいずれか一項に記載の受信装置において、
前記係数調整部は、前記イコライザ回路に設定することが可能なイコライザ係数を順次に生成して、前記区間走査部によって前記検出区間が前記走査範囲を走査される期間にわたって維持し、
前記ピーク検出部は、
検出したピーク値を保持するピーク値保持部と、
前記度数集計部による集計結果が前記ピーク値保持部に保持されたピーク値よりも大きいときに、前記集計結果を用いて前記ピーク値保持部を更新するピーク更新部と、
を備え、
前記係数特定部は、
最適のイコライザ係数を保持するための係数保持部と、
前記ピーク更新部によって前記ピーク値保持部が更新されたときに、前記係数調整部によって前記イコライザ回路に設定されているイコライザ係数を用いて前記係数保持部を更新する係数更新部と、
を備えた
ことを特徴とする受信装置。
【請求項１１】
請求項１乃至請求項１０のいずれか一項に記載の受信装置において、
前記イコライザ回路は、
複数のキャパシタを含む可変容量キャパシタと複数の抵抗素子を含む可変抵抗器との少なくとも一方と、
イコライザ係数に対応する制御信号に応じて、前記可変容量キャパシタの容量値と前記可変抵抗器の抵抗値との少なくとも一方を変更する構成変更部と、
を備え、
前記係数調整部は、
前記イコライザ回路に備えられている前記可変容量キャパシタで実現可能な全ての容量値と前記可変抵抗器で実現可能な全ての抵抗値との少なくとも一方に対応する制御信号を順次に生成する制御信号生成部と、
を備えた
ことを特徴とする受信装置。
【請求項１２】
請求項１乃至請求項１１のいずれか一項に記載の受信装置において、
前記推定部は、
前記入力信号が差動信号である場合に、
前記イコライザ回路の出力信号を前記判定タイミングでサンプリングして得られるサンプリング結果の出現度数のピーク値が検出された前記検出区間の上限または下限の電圧を示す値の絶対値を前記イコライザ回路の出力信号の振幅の推定値とする
ことを特徴とする受信装置。
【請求項１３】
請求項１乃至請求項１１のいずれか一項に記載の受信装置において、
前記推定部は、
前記入力信号がシングルエンド信号である場合に、
前記イコライザ回路の出力信号を前記判定タイミングでサンプリングして得られるサンプリング結果の出現度数のピーク値が検出された前記検出区間に対応する第１電圧を特定する第１特定部と、
前記イコライザ回路の出力信号を前記判定タイミングとは異なる境界タイミングでサンプリングして得られるサンプリング結果の出現度数のピーク値が検出された前記検出区間に対応する第２電圧を特定する第２特定部と、
前記第１電圧と前記第２電圧との差分に基づいて前記イコライザ回路の出力信号の振幅の推定値を算出する算出部とを有する
ことを特徴とする受信装置。
【請求項１４】
請求項１２または請求項１３に記載の受信装置において、
前記調整部は、
前記イコライザ回路の出力信号の振幅の推定値がデータ判定用の閾値を下回ったときに、前記イコライザ回路の出力を前記可変増幅器に導入する導入部を有し、
前記可変増幅器によって増幅された前記イコライザ回路の出力信号の振幅が前記閾値を上回るように前記可変増幅器の利得を調整する
ことを特徴とする受信装置。
【請求項１５】
イコライザ回路によって整形された入力信号を所定の判定タイミングでサンプリングし、
前記サンプリング結果を、前記入力信号の電圧値の変化範囲を含む走査範囲内において前記走査範囲を分割した複数の電圧値範囲を順次に選択することにより走査される検出区間で集計する処理を、
前記イコライザ回路に設定する各イコライザ係数について前記検出区間として選択する電圧値範囲を変更するごとに行い、
前記イコライザ回路に設定される各イコライザ係数について前記検出区間として選択される電圧値範囲ごとに前記集計処理で得られる集計結果に基づいて、前記サンプリング結果の出現度数のピーク値を検出し、
ピーク値が検出された際のイコライザ係数を、前記イコライザ回路に設定して固定するイコライザ係数として特定し、
前記イコライザ回路に設定して固定するイコライザ係数が特定される過程で、サンプリング結果の出現度数のピーク値が検出された前記検出区間を示す情報に基づいて、前記イコライザ回路の出力信号の振幅を推定し、
推定された前記イコライザ回路の出力信号の振幅に基づいて、前記イコライザ回路の出力信号を増幅する可変増幅器の利得を調整する
ことを特徴とする受信方法。
【請求項１６】
請求項１５に記載の受信方法において、
前記イコライザ係数を変更するごとに、前記サンプリング結果に基づいて復元される受信データと、既知のデータパターンを有するテスト信号とを照合し、
一致しない場合に、前記各検出区間で前記サンプリング結果を集計する処理をスキップする
ことを特徴とする受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路チップ内やチップ間などを接続する高速インタフェースに備えられる適応等化器を備えた受信装置および受信方法に関する。
【背景技術】
【０００２】
集積回路チップ内やボード内のチップ間および異なるボードに搭載されたチップ間を接続するための高速インタフェースの規格として、様々な高速インタフェースが普及している。このような高速インタフェースの例としては、Serial−ATA(Advanced Technology Attachment)、PCI(Peripheral Component Interconnect)‐Express、USB3.0および10Gbit−Ethernet(登録商標)などが挙げられる。
【０００３】
上述したような高速インタフェースに備えられる受信装置には、伝送路での減衰によって劣化した受信信号波形を整形する機能が備えられている。波形整形機能は、アナログ／デジタル変換部の後段に配置されたデジタルイコライザによって、あるいは、伝送路を介して入力されたアナログ信号を適応等化器に通すことで実現される（特許文献１，２参照）。
【０００４】
図４５に、適応等化器を備えた従来の受信装置の構成例を示す。また、図４６に、従来の適応等化器調整処理を説明する図を示す。
【０００５】
従来の適応等化器を備えた受信装置では、伝送線路を通過して高周波成分が減衰した入力信号の高周波成分を適応等化器(イコライザ)４０１によって強調することにより、入力信号の波形が補正される。この補正された信号は、ＣＤＲ(Clock and Data Recovery)回路４０２とＡＤＣ(Analog digital converter)４０３に入力される。ＣＤＲ回路４０２は、イコライザ４０１を介して受け取った入力信号と受信装置の内部クロックとの位相関係を調節し、受信データの論理値を判定する判定タイミングを示すクロック信号と、正しく判定した信号を受信データとして出力する。一方、ＡＤＣ４０３は、上述したクロック信号に同期してイコライザ４０１の出力をサンプリングして量子化し、量子化結果を分散計算回路４０４に渡す。この分散計算回路４０４は、ＡＤＣ４０３から受け取った量子化結果を集計することにより、図４６に示したような信号電圧値の分布を取得し、この分布の分散値を算出する。得られた分散値に基づいて、イコライザ４０１に設定するＥＱ係数を制御する。例えば、分散計算回路４０４は、制御ユニットからのスタート信号ＳＴに応じて、ＥＱ係数を変化させながら上述した分散値の変化を監視し、分散値が最小となるようなＥＱ係数を探索する。また、分散計算回路４０４は、エンドフラグＥＮＤ−Ｆを出力することによって、探索の完了をユニット制御部に通知する。探索の完了後は、探索で特定された最適なＥＱ係数が、イコライザ４０１に固定的に設定され、イコライザ４０１による高周波成分の強調量が最適に調整される(特許文献３参照)。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表２００５−５１７３２５号公報
【特許文献２】特開２００７−３２５２６３号公報
【特許文献３】特開平６−１０３６９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、上述した従来の受信装置では、イコライザ４０１の出力電圧値を複数ビットのデジタルデータに変換するために、複数個の比較器を備えたＡＤＣ４０３が備えられている。そして、ＡＤＣ４０３に備えられたこれらの比較器にイコライザ４０１の出力とＣＤＲ回路４０２で生成されたクロック信号を分配するのに必要な電流量を確保するために、従来の受信装置では、バッファが設けられる。また、分散計算回路４０４には、信号電圧値の分布を集計し、その分散を計算するための複雑な演算回路が備えられる。このように、従来の受信装置では、適応等化器に設定するＥＱ係数の制御に多くの比較器やバッファおよび演算回路を備えているため、これらの比較器や演算回路により、多くの電力が消費されてしまう。
【０００８】
本件開示の装置は、適応等化器へのＥＱ係数の設定を簡易な制御回路によって実現可能な受信装置および受信方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述した目的は、以下に開示する受信装置および受信方法によって達成することができる。
【００１０】
一つの観点による受信装置は、入力信号の波形を、設定されたイコライザ係数に応じて整形するイコライザ回路と、イコライザ回路によって整形された入力信号から、入力信号によって表される受信データと受信データの判定タイミングを示すクロック信号とを復元するＣＤＲ回路と、イコライザ回路に設定するイコライザ係数を変更する係数調整部と、係数調整部によってイコライザ回路に設定されるイコライザ係数が変更されるごとに、入力信号の電圧値の変化範囲を含む走査範囲内において、走査範囲を分割した複数の電圧値範囲を検出区間として順次に選択することにより検出区間を走査する区間走査部と、区間走査部によって検出区間として選択される電圧値範囲が変更されるごとに、イコライザ回路によって整形された入力信号を判定タイミングでサンプリングして得られるサンプリング結果を、検出区間で集計する度数集計部と、係数調整部によってイコライザ回路に設定される各イコライザ係数について区間走査部によって検出区間として選択される電圧値範囲ごとに度数集計部によって得られる集計結果に基づいて、サンプリング結果の出現度数のピーク値を検出するピーク検出部と、ピーク検出部でピーク値が検出された際のイコライザ係数を、イコライザ回路に設定して固定するイコライザ係数として特定する係数特定部と、係数特定部によってイコライザ回路に設定して固定するイコライザ係数が特定される過程で、ピーク検出部によってサンプリング結果の出現度数のピーク値が検出された検出区間を示す情報に基づいて、イコライザ回路の出力信号の振幅を推定する推定部と、イコライザ回路の出力信号を増幅する可変増幅器と、推定部によって推定されたイコライザ回路の出力信号の振幅に基づいて、可変増幅器の利得を調整する調整部とを備える。
【００１１】
また、別の観点による受信方法は、イコライザ回路によって整形された入力信号を所定の判定タイミングでサンプリングし、サンプリング結果を、入力信号の電圧値の変化範囲を含む走査範囲内において走査範囲を分割した複数の電圧値範囲を順次に選択することにより走査される検出区間で集計する処理を、イコライザ回路に設定する各イコライザ係数について検出区間として選択する電圧値範囲を変更するごとに行い、イコライザ回路に設定される各イコライザ係数について検出区間として選択される電圧値範囲ごとに集計処理で得られる集計結果に基づいて、サンプリング結果の出現度数のピーク値を検出し、ピーク値が検出された際のイコライザ係数を、イコライザ回路に設定して固定するイコライザ係数として特定し、イコライザ回路に設定して固定するイコライザ係数が特定される過程で、サンプリング結果の出現度数のピーク値が検出された検出区間を示す情報に基づいて、イコライザ回路の出力信号の振幅を推定し、推定されたイコライザ回路の出力信号の振幅に基づいて、イコライザ回路の出力信号を増幅する可変増幅器の利得を調整する。
【発明の効果】
【００１２】
本件開示の装置によれば、受信装置に備えられる適応等化器へのＥＱ係数の設定を簡易な制御回路によって実現可能である。
【図面の簡単な説明】
【００１３】
【図１】受信装置の一実施形態を示す図である。
【図２】検出区間ごとの集計を説明する図(その１)である。
【図３】検出区間ごとの集計を説明する図(その２)である。
【図４】受信装置の別実施形態を示す図である。
【図５】参照電圧発生器の一実施形態を示す図である。
【図６】イコライザの一実施形態を示す図である。
【図７】最適係数探索動作を表す流れ図である。
【図８】最適係数探索動作を説明するタイミング図である。
【図９】度数集計部の別実施形態を示す図である。
【図１０】度数集計部の動作を表す流れ図である。
【図１１】度数集計動作を説明するタイミング図である。
【図１２】度数集計動作を説明する図である。
【図１３】最適係数探索動作を表す流れ図である。
【図１４】度数集計部の別実施形態を示す図である。
【図１５】度数集計部の動作を表す流れ図である。
【図１６】度数集計動作を説明する図である。
【図１７】係数探索動作を説明するタイミング図である。
【図１８】受信装置の別実施形態を示す図である。
【図１９】受信装置の別実施形態を示す図である。
【図２０】適応等化動作を説明するシーケンス図である。
【図２１】適応等化動作を表す流れ図である。
【図２２】テスト信号検出部およびテスト信号生成部の一実施形態を示す図である。
【図２３】テスト信号検出動作を表す流れ図である。
【図２４】係数探索ロジック部の一実施形態を示す図である。
【図２５】係数探索動作を説明するタイミング図(その１)である。
【図２６】係数探索動作を説明するタイミング図(その２)である。
【図２７】係数探索動作を説明するタイミング図(その３)である。
【図２８】度数集計部の別実施形態を示す図である。
【図２９】度数集計処理を説明する図である。
【図３０】度数集計部の動作を表す流れ図である。
【図３１】度数集計動作を説明するタイミング図である。
【図３２】度数集計部の別実施形態を示す図である。
【図３３】度数集計部の動作を表す流れ図である。
【図３４】度数集計部の別実施形態を示す図である。
【図３５】度数集計処理を説明する図である。
【図３６】度数集計部の動作を表す流れ図である。
【図３７】度数集計動作を説明するタイミング図である。
【図３８】受信装置の別実施形態を示す図である。
【図３９】イコライザ制御回路の別実施形態を示す図である。
【図４０】振幅推定動作を説明するタイミング図である。
【図４１】シングルエンド信号の振幅推定を説明する図である。
【図４２】推定部の別実施形態を示す図である。
【図４３】振幅推定動作を表す流れ図である。
【図４４】振幅推定動作を説明するタイミング図である。
【図４５】適応等化器を備えた従来の受信装置の構成例を示す図である。
【図４６】従来の適応等化器調整処理を説明する図である。
【発明を実施するための形態】
【００１４】
以下、図面に基づいて、本発明の実施形態について詳細に説明する。
(一つの実施形態)
図１に、受信装置の一実施形態を示す。
【００１５】
図１に示した通信用ＬＳＩは、受信装置１０１と制御ユニット１０２とを備えている。制御ユニット１０２は、受信装置１０１および図示しない送信装置を制御する。受信装置１０１は、イコライザ１０３とＣＤＲ回路１０４とイコライザ制御回路１１０とを備えている。この受信装置１０１への入力信号は、イコライザ１０３によって波形整形処理を受けた後に、ＣＤＲ回路１０４に入力される。ＣＤＲ回路１０４では、波形整形後の入力信号から受信データを抽出する処理が行われる。そして、ＣＤＲ回路１０４によって抽出された受信データは、制御ユニット１０２に渡される。
【００１６】
イコライザ制御回路１１０において、度数集計部１１３は、ＣＤＲ回路１０４から受信データの判定に用いられた判定タイミングを示すクロック信号を受け取り、このクロック信号に同期して、イコライザ１０３の出力信号をサンプリングする。また、度数集計部１１３は、このサンプリング処理で得られたサンプル値のうち、区間走査部１１４によって指定された電圧値の範囲に相当する検出区間内の電圧値を持つものを検出し、検出したサンプル値の出現度数を集計する。
【００１７】
区間走査部１１４は、タイミング制御部１１８からの指示に従って、度数集計部１１３による集計対象となるサンプル値の範囲を示す検出区間を、例えば、入力信号の最大の振幅値に対応する範囲で走査する。また、係数調整部１１６は、タイミング制御部１１８からの指示に従って、イコライザ１０３に設定可能な全てのイコライザ係数(ＥＱ係数)を順次に出力し、イコライザ１０３に設定する。
【００１８】
図１に示したピーク検出部１１５は、上述した区間走査部１１４による検出区間の走査および係数調整部１１６によるＥＱ係数の変更に応じて度数集計部１１３から出力される集計結果の変化を監視する。そして、ピーク検出部１１５は、例えば、上述した検出区間の走査およびＥＱ係数の変更を通じて、最大の集計結果を検出する。これにより、上述した検出区間の走査およびＥＱ係数の変更に対応する集計結果の変動における最大のピークを検出することができる。
【００１９】
このようにしてピーク検出部１１５によって最大のピークが検出されたときに、係数特定部１１７は、その時点で係数調整部１１６によってイコライザ１０３に設定されていたＥＱ係数を最適係数として特定する。
【００２０】
ここで、イコライザによる波形整形の達成の程度と走査範囲内の各検出区間において、度数集計部１１３で得られる集計結果との関係について説明する。
【００２１】
図２に、検出区間ごとの集計を説明する図(その１)を、また、図３に、検出区間ごとの集計を説明する図(その２)を示す。図２、図３において、ｉ番目の検出区間Ｄ(ｉ)の上限参照電圧および下限参照電圧をそれぞれ符号ＲｅｆＨ(ｉ)，ＲｅｆＬ(ｉ)を付して示した。同様に、ｉ＋１番目の検出区間Ｄ(ｉ＋１)の上限参照電圧および下限参照電圧をそれぞれ符号ＲｅｆＨ(ｉ＋１)，ＲｅｆＬ(ｉ＋１)を付して示した。なお、隣接する検出区間では、直前の検出区間の下限参照電圧と次の検出区間の上限参照電圧とは一致しているので、図２、図３においては、符号ＲｅｆＬ(ｉ)／ＲｅｆＨ(ｉ＋１)のように示している。
【００２２】
図２に示したアイダイヤグラムでは、判定タイミングにおけるサンプリングで得られるサンプル値は、ほぼ、検出区間Ｄ(ｉ)に収束しており、入力信号についての波形整形の達成度は高いといえる。このような場合に、図２において、アイダイヤグラムの右側に示すヒストグラムのように、各検出区間で検出されるサンプル値の出現度数分布は鋭く高いピークを持つ。
【００２３】
これに対して、図３に示したアイダイヤグラムでは、判定タイミングにおけるサンプリングで得られるサンプル値は、走査範囲の全体に拡散して分布している。このようなアイダイヤグラムが見られる場合は、入力信号についての波形整形の達成度は高いとはいえない。この場合に、各検出区間で検出されるサンプル値の出現度数分布は、図３において、アイダイヤグラムの右側に示したヒストグラムのように緩やかに変化しており、そのピーク値は図２に示したヒストグラムに比べて明らかに小さい。
【００２４】
このように、判定タイミングにおけるサンプリング結果について求めた度数分布のピークの高さは、入力信号についての波形整形の達成度と高い相関を持っている。したがって、従来の技術における度数分布の分散の代わりに、度数分布のピーク値を最適なＥＱ係数を探索する際の指標として用いることができる。
【００２５】
そして、判定タイミングにおけるサンプリング結果について求めた度数分布のピーク値を指標として用いることにより、度数分布の分散を求める場合よりも、イコライザ制御回路１１０の構成を簡略化することができる。
【００２６】
以下、上述した度数分布のピーク値に基づいて、イコライザ１０３に設定するＥＱ係数を最適化する方法について説明する。
(別の実施形態)
図４に、受信装置の別実施形態を示す。なお、図４に示した構成要素のうち、図１に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。
【００２７】
図４に示した度数集計部１１３は、２つの比較器２１１，２１２とアンドゲート２１３とカウンタ２１４とを備えている。上述した２つの比較器２１１，２１２は、ＣＤＲ回路１０４から受け取ったクロック信号に同期して、イコライザ１０３の出力をサンプリングする。そして、比較器２１１は、区間走査部１１４から指定された上限参照電圧値ＲｅｆＨとサンプリングで得られたサンプル値Ｖとを比較し、サンプル値Ｖが上限参照電圧値ＲｅｆＨ以下である場合に論理「Ｈ」を出力する。一方、比較器２１２は、区間走査部１１４から指定された下限参照電圧値ＲｅｆＬとサンプル値Ｖとを比較し、サンプル値Ｖが下限参照電圧値ＲｅｆＬ以上である場合に論理「Ｈ」を出力する。つまり、比較器２１１は、サンプリング結果と上限参照電圧値とを比較する上限比較器の一例である。また、比較器２１２は、サンプリング結果と下限参照電圧値とを比較する下限比較器の一例である。
【００２８】
この２つの比較器２１１，２１２の出力は、アンドゲート２１３を介してカウンタ２１４に入力される。これにより、上限参照電圧値ＲｅｆＨと下限参照電圧値ＲｅｆＬとで示される検出範囲内の電圧値を持つサンプリング結果の出現度数Ｎを計数することができる。つまり、このカウンタ２１４は、上限参照電圧値と下限参照電圧値とで示される検出区間内のサンプリング結果を選択的に計数する範囲内カウンタの一例である。なお、このカウンタ２１４には、タイミング制御部１１８から度数計数用のクロック信号が入力されている。また、比較器２１１，２１２の出力論理に応じて、アンドゲート２１３に負論理で入力することもできる。
【００２９】
また、図４に示した区間走査部１１４は、参照電圧発生器２１５と参照電圧設定カウンタ２１６とを備えている。参照電圧発生器２１５は、例えば、参照電圧設定カウンタ２１６の計数値で示されるＲｅｆ制御信号Ｃｒに対応する上限参照電圧値ＲｅｆＨおよび下限参照電圧値ＲｅｆＬを出力する。
【００３０】
図５に、参照電圧発生器の一実施形態を示す。なお、図５(ａ)に、参照電圧発生器の構成の一例を示した。また、図５(ｂ)に、Ｒｅｆ制御信号Ｃｒと参照電圧発生器における制御例を説明する図を示した。
【００３１】
図５(ａ)に示した参照電圧発生器２１５では、所定の電圧Ｖｄｄと接地電位との間を接続する直列接続された抵抗素子ｒ０〜ｒ６の接続点ｐ０〜ｐ５のうち、接続点ｐ０〜ｐ４は、ＳＨ(ｉ)(ｉ＝１〜５)を介して出力端子ＲｅｆＨに接続されている。また、接続点ｐ１〜ｐ５は、スイッチＳＬ(ｉ)(ｉ＝１〜５)を介して出力端子ＲｅｆＬに接続されている。そして、Ｒｅｆ制御信号Ｃｒの入力に応じて、対応するｉ番目の対のスイッチＳＬ(ｉ)，ＳＨ(ｉ)を選択的にＯＮとされる。これにより、接続点ｐｉに対応する電位と接続点ｐｉ−１に対応する電位とが、それぞれ下限参照電圧値ＲｅｆＬおよび上限参照電圧値ＲｅｆＨとして出力される。
【００３２】
このようにして、Ｒｅｆ制御信号Ｃｒで示される検出区間Ｄ(ｉ)に対応する上限参照電圧ＲｅｆＨ(ｉ)および下限参照電圧値ＲｅｆＬ(ｉ)を生成し、上述した２つの比較器２１１，２１２に入力することができる。なお、図５(ａ)，(ｂ)に示した例では、接続点ｐ０に現れる電位と接続点ｐ５に現れる電位との間を５分割し、抵抗素子ｒ０〜ｒ５による電圧降下分を各検出区間に対応付けている。走査範囲内を分割する検出区間の数は、図５に示した例に限られず、更に多くの検出区間に分割することもできる。
【００３３】
また、図４に示したピーク検出部１１５は、ピーク値保持部２１７と比較器２１８とを備えている。ピーク値保持部２１７には、上述したカウンタ２１４による計数値が入力されている。そして、比較器２１８は、ピーク値保持部２１７に保持されているそれまでのピーク値よりもカウンタ２１４から新たに出力された計数値が大きい場合に、ピーク値保持部２１７に更新を指示する。これにより、ピーク値保持部２１７に最大のピーク値を保持させることができる。このように、比較器２１８の出力に基づいて、ピーク保持部２１７にカウンタ２１４による計数値を設定する構成は、ピーク保持部２１７の更新を行うピーク更新部の一例である。
【００３４】
一方、図４に示した係数特定部１１７に備えられた係数保持部２１９には、係数調整部１１６の一例であるＥＱ制御信号設定カウンタ２２０から出力されるＥＱ制御信号Ｃｅが入力されている。そして、この係数保持部２１９は、上述した比較器２１８がピーク値保持部２１７を更新するタイミングで、入力されているＥＱ制御信号Ｃｅを保持することにより、検出された最大のピーク値に対応するＥＱ制御信号Ｃｅを保持する。つまり、係数保持部２１９を比較器２１８の出力に基づいて更新する構成は、上述したピーク保持部２１７の更新に応じて係数保持部２１９を更新する係数更新部の一例である。
【００３５】
ここで、ＥＱ制御信号Ｃｅは、イコライザ１０３に設定するイコライザ係数に対応するものである。例えば、イコライザ１０３に備えられている可変容量キャパシタや可変抵抗の設定情報を、ＥＱ制御信号Ｃｅとして用いることができる。
【００３６】
図６に、イコライザの一実施形態を示す。なお、図６(ａ)に示したイコライザの構成例では、３つのキャパシタＣ０，Ｃ１，Ｃ２を備えた可変キャパシタの容量をＥＱ制御信号Ｃｅに応じて対応するスイッチを制御している。また、図６(ｂ)に、３ビットのＥＱ制御信号Ｃｅと各キャパシタの対応関係の例を示した。
【００３７】
図６に示した例では、ＥＱ制御信号設定カウンタ２２０の計数値０〜７に相当するＥＱ制御信号Ｃｅに応じて、対応するキャパシタを選択的にイコライザ１０３による波形整形操作に寄与させることにより、ＥＱ係数の設定が行われている。なお、イコライザ１０３に備えられる可変容量キャパシタは、３個以上のキャパシタと対応するスイッチとを２つのトランジスタ間に並列に接続した構成を含むこともできる。また、イコライザ１０３は、可変抵抗を備えることもできる。いずれの場合も、ＥＱ制御信号Ｃｅに応じて、対応するスイッチを操作し、指定されたキャパシタおよび抵抗素子をイコライザ１０３の機能に寄与させ、ＥＱ制御信号Ｃｅに対応するＥＱ係数を設定することができる。つまり、図６に示したイコライザの例では、各キャパシタＣ０，Ｃ１，Ｃ２に対応する３つのスイッチＳＷ０〜ＳＷ２のＯＮ／ＯＦＦを切り替える回路は、構成変更部の一例である。
【００３８】
次に、ＥＱ制御信号設定カウンタ２２０によってＥＱ制御信号Ｃｅを総当りで発生させながら、参照電圧設定カウンタ２１６によって検出区間を走査させ、最適なＥＱ係数に対応するＥＱ制御信号Ｃｅを探索する方法について説明する。
【００３９】
図７に、最適係数探索動作を表す流れ図を示す。また、図８に、最適係数探索動作を説明するタイミング図を示す。以下の説明では、最適係数探索処理を、イコライザ調整用のトレーニングに用いられるテスト信号が入力されている間に行う例を示す。ただし、トレーニングに用いられるテスト信号でない通常動作時のデータ信号でも、同様の処理を行うことができることは言うまでもない。
【００４０】
テスト信号の入力に先立って、図１に示した制御ユニット１０２からスタート信号ＳＴが送出される。そして、このスタート信号ＳＴに応じて、受信装置１０１のイコライザ制御回路１１０に備えられたタイミング制御部１１８は、ピーク値保持部２１７および係数保持部２１９をクリアする(ステップ３０１，３０２)。これにより、ピーク値保持部２１７には、ピーク値Ｎｐの初期値「０」が保持される。次いで、タイミング制御部１１８は、ＥＱ制御信号ＣｅおよびＲｅｆ制御信号Ｃｒにそれぞれ初期値を設定する(ステップ３０３，３０４)。例えば、タイミング制御部１１８は、ＥＱ制御信号設定カウンタ２２０をリセットして、ＥＱ制御信号Ｃｅに初期値［０００］を設定することができる。そして、このＥＱ制御信号Ｃｅに応じて、イコライザ１０３の可変容量キャパシタの設定が行われる(図６参照)。また、タイミング制御部１１８は、参照電圧設定カウンタ２１６の計数値に初期値［００１］を設定して、走査範囲を分割した検出区間のうち最も高い電圧値の範囲に対応する値をＲｅｆ制御信号Ｃｒに設定することができる。そして、このＲｅｆ制御信号Ｃｒの入力に応じて、参照電圧発生器２１５により、上述した検出区間に対応する下限参照電圧ＲｅｆＬと上限参照電圧ＲｅｆＨとが生成され、それぞれ比較器２１１，２１２に入力される。なお、図８に、上述したようにして、スタート信号ＳＴの入力に応じて、ＥＱ制御信号ＣｅおよびＲｅｆ制御信号Ｃｒにそれぞれ初期値［０００］と初期値［００１］が設定された様子を示した。
【００４１】
その後、タイミング制御部１１８は、図４に示したカウンタ２１４に度数計数用のクロック信号の入力を開始する。これに応じて、このカウンタ２１４により、上述したＲｅｆ制御信号Ｃｒで示される検出区間内のサンプル値についての出現度数Ｎの計数が開始される(ステップ３０５)。そして、所定の計数期間Ｔが経過したときに、タイミング制御部１１８からの指示に応じて、ピーク検出部１１５の比較器２１８は、上述したカウンタ２１４で得られた出現度数Ｎとピーク保持部２１７に保持されたピーク値Ｎｐとの比較が行われる(ステップ３０６)。
【００４２】
出現度数Ｎがピーク値Ｎｐよりも大きい場合に(ステップ３０６の肯定判定)、比較器２１８による比較結果に応じて、ピーク値保持部２１７と係数保持部２１９が更新される(ステップ３０７)。例えば、図８において、符号Ｔ０１を付して示した計数期間では、この期間の初めにピーク値Ｎｐがクリアされている。したがって、ステップ３０６の肯定判定となり、この計数期間Ｔ０１の終わりにおけるカウンタ２１４の計数値で示される出現度数Ｎ「２０」を、ピーク値保持部２１７は、新たなピーク値Ｎｐとして保持する。また、このとき、係数保持部２１９は、この時点でイコライザ１０３の設定に用いられているＥＱ制御信号Ｃｅ［０００］を保持する。なお、図８および以降の説明では、ＥＱ制御信号ＣｅとＲｅｆ制御信号Ｃｒとの組み合わせで示される各期間を、符号Ｔに、ＥＱ制御信号Ｃｅに対応する番号０〜７とＲｅｆ制御信号Ｃｒに対応する番号１〜５を組み合わせた添え字を付して示す。
【００４３】
一方、出現度数Ｎがピーク値Ｎｐ以下である場合には(ステップ３０６の否定判定)、上述したステップ３０７はスキップされる。この場合は、ピーク値保持部２１７および係数保持部２１９の内容はそのまま維持される。
【００４４】
その後、タイミング制御部１１８は、例えば、参照電圧設定カウンタ２１６の計数値と走査範囲に設けられた全ての検出区間の数とを比較する。そして、計数値が検出区間の数よりも小さい場合に走査範囲についての計数が未完であると判断する(ステップ３０８の否定判定)。この場合に、タイミング制御部１１８は、例えば、参照電圧設定カウンタ２１６をインクリメントしてＲｅｆ制御信号Ｃｒを更新する(ステップ３０９)。その後、ステップ３０５に戻って、新たな検出区間についての処理を開始する。
【００４５】
そして、ステップ３０５からステップ３０９を繰り返して、各検出区間について処理を行い、走査範囲内の全ての検出区間についての処理が完了したときに(ステップ３０８の肯定判定)、タイミング制御部１１８は、ステップ３１０に進む。ステップ３１０において、タイミング制御部１１８は、例えば、ＥＱ制御信号設定カウンタ２２０の計数値がＥＱ制御信号Ｃｅで表される最大の数よりも小さい場合に、未処理のＥＱ制御信号Ｃｅがあると判断する(ステップ３１０の否定判定)。
【００４６】
この場合に、タイミング制御部１１８は、例えば、ＥＱ制御信号設定カウンタ２２０をインクリメントしてＥＱ制御信号Ｃｅを更新する(ステップ３１１)。次いで、ステップ３０４に戻って、新たなＥＱ制御信号Ｃｅについての処理を開始する。このように、ステップ３０４からステップ３１０を繰り返して、各ＥＱ制御信号Ｃｅについて検出区間を走査範囲に亘って走査しつつ上述した最適係数の探索処理を行う。
【００４７】
図８に示した例では、計数期間Ｔ０２でピーク値保持部２１７が更新された後は、次のＥＱ制御信号Ｃｅ［００１］に対応する計数期間Ｔ１１までピーク値Ｎｐが維持されている。そして、計数期間Ｔ１２における出現度数Ｎに基づいてピーク値保持部２１７が更新されたときに、上述したＥＱ制御信号Ｃｅ［００１］により、係数保持部２１９が更新されている。図８に示した例のように、その後に、ピーク値保持部２１７に保持されたピーク値Ｎｐを超えるピークが検出されなかった場合には、係数保持部２１９に保持されたＥＱ制御信号Ｃｅはそのまま維持され、これが最適係数の探索結果となる。なお、図８に示した例では、ＥＱ制御信号Ｃｅの変更後にイコライザ１０３の出力が安定するまでの予備期間の図示を省略している。このような予備期間は、ＥＱ制御信号Ｃｅが更新された後、例えば、タイミング制御部１１８から度数集計部１１３のカウンタ２１４に入力するクロック信号を休止させるなどして設けることが望ましい。
【００４８】
このようにして、探索処理が完了したときに(ステップ３１０の肯定判定)、タイミング制御部１１８は、スイッチＳＷを操作し、ＥＱ制御信号設定カウンタ２２０の出力に代えて、係数保持部２１９内のＥＱ制御信号Ｃｅをイコライザ１０３に入力する。これにより、イコライザ１０３に設定されるＥＱ制御信号Ｃｅは、最適な係数に対応して固定される(ステップ３１２)。また、このとき、タイミング制御部１１８は、エンドフラグＥＮＤ−Ｆを出力することにより、イコライザ１０３の調整が完了した旨を制御ユニット１０２に通知して、処理を終了する。
【００４９】
図４に示したような構成を備えた受信装置では、カウンタや比較器などを用いた簡略なイコライザ制御回路によって、イコライザ１０３によって伝送損失を補償するために最適なＥＱ係数に対応するＥＱ制御信号Ｃｅを特定することができる。なお、タイミング制御部１１８は、例えば、タイマ回路などを用いて実現することができる。
【００５０】
また、図４に示した構成では、イコライザ１０３の出力およびＣＤＲ回路１０４で生成されるクロック信号は、２つの比較器２１１，２１２に分配すればよい。したがって、図４に示したような受信装置では、多数の比較器を備えたＡＤＣにイコライザ１０３の出力およびクロック信号を分配する場合に比べて、消費電力を抑制することができる。また、比較器２１１，２１２を用いた度数集計部１１３の構成は、ＡＤＣを用いた従来の構成に比べて、受信装置が通信ＬＳＩにおいて占める面積を小さくすることができる。
【００５１】
したがって、図４に示したような構成を採用することにより、受信装置の低消費電力化とともに、小型化も図ることができる。そして、高速インタフェースなどの分野では、低消費電力化と小型化が可能であることは、非常に有用な特徴である。
【００５２】
なお、図１に示した受信装置の基本構成は、図４とは異なる構成を持つ度数集計部を用いて実現することもできる。以下に、上述した度数集計部１１３とは異なる構成例について説明する。
(更に別の実施形態)
図９に、度数集計部の別実施形態を示す。なお、図９に示した構成要素のうち、図１および図４に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。
【００５３】
図９に示した度数集計部１１３は、比較器２２１とカウンタ２２２とメモリ２２３と加算器２２４とセレクタ２２５とを備えている。そして、参照電圧発生器２１５によって発生された上限参照電圧値ＲｅｆＨと下限参照電圧値ＲｅｆＬとは、セレクタ２２５を介して比較器２２１に入力されている。このセレクタ２２５は、タイミング制御部１１８からの切替信号に応じて、上限参照電圧値ＲｅｆＨと下限参照電圧値ＲｅｆＬとを交互に切り替えて、比較器２２１に参照電圧として入力する。このように、切替信号に応じて時分割で切り替えられる参照電圧に基づいて比較器２２１が比較動作を行う構成は、上限参照電圧値ＲｅｆＨと下限参照電圧値ＲｅｆＬとで示される検出区間外のサンプリング結果を検出する区間外検出器の一例である。
【００５４】
また、カウンタ２２２は、上述した切替信号により、上限参照電圧値ＲｅｆＨが参照電圧となっていることが示されているときに、イコライザ１０３の出力をサンプリングして得られたサンプル値Ｖが参照電圧よりも大きい旨の比較器２２１の出力を計数する。一方、切替信号により、下限参照電圧値ＲｅｆＬが参照電圧となっていることが示されているときに、カウンタ２２２は、サンプル値Ｖが参照電圧よりも小さい旨の比較器２２１の出力を計数する。このように、切替信号に応じて、カウンタ２２２が計数動作を行う構成は、上述した検出区間外に分布するサンプリング結果を計数する区間外カウンタの一例である。また、カウンタ２２２で得られた計数値は、切替信号に応じて、メモリ２２３と加算器２２４とを用いて加算される。
【００５５】
つまり、図９に示した度数集計部１１３では、Ｒｅｆ制御信号Ｃｒで設定される検出区間ごとに、イコライザ１０３の出力をサンプリングして得られたサンプル値Ｖのうち、この検出区間外の値を持つサンプル値Ｖの出現度数が計数される。
【００５６】
図１０に、度数集計部の動作を表す流れ図を示す。また、図１１に、度数集計動作を説明するタイミング図を示す。更に、図１２に、度数集計動作を説明する図を示す。なお、図１０および図１１に示した例では、Ｒｅｆ制御信号Ｃｒに対応する上限参照電圧値ＲｅｆＨと下限参照電圧値ＲｅｆＬとが設定されている各期間が、切替信号に応じて前半と後半とに分割されている。なお、各計数期間Ｔは、ＥＱ制御信号Ｃｅに対応する番号ｉとＲｅｆ制御信号Ｃｒに対応する番号ｊとの組み合わせを示す添え字を付して区別して示した。また、図１０、図１１の例では、各計数期間Ｔｉｊの前半において、セレクタ２２５により、上限参照電圧値ＲｅｆＨが選択され、後半では下限参照電圧値ＲｅｆＬが選択されている。
【００５７】
まず、各期間の最初に、タイミング制御部１１８からの指示に応じて、カウンタ２２２の計数値がクリアされる。また、切替信号に応じて、セレクタ２２５により、上限参照電圧値ＲｅｆＨが選択されて、比較器２２１の参照電圧として設定される(ステップ３２１)。
【００５８】
その後は、ＣＤＲ回路１０４からのクロック信号に同期したサンプリングにより、サンプル値Ｖを取得するごとに(ステップ３２２)、比較器２２１により、このサンプル値Ｖと上限参照電圧値ＲｅｆＨとの比較が行われる(ステップ３２３)。
【００５９】
そして、比較器２２１により、上限参照電圧値ＲｅｆＨを超える値を持つサンプル値Ｖが検出されるごとに(ステップ３２３の肯定判定)、カウンタ２２２の計数値で示される出現度数ＮｕｍＡがインクリメントされる(ステップ３２４)。このような計数動作を切替信号によって参照電圧が切り替えられるまで繰り返す。このようにして得られる出現度数ＮｕｍＡは、例えば、図１２(ａ)において点線で挟まれた検出区間(ｊ)の上側にはみ出した値を持つサンプル値の出現度数の総和となる。
【００６０】
その後、切替信号によって参照電圧が下限参照電圧値ＲｅｆＬに切り替えられたときに(ステップ３２５の肯定判定)、出現度数ＮｕｍＡはメモリ２２３に保持される(ステップ３２６)。次いで、カウンタ２２２はクリアされる(ステップ３２７)。
【００６１】
以降は、ステップ３２２と同様のサンプリングにより、サンプル値Ｖを取得するごとに(ステップ３２８)、比較器２２１により、このサンプル値Ｖと下限参照電圧値ＲｅｆＬとの比較が行われる(ステップ３２９)。
【００６２】
そして、比較器２２１により、下限参照電圧値ＲｅｆＬを下回る値を持つサンプル値Ｖが検出されるごとに(ステップ３２９の肯定判定)、カウンタ２２２の計数値柄ｄ示される出現度数ＮｕｍＢがインクリメントされる(ステップ３３０)。このような計数動作を、Ｒｅｆ制御信号Ｃｒで設定される検出区間に対応する計数期間が終了するまで繰り返す。このようにして得られる出現度数ＮｕｍＢは、例えば、図１２(ａ)において点線で挟まれた検出区間(ｊ)の下側にはみ出した値を持つサンプル値の出現度数の総和となる。
【００６３】
その後、計数期間の終了に応じて(ステップ３３１の肯定判定)、カウンタ２２２の計数値で示される出現度数ＮｕｍＢとメモリ２２３に保持された出現度数ＮｕｍＡとが加算器２２４によって加算される(ステップ３３２)。
【００６４】
図１１に、Ｒｅｆ制御信号Ｃｒに対応する検出区間が設定されている期間の前半と後半にそれぞれ得られる出現度数ＮｕｍＡ，ＮｕｍＢと、これらの出現度数ＮｕｍＡ，ＮｕｍＢが加算される様子を示した。このようにして得られた出現度数ＮｕｍＡ，ＮｕｍＢの加算結果は、図１２(ａ)，(ｂ)においてそれぞれ点線で境界を示した検出区間(ｊ)の外側に分布しているサンプル値の出現度数の総和である。そして、図１２(ａ)，(ｂ)との比較から明らかなように、この度数の総和(ＮｕｍＡ＋ＮｕｍＢ)が小さいということは、検出区間に鋭いピークがあることを示している。つまり、加算器２２４によって、この度数の総和(ＮｕｍＡ＋ＮｕｍＢ)を求める構成は、検出区間内に分布するサンプル数を間接的に示す指標を算出する指標算出部の一例である。そして、この検出区間以外の範囲に分布するサンプル数を最小とするようなＥＱ制御信号Ｃｅを探索することにより、イコライザ１０３の調整を行うことができる。
【００６５】
図１３に、最適係数探索動作を表す流れ図を示す。なお、図１３に示した手順のうち、図７に示した手順と同等のものについては、同一の符号を付して示し、その説明は省略する。
【００６６】
図１３に示した例では、タイミング制御部１１８は、ピーク値保持部２１７をクリアする代わりに、ステップ３２４において、カウンタ２２２によって計数可能な最大値などを初期値として設定する。また、度数集計部１１３は、Ｒｅｆ制御信号Ｃｒで設定された検出区間内のサンプル値の出現度数に代えて、図１０に示したようにして、検出区間外のサンプル値の出現度数ＮｕｍＡ＋ＮｕｍＢを計数する(ステップ３２５)。なお、図１１に、Ｒｅｆ制御信号Ｃｒに応じて設定される各検出区間について、度数集計部１１３により、検出区間外のサンプル値の出現度数ＮｕｍＡ＋ＮｕｍＢが集計される様子を示した。
【００６７】
また、ステップ３２６では、検出区間内のサンプル値の出現度数Ｎの代わりに、度数集計部１１３によって集計された検出区間外のサンプル値の出現度数ＮｕｍＡ＋ＮｕｍＢがピーク値保持部２１７に保持されたピーク値Ｎｐと比較される。そして、検出区間外のサンプル値の出現度数ＮｕｍＡ＋ＮｕｍＢがピーク値Ｎｐよりも小さいときに(ステップ３２６の肯定判定)、ピーク値保持部２１７および係数保持部２１９の更新が行われる(ステップ３０７)。このように、ピーク値保持部２１７と比較器２１８とにより、検出区間外のサンプル値の出現度数ＮｕｍＡ＋ＮｕｍＢの最小値を探索することができる。
【００６８】
図１１に示した例では、ＥＱ制御信号Ｃｅ［０００］とＲｅｆ制御信号Ｃｒ［００１］との組み合わせに対応する計数期間Ｔ０１において、出現度数ＮｕｍＡ＋ＮｕｍＢによってピーク値Ｎｐが更新されている。その後、ＥＱ制御信号Ｃｅ［０００］とＲｅｆ制御信号Ｃｒ［０１０］との組み合わせに対応する計数期間Ｔ０２において、再びピーク値Ｎｐが更新される。更に、ＥＱ制御信号Ｃｅ［０００］とＲｅｆ制御信号Ｃｒ［０１１］との組み合わせに対応する計数期間Ｔ０３において、再びピーク値Ｎｐが更新される。その後、しばらくは、このピーク値Ｎｐが更新されずに維持される状態が続いている。そして、更新されたＥＱ制御信号Ｃｅ［００１］とＲｅｆ制御信号Ｃｒ［０１１］との組み合わせに対応する計数期間Ｔ１３において得られた出現度数ＮｕｍＡ＋ＮｕｍＢによってピーク値Ｎｐが更新される。また、ピーク値Ｎｐの更新に応じて、係数保持部２１９も更新され、ＥＱ制御信号Ｃｅ［０００］に代わって、ＥＱ制御信号Ｃｅ［００１］が保持される。
【００６９】
このようにして、検出区間の外側のサンプル値を持つサンプル数が最小となるようなＥＱ制御信号Ｃｅを探索することができる。
【００７０】
図９に示すように度数集計部１１３を構成した場合は、イコライザ１０３の出力信号およびＣＤＲ回路１０４で生成されるクロック信号の分配先を、１つの比較器２２１にまで減らすことができる。これにより、イコライザ１０３による消費電力を更に低減することが可能である。また、信号の分配に要する配線スペースなども削減することができる。
(更に別の実施形態)
図１４に、度数集計部の別実施形態を示す。なお、図１４に示した構成要素のうち、図９に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。
【００７１】
図１４に示した度数集計部１１３は、図９に示した加算器２２４に代えて、減算器２２６を備えている。また、図１４に示した度数集計部１１３において、カウンタ２２２は、上述した計数期間の前半および後半の両方において、イコライザ１０３の出力をサンプリングして得られたサンプル値Ｖが参照電圧よりも大きい旨の比較器２２１の出力を計数する。計数期間の前半でのカウンタ２２２による計数値で示される出現度数ＮｕｍＡは、切替信号によって上限参照電圧値ＲｅｆＨと下限参照電圧値ＲｅｆＬとが切り替えられるタイミングでメモリ２２３に保持される。そして、Ｒｅｆ制御信号Ｃｒが切り替えられるタイミングで、減算器２２６により、計数期間の後半でのカウンタ２２２による計数値で示される出現度数ＮｕｍＢからメモリ２２３に保持された計数値ＮｕｍＡが減算される。
【００７２】
なお、図１４に示した構成において、比較器２２１により、検出区間の二つの境界より大きい値を持つサンプリング結果を時分割で判別する構成は、サンプリング結果の判別を行う判別部の一例である。
【００７３】
図１５に、度数集計部の動作を表す流れ図を示す。また、図１６に、度数集計動作を説明する図を示す。更に、図１７に、度数集計動作を説明するタイミング図を示す。なお、図１５に示した手順のうち、図１０に示した手順と同等のものについては、同一の符号を付して示し、その説明は省略する。同様に、図１７に示す信号および計数区間などの要素のうち、図１１に示した要素と同等のものについては、同一の符号を付して示し、その説明は省略する。
【００７４】
図１５に示した流れ図では、参照電圧が切り替えられた後の計数期間の後半でも、サンプル値Ｖが下限参照電圧値ＲｅｆＬを超えている場合に(ステップ３３３の肯定判定)、カウンタ２２２の計数値で示される出現度数ＮｕｍＢのインクリメントが行われる(ステップ３３０)。そして、計数期間が終了したときに(ステップ３３１の肯定判定)、減算器２２６により、下限参照電圧値ＲｅｆＬを超える値を持つサンプルの出現度数ＮｕｍＢから上限参照電圧値ＲｅｆＨを超える値を持つサンプルの出現度数ＮｕｍＡが減算される(ステップ３３４)。
【００７５】
検出区間(ｊ)の下限参照電圧値ＲｅｆＬ(ｊ)を超える値を持つサンプルの出現度数ＮｕｍＢは、図１６において、検出区間(ｊ)の左側の境界よりも右側に分布するサンプル数に当たる。そして、検出区間(ｊ)の上限参照電圧値ＲｅｆＨ(ｊ)を超える値を持つサンプルの出現度数ＮｕｍＡは、図１６において、検出区間(ｊ)の右側の境界よりも右側に分布するサンプル数に当たる。したがって、出現度数ＮｕｍＢから出現度数ＮｕｍＡを減算することにより、検出区間(ｊ)の内部に分布するサンプル数を求めることができる。このように、減算器２２６により、上述した出現度数ＮｕｍＢから出現度数ＮｕｍＡを減算する構成は、検出区間内のサンプル数を算出する度数算出部の一例である。
【００７６】
このようにして、図１４に示した度数集計部１１３により、図４に示した度数集計部１１３と同様に、Ｒｅｆ制御信号Ｃｒで設定される検出区間内の値を持つサンプル数を集計することができる。そして、図１４に示した減算器２２４によって得られる検出区間内のサンプル数ＮｕｍＢ−ＮｕｍＡに基づいて、図７と同様の処理によって、最適なＥＱ係数に対応するＥＱ制御信号Ｃｅを探索することができる。
【００７７】
なお、図１７に示した例では、ＥＱ制御信号Ｃｅ［０００］とＲｅｆ制御信号Ｃｒ［００１］との組み合わせに対応する計数期間Ｔ０１において、検出区間内のサンプル数ＮｕｍＢ−ＮｕｍＡによってピーク値Ｎｐが更新されている。その後、ＥＱ制御信号Ｃｅ［０００］とＲｅｆ制御信号Ｃｒ［０１０］との組み合わせに対応する計数期間Ｔ０２において、再びピーク値Ｎｐが更新された後、しばらくは、このピーク値Ｎｐが更新されずに維持される状態が続いている。そして、更新されたＥＱ制御信号Ｃｅ［００１］とＲｅｆ制御信号Ｃｒ［０１０］との組み合わせに対応する計数期間Ｔ１２において、検出区間内のサンプル数ＮｕｍＢ−ＮｕｍＡによって再度ピーク値Ｎｐが更新される。また、ピーク値Ｎｐの更新に応じて、係数保持部２１９も更新され、ＥＱ制御信号Ｃｅ［０００］に代わって、ＥＱ制御信号Ｃｅ［００１］が保持される。
【００７８】
このようにして、検出区間内の値を持つサンプル数が最大となるようなＥＱ制御信号Ｃｅを探索することができる。
【００７９】
なお、図１４に示したような度数集計部１１３を用いる場合は、参照電圧発生部２１５により、Ｒｅｆ制御信号Ｃｒで示される検出区間の上限または下限に対応する参照電圧のみを度数集計部１１３に入力することもできる。この場合は、前に設定された検出区間の上限または下限が、次に設定される検出区間の下限あるいは上限に相当することを利用して、各検出区間内のサンプル値を持つサンプリング結果の出現度数を集計することができる。
【００８０】
次に、検出区間内の電圧値を持つサンプル数が最大となるようなＥＱ係数、すなわち、サンプリング結果の分散が最小となる最適ＥＱ係数を探索するイコライザ制御回路の受信装置への実装例について説明する。
(更に別の実施形態)
図１８に、受信装置の別実施形態を示す。なお、図１８に示した構成要素のうち、図１および図１４に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。以下に説明する実施形態では、イコライザ調整用のトレーニングに用いられるテスト信号を利用するために、テスト信号が入力されている間に最適係数探索処理を行う。
【００８１】
図１８に示した受信装置では、入力信号は、ポートＰｉｎを介してイコライザ１０３に入力される。イコライザ１０３の出力信号は、ＣＤＲ処理用の４個の比較器２４１Ｂ０，２４１Ｄ０，２４１Ｂ１，２４１Ｄ１に入力されている。また、イコライザ１０３の出力信号は、ＥＱ係数探索用の２個の比較器２２１０，２２１１とダミー用の比較器２２７０，２２７１にも入力されている。比較器２４１Ｂ０，２４１Ｄ０，２４１Ｂ１，２４１Ｄ１、比較器２２１０，２２１１および比較器２２７０，２２７１は、いずれも、例えば、ディシジョンラッチ回路を用いて実現することができる。図１８においては、比較器２４１Ｂ０，２４１Ｄ０，２４１Ｂ１，２４１Ｄ１、比較器２２１０，２２１１および比較器２２７０，２２７１を符号ＤＬで示した。
【００８２】
比較器２４１Ｂ０，２４１Ｄ０，２４１Ｂ１，２４１Ｄ１には、周波数が入力信号の同期信号の半分であって、９０度ずつ位相がずらされた４相のクロック信号が入力されている。また、比較器２２１０，２２１１には、上述した比較器２４１Ｄ０，２４１Ｄ１と同相のクロック信号が入力される。そして、比較器２２７０，２２７１には、上述した比較器２４１Ｂ０，２４１Ｂ１と同相のクロック信号が入力される。上述した４相のクロック信号は、ＣＤＲロジック部２４３によって復元されるクロック信号に基づいて、位相補間回路２４０によって生成される。なお、ダミー用の比較器２２７０，２２７１は、位相補間回路２４０において、上述した４相のクロック信号を生成する回路の負荷を均等にするために配置されている。なお、ディシジョンラッチでは、クロック信号に同期したサンプリングと参照電圧との比較とが同時に行われる。そして、この比較結果がディシジョンラッチの出力となる。
【００８３】
比較器２４１Ｄ０，２４１Ｄ１の参照電圧は、「０」、「１」判定用の閾値に固定されている。比較器２４１Ｄ０，２４１Ｄ１の出力は、デマルチプレクサ(ＤＥＭＵＸ)２４２Ｄによって並列化される。例えば、このデマルチプレクサ２４２Ｄは、２つの比較器２４１Ｄ０，２４１Ｄ１の出力を並列化して８ビットの受信データを生成する。生成された受信データは、ＣＤＲロジック部２４３によるＣＤＲ処理に供される。
【００８４】
同様に、比較器２４１Ｂ０，２４１Ｂ１の参照電圧は、「０」、「１」判定用の閾値に固定されている。そして、比較器２４１Ｂ０，２４１Ｂ１の出力から、デマルチプレクサ(ＤＥＭＵＸ)２４２Ｂにより、例えば、８ビットのバウンダリデータが生成される。生成されたバウンダリデータは、ＣＤＲロジック部２４３によるＣＤＲ処理に供される。
【００８５】
ＣＤＲロジック部２４３は、受信データとバウンダリデータとに基づいて、クロック信号の復元処理を行う。また、ＣＤＲロジック部２４３において、受信データは、後段の処理部の処理速度に合わせて更に並列化されてもよい。受信データあるいは更に並列化された受信データは、出力ポートＰｏｕｔを介して後段の処理部に渡される。
【００８６】
図１８に示したＥＱ係数探索用の２個の比較器２２１０，２２１１は、上述したクロック信号に同期して、参照電圧発生器２１５によって生成される参照電圧とイコライザ１０３の出力との比較を行う。これらの比較器２２１０，２２１１の出力から、デマルチプレクサ(ＤＥＭＵＸ)２２８により、例えば、８ビットの比較データが生成される。生成された比較データは、適応制御ロジック部２２９による最適ＥＱ係数の探索処理に供される。
【００８７】
適応制御ロジック部２２９は、図１に示したピーク検出部１１５、係数特定部１１７およびタイミング制御部１１８を含む。また、度数集計部１１３、区間走査部１１４および係数調整部１１６のうち、論理演算素子で実現可能な部分は、適応制御ロジック部２２９に含まれる。
【００８８】
適応制御ロジック部２２９は、上述した８ビットの比較データに基づいて、参照電圧で示される区間に含まれているイコライザ１０３の出力電圧値の出現度数を集計する処理を行う。また、適応制御ロジック部２２９は、上述した集計処理を行う際に、参照電圧発生器２１５に生成させる参照電圧とイコライザ係数とを変化させるための制御処理を行う。これにより、適応制御ロジック部２２９は、イコライザ１０３の出力電圧値についての出現度数分布の分散が最も小さくなるイコライザ係数を探索する。
【００８９】
なお、図１８に示した例では、デマルチプレクサ２４２Ｄによって生成された受信データを利用することにより、適応制御ロジック部２２９及び参照電圧発生器２１５の回路規模の削減が図られている。
【００９０】
図１８の例では、適応制御ロジック部２２９は、受信データが「１」であるサンプリングタイミングで得られた比較データについて、選択的に集計処理を行う。これにより、参照電圧発生器２１５によって生成される参照電圧の変化範囲を、イコライザ１０３の出力電圧が変化する範囲の半分に相当する範囲に制限することができる。この場合に、例えば、イコライザ１０３の出力電圧が変化する範囲の半分に相当する０Ｖ〜０．５Ｖの範囲の参照電圧を生成する抵抗ラダーを用いて、参照電圧発生器２１５を実現することができる。なお、受信データが「０」であるサンプリングタイミングで得られた比較データについて、同様の選択的な集計処理を行うことができることは言うまでもない。
【００９１】
図１８に示した例は、受信装置において、ＣＤＲ処理と本件開示の最適係数探索処理とを同時に開始して実行させる実装例である。本件開示の最適係数探索処理は、必ずしも、ＣＤＲ処理と同時に開始するように実装する必要はない。例えば、受信装置において、ＣＤＲ処理を先行して実行させ、このＣＤＲ処理結果を利用して本件開示の最適係数探索処理を実行するように実装することもできる。
【００９２】
以下、ＣＤＲ処理を本件開示の最適係数探索処理に先行させて実行するようにした受信装置の実装例について説明する。
(更に別の実施形態)
図１９に、受信装置の別実施形態を示す。なお、図１９に示した構成要素のうち、図１８に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。
【００９３】
図１９に示した受信装置は、受信データ取得用の２つの比較器２２１０，２２１１と、バウンダリデータ取得用の２つの比較器２４１Ｂ０，２４１Ｂ１とを備えている。これらの比較器２４１Ｂ０，２２１０，２４１Ｂ１，２２１１には、９０度ずつ位相の異なる４相のクロック信号が入力されている。この４相のクロック信号は、図１８に示した例と同様に、位相補間回路２４０によって生成される。
【００９４】
比較器２４１Ｂ０，２４１Ｂ１の出力は、デマルチプレクサ２４２Ｂによって並列化される。また、比較器２２１０，２２１１の出力は、デマルチプレクサ２４２Ｄによって並列化される。デマルチプレクサ２４２Ｂ，２４２Ｄは、例えば、それぞれ４周期分の比較器２４１Ｂ０，２４１Ｂ１の出力および比較器２２１０，２２１１の出力を並列化する。これらの並列化処理により、８ビットの受信データおよびバウンダリデータが得られる。
【００９５】
ＣＤＲロジック部２４３には、上述した受信データとバウンダリデータの双方が入力される。一方、適応制御ロジック部２２９には、マルチプレクサ２４２Ｄで得られた受信データのみが入力される。
【００９６】
図１９に示した適応制御ロジック部２２９は、テスト信号検出部２３１と係数探索ロジック部２３２とを備えている。デマルチプレクサ２４２Ｄの出力は、テスト信号検出部２３１および係数探索ロジック部２３２に入力されている。
【００９７】
テスト信号検出部２３１は、受信装置のトレーニングの開始および係数探索ロジック部２３２によるイコライザ係数の更新に応じて、入力される受信データとテスト信号とを照合する。そして、受信データからテスト信号を検出したときに、テスト信号検出部２３１は、係数探索ロジック部２３２に、設定中のイコライザ係数についての度数集計処理を開始させる。一方、受信データからテスト信号を検出することができなかった場合に、テスト信号検出部２３１は、係数探索ロジック部２３２に、イコライザ係数の更新を指示する。図１９に示した受信装置の例では、テスト信号検出部２３１からテスト信号の検出結果に応じて、係数探索ロジック部２３２がイコライザ係数の更新が制御されている。つまり、テスト信号検出部２３１からの通知に応じて、係数探索ロジック部２３２でイコライザ係数の更新を制御することで、テスト信号と受信データとの比較結果に基づいて、イコライザ係数を変更させる変更制御部が実現されている。
【００９８】
なお、ＣＤＲ処理の開始を示すＣＤＲ−ｅｎ信号は、図１９に示した端子Ｃ１を介してテスト信号検出部２３１とＣＤＲロジック部２４３とに入力されている。また、適応等化処理の開始を示すＡＤＥＱ−ｅｎ信号は、図１９に示した端子Ｃ２を介して係数探索ロジック部２３２に入力されている。一方、図１９に符号Ｃ３で示した経路により、テスト信号検出部２３１によるテスト信号の検出が成功した否かが通知される。また、図１９に符号Ｃ４で示した経路により、係数探索ロジック部２３２により、新たなイコライザ係数設定されたことが通知される。
【００９９】
図１９に示すＣＤＲロジック部２４３は、通常のＣＤＲ制御処理を行うＣＤＲ制御ロジック部２４４に加えて、テスト信号生成部２４５と、セレクタ２４６を備えている。ＣＤＲ制御ロジック部２４４は、デマルチプレクサ２４２Ｂの出力とセレクタ２４６の出力とが入力されている。
【０１００】
テスト信号生成部２４５は、テスト信号検出部２３１からのテスト信号の検出に成功した旨の通知に応じて、受信装置のトレーニングに用いられるテスト信号を生成する。このテスト信号生成部２４５で生成されるテスト信号は、デマルチプレクサ２４２Ｄからの受信データとともに、セレクタ２４６に入力される。
【０１０１】
セレクタ２４６は、切替信号に応じて、デマルチプレクサ２４２Ｄからの受信データあるいはテスト信号生成部２４５からのテストデータを出力する。図１９に示した例では、この切替信号は、テスト信号生成部２４５により、上述した経路Ｃ３，Ｃ４を介して入力される通知に基づいて生成される。
【０１０２】
セレクタ２４６の出力は、ＣＤＲ制御ロジック部２４４およびデマルチプレクサ２４７に入力される。このデマルチプレクサ(ＤＥＭＵＸ)２４７は、受信装置の後段に配置される装置の動作クロックに合わせて、受信データを並列化する処理を行う。デマルチプレクサ２４７の出力は、出力ポートＰｏｕｔを介して後段の装置に渡される。
【０１０３】
ここで、受信装置のトレーニング期間は、対向する送信装置から、イコライザ調整用のテスト信号が繰り返し受信装置に到達する。したがって、イコライザ係数が維持されている期間のうち、上述したテスト信号検出部２３１によって受信信号からテスト信号が検出された後の期間では、イコライザ１０３の出力に対応する受信信号で表される受信データと、テスト信号とは同等となる。つまり、テスト信号が検出された後の期間は、ＣＤＲ制御ロジック部２４４は、デマルチプレクサ２４２Ｄの出力の代わりに、テスト信号生成部２４５で生成されたテスト信号を用いてＣＤＲ処理を実行することが可能である。
【０１０４】
これにより、データサンプリングタイミングで動作する比較器２２１０，２２１１を、ＣＤＲ処理と係数探索処理とで共用することが可能となる。比較器２２１０，２２１１の共用は、最適係数探索に先立つＣＤＲ処理フェーズと、テスト信号の検出成功に応じて開始される最適係数探索フェーズとで、セレクタ２４６の切り替えと連動して参照電圧制御を切り替えることによって実現することができる。例えば、ＣＤＲ処理フェーズでは、これらの比較器２２１０，２２１１に「０」、「１」判定用の参照電圧を設定し、最適係数探索フェーズでは、走査される検出区間を示す参照電圧を設定すればよい。
【０１０５】
上述したようにして、比較器２２１０，２２１１の共用を実現することにより、図１９に示した実装例では、図１８に示した例に比べて、アナログ回路の規模が削減されている。具体的には、図１８に示した例に比べて、図１９の例では、４個のディシジョンラッチと、１つのデマルチプレクサとを削減することができる。これらのアナログ回路は、図１８に示した受信装置に含まれる様々な回路素子の中でも、ＬＳＩチップに実装した際に比較的大きな面積を占める素子である。したがって、これらのアナログ回路を削減することは、受信装置の実装面積の縮小に寄与する。
【０１０６】
図２０に、図１９に示した実装例に適用される適応等化動作を説明するシーケンス図を示す。図２０は、テスト信号検出部２３１と係数探索ロジック部２３２とイコライザ１０３との間の信号の授受を示している。
【０１０７】
また、図２１に、図１９に示した実装例に適用される適応等化動作を表す流れ図を示す。図２１に示した例では、ステップ３３１〜ステップ３３４がＣＤＲ処理フェーズに相当し、ステップ３３５〜ステップ３３９が最適係数探索フェーズに相当する。
【０１０８】
図２０(Ａ)に示した例では、上述したＣＤＲ−ｅｎ信号およびＡＤＥＱ−ｅｎ信号の入力に応じて、まず、係数探索ロジック部２３２により、イコライザ(ＥＱ)係数の初期化が行われる(Ｐ１)。この初期化処理により、最初のＥＱ係数として、ＥＱ係数番号１に対応するＥＱ係数１がイコライザ１０３に設定される。そして、この設定を受けたイコライザ１０３により、ＥＱ係数１を適用した等化処理が行われる(Ｐ２)。
【０１０９】
図２１に示した流れ図では、シーケンス図に示した処理Ｐ１は、係数探索ロジック部２３２が、新たなイコライザ(ＥＱ)係数をイコライザ１０３に設定するステップ３３１の処理に相当する。例えば、このステップ３３１を実行するごとに、係数探索ロジック部２３２は、ＥＱ係数番号を初期値から最大値ｎまで順にインクリメントさせればよい。また、このとき、係数探索ロジック部２３２により、上述した比較器２２１０，２２１１の参照電圧は、０／１判定閾値に設定される。また、ＣＤＲ制御ロジック部２４４には、セレクタ２４６を介してデマルチプレクサ２４２Ｄからの受信データが入力される。
【０１１０】
図２１に示したステップ３３２では、この受信データとデマルチプレクサ２４２Ｂからのバウンダリデータとに基づいて、ＣＤＲ制御ロジック部２４４によるＣＤＲ処理が行われる(ステップ３３２)。また、テスト信号検出部２３１により、受信データからテスト信号を検出する処理が行われる(ステップ３３３)。
【０１１１】
図２０(Ａ)に示したシーケンス図では、イコライザ１０３にＥＱ係数１が設定されている状態でのテスト信号検出処理(Ｐ３)により、テスト信号の検出が成功している。そして、テスト信号の検出に成功した旨のＰＴＮ−ＯＫ信号が、係数探索ロジック部２３２に通知される。
【０１１２】
このように、テスト信号検出部２３１による検出が成功した場合に(図２１のステップ３３４の肯定判定)、ＣＤＲ処理フェーズは終了する。そして、最適係数探索フェーズが開始される。最適係数探索フェーズでは、ＣＤＲ制御ロジック部２４４は、セレクタ２４６を介して入力されるテスト信号に基づいてＣＤＲ処理を実行する(ステップ３３５)。また、このとき、係数探索ロジック部２３２は、参照電圧を制御しつつ検出区間ごとの度数集計処理を行うことにより、イコライザ１０３に設定されている現ＥＱ係数に対応する度数分布のピーク値Ｎを検出する(ステップ３３６)。
【０１１３】
検出されたピーク値Ｎがそれまでに検出された最大ピーク値Ｎｐよりも大きい場合に(ステップ３３７の肯定判定)、最大ピーク値Ｎｐおよび最適ＥＱ係数Ｅｐの更新が行われる(ステップ３３８)。このステップ３３８では、ステップ３３６で検出されたピーク値Ｎが新しい最大ピーク値Ｎｐとして保持され、また、現ＥＱ係数が、最適ＥＱ係数Ｅｐとして保持される。なお、最大ピーク値Ｎｐには、適応等化動作の開始時に初期値０が設定される。したがって、例えば、図２０(Ａ)に示したシーケンス図において、係数探索ロジック部２３２による度数集計処理(Ｐ４)で得られる最初のピーク値Ｎについては、必ずステップ３３７の肯定判定となる。そして、この最初のピーク値Ｎが新しい最大ピーク値Ｎｐとして保持され、また、最適ＥＱ係数ＥｐとしてＥＱ係数番号１を保持する更新処理(Ｐ５)が行われる。一方、図２１に示したステップ３３７の否定判定の場合は、ステップ３３８はスキップされ、最大ピーク値Ｎｐおよび最適ＥＱ係数Ｅｐは維持される。
【０１１４】
その後、図２１の流れ図では、全てのＥＱ係数について度数分布の集計を試行したか否かが判定される（ステップ３３９）。まだ試行されていないＥＱ係数がある場合は、ステップ３３９の否定判定となり、ステップ３３１に戻って、新たなＥＱ係数の設定が行われる。そして、再び、ＣＤＲ処理フェーズが開始される。図２０(Ａ)に示した例では、最適ＥＱ係数Ｅｐの更新処理(Ｐ５)の後、ＥＱ係数の更新処理(Ｐ６)が実行される。符号Ｐ６で示したＥＱ係数の更新処理では、新たなＥＱ係数番号２で示されるＥＱ係数２がイコライザ１０３に設定される。そして、イコライザ１０３は、このＥＱ係数２を適用した等化処理(Ｐ７)を行う。また、上述したＥＱ係数の更新処理(Ｐ６)の完了後に、係数探索ロジック部２３２からＥＱ係数が更新された旨を示すＰＴＮ−ｒｓｔ信号がテスト信号検出部２３１に通知される。このＰＴＮ−ｒｓｔ信号の通知に応じて、テスト信号検出部２３１により、再び、テスト信号の検出処理(Ｐ８)が行われる。
【０１１５】
このようにして、イコライザ１０３のイコライザ係数が更新されるごとに、ＣＤＲ処理フェーズを先行して実施させ、クロック信号の復元が完了した後に、最適係数探索フェーズを実施させることができる。これにより、比較器２２１０，２２１１として用いられるディシジョンラッチをＣＤＲ処理と最適係数探索とで共用する受信装置を実現することができる。
【０１１６】
また、図２１に示した流れ図の例では、ステップ３３４において、テスト信号の検出が不成功と判定された場合に(否定判定)、ステップ３３５〜ステップ３３８の集計処理がスキップされる。そして、ステップ３３９の判定に応じて、イコライザ係数の更新が行われる。
【０１１７】
このような処理過程は、図２０(Ａ)のシーケンス例では、次のようなシーケンスに相当する。図２０(Ａ)のシーケンス例において符号Ｐ８で示したテスト信号検出処理の途中で、テスト信号検出部２３１からテスト信号の検出に失敗した旨を示すＥＱ−ＳＫＩＰ信号が係数探索ロジック部２３２に渡される。そして、このＥＱ−ＳＫＩＰ信号の受信に応じて、係数探索ロジック部２３２により、ＥＱ係数の更新処理(Ｐ９)が実行される。このＥＱ係数の更新処理で新たにＥＱ係数番号３で示されるＥＱ係数３がイコライザ１０３に設定される。そして、イコライザ１０３は、このＥＱ係数３を適用した等化処理(Ｐ１０)を実行する。一方、テスト信号検出部２３１では、テスト信号検出処理(Ｐ８)が継続して実行されている。したがって、符号Ｐ９で示したＥＱ係数の更新処理でＥＱ係数３がイコライザ１０３に設定された後は、テスト信号検出部２３１により、新たなＥＱ係数３が適用されたイコライザ１０３の出力に基づいてテスト信号の検出が行われる。
【０１１８】
このようにして、テスト信号の検出失敗に応じて、テスト信号の検出を継続させつつ、イコライザ係数を更新させることができる。
【０１１９】
ここで、受信装置のトレーニングが行われている間は、対向する送信装置からテスト信号が繰り返し送信されている。したがって、テスト信号の検出が不成功となる場合は、イコライザ１０３による等化処理が明らかに不適当である場合に限られる。したがって、このときにイコライザ１０３に設定されている現イコライザ係数は、明らかに適応性が低い。したがって、上述した制御を行うことにより、明らかに適応性が低いイコライザ係数についての無駄な処理を省略することができる。これにより、適応等化処理全体に要する時間の短縮を図ることができる。なお、このようにして、明らかに適応性が低いイコライザ係数についての集計処理をスキップする制御は、例えば、図１８に示した構成の受信装置にも適用することができる。
【０１２０】
上述したステップ３３１〜ステップ３３９を繰り返すことにより、明らかに適応性が低いイコライザ係数を除く、全てのイコライザ係数についてのサンプリング結果の度数分布を調べることができる。そして、ステップ３３９の肯定判定となったときに、ステップ３４０において、最適ＥＱ係数Ｅｐとして保持しておいたイコライザ係数が、イコライザ１０３に設定される。
【０１２１】
図２０(Ｂ)に示した例は、ＥＱ係数番号ｎ−１で示されるＥＱ係数ｎ−１を適用した等化処理(Ｐ１２)の実行中に、係数探索ロジック部２３２による度数集計処理(Ｐ１３)で得られたピーク値Ｎが全てのピーク値の中で最大である場合を示している。この場合は、符号Ｐ１５〜Ｐ１８で示した最後のＥＱ係数ｎについての処理で得られるピーク値よりも、ＥＱ係数ｎ−１に対応して保持されたピーク値のほうが大きい。したがって、最適ＥＱ係数Ｅｐとしては、符号Ｐ１４で保持されたＥＱ係数ｎ−１が維持される(Ｐ１９)。このＥＱ係数ｎ−１が最終的な最適ＥＱ係数Ｅｐとしてイコライザ１０３に設定される(Ｐ２０)。このようにして適応等化処理が完了した以降は、イコライザ１０３により、ＥＱ係数ｎ−１を適用した等化処理が行われる。
【０１２２】
図１９に示した受信装置の適応等化処理は、以上のようにして終了する。以降、イコライザ１０３は、上述したステップ３４０で設定されたイコライザ係数で動作する。また、比較器２２１０，２２１１の参照電圧は、０／１判定閾値に固定される。
【０１２３】
次に、図１９に示した受信装置の実施形態に備えられる各部の実施形態について説明する。ＣＤＲロジック部２４３に備えられるテスト信号生成部２４５および適応制御ロジック部２２９に備えられるテスト信号検出部２３１および係数探索ロジック部２３２は、いずれも簡単な論理素子を用いて実現することができる。
【０１２４】
図２２に、テスト信号検出部およびテスト信号生成部の一実施形態を示す。なお、図２２に示した構成要素のうち、図１９に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。
【０１２５】
図２２の例では、テスト信号検出部は、８ビットのフリップフロップ(ＦＦ)２３３と３つのフリップフロップ(ＦＦ)２３４１〜２３４３と、セットリセットフリップフロップ(ＳＲ−ＦＦ)２３５とシーケンサ２３６とを備えている。なお、図２２においては、ＦＦ２３３，ＦＦ２３４１〜２３４３およびＳＲ−ＦＦ２３５に入力されるクロック信号の図示を省略した。また、テスト信号検出部は、更に、パターンテーブル２３７と、比較回路(ＣＭＰ)２３８とを備えている。なお、パターンテーブル２３７には、所定長のテスト信号に含まれる複数のデータパターンが格納されている。
【０１２６】
また、図２２に示した例では、テスト信号生成部２４５は、ＳＲ−ＦＦ２５１と、ＦＦ２５２と、イネーブル端子ｅｎを持つＦＦ２５３と、アドレスカウンタ２５４と、パターンテーブル２５５とを備えている。なお、図２２においては、ＳＲ−ＦＦ２５１、ＦＦ２５２およびＦＦ２５３に入力されるクロック信号の図示を省略した。なお、パターンテーブル２５５にも、上述したテスト信号に含まれる複数のデータパターンが格納されている。
【０１２７】
図２２に示した端子Ｃ１を介して、ＣＤＲ動作をイネーブルにするＣＤＲ−ｅｎ信号が、ＣＤＲ制御ロジック部２４４とテスト信号検出部２３１とに入力される。テスト信号検出部２３１において、このＣＤＲ−ｅｎ信号は、ＦＦ２３４１を介してシーケンサ２３６の制御入力端子ＥＮに入力される。また、イコライザの適応制御をイネーブルにするＡＤＥＱ−ｅｎ信号は、端子Ｃ２を介して、係数探索ロジック部２３２に入力される。
【０１２８】
また、図１９に示したＤＥＭＵＸ２４２Ｂから出力されるバウンダリデータＢＤは、図２２に示したデータ入力ポートＤｉｎ(ＢＤ)を介して、ＣＤＲ制御ロジック部２４４に入力される。データ入力ポートＤｉｎ(ＲＤ)には、図１９に示したＤＥＭＵＸ２４２Ｄから出力される受信データＲＤが入力される。この受信データＲＤは、テスト信号検出部２３１、係数探索ロジック部２３２およびＣＤＲロジック部２４３に入力される。図２２に示したＣＤＲロジック部２４３では、受信データＲＤは、セレクタ２４６を介してＣＤＲ制御ロジック部２４４に入力される。また、テスト信号検出部２３１では、受信データＲＤは、ＦＦ２３３を介してＣＭＰ２３８に入力される。ＣＭＰ２３８は、受信データＲＤとパターンテーブル２３６に保持されたテストデータとを比較する。ＣＭＰ２３８は、例えば、シーケンサ２３６から指定されたパターンアドレスに対応してパターンテーブル２３７に保持されたデータパターンと受信データＲＤと比較する。このＣＭＰ２３８による比較結果は、シーケンサ２３６の入力端子ＥＲＲＯＲに入力される。シーケンサ２３６は、ＣＭＰ２３８から入力される比較結果に基づいて、テスト信号の検出処理を行う。
【０１２９】
図２３に、テスト信号検出動作を表す流れ図を示す。図２３に示した流れ図は、所定の長さのテスト信号が繰り返し入力される場合に、テスト信号の先頭に配置されたヘッダから末尾までを安定して検出する処理の一例を示している。
【０１３０】
シーケンサ２３６は、まず、上述したＣＤＲ−ｅｎ信号によるＣＤＲ処理がイネーブルにされたときに動作を開始する(ステップ３４１)。次いで、シーケンサ２３６は、例えば、テスト信号の繰返し周期に相当する所定の期間にわたって、ＣＭＰ２３８の出力を監視することにより、テスト信号のヘッダの検出を行う(ステップ３４２)。例えば、シーケンサ２３６により、テスト信号のヘッダを指定するパターンアドレスをパターンテーブル２３７に設定することで、ＣＭＰ２３８に受信データをヘッダと照合させることができる。
【０１３１】
そして、ＣＭＰ２３８の出力により、受信データとテスト信号のヘッダに相当するデータパターンとが一致したことが示されたときに、シーケンサ２３６は、ヘッダの検出が成功したと判断する(ステップ３４３の肯定判定)。
【０１３２】
ステップ３４３の肯定判定に応じて、シーケンサ２３６は、ヘッダの同定が成功したか否かを判定する(ステップ３４４)。例えば、シーケンサ２３６は、テストデータの繰返し周期に相当する時間間隔で上述したヘッダの検出が連続してｎｈ回成功したときに、ヘッダの同定が成功したと判断する(ステップ３４４の肯定判定)。ステップ３４４の否定判定の場合は、ステップ３４２に戻って、ヘッダの検出をやり直す。
【０１３３】
一方、ステップ３４４の肯定判定の場合に、シーケンサ２３６は、ヘッダ検出をロックする(ステップ３４５)。これにより、以降の処理では、テスト信号の繰返し周期の先頭が、ステップ３４４で同定されたヘッダの検出タイミングに固定される。次いで、シーケンサ２３６は、テスト信号のデータパターンと受信データとの照合を行う(ステップ３４６)。このとき、シーケンサ２３６は、例えば、テスト信号に含まれるデータパターンを指定するパターンアドレスを、出力端子Ｐ−ＡＤＲを介して順次にパターンテーブル２３７に設定する。これにより、ＣＭＰ２３８は、受信データＲＤの入力に同期して、パターンテーブル２３７から照合対象のデータパターンを受け取ることができる。
【０１３４】
ステップ３４６の照合処理が成功しなかった場合に、シーケンサ２３６は、テスト信号の検出に失敗したと判断する(ステップ３４７の否定判定)。この場合に、シーケンサ２３６は、ステップ３４２に戻って、ヘッダの検出からテスト信号の検出処理をやり直す。一方、上述した照合処理が連続してｎｄ回成功したときに、シーケンサ２３６は、テスト信号の検出が成功したと判断する(ステップ３４７の肯定判定)。
【０１３５】
そして、このステップ３４７の肯定判定の場合に、シーケンサ２３６は、上述した経路Ｃ３を介してテスト信号の検出が成功した旨をテスト信号生成部２４５および係数探索ロジック部２３２に通知する（ステップ３４８）。図２２に示したテスト信号検出部２３１の例では、シーケンサ２３６は、上述したステップ３４７の肯定判定に応じて、出力端子ＰＴＮ−ＯＫを介してＳＲ−ＦＦ２３５のセット端子に「１」を入力する。これに応じて、「１」にセットされたＳＲ−ＦＦ２３５の出力が、経路Ｃ３を介してテスト信号生成部２４５および係数探索ロジック部２３２に伝えられる。
【０１３６】
ところで、上述したステップ３４２において、所定の期間内にヘッダが検出されなかった場合に(ステップ３４３の否定判定)、シーケンサ２３６は、ヘッダ検出に失敗したと判断して、ステップ３４９に進む。ステップ３４９で、シーケンサ２３６は、例えば、出力端子ＥＱ−ＳＫＩＰを介して、例えば、ワンショットパルスのＥＱ−ＳＫＩＰ信号を出力する。このＥＱ−ＳＫＩＰ信号は、ＦＦ２３４３および経路Ｃ５を介して、係数探索ロジック部２３２にイコライザ係数の更新を指示する信号として伝えられる。シーケンサ２３６は、ステップ３４９の処理の終了後に、ステップ３４２に戻り、ヘッダ検出処理からテスト信号の検出処理をやり直す。
【０１３７】
なお、ステップ３４８においてテスト信号の検出が成功した旨の通知を行った後、シーケンサ２３６によるテスト信号検出処理は一旦終了する。その後、係数探索ロジック部２３２からイコライザ係数が更新されたことが、上述した経路Ｃ４を介してシーケンサ２３６の制御入力端子ＰＴＮ−ｒｓｔに通知されたときに、シーケンサ２３６は、再び、テスト信号検出処理を開始する(ステップ３４１)。また、図２２に示したテスト信号検出部２３１において、上述した経路Ｃ４は、ＳＲ−ＦＦ２３５のリセット端子に接続されている。したがって、このＳＲ−ＦＦ２３５の出力は、イコライザ係数の更新を伝える通知に応じてリセットされる。
【０１３８】
このように、図２２に示したシーケンサ２３６により、上述した処理を行うことにより、テスト信号の検出が安定的に成功しているか否かを示すＰＴＮ−ＯＫ信号を生成することができる。
【０１３９】
このＰＴＮ−ＯＫ信号は、上述した経路Ｃ３を介して図２２に示したテスト信号生成部２４５に備えられたＳＲ−ＦＦ２５１のセット端子に入力される。また、このＳＲ−ＦＦ２５１のリセット端子には、上述した経路Ｃ４を介して、イコライザ係数の更新を伝える通知が入力される。そして、このＳＲ−ＦＦ２５１の出力は、ＦＦ２５２を介してセレクタ２４６の切替制御端子に入力される。また、図２２に示したＦＦ２５３は、ＳＲ−ＦＦ２５１の出力が「１」のときにイネーブル状態となる。
【０１４０】
図２２に示した例では、テスト信号生成部２４５のアドレスカウンタ２５４は、シーケンサ２３６から、テスト信号の開始タイミングを示すＰ−ＳＴＡＲＴ信号を受け取る。例えば、シーケンサ２３６は、図２３に示したステップ３４５でロックしたヘッダ検出タイミングを示すＰ−ＳＴＲＡＴ信号を出力することができる。このＰ−ＳＴＲＡＴ信号は、ＦＦ２３４２および経路Ｃ６を介してテスト信号生成部２４５のアドレスカウンタ２５４に伝えられる。そして、このＰ−ＳＴＡＲＴ信号で示されるタイミングに基づいて、アドレスカウンタ２５４により、パターンテーブル２５５に保持されたテスト信号に含まれるデータパターンを示すアドレスが順次に生成される。このようにして生成されるアドレスに基づいて、パターンテーブル２５５により、テスト信号に含まれるデータパターンが順次に出力される。
【０１４１】
このパターンテーブル２５５から出力されるデータパターンは、上述したＰＴＮ−ＯＫ信号に応じてイネーブルとなるＦＦ２５３を介して、セレクタ２４６の入力端子の一方に入力される。
【０１４２】
このようにして、図２２に示したテスト信号生成部２４５により、テスト信号の検出成功に応じて、アドレスカウンタ２５４とパターンテーブル２５５とによって、受信データと同期したテスト信号を生成することができる。
【０１４３】
そして、図２２に示した例では、セレクタ２４６の切替制御端子に「１」が入力されたときに、テスト信号生成部２４５によって生成されたテスト信号がセレクタ２４６を介してＣＤＲ制御ロジック部２４４に入力される。
【０１４４】
なお、本件開示の受信装置が適用される高速インタフェースユニットには、製品テストなどのために、テスト信号を検出する機能を持つロジック回路やテスト信号を生成する機能を持つロジック回路が既に実装されている。したがって、上述したテスト信号検出部２３１およびテスト信号生成部２４５として、高速インタフェースユニットに実装済みのロジック回路を利用することができる。
【０１４５】
故に、図１９に示したテスト信号検出部２３１とテスト信号生成部２４５とを追加することによる回路規模の増大はほとんどない。係数探索ロジック部２３２もまた、図１８に示した適応制御ロジック部２２９とほぼ同等の回路規模で実現することができる。
【０１４６】
図２４に、係数探索ロジック部の一実施形態を示す。なお、図２４に示した構成要素のうち、図２２に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。また、図２５〜図２７に、係数探索動作を説明するタイミング図を示す。
【０１４７】
図２４に示した例では、係数探索ロジック部２３２は、シーケンサ２６１と参照電圧制御回路２６２と度数集計回路２６３とピーク検出回路２６４とを備える。この係数探索ロジック部２３２は、更に、セレクタ２６５と、イコライザ(ＥＱ)係数テーブル２６６と、参照電圧テーブル２６７と、イコライザ係数出力用ＦＦ２６８ｅと、Ｒｅｆ制御信号Ｃｒ出力用ＦＦ２６８ｒと、別のＦＦ２６９とを備える。
【０１４８】
図２４に示した参照電圧制御回路２６２は、シーケンサ２６１からの制御信号に基づいて、検出区間あるいは０／１判定閾値を示す参照電圧の設定に用いるＲｅｆ制御信号Ｃｒを指定するアドレスを生成する。そして、このアドレスの入力に応じて、参照電圧テーブル２６７から読み出されたＲｅｆ制御信号Ｃｒは、ＦＦ２６８ｒを介して出力ポートＲＥＦから出力され、更に、参照電圧発生器２１５に入力される。
【０１４９】
また、図２４に示した度数集計回路２６３は、入力ポートＤｉｎ(ＲＤ)を介して入力される受信データＲＤとシーケンサ２６１からの制御信号とに基づく集計処理を行う。そして、各イコライザ係数に対応する集計結果として得られる、サンプリング結果の度数分布のピーク値をピーク検出回路２６４に入力する。
【０１５０】
また、図２４の例では、シーケンサ２６１は、５つのＦＦ２７１ａ〜２７１ｅと、４つのアンドゲート２７２ａ〜２７２ｄと、２つのＳＲ−ＦＦ２７３ａ、２７３ｂとを備えている。更に、このシーケンサ２６１は、２つのカウンタ(ＣＴＮＲ)２７４ａ、２７４ｂと、２つの比較器(ＣＭＰ)２７５ａ，２７５ｂを備えている。また、図２４の例では、ピーク検出回路２６４は、２つのＦＦ２７７ａ，２７７ｂと比較器(ＣＭＰ)２７８とを備えている。なお、図２４に示した例では、上述した各回路素子に入力されるクロック信号の図示は省略した。
【０１５１】
図２４に示したＦＦ２７１ａの入力端子には、上述した入力端子Ｃ２を介してＡＤＥＱ−ｅｎ信号が入力される。そして、このＦＦ２７１ａと次段のＦＦ２７１ｂとアンドゲート２７２ａとにより、ＡＤＥＱ−ｓｔ信号Ｓ１が生成される。アンドゲート２７２ａには、ＦＦ２７１ａの出力と、反転されたＦＦ２７１ｂの出力が入力される。したがって、ＡＤＥＱ−ｓｔ信号Ｓ１は、ＡＤＥＱ−ｅｎ信号の立ち上がりに応じたワンショットパルスとなる。
【０１５２】
図２５に示したタイミング図では、ＡＤＥＱ−ｅｎ信号の立ち上がりタイミングは、受信データＲＤおよびバウンダリデータＢＤに同期したクロック信号ＣＬＫとは非同期となっている。このようなＡＤＥＱ−ｅｎ信号の入力に応じて、上述したＦＦ２７１ａ，２７１ｂおよびアンドゲート２７２ａによって生成されるＡＤＥＱ−ｓｔ信号Ｓ１は、時刻Ｔ０で、クロック信号ＣＬＫに同期したワンショットパルスとなる。
【０１５３】
このＡＤＥＱ−ｓｔ信号Ｓ１は、図２４に示したＳＲ−ＦＦ２７３ｂのリセット端子に入力されている。したがって、ＡＤＥＱ−ｓｔ信号Ｓ１の立ち上がりに応じて、このＳＲ−ＦＦ２７３ｂの出力はリセットされる。このＳＲ−ＦＦ２７３ｂの出力Ｓ６は、切替信号ＥＱ−ＳＥＬＥＣＴとしてセレクタ２６５に入力されている。図２４の例では、セレクタ２６５は、切替信号ＥＱ−ＳＥＬＥＣＴが「０」のときに、入力端子０に入力されるカウンタ(ＣＮＴＲ)２７４ｂの出力を選択的にＥＱ係数テーブル２６６に入力する。また、上述したＳＲ−ＦＦ２７３ｂがリセットされるタイミングで、ＦＦ２６８ｅ，２６８ｒおよびピーク検出回路２６４に備えられたＦＦ２７７ａ，２７７ｂはクリアされる。その後、このＥＱ係数テーブル２６６の出力されるイコライザ係数は、ＦＦ２６８ｅを介して出力ポートＥＱｅから出力される。このようにして出力されたイコライザ係数は、イコライザ１０３に設定される。
【０１５４】
図２５に示した例では、ＡＤＥＱ−ｓｔ信号Ｓ１が立ち上がった時刻Ｔ０から１クロック遅れて、カウンタ２７４ｂの初期値に対応するＥＱ係数１が出力ポートＥＱｅから出力されている。上述したテスト信号検出部２３１は、このようにして、ＥＱ係数１がイコライザ１０３に設定された後に、テスト信号の検出動作を開始してもよい。
【０１５５】
また、図２４の例では、シーケンサ２６１に備えられたＦＦ２７１ｃの入力端子は、上述した経路Ｃ３に接続されている。そして、このＦＦ２７１ｃと次段のＦＦ２７１ｄとアンドゲート２７２ｂとにより、経路Ｃ３を介して入力されるＰＴＮ−ＯＫ信号の立ち上がりに応じたワンショットパルスが生成される。
【０１５６】
上述したアンドゲート２７２ｂの出力は、ＳＲ−ＦＦ２７３ａのセット端子に入力されている。このＳＲ−ＦＦ２７３ａの出力は、アンドゲート２７２ｃの入力端子の一方に入力されている。そして、アンドゲート２７２ｃの他方の入力端子には、上述したＦＦ２７１ａの出力が入力されている。したがって、ＰＴＮ−ＯＫ信号の立ち上がりに応じたワンショットパルスによってＳＲ−ＦＦ２７３ａがセットされると、アンドゲート２７３ｃへの入力はいずれも「１」となる。このようにして、アンドゲート２７３ｃの出力として、ＡＤＥＱ−ｅｎ信号によって適応等化制御がイネーブルとされた後に、テスト信号の検出成功を示すＰＴＮ−ＯＫ信号の立ち上がりに応じて「１」に変化するＣＡＬ−ｅｎ信号Ｓ２が生成される。
【０１５７】
図２５に示したタイミング図では、テスト信号の検出成功に応じて、時刻Ｔ１でＰＴＮ−ＯＫ信号の立ち上がると、時刻Ｔ１から２クロック遅れた時刻Ｔ２でＣＡＬ−ｅｎ信号Ｓ２が立ち上がっている。
【０１５８】
このＣＡＬ−ｅｎ信号Ｓ２は、図２４に示した参照電圧制御回路２６２および度数集計回路２６３のイネーブル端子ｅｎに入力されている。そして、参照電圧制御回路２６２および度数集計回路２６３は、ＣＡＬ−ｅｎ信号Ｓ２の立ち上がりに応じて、検出区間の走査のための参照電圧制御動作および検出区間ごとの度数集計動作を開始する。例えば、図２５に示したタイミング図では、時刻Ｔ２でのＣＡＬ−ｅｎ信号Ｓ２が立ち上がりに応じて、イコライザ１０３に現在設定されているＥＱ係数１についての度数集計処理が、参照電圧制御部２６２および度数集計回路２６３によって開始される。
【０１５９】
また、図２４に示した例では、参照電圧制御部２６２および度数集計回路２６３には、上述したカウンタ２７４ａの計数値が制御信号として入力されている。例えば、参照電圧制御部２６２は、受け取った計数値に基づいて、検出区間の走査のために参照電圧を切り替えるタイミングなどを決定することができる。同様に、度数集計回路２６３は、受け取った計数値に基づいて、参照電圧の変更タイミングを判断し、検出区間ごとの度数集計を行うことができる。
【０１６０】
また、図２４に示したカウンタ２７４ａは、ＣＡＬ−ｅｎ信号Ｓ２が「１」を維持している期間にわたって、クロック信号ＣＬＫに同期した計数動作を行う。このカウンタ２７４ａの計数値は、比較器２７５ａにより、検出区間の走査周期に相当する所定の数値Ｍと比較される。そして、カウンタ２７４ａの計数値が所定の数値Ｍと等しくなったときに、比較器２７５ａの出力Ｓ３は「１」となる。この比較器２７５ａの出力Ｓ３は、上述したカウンタ２７４ａのリセット端子に入力されている。このため、比較器２７５ａの出力Ｓ３は、上述した走査周期の経過に応じて１クロックだけ「１」となるワンショットパルスとなる。
【０１６１】
この比較器２７５ａの出力Ｓ３は、イコライザ係数の更新を指示するＵＰＤＡＴＥ信号として加算器２７６を介してカウンタ２７４ｂに入力される。このカウンタ２７４ｂは、加算器２７６から出力されるパルスを計数する。このカウンタ２７４ｂの計数値で示されるＥＱ係数番号は、上述したセレクタ２６５の入力端子０に入力されるとともに、ピーク検出回路２６４のＦＦ２７７ａにも入力される。
【０１６２】
また、上述したＵＰＤＡＴＥ信号が「１」となっているタイミングで、ピーク検出回路２６４の比較器２７８により、度数集計回路２６３で検出された現ＥＱ係数に対応するピーク値ＮとＦＦ２７７ｂに保持されたそれまでの最大ピーク値Ｎｐとの比較が行われる。この比較器２７８の出力Ｓ４は、ＳＴＯＲＥ信号として、ＦＦ２７７ａ，２７７ｂのイネーブル端子に入力される。したがって、ＦＦ２７７ａ，２７７ｂは、上述したＳＴＯＲＥ信号により、現ＥＱ係数に対応するピーク値Ｎが最大ピーク値Ｎｐより大きい旨が示されたときに、カウンタ２７４ｂの計数値で示される現ＥＱ係数を示すＥＱ係数番号および新たなピーク値Ｎをそれぞれ保持する。
【０１６３】
図２５に示したタイミング図では、時刻Ｔ３でのＵＰＤＡＴＥ信号の立ち上がりに応じて、ＳＴＯＲＥ信号も「１」となっている。そして、このＳＴＯＲＥ信号に応じて、最適ＥＱ係数Ｅｐを示すＥＱ係数番号として、現ＥＱ係数に対応するＥＱ係数番号１がＦＦ２７７ａに保持されている。
【０１６４】
また、図２４に示したシーケンサ２６１では、上述したＵＰＤＡＴＥ信号により、ＳＲ−ＦＦ２７３ａの出力がリセットされる。これに伴って、ＣＡＬ−ｅｎ信号Ｓ２は「０」に変化する。このＣＡＬ−ｅｎ信号Ｓ２の変化に応じて、カウンタ２７４ａの計数動作とともに、参照電圧制御回路２６２および度数集計回路２６３の動作が抑止される。また、上述したＵＰＤＡＴＥ信号は、ＦＦ２７１ｅに入力されている。そして、このＦＦ２７１ｅの出力が、ＰＴＮ−ｒｓｔ信号として経路Ｃ４を介してテスト信号検出部２３１およびテスト信号生成部２４５に伝えられる。
【０１６５】
図２５に示したタイミング図では、ＵＰＤＡＴＥ信号が、ＦＦ２７１ｅにより、１クロック遅れさせられて、ＰＴＮ−ｒｓｔ信号として出力されることが示されている。これにより、ＵＰＤＡＴＥ信号の立ち上がりから２クロック遅れた時刻Ｔ４でＰＴＮ−ＯＫ信号がリセットされる。このようにして、テスト信号の検出を開始するタイミングと出力ポートＥＱｅから出力される現ＥＱ係数が更新されるタイミングとが合わせられている。
【０１６６】
図２４に示した例では、テスト信号の検出失敗に応じて、対応するＥＱ係数についての度数集計処理をスキップする処理を、ＥＱ−ＳＫＩＰ信号に応じてカウンタ２７４ｂをインクリメントさせることによって実現している。
【０１６７】
テスト信号の検出失敗に応じてテスト信号検出部２３１で生成されるＥＱ−ＳＫＩＰ信号は、経路Ｃ５に入力端子が接続されたＦＦ２６９を介して加算器２７６に入力される。したがって、カウンタ２７４ｂの計数値は、上述した比較器２７５ａからのパルスが到達した場合と同様に、ＥＱ−ＳＫＩＰ信号の到達に応じて加算される。
【０１６８】
図２６に示した例では、時刻Ｔ６で新たなＥＱ係数番号ｋ＋１が設定された後に、時刻Ｔ７で到達したＥＱ−ＳＫＩＰ信号に応じて、時刻Ｔ８でＥＱ係数がＥＱ係数番号ｋ＋２に更新されている。この場合に、テスト信号検出処理は、ＥＱ係数の更新にかかわらず継続されている。つまり、時刻Ｔ８以降では、ＥＱ係数ｋ＋２が適用されたイコライザ１０３の出力から得られる受信データからテスト信号が検出される。
【０１６９】
なお、図２６の例では、ＵＰＤＡＴＥ信号に応じて、ＥＱ係数を示すＥＱ係数番号をＥＱ係数番号ｋからＥＱ係数番号ｋ＋１に更新する際に、時刻Ｔ５において、ＥＱ係数番号ｋが最適ＥＱ係数Ｅｐを示すＥＱ係数番号として上述したＦＦ２７７ａに保持されている。この最適ＥＱ係数Ｅｐおよび対応してＦＦ２７７ｂに保持される最大ピーク値Ｎｐは、上述したＥＱ−ＳＫＩＰ信号の入力に伴う処理にかかわらず、そのまま維持されている。そして、時刻Ｔ９でのＰＴＮ−ＯＫ信号の立ち上がりに応じて、時刻Ｔ１０にてＥＱ係数ｋ＋２の度数集計処理が開始される。この度数係数処理で得られるピーク値Ｎが、上述した最大Ｎｐ以下である場合は、図２６の時刻Ｔ１１で示したＵＰＤＡＴＥ信号の変化にかかわらず、ＳＴＯＲＥ信号は「０」のまま変化しない。このような場合は、最適ＥＱ係数Ｅｐを示すＥＱ係数番号としてＥＱ係数番号ｋが保持されたまま、次のＥＱ係数についての処理が開始される。
【０１７０】
また、図２４に示した例では、全てのＥＱ係数についての度数計数処理の完了後に、最適ＥＱ係数Ｅｐをイコライザ１０３に設定する処理を、比較器２７５ｂの出力を利用して、セレクタ２６５を切り替えることによって実現している。
【０１７１】
最後のＥＱ係数ｎについての度数集計処理が完了したときに、ＵＰＤＡＴＥ信号の変化に応じて、カウンタ２７４ａの計数値は「Ｎ＋１」となる。このときに、比較器２７５ｂは、出力を「１」に変化させて、カウンタ２７４ａの計数値がＥＱ係数の総数Ｎを超えたことを示す。このとき、２つの比較器２７５ａ、２７５ｂの出力の両方が入力されるアンドゲート２７２ｄの出力は「１」となる。そして、このアンドゲート２７２ｄの出力の変化に応じて、ＳＲ−ＦＦ２７３ｂの出力Ｓ６がセットされる。このようにして、セレクタ２６５に入力されるＥＱ−ＳＥＬＥＣＴは、最適ＥＱ係数Ｅｐの確定とともに、「１」に切り替えられる。このＥＱ−ＳＥＬＥＣＴ信号の切替以降は、セレクタ２６５の入力端子１に入力されるＦＦ２７７ａの出力が選択的にＥＱ係数テーブル２６６に入力される。つまり、ＦＦ２７７ａに保持された最適ＥＱ係数Ｅｐを示すＥＱ係数番号がセレクタ２６５を介してＥＱ係数テーブル２６６に入力される。これに応じて、ＥＱ係数テーブル２６６から出力されるＥＱ係数は、ＦＦ２７７ａに保持されたＥＱ係数番号に対応するＥＱ係数に固定される。
【０１７２】
図２７に示したタイミング図では、時刻Ｔ１２でのＵＰＤＡＴＥ信号およびＳＴＯＲＥ信号の変化に応じて、ＥＱ係数番号ｎ−１がＦＦ２７７ａに最適ＥＱ係数Ｅｐに対応して保持されている。その後、ＰＴＮ−ｒｓｔ信号の立下りに応じて、ＥＱ係数番号ｎで示されたＥＱ係数ｎをイコライザ１０３に適用した状態でのテスト信号検出処理が、時刻Ｔ１３から行われる。そして、時刻Ｔ１４でのＰＴＮ−ＯＫ信号の立ち上がりに応じて、時刻Ｔ１５からＥＱ係数ｎについての度数集計処理が開始される。この度数集計処理で得られたピーク値が、上述した最適ＥＱ係数Ｅｐに対応して保持された最大ピーク値Ｎｐ以下であった場合は、図２７に示すように、時刻Ｔ１６でのＵＰＤＡＴＥ信号の変化にかかわらず、ＳＴＯＲＥ信号は「０」のまま変化しない。したがって、上述した時刻Ｔ１２でＦＦ２７７ａに保持されたＥＱ係数番号ｎ−１がそのまま維持される。そして、時刻Ｔ１７でのＥＱ−ＳＥＬＥＣＴ信号の「１」への切替に応じて、このＥＱ係数番号ｎ−１に対応するＥＱ係数ｎ−１がイコライザ１０３に設定される。
【０１７３】
上述したように、図２４に例示したような係数探索ロジック部２３２によれば、テスト信号の検出成功に応じて、現ＥＱ係数についての度数集計処理を実行することができる。図２４に示したシーケンサ２６１では、テスト信号検出部２３１との間で授受されるＰＴＮ−ＯＫ信号、ＰＴＮ−ｒｓｔ信号およびＥＱ−ＳＫＩＰ信号に基づいて、参照電圧制御回路２６２および度数集計回路２６３の動作制御が行われる。図２４から分かるように、これらの信号に基づいて、参照電圧制御回路２６２および度数集計回路２６３の動作制御タイミングの生成するための回路は、数個のＦＦとアンドゲートによって実現されている。したがって、係数探索ロジック部２３２に、上述した小規模の回路を追加することにより、受信データ取得用の比較器２２１Ｄ０，２２１Ｄ１を共用した図１９の受信装置を実現することができる。
【０１７４】
なお、図１９に示した受信装置に適用される係数探索ロジック部についても、テスト信号生成部で生成されるテスト信号を利用して、検出区間の走査範囲を「１」である受信データを示す受信信号に対応する電圧範囲に限定することもできる。このような制御は、例えば、テスト信号生成部で生成されるテスト信号を利用して、度数集計回路２６３がテスト信号が「１」であるときに選択的に集計処理を行うことにより、実現される。
【０１７５】
次に、度数集計部１１３による個々の検出区間についての集計処理に要する時間を短縮する方法について説明する。
【０１７６】
図２８に、度数集計部の別実施形態を示す。また、図２９に、度数集計処理を説明する図を示す。なお、図２８に示した構成要素のうち、図１４に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。
【０１７７】
図２８に示した度数集計部１１３は、２つのカウンタ２８１，２８２と、メモリ２８３と、加算器２８４とを含んでいる。カウンタ２８１の入力端子には、比較器２２１の一方の出力端子Ｈが接続されている。また、カウンタ２８２の入力端子には、比較器２２１の他方の出力端子Ｌが接続されている。図２８に例示した比較器２２１は、イコライザ１０３の出力をサンプリングして得られたサンプル電圧Ｖが参照電圧Ｒｅｆ以上であるときに、出力端子Ｈを介して論理「Ｈ」を出力する。また、比較器２２１は、上述したサンプル電圧Ｖが参照電圧Ｒｅｆ未満であるときに、出力端子Ｌを介して論理「Ｈ」を出力する。したがって、カウンタ２８１の計数結果は、参照電圧Ｒｅｆ以上であるサンプルの出現度数ＮｕｍＡとなる。つまり、カウンタ２８１は、参照電圧Ｒｅｆ以上の電圧値を持つサンプリング結果の出現度数を計数する上側カウンタの一例である。一方、カウンタ２８２の計数結果は、参照電圧Ｒｅｆ未満であるサンプルの出現度数Ｎｃとなる。したがって、カウンタ２８２は、参照電圧Ｒｅｆ未満の電圧値を持つサンプリング結果の出現度数を計数する下側カウンタの一例である。
【０１７８】
メモリ２８３は、タイミング制御部１１８からの指示に応じて、カウンタ２８２によって得られる出現度数Ｎｃを保持する。タイミング制御部１１８は、例えば、参照電圧Ｒｅｆを更新するごとに、メモリ２８３に、カウンタ２８２によって得られる新たな出現度数Ｎｃの保持を指示する。また、このとき、メモリ２８３は、前の参照電圧Ｒｅｆについての計数処理の際に保持した出現度数Ｎｃを出力する。加算器２８４は、このメモリ２８３によって出力された前の計数期間におけるカウンタ２８２の出現度数Ｎｃと、上述したカウンタ２８１によって得られた出現度数ＮｕｍＡとを加算する。
【０１７９】
例えば、図２９に示すように、走査範囲を５つの検出区間に区切った場合を例として説明する。図２９の例では、５つの検出区間は、参照電圧Ｒｅｆ(０)〜Ｒｅｆ(５)によって区切られている。例えば、検出区間１は、参照電圧Ｒｅｆ(０)と参照電圧Ｒｅｆ(１)とに挟まれた区間である。
【０１８０】
そして、参照電圧Ｒｅｆ(０)が設定されているときに、図２８のカウンタ２８２によって得られる計数結果は、参照電圧Ｒｅｆ(０)未満である範囲に電圧値が分布しているサンプル数Ｎｃ(０)を示す。また、参照電圧Ｒｅｆ(１)が設定されているときに、図２８のカウンタ２８１によって得られる計数結果は、参照電圧Ｒｅｆ(１)以上である範囲に電圧値が分布しているサンプル数ＮｕｍＡ(１)を示す。
【０１８１】
図２９から明らかなように、参照電圧Ｒｅｆ(０)に対応するサンプル数Ｎｃ(０)と、参照電圧Ｒｅｆ(１)に対応するサンプル数ＮｕｍＡ(１)とを加算した結果は、検出区間１の外側に分布するサンプル数である。
【０１８２】
図３０に、度数集計部１１３の動作を表す流れ図を示す。なお、図３０の流れ図は、走査範囲に含まれるＮｒ個の検出区間について、それぞれの検出区間の外側に分布するサンプル数を算出する処理の例である。
【０１８３】
まず、ステップ３４１において、タイミング制御部１１８は、参照電圧Ｒｅｆの番号を示す変数ｊの値を初期値０とするとともに、カウンタ２８１，２８２をクリアする。更に、タイミング制御部１１８は、区間走査部１１４を介して０番目の参照電圧Ｒｅｆ(０)を設定する。タイミング制御部１１８は、例えば、走査範囲の下限を０番目の参照電圧Ｒｅｆ(０)としてもよい。
【０１８４】
次に、カウンタ２８２は、ステップ３４３で計数期間が終了したと判定されるまで、参照電圧Ｒｅｆ(０)未満であるサンプル数Ｎｃ(０)を計数する(ステップ３４２)。なお、参照電圧Ｒｅｆ(０)が設定されている計数期間において、図２８に示した度数集計部１１３に含まれるカウンタ２８１も、参照電圧Ｒｅｆ(０)以上のサンプル値を持つサンプル数ＮｕｍＡ(０)を計数する。しかし、この計数結果は、後述する処理で用いられないため、図３０の流れ図では図示を省略した。
【０１８５】
計数期間が終了したときに(ステップ３４３の肯定判定)、タイミング制御部１１８は、ステップ３４４の処理に進む。ステップ３４４で、タイミング制御部１１８は、メモリ２８３に、カウンタ２８２の計数結果として得られる参照電圧Ｒｅｆ(ｊ)未満であるサンプル数Ｎｃ(ｊ)を保持させる(ステップ３４４)。なお、初めてステップ３４４を実行する際には、変数ｊは初期値０なので、参照電圧Ｒｅｆ(０)未満であるサンプル数Ｎｃ(０)がメモリ２８３に保持される。
【０１８６】
次いで、タイミング制御部１１８は、変数ｊをインクリメントする(ステップ３４５)。そして、タイミング制御部１１８は、再び、カウンタ２８１，２８２をクリアするとともに、区間走査部１１４を介してｊ番目の参照電圧Ｒｅｆ(ｊ)を設定する(ステップ３４６)。
【０１８７】
これに応じて、カウンタ２８１，２８２は、ステップ３４９で計数期間が終了したと判定されるまで、それぞれ参照電圧Ｒｅｆ(ｊ)以上であるサンプル数ＮｕｍＡ(ｊ)と、参照電圧Ｒｅｆ(ｊ)未満であるサンプル数Ｎｃ(ｊ)とを計数する(ステップ３４７，３４８)。計数期間が終了したときに(ステップ３４９の肯定判定)、タイミング制御部１１８は、ステップ３５０の処理に進む。ステップ３５０で、タイミング制御部１１８は、メモリ２８３に対して、前の計数期間に保持したサンプル数Ｎｃ(ｊ−１)の出力を指示する。このサンプル数Ｎｃ(ｊ−１)とカウンタ２８１の計数結果として得られるサンプル数ＮｕｍＡ(ｊ)との入力に応じて、加算器２８４は、検出区間(ｊ)の外側に分布するサンプル数ＮｕｍＡ(ｊ)＋Ｎｃ(ｊ−１)を算出する。この加算器２８４による加算結果は、度数集計部１１３の出力として、図２８に示したピーク値保持部２１７および比較器２１８に入力される。
【０１８８】
その後、タイミング制御部１１８は、上述した変数ｊが走査範囲に含まれる検出区間の数Ｎｒ未満であるか否かを判定する(ステップ３５１)。ステップ３５１の否定判定の場合に、タイミング制御部１１８は、未だ度数集計処理が完了していない検出区間があると判断して、ステップ３４４の処理に戻る。そして、このステップ３４４の処理で、タイミング制御部１１８からの指示に応じて、メモリ２８３は、直前にカウンタ２８２の計数結果として得られるサンプル数Ｎｃ(ｊ)を保持する。この計数結果Ｎｃ(ｊ)は、次の検出区間の外側に分布するサンプル数を算出する処理に用いられる。
【０１８９】
このようにして、ステップ３４４〜ステップ３５１の処理を繰り返して行っていき、変数ｊが検出区間の数Ｎｒと等しくなったときに(ステップ３５１の肯定判定)、タイミング制御部１１８は、検出区間の走査が完了したと判断して、処理を終了する。
【０１９０】
このように、図２８に例示した度数集計部１１３によれば、走査範囲に含まれる各検出区間についての度数集計処理を、計数期間ＴをＮｒ＋１倍した時間で完了することができる。この処理時間は、図１４に示した度数集計部１１３を用いた場合の処理時間である計数期間Ｔを２Ｎｒ倍した時間に比べて格段に短く、図４に示した比較器を２つ含む度数集計部１１３を用いて場合に処理時間Ｔ×Ｎｒに匹敵する。
【０１９１】
つまり、図２８に例示した度数集計部１１３によれば、比較器を削減することによって回路規模の縮小を図るとともに、イコライザ係数を収束させるまでに要する時間を、２つの比較器を用いた場合と同程度まで短縮することができる。
【０１９２】
図３１に、度数集計動作を説明するタイミング図を示す。なお、図３１の例では、走査範囲を５つの検出区間に区切って度数集計処理を行う場合について、サンプル数ＮｕｍＡおよびサンプル数Ｎｃが変化する様子を示した。
【０１９３】
図３１から分かるように、各ＥＱ制御信号Ｃｅについて、図２８に例示した度数集計部１１３が走査範囲に含まれる各検出区間の区間外サンプル数を計数する処理に要する期間は、計数期間の６倍になっている。
【０１９４】
図３１の例において、ＥＱ制御信号Ｃｅ［０００］に対応する間の各計数期間Ｔ００〜Ｔ０４において、カウンタ２８２から得られるサンプル数Ｎｃ(ｊ)は、「２０」、「８０」、「２００」、「２５０」、「２８０」のように変化している。一方、各計数期間Ｔ０１〜Ｔ０５において、カウンタ２８１から得られるサンプル数ＮｕｍＡ(ｊ)は、「２１０」、「９０」、「４０」、「１０」、「０」のように変化している。これらの計数結果に基づいて、各計数期間Ｔ０１〜Ｔ０５に対応する検出区間(１)〜(５)について得られる区間外のサンプル数ＮｕｍＡ(ｊ)＋Ｎｃ(ｊ)の値は、「２３０」、「１７０」、「２４０」、「２６０」、「２８０」のように変化する。そして、計数期間Ｔ０２に対応して得られた区間外のサンプル数「１７０」が、図２８に示したピーク値保持部２１７に保持される。また、このとき、図２８に示した係数保持部２１９に、ＥＱ制御信号Ｃｅ［０００］が保持される。
【０１９５】
同様に、ＥＱ制御信号Ｃｅ［００１］に対応する期間の各計数期間Ｔ１０〜Ｔ１４において、カウンタ２８２の計数結果として得られるサンプル数Ｎｃ(ｊ)は、「１０」、「３０」、「２４０」、「２８０」、「２９０」のように変化している。一方、各計数期間Ｔ１１〜Ｔ１５において、カウンタ２８１の計数結果として得られるサンプル数ＮｕｍＡ(ｊ)は、「２６０」、「５０」、「１０」、「０」、「０」のように変化している。これらの計数結果に基づいて、各計数期間Ｔ１１〜Ｔ１５に対応する検出区間(１)〜(５)について得られる区間外のサンプル数ＮｕｍＡ(ｊ)＋Ｎｃ(ｊ)の値は、「２７０」、「８０」、「２５０」、「２８０」、「２９０」のように変化する。そして、計数期間Ｔ１２に対応して得られた区間外のサンプル数「８０」が、上述したピーク値保持部２１７に保持される。また、このとき、上述した係数保持部２１９の内容は、ＥＱ制御信号Ｃｅ［００１］を用いて更新される。なお、走査範囲に含まれる検出区間の数は、図３１に例示した５つに限られない。例えば、度数集計部１１３は、走査範囲を更に細分化した検出区間ごとに、上述した度数集計処理を行ってもよい。
【０１９６】
図３２に、度数集計部１１３の別実施形態を示す。なお、図３２に示した構成要素のうち、図２８に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。
【０１９７】
図３２に示した度数集計部１１３は、図２８に示したカウンタ２８２に代えて、減算器２８５と、総数保持部２８６とを有する。減算器２８５は、タイミング制御部１１８からの指示に応じて、カウンタ２８１の計数結果を総数保持部２８６に保持された総サンプル数Ｎｓから減算することにより、参照電圧Ｒｅｆ未満のサンプル値を持つサンプル数Ｎｃを得る。そして、図３２に示したメモリ２８３は、この減算器２８５によって減算結果が得られるごとに、前の計数期間において保持した減算結果を出力するとともに、新たに得られた減算結果を保持する。
【０１９８】
また、図３３に、度数集計部の動作を表す流れ図を示す。なお、図３３に示したステップのうち、図３０に示したステップと同等のものについては、同一の符号を付して示し、その説明は省略する。
【０１９９】
図３３に示した流れ図では、図３０に示したステップ３４２の代わりに、ステップ３５２において、カウンタ２８１が、参照電圧Ｒｅｆ(０)以上のサンプル値を持つサンプル数ＮｕｍＡ(０)を計数する。
【０２００】
そして、計数期間の終了後に(ステップ３４３の肯定判定)、減算器２８５が、総サンプル数Ｎｓからカウンタ２８１の計数結果として得られるサンプル数ＮｕｍＡ(ｊ)を減算する。これにより、減算器２８５は、参照電圧Ｒｅｆ(ｊ)未満のサンプル値を持つサンプル数Ｎｃ(ｊ)を算出する(ステップ３５３)。そして、ステップ３５４において、メモリ２８３は、図２８に示したカウンタ２８２の計数結果の代わりに、ステップ３５３で算出されたＮｃ(ｊ)を保持する。
【０２０１】
このようにして、カウンタ２８２の代わりに、減算器２８５と総数保持部２８６とを含む度数集計部１１３により、各検出区間の外側に分布するサンプル数を集計することができる。
【０２０２】
図３２に例示した度数集計部１１３は、１つのカウンタ２８１を用いているので、カウンタへのクロック信号などの配線量を削減することができる。なお、走査範囲に含まれるＮｒ個の検出区間についての集計処理を、計数期間Ｔ×(Ｎｒ＋１)の時間で実行することができる点は、図２８に例示した度数集計部１１３と同様である。
【０２０３】
同様にして、一つの比較器２２１を用いて、各検出区間内に分布するサンプル数を集計する度数集計部１１３の処理時間の短縮を図ることも可能である。
【０２０４】
図３４に、度数集計部１１３の別実施形態を示す。なお、図３４に示した構成要素のうち、図２８に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。
【０２０５】
図３４に示した度数集計部１１３は、１つのカウンタ２８１とメモリ２８３と減算器２８７とを含む。そして、メモリ２８３は、計数期間ごとに、カウンタ２８１によって得られる参照電圧Ｒｅｆ以上の値を持つサンプル数ＮｕｍＡを保持するとともに、前の計数期間に保持したサンプル数を出力する。また、減算器２８７は、メモリ２８３から受け取った一つ前の計数期間に対応するサンプル数ＮｕｍＡ(ｊ−１)から新たに得られたサンプル数ＮｕｍＡ(ｊ)を減算する。この減算結果は、度数集計結果として、ピーク値保持部２１７および比較器２１８に渡される。
【０２０６】
図３５に、度数集計処理を説明する図を示す。なお、図３５に示した構成要素のうち、図２９に示した構成要素と同等のものについては、同一の符号を付して示し、その説明を省略する。
【０２０７】
例えば、参照電圧Ｒｅｆ(０)、Ｒｅｆ(１)が比較器２２１にそれぞれ閾値として設定されているときに、カウンタ２８１によって得られる計数結果で示されるサンプル数ＮｕｍＡ(０)、ＮｕｍＡ(１)は、図３６において斜線を付した部分が重複している。したがって、参照電圧Ｒｅｆ(０)に対応するサンプル数ＮｕｍＡ(０)から参照電圧Ｒｅｆ(１)に対応するサンプル数ＮｕｍＡ(１)を減算することにより、検出区間１の区間内サンプル数を求めることができる。
【０２０８】
図３６に、度数集計部１１３の動作を表す流れ図を示す。なお、図３６に示したステップのうち、図３３に示したステップと同等のものについては、同一の符号を付して示し、その説明は省略する。
【０２０９】
図３６に示した流れ図では、図３３に示したステップ３５４の代わりに、ステップ３５５において、メモリ２８３は、カウンタ２８１による計数結果として得られるサンプル数ＮｕｍＡ(ｊ)を保持する。そして、検出区間１〜Ｎｒのそれぞれに対応する計数期間が終了したときに(ステップ３４９の肯定判定)、図３０および図３３に示したステップ３５０の代わりに、減算器２８７は、ステップ３５６の処理を行う。ステップ３５６で、減算器２８７は、メモリ２８３に保持された前の計数期間のサンプル数ＮｕｍＡ(ｊ−１)からカウンタ２８１の計数結果として新たに得られるサンプル数ＮｕｍＡ(ｊ)を減算する。このようにして、図３４に例示した度数集計部１１３は、参照電圧Ｒｅｆ(ｊ−１)と参照電圧Ｒｅｆ(ｊ)との間のｊ番目の検出区間に対応する区間内サンプル数を求めることができる。
【０２１０】
図３７に、度数集計動作を説明するタイミング図を示す。なお、図３７の例では、走査範囲を５つの検出区間に区切って度数集計処理を行う場合について、サンプル数ＮｕｍＡおよびサンプル数ＮｕｍＡの差分が変化する様子を示した。
【０２１１】
図３７から分かるように、各ＥＱ制御信号Ｃｅについて、図３４に例示した度数集計部１１３が走査範囲に含まれる各検出区間の区間内サンプル数を計数する処理に要する期間は、計数期間の６倍になっている。
【０２１２】
図３７の例において、ＥＱ制御信号Ｃｅ［０００］に対応する間の各計数期間Ｔ００〜Ｔ０５において、カウンタ２８１から得られるサンプル数ＮｕｍＡ(ｊ)は、「２７０」、「２１０」、「９０」、「４０」、「１０」、「０」のように変化している。これらの計数結果に基づいて、各計数期間Ｔ０１〜Ｔ０５に対応する検出区間(１)〜(５)について得られる区間内のサンプル数ＮｕｍＡ(ｊ−１)−ＮｕｍＡ(ｊ)の値は、「６０」、「１２０」、「５０」、「３０」、「１０」のように変化する。そして、計数期間Ｔ０２に対応して得られた区間内のサンプル数「１２０」が、図３４に示したピーク値保持部２１７に保持される。また、このとき、図３４に示した係数保持部２１９に、ＥＱ制御信号Ｃｅ［０００］が保持される。
【０２１３】
同様に、ＥＱ制御信号Ｃｅ［００１］に対応する期間の各計数期間Ｔ１０〜Ｔ１５において、カウンタ２８１の計数結果として得られるサンプル数ＮｕｍＡ(ｊ)は、「２８０」、「２６０」、「５０」、「１０」、「０」、「０」のように変化している。これらの計数結果に基づいて、各計数期間Ｔ１１〜Ｔ１５に対応する検出区間(１)〜(５)について得られる区間内のサンプル数ＮｕｍＡ(ｊ−１)−ＮｕｍＡ(ｊ)の値は、「２０」、「２１０」、「４０」、「１０」、「０」のように変化する。そして、計数期間Ｔ１２に対応して得られた区間内のサンプル数「２１０」が、上述したピーク値保持部２１７に保持される。また、このとき、上述した係数保持部２１９の内容は、ＥＱ制御信号Ｃｅ［００１］を用いて更新される。なお、走査範囲に含まれる検出区間の数は、図３７に例示した５つに限られない。例えば、度数集計部１１３は、走査範囲を更に細分化した検出区間ごとに、上述した度数集計処理を行ってもよい。
【０２１４】
図３４に例示した度数集計部１１３は、図３２に例示した度数集計部１１３と同様に、１つのカウンタ２８１を用いているので、カウンタへのクロック信号などの配線量を削減することができる。更に、図３２に示した減算器２８５および総数保持部２８６が不要であるので、図３４に例示した度数集計部１１３は、より一層の回路規模の削減を図ることができる。なお、走査範囲に含まれるＮｒ個の検出区間についての集計処理を、計数期間Ｔ×(Ｎｒ＋１)の時間で実行することができる点は、図２８、図３２に例示した度数集計部１１３と同様である。
【０２１５】
次に、上述したようにしてイコライザ１０３に設定するイコライザ係数を最適化する過程で得られる情報を、入力信号の増幅に利用する方法について説明する。
【０２１６】
図３８に、受信装置の別実施形態を示す。なお、図３８に示した構成要素のうち、図１に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。
【０２１７】
図３８に示した受信装置は、イコライザ１０３の出力信号を増幅する可変増幅器(ＶＧＡ：Variable Gain Amplifier)１２２を有する。また、イコライザ制御回路１１０は、推定部１２１と調整部１２３とを有する。
【０２１８】
推定部１２１は、係数特定部１１７がイコライザ１０３に設定すべき最適係数を特定する過程で、ピーク検出部１１５がサンプル数のピークを検出した検出区間を示す情報に基づいて、イコライザ１０３の出力信号の振幅を推定する。ピーク検出部１１５がサンプル数のピークを検出した検出区間を示す情報として、推定部１２１は、区間走査部１１４が当該検出区間を設定するために用いる情報を用いてもよい。
【０２１９】
例えば、受信装置への入力信号が差動信号である場合に、電圧が正である範囲に設定された走査範囲に含まれる複数の検出区間の中で、ピーク検出部１１５がサンプル数のピークを検出した検出区間は、イコライザ１０３の出力信号の振幅電圧を示している。したがって、例えば、区間走査部１１４が当該検出区間の上限電圧および下限電圧を設定するための情報に基づいて、イコライザ１０３の出力信号の振幅を推定することができる。
【０２２０】
調整部１２３は、推定部１２１によって推定された振幅に応じて、可変増幅器１２２の利得を調整する。例えば、推定された振幅が、所定の閾値よりも小さい場合に、調整部１２３は、可変増幅器１２２によって増幅した信号の振幅が上述した閾値を超えるように、可変増幅器１２２の利得を調整してもよい。
【０２２１】
このようにして、図３８に例示した受信装置によれば、入力端子Ｐｉｎを介して入力された信号の振幅が小さい場合に、イコライザ１０３の係数を調整する過程で得られた情報を利用して、適切な増幅率を適用して振幅を増幅することができる。つまり、図３８に例示した受信装置によれば、受信信号に対して、波形整形と同時に振幅増幅を適用することができる。
【０２２２】
したがって、図３８に例示した受信装置によれば、送信装置から出力される信号の振幅が小さい場合や、長距離伝送による減衰がある場合にも、ＣＤＲ回路１０４に適切な振幅を持つ整形された信号を入力することができる。これにより、上述したような理由で微弱な信号が入力される環境でも、正しい受信データを取得することができる。
【０２２３】
図３９に、イコライザ制御回路１１０の別実施形態を示す。なお、図３９に示した構成要素のうち、図３４に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。
【０２２４】
図３９に示したイコライザ制御回路１１０は、メモリ２９１と、調整部１２３とを含んでいる。また、図３９に示したイコライザ１０３とＣＤＲ回路１０４との間には、可変増幅器１２２とスイッチ２９５とが挿入されている。そして、このスイッチ２９５は、イコライザ１０３の出力信号をそのまま伝送する経路と、イコライザ１０３の出力信号を可変増幅器１２２を介して伝送する経路とのいずれか一方を選択する。
【０２２５】
メモリ２９１は、比較器２１８によってサンプル数のピークが検出されたときに、参照電圧設定カウンタ２１６から出力されているＲｅｆ制御信号Ｃｒを保持する。入力信号が差動信号である場合に、このようにしてメモリ２９１に保持されたＲｅｆ制御信号Ｃｒは、イコライザ１０３の出力信号の振幅を示す。すなわち、メモリ２９１は、図３８に示した推定部１２１の一例である。
【０２２６】
図４０に、振幅推定動作を説明するタイミング図を示す。なお、図４０の例では、走査範囲を５つの検出区間に区切って度数集計処理を行う場合について、サンプル数ＮｕｍＡおよびサンプル数ＮｕｍＡの差分が変化する様子を示した。
【０２２７】
図４０に符号Ｔ０１で示した計数期間Ｔ０１において、ピーク値保持部２１７の更新に応じて、メモリ２９１は、このときに設定されているＲｅｆ制御信号Ｃｒ［００１］を保持する。次いで、計数期間Ｔ０２におけるピーク値保持部２１７の更新に応じて、メモリ２９１は、Ｒｅｆ制御信号Ｃｒ［０１０］を保持する。このようにして、メモリ２９１が、ピーク値保持部２１７の更新に応じてＲｅｆ制御信号Ｃｒを保持することにより、検出区間内のサンプル値を持つサンプル数がピークとなる検出区間を示すＲｅｆ制御信号Ｃｒを取得することができる。なお、図４０の例では、その後、計数期間Ｔ１２におけるピーク値保持部２１７の更新に応じて、メモリ２９１は、再び、当該計数期間に設定されたＲｅｆ制御信号Ｃｒ［０１０］を保持する。また、走査範囲に含まれる検出区間の数は、図４０に例示した５つに限られない。例えば、走査範囲を更に細分化した検出区間ごとに、上述した度数集計処理を行うことにより、更に高い精度でイコライザ１０３の出力信号の振幅を特定してもよい。
【０２２８】
また、図３９に例示した調整部１２３は、利得算出部２９２と、閾値保持部２９３と、比較器２９４と、上述したスイッチ２９５とを含んでいる。閾値保持部２９３は、例えば、ＣＤＲ回路１０４がデータの論理を判定する判定閾値を示す情報を保持している。利得算出部２９２は、この判定閾値とメモリ２９１に保持されたＲｅｆ制御信号Ｃｒとに基づいて、可変増幅器１２２に設定する利得を算出する。例えば、利得算出部２９２は、Ｒｅｆ制御信号Ｃｒで示される参照電圧Ｒｅｆの判定閾値に対する比あるいは差に基づいて、可変増幅器１２２に設定する利得を算出してもよい。また、比較器２９４は、閾値保持部２９３に保持された判定閾値を示す情報とメモリ２９１に保持されたＲｅｆ制御信号Ｃｒを比較する。そして、この比較結果に基づいて、スイッチ２９５は、上述した２つの経路の切り替えを行う。例えば、Ｒｅｆ制御信号Ｃｒで示されるイコライザ１０３の出力信号の振幅が上述した判定閾値を下回る旨の比較結果が得られたときに、スイッチ２９５は、イコライザ１０３の出力信号を可変増幅器１２２を介してＣＤＲ回路１０４に入力する経路を選択してもよい。逆に、Ｒｅｆ制御信号Ｃｒで示されるイコライザ１０３の出力信号の振幅が上述した判定閾値以上である旨の比較結果が得られたときに、スイッチ２９５は、イコライザ１０３の出力信号を直接にＣＤＲ回路１０４に入力する経路を選択してもよい。
【０２２９】
このように、図３９に例示したイコライザ制御回路１１０によれば、わずかな回路の追加により、差動の入力信号に対して波形整形と同時に振幅増幅を適用することにより、良好な受信性能を実現することができる。
【０２３０】
なお、イコライザ制御回路１１０は、図３９に例示した構成に限らず、例えば、図２８や図３２に例示した度数集計部１１３を含んでもよい。また、図４、図９、図１４に例示した度数集計部１１３をイコライザ制御回路１１０に含めることもできる。
【０２３１】
次に、入力信号がシングルエンド信号である場合に、波形整形と同時に振幅増幅を適用する方法について説明する。
【０２３２】
図４１に、シングルエンド信号の振幅推定を説明する図を示す。図４１(Ａ)は、シングルエンド信号の入力に応じて得られたイコライザ１０３の出力信号のアイダイヤグラムの一例である。
【０２３３】
図４１(Ａ)において、符号ＴＤで示した判定タイミングでサンプリングした結果の度数分布を図４１(Ｂ)に実線で示す。また、図４１(Ａ)において、符号ＴＢで示した境界タイミングでサンプリングした結果の度数分布を図４１(Ｂ)に点線で示す。
【０２３４】
図４１(Ｂ)から分かるように、判定タイミングにおけるサンプリング結果の度数分布は、信号電圧の変化範囲の上限付近と下限付近とにそれぞれピークをもつ。一方、境界タイミングにおけるサンプリング結果の度数分布は、信号電圧の変化範囲の上限付近および下限付近に加えて、信号波形の交差点に対応する中央付近にもピークを持つ。そして、シングルエンド信号の信号振幅は、この信号波形の交差点に対応するピークの位置ＢＰと、信号電圧の変化範囲の上限あるいは下限に対応するピーク位置ＤＰとの差で示される。なお、図４１(Ｂ)に示した符号ＤＰは、信号電圧の変化範囲の上限に対応するピーク位置を示している。
【０２３５】
つまり、入力信号がシングルエンド信号である場合は、判定タイミングでのサンプリング結果の度数分布に現れるピーク位置ＤＰに加えて、信号波形の交差点に対応するピーク位置ＢＰを特定することが望ましい。
【０２３６】
図４２に、推定部１２１の別実施形態を示す。なお、図４２に示した構成要素のうち、図３８および図３９に示した構成要素と同等のものについては、同一の符号を付して示し、その説明は省略する。
【０２３７】
図４２に示したイコライザ制御回路１１０は、度数集計部１２４と、ピーク検出部１２５とを含んでいる。度数集計部１２４は、図３４に例示した度数集計部１１３と同様に形成してもよい。また、ピーク検出部１２５は、図４に例示したピーク検出部１１５と同様に形成してもよい。
【０２３８】
度数集計部１２４は、ＣＤＲ回路１０４から境界タイミングを示すクロック信号を、イコライザ１０３の出力信号をサンプリングする際のタイミング信号として受け取る。そして、度数集計部１２４は、イコライザ１０３の出力信号について行ったサンプリング結果のうち、参照電圧発生器２１５で生成される参照電圧Ｒｅｆで示される検出区間内のサンプル数を集計する。
【０２３９】
ピーク検出部１２５は、度数集計部１２４によって各検出区間について集計されたサンプル数を受け取る。このピーク検出部１２５は、ピーク検出部１１５と同様にして、受け取ったサンプル数のピーク値を検出する。
【０２４０】
また、図４２に示した推定部１２１は、メモリ２９１と、一時メモリ２９６と、別のメモリ２９７と、減算器２９８とを含む。
【０２４１】
メモリ２９１は、ピーク検出部１１５によるピーク検出に応じて、参照電圧設定カウンタ２１６から出力されるＲｅｆ制御信号Ｃｒを保持する。また、一時メモリ２９６は、ピーク検出部１２５によるピーク検出に応じて、参照電圧設定カウンタ２１６から出力されるＲｅｆ制御信号Ｃｒを保持する。一方、メモリ２９７は、後述する条件に従って、一時メモリ２９６に保持されたＲｅｆ制御信号Ｃｒを保持する。なお、タイミング制御部１１８は、例えば、ＥＱ制御信号Ｃｅを更新するごとに、一時メモリ２９６をクリアしてもよい。
【０２４２】
上述したメモリ２９１に保持されるＲｅｆ制御信号Ｃｒは、判定タイミングでのサンプリング結果の度数分布におけるピーク位置を示している。つまり、メモリ２９１は、シングルエンド信号の電圧に関する変化範囲の上限あるいは下限を示す第１電圧を特定する第１特定部の一例である。また、メモリ２９７に保持されるＲｅｆ制御信号Ｃｒは、境界タイミングでのサンプリング結果の度数分布におけるピーク位置を示している。
【０２４３】
ここで、図４１に示したようなアイダイヤグラムが得られる程度に波形整形が為されていれば、境界タイミングでのサンプリング結果の度数分布において最も高いピークは、信号波形の交差点に対応して現れる。したがって、最適なＥＱ係数が更新されたときに、一時メモリ２９６に保持したＲｅｆ制御信号Ｃｒを、メモリ２９７に保持することにより、信号波形の交差点に対応するピーク位置を得ることができる。このように動作する一時メモリ２９６およびメモリ２９７は、シングルエンド信号波形の交差点を示す第２電圧を特定する第２特定部の一例である。なお、以下の説明では、一次メモリ２９６に保持されるＲｅｆ制御信号Ｃｒで示される位置を、境界タイミングでのサンプリング結果の度数分布についての暫定Ｂ−ピーク位置と称する。
【０２４４】
また、減算器２９８は、例えば、メモリ２９１とメモリ２９７とにそれぞれ保持されたＲｅｆ制御信号Ｃｒについて減算処理を行うことにより、イコライザ１０３の出力信号の振幅を算出する。つまり、減算器２９８は、イコライザ１０３の出力信号の振幅を算出する算出部の一例である。そして、図４２に示した調整部１２３は、この減算器２９８によって得られる減算結果で示される振幅に基づいて、可変増幅器１２２の増幅率を調整する。
【０２４５】
図４３に、振幅推定動作を表す流れ図を示す。なお、図４３に示したステップ３６１からステップ３７１の処理は、例えば、図７に示した適応制御動作と並行して実行してもよい。
【０２４６】
まず、タイミング制御部１１８は、ＥＱ制御信号設定カウンタ２２０を介して、評価対象のＥＱ係数を示すＥＱ制御信号Ｃｅを順次にイコライザ１０３に設定する(ステップ３６１)。次いで、タイミング制御部１１８は、参照電圧設定カウンタ２１６及び参照電圧発生器２１５を介して、度数集計部１１３，１２４に対して、走査範囲に含まれる検出区間を順次に設定する(ステップ３６２)。
【０２４７】
その後、度数集計部１１３は、判定タイミングでのサンプリングによって検出区間に含まれるデータサンプル値(Ｄサンプル値)の出現度数Ｎｄを所定の計数期間Ｔについて集計する(ステップ３６３)。また、度数集計部１２４は、境界タイミングでのサンプリングによって検出区間に含まれる境界サンプル値(Ｂサンプル値)の出現度数Ｎｂを計数期間Ｔについて集計する(ステップ３６４)。
【０２４８】
度数集計部１２４によって得られた出現度数Ｎｂの変化に基づいて、ピーク検出部１２５は、境界タイミングにおけるサンプリング結果の度数分布のピーク(Ｂ−ピーク)を検出する。そして、ピーク検出１２５によってＢ−ピークが検出されたときに(ステップ３６５の肯定判定)、一時メモリ２９６は、当該検出区間に対応するＲｅｆ制御信号Ｃｒを、暫定Ｂ−ピーク位置を示す情報として保持する(ステップ３６６)。一方、Ｂ−ピークが検出されなかったときは(ステップ３６５の否定判定)、ステップ３６６はスキップされる。
【０２４９】
次に、度数集計部１１３によって得られた出現度数Ｎｄの変化に基づいて、ピーク検出部１１５は、判定タイミングにおけるサンプリング結果の度数分布のピーク(Ｄ−ピーク)を検出する。そして、ピーク検出１１４によってＤ−ピークが検出されたときに(ステップ３６７の肯定判定)、メモリ２９１は、当該検出区間に対応するＲｅｆ制御信号Ｃｒを、Ｄ−ピーク位置を示す情報として保持する(ステップ３６８)。一方、Ｄ−ピークが検出されなかったときは(ステップ３６７の否定判定)、ステップ３６８はスキップされる。
【０２５０】
その後、タイミング制御部１１８は、走査範囲に含まれる全ての検出区間についての集計処理を完了したか否かを判定する(ステップ３６９)。集計処理処理済でない検出区間がある場合に(ステップ３６９の否定判定)、タイミング制御部１１８は、ステップ３６２の処理に戻る。そして、タイミング制御部１１８は、新たな検出区間を設定し、この検出区間についての度数集計処理を開始させる。
【０２５１】
このようにして、タイミング制御部１１８は、走査範囲に含まれる各検出区間についてステップ３６２〜ステップ３６９の処理を繰り返し実行する制御を行う。そして、全ての検出区間についての集計処理が完了したときに(ステップ３６９の肯定判定)、メモリ２９７は、上述した処理の過程で最適ＥＱ係数Ｅｐが更新されたか否かを判定する(ステップ３７０)。最適ＥＱ係数Ｅｐの更新が為されていた場合に限って、メモリ２９７は、一時メモリ２９６に保持されているＲｅｆ制御信号Ｃｒを、Ｂ−ピーク位置を示す情報として保持する(ステップ３７１)。その後、タイミング制御部１１８は、全てのＥＱ係数についての評価処理が完了したか否かを判定する(ステップ３７２)。
【０２５２】
未評価のＥＱ係数がある場合に(ステップ３７２の否定判定)、タイミング制御部１１８は、ステップ３６１の処理に戻るとともに、一時メモリ２９６に保持された暫定Ｂ−ピーク位置を示す情報をクリアする(ステップ３７３)。なお、このステップ３７３において、タイミング制御部１１８は、ピーク検出部１２５において検出されたピーク値をクリアしてもよい。そして、新たなＥＱ制御信号Ｃｅを設定し、このＥＱ制御信号Ｃｅで示される新たなＥＱ係数についての評価処理を開始させる。
【０２５３】
このようにして、タイミング制御部１１８は、各ＥＱ係数についてのステップ３６１〜ステップ３７３の処理を繰り返し実行する制御を行う。そして、全てのＥＱ係数についての評価処理が完了したときに、減算器２９８は、メモリ２９１とメモリ２９７とにそれぞれ保持されたＲｅｆ制御信号Ｃｒについての減算結果に基づいて、イコライザ１０３の出力信号の振幅を推定する(ステップ３７４)。
【０２５４】
このように、図４２に例示したイコライザ制御回路１１０によれば、ＥＱ係数を最適化する処理と並行して、シングルエンド信号の入力に応じて得られるイコライザ１０３の出力信号の振幅を推定することができる。
【０２５５】
図４４に、振幅推定動作を説明するタイミング図を示す。なお、図４４の例では、走査範囲を５つの検出区間に区切って度数集計処理を行う場合について、振幅推定処理にかかわる計数結果の変化を示している。
【０２５６】
図４４に例示したＢサンプルの出現度数Ｎｂに基づいて、ピーク検出部１２５は、まず、計数期間Ｔ０１で最初のピークを検出する。これに応じて、この検出区間に対応するＲｅｆ制御信号Ｃｒ［００１］が一時メモリ２９６に暫定Ｂ−ピーク位置として保持される。その後、計数期間Ｔ０３でピーク検出部１２５によって新たなピークが検出されたときに、一時メモリ２９６内の暫定Ｂ−ピーク位置を示す情報は、Ｒｅｆ制御信号Ｃｒ［０１１］のように更新される。
【０２５７】
一方、Ｄサンプルの出現度数Ｎｄに基づいて、ピーク検出部１１５が計数期間Ｔ０１で検出したピークに対応するＤ−ピーク位置を示すＲｅｆ制御信号Ｃｒ［００１］は、ＥＱ制御信号Ｃｅ［０００］が設定されている期間にわたって維持される。なお、計数期間Ｔ０１におけるピーク検出に応じて、係数保持部２１９は、上述したＥＱ制御信号Ｃｅ［０００］を保持することにより、最適ＥＱ係数Ｅｐを更新する。これに応じて、このＥＱ制御信号Ｃｅ［０００］が設定されている期間の終わりに、メモリ２９７は、一時メモリ２９６に暫定Ｂ−ピーク位置として保持されたＲｅｆ制御信号Ｃｒ［０１１］を、Ｂ−ピーク位置を示す情報として保持する。
【０２５８】
その後、Ｂサンプルの出現度数Ｎｂに基づいて、ピーク検出部１２５は、図４４に示した計数期間Ｔ１１、Ｔ１３で度数分布のピークを検出する。これらのピーク検出に応じて、一時メモリ２９６内の暫定Ｂ−ピーク位置を示す情報は、それぞれの検出区間に対応するＲｅｆ制御信号Ｃｒ［００１］、［０１１］で更新される。そして、ＥＱ制御信号Ｃｅ［００１］が設定されている期間の終わりに、メモリ２９７は、一時メモリ２９６に暫定Ｂ−ピーク位置として保持されたＲｅｆ制御信号Ｃｒ［０１１］を、Ｂ−ピーク位置を示す情報として保持する。
【０２５９】
その一方、図４４に例示した計数期間Ｔ７１〜Ｔ７５におけるＤサンプルの出現度数Ｎｄで示される度数分布には、明確なピークが現れない。このように、ピーク検出部１１５が、それまでのピーク値を超えるピーク値を持つピークを検出しない場合に、係数保持部２１９は、これまでの処理の過程で保持した最適ＥＱ係数Ｅｐをそのまま維持する。例えば、ＥＱ制御信号Ｃｅ［１１１］が設定された期間のように、最適ＥＱ係数Ｅｐが更新されない場合に、メモリ２９７は、計数期間Ｔ７２において検出されたＢサンプルの出現度数分布のピークにかかわらず、Ｂ−ピーク位置を示す情報をそのまま維持する。つまり、最適ＥＱ係数Ｅｐが更新されなかった場合に、ピーク検出部１２５による度数分布のピーク検出に応じて一時メモリ２９６に保持されるＲｅｆ制御信号Ｃｒが、メモリ２９７に反映されることはない。このように、Ｂ−ピーク位置を示す情報の更新を制御することにより、Ｂ−ピーク位置の無用な更新を避けることができる。
【０２６０】
なお、走査範囲に含まれる検出区間の数は、図４４に例示した５つに限られない。例えば、走査範囲を更に細分化した検出区間ごとに、上述した度数集計処理を行うことにより、更に高い精度でイコライザ１０３の出力信号の振幅を特定してもよい。
【０２６１】
また、図１９に示したように、受信装置は、境界タイミングで閾値との比較を行う比較器２４１Ｂ０，２４１Ｂ１を含んでいる。例えば、これらの比較器２４１Ｂ０，２４１Ｂ１に入力する閾値について、比較器２２１０，２２１１に入力する閾値に対する制御と同様の切り替え制御を行うことにより、度数集計部１２４を形成してもよい。
【０２６２】
以上の説明に関して、更に、以下の各項を開示する。
(付記１)  入力信号の波形を、設定されたイコライザ係数に応じて整形するイコライザ回路と、
前記イコライザ回路によって整形された入力信号から、前記入力信号によって表される受信データと前記受信データの判定タイミングを示すクロック信号を復元するＣＤＲ回路と、
前記イコライザ回路によって整形された入力信号を前記判定タイミングでサンプリングして得られるサンプリング結果を、所定の幅を有する検出区間で集計する度数集計部と、
前記入力信号の電圧値の変化範囲を含む走査範囲内において、前記検出区間を走査する区間走査部と、
前記イコライザ回路に設定するイコライザ係数を変更する係数調整部と、
前記イコライザ係数の変更および前記検出区間の走査に応じて前記度数集計部によって得られる集計結果の変化に基づいて、前記サンプリング結果の出現度数のピーク値を検出するピーク検出部と、
前記ピーク検出部でピーク値が検出された際のイコライザ係数を第１係数として特定する係数特定部と、
を備えたことを特徴とする受信装置。
(付記２)  付記１に記載の受信装置において、
前記入力信号によって表される受信データと既知のデータパターンを持つテスト信号との比較に基づいて、前記係数調整部に前記イコライザ係数の変更を指示する変更制御部と、
を備えたことを特徴とする受信装置。
(付記３)  付記１または付記２に記載の受信装置において、
前記ＣＤＲ回路は、
前記クロック信号に基づいて前記テスト信号を生成するテスト信号生成部を備え、
前記入力信号のサンプリング結果と所定の第１閾値との比較結果を用いたクロック復元処理と、前記テスト信号生成部で生成される前記テスト信号を用いたクロック復元処理とを時分割で行い、
前記区間走査部は、前記ＣＤＲ回路において前記テスト信号を用いたクロック復元が行われている第１期間に、前記検出区間の走査を行い、
前記度数集計部は、前記第１期間に、前記区間走査部によって走査される前記検出区間での前記サンプリング結果の集計を行う
ことを特徴とする受信装置。
(付記４)  付記１乃至付記３のいずれか一に記載の受信装置において、
前記区間走査部は、前記度数集計部に対して前記検出区間の上限を示す上限参照電圧値と前記度数集計部に対して前記検出区間の下限を示す下限参照電圧値とを所定の時間ごとに変更することにより前記検出区間を走査し、
前記度数集計部は、
前記サンプリング結果と前記上限参照電圧値とを比較する上限比較器と、
前記サンプリング結果と前記下限参照電圧値とを比較する下限比較器と、
前記上限比較器による比較結果と前記下限比較器による比較結果とに基づいて、前記上限参照電圧値以下であって前記下限参照電圧値以上のサンプリング結果を選択的に計数する範囲内カウンタと、
を備えた
ことを特徴とする受信装置。
(付記５)  付記１乃至付記３のいずれか一に記載の受信装置において、
前記区間走査部は、前記度数集計部に対して前記検出区間の上限を示す上限参照電圧値と前記度数集計部に対して前記検出区間の下限を示す下限参照電圧値とを所定の時間ごとに変更することにより前記検出区間を走査し、
前記度数集計部)は、
前記上限参照電圧値よりも大きい値を持つ前記サンプリング結果の検出と、前記下限参照電圧値よりも小さい値を持つ前記サンプリング結果の検出とを時分割で行う区間外検出器と、
前記区間外検出器によって前記サンプリング結果が検出された度数を計数する区間外カウンタと、
前記区間外カウンタによって得られる計数値に基づいて、前記検出区間の外側に分布するサンプリング結果の出現度数を、前記検出範囲内の値を持つサンプリング結果の出現度数を間接的に示す指標として求める指標算出部と、
を備え、
前記ピーク検出部は、前記指標算出部によって得られた前記検出区間の外側に分布するサンプリング結果の出現度数の最小値を検出することにより、前記サンプリング結果の出現度数のピーク値を間接的に検出する
ことを特徴とする受信装置。
(付記６)  付記１乃至付記３のいずれか一に記載の受信装置において、
前記区間走査部は、
前記検出区間の上限あるいは下限を示す参照電圧値を所定の時間ごとに、前記検出区間の幅に相当する電圧値ずつ変更することにより前記検出区間を走査し、
前記度数集計部は、
前記サンプリング結果と前記参照電圧値とを比較し、前記参照電圧値が前記検出区間の上限である場合および前記参照電圧値が前記検出区間の下限である場合について、それぞれ前記参照電圧値以上の値を持つサンプリング結果を判別する判別部と、
前記判別部によって判別された前記サンプリング結果を、前記判別部において前記サンプリング結果と比較される参照電圧値が維持されている維持期間ごとに計数するカウンタと、
前記維持期間ごとに前記カウンタの計数結果によって更新されるメモリと、
前記カウンタによって新たな維持期間に対応して得られた計数結果と前記メモリに保持された前の維持期間に対応する計数結果との差分に基づいて、前記前の維持期間に対応する参照電圧値と前記新たな維持期間に対応する参照電圧値とで示される検出区間に含まれるサンプリング結果の出現度数を算出する度数算出部と、
を備えた
ことを特徴とする受信装置。
(付記７)  付記１乃至付記３のいずれか一に記載の受信装置において、
前記区間走査部は、
前記検出区間の上限を示す参照電圧を所定の計数期間ごとに、前記検出区間の幅に相当する電圧ずつ変更することにより前記検出区間を走査し、
前記度数集計部は、
前記参照電圧と前記入力信号のサンプリング結果とを比較する比較器と、
前記比較器により前記参照電圧以上であると判定された前記サンプリング結果の数を計数する上側カウンタと、
前記比較器により前記参照電圧未満であると判定された前記サンプリング結果の数を計数する下側カウンタと、
前記計数期間が経過するごとに、前記下側カウンタの計数結果を保持するとともに、直前の計数期間において前記下側カウンタによって得られた計数結果を出力するメモリと、
現計数期間について前記上側カウンタによって得られた計数結果と前記メモリから出力される直前の計数期間において前記下側カウンタによって得られた計数結果との和を前記現計数期間に対応する検出区間の外側に分布するサンプリング結果の出現度数として算出する加算器とを有する
ことを特徴とする受信装置。
(付記８)  付記１乃至付記３のいずれか一に記載の受信装置において、
前記区間走査部は、
前記検出区間の上限を示す参照電圧を所定の計数期間ごとに、前記検出区間の幅に相当する電圧ずつ変更することにより前記検出区間を走査し、
前記度数集計部は、
前記参照電圧と前記入力信号のサンプリング結果とを比較する比較器と、
前記比較器により前記参照電圧より大きいと判定された前記サンプリング結果の数を計数する上側カウンタと、
前記計数期間が経過するごとに、前記計数期間におけるサンプリングで得られる総サンプル数と前記上側カウンタの計数結果との差を算出する減算器と、
前記計数期間が経過するごとに、前記減算器によって得られる減算結果を保持するとともに、直前の計数期間において前記減算器によって得られた減算結果を出力するメモリと、
現計数期間について前記上側カウンタによって得られた計数結果と前記メモリから出力される直前の計数期間において前記減算器によって得られた減算結果との和を前記現計数期間に対応する検出区間の外側に分布するサンプリング結果の出現度数として算出する加算器とを有する
ことを特徴とする受信装置。
(付記９)  付記１乃至付記３のいずれか一に記載の受信装置において、
前記区間走査部は、
前記検出区間の上限を示す参照電圧を所定の計数期間ごとに、前記検出区間の幅に相当する電圧ずつ変更することにより前記検出区間を走査し、
前記度数集計部は、
前記参照電圧と前記入力信号のサンプリング結果とを比較する比較器と、
前記比較器により前記参照電圧より大きいと判定された前記サンプリング結果の数を計数する上側カウンタと、
前記計数期間が経過するごとに、前記上側カウンタの計数結果を保持するとともに、直前の計数期間において前記上側カウンタによって得られた計数結果を出力するメモリと、
現計数期間について前記上側カウンタによって得られた計数結果と前記メモリから出力される直前の計数期間において前記上側カウンタによって得られた計数結果との差分を前記現計数期間に対応する検出区間内の値を持つサンプリング結果の出現度数として算出する減算器とを有する
ことを特徴とする受信装置。
(付記１０)  付記３に記載の受信装置において、
前記ＣＤＲ回路において前記入力信号のサンプリング結果と所定の第１閾値との比較結果を用いたクロック復元が行われる第２期間に、前記所定の第１閾値に相当する判定電圧を生成する判定電圧生成部を備え、
前記度数集計部は、
前記判定タイミングでサンプリングした前記イコライザ回路の出力を参照電圧と比較するデシジョンラッチと、
前記第１期間に、前記区間走査部によって走査される前記検出区間に対応する参照電圧を前記デシジョンラッチに入力し、前記第２期間に、前記判定電圧生成部で生成される判定電圧を参照電圧として前記デシジョンラッチに入力する参照電圧切替部とを備えた
ことを特徴とする受信装置。
(付記１１)  付記１乃至付記１０のいずれか一に記載の受信装置において、
前記係数調整部は、前記イコライザ回路に設定することが可能なイコライズ係数を順次に生成して、前記区間走査部によって前記検出区間が前記走査範囲を走査される期間にわたって維持し、
前記ピーク検出部は、
検出したピーク値を保持するピーク値保持部と、
前記度数集計部による集計結果が前記ピーク値保持部に保持されたピーク値よりも大きいときに、前記集計結果を用いて前記ピーク値保持部を更新するピーク更新部と
を備え、
前記係数特定部は、
最適のイコライザ係数を保持するための係数保持部と、
前記ピーク更新部によって前記ピーク値保持部が更新されたときに、前記係数調整部によって前記イコライザ回路に設定されているイコライザ係数を用いて前記係数保持部を更新する係数更新部と
を備えた
ことを特徴とする受信装置。
(付記１２)  付記１乃至付記１１のいずれか一に記載の受信装置において、
前記イコライザ回路は、
複数のキャパシタを含む可変容量キャパシタと複数の抵抗素子を含む可変抵抗器との少なくとも一方と、
イコライザ係数に対応する制御信号に応じて、前記可変容量キャパシタの容量値と前記可変抵抗器の抵抗値との少なくとも一方を変更する構成変更部と、
を備え、
前記係数調整部は、
前記イコライザ回路に備えられている前記可変容量キャパシタで実現可能な全ての容量値と前記可変抵抗器で実現可能な全ての抵抗値との少なくとも一方に対応する制御信号を順次に生成する制御信号生成部と、
を備えた
ことを特徴とする受信装置。
(付記１３)  付記１乃至付記１２のいずれか一に記載の受信装置において、
前記係数特定部によって前記第１係数が特定される過程で、前記ピーク検出部によってサンプリング結果の出現度数のピークが検出された前記検出区間を示す情報に基づいて、前記イコライザの出力信号の振幅を推定する推定部と、
前記イコライザの出力信号を増幅する可変増幅器と、
前記推定部によって推定された前記イコライザの出力信号の振幅に基づいて、前記可変増幅器の利得を調整する調整部と
を備えたことを特徴とする受信装置。
(付記１４)  付記１３に記載の受信装置において、
前記推定部は、
前記入力信号が差動信号である場合に、
前記イコライザの出力信号を前記判定タイミングでサンプリングして得られるサンプリング結果の出現度数のピークが検出された前記検出区間の上限または下限の電圧を示す値の絶対値を前記イコライザの出力信号の振幅の推定値とする、
ことを特徴とする受信装置。
(付記１５)  付記１３に記載の受信装置において、
前記推定部は、
前記入力信号がシングルエンド信号である場合に、
前記イコライザの出力信号を前記判定タイミングでサンプリングして得られるサンプリング結果の出現度数のピークが検出された前記検出区間に対応する第１電圧を特定する第１特定部と、
前記イコライザの出力信号を前記判定タイミングとは異なる境界タイミングでサンプリングして得られるサンプリング結果の出現度数のピークが検出された前記検出区間に対応する第２電圧を特定する第２特定部と、
前記第１電圧と前記第２電圧との差分に基づいて前記イコライザの出力信号の振幅の推定値を算出する算出部とを有する、
ことを特徴とする受信装置。
(付記１６)  付記１４または付記１５に記載の受信装置において、
前記調整部は、
前記イコライザの出力信号の振幅の推定値が所定の閾値を下回ったときに、前記イコライザの出力を前記可変増幅器に導入する導入部を有し、
前記可変増幅器によって増幅された前記イコライザの出力信号の振幅が前記所定の閾値を上回るように前記可変増幅器の利得を調整する
ことを特徴とする受信装置。
(付記１７)  イコライザ回路によって整形された入力信号を所定の判定タイミングでサンプリングし、
前記サンプリング結果を、前記入力信号の電圧値の変化範囲を含む走査範囲内において走査される所定の幅を有する検出区間で集計する処理を、
前記イコライザ回路に設定するイコライザ係数を変更するごとに行い、
前記イコライザ係数の変更および前記検出区間の走査に応じて前記集計処理で得られる集計結果の変化に基づいて、イコライザ係数の最適制御を行う
ことを特徴とする受信方法。
(付記１８)  付記１７に記載の受信方法において、
前記イコライザ係数を変更するごとに、前記サンプリング結果に基づいて復元される受信データと、既知のデータパターンを有するテスト信号とを照合し、
一致しない場合に、前記各検出区間で前記サンプリング結果を集計する処理をスキップする
ことを特徴とする受信方法。
(付記１９)  付記１７または付記１８に記載の受信方法において、
前記イコライザ係数の変更に応じて、前記イコライザ回路によって整形された入力信号から、前記入力信号によって表される受信データと前記受信データの判定タイミングを示すクロック信号を復元する処理をＣＤＲ回路によって行い、
前記ＣＤＲ回路によるクロック信号の復元がなされた後に、前記各検出区間で前記サンプリング結果を集計する処理を実行し、
前記サンプリング結果を集計する処理が実行される期間において、前記ＣＤＲ回路によるクロック信号の復元処理は、前記クロック信号に基づいて生成されるテスト信号に基づいて行われる
ことを特徴とする受信方法。
【符号の説明】
【０２６３】
１０１…受信装置；１０２…制御ユニット；１０３，４０１…イコライザ；１０４，４０２…ＣＤＲ回路；１１０…イコライザ制御回路；１１３，１２４…度数集計部；１１４，１２５…区間走査部；１１５…ピーク検出部；１１６…係数調整部；１１７…係数特定部；１１８…タイミング制御部；１２１…推定部；１２２…可変増幅器(ＶＧＡ)；１２３…調整部；２１１，２１２，２１８、２２１…比較器；２１３．２７２…アンドゲート；２１４，２２２，２７４，２８１，２８２…カウンタ；２１５…参照電圧発生部；２１６…参照電圧設定カウンタ；２１７…ピーク値保持部；２１９…係数保持部；２２０…ＥＱ制御信号設定カウンタ；２２３，２８３，２９１，２９５，２９７…メモリ；２２４，２８４…加算器；２２５，２４６，２６５…セレクタ；２２６，２８５，２８７，２９８…減算器；２２７０，２２７１、２４１Ｄ０，２４１Ｄ１、２４１Ｂ０，２４１Ｂ１，２９４…比較器(ＤＬ)；２２８，２４２Ｂ，２４２Ｄ、２４７…デマルチプレクサ(ＤＥＭＵＸ)；２２９…適応制御ロジック部；２３１…テスト信号検出部；２３２…係数探索ロジック部；２３３，２３４，２５２，２５３、２６８，２６９，２７１，２７７…フリップフロップ(ＦＦ)；２３５，２７３…セット−リセットフリップフロップ(ＳＲ−ＦＦ)；２３６，２６１…シーケンサ；２３７，２５５…パターンテーブル；２３８，２７５，２７８…比較器(ＣＭＰ)；２４０…位相補間回路；２４３…ＣＤＲロジック部；２４４…ＣＤＲ制御ロジック部；２４５…テスト信号生成部；２６２…参照電圧制御回路；２６３…度数集計回路；２６６…ＥＱ係数テーブル；２６７…参照電圧テーブル；２５４…アドレスカウンタ；２８６…総数保持部；２９２…利得算出部；２９３…閾値保持部；２９５…スイッチ；２９６…一時メモリ；４０３…ＡＤＣ；４０４…分散計算回路；
【図１】
0005700546.tif 000002
【図２】
0005700546.tif 000003
【図３】
0005700546.tif 000004
【図４】
0005700546.tif 000005
【図５】
0005700546.tif 000006
【図６】
0005700546.tif 000007
【図７】
0005700546.tif 000008
【図８】
0005700546.tif 000009
【図９】
0005700546.tif 000010
【図１０】
0005700546.tif 000011
【図１１】
0005700546.tif 000012
【図１２】
0005700546.tif 000013
【図１３】
0005700546.tif 000014
【図１４】
0005700546.tif 000015
【図１５】
0005700546.tif 000016
【図１６】
0005700546.tif 000017
【図１７】
0005700546.tif 000018
【図１８】
0005700546.tif 000019
【図１９】
0005700546.tif 000020
【図２０】
0005700546.tif 000021
【図２１】
0005700546.tif 000022
【図２２】
0005700546.tif 000023
【図２３】
0005700546.tif 000024
【図２４】
0005700546.tif 000025
【図２５】
0005700546.tif 000026
【図２６】
0005700546.tif 000027
【図２７】
0005700546.tif 000028
【図２８】
0005700546.tif 000029
【図２９】
0005700546.tif 000030
【図３０】
0005700546.tif 000031
【図３１】
0005700546.tif 000032
【図３２】
0005700546.tif 000033
【図３３】
0005700546.tif 000034
【図３４】
0005700546.tif 000035
【図３５】
0005700546.tif 000036
【図３６】
0005700546.tif 000037
【図３７】
0005700546.tif 000038
【図３８】
0005700546.tif 000039
【図３９】
0005700546.tif 000040
【図４０】
0005700546.tif 000041
【図４１】
0005700546.tif 000042
【図４２】
0005700546.tif 000043
【図４３】
0005700546.tif 000044
【図４４】
0005700546.tif 000045
【図４５】
0005700546.tif 000046
【図４６】
0005700546.tif 000047