(57)【特許請求の範囲】
【請求項１】
第１のアンテナ端子又は第２のアンテナ端子と送信端子とを接続する第１の経路又は第２の経路を選択し、前記第１のアンテナ端子と第１の受信端子とを接続する第３の経路を選択し、前記第２のアンテナ端子と第２の受信端子とを接続する第４の経路を選択するスイッチ回路を備え、
前記第１のアンテナ端子と前記送信端子との間の第１の経路に、耐圧の異なる二つのトランジスタ回路が直列に接続し、前記第２のアンテナ端子と前記送信端子との間の第２の経路に、耐圧の異なる他の二つのトランジスタ回路が直列に接続し、
前記第１の経路の二つのトランジスタ回路の内、前記送信端子側のトランジスタ回路が相対的に耐圧が高く、
前記第２の経路の二つのトランジスタ回路の内、前記送信端子側のトランジスタ回路が相対的に耐圧が高く、
前記スイッチ回路と前記第１のアンテナ端子との間と、前記スイッチ回路と前記第２のアンテナ端子との間のそれぞれに、整合回路を配置したことを特徴とする高周波回路。
【請求項２】
請求項１に記載の高周波回路であって、
前記整合回路は、少なくとも一つのインダクタ素子、もしくは少なくとも一つのインダクタ素子を備えたノッチフィルタ回路であることを特徴とする高周波回路。
【請求項３】
請求項１又は請求項２に記載の高周波回路であって、
前記スイッチ回路は、単極双投のスイッチ部材を組み合わせたものであることを特徴とする高周波回路。
【請求項４】
請求項１又は請求項２に記載の高周波回路であって、
前記スイッチ回路は、前記第１のアンテナ端子と前記第１の受信端子間の接続又は非接続を切り替える第１のトランジスタ回路と、
前記第１のアンテナ端子と前記送信端子間の接続又は非接続を切り替える第３、第４のトランジスタ回路と、
前記第２のアンテナ端子と前記第２の受信端子間の接続又は非接続を切り替える第５のトランジスタ回路と、
前記第２のアンテナ端子と前記送信端子間の接続又は非接続を切り替える第７、第８のトランジスタ回路と、
前記第３のトランジスタ回路と前記第４のトランジスタ回路の間にあるノード、及びグランド間の接続又は非接続を切り替える第９のトランジスタ回路と、
前記第７のトランジスタ回路と前記第８のトランジスタ回路の間にあるノード、及びグランド間の接続又は非接続を切り替える第１０のトランジスタ回路を備え、
前記第４のトランジスタ回路と前記第１０のトランジスタ回路とは電源端子を共有し、前記第８のトランジスタ回路と前記第９のトランジスタ回路とは電源端子を共有し、
前記第１のアンテナ端子と前記送信端子との間の接続には、第１の経路の第３のトランジスタ回路と第４のトランジスタ回路とがＯＮ状態に制御され、第９のトランジスタ回路がＯＦＦ状態に制御され、第２の経路の第８のトランジスタ回路がＯＦＦ状態に制御され、第１０のトランジスタ回路がＯＮ状態に制御され、
前記第２のアンテナ端子と前記送信端子との間を接続時には、第２の経路の第７のトランジスタ回路と第８のトランジスタ回路とがＯＮ状態に制御され、第１０のトランジスタ回路がＯＦＦ状態に制御され、第１の経路の第４のトランジスタ回路がＯＦＦ状態に制御され、第９のトランジスタ回路がＯＮ状態に制御されることを特徴とする高周波回路。
【請求項５】
請求項１乃至請求項４のいずれかに記載の高周波回路であって、
第２の通信システム用の送信端子並びに第１及び第２の受信端子を備え、
前記第１の通信システム用の送信端子と第２の通信システム用の送信端子、前記第１の通信システム用の第１の受信端子と前記第２の通信システム用の第１の受信端子、前記第１の通信システム用の第２の受信端子と前記第２の通信システム用の第２の受信端子の少なくとも一つが、分波回路又は第２のスイッチ回路を介して前記スイッチ回路に接続されていることを特徴とする高周波回路。
【請求項６】
請求項１乃至請求項５のいずれかに記載の高周波回路を用いた高周波部品であって、
前記高周波回路が複数の層に電極パターンにより形成されて積層一体化してなる積層体と、前記積層体の表面に搭載された素子によって構成されたことを特徴とする高周波部品。
【請求項７】
請求項６に記載の高周波部品であって、
前記整合回路を構成する回路素子が、積層方向に見て積層体内に形成された接地電極と重ならないように形成されていることを特徴とする高周波部品。
【請求項８】
請求項６又は請求項７に記載の高周波部品であって、
前記スイッチ回路と前記送信端子をつなぐ送信信号線路にフィルタ回路が配置され、前記フィルタ回路の回路素子が配置された層において、少なくとも一つの層で前記回路素子の周囲に沿ってビアシールドが形成されると共に、ビアシールドで囲まれた前記フィルタ回路を挟んで、異なるアンテナ端子に接続される前記整合回路が形成されていることを特徴とする高周波部品。
【請求項９】
請求項６乃至請求項８のいずれかに記載の高周波部品であって、
前記スイッチ回路と受信端子をつなぐ受信信号線路と、前記スイッチ回路の信号経路を切り替えるための制御電源ラインが積層方向に見て重ならないように形成されていることを特徴とする高周波部品。
【請求項１０】
請求項６乃至請求項９のいずれかに記載の高周波部品であって、
前記スイッチ回路と受信端子をつなぐ受信信号線路が、積層体の搭載面のスイッチ回路部と重ならないことを特徴とする高周波部品。
【請求項１１】
請求項６乃至請求項１０のいずれかに記載の高周波部品を用いたことを特徴とする通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号の信号経路を切り変えるためのスイッチ回路を用いた高周波回路、かかる高周波回路を有する高周波部品、及びこれを用いた通信装置に関する。
【背景技術】
【０００２】
現在ＩＥＥＥ  ８０２．１１規格に代表される無線ＬＡＮによるデータ通信は広く一般化しており、例えばパーソナルコンピュータ（ＰＣ）、プリンタやハードディスク、ブロードバンドルーター等のＰＣの周辺機器、ＦＡＸ、冷蔵庫、標準テレビ（ＳＤＴＶ）、高品位テレビ（ＨＤＴＶ）、デジタルカメラ、デジタルビデオカメラ、携帯電話等の電子機器、自動車内や航空機内での有線通信に代わる信号伝達手段に採用されている。
【０００３】
無線ＬＡＮの規格として、ＩＥＥＥ  ８０２．１１ａは、ＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｓ：直交周波数多重分割）変調方式を用いて最大５４  Ｍｂｐｓの高速データ通信をサポートするものであり、５ＧＨｚの周波数帯域を使用する。またＩＥＥＥ  ８０２．１１ｂは、ＤＳＳＳ（Ｄｉｒｅｃｔ  Ｓｅｑｕｅｎｃｅ  Ｓｐｒｅａｄ  Ｓｐｅｃｔｒｕｍ：ダイレクト・シーケンス・スペクトル拡散）方式で、５．５Ｍｂｐｓ及び１１Ｍｂｐｓの高速通信をサポートするものであり、無線免許なしに自由に利用可能な２．４ＧＨｚのＩＳＭ（Ｉｎｄｕｓｔｒｉａｌ  Ｓｃｉｅｎｔｉｆｉｃ  ａｎｄ  Ｍｅｄｉｃａｌ：産業、科学及び医療）帯域を使用する。またＩＥＥＥ  ８０２．１１ｇは、ＯＦＤＭ変調方式を用いて最大５４Ｍｂｐｓの高速データ通信をサポートするものであり、ＩＥＥＥ  ８０２．１１ｂと同様に２．４ＧＨｚ帯域を使用する。また数ｋｍ程度の通信距離をカバーする高速無線通信規格として提案されたＷｉＭＡＸ（ＩＥＥＥ  ８０２．１６−２００４、ＩＥＥＥ  ８０２．１６ｅ−２００５等）は、２．５ＧＨｚ帯、３．５ＧＨｚ帯及び５ＧＨｚ帯の三つの周波数帯域を用い、光通信のいわゆるラストワンマイルを補う技術として期待されている。
【０００４】
無線ＬＡＮ、ＷｉＭＡＸ等の複数の通信システムを用いる高周波部品にとって、これらの通信システムの送受信信号をいかに分離して取り扱うかが重要である。例えば、無線通信システムとして送信ダイバーシティ回路が着目されている。送信ダイバーシティは複数本のアンテナを備え、その中から電波状況に応じて最適なアンテナを選択できるので、送信電力を低減することが可能であり、携帯機器は長時間稼動することが可能になる。
特許文献１では、送信ダイバーシティの回路として、図２０に示すような複数のスイッチ回路を用いて構成されたＴＤＭＡ方式無線装置の送信ダイバーシティ回路が開示されている。また、特許文献２では、送信ダイバーシティのスイッチ回路としてダイオードスイッチを使用したものが開示されている。また、特許文献３（図２６）では、送信ダイバーシティの回路が記載され、高周波増幅回路の前後にバンドパスフィルタ回路やローパスフィルタ回路を用いることが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−２０９９３２号公報
【特許文献２】特開平１１−２９８２０１号公報
【特許文献３】特開２００６−２９５２８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
送信ダイバーシティ回路を実装する場合、切り替えスイッチから各アンテナまで経路の電気長やインピーダンス等の電気特性が同じことが望ましい。しかし実際には端子配置、電源端子や周辺回路の状況により、単純な線路だけで接続しただけでは電気長やインピーダンス等が異なる場合があり、その結果、各アンテナからの送信特性が変わってしまう。
【０００７】
また、ダイバーシティ回路は、複数本のアンテナを使用するため、そのどちらのアンテナを用いても最適な受信状態や送信状態が維持されることが好ましい。そのため回路設計においては、試作を行なうたびにそれぞれのアンテナに繋がる信号経路で変調精度（ＥＶＭ）やスペクトラムマスクマージンなどを測定し、線形性や他のアンテナ特性を都度確認する必要がある。そのため、試作を繰り返す都度、それぞれの信号経路でその作業を行うことになるが、作業工数が増大する。
【０００８】
送信ダイバーシティ回路は一つの通信システムに対して一つの送信端子しか備えておらず、送信端子からスイッチ回路までの送信信号経路も一経路しか無い。受信ダイバーシティ回路であれば、それぞれの受信信号経路の整合調整は、受信端子からスイッチ回路までのそれぞれの経路に配置した各回路の線路幅などを変えることで整合調整ができたが、送信ダイバーシティ回路では送信端子からスイッチ回路までの信号経路を共有して用いているため、受信ダイバーシティ回路と同様の手法で整合調整することができなかった。
【０００９】
よって、本発明では送信ダイバーシティ回路において、整合が容易で製造コストの低下や短納期の開発が可能となる高周波回路、高周波部品及びこれを用いた通信装置を提供する事を課題とする。
【課題を解決するための手段】
【００１０】
本発明では、送信ダイバーシティ回路において、スイッチ回路から各アンテナ端子への信号経路のそれぞれに整合回路を配置し、送信信号経路のインピーダンス調整を行なうものである。
整合回路を配置し、整合回路の伝送線路などの素子形状を適宜変えることで、各アンテナ端子とスイッチ回路の間の出力インピーダンスを同じにしておけるので、その後の回路調整において周波数特性を片側のアンテナ端子につながる信号経路で測定するだけで両方の高周波特性を予想でき、他方の信号経路の周波数特性を測定する必要が無くなるので製造工程の短縮が可能になる。
【００１１】
つまり本発明の第１の高周波回路は、第１のアンテナ端子又は第２のアンテナ端子と送信端子とを接続する第１の経路又は第２の経路を選択し、前記第１のアンテナ端子と第１の受信端子とを接続する第３の経路を選択し、前記第２のアンテナ端子と第２の受信端子とを接続する第４の経路を選択するスイッチ回路を備え、前記第１のアンテナ端子と前記送信端子との間の第１の経路に、耐圧の異なる二つのトランジスタ回路が直列に接続し、前記第２のアンテナ端子と前記送信端子との間の第２の経路に、耐圧の異なる他の二つのトランジスタ回路が直列に接続し、前記第１の経路の二つのトランジスタ回路の内、前記送信端子側のトランジスタ回路が相対的に耐圧が高く、前記第２の経路の二つのトランジスタ回路の内、前記送信端子側のトランジスタ回路が相対的に耐圧が高く、前記スイッチ回路と前記第１のアンテナ端子との間と、前記スイッチ回路と前記第２のアンテナ端子との間のそれぞれに、整合回路を配置したことを特徴とする高周波回路である。
スイッチ回路と各アンテナ端子の間に整合回路をそれぞれ配置する事で第１のアンテナ端子と第２のアンテナ端子の変調精度（ＥＶＭ）やスペクトラムマスクマージンなどの線形性を同じにすることができ、送信特性が同じになる。そのため、一方のアンテナ側のみで特性を測定すれば、両者のアンテナ側でほぼ同程度のアンテナ特性が得られていることになり、以後の回路調整において両方のアンテナでスプリアス性能などの高周波特性を測定する必要がなく、回路の調整が容易になる。
【００１２】
整合回路として、少なくとも一つのインダクタ素子、もしくは少なくとも一つのインダクタ素子を備えたノッチフィルタ回路を用いることができる。
挿入損失が小さいスイッチ回路を使用する場合は、整合回路で高調波を抑制させることが必ずしも必要でないため、一つのインダクタ素子を整合回路として用いることができ、高周波回路の小型化を計ることができる。一方、整合回路がノッチフィルタであれば出力インピーダンスを調整することができ、さらに高周波増幅回路ＰＡで発生する高調波を抑えることができる。
【００１３】
前記スイッチ回路は、図６，図７に示すようなトランジスタ回路を組み合わせたものを用いることができる。
前記スイッチ回路は、前記第１のアンテナ端子と前記第１の受信端子間の接続又は非接続を切り替える第１のトランジスタ回路と、前記第１のアンテナ端子と前記送信端子間の接続又は非接続を切り替える第３、第４のトランジスタ回路と、前記第２のアンテナ端子と前記第２の受信端子間の接続又は非接続を切り替える第５のトランジスタ回路と、前記第２のアンテナ端子と前記送信端子間の接続又は非接続を切り替える第７、第８のトランジスタ回路と、前記第３のトランジスタ回路と前記第４のトランジスタ回路の間にあるノード、及びグランド間の接続又は非接続を切り替える第９のトランジスタ回路と、前記第７のトランジスタ回路と前記第８のトランジスタ回路の間にあるノード、及びグランド間の接続又は非接続を切り替える第１０のトランジスタ回路を備え、前記第４のトランジスタ回路と前記第１０のトランジスタ回路とは電源端子を共有し、前記第８のトランジスタ回路と前記第９のトランジスタ回路とは電源端子を共有し、前記第１のアンテナ端子と前記送信端子との間の接続には、第１の経路の第３のトランジスタ回路と第４のトランジスタ回路とがＯＮ状態に制御され、第９のトランジスタ回路がＯＦＦ状態に制御され、第２の経路の第８のトランジスタ回路がＯＦＦ状態に制御され、第１０のトランジスタ回路がＯＮ状態に制御され、前記第２のアンテナ端子と前記送信端子との間を接続時には、第２の経路の第７のトランジスタ回路と第８のトランジスタ回路とがＯＮ状態に制御され、第１０のトランジスタ回路がＯＦＦ状態に制御され、第１の経路の第４のトランジスタ回路がＯＦＦ状態に制御され、第９のトランジスタ回路がＯＮ状態に制御されることを特徴とする高周波回路である。
【００１４】
第２の通信システム用の送信端子並びに第１及び第２の受信端子を備え、
前記第１の通信システム用の送信端子と第２の通信システム用の送信端子、前記第１の通信システム用の第１の受信端子と前記第２の通信システム用の第１の受信端子、前記第１の通信システム用の第２の受信端子と前記第２の通信システム用の第２の受信端子の少なくとも一つが、分波回路又は第２のスイッチ回路を介して前記スイッチ回路に接続されている回路とすることができる。これにより、周波数帯域の異なる複数の通信システム用の高周波回路とすることができる。
スイッチ回路と各送信端子を繋ぐ送信信号経路には、単極複投のスイッチ回路を接続することが好ましい。
スイッチ回路と受信端子を繋ぐ受信信号経路には、２種類の通信システムであれば分波回路を用いることができる。スイッチ回路を用いる構造に比べて電源端子が不要となるため、小型化に寄与することができる。
【００１５】
前記高周波回路を、複数の層に電極パターンを形成し積層一体化してなる積層体と、前記積層体の表面に搭載された素子によって構成し、高周波部品とすることができる。
【００１６】
この高周波部品は、整合回路の回路素子が、積層方向に見て、積層体内に形成された接地電極と重ならないように形成されていることが好ましい。
本発明の高周波部品では、整合回路の調整を容易にできる構成とすることが好ましい。通常であれば、各回路は積層方向に見て上層側、下層側に配置された接地電極で挟み、搭載面の実装部品や裏面の電源電極などの影響を受けないようにすることが好ましいが、本発明の高周波回路に用いる整合回路は、逆に積層方向に見て接地電極と重ならないように形成することが好ましい。このように構成することで、接地電極との寄生容量の発生を抑え、意図する整合状態に調整しやすい。
インダクタが特に寄生容量に影響をうけやすい回路素子であるため、整合回路の回路素子として少なくとも一つのインダクタを用いる高周波回路にこの構成を採用することが好ましい。ビアによる信号線路はこの整合回路の回路素子に含めないものとする。
【００１７】
この高周波部品は、スイッチ回路と送信端子をつなぐ送信信号線路にフィルタ回路が配置され、前記フィルタ回路の回路素子が配置された層において、少なくとも一つの層で、前記フィルタ回路の回路素子の周囲に沿ってビアシールドが形成されると共に、ビアシールドで囲まれた前記フィルタ回路を挟んでその両側それぞれに、異なるアンテナ端子に接続される前記整合回路が形成されていることを特徴とする。
送信信号経路は、高周波増幅回路で増幅された大きな電流が流される。そのため、送信信号線路に配置されるフィルタ回路の回路素子は他の回路素子とのアイソレーションを高めることが好ましく、そのためビアシールドでほかの回路素子から高周波的にシールドすることが好ましい。前記フィルタ回路として、ローパスフィルタ回路を用いることが好ましい。
送信信号経路のフィルタ回路をビアシールドで覆い、かつその両側に各整合回路を配置する事で受信信号経路が左右に分かれ、アンテナ端子につながる信号経路間のアイソレーションを高めることができ、送信ダイバーシティ回路（Ｔｘダイバーシティ回路）に整合回路を設ける際に他の回路素子とのアイソレーションが高まりインピーダンス調整が容易になる。
大きな電流が流れる送信信号経路が、積層方向から見て、基板の中央に配置されると、他の信号経路や回路素子と干渉してノイズの増大が問題となる。よって基板の外周の辺の中央部に送信信号経路の回路素子を配置し、前記辺以外の周囲をビアシールドで覆うことが好ましい。
【００１８】
この高周波部品は、スイッチ回路と受信端子をつなぐ受信信号線路と、スイッチ回路の信号経路を切り替えるための制御電源ラインが積層方向に見て重ならないように形成することが好ましい。
受信信号線路のアイソレーションを高め、高調波の発生を抑えることができ、挿入損失を抑えることができる。
【００１９】
また、前記受信信号線路が、積層体の搭載面のスイッチ回路部と重ならないように形成することが好ましい。
受信信号線路のアイソレーションを高め、高調波の発生を抑えることができ、挿入損失を抑えることができる。
【００２０】
これらの高周波部品を用いて通信装置とすることができる。
【発明の効果】
【００２１】
本発明により、送信ダイバーシティ回路において、整合が容易で製造コストの低下や短納期の開発が可能となる高周波回路、高周波部品及びこれを用いた通信装置を提供する事ができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の高周波回路の一実施形態を示すブロック図である。
【図２】整合回路の一実施形態を示す回路図である。
【図３】図１の高周波回路のさらに好ましい形態を示すブロック図である。
【図４】本発明の別の高周波回路の一実施形態を示すブロック図である。
【図５】図４の高周波回路のさらに好ましい形態を示すブロック図である。
【図６】実施例で用いたスイッチ回路のブロック図である。
【図７】図６のスイッチ回路の等価回路である。
【図８】図１の高周波回路におけるインピーダンス結合の状態を示す図である。
【図９】図１の高周波回路における反射特性を示す図である。
【図１０】図１の高周波回路における変調精度を示す図である。
【図１１】本発明の高周波部品の積層構造の一例を示す展開図である。
【図１２】本発明の高周波部品の積層構造一例を示す展開図である。
【図１３】第２のスイッチ回路の一実施形態を示す等価回路である。
【図１４】第２のスイッチ回路と後段の高周波増幅回路が制御電源端子を共有化していることを示す回路図である。
【図１５】積層体の表面に搭載されたトランジスタの配置状況を示す図である。
【図１６】トランジスタ素子のゲート数の説明をするための図である。
【図１７】図７に示すスイッチ回路の特性を示す図である。
【図１８】図７に示すスイッチ回路の特性を示す図である。
【図１９】耐圧の大小を説明するための図である。
【図２０】従来のスイッチ回路の回路図である。
【発明を実施するための形態】
【００２３】
［１］送信ダイバーシティ回路
図１は、本発明の高周波回路であるＴｘダイバーシティ回路の一例である。この高周波回路は、第１及び第２のアンテナ端子ＡＮＴ（１），ＡＮＴ（２）と、第１の通信システム用の送信端子Ｔｘ１並びに第１の受信端子Ｒｘ１−１、及び第２の受信端子Ｒｘ１−２、およびスイッチ回路ＳＷを有する。本実施例においてこれらの端子は２．５ＧＨｚ帯用のＷｉＭＡＸ用に用いることができる。
スイッチ回路ＳＷは、２つのアンテナ側端子ＡＮＴ１、ＡＮＴ２と、３つの送受信側端子（Ｒｘ１、Ｔｘ、Ｒｘ２）を持つ。このスイッチ回路ＳＷは送信端子Ｔｘ１からの信号が、２つのアンテナ端子ＡＮＴ（１），ＡＮＴ（２）に選択的に出力されるように切り替わる。また、２つのアンテナ端子ＡＮＴ（１），ＡＮＴ（２）でそれぞれ受信される受信信号が、同時にそれぞれ別の受信側端子Ｒｘ１−１、Ｒｘ１−２に出力されるように切り替えられる。スイッチ回路の詳細は後述する。
【００２４】
スイッチ回路ＳＷと各アンテナ端子との間にはそれぞれに整合回路（ＭＮ：Ｍａｔｃｈｉｎｇ  Ｎｅｔｗｏｒｋ）が配置される。
スイッチ回路ＳＷと各アンテナとの間にある整合回路ＭＮにより、インピーダンス整合が図られる。これにより、第１のアンテナと第２のアンテナでの送信特性（線形性：ＥＶＭ、スペクトラムマスクマージン等）が同じになる。
またスイッチ回路ＳＷ−第１のアンテナ端子ＡＮＴ（１）間と、スイッチ回路−第２のアンテナ端子ＡＮＴ（２）間との距離が異なる場合でも整合回路ＭＮにより最適なインピーダンスに整合させることができる。例えば、スイッチ回路とアンテナ端子ＡＮＴ（１），ＡＮＴ（２）との間の、ビア導体を含む伝送線路の距離がそれぞれ異なる場合や、それぞれの信号経路の近傍に形成されるグランド電極や電源ラインの形状がアンテナ端子ＡＮＴ（１）につながる信号経路とアンテナ端子ＡＮＴ（２）につながる信号経路で異なる場合、整合回路を入れることで最適なインピーダンスに整合させることができる。また、整合回路を入れることで、端子配置やスイッチ回路の位置が比較的自由に配置できるようになる。
また、第１のアンテナ端子ＡＮＴ（１）に繋がる送信信号経路と、第２のアンテナＡＮＴ（２）に繋がる送信信号経路のインピーダンスを同じにしておけば、片方の送信信号経路で信号の利得や線形性を最適化（特にＨＰＡの線形性）するだけで、他方の送信信号経路でも同等の特性が得られるため、他方の利得や線形性を逐一計測する必要がなくなり、設計時の計測の工数を減らすことができる。
この整合回路は、単に移相ラインや図２（ａ）に示すようなインダクタであることもあるし、図２（ｂ）〜（ｄ）に示すようなノッチフィルタ回路とすることもできる。ノッチフィルタは半導体スイッチや増幅回路から発生する高調波を低減する機能を兼ねている。移相ラインや、インダクタに直列にコンデンサを挿入することで、直流カットの機能を持った整合回路を構成することもできる。
【００２５】
図３に示すように、スイッチ回路の送信側端子Ｔｘと送信端子Ｔｘ１の間には、高周波増幅回路ＰＡ１を配置することが好ましい。高周波増幅回路ＰＡ１により、高周波回路の高集積化を図ることができる。
高周波増幅回路ＰＡ１と送信端子Ｔｘ１の間にはバンドパスフィルタ回路ＢＰＦ２を配置することが好ましい。このバンドパスフィルタ回路ＢＰＦ２は、送信信号以外の不要な帯域のノイズが高周波増幅回路ＰＡに入力することを防ぐことができる。
また、送信側端子Ｔｘと高周波増幅回路ＰＡ１の間には、ローパスフィルタ回路ＬＰＦ１を配置することが好ましい。このローパスフィルタ回路ＬＰＦ１は、高周波増幅回路ＰＡ１で発生する高調波を抑制することができる。
【００２６】
図３に示すように、第１の受信側端子Ｒｘ１と第１の受信端子Ｒｘ１−１の間には、受信信号を増幅する低雑音増幅器回路ＬＮＡ１が接続されていることが好ましい。また、低雑音増幅器回路ＬＮＡ１の前段か後段の少なくとも一方にバンドパスフィルタ回路ＢＰＦ１が配置されていることが好ましい。バンドパスフィルタ回路ＢＰＦ１は、他の通信システムの信号も含めた不要信号が低雑音増幅器回路ＬＮＡ１や受信端子に入力するのを抑制することができる。
第２の受信側端子Ｒｘ２と第２の受信端子Ｒｘ１−２の間には、受信信号を増幅する低雑音増幅器回路ＬＮＡ２が接続されていることが好ましい。また、低雑音増幅器回路ＬＮＡ２の前段か後段の少なくとも一方にバンドパスフィルタ回路ＢＰＦ３が配置されていることが好ましい。バンドパスフィルタ回路ＢＰＦ３は、他の通信システムの信号も含めた不要信号が低雑音増幅器回路ＬＮＡ２や受信端子に入力するのを抑制することができる。
【００２７】
［２］スイッチ回路  
図３に示すように、本発明のスイッチ回路ＳＷは、例えばブロック回路で示せば単極双投のスイッチ部材（ＳＰＤＴａ〜ＳＰＤＴｃ）を複数接続させた構造と見る事ができる。
単極双投のスイッチ部材の組合せと考えた場合、このスイッチ回路ＳＷは、詳細には、第１の単極双投スイッチ部材ＳＰＤＴａは単極側端子が第１のアンテナ側端子ＡＮＴ１に接続される。第１のアンテナ側端子ＡＮＴ１は第１のアンテナ端子ＡＮＴ（１）に接続される。また、双投側端子の片方が第１の回路側端子Ｒｘ１と接続される。第１の回路側端子Ｒｘ１は第１の受信端子Ｒｘ１−１に接続される。
第２の単極双投のスイッチ部材ＳＰＤＴｃは単極側端子が第２のアンテナ側端子ＡＮＴ２に接続される。第２のアンテナ側端子ＡＮＴ２は第２のアンテナ端子ＡＮＴ（２）に接続される。また、双投側端子の片方が第３の回路側端子Ｒｘ２と接続される。第３の回路側端子Ｒｘ２は第２の受信端子Ｒｘ１−２に接続される。
第３の単極双投のスイッチ部材ＳＰＤＴｂは、双投側端子が前記第１と第２のスイッチ部材における双投側端子のそれぞれ他方に繋がるように接続され、また、単極側端子が第２の回路側端子Ｔｘと接続される。第２の回路側端子Ｔｘは送信端子Ｔｘ１に接続される。
このスイッチ回路ＳＷを用いた高周波回路は、各スイッチ部材の切り替えによって、受信時には前記第１および第３の回路側端子Ｒｘ１，Ｒｘ２はそれぞれ同時に前記第１および第２のアンテナ側端子ＡＮＴ１，ＡＮＴ２に接続できるように構成される。この時第２の回路側端子Ｔｘは前記第１および第２のアンテナ端子からは非接続の状態である。
また送信時には、この高周波回路は、前記第２の回路側端子Ｔｘは前記第１および第２のアンテナ側端子ＡＮＴ１、ＡＮＴ２を選択して接続するダイバーシティ動作が可能である。この構成により送信信号の損失を低減することができる。なお、この時、第１の回路側端子Ｒｘ１及び第３の回路側端子Ｒｘ２は、前記第１および第２のアンテナ端子からは非接続の状態である。
【００２８】
これらのスイッチ部材はトランジスタ回路を組み合わせる事で構成できる。
トランジスタ回路は、バイポーラ・トランジスタ回路を用いる事もできるが、本発明のＴｘダイバーシティのスイッチ回路部としては経路の切替時以外では電力をほとんど消費しないためＦＥＴ（電界効果型トランジスタ）回路を用いることが好ましい。
【００２９】
（２）第２の回路形態
図４は、別のＴｘダイバーシティ回路の一例である。図４の高周波回路は、第１の通信システムが２．５ＧＨｚ帯のＷｉＭＡＸ、第２の通信システムが第１の通信システムより周波数帯域が高周波側である３．５ＧＨｚ帯のＷｉＭＡＸである無線通信装置に用いるフロンドエンドモジュールとして用いることができる。また、例えば２．５ＧＨｚ帯と５ＧＨｚ帯の無線ＬＡＮ、ＷｉＭＡＸと無線ＬＡＮとの組合せ等、別の組合せでもこの実施形態の構成を用いることができる。
またデュアルバンドの実施形態で説明しているが、勿論限定的ではなく、本発明は広くマルチバンド通信に適用できる。
【００３０】
この高周波回路は、第１及び第２のアンテナ端子Ａｎｔ（１），Ａｎｔ（２）と、第１の通信システムの第１の受信端子Ｒｘ１−１と第２の通信システムの第１の受信端子Ｒｘ２−１、第１の通信システムの送信端子Ｔｘ１と第２の通信システムの送信端子Ｔｘ２、第１の通信システムの第２の受信端子Ｒｘ１−２と第２の通信システムの第２の受信端子Ｒｘ２−２、および、スイッチ回路ＳＷを有する。
スイッチ回路ＳＷは上記に記載したものと同じものを使用することができる。
【００３１】
スイッチ回路ＳＷの送信側端子Ｔｘに単極双投の第２のスイッチ回路ＳＰＤＴ１を配置する。第２のスイッチ回路ＳＰＤＴ１の単極側端子が送信側端子Ｔｘに接続され、双投側端子がそれぞれ第１の通信システム用の送信端子Ｔｘ１と第２の通信システム用の送信端子Ｔｘ２に接続される。第２のスイッチ回路ＳＰＤＴ１は送信信号経路を適宜切り替え、各送信端子からの信号を第１のアンテナ端子ＡＮＴ（１）、第２のアンテナ端子ＡＮＴ（２）に送信することができる。このように、スイッチ回路ＳＰＤＴ１を設ける事で複数の周波数帯の通信システムに対応するＴｘダイバーシティ回路とすることができる。スイッチ回路ＳＰＤＴ１を用いたので、分波回路を用いた回路とするよりも、第１と第２の通信システムの周波数帯域が近いものであっても、確実に両方の送信端子からの信号を各アンテナ端子に送信でき、また送信ロスも抑えることが出来る。
【００３２】
送信側端子Ｔｘと各送信端子Ｔｘ１、Ｔｘ２の間には、高周波増幅回路ＰＡ２、ＰＡ３を配置することが好ましい。高周波増幅回路ＰＡ２、ＰＡ３は、同一のチップに集積し、高集積化することができる。
第２のスイッチ回路ＳＰＤＴ１は、図１３に示すように、２個以上のトランジスタ回路を備える。高周波増幅回路ＰＡ２あるいはＰＡ３の制御端子と、その高周波増幅回路ＰＡ２、ＰＡ３が接続される双投側端子と単極側端子の間のトランジスタ回路の制御端子とが、共通の端子に接続される構造とすることが好ましい。このようにすることで、回路全体の制御端子の数を減少させることが出来る。
【００３３】
高周波増幅回路ＰＡ２、ＰＡ３と送信端子Ｔｘ１、Ｔｘ２の間にはバンドパスフィルタ回路ＢＰＦ６，ＢＰＦ７をそれぞれ配置することが好ましい。このバンドパスフィルタ回路ＢＰＦ６、ＢＰＦ７は、送信信号以外の不要な帯域のノイズが高周波増幅回路ＰＡ２、３に入力することを防ぐことができる。
また、スイッチ回路ＳＷと高周波増幅回路ＰＡ２、ＰＡ３の間には、ローパスフィルタ回路ＬＰＦ２、ＬＰＦ３を配置することが好ましい。このローパスフィルタ回路ＬＰＦ２、ＬＰＦ３は、高周波増幅回路ＰＡ２、ＰＡ３で発生する高調波を抑制することができる。
【００３４】
第１の通信システムの第１の受信端子Ｒｘ１−１と第２の通信システムの第１の受信端子Ｒｘ２−１は、第３のスイッチ回路又は第１の分波回路ＤＩＰ１を介してスイッチ回路ＳＷの第１の受信側端子Ｒｘ１に接続される。
同様に、第１の通信システムの第２の受信端子Ｒｘ１−２と第２の通信システムの第２受信端子Ｒｘ２−２は、第４のスイッチ回路又は第２の分波回路ＤＩＰ２を介してスイッチ回路ＳＷの第２の受信側端子Ｒｘ２に接続される。
図４、図５では分波回路を用いた例を示すが、上記のように分波回路はスイッチ回路でも良い。
【００３５】
スイッチ回路又は分波回路と各受信端子の間には、受信信号を増幅する低雑音増幅器回路ＬＮＡ３〜ＬＮＡ６が接続されていることが好ましい。また、スイッチ回路又は分波回路と各受信端子の間には、低雑音増幅器回路ＬＮＡの前段か後段の少なくとも一方にバンドパスフィルタ回路ＢＰＦが配置されていることが好ましい。バンドパスフィルタ回路ＢＰＦは、各通信システムの信号も含めた不要信号が低雑音増幅器回路ＬＮＡや受信端子に入力するのを防ぐ。図５では、低雑音増幅器回路ＬＮＡの後段にバンドパスフィルタ回路ＢＰＦ４，５，８，９が配置されている。
また、受信信号経路に分波回路を用いた場合は、低雑音増幅器回路ＬＮＡのアンテナ側にフィルタ回路を別途配置しなくとも不要信号が低雑音増幅器回路ＬＮＡに入力するのを抑制することができる。そのためフィルタ回路を低雑音増幅器回路ＬＮＡの受信端子側のみに配置する構造を用いることができる。用いるフィルタ回路はバンドパスフィルタ回路が好ましい。
【００３６】
第１の通信システムの第１の受信端子Ｒｘ１−１および第２の通信システムの第１の受信端子Ｒｘ２−１は、第１のアンテナ端子ＡＮＴ（１）に接続可能であり、また同時に、第１の通信システムの第２の受信端子Ｒｘ１−２および第２の通信システムの第２の受信端子２−２は、第２のアンテナ端子ＡＮＴ（２）に接続可能である。
また、送信端子Ｔｘ１およびＴｘ２は、第２のスイッチ回路ＳＰＤＴ１を介して前記第１および第２のアンテナ端子ＡＮＴ（１）、ＡＮＴ（２）を選択して接続可能である。
【００３７】
図１３に、第２のスイッチ回路ＳＰＤＴ１における等価回路の一例を示す。スイッチ回路ＳＰＤＴ１は、単極側端子ＳＰから伸びる信号経路が二股に分かれ、それぞれ双投側端子ＤＴ１，ＤＴ２に接続される。単極側端子ＳＰと双投側端子ＤＴ１の間にはトランジスタ回路Ｔｒ２３が、単極側端子ＳＰと双投側端子ＤＴ２の間にはトランジスタ回路Ｔｒ２４が配置される。また図１３（ｂ）に示すように、双投側端子ＤＴ１とトランジスタ回路Ｔｒ２３、双投側端子ＤＴ２とトランジスタ回路Ｔｒ２４の間には、それぞれキャパシタＣ２１、Ｃ２２を配置する事もできる。また、単極側端子ＳＰと信号経路が二股に分かれるまでの信号経路にキャパシタＣ２３を配置する事もできる。これらはサージ電流が回路内に流れるのを防ぐ役割を持つ。
また、トランジスタ回路Ｔｒ２３と双投側端子ＤＴ１の間にあるノードからグランドに信号線路が伸び、その信号線路にトランジスタ回路Ｔｒ２１及びＣ２４が配置される。また、トランジスタ回路Ｔｒ２４と双投端子ＤＴ２の間にあるノードからグランドに信号線路が伸び、その線路にはトランジスタ回路Ｔｒ２２及びＣ２５が配置される。
また、コントロール電源端子Ｖ１からの電源線路がトランジスタ回路Ｔｒ２３とＴｒ２２のゲート電極にそれぞれ接続される。同様に、コントロール電源端子Ｖ２からの電源線路がトランジスタ回路Ｔｒ２４とＴｒ２１のゲート電極にそれぞれ接続される。各ゲート電極とコントロール電源端子の間にはそれぞれ抵抗が配置される構成が好ましい。単極側端子ＳＰと双投側端子ＤＴ１，ＤＴ２の間の切り替えをするためには、各コントロール電源端子の電圧を次の表のように制御すればよい。電圧値は用いるトランジスタ回路で適宜変更されればよい。
【００３８】
【表１】
0005648901.tif 000002
【００３９】
電源端子Ｖ１にＨｉｇｈ電圧（３．０Ｖ）がかかると、トランジスタ回路Ｔｒ２２，２３のソース電極及びドレイン電極が接続されＯＮ状態になる。一方、トランジスタ回路Ｔｒ２１，２４のゲート電極には電源端子Ｖ２からＬｏｗ電圧（０．０Ｖ）が印加されるため、トランジスタ回路Ｔｒ２１，２４はＯＦＦ状態になる。
第２のスイッチ回路ＳＰＤＴ１は、双投側端子ＤＴ１と単極側端子ＳＰが接続された状態になるため、送信端子から来る信号が双投側端子ＤＴ１から単極側端子ＳＰに流れる。その際、トランジスタ回路Ｔｒ２４はＯＦＦ状態であるため、一方の送信端子から来る信号が他方の送信端子側に流れる事を抑制できる。実際は、トランジスタ回路Ｔｒ２４がＯＦＦ状態であっても、寄生容量によってある程度の信号量はトランジスタ回路２４を通過して他方の送信端子側の送信経路に漏洩する。しかし、トランジスタ回路Ｔｒ２４と双投側端子ＤＴ２の間にあるノードから設置される信号経路に配置されたトランジスタ回路２２も、電源端子が共通であるのでトランジスタ回路Ｔｒ２３と同期してＯＮ状態となっているため、トランジスタ回路Ｔｒ２４から漏洩した信号はトランジスタ回路Ｔｒ２２を通過してグランド側に流れるので、他方の送信端子側の信号経路に流れることを抑制できる。
このように、トランジスタ回路を多段に用いる事で、各送信信号経路のアイソレーション効果を高めることができる。
なお、このようなアイソレーション効果を必要としない場合は、図１３（ｃ）に示すような、トランジスタ回路が二つのみのスイッチ回路を用いることもできる。
【００４０】
図１４に示すように、送信信号経路に配置された高周波増幅回路ＰＡ２、ＰＡ３の制御端子と、図５のスイッチ回路ＳＰＤＴ１のゲート電極に繋がる端子を共通化できる。スイッチ回路は３投以上の端子をもつ単極復投のものでも同様に使用できる。
【００４１】
第２のスイッチ回路ＳＰＤＴ１の代わりに、分波回路を用いることもできる。この分波回路は、第１、第２の受信側分波回路ＤＩＰ１，ＤＩＰ２と同様に、第１の通信システムの周波数帯域を通過帯域とし第２の通信システムの周波数帯域を阻止帯域とするローパスフィルタ部と、第１の通信システムの周波数帯域を阻止帯域とし第２の通信システムの周波数帯域を通過帯域とするハイパスフィルタ部とで構成されているダイプレクサとすることができる。ただし、スイッチ回路の方が複数の通信システムの周波数が近くてもアイソレーションを確保できるため、この実施形態ではスイッチ回路を用いた。
【００４２】
図５に示した分波回路ＤＩＰ１，ＤＩＰ２の各々は、第１の通信システムの周波数帯域を通過帯域とし第２の通信システムの周波数帯域を阻止帯域とするローパスフィルタ部と、第１の通信システムの周波数帯域を阻止帯域とし第２の通信システムの周波数帯域を通過帯域とするハイパスフィルタ部とで構成されているダイプレクサである。
第１の分波回路ＤＩＰ１のローパスフィルタ部と第１の通信システム用の第１の受信端子Ｒｘ１−１との間に、ＤＩＰ１から順に第１の通信システムの受信信号を増幅する低雑音増幅器回路ＬＮＡ３、及びバンドパスフィルタ回路ＢＰＦ４が接続されている。バンドパスフィルタ回路ＢＰＦ４は、第２の通信システムの信号も含めた不要信号が受信端子Ｒｘ１−１に入力するのを防ぐ。また第１の受信側分波回路ＤＩＰ１のハイパスフィルタ部と第２の通信システム用の第１の受信端子Ｒｘ２−１（３．５Ｇ）との間に、ＤＩＰ１から順に第２の通信システムの受信信号を増幅する低雑音増幅器回路ＬＮＡ４、及びバンドパスフィルタ回路ＢＰＦ５が接続されている。バンドパスフィルタ回路ＢＰＦ５は、第１の通信システムの信号も含めた不要信号が受信端子Ｒｘ２−１に入力するのを防ぐ。
また第２の受信側分波回路ＤＩＰ２のローパスフィルタ部と第１の通信システム用の第２の受信端子Ｒｘ１−２（２．５Ｇ）との間に、ＤＩＰ２から順に低雑音増幅器回路ＬＮＡ５及びバンドパスフィルタ回路ＢＰＦ８が接続されており、第２の受信側分波回路ＤＩＰ２のハイパスフィルタ部と第２の通信システム用の第２の受信端子Ｒｘ２−２（３．５Ｇ）との間に、ＤＩＰ２から順に低雑音増幅器回路ＬＮＡ６及びバンドパスフィルタ回路ＢＰＦ９が接続されている。これらの回路の配置及び機能は、第１の受信側分波回路ＤＩＰ１と第１の通信システム用の第１の受信端子Ｒｘ１−１（２．５Ｇ）及び第２の通信システム用の第１の受信端子Ｒｘ２−１（３．５Ｇ）との間の回路のものと同じであるので、説明を省略する。
図５に示すような低雑音増幅器回路ＬＮＡ３，ＬＮＡ４，ＬＮＡ５，ＬＮＡ６を有することにより高周波回路の高集積化を図ることができる。但し、上記各分波回路と各受信端子との間の構成は、必要な特性に応じて省略又は変更しても良い。
【００４３】
図４、図５に示す実施形態では、第１の通信システム用の第１の受信端子Ｒｘ１−１（２．５Ｇ）と第１の通信システム用の第２の受信端子Ｒｘ１−２（２．５Ｇ）とは別々のアンテナに独立に接続されているため、アンテナの切り換えを行うことなく、第１の通信システムの受信信号を同時に複数の受信端子に出力することができる。同様に、第２の通信システム用の第１の受信端子Ｒｘ２−１（３．５Ｇ）と第２の通信システム用の第２の受信端子Ｒｘ２−２（３．５Ｇ）とは別々のアンテナに独立に接続されているため、アンテナの切り換えを行うことなく、第２の通信システムの受信信号を同時に複数の受信端子に出力することができる。
【００４４】
図８は、図３の本発明の高周波回路におけるアンテナ端子ＡＮＴ（１）と整合回路ＭＮ．の間からスイッチ回路側を見た場合のインピーダンスを測定したスミスチャートである。図８（ａ）が第１のアンテナＡＮＴ（１）側での測定結果であり、図８（ｂ）が第２のアンテナＡＮＴ（２）側での測定結果である。
測定した周波数は２〜３ＧＨｚであり、ｍ１、ｍ４の測定点は２．５ＧＨｚ、ｍ２、ｍ５の測定点は２．６ＧＨｚ、ｍ３、ｍ６の測定点は２．７ＧＨｚの測定結果を示す。整合回路ＭＮを、第１のアンテナＡＮＴ（１）とスイッチ回路をつなぐ信号経路と、第２のアンテナＡＮＴ（２）とスイッチ回路をつなぐ信号経路にそれぞれ配置することで、図８（ａ），（ｂ）に示すようにそれぞれの経路でほぼ同等のインピーダンス特性がえられている。
図９は上記実施形態の高周波回路におけるリターンロスを測定した結果である。リターンロスは１０ｄＢ以下であり、本発明の高周波回路として十分に小さい値が得られている。また、第１のアンテナＡＮＴ（１）とスイッチ回路をつなぐ信号経路でのリターンロス（図９（ａ））と、第２のアンテナＡＮＴ（２）とスイッチ回路をつなぐ信号経路でのリターンロス（図９（ｂ））は、ほぼ同じであることがわかる。ＡＮＴ（１）側とＡＮＴ（２）側とで、２．５〜２．７ＧＨｚの範囲において、リターンロスの値が小さい方が大きい方の値に対してプラスマイナス２０％以下、さらにはプラスマイナス１０％以下の差であることが好ましい。
図１０は本発明の高周波回路における周波数と変調精度の関係を示す図である。入力信号にはＯＦＤＭ信号（８０２．１６ｅ  １０ＭＨｚ  ６４ＱＡＭ）を用いた場合の、出力電力が１９ｄＢｍ、２１ｄＢｍ、２３ｄＢｍの３点における変調精度を示している。
第１のアンテナＡＮＴ（１）でのリターンロス（図１０（ａ））と、第２のアンテナＡＮＴ（２）でのリターンロス（図１０（ｂ））で、高い線形性を持つことが分かる。
また、第１のアンテナ端子ＡＮＴ（１）側、第２のアンテナ端子ＡＮＴ（２）側の両方で線形性が高いために周波数特性が大きく変動することがないため、一度両方の周波数特性を合わせておけば、スイッチ回路から送信端子の間の信号経路を変える分には、片側のアンテナ端子に繋がる送信信号線路の周波数特性のみを測定すれば、他方の周波数特性も同じような結果になると予想できる。そのため、都度両方の周波数特性を測定する必要がなく、製造工程の短縮が可能になる。
【００４５】
図１１、図１２は、図３の高周波回路を積層体で構成した本発明の高周波部品の積層図である。本発明に係わる回路素子の部分のみを表示する。左上の番号は積層順に記載しており、番号が小さいほどスイッチ回路に用いるトランジスタ素子の搭載面側に近い。
高周波部品は、例えば誘電体セラミクスに有機溶剤などをまぜたスラリーをドクターブレード法によってグリーンシート化し、導体ペーストにより適宜ラインパターンやビア電極を形成した後に、積層および焼結して一体化したものを用いることができるが、樹脂基板などの他の材料でも良い。
【００４６】
図１１、図１２に記載される各素子の名称について説明する。
ＡＮから始まる素子の名称は、その素子がスイッチ回路のアンテナ側端子からアンテナ端子までの信号経路に配置される素子であることを示す。なお、ＡＮ１の素子名称は第１のアンテナ端子につながる信号線路に配置される素子であり、ＡＮ２の素子名称は第２のアンテナ端子につながる信号線路に配置される素子である。
Ｔｘから始まる素子の名称は、その素子がスイッチ回路の送信側端子から送信端子までの信号経路に配置される素子であることを示す。
Ｒｘから始まる素子名称は、その素子がスイッチ回路の受信側端子から受信端子までの信号経路に配置される素子であることを示す。なおＲｘ１の素子名称は第１の受信端子につながる信号経路に配置される素子であり、Ｒｘ２の素子名称は第２の受信端子につながる信号経路に配置される素子である。
Ｖから始まる素子名称は、スイッチ回路の中のトランジスタ素子を動かすための駆動電源ラインである。なお、Ｖａ１、Ｖａ２の素子名称は、図３のスイッチ回路のＳＰＤＴｂを駆動させる駆動電源ラインであり、Ｖｔ、Ｖｒの素子名称は、スイッチ回路のＳＰＤＴａとＳＰＤＴｃを駆動させる駆動電源ラインである。
【００４７】
本発明の整合回路に関する素子を説明する。
図１１、図１２の積層図は、図３に示すブロック図の整合回路ＭＮとして、図２（ｂ）に示す素子図のノッチフィルタを用いたものである。
第１層には、スイッチ回路ＳＷが搭載される。第１層に形成されたＡＮ１ｔは、スイッチ回路ＳＷの第１のアンテナ側端子とワイヤボンディング接続される端子である。第１層目のＡＮ１ｔは第２層目の伝送線路ＡＮ１ｌａで引き回され、第３層目のビア導体を介して第４層目のＡＮ１ｃａに接続される。第４層目のＡＮ１ｃａは、第５層目のＡＮ１ｃｂと第６層目のＡＮ１ｃｃとでキャパシタを形成する。また、これらのキャパシタは第８層目の伝送線路ＡＮ１ｌｂに接続される。この伝送線路ＡＮ１ｌｂと、第９層目の伝送線路ＡＮ１ｌｃと第１０層目の伝送線路ＡＮ１ｌｄがらせん状に形成され、インダクタ素子が形成されている。上記のキャパシタと並列につながれることでＬＣノッチフィルタを形成している。ＬＣノッチフィルタのキャパシタとインダクタは積層方向に重ねられている。この構造により小型化が図れ、かつ他の信号経路とのアイソレーションが確保できる。また、インダクタ素子は積層方向の中央付近で巻かれる。積層体の上層側又は下層側にグランド電極が形成されていても、インダクタ素子とグランド電極との間に発生する寄生容量を極力小さくすることができる。
この整合回路（ノッチフィルタ）は第１１層目から第１８層目に形成されたビア導体を介して第１８層目の裏面に形成された第１のアンテナ端子ＡＮ１に接続されている。この整合回路に用いるインダクタ素子が、積層方向に見て接地電極と重ならないように形成することが好ましい。
また、第１層に形成されたＡＮＴ２ｔは、同層中央下側に配置された矩形のスイッチ部材搭載面に搭載されるスイッチ部材の第２のアンテナ側端子とワイヤボンディング接続される端子である。第１層目のＡＮＴ２ｔは第２層目と、第３層目のビア導体を介して第４層目のＡＮ２ｃａに接続される。この素子から第１８層目の裏面に形成される第２のアンテナ端子ＡＮ２までの信号線路は、第１のアンテナ端子ＡＮ１につながる信号経路の素子とほぼ同様であり、上記の説明において、各素子のＡＮ１・・の素子名称をＡＮ２・・に置き換えれば説明できる。但し、素子構造は全く同一ではなく、例えば第１０層目の伝送線路ＡＮ１ｌｄとＡＮ２ｌｃのように、伝送素子の長さやキャパシタ電極の面積などは異なり、第１のアンテナ端子側の信号線路と、第２のアンテナ端子側の信号線路の整合をとり、かつ両者の高周波特性を同程度にするための素子形状が用いられる。
【００４８】
本実施例ではこの第１のアンテナ側端子から第１のアンテナ端子までの信号経路に図２（ｂ）のノッチフィルタの素子を配置したが、他の素子構造を持つ整合回路を配置することができるのはもちろんである。
【００４９】
次に図３の高周波回路において、スイッチ回路の送信側端子と送信端子をつなぐ送信信号経路について説明する。
第１層目のＴｘｔａは、搭載されるスイッチ部材の送信側端子とワイヤボンディング接続される電極である。また、第１層目のＴｘｔｂも送信信号経路の素子である。Ｔｘｔａから内層側に延びた送信信号線路は積層体内部に形成されたＬＰＦに接続され、再度搭載面に戻ってきてから、電極Ｔｘｔｂを介して表面実装される高周波増幅回路に接続される。なお、図１１、図１２では、スイッチ回路部材の送信側端子からこの電極Ｔｘｔｂまでの送信信号線路を記載している。
第１層目の電極Ｔｘｔａは、ビア導体を介して第二層目の伝送線路Ｔｘｌａの一端に接続される。Ｔｘｌａはその他端から第３層目〜第９層目のビア導体を介して、第１０層目の電極Ｔｘｃｂに接続される。第１０層目の電極Ｔｘｃｂ，Ｔｘｃｃは第１１層目の接地電極と対向して接地される。第１０層目の電極Ｔｘｃｂ、同層の電極Ｔｘｃｃ、第９層目のＴｘｃａ、および第１１層目の接地電極によりキャパシタが形成される。容量結合した電極Ｔｘｃｃは第９、第８層のビア導体を介して第７層目の伝送線路Ｔｘｌｆに接続される。この伝送線路Ｔｘｌｆは、第６層目の伝送線路Ｔｘｌｃ、第５層目のＴｘｌｄと共にらせん状に形成されてインダクタとなり、上記のキャパシタと併せてローパスフィルタを形成している。
第５層目のインダクタの終端は、第４層目の伝送線路Ｔｘｌｃに接続され、同層で図面右上に引き回され、第３層目を介して第２層目の伝送線路Ｔｘｌｂで再度引き回されて、先の第一層目の電極Ｔｘｔｂに接続される。
第４層目から第１０層目に形成されるローパスフィルタのキャパシタとインダクタは、その周囲をビア電極によるビアシールドで覆われている。これにより送信信号経路と他の信号経路とのアイソレーションを保つことができる。
また、上記の整合回路は、このローパスフィルタ回路と少なくとも一層が同じ層に形成され、かつ、２つの整合回路はこのローパスフィルタ回路を挟むように配置される。ローパスフィルタ回路、整合回路とも、層の一辺に沿って隣接して配置される。このように、互いの整合回路をビアシールドで囲まれたローパスフィルタ回路の両脇に配置する事で、両者の整合回路のアイソレーションを高め、インピーダンスの調整を容易にすることができる。また、線形性も改善させやすい構造とすることができる。
また、この高周波部品では、整合回路よりも搭載面側や裏面側に接地電極が形成される場合、その接地電極は整合回路素子が重ならないような形状としている。これにより、整合回路と接地電極との寄生容量の発生を抑えることができ、インピーダンス調整による高周波特性の改善が容易になる。
【００５０】
次に図３の高周波回路において、スイッチ回路の受信側端子と受信端子をつなぐ受信信号経路について説明する。
第１層目のＲｘ１ｔａは、搭載されるスイッチ部材の受信側端子とワイヤボンディング接続される電極である。また、第１層目のＲｘ１ｔｂも受信信号経路の電極である。Ｒｘ１ｔａから内層側に延びた受信信号線路は積層体内部に形成されたＢＰＦにつながり、再度搭載面に戻ってきてから、電極Ｒｘ１ｔｂを介して表面実装されるローノイズアンプ回路に接続される。図１１、図１２では、スイッチ回路部材の受信側端子からこの電極Ｒｘｔ１ｂまでの受信信号線路を記載した。
第１層目の電極Ｒｘ１ｔａは、ビア導体を介して第二層目の伝送線路Ｒｘ１ｌａの一端につながる。Ｒｘ１ｌａの他端から第３層目〜第１２層目のビア導体を介して、第１３層目の電極Ｒｘ１ｃｅにつながる。電極Ｒｘ１ｃｅは、同層の電極Ｒｘ１ｃｄ、第１２層目のＲｘ１ｃａ〜ｃｃと、第１４層目のＲｘ１ｃｆ、ｃｇ、ｃｈの電極、および第１１層目と第１５層目の接地電極と共にキャパシタを形成する。また、これらの電極から電気的に接続された第５層目の伝送線路Ｒｘ１ｌｂ〜ｄ、第６層目のＲｘ１ｌｅ〜ｇ、第７層目の伝送線路Ｒｘ１ｌｈ〜ｊは平行に設けられた共振線路である。これらのキャパシタと共振線路によりバンドパスフィルタ回路が形成される。
共振線路の終端からのびたビア電極（第５層目の共振線路Ｒｘ１ｌｂ〜ｌｄの右上）は、第４層目、第３層目を介して第２層目の伝送線路Ｒｘ１ｌａの一端に接続され、その他端は先の第１層目の電極Ｒｘｌｔｂに接続される。
第１層目に形成された第２の受信端子につながる受信信号経路も同様の構成をとる。つまり、第１層目の電極Ｒｘ２ｔａからの信号線路が、第２層目の伝送線路Ｒｘ２ｌａを介して、第１２層目〜第１４層目に形成された電極、第１１層目の接地電極および第１５層目の接地電極からなるキャパシタにつながり、また、このキャパシタからの信号線路が第５層目〜第７層目に形成されたＲｘ２ｌｂ〜ｊからなる共振線路と接続されて、バンドパスフィルタが形成される。
共振線路やキャパシタが配置されるスペースは、周囲をビア電極によるビアシールドで覆うことが好ましい。
スイッチ回路から受信端子までの受信信号経路は、スイッチ回路とのアイソレーションを確保できるように、積層体の積層方向から見てスイッチ回路の搭載面と重ならないように形成している。スイッチ回路は送信信号経路に比較的大きな電流が流れるため、この影響が受信信号経路に現れないようにすることができる。
【００５１】
次に図３の高周波回路において、スイッチ回路を駆動する電源ラインＶｔ，Ｖｒについて説明する。
第１層目の電極Ｖｒｔ、Ｖｔｔは、搭載されるスイッチ部材の電源とワイヤボンディング接続される電極である。これらの電極は、それぞれ第２層目の伝送線路Ｖｒｌａ、Ｖｔｌａに繋がり、図面上の左側からビア導体を介して第３層の伝送線路Ｖｒｌｂ、Ｖｔｌｂにつながる。伝送線路Ｖｒｌｂ、Ｖｔｌｂはそれぞれ層の端に形成されたビア導体に接続され、第４層目〜第１５層目の同じ位置に形成されたビア導体を介して、第１６層目の伝送線路Ｖｒｌｃ、Ｖｔｌｃにつながる。伝送線路Ｖｒｌｃ、Ｖｔｌｃはその他端が同じ辺に隣接して設置されたビア導体につながり、第１７層目のビア導体を介して第１８層目の伝送線路Ｖｒｌｄ，Ｖｔｌｄにつながる。伝送線路Ｖｒｌｄ，Ｖｔｌｄは他端のビア導体を介して、第１８層目の裏面に隣接して形成された電源端子Ｖｒ，Ｖｔにつながる。電源端子を隣接させる事で、電源ラインのスペースを比較的狭い領域に配置でき、他の回路素子の設計を容易に行なうことができる。
【００５２】
次に図３の高周波回路において、スイッチ回路のＳＰＤＴｂを駆動する電源ラインＶａ１，Ｖａ２について説明する。
第１層目の電極Ｖａ１ｔ、Ｖａ２ｔは、搭載されるスイッチ部材の電源とワイヤボンディング接続される電極である。これらのそれぞれの電極は、第２層目の伝送線路Ｖａ１ｌａ、Ｖａ２ｌａに繋がり、層の一辺側に引き回される。その他端に形成されたビア導体は、第３層目〜第１７層目の同じ位置に形成されたビア導体を介して第１８層目の伝送線路Ｖａ１ｌｂ、Ｖａ２ｌｂにつながり、伝送線路Ｖａ１ｌｂ、Ｖａ２ｌｂの他端は層の裏面に形成された電極Ｖａ１，Ｖａ２につながる。
第１８層目の伝送線路Ｖａ１ｌｂ、Ｖａ２ｌｂは、アンテナ端子につながる信号経路とのアイソレーションを考慮して、その信号経路となるビア電極を避けるように迂回した線路が形成され、その電源ラインは裏面の中央部に形成された接地電極に重なる位置まで迂回するように形成される。
【００５３】
これらの電源ラインは、スイッチ回路と送信端子間の送信信号線路とのアイソレーションが十分確保できるように形成する必要がある。図１１、図１２の高周波部品では、送信信号線路が電源ラインと搭載面やその直下の層で交差しないように形成されている。つまり、第３層目以降に設けた接地電極のビア導体を介して、積層方向に見て内部側に伝送線路を貫通させ、積層体の内部側でフィルタ回路（ｔｘｌｃ〜ｔｘｌｅ、ｔｘｃａ〜ｔｘｃｃ等）を構成してから、再度前記の接地電極の内側に設けた別のビア電極を介して搭載面側に送信信号線路を引き回す構造としている。
【００５４】
また、受信信号線路は微弱な電流しか流れないため、電源ラインとのアイソレーションが十分でないとノイズが発生することが危惧される。そのため、図１１、図１２の高周波部品では、受信信号経路と電源ラインは積層方向に見て重ならないようにしている。
【００５５】
裏面にはその周囲に沿って複数の電極が形成され、その中央部には上記の接地電極が一体的に形成される。この接地電極と隣接する第１７層に形成された接地電極の間で、スイッチ回路の電源ラインの引き回しをすることができる。ローノイズアンプ回路や高周波増幅回路の電源ラインの引き回しをすることも可能である。
【００５６】
この実施形態の高周波回路は、アイソレーション効果の高いスイッチ回路を用いることで前記の整合回路の調整がさらに容易になる。またそれに加え、挿入損失の小さいスイッチ回路を用いる事で、送信信号経路での線形性を改善できる。
このスイッチ回路は、積層体や基板上に形成され、トランジスタ素子を複数は位置して機能させることができる。
【００５７】
［１］スイッチ回路
本実施形態の高周波回路は、Ｔｘダイバーシティの回路として、第１のアンテナ端子および第２のアンテナ端子と、少なくとも第１の通信システム用の送信端子並びに第１および第２の受信端子を備え、前記第１および第２のアンテナ端子を選択して前記送信端子と接続するスイッチ回路を備える。
図６に示すように、スイッチ回路ＳＷは、複数のトランジスタ回路Ｔｒ１〜Ｔｒ１０を備えた構成とすることができる。本実施形態のスイッチ回路ＳＷは、トランジスタ回路Ｔｒ１、Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ７、Ｔｒ８、Ｔｒ９、Ｔｒ１０が有ればスイッチ回路の機能が果たせるが、トランジスタ回路Ｔｒ２、Ｔｒ６があればさらに好ましい形態となる。
トランジスタ回路Ｔｒ１〜１０は、バイポーラ・トランジスタ回路を用いる事もできるが、本実施形態のＴｘダイバーシティのスイッチ回路部としては経路の切替時以外では電力をほとんど消費しないＦＥＴ（電界効果型トランジスタ）回路を用いることが好ましい。
【００５８】
図６のスイッチ回路ＳＷは、前記第１のアンテナ側端子ＡＮＴ１と前記第１の受信側端子間の接続又は非接続を切り替える第１のトランジスタ回路Ｔｒ１と、前記第１のアンテナ端子ＡＮＴ１と前記送信側端子Ｔｘ間の接続又は非接続を切り替える第３、第４のトランジスタ回路Ｔｒ３，Ｔｒ４と、前記第２のアンテナ側端子ＡＮＴ２と前記第２の受信側端子Ｒｘ２間の接続又は非接続を切り替える第５のトランジスタ回路Ｔｒ５と、前記第２のアンテナ側端子ＡＮＴ２と前記送信側端子Ｔｘ間の接続又は非接続を切り替える第７、第８のトランジスタ回路とＴｒ７，Ｔｒ８、前記第３のトランジスタ回路Ｔｒ３と第４のトランジスタ回路Ｔｒ４の間にあるノード、及びグランド間の接続又は非接続を切り替える第９のトランジスタ回路Ｔｒ９と、前記第７のトランジスタ回路と第８のトランジスタ回路の間にあるノード、及びグランド間の接続又は非接続を切り替える第１０のトランジスタ回路Ｔｒ１０を備え、前記第４のトランジスタ回路Ｔｒ４と第１０のトランジスタ回路Ｔｒ１０、前記第８のトランジスタ回路Ｔｒ８と第９のトランジスタ回路Ｔｒ９は同じ電源端子に接続されるものである。
【００５９】
送信ダイバーシティ回路は大きな信号電力が送信経路に通るため、送信経路が一方のアンテナと接続されている状態で、他方のアンテナ側の経路にノイズが入らないよう、アイソレーションを確保することが重要である。従来のスイッチ回路では内部のトランジスタ回路から漏洩信号が漏れるなどアイソレーション特性が十分でなく、整合回路の調整が困難であった。また、スイッチ回路の挿入損失が大きいと送信特性の線形性が悪化する可能性があった。
上記の構成のスイッチ回路は、送信ダイバーシティのスイッチ回路において、送信経路が一方のアンテナと接続されている状態で、他方のアンテナ側の経路にノイズが入りずらい、アイソレーション特性に優れた構造である。アイソレーション特性に優れているため、他の信号経路の影響を受けることが無いので整合回路の調整が容易になる。その他、一般の単極双投のスイッチ回路を組み合わせたスイッチ回路よりも挿入損失が０．１〜０．５ｄＢ程度小さく、送信信号経路での線形性を改善できる。スイッチ回路の挿入損失が小さいため高調波が発生しにくいので、整合回路にフィルタ機能がなくとも十分動作可能であり、簡易な構成の整合回路でも使用しやすい。
【００６０】
図７は、図６の実施形態のスイッチ回路にＦＥＴ素子を用いた回路素子図である。ＦＥＴ素子は、ｐ−ＨＥＭＴ（ｐｓｅｕｄｏｍｏｒｐｈｉｃ  ｈｉｇｈ  ｅｌｅｃｔｒｏｎ  ｍｏｂｉｌｉｔｙ  ｔｒａｎｓｉｓｔｏｒ）を用いた。この実施形態において、ＦＥＴ素子のドレイン電極とソース電極はどちらをアンテナ側端子側につけても同様の機能を持つ高周波回路を構成することができる。
ＦＥＴ回路は、抵抗がＦＥＴ素子のドレイン−ソース間に繋がれるように配置され、ＦＥＴ素子の両端のＤＣ電位差がこの抵抗により無くなる構成とされている。各ゲート電極とコントロール電源端子の間にはそれぞれ抵抗が配置される構成が好ましい。
以降は、上記で説明した第１〜第１０のトランジスタ回路を、第１〜第１０のＦＥＴ素子と言い換えて説明する。
第１のＦＥＴ素子のドレイン電極かソース電極のどちらか一方が第１のアンテナ側端子ＡＮＴ１に、他方が第１の受信側端子Ｒｘ１に接続される。また、第１のＦＥＴ素子のゲート電極は制御電源端子Ｖｒ１の電源ラインが接続される。
第３のＦＥＴ素子と第４のＦＥＴ素子が、第１のアンテナ側端子ＡＮＴ１から送信側端子Ｔｘに繋がる信号経路に配置され、第３のＦＥＴ素子は第１のアンテナ側端子ＡＮＴ１側に、第４のＦＥＴ素子は送信側端子Ｔｘ側に配置される。第３のＦＥＴ素子はドレイン電極かソース電極のどちらか一方が第１のアンテナ側端子ＡＮＴ１に接続され、他方が第４のＦＥＴ素子に接続される。第４のＦＥＴ素子はドレイン電極かソース電極のどちらか一方が第３のＦＥＴ素子に接続され、他方が送信側端子Ｔｘに接続される。第３のＦＥＴ素子のゲート電極は制御電源端子Ｖｔ１の電源ラインに、第４のＦＥＴ素子のゲート電極は制御電源端子Ｖａ１の電源ラインに接続される。
第５のＦＥＴ素子はドレイン電極とソース電極のどちらか一方が第２のアンテナ側端子ＡＮＴ２に繋がれ、他方が第２の受信端子Ｒｘ２に繋がれる。また、第５のＦＥＴ素子のゲート電極は制御電源端子Ｖｒ２の電源ラインが接続される。
第７のＦＥＴ素子と第８のＦＥＴ素子が、第２のアンテナ側端子ＡＮＴ２から送信側端子Ｔｘに繋がる信号経路に配置され、第７のＦＥＴ素子は第２のアンテナ側端子ＡＮＴ２側に、第８のＦＥＴ素子は送信側端子Ｔｘ側に配置される。第７のＦＥＴ素子はドレイン電極とソース電極のどちらか一方が第２のアンテナ側端子ＡＮＴ２に接続され、他方が第８のＦＥＴ素子に接続される。第８のＦＥＴ素子はドレイン電極とソース電極のどちらか一方が第７のＦＥＴ素子に接続され、他方が送信側端子Ｔｘに接続される。第７のＦＥＴ素子のゲート電極は制御電源端子Ｖｔ２の電源ラインに、第８のＦＥＴ素子のゲート電極は制御電源端子Ｖａ２の電源ラインに接続される。
第９のＦＥＴ素子はドレイン電極とソース電極のどちらか一方が第３のＦＥＴ素子と第４のＦＥＴ素子の間にあるノードに接続され、他方が接地される。第９のＦＥＴ素子と接地点との間の信号経路にはキャパシタＣ２を配置しても良い。また、第９のＦＥＴ素子のゲート電極は、制御電源端子Ｖａ２の電源ラインに、第８のＦＥＴ素子と共有された状態で接続される。
第１０のＦＥＴ素子はドレイン電極とソース電極のどちらか一方が第７のＦＥＴ素子と第８のＦＥＴ素子の間にあるノードに接続され、他方が接地される。第１０のＦＥＴ素子と接地点との間の信号経路にはキャパシタＣ３を配置しても良い。また、第１０のＦＥＴ素子のゲート電極は、制御電源端子Ｖａ１の電源ラインに、第４のＦＥＴ素子と共有された状態で接続される。
第８と第９のＦＥＴ素子、第４と第１０のＦＥＴ素子は電源ラインが共有化されているため、そのＯＮ／ＯＦＦが同じになるように制御することができる。このため、例えば第１の送信側端子Ｔｘから第１のアンテナ側端子間の経路に信号を流す場合、第８のトランジスタ回路を介して第２のアンテナ側端子へ漏洩する漏洩信号の影響を小さくできる。また、電源端子を共有させることで、電源端子数や電源ラインを少なくでき、回路部品の構造簡略化や小型化が行いやすい。詳細は後述する。
【００６１】
また、第２のＦＥＴ素子はドレイン電極とソース電極のどちらか一方が第１のＦＥＴ素子と第１の受信側端子Ｒｘ１の間にあるノードに接続され、他方が接地される構成としてもよい。この場合、第２のＦＥＴ素子のゲート電極は、制御電源端子Ｖｔ１の電源ラインに、第３のＦＥＴ素子と共有された状態で接続される構成とすることができる。第２のＦＥＴ素子から接地される信号経路には、キャパシタＣ１を配置しても良い。
同様に、第６のＦＥＴ素子はドレイン電極とソース電極のどちらか一方が第５のＦＥＴ素子と第２の受信側端子Ｒｘ２の間にあるノードに接続され、他方が接地される構成としてもよい。この場合、第６のＦＥＴ素子のゲート電極は、制御電源端子Ｖｔ２の電源ラインに、第７のＦＥＴ素子と共有された状態で接続される構成とすることができる。第６のＦＥＴ素子から接地される信号経路には、キャパシタＣ４を配置しても良い。
この実施形態の高周波回路は、前記のように電源端子を共有させることで、電源端子数や電源ラインを少なくでき、回路部品の構造の簡略化、小型化が行いやすい。
【００６２】
図７の等価回路において、第３及び第７のトランジスタ回路の少なくともどちらか一方は、それぞれ、第４および第８のトランジスタ回路よりも耐圧が小さいことが好ましい。第３及び第７のトランジスタ回路の両方を第４および第８のトランジスタ回路よりも耐圧が小さいものとすることがなお好ましい。
また、第２及び第６のトランジスタ回路を用いる場合、第２及び第６のトランジスタ回路の少なくともどちらか一方は第４および第８のトランジスタ回路よりも耐圧が小さいことが好ましい。第２及び第６のトランジスタ回路の両方を第４および第８のトランジスタ回路よりも耐圧が小さいものとすることがなお好ましい。
ＦＥＴ素子部材のドレイン−ソース間がオフ状態の時に過度な電力の高周波信号が加わった場合には、ゲート−ソース間電圧が閾値を越えるようになり、ＦＥＴ素子部材のドレインーソース間はオフ状態を維持できなくなり、高調波歪や相互変調歪が発生する。そのためこのような歪みが発生しない耐圧の高いトランジスタ回路とすることが好ましい。
ここで耐圧の大小の判別の仕方について図１９を用いて説明する。図１９（ａ）の横軸が加える高周波電力であり、縦軸が漏洩する電力比である。図１９（ｂ）はゲートの種類を例示したものである。ゲート−ソース間電圧を−３Ｖとしたオフ状態のＦＥＴ素子に、ドレイン端子に高周波電力を加えていくと、ソース端子側に漏洩する電力比が所定の値を超えると急激に増加する。この急激に増加し始める入力電力は、ダブルゲートで２１．７ｄＢｍ、トリプルゲートで２３．６ｄＢｍ  クアッドゲートで２６．９ｄＢｍ超と、ゲート数を増加させるにつれて  耐電力値が向上していく。この急激に漏洩電力が増大する電流値が大きいか小さいかで耐圧の大小を判別することができる。
図１６は実施形態で用いられるトランジスタ回路（ＦＥＴ素子）の等価回路を示したものである。図１６（ａ）はドレイン−ソース間にゲート電極が１つであるシングルゲートＦＥＴ素子部材４つを、互いのドレインとソースを直列に組み合わせ、また各ＦＥＴ素子部材のゲートを抵抗を介して接続したＦＥＴ素子である。複数のＦＥＴ素子部材を直列に接続することで耐圧が高いトランジスタ回路とすることができる。制御端子Ｖの電圧によってＴ１  −Ｔ２間の接続を制御できる。
ＦＥＴ素子部材を直列に接続した場合にはＴ１−Ｔ２間の高周波信号による電圧は分圧されるため、各ＦＥＴ素子部材のソースの電位変動は小さくなり、ＦＥＴ素子が単体のＦＥＴ素子部材に比べてより大きな電圧に耐えうる。また分圧は、ＦＥＴ素子部材の数、すなわちゲート数に逆比例するため、一般にゲート数が多ければトランジスタ回路はより大きな高周波電力でもオフ状態を維持できる。
ただし、トランジスタ回路がオン状態の時のＴ１−Ｔ２間の抵抗もＦＥＴ素子部材の数に比例するため、挿入損失も増大することになる。このようにゲート数は必要となる耐電圧に応じて極力少なくする方が、挿入損失は少ない。また当然ながら、ＦＥＴ素子部材の数が少ない方が面積も小さくなりコスト的にも有利である。
図１６（ｂ）は、ドレイン−ゲート間に４つのゲートを設けたクアッドゲートＦＥＴ素子と呼ばれる構造である。（ａ）のシングルゲートＦＥＴ素子を直列に接続した場合と同様の特性が得られ、且つ（ａ）と比較してゲート数が同じ場合、素子の搭載面積が小さくできるのでさらに有利である。
図１６（ａ）（ｂ）以外にも  ドレイン−ソース間に２つのゲートがあるデュアルゲートＦＥＴやトルプルゲートＦＥＴ素子を組合せることが可能である。
【００６３】
ＦＥＴ素子のピンチオフ電圧より十分高いゲートバイアスを各電源端子に印加して、ソース電極とドレイン電極の間を低インピーダンス化することによりＦＥＴスイッチをオン状態にすることができる。逆にＦＥＴスイッチのピンチオフ電圧よりも十分低いゲートバイアスを印加すれば、ソース電極とドレイン電極の間を高インピーダンス化することによりＦＥＴスイッチをオフ状態にすることができる。
【００６４】
この実施形態のスイッチ回路は、前記のような構造を持つために、第３、第７のトランジスタ素子は、第４、第８のトランジスタ素子よりゲート数が少なく、耐圧が小さいものを用いることができる。また、第２、第６のトランジスタ素子も、第４、第８のトランジスタ素子よりゲート数が少なく、耐圧が小さいものを用いることができる。
以下に理由を詳述する。送信端子Ｔｘから第１のアンテナ側端子ＡＮＴ１の信号経路が接続される場合、送信信号経路から第２のアンテナ側端子ＡＮＴ２は高周波的に切り離されるため、第８のトランジスタ回路はＯＦＦ状態となる。この時、第７のトランジスタ回路もＯＦＦ状態であるが、送信信号は第８のトランジスタ回路で遮断されるので、第７のトランジスタ回路に高い電圧が付加されることがない。したがって第７のトランジスタ回路は、耐圧が小さくゲート数の少ないトランジスタ回路でも使用することができる。ゲート数が少ないトランジスタ回路は小型で安価であり低損失であるため有利である。
送信端子Ｔｘから第２のアンテナ側端子ＡＮＴ２の信号経路が接続される場合は、第４及び第３のトランジスタ回路はＯＦＦ状態になるので、同様に、第１のアンテナ端子ＡＮＴ１側に、ゲート数の少なく、耐圧が小さい第３のトランジスタ素子を用いることができる。
また、受信の場合を考えると、第１のアンテナ側端子ＡＮＴ１と第１の受信側端子Ｒｘ１が接続され、第２のアンテナ側端子ＡＮＴ２と第２の受信側端子Ｒｘ２が接続される。この時、第１及び第５のトランジスタ回路がＯＮ状態となり、第２、第３、第６及び第７のトランジスタ回路がＯＦＦ状態となる。受信信号の電力は、送信時の信号電力よりも遥に小さいため、これらＯＦＦ状態のトランジスタ回路に必要とされる耐圧は小さく、ゲート数の少ない小型または安価なトランジスタ素子を用いることができる。
【００６５】
【表１】
0005648901.tif 000003
【００６６】
スイッチ回路部の各トランジスタ回路の動作を表１を用いて説明する。
第１のアンテナ側端子ＡＮＴ１と送信側端子Ｔｘの信号経路を繋げた状態である  Ｍｏｄｅ  Ｔｘ１について述べる。
制御電源端子Ｖａ１とＶｔ１からＨｉｇｈ電圧（３．０Ｖ）が印加され、制御電源端子Ｖａ１に繋がる第４のトランジスタ回路と、制御電源端子Ｖｔ１に繋がる第３のトランジスタ回路がＯＮ状態になる。第１のアンテナ側端子ＡＮＴ１と送信側端子Ｔｘの信号経路はショートになる。
またこの状態において、制御電源端子Ｖａ２はＬｏｗ電圧（０．０Ｖ）が印加され、制御電源端子Ｖａ２に繋がる第８のトランジスタ回路はＯＦＦ状態になる。これにより、第２のアンテナ側端子ＡＮＴ２と送信側端子Ｔｘの信号経路に流れる信号は非接続となる。
また、制御電源端子Ｖａ１は第１０のトランジスタ回路にも繋がっており、第１０のトランジスタ回路はＯＮ状態になるため、第８のトランジスタ回路と第７のトランジスタ回路の間にあるノードから接地される経路はシャント回路として作用する。このため、トランジスタ回路８から漏洩した信号は、このシャント回路側に流れるため、送信側端子Ｔｘから第２のアンテナ側端子２に流れる信号量がさらに少なくなり、アンテナ側端子間の送信信号経路同士及び送信側端子から第１の受信側端子へのアイソレーションを確保することができ、Ｔｘダイバーシティ回路として好ましい送信状態を維持できる。
またこの状態において、制御電源端子Ｖｔ２への印加電圧はＨｉｇｈでもＬｏｗでも、スイッチ回路として動作させることは可能である。第８のトランジスタ回路がＯＦＦ状態であるため、第７のトランジスタ回路がＯＦＦ状態であっても、第７のトランジスタ回路にかかる信号電圧は小さく、ゲート数が少ない耐圧の小さいトランジスタ回路を用いることができる。また、制御電源端子Ｖｔ２からＨｉｇｈ電圧（３．０Ｖ）電圧が印加されれば、制御電源端子Ｖｔ２に繋がる第６と第７のトランジスタ回路がＯＮ状態となり、第５のトランジスタ回路と第２の受信側端子の間から接地される信号経路がシャント回路となるので、第５のトランジスタ回路から第２の受信側端子側に漏洩する信号があっても第２の受信側端子側に信号が行かないため、送信信号経路と受信信号経路のアイソレーションを確保することができる。
【００６７】
表１のＭｏｄｅがＴｘ２の場合は、前記の説明における各トランジスタ回路、各制御電源端子、各アンテナ側端子、各受信側端子を、図６の上下で線対称の関係になる各トランジスタ回路にそれぞれ置き換えることで説明できる。つまり、第１と第５、第２と第６、第３と第７、第４と第８、第９と第１０のトランジスタ回路を入れ替え、第１のアンテナ端子ＡＮＴ１と第２のアンテナ側端子ＡＮＴ２を入れ替え、制御電源端子Ｖｔ１とＶｔ２、Ｖｒ１とＶｒ２、Ｖａ１とＶａ２を入れ替えれば、前記のＭｏｄｅ  Ｔｘ１の動作説明がＭｏｄｅ  Ｔｘ２の動作説明となる。
【００６８】
表１のＭｏｄｅがＲｘの場合を説明する。
制御電源端子Ｖｒ１とＶｒ２からＨｉｇｈ電圧（３．０Ｖ）が印加され、制御電源端子Ｖｒ１に繋がる第１のトランジスタ回路と、制御電源端子Ｖｒ２に繋がる第５のトランジスタ回路がＯＮ状態になる。これにより、第１のアンテナ側端子ＡＮＴ１と第１の受信側端子Ｒｘ１、第２のアンテナ側端子ＡＮＴ２と第２の受信側端子Ｒｘ２の信号経路がそれぞれショートになる。
この状態において、制御電源端子Ｖｔ１とＶｔ２からはＬｏｗ電圧（０．０Ｖ）が印加され、制御電源端子Ｖｔ１に繋がる第２と第３のトランジスタ回路、制御電源端子Ｖｔ２に繋がる第６と第７のトランジスタ回路はＯＦＦ状態となる。これにより、第１のアンテナ側端子ＡＮＴ１と第１の受信側端子Ｒｘ１の信号経路、第２のアンテナ側端子ＡＮＴ２と第２の受信側端子Ｒｘ２の信号経路から、信号が他の経路に流れることが抑制される。
各アンテナ側端子から受信側端子に流れる受信信号電力は送信時に送信経路に流れる信号電力よりも小さいため、アンテナ側端子ＡＮＴ１と第１のトランジスタ回路の間にあるノードから送信側端子Ｔｘに繋がる経路に配置される第３のトランジスタ回路、および、アンテナ側端子ＡＮＴ２と第５のトランジスタ回路の間にあるノードから送信側端子Ｔｘに繋がる経路に配置される第７のトランジスタ回路は大きな耐圧が必要ない。したがって、ゲート数が少ない、小型で安価なトランジスタ回路を使用することができる。
また、第１のトランジスタ回路と第１の受信側端子Ｒｘ１の間にあるノードから接地される信号経路に配置された第２のトランジスタ回路、および、第５のトランジスタ回路と第２の受信側端子Ｒｘ２の間にあるノードから接地される信号経路に配置された第６のトランジスタ回路は、第３や第７のトランジスタ回路と同様に、各アンテナ側端子から受信側端子に流れる受信信号電力が小さいため、ゲート数が少ない  小型で安価なトランジスタ回路を使用することができる。
またこの状態において、制御電源端子Ｖａ１とＶａ２の印加電圧はＨｉｇｈでも、Ｌｏｗでも、スイッチ回路として動作させることは可能である。制御電源端子Ｖａ１とＶａ２にＨｉｇｈ電圧が印加されていれば、第９、第１０のトランジスタ回路がＯＮ状態となりシャント回路となるので、たとえ第３、第７のトランジスタ回路から送信端子Ｔｘ側に信号が漏洩したとしても信号はシャント回路側に流れるので、送信信号経路と受信信号経路のアイソレーションを確保することができるため、好ましい。
【００６９】
図１５（ａ）は、トランジスタ素子を配置したスイッチ回路部材搭載面のレイアウトである。図１５（ｂ）はその模式図である。図１５（ｂ）において、信号経路と電源ラインは構成が明確になるよう簡略化して示している。信号経路は実線で、電源ラインは破線で示す。
送信側端子Ｔｘ、第１の受信側端子Ｒｘ１、第２の受信側端子Ｒｘ２が、積層体のトランジスタ素子の搭載面（積層体の上面又は下面）に配置される。第１の受信側端子Ｒｘ１、第２の受信側端子Ｒｘ２が、隣り合う角に配置される。受信側端子が角側に配置されるので、他の端子と離した状態で回路が設計でき、他の信号経路とのアイソレーションを確保できる。トランジスタ素子はこの受信側端子より積層面の角から離れた内部側に配置される。電源ラインはこの受信側端子Ｒｘ１，Ｒｘ２よりも角側（外周側）に回りこむように形成すれば、他のトランジスタ素子との干渉が小さくなり、各信号線路のアイソレーションを確保できる。
送信側端子Ｔｘは受信側端子Ｒｘ１，Ｒｘ２が配置される角に挟まれた辺に沿って配置され、受信側端子Ｒｘ１，Ｒｘ２の中間点に配置される。送信側端子Ｔｘが受信端子Ｒｘ１、Ｒｘ２の中間点に配置されるため、トランジスタ素子などの回路素子もこの送信側端子Ｔｘを中心に線対称になるよう配置でき、送信側端子Ｔｘと両受信側端子の間のアイソレーションがほぼ同じ程度で確保できる。また、送信側端子Ｔｘと両受信側端子の間にキャパシタ等のほかの素子も配置できるので、回路設計が容易になる。
【００７０】
第１のアンテナ側端子ＡＮＴ１と第２のアンテナ側端子ＡＮＴ２は、残る二つの角側に配置される。アンテナ側端子が角側に配置されるので、他の端子と離した状態で回路が設計でき、他の信号経路とのアイソレーションを確保できる。トランジスタ素子は搭載面においてアンテナ側端子より内部側に配置される。電源ラインはこのアンテナ側端子ＡＮＴ１、ＡＮＴ２よりも角側（外周側）に回りこむように形成すれば、他のトランジスタ素子との干渉が小さくなり、各信号経路のアイソレーションを確保できる。
【００７１】
この端子配置において、第４のトランジスタ回路Ｔｒ４と第８のトランジスタ回路Ｔｒ８が送信側端子Ｔｘに対して等距離かつ他のトランジスタ素子より近接するように配置される。
第９のトランジスタ回路Ｔｒ９は第４のトランジスタ回路Ｔｒ４を介して送信側端子Ｔｘから離れる側に配置、接続される。また、第１０のトランジスタ回路Ｔｒ１０は第８のトランジスタ回路Ｔｒ８を介して送信側端子Ｔｘから離れる側に配置、接続される。
第３のトランジスタ回路Ｔｒ３は、第９のトランジスタ回路Ｔｒ９と第１のアンテナ側端子ＡＮＴ１の間に配置される。また、第７のトランジスタ回路Ｔｒ７は、第１０のトランジスタ回路Ｔｒ１０と第２のアンテナ側端子ＡＮＴ２の間に配置される。
第１のトランジスタ回路Ｔｒ１は第９のトランジスタ回路Ｔｒ９と第１の受信側端子Ｒｘ１の間に配置される。第１のトランジスタ回路Ｔｒ１は第１のアンテナ側端子ＡＮＴ１と第１の受信側端子Ｒｘ１の間にある受信信号経路を開閉するための素子であるため、送信信号経路とのアイソレーション確保を行なうことが好ましい。そのために第１のトランジスタ回路Ｔｒ１は、第１の受信側端子Ｒｘ１との距離が、送信信号経路に配置される各トランジスタ回路Ｔｒ３、Ｔｒ９、Ｔｒ４との距離より近くなるように配置されている。
第５のトランジスタ回路Ｔｒ５は第１０のトランジスタ回路Ｔｒ１０と第２の受信側端子Ｒｘ２の間に配置される。第５のトランジスタ素子Ｔｒ５は、第１のトランジスタと同様の理由から、第２の受信側端子Ｒｘ２との距離が、送信信号経路に配置される各トランジスタ回路Ｔｒ７、Ｔｒ１０、Ｔｒ８との距離より近くなるように配置されている。
第２のトランジスタ回路Ｔｒ２は、第１の受信側端子Ｒｘ１と送信側端子の間に配置され、第２のトランジスタ回路Ｔｒ２に接続される第１のキャパシタＣ１、および第１のグランド端子電極ＧＮＤ１と共に、積層体の辺に沿って配置されている。また、第６のトランジスタ回路Ｔｒ６は、第２の受信側端子Ｒｘ２と送信側端子Ｔｘの間に配置され、第６のトランジスタ回路Ｔｒ６に接続される第４キャパシタＣ４および第４のグランド端子ＧＮＤ４と共に、積層体の辺に沿って配置されている。
【００７２】
上記のような素子配置とすることで、アイソレーション特性に優れたＴｘダイバーシティ回路を得ることができる。
図１７、図１８は上記の実施形態での高周波部品のアイソレーション特性を測定した測定結果である。測定装置としてＡｇｉｌｅｎｔ  Ｔｅｃｈｎｏｌｏｇｉｅｓ社製のネットワークアナライザ（型式Ｎ５６２３０Ａ）を用いた。図１７（ａ）は図３の高周波回路を持つ高周波部品において、スイッチ回路の送信側端子Ｔｘと第１のアンテナ側端子ＡＮＴ１の間にある信号経路をショートにした状態の、送信側端子Ｔｘと第１のアンテナ端子ＡＮＴ（１）間の挿入損失を測定した結果である。２．５ＧＨｚ、３．５ＧＨｚでの通信システムの信号において、挿入損失は両方とも低く、−１．０ｄＢ以上の値が得られている。
図１７（ｂ）は図３の高周波回路を持つ高周波部品において、スイッチ回路の送信側端子Ｔｘと第１のアンテナ側端子ＡＮＴ１の間にある信号経路をショートにした状態の、送信側端子Ｔｘと第２のアンテナ端子ＡＮＴ（２）間のアイソレーションを測定した結果である。２．５ＧＨｚ、３．５ＧＨｚでの通信システムの信号において、両者とも−３５ｄＢ以下の値が得られている。
図１７（ｃ）は図３の高周波回路を持つ高周波部品において、スイッチ回路の送信端子Ｔｘと第１のアンテナ端子ＡＮＴ１の間にある信号経路をショートにした状態の、送信端子Ｔｘと第１の受信端子Ｒｘ１−１間のアイソレーションを測定した結果である。２．５ＧＨｚ、３．５ＧＨｚでの通信システムの信号において、両者とも−３５ｄＢ以下の値が得られている。
図１７（ｄ）は図３の高周波回路を持つ高周波部品において、スイッチ回路の送信側端子Ｔｘと第１のアンテナ側端子ＡＮＴ１の間にある信号経路をショートにした状態の、送信側端子Ｔｘと第２の受信端子Ｒｘ１−１間のアイソレーションを測定した結果である。２．５ＧＨｚ、３．５ＧＨｚでの通信システムの信号において、両者とも−４０ｄＢ以下の値が得られ、２．５ＧＨｚの通信システムの信号は−４５ｄＢ以下の値が得られている。
また、図１８は図３の高周波回路を持つ高周波部品において、スイッチ回路の第１の受信側端子Ｒｘ１と第１のアンテナ側端子ＡＮＴ１の間にある信号経路をショートにし、かつ、第２の受信側端子Ｒｘ２と第２のアンテナ側端子ＡＮＴ２の間にある信号経路をショートとした状態の測定結果である。図１８（ａ）は第１の受信端子Ｒｘ１−１と第１のアンテナ端子ＡＮＴ（１）間のアイソレーションを測定した結果である。２．５ＧＨｚ、３．５ＧＨｚでの通信システムの信号において、両者とも−１．０ｄＢ以上の値が得られている。図１８（ｂ）は、第２の受信端子Ｒｘ１−２と第２のアンテナ端子ＡＮＴ（２）間のアイソレーションを測定した結果である。２．５ＧＨｚ、３．５ＧＨｚでの通信システムの信号において、両者とも−１．０ｄＢ以上の値が得られている。
【符号の説明】
【００７３】
ＡＮＴ１，２：アンテナ側端子、
ＡＮＴ（１）（２）：アンテナ端子、
Ｒｘ：受信側端子、
Ｔｘ：送信側端子、
ＳＷ、ＳＰＤＴ：スイッチ回路、
Ｔｒ：トランジスタ回路またはトランジスタ素子、
ＢＰＦ：バンドパスフィルタ回路、
ＬＰＦ：ローパスフィルタ回路、
ＰＡ：高周波増幅回路、
ＬＮＡ：低雑音増幅器回路、
ＤＩＰ：分波回路、
Ｒｘ１−１、１−２：第１の通信システムの受信端子、
Ｔｘ１：第１の通信システムの送信端子、
Ｒｘ２−１、２−２：第２の通信システムの受信端子、
Ｔｘ２：第２の通信システムの送信端子、
ＶＡ，Ｖｔ，Ｖｒ：制御電源端子、
Ｃ：キャパシタ、
Ｒ：抵抗
【図１】
0005648901.tif 000004
【図２】
0005648901.tif 000005
【図３】
0005648901.tif 000006
【図４】
0005648901.tif 000007
【図５】
0005648901.tif 000008
【図６】
0005648901.tif 000009
【図７】
0005648901.tif 000010
【図８】
0005648901.tif 000011
【図９】
0005648901.tif 000012
【図１０】
0005648901.tif 000013
【図１１】
0005648901.tif 000014
【図１２】
0005648901.tif 000015
【図１３】
0005648901.tif 000016
【図１４】
0005648901.tif 000017
【図１６】
0005648901.tif 000018
【図１７】
0005648901.tif 000019
【図１８】
0005648901.tif 000020
【図１９】
0005648901.tif 000021
【図２０】
0005648901.tif 000022
【図１５】
0005648901.tif 000023