(57)【特許請求の範囲】
【請求項１】
第１の方向に延在し、前記第１の方向に直交する第２の方向に所定の間隔で配置されるワード線と、所定の数配置されたうちの前記第２の方向の端部の前記ワード線に隣接して、前記ワード線と並行して配置される選択ゲート線と、を含む配線のパターン形成方法において、
前記ワード線および前記選択ゲート線を構成する被処理体上に、芯材膜とマスク膜とを順に積層する積層工程と、
前記第１の方向に延在し第１ラインパターンが前記第２の方向に第１の間隔で配置される第１周期パターンと、前記第１周期パターンの前記第２の方向の端部から前記第１の間隔よりも広い第２の間隔を置いて配置される第１非周期パターンと、が混在する第１レジストパターンを前記マスク膜上に形成するレジストパターン形成工程と、
前記第１レジストパターンをマスクにして前記マスク膜をエッチングする第１エッチング工程と、
エッチングされた前記マスク膜が形成された前記芯材膜上に反転層を形成する反転層形成工程と、
前記マスク膜の上面が露出するまで前記反転層をエッチングする第２エッチング工程と、
前記マスク膜を選択的に除去し、前記第１の間隔に等しい幅の第２ラインパターンが前記第１ラインパターンの幅に等しい間隔で配置される第２周期パターンと、前記第２周期パターンの前記第２の方向の端部から前記第１ラインパターンの幅と等しい間隔を置いて配置される前記第２の間隔に等しい幅の第２非周期パターンと、を有する反転マスクパターンを形成する反転マスクパターン形成工程と、
前記反転マスクパターンをマスクとして、前記芯材膜をエッチングして、前記第２周期パターンに対応する第３周期パターンと、前記第２非周期パターンに対応する第３非周期パターンとを有する反転パターンを形成する第３エッチング工程と、
エッチングされた前記第３周期パターンをスリミングするスリミング工程と、
スリミングされた前記第３周期パターンと前記第３非周期パターンが形成された前記被処理体上に、側壁膜をコンフォーマルに形成する側壁膜形成工程と、
前記反転パターンの上面が露出するように前記側壁膜をエッチバックするエッチバック工程と、
上面が露出した前記反転パターンのうち前記第３周期パターンを選択的に除去し、前記被処理体上に前記側壁膜からなる側壁パターンを形成する側壁パターン形成工程と、
前記側壁パターンと、前記側壁膜で周囲が囲まれた前記第３非周期パターンと、をマスクとして前記被処理体をエッチングする第４エッチング工程と、
を含むことを特徴とするパターン形成方法。
【請求項２】
第１の方向に延在する第１ラインパターンが前記第１の方向に直交する第２の方向に複数配置される第１パターンと、前記第１パターンの前記第２の方向の端部から所定の間隔のスペースを介して前記第１パターンに並行して配置される第２パターンと、が混在するパターンを被処理体上に形成するパターン形成工程と、
前記第１パターンにおける複数の前記第１ラインパターン間の複数のスペースと、前記第１パターンと前記第２パターンとの間の前記スペースにそれぞれ対応させて、前記第１パターンの前記第１ラインパターンと前記スペースとが反転した周期パターンと、前記周期パターンの前記第２の方向の端部から前記第１ラインパターンの幅と等しい間隔を置いて配置される非周期パターンと、を有する反転パターンを前記被処理体上に形成する反転パターン形成工程と、
前記反転パターンが形成された前記被処理体上に側壁膜をコンフォーマルに形成する側壁膜形成工程と、
前記反転パターンの上面が露出するように前記側壁膜をエッチバックするエッチバック工程と、
上面が露出した前記反転パターンのうち前記周期パターンを選択的に除去し、前記被処理体上に前記側壁膜からなる側壁パターンを形成する側壁パターン形成工程と、
前記側壁パターンと、前記側壁膜で周囲が囲まれた前記非周期パターンと、をマスクとして前記被処理体をエッチングするエッチング工程と、
を含むことを特徴とするパターン形成方法。
【請求項３】
前記パターン形成工程で、前記第１パターンは、前記第１ラインパターンが前記第２の方向に第１の間隔で複数並行して配置され、前記第２パターンは、前記第１パターンの前記第２の方向の端部から、前記第１の間隔よりも広い第２の間隔を置いて配置され、
前記反転パターン形成工程では、前記周期パターンは、前記第１の間隔に等しい幅の第２ラインパターンが前記第１ラインパターンの幅に等しい間隔で配置され、前記非周期パターンは、前記第２の間隔に等しい幅を有し、前記周期パターンの前記第２の方向の端部から前記第１ラインパターンの幅と等しい間隔を置いて配置されることを特徴とする請求項２に記載のパターン形成方法。
【請求項４】
前記パターン形成工程では、前記第１パターンと前記第２パターンとが混在する前記パターンを、前記被加工体上に芯材膜を介して形成し、
前記反転パターン形成工程では、前記第１パターンと前記第２パターンとが混在する前記パターンおよび前記芯材膜上に反転層を形成し、前記第１パターンと前記第２パターンの上面が露出するまで前記反転層をエッチングし、露出した前記第１パターンと前記第２パターンを除去して複数の前記第１ラインパターン間の前記複数のスペースおよび前記第１パターンと前記第２パターンとの間の前記スペースに前記反転層のパターンを形成し、  前記反転層のパターンをマスクとして前記芯材膜をエッチングして前記芯材膜からなる反転パターンを形成し、
前記反転パターン形成工程で複数の前記第１ラインパターン間の前記複数のスペースの位置に対応して形成された芯材膜のパターンの幅が前記第１の間隔の半分となるように前記芯材膜のパターンをスリミングし、
前記側壁膜形成工程では、スリミングされた前記反転パターンが形成された前記被処理体上に前記第１の間隔の半分の厚さを有する前記側壁膜を形成することを特徴とする請求項３に記載のパターン形成方法。
【請求項５】
前記パターン形成工程では、前記第１パターンと前記第２パターンとの間の前記スペースに、前記第１パターンと前記第２パターンよりも低い高さの補助パターンをさらに形成し、
前記反転パターン形成工程では、前記補助パターンがエッチングされた前記反転層によって埋め込まれることを特徴とする請求項４に記載のパターン形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、パターン形成方法に関する。
【背景技術】
【０００２】
半導体装置の微細化によって、リソグラフィの解像限界を下回る幅を有するラインアンドスペースパターンの形成が困難となってきており、これに対処するために、側壁転写プロセスが提案されている。
【０００３】
従来では、側壁転写プロセスを用いて、たとえば以下に示すような方法でＮＡＮＤ型フラッシュメモリを製造していた。まず、半導体基板上にトンネル絶縁膜、フローティングゲート電極膜、電極間絶縁膜およびコントロールゲート電極膜が積層された被加工膜上に、マスク膜とハードマスク膜とを積層する。ついで、通常のフォトリソグラフィ技術を用いて、ハードマスク膜上に、選択ゲート線や周辺回路を形成するためのレジストパターンを形成し、ＲＩＥ（Reactive  Ion  Etching）法によってレジストパターンをマスクとして、ハードマスク膜をエッチングし、ハードマスクパターンを形成する。その後、ワード線形成領域において、通常のフォトリソグラフィ技術を用いて、マスク膜上に第１のピッチのラインアンドスペース状のレジストパターンを形成する。レジストパターンをスリミングした後、このレジストパターンとハードマスクパターンとをマスクとしてマスク膜をＲＩＥ法によってエッチングして、マスクパターンを形成する。ついで、マスクパターンを形成した被加工膜上に側壁膜をコンフォーマルに形成し、エッチバックした後、ワード線形成領域のマスクパターンを除去して、閉ループ状の側壁パターンを形成する。そして、ワード線形成領域では、閉ループ状の側壁パターンを用いて被加工膜を加工し、その他の領域ではマスクパターンを用いて被加工膜を加工する。以上によって、ＮＡＮＤ型フラッシュメモリのワード線や選択ゲート線、周辺回路が形成される。
【０００４】
このように、従来のフォトリソグラフィ技術では、微細なパターンと比較的サイズの大きいパターンとを同時に露光することができないので、半導体装置上で最もサイズの小さいワード線を形成するためのラインアンドスペース状のパターンと、それよりも比較的サイズの大きい選択ゲート線や周辺回路のパターンと、を異なる露光工程で形成していた。
【０００５】
上記したＮＡＮＤ型フラッシュメモリでは、ワード線の端部のパターンと、それに隣接する選択ゲート線のパターンとの間の間隔を、たとえばワード線間の間隔程度に狭めることが理想であるが、フォトリソグラフィの際の合わせが必要なので、ワード線間の間隔程度に狭めることは困難であった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−３０３０２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一つの実施形態は、微細な周期パターンと、微細な周期パターンの端部に配置される比較的サイズの大きなパターンとの間隔を、微細な周期パターン内の間隔程度に狭めることができるパターン形成方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一つの実施形態によれば、まず、パターン形成工程で、第１の方向に延在する第１ラインパターンが前記第１の方向に直交する第２の方向に複数配置される第１パターンと、前記第１パターンの前記第２の方向の端部から所定の間隔のスペースを介して前記第１パターンに並行して配置される第２パターンと、が混在するパターンを被処理体上に形成する。その後、反転パターン形成工程で、前記第１パターンにおける複数の前記第１ラインパターン間の複数のスペースと、前記第１パターンと前記第２パターンとの間の前記スペースにそれぞれ対応させて、前記第１パターンの前記第１ラインパターンと前記スペースとが反転した周期パターンと、前記周期パターンの前記第２の方向の端部から前記第１ラインパターンの幅と等しい間隔を置いて配置される非周期パターンと、を有する反転パターンを前記被処理体上に形成する。ついで、側壁膜形成工程で、前記反転パターンが形成された前記被処理体上に側壁膜をコンフォーマルに形成し、エッチバック工程で、前記反転パターンの上面が露出するように前記側壁膜をエッチバックする。そして、側壁パターン形成工程で、上面が露出した前記反転パターンのうち前記周期パターンを選択的に除去し、前記被処理体上に前記側壁膜からなる側壁パターンを形成し、エッチング工程で、前記側壁パターンと、前記側壁膜で周囲が囲まれた前記非周期パターンと、をマスクとして前記被処理体をエッチングする。
【図面の簡単な説明】
【０００９】
【図１】図１は、ＮＡＮＤ型フラッシュメモリ装置のメモリセル領域に形成されるメモリセルアレイの一部を示す等価回路図である。
【図２】図２はメモリセル領域の一部のレイアウトパターンを示す平面図である。
【図３】図３は、図２のＡ−Ａ断面図である。
【図４−１】図４−１は、第１の実施形態によるパターン形成方法の一例を模式的に示す一部断面図である（その１）。
【図４−２】図４−２は、第１の実施形態によるパターン形成方法の一例を模式的に示す一部断面図である（その２）。
【図４−３】図４−３は、第１の実施形態によるパターン形成方法の一例を模式的に示す一部断面図である（その３）。
【図４−４】図４−４は、第１の実施形態によるパターン形成方法の一例を模式的に示す一部断面図である（その４）。
【図５−１】図５−１は、第２の実施形態によるパターン形成方法の一例を模式的に示す一部断面図である（その１）。
【図５−２】図５−２は、第２の実施形態によるパターン形成方法の一例を模式的に示す一部断面図である（その２）。
【図６−１】図６−１は、第３の実施形態によるパターン形成方法の一例を模式的に示す一部断面図である（その１）。
【図６−２】図６−２は、第３の実施形態によるパターン形成方法の一例を模式的に示す一部断面図である（その２）。
【図７】図７は、周期パターンと非周期パターンとが混在する場合のフォーカスマージンと露光量変化との間の関係を示す図である。
【発明を実施するための形態】
【００１０】
以下に添付図面を参照して、実施形態にかかるパターン形成方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。また、以下の実施形態で用いられる不揮発性半導体記憶装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる場合がある。さらに、以下で示す膜厚は一例であり、これに限定されるものではない。
【００１１】
（第１の実施形態）
以下では、不揮発性半導体記憶装置としてのＮＡＮＤ型フラッシュメモリ装置に実施形態を適用した場合について説明する。ＮＡＮＤ型フラッシュメモリ装置は、メモリセルトランジスタ（以下、メモリセルともいう）が多数マトリクス状に配置されるメモリセル領域と、メモリセルを駆動するための周辺回路トランジスタを含む周辺回路領域と、を有する。
【００１２】
図１は、ＮＡＮＤ型フラッシュメモリ装置のメモリセル領域に形成されるメモリセルアレイの一部を示す等価回路図である。ＮＡＮＤ型フラッシュメモリ装置のメモリセルアレイは、２個の選択ゲートトランジスタＳＴ１，ＳＴ２と、これらの選択ゲートトランジスタＳＴ１，ＳＴ２間に複数個（たとえば、２n乗個（ｎは正の整数））のメモリセルＭＣが直列接続されたメモリセル列とからなるＮＡＮＤセルユニット（メモリユニット）Ｓｕが行列状に配置されることによって構成されている。ＮＡＮＤセルユニットＳｕ内において、複数個のメモリセルＭＣは隣接するもの同士でソース／ドレイン領域を共用して形成されている。
【００１３】
図１中のＸ方向（ワード線方向、ゲート幅方向に相当）に配列されたメモリセルＭＣは、ワード線（制御ゲート線）ＷＬにより共通接続されている。また、図１中のＸ方向に配列された選択ゲートトランジスタＳＴ１は選択ゲート線ＳＧＬ１で共通接続され、選択ゲートトランジスタＳＴ２は選択ゲート線ＳＧＬ２で共通接続されている。選択ゲートトランジスタＳＴ１のドレイン領域にはビット線コンタクトＣＢが接続されている。このビット線コンタクトＣＢの一方の端は、図１中のＸ方向に直交するＹ方向（ビット線方向、ゲート長方向に相当）に延びるビット線ＢＬに接続されている。また、選択ゲートトランジスタＳＴ２は、ソース領域を介して図１中のＸ方向に延びるソース線ＳＬに接続されている。
【００１４】
図２はメモリセル領域の一部のレイアウトパターンを示す平面図である。半導体基板１に、素子分離領域としてのＳＴＩ（Shallow  Trench  Isolation）２が図２中のＹ方向に延在して、Ｘ方向に所定の間隔で複数本形成され、これによって隣接する活性領域３が図２中のＸ方向に分離された状態となっている。活性領域３と直交する図２中のＸ方向に延在して、Ｙ方向に所定間隔でメモリセルＭＣのワード線ＷＬが形成されている。
【００１５】
また、図２中のＸ方向に延在した２本の選択ゲート線ＳＧＬ１が、隣接して並行に形成されている。隣接する２本の選択ゲート線ＳＧＬ１間の活性領域３にはビット線コンタクトＣＢがそれぞれ形成されている。この例ではビット線コンタクトＣＢは、隣接する活性領域３にＹ方向の位置を交互に変えて配置されている。すなわち、２本の選択ゲート線ＳＧＬ１の間において、一方の選択ゲート線ＳＧＬ１側に寄せて配置されるビット線コンタクトＣＢと、他方の選択ゲート線ＳＧＬ１側に寄せて配置されたビット線コンタクトＣＢとが、交互に配置された、いわゆる千鳥状に配置された状態である。
【００１６】
選択ゲート線ＳＧＬ１と所定本数のワード線ＷＬを存した位置に、選択ゲート線ＳＧＬ１の場合と同様にして、図２中のＸ方向に延在した２本の選択ゲート線ＳＧＬ２が並行して形成されている。そして、２本の選択ゲート線ＳＧＬ２間の活性領域３にはソース線コンタクトＣＳが配置されている。
【００１７】
ワード線ＷＬと交差する活性領域３上にはメモリセルＭＣの積層ゲート構造ＭＧが形成され、選択ゲート線ＳＧＬ１，ＳＧＬ２と交差する活性領域３上には選択ゲートトランジスタＳＴ１，ＳＴ２のゲート構造ＳＧ１，ＳＧ２が形成されている。
【００１８】
図３は、図２のＡ−Ａ断面図である。すなわち、活性領域３における選択ゲートトランジスタＳＴ１，ＳＴ２のゲート構造ＳＧ１，ＳＧ２と、２つの選択ゲートトランジスタＳＴ１，ＳＴ２間に配置されたメモリセルＭＣの積層ゲート構造ＭＧと、を示したものである。この図３において、シリコン基板などの半導体基板１上に形成されたメモリセルＭＣの積層ゲート構造ＭＧおよび選択ゲートトランジスタＳＴ１，ＳＴ２のゲート構造ＳＧ１，ＳＧ２は、トンネル絶縁膜１１を介して浮遊ゲート電極膜１２と、電極間絶縁膜１３と、制御ゲート電極膜１４とが順次積層された構造を有する。なお、選択ゲートトランジスタＳＴ１，ＳＴ２のゲート構造ＳＧ１，ＳＧ２の電極間絶縁膜１３には、浮遊ゲート電極膜１２と制御ゲート電極膜１４とを導通するための開口１３ａが形成され、この開口１３ａ内に制御ゲート電極膜１４が埋め込まれている。これによって、選択ゲートトランジスタＳＴ１，ＳＴ２では、浮遊ゲート電極膜１２と制御ゲート電極膜１４とでゲート電極が構成される。
【００１９】
トンネル絶縁膜１１としては、熱酸化膜や熱酸窒化膜、ＣＶＤ（Chemical  Vapor  Deposition）酸化膜やＣＶＤ酸窒化膜、あるいはＳｉを挟んだ絶縁膜やＳｉがドット状に埋め込まれた絶縁膜などを用いることができる。浮遊ゲート電極膜１２としては、Ｎ型不純物もしくはＰ型不純物がドーピングされた多結晶シリコンや、Ｍｏ，Ｔｉ，Ｗ，ＡｌもしくはＴａなどを用いたメタル膜もしくはポリメタル膜、または窒化膜などを用いることができる。電極間絶縁膜１３としては、シリコン酸化膜やシリコン窒化膜、シリコン酸化膜とシリコン窒化膜との積層構造のＯＮＯ（Oxide-Nitride-Oxide）膜、酸化アルミニウム膜や酸化ハフニウム膜などの高誘電率膜、またはシリコン酸化膜もしくはシリコン窒化膜などの低誘電率膜と高誘電率膜との積層構造などを用いることができる。制御ゲート電極膜１４としては、Ｎ型不純物もしくはＰ型不純物がドーピングされた多結晶シリコンやＭｏ，Ｔｉ，Ｗ，ＡｌもしくはＴａなどを用いたメタル膜もしくはポリメタル膜、または多結晶シリコン膜と金属シリサイド膜との積層構造などを用いることができる。
【００２０】
積層ゲート構造ＭＧ−ＭＧ間、積層ゲート構造ＭＧ−ゲート構造ＳＧ１，ＳＧ２間の半導体基板１の表面付近にはソース／ドレイン領域となる不純物拡散領域１５ａが形成されている。また、隣接するゲート構造ＳＧ１−ＳＧ１間、ＳＧ２−ＳＧ２間の半導体基板１の表面付近には、不純物拡散領域１５ａと同じくソース／ドレイン領域となる不純物拡散領域１５ｂがそれぞれ形成されている。
【００２１】
隣接する一対の積層ゲート構造ＭＧ−ＭＧ間や、積層ゲート構造ＭＧ−ゲート構造ＳＧ１，ＳＧ２間、ゲート構造ＳＧ１−ＳＧ１間、ＳＧ２−ＳＧ２間の側壁面には、たとえばシリコン酸化膜からなる側壁絶縁膜１６が形成されている。ここでは、積層ゲート構造ＭＧ−ＭＧ間と積層ゲート構造ＭＧ−ゲート構造ＳＧ１，ＳＧ２間には、側壁絶縁膜１６が埋め込まれるように形成されているが、ゲート構造ＳＧ１−ＳＧ１間、ＳＧ２−ＳＧ２間には、完全には側壁絶縁膜１６が埋め込まれておらず、対向する側壁面に側壁絶縁膜１６が設けられるように形成されている。
【００２２】
ゲート構造ＳＧ１−ＳＧ１間、ＳＧ２−ＳＧ２間の対向する側壁絶縁膜１６間の半導体基板１の表面付近には、ビット線コンタクトＣＢおよびソース線コンタクトＣＳのコンタクト抵抗を下げるための不純物拡散領域１５ｃが形成されている。この不純物拡散領域１５ｃは、不純物拡散領域１５ｂよりも幅寸法が狭く、拡散深さ（ｐｎ接合の深さ）が深く形成されており、ＬＤＤ（Lightly  Doped  Drain）構造とされている。
【００２３】
また、側壁絶縁膜１６が形成された積層ゲート構造ＭＧ上とゲート構造ＳＧ１，ＳＧ２上には、層間絶縁膜１７が形成されている。メモリセルＭＣの列の一方の端部に配置される隣接するゲート構造ＳＧ１−ＳＧ１間には、層間絶縁膜１７の上面から半導体基板１の表面に達するビット線コンタクトＣＢが形成されている。前述のように、ビット線コンタクトＣＢは平面視上、千鳥状に交互に配置されており、図３の場合には右側に寄った位置に形成されている。また、メモリセルＭＣの列の他方の端部に配置される隣接するゲート構造ＳＧ２−ＳＧ２間には、層間絶縁膜１７の上面から半導体基板１の表面に達するソース線コンタクトＣＳが、ビット線ＢＬ下方を横断するように形成される。
【００２４】
つぎに、パターン形成方法についてＮＡＮＤ型フラッシュメモリ装置を形成する場合を例に挙げて説明する。図４−１〜図４−４は、第１の実施形態によるパターン形成方法の一例を模式的に示す一部断面図である。なお、ここでは、１つのメモリユニットＳｕの選択ゲート線ＳＧＬ１，ＳＧＬ２（以下、ＳＧＬという）とワード線ＷＬが配置される一部の領域を図示している。
【００２５】
まず、所定の導電型のシリコン基板などの半導体基板１上に、トンネル絶縁膜１１と浮遊ゲート電極膜１２とを形成し、フォトリソグラフィ技術とＲＩＥ法などのエッチング技術によって、半導体基板１に至るトレンチを形成する。このトレンチは、Ｙ方向（ビット線方向）に延在し、Ｘ方向（ワード線方向）に所定の間隔で形成される。ついで、トレンチ内に、シリコン酸化膜などの絶縁膜を埋め込み、ＳＴＩ２を形成する。その後、半導体基板１上の全面に、電極間絶縁膜１３を形成し、フォトリソグラフィ技術とエッチング技術とを用いて、選択ゲート線ＳＧＬの形成領域に電極間絶縁膜１３を貫通する開口を形成する。そして、半導体基板１上の全面に、制御ゲート電極膜１４を形成する。なお、加工対象は、半導体基板１上に形成されたトンネル絶縁膜１１、浮遊ゲート電極膜１２、電極間絶縁膜１３および制御ゲート電極膜１４であるが、以下の図では、加工対象として最上層の制御ゲート電極膜１４を図示して説明を行う。また、制御ゲート電極膜１４として、Ｓｉが用いられるものとする。
【００２６】
ついで、図４−１（ａ）に示されるように、加工対象（制御ゲート電極膜１４）上の全面に、芯材膜３１とマスク膜３２とを順に積層させる。芯材膜３１として、たとえばＴＥＯＳ（Tetraethoxysilane）膜を用いることができ、マスク膜３２として、たとえばＳｉＮ膜を用いることができる。さらに、マスク膜３２上にレジストを塗布し、リソグラフィ技術によって、Ｘ方向に延在するラインパターンがＹ方向に所定の間隔で配置されるラインアンドスペース状のパターン（周期パターン）３３ａと、周期パターン３３ａのＹ方向の端部に隣接する孤立パターン（非周期パターン）３３ｂと、を有するようにパターニングしたレジストパターン３３を形成する。
【００２７】
ここで、周期パターン３３ａを構成するラインパターンのＹ方向の幅はＬ１であり、ラインパターン間のスペースの幅はＳ１であり、周期パターン３３ａのＹ方向の端部のパターンと非周期パターン３３ｂとの間のスペースの幅はＳ２である。周期パターン３３ａの端部に隣接して非周期パターン３３ｂをリソグラフィ技術で形成する場合には、周期パターン３３ａの端部と非周期パターン３３ｂとの間のスペースＳ２を、周期パターン３３ａを構成するラインパターンのＹ方向の幅Ｌ１やスペースＳ１の値によって決まる所定値よりも小さくすることはできない。そのため、スペースＳ２は、スペースＳ１に比して大きな値となっている。
【００２８】
その後、図４−１（ｂ）に示されるように、レジストパターン３３をマスクとして、ＲＩＥ法などの異方性エッチングによってマスク膜３２を加工し、レジストパターン３３を転写する。これによって、マスク膜３２には、Ｙ方向の幅がＬ１のラインパターンがスペースＳ１でＹ方向に配置された周期パターン（第１パターン）３２ａと、周期パターン３２ａのＹ方向の端部からスペースＳ２だけ離れて形成される非周期パターン（第２パターン）３２ｂと、が形成される。加工の終了後、レジスト剥離技術によってレジストパターン３３を除去する。
【００２９】
ついで、図４−１（ｃ）に示されるように、スペースＳ１，Ｓ２を埋め込むとともに、マスク膜３２の上面よりも高くなるように、加工対象上の全面に反転層３４を形成する。反転層３４として、たとえばＳｉを用いることができる。その後、図４−１（ｄ）に示されるように、マスク膜３２の上面が露出するまで反転層３４の全面エッチングを行う。これによって、反転層３４は、周期パターン３２ａのスペースＳ１の領域に形成される周期パターン３４ａと、スペースＳ２の領域に形成される非周期パターン３４ｂになる。
【００３０】
さらに、図４−２（ａ）に示されるように、エッチングによって、マスク膜３２を選択的に除去する。これによって、図４−１（ａ）で形成された周期パターン３３ａにおけるスペースＳ１の位置と、周期パターン３３ａと非周期パターン３３ｂとの間のスペースＳ２の位置とに、反転層３４からなる周期パターン３４ａと非周期パターン３４ｂとが形成される。周期パターン３４ａを構成するラインパターンのＹ方向の幅は略Ｓ１と同じであり、スペースの幅は略Ｌ１と同じである。また、非周期パターン３４ｂのＹ方向の幅は略Ｓ２と同じであり、非周期パターン３４ｂと周期パターン３４ａとの間の間隔は略Ｌ１となる。この周期パターン３４ａと非周期パターン３４ｂは、芯材膜３１をエッチングするための反転マスクパターンとなる。なお、芯材膜３１上にマスク膜３２を介することなく、周期パターン（第１パターン）３３ａと非周期パターン（第２パターン）３３ｂとが混在するレジストパターン３３を形成したうえで、図４−１（ｃ）〜図４−２（ａ）に示したのと同じ手順で、レジストパターン３３におけるスペースＳ１，Ｓ２の位置に反転層３４からなる周期パターン３４ａと非周期パターン３４ｂとを直接形成し、反転マスクパターンとしてもよい。
【００３１】
その後、図４−２（ｂ）に示されるように、周期パターン３４ａと非周期パターン３４ｂとが形成された芯材膜３１上にレジストを塗布し、リソグラフィ技術によって、周期パターン３４ａの領域が露出するようにパターニングを行い、レジストパターン３５を形成する。このように広いパターンである非周期パターン３４ｂ上にレジストパターン３５のパターン端を乗せることで、合わせ余裕が広がり、低グレードの露光装置で処理することが可能となる。
【００３２】
ついで、図４−２（ｃ）に示されるように、周期パターン３４ａと非周期パターン３４ｂとレジストパターン３５とをマスクとして、ＲＩＥ法などの異方性エッチングによって芯材膜３１を加工する。これによって、芯材膜３１にはラインアンドスペース状の周期パターン３１ａと、周期パターン３１ａのＹ方向の端部に形成される非周期パターン３１ｂとが形成される。ここでの周期パターン３１ａと非周期パターン３１ｂが、加工対象上に配置されるべき反転パターンとなる。その後、レジスト剥離技術によってレジストパターン３５を除去する。
【００３３】
ついで、図４−２（ｄ）に示されるように、等方性エッチングによって、周期パターン３１ａを構成するラインパターンが略半分の幅となるまで周期パターン３１ａのスリミングを行った後、スリミングされた反転パターンが形成された加工対象上の全面に側壁膜を、スリミングされた周期パターン３１ａを構成するラインパターンの幅とほぼ同じ厚さだけ形成する。さらに、成膜した側壁膜を、スリミングされた反転パターンを構成する芯材膜３１の上面が露出するまでエッチバックする。これによって、周期パターン３１ａと非周期パターン３１ｂの周囲に芯材膜３１と略同じ幅を有する側壁パターン３６がループ状に形成される。
【００３４】
その後、図４−３（ａ）に示されるように、加工対象上の全面にレジストを塗布し、リソグラフィ技術によってワード線ＷＬが形成される領域の周期パターン３１ａが覆われないようにパターニングを行い、レジストパターン３７を形成する。
【００３５】
ついで、図４−３（ｂ）に示されるように、ウエットエッチングによって、反転パターンのうちの周期パターン３１ａを選択的に除去する。そして、図４−３（ｃ）に示されるように、レジスト剥離技術によってレジストパターン３７を除去する。これによって、ワード線ＷＬの形成領域では、周期パターン３１ａが除去されて側壁パターン３６が残り、選択ゲート線ＳＧＬの形成領域では、周囲に側壁パターン３６が形成された非周期パターン３１ｂが残る。
【００３６】
その後、図４−３（ｄ）に示されるように、残された側壁パターン３６と非周期パターン３１ｂとをマスクとして、加工対象をＲＩＥ法などの異方性エッチングによって加工する。これによって、ワード線ＷＬの形成領域では、ループ状のワード線ＷＬが形成される。また、選択ゲート線ＳＧＬの形成領域を含む領域では、選択ゲート線ＳＧＬの幅よりも広い幅の非周期パターン１４ｂが形成される。その後、マスクとして用いた側壁パターン３６と非周期パターン３１ｂとをウエットエッチングなどによって除去する。
【００３７】
ついで、図４−４（ａ）に示されるように、加工対象上の全面にレジストを塗布し、リソグラフィ技術によって、ワード線ＷＬの形成領域と選択ゲート線ＳＧＬの形成領域とを覆うようにパターニングしたレジストパターン３８を形成する。ここで、非周期パターン１４ｂ上がレジストパターン３８で一部覆われているが、この覆われている部分が選択ゲート線ＳＧＬとなる部分である。
【００３８】
そして、図４−４（ｂ）に示されるように、レジストパターン３８をマスクとして、ＲＩＥ法などの異方性エッチングによって、加工対象をエッチングする。このとき、周期パターンであるワード線ＷＬはレジストパターン３８によって覆われており、非周期パターン１４ｂの一部が露出した状態となっているので、非周期パターン１４ｂを構成する制御ゲート電極膜１４を加工する条件でエッチングを行うことができる。そのため、非周期パターン１４ｂ（制御ゲート電極膜１４）の下の半導体基板１との境界付近をエッチングする際に、半導体基板１に強いダメージが残らないようにエッチング条件を制御することが可能となる。
【００３９】
以上のようにして、ラインの幅が図４−１（ａ）のスペースＳ１の略半分の幅のワード線ＷＬが、図４−１（ａ）の周期パターン３３ａにおけるラインパターンの幅Ｌ１の略半分の幅のスペースＳ３でＹ方向に周期的に配置され、ワード線ＷＬと選択ゲート線ＳＧＬとの間のスペースは、スペースＳ２に比してかなり小さく、スペースＳ３に近い幅のスペースＳ４を有するＮＡＮＤ型フラッシュメモリ装置が形成される。つまり、隣接するワード線ＷＬ間の距離Ｓ３と、隣接するワード線ＷＬと選択ゲート線ＳＧＬとの間の距離Ｓ４とを略同じとすることができる。形成されたワード線ＷＬは、ループ状の形状を有しているので、たとえばワード線ＷＬの延在方向の端部付近で隣接するワード線ＷＬ間を除去するループカット処理が行われる。このループカット処理は、たとえば上記で説明した工程の後に行うことができる。また、図４−４（ａ）の選択ゲート線ＳＧＬ形成用のマスクを形成して非周期パターン１４ｂをエッチングする際に、ワード線ＷＬのループカット処理を同時に行うようにしてもよい。
【００４０】
第１の実施形態では、ラインアンドスペース状の周期パターン３２ａと、その周期パターン３２ａに隣接して配置した非周期パターン３２ｂと、をマスク膜３２に形成した後、それらのパターン間を埋め込むように反転層３４を形成し、マスク膜３２を除去して反転マスクパターンを形成した。これによって、最初に形成した周期パターン３２ａ内のスペースとラインパターンが、それぞれ、反転層３４によって構成される周期パターン３４ａのラインパターンとスペースとなり、また、反転層３４によって構成される周期パターン３４ａと非周期パターン３４ｂとの間のスペースは、最初に形成した周期パターン３２ａ内のラインパターンの位置となるので、周期パターン３４ａと非周期パターン３４ｂの間の距離を詰めることができる。
【００４１】
そして、反転マスクパターンで芯材膜３１を加工した後、側壁転写プロセスを用いてワード線ＷＬおよび選択ゲート線ＳＧＬを形成する際のマスクを形成し、加工対象を加工してワード線ＷＬと選択ゲート線ＳＧＬとを形成した。これによって、ワード線ＷＬと選択ゲート線ＳＧＬとの間の距離Ｓ４を、隣接するワード線ＷＬ間の距離Ｓ３に近い値とすることができる。その結果、ＮＡＮＤ型フラッシュメモリ装置のチップ面積を従来に比して縮小することができるという効果を有する。また、反転層３４を形成した後に使用するリソグラフィ技術では、高度な合わせ精度が要求されない露光装置を用いることができるので、不揮発性半導体記憶装置の製造コストを削減することができるという効果も有する。
【００４２】
（第２の実施形態）
図５−１〜図５−２は、第２の実施形態によるパターン形成方法の一例を模式的に示す一部断面図である。なお、ここでも、１つのメモリユニットＳｕの選択ゲート線ＳＧＬとワード線ＷＬが配置される一部の領域を図示している。
【００４３】
まず、第１の実施形態の図４−１（ａ）〜（ｄ）に示したのと同じ手順で、マスク膜３２からなる周期パターン３２ａを構成するラインパターン間、および周期パターン３２ａと非周期パターン３２ｂとの間に反転層３４を埋め込むように形成し、マスク膜３２の上面が露出するまで反転層３４の全面エッチングを行う。その後、図５−１（ａ）に示されるように、エッチングによって、マスク膜３２を選択的に除去する。これによって、図４−１（ａ）で形成された周期パターン３３ａ内のスペースＳ１の位置と、周期パターン３３ａと非周期パターン３３ｂとの間のスペースＳ２の位置とに、反転層３４からなる周期パターン３４ａと非周期パターン３４ｂとが形成される。または、マスク膜３２を形成することなく、レジストパターン３３におけるスペースＳ１，Ｓ２の位置に直接反転層３４からなる周期パターン３４ａと非周期パターン３４ｂとを形成する。周期パターン３４ａを構成するラインパターンのＹ方向の幅は略Ｓ１と同じであり、スペースの幅は略Ｌ１と同じである。また、非周期パターン３４ｂのＹ方向の幅は略Ｓ２と同じであり、周期パターン３４ａと非周期パターン３４ｂとの間の間隔は略Ｌ１となる。
【００４４】
ついで、図５−１（ｂ）に示されるように、反転層３４からなる周期パターン３４ａと非周期パターン３４ｂをマスクとして、ＲＩＥ法などの異方性エッチングによって芯材膜３１を加工する。これによって、芯材膜３１にはラインアンドスペース状の周期パターン３１ａと、ラインアンドスペース状のパターンのＹ方向の端部に形成される非周期パターン３１ｂとが形成される。なお、第１の実施形態とは異なり、非周期パターン３１ｂのＹ方向の寸法は、選択ゲート線ＳＧＬの寸法と略同じとなっている。
【００４５】
ついで、図５−１（ｃ）に示されるように、等方性エッチングによって、周期パターン３１ａを構成するラインパターンが略半分の幅となるまでスリミングを行う。その後、図５−１（ｄ）に示されるように、周期パターン３１ａと非周期パターン３１ｂが形成された加工対象上の全面に側壁膜を、スリミングされた周期パターン３１ａの幅とほぼ同じ厚さだけ形成する。さらに、成膜した側壁膜を、周期パターン３１ａと非周期パターン３１ｂの上面が露出するまでエッチバックする。これによって、周期パターン３１ａと非周期パターン３１ｂの周囲に、周期パターン３１ａと略同じ幅を有する側壁パターン３６がループ状に形成される。
【００４６】
ついで、図５−２（ａ）に示されるように、加工対象上の全面にレジストを塗布し、リソグラフィ技術によってワード線ＷＬが形成される領域の周期パターン３１ａが覆われないようにパターニングを行い、レジストパターン３７を形成する。
【００４７】
ついで、図５−２（ｂ）に示されるように、ウエットエッチングによって、周期パターン３１ａを除去する。その後、図５−２（ｃ）に示されるように、レジスト剥離技術によってレジストパターン３７を除去する。これによって、ワード線ＷＬの形成領域では、周期パターン３１ａが除去されて側壁パターン３６が残り、選択ゲート線ＳＧＬの形成領域では、非周期パターン３１ｂとその周囲に形成される側壁パターン３６が残る。
【００４８】
そして、図５−２（ｄ）に示されるように、残された側壁パターン３６と非周期パターン３１ｂとをマスクとして、加工対象をＲＩＥ法などの異方性エッチングによって加工する。これによって、ワード線ＷＬの形成領域では、ループ状のワード線ＷＬが形成され、選択ゲート線ＳＧＬの形成領域では、選択ゲート線ＳＧＬが形成される。その後、残存した側壁パターン３６と非周期パターン３１ｂとをウエットエッチングなどによって除去する。また、ワード線ＷＬの延在方向の端部付近で隣接するワード線ＷＬ間を除去するループカット処理を行う。
【００４９】
以上のようにして、ラインの幅が図４−１（ａ）のスペースＳ１の略半分の幅のワード線ＷＬが、図４−１（ａ）の周期パターン３３ａのラインパターンの幅Ｌ１の略半分の幅のスペースＳ３でＹ方向に周期的に配置され、Ｙ方向の端部に位置するワード線ＷＬからスペースＳ３に近い幅を有するスペースＳ４を置いて選択ゲート線ＳＧＬが配置されるＮＡＮＤ型フラッシュメモリ装置が形成される。つまり、隣接するワード線ＷＬと選択ゲート線ＳＧＬとの間の距離Ｓ４を、従来に比して隣接するワード線ＷＬ間の距離Ｓ３に近くすることができる。なお、第２の実施形態において芯材膜３１の形成を省略し、加工対象上に配置される反転パターンとして、反転層３４からなる周期パターン３４ａと非周期パターン３４ｂをレジストパターン３３におけるスペースＳ１，Ｓ２の位置と対応させて加工対象上に直接形成し、周期パターン３４ａを構成するラインパターンが略半分の幅となるまでスリミングした後、以降は図５−１（ｄ）〜図５−２（ｄ）に示したのと同じ手順で加工対象に対しワード線ＷＬと選択ゲート線ＳＧＬを形成するようにしてもよい。
【００５０】
第２の実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、選択ゲート線ＳＧＬと略同じ幅を有するように芯材膜３１を加工し、周期パターン３１ａと非周期パターン３１ｂとを形成した後、加工対象を加工したので、第１の実施形態に比して、少なくとも１回分のリソグラフィ工程とエッチング工程とを減らし、工程を簡略化することができるという効果を有する。また、芯材膜３１の形成を省略して反転層３４からなる周期パターン３４ａと非周期パターン３４ｂを反転パターンとして加工対象上に直接形成するようにすれば、さらに１回分のエッチング工程を減らすことができる。
【００５１】
（第３の実施形態）
図６−１〜図６−２は、第３の実施形態によるパターン形成方法の一例を模式的に示す一部断面図である。なお、ここでも、１つのメモリユニットＳｕの選択ゲート線ＳＧＬとワード線ＷＬが配置される一部の領域を図示している。また、第１の実施形態と同様に、トンネル絶縁膜１１と浮遊ゲート電極膜１２とを形成し、Ｙ方向に延在し、Ｘ方向に所定の間隔で配置したＳＴＩ２を半導体基板１に形成した後、半導体基板１に電極間絶縁膜１３とＳｉからなる制御ゲート電極膜１４とを形成した後の工程について説明する。
【００５２】
図６−１（ａ）に示されるように、加工対象（制御ゲート電極膜１４）上の全面に、芯材膜３１とマスク膜３２とを順に積層させる。芯材膜３１として、たとえばＴＥＯＳ膜を用いることができ、マスク膜３２として、たとえばＳｉＮ膜を用いることができる。さらに、マスク膜３２上にレジストを塗布し、リソグラフィ技術によって、Ｘ方向に延在するラインパターンがＹ方向に所定の間隔で配置されるラインアンドスペース状のパターン（周期パターン）３３ａと、周期パターン３３ａのＹ方向の端部に隣接する孤立パターン（非周期パターン）３３ｂと、を有するようにパターニングしたレジストパターン３３を形成する。また、ここでは、周期パターン３３ａと非周期パターン３３ｂとの間に、多少パターンが解像されてもよい補助解像パターン３３ｃを形成する。この補助解像パターン３３ｃは、非周期パターン３３ｂのリソグラフィマージンを拡大させる機能を有する。この補助解像パターン３３ｃは、上記したように多少パターンが解像されてもよいパターンであるので、周期パターン３３ａや非周期パターン３３ｂに比して高さが低くなっている。
【００５３】
図７は、周期パターンと非周期パターンとが混在する場合のフォーカスマージンと露光量変化との間の関係（Exposure-Defocus  Window、以下、Ｅ−Ｄウィンドウという）を示す図である。（ａ）は、第１と第２の実施形態のように周期パターン３３ａと非周期パターン３３ｂとを配置した場合の上面図であり、（ｂ）は、（ａ）の場合のＥ−Ｄウィンドウを示す図である。また、（ｃ）は、第３の実施形態の周期パターン３３ａと非周期パターン３３ｂと補助解像パターン３３ｃとを配置した場合の上面図であり、（ｄ）は、（ｃ）の場合のＥ−Ｄウィンドウである。（ｂ）と（ｄ）のＥ−Ｄウィンドウにおいて、横軸は露光量変化を示しており、縦軸はフォーカスマージンを示している。そして、これらの図中に描かれる曲線は、（ａ）と（ｃ）に示されるパターンが得られる露光量変化とフォーカスマージンの組み合わせを示している。そして、この曲線より内側（下側）の領域であれば、（ａ）と（ｃ）に示されるパターンが得られることを示している。この図７に示されるように、第３の実施形態のように補助解像パターン３３ｃを設けると、第１と第２の実施形態の場合に比して、リソグラフィマージンをさらに拡大することができる。なお、この例では、補助解像パターン３３ｃを２本設ける場合を例示しているが、パターンのリソグラフィマージンが拡大するものであれば、本数は限定されない。また、適当な補助解像パターン３３ｃを設けることによって、周期パターン３３ａ内のラインパターン間のスペースＳ１と、周期パターン３３ａと非周期パターン３３ｂとの間のスペースＳ２との比を任意に調整することが可能となる。
【００５４】
その後、図６−１（ｂ）に示されるように、レジストパターン３３をマスクとして、ＲＩＥ法などの異方性エッチングによってマスク膜３２を加工し、レジストパターン３３を転写する。これによって、マスク膜３２には、Ｙ方向の幅がＬ１のラインパターンがスペースＳ１でＹ方向に配置された周期パターン３２ａと、周期パターン３２ａのＹ方向の端部からスペースＳ２だけ離れて形成される非周期パターン３２ｂと、周期パターン３２ａと非周期パターン３２ｂとの間の補助パターン３２ｃと、が形成される。レジストパターン３３における補助解像パターン３３ｃの高さは、周期パターン３３ａと非周期パターン３３ｂの高さに比して小さくなっているため、マスク膜３２のエッチングの際には、周期パターン３３ａと非周期パターン３３ｂよりも早く消失（除去）されてしまう。そのため、周期パターン３３ａと非周期パターン３３ｂによるマスク膜３２のエッチングの終了までの間に、補助解像パターン３３ｃの形成位置のマスク膜３２は所定量除去されることになる。その結果、マスク膜３２に転写された補助パターン３２ｃの高さは、周期パターン３２ａと非周期パターン３２ｂに比して低くなっている。加工の終了後、レジスト剥離技術によってレジストパターン３３を除去する。
【００５５】
ついで、図６−１（ｃ）に示されるように、マスク膜３２の上面よりも高くなるように加工対象上の全面に反転層３４を形成する。反転層３４として、たとえばＳｉを用いることができる。その後、図６−１（ｄ）に示されるように、マスク膜３２の上面が露出するまで反転層３４の全面エッチングを行う。これによって、反転層３４は、周期パターン３２ａのスペースＳ１の領域に形成される周期パターン３４ａと、スペースＳ２の領域に形成される非周期パターン３４ｂになる。なお、非周期パターン３４ｂには、補助パターン３２ｃが存在するが、上記したように補助パターン３２ｃの高さは周期パターン３２ａと非周期パターン３２ｂの高さに比して低いので、補助パターン３２ｃの上面は露出されない状態となる。
【００５６】
さらに、図６−２に示されるように、エッチングによって、マスク膜３２を選択的に除去する。これによって、図６−１（ａ）で形成された周期パターン３３ａにおけるスペースＳ１の位置と、周期パターン３３ａと非周期パターン３３ｂとの間のスペースＳ２の位置とに、反転層３４からなる周期パターン３４ａと非周期パターン３４ｂとが形成される。周期パターン３４ａを構成するラインパターンのＹ方向の幅は略Ｓ１と同じであり、スペースの幅は略Ｌ１と同じである。また、非周期パターン３４ｂのＹ方向の幅は略Ｓ２と同じであり、非周期パターン３４ｂと周期パターン３４ａとの間の間隔は略Ｌ１となる。なお、第３の実施形態においても芯材膜３１上にマスク膜３２を介することなく、周期パターン３３ａと非周期パターン３３ｂとの間に補助解像パターン３３ｃが配置されるようにレジストパターン３３を形成し、以降は図６−１（ｃ）〜図６−２に示したのと同じ手順で、レジストパターン３３におけるスペースＳ１，Ｓ２の位置に反転層３４からなる周期パターン３４ａと非周期パターン３４ｂとを形成してもよい。
【００５７】
その後は、第１の実施形態で説明した図４−２（ｂ）以降の処理、あるいは第２の実施形態で説明した図５−１（ｂ）以降の処理を行って、ラインの幅が図６−１（ａ）のスペースＳ１の略半分の幅のワード線ＷＬが、図６−１（ａ）の周期パターン３３ａのラインパターンの幅Ｌ１の略半分の幅のスペースＳ３でＹ方向に周期的に配置され、ワード線ＷＬと選択ゲート線ＳＧＬとの間のスペースは、スペースＳ２に比してかなり小さく、スペースＳ３に近い幅のスペースＳ４を有するＮＡＮＤ型フラッシュメモリ装置が形成される。
【００５８】
第３の実施形態では、リソグラフィ技術でレジストに周期パターン３３ａと非周期パターン３３ｂとを露光・現像する際に、周期パターン３３ａと非周期パターン３３ｂとの間に、周期パターン３３ａと非周期パターン３３ｂに比して多少解像される程度の補助解像パターン３３ｃを形成した。これによって、周期パターン３３ａと非周期パターン３３ｂのパターンを形成する際のリソグラフィマージンを十分に確保することができるという効果を第１と第２の実施形態の効果に加えて得ることができる。
【００５９】
また、補助解像パターン３３ｃを形成することによって、従来では固定的だった周期パターン３３ａ内のスペースＳ１と、周期パターン３３ａと非周期パターン３３ｂとの間のスペースＳ２との比率を任意に変更することができる。その結果、従来に比してＹ方向の幅をさらに狭くした選択ゲート線形成用の非周期パターン３３ｂを形成することができるという効果も有する。
【００６０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６１】
１４ｂ…非周期パターン、３１…芯材膜、３１ａ，３２ａ，３３ａ，３４ａ…周期パターン、３１ｂ，３２ｂ，３３ｂ，３４ｂ…非周期パターン、３２…マスク膜、３２ｃ…補助パターン、３３，３５，３７，３８…レジストパターン、３３ｃ…補助解像パターン、３４…反転層、３６…側壁パターン、ＳＧＬ，ＳＧＬ１，ＳＧＬ２…選択ゲート線、ＷＬ…ワード線。
【図１】
0005659135.tif 000002
【図２】
0005659135.tif 000003
【図３】
0005659135.tif 000004
【図４−１】
0005659135.tif 000005
【図４−２】
0005659135.tif 000006
【図４−３】
0005659135.tif 000007
【図４−４】
0005659135.tif 000008
【図５−１】
0005659135.tif 000009
【図５−２】
0005659135.tif 000010
【図６−１】
0005659135.tif 000011
【図６−２】
0005659135.tif 000012
【図７】
0005659135.tif 000013