(57)【特許請求の範囲】
【請求項１】
力率調整回路と、前記力率調整回路の出力が供給されるＤＣ／ＤＣコンバータとが直列に接続されて構成される複数のＡＣ／ＤＣコンバータが並列に接続されたマルチフェーズ型コンバータであって、
前記力率調整回路の出力電圧を調整する出力電圧調整回路と、
前記複数のＡＣ／ＤＣコンバータがそれぞれ有する前記ＤＣ／ＤＣコンバータの出力電流を検出するＤＣ／ＤＣコンバータ出力電流検出回路と、
前記ＤＣ／ＤＣコンバータ出力電流検出回路によりそれぞれ検出された前記出力電流の平均値との差に応じた制御信号を、前記出力電圧調整回路へフィードバックする平均差電流検出回路と、を有し、
前記出力電圧調整回路は、
前記平均差電流検出回路からフィードバックされる前記制御信号に基づき前記力率調整回路の出力電圧を調整するマルチフェーズ型コンバータ。
【請求項２】
力率調整回路と、前記力率調整回路の出力が供給されるＤＣ／ＤＣコンバータとが直列に接続されて構成される複数のＡＣ／ＤＣコンバータが並列に接続されたマルチフェーズ型コンバータであって、
前記力率調整回路の出力電圧を調整する出力電圧調整回路と、
前記複数のＡＣ／ＤＣコンバータがそれぞれ有する前記力率調整回路の出力電流を検出する力率調整回路出力電流検出回路と、
前記複数のＡＣ／ＤＣコンバータが有する前記力率調整回路の出力電圧をそれぞれ検出する力率調整回路出力電圧検出回路と、
前記出力電流と前記出力電圧とを乗算して前記複数のＡＣ／ＤＣコンバータのそれぞれの出力電力を算出する乗算回路と、
前記複数のＡＣ／ＤＣコンバータの前記出力電力の平均値との差に応じた制御信号を前記出力電圧調整回路へフィードバックする平均差電力検出回路と、を有し、
前記出力電圧調整回路は、
前記平均差電力検出回路からフィードバックされる前記制御信号に基づき前記力率調整回路の出力電圧を調整するマルチフェーズ型コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、力率調整回路と、前記力率調整回路の出力が供給されるＤＣ／ＤＣコンバータと、が直列に接続されて構成される複数のＡＣ／ＤＣコンバータが並列に接続されたマルチフェーズ型コンバータに関する。
【背景技術】
【０００２】
近年、家電製品や事務機器の低消費電力化の要求を受けて、電源装置も高変換効率化が求められてきている。中でも力率調整回路（以下ＰＦＣ回路と呼ぶ）とＬＬＣ電流共振型コンバータ（以下ＬＬＣと呼ぶ）を直列に接続したスイッチング電源は、小型、高変換効率、低ノイズの電源として、多く普及してきている。
【０００３】
図１は、従来のＰＦＣ+ＬＬＣ電流共振型コンバータによるＡＣ/ＤＣコンバータの構成を示す図である。
【０００４】
本構成のＰＦＣ回路２０は、昇圧型コンバータであり、市場で多く普及してきているＰＦＣコントローラＩＣ２により制御されている。以下にＰＦＣコントローラＩＣ２による制御について説明する。ＰＦＣコントローラＩＣ２は、ＡＣ電圧をブリッジダイオード１にて全波整流した電圧波形に対して、ｎチャンネルＭＯＳＦＥＴ４をＯＮさせてＰＦＣコイル３にエネルギーをチャージする。またＰＦＣコントローラＩＣ２は、ｎチャンネルＭＯＳＦＥＴ４がＯＦＦのときにＰＦＣコイル３に蓄えたエネルギーをダイオード５を経由して、出力平滑用コンデンサ７に貯める動作を行う。
【０００５】
図２は、ＰＦＣコントローラの動作を説明する図である。図２では、ＰＦＣ回路２０が臨界モードで動作した場合を示しており、図中のＶＧ信号はｎチャンネルＭＯＳＦＥＴ４の制御信号である。
【０００６】
制御信号のＯＮ／ＯＦＦタイミングにおいて、ＯＮ時間は、出力電圧と設定値との誤差（出力電圧検出回路６による）とＡＣ電圧値によって決定される。またＯＦＦ時間は、インダクタ電流が０になるまでの時間となる。尚インダクタ電流ＩＬはＰＦＣコイル３に補助巻き線を付加して計測する。このようなＰＦＣ回路２０では、ＡＣ電圧波形に対して、平均電流の波形がほぼ同相になり、力率が良い。またＰＦＣ回路２０では、入力ＡＣ電圧によらず出力のＤＣ電圧を一定に保つことが出来るので、ワールドワイド対応電源として有効である。
【０００７】
次に本構成のＬＬＣ電流共振型コンバータ３０について説明する。ＬＬＣ電流共振型コンバータ３０は、市場で多く普及してきているＬＬＣコントローラＩＣ８により制御される。以下にＬＬＣコントローラＩＣ８により制御について説明する。
【０００８】
ＬＬＣコントローラＩＣ８は、ＰＦＣ回路２０からの電圧をｎチャンネルＭＯＳＦＥＴ９とｎチャンネルＭＯＳＦＥＴ１０を交互にＯＮ/ＯＦＦさせることで絶縁トランス１２１次側に加える電圧を正負切り替えて、２次側にエネルギーを伝達させる。その出力電圧Ｖ２は、エラーアンプ１６によって設定値との誤差が検出され、フォトカプラ１５を経由してＬＬＣコントローラ８にフィードバックされる。ＬＬＣコントローラ８では、その誤差値に応じてｎチャンネルＭＯＳＦＥＴ９とｎチャンネルＭＯＳＦＥＴ１０をＯＮ／ＯＦＦさせる周波数を変化させて、出力電圧Ｖ２を設定値に維持する。
【０００９】
一般的に出力電圧Ｖ２は、絶縁トランス１２の１次側と２次側の巻き線比をｎ：ｍとすると、Ｖ２＞Ｖ１／２×ｍ／ｎの関係で設定されている。尚Ｖ１は、絶縁トランス１２の入力電圧（ＰＦＣ回路２０の出力電圧）である。以下に図３を参照して、出力電圧Ｖ２の設定について説明する。
【００１０】
図３は、絶縁トランスの出力電圧の設定について説明する図である。図３の信号Ｖ４は、共振用コンデンサ１１の電圧である。共振用コンデンサ１１の電圧は、絶縁トランス１２の１次側インダクタンスと共振用コンデンサ１１の容量による電流共振動作で変化する。絶縁トランス１２では、１次側の両端電圧Ｖ３、Ｖ４が｜Ｖ３−Ｖ４｜＞Ｖ１／２となると、絶縁トランス１２の１次側の励磁インダクタンスから２次側インダクタンスへエネルギーが移動する。このときの１次側インダクタンスと共振用コンデンサ１１による電流共振は、励磁インダクタンスが２次側インダクタンスへエネルギー伝達している為、漏れインダクタンスと共振用コンデンサ１１の共振になる。尚漏れインダクタンスとは、絶縁トランス１２の１次側インダクタンスに含まれるが、１次側から２次側へのエネルギー伝達に要さないインダクタンス成分である。
【００１１】
ＬＬＣ電流共振型コンバータ３０では、この励磁インダクタンス（Ｌ）と漏れインダクタンス（Ｌ）と共振用コンデンサ（Ｃ）の直列共振であるためＬＬＣ電流共振型と呼ばれている。
【００１２】
また、図３の振幅Ｗ１、Ｗ２のトランス２次側へ通電するスレッショルドレベルは、Ｖ２＞Ｖ１／２×ｍ／ｎの関係で与えられる。Ｖ２≦Ｖ１／２×ｍ／ｎの状態では、漏れインダクタンスと共振用コンデンサ１１の電流共振のみとなるが、｜Ｖ３−Ｖ４｜＞Ｖ１／２の条件が確保できない時間があるため、２次側出力電流は連続にはならず、極性の切り替わり時に立ち上がりが急峻となる。
【００１３】
その結果、出力整流ダイオード１３、１４での損失が増え、ノイズが増えることになってしまう。また、軽負荷のスイッチング周波数が速い状態においては制御できなくなる可能性もある。
【００１４】
このような理由から、出力電圧Ｖ２は、Ｖ２＞Ｖ１／２×ｍ／ｎの条件で使用される。出力電圧Ｖ２をＶ２＞Ｖ１／２×ｍ／ｎとしたときの動作では、出力整流ダイオード１３、１４に流れる電流Ｉｄ１、Ｉｄ２は正弦波の半波整流波形に近くなり、突入電流等が無く出力整流ダイオード１３、１４による電力損失の低減や低ノイズ化が図れる。
【００１５】
また、図３に示すように、ＬＬＣコントローラ８では、ＨＶＧ信号とＬＶＧ信号のＯＮ／ＯＦＦ制御間にデッドタイムを設けた。デッドタイム期間ｔ１では、Ｖ３信号の電圧が入力電圧Ｖ１と同電位となってからＨＶＧ信号をＯＮするので、ＨＶＧ信号のスイッチング損失が無い。また図３に示すデッドタイム期間ｔ２でもＶ３信号が０ＶとなってからＬＶＧ信号をＯＮするので、ＬＶＧ信号のスイッチング損失がない（ＺＶＳ（ゼロボルトスイッチ）動作と呼ばれている）ものとして使える。
【００１６】
以上に説明したように、ＰＦＣ回路２０とＬＬＣ電流共振型コンバータ３０との組み合わせにおいては、力率が改善とワールドワイド化が出来、低損失（高効率）で低ノイズのスイッチング電源を実現できる。
【００１７】
しかしながら、上述したＰＦＣ回路２０とＬＬＣ電流共振型コンバータ３０によるスイッチング電源において大出力電力化を行う場合、ＰＦＣコイル３や絶縁トランス１２の大きさが問題となってくる。この問題に対して、スイッチング周波数を速くして、ＰＦＣコイル３や絶縁トランス１２を小さくする手段も考えられるが、スイッチング損失の増加が課題となり対応が困難となることが想定される。
【００１８】
また、スイッチング周波数を速くするのとは別の手段として、複数のＤＣ／ＤＣコンバータを並列に用い、大電力化に対応するマルチフェーズ型ＤＣ／ＤＣコンバータなどがある。
【００１９】
例えば特許文献１記載のマルチフェーズ型ＤＣ／ＤＣコンバータは、複数のＤＣ／ＤＣコンバータを並列接続して、それぞれの出力の位相をずらし出力電流を合成すことで、大電流・低ノイズに対応している。また特許文献１記載の発明では、トランスやコイルを分散することで、実装範囲を広げ、総合的に小型化も図れるマルチフェーズ型ＤＣ／ＤＣコンバータである。特許文献１記載の発明では、特に、負荷が変動して重負荷の状態と軽負荷の状態が存在する装置の変換効率を改善する技術に関して、負荷の大きさや周囲温度に応じて、動作させるＤＣ／ＤＣコンバータの数を最適に選択する回路を設けたものである。
【００２０】
一般的なマルチフェーズＤＣ／ＤＣコンバータは、パルス幅変調方式（以下ＰＷＭと呼ぶ）のコンバータであり、パルス幅を調整することで、負荷の変化に対応するものである。よって個々のＤＣ／ＤＣコンバータに回路インピーダンスなどのばらつきがあったとしても、それぞれの駆動パルス幅で調整され、各ＤＣ／ＤＣコンバータで負荷を均等に分散させられる。
【００２１】
一方、ＬＬＣ電流共振型コンバータ３０のようなパルス周波数変調方式（以下ＰＦＭと呼ぶ）のＤＣ/ＤＣコンバータをマルチフェーズ化する場合、ＰＦＭでは、スイッチング周波数を調整することで、負荷の変化に対応するものである。よって複数のＰＦＭを並列に接続した場合、個々のＰＦＭに回路インピーダンスやリアクタンスのばらつきがあるとすると、出力を均一化するためには、スイッチング周波数を異ならせる必要がある。この場合、位相差を一定に保つことが出来ない為、マルチフェーズ化は困難とされている。
【００２２】
このような課題に対して、特許文献２記載のマルチフェーズＤＣ／Ｃコンバータは、複数のＤＣ／ＤＣコンバータの出力電流の差に基づいて、スイッチング駆動する順番を選択する。特許文献２記載の発明では、この構成により、マルチフェーズ動作時に駆動するＤＣ／ＤＣコンバータの順番を出力電流の差が小さくなるように選択し、出力バラツキによる影響を小さくしてマルチフェーズ動作を実現する。
【発明の概要】
【発明が解決しようとする課題】
【００２３】
しかしながら、特許文献２記載の発明では、各ＤＣ／ＤＣコンバータの周波数は、クロック信号（基準クロック）に同期はしているが、各相の周波数は一定ではない。このため、少なくともＯＮ幅に対してＯＦＦ期間が数倍長くなり、単一相における出力電力量は、時間平均すると単相のＤＣ／ＤＣコンバータの場合より小さくなることが予測される。したがって、マルチフェーズ化する意味が薄くなる。
【００２４】
本発明は、上記事情を鑑みてこれを解決すべくなされたものであり、マルチフェーズ化しても各々のＬＬＣ電流共振型コンバータの出力電力容量を損なわず、能力を最大限に引き出すことが可能なマルチフェーズ型コンバータを提供することを目的としている。
【課題を解決するための手段】
【００２５】
本発明は、上記目的を達成するために、以下の如き構成を採用した。
【００２６】
本発明は、力率調整回路と、前記力率調整回路の出力が供給されるＤＣ／ＤＣコンバータとが直列に接続されて構成される複数のＡＣ／ＤＣコンバータが並列に接続されたマルチフェーズ型コンバータであって、前記力率調整回路は、前記力率調整回路の出力電圧を調整する出力電圧調整回路を有する。
【００２７】
また本発明のマルチフェーズ型コンバータは、前記複数のＡＣ／ＤＣコンバータがそれぞれ有する前記ＤＣ／ＤＣコンバータの出力電流を検出するＤＣ／ＤＣコンバータ出力電流検出回路と、前記ＤＣ／ＤＣコンバータ出力電流検出回路によりそれぞれ検出された前記出力電流の平均値との差に応じた制御信号を前記出力電圧調整回路へフィードバックする平均差電流検出回路と、を有し、前記出力電圧調整回路は、前記平均差電流検出回路からフィードバックされる前記制御信号に基づき前記力率調整回路の出力電圧を調整する。
【００２８】
また本発明のマルチフェーズ型コンバータは、前記複数のＡＣ／ＤＣコンバータがそれぞれ有する前記力率調整回路の出力電流を検出する力率調整回路出力電流検出回路と、前記複数のＡＣ／ＤＣコンバータが有する前記力率調整回路の出力電圧をそれぞれ検出する力率調整回路出力電圧検出回路と、前記出力電流と前記出力電圧とを乗算して前記複数のＡＣ／ＤＣコンバータのそれぞれの出力電力を算出する乗算回路と、前記複数のＡＣ／ＤＣコンバータの前記出力電力の平均値との差に応じた制御信号を前記出力電圧調整回路へフィードバックする平均差電力検出回路と、を有し、前記出力電圧調整回路は、前記平均差電力検出回路からフィードバックされる前記制御信号に基づき前記力率調整回路の出力電圧を調整する。
【００２９】
また本発明のマルチフェーズ型コンバータは、前記複数のＡＣ／ＤＣコンバータがそれぞれ有する前記力率調整回路は、スイッチング素子を有し、前記スイッチング素子は、前記複数のＡＣ／ＤＣコンバータがそれぞれ有する前記力率調整回路のうち、一の前記力率調整回路の有する当該力率調整回路を制御するコントローラから出力される制御信号により、同一のスイッチング周波数でオン／オフされる。
【発明の効果】
【００３０】
本発明によれば、マルチフェーズ化しても各々のＬＬＣ電流共振型コンバータの出力電力容量を損なわず、能力を最大限に引き出すことができる。
【図面の簡単な説明】
【００３１】
【図１】従来のＰＦＣ+ＬＬＣ電流共振型コンバータによるＡＣ/ＤＣコンバータの構成を示す図である。
【図２】ＰＦＣコントローラの動作を説明する図である。
【図３】絶縁トランスの出力電圧の設定について説明する図である。
【図４】第一の実施形態のマルチフェーズ型ＡＣ（Alternating Current）／ＤＣ（Direct Current）コンバータの構成を示す図である。
【図５】第二の実施形態のマルチフェーズ型ＡＣ／ＤＣコンバータの構成を示す図である。
【図６】第三の実施形態のマルチフェーズ型ＡＣ／ＤＣコンバータの構成を示す図である。
【図７】第四の実施形態のマルチフェーズ型ＡＣ／ＤＣコンバータの構成を示す図である。
【発明を実施するための形態】
【００３２】
（第一の実施形態）
以下に図面を参照して本発明の第一の実施形態について説明する。図４は、第一の実施形態のマルチフェーズ型ＡＣ（Alternating Current）／ＤＣ（Direct Current）コンバータの構成を示す図である。
【００３３】
本実施形態のマルチフェーズ型ＡＣ／ＤＣコンバータ１００は、３つ（Ａ相、Ｂ相、Ｃ相）のＡＣ／ＤＣコンバータ２００をマルチフェーズ化したものである。ＡＣ／ＤＣコンバータ２００は、ＰＦＣ回路（力率調整回路）１２０とＤＣ／ＤＣコンバータ１３０の組み合わせによるものである。
【００３４】
尚本実施形態において、Ａ相、Ｂ相、Ｃ相のＡＣ／ＤＣコンバータ２００は全て同じ部品で構成されているため、各部品には同様の符号を付与した。
【００３５】
以下に本実施形態のＡＣ／ＤＣコンバータ２００について説明する。本実施形態のＡＣ／ＤＣコンバータ２００は、ＰＦＣ回路１２０とＤＣ／ＤＣコンバータ１３０とを有する。
【００３６】
本実施形態のＡＣ／ＤＣコンバータ２００では、ＡＣ電源から入力される電圧がブリッジダイオード１１０にて全波整流されてＰＦＣ回路１２０へ入力される。この電圧は、ＰＦＣ回路１２０にて一定のＤＣ電圧に昇圧され、ＤＣ／ＤＣコンバータ１３０へ供給される。
【００３７】
本実施形態のＤＣ／ＤＣコンバータ１３０は、ＬＬＣ電流共振型のコンバータである。ＤＣ／ＤＣコンバータ１３０は、直列に接続されたＰＦＣ回路１２０から出力されるＤＣ電圧を所定のＤＣ電圧に変換して出力する。このときＤＣ／ＤＣコンバータ１３０の出力電圧は、エラーアンプ１４０によって監視されており、所定の電圧値との誤差に応じた信号がタイミングコントローラ１５０に伝達される。タイミングコントローラ１５０では、ＤＣ／ＤＣコンバータ１３０の動作周波数を、出力電圧と所定の電圧値との誤差が小さくなる方向に変化させる。このときＡ相、Ｂ相、Ｃ相のＤＣ／ＤＣコンバータ１３０の動作周波数は同一であり、位相差は一定に保たれている。
【００３８】
以下に本実施形態のＰＦＣ回路１２０について説明する。本実施形態のＰＦＣ回路１２０は、ＰＦＣコントローラ１２１、ＰＦＣコイル１２２、ｎチャンネルＭＯＳＦＥＴ１２３、ダイオード１２４、出力電圧調整回路１２５、出力平滑用コンデンサ１２６を有する。
【００３９】
本実施形態のＰＦＣ回路１２０は、ＰＦＣコントローラＩＣ１２１により制御されている。ＰＦＣコントローラＩＣ１２１は、ブリッジダイオード１１０にて全波整流されたＡＣ電圧の電圧波形に対して、ｎチャンネルＭＯＳＦＥＴ１２３をＯＮさせてＰＦＣコイル１２２にエネルギーをチャージする。またＰＦＣコントローラＩＣ１２１は、ｎチャンネルＭＯＳＦＥＴ１２３がＯＦＦのときにＰＦＣコイル１２２に蓄えたエネルギーを、ダイオード１２４を経由して、出力平滑用コンデンサ１２６に貯める動作を行う。
【００４０】
本実施形態の出力電圧調整回路１２５は、ＰＦＣ回路１２０の出力電圧を調整するものである。本実施形態の出力電圧調整回路１２５は、ダイオード１２４のカソードと、接地との間に抵抗Ｒ１、Ｒ２、Ｒ３が直列に接続され構成されている。本実施形態の出力電圧調整回路１２５では、例えばボリュウム等で接地とダイオード１２４のカソードとの間の抵抗分圧比を変更することで、ＰＦＣ回路１２０の出力電圧を調整することができる。
【００４１】
したがって本実施形態では、例えば本実施形態のマルチフェーズ型ＡＣ／ＤＣコンバータ１００を有するスイッチング電源の出荷時等において、必要な電流負荷状態を作り出力電圧調整回路１２５により出力電圧の調整を行うことで、Ａ相、Ｂ相、Ｃ相のＤＣ／ＤＣコンバータ１３０の出力バラツキを補整することができる。
【００４２】
よって本実施形態のマルチフェーズ型ＡＣ／ＤＣコンバータ１００では、各相のＰＦＣ回路１２０の出力電圧を調整することで、各相のＤＣ／ＤＣコンバータ１３０の出力電力を概等しく出来る。
【００４３】
（第二の実施形態）
以下に図面を参照して本発明の第二の実施形態について説明する。本発明の第二の実施形態において、第一の実施形態と同様の機能構成を有するものには第一の実施形態の説明で用いた符号と同様の符号を付与し、その説明を省略する。
【００４４】
図５は、第二の実施形態のマルチフェーズ型ＡＣ／ＤＣコンバータの構成を示す図である。
【００４５】
本実施形態のマルチフェーズ型ＡＣ／ＤＣコンバータ１００Ａは、３つ（Ａ相、Ｂ相、Ｃ相）のＡＣ／ＤＣコンバータ２００Ａをマルチフェーズ化したものである。ＡＣ／ＤＣコンバータ２００Ａは、ＰＦＣ回路１２０ＡとＤＣ／ＤＣコンバータ１３０Ａの組み合わせによるものである。また本実施形態のマルチフェーズ型ＡＣ／ＤＣコンバータ１００Ａは、Ａ相、Ｂ相、Ｃ相のそれぞれにおいて、固定抵抗Ｒ１３、差動アンプ１６０、平滑回路１６１を有する。Ａ相、Ｂ相、Ｃ相のそれぞれの平滑回路１６１の出力は、平均差電流検出回路１７０へ供給される。平均差電流検出回路１７０の出力は、後述する出力電圧調整回路１２５Ａに供給される。
【００４６】
本実施形態のＰＦＣ回路１２０Ａは、ＰＦＣコントローラ１２１、ＰＦＣコイル１２２、ｎチャンネルＭＯＳＦＥＴ１２３、ダイオード１２４、出力電圧調整回路１２５Ａ、出力平滑用コンデンサ１２６を有する。
【００４７】
出力電圧調整回路１２５Ａは、抵抗Ｒ１０、Ｒ１１、Ｒ１２を有する。抵抗Ｒ１０と抵抗Ｒ１１とは、ダイオード１２４のカソードと接地との間に直列に接続されている。抵抗Ｒ１０と抵抗Ｒ１１との接続点には、抵抗Ｒ１２の一端が接続されている。抵抗Ｒ１２の他端は、後述する平均差電流検出回路１７０の出力と接続される。
【００４８】
本実施形態のＤＣ／ＤＣコンバータ１３０Ａは、ＤＣ／ＤＣコンバータ１３０と固定抵抗Ｒ１３とを有する。固定抵抗Ｒ１３の一端はＤＣ／ＤＣコンバータ１３０の出力及び差動アンプ１６０の一方の入力と接続されており、固定抵抗Ｒ１３の他端は差動アンプ１６０の他方の入力さ接続されている。固定抵抗Ｒ１３と差動アンプ１６０とは、ＤＣ／ＤＣコンバータ１３０からの出力電流を検出するためのものである。差動アンプ１６０の出力は、平滑回路１６１へ供給される。平滑回路１６１は、得られた電流値を平滑化する。
【００４９】
平均差電流検出回路１７０は、Ａ相、Ｂ相、Ｃ相の平滑回路１６１から出力された出力電流の平均値を求め、平均値との差を持って制御信号を出力する。平均差電流検出回路１７０から出力される制御信号は、出力電圧調整回路１２５Ａの抵抗Ｒ１２の一端に対してバイアス信号としてフィードバックされる。
【００５０】
本実施形態の平均差電流検出回路１７０は、Ａ相、Ｂ相、Ｃ相の出力電流が全て等しいときは、ＰＦＣコントローラＩＣ１２１内部のエラーアンプ（図示せず）の基準電圧と等しい電圧を制御信号として出力する。ＰＦＣ回路１２０Ａからの出力電圧は、出力電圧調整回路１２５Ａの抵抗分圧比によって定められた電圧である。
【００５１】
ＰＦＣ回路１２０Ａの出力電圧は、ダイオード１２４のカソードの電圧を抵抗Ｒ１０、Ｒ１１とで分圧した電圧がＰＦＣコントローラＩＣ１２１内部のエラーアンプの基準電圧と一致するように制御することで、一定となる。
【００５２】
本実施形態の出力電圧調整回路１２５Ａは、ダイオード１２４のカソードの電圧を抵抗Ｒ１０、Ｒ１１とで分圧した電圧に、平均差電流検出回路１７０から出力した制御信号を抵抗Ｒ１２を介してバイアスとして加える。本実施形態では、この出力電圧調整回路１２５Ａからの出力電圧と、ＰＦＣコントローラ１２１内部のエラーアンプの基準電圧とが一致するように制御することで、ＰＦＣ回路１２０Ａの出力電圧が平均差電流検出回路１７０の出力に応じた電圧となる。
そしてＡ相、Ｂ相、Ｃ相の出力電流が同じとなる方向に近似して、Ａ相、Ｂ相、Ｃ相のＤＣ／ＤＣコンバータ１３０の出力バラツキを補整する。
【００５３】
本実施形態によれば、各相のＤＣ／ＤＣコンバータ１３０Ａの出力電流によって、各相のＰＦＣ回路１２０Ａの出力電圧を制御しているので、回路調整なしで、各相のＤＣ／ＤＣコンバータ１３０Ａの出力電力を概等しく出来る。
【００５４】
（第三の実施形態）
以下に図面を参照して本発明の第三の実施形態について説明する。本発明の第三の実施形態において、第一の実施形態と同様の機能構成を有するものには第一の実施形態の説明で用いた符号と同様の符号を付与し、その説明を省略する。
【００５５】
図６は、第三の実施形態のマルチフェーズ型ＡＣ／ＤＣコンバータの構成を示す図である。
【００５６】
本実施形態のマルチフェーズ型ＡＣ／ＤＣコンバータ１００Ｂは、３つ（Ａ相、Ｂ相、Ｃ相）のＡＣ／ＤＣコンバータ２００Ｂをマルチフェーズ化したものである。ＡＣ／ＤＣコンバータ２００Ｂは、ＰＦＣ回路１２０ＢとＤＣ／ＤＣコンバータ１３０の組み合わせによるものである。
【００５７】
本実施形態のＡＣ／ＤＣコンバータ２００ＢのＰＦＣ回路１２０Ｂは、Ａ相、Ｂ相、Ｃ相のそれぞれにおいて、ＰＦＣコントローラ１２１、ＰＦＣコイル１２２、ｎチャンネルＭＯＳＦＥＴ１２３、ダイオード１２４、出力電圧調整回路１２５Ｂ、差動アンプ１２８、平滑回路１２９、乗算回路１３１、固定抵抗Ｒ２１、Ｒ２２、Ｒ２３を有する。
【００５８】
固定抵抗Ｒ２３と差動アンプ１５８とは、ＰＦＣ回路１２０Ｂの出力電流を検出する。平滑回路１２９は、差動アンプ１２８の出力を平滑化する。
【００５９】
出力電圧調整回路１２５Ｂは、ＰＦＣ回路１２０Ｂの出力電圧を検出する。本実施形態の出力電圧調整回路１２５Ｂは、固定抵抗Ｒ２３の一端と接地との間に固定抵抗Ｒ２４、Ｒ２５が直列に接続されており、固定抵抗Ｒ２４、Ｒ２５との接続点がアンプ１２７の入力と接続されている。アンプ１２７の出力は、乗算回路１３１へ供給される。またアンプ１２７の出力は、固定抵抗Ｒ２２を介してＰＦＣコントローラ１２１へ供給される。
【００６０】
乗算回路１３１は、平滑回路１２９の出力電流と出力電圧調整回路１２５Ｂの出力電圧とを乗算し、ＰＦＣ回路１２０Ｂの出力電力を算出する。固定抵抗Ｒ２１、Ｒ２２は、乗算回路１３１からの出力電圧と出力電圧調整回路１２５Ｂからの出力電圧とを合成する。
【００６１】
また本実施形態のマルチフェーズ型ＡＣ／ＤＣコンバータ１００Ｂは、平均差電力検出回路１８０を有する。平均差電力検出回路１８０は、Ａ相、Ｂ相、Ｃ相の乗算回路１３１の出力が供給される。本実施形態の平均差電力検出回路１８０は、乗算回路１３１から出力されたＰＦＣ回路１２０Ｂの出力電力の平均値を求め、平均値との差を持って制御信号を出力する。
【００６２】
平均差電力検出回路１８０において、Ａ相、Ｂ相、Ｃ相のＰＦＣ回路１２０Ｂの出力電力が全て等しい場合、平均差電力検出回路１８０からの出力電圧は、ＰＦＣコントローラ１２１内部のエラーアンプ（図示せず）の基準電圧と等しくなる。ＰＦＣ回路１２０Ｂからの出力電圧は、出力電圧調整回路１２５Ｂの抵抗分圧比によって定められた電圧である。
【００６３】
本実施形態において、Ａ相、Ｂ相、Ｃ相のＰＦＣ回路１２０Ｂの出力電力が異なる場合は、その差に応じて、ＰＦＣコントローラ１２１内部のエラーアンプの基準電圧値から電圧をずらすことでＰＦＣ回路１２０Ｂの出力電圧を変化させる。そしてＡ相、Ｂ相、Ｃ相のＰＦＣ回路１２０Ｂの出力電力が同じとなる方向に近似して、Ａ相、Ｂ相、Ｃ相のＤＣ/ＤＣコンバータ１３０の出力バラツキを補整する。
【００６４】
このように本実施形態では、各相のＰＦＣ回路１２０Ｂの出力電力によって、各相のＰＦＣ回路１２０Ｂの出力電圧を制御しているので、ＤＣ／ＤＣコンバータ１３０の回路構成に影響を与えず、各相のＰＦＣ回路１２０Ｂの出力電力を概等しく出来る。
【００６５】
（第四の実施形態）
以下に図面を参照して本発明の第四の実施形態について説明する。本発明の第四の実施形態において、第一の実施形態と同様の機能構成を有するものには第一の実施形態の説明で用いた符号と同様の符号を付与し、その説明を省略する。
【００６６】
図７は、第四の実施形態のマルチフェーズ型ＡＣ／ＤＣコンバータの構成を示す図である。
【００６７】
本実施形態のマルチフェーズ型ＡＣ／ＤＣコンバータ１００Ｃは、Ａ相にＡＣ／ＤＣコンバータ２００Ｃ、Ｂ相、Ｃ相にＡＣ／ＤＣコンバータ２００Ｄを有する。
【００６８】
本実施形態では、ＡＣ／ＤＣコンバータ２００ＤはＰＦＣコントローラ１２１を備えておらず、ＡＣ／ＤＣコンバータ２００Ｃの有するＰＦＣコントローラ１２１によりＡＣ／ＤＣコンバータ２００Ｄの有するｎチャンネルＭＯＳＦＥＴ１２３が制御される。
【００６９】
本実施形態のＡＣ／ＤＣコンバータ２００Ｃは、ＰＦＣ回路１２０ＣとＤＣ／ＤＣコンバータ１３０を有する。ＰＦＣ回路１２０Ｃは、ＰＦＣコントローラ１２１、ＰＦＣコイル１２２、ｎチャンネルＭＯＳＦＥＴ１２３、ダイオード１２４、出力電圧調整回路１２５、出力平滑用コンデンサ１２６を有する。
【００７０】
本実施形態のＡＣ／ＤＣコンバータ２００Ｄは、ＰＦＣ回路１２０ＤとＤＣ／ＤＣコンバータ１３０を有する。ＰＦＣ回路１２０Ｄは、ＰＦＣコイル１２２、ｎチャンネルＭＯＳＦＥＴ１２３、ダイオード１２４、出力平滑用コンデンサ１２６を有する。
【００７１】
本実施形態では、ＰＦＣ回路１２０ＣのＰＦＣコントローラ１２１から出力される制御信号が、ＰＦＣ回路１２０ＣのｎチャンネルＭＯＳＦＥＴ１２３とＰＦＣ回路１２０ＤのｎチャンネルＭＯＳＦＥＴ１２３とに供給される。よって本実施形態では、各相においてｎチャンネルＭＯＳＦＥＴ１２３は、同一の制御信号によりオン／オフされることとなり、スイッチング周波数が同一となる。
【００７２】
本実施形態では、Ａ相のＰＦＣ回路１２０Ｃは、出力電圧調整回路１２５からの信号により、一定のＤＣ電圧が維持されている。そして本実施形態のＢ相とＣ相のＰＦＣ回路１２０Ｄは、Ａ相のＰＦＣ回路１２０Ｃのスイッチングタイミングで制御されるものであるから、Ｂ相、Ｃ相の出力電圧は不定である。しかしながら、Ａ相とＢ相とＣ相のＰＦＣ回路１２０Ｃ、１２０Ｄの出力電力は、スイッチングタイミングが同じであることから概等しい。よって、各々のＤＣ／ＤＣコンバータ１３０の出力バラツキがある場合、Ｂ相とＣ相のＰＦＣ回路１２０Ｄの出力電圧が変化して、Ａ相、Ｂ相、Ｃ相のＤＣ／ＤＣコンバータ１３０の出力バラツキを補整する。
【００７３】
以上に説明したように、本実施形態では、各相のＰＦＣ回路のスイッチング周波数を同一にすることで、各相のＤＣ／ＤＣコンバータ１３０の出力電力を概等しく出来るので、単純な回路構成で実現できる。
【００７４】
以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。
【符号の説明】
【００７５】
１００、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ  マルチフェーズ型ＡＣ／ＤＣコンバータ
１２０、１２０Ａ、１２０Ｂ、１２０Ｃ、１２０Ｄ  ＰＦＣ回路
１２１  ＰＦＣコントローラ
１２２  ＰＦＣコイル
１２３  ｎチャンネルＭＯＳＦＥＴ
１２４  ダイオード
１２５、１２５Ａ、１２５Ｂ  出力電圧調整回路
１２６  出力平滑用コンデンサ
１３０、１３０Ａ  ＤＣ／ＤＣコンバータ
１４０  エラーアンプ
１５０  タイミングコントローラ
１７０  平均差電流検出回路
１８０  平均差電力検出回路  
２００、２００Ａ、２００Ｂ、２００Ｃ、２００Ｄ  ＡＣ／ＤＣコンバータ
【先行技術文献】
【特許文献】
【００７６】
【特許文献１】特開２００７−１１６８３４号公報
【特許文献２】特許第４２２９１７７号公報
【図１】
0005659575.tif 000002
【図２】
0005659575.tif 000003
【図３】
0005659575.tif 000004
【図４】
0005659575.tif 000005
【図５】
0005659575.tif 000006
【図６】
0005659575.tif 000007
【図７】
0005659575.tif 000008