(57)【特許請求の範囲】
【請求項１】
直流電源と、一対の入力端子を有して且つ該一対の入力端子を介して前記直流電源と接続される電力変換回路と、前記一対の入力端子間に接続されるコンデンサと、前記一対の入力端子間に接続される放電経路とを備えるシステムに適用され、
前記放電経路の中間点における電位の変化を遅延させて出力する遅延回路と、
前記遅延回路の出力信号の変化が開始されてから該出力信号が所定の閾値に到達するまでの時間に基づき、前記放電経路の異常の有無を判断する異常判断手段とを備えることを特徴とするコンデンサの放電回路。
【請求項２】
前記放電経路は、複数の抵抗体の直列接続体からなり、
前記遅延回路は、遅延用コンデンサを更に備え、前記複数の抵抗体の一部に前記遅延用コンデンサが並列接続されてなることを特徴とする請求項１記載のコンデンサの放電回路。
【請求項３】
前記遅延回路は、前記コンデンサ及び前記遅延用コンデンサを接続する電気経路を開閉する電子制御式の第１の開閉手段と、前記遅延用コンデンサの充電電圧よりも低い電圧を有する部材及び前記遅延用コンデンサを接続する電気経路を開閉する電子制御式の第２の開閉手段とを更に備えることを特徴とする請求項２記載のコンデンサの放電回路。
【請求項４】
前記遅延回路は、前記遅延用コンデンサの充電電圧よりも低い電圧を有する部材及び前記遅延用コンデンサを接続する電気経路に抵抗体を更に備えることを特徴とする請求項３記載のコンデンサの放電回路。
【請求項５】
前記第１の開閉手段が閉状態とされて且つ前記第２の開閉手段が開状態とされる場合において、前記遅延回路の出力信号の変化が開始されてから該出力信号が第1の閾値に到達するまでの時間と、前記第１の開閉手段が開状態とされて且つ前記第２の開閉手段が閉状態とされる場合において、前記遅延回路の出力信号の変化が開始されてから該出力信号が第２の閾値に到達するまでの時間との比に基づき、前記放電経路としての前記抵抗体の異常の有無を判断する異常判断手段を更に備えることを特徴とする請求項４記載のコンデンサの放電回路。
【請求項６】
直流電源と、一対の入力端子を有して且つ該一対の入力端子を介して前記直流電源と接続される電力変換回路と、前記一対の入力端子間に接続されるコンデンサと、前記一対の入力端子間に接続される放電経路とを備えるシステムに適用され、
前記放電経路の中間点における電位の変化を遅延させて出力する遅延回路を備え、
前記放電経路は、抵抗体からなり、
前記遅延回路は、リアクトルを更に備え、前記抵抗体に該リアクトルが直列接続されてなることを特徴とするコンデンサの放電回路。
【請求項７】
前記遅延回路の出力信号の変化が開始されてから該出力信号が所定の閾値に到達するまでの時間に基づき、前記放電経路の異常の有無を判断する異常判断手段を更に備えることを特徴とする請求項６記載のコンデンサの放電回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源と、一対の入力端子を有して且つ該一対の入力端子を介して前記直流電源と接続される電力変換回路と、前記一対の入力端子間に接続されるコンデンサと、前記一対の入力端子間に接続される放電経路とを備えるシステムに適用されるコンデンサの放電回路に関する。
【背景技術】
【０００２】
従来、下記特許文献１，２に見られるように、スイッチ（リレー）を介してバッテリがインバータ、コンデンサ、及び放電抵抗体を有する放電経路に並列接続されるシステムが知られている。詳しくは、上記システムに備えられるコンデンサは、インバータの一対の入力端子間の電圧変動を抑制する機能を有している。また、放電抵抗体は、スイッチがオフされてバッテリ及びインバータ間が遮断される状況下においてコンデンサの放電を行う機能を有している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−２５７７７８号公報
【特許文献２】特許第４６７９６７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、放電抵抗体に断線（オープン故障）が生じる等、上記放電経路に異常が生じると、コンデンサの放電を行うことができなくなるおそれがある。こうした事態を回避すべく、放電経路の異常の有無を判断する技術を上記システムに取り入れることが考えられる。ここで、本発明者らは、放電経路の異常の有無に応じて放電経路の中間点における電位が変化することに着目し、上記中間点における電位に基づき、放電経路の異常の有無を判断する技術を上記システムに取り入れることとした。
【０００５】
しかしながら、放電経路の異常の有無に応じた放電経路の中間点における電位の変化が小さいと、放電経路の異常の有無の判断精度が低下するおそれがある。
【０００６】
本発明は、上記課題を解決するためになされたものであり、その目的は、放電経路の異常の有無の判断精度の低下を抑制することのできるコンデンサの放電回路を提供することにある。
【課題を解決するための手段】
【０００７】
以下、上記課題を解決するための手段、及びその作用効果について記載する。
【０００８】
第１の発明は、直流電源と、一対の入力端子を有して且つ該一対の入力端子を介して前記直流電源と接続される電力変換回路と、前記一対の入力端子間に接続されるコンデンサと、前記一対の入力端子間に接続される放電経路とを備えるシステムに適用され、前記放電経路の中間点における電位の変化を遅延させて出力する遅延回路を備えることを特徴とする。
【０００９】
上記発明では、放電経路の中間点における電位の変化が遅延されて遅延回路から信号が出力されることとなる。こうした遅延回路の出力信号によれば、放電経路の異常の有無に応じた上記中間点における電位の推移について時間スケールを拡大して把握することができる。すなわち、遅延回路を備える上記発明によれば、放電経路の異常の有無の判断精度の低下を抑制することができる。
【００１０】
第２の発明は、第１の発明において、前記遅延回路の出力信号の変化が開始されてから該出力信号が所定の閾値に到達するまでの時間に基づき、前記放電経路の異常の有無を判断する異常判断手段を更に備えることを特徴とする。
【００１１】
上記発明では、遅延回路の出力信号の変化が開始されてから上記出力信号が所定の閾値に到達するまでの時間を放電経路の異常判断に用いることで、放電経路の異常の有無を簡易且つ的確に判断することができる。
【００１２】
第３の発明は、第１又は２の発明において、前記放電経路は、複数の抵抗体の直列接続体からなり、前記遅延回路は、遅延用コンデンサを更に備え、前記複数の抵抗体の一部に前記遅延用コンデンサが並列接続されてなることを特徴とする。
【００１３】
上記発明では、上記態様にて遅延回路を構成することで、例えば、遅延用コンデンサ及び抵抗体の接続点の電圧を遅延回路の出力信号として用いることができる。
【００１４】
第４の発明は、第１又は２の発明において、前記放電経路は、抵抗体からなり、前記遅延回路は、リアクトルを更に備え、前記抵抗体に該リアクトルが直列接続されてなることを特徴とする。
【００１５】
上記発明では、上記態様にて遅延回路を構成することで、例えば、抵抗体及びリアクトルの接続点の電圧を遅延回路の出力信号として用いることができる。
【００１６】
第５の発明は、第３の発明において、前記遅延回路は、前記コンデンサ及び前記遅延用コンデンサを接続する電気経路を開閉する電子制御式の第1の開閉手段と、前記遅延用コンデンサの充電電圧よりも低い電圧を有する部材及び前記遅延用コンデンサを接続する電気経路を開閉する電子制御式の第２の開閉手段とを更に備えることを特徴とする。
【００１７】
上記発明では、第1，第２の開閉手段を備えている。これら開閉手段の開閉操作によれば、遅延用コンデンサの充放電を行うことができるため、放電経路としての抵抗体の異常判断に用いる出力信号を遅延回路から出力可能な時期を拡大することができる。すなわち、遅延回路の出力信号を用いた抵抗体の異常判断可能な時期を拡大させることができる。
【００１８】
第６の発明は、第５の発明において、前記遅延回路は、前記遅延用コンデンサの充電電圧よりも低い電圧を有する部材及び前記遅延用コンデンサを接続する電気経路に抵抗体を更に備えることを特徴とする。
【００１９】
上記発明では、抵抗体を更に備えることで、例えば、遅延用コンデンサの放電期間において、放電経路としての抵抗体の異常判断用の信号として遅延回路の出力信号を用いることができる。
【００２０】
第７の発明は、第６の発明において、前記第１の開閉手段が閉状態とされて且つ前記第２の開閉手段が開状態とされる場合において、前記遅延回路の出力信号の変化が開始されてから該出力信号が第1の閾値に到達するまでの時間と、前記第１の開閉手段が開状態とされて且つ前記第２の開閉手段が閉状態とされる場合において、前記遅延回路の出力信号の変化が開始されてから該出力信号が第２の閾値に到達するまでの時間との比に基づき、前記放電経路としての前記抵抗体の異常の有無を判断する異常判断手段を更に備えることを特徴とする。
【００２１】
遅延用コンデンサの容量は、コンデンサの個体差によってばらついたり、コンデンサの温度によって変化したりする等、種々の要因に影響を及ぼされる。遅延用コンデンサの容量が相違すると、遅延回路の出力信号の変化が開始されてから出力信号が所定の閾値に到達するまでの時間が相違し得る。この場合、例えば上記時間を用いて放電経路としての抵抗体の異常の有無を判断するならば、抵抗体の異常の有無の判断精度が低下するおそれがある。この点、上記発明では、上記比を用いることで、遅延用コンデンサの容量の相違が抵抗体の異常判断に及ぼす影響を極力排除することができる。これにより、抵抗体の異常の有無の判断精度の低下を好適に抑制することができる。
【図面の簡単な説明】
【００２２】
【図１】第1の実施形態にかかるシステム構成図。
【図２】同実施形態にかかる放電抵抗体の構成を示す図。
【図３】同実施形態にかかる放電抵抗体の異常判断手法を示す図。
【図４】第２の実施形態にかかる遅延回路を示す図。
【図５】同実施形態にかかる放電抵抗体の異常判断手法を示す図。
【図６】第３の実施形態にかかる遅延回路を示す図。
【図７】同実施形態にかかる放電抵抗体の異常判断手法を示す図。
【図８】第４の実施形態にかかる遅延回路を示す図。
【図９】同実施形態にかかる放電抵抗体の異常判断手法を示す図。
【図１０】第５の実施形態にかかる遅延回路を示す図。
【図１１】同実施形態にかかる放電抵抗体の異常判断手法を示す図。
【発明を実施するための形態】
【００２３】
（第１の実施形態）
以下、本発明にかかるコンデンサの放電回路を、ハイブリッド車両の主機回転機に接続される電力変換システムに適用した第１の実施形態について、図面を参照しつつ説明する。
【００２４】
図１に、本実施形態にかかるシステム構成を示す。
【００２５】
図示されるように、モータジェネレータ１０は、車載主機であり、図示しない駆動輪に機械的に連結されている。モータジェネレータ１０は、インバータ１２及び昇圧回路１４を介して高圧バッテリ１６に接続されている。
【００２６】
詳しくは、高圧バッテリ１６は、例えば百Ｖ以上となる端子電圧を有する蓄電池である。また、昇圧回路１４は、図示しない一対のスイッチング素子の直列接続体、及びこれに並列接続されるコンデンサ１５（平滑コンデンサ）等を備えて構成され、これらスイッチング素子の操作によって高圧バッテリ１６の電圧を所定の電圧（例えば「６５０Ｖ」）を上限として昇圧する機能を有する。ここで、コンデンサ１５は、インバータ１２に対する出力電圧の変動を抑制するためのものである。なお、図中、説明の便宜上、コンデンサ１５を昇圧回路１４の外に示している。
【００２７】
高圧バッテリ１６及び昇圧回路１４間には、これらの間を導通又は遮断するリレー１８及びプリチャージ用リレー２０が設けられている。詳しくは、高圧バッテリ１６の正極及び負極のそれぞれと、昇圧回路１４の一対の入力端子のそれぞれとを接続する一対の電気経路のうち高電位側にはリレー１８が設けられている。そして、リレー１８には、プリチャージ用リレー２０及びプリチャージ用抵抗体２２の直列接続体が並列接続されている。こうした構成によれば、高圧バッテリ１６の正極及び昇圧回路１４の高電位側の入力端子間を接続する電気経路のうち、リレー１８を備える電気経路の抵抗値よりもプリチャージ用リレー２０及びプリチャージ用抵抗体２２を備える電気経路の抵抗値の方が大きくなる。なお、実際には、高圧バッテリ１６の負極及び昇圧回路１４の低電位側入力端子間を接続する電気経路にもリレーが設けられている。
【００２８】
昇圧回路１４の一対の出力端子には、インバータ１２の一対の入力端子（Ｕ，Ｖ，Ｗ相を接続する点）が接続されている。インバータ１２は、スイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体と、スイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体と、スイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体とを備えて構成されており、これら各直列接続体の接続点がモータジェネレータ１０のＵ，Ｖ，Ｗ相にそれぞれ接続されている。なお、本実施形態では、これらスイッチング素子Ｓ＊＃（＊＝ｕ，ｖ，ｗ、＃＝ｐ，ｎ）として、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を用いている。また、これらスイッチング素子Ｓ＊＃にはそれぞれ、ダイオードＤ＊＃が逆並列に接続されている。
【００２９】
インバータ１２の一対の入力端子間には、一対の放電抵抗体２６ａ，２６ｂが接続されている。放電抵抗体２６ａ，２６ｂは、後述する放電制御処理を行うことができなくなる非常時においてコンデンサ１５の放電を行う等の機能を有するものである。詳しくは、放電抵抗体２６ａ及び放電抵抗体２６ｂは直列接続され、これら抵抗体２６ａ，２６ｂの直列接続体の一端は、インバータ１２の一対の入力端子のうち高電位側に接続され、他端は低電位側に接続されている。
【００３０】
なお、本実施形態では、実際には図２に示すように、放電抵抗体２６ａは、一対の放電抵抗体２６ａｌ，２６ａｒの並列接続体からなり、放電抵抗体２６ｂは、一対の放電抵抗体２６ｂｌ，２６ｂｒの並列接続体からなるものである。すなわち、放電抵抗体２６ａ，２６ｂの直列接続体は、一対の放電抵抗体の並列接続体が直列接続されてなるものである。この構成は、放電抵抗体にて発生する熱の分散等を目的とするものである。
【００３１】
先の図１の説明に戻り、ハイブリッド制御装置（ＨＶＥＣＵ２８）は、モータジェネレータ制御装置（ＭＧＥＣＵ３０）よりも上位（アクセルペダル等のユーザインターフェースから入力されるユーザの要求からみて上流側）の制御装置である。
【００３２】
ＨＶＥＣＵ２８は、モータジェネレータ１０を駆動させる際等にリレー１８及びプリチャージ用リレー２０を開閉操作するリレー制御処理等を行う。
【００３３】
上記リレー制御処理は、高圧バッテリ１６及びインバータ１２間が導通状態とされることに伴い大電流が流れ、リレー１８が溶着すること等を回避するためのプリチャージを含む処理である。
【００３４】
すなわち、高圧バッテリ１６と昇圧回路１４とを接続する際には、まず、リレー１８を開状態として且つプリチャージ用リレー２０を閉状態とする。これにより、高圧バッテリ１６の正極及び昇圧回路１４の入力端子間を接続する電気経路の抵抗値を大きくすることができ、高圧バッテリ１６からコンデンサ１５等に流れる電流を抑制することができる。なお、コンデンサ１５が所定以上充電された後、リレー１８を閉状態とし、プリチャージ用リレー２０を開状態とする。これにより、高圧バッテリ１６と昇圧回路１４とを低抵抗で接続する。
【００３５】
なお、本実施形態において、上記リレー制御処理は、ＨＶＥＣＵ２８によって実行されたがこれに限らず、他のＥＣＵによって実行されてもよい。
【００３６】
一方、ＭＧＥＣＵ３０は、インバータ１２のスイッチング素子Ｓ＊＃を操作することでモータジェネレータ１０の制御量（例えばトルク）を所望に制御するための制御装置である。ＭＧＥＣＵ３０は、マイクロコンピュータ（マイコン３０ａ）と、スイッチング素子Ｓ＊＃のゲート電圧を調節するためのゲート駆動回路３０ｂとを備えている。
【００３７】
ＭＧＥＣＵ３０（マイコン３０ａ）は、スイッチング素子Ｓ＊＃の開閉操作によるモータジェネレータ１０の制御処理や、昇圧回路１４の操作による高圧バッテリ１６の電圧の昇圧処理等を行う。
【００３８】
特に、マイコン３０ａは、放電制御処理を行う。この処理は、リレー１８及びプリチャージ用リレー２０が開状態とされて高圧バッテリ１６及び昇圧回路１４間が遮断される状況下、コンデンサ１５の放電を行うものであり、その後の車両メンテナンス等に備えて安全を確保することを目的とするものである。本実施形態では、放電制御処理を、モータジェネレータ１０に無効電流を流すように（モータジェネレータ１０の生成トルクを０とするように）インバータ１２を操作する処理とする。こうした放電制御処理によれば、迅速にコンデンサ１５の放電を行うことができる。
【００３９】
なお、ＭＧＥＣＵ３０等は、高圧バッテリ１６よりも端子電圧が十分に低い図示しない低圧バッテリを備える車載低圧システムに配置され、リレー１８やスイッチング素子Ｓ＊＃等は、高圧バッテリ１６を備える車載高圧システムに配置される。このため、ＭＧＥＣＵ３０等は、高圧システム及び低圧システム間を絶縁しつつ、これらシステム間の信号を伝達するフォトカプラ等の絶縁伝達手段を介してスイッチング素子Ｓ＊＃等を操作する。
【００４０】
ところで、車両の衝突等によって電力変換システムが損傷することがある。具体的には、例えば、マイコン３０ａの電力供給源が断たれたり、スイッチング素子Ｓ＊＃の実装される回路基板が損傷したりする。電力変換システムが損傷すると、インバータ１２を適切に通電操作できなくなることによって放電制御処理を行うことができなくなる懸念がある。こうした非常時に備えて上記放電抵抗体２６ａ，２６ｂが備えられるものの、これら抵抗体２６ａ，２６ｂに異常が生じる場合には、コンデンサ１５の放電を行うことができなくなる懸念がある。
【００４１】
こうした事態を回避すべく、本実施形態では、上記放電抵抗体２６ａ，２６ｂ、コンデンサ（遅延用コンデンサ３２）及び判断部３４を有する遅延回路３６を備え、遅延回路３６の出力信号に基づき、放電抵抗体２６ａ，２６ｂの異常の有無を判断する異常判断処理を行う。以下、この処理について説明する。
【００４２】
まず、遅延回路３６について説明する。
【００４３】
遅延回路３６は、インバータ１２の一対の入力端子間に接続されている。詳しくは、放電抵抗体２６ｂ（放電抵抗体２６ｂｌ，２６ｂｒの並列接続体）には、遅延用コンデンサ３２が並列接続されている。遅延回路３６は、放電抵抗体２６ａ，２６ｂの直列接続体の接続点（放電経路の中間点）の電圧の変化を遅延させて異常判断用電圧Ｖｄｅｌａｙとして出力する機能する。本実施形態では、異常判断用電圧Ｖｄｅｌａｙとして、遅延用コンデンサ３２の電圧（充電電圧）を用いている。
【００４４】
異常判断用電圧Ｖｄｅｌａｙは、判断部３４に取り込まれる。判断部３４は、インバータ１２の起動に先立ってリレー制御処理によって高圧バッテリ１６からインバータ１２への給電が開始される状況下において、異常判断用電圧Ｖｄｅｌａｙの上昇が開始されてからこの電圧Ｖｄｅｌａｙが閾値電圧Ｖｔｈに到達するまでの時間（立ち上がり時間τａ）に基づき、放電抵抗体２６ａ，２６ｂの異常の有無を判断する。なお、判断部３４には、インバータ１２の入力電圧（コンデンサ１５の充電電圧）も取り込まれる。また、判断部３４には、図示しないが、立ち上がり時間τａの起算点に関する情報も取り込まれるようになっている。
【００４５】
次に、図３（Ａ）を用いて、本実施形態にかかる放電抵抗体２６ａ，２６ｂの異常判断処理態様を示す。
【００４６】
本実施形態では、立ち上がり時間τａの起算点をプリチャージ用リレー２０の閉タイミング（時刻ｔ１）とする。そして、図中実線にて示すように、立ち上がり時間τａが規定時間範囲内（τａ＝τ１）であると判断された場合、放電抵抗体２６ａ，２６ｂに異常が生じていない（正常である）旨判断する。
【００４７】
一方、図中２点鎖線にて示すように、立ち上がり時間τａが規定時間範囲の下限値未満（τａ＝τｓ）であると判断された場合、放電抵抗体２６ａｌ，２６ａｒ，２６ｂｌ，２６ｂｒのいずれかに短絡（ショート故障）が生じている旨判断する。また、図中破線にて示すように、立ち上がり時間τａが規定時間範囲の上限値を上回る（τａ＝τｏ）と判断された場合、放電抵抗体２６ａｌ，２６ａｒ，２６ｂｌ，２６ｂｒのいずれかに断線（オープン故障）が生じている旨判断する。
【００４８】
なお、放電抵抗体２６ａ，２６ｂに異常が生じている旨判断された場合、その旨の信号ｄｉｇが判断部３４からマイコン３０ａへと伝達される。そして、マイコン３０ａ内のフェール処理部３０ｃからフェール信号ＦＬをＨＶＥＣＵ２８に対して出力するフェール処理を行う（先の図１参照）。これにより、ＨＶＥＣＵ２８側で異常が生じたことを把握することができ、ひいてはＨＶＥＣＵ２８からユーザにその旨を通知することなどができる。
【００４９】
続いて、上記立ち上がり時間τａを用いて放電抵抗体２６ａ，２６ｂの異常判断が可能となる理由を説明する。
【００５０】
遅延回路３６にステップ状の電圧ＶＬ（＞Ｖｔｈ）が入力される場合における異常判断用電圧Ｖｄｅｌａｙの推移は、遅延用コンデンサ３２の容量をＣｔ、放電抵抗体２６ａの抵抗値をＲｈ、放電抵抗体２６ｂの抵抗値をＲｌ、これら抵抗体２６ａ，２６ｂの合計抵抗値をＲｈｌ、立ち上がり時間τａの起算点（ステップ状の電圧ＶＬの印加開始タイミング）からの経過時間をｔとすると、下式（ｅ１）によって表される。
【００５１】
Ｖｄｅｌａｙ＝Ｖａ×［１−ｅｘｐ｛―ｔ／（Ｃｔ×Ｒｈｌ）｝］…（ｅ１）
Ｖａ＝Ｒｌ／（Ｒｈ＋Ｒｌ）×ＶＬ…（ｅ２）
Ｒｈｌ＝Ｒｈ×Ｒｌ／（Ｒｈ＋Ｒｌ）…（ｅ３）
なお、ここでは、プリチャージ用抵抗体２２の抵抗値が放電抵抗体２６ａ，２６ｂの抵抗値Ｒｈ，Ｒｌよりも十分に小さいとしている。また、上式（ｅ２）にて表される電圧Ｖａを、以降、収束電圧と称すこととする。
【００５２】
そして、上式（ｅ１）について、異常判断用電圧Ｖｄｅｌａｙに閾値電圧Ｖｔｈを代入してｔについて解くと、立ち上がり時間τａが下式（ｅ４）によって表される。
【００５３】
τａ＝―Ｃｔ×Ｒｈｌ×ｌｎ（１−Ｖｔｈ／Ｖａ）…（ｅ４）
ここで、放電抵抗体２６ａｌ，２６ａｒ，２６ｂｌ，２６ｂｒのいずれかに異常が生じると、上記合計抵抗値Ｒｈｌが変化する。詳しくは、放電抵抗体２６ａｌ，２６ａｒのいずれかにショート故障が生じると放電抵抗体２６ａの抵抗値Ｒｈが低下し、放電抵抗体２６ｂｌ，２６ｂｒのいずれかにショート故障が生じると放電抵抗体２６ｂの抵抗値Ｒｌが低下する。そして、放電抵抗体２６ａの抵抗値Ｒｈや放電抵抗体２６ｂの抵抗値Ｒｌが低下すると、合計抵抗値Ｒｈｌが低下し、遅延回路３６の時定数（遅延回路３６に対する入力信号の変化に起因して異常判断用電圧Ｖｄｅｌａｙが変化する場合、異常判断用電圧Ｖｄｅｌａｙの全変化量に対する実際の異常判断用電圧Ｖｄｅｌａｙの変化量の割合が略６３％に到達するまでの時間）が小さくなる。すなわち、立ち上がり時間τａが短くなる。
【００５４】
一方、放電抵抗体２６ａｌ，２６ａｒのいずれかにオープン故障が生じると放電抵抗体２６ａの抵抗値Ｒｈが増大し、放電抵抗体２６ｂｌ，２６ｂｒのいずれかにオープン故障が生じると放電抵抗体２６ｂの抵抗値Ｒｌが増大する。そして、放電抵抗体２６ａの抵抗値Ｒｈや放電抵抗体２６ｂの抵抗値Ｒｌが増大すると、合計抵抗値Ｒｈｌが増大して遅延回路３６の時定数が大きくなる。すなわち、立ち上がり時間τａが長くなる。
【００５５】
このため、立ち上がり時間τａに基づき、放電抵抗体２６ａ，２６ｂの異常の有無を判断することが可能となる。
【００５６】
なお、遅延回路３６の入力電圧ＶＬが高いほど、立ち上がり時間τａが短くなる傾向にある。このため、例えば、上記規定時間範囲を遅延回路３６の入力電圧ＶＬに基づき可変設定することが望ましい。
【００５７】
また、図３（Ａ）における異常判断用電圧Ｖｄｅｌａｙの推移が、上式（ｅ１）から算出される電圧の推移（例えば、後述する図５（ａ）の実線）となっていないのは、インバータ１２の起動の際にプリチャージ用抵抗体２２を介して遅延回路３６に電圧が印加されることに起因して、遅延回路３６の入力電圧ＶＬの上昇度合いが多少緩やかになるためである。
【００５８】
ここで、本実施形態において、放電抵抗体２６ａ，２６ｂの異常判断処理において遅延回路３６の出力信号を用いるメリットについて説明する。
【００５９】
遅延回路３６（遅延用コンデンサ３２）を採用せず、例えば放電抵抗体２６ａ，２６ｂの直列接続体の接続点の電圧を異常判断用電圧Ｖｄｅｌａｙとして用いると、図３（Ｂ）に示すように、放電抵抗体２６ａ，２６ｂが正常な場合の立ち上がり時間τ１と、放電抵抗体２６ａ，２６ｂに異常（図中、ショート故障を例示）が生じる場合の立ち上がり時間τｓとの差が過度に小さくなることがある。このとき、判断部３４によって検出される立ち上がり時間τａのばらつき等に起因して、立ち上がり時間τａに基づき放電抵抗体２６ａ，２６ｂの異常の有無を的確に判別することができなくなるおそれがある。
【００６０】
これに対し、遅延回路３６の出力信号を異常判断用電圧Ｖｄｅｌａｙとする回路構成によれば、放電抵抗体２６ａ，２６ｂの直列接続体の接続点の電圧（遅延用コンデンサ３２の電圧）の変化を遅延させることができる。すなわち、遅延回路３６から出力される異常判断用電圧Ｖｄｅｌａｙによれば、放電抵抗体２６ａ，２６ｂの異常の有無に応じた遅延用コンデンサ３２の電圧の推移について時間スケールを拡大して把握することができる。したがって、立ち上がり時間τａに基づく放電抵抗体２６ａ，２６ｂの異常の有無の判断精度の低下を抑制することができる。
【００６１】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
【００６２】
（１）放電抵抗体２６ｂに遅延用コンデンサ３２を並列接続して遅延回路３６を構成し、遅延用コンデンサ３２の電圧を異常判断用電圧Ｖｄｅｌａｙとして用いた。そして、この電圧Ｖｄｅｌａｙから把握される立ち上がり時間τａに基づき放電抵抗体２６ａ，２６ｂの異常判断処理を行った。これにより、放電抵抗体２６ａ，２６ｂの異常の有無を的確に判断することができ、ひいては放電抵抗体２６ａ，２６ｂの異常の有無の判断精度の低下を好適に抑制することができる。
【００６３】
さらに、立ち上がり時間τａを用いて放電抵抗体２６ａ，２６ｂの異常の有無を判断するため、例えば、放電抵抗体２６ａ，２６ｂが正常の場合の異常判断用電圧の波形と実際の異常判断用電圧の波形との比較に基づく異常判断手法と比較して、これら抵抗体２６ａ，２６の異常の有無を簡易に判断することもできる。
【００６４】
（２）放電抵抗体２６ａ，２６ｂに異常が生じている旨判断された場合、フェール処理を行った。これにより、電力変換システムの信頼性が低下した状態でこのシステムが継続して使用される事態を回避することができる。
【００６５】
（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００６６】
図４に、本実施形態にかかる遅延回路３６を示す。なお、図４において、先の図１に示した部材と同一の部材については、便宜上同一の符号を示している。
【００６７】
図示されるように、放電抵抗体２６ａ，２６ｂの接続点と遅延用コンデンサ３２とを接続する電気経路には、この経路を開閉すべく通電操作される第１のスイッチＳＷ１が設けられている。また、遅延用コンデンサ３２の両端のうち第1のスイッチＳＷ１側と、インバータ１２の低電位側の入力端子とを接続する電気経路には、この経路を開閉すべく通電操作される第２のスイッチＳＷ２が設けられている。これらスイッチＳＷ１，ＳＷ２は、上記絶縁伝達手段を介してマイコン３０ａによって開閉操作される。
【００６８】
次に、本実施形態にかかる放電抵抗体２６ａ，２６ｂの異常判断処理について説明する。
【００６９】
本実施形態では、第１のスイッチＳＷ１を閉状態として且つ第２のスイッチＳＷ２を開状態とする状況下における立ち上がり時間τａに基づき、放電抵抗体２６ａ，２６ｂの異常の有無を判断する。これは、インバータ１２の起動の際のみならず、モータジェネレータ１０が駆動されている期間内において上記異常判断処理を実行可能とするためである。
【００７０】
図５に、本実施形態にかかる放電抵抗体２６ａ，２６ｂの異常判断処理態様の一例を示す。詳しくは、図５（ａ）に、異常判断用電圧Ｖｄｅｌａｙの推移を示し、図５（ｂ）に、第１のスイッチＳＷ１の操作態様の推移を示し、図５（ｃ）に、第２のスイッチＳＷ２の操作態様の推移を示す。
【００７１】
図示されるように、時刻ｔ１において第１のスイッチＳＷ１が閉状態とされることで、遅延用コンデンサ３２への充電が開始され、異常判断用電圧Ｖｄｅｌａｙが上昇を開始する。
【００７２】
そして、時刻ｔ２において第１のスイッチＳＷ１が開状態とされ、その後時刻ｔ３において第２のスイッチＳＷ２が閉状態とされる。ここで、第２のスイッチＳＷ２に関する処理は、次回の異常判断処理に備えて、遅延用コンデンサ３２の放電を行うためのものである。
【００７３】
ちなみに、本実施形態では、例えばモータジェネレータ１０の制御処理等が行われる周期よりも十分長い所定周期（例えば数時間）で異常判断処理が実行される。また、遅延用コンデンサ３２の容量Ｃｔは、例えば、遅延回路３６の出力信号の時間スケールを拡大させること、及び遅延用コンデンサ３２の充電によってモータジェネレータ１０の駆動に及ぼす影響を小さくすることを考慮しつつ設定すればよい。
【００７４】
このように、本実施形態では、第１のスイッチＳＷ１及び第２のスイッチＳＷ２を備える構成とした。このため、例えばモータジェネレータ１０が駆動されている期間の任意のタイミングにおいて放電抵抗体２６ａ，２６ｂの異常判断処理を行うことができる等、異常判断処理を実行可能な時期を拡大することができる。
【００７５】
（第３の実施形態）
以下、第３の実施形態について、先の第２の実施形態との相違点を中心に図面を参照しつつ説明する。
【００７６】
本実施形態では、単一のスイッチを用いて遅延用コンデンサ３２の充放電を行う。
【００７７】
図６に、本実施形態にかかる遅延回路３６を示す。なお、図６において、先の図４に示した部材と同一の部材については、便宜上同一の符号を示している。
【００７８】
図示されるように、放電抵抗体２６ａ，２６ｂの直列接続体の両端のうち放電抵抗体２６ａ側と、インバータ１２の高電位側の入力端子とを接続する電気経路には、この経路を開閉すべく通電操作される第３のスイッチＳＷ３が設けられている。この第３のスイッチＳＷ３は、上記絶縁伝達手段を介してマイコン３０ａによって開閉操作される。
【００７９】
次に、本実施形態にかかる放電抵抗体２６ａ，２６ｂの異常判断処理について説明する。
【００８０】
本実施形態では、第３のスイッチＳＷ３を閉状態とする状況下における立ち上がり時間τａに基づき、放電抵抗体２６ａ，２６ｂの異常の有無を判断する。
【００８１】
図７に、本実施形態にかかる放電抵抗体２６ａ，２６ｂの異常判断処理態様の一例を示す。詳しくは、図７（ａ），図７（ｂ）は先の図５（ａ），図５（ｂ）に対応している。
【００８２】
図示されるように、時刻ｔ１において第３のスイッチＳＷ３が閉状態とされることで、遅延用コンデンサ３２への充電が開始され、異常判断用電圧Ｖｄｅｌａｙが上昇を開始する。
【００８３】
その後、時刻ｔ２において第３のスイッチＳＷ３が開状態とされることで、次回の異常判断処理に備えて遅延用コンデンサ３２の放電が行われる。
【００８４】
ここで、本実施形態において、第３のスイッチＳＷ３は常時閉状態とされない。このため、放電抵抗体２６ａ，２６ｂに常時電流が流れることに伴う電力損失や放電抵抗体２６ａ，２６ｂの発熱を抑制することができる。
【００８５】
このように、本実施形態では、上記第３のスイッチＳＷ３が常時閉状態とされないため、電力変換システムの無駄な電力消費等を抑制することができる。
【００８６】
（第４の実施形態）
以下、第４の実施形態について、先の第２の実施形態との相違点を中心に図面を参照しつつ説明する。
【００８７】
図８に、本実施形態にかかる遅延回路３６を示す。なお、図８において、先の図４に示した部材と同一の部材については、便宜上同一の符号を示している。
【００８８】
図示されるように、第２のスイッチＳＷ２とインバータ１２の低電位側の入力端子との間は、抵抗体（リファレンス抵抗体３８）を介して接続されている。リファレンス抵抗体３８は、遅延用コンデンサ３２の容量Ｃｔが相違することに起因した放電抵抗体２６ａ，２６ｂの異常判断精度の低下を回避するために設けられる。
【００８９】
遅延用コンデンサ３２の容量Ｃｔは、遅延用コンデンサ３２の個体差によってばらついたり、遅延用コンデンサ３２の温度によって変化したりする等、種々の要因に影響を及ぼされる。ここで、遅延用コンデンサ３２の容量Ｃｔが相違すると、立ち上がり時間τａが変化し、この時間τａを用いた放電抵抗体２６ａ，２６ｂの異常判断精度が低下するおそれがある。
【００９０】
こうした問題を解決すべく、本実施形態では、第１のスイッチＳＷ１が開状態とされて且つ第２のスイッチＳＷ２が閉状態とされる場合において、異常判断用電圧Ｖｄｅｌａｙが低下を開始してからこの電圧Ｖｄｅｌａｙが第２の閾値電圧Ｖｔｌ（＜Ｖｔｈ）に到達するまでの時間（立ち下がり時間τｂ）に対する立ち上がり時間τａの比である時間比率「τａ／τｂ」に基づき、放電抵抗体２６ａ，２６ｂの異常判断処理を行う。これにより、放電抵抗体２６ａ，２６ｂの異常の有無の判断精度の低下の抑制を図る。
【００９１】
図９に、本実施形態にかかる放電抵抗体２６ａ，２６ｂの異常判断処理態様を示す。詳しくは、図９（ａ）〜図９（ｃ）は、先の図５（ａ）〜図５（ｃ）に対応している。なお、本実施形態では、上記第２の実施形態における閾値電圧Ｖｔｈを第１の閾値電圧Ｖｔｈと称すこととする。
【００９２】
本実施形態では、立ち下がり時間τｂの起算点（時刻ｔ２）を第２のスイッチＳＷ２の閉タイミングとする。ここで、立ち下がり時間τｂは、リファレンス抵抗体３８の抵抗値をＲｒｅｆとすると、下式（ｅ４）によって表される。
【００９３】
τｂ＝―Ｃｔ×Ｒｒｅｆ×ｌｎ（Ｖｔｌ／Ｖａ）…（ｅ５）
そして、上式（ｅ４），（ｅ５）を用いると、上記時間比率「τａ／τｂ」は下式（ｅ６）によって表される。
【００９４】
τａ／τｂ＝
Ｒｈｌ／Ｒｒｅｆ×ｌｎ（１−Ｖｔｈ／Ｖａ）／ｌｎ（Ｖｔｌ／Ｖａ）…（ｅ６）
上式（ｅ６）によれば、時間比率「τａ／τｂ」は、遅延用コンデンサ３２の容量Ｃｔの影響を受けない。このため、時間比率によれば、遅延用コンデンサ３２の温度の変化等が生じる場合であっても、これらの影響を極力排除して放電抵抗体２６ａ，２６ｂの異常の有無を判断することができる。
【００９５】
ここで、本実施形態では、第1の閾値電圧Ｖｔｈ及び第２の閾値電圧ｖｔｌの和が上記収束電圧Ｖａと等しくなるように（「Ｖａ＝Ｖｔｈ＋Ｖｔｌ」となるように）、これら閾値電圧Ｖｔｈ，Ｖｔｌを設定する。この設定によれば、上式（ｅ６）は以下の式（ｅ７）となる。
【００９６】
τａ／τｂ＝Ｒｈｌ／Ｒｒｅｆ…（ｅ７）
なお、上式（ｅ７）にて表される時間比率「τａ／τｂ」を用いた具体的な異常判断手法としては、例えば、時間比率「τａ／τｂ」が規定範囲内であると判断された場合、放電抵抗体２６ａ，２６ｂが正常である旨判断し、時間比率「τａ／τｂ」が規定範囲の下限値未満になると判断された場合、放電抵抗体２６ａ，２６ｂにショート故障が生じている旨判断し、時間比率「τａ／τｂ」が規定範囲の上限値を上回ると判断された場合、放電抵抗体２６ａ，２６ｂにオープン故障が生じている旨判断すればよい。ここで、上記規定範囲は、例えば固定値として設定することができる。
【００９７】
このように、本実施形態では、時間比率「τａ／τｂ」に基づく放電抵抗体２６ａ，２６ｂの異常判断処理を行うことで、これら抵抗体２６ａ，２６ｂの異常判断精度の低下を好適に抑制することができる。
【００９８】
（第５の実施形態）
以下、第５の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００９９】
図１０に、本実施形態にかかる遅延回路３６を示す。なお、図１０において、先の図１に示した部材と同一の部材については、便宜上同一の符号を示している。
【０１００】
本実施形態では、遅延回路３６を、放電抵抗体２６ａと、リアクトル４０とを備えて構成する。なお、本実施形態では、放電抵抗体２６ａを、一対の抵抗体の並列接続体が３つ以上直列接続されてなるものとする。
【０１０１】
詳しくは、放電抵抗体２６ａ及びリアクトル４０の直列接続体は、インバータ１２の一対の入力端子間に接続されている。具体的には、上記直列接続体の両端のうち放電抵抗体２６ａ側は、インバータ１２の高電位側の入力端子に接続され、リアクトル４０側はインバータ１２の低電位側の入力端子に接続されている。
【０１０２】
遅延回路３６は、放電抵抗体２６ａ及びリアクトル４０の接続点の電圧を異常判断用電圧Ｖｄｅｌａｙとして出力する。
【０１０３】
次に、図１１を用いて、本実施形態にかかる放電抵抗体２６ａの異常判断処理態様を示す。
【０１０４】
本実施形態では、プリチャージ用リレー２０の閉タイミング（時刻ｔ１）から異常判断用電圧Ｖｄｅｌａｙが閾値電圧Ｖｔｈに低下するまでの時間（時刻ｔ１〜ｔ２）を立ち下がり時間τｃとする。そして、この立ち下がり時間τｃを用いて放電抵抗体２６ａの異常判断処理を行う。ここで、立ち下がり時間τｃは、リアクトル４０のインダクタンスをＬｔとすると、下式（ｅ８）によって表される。
【０１０５】
τｃ＝―Ｌｔ／Ｒｈ×ｌｎ（Ｖｔｈ／ＶＬ）…（ｅ８）
放電抵抗体２６ａを構成するいずれかの抵抗体にオープン故障が生じる場合、放電抵抗体２６ａの抵抗値Ｒｈが増大することから、立ち下がり時間τｃが短くなる。一方、放電抵抗体２６ａを構成するいずれかの抵抗体にショート故障が生じる場合には、放電抵抗体２６ａの抵抗値Ｒｈが低下することから、立ち下がり時間τｃが長くなる。
【０１０６】
このように、本実施形態では、リアクトル４０を備える遅延回路３６を電力変換システムに備えることで、放電抵抗体２６ａの異常判断処理を適切に行うことができる。
【０１０７】
（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。
【０１０８】
・放電抵抗体の異常の有無の判断手法としては、立ち上がり時間τａや立ち下がり時間τｂを用いたものに限らない。例えば、上記第２の実施形態において、遅延用コンデンサ３２の充電期間又は放電期間における異常判断用電圧Ｖｄｅｌａｙの波形を用いた手法であってもよい。この場合、例えば、遅延用コンデンサ３２の充電期間又は放電期間において放電抵抗体が正常な場合に想定される異常判断用電圧の波形（基準波形）と、実際の異常判断用電圧Ｖｄｅｌａｙの波形との比較に基づき、放電抵抗体の異常の有無を判断することとなる。より具体的には、基準波形と実際の異常判断用電圧Ｖｄｅｌａｙの波形とのずれが大きいと判断されることに基づき、放電抵抗体に異常が生じている旨判断すればよい。
【０１０９】
・上記第２の実施形態において、放電経路の中間点における電位（異常判断用電圧Ｖｄｅｌａｙ）の変化を直接検出する代わりに、上記中間点における電流（異常判断用電流Ｉｄｅｌａｙ）の変化を検出してもよい。この場合、異常判断用電流Ｉｄｅｌａｙとして、例えば、放電抵抗体２６ａを流れる電流（一対の放電抵抗体２６ａｌ，２６ａｒを流れる電流の合計値）を用いると、先の図５の時刻ｔ１を基準とした異常判断用電流Ｉｄｅｌａｙの推移は、下式（ｅ９）で表される。
【０１１０】
Ｉｄｅｌａｙ＝Ｖａ／Ｒｈ
×［Ｒｈ／Ｒｌ＋ｅｘｐ｛−ｔ／（Ｃｔ×Ｒｈｌ）｝］…（ｅ９）
このため、時刻ｔ１から異常判断用電流Ｉｄｅｌａｙが所定の閾値に到達するまでの時間に基づき、放電抵抗体の異常の有無を判断することとなる。
【０１１１】
・上記各実施形態では、一対の抵抗体の並列接続体を２つ直列接続することで放電抵抗体を構成したがこれに限らない。例えば、上記並列接続体を３つ以上直列接続することで放電抵抗体を構成してもよい。また、例えば、複数の抵抗体の直列接続体を放電抵抗体として構成してもよい。この場合であっても、放電抵抗体を構成するいずれかの抵抗体に異常が生じることで、立ち上がり時間が変化することから、放電抵抗体の異常の有無を判断することはできる。
【０１１２】
・上記各実施形態において、高圧バッテリ１６と昇圧回路１４との間に平滑コンデンサを接続してもよい。この場合、高圧バッテリ１６及び昇圧回路１４の間に遅延回路をさらに設けてもよい。
【０１１３】
・上記第1の実施形態において、インバータ１２の停止時において、放電抵抗体２６ａ，２６ｂの異常判断処理を行ってもよい。この場合、リレー１８及びプリチャージ用リレー２０の双方が開状態とされたタイミングを起算点とした立ち下がり時間τｂを用いて放電抵抗体２６ａ，２６ｂの異常判断処理を行うこととなる。
【０１１４】
・上記第４の実施形態において、上式（ｅ６）で表される時間比率「τａ／τｂ」を用いて異常判断処理を行ってもよい。この場合であっても、遅延回路３６への入力電圧ＶＬに応じて上記規定範囲を可変設定するなら、放電抵抗体２６ａ，２６ｂの異常の有無を判断することができる。
【０１１５】
・上記第２の実施形態において、放電抵抗体２６ａ及びインバータ１２の高電位側の入力端子間を接続する電気経路に、この経路を開閉すべく通電操作される開閉手段（スイッチ）を設けてもよい。こうした構成によれば、例えば、スイッチを常時閉状態としないことで、放電抵抗体に常時電流が流れることに伴う電力変換システムの無駄な電力消費等を抑制することができる。
【０１１６】
また、第１のスイッチＳＷ１を設ける位置を、放電抵抗体２６ａ及びインバータ１２の高電位側の入力端子間を接続する電気経路上としてもよい。
【０１１７】
・上記各実施形態では、判断部３４によって放電抵抗体の異常の有無を判断する回路構成としたがこれに限らない。例えば、判断部３４では立ち上がり時間τａや立ち下がり時間τｂのみを検出し、判断部３４から絶縁伝達手段を介してマイコン３０ａにこの情報を伝達し、マイコン３０ａにて異常判断処理を行う回路構成としてもよい。
【０１１８】
・電力変換回路（インバータ）としては、駆動輪に機械的に連結される回転機に接続されるものに限らない。例えば、高圧バッテリ１６を直接の電源とする空調装置のコンプレッサに内蔵される回転機等に接続されるものであってもよい。また、例えば、高圧バッテリ１６の電圧を降圧して低圧システム内のバッテリに出力するＤＣＤＣコンバータであってもよい。
【０１１９】
・電力変換システムに備えられる電力変換回路としては、インバータ１２及び昇圧回路１４の双方に限らない。例えば、インバータ１２のみ備えられてもよい。
【０１２０】
・本願発明が適用される車両としてはハイブリッド車に限らず、例えば車載主機としての内燃機関を備えない電気自動車や燃料電池車等であってもよい。
【符号の説明】
【０１２１】
１２…インバータ、１５…コンデンサ、１６…高圧バッテリ、１８…リレー、２０…プリチャージ用リレー、２６ａ，２６ｂ…放電抵抗体、３０ａ…マイコン、３２…遅延用コンデンサ、Ｓ＊＃…スイッチング素子。
【図１】
0005648601.tif 000002
【図２】
0005648601.tif 000003
【図３】
0005648601.tif 000004
【図４】
0005648601.tif 000005
【図５】
0005648601.tif 000006
【図６】
0005648601.tif 000007
【図７】
0005648601.tif 000008
【図８】
0005648601.tif 000009
【図９】
0005648601.tif 000010
【図１０】
0005648601.tif 000011
【図１１】
0005648601.tif 000012