(57)【特許請求の範囲】
【請求項１】
基板上に設けられたアノード層と、
前記アノード層上に設けられたｎ型のゲート層と、
前記ｎ型のゲート層上に設けられた、ゲート端子を有するｐ型のゲート層と、
前記ｐ型のゲート層上に設けられたカソード層と、を備え、
前記ｎ型のゲート層は、前記アノード層よりもバンドギャップが小さい単一の半導体層であって、前記アノード層へ移動するキャリアを閉じ込める閉込層として機能し、
前記ｐ型のゲート層は、前記ｎ型のゲート層上に設けられ、前記ｎ型のゲート層よりもバンドギャップが大きく発光層として機能しない第１のｐ型ゲート層と、当該第１のｐ型ゲート層上に設けられ、当該第１のｐ型ゲート層よりもバンドギャップが小さく発光層として機能する第２のｐ型ゲート層と、を有し、  
前記カソード層は、前記第２のｐ型ゲート層よりもバンドギャップが大きい、発光サイリスタ。
【請求項２】
基板上に設けられたアノード層と、
前記アノード層上に設けられたｎ型のゲート層と、
前記ｎ型のゲート層上に設けられ、発光層として機能する非導電型の半導体層と、
前記非導電型の半導体層上に設けられた、ゲート端子を有するｐ型のゲート層と、
前記ｐ型のゲート層上に設けられたカソード層と、を備え、
前記ｎ型のゲート層は、前記アノード層側から順に、前記アノード層よりもバンドギャップが小さい半導体層であって、キャリアを閉じ込める第１の閉込層として機能する第１のｎ型ゲート層と、当該第１のｎ型ゲート層よりもバンドギャップが大きい第２のｎ型ゲート層と、を有し、
前記非導電型の半導体層は、前記第２のｎ型ゲート層よりもバンドギャップが小さく、
前記ｐ型のゲート層は、前記非導電型の半導体層側から順に、前記非導電型の半導体層よりもバンドギャップが大きい第１のｐ型ゲート層と、当該第１のｐ型ゲート層よりもバンドギャップが小さい半導体層であって、キャリアを閉じ込める第２の閉込層として機能する第２のｐ型ゲート層と、を有し、
前記カソード層は、前記第２のｐ型ゲート層よりもバンドギャップが大きい、発光サイリスタ。
【請求項３】
請求項１または請求項２のいずれかに記載の発光サイリスタを光源として複数個備えた、光源ヘッド。
【請求項４】
感光体と、
前記感光体表面を帯電する帯電手段と、
前記請求項３に記載の光源ヘッドを備え、かつ前記帯電手段により帯電された前記感光体表面に静電潜像を形成するために前記光源ヘッドの出射光により露光する露光手段と、
前記露光手段により形成された前記静電潜像を現像する現像手段と、
前記現像手段により現像された前記静電潜像を定着する定着手段と、
を備えた画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光サイリスタ、光源ヘッド、及び画像形成装置に関する。
【背景技術】
【０００２】
特許文献１には、ゲート層内がバンドギャップの異なる層で形成された発光サイリスタが記載されている。
【０００３】
特許文献２には、ダブルヘテロ構造を持ったｐｎｐｎ発光サイリスタにおいて、少なくともｎゲート層に近いアノード層の部分の不純物の濃度を、ｎゲート層の不純物の濃度より低くしたことを特徴とする発光サイリスタが記載されている。
【０００４】
特許文献３には、ｎ型半導体基板の上に、第１のｎ型半導体層、第１のｐ型半導体層、第２のｎ型半導体層、第３のｎ型半導体層、第２のｐ型半導体層、 第３のｐ型半導体層、第４のｐ型半導体層および第５のｐ型半導体層を順次積層して、これら積層された半導体層の内部での発光が外部に取り出されるように構成されており、前記第３のｎ型半導体層はエネルギーギャップが前記第２ のｎ型半導体層より大きく、前記第３のｎ型半導体層および前記第３のｐ型半導体層はエネルギーギャップが前記第２のｐ型半導体層より大きく、前記第２のｐ型半導体層はエネルギーギャップが前記第１のｐ型半導体層より大きいことを特徴とする発光サイリスタが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０８−１５３８９０号公報
【特許文献２】特許２００１−０６８７２６号公報
【特許文献３】特許２００５−３４０４７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、本構成を有しない場合と比較して、キャリアの発光再結合の確率が向上された発光サイリスタ、光源ヘッド、及び画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１に記載の発光サイリスタは、基板上に設けられたアノード層と、前記アノード層上に設けられたｎ型のゲート層と、前記ｎ型のゲート層上に設けられた、ゲート端子を有するｐ型のゲート層と、前記ｐ型のゲート層上に設けられたカソード層と、を備え、前記ｎ型のゲート層は、前記アノード層よりもバンドギャップが小さい単一の半導体層であって、前記アノード層へ移動するキャリアを閉じ込める閉込層として機能し、前記ｐ型のゲート層は、前記ｎ型のゲート層上に設けられ、前記ｎ型のゲート層よりもバンドギャップが大きく発光層として機能しない第１のｐ型ゲート層と、当該第１のｐ型ゲート層上に設けられ、当該第１のｐ型ゲート層よりもバンドギャップが小さく発光層として機能する第２のｐ型ゲート層と、を有し、前記カソード層は、前記第２のｐ型ゲート層よりもバンドギャップが大きい。
【０００８】
請求項２に記載の発光サイリスタは、基板上に設けられたアノード層と、前記アノード層上に設けられたｎ型のゲート層と、前記ｎ型のゲート層上に設けられ、発光層として機能する非導電型の半導体層と、前記非導電型の半導体層上に設けられた、ゲート端子を有するｐ型のゲート層と、前記ｐ型のゲート層上に設けられたカソード層と、を備え、前記ｎ型のゲート層は、前記アノード層側から順に、前記アノード層よりもバンドギャップが小さい半導体層であって、キャリアを閉じ込める第１の閉込層として機能する第１のｎ型ゲート層と、当該第１のｎ型ゲート層よりもバンドギャップが大きい第２のｎ型ゲート層と、を有し、前記非導電型の半導体層は、前記第２のｎ型ゲート層よりもバンドギャップが小さく、前記ｐ型のゲート層は、前記非導電型の半導体層側から順に、前記非導電型の半導体層よりもバンドギャップが大きい第１のｐ型ゲート層と、当該第１のｐ型ゲート層よりもバンドギャップが小さい半導体層であって、キャリアを閉じ込める第２の閉込層として機能する第２のｐ型ゲート層と、を有し、前記カソード層は、前記第２のｐ型ゲート層よりもバンドギャップが大きい。
【００１１】
請求項３に記載の光源ヘッドは、請求項１または請求項２のいずれかに記載の発光サイリスタを光源として複数個備える。
【００１２】
請求項４に記載の画像形成装置は、感光体と、前記感光体表面を帯電する帯電手段と、前記請求項３に記載の光源ヘッドを備え、かつ前記帯電手段により帯電された前記感光体表面に静電潜像を形成するために前記光源ヘッドの出射光により露光する露光手段と、前記露光手段により形成された前記静電潜像を現像する現像手段と、前記現像手段により現像された前記静電潜像を定着する定着手段と、を備える。
【発明の効果】
【００１３】
請求項１、請求項３、及び請求項４に記載の発明によれば、本構成を有しない場合と比較して、キャリアの発光再結合の確率が向上され、かつ電子がアノード層側に移動するのが抑制される。
【００１５】
請求項２に記載の発明によれば、半導体発光層を導電型とした場合と比較して、半導体発光層内に両キャリアを閉じ込めて発光再結合させられ、かつ半導体発光層の片側にのみ半導体非発光層及び半導体閉込層を備える場合と比較して、キャリアの発光再結合の確率が向上される。
【図面の簡単な説明】
【００１７】
【図１】本実施の形態に係る画像形成装置の一例の概略を示す概略構成図である。
【図２】本実施の形態に係るプリンタヘッドの一例の内部構成を示す概略断面図を示表示媒体の一例を拡大して模式的に示した断面図である。
【図３】本実施の形態に係る発光サイリスタアレイの一例の外観を示す斜視図である。
【図４】本実施の形態に係る発光サイリスタの一例を示す概略断面図である。
【図５】本実施の形態の実施例１に係る発光サイリスタの一例の主要構造について模式的に示した模式図である。
【図６】本実施の形態の実施例１に係る発光サイリスタの一例の各層のＡｌ組成及び膜厚の具体的一例を示す説明図である。
【図７】本実施の形態の実施例２に係る発光サイリスタの一例の主要構造について模式的に示した模式図である。
【図８】本実施の形態の実施例２に係る発光サイリスタの一例の各層のＡｌ組成及び膜厚の具体的一例を示す説明図である。
【図９】従来の発光サイリスタの主要構造について模式的に示した模式図である。
【発明を実施するための形態】
【００１８】
以下、図面を参照して本発明の実施の形態の一例を詳細に説明する。
【００１９】
図１に、本実施の形態の画像形成装置の一例の概略を示す概略構成図を示す。図２に、本実施の形態の光源ヘッドの一例の内部構成を示す概略断面図を示す。図３に、本実施の形態に係る発光サイリスタアレイの一例の外観を示す斜視図を示す。図４に、本実施の形態の発光サイリスタの一例を示す概略断面図を示す。
【００２０】
本実施形態に係る画像形成装置１０は、図１に示すように、矢印Ａ方向に定速回転する感光体１２を備えている。
【００２１】
この感光体１２の周囲には、感光体１２の回転方向に沿って、感光体１２表面を帯電する帯電器１４、帯電器１４により帯電された感光体１２表面に静電潜像を形成するために露光するための光源ヘッド１６（露光手段）、トナー像を形成するために静電潜像を現像剤により現像する現像器１８（現像手段）、トナー像を用紙２８（記録媒体）に転写する転写体２０（転写手段）、転写後に感光体１２の残存した残トナーを除去するためのクリーナ２２、感光体１２を除電し電位を均一化するイレーズランプ２４が順に配設されている。
【００２２】
すなわち、感光体１２は、帯電器１４によって表面が帯電された後、光源ヘッド１６によって光ビームが照射されて、感光体１２上に潜像が形成される。なお、光源ヘッド１６は駆動部（不図示）と接続されており、駆動部によって発光サイリスタ１００の点灯を制御して、画像データに基づいて光ビームを出射するようになっている。
【００２３】
形成された潜像には、現像器１８によってトナーが供給されて、感光体１２上にトナー像が形成される。感光体１２上のトナー像は、転写体２０によって、搬送されてきた用紙２８に転写される。転写後に感光体１２に残留しているトナーはクリーナ２２によって除去され、イレーズランプ２４によって除電された後、再び帯電器１４によって帯電されて、同様の処理を繰り返す。
【００２４】
一方、トナー像が転写された用紙２８は、加圧ローラ３０Ａと加熱ローラ３０Ｂからなる定着器３０（定着手段）に搬送されて定着処理が施される。これにより、トナー像が定着されて、用紙２８上に所望の画像が形成される。画像が形成された用紙２８は装置外へ排出される。
【００２５】
次に、本実施の形態の光源ヘッド１６の構成を詳細に説明する。本実施の形態の光源ヘッド１６は、ＳＬＥＤ（Ｓｅｌｆ−ｓｃａｎｎｉｎｇ  ＬＥＤ：自己走査型ＬＥＤ）を用いている。ＳＬＥＤは、ＬＥＤアレイとその駆動部分を一体化したものであり、複数のサイリスタ構造を有する発光部（発光サイリスタ１００、詳細後述）を備えている。図２に示すように、発光サイリスタアレイ５０と、発光サイリスタアレイ５０を支持するとともに、発光サイリスタアレイ５０の駆動を制御する各種信号を供給するための回路（不図示）とが実装された実装基板５２と、セルフォックスレンズアレイ等の（セルフォックは、日本板硝子（株）の登録商標）ロッドレンズアレイ５４と、を備えている。
【００２６】
実装基板５２は、発光サイリスタアレイ５０の取り付け面を感光体１２に対向させて、ハウジング５６内に配設され、板バネ５８によって支持されている。
【００２７】
発光サイリスタアレイ５０は、図３に示すように、例えば、感光体１２の軸線方向に沿って当該軸線方向の解像度に応じて、複数の発光サイリスタ１００が配列されて構成されたチップ６２が、さらに複数個直列に配列して構成されており、感光体１２の軸線方向に、予め定められた解像度で光ビームを照射するようになっている。
【００２８】
なお、本実施の形態では、チップ６２が複数個直列に１次元状に配列された例を示したが、これに限らず、複数列に分けて２次元状に配置してもよい。例えば千鳥状に配置する場合には、複数のチップ６２は、感光体１２の軸線方向に沿って並ぶように一列に配置されると共に、当該軸線方向と交わる方向に一定間隔ずらして二列に配置される。複数のチップ６２単位に分けられていても、複数の発光サイリスタ１００の各々は、互いに隣接する２つの発光サイリスタ１００の感光体１２の軸線方向の間隔が、ほぼ一定の間隔となるように配列されている。
【００２９】
ロッドレンズアレイ５４は、図２に示すように、ホルダー６４によって支持されており、各発光サイリスタ１００から出射された光ビームを感光体１２上に結像させる。
【００３０】
次に、本実施の形態の発光サイリスタ１００について説明する。
【００３１】
図４を参照して、本実施の形態の発光サイリスタ１００の概略構成について説明する。本実施の形態の発光サイリスタ１００は、ｐ型ＧａＡｓ基板１０４と、ｐ型ＧａＡｓ基板１０４上に順に積層されたｐ型ＡｌＧａＡｓ系のアノード層１０６と、ｎ型ＡｌＧａＡｓ系のゲート層１０８Ａ及びｐ型ＡｌＧａＡｓ系のゲート層１０８Ｂから成るゲート層１０８、ｎ型ＡｌＧａＡｓ系のカソード層１１２と、ｎ型ＧａＡｓ系のコンタクト層１１４と、を備えて構成されている。
【００３２】
また、発光サイリスタ１００は、アノード電極１０２、ゲート電極１１６、及びカソード電極１１８が備えられている。アノード電極１０２は、ｐ型ＧａＡｓ基板１０４の裏面（共振器が形成されていない面）に設けられている。ゲート電極１１６は、ｐ型ＡｌＧａＡｓ系のゲート層１０８Ｂの一部の端部の領域が他の部位よりも薄膜に形成された領域に設けられている。一方、カソード電極１１８は、ｐ型ＡｌＧａＡｓ系のゲート層１０８Ｂの薄膜に形成された領域を除く領域に順に積層されたｎ型ＡｌＧａＡｓ系のカソード層１１２及びｎ型ＧａＡｓ系のコンタクト層１１４の上に設けられている。
【００３３】
アノード電極１０２、ゲート電極１１６、及びカソード電極１１８の材料は、接触する半導体層またはｐ型ＧａＡｓ基板１０４との良好なオーミック接触を保つために適した材料がそれぞれ用いられる。具体的例としては、金（Ａｕ）や、金とゲルマニウムとの合金（ＡｕＧｅ）、金と亜鉛との合金（ＡｕＺｎ）、ニッケル（Ｎｉ）等が挙げられる。
【００３４】
本実施の形態の発光サイリスタ１００では、ｎ型ＡｌＧａＡｓ系のカソード層１１２及びｐ型ＡｌＧａＡｓ系のアノード層１０６のバンドギャップが大きく、ゲート電極１１６に信号（電圧）を印加し、ゲート電極１１６からカソード電極１１８へゲート電流を流すことにより、アノード電極１０２−カソード電極１１８間を導通させる。これにより、ｎ型ＡｌＧａＡｓ系のカソード層１１２及びｐ型ＡｌＧａＡｓ系のアノード層１０６よりもバンドギャップが小さい発光層（ゲート層１０８の一部、詳細後述）内でキャリア（電子及び正孔）が再結合し、再結合により発光した光が、最上層（ｎ型ＧａＡｓ系のコンタクト層１１４）を経て出射される。なお、出射される光の波長は、発光層のバンドギャップの値により定まる。本実施の形態の発光サイリスタ１００の様にＡｌＧａＡｓ系で構成する場合は、発光層のＡｌの組成で定まり、Ａｌの組成が大きいほど、バンドギャップが大きくなり、Ａｌ組成が０．１２〜０．１３程度で、７８０ｎｍ付近にピークを有する波長の光が得られる。
【００３５】
次に、図面を参照して発光サイリスタ１００の主要構造について詳細に説明するが、まず、本実施の形態の発光サイリスタ１００との比較のため、従来の発光サイリスタ１０００の主要構造について説明する。図９に、従来の発光サイリスタ１０００の主要構造について模式的に示す。
【００３６】
従来の発光サイリスタ１０００は、ｐ型ＧａＡｓ基板１１０４と、ｐ型ＡｌＧａＡｓ系のアノード層１１０６と、ｎ型ＡｌＧａＡｓ系のゲート層１１０８Ａと、ｐ型ＡｌＧａＡｓ系のゲート層１１０８Ｂと、ｎ型ＡｌＧａＡｓ系のカソード層１１１２と、ｎ型ＧａＡｓ系のコンタクト層１１１４と、が順次積層された構造となっている。
【００３７】
従来の発光サイリスタ１０００では、ｐ型ＡｌＧａＡｓ系のアノード層１１０６及びｎ型ＡｌＧａＡｓ系のカソード層１１１２は、ゲート層１１０８よりもバンドギャップが大きく、ＡｌＧａＡｓ系では、Ａｌの組成が大きい。
【００３８】
また、ｎ型ＡｌＧａＡｓ系のゲート層１１０８Ａ及びｐ型ＡｌＧａＡｓ系のゲート層１１０８ＢのＡｌ組成を０．１２とすることにより、ｎ型ＡｌＧａＡｓ系のゲート層１１０８Ａ及びｐ型ＡｌＧａＡｓ系のゲート層１１０８Ｂに隣接したｐ型ＡｌＧａＡｓ系のアノード層１１０６及びｎ型ＡｌＧａＡｓ系のカソード層１１１２から少数キャリアが注入される。具体的には、ｎ型ＡｌＧａＡｓ系のゲート層１１０８Ａには、ｐ型ＡｌＧａＡｓ系のアノード層１１０６及びｐ型ＡｌＧａＡｓ系のゲート層１１０８Ｂから正孔が注入され、ｎ型ＡｌＧａＡｓ系のゲート層１１０８Ａ内の電子と発光再結合する。また、ｐ型ＡｌＧａＡｓ系のゲート層１１０８Ｂには、ｎ型ＡｌＧａＡｓ系のカソード層１１１２及びｎ型ＡｌＧａＡｓ系のゲート層１１０８Ａから電子が注入され、ｐ型ＡｌＧａＡｓ系のゲート層１１０８Ｂ内の正孔と発光再結合する。これにより、ｎ型ＡｌＧａＡｓ系のゲート層１１０８Ａ及びｐ型ＡｌＧａＡｓ系のゲート層１１０８Ｂ（ゲート層１１０８全体）が発光層として機能し、７８０ｎｍ近傍にピーク波長を有する光が出射される。
【００３９】
一般に、発光サイリスタでは、サイリスタ素子として、安定したサイリスタ動作を行うには、耐圧の点から、ゲート層を厚くすることが望ましい。一方、従来の発光サイリスタ１０００では、ゲート層１０８全体が発光層であるため、キャリアが広範囲に拡散し、発光層内のキャリア密度が低くなるため、再結合確率が低下し、そのため、発光効率が低下するという問題が発生する。
【００４０】
また、従来の発光サイリスタ１０００では、ｎ型ＡｌＧａＡｓ系のゲート層１１０８Ａ及びｐ型ＡｌＧａＡｓ系のゲート層１１０８Ｂから隣接するｐ型ＡｌＧａＡｓ系のアノード層１１０６及びｎ型ＡｌＧａＡｓ系のカソード層１１１２にキャリアが移動（オーバーフロー）しやすく、ｐ型ＡｌＧａＡｓ系のアノード層１１０６及びｎ型ＡｌＧａＡｓ系のカソード層１１１２で発光再結合が生じるという問題が発生する。特に、ｎ型ＡｌＧａＡｓ系のゲート層１１０８Ａからｐ型ＡｌＧａＡｓ系のアノード層１１０６へ電子が移動しやすく、ｐ型ＡｌＧａＡｓ系のアノード層１１０６で発光再結合する。このように、ｐ型ＡｌＧａＡｓ系のアノード層１１０６及びｎ型ＡｌＧａＡｓ系のカソード層１１１２での発光再結合により発生した光は、ｎ型ＡｌＧａＡｓ系のゲート層１１０８Ａ及びｐ型ＡｌＧａＡｓ系のゲート層１１０８Ｂで光吸収されるため、発光サイリスタ１０００外部への出射光量にほとんど寄与しない。
【００４１】
（実施例１）
【００４２】
次に、本実施の形態の発光サイリスタ１００の主要構造について説明する。図５に、本実施の形態の実施例１における発光サイリスタ１００の主要構造について模式的に示す。
【００４３】
本実施例の発光サイリスタ１００は、ｐ型ＧａＡｓ基板１０４と、ｐ型ＡｌＧａＡｓ系のアノード層１０６と、ゲート層１０８と、ｎ型ＡｌＧａＡｓ系のカソード層１１２と、ｎ型ＧａＡｓ系のコンタクト層１１４と、が積層された構造となっている。
【００４４】
また、本実施例の発光サイリスタ１００のゲート層１０８は、ｎ型ＡｌＧａＡｓ系のゲート層１０８Ａとして、Ａｌの組成が０．１２のｎ型ＡｌＧａＡｓ系のトラップ層１０８Ａを備える。また、ゲート層１０８は、ｐ型ＡｌＧａＡｓ系のゲート層１０８Ｂとして、発光層として機能しないＡｌの組成が０．２４のｐ型ＡｌＧａＡｓ系のゲート層１０８Ｂ１及び発光層として機能するＡｌの組成が０．１２のｐ型ＡｌＧａＡｓ系の発光層１０８Ｂ０を備えている。
【００４５】
本実施例の発光サイリスタ１００では、ｐ型ＡｌＧａＡｓ系のゲート層１０８Ｂ１には、ｐ型ＡｌＧａＡｓ系のアノード層１０６側からキャリア（正孔）が移動してくる。当該キャリア（正孔）がｐ型ＡｌＧａＡｓ系の発光層１０８Ｂ０に注入され、ｎ型ＡｌＧａＡｓ系のカソード層１１２側から小数キャリアとして注入されたキャリア（電子）と発光再結合する。
【００４６】
図６に発光サイリスタ１００の各層のＡｌ組成及び膜厚の具体的一例を示す。なお、本実施例の発光サイリスタ１００では、一例として、ｐ型の場合は、ドーパントとしてＺｎを用いており、ｎ型の場合は、ドーパントとしてＳｉを用いている。
【００４７】
ｐ型ＧａＡｓ基板１０４上に、ｐ型ＧａＡｓ系のバッファ層を介して、ｐ型ＡｌＧａＡｓ系のアノード層１０６が積層されている。なお、図４、５では図示を省略しているが、本実施例の発光サイリスタ１００では、図６に示すように、ｐ型ＧａＡｓ基板１０４とまた、ｐ型ＡｌＧａＡｓ系のアノード層１０６との結晶性を良好にするためにｐ型ＧａＡｓ系のバッファ層を設けている。
【００４８】
ｐ型ＡｌＧａＡｓ系のアノード層１０６は、厚さが４１０ｎｍのＡｌの組成が０．３３のＡｌＧａＡｓ層である。
【００４９】
ｎ型ＡｌＧａＡｓ系のトラップ層１０８Ａは、厚さが２６０ｎｍのＡｌの組成が０．１２のＡｌＧａＡｓ層である。なお、本実施例の発光サイリスタ１００では、ｎ型ＡｌＧａＡｓ系のトラップ層１０８Ａ２においてもキャリアの発光再結合が生じるため、発光層としての機能も有する（詳細後述）。
【００５０】
ｐ型ＡｌＧａＡｓ系のゲート層１０８Ｂ１は、厚さが３６０ｎｍのＡｌの組成が０．２４のＡｌＧａＡｓ層である。また、ｐ型ＡｌＧａＡｓ系の発光層１０８Ｂ０は、厚さが１００ｎｍのＡｌの組成が０．１２のＡｌＧａＡｓ層である。
【００５１】
ｎ型ＡｌＧａＡｓ系のカソード層１１２は、厚さが５１０ｎｍのＡｌの組成が０．３３のＡｌＧａＡｓ層である。ｎ型ＧａＡｓ系のコンタクト層１１４は、膜厚が２５ｎｍとしている。
【００５２】
なお、これら各層のＡｌ組成及び膜厚は具体的一例であり、以下に示した範囲であれば、これに限定されるものではない。
【００５３】
例えば、ゲート層全体の厚さは、ゲート電極１１６とアノード電極１０２との間に電位差（例えば、３〜５Ｖ）があっても、ゲート電極１１６とアノード電極１０２間で電流が流れない程度の厚さがあればよい。なお、ｐ型ＡｌＧａＡｓ系の発光層１０８Ｂ０とｐ型ＡｌＧａＡｓ系のゲート層１０８Ｂ１の合わせた厚さは、図４に示したように、本実施例の発光サイリスタ１００では、一部を露出させる必要があるため、作製（成膜）上の精度の観点から、０．１μｍ程度以上あることが好ましい。
【００５４】
また、例えば、各層のＡｌ組成は、サイリスタとして動作させるためには、ｐ型ＡｌＧａＡｓ系の発光層１０８Ｂ０＜ｐ型ＡｌＧａＡｓ系のゲート層１０８Ｂ１＜ｎ型ＡｌＧａＡｓ系のカソード層１１２・ｐ型ＡｌＧａＡｓ系のアノード層１０６が適正範囲である。
【００５５】
なお、発光サイリスタ１００の各層の結晶成長には、例えば、ＭＯＣＶＤ（ｍｅｔａｌ  ｏｒｇａｎｉｃ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法が適用される。
【００５６】
以上説明したように、本実施例の発光サイリスタ１００では、ｐ型ＡｌＧａＡｓ系のアノード層１０６とｎ型ＡｌＧａＡｓ系のカソード層１１２との間に積層されたゲート層１０８を、ｐ型ＡｌＧａＡｓ系のアノード層１０６側から順に、バンドギャップが小さいｎ型ＡｌＧａＡｓ系のトラップ層１０８Ａ２、バンドギャップが大きいｐ型ＡｌＧａＡｓ系のＤＢＲゲート層１０８Ｂ１、及びバンドギャップが小さいｐ型ＡｌＧａＡｓ系の発光層１０８Ｂ０が積層されるように構成している。
【００５７】
本実施例の発光サイリスタ１００では、ゲート層１０８の一部であるｐ型ＡｌＧａＡｓ系の発光層１０８Ｂ０を発光層としているため、ゲート層１０８全体（図９に示した従来の発光サイリスタ１０００の場合では、ｎ型ＡｌＧａＡｓ系のゲート層１１０８及びｐ型ＡｌＧａＡｓ系のゲート層１１１０）を発光層として機能させる場合に比べて、発光層が薄膜化される。これにより、キャリアが狭い範囲内に閉じ込められるようになり、広範囲に拡散するのを抑制し、キャリアの発光再結合確率が高くなる。一方、ゲート層１０８全体の厚さは維持されるため、耐圧が維持される。
【００５８】
また、ｐ型ＡｌＧａＡｓ系の発光層１０８Ｂ０に隣接するｐ型ＡｌＧａＡｓ系のゲート層１０８Ｂ１のＡｌ組成を大きく（ｐ型ＡｌＧａＡｓ系の発光層１０８Ｂ０よりもバンドギャップを大きく）しているため、キャリアがｐ型ＡｌＧａＡｓ系の発光層１０８Ｂ０内に閉じ込められ、発光再結合確率がより高くなる。
【００５９】
また、本実施例の発光サイリスタ１００では、ｐ型ＡｌＧａＡｓ系のゲート層１０８Ｂ１とｐ型ＡｌＧａＡｓ系のアノード層１０６との間に、ｎ型ＡｌＧａＡｓ系のトラップ層１０８Ａ２を設けている。これにより、ｎ型ＡｌＧａＡｓ系のトラップ層１０８Ａ２には、ｎ型ＡｌＧａＡｓ系のカソード層１１２側からキャリア（電子）が注入され、ｐ型ＡｌＧａＡｓ系のゲート層１０８Ｂ１またはｐ型ＡｌＧａＡｓ系のアノード層１０６から少数キャリアとして注入されたキャリア（正孔）と発光再結合する。従って、ｐ型ＡｌＧａＡｓ系のアノード層１０６にキャリア（電子）が移動するのを抑制し、ｐ型ＡｌＧａＡｓ系のアノード層１０６でのキャリアの発光再結合を抑制する。また、ｐ型ＡｌＧａＡｓ系のアノード層１０６への無効電流が抑制される。
【００６０】
また、ｎ型ＡｌＧａＡｓ系のトラップ層１０８Ａ２は、発光することにより発光層としてみなせる機能を有するため、出射光の光量を増加させられる。
【００６１】
（実施例２）
【００６２】
実施例１では、ｐ型ＡｌＧａＡｓ系のアノード層１０６と発光層（ｐ型ＡｌＧａＡｓ系の発光層１０８Ｂ０）との間にトラップ層（ｎ型ＡｌＧａＡｓ系のゲート層１０８Ａ１）及びゲート層（ｐ型ＡｌＧａＡｓ系のゲート層１０８Ｂ１）を設けているがこれに限られるものではなく、ｎ型ＡｌＧａＡｓ系のカソード層１１２との間に同様にゲート層及びトラップ層を設けるようにしてもよい。このような発光サイリスタ１００の実施例を実施例２として示す。
【００６３】
図７に、本実施例の形態の実施例２における発光サイリスタ１００の主要構造について模式的に示す。また、図８に、実施例２における発光サイリスタ１００の各層のＡｌ組成及び膜厚の具体的一例を示す。
【００６４】
図７及び図８に構造を示した発光サイリスタ１００では、ゲート層を、ｐ型ＡｌＧａＡｓ系のアノード層１０６側から順に、Ａｌの組成が０．１２のｎ型ＡｌＧａＡｓ系のトラップ層１０８Ａ２、Ａｌの組成が０．２４のｎ型ＡｌＧａＡｓ系のゲート層１０８Ａ１、Ａｌの組成が０．１２のノンドープのＡｌＧａＡｓ系の発光層１０８Ｃ０、Ａｌの組成が０．２４のｐ型ＡｌＧａＡｓ系のゲート層１０８Ｂ１、及びＡｌの組成が０．１２のｐ型ＡｌＧａＡｓ系のトラップ層１０８Ｂ２が積層された構造としている。
【００６５】
このように、実施例２の発光サイリスタ１００では、ｐ型ＡｌＧａＡｓ系のアノード層１０６側にｎ型ＡｌＧａＡｓ系のトラップ層１０８Ａ２を備えると共に、ｎ型ＡｌＧａＡｓ系のカソード層１１２側にｐ型ＡｌＧａＡｓ系のトラップ層１０８Ｂ２を備えるため、ノンドープのＡｌＧａＡｓ系の発光層１０８Ｃ０内に、両方の小数キャリア（電子・正孔）が閉じ込められるため、発光再結合確率が高まる。
【００６６】
また、ｎ型ＡｌＧａＡｓ系のトラップ層１０８Ａ２には、ｎ型ＡｌＧａＡｓ系のカソード層１１２側からキャリア（電子）が注入されて閉じ込められる。閉じ込められたキャリア（電子）は、ｐ型ＡｌＧａＡｓ系のゲート層１０８Ｂ１またはｐ型ＡｌＧａＡｓ系のアノード層１０６から少数キャリアとして注入されたキャリア（正孔）と発光再結合する。
【００６７】
一方、ｐ型ＡｌＧａＡｓ系のトラップ層１０８Ｂ２には、ｐ型ＡｌＧａＡｓ系のアノード層１０６側からキャリア（正孔）が注入されて閉じ込められる。閉じ込められたキャリア（正孔）は、ｎ型ＡｌＧａＡｓ系のゲート層１０８Ａ１またはｎ型ＡｌＧａＡｓ系のカソード層１１２から少数キャリアとして注入されたキャリア（電子）と発光再結合する。
【００６８】
従って、無効電流が抑制されると共に、ｎ型ＡｌＧａＡｓ系のトラップ層１０８Ａ２及びｐ型ＡｌＧａＡｓ系のトラップ層１０８Ｂ２が発光層としても機能するため、出射光の光量を増加させられる。
【００６９】
なお、本実施の形態の発光サイリスタ１００は、実施例１及び実施例２に示した上記構成、組成に限られるものではなく、ゲート層１０８が発光層と、発光層よりもバンドギャップが大きい（発光層として機能しない）ゲート層と、当該ゲート層とｐ型ＡｌＧａＡｓ系のアノード層１０６またはｎ型ＡｌＧａＡｓ系のカソード層１１２との間に設けられ、当該ゲート層、ｐ型ＡｌＧａＡｓ系のアノード層１０６、及びｎ型ＡｌＧａＡｓ系のカソード層１１２のいずれよりもバンドギャップが小さく、キャリアを閉じ込め、かつ発光することにより発光層としてみなせる機能するトラップ層と、を備えた構成であればよい。例えば、トラップ層は、ｐ型ＡｌＧａＡｓ系のアノード層１０６側及びｎ型ＡｌＧａＡｓ系のカソード層１１２側のいずれか一方のみに設けてもよいし、実施例２に示したように両側に設けてもよい。なお、電子の方が正孔に比べてバンドギャップにかかわらず移動しやすいため、実施例１に示したように、少なくとも、ｐ型ＡｌＧａＡｓ系のアノード層１０６側にトラップ層を設けることが好ましい。また、実施例１では、トラップ層をｎ型の層（ｎ型ＡｌＧａＡｓ系のトラップ層１０８Ａ２）としているが、ｐ型ＡｌＧａＡｓ系のアノード層１０６に電子が移動するのを抑制するものであるため、このように電子が空間的に広がりやすいｎ型の層とすることが好ましい。
【００７０】
また、発光層として機能させるゲート層１０８は、実施例２に示したように、ノンドープであってもよいし、ｐ型、ｎ型、いずれでもよい。なお、正孔は、電子に比べて移動度が小さいため、空間的な広がり（厚み方向及び層の面内方向の広がり）が小さく発光効率が高いため、ｐ型またはノンドープとすることが好ましい。特に、上述の実施例２に示したようにノンドープの発光層とすることにより、発光層内に両方の小数キャリア（電子・正孔）を閉じ込めて発光再結合させられるため、より発光効率が高くなるため、好ましい。
【００７１】
また、本実施の形態では、具体的一例として、ｐ型ＧａＡｓ基板７０上に、ＰＮＰＮ型構造の第１導電型がｐ型、第２導電型がｎ型の発光サイリスタ１００について説明したが、これに限られず、ＮＰＮＰ型構造の第１導電型がｎ型、第２導電型がｐ型の発光サイリスタであってもよい。
【００７２】
また、本実施の形態では、具体的一例として、ＡｌＧａＡｓ系材料を用いた発光サイリスタ１００について説明したがこれに限られず、ＩｎＧａＡｓＰ系や、ＡｌＧａＩｎＰ系、ＩｎＧａＮ／ＧａＮ系材料等を用いた発光サイリスタに対しても適用してもよい。
【００７３】
また、本実施の形態では、自己走査型の電子写真式の画像形成装置１０の光源ヘッド１６に適用した場合について説明したがこれに限らず、本実施の形態の発光サイリスタ１００を他の光源ヘッドや他の画像形成装置に適用するようにしてもよい。また、発光サイリスタ１００を、例えば、スキャナ等、他の装置の光源に適用してもよい。
【符号の説明】
【００７４】
１０  画像形成装置
１６  光源ヘッド
１００  発光サイリスタ
１０２  アノード電極
１０４  ｐ型ＧａＡｓ基板
１０６  ｐ型ＡｌＧａＡｓ系のアノード層
１０８  ゲート層  （Ａ：ｎ型、Ｂ：ｐ型、０：発光層、１、ゲート層、２：トラップ層）
１１２  ｎ型ＡｌＧａＡｓ系のカソード層
１１４  ｎ型ＧａＡｓ系のコンタクト層
１１６  ゲート電極
１１８  カソード電極
【図１】
0005664400.tif 000002
【図２】
0005664400.tif 000003
【図３】
0005664400.tif 000004
【図４】
0005664400.tif 000005
【図５】
0005664400.tif 000006
【図６】
0005664400.tif 000007
【図７】
0005664400.tif 000008
【図８】
0005664400.tif 000009
【図９】
0005664400.tif 000010