(57)【特許請求の範囲】
【請求項１】
トランス（Ｔ）の１次側コイル（ｗ１）に交流電圧を印加する交流電圧印加手段（ＦＢ）と、
前記トランスの２次側コイル（ｗ２）の出力電流を整流する整流手段（ＲＣ）と、
前記整流手段の出力側に接続されてかつ該整流手段の出力電流を平滑化する平滑インダクタ（１６）と、
前記整流手段の出力側に並列接続されたスナバ回路とを備え、
前記平滑インダクタは、前記整流手段の正極出力側に接続された正極側インダクタ（１６）を備え、
前記スナバ回路は、
前記整流手段の出力側に並列接続された第１の経路に設けられたスナバコンデンサ（１８）と、
前記第１の経路において前記スナバコンデンサの両端のうち前記整流手段の正極出力側の反対側に設けられた第１の阻止手段（Ｄｓ１）と、
前記第１の経路のうち前記スナバコンデンサ及び前記第１の阻止手段の間と、前記正極側インダクタの両端のうち前記整流手段の正極出力側の反対側とを接続する第２の経路に設けられた第２の阻止手段（Ｄｓ２）とを備え、
前記第１の阻止手段は、前記第１の経路において、該第１の阻止手段から前記スナバコンデンサへと向かう第１の方向の電流の流通を許容してかつ該第１の方向とは逆方向の電流の流通を阻止し、
前記第２の阻止手段は、前記第２の経路において、前記スナバコンデンサ及び前記第１の阻止手段の間から該第２の阻止手段へと向かう第２の方向の電流の流通を許容してかつ該第２の方向とは逆方向の電流の流通を阻止し、
前記交流電圧印加手段によって電圧が印加される場合に前記整流手段の出力電流が流れてかつ前記整流手段の出力側に接続された経路のうち前記スナバコンデンサを含む経路と、前記電圧が印加される場合に前記整流手段の出力電流が流れてかつ前記整流手段の出力側に接続された経路のうち前記正極側インダクタを含む経路との重複部分には、前記電圧が印加される場合に前記スナバコンデンサの充電を制限するインダクタンス設定（２０）がなされていることを特徴とするスイッチング電源。
【請求項２】
前記スナバコンデンサの静電容量（Ｃｓ）は、前記整流手段のリカバリが完了する時点において前記スナバコンデンサの放電電流を流通可能な値に設定されていることを特徴とする請求項１記載のスイッチング電源。
【請求項３】
前記インダクタンス設定を第１のインダクタンス設定とし、
前記トランスの２次側には、前記交流電圧印加手段による印加電圧の極性が反転するに先立ち該交流電圧印加手段によって電圧が印加されない場合において、該電圧が印加されなくなる直前に前記２次側コイルに流れていた電流を継続して流す第２のインダクタンス設定（１４）がなされ、
前記リカバリが完了する時点において前記放電電流を流通可能なように、前記静電容量の設定に加えて前記第２のインダクタンス設定がなされていることを特徴とする請求項２記載のスイッチング電源。
【請求項４】
前記平滑インダクタは、第２のインダクタ（２０）を更に備え、
前記スナバコンデンサの充電を制限するインダクタンス設定がなされることとは、前記重複部分に前記第２のインダクタを設けることであり、
前記正極側インダクタ及び前記第２のインダクタは、一体的に構成されてなる（２６）ことを特徴とする請求項１〜３のいずれか１項に記載のスイッチング電源。
【請求項５】
前記正極側インダクタ及び前記第２のインダクタは、磁気結合されてなる（２６）ことを特徴とする請求項４記載のスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスを備えるスイッチング電源に関する。
【背景技術】
【０００２】
この種のスイッチング電源としては、例えば下記特許文献１に見られるものも知られている。詳しくは、この電源は、直流電圧源の電圧をブリッジ回路を介してトランスの１次側コイルに印加し、２次側コイルに生じる交流電圧をダイオードからなる全波整流回路によって直流電圧に変換する。また、この電源は、ダイオードのリカバリ（逆回復）電流に起因したサージを吸収するためのスナバ回路を備えている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１−２９５６７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、リカバリ電流に起因したサージ電圧の吸収度合いを大きくする上では、スナバ回路が備えるスナバコンデンサの静電容量を大きくすることが要求される。しかしながら、静電容量を大きくすると、1次側コイルに電圧が印加される場合にスナバコンデンサの充電電流が大きくなり、これにより２次側コイルの出力電流が増大する。２次側コイルの出力電流が増大すると、例えば、トランスの損失（巻線抵抗損などの負荷損）が増大するといった問題が生じることも考えられる。
【０００５】
本発明は、上記課題を解決するためになされたものであり、その目的は、スナバコンデンサの充電電流を低減できる新たなスイッチング電源を提供することにある。
【課題を解決するための手段】
【０００６】
以下、上記課題を解決するための手段、及びその作用効果について記載する。
【０００７】
第１の発明は、トランス（Ｔ）の１次側コイル（ｗ１）に交流電圧を印加する交流電圧印加手段（ＦＢ）と、前記トランスの２次側コイル（ｗ２）の出力電流を整流する整流手段（ＲＣ）と、前記整流手段の出力側に接続されてかつ該整流手段の出力電流を平滑化する平滑インダクタ（１６）と、前記整流手段の出力側に並列接続されたスナバ回路とを備え、前記平滑インダクタは、前記整流手段の正極出力側に接続された正極側インダクタ（１６）を備え、前記スナバ回路は、前記整流手段の出力側に並列接続された第１の経路に設けられたスナバコンデンサ（１８）と、前記第１の経路において前記スナバコンデンサの両端のうち前記整流手段の正極出力側の反対側に設けられた第１の阻止手段（Ｄｓ１）と、前記第１の経路のうち前記スナバコンデンサ及び前記第１の阻止手段の間と、前記正極側インダクタの両端のうち前記整流手段の正極出力側の反対側とを接続する第２の経路に設けられた第２の阻止手段（Ｄｓ２）とを備え、前記第１の阻止手段は、前記第１の経路において、該第１の阻止手段から前記スナバコンデンサへと向かう第１の方向の電流の流通を許容してかつ該第１の方向とは逆方向の電流の流通を阻止し、前記第２の阻止手段は、前記第２の経路において、前記スナバコンデンサ及び前記第１の阻止手段の間から該第２の阻止手段へと向かう第２の方向の電流の流通を許容してかつ該第２の方向とは逆方向の電流の流通を阻止し、前記交流電圧印加手段によって電圧が印加される場合に前記整流手段の出力電流が流れてかつ前記整流手段の出力側に接続された経路のうち前記スナバコンデンサを含む経路には、前記電圧が印加される場合に前記スナバコンデンサの充電を制限するインダクタンス設定（２０）がなされていることを特徴とする。
【０００８】
上記発明によれば、上記態様にてインダクタンス設定がなされていることから、１次側コイルに電圧が印加される場合におけるスナバコンデンサの充電電流を低減することができる。これにより、２次側コイルの出力電流を低減することができる。
【０００９】
さらに、上記発明によれば、例えば、トランスの２次側コイル又は２次側コイル付近のインダクタンスを増大させることで上記充電電流を制限する手法と比較して、スナバコンデンサの充電を制限するためのインダクタンス設定がスイッチング電源の出力電圧制御に及ぼす影響を極力小さくすることもできる。
【００１０】
第２の発明は、第１の発明において、前記スナバコンデンサの静電容量（Ｃｓ）は、前記整流手段のリカバリが完了する時点において前記スナバコンデンサの放電電流を流通可能な値に設定されていることを特徴とする。
【００１１】
上記発明では、スナバコンデンサの静電容量を上記態様にて設定することで、リカバリが完了する時点において第１の阻止手段を導通状態とすることができ、整流手段及びスナバコンデンサを含む電流流通経路を形成することができる。すなわち、スナバコンデンサの両端のうち第１の阻止手段側の電位を整流手段の負極出力側の電位とすることができる。これにより、リカバリ電流に起因したサージ電圧をスナバコンデンサによって吸収することができる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態にかかるシステム構成図。
【図２】同実施形態にかかるスイッチング操作手法を示すタイムチャート。
【図３】静電容量及び２次側コイルの出力電流の関係を示すタイムチャート。
【図４】サージ電圧の発生態様を示すタイムチャート。
【図５】第１の実施形態にかかるリカバリ完了時点等における回路状態を示す図。
【図６】同実施形態にかかるサージ電圧吸収効果を示すタイムチャート。
【図７】インダクタンスがリカバリ電流のピーク値に及ぼす影響を示す図。
【図８】第２の実施形態にかかるシステム構成図。
【発明を実施するための形態】
【００１３】
（第１の実施形態）
以下、本発明にかかるスイッチング電源を車載充電装置に適用した第１の実施形態について、図面を参照しつつ説明する。
【００１４】
図示されるように、コンバータＣＮＶは、入力側コンデンサ１０、フルブリッジ回路ＦＢ、トランスＴ、全波整流回路ＲＣ及び出力側コンデンサ１２を備えて構成される絶縁型コンバータである。コンバータＣＮＶは、入力側コンデンサ１０の電圧を出力側コンデンサ１２の電圧に変換するものである。なお、入力側コンデンサ１０は、例えば、車両の外部から供給される商用電源からの電力を所定の直流電圧とする装置（図示略）の出力部となるものである。
【００１５】
トランスＴの１次側において、入力側コンデンサ１０の両電極間には、スイッチング素子Ｑ１及びスイッチング素子Ｑ２の直列接続体と、スイッチング素子Ｑ３及びスイッチング素子Ｑ４の直列接続体とが並列接続されている。スイッチング素子Ｑ１〜Ｑ４は、トランスＴの１次側コイルｗ１に交流電圧を印加する交流電圧印加手段（フルブリッジ回路ＦＢ）を構成する。本実施形態では、スイッチング素子Ｑ１〜Ｑ４として、ＮチャネルＭＯＳ電界効果トランジスタを用いている。なお、図中、ダイオードＤ１〜Ｄ４のそれぞれは、スイッチング素子Ｑ１〜Ｑ４のそれぞれのボディダイオードである。
【００１６】
上記スイッチング素子Ｑ１及びスイッチング素子Ｑ２の接続点と、スイッチング素子Ｑ３及びスイッチング素子Ｑ４の接続点との間には、トランスＴの１次側コイルｗ１が接続されている。
【００１７】
トランスＴの２次側コイルｗ２の一端は、ダイオードＤａ〜Ｄｄからなる全波整流回路ＲＣの入力側に接続されている。詳しくは、２次側コイルｗ２の一端は、ダイオードＤａ及びダイオードＤｂの直列接続体の接続点に接続され、他端は、ダイオードＤｃ及びダイオードＤｄの直列接続体の接続点に接続されている。これらダイオードＤａ〜Ｄｄは、２次側コイルｗ２から出力される交流電圧を直流電圧に変換して出力する整流手段である。
【００１８】
なお、図中、１次側コイルｗ１の印加電圧を「ＶＴ１」で示し、２次側コイルｗ２の誘起電圧を「ＶＴ２」で示した。また、２次側コイルｗ２及び全波整流回路ＲＣの間にインダクタ１４が記載されている。これは、トランスＴの図示しない磁心と、１次側コイルｗ１及び２次側コイルｗ２との間隙を大きくすることで生成される漏れインダクタの等価回路表現である。インダクタ１４は、スイッチング素子Ｑ１〜Ｑ４のオン状態への切り替えの際に生じるスイッチング損失の低減を図るためなどに必要となるものである。ちなみに、図中、インダクタ１４のインダクタンスを「Ｌｌｅａｋ」で示した。
【００１９】
上記ダイオードＤａ，Ｄｃのカソード（全波整流回路ＲＣの正極出力側）は、受動素子としての正極側インダクタ１６を介して出力側コンデンサ１２に接続されている。また、ダイオードＤａ，Ｄｃのカソードと、ダイオードＤｂ，Ｄｄのアノード（全波整流回路ＲＣの負極出力側）とを接続する経路（第１の経路）には、スナバコンデンサ１８及び第１のダイオードＤｓ１の直列接続体が設けられている。詳しくは、第１のダイオードＤｓ１のアノードは、ダイオードＤｂ，Ｄｄのアノードに接続され、カソードは、スナバコンデンサ１８の一端に接続されている。すなわち、第１のダイオードＤｓ１は、上記第１の経路においてダイオードＤｂ，Ｄｄのアノードからスナバコンデンサ１８へと向かう方向の電流の流れを許容してかつ逆方向の電流の流れを阻止する第１の阻止手段である。
【００２０】
正極側インダクタ１６の両端のうち出力側コンデンサ１２側と、スナバコンデンサ１８及び第１のダイオードＤｓ１の接続点とを接続する経路（第２の経路）には、第２のダイオードＤｓ２が設けられている。詳しくは、第２のダイオードＤｓ２のアノードは、スナバコンデンサ１８及び第１のダイオードＤｓ１の接続点に接続され、カソードは、正極側インダクタ１６及び出力側コンデンサ１２の接続点に接続されている。すなわち、第２のダイオードＤｓ２は、第２の経路においてスナバコンデンサ１８及び第１のダイオードＤｓ１の接続点から出力側コンデンサ１２へと向かう方向の電流の流れを許容してかつ逆方向の電流の流れを阻止する第２の阻止手段である。
【００２１】
ダイオードＤｂ，Ｄｄのアノードと出力側コンデンサ１２の一端とは、受動素子としての負極側インダクタ２０を介して接続されている。負極側インダクタ２０は、正極側インダクタ１６と併せて平滑インダクタを構成する。
【００２２】
なお、図中、正極側インダクタ１６のインダクタンスを「Ｌｏ」で示し、負極側インダクタ２０のインダクタンスを「Ｌｓ」で示し、スナバコンデンサ１８の静電容量を「Ｃｓ」で示した。また、本実施形態では、正極側インダクタ１６及び負極側インダクタ２０のそれぞれのインダクタンスは、平滑コンデンサに要求されるインダクタンスの「１／２」に設定されている。
【００２３】
上記出力側コンデンサ１２には、負荷２２が並列接続されている。負荷２２には、車載主機としての回転機と電力の授受を行う蓄電池が含まれる。
【００２４】
制御装置２４は、スイッチング素子Ｑ１〜Ｑ４に操作信号ｍｓ１〜ｍｓ４を出力することで、入力側コンデンサ１０の電圧を変換して出力側コンデンサ１２に印加する電力変換処理を行う。本実施形態では、上記処理として、図２に示すように、スイッチング素子Ｑ１（Ｑ２）とスイッチング素子Ｑ４（Ｑ３）とでオン状態への切り替えタイミングとオフ状態への切り替えタイミングとを互いにずらしつつ通流率を調節するフェーズシフト処理を行う。ちなみに、図２に、制御装置２４から出力される操作信号ｍｓ１〜ｍｓ４、及びこれら操作信号に対応する１次側コイルｗ１の印加電圧ＶＴ１の推移を併記した。詳しくは、１次側コイルｗ１には、１次側コイルｗ１に入力側コンデンサ１０の電圧が印加されない期間を挟みつつ、正極性及び負極性の電圧が交互に印加される。
【００２５】
ここで、本実施形態では、トランスＴの２次側に上記負極側インダクタ２０が設けられている。これは、１次側コイルｗ１に電圧が印加される場合におけるスナバコンデンサ１８の充電電流を低減するためである。以下、負極側インダクタ２０の設置によって充電電流を低減した理由について説明する。
【００２６】
ダイオードＤａ〜Ｄｄのリカバリ電流に起因したサージ電圧の吸収度合いを大きくする上では、スナバコンデンサ１８の静電容量Ｃｓを大きくすることが要求される。しかしながら、この場合、１次側コイルｗ１に電圧が印加される場合にスナバコンデンサ１８の充電電流が増大し、ひいては２次側コイルｗ２の出力電流が増大することとなる。
【００２７】
図３に、スナバコンデンサ１８の静電容量Ｃｓ及び２次側コイルｗ２の出力電流の関係を示す。詳しくは、図３は、スナバコンデンサ１８の静電容量Ｃｓを「１ｎＦ」，「１０ｎＦ」，「１００ｎＦ」の３通りに設定した場合における２次側コイルｗ２の誘起電圧ＶＴ２の推移と、２次側コイルｗ２の出力電流Ｉｌｅａｋの推移とのシミュレーション結果を示す図である。なお、図３において、各静電容量Ｃｓに対するコンバータＣＮＶの出力電圧を同一としている。また、２次側コイルｗ２の出力電流Ｉｌｅａｋについて、２次側コイルｗ２からインダクタ１４を介してダイオードＤａへと向かう電流流通方向を「正」と定義している。
【００２８】
シミュレーション結果から、静電容量Ｃｓが大きいほど、２次側コイルｗ２の出力電流Ｉｌｅａｋの実効値が増大することが確認できる。
【００２９】
２次側コイルｗ２の出力電流Ｉｌｅａｋが増大すると、スイッチング電源における損失が増大する。この損失には、トランスＴの負荷損（例えば、巻線損失）や、スイッチング素子Ｑ１〜Ｑ４における損失（例えば、スイッチング損失や導通損失）、ダイオードＤａ〜Ｄｄにおける損失が含まれる。
【００３０】
上述した問題に対処するには、例えば、インダクタ１４のインダクタンスＬｌｅａｋを大きくすることも考えられる。しかしながら、この場合、フェーズシフト処理における通流率をその上限値に設定したとしても、スイッチング電源の出力電圧（出力側コンデンサ１２の電圧）をその要求値にできない懸念がある。
【００３１】
このため、コンバータＣＮＶに上記負極側インダクタ２０を設けた。これにより、スナバコンデンサ１８の一端から第２のダイオードＤｓ２、出力側コンデンサ１２を介してダイオードＤｂ，Ｄｄのアノードに至る経路のインダクタンスを高くすることができ、スナバコンデンサ１８の充電電流を低減することができる。
【００３２】
ここで、スナバコンデンサ１８の充電電流を低減すべく負極側インダクタ２０を設けたものの、ダイオードＤａ〜Ｄｄのリカバリ電流に起因したサージ電圧を吸収できなくなる問題が生じた。
【００３３】
図４に、電力変換処理においてサージ電圧が生じる場合の一例を示す。詳しくは、図４（ａ）は、２次側コイルｗ２の誘起電圧ＶＴ２の推移を示し、図４（ｂ）は、２次側コイルｗ２の出力電流Ｉｌｅａｋの推移を示し、図４（ｃ），図４（ｄ）は、ダイオードＤａ，Ｄｃに流れる電流の推移を示し、図４（ｅ）は、ダイオードＤｃの端子間電圧ＶＤｃの推移を示す。また、図４（ｆ）は、第２のダイオードＤｓ２に流れる電流（スナバコンデンサ１８の充電電流）の推移を示し、図４（ｇ）は、第１のダイオードＤｓ１に流れる電流（スナバコンデンサ１８の放電電流）の推移を示す。なお、各ダイオードに流れる電流について、ダイオードの順方向を「正」と定義している。
【００３４】
図示される例では、時刻ｔ１において、２次側コイルｗ２の誘起電圧ＶＴ２が負極性の電圧から「０」とされる。２次側コイルｗ２の誘起電圧が「０」とされるものの、インダクタ１４に蓄えられたエネルギによって２次側コイルｗ２の出力電流は流れ続け、これによりダイオードＤｃの順方向電流も流れ続ける。
【００３５】
その後、時刻ｔ２において、２次側コイルｗ２の誘起電圧ＶＴ２が正極性の電圧に反転される。これにより、ダイオードＤａの順方向電流が上昇し始め、また、ダイオードＤｃの順方向電流が減少し始める。その後、ダイオードＤｃの順方向電流が「０」となり、ダイオードＤｃのリカバリが開始される。このリカバリ電流は、ダイオードＤｃから２次側コイルｗ２及びインダクタ１４を介してダイオードＤｂへと向かう方向に流れる。
【００３６】
その後、時刻ｔ３において、ダイオードＤｃのリカバリが完了してダイオードＤｃがオフ状態とされることで、ダイオードＤｃのリカバリ電流に起因したサージ電圧が発生する。この際、全波整流回路ＲＣの出力電流は、スナバコンデンサ１８、第２のダイオードＤｓ２、出力側コンデンサ１２を介してダイオードＤｄへと向かう方向に流れようとするものの、負極側インダクタ２０によってその流通が阻止される。このため、リカバリ電流に起因したサージ電圧をスナバコンデンサ１８によって吸収できなくなる。
【００３７】
こうした問題を解決すべく、本実施形態では、ダイオードＤａ〜Ｄｄのリカバリが完了する時点においてスナバコンデンサ１８の放電電流を流通可能なように、スナバコンデンサ１８の静電容量Ｃｓ及びインダクタ１４のインダクタンスＬｌｅａｋを設定する。以下、上記設定によってサージ電圧が吸収できる理由について、図５を用いて説明する。
【００３８】
図５は、１次側コイルｗ１の印加電圧ＶＴ１及び２次側コイルｗ２の誘起電圧ＶＴ２が正極性及び負極性となる場合の回路状態を示す図である。
【００３９】
図５（ａ）は、１次側コイルｗ１の印加電圧ＶＴ１及び２次側コイルｗ２の誘起電圧ＶＴ２の極性が負となる場合の回路状態の一例を示す図である。
【００４０】
１次側コイルｗ１に負極性の電圧が印加されることに伴い、トランスＴの２次側に１点鎖線にて示すように、２次側コイルｗ２、ダイオードＤｃ、正極側インダクタ１６、出力側コンデンサ１２、負極側インダクタ２０、ダイオードＤｂ及び２次側コイルｗ２にて構成される経路に電流が流れる。また、トランスＴの２次側に２点鎖線にて示すように、２次側コイルｗ２、ダイオードＤｃ、スナバコンデンサ１８、第２のダイオードＤｓ２、出力側コンデンサ１２、負極側インダクタ２０、ダイオードＤｂ及び２次側コイルｗ２にて構成される経路にも電流が流れる。これにより、スナバコンデンサ１８が充電される。
【００４１】
続いて、図５（ｂ）に、１次側コイルｗ１の印加電圧ＶＴ１及び２次側コイルｗ２の誘起電圧ＶＴ２の極性が正に反転され、ダイオードＤｂ，Ｄｃのリカバリがなされる場合の回路状態の一例を示す。
【００４２】
誘起電圧の極性が反転されると、その後ダイオードＤｂ，Ｄｃのリカバリが開始され、トランスＴの２次側に鎖線にて示すように、ダイオードＤｃ及びダイオードＤｄにリカバリ電流が流れる。すなわち、図中２点鎖線にて示すスナバコンデンサ１８の放電電流がリカバリ電流の流通経路と同じ経路に流れる。
【００４３】
続いて、図５（ｃ）に、１次側コイルｗ１の印加電圧ＶＴ１及び２次側コイルｗ２の誘起電圧ＶＴ２の極性が正とされる状況下、ダイオードＤｂ，Ｄｃのリカバリが完了する時点における回路状態の一例を示す。
【００４４】
ダイオードＤｂ，Ｄｃのリカバリが完了すると、これらダイオードＤｂ，Ｄｃを流れていたリカバリ電流の流通経路は、トランスＴの2次側に１点鎖線にて示すように、ダイオードＤａ，Ｄｄを含む経路に移行される。すなわち、リカバリ電流は、スナバコンデンサ１８の放電電流を打ち消す方向に流れることとなる。しかしながら、スナバコンデンサ１８の上述した静電容量Ｃｓの設定等により、ダイオードＤｂ，Ｄｃのリカバリ完了時点においてスナバコンデンサ１８の放電電流が図中２点鎖線にて示す経路に流れる。上記放電電流が第１のダイオードＤｓ１に流れていることから、第１のダイオードＤｓ１の端子間電圧が非常に小さな値（略０）とされる。このため、ダイオードＤｃ、２次側コイルｗ２、インダクタ１４、ダイオードＤｂ、第１のダイオードＤｓ１及びスナバコンデンサ１８からなる電流流通経路が形成され、換言すれば、スナバコンデンサ１８の両端のうち第１のダイオードＤｓ１側の電位がダイオードＤｂ，Ｄｄのアノード側の電位とされる。これにより、ダイオードＤｂ，Ｄｃのリカバリ完了時に生じるサージ電圧をスナバコンデンサ１８によって吸収することができる。すなわち、負極側インダクタ２０のインダクタンスの影響を受けることなく、サージ電圧をスナバコンデンサ１８によって吸収することができる。
【００４５】
図６に、リカバリ完了時点においてスナバコンデンサ１８の放電電流を流通可能にしたことによるサージ電圧の吸収効果の一例を示す。なお、図６（ａ）〜図６（ｇ）は、先の図４（ａ）〜図４（ｇ）に対応している。
【００４６】
図示される例では、２次側コイルｗ２に負極性の電圧が誘起されることで、時刻ｔ１において、スナバコンデンサ１８の充電電流（第２のダイオードＤｓ２を流れる電流）が増加し始める。この電流は、その後も増加し続ける。そして、時刻ｔ２において、２次側コイルｗ２の誘起電圧が「０」にされると、スナバコンデンサ１８の充電電流は減少し始める。
【００４７】
その後、時刻ｔ３において、スナバコンデンサ１８の充電電流が「０」になるとともに、スナバコンデンサ１８の放電電流（第１のダイオードＤｓ１に流れる電流）が増加し始める。そして、時刻ｔ４において、２次側コイルｗ２の誘起電圧の極性が反転される。
【００４８】
その後、時刻ｔ５において、ダイオードＤｃにリカバリ電流が流れ始める。そして、時刻ｔ６において、ダイオードＤｃのリカバリが完了するものの、スナバコンデンサ１８の放電電流が流れていることから、スナバコンデンサ１８によってサージ電圧が吸収される。
【００４９】
なお、ダイオードＤａ，Ｄｄ又はダイオードＤｂ，Ｄｃのリカバリ完了時点においてスナバコンデンサ１８の放電電流を流すには、実際には、上記リカバリの完了時点におけるスナバコンデンサ１８の放電電流をダイオードのリカバリ電流のピーク値Ｉｒｐｅａｋよりも大きくするようにスナバコンデンサ１８の静電容量Ｃｓ及びインダクタ１４のインダクタンスＬｌｅａｋを設定することとなる。ここで、放電電流を流すためにインダクタ１４のインダクタンスＬｌｅａｋを用いるのは、上記インダクタンスＬｌｅａｋがリカバリ電流のピーク値Ｉｒｐｅａｋに大きな影響を及ぼすためである。詳しくは、インダクタンスＬｌｅａｋが大きいほど、リカバリ電流のピーク値Ｉｒｐｅａｋが小さくなる。以下、この理由を図７を用いて説明する。
【００５０】
図７は、ダイオードに流れる電流の推移を示すタイムチャートである。
【００５１】
時刻ｔ１において、１次側コイルｗ１の印加電圧の極性が反転されることで、ダイオードに流れる順方向電流が減少し始める。その後、時刻ｔ２において、ダイオードのリカバリが開始され、ダイオードにリカバリ電流が流れ始める。ここで、ダイオードの逆回復電荷Ｑが、ダイオードのリカバリ特性（逆回復特性）により定まる規定値に到達する時刻ｔ３において、ダイオードのリカバリが完了しダイオードはオフ状態とされる。
【００５２】
ここで、リカバリ電流の瞬時値を「ｉ」とし、リカバリ電流が流れ始めてからリカバリが完了するまでの時間を「ｔａ」とすると、リカバリ電流のピーク値Ｉｒｐｅａｋと逆回復電荷Ｑとの関係は、下式（ｅｑ１）によって表される。
【００５３】
【数１】
0005761112.tif 000002
一方、インダクタ１４のインダクタンスＬｌｅａｋ、リカバリ電流のピーク値Ｉｒｐｅａｋ、及びリカバリ電流が流れる閉回路（先の図５（ｂ）のトランスＴの２次側参照）における電圧Ｖｌｅａｋ（＝誘起電圧ＶＴ２＋スナバコンデンサ１８の端子間電圧ＶＣｓ）の関係から、下式（ｅｑ２）が導かれる。
【００５４】
【数２】
0005761112.tif 000003
上式（ｅｑ１），（ｅｑ２）をリカバリ電流のピーク値Ｉｒｐｅａｋについて解くと、下式（ｅｑ３）が導かれる。
【００５５】
【数３】
0005761112.tif 000004
上式（ｅｑ３）より、インダクタ１４のインダクタンスＬｌｅａｋが大きいほど、リカバリ電流のピーク値Ｉｒｐｅａｋの絶対値が小さくなることがわかる。
【００５６】
なお、上述したように、インダクタンスＬｌｅａｋを大きくするとスイッチング電源の出力電圧が不足する懸念があることから、インダクタンスＬｌｅａｋを過度に大きな値に設定しないことが望ましい。
【００５７】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
【００５８】
（１）ダイオードＤａ〜Ｄｄのリカバリが完了する時点においてスナバコンデンサ１８の放電電流を流通可能なように、スナバコンデンサ１８の静電容量Ｃｓ及びインダクタ１４のインダクタンスＬｌｅａｋを設定した。これにより、例えば、インダクタ１４のインダクタンスＬｌｅａｋを過度に大きくすることなくスナバコンデンサ１８の充電電流を低減することができる。
【００５９】
（２）ダイオードＤａ，Ｄｃのカソードからスナバコンデンサ１８、第２のダイオードＤｓ２、出力側コンデンサ１２を介してダイオードＤｂ，Ｄｄのアノードに至る経路と、ダイオードＤａ，Ｄｃのカソードから正極側インダクタ１６、出力側コンデンサ１２を介してダイオードＤｂ，Ｄｄのアノードに至る経路との重複部分であるコンバータＣＮＶの負極側電気経路に負極側インダクタ２０を設けた。このため、負極側インダクタ２０のインダクタンスＬｓを平滑コンデンサとして要求されるインダクタンスの一部として用いることができる。
【００６０】
（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。
【００６１】
本実施形態では、正極側インダクタ１６及び負極側インダクタ２０が一体的に構成された１部品としてのトランス２６がコンバータＣＮＶに備えられている。本実施形態では、トランス２６として、円環状の磁心２８（トロイダルコアを例示）を備えるものを用いている。また、負極側インダクタ２０の両端のうち第１のダイオードＤｓ１側に対して出力側コンデンサ１２の電位が高くなるように負極側インダクタ２０に電圧が印加される場合、正極側インダクタ１６の両端のうちスナバコンデンサ１８側の極性が正とされ、出力側コンデンサ１２側の極性が負とされる。
【００６２】
次に、上記トランス２６を備えることで得られる効果について説明する。
【００６３】
ダイオードＤａ〜Ｄｄのリカバリが完了する時点において、スナバコンデンサ１８の放電電流を流せない状況が生じ得る。こうした状況としては、例えば、負荷２２の要求電力がスイッチング電源の定格出力に対して過度に低く、負荷２２に供給される電流が小さくなる状況が挙げられる。こうした状況下においては、負極側インダクタ２０のインダクタンスに起因してサージ電圧が発生するものの、このサージ電圧はスナバコンデンサ１８によって吸収される。これは、正極側インダクタ１６にスナバコンデンサ１８が並列接続されていることから、サージ電圧の発生に伴い正極側インダクタ１６に誘起される電圧がスナバコンデンサ１８の端子間電圧によって制限されるためである。
【００６４】
以上説明した本実施形態によれば、上記第１の実施形態で得られた効果に加えて、以下の効果を得られるようになる。
【００６５】
正極側インダクタ１６及び負極側インダクタ２０を一体的に構成した。これにより、例えば、正極側インダクタ１６及び負極側インダクタ２０を各別にコンバータＣＮＶに設ける構成と比較して、インダクタの小型化や軽量化を図ることができ、ひいてはスイッチング電源のコストを抑制することができる。
【００６６】
さらに、正極側インダクタ１６及び負極側インダクタ２０を磁気結合させたトランス２６を備えた。このため、ダイオードＤａ〜Ｄｄのリカバリ完了時点においてスナバコンデンサ１８の放電電流が流れていない事態が生じる場合であっても、リカバリ電流に起因したサージ電圧を吸収することもできる。
【００６７】
（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。
【００６８】
・スナバコンデンサ１８の充電を制限するインダクタ（負極側インダクタ２０）の設置位置としては、上記各実施形態に例示したものに限らない。例えば、正極側インダクタ１６の両端のうち出力側コンデンサ１２側と、スナバコンデンサ１８及び第１のダイオードＤｓ１の接続点とを接続する経路（上記第２の経路）であってもよい。この場合、上記制限するインダクタのインダクタンスを平滑インダクタのインダクタンスとして利用できないものの、スナバコンデンサ１８の充電電流を低減することはできる。
【００６９】
・スナバコンデンサ１８の充電を制限するインダクタンス設定としては、受動素子としてのインダクタに限らず、例えば、回路の配線を利用して形成されるインダクタンスであってもよい。
【００７０】
・上記各実施形態において、スナバコンデンサ１８の静電容量Ｃｓの設定のみによって、ダイオードＤａ〜Ｄｄのリカバリが完了する時点においてスナバコンデンサ１８の放電電流を流通可能なようにしてもよい。
【００７１】
・第２のインダクタンス設定としては、トランスＴの漏れインダクタ（インダクタ１４）に限らず、受動素子としてのインダクタを用いてもよい。この際、インダクタの配置箇所は、２次側コイルｗ２と全波整流回路ＲＣとの間とすればよい。
【００７２】
・スイッチング素子Ｑ１〜Ｑ４の操作手法としては、フェーズシフト処理によって行うものに限らず、ハードスイッチングによって行うものであってもよい。
【００７３】
・交流電圧印加手段としては、フルブリッジ回路ＦＢに限らず、例えば、一対のスイッチング素子の直列接続体を備えるハーフブリッジ回路であってもよい。
【００７４】
・整流手段としては、全波整流回路ＲＣに限らず、例えば半波整流回路であってもよい。
【００７５】
・第１，第２の阻止手段としては、ダイオードに限らず、例えばサイリスタであってもよい。
【００７６】
・正極側インダクタ１６及び負極側インダクタ２０が一体的に構成されるトランスとしては、上記第２の実施形態に例示したものに限らない。また、一体的に構成される部品としては、正極側インダクタ１６及び負極側インダクタ２０が互いに磁気結合しているものに限らない。この場合であっても、インダクタの小型化や軽量化を図ることはできる。
【００７７】
・コンバータＣＮＶとしては、車両の外部の商用電源の電力を車載蓄電池に充電するものに限らない。また、コンバータＣＮＶが搭載される充電装置としては、車両に搭載されるものに限らず、例えば、住宅に設置されるものであってもよい。
【符号の説明】
【００７８】
１６…正極側インダクタ、１８…スナバコンデンサ、２０…負極側インダクタ、Ｔ…トランス、ｗ１…１次側コイル、ｗ２…２次側コイル、ＦＢ…フルブリッジ回路、ＲＣ…全波整流回路、Ｄａ〜Ｄｄ…ダイオード。
【図１】
0005761112.tif 000005
【図２】
0005761112.tif 000006
【図３】
0005761112.tif 000007
【図４】
0005761112.tif 000008
【図５】
0005761112.tif 000009
【図６】
0005761112.tif 000010
【図７】
0005761112.tif 000011
【図８】
0005761112.tif 000012