(57)【特許請求の範囲】
【請求項１】
検査対象の電子機器から出力されたデータを入力して、当該入力データから検査符号を生成する検査符号生成部と、
前記入力データと前記検査符号からシンドロームを演算し、当該シンドロームをデコードして前記入力データの誤り位置を示す誤り情報を生成する誤り検出部と、
前記電子機器の出荷前であるか否かを選択する第１のモード選択部と、
誤り訂正を施すか否かを選択する第２のモード選択部と、
前記誤り検出部により生成された誤り情報を用いて、前記入力データの誤りを訂正する誤り訂正部と、
前記誤り検出部により演算されたシンドロームを用いて、前記入力データの誤りがあらかじめ設定された基準を満たすか否かを判定するとともに、前記第２のモード選択部の選択結果による誤り訂正の要否の制御および前記判定結果の表示モニタへの提示可否を、前記第１のモード選択部の選択結果に基づいて前記電子機器が出荷前であるか出荷後であるかで場合分けして決定する制御部とを備える誤り検出訂正装置。
【請求項２】
前記制御部は、前記入力データの誤りがあらかじめ設定された基準の誤り数よりも多い場合、誤り数を提示することを特徴とする請求項１記載の誤り検出訂正装置。
【請求項３】
前記誤り検出部により生成された誤り情報を時系列に蓄積する第１のデータ蓄積部を備えることを特徴とする請求項１または請求項２記載の誤り検出訂正装置。
【請求項４】
前記誤り訂正部により生成された誤り訂正後の入力データを時系列に蓄積する第２のデータ蓄積部を備えることを特徴とする請求項３記載の誤り検出訂正装置。
【請求項５】
前記電子機器のシステムのハードウェア的な異常を監視するシステム監視部を備え、
前記第１のデータ蓄積部および前記第２のデータ蓄積部は、前記制御部によって前記入力データの誤りがあらかじめ設定された基準を満たさないと判定されたこと、または、前記システム監視部により前記電子機器に異常が検出されたことを契機として、データ蓄積を行うことを特徴とする請求項４記載の誤り検出訂正装置。
【請求項６】
外部機器と通信して前記第１のデータ蓄積部の蓄積内容を送信する通信部を備えることを特徴とする請求項３記載の誤り検出訂正装置。
【請求項７】
請求項１から請求項６のうちのいずれか１項記載の誤り検出訂正装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電子機器が扱うデータの誤り検出訂正を行う誤り検出訂正装置およびこれを備えた電子機器に関する。
【背景技術】
【０００２】
例えば、特許文献１には、ＰＲＯＭ回路におけるデータの誤りの検出および訂正を行う誤り訂正回路を内蔵した半導体装置が開示されている。この装置は、ＰＲＯＭ回路の情報ビットセル（メモリセル）の出力と誤り訂正回路の出力とを切り替えるゲートを備える。これにより、誤り訂正回路の影響を受けることなく、メモリセルの生のデータを取り出して、メモリセルのビット故障率とデータ保持特性などの評価を行うことが可能である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−１２８８９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に代表される従来の技術では、誤り訂正回路を非選択モードにすることで、誤り訂正回路の出力を無効化して評価対象の記憶装置の出力のみを読み出すことできる。しかしながら、従来の装置では、単に誤り訂正を非選択にできるだけであるため、データ誤り検査判定が出荷前／後の状況や機器の仕様に応じた誤り訂正の要否や表示の要否、合否判定基準を適切な組み合わせで選択することが困難であるという課題があった。
【０００５】
例えば、電子機器の出荷前に行う検査判定において、出荷後の製品仕様は、誤り訂正を施す機器であっても、誤り訂正が施された結果、正常動作が可能になる場合があるので、検査のために誤り訂正機能を動作させない方法が考えられる。
また、誤り訂正を施すことで、十分に冗長を持たせて正常動作できる場合、誤り訂正を実施した状態で機器を動作させ、あらかじめ定めた基準を満足するか否かを表示させることにより、検査の合否を決めることが可能である。
一方、出荷後においては、誤り訂正処理により、正常動作が可能な間では、検査判定結果を提示することなく、可能な限り誤り訂正を施して正常動作を継続させることが望ましい場合がある。
【０００６】
この発明は、上記のような課題を解決するためになされたもので、出荷前／後の状況や機器の仕様に応じた情報に基づいて、誤り訂正の要否、合否判定基準の変更、検査判定結果の表示の要否、電子機器の動作を決定することが可能な誤り検出訂正装置およびこれを備えた電子機器を得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る誤り検出訂正装置は、検査対象の電子機器から出力されたデータを入力して、当該入力データから検査符号を生成する検査符号生成部と、入力データと検査符号からシンドロームを演算し、当該シンドロームをデコードして入力データの誤り位置を示す誤り情報を生成する誤り検出部と、電子機器の出荷前であるか否かを示す値を選択する第１のモード選択部と、誤り訂正を施すか否かを示す値を選択する第２のモード選択部と、誤り検出部により生成された誤り情報を用いて、入力データの誤りを訂正する誤り訂正部と、誤り検出部により演算されたシンドロームを用いて、入力データの誤りがあらかじめ設定された基準を満たすか否かを判定するとともに、第２のモード選択部の選択結果による誤り訂正の要否の制御および判定結果の表示モニタへの提示可否を、第１のモード選択部の選択結果に基づいて電子機器が出荷前であるか出荷後であるかで場合分けして決定する制御部とを備える。
【発明の効果】
【０００８】
この発明によれば、出荷前／後の状況や機器の仕様に応じた情報に基づいて、誤り訂正の要否、合否判定基準の変更、検査判定結果の表示の要否、電子機器の動作を決定することが可能であり、外部の状況および仕様の変更要請に対応できるという効果がある。
【図面の簡単な説明】
【０００９】
【図１】この発明の実施の形態１に係る誤り検出訂正装置およびこれを備えた電子機器の構成を示すブロック図である。
【図２】実施の形態１に係る誤り検出訂正装置の構成を示すブロック図である。
【図３】１ビットの誤り検出と訂正が可能な場合の誤り検出訂正装置の具体的な構成例を示す図である。
【図４】図３の制御部の動作を示すフローチャートである。
【図５】２ビットの誤り検出と１ビットの誤り検出が可能な誤り検出訂正装置の具体的な構成例を示す図である。
【図６】図５の制御部の動作を示すフローチャートである。
【図７】この発明の実施の形態２に係る誤り検出訂正装置の構成を示すブロック図である。
【図８】実施の形態２に係る誤り検出訂正装置の具体的な構成例を示す図である。
【図９】この発明の実施の形態３に係る誤り検出訂正装置の構成を示すブロック図である。
【図１０】実施の形態３に係る誤り検出訂正装置の具体的な構成例を示す図である。
【図１１】この発明の実施の形態４に係る誤り検出訂正装置の構成を示すブロック図である。
【図１２】この発明の実施の形態５に係る誤り検出訂正装置の構成を示すブロック図である。
【図１３】実施の形態６に係る誤り検出訂正部の具体的な別の構成例を示す図である。
【図１４】図１３の誤り検出訂正装置の各部位の状態を示す図である。
【図１５】図１３の誤り検出訂正装置の各部位のタイミングチャートである。
【図１６】シフトレジスタを使用した検査符号生成部を示す図である。
【図１７】図１６の検査符号生成部における状態図である。
【図１８】図１６の検査符号生成部におけるタイミングチャートである。
【発明を実施するための形態】
【００１０】
実施の形態１．
図１は、この発明の実施の形態１に係る誤り検出訂正装置およびこれを備えた電子機器の構成を示すブロック図である。また、図２は、実施の形態１に係る誤り検出訂正装置の構成を示すブロック図である。図１に示す電子機器１は、電子機器に必要なデータ処理を行い、データを送信する送信側信号処理部１０と、誤り訂正を施されたデータを入力し、電子機器に必要なデータ処理を行う受信側信号処理部１３と、実施の形態１に係る誤り検出訂正装置２とを備える。電子機器１としては、例えば、ディスク再生装置などの車載オーディオ装置や、カーナビゲーション装置などの車載用情報機器が挙げられる。
【００１１】
送信側信号処理部１０は、電子機器１内の情報処理で生成したデータを受信側信号処理部１３に送信するデータを生成する構成部であり、装置の目的に沿った処理を施す。
受信側信号処理部１３は、送信側信号処理部１０からデータバス３を介して送信されたデータを用いて情報処理を行う構成部である。
【００１２】
図１および図２に示す誤り検出訂正装置２は、データバス３、データ出力部２０、検査符号生成部２１、誤り検出部２２、制御部２３、モード選択部２４、検査判定結果出力部２５、加算器２６およびデータ入力部２７を備える。
データ出力部２０は、電子機器１における送信側信号処理部１０から入力したデータを、データバス３を介してデータ入力部２７へ向かって出力する。検査符号生成部２１は、データ出力部２０からのデータを用いて検査符号を生成する。なお、図１および図２において、エラーデータｅa，ｅbの加算ポイントを破線で示しており、エラーデータｅは、ｅ＝ｅa＋ｅbで表され、このポイントでデータ誤りが発生することを想定している。ここで、ｅ，ｅa，ｅbはｅaとｅbのデータ数の和がｍのとき、ｍ行１列の行列となる。
誤り検出部２２は、検査符号生成部２１により生成された検査符号を用いて、電子機器１で扱われるデータの誤り検出を実施する。制御部２３は、誤り検出部２２による誤り検査判定結果と、モード選択部２４ａ，２４ｂにより選択された検査モードとに基づいて、データ誤りがあらかじめ定めた基準を満足するか否かを判定し、さらに誤り訂正を実施するか否かの信号を誤り検出部２２に送信する。
【００１３】
モード選択部２４ａ，２４ｂは、出荷前であるか否かの情報および誤り訂正実施の要否に関し選択設定され、設定に応じたデジタル値を出力する。例えば、モード選択部２４ａの出力がデジタル値“０”である場合は出荷前、デジタル値“１”である場合は出荷後を示す。また、モード選択部２４ｂは、電子機器１の仕様に応じて誤り訂正を実施するか否かが設定され、モード選択部２４ｂの出力がデジタル値“０”である場合には誤り訂正が“不要”、デジタル値“１”である場合は誤り訂正が“要”を示すものとする。
なお、本発明でいう出荷前、出荷後とは、検査対象の電子機器１がメーカー側に属し、電子機器１の修理や製造ラインでの対応が行える状態を出荷前とし、それ以外の状態を出荷後とする。
【００１４】
検査判定結果出力部２５は、制御部２３による検査判定結果を出力する構成部である。加算器２６は、誤り検出部２２により検出、生成された誤りデータ位置情報を、入力データのビット値ごとに加算して誤り訂正を行う。データ入力部２７は、加算器２６から出力される誤り訂正後のデータを入力する。
【００１５】
次に動作について説明する。
図３は、実施の形態１に係る誤り検出訂正装置の具体的な構成例を示す図であり、図３に示す誤り検出訂正装置２では、電子機器１で扱われるデータ長４のデジタルデータｘ1，ｘ2，ｘ3，ｘ4を出力するとき、符号長７、データ長４のハミング符号を用いて誤り検出および訂正を行う。また、図４は図３の制御部の動作を示すフローチャートである。
【００１６】
データ出力部２０が、データｘ1，ｘ2，ｘ3，ｘ4をビットごとにパラレルに出力すると、各ビットのデータは、データｗ1，ｗ2，ｗ3，ｗ4として検査符号生成部２１、誤り検出部２２および加算器２６へ入力される。
検査符号生成部２１は、３つの排他的論理和回路から構成されている。第１の排他的論理和回路は、データｗ1，ｗ2，ｗ3を入力して排他的論理和演算を行い、検査ビットｃ1（＝ｗ5）を生成する。また、第２の排他的論理和回路は、データｗ2，ｗ3，ｗ4を入力して排他的論理和演算を行い、検査ビットｃ2（＝ｗ6）を生成する。第３の排他的論理和回路は、データｗ1，ｗ2，ｗ4を入力して排他的論理和演算を行い、検査ビットｃ3（＝ｗ7）を生成する。
【００１７】
誤り検出部２２は、データｗ1，ｗ2，ｗ3，ｗ4および検査ビットｃ1，ｃ2，ｃ3を入力して、これらのデータからシンドロームｓ1，ｓ2，ｓ3を生成する。
すなわち、誤り検出部２２の第１の排他的論理和回路がデータｗ1，ｗ2，ｗ3，ｃ1を入力して排他的論理和演算を行い、シンドロームｓ1を生成する。また、第２の排他的論理和回路がデータｗ2，ｗ3，ｗ4，ｃ2を入力して排他的論理和演算を行い、シンドロームｓ2を生成する。第３の排他的論理和回路がデータｗ1，ｗ2，ｗ4，ｃ3を入力して排他的論理和演算を行い、シンドロームｓ3を生成する。
これらシンドロームｓ1，ｓ2，ｓ3の組み合わせに７個のデータｗ1，ｗ2，ｗ3，ｗ4，ｃ1，ｃ2，ｃ3の誤り位置の情報が含まれている。
【００１８】
次に、誤り検出部２２は、シンドロームｓ1，ｓ2，ｓ3をデコードするとともに、制御部２３から出力される誤り訂正許可信号との論理積をとることによって、データｗ1，ｗ2，ｗ3，ｗ4の誤りに対応する誤り信号ｅ1，ｅ2，ｅ3，ｅ4を生成する。
すなわち、第１の論理積回路が、シンドロームｓ1，ｓ3とシンドロームｓ2の反転値を入力して論理積演算を行い、誤り信号ｅ1を生成する。また、第２の論理積回路が、シンドロームｓ1，ｓ2，ｓ3を入力して論理積演算を行い、誤り信号ｅ2を生成する。第３の論理積回路が、シンドロームｓ1，ｓ2とシンドロームｓ3の反転値を入力して論理積演算を行い、誤り信号ｅ3を生成する。第４の論理積回路が、シンドロームｓ2，ｓ3とシンドロームｓ1の反転値を入力して論理積演算を行い、誤り信号ｅ4を生成する。
誤り信号ｅ1，ｅ2，ｅ3，ｅ4は、誤り検出部２２から加算器２６に出力され、シンドロームｓ1，ｓ2，ｓ3は、制御部２３に出力される。
【００１９】
制御部２３は、モード選択部２４ａ，２４ｂの設定信号を入力して、図４の処理により、検査判定結果としてシンドロームｓ1，ｓ2，ｓ3からデータｗ1，ｗ2，ｗ3，ｗ4の誤りの有無を判定する。
まず、制御部２３は、シンドロームｓ1，ｓ2，ｓ3の論理演算を実施して、その演算結果を検査判定結果Ｓとする（ステップＳＴ１）。すなわち、シンドロームｓ1，ｓ2，ｓ3を入力して、１つでもデジタル値“１”があれば、Ｓ＝１、全くなければＳ＝０とする。
次に、制御部２３は、モード選択部２４ａ，２４ｂの設定状態を検出する（ステップＳＴ２）。モード選択部２４ａ，２４ｂの出力が（２４ａ，２４ｂ）＝（０，１）である場合（ステップＳＴ３；ＹＥＳ）は、出荷前、誤り訂正要を示しており、誤り検出部２２に誤り訂正を許可する“Ｈ”信号を送信して誤り訂正を実施し、検査判定結果出力部２５を介して検査判定結果Ｓを検査装置の表示モニタに表示させる（ステップＳＴ４）。誤り検出部２２に“Ｈ”信号が送信されると、誤り信号ｅ1，ｅ2，ｅ3，ｅ4を加算器２６に出力し、誤り訂正が施されたデータがデータ入力部２７に送信され、その結果、電子機器１は、１ビットの誤りがある場合でも正常動作する。
【００２０】
出荷前の検査時に検査判定結果Ｓのデジタル値が“１”となった場合は、電子機器１の出荷を見合わせ、電子機器１の修理とその製造ラインのチェックを行って、加算器２６による誤り訂正がなくても、“データ出力部２０からのデータｗ1，ｗ2，ｗ3，ｗ4のいずれのデータにも誤りがない”という基準を満たす電子機器１のみを出荷する。
出荷前に対処すべきデータの誤りが発生する要因としては、電子機器１の内部の面実装部品のはんだ不良やＩＣ内のショートなどが考えられる。
【００２１】
上述の検査判定結果Ｓの出力と並行して、制御部２３から誤り訂正許可信号（“Ｈ”信号）が出力されていると、加算器２６は、データ出力部２０からのデータｗ1，ｗ2，ｗ3，ｗ4と誤り信号ｅ1，ｅ2，ｅ3，ｅ4とを入力してデータごとに誤り訂正を行い、データ入力部２７に出力する。すなわち、加算器２６を構成する第１の排他的論理和回路が、データｗ1と誤り信号ｅ1との排他的論理和演算を行い、データｘ1’を生成する。また、第２の排他的論理和回路が、データｗ2と誤り信号ｅ2との排他的論理和演算を行い、データｘ2’を生成する。第３の排他的論理和回路が、データｗ3と誤り信号ｅ3との排他的論理和演算を行い、データｘ3’を生成する。第４の排他的論理和回路が、データｗ4と誤り信号ｅ4との排他的論理和演算を行い、データｘ4’を生成する。
データ入力部２７は、加算器２６により誤り訂正されたデータｘ1’，ｘ2’，ｘ3’，ｘ4’を電子機器１における受信側信号処理部１３に入力する。このように、出荷前にデータ誤りの程度に応じた対処が可能である。
【００２２】
また、（２４ａ，２４ｂ）＝（０，０）である場合（ステップＳＴ３；ＮＯ、ステップＳＴ５；ＹＥＳ）は、出荷前、誤り訂正不要を示している。このとき、制御部２３は、誤り訂正を実施せず、検査判定結果出力部２５を介して検査判定結果Ｓを検査装置の表示モニタに表示させる（ステップＳＴ６）。
（２４ａ，２４ｂ）＝（１，１）である場合（ステップＳＴ５；ＮＯおよびステップＳＴ７；ＹＥＳ）は、出荷後、誤り訂正要を示している。このとき、制御部２３は、誤り検出部２２に誤り訂正を許可する信号（“Ｈ”信号）を送信して誤り訂正を実施するとともに、検査判定結果Ｓを表示モニタに表示しない（ステップＳＴ８）。
（２４ａ，２４ｂ）＝（１，０）の場合（ステップＳＴ７；ＮＯおよびステップＳＴ９；ＹＥＳ）は、出荷後、誤り訂正不要を示している。このとき、制御部２３は、誤り訂正を実施せず、検査判定結果Ｓを表示モニタに表示しない（ステップＳＴ１０）。
【００２３】
なお、符号長７、データ長４の拡大ハミング符号では、データｗ1，ｗ2，ｗ3，ｗ4のうち２ビット以上の誤りが生じているか否かを検出できないので、２ビット以上の誤りを判定するには、データｘ1’，ｘ2’，ｘ3’，ｘ4’が誤ることにより、システムとして確実に成立しなくなる状況の確認、すなわちシステムの破綻確認が必要である。電子機器１のシステムの破綻とは、電子機器１のシステムにおいて、誤り訂正可能な範囲を超えて誤りが発生したため、システムとして正常に動作していない状態であることをいう。
例えば、電子機器１がディスク再生装置であり、音声データに誤り訂正を施す場合は、ディスク上の傷が多いためにノイズが多い状態に相当する。
【００２４】
しかしながら、この発明に係る誤り検出訂正装置２では、モード選択部２４ａ，２４ｂの設定により、１ビットの誤り検出と訂正を同時に行うことが可能であるため、システム破綻判別部（図示せず）を制御部２３と接続する構成をとり、このブロックにてシステムの正常動作を確認することで、システム破綻が確認できる。すなわち、データｗ1，ｗ2，ｗ3，ｗ4の誤り検出時に同時にシステム破綻確認を実施することで２ビット以上の誤りがあることが判断できる。
【００２５】
図５は、実施の形態１に係る誤り検出訂正装置の具体的な構成例を示す図であり、２ビットの誤り検出と１ビットの誤り訂正が可能な誤り検出訂正装置を示している。図５に示す誤り検出訂正装置２は、電子機器１に扱われるデータ長４のデジタルデータｘ1，ｘ2，ｘ3，ｘ4を入力し、符号長８、データ長４の拡大ハミング符号を用いて誤り検出および訂正を行う。また、制御部２３は、図６のフローに従って動作する。
【００２６】
データ出力部２０が、データｘ1，ｘ2，ｘ3，ｘ4をビットごとにパラレルに出力すると、各ビットのデータは、データｗ1，ｗ2，ｗ3，ｗ4として検査符号生成部２１、誤り検出部２２および加算器２６へ入力される。
検査符号生成部２１は、４つの排他的論理和回路から構成される。第１の排他的論理和回路は、データｗ1，ｗ2，ｗ3を入力して排他的論理和演算を行い、検査ビットｃ1（＝ｗ5）を生成する。また、第２の排他的論理和回路は、データｗ2，ｗ3，ｗ4を入力して排他的論理和演算を行い、検査ビットｃ2（＝ｗ6）を生成する。第３の排他的論理和回路は、データｗ1，ｗ2，ｗ4を入力して排他的論理和演算を行い、検査ビットｃ3（＝ｗ7）を生成する。さらに、第４の排他的論理和回路は、データｗ1，ｗ2，ｗ3，ｗ4，ｗ5，ｗ6，ｗ7を入力して排他的論理和演算を行い、検査ビットｃ4（＝ｗ8）を生成する。
【００２７】
誤り検出部２２では、データｗ1，ｗ2，ｗ3，ｗ4，ｗ5，ｗ6，ｗ7，ｗ8を入力し、これらのデータからシンドロームｓ1，ｓ2，ｓ3，ｓ4を生成する。すなわち、誤り検出部２２の第１の排他的論理和回路が、データｗ1，ｗ2，ｗ3，ｗ5を入力して排他的論理和演算を行い、シンドロームｓ1を生成する。また、第２の排他的論理和回路が、データｗ2，ｗ3，ｗ4，ｗ6を入力して排他的論理和演算を行い、シンドロームｓ2を生成する。第３の排他的論理和回路が、データｗ1，ｗ2，ｗ4，ｗ7を入力して排他的論理和演算を行い、シンドロームｓ3を生成する。さらに、第４の排他的論理和回路が、データｗ1，ｗ2，ｗ3，ｗ4，ｗ5，ｗ6，ｗ7，ｗ8を入力して排他的論理和演算を行い、シンドロームｓ4を生成する。これらのシンドロームｓ1，ｓ2，ｓ3，ｓ4の組み合わせに８個のデータｗ1，ｗ2，ｗ3，ｗ4，ｗ5，ｗ6，ｗ7，ｗ8の誤り位置の情報が含まれている。
【００２８】
次に、誤り検出部２２は、シンドロームｓ1，ｓ2，ｓ3をデコードするとともに、制御部２３から誤り訂正を許可する“Ｈ”信号が入力され、これらの信号によって、データｗ1，ｗ2，ｗ3，ｗ4の誤りに対応する誤り信号ｅ1，ｅ2，ｅ3，ｅ4を生成する。
すなわち、第１の論理積回路が、シンドロームｓ1，ｓ3とシンドロームｓ2の反転値を入力して論理積演算を行い、誤り信号ｅ1を生成する。また、第２の論理積回路が、シンドロームｓ1，ｓ2，ｓ3を入力して論理積演算を行い、誤り信号ｅ2を生成する。第３の論理積回路が、シンドロームｓ1，ｓ2とシンドロームｓ3の反転値を入力して論理積演算を行い、誤り信号ｅ3を生成する。第４の論理積回路が、シンドロームｓ2，ｓ3とシンドロームｓ1の反転値を入力して論理積演算を行い、誤り信号ｅ4を生成する。
誤り信号ｅ1，ｅ2，ｅ3，ｅ4は、誤り検出部２２から加算器２６に出力され、シンドロームｓ1，ｓ2，ｓ3，ｓ4は、制御部２３に出力される。
【００２９】
制御部２３は、検査判定結果として、シンドロームｓ1，ｓ2，ｓ3，ｓ4からデータｗ1，ｗ2，ｗ3，ｗ4の誤りの有無を判定する。すなわち、制御部２３は、シンドロームｓ4をそのまま検査判定結果出力部２５ａに出力し、制御部２３を構成する論理和回路が、シンドロームｓ1，ｓ2，ｓ3を入力して論理和演算を行って検査判定結果出力部２５ａに出力し、また、誤り訂正を許可する“Ｈ”信号を誤り検出部２２へ出力する。
図６において、制御部２３は、シンドロームｓ1，ｓ2，ｓ3，ｓ4の論理演算を実施して、その演算結果を検査判定結果Ｓ1，Ｓ2とする（ステップＳＴ１ａ）。
すなわちシンドロームｓ1，ｓ2，ｓ3のうち、少なくとも１つがデジタル値“１”である場合は１ビット以上の誤りがあり、シンドロームｓ4が“０”の場合は１ビット誤りとしてＳ１＝１、Ｓ２＝０とする。また、シンドロームｓ4が“１”の場合は２ビット誤りとしてＳ１＝０、Ｓ２＝１とする。
【００３０】
次に、制御部２３は、モード選択部２４ａ，２４ｂの設定状態を検出する（ステップＳＴ２ａ）。モード選択部２４ａ，２４ｂの出力が（２４ａ，２４ｂ）＝（０，１）である場合（ステップＳＴ３ａ；ＹＥＳ）は、出荷前、誤り訂正要を示しており、誤り検出部２２に誤り訂正を許可する信号（“Ｈ”信号）を送信するとともに、検査判定結果出力部２５を介して検査判定結果Ｓ１，Ｓ２を検査装置の表示モニタに表示させる（ステップＳＴ４ａ）。
【００３１】
また、（２４ａ，２４ｂ）＝（０，０）である場合（ステップＳＴ３ａ；ＮＯ、ステップＳＴ５ａ；ＹＥＳ）は、出荷前、誤り訂正不要を示している。このとき、制御部２３は、誤り訂正を実施せず、検査判定結果出力部２５を介して検査判定結果Ｓ１，Ｓ２を検査装置の表示モニタに表示させる（ステップＳＴ６ａ）。
（２４ａ，２４ｂ）＝（１，１）である場合（ステップＳＴ５ａ；ＮＯおよびステップＳＴ７ａ；ＹＥＳ）は、出荷後、誤り訂正要を示している。このとき、制御部２３は、誤り検出部２２に誤り訂正を許可する信号（“Ｈ”信号）を送信して誤り訂正を実施するとともに、検査判定結果Ｓ１，Ｓ２を表示モニタに表示しない（ステップＳＴ８）。
（２４ａ，２４ｂ）＝（１，０）の場合（ステップＳＴ７ａ；ＮＯおよびステップＳＴ９ａ；ＹＥＳ）は、出荷後、誤り訂正不要を示している。このとき、制御部２３は、誤り訂正を実施せず、検査判定結果Ｓ１，Ｓ２を検査装置の表示モニタに表示しない（ステップＳＴ１０ａ）。
【００３２】
なお、出荷前の検査時に検査判定結果のデジタル値が“１”となった場合は、電子機器１の出荷を見合わせ、電子機器１の修理とその製造ラインのチェックを行って、加算器２６による誤り訂正がなくても、“データ出力部２０からのデータｗ1，ｗ2，ｗ3，ｗ4のいずれのデータにも誤りがない”という基準を満たす電子機器１のみを出荷する。
【００３３】
上述の検査判定結果の出力と並行して、制御部２３から誤り訂正許可信号（“Ｈ”信号）が出力されていると、加算器２６は、データ出力部２０からのデータｗ1，ｗ2，ｗ3，ｗ4と誤り信号ｅ1，ｅ2，ｅ3，ｅ4とを入力してデータごとに誤り訂正を行い、データ入力部２７に出力する。すなわち、加算器２６を構成する第１の排他的論理和回路が、データｗ1と誤り信号ｅ1の排他的論理和演算を行い、データｘ1’を生成する。
また、第２の排他的論理和回路が、データｗ2と誤り信号ｅ2との排他的論理和演算を行い、データｘ2’を生成する。第３の排他的論理和回路が、データｗ3と誤り信号ｅ3との排他的論理和演算を行い、データｘ3’を生成する。第４の排他的論理和回路が、データｗ4と誤り信号ｅ4との排他的論理和演算を行い、データｘ4’を生成する。
データ入力部２７は、加算器２６により誤り訂正されたデータｘ1’，ｘ2’，ｘ3’，ｘ4’を電子機器１に入力する。このように、出荷前にデータ誤りの程度に応じた対処が可能である。
【００３４】
符号長８、データ長４の拡大ハミング符号では、パリティチェックを施すため、図３の構成に対してデータｗ1，ｗ2，ｗ3，ｗ4のうち１ビットの誤り検出と２ビットの誤り検出が可能である。このとき、電子機器１のシステムが破綻しているかどうかを確認することなく、２ビットの誤りを検出することができる。
【００３５】
なお、制御部２３によりデータｗ1，ｗ2，ｗ3，ｗ4のうち２ビットに誤りがあることが判定された場合のみに、検査判定結果を出力するようにしてもよい。この場合は、１ビットに誤りがあることが判定されても、出荷前の検査はパスする。すなわち、１ビットの誤りがあっても、加算器２６によって誤り訂正がなされているので、製品仕様などによっては、当該判定基準を採用することができる。
【００３６】
以上のように、この実施の形態１によれば、検査対象の電子機器１から出力されたデータを入力して、当該入力データから検査符号を生成する検査符号生成部２１と、入力データと検査符号からシンドロームを演算し、当該シンドロームをデコードして入力データの誤り位置を示す誤り情報を生成する誤り検出部２２と、電子機器１の出荷前であるか否かを選択するモード選択部２４ａと、誤り訂正を施すか否かを選択するモード選択部２４ｂと、誤り検出部２２により生成された誤り情報を用いて、入力データの誤りを訂正する誤り訂正部である加算器２６と、誤り検出部２２により演算されたシンドロームを用いて、入力データの誤りがあらかじめ設定された基準を満たすか否かを判定するとともに、モード選択部２４ａ，２４ｂの選択結果に応じて判定結果の提示可否を決定する制御部２３とを備える。このように構成することで、出荷前／後の状況および機器の仕様に応じた情報に基づいて、誤り訂正の要否、合否判定基準の変更、検査判定結果の表示の要否、電子機器の動作を決定することが可能である。
【００３７】
また、この実施の形態１によれば、制御部２３が、モード選択部２４ｂの選択結果による誤り訂正の要否の制御および判定結果の提示可否を、モード選択部２４ａの選択結果に基づいて電子機器１が出荷前であるか出荷後であるかで場合分けして決定する。このようにすることで、出荷前／後の状況や機器の仕様に応じた情報に基づいて、誤り訂正の要否、検査判定結果の表示の要否を決定することが可能であり、外部の状況および仕様の変更要請に対応できる。
【００３８】
さらに、この実施の形態１によれば、制御部２３が、入力データの誤りがあらかじめ設定された基準の誤り数よりも多い場合、誤り数を提示するので、基準を超えた誤りの状況を提示することができる。
【００３９】
実施の形態２．
図７は、この発明の実施の形態２に係る誤り検出訂正装置の構成を示すブロック図である。図７に示す誤り検出訂正装置２Ａは、データ出力部２０、検査符号生成部２１、誤り検出部２２、制御部２３、モード選択部２４ａ，２４ｂ、検査判定結果出力部２５、加算器２６、データ入力部２７およびデータ蓄積部２８を備える。データ蓄積部２８は、モード選択部２４の出力値に応じて、データ出力部２０が入力したデータの誤りに対応する誤り信号を時系列に蓄積する第１のデータ蓄積部である。なお、図７において、図２と同一の構成要素には同一符号を付して説明を省略する。
【００４０】
次に動作について説明する。
図８は、実施の形態２に係る誤り検出訂正装置の具体的な構成例を示す図であり、２ビットの誤り検出と１ビットの誤り訂正が可能な構成を示している。
図８に示す誤り検出訂正装置２Ａは、図３の構成と同様に、電子機器１に扱われるデータ長４のデジタルデータｘ1，ｘ2，ｘ3，ｘ4を入力し、符号長７、データ長４の拡大ハミング符号を用いて誤り検出および訂正を行う。
【００４１】
また、図８では、データ蓄積部２８から時系列に読み出した、データｗ1，ｗ2，ｗ3，ｗ4の誤りに対応する誤り信号ｅ1，ｅ2，ｅ3，ｅ4を解析して、データｗ1，ｗ2，ｗ3，ｗ4の誤り箇所（誤りが発生するビット）と、データｗ1，ｗ2，ｗ3，ｗ4の誤りが発生する時系列な状況とを把握するデータ解析部２８ａを備える。
【００４２】
誤り検出部２２は、上記実施の形態１と同様に、シンドロームｓ1，ｓ2，ｓ3をデコードして、データｗ1，ｗ2，ｗ3，ｗ4の誤りに対応する誤り信号ｅ1，ｅ2，ｅ3，ｅ4を生成する。データ蓄積部２８は、制御部２３から入力した検査判定結果がデジタル値“１”、すなわちデータ誤りがあることを示したことを契機に、電子機器１の動作クロックに同期して、誤り検出部２２により生成された当該データｗ1，ｗ2，ｗ3，ｗ4の誤りに対応する誤り信号ｅ1，ｅ2，ｅ3，ｅ4を蓄積する。
【００４３】
図８の例では、誤り検出部２２がデータｗ1，ｗ2，ｗ3，ｗ4のうちの１ビットに誤りを検出した時点で、データ蓄積部２８が、データｗ1，ｗ2，ｗ3，ｗ4の各ビットの誤り位置を示す誤り信号ｅ1，ｅ2，ｅ3，ｅ4を時系列（Ｔ１→Ｔ２→Ｔ３→Ｔ４→Ｔ５→・・・）に蓄積していく。
【００４４】
データ解析部２８ａは、データ蓄積部２８から時系列（ファストイン・ファストアウト）に読み出したデータｗ1，ｗ2，ｗ3，ｗ4の誤りに対応する誤り信号ｅ1，ｅ2，ｅ3，ｅ4を解析し、データｗ1，ｗ2，ｗ3，ｗ4の誤りが発生したビットとデータｗ1，ｗ2，ｗ3，ｗ4の誤りが発生する時系列な状況（誤りが発生するビットの時系列な遷移）を把握する。このデータ解析結果は、電子機器１の不具合調査に有効な情報となる。
【００４５】
以上のように、この実施の形態２によれば、制御部２３により入力データの誤りがあらかじめ設定された基準を満たさないと判定されたことを契機として、誤り検出部２２により生成された誤り信号ｅ1，ｅ2，ｅ3，ｅ4を時系列に蓄積するデータ蓄積部２８を備えるので、電子機器１が扱うデータｗ1，ｗ2，ｗ3，ｗ4における誤りが発生したビットと、データｗ1，ｗ2，ｗ3，ｗ4の誤りが発生する時系列な状況を解析するために利用される、データｗ1，ｗ2，ｗ3，ｗ4の誤りに対応する時系列な誤り信号ｅ1，ｅ2，ｅ3，ｅ4を蓄積することができる。
【００４６】
また、上記実施の形態２では、符号長７、データ長４の拡大ハミング符号を用いて誤り検出および訂正を行う場合を示したが、図５のように符号長８、データ長４の拡大ハミング符号を用いて誤り検出および訂正を行っても同様の効果を得ることができる。
【００４７】
実施の形態３．
図９は、この発明の実施の形態３に係る誤り検出訂正装置の構成を示すブロック図である。図９に示す誤り検出訂正装置２Ｂは、データ出力部２０、検査符号生成部２１、誤り検出部２２、制御部２３、モード選択部２４ａ，２４ｂ、検査判定結果出力部２５、加算器２６、データ入力部２７、データ蓄積部２８およびデータ蓄積部２９を備える。
データ蓄積部２９は、モード選択部２４ａ，２４ｂの出力値に応じて、誤り検出部２６により誤り訂正されたデータを時系列に蓄積する第２のデータ蓄積部である。なお、図９において、図２および図７と同一の構成要素には同一符号を付して説明を省略する。
【００４８】
次に動作について説明する。
図１０は、実施の形態３に係る誤り検出訂正装置の具体的な構成例を示す図であり、入力データのビット中に少なくとも１ビット誤りがある場合を基準とした場合を示している。図１０に示す誤り検出訂正装置２Ｂは、図３の構成と同様に、電子機器１に扱われるデータ長４のデジタルデータｘ1，ｘ2，ｘ3，ｘ4を入力し、符号長７、データ長４の拡大ハミング符号を用いて誤り検出および訂正を行う。
【００４９】
また、図１０では、データ蓄積部２８から時系列に読み出した、データｗ1，ｗ2，ｗ3，ｗ4の誤りに対応する誤り信号ｅ1，ｅ2，ｅ3，ｅ4を解析して、データｗ1，ｗ2，ｗ3，ｗ4の誤り箇所（誤りが発生するビット）と、データｗ1，ｗ2，ｗ3，ｗ4の誤りが発生する時系列な状況を把握するとともに、データｗ1，ｗ2，ｗ3，ｗ4の誤りに対応する誤り信号ｅ1，ｅ2，ｅ3，ｅ4と加算器２６から時系列に入力したデータｘ1’，ｘ2’，ｘ3’，ｘ4’とを比較して、データｗ1，ｗ2，ｗ3，ｗ4の各ビットにおいてデータ誤りが発生する傾向を解析するデータ解析部２８ｂを備える。
【００５０】
誤り検出部２２は、上記実施の形態１と同様に、シンドロームｓ1，ｓ2，ｓ3をデコードして、データｗ1，ｗ2，ｗ3，ｗ4の誤りに対応する誤り信号ｅ1，ｅ2，ｅ3，ｅ4を生成する。データ蓄積部２８は、上記実施の形態２と同様に、制御部２３から入力した検査判定結果がデジタル値“１”、すなわちデータ誤りがあることを示したことを契機に、電子機器１の動作クロックに同期して誤り検出部２２により生成された当該データｗ1，ｗ2，ｗ3，ｗ4の誤りに対応する誤り信号ｅ1，ｅ2，ｅ3，ｅ4を蓄積する。
図１０の例では、誤り検出部２２がデータｗ1，ｗ2，ｗ3，ｗ4のうちの１ビットに誤りを検出した時点で、データ蓄積部２８が、データｗ1，ｗ2，ｗ3，ｗ4の各ビットの誤り位置を示す誤り信号ｅ1，ｅ2，ｅ3，ｅ4を時系列（Ｔ１→Ｔ２→Ｔ３→Ｔ４→Ｔ５→・・・）に蓄積していく。
【００５１】
また、上記の動作と並行して、データ蓄積部２９が、制御部２３から入力した検査判定結果がデジタル値“１”示したことを契機として、電子機器１の動作クロックに同期して、加算器２６からデータｘ1’，ｘ2’，ｘ3’，ｘ4’を時系列（Ｔ１→Ｔ２→Ｔ３→Ｔ４→Ｔ５→・・・）に蓄積する。
データ解析部２８ｂは、データ蓄積部２８から時系列（ファストイン・ファストアウト）に読み出したデータｗ1，ｗ2，ｗ3，ｗ4の誤りに対応する誤り信号ｅ1，ｅ2，ｅ3，ｅ4を解析してデータｗ1，ｗ2，ｗ3，ｗ4の誤りが発生したビットとデータｗ1，ｗ2，ｗ3，ｗ4の誤りが発生する時系列な状況とを把握する。
【００５２】
次に、データ解析部２８ｂは、データｗ1，ｗ2，ｗ3，ｗ4の誤りに対応する誤り信号ｅ1，ｅ2，ｅ3，ｅ4と、これらに対応する誤り訂正後のデータｘ1’，ｘ2’，ｘ3’，ｘ4’を比較して、データｗ1，ｗ2，ｗ3，ｗ4の各ビットでデータ誤りが発生する傾向を解析する。すなわち、各ビットがどの値（“１”または“０”）のときに誤りを生じるのかを時系列に把握することができる。データ誤りが発生する傾向の解析結果は、電子機器１を構成するメモリ、基板、その他の部品の不具合モードの検査に有効な情報を与えることができる。
【００５３】
以上のように、この実施の形態３によれば、制御部２３により入力データの誤りがあらかじめ設定された基準を満たさないと判定されたことを契機として、誤り訂正部２２により生成された誤り訂正後の入力データを時系列に蓄積するデータ蓄積部２９を備えるので、電子機器１が扱うデータｗ1，ｗ2，ｗ3，ｗ4の各ビットにおいて、データ誤りが発生する傾向を解析するために利用される、誤り訂正後のデータｘ1’，ｘ2’，ｘ3’，ｘ4’を時系列に蓄積することができる。
【００５４】
また、上記実施の形態３では、符号長７、データ長４のハミング符号を用いて誤り検出および訂正を行う場合を示したが、図５のように符号長８、データ長４の拡大ハミング符号を用いて誤り検出および訂正を行っても同様の効果を得ることができる。
【００５５】
実施の形態４．
図１１は、この発明の実施の形態３に係る誤り検出訂正装置の構成を示すブロック図である。図１１に示す誤り検出訂正装置２Ｃは、データ出力部２０、検査符号生成部２１、誤り検出部２２、制御部２３、モード選択部２４ａ，２４ｂ、検査判定結果出力部２５、加算器２６、データ入力部２７、データ蓄積部２８、データ蓄積部２９およびシステム監視部３０を備える。
【００５６】
システム監視部３０は、電子機器１のシステムが破綻したか否かを監視する監視部である。ここで、電子機器１のシステムの破綻とは、電子機器１のシステムにおけるハードウェア的な異常であって、ソフトウェア的に誤り訂正が不可能なデータを出力する状態であることをいう。なお、図１１において、図２、図７および図９と同一の構成要素には同一符号を付して説明を省略する。
【００５７】
システム監視部３０は、電子機器１のシステムが破綻した場合に、デジタル値“１”を出力し、それ以外の場合にはデジタル値“０”を出力する。また、制御部２３では、データ出力部２０により入力されたデータのうち１ビットに誤りがあるとデジタル値“１”を出力し、それ以外の場合にはデジタル値“０”を出力する。
【００５８】
データ蓄積部２８は、システム監視部３０からの出力値が“１”であることを契機に、データ出力部２０が入力したデータの誤りに対応する誤り信号を時系列に蓄積する。さらに、データ蓄積部２９は、システム監視部３０からの出力値が“１”であることを契機に、誤り検出部２６により誤り訂正されたデータを時系列に蓄積する。
【００５９】
以上のように、この実施の形態４によれば、電子機器１のシステムのハードウェア的な異常を監視するシステム監視部３０を備え、データ蓄積部２８およびデータ蓄積部２９が、制御部２３によって入力データの誤りがあらかじめ設定された基準を満たさないと判定されたこと、または、システム監視部３０により電子機器１に異常が検出されたことを契機として、データ蓄積を行う。このようにすることで、データ出力部２０により入力されたデータのうち１ビットに誤りがある場合に加え、電子機器１のシステムが破綻した場合のように、データ出力部２０により入力されたデータのうち２ビット以上に誤りがあっても、データ誤り位置を示す誤り信号と当該データの誤り訂正後のデータとを時系列に蓄積することができる。これにより、不具合時のデータを確実に取得できる。
【００６０】
また、上記実施の形態４では、符号長７、データ長４の拡大ハミング符号を用いて誤り検出および訂正を行う場合を示したが、図５のように符号長８、データ長４の拡大ハミング符号を用いて誤り検出および訂正を行ってもよい。この場合、電子機器１のシステムが破綻した場合、および、データ出力部２０により入力されたデータのうち２ビットに誤りがある場合を契機として、データ誤り位置を示す誤り信号と当該データの誤り訂正後のデータとを時系列に蓄積することになる。
【００６１】
さらに、上記実施の形態４は、電子機器１のシステムが破綻した場合またはデータ出力部２０により入力されたデータのうち１ビットに誤りがある場合を契機としてデータ蓄積を行う処理を示したが、電子機器１のシステムが破綻した場合のみを契機としてデータ蓄積を行うようにしてもよい。
【００６２】
なお、上記実施の形態４では、システム監視部３０および論理和回路３１を上記実施の形態３の構成（図９の構成）に追加した場合を示したが、上記実施の形態２の構成（図７の構成）に追加してもよい。この場合は、データ蓄積部２８が、上記条件に応じてデータ誤り位置を示す誤り信号を時系列に蓄積することになる。
【００６３】
実施の形態５．
図１２は、この発明の実施の形態５に係る誤り検出訂正装置の構成を示すブロック図である。図１２に示す誤り検出訂正装置２Ｄは、データ出力部２０、検査符号生成部２１、誤り検出部２２、制御部２３、モード選択部２４ａ，２４ｂ、検査判定結果出力部２５、加算器２６、データ入力部２７、データ蓄積部２８および外部機器通信部３２を備える。外部機器通信部３２は、外部機器と通信を行う通信部であり、制御部２３による検査判定結果に応じてデータ蓄積部２８の記憶内容を外部機器に送信する。外部機器通信部３２の通信方式としては、同期式または非同期式でもよく、有線または無線の通信方式であってもよい。なお、図１２において、図２および図７と同一の構成要素には同一符号を付して説明を省略する。
【００６４】
外部機器通信部３２は、制御部２３による検査判定結果が“１”、すなわちデータ出力部２０によって入力されたデータのうち１ビットに誤りがあった場合を契機として、データ蓄積部２８の記憶内容を外部機器に送信する。なお、外部機器としては、例えば、電子機器１を検査装置（不図示）などが挙げられる。
【００６５】
以上のように、この実施の形態５によれば、外部機器と通信してデータ蓄積部２８の蓄積内容を送信する外部機器通信部３２を備えるので、外部機器がデータ蓄積部２８に蓄積したデータを容易に取得することができ、不具合解析に有効である。
【００６６】
なお、上記実施の形態５では、外部機器通信部３２を上記実施の形態２の構成（図７の構成）に追加した場合を示したが、上記実施の形態３または上記実施の形態４の構成（図９または図１１の構成）に追加してもよい。
図９の構成に適用した場合は、外部機器通信部３２は、制御部２３による検査判定結果が“１”、すなわちデータ出力部２０によって入力されたデータのうち１ビットに誤りがあった場合を契機として、データ蓄積部２８およびデータ蓄積部２９の各記憶内容を外部機器に送信する。
また、図１１の構成に適用した場合には、外部機器通信部３２は、電子機器１のシステムが破綻した場合、または、データ出力部２０によって入力されたデータのうち１ビットに誤りがあった場合を契機として、データ蓄積部２８およびデータ蓄積部２９の各記憶内容を外部機器に送信する。
【００６７】
実施の形態６．
この実施の形態６は、誤り検出訂正装置２をシリアル出力回路で構成した場合について述べる。図１３および図１６は、実施の形態６に係る誤り検出訂正部の具体的な別の構成例を示す図であり、シリアル出力回路において検査符号を生成する検査符号生成部を示す図である。また、図１４は、図１３の誤り検出訂正部の各部位の状態を示す図であり、図１５は、図１３の誤り検出訂正部の各部位のタイミングチャートを示す図である。図１７は、図１６の検査符号生成部における状態図であり、図１８は、図１６の検査符号生成部におけるタイミングチャートである。
図１３に示す誤り検出訂正部においては、データ出力部２０によりデータ“１１０１００１００００００００”（４ビットの送信データ“１１０１”、３ビットのハミング符号“００１”）（図１４および図１５の点ａのデータ）を入力する際に、送信データの２番目のビットに誤りが生じて“０”となった場合を示している。
図１６に示す誤り検出訂正部においては、データ出力部２０によりデータ“１１０１０００”（４ビットの送信データ“１１０１”、３ビットのハミング符号“０００”）（図１７および図１８の点ａのデータ）を入力する場合を示している。
【００６８】
誤り検出部２２は、シンドロームビットｓ1として、送信データの第１から第３ビットと検査符号生成部２１で生成されたハミング符号の第１ビットの値の和“１”を算出し、シンドロームビットｓ2として、送信データの第２から第４ビットと検査符号生成部２１で生成されたハミング符号の第２ビットの値の和“１”を算出する。さらに、シンドロームビットｓ3として、送信データの第１、第２、第４ビットと検査符号生成部２１で生成されたハミング符号の第３ビットの値の和“１”を算出する。入力データのビット誤りがなければ、シンドロームビットｓ1，ｓ2，ｓ3は、いずれも“０”であるので、シンドロームビットｓ1，ｓ2，ｓ3の組み合わせにより、送信データの第２ビットに誤りが生じたことが検出される。
【００６９】
次に、誤り検出部２２は、シンドロームｓ1，ｓ2，ｓ3をデコードするとともに、制御部２３から誤り訂正を許可する信号（“Ｈ”信号）が入力され、これらの信号により、入力データの誤りに対応する誤り信号を生成する。
制御部２３は、検査判定結果としてシンドロームｓ1，ｓ2，ｓ3からデータの誤りの有無を判定する。すなわち、制御部２３を構成するを構成するフリップフロップがシンドロームｓ1，ｓ2，ｓ3を入力して、検査判定結果を示すデジタル値を生成する。
【００７０】
モード選択部２４ａ，２４ｂの設定状態に基づいて、制御部２３は、検査判定結果出力部２５を介して検査判定結果を出力する。すなわち、制御部２３は、モード選択部２４ａ，２４ｂの設定状態に基づいて、出荷前か否か、誤り訂正の要否、検査判定結果の表示の要否を判断する。
【００７１】
例えば、上述の検査判定結果の出力と並行して、制御部２３から誤り訂正許可信号（“Ｈ”信号）が出力されていると、加算器２６は、データ出力部２０からのデータ（図１４および図１５の点ｈのデータ）と誤りパターン（図１４および図１５の点ｇのデータ）を入力して誤り訂正を行い、データ入力部２７に出力する。すなわち、加算器２６を構成する排他的論理和回路が、データ（図１４および図１５の点ｈのデータ）と誤り信号（図１４および図１５の点ｇのデータ）との排他的論理和演算を行い、誤り訂正後のデータ（図１４および図１５の点ｉのデータ）を生成する。データ入力部２７は、加算器２６により誤り訂正されたデータを電子機器１に入力する。このように、出荷前にデータ誤りの程度に応じた対処が可能である。
【００７２】
以上のように、この実施の形態６によれば、図１３および図１６のように構成しても上記実施の形態１と同様の効果を得ることができる。
なお、上記実施の形態１〜６に係る誤り検出訂正装置を電子機器１に搭載することで、上記実施の形態１〜６で示した効果を得ることができる。
【００７３】
また、上記実施の形態１〜６では、モード選択部２４ａ，２４ｂの双方を備える構成を示したが、少なくともモード選択部２４ｂを備えていればよい。
【００７４】
なお、本発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００７５】
１  電子機器、２，２Ａ〜２Ｄ  誤り検出訂正装置、１０  送信側信号処理部、１３  受信側信号処理部、２０  データ出力部、２１  検査符号生成部、２２  誤り検出部、２３  制御部、２４ａ，２４ｂ  モード選択部、２５  検査判定結果出力部、２６  加算器、２７  データ入力部、２８，２９  データ蓄積部、２８ａ，２８ｂ  データ解析部、３０  システム監視部、３２  外部機器通信部。
【図１】
0005781003.tif 000002
【図２】
0005781003.tif 000003
【図３】
0005781003.tif 000004
【図４】
0005781003.tif 000005
【図５】
0005781003.tif 000006
【図６】
0005781003.tif 000007
【図７】
0005781003.tif 000008
【図８】
0005781003.tif 000009
【図９】
0005781003.tif 000010
【図１０】
0005781003.tif 000011
【図１１】
0005781003.tif 000012
【図１２】
0005781003.tif 000013
【図１３】
0005781003.tif 000014
【図１４】
0005781003.tif 000015
【図１５】
0005781003.tif 000016
【図１６】
0005781003.tif 000017
【図１７】
0005781003.tif 000018
【図１８】
0005781003.tif 000019