(57)【特許請求の範囲】
【請求項１】
制御ノードを共有する駆動モジュールにおいて、前記駆動モジュールは第ｎ駆動モジュールであり、ｍ＜ｎ＜ｐであり、前記ｍは第ｍ駆動モジュールを表示し、前記ｐは第ｐ駆動モジュールを表示し、前記駆動モジュールは順に複数の走査信号を生成し並びに表示パネルに順に出力し、前記駆動モジュールは複数のクロック信号を受け取り並びにそれぞれ第１入力電圧と第２入力電圧を受け取り、前記駆動モジュールは、
複数の出力ユニットであって、その複数の入力は前記制御ノードに接続され、並びに前記複数のクロック信号を受け取る、上記複数の出力ユニットと、
順方向入力ユニットであって、その出力は前記制御ノードに接続され、並びに前記第ｍ駆動モジュールから第ｎ−１駆動モジュールのうち一つの駆動モジュールが発生する第１走査信号を受け取り、前記順方向入力ユニットは前記第１入力電圧と前記第１走査信号に基づき前記制御ノードに対して充放電を行なう、前記順方向入力ユニットと、
逆方向入力ユニットであって、その出力は前記制御ノードに接続され、並びに前記第２入力電圧と第ｎ＋１駆動モジュールから前記第ｐ駆動モジュールのうち一つの駆動モジュールの発生する第２走査信号を受け取り、前記逆方向入力ユニットは前記第２入力電圧と前記第２走査信号に基づき前記制御ノードに対する充放電を行う、前記逆方向入力ユニットと、
を包含し、前記順方向入力ユニットは前記第１入力電圧と前記第１走査信号に基づき前記制御ノードに対して充電し、前記複数の出力ユニットはそれぞれ前記複数のクロック信号と前記制御ノードの制御レベルに基づき前記複数の走査信号を発生し並びに順に順方向に出力し、前記逆方向入力ユニットは前記第２入力電圧と前記第２走査信号に基づき前記制御ノードに対して充電し、前記複数の出力ユニットはそれぞれ前記複数のクロック信号と前記制御ノードの前記制御レベルに基づき前記複数の走査信号を発生し並びに順に逆方向に出力することを特徴とする、制御ノードを共有する駆動モジュール。」
【請求項２】
請求項１記載の制御ノードを共有する駆動モジュールにおいて、さらに、
雑音除去ユニットであって、その入力は前記順方向入力ユニットの出力、前記逆方向入力ユニットの出力と前記複数の出力ユニットの複数の入力に接続され、並びに一つの第１クロック信号を受け取り、前記雑音除去ユニットは前記第１クロック信号に基づき前記制御ノードの雑音をフィルタリングし除去する、上記雑音除去ユニットと、を包含することを特徴とする、制御ノードを共有する駆動モジュール。
【請求項３】
請求項２記載の制御ノードを共有する駆動モジュールにおいて、該雑音除去ユニットは、
コントロールコンデンサであって、その第１端が前記第１クロック信号を受け取り、前記コントロールコンデンサは前記第１クロック信号に基づき前記制御レベルを生成する、上記コントロールコンデンサと、
第１トランジスタであって、そのドレインは前記コントロールコンデンサの第２端に接続され、前記第１トランジスタのゲートは、前記順方向入力ユニットの出力、前記逆方向入力ユニットの出力と該制御ノードに接続される、上記第１トランジスタと、
第２トランジスタであって、そのドレインは前記順方向入力ユニットの出力、前記逆方向入力ユニットの出力及び前記制御ノードに接続され、前記第２トランジスタのゲートは、前記第１トランジスタの前記ドレインと前記コントロールコンデンサの前記第２端に接続され、前記第１トランジスタのソースは前記第２トランジスタのソースと一つの参照レベルに接続される、上記第２トランジスタと、
を包含することを特徴とする、制御ノードを共有する駆動モジュール。」
【請求項４】
請求項１記載の制御ノードを共有する駆動モジュールにおいて、前記複数のクロック信号は、第１クロック信号、第２クロック信号、第３クロック信号及び第４クロック信号を包含し、前記第１クロック信号、前記第２クロック信号、前記第３クロック信号及び前記第４クロック信号は順に前記駆動モジュールに出力されることを特徴とする、制御ノードを共有する駆動モジュール。
【請求項５】
請求項１記載の制御ノードを共有する駆動モジュールにおいて、さらに、
複数の出力コンデンサであって、その複数の第１端は前記制御ノードに接続され、前記複数の出力コンデンサの複数の第２端は、前記複数の出力ユニットの複数の出力に接続されることを特徴とする、制御ノードを共有する駆動モジュール。
【請求項６】
請求項１記載の制御ノードを共有する駆動モジュールにおいて、前記順方向入力ユニットが前記第１入力電圧と前記第１走査信号に基づき前記制御ノードに対して充電する時、前記逆方向入力ユニットは前記複数の出力ユニットが前記複数の第１走査信号を発生した後、前記制御ノードに放電させることを特徴とする、制御ノードを共有する駆動モジュール。
【請求項７】
請求項１記載の制御ノードを共有する駆動モジュールにおいて、前記逆方向入力ユニットが前記第２入力電圧と前記第２走査信号に基づき前記複数の出力ユニットに対して充電する時、前記順方向入力ユニットは前記複数の出力ユニットが前記複数の走査信号を発生した後、前記制御ノードに放電させることを特徴とする、制御ノードを共有する駆動モジュール。
【請求項８】
請求項１記載の制御ノードを共有する駆動モジュールにおいて、前記複数の出力ユニットは複数のトランジスタとされ、前記複数のトランジスタの複数のゲートは前記制御ノードに接続され、前記複数のトランジスタの複数のドレインが前記複数のクロック信号を受け取り、前記複数のトランジスタの複数のソースが前記複数の走査信号を出力することを特徴とする、制御ノードを共有する駆動モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一種の駆動回路に係り、特に一種の、制御ノードを共有する駆動モジュールに関する。
【背景技術】
【０００２】
現代のテクノロジーの勃興発展に伴い、各種情報商品が次々に出現し、大衆の異なる要求を満足させている。液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ，ＬＣＤ）は軽量薄型でコンパクトであり、輻射量が少なく消費電力が少ない等の長所を有し、伝統的な表示装置は体積が大きく、消費電力が大きく輻射量が多いため、現在市場の表示装置は伝統的な表示装置から次第に液晶表示装置へと代わり、これにより、液晶表示装置は現在表示装置市場の主流となっている。
【０００３】
どのタイプの液晶表示装置であっても、液晶パネルの駆動のためには、いずれも駆動回路の設置が必要であり、薄膜トランジスタ（Ｔｈｉｎ−Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ，ＴＦＴ）パネル上では、双方向走査駆動回路が画素構造のＴＦＴがデータ駆動回路より提供されたデータ信号を受け取るか否かの制御に用いられ、これにより、画素構造の画素電極にデータ信号に対応する電圧を具備させ、これにより、コモン電極と画素電極の間に電場を形成し、これにより、コモン電極と画素電極の間に位置する液晶を駆動して回転させ、それと同時に電場の強度変化により液晶の回転角度を調整し、双方向走査駆動回路は走査信号をＴＦＴのゲート電極に出力して、薄膜トランジスタを駆動するのに用いられ、これにより双方向走査駆動回路はまたゲート駆動回路と称される。
【０００４】
一般に伝統的な薄膜トランジスタ液晶ディスプレイ（ＴＦＴ−ＬＣＤ）パネルは、１枚の薄膜トランッジスタ（ＴＦＴ）パネルガラスを、一枚のカラーフィルタ（ＣｏｌｏｒＦｉｌｔｅｒ）ガラスと貼り合わせてなり、これら２層のガラスの中間に、液晶分子が注入される。部品数を減らすと共に、製造コストを下げるために、近年、次第に、駆動回路構造が直接表示パネル上に製作されるようになり、たとえば、ゲート駆動回路（ｇａｔｅｄｒｉｖｅｒ）を液晶パネルに整合する（ｇａｔｅ  ｏｎ  ａｒｒａｙ，ＧＯＡ）技術、すなわち、双方向走査駆動回路を液晶パネル上に整合するのは、新規の量産技術とされ、ＴＦＴパネルのガラスにあって薄膜トランジスタアレイ（Ａｒｒａｙ）工程の後、さらに続いてカラーフィルタの工程を実行し、且つパネルの画素開口率をアップし並びに有効にパネルの輝度をアップする。
【０００５】
こうして、双方向駆動回路は、スピーディーな反応に対する要求及び軽量薄型化設計の液晶パネルの要求の下で、双方向走査を支援し、回路部品の間の相互影響を低減する必要があり、並びに信号の間の干渉を低減する必要があり、これにより、双方向走査駆動回路はすでに、双方向走査の制御回路レイアウトを簡易化する必要を有する。
【０００６】
このほか、液晶表示装置のサイズは市場の要求に応えて日々増加し、液晶表示装置に設置される駆動回路が占用する回路面積もまた液晶表示装置のサイズの増加により増加する必要があり、このため、駆動回路の液晶表示装置の電気性能に対する影響がもたらされ、並びに液晶表示装置のフレームサイズに影響が生じる。
【０００７】
これを鑑み、本発明は一種の制御ノードを共有する駆動モジュールを提出し、それは制御ノードを共有し、出力ユニットを合併し、これにより駆動回路の使用面積を減らし、また、ＧＯＡ技術に応用可能で、駆動回路を薄型パネルに設置させ、また、双方向走査を支援できる。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、一種の制御ノードを共有する駆動モジュールを提供することにあり、それは、駆動回路の使用面積を縮限するものとする。
【０００９】
本発明の目的は、一種の制御ノードを共有する駆動モジュールを提供することにあり、それは、双方向走査の走査信号を提供するものとする。
【００１０】
本発明の目的は、一種の制御ノードを共有する駆動モジュールを提供することにあり、それは複数のクロック信号を駆動回路に提供してトランジスタの操作時間を減らし、それによりパワー消耗を減らすものとする。
【課題を解決するための手段】
【００１１】
請求項１の発明は、制御ノードを共有する駆動モジュールにおいて、前記駆動モジュールは第ｎ駆動モジュールであり、ｍ＜ｎ＜ｐであり、前記ｍは第ｍ駆動モジュールを表示し、前記ｐは第ｐ駆動モジュールを表示し、前記駆動モジュールは順に複数の走査信号を生成し並びに表示パネルに順に出力し、前記駆動モジュールは複数のクロック信号を受け取り並びにそれぞれ第１入力電圧と第２入力電圧を受け取り、前記駆動モジュールは、
複数の出力ユニットであって、その複数の入力は前記制御ノードに接続され、並びに前記複数のクロック信号を受け取る、上記複数の出力ユニットと、
順方向入力ユニットであって、その出力は前記制御ノードに接続され、並びに前記第ｍ駆動モジュールから第ｎ−１駆動モジュールのうち一つの駆動モジュールが発生する第１走査信号を受け取り、前記順方向入力ユニットは前記第１入力電圧と前記第１走査信号に基づき前記制御ノードに対して充放電を行なう、前記順方向入力ユニットと、
逆方向入力ユニットであって、その出力は前記制御ノードに接続され、並びに前記第２入力電圧と第ｎ＋１駆動モジュールから前記第ｐ駆動モジュールのうち一つの駆動モジュールの発生する第２走査信号を受け取り、前記逆方向入力ユニットは前記第２入力電圧と前記第２走査信号に基づき前記制御ノードに対する充放電を行う、前記逆方向入力ユニットと、
を包含し、前記順方向入力ユニットは前記第１入力電圧と前記第１走査信号に基づき前記制御ノードに対して充電し、前記複数の出力ユニットはそれぞれ前記複数のクロック信号と前記制御ノードの制御レベルに基づき前記複数の走査信号を発生し並びに順に順方向に出力し、前記逆方向入力ユニットは前記第２入力電圧と前記第２走査信号に基づき前記制御ノードに対して充電し、前記複数の出力ユニットはそれぞれ前記複数のクロック信号と前記制御ノードの前記制御レベルに基づき前記複数の走査信号を発生し並びに順に逆方向に出力することを特徴とする、制御ノードを共有する駆動モジュールとしている。
請求項２の発明は、請求項１記載の制御ノードを共有する駆動モジュールにおいて、さらに、
雑音除去ユニットであって、その入力は前記順方向入力ユニットの出力、前記逆方向入力ユニットの出力と前記複数の出力ユニットの複数の入力に接続され、並びに一つの第１クロック信号を受け取り、前記雑音除去ユニットは前記第１クロック信号に基づき前記制御ノードの雑音をフィルタリングし除去する、上記雑音除去ユニットと、を包含することを特徴とする、制御ノードを共有する駆動モジュールとしている。
請求項３の発明は、請求項２記載の制御ノードを共有する駆動モジュールにおいて、該雑音除去ユニットは、
コントロールコンデンサであって、その第１端が前記第１クロック信号を受け取り、前記コントロールコンデンサは前記第１クロック信号に基づき前記制御レベルを生成する、上記コントロールコンデンサと、
第１トランジスタであって、そのドレインは前記コントロールコンデンサの第２端に接続され、前記第１トランジスタのゲートは、前記順方向入力ユニットの出力、前記逆方向入力ユニットの出力と該制御ノードに接続される、上記第１トランジスタと、
第２トランジスタであって、そのドレインは前記順方向入力ユニットの出力、前記逆方向入力ユニットの出力及び前記制御ノードに接続され、前記第２トランジスタのゲートは、前記第１トランジスタの前記ドレインと前記コントロールコンデンサの前記第２端に接続され、前記第１トランジスタのソースは前記第２トランジスタのソースと一つの参照レベルに接続される、上記第２トランジスタと、
を包含することを特徴とする、制御ノードを共有する駆動モジュールとしている。
請求項４の発明は、請求項１記載の制御ノードを共有する駆動モジュールにおいて、前記複数のクロック信号は、第１クロック信号、第２クロック信号、第３クロック信号及び第４クロック信号を包含し、前記第１クロック信号、前記第２クロック信号、前記第３クロック信号及び前記第４クロック信号は順に前記駆動モジュールに出力されることを特徴とする、制御ノードを共有する駆動モジュールとしている。
請求項５の発明は、請求項１記載の制御ノードを共有する駆動モジュールにおいて、さらに、
複数の出力コンデンサであって、その複数の第１端は前記制御ノードに接続され、前記複数の出力コンデンサの複数の第２端は、前記複数の出力ユニットの複数の出力に接続されることを特徴とする、制御ノードを共有する駆動モジュールとしている。
請求項６の発明は、請求項１記載の制御ノードを共有する駆動モジュールにおいて、前記順方向入力ユニットが前記第１入力電圧と前記第１走査信号に基づき前記制御ノードに対して充電する時、前記逆方向入力ユニットは前記複数の出力ユニットが前記複数の第１走査信号を発生した後、前記制御ノードに放電させることを特徴とする、制御ノードを共有する駆動モジュールとしている。
請求項７の発明は、請求項１記載の制御ノードを共有する駆動モジュールにおいて、前記逆方向入力ユニットが前記第２入力電圧と前記第２走査信号に基づき前記複数の出力ユニットに対して充電する時、前記順方向入力ユニットは前記複数の出力ユニットが前記複数の走査信号を発生した後、前記制御ノードに放電させることを特徴とする、制御ノードを共有する駆動モジュールとしている。
請求項８の発明は、請求項１記載の制御ノードを共有する駆動モジュールにおいて、前記複数の出力ユニットは複数のトランジスタとされ、前記複数のトランジスタの複数のゲートは前記制御ノードに接続され、前記複数のトランジスタの複数のドレインが前記複数のクロック信号を受け取り、前記複数のトランジスタの複数のソースが前記複数の走査信号を出力することを特徴とする、制御ノードを共有する駆動モジュールとしている。
【発明の効果】
【００１２】
本発明は出力ユニットが制御ノードを共有することで、各駆動モジュールがいずれも複数の走査信号を出力できるものとされ、こうして、駆動モジュールの使用面積を縮限できる。
【００１３】
総合すると、本発明は一種の、制御ノードを共有する駆動モジュールとされ、それは、順方向入力ユニットと逆方向入力ユニットがそれぞれ順方向走査モードと逆方向走査モード中に、制御ノードに対して充放電し、順方向入力ユニットが制御ノードに対して充電する時、複数の出力ユニットが順に複数の第１走査信号を生成させられ、並びに逆方向入力ユニットが制御ノードに対して充電する時、複数の出力ユニットが順に複数の第２走査信号を生成し、これにより、双方向走査を支援する。
【００１４】
さらに、本発明は複数の出力ユニットが制御ノードを共有することにより、制御ノードの充放電メカニズムと駆動モジュールの回路レイアウトを簡易化する。
【図面の簡単な説明】
【００１５】
【図１Ａ】本発明の実施例の表示装置のブロック図である。
【図１Ｂ】本発明の実施例の駆動モジュールのブロック図である。
【図２Ａ】本発明の実施例の駆動信号の順方向走査における波形図である。
【図２Ｂ】本発明の実施例の駆動信号の逆方向走査における波形図である。
【図３】本発明の実施例の双方向走査駆動回路のブロック図である。
【発明を実施するための形態】
【００１６】
本発明は一種の制御ノードを共有する駆動モジュールを提供し、それは複数のクロック信号を受け取り並びに第１入力電圧と第２入力電圧を受け取り、駆動モジュールは複数の走査信号を生成し並びに順に表示パネルに出力する。
【００１７】
駆動モジュールは複数の出力ユニット、順方向入力ユニットと逆方向入力ユニットを包含する。そのうち、これら出力ユニットの入力は一つの制御ノードに接続され、順方向入力ユニットと逆方向入力ユニットは、制御ノードを介してこれら出力ユニットに接続される。
【００１８】
順方向入力ユニットは、第１入力電圧と第ｎ−１以上の任意の一つの該駆動モジュールの第１走査信号を受け取り、順方向入力ユニットは第１入力電圧と該第１走査信号に依り制御ノードに対して充放電を行う。
【００１９】
逆方向入力ユニットは、第２入力電圧と第ｎ＋１以上の任意の一つの該駆動モジュールの第２走査信号を受け取り、逆方向入力ユニットは第２入力電圧と該第２走査信号に依り制御ノードに対して充放電を行う。
【００２０】
これら出力ユニットは該複数のクロック信号を受け取り、順方向入力ユニットが該制御ノードに対して充電を行う時、順に複数の第１走査信号を生成し並びに順に出力し、並びに逆方向入力ユニットが制御ノードに対して充電を行う時は、順に複数の第２走査信号を生成し並びに順に出力する。
【実施例１】
【００２１】
図１Ａを参照されたい。それは本発明の実施例の表示装置のブロック図である。図示されるように、表示装置１０は双方向走査駆動回路２０、データ駆動回路３０及び表示パネル４０を包含する。
【００２２】
双方向走査駆動回路２０は複数の駆動モジュール２２を包含し、本実施例の駆動モジュール２２は、第１駆動モジュール２２ａ、第２駆動モジュール２２ｂ、第３駆動モジュール２２ｃ、及び順に第１９８駆動モジュール２２ｘ、第１９９駆動モジュール２２ｙ、第２００駆動モジュール２２ｚまで包含する。
【００２３】
本実施例の表示装置１０は、８００本の走査線を以て例示しており、並びに各駆動モジュール２２がそれぞれ４個の走査信号を出力する場合を例としており、これにより、駆動モジュール２２の個数は２００個である。
【００２４】
表示パネル４０は複数の画素構造４０２を包含する。表示パネル４０上には複数の走査線ＧＬと複数のデータ線ＤＬが設けられている。双方向走査駆動回路２０のこれら駆動モジュール２２は、それぞれ４本の走査線ＧＬを介して一部のこれら画素構造４０２に接続されているが、本発明はこれに限定されるわけではない。駆動モジュール２２は使用の必要に応じて走査線ＧＬの接続数量を増加でき、且つ本発明の各駆動モジュール２２は最少で３本の走査線ＧＬに接続するものとされ得る。
【００２５】
データ駆動回路３０はこれらデータ線ＤＬを介してこれら画素構造４０２に接続されている。表示装置１０はこれら駆動モジュール２２により順に複数の走査信号を、それに接続されたこれら画素構造４０２に向けて出力し、それによりこれら画素構造４０２を駆動してデータ駆動回路３０が出力したデータ信号を受け取らせる。
【００２６】
本発明の表示装置１０は双方向走査を支援し、すなわち、双方向走査駆動回路２０が出力する走査信号の順序が、順方向走査方向に依り、これら駆動モジュール２２に上から下に順に走査信号を出力させる。たとえば、第１駆動モジュール２２ａから第２００駆動モジュール２２ｚまでが順に走査信号を生成し、また、逆方向走査方向に依り、これら駆動モジュール２２は下から上に、順に走査信号を出力でき、たとえば、第２００駆動モジュール２２ｚから第１駆動モジュール２２ａまでが順に走査信号を出力できる。
【００２７】
図１Ｂも併せて参照されたい。それは、本発明の実施例の駆動モジュールのブロック図である。図示されるように、本発明の駆動モジュール２２は駆動回路、たとえば、双方向走査駆動回路に応用される。
【００２８】
駆動モジュール２２は、順方向入力ユニット２２１、逆方向入力ユニット２２２及び複数の出力ユニット２２３を包含する。そのうち複数の出力ユニット２２３は複数のトランジスタ２２３ａ〜２２３ｄとされ得て、各トランジスタは第１端（ゲート）、第２端（ドレイン）及び第３端（ソース）を含む。本実施例は４個の出力ユニット２２３を例としており、すなわち、第１出力ユニット２２３ａ、第２出力ユニット２２３ｂ、第３出力ユニット２２３ｃと第４出力ユニット２２３ｄである。
【００２９】
このほか、駆動モジュール２２はさらに雑音除去ユニット２２４と複数の出力コンデンサ２３０を包含する。そのうち、本実施例は４つの出力コンデンサ２３０を例としており、すなわち、第１出力コンデンサ２３０ａ、第２出力コンデンサ２３０ｂ、第３出力コンデンサ２３０ｃ、第４出力コンデンサ２３０ｄであり、且つ雑音除去ユニット２２４は、第１トランジスタ２２５、第２トランジスタ２２６、及びコントロールコンデンサ２３１を包含する。
【００３０】
該制御ノードＡｎは第１出力ユニット２２３ａの第１端、第２出力ユニット２２３ｂの第１端、第３出力ユニット２２３ｃの第１端及び第４出力ユニット２２３ｄの第１端に接続される。順方向入力ユニット２２１の第１端は第ｎ−１以上の任意の駆動ユニットの前出力端ＯＵＴ  ３（ｎ−１）に接続され、たとえば、図１Ａに示されるように、第２００駆動モジュール２２ｚの順方向入力ユニットは第１９９駆動モジュール２２ｙの第３出力端に接続される。
【００３１】
順方向入力ユニット２２１の第２端は第１入力電圧Ｖｄｄ  ｆを受け取り、逆方向入力ユニット２２２の第１端は第ｎ＋１以上の任意の駆動モジュールの後出力端ＯＵＴ  ２（ｎ＋１）に接続される。たとえば、図１Ａに示されるように、第１駆動モジュール２２ａの逆方向入力ユニットは第２駆動モジュール２２ｂの第２出力端に接続される。
たとえば、表示装置１０は複数の駆動モジュール２２ａ〜２２ｚを含み、複数の駆動モジュール２２ａ〜２２ｚは全部で第ｍ駆動モジュールから第ｐ駆動モジュール、たとえば第１駆動モジュール２２ａから第２００駆動モジュールｚを有し、さらに第ｎ駆動モジュールは第ｍ駆動モジュールから第ｐ駆動モジュールの間の駆動モジュールとされ、すなわちｍ＜ｎ＜ｐ（たとえば１＜３＜２００）とされる。ゆえに、第ｎ駆動モジュールの順方向入力ユニット２２１の出力は制御ノードＡｎに接続され並びに第１入力電圧Ｖｄｄ fと第ｍ駆動モジュールから第ｎ−１駆動モジュールのうち一つの駆動モジュールが発生する第１走査信号を受け取り、制御ノードＡｎに対して充放電を行う。反対に、第ｎ駆動モジュール（ｍ＜ｎ＜ｐ）の逆方向入力ユニット２２２の出力は制御ノードＡｎに接続され並びに第２入力電圧Ｖｄｄ  ｒと第ｎ＋１駆動モジュールから第ｐ駆動モジュールのうち一つの駆動モジュールが発生する第２走査信号を受け取り、制御ノードＡｎに対して充放電を行う。
【００３２】
逆方向入力ユニット２２２の第２端は第２入力電圧Ｖｄｄ  ｒを受け取り、且つ順方向入力ユニット２２１の第３端と逆方向入力ユニット２２２の第３端はそれぞれ制御ノードＡｎに接続される。
【００３３】
第１出力ユニット２２３ａの第２端は第１クロック信号ＣＬＫ１を受け取り、第１出力ユニット２２３ａの第３端は第１出力端ＯＵＴ  １（ｎ）に接続され、第２出力ユニット２２３ｂの第２端は第２クロック信号ＣＬＫ２を受け取り、第２出力ユニット２２３ｂの第３端は第２出力端ＯＵＴ  ２（ｎ）に接続され、第３出力ユニット２２３ｃの第２端は第３クロック信号ＣＬＫ３を受け取り、第３出力ユニット２２３ｃの第３端は第３出力端ＯＵＴ  ３（ｎ）に接続され、第４出力ユニット２２３ｄの第２端は第４クロック信号ＣＬＫ４を受け取り、第４出力ユニット２２３ｄの第３端は第４出力端ＯＵＴ  ４（ｎ）に接続される。
【００３４】
第１出力コンデンサ２３０ａは制御ノードＡｎと第１出力端ＯＵＴ  １（ｎ）の間に接続され、すなわち、第１出力コンデンサ２３０ａの第１端は制御ノードＡｎに接続され、第１出力コンデンサ２３０ａの第２端は第１出力端ＯＵＴ  １（ｎ）に接続される。第２出力コンデンサ２３０ｂは制御ノードＡｎと第２出力端ＯＵＴ  ２（ｎ）の間に接続され、すなわち、第２出力コンデンサ２３０ｂの第１端は制御ノードＡｎに接続され、第２出力コンデンサ２３０ｂの第２端は第２出力端ＯＵＴ  ２（ｎ）に接続される。第３出力コンデンサ２３０ｃは制御ノードＡｎと第３出力端ＯＵＴ  ３（ｎ）の間に接続され、すなわち、第３出力コンデンサ２３０ｃの第１端は制御ノードＡｎに接続され、第３出力コンデンサ２３０ｃの第２端は第３出力端ＯＵＴ  ３（ｎ）に接続される。第４出力コンデンサ２３０ｄは制御ノードＡｎと第４出力端ＯＵＴ  ４（ｎ）の間に接続され、すなわち、第４出力コンデンサ２３０ｄの第１端は制御ノードＡｎに接続され、第４出力コンデンサ２３０ｄの第２端は第４出力端ＯＵＴ  ４（ｎ）に接続される。
【００３５】
雑音除去ユニット２２４は制御ノードＡｎに接続され、これにより、雑音除去ユニット２２４は順方向入力ユニット２２１、該逆方向入力ユニット２２２及び該出力ユニット２２３に接続される。且つ雑音除去ユニット２２４はまた、第１クロック信号ＣＬＫ１を受け取る。
【００３６】
そのうち、コントロールコンデンサ２３１は第１クロック信号ＣＬＫ１を受け取り並びに第１トランジスタ２２５と第２トランジスタ２２６に接続される。第１トランジスタ２２５と第２トランジスタ２２６はそれぞれコントロールノードＡｎ及び参考電位Ｖｓｓに接続される。
【００３７】
そのうち、第１トランジスタ２２５の第２端（ゲート）は制御ノードＡｎに接続され、第１トランジスタ２２５の第１端（ドレイン）はコントロールコンデンサ２３１に接続され、第１トランジスタ２２５の第３端（ソース）は参考電位Ｖｓｓに接続される。第２トランジスタ２２６の第２端（ゲート）はコントロールコンデンサ２３１と第１トランジスタ２２５の第１端（ドレイン）の間に接続され、第２トランジスタ２２６の第１端（ドレイン）はコントロールノードＡｎに接続され、第２トランジスタ２２６の第３端（ソース）は参考電位Ｖｓｓに接続される。
【００３８】
順方向入力ユニット２２１は一つ前の駆動ユニットの出力端ＯＵＴ  ３（ｎ−１）より第１走査信号を受け取り、それにより、第１入力電圧Ｖｄｄ  ｆと該第１走査信号に基づき、制御ノードＡｎに対して充放電を行ない、且つ順方向入力ユニット２２１が第１入力電圧Ｖｄｄ  ｆと該第１走査信号に基づき、該制御ノードＡｎに対して充電を行う時、これら出力ユニット２２３ａ、２２３ｂ、２２３ｃと２２３ｄは、それぞれ受信した第１クロック信号ＣＬＫ１、第２クロック信号ＣＬＫ２、第３クロック信号ＣＬＫ３と第４クロック信号ＣＬＫ４に基づき、順に複数の第１走査信号を、これら出力端ＯＵＴ  １（ｎ）、ＯＵＴ  ２（ｎ）、ＯＵＴ  ３（ｎ）、ＯＵＴ  ４（ｎ）に向けて出力する。そのうち、走査信号が順方向の走査方向を以て（図１Ａに示されるとおり）表示パネル４０の画素構造４０２を走査するとき、このときの走査信号はいわゆる順方向走査信号と称され得る。
【００３９】
該順方向入力ユニット２２１が該制御ノードＡｎに対して充電してこれら出力ユニット２２３に該第１走査信号を出力させる時、該逆方向入力ユニット２２２はこれら出力ユニット２２３ａ、２２３ｂ、２２３ｃと２２３ｄがこれら第１走査信号を生成して所定時間たった後に、該制御ノードＡｎに対して放電し、特に、該逆方向入力ユニット２２２はこれら出力ユニット２２３ａ、２２３ｂ、２２３ｃと２２３ｄがこれら第１走査信号を生成した後に、一つのクロックサイクル時間（ｃｌｏｃｋ  ｃｙｃｌｅ  ｔｉｍｅ）たつと、該制御ノードＡｎに対して放電を実行し、これにより、該制御ノードＡｎの電位を引き下げる。
【００４０】
たとえば、図２Ａに示されるように、これら出力ユニット２２３ａ、２２３ｂ、２２３ｃと２２３ｄはＴ２からＴ５クロックサイクル時間に、順に第１走査信号を生成し、並びにＴ７クロックサイクル時間に放電する。このようにして駆動回路の順方向走査モードを動作させ、たとえば、図１Ａに示されるように、第１駆動モジュール２２ａから第２００駆動モジュール２２ｚまでが順に複数の走査信号をこれら走査線ＧＬに向けて生成し、これによりこれら画素構造４０２を順方向走査する。
【００４１】
逆方向入力ユニット２２２は第２入力電圧Ｖｄｄ  ｒと一つ後の駆動ユニットの第２走査信号に基づき、制御ノードＡｎに対して充放電を行う。そのうち、逆方向入力ユニット２２２は、第２入力電圧Ｖｄｄ  ｒと該第２走査信号に基づき、該制御ノードＡｎに対して充電し、これら出力ユニット２２３ａ、２２３ｂ、２２３ｃと２２３ｄは複数の第２走査信号を、これら出力端ＯＵＴ  １（ｎ）、ＯＵＴ  ２（ｎ）、ＯＵＴ  ３（ｎ）、ＯＵＴ  ４（ｎ）に向けて出力する。走査信号が逆方向の走査方向を以て（図１Ａに示されるとおり）表示パネル４０の画素構造４０２を走査するとき、このときの走査信号はいわゆる逆方向走査信号と称され得る。
【００４２】
該逆方向入力ユニット２２２が該制御ノードＡｎに対して充電して、これら出力ユニット２２３ａ、２２３ｂ、２２３ｃと２２３ｄにこれら第２走査信号を出力させる時、該順方向入力ユニット２２１はこれら出力ユニット２２３ａ、２２３ｂ、２２３ｃと２２３ｄがこれら第２走査信号を生成して所定時間たった後に、該制御ノードＡｎに対して放電し、特に、該順方向入力ユニット２２１はこれら出力ユニット２２３ａ、２２３ｂ、２２３ｃと２２３ｄがこれら第２走査信号を生成した後に、一つのクロックサイクル時間たつと、該制御ノードＡｎに対して放電を実行する。
【００４３】
たとえば、図２Ｂに示されるように、これら出力ユニット２２３ｄ、２２３ｃ、２２３ｂと２２３ａはＴ２からＴ５クロックサイクル時間に、順に第２走査信号を生成し、並びにＴ７クロックサイクル時間に放電する。このようにして駆動回路の逆方向走査モードを動作させ、たとえば、図１Ａに示されるように、第２００駆動モジュール２２ｚから第１駆動モジュール２２ａまでが順に複数の走査信号をこれら走査線ＧＬに向けて生成し、これによりこれら画素構造４０２を逆方向走査する。
【００４４】
このほか、再び図１Ｂを参照されたい。雑音除去ユニット２２４は、制御ノードＡｎの雑音をフィルタリング除去し、そのうち、コントロールコンデンサ２３１は該第１クロック信号ＣＬＫ１に基づき、制御レベルＢｎを生成し、第１トランジスタ２２５は制御ノードＡｎの電位に基づき、制御レベルＢｎが参考電位Ｖｓｓまで引き下げられているかをフィルタリングし、これにより、第２トランジスタ２２６を制御して制御ノードＡｎの雑音を除去する。言い換えると、雑音除去ユニット２２４は第１クロック信号ＣＬＫ１に基づき制御ノードＡｎの雑音を除去する。
【００４５】
図１Ｂ、図２Ａ及び図２Ｂを併せて参照されたい。それは本発明の実施例の駆動信号の、順方向走査と逆方向走査の波形図である。図２Ａは、駆動回路が順方向走査モードで動作する時の波形図である。駆動モジュール２２は順方向走査モードにある時、順方向入力ユニット２２１は制御ノードＡｎに対して充電を行うのに用いられ、逆方向入力ユニット２２２は順方向走査モードでは、これら出力ユニット２２３ａ、２２３ｂ、２２３ｃと２２３ｄが第１走査信号を生成した後に一つのクロックサイクル時間たった時に、制御ノードＡｎに対して放電を実行し、これにより、第１入力電圧Ｖｄｄ  ｆを高準位（Ｖｄｄ）となし、第２入力電圧Ｖｄｄ  ｒを低準位となす。本実施例では、第２入力電圧Ｖｄｄ  ｒが参考電位Ｖｓｓまで引き下げられる。
【００４６】
また、図１Ｂと図２Ａを併せて参照されたい。Ｔ１クロックサイクル時間の実行時、順方向入力ユニット２２１は前出力端ＯＵＴ  ３（ｎ−１）の第４走査信号に基づいて導通し、制御ノードＡｎに対して充電し、同時に、これら出力端ＯＵＴ  １（ｎ）、ＯＵＴ  ２（ｎ）、ＯＵＴ  ３（ｎ）、ＯＵＴ  ４（ｎ）は低電位となる。
【００４７】
Ｔ２クロックサイクル時間の実行時、制御ノードＡｎはフローティングポイント（ｆｌｏａｔｉｎｇ  ｐｏｉｎｔ）となり、これにより、制御ノードＡｎはそれ以上、順方向入力ユニット２２１による充電を受けず、同時に、制御ノードＡｎの高電位に基づき、出力ユニット２２３に、第１クロック信号ＣＬＫ１を受け取らせ、並びに第１クロック信号ＣＬＫ１の電圧を、第１出力端ＯＵＴ  １（ｎ）に伝送し、並びに第１出力コンデンサ２３０ａを介して制御ノードＡｎの電位を引き上げ、第１出力ユニット２２３ａに、第１出力端ＯＵＴ  １（ｎ）に対して快速充電させる。
【００４８】
Ｔ３クロックサイクル時間の実行時、制御ノードＡｎはフローティングポイントとされ、制御ノードＡｎの高電位に基づき、第２出力ユニット２２３ｂに第２クロック信号ＣＬＫ２を受け取らせ、並びに第２クロック信号ＣＬＫ２の電圧を第２出力端ＯＵＴ  ２（ｎ）に伝送し、並びに第２出力コンデンサ２３０ｂを介して制御ノードＡｎの電位を引き上げ、第２出力ユニット２２３ｂに第２出力端ＯＵＴ  ２（ｎ）に対して快速充電させる。このほか、第１出力端ＯＵＴ  １（ｎ）の電位は、第１出力端ＯＵＴ  １（ｎ）より放電されて低電位となり、すなわちＶｓｓ電位となる。
【００４９】
Ｔ４クロックサイクル時間の実行時、制御ノードＡｎはフローティングポイントとされ、制御ノードＡｎの高電位に基づき、第３出力ユニット２２３ｃに第３クロック信号ＣＬＫ３を受け取らせ、並びに第３クロック信号ＣＬＫ３の電圧を第３出力端ＯＵＴ  ３（ｎ）に伝送し、並びに第３出力コンデンサ２３０ｃを介して制御ノードＡｎの電位を引き上げ、第３出力ユニット２２３ｃに第３出力端ＯＵＴ  ３（ｎ）に対して快速充電させる。このほか、第２出力端ＯＵＴ  ２（ｎ）の電位は、第２出力端ＯＵＴ  ２（ｎ）より放電されて低電位となる。
【００５０】
Ｔ５クロックサイクル時間の実行時、制御ノードＡｎはフローティングポイントとされ、制御ノードＡｎの高電位に基づき、第４出力ユニット２２３ｄに第４クロック信号ＣＬＫ４を受け取らせ、並びに第４クロック信号ＣＬＫ４の電圧を第４出力端ＯＵＴ  ４（ｎ）に伝送し、並びに第４出力コンデンサ２３０ｄを介して制御ノードＡｎの電位を引き上げ、第４出力ユニット２２３ｄに第４出力端ＯＵＴ  ４（ｎ）に対して快速充電させる。このほか、第３出力端ＯＵＴ  ３（ｎ）の電位は、第３出力端ＯＵＴ  ３（ｎ）より放電されて低電位となる。
【００５１】
Ｔ６クロックサイクル時間の実行時、制御ノードＡｎはフローティングポイントとされ、第４出力端ＯＵＴ  ４（ｎ）は放電されて低電位とされる。
【００５２】
Ｔ７クロックサイクル時間の実行時、制御ノードＡｎは逆方向入力ユニット２２２を介して放電されて低電位となり、その後、Ｔ８クロックサイクル時間の実行時、制御ノードＡｎは出力ユニット２２３の寄生容量に基づき雑音を生成するが、ただし、同時に雑音除去ユニット２２４の第２トランジスタ２２６が導通し、制御ノードＡｎを低電位に安定させ、寄生容量の雑音を除去する。
【００５３】
図１Ｂと図２Ｂを併せて参照されたい。そのうち図２Ｂは該駆動回路が逆方向走査モードで動作する時に現出する波形図である。図２Ｂは図２Ａと反対の状況であり、ゆえに、逆方向入力ユニット２２２が制御ノードＡｎに対して充電を行うように変わり、順方向入力ユニット２２１は、これら出力ユニット２２３ａ、２２３ｂ、２２３ｃと２２３ｄがこれら第２走査信号を生成して一つのクロックサイクル時間たつと、該出力ユニット２２３の該制御ノードＡｎに対して放電を実行し、これにより、第２入力電圧Ｖｄｄ  ｒは高準位（Ｖｄｄ）となり、第１入力電圧Ｖｄｄ  ｆは低準位となる。本実施例では第１入力電圧Ｖｄｄ  ｆは参考電位Ｖｓｓに引き下げられる。
【００５４】
再び図２Ｂを参照されたい。駆動モジュール２２はＴ１からＴ７クロックサイクル時間において逆方向入力ユニット２２２による制御ノードＡｎに対する充電に改められ、順方向入力ユニット２２１により制御ノードＡｎの放電がなされ、その他の走査方式は、図２Ａの実施例に記述されたものと同じである。
【００５５】
以上から分かるように、本発明の駆動モジュール２２は順方向入力ユニット２２１と逆方向入力ユニット２２２によりそれぞれ制御ノードＡｎに対して充電を行ない、これによりこれら出力ユニット２２３ａ、２２３ｂ、２２３ｃと２２３ｄを駆動して異なる走査モードの走査信号を提供し、且つ本発明の駆動モジュール２２は、任意の走査モードにあって、わずかに順方向入力ユニット２２１と逆方向入力ユニット２２２を交互に切り換えるだけで制御ノードＡｎに対して充放電し、これにより、回路を簡易化する。
【００５６】
さらに、雑音除去ユニット２２４は、コントロールコンデンサ２３１を介してクロック信号ＣＬＫ１を受け取り、これにより、クロック信号の電圧、電流が、直接参考電位Ｖｓｓに流通するのを防止し、これにより、不必要な直流消耗を減らす。
【００５７】
また、駆動モジュールは少なくとも三つのクロック信号に基づき動作し、ゆえに、出力ユニット２２３と雑音除去ユニット２２４はクロック信号に基づき持続導通／停止し、これにより、出力ユニット２２３と雑音除去ユニット２２４が非動作期間に不必要なパワー消耗を発生するのを防止する。
【００５８】
図３を参照されたい。それは本発明の実施例の双方向走査駆動回路のブロック図である。図示されるように、本発明の駆動回路５０は、複数の駆動モジュールを包含し、本実施例では、第ｎ−１駆動モジュール５２、第ｎ駆動モジュール５４、第ｎ＋１駆動モジュール５６を以て例とし、第ｎ−１駆動モジュール５２、第ｎ駆動モジュール５４、第ｎ＋１駆動モジュール５６の詳細な回路は、先の実施例で述べた駆動モジュール２２と同じである。
【００５９】
第ｎ−１駆動モジュール５２は本実施例では開始の駆動モジュールとされ、この実施例では存在しない第ｎ−２駆動モジュールを第ｎ−１駆動モジュール５２に電気的に接続可能であり、これにより、第ｎ−１駆動モジュール５２は入力信号ＩＮ１を受け取り、第ｎ−１駆動モジュール５２から第ｎ＋１駆動モジュール５６は、図１Ａと図１Ｂの第１駆動モジュール２２ａから第３駆動モジュール２２ｃの動作方式と同様であり、第ｎ−１駆動モジュール５２から第ｎ＋１駆動モジュール５６は、それぞれ第１クロック信号ＣＬＫ１から第４クロック信号ＣＬＫ４を受け取り、且つ第ｎ−１駆動モジュール５２、第ｎ駆動モジュール５４、第ｎ＋１駆動モジュール５６は、いずれも第１入力電圧Ｖｄｄ  ｆと第２入力電圧Ｖｄｄ  ｒに接続され、並びにいずれも参考電位Ｖｓｓに接続される。そのうち、参考電位Ｖｓｓは走査回路の低電位に相当し、たとえば、１Ｖ電位とされる。
【００６０】
そのうち、第ｎ−１駆動モジュール５２の出力する第１出力信号Ｏ１（ｎ−１）から第４出力信号Ｏ４（ｎ−１）、第ｎ駆動モジュール５４の出力する第１出力信号Ｏ１（ｎ）から第４出力信号Ｏ４（ｎ）、第ｎ＋１駆動モジュール５６の出力する第１出力信号Ｏ１（ｎ＋１）から第４出力信号Ｏ４（ｎ＋１）は、すなわち、画素構造４０２の走査信号とされる。
【００６１】
順方向走査開始時、第ｎ−１駆動モジュール５２は順に、第１出力信号Ｏ１（ｎ−１）から第４出力信号Ｏ４（ｎ−１）を画素構造４０２に出力し、すなわち、該第ｎ−１駆動モジュール５２はその第１走査信号から第４走査信号を画素構造４０２に出力し、同時に、該第ｎ−１駆動モジュール５２は、第３出力信号Ｏ１（ｎ−１）を第ｎ駆動モジュール５４に伝送し、すなわち、第ｎ−１駆動モジュール５２はその第３走査信号を第ｎ駆動モジュール５４に伝送する。
【００６２】
第ｎ駆動モジュール５４は第３出力信号Ｏ１（ｎ−１）を受け取ると、順に、第１出力信号Ｏ１（ｎ）から第４出力信号Ｏ４（ｎ）を画素構造４０２に出力し、すなわち第ｎ駆動モジュール５４はその第１走査信号から第４走査信号を画素構造４０２に出力し、且つ第ｎ駆動モジュール５４も同時に第３出力信号Ｏ３（ｎ）を、第ｎ＋１駆動モジュール５６に伝送し、すなわち、第ｎ駆動モジュール５４はその第３走査信号を第ｎ＋１駆動モジュール５６に出力する。
【００６３】
第ｎ＋１駆動モジュール５６は第３出力信号Ｏ３（ｎ）を受け取ると、第１出力信号Ｏ１（ｎ＋１）から第４出力信号Ｏ４（ｎ＋１）を順に画素構造４０２に出力し、すなわち、第ｎ＋１駆動モジュール５６はその第１走査信号から第４走査信号を画素構造４０２に出力し、同時に、第ｎ＋１駆動モジュール５６は第３出力信号Ｏ３（ｎ＋１）を第ｎ＋２駆動モジュール（図示せず）に伝送し、すなわち、第ｎ＋１駆動モジュール５６はその第３走査信号を第ｎ＋２駆動モジュールに出力する。
【００６４】
このほか、本実施例は、三つの駆動モジュールを例としているが、本発明はこれに限定されるわけではなく、本実施例はさらに３個より多くの駆動モジュールを設置して走査信号を提供して、順方向走査或いは逆方向走査を行うのに用いてもよい。
【００６５】
以上述べたことは、本発明の実施例にすぎず、本発明の実施の範囲を限定するものではなく、本発明の特許請求の範囲に基づきなし得る同等の変化と修飾は、いずれも本発明の権利のカバーする範囲内に属するものとする。
【符号の説明】
【００６６】
１０  表示装置
２０  双方向走査駆動回路
２２  駆動モジュール
２２ａ  第１駆動モジュール
２２ｂ  第２駆動モジュール
２２ｃ  第３駆動モジュール
２２ｘ  第１９８駆動モジュール
２２ｙ  第１９９駆動モジュール
２２ｚ  第２００駆動モジュール
２２１  順方向入力ユニット
２２２  逆方向入力ユニット
２２３  出力ユニット
２２３ａ  第１出力ユニット
２２３ｂ  第２出力ユニット
２２３ｃ  第３出力ユニット
２２３ｄ  第４出力ユニット
２２４  雑音除去ユニット
２２５  第１トランジスタ
２２６  第２トランジスタ
２３０  出力コンデンサ
２３０ａ  第１出力コンデンサ
２３０ｂ  第２出力コンデンサ
２３０ｃ  第３出力コンデンサ
２３０ｄ  第４出力コンデンサ
２３１  コントロールコンデンサ
３０  データ駆動回路
４０  表示パネル
４０２  画素構造
５０  駆動回路
５２  第ｎ−１駆動モジュール
５４  第ｎ駆動モジュール
５６  第ｎ＋１駆動モジュール
Ａｎ  コントロールノード
ＣＬＫ１  第１クロック信号
ＣＬＫ２  第２クロック信号
ＣＬＫ３  第３クロック信号
ＣＬＫ４  第４クロック信号
ＯＵＴ  １（ｎ）  第１出力端
ＯＵＴ  ２（ｎ）  第２出力端
ＯＵＴ  ３（ｎ）  第３出力端
ＯＵＴ  ４（ｎ）  第４出力端
ＯＵＴ  ３（ｎ−１）  前出力端
ＯＵＴ  ２（ｎ＋１）  後出力端
Ｏ１（ｎ−１）  第１出力信号
Ｏ２（ｎ−１）  第２出力信号
Ｏ３（ｎ−１）  第３出力信号
Ｏ４（ｎ−１）  第４出力信号
Ｏ１（ｎ）  第１出力信号
Ｏ２（ｎ）  第２出力信号
Ｏ３（ｎ）  第３出力信号
Ｏ４（ｎ）  第４出力信号
Ｏ１（ｎ＋１）  第１出力信号
Ｏ２（ｎ＋１）  第２出力信号
Ｏ３（ｎ＋１）  第３出力信号
Ｏ４（ｎ＋１）  第４出力信号
Ｖｄｄ  ｆ  第１入力電圧
Ｖｄｄ  ｒ  第２入力電圧
Ｖｓｓ  参考電位
【図１Ａ】
0005757969.tif 000002
【図１Ｂ】
0005757969.tif 000003
【図２Ａ】
0005757969.tif 000004
【図２Ｂ】
0005757969.tif 000005
【図３】
0005757969.tif 000006