(57)【特許請求の範囲】
【請求項１】
支持基板と、前記支持基板上に設けられた発光層を含む半導体膜と、前記半導体膜の光取り出し面側の表面に設けられた表面電極と、前記支持基板と前記半導体膜との間に設けられて前記半導体膜と接する面において光反射面を形成する光反射層と、を含む半導体発光素子であって、
前記表面電極は、前記半導体膜との間でオーミック接触を形成する第１の電極片と、前記第１の電極片に電気的に接続された第２の電極片と、を含み、
前記光反射層は、反射電極を含み、前記反射電極は前記半導体膜との間でオーミック接触を形成する第３の電極片と、前記第３の電極片に電気的に接続され且つ前記第２の電極片と対向するように配置された第４の電極片とを含み、
前記第１の電極片と前記第３の電極片は、前記半導体膜の主面と平行な面に投影したときに互いに重ならないように配置され、
前記第２の電極片と前記第４の電極片の双方は、前記半導体膜との間でショットキー接触を形成して前記半導体膜の順方向電流を妨げる障壁を形成することを特徴とする半導体発光素子。
【請求項２】
前記半導体膜は、前記第２および第４の電極片の少なくとも一方と接する部分のキャリア濃度が、前記第１および第３の電極片と接する部分のキャリア濃度よりも低いことを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
前記半導体膜は、前記発光層を挟んで前記光取り出し面側および前記光反射面側にそれぞれキャリア濃度が互いに異なる高キャリア濃度層および低キャリア濃度層を含み、
前記第１の電極片は前記光取り出し面側の高キャリア濃度層上に設けられ、
前記第２の電極片は前記光取り出し面側の低キャリア濃度層上に設けられ、
前記第３の電極片は前記光反射面側の高キャリア濃度層上に設けられ、
前記第４の電極片は前記光反射面側の低キャリア濃度層上に設けられていることを特徴とする請求項２に記載の半導体発光素子。
【請求項４】
前記半導体膜は、前記第２および第４の電極片の少なくとも一方と接する部分において前記半導体膜への機械的衝撃によって形成され且つ他の領域よりも高抵抗のダメージ層を有することを特徴とする請求項１に記載の半導体発光素子。
【請求項５】
前記ダメージ層は結晶欠陥密度が他の層よりも高いことを特徴とする請求項４に記載に半導体発光素子。
【請求項６】
前記第１の電極片と前記第２の電極片は同一の材料からなり、
前記第３の電極片と前記第４の電極片は同一の材料からなることを特徴とする請求項２乃至５のいずれか１つに記載の半導体発光素子。
【請求項７】
前記第２の電極片は給電用パッドであることを特徴とする請求項１乃至６のいずれか１つに記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤ（発光ダイオード）等の半導体発光素子に関する。
【従来技術】
【０００２】
AlGaInP系材料で構成されるＬＥＤは、結晶成長に使用されるGaAs基板のバンドギャップよりも発光層のバンドギャップの方が大きい。そのため、発光層から放射された光のうち、光取り出し面側に向かう光の一部は取り出すことができるが、GaAs基板側に向かう光はGaAs基板に吸収される。このような問題を解消し得る素子構造として、半導体膜の光取り出し面と反対側の面に光反射膜を形成した所謂貼り合わせ構造が知られている。このような、発光素子は、例えば、GaAs基板上にAlGaInP系材料からなる半導体膜を形成した後、半導体膜の表面に反射率の高い金属からなる光反射膜を設け、光反射膜上に支持基板に貼り付けた後、GaAs基板を除去することにより製造される。かかる構成のＬＥＤによれば、光取り出し面とは反対側に向かう光は、光反射膜で反射されて外部に放出されるので、ＬＥＤの光取り出し効率が向上する。
【０００３】
一方、半導体膜と空気又は樹脂等の周囲媒体との界面に対して臨界角以上の角度で入射する光は、全反射され外部に取り出すことはできない。外部に取り出すことができない光は、半導体膜内部で反射を繰り返して減衰する。半導体膜の内部を伝搬する光の強度は、伝搬距離（光路長）に対して指数関数的に減少する。例えば、AlGaInP系半導体膜の屈折率は３．３であり、これを屈折率１．５の樹脂で封止した場合、臨界角は２７°、半導体膜と樹脂との界面における反射率は１５％程度となり、外部へ取り出すことができる光は４．５％程度に制限される。
【０００４】
そこで、半導体膜の光取り出し面を粗面化することにより形成される光取り出し構造が知られている。かかる構造によれば、光取り出し面に向かう光は半導体膜表面の凹凸部で散乱、回折され、光取り出し面と周囲媒体との界面で全反射される光の量を減じることができ、光取り出し効率を向上させることが可能となる。
【０００５】
また、半導体膜の上面と下面にそれぞれ電極を設け、半導体膜の厚さ方向に電流を流す所謂縦型の発光素子において、上面側の電極と下面側の電極とが、半導体膜の主面（すなわち、半導体膜の積層方向に垂直な面）と平行な面に投影したときに、互いに重ならないように配置したものが知られている。このような電極構成をカウンタ電極と呼ぶ。このような電極構成によれば、半導体膜の主面方向における電流拡散が促進され、電流密度分布および発光輝度分布の均一性を向上させることができる。尚、カウンタ電極は、上記の貼り合わせ構造と組み合わせて使用されるのが通常である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２２７８９５号公報
【特許文献２】特開２００８−６０３３１号公報
【特許文献３】特開２０１０−１９２７０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記したような、貼り合わせ構造を有する半導体発光素子においては、半導体膜の厚さは通常２０μｍ以下と薄い故に電流集中が生じやすく、特に逆方向サージに対する静電破壊耐量が低い。また、半導体膜の表面をエッチング処理するなどしてフォトニック結晶などの光取り出し構造を形成すると、電流拡散に寄与する半導体膜の厚さが更に小さくなるため静電破壊耐量は一層低下する。カウンタ電極配置とすることで、半導体膜内における電流拡散が促進されて静電破壊耐量が向上する傾向が見られるものの十分ではない。
【０００８】
静電破壊耐量を向上させるための有効な手段として、サージ印加時における電流の局所集中を回避することが可能な電極構成とすることが挙げられる。このとき、発光動作時における発光効率の低下や光出力の低下を極力抑えることが重要である。例えば光取り出し面に形成される表面電極の被覆率を大きくした場合には、光出力の低下は避けられない。また、ボンディングワイヤが接続される給電用パッド（ボンディングパッド）の直下で生成される光は、給電用パッドによって遮られて、外部に取り出すことは困難である。従って、給電用パッドの直下に電流が流入して、給電用パッド直下で光が生成されると光取り出し効率が低下する。このような光出力の低下や光取り出し効率の低下を伴うことなく静電破壊耐量の向上を図ることが望ましい。
【０００９】
本発明は、かかる点に鑑みてなされたものであり、発光動作時における効率低下や光出力の低下を回避しつつ静電破壊耐量の向上を図ることができる半導体発光素子を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る半導体発光素子は、支持基板と、前記支持基板上に設けられた発光層を含む半導体膜と、前記半導体膜の光取り出し面側の表面に設けられた表面電極と、前記支持基板と前記半導体膜との間に設けられて前記半導体膜と接する面において光反射面を形成する光反射層と、を含む半導体発光素子であって、前記表面電極は、前記半導体膜との間でオーミック接触を形成する第１の電極片と、前記第１の電極片に電気的に接続された第２の電極片と、を含み、前記光反射層は、反射電極を含み、前記反射電極は前記半導体膜との間でオーミック接触を形成する第３の電極片と、前記第３の電極片に電気的に接続され且つ前記第２の電極片と対向するように配置された第４の電極片とを含み、前記第１の電極片と前記第３の電極片は、前記半導体膜の主面と平行な面に投影したときに互いに重ならないように配置され、前記第２の電極片と前記第４の電極片の双方は、前記半導体膜との間でショットキー接触を形成して前記半導体膜の順方向電流を妨げる障壁を形成することを特徴としている。
【発明の効果】
【００１１】
本発明に係る半導体発光装置によれば、発光動作時においては給電用パッドの直下領域への電流流入は防止される一方、逆方向電圧印加時においては第２の電極片と第４の電極片との間に電流経路が形成されるので、発光動作時における光取り出し効率の低下や光出力の低下を回避しつつ逆方向の静電サージに対する破壊耐量を向上させることが可能となる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施例１に係る半導体発光素子の構成を示す平面図である。
【図２】図１における２−２線に沿った断面図である。
【図３】図３（ａ）は、本発明の実施例に係る表面電極の構成を示す平面図である。図３（ｂ）は、本発明の実施例に係る反射電極の構成を示す平面図である。
【図４】図４（ａ）は、本発明の実施例に係る半導体発光素子の発光動作時における電流経路を示す断面図、図４（ｂ）は逆方向サージ電圧印加時における電流経路を示す断面図である。図４（ｃ）は、比較例に係る半導体発光素子の逆方向サージ電圧印加時における電流経路を示す断面図である。
【図５】図５（ａ）〜（ｄ）は、本発明の実施例に係る半導体発光素子の製造方法を示す断面図である。
【図６】図６（ａ）〜（ｃ）は、本発明の実施例に係る半導体発光素子の製造方法を示す断面図である。
【図７】本発明の実施例２に係る半導体発光素子の構成を示す断面図である。
【図８】図８（ａ）は、本発明の実施例２に係る半導体発光素子の発光動作時における電流経路を示す断面図、図８（ｂ）は逆方向サージ電圧印加時における電流経路を示す断面図である。
【図９】図９（ａ）は、本発明の実施例３に係る半導体発光素子の構成を示す平面図、図９（ｂ）は、図９（ａ）における９ｂ−９ｂ線に沿った断面図である。
【図１０】図１０（ａ）は、本発明の実施例４に係る半導体発光素子の構成を示す平面図、図１０（ｂ）は、図１０（ａ）における１０ｂ−１０ｂ線に沿った断面図である。
【図１１】図１１（ａ）は、本発明の実施例５に係る半導体発光素子の構成を示す平面図、図１１（ｂ）は図１１（ａ）における１１ｂ−１１ｂ線に沿った断面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素、部分には同一の参照符を付している。
【実施例１】
【００１４】
図１は、本発明の実施例１に係る半導体発光素子１の構成を示す平面図、図２は、図１における２−２線に沿った断面図である。尚、図１において、光取り出し面側に設けられた表面電極が実線で示され、光反射面側に設けられた反射電極が破線で示されている。
【００１５】
半導体発光素子１は、例えば１辺３００μｍの正方形の主面を有し、光反射層２０を間に挟んで半導体膜１０と支持基板３０とが接合されたいわゆる貼り合わせ構造を有する。半導体膜１０は、光取り出し面側から順にｎ型クラッド層１１、発光層１２、ｐ型クラッド層１３、ｐ型コンタクト層１４が積層されて構成される。ｎ型クラッド層１１は、例えば厚さ２．５μｍのSiドープされた（Al0.6Ga0.4）0.5In0.5Pからなる層と、厚さ０．５μｍのSiドープされたAl0.5In0.5Pからなる層が積層されて構成される。発光層１２は、例えば厚さ２０ｎｍの（Al0.1Ga0.9）0.5In0.5Pからなる井戸層と、厚さ１０ｎｍの（Al0.5Ga0.5）0.5In0.5Pからなるバリア層とからなるペアを１５回繰り返して積層することにより構成される多重量子井戸構造を有する。ｐ型クラッド層１３は、例えば厚さ０．５μｍのMgドープされたAl0.5In0.5Pにより構成される。ｐ型コンタクト層１４は、例えば厚さ１．５μｍのMgドープされたGaPにより構成される。尚、各層の組成比は上記したものに限定されるものではなく、適宜変更することが可能である。
【００１６】
光取り出し面となるｎ型クラッド層１１の表面には、半導体膜１０との間でオーミック接触を形成する光取り出し面側のオーミック電極（第１の電極片）４３と、ボンディングワイヤが接続される給電用パッド（ボンディングパッド、第２の電極片）４１と、給電用パッド４１とオーミック電極４３とを電気的に接続するための配線電極４２と、からなる表面電極が設けられている。給電用パッド４１および配線電極４２は、ｎ型クラッド層１１との間でショットキー接触を形成する材料により構成されている。ショットキー障壁の高さは、オーミック電極４３を介して電流が流れ始めるまでの配線抵抗を含む順方向電圧ＶＦよりも高く、０．２Ｖ以上、好ましくは０．５Ｖ以上である。給電用パッド４１および配線電極４２の材料としてAu、Al、Ag、Cu、Fe、Ni、Pd、Ni、Pd、Pt、Mo、Ta、Ti、Wまたはこれらの窒化物（例えばTaN、WN）またはこれらのシリサイド（例えばWSi、TaSi）を使用することが可能である。尚、給電用パッド４１は、ワイヤボンディング強度を向上させるために、上記のショットキー電極材料の上にTiなどからなる密着層を介してAu（厚さ約１μｍ）を積層して構成されていてもよい。オーミック電極４３は、ｎ型クラッド層１１との間でオーミック接触を形成する材料により構成される。オーミック電極４３は、AuGeNi（厚さ３００ｎｍ）からなるコンタクト層、Ti/PtまたはTaN（厚さ２００ｎｍ）からなるバリア層、Au（厚さ２００ｎｍ）からなる電流拡散層をこの順序で積層することにより構成することができる。ｎ型クラッド層１１との間でオーミック接触を形成し得る他の材料としては、例えば、AuSn、AuGe、AuSnNiなどが挙げられる。
【００１７】
図３（ａ）は、表面電極を構成する給電用パッド４１、オーミック電極４３および配線電極４２のみを示した図である。給電用パッド４１は、例えば直径１００μｍ（７８５０μｍ2）の円形形状を有し、光取り出し面の中央に配置されている。尚、給電用パッド４１のサイズは２５００μｍ2以上であることが好ましく、より好ましくは５０００μｍ2以上である。給電用パッド４１には半導体発光素子１の各コーナ部に向けて伸びる幅５μｍ程度の線状の配線電極４２が接続されている。接続配線４２の各々には、幅５μｍ程度の線状のオーミック電極４３が接続されている。オーミック電極４３は、半導体発光素子１のコーナ部付近およびコーナ部からやや中央部寄りに分散配置された８つの電極片４３ａ〜４３ｈにより構成されている。分散配置されたオーミック電極４３の各電極片４３ａ〜４３ｈは、接続配線４２を介して給電用パッド４１と電気的に接続されている。給電用パッド４１、接続配線４２およびオーミック電極４３からなる表面電極は、半導体発光素子１の中心点を回転中心としたときに、４回回転対称（９０°回転すると重なる）となるようなパターンを有する。
【００１８】
光反射層２０は、ｐ型コンタクト層１４に隣接して設けられている。光反射層２０は、誘電体層２５と反射電極とを含み、半導体膜１０と接する面において光反射面を形成する。反射電極は、ｐ型コンタクト層１４との間でオーミック接触を形成する材料、例えば、AuZnなどからなる線状のライン電極２１Ｌ、島状のドット電極２１Ｄと、ｐ型コンタクト層１４との間でショットキー接触を形成する材料、例えば、WSiなどからなり且つ給電用パッド４１と対向する対向電極２２により構成される。尚、ライン電極２１Ｌおよびドット電極２１Ｄは本発明の第３の電極片を構成し、対向電極２２は本発明の第４の電極片を構成する。誘電体層２５は、例えばSiO2からなり、ｐ型コンタクト層１４との界面近傍に形成されている。誘電体層２５は、ライン電極２１Ｌ、ドット電極２１Ｄ、対向電極２２の間に介在し、半導体層１０と接する面において、これらの各電極間を分離している。換言すれば、誘電体層２５は、反射電極のパターンを画定している。尚、ライン電極２１Ｌ、ドット電極２１Ｄ、対向電極２２は、誘電体層２５の下方において互いに繋がっている。また、誘電体層２５の材料としては、SiO2以外にもSi3N4やAl2O3等の他の透明な誘電体材料を用いることができる。
【００１９】
図３（ｂ）は、光反射面側に設けられたライン電極２１Ｌ、ドット電極２１Ｄおよび対向電極２２のみを示した図である。ライン電極２１Ｌは、幅５μｍ程度の線状をなしており、対向電極２２の外周を囲むように形成された円環状の第１の部分２１Ｌ1と、第１の部分２１Ｌ1に接続され、半導体発光素子１の各辺に向けて伸長する略十字型の第２の部分２１Ｌ2と、第２の部分２１Ｌ2に接続され、半導体発光素子１の外縁に沿って伸長する第３の部分２１Ｌ3と、半導体発光素子１の各コーナ部近傍に設けられ、各コーナ部を挟む２つの辺を跨ぐようにして第３の部分２１Ｌ3に接続する第４の部分２１Ｌ4により構成される。ドット電極２１Ｄは、例えば直径５μｍ程度の円形をなしており、複数のドット電極２１Ｄがライン電極の各部分に沿うように分散配置されている。このように光反射面側にドット電極２１Ｄを分散配置することで半導体膜１０の膜厚が小さい場合でも半導体膜１０内における電流拡散が促進され、更にライン電極２１Ｌを併せて設けることにより、ドット電極２１Ｄへの電流集中を防止している。
【００２０】
対向電極２２は、光取り出し面側の給電用パッド４１の直下に配置される。対向電極２２は、例えば、給電用パッド４１と同一サイズの円形をなしているが、これに限定されるものではない。対向電極２２のサイズは給電用パッド４１よりも大きくてもよく、その形状も適宜変更することが可能である。対向電極２２は、その外周を囲むように設けられた誘電体層２５によって半導体膜１０と接する面においてライン電極２１Ｌおよびドット電極２１Ｄから分離されている。対向電極２２は、半導体膜１０との間でショットキー接触を形成している。そのため、半導体膜１０に順方向電圧を印加したときに光反射面側でｐ電極として働くのは、ライン電極Ｌおよびドット電極２１Ｄである。
【００２１】
図１に示すように、光取り出し面側のオーミック電極４３（第１の電極片）と、光反射面側のライン電極２１Ｌおよびドット電極２１Ｄ（第３の電極片）は、半導体膜１０の主面（半導体膜１０の積層方向と垂直な面）と平行な投影面にこれらを投影したときに互いに重ならないように配置され、いわゆるカウンタ電極を構成している。すなわち、ライン電極２１Ｌおよびドット電極２１Ｄは、光取り出し面側のオーミック電極４３を構成する各電極片を挟んだ両側に当該電極片に沿うように配置されている。光取り出し面側のオーミック電極４３の直下には誘電体層２５が配置される。このような電極構成とすることで、光取り出し面側のオーミック電極４３の面積を小さくしても、半導体膜１０内に広く電流を拡散させることが可能となる。また、本実施例では、光取り出し面側の表面電極と光反射面側の反射電極を含めた全体の電極パターンは、半導体発光素子１の中心点を回転中心としたときに４回回転対称となっている。これにより、半導体発光素子１とレンズ等とを組み合わせて照明装置を構成した場合に、等方的な配光を得ることができる。
【００２２】
光反射層２０上にバリアメタル層２６が設けられ、さらにバリアメタル層２６上に密着層２７が設けられる。バリアメタル層２６は、例えばTa、Ti、W等の高融点金属もしくはこれらの窒化物を含む単層又は２以上の層により構成することができる。バリアメタル層２６は、反射電極に含まれるZnが外方拡散するのを防止するとともに、接合層３３に含まれる共晶接合材（例えばAuSn）が反射電極内に拡散するのを防止する。密着層２７は、接合層３３に含まれる共晶接合材に対する濡れ性が高い材料、例えばNiなどを含む。
【００２３】
支持基板３０は、例えばｐ型不純物を高濃度で添加することにより導電性が付与されたSi基板である。支持基板３０の両面には、例えばPtからなるオーミック金属層３１および３２が形成される。オーミック金属層３２上にはTi、Ni、AuSnを順次積層して構成される接合層３３が設けられている。支持基板３０は、接合層３３と密着層２７との結合によって半導体膜１０に接合される。尚、支持基板３０の材料としては、Si以外にもGe、Al、Cu等の他の導電性材料を用いることができる。
【００２４】
図４（ａ）は、上記した構成を有する半導体発光素子１の発光動作時の半導体膜１０内を流れる電流の経路を矢印で示した図である。電流は、ｐ型コンタクト層１４と接する光反射面側のライン電極２１Ｌおよびドット電極２１Ｄの各々から、これらの最短距離に位置する光取り出し面側のオーミック電極４３に向けて流れる。オーミック電極４３と、ライン電極２１Ｌおよびドット電極２１Ｄは、半導体膜１０の主面と平行な投影面にこれらを投影したときに互いに重ならないように配置されている故、電流の流れる方向は半導体膜１０の主面方向（横方向）成分を持ち、これにより、比較的膜厚の小さい半導体膜１０内において電流拡散が促進され電流密度分布の均一化が図られる。一方、給電用パッド４１は半導体膜１０との間でショットキー接触を形成しており、これらの間には、半導体膜１０のｐｎ接合によって形成されるダイオードの向きとは逆向きの障壁（すなわち、順方向電流を阻止するように作用する障壁）が形成されている。それ故、光反射面側のライン電極２１Ｌ、ドット電極２２ｂおよび対向電極２２のいずれからも給電用パッド４１に向けて電流は流れない。更に、対向電極２２もまた半導体膜１０との間でショットキー接触を形成しており、これらの間には、半導体膜１０のｐｎ接合によって形成されるダイオードの向きとは逆向きの障壁（すなわち、順方向電流を阻止するように作用する障壁）が形成されている。それ故、対向電極２２から電流は殆ど放出されない。すなわち、発光動作時において、対向電極２２から放出される電流および給電用パッド４１に流入する電流は殆どなく、電流は、専ら光取り出し面側のオーミック電極４３と光反射面側のライン電極２１Ｌおよびドット電極２１Ｄとの間を流れる。これにより、発光動作時において、給電用パッド４１の直下領域に流入する電流をほぼ完全になくすことができる。
【００２５】
給電用パッド４１の直下領域に電流が流れると、給電用パッド４１によって遮られる光取り出しに寄与しない領域において光が生成されることとなり、光取り出し効率が低下する。特に、本実施例に係る半導体発光素子１は、半導体膜１０の膜厚が比較的小さいため、給電用パッド４１の直下に電流が流入した場合に光取り出し効率の低下が顕著となる。本実施例に係る半導体発光素子１においては、給電用パッド４１およびこれに対向する対向電極２２をショットキー電極として構成したので、発光動作時において、給電用パッド４１の直下領域に流入する電流をほぼ完全になくすことができる。
【００２６】
図４（ｂ）は、半導体発光素子１の逆方向サージ電圧印加時の半導体膜１０内を流れる電流の経路を示した図である。半導体膜１０のｐｎ接合に対して逆方向のサージ電圧が印加されると、給電用パッド４１および対向電極２２と半導体膜１０との間の各ショットキー接合は、いわゆる順方向にバイアスされる故、電圧に対して指数関数的に電流が流れる。従って、逆方向サージ電圧印加時においては、給電用パッド４１と対向電極２２との間にはオーミック電極４３とライン電極２１Ｌおよびドット電極２１Ｄとの間の電流経路と比較して低抵抗の電流経路が形成される。また、逆方向サージ電圧印加時には、光取り出し面側の各オーミック電極４３から光反射面側のライン電極２１Ｌおよびドット電極２１Ｄに向けて電流が流れる。ここで、図４（ｃ）は、給電用パッド４１に対向する対向電極を有さない比較例に係る半導体発光素子における逆方向サージ印加時の電流経路を示した図である。対向電極を設けないこととした場合、電流経路は、光取り出し面側のオーミック電極４３から光反射面側のライン電極２１Ｌおよびドット電極２１Ｄに向かう経路のみとなる。この場合において、高い電圧が印加されると抵抗の最も小さい経路に電流が集中し（カレントバンチング）、静電破壊耐量が低くなる。抵抗の不均一は、例えば、電極配置の僅かなずれなどに起因して生じ、これを完全に排除することは困難である。一方、本実施例に係る半導体発光素子１によれば、逆方向サージ電圧印加時には、給電用パッド４１と対向電極２２との間にオーミック電極４３とライン電極２１Ｌおよびドット電極２１Ｄとの間の電流経路と比較して、顕著に抵抗の低い電流経路が形成される故、オーミック電極間の電流集中が緩和され、静電破壊耐量が大幅に向上する。逆方向サージ電圧印加時には、電流は給電用パッド４１と対向電極２２との間の電流経路に優先的に流れる。また、給電用パッド４１と対向電極２２との間の距離は、オーミック電極４３とライン電極２１Ｌおよびドット電極２１Ｄとの間の距離より短い。従って、効率よく電流集中を緩和して静電破壊耐量を向上させることができる。そして、図２に示すように、光取り出し面側のオーミック電極４３と、光反射面側のライン電極２１Ｌまたはドット電極２１Ｌとの間の半導体膜１０の主面方向における最短距離ｌよりも、給電用パッド４１と対向電極２２との間の距離ｄ（すなわち、半導体膜１０の厚さ）を小さくすることにより（ｌ＞ｄ）、給電用パッド４１と対向電極２２との間に形成されるサージ電流経路上の抵抗を小さくすることができ、静電破壊耐量の改善効果をより高めることができる。
【００２７】
次に、上記した構成を有する半導体発光素子１の製造方法について図５および図６を参照説明する。
【００２８】
（半導体膜形成）
半導体膜１０は、有機金属気相成長法（ＭＯＣＶＤ法）により形成した。半導体膜１０の結晶成長に使用する成長用基板５０として（１００）面から[０１１]方向に１５°傾斜させた厚さ３００μｍのｎ型GaAs基板を使用した。成長用基板５０上に厚さ２．５μｍのSiドープされた（Al0.6Ga0.4）0.5In0.5Pからなる層と、厚さ０．５μｍのSiドープされたAl0.5In0.5Pからなる層が積層されて構成されるｎ型クラッド層１１を形成した。ｎ型クラッド層１１上に発光層１２を形成した。発光層１２は、（Al0.1Ga0.9）0.5In0.5Pからなる厚さ２０ｎｍの井戸層と、（Al0.5Ga0.5）0.5In0.5Pからなる厚さ１０ｎｍのバリア層からなるペアを１５回繰り返して積層した多重量子井戸構造とした。尚、井戸層のAl組成比ｚは発光波長に合わせて０≦ｚ≦０．４の範囲で調整することができる。発光層１２上にMgドープされたAl0.5Ga0.5Pからなる厚さ０．５μｍのｐ型クラッド層１３を形成した。尚、ｎ型クラッド層１１およびｐ型クラッド層１３のAl組成比ｚは、０．４≦ｚ≦１．０の範囲で調整することができる。ｐ型クラッド層１３上にMgドープされたGaPからなる厚さ１．５μｍのｐ型コンタクト層１４を形成した。ｐ型コンタクト層１４には、発光層１２からの光を吸収しない範囲でInを含めることができる。これらの各層により半導体膜１０が構成される（図５（ａ））。尚、V族原料としてホスフィン（PH3）を使用し、III族原料としてトリメチルガリウム（TMGa）、トリメチルアルミニウム（TMAl）、トリメチルインジウム（TMI）の有機金属を使用した。また、ｎ型不純物であるSiの原料としてシラン（SiH4）を使用し、ｐ型不純物であるMgの原料としてビスシクロペンタジエニルマグネシウム（Cp2Mg）を使用した。成長温度は７５０〜８５０℃であり、キャリアガスに水素を使用し、成長圧力は１０ｋＰａとした。
【００２９】
（光反射層およびメタル層形成）
ｐ型コンタクト層１４上にプラズマＣＶＤ法により誘電体層２５を構成するSiO2膜を形成した。SiO2膜の膜厚ｄは、真空中の発光波長をλ0、SiO2膜の屈折率をｎ、任意の整数をｍとすると、ｄ＝ｍ・λ0／４ｎを満たすように設定する。ここで、λ0＝６２５ｎｍ、ｎ＝１．４５、ｍ＝１として、誘電体層２５の膜厚ｄ＝１０７ｎｍとした。続いて、SiO2膜上にレジストマスクを形成した後、バッファードフッ酸（ＢＨＦ）を用いてエッチングを行うことにより、SiO2膜にライン電極２１Ｌ、ドット電極２１Ｄおよび対向電極２２のパターンに対応したパターニングを施した。すなわち、SiO2膜は、ライン電極２１Ｌ、ドット電極２１Ｄおよび対向電極２２の形成部において開口部を有し、この開口部においてｐ型コンタクト層１４が露出する（図５（ｂ））。尚、SiO2膜の成膜方法として熱ＣＶＤ法やスパッタ法を用いることもできる。また、SiO2膜のエッチング方法としてドライエッチング法を用いることも可能である。誘電体層２５の材料としては、SiO2以外にもSi3N4やAl2O3等の他の透明な誘電体材料を用いることができる。
【００３０】
次に、対向電極２２を形成する部分にのみ開口部を有するレジストマスク（図示せず）を誘電体層２５上形成した。次に、ＥＢ蒸着法により半導体膜１０との間でショットキー接触を形成する材料であるWSiを上記のレジストマスクおよび誘電体層２５を介して半導体膜１０上に堆積させた後、上記のレジストマスクを除去することにより対向電極２２を形成した。続いて、ＥＢ蒸着法により半導体膜１０との間でオーミック接触を形成する材料であるAuZnを誘電体層２５を介して半導体膜１０上に堆積させてライン電極２１Ｌおよびドット２１Ｄを形成した。誘電体層２５および反射電極により光反射層２０が構成される（図５（ｃ））。
【００３１】
次に、光反射層２０上にスパッタ法によりTaN（厚さ１００ｎｍ）、TiW（厚さ１００ｎｍ）、TaN（厚さ１００ｎｍ）を順次堆積させ、バリアメタル層２６を形成した。尚、バリアメタル層２６は、Ta、Ti、W等の他の高融点金属もしくはこれらの窒化物を含む単層又は２以上の層により構成されていてもよい。また、バリアメタル層２６の形成には、スパッタ法以外にＥＢ蒸着法を用いることが可能である。その後、約５００℃の窒素雰囲気下で熱処理を行った。これにより、ライン電極２１Ｌ、ドット電極２１Ｄおよび対向電極２２とｐ型コンタクト層１４との間で良好なオーミック接触が形成される。
【００３２】
次に、ＥＢ蒸着法によりバリアメタル層２６上にNi（厚さ３００ｎｍ）、Au（厚さ３０ｎｍ）を順次形成し、密着層２７を形成した。尚、接合層２７の形成には、抵抗加熱蒸着法やスパッタ法を用いることが可能である（図５（ｄ））。
【００３３】
（支持基板の接合）
半導体膜１０を支持するための支持基板３０としてｐ型不純物を添加することにより導電性が付与されたSi基板を用いた。ＥＢ蒸着法により、支持基板３０の両面にＰｔからなる厚さ２００ｎｍのオーミック金属層３１、３２を形成した。続いて、スパッタ法によりオーミック金属層３２上にTi（厚さ１５０ｎｍ）、Ni（厚さ１００ｎｍ）、AuSn（厚さ６００ｎｍ）を順次堆積して接合層３３を形成した。AuSn層は、共晶接合材として機能する。Ni層は共晶接合材に対する濡れ性を向上させる機能を有する。Ti層は、Niとオーミック金属層３２との密着性を向上させる機能を有する。尚、オーミック金属層３１、３２は、Ptに限らずSi基板との間でオーミック性接触を形成し得る他の材料、例えばAu、Ni、Tiなどを用いることができる。また、支持基板３０は、導電性および高熱伝導性を備えた他の材料、例えばGe、Al、Cuなどで構成されていてもよい。
【００３４】
半導体膜１０と支持基板３０とを熱圧着により接合した。半導体膜１０側の密着層２７と支持基板３０側の接合層３３とを密着させ、１ＭＰａ、３３０℃の窒素雰囲気下で１０分間保持した。支持基板３０側の接合層３３に含まれる共晶接合材（AuSn）が溶融して、半導体膜１０側の密着層２７（Ni/Au）との間でAuSnNiを形成することにより支持基板３０と半導体膜１０とが接合される（図６（ａ））。
【００３５】
（成長用基板の除去）
半導体膜１０の結晶成長に使用した成長用基板５０をアンモニア水と過酸化水素水との混合液を用いたウェットエッチングにより除去した。尚、成長用基板５０を除去する方法として、ドライエッチング法、機械研磨法、化学機械研磨法（ＣＭＰ）またはこれらの組み合わせを用いてもよい（図６（ｂ））。
【００３６】
（光取り出し構造の形成）
成長用基板を除去することによって表出したｎ型クラッド層１１の表面に光取り出し効率を向上させる為の光取り出し構造としてフォトニック結晶を形成した。フォトリソグラフィ法によってｎ型クラッド層１１上に人工的周期構造のレジストマスク（図示せず）を形成し、このレジストマスクを介してｎ型クラッド層の表面をドライエッチングすることによりｎ型クラッド層１１の表面に複数の円錐状の突起からなるフォトニック結晶を形成した。円錐状の突起は、三角格子配列、周期５００ｎｍ、高さ６００ｎｍ、アスペクト比１．２にて形成された。尚、レジストマスクのパターンニングには、ＥＢリソグラフィ、ＥＢ描画装置、ナノインプリント、レーザ露光などの方法を用いることが可能である。また、フォトニック結晶を構成する複数の突起の形状は、円柱形状、角錐形状、角柱形状などであってもよく、周期３００ｎｍ〜１０００ｎｍ、アスペクト比０．７〜１．５の範囲であれば良い。また、フォトニック結晶に代えて、ｎ型クラッド層１１の表面をウェットエッチング処理などによって粗面化することにより光取り出し構造を形成してもよい。
【００３７】
（表面電極の形成）
ｎ型クラッド層１１の表面にオーミック電極４３、給電用パッド４１および配線電極４２を形成した。ｎ型クラッド層１１との間でオーミック性接触を形成するAuGeNiをＥＢ蒸着法によりｎ型クラッド層１１上に堆積させた後、リフトオフ法によりパターニングを行ってオーミック電極４３を形成した。続いて、ＥＢ蒸着法によりｎ型クラッド層１１との間でショットキー接触を形成するTi（厚さ１００ｎｍ）をｎ型クラッド層１１上に堆積させ、更にTi上にAu（厚さ１．５μｍ）を堆積した。その後、リフトオフ法によりパターニングを行って給電用パッド４１および配線電極４２を形成した。尚、オーミック電極４３の材料としてAuGe、AuSn、AuSnNi等を使用することも可能である。また、給電用パッド４１および配線電極４２の材料としてTa、W、WSi、Pt、Cuもしくはこれらの合金またはこれらの窒化物を使用することも可能である。次に、ｎ型クラッド層１１とオーミック電極４３との間でオーミック性接触の形成を促進させるために４００℃の窒素雰囲気下で熱処理を行った（図６（ｃ））。以上の各工程を経て半導体発光装置１が完成する。
【００３８】
以上の説明から明らかなように、本実施例に係る半導体発光素子１によれば、半導体膜の膜厚が比較的小さい所謂貼り合わせ構造を有する発光素子において、表面電極の被覆率を抑えつつも半導体膜内において均一な電流拡散を達成することができる。従って、輝度むらがなく光取り出し効率の高い発光素子を提供することができる。
【００３９】
また、給電用パッド４１および対向電極２２はショットキー電極を構成し、半導体膜１０の光取出し面側および光反射面側の互いに対向する位置に、半導体膜１０内を流れる順方向電流を阻止するように作用する障壁を形成している。これにより、発光動作時において、給電用パッド４１の直下領域には電流が殆ど流入することはなく、この領域では光は生成されない。一方、逆方向サージ電圧印加時には、給電用パッド４１と対向電極２２との間にオーミック電極４３とライン電極２１Ｌおよびドット電極２１Ｄとの間の電流経路と比較して抵抗の低い電流経路が形成される故、オーミック電極間における電流集中が緩和され、静電破壊耐量の向上を達成することができる。このように、本実施例に係る半導体発光素子１によれば、発光動作時においては給電用パッド４１の直下領域への電流流入は防止される一方、逆方向電圧印加時においては給電用パッド４１と対向電極２２との間にオーミック電極４３とライン電極２１Ｌおよびドット電極２１Ｄとの間の電流経路上の抵抗よりも低抵抗の電流経路が形成されるので、発光動作時における光取り出し効率の低下や光出力の低下を回避しつつ逆方向の静電サージに対する破壊耐量を向上させることが可能となる。特に、半導体膜と支持基板との間に光反射層を有する半導体発光素子においては半導体膜の膜厚が比較的小さく、静電破壊耐量が不十分となりやすいが、本実施例の構成によれば、静電破壊耐量を大幅に改善することができる。また、フォトニック結晶などの光取り出し構造を適用した場合においても、十分な静電破壊耐量を確保することができる。
【実施例２】
【００４０】
図７は、本発明の実施例２に係る半導体発光素子２の構成を示す断面図である。尚、図７において光反射層２０よりも下の部分は、上記した実施例１に係る半導体発光素子１と同様であるので省略されている。
【００４１】
半導体発光素子２において、半導体膜１０ａは、発光層１２ａから見て、光取り出し面側にキャリア濃度が比較的高いｎ型コンタクト層１５ａと、キャリア濃度が比較的低いｎ型クラッド層１１ａが設けられ、光反射面側にキャリア濃度が比較的高いｐ型コンタクト層１４ａと、キャリア濃度が比較的低いｐ型クラッド層１３ａとが設けられている。
【００４２】
ｎ型コンタクト層１５ａは、例えば厚さ１０ｎｍ、キャリア濃度１×１０19ｃｍ-3のＧａＡｓにより構成される。ｎ型クラッド層１１ａは、例えば厚さ２．５μｍ、キャリア濃度１×１０17ｃｍ-3の（Al0.6Ga0.4）0.5In0.5Pからなる層と、厚さ０．５μｍ、キャリア濃度１×１０17ｃｍ-3のAl0.5In0.5Pからなる層が積層されて構成される。発光層１２ａは、例えば厚さ２０ｎｍの（Al0.1Ga0.9）0.5In0.5Pからなる井戸層と、厚さ１０ｎｍの（Al0.5Ga0.5）0.5In0.5Pからなるバリア層とからなるペアを１５回繰り返して積層することにより構成される多重量子井戸構造を有する。ｐ型クラッド層１３ａは、例えば厚さ０．５μｍ、キャリア濃度５×１０17ｃｍ-3のAl0.5In0.5Pにより構成される。ｐ型コンタクト層１４ａは、例えば厚さ１０ｎｍ、キャリア濃度１×１０19ｃｍ-3のGaPにより構成される。ｎ型コンタクト層１５ａは、ｎ型クラッド層１１ａを部分的に覆うように形成され、ｐ型コンタクト層１４ａは、ｐ型クラッド層１３ａを部分的の覆うように形成されている。すなわち、半導体膜１０ａは、光取り出し面側においてキャリア濃度が互いに異なるｎ型コンタクト層１５ａとｎ型クラッド層１１ａが表出し、光反射面側においてキャリア濃度が互いに異なるｐ型コンタクト層１４ａとｐ型クラッド層１３ａが表出している。尚、各層の組成比や厚さは上記したものに限定されるものではなく、適宜変更することが可能である。
【００４３】
光取り出し面側のオーミック電極４３および給電用パッド４１は、互いに同じ材料により構成することができる。これらの電極は、例えばオーミック電極の候補材料である、AuGeNi、AuSn、AuGe、AuSnNiなどにより構成することができる。オーミック電極４３は、キャリア濃度が比較的高いｎ型コンタクト層１５ａ上に形成され、ｎ型コンタクト層１５ａとの間でオーミック接触を形成する。給電用パッド４１は、ｎ型コンタクト層１５ａを部分的に除去することにより表出したキャリア濃度が比較的低いｎ型クラッド層１１ａ上に形成され、ｎ型クラッド層１１ａとの間でショットキー接触を形成する。
【００４４】
一方、光反射面側のライン電極２１Ｌ、ドット電極２１Ｄおよび対向電極２２は、互いに同じ材料により構成することができる。これらの電極は、例えばオーミック電極の候補材料であるAuZnなどにより構成することができる。ライン電極２１Ｌおよびドット電極２１Ｄは、キャリア濃度が比較的高いｐ型コンタクト層１４ａ上に形成され、ｐ型コンタクト層１４ａとの間でオーミック接触を形成する。対向電極２２は、ｐ型コンタクト層１４ａを部分的に除去することにより表出したキャリア濃度が比較的低いｐ型クラッド層１３ａ上に形成され、ｐ型クラッド層１３ａとの間でショットキー接触を形成する。
【００４５】
上記した実施例１に係る半導体発光素子１においては、光取り出し面側および光反射面側のそれぞれにおいて、異なる電極材料を用いることによりオーミック接触およびショットキー接触を形成した。一方、本実施例に係る半導体発光素子２においては、表面電極を構成するオーミック電極４３と給電用パッド４１の材料は同一であり、また反射電極を構成するライン電極２１Ｌおよびドット電極２１Ｄと、対向電極２２の材料は同一である。そして、これらの各電極が接する半導体膜のキャリア濃度によって上記の如くオーミック接触およびショットキー接触を形成している。ショットー接触またはオーミック接触となる半導体膜のキャリア濃度は、半導体膜の材料や電極材料などに応じて適宜設定される。尚、上記した実施例においては、AlInPからなるｐ型クラッド層１３ａでショットキー接触を形成し、GaPからなるｐ型コンタクト層１４ａでオーミック接触を形成する場合を例示したが、これに限定されるものではない。例えば、キャリア濃度の比較的低い（例えば５×１０17ｃｍ-3）第１のGaP層でショットキー接触を形成し、キャリア濃度の比較的高い（例えば１×１０19ｃｍ-3）第２のGaP層でオーミック接触を形成してもよい。
【００４６】
図８（ａ）は、上記した構成を有する半導体発光素子２の発光動作時の半導体膜１０ａ内を流れる電流の経路を示した図である。電流は、ｐ型コンタクト層１４ａと接するライン電極２１Ｌおよびドット電極２１Ｄの各々から、これらの最短距離に位置する光取り出し面側のオーミック電極４３に向けて流れる。オーミック電極４３と、ライン電極２１Ｌおよびドット電極２１Ｄは、半導体膜１０ａの主面と平行な投影面にこれらを投影したときに互いに重ならないように配置されている故、電流の流れる方向は半導体膜１０ａの主面方向（横方向）成分を持ち、これにより、比較的膜厚の小さい半導体膜１０ａ内において電流拡散が促進され電流密度分布の均一化が図られる。一方、給電用パッド４１は半導体膜１０ａとの間でショットキー接触を形成しており、これらの間には、半導体膜１０ａのｐｎ接合によって形成されるダイオードの向きとは逆向きの障壁（すなわち、順方向電流を阻止するように作用する障壁）が形成されている。それ故、光反射面側のライン電極２１Ｌ、ドット電極２２Ｄおよび対向電極２２のいずれからも給電用パッド４１に向けて電流は流れない。更に、対向電極２２もまた半導体膜１０ａとの間でショットキー接触を形成しており、これらの間には、半導体膜１０ａのｐｎ接合によって形成されるダイオードの向きとは逆向きの障壁（すなわち、順方向電流を阻止するように作用する障壁）が形成されている。それ故、対向電極２２から電流は殆ど放出されない。すなわち、発光動作時において、対向電極２２から放出される電流および給電用パッド４１に流入する電流は殆どなく、電流は、専ら光取り出し面側のオーミック電極４３と光反射面側のライン電極２１Ｌおよびドット電極２１Ｄとの間を流れる。これにより、発光動作時において、給電用パッド４１の直下領域に流入する電流をほぼ完全になくすことができる。
【００４７】
図８（ｂ）は、半導体発光素子２の逆方向サージ電圧印加時の半導体膜１０ａ内を流れる電流の経路を示した図である。半導体膜１０ａのｐｎ接合に対して逆方向の電圧が印加されると、給電用パッド４１および対向電極２２と半導体膜１０ａとの間の各ショットキー接合は、いわゆる順方向にバイアスされる故、電圧に対して指数関数的に電流が流れる。従って、逆方向サージ電圧印加時において、給電用パッド４１と対向電極２２との間には、オーミック電極４３とライン電極２１Ｌおよびドット電極２１Ｄとの間の電流経路と比較して低抵抗の電流経路が形成される。また、逆方向サージ電圧印加時においては、光取り出し面側の各オーミック電極４３から光反射面側のライン電極２１Ｌおよびドット電極２１Ｄに向けて電流が流れる。
【００４８】
このように、本実施例に係る半導体発光素子２においても、実施例１の場合と同様、発光動作時においては給電用パッド４１の直下領域への電流流入は防止される一方、逆方向サージ電圧印加時においては給電用パッド４１と対向電極２２との間にオーミック電極４３とライン電極２１Ｌおよびドット電極２１Ｄとの間の電流経路上の抵抗よりも低抵抗の電流経路が形成されるので、発光動作時における光取り出し効率の低下や光出力の低下を回避しつつ逆方向の静電サージに対する破壊耐量を向上させることが可能となる。
【００４９】
半導体発光素子２は、例えば以下のようなプロセスで製造することができる。MOCVD法などにより成長用基板であるGaAs基板上にｎ型コンタクト層１５ａ、ｎ型クラッド層１１ａ、発光層１２ａ、ｐ型クラッド層１３ａ、ｐ型コンタクト層１４ａを形成する。各層の組成およびキャリア濃度は上記したとおりである。尚、ｎ型クラッド層１１ａおよびｎ型コンタクト層１５ａのドーパントは例えばSiであり、ｐ型クラッド層１３ａおよびｐ型コンタクト層１４ａのドーパントは例えばMgである。次にフォトリソグラフィおよびエッチングにより、ｐ型コンタクト層１４ａを部分的に除去して対向電極２２を形成する部分においてｐ型クラッド層１３ａを露出させる。次に、誘電体層２５を構成するSiO2を成膜およびパターニングした後、ＥＢ蒸着法などにより誘電体層２５上にAuZnを蒸着して反射電極を形成する。反射電極は、誘電体層２５のパターンに対応してライン電極２１Ｌ、ドット電極２１Ｄおよび対向電極２２に分割される。ライン電極２１Ｌおよびドット電極２１Ｄはキャリア濃度が比較的高いｐ型コンタクト層１４ａ上に形成される。対向電極２２はキャリア濃度が比較的低いｐ型クラッド層１３ａ上に形成される。次に、上記した実施例１の場合と同様のプロセスにより、光反射層２０上に複数の金属層を介して支持基板を接合する。次に、成長用基板であるGaAs基板を除去してｎ型コンタクト層１５ａを表出させる。次に、フォトリソグラフィおよびエッチングによりｎ型コンタクト層１５ａを部分的に除去して給電用パッド４１を形成する部分においてｎ型クラッド層１１ａを露出させる。次に、ＥＢ蒸着法などによりｎ型クラッド層１１およびｎ型コンタクト層１５ａの表面にAuGeNiなどを蒸着したのち、これをパターニングして表面電極の材料を形成する。オーミック電極４３はキャリア濃度が比較的高いｎ型コンタクト層１５ａ上に形成される。給電用パッド４１はキャリア濃度が比較的低いｎ型クラッド層１１ａ上に形成される。以上の各工程を経ることにより半導体発光素子２が完成する。
【実施例３】
【００５０】
図９（ａ）は、本発明の実施例３に係る半導体発光素子３の構成を示す平面図、図９（ｂ）は図９（ａ）における９ｂ−９ｂ線に沿った断面図である。尚、図９（ａ）において、光取り出し面側に設けられる表面電極が実線で示され、光反射面側に設けられる反射電極が破線とハッチングで示されている。半導体発光素子３は、主に半導体膜の材料および電極構成が上記した実施例１に係る半導体発光素子１と異なる。他の構成部分は、実施例１に係る半導体発光装置１と同様である。
【００５１】
半導体膜１０ｂは、GaN系半導体からなり、光取り出し面側から順にｎ型クラッド層１１ｂ、発光層１２ｂ、ｐ型クラッド層１３ｂが積層されて構成される。ｎ型クラッド層１１ｂは、例えば厚さ５μｍのSiドープされたGaNにより構成される。発光層１２ｂは例えば厚さ２ｎｍのIn0.35Ga0.65Nからなる井戸層および厚さ１４ｎｍのGaNからなるバリア層からなるペアを５回繰り返して積層して構成される多重量子井戸構造を有する。ｐ型クラッド層１３ｂは、例えば厚さ４０ｎｍのMgドープされたAl0.2Ga0.8Nからなる層と、厚さ１００ｎｍのMgドープされたGaNからなる層が積層されて構成される。
【００５２】
光取り出し面となるｎ型クラッド層１１ｂの表面には、ｎ型クラッド層１１ｂとの間でオーミック接触を形成するオーミック電極（第１の電極片）４３ｂと、ボンディングワイヤが接続される給電用パッド（ボンディングパッド、第２の電極片）４１ｂと、からなる表面電極が設けられている。給電用パッド４１ｂはｎ型クラッド層１１ｂとの間でショットキー接触を形成する材料、例えば、Au、Al、Ag、Cu、Fe、Ni、Pd、Ni、Pd、Pt、Mo、Ta、Ti、Wまたはこれらの窒化物（例えばTaN、WN）またはこれらのシリサイド（例えばWSi、TaSi）などにより構成することができる。オーミック電極４３ｂは、ｎ型クラッド層１１ｂとの間でオーミック接触を形成する材料で構成され、例えばTi（厚さ１ｎｍ）と、Ti上にAl（厚さ２００ｎｍ）/Au（厚さ１０００ｎｍ）をこの順序で積層して構成される。給電用パッド４１ｂは、半導体発光素子３の１辺を挟む２つコーナ部の近傍にそれぞれ配置されている。オーミック電極４３ｂは、給電用パッド４１ｂに接続され、ｎ型クラッド層１１ｂの表面を伸長する線状をなしており、半導体膜１０ｂの各部分に電流を供給する。
【００５３】
ｐ型クラッド層１３ｂに隣接して設けられる光反射層２０ｂは、誘電体層２５と反射電極とにより構成され、半導体膜１０ｂと接する面において光反射面を形成する。反射電極は、光取り出し面側のオーミック電極４３ｂとともにカウンタ電極を構成する光反射面側のオーミック電極（第３の電極片）２１ｂと、２つの給電用パッド４１ｂのそれぞれに対向する対向電極（第４の電極片）２２ｂにより構成される。オーミック電極２１ｂは、ｐ型クラッド層１３ｂとの間でオーミック接触を形成する材料、例えば、Ptなどにより構成される。対向電極２２ｄは、ｐ型クラッド層１３ｂとの間でショットキー接触を形成する材料、例えば、Auなどにより構成される。
【００５４】
誘電体層２５は、例えばSiO2からなり、光反射層２０ｂの表層部分に設けられている。誘電体層２５は、対向電極２２ｂの外周を囲む環状をなす部分と、光取り出し面側のオーミック電極４３ｂの直下においてこれに沿うように伸長する線状をなす部分とを有している。誘電体層２５は、半導体膜１０ｂと接する面において光反射面側のオーミック電極２１ｂを複数の部分に分割するとともに対向電極２２ｂをオーミック電極２１ｂの各部分から分離する。尚、オーミック電極２１ｂの各部分と対向電極２２ｂは、誘電体層２５の下方において互いに繋がっている。
【００５５】
対向電極２２ｂは、給電用パッド４１ｂの直下に配置される。対向電極２２ｂは、例えば、給電用パッド４１ｂと同一サイズおよび同一形状を有している。対向電極２２ｂは、その外周を囲むように設けられた環状の誘電体層２５によって、半導体膜１０ｂと接する面において、オーミック電極２１ｂの各部分から分離されている。
【００５６】
光取り出し面側のオーミック電極４３ｂと、光反射面側のオーミック電極２１ｂの各部分は、半導体膜１０ｂの主面と平行な投影面にこれらを投影したときに、互いに重ならないように配置され、いわゆるカウンタ電極を構成している。すなわち、光反射面側のオーミック電極２１ｂは、光取り出し面側のオーミック電極４３ｂを挟んだ両側においてこれに沿うように配置され、オーミック電極４３ｂの直下には誘電体層２５が配置される。
【００５７】
図９（ｂ）において、発光動作時の半導体膜１０ｂ内を流れる電流の経路が実線矢印で、逆方向サージ電圧印加時の半導体膜１０ｂ内を流れる電流の経路が破線矢印で示されている。発光動作時において電流は、ｐ型クラッド層１３ｂと接する光反射面側のオーミック電極２１ｂの各々から、これらの最短距離に位置する光取り出し面側のオーミック電極４３ｂに向けて流れる。両電極は、カウンタ電極を構成している故、電流の流れる方向は半導体膜１０ｂの主面方向（横方向）成分を持ち、これにより、比較的膜厚の小さい半導体膜１０ｂ内における電流拡散が促進され電流密度分布の均一化が図られる。一方、給電用パッド４１ｂは半導体膜１０ｂとの間でショットキー接触を形成しており、これらの間には、半導体膜１０ｂのｐｎ接合によって形成されるダイオードの向きとは逆向きの障壁、（すなわち、順方向電流を阻止するように作用する障壁）が形成されている。それ故、発光動作時において給電用パッド４１ｂに向けて電流は流れない。更に、対向電極２２ｂもまた半導体膜１０ｂとの間でショットキー接触を形成しており、これらの間には、半導体膜１０ｂのｐｎ接合によって形成されるダイオードの向きとは逆向きの障壁（すなわち、順方向電流を阻止するように作用する障壁）が形成されている。それ故、対向電極２２ｂから電流は殆ど放出されない。すなわち、発光動作時において、対向電極２２ｂから放出される電流および給電用パッド４１ｂに流入する電流は殆どなく、電流は、専ら光取り出し面側のオーミック電極４３ｂと光反射面側のオーミック電極２１ｂとの間を流れる。これにより、発光動作時において、給電用パッド４１ｂの直下領域に流入する電流をほぼ完全になくすことができる。
【００５８】
一方、半導体膜１０ｂのｐｎ接合に対して逆方向の電圧が印加されると、給電用パッド４１ｂおよび対向電極２２ｂと半導体膜１０ｂとの間のショットキー接合は、いわゆる順方向にバイアスされる故、電圧に対して指数関数的に電流が流れる。従って、逆方向サージ電圧印加時においては、給電用パッド４１ｂと対向電極２２ｂとの間には、光取り出し面側のオーミック電極４３ｂと光反射面側のオーミック電極２１ｂとの間の電流経路と比較して低抵抗の電流経路が形成される。また、逆方向サージ電圧印加時においては光取り出し面側のオーミック電極４３ｂから光反射面側のオーミック電極２１ｂに向けて電流が流れる。このように、逆方向サージ電圧印加時には、光取り出し面側のオーミック電極４３ｂと光反射面側のオーミック電極２１ｂとの間の電流経路の抵抗よりも顕著に抵抗の低い電流経路が給電用パッド４１ｂと対向電極２２ｂとの間に形成される故、オーミック電極間における電流集中が緩和され、静電破壊耐量が大幅に向上する。
【００５９】
実施例３に係る半導体発光素子３は、半導体膜１０ｂがＧａＮ系半導体により構成され、ｐ型クラッド層１３ｂの抵抗が比較的高い。このため、ｐ型クラッド層１３ｂに接続される反射電極の面積は、AlGaInP系半導体からなる半導体膜を含む実施例１に係る半導体発光素子のそれよりも大きいことが好ましい。そこで、実施例３に係る半導体発光素子３では、ｐ型クラッド層１３ｂの大部分を覆うように反射電極を形成して順方向電圧ＶＦの低減を図っている。このような電極構成を有する半導体発光素子３においても、実施例１の場合と同様、発光動作時においては給電用パッドの直下領域への電流流入は防止される一方、逆方向サージ電圧印加時においては給電用パッド４１ｂと対向電極２２ｂとの間に、光取り出し面側のオーミック電極４３ｂと光反射面側のオーミック電極２１ｂとの間の電流経路上の抵抗よりも低抵抗の電流経路が形成されるので、発光動作時における光取り出し効率の低下や光出力の低下を回避しつつ逆方向の静電サージに対する破壊耐量を向上させることが可能となる。
【実施例４】
【００６０】
図１０（ａ）は、本発明の実施例４に係る半導体発光素子４の構成を示す平面図、図１０（ｂ）は図１０（ａ）における１０ｂ−１０ｂ線に沿った断面図である。尚、図１０（ａ）において、光取り出し面側に設けられる表面電極が実線で示され、光反射面側に設けられる反射電極が破線とハッチングで示されている。
【００６１】
半導体発光素子４において、半導体膜１０ｃは、GaN系半導体からなり、光取り出し面側から順にダメージ層１６ｃ、ｎ型クラッド層１１ｃ、発光層１２ｃ、ｐ型クラッド層１３ｃが積層されて構成されている。
【００６２】
ダメージ層１６ｃは、例えば厚さ１μｍのGaNにより構成される。ダメージ層１６ｃは、層内の欠陥密度が他の層よりも高く、高抵抗化している層である。ダメージ層１６ｃは、例えば、プラズマ処理やドライエッチング処理などの表面処理によって半導体膜の表面に物理的な衝撃を与えることによって形成することができる。また、本実施例のようにＧａＮ系半導体膜を含む発光素子においては、成長用基板をレーザリフトオフ法で除去することにより表出する半導体膜の表面をダメージ層として使用することが可能である。ダメージ層１６ｃは、ｎ型クラッド層１１ｃを部分的に覆うように形成されている。すなわち、半導体膜１０ｃは、光取り出し面側においてダメージ層１６ｃとｎ型クラッド層１１ｃが表出している。ｎ型クラッド層１１ｃは、例えば厚さ５μｍのSiドープされたGaNにより構成される。ｎ型クラッド層１１ｃは表面電極との間でオーミック接触を形成するのに十分なキャリア濃度を有する（例えばキャリア濃度１×１０19ｃｍ-3）。発光層１２ｃは例えば厚さ２ｎｍのIn0.35Ga0.65Nからなる井戸層および厚さ１４ｎｍのGaNからなるバリア層からなるペアを５回繰り返して積層して構成される多重量子井戸構造を有する。ｐ型クラッド層１３ｃは、例えば厚さ４０ｎｍのMgドープされたAl0.2Ga0.8Nからなる層と、厚さ１００ｎｍのMgドープされたGaNからなる層が積層されて構成される。尚、各層の組成比や厚さは上記したものに限定されるものではなく、適宜変更することが可能である。
【００６３】
光取り出し面側のオーミック電極（第１の電極片）４３ｃおよび給電用パッド（ボンディングパッド、第２の電極片）４１ｃは、互いに同じ材料により構成することができる。これらの電極は、例えばオーミック電極の候補材料であるTi（厚さ１ｎｍ）と、Ti上にAl（厚さ２００ｎｍ）/Au（厚さ１０００ｎｍ）をこの順序で積層して構成される。オーミック電極４３ｃは、ダメージ層１６ｃを部分的に除去することにより表出したｎ型クラッド層１１ｃ上に形成され、ｎ型クラッド層１１ｃとの間でオーミック接触を形成する。給電用パッド４１ｃは、ダメージ層１６ｃ上に形成され、ダメージ層１６ｃとの間でショットキー接触を形成する。給電用パッド４１ｃは、半導体発光素子４の１辺を挟む２つコーナ部の近傍にそれぞれ配置されている。オーミック電極４３ｃは、給電用パッド４１ｃに接続され、ｎ型クラッド層１１ｃの表面を伸長する線状をなしており、半導体膜１０ｃの各部分に電流を供給する。
【００６４】
ｐ型クラッド層１３ｃに隣接して設けられる光反射層２０ｃは、誘電体層２５と反射電極とにより構成され、半導体膜１０ｃと接する面において光反射面を形成する。反射電極は、光取り出し面側のオーミック電極４３ｃとともにカウンタ電極を構成する光反射面側のオーミック電極（第３の電極片）２１ｃと、２つの給電用パッド４１ｃのそれぞれに対向する対向電極（第４の電極片）２２ｃにより構成される。オーミック電極２１ｃは、ｐ型クラッド層１３ｃとの間でオーミック接触を形成する材料、例えば、Ptなどにより構成される。対向電極２２ｄは、ｐ型クラッド層１３ｃとの間でショットキー接触を形成する材料、例えば、Auなどにより構成される。
【００６５】
誘電体層２５は、例えばSiO2からなり、光反射層２０ｃの表層部分に設けられている。誘電体層２５は、対向電極２２ｃの外周を囲む環状をなす部分と、光取り出し面側のオーミック電極４３ｃの直下においてこれに沿うように伸長する線状をなす部分とを有している。誘電体層２５は、半導体膜１０ｃと接する面において光反射面側のオーミック電極２１ｃを複数の部分に分割するとともに対向電極２２ｃをオーミック電極２１ｃの各部分から分離する。尚、オーミック電極２１ｃの各部分と対向電極２２ｃは、誘電体層２５の下方において互いに繋がっている。
【００６６】
対向電極２２ｃは、給電用パッド４１ｃの直下に配置される。対向電極２２ｃは、例えば、給電用パッド４１ｃと同一サイズおよび同一形状を有している。対向電極２２ｃは、その外周を囲むように設けられた環状の誘電体層２５によって、半導体膜１０ｃと接する面において、オーミック電極２１ｃの各部分から分離されている。
【００６７】
光取り出し面側のオーミック電極４３ｃと、光反射面側のオーミック電極２１ｃの各部分は、半導体膜１０ｃの主面と平行な投影面にこれらを投影したときに、互いに重ならないように配置され、いわゆるカウンタ電極を構成している。すなわち、光反射面側のオーミック電極２１ｃは、光取り出し面側のオーミック電極４３ｃを挟んだ両側においてこれに沿うように配置され、オーミック電極４３ｃの直下には誘電体層２５が配置される。
【００６８】
図１０（ｂ）において、発光動作時の半導体膜１０ｃ内を流れる電流の経路が実線矢印で、逆方向サージ電圧印加時の半導体膜１０ｃ内を流れる電流の経路が破線矢印で示されている。発光動作時において電流は、ｐ型クラッド層１３ｃと接する光反射面側のオーミック電極２１ｃの各々から、これらの最短距離に位置する光取り出し面側のオーミック電極４３ｃに向けて流れる。両電極は、カウンタ電極を構成している故、電流の流れる方向は半導体膜１０ｃの主面方向（横方向）成分を持ち、これにより、比較的膜厚の小さい半導体膜１０ｃ内における電流拡散が促進され電流密度分布の均一化が図られる。一方、ダメージ層１６ｃ上に設けられる給電用パッド４１ｃは半導体膜１０ｃとの間でショットキー接触を形成しており、これらの間には、半導体膜１０ｃのｐｎ接合によって形成されるダイオードの向きとは逆向きの障壁（すなわち、順方向電流を阻止するように作用する障壁）が形成されている。それ故、発光動作時において給電用パッド４１ｃに向けて電流は流れない。更に、対向電極２２ｃもまた半導体膜１０ｃとの間でショットキー接触を形成しており、これらの間には、半導体膜１０ｃのｐｎ接合によって形成されるダイオードの向きとは逆向きの障壁（すなわち、順方向電流を阻止するように作用する障壁）が形成されている。それ故、対向電極２２ｃから電流は殆ど放出されない。すなわち、発光動作時において、対向電極２２ｃから放出される電流および給電用パッド４１ｃに流入する電流は殆どなく、電流は、専ら光取り出し面側のオーミック電極４３ｃと光反射面側のオーミック電極２１ｃとの間を流れる。これにより、発光動作時において、給電用パッド４１ｃの直下領域に流入する電流をほぼ完全になくすことができる。
【００６９】
一方、半導体膜１０ｃのｐｎ接合に対して逆方向の電圧が印加されると、給電用パッド４１ｃおよび対向電極２２ｃと半導体膜１０ｃとの間のショットキー接合は、いわゆる順方向にバイアスされる故、電圧に対して指数関数的に電流が流れる。従って、逆方向サージ電圧印加時においては、給電用パッド４１ｃと対向電極２２ｃとの間には、光取り出し面側のオーミック電極４３ｃと光反射面側のオーミック電極２１ｃとの間の電流経路と比較して低抵抗の電流経路が形成される。また、逆方向サージ電圧印加時においては光取り出し面側のオーミック電極４３ｃから光反射面側のオーミック電極２１ｃに向けて電流が流れる。このように、逆方向サージ電圧印加時には、光取り出し面側のオーミック電極４３ｃと光反射面側のオーミック電極２１ｃとの間の電流経路の抵抗よりも顕著に抵抗の低い電流経路が給電用パッド４１ｃと対向電極２２ｃとの間に形成される故、オーミック電極間における電流集中が緩和され、静電破壊耐量が大幅に向上する。
【００７０】
このように、本実施例に係る半導体発光素子４においても、実施例１の場合と同様、発光動作時においては給電用パッド４１ｃの直下領域への電流流入は防止される一方、逆方向サージ電圧印加時においては給電用パッド４１ｃと対向電極２２ｃとの間に、光取り出し面側のオーミック電極４３ｃと光反射面側のオーミック電極２１ｃとの間の電流経路上の抵抗よりも低抵抗の電流経路が形成されるので、発光動作時における光取り出し効率の低下や光出力の低下を回避しつつ逆方向の静電サージに対する破壊耐量を向上させることが可能となる。
【００７１】
半導体発光素子４は、例えば以下のようなプロセスで製造することができる。MOCVD法などにより成長用基板であるサファイア基板上にｎ型クラッド層１１ｃ、発光層１２ｃ、ｐ型クラッド層１３ｃを順次形成する。各層の組成およびキャリア濃度は上記したとおりである。次に、誘電体層２５を構成するSiO2を成膜およびパターニングする。次に、対向電極２２ｃを形成する領域に開口部を有するレジストマスクを誘電体層２５上に形成する。その後、ＥＢ蒸着法などにより、レジストマスクおよび誘電体層２５のパターンを介して    ｐ型クラッド層１３ｃ上にAuを蒸着して対向電極２２ｃを形成する。レジストマスクを除去した後、誘電体層２５のパターンを介してPtを蒸着して光反射面側のオーミック電極２１ｃを形成する。次に、上記した実施例１の場合と同様のプロセスにより、光反射層２０ｃ上に複数の金属層を介して支持基板を接合する。次に、レーザリフトオフ法により成長用基板であるサファイア基板を除去して半導体膜を表出させる。サファイア基板を除去することにより表出した半導体膜の表面には、欠陥密度が他の層よりも高く、高抵抗化しているダメージ層１６ｃが形成される。次に、給電用パッド４１ｃを形成する部分を残してダメージ層１６ｃをエッチングにより除去して、ｎ型クラッド層１１ｃを表出させる。次に、ＥＢ蒸着法などによりダメージ層１６ｃおよびｎ型クラッド層１１ｃの表面にTi（厚さ１ｎｍ）、Al（厚さ２００ｎｍ）、Au（厚さ１０００ｎｍ）をこの順序で積層した後、これをパターニングして表面電極を形成する。オーミック電極４３ｃはダメージ層１６ｃを除去することにより表出したｎ型クラッド層１１ｃ上に形成される。給電用パッド４１ｃはダメージ層１６ｃ上に形成される。以上の各工程を経ることにより半導体発光素子４が完成する。
【００７２】
尚、上記の実施例においては、サファイア基板を除去することにより表出した半導体膜の表面をダメージ層１６ｃとして利用する場合を例示したが、これに限定されるものではない。例えば、半導体膜にプラズマ照射を行うことにより半導体膜に物理的衝撃を与えてダメージ層を形成することとしてもよい。また、上記の実施例においては、ダメージ層１６ｃは、ｎ型クラッド層１１ｃ上に形成されているが、ダメージ層はｎ型クラッド層１１内に部分的に形成されていてもよい。かかる構造は、ダメージ層を形成するためのプラズマ照射工程において、マスクを用いることによりプラズマ照射領域を制限することにより形成することができる。また、上記の実施例においては、光取り出し面側にダメージ層を配置することとしたが、ダメージ層を光反射面側に形成してもよい。
【実施例５】
【００７３】
図１１（ａ）は、本発明の実施例５に係る半導体発光素子５の構成を示す平面図、図１１（ｂ）は、図１１（ａ）における１１ｂ−１１ｂ線に沿った断面図である。尚、図１１（ａ）において、光取り出し面側に設けられる表面電極が実線で示され、光反射面側に設けられる反射電極が破線とハッチングで示されている。半導体発光素子５は、主に、半導体膜１０ｄの光取り出し面側にｐ型の半導体層が配置され、光反射面側にｎ型の半導体層が配置されている点が実施例１に係る半導体発光素子１と異なる。
【００７４】
半導体膜１０ｄは、AlGaInP系材料からなり、光取り出し面側から順にｐ型コンタクト層１４ｄ、ｐ型クラッド層１３ｄ、発光層１２ｄ、ｎ型クラッド層１１ｄが積層されて構成される。各層の組成は、上記した実施例１に係る半導体膜と同様である。
【００７５】
光取り出し面となるｐ型コンタクト層１４ｄの表面には、半導体膜１０ｄとの間でオーミック接触を形成する光取り出し面側のオーミック電極（第１の電極片）４３ｄ、ボンディングワイヤが接続される給電用パッド（ボンディングパッド、第２の電極片）４１ｄ、給電用パッド４１ｄとオーミック電極４３ｄとを接続する配線電極４２ｄからなる表面電極が設けられている。給電用パッド４１ｄおよび配線電極４２ｄは、ｐ型クラッド層１３ｄとの間でショットキー接触を形成する材料、例えばTa、Ti、W、Pt、WSi、Cuなどにより構成される。給電用パッド４１ｄは、半導体膜１０ｄの主面中央に配置され、円形形状を有する。配線電極４２ｄは、給電用パッド４１ｄから半導体膜１０ｄの４つの辺に向けて伸長してオーミック電極４３ｄに接続する線状の電極である。オーミック電極４３ｄは、ｐ型コンタクト層１４ｄとの間でオーミック接触を形成する材料、例えばAuZnにより構成される。オーミック電極４３ｄは、ｐ型コンタクト層１４ｄの表面を伸長する線状をなしており、半導体膜１０ｄの各部分に電流を供給する。
【００７６】
ｎ型クラッド層１１ｄに隣接して設けられる光反射層２０ｄは、誘電体層２５と反射電極とにより構成され、半導体膜１０ｄと接する面において光反射面を形成する。反射電極は、光取り出し面側のオーミック電極４３ｄとともにカウンタ電極を構成する光反射面側のオーミック電極（第３の電極片）２１ｄと、給電用パッド４１ｄに対向する対向電極２２ｄ（第４の電極片）により構成される。オーミック電極２１ｄは、ｎ型クラッド層１１ｄとの間でオーミック接触を形成する材料、例えばAuGeNiなどにより構成される。一方、対向電極２２ｄは、ｎ型クラッド層１１ｄとの間でショットキー接触を形成する材料、例えばAu、Al、Ag、Cu、Fe、Ni、Pd、Ni、Pd、Pt、Mo、Ta、Ti、Wまたはこれらの窒化物（例えばTaN、WN）またはこれらのシリサイド（例えばWSi、TaSi）などにより構成される。誘電体層２５は、例えばSiO2からなり、光反射層２０ｄの表層部分に設けられている。誘電体層２５は、対向電極２２ｄの外周を囲む環状をなす部分と、光取り出し面側のオーミック電極４３ｄの直下においてこれに沿うように伸長する線状をなす部分とを有している。誘電体層２５は、半導体膜１０ｄと接する面においてオーミック電極２１ｄと対向電極２２ｄとを分離する。尚、オーミック電極２１ｄと対向電極２２ｄは、誘電体層２５の下方において互いに繋がっている。
【００７７】
対向電極２２ｄは、光取り出し面側の給電用パッド４１ｄの直下に配置される。対向電極２２ｄは、例えば、給電用パッド４１ｄと同一形状および同一サイズを有している。対向電極２２ｄは、その外周を囲むように設けられた円環状の誘電体層２５によって半導体膜１０ｄと接する面において、オーミック電極２１ｄから分離されている。
【００７８】
光取り出し面側のオーミック電極４３ｄと、光反射面側のオーミック電極２１ｄは、半導体膜１０ｄの主面と平行な投影面に投影したときに、互いに重ならないように配置され、いわゆるカウンタ電極を構成している。すなわち、光反射面側のオーミック電極２１ｄは、光取り出し面側のオーミック電極４３ｄを挟んだ両側に配置され、オーミック電極４３ｄの直下には誘電体層２５が配置されている。
【００７９】
図１１（ｂ）において、発光動作時の半導体膜１０ｄ内を流れる電流の経路が実線矢印で、逆方向サージ電圧印加時の半導体膜１０ｄ内を流れる電流の経路が破線矢印で示されている。発光動作時において電流は、ｐ型クラッド層１３ｄと接する光取り出し面側のオーミック電極４３ｄの各々から、光反射面側のオーミック電極２１ｄに向けて流れる。両電極は、カウンタ電極を構成している故、電流の流れる方向は半導体膜１０ｄの主面方向（横方向）成分を持ち、これにより、比較的膜厚の小さい半導体膜１０ｄ内における電流拡散が促進され電流密度分布の均一化が図られる。一方、給電用パッド４１ｄは半導体膜１０ｄとの間でショットキー接触を形成しており、これらの間には、半導体膜１０ｄにおけるｐｎ接合によって形成されるダイオードの向きとは逆向きの障壁、（すなわち、順方向電流を阻止するように作用する障壁）が形成されている。それ故、発光動作時において給電用パッド４１ｄに向けて電流は流れない。更に、対向電極２２ｄもまた半導体膜１０ｄとの間でショットキー接触を形成しており、これらの間には、半導体膜１０ｄのｐｎ接合によって形成されるダイオードの向きとは逆向きの障壁（すなわち、順方向電流を阻止するように作用する障壁）が形成されている。それ故、対向電極２２ｄから電流は殆ど放出されない。すなわち、発光動作時において、対向電極２２ｄから放出される電流および給電用パッド４１ｄに流入する電流は殆どなく、電流は、専ら光取り出し面側のオーミック電極４３ｄと光反射面側のオーミック電極２１ｄとの間を流れる。これにより、発光動作時において、給電用パッド４１ｄの直下領域に流入する電流をほぼ完全になくすことができる。
【００８０】
一方、半導体膜１０ｄのｐｎ接合に対して逆方向のサージ電圧が印加されると、給電用パッド４１ｄおよび対向電極２２ｄと半導体膜１０ｄとの間のショットキー接合は、いわゆる順方向にバイアスされる故、電圧に対して指数関数的に電流が流れる。従って、逆方向サージ電圧印加時においては、給電用パッド４１ｄと対向電極２２ｄとの間には、光取り出し面側のオーミック電極４３ｄと光反射面側のオーミック電極２１ｄとの間の電流経路と比較して低抵抗の電流経路が形成される。また、逆方向サージ電圧印加時においては光反射面側のオーミック電極２１ｄから光取り出し面側のオーミック電極４３ｄに向けて電流が流れる。このように、逆方向サージ電圧印加時においては、光取り出し面側のオーミック電極４３ｄと光反射面側のオーミック電極２１ｄとの間の電流経路の抵抗よりも低抵抗の電流経路が給電用パッド４１ｄと対向電極２２ｄとの間に形成される故、オーミック電極間における電流集中が緩和され、静電破壊耐量が大幅に向上する。
【００８１】
半導体膜の光取り出し面に設けられる表面電極は、光取り出し効率を確保する観点から、被覆率をあまり高くすることはできない。一方、一般的にAlGaInP系半導体は、ｎ型半導体の抵抗を下げて電流拡散させる構造を形成しにくい。というのも、ｐ側はｐ型AlGaInPに続いて抵抗率の低い格子不整合のGaPを積層できるためｐ側の抵抗を下げることができるのに対し、ｎ側は一般的にｎ型GaAs基板上にｎ型から積層して形成するため、格子不整合である抵抗率の低いGaPを用いることができないためである。尚、膜厚の増加で低抵抗化することは可能であるが、順次積層するMQW、ｐ型半導体層の結晶性が悪化するため好ましくない。従って、ｎ型クラッド層を光取り出し面側に配置した場合にはｎ型クラッド層上に小面積の表面電極を形成することとなり、電流を十分に拡散させることが困難となる。本実施例のようにｎ型クラッド層を光反射面側に配置することにより、ｎ型クラッド層の表面の大部分を反射電極で覆うことが可能となり、半導体膜内における電流拡散を促進することが可能となる。このような構成を有する実施例５に係る半導体発光素子５においても、実施例１の場合と同様、発光動作時においては給電用パッドの直下領域への電流流入は防止される一方、逆方向サージ電圧印加時においては給電用パッド４１ｄと対向電極２２ｄとの間に、光取り出し面側のオーミック電極４３ｄと光反射面側のオーミック電極２１ｄとの間の電流経路上の抵抗よりも低抵抗の電流経路が形成されるので、発光動作時における光取り出し効率の低下や光出力の低下を回避しつつ逆方向の静電サージに対する破壊耐量を向上させることが可能となる。
【００８２】
上記した構成を有する半導体発光素子５は、例えば以下のようなプロセスで製造することができる。ＭＯＣＶＤ法などによりGaAs基板などの成長用基板上に半導体膜１０ｄを形成する。半導体膜１０ｄは、ｎ型クラッド層１１ｄ、発光層１２ｄ、ｐ型クラッド層１３ｄ、ｐ型コンタクト層１４ｄの順で成長用基板上に積層される。次に、ｐ型コンタクト層１４ｄの表面に樹脂接着材などを用いてSiやガラスなどからなる一時基板を接合する。次に、成長用基板を除去して、ｎ型クラッド層１１ｄを表出させる。次に、ｎ型クラッド層１１ｄ上に光反射層２０ｄを構成するSiO2膜を形成し、これをパターニングした後、SiO2膜上にITOおよびAuを成膜して反射電極を形成する。尚、反射電極は、AuGeNiやAuSnなどによって形成することも可能であるが、この場合、合金層が形成されて反射率が低下するおそれがある。従って、反射電極は、合金層を形成しないITOで形成することが好ましい。その後、光反射層上にバリアメタル層および密着層を形成し、実施例１と同様の手順で、支持基板を接合する。次に、一時基板を除去してｐ型コンタクト層１４ｄの表面を表出させる。次に、ｐ型コンタクト層１４ｄの表面に光取り出し面側のオーミック電極４３ｄを形成した後、給電用パッド４１ｄおよび配線電極４２ｄを形成する。
【００８３】
尚、上記した各実施例においては、逆方向電圧印加時にのみ機能する（導通する）サージ電流経路を給電用パッドの直下に配置することとしたが、給電用パッドの直下領域以外の単一または複数の領域にこのような電流経路を配置することとしてもよい。すなわち、半導体膜を挟んで対向し且つ双方が半導体膜との間でショットキー接触を形成する電極対が半導体膜上に分散配置されていてもよい。また上記した各実施例において示した電極構成および半導体膜の構成を、相互に入れ替えてまたは適宜組み合わせて半導体発光装置を構成することが可能である。
【符号の説明】
【００８４】
１０、１０ａ、１０ｂ、１０ｃ、１０ｄ  半導体膜
１１、１１ａ、１１ｂ、１１ｃ、１１ｄ  ｎ型クラッド層
１２、１２ａ、１２ｂ、１２ｃ、１２ｄ  発光層
１３、１３ａ、１３ｂ、１３ｃ  １３ｄ  ｐ型クラッド層
１４  １４ａ、１４ｂ、１４ｄ          ｐ型コンタクト層
２０、２０ｂ、２０ｃ、２０ｄ、光反射層
２１、２１ｂ、２１ｃ、２１ｄ  反射面側オーミック電極
２１Ｌ  ライン電極
２１Ｄ  ドット電極
２２、２２ｂ、２２ｃ、２２ｄ  対向電極
３０  支持基板
４１、４１ｂ、４１ｃ、４１ｄ  給電用パッド
４３、４３ｂ、４３ｃ、４３ｄ  光取り出し面側オーミック電極
【図１】
0005829453.tif 000002
【図２】
0005829453.tif 000003
【図３】
0005829453.tif 000004
【図４】
0005829453.tif 000005
【図５】
0005829453.tif 000006
【図６】
0005829453.tif 000007
【図７】
0005829453.tif 000008
【図８】
0005829453.tif 000009
【図９】
0005829453.tif 000010
【図１０】
0005829453.tif 000011
【図１１】
0005829453.tif 000012