(57)【特許請求の範囲】
【請求項１】
液晶パネルの複数のデータ線を反転駆動するソースドライバであって、
第１上側電源電圧が供給される第１上側電源ラインと、
接地電圧が供給される接地ラインと、
前記第１上側電源電圧より高い第２上側電源電圧が供給される第２電源ラインと、
前記第２上側電源電圧と前記接地電圧の間の所定の中間電圧が供給される中間電圧ラインと、
前記中間電圧ラインと接続されるチャージシェアキャパシタと、
前記第１上側電源ラインと接続される上側電源端子と、前記接地ラインと接続される下側電源端子を有し、前記複数のデータ線それぞれに印加すべき駆動電圧を指示する輝度データを出力するロジック回路と、
隣接する２本のデータ線ごとに設けられた駆動回路であって、前記ロジック回路からの前記輝度データを受け、当該輝度データに応じた第１極性の第１駆動電圧と、前記第１極性と反対の第２極性の第２駆動電圧を生成し、前記第１駆動電圧および前記第２駆動電圧を所定の周期で前記２本のデータ線に交互に印加する反転駆動回路と、
を備え、
各反転駆動回路は、
前記第２電源ラインと接続される上側電源端子と、前記中間電圧ラインと接続される下側電源端子と、を有し、第１アナログ電圧に応じた前記第１駆動電圧をその出力端子から出力するハイサイドアンプと、
前記中間電圧ラインと接続される上側電源端子と、前記接地ラインと接続される下側電源端子とを有し、第２アナログ電圧に応じた前記第２駆動電圧をその出力端子から出力するローサイドアンプと、
前記ハイサイドアンプと前記ローサイドアンプにより生成された前記第１、第２駆動電圧を、前記２本のデータ線に所定の周期で切りかえて出力する出力スイッチと、
前記出力スイッチより前記データ線側でかつ、前記２本のデータ線の一方と前記中間電圧ラインの間に設けられた第１シェアスイッチと、
前記出力スイッチより前記データ線側でかつ、前記２本のデータ線の他方と前記中間電圧ラインの間に設けられた第２シェアスイッチと、
前記第１駆動電圧を指示する第１輝度データのハイレベル電圧を前記第２上側電源電圧にレベルシフトし、前記第１輝度データのローレベル電圧を前記中間電圧にレベルシフトする第１レベルシフト回路と、
前記第２駆動電圧を指示する第２輝度データのハイレベル電圧を前記中間電圧にレベルシフトする第２レベルシフト回路と、
前記第２電源ラインと接続される上側電源端子と、前記中間電圧ラインと接続される下側電源端子とを有し、前記第１レベルシフト回路から出力される前記第１輝度データを前記第１アナログ電圧に変換する第１Ｄ／Ａコンバータと、
前記中間電圧ラインと接続される上側電源端子と、前記接地ラインと接続される下側電源端子とを有し、前記第２レベルシフト回路から出力される前記第２輝度データを前記第２アナログ電圧に変換する第２Ｄ／Ａコンバータと、
そのカソードが、前記ハイサイドアンプの出力端子と前記出力スイッチとの接続点に接続され、そのアノードが、前記中間電圧ラインに接続された第１ダイオードと、
そのカソードが前記中間電圧ラインに接続され、そのアノードが、前記ローサイドアンプの出力端子と前記出力スイッチとの接続点に接続された第２ダイオードと、
を含むことを特徴とするソースドライバ。
【請求項２】
複数の反転駆動回路に共通に設けられ、前記中間電圧を生成する電圧源をさらに備えることを特徴とする請求項１に記載のソースドライバ。
【請求項３】
前記中間電圧は、前記第２上側電源電圧と前記接地電圧の中点電圧であることを特徴とする請求項１または２に記載のソースドライバ。
【請求項４】
前記第１シェアスイッチおよび前記第２シェアスイッチは、極性の反転ごとにオンすることを特徴とする請求項１から３のいずれかに記載のソースドライバ。
【請求項５】
前記第１輝度データおよび前記第２輝度データは、極性の反転ごとに、前記第１、第２駆動電圧が前記中間電圧となる値に設定されることを特徴とする請求項１から３のいずれかに記載のソースドライバ。
【請求項６】
前記極性の反転は、画像フレームごとに行われ、前記第１シェアスイッチおよび前記第２シェアスイッチは、前記画像フレームのブランク期間にオンすることを特徴とする請求項１から５のいずれかに記載のソースドライバ。
【請求項７】
液晶パネルと、
前記液晶パネルの複数のデータ線を駆動する請求項１から６のいずれかに記載のソースドライバと、
前記液晶パネルの複数の走査線を駆動するゲートドライバ回路と、
を備えることを特徴とする液晶ディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶パネルの駆動技術に関し、特にデータ線を反転駆動するソースドライバに関する。
【背景技術】
【０００２】
液晶パネルは、複数のデータ線と、データ線と直交するように配置される複数の走査線と、データ線および走査線の交点にマトリクス状に配置された複数のＴＦＴ（Thin Film Transistor）を備える。液晶パネルを駆動するために、複数の走査線を順に選択するゲートドライバ回路と、各データ線に輝度に応じた電圧を印加するソースドライバが設けられる。
【０００３】
データ線に直流電圧を連続的に印加すると液晶パネルが劣化するという問題がある。この問題を解決するために、近年では各データ線に対して極性が異なる電圧を交流的に交互に印加する方式（反転駆動方式）が主流となっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−３２０６７４号公報
【特許文献２】特開２００９−１０９８８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ソースドライバは、データ線ごとに、データ線に印加すべき駆動電圧を指示する輝度データをアナログ電圧に変換するＤ／Ａコンバータや、アナログ電圧をデータ線に印加するアンプを備える。データ線の数は、数百本と多いため、ソースドライバの回路面積は大きくなる。
【０００６】
本発明は係る状況に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ソースドライバの回路面積の削減にある。
【課題を解決するための手段】
【０００７】
本発明のある態様は、液晶パネルの複数のデータ線を反転駆動するソースドライバに関する。このソースドライバは、第１上側電源電圧を受ける上側電源端子と、第１上側電源電圧より低い下側電源電圧を受ける下側電源端子を有し、複数のデータ線それぞれに印加すべき駆動電圧を指示する輝度データを出力するロジック回路と、隣接する２本のデータ線ごとに設けられた駆動回路であって、ロジック回路からの輝度データを受け、当該輝度データに応じた第１極性の第１駆動電圧と、第１極性と反対の第２極性の第２駆動電圧を生成し、第１駆動電圧および第２駆動電圧を所定の周期で２本のデータ線に交互に印加する反転駆動回路と、を備える。各反転駆動回路は、第１上側電源電圧より高い第２上側電源電圧が供給される上側電源端子と、第２上側電源電圧と下側電源電圧の間の所定の中間電圧が供給される下側電源端子と、を有し、第１アナログ電圧に応じた第１駆動電圧を生成するハイサイドアンプと、中間電圧が供給される上側電源端子と、下側電源電圧が供給される下側電源端子とを有し、第２アナログ電圧に応じた第２駆動電圧を生成するローサイドアンプと、ハイサイドアンプとローサイドアンプにより生成された第１、第２駆動電圧を、２本のデータ線に所定の周期で切りかえて出力する出力スイッチと、２本のデータ線の一方とハイサイドアンプの下側電源端子との間に設けられた第１シェアスイッチと、２本のデータ線の他方とローサイドアンプの上側電源端子との間に設けられた第２シェアスイッチと、第１駆動電圧を指示する第１輝度データのハイレベル電圧を第２上側電源電圧にレベルシフトし、第１輝度データのローレベル電圧を中間電圧にレベルシフトする第１レベルシフト回路と、第２駆動電圧を指示する第２輝度データのハイレベル電圧を中間電圧にレベルシフトする第２レベルシフト回路と、第２上側電源電圧が供給される上側電源端子と、中間電圧が供給される下側電源端子とを有し、第１レベルシフト回路から出力される第１輝度データを第１アナログ電圧に変換する第１Ｄ／Ａコンバータと、中間電圧が供給される上側電源端子と、下側電源電圧が供給される下側電源端子とを有し、第２レベルシフト回路から出力される第２輝度データを第２アナログ電圧に変換する第２Ｄ／Ａコンバータと、を含む。
【０００８】
この態様によると、ハイサイドアンプの電源端子には、第２上側電源電圧ＡＶＤＤと中間電圧Ｖｃが供給され、その入力端子にも、第２上側電源電圧ＡＶＤＤと中間電圧Ｖｃの間の電圧が入力され、その出力である第１駆動電圧も、第２上側電源電圧ＡＶＤＤと中間電圧Ｖｃの間で変化する。第１Ｄ／Ａコンバータについても同様である。つまり、ハイサイドアンプおよび第１Ｄ／Ａコンバータは、（ＡＶＤＤ−Ｖｃ）程度の耐圧で構成すればよい。
またローサイドアンプの電源端子には、中間電圧Ｖｃと下側電源電圧ＶＳＳが供給され、その入力端子にも、中間電圧Ｖｃと下側電源電圧ＶＳＳが供給され、その出力である第２駆動電圧も、中間電圧Ｖｃと下側電源電圧ＶＳＳの間で変化する。第２Ｄ／Ａコンバータについても同様である。つまり、ローサイドアンプおよび第２Ｄ／Ａコンバータは、（Ｖｃ−ＶＳＳ）程度の耐圧で構成すればよい。
したがって、ハイサイドアンプ、ローサイドアンプ、第１、第２Ｄ／Ａコンバータを、（ＡＶＤＤ−ＶＳＳ）程度の耐圧で構成する必要があった従来の回路に比べて、回路面積を削減することができる。
【０００９】
各反転駆動回路は、ハイサイドアンプの出力端子とハイサイドアンプの下側電源端子の間に、そのカソードが出力端子側となる向きで設けられた第１ダイオードと、ローサイドアンプの上側電源端子とローサイドアンプの出力端子の間に、そのアノードが出力端子側となる向きで設けられた第２ダイオードと、をさらに備えてもよい。
第１ダイオード、第２ダイオードを設けることにより、極性反転の際に、過電圧が印加されるのを防止できる。
【００１０】
ある態様のソースドライバは、複数の反転駆動回路に共通に設けられ、中間電圧を生成する電圧源をさらに備えてもよい。
【００１１】
中間電圧は、第２上側電源電圧と下側電源電圧の中点電圧であってもよい。
この場合、ハイサイドアンプおよび第１Ｄ／Ａコンバータのペアに必要な耐圧と、ローサイドアンプおよび第２Ｄ／Ａコンバータのペアに必要な耐圧と、を揃えることができる。
【００１２】
第１シェアスイッチおよび第２シェアスイッチは、極性の反転ごとにオンしてもよい。
これにより、極性反転の際に、過電圧が印加されるのを防止できる。
【００１３】
第１輝度データおよび第２輝度データは、極性の反転ごとに、第１、第２駆動電圧が略中間電圧となる値に設定されてもよい。
これにより極性反転の際に、過電圧が印加されるのを防止できる。
【００１４】
極性の反転は、画像フレームごとに行われ、第１シェアスイッチおよび第２シェアスイッチは、画像フレームのブランク期間にオンしてもよい。
【００１５】
本発明の別の態様は、液晶ディスプレイ装置である。この液晶ディスプレイ装置は、液晶パネルと、液晶パネルの複数のデータ線を駆動する上述のいずれかの態様のソースドライバと、液晶パネルの複数の走査線を駆動するゲートドライバ回路と、を備える。
【００１６】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１７】
本発明によれば、ソースドライバの回路面積を削減できる。
【図面の簡単な説明】
【００１８】
【図１】実施の形態に係るソースドライバを備えた液晶ディスプレイの構成を示す回路図である。
【図２】図２（ａ）〜（ｄ）は、図１のソースドライバの状態遷移を示す回路図である。
【図３】図１のソースドライバの動作波形図である。
【図４】液晶パネルの変形例を示す図である。
【図５】画像フレームごとに極性反転する場合の動作波形図である。
【発明を実施するための形態】
【００１９】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２０】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２１】
図１は、実施の形態に係るソースドライバ１００を備えた液晶ディスプレイ２００の構成を示す回路図である。液晶ディスプレイ２００は、ソースドライバ１００、ゲートドライバ１１０、液晶パネル１２０、タイミングコントローラ１３０を備える。
【００２２】
液晶パネル１２０は、ｍ本のデータ線ＬＤ１〜ＬＤｍと、ｎ本の走査線ＬＳ１〜ＬＳｎを備え、データ線ＬＤと走査線ＬＳの交点にはマトリクス状に配置された画素回路が設けられる。図１には画素ごとのＴＦＴのみが示される。ｉ行ｊ列目のＴＦＴｉｊのゲートは、ｊ列目の走査線ＬＳｊに接続され、そのソースは、ｉ行目のデータ線ＬＤｉに接続される。
【００２３】
ゲートドライバ１１０は、タイミングコントローラ１３０からのデータを受け、複数の走査線ＬＳ１〜ＬＳｎに順に電圧を与え、サイクリックに選択していく。ソースドライバ１００は、タイミングコントローラ１３０からの輝度データＳ１を受け、複数のデータ線ＬＤ１〜ＬＤｍに、輝度データＳ１に応じた駆動電圧ＶＤＲＶ１〜ＶＤＲＶｍを供給する。ソースドライバ１００は、各データ線ＬＤに対して、所定の基準電圧Ｖｃより高い第１極性の駆動電圧と、基準電圧Ｖｃより低い第２極性の駆動電圧を交互に印加する反転駆動を行う。
【００２４】
ソースドライバ１００は一つの半導体基板上に一体集積化された機能ＩＣである。ソースドライバ１００の出力端子Ｐ１〜Ｐｍはそれぞれ、データ線ＬＤ１〜ＬＤｍと接続される。また、ソースドライバ１００のデータ入力端子１０２には、画素ごとの輝度を示す輝度データＳ１が入力される。キャパシタ端子１０４には、後述する電荷保持用のチャージシェアキャパシタＣ１が接続される。
【００２５】
隣り合う２本のデータ線ＬＤはペアを形成する。すなわち、データ線ＬＤ１とＬＤ２は第１のペアをなし、データ線ＬＤ３とＬＤ４は第２のペアをなす。一般化すると、データ線ＬＤ（２ｉ−１）とＬＤ（２ｉ）は第ｉ番目のペアをなしている。
【００２６】
ソースドライバ１００には、デジタル電源電圧（第１上側電源電圧）ＤＶＤＤ、第１上側電源電圧ＤＶＤＤより高いアナログ電源電圧（第２上側電源電圧）ＡＶＤＤ、接地電圧（下側電源電圧）ＶＳＳの３つの固定電圧が供給される。たとえば第１上側電源電圧ＤＶＤＤ＝３．３Ｖ、第２上側電源電圧ＡＶＤＤ＝１２Ｖ、下側電源電圧ＶＳＳ＝０Ｖである。
【００２７】
ソースドライバ１００は、ロジック回路１０、反転駆動回路１２、レギュレータ２０を備える。
【００２８】
レギュレータ２０は、チャージシェアキャパシタＣ１の一端１０４を、第２上側電源電圧ＡＶＤＤと下側電源電圧ＶＳＳの間の中間電圧Ｖｃに安定化する。レギュレータ２０およびチャージシェアキャパシタＣ１は、中間電圧Ｖｃを生成する電圧源と把握することができる。好ましくは中間電圧Ｖｃは、第２上側電源電圧ＡＶＤＤと下側電源電圧ＶＳＳの中点電圧Ｖｃ＝（ＡＶＤＤ＋ＶＳＳ）／２である。中間電圧Ｖｃは、中点電圧には限定されず、ハイサイドアンプＨＡＭＰとローサイドアンプＬＡＭＰが、データ線に供給すべき駆動電圧を全範囲にわたり生成できれば、どの値に設定されてもよい。別の観点からいえば、中間電圧Ｖｃを駆動電圧の第１極性と第２極性の境界である基準電圧に一致させることが望ましい。
【００２９】
ロジック回路１０は、その上側電源端子ＰＨに第１上側電源電圧ＤＶＤＤを受け、その下側電源端子ＰＬに下側電源電圧ＶＳＳを受ける。ロジック回路１０は、タイミングコントローラ１３０からの輝度データＳ１を受けるインタフェース回路を含み、タイミングコントローラ１３０から受信した輝度データＳ１を画素ごと、つまりデータ線ごとの輝度データＳ２に分割し、後段の反転駆動回路１２へと出力する。輝度データＳ２は、ｎビット（ｎは自然数）のパラレルデータであり、各ビットのハイレベルは第１上側電源電圧ＤＶＤＤであり、ローレベルは下側電源電圧ＶＳＳである。
【００３０】
反転駆動回路１２は、ペアをなす２本のデータ線ごとに設けられる。つまり、データ線ＬＤ１、ＬＤ２のペアに対して反転駆動回路１２＿１が、データ線ＬＤｍ−１、ＬＤｍのペアに対して、反転駆動回路１２＿ｍ／２が設けられる。
【００３１】
反転駆動回路１２はそれぞれ、ロジック回路１０から輝度データＳ２Ｐ、Ｓ２Ｎを受け、各輝度データに応じた第１極性の第１駆動電圧ＶＰと、第１極性と反対の第２極性の第２駆動電圧ＶＮを生成し、第１駆動電圧ＶＰおよび第２駆動電圧ＶＮを、所定の周期で２本のデータ線ＬＤに交互に印加する。
【００３２】
反転駆動回路１２はそれぞれ、ハイサイドアンプＨＡＭＰ、ローサイドアンプＬＡＭＰ、出力スイッチＳＷ、第１シェアスイッチＳＷＣ１、第２シェアスイッチＳＷＣ２、第１レベルシフト回路ＬＶＳ１、第２レベルシフト回路ＬＶＳ２、第１Ｄ／ＡコンバータＤＡＣ１、第２Ｄ／ＡコンバータＤＡＣ２、第１ダイオードＤ１、第２ダイオードＤ２を備える。
【００３３】
ハイサイドアンプＨＡＭＰの上側電源端子ＰＨには第２上側電源電圧ＡＶＤＤが供給され、その下側電源端子ＰＬには中間電圧Ｖｃが供給される。ハイサイドアンプＨＡＭＰは、その入力である第１アナログ電圧ＶａＰに応じた第１駆動電圧ＶＰを生成する。ハイサイドアンプＨＡＭＰおよびローサイドアンプＬＡＭＰは、演算増幅器を利用したボルテージフォロア回路として構成してもよい。
【００３４】
ローサイドアンプＬＡＭＰの上側電源端子ＰＨには、中間電圧Ｖｃが供給され、その下側電源端子ＰＬには下側電源電圧ＶＳＳが供給される。ローサイドアンプＬＡＭＰは、第２アナログ電圧ＶａＮに応じた第２駆動電圧ＶＮを生成する。
【００３５】
出力スイッチＳＷは、ハイサイドアンプＨＡＭＰとローサイドアンプＬＡＭＰにより生成された第１駆動電圧ＶＰ、第２駆動電圧ＶＮを、２本のデータ線ＬＤｉ、ＬＤｉ＋１に所定の周期で切りかえて出力する。すなわち出力スイッチＳＷの状態に応じて、第１極性の第１駆動電圧ＶＰがデータ線ＬＤｉに印加され、第２極性の第２駆動電圧ＶＮがデータ線ＬＤｉ＋１に印加される第１状態φ１と、第１駆動電圧ＶＰがデータ線ＬＤｉ＋１に印加され、第２駆動電圧ＶＮがデータ線ＬＤｉに印加される第２状態φ２が、交互に切りかえられる。
【００３６】
第１シェアスイッチＳＷＣ１は、２本のデータ線の一方ＬＤｉと、ハイサイドアンプＨＡＭＰの下側電源端子ＰＬとの間に設けられる。第２シェアスイッチＳＷ２は、２本のデータ線の他方ＬＤｉ＋１と、ローサイドアンプＬＡＭＰの上側電源端子ＰＨとの間に設けられる。
第１シェアスイッチＳＷＣ１および第２シェアスイッチＳＷＣ２は、極性の反転ごとにオンする。これにより、極性の反転ごとに、データ線ＬＤｉ、ＬＤｉ＋１の電位が、中間電圧Ｖｃと等しくなる。本実施の形態では、極性の反転は、走査線ＬＳの切りかえごとに行われる。
【００３７】
第１レベルシフト回路ＬＶＳ１は、第１駆動電圧ＶＰを指示する第１輝度データＳ２Ｐのハイレベル電圧（ＤＶＤＤ）を、第２上側電源電圧ＡＶＤＤにレベルシフトし、第１輝度データＳ２Ｐのローレベル電圧（ＶＳＳ）を中間電圧Ｖｃにレベルシフトする。
第２レベルシフト回路ＬＶＳ２は、第２駆動電圧ＶＮを指示する第２輝度データＳ２Ｎのハイレベル電圧（ＤＶＤＤ）を中間電圧Ｖｃにレベルシフトする。
【００３８】
第１Ｄ／ＡコンバータＤＡＣ１の上側電源端子ＰＨには第２上側電源電圧ＡＶＤＤが供給され、その下側電源端子ＰＬには中間電圧Ｖｃが供給される。第１Ｄ／ＡコンバータＤＡＣ１は、第１レベルシフト回路ＬＶＳ１から出力される第１輝度データＳ２Ｐ’を第１アナログ電圧ＶａＰに変換する。
【００３９】
第２Ｄ／ＡコンバータＤＡＣ２の上側電源端子ＰＨには中間電圧Ｖｃが供給され、下側電源端子ＰＬには下側電源電圧ＶＳＳが供給される。第２Ｄ／ＡコンバータＤＡＣ２は、第２レベルシフト回路ＬＶＳ２から出力される第２輝度データＳ２Ｎ’を第２アナログ電圧ＶａＮに変換する。
【００４０】
第１ダイオードＤ１は、ハイサイドアンプＨＡＭＰの出力端子とハイサイドアンプＨＡＭＰの下側電源端子ＰＬの間に、そのカソードが出力端子側となる向きで設けられる。第２ダイオードＤ２は、ローサイドアンプＬＡＭＰの上側電源端子ＰＨとローサイドアンプＬＡＭＰの出力端子の間に、そのアノードが出力端子側となる向きで設けられる。
【００４１】
以上がソースドライバ１００の構成である。続いて、ソースドライバ１００の動作を説明する。図２（ａ）〜（ｄ）は、図１のソースドライバ１００の状態遷移を示す回路図である。図３は、図１のソースドライバ１００の動作波形図である。
【００４２】
図２（ａ）〜（ｄ）は、ペアをなす２つのデータ線ＬＤ１、ＬＤ２を駆動する反転駆動回路１２の周辺の回路のみを示す。ハイサイドアンプＨＡＭＰ、ローサイドアンプＬＡＭＰは、いずれもプッシュプル形式の出力段を備える。ハイサイドアンプＨＡＭＰは、出力段として電源電圧ＡＶＤＤと中間電圧Ｖｃの間に直列に接続されたＰチャンネルＭＯＳＦＥＴ（以下、第１トランジスタＭ１という）およびＮチャンネルＭＯＳＦＥＴ（以下、第２トランジスタＭ２という）を備える。また、ローサイドアンプＬＡＭＰは、出力段として中間電圧Ｖｃと接地電圧ＶＳＳの間に直列に接続されたＰチャンネルＭＯＳＦＥＴ（以下、第３トランジスタＭ３という）およびＮチャンネルＭＯＳＦＥＴ（以下、第４トランジスタＭ４という）を含む。ハイサイドアンプＨＡＭＰおよびローサイドアンプＬＡＭＰの入力差動段や増幅段は省略されている。
【００４３】
ソースドライバ１００は、ゲートドライバ１１０の走査線ＬＳの選択動作と同期して、以下で説明するφ１、φ１２、φ２、φ２１の状態を繰り返す。
【００４４】
φ１．  ゲートドライバ１１０がｊ番目の走査線ＬＳｊを選択するとき、ソースドライバ１００は、データ線ＬＤ１を第１極性の駆動電圧ＶＰで、データ線ＬＤ２を第２極性の駆動電圧ＶＮで駆動する。この状態を第１状態φ１という。第１状態φ１において、出力スイッチＳＷは、ハイサイドアンプＨＡＭＰによって一方のデータ線ＬＤ１が、ローサイドアンプＬＡＭＰによって他方のデータ線ＬＤ２が駆動されるように設定される。このとき、シェアスイッチＳＷＣ１、ＳＷＣ２はすべてオフに設定される。図２（ａ）は、第１状態φ１の等価回路を示す。
【００４５】
φ２．  ゲートドライバ１１０がｊ＋１番目の走査線ＬＳｊ＋１を選択するとき、ソースドライバ１００は、データ線ＬＤ１を第２極性の駆動電圧ＶＮで、データ線ＬＤ２を第１極性の駆動電圧ＶＰで駆動する。この状態を第２状態φ２という。第２状態φ２において、出力スイッチＳＷは、ハイサイドアンプＨＡＭＰによって他方のデータ線ＬＤ２が、ローサイドアンプＬＡＭＰによって一方のデータ線ＬＤ１が駆動されるように設定される。このとき、シェアスイッチＳＷＣ１、ＳＷＣ２はすべてオフに設定される。図２（ｃ）は、第２状態φ２の等価回路を示す。
【００４６】
ソースドライバ１００は、ゲートドライバ１１０による走査線ＬＳの駆動タイミングと同期して、第１状態φ１、第２状態φ２を交互に繰り返す。第１状態φ１から第２状態φ２の遷移期間および第２状態φ２から第１状態φ１への遷移期間には、以下の状態が挿入される。
【００４７】
φ１２．  第１状態φ１から第２状態φ２に遷移するタイミングで、ソースドライバ１００は、第１遷移状態φ１２に設定される。第１遷移状態φ１２において、出力スイッチＳＷはオフ状態となり、ハイサイドアンプＨＡＭＰおよびローサイドアンプＬＡＭＰは、データ線ＬＤ１、ＬＤ２と切り離される。このとき、シェアスイッチＳＷＣ１、ＳＷＣ２はすべてオンに設定される。図２（ｂ）は、第１遷移状態φ１２の等価回路を示す。
【００４８】
φ２１．  第２状態φ２から第１状態φ１に遷移するタイミングで、ソースドライバ１００は、第２遷移状態φ２１に設定される。第２遷移状態φ２１において、出力スイッチＳＷはオフ状態となり、ハイサイドアンプＨＡＭＰおよびローサイドアンプＬＡＭＰは、データ線ＬＤ１、ＬＤ２と切り離される。このとき、シェアスイッチＳＷＣ１、ＳＷＣ２はすべてオンに設定される。図２（ｄ）は、第２遷移状態φ２１の等価回路を示す。第１遷移状態φ１２と第２遷移状態φ２１の回路状態は同じである。
【００４９】
その後、第１状態φ１に遷移し、ｊ＋２番目の走査線ＬＳｊ＋２を駆動する。
【００５０】
つまり、ソースドライバ１００は、走査線ＬＳの駆動タイミングと同期して、第１状態φ１、第１遷移状態φ１２、第２状態φ２、第２遷移状態φ２１を順に繰り返す。
【００５１】
図３のタイムチャートを参照する。第１状態φ１において、データ線ＬＤ１の電位ＶＤＲＶ１は、時間とともに上昇し、輝度に応じた第１極性の目標電圧に設定される。また、データ線ＬＤ２の電位ＶＤＲＶ２は、時間とともに低下し、輝度に応じた第２極性の目標電圧に設定される。
【００５２】
続く第１遷移状態φ１２において、シェアスイッチＳＷＣ１、ＳＷＣ２がオンし、データ線ＬＤ１、ＬＤ２がチャージシェアキャパシタＣ１と接続される。その結果、データ線ＬＤ１、ＬＤ２の電位ＶＤＲＶ１、ＶＤＲＶ２は、中間電圧Ｖｃと一致する。
【００５３】
続く第２状態φ２において、データ線ＬＤ１の電位ＶＤＲＶ１は、時間とともに低下し、輝度に応じた第２極性の目標電圧に設定される。また、データ線ＬＤ２の電位ＶＤＲＶ２は、時間とともに上昇し、輝度に応じた第１極性の目標電圧に設定される。
【００５４】
続く第２遷移状態φ２１において、シェアスイッチＳＷＣ１、ＳＷＣ２がオンし、データ線ＬＤ１、ＬＤ２がチャージシェアキャパシタＣ１と接続される。その結果、データ線ＬＤ１、ＬＤ２の電位ＶＤＲＶ１、ＶＤＲＶ２は、中間電圧Ｖｃと一致する。
【００５５】
実施の形態に係るソースドライバ１００によれば、ハイサイドアンプＨＡＭＰのシンク電流（吸い込み電流）は、第２トランジスタＭ２を介してチャージシェアキャパシタＣ１に流れ込む。また、ローサイドアンプＬＡＭＰのソース電流（吐き出し電流）は、チャージシェアキャパシタＣ１から第３トランジスタＭ３を介してデータ線へと供給される。言い換えれば、ハイサイドアンプＨＡＭＰによってデータ線に供給した電荷を、チャージシェアキャパシタＣ１に回収し、その電荷を、ローサイドアンプＬＡＭＰの電源として利用することができる。
【００５６】
その結果、従来のように、各データ線の駆動電圧の極性を切りかえる度に接地に捨てていた電流を低減することができる。実施の形態に係るソースドライバ１００は、従来に比べて消費電力を５０％近く低減することが可能となる。消費電力の低減にともない、回路の発熱も大幅に削減できる。
【００５７】
また、実施の形態では、ハイサイドアンプＨＡＭＰは電源電圧ＡＶＤＤと中間電圧Ｖｃを受けて動作し、ローサイドアンプＨＡＭＰは中間電圧Ｖｃと接地電圧ＶＳＳを受けて動作する。Ｖｃ＝ＡＶＤＤ／２に設定される場合、各アンプの動作電圧範囲は、ＡＶＤＤ／２となる。
【００５８】
これに対して、従来のソースドライバでは、チャージシェアキャパシタＣ１を設けずに、ハイサイドアンプとローサイドアンプの両方を、電源電圧ＡＶＤＤと接地電圧ＶＳＳを与えて動作させていた。つまり、従来において、各アンプの動作電圧範囲はＡＶＤＤであった。つまり、本実施の形態に係るソースドライバ１００によれば、従来のソースドライバに比べて、各アンプに印加される電圧が低減されるため、消費電力を低減することが可能となる。また、ハイサイドアンプＨＡＭＰおよびローサイドアンプＬＡＭＰを、低耐圧プロセスを利用することができるため、回路面積を削減することも可能である。
【００５９】
また、中間電圧Ｖｃを安定化させるレギュレータ２０を設けることにより、ハイサイドアンプＨＡＭＰ、ローサイドアンプＬＡＭＰの動作を安定化させることができる。
【００６０】
さらに、シェアスイッチＳＷＣを設けることにより、データ線ＬＤの電位を輝度に対応する電圧に遷移させる前に、レギュレータ２０の目標値に設定することができる。レギュレータ２０の目標値は、輝度が０に相当する電圧と一致することが望ましい。
【００６１】
また実施の形態では、第１Ｄ／ＡコンバータＤＡＣ１をハイサイドアンプＨＡＭＰと同じ電圧範囲で動作させ、それに対する入力電圧レベル、つまり輝度データＳ２Ｐの振幅を、第１レベルシフト回路ＬＶＳ１によって最適化している。その結果、第１Ｄ／ＡコンバータＤＡＣ１の消費電力も従来より低下させることができ、低耐圧プロセスを利用できるため、その回路面積を低減できる。第２Ｄ／ＡコンバータＤＡＣ２についても同様である。
【００６２】
また、第１ダイオードＤ１を設けることにより、ハイサイドアンプＨＡＭＰの出力端子の電位を、（Ｖｃ＋Ｖｚ）以下に制限することができる。Ｖｚは第１ダイオードＤ１のツェナー電圧である。同様に、第２ダイオードＤ２を設けることにより、ローサイドアンプＬＡＭＰの出力端子の電位を、（Ｖｃ−Ｖｚ）以上に制限することができる。その結果、極性反転のタイミングにおいて、出力スイッチＳＷを構成するトランスファゲートや、ハイサイドアンプＨＡＭＰ、ローサイドアンプＬＡＭＰの出力段のトランジスタＭ１〜Ｍ４、第１シェアスイッチＳＷＣ１、第２シェアスイッチＳＷＣ２などに、耐圧を超すような過電圧が印加されるのを防止できる。
【００６３】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００６４】
（第１の変形例）
実施の形態では、走査線ＬＳの切りかえごとに、極性を反転させる場合を説明したが、本発明はそれに限定されない。図４は、液晶パネルの変形例を示す図である。図４の液晶パネルは、いわゆるトリプルゲートパネルである。このようなパネルを用いる場合、極性の反転は、画像フレームごとに行ってもよく、具体的にはブランク期間τＢＬＫにおいて、第１シェアスイッチＳＷＣ１、第２シェアスイッチＳＷＣ２をオンしてもよい。図５は、画像フレームごとに極性反転する場合の動作波形図である。
また、トリプルゲートパネル以外のパネルを駆動する場合であっても、画像フレームごと極性反転してもよい。
【００６５】
あるいは、極性反転は、複数の走査線ごとに行ってもよい。
【００６６】
（第２の変形例）
実施の形態では、第１シェアスイッチＳＷＣ１、第２シェアスイッチＳＷＣ２をオンすることにより、データ線ＬＤｉ、ＬＤｉ＋１の電位を、中間電圧Ｖｃに引き戻す場合を説明したが、本発明はそれには限定されない。
たとえば第１シェアスイッチＳＷＣ１、第２シェアスイッチＳＷＣ２の制御に代えて、ロジック回路１０は、極性の反転ごとに、輝度データＳ２Ｐ、Ｓ２Ｎの値を、タイミングコントローラ１３０からの輝度データＳ１とは無関係に、駆動電圧ＶＰ、ＶＮが中間電圧Ｖｃあるいはその付近となるように設定してもよい。この場合、第１シェアスイッチＳＷＣ１、第２シェアスイッチＳＷＣ２を省略できる。あるいは、第１シェアスイッチＳＷＣ１、第２シェアスイッチＳＷＣ２の制御に加えて、輝度データＳ２Ｐ、Ｓ２Ｎの値の設定を行ってもよい。
【００６７】
第２の変形例は、走査線ごとに極性反転を行う場合であっても有効であるが、この場合、処理の負荷が大きくなる。処理の負荷の観点からは、第２の変形例は、第１の変形例のように、画像フレームごとに極性反転を行う場合に特に有効である。
【００６８】
実施の形態では、複数の反転駆動回路１２に対して、共通のチャージシェアキャパシタＣ１を設ける場合を説明したが、ドライバアンプをセグメント化し、セグメントごとにチャージシェアキャパシタＣ１を設けてもよい。セグメント化することにより、チャージシェアキャパシタＣ１ひとつ当たりの容量を減らすことができ、ＣＲ時定数を小さくできるため、回路動作を高速化できる。
【００６９】
セグメントは、隣接するいくつかのドライバアンプを単位としてもよい。隣接する画素の輝度は確率的に近似する場合が多いため、これらをセグメント化することにより、高速動作が期待できる。さらにこの場合、回路のレイアウトの観点から有利である。あるいはセグメントを、画素の色を単位としてもよい。
【００７０】
実施の形態では、チャージシェアキャパシタＣ１をソースドライバ１００の外部に外付けする場合を説明したが、これをソースドライバ１００に内蔵してもよい。
【００７１】
以上、実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められることはいうまでもない。
【符号の説明】
【００７２】
１０…ロジック回路、１２…反転駆動回路、ＨＡＭＰ…ハイサイドアンプ、ＬＡＭＰ…ローサイドアンプ、ＳＷ…出力スイッチ、ＳＷＣ１…第１シェアスイッチ、ＳＷＣ２…第２シェアスイッチ、ＬＶＳ１…第１レベルシフト回路、ＬＶＳ２…第２レベルシフト回路、ＤＡＣ１…第１Ｄ／Ａコンバータ、ＤＡＣ２…第２Ｄ／Ａコンバータ、Ｄ１…第１ダイオード、Ｄ２…第２ダイオード、２０…レギュレータ、Ｃ１…チャージシェアキャパシタ、１００…ソースドライバ、１０２…データ入力端子、１０４…キャパシタ端子、１１０…ゲートドライバ、１２０…液晶パネル、１３０…タイミングコントローラ、２００…液晶ディスプレイ、ＤＶＤＤ…第１上側電源電圧、ＡＶＤＤ…第２上側電源電圧、ＶＳＳ…下側電源電圧。
【図１】
0005721444.tif 000002
【図２】
0005721444.tif 000003
【図３】
0005721444.tif 000004
【図４】
0005721444.tif 000005
【図５】
0005721444.tif 000006