(57)【特許請求の範囲】
【請求項１】
２個の制御用スイッチを直列接続した制御用スイッチ直列回路の中点に制御対象となるスイッチング素子のゲート端子又は前記ゲート端子に接続されたゲート抵抗の他端を、前記制御用スイッチ直列回路と並列に直流電源を、前記制御用スイッチ直列回路の正極端子と前記制御対象となるスイッチング素子のソース又はエミッタ端子との間にスイッチング素子の入力容量と同等レベルに小さい静電容量を有するコンデンサとダイオードとを並列接続した第１のＣＤ並列回路とスイッチング素子の入力容量に比べて十分大きい静電容量を有するコンデンサとを直列接続したコンデンサ直列回路を、前記制御対象となるスイッチング素子のソース又はエミッタ端子と前記制御用スイッチ直列回路の負極端子との間にスイッチング素子の入力容量と同等レベルに小さい静電容量を有するコンデンサとダイオードとを並列接続した第２のＣＤ並列回路を、各々接続することを特徴とするゲート駆動回路。
【請求項２】
２個の制御用スイッチを直列接続した制御用スイッチ直列回路の中点に制御対象となるスイッチング素子のゲート端子又は前記ゲート端子に接続されたゲート抵抗の他端を、前記制御用スイッチ直列回路と並列に直流電源を、前記制御用スイッチ直列回路の正極端子段落と前記制御対象となるスイッチング素子のソース又はエミッタ端子との間にスイッチング素子の入力容量と同等レベルに小さい静電容量を有するコンデンサとダイオードとを並列接続した第１のＣＤ並列回路を、前記制御対象となるスイッチング素子のソース又はエミッタ端子と前記制御用スイッチ直列回路の負極端子との間にスイッチング素子の入力容量に比べて十分大きい静電容量を有するコンデンサとスイッチング素子の入力容量と同等レベルに小さい静電容量を有するコンデンサとダイオードとを並列接続した第２のＣＤ並列回路とを直列接続したコンデンサ直列回路を、各々接続することを特徴とするゲート駆動回路。
【請求項３】
２個の制御用スイッチを直列接続した制御用スイッチ直列回路の中点に制御対象となるスイッチング素子のゲート端子又は前記ゲート端子に接続されたゲート抵抗の他端を、前記制御用スイッチ直列回路と並列に直流電源を、前記制御用スイッチ直列回路の正極端子と前記制御対象となるスイッチング素子のソース又はエミッタ端子との間にスイッチング素子の入力容量と同等レベルに小さい静電容量を有するコンデンサとダイオードとを並列接続した第１のＣＤ並列回路とスイッチング素子の入力容量に比べて十分大きい静電容量を有するコンデンサとを直列接続した第１のコンデンサ直列回路を、前記制御対象となるスイッチング素子のソース又はエミッタ端子と前記制御用スイッチ直列回路の負極端子との間にスイッチング素子の入力容量に比べて十分大きい静電容量を有するコンデンサとスイッチング素子の入力容量と同等レベルに小さい静電容量を有するコンデンサとダイオードとを並列接続した第２のＣＤ並列回路とを直列接続した第２のコンデンサ直列回路を、各々接続することを特徴とするゲート駆動回路
【請求項４】
前記ダイオードの一部又は全てが、逆電圧が所定値以上になると電圧がほぼ一定になる特性を有するダイオードであることを特徴とした請求項１〜３のいずれか１項に記載のゲート駆動回路。
【請求項５】
前記コンデンサ直列回路の電圧と前記直流電源の電圧とを等しくすることを特徴とする請求項１〜４のいずれか１項に記載のゲート駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチング素子のゲート駆動技術に関し、特にターンオン動作及びターンオフ動作を高速化する駆動技術に関する。
【背景技術】
【０００２】
図７に、特許文献１に示された第１の従来技術に基づく回路例を、図８にその動作波形例を示す。直流電源32と制御用スイッチ25でＡ点に直流電源32の電圧を供給してスイッチング素子21をオンさせ、制御用スイッチ26でＡ点の電圧を零にしてオフさせる構成である。23はゲート駆動回路22内の内部抵抗である。スイッチング素子21をオンさせる場合、図８(a)に示すようにゲート駆動回路22内の制御用スイッチ25をオフ状態からオン状態に、同時に制御用スイッチ26をオン状態からオフ状態に変化させる。これにより、A点の電圧は零から直流電源32の電圧であるVGMに変化する。
【０００３】
スイッチング素子21をオフする場合は、逆に図８(b)に示すように制御用スイッチ25をオン状態からオフ状態に、同時に制御用スイッチ26をオフ状態からオン状態に変化させる。これにより、A点の電圧は直流電源32の電圧であるVGMから零に変化する。
【０００４】
図９に、特許文献１に示された第２の従来技術に基づく回路例を、図１０にそのターンオン時の動作波形例を、図１１にそのターンオフ時の動作波形例を、各々示す。スイッチング素子をオンさせる場合は直流電源31、32を用いて、オフさせる場合は直流電源33、34を用いて、オーバードライブにより、ターンオン動作とターンオフ動作を高速化させるための構成である。
【０００５】
スイッチング素子21をオンさせる場合には、まずゲート駆動回路22a内の制御用スイッチ26をオンの状態からオフ状態に変化させる。同時に、制御用スイッチ24はオフ状態からオン状態に変化させる。ここで、制御用スイッチ24→A点→ゲート駆動回路22aの内部抵抗23→スイッチング素子21のゲート・ソース間→直流電源32→直流電源31→制御用スイッチ24の経路で電流が流れ、A点の電圧は直流電源31と32の電圧の和の電圧VG_ONとなる。VG_ONのような高い電圧を用いて、内部抵抗23を介してスイッチング素子21の入力容量を充電するので、スイッチング素子21のゲート・ソース間は急速に充電され、電圧が上昇する。次に、スイッチング素子21がオンするために十分な電圧に上昇すると、制御用スイッチ24をオフ、制御用スイッチ25をオンさせる。ここで、直流電源32→制御用スイッチ25→A点→内部抵抗23→スイッチング素子21の入力容量→直流電源32の経路で電流が流れ、A点の電圧は直流電源32の電圧であるVGM1となる。従って、スイッチング素子21のゲート電圧を大幅に上昇させることなく、スイッチング素子21のゲート電圧を一定にし、オン状態を維持する。この様に、ターンオン時の入力容量をVG_ONのような高い電圧で急速に充電させることで、スイッチングスピードを増加させ、スイッチング損失を低減している。さらに、入力容量の電圧はVGM1を超えるような高い電圧まで上昇しないうちにVGM1の電圧でクランプされるため、スイッチング素子を駆動するために必要なエネルギーは増加しない。
【０００６】
スイッチング素子21をオフさせる場合には、まずゲート駆動回路22a内の制御用スイッチ25がオンの状態からオフ状態に変化する。同時に、制御用スイッチ28はオフ状態からオン状態に変化する。ここで、制御用スイッチ28→A点→ゲート駆動回路22aの内部抵抗23→スイッチング素子21のゲート・ソース間→直流電源33→直流電源34→制御用スイッチ28の経路で電流が流れ、A点の電圧は直流電源33と34の電圧の和の電圧VG_OFFとなる。スイッチング素子21のゲートは負電圧に急速に充電され、下降する。次に、スイッチング素子21がオフするために十分な電圧に下降すると、制御用スイッチ28をオフ、制御用スイッチ27をオンさせる。ここで、直流電源33→制御用スイッチ27→A点→内部抵抗23→21の入力容量→33の経路で、A点の電圧は33の電圧であるVGM2となる。従って、スイッチング素子21のゲート電圧を大幅に下降させることなく、スイッチング素子21のゲート電圧を一定にし、オフ状態を維持する。この様に、ターンオフ時の入力容量をVGM_OFFのような低い電圧を用いて急速に放電させることで、スイッチングスピードを増加させ、スイッチング損失を低減している。さらに、入力容量の電圧はVGM2未満に低下しないため、スイッチング素子をオフさせるために必要なエネルギーは増加しない。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−５０１１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
図７の、第１の従来技術に基づく回路では、ゲート駆動回路22からスイッチング素子21の間にゲート抵抗を使わない場合でもゲート駆動回路22の内部抵抗23が存在し、スイッチング素子21のゲート電圧は入力容量と内部抵抗23の抵抗値によって決定される時定数に依存して変化する。従って、ゲート駆動回路22とスイッチング素子21間にゲート抵抗を用いない場合でも、高速に入力容量を充放電させて、スイッチング素子21のスイッチングスピードを増加させたり、スイッチング損失を低減させたりすることが困難である。
【０００９】
図９の、第２の従来技術に基づく回路においては、使用する制御用スイッチの数、および直流電源の数が増加する。さらに、ゲート駆動回路の制御用スイッチとしては双方向スイッチが必要であり、図１２に示すように二つのスイッチング素子を逆直列接続するなどして構成しなければならない。従って、実際の制御スイッチ数は図９の2倍となる。従って、第２の従来技術では、ゲート駆動回路の部品点数が多くなり、体積とコストが増加する。また、これらの制御用スイッチのソース端子は複数の異なる電圧に接続されるため、これらの制御用スイッチを制御するための信号もそれぞれの電圧を基準に生成されなければならない。さらに、これらの多数の制御用スイッチは定められたタイミングや順番で制御される必要があり、ゲート駆動回路の制御シーケンスが複雑になる。従って、アナログ回路を用いた場合における制御信号生成回路の複雑化、デジタル制御を用いた場合における演算時間と出力ポート数の増加を招き、制御回路が大形化し、高速かつ出力ポート数の多い高価なDSPやマイコンが必要になるという問題がある。
【課題を解決するための手段】
【００１１】
上述の課題を解決するために、第１の発明においては、２個の制御用スイッチを直列接続した制御用スイッチ直列回路の中点に制御対象となるスイッチング素子のゲート端子又は前記ゲート端子に接続されたゲート抵抗の他端を、前記制御用スイッチ直列回路と並列に直流電源を、前記制御用スイッチ直列回路の正極端子と前記制御対象となるスイッチング素子のソース又はエミッタ端子との間にスイッチング素子の入力容量と同等レベルに小さい静電容量を有するコンデンサとダイオードとを並列接続した第1のＣＤ並列回路とスイッチング素子の入力容量に比べて十分大きい静電容量を有するコンデンサとの直列回路を、前記制御対象となるスイッチング素子のソース又はエミッタ端子と前記制御用スイッチ直列回路の負極端子との間にスイッチング素子の入力容量と同等レベルに小さい静電容量を有するコンデンサとダイオードとを並列接続した第２のＣＤ並列回路を、各々接続する。
【００１２】
第２の発明においては、２個の制御用スイッチを直列接続した制御用スイッチ直列回路の中点に制御対象となるスイッチング素子のゲート端子又は前記ゲート端子に接続されたゲート抵抗の他端を、前記制御用スイッチ直列回路と並列に直流電源を、前記制御用スイッチ直列回路の正極端子と前記制御対象となるスイッチング素子のソース又はエミッタ端子との間にスイッチング素子の入力容量と同等レベルに小さい静電容量を有するコンデンサとダイオードとを並列接続した第１のＣＤ並列回路を、前記制御対象となるスイッチング素子のソース又はエミッタ端子と前記制御用スイッチ直列回路の負極端子との間にスイッチング素子の入力容量に比べて十分大きい静電容量を有するコンデンサとスイッチング素子の入力容量と同等レベルに小さい静電容量を有するコンデンサとダイオードとを並列接続した第２のＣＤ並列回路とを直列接続したコンデンサ直列回路を、各々接続する。
【００１３】
第３の発明においては、２個の制御用スイッチを直列接続した制御用スイッチ直列回路の中点に制御対象となるスイッチング素子のゲート端子又は前記ゲート端子に接続されたゲート抵抗の他端を、前記制御用スイッチ直列回路と並列に直流電源を、前記制御用スイッチ直列回路の正極端子と前記制御対象となるスイッチング素子のソース又はエミッタ端子との間にスイッチング素子の入力容量と同等レベルに小さい静電容量を有するコンデンサとダイオードとを並列接続した第１のＣＤ並列回路とスイッチング素子の入力容量に比べて十分大きい静電容量を有するコンデンサとを直列接続した第１のコンデンサ直列回路を、前記制御対象となるスイッチング素子のソース又はエミッタ端子と前記制御用スイッチ直列回路の負極端子との間にスイッチング素子の入力容量に比べて十分大きい静電容量を有するコンデンサとスイッチング素子の入力容量と同等レベルに小さい静電容量を有するコンデンサとダイオードとを並列接続した第２のＣＤ並列回路とを直列接続した第２のコンデンサ直列回路を、各々接続する。
【００１４】
第４の発明においては、前記第１〜第３の発明における前記ダイオードの一部又は全てが、逆電圧が所定値以上になると電圧がほぼ一定になる特性を有するダイオードとする。
第５の発明においては、前記第１〜第４の発明における前記コンデンサ直列回路の電圧と前記直流電源の電圧とを等しくする。
【発明の効果】
【００１５】
本発明では、スイッチング素子の入力容量に比べて十分大きい静電容量を有するコンデンサと、スイッチング素子の入力容量と同等レベルに小さい静電容量を有するコンデンサとを直列接続して構成したコンデンサ直列回路を、制御対象となるスイッチング素子を駆動するための駆動用電源とし、前記駆動用電源から制御用スイッチを介して前記スイッチング素子をオン又はオフさせるようにしている。
【００１６】
この結果、スイッチング素子の入力容量を急速に充放電させることができ、スイッチング速度を増加させるとともに、スイッチング損失を低減させることができる。従って、装置の発生損失を低減することが可能で、冷却部品を小形・低コスト化することができる。さらに、スイッチング周波数を高周波化してもスイッチング損失の増加を抑制できるので、制御性能を向上させ、磁気部品を小形・低コスト化させることが可能となる。
【００１７】
また、従来技術と比較して、ゲート駆動回路内の制御用スイッチおよび直流電源の数を減らすことができ、ゲート駆動回路と駆動電源の小形・低コスト化が図れる。さらに、制御用スイッチ数が少なく、そのシーケンスやタイミング制御が容易であるため、駆動信号生成のための制御回路を簡素化できる。
【図面の簡単な説明】
【００１８】
【図１】第1の実施例を示す回路図である。
【図２】図1の動作波形例である。
【図３】第２の実施例を示す回路図である。
【図４】図３の動作波形例である。
【図５】第３の実施例を示す回路図である。
【図６】図５の動作波形例である。
【図７】第1の従来技術を示す回路図である。
【図８】図７の動作波形例である。
【図９】第２の従来技術を示す回路図である。
【図１０】図９の動作波形例１（ターンオン時）である。
【図１１】図９の動作波形例２（ターンオフ時）である。
【図１２】双方向スイッチの構成例である。
【発明を実施するための形態】
【００１９】
本発明の要点は、スイッチング素子の入力容量に比べて十分大きい静電容量を有するコンデンサと、スイッチング素子の入力容量と同等レベルに小さい静電容量を有するコンデンサとを直列接続して構成したコンデンサ直列回路を、制御対象となるスイッチング素子を駆動するための駆動用電源とし、前記駆動用電源から制御用スイッチを介して前記スイッチング素子をオン又はオフさせるようにしている点である。
【実施例１】
【００２０】
図１に本発明の第1の実施例を、図２にその動作波形例を示す。スイッチング素子1は、ＭＯＳＦＥＴ、ＩＧＢＴなどのゲート・ソース（エミッタ）間に閾値を超えた正の電圧を入力するとオンし、閾値以下の電圧でオフする、いわゆるノーマリーオフ形の半導体素子である。ゲート駆動回路２は、制御用スイッチ４と５の直列回路と、スイッチング素子の入力容量と同等レベルに小さい静電容量を有するコンデンサ６とスイッチング素子の入力容量に比べて十分大きい静電容量を有するコンデンサ７とスイッチング素子の入力容量と同等レベルに小さい静電容量を有するコンデンサ９とを直列接続して構成したコンデンサ3個の直列回路と、直流電源12とが並列接続された構成である。コンデンサ６と９に並列接続されるダイオードとしては定電圧特性のあるツェナーダイオードを用いた例である。コンデンサ６には定電圧ダイオード10が、コンデンサ９には定電圧ダイオード11が、各々並列接続される。制御用スイッチ４と５の直列接続点は端子Ａ、ゲート抵抗３を介してスイッチング素子としてのＭＯＳＦＥＴ１のゲートに、コンデンサ7とコンデンサ９との直列接続点はスイッチング素子１のソースに接続される。
【００２１】
スイッチング素子1をオンさせる場合には、まずゲート駆動回路２内の制御用スイッチ４がオフの状態からオンの状態に変化する。同時に、制御用スイッチ5はオン状態からオフ状態に変化する。この時、A点の電圧Vaはコンデンサ7の両端電圧V1とコンデンサ6の両端電圧V2の和となり、コンデンサ7→コンデンサ6→制御用スイッチ4→端子A→3(ゲート端子の内部抵抗又はゲート抵抗)→スイッチング素子1のゲート・ソース間→コンデンサ7→コンデンサ6の経路で電流が流れる。この様に、入力容量をコンデンサ７の電圧V1+コンデンサ６の電圧V2の高い電圧で充電させることで、スイッチング素子1を高速にターンオンさせることができ、スイッチング損失を低減できる。
【００２２】
ここで、コンデンサ6と9の静電容量はスイッチング素子１の入力容量と同等レベルに小さく、コンデンサ7の静電容量はスイッチング素子１の入力容量に対して十分大きく（十倍程度以上）選択する。その結果、コンデンサ6の電圧はスイッチング素子1の入力容量を充電するとともに低下し、定常状態ではコンデンサ6の電圧は零になり、端子Ａの電圧Vaはコンデンサ7の電圧V1まで低下する。従って、スイッチング素子１のゲート・ソース間電圧Vgがコンデンサ７の電圧V1を超える前にA点の電圧Vaはコンデンサ7の電圧V1まで低下するので、ゲート・ソース間電圧Vgがスイッチング素子1のゲート・ソース間の耐圧を超えることなく、安全に動作させることができる。また、ゲート・ソース間電圧Vgがコンデンサ７の電圧V1を超えるような高い電圧まで上昇しないので、スイッチング素子1をオンさせるために必要な駆動エネルギーを増加させることなく、高速なスイッチング動作が可能となる。
【００２３】
同時に、直流電源12とコンデンサ7の電圧はほぼ一定であるため、コンデンサ6の電圧の低下とともにコンデンサ9の電圧が上昇する。ここで、11に定電圧ダイオードを用いた場合、コンデンサ9の電圧を定電圧ダイオード11のツェナー電圧以下に設定することができ、コンデンサ9の電圧が高電圧になることを回避することができる。
【００２４】
次にスイッチング素子1をオフさせる場合には、まず駆動回路2の制御用スイッチ5がオフの状態からオンの状態に変化する。同時に制御用スイッチ4は、オン状態からオフ状態に変化する。この時、電流はコンデンサ9→スイッチング素子1のゲート・ソース間→抵抗3→A点→制御用スイッチ5→コンデンサ9の経路で電流が流れ、A点の電圧Vaはコンデンサ9の両端電圧V2が逆方向で印加されて−V2となる。この様に、入力容量を−V2の電圧で急速に放電させることで、スイッチング素子1を高速にターンオフさせることができ、スイッチング損失を低減できる。
【００２５】
ここで、ターンオン時と同様に、コンデンサ9の電圧はスイッチング素子1の入力容量を放電させるとともに低下して定常状態では零になり、A点の電圧Vaは零まで上昇する。ここで、ゲート・ソース間電圧Vgが零に達する前にA点の電圧Vaが零に達するので、ゲート・ソース間電圧Vgを零より低下させることなく動作させることができる。従って、ゲート・ソース間電圧Vgがゲート・ソース間の負側の耐圧を超えることなく、安全に動作させることができ、また、ゲート・ソース間電圧Vgが必要以上に低下することがないのでスイッチング素子1をオフさせるために必要なエネルギー損失を低減できる。
【００２６】
また、直流電源12とコンデンサ7の電圧はほぼ一定であるため、コンデンサ9の電圧低下とともにコンデンサ6の電圧が上昇する。従って、コンデンサ6と7の電圧の和がV1＋V2となり、次にスイッチング素子1を高速にオンさせるための電圧に充電される。定電圧ダイオード10にツェナーダイオードを用いた場合、コンデンサ6の電圧を定電圧ダイオード10のツェナー電圧以下に設定することができ、コンデンサ6の電圧が高電圧になることを回避することができる。
【００２７】
具体的な例として、直流電源12の電圧を25V、定電圧ダイオード10、11のツェナー電圧をそれぞれ10Vとし、コンデンサ6と9の静電容量はスイッチング毎に電荷が零になるように設定する。また、コンデンサ7の電圧を15Vとすると、コンデンサ6と9は各スイッチング周期でツェナー電圧（10V）まで充電され、零まで放電される。スイッチング素子1のターンオン時には制御用スイッチ4がオン、5がオフしてA点の電圧Vaは25V(6と7の電圧の和)となり、コンデンサ6の放電およびコンデンサ9の充電が終わると、A点の電圧Vaはコンデンサ7の電圧である15Vと等しくなる。スイッチング素子1のターンオフ時には制御用スイッチ4がオフ、制御用スイッチ5がオンして、A点の電圧Vaは−10V(コンデンサ9の電圧)となり、コンデンサ9の放電およびコンデンサ6の充電が終わると、A点の電圧Vaは零になる。
【実施例２】
【００２８】
図３に、本発明の第２の実施例を、図４にその動作波形例示す。スイッチング素子１ａは、JFET（接合型電界効果トランジスタ）やSIT（静電誘導型トランジスタ）などのゲート・ソース間に閾値を下回った負の電圧を印加するとオフし、閾値以上でオンする、いわゆるノーマリーオン形の半導体素子である。ゲート駆動回路２ａは、制御用スイッチ４と５の直列回路と、スイッチング素子の入力容量と同等レベルに小さい静電容量を有するコンデンサ６とスイッチング素子の入力容量に比べて十分大きい静電容量を有するコンデンサ８とスイッチング素子の入力容量と同等レベルに小さい静電容量を有するコンデンサ９とを直列接続して構成したコンデンサ3個の直列回路と、直流電源12とが並列接続された構成である。実施例1と同様に、コンデンサ６には定電圧ダイオード10が、コンデンサ９には定電圧ダイオード11が、各々並列接続される。制御用スイッチ４と５の直列接続点は端子Ａ、抵抗３を介してスイッチング素子としてのSIT１ａのゲートに、コンデンサ６とコンデンサ８との直列接続点はスイッチング素子１ａのソースに、各々接続される。
【００２９】
スイッチング素子1ａをオンさせる場合には、まずゲート駆動回路2ａ内の制御用スイッチ４がオフの状態からオンの状態に変化する。同時に、制御用スイッチ5はオン状態からオフ状態に変化する。この時、A点の電圧Vaはコンデンサ6の両端電圧V2となり、コンデンサ6→制御用スイッチ4→A点→3(ゲート端子の内部抵抗又はゲート抵抗)→スイッチング素子1ａのゲート・ソース間→コンデンサ6の経路で電流が流れる。この様に、入力容量をコンデンサ6の両端電圧V2の高い電圧で充電させることで、スイッチング素子1ａを高速にターンオンさせることができ、スイッチング損失を低減できる。
【００３０】
コンデンサ6と9の静電容量はコンデンサ8の静電容量に対して十分小さいので、コンデンサ6の電圧はスイッチング素子1ａの入力容量を充電するとともに変化し、定常状態ではコンデンサ6の電圧は零になり、Ａ点の電圧Vaも零まで低下する。ここで、ゲート・ソース間電圧Vgが零に達する前にＡ点の電圧Vaが零に達するので、ゲート・ソース間電圧Vgを零より増加させることなく動作させることができる。従って、スイッチング素子1ａをオンさせるための駆動損失を増やすことなく、高速なスイッチングが可能になる。また、Ａ点の電圧Vaに高い電圧を印加してもゲート・ソース間電圧Vgには高い電圧が印加されないので、スイッチング素子1ａの正側のゲート・ソース間耐圧を超えることなく、安全に動作させることができる。
【００３１】
同時に、直流電源12とコンデンサ8の電圧はほぼ一定であるため、コンデンサ6の電圧の低下とともにコンデンサ9の電圧が上昇する。ここで、定電圧ダイオード11にツェナーダイオードを用いた場合、コンデンサ9の電圧をツェナー電圧以下に設定することができ、コンデンサ9の電圧が高電圧になることを回避することができる。
【００３２】
次にスイッチング素子1ａをオフさせる場合には、まず駆動回路2ａの制御用スイッチ5がオフの状態からオンの状態に変化する。同時に制御用スイッチ4は、オン状態からオフ状態に変化する。この時、電流はコンデンサ9→コンデンサ8→スイッチング素子1ａのゲート・ソース間→抵抗3→A点→制御用スイッチ5→コンデンサ9→コンデンサ8の経路で流れ、A点の電圧Vaはコンデンサ8の両端電圧V1とコンデンサ9の両端電圧V2の和の電圧が逆方向に印加され、−V1−V2となる。この様に、入力容量を−V1−V2の電圧で急速に充電させることで、スイッチング素子1ａを高速にターンオフさせることができ、スイッチング損失を低減できる。
【００３３】
ここで、ターンオン時と同様に、コンデンサ9の電圧はスイッチング素子1ａの入力容量を放電させるとともに変化し、定常状態では零になり、A点の電圧Vaはコンデンサ8の両端電圧である−V1まで上昇する。ここで、ゲート・ソース間電圧Vgが−V1に達する前にA点の電圧Vaが−V1に達するので、Vgを−V1より低下させることなく動作させることができる。従って、ゲート・ソース間電圧Vgが負側の耐圧を超えることなく、安全に動作させることができる。また、ゲート・ソース間電圧Vgは−V1より下がることなく動作するので、スイッチング素子1ａをオフさせるために必要な駆動損失を増加させることなく、高速なスイッチングが可能となる。
【００３４】
ここで、直流電源12とコンデンサ8の電圧はほぼ一定であるため、コンデンサ9の電圧低下とともにコンデンサ6の電圧が上昇する。従って、コンデンサ９の電圧が零になるとコンデンサ6の電圧はコンデンサ8の電圧と直流電源１２の電圧との差分と等しくなり、次にスイッチング素子1ａを高速にオンさせるための電圧に充電される。定電圧ダイオード10にツェナーダイオードを用いた場合、コンデンサ6の電圧を定電圧ダイオード10のツェナー電圧以下に設定することができ、コンデンサ6の電圧が高電圧になることを回避することができる。
【００３５】
具体的な例として、直流電源12の電圧を25V、定電圧ダイオード10、11のツェナー電圧を10Vとし、コンデンサ6と9の静電容量はスイッチング毎に電荷が零になるように設定する。また、コンデンサ8の電圧を15Vとすると、コンデンサ6と9は各スイッチング周期でツェナー電圧10Vまで充電され、零まで放電される。スイッチング素子1ａのターンオン時には制御用スイッチ4がオン、5がオフしてA点の電圧Vaは10V(コンデンサ6の電圧)となり、コンデンサ6の放電およびコンデンサ9の充電が終わると、端子Ａの電圧Vaは零となる。スイッチング素子1ａのターンオフ時には制御用スイッチ4がオフ、5がオンして、A点の電圧Vaは−25V(コンデンサ8の電圧とコンデンサ9の電圧の和)となり、コンデンサ9の放電およびコンデンサ6の充電が終わると、A点の電圧Vaは−15V（コンデンサ8の電圧）になる。
【実施例３】
【００３６】
図５に、本発明の第３の実施例を、図６にその動作波形例を示す。スイッチング素子1は、ＭＯＳＦＥＴ、ＩＧＢＴなどのノーマリーオフ形の半導体素子でも、JFETやSITなどのノーマリーオン形の半導体素子でもどちらでも適用可能である。従って、ゲート駆動回路の共通化が図れる。ここでは、スイッチング素子1にノーマリーオフ形のスイッチング素子を適用した場合について説明する。ゲート駆動回路２ｂは、制御用スイッチ４と５の直列回路と、スイッチング素子の入力容量と同等レベルに小さい静電容量を有するコンデンサ６とスイッチング素子の入力容量に比べて十分大きい静電容量を有するコンデンサ７とスイッチング素子の入力容量に比べて十分大きい静電容量を有するコンデンサ８とスイッチング素子の入力容量と同等レベルに小さい静電容量を有するコンデンサ９とを直列接続して構成したコンデンサ４個の直列回路と、直流電源12とが並列接続された構成である。実施例１及び２と同様に、コンデンサ６には定電圧ダイオード10が、コンデンサ９には定電圧ダイオード11が、各々並列接続される。制御用スイッチ４と５の直列接続点は端子Ａ、抵抗３を介してスイッチング素子としてのＭＯＳＦＥＴ１のゲートに、コンデンサ7とコンデンサ８との直列接続点はスイッチング素子１のソースに接続される。
【００３７】
スイッチング素子1をオンさせる場合には、まずゲート駆動回路2ｂ内の制御用スイッチ4がオフの状態からオンの状態に変化する。同時に、スイッチ5はオン状態からオフ状態に変化する。この時、電流はコンデンサ7→コンデンサ6→制御用スイッチ4→A点→3(ゲート端子の内部抵抗又はゲート抵抗)→スイッチング素子1のゲート・ソース間→コンデンサ7→コンデンサ6の経路で流れ、A点の電圧Vaはコンデンサ7の両端電圧V1とコンデンサ6の両端電圧V2との和となる。この様に、スイッチング素子1の入力容量をV1+V2の高い電圧で充電することで、スイッチング素子1を高速にターンオンさせることができ、スイッチング損失を低減できる。
【００３８】
ここで、コンデンサ6と9の静電容量はコンデンサ7や8の静電容量に対して十分小さいので、コンデンサ6の電圧はスイッチング素子1の入力容量を充電するとともに変化し、定常状態ではコンデンサ6の電圧は零になり、Ａ点の電圧Vaはコンデンサ7の両端電圧V1まで低下する。ゲート・ソース間電圧Vgがコンデンサ7の両端電圧V1を超える前にＡ点の電圧Vaはコンデンサ7の両端電圧V1まで低下する。従って、ゲート・ソース間電圧Vgはコンデンサ7の両端電圧V1を超えないように充電することができ、スイッチング素子1をオンさせるための駆動損失を増やすことなく、高速なスイッチングが可能になる。また、Ａ点の電圧Vaに高い電圧を印加してもゲート・ソース間電圧Vgには高い電圧が印加されないので、スイッチング素子1のゲート・ソース間耐圧を超えることなく、安全に動作させることができる。
【００３９】
同時に、直流電源12とコンデンサ7と8の電圧はほぼ一定であるため、コンデンサ6の電圧の低下とともにコンデンサ9の電圧が上昇する。ここで、定電圧ダイオード11にツェナーダイオードを用いた場合、コンデンサ9の電圧をツェナー電圧以下に設定することができ、コンデンサ9の電圧が高電圧になることを回避することができる。
【００４０】
次にスイッチング素子1をオフさせる場合には、まず駆動回路2ｂの制御用スイッチ5がオフの状態からオンの状態に変化する。同時に制御用スイッチ4は、オン状態からオフ状態に変化する。この時、電流はコンデンサ9→コンデンサ8→スイッチング素子1のゲート・ソース間→抵抗3→A点→制御用スイッチ5→コンデンサ9→コンデンサ8の経路で電流が流れ、A点の電圧Vaはコンデンサ8の両端電圧V1とコンデンサ9の両端電圧V2の和が逆方向で印加されて−V1−V2となる。この様に、入力容量を−V1−V2の電圧で急速に放電させることで、スイッチング素子1を高速にターンオフさせることができ、スイッチング損失を低減できる。
【００４１】
ここで、ターンオン時と同様に、コンデンサ9の電圧はスイッチング素子1の入力容量を放電させるとともに変化し、定常状態では零になり、Ａ点の電圧Vaはコンデンサ8の両端電圧である−V1まで上昇する。従って、ゲート・ソース間の電圧Vgが負側の耐圧を超えることなく、安全に動作させることができる。また、ゲート・ソース間電圧Vgが−V1に達する前にＡ点の電圧Vaが−V1に達するので、ゲート・ソース間電圧Vgは−V1よりも低下することなく動作させることができる。従って、スイッチング素子1をオフさせるために必要な駆動損失を増加させることなく、高速なスイッチングが可能となる。ここで、直流電源12、コンデンサ7および8の電圧はほぼ一定であるため、コンデンサ9の電圧低下とともにコンデンサ6の電圧が上昇する。定電圧ダイオード10にツェナーダイオードを用いた場合、コンデンサ6の電圧をツェナー電圧以下に設定することができ、コンデンサ6の電圧が高電圧になることを回避することができる。
【００４２】
具体的な例として、直流電源12の電圧を40V、定電圧ダイオード10、11のツェナー電圧を10Vとし、コンデンサ6と9の静電容量はスイッチング毎に電荷が零になるように設定する。また、コンデンサ7と8の電圧をそれぞれ15Vとすると、コンデンサ6と9は各スイッチング周期でツェナー電圧10Vまで充電され、零まで放電される。スイッチング素子1のターンオン時には制御用スイッチ4がオン、5がオフしてA点の電圧Vaは25V(コンデンサ7の電圧と6の電圧の和)となり、コンデンサ6の放電および9の充電が終わると、Ａ点の電圧Vaは15V（コンデンサ7の電圧）になる。スイッチング素子1のターンオフ時には制御用スイッチ4がオフ、5がオンして、A点の電圧Vaは−25V(コンデンサ8の電圧と9の電圧の和)となり、コンデンサ9の放電および6の充電が終わると、A点の電圧Vaは−15V（コンデンサ8の電圧）になる。
【００４３】
通常、半導体スイッチング素子がオン又はオフするためのゲート・ソース間電圧の閾値はノーマリーオフ形の半導体素子で5V付近、ノーマリーオン形の半導体素子で−5V付近である。本実施例の場合、定常状態でゲート・ソース間電圧Vgが15V又は−15Vとなり、ゲート・ソース間電圧の閾値よりも十分高いか又は低い電圧でクランプされる。従って、実施例１や実施例２と比較して、ノイズや他の影響によってゲート電圧が変動しても誤動作する可能性が低くなり、より信頼性の高いゲート駆動回路が実現できる。
【００４４】
また、ゲート閾値付近でのゲート電流Igは（Va−Vgth）/Rgとなる。ただし、Rgはゲート抵抗3の抵抗値、Vgthはゲート閾値電圧（5V程度）である。本実施例の場合では実施例１（図２）や実施例２（図４）と比較して、ゲート・ソース間電圧Vgが閾値電圧を通過する時点での電圧差Va−Vgが大きくなり、ゲート電流Igも大きくなる。従って、実施例１や実施例２よりも高速なスイッチングが可能となり、スッチング損失を低減させることができる。
【００４５】
なお、ここでは定電圧ダイオード10と11としてツェナーダイオードを用いた例を示したが、コンデンサ6と9の充電電圧がツェナー電圧に到達せず、かつコンデンサ6と9の充電電圧が高速駆動を実現するための適切な値になる場合、コンデンサ6と9をツェナー電圧でクランプする必要はなく、定電圧ダイオード10と11の代わりに通常のダイオードを適用できる。定電圧ダイオードとしては、ツェナーダイオードの他、アバランシシェダイオードなどの適用も可能である。
【００４６】
また、スイッチング素子としてＩＧＢＴを使用する場合は、ＭＯＳＦＥＴのドレイン端子はコレクタ端子に、ソース端子はエミッタ端子に置き換えて考えれば同様の動作となる。
【産業上の利用可能性】
【００４７】
本発明は、スイッチング素子を高速にオンオフさせる駆動技術であり、スイッチング電源、ＤＣ−ＤＣコンバータなどへの適用が可能である。
【符号の説明】
【００４８】
１、２１・・・スイッチング素子（ＭＯＳＦＥＴ）
１ａ・・・スイッチング素子（ノーマリオン形）
２、２ａ，２ｂ、２２、２２ａ・・・ゲート駆動回路
３、２３・・・抵抗（内部抵抗又はゲート抵抗）          ４、５・・・制御用スイッチ
６、９・・・コンデンサ（小容量）          ７、８・・・コンデンサ
１０、１１・・・定電圧ダイオード          １２、３１〜３４・・・直流電源
２４〜２８・・・双方向スイッチ
【図１】
0005757184.tif 000002
【図２】
0005757184.tif 000003
【図３】
0005757184.tif 000004
【図４】
0005757184.tif 000005
【図５】
0005757184.tif 000006
【図６】
0005757184.tif 000007
【図７】
0005757184.tif 000008
【図８】
0005757184.tif 000009
【図９】
0005757184.tif 000010
【図１０】
0005757184.tif 000011
【図１１】
0005757184.tif 000012
【図１２】
0005757184.tif 000013