(57)【特許請求の範囲】
【請求項１】
マルチレベルインバータ回路と、
前記マルチレベルインバータ回路が出力する交流相電圧の波形が第１の波形と第２の波形とを切り替えた波形となるようなＰＷＭ信号を生成して、前記マルチレベルインバータ回路に入力する制御回路と、
を備え、
前記第１の波形は、１周期の波形が、１／３の期間で所定の下限電圧値であり、続く１／３の期間で位相が０から２π／３の区間の正弦波の波形を前記所定の下限電圧値だけ上方にシフトさせた波形であり、残りの１／３の期間で位相がπ／３からπの区間の正弦波の波形を前記所定の下限電圧値だけ上方にシフトさせた波形であり、
前記第２の波形は、１周期の波形が、１／３の期間で所定の上限電圧値であり、続く１／３の期間で位相がπから５π／３の区間の正弦波の波形を前記所定の上限電圧値だけ上方にシフトさせた波形であり、残りの１／３の期間で位相が４π／３から２πの区間の正弦波の波形を前記所定の上限電圧値だけ上方にシフトさせた波形である、
ことを特徴とするインバータ装置。
【請求項２】
前記マルチレベルインバータ回路は、三相のインバータであり、
前記制御回路は、
第１の信号と第２の信号とを切り替えた第１の指令値信号と、前記第１の信号に対して位相が２π／３だけ遅れた信号と前記第２の信号に対して位相が２π／３だけ遅れた信号とを切り替えた第２の指令値信号と、前記第１の信号に対して位相が４π／３だけ遅れた信号と前記第２の信号に対して位相が４π／３だけ遅れた信号とを切り替えた第３の指令値信号とを生成する指令値信号生成手段と、
前記第１ないし第３の指令値信号に基づいて、第１の相ないし第３の相に対応するＰＷＭ信号をそれぞれ生成するＰＷＭ信号生成手段と、
を備えており、
前記第１の信号は、１周期の波形が、１／３の期間で所定の下限値であり、続く１／３の期間で位相が０から２π／３の区間の正弦波の波形を前記所定の下限値だけ上方にシフトさせた波形であり、残りの１／３の期間で位相がπ／３からπの区間の正弦波の波形を前記所定の下限値だけ上方にシフトさせた波形であり、
前記第２の信号は、１周期の波形が、１／３の期間で所定の上限値であり、続く１／３の期間で位相がπから５π／３の区間の正弦波の波形を前記所定の上限値だけ上方にシフトさせた波形であり、残りの１／３の期間で位相が４π／３から２πの区間の正弦波の波形を前記所定の上限値だけ上方にシフトさせた波形である、
請求項１に記載のインバータ装置。
【請求項３】
前記指令値信号生成手段は、
ハイレベルとローレベルとを繰り返すフラグ信号を生成し、
前記フラグ信号に基づいて、前記第１の信号と第２の信号とを切り替えることで前記第１の指令値信号を生成する、
請求項２に記載のインバータ装置。
【請求項４】
前記指令値信号生成手段は、前記マルチレベルインバータ回路が出力する三相の交流相電圧の波形をそれぞれ指令するために生成された３つの相電圧指令値信号の差分信号である３つの線間電圧指令値信号と、前記フラグ信号とを用いて、次の方法で前記第１ないし第３の指令値信号を生成する、請求項３に記載のインバータ装置。
（ａ）前記三相を、Ｕ相、前記Ｕ相より位相が２π／３だけ遅れるＶ相、前記Ｕ相より位相が４π／３だけ遅れるＷ相とし、Ｕ相、Ｖ相、Ｗ相の相電圧指令値信号をそれぞれＸｕ，Ｘｖ，Ｘｗとし、ＸｕからＸｖを減算した線間電圧指令値信号をＸｕｖ、ＸｖからＸｗを減算した線間電圧指令値信号をＸｖｗ、ＸｗからＸｕを減算した線間電圧指令値信号をＸｗｕとする。
（ｂ１）前記フラグ信号がローレベルであり、Ｘｕｖの絶対値がＸｖｗの絶対値およびＸｗｕの絶対値より大きい場合で、Ｘｕｖが正の値の場合、前記第１の指令値信号をＸｕｖとし、前記第２の指令値信号を「０」とし、前記第３の指令値信号をＸｖｗのマイナス値とする。
（ｃ１）前記フラグ信号がローレベルであり、Ｘｕｖの絶対値がＸｖｗの絶対値およびＸｗｕの絶対値より大きい場合で、Ｘｕｖが負の値の場合、前記第１の指令値信号を「０」とし、前記第２の指令値信号をＸｕｖのマイナス値とし、前記第３の指令値信号をＸｗｕとする。
（ｄ１）前記フラグ信号がローレベルであり、Ｘｖｗの絶対値がＸｕｖの絶対値およびＸｗｕの絶対値より大きい場合で、Ｘｖｗが正の値の場合、前記第１の指令値信号をＸｗｕのマイナス値とし、前記第２の指令値信号をＸｖｗとし、前記第３の指令値信号を「０」とする。
（ｅ１）前記フラグ信号がローレベルであり、Ｘｖｗの絶対値がＸｕｖの絶対値およびＸｗｕの絶対値より大きい場合で、Ｘｖｗが負の値の場合、前記第１の指令値信号をＸｕｖとし、前記第２の指令値信号を「０」とし、前記第３の指令値信号をＸｖｗのマイナス値とする。
（ｆ１）前記フラグ信号がローレベルであり、Ｘｗｕの絶対値がＸｕｖの絶対値およびＸｖｗの絶対値より大きい場合で、Ｘｗｕが正の値の場合、前記第１の指令値信号を「０」とし、前記第２の指令値信号をＸｕｖのマイナス値とし、前記第３の指令値信号をＸｗｕとする。
（ｇ１）前記フラグ信号がローレベルであり、Ｘｗｕの絶対値がＸｕｖの絶対値およびＸｖｗの絶対値より大きい場合で、Ｘｗｕが負の値の場合、前記第１の指令値信号をＸｗｕのマイナス値とし、前記第２の指令値信号をＸｖｗとし、前記第３の指令値信号を「０」とする。
（ｂ２）前記フラグ信号がハイレベルであり、Ｘｕｖの絶対値がＸｖｗの絶対値およびＸｗｕの絶対値より大きい場合で、Ｘｕｖが正の値の場合、前記第１の指令値信号を所定値とし、前記第２の指令値信号を前記所定値からＸｕｖを減算した値とし、前記第３の指令値信号を前記所定値にＸｗｕを加算した値とする。
（ｃ２）前記フラグ信号がハイレベルであり、Ｘｕｖの絶対値がＸｖｗの絶対値およびＸｗｕの絶対値より大きい場合で、Ｘｕｖが負の値の場合、前記第１の指令値信号を前記所定値にＸｕｖを加算した値とし、前記第２の指令値信号を前記所定値とし、前記第３の指令値信号を前記所定値からＸｖｗを減算した値とする。
（ｄ２）前記フラグ信号がハイレベルであり、Ｘｖｗの絶対値がＸｕｖの絶対値およびＸｗｕの絶対値より大きい場合で、Ｘｖｗが正の値の場合、前記第１の指令値信号を前記所定値にＸｕｖを加算した値とし、前記第２の指令値信号を前記所定値とし、前記第３の指令値信号を前記所定値からＸｖｗを減算した値とする。
（ｅ２）前記フラグ信号がハイレベルであり、Ｘｖｗの絶対値がＸｕｖの絶対値およびＸｗｕの絶対値より大きい場合で、Ｘｖｗが負の値の場合、前記第１の指令値信号を前記所定値からＸｗｕを減算した値とし、前記第２の指令値信号を前記所定値にＸｖｗを加算した値とし、前記第３の指令値信号を前記所定値とする。
（ｆ２）前記フラグ信号がハイレベルであり、Ｘｗｕの絶対値がＸｕｖの絶対値およびＸｖｗの絶対値より大きい場合で、Ｘｗｕが正の値の場合、前記第１の指令値信号を前記所定値からＸｗｕを減算した値とし、前記第２の指令値信号を前記所定値にＸｖｗを加算した値とし、前記第３の指令値信号を前記所定値とする。
（ｇ２）前記フラグ信号がハイレベルであり、Ｘｗｕの絶対値がＸｕｖの絶対値およびＸｖｗの絶対値より大きい場合で、Ｘｗｕが負の値の場合、前記第１の指令値信号を前記所定値とし、前記第２の指令値信号を前記所定値からＸｕｖを減算した値とし、前記第３の指令値信号を前記所定値にＸｗｕを加算した値とする。
【請求項５】
前記指令値信号生成手段は、
前記フラグ信号の周期を設定する周期設定部と、
前記フラグ信号の周期に対するハイレベルである期間の比率であるデューティ比を設定するデューティ比設定部と、
を備えている、
請求項３または４に記載のインバータ装置。
【請求項６】
前記指令値信号生成手段は、デューティ比設定部が設定するデューティ比を変更するデューティ比変更手段をさらに備えている、
請求項５に記載のインバータ装置。
【請求項７】
前記マルチレベルインバータ回路は、３レベルインバータ回路である、
請求項２ないし６のいずれかに記載のインバータ装置。
【請求項８】
前記ＰＷＭ信号生成手段は、
前記所定の上限値と前記所定の下限値との中間値と、前記所定の上限値との間を変動する第１のキャリア信号を生成する第１のキャリア信号生成手段と、
前記中間値と前記所定の下限値との間を変動する第２のキャリア信号を生成する第２のキャリア信号生成手段と、
前記各指令値信号と前記第１のキャリア信号とを比較して第１のパルス信号を生成する第１のパルス生成手段と、
前記各指令値信号と前記第２のキャリア信号とを比較して第２のパルス信号を生成する第２のパルス生成手段と、
前記第１のパルス信号と前記第２のパルス信号との否定論理和に基づいて第３のパルス信号を生成する第３のパルス生成手段と、
を備えており、
前記第１のパルス信号、第２のパルス信号、および第３のパルス信号をＰＷＭ信号として出力する、
請求項７に記載のインバータ装置。
【請求項９】
前記第１のキャリア信号と前記第２のキャリア信号とは、周波数が同一である、
請求項８に記載のインバータ装置。
【請求項１０】
前記マルチレベルインバータ回路は、各相の電圧が直流電源の負極側の電位、正極側の電位、および、前記負極側の電位と正極側の電位との中間の電位となるように構成されている、
請求項７ないし９のいずれかに記載のインバータ装置。
【請求項１１】
前記マルチレベルインバータ回路に電力を供給する電源は太陽電池を備えている、
請求項１ないし１０のいずれかに記載のインバータ装置。
【請求項１２】
請求項１ないし１１のいずれかに記載のインバータ装置を備えている系統連系インバータシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータ装置、および、このインバータ装置を備えた系統連系インバータシステムに関し、特に、マルチレベルインバータを採用した場合に関する。
【背景技術】
【０００２】
近年、太陽光などの自然エネルギーを用いた分散型電源が普及拡大の傾向にある。この分散型電源によって生成される直流電力を交流電力に変換するインバータ装置を備え、変換された交流電力を接続された負荷や電力系統に供給する系統連系インバータシステムが開発されている。
【０００３】
図２８は、三相電力系統Ｂ（以下、「系統Ｂ」と略称する。）に電力を供給するための一般的な系統連系インバータシステムＡ’を説明するためのブロック図である。図２９は、インバータ回路２００の内部構成の一例を示す回路図である。
【０００４】
系統連系インバータシステムＡ’は、直流電源１００、インバータ回路２００、フィルタ回路３００、変圧回路４００、および制御回路５００を備えている。インバータ回路２００は、三相ブリッジインバータであって、スイッチング素子ＳＷ１〜ＳＷ６（図２９参照）のオン状態とオフ状態とを切り替えることで、直流電源１００から入力される直流電圧を交流電圧に変換するものである。制御回路５００は、各種センサから入力される信号に基づいて、インバータ回路２００を制御するためのＰＷＭ信号を生成するものである。インバータ回路２００は、制御回路５００から入力されるＰＷＭ信号に基づいて、スイッチング素子のオンとオフとを切り替える。フィルタ回路３００は、インバータ回路２００から入力される交流電圧から、スイッチングによる高周波成分を除去するものである。変圧回路４００は、フィルタ回路３００から入力される交流電圧を系統Ｂの系統電圧とほぼ同一のレベルに昇圧または降圧するものである。
【０００５】
図２９に示すように、インバータ回路２００の各相（Ｕ相、Ｖ相、Ｗ相）のアームは、２つの直列接続されたスイッチング素子（例えば、Ｕ相アームの場合、スイッチング素子ＳＷ１およびＳＷ４）と各スイッチング素子にそれぞれ逆並列接続された２つのダイオードとからなる。各相の２つのスイッチング素子の接続点にそれぞれ出力ラインが接続されており、各相の出力ラインがフィルタ回路３００に接続されている。
【０００６】
直流電源１００の負極の電位を「０」、正極の電位を「Ｅ」とすると、インバータ回路２００の各相の出力ラインの電圧（以下では、「出力相電圧」とする。）は「０」または「Ｅ」の２レベルの電位となる。したがって、インバータ回路２００は、一般的に２レベルインバータ回路と呼ばれている。インバータ回路２００の各スイッチング素子ＳＷ１〜ＳＷ６に印加される電圧は「Ｅ」となる。
【０００７】
近年、出力相電圧が３レベル以上の電位となるマルチレベルインバータ回路が開発されている。例えば、出力相電圧が直流電源１００の負極の電位である「０」、正極の電位である「Ｅ」、その中間の電位である「(１／２)Ｅ」の３種類のいずれかの電位となる３レベルインバータ回路が、最も実用的なマルチレベルインバータとして開発されている。
【０００８】
図３０は、３レベルインバータ回路の内部構成の一例を説明するための回路図である。
【０００９】
インバータ回路２０１は、３レベルインバータ回路であり、出力相電圧が「０」と「Ｅ」との中間の電位である「(１／２)Ｅ」となることができるように構成されている点で、図２９に示すインバータ回路２００と異なる。図３０に示すように、インバータ回路２０１は、直流電源１００の正極に接続する点Ｐと負極に接続する点Ｎとの間に、直列接続された２つのコンデンサが並列接続されている。当該２つのコンデンサは静電容量が同一とされているので、その接続点Ｏの電位は、直流電源１００の負極の電位「０」と正極の電位「Ｅ」の中間の電位「(１／２)Ｅ」となる。各相の出力ラインは、２つのスイッチング素子（例えば、Ｕ相アームの場合、スイッチング素子ＳＷ７およびＳＷ８）を介して、点Ｏに接続されている。当該２つのスイッチング素子は同時にオンオフされて、オン状態のときに点Ｏと出力ラインとの接続を導通させ、オフ状態のときに接続を導通させないようにする。
【００１０】
インバータ回路２０１の各相の出力相電圧は、スイッチング素子の状態によって３レベルの電位となる。例えばＵ相で説明すると、スイッチング素子ＳＷ１がオン状態でスイッチング素子ＳＷ４，ＳＷ７およびＳＷ８がオフ状態の場合、出力相電圧は「Ｅ」となり、スイッチング素子ＳＷ４がオン状態でスイッチング素子ＳＷ１，ＳＷ７およびＳＷ８がオフ状態の場合、出力相電圧は「０」となり、ＳＷ７およびＳＷ８がオン状態でスイッチング素子ＳＷ１およびＳＷ４がオフ状態の場合、出力相電圧は「(１／２)Ｅ」となる。
【００１１】
インバータ回路２０１においては、各スイッチング素子ＳＷ１〜ＳＷ６に印加される電圧は「(１／２)Ｅ」となる。したがって、インバータ回路２００と比べて、各スイッチング素子ＳＷ１〜ＳＷ６のスイッチング時の電力の損失（以下、「スイッチング損失」とする。）を低減することができる。また、フィルタ回路３００で除去するスイッチング周波数成分の振幅も半分になるので、フィルタ回路３００のフィルタ容量を小さくすることができる。したがって、フィルタ回路３００による電力の損失も低減することができる。さらに、各スイッチング素子ＳＷ１〜ＳＷ６として、耐圧の低いデバイスを使用することができる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００９−２７８１８号公報
【特許文献２】特開２０１０−６８６３０号公報
【特許文献３】特開２０１０−１３６５４７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、インバータ回路２０１においてはインバータ回路２００より多くのスイッチング素子を使用するので、追加されたスイッチング素子によるスイッチング損失が問題となる。例えばＵ相で説明すると、スイッチング素子ＳＷ１とスイッチング素子ＳＷ４とは、いずれか一方がオンオフされている間、他方はオフに固定されている。したがって、スイッチング素子ＳＷ１とスイッチング素子ＳＷ４とだけをみると、スイッチング回数が半分となるので、スイッチング損失は減少する。しかし、（インバータ回路２００と比べて）追加されたスイッチング素子ＳＷ７とスイッチング素子ＳＷ８とが常にオンオフ動作をしているので、スイッチング素子ＳＷ７とスイッチング素子ＳＷ８のスイッチング損失が発生する。したがって、スイッチング素子全体でのスイッチング損失は増加することになる。
【００１４】
また、点Ｏの電位は直流電源１００の正極側と負極側の中間の電位「(１／２)Ｅ」から変化する場合がある。すなわち、点Ｏに接続されているスイッチング素子がオン状態の場合、点Ｏと系統Ｂとの間で電流が流れることにより、点Ｏの電位が過渡的に変化する場合がある。また、場合によっては、点Ｏの電位が著しく低下（または上昇）してしまう場合がある。点Ｏの電位が大きく変化すると出力相電圧の波形が乱れ、適切に制御を行うことができなくなる場合がある。また、点Ｏの電位を任意の電位に制御したいという要請もある。
【００１５】
本発明は上記した事情のもとで考え出されたものであって、マルチレベルインバータ回路において、スイッチング素子のスイッチング回数を減少させることができ、かつ、中間の電位を制御することができるインバータ装置を提供することをその目的としている。
【課題を解決するための手段】
【００１６】
上記課題を解決するため、本発明では、次の技術的手段を講じている。
【００１７】
本発明の第１の側面によって提供されるインバータ装置は、マルチレベルインバータ回路と、前記マルチレベルインバータ回路が出力する交流相電圧の波形が第１の波形と第２の波形とを切り替えた波形となるようなＰＷＭ信号を生成して、前記マルチレベルインバータ回路に入力する制御回路とを備え、前記第１の波形は、１周期の波形が、１／３の期間で所定の下限電圧値であり、続く１／３の期間で位相が０から２π／３の区間の正弦波の波形を前記所定の下限電圧値だけ上方にシフトさせた波形であり、残りの１／３の期間で位相がπ／３からπの区間の正弦波の波形を前記所定の下限電圧値だけ上方にシフトさせた波形であり、前記第２の波形は、１周期の波形が、１／３の期間で所定の上限電圧値であり、続く１／３の期間で位相がπから５π／３の区間の正弦波の波形を前記所定の上限電圧値だけ上方にシフトさせた波形であり、残りの１／３の期間で位相が４π／３から２πの区間の正弦波の波形を前記所定の上限電圧値だけ上方にシフトさせた波形であることを特徴とする。なお、「所定の下限電圧値だけ上方にシフトさせ」るということは、所定の下限電圧値が負の値の場合、所定の下限電圧値の絶対値だけ下方にシフトさせることを意味する。
【００１８】
本発明の好ましい実施の形態においては、前記マルチレベルインバータ回路は、三相のインバータであり、前記制御回路は、第１の信号と第２の信号とを切り替えた第１の指令値信号と、前記第１の信号に対して位相が２π／３だけ遅れた信号と前記第２の信号に対して位相が２π／３だけ遅れた信号とを切り替えた第２の指令値信号と、前記第１の信号に対して位相が４π／３だけ遅れた信号と前記第２の信号に対して位相が４π／３だけ遅れた信号とを切り替えた第３の指令値信号とを生成する指令値信号生成手段と、前記第１ないし第３の指令値信号に基づいて、第１の相ないし第３の相に対応するＰＷＭ信号をそれぞれ生成するＰＷＭ信号生成手段とを備えており、前記第１の信号は、１周期の波形が、１／３の期間で所定の下限値であり、続く１／３の期間で位相が０から２π／３の区間の正弦波の波形を前記所定の下限値だけ上方にシフトさせた波形であり、残りの１／３の期間で位相がπ／３からπの区間の正弦波の波形を前記所定の下限値だけ上方にシフトさせた波形であり、前記第２の信号は、１周期の波形が、１／３の期間で所定の上限値であり、続く１／３の期間で位相がπから５π／３の区間の正弦波の波形を前記所定の上限値だけ上方にシフトさせた波形であり、残りの１／３の期間で位相が４π／３から２πの区間の正弦波の波形を前記所定の上限値だけ上方にシフトさせた波形である。なお、「所定の下限値だけ上方にシフトさせ」るということは、所定の下限値が負の値の場合、所定の下限値の絶対値だけ下方にシフトさせることを意味する。
【００１９】
本発明の好ましい実施の形態においては、前記指令値信号生成手段は、ハイレベルとローレベルとを繰り返すフラグ信号を生成し、前記フラグ信号に基づいて、前記第１の信号と第２の信号とを切り替えることで前記第１の指令値信号を生成する。
【００２０】
本発明の好ましい実施の形態においては、前記指令値信号生成手段は、前記マルチレベルインバータ回路が出力する三相の交流相電圧の波形をそれぞれ指令するために生成された３つの相電圧指令値信号の差分信号である３つの線間電圧指令値信号と、前記フラグ信号とを用いて、次の方法で前記第１ないし第３の指令値信号を生成する。
（ａ）前記三相を、Ｕ相、前記Ｕ相より位相が２π／３だけ遅れるＶ相、前記Ｕ相より位相が４π／３だけ遅れるＷ相とし、Ｕ相、Ｖ相、Ｗ相の相電圧指令値信号をそれぞれＸｕ，Ｘｖ，Ｘｗとし、ＸｕからＸｖを減算した線間電圧指令値信号をＸｕｖ、ＸｖからＸｗを減算した線間電圧指令値信号をＸｖｗ、ＸｗからＸｕを減算した線間電圧指令値信号をＸｗｕとする。
（ｂ１）前記フラグ信号がローレベルであり、Ｘｕｖの絶対値がＸｖｗの絶対値およびＸｗｕの絶対値より大きい場合で、Ｘｕｖが正の値の場合、前記第１の指令値信号をＸｕｖとし、前記第２の指令値信号を「０」とし、前記第３の指令値信号をＸｖｗのマイナス値とする。
（ｃ１）前記フラグ信号がローレベルであり、Ｘｕｖの絶対値がＸｖｗの絶対値およびＸｗｕの絶対値より大きい場合で、Ｘｕｖが負の値の場合、前記第１の指令値信号を「０」とし、前記第２の指令値信号をＸｕｖのマイナス値とし、前記第３の指令値信号をＸｗｕとする。
（ｄ１）前記フラグ信号がローレベルであり、Ｘｖｗの絶対値がＸｕｖの絶対値およびＸｗｕの絶対値より大きい場合で、Ｘｖｗが正の値の場合、前記第１の指令値信号をＸｗｕのマイナス値とし、前記第２の指令値信号をＸｖｗとし、前記第３の指令値信号を「０」とする。
（ｅ１）前記フラグ信号がローレベルであり、Ｘｖｗの絶対値がＸｕｖの絶対値およびＸｗｕの絶対値より大きい場合で、Ｘｖｗが負の値の場合、前記第１の指令値信号をＸｕｖとし、前記第２の指令値信号を「０」とし、前記第３の指令値信号をＸｖｗのマイナス値とする。
（ｆ１）前記フラグ信号がローレベルであり、Ｘｗｕの絶対値がＸｕｖの絶対値およびＸｖｗの絶対値より大きい場合で、Ｘｗｕが正の値の場合、前記第１の指令値信号を「０」とし、前記第２の指令値信号をＸｕｖのマイナス値とし、前記第３の指令値信号をＸｗｕとする。
（ｇ１）前記フラグ信号がローレベルであり、Ｘｗｕの絶対値がＸｕｖの絶対値およびＸｖｗの絶対値より大きい場合で、Ｘｗｕが負の値の場合、前記第１の指令値信号をＸｗｕのマイナス値とし、前記第２の指令値信号をＸｖｗとし、前記第３の指令値信号を「０」とする。
（ｂ２）前記フラグ信号がハイレベルであり、Ｘｕｖの絶対値がＸｖｗの絶対値およびＸｗｕの絶対値より大きい場合で、Ｘｕｖが正の値の場合、前記第１の指令値信号を所定値とし、前記第２の指令値信号を前記所定値からＸｕｖを減算した値とし、前記第３の指令値信号を前記所定値にＸｗｕを加算した値とする。
（ｃ２）前記フラグ信号がハイレベルであり、Ｘｕｖの絶対値がＸｖｗの絶対値およびＸｗｕの絶対値より大きい場合で、Ｘｕｖが負の値の場合、前記第１の指令値信号を前記所定値にＸｕｖを加算した値とし、前記第２の指令値信号を前記所定値とし、前記第３の指令値信号を前記所定値からＸｖｗを減算した値とする。
（ｄ２）前記フラグ信号がハイレベルであり、Ｘｖｗの絶対値がＸｕｖの絶対値およびＸｗｕの絶対値より大きい場合で、Ｘｖｗが正の値の場合、前記第１の指令値信号を前記所定値にＸｕｖを加算した値とし、前記第２の指令値信号を前記所定値とし、前記第３の指令値信号を前記所定値からＸｖｗを減算した値とする。
（ｅ２）前記フラグ信号がハイレベルであり、Ｘｖｗの絶対値がＸｕｖの絶対値およびＸｗｕの絶対値より大きい場合で、Ｘｖｗが負の値の場合、前記第１の指令値信号を前記所定値からＸｗｕを減算した値とし、前記第２の指令値信号を前記所定値にＸｖｗを加算した値とし、前記第３の指令値信号を前記所定値とする。
（ｆ２）前記フラグ信号がハイレベルであり、Ｘｗｕの絶対値がＸｕｖの絶対値およびＸｖｗの絶対値より大きい場合で、Ｘｗｕが正の値の場合、前記第１の指令値信号を前記所定値からＸｗｕを減算した値とし、前記第２の指令値信号を前記所定値にＸｖｗを加算した値とし、前記第３の指令値信号を前記所定値とする。
（ｇ２）前記フラグ信号がハイレベルであり、Ｘｗｕの絶対値がＸｕｖの絶対値およびＸｖｗの絶対値より大きい場合で、Ｘｗｕが負の値の場合、前記第１の指令値信号を前記所定値とし、前記第２の指令値信号を前記所定値からＸｕｖを減算した値とし、前記第３の指令値信号を前記所定値にＸｗｕを加算した値とする。
【００２１】
本発明の好ましい実施の形態においては、前記指令値信号生成手段は、前記フラグ信号の周期を設定する周期設定部と、前記フラグ信号の周期に対するハイレベルである期間の比率であるデューティ比を設定するデューティ比設定部とを備えている。
【００２２】
本発明の好ましい実施の形態においては、前記指令値信号生成手段は、デューティ比設定部が設定するデューティ比を変更するデューティ比変更手段をさらに備えている。
【００２３】
本発明の好ましい実施の形態においては、前記マルチレベルインバータ回路は、３レベルインバータ回路である。
【００２４】
本発明の好ましい実施の形態においては、前記ＰＷＭ信号生成手段は、前記所定の上限値と前記所定の下限値との中間値と、前記所定の上限値との間を変動する第１のキャリア信号を生成する第１のキャリア信号生成手段と、前記中間値と前記所定の下限値との間を変動する第２のキャリア信号を生成する第２のキャリア信号生成手段と、前記各指令値信号と前記第１のキャリア信号とを比較して第１のパルス信号を生成する第１のパルス生成手段と、前記各指令値信号と前記第２のキャリア信号とを比較して第２のパルス信号を生成する第２のパルス生成手段と、前記第１のパルス信号と前記第２のパルス信号との否定論理和に基づいて第３のパルス信号を生成する第３のパルス生成手段とを備えており、前記第１のパルス信号、第２のパルス信号、および第３のパルス信号をＰＷＭ信号として出力する。
【００２５】
本発明の好ましい実施の形態においては、前記第１のキャリア信号と前記第２のキャリア信号とは、周波数が同一である。
【００２６】
本発明の好ましい実施の形態においては、前記マルチレベルインバータ回路は、各相の電圧が直流電源の負極側の電位、正極側の電位、および、前記負極側の電位と正極側の電位との中間の電位となるように構成されている。
【００２７】
本発明の好ましい実施の形態においては、前記マルチレベルインバータ回路に電力を供給する電源は太陽電池を備えている。
【００２８】
本発明の第２の側面によって提供される系統連系インバータシステムは、本発明の第１の側面によって提供されるインバータ装置を備えている。
【発明の効果】
【００２９】
本発明によれば、制御回路が生成したＰＷＭ信号がマルチレベルインバータ回路に入力される。当該ＰＷＭ信号は、マルチレベルインバータ回路が出力する交流相電圧の波形を第１の波形と第２の波形とを組み合わせた波形とするものである。第１の波形は１周期の１／３の期間で所定の下限電圧値に固定された波形であり、第２の波形は１周期の１／３の期間で所定の上限電圧値に固定された波形である。したがって、当該ＰＷＭ信号は、所定の期間でローレベルまたはハイレベルを継続するものである。ＰＷＭ信号がローレベルまたはハイレベルを継続している間、当該ＰＷＭ信号を入力されるスイッチング手段は、スイッチングを行わない。これにより、当該スイッチング手段のスイッチング回数を低減することができ、スイッチングロスを低減することができる。
【００３０】
交流相電圧の波形が第１の波形である間に負極側のスイッチング素子がオン状態を継続する期間があるので、マルチレベルインバータ回路の中間の電位は下降する。一方、交流相電圧の波形が第２の波形である間に正極側のスイッチング素子がオン状態を継続する期間があるので、マルチレベルインバータ回路の中間の電位は上昇する。したがって、第１の波形と第２の波形との組み合わせ方を調整することにより、マルチレベルインバータ回路の中間の電位を所望の電位に制御することができる。
【００３１】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【００３２】
【図１】第１実施形態に係る系統連系インバータシステムを説明するためのブロック図である。
【図２】第１実施形態に係るインバータ回路の内部構成を説明するための回路図である。
【図３】第１実施形態に係る制御回路の内部構成を説明するためのブロック図である。
【図４】三相平衡状態の三相交流の各相の相電圧信号および線間電圧信号をベクトルで説明するための図である。
【図５】第１の信号の生成の考え方をベクトルで説明するための図である。
【図６】第１の信号の波形を説明するための図である。
【図７】第２の信号の生成の考え方をベクトルで説明するための図である。
【図８】第２の信号の波形を説明するための図である。
【図９】第１実施形態に係る指令値信号生成部の内部構成を説明するためのブロック図である。
【図１０】指令値信号の波形を説明するための図である。
【図１１】指令値信号生成処理について説明するためのフローチャートである。
【図１２】指令値信号とキャリア信号とからＰＷＭ信号を生成する方法を説明するための図である。
【図１３】第１実施形態に係るＰＷＭ信号生成部の内部構成を説明するためのブロック図である。
【図１４】正極側スイッチのＰＷＭ信号と負極側スイッチのＰＷＭ信号とから中間側スイッチのＰＷＭ信号を生成する方法を説明するための図である。
【図１５】指令値信号のシミュレーション結果を説明するための図である。
【図１６】指令値信号のシミュレーション結果を説明するための図である。
【図１７】指令値信号のシミュレーション結果を説明するための図である。
【図１８】指令値信号のシミュレーション結果を説明するための図である。
【図１９】指令値信号のシミュレーション結果を説明するための図である。
【図２０】指令値信号のシミュレーション結果を説明するための図である。
【図２１】指令値信号のシミュレーション結果を説明するための図である。
【図２２】指令値信号のシミュレーション結果を説明するための図である。
【図２３】指令値信号のシミュレーション結果を説明するための図である。
【図２４】第２実施形態に係るインバータ回路の内部構成を説明するための回路図である。
【図２５】第２実施形態に係るＰＷＭ信号生成部の内部構成を説明するためのブロック図である。
【図２６】第３実施形態に係るインバータ回路および直流電源を説明するためのブロック図である。
【図２７】第３実施形態に係る指令値信号生成部を説明するためのブロック図である。
【図２８】一般的な系統連系インバータシステムを説明するためのブロック図である。
【図２９】インバータ回路の内部構成の一例を示す回路図である。
【図３０】３レベルインバータ回路の内部構成の一例を説明するための回路図である。
【発明を実施するための形態】
【００３３】
以下、本発明の実施の形態を、本発明に係るインバータ装置を系統連系インバータシステムに用いた場合を例として、図面を参照して具体的に説明する。
【００３４】
図１は、本発明に係るインバータ装置を備える系統連系インバータシステムを説明するためのブロック図である。
【００３５】
図１に示すように、系統連系インバータシステムＡは、直流電源１、インバータ回路２、フィルタ回路３、変圧回路４、および、制御回路５を備えている。直流電源１は、インバータ回路２に接続している。インバータ回路２は三相インバータであり、インバータ回路２、フィルタ回路３、および変圧回路４は、この順で、Ｕ相、Ｖ相、Ｗ相の出力電圧の出力ラインにより、直列に接続されている。出力ラインは、図示しない開閉器を介して三相電力系統Ｂ（系統Ｂ）に接続している。インバータ回路２には制御回路５が接続されている。系統連系インバータシステムＡは、開閉器によって系統Ｂに連系し、直流電源１が出力する直流電力をインバータ回路２で交流電力に変換して、系統Ｂに供給する。なお、系統連系インバータシステムＡには各種センサが設けられており、制御回路５は当該センサによる検出値に基づいて制御を行う。しかし、図１においては、各種センサの記載を省略している。また、系統連系インバータシステムＡの構成は、これに限られない。例えば、変圧回路４に代えて、直流電源１とインバータ回路２との間にＤＣ／ＤＣコンバータ回路を設ける、いわゆるトランスレス方式であってもよい。
【００３６】
直流電源１は、直流電力を出力するものであり、例えば太陽電池を備えている。太陽電池は、太陽光エネルギーを電気エネルギーに変換することで、直流電力を生成する。直流電源１は、生成された直流電力を、インバータ回路２に出力する。なお、直流電源１は、太陽電池により直流電力を生成するものに限定されない。例えば、直流電源１は、燃料電池、蓄電池、電気二重層コンデンサやリチウムイオン電池であってもよい。また、ディーゼルエンジン発電機、マイクロガスタービン発電機や風力タービン発電機などにより生成された交流電力を直流電力に変換して出力する装置であってもよい。
【００３７】
インバータ回路２は、直流電源１から入力される直流電圧を交流電圧に変換して、フィルタ回路３に出力するものである。インバータ回路２は、スイッチング素子（後述）を備えた三相のＰＷＭ制御型インバータであり、各相の出力相電圧が３レベルの電位となるマルチレベルインバータ回路である。インバータ回路２は、制御回路５から入力されるＰＷＭ信号Ｐに基づいて、各スイッチング素子のオンとオフとを切り替えることで、直流電源１から入力される直流電圧を交流電圧に変換する。インバータ回路２の詳細な説明は後述する。
【００３８】
フィルタ回路３は、インバータ回路２から入力される交流電圧から、スイッチングによる高周波成分を除去するものである。フィルタ回路３は、リアクトルとコンデンサとからなるローパスフィルタ（図示しない。）を備えている。フィルタ回路３で高周波成分を除去された交流電圧は、変圧回路４に出力される。なお、フィルタ回路３の構成はこれに限定されず、高周波成分を除去するための周知のフィルタ回路であればよい。変圧回路４は、フィルタ回路３から出力される交流電圧を系統Ｂの系統電圧とほぼ同一のレベルに昇圧または降圧する。
【００３９】
制御回路５は、インバータ回路２のスイッチング素子のスイッチングを制御するＰＷＭ信号Ｐを生成するものである。制御回路５は、図示しない各種センサから検出信号を入力され、インバータ回路２にＰＷＭ信号Ｐを出力する。制御回路５は、系統連系インバータシステムＡが出力する相電圧の波形を実際に指令するための指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１を各種センサから入力される検出信号に基づいて生成し、当該指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１に基づいてＰＷＭ信号Ｐを生成する。インバータ回路２は、入力されるＰＷＭ信号Ｐに基づいて各スイッチング素子のオンとオフとを切り替えることで、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１に対応した相電圧を出力する。制御回路５は、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の波形を変化させてインバータ回路２が出力する相電圧を変化させることで出力電流を制御している。これにより、制御回路５は、各種フィードバック制御を行っている。制御回路５の詳細な説明は後述する。なお、以下では、インバータ回路２と制御回路５とをまとめて、インバータ装置と記載する場合がある。
【００４０】
次に、図２を参照して、インバータ回路２の内部構成および詳細な説明を行う。
【００４１】
図２は、インバータ回路２の内部構成を説明するための回路図である。インバータ回路２は、三相のＰＷＭ制御型の３レベルインバータ回路である。
【００４２】
同図に示すように、インバータ回路２は、１２個のスイッチング素子Ｓ１〜Ｓ１２、１２個の環流ダイオードＤ１〜Ｄ１２、および２個の分圧用コンデンサＣ１，Ｃ２を備えている。本実施形態では、スイッチング素子Ｓ１〜Ｓ１２としてＩＧＢＴ（Insulated Gate Bipolar Transistor : 絶縁ゲート・バイポーラトランジスタ）を使用している。なお、スイッチング素子Ｓ１〜Ｓ１２はＩＧＢＴに限定されず、バイポーラトランジスタ、ＭＯＳＦＥＴ、逆阻止サイリスタなどであってもよい。また、環流ダイオードＤ１〜Ｄ１２、分圧用コンデンサＣ１，Ｃ２の種類も限定されない。
【００４３】
分圧用コンデンサＣ１，Ｃ２は、静電容量が同一のコンデンサであり、直流電源１から入力される直流電圧を分圧するものである。分圧用コンデンサＣ１と分圧用コンデンサＣ２とは点Ｏで直列接続されて、直流電源１の正極に接続する点Ｐと負極に接続する点Ｎとの間に並列接続されている。直流電源１の負極は接地されているので、点Ｎの電位は「０」である。直流電源１の正極の電位、すなわち点Ｐの電位を「Ｅ」とすると、点Ｏの電位は、点Ｎの電位「０」と点Ｐの電位「Ｅ」の中間の電位である「(１／２)Ｅ」となる。
【００４４】
点Ｏに接続されているスイッチング素子がオン状態の場合、点Ｏと系統Ｂとの間で電流が流れることにより、点Ｏの電位が過渡的に変化する場合がある。つまり、点Ｏの電位は、固定されているのではなく、変化する。点Ｏの電位が大きく変化すると、出力相電圧の波形が乱れ、適切に制御を行うことができなくなる場合がある。本実施形態では、点Ｏの電位の変化の振幅を所望の値とするように、後述するフラグ信号ｆｇの周期を設定している。また、点Ｏの電位を、所望の電位にしたい場合がある。本実施形態では、点Ｏの電位の変化の中心電位を所望の値とするように、後述するフラグ信号ｆｇのデューティ比（周期に対するハイレベルである期間の比率）を設定している。
【００４５】
スイッチング素子Ｓ１とＳ４とは、スイッチング素子Ｓ１のエミッタ端子とスイッチング素子Ｓ４のコレクタ端子とが接続されて、直列接続されている。スイッチング素子Ｓ１のコレクタ端子は点Ｐに接続され、スイッチング素子Ｓ４のエミッタ端子は点Ｎに接続されて、ブリッジ構造を形成している。同様に、スイッチング素子Ｓ２とＳ５とが直列接続されてブリッジ構造を形成し、スイッチング素子Ｓ３とＳ６とが直列接続されてブリッジ構造を形成している。スイッチング素子Ｓ１，Ｓ２，Ｓ３は直流電源１の正極側に接続されているので、スイッチング素子Ｓ１，Ｓ２，Ｓ３を区別しない場合は、「正極側スイッチＳｐ」と記載する場合がある。一方、スイッチング素子Ｓ４，Ｓ５，Ｓ６は、直流電源１の負極側に接続されているので、スイッチング素子Ｓ４，Ｓ５，Ｓ６を区別しない場合は、「負極側スイッチＳｎ」と記載する場合がある。各スイッチング素子Ｓ１〜Ｓ６のベース端子には、それぞれ、制御回路５から出力されるＰＷＭ信号Ｐ（Ｐｕｐ，Ｐｖｐ，Ｐｗｐ，Ｐｕｎ，Ｐｖｎ，Ｐｗｎ）が入力される。なお、各ＰＷＭ信号の詳細は後述する。
【００４６】
スイッチング素子Ｓ１とＳ４で形成されているブリッジ構造をＵ相アームとし、スイッチング素子Ｓ２とＳ５で形成されているブリッジ構造をＶ相アームとし、スイッチング素子Ｓ３とＳ６で形成されているブリッジ構造をＷ相アームとする。Ｕ相アームのスイッチング素子Ｓ１とＳ４との接続点ＵにはＵ相の出力ラインが接続され、Ｖ相アームのスイッチング素子Ｓ２とＳ５との接続点ＶにはＶ相の出力ラインが接続され、Ｗ相アームのスイッチング素子Ｓ３とＳ６との接続点ＷにはＷ相の出力ラインが接続されている。
【００４７】
接続点Ｕは、スイッチング素子Ｓ７およびＳ８からなる中間側スイッチを介して、点Ｏに接続されている。スイッチング素子Ｓ７とＳ８とは、それぞれのコレクタ端子が接続されて、直列接続されている。スイッチング素子Ｓ７のエミッタ端子は点Ｏに接続され、スイッチング素子Ｓ８のエミッタ端子は点Ｕに接続されている。同様に、接続点Ｖは、スイッチング素子Ｓ９およびＳ１０からなる中間側スイッチを介して、点Ｏに接続されている。スイッチング素子Ｓ９とＳ１０とは、それぞれのコレクタ端子が接続され、スイッチング素子Ｓ９のエミッタ端子は点Ｏに接続され、スイッチング素子Ｓ１０のエミッタ端子は点Ｖに接続されている。また、接続点Ｗは、スイッチング素子Ｓ１１およびＳ１２からなる中間側スイッチを介して、点Ｏに接続されている。スイッチング素子Ｓ１１とＳ１２とは、それぞれのコレクタ端子が接続され、スイッチング素子Ｓ１１のエミッタ端子は点Ｏに接続され、スイッチング素子Ｓ１２のエミッタ端子は点Ｗに接続されている。スイッチング素子Ｓ７およびＳ８は、同じタイミングでオンオフ動作を行い、オン状態のときに点Ｏと点Ｕとの接続を導通させ、オフ状態のときに接続を導通させないようにする。同様に、スイッチング素子Ｓ９およびＳ１０も、同じタイミングでオンオフ動作を行い、オン状態のときに点Ｏと点Ｖとの接続を導通させ、オフ状態のときに接続を導通させないようにする。また、スイッチング素子Ｓ１１およびＳ１２も、同じタイミングでオンオフ動作を行い、オン状態のときに点Ｏと点Ｗとの接続を導通させ、オフ状態のときに接続を導通させないようにする。なお、各中間側スイッチを区別しない場合は、「中間側スイッチＳｏ」と記載する場合がある。スイッチング素子Ｓ７およびＳ８のベース端子、スイッチング素子Ｓ９およびＳ１０のベース端子、スイッチング素子Ｓ１１およびＳ１２のベース端子には、それぞれ、制御回路５から出力されるＰＷＭ信号Ｐ（Ｐｕｏ，Ｐｖｏ，Ｐｗｏ）が入力される。
【００４８】
各スイッチング素子Ｓ１〜Ｓ１２は、ＰＷＭ信号Ｐに基づいて、オン状態とオフ状態とを切り替えられる。正極側スイッチＳｐがオン状態で負極側スイッチＳｎおよび中間側スイッチＳｏがオフ状態の場合、当該相の出力ラインの電位は点Ｐの電位（すなわち、直流電源１の正極側の電位「Ｅ」）となる。負極側スイッチＳｎがオン状態で正極側スイッチＳｐおよび中間側スイッチＳｏがオフ状態の場合、当該相の出力ラインの電位は点Ｎの電位（すなわち、直流電源１の負極側の電位「０」）となる。また、中間側スイッチＳｏがオン状態で正極側スイッチＳｐおよび負極側スイッチＳｐがオフ状態の場合、当該相の出力ラインの電位は点Ｏの電位（すなわち、直流電源１の正極側と負極側の中間の電位「(１／２)Ｅ」）となる。これにより、各出力ラインから出力される出力相電圧は、直流電源１の正極側の電位「Ｅ」、負極側の電位「０」、中間の電位「(１／２)Ｅ」の３レベルの電位となる。また、出力ライン間の電圧である出力線間電圧は、５レベルの電位となる。
【００４９】
環流ダイオードＤ１〜Ｄ１２は、スイッチング素子Ｓ１〜Ｓ１２のコレクタ端子とエミッタ端子との間に、それぞれ逆並列に接続されている。すなわち、環流ダイオードＤ１〜Ｄ１２のアノード端子はそれぞれスイッチング素子Ｓ１〜Ｓ１２のエミッタ端子に接続され、環流ダイオードＤ１〜Ｄ１２のカソード端子はそれぞれスイッチング素子Ｓ１〜Ｓ１２のコレクタ端子に接続されている。環流ダイオードＤ１〜Ｄ１２は、スイッチング素子Ｓ１〜Ｓ１２の切り替えによって発生する逆起電力による逆方向の高い電圧がスイッチング素子Ｓ１〜Ｓ１２に印加されないようにするためのものである。
【００５０】
次に、図３〜図１４を参照して、制御回路５の内部構成および詳細な説明を行う。
【００５１】
図３は、制御回路５の内部構成を説明するためのブロック図である。
【００５２】
制御回路５は、フィードバック制御部５１、指令値信号生成部５２、およびＰＷＭ信号生成部５３を備えている。なお、制御回路５は、過電流、地絡、短絡、単独運転などを検出してインバータ回路２の運転を停止させる構成や、最大電力追従のための構成なども有しているが、本発明の説明に関係しないので、図３への記載および説明を省略している。
【００５３】
フィードバック制御部５１は、各種センサより入力される検出信号と予め設定されている目標値との偏差に基づいてフィードバック制御を行い、系統連系インバータシステムＡの出力相電圧の波形を指令するための相電圧指令値信号Ｘｕ，Ｘｖ，Ｘｗを生成して、指令値信号生成部５２に出力するものである。フィードバック制御部５１で行われるフィードバック制御の詳細については記載を省略している。フィードバック制御部５１が行うフィードバック制御は、系統連系インバータシステムＡが出力する出力電流や出力電圧、出力有効電力、出力無効電力を制御するものであってもよいし、直流電源１から出力される直流電圧を制御するものであってもよい。
【００５４】
指令値信号生成部５２は、フィードバック制御部５１から入力される相電圧指令値信号Ｘｕ，Ｘｖ，Ｘｗに基づいて指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１を生成し、ＰＷＭ信号生成部５３に出力する。指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１は、系統連系インバータシステムＡが出力する相電圧の波形を実際に指令するための信号である。すなわち、指令値信号生成部５２は、相電圧指令値信号Ｘｕ，Ｘｖ，Ｘｗを指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１に変換するものである。指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の波形は、後述する図１０（ｂ）に示す波形Ｘｕ１，Ｘｖ１，Ｘｗ１のように特殊な形状の波形となる。
【００５５】
指令値信号生成部５２は、相電圧指令値信号Ｘｕ，Ｘｖ，Ｘｗから線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕを生成する。すなわち、相電圧指令値信号ＸｕとＸｖとの差分によって線間電圧指令値信号Ｘｕｖを生成し、相電圧指令値信号ＸｖとＸｗとの差分によって線間電圧指令値信号Ｘｖｗを生成し、相電圧指令値信号ＸｗとＸｕとの差分によって線間電圧指令値信号Ｘｗｕを生成する。線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕは、系統連系インバータシステムＡが出力する線間電圧の波形を指令するための信号である。
【００５６】
また、指令値信号生成部５２は、線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕの極性を反転させた信号Ｘｖｕ，Ｘｗｖ，Ｘｕｗを生成する。なお、極性を反転させるのではなく、相電圧指令値信号ＸｖとＸｕとの差分によって信号Ｘｖｕを生成し、相電圧指令値信号ＸｗとＸｖとの差分によって信号Ｘｗｖを生成し、相電圧指令値信号ＸｕとＸｗとの差分によって信号Ｘｕｗを生成するようにしてもよい。
【００５７】
指令値信号生成部５２は、線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕおよび信号Ｘｖｕ，Ｘｗｖ，Ｘｕｗを用いて、第１の信号Ｘｕ’，Ｘｖ’，Ｘｗ’（後述する図６（ｃ）参照）および第２の信号Ｘｕ”，Ｘｖ”，Ｘｗ”（後述する図８（ｃ）参照）を生成する。そして、第１の信号Ｘｕ’，Ｘｖ’，Ｘｗ’と第２の信号Ｘｕ”，Ｘｖ”，Ｘｗ”とを組み合わせることで、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１を生成する。第１の信号Ｘｕ’，Ｘｖ’，Ｘｗ’は、特開２０１０−１３６５４７号公報に記載されている波形を有する信号であり、三相の中性点電位を１／３周期毎に遷移させて１／３周期ずつ各相の電位を負極側の電位に固定することで各相のスイッチングを当該負極側電位に固定された期間停止させるという制御を行うための信号である。第２の信号Ｘｕ”，Ｘｖ”，Ｘｗ”は、第１の信号Ｘｕ’，Ｘｖ’，Ｘｗ’の波形の極性を反転させて所定の値だけ上方にシフトさせた波形を有する信号であり、三相の中性点電位を１／３周期毎に遷移させて１／３周期ずつ各相の電位を正極側の電位に固定することで各相のスイッチングを当該正極側電位に固定された期間停止させるという制御を行うための信号である。
【００５８】
以下に、図４〜図８を参照して、第１の信号Ｘｕ’，Ｘｖ’，Ｘｗ’と第２の信号Ｘｕ”，Ｘｖ”，Ｘｗ”について説明する。
【００５９】
図４は、三相平衡状態の三相交流の各相の相電圧信号および線間電圧信号をベクトルで説明するための図である。
【００６０】
Ｕ相の相電圧信号をＶｕ＝Ａ・ｓｉｎ(ωｔ)とすると、Ｖ相の位相はＵ相より２π／３遅れているので、Ｖ相の相電圧信号はＶｖ＝Ａ・ｓｉｎ(ωｔ−２π／３)となる。また、Ｗ相の位相はＵ相より４π／３遅れている（２π／３進んでいる）ので、Ｖｗ＝Ａ・ｓｉｎ(ωｔ+２π／３)となる。また、Ｖ相に対するＵ相の線間電圧信号はＶｕｖ＝Ｖｕ−Ｖｖ＝√（３）・Ａ・ｓｉｎ(ωｔ＋π／６)、Ｗ相に対するＶ相の線間電圧信号はＶｖｗ＝Ｖｖ−Ｖｗ＝√（３）・Ａ・ｓｉｎ(ωｔ−π／２)、Ｕ相に対するＷ相の線間電圧信号はＶｗｕ＝Ｖｗ−Ｖｕ＝√（３）・Ａ・ｓｉｎ(ωｔ−７π／６)となる。
【００６１】
図４は、相電圧信号Ｖｕ，Ｖｖ，ＶｗをベクトルＰｕ，Ｐｖ，Ｐｗで表し、線間電圧信号Ｖｕｖ，Ｖｖｗ，ＶｗｕをベクトルＰｕｖ，Ｐｖｗ，Ｐｗｕで表している。また、中性点Ｎを起点としたベクトルＰｕ，Ｐｖ，Ｐｗの終点を結んだ正三角形Ｔを破線で示し、各頂点をｕ，ｖ，ｗで示している。同図においては、Ｘ軸を位相の基準（θ＝０°）とし、Ｕ相の相電圧信号Ｖｕに対応するベクトルＰｕがＸ軸に一致したときの状態を示している。また、ベクトルＰｖｕ，Ｐｗｖ，Ｐｕｗは、それぞれベクトルＰｕｖ，Ｐｖｗ，Ｐｗｕの向きを逆にしたものである。したがって、ベクトルＰｖｕ，Ｐｗｖ，Ｐｕｗに対応する信号Ｖｖｕ，Ｖｗｖ，Ｖｕｗは、それぞれ線間電圧信号Ｖｕｖ，Ｖｖｗ，Ｖｗｕの位相がπだけずれたものとなり、Ｖｖｕ＝−Ｖｕｖ＝√（３）・Ａ・sin(ωｔ＋７π／６)、Ｖｗｖ＝−Ｖｖｗ＝√（３）・Ａ・sin(ωｔ＋π／２)、Ｖｕｗ＝−Ｖｗｕ＝√（３）・Ａ・ｓｉｎ(ωt−π／６)となる。
【００６２】
図４において、ベクトルＰｕ，Ｐｖ，Ｐｗが相互に２π／３の位相差を保持して中性点Ｎを中心に反時計回りに角速度ωで回転している状態が、三相平衡状態を表している。一般に、中性点Ｎは０［ｖ］の基準電圧に設定されるので、各相電圧信号Ｖｕ，Ｖｖ，ＶｗはベクトルＰｕ，Ｐｖ，ＰｗのＹ軸上への正射影となり、上記のように互いに位相が２π／３だけずれた正弦波信号となる。
【００６３】
図５は、第１の信号Ｘｕ’，Ｘｖ’，Ｘｗ’の生成の考え方を、図４と同様にベクトルで説明するための図である。図５に示すベクトル図では、中性点Ｎが０［ｖ］に固定されずに１／３周期毎に遷移され、１／３周期ずつ各相の電位が負極側の電位（例えば、０［ｖ］）に固定される。
【００６４】
図５においては、中性点ＮおよびベクトルＰｕを示しており、同図（ａ）の左の図以外は、ベクトルＰｖ，Ｐｗの記載を省略している。また、中性点Ｎを起点としたベクトルＰｕ，Ｐｖ，Ｐｗの終点を結んだ正三角形Ｔを破線で示し、各頂点をｕ，ｖ，ｗで示している。また、各図において、固定している頂点に白丸を付している。
【００６５】
同図（ａ）は、ベクトルＰｕがＸ軸となす角度（以下では、「角度θ」とする。）が−π／６からπ／２まで変化するときの状態を示している。−π／６≦θ≦π／２のとき、Ｖ相の電位が０［ｖ］に固定される。この状態を「モード１」とする。モード１は、正三角形Ｔの頂点ｖが原点に固定され、頂点ｖを中心として正三角形Ｔが反時計回り（図に示す破線矢印の方向であり、以下でも同様である。）に２π／３回転することで表される。左の図はθ＝−π／６のとき、中央の図はθ＝π／６のとき、右の図はθ＝π／２のときを示している。θ＝π／２になると、Ｗ相の電位が０［ｖ］に固定される。右の図は、固定される相がＶ相からＷ相に変化することを示しており、正三角形Ｔが頂点ｗを原点に一致させるように移動して、中性点Ｎが遷移していることを示している。
【００６６】
同図（ｂ）は、角度θがπ／２から７π／６まで変化するときの状態を示している。π／２≦θ≦７π／６のとき、Ｗ相の電位が０［ｖ］に固定される。この状態を「モード２」とする。モード２は、正三角形Ｔの頂点ｗが原点に固定され、頂点ｗを中心として正三角形Ｔが反時計回りに２π／３回転することで表される。左の図はθ＝π／２のとき、中央の図はθ＝５π／６のとき、右の図はθ＝７π／６のときを示している。左の図は、同図（ａ）の右の図の中性点遷移後と同じ図である。θ＝７π／６になると、Ｕ相の電位が０［ｖ］に固定される。右の図は、固定される相がＷ相からＵ相に変化することを示しており、正三角形Ｔが頂点ｕを原点に一致させるように移動して、中性点Ｎが遷移していることを示している。
【００６７】
同図（ｃ）は、角度θが７π／６から１１π／６（＝−π／６）まで変化するときの状態を示している。７π／６≦θ≦１１π／６のとき、Ｕ相の電位が０［ｖ］に固定される。この状態を「モード３」とする。モード３は、正三角形Ｔの頂点ｕが原点に固定され、頂点ｕを中心として正三角形Ｔが反時計回りに２π／３回転することで表される。左の図はθ＝７π／６のとき、中央の図はθ＝３π／２のとき、右の図はθ＝１１π／６のときを示している。左の図は、同図（ｂ）の右の図の中性点遷移後と同じ図である。θ＝１１π／６になると、Ｖ相の電位が０［ｖ］に固定される。右の図は、固定される相がＵ相からＶ相に変化することを示しており、正三角形Ｔが頂点ｖを原点に一致させるように移動して、中性点Ｎが遷移していることを示している。この遷移後の図は、同図（ａ）の左の図と同じである。以後、モード１〜３が繰り返される。
【００６８】
図５に示すベクトル図において、各相の相電圧は、正三角形Ｔの各頂点のＹ座標によって表される。例えば、Ｕ相の相電圧は、頂点ｕのＹ座標によって表される。モード１においては頂点ｖが原点に固定されるので、頂点ｖから頂点ｕに向かうベクトル、すなわちベクトルＰｕからベクトルＰｖを減算したベクトルＰｕｖのＹ軸上への正射影がＵ相の相電圧となる（同図（ａ）参照）。したがって、モード１においては、Ｕ相の第１の信号Ｘｕ’を、線間電圧指令値信号Ｘｕｖとすればよい。
【００６９】
モード２においては頂点ｗが原点に固定されるので、頂点ｗから頂点ｕに向かうベクトル、すなわちベクトルＰｕからベクトルＰｗを減算したベクトルＰｕｗのＹ軸上への正射影がＵ相の相電圧となる（同図（ｂ）参照）。したがって、モード２においては、Ｕ相の第１の信号Ｘｕ’を、信号Ｘｕｗ（＝−Ｘｗｕ）とすればよい。モード３においては頂点ｕが原点に固定されるので、Ｕ相の相電圧は「０」となる（同図（ｃ）参照）。したがって、モード３においては、Ｕ相の第１の信号Ｘｕ’を、値が「０」であるゼロ信号とすればよい。
【００７０】
同様に、Ｖ相の第１の信号Ｘｖ’を、モード１においてはゼロ信号とし、モード２においては線間電圧指令値信号Ｘｖｗとし、モード３においては信号Ｘｖｕ（＝−Ｘｕｖ）とすればよい。また、Ｗ相の第１の信号Ｘｗ’は、モード１においては信号Ｖｗｖ（＝−Ｘｖｗ）とし、モード２においてはゼロ信号とし、モード３においては線間電圧信号Ｖｗｕとすればよい。
【００７１】
図６は、第１の信号Ｘｕ’，Ｘｖ’，Ｘｗ’の波形を説明するための図である。
【００７２】
同図（ａ）に示す波形Ｘｕｖは、Ｖ相に対するＵ相の線間電圧の波形を指令するための線間電圧指令値信号Ｘｕｖの波形である。線間電圧指令値信号Ｘｕｖは、Ｕ相の相電圧の波形を指令するための相電圧指令値信号ＸｕとＶ相の相電圧の波形を指令するための相電圧指令値信号Ｘｖとの差分信号である。相電圧指令値信号Ｘｕの振幅を「１」にしているので、線間電圧指令値信号Ｘｕｖの振幅は√（３）になっている。また、波形ＸｖｗはＷ相に対するＶ相の線間電圧の波形を指令するための線間電圧指令値信号Ｘｖｗの波形である。線間電圧指令値信号Ｘｖｗは、Ｖ相の相電圧の波形を指令するための相電圧指令値信号ＸｖとＷ相の相電圧の波形を指令するための相電圧指令値信号Ｘｗとの差分信号である。また、波形ＸｗｕはＵ相に対するＷ相の線間電圧の波形を指令するための線間電圧指令値信号Ｘｗｕの波形である。線間電圧指令値信号Ｘｗｕは、Ｗ相の相電圧の波形を指令するための相電圧指令値信号ＸｗとＵ相の相電圧の波形を指令するための相電圧指令値信号Ｘｕとの差分信号である。同図においては、Ｕ相の相電圧指令値信号Ｘｕの位相を基準として記載している。
【００７３】
同図（ｂ）に示す波形Ｘｖｕは、線間電圧指令値信号Ｘｕｖの極性を反転させた信号Ｘｖｕの波形である。また、波形Ｘｗｖは線間電圧指令値信号Ｘｖｗの極性を反転させた信号Ｘｗｖの波形であり、波形Ｘｕｗは、線間電圧指令値信号Ｘｗｕの極性を反転させた信号Ｘｕｗの波形である。
【００７４】
同図（ｃ）に示す波形Ｘｕ’，Ｘｖ’，Ｘｗ’は、それぞれ第１の信号Ｘｕ’，Ｘｖ’，Ｘｗ’の波形である。図５で説明したように、第１の信号Ｘｕ’，Ｘｖ’，Ｘｗ’は、モード１〜３に分けて生成される。
【００７５】
Ｕ相の第１の信号Ｘｕ’は、線間電圧指令値信号Ｘｕｖと信号Ｘｕｗとゼロ信号とを切り替えて生成される。波形Ｘｕ’は、モード１（−π／６≦θ≦π／２（＝３π／６））においては波形Ｘｕｖとなり、モード２（３π／６≦θ≦７π／６）においては波形Ｘｕｗとなり、モード３（７π／６≦θ≦１１π／６）においては「０」に固定された波形となっている。なお、相電圧指令値信号Ｘｕの位相をθとしている。
【００７６】
同様に、Ｖ相の第１の信号Ｘｖ’は、線間電圧指令値信号Ｘｖｗと信号Ｘｖｕとゼロ信号とを切り替えて生成される。波形Ｘｖ’は、モード１においては「０」に固定された波形となり、モード２においては波形Ｘｖｗとなり、モード３においては波形Ｘｖｕとなっている。また、Ｗ相の第１の信号Ｘｗ’は、線間電圧指令値信号Ｘｗｕと信号Ｘｗｖとゼロ信号とを切り替えて生成される。波形Ｘｗ’は、モード１においては波形Ｘｗｖとなり、モード２においては「０」に固定された波形となり、モード３においては波形Ｘｗｕとなっている。
【００７７】
図７は、第２の信号Ｘｕ”，Ｘｖ”，Ｘｗ”の生成の考え方を、ベクトルで説明するための図である。図７においては、図５に示すベクトル図と同様に、中性点Ｎ、ベクトルＰｕ、および正三角形Ｔを示しており、図７（ａ）の左の図以外は、ベクトルＰｖ，Ｐｗの記載を省略している。また、各図において、固定している頂点に白丸を付している。図５に示すベクトル図では正三角形Ｔの各頂点を原点に固定しているが、図７に示すベクトル図では正三角形Ｔの各頂点をＸ座標が「０」でＹ座標がＢである点（以下では、「最大点」とする。）に固定している。
【００７８】
同図（ａ）は、角度θ（ベクトルＰｕがＸ軸となす角度）がπ／６から５π／６まで変化するときの状態を示している。π／６≦θ≦５π／６のとき、Ｕ相の電位がＢに固定される。この状態を「モード１’」とする。モード１’は、正三角形Ｔの頂点ｕが最大点に固定され、頂点ｕを中心として正三角形Ｔが反時計回り（図に示す破線矢印の方向であり、以下でも同様である。）に２π／３回転することで表される。左の図はθ＝π／６のとき、中央の図はθ＝π／２（＝３π／６）のとき、右の図はθ＝５π／６のときを示している。θ＝５π／６になると、Ｖ相の電位がＢに固定される。右の図は、固定される相がＵ相からＶ相に変化することを示しており、正三角形Ｔが頂点ｖを最大点に一致させるように移動して、中性点Ｎが遷移していることを示している。
【００７９】
同図（ｂ）は、角度θが５π／６から３π／２（＝９π／６）まで変化するときの状態を示している。５π／６≦θ≦３π／２のとき、Ｖ相の電位がＢに固定される。この状態を「モード２’」とする。モード２’は、正三角形Ｔの頂点ｖが最大点に固定され、頂点ｖを中心として正三角形Ｔが反時計回りに２π／３回転することで表される。左の図はθ＝５π／６のとき、中央の図はθ＝７π／６のとき、右の図はθ＝３π／２（＝９π／６）のときを示している。左の図は、同図（ａ）の右の図の中性点遷移後と同じ図である。θ＝３π／２になると、Ｗ相の電位がＢに固定される。右の図は、固定される相がＶ相からＷ相に変化することを示しており、正三角形Ｔが頂点ｗを最大点に一致させるように移動して、中性点Ｎが遷移していることを示している。
【００８０】
同図（ｃ）は、角度θが３π／２（＝９π／６）から１３π／６（＝π／６）まで変化するときの状態を示している。３π／２≦θ≦１３π／６のとき、Ｗ相の電位がＢに固定される。この状態を「モード３’」とする。モード３’は、正三角形Ｔの頂点ｗが最大点に固定され、頂点ｗを中心として正三角形Ｔが反時計回りに２π／３回転することで表される。左の図はθ＝３π／２（＝９π／６）のとき、中央の図はθ＝１１π／６のとき、右の図はθ＝１３π／６のときを示している。左の図は、同図（ｂ）の右の図の中性点遷移後と同じ図である。θ＝１３π／６になると、Ｕ相の電位がＢに固定される。右の図は、固定される相がＷ相からＵ相に変化することを示しており、正三角形Ｔが頂点ｕを最大点に一致させるように移動して、中性点Ｎが遷移していることを示している。この遷移後の図は、同図（ａ）の左の図と同じである。以後、モード１’〜３’が繰り返される。
【００８１】
図７に示すベクトル図において、各相の相電圧は、正三角形Ｔの各頂点のＹ座標によって表される。モード１’においては頂点ｕが最大点に固定されるので、Ｕ相の相電圧はＢとなる（同図（ａ）参照）。したがって、モード１’においては、Ｕ相の第２の信号Ｘｕ”を、値がＢである信号とすればよい。
【００８２】
モード２’においては頂点ｖが最大点に固定されるので、頂点ｖから頂点ｕに向かうベクトルＰｕｖのＹ軸上への正射影にＢを加算した値がＵ相の相電圧となる（同図（ｂ）参照）。したがって、モード２’においては、Ｕ相の第２の信号Ｘｕ”を、線間電圧指令値信号ＸｕｖにＢを加算したものとすればよい。モード３’においては頂点ｗが最大点に固定されるので、頂点ｗから頂点ｕに向かうベクトルＰｕｗのＹ軸上への正射影にＢを加算した値がＵ相の相電圧となる（同図（ｃ）参照）。したがって、モード３’においては、Ｕ相の第２の信号Ｘｕ”を、信号Ｘｕｗ（＝−Ｘｗｕ）にＢを加算したものとすればよい。
【００８３】
同様に、Ｖ相の第２の信号Ｘｖ”を、モード１’においては信号Ｘｖｕ（＝−Ｘｕｖ）にＢを加算したものとし、モード２’においては値がＢである信号とし、モード３’においては線間電圧指令値信号ＸｖｗにＢを加算したものとすればよい。また、Ｗ相の第２の信号Ｘｗ”を、モード１’においては線間電圧指令値信号ＸｗｕにＢを加算したものとし、モード２’においては信号Ｘｗｖ（＝−Ｘｖｗ）にＢを加算したものとし、モード３’においては値がＢである信号とすればよい。
【００８４】
図８は、第２の信号Ｘｕ”，Ｘｖ”，Ｘｗ”の波形を説明するための図である。
【００８５】
図８（ａ）に示す波形Ｘｕｖ，Ｘｖｗ，Ｘｗｕは、図６（ａ）に示す波形Ｘｕｖ，Ｘｖｗ，Ｘｗｕと同一であり、図８（ｂ）に示す波形Ｘｖｕ，Ｘｗｖ，Ｘｕｗは、図６（ｂ）に示す波形Ｘｖｕ，Ｘｗｖ，Ｘｕｗと同一なので、説明を省略する。図８においても、相電圧指令値信号Ｘｕの位相を基準として記載している。
【００８６】
図８（ｃ）に示す波形Ｘｕ”，Ｘｖ”，Ｘｗ”は、それぞれ第２の信号Ｘｕ”，Ｘｖ”，Ｘｗ”の波形である。図７で説明したように、第２の信号Ｘｕ”，Ｘｖ”，Ｘｗ”は、モード１’〜３’に分けて生成される。同図（ｃ）においては、Ｂ＝２のときの各波形を示している。
【００８７】
Ｕ相の第２の信号Ｘｕ”は、線間電圧指令値信号Ｘｕｖに「２」を加算したものと信号Ｘｕｗに「２」を加算したものと値が「２」である信号とを切り替えて生成される。波形Ｘｕ”は、モード１’（π／６≦θ≦５π／６）においては「２」に固定された波形となり、モード２’（５π／６≦θ≦３π／２（＝９π／６））においては波形Ｘｕｖを「２」だけ上方にシフトさせた波形となり、モード３’（３π／２≦θ≦１３π／６）においては波形Ｘｕｗを「２」だけ上方にシフトさせた波形となっている。なお、相電圧指令値信号Ｘｕの位相をθとしている。
【００８８】
同様に、Ｖ相の第２の信号Ｘｖ”は、線間電圧指令値信号Ｘｖｗに「２」を加算したものと信号Ｘｖｕに「２」を加算したものと値が「２」である信号とを切り替えて生成される。波形Ｘｖ”は、モード１’においては波形Ｘｖｕを「２」だけ上方にシフトさせた波形となり、モード２’においては「２」に固定された波形となり、モード３’においては波形Ｘｖｗを「２」だけ上方にシフトさせた波形となっている。また、Ｗ相の第２の信号Ｘｗ”は、線間電圧指令値信号Ｘｗｕに「２」を加算したものと信号Ｘｗｖに「２」を加算したものと値が「２」である信号とを切り替えて生成される。波形Ｘｗ”は、モード１’においては波形Ｘｗｕを「２」だけ上方にシフトさせた波形となり、モード２’においては波形Ｘｗｖを「２」だけ上方にシフトさせた波形となり、モード３’においては「２」に固定された波形となっている。
【００８９】
図９は、指令値信号生成部５２の内部構成を説明するためのブロック図である。
【００９０】
同図に示すように、指令値信号生成部５２は、第１信号生成部５２１、第２信号生成部５２２、周期設定部５２３、デューティ比設定部５２４、フラグ信号生成部５２５、および、信号組合部５２６を備えている。
【００９１】
第１信号生成部５２１は、第１の信号Ｘｕ’，Ｘｖ’，Ｘｗ’を生成するものである。第１信号生成部５２１は、フィードバック制御部５１から入力される相電圧指令値信号Ｘｕ，Ｘｖ，Ｘｗから線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕを生成し、これらの極性を反転させた信号Ｘｖｕ，Ｘｗｖ，Ｘｕｗを生成する。第１信号生成部５２１は、線間電圧指令値信号Ｘｕｖと信号Ｘｕｗと値が「０」であるゼロ信号とから第１の信号Ｘｕ’を生成し、線間電圧指令値信号Ｘｖｗと信号Ｘｖｕとゼロ信号とから第１の信号Ｘｖ’を生成し、線間電圧指令値信号Ｘｗｕと信号Ｘｗｖとゼロ信号とから第１の信号Ｘｗ’を生成する（図６参照）。第１信号生成部５２１は、生成した第１の信号Ｘｕ’，Ｘｖ’，Ｘｗ’を信号組合部５２６に出力する。
【００９２】
第２信号生成部５２２は、第２の信号Ｘｕ”，Ｘｖ”，Ｘｗ”を生成するものである。第２信号生成部５２２は、フィードバック制御部５１から入力される相電圧指令値信号Ｘｕ，Ｘｖ，Ｘｗから線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕを生成し、これらの極性を反転させた信号Ｘｖｕ，Ｘｗｖ，Ｘｕｗを生成する。第２信号生成部５２２は、線間電圧指令値信号Ｘｕｖに「２」を加算した信号と信号Ｘｕｗに「２」を加算した信号と値が「２」である信号とから第２の信号Ｘｕ”を生成し、線間電圧指令値信号Ｘｖｗに「２」を加算した信号と信号Ｘｖｕに「２」を加算した信号と値が「２」である信号とから第２の信号Ｘｖ”を生成し、線間電圧指令値信号Ｘｗｕに「２」を加算した信号と信号Ｘｗｖに「２」を加算した信号と値が「２」である信号とから第２の信号Ｘｗ”を生成する（図８参照）。第２信号生成部５２２は、生成した第２の信号Ｘｕ”，Ｘｖ”，Ｘｗ”を信号組合部５２６に出力する。
【００９３】
周期設定部５２３は、後述するフラグ信号ｆｇの周期を設定するものである。フラグ信号ｆｇの周期によって、インバータ回路２の点Ｏ（図２参照）の電位の変化の振幅が異なってくる。当該振幅を所望の振幅とするための値があらかじめ実験によって取得されており、周期設定部５２３は、当該値をフラグ信号ｆｇの周期として設定する。以下の指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の説明では、フラグ信号ｆｇの周期が第１の信号Ｘｕ’，Ｘｖ’，Ｘｗ’および第２の信号Ｘｕ”，Ｘｖ”，Ｘｗ”の周期の２倍の周期（１／２の周波数）の場合について説明する。フラグ信号ｆｇの周期を変更した場合の指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１については後述する。
【００９４】
デューティ比設定部５２４は、後述するフラグ信号ｆｇのデューティ比を設定するものである。フラグ信号ｆｇのデューティ比によって、点Ｏの電位の変化の中心電位が異なってくる。当該中心電位を所望の電位とするための値があらかじめ実験によって取得されており、デューティ比設定部５２４は、当該値をフラグ信号ｆｇのデューティ比として設定する。以下の指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の説明では、フラグ信号ｆｇのデューティ比が「０．５」の場合、すなわち、フラグ信号ｆｇがハイレベルである期間とローレベルである期間とが同一の場合について説明する。フラグ信号ｆｇのデューティ比を変更した場合の指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１については後述する。
【００９５】
フラグ信号生成部５２５は、第１の信号と第２の信号とを切り替えるためのフラグ信号ｆｇを生成するものである。フラグ信号ｆｇは、所定の周期で「０」（ローレベル）と「１」（ハイレベル）とが切り替わる信号である。フラグ信号生成部５２５は、周期設定部５２３により設定された周期で、デューティ比設定部５２４により設定されたデューティ比のパルス信号をフラグ信号ｆｇとして生成する。
【００９６】
信号組合部５２６は、第１信号生成部５２１から入力される第１の信号Ｘｕ’，Ｘｖ’，Ｘｗ’と、第２信号生成部５２２から入力される第２の信号Ｘｕ”，Ｘｖ”，Ｘｗ”とを組み合わせて、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１を生成するものである。信号組合部５２６は、フラグ信号生成部５２５から入力されるフラグ信号ｆｇに基づいて、第１の信号Ｘｕ’，Ｘｖ’，Ｘｗ’と第２の信号Ｘｕ”，Ｘｖ”，Ｘｗ”とを切り替える。すなわち、信号組合部５２６は、フラグ信号ｆｇが「１」の間、第２の信号Ｘｕ”，Ｘｖ”，Ｘｗ”を出力し、フラグ信号ｆｇが「０」の間、第１の信号Ｘｕ’，Ｘｖ’，Ｘｗ’を出力する。信号組合部５２６から出力された信号が指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１として、ＰＷＭ信号生成部５３に出力される。
【００９７】
図１０は、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の波形を説明するための図である。
【００９８】
同図（ａ）に示す波形ｆｇは、フラグ信号ｆｇの波形を示している。フラグ信号ｆｇの周期は、第１の信号Ｘｕ’，Ｘｖ’，Ｘｗ’および第２の信号Ｘｕ”，Ｘｖ”，Ｘｗ”の周期の２倍の周期とされている。第１の信号Ｘｕ’の周期は、相電圧指令値信号Ｘｕの周期（以下では、当該周期を「Ｔ」とする。なお、周期Ｔは系統電圧の周期と一致させるようにしているので、例えば、Ｔ＝１／６０〔ｓ〕である。）と一致しているので、フラグ信号ｆｇの周期は、周期Ｔの２倍の周期（２Ｔ）である。また、本実施形態では、相電圧指令値信号Ｘｕの位相θを基準として、θ＝０のときにフラグ信号ｆｇを「１」に切り替えるようにしている。したがって、フラグ信号ｆｇは、θ＝２πのときに「０」に切り替えられ、θ＝４πのときに「１」に切り替えられている。
【００９９】
同図（ｂ）に示す波形Ｘｕ１は、Ｕ相の指令値信号Ｘｕ１の波形である。０≦θ≦２πの期間においては、フラグ信号ｆｇが「１」なので、指令値信号Ｘｕ１は第２の信号Ｘｕ”となり、２π≦θ≦４πの期間においては、フラグ信号ｆｇが「０」なので、指令値信号Ｘｕ１は第１の信号Ｘｕ’となる。したがって、波形Ｘｕ１は、０≦θ≦２πの期間で波形Ｘｕ”（図８（ｃ）参照）となり、２π≦θ≦４πの期間で波形Ｘｕ’（図６（ｃ）参照）となっている。
【０１００】
同様に、Ｖ相の指令値信号Ｘｖ１の波形Ｘｖ１は、０≦θ≦２πの期間で波形Ｘｖ”となり、２π≦θ≦４πの期間で波形Ｘｖ’となっている。また、Ｗ相の指令値信号Ｘｗ１の波形Ｘｗ１は、０≦θ≦２πの期間で波形Ｘｗ”となり、２π≦θ≦４πの期間で波形Ｘｗ’となっている。
【０１０１】
指令値信号Ｘｕ１とＸｖ１との差分信号は、０≦θ≦２πの期間では第２の信号Ｘｕ”とＸｖ”との差分信号であり、２π≦θ≦４πの期間では第１の信号Ｘｕ’とＸｖ’との差分信号である。第２の信号Ｘｕ”とＸｖ”との差分信号は、線間電圧指令値信号Ｘｕｖ（図８(ａ)参照）に一致する。また、第１の信号Ｘｕ’とＸｖ’との差分信号も、線間電圧指令値信号Ｘｕｖ（図６(ａ)参照）に一致する。したがって、指令値信号Ｘｕ１とＸｖ１との差分信号は、線間電圧指令値信号Ｘｕｖに一致する。同様に、指令値信号Ｘｖ１とＸｗ１との差分信号は線間電圧指令値信号Ｘｖｗに一致し、指令値信号Ｘｗ１とＸｕ１との差分信号は線間電圧指令値信号Ｘｗｕに一致する。したがって、系統連系インバータシステムＡが出力する相電圧信号Ｖｕ１とＶｖ１との差分信号である線間電圧信号Ｖｕｖ、Ｖｖ１とＶｗ１との差分信号である線間電圧信号Ｖｖｗ、Ｖｗ１とＶｕ１との差分信号である線間電圧信号Ｖｗｕの波形は、図８（ａ）および図６（ａ）に示す波形Ｘｕｖ，Ｘｖｗ，Ｘｗｕと同じになる。すなわち、線間電圧信号Ｖｕｖ，Ｖｖｗ，Ｖｗｕは三相平衡した正弦波信号となるので、系統Ｂの系統電圧と同期することができる。したがって、系統連系インバータシステムＡが出力する交流電力を系統Ｂに供給することができる。
【０１０２】
本実施形態では、正規化のために相電圧指令値信号Ｘｕ，Ｘｖ，Ｘｗの振幅を「１」としているので、線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕの振幅は√（３）となる（図６（ａ）参照）。指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の上限値は、線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕの振幅以上の値にする必要がある。したがって、本実施形態では、当該上限値を「２」としている。なお、当該上限値は線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕの振幅以上の値であればよいので、設定する変調度に応じて、√（３）以上の所定の値が上限値として設定される。後述するキャリア信号の振幅は、上限値に応じて設定される。
【０１０３】
図１１は、指令値信号生成部５２で行われる指令値信号生成処理について説明するためのフローチャートである。指令値信号生成処理は、所定のタイミングで実行される。
【０１０４】
まず、線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕおよびフラグ信号ｆｇが取得される（Ｓ１０１）。次に、ｆｇが「０」であるか否かが判別される（Ｓ１０２）。ｆｇが「０」である場合（Ｓ１０２：ＹＥＳ）、ステップＳ１０３に進み、第１の信号Ｘｕ’，Ｘｖ’，Ｘｗ’を生成する処理が行われる（Ｓ１０３〜Ｓ１１４）。一方、ｆｇが「０」でない場合（Ｓ１０２：ＮＯ）、すなわちｆｇが「１」である場合、ステップＳ１１５に進み、第２の信号Ｘｕ”，Ｘｖ”，Ｘｗ”を生成する処理が行われる（Ｓ１１５〜Ｓ１２６）。
【０１０５】
ステップＳ１０３に進んだ場合、Ｘｕｖの絶対値がＸｖｗの絶対値より大きいか否かが判別される（Ｓ１０３）。Ｘｕｖの絶対値の方が大きい場合（Ｓ１０３：ＹＥＳ）、Ｘｕｖの絶対値がＸｗｕの絶対値より大きいか否かが判別される（Ｓ１０４）。Ｘｕｖの絶対値の方が大きい場合（Ｓ１０４：ＹＥＳ）、すなわち、Ｘｕｖの絶対値が最大の場合、ステップＳ１０６に進む。一方、Ｘｕｖの絶対値がＸｗｕの絶対値以下の場合（Ｓ１０４：ＮＯ）、すなわち、Ｘｗｕの絶対値が最大の場合、ステップＳ１０７に進む。ステップＳ１０３において、Ｘｕｖの絶対値がＸｖｗの絶対値以下の場合（Ｓ１０３：ＮＯ）、Ｘｖｗの絶対値がＸｗｕの絶対値より大きいか否かが判別される（Ｓ１０５）。Ｘｖｗの絶対値の方が大きい場合（Ｓ１０５：ＹＥＳ）、すなわち、Ｘｖｗの絶対値が最大の場合、ステップＳ１０８に進む。一方、Ｘｖｗの絶対値がＸｗｕの絶対値以下の場合（Ｓ１０５：ＮＯ）、すなわち、Ｘｗｕの絶対値が最大の場合、ステップＳ１０７に進む。ステップＳ１０３〜Ｓ１０５では、Ｘｕｖ，Ｘｖｗ，Ｘｗｕのうち絶対値が最大のものを判定している。
【０１０６】
Ｘｕｖの絶対値が最大であると判定された場合（Ｓ１０３：ＹＥＳ、Ｓ１０４：ＹＥＳ）、Ｘｕｖが正の値であるか否かが判別される（Ｓ１０６）。Ｘｕｖが正の値である場合（Ｓ１０６：ＹＥＳ）、指令値信号Ｘｕ１はＸｕｖとされ、指令値信号Ｘｖ１は「０」とされ、指令値信号Ｘｗ１はＸｖｗのマイナス値とされる（Ｓ１０９）。一方、Ｘｕｖが「０」以下の場合（Ｓ１０６：ＮＯ）、Ｘｕ１は「０」とされ、Ｘｖ１はＸｕｖのマイナス値とされ、Ｘｗ１はＸｗｕとされる（Ｓ１１０）。
【０１０７】
Ｘｗｕの絶対値が最大であると判定された場合（Ｓ１０３：ＹＥＳからＳ１０４：ＮＯ、または、Ｓ１０３：ＮＯからＳ１０５：ＮＯ）、Ｘｗｕが正の値であるか否かが判別される（Ｓ１０７）。Ｘｗｕが正の値である場合（Ｓ１０７：ＹＥＳ）、Ｘｕ１は「０」とされ、Ｘｖ１はＸｕｖのマイナス値とされ、Ｘｗ１はＸｗｕとされる（Ｓ１１１）。一方、Ｘｗｕが「０」以下の場合（Ｓ１０７：ＮＯ）、Ｘｕ１はＸｗｕのマイナス値とされ、Ｘｖ１はＸｖｗとされ、Ｘｗ１は「０」とされる（Ｓ１１２）。
【０１０８】
Ｘｖｗの絶対値が最大であると判定された場合（Ｓ１０３：ＮＯ、Ｓ１０５：ＹＥＳ）、Ｘｖｗが正の値であるか否かが判別される（Ｓ１０８）。Ｘｖｗが正の値である場合（Ｓ１０８：ＹＥＳ）、Ｘｕ１はＸｗｕのマイナス値とされ、Ｘｖ１はＸｖｗとされ、Ｘｗ１は「０」とされる（Ｓ１１３）。一方、Ｘｖｗが「０」以下の場合（Ｓ１０８：ＮＯ）、Ｘｕ１はＸｕｖとされ、Ｘｖ１は「０」とされ、Ｘｗ１はＸｖｗのマイナス値とされる（Ｓ１１４）。
【０１０９】
ステップＳ１１５に進んだ場合、Ｘｕｖの絶対値がＸｖｗの絶対値より大きいか否かが判別される（Ｓ１１５）。Ｘｕｖの絶対値の方が大きい場合（Ｓ１１５：ＹＥＳ）、Ｘｕｖの絶対値がＸｗｕの絶対値より大きいか否かが判別される（Ｓ１１６）。Ｘｕｖの絶対値の方が大きい場合（Ｓ１１６：ＹＥＳ）、すなわち、Ｘｕｖの絶対値が最大の場合、ステップＳ１１８に進む。一方、Ｘｕｖの絶対値がＸｗｕの絶対値以下の場合（Ｓ１１６：ＮＯ）、すなわち、Ｘｗｕの絶対値が最大の場合、ステップＳ１１９に進む。ステップＳ１１５において、Ｘｕｖの絶対値がＸｖｗの絶対値以下の場合（Ｓ１１５：ＮＯ）、Ｘｖｗの絶対値がＸｗｕの絶対値より大きいか否かが判別される（Ｓ１１７）。Ｘｖｗの絶対値の方が大きい場合（Ｓ１１７：ＹＥＳ）、すなわち、Ｘｖｗの絶対値が最大の場合、ステップＳ１２０に進む。一方、Ｘｖｗの絶対値がＸｗｕの絶対値以下の場合（Ｓ１１７：ＮＯ）、すなわち、Ｘｗｕの絶対値が最大の場合、ステップＳ１１９に進む。ステップＳ１１５〜Ｓ１１７では、Ｘｕｖ，Ｘｖｗ，Ｘｗｕのうち絶対値が最大のものを判定している。
【０１１０】
Ｘｕｖの絶対値が最大であると判定された場合（Ｓ１１５：ＹＥＳ、Ｓ１１６：ＹＥＳ）、Ｘｕｖが正の値であるか否かが判別される（Ｓ１１８）。Ｘｕｖが正の値である場合（Ｓ１１８：ＹＥＳ）、Ｘｕ１は「２」とされ、Ｘｖ１は「２」からＸｕｖを減算した値とされ、Ｘｗ１は「２」にＸｗｕを加算した値とされる（Ｓ１２１）。一方、Ｘｕｖが「０」以下の場合（Ｓ１１８：ＮＯ）、Ｘｕ１は「２」にＸｕｖを加算した値とされ、Ｘｖ１は「２」とされ、Ｘｗ１は「２」からＸｖｗを減算した値とされる（Ｓ１２２）。
【０１１１】
Ｘｗｕの絶対値が最大であると判定された場合（Ｓ１１５：ＹＥＳからＳ１１６：ＮＯ、または、Ｓ１１５：ＮＯからＳ１１７：ＮＯ）、Ｘｗｕが正の値であるか否かが判別される（Ｓ１１９）。Ｘｗｕが正の値である場合（Ｓ１１９：ＹＥＳ）、Ｘｕ１は「２」からＸｗｕを減算した値とされ、Ｘｖ１は「２」にＸｖｗを加算した値とされ、Ｘｗ１は「２」とされる（Ｓ１２３）。一方、Ｘｗｕが「０」以下の場合（Ｓ１１９：ＮＯ）、Ｘｕ１は「２」とされ、Ｘｖ１は「２」からＸｕｖを減算した値とされ、Ｘｗ１は「２」にＸｗｕを加算した値とされる（Ｓ１２４）。
【０１１２】
Ｘｖｗの絶対値が最大であると判定された場合（Ｓ１１５：ＮＯ、Ｓ１１７：ＹＥＳ）、Ｘｖｗが正の値であるか否かが判別される（Ｓ１２０）。Ｘｖｗが正の値である場合（Ｓ１２０：ＹＥＳ）、Ｘｕ１は「２」にＸｕｖを加算した値とされ、Ｘｖ１は「２」とされ、Ｘｗ１は「２」からＸｖｗを減算した値とされる（Ｓ１２５）。一方、Ｘｖｗが「０」以下の場合（Ｓ１２０：ＮＯ）、Ｘｕ１は「２」からＸｗｕを減算した値とされ、Ｘｖ１は「２」にＸｖｗを加算した値とされ、Ｘｗ１は「２」とされる（Ｓ１２６）。
【０１１３】
つまり、指令値信号生成処理では、ｆｇが「０」であるか「１」であるかを判定し、線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕのうち絶対値が最大のものを判定し、絶対値が最大となる相電圧指令値信号の正負を判定し、その判定結果に応じて指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１を決定している。すなわち、図５に示すベクトル図のモード１〜３および図７に示すベクトル図のモード１’〜３’のうちのいずれの状態かを判定して、判定されたモードのベクトル図に対応するように各相の指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１を決定している。
【０１１４】
図５（ａ）に示すモード１の状態のうちの左の図から中央の図までの期間（以下では、「前半部分」とする。）の場合、ベクトルＰｖｗのＹ軸上への正射影の長さが最大となり、ベクトルＰｖｗのＹ座標は負の値となる。すなわち、線間電圧指令値信号Ｘｖｗの絶対値が最大となり、線間電圧指令値信号Ｘｖｗが負の値となる（図１１において、Ｓ１０８：ＮＯ）。このとき、頂点ｕ，ｖ，ｗのＹ座標は、それぞれ、ベクトルＰｕｖのＹ座標の値、「０」、ベクトルＰｖｗのＹ座標のマイナス値となる。したがって、Ｘｕ１をＸｕｖとし、Ｘｖ１を「０」とし、Ｘｗ１をＸｖｗのマイナス値としている（図１１におけるＳ１１４）。
【０１１５】
図５（ａ）に示すモード１の状態のうちの中央の図から右の図までの期間（以下では、「後半部分」とする。）の場合、ベクトルＰｕｖのＹ軸上への正射影の長さが最大となり、ベクトルＰｕｖのＹ座標は正の値となる。すなわち、線間電圧指令値信号Ｘｕｖの絶対値が最大となり、線間電圧指令値信号Ｘｕｖが正の値となる（図１１において、Ｓ１０６：ＹＥＳ）。このときも、頂点ｕ，ｖ，ｗのＹ座標は、それぞれ、ベクトルＰｕｖのＹ座標の値、「０」、ベクトルＰｖｗのＹ座標のマイナス値となる。したがって、Ｘｕ１をＸｕｖとし、Ｘｖ１を「０」とし、Ｘｗ１をＸｖｗのマイナス値としている（図１１におけるＳ１０９）。
【０１１６】
図５（ｂ）に示すモード２の状態のうちの前半部分の場合、ベクトルＰｗｕのＹ軸上への正射影の長さが最大となり、ベクトルＰｗｕのＹ座標は負の値となる。すなわち、線間電圧指令値信号Ｘｗｕの絶対値が最大となり、線間電圧指令値信号Ｘｗｕが負の値となる（図１１において、Ｓ１０７：ＮＯ）。このとき、頂点ｕ，ｖ，ｗのＹ座標は、それぞれ、ベクトルＰｗｕのＹ座標のマイナス値、ベクトルＰｖｗのＹ座標の値、「０」となる。したがって、Ｘｕ１をＸｗｕのマイナス値とし、Ｘｖ１をＸｖｗとし、Ｘｗ１を「０」としている（図１１におけるＳ１１２）。
【０１１７】
図５（ｂ）に示すモード２の状態のうちの後半部分の場合、ベクトルＰｖｗのＹ軸上への正射影の長さが最大となり、ベクトルＰｖｗのＹ座標は正の値となる。すなわち、線間電圧指令値信号Ｘｖｗの絶対値が最大となり、線間電圧指令値信号Ｘｖｗが正の値となる（図１１において、Ｓ１０８：ＹＥＳ）。このときも、頂点ｕ，ｖ，ｗのＹ座標は、それぞれ、ベクトルＰｗｕのＹ座標のマイナス値、ベクトルＰｖｗのＹ座標の値、「０」となる。したがって、Ｘｕ１をＸｗｕのマイナス値とし、Ｘｖ１をＸｖｗとし、Ｘｗ１を「０」としている（図１１におけるＳ１１３）。
【０１１８】
図５（ｃ）に示すモード３の状態のうちの前半部分の場合、ベクトルＰｕｖのＹ軸上への正射影の長さが最大となり、ベクトルＰｕｖのＹ座標は負の値となる。すなわち、線間電圧指令値信号Ｘｕｖの絶対値が最大となり、線間電圧指令値信号Ｘｕｖが負の値となる（図１１において、Ｓ１０６：ＮＯ）。このとき、頂点ｕ，ｖ，ｗのＹ座標は、それぞれ、「０」、ベクトルＰｕｖのＹ座標のマイナス値、ベクトルＰｗｕのＹ座標の値となる。したがって、Ｘｕ１を「０」とし、Ｘｖ１をＸｕｖのマイナス値とし、Ｘｗ１をＸｗｕとしている（図１１におけるＳ１１０）。
【０１１９】
図５（ｃ）に示すモード３の状態のうちの後半部分の場合、ベクトルＰｗｕのＹ軸上への正射影の長さが最大となり、ベクトルＰｗｕのＹ座標は正の値となる。すなわち、線間電圧指令値信号Ｘｗｕの絶対値が最大となり、線間電圧指令値信号Ｘｗｕが正の値となる（図１１において、Ｓ１０７：ＹＥＳ）。このときも、頂点ｕ，ｖ，ｗのＹ座標は、それぞれ、「０」、ベクトルＰｕｖのＹ座標のマイナス値、ベクトルＰｗｕのＹ座標の値となる。したがって、Ｘｕ１を「０」とし、Ｘｖ１をＸｕｖのマイナス値とし、Ｘｗ１をＸｗｕとしている（図１１におけるＳ１１１）。
【０１２０】
図７（ａ）に示すモード１’の状態のうちの前半部分の場合、ベクトルＰｕｖのＹ軸上への正射影の長さが最大となり、ベクトルＰｕｖのＹ座標は正の値となる。すなわち、線間電圧指令値信号Ｘｕｖの絶対値が最大となり、線間電圧指令値信号Ｘｕｖが正の値となる（図１１において、Ｓ１１８：ＹＥＳ）。このとき、頂点ｕ，ｖ，ｗのＹ座標は、それぞれ、「２」、「２」からベクトルＰｕｖのＹ座標を減算した値、「２」にベクトルＰｗｕのＹ座標を加算した値となる。したがって、Ｘｕ１を「２」とし、Ｘｖ１を「２」からＸｕｖを減算した値とし、Ｘｗ１を「２」にＸｗｕを加算した値としている（図１１におけるＳ１２１）。
【０１２１】
図７（ａ）に示すモード１’の状態のうちの後半部分の場合、ベクトルＰｗｕのＹ軸上への正射影の長さが最大となり、ベクトルＰｗｕのＹ座標は負の値となる。すなわち、線間電圧指令値信号Ｘｗｕの絶対値が最大となり、線間電圧指令値信号Ｘｗｕが負の値となる（図１１において、Ｓ１１９：ＮＯ）。このときも、頂点ｕ，ｖ，ｗのＹ座標は、それぞれ、「２」、「２」からベクトルＰｕｖのＹ座標を減算した値、「２」にベクトルＰｗｕのＹ座標を加算した値となる。したがって、Ｘｕ１を「２」とし、Ｘｖ１を「２」からＸｕｖを減算した値とし、Ｘｗ１を「２」にＸｗｕを加算した値としている（図１１におけるＳ１２４）。
【０１２２】
図７（ｂ）に示すモード２’の状態のうちの前半部分の場合、ベクトルＰｖｗのＹ軸上への正射影の長さが最大となり、ベクトルＰｖｗのＹ座標は正の値となる。すなわち、線間電圧指令値信号Ｘｖｗの絶対値が最大となり、線間電圧指令値信号Ｘｖｗが正の値となる（図１１において、Ｓ１２０：ＹＥＳ）。このとき、頂点ｕ，ｖ，ｗのＹ座標は、それぞれ、「２」にベクトルＰｕｖのＹ座標を加算した値、「２」、「２」からベクトルＰｖｗのＹ座標を減算した値となる。したがって、Ｘｕ１を「２」にＸｕｖを加算した値とし、Ｘｖ１を「２」とし、Ｘｗ１を「２」からＸｖｗを減算した値としている（図１１におけるＳ１２５）。
【０１２３】
図７（ｂ）に示すモード２’の状態のうちの後半部分の場合、ベクトルＰｕｖのＹ軸上への正射影の長さが最大となり、ベクトルＰｕｖのＹ座標は負の値となる。すなわち、線間電圧指令値信号Ｘｕｖの絶対値が最大となり、線間電圧指令値信号Ｘｕｖが負の値となる（図１１において、Ｓ１１８：ＮＯ）。このときも、頂点ｕ，ｖ，ｗのＹ座標は、それぞれ、「２」にベクトルＰｕｖのＹ座標を加算した値、「２」、「２」からベクトルＰｖｗのＹ座標を減算した値となる。したがって、Ｘｕ１を「２」にＸｕｖを加算した値とし、Ｘｖ１を「２」とし、Ｘｗ１を「２」からＸｖｗを減算した値としている（図１１におけるＳ１２２）。
【０１２４】
図７（ｃ）に示すモード３’の状態のうちの前半部分の場合、ベクトルＰｗｕのＹ軸上への正射影の長さが最大となり、ベクトルＰｗｕのＹ座標は正の値となる。すなわち、線間電圧指令値信号Ｘｗｕの絶対値が最大となり、線間電圧指令値信号Ｘｗｕが正の値となる（図１１において、Ｓ１１９：ＹＥＳ）。このとき、頂点ｕ，ｖ，ｗのＹ座標は、それぞれ、「２」からベクトルＰｗｕのＹ座標を減算した値、「２」にベクトルＰｖｗのＹ座標を加算した値、「２」となる。したがって、Ｘｕ１を「２」からＸｗｕを減算した値とし、Ｘｖ１を「２」にＸｖｗを加算した値とし、Ｘｗ１を「２」としている（図１１におけるＳ１２３）。
【０１２５】
図７（ｃ）に示すモード３’の状態のうちの後半部分の場合、ベクトルＰｖｗのＹ軸上への正射影の長さが最大となり、ベクトルＰｖｗのＹ座標は負の値となる。すなわち、線間電圧指令値信号Ｘｖｗの絶対値が最大となり、線間電圧指令値信号Ｘｖｗが負の値となる（図１１において、Ｓ１２０：ＮＯ）。このときも、頂点ｕ，ｖ，ｗのＹ座標は、それぞれ、「２」からベクトルＰｗｕのＹ座標を減算した値、「２」にベクトルＰｖｗのＹ座標を加算した値、「２」となる。したがって、Ｘｕ１を「２」からＸｗｕを減算した値とし、Ｘｖ１を「２」にＸｖｗを加算した値とし、Ｘｗ１を「２」としている（図１１におけるＳ１２６）。
【０１２６】
指令値信号生成処理により生成された指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の波形は、図１０（ｂ）に示す波形Ｘｕ１，Ｘｖ１，Ｘｗ１のようになる。すなわち、モード１’においては、図１１のフローチャートにおいてステップＳ１２１またはＳ１２４に進むので、波形Ｘｕ１は「２」に固定された波形となり、波形Ｘｖ１は波形Ｘｖｕ（図８（ｂ）参照）を「２」だけ上方にシフトさせた波形となり、波形Ｘｗ１は波形Ｘｗｕ（図８（ａ）参照）を「２」だけ上方にシフトさせた波形となる。また、モード２’においては、図１１のフローチャートにおいてステップＳ１２２またはＳ１２５に進むので、波形Ｘｕ１は波形Ｘｕｖを「２」だけ上方にシフトさせた波形となり、波形Ｘｖ１は「２」に固定された波形となり、波形Ｘｗ１は波形Ｘｗｖを「２」だけ上方にシフトさせた波形となる。モード３’においては、図１１のフローチャートにおいてステップＳ１２３またはＳ１２６に進むので、波形Ｘｕ１は波形Ｘｕｗを「２」だけ上方にシフトさせた波形となり、波形Ｘｖ１は波形Ｘｖｗを「２」だけ上方にシフトさせた波形となり、波形Ｘｗ１は「２」に固定された波形となる。モード１においては、図１１のフローチャートにおいてステップＳ１０９またはＳ１１４に進むので、波形Ｘｕ１は波形Ｘｕｖ（図６（ａ）参照）となり、波形Ｘｖ１は「０」に固定された波形となり、波形Ｘｗ１は波形Ｘｗｖ（図６（ｂ）参照）となる。モード２においては、図１１のフローチャートにおいてステップＳ１１２またはＳ１１３に進むので、波形Ｘｕ１は波形Ｘｕｗとなり、波形Ｘｖ１は波形Ｘｖｗとなり、波形Ｘｗ１は「０」に固定された波形となる。モード３においては、図１１のフローチャートにおいてステップＳ１１０またはＳ１１１に進むので、波形Ｘｕ１は「０」に固定された波形となり、波形Ｘｖ１は波形Ｘｖｕとなり、波形Ｘｗ１は波形Ｘｗｕとなる。
【０１２７】
なお、図１１に示すフローチャートは、指令値信号生成処理の一例であって、これに限られない。
【０１２８】
図３に戻って、ＰＷＭ信号生成部５３は、その内部で生成される所定の周波数（例えば、４ｋＨｚ）のキャリア信号（例えば、三角波信号）と、指令値信号生成部５２から入力される指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１とに基づいてＰＷＭ信号Ｐを生成し、インバータ回路２に出力するものである。
【０１２９】
指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１は、上限値「２」と下限値「０」との間で変化する（図１０（ｂ）参照）。ＰＷＭ信号生成部５３は、上限値を指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の上限値「２」とし、下限値を指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の中間値（上限値「２」と下限値「０」の中間の値）「１」とするキャリア信号（以下では、「Ｐ側キャリア信号」とする。）と、上限値を指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の中間値「１」とし、下限値を指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の下限値「０」とするキャリア信号（以下では、「Ｎ側キャリア信号」とする。）の、２つのキャリア信号を生成する。ＰＷＭ信号生成部５３は、Ｐ側キャリア信号と指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１とに基づいてそれぞれＰＷＭ信号Ｐｕｐ，Ｐｖｐ，Ｐｗｐを生成し、Ｎ側キャリア信号と指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１とに基づいてそれぞれＰＷＭ信号Ｐｕｎ，Ｐｖｎ，Ｐｗｎを生成する。
【０１３０】
図１２は、指令値信号Ｘｕ１とＰ側キャリア信号およびＮ側キャリア信号とからＰＷＭ信号Ｐｕｐ，Ｐｕｎを生成する方法を説明するための図である。同図においては、指令値信号Ｘｕ１を波形Ｘ、Ｐ側キャリア信号を波形Ｃａ１、Ｎ側キャリア信号を波形Ｃａ２で示している。
【０１３１】
同図（ａ）に示すように、Ｐ側キャリア信号の波形Ｃａ１は「２」と「１」との間で変化する三角波であり、Ｎ側キャリア信号の波形Ｃａ２は「１」と「０」との間で変化する三角波である。指令値信号Ｘｕ１の波形ＸがＰ側キャリア信号の波形Ｃａ１およびＮ側キャリア信号の波形Ｃａ２と比較されて、ＰＷＭ信号Ｐｕｐ，Ｐｕｎが生成される。なお、キャリア信号は三角波信号に限定されず、例えばのこぎり波などであってもよい。
【０１３２】
また、ＰＷＭ信号生成部５３は、ＰＷＭ信号ＰｕｐとＰＷＭ信号ＰｕｎとからＰＷＭ信号Ｐｕｏを生成し、ＰＷＭ信号ＰｖｐとＰＷＭ信号ＰｖｎとからＰＷＭ信号Ｐｖｏを生成し、ＰＷＭ信号ＰｗｐとＰＷＭ信号ＰｗｎとからＰＷＭ信号Ｐｗｏを生成する。
【０１３３】
図１３は、ＰＷＭ信号生成部５３の内部構成を説明するためのブロック図である。同図に示すように、ＰＷＭ信号生成部５３は、第１比較部５３１、第２比較部５３２、およびＮＯＲ部５３３を備えている。
【０１３４】
第１比較部５３１は、指令値信号生成部５２から入力される指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１とＰ側キャリア信号とを比較して、それぞれＰＷＭ信号Ｐｕｐ，Ｐｖｐ，Ｐｗｐを生成する。
【０１３５】
図１２（ｂ）は、指令値信号Ｘｕ１とＰ側キャリア信号とからＰＷＭ信号Ｐｕｐを生成する方法を説明するための図である。同図（ｂ）においては、ＰＷＭ信号Ｐｕｐを波形Ｐ１で示している。第１比較部５３１は、指令値信号Ｘｕ１がＰ側キャリア信号以上となる期間にハイレベルとなり、指令値信号Ｘｕ１がＰ側キャリア信号より小さい期間にローレベルとなるパルス信号をＰＷＭ信号Ｐｕｐとして生成する。したがって、同図（ｂ）において、波形Ｘが波形Ｃａ１以上となる期間に波形Ｐ１がハイレベルとなっており、波形Ｘが波形Ｃａ１より小さい期間に波形Ｐ１がローレベルとなっている。
【０１３６】
指令値信号Ｘｖ１とＰ側キャリア信号とからＰＷＭ信号Ｐｖｐを生成する方法、および、指令値信号Ｘｗ１とＰ側キャリア信号とからＰＷＭ信号Ｐｗｐを生成する方法も同様である。生成されたＰＷＭ信号Ｐｕｐ，Ｐｖｐ，Ｐｗｐは、それぞれインバータ回路２のスイッチング素子Ｓ１，Ｓ２，Ｓ３のベース端子に入力される。また、ＰＷＭ信号Ｐｕｐ，Ｐｖｐ，Ｐｗｐは、ＮＯＲ部５３３にも入力される。
【０１３７】
なお、Ｐ側キャリア信号は三角波信号に限られず、例えばのこぎり波信号であってもよい。また、ＰＷＭ信号Ｐｕｐ，Ｐｖｐ，Ｐｗｐは、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１とＰ側キャリア信号との比較による方法以外の方法で生成するようにしてもよい。例えば、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１において「１」以上となる部分からＰＷＭホールド法を用いてパルス幅を算出し、当該パルス幅に基づいてＰＷＭ信号Ｐｕｐ，Ｐｖｐ，Ｐｗｐを生成することもできる（特開２０１０−６８６３０号公報参照）。
【０１３８】
第２比較部５３２は、指令値信号生成部５２から入力される指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１とＮ側キャリア信号とを比較して、それぞれＰＷＭ信号Ｐｕｎ，Ｐｖｎ，Ｐｗｎを生成する。
【０１３９】
図１２（ｃ）は、指令値信号Ｘｕ１とＮ側キャリア信号とからＰＷＭ信号Ｐｕｎを生成する方法を説明するための図である。同図（ｃ）においては、ＰＷＭ信号Ｐｕｎを波形Ｐ２で示している。第２比較部５３２は、指令値信号Ｘｕ１がＮ側キャリア信号より大きい期間にローレベルとなり、指令値信号Ｘｕ１がＮ側キャリア信号以下となる期間にハイレベルとなるパルス信号をＰＷＭ信号Ｐｕｎとして生成する。したがって、同図（ｃ）において、波形Ｘが波形Ｃａ２より大きい期間に波形Ｐ２がローレベルとなっており、波形Ｘが波形Ｃａ２以下となる期間に波形Ｐ２がハイレベルとなっている。
【０１４０】
指令値信号Ｘｖ１とＮ側キャリア信号とからＰＷＭ信号Ｐｖｎを生成する方法、および、指令値信号Ｘｗ１とＮ側キャリア信号とからＰＷＭ信号Ｐｗｎを生成する方法も同様である。生成されたＰＷＭ信号Ｐｕｎ，Ｐｖｎ，Ｐｗｎは、それぞれインバータ回路２のスイッチング素子Ｓ４，Ｓ５，Ｓ６のベース端子に入力される。また、ＰＷＭ信号Ｐｕｎ，Ｐｖｎ，Ｐｗｎは、ＮＯＲ部５３３にも入力される。
【０１４１】
なお、Ｎ側キャリア信号は三角波信号に限られず、例えばのこぎりは信号であってもよい。また、ＰＷＭ信号Ｐｕｎ，Ｐｖｎ，Ｐｗｎは、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１とＮ側キャリア信号との比較による方法以外の方法で生成するようにしてもよい。例えば、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１において「１」未満となる部分からＰＷＭホールド法を用いてパルス幅を算出し、当該パルス幅に基づいてＰＷＭ信号Ｐｕｎ，Ｐｖｎ，Ｐｗｎを生成することもできる。
【０１４２】
ＮＯＲ部５３３は、第１比較部５３１からＰＷＭ信号Ｐｕｐ，Ｐｖｐ，Ｐｗｐを入力され、第２比較部５３２からＰＷＭ信号Ｐｕｎ，Ｐｖｎ，Ｐｗｎを入力されて、ＰＷＭ信号Ｐｕｏ，Ｐｖｏ，Ｐｗｏを生成する。
【０１４３】
図１４は、ＰＷＭ信号ＰｕｐとＰＷＭ信号ＰｕｎとからＰＷＭ信号Ｐｕｏを生成する方法を説明するための図である。同図においては、ＰＷＭ信号Ｐｕｐ，Ｐｕｎ，Ｐｕｏをそれぞれ波形Ｐ１，Ｐ２，Ｐ３で示している。ＮＯＲ部５３３は、ＰＷＭ信号ＰｕｐとＰＷＭ信号Ｐｕｎとの否定論理和を演算して、ＰＷＭ信号Ｐｕｏを生成する。したがって、同図において、波形Ｐ１と波形Ｐ２とが両方ともローレベルの期間のみ、波形Ｐ３がハイレベルになっている。
【０１４４】
同様に、ＮＯＲ部５３３は、ＰＷＭ信号ＰｖｐとＰＷＭ信号Ｐｖｎとの否定論理和を演算してＰＷＭ信号Ｐｖｏを生成し、ＰＷＭ信号ＰｗｐとＰＷＭ信号Ｐｗｎとの否定論理和を演算してＰＷＭ信号Ｐｗｏを生成する。生成されたＰＷＭ信号Ｐｕｏはインバータ回路２のスイッチング素子Ｓ７およびＳ８のベース端子に入力され、ＰＷＭ信号Ｐｖｏはスイッチング素子Ｓ９およびＳ１０のベース端子に入力され、ＰＷＭ信号Ｐｗｏはスイッチング素子Ｓ１１およびＳ１２のベース端子に入力される。
【０１４５】
図１２（ｂ）に示すように、ＰＷＭ信号Ｐｕｐ（波形Ｐ１）は指令値信号Ｘｕ１（波形Ｘ）が「１」以上のときにしかハイレベルにならない（指令値信号Ｘｕ１が「１」未満のときはローレベルを継続する）。また、図１２（ｃ）に示すように、ＰＷＭ信号Ｐｕｎ（波形Ｐ２）は指令値信号Ｘｕ１が「１」未満のときにしかハイレベルにならない（指令値信号Ｘｕ１が「１」以上のときはローレベルを継続する）。つまり、ＰＷＭ信号ＰｕｐとＰＷＭ信号Ｐｕｎのハイレベル期間が重なることはない。また、ＰＷＭ信号Ｐｕｏは、ＰＷＭ信号ＰｕｐおよびＰＷＭ信号Ｐｕｎがともにローレベルのときにハイレベルになる。したがって、ＰＷＭ信号Ｐｕｐ、ＰＷＭ信号Ｐｕｎ、ＰＷＭ信号Ｐｕｏのいずれかのみがハイレベルとなる（図１４参照）。
【０１４６】
ＰＷＭ信号Ｐｕｐがハイレベルのとき、スイッチング素子Ｓ１がオン状態、スイッチング素子Ｓ４およびスイッチング素子Ｓ７，Ｓ８がオフ状態となるので、Ｕ相の出力相電圧は点Ｐの電位（すなわち、直流電源１の正極側の電位「Ｅ」）となる（図２参照）。ＰＷＭ信号Ｐｕｎがハイレベルのとき、スイッチング素子Ｓ４がオン状態、スイッチング素子Ｓ１およびスイッチング素子Ｓ７，Ｓ８がオフ状態となるので、Ｕ相の出力相電圧は点Ｎの電位（すなわち、直流電源１の負極側の電位「０」）となる。また、ＰＷＭ信号Ｐｕｏがハイレベルのとき、スイッチング素子Ｓ７，Ｓ８がオン状態、スイッチング素子Ｓ１およびスイッチング素子Ｓ４がオフ状態となるので、Ｕ相の出力相電圧は点Ｏの電位（すなわち、直流電源１の正極側と負極側の中間の電位「(１／２)Ｅ」）となる。これにより、Ｕ相の出力相電圧は、直流電源１の正極側の電位「Ｅ」、負極側の電位「０」、中間の電位「(１／２)Ｅ」の３レベルの電位となる。
【０１４７】
同様に、Ｖ相およびＷ相の出力相電圧も、直流電源１の正極側の電位「Ｅ」、負極側の電位「０」、中間の電位「(１／２)Ｅ」の３レベルの電位となる。また、Ｖ相に対するＵ相の出力線間電圧は、Ｕ相の出力相電圧とＶ相の出力相電圧との差となっている。したがって、Ｖ相に対するＵ相の出力線間電圧は、「−Ｅ」、「−（１／２）Ｅ」、「０」、「（１／２）Ｅ」、「Ｅ」の５レベルの電位となる。なお、Ｗ相に対するＶ相の出力線間電圧およびＵ相に対するＷ相の出力線間電圧も同様である。
【０１４８】
図１４における期間ｔ１では、ＰＷＭ信号Ｐｕｐ（波形Ｐ１）がハイレベルに固定され、ＰＷＭ信号Ｐｕｎ（波形Ｐ２）およびＰＷＭ信号Ｐｕｏ（波形Ｐ３）がローレベルに固定される。この場合、ＰＷＭ信号Ｐｕｐ，Ｐｕｎ，Ｐｕｏがそれぞれ入力されるスイッチング素子Ｓ１，Ｓ４，Ｓ７とＳ８は、スイッチングを停止している。期間ｔ６では、ＰＷＭ信号Ｐｕｐ（波形Ｐ１）およびＰＷＭ信号Ｐｕｏ（波形Ｐ３）がローレベルに固定され、ＰＷＭ信号Ｐｕｎ（波形Ｐ２）がハイレベルに固定される。この場合も、スイッチング素子Ｓ１，Ｓ４，Ｓ７とＳ８は、スイッチングを停止している。
【０１４９】
なお、ＰＷＭ信号生成部５３の構成は、上述したものに限定されない。指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１から、正極側スイッチ、負極側スイッチ、中間側スイッチをそれぞれ駆動するためのＰＷＭ信号を生成することができるものであれば、他の方法を用いてもよい。例えば、瞬時空間ベクトル選択方式を適用する構成としてもよい。
【０１５０】
なお、制御回路５は、アナログ回路として実現してもよいし、デジタル回路として実現してもよい。また、各部が行う処理をプログラムで設計し、当該プログラムを実行させることでコンピュータを制御回路５として機能させてもよい。また、当該プログラムを記録媒体に記録しておき、コンピュータに読み取らせるようにしてもよい。
【０１５１】
次に、フラグ信号ｆｇの周期またはデューティ比を変更した場合の指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の波形および点Ｏの電位の変化波形について、図１５〜図２３を参照して説明する。
【０１５２】
いずれかの相の中間側スイッチＳｏ（スイッチング素子Ｓ７〜Ｓ１２）がオン状態のとき、他の相の正極側スイッチＳｐ（スイッチング素子Ｓ１〜Ｓ３）がオン状態になると点Ｏに電流が流れ込み、他の相の負極側スイッチＳｎ（スイッチング素子Ｓ４〜Ｓ６）がオン状態になると点Ｏから電流が流れ出す。フラグ信号ｆｇが「１」の間、いずれかの指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１は「２」に固定され、フラグ信号ｆｇが「０」の間、いずれかの指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１は「０」に固定される。したがって、フラグ信号ｆｇが「１」の間、いずれかの正極側スイッチＳｐのオン状態が継続するので、点Ｏに電流が流れ込むことで電位は上昇し、フラグ信号ｆｇが「０」の間、いずれかの負極側スイッチＳｎのオン状態が継続するので、点Ｏから電流が流れ出すことで電位は下降する。したがって、フラグ信号ｆｇの周期が短くなると点Ｏの電位の上昇時間および下降時間が短くなるので、点Ｏの電位の変化の振幅は小さくなる。逆に、フラグ信号ｆｇの周期が長くなると点Ｏの電位の上昇時間および下降時間が長くなるので、点Ｏの電位の変化の振幅は大きくなる。つまり、点Ｏの電位の変化の振幅は、フラグ信号ｆｇの周期に応じて変化する。
【０１５３】
また、フラグ信号ｆｇのデューティ比が「０．５」の場合、いずれかの正極側スイッチＳｐがオン状態となる時間といずれかの負極側スイッチＳｎがオン状態となる時間とが同等となり、点Ｏに流れ込む電流と点Ｏから流れ出す電流のバランスがとれて、点Ｏの電位の変化の中心電位はほとんど変化しない。フラグ信号ｆｇのデューティ比が「０．５」より大きい場合、正極側スイッチＳｐがオン状態となる時間の方が負極側スイッチＳｎがオン状態となる時間より長くなり、点Ｏに電流が流れ込む時間の方が流れ出す時間より長くなるので、点Ｏの電位の変化の中心電位は高くなる。点Ｏの電位が上昇すると点Ｏに流れ込む電流が小さくなるので、点Ｏの電位の変化の中心電位は一定の電位でほとんど変化しなくなる。一方、フラグ信号ｆｇのデューティ比が「０．５」より小さい場合、正極側スイッチＳｐがオン状態となる時間の方が負極側スイッチＳｎがオン状態となる時間より短くなり、点Ｏに電流が流れ込む時間の方が流れ出す時間より短くなるので、点Ｏの電位の変化の中心電位は低くなる。点Ｏの電位が下降すると点Ｏから流れ出す電流が小さくなるので、点Ｏの電位の変化の中心電位は一定の電位でほとんど変化しなくなる。つまり、点Ｏの電位の変化の中心電位は、フラグ信号ｆｇのデューティ比に応じて変化した一定の電位で固定される。
【０１５４】
図１５〜図２３は、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１のシミュレーション結果を説明するための図である。これらの図においては、フラグ信号ｆｇの周期またはデューティ比を変更した場合の、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の各波形、フラグ信号ｆｇの波形、出力線間電圧の波形、および点Ｏの電位の変化波形を示している。当該シミュレーションは、入力電圧を４００Ｖとし、分圧用コンデンサＣ１，Ｃ２をそれぞれ２２００μＦとした場合のものである。
【０１５５】
図１５は、フラグ信号ｆｇの周期を２Ｔ（＝１／３０〔ｓ〕：周波数３０Ｈｚ）とし、デューティ比を「０．５」とした場合のものである。なお、フラグ信号ｆｇの位相は、相電圧指令値信号Ｘｕの位相θに一致（すなわち、θ＝０のときにフラグ信号ｆｇを「１」に切り替えるようにしている。）させている（図１６〜図２３についても同様）。この場合の条件は図１０の場合と同じ条件なので、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の各波形およびフラグ信号ｆｇの波形は図１０に示す波形と一致している。この場合、点Ｏの電位は約１８７Ｖから約２１３Ｖの間を変化しており、変化の振幅は約２６Ｖとなり、変化の中心電位は約２００Ｖとなっている。
【０１５６】
図１６は、フラグ信号ｆｇの周期を図１５の場合の半分にしたものである。すなわち、フラグ信号ｆｇの周期をＴ（＝１／６０〔ｓ〕：周波数６０Ｈｚ）とし、デューティ比を「０．５」とした場合のものである。指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の各波形は、図８（ｃ）の波形の０≦θ≦πの期間の部分と図６（ｃ）の波形のπ≦θ≦２πの期間の部分とを組み合わせた波形となっている。この場合、図１５の波形と比較すると、指令値信号Ｘｕ１の「０」に固定されている期間と「２」に固定されている期間とが長くなり、指令値信号Ｘｖ１，Ｘｗ１の「０」に固定されている期間と「２」に固定されている期間とが短くなっている。しかし、各指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１における「０」に固定されている期間と「２」に固定されている期間とは同じである。この場合においても、正極側スイッチＳｐがオン状態になっている時間と負極側スイッチＳｎがオン状態になっている時間とが同等となる。この場合、点Ｏの電位は約１９５Ｖから約２０７Ｖの間を変化しており、変化の振幅は約１２Ｖとなり、変化の中心電位は約２０１Ｖとなっている。図１５の場合と比べると、変化の中心電位はほとんど変化せず、変化の振幅が小さくなっている。
【０１５７】
図１７は、フラグ信号ｆｇの周期を図１５の場合の１／４にしたものである。すなわち、フラグ信号ｆｇの周期を０．５Ｔ（＝１／１２０〔ｓ〕：周波数１２０Ｈｚ）とし、デューティ比を「０．５」とした場合のものである。指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の各波形は、図８（ｃ）の波形の０≦θ≦π／２の期間の部分、図６（ｃ）の波形のπ／２≦θ≦πの期間の部分、図８（ｃ）の波形のπ≦θ≦３π／２の期間の部分、および、図６（ｃ）の波形の３π／２≦θ≦２πの期間の部分を組み合わせた波形となっている。この場合、図１５の波形と比較すると、指令値信号Ｘｕ１の「０」に固定されている期間と「２」に固定されている期間とは同じであるが、指令値信号Ｘｖ１，Ｘｗ１の「０」に固定されている期間と「２」に固定されている期間とは異なっている。この場合でも、いずれかの正極側スイッチＳｐがオン状態になっている時間といずれかの負極側スイッチＳｎがオン状態になっている時間とが同等となる。この場合、点Ｏの電位は約１９８Ｖから約２０５．５Ｖの間を変化しており、変化の振幅は約７．５Ｖとなり、変化の中心電位は約２０１．７５Ｖとなっている。図１５の場合と比べると、変化の中心電位はほとんど変化せず、変化の振幅が大幅に小さくなっている。
【０１５８】
図１８は、フラグ信号ｆｇの周期を図１５の場合の１．５倍にしたものである。すなわち、フラグ信号ｆｇの周期を３Ｔ（＝１／２０〔ｓ〕：周波数２０Ｈｚ）とし、デューティ比を「０．５」とした場合のものである。指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の各波形は、図８（ｃ）の波形の０≦θ≦３πの期間の部分と図６（ｃ）の波形のπ≦θ≦４πの期間の部分とを組み合わせた波形となっている。この場合、各指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１における「０」に固定されている期間と「２」に固定されている期間とは同じである。この場合においても、正極側スイッチＳｐがオン状態になっている時間と負極側スイッチＳｎがオン状態になっている時間とが同等となる。この場合、点Ｏの電位は約１８３Ｖから約２２０Ｖの間を変化しており、変化の振幅は約３７Ｖとなり、変化の中心電位は約２０１．５Ｖとなっている。図１５の場合と比べると、変化の中心電位はほとんど変化せず、変化の振幅が大きくなっている。
【０１５９】
図１９は、フラグ信号ｆｇの周期を図１５の場合の２倍にしたものである。すなわち、フラグ信号ｆｇの周期を４Ｔ（＝１／１５〔ｓ〕：周波数１５Ｈｚ）とし、デューティ比を「０．５」とした場合のものである。指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の各波形は、図８（ｃ）の波形の０≦θ≦４πの期間の部分と図６（ｃ）の波形の０≦θ≦４πの期間の部分とを組み合わせた波形となっている。この場合、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の「０」に固定されている期間と「２」に固定されている期間とが、いずれも１周期の１／６の期間となっている。したがって、正極側スイッチＳｐがオン状態になっている時間と負極側スイッチＳｎがオン状態になっている時間とが同等となる。この場合、点Ｏの電位は約１７６Ｖから約２２８Ｖの間を変化しており、変化の振幅は約５２Ｖとなり、変化の中心電位は約２０２となっている。図１５の場合と比べると、変化の中心電位はほとんど変化せず、変化の振幅が大幅に大きくなっている。
【０１６０】
図１５〜図１９に示すように、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の波形はそれぞれ互いと異なる波形となっている。特に、周期がＴの場合（図１６参照）などに、各波形の違いが顕著になっている。指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の波形がそれぞれ異なっている場合、ＰＷＭ信号を生成するときに挿入されるデッドタイムによる誤差電圧の影響が相によって異なる場合が生じる。この問題を解消するためには、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の波形が同一となるようにすればよい。
【０１６１】
図２０および図２１は、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の波形が同一になる場合を説明するためのものである。同図において、フラグ信号ｆｇの位相は相電圧指令値信号Ｘｕの位相θに一致させている。また、フラグ信号ｆｇのデューティ比を「０．５」としている。
【０１６２】
フラグ信号ｆｇの周期が４Ｔ／３（＝１／４５〔ｓ〕：周波数４５Ｈｚ）の場合、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の波形は同じ波形となる。図２０は、フラグ信号ｆｇの周期が４Ｔ／３の場合の波形を示している。当該波形は、図８（ｃ）の波形の０≦θ≦４π／３の期間の部分、図６（ｃ）の波形の４π／３≦θ≦８π／３の期間の部分、図８（ｃ）の波形の２π／３≦θ≦２πの期間の部分、図６（ｃ）の波形の０≦θ≦４π／３の期間の部分、図８（ｃ）の波形の４π／３≦θ≦８π／３の期間の部分、および、図６（ｃ）の波形の２π／３≦θ≦２πの期間の部分とを組み合わせた波形となっている。この場合、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の波形が同じ波形になっている。フラグ信号ｆｇの周波数が３／４Ｔ（４５Ｈｚ）の倍数の場合（すなわち、３／２Ｔ（９０Ｈｚ）、９／４Ｔ（１３５Ｈｚ）、３／Ｔ（１８０Ｈｚ）など）も、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の波形が同じ波形になる。図２１はフラグ信号ｆｇの周波数が３／Ｔの場合の波形を示している。
【０１６３】
なお、フラグ信号ｆｇの周期は、上述したものに限定されない。デューティ比が「０．５」の場合、フラグ信号ｆｇの周期によって指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の波形は異なるが、いずれかの正極側スイッチＳｐがオン状態になる時間といずれかの負極側スイッチＳｎがオン状態になる時間とは同等となる。したがって、点Ｏの電位の変化の中心電位は図１５の場合と同様となる。一方、点Ｏの電位の変化の振幅は、フラグ信号ｆｇの周期が小さくなるに応じて小さくなり、フラグ信号ｆｇの周期が大きくなるに応じて大きくなる。また、フラグ信号ｆｇの位相によって指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の波形は異なってくるが、デューティ比が「０．５」の場合、いずれかの正極側スイッチＳｐがオン状態になる時間といずれかの負極側スイッチＳｎがオン状態になる時間とは同等となる。したがって、点Ｏの電位の変化の中心電位は図１５の場合と同様となる。
【０１６４】
図２２は、フラグ信号ｆｇのデューティ比を図１５の場合より小さくしたものであり、デューティ比を「０．４５」とし、周期を２Ｔとした場合のものである。指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の各波形は、図８（ｃ）の波形の０≦θ≦１．８π（＝４π・０．４５）の期間の部分と図６（ｃ）の波形の１．８π≦θ≦４πの期間の部分とを組み合わせた波形となっている。この場合、図１５の波形と比較すると、指令値信号Ｘｕ１，Ｘｖ１の「０」に固定されている期間が長くなり、指令値信号Ｘｗ１の「２」に固定されている期間が短くなっている。したがって、各指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１における「０」に固定されている期間の方が「２」に固定されている期間より長くなっている。この場合、点Ｏの電位は約１６４Ｖから約１９０Ｖの間を変化しており、変化の振幅は約２６Ｖとなり、変化の中心電位は約１７７Ｖとなっている。図１５の場合と比べると、変化の振幅はほとんど変化せず、変化の中心電位が低くなっている。
【０１６５】
図２３は、フラグ信号ｆｇのデューティ比を図１５の場合より大きくしたものであり、デューティ比を「０．５５」とし、周期を２Ｔとした場合のものである。指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の各波形は、図８（ｃ）の波形の０≦θ≦２．２π（＝４π・０．５５）の期間の部分と図６（ｃ）の波形の２．２π≦θ≦４πの期間の部分とを組み合わせた波形となっている。この場合、図１５の波形と比較すると、指令値信号Ｘｕ１，Ｘｗ１の「２」に固定されている期間が長くなり、指令値信号Ｘｖ１の「０」に固定されている期間が短くなっている。したがって、各指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１における「０」に固定されている期間の方が「２」に固定されている期間より短くなっている。この場合、点Ｏの電位は約２１１Ｖから約２３７Ｖの間を変化しており、変化の振幅は約２６Ｖとなり、変化の中心電位は約２２４Ｖとなっている。図１５の場合と比べると、変化の振幅はほとんど変化せず、変化の中心電位が高くなっている。
【０１６６】
なお、フラグ信号ｆｇのデューティ比は、上述したものに限定されない。フラグ信号ｆｇのデューティ比によって指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の波形は異なってくる。デューティ比が小さくなるほど各指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１における「０」に固定されている期間が「２」に固定されている期間と比べて長くなってゆき、点Ｏの電位の変化の中心電位は低くなる。また、デューティ比が大きくなるほど各指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１における「０」に固定されている期間が「２」に固定されている期間と比べて短くなってゆき、点Ｏの電位の変化の中心電位は高くなる。ただし、デューティ比が「０．５」から離れて、点Ｏの電位の変化の中心電位が入力電圧の中間の電位から離れると、出力線間電圧の波形が乱れていく（図２２および図２３参照）。したがって、デューティ比は、出力線間電圧を適切に制御できる範囲でのみ変更することができる。一方、点Ｏの電位の変化の振幅は、デューティ比に関係なく、図１５の場合と同様となる。
【０１６７】
本実施形態において、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１は、周期的な信号となり、所定の期間で「０」に固定され、他の所定の期間で「２」に固定される（図１０（ｂ）参照）。したがって、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１とＰ側キャリア信号とを比較することで生成されるＰＷＭ信号Ｐｕｐ，Ｐｖｐ，Ｐｗｐは、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１が「２」に固定されている期間でハイレベルを継続することになる（図１２（ｂ）参照）。また、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１とＮ側キャリア信号とを比較することで生成されるＰＷＭ信号Ｐｕｎ，Ｐｖｎ，Ｐｗｎは、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１が「０」に固定されている期間でハイレベルを継続することになる（図１２（ｃ）参照）。さらに、ＰＷＭ信号Ｐｕｐ，Ｐｖｐ，ＰｗｐとＰＷＭ信号Ｐｕｎ，Ｐｖｎ，Ｐｗｎとの否定論理和としてそれぞれ生成されるＰＷＭ信号Ｐｕｏ，Ｐｖｏ，Ｐｗｏは、ＰＷＭ信号Ｐｕｐ，Ｐｖｐ，Ｐｗｐがハイレベルを継続する期間およびＰＷＭ信号Ｐｕｎ，Ｐｖｎ，Ｐｗｎがハイレベルを継続する期間で、ローレベルを継続することになる（図１４参照）。各ＰＷＭ信号がハイレベルまたはローレベルを継続する期間でスイッチング素子のスイッチングが停止されるので、スイッチング回数を低減することができ、スイッチングロスを低減することができる。
【０１６８】
また、本実施形態において、インバータ回路２の点Ｏ（図２参照）の電位の変化の中心電位は、フラグ信号ｆｇのデューティ比に応じて変化する。したがって、当該中心電位を所望の電位とするための値をあらかじめ取得して設定しておくことができる。これにより、点Ｏの電位の変化の中心電位を所望の電位とすることができる。また、インバータ回路２の点Ｏの電位の変化の振幅は、フラグ信号ｆｇの周期に応じて変化する。したがって、当該振幅を所望の振幅とするための値をあらかじめ取得して設定しておくことができる。これにより、点Ｏの電位の変化の振幅を所望の振幅とすることができる。したがって、点Ｏの電位を任意の電位に制御することができる。
【０１６９】
本実施形態においては、点Ｏの電位を所望の電位に制御することで、正極側スイッチＳｐに印加される電圧と負極側スイッチＳｎに印加される電圧とを異ならせることができる。例えば、正極側スイッチＳｐに印加される電圧を低く、負極側スイッチＳｎに印加される電圧を高くするように点Ｏの電位を制御することにより、正極側スイッチＳｐに耐圧が低いスイッチング素子を用いることができる。この場合、例えば、正極側スイッチＳｐに耐圧は低いがスイッチングが速いＭＯＳＦＥＴを用い、負極側スイッチＳｎにスイッチングは遅いが耐圧が高いＩＧＢＴを用いるようにしてもよい。
【０１７０】
なお、上記実施形態では、Ｐ側キャリア信号の周波数とＮ側キャリア信号の周波数とが同じ場合について説明したが、これに限られず、両者の周波数を異なるようにしてもよい。例えば、正極側スイッチＳｐにＭＯＳＦＥＴを用い、負極側スイッチＳｎにＩＧＢＴを用いた場合などに、Ｐ側キャリア信号の周波数をＮ側キャリア信号の周波数より高いものとしてもよい。
【０１７１】
また、上記実施形態では、分圧用コンデンサＣ１およびＣ２の静電容量を同一として、点Ｏの電位を点Ｎの電位「０」と点Ｐの電位「Ｅ」の中間の電位「(１／２)Ｅ」とした場合について説明したが、これに限られない。例えば、分圧用コンデンサＣ１の静電容量と分圧用コンデンサＣ２の静電容量との比を２：１として、点Ｏの電位を「(２／３)Ｅ」としてもよい。この場合、Ｐ側キャリア信号の下限値およびＮ側キャリア信号の上限値を「４／３」とする必要がある（図１２（ａ）参照）。この場合、フラグ信号ｆｇのデューティ比が「０．５」のときに点Ｏの電位の変化の中心電位が「(２／３)Ｅ」となる。したがって、出力線間電圧を適切に制御できる範囲でデューティ比を大きくした場合に、点Ｏの電位の変化の中心電位をより大きい値にすることができる。また、正極側スイッチＳｐに印加される電圧をより低くすることができるので、正極側スイッチＳｐにより耐圧の低いスイッチング素子を用いることができる。
【０１７２】
上記実施形態では、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１の上限値が「２」で下限値が「０」の場合について説明したが、これに限られない。例えば、上限値が「１」で下限値が「−１」となるように、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１を生成するようにしてもよい。この場合、Ｐ側キャリア信号およびＮ側キャリア信号の上限値および下限値を変更する必要がある。すなわち、Ｐ側キャリア信号の上限値を「１」、下限値を「０」とし、Ｎ側キャリア信号の上限値を「０」、下限値を「−１」とする必要がある。
【０１７３】
上記実施形態では、直流電源１の負極が接地されて点Ｎの電位が「０」である場合について説明したが、これに限られない。例えば、直流電源１の正極が接地されて点Ｐの電位が「０」である場合や、点Ｏが接地されて点Ｏの電位が「０」である場合でも、本発明を適用することができる。
【０１７４】
インバータ回路の内部構成は、上記実施形態（以下、「第１実施形態」とする。）のインバータ回路２（図２参照）に限定されない。他の種類の３レベルインバータ回路を用いた場合でも、本発明を適用することができる。以下では、図２４および図２５を参照して、他の種類の３レベルインバータ回路を用いた場合の例を第２実施形態として説明する。
【０１７５】
図２４は、第２実施形態に係るインバータ回路の内部構成を説明するための回路図である。
【０１７６】
インバータ回路２’は、三相のＰＷＭ制御型インバータであり、各相の出力相電圧が３レベルの電位となる３レベルインバータ回路である。同図に示すように、インバータ回路２’の各相のアームは、４つの直列接続されたスイッチング素子（例えば、Ｕ相アームの場合、スイッチング素子Ｓ１，Ｓ１’，Ｓ４’，Ｓ４）と各スイッチング素子にそれぞれ逆並列接続された４つのダイオードとからなる。また、直流電源１の正極に接続する点Ｐと負極に接続する点Ｎとの間には、静電容量が同一で直列接続された２つの分圧用コンデンサＣ１，Ｃ２が並列接続されている。各アームの正極側の２つのスイッチング素子（例えば、Ｕ相アームの場合、スイッチング素子Ｓ１およびＳ１’）の接続点は、クランプダイオードＤｃ１を介して、コンデンサＣ１とコンデンサＣ２の接続点Ｏに接続されている。また、各アームの負極側の２つのスイッチング素子（例えば、Ｕ相アームの場合、スイッチング素子Ｓ４’およびＳ４）の接続点は、クランプダイオードＤｃ２を介して接続点Ｏに接続されている。各アームの両極に接続しない２つのスイッチング素子（例えば、Ｕ相アームの場合、スイッチング素子Ｓ１’およびＳ４’）の接続点には当該相の出力ラインが接続されている。
【０１７７】
インバータ回路２’のＵ相の出力相電圧は、スイッチング素子の状態によって３レベルの電位となる。直流電源１の負極の電位を「０」、正極の電位を「Ｅ」とすると、スイッチング素子Ｓ１およびＳ１’がオン状態でスイッチング素子Ｓ４およびＳ４’がオフ状態の場合、出力ラインの電位は「Ｅ」となり、スイッチング素子Ｓ４およびＳ４’がオン状態でスイッチング素子Ｓ１およびＳ１’がオフ状態の場合、出力ラインの電位は「０」となり、スイッチング素子Ｓ１’およびＳ４’がオン状態でスイッチング素子Ｓ１およびＳ４がオフ状態の場合、出力ラインの電位は「(１／２)Ｅ」となる。
【０１７８】
図２５は、第２実施形態に係るＰＷＭ信号生成部の内部構成を説明するためのブロック図である。同図において、図１３に示すＰＷＭ信号生成部５３と同一または類似の要素には、同一の符号を付している。
【０１７９】
ＰＷＭ信号生成部５３’は、ＯＲ部５３４および５３５を設け、スイッチング素子Ｓ１’〜Ｓ６’に入力するためのＰＷＭ信号を生成するようにしている点で、図１３に示すＰＷＭ信号生成部５３と異なる。
【０１８０】
ＯＲ部５３４は、第１比較部５３１からＰＷＭ信号Ｐｕｐ，Ｐｖｐ，Ｐｗｐを入力され、ＮＯＲ部５３３からＰＷＭ信号Ｐｕｏ，Ｐｖｏ，Ｐｗｏを入力されて、スイッチング素子Ｓ１’〜Ｓ３’に入力するためのＰＷＭ信号を生成する。ＯＲ部５３４は、ＰＷＭ信号ＰｕｐとＰＷＭ信号Ｐｕｏとの論理和を演算して、スイッチング素子Ｓ１’に入力するためのＰＷＭ信号を生成する。したがって、スイッチング素子Ｓ１’に入力するためのＰＷＭ信号は、ＰＷＭ信号Ｐｕｐがハイレベルのとき、または、ＰＷＭ信号Ｐｕｏがハイレベルのとき（すなわち、ＰＷＭ信号ＰｕｐおよびＰＷＭ信号Ｐｕｎがともにローレベルのとき）に、ハイレベルとなる。同様に、ＯＲ部５３４は、ＰＷＭ信号ＰｖｐとＰＷＭ信号Ｐｖｏとの論理和を演算して、スイッチング素子Ｓ２’に入力するためのＰＷＭ信号を生成する。また、ＰＷＭ信号ＰｗｐとＰＷＭ信号Ｐｗｏとの論理和を演算して、スイッチング素子Ｓ３’に入力するためのＰＷＭ信号を生成する。
【０１８１】
ＯＲ部５３５は、第２比較部５３２からＰＷＭ信号Ｐｕｎ，Ｐｖｎ，Ｐｗｎを入力され、ＮＯＲ部５３３からＰＷＭ信号Ｐｕｏ，Ｐｖｏ，Ｐｗｏを入力されて、スイッチング素子Ｓ４’〜Ｓ６’に入力するためのＰＷＭ信号を生成する。ＯＲ部５３５は、ＰＷＭ信号ＰｕｎとＰＷＭ信号Ｐｕｏとの論理和を演算して、スイッチング素子Ｓ４’に入力するためのＰＷＭ信号を生成する。したがって、スイッチング素子Ｓ４’に入力するためのＰＷＭ信号は、ＰＷＭ信号Ｐｕｎがハイレベルのとき、または、ＰＷＭ信号Ｐｕｏがハイレベルのとき（すなわち、ＰＷＭ信号ＰｕｐおよびＰＷＭ信号Ｐｕｎがともにローレベルのとき）に、ハイレベルとなる。同様に、ＯＲ部５３５は、ＰＷＭ信号ＰｖｎとＰＷＭ信号Ｐｖｏとの論理和を演算して、スイッチング素子Ｓ５’に入力するためのＰＷＭ信号を生成する。また、ＰＷＭ信号ＰｗｎとＰＷＭ信号Ｐｗｏとの論理和を演算して、スイッチング素子Ｓ６’に入力するためのＰＷＭ信号を生成する。
【０１８２】
なお、ＰＷＭ信号生成部５３’の構成は、上述したものに限定されない。指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１から、各スイッチング素子をそれぞれ駆動するためのＰＷＭ信号を生成することができるものであれば、他の方法を用いてもよい。
【０１８３】
第２実施形態においても、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１に基づいて生成されたＰＷＭ信号が入力されるので、スイッチング素子のスイッチング回数を低減することができ、スイッチングロスを低減することができる。また、インバータ回路２’の点Ｏ（図２４参照）の電位の変化の中心電位および振幅も、それぞれフラグ信号ｆｇのデューティ比および周期に応じて変化する。したがって、点Ｏの電位を任意の電位に制御することができる。
【０１８４】
上記第１および第２実施形態においては、フラグ信号ｆｇの周期およびデューティ比をあらかじめ設定する場合について説明したが、状況に応じてフラグ信号ｆｇの周期またはデューティ比を変化させるようにしてもよい。フラグ信号ｆｇのデューティ比を状況に応じて変化させる場合の例を第３実施形態として、図２６〜図２７を参照して説明する。
【０１８５】
図２６は、第３実施形態に係るインバータ回路および直流電源を説明するためのブロック図である。同図において、図２に示すインバータ回路２と同一または類似の要素には、同一の符号を付している。
【０１８６】
インバータ回路２”は、直流電源１から入力される直流電圧を分圧用コンデンサＣ１，Ｃ２で分圧することで点Ｏを中間の電位とする代わりに、２つの直流電源１’ａ，１’ｂを直列接続して両者の接続点である点Ｏを中間の電位としている点で、第１実施形態に係るインバータ回路２（図２参照）と異なる。直流電源１’ａ，１’ｂは太陽電池を備えている。
【０１８７】
図２７は、第３実施形態に係る指令値信号生成部を説明するためのブロック図である。同図において、図９に示す指令値信号生成部５２と同一または類似の要素には、同一の符号を付している。
【０１８８】
指令値信号生成部５２’は、デューティ比変更部５２７を備えている点で、指令値信号生成部５２（図９参照）と異なる。デューティ比変更部５２７は、直流電源１’ａ，１’ｂの出力をそれぞれ最大電力に追従させるための目標電圧を入力されて、点Ｏの電位の変化の中心電位を適切な電位とするための（フラグ信号ｆｇの）デューティ比を決定するものである。最大電力追従のための目標電圧は、周知の最大電力追従制御により算出される（詳細な説明は省略する）。先述したように、点Ｏの電位の変化の中心電位は、フラグ信号ｆｇのデューティ比に応じて変化する。デューティ比変更部５２７は、直流電源１’ａの目標電圧Ｅ１と直流電源１’ｂの目標電圧Ｅ２との合計値に対する目標電圧Ｅ２の割合である目標割合Ｒ（＝Ｅ２／（Ｅ１＋Ｅ２））とフラグ信号ｆｇのデューティ比との対応関係を記憶しており、入力された目標電圧Ｅ１，Ｅ２から目標割合Ｒを算出してこれに対応するデューティ比を決定する。例えば、Ｅ１とＥ２とが等しい場合、目標割合Ｒ（＝０．５）に対応するデューティ比を「０．５」とし、Ｅ１＞Ｅ２の場合、記憶されている対応関係からデューティ比をＤ（＜０．５）とする。デューティ比変更部５２７は、決定したデューティ比をデューティ比設定部５２４に出力する。デューティ比設定部５２４は、入力されたデューティ比をフラグ信号ｆｇのデューティ比に設定する。なお、目標割合Ｒとデューティ比との対応関係を記憶しておく代わりに、直流電源１’ａおよび直流電源１’ｂの出力電圧から算出された割合を目標割合Ｒとするようにフィードバック制御するようにしてもよい。
【０１８９】
第３実施形態においても第１実施形態と同様の効果を奏することができる。また、フラグ信号ｆｇのデューティ比を状況に応じて変化させることにより、直流電源１’ａ，１’ｂの出力をそれぞれ最大電力に追従させることができる。
【０１９０】
上記第１ないし第３実施形態においては、インバータ回路２（２’，２”）が３レベルインバータ回路の場合について説明したが、これに限られない。インバータ回路２（２’，２”）が３レベル以外のマルチレベルインバータ回路の場合でも、本発明を適用することができる。この場合でも、指令値信号Ｘｕ１，Ｘｖ１，Ｘｗ１に基づいて生成されたＰＷＭ信号が入力されるので、スイッチング素子のスイッチング回数を低減することができ、スイッチングロスを低減することができる。また、インバータ回路から出力される相電圧の中間電位（取りうる複数の電位のうち、負極の電位「０」と正極の電位「Ｅ」以外の電位）の変化の中心電位および振幅を、任意の電位に制御することができる。
【０１９１】
上記第１ないし第３実施形態においては、系統連系インバータシステムのインバータ装置（インバータ回路および制御回路）について説明したが、これに限られない。本発明は、他のシステムのインバータ装置にも適用することができる。
【０１９２】
本発明に係るインバータ装置、および、このインバータ装置を備える系統連系インバータシステムは、上述した実施形態に限定されるものではない。本発明に係るインバータ装置、および、このインバータ装置を備える系統連系インバータシステムの各部の具体的な構成は、種々に設計変更自在である。
【符号の説明】
【０１９３】
Ａ  系統連系インバータシステム
１，１’ａ，１’ｂ  直流電源
２,２’，２”  インバータ回路
Ｓ１〜Ｓ１２，Ｓ１'〜Ｓ６'  スイッチング素子
Ｄ１〜Ｄ１２  還流ダイオード
Ｄｃ１，Ｄｃ２  クランプダイオード
Ｃ１，Ｃ２  分圧用コンデンサ
３  フィルタ回路
４  変圧回路
５  制御回路
５１  フィードバック制御部
５２，５２’  指令値信号生成部
５２１  第１信号生成部
５２２  第２信号生成部
５２３  周期設定部
５２４  デューティ比設定部
５２５  フラグ信号生成部
５２６  信号組合部
５３，５３’  ＰＷＭ信号生成部
５３１  第１比較部（第１のパルス生成手段）
５３２  第２比較部（第２のパルス生成手段）
５３３  ＮＯＲ部（第３のパルス生成手段）
５３４，５３５  ＯＲ部
Ｂ  三相電力系統
【図１】
0005753742.tif 000002
【図２】
0005753742.tif 000003
【図３】
0005753742.tif 000004
【図４】
0005753742.tif 000005
【図５】
0005753742.tif 000006
【図６】
0005753742.tif 000007
【図７】
0005753742.tif 000008
【図８】
0005753742.tif 000009
【図９】
0005753742.tif 000010
【図１０】
0005753742.tif 000011
【図１１】
0005753742.tif 000012
【図１２】
0005753742.tif 000013
【図１３】
0005753742.tif 000014
【図１４】
0005753742.tif 000015
【図１５】
0005753742.tif 000016
【図１６】
0005753742.tif 000017
【図１７】
0005753742.tif 000018
【図１８】
0005753742.tif 000019
【図１９】
0005753742.tif 000020
【図２０】
0005753742.tif 000021
【図２１】
0005753742.tif 000022
【図２２】
0005753742.tif 000023
【図２３】
0005753742.tif 000024
【図２４】
0005753742.tif 000025
【図２５】
0005753742.tif 000026
【図２６】
0005753742.tif 000027
【図２７】
0005753742.tif 000028
【図２８】
0005753742.tif 000029
【図２９】
0005753742.tif 000030
【図３０】
0005753742.tif 000031