(57)【特許請求の範囲】
【請求項１】
回路内部に保持している変数ｋの値に応じて、システムクロックを変動させて動作クロックを生成して送出するＰＬＬ回路と、
前記ＰＬＬ回路から送出された前記動作クロックに基づいて動作し、入力信号のサンプリング周波数のｋ倍の周波数でデータをオーバーサンプリングするオーバーサンプリングフィルタと、
前記ＰＬＬ回路から送出された前記動作クロックで動作し、前記オーバーサンプリングフィルタから出力された信号のノイズシェーピング処理を実行するノイズシェイパと、
前記ＰＬＬ回路から送出された前記動作クロックで動作し、前記ノイズシェイパから出力された信号のパルス幅を前記動作クロックの１周期分ずつ拡げたり狭めたりして、前記入力信号に対応したパルス幅を持つパルス信号を生成するＰＷＭ変調器と
を備えることを特徴とするパルス幅変調システム。
【請求項２】
回路内部に保持している変数ｋの値に応じて、システムクロックを変動させて動作クロックを生成して送出するＰＬＬ回路と、
前記ＰＬＬ回路から送出された前記動作クロックに基づいて動作し、入力信号のサンプリング周波数のｋ倍の周波数でデータをオーバーサンプリングするオーバーサンプリングフィルタと
を備え、
前記オーバーサンプリングフィルタは、チェビシェフ特性と逆チェビシェフ特性とを連立した連立チェビシェフにより構成されることを特徴とするパルス幅変調システム。
【請求項３】
回路内部に保持している変数ｋの値に応じて、システムクロックを変動させて動作クロックを生成して送出するＰＬＬ回路と、
前記ＰＬＬ回路から送出された前記動作クロックに基づいて動作し、入力信号のサンプリング周波数のｋ倍の周波数でデータをオーバーサンプリングするオーバーサンプリングフィルタと
を備え、
前記変数ｋは１〜８の整数であり、前記ＰＬＬ回路は、前記システムクロックをｋ／８倍することにより前記動作クロックを生成することを特徴とするパルス幅変調システム。
【請求項４】
前記オーバーサンプリングフィルタは、チェビシェフ特性と逆チェビシェフ特性とを連立した連立チェビシェフにより構成されることを特徴とする請求項１に記載のパルス幅変調システム。
【請求項５】
前記連立チェビシェフは、無限インパルス応答フィルタであることを特徴とする請求項２に記載のパルス幅変調システム。
【請求項６】
前記変数ｋは１〜８の整数であり、前記ＰＬＬ回路は、前記システムクロックをｋ／８倍することにより前記動作クロックを生成することを特徴とする請求項１、２、４、５のいずれか１項に記載のパルス幅変調システム。
【請求項７】
請求項１〜６のいずれか１項に記載のパルス幅変調システムを備えることを特徴とする音声信号出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス幅変調（ＰＷＭ：Pulse Width Modulation）技術に係り、特に、ＰＷＭ変調の方式を改善することでＰＷＭ出力と中波放送（ＡＭ放送）の周波数との干渉を防止するパルス幅変調システムおよび音声信号出力装置に関する。
【背景技術】
【０００２】
ＰＷＭとは、一定周期のパルス信号の大きさに応じてパルス幅のデュ−ティサイクル（パルス幅のＨとＬの比）を変えることにより電流や電圧を制御する変調方式である。ところで、ＰＷＭ出力の周波数の整数倍周波数とＡＭ放送の発送波の周波数とが近接すると、ラジオチューナーにＰＷＭ出力が干渉し、その結果ラジオ出力にビートノイズが加えられてしまう。ここで、ＡＭ放送とは、一般に中波のラジオ放送を指し、「５２６．５ｋＨｚから１，６０６．５ｋＨｚまでの周波数の電波を使用して音声その他の音響を送る放送」と定義されている（電波法施行規則２条１項２４号、放送法２条２の３号）。
【０００３】
このような技術に関連して、ＡＭチューナーのチューニング周波数に応じてＰＷＭフレームレートを調整する技術が開示されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２００６／０２４７８１０号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般に、ＰＷＭ出力の周波数は、オリジナルの信号のサンプリング周波数の所定倍（例えば８倍）に固定されている。したがって、ＰＷＭ出力の周波数の整数倍周波数とＡＭ放送の発送波の周波数とが近接してしまうと、ラジオチューナーへのＰＷＭ出力の干渉を回避するのが難しかった。
【０００６】
本発明の目的は、ＰＷＭ出力周波数の整数倍周波数とＡＭ放送の発送波の周波数との周波数干渉を柔軟に回避することができるパルス幅変調システムおよび音声信号出力装置を提供することにある。
【課題を解決するための手段】
【０００７】
一態様によれば、（ａ）回路内部に保持している変数ｋの値に応じて、システムクロックを変動させて動作クロックを生成して送出するＰＬＬ回路と、（ｂ）前記ＰＬＬ回路から送出された前記動作クロックに基づいて動作し、入力信号のサンプリング周波数のｋ倍の周波数でデータをオーバーサンプリングするオーバーサンプリングフィルタと、（ｃ）前記ＰＬＬ回路から送出された前記動作クロックで動作し、前記オーバーサンプリングフィルタから出力された信号のノイズシェーピング処理を実行するノイズシェイパと、（ｄ）前記ＰＬＬ回路から送出された前記動作クロックで動作し、前記ノイズシェイパから出力された信号のパルス幅を前記動作クロックの１周期分ずつ拡げたり狭めたりして、前記入力信号に対応したパルス幅を持つパルス信号を生成するＰＷＭ変調器とを備えるパルス幅変調システムが提供される。別の態様によれば、（ａ）回路内部に保持している変数ｋの値に応じて、システムクロックを変動させて動作クロックを生成して送出するＰＬＬ回路と、（ｂ）前記ＰＬＬ回路から送出された前記動作クロックに基づいて動作し、入力信号のサンプリング周波数のｋ倍の周波数でデータをオーバーサンプリングするオーバーサンプリングフィルタとを備え、（ｃ）前記オーバーサンプリングフィルタは、チェビシェフ特性と逆チェビシェフ特性とを連立した連立チェビシェフにより構成されるパルス幅変調システムが提供される。さらに別の態様によれば、（ａ）回路内部に保持している変数ｋの値に応じて、システムクロックを変動させて動作クロックを生成して送出するＰＬＬ回路と、（ｂ）前記ＰＬＬ回路から送出された前記動作クロックに基づいて動作し、入力信号のサンプリング周波数のｋ倍の周波数でデータをオーバーサンプリングするオーバーサンプリングフィルタとを備え、（ｃ）前記変数ｋは１〜８の整数であり、前記ＰＬＬ回路は、前記システムクロックをｋ／８倍することにより前記動作クロックを生成するパルス幅変調システムが提供される。
【０００８】
別の態様によれば、上記パルス幅変調システムを備える音声信号出力装置が提供される。
【発明の効果】
【０００９】
本発明によれば、ＰＷＭ出力周波数の整数倍周波数とＡＭ放送の発送波の周波数との周波数干渉を柔軟に回避することができるパルス幅変調システムおよび音声信号出力装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】比較例に係るパルス幅変調システムを例示する模式的ブロック図。
【図２】パルス幅変調方式の概要を説明するための図。
【図３】ＰＷＭ出力の周波数の整数倍周波数とＡＭ放送の発送波の周波数とが近接した場合に発生するビートノイズについて説明するための図。
【図４】実施の形態に係るパルス幅変調システムによるＰＷＭ出力タイミングを例示する図であって、（ａ）ＰＷＭ出力の周波数が８ｆｓの場合（ｂ）ＰＷＭ出力の周波数が７ｆｓの場合（ｃ）ＰＷＭ出力の周波数が６ｆｓの場合を例示する図。
【図５】ＰＷＭ出力の周波数を変動させた場合のＰＷＭ出力の周波数の整数倍周波数値を例示する図。
【図６】実施の形態に係るパルス幅変調システムを例示する模式的ブロック図。
【図７】ＰＷＭ出力の周波数が８ｆｓの場合と７ｆｓの場合のオーバーサンプリング時の演算タイミングを例示する図。
【発明を実施するための形態】
【００１１】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各構成部品の寸法等は現実のものとは異なることに留意すべきである。したがって、具体的な寸法等は、以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１２】
又、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置を例示するものであって、この発明の実施の形態は、各構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１３】
［実施の形態］
（比較例におけるパルス幅変調システム）
図１は、比較例に係るパルス幅変調（ＰＷＭ）システムを例示する模式的ブロック図を例示している。比較例に係るパルス幅変調システムは、図１に例示するように、同期サンプリングレートコンバータ（同期ＳＲＣ）１０と、オーディオデジタル信号プロセッサ（ＤＳＰ）１２と、８倍オーバーサンプリングフィルタ１４と、ノイズシェイパ１６と、ＰＷＭ変調器（パルス幅変調器）１８とを含む。
【００１４】
同期式サンプリングレートコンバータ（同期ＳＲＣ）１０は、クロックに同期して、特定のサンプリングレートのデジタル信号（例えば、デジタルオーディオ信号）を入力して、オリジナルのサンプリングレートとは異なるサンプリング周波数に変換してオーディオデジタル信号プロセッサ（ＤＳＰ）１２に出力する。ここでは、同期式サンプリングレートコンバータ（ＳＲＣ）１０は、８／１２／１６／２４／３２／４８／９６ｋＨｚを４８ｋＨｚの周波数に、１１．０２５／２２．０５／４４．１／８８．２ｋＨｚを４４．１ｋＨｚの周波数にサンプリング変換する。
【００１５】
オーディオデジタル信号プロセッサ（ＤＳＰ）１２は、同期式サンプリングレートコンバータ（同期ＳＲＣ）１０から出力されたデジタル信号を入力して、例えばゲインコントロールやトーンコントロールなどのオーディオ信号処理を行い、ＰＣＭ（Pulse Code Modulation）方式のデジタルオーディオ信号を生成して８倍オーバーサンプリングフィルタ１４に出力する。
【００１６】
８倍オーバーサンプリングフィルタ１４は、デジタル信号をオーバーサンプリングしてノイズシェイパ１６に出力する。より具体的には、８倍オーバーサンプリングフィルタ１４は、オリジナルの入力信号のサンプリング周波数ｆｓの８倍の周波数（８ｆｓ）でデータをサンプリングして、例えば、４８ｋＨｚまたは４４．１ｋＨｚのサンプリング周波数を３８４ｋＨｚまたは３５２．８ｋＨｚのＰＷＭ周波数に変換する。
【００１７】
８倍オーバーサンプリングフィルタ１４は、２倍×３段で構成されたＦＩＲ（Finite Impulse Response：有限インパルス応答）フィルタ２０，２２，２４とを含む。各ＦＩＲフィルタ２０，２２，２４は、入力した信号（オリジナル）のサンプリング周波数の２倍の周波数でサンプリングする。ここで、８倍オーバーサンプリングフィルタ１４における１ｆｓ期間の８倍オーバーサンプリング処理は、図７（ａ）に例示するようなＡ〜Ｎまでの演算タイミングにより実現される。
【００１８】
各演算タイミングＡ〜Ｎは、以下のように演算動作を行う。
【００１９】
演算タイミングＡ：２倍オーバーサンプリング１回目（２ｆｓ）
演算タイミングＢ：２倍オーバーサンプリング２回目（２ｆｓ）
演算タイミングＣ：２倍オーバーサンプリング１回目（４ｆｓ）
演算タイミングＤ：２倍オーバーサンプリング２回目（４ｆｓ）
演算タイミングＥ：２倍オーバーサンプリング３回目（４ｆｓ）
演算タイミングＦ：２倍オーバーサンプリング４回目（４ｆｓ）
演算タイミングＧ：２倍オーバーサンプリング１回目（８ｆｓ）
演算タイミングＨ：２倍オーバーサンプリング２回目（８ｆｓ）
演算タイミングＩ：２倍オーバーサンプリング３回目（８ｆｓ）
演算タイミングＪ：２倍オーバーサンプリング４回目（８ｆｓ）
演算タイミングＫ：２倍オーバーサンプリング５回目（８ｆｓ）
演算タイミングＬ：２倍オーバーサンプリング６回目（８ｆｓ）
演算タイミングＭ：２倍オーバーサンプリング７回目（８ｆｓ）
演算タイミングＮ：２倍オーバーサンプリング８回目（８ｆｓ）
ノイズシェイパ１６は、８倍オーバーサンプリングフィルタ１４から出力されたデジタルオーディオ信号の量子化誤差ノイズのレベルを低下させるためにノイズシェーピング処理を実行してＰＷＭ変調器１８に出力する。
【００２０】
ＰＷＭ変調器１８は、ノイズシェイパ１６から出力された信号のパスル幅をマスタークロックの１周期分ずつ拡げたり狭めたりして、入力データに対応したパルス幅を持つパルス信号を生成して出力する。
【００２１】
ここで、図１に例示するように、ＰＷＭ変調器１８は２０４８ｆｓのシステムクロックで動作し、同期サンプリングレートコンバータ（同期ＳＲＣ）１０と、オーディオデジタル信号プロセッサ（ＤＳＰ）１２と、８倍オーバーサンプリングフィルタ１４と、ノイズシェイパ１６は、２０４８ｆｓの１／２の１０２４ｆｓのクロックで動作する。
【００２２】
このような比較例に係るパルス幅変調システムにおいて、例えば、オリジナルの入力信号のサンプリング周波数が４８ｋＨｚであれば、ＰＷＭ出力周波数は、４８ｋＨｚの８倍、すなわち３８６ｋＨｚになる。このときのＰＷＭ出力周波数３８６ｋＨｚの整数倍周波数が、ＡＭ放送の発送波の周波数と近接すると、図３に例示するように、ラジオチューナーにＰＷＭ出力が干渉し、その結果ラジオ出力（オーディオ出力）にビートノイズが加えられる。さらに、比較例に係るパルス幅変調システムにおいては、図２に例示するように、ＰＷＭ出力の周波数Ｔｓは、オリジナルの信号のサンプリング周波数ｆｓの８倍（８ｆｓ）に固定されているので、ＰＷＭ出力の周波数の整数倍周波数とＡＭ放送の発送波の周波数とが近接してしまうと、ラジオチューナーへのＰＷＭ出力の干渉を回避するのが難しい。
【００２３】
（実施の形態におけるパルス幅変調システム）
図６は、実施の形態に係るパルス幅変調（ＰＷＭ）システムを例示する模式的ブロック図である。実施の形態に係るパルス幅変調システムは、オリジナルの信号のサンプリング周波数ｆｓに対するオーバーサンプリング時の倍数ｋ（ｋは１〜８の整数）を可変にすることができ、ＰＷＭ出力周波数を８ｆｓの固定ではなく、８ｆｓ、７ｆｓ、６ｆｓ…といったように可変にできるシステムである。実施の形態に係るパルス幅変調システムは、図６に例示するように、同期サンプリングレートコンバータ（同期ＳＲＣ）１０と、オーディオデジタル信号プロセッサ（ＤＳＰ）１２と、ｋ倍オーバーサンプリングフィルタ２６と、ノイズシェイパ１６と、ＰＷＭ変調器（パルス幅変調器）１８と、ＰＬＬ（Phase Locked Loop）回路２８とを含む。
【００２４】
同期式サンプリングレートコンバータ（同期ＳＲＣ）１０は、比較例における同期式サンプリングレートコンバータ（同期ＳＲＣ）１０と同様に、クロックに同期して、特定のサンプリングレートのデジタル信号（例えば、デジタルオーディオ信号）を入力して、オリジナルのサンプリングレートとは異なるサンプリング周波数に変換してオーディオデジタル信号プロセッサ（ＤＳＰ）１２に出力する。ここでは、同期式サンプリングレートコンバータ（ＳＲＣ）１０は、８／１２／１６／２４／３２／４８／９６ｋＨｚを４８ｋＨｚの周波数に、１１．０２５／２２．０５／４４．１／８８．２ｋＨｚを４４．１ｋＨｚの周波数にサンプリング変換する。
【００２５】
オーディオデジタル信号プロセッサ（ＤＳＰ）１２は、比較例におけるオーディオデジタル信号プロセッサ（ＤＳＰ）１２と同様に、同期式サンプリングレートコンバータ（同期ＳＲＣ）１０から出力されたデジタル信号を入力して、例えばゲインコントロールやトーンコントロールなどのオーディオ信号処理を行い、ＰＣＭ（Ｐｕｌｓｅ Ｃｏｄｅ Ｍｏｄｕｌａｔｉｏｎ）方式のデジタルオーディオ信号を生成してｋ倍オーバーサンプリングフィルタ２６に出力する。
【００２６】
実施の形態に係る同期サンプリングレートコンバータ（同期ＳＲＣ）１０とオーディオデジタル信号プロセッサ（ＤＳＰ）１２は、比較例におけるパルス幅変調システムと同様に、１０２４ｆｓのシステムクロックで動作するものであり、比較例における同期サンプリングレートコンバータ（同期ＳＲＣ）１０とオーディオデジタル信号プロセッサ（ＤＳＰ）１２と同等の回路を用いることができる。
【００２７】
ＰＬＬ回路２８は、例えば、分周比を変更することにより、種々の周波数のクロック信号を生成する。ＰＬＬ回路２８は、ｋ倍オーバーサンプリングフィルタ２６とノイズシェイパ１６とＰＷＭ変調器１８とで用いられる各システムクロックをｋ／８倍（ｋは１〜８の整数）して動作クロックを生成し、ｋ倍オーバーサンプリングフィルタ２６とノイズシェイパ１６とＰＷＭ変調器１８とに送出する。具体的には、ＰＬＬ回路２８は、回路内部に保持している変数ｋの値に応じて、ｋ倍オーバーサンプリングフィルタ２６とノイズシェイパ１６に１０２４×（ｋ／８）ｆｓの動作クロックを送出し、ＰＷＭ変調器１８に２０４８×（ｋ／８）ｆｓのクロックを送出する。したがって、ＰＬＬ回路２８は、例えば、ｋ＝８の場合は、ｋ倍オーバーサンプリングフィルタ２６とノイズシェイパ１６に１０２４ｆｓの動作クロックを送出し、ＰＷＭ変調器１８に２０４８ｆｓの動作クロックを送出する。また、ｋ＝７の場合は、ｋ倍オーバーサンプリングフィルタ２６とノイズシェイパ１６に８９６ｆｓの動作クロックを送出し、ＰＷＭ変調器１８に１７９２ｆｓの動作クロックを送出し、ｋ＝６の場合は、ｋ倍オーバーサンプリングフィルタ２６とノイズシェイパ１６に７６８ｆｓの動作クロックを送出し、ＰＷＭ変調器１８に１５３６ｆｓの動作クロックを送出する。なお、ＰＬＬ回路２８内部に保持している変数ｋの値は、例えば、ユーザにより外部から設定変更可能である。
【００２８】
ｋ倍オーバーサンプリングフィルタ２６は、ＰＬＬ回路２８から送出された１０２４×（ｋ／８）ｆｓの動作クロックで動作し、デジタル信号をオーバーサンプリングしてノイズシェイパ１６に出力する。より具体的には、ｋ倍オーバーサンプリングフィルタ２６は、オリジナルの入力信号のサンプリング周波数ｆｓのｋ倍（ｋは１〜８の整数）の周波数（ｋｆｓ）でデータをオーバーサンプリングして、例えば、４８ｋＨｚまたは４４．１ｋＨｚのサンプリング周波数を（４８×ｋ）ｋＨｚまたは（４４．１×ｋ）ｋＨｚのＰＷＭ周波数に変換する。
【００２９】
ｋ倍オーバーサンプリングフィルタ２６は、ｋ倍×１段で構成された連立チェビシェフ３０を含む。例えば、Ｋ＝７の場合、比較例で用いたＦＩＲフィルタ２０，２２，２４では演算ステップが足りなくなる。そこで、実施の形態におけるｋ倍オーバーサンプリングフィルタ２６では、連立チェビシェフ３０を採用する。連立チェビシェフ３０は、チェビシェフ特性と逆チェビシェフ特性の考え方を連立したフィルタであり、サンプリング周波数をたびたび変更するような用途に向いている。連立チェビシェフ３０は、例えば、ＩＩＲ(Infinite Impulse Response：無限インパルス応答)フィルタである。
【００３０】
連立チェビシェフ３０は、ＰＬＬ回路２８から送出された１０２４×（ｋ／８）ｆｓの動作クロックで動作することにより、入力した信号（オリジナル）のサンプリング周波数のｋ倍の周波数でオーバーサンプリングする。ここで、ｋ＝７の場合のｋ倍オーバーサンプリングフィルタ２６における１ｆｓ期間のｋ倍オーバーサンプリング処理は、図７（ｂ）に例示するようなＯ〜Ｕまでの演算タイミングにより実現される。
【００３１】
各演算タイミングＯ〜Ｕは、以下のように演算動作を行う。
【００３２】
演算タイミングＯ：７倍オーバーサンプリング１回目（７ｆｓ）
演算タイミングＰ：７倍オーバーサンプリング２回目（７ｆｓ）
演算タイミングＱ：７倍オーバーサンプリング３回目（７ｆｓ）
演算タイミングＲ：７倍オーバーサンプリング４回目（７ｆｓ）
演算タイミングＳ：７倍オーバーサンプリング５回目（７ｆｓ）
演算タイミングＴ：７倍オーバーサンプリング６回目（７ｆｓ）
演算タイミングＵ：７倍オーバーサンプリング７回目（７ｆｓ）
ノイズシェイパ１６は、ＰＬＬ回路２８から送出された１０２４×（ｋ／８）ｆｓの動作クロックで動作し、ｋ倍オーバーサンプリングフィルタ２６から出力されたデジタルオーディオ信号の量子化誤差ノイズのレベルを低下させるためにノイズシェーピング処理を実行してＰＷＭ変調器１８に出力する。
【００３３】
ＰＷＭ変調器１８は、ＰＬＬ回路２８から送出された２０４８×（ｋ／８）ｆｓの動作クロックで動作し、ノイズシェイパ１６から出力された信号のパスル幅を動作クロックの１周期分ずつ拡げたり狭めたりして、入力信号に対応したパルス幅を持つパルス信号を生成して出力する。
【００３４】
なお、実施の形態に係るノイズシェイパ１６とＰＷＭ変調器１８は、ＰＬＬ回路２８から送出された１０２４×（ｋ／８）ｆｓの動作クロックで動作させるだけで、比較例におけるノイズシェイパ１６とＰＷＭ変調器１８と同等の回路を用いることができる。
【００３５】
図４は、実施の形態に係るパルス幅変調システムによるＰＷＭ出力タイミングを例示する図である。オーバーサンプリング時の倍数ｋを可変にできるようにしたことで、ＰＷＭ出力の周波数が８ｆｓの場合（図４（ａ））、ＰＷＭ出力の周波数が７ｆｓの場合（図４（ｂ））、ＰＷＭ出力の周波数が６ｆｓの場合（図４（ｃ））において、それぞれの周期Ａ，Ｂ，Ｃを可変にできる。ここで、周期Ａ：周期Ｂ＝７：８であり、周期Ａ：周期Ｃ＝６：８である。
【００３６】
このような実施の形態に係るパルス幅変調システムにおいて、例えば、オリジナルの入力信号のサンプリング周波数が４８ｋＨｚでありｋ＝８であれば、ＰＷＭ出力周波数は、入力サンプリング周波数４８ｋＨｚの８倍、すなわち３８６ｋＨｚになる。ここで、ＡＭ放送の発送波の周波数が例えば７６８ｋＨｚであるとすると、図５に例示するように、ＰＷＭ出力周波数３８６ｋＨｚの整数倍周波数（この場合、２倍周波数）も７６８ｋＨｚであり、ＡＭ放送の発送波の周波数と近接するため、ラジオチューナーにＰＷＭ出力が干渉して、その結果ラジオ出力（オーディオ出力）にビートノイズが加えられる。しかしながら、実施の形態に係るパルス幅変調システムにおいては、オリジナルの信号のサンプリング周波数ｆｓに対するオーバーサンプリング時の倍数ｋを可変にできる。したがって、ｋ＝８（８ｆｓ）のときにＡＭ放送の発送波の周波数と近接した場合に、ＰＬＬ回路２８における変数ｋをｋ＝７（７ｆｓ）やｋ＝６（６ｆｓ）などに切り替えることにより、ＡＭ放送の発送波の周波数への近接を簡単に回避できる。
【００３７】
なお、図６に例示した実施の形態に係るパルス幅変調システムを、例えば音声信号出力装置に組み込むことにより、ＰＷＭ出力周波数の整数倍周波数とＡＭ放送の発送波の周波数との周波数干渉を柔軟に回避することができる音声信号出力装置を実現することもできる。
【００３８】
このように、実施の形態に係るパルス幅変調システムによると、ＰＷＭ出力周波数の整数倍周波数がＡＭ放送の発送波の周波数と近接したとしても、ＰＬＬ回路２８における変数ｋを切り替えることにより、ＡＭ放送の発送波の周波数への近接を簡単に回避できる。
【００３９】
以上説明したように、実施の形態によれば、ＰＷＭ出力周波数の整数倍周波数とＡＭ放送の発送波の周波数との周波数干渉を柔軟に回避することができるパルス幅変調システムおよび音声信号出力装置を提供することができる。
【００４０】
（その他の実施の形態）
上記のように、本発明について実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【００４１】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【産業上の利用可能性】
【００４２】
本発明に係るパルス幅変調システムおよび音声信号出力装置は、ラジオ、ラジカセ、カーオーディオ、オーディオコンポーネント、携帯電話、ゲーム機、パソコン等、ＡＭ放送を受信して出力する機器全般に幅広く適用可能である。
【符号の説明】
【００４３】
１０…同期サンプリングレートコンバータ（同期ＳＲＣ）
１２…オーディオデジタル信号プロセッサ（ＤＳＰ）
１４…８倍オーバーサンプリングフィルタ
１６…ノイズシェイパ
１８…ＰＷＭ変調器（パルス幅変調器）
２６…ｋ倍オーバーサンプリングフィルタ
２８…ＰＬＬ回路
３０…連立チェビシェフ
【図１】
0005795503.tif 000002
【図２】
0005795503.tif 000003
【図３】
0005795503.tif 000004
【図４】
0005795503.tif 000005
【図５】
0005795503.tif 000006
【図６】
0005795503.tif 000007
【図７】
0005795503.tif 000008