(57)【特許請求の範囲】
【請求項１】
ソース電極およびドレイン電極を覆うように、低分子有機半導体材料および有機高分子材料を有する有機半導体層を形成する有機半導体層形成工程と、
前記ソース電極および前記ドレイン電極間のチャネル領域を含むように、前記有機半導体層上に第一誘電体層を形成する第一誘電体層形成工程と、
前記低分子有機半導体材料を溶解することができる溶媒で、前記有機半導体層の一部を洗浄することにより、第一誘電体層非形成領域の前記有機半導体層中の前記低分子有機半導体材料を除去し、かつ、前記第一誘電体層非形成領域の前記有機半導体層中の前記有機高分子材料を残す洗浄除去工程と、
前記第一誘電体層を覆うように第二誘電体層を形成する第二誘電体層形成工程と、
を有することを特徴とする有機半導体素子の製造方法。
【請求項２】
前記有機半導体層形成工程の前に、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極を覆うように前記基板上に形成されたゲート絶縁層とを有する電極積層体を用い、前記電極積層体の前記ゲート絶縁層上に前記ソース電極および前記ドレイン電極を形成するソース電極およびドレイン電極形成工程を有することを特徴とする請求項１に記載の有機半導体素子の製造方法。
【請求項３】
ソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極を覆うように形成され、低分子有機半導体材料および有機高分子材料を有する有機半導体層と、
前記有機半導体層の周囲に形成され、前記有機半導体層から前記低分子有機半導体材料が除去され、前記有機高分子材料が残存する高分子層と、
前記有機半導体層上にのみ形成された第一誘電体層と、
前記第一誘電体層を覆うように前記高分子層上に形成された第二誘電体層と、
を有することを特徴とする有機半導体素子。
【請求項４】
前記ソース電極および前記ドレイン電極が、基板と、前記基板上に形成されたゲート電極と、前記ゲート電極を覆うように前記基板上に形成されたゲート絶縁層とを有する電極積層体の前記ゲート絶縁層上に形成されていることを特徴とする請求項３に記載の有機半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に有機トランジスタが形成された有機半導体素子およびその製造方法に関するものである。
【背景技術】
【０００２】
ＴＦＴに代表される半導体トランジスタは、近年、ディスプレイ装置の発展に伴ってその用途を拡大する傾向にある。このような半導体トランジスタは、半導体材料を介して電極が接続されていることにより、スイッチング素子としての機能を果たすものである。
【０００３】
従来、上記半導体トランジスタに用いられる半導体材料としては、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）やインジウムガリウム砒素（ＩｎＧａＡｓ）などの無機半導体材料が用いられてきた。近年、普及が拡大している液晶表示装置のディスプレイ用ＴＦＴアレイ基板にもこのような無機半導体材料を用いた半導体トランジスタが用いられている。
【０００４】
一方、上記半導体材料としては、有機化合物からなる有機半導体材料も知られている。有機半導体材料は、プロセス温度が低いため、フレキシブルなプラスチック基板上に形成できる。このため、機械的衝撃に対して安定であり、軽くできるという利点を有している。また、印刷法等の塗布プロセスで作製できることから、上記無機半導体材料に比べて低コストで大面積かつ大量生産の可能性がある。したがって、このような有機半導体材料を対象として、電子ペーパーに代表されるフレキシブルディスプレイ等の次世代ディスプレイ装置への応用や、印刷ＲＦＩＤタグなどを想定した研究が活発に行われている。
【０００５】
有機半導体材料が用いられた有機トランジスタを製造する際には、通常、有機半導体層をパターニングする必要がある。有機半導体層のパターニング手法として、インクジェット法等が報告されているが、基板に親疎水パターンを形成し、この上に有機半導体層を形成する工程が必要である。しかし、特に低分子有機半導体材料ではこれらの工程を経ることで、有機半導体層の移動度が低下するという問題がある。
【０００６】
一方で、全面に有機半導体層を形成した後、保護層を形成し、保護層をマスクとして保護されていない部分を非活性化する試みや、有機半導体層の一部を除去する試みもなされている（例えば、特許文献１〜４参照）。非活性化する手法としては、プラズマ処理、酸化剤の使用等が検討されており、除去する手法としては、レーザー照射等が検討されている。
【０００７】
しかしながら、これらの方法においては、有機半導体素子を製造する際に、有機半導体層の非活性化または除去により有機半導体層をパターニングするため、工程が煩雑でコストが高くなってしまう。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】国際公開第２００６／０４８０９２号パンフレット
【特許文献２】国際公開第２００８／１３１８３６号パンフレット
【特許文献３】特開２００８−２７７３８１号公報
【特許文献４】特開２００８−２７０４９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記実情に鑑みてなされたものであり、有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングした有機半導体素子を得ることができる有機半導体素子の製造方法を提供することを主目的とするものである。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は、ソース電極およびドレイン電極を覆うように、低分子有機半導体材料を有する有機半導体層を形成する有機半導体層形成工程と、上記ソース電極および上記ドレイン電極間のチャネル領域を含むように、上記有機半導体層上に第一誘電体層を形成する第一誘電体層形成工程と、上記低分子有機半導体材料を溶解することができる溶媒で、上記有機半導体層の一部を洗浄することにより、第一誘電体層非形成領域の上記有機半導体層を除去する洗浄除去工程と、上記第一誘電体層を覆うように第二誘電体層を形成する第二誘電体層形成工程と、を有することを特徴とする有機半導体素子の製造方法を提供する。
【００１１】
本発明によれば、洗浄除去工程を行うことにより、第一誘電体層に保護された領域の有機半導体層は残り、第一誘電体層に保護されていない領域の有機半導体層は除去されるため、有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングすることができる。
【００１２】
また、本発明は、ソース電極およびドレイン電極を覆うように、低分子有機半導体材料および有機高分子材料を有する有機半導体層を形成する有機半導体層形成工程と、上記ソース電極および上記ドレイン電極間のチャネル領域を含むように、上記有機半導体層上に第一誘電体層を形成する第一誘電体層形成工程と、上記低分子有機半導体材料を溶解することができる溶媒で、上記有機半導体層の一部を洗浄することにより、第一誘電体層非形成領域の上記有機半導体層中の上記低分子有機半導体材料を除去し、かつ、上記第一誘電体層非形成領域の上記有機半導体層中の上記有機高分子材料を残す洗浄除去工程と、上記第一誘電体層を覆うように第二誘電体層を形成する第二誘電体層形成工程と、を有することを特徴とする有機半導体素子の製造方法を提供する。
【００１３】
本発明によれば、洗浄除去工程を行うことにより、第一誘電体層に保護された領域の有機半導体層では、低分子有機半導体材料および有機高分子材料が残存し、第一誘電体層に保護されていない領域の有機半導体層では、低分子有機半導体材料は溶媒に溶解して除去され、かつ、有機高分子材料は溶媒に溶解せずに残存することから、第一誘電体層に保護された領域の有機半導体層の周囲に、有機半導体層から低分子有機半導体材料が除去され、有機高分子材料が残存する高分子層を形成することができる。低分子有機半導体材料が除去された高分子層では導電性が低下し、低分子有機半導体材料が残存する有機半導体層では導電性が維持されるため、有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングすることができる。高分子層は、洗浄除去工程において第一誘電体層に保護された領域の有機半導体層の周囲に形成されるため、第二誘電体層形成工程において第二誘電体層を形成する際に、第二誘電体層形成用塗工液から有機半導体層の側面を保護することができるという利点がある。
【００１４】
上記発明においては、上記有機半導体層形成工程の前に、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように上記基板上に形成されたゲート絶縁層とを有する電極積層体を用い、上記電極積層体の上記ゲート絶縁層上に上記ソース電極および上記ドレイン電極を形成するソース電極およびドレイン電極形成工程を有していてもよい。このようなソース電極およびドレイン電極形成工程を有することにより、ボトムゲート・ボトムコンタクト型の有機半導体素子を形成することができる。
【００１５】
また、本発明は、ソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極を覆うように形成され、低分子有機半導体材料および有機高分子材料を有する有機半導体層と、上記有機半導体層の周囲に形成され、上記有機半導体層から上記低分子有機半導体材料が除去され、上記有機高分子材料が残存する高分子層と、上記有機半導体層上にのみ形成された第一誘電体層と、上記第一誘電体層を覆うように上記高分子層上に形成された第二誘電体層と、を有することを特徴とする有機半導体素子を提供する。
【００１６】
本発明によれば、有機半導体層の周囲に形成された高分子層を有することにより、低分子有機半導体材料が除去された高分子層は、有機半導体層に比べて導電性が低く、低分子有機半導体材料を有する有機半導体層は、高分子層に比べて導電性が高いため、有機半導体層が良好にパターニングされた有機半導体素子とすることができる。
【００１７】
上記発明においては、上記ソース電極および上記ドレイン電極が、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように上記基板上に形成されたゲート絶縁層とを有する電極積層体の上記ゲート絶縁層上に形成されていてもよい。本発明の有機半導体素子がこのような構成を有することで、ボトムゲート・ボトムコンタクト型の有機半導体素子とすることができる。
【発明の効果】
【００１８】
本発明は、有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングした有機半導体素子を得ることができるという効果を奏する。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１態様の有機半導体素子の製造方法の一例を示す工程図である。
【図２】本発明の第１態様の有機半導体素子の製造方法の他の例を示す工程図である。
【図３】本発明の第１態様の有機半導体素子の製造方法の他の例を示す工程図である。
【図４】本発明の第２態様の有機半導体素子の製造方法の一例を示す工程図である。
【図５】本発明の第２態様の有機半導体素子の製造方法の他の例を示す工程図である。
【図６】本発明の第２態様の有機半導体素子の製造方法の他の例を示す工程図である。
【図７】本発明の有機半導体素子の一例を示す概略断面図である。
【図８】本発明の有機半導体素子の他の例を示す概略断面図である。
【図９】本発明の有機半導体素子の他の例を示す概略断面図である。
【図１０】実施例において作製された有機半導体素子のトランジスタ特性評価の結果を示すグラフである。
【図１１】比較例において作製された有機半導体素子のトランジスタ特性評価の結果を示すグラフである。
【発明を実施するための形態】
【００２０】
以下、本発明の有機半導体素子の製造方法および有機半導体素子について詳細に説明する。
【００２１】
Ａ．有機半導体素子の製造方法
まず、本発明の有機半導体素子の製造方法について説明する。本発明の有機半導体素子の製造方法は、有機半導体層の構成に応じて、２つの態様に大別することができる。以下、本発明の有機半導体素子の製造方法について、各態様に分けて説明する。
【００２２】
１．第１態様
本発明の第１態様の有機半導体素子の製造方法は、ソース電極およびドレイン電極を覆うように、低分子有機半導体材料を有する有機半導体層を形成する有機半導体層形成工程と、上記ソース電極および上記ドレイン電極間のチャネル領域を含むように、上記有機半導体層上に第一誘電体層を形成する第一誘電体層形成工程と、上記低分子有機半導体材料を溶解することができる溶媒で、上記有機半導体層の一部を洗浄することにより、第一誘電体層非形成領域の上記有機半導体層を除去する洗浄除去工程と、上記第一誘電体層を覆うように第二誘電体層を形成する第二誘電体層形成工程と、を有することを特徴とするものである。
【００２３】
このような本態様の有機半導体素子の製造方法について、図面を参照しながら説明する。図１は、本発明の第１態様の有機半導体素子の製造方法の一例を示す工程図である。図１に例示するように、本態様の有機半導体素子の製造方法は、基板１１と、基板１１上に形成されたゲート電極１２と、ゲート電極１２を覆うように基板１１上に形成されたゲート絶縁層１３とを有する電極積層体１４を用い（図１（ａ））、電極積層体１４のゲート絶縁層１３上にソース電極１およびドレイン電極２を形成するソース電極およびドレイン電極形成工程（図１（ｂ））と、ソース電極１およびドレイン電極２を覆うように、低分子有機半導体材料を有する有機半導体層３を形成する有機半導体層形成工程（図１（ｃ））と、ソース電極１およびドレイン電極２間のチャネル領域Ｃを含むように、有機半導体層３上に第一誘電体層４を形成する第一誘電体層形成工程（図１（ｄ））と、上記低分子有機半導体材料を溶解することができる溶媒で、有機半導体層３の一部を洗浄することにより、第一誘電体層非形成領域Ｘの有機半導体層３を除去する洗浄除去工程（図１（ｅ））と、第一誘電体層４を覆うように第二誘電体層５を形成する第二誘電体層形成工程（図１（ｆ））と、を有することにより、有機半導体素子１０を製造するものである（図１（ｆ））。
【００２４】
本態様によれば、洗浄除去工程を行うことにより、第一誘電体層に保護された領域の有機半導体層は残り、第一誘電体層に保護されていない領域の有機半導体層は除去されるため、有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングすることができる。
【００２５】
本態様の有機半導体素子の製造方法は、少なくとも有機半導体層形成工程と、第一誘電体層形成工程と、洗浄除去工程と、第二誘電体層形成工程とを有するものであり、必要に応じて他の任意の工程を有していてもよいものである。
以下、本態様の有機半導体素子の製造方法における各工程について説明する。
【００２６】
（１）有機半導体層形成工程
まず、本態様における有機半導体層形成工程について説明する。本工程は、ソース電極およびドレイン電極を覆うように、低分子有機半導体材料を有する有機半導体層を形成する工程である。
【００２７】
本工程に用いられる低分子有機半導体材料としては、本態様の有機半導体素子の製造方法により製造される有機半導体素子の用途等に応じて、所望の半導体特性を備える有機半導体層を形成できる材料であれば特に限定されるものではなく、一般的に有機半導体トランジスタに用いられる低分子有機半導体材料を用いることができる。ここで、「低分子有機半導体材料」とは、分子量が１０，０００未満である有機半導体材料をいう。このような低分子有機半導体材料としては、例えば、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等を挙げることができる。より具体的には、ペンタセン、シリルエチン置換ペンタセンに代表されるペンタセン誘導体、アントラジチオフェン誘導体、ベンゾチエノベンゾチオフェン誘導体、ジナフトチエノチオフェン誘導体等を挙げることができる。
【００２８】
また、本工程に用いられる低分子有機半導体材料は、低分子液晶性有機半導体材料であってもよい。本工程に用いられる低分子液晶性有機半導体材料としては、半導体特性を備え、所定の温度で液晶相を示す材料であれば特に限定されるものではなく、例えば、オリゴカルコゲノフェン誘導体、オリゴフェニレン誘導体、カルコゲノフェンとフェニレンのコオリゴマー誘導体、テトラチエノアセン等のカルコゲノフェンの縮環化合物誘導体、カルコゲノフェンとフェニレンとの縮環化合物誘導体、アントラセン、テトラセン、ペンタセン、ピレン、トリフェニレン、コロネン等の縮合多環炭化水素誘導体、カルコゲノフェンと縮合多環炭化水素とのコオリゴマー誘導体、フタロシアニン誘導体、ポルフィリン誘導体、テトラチオフルバレン誘導体、トリフェニルアミン誘導体、テトラシアノキノジメタン誘導体、ベンゾキノン誘導体、チアゾロチアゾール誘導体、およびフラーレン誘導体等を挙げることができる。
【００２９】
なお、本工程に用いられる低分子有機半導体材料は、１種類のみであってもよく、２種類以上であってもよい。
【００３０】
本工程において有機半導体層を形成する方法としては、少なくともソース電極およびドレイン電極が形成された領域に、ソース電極およびドレイン電極を覆うように、低分子有機半導体材料を有する有機半導体層を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、低分子有機半導体材料を含有する有機半導体層形成用塗工液を用い、当該有機半導体層形成用塗工液をソース電極およびドレイン電極が形成された基板上の全面に塗布するスピンコート法、ブレードコート法、インクジェット法、フレキソ印刷法、マイクロコンタクトプリント法、スクリーン印刷法等を挙げることができる。
【００３１】
本工程により形成される有機半導体層の厚みとしては、上記低分子有機半導体材料の種類等に応じて、所望の半導体特性を備える有機半導体層を形成できる範囲であれば特に限定されないが、通常、１ｎｍ〜１μｍの範囲内であることが好ましく、５ｎｍ〜５００ｎｍの範囲内であることがより好ましく、１０ｎｍ〜３００ｎｍの範囲内であることがさらに好ましい。
【００３２】
本工程に用いられるソース電極およびドレイン電極は、互いに一定の間隔をもって対向するように形成されたものである。また、ソース電極およびドレイン電極間に設けられた間隔は、チャネル領域となるものである。上記ソース電極および上記ドレイン電極の構成材料としては、所望の導電性を有する導電性材料であれば特に限定されるものではない。このような導電性材料としては、例えば、Ｔａ、Ｔｉ、Ａｌ、Ｚｒ、Ｃｒ、Ｎｂ、Ｈｆ、Ｍｏ、Ａｕ、Ａｇ、Ｐｔ、Ｃｕ、Ｍｏ−Ｔａ合金、ＩＴＯ（酸化インジウムスズ）、ＩＺＯ（酸化インジウム亜鉛）等の無機材料、および、ＰＥＤＯＴ／ＰＳＳ（ポリエチレンジオキシチオフェン／ポリスチレンスルホン酸）等の導電性を有する有機材料を挙げることができる。なお、ソース電極およびドレイン電極は、１種類の導電性材料からなるものであってもよく、２種類以上の導電性材料からなるものであってもよい。また、ソース電極およびドレイン電極において、同一の導電性材料が用いられていてもよく、互いに異なる導電性材料が用いられていてもよい。
【００３３】
また、本工程に用いられるソース電極およびドレイン電極間にはチャネル領域が形成されることになるが、上記ソース電極および上記ドレイン電極間の距離は、通常、０．１μｍ〜１ｍｍの範囲内であることが好ましく、０．５μｍ〜２００μｍの範囲内であることがより好ましく、１μｍ〜１００μｍの範囲内であることがさらに好ましい。
【００３４】
また、本工程に用いられるソース電極およびドレイン電極の厚みは、使用される導電性材料の種類に応じて、所望の電気抵抗を達成できる範囲内であれば特に限定されるものではないが、通常、１ｎｍ〜１μｍの範囲内であることが好ましく、１０ｎｍ〜２００ｎｍの範囲内であることがより好ましく、２０ｎｍ〜１００ｎｍの範囲内であることがさらに好ましい。
【００３５】
（２）第一誘電体層形成工程
次に、本態様における第一誘電体層形成工程について説明する。本工程は、上記ソース電極および上記ドレイン電極間のチャネル領域を含むように、上記有機半導体層上に第一誘電体層を形成する工程である。
【００３６】
本工程により形成される第一誘電体層は、所望の絶縁性を有し、有機半導体層を侵さないものであり、かつ、後述する洗浄除去工程において、低分子有機半導体材料を溶解することができる溶媒から有機半導体層を保護する機能を有するものである。本工程において第一誘電体層を形成する方法としては、上記性質および機能を有する第一誘電体層を、ソース電極およびドレイン電極間のチャネル領域を含むように、有機半導体層上に形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、第一誘電体層の材料と、有機半導体層に影響を与えない溶媒とを含有する第一誘電体層形成用塗工液を用い、当該第一誘電体層形成用塗工液を有機半導体層上の所定の領域に塗布する方法、第一誘電体層の材料のターゲットを用い、当該第一誘電体層の材料を有機半導体層上の所定の領域に蒸着する方法等を挙げることができる。
【００３７】
本工程における第一誘電体層の形成方法が、第一誘電体層形成用塗工液を塗布する方法である場合、本工程に用いられる第一誘電体層の材料としては、例えば、ＰＴＦＥ、ＣＹＴＯＰ（旭硝子株式会社製）等のフッ素系樹脂、アクリル系樹脂、フェノール系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等を挙げることができ、中でも、フッ素系樹脂が好ましい。有機半導体層を侵しにくいからである。なお、本工程に用いられる第一誘電体層の材料は、１種類のみであってもよく、２種類以上であってもよい。
【００３８】
また、上記第一誘電体層形成用塗工液に用いられる溶媒としては、有機半導体層に影響を与えないものであれば特に限定されるものではなく、例えば、フロリナート（住友スリーエム株式会社製）等のフッ素系溶媒、水、トルエン、ベンゼン、クロロベンゼン、ジクロロベンゼン、クロロホルム、テトラリン、キシレン、アニソール、ジクロロメタン、γブチロラクトン、ブチルセルソルブ、シクロヘキサン、ＮＭＰ（Ｎ−メチル−２−ピロリドン）、ジメチルスルホキシド、シクロヘキサノン、ジオキサンまたは、ＴＨＦ（テトラヒドロフラン）、ＰＧＭＥ（ｐｒｏｐｙｌｅｎｅｇｌｙｃｏｌ  ｍｏｎｏｍｅｔｈｙｌ  ｅｔｈｅｒ）、ＰＧＭＥＡ（ｐｒｏｐｙｌｅｎｅｇｌｙｃｏｌ  ｍｏｎｏｍｅｔｈｙｌ  ｅｔｈｅｒ  ａｃｅｔａｔｅ）、乳酸エチル、ＤＭＡｃ（Ｎ，Ｎ−ｄｉｍｅｔｈｙｌａｃｅｔａｍｉｄｅ）、ＭＥＫ（ｍｅｔｈｙｌ  ｅｔｈｙｌ  ｋｅｔｏｎｅ）、ＭＩＢＫ（ｍｅｔｈｙｌ  ｉｓｏｂｕｔｙｌ  ｋｅｔｏｎｅ）、ＩＰＡ（ｉｓｏｐｒｏｐｙｌ  ａｌｃｏｈｏｌ）、エタノール等を挙げることができ、中でも、フッ素系溶媒が好ましい。
【００３９】
本工程において上記第一誘電体層形成用塗工液を塗布する方法としては、所望の第一誘電体層を形成することができる方法であれば特に限定されるものではなく、例えば、マイクロコンタクトプリント法、インクジェット法、スクリーン印刷法、フレキソ印刷法、スプレーコート法等を挙げることができる。
【００４０】
一方、本工程における第一誘電体層の形成方法が、第一誘電体層の材料を蒸着する方法である場合、本工程に用いられる第一誘電体層の材料としては、例えば、フッ素系樹脂、ポリパラキシレン等の有機材料や、ＳｉＯ２（二酸化ケイ素）、ＳｉＮｘ（窒化ケイ素）、Ａｌ２Ｏ３（酸化アルミニウム）等の無機材料等を挙げることができ、中でも、フッ素系樹脂が好ましい。これは、製膜時に有機半導体層にダメージを与えにくいからである。なお、本工程に用いられる第一誘電体層の材料は、１種類のみであってもよく、２種類以上であってもよい。
【００４１】
本工程において上記第一誘電体層の材料を蒸着する方法としては、所望の第一誘電体層を形成することができる方法であれば特に限定されるものではなく、例えば、プラズマＣＶＤ法、熱ＣＶＤ法、レーザーＣＶＤ法等のＣＶＤ法、真空蒸着法、スパッタリング法、イオンプレーティング法等を挙げることができる。
【００４２】
本工程により形成される第一誘電体層の厚みとしては、所望の絶縁性を有し、後述する洗浄除去工程において、低分子有機半導体材料を溶解することができる溶媒から有機半導体層を保護することができる範囲内であれば特に限定されるものではないが、通常、１０ｎｍ〜１００μｍの範囲内であることが好ましく、５０ｎｍ〜１０μｍの範囲内であることがより好ましく、１００ｎｍ〜１μｍの範囲内であることがさらに好ましい。
【００４３】
（３）洗浄除去工程
次に、本態様における洗浄除去工程について説明する。本工程は、上記低分子有機半導体材料を溶解することができる溶媒で、上記有機半導体層の一部を洗浄することにより、第一誘電体層非形成領域の上記有機半導体層を除去する工程である。
【００４４】
本工程においては、第一誘電体層に保護されていない領域の有機半導体層では、低分子有機半導体材料が溶媒に溶解するため、上述した図１（ｅ）に例示するように、第一誘電体層非形成領域Ｘの有機半導体層３は除去される。一方、第一誘電体層に保護された領域の有機半導体層では、低分子有機半導体材料が溶媒に溶解しないため、第一誘電体層形成領域の有機半導体層は残存する。その結果、有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングすることができる。
【００４５】
本工程に用いられる溶媒は、有機半導体層に含まれる低分子有機半導体材料を溶解することができるものであるが、溶解度が高すぎる溶媒を用いると、わずかな時間で第一誘電体層に保護されている有機半導体層の中にまで溶媒が入り込んでしまい、パターン精度が悪くなってしまう。したがって、本工程に用いられる溶媒は、低分子有機半導体材料の溶解度が５ｗｔ％以下であることが好ましく、１ｗｔ％以下であることがより好ましい。一方、本工程に用いられる溶媒は、低分子有機半導体材料の溶解度が０．００１ｗｔ％以上であることが好ましく、０．０１ｗｔ％以上であることがより好ましい。なお、上記溶解度の評価は、容量２ｍＬ〜１０ｍＬのガラス製サンプル瓶に、低分子有機半導体材料と溶媒とを投入し、撹拌、超音波照射または加熱処理によって溶質の溶解を極力促進した後、２５℃下で１０時間以上静置し、その後、目視あるいは顕微鏡観察により、析出物、懸濁あるいは層分離を確認することで行った。本工程に用いられる溶媒の具体例としては、エタノール、メタノール、イソプロピルアルコール等のアルコール類、シクロヘキサン、ヘキサン、ドデカン等の飽和アルカン類、不飽和アルカン類等を挙げることができる。
【００４６】
本工程においては、上記低分子有機半導体材料を溶解することができる溶媒で、上記有機半導体層の一部を洗浄することにより、第一誘電体層非形成領域の上記有機半導体層を除去する。ここで、「有機半導体層の一部」とは、第一誘電体層に被覆されず、露出している部分の有機半導体層をいい、「第一誘電体層非形成領域」とは、第一誘電体層が形成されていない領域をいう。上記有機半導体層の一部を洗浄する際の具体的な洗浄方法としては、上記第一誘電体層が形成されている第一誘電体層形成領域の上記有機半導体層中の上記低分子有機半導体材料を上記溶媒に溶解させて除去することができ、かつ、上記第一誘電体層が形成されていない第一誘電体層非形成領域の上記有機半導体層中の上記低分子有機半導体材料を上記溶媒に溶解させずに残すことができる方法であれば特に限定されるものではないが、例えば、スピン法、浸漬法、スプレー法等を挙げることができる。また、浸漬法の場合、有機半導体層を溶媒に浸漬する浸漬時間は、用いられる溶媒等に応じて適宜設定されるものであるが、例えば、５秒間〜２分間の範囲内であることが好ましい。なお、本工程においては、洗浄後に上記有機半導体層の乾燥を行うことが好ましい。
【００４７】
（４）第二誘電体層形成工程
次に、本態様における第二誘電体層形成工程について説明する。本工程は、上記第一誘電体層を覆うように第二誘電体層を形成する工程である。
【００４８】
本工程により形成される第二誘電体層は、有機半導体素子の経時劣化を防止するパッシベーション層の機能を有するものである。本工程に用いられる第二誘電体層の材料は、本態様により製造される有機半導体素子において、有機半導体層が空気中に含有される水分等に曝露されることを所望の程度に防止できるものであれば特に限定されるものではない。このような材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等を挙げることができる。なお、本工程に用いられる第二誘電体層の材料は、１種類のみであってもよく、２種類以上であってもよい。
【００４９】
本工程において第二誘電体層を形成する方法としては、第一誘電体層を覆うように第二誘電体層を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、第二誘電体層の材料と、第一誘電体層を侵さない溶媒とを含有する第二誘電体層形成用塗工液を用い、第一誘電体層を覆うように当該第二誘電体層形成用塗工液を塗布するウェットプロセス、もしくは、有機半導体層および第一誘電体層を侵さない温度および圧力にて、第一誘電体層を覆うように第二誘電体層を加熱圧着するドライプロセスを挙げることができる。
【００５０】
上記第二誘電体層形成用塗工液に用いられる溶媒としては、特に限定されるものではなく、例えば、フッ素系溶媒、トルエン、ベンゼン、クロロベンゼン、ジクロロベンゼン、クロロホルム、テトラリン、キシレン、アニソール、ジクロロメタン、γブチロラクトン、ブチルセルソルブ、シクロヘキサン、ＮＭＰ（Ｎ−メチル−２−ピロリドン）、ジメチルスルホキシド、シクロヘキサノン、ジオキサンまたは、ＴＨＦ（テトラヒドロフラン）、ＰＧＭＥ（ｐｒｏｐｙｌｅｎｅｇｌｙｃｏｌ  ｍｏｎｏｍｅｔｈｙｌ  ｅｔｈｅｒ）、ＰＧＭＥＡ（ｐｒｏｐｙｌｅｎｅｇｌｙｃｏｌ  ｍｏｎｏｍｅｔｈｙｌ  ｅｔｈｅｒ  ａｃｅｔａｔｅ）、乳酸エチル、ＤＭＡｃ（Ｎ，Ｎ−ｄｉｍｅｔｈｙｌａｃｅｔａｍｉｄｅ）、ＭＥＫ（ｍｅｔｈｙｌ  ｅｔｈｙｌ  ｋｅｔｏｎｅ）、ＭＩＢＫ（ｍｅｔｈｙｌ  ｉｓｏｂｕｔｙｌ  ｋｅｔｏｎｅ）、ＩＰＡ（ｉｓｏｐｒｏｐｙｌ  ａｌｃｏｈｏｌ）、エタノール等を挙げることができ、中でも、アルコール系、フッ素系溶媒が好ましい。これは、第一誘電体層で保護された有機半導体層側面を侵しにくいからである。
【００５１】
本工程において上記第二誘電体層形成用塗工液を塗布する方法としては、例えば、スピンコート法、ブレードコート法、ディップ法、スプレー法、スクリーン印刷法、フレキソ印刷法等を挙げることができる。
【００５２】
本工程により形成される第二誘電体層の厚みとしては、パッシベーション層として機能することができる程度に十分な機械的強度を有することができる範囲内であれば特に限定されるものではないが、通常、０．１μｍ〜１０００μｍの範囲内であることが好ましく、０．５μｍ〜２００μｍの範囲内であることがより好ましく、１μｍ〜５０μｍの範囲内であることがさらに好ましい。
【００５３】
（５）その他の工程
本態様の有機半導体素子の製造方法は、少なくとも、有機半導体層形成工程と、第一誘電体層形成工程と、洗浄除去工程と、第二誘電体層形成工程とを有するものであるが、必要に応じて他の工程を有していてもよいものである。本態様に用いられる他の工程は、特に限定されるものではなく、本態様において製造される有機半導体素子の用途等に応じて、任意の工程を用いることができる。本態様においては、上記他の工程として、上記有機半導体層形成工程の前に、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように上記基板上に形成されたゲート絶縁層とを有する電極積層体を用い、上記電極積層体の上記ゲート絶縁層上に上記ソース電極および上記ドレイン電極を形成するソース電極およびドレイン電極形成工程を有していてもよい。上記ソース電極およびドレイン電極形成工程を有することにより、ボトムゲート・ボトムコンタクト型の有機半導体素子を形成することができる。
【００５４】
本態様の有機半導体素子の製造方法が、上記ソース電極およびドレイン電極形成工程を有する場合、上述した図１に例示するように、基板１１と、基板１１上に形成されたゲート電極１２と、ゲート電極１２を覆うように基板１１上に形成されたゲート絶縁層１３とを有する電極積層体１４を用い（図１（ａ））、電極積層体１４のゲート絶縁層１３上にソース電極１およびドレイン電極２を形成し（図１（ｂ）、ソース電極およびドレイン電極形成工程）、ソース電極１およびドレイン電極２を覆うように、低分子有機半導体材料を有する有機半導体層３を形成し（図１（ｃ）、有機半導体層形成工程）、ソース電極１およびドレイン電極２間のチャネル領域Ｃを含むように、有機半導体層３上に第一誘電体層４を形成し（図１（ｄ）、第一誘電体層形成工程）、上記低分子有機半導体材料を溶解することができる溶媒で、有機半導体層３の一部を洗浄することにより、第一誘電体層非形成領域Ｘの有機半導体層３を除去し（図１（ｅ）、洗浄除去工程）、第一誘電体層４を覆うように第二誘電体層５を形成し（図１（ｆ）、第二誘電体層形成工程）、有機半導体素子１０を製造する（図１（ｆ））。
【００５５】
電極積層体に用いられる基板は、本態様により製造される有機半導体素子の用途等に応じて適宜決定することができるものであり、特に限定されるものではない。したがって、上記基板は、可撓性を有するフレキシブル基板であってもよく、可撓性を有しないリジット基板であってもよい。上記基板の具体例としては、ポリイミド、ポリエチレンナフタレート、ポリエチレンテレフタラート、ポリエーテルスルホン、ポリカーボネート、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリエーテルケトン、ポリフェニレンスルフィド、液晶ポリマー、エポキシ樹脂、シリコーン樹脂、フェノール樹脂等からなるものや、ガラス基板、ＳＵＳ基板等を挙げることができる。
また、上記基板の厚みは、上記基板の種類等に応じて適宜決定されるものであるが、通常、１ｍｍ以下であることが好ましく、中でも、１μｍ〜７００μｍの範囲内であることが好ましい。
【００５６】
電極積層体に用いられるゲート電極は、上述した基板上に形成されるものである。上記ゲート電極は、上記基板上に所定のパターン状に形成されるのが通常である。上記ゲート電極としては、所望の導電性を備える導電性材料からなるものであれば特に限定されるものではなく、一般的に有機トランジスタのゲート電極に用いられる導電性材料を用いることができる。このような導電性材料としては、例えば、Ｔａ、Ｔｉ、Ａｌ、Ｚｒ、Ｃｒ、Ｎｂ、Ｈｆ、Ｍｏ、Ａｕ、Ａｇ、Ｐｔ、Ｍｏ−Ｔａ合金、ＩＴＯ、ＩＺＯ等の無機材料、および、ＰＥＤＯＴ／ＰＳＳ等の導電性を有する有機材料を挙げることができる。
また、上記ゲート電極の厚みは、当該ゲート電極を形成するために用いられる導電性材料の種類等に応じて、所望の導電性を達成できる範囲内で適宜決定されるものであるが、通常、１０ｎｍ〜１μｍの範囲内であることが好ましい。
【００５７】
電極積層体に用いられるゲート絶縁層は、上述したゲート電極を覆うように基板上に形成されるものである。また、本態様により製造される有機半導体素子において、ソース電極およびドレイン電極と、ゲート電極とを絶縁する機能を有するものである。上記ゲート絶縁層を構成する材料としては、所望の絶縁性を有する絶縁性材料であれば特に限定されるものではない。このような絶縁性材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂、ポリパラキシレン等の有機材料や、ＳｉＯ２、ＳｉＮｘ、Ａｌ２Ｏ３等の無機材料を挙げることができる。なお、上記ゲート絶縁層に用いられる絶縁性材料は、１種類のみであってもよく、２種類以上であってもよい。
また、上記ゲート絶縁層の厚みは、当該ゲート絶縁層を形成するために用いられる絶縁性材料の種類等に応じて、所望の絶縁性を達成できる範囲内で適宜決定されるものであるが、通常、１０ｎｍ〜５μｍの範囲内であることが好ましい。
【００５８】
上記ソース電極およびドレイン電極形成工程において、ソース電極およびドレイン電極を形成する方法としては、所望の導電性材料を用いて予め定められた形状のソース電極およびドレイン電極を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、プラズマＣＶＤ法、熱ＣＶＤ法、レーザーＣＶＤ法等のＣＶＤ法、真空蒸着法、スパッタリング法、イオンプレーティング法等のＰＶＤ法、電解メッキ法、浸漬メッキ法、無電解メッキ法、ゾルゲル法、有機金属分解（ＭＯＤ）法等を挙げることができる。なお、上記ソース電極およびドレイン電極形成工程において、ソース電極およびドレイン電極を形成するために用いられる構成材料については、上記「（１）有機半導体層形成工程」の項において説明した内容と同様である。
【００５９】
また、本態様においては、上記他の工程として、上記有機半導体層形成工程の前に、基板を用い、上記基板上に上記ソース電極および上記ドレイン電極を形成するソース電極およびドレイン電極形成工程と、上記洗浄除去工程および上記第二誘電体層形成工程の間に、上記第一誘電体層上にゲート電極を形成するゲート電極形成工程、または、上記第二誘電体層形成工程の後に、上記第二誘電体層上にゲート電極を形成するゲート電極形成工程とを有していてもよい。上記ソース電極およびドレイン電極形成工程と、いずれかのゲート電極形成工程とを有することにより、トップゲート・ボトムコンタクト型の有機半導体素子を形成することができる。
【００６０】
本態様の有機半導体素子の製造方法が、上記ソース電極およびドレイン電極形成工程と、前者のゲート電極形成工程とを有する場合、図２に例示するように、基板１１を用い（図２（ａ））、基板１１上にソース電極１およびドレイン電極２を形成し（図２（ｂ）、ソース電極およびドレイン電極形成工程）、ソース電極１およびドレイン電極２を覆うように、低分子有機半導体材料を有する有機半導体層３を形成し（図２（ｃ）、有機半導体層形成工程）、ソース電極１およびドレイン電極２間のチャネル領域Ｃを含むように、有機半導体層３上に第一誘電体層４を形成し（図２（ｄ）、第一誘電体層形成工程）、上記低分子有機半導体材料を溶解することができる溶媒で、有機半導体層３の一部を洗浄することにより、第一誘電体層非形成領域Ｘの有機半導体層３を除去し（図２（ｅ）、洗浄除去工程）、第一誘電体層４上にゲート電極１２を形成し（図２（ｆ）、ゲート電極形成工程）、ゲート電極１２および第一誘電体層４を覆うように第二誘電体層５を形成し（図２（ｇ）、第二誘電体層形成工程）、有機半導体素子１０を製造する（図２（ｇ））。なお、図２は、本発明の第１態様の有機半導体素子の製造方法の他の例を示す工程図である。
【００６１】
上記ゲート電極形成工程において、ゲート電極を形成する方法としては、所望の導電性材料を用いて予め定められた形状のゲート電極を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、プラズマＣＶＤ法、熱ＣＶＤ法、レーザーＣＶＤ法等のＣＶＤ法、真空蒸着法、スパッタリング法、イオンプレーティング法等のドライプロセス、電解メッキ法、浸漬メッキ法、無電解メッキ法、ゾルゲル法、有機金属分解（ＭＯＤ）法、スピンコート法、ダイコート法等のウェットプロセスを挙げることができる。
なお、上記ゲート電極形成工程において、ゲート電極を形成するために用いられる構成材料、および形成されるゲート電極の厚みについては、上述した内容と同様である。
また、上記ソース電極およびドレイン電極形成工程に用いられる基板、ソース電極およびドレイン電極の厚みおよび形成方法については、上述した内容と同様である。
【００６２】
一方、本態様の有機半導体素子の製造方法が、上記ソース電極およびドレイン電極形成工程と、後者のゲート電極形成工程とを有する場合、図３に例示するように、基板１１を用い（図３（ａ））、基板１１上にソース電極１およびドレイン電極２を形成し（図３（ｂ）、ソース電極およびドレイン電極形成工程）、ソース電極１およびドレイン電極２を覆うように、低分子有機半導体材料を有する有機半導体層３を形成し（図３（ｃ）、有機半導体層形成工程）、ソース電極１およびドレイン電極２間のチャネル領域Ｃを含むように、有機半導体層３上に第一誘電体層４を形成し（図３（ｄ）、第一誘電体層形成工程）、上記低分子有機半導体材料を溶解することができる溶媒で、有機半導体層３の一部を洗浄することにより、第一誘電体層非形成領域Ｘの有機半導体層３を除去し（図３（ｅ）、洗浄除去工程）、第一誘電体層４を覆うように第二誘電体層５を形成し（図３（ｆ）、第二誘電体層形成工程）、第二誘電体層５上にゲート電極１２を形成し（図３（ｇ）、ゲート電極形成工程）、有機半導体素子１０を製造する（図３（ｇ））。なお、図３は、本発明の第１態様の有機半導体素子の製造方法の他の例を示す工程図である。
【００６３】
上記ゲート電極工程において、ゲート電極を形成する方法としては、所望の導電性材料を用いて予め定められた形状のゲート電極を形成することができる方法であれば特に限定されるものではない。このような方法としては、例えば、プラズマＣＶＤ法、熱ＣＶＤ法、レーザーＣＶＤ法等のＣＶＤ法、真空蒸着法、スパッタリング法、イオンプレーティング法等のドライプロセス、電解メッキ法、浸漬メッキ法、無電解メッキ法、ゾルゲル法、有機金属分解（ＭＯＤ）法、スピンコート法、ダイコート法等のウェットプロセスを挙げることができる。
なお、上記ゲート電極形成工程において、ゲート電極を形成するために用いられる構成材料、および形成されるゲート電極の厚みについては、上述した内容と同様である。
また、上記ソース電極およびドレイン電極形成工程については、上述した内容と同様である。
【００６４】
２．第２態様
本発明の第２態様の有機半導体素子の製造方法は、ソース電極およびドレイン電極を覆うように、低分子有機半導体材料および有機高分子材料を有する有機半導体層を形成する有機半導体層形成工程と、上記ソース電極および上記ドレイン電極間のチャネル領域を含むように、上記有機半導体層上に第一誘電体層を形成する第一誘電体層形成工程と、上記低分子有機半導体材料を溶解することができる溶媒で、上記有機半導体層の一部を洗浄することにより、第一誘電体層非形成領域の上記有機半導体層中の上記低分子有機半導体材料を除去し、かつ、上記第一誘電体層非形成領域の上記有機半導体層中の上記有機高分子材料を残す洗浄除去工程と、上記第一誘電体層を覆うように第二誘電体層を形成する第二誘電体層形成工程と、を有することを特徴とするものである。
【００６５】
このような本態様の有機半導体素子の製造方法について、図面を参照しながら説明する。図４は、本発明の第２態様の有機半導体素子の製造方法の他の例を示す工程図である。図４に例示するように、本態様の有機半導体素子の製造方法は、基板１１と、基板１１上に形成されたゲート電極１２と、ゲート電極１２を覆うように基板１１上に形成されたゲート絶縁層１３とを有する電極積層体１４を用い（図４（ａ））、電極積層体１４のゲート絶縁層１３上にソース電極１およびドレイン電極２を形成するソース電極およびドレイン電極形成工程（図４（ｂ））と、ソース電極１およびドレイン電極２を覆うように、低分子有機半導体材料および有機高分子材料を有する有機半導体層３を形成する有機半導体層形成工程（図４（ｃ））と、ソース電極１およびドレイン電極２間のチャネル領域Ｃを含むように、有機半導体層３上に第一誘電体層４を形成する第一誘電体層形成工程（図４（ｄ））と、上記低分子有機半導体材料を溶解することができる溶媒で、有機半導体層３の一部を洗浄することにより、第一誘電体層非形成領域Ｘの有機半導体層３中の上記低分子有機半導体材料を除去し、かつ、第一誘電体層非形成領域Ｘの有機半導体層３中の上記有機高分子材料を残す洗浄除去工程（図４（ｅ））と、第一誘電体層４を覆うように第二誘電体層５を形成する第二誘電体層形成工程（図４（ｆ））と、を有することにより、有機半導体素子１０を製造するものである（図４（ｆ））。ここで、図４（ｅ）に例示するように、洗浄除去工程においては、第一誘電体層非形成領域Ｘの有機半導体層３中の上記低分子有機半導体材料を除去し、かつ、第一誘電体層非形成領域Ｘの有機半導体層３中の上記有機高分子材料を残すことで、ゲート絶縁層１３上の第一誘電体層非形成領域Ｘに、有機半導体層３から上記低分子有機半導体材料が除去され、上記有機高分子材料が残存する高分子層６が形成される。
【００６６】
本態様によれば、洗浄除去工程を行うことにより、第一誘電体層に保護された領域の有機半導体層では、低分子有機半導体材料および有機高分子材料が残存し、第一誘電体層に保護されていない領域の有機半導体層では、低分子有機半導体材料は溶媒に溶解して除去され、かつ、有機高分子材料は溶媒に溶解せずに残存することから、第一誘電体層に保護された領域の有機半導体層の周囲に、有機半導体層から低分子有機半導体材料が除去され、有機高分子材料が残存する高分子層を形成することができる。低分子有機半導体材料が除去された高分子層では導電性が低下し、低分子有機半導体材料が残存する有機半導体層では導電性が維持されるため、有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングすることができる。高分子層は、洗浄除去工程において第一誘電体層に保護された領域の有機半導体層の周囲に形成されるため、第二誘電体層形成工程において第二誘電体層を形成する際に、第二誘電体層形成用塗工液から有機半導体層の側面を保護することができるという利点がある。
【００６７】
本態様の有機半導体素子の製造方法は、少なくとも有機半導体層形成工程と、第一誘電体層形成工程と、洗浄除去工程と、第二誘電体層形成工程とを有するものであり、必要に応じて他の任意の工程を有していてもよいものである。
以下、本態様の有機半導体素子の製造方法における各工程について説明する。
なお、本態様における第一誘電体層形成工程については、上記「１．第１態様」の項において説明した工程と同様であるので、ここでの説明は省略する。
【００６８】
（１）有機半導体層形成工程
まず、本態様における有機半導体層形成工程について説明する。本工程は、ソース電極およびドレイン電極を覆うように、低分子有機半導体材料および有機高分子材料を有する有機半導体層を形成する工程である。
【００６９】
本工程により形成される有機半導体層は、低分子有機半導体材料および有機高分子材料を含有する。有機高分子材料は、通常、低分子有機半導体材料を溶解することができる溶媒に溶解しないため、後述する洗浄除去工程において、第一誘電体層が形成されていない第一誘電体層非形成領域の有機半導体層では、低分子有機半導体材料は溶媒に溶解して除去されるのに対して、有機高分子材料は溶媒に溶解せずに残存する。そのため、第一誘電体層非形成領域の有機半導体層の周囲に、有機半導体層から低分子有機半導体材料が除去され、有機高分子材料が残存する高分子層を形成することができる。
【００７０】
本工程に用いられる有機高分子材料は、半導体機能を有するものであってもよく、有さないものであってもよい。本態様においては、通常、本工程により形成される有機半導体層は低分子有機半導体材料で機能し、有機高分子材料はバインダーの役目を果たすものである。有機高分子材料の数平均分子量としては、例えば、１，０００〜５００，０００の範囲内であることが好ましく、１０，０００〜３００，０００の範囲内であることがより好ましい。なお、有機高分子材料の数平均分子量は、標準ポリスチレンを基準としたＧＰＣ（ゲル浸透クロマトグラフィー）法により測定することができる。本工程に用いられる有機高分子材料としては、例えば、ポリスチレン、ポリスチレン誘導体、ポリメタクリル酸メチル樹脂類、ポリビニルカルバゾール類、ポリトリアリルアミン類が挙げられる。また、ここに挙げた有機高分子材料以外にも一般的な有機高分子材料を用いることができる。中でも、本態様においては、ポリスチレン、ポリトリアリルアミン類を用いることが好ましい。
【００７１】
本工程により形成される有機半導体層に含まれる低分子有機半導体材料および有機高分子材料の質量比としては、例えば、１０：１〜１：１０の範囲内であることが好ましく、５：１〜１：５の範囲内であることがより好ましい。有機高分子材料の割合が少なすぎると、高分子層を十分に形成できない可能性があるからであり、有機高分子材料の割合が多すぎると、相対的に低分子有機半導体材料の割合が少なくなるため、有機半導体層の半導体性能が劣化する可能性があるからである。また、有機高分子材料の割合を上記範囲内とすることで、低分子有機半導体材料のみの場合と比べて、有機半導体層を形成する際に用いられる有機半導体層形成用塗工液の粘度を若干高くすることができ、有機半導体層形成用塗工液を塗りやすくなるという利点もある。
【００７２】
なお、本工程のその他の事項については、上記「１．第１態様」の「（１）有機半導体層形成工程」の項において説明した内容と同様であるので、ここでの説明は省略する。
【００７３】
（２）洗浄除去工程
次に、本態様における洗浄除去工程について説明する。本工程は、上記低分子有機半導体材料を溶解することができる溶媒で、上記有機半導体層の一部を洗浄することにより、第一誘電体層非形成領域の上記有機半導体層中の上記低分子有機半導体材料を除去し、かつ、上記第一誘電体層非形成領域の上記有機半導体層中の上記有機高分子材料を残す工程である。
【００７４】
本工程においては、低分子有機半導体材料を溶解することができる溶媒に対する有機高分子材料の溶解性が極めて低く、第一誘電体層に保護されていない領域の有機半導体層では、低分子有機半導体材料が溶媒に溶解するのに対して、有機高分子材料は溶媒に溶解しないため、上述した図４（ｅ）に例示するように、第一誘電体層非形成領域Ｘの有機半導体層３中の低分子有機半導体材料は除去され、かつ、第一誘電体層非形成領域Ｘの有機半導体層３中の有機高分子材料は残存し、ゲート絶縁層１３上の第一誘電体層非形成領域Ｘに、有機半導体層３から低分子有機半導体材料が除去され、有機高分子材料が残存する高分子層６が形成される。一方、第一誘電体層に保護された領域の有機半導体層では、低分子有機半導体材料および有機高分子材料が溶媒に溶解しないため、第一誘電体層形成領域の有機半導体層は残存する。その結果、低分子有機半導体材料を有さない高分子層では導電性が低下し、低分子有機半導体材料を有する有機半導体層では導電性が維持されるため、有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングすることができる。
【００７５】
本工程において形成される高分子層は、有機半導体層から低分子有機半導体材料が除去され、有機高分子材料が残存するものである。高分子層は、少なくとも有機高分子材料を有するものであるが、低分子有機半導体材料を有さないものであってもよく、本発明の効果を奏し得る程度に低分子有機半導体材料が残存するものであってもよい。中でも、高分子層は、低分子有機半導体材料を有さないものであることが好ましい。有機半導体層と高分子層との導電性の差を大きくすることができるからである。本態様においては、高分子層が第一誘電体層非形成領域の有機半導体層の周囲に形成されることにより、第二誘電体層形成工程において第二誘電体層を形成する際に、第二誘電体層形成用塗工液から有機半導体層の側面を保護することができる。高分子層が形成されていることは、例えば、Ｘ線光電子分光法（ＸＰＳ）でＣ（炭素）のピークを調べることにより、判断することができる。すなわち、低分子有機半導体材料に由来するＣのピークの化学シフトが観察されず、または、わずかに観察され、有機高分子材料に由来するＣのピークの化学シフトが観察される場合、高分子層の形成を確認することができる。また、高分子層の厚さは、通常、有機半導体層の厚さと同程度である。
【００７６】
なお、本工程におけるその他の事項については、上記「１．第１態様」の「（３）洗浄除去工程」の項において説明した内容と同様であるので、ここでの説明は省略する。
【００７７】
（３）第二誘電体層形成工程
次に、本態様における第二誘電体層形成工程について説明する。本工程は、上記第一誘電体層を覆うように第二誘電体層を形成する工程である。
【００７８】
本工程においては、通常、上記洗浄除去工程において形成される高分子層上に、上記第一誘電体層を覆うように第二誘電体層が形成される。また、本態様においては、上記洗浄除去工程において形成される高分子層と本工程により形成される第二誘電体層との接触部に、高分子層と第二誘電体層とが混ざり合った混合層が形成されてもよい。混合層が形成されることにより、第二誘電体層および高分子層の接着性の向上を図ることができる。
【００７９】
なお、本工程のその他の事項については、上記「１．第１態様」の「（４）第二誘電体層形成工程」の項において説明した内容と同様であるので、ここでの説明は省略する。
【００８０】
（４）その他の工程
本態様の有機半導体素子の製造方法は、少なくとも、有機半導体層形成工程と、第一誘電体層形成工程と、洗浄除去工程と、第二誘電体層形成工程とを有するものであるが、必要に応じて他の工程を有していてもよいものである。本態様に用いられる他の工程は、特に限定されるものではなく、本態様において製造される有機半導体素子の用途等に応じて、任意の工程を用いることができる。本態様においては、上記他の工程として、上記有機半導体層形成工程の前に、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように上記基板上に形成されたゲート絶縁層とを有する電極積層体を用い、上記電極積層体の上記ゲート絶縁層上に上記ソース電極および上記ドレイン電極を形成するソース電極およびドレイン電極形成工程を有していてもよい。上記ソース電極およびドレイン電極形成工程を有することにより、ボトムゲート・ボトムコンタクト型の有機半導体素子を形成することができる。
【００８１】
本態様の有機半導体素子の製造方法が、上記ソース電極およびドレイン電極形成工程を有する場合、上述した図４に例示するように、基板１１と、基板１１上に形成されたゲート電極１２と、ゲート電極１２を覆うように基板１１上に形成されたゲート絶縁層１３とを有する電極積層体１４を用い（図４（ａ））、電極積層体１４のゲート絶縁層１３上にソース電極１およびドレイン電極２を形成し（図４（ｂ）、ソース電極およびドレイン電極形成工程）、ソース電極１およびドレイン電極２を覆うように、低分子有機半導体材料および有機高分子材料を有する有機半導体層３を形成し（図４（ｃ）、有機半導体層形成工程）、ソース電極１およびドレイン電極２間のチャネル領域Ｃを含むように、有機半導体層３上に第一誘電体層４を形成し（図４（ｄ）、第一誘電体層形成工程）、上記低分子有機半導体材料を溶解することができる溶媒で、有機半導体層３の一部を洗浄することにより、第一誘電体層非形成領域Ｘの有機半導体層３中の上記低分子有機半導体材料を除去し、かつ、第一誘電体層非形成領域Ｘの有機半導体層３中の上記有機高分子材料を残し（図４（ｅ）、洗浄除去工程）、第一誘電体層４を覆うように第二誘電体層５を形成し（図４（ｆ）、第二誘電体層形成工程）、有機半導体素子１０を製造する（図４（ｆ））。ここで、図４（ｅ）に例示するように、洗浄除去工程においては、第一誘電体層非形成領域Ｘの有機半導体層３中の上記低分子有機半導体材料を除去し、かつ、第一誘電体層非形成領域Ｘの有機半導体層３中の上記有機高分子材料を残すことで、ゲート絶縁層１３上の第一誘電体層非形成領域Ｘに、有機半導体層３から上記低分子有機半導体材料が除去され、上記有機高分子材料が残存する高分子層６が形成される。
【００８２】
なお、上記ソース電極およびドレイン電極形成工程については、上記「１．第１態様」の「（５）その他の工程」の項において説明した内容と同様であるので、ここでの説明は省略する。
【００８３】
また、本態様においては、上記他の工程として、上記有機半導体層形成工程の前に、基板を用い、上記基板上に上記ソース電極および上記ドレイン電極を形成するソース電極およびドレイン電極形成工程と、上記洗浄除去工程および上記第二誘電体層形成工程の間に、上記第一誘電体層上にゲート電極を形成するゲート電極形成工程、または、上記第二誘電体層形成工程の後に、上記第二誘電体層上にゲート電極を形成するゲート電極形成工程とを有していてもよい。上記ソース電極およびドレイン電極形成工程と、いずれかのゲート電極形成工程とを有することにより、トップゲート・ボトムコンタクト型の有機半導体素子を形成することができる。
【００８４】
本態様の有機半導体素子の製造方法が、上記ソース電極およびドレイン電極形成工程と、前者のゲート電極形成工程とを有する場合、図５に例示するように、基板１１を用い（図５（ａ））、基板１１上にソース電極１およびドレイン電極２を形成し（図５（ｂ）、ソース電極およびドレイン電極形成工程）、ソース電極１およびドレイン電極２を覆うように、低分子有機半導体材料および有機高分子材料を有する有機半導体層３を形成し（図５（ｃ）、有機半導体層形成工程）、ソース電極１およびドレイン電極２間のチャネル領域Ｃを含むように、有機半導体層３上に第一誘電体層４を形成し（図５（ｄ）、第一誘電体層形成工程）、上記低分子有機半導体材料を溶解することができる溶媒で、有機半導体層３の一部を洗浄することにより、第一誘電体層非形成領域Ｘの有機半導体層３中の上記低分子有機半導体材料を除去し、かつ、第一誘電体層非形成領域Ｘの有機半導体層３中の上記有機高分子材料を残し（図５（ｅ）、洗浄除去工程）、第一誘電体層４上にゲート電極１２を形成し（図５（ｆ）、ゲート電極形成工程）、ゲート電極１２および第一誘電体層４を覆うように第二誘電体層５を形成し（図５（ｇ）、第二誘電体層形成工程）、有機半導体素子１０を製造する（図５（ｇ））。ここで、図５（ｅ）に例示するように、洗浄除去工程においては、第一誘電体層非形成領域Ｘの有機半導体層３中の上記低分子有機半導体材料を除去し、かつ、第一誘電体層非形成領域Ｘの有機半導体層３中の上記有機高分子材料を残すことで、基板１１上の第一誘電体層非形成領域Ｘに、有機半導体層３から上記低分子有機半導体材料が除去され、上記有機高分子材料が残存する高分子層６が形成される。なお、図５は、本発明の第２態様の有機半導体素子の製造方法の他の例を示す工程図である。
【００８５】
なお、上記ソース電極およびドレイン電極形成工程、ならびに上記ゲート電極形成工程については、上記「１．第１態様」の「（５）その他の工程」の項において説明した内容と同様であるので、ここでの説明は省略する。
【００８６】
一方、本態様の有機半導体素子の製造方法が、上記ソース電極およびドレイン電極形成工程と、後者のゲート電極形成工程とを有する場合、図６に例示するように、基板１１を用い（図６（ａ））、基板１１上にソース電極１およびドレイン電極２を形成し（図６（ｂ）、ソース電極およびドレイン電極形成工程）、ソース電極１およびドレイン電極２を覆うように、低分子有機半導体材料および有機高分子材料を有する有機半導体層３を形成し（図６（ｃ）、有機半導体層形成工程）、ソース電極１およびドレイン電極２間のチャネル領域Ｃを含むように、有機半導体層３上に第一誘電体層４を形成し（図６（ｄ）、第一誘電体層形成工程）、上記低分子有機半導体材料を溶解することができる溶媒で、有機半導体層３の一部を洗浄することにより、第一誘電体層非形成領域Ｘの有機半導体層３中の上記低分子有機半導体材料を除去し、かつ、第一誘電体層非形成領域Ｘの有機半導体層３中の上記有機高分子材料を残し（図６（ｅ）、洗浄除去工程）、第一誘電体層４を覆うように第二誘電体層５を形成し（図６（ｆ）、第二誘電体層形成工程）、第二誘電体層５上にゲート電極１２を形成し（図６（ｇ）、ゲート電極形成工程）、有機半導体素子１０を製造する（図６（ｇ））。ここで、図６（ｅ）に例示するように、洗浄除去工程においては、第一誘電体層非形成領域Ｘの有機半導体層３中の上記低分子有機半導体材料を除去し、かつ、第一誘電体層非形成領域Ｘの有機半導体層３中の上記有機高分子材料を残すことで、基板１１上の第一誘電体層非形成領域Ｘに、有機半導体層３から上記低分子有機半導体材料が除去され、上記有機高分子材料が残存する高分子層６が形成される。なお、図６は、本発明の第２態様の有機半導体素子の製造方法の他の例を示す工程図である。
【００８７】
なお、上記ソース電極およびドレイン電極形成工程、ならびに上記ゲート電極形成工程については、上記「１．第１態様」の「（５）その他の工程」の項において説明した内容と同様であるので、ここでの説明は省略する。
【００８８】
Ｂ．有機半導体素子
次に、本発明の有機半導体素子について説明する。本発明の有機半導体素子は、ソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極を覆うように形成され、低分子有機半導体材料および有機高分子材料を有する有機半導体層と、上記有機半導体層の周囲に形成され、上記有機半導体層から上記低分子有機半導体材料が除去され、上記有機高分子材料が残存する高分子層と、上記有機半導体層上にのみ形成された第一誘電体層と、上記第一誘電体層を覆うように上記高分子層上に形成された第二誘電体層と、を有することを特徴とするものである。
【００８９】
このような本発明の有機半導体素子について、図面を参照しながら説明する。図７は、本発明の有機半導体素子の一例を示す概略断面図である。図７に例示するように、本発明の有機半導体素子１０は、基板１１、基板１１上に形成されたゲート電極１２、およびゲート電極１２を覆うように基板１１上に形成されたゲート絶縁層１３を有する電極積層体１４と、電極積層体１４のゲート絶縁層１３上に形成されたソース電極１およびドレイン電極２と、ソース電極１およびドレイン電極２を覆うように形成され、低分子有機半導体材料および有機高分子材料を有する有機半導体層３と、有機半導体層３の周囲に形成され、有機半導体層３から上記低分子有機半導体材料が除去され、上記有機高分子材料が残存する高分子層６と、有機半導体層３上にのみ形成された第一誘電体層４と、第一誘電体層４を覆うように高分子層６上に形成された第二誘電体層５とを有するものである。
【００９０】
本発明によれば、有機半導体層の周囲に形成された高分子層を有することにより、低分子有機半導体材料が除去された高分子層では、有機半導体層に比べて導電性が低く、低分子有機半導体材料を有する有機半導体層では、高分子層に比べて導電性が高いため、有機半導体層が良好にパターニングされた有機半導体素子とすることができる。
【００９１】
本発明の有機半導体素子は、少なくとも、ソース電極およびドレイン電極と、有機半導体層と、高分子層と、第一誘電体層と、第二誘電体層とを有するものであり、必要に応じて他の構成を有していてもよいものである。
以下、本発明の有機半導体素子における各構成について説明する。
【００９２】
１．有機半導体層
まず、本発明における有機半導体層について説明する。本発明における有機半導体層は、ソース電極およびドレイン電極を覆うように形成され、低分子有機半導体材料および有機高分子材料を有するものである。なお、本発明における低分子有機半導体材料および有機高分子材料については、上記「Ａ．有機半導体素子の製造方法」の項において説明した内容と同様であるので、ここでの説明は省略する。また、上記有機半導体層の厚み等についても、上記「Ａ．有機半導体素子の製造方法」の項において説明した内容と同様である。
【００９３】
２．高分子層
次に、本発明における高分子層について説明する。本発明における高分子層は、上記有機半導体層の周囲に形成され、上記有機半導体層から上記低分子有機半導体材料が除去され、上記有機高分子材料が残存するものである。高分子層は、有機半導体層の側面を保護する機能を有する。上記高分子層が形成されていることを判断する方法、および上記高分子層の詳細については、上記「Ａ．有機半導体素子の製造方法」の項において説明した内容と同様であるので、ここでの説明は省略する。
【００９４】
３．第一誘電体層
次に、本発明における第一誘電体層について説明する。本発明における第一誘電体層は、上記有機半導体層上にのみ形成されるものである。上記第一誘電体層の材料および厚み等については、上記「Ａ．有機半導体素子の製造方法」の項において説明した内容と同様であるので、ここでの記載は省略する。
【００９５】
４．第二誘電体層
次に、本発明における第二誘電体層について説明する。本発明における第二誘電体層は、上記第一誘電体層を覆うように上記高分子層上に形成されるものである。上記第二誘電体層の材料および厚み等については、上記「Ａ．有機半導体素子の製造方法」の項において説明した内容と同様であるので、ここでの説明は省略する。なお、第二誘電体層と高分子層との接触部には、第二誘電体層および高分子層が混ざり合った混合層が形成されていてもよい。混合層が形成されることにより、第二誘電体層および高分子層の接着性の向上を図ることができる。
【００９６】
５．ソース電極およびドレイン電極
次に、本発明におけるソース電極およびドレイン電極について説明する。本発明におけるソース電極およびドレイン電極は、互いに一定の間隔をもって対向するように形成されるものである。また、ソース電極およびドレイン電極間に設けられた間隔は、チャネル領域となるものである。上記ソース電極および上記ドレイン電極については、上記「Ａ．有機半導体素子の製造方法」の項において記載したものと同様であるので、ここでの説明は省略する。
【００９７】
６．有機半導体素子
本発明の有機半導体素子は、少なくとも、上記ソース電極および上記ドレイン電極、上記有機半導体層、上記高分子層、上記第一誘電体層、および上記第二誘電体層を有するものであり、必要に応じて他の構成を有していてもよいものである。本発明に用いられる他の構成としては、特に限定されるものではなく、本発明の有機半導体素子の用途や、本発明の有機半導体素子の製造方法等に応じて、所望の機能を有するものを適宜選択して用いることができる。本発明においては、上記他の構成として、通常、基板、ゲート電極、およびゲート絶縁層が用いられる。なお、基板、ゲート電極、およびゲート絶縁層については、上記「Ａ．有機半導体素子の製造方法」の項において説明した内容と同様であるので、ここでの説明は省略する。
【００９８】
本発明においては、上記ソース電極および上記ドレイン電極が、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極を覆うように上記基板上に形成されたゲート絶縁層とを有する電極積層体の上記ゲート絶縁層上に形成されていてもよい。本発明の有機半導体素子がこのような構成を有することで、ボトムゲート・ボトムコンタクト型の有機半導体素子とすることができる。上述した図７に例示するように、本発明の有機半導体素子１０においては、ソース電極１およびドレイン電極２が、基板１１と、基板１１上に形成されたゲート電極１２と、ゲート電極１２を覆うように基板１１上に形成されたゲート絶縁層１３とを有する電極積層体１４のゲート絶縁層１３上に形成されていてもよい。
【００９９】
また、本発明においては、上記ソース電極および上記ドレイン電極が基板上に形成され、ゲート電極が第一誘電体層上または第二誘電体層上に形成されていてもよい。本発明の有機半導体素子がこのような構成を有することで、トップゲート・ボトムコンタクト型の有機半導体素子とすることができる。図８に例示するように、本発明の有機半導体素子１０においては、ソース電極１およびドレイン電極２が基板１１上に形成され、ゲート電極１２が第一誘電体層４上に形成されていてもよく、図９に例示するように、本発明の有機半導体素子１０においては、ソース電極１およびドレイン電極２が基板１１上に形成され、ゲート電極１２が第二誘電体層５上に形成されていてもよい。なお、図８および図９は、本発明の有機半導体素子の他の例を示す概略断面図であり、説明していない符号については図７と同様であるので、ここでの説明は省略する。
【０１００】
本発明の有機半導体素子は、例えば、上記「Ａ．有機半導体素子の製造方法」の「２．第２態様」の項において説明した方法により製造することができる。
【０１０１】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【実施例】
【０１０２】
以下、実施例を挙げることにより、本発明について具体的に説明する。
【０１０３】
［実施例］
（電極積層体の作製）
＜基板、ゲート電極およびゲート絶縁層＞
基板としては、厚さ約３０００Å（３００ｎｍ）の酸化ケイ素層が付した厚さ０．６ｍｍのｎ−ヘビードープシリコンウエハを用いた。これは、ｎ−ヘビードープシリコン部がゲート電極として機能する一方、酸化ケイ素層はゲート絶縁層として働くものであり、その静電容量は約１１ｎＦ／ｃｍ２（ナノファラッド／平方センチメートル）であった。
【０１０４】
（ソース電極およびドレイン電極形成工程）
上記電極積層体の上記ゲート絶縁層上に、厚さ３０ｎｍのＡｕを、Ｗ（幅）＝１０００μｍ、Ｌ（長さ）＝５０μｍにてシャドウマスクを通して真空蒸着し、ソース電極およびドレイン電極とした。
【０１０５】
（有機半導体層形成工程）
上記ソース電極および上記ドレイン電極を覆うように上記ゲート絶縁層上に、低分子有機半導体材料である６，１３‐ビス（トリイソプロピルシリルエチニル）ペンタセン（ＴＩＰＳペンタセン）および有機高分子材料であるポリスチレンを１：１の重量比で混合した混合物を２ｗｔ％でキシレンに溶解させた有機半導体層形成用塗工液を厚さ４０ｎｍとなるように、スピンコート（１０００ｒｐｍ、３０秒）し、１００℃で１分間乾燥することにより、有機半導体層を形成した。
【０１０６】
（第一誘電体層形成工程）
上記ソース電極および上記ドレイン電極間のチャネル領域を含むように、上記有機半導体層上に、Ｔｅｆｌｏｎ  ＡＦ（三井・デュポンフルオロケミカル株式会社製）を６ｗｔ％でフロリナートＦＣ−４０（住友スリーエム株式会社製）に溶解させた第一誘電体層形成用塗工液をスクリーン印刷法にて塗布し、１００℃で２０分間乾燥することにより、厚さ１μｍの第一誘電体層を形成した。
【０１０７】
（洗浄除去工程）
上記第一誘電体層に被覆されていない部分の上記有機半導体層を、イソプロピルアルコールとＰＧＭＥＡとを重量比５：１で混合した溶液に３０秒間浸漬して洗浄することにより、上記第一誘電体層が形成されていない第一誘電体層非形成領域の上記有機半導体層を除去し、その後、９０℃で１分間乾燥した。
【０１０８】
（第二誘電体層形成工程）
上記第一誘電体層を覆うように、ポリメタクリル酸メチル（ＰＭＭＡ）を５ｗｔ％でＰＧＭＥＡに溶解させた第二誘電体層形成用塗工液をスピンコート法にて塗布し、１００℃で１０分間乾燥することにより、厚さ０．５μｍの第二誘電体層を形成することで、有機半導体素子を作製した。
【０１０９】
［比較例］
上記洗浄除去工程を行わなかったこと以外は、実施例と同様の方法により、有機半導体素子を作製した。
【０１１０】
［評価］
（ＸＰＳ測定）
上記実施例において作製した有機半導体素子について、角度分解型微小領域Ｘ線光電子分光装置（Ｔｈｅｔａ  Ｐｒｏｂｅ：Ｔｈｅｒｍｏｆｉｓｈｅｒｓｃｉｅｎｔｉｆｉｃ社製）を用いて測定した。測定は、有機半導体素子上面から行った。その結果、実施例において、第一誘電体層が形成されていない第一誘電体層非形成領域では、ポリスチレンに由来するＣ（炭素）のピークが観測されたが、ＴＩＰＳペンタセンに由来するＣ（炭素）のピークは観測されなかったのに対して、第一誘電体層が形成されている第一誘電体層形成領域では、ポリスチレンおよびＴＩＰＳペンタセンに由来するＣ（炭素）のピークがそれぞれ観測された。このことから、第一誘電体層非形成領域に、低分子有機半導体材料を有さず、有機高分子材料を有する高分子層が形成されていることが確認された。
【０１１１】
（トランジスタ特性評価）
上記実施例および比較例において作製した有機半導体素子について、トランジスタ特性評価した。トランジスタ特性評価は、ＫＥＩＴＨＬＥＹ製  ２３７ＨＩＧＨ  ＶＯＬＴＡＧＥ  ＳＯＵＲＣＥ  ＭＥＡＳＵＲＥＭＥＮＴ  ＵＮＩＴで行った。キャリヤ移動度（μ）は、飽和領域（ゲート電圧ＶＧ＜ソース・ドレイン電圧ＶＳＤ）におけるデータより、下記式に従って計算した。式中、ＩＤは飽和領域におけるドレイン電流であり、ＷとＬはそれぞれ半導体チャネルの幅と長さであり、Ｃｉはゲート電極の単位面積当たりの静電容量であり、ＶＧおよびＶＴはそれぞれ、ゲート電圧および閾電圧である。この装置のＶＴは、飽和領域におけるＩＤの平方根と、測定データからＩＤ＝０を外挿して求めた装置のＶＧとの関係から求めた。
ＩＤ＝Ｃｉμ（Ｗ／２Ｌ）（ＶＧ−ＶＴ）２
【０１１２】
評価結果を以下の表１に示す。また、実施例および比較例で作製された有機半導体素子のトランジスタ特性評価の結果をそれぞれ図１０および図１１に示す。なお、下記表１における移動度は５個以上のトランジスタから得られた有機半導体層の移動度の平均値であり、測定条件は大気下、ゲート電圧ＶＧを＋２０Ｖ〜−５０Ｖ、ソース・ドレイン電圧ＶＳＤを−５０Ｖ印加した。また、図１０および図１１におけるＦＥＭは、有機半導体層の移動度を表す。
【０１１３】
【表１】
0005810650.tif 000002
【０１１４】
図１０および図１１、ならびに表１に示されるように、実施例では比較例に比べて、有機半導体層の移動度は同程度であり、ＯＦＦ電流値が大幅に低下していることが確認された。これより、本発明の有機半導体素子の製造方法においては、有機半導体層の移動度を低下させることなく、容易に有機半導体層をパターニングすることができたと考えられる。
【符号の説明】
【０１１５】
１  …  ソース電極
２  …  ドレイン電極
３  …  有機半導体層
４  …  第一誘電体層
５  …  第二誘電体層
６  …  高分子層
１０  …  有機半導体素子
１１  …  基板
１２  …  ゲート電極
１３  …  ゲート絶縁層
１４  …  電極積層体
Ｃ  …  チャネル領域
Ｘ  …  第一誘電体層非形成領域
【図１】
0005810650.tif 000003
【図２】
0005810650.tif 000004
【図３】
0005810650.tif 000005
【図４】
0005810650.tif 000006
【図５】
0005810650.tif 000007
【図６】
0005810650.tif 000008
【図７】
0005810650.tif 000009
【図８】
0005810650.tif 000010
【図９】
0005810650.tif 000011
【図１０】
0005810650.tif 000012
【図１１】
0005810650.tif 000013