(57)【特許請求の範囲】
【請求項１】
ディジタル変調された入力系列のシンボルクロックをＰＬＬ回路を用いて同期捕捉するシンボル同期捕捉システムであって、
前記入力系列を受け取り、ＦＦＴ処理で使用するサンプル数をＮ（Ｎは２以上の整数）とした場合においてＮ／２サンプルに相当する遅延を、受け取った前記入力系列に対して設定して出力する遅延回路と、
前記入力系列及び前記遅延回路からの出力を受け取り、各々の特徴量系列を別個に算出する手段と、
前記入力系列の最初のＮサンプル（Ｎは２以上の整数）の前記特徴量系列をＦＦＴ処理する手段と、
このＦＦＴ処理結果に基づいてスペクトル最大成分を探索する手段と、
前記ＦＦＴ処理結果に基づいて第Ｎ／２サンプルの時刻におけるシンボルクロックの位相推定をなす手段とを含み、
前記スペクトル最大成分の周波数と前記位相推定による位相推定値とを前記ＰＬＬ回路の初期設定値とし、
前記遅延回路からの出力について算出された特徴量系列を、前記ＰＬＬ回路に入力し、
前記ＰＬＬ回路は、前記初期設定値を用いて、前記遅延回路からの出力について算出された特徴量系列について追従動作を行う
ことを特徴とするシステム。
【請求項２】
前記遅延回路からの出力を用いてシンボル列を抽出するシンボル抽出回路
をさらに有し、
前記ＰＬＬ回路は、前記追従動作を行ってシンボル抽出シグナルを導出し、前記シンボル抽出シグナルを前記シンボル抽出回路に供給し、
前記シンボル抽出回路は、前記シンボル抽出シグナルに基づいて前記シンボル列を抽出する
請求項１に記載のシステム。
【請求項３】
前記ディジタル変調は位相変移（ＰＳＫ）変調であり、前記特徴量系列は、電力量系列であることを特徴とする請求項１または２に記載のシステム。
【請求項４】
前記位相推定値は、前記スペクトル最大成分の周波数のフーリエ係数の位相成分であることを特徴とする請求項１〜３いずれかに記載のシステム。
【請求項５】
ディジタル変調された入力系列のシンボルクロックをＰＬＬ回路を用いて同期捕捉するシンボル同期捕捉方法であって、
遅延回路において、前記入力系列を受け取り、ＦＦＴ処理で使用するサンプル数をＮ（Ｎは２以上の整数）とした場合においてＮ／２サンプルに相当する遅延を、受け取った前記入力系列に対して設定して出力するステップと、
前記入力系列及び前記遅延回路からの出力を受け取り、各々の特徴量系列を別個に算出するステップと、
前記入力系列の最初のＮサンプル（Ｎは２以上の整数）の前記特徴量系列をＦＦＴ処理するステップと、
このＦＦＴ処理結果に基づいてスペクトル最大成分を探索するステップと、
前記ＦＦＴ処理結果に基づいて第Ｎ／２サンプルの時刻におけるシンボルクロックの位相推定をなすステップと、
前記スペクトル最大成分の周波数と前記位相推定による位相推定値とを前記ＰＬＬ回路の初期設定値とするステップと、
前記遅延回路からの出力について算出された特徴量系列を、前記ＰＬＬ回路に入力するステップと、
前記ＰＬＬ回路において、前記初期設定値を用いて、前記遅延回路からの出力について算出された特徴量系列について追従動作を行うステップと
を含むことを特徴とする方法。
【請求項６】
シンボル抽出回路において、前記遅延回路からの出力を用いてシンボル列を抽出するステップ
をさらに含み、
前記ＰＬＬ回路は、前記追従動作を行ってシンボル抽出シグナルを導出し、前記シンボル抽出シグナルを前記シンボル抽出回路に供給し、
前記シンボル抽出回路は、前記シンボル抽出シグナルに基づいて前記シンボル列を抽出する
請求項５に記載の方法。
【請求項７】
前記ディジタル変調は位相変移（ＰＳＫ）変調であり、前記特徴量系列は、電力量系列であることを特徴とする請求項５または６に記載の方法。
【請求項８】
前記位相推定値は、前記スペクトル最大成分の周波数のフーリエ係数の位相成分であることを特徴とする請求項５〜７いずれかに記載の方法。
【請求項９】
ディジタル変調された入力系列のシンボルクロックをＰＬＬ回路を用いて同期捕捉するシンボル同期捕捉方法をコンピュータにより実行させるためのプログラムであって、
前記入力系列を受け取り、ＦＦＴ処理で使用するサンプル数をＮ（Ｎは２以上の整数）とした場合においてＮ／２サンプルに相当する遅延を、受け取った前記入力系列に対して設定して出力する遅延回路から、前記出力を受け取る処理と、
前記入力系列及び前記遅延回路からの出力を受け取り、各々の特徴量系列を別個に算出する処理と、
前記入力系列の最初のＮサンプル（Ｎは２以上の整数）の前記特徴量系列をＦＦＴ処理する処理と、
このＦＦＴ処理結果に基づいてスペクトル最大成分を探索する処理と、
前記ＦＦＴ処理結果に基づいて第Ｎ／２サンプルの時刻におけるシンボルクロックの位相推定をなす処理と、
前記スペクトル最大成分の周波数と前記位相推定による位相推定値とを前記ＰＬＬ回路の初期設定値とする処理と、
前記遅延回路からの出力について算出された特徴量系列を、前記初期設定値を用いて前記遅延回路からの出力について算出された特徴量系列について追従動作を行う前記ＰＬＬ回路に入力する処理と
を含むことを特徴とするプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はシンボル同期捕捉システム及びその方法に関し、特に無線通信システム等に用いられるディジタル復調器におけるシンボル同期捕捉システム及びその方法に関するものである。
【背景技術】
【０００２】
今日の一般的なディジタル通信システムにおける復調器においては、受信信号それ自体の構成的な特徴を利用しつつ、受信信号の時系列における各シンボルの生起時刻を推定し、抽出されたシンボル列から復調を行う。シンボル時刻の推定は、各シンボルが等しい時間間隔で送信されることから、一定周期で反復されるシンボル抽出タイミングを、受信信号の変調形式に依存して定まる特徴量の系列に含まれる、シンボル送信周期に対応するシンボルクロック成分に同期させることにより行われる。通常、ディジタル通信のシンボル同期とはこのことを指すものである。
【０００３】
この特徴量の時系列として何が最適であるかは、ディジタル通信の変調形式によって、また通信路や通信機器に関して想定される状況によって、それぞれ異なるものの、基本的には、変調形式によって予め（つまり、復調開始以前に）決定される。例えば、位相変移（ＰＳＫ）変調では、特徴量の時系列として、受信信号の振幅成分もしくは振幅成分の二乗値（電力）の時系列が用いられることが多い。
【０００４】
いずれにせよ、こうした状況下におけるシンボル同期の達成は、当該特徴量の時系列におけるシンボルクロック成分の周波数と各時刻におけるその位相とを、高精度で推定することの達成に帰着される。
【０００５】
しかしながら、現実的には、どのような状況においてもシンボルクロックは様々な要因によって揺らぐものであるから、シンボル同期の追従機構においては適応的な制御が必要であり、シンボル同期機構の動作が安定に保たれることは、復調性能を左右する最も重要な事項の一つとなっている。
【０００６】
この目的を達成する方法としては、従来より種々考案されているが、多くはＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路による逐次的な位相制御を基礎としている。
【０００７】
図８に、一般的なディジタル復調器の一例のブロック図を示しており、このディジタル復調器に使用されるシンボル抽出のためのシンボル同期捕捉及び追従機能のための一構成例を示している。
【０００８】
図８において、受信信号は、周波数シフト回路１から、リサンプラ２及びベースバンド復調回路３を経て、整合フィルタ４までの過程を通ることによりベースバンドの復調信号となる。なお、これら各部１〜４の詳細は、本発明と共通するので、後述する図１，２の説明において述べるものとする。
【０００９】
このベースバンド復調信号はシンボル抽出回路１０の入力となる一方、特徴量系列算出回路６を経て、シンボル抽出回路１０におけるシンボル抽出用のシンボル同期機能部に入力される。このシンボル同期機能部は、シンボル同期捕捉・追従回路１５とクロック生成回路９とにより構成されており、シンボル同期捕捉・追従回路１５とクロック生成回路９との具体例が、図９のＰＬＬ構成となっており後述する。
【００１０】
シンボル抽出回路１０は、クロック生成回路９から出力されるシンボル抽出シグナル（パルス）が生起する毎に、ベースバンド信号をサンプルし、シンボル系列とする。このシンボル系列は、キャリア同期回路１１とシンボル判定回路１２とを経て復調結果として出力される。
【００１１】
シンボル同期捕捉・追従回路１５は、ベースバンド信号の特徴量系列とクロック生成回路９で生成される複素正弦波信号との系列相関をとって、両者の位相差を求め、この値をフィードバックしてクロック生成回路９の周波数と位相を補正するようになっている。
【００１２】
図９は、図８におけるクロック生成回路９と、シンボル同期捕捉・追従回路１５との具体例を示している。特徴系列算出回路６からの特徴量系列は、乗算器８１を経て指数重み付き積分回路へ入力される。この指数重み付き積分回路は、周知の構成であり、加算器８２と、遅延器８３と、指数重み係数器８４とにより構成されており、前シンボルの特徴系列との重み付き積分が行われて、位相算出回路８５へ入力される。
【００１３】
位相算出回路８５による算出結果に基づいて、複素正弦波オシレータ９１の位相補正及び周波数補正が、バッファ８６，８７を介してなされるようになっている。このオシレータ９１の出力が乗算器８１にフィードバックされると共に、シンボル・タイミング判定回路９２へ入力されてシンボル抽出シグナルとして導出され、シンボル抽出回路１０へ供給されるのである。
【００１４】
なお、関連技術として下記の文献がある。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００２−３１４５０５号公報
【特許文献２】特開２００７−０２７９８７号公報
【特許文献３】特開２０１０−２２６３４８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
近年、ハードウェアの進歩によりディジタル計算機のプログラム論理を用いたソフトウェア復調器が実用化されている。ソフトウェア復調器は従来のアナログ電子回路を用いた復調器と比較して相対的に小規模な回路構成で実現可能であり、また、その性能が安定していることなどが利点となっている。
【００１７】
しかしながら、既存のソフトウェア復調器の構成は、アナログ電子回路の機能と動作をそのままディジタル計算機のプログラム論理に置き換えた、すなわち理論的な等価物の実現であり、従来方式に対して本質的な性能向上をもたらすものではない。
【００１８】
回路の動作に関する理想的な条件を仮定した場合、アナログ電子回路による復調器で復調できない信号は、理論的に等価なソフトウェア復調器においても当然復調できない。あるいは低Ｃ／Ｎ環境下の復調におけるシンボル同期の捕捉および追従において、通信路の定常雑音ないし突発的な外乱等の影響を遮断・逓減するうえで本質的な性能向上をもたらすものではない。
【００１９】
従来のアナログ電子回路による復調器における受信信号のシンボル同期回路では、上述したように、ＰＬＬ回路などの位相制御回路が用いられている。よって、その理論的な等価物であるソフトウェア復調器では、本来が電子回路であるＰＬＬ回路の動作を計算機のプログラム論理に置き換えたものが用いられる。
【００２０】
一般に、ＰＬＬ回路による位相制御では、目的に関して互いに相反する二つの性能指標が存在する。ＰＬＬ回路を用いたシンボル同期においても、それらの指標はそのまま反映される。すなわち、ＰＬＬ回路を構成するフィルタ（以下、ＰＬＬフィルタと称す）の特性から決定されるシンボルクロック（周波数）の引き込み性能と追従範囲性能が、その二つである。
【００２１】
これら二つの性能指標は互いに背反する関係にあり、従って、ＰＬＬ回路による位相制御を行う限り、シンボル同期の実現においては、次のような問題が生じることが避けられない。シンボルクロックの引き込み性能、つまりシンボルクロックに正確に同期させるためには、ＰＬＬフィルタは、ほぼシンボルクロックの周波数成分だけを抽出するような鋭敏な特性を持つ必要がある。このことは直ちにＰＬＬ回路が追従する周波数範囲を狭めてしまうことを意味する。
【００２２】
つまり、ＰＬＬフィルタ特性が鋭敏になるほど、同期そのものは正確になる一方で、通信路の突発的な外乱などによる変動に対しては、その情報がフィルタでそぎ落とされてしまうため追従できなくなる。つまり、同期が脆くなってしまう。
【００２３】
逆に、そうした変動にも柔軟に追従させるためには、ＰＬＬフィルタ特性はより広い実効的な台（この台の幅が追従範囲となる）をもつ必要がある。そのようなフィルタは、当然に、シンボルクロック以外の雑音成分をより多く拾ってしまう。この雑音成分は、復調器のシンボル（抽出）タイミングにおけるジッタ（揺れ）となって現れ、ひいてはシンボル判定時のＳ／Ｎ比低下、すなわちビット誤り率の悪化をもたらす。
【００２４】
従って、従来のＰＬＬ回路によるシンボル同期方式をそのまま用いたソフトウェア復調では、安定した復調性能を得ようとした場合、アナログ電子回路による復調器とまったく同様に、初期同期補足速度、一定のＣ／Ｎ値以下の環境での復調性能とシンボルジッタへの対応性能がＰＬＬフィルタ特性により決定される。
【００２５】
これら相反する二つの性能指標に関して、復調器全体の性能を最適化することは、一般に、理論的には困難か不可能であって、現実的な環境下での試行錯誤を要し、その送受信環境下における最適なフィルタ特性が決定されることになる。このことは、ソフトウェア復調器の利点であるはずの、信号状況に応じた可変的構成の実現可能性を損なうことにもつながっている。
【００２６】
なお、特許文献１には、送信すべき信号以外のパイロットトーンを用いたシンボル同期方法において、粗調整を行った後に微調整を行うに際して、サンプルデータのＦＦＴ処理結果に基づいてパイロットトーンの位相情報を取得して微調整を行う技術が開示されている。
【００２７】
この技術では、ＦＦＴ処理結果を、微調整時のパイロットトーンの位相情報を取得するのに使用しているものであって、後述するように、本発明の如く、送信すべきディジタル変調された入力信号系列に中に存在するシンボルクロックを抽出するためのＰＬＬ回路の初期設定に用いるものではない。
【００２８】
本発明の目的は、低Ｃ／Ｎ環境下においても、また、突発的な外乱を含みうる通信路環境下においても、安定して高速・高精度なシンボルの同期捕捉と同期追従を行うことを可能としたシンボル同期捕捉システム及びその方法を提供することである。
【課題を解決するための手段】
【００２９】
本発明によるシンボル同期捕捉システムは、
ディジタル変調された入力系列のシンボルクロックをＰＬＬ回路を用いて同期捕捉するシンボル同期捕捉システムであって、
前記入力系列の特徴量系列を算出する手段と、
最初のＮサンプル（Ｎは２以上の整数）の前記特徴量系列をＦＦＴ処理する手段と、
このＦＦＴ処理結果に基づいてスペクトル最大成分を探索する手段と、
前記ＦＦＴ処理結果に基づいて第Ｎ／２サンプルの時刻におけるシンボルクロックの位相推定をなす手段とを含み、
前記スペクトル最大成分の周波数と前記位相推定による位相推定値とを前記ＰＬＬ回路の初期設定値とすることを特徴とする。
【００３０】
本発明によるシンボル同期捕捉方法は、
ディジタル変調された入力系列のシンボルクロックをＰＬＬ回路を用いて同期捕捉するシンボル同期捕捉方法であって、
前記入力系列の特徴量系列を算出するステップと、
最初のＮサンプル（Ｎは２以上の整数）の前記特徴量系列をＦＦＴ処理するステップと、
このＦＦＴ処理結果に基づいてスペクトル最大成分を探索するステップと、
前記ＦＦＴ処理結果に基づいて第Ｎ／２サンプルの時刻におけるシンボルクロックの位相推定をなすステップと、
前記スペクトル最大成分の周波数と前記位相推定による位相推定値とを前記ＰＬＬ回路の初期設値とするステップとを含むことを特徴とする。
【００３１】
本発明によるプログラムは、
ディジタル変調された入力系列のシンボルクロックをＰＬＬ回路を用いて同期捕捉するシンボル同期捕捉方法をコンピュータにより実行させるためのプログラムであって、
前記入力系列の特徴量系列を算出する処理と、
最初のＮサンプル（Ｎは２以上の整数）の前記特徴量系列をＦＦＴ処理する処理と、
このＦＦＴ処理結果に基づいてスペクトル最大成分を探索する処理と、
前記ＦＦＴ処理結果に基づいて第Ｎ／２サンプルの時刻におけるシンボルクロックの位相推定をなす処理と、
前記スペクトル最大成分の周波数と前記位相推定による位相推定値とを前記ＰＬＬ回路の初期設定値とする処理とを含むことを特徴とする。
【発明の効果】
【００３２】
本発明によれば、受信信号に陰伏しているシンボルクロック成分の周波数と位相とを、高速フーリエ変換による精密推定を行うことによって実現するようにしたので、特定のサンプリング周波数によるサンプリング系列で表現される周波数成分の全帯域に亘って、個々の周波数成分の全てについて、その強度と位相を、実用上、瞬時かつ同時に算出することができるという効果がある。これにより、シンボル同期の捕捉周波数範囲を可能な最大限まで拡大することが可能となって、低Ｃ／Ｎの受信信号についても同期補足が可能となる。
【００３３】
また、シンボルクロック成分の周波数が（ごく微小な揺動を除いて）一定であるという条件のもとで、高速フーリエ変換の対象期間（入力サンプル数）を任意に延長することによって、突発的な外乱により受信信号中のシンボルクロック成分の喪失を補間することで、同期追従を達成することが可能となる。
【図面の簡単な説明】
【００３４】
【図１】本発明によるシンボル同期捕捉回路の一実施の形態を適用した受信側の機能ブロック図である。
【図２】図１の受信側に対応する送信側の概略機能ブロック図である。
【図３】図１の特徴量系列算出回路６の具体例を示す図である。
【図４】本発明によるシンボル同期捕捉回路７の一実施の形態の機能ブロック図を、図１の同期追従回路８及びクロック生成回路９との関係において示したものである。
【図５】特徴量時系列（振幅二乗値）のパワースペクトルの例を示す図である。
【図６】図１の同期追従回路８とクロック生成回路９とによるＰＬＬ回路の機能ブロック図である。
【図７】本発明の実施の形態における動作の概要を示すフローチャートである。
【図８】本発明に関連する受信側の機能ブロック図である。
【図９】図８におけるクロック生成回路９とシンボル同期捕捉・追従回路１５とによるＰＬＬ回路の機能ブロック図である。
【発明を実施するための形態】
【００３５】
以下に図面を参照しつつ本発明の実施の形態について詳細に説明する。図１は本発明によるシンボル同期捕捉回路の一実施の形態を適用した受信側の機能ブロック図であり、図において図８と同等部分には同一符号を付して示している。なお、図１に示した例は、位相変移（ＰＳＫ：Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）変調された信号の復調器に適用した例である。
【００３６】
図２は、図１における入力信号であるＰＳＫ変調信号のモデルを、送信側での信号生成（変調器）の過程と共に説明するためのものであり、先ず図２を参照してＰＳＫ変調信号のモデルを説明する。入力ビット列は、１シンボルあたりビット数をｎとすると（ｎは２以上整数）、ビット分割回路２１により、ｎビット毎に分割されて数値（シンボル値）系列となる。
【００３７】
この系列の各シンボル値は、シンボル変換回路２２において、対応する複素シンボルに変換された後、アップサンプラ２３によりシンボル周期にアップ・サンプリングされた上で、シンボルパルス整形のためのフィルタ（整形フィルタ）２４が適用されて、ベースバンド信号となる。これに、乗算器２５において搬送波（２６）が乗算されて変調波として送信されるようになっている。
【００３８】
かかるＰＳＫ変調信号の受信側での復調は、上記の図２の変調過程を逆にたどることになる。図１において、先ず、周波数シフト回路１は、受信信号全体を搬送波周波数の逆方向へ周波数シフトし、当該信号をベースバンド（中心周波数０）に合わせる役目を有する。
【００３９】
次に、入力系列をリサンプラ２によりリサンプリングしてシンボル時間あたりサンプル数を一定にする。これは、シンボル同期の動作特性を決定するパラメータが、シンボルあたりサンプル数に依存するためである。シンボルあたりサンプル数をほぼ一定とすることで、シンボル同期の特性は搬送波帯域やシンボルレートに依存しなくなる。
【００４０】
そして、ベースバンド復調回路３は、リサンプラ２の出力をベースバンド信号に復調する。次段の整合フィルタ４は、図２の変調側の整形フィルタ２４と同一の特性を持つフィルタである。ベースバンド信号にこの整合フィルタ４を適用することは、整形フィルタ２４で整形されたシンボルパルスとの系列相関をとることを意味しており、この相関値はシンボル時刻において最大となる。
【００４１】
受信信号に含まれる（伝送路上で加わる）雑音が加法的白色Ｇａｕｓｓｉａｎ雑音であるという前提に立てば、この時刻（シンボル時刻）に抽出されたシンボルの誤り率（残差の分散）は理論上最小となる。
【００４２】
整合フィルタ４の出力は、遅延回路５とシンボルクロック検出回路１３内の特徴量（電力）系列算出回路６とにそれぞれ送られる。遅延回路５は、シンボル同期捕捉回路７における高速フーリエ変換（ＦＦＴ）で使用するサンプル数をＮ（２以上の整数）とした場合において、Ｎ／２サンプルに相当する遅延が設定される。
【００４３】
遅延回路５の出力は、シンボル抽出回路１０、キャリア同期回路１１、シンボル判定回路１２を、この順に経ることにより、復調結果として導出されるものである。なお、本実施の形態では、受信信号として搬送波をディジタル変調して得られた被変調波の復調に適用した例であり、受信信号を復調した結果の（硬または軟）ビット列を出力するものとする。
【００４４】
シンボルクロック検出回路１３は、特徴量（電力）系列算出回路６と、シンボル同期捕捉回路７と、同期追従回路８と、クロック生成回路９とを含んでいる。特徴量（電力）系列算出回路６は、入力信号がＰＳＫ変調信号の場合には、シンボル同期の特徴量系列は、一般に、
電力系列Ｐ［ｋ］＝Ｉ［ｋ］の２乗＋Ｑ［ｋ］の２乗  ……（１）
（但し、ｋはサンプル番号、Ｉ［ｋ］は整合フィルタ出力の複素系列の同相成分、Ｑ［ｋ］は同じく直交成分を表す）が用いられる。
【００４５】
図３は、この場合における特徴量（電力）系列算出回路６の例を、周辺部と共に示している。図３において、整合フィルタ４からの直接の出力（複素）は、乗算器６１，６２と、加算器６３とからなる演算回路により、上記（１）式の電力系列が得られる。この電力系列はシンボル同期捕捉回路７へ入力される。
【００４６】
また、整合フィルタ４の出力（複素）の遅延回路５を経た出力は、乗算器６４６５と、加算器６６とからなる演算回路により、同様に上記（１）式の電力系列が得られる。この電力系列は同期追従回路８へ入力される。
【００４７】
図４は、シンボル同期捕捉回路７のより詳しい構成を、同期追従回路８とクロック生成回路９との関連で示している。特徴量（電力）系列の最初のＮサンプルが、ＦＦＴ回路７で高速フーリエ変換される。このＦＦＴ回路７による高速フーリエ変換の結果は、各周波数成分の複素係数ベクトルであり、係数の各々からは周波数成分のスペクトルを振幅の２乗値として得ることができる。
【００４８】
この結果を適当な範囲で探索すれば、スペクトルの最大値を与える周波数成分をシンボルクロック周波数の精密な推定値とすることができる。よって、ＦＦＴ結果を入力とするスペクトル最大成分探索回路７２が設けられている。
【００４９】
また、この周波数をｆclock とすると、ｆclock のフーリエ係数ａclock の位相成分は第Ｎ／２サンプルの時刻におけるシンボルクロックの位相の推定値となる。よって、スペクトル最大成分の位相算出回路７３が設けられているのである。
【００５０】
こうして求めたシンボルクロック周波数と第Ｎ／２サンプルにおけるシンボルクロックの位相の推定値とを、同期追従回路８及びクロック生成回路９によるＰＬＬ回路のクロック生成のための初期値として設定することにより、以後の追従動作は、シンボル同期が達成（捕捉）された状態から開始されることになるのである。
【００５１】
図５は、サンプリング周波数１０ＭＨｚ、シンボル速度１Ｍシンボル／秒として４値位相変移（ＱＰＳＫ）変調された信号の特徴量時系列，すなわち振幅二乗値の時系列のパワー・スペクトル（フーリエ変換後の係数ベクトルの各成分の振幅二乗値を、各成分に対応する周波数値に沿ってｄＢ表示した系列）である。シンボル速度に対応する±１ＭＨｚの位置に、シンボルクロックの周波数成分が強く現れている。
【００５２】
振幅二乗値系列は実数系列であるから、スペクトラムは左右対称となり、従って、正負いずれかの側でスペクトルの最大値を与える周波数成分を所与の範囲で線形探索することがシンボルクロック周波数推定となる。このようにして求めたシンボルクロック周波数と初期位相とを、シンボル同期追従（追従回路８）のＰＬＬ回路の初期状態として設定する。
【００５３】
以後、図１のクロック生成回路９が特定の状態（生成される単周期信号の位相）をとる時刻を捉えてシンボルタイミングとする。シンボルタイミングによるシンボル抽出シグナルはクロック周期毎に生成され、シンボル抽出１０は、シグナルが生起した時刻の信号状態を複素値としてサンプリングしてシンボル列を再生（抽出）する。
【００５４】
シンボルタイミングの同期追従は、通常のＰＬＬ回路を用いて図６のように構成される（図９のＰＬＬ回路の例と同等である）。同期追従回路８は、特徴量系列とシンボルクロックの指数重みつき系列相関、すなわち特徴量系列におけるシンボルクロック周波数成分のフーリエ係数を逐次的に求め、その位相成分から検出される位相誤差とその時間変化とを、クロック生成回路９にフィードバックすることで達成される。なお、図６は図９と同等であるので、その詳細な説明は省略する。
【００５５】
このクロック生成回路９によるシンボル抽出シグナルは、シンボル抽出回路１０へ供給され、このシンボル抽出回路１０で抽出されたシンボル列は、キャリア同期回路１１によって搬送波周波数と位相の設定誤差および揺動が補正される。補正後のシンボル列は、シンボル判定回路１２で、各シンボルの位相成分を対応するビット列へ変換（直接０／１のビット値への変換を行う硬判定、もしくはビット値の推定を意味する実数値への変換を行う軟判定）され、この結果が復調結果として出力される。
【００５６】
図７は、上述した本発明の実施の形態の動作の概略を示すフローチャートである。先ず、特徴量系列算出回路６により、ＰＳＫ変調された受信信号の特徴量（電力）系列が算出され（ステップＳ１）、次にＦＦＴ回路７１により、この特徴量系列の最初のＮサンプルがＦＦＴ処理される（ステップＳ２）。このＦＦＴ処理結果を基に、スペクトル最大成分検索回路７２によりスペクトル最大成分の検索が行われ（ステップＳ３）、また、位相算出回路７３により、第Ｎ／２サンプルの時刻におけるシンボルクロックの位相が算出される（（ステップＳ４）。この場合、前述したように、スペクトル最大成分の周波数のフーリエ係数の位相成分が、第Ｎ／２サンプルの時刻におけるシンボルクロックの位相と推定される。
【００５７】
ステップＳ３で検索されたスペクトル最大成分の周波数が、同期追従回路８及びクロック生成回路９によるＰＬＬ回路の初期周波数として設定され（ステップＳ５）、またステップＳ４で推定された位相推定値が、当該ＰＬＬ回路の初期位相として設定されることになる（ステップＳ６）。ＰＬＬ回路はこの初期設定の後に追従動作を開始して、以後追従を続けるのである（ステップＳ７）。
【００５８】
以上のように、本発明では、一定量の特徴量系列のデータからシンボルクロック周波数とそれに対応する各時刻の位相の推定値を、直接的かつ一挙に、全て算出することができる。すなわち、シンボル同期の捕捉機構において、高速フーリエ変換を利用して直接的なシンボルクロック周波数およびそれに対応する各時刻の位相の推定値算出を行い、これを同期追従機構のＰＬＬ回路の初期状態に反映させるようにしている。
【００５９】
更には、同期追従においても、一定量の特徴量系列からシンボルクロックを抽出することにより、突発的な外乱などによるシンボルクロックの喪失などが発生しても、適切なシンボルクロックの指数重み付き系列相関を選択することで安定的に動作することが可能となる。
【００６０】
よって、本発明によれば、シンボル同期捕捉可能な周波数範囲を理論上最大（受信信号の全帯域）とすることができる。捕捉の精度と対応可能なＣ／Ｎは、単にＦＦＴ（高速フーリエ変換）の入力サンプル数によって定まり、ＰＬＬ回路を用いる場合のような試行錯誤は不要である。
【００６１】
また、復調器の構成としても、捕捉と追従の両機能が互いに独立しているために、シンボル同期追従の最適化は、追従という目的に限って行うことが可能になる。追従においても、調整すべきパラメータは、ＰＬＬ回路の指数重み付き相関積分の実効的な長さを定める指数重み（減衰）係数だけでよく、ＰＬＬ係数を細かく調整することなどは不要になる。
【００６２】
なお、図１のブロック図において、ベースバンド復調回路３は、周波数変移（ＦＳＫ）変調の場合にはＦＭ検波方式であり、振幅変移（ＡＳＫ）変調の場合には包絡線検波であり、位相変移（ＰＳＫ）変調ないしは直交振幅変調（ＱＡＭ）の場合には特になしとなる。
【００６３】
また、図１のブロック図において、整合フィルタ４の特性は、シンボルパルスの時間特性によって異なり得るものである。更に、特徴量は、変調形式によって、また想定される通信状況によっても異なり得るものであり、例えば、オフセットＱＰＳＫでは、複素差分の絶対値を用いるものである。
【００６４】
更にはまた、図１のブロック図において、キャリア同期回路１１を必要とするのは、ＰＳＫ、ＱＡＭ、ＭＳＫなどで同期検波を行う場合のみであり、ＰＳＫ変調で差動変調が行われている場合や、シンボル毎位相シフトが加えられている場合の処理をここで行うことがある。
【００６５】
これらベースバンド復調回路３、整合フィルタ４、キャリア同期回路１１などの詳細については、周知の技術であり、本発明とは直接関係しないので、詳述していない。
【００６６】
本発明は上記の実施の形態に限定されるものではなく、シンボル同期機構を必要とするディジタル通信一般に適用することができる。すなわち、（１）シンボルの信号パルスを、有限かつ一定の時間間隔（周期）で送受信する通信方式であり、また（２）受信信号それ自体からシンボルタイミングを推定する他に参照可能な情報が与えられない場合の全てに対して本発明を適用することが可能である。
【００６７】
なお、上記の図７に示した処理は、その動作手順を予めプログラムとして記録媒体に格納しておき、これをコンピュータにより読み取らせて実行させるように構成できることは勿論である。
【符号の説明】
【００６８】
１  周波数シフト回路
２  リサンプラ
３  ベースバンド復調回路
４  整合フィルタ
５  遅延回路
６  特徴量算系列出回路
７  シンボル同期捕捉回路
８  同期追従回路
９  クロック生成回路
１０  シンボル抽出回路
１１  キャリア同期回路
１２  シンボル判定回路
１３  シンボルクロック検出回路
７１  ＦＦＴ回路
７２  スペクトル最大成分検索回路
７３  スペクトル最大成分の位相算出回路
【図１】
0005761748.tif 000002
【図２】
0005761748.tif 000003
【図３】
0005761748.tif 000004
【図４】
0005761748.tif 000005
【図５】
0005761748.tif 000006
【図６】
0005761748.tif 000007
【図７】
0005761748.tif 000008
【図８】
0005761748.tif 000009
【図９】
0005761748.tif 000010