(57)【特許請求の範囲】
【請求項１】
第１のアナログ信号をアナログ／デジタル変換して第１のデジタル信号を出力する第１のアナログ／デジタル変換回路と、
前記第１のアナログ信号と異なる第２のアナログ信号をアナログ／デジタル変換して第２のデジタル信号を出力する第２のアナログ／デジタル変換回路と、
前記第１のデジタル信号と前記第２のデジタル信号の差と基準値とを比較した結果に応じた判定信号を生成する判定回路と、
を有することを特徴とする半導体装置。
【請求項２】
前記基準値は、前記第１のデジタル信号と前記第２のデジタル信号のうちのビット数が少ないデジタル信号の最大値の２分の１の値に設定されること、を特徴とする請求項１記載の半導体装置。
【請求項３】
前記判定回路は、
前記第２のデジタル信号から前記第１のデジタル信号を減算した結果を出力する減算器と、
前記減算器から出力される値と前記基準値とを一致比較した結果に応じて前記判定信号を生成する比較器と、
を含むことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
複数のアナログ／デジタル変換回路のテストをテスト装置が実行する、アナログ／デジタル変換回路のテスト方法であって、
前記テスト装置に接続される半導体装置は、少なくとも２つのアナログ／デジタル変換回路と、前記２つのアナログ／デジタル変換回路からそれぞれ出力されるデジタル信号の差と基準値とを比較した結果に応じた判定信号を生成する判定回路を含み、
前記テスト装置は、前記２つのアナログ／デジタル変換回路に対して前記基準値に応じた電圧差の２つのアナログ信号をそれぞれ供給し、前記判定信号に基づいて前記２つのアナログ／デジタル変換回路の直線性を判定すること、
を特徴とするアナログ／デジタル変換回路のテスト方法。
【請求項５】
前記テスト装置は、前記アナログ信号の電圧値を、前記複数のアナログ／デジタル変換回路から出力されるデジタル信号のうち、ビット数が最も少ないアナログ／デジタル変換回路の最小量子化ビットに対応する電圧値ずつ増加又は減少させ、前記アナログ信号を増加又は減少させる毎に前記判定信号に基づいて判定すること、
を特徴とする請求項４記載のアナログ／デジタル変換回路のテスト方法。
【請求項６】
前記基準値は、前記複数のアナログ／デジタル変換回路から出力されるデジタル信号のうち、ビット数が最も少ないデジタル信号の最大値の２分の１に設定されること、
を特徴とする請求項４又は５記載のアナログ／デジタル変換回路のテスト方法。
【請求項７】
前記テスト装置は、隣接して形成される２つのアナログ／デジタル変換回路に対して電圧値が互いに異なる２つのアナログ信号をそれぞれ供給すること、
を特徴とする請求項４〜６のうちの何れか一項に記載のアナログ／デジタル変換回路のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置、アナログ／デジタル変換回路のテスト方法に関する。
【背景技術】
【０００２】
アナログ／デジタル変換回路（以下、Ａ／Ｄ変換回路）の動作試験は、Ａ／Ｄ変換回路にアナログ信号を供給し、Ａ／Ｄ変換回路から出力されるデジタル信号（出力コード）に基づいて行われる（例えば、特許文献１〜３参照）。例えば、Ａ／Ｄ変換回路が被測定デバイス（ＤＵＴ:Device Under Test）として接続された試験装置（テスタ）は、Ａ／Ｄ変換回路に供給するアナログ信号の電圧値を、Ａ／Ｄ変換回路の入力電圧範囲の最小値Ｖｍｉｎから最大値Ｖｍａｘまで変化させる。Ａ／Ｄ変換回路は、アナログ信号の電圧値に応じたデジタル信号を出力する。試験装置は、Ａ／Ｄ変換回路から出力されるデジタル信号を装置内部のメモリに蓄積する。試験装置は、入力電圧範囲に対応するデジタル信号をメモリに蓄積すると、メモリから全てのデジタル信号を読み出し、そのデジタル信号に基づいて理想値との誤差を算出し、その算出結果に基づいてＡ／Ｄ変換回路の良否を判定する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平２−２１８２２２号公報
【特許文献２】特開２００１−７７６９１号公報
【特許文献３】特開２００１−３３９３０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、試験装置が搭載するメモリの容量において、記憶するデータ（出力コード）の量が制限される。このデータ量の制限は、高精度化したＡ／Ｄ変換回路の試験を制限する要因となる。例えば、複数のＡ／Ｄ変換回路が形成された半導体装置において、同時に測定するＡ／Ｄ変換回路の数が、メモリ容量によって制限される。
【課題を解決するための手段】
【０００５】
本発明の一観点によれば、第１のアナログ信号をアナログ／デジタル変換して第１のデジタル信号を出力する第１のアナログ／デジタル変換回路と、前記第１のアナログ信号と異なる第２のアナログ信号をアナログ／デジタル変換して第２のデジタル信号を出力する第２のアナログ／デジタル変換回路と、前記第１のデジタル信号と前記第２のデジタル信号の差と基準値とを比較した結果に応じた判定信号を生成する判定回路とを有する。
【発明の効果】
【０００６】
本発明の一観点によれば、複数のＡ／Ｄ変換回路に対する試験を容易に行うことができる。
【図面の簡単な説明】
【０００７】
【図１】試験システムの概略構成図である。
【図２】半導体装置の一部ブロック回路図である。
【図３】判定回路の回路図である。
【図４】テストの説明図である。
【図５】（ａ），（ｂ）はテストの概要を示す説明図である。
【図６】（ａ），（ｂ）はテストの概要を示す説明図である。
【図７】（ａ），（ｂ）はテストの概要を示す説明図である。
【図８】テストのフローチャートである。
【図９】別の半導体装置の一部ブロック回路図である。
【発明を実施するための形態】
【０００８】
以下、一実施形態を図１〜図８に従って説明する。
図１に示すように、半導体装置１０は、第１のアナログ／デジタル変換回路（以下、Ａ／Ｄ変換回路）１１と第２のアナログ／デジタル変換回路（以下、Ａ／Ｄ変換回路）１２を有している。Ａ／Ｄ変換回路１１，１２は、それぞれアナログ信号を複数ビットのデジタル信号に変換して出力する。Ａ／Ｄ変換回路１１は外部端子Ｔ１を介して供給されるアナログ信号に応じたデジタル信号Ｄａを出力する。Ａ／Ｄ変換回路１２は外部端子Ｔ２を介して供給されるアナログ信号に応じたデジタル信号Ｄｂを出力する。内部回路１３は、例えばＣＰＵ等の処理回路を含み、Ａ／Ｄ変換回路１１，１２から出力されるデジタル信号Ｄａ，Ｄｂに基づいて所定の処理を実行する。
【０００９】
また、半導体装置１０は、Ａ／Ｄ変換回路１１，１２に接続された判定回路１４を有している。判定回路１４は、Ａ／Ｄ変換回路１１，１２から出力されるデジタル信号Ｄａ，Ｄｂに応じたレベルの判定信号ＳＴを出力する。この判定信号ＳＴは、例えば外部端子Ｔ３を介して半導体装置１０の外部へ出力される。
【００１０】
上記の半導体装置１０は、Ａ／Ｄ変換回路１１，１２の試験のためにテスト装置１００と接続される。テスト装置１００は、半導体装置１０の各端子Ｔ１〜Ｔ３と接続される。
テスト装置１００は、Ａ／Ｄ変換回路１１，１２の入力電圧範囲のアナログ信号Ａ１，Ａ２をそれぞれ出力する。Ａ／Ｄ変換回路１１，１２の入力電圧範囲の最小値をＶｍｉｎ，最大値をＶｍａｘとする。尚、説明を簡単にするために、最小値Ｖｍｉｎを０Ｖ（ゼロ・ボルト）とする。テスト装置１００は、Ａ／Ｄ変換回路１１，１２の入力電圧範囲において、最小値Ｖｍｉｎのアナログ信号Ａ１を出力する。また、テスト装置１００は、Ａ／Ｄ変換回路１１，１２の入力電圧範囲の中間電圧Ｖｃ（＝Ｖｍａｘ／２）のアナログ信号Ａ２を出力する。
【００１１】
そして、テスト装置１００は、アナログ信号Ａ１，Ａ２の電圧値を、Ａ／Ｄ変換回路１１，１２の入力電圧範囲において、順次変化（例えば増加）させる。更に、テスト装置１００は、アナログ信号Ａ１，Ａ２の電圧値の差（差電圧）を、Ａ／Ｄ変換回路１１，１２の入力電圧範囲に１／２（又は−１／２）に保つように、両アナログ信号Ａ１，Ａ２の電圧値を変化させる。
【００１２】
判定回路１４は、Ａ／Ｄ変換回路１１から出力されるデジタル信号Ｄａと、Ａ／Ｄ変換回路１２から出力されるデジタル信号Ｄｂの差を算出する。そして、判定回路１４は、差の値と基準値とを比較し、比較結果に応じたレベルの判定信号ＳＴを出力する。例えば、判定回路１４は、差の値と基準値とが一致する場合にＨレベルの判定信号ＳＴを出力し、一致しない場合にＬレベルの判定信号ＳＴを出力する。
【００１３】
テスト装置１００は、外部端子Ｔ３を介して出力される判定信号ＳＴを受け取り、判定信号ＳＴのレベルに応じて、Ａ／Ｄ変換回路１１，１２の特性（直線性）を判定する。例えば、テスト装置１００は、Ｈレベルの判定信号ＳＴに応じてＡ／Ｄ変換回路１１，１２の直線性を良（「ＯＫ」）と判定し、Ｌレベルの判定信号ＳＴに応じて不良（「ＮＧ」）と判定する。
【００１４】
なお、テスト装置１００は、Ａ／Ｄ変換回路１１，１２のデジタル信号Ｄａ，Ｄｂにおける量子化誤差が直線性の判定に影響しないように、アナログ信号Ａ１，Ａ２の電圧値を、Ａ／Ｄ変換回路１１，１２の量子化単位（digit ）に対応して変更することが好ましい。テスト装置１００は、デジタル信号Ｄａ，Ｄｂの最下位ビット（又は最小量子化ビット）（ＬＳＢ:Least Significant Bit）が変化するように、アナログ信号Ａ１，Ａ２の電圧値を変更する。この電圧値を１ＬＳＢとする。従って、中間電圧Ｖｃは、Ａ／Ｄ変換回路１１，１２の入力電圧範囲の中間であって、１ＬＳＢずつアナログ信号Ａ１，Ａ２を変化させるときに得られる電圧値である。
【００１５】
例えば、４ビットのＡ／Ｄ変換回路１１，１２の場合、デジタル信号Ｄａ，Ｄｂは、［００００］から［１１１１］までのコード値をとる。なお、このコード値は２進数表現である。テスト装置１００は、中間電圧Ｖｃの電圧値を、コード値が［１０００］に対応する値とする。
【００１６】
従って、Ａ／Ｄ変換回路１１，１２は、それぞれ入力電圧範囲において互いに異なる電圧範囲に応じたデジタル信号Ｄａ，Ｄｂを出力する。例えば、Ａ／Ｄ変換回路１１が最小電圧Ｖｍｉｎから中間の電圧（＝Ｖｍａｘ／２）までの電圧範囲における特性に応じたデジタル信号Ｄａを出力するとき、Ａ／Ｄ変換回路１２は、中間の電圧から最大電圧Ｖｍａｘまでの電圧範囲における特性に応じたデジタル信号Ｄｂを出力する。
【００１７】
判定回路１４は、Ａ／Ｄ変換回路１１，１２において、互いに異なる電圧範囲の特性に応じて生成されたデジタル信号Ｄａ，Ｄｂに基づいて判定信号ＳＴを生成する。上記したように、判定回路１４は、デジタル信号Ｄａ，Ｄｂの差を算出し、その差の値と基準値とを比較する。つまり、判定回路１４は、Ａ／Ｄ変換回路１１，１２において、互いに異なる電圧範囲における特性に応じたデジタル信号Ｄａ，Ｄｂを比較する。
【００１８】
例えば、アナログ信号Ａ１の変化に応じてＡ／Ｄ変換回路１１が［００００］〜［０１１１］のデジタル信号Ｄａを出力するとき、Ａ／Ｄ変換回路１２はアナログ信号Ａ２の変化に応じて［１０００］〜［１１１１］のデジタル信号Ｄｂを出力する。両デジタル信号Ｄａ，Ｄｂの差は、アナログ信号Ａ１，Ａ２によらず、一定の［１０００］となる。
【００１９】
直線性が良い２つのＡ／Ｄ変換回路から出力されるデジタル信号の差は、２つのＡ／Ｄ変換回路のそれぞれに供給されるアナログ信号の電圧値の差に対応する。この実施形態では、２つのＡ／Ｄ変換回路の入力電圧範囲において一定の値（＝［１０００］）となる。
【００２０】
一方、２つのＡ／Ｄ変換回路のうちの少なくとも一方において直線性が良くない場合、両Ａ／Ｄ変換回路から出力されるデジタル信号の差は一定の値とならない。
また、１つのチップ上に形成された２つのＡ／Ｄ変換回路の特性は互いに同じとなる。このため、同じ電圧値のアナログ信号を２つのＡ／Ｄ変換回路に供給した場合、それぞれから出力されるデジタル信号の差は一定の値となる場合がある。しかし、異なる電圧範囲のアナログ信号によって２つのＡ／Ｄ変換回路からそれぞれ出力されるデジタル信号の差は、一定の値とはならない。
【００２１】
判定回路１４は、異なる電圧範囲のアナログ信号Ａ１，Ａ２によって２つのＡ／Ｄ変換回路１１，１２からそれぞれ出力されるデジタル信号Ｄａ，Ｄｂの差Ｘと一定の値（基準値）とを比較した結果に応じて判定信号ＳＴを生成する。この判定信号ＳＴのレベルは、２つのＡ／Ｄ変換回路１１，１２の特性（直線性の良否）に対応する。従って、判定信号ＳＴのレベルにより２つのＡ／Ｄ変換回路１１，１２の特性（直線性）を判定することが可能となる。
【００２２】
次に、判定回路１４の構成を説明する。
図２に示すように、判定回路１４は、減算器２１、比較器２２、出力回路２３を有している。
【００２３】
Ａ／Ｄ変換回路（「ＡＤＣ」と表記）１１は、例えば４ビットのデジタル信号Ｄａ３〜Ｄａ０を出力する。デジタル信号Ｄａ３は最上位ビット（ＭＳＢ）であり、デジタル信号Ｄａ０は最下位ビット（ＬＳＢ）である。同様に、Ａ／Ｄ変換回路１２は、例えば４ビットのデジタル信号Ｄｂ３〜Ｄｂ０を出力する。
【００２４】
減算器２１は、Ａ／Ｄ変換回路１２から出力されるデジタル信号Ｄｂ３〜Ｄｂ０から、Ａ／Ｄ変換回路１１から出力されるデジタル信号Ｄａ３〜Ｄａ０を減算し、その減算結果のデジタル信号Ｘ３〜Ｘ０を出力する。
【００２５】
比較器２２は、レジスタ２４に接続される。レジスタ２４は、減算器２１から出力されるデジタル信号Ｘ３〜Ｘ０のビット数と等しいビット数から基準デジタル信号Ｒ３〜Ｒ０が供給される。レジスタ２４は、例えば高電位電圧ＶＤＤレベル又は低電位電圧ＧＮＤの配線に直接又は抵抗素子を介してノードを接続することで、「１」又は「０」の値の基準デジタル信号を生成する。
【００２６】
比較器２２は、減算器２１から出力されるデジタル信号Ｘ３〜Ｘ０と、レジスタ２４により生成される基準デジタル信号Ｒ３〜Ｒ０とを比較し、その比較結果に応じた１ビットの信号Ｓ１を出力する。
【００２７】
出力回路２３は、比較器２２の出力信号Ｓ１に応じた判定信号ＳＴを出力する。例えば、出力回路２３は、比較器２２の出力信号Ｓ１を論理反転したレベルの判定信号ＳＴを出力する。
【００２８】
図３に示すように、減算器２１は、デジタル信号Ｄａ，Ｄｂのビット数に対応する数のインバータ回路３１０〜３１３及び加算器３２０〜３２３を含む。
インバータ回路３１０はデジタル信号Ｄａ０を論理反転したレベルの信号Ｓ１０を出力する。同様に、インバータ回路３１１〜３１３はデジタル信号Ｄａ１〜Ｄａ３を論理反転したレベルの信号Ｓ１１〜Ｓ１３をそれぞれ出力する。
【００２９】
第１の加算器３２０には、最下位ビットのデジタル信号Ｄｂ０と、最下位ビットのデジタル信号Ｄａ０に対応するインバータ回路３１０の出力信号Ｓ１０が供給される。
第１の加算器３２０は全加算器であり、排他的論理和回路（ＸＯＲゲート又はＥｘＯＲゲート）４１，４２、論理積回路（ＡＮＤゲート）４３，４４、論理和回路（ＯＲゲート）４５を有している。ＸＯＲゲート４１は、デジタル信号Ｄｂ０と信号Ｓ１０の排他的論理和演算結果に応じた信号Ｓ２１を出力する。ＸＯＲゲート４２は、信号Ｓ２１とキャリーイン信号ＣＩの排他的論理和演算結果に応じたデジタル信号Ｘ０を出力する。なお、第１の加算器３２０に対するキャリーイン信号ＣＩは、論理値「１」に設定されている。ＡＮＤゲート４３は、デジタル信号Ｄｂ０と信号Ｓ１０の論理積演算結果に応じた信号Ｓ２２を出力する。ＡＮＤゲート４４は、信号Ｓ２１とキャリーイン信号ＣＩの論理積演算結果に応じた信号Ｓ２３を出力する。ＯＲゲート４５は、信号Ｓ２２，Ｓ２３の論理和演算結果に応じたキャリーアウト信号ＣＯを出力する。
【００３０】
第２，第３の加算器３２１，３２２は、第１の加算器３２０と同様に構成されている。このため、第２，第３の加算器３２１，３２２について、第１の加算器３２０と同じ符号を付す。第２の加算器３２１には、下位ビットに対応する第１の加算器３２０から出力されるキャリーアウト信号がキャリーイン信号として供給される。第２の加算器３２１は、対応するデジタル信号Ｄｂ１と信号Ｓ１１とキャリーイン信号に応じたデジタル信号Ｘ１とキャリーアウト信号を出力する。第３の加算器３２２には、下位ビットに対応する第２の加算器３２１から出力されるキャリーアウト信号がキャリーイン信号として供給される。第３の加算器３２２は、対応するデジタル信号Ｄｂ２と信号Ｓ１２とキャリーイン信号に応じたデジタル信号Ｘ２とキャリーアウト信号を出力する。
【００３１】
第４の加算器３２３は、ＸＯＲゲート４６，４７を有している。ＸＯＲゲート４６は、デジタル信号Ｄｂ３と信号Ｓ１３の排他的論理和演算結果に応じた信号Ｓ２４を出力する。ＸＯＲゲート４７は、信号Ｓ２４とキャリーイン信号（第３の加算器３２２から出力されるキャリーアウト信号）の排他的論理和演算結果に応じたデジタル信号Ｘ３を出力する。つまり、ＸＯＲゲート４６，４７は、第１〜第３の加算器３２０〜３２２のＸＯＲゲート４１，４２と同様に機能する。そして、第４の加算器３２３は、第１〜第３の加算器３２０〜３２２と比べ、ＡＮＤゲート及びＯＲゲートを含まない構成である。従って、最上位のデジタル信号Ｄａ３，Ｄｂ３に対応する加算器３２３は、キャリーインを有し、キャリーアウトを有していない加算回路である。
【００３２】
従って、減算器２１は、デジタル信号Ｄａ３〜Ｄａ０の補数（２の補数）をデジタル信号Ｄｂ３〜Ｄｂ０に加算することで、デジタル信号Ｄｂ３〜Ｄｂ０からデジタル信号Ｄａ３〜Ｄａ０を減算した結果を得る。減算器２１は、減算結果のデジタル信号Ｘ３〜Ｘ０を出力する。
【００３３】
比較器２２は、減算器２１のデジタル信号Ｘ３〜Ｘ０のビット数に対応する４つの排他的論理和回路（ＸＯＲゲート又はＥｘＯＲゲート）５１〜５４と、１つの論理和回路（ＯＲゲート）５５を有している。各ＸＯＲゲート５１〜５４には、それぞれ対応するビットのデジタル信号が供給される。ＸＯＲゲート５１〜５４は、デジタル信号Ｘ０〜Ｘ３と基準デジタル信号Ｒ０〜Ｒ３の排他的論理和演算結果に応じた信号Ｓ３０〜Ｓ３３を出力する。ＯＲゲート５５は、各信号Ｓ３０〜Ｓ３２の論理和演算結果に応じた信号Ｓ１を出力する。
【００３４】
出力回路２３は、例えばインバータ回路である。この出力回路２３は、比較器２２の出力信号Ｓ１を論理反転したレベルの判定信号ＳＴを出力する。
次に、半導体装置１０（Ａ／Ｄ変換回路１１，１２）に対するテストの全体的な流れを、図８に従って説明する。
【００３５】
先ず、ステップ６１において、アナログ信号Ａ１の電圧値ＡＶ１を最小電圧Ｖｍｉｎとし、アナログ信号Ａ２の電圧値ＡＶ２を中間電圧Ｖｃ（＝１／２Ｖｍａｘ）とする。
次いで、ステップ６２において、減算処理を行う。この処理において、アナログ信号Ａ２が供給されるＡ／Ｄ変換回路１２のデジタル信号Ｄｂから、アナログ信号Ａ１が供給されるＡ／Ｄ変換回路１１のデジタル信号Ｄａを減算した結果に応じたデジタル信号Ｘを生成する。
【００３６】
次いで、ステップ６３において、デジタル信号Ｘの値が１／２Ｖｍａｘと等しいか否か、つまりデジタル信号Ｘが基準デジタル信号Ｒと等しいか否かを判定する。等しくない場合、ステップ６４において、Ａ／Ｄ変換回路１１，１２を不良（ＦＡＩＬ）と判定し、テストを終了する。
【００３７】
ステップ６３において、デジタル信号Ｘの値が１／２Ｖｍａｘと等しい場合、ステップ６５において、アナログ信号Ａ１，Ａ２の電圧値ＡＶ１，ＡＶ２をそれぞれ１ＬＳＢ分増加させる。
【００３８】
次いで、ステップ６６において、アナログ信号Ａ２の電圧値ＡＶ２が最大電圧Ｖｍａｘを越えたか否かを判定する。越えている場合、ステップ６７において、アナログ信号Ａ２の電圧値ＡＶ２を最小電圧Ｖｍｉｎとする。
【００３９】
次いで、ステップ６８において、アナログ信号Ａ１の電圧値ＡＶ１が最大電圧Ｖｍａｘ以下か否かを判定する。電圧値ＡＶ１が最大電圧Ｖｍａｘ以下の場合、ステップ６２に移行する。つまり、アナログ信号Ａ１の電圧値ＡＶ１が最大電圧Ｖｍａｘを越えるまで、ステップ６２〜６８の処理を繰り返し実行する。
【００４０】
そして、アナログ信号Ａ１の電圧値ＡＶ１が最大電圧Ｖｍａｘを越えると、ステップ６９において、Ａ／Ｄ変換回路１１，１２を良（ＰＡＳＳ）と判定し、テストを終了する。
次に、半導体装置１０における作用を説明する。
【００４１】
例えば、図１に示すＡ／Ｄ変換回路１１，１２の入力電圧範囲を０〜１５〔Ｖ〕とする。つまり、最小電圧Ｖｍｉｎ＝０〔Ｖ〕，最大電圧Ｖｍａｘ＝１５〔Ｖ〕である。
先ず、テスト装置１００は、最小電圧Ｖｍｉｎ（＝０）のアナログ信号Ａ１を出力する。また、テスト装置１００は、中間電圧Ｖｃ（＝Ｖｍａｘ／２）のアナログ信号Ａ２を出力する。なお、上記の入力電圧範囲（０〜１５）において、中間電圧Ｖｃ（＝Ｖｍａｘ／２）は、計算上、７．５〔Ｖ〕となる。しかし、テスト装置１００は、Ａ／Ｄ変換回路１１，１２の直線性をテストするために、生成するアナログ信号Ａ１，Ａ２の電圧値を、Ａ／Ｄ変換回路１１，１２の１ＬＳＢずつ変化させる。この入力電圧範囲において、１ＬＳＢは１〔Ｖ〕となる。このため、テスト装置１００は、中間電圧Ｖｃとして８〔Ｖ〕を出力する。
【００４２】
このとき、図４に示すように、Ａ／Ｄ変換回路１２のデジタル信号Ｄｂ３〜Ｄｂ０は［１０００］となり、Ａ／Ｄ変換回路１１のデジタル信号Ｄａ３〜Ｄａ０は［００００］となる。従って、両デジタル信号Ｄａ３〜Ｄａ０，Ｄｂ３〜Ｄｂ０の差分となるデジタル信号Ｘ３〜Ｘ０は［１０００］となる。このデジタル信号Ｘ３〜Ｘ０は、基準デジタル信号Ｒ３〜Ｒ０（［１０００］）と一致する。このため、判定回路１４はＨレベルの判定信号ＳＴを出力する。テスト装置１００は、このＨレベルの判定信号ＳＴに基づいて、Ａ／Ｄ変換回路１１，１２の直線性を良（「ＯＫ」）と判定する。
【００４３】
次いで、テスト装置１００は、それぞれ１ＬＳＢ増加し、１〔Ｖ〕のアナログ信号Ａ１と、９〔Ｖ〕のアナログ信号Ａ２を出力する。このとき、Ａ／Ｄ変換回路１２のデジタル信号Ｄｂ３〜Ｄｂ０は［１００１］となり、Ａ／Ｄ変換回路１１のデジタル信号Ｄａ３〜Ｄａ０は［０００１］となる。従って、両デジタル信号Ｄａ３〜Ｄａ０，Ｄｂ３〜Ｄｂ０の差分となるデジタル信号Ｘ３〜Ｘ０は［１０００］となる。このデジタル信号Ｘ３〜Ｘ０は、基準デジタル信号Ｒ３〜Ｒ０（［１０００］）と一致する。このため、判定回路１４はＨレベルの判定信号ＳＴを出力する。テスト装置１００は、このＨレベルの判定信号ＳＴに基づいて、Ａ／Ｄ変換回路１１，１２の直線性を良（「ＯＫ」）と判定する。
【００４４】
同様に、テスト装置１００は、アナログ信号Ａ１を２〔Ｖ〕から７〔Ｖ〕へと変化させ、アナログ信号Ａ２を１０〔Ｖ〕から１５〔Ｖ〕へと変化させる。判定回路１４は、それぞれのデジタル信号Ｄａ３〜Ｄａ０，Ｄｂ３〜Ｄｂ０に基づいて判定信号ＳＴを出力する。
【００４５】
テスト装置１００は、アナログ信号Ａ２を最大電圧Ｖｍａｘ（＝１５）まで変化させると、次にアナログ信号Ａ２を最小電圧Ｖｍｉｎ（＝０）とする。そして、テスト装置１００は、８〔Ｖ〕のアナログ信号Ａ１を出力する。このとき、Ａ／Ｄ変換回路１２のデジタル信号Ｄｂ３〜Ｄｂ０は［００００］となり、Ａ／Ｄ変換回路１１のデジタル信号Ｄａ３〜Ｄａ０は［１０００］となる。従って、両デジタル信号Ｄａ３〜Ｄａ０，Ｄｂ３〜Ｄｂ０の差分となるデジタル信号Ｘ３〜Ｘ０は［１０００］となる。つまり、直線性が良い２つのＡ／Ｄ変換回路から出力されるデジタル信号の差となるデジタル信号Ｘ３〜Ｘ０は、両アナログ信号Ａ１，Ａ２の電圧値の互いの大小に係わらず、一定の値となる。
【００４６】
例えば、一方のＡ／Ｄ変換回路の直線性が良くない場合、デジタル信号Ｘ３〜Ｘ０の値は、基準デジタル信号Ｒ３〜Ｒ０の値と一致しない。例えば、図４の最下段に示すように、図１のＡ／Ｄ変換回路１１は、１５〔Ｖ〕のアナログ信号Ａ１に対してコード［１１１１］のデジタル信号Ｄａ３〜Ｄａ０を出力する。一方、Ａ／Ｄ変換回路１２は、７〔Ｖ〕のアナログ信号Ａ２に対してコード［０１１０］のデジタル信号Ｄｂ３〜Ｄｂ０を出力する。このとき、両デジタル信号Ｄａ３〜Ｄａ０，Ｄｂ３〜Ｄｂ０の差分となるデジタル信号Ｘ３〜Ｘ０は［０１１１］となる。このデジタル信号Ｘ３〜Ｘ０は、基準デジタル信号Ｒ３〜Ｒ０（［１０００］）と一致しない。このため、判定回路１４はＬレベルの判定信号ＳＴを出力する。テスト装置１００は、このＬレベルの判定信号ＳＴに基づいて、Ａ／Ｄ変換回路１１，１２の直線性を不良（「ＮＧ」）と判定する。
【００４７】
図１に示すように、１つのチップ上に形成された２つのＡ／Ｄ変換回路１１，１２は、互いに同じ特性を持つことが多い。これらのＡ／Ｄ変換回路１１，１２に対するテストを説明する。
【００４８】
図５（ａ）はＡ／Ｄ変換回路の特性図、図５（ｂ）は出力コードの変化を示す説明図である。Ａ／Ｄ変換回路１１，１２は、図５（ａ）に示すように、入力電圧の変化に対して出力コードの変化が直線的な特性を持つ。この場合、２つのＡ／Ｄ変換回路１１，１２から出力されるデジタル信号Ｄａ，Ｄｂのコードは、図５（ｂ）に示すように、アナログ信号Ａ１，Ａ２の変化に対して直線的に変化する。なお、図５（ｂ）において、横軸は、テスト装置１００によってアナログ信号Ａ１，Ａ２を変化させるステップ（図４の左端の欄に示すテストステップ）である。この場合、両Ａ／Ｄ変換回路１１，１２から出力されるデジタル信号Ｄａ，Ｄｂの差分となるデジタル信号Ｘは、デジタル信号Ｄａ，Ｄｂの変化に対して一定の値をとる。そして、このデジタル信号Ｘは、基準デジタル信号Ｒと一致するため、図１に示す判定回路１４は、Ｈレベルの判定信号ＳＴを出力する。
【００４９】
図６（ａ）はＡ／Ｄ変換回路の特性図、図６（ｂ）は出力コードの変化を示す説明図である。図６（ａ）に実線で示すように、Ａ／Ｄ変換回路１１，１２の特性が、一点鎖線で示す理想的な特性からずれている。この特性を持つＡ／Ｄ変換回路１１，１２は、低い入力電圧において、直線的な特性よりも低いコードを出力し、高い入力電圧において直線的な特性よりも高いコードを出力する。この場合、２つのＡ／Ｄ変換回路１１，１２から出力されるデジタル信号Ｄａ，Ｄｂのコードは、図６（ｂ）に実線で示すように変化する。そして、両Ａ／Ｄ変換回路１１，１２から出力されるデジタル信号Ｄａ，Ｄｂの差分となるデジタル信号Ｘは、デジタル信号Ｄａ，Ｄｂの変化に応じて増減する。図６（ｂ）に示す特性変化の場合、図において上下方向の矢印で示すとき、判定回路１４は、Ｌレベルの判定信号ＳＴを出力する。
【００５０】
図７（ａ）はＡ／Ｄ変換回路の特性図、図７（ｂ）は出力コードの変化を示す説明図である。図７（ａ）に実線で示すように、Ａ／Ｄ変換回路１１，１２の特性が、一点鎖線で示す理想的な特性からずれている。この特性を持つＡ／Ｄ変換回路１１，１２は、入力電圧範囲において、直線的な特性よりも高いコードを出力する。この場合、２つのＡ／Ｄ変換回路１１，１２から出力されるデジタル信号Ｄａ，Ｄｂのコードは、図７（ｂ）に実線で示すように変化する。そして、両Ａ／Ｄ変換回路１１，１２から出力されるデジタル信号Ｄａ，Ｄｂの差分となるデジタル信号Ｘは、デジタル信号Ｄａ，Ｄｂの変化に応じて増減する。図７（ｂ）に示す特性変化の場合、図において上下方向の矢印で示すとき、判定回路１４は、Ｌレベルの判定信号ＳＴを出力する。
【００５１】
そして、テスト装置１００は、判定信号ＳＴのレベルにより、Ａ／Ｄ変換回路１１，１２の特性の良否を判定する。即ち、テスト装置１００は、判定回路１４から出力される１ビットの判定信号ＳＴを監視することで、２つのＡ／Ｄ変換回路１１，１２の直線性を判定することができる。
【００５２】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）半導体装置１０のＡ／Ｄ変換回路１１，１２は、アナログ信号Ａ１，Ａ２をアナログ／デジタル変換してデジタル信号Ｄａ，Ｄｂを出力する。判定回路１４は、第１のデジタル信号Ｄａと第２のデジタル信号Ｄｂの差に応じた信号Ｘと基準デジタル信号Ｒとを比較した結果に応じた判定信号ＳＴを出力する。
【００５３】
半導体装置１０が接続されたテスト装置１００は、基準デジタル信号Ｒの値に応じた電圧差の第１及び第２のアナログ信号Ａ１，Ａ２をＡ／Ｄ変換回路１１，１２に供給する。更に、テスト装置１００は、第１及び第２のアナログ信号Ａ１，Ａ２を、Ａ／Ｄ変換回路１１，１２の１ＬＳＢずつ増加させる。
【００５４】
Ａ／Ｄ変換回路１１，１２は、それぞれ入力電圧範囲において互いに異なる電圧範囲に応じたデジタル信号Ｄａ，Ｄｂを出力する。判定回路１４は、Ａ／Ｄ変換回路１１，１２において、互いに異なる電圧範囲の特性に応じて生成されたデジタル信号Ｄａ，Ｄｂに基づいて判定信号ＳＴを生成する。
【００５５】
直線性が良い２つのＡ／Ｄ変換回路から出力されるデジタル信号の差は、２つのＡ／Ｄ変換回路のそれぞれに供給されるアナログ信号の電圧値の差に対応する。この実施形態では、２つのＡ／Ｄ変換回路の入力電圧範囲において一定の値（＝［１０００］）となる。一方、２つのＡ／Ｄ変換回路のうちの少なくとも一方において直線性が良くない場合、両Ａ／Ｄ変換回路から出力されるデジタル信号の差は一定の値とならない。
【００５６】
従って、電圧値が互いに異なるアナログ信号Ａ１，Ａ２を２つのＡ／Ｄ変換回路１１，１２に供給し、各Ａ／Ｄ変換回路１１，１２のデジタル信号Ｄａ，Ｄｂの差Ｘと基準デジタル信号Ｒを比較した結果に応じた判定信号ＳＴにより、２つのＡ／Ｄ変換回路１１，１２の直線性を容易に判定することができる。
【００５７】
（２）判定回路１４は、デジタル信号Ｄｂからデジタル信号Ｄａを減算する減算器２１と、減算器２１の出力信号Ｘと基準デジタル信号Ｒとを比較する比較器２２を含む。そして、判定回路１４は、比較器２２から出力される信号Ｓ１に基づいて判定信号ＳＴを出力する。従って、Ａ／Ｄ変換回路から出力されるデジタル信号に基づいて直線性を計算等により求める場合と比べ、短時間で試験を行うことができる。
【００５８】
（３）Ａ／Ｄ変換回路１１，１２には、電圧値が互いに異なるアナログ信号Ａ１，Ａ２が供給される。判定回路１４は、２つのＡ／Ｄ変換回路１１，１２において、互いに異なる電圧値のアナログ信号Ａ１，Ａ２に応じたデジタル信号Ｄａ，Ｄｂを比較して判定信号ＳＴを生成する。従って、２つのＡ／Ｄ変換回路１１，１２の入力電圧範囲において、互いに異なる範囲における変換結果を比較する。
【００５９】
半導体装置１０に形成された２つのＡ／Ｄ変換回路１１，１２の特性は、互いに等しい場合が多い。従って、同じ電圧値のアナログ信号を２つのＡ／Ｄ変換回路に供給しても、それぞれのデジタル信号は互いに同じように変化するため、２つのデジタル信号を比較することでは、直線性を判定することは難しい。
【００６０】
一方、本実施形態の場合、互いに異なる範囲における変換結果を比較する。従って、２つのＡ／Ｄ変換回路１１，１２の特性が互いに同じであっても、異なる電圧範囲により生成されるデジタル信号Ｄａ，Ｄｂは、それぞれの電圧範囲の特性に応じた値となるため、デジタル信号Ｄａ，Ｄｂの差は一定の値となり難い。このため、デジタル信号Ｄａ，Ｄｂの差Ｘと一定の基準デジタル信号Ｒを比較することで、容易に直線性を判定することができる。
【００６１】
尚、上記実施形態は、以下の態様で実施してもよい。
・上記実施形態は、半導体装置１０に含まれる２つのＡ／Ｄ変換回路１１，１２に対するテストについて説明したが。３つ以上のＡ／Ｄ変換回路に対しても、同様にテストを行うことができる。
【００６２】
例えば、図９に示すように、半導体装置７０は４つのＡ／Ｄ変換回路７１ａ〜７１ｄと、１つの判定回路７２を有している。各Ａ／Ｄ変換回路７１ａ〜７１ｄには、テスト時に、隣接するＡ／Ｄ変換回路に異なる電圧値のアナログ信号が供給される。即ち、第１のＡ／Ｄ変換回路７１ａと第３のＡ／Ｄ変換回路７１ｃには第１のアナログ信号Ａ１が供給され、第２のＡ／Ｄ変換回路７１ｂと第４のＡ／Ｄ変換回路７１ｄには第２のアナログ信号Ａ２が供給される。
【００６３】
判定回路７２は、互いに異なる電圧値のアナログ信号が供給される２つのＡ／Ｄ変換回路から出力されるデジタル信号を判定するように構成されている。即ち、判定回路７２は、減算器７３ａ〜７３ｃと比較器７４ａ〜７４ｃを有している。減算器７３ａは、第１のアナログ信号Ａ１に応じて第１のＡ／Ｄ変換回路７１ａから出力されるデジタル信号Ｄａと、第２のアナログ信号Ａ２に応じて第２のＡ／Ｄ変換回路７１ｂから出力されるデジタル信号Ｄｂの差に応じたデジタル信号Ｘａを出力する。比較器７４ａは、デジタル信号Ｘａとレジスタ７５による基準デジタル信号Ｒとを比較した結果に応じた判定信号ＳＴａを出力する。例えば、比較器７４ａは、デジタル信号Ｘａと基準デジタル信号Ｒが互いに一致する場合にＨレベルの判定信号ＳＴａを出力し、一致しない場合にＬレベルの判定信号ＳＴａを出力する。
【００６４】
同様に、減算器７３ｂは、第２のアナログ信号Ａ２に応じて第２のＡ／Ｄ変換回路７１ｂから出力されるデジタル信号Ｄｂと、第１のアナログ信号Ａ１に応じて第３のＡ／Ｄ変換回路７１ｃから出力されるデジタル信号Ｄｃの差に応じたデジタル信号Ｘｂを出力する。比較器７４ｂは、デジタル信号Ｘｂとレジスタ７５による基準デジタル信号Ｒとを比較した結果に応じた判定信号ＳＴｂを出力する。減算器７３ｃは、第１のアナログ信号Ａ１に応じて第３のＡ／Ｄ変換回路７１ｃから出力されるデジタル信号Ｄｃと、第２のアナログ信号Ａ２に応じて第４のＡ／Ｄ変換回路７１ｄから出力されるデジタル信号Ｄｄの差に応じたデジタル信号Ｘｃを出力する。比較器７４ｃは、デジタル信号Ｘｃとレジスタ７５による基準デジタル信号Ｒとを比較した結果に応じた判定信号ＳＴｃを出力する。
【００６５】
従って、テスト装置は、判定信号ＳＴａのレベルにより、第１のＡ／Ｄ変換回路７１ａと第２のＡ／Ｄ変換回路７１ｂにおける直線性を判定することができる。同様に、テスト装置は、判定信号ＳＴｂのレベルにより、第２のＡ／Ｄ変換回路７１ｂと第３のＡ／Ｄ変換回路７１ｃにおける直線性を判定することができる。また、テスト装置は、判定信号ＳＴｃのレベルにより、第３のＡ／Ｄ変換回路７１ｃと第４のＡ／Ｄ変換回路７１ｄにおける直線性を判定することができる。
【００６６】
なお、判定信号ＳＴａ〜ＳＴｃを合成して半導体装置７０の外部に出力するようにしてもよい。例えば、各比較器７４ａ〜７４ｃは、デジタル信号Ｘａ〜Ｘｃと基準デジタル信号Ｒが一致する場合にＨレベルの判定信号ＳＴａ〜ＳＴｃを出力し、一致しない場合にＬレベルの判定信号ＳＴａ〜ＳＴｃを出力する。従って、判定信号ＳＴａ〜ＳＴｃを供給するＡＮＤゲートを設け、そのＡＮＤゲートの出力信号を判定信号とする。４つのＡ／Ｄ変換回路７１ａ〜７１ｄのうちの１つでも直線性が得られなければ、半導体装置１０が不良となる。従って、１ビットの判定信号により、半導体装置１０の良否を判定することが可能となる。なお、判定信号ＳＴａ〜ＳＴｃを供給する論理ゲートは、各信号ＳＴａ〜ＳＴｃの論理レベルに応じて設定される。
【００６７】
尚、図９に示す半導体装置７０において、各Ａ／Ｄ変換回路７１ａ〜７１ｄの直線性の判定が可能であれば、構成を適宜変更してもよい。例えば、減算器７３ｂ及び比較器７４ｂを省略してもよい。
【００６８】
・各Ａ／Ｄ変換回路に対するテスト用のアナログ信号は、テスト装置１００以外によって各Ａ／Ｄ変換回路に供給するようにしてもよい。例えば、Ｄ／Ａ変換回路（Digital to Analog Converter ）を用いるようにしてもよい。Ｄ／Ａ変換回路は、例えば、図１に示す半導体装置１０に搭載される、又は半導体装置１０に対して外部接続される。
【００６９】
・レジスタ２４には、不揮発性メモリセルを含む回路や、ヒューズ素子を含む回路、等を用いることができる。
また、基準デジタル信号Ｒ３〜Ｒ０を、例えば内部回路１３や、テスト装置１００から供給するようにしてもよい。
【００７０】
・出力回路２３は、比較器２２の出力信号Ｓ１と等しいレベルの判定信号ＳＴを出力するようにしてもよい。
・出力するデジタル信号のビット数が互いに異なる複数のＡ／Ｄ変換回路を有する半導体装置に具体化してもよい。例えば、６ビットのＡ／Ｄ変換回路と４ビットのＡ／Ｄ変換回路の場合、減算器に、６ビットのＡ／Ｄ変換回路から出力されるデジタル信号の上位４ビットを供給する。また、減算器に、６ビットのＡ／Ｄ変換回路から出力されるデジタル信号の下位４ビットを供給するようにしてもよい。
【００７１】
また、入力電圧範囲が互いに異なる複数のＡ／Ｄ変換回路を有する半導体装置に具体化してもよい。この場合、各Ａ／Ｄ変換回路に供給するアナログ信号は、対応するＡ／Ｄ変換回路の入力電圧範囲に応じて設定される。例えば、図１に示すＡ／Ｄ変換回路１１，１２の入力電圧範囲が互いに異なる場合、テスト装置１００は、アナログ信号Ａ１をＡ／Ｄ変換回路１１の入力電圧範囲において最小電圧から最大電圧へと変化させる。また、テスト装置１００は、アナログ信号Ａ２をＡ／Ｄ変換回路１２の入力電圧範囲における中間の電圧から最大電圧，最小電圧から中間の電圧へと変化させる。
【００７２】
また、入力電圧範囲及び出力デジタル信号のビット数が互いに異なる複数のＡ／Ｄ変換回路を有する半導体装置に具体化してもよい。
・２つのＡ／Ｄ変換回路１１，１２に供給するアナログ信号Ａ１，Ａ２の差分を、適宜変更してもよい。例えば、第１のアナログ信号Ａ１を最小電圧Ｖｍｉｎから最大電圧Ｖｍａｘまで変化させ、第２のアナログ信号Ａ２をＶｍａｘ／４から最大電圧Ｖｍａｘ，最小電圧ＶｍｉｎからＶｍａｘ／４まで変化させる。第２のアナログ信号Ａ２をＶｍａｘ／４からＶｍａｘまで変化させる間は基準デジタル信号Ｒの値を［０１００］とし、最小電圧ＶｍｉｎからＶｍａｘ／４まで変化させる間は［１１００］とする。このようにすると、基準デジタル信号Ｒの値を切替えることで、上記実施形態と同様に、減算器と比較器により２つのＡ／Ｄ変換回路に対応する判定信号ＳＴを生成することができる。
【００７３】
・上記各形態では、アナログ信号Ａ１，Ａ２の電圧値を１ＬＳＢずつ増加させるようにしたが、１ＬＳＢずつ減少させるようにしてもよい。例えば、アナログ信号Ａ１を最大電圧Ｖｍａｘから最小電圧Ｖｍｉｎへと変化させ、アナログ信号Ａ２を中間の電圧から最小電圧Ｖｍｉｎ，最大電圧Ｖｍａｘから中間の電圧へと変化させる。
【符号の説明】
【００７４】
１１，１２  Ａ／Ｄ変換回路
１４  判定回路
２１  減算器
２２  比較器
２３  出力回路
２４  レジスタ
１００  テスト装置
Ａ１，Ａ２  アナログ信号
Ｄａ，Ｄｂ  デジタル信号
Ｒ  基準デジタル信号（基準値）
ＳＴ  判定信号
Ｘａ．Ｘｂ  デジタル信号
【図１】
0005810972.tif 000002
【図２】
0005810972.tif 000003
【図３】
0005810972.tif 000004
【図４】
0005810972.tif 000005
【図５】
0005810972.tif 000006
【図６】
0005810972.tif 000007
【図７】
0005810972.tif 000008
【図８】
0005810972.tif 000009
【図９】
0005810972.tif 000010