(57)【特許請求の範囲】
【請求項１】
スイッチド誘導性回路を含む降圧プリレギュレータと、スイッチド容量性回路を含むポストコンバータとを含むＤＣ／ＤＣ電圧コンバータであって、
プリレギュレータの出力端子はポストコンバータの入力端子に結合されており、プリレギュレータの入力端子はＤＣ／ＤＣ電圧コンバータの入力端子を含み、ポストコンバータの出力端子はＤＣ／ＤＣ電圧コンバータの出力端子を含んでおり、
ＤＣ／ＤＣ電圧コンバータの出力電圧がプリレギュレータの制御回路に送られるように、ポストコンバータの出力端子からプリレギュレータ内の制御回路へ伸びるフィードバック経路をさらに含み、
プリレギュレータは、低電位側スイッチと直列経路で接続された高電位側スイッチと、高電位側スイッチと低電位側スイッチとの間の直列経路における１点に接続されたインダクタとを含み、
制御回路は、フィードバック経路からの入力に応答してデューティファクタを変化させることにより、プリレギュレータの出力端子での出力電圧が、ポストコンバータのゲインによって除算されたＤＣ／ＤＣ電圧コンバータの出力電圧と実質的に等しくなるように、高電位側スイッチのオン時間を制御する、ＤＣ／ＤＣ電圧コンバータ。
【請求項２】
ポストコンバータはチャージポンプを含む、請求項１に記載のＤＣ／ＤＣ電圧コンバータ。
【請求項３】
プリレギュレータはバックコンバータを含む、請求項１に記載のＤＣ／ＤＣ電圧コンバータ。
【請求項４】
ポストコンバータは、電圧極性インバータを含む、請求項１に記載のＤＣ／ＤＣ電圧コンバータ。
【請求項５】
ポストコンバータは、１より大きい電圧変換比を与える、請求項１に記載のＤＣ／ＤＣ電圧コンバータ。
【請求項６】
フィードバック経路は、電圧レベルシフタを含む、請求項１に記載のＤＣ／ＤＣ電圧コンバータ。
【請求項７】
制御回路は、エラー回路を含み、
エラー回路の第１の入力は、電圧レベルシフタに接続され、エラー回路の第２の入力は、基準電圧源に接続される、請求項６に記載のＤＣ／ＤＣ電圧コンバータ。
【請求項８】
基準電圧源は、バンドギャップ生成器を含む、請求項７に記載のＤＣ／ＤＣ電圧コンバータ。
【請求項９】
エラー回路の出力端子は、コンパレータの第１の入力端子に接続され、コンパレータの第２の入力端子は、発振ランプ信号に接続される、請求項８に記載のＤＣ／ＤＣ電圧コンバータ。
【請求項１０】
コンパレータの出力端子は、フリップフロップ回路に接続される、請求項９に記載のＤＣ／ＤＣ電圧コンバータ。
【請求項１１】
フリップフロップ回路の出力端子は、ブレイク・ビフォア・メイク回路に接続され、ブレイク・ビフォア・メイク回路は、高電位側スイッチに接続される、請求項１０に記載のＤＣ／ＤＣ電圧コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本願は、両方とも「高効率ダウン−アップおよび関連のＤＣ／ＤＣコンバータ（High-Efficiency Down-Up And Related DC/DC Converters）」と題された２００６年１２月３０日に出願済の仮出願番号６０／８７７，９５２および６０／８７７，７２０の優先権を主張するものであり、当該出願の各々はその全体が引用によって本願に援用される。
【０００２】
発明の分野
本発明は、ＤＣ／ＤＣ変換および電圧調整に用いるためのスイッチング電源装置の設計、動作および性能に関し、またそのようなコンバータで用いられる半導体構成要素に関する。
【背景技術】
【０００３】
発明の背景
携帯電話、ノートパソコンおよび消費者製品などの特に電池式適用例における、デジタルＩＣ、半導体メモリ、ディスプレイモジュール、ハードディスクドライブ、ＲＦ回路構成、マイクロプロセッサ、デジタル信号プロセッサおよびアナログＩＣなどのさまざまな超小型電子構成要素に電力を供給する供給電圧の変動を防止するため、電圧調整が一般に必要である。
【０００４】
製品のバッテリまたはＤＣ入力電圧はしばしばより高いＤＣ電圧に昇圧されるか、またはより低いＤＣ電圧に降圧される必要があるため、そのようなレギュレータはＤＣ−ＤＣコンバータと称される。一般に「バック（Buck）コンバータ」と称される降圧コンバータは、バッテリの電圧が所望の負荷電圧よりも大きいと必ず用いられる。降圧コンバータは、誘導性スイッチングレギュレータ、容量性チャージポンプ、および線形レギュレータを備え得る。逆に、一般に「ブーストコンバータ」と称される昇圧コンバータは、バッテリの電圧が、コンバータの負荷に電力を供給するために必要な電圧よりも低いと必ず必要とされる。昇圧コンバータは、誘導性スイッチングレギュレータまたは容量性チャージポンプを備え得る。
【０００５】
別の種類のコンバータは、当該コンバータに入力される電力の電圧が当該コンバータの出力電圧よりも高いか低いかに依存して、昇圧または降圧コンバータのいずれか一方として動作し得る。そのような回路構成は一般にバック−ブーストコンバータと称され、レギュレータの入力と出力とがほぼ同じ電圧であり、入力電圧の変動のために単純なブーストまたはバックコンバータを使用できないと必ず必要とされる。
【０００６】
昇圧および降圧変換の両方を必要とするそのような用途の一例は、リチウムイオン（Ｌｉイオン）バッテリから調整された３．３Ｖ出力を供給することである。Ｌｉイオンバッテリは、満充電時の４．２Ｖから放電時の３Ｖ未満にまで減衰する端子電圧を呈する。当初のバッテリ電圧は３．３Ｖよりも高く最終的なバッテリ電圧は３．３Ｖよりも低いため、コンバータは最初に降圧可能であり、その後昇圧可能であらねばならない。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
誘導性スイッチングコンバータ
上述の電圧レギュレータのうち、誘導性スイッチングコンバータは、最も広範囲の電流
、入力電圧および出力電圧にわたって優れた性能を達成することができる。ＤＣ／ＤＣ誘導性スイッチングコンバータの基本原理は、インダクタ（コイルまたは変圧器）内の電流を即座に変化させることが不可能であり、かつインダクタは自身の電流の如何なる変化にも抵抗するための対抗電圧を生成することである。
【０００８】
高周波数で切換わる１つ以上のトランジスタを用いてインダクタを繰返し磁化および消磁することによって、インダクタを用いてコンバータの入力を昇圧または降圧して、入力とは異なる出力電圧を生成することができる。トランジスタは典型的に、「パワーＭＯＳＦＥＴ」と一般に称される低オン状態抵抗を有するＭＯＳＦＥＴを用いて実現される。コンバータの出力電圧からのフィードバックを用いてスイッチング状況を制御することによって、コンバータの入力電圧またはその出力電流の急な変化にも拘らず、一定の良好に調整された出力電圧を維持することができる。
【０００９】
トランジスタのスイッチング動作によって発生する如何なるＡＣノイズまたはリップルも除去するため、スイッチングレギュレータ回路の出力両端に出力キャパシタが配置される。インダクタおよび出力キャパシタは共に、負荷に到達するトランジスタのスイッチングノイズの大部分を除去可能な「ローパス」フィルタを形成する。スイッチング周波数は典型的に１ＭＨｚ以上であり、フィルタの「ＬＣ」タンクの共振周波数に対して「ハイ」であらねばらない。複数のスイッチングサイクルにわたって平均化されると、スイッチドインダクタは、緩やかに変化する平均電流を有するプログラム可能電流源のように挙動する。
【００１０】
平均インダクタ電流は、「オン」スイッチまたは「オフ」スイッチのいずれか一方としてのバイアスをかけられるトランジスタによって制御されるため、トランジスタ内の電力消費は理論上は小さく、８０％から９０％の範囲内の高いコンバータ効率が実現可能である。具体的には、エンハンスメントモードのパワーＭＯＳＦＥＴが「ハイ」ゲートバイアスを用いてオン状態スイッチとしてのバイアスをかけられると、当該パワーＭＯＳＦＥＴは典型的に２００ミリオーム以下の低いＲDS（オン）抵抗を有する線形のＩ−Ｖドレイン特性を呈する。たとえば０．５Ａの電流では、そのようなデバイスが呈する最大電圧降下ＩD・ＲDS（オン）は、その高いドレイン電流にも拘らずわずか約１００ｍＶである。そのオン状導通時の電力消費は、ＩD2・ＲDS（オン）である。与えられる例では、トランジスタの導通時の電力消費は（０．５Ａ）2・（０．２Ω）＝５０ｍＷである。
【００１１】
オフ状態では、エンハンスメントモードのパワーＭＯＳＦＥＴは、自身のゲートが自身のソースにバイアスをかけられており、すなわちＶGS＝０である。コンバータのバッテリ入力電圧Ｖbattと等しいドレイン電圧ＶDSが印加されたとしても、パワーＭＯＳＦＥＴのドレイン電流ＩDSSは非常に小さく、典型的に１マイクロアンペアよりもはるかに低く、だいたいナノアンペアである。電流ＩDSSは主に接合漏れによるものである。
【００１２】
したがって、ＤＣ／ＤＣコンバータでスイッチとして用いられるパワーＭＯＳＦＥＴは、オフ状況では高電圧では低電流を呈し、オン状態では低い電圧降下で高電流を呈するため、効率的である。スイッチング過渡事象以外はパワーＭＯＳＦＥＴのＩD・ＶDSの積は小さくあり続け、スイッチ内の電力消費は低くあり続ける。
【００１３】
トランジスタスイッチング事象（すなわちＭＯＳＦＥＴをオフからオンに、またはその逆に切換えるのにかかる時間）がスイッチング事象同士の間の周期と比べて比較的短ければ、切換時の電力損失は回路分析上は無視できると考えることができるか、または代替的に固定電力損失として扱うことができる。しかし、数メガヘルツのスイッチング周波数では、スイッチング波形分析はより重要となり、デバイスのドレイン電圧、ドレイン電流、およびゲートバイアス電圧対時間を分析することによって考慮する必要がある。
【００１４】
スイッチングコンバータ内の電力損失の最小化
昇圧、降圧またはアップ−ダウンＤＣ−ＤＣスイッチングコンバータでは、コンバータ回路構成内の電流およびエネルギの流れを制御するために１つ以上のパワースイッチ素子が必要である。動作時、これらのパワーデバイスはパワースイッチとして作用し、高周波数で、および変化する周波数または期間でトグルで切換わる。
【００１５】
そのような動作時、これらのパワーデバイスは、オン状態導通の周期中およびスイッチング動作時の両方に自己発熱ためにエネルギを損失する。これらのスイッチング損失および導通損失は、パワーコンバータの効率を不利に制限する。コンバータの効率はしたがって、すべての導通中のスイッチまたは整流器ダイオードにおけるＩon・Ｖon導通損失の最小化、およびＣG・ＶG2損失としても公知である、所望の周波数でスイッチの入力キャパシタンスを充電するために必要なゲート駆動電流の最小化に依存する。
【００１６】
他の損失は、電圧および電流の両方が同時に存在しているときのスイッチング遷移時、すなわちクロスオーバー導通時に消費される電力と、より高い電圧でＭＯＳＦＥＴのドレインキャパシタンスを充電および放電する際に損失される出力電力とを含み、これは各デバイスについての損失によって与えられ、すなわち
【００１７】
【数１】
0005757685.tif 000002
【００１８】
である。
しかし、低電圧で動作する高速スイッチングトランジスタについては、これらの付加的な損失は、コンバータ内のゲート駆動損失および導通損失と比べて小さい。したがって、１つのスイッチ内の電力損失は、その導通損失とゲート駆動損失との合計を最小化することによって減らすことができ、ここで
【００１９】
【数２】
0005757685.tif 000003
【００２０】
である。
パワーＭＯＳＦＥＴについては、この関係式は以下の方程式によって近似され得る。
【００２１】
【数３】
0005757685.tif 000004
【００２２】
この方程式において、Ｉ2ＲDSはパワーＭＯＳＦＥＴ内の導通損失を表わし、比率（ｔsw／Ｔ）は、ＭＯＳＦＥＴが完全にオンに切換えられて電流を通している時間の一部を表わす。導通損失の項Ｉ・Ｖfは、順方向電圧Ｖfを有するダイオード内で消費される電力を表わし、（ｔrect／Ｔ）は、周期Ｔ内のダイオードが電流を通している時間の比を表わす。項ＱG・ＶG・ｆは、上述のＣG・ＶG2ゲート駆動損失をゲート電荷ＱGで表わしたものである。キャパシタンスは高度に非線形であり、正確にモデル化するのが困難であるため、キャパシタンスＣGよりもゲート電荷ＱGの方が好まれる。また、本質的に電荷は常に保存されるがキャパシタンスはそうでないため、効率を予測する際にはゲート電荷ＱGを用いるとより良い精度が得られる。
【００２３】
上記の方程式から、ＭＯＳＦＥＴ内の電力損失を最小化するにはＭＯＳＦＥＴをより大きくすることによってＲDSを最小化することが必要であるのに対して、ゲート駆動損失を最小化するにはＱGを最小化することが必要である。しかし、ゲート電荷およびキャパシタンスはトランジスタのアクティブ領域Ａに比例し、そのオン抵抗に反比例しており、すなわち
【００２４】
【数４】
0005757685.tif 000005
【００２５】
である。
この関係式は、スイッチングコンバータとして用いられるパワーＭＯＳＦＥＴ内のゲート駆動損失と抵抗チャネル導通損失との間に存在する不可避のトレードオフを明確にしている。ＭＯＳＦＥＴが大きいほどオン抵抗が低くなり導通損失が小さくなるが、駆動するのがより困難であり、特により高いスイッチング周波数ｆにおいて効率が失われる。
【００２６】
コンバータの全体効率を最大化するためには、可能な限り低い抵抗および最小ゲート入力キャパシタンスを有するＭＯＳＦＥＴを用いるだけでなく、最小数のスイッチング素子を使用することも必要であり、各ＭＯＳＦＥＴはその公称動作電流およびスイッチング周波数についてサイズが最適化されていなければならない。
【００２７】
同期バックコンバータおよび同期ブーストコンバータなどの非絶縁型コンバータトポロジはＭＯＳＦＥＴスイッチを２つしか使用しないため、高効率を呈する。しかし、アップ−ダウンコンバータは典型的に４つのスイッチが必要であり、その結果効率が悪化する。変圧器または結合インダクタを用いて、アップ−ダウンレギュレータ動作を達成し、さらに多くのスイッチを不要とすることができるが、非絶縁型コンバータの適用例では、多巻線インダクタは単巻線コイルと比べて容認できないほど大きい。
【００２８】
非絶縁型スイッチングコンバータトポロジ
図１Ａおよび図１Ｂは２つの一般的なスイッチングレギュレータ、同期バック降圧コンバータおよび同期ブースト昇圧コンバータを示す。
【００２９】
同期バックコンバータ１の例が図１Ａに示される。コンバータ１は、パワーＭＯＳＦＥＴ３、インダクタ４、固有整流器ダイオード７を有する同期整流器パワーＭＯＳＦＥＴ２、およびキャパシタ５を備える。ＭＯＳＦＥＴ３の動作は、ＭＯＳＦＥＴ３のゲートを駆動するパルス幅変調（ＰＷＭ）制御回路（図示せず）によって制御される。同期整流器ＭＯＳＦＥＴ２はＭＯＳＦＥＴ３と位相がずれて駆動されるが、ＭＯＳＦＥＴ２はＭＯＳＦＥＴ３がオフである間ずっとオンであるとは限らない。
【００３０】
コンバータの動作を制御する制御回路は、固定周波数可変パルス幅動作を意味するＰＷＭ制御と称されるが、この制御回路は代替的に、クロック周期が変化可能な可変周波数モードで動作してもよいし、または代替的に、負荷および入力状況に依存して可変周波数モードと固定周波数モードとを交互に繰り返してもよい。
【００３１】
電源、バッテリまたは電力入力からＤＣ／ＤＣコンバータに入力されたエネルギは、ＭＯＳＦＥＴ３を通じて切換えられるか、またはゲート制御される。ＭＯＳＦＥＴ３は、その正端子がバッテリまたは入力に接続されているため、インダクタ４内の電流を制御する「高電位側」スイッチのように作用する。ダイオード８はＭＯＳＦＥＴ３に寄生するＰＮ
接合であり、トランジスタのドレインおよびソースと並列であり、通常のバックコンバータ動作時には逆バイアスをかけられ続ける。
【００３２】
ＭＯＳＦＥＴ３の切換およびオン時間を制御することでインダクタ４内の電流を制御することによって、インダクタ４の磁場に蓄えられるエネルギを動的に調節して、出力フィルタキャパシタ５の電圧を制御することができる。出力電圧ＶoutはしたがってＰＷＭコントローラ回路の入力にフィードバックされ、この回路は、ＭＯＳＦＥＴ３の切換を繰返すことによってインダクタ４内の電流ＩLを制御する。負荷６は、コンバータ１の出力に接続された電気負荷を表わす。
【００３３】
同期整流器ＭＯＳＦＥＴ２はＭＯＳＦＥＴ３とは位相がずれて駆動されるので、ＭＯＳＦＥＴ３がオフである時間のいくらかの間導通する。ＭＯＳＦＥＴ２は、その正端子がインダクタ４、すなわちノードＶXに接続され、その負端子が回路接地に接続されているため、ダイオード７に流れ込む電流を分流する「低電位側」スイッチのように作用する。ダイオード７は同期整流器ＭＯＳＦＥＴ２に寄生するＰＮ接合であり、トランジスタのドレインおよびソースと並列である。ダイオード７は、ＭＯＳＦＥＴ２および３が両方ともオフである間隔時にのみ実質的なインダクタ電流を通す。
【００３４】
両ＭＯＳＦＥＴ２および３は、入力電源が接地にショートするのを防止するため、すべてのスイッチング遷移時に同時にオフである。このいわゆる「ブレイク・ビフォア・メイク（break-before-make）」（ＢＢＭ）間隔は、両ＭＯＳＦＥＴ２および３が同時に導通せず、かつコンバータ１の入力および電源をショートまたはクローバ（crow-bar）させないことを保証することによって、シュートスルー（shoot through）導通を防止する。この短いＢＢＭ間隔の間、同期整流器ＭＯＳＦＥＴ２と並列のダイオード７は、ダイオード７に関連付けられる如何なる寄生キャパシタンスとも共に、インダクタ４を通る負荷電流ＩLを搬送しなければならない。ＢＢＭ動作に関連付けられる遷移時に望ましくないノイズが発生することがある。
【００３５】
コンバータのデューティファクタＤを、バッテリまたは他の電源からＤＣ／ＤＣコンバータにエネルギが流れ込む時間、すなわちＭＯＳＦＥＴスイッチ３がオンである間の時間と定義すると、バックコンバータ１の出力−入力電圧の比率はそのデューティファクタに比例し、すなわち
【００３６】
【数５】
0005757685.tif 000006
【００３７】
であり、ここでｔswは、各クロック周期Ｔの間にＭＯＳＦＥＴ３がオンにされる期間である。
【００３８】
バックまたは同期バックコンバータについてのこの関係式は、図１Ｃにおいてグラフ２０の曲線２１によって示される。なお、バックコンバータは、極値Ｄにおいて何らかの不連続性を呈しなければゼロまたは１の伝達特性に滑らかに達することができない。この現象は、パワーＭＯＳＦＥＴスイッチならびにその制御およびゲート駆動回路構成におけるスイッチング遅延によって発生する。
【００３９】
バックコンバータのパワーＭＯＳＦＥＴ３が依然として切換わっている限り、本質的にＭＯＳＦＥＴスイッチおよびその制御ループ内部のターンオンおよびターンオフ遅延のために、ｔswはクロック周期Ｔのある部分に制限され、たとえば５％＜Ｄ＜９５％である。
たとえば、９５％のデューティファクタおよび３ＭＨｚのクロック周波数では、高電位側ＭＯＳＦＥＴ３のオフ時間は３３３ｎｓｅｃ周期の５％に過ぎず、すなわちわずか１６ｎｓｅｃである。つまり、高電位側ＭＯＳＦＥＴ３はわずか１６ｎｓｅｃでオフになり、かつ戻らねばならず、これは急速すぎるために９５％よりも高い出力−入力変換比で調整することができない。この最小オフ時間問題は、同期および非同期バックコンバータの両方に影響を及ぼす。この問題は同期ＤＣ／ＤＣコンバータにおいてさらに悪化する。なぜなら、同期整流器ＭＯＳＦＥＴ２がオンになり次に再びオフになり、かつさらにＢＢＭ動作を呈する時間が残っていないからである。
【００４０】
図１Ｃのグラフ２０を再び参照して、何らかの最大デューティファクタＤmaxより上には、スイッチング動作を維持するための適切な時間がなく、不連続性２３によって示されるように、コンバータはＤmaxから１００％のデューティファクタにジャンプする。Ｄmaxより上では、コンバータはＭＯＳＦＥＴ２をオンにし、期間Ｔの間中オンのままにしておく。突然の遷移２３によって出力電圧にグリッチが生じる。したがって、１００％のデューティファクタでは、Ｖout＝Ｖinであり、切換が停止している限りすべての調整が失われる。
【００４１】
同様の効果が、同期ブーストコンバータの動作をその範囲の極値近くに制限する。図１Ｂに示される同期ブーストコンバータ１０は、低電位側パワーＭＯＳＦＥＴ１１、バッテリに接続されたインダクタ１３、出力キャパシタ１４、および固有並列整流器ダイオード１６を有する「フローティング」同期整流器ＭＯＳＦＥＴ１２を含む。ＭＯＳＦＥＴ１１および１２のゲートは、フィルタキャパシタ１４を横切って出力電圧ＶOUTからフィードバックされた電圧ＶFBに応じてブレイク・ビフォア・メイク回路構成（図示せず）によって駆動され、ＰＷＭ制御回路（図示せず）によって制御される。ＢＢＭ動作は、出力キャパシタ１４をショートさせないために必要である。
【００４２】
同期整流器ＭＯＳＦＥＴ１２は、そのソースもドレイン端子も永続的には如何なる供給レールにも、すなわち接地またはＶbattに接続されないという意味で浮動状態にあると考えられる。ダイオード１６は、ＭＯＳＦＥＴ１２がＰチャネルデバイスであるかＮチャネルデバイスであるかに拘らず、同期整流器ＭＯＳＦＥＴ１２に固有のＰＮダイオードである。ＭＯＳＦＥＴ１２と並列にショットキーダイオードが含まれてもよいが、直列インダクタンスを有しているので、順方向のバイアスをかける固有ダイオード１６からの電流を分流するのに十分早く動作することができない場合がある。ダイオード１７は、Ｎチャネル低電位側ＭＯＳＦＥＴ１１に固有のＰＮ接合ダイオードを表わし、通常のブーストコンバータ動作時には逆バイアスをかけられ続ける。
【００４３】
ここで再び、コンバータのデューティファクタＤを、バッテリまたは電源からＤＣ／ＤＣコンバータ１０にエネルギが流れ込む時間、すなわち低電位側ＭＯＳＦＥＴスイッチ１１がオンでインダクタ１３が磁化されている間の時間と定義すると、ブーストコンバータの出力−入力電圧比は１からデューティファクタを差引いた数の逆数に比例し、すなわち
【００４４】
【数６】
0005757685.tif 000007
【００４５】
である。
ブーストまたは同期ブーストコンバータについてのこの関係式は、図１Ｃのグラフ２０の曲線２２によって示される。なお、ブーストコンバータは、極端な下端Ｄにおいて何らかの不連続性を呈しなければ１の伝達特性に滑らかに達することができない。この現象は
、パワーＭＯＳＦＥＴスイッチならびにその制御およびゲート駆動回路構成におけるスイッチング遅延によって発生する。
【００４６】
ブーストコンバータのパワーＭＯＳＦＥＴ１１が依然として切換わっている限り、本質的にＭＯＳＦＥＴ１１およびその制御ループ内部のターンオンおよびターンオフ遅延のために、ｔswはクロック周期Ｔのある部分に制限され、たとえば５％＜Ｄ＜９５％である。たとえば、５％のデューティファクタおよび３ＭＨｚのクロック周波数では、低電位側ＭＯＳＦＥＴ１１のオフ時間は３３３ｎｓｅｃ周期の５％に過ぎず、すなわちわずか１６ｎｓｅｃである。つまり、低電位側ＭＯＳＦＥＴ１１はわずか１６ｎｓｅｃでオンになり、かつオフに戻らねばならず、これは急速すぎるために５％よりも低い出力−入力変換比で調整することができない。この最小オン時間問題は、同期および非同期ブーストコンバータのいずれか一方に影響を及ぼす。
【００４７】
グラフ２０を再び参照して、何らかの最小デューティファクタＤminより下には、スイッチング動作を維持するための適切な時間がなく、不連続性２４によって示されるように、コンバータはＤminから０％のデューティファクタにジャンプしなければならない。Ｄminより下では、コンバータは同期整流器ＭＯＳＦＥＴ１２をオンにし、期間Ｔの間中オンのままにしておく。突然の遷移２４によってブーストコンバータ１０の出力電圧にグリッチが生じる。さらに、１００％のデューティファクタでは、Ｖout＝Ｖinであり、切換が停止している限りすべての調整が失われる。
【００４８】
したがって、同期バックコンバータ１および同期ブーストコンバータ１０の両方において、１の伝達特性の近くで、すなわち
【００４９】
【数７】
0005757685.tif 000008
【００５０】
の場合に動作することは問題がある。
バック−ブーストスイッチングコンバータ
１の伝達特性の近くでの非絶縁型ＤＣ／ＤＣスイッチングコンバータ動作の問題は、入力電圧が所望の出力電圧より上または下に変動し得る適用例において特に困難である。この状況の例は、ノイズのあるＡＣアダプタの出力、または主電源が故障した非常状況時にバッテリバックアップによって動作しなければならない回路構成を含む。
【００５１】
図２は、１より高いおよび低い変換比が必要とされる別のケースを示す。グラフ２５は、一定の負荷電流下のＬｉイオンバッテリの放電特性を示しており、満充電時の４．２Ｖで開始し、放電間隔２６中に急速に減衰し、その後間隔２７において３．７Ｖから３．５Ｖにまで緩やかに減衰し、最終的に間隔２８において３Ｖより低い自身のカットオフにまで急激に降下する。
【００５２】
期間全体にわたって良好に調整された３．３Ｖ出力を生成するためにＤＣ／ＤＣコンバータが必要である場合は、（３．３Ｖ／４．２Ｖ）の１に満たない（sub-unity）変換比、すなわち比率０．７９が最初に必要であり、つまりバックコンバータが必要である。バッテリの寿命末期には、変換比は１を超えて３．３Ｖ／３Ｖ、すなわち変換比１．１になり、調整を達成するためにブーストコンバータが必要である。昇圧および降圧変換の両方を必要とするそのような適用例では、バック−ブースト、すなわちアップ−ダウンコンバータが必要である。
【００５３】
ユーザがアップ−ダウン変換の複雑さを避けることを望む場合、１つの実行可能な方策
は、バックコンバータのみを使用し、バッテリを早期に、たとえば３．３Ｖで切断することによってバッテリ寿命をいくらか諦めることである。この方策は、一見したところ、Ｌｉイオンバッテリの寿命の大部分は３．５Ｖよりも高いため合理的であると思われる。グラフ２５をより詳細に分析してみると、そのような方策に伴ういくつかの複雑な問題点が現われてくる。
【００５４】
Ｄmaxの制限のため、コンバータは、１の変換比への接近を調整することができない。コンバータが、δ＝Ｖbatt（ｍｉｎ）−Ｖoutである場合のあるドロップアウト電圧δより下では適切に調整できなければ、バッテリを３．３Ｖに降圧するまでずっと動作させることができない。バックコンバータのドロップアウトがたとえば３００ｍＶである場合、コンバータは調整を保証するために３．６Ｖで動作を中断しなければならない。３．６Ｖの入力および３．３Ｖ出力では、スイッチングレギュレータは９２％のデューティファクタで動作しなければならない。高周波数では容易な作業ではない９２％のデューティファクタで動作したとしても、Ｌｉイオンバッテリのエネルギの大部分はバックコンバータのみの解決策を用いることによって無駄になってしまう。
【００５５】
バック−ブーストコンバータは、同期バックコンバータとブーストコンバータとを併合型またはカスケード回路に組合せることによって容易に得ることができる。たとえば図３Ａの概略図では、低電位側ＭＯＳＦＥＴ３１、インダクタ３３、同期整流器ＭＯＳＦＥＴ３２、固有ダイオード３５、およびフィルタキャパシタ３４を備える同期ブーストコンバータ３０を用いて、ＭＯＳＦＥＴ３７、インダクタ３９、同期整流器ＭＯＳＦＥＴ３８、固有ダイオード４２、およびフィルタキャパシタ４０を備える同期バックコンバータに電力を供給し、組合されたカスケードコンバータ３０は負荷４１を総括的に駆動している。この方策では、入力電圧はまず所望の出力よりも高い電圧Ｖyに昇圧され、その後降圧されてＶoutが生成される。
【００５６】
このブースト−バックトポロジの全体効率は、ブーストコンバータの効率ηboostにバックコンバータの効率ηBUCKを乗算した積によって与えられる。両コンバータが８５％効率的であったとしても、組合されたカスケードコンバータの全体効率は約７０％にしか達しない。また、示されるようなコンバータでは２つのインダクタが必要であり、これはユーザの立場からいえば非常に望ましくない特性である。
【００５７】
逆に図３Ｂでは、ＭＯＳＦＥＴ５２、インダクタ５３、同期整流器ＭＯＳＦＥＴ５１、固有ダイオード５５、およびフィルタキャパシタ５４を備える同期バックコンバータを用いて、低電位側ＭＯＳＦＥＴ５８、インダクタ５７、同期整流器ＭＯＳＦＥＴ５９、固有ダイオード６２、フィルタキャパシタ６０、および負荷６１を備える同期ブーストコンバータに電力を供給する。カスケードバック−ブーストコンバータ５０は、まず入力電圧Ｖyを降圧して所望の出力より低くなるように調整し、次にこの電圧を昇圧してＶoutを生成する。
【００５８】
ここでもまた、バック−ブーストカスケードコンバータ５０の全体効率は、ηcascade＝ηBuck・ηboostによって与えられるように、個々の効率の積によって与えられる。バック−ブーストカスケードコンバータの全体損失は、同期バックコンバータまたは同期ブーストコンバータ単独の損失よりも悪い。なぜなら、入力端子と出力端子との間により多くの直列トランジスタがあり、またすべてのＭＯＳＦＥＴが常時切換わっているからである。しかし、２つのインダクタを必要とするコンバータ３０とは異なり、コンバータ５０は直列接続された２つのインダクタ５３および５７を有する。直列接続されたインダクタは同一の電流を共有するため、単一のインダクタに置き換えることができ、そうすることによってキャパシタ５４も不要になる。
【００５９】
この結果得られるバック−ブーストコンバータ７０が図４に示されており、これは単一のインダクタ７３、４つのＭＯＳＦＥＴ７１、７２、７６、および７７、フィルタキャパシタ８０、負荷８１、ＰＷＭ制御回路８３、ならびにブレイク・ビフォア・メイクおよびゲートバッファ回路８２を備える。ＭＯＳＦＥＴ７１と並列の固有ダイオード７４およびＭＯＳＦＥＴ７７と並列の固有ダイオード７８は、ＢＢＭ間隔などのある動作状況時に整流器として作用するのに対して、ダイオード７５および７９は通常は逆バイアスをかけられ続ける。コンバータ７０は、その端子状況に依存して３つの異なるモード、バック、ブースト、およびバック−ブーストモードで動作可能である。
【００６０】
ｉ＝１から４の番号を付されたＭＯＳＦＥＴはそれぞれＭＯＳＦＥＴ７１、７２、７６および７７を表わしているとすると、全体的な総電力損失は
【００６１】
【数８】
0005757685.tif 000009
【００６２】
によって与えられる。
この方程式は、すべての４つのＭＯＳＦＥＴが自身のオン時間に比例して導通損失を呈し、すべての４つのＭＯＳＦＥＴはまた自身のスイッチング周波数に比例してスイッチング損失も呈することを示す。
【００６３】
図５Ａにおいて、概略図８５はバック−ブーストコンバータ７０のバックコンバータとしての動作を表わしており、ＭＯＳＦＥＴ７１および７２はＰＷＭ制御下で位相がずれて切換えられるのに対して、ＭＯＳＦＥＴ７７はオンであり続け、ＭＯＳＦＥＴ７６はバイアスをかけられない。コンバータ７０の全体損失は、今やＭＯＳＦＥＴ７７の導通損失を含んでいるため同期ブーストコンバータの損失よりも大きく、すなわち
【００６４】
【数９】
0005757685.tif 000010
【００６５】
である。
図５Ｂの均等回路９０は、ＭＯＳＦＥＴ７２、同期整流器ＭＯＳＦＥＴ７１、並列整流器ダイオード７４、インダクタ７３、およびダイオード７８を分流する完全に向上したＭＯＳＦＥＴ７７の直列抵抗９１を示す。オフ状態のＭＯＳＦＥＴ７６は、逆バイアスをかけられたＰＮダイオード７９として示される。バックブーストコンバータ７０のバックコンバータモードは、判定基準Ｖin＞（Ｖout＋δ）が維持される限り機能する。
【００６６】
オンのＭＯＳＦＥＴ７７に関連付けられる直列抵抗９１のため、バックコンバータモードで動作する図４のバック−ブーストコンバータ７０の効率は、図１Ａに示される単純なバックコンバータ１の効率よりも低い。この特性は、バックのみの効率（曲線１１０）がバック−ブーストコンバータのバックモード効率（曲線１０７）よりも典型的に５％から１５％高い、図７の効率グラフに見ることができる。
【００６７】
図６Ａにおいて、概略図９５はバック−ブーストコンバータ７０のブーストコンバータとしての動作を表わしており、ＭＯＳＦＥＴ７６および７７はＰＷＭ制御下で位相がずれて切換えられるのに対して、ＭＯＳＦＥＴ７２はオンであり続け、ＭＯＳＦＥＴ７１はバイアスをかけられない。コンバータの全体損失は、今やＭＯＳＦＥＴ７２の導通損失を含
んでいるため同期バックコンバータの損失よりも大きく、すなわち
【００６８】
【数１０】
0005757685.tif 000011
【００６９】
である。
図６Ｂの均等回路１００は、スイッチＭＯＳＦＥＴ７６、同期整流器ＭＯＳＦＥＴ７７、並列整流器ダイオード７８、インダクタ７３、および完全に向上したＭＯＳＦＥＴ７２の直列抵抗１０１を示す。ダイオード７４、７５および７９は逆バイアスをかけ続けられ、オフであり続ける。バック−ブーストコンバータ７０のブーストコンバータモードは、判定基準Ｖin＜（Ｖout−δ）が維持される限り機能する。
【００７０】
オンのＭＯＳＦＥＴ７２に関連付けられる直列抵抗１０１のため、ブーストコンバータモード９５で動作する図４のバック−ブーストコンバータ７０の効率は、図１Ｂに示される単純なブーストコンバータ１０の効率よりも低い。この特性は、ブーストのみの効率（曲線１１１）がバック−ブーストコンバータのブーストモード効率（曲線１０８）よりも典型的に５％から１５％高い、図７の効率グラフに見ることができる。
【００７１】
なおまた、ブーストモード動作効率（曲線１０８）はバックモード動作よりも低く、この理由は主に、ブーストコンバータはバックコンバータよりも高い平均スイッチ電流が必要であり、導通損失が増えるからである。ブーストコンバータＭＯＳＦＥＴのより大きい導通損失は、より大きくてより低抵抗のパワーＭＯＳＦＥＴを使用することによって補償することができるが、入力キャパシタンス、ゲート電荷、およびゲート駆動に関連したスイッチング損失を増大させなければならず、より小さい導通損失デバイスの利点の大部分が相殺されてしまう。この問題は、ブーストモードで動作するバック−ブーストコンバータにおいてさらに悪化する。なぜなら、ＭＯＳＦＥＴ７２に関連した抵抗１０１のため、より多くの直列抵抗が常時存在するからである。
【００７２】
コンバータが１の変換比に接近する、バックのみのモードとブーストのみのモードとの間に、回路はすべての４つのトランジスタが切換わっている真のバック−ブーストモードで動作する必要がある。その範囲は、コンバータがバックコンバータについての最大デューティファクタＤmaxを超えるか、またはブーストについての最小デューティファクタＤminを下回るところで発生する。
【００７３】
表１は、バックモード、ブーストモードおよびバック−ブーストモードにおけるバック−ブーストコンバータ７０の動作を要約している。
【００７４】
【表１】
0005757685.tif 000012
【００７５】
スイッチングコンバータのバック−ブーストモードはしたがって、
【００７６】
【数１１】
0005757685.tif 000013
【００７７】
であると必ず発生する。
バック−ブーストモードではすべての４つのトランジスタが切換わっているため、バックのみまたはブーストのみのモードよりも損失が大きい。この特性は、バック−ブーストモードにおけるコンバータ７０の効率（曲線１０６）がバックのみのモード（曲線１０７）およびブーストのみのモード（曲線１０８）で動作するバック−ブーストコンバータ７０の効率よりも低い、図７に示されており、その結果、４スイッチのバック−ブースト動作が開始すると必ず効率が急に低下する。示されるように、コンバータ７０がバック−ブーストモードで動作するのはそうしなければならないときのみであり、すなわち１に近いＶout／Ｖin変換比、たとえば０．９から１．１の間の変換比について行なう。
【００７８】
コンバータ７０が４スイッチのバック−ブーストモードで絶えず動作しなければならない場合、その効率は降圧時には曲線１１２Ａを辿り、これはバックのみのモードにおける効率（曲線１０７）よりもかなり低く、単純な同期バックコンバータの効率（曲線１１０）よりもはるかに低い。同様に、昇圧モードにおける４スイッチのバック−ブースト動作は曲線１１２Ｂを辿り、その効率はブーストのみのモードにおける効率（曲線１０８）よりもかなり低く、単純な同期ブーストコンバータの効率（曲線１１１）よりもはるかに低い。したがって、バック−ブーストコンバータのモード切換によって４スイッチのバック−ブースト動作の損失は１の電圧変換比の近くに制限されるが、バック−ブーストコンバータはバックコンバータまたはブーストコンバータ単独よりも絶対的に効率が悪い。
【００７９】
Ｌｉイオンバッテリから調整された３．３Ｖ出力を生成することは、１の電圧変換比周辺のこの±δ範囲の近くに入ることになるため、Ｌｉイオンバッテリの蓄えられたエネルギの最も大きな部分は、バック−ブーストコンバータの効率が最も悪い電圧で、３．５Ｖから３．６Ｖの範囲内で発生する。さらに、変換比が１に近いと必ずコンバータがモード遷移を受けなければならないことは多数の応用例において実際の問題となり得、過渡現象調整、安定性およびノイズに影響を与える。
【００８０】
明らかに、バック−ブーストスイッチングレギュレータには多くの不利点があり、１の変換比でまたはその近くで動作する際に特に不利点がある。
【００８１】
チャージポンプコンバータ
スイッチドインダクタコンバータの代替肢はチャージポンプ、つまり、スイッチおよびキャパシタのみを用いて反復性の電荷再分配、すなわちクロックまたは発振器によって駆動されるキャパシタネットワークの連続的な充電および放電を通じて電圧変換を行なう電圧変換回路である。
【００８２】
チャージポンプの利点は、特定の電圧変換比において１００％に近い極めて高い変換効率を呈することができることである。チャージポンプの不利点は、そのコンバータ回路で用いられるフライングキャパシタの数の厳密に整数倍である電圧しか効率的に発生させることができないことである。選択倍数以外の電圧は低効率を呈する。
【００８３】
一般的なチャージポンプ１５０が図８Ａに示されており、単一のキャパシタが「ダブラ」として使用され、すなわちバッテリの入力電圧を二倍にする。チャージポンプ１５０は
４つのＭＯＳＦＥＴ１５２、１５３、１５４および１５５を備え、これらは、１つの端子、すなわちＭＯＳＦＥＴ１５４のソースが短絡接地されるのではなくチャージポンプ出力ＶCPおよび貯留キャパシタ１６６に接続されることを除いてＨ型ブリッジと同様に構成される。
【００８４】
チャージポンプ動作はＭＯＳＦＥＴを理想的なスイッチとしてモデル化することによって理解することができ、図８Ｂおよび図８Ｃの均等回路１６０および１８０では、ＭＯＳＦＥＴ１５２、１５３、１５４および１５５がそれぞれスイッチ１６２、１６３、１６４および１６５として表わされている。図８Ｂに示される充電段階の間、対角のスイッチ１６２および１６５は閉じられて、ノードＶxを接地に、およびノードＶyをＶbattに駆動し、フライングキャパシタ１５１を電圧Ｖbattにまで充電する。充電サイクル中、スイッチ１６３および１６４は開いたままである。
【００８５】
図８Ｃに示される電荷伝達および放電段階では、スイッチ１６２および１６５は開けられ、スイッチ１６３および１６４は閉じられ、フライングキャパシタ１５１から出力貯留キャパシタ１６６にエネルギが伝達されて、ＶCP電圧をバッテリ電圧の２倍の値、すなわち２・Ｖbattに昇圧する。
【００８６】
このスイッチネットワークの目的は本質的に、フライングキャパシタ１５１を充電時にバッテリと並列に配置し、放電時に直列に、すなわちバッテリの正端子の上に積み重ねることである。このサイクルはその後、別の充電段階で繰返される。
【００８７】
単一のフライングキャパシタチャージポンプは、その入力の２倍のみの電力を効率的に伝えることができるか、または代替的に、当該キャパシタがバッテリの負端子に接続されてバッテリのミラーイメージ負電圧、すなわち−Ｖbattを生成する場合には、インバータとしても公知である。
【００８８】
図９Ａは、２つのフライングキャパシタ１７３および１７７ならびに７つのＭＯＳＦＥＴ１７１、１７２、１７４、１７５、１７６、１７８および１７９のネットワークを利用するチャージポンプ１７０を示す。このネットワークの目的は、直列のキャパシタを充電し、それらの各々をバッテリ電圧の半分、すなわちＶbatt／２にまで充電することである。充電後、２つの充電済みキャパシタは並列に接続され、バッテリの正端子に接続される。その結果得られる出力は、出力電圧１．５Ｖbattに対してＶbatt＋Ｖbatt／２である。この出力は入力の１．５倍であるため、このチャージポンプは「フラクショナル（fractional）」チャージポンプと称されることもある。
【００８９】
図９Ｂおよび図９Ｃの概略図１８３および１８５は、スイッチ１８１、１８２、１８４、１８５、１８６、１８８および１８９がそれぞれＭＯＳＦＥＴ１７１、１７２、１７４、１７５、１７６、１７８および１７９を表わす、フラクショナルチャージポンプを動作させるための単純なスイッチ均等モデルを表わす。図９Ｂに示される充電サイクルでは、スイッチ１８１は閉じられてＶxを接地し、スイッチ１８９は閉じられて電圧Ｖzを入力電圧Ｖbattに駆動し、スイッチ１８５は閉じられてすなわちＶy＝Ｖwであり、それによってキャパシタ１７３と１７７とを直列に配置している。これらのキャパシタが同じ値を有する場合、これらは各々が電圧Ｖbatt／２にまで充電することになる。充電段階では、すべての他のスイッチは充電段階に開いたままである。
【００９０】
図９Ｃに示される放電段階では、すべてのスイッチが開けられ、高電位側スイッチ１８２および１８６は閉じられて、ＶxおよびＶw、すなわちフライングキャパシタの負端子をＶbattに接続する。同時に、スイッチ１８４および１８８は閉じられて、ＶyおよびＶw、すなわちキャパシタの正端子を出力ＶCPおよび貯留キャパシタ１８０に接続する。このサ
イクルはその後、固定周波数または可変周波数のいずれか一方で絶えず繰返される。
【００９１】
図１０Ａから図１０Ｄは、放電サイクル時のものを表わした、スイッチドキャパシタネットワークで可能となるいくつかのチャージポンプ電圧コンバータを示す。図１０Ａでは、チャージポンプダブラ２００Ａは、バッテリ入力電圧源２０１をその上に積み重ねられた単一のフライングキャパシタ２０２と組合せて、バッテリ入力の２倍の電圧、すなわち２・Ｖbattを生成する。図１０Ｂでは、インバータ２０５は、単一のフライングキャパシタ２０６を電圧入力２０７の下に積み重ねて、グランドを下回る出力電圧−Ｖbatt、すなわち本質的に入力電圧の負のミラーイメージを生成する。
【００９２】
図１０Ｃでは、フラクショナルチャージポンプ２１０はキャパシタ２１２および２１３をＶbatt／２にまで充電し、次にそれらをＶbatt電圧源２１１の上に積み重ねて、入力の１．５倍の出力を生成する。代替的に、図１０Ｄでは、Ｖbatt／２にまで充電されたキャパシタ２１７および２１８が接地に、すなわち電圧源２１６の同一の負端子に接続され、バッテリ電圧の半分の出力電圧、すなわち＋０．５Ｖbattを生成する。電圧−０．５Ｖbattも、フライングキャパシタを接地より低く基準化することによって、すなわちそれらの負端子を接地させると可能である。
【００９３】
示されるように、２つのフライングキャパシタを有するチャージポンプは、自身の入力電圧の半分のさまざまな整数倍「ｎ」を生成可能であり、すなわち
【００９４】
【数１２】
0005757685.tif 000014
【００９５】
であり、ここでｎ＝｛−２，−１，０，＋１，＋２，＋３，＋４｝である。
具体的には、ｎ＝＋２の場合、出力ＶCPはバッテリ電圧Ｖbattと等しく、直接バッテリ接続と全く同じように挙動する。２キャパシタフラクショナルチャージポンプを単一キャパシタコンバータモードで動作させると、ｎ＝＋４はＶCP＝２・Ｖbattの場合のダブラとして挙動し、ｎ＝−２はＶCP＝−Ｖbattの場合のインバータとして挙動する。２キャパシタフラクショナルモードで動作させると、ｎ＝−１はＶCP＝−１／２Ｖbattを生成し、ｎ＝＋１はＶCP＝＋１／２Ｖbattを生成し、ｎ＝＋３はＶCP＝＋１．５・Ｖbattを生成する。ｎ＝０の場合、コンバータはオフでＶCP＝０であり、すなわち接地されるかまたは代替的に浮動状態にある。フラクショナルチャージポンプは実際に、これらのさまざまな反転、フラクショナルおよびダブラモードの間で必要に応じて自動的に切換わることができる。
【００９６】
チャージポンプコンバータの問題点は、フライングキャパシタの数の整数倍でしか効率的に動作せず、換言すれば電圧レギュレータではないという点である。具体的には、所望の負荷電圧Ｖoutが、キャパシタネットワークが生成する電圧ＶCPを下回ると、コンバータは適合することができない。チャージポンプの出力電圧ＶCPとコンバータの調整された出力電圧Ｖoutとの電圧差のため、電圧不整合をサポートするための抵抗器または電流源が必要であり、この損失のある素子両端の電圧によって電力が損失し、効率が低下する。出力電圧Ｖoutを供給するチャージポンプの効率方程式は、線形レギュレータ効率についての数式を適合することによって表わすことができ、ここでは
【００９７】
【数１３】
0005757685.tif 000015
【００９８】
として表わされ、ここでｎ＝｛−２，−１，０，＋１，＋２，＋３，＋４｝であり、かつＶout≦ＶCPである。
【００９９】
シングルモードチャージポンプについてのこの効率方程式は図１１Ａにグラフで示されており、ダブラ（曲線２２１）、インバータ（曲線２２２）、ならびにフラクショナルチャージポンプ（曲線２２３、２２４および２２５）を含むさまざまな整数乗算器についてＶbatt≡Ｖinである。曲線２２６は、線形レギュレータの最大理論効率と全く同一の直接バッテリ接続を表わしており、すなわち静止動作電流がないものと仮定している。各ケースにおいて、入力−出力比が±１／２Ｖbattの整数倍に接近するにつれて効率が高まる。チャージポンプはその電圧よりも高い電圧を供給することができず、異なるキャパシタ乗算器、すなわち異なる動作モードを使用する必要がある。
【０１００】
図１１Ａに示される各曲線は、たとえば前に図８、図９および図１０に示された回路を含む特定のチャージポンプ回路を表わす。しかし、負荷が入力電圧の厳密に半ボルトの整数倍で動作しない限り、チャージポンプコンバータの効率は悪化することになる。この挙動は、セルが放電するにつれてバッテリ電圧が著しく変化する電池式の製品について特に問題となる。Ｌｉイオンバッテリの場合、電圧は放電時に１Ｖよりも多く減衰し得、２５％の変化を表わす。ピーク効率が１つの特定の動作状況およびバッテリ電圧において高い場合であったとしても、バッテリ放電曲線にわたって平均化されたコンバータの全体効率は悪い。重み付けされた平均効率は、シングルモードチャージポンプを用いた場合６０％よりも低い場合がある。
【０１０１】
コンバータの平均効率を向上させる１つの方法は、１つの回路内で切換モードを１倍，１．５倍および２倍の間で自動的に切換えることである。この特徴は、広い入力範囲にわたって固定電圧を供給するのに特に便利である。モード変更チャージポンプの効率の例が図１１Ｂに示されており、これは、３モードコンバータ回路が１倍バッテリ直接モード（曲線２４７）から１．５倍フラクショナルモード（曲線２４４）に、そしてバッテリが減衰するにつれて再び２倍ダブラモード（曲線２４１）に切換る際の効率を示している。モードをこのジグザグのパターンで切換えることによって、出力が負荷と比べて過度に高い値に昇圧されないためチャージポンプコンバータの効率が向上し、全体効率が向上する。
【０１０２】
しかし、効率が実質的に悪化する状況が依然として存在する。モード遷移は、変換比１において（曲線２４６）、および再び１．５倍の変換比において（曲線２４３）、効率の大幅な変化を呈する。モード遷移はまた、急な電流および電圧不連続性を引き起こし得るか、または不安定性もしくはノイズを生成し得る。どの変換比が必要であるかを判断するため、図１１Ｂのグラフは、それぞれ出力電圧３Ｖ、３．５Ｖおよび４Ｖを生成するために必要な入力電圧範囲と変換比とを関係付ける曲線２７８、２４９、および２５０も含む。
【０１０３】
具体的には、１．５倍モードにおけるチャージポンプコンバータは、１の変換比よりも若干高い状況に対して良好に作動せず、残念ながら誘導性バック−ブーストコンバータよりもさらに低い効率を示す。
【０１０４】
調整されたチャージポンプの効率
電源装置としてのチャージポンプの実際の課題は、チャージポンプはある固定電圧倍数
を生成するだけであるため、それ自体は電圧レギュレータではないということである。自身の出力電圧または出力電流を調整するためには、チャージポンプは所望の出力よりも大きい電圧を生成する必要があり、また負荷とチャージポンプコンバータの出力との間に何らかのパス素子（pass element）を直列に挿入する必要がある。チャージポンプのより高い出力電圧と特定の所望の出力電圧との電圧差は次に、この直列素子の両端でサポートされなければならない。先行技術の直列パス素子の例は線形レギュレータ、電流源、または抵抗器を含み、これらはすべて損失があり、すなわち熱として電力を消費してチャージポンプレギュレータの全体効率を低下させる。損失は、直列パス素子の両端に存在する電圧差、およびそのような素子を流れる電流によって与えられる。
【０１０５】
たとえば、図１２Ａの概略図２６０では、キャパシタ２６３および２６４を有するチャージポンプ２６２がバッテリまたは他の電圧源２６１によって電力を供給されて、貯留キャパシタ２６５両端の電圧ＶCPを生成する。この電圧は、負荷２６７に電力を供給するために必要な所望の出力電圧Ｖoutよりも高いため、低ドロップアウト（ＬＤＯ）線形レギュレータ２６６は電流を通しつつ差ΔＶLDOをサポートしなければならず、それによって熱を消費して効率を低下させる。チャージポンプ２６２およびＬＤＯレギュレータ２６６の内部を接地に向かって流れる静止電流ＩQCPおよびＩQLDOがゼロであったとしても、効率はやはりＶout／ＶCP、すなわちＬＤＯパス素子の出力−入力比の最大値に制限される。チャージポンプの出力ＶCPと所望の調整された負荷電圧Ｖoutとの電圧差が大きいほど（すなわちＬＤＯレギュレータ両端のΔＶが大きいほど）、コンバータの効率は悪化する。
【０１０６】
この効率問題は、図１２Ｂに示されるようにＬＤＯレギュレータ２８２をプリレギュレータとしてチャージポンプ２８４の前に配置しても避けることができない。なぜなら、ＬＤＯレギュレータ２８２の出力電圧ＶLDOは必然的にチャージポンプの出力電圧ＶCPの何らかの整数倍であり、この電圧は、量ΔＶLDO、すなわちＬＤＯレギュレータ２８２が電流を通しつつＬＤＯレギュレータ２８２両端でサポートされる電圧だけ、Ｖinと異なるからである。その結果はＬＤＯポスト調整を用いる先行技術の例と同じであり、すなわち、直列パス素子ＬＤＯレギュレータ２８２は電流を通しつつ自身の端子両端の電圧差をサポートしなければならない。チャージポンプ２８４およびＬＤＯレギュレータ２８２の内部を接地に向かって流れる静止電流ＩQCPおよびＩQLDOがゼロであったとしても、効率はやはりＶLDO／Ｖin、すなわちＬＤＯパス素子の出力−入力比の最大値に制限される。
【０１０７】
ＬＤＯレギュレータの代わりに電流源を用いても、回路の効率は向上しない。図１２Ｃの回路３００に示されるように、負荷３０８とチャージポンプ３０２の出力端子との間に電流源３０６を挿入しても、やはりパス素子は電流を通しつつ電圧差ΔＶをサポートするよう強いられる。チャージポンプ３０２の出力（ＶCP）とフィルタキャパシタ３０７両端の電圧（Ｖout）とのこの差は、導通中の電流源によってサポートされなければならず、したがって効率損失および電力浪費に寄与する。１００％効率的なチャージポンプを用いたとしても、全体のコンバータ効率はＶout／ＶCP、すなわちこの場合は電流源３０６である直列パス素子の両端の出力−入力比の最大値に制限される。
【０１０８】
電流源または調整機能をチャージポンプスイッチの１つに組込むと、別個の調整素子を用いるのと同一の影響がレギュレータの全体効率に及ぶ。図１２Ｄの概略図３２０に示されるように、電流源３２６は、ＭＯＳＦＥＴ３２２、３２３および３２４ならびにキャパシタ３２５を備えるチャージポンプダブラの１つのスイッチを表わす。セレクタスイッチ３２７は、モードに依存して電流源３２６を「オン」電流源または「オフ」スイッチのいずれか一方としてのバイアスをかけるため、電流源３２６は、固定電流を通すか電流を全く通さないスイッチド電流源として挙動する。電流源３２６を通る電流がゼロである場合、スイッチド電流源３２６では電力が消費されない。しかし、電流源３２６がオンで電流
源として作用している場合は、電流源３２６はやはり電力を消費することになる。具体的には、導通時、この制御型電流源３２６は自身の端子両端の差動電圧Ｖy−Ｖoutをサポートしなければならない。その結果、電流源３２６はやはり電力を消費して効率を劣化させる。
【０１０９】
チャージポンプレギュレータ内の直列パスデバイスを取除いても効率は向上しない。図１２Ｅに示されるように、出力電圧Ｖoutとチャージポンプの出力ＶCPとの不整合をサポートするためのデバイスが意図的に含まれないとしても、回路内に存在する分配寄生抵抗３４６が負荷３４７とチャージポンプ３４２との間のΔＶを必然的にサポートすることになり、直列パスデバイスが意図的に挿入されているかのように、この抵抗内で熱として電力が損失する。
【０１１０】
回路の直列抵抗を何らかの方法でゼロにしたとしても、ＭＯＳＦＥＴスイッチのうちの１つの両端に電圧差が現われて、デバイスを飽和させ、当該デバイスが電流を通しつつ自身の端子両端の満電圧差を降下させることになる。そのような場合、いくら差動電圧が回路全体にわたって分配されようとも、差動電圧×負荷電流と等しい量の電力がやはり損失する。
【０１１１】
したがって、チャージポンプの出力電圧ＶCPと調整された負荷電圧Ｖoutとの如何なる電圧差ΔＶも効率損失をもたらす。直列パス素子両端の電圧差ΔＶを減らすことによってのみ、すなわちチャージポンプの出力電圧に非常に近い調整された電圧を供給することによってのみ、効率を向上させることができる。シングルモード、フラクショナルモードおよびダブラモードの間での動的に変更することによって、この差を｛Ｖout−ＶCP｝＝｛Ｖout−ｎ・Ｖin｝で表わされるある倍数に減らすことを助けることができ、ここでｎは１倍モード，１．５倍モードまたは２倍モードの間で変更可能である。
【０１１２】
【数１４】
0005757685.tif 000016
【０１１３】
であり、かつ直列パス素子の両端のΔＶが小さい場合に、１の電圧変換比の近くでチャージポンプを動作させると、調整されたチャージポンプの効率が大幅に向上する。しかし小さいΔＶについては、「ドロップアウト」と称される別の現象によって電圧調整の正確さおよび品質が劣化し得る。ドロップアウトは、先行技術のスイッチングレギュレータをも悩ます問題である。
【０１１４】
先行技術のレギュレータにおけるドロップアウト
電圧レギュレータの入力電圧と出力電圧とが互いに数百ミリボルトの範囲内に接近すると、すなわち
【０１１５】
【数１５】
0005757685.tif 000017
【０１１６】
になると必ず、コンバータの調整能力の品質が悪化する。調整品質の損失は、一度もしくは繰返される出力電圧のグリッチもしくは不連続性によって、リップルの増加によって、または何らかの狭い電圧帯域内の調整の完全な損失によって、などのいくつかの方法で現われることがある。ＶoutがＶinに接近すると必ず調整が劣化するこの現象は「ドロップアウト」と称され、コンバータが調整から脱落することを意味する。
【０１１７】
図１Ａのバックコンバータおよび図１Ｂのブーストコンバータは両方とも、ドロップアウト状況時に入力端子が出力端子に本質的に抵抗接続されているため、自身のスイッチングデューティファクタがＤmaxまたはＤminから１００％にジャンプすると一瞬調整を失い、Ｄ＝１００％の間は調整を完全に失う。
【０１１８】
バック−ブーストコンバータは実際は永続的なドロップアウトを呈しないが、コンバータモードがバックモードのバックコンバータからバック−ブーストモードに切換るモード遷移時に必ず、またはバック−ブーストモードからブーストモードに切換るモード遷移時に、電圧グリッチを容易に被り得る。モード遷移は、コンバータが、２つのパワーデバイスが切換わっている回路から４つのデバイスが切換わっている回路に、またはその逆に変化すると必ず発生する。
【０１１９】
モード切換遷移問題を避けるため、すべての４つのパワーデバイスが連続的に切換わっている状態のバック−ブーストモードでバックブーストコンバータを連続的に実行させてもよいが、そうすると全入力−出力状況および変換比の下で効率が劣化する。
【０１２０】
先に述べたように、チャージポンプは、調整機能を提供するための図１２Ａから図１２Ｄに示されたような直列接続線形レギュレータまたは電流源を用いなければ、電圧を調整することができない。しかし、高効率を維持するためには、調整されたチャージポンプは自身の直列レギュレータの両端に大きすぎる電圧を課すことはできず、したがって図１１Ｂに示されるような変化する入力−出力状況時にモードを変更しなければならない。電圧変換比が１に接近するとき、最も効率的な動作モードは、図１１Ｂの曲線２４７によって示される１倍モードである。１倍モードでは、チャージポンプは切換わっておらず、直列接続線形レギュレータまたは電流源が調整を提供しなければならない。
【０１２１】
しかし、線形レギュレータの入力端子および出力端子両端のΔＶが小さくなりすぎると必ずすべての線形レギュレータが調整損失、すなわちドロップアウトを呈することは周知の現象である。基本的に、線形レギュレータでドロップアウトが発生する理由は、調整を実行する増幅器のループ利得が、レギュレータのトランジスタパス素子が電流源として作用するものから可変抵抗器として作用するように変化すると急激に低下するからである。パス素子がバイポーラトランジスタである場合、デバイスがそのアクティブ動作領域から飽和に遷移すると、利得損失がＶCEの小さい値で発生する。多くのバイポーラ線形レギュレータでは、このドロップアウト状況は４００ｍＶよりも高いところで発生する。
【０１２２】
低ドロップアウト線形レギュレータでは、より低いΔＶで電流源として動作可能なＭＯＳＦＥＴがバイポーラパス素子の代わりに用いられるが、線形レギュレータはやはり、パワーＭＯＳＦＥＴパス素子がその飽和、すなわち一定電流領域からその線形、すなわち抵抗動作領域に遷移するにつれて、２００から３００ｍＶでドロップアウトする。
【０１２３】
結論として、先行技術の非絶縁型高効率コンバータは、１に近づく電圧変換比でドロップアウトを呈する。モード切換、調整損失およびドロップアウトは、効率を犠牲にしなければ避けることができない。フライバックおよびフォワードコンバータなどの絶縁型コンバータはモードを切換えずに１の変換比に近い高効率で動作可能であるが、これらは物理的に大きなタップ付インダクタ、結合インダクタ、および変圧器を用いるため、ほとんどの携帯式製品で使用できない。
【０１２４】
先行技術のダウン−アップコンバータの要約
結論として、既存のチャージポンプコンバータ、バック−ブーストスイッチングレギュレータ、および他の誘導性スイッチングレギュレータは、特に
【０１２５】
【数１６】
0005757685.tif 000018
【０１２６】
である場合の１に近い変換比についてＤＣ電圧を効率的に昇圧または降圧することができない。必要とされているのは、広範囲の入力および出力電圧にわたって効率的であり、かつ１に近い電圧変換比、すなわち
【０１２７】
【数１７】
0005757685.tif 000019
【０１２８】
である場合の変換比に接近するかまたはこの変換比で動作する際に自身の動作モードを変更する必要のないアップ−ダウンコンバータである。さらに、コンバータは、自身の入力の２００ｍＶ以内、すなわち
【０１２９】
【数１８】
0005757685.tif 000020
【０１３０】
の範囲内の出力電圧でバイアスをかけられつつも、高品質の調整を維持し、ドロップアウト問題から解放されるべきである。
【課題を解決するための手段】
【０１３１】
発明の概要
この発明によれば、ＤＣ／ＤＣコンバータは、降圧スイッチドインダクタ・プリレギュレータと、スイッチドキャパシタ・ポストコンバータとを含む。降圧スイッチドインダクタ・プリレギュレータの出力端子は、スイッチドキャパシタ・ポストコンバータの入力端子に接続されている。スイッチドキャパシタ・ポストコンバータは、入力端子における電圧を整数値または小数値で乗算するチャージポンプを含んでいてもよく、または、それは入力端子における電圧を負の整数値または小数値で乗算するインバータであってもよい。降圧スイッチドインダクタ・プリレギュレータは、低電位側スイッチと直列経路で接続された高電位側スイッチと、高電位側スイッチと低電位側スイッチとの間の直列経路における１点に接続されたインダクタとを有するバックコンバータを含んでいてもよい。いくつかの実施例では、高電位側スイッチおよび低電位側スイッチの各々は、ＭＯＳＦＥＴを含む。
【０１３２】
プリレギュレータは入力電圧を降圧し、ポストコンバータは、プリレギュレータが生成した電圧を整数値または小数値によって昇圧もしくは降圧するか、プリレギュレータが生成した電圧を負の整数値または小数値で乗算する。好ましくは、ＤＣ／ＤＣコンバータの出力電圧は、プリレギュレータまたはポストコンバータの出力端子から、プリレギュレータのデューティファクタを制御するパルス幅変調部へと延在し得るフィードバック経路によって制御される。いくつかの実施例では、フィードバック経路は、フィードバック信号を変更するレベルシフト部または他の回路を含む。
【０１３３】
この発明のＤＣ／ＤＣコンバータは、モード切換の必要なく、昇圧変換から降圧変換に至る幅広い範囲の電圧変換比にわたって動作可能である。
【０１３４】
【数１９】
0005757685.tif 000021
【０１３５】
時のモード切換およびドロップアウトの問題がないため、コンバータは、入力−出力電圧変換比が１の近傍でも、ノイズグリッチ、調整不良、および不安定性に煩わされない。コンバータはスイッチドインダクタ動作を含むものの、それは、非常に高いおよび非常に低いデューティファクタで従来のスイッチングレギュレータを苦しめる、レギュレータのドロップアウト、狭いパルスおよび関連する高電流スパイク、可変周波数動作、ブレイク・ビフォア・メイク遷移の実行にとって不十分な時間といった最小パルス幅問題を回避する。
【０１３６】
この発明の別の局面は、第１のＤＣ電圧を第２のＤＣ電圧に変換する方法を含む。この方法は、少なくとも１つのインダクタと少なくとも１つのキャパシタとを設けるステップと、第１の時間間隔中に、少なくとも１つのインダクタの第１の端子を第１のＤＣ電圧に結合するステップと、第２の時間間隔中に、少なくとも１つのインダクタの第１の端子を第２の電圧に結合し、それにより、少なくとも１つのインダクタの第２の端子において中間電圧を生成するステップと、第３の時間間隔中に、少なくとも１つのキャパシタの第１の端子を中間電圧に結合し、少なくとも１つのキャパシタの第２の端子を第３の電圧に結合するステップと、第４の時間間隔中に、少なくとも１つのキャパシタの第２の端子を中間電圧に結合し、少なくとも１つのキャパシタの第１の端子を出力端子に結合し、それにより、出力端子において第２のＤＣ電圧を供給するステップとを含む。この方法の変形例は、第４の時間間隔中に、少なくとも１つのキャパシタの第２の端子を第４の電圧に結合し、少なくとも１つのキャパシタの第１の端子を出力端子に結合するステップか、または、少なくとも１つのキャパシタの第１の端子を接地に結合し、少なくとも１つのキャパシタの第２の端子を出力端子に結合するステップを含む。
【０１３７】
この発明は、以下の図面を参照することによってより良好に理解されるであろう。図中、同じ構成要素は同様の参照番号によって識別される。
【図面の簡単な説明】
【０１３８】
【図１Ａ】先行技術の非絶縁型ＤＣ／ＤＣ同期バックコンバータの概略回路図である。
【図１Ｂ】先行技術の同期ブーストコンバータの概略回路図である。
【図１Ｃ】図１Ａおよび図１Ｂに示すデバイスについて、変換比のデューティファクタ依存性をデューティファクタの関数として示すグラフである。
【図２】単セルＬｉイオンバッテリの放電特性を示すグラフである。
【図３Ａ】先行技術のカスケード式ブースト−バックコンバータの回路図である。
【図３Ｂ】先行技術のカスケード式バック−ブーストコンバータの回路図である。
【図４】先行技術のバック−ブーストコンバータの回路図である。
【図５Ａ】バック−ブーストコンバータのバックモード動作でのバイアス条件を示す回路図である。
【図５Ｂ】図５Ａに示す回路の等価回路である。
【図６Ａ】バック−ブーストコンバータのブーストモード動作でのバイアス条件を示す回路図である。
【図６Ｂ】図６Ａに示す回路の等価回路である。
【図７】バック−ブーストコンバータの効率を変換比の関数として示すグラフである。
【図８Ａ】先行技術のチャージポンプダブラの回路図である。
【図８Ｂ】チャージポンプダブラの充電動作を示す回路図である。
【図８Ｃ】チャージポンプダブラの放電動作を示す回路図である。
【図９Ａ】先行技術のフラクショナルチャージポンプの回路図である。
【図９Ｂ】フラクショナルチャージポンプの充電動作を示す回路図である。
【図９Ｃ】フラクショナルチャージポンプの放電動作を示す回路図である。
【図１０Ａ】放電サイクル中の＋２倍モードシングルキャパシタダブラを示す等価回路である。
【図１０Ｂ】放電サイクル中の−１倍モードシングルキャパシタインバータを示す等価回路である。
【図１０Ｃ】放電サイクル中の＋１．５倍モードデュアルキャパシタ・フラクショナルチャージポンプを示す等価回路である。
【図１０Ｄ】放電サイクル中の＋０．５倍モードデュアルキャパシタ・フラクショナルチャージポンプを示す等価回路である。
【図１１Ａ】シングルモードチャージポンプの効率をその変換比の関数として示すグラフである。
【図１１Ｂ】３モードチャージポンプの効率をその変換比の関数として示すグラフである。
【図１２Ａ】ＬＤＯポストコンバータを有するチャージポンプの等価回路である。
【図１２Ｂ】ＬＤＯプリレギュレータを有するチャージポンプの等価回路である。
【図１２Ｃ】電流源フォロワを有するチャージポンプの等価回路である。
【図１２Ｄ】一体化されたスイッチド電流源を有するチャージポンプの等価回路である。
【図１２Ｅ】直列出力抵抗を有するチャージポンプの等価回路である。
【図１３】１．８Ｖ〜６．６Ｖの範囲の入力についてさまざまな電圧出力で動作するＤＣ／ＤＣコンバータの必要電圧変換比Ｖout／Ｖinを示すグラフである。
【図１４Ａ】この発明に従ったスイッチドＬＣＤＵダウン−アップ調整コンバータの概略回路図である。
【図１４Ｂ】コンバータの出力電圧を制御するために使用され得るフィードバック回路の回路図である。
【図１５Ａ】この発明のスイッチドＬＣＤＵ調整コンバータの挙動モデルである。
【図１５Ｂ】この発明の３．３Ｖ  ＬＣＤＵレギュレータについての、出力電圧Ｖout、中間電圧Ｖy、および電圧変換比の入力電圧依存性を示すグラフである。
【図１５Ｃ】この発明の２倍ＬＣＤＵコンバータについて、電圧変換比をデューティファクタの関数として示すグラフである。
【図１５Ｄ】ＬＣＤＵコンバータの効率をプリレギュレータ電圧変換比Ｖy／Ｖinの関数として示すグラフである。
【図１５Ｅ】アップコンバータの効率を電圧変換比Ｖout／Ｖyの関数として示すグラフである。
【図１５Ｆ】コンバータの全体的効率をＶout／Ｖinの変換比の関数として示すグラフである。
【図１５Ｇ】コンバータの効率を、デューティファクタおよび電圧変換比の関数として示すグラフである。
【図１５Ｈ】さまざまな電圧変換比についての、デューティファクタの関数としての理想化された２倍型ＬＣＤＵコンバータの効率のグラフである。
【図１５Ｉ】さまざまな電圧変換比についての、デューティファクタの関数としての理想化されていない２倍型ＬＣＤＵコンバータの効率のグラフである。
【図１６】電圧変換比の関数としての、バック、ＣＰおよびスイッチドＬＣＤＵコンバータの効率を比較するグラフである。
【図１７】単セルＬｉイオンバッテリの放電中のスイッチドＬＣＤＵ調整コンバータの入力電圧、中間電圧Ｖｙ、および出力電圧を示すグラフである。
【図１８】この発明のダブラ型スイッチドＬＣＤＵ調整コンバータの概略回路図である。
【図１９Ａ】磁化−充電段階中のスイッチドＬＣＤＵ調整コンバータの動作を示す回路図である。
【図１９Ｂ】再循環−伝達段階中のスイッチドＬＣＤＵ調整コンバータの動作を示す回路図である。
【図２０】ＣＰ−バイパス・ダウンオンリーモードにおけるスイッチドＬＣＤＵコンバータの動作を示す回路図である。
【図２１Ａ】ダブラ型ＬＣＤＵコンバータの回路図である。
【図２１Ｂ】フラクショナル型ＬＣＤＵコンバータの回路図である。
【図２１Ｃ】フラクショナル型ＬＣＤＤコンバータの回路図である。
【図２２】さまざまなＬＣＤＸ型調整コンバータについて、電圧変換比をデューティファクタの関数として示すグラフである。
【図２３Ａ】フラクショナル１．５倍ＬＣＤＵ調整コンバータの回路図である。
【図２３Ｂ】磁化−充電段階中のフラクショナル１．５倍ＬＣＤＵ調整コンバータの回路図である。
【図２３Ｃ】再循環−伝達段階中のフラクショナル１．５倍ＬＣＤＵ調整コンバータの回路図である。
【図２４Ａ】フラクショナル０．５倍ＬＣＤＤ調整コンバータの回路図である。
【図２４Ｂ】磁化−充電段階中のフラクショナル０．５倍ＬＣＤＤ調整コンバータの回路図である。
【図２４Ｃ】再循環−伝達段階中のフラクショナル０．５倍ＬＣＤＤ調整コンバータの回路図である。
【図２５Ａ】−１倍ＬＣＤＩ調整インバータの回路図である。
【図２５Ｂ】−０．５倍ＬＣＤＩフラクショナル調整インバータの回路図である。
【図２６】いくつかのＬＣＤＩ型調整インバータについての電圧変換比をデューティサイクルの関数として示すグラフである。
【図２７Ａ】−１倍型ＬＣＤＩ調整インバータの回路図である。
【図２７Ｂ】磁化−充電段階中の−１倍型ＬＣＤＩインバータの回路図である。
【図２７Ｃ】再循環−伝達段階中の−１倍型ＬＣＤＩインバータの回路図である。
【図２８Ａ】−０．５倍ＬＣＤＩフラクショナル調整インバータの回路図である。
【図２８Ｂ】磁化−充電段階中の−０．５倍ＬＣＤＩフラクショナル調整インバータの回路図である。
【図２８Ｃ】再循環−伝達段階中の−０．５倍ＬＣＤＩフラクショナル調整インバータの回路図である。
【図２９Ａ】ダブラ型ＬＣＤＵコンバータについての、レベルシフトされたフィードバックネットワークの概略回路図である。
【図２９Ｂ】フラクショナル１．５倍型ＬＣＤＵコンバータについての、レベルシフトされたフィードバックネットワークの概略回路図である。
【図２９Ｃ】フラクショナル０．５倍型ＬＣＤＤコンバータについての、バイポーラカレントミラー・フィードバックネットワークの概略回路図である。
【図２９Ｄ】フラクショナル０．５倍型ＬＣＤＤコンバータについての、ＭＯＳＦＥＴカレントミラー・フィードバックネットワークの概略回路図である。
【図２９Ｅ】１倍型ＬＣＤＩインバータについての、バイポーラカレントミラー・フィードバックネットワークの概略回路図である。
【図２９Ｆ】−１倍型ＬＣＤＩインバータについての、ＭＯＳＦＥＴカレントミラー・フィードバックネットワークの概略回路図である。
【図２９Ｇ】−０．５倍型ＬＣＤＩフラクショナルインバータについての、ＭＯＳＦＥＴカレントミラー・フィードバックネットワークの概略回路図である。
【図３０Ａ】スイッチドＬＣＤＸ調整コンバータの出力端子からのレベルシフトされたフィードバック回路の回路図である。
【図３０Ｂ】スイッチドＬＣＤＸ調整コンバータの中間Ｖy端子からのレベルシフトされていないフィードバックの回路図である。
【図３１Ａ】スイッチドＬＣＤＸコンバータにおける高電位側ＰチャネルパワーＭＯＳＦＥＴのためにＶbattから駆動されるゲートバッファの回路図である。
【図３１Ｂ】スイッチドＬＣＤＸコンバータにおける高電位側ＰチャネルパワーＭＯＳＦＥＴのために中間電圧Ｖyから駆動されるゲートバッファの回路図である。
【図３１Ｃ】スイッチドＬＣＤＸコンバータにおける高電位側ＮチャネルパワーＭＯＳＦＥＴのために抵抗レベルシフティングを有するブートストラップゲートバッファの回路図である。
【図３１Ｄ】スイッチドＬＣＤＸコンバータにおける高電位側ＮチャネルパワーＭＯＳＦＥＴのためにクロスカップル型レベルシフティングを有するブートストラップゲートバッファの回路図である。
【図３１Ｅ】スイッチドＬＣＤＸコンバータにおける低電位側ＮチャネルパワーＭＯＳＦＥＴのためにＶbattから駆動されるゲートバッファの回路図である。
【図３１Ｆ】スイッチドＬＣＤＸコンバータにおける低電位側ＮチャネルパワーＭＯＳＦＥＴのために中間電圧Ｖyから駆動されるゲートバッファの回路図である。
【図３２】この発明に従った、３モードチャージポンプおよびバック−ブーストコンバータの効率と、ＬＣＤＵコンバータの効率との比較を示すグラフである。
【発明を実施するための形態】
【０１３９】
発明の説明
図１３は、１．８Ｖ〜６．６Ｖの範囲のさまざまな入力電圧についてさまざまな電圧出力で動作するＤＣ／ＤＣコンバータの必要電圧変換比Ｖout／Ｖinをグラフで示す。たとえば、曲線３６１は、４．５Ｖ〜５．５Ｖの入力範囲に対し、５Ｖの出力を±１％の精度に調整することが変換比１の上下での動作を必要とすることを示しており、低価格のＡＣ／ＤＣ壁アダプタによって一般に保証されている±５％または±１０％の精度よりも厳しい許容差をアップ−ダウン調整コンバータが保持するよう要求されていることを意味している。
【０１４０】
アップ−ダウン変換に対する別の要望は、リチウムイオンバッテリを用いてその幅広い電圧範囲の中間の電圧を生成する際に起こる。例として、図１３の曲線３６２、３６３、および３６４はそれぞれ、４Ｖ、３．６Ｖ、および３．３Ｖでの出力を示す。これらの負荷電圧はＬｉイオンバッテリの通常の放電電圧範囲である４．２Ｖ〜３Ｖに該当するため、コンバータは、セルの放電サイクルの開始時には電圧変換比が１を下回る降圧モードで、その後セル電圧が減衰するにつれて変換比が１を上回る昇圧モードで調整を行なわなければならない。
【０１４１】
曲線３６５は３Ｖの出力を示し、それは理論的には降圧変換のみを必要とするが、前述のドロップアウトの問題のため、３Ｖの出力を供給するＬｉイオンバッテリは３．２Ｖより上でカットオフしなければならず、それにより有用なバッテリ寿命が浪費される。開発中の新世代のＬｉイオンセルは２．７Ｖまで下がった動作を可能にするかもしれず、曲線３６６によって示すような２．７Ｖの出力についてのアップ−ダウン変換を必要とする。２．５Ｖのバッテリ条件では、曲線３６７によって示すように、ドロップアウトの問題はまた、調整された２．５Ｖの出力を供給するためにさえ、アップ−ダウンコンバータの使用を必要とする場合がある。しかしながら、アップ−ダウン変換が、延長されたバッテリ範囲によって得られる追加の動作時間を上回る効率の損失をもたらす場合、より低い電圧での動作が可能なバッテリを使用することのユーザの寿命利点は全て失われる。
【０１４２】
同様に、ドロップアウトの問題により、２つのセルが接続されたニッケル水素またはニッケルカドミウム、すなわちＮｉＭＨまたはＮｉＣｄのバッテリから１．８Ｖの調整出力
を保証することが難しくなる。なぜなら、それらの出力は２．４Ｖ〜１．８Ｖであるためである。２Ｖのバッテリ条件で使用を止めることは、バッテリの充電寿命の半分以上を容認できないほど浪費する。
【０１４３】
効率的な低ドロップアウトのアップ−ダウンコンバータを必要とする別の状況は、２つのＮｉＭＨ乾電池、２つのアルカリセル、または単セルＬｉイオンバッテリで動作するよう設計された電源の使用である。２つのセルが直列したＮｉＭＨバッテリパックの出力電圧が１．８Ｖ〜２．４Ｖ、２つのセルが直列したアルカリバッテリの充電中の出力電圧が１．８Ｖ〜３．４Ｖ、単セルＬｉイオンバッテリの出力電圧が４．２Ｖ〜３Ｖ、またはさらには〜２．７Ｖであるため、４．２Ｖ〜１．８Ｖ間の如何なる負荷電圧も、効率およびバッテリ寿命を最大化するためにアップ−ダウンコンバータを必要とする。
【０１４４】
ＡＣ／ＤＣ壁アダプタからのＤＣ出力がバッテリの存在なしで接続されるようにするシステムがあることも考慮した場合、システムのＤＣ／ＤＣコンバータ入力に供給される入力電圧は、バッテリが存在する場合よりもかなり高くなり得、６．５Ｖにまで達する場合がある。バッテリが存在し、かつ充電器が切断されている場合、入力電圧は１．８Ｖにまで下がる場合がある。そのような場合、図１３の曲線３６１〜３６８によって表わされた、すなわち出力範囲が５Ｖから１．８Ｖまでのすべての出力電圧は、アップ−ダウンコンバータを必要とする。
【０１４５】
今日、大抵の電気負荷はアップオンリーまたはダウンオンリーコンバータによって供給され、バッテリは、バッテリの使用可能な蓄積電荷を浪費するという犠牲を払ってでも、アップ−ダウン変換を必要としないように時期尚早にカットオフされる。アップ−ダウン変換はしたがって、極端な状況を除き、何としても回避される。既存のアップ−ダウン解決策がもたらす低効率、モード切換、ノイズグリッチ、調整ドロップアウト、および調整不良のため、ＤＣ／ＤＣコンバータであろうと、チャージポンプであろうと、または線形レギュレータであろうと、アップ−ダウン変換および調整に対する必要性は極めて問題であり、効率に焦点を置いた今日の消費者市場の要望を満たすことができない。
【０１４６】
新しいＤＣ／ＤＣコンバータトポロジ
ここに説明される新しい非絶縁型ＤＣ／ＤＣコンバータおよび電圧調整トポロジは、モード切換の必要なく、昇圧変換から降圧変換に至る幅広い範囲の電圧変換比にわたって動作可能である。
【０１４７】
【数２０】
0005757685.tif 000022
【０１４８】
時のモード切換およびドロップアウトの問題がないため、コンバータは、入力−出力電圧変換比が１の近傍でも、ノイズグリッチ、調整不良、および不安定性に煩わされない。レギュレータはスイッチドインダクタ動作を含むものの、それは、非常に高いおよび非常に低いデューティファクタで従来のスイッチングレギュレータを苦しめる、レギュレータのドロップアウト、狭いパルスおよび関連する高電流スパイク、可変周波数動作、ブレイク・ビフォア・メイク遷移の実行にとって不十分な時間といった最小パルス幅問題を回避する。これに対し、先行技術の非絶縁型ＤＣ／ＤＣコンバータは極度のデューティファクタで前述の問題の１つ以上を抱えており、電圧変換比が１の近傍でのそれらの使用は問題があるままである。
【０１４９】
この発明の方法および装置はアップ−ダウン変換を必要とする用途において使用でき、既存のバック−ブーストコンバータおよびフライバックコンバータの問題を回避できる。
この発明の好ましい実施例はアップ−ダウンコンバータの実現に特に対処しているが、変形例は、負の、すなわちグランドを下回る供給電圧を生成可能な改良されたダウンオンリー調整コンバータおよびＤＣ／ＤＣインバータを含んでいる。
【０１５０】
集合的に、ここに開示された新しいＤＣ／ＤＣコンバータは、３つの新しいコンバータトポロジおよびそれらの変形を含んでおり、以下のような頭字語によりここに引用される。
【０１５１】
・ＬＣＤＵ：スイッチドインダクタキャパシタ・ダウン−アップコンバータ
・ＬＣＤＤ：スイッチドインダクタキャパシタ・ダウン−ダウンコンバータ
・ＬＣＤＩ：スイッチドインダクタキャパシタ・ダウン反転コンバータ（インバータ）
すなわち、この発明は、スイッチドキャパシタにより実現された昇圧、降圧、または反転ポストコンバータに供給する誘導性降圧プリレギュレータを含むスイッチドインダクタキャパシタ調整コンバータに焦点を当てている。命名の目的で、頭字語の最初のＬは、レギュレータの第１段またはプリレギュレータにおけるエネルギ貯蔵素子、すなわちオイルまたはインダクタを表わす。Ｃは、ポストコンバータまたはコンバータの第２段におけるエネルギ貯蔵素子を表わす。コンバータの名称における３番目の文字「Ｄ」は、プリレギュレータが入力電圧またはバッテリ電圧を降圧して、降圧された電圧をポストコンバータに供給することを示している。
【０１５２】
最後の文字は、ポストコンバータの方向、つまりアップ、ダウンまたは反転を指す。このため、それぞれ頭字語ＬＣＤＵ、ＬＣＤＤ、またはＬＣＤＩとなる。ポストコンバータ段は用途により変わるため、ＤＣ／ＤＣコンバータトポロジのこの新しいスイッチドインダクタキャパシタファミリーはＬＣＤＸ調整コンバータと総称することが可能で、Ｘは、アップについては変数Ｕ、ダウンについてはＤ、反転についてはＩをそれぞれ指す。
【０１５３】
本願と同時期に出願され、ここに引用により援用される、「昇圧誘導性スイッチングプリレギュレータと容量性スイッチングポストコンバータとを含む高効率ＤＣ／ＤＣ電圧コンバータ」（High-Efficiency DC/DC Voltage Converter Including Up Inductive Switching Pre-Regulator and Capacitive Switching Post-Converter）と題された関連ＵＳ出願番号［代理人整理番号ＡＡＴＩ−２１−ＤＳ−ＵＳ］は、スイッチド誘導性昇圧型プリレギュレータと、それに続くスイッチドキャパシタ降圧、昇圧または反転ポストコンバータとを含む、スイッチドインダクタキャパシタ（ＬＣ）コンバータを記載している。集合的に、これらのＬＣＵＸ型調整コンバータは以下を含む。
【０１５４】
・ＬＣＵＤ：スイッチドインダクタキャパシタ・アップ−ダウンコンバータ
・ＬＣＵＵ：スイッチドインダクタキャパシタ・アップ−アップコンバータ
・ＬＣＵＩ：スイッチドインダクタキャパシタ・アップ反転コンバータ（インバータ）
各々、本願と同時期に出願され、ここに引用により援用される、「容量性プリコンバータと昇圧誘導性スイッチングポストレギュレータとを含む高効率ＤＣ／ＤＣ電圧コンバータ」（High-Efficiency DC/DC Voltage Converter Including Capacitive Pre-Converter
and Up Inductive Switching Post-Regulator）と題された関連ＵＳ出願番号［代理人整理番号ＡＡＴＩ−２０−ＤＳ−ＵＳ］、および、「容量性プリコンバータと降圧誘導性スイッチングポストレギュレータとを含む高効率ＤＣ／ＤＣ電圧コンバータ」（High-Efficiency DC/DC Voltage Converter Including Capacitive Pre-Converter and Down Inductive Switching Post-Regulator）と題された関連ＵＳ出願番号［代理人整理番号ＡＡＴＩ−２２−ＤＳ−ＵＳ］は、スイッチドキャパシタインダクタ（ＣＬ）調整コンバータを記載しており、前変換はスイッチドキャパシタ段によって達成され、後調整はスイッチドインダクタ方法によって遂行される。
【０１５５】
スイッチドインダクタキャパシタ（ＬＣＤＸ）調整コンバータ
図１４Ａは、変換比がｎのスイッチドキャパシタ・チャージポンプ・ポストコンバータ４０２に入力として電圧Ｖyを供給する降圧スイッチドインダクタ・プリレギュレータ４０１を含むスイッチドＬＣＤＸ調整コンバータ４００の概略回路図を示しており、プリレギュレータ４０１の動作条件および出力を制御するために、出力電圧ＶOUTがフィードバック電圧ＶFBとしてさらに使用される。プリレギュレータ４０１の出力電圧Ｖyはそれにより、ｎ倍チャージポンプコンバータ４０２の効率を最適化する電圧に動的に調節され、一方、所望の電圧ＶOUTに良好に調整された出力を同時に生成する。
【０１５６】
コンバータ４００において、スイッチドインダクタ・プリレギュレータ４０１は、ＰＷＭコントローラ４０６と、ブレイク・ビフォア・メイク・ゲートバッファ４０５と、高電位側ＰチャネルパワーＭＯＳＦＥＴ４１７と、固有のＰＮダイオード４０４を有する低電位側Ｎチャネル同期整流器パワーＭＯＳＦＥＴ４０３と、インダクタ４１８とを含む。リップルを低減させて過渡応答を向上させるために、オプションのフィルタキャパシタ４０７がプリレギュレータ４０１の出力の両端に接続されている。この発明の本実施例では、降圧スイッチドインダクタ・プリレギュレータ４０１はトポロジ的に同期バックコンバータとして構成されているが、如何なる降圧スイッチドインダクタＤＣ／ＤＣコンバータが使用されてもよい。たとえば、図示された同期バックコンバータの代わりにバックコンバータを実現するために、ＮチャネルＭＯＳＦＥＴ４０３が排除され、ダイオード４０４がショットキ整流器に置き換えられてもよい。
【０１５７】
ＰＷＭコントローラ４０６は、そのフィードバック入力に応答してデューティファクタＤを変化させることにより、高電位側ＰチャネルＭＯＳＦＥＴ４１７のオン時間を制御し、ランプ−クロック／発振器４１３によって決定される固定周波数φで動作する。また、これに代えて、ＰＷＭコントローラ４０６は、ＰチャネルＭＯＳＦＥＴ４１７用のオン時間が固定または可変である場合、可変周波数で動作してもよい。
【０１５８】
ＰチャネルＭＯＳＦＥＴ４１７がオンのときはいつも、電流が入力電源Ｖbattからインダクタ４１８を通って流れる。コイルはそれにより磁化され、１／２ＬＩ2に等しい量のエネルギを蓄積して電流の急激な変化に抵抗する。スイッチング周波数φに比べ、インダクタ４１８における電流はＭＯＳＦＥＴ４１７の急な切換に反応できないため、インダクタ４１８は損失がほぼない電流源として挙動し、その平均電流は、ＰＷＭ回路４０６によって制御されるパルス幅変調に応答して多くのクロックサイクルにわたってゆっくりと変化する。
【０１５９】
高電位側ＭＯＳＦＥＴ４１７が導通していないときはいつも、インダクタ４１８はノードＶXにおける電圧をグランドよりも下に駆動し、ダイオード４０４に順方向バイアスをかけて、インダクタ４１８における電流が途切れることなく流れる、すなわち再循環するこようにする。ＭＯＳＦＥＴ４０３および４１７が双方ともオフになると、ダイオード４０４で消費される電力はＩL・Ｖfであり、ここでＶfはＰＮ接合ダイオード４０４の順方向電圧である。Ｎチャネル同期整流器ＭＯＳＦＥＴ４０３は、ＰチャネルＭＯＳＦＥＴ４１７がオフの時間中またはその一部で導通し、ダイオード４０４における電流を分流して、再循環電流を低電位側ＭＯＳＦＥＴ４０３のチャネルを通るように向け直す。ＭＯＳＦＥＴ４０３は整流器ダイオード４０４が導通している場合にのみ導通するため、それは「同期」整流器として動作する。導通中、同期整流器の両端での電圧降下はＩL・ＲDS（on）によって与えられ、その瞬間消費電力はＩL2・ＲDS（on）である。
【０１６０】
ブレイク・ビフォア・メイク（ＢＢＭ）バッファ４０５は、シュートスルー導通を防止するために高電位側パワーＭＯＳＦＥＴ４１７と低電位側パワーＭＯＳＦＥＴ４０３とが決して同時には導通しないことを確実にする。シュートスルー導通とは、電力浪費および
効率の損失に繋がり、ＭＯＳＦＥＴデバイスの損傷をもたらす可能性がある、望ましくない状態である。シュートスルーを防止するためにＢＢＭ間隔は十分長くなければならないが、過度に長いＢＢＭ間隔も望ましくない。なぜなら、それらはダイオード４０４に電流をより長い時間搬送させ、より多くの電力を消費させるためである。
【０１６１】
ＢＢＭ期間を除き、同期整流器ＭＯＳＦＥＴ４０３は理想的には、高電位側ＭＯＳＦＥＴ４１７がオフのときはいつもオンにされ、導通していなければならない。しかしながら、状況によっては、同期整流器ＭＯＳＦＥＴ４０３を時期尚早にオフにすること、またはそれを全くオンにしないことが有利な場合がある。たとえば、非常に低い出力電流では、延長された期間の間ＭＯＳＦＥＴ４０３がオンとなったままの場合に、望ましくない発振および電流逆流が起こる場合がある。ＭＯＳＦＥＴ４０３の分流はチャネル導通をディスエーブルにし、逆バイアス条件下のダイオード４０４は逆の電流導通を防止してコンバータの軽い負荷効率を向上させる。
【０１６２】
また、これに代えて、本願と同時期に出願され、ここにその全体が引用により援用される、「制御されたダイオード導通を有する低ノイズＤＣ／ＤＣコンバータ」（Low-Noise DC/DC Converter With Controlled Diode Conduction）と題された出願番号［代理人整理番号ＡＡＴＩ−１８−ＤＳ−ＵＳ］に記載されているように、同期整流器ＭＯＳＦＥＴは、それが完全オンのデバイスとして動作していない場合、オンのままとされるもののそのドレイン電流の大きさを制限するような態様で制御されてもよい。抵抗スイッチ状態と低電流・定電流モードとを交互に行なうことにより、この方法はスイッチドインダクタコンバータにおける電気ノイズを低減させる。
【０１６３】
スイッチドインダクタ・プリレギュレータ４０１の出力である中間電圧Ｖyは次に、貯留キャパシタ４１１も含むスイッチドキャパシタ・ポストコンバータ４０２内のチャージポンプ４０８に、電力入力を供給する。チャージポンプ４０８は、フライングキャパシタ４０９および（オプションで）４１０を有するスイッチドキャパシタネットワークを用いて、この入力電圧Ｖyを出力電圧ｎＶyに変換する。チャージポンプ４０８の変換比ｎ倍は昇圧、降圧、および反転であってもよい。スイッチドＬＣＤＵコンバータのポストコンバータにおける昇圧変換は、たとえば、シングルキャパシタダブラ（ｎ＝２）またはデュアルキャパシタフラクショナル実現（ｎ＝１．５）を含んでいてもよい。
【０１６４】
貯留キャパシタ４１１によってフィルタリングされたチャージポンプ４０８の出力は、調整された電圧Ｖoutを負荷４１２に供給する。好ましい一実施例では、この出力は、レベルシフタ４１４によりＰＷＭ回路４０６を制御するために使用される電圧に変換されるフィードバック信号ＶFBを用いて、プリレギュレータ４０１にフィードバックを提供するために使用される。また、これに代えて、中間電圧Ｖyは、ＰＷＭ回路４０６を制御するフィードバック信号として使用可能である。後で示すように、プリレギュレータ回路４０１によって生成されたＶyの値は、ＤＣ／ＤＣコンバータ４００の全体的効率を設定する際に重要である。
【０１６５】
好ましい一実施例では、レベルシフタ４１４の出力電圧は、Ｖyの値をＶout／ｎに等しい電圧にすべきである。ＬＣＤＵコンバータ４００の場合、レベルシフタ４１４は、分圧器として作用する２つの抵抗器４１５および４１６のネットワークを含む。ＬＣＤＤおよびＬＣＤＩインバータでは、以下に述べるように、レベルシフト用に代替的な回路を採用することができる。ＰＷＭ回路４０６は誤差回路を含み、それによりレベルシフタ４１４の出力電圧は基準電圧と比較され、比較の結果はスイッチングＭＯＳＦＥＴ４０３および４１７を制御するために使用される。たとえば、図１４Ｂに示すように、レベルシフタ４１４からの出力電圧ＶFBinが、誤差増幅器４０６Ａにおいて、バンドギャップ生成器４０６Ｂによって生成された基準電圧Ｖrefと比較されてもよく、誤差増幅器４０６Ａによっ
て生成された誤差信号が次に、コンパレータ４０６Ｃにおいて発振ランプ信号と比較されてもよい。コンパレータ４０６Ｃは、ＭＯＳＦＥＴ４０３および４１７の切換を、特にＭＯＳＦＥＴ４１７のデューティファクタを制御するために、フリップフロップ回路４０６ＤおよびＢＢＭバッファ４０５を通って供給されるデジタル出力を生成する。この例では、レベルシフタ４１４は、Ｖoutがターゲットレベルにある場合に、誤差増幅器４０６Ａがデューティファクタを一定に保つ出力を生成するように構成される。逆に、Ｖoutがそのターゲット値よりも上または下である場合、誤差増幅器４０６Ａは、Ｖy＝Ｖout／ｎとなるように、高電位側ＭＯＳＦＥＴ４１７が動作している際のデューティファクタをコンパレータ４０６Ｃに増減させる出力を生成する。ＤＣ／ＤＣコンバータにおける代替的なフィードバック回路のより詳しい説明については、ここのその全体が引用により援用される、２００３年６月１７日発行のウィルコックス（Wilcox）等への米国特許第６，５８０，２５８号を参照されたい。
【０１６６】
ＬＣＤＸコンバータ４００の別の特徴は、プリレギュレータ４０１におけるＭＯＳＦＥＴ４１７および４０３、ならびにチャージポンプ４０８におけるスイッチング素子同士の切換を制御するために、クロック／発振器４１３を使用することである。スイッチドインダクタ・プリレギュレータ４０１とスイッチドキャパシタ・ポストコンバータ４０２とを同期させることにより、中間フィルタキャパシタ４０７の大きさを非常に低減させることができ、または、場合によっては、キャパシタ４０７は全く排除されてもよい。
【０１６７】
Ｖy前調整によるＶoutの調整
ＬＣＤＸコンバータ４００の新規な一局面は、プリレギュレータ４０１の出力である中間電圧Ｖyの値に対するその全体的効率ηの依存性である。別の重要な考慮事項は、コンバータの過渡調整を向上させるために、電圧Ｖyが閉ループフィードバックで制御される方法である。
【０１６８】
これらの考慮事項をより良好に理解するために、図１５Ａの挙動モデル４２０が、制御分析および効率の概算用に使用可能である。図示されているように、降圧プリレギュレータ４０１は入力電圧Ｖinから電力を供給され、中間電圧Ｖyを生成する。ＬＣＤＸトポロジでは、プリレギュレータ４０１は、以下の式によって与えられる降圧コンバータとして動作する。
【０１６９】
【数２１】
0005757685.tif 000023
【０１７０】
ここでＤは、範囲が０％〜１００％の高電位側ＭＯＳＦＥＴのデューティサイクルである。このダウン変換を図１５Ｂにグラフで示す。ここで、スイッチドＬＣＤＵ３．３ＶレギュレータのＶout対Ｖinチャート４２６は、バッテリ入力電圧Ｖbatt４２７が、線４２８によって示す１．６５Ｖという一定のＶy電圧をもたらす、ということを示している。
【０１７１】
図１５Ａを再度参照すると、プリレギュレータ４０１のＶy出力は次に、スイッチドキャパシタ・ポストコンバータ４０２に電力を供給し、それは電圧ＶZを出力する。ポストコンバータ４０２の変換比は以下の式によって与えられる。
【０１７２】
【数２２】
0005757685.tif 000024
【０１７３】
または、ポストコンバータ４０２についての電圧変換比ＶZ／Ｖyとして表わすと、この
比は以下の式に等しい。
【０１７４】
【数２３】
0005757685.tif 000025
【０１７５】
ここでｎは、チャージポンプ４０８におけるキャパシタの数およびスイッチ構成に依存して、離散的で量子化された値を有し、たとえばｎ＝｛２，１．５，０．５，−０．５，−１．０｝である。たとえば、図１５Ｂに示すように、ｎ＝２の場合、昇圧ポストコンバータ４０２は、Ｖy中間電圧４２８を、線４２９によって示す一定の３．３ＶのＶoutへと２倍にする。
【０１７６】
図１５Ａを再度参照すると、入力電圧源４２１はＬＣＤＸコンバータ全体に電力を供給する。この電力源はあらゆる電源の出力を表わし得るが、一般にＬｉイオンバッテリを含む。バッテリの場合、セル電圧Ｖbattは、バッテリパック内で何らかの電圧降下が起こり得る高電流過渡事象の場合を除き、Ｖinに実質的に等しく、調整電圧コンバータに対する要望をさらに例示している。
【０１７７】
図示されているように、スイッチングＬＣＤＸレギュレータの出力は負荷４２５に電力を供給し、それはレギュレータの所望の出力電圧である電圧Ｖoutで動作する。ポストコンバータ４０２の出力ＶZと負荷の所望の供給電圧Ｖoutとの電圧不整合の影響をモデル化するために、寄生損失素子４２４が概略的に含まれている。ポストコンバータ４０２の出力電圧ＶZが所望の出力電圧Ｖoutと実質的に同じであると仮定すると、損失寄生素子４２４の両端の電圧ΔＶは些細なものであり、
【０１７８】
【数２４】
0005757685.tif 000026
【０１７９】
である。上述の方程式を組合せると、以下の関係式がもたらされる。
【０１８０】
【数２５】
0005757685.tif 000027
【０１８１】
次に、ＬＣＤＸコンバータの電圧変換比が、以下の式によって与えられる。
【０１８２】
【数２６】
0005757685.tif 000028
【０１８３】
この関係から、ＬＣＤＸコンバータ４００について、そのプリレギュレータ４０１のデューティファクタＤとそのポストコンバータ４０２の比「ｎ」との積が、コンバータ４００の出力と入力との比に等しい、という重要な所見を述べることができる。本質的に、適正に調整し出力するには、デューティファクタＤ、変換比ｎ、またはその両方は、入力電圧の変化を補償するために動的に変更されなければならない。
【０１８４】
一例として２倍ポストコンバータ、すなわちダブラを使用すると、ＬＣＤＸコンバータ
の伝達方程式は特に以下のようになる。
【０１８５】
【数２７】
0005757685.tif 000029
【０１８６】
この２倍型ＬＣＤＵコンバータ電圧の変換比を、図１５Ｂでは点線で、図１５Ｃでは線４３４で示す。図１５Ｂでは、点線の曲線が１より上または下で変化しており、ほぼ０．６７から１．５を上回る範囲の大きさを有している。点４３０、すなわちＶin＝３．３Ｖで、電圧変換比は１であり、コンバータは昇圧変換と降圧変換との境で動作している。なお、ＬＣＤＵコンバータ４００は、動作モードを変えることすらなく、この１の変換状態を通過している。
【０１８７】
２倍型ＬＣＤＵコンバータをさらに分析すると、図１５Ｃのグラフ４３２は、コンバータ４００の電圧変換比が、プリレギュレータ４０１の出力−入力比のみを示す線４３３の２倍の傾斜を有する線４３４によって示すように、そのデューティファクタＤに線形に依存していることを示している。理論上、コンバータは、出力電圧比をゼロから入力電圧の２倍にまで調整可能であるが、１０％を下回る、および９０％を上回るデューティファクタでの動作は、制御が困難な狭いオンパルスまたはオフパルスに対する要望によって複雑になる。代わりに、コンバータを１０％〜９０％の範囲のデューティファクタに限定したとしても、２倍ＬＣＤＵコンバータの出力電圧は、入力の０．２倍である最小降圧因数から入力の１．８倍である最大昇圧因数までの幅広い範囲、つまりバックコンバータの２倍の電圧変換範囲をカバーする。
【０１８８】
コンバータ４００の変換比が１の場合、プリレギュレータ４０１のデューティファクタはたった５０％である。たった５０％のデューティファクタで、スイッチングコンバータは、従来のバック、ブースト、およびバック−ブーストコンバータトポロジが煩わされてきたデューティファクタにおける問題のある極度の状態によって制限されることなく、高周波数での動作のために容易に実現され得る。
【０１８９】
ｎの他の因数についてのＬＣＤＸコンバータ４００の動作を以下に検討する。倍加するまたは２倍型のポストコンバータを含むＬＣＤＵレギュレータが、ここに一例として含まれる。
【０１９０】
最大コンバータ効率のためのＶyの制御
ＬＣＤＸコンバータ４００の全体的効率はまた、図１５Ｂに示す挙動モデル４２０を用いて概算可能である。プリレギュレータ４０１については、入力電力はＰin1＝Ｉin・Ｖinによって与えられ、一方、Ｐout1＝Ｉy・Ｖyである。プリレギュレータ４０１の効率はその場合、以下のように表わすことができる。
【０１９１】
【数２８】
0005757685.tif 000030
【０１９２】
図１５Ｄは、プリレギュレータ４０１の効率η1が比較的一定であり、その電圧変換比Ｖy／Ｖinとは独立していることを示している。典型的な値は、動作条件、パワーＭＯＳＦＥＴ抵抗、および動作電流に依存して、９６％〜９０％の範囲となる。
【０１９３】
チャージポンプ４０８を含むポストコンバータ４０２は典型的には、その出力電圧ＶZで動作して電力を負荷に送る際に、９６％の範囲の最大効率を有する。チャージポンプは単にコンバータであってレギュレータではないので、その効率の分析は、その出力と電気負荷に電力を供給するために必要な所望電圧との不整合がある場合を考慮しなければならない。すなわち、何らかの理由により、ポストコンバータ４０２の出力ＶZが所望の出力電圧Ｖoutと異なる場合（たとえば、出力電圧が負荷によってクランプされる場合）、電圧誤差ΔＶ＝ＶZ−Ｖoutはもはや些細なものではなく、効率の付加的損失が結果として生じる。このΔＶ不整合は、損失素子４２４がそれ自体、実際には電圧を調整していないにもかかわらず、線形レギュレータでの損失と同じ数学的形式ΔＶ／Ｖinを有する損失をもたらす。すなわち、損失は以下のように定義され得る。
【０１９４】
【数２９】
0005757685.tif 000031
【０１９５】
ここでＶZ＞Ｖoutである。損失要素に関する第３段の効率はその場合、以下の式によって与えられる。
【０１９６】
【数３０】
0005757685.tif 000032
【０１９７】
ここでＶout≦ＶZであり、すなわち理論上の最大効率は１００％に限定されている。コンバータ伝達関数ＶZ＝ｎ・Ｖyから、以下の式が得られる。
【０１９８】
【数３１】
0005757685.tif 000033
【０１９９】
チャージポンプ４０８の内部効率とともに、ポストコンバータ４０２は、以下の式によって与えられる効率を有する。
【０２００】
【数３２】
0005757685.tif 000034
【０２０１】
ΔＶという負荷不整合を含むポストコンバータ４０２の効率方程式を図１５Ｅに示す。ここで、ポストコンバータの電圧変換比Ｖout／Ｖyは、グラフ４３７において、曲線４３８および４３９によってそれぞれ示された理想および現実の静止電流について、その効率ηＣＰに対してプロットされている。双方の場合とも、ポストコンバータの効率は、Ｖout／Ｖyが変換比「ｎ」に等しい場合、すなわちＶout＝ｎ・Ｖyである場合にそのピーク値に達する。
【０２０２】
たとえば、ｎ＝２であるダブラでは、ＬＣＤＵコンバータの最大出力電圧は、Ｖout＝２Ｖyの場合に起こる。その条件からのＶyの如何なるずれも、ＬＣＤＵコンバータの全体
的効率を低下させる。
【０２０３】
理想的な場合（曲線４３８）、チャージポンプ４０８において静止動作電流ＩＱ２はほぼゼロであり、その理論上のピーク効率は１００％に近づく。実際のチャージポンプでは、チャージポンプを動作して一部のエネルギが失われ、その静止電流ＩＱ２はゼロではなく、ピーク効率は１００％未満に、すなわち、曲線４３９によって示すような通常９５〜９７％である何らかの値η2に限定される。
【０２０４】
チャージポンプ４０８はその入力の「ｎ」倍よりも大きい出力電圧を生成できないため、ｎを上回るＶout／Ｖy比についての効率はあまり意味がないが、それはチャージポンプ出力電圧ＶZが所望の出力電圧Ｖoutを満たしていないことを示す。点線４４０として示す曲線は、条件Ｖout／Ｖy＝ｎに関して曲線４３９と対称的である。それは完全を期すためにここに含まれている。
【０２０５】
コンバータ伝達関数ＶZ＝ｎ・Ｖy＝ｎ・Ｄ・Ｖinから、効率は、中間電圧Ｖyに関してというよりもむしろ、デューティファクタＤに関して表わし直すことができる。したがって、ΔＶ不整合の効率影響は以下のように記載できる。
【０２０６】
【数３３】
0005757685.tif 000035
【０２０７】
そして、チャージポンプ４０８の効率は以下のように記載できる。
【０２０８】
【数３４】
0005757685.tif 000036
【０２０９】
その場合、ＬＣＤＸコンバータ４００の全体的効率は、個々の効率の積、すなわち以下のようになる。
【０２１０】
【数３５】
0005757685.tif 000037
【０２１１】
２倍型ＬＣＤＵレギュレータのこの全体的効率を、さまざまなデューティファクタについて図１５Ｆにプロットする。Ｄ＝５０％かつｎ・Ｄ＝１の場合にピーク効率が起こることがわかる。
【０２１２】
図１５Ｇは、一定のη3効率の線についてのデューティファクタＤ対Ｖout／Ｖin電圧変換比としてプロットされた同じ表現を示す。図示されているように、線４５２Ａ〜４５２Ｅはそれぞれ、１００％、９０％、８０％、７０％、および６０％のη3効率についてのデューティファクタ依存性を表わしている。すなわち、線４５２は、２倍ＬＣＤＵコンバータが任意の所与のＶout／Ｖin変換比について最大効率を呈する場合のデューティファクタを示す。たとえば、点４５３は、１の伝達特性についてＤ＝５０％である場合、すなわちＶout＝Ｖinである場合に最大効率が起こることを示す。最適なデューティファクタＤは、昇圧変換については５０％を上回り、降圧変換については５０％を下回る。
【０２１３】
コンバータの全体的効率はη1・η2・η3という積であり、ここでη1はスイッチドインダクタ・プリレギュレータ４０１の効率を表わし、η2はすイッチドキャパシタ・ポストコンバータ４０２の効率を表わし、η3はコンバータ４００の出力ＶZと所望の出力電圧Ｖoutとの不整合に相当する。Ｖout＝ＶZかつη3＝１００％である場合でも、最大コンバータ効率はη1・η2に制限され、１００％の効率に達することはできない。典型的には、η1は９０パーセンタイル範囲にあり、最適化されたチャージポンプはほぼ一定のη2＝９７％を呈し得る。η3＝１００％について、コンバータの総効率、すなわちη1・η2・η3という積は、曲線４５４によって示される。予測通り、各Ｖout／Ｖin電圧変換比に対し、ＬＣＤＵコンバータの効率を最適化する単一のデューティファクタＤが存在する。
【０２１４】
何らかの理由により、コンバータ４００の出力ＶZを所望の出力Ｖoutよりも若干上で、すなわちＶZ＞Ｖoutで駆動することが決まった場合、η3効率およびコンバータの総効率ηは低下する。この条件はη3＝９０％について、デューティファクタ曲線４５２Ｂおよび対応する効率曲線４５５によって示される。
【０２１５】
図１５Ｈは、デューティファクタＤおよび電圧変換比Ｖout／Ｖinの関数としての、２倍型ポストコンバータを含むＬＣＤＵコンバータの効率の図であり、η1・η2＝１００％と仮定している。曲線４５６は、１の変換、すなわちＶout＝Ｖinである場合の効率を示す。曲線４５６はまた、２倍ＬＣＤＵコンバータがＤ＝５０％でそのピーク効率に達し、５０％を上回るデューティファクタについては効率が大幅に低下することを示しており、コンバータが必要以上に高い電圧を生成して、コンバータ電圧と所望の負荷電圧とのΔＶ不整合、すなわちΔＶ＝｛ＶZ−Ｖout｝＞０をもたらしていることを表わしている。
【０２１６】
曲線４５７Ａ〜４５７Ｅはそれぞれ、０．９、０．７、０．５、０．３、および０．１というＶout／Ｖin変換比での全体的効率のデューティファクタ依存性を示している。変換比１での場合と同様に、デューティファクタの増加は効率の低下をもたらし、コンバータの出力が必要以上に高いことを意味する。同様に、曲線４５８Ａ〜４５８Ｅはそれぞれ、１．１、１．３、１．５、１．７、および１．９というＶout／Ｖin変換比での全体的効率を示している。曲線４５８Ｅについては、たった１つの点のみが残っており、そこではプリレギュレータはデューティファクタＤ＝９５％を呈しており、１．９という変換比が結果として生じる。
【０２１７】
特に、適正だが過度ではないデューティファクタを維持するために、コンバータがフィードバック制御手法の使用によりデューティファクタＤを制御することによって、その動作の高効率領域で動作を維持することが明らかに重要である。フィードバックなしでは、開ループ動作は効率の損失および調整の劣化を被りやすくなるであろう。不十分なデューティファクタは低すぎる出力電圧をもたらし、デューティファクタが高すぎる場合、効率は劣化する。
【０２１８】
η1・η2＜１００％であるため、実際の効率は図１５Ｈに示す曲線よりも低い。すなわち、実際には、スイッチドインダクタ・プリレギュレータ４０１およびスイッチドキャパシタ・ポストコンバータ４０２において電力の一部が失われる。これらの影響は図１５Ｉのグラフに含まれており、η1・η2という積である最大効率４６３Ｃが、やや一定のη2曲線４６３Ａおよびη1曲線４６３Ｂとともに図示されており、デューティファクタＤに対する若干の依存性を示している。前のグラフと同様に、最大効率からの最大のずれは過度のデューティファクタから起こっており、コンバータの出力ＶZを、所望の電圧Ｖoutを上回って過度に昇圧する。
【０２１９】
図示されているように、曲線４６０はＶout＝Ｖinである場合の１の伝達特性を示して
いる。この線より下で、曲線４６１Ａ〜４６１Ｅはそれぞれ、０．９、０．７、０．５、０．３、および０．１という電圧変換比についての降圧変換を示している。曲線４６０より上で、曲線４６２Ａ〜４６２Ｅはそれぞれ、１．１、１．３、１．５、１．７、および１．９という出力−入力電圧比を有する昇圧コンバータを示している。２倍型ＬＣＤＵコンバータは２という昇圧比を超えられず、実際には、狭いパルスを回避するために、１．８〜１．９という昇圧比よりも上で使用すべきではない。
【０２２０】
適正に制御されると、この発明のスイッチングＬＣＤＵレギュレータは、電圧変換比が１の近傍、すなわち
【０２２１】
【数３６】
0005757685.tif 000038
【０２２２】
でモード変更、狭いパルス、またはドロップアウト効果を何ら呈することなく、良好に調整された出力を昇圧または降圧モードで生成することができる。ＬＣＤＵレギュレータは、バックコンバータ、ブーストコンバータ、またはチャージポンプでの範囲をはるかに超えた範囲の出力−入力電圧比にわたって動作可能である。デューティファクタに対する実際の制限が１０％〜９０％であると仮定して、表２は、ＬＣＤＵレギュレータの電圧変換比の使用可能範囲を、チャージポンプダブラ、バックコンバータ、およびブーストコンバータの使用可能範囲と比較している。
【０２２３】
【表２】
0005757685.tif 000039
【０２２４】
図１６に示すように、その高い効率特性４６６にもかかわらず、１０％〜９０％のデューティファクタで動作するバックコンバータは、降圧変換比、すなわちＶout＝｛０．１Ｖin〜０．９Ｖin｝である場合のみ可能である。逆に、２倍チャージポンプの効率（曲線４６７）は、１．８を超える変換比についてのみ高い。これに対し、ＬＣＤＵコンバータの効率（曲線４６８）は、幅広い範囲の電圧変換比、すなわちＶout＝｛０．１Ｖin〜１．９Ｖin｝にわたって高い。この結果は、ＬＣＤＵレギュレータがチャージポンプおよびバックコンバータの素子を組合せてはいるものの、それらのいずれよりもはるかに幅広い範囲の動作条件にわたって調整することを考えると、予想外である。
【０２２５】
動作時のスイッチドＬＣＤＵ調整コンバータの一例を図１７に示す。ここで単セルＬｉイオンバッテリの電圧は、バッテリ放電サイクル全体にわたり、調整された３．３Ｖの出力を生成するために使用される。充電後、セル電圧は４．２Ｖで始まり、それから間隔４７１の間に約３．５Ｖ〜３．６Ｖまで減衰し、電圧は放電サイクルの大半の間、そこに留まる（曲線４３２）。その後、曲線４７３は、バッテリ電圧が３．５Ｖを下回って、通常のコンバータであればドロップアウトまたはモード切換の問題に煩わされる状態である、線４７７と４７８との間の範囲｛Ｖout＜Ｖbatt＜（Ｖout＋δ）｝まで減衰することを示
している。最後に、曲線４７４によって表わされた領域において、バッテリ電圧はコンバータの３．３Ｖの出力を十分に下回る。特化されたＬｉイオンバッテリ４７５のみが、セルをショートさせる結晶子を成長させることなく、２．７Ｖにまで下がって動作することができる。
【０２２６】
Ｌｉイオンセル電圧にかかわらず、ＬＣＤＵコンバータはバッテリ電圧をデューティファクタＤにより、曲線４７６によって示す一定の前調整された電圧Ｖyまで降圧し、次にチャージポンプ・ポストコンバータにおいて電圧を２倍に昇圧して、調整された３．３Ｖの出力Ｖoutを生成する（曲線４７７）。コンバータの条件は、表３に示すように説明され得る。
【０２２７】
【表３】
0005757685.tif 000040
【０２２８】
単セルＬｉイオンバッテリを使用し、３．３Ｖの調整された供給を必要とするある一般的な用途は、携帯電話である。現在のレギュレータはどれも、バッテリの電圧範囲全体にわたって高い効率で動作することはできない。今日、受話機の設計者等は、約３．５Ｖをカットオフする降圧オンリーバックレギュレータを採用しなければならず、それにより、放電段階４７５、４７４、４７３、および電圧平坦段階４７２の一部においてバッテリ寿命を浪費してしまう。なぜなら、後のこれらの放電段階の追加された使用寿命は、従来のバック−ブーストコンバータの効率損失によって完全に相殺されるためである。
【０２２９】
スイッチドインダクタキャパシタ・ダウン−アップ（２倍ＬＣＤＵ）調整コンバータ
図１８は、ダブラ型のスイッチドＬＣＤＵ調整コンバータ４８０の概略回路図を示す。
【０２３０】
図示のとおり、ＬＣＤＵスイッチングキャパシタ４８０は、高電位側パワーＭＯＳＦＥＴ４８１と、固有のＰ−Ｎダイオード４８４を備えた低電位側Ｎチャネル同期整流器４８３と、インダクタ４８２とを含む。これらの素子は、プリレギュレータ４８０Ａに組込まれて、入力電圧Ｖbattを中間電圧Ｖyに変換する。任意のフィルタキャパシタ４８５の両端の電圧Ｖyは、２倍型チャージポンプ・ポストコンバータ４８０Ｂへの入力を形成する。当該２倍型チャージポンプ・ポストコンバータ４８０Ｂは、パワーＭＯＳＦＥＴ４８６、４８７、４８８および４８９を含み、ともに、プリレギュレータ４８０Ａから出力フィルタキャパシタ４９１までの、フライングキャパシタ４９０に対する充電および放電を順次行う。
【０２３１】
フローティングパワーＭＯＳＦＥＴ４８９に加えて、高電位側に構成されたパワーＭＯＳＦＥＴ４８１、４８７および４８８は、ゲート駆動信号およびゲートバッファ回路が適切に変更されたＮチャネルデバイスまたはＰチャネルデバイスであり得る。低電位側パワ
ーＭＯＳＦＥＴ４８３および４８６は、好ましくは、Ｎチャネルデバイスとして実現される。出力電圧Ｖoutは、フィードバック信号ＶFBとして用いられ、レベルシフト抵抗器４９６および４９７によってスケーリングされて、ＰＷＭコントローラ４９３内における誤差増幅器への制御入力としての電圧を生成する。この制御電圧は、プリレギュレータ４８０Ａの出力を、出力電圧Ｖoutの２分の１に等しい大きさを有する中間電圧Ｖyにするよう選択される。
【０２３２】
クロックおよびランプ発生器回路４９４に同期されたＰＷＭコントローラ４９３は、クロック周波数φで切換わり、同じ周波数でブレイク・ビフォア・メイク（ＢＢＭ）バッファ４９２を駆動する。ＢＢＭバッファ４９２は、高電位側ＭＯＳＦＥＴ４８１および同期整流器ＭＯＳＦＥＴ４８３を駆動して、ゲートバイアスＶG1およびＶG2から位相をずらして、シュートスルー導通を防ぐ。ＶG1の極性は、ＭＯＳＦＥＴ４８１がＮチャネルデバイスであれば、ＭＯＳＦＥＴ４８１のソースに対して正となり、ＭＯＳＦＥＴ４８１がＰチャネルデバイスであれば負となる。同期整流器ＭＯＳＦＥＴ４８３は、ＭＯＳＦＥＴ４８１がオフである時間全体にわたり、またはその時間のうちのいくらかの間にわたって導通するよう制御されるが、ＭＯＳＦＥＴ４８１がオンであるときには電流をほとんど導通しないよう制御される。
【０２３３】
ＰＷＭコントローラ４９３を制御するクロック信号は、ＢＢＭバッファ４９５を制御してゲート信号ＶGS3、ＶGS4、ＶGS5およびＶGS6を生成し、それぞれ、チャージポンプＭＯＳＦＥＴ４８７、４８６、４８８および４８９の連続した切換を制御する。これらのＭＯＳＦＥＴは対角線状に導通するものであり、ＭＯＳＦＥＴ４８８と４８６とが導通し、ＭＯＳＦＥＴ４８７と４８９とがオフになってキャパシタ４９０を充電するようにする。さらに、ＭＯＳＦＥＴ４８７と４８９とが導通し、ＭＯＳＦＥＴ４８６と４８８とがオフになって、その電荷を貯留キャパシタ４９１に伝達することによりキャパシタ４９０を放電する。ＢＢＭバッファ４９５は、ＭＯＳＦＥＴ４８７と４８６との間、さらにＭＯＳＦＥＴ４８８と４８９との間のシュートスルー導通を防ぐ。
【０２３４】
ポストコンバータ４８０ＢにおけるＭＯＳＦＥＴは同期的に切換えられて、周波数φで、もしくはいくらか高い倍数のクロック周波数、すなわちｍφで、または代替的には、プリレギュレータ４８０ＡにおけるＭＯＳＦＥＴ４８１および４８３を切換えるのに用いられるクロック周波数とは無関係の周波数で、プリレギュレータ４８０ＡにおけるＭＯＳＦＥＴに同期的に切換えられ得る。好ましい実施例においては、プリレギュレータ４８０Ａおよびチャージポンプ・ポストコンバータ４８０ＢにおけるすべてのパワーＭＯＳＦＥＴが同期的に切換えられ、これにより、フィルタキャパシタ４８５を小型にすることができるか、またはなくし得る。対照的に、チャージポンプ・ポストコンバータ４８０Ｂを切換えるのに用いられるクロック周波数がプリレギュレータ４８０Ａを切換えるのに用いられるクロック周波数とは無関係である場合、キャパシタ４８５は、瞬時負荷およびライン過渡事象をサポートするのに必要なエネルギを一時的に蓄積するのに必要とされる。
【０２３５】
２倍型ＬＣＤＵコンバータ４８０におけるプリレギュレータ４８０Ａおよびポストコンバータ４８０Ｂの同期動作が図１９Ａおよび図１９Ｂに示される。図１９Ａにおける概略図５００は、インダクタ４８２を磁化し、同時にフライングキャパシタ４９０を充電している間のコンバータ４８０を示す。ここでは、電流はＶbattからオン状態のＭＯＳＦＥＴ４８１、４８８および４８６を通って流れ、この間に、ＶxがＶbattにバイアスされ、Ｖwが接地され、ＶzがＶyにバイアスされ、フライングキャパシタ４９０が電圧＋Ｖyに充電される。オフＭＯＳＦＥＴ４８３は、逆バイアスダイオード４８４によって表わされる。オフＭＯＳＦＥＴ４８７および４８９は、それぞれ開回路５０４および５０６によって表わされる。
【０２３６】
図１９Ｂにおける概略図５２０は、インダクタ４８２を通る電流の再循環中およびフライングキャパシタ４９０の放電中におけるＬＣＤＵコンバータ４８０を示す。この間、誘導性再循環電流が、順方向バイアスダイオード４８４を通って流れ、オン状態のＭＯＳＦＥＴ４８３によって分流され、ＭＯＳＦＥＴ４８７および４８９を通り、出力キャパシタ４９１を充電する。再循環中には、電圧Ｖxは、グランド近傍で、ただしグランドよりも僅かに低く、具体的にはグランドにおけるダイオードの順方向バイアスＶf以下にバイアスが掛けられる。
【０２３７】
キャパシタ４９０の負端子を電圧Ｖw＝Ｖyに接続し、その正端子を出力に接続することにより、電圧Ｖzが瞬時に２Ｖyにジャンプして、出力キャパシタ４９１の両端における出力電圧Ｖoutを駆動する。この状態においては、高電位側ＭＯＳＦＥＴ４８１は、逆バイアスＰ−Ｎダイオード４８１によって表わされる。オフＭＯＳＦＥＴ４８８および４８６は開回路５２８および５２６によって表わされる。
【０２３８】
スイッチドインダクタ・プリレギュレータ４８０Ａおよびスイッチドキャパシタ・ポストコンバータ４８０Ｂの動作の概要をまとめると、インダクタ４８２の第１の端子が、第１の時間間隔中に第１の電圧（Ｖbatt）に結合され、第２の時間間隔中に第２の電圧（接地）に結合される。第１の時間間隔中、インダクタ４８２は磁化しており、第２の時間間隔中、電流はインダクタ４８２を通って再循環している。このサイクルが繰返されると、インダクタ４８２に電気的特性があるために、中間電圧（Ｖy）がインダクタ４８２の第２の端子において生成される。各々のサイクルの合計時間の百分率として、第１の時間間隔がプリレギュレータ４８０Ａのデューティファクタを規定する。中間電圧ＶyはＶbattの百分率であり、この百分率はデューティファクタによって決定される。通常、第１および第２の時間間隔は、ブレイク・ビフォア・メイク（ＢＢＭ）間隔によって分けられる。
【０２３９】
ポストコンバータ４８０Ｂ内のチャージポンプについては、第３の時間間隔中に、フライングキャパシタ４９０の第１の端子が中間電圧（Ｖy）に結合され、キャパシタ４９０の第２の端子が第３の電圧（接地）に結合される。第３の時間間隔中に、キャパシタ４９０がほぼ中間電圧（Ｖy）に充電される。第４の時間間隔中、キャパシタ４９０の第２の端子が中間電圧（Ｖy）に結合され、キャパシタ４９０の第１の端子がチャージポンプの出力端子に結合される。第３の時間間隔中、キャパシタ４９０が充電され、第４の時間間隔中、キャパシタ４９０が放電されている。通常、第３および第４の時間間隔は、ＢＢＭ間隔によって分けられている。
【０２４０】
プリレギュレータ４８０Ａおよびポストコンバータ４８０Ｂは、第１および第３の時間間隔が部分的に重なり、第２および第４の時間間隔が部分的に重なるように同期的に動作可能である。このようにすれば、インダクタ４８２の第１の端子は、キャパシタ４９０が充電されている時間全体にわたり、または当該時間の少なくとも一部にわたって、第１の電圧（Ｖbatt）に結合される。そして、インダクタ４８２の第１の端子は、キャパシタ４９０が放電されている時間全体にわたり、または当該時間の少なくとも一部にわたって第２の電圧（接地）に結合される。
【０２４１】
いくつかの実施例においては、プリレギュレータおよび／またはポストコンバータに構成要素（たとえば、抵抗器）を追加し得ることが理解される。この明細書中において用いられる「結合される（coupled）」という語は、上述の構成要素が、必要に応じて、付加的な構成要素を通じて規定された電圧に接続され得ることを示すよう意図されたものである。
【０２４２】
図２０の概略図５４０に示される代替的な実施例においては、２倍事後変換をなくすことができるが、これは、チャージポンプＭＯＳＦＥＴの切換を中断し、ＭＯＳＦＥＴ４８
８および４８９をともにオンにして、出力キャパシタ４９１の両端の電圧を
【０２４３】
【数３７】
0005757685.tif 000041
【０２４４】
にすることによって可能となる。この動作条件の間、ここでは開回路５４５として表わされるＭＯＳＦＥＴ４８７はオフにバイアスが掛けられる。ＭＯＳＦＥＴ４８６および４８８がオンにバイアスされると、Ｖwが接地され、ＶzがＶyに接続されて、出力キャパシタ４９１と本質的に並列なキャパシタ４９０を予め＋Ｖyに充電する。ＭＯＳＦＥＴ４８１および４８３はダイオード４８４と並列であり、ノードＶyにおける電圧を調整するようＰＷＭ制御下で切換わり続ける。この条件は、チャージポンプバイアスモードとみなされ得る。
【０２４５】
他のＬＣＤＸスイッチングレギュレータ
上述のとおり、ＬＣＤＸスイッチングレギュレータは、以下の方程式によって規定される出力−入力電圧変換比を表わす。
【０２４６】
【数３８】
0005757685.tif 000042
【０２４７】
ここで、ｎは、離散的な量子化された値であり、キャパシタの数やスイッチ構成に応じて、たとえば、ｎ＝｛２，１．５，０．５，−０．５，−１．０｝であり、Ｄは、コンバータの全体的な効率を最大限に活用するためにフィードバックを用いて動的に調整される。
【０２４８】
この発明のＬＣＤＸコンバータのさまざまなトポロジが簡略化された形で図２１Ａ〜図２１Ｄに示される。たとえば、図２１Ａにおける２倍ＬＣＤＵコンバータ５７０は、シングルキャパシタの２倍型チャージポンプ５７６を用いて、関係式Ｖout＝２ＤＶbattで与えられる出力を生成する。ここで、Ｄは、コンバータをその最適効率または当該効率付近で動作させるようフィードバックを通じて動的に調整される。
【０２４９】
ダブラ型チャージポンプ・ポストコンバータを用いたフィードバックでは、ＰＷＭコンバータの制御入力のための信号を調節するのに、抵抗器５８１および５８２を含む抵抗分割器しか必要とされない。出力電圧ＶFBの大きさは、所望の電圧Ｖyの２倍である。フィードバック分割器は、等しいサイズの抵抗器を用いて、出力信号をＰＷＭコントローラへの入力ＶFBinとして半分に分割し得る。
【０２５０】
この目的のために、ＰＷＭコントローラへのフィードバック入力電圧ＶFBinは、ＰＷＭコントローラがＶyをＶout／２に等しい電圧に変化させる誘引となり得る電圧として、すなわち、閉ループ制御下でＶy→Ｖout／２になるように、規定される。
【０２５１】
開示されたＬＣＤＸファミリのコンバータはまた、ダブラの代わりに、昇圧型のフラクショナルチャージポンプを用いてもよい。図２１ＢにおけるフラクショナルＬＣＤＵコンバータ５９０は、デュアルキャパシタの１．５倍型チャージポンプ５９６を用いて、関係式Ｖout＝１．５ＤＶbattによって与えられる出力を生成する。この場合、Ｄは、コンバータをその最適効率または当該効率付近で動作させるようフィードバックを通じて動的に調整される。コンバータの出力からＶFBinピンへのフィードバックが、閉ループ制御下で
Ｖy→（Ｖout／１．５）となるように、抵抗器６００および６０１のネットワークによって、スケーリング、すなわちレベルシフトされる。
【０２５２】
さまざまなＬＣＤＸコンバータの電圧変換比Ｖout／ＶinとデューティファクタＤとの関係が、図２２のグラフ６３０に示されている。ここでは、２倍型ＬＣＤＵコンバータ（曲線６３２）および１．５倍型ＬＣＤＵコンバータ（曲線６３３）の特徴は、バックコンバータの特徴（曲線６３１）とは異なっている。バックコンバータは、１の電圧変換比を達成するのに１００％のデューティファクタに到達しなければならず、２倍型ＬＣＤＵコンバータは、５０％のデューティファクタ、すなわち、Ｄ＝１／ｎ（ここで、ｎ＝２）のデューティファクタでこの条件を達成する。
【０２５３】
この後、曲線６３３（ここで、ｎ＝１．５）によって示されるフラクショナルＬＣＤＵコンバータは、Ｄ＝２／３または６７％のデューティファクタで１の変換を実現する。５０％のデューティファクタでは、その変換比は、Ｖout＝０．７５Ｖinとなるように、ｎ・Ｄ＝１．５（５０％）によって与えられる。５０％のデューティファクタでＶout＝Ｖinとなる２倍型ＬＣＤＵコンバータと比較して、１．５倍型ＬＣＤＵレギュレータは、同じデューティファクタでより低い出力電圧を供給する。
【０２５４】
狭いパルスを回避するのに５０％のデューティファクタ付近での動作が好ましいとされる高い周波数では、１．５倍型ＬＣＤＵレギュレータは、より低い出力電圧を伝える場合にはダブラ型よりも好ましい。たとえば、４．２Ｖに充電されたＬｉイオンバッテリから３．０Ｖ出力を伝える場合、ダブラ型ＬＣＤＵレギュレータは３５％のデューティファクタで動作しなければならないが、１．５倍型ＬＣＤＵレギュレータは４８％のデューティファクタで動作する。５０％のデューティファクタ付近での動作により、極端なデューティファクタで動作する場合よりも、より高い周波数での切換えが可能となる。
【０２５５】
別バージョンのＬＣＤＸコンバータでは、降圧型フラクショナルチャージポンプが用いられる。この場合、チャージポンプ・ポストコンバータの出力電圧は、たとえばその入力電圧の２分の１に等しくなる。このような場合、プリレギュレータおよびポストコンバータの段はともに降圧機能を実行する。結果として得られるコンバータは、ダウン−ダウンまたはＬＣＤＤスイッチングコンバータと称され得る。たとえば、図２１ＣにおけるフラクショナルＬＣＤＤコンバータ６１０は、デュアルキャパシタの０．５倍型チャージポンプ６１６を用いて、関係式Ｖout＝０．５ＤＶbattによって与えられる出力を生成する。この場合、Ｄは、コンバータをその最適効率または当該効率付近で動作させるようフィードバックを通じて動的に調整される。
【０２５６】
ＶFBinピンへのコンバータの出力からのフィードバックは、閉ループ制御下でＶy→（Ｖout／０．５）となるように、レベルシフト回路によって所望の電圧Ｖyにスケーリングされる。レベルシフトされたフィードバック信号ＶFBinがＶFBよりも高くなり得るが低くなり得ないので、ＬＣＤＵコンバータ５７０および５９０のパッシブな抵抗器電圧・分割器ネットワークではなく、アクティブなトランジスタデバイスを含むレベルシフト回路が必要とされる可能性がある。アクティブなレベルシフト・フィードバック・ネットワークの例を以下に記載する。
【０２５７】
１．５倍型フラクショナルＬＣＤＵコンバータ５９０は、モードの切換を必要とせず、ドロップアウトを被ることなく、昇圧および降圧変換を実行することにより、２倍型ＬＣＤＵコンバータ５７０と同様の利点を提供する。一方で、０．５倍型ＬＣＤＤコンバータ６１０の利点および動機付けは異なっている。これは、降圧のみのコンバータとして、その動作特徴について、ＬＣＤＵダウン−アップコンバータとではなくバックコンバータと比較されるべきである。
【０２５８】
伝達特徴がＶout＝０．５ＤＶbattであるために、ＬＣＤＤコンバータ６１０は、所与のデューティサイクルで、同様のバックコンバータよりも低い電圧を出力することができる。この特徴は、ＬＣＤＤコンバータのための曲線６３４をバックコンバータのための曲線６３１と比較することにより、図２２におけるグラフ６３０によって明示される。たとえば、５０％のデューティサイクルでは、０．５倍型ＬＣＤＤは、その入力電圧の２５％でその出力電圧を調整し、バックコンバータの出力電圧はその入力電圧の５０％に等しくなる。
【０２５９】
３．６Ｖの公称電圧を有するＬｉイオンバッテリから０．９Ｖ出力を生成するために、電圧変換比を０．２５として、ＬＣＤＤレギュレータは、Ｄ＝５０％で動作可能であり、バックコンバータは、Ｄ＝２５％で変調しなければならない。Ｖbatt＝４．２Ｖである場合の高バッテリ条件下では、バックコンバータは２１％のデューティファクタで調整しなければならず、０．５倍型ＬＣＤＤコンバータは、依然として比較的高い４２％のデューティ比で動作する。
【０２６０】
表４は、２倍ＬＣＤＵコンバータ、１．５倍ＬＣＤＵコンバータ、バックコンバータ、および０．５倍ＬＣＤＤコンバータについて、Ｄ＝５０％の好ましい変換比を対比させ、Ｌｉイオンバッテリからのいくつかの共通の出力電圧を出力するのに必要なデューティファクタ範囲を示す。
【０２６１】
【表４】
0005757685.tif 000043
【０２６２】
アスタリスク（*）で印付けされたこれらの条件では、所要のデューティファクタにおける範囲全体を満たすために、コンバータの動作周波数を制限することが必要とされるかもしれない。該当なしと印付けされた条件では、バックコンバータまたはダウン−ダウンコンバータでは実現不可能であり、昇圧および降圧の両方の変換が必要とされる。
【０２６３】
フラクショナルダウン−アップ（ＬＣＤＵ）およびダウン−ダウン（ＬＣＤＤ）調整コンバータ
図２３Ａは、フラクショナル１．５倍型ＬＣＤＵ調整コンバータ６５０の概略図を示す。
【０２６４】
降圧プリレギュレータ６５０Ａは、ＰＷＭコントローラ６６８、クロック６６７、ＢＢＭバッファ６７０、高電位側パワーＭＯＳＦＥＴ６５１、固有のＰ−Ｎダイオード６５３を備えたＮチャネル同期整流器ＭＯＳＦＥＴ６５２、インダクタ６５４、および、任意のフィルタキャパシタ６５５を含む。プリレギュレータのＶy出力から電力供給されたフラクショナルチャージポンプ・ポストコンバータ６５０Ｂは、高電位側ＭＯＳＦＥＴ６５６、中間ＭＯＳＦＥＴ６５７、ならびに、フライングキャパシタ６６３および６６４を備え
た低電位側ＭＯＳＦＥＴ６５８を備える。放電経路は、出力キャパシタ６６５に接続された出力接続されたＭＯＳＦＥＴ６６１および６６２と、ＭＯＳＦＥＴ６５９および６６０に接続されたＶyとを含む。
【０２６５】
接地されたＭＯＳＦＥＴ６５２および６５８はＮチャネルデバイスである。残りのデバイスは、ゲート駆動極性および回路に適切に変更が加えられたＮチャネルまたはＰチャネルＭＯＳＦＥＴを含み得る。チャージポンプＭＯＳＦＥＴは、ＢＢＭバッファ６６６によって制御されており、回路は、プリレギュレータＭＯＳＦＥＴ６５１および６５２を制御する同じクロック６６７に理想的に同期されている。Ｖyの１．５倍の電圧を有する出力Ｖoutは、フィードバックＶFBを介してＰＷＭ回路６６８を制御するのに用いられる。ＶFB信号は、抵抗器６６９Ａおよび６６９Ｂによって適切にレベルシフトされて、Ｖout／１．５に等しい電圧、すなわち最適なコンバータ効率のための所望の電圧Ｖy、に等しいＶFBin信号を生成する。代替的な実施例においては、ＢＢＭバッファ６６６はＰＷＭ６６８によって駆動される必要はないが、好ましくは、ポストコンバータ６５０ＢにおけるＭＯＳＦＥＴは、プリレギュレータ６５０ＡにおけるＭＯＳＦＥＴと同期的にオンにされる。
【０２６６】
図２３Ｂは、インダクタ６５４が磁化され、キャパシタ６６３および６６４が充電されているサイクル中におけるコンバータ６５０の等価回路６８０を示している。このサイクル中、ＭＯＳＦＥＴ６５１、６５６、６５７および６５８が導通し、他のすべてのＭＯＳＦＥＴがオフになっている。このサイクル中、直列に接続されたキャパシタ６５６および６６４が各々、電圧Ｖy／２に充電される。
【０２６７】
図２３Ｃは、インダクタ電流が再度循環し、フライングキャパシタ６６３および６６４がそれらの電荷を出力キャパシタ６６５に伝達する際の次の段階におけるコンバータ６５０の等価回路６９０を示す。この段階において、ＭＯＳＦＥＴ６５１、６５６、６５７および６５８が遮断され、ＭＯＳＦＥＴ６５２がオンにされて、順方向バイアスダイオード６５３からのインダクタ再循環電流の大部分が分流される。フライングキャパシタ６６３および６６４の正端子はともにショートされ、ＭＯＳＦＥＴ６６１および６６２を通る出力キャパシタ６６５に接続される。キャパシタ６６３および６６４の負端子はともにショートされ、ＭＯＳＦＥＴ６５９および６６０によって電圧Ｖyに接続される。
【０２６８】
したがって、この放電段階においては、キャパシタ６６３および６６４は並列に接続されており、各々は、電圧Ｖy／２に予め充電されている。これらのフライングキャパシタの負端子をＶy端子に接続することにより、出力に接続されたそれらの正端子における電圧が、Ｖyと０．５Ｖyとの和となり、グランドに対する出力電圧の合計が＋１．５Ｖyとなる。
【０２６９】
図２４Ａは、この明細書中において「ダウン−ダウン（down-down）」コンバータとも称されるフラクショナル０．５倍型ＬＣＤＤ調整コンバータ７００の概略回路図を示す。降圧プリレギュレータ７００Ａは、ＰＷＭコントローラ７１７、クロック７１６、ＢＢＭバッファ７０６、高電位側パワーＭＯＳＦＥＴ７０１、固有のＰ−Ｎダイオード７０４を備えたＮチャネル同期整流器ＭＯＳＦＥＴ７０３、インダクタ７０２、および、任意のフィルタキャパシタ７０５を含む。プリレギュレータ７００ＡのＶy出力から電力供給されたフラクショナルチャージポンプ・ポストコンバータ７００Ｂは、フライングキャパシタ７０９および７１０を充電するのに用いられるＭＯＳＦＥＴ７０７および７０８を含む。放電経路は、出力キャパシタ７１４および接地接続されたＭＯＳＦＥＴ７１１に接続された出力接続されたＭＯＳＦＥＴ７１２および７１３を含む。キャパシタ７１０の負端子は接地に配線接続されている。
【０２７０】
接地された同期整流器ＭＯＳＦＥＴ７０３はＮチャネルデバイスである。残りのデバイ
スは、ゲート駆動極性および回路に適切に変更が加えられたＮチャネルまたはＰチャネルＭＯＳＦＥＴを含み得る。チャージポンプ・ポストコンバータ７００Ｂ内のＭＯＳＦＥＴ７０７、７０８、７１２および７１３は、理想的には、プリレギュレータ７００Ａ内のＭＯＳＦＥＴ７０１および７０３の切換を制御する同じクロック発生器７１６によって駆動されるＢＢＭバッファ７１５によって制御される。Ｖyの＋０．５倍に等しい出力電圧Ｖoutは、フィードバック電圧ＶFBによりＰＷＭコントローラ７１７を制御するのに用いられる。ＶFB信号は、レベルシフト回路７１９によって適切にレベルシフトされて、中間電圧ＶyをＶout／０．５に等しい電圧、すなわち最適なコンバータ効率のためのＶyの所望のレベル、に駆動するＶFBin信号を生成する。
【０２７１】
図２４Ｂは、インダクタ７０２が磁化され、キャパシタ７０９および７１０が充電されているサイクル中のコンバータ７００の等価回路７２０を示す。このサイクル中に、ＭＯＳＦＥＴ７０１、７０７および７０８は導通しており、他のすべてのＭＯＳＦＥＴはオフになっている。このサイクル中、直列接続されたキャパシタ７０９および７１０は各々、電圧Ｖy／２に充電される。
【０２７２】
図２４Ｃは、インダクタ電流が再循環し、フライングキャパシタ７０９および７１０がそれらの電荷を出力キャパシタ７１４に伝達する際の次の段階における回路７００の等価回路７２５を示す。この段階においては、ＭＯＳＦＥＴ７０１、７０７および７０８が遮断され、ＭＯＳＦＥＴ７０３がオンにされて、順方向バイアスダイオード７０４からのインダクタ再循環電流の大部分が分流される。フライングキャパシタ７０９および７１０の正端子はともにショートされ、ＭＯＳＦＥＴ７１２および７１３を介して出力キャパシタ７１４に接続される。キャパシタ７０２の負端子は、ＭＯＳＦＥＴ７１１をオンにすることによって接地に接続される。キャパシタ７１０の負端子は、配線接続され、接地されている。
【０２７３】
したがって、この放電段階においては、キャパシタ７０９および７１０は並列に接続されており、各々は、予め電圧Ｖy／２に充電されている。これらのフライングキャパシタの負端子を接地に接続することにより、出力に接続されたそれらの正端子における電圧がグランドに対して０．５Ｖyになる。
【０２７４】
こうして、フラクショナルチャージポンプの動作は、第４の時間間隔中にキャパシタの第２の端子がインダクタの第２の端子ではなく第４の電圧に結合されることを除いては、上述のとおり、昇圧チャージポンプの動作と同様である。第４の電圧は第３の電圧に等しくてもよい。
【０２７５】
スイッチドインダクタキャパシタ（ＬＣＤＩ）調整コンバータの反転（インバータ）
ＬＣＤＸスイッチングレギュレータはまた、グランド未満の出力電圧を生成するのに使用可能である、すなわち反転可能である。上述のとおり、ＬＣＤＸスイッチングレギュレータは、以下の方程式によって規定される出力−入力電圧変換比を表わす。
【０２７６】
【数３９】
0005757685.tif 000044
【０２７７】
ここで、ｎは、離散的な量子化された値であり、キャパシタの数およびポストコンバータにおけるスイッチ構成に応じて、たとえば、ｎ＝｛２，１．５，０．５，−０．５，−１．０｝となる。この場合、Ｄは、コンバータの全体的な効率を最大限に利用するためにフィードバックを用いて動的に調整される。ｎが負であれば、コンバータの出力電圧が負
になる。正の電圧入力から負の出力電圧を生成するコンバータはインバータと称され、ここでは、上述の用語を用いて、ＬＣＤＩスイッチングレギュレータと記載される。
【０２７８】
図２５Ａおよび図２５Ｂに図示のとおり、ＬＣＤＩコンバータのさまざまなトポロジは、この発明の多くの実施例の範囲内に収まる。たとえば、図２５ＡにおけるＬＣＤＩコンバータ７４０は、シングルキャパシタの−１倍型チャージポンプ７４６を用いて、関係式Ｖout＝−ＤＶbattによって与えられる出力を生成する。この場合、Ｄは、コンバータをその最適効率または当該効率付近で動作させるようフィードバックを通じて動的に調整される。
【０２７９】
反転型チャージポンプ・ポストコンバータを用いたフィードバックでは、反転レベルシフタが、グランド未満の信号をＰＷＭコンバータの制御入力に適した正の値に調整することが必要とされる。出力電圧ＶFBは、所望の電圧Ｖyの大きさに等しいが、極性は逆である。レベルシフト回路は、ＰＷＭコントローラＶFBinへの入力として使用するために−ＶFB信号を＋ＶFBに反転させ得る。
【０２８０】
この目的のために、ＰＷＭコントローラへのフィードバック入力電圧ＶFBinは、ＰＷＭコントローラが中間電圧Ｖyを−Ｖoutに変化させる誘引となり得る電圧として、すなわち、閉ループ制御下においてＶy→（−Ｖout）となるように、規定される。Ｖyは、Ｖoutが負の電圧であれば正の電圧となる。
【０２８１】
開示されているＬＣＤＩファミリのインバータはまた、反転型フラクショナルチャージポンプを用いてもよい。図２５ＢにおけるフラクショナルＬＣＤＩコンバータ７６０は、デュアルキャパシタの−０．５倍型チャージポンプ７６６を用いて、関係式Ｖout＝−０．５ＤＶbattによって与えられる出力を生成する。ここで、Ｄは、コンバータをその最適効率または当該効率付近で動作させるようフィードバックを通じて動的に調整される。コンバータの出力からのＶFBinピンへのフィードバックは、レベルシフト回路が中間電圧Ｖyを−Ｖout／０．５に変化させることによってスケーリング、すなわちレベルシフトされる。すなわち、閉ループ制御下ではＶy→（−Ｖout／０．５）となる。Ｖyは、Ｖoutが負の電圧であれば、正の電圧となる。
【０２８２】
さまざまなＬＣＤＩコンバータの電圧変換比Ｖout／ＶinとデューティファクタＤとの関係が図２６のグラフ７８０に示される。ここでは、負の電源を生成するのに用いられる正の極性Ｖy信号７８１と対照的な−１倍ＬＣＤＩ（曲線７８２）および−０．５倍型ＬＣＤＩ（曲線６８３）の特徴が含まれる。具体的には、−１倍型ＬＣＤＸコンバータは、ミラーイメージがＶyとなる特徴を有する。具体的には、Ｄ＝５０％であれば、−１倍ＬＣＤＩスイッチングレギュレータは、電圧調整された出力を生成する。この場合、Ｖout＝−０．５Ｖbattとなる。低いデューティファクタでは、出力は０に近づき、高いデューティファクタ、たとえば９０％では、出力は−Ｖbattに近づく。
【０２８３】
結果として、フラクショナルＬＣＤＩコンバータは線７８３によって示されることとなる。ここで、ｎ＝−０．５である。５０％のデューティファクタでは、−０．５倍ＬＣＤＩ変換比は、Ｖout＝−０．２５Ｖinとなるようにｎ・Ｄ＝−０．５（５０％）によって与えられる。５０％のデューティファクタでＶout＝−０．５Ｖinとなる−１倍型ＬＣＤＩコンバータと比較して、−０．５倍型ＬＣＤＩレギュレータは、同じデューティファクタで、より小さな負の出力電圧を供給する。
【０２８４】
狭いパルスを回避するのに５０％付近のデューティファクタでの動作が好ましいとされる高い周波数では、−０．５倍型ＬＣＤＩレギュレータは、より小さな負の出力電圧を伝達する場合には、−１倍インバータ型よりも好ましい。たとえば、４．２Ｖに充電された
Ｌｉイオンバッテリから−０．９Ｖ出力を伝達する場合、−１倍ＬＣＤＩレギュレータは２１％のデューティファクタで動作しなければならず、−０．５倍型ＬＣＤＩレギュレータは４２％で動作する。５０％付近のデューティファクタで動作することにより、極端なデューティファクタで動作する場合よりも、より高い周波数での切換が可能となる。
【０２８５】
表５は、−１倍ＬＣＤＩおよび−０．５倍ＬＣＤＩコンバータについてのＤ＝５０％の好ましい変換比を対比させており、Ｌｉイオンバッテリからいくつかの負の出力電圧を出力するのに必要とされるデューティファクタ範囲を示す。
【０２８６】
【表５】
0005757685.tif 000045
【０２８７】
これらの条件はアスタリスク（*）で印付けされており、所要のデューティファクタの範囲全体を満たすためにコンバータの動作周波数を制限することを必要とする可能性がある。該当なしと印付けされた条件では、昇圧および降圧の両方の反転が必要となる。
【０２８８】
ＬＣＤＸ型インバータの実現例をより詳細に検討して、図２７Ａに、−１倍スイッチドＬＣＤＩ調整コンバータ７９０の回線図を示す。図示のとおり、ＬＣＤＩスイッチングコンバータ７９０は、高電位側パワーＭＯＳＦＥＴ７９１と、固有のＰ−Ｎダイオード７９３を備えた低電位側Ｎチャネル同期整流器ＭＯＳＦＥＴ７９２と、インダクタ７９４とを含む。これらの素子は、入力電圧Ｖbattを中間電圧Ｖyに変換するプリレギュレータ７９０Ａに含まれている。任意のフィルタキャパシタ７９５の両端にわたる中間電圧Ｖyは、−１倍型チャージポンプ反転ポストコンバータ７９０Ｂへの入力を形成する。当該−１倍型チャージポンプ反転ポストコンバータ７９０Ｂは、パワーＭＯＳＦＥＴ７９６、７９７、７９８および７９９を備え、これらはともに、プリレギュレータ７９０Ａから出力フィルタキャパシタ８０１までの、フライングキャパシタ８００に対する充電および放電を順次行う。
【０２８９】
高電位側に構成されたパワーＭＯＳＦＥＴ７９１、７９６および７９８は、ゲート駆動信号およびゲートバッファ回路に適切に変更が加えられたＮチャネルまたはＰチャネルデバイスであってもよい。低電位側パワーＭＯＳＦＥＴ７９２、７９７および７９９は、好ましくは、Ｎチャネルデバイスとして実現される。出力電圧Ｖoutは、フィードバック信号ＶFBとして用いられ、レベルシフト回路８０２によって反転されて、ＰＷＭコントローラ８０４内の誤差増幅器に入力される制御電圧として正の電圧を生成する。この制御電圧は、任意のまたは寄生キャパシタ７９５の両端にわたるプリレギュレータ７９０Ａの出力電圧を、出力電圧Ｖoutに等しい大きさを有するが反転された出力電圧Ｖoutである電圧Ｖyにするよう選択される。
【０２９０】
ＰＷＭコントローラ８０４は、クロック周波数φでクロックおよびランプ発生器回路８０５によって駆動され、同じ周波数でブレイク・ビフォア・メイクバッファ８０６を駆動する。ＢＢＭバッファ８０６は、高電位側ＭＯＳＦＥＴ７９１および同期整流器ＭＯＳＦ
ＥＴ７９２を駆動して、ゲートバイアスＶG1およびＶG2から位相をずらして、シュートスルー導通を防ぐ。ＶG1の極性は、ＭＯＳＦＥＴ７９１がＮチャネルデバイスであれば、ＭＯＳＦＥＴ７９１のソースに対して正となり、ＭＯＳＦＥＴ７９１がＰチャネルデバイスであれば、負となる。同期整流器ＭＯＳＦＥＴ７９２は、ＭＯＳＦＥＴ７９１がオフである時間全体にわたって、またはその時間のうちのいくらかにわたって導通するが、高電位側ＭＯＳＦＥＴ７９１がオンであるときには電流をほとんど導通しないように制御される。
【０２９１】
ＰＷＭコントローラ８０４を制御するクロック信号はまた、チャージポンプＭＯＳＦＥＴ７９６、７９７、７９８および７９９をそれぞれ順番に切換えるのを制御するためのゲート信号ＶGS3、ＶGS4、ＶGS5およびＶGS6を生成するＢＢＭバッファ８０３を制御する。これらのＭＯＳＦＥＴは対角線状に導通するものであり、ＭＯＳＦＥＴ７９６および７９９が導通し、ＭＯＳＦＥＴ７９７および７９８がオフになって、キャパシタ８００を充電するようにする。さらに、ＭＯＳＦＥＴ７９８および７９７が導通し、ＭＯＳＦＥＴ７９６および７９９がオフになって、その電荷を出力フィルタキャパシタ８０１に伝達することによってキャパシタ８００を放電するようにする。ＢＢＭバッファ８０３は、ＭＯＳＦＥＴ７９６と７９７との間、およびＭＯＳＦＥＴ７９８と７９９との間のシュートスルー導通を防ぐ。
【０２９２】
チャージポンプ・ポストコンバータ７９０Ｂ内のＭＯＳＦＥＴ７９６〜７９９は、周波数φで、または、いくらか高い倍数のクロック周波数、すなわちｍφで、または代替的には、クロック周波数φとは無関係の周波数で、プリレギュレータクロックに同期的に切換えられてもよい。好ましい実施例においては、プリレギュレータ７９０Ａおよびチャージポンプ・ポストコンバータ７９０ＢにおけるパワーＭＯＳＦＥＴはすべて、同期的に切換えられ、これにより、フィルタキャパシタ７９５を小型にすることができるか、またはなくし得る。対照的に、チャージポンプ・ポストコンバータ７９０Ｂ内のＭＯＳＦＥＴがプリレギュレータ７９０Ａ内のＭＯＳＦＥＴから独立して切換えられる場合、キャパシタ７９５は、瞬時負荷およびライン過渡事象をサポートするのに必要とされるエネルギを一時的に蓄積する必要がある。
【０２９３】
−１倍型ＬＣＤＩコンバータ７９０におけるプリレギュレータ７９０Ａおよびポストコンバータ７９０Ｂの同期動作が、図２７Ｂおよび図２７Ｃに示される。図２７Ｂにおいては、概略図８１０で、インダクタ７９４を磁化し、フライングキャパシタ８００を同時に充電している間のコンバータ７９０を表わしており、この場合、電流がＶbattからオン状態のＭＯＳＦＥＴ７９１、７９６および７９７を通って流れ、この間、ＶxがＶbattにバイアスされ、Ｖzが接地され、ＶwがＶyにバイアスされ、フライングキャパシタ８００が電圧＋Ｖyに充電される。オフＭＯＳＦＥＴ７９２、７９７および７９８は開回路として作用するが、図示されない。
【０２９４】
図２７Ｃでは、概略図８２０において、電流がインダクタ７９４を通って再循環し、フライングキャパシタ８００が放電している間のコンバータ７９０を示す。この間、誘導性再循環電流が、順方向バイアスダイオード７９３を通って流れ、オン状態のＭＯＳＦＥＴ７９２によって分流され、ＭＯＳＦＥＴ７９７および７９８を通って、出力キャパシタ８０１を充電する。再循環の段階中、Ｖxは、グランド近傍であるがグランドよりも僅かに低く、具体的にはグランドにおけるダイオードの順方向バイアスＶf以下となる。
【０２９５】
キャパシタ８００の正端子を接地に接続し、その負端子を出力に接続することにより、Ｖz上の電圧が、中間電圧Ｖyを反転したものである−Ｖyに瞬時にジャンプし、出力キャパシタ８０１の両端の出力電圧Ｖoutを駆動する。この状態では、高電位側ＭＯＳＦＥＴ７９１、チャージポンプＭＯＳＦＥＴ７９６および７９９は開回路によって表わされる。
【０２９６】
このように、インバータの動作は、第４の時間間隔中にキャパシタの第１の端子が出力端子ではなく接地に結合され、キャパシタの第２の端子が中間電圧ではなくインバータの出力端子に結合されることを除いては、上述した昇圧チャージポンプの動作と同様である。第２および／または第３の電圧も接地され得る。
【０２９７】
図２８Ａは、ここではフラクショナルインバータとも称されるフラクショナル−０．５倍ＬＣＤＩ調整コンバータ８４０を示す。降圧プリレギュレータ８４０Ａは、ＰＷＭコントローラ８３７、クロック発生器８５９、ＢＢＭバッファ８６０、高電位側パワーＭＯＳＦＥＴ８４１、固有のＰ−Ｎダイオード８４３を備えたＮチャネル同期整流器ＭＯＳＦＥＴ８４２、インダクタ８４４、および、任意のフィルタキャパシタ８４５を含む。プリレギュレータ７９０Ａによって印加される中間電圧Ｖyによって電力供給される反転型フラクショナルチャージポンプ・ポストコンバータ７９０Ｂは、フライングキャパシタ８４９および８５０を充電するＭＯＳＦＥＴ８４６、８４７および８４８を含む。放電経路は、出力キャパシタ８５５、接地されたＭＯＳＦＥＴ８５１および８５２に接続された出力接続されたＭＯＳＦＥＴ８５３および８５４を含む。
【０２９８】
接地された同期整流器ＭＯＳＦＥＴ８４２はＮチャネルデバイスである。残りのデバイスは、ゲート駆動極性および回路に適切な変更が加えられたＮチャネルまたはＰチャネルＭＯＳＦＥＴを含み得る。チャージポンプ・ポストコンバータ７９０ＢにおけるＭＯＳＦＥＴはＢＢＭバッファ８５６によって制御される。当該ＢＢＭバッファ８５６は、プリレギュレータ８４０ＡにおけるＭＯＳＦＥＴ８４１および８４２を制御する同じクロック発生器８５９によって理想的に駆動される。中間電圧Ｖyの−０．５倍に等しい出力電圧Ｖoutは、フィードバック電圧ＶFBを介してＰＷＭ回路８５７を制御するのに用いられる。ＶFBは、レベルシフト回路８５８によって適切にレベルシフトされてＶFBin信号を生成し、これにより、中間電圧Ｖyが−Ｖout／０．５、すなわち、最適なコンバータ効率のための所望の電圧Ｖy、に駆動される。
【０２９９】
図２８Ｂは、インダクタ８４４が磁化され、キャパシタ８４９および８５０が充電されるサイクル中のコンバータ８４０の等価回路８７０を示しており、この間、ＭＯＳＦＥＴ８４６、８４７および８４８は導通しており、他のすべてのＭＯＳＦＥＴはオフになっている。このサイクル中に、直列接続されたキャパシタ８４９および８５０が各々、電圧＋Ｖy／２に充電される。
【０３００】
図２８Ｃは、インダクタ電流が再循環し、フライングキャパシタ８４９および８５０が出力キャパシタ８５５にそれらの電荷を伝達する場合の次の段階におけるコンバータ８４０の等価回路８７５を示す。この段階においては、ＭＯＳＦＥＴ８４１、８４６、８４７および８４８が遮断され、ＭＯＳＦＥＴ８４２がオンにされて、順方向バイアスダイオード８４３からのインダクタ再循環電流のかなりの部分が分流される。フライングキャパシタ８４９および８５０の負端子はともに短絡され、ＭＯＳＦＥＴ８５３および８５４を介して出力キャパシタ８５５に接続される。キャパシタ８４９および８５０の正端子は、ＭＯＳＦＥＴ８５１および８５２をオンにすることによって接地に接続される。
【０３０１】
したがって、この放電段階では、キャパシタ８４９および８５０は並列に接続され、キャパシタ８４９および８５０は各々、電圧＋Ｖy／２に予め充電されている。これらのフライングキャパシタの正端子を接地に接続することにより、出力端子に接続されるそれらの負端子における電圧は、グランドに対して−０．５Ｖy、すなわち負の小数部出力に等しくなる。？？
【０３０２】
フィードバック実現例
ここに記載されるＬＣＤＸスイッチングレギュレータ回路においては、ピーク効率付近での動作についての主要な特徴は、プリレギュレータの出力がＶout／ｎ近傍にバイアスされることを必要とする。ここで、「ｎ」はチャージポンプ・ポストコンバータのｎ倍の乗数である。この条件は開ループ回路において満たされ得るが、優れたラインおよび負荷調整では、コンバータが、動作条件における変化に対して動的かつ迅速に、すなわち実時間で、反応することが必要とされる。閉ループ制御を用いたコンバータの出力電圧のフィードバックは、一般に電圧レギュレータにおいて用いられて、正確な調整性能を達成する。
【０３０３】
具体的には、図示されるＬＣＤＸファミリのレギュレータにおいては、スイッチドインダクタ・プリレギュレータは調整特徴を提供し、パルス幅は好ましくは５０％のデューティファクタ付近となり、チャージポンプ・ポストコンバータは、昇圧・降圧の変換または反転のためにこの出力をスケーリングする。出力の電圧範囲が、プリレギュレータのＶy出力とは異なる電圧範囲にスケーリングして昇圧、降圧または反転されるので、コンバータのＶoutから生じるいずれのフィードバック信号ＶFBも調整、すなわちレベルシフト、されなければならず、それから、ＰＷＭコントローラのＶFBin入力に供給可能となる。代替的には、プリレギュレータＶyの出力をフィードバックとして用いて、Ｖyにおける電圧を、最大のコンバータ効率で所要の出力電圧Ｖoutを生成するのに必要とされる特定の値にすることができる。
【０３０４】
図１５Ａにおいて先に規定されたとおり、フィードバック方法にかかわらず、そのフィードバックは、以下の条件、
【０３０５】
【数４０】
0005757685.tif 000046
【０３０６】
が維持されるように、誤差電圧ΔＶ＝Ｖout−Ｖzが小さくなるような電圧にＶyを駆動しなければならない。プリレギュレータのＰＷＭコントローラのデューティファクタＤを動的に調整するいくつかの方法があり、Ｖout、Ｖyまたはそれらの何らかの組合せからフィードバックを得る方法が含まれる。ここに示される例は例示的なものであり、ＬＣＤＸレギュレータの閉ループ制御を実現するためのさまざまな方法に限定するよう意図されたものではない。
【０３０７】
図２９Ａにおけるフィードバック回路８９０に図示のとおり、ＰＷＭコントローラ８９３は、差動入力演算増幅器として実現される誤差増幅器を含んでおり、その反転入力はフィードバック入力ＶFBinを構成し、その非反転入力は、基準電圧Ｖrefを生成する基準電圧発生器８９５に結合される。フィードバック制御は、ＶFBin入力がＶref未満である場合は常に、パルス幅およびスイッチのオン時間を増大させ、平均インダクタ電流を増大させ、Ｖoutをより高い電圧に駆動することによりコンバータが反応するように、パルス幅およびインダクタ電流を制御することによって行われる。逆に、ＶFBin入力がＶrefよりも大きい場合は常に、コンバータは、パルス幅を低減させてスイッチのオン時間を短縮し、平均インダクタ電流を減少させ、Ｖoutをより低い電圧に駆動することによって反応する。
【０３０８】
Ｖrefの実際の値は、１．２Ｖで動作するバンドギャップ電圧基準回路によって決定され得るが、基準電圧は、いくつかの実現例においては、図２９Ａに図示のとおり、プリレギュレータの所望の出力電圧、すなわちＶyにスケーリングされ得る。実際には、入力ＶFBinはＶrefの値まで分割することができるか、または逆に、Ｖrefは、
【０３０９】
【数４１】
0005757685.tif 000047
【０３１０】
の値に適合するよう乗算することができる。いずれの場合も以下の説明において検討される。
【０３１１】
図２９Ａを再び参照して、２倍型ＬＣＤＵスイッチングレギュレータにおいては、出力ＶoutからのフィードバックＶFBは、プリレギュレータ出力電圧Ｖyの２倍の電圧を有する。この電圧をＶy近傍の値に適切にレベルシフトするために、等しい値Ｒを有する２つの抵抗器８９１および８９２を含む単純な抵抗分割器が、レベルシフト機能を容易に実行する。したがって、以下のとおりとなる
【０３１２】
【数４２】
0005757685.tif 000048
【０３１３】
２倍型ＬＣＤＵレギュレータについてのこの関係から、分割器Ｒ1／（Ｒ1＋Ｒ2）が１／２に等しくなるはずであることは明白である。しかしながら、基準電圧がＶyにスケーリングされない場合、代わりに、単にＶbandgap＝１．２Ｖとなるだけであり、抵抗比は、
【０３１４】
【数４３】
0005757685.tif 000049
【０３１５】
となるように調整されなければならない。
このような場合、抵抗比は、フィードバック信号を２分の１ではなく、１．２Ｖ／２Ｖyまたは１．２Ｖ／Ｖoutで割る。
【０３１６】
図２９Ｂにおいては、フィードバック回路９００は、１．５倍型フラクショナルＬＣＤＵレギュレータのための抵抗器９０１および９０２を含む抵抗分割器を用いる。この場合、関係式Ｒ1＝２Ｒ2を用いたレベルシフトにより、ＶFBin信号が結果としてフィードバック電圧ＶFBの３分の２になる。すなわち、
【０３１７】
【数４４】
0005757685.tif 000050
【０３１８】
となる。
しかしながら、基準電圧がＶyにスケーリングされない場合、代わりに、単にＶbandgap＝１．２Ｖとなるだけであり、さらに、抵抗比は、
【０３１９】
【数４５】
0005757685.tif 000051
【０３２０】
となるように調整されなければならない。
このような場合、抵抗比は、３分の２ではなく、１．２Ｖ／１．５Ｖyまたは１．２Ｖ／Ｖoutでフィードバック信号を割る。
【０３２１】
０．５倍型ＬＣＤＤコンバータのためのフィードバックはより複雑になる。電圧基準がスケーリングされていないバンドギャップ１．２Ｖを基準とする場合、ＶFB＝０．５Ｖy＞Ｖbandgapである限り、抵抗性レベルシフト回路を用いることができ、フィードバックが、    
【０３２２】
【数４６】
0005757685.tif 000052
【０３２３】
によって与えられる。
Ｖrefがプリレギュレータの出力電圧Ｖyと等しくなるようスケーリングされる場合、フィードバック信号ＶFBは基準電圧未満となり、すなわち、ＶFB＜Ｖrefとなり、抵抗分割器ネットワークが作動しなくなる。代わりに、アクティブなレベルシフト回路が必要とされる。
【０３２４】
図２９Ｃに示される昇圧レベルシフト回路９１０は、ＮＰＮバイポーラトランジスタ９１２および９１３を含むバイポーラカレントミラーを用いるアクティブなレベルシフト回路の例である。この場合、フィードバック電圧は、関係式ＩC1＝（ＶFB−Ｖbe1）／Ｒ1に従って、ＮＰＮトランジスタ９１２における電流ＩC1を設定する。ＮＰＮミラートランジスタ９１３における電流ＩC2は、ＩC1を乗算したＮＰＮミラートランジスタ９１２および９１３のエミッタ領域の比率に等しくなる。または、ＩC2＝ｍ・ＩC1となる。この場合、ｍは便宜上、１となり得る。次いで、誤差増幅器９１７への入力電圧ＶFBinは、抵抗器９１５および９１４の抵抗の比率によって基準電圧発生器９１８の電圧Ｖrefと等しくなるよう調整され得る。この態様では、ＶFBin＞ＶFBとなり、出力電圧に比例して変動する。
【０３２５】
図２９Ｄに示される代替的な実現例９３０は、バイポーラトランジスタではなくＭＯＳＦＥＴを用いるが、フィードバック電圧により関係式ＩD1＝（ＶFB−ＶGS1）／Ｒ1に従ってＮＭＯＳ９３８における電流ＩD1が設定される場合と同様の原理で動作する。ＮＭＯＳミラートランジスタ９３２における電流ＩD2は、ＩD1を乗算したＮＭＯＳミラートランジスタ９３２および９３８のゲート幅の比率に等しくなる。またはＩD2＝ｍ・ＩD1となる。この場合、ｍは、便宜上、１であり得る。誤差増幅器９３６への入力電圧ＶFBinは、抵抗器９３３および９３４の抵抗の比率により、基準９３７の電圧Ｖrefと等しくなるよう調整することができる。この態様ではＶFBin＞ＶFBとなり、出力電圧に比例して変動する。
【０３２６】
ＬＣＤＩレギュレータを反転させるのにアクティブなフィードバック回路がまた必要とされる。というのも、特に、誤差増幅器がグランドよりも高くバイアスが掛けられた回路において動作するが、フィードバック信号ＶFBがグランドよりも低い、すなわち負である
からであり、逆の場合もまた同様である。負−正のレベルシフトを実現するための一方策においては、図２９Ｅのフィードバック回路９５０において示されるように複数のカレントミラーが用いられる。フィードバック回路９５０においては、フィードバック信号は負であり、すなわち、ＶFB＜０となる。この電圧により、関係式ｌC1＝（｜ＶFB｜−Ｖbe1）／Ｒ1に従って、カレントミラーＮＰＮトランジスタ９５２におけるフィードバック電圧に比例したコレクタ電流が設定される。ＮＰＮミラートランジスタ９５３における電流ＩC2は、ｌC1を乗算したトランジスタ９５２および９５３のエミッタ領域の比率に等しくなる。またはＩC2＝ｍ1・ＩC1となる。この場合、ｍは、便宜上、１であり得る。次いで、コレクタ電流ＩC2がＰＮＰトランジスタ９５４においてミラーリングされて、ミラーＰＮＰトランジスタ９５５において、正電源レール、この例においては＋Ｖbatt、をソースとする電流ＩC3が設定される。ＰＮＰミラートランジスタ９５５における電流ＩC3は、ＩC2を乗算したトランジスタのエミッタ領域の比率に等しくなる。またはＩC3＝ｍ2・ＩC2となる。この場合、ｍ2は、便宜上、１であり得る。さらに、方程式を組合せることで、ＩC3＝ｍ1・ｍ2・ＩC1が得られる。
【０３２７】
このミラー電流は、抵抗器９５６および９５７ならびに任意の接地されたＮＰＮトランジスタ９５８で構成される抵抗分割器を用いて、正のフィードバック電圧ＶFBin、すなわち誤差増幅器９６０への入力、に変換される。ＶFBは、電圧基準発生器９６１によって生成される基準電圧Ｖrefの値に等しくなるよう調整される。エミッタ面積比をｍ1＝１およびｍ2＝１、さらにＩC3＝ＩC1と想定すると、ＮＰＮトランジスタ９５８はＮＰＮトランジスタ９５２と同一となり、抵抗器９５７と９５１とが等しくなる。すなわち、Ｒ1＝Ｒ2となる。さらに、グランドに対するＶFBinは、負の入力電圧ＶFBの大きさをもつ絶対値に等しくなる。
【０３２８】
図２９Ｆにおけるフィードバック回路９７０は、フィードバック回路９５０のＣＭＯＳ同等例を表わしており、ＮＭＯＳミラートランジスタ９７２および９７３、ＰＭＯＳミラートランジスタ９７４および９７５を備え、フィードバック電圧ＶFBinが誤差増幅器９８０に送られ、抵抗器９７６および９７７を用いることにより、公称動作条件下で基準電圧発生器９８１によって生成される電圧Ｖrefに等しくなるよう調整される。具体的には、ＩD1＝ＩD3であり、ＮＭＯＳトランジスタ９７２および９７８が同一であり、Ｒ2＝Ｒ1であれば、ＶＦＢｉｎの大きさは、それがグランドに基準化される、すなわち、正の電圧を表わす場合を除いては、負のフィードバック電圧ＶFBの大きさをもつ絶対値に等しくなるだろう。
【０３２９】
図２９Ｇに示されるフィードバック回路１０００はまた、負−正のレベルシフトのために用いることができ、これにより、ＮＭＯＳ１００２におけるＩD1がＮＭＯＳ１００３によってミラーリングされ、抵抗器１００５および１００４によって調整されて、誤差増幅器１００７への正のフィードバックＶFBinが、電圧基準１００８のＶrefと等しい電圧で生成される。
【０３３０】
図示のとおり、フィードバック回路９５０、９７０および１０００は、抵抗値に応じて、−１倍ＬＣＤＩおよびフラクショナル−０．５倍ＬＣＤＩ反転電圧レギュレータの両方のために用いられてもよい。
【０３３１】
結論として、図３０Ａは、ＶoutからＰＷＭコントローラ１０５０までの閉ループフィードバックを用いるＬＣＤＸ  ＤＣ／ＤＣコンバータ１０４０がレベルシフト回路１０４９を必要とすることを例示している。対照的に、図３０Ｂに示され、プリレギュレータの出力Ｖyからのフィードバックを用いるＬＣＤＸコンバータ１０６０は、ＶyとＶrefとの比率を調節することを除いては、ＰＷＭコントローラ１０６９へのフィードバック信号を特別にレベルシフトすることを必要としない。
【０３３２】
ＬＣＤＸレギュレータにおけるパワーＭＯＳＦＥＴゲート駆動
図３１Ａ〜図３１Ｆは、開示されているスイッチドＬＣＤＸコンバータにおいて用いられるさまざまなパワーＭＯＳＦＥＴのゲートを駆動する多様なゲートバッファを示す。パワーＭＯＳＦＥＴデバイスの導電型、すなわちＮチャネルまたはＰチャネルや、その関連するゲート駆動回路が性能および効率に影響を及ぼす可能性があり、このため、ＬＣＤＸスイッチングレギュレータを最適化する際のさらなる検討事項となる。
【０３３３】
高電位側ＭＯＳＦＥＴ、すなわち、バッテリ電圧battまたは中間電圧Ｖyに常時繋がれている１つの高電流端子を備えたＭＯＳＦＥＴは、ＮＭＯＳまたはＰＭＯＳデバイスを含み得る。このようなデバイスは、図１８のＬＣＤＵコンバータ４８０におけるＭＯＳＦＥＴ４８１、４８７および４８８を含む。これらはＭＯＳＦＥＴ４８９などのフローティングデバイスのために用いられてもよい。
【０３３４】
誘導性プリレギュレータにおいては、たとえば、図３１Ａの回路１１００に図示のとおりバッテリ入力に繋がれた高電位側ＰＭＯＳ１１０２が有するそのゲートバッファ１１０１は、ゲート−ソース間の電圧ＶGSPが−Ｖbattから０の範囲になるように、Ｖbattによって電力供給される。図示されるＰＭＯＳ１１０２はソース体の短絡を含み、これが逆並列Ｐ−Ｎダイオード１１０３を形成する。逆並列Ｐ−Ｎダイオード１１０３のカソードはトランジスタのソースに接続され、そのアノードはそのドレインに繋がれている。ダイオード１１０３は、正常動作条件下では逆にバイアスが掛けられたままとなる。
【０３３５】
同様に、チャージポンプ・ポストコンバータにおいては、図３１Ｂの回路１１１０に図示されるように、中間電圧Ｖyに繋がれた高電位側ＰＭＯＳ１１１２が有するゲートバッファ１１１１は、そのゲート−ソース間の電圧ＶGSPが−Ｖyから０までの範囲になるように、Ｖyによって電力供給される。ＰＭＯＳトランジスタは、ゲート駆動が容易であることから有利であるが、残念ながら、同じアクティブなデバイス面積については、ＮＭＯＳトランジスタよりも２．５倍大きなオン状態抵抗を呈する。図示されるＰＭＯＳ１１１２はソース体の短絡を含み、これが逆並列Ｐ−Ｎダイオード１１０３を形成する。逆並列Ｐ−Ｎダイオード１１０３のカソードはトランジスタのソースに接続され、そのアノードはそのドレインに繋がれている。ダイオード１１１３は正常動作条件下では逆にバイアスが掛けられたままとなる。
【０３３６】
図３１Ｃの回路１１２０に図示される高電位側パワーＮＭＯＳソースフォロワ１１２２の場合、ソースフォロワの出力電圧にかかわらず一定のＶGSNを適用することができるように、ゲート駆動がＭＯＳＦＥＴのドレイン電圧よりも高い電圧を供給しなければならず、理想的にはＭＯＳＦＥＴのソースに対して浮動するはずである。
【０３３７】
フローティングＮＭＯＳゲート駆動を実現する一手段として、図３１Ｃに示されるブートストラップ回路１１２０が挙げられる。ここでは、高電位側ＮＭＯＳ１１２２は、ＮＭＯＳ１１２２のソースに基準化されたブートストラップ・キャパシタ１１２４およびフローティングゲートバッファ１１２１によって電力供給される。ブートストラップ・キャパシタ１１２４は、ＮＭＯＳ１１２２がオフである、すなわち、ＶGSN＝０であり、そのソースがグランド付近にプルされる場合は常に、ＶbattまたはＶyからブートストラップ・ダイオード１１２５を通じて充電される。この状態で、ブートストラップ・キャパシタ１１２４が、電源入力に応じて電圧（Ｖbatt−Ｖf）または（Ｖy−Ｖf）に充電される。Ｖfはブートストラップ・ダイオード１１２５の順方向電圧である。ブートストラップゲート駆動では、一定の切換えを適切に行うことが必要であり、さもなければ、ブートストラップ・キャパシタ１１２４の両端の電圧が低下し、ＮＭＯＳ１１２２を意図せずにオフにしてしまう可能性がある。
【０３３８】
バッファ１１２１がＮＭＯＳ１１２２のゲートをオンに駆動すると、キャパシタ１１２４がＮＭＯＳ１１２２をそのオン状態に維持し、そのソース電圧がＶbatt付近にまで上昇する。次いで、ブートストラップ・キャパシタ１１２４の正端子が、一定のゲート駆動（Ｖbatt−Ｖf）または（Ｖy−Ｖf）で、遷移全体を通じて、ＶGSNを維持するグランドよりも高い約（２Ｖbatt−Ｖf）または（２Ｖy−Ｖf）にまで上昇する。ゲートバッファ１１２１を制御する入力信号は、抵抗器１１２７、ＮＭＯＳ１１２８、およびＶbattによって電力供給されるゲートバッファ１１２９を含む抵抗性レベルシフト回路１１２６である。
【０３３９】
図３１Ｄにおける、ブートストラップ型のレベルシフトされた高電位側パワーＮＭＯＳ回路１１４０の代替的な実現例は、ＶyまたはＶbattによって電力供給され、クロスカップル型レベルシフト回路１１４５によって制御されるパワーＮＭＯＳ１１４４、フローティングゲートバッファ１１４１、ブートストラップ・キャパシタ１１４３およびブートストラップ・ダイオード１１４２を含む。レベルシフトＮＭＯＳ１１２８がオンである場合は常に抵抗器１１７において静的な電力消費を呈する図３１Ｃのレベルシフト１１２６とは異なり、クロスカップル型レベルシフト１１４５は静的な電力消費を示さない。それは、ＮＭＯＳレベルシフトトランジスタ１１４９および１１５０を駆動して位相をずらすインバータ１１５０によって動作して、ＰＭＯＳ１１４６のゲートをグランドにプルして強制的に１１４７のゲートをブートストラップ電圧にし、これにより、レベルシフト回路を安定しているが導通していない状態にラッチする。
【０３４０】
ブートストラップ駆動回路１１２０および１１４０は、プリレギュレータ回路またはチャージポンプ・ポストコンバータにおいて用いられるいかなる高電位側またはフローティングＮＭＯＳに用いられてもよい。
【０３４１】
特別なゲート駆動回路は、チャージポンプ・ポストコンバータにおけるフローティングまたは高電位側ＮＭＯＳを駆動するのに用いられてもよい。いかなるＬＣＤＸコンバータにおいても、第一段がダウンコンバータであるので、結果として、Ｖbatt＞Ｖyとなる。図３１Ｅのゲート駆動回路１１６０においては、ゲートバッファ１１６１は、ＮＭＯＳ１１６２のゲートに電力供給し、そのドレインがプリレギュレータ出力電圧Ｖyにバイアスされる。バッファ１１６１は、フローティングゲート駆動を用いずに、そのソース電圧にかかわらず、電圧ＶbattをＮＭＯＳ１１６２のゲートに印加する。初めに、オンにしたときにＮＭＯＳ１１６２がオフであれば、ＶGSN＝Ｖbattとなる。ＮＭＯＳ１１６２がオンになり、プルアップされた後、ゲート駆動は、ＶGSN＝（Ｖbatt−Ｖy）と等しい量に低減される。Ｖy＝Ｄ・Ｖbattであるので、ゲート駆動はＶGSN＝Ｖbatt（１−Ｄ）と表わすことができる。
【０３４２】
図１８におけるトランジスタ４８３および４８６などの低電位側ＮＭＯＳトランジスタは、永久的に接地に接続され、フローティングゲート駆動を必要としない。図３１Ｆに示されるＮＭＯＳ１１８２は、オン抵抗を最小限にするように、入力Ｖbattによって電力供給されるゲートバッファ１１８１によって駆動される。なお、低電位側ＮＭＯＳ４８３を用いてインダクタ電流を再循環させ、これによりＰＮダイオード１１８３が順方向にバイアスされ、ＮＭＯＳ１１８２によって分流される。
【０３４３】
この発明のいくつかの実施例をこの明細書中に記載してきたが、これらの実施例がこの発明の広範な原則を限定ではなく例示するものであることが理解されるはずである。この発明の広範な原則の範囲内における多くの代替的および付加的な実施例が、この明細書中の記載から当業者に明らかになるだろう。
【図１Ａ】
0005757685.tif 000053
【図１Ｂ】
0005757685.tif 000054
【図１Ｃ】
0005757685.tif 000055
【図２】
0005757685.tif 000056
【図３Ａ】
0005757685.tif 000057
【図３Ｂ】
0005757685.tif 000058
【図４】
0005757685.tif 000059
【図５Ａ】
0005757685.tif 000060
【図５Ｂ】
0005757685.tif 000061
【図６Ａ】
0005757685.tif 000062
【図６Ｂ】
0005757685.tif 000063
【図７】
0005757685.tif 000064
【図８Ａ】
0005757685.tif 000065
【図８Ｂ】
0005757685.tif 000066
【図８Ｃ】
0005757685.tif 000067
【図９Ａ】
0005757685.tif 000068
【図９Ｂ】
0005757685.tif 000069
【図９Ｃ】
0005757685.tif 000070
【図１０Ａ】
0005757685.tif 000071
【図１０Ｂ】
0005757685.tif 000072
【図１０Ｃ】
0005757685.tif 000073
【図１０Ｄ】
0005757685.tif 000074
【図１１Ａ】
0005757685.tif 000075
【図１１Ｂ】
0005757685.tif 000076
【図１２Ａ】
0005757685.tif 000077
【図１２Ｂ】
0005757685.tif 000078
【図１２Ｃ】
0005757685.tif 000079
【図１２Ｄ】
0005757685.tif 000080
【図１２Ｅ】
0005757685.tif 000081
【図１３】
0005757685.tif 000082
【図１４Ａ】
0005757685.tif 000083
【図１４Ｂ】
0005757685.tif 000084
【図１５Ａ】
0005757685.tif 000085
【図１５Ｂ】
0005757685.tif 000086
【図１５Ｃ】
0005757685.tif 000087
【図１５Ｄ】
0005757685.tif 000088
【図１５Ｅ】
0005757685.tif 000089
【図１５Ｆ】
0005757685.tif 000090
【図１５Ｇ】
0005757685.tif 000091
【図１５Ｈ】
0005757685.tif 000092
【図１５Ｉ】
0005757685.tif 000093
【図１６】
0005757685.tif 000094
【図１７】
0005757685.tif 000095
【図１８】
0005757685.tif 000096
【図１９Ａ】
0005757685.tif 000097
【図１９Ｂ】
0005757685.tif 000098
【図２０】
0005757685.tif 000099
【図２１Ａ】
0005757685.tif 000100
【図２１Ｂ】
0005757685.tif 000101
【図２１Ｃ】
0005757685.tif 000102
【図２２】
0005757685.tif 000103
【図２３Ａ】
0005757685.tif 000104
【図２３Ｂ】
0005757685.tif 000105
【図２３Ｃ】
0005757685.tif 000106
【図２４Ａ】
0005757685.tif 000107
【図２４Ｂ】
0005757685.tif 000108
【図２４Ｃ】
0005757685.tif 000109
【図２５Ａ】
0005757685.tif 000110
【図２５Ｂ】
0005757685.tif 000111
【図２６】
0005757685.tif 000112
【図２７Ａ】
0005757685.tif 000113
【図２７Ｂ】
0005757685.tif 000114
【図２７Ｃ】
0005757685.tif 000115
【図２８Ａ】
0005757685.tif 000116
【図２８Ｂ】
0005757685.tif 000117
【図２８Ｃ】
0005757685.tif 000118
【図２９Ａ】
0005757685.tif 000119
【図２９Ｂ】
0005757685.tif 000120
【図２９Ｃ】
0005757685.tif 000121
【図２９Ｄ】
0005757685.tif 000122
【図２９Ｅ】
0005757685.tif 000123
【図２９Ｆ】
0005757685.tif 000124
【図２９Ｇ】
0005757685.tif 000125
【図３０Ａ】
0005757685.tif 000126
【図３０Ｂ】
0005757685.tif 000127
【図３１Ａ】
0005757685.tif 000128
【図３１Ｂ】
0005757685.tif 000129
【図３１Ｃ】
0005757685.tif 000130
【図３１Ｄ】
0005757685.tif 000131
【図３１Ｅ】
0005757685.tif 000132
【図３１Ｆ】
0005757685.tif 000133
【図３２】
0005757685.tif 000134