(57)【特許請求の範囲】
【請求項１】
第１信号を複数ビットの量子化信号に量子化する変調装置において、
交互に繰り返される第１期間と第２期間のうちの前記第１期間に前記第１信号をサンプリングし、前記第１信号と参照信号との差分を前記第２期間に積分し、前記第２期間の積分結果に対応する第２信号を次の前記第１期間に出力する積分器と、
前記積分器から前記第２信号を受け、前記第１期間より短い周期の第１クロックに同期して動作し、前記第１期間に前記第２信号に基づいて前記量子化信号を生成し、前記量子化信号に基づく前記参照信号を前記積分器に出力し、前記第１期間に確定した前記量子化信号の値を前記第２期間が終了するまで維持する量子化部と
を備えていることを特徴とする変調装置。
【請求項２】
前記量子化部は、
複数の前記参照信号から１つの前記参照信号を前記量子化信号に基づいて選択し、選択した前記参照信号を出力するレベル選択部と、
前記第２信号および前記参照信号を前記積分器および前記レベル選択部からそれぞれ受け、前記第１期間に前記第２信号と前記参照信号とを比較し、比較結果を示す比較信号を出力する比較部と、
前記比較信号を前記比較部から受け、前記第１期間に受けた前記比較信号に基づいて前記量子化信号を生成する演算部と、
前記第１クロックに同期して動作し、前記演算部から受けた前記量子化信号を遅延させ、遅延させた前記量子化信号を前記レベル選択部に出力する遅延部とを備え、
前記第１期間での前記第１クロックのクロック数は、前記量子化信号のビット数に等しいこと
を特徴とする請求項１記載の変調装置。
【請求項３】
前記遅延部は、
前記第１クロックを用いて第２クロックを生成するクロック生成回路と、
前記第２クロックに同期して動作し、前記演算部から受けた前記量子化信号を遅延させ、遅延させた前記量子化信号を前記レベル選択部に出力する遅延回路とを有し、
前記第２クロックは、前記第１期間でのクロック数が前記量子化信号のビット数に等しく、前記第２期間でのクロック数が１つであること
を特徴とする請求項２記載の変調装置。
【請求項４】
前記量子化部は、
データ選択信号を生成する信号生成部と、
前記データ選択信号がアサートされているとき、前記遅延部から受けた前記量子化信号を前記遅延部に出力し、前記データ選択信号がネゲートされているとき、前記演算部から受けた前記量子化信号を前記遅延部に出力するデータ選択部とを有し、
前記信号生成部は、前記第２期間の前記遅延部による前記量子化信号の最初の取り込みタイミングより後で、かつ、前記第２期間の前記遅延部による前記量子化信号の２回目の取り込みタイミングより前に、前記データ選択信号をアサートし、前記第２期間の前記遅延部による前記量子化信号の最後の取り込みタイミングより後で、かつ、前記第２期間の終了より前に、前記データ選択信号をネゲートすること
を特徴とする請求項２記載の変調装置。
【請求項５】
前記第１クロックは、前記第１期間でのクロック数が前記量子化信号のビット数に等しく、前記第２期間でのクロック数が１つであること
を特徴とする請求項２記載の変調装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変調装置に関する。
【背景技術】
【０００２】
ΔΣ変調回路等の変調装置は、例えば、オーディオやＡ／Ｄ変換器に利用される。例えば、ΔΣ変調回路は、アナログ入力信号を１ビットの量子化信号に量子化する。あるいは、ΔΣ変調回路は、アナログ入力信号を複数ビットの量子化信号に量子化する。一般的なΔΣ変調回路は、加算器、積分器、比較器およびＤ／Ａ変換器を有している（例えば、特許文献１参照。）。加算器は、アナログ入力信号からフィードバック信号を減算する。積分器は、加算器の出力を積分する。そして、比較器は、積分器の出力と基準値とを比較し、比較結果に基づいて量子化信号を生成する。また、Ｄ／Ａ変換器は、比較器の出力（量子化信号）をＤ／Ａ変換してフィードバック信号を生成する。
【０００３】
信号対雑音比（以下、ＳＮＲとも称する）は、例えば、サンプリング周波数を上げることにより、改善される。あるいは、ＳＮＲは、変調装置の出力信号のビット数を増加することにより、改善される。なお、複数ビットの量子化信号を生成する一般的なΔΣ変調回路では、比較器は、複数ビットのＡ／Ｄ変換器で形成される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−５４０７１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＳＮＲを改善するために、サンプリング周波数を上げる方式を用いたとき、変調装置全体が高速に動作する。このため、消費電流が増加する。また、複数ビットの量子化信号を生成する一般的な方式では、複数ビットのＡ／Ｄ変換器と複数ビットのＤ／Ａ変換器とが必要であるため、回路規模が増加する。回路規模の増加に伴い、消費電流が増加する。
【０００６】
本発明の目的は、回路規模の増加を抑制しつつ、複数ビットの量子化信号を生成することである。
【課題を解決するための手段】
【０００７】
本発明の一形態では、変調装置は、第１信号を第１期間にサンプリングし、第１信号と参照信号との差分を第２期間に積分する積分器と、積分器の出力である第２信号を受け、第１期間より短い周期の第１クロックに同期して動作し、第１期間での第２信号に基づいて量子化信号を生成し、量子化信号に基づく参照信号を積分器に出力する量子化部とを有している。
【発明の効果】
【０００８】
回路規模の増加を抑制しつつ、複数ビットの量子化信号を生成できる。
【図面の簡単な説明】
【０００９】
【図１】一実施形態における変調装置の例を示している。
【図２】図１に示した変調装置の動作の一例を示している。
【図３】図１に示した量子化部の一例を示している。
【図４】図３に示した量子化部の動作の一例を示している。
【図５】図３に示した量子化部の動作タイミングの一例を示している。
【図６】図３に示した量子化部の動作タイミングの別の例を示している。
【図７】別の実施形態における量子化部の一例を示している。
【図８】図７に示した量子化部の動作タイミングの一例を示している。
【図９】図７に示した量子化部の動作タイミングの別の例を示している。
【図１０】別の実施形態における量子化部の一例を示している。
【図１１】図１０に示した量子化部の動作タイミングの一例を示している。
【図１２】図１０に示した量子化部の動作タイミングの別の例を示している。
【図１３】上述した実施形態の量子化部の動作の別の例を示している。
【図１４】図１３に示した動作の続きを示している。
【発明を実施するための形態】
【００１０】
以下、実施形態を図面を用いて説明する。端子ＶＩＮ、ＣＮＴ１、ＣＮＴ２、ＣＬＫ１を介して供給される信号には、端子名と同じ符号を使用する。また、端子ＤＯＵＴに伝達される信号には、端子名と同じ符号を使用する。
【００１１】
図１は、一実施形態における変調装置の例を示している。変調装置は、例えば、ΔΣ変調を実施し、アナログ入力信号ＶＩＮ（以下、入力電圧ＶＩＮとも称する）を複数ビットのデジタル信号ＤＯＵＴ（以下、量子化信号ＤＯＵＴとも称する）に量子化する。例えば、変調装置は、アナログ入力信号ＶＩＮを２ビットの量子化信号ＤＯＵＴに量子化する。なお、量子化信号ＤＯＵＴのビット数は、２ビットに限定されない。変調装置は、例えば、積分器１０および量子化部２０を有している。
【００１２】
積分器１０は、例えば、スイッチＳＷ１０、ＳＷ１２、ＳＷ２０、ＳＷ２２、キャパシタＣ１０、Ｃ２０および差動増幅器ＡＭＰを有している。キャパシタＣ１０は、一端がスイッチＳＷ１０のノードＮ２およびスイッチＳＷ２０のノードＮ２に接続され、他端がスイッチＳＷ１２のノードＮ２およびスイッチＳＷ２２のノードＮ１に接続されている。
【００１３】
スイッチＳＷ１０のノードＮ１は、端子ＶＩＮに接続され、入力電圧ＶＩＮを受ける。スイッチＳＷ１２のノードＮ１は、電圧ＶＣＯＭに固定されている。電圧ＶＣＯＭは、例えば、接地電圧である。また、スイッチＳＷ２０のノードＮ２は、量子化部２０に接続され、量子化部２０から出力される参照電圧ＶＢを受ける。参照電圧ＶＢは、量子化信号ＤＯＵＴの値に対応付けられた電圧である。
【００１４】
キャパシタＣ２０は、一端がスイッチＳＷ２２のノードＮ２および差動増幅器ＡＭＰの反転入力端子（−）に接続され、他端が差動増幅器ＡＭＰの出力端子に接続されている。また、差動増幅器ＡＭＰの出力端子は、量子化部２０に接続されている。差動増幅器ＡＭＰの非反転入力端子（＋）は、電圧ＶＣＯＭに固定されている。したがって、キャパシタＣ２０の一端は、仮想接地される。キャパシタＣ２０の容量は、例えば、キャパシタＣ１０の容量と同じである。
【００１５】
スイッチＳＷ１０、ＳＷ１２は、制御信号ＣＮＴ１によりオン／オフが制御される。例えば、スイッチＳＷ１０、ＳＷ１２は、制御信号ＣＮＴ１が高レベルのときにオンし、制御信号ＣＮＴ１が低レベルのときにオフする。スイッチＳＷ２０、ＳＷ２２は、制御信号ＣＮＴ２によりオン／オフが制御される。例えば、スイッチＳＷ２０、ＳＷ２２は、制御信号ＣＮＴ２が高レベルのときにオンし、制御信号ＣＮＴ２が低レベルのときにオフする。
【００１６】
制御信号ＣＮＴ２は、例えば、制御信号ＣＮＴ１を反転した信号である。したがって、スイッチＳＷ１０、ＳＷ１２は、スイッチＳＷ２０、ＳＷ２２がオフ状態（非導通状態）のときに、オン状態（導通状態）に設定され、スイッチＳＷ２０、ＳＷ２２がオン状態のときに、オフ状態に設定される。以下、スイッチＳＷ１０、ＳＷ１２がオン状態の期間（スイッチＳＷ２０、ＳＷ２２がオフ状態の期間）を充電期間とも称し、スイッチＳＷ２０、ＳＷ２２がオン状態の期間（スイッチＳＷ１０、ＳＷ１２がオフ状態の期間）を積分期間とも称する。充電期間と積分期間は、交互に繰り返される。例えば、制御信号ＣＮＴ１、ＣＮＴ２の周期は、充電期間と積分期間との和に対応する。
【００１７】
充電期間では、キャパシタＣ１０の一端は、スイッチＳＷ１０を介して端子ＶＩＮに接続され、キャパシタＣ１０の他端は、スイッチＳＷ１２を介して電圧ＶＣＯＭに固定される。これにより、キャパシタＣ１０は、スイッチＳＷ１０、ＳＷ１２がオン状態のときに、入力電圧ＶＩＮで充電される。すなわち、積分器１０は、入力電圧ＶＩＮを充電期間にサンプリングする。なお、キャパシタＣ１０に充電される電荷Ｑ１０は、キャパシタＣ１０の容量をＣ１０とすると、式（１）で表される。
【００１８】
Ｑ１０＝Ｃ１０・（ＶＩＮ−ＶＣＯＭ）      ・・・（１）
また、積分期間では、キャパシタＣ１０の一端は、参照電圧ＶＢを量子化部２０からスイッチＳＷ２０を介して受け、キャパシタＣ１０の他端は、差動増幅器ＡＭＰの反転入力端子（−）にスイッチＳＷ２２を介して接続される。差動増幅器ＡＭＰの反転入力端子（−）は、非反転入力端子（＋）の電圧ＶＣＯＭに維持される。このため、キャパシタＣ１０の他端は、電圧ＶＣＯＭに維持される。したがって、積分期間のキャパシタＣ１０の電荷量は、参照電圧ＶＢと電圧ＶＣＯＭとの差分電圧に応じた電荷量に調整される。
【００１９】
なお、キャパシタＣ２０の一端がスイッチＳＷ２２を介してキャパシタＣ１０に接続されるため、キャパシタＣ１０の電荷量は、キャパシタＣ１０、Ｃ２０間の電荷の移動により、調整される。キャパシタＣ１０、Ｃ２０間を移動する電荷ΔＱは、式（２）で表される。さらに、電荷ΔＱは、式（１）を式（２）に代入することにより、式（３）で表される。
【００２０】
ΔＱ＝Ｃ１０・（ＶＢ−ＶＣＯＭ）−Ｑ１０      ・・・（２）
ΔＱ＝Ｃ１０・（ＶＢ−ＶＩＮ）      ・・・（３）
すなわち、積分期間では、参照電圧ＶＢと入力電圧ＶＩＮとの差分電圧に対応する量の電荷ΔＱが、キャパシタＣ１０、Ｃ２０間で移動する。例えば、前の周期の積分期間に確定したキャパシタＣ２０の他端（差動増幅器ＡＭＰの出力端子に接続されたノード）の電圧をＶＡｏｌｄとすると、参照電圧ＶＢは、電圧ＶＡｏｌｄの量子化信号ＤＯＵＴに対応する電圧である。
【００２１】
また、電荷ΔＱは、キャパシタＣ２０の容量をＣ２０とすると、電圧ＶＡｏｌｄ（前の周期の積分期間に確定したキャパシタＣ２０の他端の電圧）を用いて、式（４）で表される。そして、キャパシタＣ２０の他端の電圧ＶＡは、式（３）および式（４）より、式（５）で表される。
【００２２】
ΔＱ＝−Ｃ２０・（ＶＡ−ＶＡｏｌｄ）      ・・・（４）
ＶＡ＝（Ｃ１０／Ｃ２０）・（ＶＩＮ−ＶＢ）＋ＶＡｏｌｄ      ・・・（５）
式（５）は、キャパシタＣ２０の他端の電圧ＶＡが入力電圧ＶＩＮと参照電圧ＶＢとの差分電圧を積分した電圧であることを示している。このように、積分器１０は、入力電圧ＶＩＮと参照電圧ＶＢとの差分電圧を積分期間に積分する。なお、電圧ＶＡは、量子化部２０に供給される。すなわち、積分器１０は、入力電圧ＶＩＮと参照電圧ＶＢとの差分電圧を積分した電圧ＶＡを量子化部２０に出力する。
【００２３】
量子化部２０は、例えば、制御信号ＣＮＴ１、クロックＣＬＫ１および電圧ＶＡを受け、量子化信号ＤＯＵＴおよび参照電圧ＶＢを出力する。クロックＣＬＫ１は、充電期間（例えば、制御信号ＣＮＴ１の高レベルの期間）より短い周期のクロックである。例えば、クロックＣＬＫ１の充電期間のクロック数は、量子化信号ＤＯＵＴのビット数に等しい。また、量子化信号ＤＯＵＴは、例えば、充電期間の電圧ＶＡ（前の周期の積分期間で確定した電圧ＶＡ）を量子化した信号である。したがって、参照電圧ＶＢは、充電期間の電圧ＶＡ（例えば、式（５）の電圧ＶＡｏｌｄ）の量子化信号ＤＯＵＴに対応する電圧である。
【００２４】
例えば、量子化部２０は、クロックＣＬＫ１に同期して動作し、電圧ＶＡを充電期間に量子化する。そして、量子化部２０は、電圧ＶＡの量子化信号ＤＯＵＴを積分期間に出力する。さらに、量子化部２０は、量子化信号ＤＯＵＴに基づく参照電圧ＶＢを積分器１０のスイッチＳＷ２０のノードＮ１に出力する。このように、量子化部２０は、充電期間の電圧ＶＡに基づいて量子化信号ＤＯＵＴを生成するとともに、量子化信号ＤＯＵＴに基づく参照電圧ＶＢを積分器１０に出力する。
【００２５】
図２は、図１に示した変調装置の動作の一例を示している。なお、図２は、制御信号ＣＮＴ１の各周期Ｔ（１番目から１０番目）の電圧ＶＩＮ、ＶＡ、ＶＢおよび量子化信号ＤＯＵＴ（２進数）を示している。また、図２の備考には、制御信号ＣＮＴ１、ＣＮＴ２のタイミングおよび量子化の際の条件の一例を示している。制御信号ＣＮＴ１、ＣＮＴ２の周期Ｔの前半の期間ＦＨは、充電期間であり、周期Ｔの後半の期間ＬＨは、積分期間である。
【００２６】
図２の例では、入力電圧ＶＩＮの範囲は、０Ｖ以上４Ｖ以下であり、量子化信号ＤＯＵＴは、“００”、“０１”、“１０”および“１１”の４レベルである。そして、“００”、“０１”、“１０”および“１１”の量子化信号ＤＯＵＴには、１Ｖ、２Ｖ、３Ｖ、４Ｖの参照電圧ＶＢがそれぞれ対応付けされている。
【００２７】
例えば、電圧ＶＡが０Ｖ以上で１Ｖ以下のとき（０≦ＶＡ≦１）、量子化信号ＤＯＵＴは“００”に設定される。量子化信号ＤＯＵＴが“００”のとき、参照電圧ＶＢは１Ｖに設定される。電圧ＶＡが１Ｖより大きく２Ｖ以下のとき（１＜ＶＡ≦２）、量子化信号ＤＯＵＴは“０１”に設定される。量子化信号ＤＯＵＴが“０１”のとき、参照電圧ＶＢは２Ｖに設定される。
【００２８】
電圧ＶＡが２Ｖより大きく３Ｖ以下のとき（２＜ＶＡ≦３）、量子化信号ＤＯＵＴは“１０”に設定される。量子化信号ＤＯＵＴが“１０”のとき、参照電圧ＶＢは３Ｖに設定される。電圧ＶＡが３Ｖより大きく４Ｖ以下のとき（３＜ＶＡ≦４）、量子化信号ＤＯＵＴは“１１”に設定される。量子化信号ＤＯＵＴが“１１”のとき、参照電圧ＶＢは４Ｖに設定される。
【００２９】
図２に示した動作では、各周期Ｔの入力電圧ＶＩＮは、１．７Ｖである。また、キャパシタＣ１０の容量は、キャパシタＣ２０の容量と同じである。なお、図２の１番目の周期の前の行は、初期状態の電圧ＶＡ、ＶＢおよび量子化信号ＤＯＵＴを示している。１番目の周期では、初期状態の電圧ＶＡ、ＶＢが０Ｖおよび１Ｖであるため、積分期間ＬＨで確定する電圧ＶＡは、式（５）より、０．７Ｖ（＝１．７−１＋０）である。したがって、量子化信号ＤＯＵＴは“００”に設定され、参照電圧ＶＢは１Ｖに設定される。
【００３０】
２番目の周期では、前の周期（１番目の周期）の電圧ＶＡ、ＶＢが０．７Ｖおよび１Ｖであるため、積分期間ＬＨで確定する電圧ＶＡは、式（５）より、１．４Ｖ（＝１．７−１＋０．７）である。したがって、量子化信号ＤＯＵＴは“０１”に設定され、参照電圧ＶＢは２Ｖに設定される。
【００３１】
３番目の周期では、前の周期（２番目の周期）の電圧ＶＡ、ＶＢが１．４Ｖおよび２Ｖであるため、積分期間ＬＨで確定する電圧ＶＡは、式（５）より、１．１Ｖ（＝１．７−２＋１．４）である。したがって、量子化信号ＤＯＵＴは“０１”に設定され、参照電圧ＶＢは２Ｖに設定される。このように、各周期で、入力電圧ＶＩＮと参照電圧ＶＢとの差分電圧（＝ＶＩＮ−ＶＢ）が前の周期の電圧ＶＡ（＝ＶＡｏｌｄ）に加算される。
【００３２】
ΔΣ変調では、例えば、所定時間内の量子化信号ＤＯＵＴに対応する参照電圧ＶＢを平均することにより、入力電圧ＶＩＮを復調できる。図２の例では、１０周期中に“００”および“０１”の量子化信号ＤＯＵＴがそれぞれ４個および６個存在している。したがって、量子化信号ＤＯＵＴに対応する参照電圧ＶＢの平均値ＯＵＴａｖｅは、式（６）で表される。
【００３３】
ＯＵＴａｖｅ＝（１×４＋２×６）／１０＝１．６      ・・・（６）
このように、この実施形態では、入力信号ＶＩＮ（例えば、１．７Ｖ）を２ビットの量子化信号ＤＯＵＴで表すことができる。
【００３４】
図３は、図１に示した量子化部２０の一例を示している。なお、図中の符号ＶＢ１・・・ＶＢｉは、量子化信号ＤＯＵＴの値に対応付けられた参照電圧を示している。例えば、参照電圧ＶＢ１・・・ＶＢｉは、電圧発生回路等により、量子化部２０内で生成される。なお、量子化部２０は、参照電圧ＶＢ１・・・ＶＢｉを外部から受けてもよい。
【００３５】
量子化部２０は、例えば、制御信号ＣＮＴ１、クロックＣＬＫ１および電圧ＶＡを受け、量子化信号ＤＯＵＴおよび参照電圧ＶＢを電圧ＶＡに基づいて生成する。例えば、量子化部２０は、レベル選択部ＲＳＥＬ、比較部ＣＭＰ、演算部ＯＰＰおよび遅延部ＤＬＹを有している。
【００３６】
レベル選択部ＲＳＥＬは、量子化信号ＤＯＵＴおよび複数の参照電圧ＶＢ（ＶＢ１・・・ＶＢｉ）を受け、複数の参照電圧ＶＢから１つの参照電圧ＶＢを量子化信号ＤＯＵＴに基づいて選択する。そして、レベル選択部ＲＳＥＬは、選択した参照電圧ＶＢを積分器１０（例えば、図１に示した積分器１０のスイッチＳＷ２０）および比較部ＣＭＰに出力する。すなわち、レベル選択部ＲＳＥＬは、遅延部ＤＬＹから受けた量子化信号ＤＯＵＴに対応する参照電圧ＶＢを、積分器１０および比較部ＣＭＰに出力する。
【００３７】
比較部ＣＭＰは、電圧ＶＡおよび参照電圧ＶＢを積分器１０およびレベル選択部ＲＳＥＬからそれぞれ受け、電圧ＶＡと参照電圧ＶＢとを充電期間ＦＨ（図２に示した期間ＦＨ）に比較する。すなわち、比較部ＣＭＰは、積分器１０の出力電圧ＶＡとレベル選択部ＲＳＥＬで選択された参照電圧ＶＢとを比較する。そして、比較部ＣＭＰは、電圧ＶＡと参照電圧ＶＢとの比較結果を示す比較信号ＣＳＩＧを、演算部ＯＰＰに出力する。
【００３８】
演算部ＯＰＰは、例えば、制御信号ＣＮＴ１、クロックＣＬＫ１および比較信号ＣＳＩＧを受け、量子化信号ＤＳＩＧを生成する。例えば、演算部ＯＰＰは、比較信号ＣＳＩＧを比較部ＣＭＰから受け、充電期間ＦＨに受けた比較信号ＣＳＩＧに基づいて、量子化信号ＤＳＩＧを生成する。そして、演算部ＯＰＰは、量子化信号ＤＳＩＧを遅延部ＤＬＹに出力する。
【００３９】
遅延部ＤＬＹは、例えば、クロックＣＬＫ１に同期して動作する記憶回路ＤＦＦを有している。記憶回路ＤＦＦは、例えば、クロックＣＬＫ１に同期して動作するＤフリップフロップである。例えば、記憶回路ＤＦＦは、制御信号ＣＮＴ１、クロックＣＬＫ１および量子化信号ＤＳＩＧを受け、演算部ＯＰＰから受けた量子化信号ＤＳＩＧをクロックＣＬＫ１に同期して出力する。これにより、量子化信号ＤＳＩＧをクロックＣＬＫ１のほぼ１周期分だけ遅延させた量子化信号ＤＯＵＴが生成される。
【００４０】
例えば、記憶回路ＤＦＦは、量子化信号ＤＳＩＧを遅延させた量子化信号ＤＯＵＴを、量子化部２０の外部およびレベル選択部ＲＳＥＬに出力する。このように、遅延部ＤＬＹは、クロックＣＬＫ１に同期して動作し、演算部ＯＰＰから受けた量子化信号ＤＳＩＧを遅延させ、遅延させた量子化信号ＤＯＵＴをレベル選択部ＲＳＥＬに出力する。
【００４１】
なお、量子化部２０の構成は、この例に限定されない。例えば、量子化部２０は、遅延部ＤＬＹの出力信号ＤＯＵＴの代わりに、演算部ＯＰＰの出力信号ＤＳＩＧを量子化部２０の外部に出力してもよい。このときにも、レベル選択部ＲＳＥＬは、量子化信号ＤＳＩＧを遅延させた量子化信号ＤＯＵＴを、遅延部ＤＬＹから受ける。電圧ＶＡの量子化信号が演算部ＯＰＰから出力されるときには、変調装置に電圧ＶＩＮが入力されてから変調結果が出力されるまでの遅延時間を短くできる。
【００４２】
図４は、図３に示した量子化部２０の動作の一例を示している。なお、図４は、図２の備考に示した条件で量子化するときの量子化部２０の動作の一例を示している。図４の動作は、ハードウェアのみで実現されてもよく、ハードウェアをソフトウェアにより制御することにより実現されてもよい。図４では、信号ＣＳＩＧ、ＤＳＩＧ、ＤＯＵＴを２進数で示している。
【００４３】
図４の動作では、例えば、変調装置は、０Ｖ以上４Ｖ以下の範囲の入力信号ＶＩＮを２ビットの量子化信号ＤＯＵＴに量子化する。例えば、“００”、“０１”、“１０”および“１１”の量子化信号ＤＯＵＴには、１Ｖ、２Ｖ、３Ｖ、４Ｖの参照電圧ＶＢがそれぞれ対応付けされている。
【００４４】
図４の例では、電圧ＶＡが０Ｖ以上で１Ｖ以下のとき（０≦ＶＡ≦１）、量子化信号ＤＯＵＴは“００”に設定される。量子化信号ＤＯＵＴが“００”のとき、参照電圧ＶＢは１Ｖに設定される。電圧ＶＡが１Ｖより大きく２Ｖ以下のとき（１＜ＶＡ≦２）、量子化信号ＤＯＵＴは“０１”に設定される。量子化信号ＤＯＵＴが“０１”のとき、参照電圧ＶＢは２Ｖに設定される。
【００４５】
電圧ＶＡが２Ｖより大きく３Ｖ以下のとき（２＜ＶＡ≦３）、量子化信号ＤＯＵＴは“１０”に設定される。量子化信号ＤＯＵＴが“１０”のとき、参照電圧ＶＢは３Ｖに設定される。電圧ＶＡが３Ｖより大きく４Ｖ以下のとき（３＜ＶＡ≦４）、量子化信号ＤＯＵＴは“１１”に設定される。量子化信号ＤＯＵＴが“１１”のとき、参照電圧ＶＢは４Ｖに設定される。
【００４６】
図４の動作は、制御信号ＣＮＴ１の周期Ｔ毎に実施される。例えば、クロックＣＬＫ１の周波数は、制御信号ＣＮＴ１の周波数の４倍である。このときには、処理Ｓ１００−Ｓ１０４、Ｓ１１８は、制御信号ＣＮＴ１の各周期ＴにおけるクロックＣＬＫ１の最初の周期に実施される。また、例えば、処理Ｓ１０６−Ｓ１１０、Ｓ１１４、Ｓ１２０−Ｓ１２４、Ｓ１２８は、制御信号ＣＮＴ１の各周期ＴにおけるクロックＣＬＫ１の２番目の周期に実施される。すなわち、処理Ｓ１００−Ｓ１１０、Ｓ１１４、Ｓ１１８−Ｓ１２４、Ｓ１２８は、充電期間ＦＨ（例えば、制御信号ＣＮＴ１の高レベルの期間ＦＨ）に実施される。
【００４７】
そして、処理Ｓ１１２、Ｓ１１６、Ｓ１２６、Ｓ１３０は、制御信号ＣＮＴ１の各周期ＴにおけるクロックＣＬＫ１の３番目の周期に実施される。すなわち、処理Ｓ１１２、Ｓ１１６、Ｓ１２６、Ｓ１３０は、積分期間ＬＨ（例えば、制御信号ＣＮＴ１の低レベルの期間ＬＨ）の最初に実施される。なお、クロックＣＬＫ１は、例えば、図８に示すクロックＣＬＫ２と同じクロックでもよい。
【００４８】
処理Ｓ１００では、量子化信号ＤＯＵＴが“０１”に設定され、参照電圧ＶＢが２Ｖに設定される。例えば、記憶回路ＤＦＦは、制御信号ＣＮＴ１の立ち上がりエッジに応答して、量子化信号ＤＯＵＴを“０１”に設定する。そして、レベル選択部ＲＳＥＬは、“０１”の量子化信号ＤＯＵＴに応答して、２Ｖの参照電圧ＶＢを選択する。このように、比較部ＣＭＰが充電期間ＦＨの最初に受ける参照電圧ＶＢは、複数の参照電圧ＶＢ（１Ｖ、２Ｖ、３Ｖ、４Ｖ）の中央付近の値（２Ｖ）に設定される。
【００４９】
処理Ｓ１０２では、比較部ＣＭＰは、積分器１０の出力電圧ＶＡが２Ｖ（レベル選択部ＲＳＥＬで選択された参照電圧ＶＢ）以下か否かを判定する。電圧ＶＡが２Ｖ以下のとき（処理Ｓ１０２のＹｅｓ）、量子化部２０の動作は、処理Ｓ１０４に移る。一方、電圧ＶＡが２Ｖより大きいとき（処理Ｓ１０２のＮｏ）、量子化部２０の動作は、処理Ｓ１１８に移る。
【００５０】
処理Ｓ１０４では、比較信号ＣＳＩＧが“０”に設定され、量子化信号ＤＳＩＧが“００”に設定される。なお、“０”の比較信号ＣＳＩＧは、電圧ＶＡが参照電圧ＶＢ以下であることを示している。例えば、比較部ＣＭＰは、電圧ＶＡが参照電圧ＶＢ以下であるため、比較信号ＣＳＩＧを“０”に設定する。そして、演算部ＯＰＰは、比較信号ＣＳＩＧが“０”であるため、量子化信号ＤＳＩＧを“００”に設定する。
【００５１】
処理Ｓ１０６では、量子化信号ＤＯＵＴが“００”に設定され、参照電圧ＶＢが１Ｖに設定される。例えば、記憶回路ＤＦＦは、演算部ＯＰＰから受けた“００”の量子化信号ＤＳＩＧを、クロックＣＬＫ１の立ち上がりエッジに応答して出力する。すなわち、記憶回路ＤＦＦは、“００”の量子化信号ＤＳＩＧを遅延させた量子化信号ＤＯＵＴを出力する。そして、レベル選択部ＲＳＥＬは、“００”の量子化信号ＤＯＵＴに応答して、１Ｖの参照電圧ＶＢを選択する。
【００５２】
処理Ｓ１０８では、比較部ＣＭＰは、積分器１０の出力電圧ＶＡが１Ｖ（レベル選択部ＲＳＥＬで選択された参照電圧ＶＢ）以下か否かを判定する。電圧ＶＡが１Ｖ以下のとき（処理Ｓ１０８のＹｅｓ）、量子化部２０の動作は、処理Ｓ１１０に移る。一方、電圧ＶＡが１Ｖより大きいとき（処理Ｓ１０８のＮｏ）、量子化部２０の動作は、処理Ｓ１１４に移る。すなわち、電圧ＶＡが１Ｖより大きく２Ｖ以下のとき、量子化部２０の動作は、処理Ｓ１１４に移る。
【００５３】
処理Ｓ１１０では、比較信号ＣＳＩＧが“０”に設定され、量子化信号ＤＳＩＧは“００”に維持される。例えば、比較部ＣＭＰは、電圧ＶＡが参照電圧ＶＢ以下であるため、比較信号ＣＳＩＧを“０”に設定する。そして、演算部ＯＰＰは、比較信号ＣＳＩＧが“０”であるため、量子化信号ＤＳＩＧを“００”に維持する。
【００５４】
処理Ｓ１１２では、量子化信号ＤＯＵＴが“００”に設定され、参照電圧ＶＢが１Ｖに設定される。例えば、記憶回路ＤＦＦは、演算部ＯＰＰから受けた“００”の量子化信号ＤＳＩＧを、クロックＣＬＫ１の立ち上がりエッジに応答して出力する。すなわち、記憶回路ＤＦＦは、“００”の量子化信号ＤＳＩＧを遅延させた量子化信号ＤＯＵＴを出力する。そして、レベル選択部ＲＳＥＬは、“００”の量子化信号ＤＯＵＴに応答して、１Ｖの参照電圧ＶＢを選択する。このように、量子化部２０は、例えば、電圧ＶＡが１Ｖ以下のとき、“００”の量子化信号ＤＯＵＴおよび１Ｖの参照電圧ＶＢを出力する。
【００５５】
処理Ｓ１１４では、比較信号ＣＳＩＧが“１”に設定され、量子化信号ＤＳＩＧは“０１”に設定される。なお、“１”の比較信号ＣＳＩＧは、電圧ＶＡが参照電圧ＶＢより大きいことを示している。例えば、比較部ＣＭＰは、電圧ＶＡが参照電圧ＶＢより大きいため、比較信号ＣＳＩＧを“１”に設定する。そして、演算部ＯＰＰは、比較信号ＣＳＩＧが“１”であるため、処理Ｓ１０４で設定された量子化信号ＤＳＩＧの値（“００”）に“１”を加算し、量子化信号ＤＳＩＧを“０１”に設定する。
【００５６】
処理Ｓ１１６では、量子化信号ＤＯＵＴが“０１”に設定され、参照電圧ＶＢが２Ｖに設定される。例えば、記憶回路ＤＦＦは、演算部ＯＰＰから受けた“０１”の量子化信号ＤＳＩＧを、クロックＣＬＫ１の立ち上がりエッジに応答して出力する。すなわち、記憶回路ＤＦＦは、“０１”の量子化信号ＤＳＩＧを遅延させた量子化信号ＤＯＵＴを出力する。そして、レベル選択部ＲＳＥＬは、“０１”の量子化信号ＤＯＵＴに応答して、２Ｖの参照電圧ＶＢを選択する。このように、量子化部２０は、例えば、電圧ＶＡが１Ｖより大きく２Ｖ以下のとき、“０１”の量子化信号ＤＯＵＴおよび２Ｖの参照電圧ＶＢを出力する。
【００５７】
処理Ｓ１１８では、比較信号ＣＳＩＧが“１”に設定され、量子化信号ＤＳＩＧが“１０”に設定される。例えば、比較部ＣＭＰは、電圧ＶＡが参照電圧ＶＢより大きいため、比較信号ＣＳＩＧを“１”に設定する。そして、演算部ＯＰＰは、比較信号ＣＳＩＧが“１”であるため、量子化信号ＤＳＩＧを“１０”に設定する。
【００５８】
処理Ｓ１２０では、量子化信号ＤＯＵＴが“１０”に設定され、参照電圧ＶＢが３Ｖに設定される。例えば、記憶回路ＤＦＦは、演算部ＯＰＰから受けた“１０”の量子化信号ＤＳＩＧを、クロックＣＬＫ１の立ち上がりエッジに応答して出力する。すなわち、記憶回路ＤＦＦは、“１０”の量子化信号ＤＳＩＧを遅延させた量子化信号ＤＯＵＴを出力する。そして、レベル選択部ＲＳＥＬは、“１０”の量子化信号ＤＯＵＴに応答して、３Ｖの参照電圧ＶＢを選択する。
【００５９】
処理Ｓ１２２では、比較部ＣＭＰは、積分器１０の出力電圧ＶＡが３Ｖ（レベル選択部ＲＳＥＬで選択された参照電圧ＶＢ）以下か否かを判定する。電圧ＶＡが３Ｖ以下のとき（処理Ｓ１２２のＹｅｓ）、量子化部２０の動作は、処理Ｓ１２４に移る。すなわち、電圧ＶＡが２Ｖより大きく３Ｖ以下のとき、量子化部２０の動作は、処理Ｓ１２４に移る。一方、電圧ＶＡが３Ｖより大きいとき（処理Ｓ１２２のＮｏ）、量子化部２０の動作は、処理Ｓ１２８に移る。
【００６０】
処理Ｓ１２４では、比較信号ＣＳＩＧが“０”に設定され、量子化信号ＤＳＩＧは“１０”に維持される。例えば、比較部ＣＭＰは、電圧ＶＡが参照電圧ＶＢ以下であるため、比較信号ＣＳＩＧを“０”に設定する。そして、演算部ＯＰＰは、比較信号ＣＳＩＧが“０”であるため、量子化信号ＤＳＩＧを“１０”に維持する。
【００６１】
処理Ｓ１２６では、量子化信号ＤＯＵＴが“１０”に設定され、参照電圧ＶＢが３Ｖに設定される。例えば、記憶回路ＤＦＦは、演算部ＯＰＰから受けた“１０”の量子化信号ＤＳＩＧを、クロックＣＬＫ１の立ち上がりエッジに応答して出力する。すなわち、記憶回路ＤＦＦは、“１０”の量子化信号ＤＳＩＧを遅延させた量子化信号ＤＯＵＴを出力する。そして、レベル選択部ＲＳＥＬは、“１０”の量子化信号ＤＯＵＴに応答して、３Ｖの参照電圧ＶＢを選択する。このように、量子化部２０は、例えば、電圧ＶＡが２Ｖより大きく３Ｖ以下のとき、“１０”の量子化信号ＤＯＵＴおよび３Ｖの参照電圧ＶＢを出力する。
【００６２】
処理Ｓ１２８では、比較信号ＣＳＩＧが“１”に設定され、量子化信号ＤＳＩＧが“１１”に設定される。例えば、比較部ＣＭＰは、電圧ＶＡが参照電圧ＶＢより大きいため、比較信号ＣＳＩＧを“１”に設定する。そして、演算部ＯＰＰは、比較信号ＣＳＩＧが“１”であるため、処理Ｓ１１８で設定された量子化信号ＤＳＩＧの値（“１０”）に“１”を加算し、量子化信号ＤＳＩＧを“１１”に設定する。
【００６３】
処理Ｓ１３０では、量子化信号ＤＯＵＴが“１１”に設定され、参照電圧ＶＢが４Ｖに設定される。例えば、記憶回路ＤＦＦは、演算部ＯＰＰから受けた“１１”の量子化信号ＤＳＩＧを、クロックＣＬＫ１の立ち上がりエッジに応答して出力する。すなわち、記憶回路ＤＦＦは、“１１”の量子化信号ＤＳＩＧを遅延させた量子化信号ＤＯＵＴを出力する。そして、レベル選択部ＲＳＥＬは、“１１”の量子化信号ＤＯＵＴに応答して、４Ｖの参照電圧ＶＢを選択する。このように、量子化部２０は、例えば、電圧ＶＡが３Ｖより大きいとき、“１１”の量子化信号ＤＯＵＴおよび４Ｖの参照電圧ＶＢを出力する。
【００６４】
処理Ｓ１１２、Ｓ１１６、Ｓ１２６、Ｓ１３０で設定された量子化信号ＤＯＵＴおよび参照電圧ＶＢは、積分期間ＬＨが終了するまで維持される。例えば、演算部ＯＰＰは、処理Ｓ１１０、Ｓ１１４、Ｓ１２４、Ｓ１２８で設定した量子化信号ＤＳＩＧの値を、積分期間ＬＨが終了するまで維持する。なお、クロックＣＬＫ１が図８に示すクロックＣＬＫ２と同じクロックのときには、積分期間ＬＨでの演算部ＯＰＰの出力信号ＤＳＩＧは不定でもよい。
【００６５】
このように、この実施形態では、充電期間ＦＨより短い周期のクロックＣＬＫ１を用いて、電圧ＶＩＮを複数ビットの量子化信号ＤＯＵＴに量子化する。複数ビットの量子化信号ＤＯＵＴが生成されるため、変調装置の信号対雑音比（以下、ＳＮＲとも称する）は、改善される。例えば、複数ビットの量子化信号ＤＯＵＴは、量子化部２０をクロックＣＬＫ１に同期して動作させることにより、生成される。
【００６６】
すなわち、この実施形態では、変調装置の量子化部２０以外の回路（積分器１０）を高速動作させる必要がない。このため、この実施形態では、サンプリング周波数を上げて変調装置全体を高速動作させる構成に比べて、消費電力を低減できる。また、変調装置の出力精度を向上させるために、ΔΣ変調の次数を増やした構成では、各段の処理を高速化する必要があるため、図１に示した変調装置に比べて、消費電力が増加する。すなわち、この実施形態では、ΔΣ変調の次数を増やす構成に比べて、消費電力を低減できる。
【００６７】
なお、量子化部２０の動作は、この例に限定されない。例えば、量子化のレベルは、３でもよいし、５以上でもよい。例えば、電圧ＶＩＮは、図１３および図１４に示すように、３ビットの量子化信号ＤＯＵＴに量子化されてもよい。電圧ＶＩＮを３ビット以上の量子化信号ＤＯＵＴに量子化するときには、量子化部２０は、積分器１０の出力電圧ＶＡとレベル選択部ＲＳＥＬで選択された参照電圧ＶＢとの比較（処理Ｓ１０２等）および参照電圧ＶＢの更新（処理Ｓ１０６、Ｓ１２０等）を繰り返し、量子化信号ＤＳＩＧを充電期間ＦＨに生成する。
【００６８】
図５は、図３に示した量子化部２０の動作タイミングの一例を示している。なお、図５は、変調装置の入力電圧ＶＩＮが１．７Ｖのときの量子化部２０の動作タイミングの一例を示している。量子化の際の条件は、図２の備考に示した条件である。すなわち、図５は、図４に示した動作の各信号の一例を示している。
【００６９】
図５では、信号ＣＳＩＧ、ＤＳＩＧ、ＤＯＵＴを２進数で示している。また、図のＸＸは、不定の値を示している。図５の充電期間ＦＨの電圧ＶＡは、前の周期Ｔの積分期間ＬＨに確定した電圧ＶＡの値を示し、積分期間ＬＨの電圧ＶＡの括弧内の値は、積分期間ＬＨの最初および最後の値を示している。周期Ｔ（ｎ）は、制御信号ＣＮＴ１のｎ番目の周期Ｔを示し、周期Ｔ（ｎ＋１）は、周期Ｔ（ｎ）の次の周期Ｔを示している。また、期間Ｐ（Ｐ１−Ｐ４）は、クロックＣＬＫ１の周期に対応している。クロックＣＬＫ１の周波数は、例えば、制御信号ＣＮＴ１の周波数の４倍である。
【００７０】
周期Ｔ（ｎ）の期間Ｐ１（クロックＣＬＫ１の最初の周期）では、量子化信号ＤＯＵＴが“０１”に設定され、参照電圧ＶＢが２Ｖに設定される。また、電圧ＶＡは、例えば、０．７Ｖに維持されている。電圧ＶＡ（０．７Ｖ）が参照電圧ＶＢ（２Ｖ）以下であるため、比較信号ＣＳＩＧは“０”に設定される。比較信号ＣＳＩＧが“０”であるため、量子化信号ＤＳＩＧは“００”に設定される。
【００７１】
周期Ｔ（ｎ）の期間Ｐ２（クロックＣＬＫ１の２番目の周期）では、期間Ｐ１の量子化信号ＤＳＩＧが“００”であるため、量子化信号ＤＯＵＴは“００”に設定される。例えば、記憶回路ＤＦＦは、期間Ｐ１に設定された“００”の量子化信号ＤＳＩＧを、クロックＣＬＫ１の立ち上がりエッジに応答して出力する。これにより、“００”の量子化信号ＤＯＵＴが記憶回路ＤＦＦから出力される。量子化信号ＤＯＵＴが“００”であるため、参照電圧ＶＢは１Ｖに設定される。電圧ＶＡ（０．７Ｖ）が参照電圧ＶＢ（１Ｖ）以下であるため、比較信号ＣＳＩＧは“０”に設定される。比較信号ＣＳＩＧが“０”であるため、量子化信号ＤＳＩＧは“００”に維持される。
【００７２】
期間Ｐ２で生成された量子化信号ＤＳＩＧ（“００”）は、電圧ＶＡ（０．７Ｖ）を量子化した信号に対応する。すなわち、この実施形態では、電圧ＶＡの量子化信号ＤＳＩＧは、充電期間ＦＨ（期間Ｐ１、Ｐ２）に生成される。
【００７３】
周期Ｔ（ｎ）の期間Ｐ３（クロックＣＬＫ１の３番目の周期）では、期間Ｐ２の量子化信号ＤＳＩＧが“００”であるため、量子化信号ＤＯＵＴは“００”に設定される。そして、量子化信号ＤＯＵＴが“００”であるため、参照電圧ＶＢは１Ｖに設定される。これにより、積分期間ＬＨの最初に、電圧ＶＡ（０．７Ｖ）に対応する量子化信号ＤＯＵＴ（“００”）および参照電圧ＶＢ（１Ｖ）が量子化部２０から出力される。なお、この実施形態では、量子化信号ＤＳＩＧは、比較信号ＣＳＩＧの値に拘わらず、期間Ｐ２の値（“００”）に維持される。
【００７４】
周期Ｔ（ｎ）の期間Ｐ４（クロックＣＬＫ１の４番目の周期）では、期間Ｐ３の量子化信号ＤＳＩＧが“００”であるため、量子化信号ＤＯＵＴは“００”に設定される。そして、量子化信号ＤＯＵＴが“００”であるため、参照電圧ＶＢは１Ｖに設定される。量子化信号ＤＳＩＧは、例えば、期間Ｐ３の値（“００”）に維持される。なお、期間Ｐ４の量子化信号ＤＳＩＧは、不定でもよい。
【００７５】
このように、積分期間ＬＨ（期間Ｐ３、Ｐ４）では、量子化信号ＤＯＵＴは、期間Ｐ２の量子化信号ＤＳＩＧの値（“００”）に維持され、参照電圧ＶＢは、量子化信号ＤＯＵＴに対応する電圧（１Ｖ）に維持される。なお、積分期間ＬＨでは、電圧ＶＡは、図１で説明した式（５）により算出される電圧に変化する。例えば、電圧ＶＡは、電圧ＶＩＮ（１．７Ｖ）と参照電圧ＶＢ（１Ｖ）との差分電圧（０．７Ｖ）を、充電期間ＦＨの電圧ＶＡ（０．７Ｖ）に加算した電圧（１．４Ｖ）に変化する。すなわち、電圧ＶＡは、０．７Ｖから１．４Ｖに変化する。
【００７６】
周期Ｔ（ｎ＋１）の期間Ｐ１（クロックＣＬＫ１の最初の周期）では、量子化信号ＤＯＵＴが“０１”に設定され、参照電圧ＶＢが２Ｖに設定される。また、電圧ＶＡは、周期Ｔ（ｎ）の積分期間ＬＨで確定した電圧（１．４Ｖ）に維持されている。電圧ＶＡ（１．４Ｖ）が参照電圧ＶＢ（２Ｖ）以下であるため、比較信号ＣＳＩＧは“０”に設定される。比較信号ＣＳＩＧが“０”であるため、量子化信号ＤＳＩＧは“００”に設定される。
【００７７】
周期Ｔ（ｎ＋１）の期間Ｐ２（クロックＣＬＫ１の２番目の周期）では、期間Ｐ１の量子化信号ＤＳＩＧが“００”であるため、量子化信号ＤＯＵＴは“００”に設定される。量子化信号ＤＯＵＴが“００”であるため、参照電圧ＶＢは１Ｖに設定される。電圧ＶＡ（１．４Ｖ）が参照電圧ＶＢ（１Ｖ）より大きいため、比較信号ＣＳＩＧは“１”に設定される。比較信号ＣＳＩＧが“１”であるため、量子化信号ＤＳＩＧは、期間Ｐ１の量子化信号ＤＳＩＧの値（“００”）に“１”を加算した値（“０１”）に設定される。期間Ｐ２で生成された量子化信号ＤＳＩＧ（“０１”）は、電圧ＶＡ（１．４Ｖ）を量子化した信号に対応する。
【００７８】
周期Ｔ（ｎ＋１）の期間Ｐ３（クロックＣＬＫ１の３番目の周期）では、期間Ｐ２の量子化信号ＤＳＩＧが“０１”であるため、量子化信号ＤＯＵＴは“０１”に設定される。そして、量子化信号ＤＯＵＴが“０１”であるため、参照電圧ＶＢは２Ｖに設定される。これにより、積分期間ＬＨの最初に、電圧ＶＡ（１．４Ｖ）に対応する量子化信号ＤＯＵＴ（“０１”）および参照電圧ＶＢ（２Ｖ）が量子化部２０から出力される。なお、この実施形態では、量子化信号ＤＳＩＧは、比較信号ＣＳＩＧの値に拘わらず、期間Ｐ２の値（“０１”）に維持される。
【００７９】
周期Ｔ（ｎ＋１）の期間Ｐ４（クロックＣＬＫ１の４番目の周期）では、期間Ｐ３の量子化信号ＤＳＩＧが“０１”であるため、量子化信号ＤＯＵＴは“０１”に設定される。そして、量子化信号ＤＯＵＴが“０１”であるため、参照電圧ＶＢは２Ｖに設定される。量子化信号ＤＳＩＧは、例えば、期間Ｐ３の値（“０１”）に維持される。なお、期間Ｐ４の量子化信号ＤＳＩＧは、不定でもよい。
【００８０】
このように、積分期間ＬＨ（期間Ｐ３、Ｐ４）では、量子化信号ＤＯＵＴは、期間Ｐ２の量子化信号ＤＳＩＧの値（“０１”）に維持され、参照電圧ＶＢは、量子化信号ＤＯＵＴに対応する電圧（２Ｖ）に維持される。なお、積分期間ＬＨでは、電圧ＶＡは、１．４Ｖから１．１Ｖに変化する。例えば、電圧ＶＡは、電圧ＶＩＮ（１．７Ｖ）と参照電圧ＶＢ（２Ｖ）との差分電圧（−０．３Ｖ）を、充電期間ＦＨの電圧ＶＡ（１．４Ｖ）に加算した電圧（１．１Ｖ）に変化する。
【００８１】
このように、この実施形態では、電圧ＶＡに対応する量子化信号ＤＯＵＴおよび参照電圧ＶＢは、積分期間ＬＨの開始とほぼ同じタイミングで出力される。したがって、積分器１０は、入力電圧ＶＩＮと参照電圧ＶＢとの差分電圧の積分を問題なく実施できる。
【００８２】
ここで、クロックＣＬＫ１の充電期間ＦＨのクロック数は、例えば、量子化信号ＤＯＵＴのビット数に“１”を加算した数でもよい。例えば、図５の動作において、クロックＣＬＫ１の周波数は、制御信号ＣＮＴ１の周波数の６倍でもよい。このときには、期間Ｐ３の動作が充電期間ＦＨに実施されるため、量子化部２０は、積分期間ＬＨが開始される前に、電圧ＶＡに対応する量子化信号ＤＯＵＴおよび参照電圧ＶＢを出力できる。
【００８３】
なお、クロックＣＬＫ１の周波数が制御信号ＣＮＴ１の周波数の６倍のときには、クロックＣＬＫ１の周波数が制御信号ＣＮＴ１の周波数の４倍のときに比べて、量子化部２０を高速動作させる必要がある。このため、消費電力が増加する。換言すれば、この実施形態では、クロックＣＬＫ１の充電期間ＦＨのクロック数を量子化信号ＤＯＵＴのビット数と等しくすることにより、消費電力の増加を抑制しつつ、複数ビットの量子化信号を生成できる。
【００８４】
図６は、図３に示した量子化部２０の動作タイミングの別の例を示している。なお、図６は、変調装置の入力電圧ＶＩＮが３．５Ｖのときの量子化部２０の動作タイミングの一例を示している。量子化の際の条件は、図２の備考に示した条件である。すなわち、図６は、図４に示した動作の各信号の一例を示している。図６のＸＸ等の意味は、図５と同じである。図５で説明した動作については、詳細な説明を省略する。
【００８５】
周期Ｔ（ｎ）の期間Ｐ１では、量子化信号ＤＯＵＴが“０１”に設定され、参照電圧ＶＢが２Ｖに設定される。また、電圧ＶＡは、例えば、３．５Ｖに維持されている。電圧ＶＡ（３．５Ｖ）が参照電圧ＶＢ（２Ｖ）より大きいため、比較信号ＣＳＩＧは“１”に設定される。比較信号ＣＳＩＧが“１”であるため、量子化信号ＤＳＩＧは“１０”に設定される。
【００８６】
周期Ｔ（ｎ）の期間Ｐ２では、期間Ｐ１の量子化信号ＤＳＩＧが“１０”であるため、量子化信号ＤＯＵＴは“１０”に設定される。そして、量子化信号ＤＯＵＴが“１０”であるため、参照電圧ＶＢは３Ｖに設定される。電圧ＶＡ（３．５Ｖ）が参照電圧ＶＢ（３Ｖ）より大きいため、比較信号ＣＳＩＧは“１”に設定される。比較信号ＣＳＩＧが“１”であるため、量子化信号ＤＳＩＧは、期間Ｐ１の量子化信号ＤＳＩＧの値（“１０”）に“１”を加算した値（“１１”）に設定される。期間Ｐ２の量子化信号ＤＳＩＧ（“１１”）は、電圧ＶＡ（３．５Ｖ）を量子化した信号に対応する。
【００８７】
周期Ｔ（ｎ）の期間Ｐ３では、期間Ｐ２の量子化信号ＤＳＩＧが“１１”であるため、量子化信号ＤＯＵＴは“１１”に設定される。そして、量子化信号ＤＯＵＴが“１１”であるため、参照電圧ＶＢは４Ｖに設定される。これにより、積分期間ＬＨの最初に、電圧ＶＡ（３．５Ｖ）に対応する量子化信号ＤＯＵＴ（“１１”）および参照電圧ＶＢ（４Ｖ）が量子化部２０から出力される。そして、量子化信号ＤＳＩＧ、ＤＯＵＴおよび参照電圧ＶＢは、積分期間ＬＨが終了するまで維持される。なお、積分期間ＬＨでは、電圧ＶＡは、図１で説明した式（５）により算出される電圧に変化する。すなわち、電圧ＶＡは、３．５Ｖから３Ｖに変化する。
【００８８】
周期Ｔ（ｎ＋１）の期間Ｐ１では、量子化信号ＤＯＵＴが“０１”に設定され、参照電圧ＶＢが２Ｖに設定される。また、電圧ＶＡは、周期Ｔ（ｎ）の積分期間ＬＨで確定した電圧（３Ｖ）に維持されている。電圧ＶＡ（３Ｖ）が参照電圧ＶＢ（２Ｖ）より大きいため、比較信号ＣＳＩＧは“１”に設定される。比較信号ＣＳＩＧが“１”であるため、量子化信号ＤＳＩＧは“１０”に設定される。
【００８９】
周期Ｔ（ｎ＋１）の期間Ｐ２では、期間Ｐ１の量子化信号ＤＳＩＧが“１０”であるため、量子化信号ＤＯＵＴは“１０”に設定される。そして、量子化信号ＤＯＵＴが“１０”であるため、参照電圧ＶＢは３Ｖに設定される。電圧ＶＡ（３Ｖ）が参照電圧ＶＢ（３Ｖ）以下であるため、比較信号ＣＳＩＧは“０”に設定される。比較信号ＣＳＩＧが“０”であるため、量子化信号ＤＳＩＧは“１０”に維持される。期間Ｐ２の量子化信号ＤＳＩＧ（“１０”）は、電圧ＶＡ（３Ｖ）を量子化した信号に対応する。
【００９０】
周期Ｔ（ｎ＋１）の期間Ｐ３では、期間Ｐ２の量子化信号ＤＳＩＧが“１０”であるため、量子化信号ＤＯＵＴは“１０”に設定される。そして、量子化信号ＤＯＵＴが“１０”であるため、参照電圧ＶＢは３Ｖに設定される。これにより、積分期間ＬＨの最初に、電圧ＶＡ（３Ｖ）に対応する量子化信号ＤＯＵＴ（“１０”）および参照電圧ＶＢ（３Ｖ）が量子化部２０から出力される。そして、量子化信号ＤＳＩＧ、ＤＯＵＴおよび参照電圧ＶＢは、積分期間ＬＨが終了するまで維持される。なお、積分期間ＬＨでは、電圧ＶＡは、３Ｖから３．５Ｖに変化する。
【００９１】
以上、この実施形態では、変調装置は、電圧ＶＡを充電期間ＦＨに複数ビットの量子化信号ＤＳＩＧに量子化する量子化部２０を有している。例えば、量子化部２０は、制御信号ＣＮＴ１の１周期ＴをクロックＣＬＫ１で時分割し、時分割した期間（クロックＣＬＫ１の周期）毎に参照電圧ＶＢを更新する。これにより、この実施形態では、電圧ＶＡの量子化信号ＤＳＩＧを、充電期間ＦＨ（クロックＣＬＫ１の２周期）以内に生成できる。
【００９２】
さらに、この実施形態では、量子化部２０は、電圧ＶＡの量子化に使用する参照電圧ＶＢを、積分器１０に出力する。これにより、この実施形態では、積分器１０で使用する参照電圧ＶＢを生成するためのＤ／Ａ変換器を省くことができ、回路規模の増加を抑制できる。すなわち、この実施形態では、回路規模の増加を抑制しつつ、複数ビットの量子化信号を生成できる。また、この実施形態では、回路規模の増加を抑制できるため、消費電流の増加を抑制できる。
【００９３】
図７は、別の実施形態における量子化部２０Ａの一例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態の変調装置は、量子化部２０の代わりに量子化部２０Ａを有することを除いて、上述した実施形態と同じである。量子化部２０Ａは、図３に示した演算部ＯＰＰおよび遅延部ＤＬＹの代わりに、演算部ＯＰＰ２および遅延部ＤＬＹ２を有している。量子化部２０Ａのその他の構成は、図３に示した量子化部２０と同じである。
【００９４】
また、量子化部２０Ａの動作は、クロック生成回路ＣＧＥＮの動作および積分期間ＬＨの演算部ＯＰＰ２の動作を除いて、量子化部２０と同じである。例えば、量子化部２０Ａの動作では、積分期間ＬＨの量子化信号ＤＳＩＧの処理が量子化部２０の動作と相違する。なお、量子化部２０Ａの動作の概要は、図４に示した動作で説明される。
【００９５】
量子化部２０Ａは、例えば、レベル選択部ＲＳＥＬ、比較部ＣＭＰ、演算部ＯＰＰ２および遅延部ＤＬＹ２を有している。遅延部ＤＬＹ２は、例えば、クロック生成回路ＣＧＥＮおよび記憶回路ＤＦＦを有している。
【００９６】
クロック生成回路ＣＧＥＮは、制御信号ＣＮＴ１およびクロックＣＬＫ１を受け、クロックＣＬＫ２を生成する。クロックＣＬＫ２は、積分期間ＬＨにおけるクロックＣＬＫ１の２番目以降のクロック（パルス）を省いた信号である。したがって、クロックＣＬＫ２の充電期間ＦＨでのクロック数は、量子化信号ＤＯＵＴのビット数に等しく、クロックＣＬＫ２の積分期間ＬＨでのクロック数は、１つである。
【００９７】
例えば、クロックＣＬＫ２は、制御信号ＣＮＴ１をクロックＣＬＫ１の１周期分遅延させた信号と制御信号ＣＮＴ１との論理和結果をイネーブル信号としたとき、イネーブル信号とクロックＣＬＫ１との論理積により生成される。すなわち、クロック生成回路ＣＧＥＮは、クロックＣＬＫ１を用いてクロックＣＬＫ２を生成する。そして、クロック生成回路ＣＧＥＮは、クロックＣＬＫ２を記憶回路ＤＦＦに出力する。
【００９８】
記憶回路ＤＦＦの構成は、図３に示した記憶回路ＤＦＦと同じである。なお、この実施形態の記憶回路ＤＦＦは、クロックＣＬＫ１の代わりに、クロックＣＬＫ２を受ける。したがって、記憶回路ＤＦＦは、クロックＣＬＫ２に同期して動作する。
【００９９】
演算部ＯＰＰ２は、例えば、制御信号ＣＮＴ１および比較信号ＣＳＩＧを受け、量子化信号ＤＳＩＧを生成する。例えば、演算部ＯＰＰ２は、充電期間ＦＨに受けた比較信号ＣＳＩＧに基づいて、量子化信号ＤＳＩＧを生成する。そして、演算部ＯＰＰ２は、量子化信号ＤＳＩＧを遅延部ＤＬＹに出力する。なお、この実施形態では、記憶回路ＤＦＦがクロックＣＬＫ２に同期して動作するため、量子化信号ＤＯＵＴおよび参照電圧ＶＢは、積分期間ＬＨの量子化信号ＤＳＩＧの値に拘わらず、積分期間ＬＨが終了するまで維持される。したがって、この実施形態では、演算部ＯＰＰ２は、充電期間ＦＨに確定した量子化信号ＤＳＩＧの値を、積分期間ＬＨに維持する必要がない。
【０１００】
なお、量子化部２０Ａの構成は、この例に限定されない。例えば、量子化部２０Ａは、クロックＣＬＫ１の代わりに、クロックＣＬＫ２を変調装置の外部から受けてもよい。このときには、クロック生成回路ＣＧＥＮを変調装置内に設ける必要がないため、変調装置の回路規模を低減できる。
【０１０１】
図８は、図７に示した量子化部２０Ａの動作タイミングの一例を示している。なお、図８は、変調装置の入力電圧ＶＩＮが１．７Ｖのときの量子化部２０Ａの動作タイミングの一例を示している。量子化の際の条件は、図２の備考に示した条件である。すなわち、図８は、図４に示した動作の各信号の一例を示している。図８のＸＸ等の意味は、図５と同じである。図５で説明した動作については、詳細な説明を省略する。
【０１０２】
充電期間ＦＨ（期間Ｐ１、Ｐ２）の量子化部２０Ａの動作タイミングは、クロックＣＬＫ２を除いて、図５に示した量子化部２０の動作タイミングと同じである。したがって、この実施形態においても、電圧ＶＡの量子化信号ＤＳＩＧは、充電期間ＦＨ（期間Ｐ１、Ｐ２）に生成される。なお、充電期間ＦＨ（期間Ｐ１、Ｐ２）のクロックＣＬＫ２は、クロックＣＬＫ１と同じである。例えば、周期Ｔ（ｎ）の期間Ｐ２では、記憶回路ＤＦＦは、期間Ｐ１に設定された“００”の量子化信号ＤＳＩＧを、クロックＣＬＫ２の立ち上がりエッジに応答して出力する。
【０１０３】
積分期間ＬＨ（期間Ｐ３、Ｐ４）の量子化部２０Ａの動作タイミングは、クロックＣＬＫ２および量子化信号ＤＳＩＧを除いて、図５に示した量子化部２０の動作タイミングと同じである。例えば、積分期間ＬＨ（期間Ｐ３、Ｐ４）のクロックＣＬＫ２は、積分期間ＬＨの最初に１つのクロック（パルス）を発生した後、積分期間ＬＨが終了するまで低レベルに維持される。
【０１０４】
したがって、期間Ｐ２の量子化信号ＤＳＩＧは、期間Ｐ３に量子化信号ＤＯＵＴとして出力される。そして、期間Ｐ３に出力された量子化信号ＤＯＵＴは、積分期間ＬＨが終了するまで維持される。このため、期間Ｐ３に出力された参照電圧ＶＢも、積分期間ＬＨが終了するまで維持される。
【０１０５】
例えば、周期Ｔ（ｎ）の期間Ｐ３では、記憶回路ＤＦＦは、期間Ｐ２に設定された“００”の量子化信号ＤＳＩＧを、クロックＣＬＫ２の立ち上がりエッジに応答して出力する。すなわち、周期Ｔ（ｎ）の期間Ｐ３では、記憶回路ＤＦＦは、電圧ＶＡ（０．７Ｖ）を量子化した量子化信号ＤＯＵＴ（“００”）を出力する。量子化信号ＤＯＵＴが“００”であるため、参照電圧ＶＢは１Ｖに設定される。そして、周期Ｔ（ｎ）の期間Ｐ４では、クロックＣＬＫ２が低レベルに維持されているため、量子化信号ＤＯＵＴおよび参照電圧ＶＢは、“００”および１Ｖにそれぞれ維持される。
【０１０６】
このように、この実施形態においても、周期Ｔ（ｎ）の積分期間ＬＨ（期間Ｐ３、Ｐ４）では、量子化信号ＤＯＵＴは、期間Ｐ２の量子化信号ＤＳＩＧの値（“００”）に維持され、参照電圧ＶＢは、量子化信号ＤＯＵＴに対応する電圧（１Ｖ）に維持される。同様に、周期Ｔ（ｎ＋１）の積分期間ＬＨ（期間Ｐ３、Ｐ４）では、量子化信号ＤＯＵＴは、期間Ｐ２の量子化信号ＤＳＩＧの値（“０１”）に維持され、参照電圧ＶＢは、量子化信号ＤＯＵＴに対応する電圧（２Ｖ）に維持される。
【０１０７】
図９は、図７に示した量子化部２０Ａの動作タイミングの別の例を示している。なお、図９は、変調装置の入力電圧ＶＩＮが３．５Ｖのときの量子化部２０Ａの動作タイミングの一例を示している。量子化の際の条件は、図２の備考に示した条件である。すなわち、図９は、図４に示した動作の各信号の一例を示している。図９のＸＸ等の意味は、図５と同じである。図５、図６および図８で説明した動作については、詳細な説明を省略する。例えば、クロックＣＬＫ２は、図８で説明したクロックＣＬＫ２と同じである。
【０１０８】
充電期間ＦＨ（期間Ｐ１、Ｐ２）の量子化部２０Ａの動作タイミングは、クロックＣＬＫ２を除いて、図６に示した量子化部２０の動作タイミングと同じである。積分期間ＬＨ（期間Ｐ３、Ｐ４）の量子化部２０Ａの動作タイミングは、クロックＣＬＫ２および量子化信号ＤＳＩＧを除いて、図６に示した量子化部２０の動作タイミングと同じである。
【０１０９】
例えば、周期Ｔ（ｎ）の期間Ｐ３では、記憶回路ＤＦＦは、期間Ｐ２に設定された“１１”の量子化信号ＤＳＩＧを、クロックＣＬＫ２の立ち上がりエッジに応答して出力する。すなわち、周期Ｔ（ｎ）の期間Ｐ３では、記憶回路ＤＦＦは、電圧ＶＡ（３．５Ｖ）を量子化した量子化信号ＤＯＵＴ（“１１”）を出力する。量子化信号ＤＯＵＴが“１１”であるため、参照電圧ＶＢは４Ｖに設定される。そして、周期Ｔ（ｎ）の期間Ｐ４では、クロックＣＬＫ２が低レベルに維持されているため、量子化信号ＤＯＵＴおよび参照電圧ＶＢは、“１１”および４Ｖにそれぞれ維持される。
【０１１０】
また、例えば、周期Ｔ（ｎ＋１）の期間Ｐ３では、記憶回路ＤＦＦは、期間Ｐ２に設定された“１０”の量子化信号ＤＳＩＧを、クロックＣＬＫ２の立ち上がりエッジに応答して出力する。すなわち、周期Ｔ（ｎ＋１）の期間Ｐ３では、記憶回路ＤＦＦは、電圧ＶＡ（３Ｖ）を量子化した量子化信号ＤＯＵＴ（“１０”）を出力する。量子化信号ＤＯＵＴが“１０”であるため、参照電圧ＶＢは３Ｖに設定される。そして、周期Ｔ（ｎ＋１）の期間Ｐ４では、クロックＣＬＫ２が低レベルに維持されているため、量子化信号ＤＯＵＴおよび参照電圧ＶＢは、“１０”および３Ｖにそれぞれ維持される。
【０１１１】
このように、積分期間ＬＨ（期間Ｐ３、Ｐ４）では、量子化信号ＤＯＵＴは、期間Ｐ２の量子化信号ＤＳＩＧの値に維持され、参照電圧ＶＢは、量子化信号ＤＯＵＴに対応する電圧に維持される。
【０１１２】
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、演算部ＯＰＰ２は、充電期間ＦＨに確定した量子化信号ＤＳＩＧの値を、積分期間ＬＨに維持する必要がない。したがって、演算部ＯＰＰ２の論理を簡易にできる。
【０１１３】
図１０は、別の実施形態における量子化部２０Ｂの一例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。この実施形態の変調装置は、量子化部２０の代わりに量子化部２０Ｂを有することを除いて、図１−図６で説明した実施形態と同じである。量子化部２０Ｂは、図３に示した量子化部２０にデータ選択部ＤＳＥＬおよび信号生成部ＳＧＥＮが追加され、演算部ＯＰＰの代わりに演算部ＯＰＰ２を有している。量子化部２０Ｂのその他の構成は、図３に示した量子化部２０と同じである。
【０１１４】
また、量子化部２０Ｂの動作は、信号生成部ＳＧＥＮの動作、データ選択部ＤＳＩＧおよび積分期間ＬＨの演算部ＯＰＰ２の動作を除いて、量子化部２０と同じである。例えば、量子化部２０Ａの動作の概要は、図４の量子化信号ＤＳＩＧを量子化信号ＤＳＩＧ’に読み替えることにより、図４に示した動作で説明される。なお、図１０では、演算部ＯＰＰ２の出力信号に符号ＤＳＩＧ’を付し、データ選択部ＤＳＩＧの出力信号に符号ＤＳＩＧを付している。
【０１１５】
量子化部２０Ｂは、例えば、信号生成部ＳＧＥＮ、レベル選択部ＲＳＥＬ、比較部ＣＭＰ、演算部ＯＰＰ２、データ選択部ＤＳＥＬおよび遅延部ＤＬＹを有している。演算部ＯＰＰ２は、例えば、図７に示した量子化部２０Ａの演算部ＯＰＰ２と同じである。
【０１１６】
信号生成部ＳＧＥＮは、制御信号ＣＮＴ１およびクロックＣＬＫ１を受け、データ選択信号ＣＮＴ３（以下、制御信号ＣＮＴ３とも称する）を生成する。そして、信号生成部ＳＧＥＮは、データ選択信号ＣＮＴ３をデータ選択部ＤＳＩＧに出力する。
【０１１７】
例えば、信号生成部ＳＧＥＮは、積分期間ＬＨの記憶回路ＤＦＦによる量子化信号ＤＳＩＧの最初の取り込みタイミングより後で、かつ、積分期間ＬＨの記憶回路ＤＦＦによる量子化信号ＤＳＩＧの２回目の取り込みタイミングより前に、制御信号ＣＮＴ３をアサートする。そして、信号生成部ＳＧＥＮは、積分期間ＬＨの記憶回路ＤＦＦによる量子化信号ＤＳＩＧの最後の取り込みタイミングより後で、かつ、積分期間ＬＨの終了より前に、制御信号ＣＮＴ３をネゲートする。
【０１１８】
データ選択部ＤＳＥＬは、量子化信号ＤＳＩＧ’、ＤＯＵＴおよび制御信号ＣＮＴ３を、演算部ＯＰＰ２、記憶回路ＤＦＦおよび信号生成部ＳＧＥＮからそれぞれ受ける。そして、データ選択部ＤＳＥＬは、制御信号ＣＮＴ３に基づいて、量子化信号ＤＳＩＧ’、ＤＯＵＴのいずれかを量子化信号ＤＳＩＧとして記憶回路ＤＦＦに出力する。例えば、データ選択部ＤＳＥＬは、制御信号ＣＮＴ３がネゲートされているとき、演算部ＯＰＰ２から受けた量子化信号ＤＳＩＧ’を記憶回路ＤＦＦに出力する。そして、データ選択部ＤＳＥＬは、制御信号ＣＮＴ３がアサートされているとき、記憶回路ＤＦＦから受けた量子化信号ＤＯＵＴを記憶回路ＤＦＦに出力する。
【０１１９】
これにより、積分期間ＬＨに記憶回路ＤＦＦにより取り込まれる量子化信号ＤＳＩＧは、充電期間ＦＨに確定した量子化信号ＤＳＩＧ’の値に設定される。したがって、積分期間ＬＨでは、量子化信号ＤＯＵＴは、充電期間ＦＨに確定した量子化信号ＤＳＩＧ’の値に維持され、参照電圧ＶＢは、量子化信号ＤＯＵＴに対応する電圧に維持される。
【０１２０】
なお、量子化部２０Ｂの構成は、この例に限定されない。例えば、量子化部２０Ｂは、制御信号ＣＮＴ３を変調装置の外部から受けてもよい。このときには、信号生成部ＳＧＥＮを変調装置内に設ける必要がないため、変調装置の回路規模を低減できる。また、信号生成部ＳＧＥＮおよびデータ選択部ＤＳＥＬは、演算部ＯＰＰ２内に設けられてもよい。信号生成部ＳＧＥＮおよびデータ選択部ＤＳＥＬが設けられた演算部ＯＰＰ２の動作は、例えば、記憶回路ＤＦＦから量子化信号ＤＯＵＴを受けることを除いて、図３に示した演算部ＯＰＰの動作と同じである。
【０１２１】
図１１は、図１０に示した量子化部２０Ｂの動作タイミングの一例を示している。なお、図１１は、変調装置の入力電圧ＶＩＮが１．７Ｖのときの量子化部２０Ｂの動作タイミングの一例を示している。量子化の際の条件は、図２の備考に示した条件である。すなわち、図１１は、図４に示した動作の各信号の一例を示している。図１１のＸＸ等の意味は、図５と同じである。図５で説明した動作については、詳細な説明を省略する。
【０１２２】
制御信号ＣＮＴ３は、充電期間ＦＨ（期間Ｐ１、Ｐ２）および期間Ｐ３の途中まで、低レベルに維持される。例えば、制御信号ＣＮＴ３は、積分期間ＬＨでのクロックＣＬＫ１の最初の立ち下がりエッジに同期して、低レベルから高レベルに変化する。その後、制御信号ＣＮＴ３は、期間Ｐ４の途中まで、高レベルに維持される。例えば、制御信号ＣＮＴ３は、積分期間ＬＨでのクロックＣＬＫ１の最後の立ち下がりエッジに同期して、高レベルから低レベルに変化する。その後、制御信号ＣＮＴ３は、積分期間ＬＨが終了するまで、低レベルに維持される。
【０１２３】
なお、データ選択部ＤＳＥＬは、例えば、制御信号ＣＮＴ３が低レベルのとき、演算部ＯＰＰ２から受けた量子化信号ＤＳＩＧ’を量子化信号ＤＳＩＧとして記憶回路ＤＦＦに出力する。そして、データ選択部ＤＳＥＬは、例えば、制御信号ＣＮＴ３が高レベルのとき、記憶回路ＤＦＦから受けた量子化信号ＤＯＵＴを量子化信号ＤＳＩＧとして記憶回路ＤＦＦに出力する。
【０１２４】
充電期間ＦＨ（期間Ｐ１、Ｐ２）の量子化部２０Ｂの動作タイミングは、制御信号ＣＮＴ３および量子化信号ＤＳＩＧ’を除いて、図５に示した量子化部２０の動作タイミングと同じである。したがって、この実施形態においても、電圧ＶＡの量子化信号ＤＳＩＧ’、ＤＳＩＧは、充電期間ＦＨ（期間Ｐ１、Ｐ２）に生成される。
【０１２５】
なお、充電期間ＦＨでは、記憶回路ＤＦＦは、演算部ＯＰＰ２の出力信号ＤＳＩＧ’を量子化信号ＤＳＩＧとして受ける。例えば、周期Ｔ（ｎ）の期間Ｐ２では、データ選択部ＤＳＥＬは、演算部ＯＰＰ２から受けた“００”の量子化信号ＤＳＩＧ’を、量子化信号ＤＳＩＧとして記憶回路ＤＦＦに出力する。
【０１２６】
積分期間ＬＨ（期間Ｐ３、Ｐ４）の量子化部２０Ｂの動作タイミングは、制御信号ＣＮＴ３および量子化信号ＤＳＩＧ’、ＤＳＩＧを除いて、図５に示した量子化部２０の動作タイミングと同じである。したがって、積分期間ＬＨ（期間Ｐ３、Ｐ４）では、量子化信号ＤＯＵＴは、充電期間ＦＨの電圧ＶＡを量子化した値に維持され、参照電圧ＶＢは、量子化信号ＤＯＵＴに対応する電圧に維持される。
【０１２７】
例えば、周期Ｔ（ｎ）の期間Ｐ３では、記憶回路ＤＦＦは、期間Ｐ２にデータ選択部ＤＳＥＬから受けた“００”の量子化信号ＤＳＩＧを、クロックＣＬＫ１の立ち上がりエッジに応答して出力する。すなわち、周期Ｔ（ｎ）の期間Ｐ３では、記憶回路ＤＦＦは、電圧ＶＡ（０．７Ｖ）を量子化した量子化信号ＤＯＵＴ（“００”）を出力する。量子化信号ＤＯＵＴが“００”であるため、参照電圧ＶＢは１Ｖに設定される。
【０１２８】
また、期間Ｐ３の後半（制御信号ＣＮＴ３が高レベルの期間）では、データ選択部ＤＳＥＬは、記憶回路ＤＦＦから受けた“００”の量子化信号ＤＯＵＴを、量子化信号ＤＳＩＧとして記憶回路ＤＦＦに出力する。
【０１２９】
周期Ｔ（ｎ）の期間Ｐ４では、記憶回路ＤＦＦは、期間Ｐ３の後半にデータ選択部ＤＳＥＬから受けた“００”の量子化信号ＤＳＩＧを、クロックＣＬＫ１の立ち上がりエッジに応答して出力する。量子化信号ＤＯＵＴが“００”であるため、参照電圧ＶＢは１Ｖに設定される。このように、この実施形態においても、周期Ｔ（ｎ）の積分期間ＬＨ（期間Ｐ３、Ｐ４）では、量子化信号ＤＯＵＴは、期間Ｐ２の量子化信号ＤＳＩＧ’の値（“００”）に維持され、参照電圧ＶＢは、量子化信号ＤＯＵＴに対応する電圧（１Ｖ）に維持される。
【０１３０】
なお、期間Ｐ４が終了する前に、制御信号ＣＮＴ３が高レベルから低レベルに変化する。このため、周期Ｔ（ｎ＋１）の充電期間ＦＨでは、記憶回路ＤＦＦは、演算部ＯＰＰ２の出力信号ＤＳＩＧ’を量子化信号ＤＳＩＧとして受ける。
【０１３１】
例えば、周期Ｔ（ｎ＋１）の期間Ｐ２では、データ選択部ＤＳＥＬは、演算部ＯＰＰ２から受けた“０１”の量子化信号ＤＳＩＧ’を、量子化信号ＤＳＩＧとして記憶回路ＤＦＦに出力する。そして、周期Ｔ（ｎ＋１）の期間Ｐ３では、記憶回路ＤＦＦは、期間Ｐ２にデータ選択部ＤＳＥＬから受けた“０１”の量子化信号ＤＳＩＧを、クロックＣＬＫ１の立ち上がりエッジに応答して出力する。
【０１３２】
また、周期Ｔ（ｎ＋１）の期間Ｐ４では、記憶回路ＤＦＦは、期間Ｐ３の後半にデータ選択部ＤＳＥＬから受けた“０１”の量子化信号ＤＳＩＧを、クロックＣＬＫ１の立ち上がりエッジに応答して出力する。したがって、この実施形態においても、周期Ｔ（ｎ＋１）の積分期間ＬＨ（期間Ｐ３、Ｐ４）では、量子化信号ＤＯＵＴは、期間Ｐ２の量子化信号ＤＳＩＧ’の値（“０１”）に維持され、参照電圧ＶＢは、量子化信号ＤＯＵＴに対応する電圧（２Ｖ）に維持される。
【０１３３】
図１２は、図１０に示した量子化部２０Ｂの動作タイミングの別の例を示している。なお、図１２は、変調装置の入力電圧ＶＩＮが３．５Ｖのときの量子化部２０Ｂの動作タイミングの一例を示している。量子化の際の条件は、図２の備考に示した条件である。すなわち、図１２は、図４に示した動作の各信号の一例を示している。図１２のＸＸ等の意味は、図５と同じである。図５、図６および図１１で説明した動作については、詳細な説明を省略する。例えば、制御信号ＣＮＴ３は、図１１で説明した制御信号ＣＮＴ３と同じである。
【０１３４】
充電期間ＦＨ（期間Ｐ１、Ｐ２）の量子化部２０Ｂの動作タイミングは、制御信号ＣＮＴ３および量子化信号ＤＳＩＧ’を除いて、図６に示した量子化部２０の動作タイミングと同じである。積分期間ＬＨ（期間Ｐ３、Ｐ４）の量子化部２０Ｂの動作タイミングは、制御信号ＣＮＴ３および量子化信号ＤＳＩＧ’、ＤＳＩＧを除いて、図６に示した量子化部２０の動作タイミングと同じである。
【０１３５】
例えば、周期Ｔ（ｎ）の期間Ｐ２では、記憶回路ＤＦＦは、電圧ＶＡ（３．５Ｖ）を量子化した量子化信号ＤＳＩＧ（“１１”）を受ける。そして、周期Ｔ（ｎ）の期間Ｐ３では、記憶回路ＤＦＦは、期間Ｐ２にデータ選択部ＤＳＥＬから受けた“１１”の量子化信号ＤＳＩＧを、クロックＣＬＫ１の立ち上がりエッジに応答して出力する。すなわち、周期Ｔ（ｎ）の期間Ｐ３では、記憶回路ＤＦＦは、電圧ＶＡ（３．５Ｖ）を量子化した量子化信号ＤＯＵＴ（“１１”）を出力する。量子化信号ＤＯＵＴが“１１”であるため、参照電圧ＶＢは４Ｖに設定される。
【０１３６】
また、期間Ｐ３の後半（制御信号ＣＮＴ３が高レベルの期間）では、データ選択部ＤＳＥＬは、記憶回路ＤＦＦから受けた“１１”の量子化信号ＤＯＵＴを、量子化信号ＤＳＩＧとして記憶回路ＤＦＦに出力する。したがって、周期Ｔ（ｎ）の期間Ｐ４では、記憶回路ＤＦＦは、期間Ｐ３の後半にデータ選択部ＤＳＥＬから受けた“１１”の量子化信号ＤＳＩＧを、クロックＣＬＫ１の立ち上がりエッジに応答して出力する。これにより、積分期間ＬＨでは、量子化信号ＤＯＵＴは、“１１”に維持される。また、量子化信号ＤＯＵＴが“１１”に維持されているため、参照電圧ＶＢは４Ｖに維持される。
【０１３７】
周期Ｔ（ｎ＋１）の期間Ｐ２では、記憶回路ＤＦＦは、電圧ＶＡ（３Ｖ）を量子化した量子化信号ＤＳＩＧ（“１０”）を受ける。そして、周期Ｔ（ｎ＋１）の期間Ｐ３では、記憶回路ＤＦＦは、期間Ｐ２にデータ選択部ＤＳＥＬから受けた“１０”の量子化信号ＤＳＩＧを、クロックＣＬＫ１の立ち上がりエッジに応答して出力する。すなわち、周期Ｔ（ｎ＋１）の期間Ｐ３では、記憶回路ＤＦＦは、電圧ＶＡ（３Ｖ）を量子化した量子化信号ＤＯＵＴ（“１０”）を出力する。量子化信号ＤＯＵＴが“１０”であるため、参照電圧ＶＢは３Ｖに設定される。
【０１３８】
また、期間Ｐ３の後半（制御信号ＣＮＴ３が高レベルの期間）では、データ選択部ＤＳＥＬは、記憶回路ＤＦＦから受けた“１０”の量子化信号ＤＯＵＴを、量子化信号ＤＳＩＧとして記憶回路ＤＦＦに出力する。したがって、周期Ｔ（ｎ＋１）の期間Ｐ４では、記憶回路ＤＦＦは、期間Ｐ３の後半にデータ選択部ＤＳＥＬから受けた“１０”の量子化信号ＤＳＩＧを、クロックＣＬＫ１の立ち上がりエッジに応答して出力する。これにより、積分期間ＬＨでは、量子化信号ＤＯＵＴは、“１０”に維持される。また、量子化信号ＤＯＵＴが“１０”に維持されているため、参照電圧ＶＢは３Ｖに維持される。
【０１３９】
このように、積分期間ＬＨ（期間Ｐ３、Ｐ４）では、量子化信号ＤＯＵＴは、期間Ｐ２の量子化信号ＤＳＩＧ’の値に維持され、参照電圧ＶＢは、量子化信号ＤＯＵＴに対応する電圧に維持される。
【０１４０】
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、この実施形態では、量子化部２０Ｂは、量子化信号ＤＳＩＧ’、ＤＯＵＴのいずれかを量子化信号ＤＳＩＧとして記憶回路ＤＦＦに出力するデータ選択部ＤＳＥＬを有している。例えば、積分期間ＬＨでは、データ選択部ＤＳＥＬは、記憶回路ＤＦＦから受けた量子化信号ＤＯＵＴを、量子化信号ＤＳＩＧとして記憶回路ＤＦＦに出力する。したがって、演算部ＯＰＰ２は、充電期間ＦＨに確定した量子化信号ＤＳＩＧ’の値を、積分期間ＬＨに維持する必要がない。このため、演算部ＯＰＰ２の論理を簡易にできる。
【０１４１】
図１３および図１４は、上述した実施形態の量子化部２０、２０Ａ、２０Ｂの動作の別の例を示している。図１３および図１４では、量子化部２０の動作について説明する。図１３および図１４の動作は、ハードウェアのみで実現されてもよく、ハードウェアをソフトウェアにより制御することにより実現されてもよい。図１３および図１４では、信号ＣＳＩＧ、ＤＳＩＧ、ＤＯＵＴを２進数で示している。また、比較信号ＣＳＩＧの“０”および“１”意味は、図４と同じである。
【０１４２】
図１３および図１４の動作では、例えば、変調装置は、０Ｖ以上４Ｖ以下の範囲の入力信号ＶＩＮを３ビットの量子化信号ＤＯＵＴに量子化する。例えば、“０００”、“００１”、“０１０”、“０１１”、“１００”、“１０１”、“１１０”および“１１１”の量子化信号ＤＯＵＴには、０．５Ｖ、１Ｖ、１．５Ｖ、２Ｖ、２．５Ｖ、３Ｖ、３．５Ｖ、４Ｖの参照電圧ＶＢがそれぞれ対応付けされている。
【０１４３】
図１３および図１４の例では、電圧ＶＡが０Ｖ以上で０．５Ｖ以下のとき（０≦ＶＡ≦０．５）、量子化信号ＤＯＵＴは“０００”に設定される。電圧ＶＡが０．５Ｖより大きく１Ｖ以下のとき（０．５＜ＶＡ≦１）、量子化信号ＤＯＵＴは“００１”に設定される。電圧ＶＡが１Ｖより大きく１．５Ｖ以下のとき（１＜ＶＡ≦１．５）、量子化信号ＤＯＵＴは“０１０”に設定される。電圧ＶＡが１．５Ｖより大きく２Ｖ以下のとき（１．５＜ＶＡ≦２）、量子化信号ＤＯＵＴは“０１１”に設定される。
【０１４４】
電圧ＶＡが２Ｖより大きく２．５Ｖ以下のとき（２＜ＶＡ≦２．５）、量子化信号ＤＯＵＴは“１００”に設定される。電圧ＶＡが２．５Ｖより大きく３Ｖ以下のとき（２．５＜ＶＡ≦３）、量子化信号ＤＯＵＴは“１０１”に設定される。電圧ＶＡが３Ｖより大きく３．５Ｖ以下のとき（３＜ＶＡ≦３．５）、量子化信号ＤＯＵＴは“１１０”に設定される。電圧ＶＡが３．５Ｖより大きく４Ｖ以下のとき（３．５＜ＶＡ≦４）、量子化信号ＤＯＵＴは“１１１”に設定される。
【０１４５】
図１３および図１４の動作は、制御信号ＣＮＴ１の周期Ｔ毎に実施される。クロックＣＬＫ１の充電期間ＦＨのクロック数は、例えば、３つであり、量子化信号ＤＯＵＴのビット数に等しい。例えば、クロックＣＬＫ１の周波数は、制御信号ＣＮＴ１の周波数の６倍である。このときには、例えば、処理Ｓ４００−Ｓ４０４、Ｓ４３８は、制御信号ＣＮＴ１の各周期ＴにおけるクロックＣＬＫ１の最初の周期に実施される。また、処理Ｓ４０６−Ｓ４１０、Ｓ４２４、Ｓ４４０−Ｓ４４４、Ｓ４５８は、制御信号ＣＮＴ１の各周期ＴにおけるクロックＣＬＫ１の２番目の周期に実施される。
【０１４６】
そして、処理Ｓ４１２−Ｓ４１６、Ｓ４２０、Ｓ４２６−Ｓ４３０、Ｓ４３４、Ｓ４４６−Ｓ４５０、Ｓ４５４、Ｓ４６０−Ｓ４６４、Ｓ４６８は、制御信号ＣＮＴ１の各周期ＴにおけるクロックＣＬＫ１の３番目の周期に実施される。すなわち、処理Ｓ４００−Ｓ４１６、Ｓ４２０、Ｓ４２４−Ｓ４３０、Ｓ４３４、Ｓ４３８−Ｓ４５０、Ｓ４５４、Ｓ４５８−Ｓ４６４、Ｓ４６８は、充電期間ＦＨ（例えば、制御信号ＣＮＴ１の高レベルの期間ＦＨ）に実施される。
【０１４７】
そして、処理Ｓ４１８、Ｓ４２２、Ｓ４３２、Ｓ４３６、Ｓ４５２、Ｓ４５６、Ｓ４６６、Ｓ４７０は、制御信号ＣＮＴ１の各周期ＴにおけるクロックＣＬＫ１の４番目の周期に実施される。すなわち処理Ｓ４１８、Ｓ４２２、Ｓ４３２、Ｓ４３６、Ｓ４５２、Ｓ４５６、Ｓ４６６、Ｓ４７０は、積分期間ＬＨの最初に実施される。
【０１４８】
なお、図１３は、入力信号ＶＩＮが０Ｖ以上２Ｖ以下のときの量子化部２０の動作に対応する。
【０１４９】
処理Ｓ４００では、量子化信号ＤＯＵＴが“０１１”に設定され、参照電圧ＶＢが２Ｖに設定される。比較部ＣＭＰが充電期間ＦＨの最初に受ける参照電圧ＶＢは、複数の参照電圧ＶＢ（０．５Ｖ、１Ｖ、１．５Ｖ、２Ｖ、２．５Ｖ、３Ｖ、３．５Ｖ、４Ｖ）の中央付近の値（２Ｖ）に設定される。
【０１５０】
処理Ｓ４０２では、比較部ＣＭＰは、積分器１０の出力電圧ＶＡが２Ｖ（レベル選択部ＲＳＥＬで選択された参照電圧ＶＢ）以下か否かを判定する。電圧ＶＡが２Ｖ以下のとき（処理Ｓ４０２のＹｅｓ）、量子化部２０の動作は、処理Ｓ４０４に移る。一方、電圧ＶＡが２Ｖより大きいとき（処理Ｓ４０２のＮｏ）、量子化部２０の動作は、図１４の処理Ｓ４３８に移る。
【０１５１】
処理Ｓ４０４では、比較信号ＣＳＩＧが“０”に設定され、量子化信号ＤＳＩＧが“００１”に設定される。例えば、比較部ＣＭＰは、電圧ＶＡが参照電圧ＶＢ以下であるため、比較信号ＣＳＩＧを“０”に設定する。そして、演算部ＯＰＰは、比較信号ＣＳＩＧが“０”であるため、量子化信号ＤＳＩＧを“００１”に設定する。
【０１５２】
なお、処理Ｓ４０２の比較結果を示す比較信号ＣＳＩＧが“０”であるため、電圧ＶＡの範囲は、０Ｖ以上２Ｖ以下に限定される。すなわち、量子化信号ＤＳＩＧは、処理Ｓ４０２の判定により限定された電圧ＶＡの範囲（０Ｖ以上２Ｖ以下）に対応する量子化値（“０００”、“００１”、“０１０”、“０１１”）の中央付近の値（“００１”）に設定される。例えば、中央付近の量子化値が２つのときには、量子化信号ＤＳＩＧは、下限側の値に設定される。
【０１５３】
処理Ｓ４０６では、演算部ＯＰＰから出力された量子化信号ＤＳＩＧが“００１”であるため、量子化信号ＤＯＵＴが“００１”に設定され、参照電圧ＶＢが１Ｖに設定される。
【０１５４】
処理Ｓ４０８では、比較部ＣＭＰは、積分器１０の出力電圧ＶＡが１Ｖ（レベル選択部ＲＳＥＬで選択された参照電圧ＶＢ）以下か否かを判定する。電圧ＶＡが１Ｖ以下のとき（処理Ｓ４０８のＹｅｓ）、量子化部２０の動作は、処理Ｓ４１０に移る。一方、電圧ＶＡが１Ｖより大きいとき（処理Ｓ４０８のＮｏ）、量子化部２０の動作は、処理Ｓ４２４に移る。
【０１５５】
処理Ｓ４１０では、比較信号ＣＳＩＧが“０”に設定され、量子化信号ＤＳＩＧが“０００”に設定される。なお、処理Ｓ４０８の比較結果を示す比較信号ＣＳＩＧが“０”であるため、電圧ＶＡの範囲は、０Ｖ以上１Ｖ以下に限定される。すなわち、量子化信号ＤＳＩＧは、処理Ｓ４０８の判定により限定された電圧ＶＡの範囲（０Ｖ以上１Ｖ以下）に対応する量子化値（“０００”、“００１”）の中央付近の値（“０００”）に設定される。例えば、処理Ｓ４０８の判定により限定された電圧ＶＡの範囲に対応する量子化値が２つのときには、量子化信号ＤＳＩＧは、下限側の値に設定される。
【０１５６】
処理Ｓ４１２では、演算部ＯＰＰから出力された量子化信号ＤＳＩＧが“０００”であるため、量子化信号ＤＯＵＴが“０００”に設定され、参照電圧ＶＢが０．５Ｖに設定される。
【０１５７】
処理Ｓ４１４では、比較部ＣＭＰは、積分器１０の出力電圧ＶＡが０．５Ｖ（レベル選択部ＲＳＥＬで選択された参照電圧ＶＢ）以下か否かを判定する。電圧ＶＡが０．５Ｖ以下のとき（処理Ｓ４１４のＹｅｓ）、量子化部２０の動作は、処理Ｓ４１６に移る。一方、電圧ＶＡが０．５Ｖより大きいとき（処理Ｓ４１４のＮｏ）、量子化部２０の動作は、処理Ｓ４２０に移る。
【０１５８】
処理Ｓ４１６では、比較信号ＣＳＩＧが“０”に設定され、量子化信号ＤＳＩＧは“０００”に維持される。なお、処理Ｓ４１４の比較結果を示す比較信号ＣＳＩＧが“０”であるため、電圧ＶＡの範囲は、０Ｖ以上０．５Ｖ以下に限定される。例えば、演算部ＯＰＰは、処理Ｓ４１４の判定により限定された電圧ＶＡの範囲（０Ｖ以上０．５Ｖ以下）に対応する量子化値（“０００”）が１つに限定されたため、量子化信号ＤＳＩＧを“０００”に確定する。
【０１５９】
処理Ｓ４１８では、演算部ＯＰＰから出力された量子化信号ＤＳＩＧが“０００”であるため、量子化信号ＤＯＵＴが“０００”に設定され、参照電圧ＶＢが０．５Ｖに設定される。このように、量子化部２０は、例えば、電圧ＶＡが０．５Ｖ以下のとき、“０００”の量子化信号ＤＯＵＴおよび０．５Ｖの参照電圧ＶＢを出力する。
【０１６０】
処理Ｓ４２０では、比較信号ＣＳＩＧが“１”に設定され、量子化信号ＤＳＩＧは“００１”に設定される。例えば、演算部ＯＰＰは、比較信号ＣＳＩＧが“１”であるため、処理Ｓ４１０で設定された量子化信号ＤＳＩＧの値（“０００”）に“１”を加算し、量子化信号ＤＳＩＧを“００１”に設定する。
【０１６１】
なお、処理Ｓ４１４の比較結果を示す比較信号ＣＳＩＧが“１”であるため、電圧ＶＡの範囲は、０．５Ｖより大きく１Ｖ以下に限定される。例えば、演算部ＯＰＰは、処理Ｓ４１４の判定により限定された電圧ＶＡの範囲（０．５Ｖより大きく１Ｖ以下）に対応する量子化値（“００１”）が１つに限定されたため、量子化信号ＤＳＩＧを“００１”に確定する。
【０１６２】
処理Ｓ４２２では、演算部ＯＰＰから出力された量子化信号ＤＳＩＧが“００１”であるため、量子化信号ＤＯＵＴが“００１”に設定され、参照電圧ＶＢが１Ｖに設定される。このように、量子化部２０は、例えば、電圧ＶＡが０．５Ｖより大きく１Ｖ以下のとき、“００１”の量子化信号ＤＯＵＴおよび１Ｖの参照電圧ＶＢを出力する。
【０１６３】
処理Ｓ４２４では、比較信号ＣＳＩＧが“１”に設定され、量子化信号ＤＳＩＧが“０１０”に設定される。なお、処理Ｓ４０８の比較結果を示す比較信号ＣＳＩＧが“１”であるため、電圧ＶＡの範囲は、１Ｖより大きく２Ｖ以下に限定される。すなわち、量子化信号ＤＳＩＧは、処理Ｓ４０８の判定により限定された電圧ＶＡの範囲（１Ｖより大きく２Ｖ以下）に対応する量子化値（“０１０”、“０１１”）の中央付近の値（“０１０”）に設定される。例えば、処理Ｓ４０８の判定により限定された電圧ＶＡの範囲に対応する量子化値が２つのときには、量子化信号ＤＳＩＧは、下限側の値に設定される。
【０１６４】
処理Ｓ４２６では、演算部ＯＰＰから出力された量子化信号ＤＳＩＧが“０１０”であるため、量子化信号ＤＯＵＴが“０１０”に設定され、参照電圧ＶＢが１．５Ｖに設定される。
【０１６５】
処理Ｓ４２８では、比較部ＣＭＰは、積分器１０の出力電圧ＶＡが１．５Ｖ（レベル選択部ＲＳＥＬで選択された参照電圧ＶＢ）以下か否かを判定する。電圧ＶＡが１．５Ｖ以下のとき（処理Ｓ４２８のＹｅｓ）、量子化部２０の動作は、処理Ｓ４３０に移る。一方、電圧ＶＡが１．５Ｖより大きいとき（処理Ｓ４２８のＮｏ）、量子化部２０の動作は、処理Ｓ４３４に移る。
【０１６６】
処理Ｓ４３０では、比較信号ＣＳＩＧが“０”に設定され、量子化信号ＤＳＩＧは“０１０”に維持される。なお、処理Ｓ４２８の比較結果を示す比較信号ＣＳＩＧが“０”であるため、電圧ＶＡの範囲は、１Ｖより大きく１．５Ｖ以下に限定される。例えば、演算部ＯＰＰは、処理Ｓ４２８の判定により限定された電圧ＶＡの範囲（１Ｖより大きく１．５Ｖ以下）に対応する量子化値（“０１０”）が１つに限定されたため、量子化信号ＤＳＩＧを“０１０”に確定する。
【０１６７】
処理Ｓ４３２では、演算部ＯＰＰから出力された量子化信号ＤＳＩＧが“０１０”であるため、量子化信号ＤＯＵＴが“０１０”に設定され、参照電圧ＶＢが１．５Ｖに設定される。このように、量子化部２０は、例えば、電圧ＶＡが１Ｖより大きく１．５Ｖ以下のとき、“０１０”の量子化信号ＤＯＵＴおよび１．５Ｖの参照電圧ＶＢを出力する。
【０１６８】
処理Ｓ４３４では、比較信号ＣＳＩＧが“１”に設定され、量子化信号ＤＳＩＧは“０１１”に設定される。例えば、演算部ＯＰＰは、比較信号ＣＳＩＧが“１”であるため、処理Ｓ４２４で設定された量子化信号ＤＳＩＧの値（“０１０”）に“１”を加算し、量子化信号ＤＳＩＧを“０１１”に設定する。
【０１６９】
なお、処理Ｓ４２８の比較結果を示す比較信号ＣＳＩＧが“１”であるため、電圧ＶＡの範囲は、１．５Ｖより大きく２Ｖ以下に限定される。例えば、演算部ＯＰＰは、処理Ｓ４２８の判定により限定された電圧ＶＡの範囲（１．５Ｖより大きく２Ｖ以下）に対応する量子化値（“０１１”）が１つに限定されたため、量子化信号ＤＳＩＧを“０１１”に確定する。
【０１７０】
処理Ｓ４３６では、演算部ＯＰＰから出力された量子化信号ＤＳＩＧが“０１１”であるため、量子化信号ＤＯＵＴが“０１１”に設定され、参照電圧ＶＢが２Ｖに設定される。このように、量子化部２０は、例えば、電圧ＶＡが１．５Ｖより大きく２Ｖ以下のとき、“０１１”の量子化信号ＤＯＵＴおよび２Ｖの参照電圧ＶＢを出力する。
【０１７１】
処理Ｓ４１８、Ｓ４２２、Ｓ４３２、Ｓ４３６で設定された量子化信号ＤＯＵＴおよび参照電圧ＶＢは、積分期間ＬＨが終了するまで維持される。
【０１７２】
図１４は、入力信号ＶＩＮが２Ｖより大きく４Ｖ以下のときの量子化部２０の動作に対応する。
【０１７３】
処理Ｓ４３８では、比較信号ＣＳＩＧが“１”に設定され、量子化信号ＤＳＩＧが“１０１”に設定される。なお、図１３の処理Ｓ４０２の比較結果を示す比較信号ＣＳＩＧが“１”であるため、電圧ＶＡの範囲は、２Ｖより大きく４Ｖ以下に限定される。すなわち、量子化信号ＤＳＩＧは、処理Ｓ４０２の判定により限定された電圧ＶＡの範囲（２Ｖより大きく４Ｖ以下）に対応する量子化値（“１００”、“１０１”、“１１０”、“１１１”）の中央付近の値（“１０１”）に設定される。例えば、中央付近の量子化値が２つのときには、量子化信号ＤＳＩＧは、下限側の値に設定される。
【０１７４】
処理Ｓ４４０では、演算部ＯＰＰから出力された量子化信号ＤＳＩＧが“１０１”であるため、量子化信号ＤＯＵＴが“１０１”に設定され、参照電圧ＶＢが３Ｖに設定される。
【０１７５】
処理Ｓ４４２では、比較部ＣＭＰは、積分器１０の出力電圧ＶＡが３Ｖ（レベル選択部ＲＳＥＬで選択された参照電圧ＶＢ）以下か否かを判定する。電圧ＶＡが３Ｖ以下のとき（処理Ｓ４４２のＹｅｓ）、量子化部２０の動作は、処理Ｓ４４４に移る。一方、電圧ＶＡが３Ｖより大きいとき（処理Ｓ４４２のＮｏ）、量子化部２０の動作は、処理Ｓ４５８に移る。
【０１７６】
処理Ｓ４４４では、比較信号ＣＳＩＧが“０”に設定され、量子化信号ＤＳＩＧが“１００”に設定される。なお、処理Ｓ４４２の比較結果を示す比較信号ＣＳＩＧが“０”であるため、電圧ＶＡの範囲は、２Ｖより大きく３Ｖ以下に限定される。すなわち、量子化信号ＤＳＩＧは、処理Ｓ４４２の判定により限定された電圧ＶＡの範囲（２Ｖより大きく３Ｖ以下）に対応する量子化値（“１００”、“１０１”）の中央付近の値（“１００”）に設定される。例えば、処理Ｓ４４２の判定により限定された電圧ＶＡの範囲に対応する量子化値が２つのときには、量子化信号ＤＳＩＧは、下限側の値に設定される。
【０１７７】
処理Ｓ４４６では、演算部ＯＰＰから出力された量子化信号ＤＳＩＧが“１００”であるため、量子化信号ＤＯＵＴが“１００”に設定され、参照電圧ＶＢが２．５Ｖに設定される。
【０１７８】
処理Ｓ４４８では、比較部ＣＭＰは、積分器１０の出力電圧ＶＡが２．５Ｖ（レベル選択部ＲＳＥＬで選択された参照電圧ＶＢ）以下か否かを判定する。電圧ＶＡが２．５Ｖ以下のとき（処理Ｓ４４８のＹｅｓ）、量子化部２０の動作は、処理Ｓ４５０に移る。一方、電圧ＶＡが２．５Ｖより大きいとき（処理Ｓ４４８のＮｏ）、量子化部２０の動作は、処理Ｓ４５４に移る。
【０１７９】
処理Ｓ４５０では、比較信号ＣＳＩＧが“０”に設定され、量子化信号ＤＳＩＧは“１００”に維持される。なお、処理Ｓ４４８の比較結果を示す比較信号ＣＳＩＧが“０”であるため、電圧ＶＡの範囲は、２Ｖより大きく２．５Ｖ以下に限定される。例えば、演算部ＯＰＰは、処理Ｓ４４８の判定により限定された電圧ＶＡの範囲（２Ｖより大きく２．５Ｖ以下）に対応する量子化値（“１００”）が１つに限定されたため、量子化信号ＤＳＩＧを“１００”に確定する。
【０１８０】
処理Ｓ４５２では、演算部ＯＰＰから出力された量子化信号ＤＳＩＧが“１００”であるため、量子化信号ＤＯＵＴが“１００”に設定され、参照電圧ＶＢが２．５Ｖに設定される。このように、量子化部２０は、例えば、電圧ＶＡが２Ｖより大きく２．５Ｖ以下のとき、“１００”の量子化信号ＤＯＵＴおよび２．５Ｖの参照電圧ＶＢを出力する。
【０１８１】
処理Ｓ４５４では、比較信号ＣＳＩＧが“１”に設定され、量子化信号ＤＳＩＧは“１０１”に設定される。例えば、演算部ＯＰＰは、比較信号ＣＳＩＧが“１”であるため、処理Ｓ４４４で設定された量子化信号ＤＳＩＧの値（“１００”）に“１”を加算し、量子化信号ＤＳＩＧを“１０１”に設定する。
【０１８２】
なお、処理Ｓ４４８の比較結果を示す比較信号ＣＳＩＧが“１”であるため、電圧ＶＡの範囲は、２．５Ｖより大きく３Ｖ以下に限定される。例えば、演算部ＯＰＰは、処理Ｓ４４８の判定により限定された電圧ＶＡの範囲（２．５Ｖより大きく３Ｖ以下）に対応する量子化値（“１０１”）が１つに限定されたため、量子化信号ＤＳＩＧを“１０１”に確定する。
【０１８３】
処理Ｓ４５６では、演算部ＯＰＰから出力された量子化信号ＤＳＩＧが“１０１”であるため、量子化信号ＤＯＵＴが“１０１”に設定され、参照電圧ＶＢが３Ｖに設定される。このように、量子化部２０は、例えば、電圧ＶＡが２．５Ｖより大きく３Ｖ以下のとき、“１０１”の量子化信号ＤＯＵＴおよび３Ｖの参照電圧ＶＢを出力する。
【０１８４】
処理Ｓ４５８では、比較信号ＣＳＩＧが“１”に設定され、量子化信号ＤＳＩＧが“１１０”に設定される。なお、処理Ｓ４４２の比較結果を示す比較信号ＣＳＩＧが“１”であるため、電圧ＶＡの範囲は、３Ｖより大きく４Ｖ以下に限定される。すなわち、量子化信号ＤＳＩＧは、処理Ｓ４４２の判定により限定された電圧ＶＡの範囲（３Ｖより大きく４Ｖ以下）に対応する量子化値（“１１０”、“１１１”）の中央付近の値（“１１０”）に設定される。例えば、処理Ｓ４４２の判定により限定された電圧ＶＡの範囲に対応する量子化値が２つのときには、量子化信号ＤＳＩＧは、下限側の値に設定される。
【０１８５】
処理Ｓ４６０では、演算部ＯＰＰから出力された量子化信号ＤＳＩＧが“１１０”であるため、量子化信号ＤＯＵＴが“１１０”に設定され、参照電圧ＶＢが３．５Ｖに設定される。
【０１８６】
処理Ｓ４６２では、比較部ＣＭＰは、積分器１０の出力電圧ＶＡが３．５Ｖ（レベル選択部ＲＳＥＬで選択された参照電圧ＶＢ）以下か否かを判定する。電圧ＶＡが３．５Ｖ以下のとき（処理Ｓ４６２のＹｅｓ）、量子化部２０の動作は、処理Ｓ４６４に移る。一方、電圧ＶＡが３．５Ｖより大きいとき（処理Ｓ４６２のＮｏ）、量子化部２０の動作は、処理Ｓ４６８に移る。
【０１８７】
処理Ｓ４６４では、比較信号ＣＳＩＧが“０”に設定され、量子化信号ＤＳＩＧは“１１０”に維持される。なお、処理Ｓ４６２の比較結果を示す比較信号ＣＳＩＧが“０”であるため、電圧ＶＡの範囲は、３Ｖより大きく３．５Ｖ以下に限定される。例えば、演算部ＯＰＰは、処理Ｓ４６２の判定により限定された電圧ＶＡの範囲（３Ｖより大きく３．５Ｖ以下）に対応する量子化値（“１１０”）が１つに限定されたため、量子化信号ＤＳＩＧを“１１０”に確定する。
【０１８８】
処理Ｓ４６６では、演算部ＯＰＰから出力された量子化信号ＤＳＩＧが“１１０”であるため、量子化信号ＤＯＵＴが“１１０”に設定され、参照電圧ＶＢが３．５Ｖに設定される。このように、量子化部２０は、例えば、電圧ＶＡが３Ｖより大きく３．５Ｖ以下のとき、“１１０”の量子化信号ＤＯＵＴおよび３．５Ｖの参照電圧ＶＢを出力する。
【０１８９】
処理Ｓ４６８では、比較信号ＣＳＩＧが“１”に設定され、量子化信号ＤＳＩＧは“１１１”に設定される。例えば、演算部ＯＰＰは、比較信号ＣＳＩＧが“１”であるため、処理Ｓ４５８で設定された量子化信号ＤＳＩＧの値（“１１０”）に“１”を加算し、量子化信号ＤＳＩＧを“１１１”に設定する。
【０１９０】
なお、処理Ｓ４６２の比較結果を示す比較信号ＣＳＩＧが“１”であるため、電圧ＶＡの範囲は、３．５Ｖより大きく４Ｖ以下に限定される。例えば、演算部ＯＰＰは、処理Ｓ４６２の判定により限定された電圧ＶＡの範囲（３．５Ｖより大きく４Ｖ以下）に対応する量子化値（“１１１”）が１つに限定されたため、量子化信号ＤＳＩＧを“１１１”に確定する。
【０１９１】
処理Ｓ４７０では、演算部ＯＰＰから出力された量子化信号ＤＳＩＧが“１１１”であるため、量子化信号ＤＯＵＴが“１１１”に設定され、参照電圧ＶＢが４Ｖに設定される。このように、量子化部２０は、例えば、電圧ＶＡが３．５Ｖより大きく４Ｖ以下のとき、“１１１”の量子化信号ＤＯＵＴおよび４Ｖの参照電圧ＶＢを出力する。
【０１９２】
処理Ｓ４５２、Ｓ４５６、Ｓ４６６、Ｓ４７０で設定された量子化信号ＤＯＵＴおよび参照電圧ＶＢは、積分期間ＬＨが終了するまで維持される。
【０１９３】
このように、量子化部２０は、積分器１０の出力電圧ＶＡとレベル選択部ＲＳＥＬで選択された参照電圧ＶＢとの比較（処理Ｓ４０８等）および参照電圧ＶＢの更新（処理Ｓ４１２、Ｓ４２６等）を繰り返し、量子化信号ＤＳＩＧを充電期間ＦＨに生成する。
【０１９４】
ここで、変調装置のＳＮＲは、例えば、量子化ビット数（量子化信号ＶＯＵＴのビット数）を１ビット上げることにより、約６ｄＢ改善される。また、ＳＮＲは、オーバーサンプリング比（信号周波数に対するサンプリング周波数の比）を２倍にすることにより、約３ｄＢ改善される。したがって、図１３および図１４の例では、入力信号を１ビットに量子化する変調装置に比べて、ＳＮＲを約１２ｄＢ改善できる。これは、サンプリング周波数を１６倍にしたときと同等の改善効果である。
【０１９５】
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。
【符号の説明】
【０１９６】
１０‥積分器；２０、２０Ａ、２０Ｂ‥量子化部；ＡＭＰ‥差動増幅器；Ｃ１０、Ｃ２０‥キャパシタ；ＣＧＥＮ‥クロック生成回路；ＣＭＰ‥比較部；ＤＦＦ‥記憶回路；ＤＬＹ、ＤＬＹ２‥遅延部；ＤＳＥＬ‥データ選択部；ＯＰＰ、ＯＰＰ２‥演算部；ＲＳＥＬ‥レベル選択部；ＳＧＥＮ‥信号生成部；ＳＷ１０、ＳＷ１２、ＳＷ２０、ＳＷ２２‥スイッチ
【図１】
0005803698.tif 000002
【図２】
0005803698.tif 000003
【図３】
0005803698.tif 000004
【図４】
0005803698.tif 000005
【図５】
0005803698.tif 000006
【図６】
0005803698.tif 000007
【図７】
0005803698.tif 000008
【図８】
0005803698.tif 000009
【図９】
0005803698.tif 000010
【図１０】
0005803698.tif 000011
【図１１】
0005803698.tif 000012
【図１２】
0005803698.tif 000013
【図１３】
0005803698.tif 000014
【図１４】
0005803698.tif 000015