(57)【特許請求の範囲】
【請求項１】
基準クロック信号を第１の分周比で分周した周波数の制御信号を出力する分周手段と、
前記制御信号に基づいて駆動パルスを出力する駆動手段と、
所定の共振周波数を有し、前記駆動パルスに基づき高電圧の交流電圧を出力する圧電トランスと、
前記交流電圧を整流して高電圧の第１の直流電圧を出力すると共に、前記第１の直流電圧を低電圧の第２の直流電圧に変換して出力する出力手段と、
通常動作時には、前記第２の直流電圧に基づいて、前記第１の直流電圧を目標の電圧に一致させるように前記圧電トランスを制御する第２の分周比を出力し、テスト動作時には、前記制御信号の周波数を、前記所定の共振周波数より高い周波数の第１のテストモード周波数にするための固定のテストモード分周比を、出力する分周比出力手段と、
前記圧電トランスの特性ばらつきに対応した複数の補正値を格納する第１の補正値格納テーブルと、
前記補正値を記憶する補正値記憶手段であって、テスト動作移行時に、前記補正値を零にクリアし、テスト動作において、前記圧電トランスを前記第１のテストモード周波数の前記制御信号で駆動したときの前記第２の直流電圧に基づいて、前記第１の補正値格納テーブルに格納された前記複数の補正値から最適の補正値を選択し、選択した前記最適の補正値を次のテスト動作移行時まで記憶する前記補正値記憶手段と、
前記分周比出力手段が出力する分周比と前記補正値記憶手段に記憶された前記補正値とに基づき、前記分周手段に与える前記第１の分周比を演算する演算手段と、
を備える高圧電源装置であって、
前記分周比出力手段は、
前記第１の直流電圧の前記目標の電圧を設定するために与えられるデジタルデータを第３の直流電圧に変換するデジタル・アナログコンバータと、
制御用比較信号生成データを生成する比較信号生成手段と、
前記第３の直流電圧と前記制御用比較信号生成データとに基づいて制御用比較信号を生成する比較信号生成手段と、
前記第２の直流電圧と前記第３の直流電圧とを比較して、ローレベル又はハイレベルの第１の比較信号を出力する第１の電圧比較手段と、
前記第２の直流電圧と前記制御用比較信号とを比較して、ローレベル又はハイレベルの第２の比較信号を出力する第２の電圧比較手段と、
前記第１及び第２の比較信号に基づいて前記第２の分周比を制御する分周比制御手段と、
を有することを特徴とする高圧電源装置。
【請求項２】
基準クロック信号を第１の分周比で分周した周波数の制御信号を出力する分周手段と、
前記制御信号に基づいて駆動パルスを出力する駆動手段と、
所定の共振周波数を有し、前記駆動パルスに基づき高電圧の交流電圧を出力する圧電トランスと、
前記交流電圧を整流して高電圧の第１の直流電圧を出力すると共に、前記第１の直流電圧を低電圧の第２の直流電圧に変換して出力する出力手段と、
通常動作時には、前記第２の直流電圧に基づいて、前記第１の直流電圧を目標の電圧に一致させるように前記圧電トランスを制御する第２の分周比を出力し、テスト動作時には、前記制御信号の周波数を、前記所定の共振周波数より高い周波数の第１のテストモード周波数にするための固定のテストモード分周比を、出力する分周比出力手段と、
前記圧電トランスの特性ばらつきに対応した複数の補正値を格納する第１の補正値格納テーブルと、
前記補正値を記憶する補正値記憶手段であって、テスト動作移行時に、前記補正値を零にクリアし、テスト動作において、前記圧電トランスを前記第１のテストモード周波数の前記制御信号で駆動したときの前記第２の直流電圧に基づいて、前記第１の補正値格納テーブルに格納された前記複数の補正値から最適の補正値を選択し、選択した前記最適の補正値を次のテスト動作移行時まで記憶する前記補正値記憶手段と、
前記分周比出力手段が出力する分周比と前記補正値記憶手段に記憶された前記補正値とに基づき、前記分周手段に与える前記第１の分周比を演算する演算手段と、
を備える高圧電源装置であって、
前記補正値記憶手段は、更に
前記制御信号を前記第１のテストモード周波数より高い周波数の第２のテストモード周波数としたときの前記第２の直流電圧と閾値とを比較する比較手段と、
前記制御信号を一定の第４の直流電圧に固定する制御信号停止手段と、を有し、
前記比較手段の比較結果が前記閾値以上であった場合は、前記制御信号停止手段により、前記制御信号を前記第４の直流電圧とし、
前記比較手段の比較結果が前記閾値未満であった場合は、前記制御信号を前記第１のテストモード周波数とし、そのときの前記第２の直流電圧に基づいて、前記第１の補正値格納テーブルに格納された前記複数の補正値から最適の補正値を選択することを特徴とする高圧電源装置。
【請求項３】
基準クロック信号を第１の分周比で分周した周波数の制御信号を出力する分周手段と、
前記制御信号に基づいて駆動パルスを出力する駆動手段と、
所定の共振周波数を有し、前記駆動パルスに基づき高電圧の交流電圧を出力する圧電トランスと、
前記交流電圧を整流して高電圧の第１の直流電圧を出力すると共に、前記第１の直流電圧を低電圧の第２の直流電圧に変換して出力する出力手段と、
通常動作時には、前記第２の直流電圧に基づいて、前記第１の直流電圧を目標の電圧に一致させるように前記圧電トランスを制御する第２の分周比を出力し、テスト動作時には、前記制御信号の周波数を、前記所定の共振周波数より高い周波数の第１のテストモード周波数にするための固定のテストモード分周比を、出力する分周比出力手段と、
前記圧電トランスの特性ばらつきに対応した複数の補正値を格納する第１の補正値格納テーブルと、
前記補正値を記憶する補正値記憶手段であって、テスト動作移行時に、前記補正値を零にクリアし、テスト動作において、前記圧電トランスを前記第１のテストモード周波数の前記制御信号で駆動したときの前記第２の直流電圧に基づいて、前記第１の補正値格納テーブルに格納された前記複数の補正値から最適の補正値を選択し、選択した前記最適の補正値を次のテスト動作移行時まで記憶する前記補正値記憶手段と、
前記分周比出力手段が出力する分周比と前記補正値記憶手段に記憶された前記補正値とに基づき、前記分周手段に与える前記第１の分周比を演算する演算手段と、
を備える高圧電源装置であって、
前記補正値記憶手段は、更に
前記制御信号を前記第１のテストモード周波数より高い周波数の第２のテストモード周波数としたときの前記第２の直流電圧と閾値とを比較する比較手段と、
前記制御信号を前記第２のテストモード周波数としたときの前記第２の直流電圧が前記閾値以上であった場合に選択する前記圧電トランスの特性ばらつきに対応した複数の補正値を格納する第２の補正値格納テーブルと、を有し、
前記比較手段の比較結果が前記閾値未満であった場合は、前記制御信号を前記第１のテストモード周波数としたときの前記第２の直流電圧に基づき、前記第１の補正値格納テーブルの前記複数の補正値から最適の補正値を選択し、
前記比較手段の比較結果が前記閾値以上であった場合は、前記制御信号を前記第１のテストモード周波数としたときの前記第２の直流電圧に基づいて、前記第２の補正値格納テーブルの前記複数の補正値から最適の補正値を選択することを特徴とする高圧電源装置。
【請求項４】
前記駆動手段は、
前記制御信号に基づいてオンオフ制御されるスイッチング素子と、
固有の共振周波数を有するＬＣ共振回路と、
を有することを特徴とする請求項１〜３のいずれか１項記載の高圧電源装置。
【請求項５】
前記出力手段は、
前記交流電圧を整流して前記第１の直流電圧を出力する整流手段と、
前記第１の直流電圧を分圧して、前記第２の直流電圧を出力する出力電圧変換手段と、
を有することを特徴とする請求項１〜３のいずれか１項記載の高圧電源装置。
【請求項６】
前記第１のテストモード周波数は、前記圧電トランスの前記所定の共振周波数より２〜３％高い周波数であり、
前記第２のテストモード周波数は、前記圧電トランスの前記所定の共振周波数より３〜４％高い周波数であることを特徴とする請求項２又は３記載の高圧電源装置。
【請求項７】
請求項１〜６のいずれか１項記載の高圧電源装置を備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電トランスを用いて低電圧を昇圧することにより高電圧を得る高圧電源装置と、それを用いた画像形成装置に関するものである。
【背景技術】
【０００２】
従来、圧電トランスを用いて低電圧を昇圧することにより高電圧を得る高圧電源装置、及びそれを用いた画像処理装置に関し、例えば、下記の特許文献１には、低電圧を昇圧して高電圧を得る圧電トランスをデジタル制御によって駆動する高圧電源装置の技術が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０―１７８４６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の圧電トランスを用いて低電圧を昇圧することにより高電圧を得る高圧電源装置では、次の（ａ）〜（ｃ）のような課題があった。
【０００５】
（ａ）  圧電トランスは、製造ばらつき等により個々の入出力特性が異なるため、複数の圧電トランスを同一の制御で駆動し、昇圧動作を行うことは難しい。
【０００６】
（ｂ）  圧電トランスのばらつきにより、予期せぬ高電圧が出力されることによって整流回路の部品が破壊することを考慮すると、整流回路の部品に高コストの高耐圧部品を用いる必要がある。
【０００７】
（ｃ）  圧電トランスを用いて低電圧を昇圧して高電圧を得る高圧電源装置を複数用いる画像形成装置では、複数の高圧電源装置内の各圧電トランスの入出力特性ばらつきにより、各高圧電源装置の制御や調整が複雑化し、整流回路の部品に高コストの高耐圧部品を用いる必要があることから、高コストになる。
【課題を解決するための手段】
【０００８】
本発明のうちの第１の発明の高圧電源装置は、基準クロック信号を第１の分周比で分周した周波数の制御信号を出力する分周手段と、前記制御信号に基づいて駆動パルスを出力する駆動手段と、所定の共振周波数を有し、前記駆動パルスに基づき高電圧の交流電圧を出力する圧電トランスと、前記交流電圧を整流して高電圧の第１の直流電圧を出力すると共に、前記第１の直流電圧を低電圧の第２の直流電圧に変換して出力する出力手段と、分周比出力手段と、第１の補正値格納テーブルと、前記補正値を記憶する補正値記憶手段と、演算手段と、を備えている。
前記分周比出力手段は、通常動作時には、前記第２の直流電圧に基づいて、前記第１の直流電圧を目標の電圧に一致させるように前記圧電トランスを制御する第２の分周比を出力し、テスト動作時には、前記制御信号の周波数を、前記所定の共振周波数より高い周波数の第１のテストモード周波数にするための固定のテストモード分周比を、出力するものである。前記第１の補正値格納テーブルは、前記圧電トランスの特性ばらつきに対応した複数の補正値を格納するものである。前記補正値記憶手段は、テスト動作移行時に、前記補正値を零にクリアし、テスト動作において、前記圧電トランスを前記第１のテストモード周波数の前記制御信号で駆動したときの前記第２の直流電圧に基づいて、前記第１の補正値格納テーブルに格納された前記複数の補正値から最適の補正値を選択し、選択した前記最適の補正値を次のテスト動作移行時まで記憶するものである。前記演算手段は、前記分周比出力手段が出力する分周比と前記補正値記憶手段に記憶された前記補正値とに基づき、前記分周手段に与える前記第１の分周比を演算するものである。
このような第１の発明の構成において、この第１の発明の前記分周比出力手段では、前記第１の直流電圧の前記目標の電圧を設定するために与えられるデジタルデータを第３の直流電圧に変換するデジタル・アナログコンバータと、制御用比較信号生成データを生成する比較信号生成手段と、前記第３の直流電圧と前記制御用比較信号生成データとに基づいて制御用比較信号を生成する比較信号生成手段と、前記第２の直流電圧と前記第３の直流電圧とを比較して、ローレベル又はハイレベルの第１の比較信号を出力する第１の電圧比較手段と、前記第２の直流電圧と前記制御用比較信号とを比較して、ローレベル又はハイレベルの第２の比較信号を出力する第２の電圧比較手段と、前記第１及び第２の比較信号に基づいて前記第２の分周比を制御する分周比制御手段と、を有することを特徴とする。
第２の発明の高圧電源装置では、前記第１の発明の構成を備え、更に、前記補正値記憶手段は、前記制御信号を前記第１のテストモード周波数より高い周波数の第２のテストモード周波数としたときの前記第２の直流電圧と閾値とを比較する比較手段と、前記制御信号を一定の第４の直流電圧に固定する制御信号停止手段と、を有し、前記比較手段の比較結果が前記閾値以上であった場合は、前記制御信号停止手段により、前記制御信号を前記第４の直流電圧とし、前記比較手段の比較結果が前記閾値未満であった場合は、前記制御信号を前記第１のテストモード周波数とし、そのときの前記第２の直流電圧に基づいて、前記第１の補正値格納テーブルに格納された前記複数の補正値から最適の補正値を選択することを特徴とする。
第３の発明の高圧電源装置では、前記第１の発明の構成を備え、更に、前記補正値記憶手段は、前記制御信号を前記第１のテストモード周波数より高い周波数の第２のテストモード周波数としたときの前記第２の直流電圧と閾値とを比較する比較手段と、前記制御信号を前記第２のテストモード周波数としたときの前記第２の直流電圧が前記閾値以上であった場合に選択する前記圧電トランスの特性ばらつきに対応した複数の補正値を格納する第２の補正値格納テーブルと、を有し、前記比較手段の比較結果が前記閾値未満であった場合は、前記制御信号を前記第１のテストモード周波数としたときの前記第２の直流電圧に基づき、前記第１の補正値格納テーブルの前記複数の補正値から最適の補正値を選択し、前記比較手段の比較結果が前記閾値以上であった場合は、前記制御信号を前記第１のテストモード周波数としたときの前記第２の直流電圧に基づいて、前記第２の補正値格納テーブルの前記複数の補正値から最適の補正値を選択することを特徴とする。
本発明の画像形成装置は、前記第１、第２、第３の発明のうちのいずれか１つの高圧電源装置を備えることを特徴とする。
【発明の効果】
【０００９】
本発明の高圧電源装置及び画像形成装置によれば、テスト動作で導出した圧電トランス補正値を適用することで、圧電トランスの製造ばらつき等による個々の入出力特性の違いによらず、オーバーシュートなく安定して且つ高速に高電圧出力立上げを行うことが可能になる。そのため、複数の圧電トランスを同一の制御で駆動し、昇圧動作を行うことが可能になる。
【図面の簡単な説明】
【００１０】
【図１】図１は図５の高圧制御部８０の内部回路を含む高圧電源装置９０の詳細な構成例を示す回路図である。
【図２】図２は本発明の実施例１における高圧電源装置を用いた画像形成装置１を示す構成図である。
【図３】図３は図２の画像形成装置１における制御回路の構成を示すブロック図である。
【図４】図４は本発明の実施例１の高圧電源装置９０の概略の構成を示すブロック図である。
【図５】図５は図４の高圧電源装置９０における詳細な構成例を示す回路図である。
【図６】図６は出力電圧と対応目標値の関係を示す図である。
【図７】図７は圧電トランス駆動回路の入出力信号の波形を示す波形図である。
【図８】図８は圧電トランス駆動パルス波形に対する第１の電圧比較手段及び第２の電圧比較手段のそれぞれの入出力信号の波形を示す波形図である。
【図９】図９は駆動パルス周波数に対する圧電トランスの交流電圧出力のロットばらつき(ロットＡ，Ｂ，Ｃ)を示す特性図である。
【図１０】図１０は実施例１における比較器８０８の処理の流れを示すフローチャートである。
【図１１】図１１はテーブルレジスタ８２２の入出力の対応関係を示す図である。
【図１２】図１２はテーブルレジスタ８２３の処理の流れを示すフローチャートである。
【図１３】図１３はテーブルレジスタ８２１の例を示す図である。
【図１４】図１４は圧電トランス補正値設定前の高圧出力立ち上げ波形を示す波形図である。
【図１５】図１５は実施例１の圧電トランス９１の補正値を導出し、補正値を設定する処理の流れを示すフローチャートである。
【図１６】図１６はテーブルレジスタ８２５の例を示す図である。
【図１７】図１７は圧電トランス補正値設定後の高圧出力立ち上げ波形を示す波形図である。
【図１８】図１８は実施例２における高圧電源装置９０Ａの構成の概略を示すブロック図である。
【図１９】図１９は図１８の高圧電源装置９０Ａにおける詳細な構成例を示す回路図である。
【図２０】図２０は図１９の高圧制御部８０Ａの内部回路を含む高圧電源装置９０Ａの詳細な構成例を示す回路図である。
【図２１】図２１は図２０のテーブルレジスタ９０３の例を示す図である。
【図２２】図２２は実施例２における圧電トランス９１の補正値を導出し、補正値を設定する処理の流れを示すフローチャートである。
【図２３】図２３は駆動パルス周波数に対する圧電トランスの交流電圧出力のロットばらつき(ロットＡ，Ｄ)を示す特性図である。
【発明を実施するための形態】
【００１１】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例１】
【００１２】
（画像形成装置の構成）
図２は、本発明の実施例１における高圧電源装置を用いた画像形成装置１を示す構成図である。
【００１３】
この画像形成装置１は、例えば，電子写真式のカラー画像形成装置であり、ブラック現像器２Ｋ、イエロー現像器２Ｙ、マゼンタ現像器２Ｍ、シアン現像器２Ｃが着脱可能に挿着されている。各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃは、各色の感光体ドラム９Ｋ，９Ｙ，９Ｍ，９Ｃにそれぞれ接した各色の帯電ローラ５Ｋ，５，５Ｍ，５Ｃによってそれぞれ一様に帯電される。帯電された各色の感光体ドラム９Ｋ，９Ｙ，９Ｍ，９Ｃは、ブラック発光素子（以下「ＬＥＤ」という。）ヘッド３Ｋ、イエローＬＥＤヘッド３Ｙ、マゼンタＬＥＤヘッド３Ｍ、シアンＬＥＤヘッド３Ｃの発光によってそれぞれ潜像を形成される。
【００１４】
各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃ内の各色の供給ローラ６Ｋ，６Ｙ，６Ｍ，６Ｃが、各現像ローラ７Ｋ，７Ｙ，７Ｍ，７Ｃにトナーを供給し、各色の現像ブレード８Ｋ，８Ｙ，８Ｍ，８Ｃにより、各現像ローラ７Ｋ，７Ｙ，７Ｍ，７Ｃ表面に一様にトナー層が形成され、各感光体ドラム９Ｋ，９Ｙ，９Ｍ，９Ｃ上にトナー像が現像される。各色の現像器２Ｋ，２Ｙ，２Ｍ，２Ｃ内の各クリーニングブレード５Ｋ，５Ｙ，５Ｍ，５Ｃは、転写後の残トナーをクリーニングする。
【００１５】
ブラックトナーカートリッジ４Ｋ、イエロートナーカートリッジ４Ｙ、マゼンタトナーカートリッジ４Ｍ、及びシアントナーカートリッジ４Ｃは、各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃに着脱可能に取り付けられ、内部のトナーを各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃに供給可能な構造になっている。ブラック転写ローラ１１Ｋ、イエロー転写ローラ１１Ｙ、マゼンタ転写ローラ１１Ｍ、及びシアン転写ローラ１１Ｃは、転写ベルト１４の裏面から転写ニップにバイアスが印加可能に配置されている。転写ベルト駆動ローラ１３、及び転写ベルト従動ローラ１２は、転写ベルト１４を張架しローラの駆動によって用紙１９を搬送可能な構造になっている。
【００１６】
転写ベルトクリーニングブレード１５は、転写ベルト１４上のトナーを掻き落とせるようになっていて、掻き落とされたトナーが転写ベルトクリーナ容器１６に収容される。用紙カセット１７は、画像形成装置１に着脱可能に取り付けられ、転写媒体である用紙１９が積載される。ホッピングローラ１８は、用紙１９を用紙カセット１７から搬送する。レジストローラ２０及び２１は、用紙１９を転写ベルト１４に所定のタイミングで搬送する。定着器２３は、用紙１９のトナー像を熱と加圧によって定着する。排出ローラ２６及び２７は、用紙２８を排紙トレー２９にフェースダウンで排出する。
【００１７】
図３は、図２の画像形成装置１における制御回路の構成を示すブロック図である。
この制御回路は、ホストインターフェース部５０を有し、このホストインターフェース部５０がコマンド/画像処理部５１に対してデータを送受信する。コマンド／画像処理部５１は、ＬＥＤヘッドインクーフェース部５２に対して画像データを出力する。ＬＥＤヘッドインターフェース部５２は、プリンタエンジン制御部５３によってヘッド駆動パルス等が制御され、ＬＥＤヘッド３Ｋ，３Ｙ，３Ｍ，３Ｃを発光させる。
【００１８】
プリンタエンジン制御部５３は、高圧制御部５４に帯電バイアス、現像バイアス、転写バイアス等の制御値を送り、高圧制御部５４は帯電バイアス発生部５５、現像/供給バイアス発生部５６、転写バイアス発生部５７に信号を送る。帯電バイアス発生部５５及び現像/供給バイアス発生部５６は、ブラック現像器２Ｋ、イエロー現像器２Ｙ、マゼンタ現像器２Ｍ、シアン現像器２Ｃの各帯電ローラ５Ｋ，５Ｙ，５Ｍ，５Ｃ及び各供給ローラ６Ｋ，６Ｙ，６Ｍ，６Ｃ、各現像ローラ７Ｋ，７Ｙ，７Ｍ，７Ｃにバイアスを印加する。転写バイアス発生部５７は、転写ローラ１１Ｋ，１１Ｙ，１１Ｍ，１１Ｃにバイアスを印加する。
【００１９】
用紙検出センサ５８は、前記転写バイアスの発生タイミング、およびＬＥＤヘッド３Ｋ，３Ｙ，３Ｍ，３Ｃの点灯タイミングを調整するために用いられる。プリンタエンジン制御部５３は、モータ制御部６０を介して、給紙モータ６１、搬送モータ６２、転写ベルト駆動モータ６３、定着器駆動モータ６４、感光体ドラムＫ駆動モータ６５、感光体ドラムＹＭＣ駆動モータ６６を所定のタイミングで駆動する。定着器７０は、定着器ヒータ７１とサーミスタ７２を有し、サーミスタ７２の検出値に応じてプリンタエンジン制御部５３によって温度制御される。
【００２０】
（高圧電源装置の構成）
図４は、本発明の実施例１における高圧電源装置９０の概略を示すブロック図である。
【００２１】
この高圧電源装置９０は、例えば、転写高圧電源であり、図３中の高圧制御部５４及び転写バイアス発生部５７により構成され、各色の転写ローラ１１Ｋ，１１Ｙ，１１Ｍ，１１Ｃ毎に設けられている。各色の高圧電源装置９０は、同一の回路構成であるので、以下、１回路のみ説明する。
【００２２】
図４において、高圧電源装置９０は、圧電トランスを制御する高圧制御部８０を備えている。高圧制御部８０は、例えば、ＡＳＩＣ(Application  Specific  Integrated  Circuit)により構成され、プリンタエンジン制御部５３と接続されている。
【００２３】
本実施例１では、高圧制御部８０は、高圧電源装置９０内にあるが、プリンタエンジン制御部５３の例えば、大規模集積回路（ＬＳＩ）内に設けても構わない。又、本実施例１では、ＡＳＩＣを用いているが、マイクロプロセッサ等のＣＰＵを内蔵したものでも実現可能であるし、ＦＰＧＡ(Field  Programmable  Gate  Array)等でも実現可能である。
【００２４】
高圧制御部８０の出力ポートＯＵＴ１から出力される制御信号Ｓ１は、圧電トランス駆動回路９３へ入力される。圧電トランス駆動回路９３は、制御信号Ｓ１を入力して圧電トランス９１へ供給する駆動パルスＳ２を出力する。圧電トランス駆動回路９３には、ＤＣ電源９２から電力が供給されている。
【００２５】
圧電トランス９１は、セラミック等の圧電振動子の共振現象を利用して駆動電圧の昇圧を行い、高電圧の交流（以下「ＡＣ」という。）電圧Ｓ３を出力するトランスであり、この出力側に整流手段（例えば、整流回路）９４が接続されている。
【００２６】
整流回路９４は、高電圧のＡＣ電圧Ｓ３を整流して、高電圧の第１の直流（以下「ＤＣ」という。）電圧Ｓ４を出力する。整流回路９４の出力側には、出力電圧変換手段９５及び転写手段に相当する出力負荷１００が接続されている。
【００２７】
出力電圧変換手段９５は、圧電トランス９１の二次側出力である第１のＤＣ電圧Ｓ４を、低電圧（例えば、０〜３．３Ｖ）の第２のＤＣ電圧Ｓ５に変換するものである。この出力電圧変換手段９５の第２のＤＣ電圧Ｓ５は、第１の電圧比較手段９６ａ、第２の電圧比較手段９６ｂ、及びアナログ・デジタルコンバータ（以下「ＡＤＣ」という。）９７に入力される。
【００２８】
高圧制御部８０の出力ポートＯＵＴ２から、デジタル値の制御用比較信号生成データＳ６が出力されて、制御用比較信号生成部９９へ入力される。又、高圧制御部８０の出力ポートＯＵＴ３から、高電圧の出力電圧である第１のＤＣ電圧Ｓ４の目標値を設定するデジタルデータＳ７が出力されて、デジタル・アナログコンバータ（以下「ＤＡＣ」）９８へ入力される。ＤＡＣ９８は、デジタルデータＳ７をアナログ電圧の第３のＤＣ電圧Ｓ８に変換し、この電圧を、第１の電圧比較手段９６ａ及び制御用比較信号生成部９９へ出力する。制御用比較信号生成部９９は、制御用比較信号生成データＳ６と第３のＤＣ電圧Ｓ８とに基づき、制御用比較信号Ｓ９を生成し、第２の電圧比較手段９６ｂへ出力する。
【００２９】
第１の電圧比較手段９６ａは、第２のＤＣ電圧Ｓ５と第３のＤＣ電圧Ｓ８とを比較し、比較結果に応じたハイレベル（以下「“Ｈ”」という。）又はローレベル（以下「“Ｌ”」という。）の第１の比較信号Ｓ１０を出力し、高圧制御部８０の入力ポートＩＮ１へ入力する。第２の電圧比較手段９６ｂは、第２のＤＣ電圧Ｓ５と制御用比較信号Ｓ９とを比較し、比較結果に応じた“Ｈ”又は“Ｌ”の第２の比較信号Ｓ１１を出力し、高圧制御部８０の入力ポートＩＮ２へ入力する。
【００３０】
ＡＤＣ９７は、第２のＤＣ電圧Ｓ５をデジタル値の補正値参照データＳ１２に変換し、高圧制御部８０の入力ポートＩＮ３へ入力する。
【００３１】
プリンタエンジン制御部５３は、高圧制御部８０に対して、ＲＥＳＥＴ信号、ＯＮ信号、及びＴＥＳＴ信号を入力し、高圧電源装置９０の動作状態を制御する機能と、ＤＡＴＡ信号を入力して高圧電源装置９０の第１の直流電圧Ｓ４の目標電圧を指定する機能とを有している。
【００３２】
図５は、図４の高圧電源装置９０における詳細な構成例を示す回路図であり、図３及び図４中の要素と共通の要素には共通の符号が付されている。
【００３３】
高圧電源装置９０は、ＤＣ２４Ｖの電圧を供給するＤＣ電源９２と、ＤＣ３．３Ｖの電圧を供給するＤＣ電源９６ｃとを有している。ＤＣ電源９２及びＤＣ電源９６ｃは、図示しない低圧電源装置によって商用ＡＣ電源から変圧整流することによって供給されている。
【００３４】
高圧制御部８０のＣＬＫＩＮ端子及びＣＬＫＯＵＴ端子には、発振回路が接続されている。発振回路は、図示しない分周手段により分周して制御信号Ｓ１を生成する基準クロック信号（例えば、２５ＭＨｚ）を生成する回路であり、高圧制御部８０のＣＬＫＩＮ端子とＣＬＫＯＵＴ端子に接続された発振子（例えば「水晶発振子」）８１を有している。発振子８１には、発振子８１を安定動作させるための抵抗８２，８３、及びコンデンサ８４，８５が接続されている。
【００３５】
圧電トランス駆動回路９３は、圧電トランス９１を駆動する回路であり、スイッチング素子（例えば、ＮチャンネルパワーＭＯＳＦＥＴ）９３ａ、抵抗９３ｂ，９３ｃ、オートトランス９３ｄ、及びコンデンサ９３ｅにより構成される。高圧制御部８０の出力端子ＯＵＴ１から出力される制御信号Ｓ１は、抵抗９３ｂと抵抗９３ｃとで分圧され、例えば、電界効果トランジスタ（ＦＥＴ）で構成されたスイッチング素子９３ａのゲートに入力される。
【００３６】
オートトランス９３ｄとコンデンサ９３ｅとでＬＣ共振回路が構成され、圧電トランス９１の一次側９１ａに、正弦半波波形である駆動パルスＳ２を印加する。駆動パルスＳ２の正弦半波のピーク値は、１００Ｖpeak程度になるように回路定数が調整されている。圧電トランス９１の二次側９１ｂには、スイッチング素子９３ａのスイッチング周波数、即ち、制御信号Ｓ１の周波数に応じた昇圧比の高電圧のＡＣ電圧Ｓ３が得られる。
【００３７】
圧電トランス９１は、一次側入力端子９１ａに、駆動パルスＳ２を入力し、二次側出力端子９１ｂから、昇圧されたＡＣ電圧Ｓ３を整流回路９４へ出力する。
【００３８】
整流回路９４は、圧電トランス９１のＡＣ電圧Ｓ３を正極性の第１のＤＣ電圧Ｓ４に整流する回路であり、整流用ダイオード９４ａ，９４ｂと平滑用コンデンサ９４ｃとから構成され、整流された第１のＤＣ電圧Ｓ４が、出力電圧変換手段９５と出力負荷１００とへ出力される。
【００３９】
出力電圧変換手段９５は、第１のＤＣ電圧Ｓ４を分圧抵抗９５ａ，９５ｂによって分圧し、抵抗９５ｃとコンデンサ９５ｄで構成される低域通過フィルタでノイズを除去した第２のＤＣ電圧Ｓ５を、第１の電圧比較手段９６ａ、第２の電圧比較手段９６ｂ、及びボルテージフォロワ９７ａを介してＡＤＣ９７へ出力するものである。本実施例１では、例えば、抵抗９５ａを１００ＭΩ、抵抗９５ｂを３３ｋΩ、抵抗９５ｃを１０ｋΩ、コンデンサ９５ｄを０．１μＦとする。
【００４０】
出力負荷１００は、転写手段の出力負荷であり、抵抗１００ａを介して転写負荷１００ｂに接続されている。転写負荷１００ｂは、画像形成装置１が印刷動作時には転写ローラ１１であるが、テストモード（即ち、工場出荷時における試験動作）においては、固定抵抗２００ＭΩを接続する。
【００４１】
以下、制御用比較信号生成部９９の構成例について説明する。
制御用比較信号生成部９９は、制御用比較信号Ｓ９を生成するものである。高圧制御部８０の出力ポートＯＵＴ２から、４ビット（bit）の制御用比較信号生成データＳ６が出力され、抵抗８６，８７，８８，８９を介して制御用比較信号生成部９９へ入力される。制御用比較信号生成部９９は、演算増幅器（以下「オペアンプ」という。）９９ａ、複数の抵抗９９ｂ，９９ｃ，９９ｄ，９９ｅ，９９ｆ，９９ｅ，９９ｆ，９９ｇ，９９ｌ，９９ｍ，９９ｎ，９９ｏ，９９ｐ，９９ｑ，９９ｒ，９９ｓ，９９ｔ、複数のＮＰＮトランジスタ９９ｈ，９９ｉ，９９ｊ，９９ｋにより構成されている。
【００４２】
ＤＡＣ９８は、高圧制御部８０の出力ポートＯＵＴ３から入力される第１のＤＣ電圧Ｓ４の目標電圧に対応したデジタルデータＳ７をアナログ電圧に変換して、第３のＤＣ電圧Ｓ８を出力し、オペアンプ９９ａの＋端子に入力する。
【００４３】
抵抗９９ｂ，９９ｃとオペアンプ９９ａとからなる増幅回路は、第３のＤＣ電圧Ｓ８を増幅する。抵抗９９ｌ，９９ｍ，９９ｎ，９９ｏ，９９ｐ，９９ｑ，９９ｒ，９９ｓ，９９ｏは、Ｒ２Ｒ（はしご型抵抗）回路を構成し、ＯＵＴ２信号の４ビット信号(bit3〜0)によってO〜Fh、即ち、0〜15まで１６段階の値に、制御用比較信号生成部９９から出力される制御用比較信号Ｓ９を制御できる。
【００４４】
制御用比較信号生成部９９の制御用比較信号Ｓ９は、最大値が第３のＤＣ電圧Ｓ８の２倍の電圧となるように各抵抗値を決定するものとし、本実施例１では一例として、抵抗９９ｂを１０ｋΩ、抵抗９９ｃを３９ｋΩ、抵抗９９ｄ，９９ｅ，９９ｆ，９９ｇを７．５ｋΩ、抵抗９９ｌ、９９ｍ，９９ｎ，９９ｏを３０ｋΩ、抵抗９９ｐ，９９ｑ，９９ｒ，９９ｓ，９９ｔを１５ｋΩとする。
【００４５】
例えば、オペアンプで構成される第１の電圧比較手段９６ａは、第３のＤＣ電圧Ｓ８及び出力電圧変換手段９５の第２のＤＣ電圧Ｓ５が、＋入力端子及び−入力端子に、それぞれ入力され、ＤＣ３．３ＶのＤＣ電源９６ｃと抵抗９６ｄによってプルアップされた出力端子から、両入力電圧の比較結果に応じた“Ｈ”又は“Ｌ”の第１の比較信号１０を出力し、高圧制御部８０の入力ポートＩＮ１へ入力する。
【００４６】
第２の電圧比較手段９６ｂは、制御用比較信号Ｓ９を抵抗９６ｆとコンデンサ９６ｇで構成された低域通過フィルタでノイズを除去した信号及び出力電圧変換手段９５の第２のＤＣ電圧Ｓ５が、＋端子及び−端子に、それぞれ入力され、ＤＣ３．３の電源Ｖ９６ｃと抵抗９６ｅによってプルアップされた出力端子から、両入力電圧の比較結果に応じた“Ｈ”又は“Ｌ”の第２の比較信号１１を出力し、高圧制御部８０の入力ポートＩＮ２へ入力する。
【００４７】
図１は、図５の高圧制御部８０の内部回路を含む高圧電源装置９０の詳細な構成例を示す回路図である。
【００４８】
この内部回路は、論理記述言語等により記述され、例えば、ＡＳＩＣ化されている。ここでは、説明のため１チャンネル分しか示していないが、実際は、転写出力４チャンネル分を各チャンネル毎にシリアルデータ処理部８２７で処理した後、ＤＡＣ９８へ出力するようになっている。
【００４９】
高圧制御部８０の入力ポートＩＮ１、ＩＮ２、及びＩＮ３には、第１の比較信号Ｓ１０、第２の比較信号Ｓ１１、及びＡＤＣ９７の補正値参照データＳ１２がそれぞれ入力される。
【００５０】
高圧制御部８０の出力ポートＯＵＴ１、ＯＵＴ２及びＯＵＴ３から、制御信号Ｓ１、制御用比較信号生成データＳ６及びデジタルデータＳ７が出力され、圧電トランス駆動回路９３、制御用比較信号生成部９９及びＤＡＣ９８へ与えられる。
【００５１】
以下、制御用比較信号生成部９９へ供給される制御用比較信号生成データＳ６を生成する構成について説明する。
【００５２】
１２ビットカウンタ８０３は、クロック周期毎にカウントアップするカウンタである。インバータ８０４は、１２ビットカウンタ８０３のビット１０〜７が入力され、その値をビット反転して出力する。セレクタ８０５は、１２ビットカウンタ８０３のｂｉｔ１０〜７、ｂｉｔ１１、及びインバータ８０４の出力を入力し、１２ビットカウンタ８０３のｂｉｔ１１が０のときインバータ８０４の出力の４ｂｉｔを出力し、１２ビットカウンタ８０３ｂｉｔ１が１のときは、１２ビットカウンタ８０３のｂｉｔ１０〜７を出力する。セレクタ８０５の出力信号は、出力ポートＯＵＴ２から、制御用比較信号生成データＳ６として、制御用比較信号生成部９９へ供給される。
【００５３】
次に、第１の比較信号Ｓ１０と第２の比較信号Ｓ１１とに基づき、１９ビットレジスタ８１３へ出力される分周比を制御する構成について、説明する。
【００５４】
８ビットカウンタ８０１は、第１の比較信号Ｓ１０を、クロック周期毎にデジタル値として判定し、カウントし、一時記憶部８０２へ出力する。一時記憶部８０２は、８ビットカウンタ８０１のカウント値を一時記憶する。分周器８１７の出力の立ち上がりエッジで、８ビットカウンタ８０１はクリアされ、同時に一時記憶部８０２にクリア直前の８ビットカウンタ８０１の値をセットする。
【００５５】
１２ビットカウンタ８０６は、第２の比較信号Ｓ１１を、クロック周期毎にデジタル値として判定し、カウントする。一時記憶部８０７は、１２ビットカウン８０６の値を一時記憶するものである。１２ビットカウンタ８０３のオーバーフローフラグが立った時点で、１２ビットカウンタ８０６はクリアされ、同時に、一時記憶部８０７にクリア直前の１２ビットカウンタ８０６の値をセットする。
【００５６】
比較器８０８は、一時記憶部８０２及び演算器８１４の出力をもとに、３ｂｉｔの値を出力する。演算器８１２は、比較器８０８の出力３ｂｉｔ、乗算器８２４の出力、及び分周比値を記憶する１９ｂｉｔレジスタ８１３の値をもとに、次の制御ステップで分周比値を演算する。演算器８１２の演算周期（制御ステップ時間）は、制御周期値８２０に記憶されており、制御周期値８２０の値がセットされたタイマカウンタ８１９（クロック周期でカウントダウン）が０になったら、演算を行う。ここでは、一例として、制御周期値８２０を９Ｃ４ｈ＝２５００とすると、クロック周波数は２５ＭＨｚであるから、１００μｓの周期で、演算器８１２は演算を行う。
【００５７】
演算器８１２には、分周比値１９ｂｉｔの上限である分周比カウンタ上限値８０９、分周比値１９ｂｉｔの下限である分周比カウンタ下限値８１０、及びテストモード値８１１が設定できるようになっている。
【００５８】
次に、二値化パルス生成部８２８について説明する。
二値化パルス生成部８２８は、１９ビットレジスタ８１３及び圧電トランス補正値記憶部８２６の出力に基づき、分周器８１７へ与えられる分周比で基準クロック信号Ｓ０を分周して、ＯＮ信号が“Ｈ”のとき、圧電トランス駆動回路９３へ制御信号Ｓ１を出力する。二値化パルス生成部８２８は、演算器８１４と、誤差保持レジスタ８１５と、加算器８１６と、分周器８１７と、出力セレクタ８１８とで構成されている。
【００５９】
演算器８１４は、１９ビットレジスタ８１３の値に、圧電トランス補正値記憶部８２６に記憶されている１２ｂｉｔ値を加減算する。演算器８１４の出力信号は、下位１１ビット（ｂｉｔ１０〜０）が誤差保持レジスタ８１５に出力され、上位８ｂｉｔが加算器８１６に出力される。加算器８１６では、演算器８１４の上位８ｂｉｔと誤差保持レジスタ１１ｂｉｔ＋フラグ１ｂｉｔのオーバーフローフラグが加算され、加算結果の８ｂｉｔ値が分周８１７に出力される。なお、誤差保持レジスタ８１５の値は、分周器８１７の立ち上りエッジで、０にクリアされる。
【００６０】
出力セレクタ８１８は、ＯＮ信号が“Ｈ”のときは、制御信号Ｓ１として、分周器８１７で設定された周期で、約３０％デューティ（分周器８１７の出力の１／２＋１／３２＋１／６４、即ち、１ｂｉｔ右シフトした値＋５ｂｉｔ右シフトした値）の矩形パルスを出力する。ＯＮ信号が“Ｌ”のときは、出力セレクタ８１８は、０Ｖを出力する。
【００６１】
テーブルレジスタ８２２は、１９ｂｉｔレジスタ８１３の上位８ｂｉｔ値をもとに８ｂｉｔ値を出力する。テーブルレジスタ８２３は、１９ｂｉｔレジスタ８１３の上位８ｂｉｔ値をもとに３ｂｉｔ値を出力する。テーブルレジスタ８２１は、テーブルレジスタ８２３の出力３ｂｉｔ、及び一時記憶部８０７の出力値をもとに、８ｂｉｔ値を出力する。乗算器８２４は、テーブルレジスタ８２１の８ｂｉｔ出力値とテーブルレジスタ８２２の８ｂｉｔ出力値を乗算した１６ｂｉｔ値を出力する。
【００６２】
圧電トランス補正値記憶部８２６は、圧電トランス９１の特性ばらつきを補正する補正値を記憶するものであり、この出力が、二値化パルス生成部８２８内の演算器８１４へ入力される。
【００６３】
テーブルレジスタ８２５は、圧電トランス９１の特性ばらつきに対応した複数の補正値を格納するテーブルであり、テストモード時のＤＣ電圧Ｓ５をもとに、最適の補正値が選択され、この最適の補正値が圧電トランス補正値記憶部８２６へ出力される。
【００６４】
（画像形成装置の全体の動作）
本実施例１における画像形成装置全体の動作の概略を説明する。
【００６５】
図２の画像形成装置１は、図示しない外部機器から図３のホストインターフェース部５０を介してＰＤＬ(Page  Description  Language  ぺージ記述言語)等で、記述された印刷データを入力する。入力されたデータは、コマンド／画像処理部５１によってビットマップデータに変換される。画像形成装置1１は、定着器２３の熱定着ローラ２４及び２５を、サーミスタ７２の検出値に応じて、定着器ヒータ７１を制御することにより、所定温度にした後、印字動作を開始する。
【００６６】
給紙カセット１７にセットされた用紙を給紙モータ６１で駆動する給紙ローラ１８で給紙する。用紙ガイド１９に沿って用紙を搬送し、停止状態のレジストローラ対２０、２１に用紙を突き当て、スキュー補正した後、以下で説明する画像形成動作に同期したタイミングで搬送モータ６２を駆動開始し、レジストローラ２０，２１によって用紙は転写ベルト１４上に搬送される。
【００６７】
現像器２Ｋ，２Ｙ，２Ｍ，２Ｃは、電子写真プロセスにより現像器内の感光体ドラム９Ｋ，９Ｙ，９Ｍ，９Ｃにトナー像を形成する。このとき、前記ピットマップデータに応じてＬＥＤヘッド３Ｋ，３Ｙ，３Ｍ，３Ｃが点灯される。現像器２Ｋ，２Ｙ，２Ｍ，２Ｃによって現像されたトナー像は、転写ベルト１４上を搬送される用紙に転写ローラ１１Ｋ，１１Ｙ，１１Ｍ，１１Ｃに印加された転写バイアスによって用紙に転写される。用紙上に４色のトナー像を転写した後、定着器２３によって用紙上のトナー像を加圧定着し、排出ローラ２６及び２７によって用紙ガイド２８に沿って用紙を搬送し、排紙する。トナーカートリッジ４Ｋ，４Ｙ，４Ｍ，４Ｃは、現像器２Ｋ，２Ｙ，２Ｍ，２Ｃに着脱可能で、内部のトナーを現像器に供給可能な構造となっている。
【００６８】
（高圧電源装置の動作）
本発明の実施例１の動作について説明する。
【００６９】
なお、本実施例１における転写バイアスはカラー画像形成装置の４色、即ち、高電圧出力４チャンネルそれぞれ独立に制御するが、各制御の構成・動作は同一のものであるので、説明は、１チャンネルについてのみとする。
【００７０】
プリンタエンジン制御部５３は、用紙検出センサ２２による用紙検出を基準として、所定のタイミングでＫ，Ｙ，Ｍ，Ｃの転写バイアスを順次オン、即ち、高圧出力ＯＮ信号（以下「ＯＮ信号」という。）を“Ｈ”にする。転写バイアスがオフのタイミングは、やはり用紙検出センサ２２による用紙検出を基準として、用紙が各色の転写ローラ１１Ｋ，１１Ｙ，１１Ｍ，１１Ｃ上を、通り抜けたタイミングとする。バイアス印加にあたっては、高庄制御部ＡＳＩＣ８０へ“Ｌ”レベルのＲＥＳＥＴ信号を出力し、高圧制御部８０内の全ての設定を初期化する。
【００７１】
次に、プリンタエンジン制御部５３は、高圧出力電圧の目標電圧値に相当する８ｂｉｔ値ＤＡＴＡを高圧制御部８０に出力する。
【００７２】
図６は、出力電圧と目標値ＤＡＴＡ８ｂｉｔとの関係を示す図である。
出力電圧は、整流回路９４の出力する第１のＤＣ電圧Ｓ４を示し、ＡＤＣ入力電圧は、出力電圧変換手段９５の出力する第２のＤＣ電圧Ｓ５を示し、目標値ＤＡＴＡ８ｂｉｔは、プリンタエンジン制御部５３から高圧制御部８０へ入力されるＤＡＴＡ信号の値を示している。出力電圧の設定範囲１０００Ｖ〜７０００Ｖに対して、目標値ＤＡＴＡ８ｂｉｔは、８ｂｉｔ値の１９ｈ〜Ｂ２ｈとなる。
【００７３】
プリンタエンジン制御部５３は、目標値ＤＡＴＡを出力した後、転写バイアスを印加するタイミングで、ＯＮ信号を“Ｌ”から“Ｈ”とする。高圧制御部８０は、ＯＮ信号の入力が“Ｈ”となると、直ちに、出力ポートＯＵＴ１から、制御信号Ｓ１を圧電トランス駆動回路９３へ出力する。圧電トランス駆動回路９３は、２４ＶＤＣ電源９２からから供給されるＤＣ電圧をスイッチングし、圧電トランス９１の１次側に正弦半波電圧の駆動パルスＳ２を印加する。
【００７４】
図７（ａ）、（ｂ）は、圧電トランス駆動回路の入出力信号波形を示す波形図である。
図７（ａ）は、圧電トランス駆動回路９３の入力信号である制御信号Ｓ１の波形を示し、図７（ｂ）は、圧電トランス駆動回路９３の出力信号である駆動パルスの波形を示している。圧電トランス駆動回路９３は、例えば、振幅３．３Ｖの制御信号Ｓ１を入力して、波高値が約１００Ｖの出力信号Ｓ２を出力する。
【００７５】
圧電トランス９１は、１次側に圧電トランス駆動回路９３の出力信号である駆動パルスＳ２が入力され、２次側に駆動周波数に応じて昇圧した高電圧のＡＣ電圧Ｓ３を出力する。整流回路９４は、ダイオードとコンデンサにより構成され、正極性のバイアス電圧電圧である第１のＤＣ電圧Ｓ４を出力する。出力電圧変換手段９５は、整流回路９４の出力の第１のＤＣ電圧Ｓ４を、０〜３．３Ｖの範囲の第２のＤＣ電圧Ｓ５に変換し、第１の電圧比較手段９６ａ、第２の電圧比較手段９６ｂ、及び８ｂｉｔＡＤＣ９７を介して高圧制御部８０の入力ポートＩＮ３に出力する。ＤＡＣ９８は、８ｂｉｔのデジタル値を０〜３．３Ｖの電圧に変換するデジタル・アナログコバータであり、ＡＤＣ９７は、０〜３．３Ｖの電圧を８ｂｉｔのデジタル値に変換するアナログ・デジタルコンバータである。
【００７６】
次に、図５を用いて、高圧電源装置９０の動作を詳細に説明する。
発振子８１は、高圧制御部８０内の図示しない発振回路に接続され、高圧制御部８０の基準クロック信号２５ＭＨｚを生成する。プリンタエンジン制御部５３から入力されるＲＥＳＥＴ信号が、“Ｈ”から“Ｌ”になったとき、高圧制御部８０は、全ての設定を初期化する。
【００７７】
ＯＮ信号が、“Ｌ”から“Ｈ”になると、出力ポートＯＵＴ１から圧電トランス駆動周波数初期値(１周期中の“Ｈ”の比率３０％)のパルスである制御信号Ｓ１を出力する。ここでは、一例として、圧電トランス９１の駆動パルス周波数初期値は１２５ｋＨｚとするが、これは任意に設定することが可能である。制御信号Ｓ１は、スイッチング素子９３ａのゲートに印加される。スイッチング素子９３ａのゲートをオン／オフすることにより、圧電トランス９１、オートトランス９３ｄ、コンデンサ９３ｅで構成されるＬＣ共振回路が駆動され、圧電トランス９１の１次側９１ａに、図７で示すような波高値約１００Ｖ程度の正弦半波電圧の駆動パルスＳ２が印加される。圧電トランス９１の２次側９１ｂの高電圧のＡＣ電圧Ｓ３は、ダイオード９４ａ，９４ｂ、及びコンデンサ９４ｃにより正極性バイアスである第１のＤＣ電圧Ｓ４に整流される。出力されたバイアス電圧である第１のＤＣ電圧Ｓ４は、抵抗１００ａを介して転写負荷１００ｂに出力される。転写負荷１００ｂに対しては金属接点を介して接続される。
【００７８】
図２において、転写負荷に相当する転写ローラ１１Ｋ，１１Ｙ，１１Ｍ，１１ｃは、転写ベルト１４、転写ベルト駆動ローラ１２、及び転写ベル卜従動ローラ１３と一体の構造となっている。転写ベルト１４が画像形成装置１にセットされていない状態においては、抵抗１００ａの先で、負荷開放状態となるが、これでは印刷が行えないので画像形成装置１は、図示しないオペレーションパネルにエラーを表示する。出力電圧変換手段９５は、１００ＭΩの抵抗９５ａと３３ｋΩの抵抗９５ｂとによって、高圧出力(図５の９４ｄの電圧)を約３０００分の１に分圧し、第１の電圧比較手段９６ａ、第２の電圧比較手段９６ｂ、及びオベアンプ９７ａのボルテージフォロアを介してＡＤＣ９７に出力する。図５の９４ｄの電圧と出力電圧変換手段９５の出力の関係は、図６で示す「出力電圧」と「ＡＤＣ入力電圧」の関係となる。
【００７９】
プリンタエンジン制御部５３は、８ｂｉｔのＤＡＴＡ信号を目標電圧に対応した値に設定する。ＤＡＴＡ信号の８ｂｉｔの設定値は、図６の「目標値ＤＡＴＡ８ｂｉｔ」に示す１９ｈ〜Ｂ２ｈで、目標電圧の設定範囲は１０００〜７０００Ｖとする。高圧制御部８０は、出力ポートＯＵＴ１からＯＮ信号が“Ｈ”となった時点で、圧電トランス９１の駆動パルスＳ２を出力する。圧電トランス９１の駆動周波数は、高い周波数から徐々に低い周波数にシフトして行く。
【００８０】
第１の電圧比較手段９６ａの＋端子には、目標値ＤＡＴＡ８ｂｉｔをＤＡＣ９８で、デジタル−アナログ変換した第３のＤＣ電圧(目標値ＤＡＣ)Ｓ８が入力され、−端子には出力電圧変換手段９５の出力である第２の直流電圧Ｓ５が入力される。第１の電圧比較手段９６ａの出力端子は３．３Ｖでプルアップされ、結果として＋端子入力の目標値ＤＡＣが−端子入力の出力電圧変換手段９５の出力より大きいときに“Ｈ”が、逆に、＋端子入力の目標値ＤＡＣが−端子入力の出力電圧変換手段９５の出力より小さいときに、“Ｌ”が高圧制御部８０の入力ポートＩＮ１に入力される。又、第２の電圧比較手段９６ｂの＋端子には、制御用比較信号Ｓ９が入力され、−端子には第２のＤＣＳ５が入力される。
【００８１】
ここで、制御用比較信号生成部９９の動作について説明する。
制御用比較信号生成部９９の出力する制御用比較信号Ｓ９は、高庄制御部８０の出力ポートＯＵＴ２の出力する制御用比較信号生成データＳ６の４ｂｉｔ信号(ｂｉｔ３〜０)を抵抗９９ｌ〜９９ｔで構成されるＲ２Ｒ（はしご型抵抗）回路の各段に入力することによって０〜Ｆｈ即ち、０〜１５の１６段階に制御される。各抵抗値は、前記したように、制御用比較信号生成部９９の出力の最大値が、ＤＡＣ９８の出力電圧Ｓ８の２倍になるように決定する。出力ポートＯＵＴ２のｂｉｔ３〜０は、００００，０００１，・・・，１１１０，１１１１，１１１１，１１１０，・・・，０００１，００００，００００，０００１，・・・というように、増減を繰り返す。
【００８２】
第２の電圧比較手段９６ｂの出力信号である第２の比較信号Ｓ１１は、ＤＣ３．３Ｖの直流電源９６ｃでプルアップされ、結果として、＋端子に入力される制御用比較信号Ｓ９が、−端子に入力される第２のＤＣ電圧Ｓ５よりも大きいときに“Ｈ”が、逆に、制御用比較信号Ｓ９が、−端子に入力される第２のＤＣ電圧Ｓ５よりも小さいときに、“Ｌ”が、高圧制御部８０の入力ポートＩＮ２に入力される。
【００８３】
図８（ａ）、（ｂ）は、圧電トランスの駆動パルス波形に対する第１の電圧比較手段及び第２の電圧比較手段のそれぞれの入出力信号の波形を示す波形図である。
【００８４】
図８（ａ）は、目標電圧ＤＡＣ９８の出力する第３のＤＣ電圧Ｓ８と出力電圧変換手段９５の出力信号である第２のＤＣ電圧Ｓ５に対する第１の比較信号Ｓ１０の波形の関係を示し、図８（ｂ）は、制御用比較信号Ｓ９と出力電圧変換手段９５の出力信号である第２のＤＣ電圧Ｓ５に対する第２の比較信号Ｓ１１の関係を示す波形図である。
【００８５】
実際の制御用比較信号生成部９９の出力する制御用比較信号Ｓ９は、抵抗９６ｆ、及びコンデンサ９６ｇで構成されるフィルタを介しても、若干、階段状になるが、図８（ｂ）では、簡単化のため、直線状に出力信号が上下するものとした。
【００８６】
次に、図１を用いて高圧制御部８０の動作について説明する。
高圧制御部８０内の回路は、２５ＭＨｚの基準クロックＳ０に同期して動作する。ＯＮ信号が“Ｌ”から“Ｈ”になると、出力セレクタ８１８から制御信号Ｓ１が出力される。圧電トランス９１の駆動パルスＳ２の周波数は、当初、分周比カウンタ下限値８１０にて、予め設定される初期値の駆動周波数とし、ここでは一例として１２５ｋＨｚとする。
【００８７】
図９は、駆動パルス周波数に対する圧電トランス９１のＡＣ電圧出力のロットばらつきを示す特性図である。
【００８８】
図９において、横軸は、駆動パルスＳ２の周波数であり、縦軸は、駆動パルスＳ２の周波数に対し圧電トランス９１の２次側から出力される高電圧のＡＣ電圧Ｓ３の出力電圧値である。圧電トランス９１は、駆動パルスＳ２の周波数が、初期値の駆動周波数１２５ｋＨｚより低くなると、ＡＣ電圧Ｓ３の出力電圧値が上昇する特性を有している。共振周波数ｆｒＡ（ｆｒＢ、ｆｒＣ）よりも低い周波数では、不安定領域となり、制御不能である。従って、高圧出力を開始して以降、駆動パルスＳ２の周波数を下げる方向に制御するが、周波数の下限値、即ち、分周比の上限値を分周比カウンタ上限値８０９により制限する。
【００８９】
以下、演算器８１２の動作について、詳細に説明する。
プリンタエンジン制御部５３は、ＲＥＳＥＴ信号を“Ｌ”として入力する。演算器８１２は、圧電トランス９１における分周比カウンタ下限値８１０に設定された１９ｂｉｔ値を１９ｂｉｔレジスタ８１３にセットする。１９ｂｉｔレジスタ８１３は、整数部の上位８ｂｉｔ、小数部の下位１１ｂｉｔで構成され、駆動パルスＳ２の周波数の初期値を１２５ｋＨｚとする場合、前記分周比カウンタ下限値は、６４０００ｈとなる(高圧制御部８０のクロック周波数が２５ＭＨｚなので、６４０００ｈが設定された場合の駆動パルスＳ２の周波数は、１／(  (1／２５Ｍ)×６４０００ｈ／２１１)＝１２５ｋＨｚとして計算される。）。誤差保持レジスタ８１５は、１１ｂｉｔ全て０にクリアされる。高圧出力前においては、ＯＮ信号は“Ｌ”となっており、出力セレクタ８１８は、“Ｌ”の選択信号を入力されることにより、常に“Ｌ”を出力しているので、圧電トランス９１は駆動されない。演算器８１２は、比較器８０８の３ｂｉｔの出力値によって、以下の演算を行う。
比較器８０８の出力＝１１０ｂ：演算器Ａの設定値＝演算器Ａの設定値−乗算器８２４の出力
比較器８０８の出力＝１１１ｂ：演算器Ａの設定値＝演算器Ａの設定値−１
比較器８０８の出力＝０００ｂ：演算器Ａの設定値＝演算器Ａの設定値
比較器８０８の出力＝００１ｂ：演算器Ａの設定値＝演算器Ａの設定値＋１
比較器８０８の出力＝０１０ｂ：演算器Ａの設定値＝演算器Ａの設定値＋乗算器８２４の出力
【００９０】
比較器８０８には、ＯＮ信号も入力され、ＯＮ信号が“Ｌ”入力の場合、比較器８０８は、常に、１１１ｂを出力する。演算器８１２は、比較器８０８の出力が１１１ｂであるので、１９ｂｉｔレジスタ８１３の値から１1減算するが、減算結果は初期設定値(下限値)未満となる。
【００９１】
演算器８１２は、減算結果１９ｂｉｔと分周器カウンタ下限値８１０の１９ｂｉｔを比較し、前記下限値未満であれば、１９ｂｉｔレジスタ８１３の値を前記下限値とするので、結果的にＯＮ信号が“Ｌ”の間は、１９ｂｉｔレジスタ８１３の値は、分周比カウンタ下限値８１０のまま保持される。演算器８１２の演算周期は、制御周期値８２０に設定される値とし、制御周期値８２０の値をタイマカウンタ８１９が基準クロック信号のクロック周期でカウントダウンしていき、０となったところでカウンタを制御周期値８２０にリセットし、同時に演算を実行する。制御周期値８２０に設定される１２ｂｉｔ値は、ここでは一例として９ｃ４ｈとする（クロック周波数２５ＭＨｚで１００μｓ周期となる)。
【００９２】
２値化パルス生成部８２８の動作を説明する。
演算器８１４は、１９ｂｉｔレジスタ８１３の１９ｂｉｔ値と圧電トランス補正値記憶部８２６に記憶されている符号付１２ｂｉｔの補正値とを加減算する。演算器８１４の出力は分周比値の整数部を表す上位８ｂｉｔを加算器８１６に、小数部を表す下位１１ｂｉｔを誤差保持レジスタ８１５に入力する。誤差保持レジスタ８１５では、分周器８１７の出力パルス周期で演算器Ｂ８１４の下位１１ｂｉｔ値を加算、更新する。誤差保持レジスタ８１５の１１ｂｉｔ値がオーバーフローしたら、オーバーフローフラグ１ｂｉｔを加算器８１６にて演算器８１４の出力の上位８ｂｉｔ値に加算する。それ以外のときは０を加算する。
【００９３】
このようにして分周器８１７には、演算器８１４の出力の上位８ｂｉｔ値、例えば、これをＮとすると、ＮとＮ＋１が入力される。従って、分周比出力パルス２０４８（２０４８＝２１１、分周比小数部ｂｉｔ数による)パルス周期でＮ分周をＭ回、Ｎ＋１分周を（２０４８−Ｍ）回出力する。これにより、
{Ｎ×Ｍ＋（Ｎ＋１）×（２０４８−Ｍ）}／２０４８
＝１９ｂｉｔレジスタ上位８ｂｉｔ値＋（下位１１ｂｉｔ値／２０４８）
となるように制御される。１９bitレジスタ８１３の値が変化しなければ、上記の通りであるが、変化する場合には、その変化に追随して、２０４８パルス周期未満で値が変化していく。それでも単位時間辺りの上記式の左辺と右辺の平均値はほぼ等しくなる。
【００９４】
次に、プリンタエンジン制御部８３は、ＤＡＴＡに目標電圧に相当する８ｂｉｔ値を設定する。
【００９５】
目標電圧と８ｂｉｔ値の対応表を図６に示す。
本実施例１の画像形成装置１においては、転写バイアス出力は媒体(印刷用紙)の厚さや温湿度、出力チャンネルの違い等によって可変されるが、例えば、目標電圧５０００Ｖの場合、対応する８ｂｉｔ値は、７Ｆｈとなる。出力セレクタ８１８に選択信号“Ｈ”が入力され、直ちに圧電トランス９１の駆動パルス周波数初期値１２５ｋＨｚのパルスが出力される。又、比較器８０８は、ＯＮ信号が“Ｌ”から“Ｈ”になることにより、一時記憶部８０２の出力信号８ｂｉｔと演算器８１４の出力信号の上位８ｂｉｔとが入力される。
【００９６】
図１０は、比較器８０８の処理の流れを示すフローチャートである。
ここでは、説明の簡単化のためフローチャートを用いているが、実際の回路は、ハードウェアにて実現される。なお、図中で一時記憶部８０２の出力８ｂｉｔ値をＡ、演算器８１４の出力上位８ｂｉｔ値をＢとしている。
【００９７】
ステップＳＴ１において、比較器８０８は処理を開始する。
ステップＳＴ２において、ＯＮ信号が“Ｈ”か“Ｌ”かの判定が行われ、ＯＮ信号が“Ｈ”のときは、ステップＳＴ３へ進み、ＯＮ信号が“Ｌ”のときはステップＳＴ１１へ進む。ステップＳＴ３において、ＴＥＳＴ信号が“Ｈ”か“Ｌ”の判定が行われ、ＴＥＳＴ信号が“Ｈ”ならばステップＳＴ１０へ進み、テストモード信号が“Ｌ”ならばステップＳＴ４へ進む。
【００９８】
ステップＳＴ４において、一時記憶部８０２の出力信号の８ｂｉｔ値は、演算器８１４の出力信号の上位８ｂｉｔ値と等しいか判定し、等しい場合はステップＳＴ８へ進み、等しくない場合はステップＳＴ５へ進む。ステップＳＴ５において、一時記憶部８０２の出力信号の８ｂｉｔ値が演算器８１４の出力信号の上位８ｂｉｔ値×０．４より大きいかの判定がされ、大きい場合はステップＳＴ９へ進み、一時記憶部８０２の出力信号の８ｂｉｔ値が演算器８１４の出力信号の上位８ｂｉｔ値×０．４以下の場合はステップＳＴ６へ進む。ステップＳＴ６では、一時記憶部８０２の出力信号の８ｂｉｔ値が演算器８１４の出力信号の上位８ｂｉｔ値×０．６より大きいかの判定がされ、大きい場合はステップＳＴ１０へ進み、一時記憶部８０２の出力信号の８ｂｉｔ値が演算器８１４の出力信号の上位８ｂｉｔ値×０．６以下の場合はステップＳＴ７へ進む。ステップＳＴ７において、一時記憶部８０２の出力信号８ｂｉｔ値が０より大きいかの判定がされ、大きい場合はステップＳＴ１１へ進み、一時記憶部８０２の出力信号の８ｂｉｔ値が０以下の場合はステップＳＴ１２へ進む。
【００９９】
ステップＳＴ８において、比較器８０８は、３ｂｉｔ値０１０ｂを出力し、ステップＳＴ１３へ進む。ステップＳＴ９において、比較器８０８は、３ｂｉｔ値００１ｂを出力し、ステップＳＴ１３へ進む。ステップＳＴ１０において、比較器８０８は、３ｂｉｔ値０００ｂを出力し、ステップＳＴ１３へ進む。ステップＳＴ１１において、比較器８０８は、３ｂｉｔ値１１１ｂを出力し、ステップＳＴ１３へ進む。ステップＳＴ１２において、比較器８０８は、３ｂｉｔ値１１０ｂを出力し、ステップＳＴ１３へ進む。
【０１００】
ステップＳＴ１３において、比較器８０８は、処理を終了する。
なお、ステップＳＴ５において、「演算器８１４の出力上位８ｂｉｔ値×０．４」という計算を行っている。０．４は、演算器８１４の出力信号の上位８ｂｉｔ値を２ｂｉｔ右へシフトした値と、同３ｂｉｔ右へシフトした値、及び同５ｂｉｔ右へシフトした値を加算した値（１／２２＋１／２３＋１／２５＝０．４)である。同様に、ステップＳＴ５における「演算器８１４の出力信号の上位８ｂｉｔ値×０．６」の計算における「０．６」は、演算器８１４の出力信号の上位８ｂｉｔ値を、１ｂｉｔ右へシフトした値と、同４ｂｉｔ右へシフトした値と、同５ｂｉｔ右へシフトした値、及び同７ｂｉｔ右へシフトした値を加算した値（１／２１＋１／２４＋１／２５＋１／２７＝０．６）である。
【０１０１】
８ｂｉｔカウンタ８０１には、第１の電圧比較手段９６ａの出力が入力される。第１の電圧比較手段９６ａからの入力値は、“Ｈ”か“Ｌ”かのデジタル値であり、８ｂｉｔカウンタ８０１は、クロック周期毎に“Ｈ”をカウントする。カウントは分周器８１７の立ち上りエッジ、即ち、圧電トランス９１の駆動パルスＳ２の立ち上りエッジで０クリアされ、同時に一時記憶部８０２に値を記憶する。一時記憶部８０２の値は比較器８０８へ入力される。
【０１０２】
１２ｂｉｔカウンタ８０６には、第２の電圧比較手段９６ｂから出力された比較信号Ｓ１１が入力される。入力値は、“Ｈ”か“Ｌ”かのデジタル値であり、クロック周期毎に“Ｈ”をカウントする。カウントは、１２ｂｉｔカウンタ８０３のオーバーフロー時に０クリアされ、同時に一時記憶部８０７に値を記憶する。一時記憶部８０７の値はテーブルレジスタ８２１に入力される。１２ｂｉｔカウンタ８０３は、クロック周期でカウントアップするカウンタで、最上位ｂｉｔをセレクタ８０５へ、ｂｉｔ１０〜７の４ｂｉｔを同じくセレクタ８０５、及びビット反転するインバータ８０４へ出力する。インバータ８０４の出力信号４ｂｉｔは、セレクタ５０５へ入力される。セレクタ５０５は、入力信号の１２ｂｉｔカウンタ８０３の最上位ｂｉｔが０のときインバータ８０４の出力信号４ｂｉｔを、１のとき１２ｂｉｔカウンタ８０３の出力信号ｂｉｔ１０〜７の４ｂｉｔを出力する。
【０１０３】
その結果、セレクタ８０５の出力信号は、周期１６３．８４μｓ(クロック周期２５ＭＨｚを１２ｂｉｔで分周した値)で、１０．２４μｓ毎に、００００，０００１，・・・，１１１０，１１１１，１１１１，１１１０，・・・，０００１，００００，００００，０００１，・・・と増減を繰り返し、セレクタ８０５の出力信号４ｂｉｔが、出力ポートＯＵＴ２から制御用比較信号生成部９９に出力され、図８（ｂ）に示すような三角波状の信号となる。ここで、前述したように、制御用比較信号Ｓ９は、目標電圧ＤＡＣ９８の出力電圧の約２倍の波高値をもつ。出力電圧変換手段９５から出力されるＤＣ電圧Ｓ５が、目標値に近いときには、カウント周期における“Ｈ”の比率は５０％程度となる。
【０１０４】
図１１は、テーブルレジスタ８２２の入出力の対応を示す図である。
テーブルレジスタ８２２には、１９ｂｉｔレジスタ８１３のｂｉｔ１７〜１０の８ビットが入力され、８ビットのデータが出力される。
【０１０５】
図１２は、テーブルレジスタ８２３の処理の流れを示すフローチャートである。
テーブルレジスタ８２３は、１９ｂｉｔレジスタ８１３のｂｉｔ１７〜１０の８ビットが入力され、図１２のフローチャートに従った処理により決定される３ビットのデータが出力される。ここでは、説明の簡単化のためフローチャートを用いているが、実際の回路ではハードウェアにて実現される。
【０１０６】
ステップＳＴ２１において、テーブルレジスタ８２３の処理が開始される。
ステップＳＴ２２において、入力８ｂｉｔ(１９ｂｉｔレジスタ８１３ののｂｉｔ１７〜１０)が、Ｂ９ｈより小さいかの判定がされ、入力８ｂｉｔがＢ９ｈより小さい場合は、ステップＳＴ２９へ進み、入力８ｂｉｔがＢ９ｈより小さくない場合は、ステップＳＴ２３へ進む。ステップＳＴ２３において、入力８ｂｉｔ(１９ｂｉｔレジスタ８１３のｂｉｔ１７〜１０)が、Ｂ３ｈより小さいかの判定がされ、入力８ｂｉｔがＢ３ｈより小さい場合は、ステップＳＴ３０へ進み、入力８ｂｉｔがＢ３ｈより小さくない場合は、ステップＳＴ２４へ進む。ステップＳＴ２４において、入力８ｂｉｔ(１９ｂｉｔレジスタ８１３のｂｉｔ１７〜１０)がＢ７ｈより小さいかの判定がされ、入力８ｂｉｔがＢ７ｈより小さい場合は、ステップＳＴ３１へ進み、入力８ｂｉｔがＢ７ｈより小さくない場合は、ステップＳＴ２５へ進む。ステップＳＴ２５において、入力８ｂｉｔ(１９ｂｉｔレジスタ８１３のｂｉｔ１７〜１０)がＢＢｈより小さいかの判定がされ、入力８ｂｉｔがＢＢｈより小さい場合は、ステップＳＴ３２へ進み、入力８ｂｉｔがＢＢｈより小さくない場合は、ステップＳＴ２６へ進む。ステップＳＴ２６において、入力８ｂｉｔ(１９ｂｉｔレジスタ８１３のｂｉｔ１７〜１０)がＢＦｈより小さいかの判定がされ、入力８ｂｉｔがＢＦｈより小さい場合は、ステップＳＴ３３へ進み、入力８ｂｉｔがＢＦｈより小さくない場合は、ステップＳＴ２７へ進む。ステップＳＴ２７において、入力８ｂｉｔ(１９ｂｉｔレジスタ８１３のｂｉｔ１７〜１０)がＣ２ｈより小さいかの判定がされ、入力８ｂｉｔがＣ２ｈより小さい場合は、ステップＳＴ３４へ進み、入力８ｂｉｔがＣ２ｈより小さくない場合は、ステップＳＴ２８へ進む。ステップＳＴ２８において、入力８ｂｉｔ(１９ｂｉｔレジスタ８１３のｂｉｔ１７〜１０)がＣ４ｈより小さいかの判定がされ、入力８ｂｉｔがＣ４ｈより小さい場合は、ステップＳＴ３５へ進み、入力８ｂｉｔがＣ４ｈより小さくない場合は、ステップＳＴ３６へ進む。
【０１０７】
ステップＳＴ２９において、テーブルレジスタ８２３は、３ｂｉｔ値０００ｂを出力し、ステップＳＴ３７へ進む。ステップＳＴ３０において、テーブルレジスタ８２３は、３ｂｉｔ値００１ｂを出力し、ステップＳＴ３７へ進む。ステップＳＴ３１において、テーブルレジスタ８２３は、３ｂｉｔ値０１０ｂを出力し、ステップＳＴ３７へ進む。ステップＳＴ３２において、テーブルレジスタ８２３は、３ｂｉｔ値０１１ｂを出力し、ステップＳＴ３７へ進む。ステップＳＴ３３において、テーブルレジスタ８２３は、３ｂｉｔ値１００ｂを出力し、ステップＳＴ３７へ進む。ステップＳＴ３４において、テーブルレジスタ８２３は、３ｂｉｔ値１０１ｂを出力し、ステップＳＴ３７へ進む。ステップＳＴ３５において、テーブルレジスタ８２３は、３ｂｉｔ値１１０ｂを出力し、ステップＳＴ３７へ進む。ステップＳＴ３６において、テーブルレジスタ８２３は、３ｂｉｔ値１１１ｂを出力し、ステップＳＴ３７へ進む。ステップ３７において、テーブルレジスタ８２３は、処理を終了する。
【０１０８】
図１３は、テーブルレジスタ８２１の入出力の対応を示す図である。
テーブルレジスタ８２１は、一時記憶部８０７の出力する１２ｂｉｔ値とテーブルレジスタ８２３の出力する３ｂｉｔ値とが入力され、一時記憶部８０７の値に対して３２段階、テーブルレジスタ８２３の値に対して８段階、の８ｂｉｔ値が格納されており、一時記憶部８０７の値及びテーブルレジスタ８２３の値により選択される２５６種類の８ｂｉｔ値を、乗算器８２４へ出力する。テーブルレジスタ８２１において、例えば、１９ｂｉｔレジスタ８１３のｂｉｔ１７〜１０の値がＢ０ｈのとき、テーブルレジスタ８２３の出力値は００１ｂであり、一時記憶部８０７の出力値が５００ｈであるとき、テーブルレジスタ８２１の出力８ｂｉｔ値は２２ｈとなる。乗算器８２４は、テーブルレジスタ８２１の出力８ｂｉｔとテーブルレジスタ８２２の出力８ｂｉｔとを乗算して、出力１６ｂｉｔを演算器８１２へ出力する。
【０１０９】
ここで、前述したように、出力電圧変換手段９５の出力する第２のＤＣ電圧Ｓ５が目標値ＤＡＣ９８の出力する第３のＤＣ電圧Ｓ８に近いとき、第２の比較信号Ｓ１１の１周期(１２ｂｉｔカウンタ８０３のカウント周期)当たりのカウントＤｕｔｅｙは約５０％となる。よって、図１３に示したように、一時記憶部８０７の出力１２ｂｉｔが８００ｈ、即ち、５０％に近くなるに従い、テーブルレジスタ８２１の出力値が小さくなるようにテーブル値を設定している。
【０１１０】
又、図９に示した圧電トランス９１の駆動パルス周波数に対するＡＣ電圧出力特性図から、駆動パルス周波数の低い領域(分周比値の大きい領域)では周波数変動による出力電圧の変動が大きいことがわかる。よって、テーブルレジスタ８２２の出力値は、入力値である１９ｂｉｔレジスタ５１３値が大きくなれば小さくなるようにテーブル値を設定している。同様に、テーブルレジスタ８２３の出力値が、０００ｂ，００１ｂ，・・・，１１１ｂとなるに従って（テーブルＡ−１，Ａ−２、・・・，Ａ−８）テーブルレジスタ８２１の出力値が小さくなるように、テーブル値を設定している。
【０１１１】
図１４（ａ）〜（ｃ）は、圧電トランス９１の補正値設定前の立ち上がり波形を示す波形図である。
【０１１２】
図１４（ａ）〜（ｃ）において、横軸は時間、縦軸は電圧を表している。
ＤＡＣ９８の出力電圧が、０Ｖから目標電圧に対応する第３のＤＣ電圧Ｓ８になると、ＤＣ電圧Ｓ４は、０Ｖから５０００Ｖに立ち上がっている。図１４（ａ）は、圧電トランス９１の特性が、図９に示したロットＡに対応する立ち上がり波形であり、圧電トランス９１の駆動パルスＳ２の周波数を初期値である１２５ｋＨzで制御を開始し、始めは大きな制御量を、出力電圧が目標近くなるに従って小さくしていくことによって、オーバーシュートなく安定して且つ高速な出力電圧の立上がり特性になっている。
【０１１３】
圧電トランス９１は、図９に示すように、製造ロット、又、個体によっても入出力特性にばらつきを有している。例えば、ロットＡ(共振周波数ｆｒＡ)の圧電トランス９１に対して図１４（ａ）に示すような高電圧の立上げ特性を得られるようにテーブルレジスタ８２１，８２２を調整し、図９に示したロットＢ(共振周波数ｆｒＢ)、ロットＣ(共振周波数ｆｒＣ)の圧電トランス９１に対して、同じテーブル値で、制御を行うと、ロットＢの圧電トランス９１では、図１４（ｂ）ように出力電圧が大きくオーバーシュートしてしまい、逆にロットＣの圧電トランス９１では図１４（ｃ）のように出力立上げ時聞が非常に長くなってしまうという問題が生じる。
【０１１４】
そこで、このような圧電トランス９１のばらつきを補正する圧電トランス補正値を設定する必要があるが、この圧電トランス補正値を設定する方法について、以下に説明する。
【０１１５】
図１５は、圧電トランス９１の補正値を導出し、補正値を設定する処理の流れを示すフローチャートである。
【０１１６】
図２において、転写負荷１００ｂは、画像形成装置１の通常動作時においては転写ローラ１１であるが、テストモード時においては固定抵抗とする。そのための機構を画像形成装置１内に用意してもよいし、高圧電源装置９０に固定抵抗１００ｂを繋ぎ、単体で動作可能な構成としてもよい。固定抵抗値は一例として２００ＭΩとする。
【０１１７】
ステップＳＴ４１において、圧電トランス補正値を設定するためのテストモードの処理を開始し、ステップＳＴ４２へ進む。ステップＳＴ４２において、プリンタエンジン制御部５３から入力されるＴＥＳＴ信号の出力(通常“Ｌ”)を“Ｈ”にし、ステップＳＴ４３へ進む。ステップＳＴ４３において、テーブルレジスタ８２５をアクティブ(出力可)にし、ステップＳＴ４４へ進む。ステップＳＴ４４において、圧電トランス補正値記憶部８２６に記憶されている値を０にクリアし、ステップＳＴ４５へ進む。ステップＳＴ４５において、比較器８０８の出力値を０００ｂに固定し、ステップＳＴ４６へ進む。ステップＳＴ４６において、演算器８１２にテストモード値８１１を設定し、ステップＳＴ４７へ進む。ステップＳＴ４７において、ＯＮ信号を“Ｈ”にし、ステップＳＴ４８へ進む。
【０１１８】
ステップＳＴ４８において、第２のＤＣ電圧Ｓ５をＡＤＣ９７で、アナログ・デジタル変換した補正値参照データＳ１２により、テーブルレジスタ８２５を参照して、最適な補正値を選択し、ステップＳＴ４９へ進む。ステップＳＴ４９において、ＯＮ信号を“Ｌ”にし、ステップＳＴ５０へ進む。ステップＳＴ５０において、圧電トランス補正値記憶部８２６にステップＳＴ４８で選択した最適の補正値を記憶し、ステップＳＴ５１へ進む。ステップＳＴ５１において、プリンタエンジン制御部５３がＴＥＳＴ信号を“Ｌ”にし、ステップＳＴ５２へ進む。ステップＳＴ５２において、圧電トランス補正値を設定するためのテストモードの処理を終了する。
【０１１９】
ここで、図９より、テストモード値８１１は、標準的なｆ−Ｖ特性を持つ圧電トランス９１(ロットＡ)における共振周波数ｆｒＡに対して２〜３％高い周波数（第１のテストモード周波数）に対応する分周比値１９ｂｉｔとする。本実施例１においては、一例として、分周比値７０８００ｈ、即ち、１１１．１１１ｋＨｚで圧電トランス９１を駆動する。
【０１２０】
図１６（ａ）、（ｂ）は、テーブルレジスタ８２５の入出力の対応関係を示す図である。
図１６（ａ）は、テストモード時の高圧実出力電圧（図５の９４ｄの電圧）、ＡＤＣ９７の入出力値と補正値の関係を示す。圧電トランス９１の補正値は、符号付き１２ｂｉｔ、１０進数で−２０４８〜２０４７の値の範囲で設定できるが、本実施例１では、図１６（ｂ）に示すように、圧電トランス９１の補正値を、−３４０〜＋４００の範囲に制限している。ＡＤＣ９７の出力が、前記補正値の対応範囲外である場合、圧電トランス９１若しくは圧電トランス駆動回路９３に故障が発生したものと判断し、高電圧を出力しないようにする。
【０１２１】
図１７（ａ）〜（ｃ）は、圧電トランス補正値設定後の高圧出力立ち上がり波形を示す波形図である。
【０１２２】
図１７（ａ）〜（ｃ）において、横軸は時間、縦軸は電圧を表し、出力のＤＣ電圧Ｓ４は、０Ｖから５０００Ｖに立ち上がっている。圧電トランス９１のロットＢ、ロットＣ共に立上げ時間及びオーバーシュート有無について、ロットＡの場合と同様の出力立上げ特性となっている。
【０１２３】
以上のように、テストモードで導出した圧電トランス補正値を適用することで、圧電トランス９１の製造ばらつき等による個々の入出力特性の違いによらず、オーバーシュートなく安定して且つ高速に高電圧出力立上げを行うことが可能になる。
【０１２４】
本実施例１の高圧電源装置９０では、１チャンネルの出力電圧のみに対して説明しているが、複数チャンネル同時に、異なる目標電圧で高圧出力を行うことも可能である。
【０１２５】
（実施例１の効果）
以上説明したように、本発明の実施例１によれば、テストモードにて、圧電トランス９１の補正値を導出し、補正値を適用することで、圧電トランス９１の製造ばらつき等による個々の入出力特性の違いによらず、オーバーシュートなく安定して且つ高速に高電圧出力立上げを行うことが可能になる。そのため、複数の圧電トランス９１を同一の制御で駆動、昇圧動作を行うことが可能となる。
【０１２６】
（実施例１の変形例）
本実施例１で用いた圧電トランス９１とは異なる入出力特性の圧電トランスを用いたとしても、それに対応して各種制御テーブル値、及び周辺回路定数を変更することによって同様の動作が実現可能である。簡単のため画像形成装置１の通常動作時においても出力負荷は固定として説明しているが、感光体ドラム９Ｋ，９Ｙ，９Ｍ，９Ｃの状態による負荷変動、又、他の高圧バイアス源に適用した場合の負荷変動にも対応可能である。カラー４色構成の画像形成装置として説明したが、２色あるいは３色、もしくは４色より多い構成としても良い。
【０１２７】
実施例１では、テストモードにて、１回の処理で補正値格納用のテーブルレジスタ８２５から最適な補正値を選択しているが、そのテーブルレジスタ８２５から最適な補正値を選択する処理を複数回行い、その平均値に基づき、最適な補正値を決定するようにしても良い。このようすれば、より精度の高い最適の補正値を求めることができる。
【０１２８】
又、テストモードへ移行する頻度は、工場出荷時に１度行ってもよいし、定期的に行ってもよい。テストモードへ移行する頻度を、高くすれば、圧電トランス９１の特性が経時変化した場合等にも、同ーの制御で駆動、昇圧動作を行うことが可能となる。
【実施例２】
【０１２９】
(実施例２の構成)
本発明の実施例２では、図２の画像形成装置１の構成と同様であり、高圧電源装置８０内の高圧制御部、及び図３の制御回路の構成が実施例１と異なっている。
【０１３０】
図１８は、本発明の実施例２における高圧電源装置９０Ａ（例えば、転写高圧電源）の概略を示すブロック図である。更に、図１９は、図１８の高圧電源装置における詳細な構成例を示す回路図である。この図１８及び図１９において、図４及び図５に示した構成と同様の部分については同符号を付し、説明を省略する。
【０１３１】
本実施例２の高圧電源装置９０Ａでは、実施例１の高圧電源装置９０内の高圧制御部８０に代えて、これとは構成あるいは機能の異なる高圧制御部８０Ａが設けられ、本実施例２の制御回路では、図３の制御回路内のプリンタエンジン制御部５３に代えて、これとは構成あるいは機能の異なるプリンタエンジン制御部５３Ａが設けられている。
【０１３２】
高圧制御部８０Ａからプリンタエンジン制御部５３Ａへ２回目のテスト動作の実行を要求するＲｅＴＥＳＴ信号を出力し、プリンタエンジン制御部５３Ａは、高圧制御部８０ＡからのＲｅＴＥＳＴ信号を受け付けると、高圧制御部８０Ａへ２回目のテスト動作の実行を命令するＴＥＳＴ２ｂｉｔ信号を出力する構成になっている。その他の点については、図４及び図５の構成と同様である。
【０１３３】
図２０は、図１９の高圧制御部８０Ａの回路ブロック図である。この図において、図１に示した構成と同様の部分については同符号を付し、説明を省略する。
【０１３４】
本実施例２の高圧制御部８０Ａでは、実施例１の高圧制御部８０内のテストモード値８１１に代えてテストモード値９０２が設けられ、更に、ＯＲ演算器９０１、テーブルレジスタ９０３、及び出力判定部９０４が追加された構成になっている。
【０１３５】
テストモード値９０２は、１９ｂｉｔのテストモード値を２つ格納するものである。ＯＲ演算器９０１は、プリンタエンジン制御部５３Ａが出力する２ｂｉｔ値で構成されるＴＥＳＴ２ｂｉｔ信号の２ｂｉｔ値をＯＲ演算して、その出力を比較器８０８と圧電トランス補正値記憶部８２６ａのクリア端子へ出力するものである。
【０１３６】
テーブルレジスタ９０３は、テストモード時の出力電圧をもとに、圧電トランス補正値記憶部８２６ａに記憶される補正値を出力するテーブルレジスタで、テーブルレジスタ８２５ａとはテーブル値及びそれに対応するＡＤＣ９７の出力８ｂｉｔ値が異なる。テーブルレジスタ８２５ａのテーブル値は、実施例１のテーブルレジスタ８２５のテーブル値と同じである。
【０１３７】
出力判定部９０４は、ＡＤＣ９７の出力８ｂｉｔが４Ｃｈ以上だった場合に“Ｌ”、４Ｃｈ未満だった場合に“Ｈ”を出力するものである。
【０１３８】
（実施例２の動作）
実施例２の動作は、テストモード時の動作のみ、実施例１の動作と異なる。図２０を用いて動作を説明する。
【０１３９】
プリンタエンジン制御部５３Ａから、通常動作時は００ｂ、テストモード時は０１ｂ，１０ｂの３つの値のいずれかの値をとるＴＥＳＴ２ｂｉｔ信号が高圧制御部８０Ａへ入力される。テストモード時には、ＴＥＳＴ２ｂｉｔ信号は０１ｂ，１０ｂであるので、“１”と“０”とをＯＲ演算したＯＲ演算器９０１の出力は、“Ｈ”となり、圧電トランス補正値記憶部８２６ａの値は０にクリアされ、比較器８０８の出力は、０００ｂに固定される。
【０１４０】
始めに、プリンタエンジン制御部５３Ａから、ＴＥＳＴ２ｂｉｔ信号が０１ｂとして出力される。このときのテストモード値９０２は、６ＦＣ００ｈとなり、１１１．８５７ｋＨｚの周波数（第２のテストモード周波数）の駆動パルスＳ２で、圧電トランス９１が駆動される。テーブルレジスタ９０３がアクティブとなり、ＡＤＣ９７の出力信号をもとに圧電トランス補正値がテーブルレジスタ９０３を参照して求められる。
【０１４１】
図２１（ａ）、（ｂ）は、テーブルレジスタ９０３の入出力の対応関係を示す図である。
図２１（ａ）は、テストモード時の第１のＤＣ電圧Ｓ４（図１９の９４ｄの電圧）、ＡＤＣ９７の入出力値と補正値の関係を示し、図２１（ｂ）は、ＲｅＴＥＳＴ信号が“Ｌ”の場合の実出力電圧（第１のＤＣ電圧Ｓ４）に対する圧電トランス補正値の関係を示している。
【０１４２】
出力判定部９０４は、ＡＤＣ９７が出力する８ｂｉｔの補正値参照データＳ１２が入力されると、補正値参照データＳ１２が４Ｃｈ以上だった場合に“Ｌ”を出力し、４Ｃｈ未満だった場合に“Ｈ”を出力する。
【０１４３】
出力判定部９０４の出力信号が“Ｌ”の場合には、テーブルレジスタ９０３がアクティブとなり、ＡＤＣ９７の出力信号をもとにテーブルレジスタ９０３を参照して圧電トランス９１の補正値テーブルが求められる。
【０１４４】
出力判定部９０４の出力信号が“Ｈ”の場合には、出力判定部９０４からプリンタエンジン制御部５３ＡへＲｅＴＥＳＴ要求がされると、プリンタエンジン制御部５３Ａは、ＴＥＳＴ２ｂｉｔ信号を１０ｂとして、ＯＲ演算器９０１出力する。このとき、テストモード値９０２は、７０８００ｈとなり、１１１．１１１ｋＨｚの周波数（第１のテストモード周波数）の駆動パルスＳ２で圧電トランス９１が駆動される。この場合、テーブルレジスタ８２５ａがアクティブとなり、ＡＤＣ９７の出力をもとにテーブルレジスタ８２５ａを参照して圧電トランスの補正値が求められる。以上の動作が、本発明の実施例２における、圧電トランスの特性ばらつきを補正する圧電トランス補正値を設定するためのテストモードである。
【０１４５】
図２２は、実施例２における圧電トランス補正値を導出し、補正値を設定する処理の流れを示すフローチャートである。
【０１４６】
図１９における転写負荷１００ｂは、画像形成装置１の通常動作時においては図４の転写ローラ１１であるが、テストモード時においては固定抵抗とする。そのための機構を画像形成装置１内に用意しでもよいし、高圧電源装置９０Ａに固定抵抗１００ｂを繋ぎ、単体で動作可能な構成としてもよい。固定抵抗値は、一例として２００ＭΩとする。
【０１４７】
ステップＳＴ６１において、テストモードの処理を開始し、ステップＳＴ６２へ進む。ステップＳＴ６２において、プリンタエンジン制御部５３が、ＴＥＳＴ２ｂｉｔ信号(通常００ｂ)０１ｂを出力し、ステップＳＴ６３へ進む。ステップＳＴ６３において、テーブルレジスタ９０３をアクティブにし、ステップＳＴ６４へ進む。ステップＳＴ６４において、圧電トランス補正値記憶部８２６ａに記憶されている値を０クリアし、ステップＳＴ６５へ進む。ステップＳＴ６５において、比較器８０８の出力値を０００ｂに固定し、ステップＳＴ６６へ進む。ステップＳＴ６６において、演算器８１２に、テストモード値９０２＝６ＦＣ００ｈを設定し、ステップＳＴ６７へ進む。ステップＳＴ６７において、ＯＮ信号を“Ｈ”にし、ステップ６８へ進む。
【０１４８】
ステップＳＴ６８において、８ｂｉｔＡＤＣ９７の出力が４Ｃｈ以上であるかの判定がされ、８ｂｉｔＡＤＣ９７の出力が４Ｃｈ以上である場合はステップＳＴ６９へ進み、８ｂｉｔＡＤＣ９７の出力値が４Ｃｈ未満であるか場合はステップＳＴ７３へ進む。
【０１４９】
ステップＳＴ６９において、出力判定部９０４が“Ｌ”を出力し、ＲｅＴＥＳＴをディセーブルとし、ステップＳＴ７０へ進む。ステップＳＴ７０において、８ｂｉｔＡＤＣ９７の出力値からテーブルレジスタ９０３を参照し、最適の補正値を選択し、ステップＳＴ７１へ進む。ステップＳＴ７１において、ＯＮ信号を“Ｌ”にし、ステップＳＴ７２へ進む。ステップＳＴ７２において、圧電トランス補正値記憶部８２６ａに、ステップＳＴ７０で選択した最適の補正値を記憶し、ステップＳＴ８４へ進む。
【０１５０】
ステップＳＴ７３において、出力判定部９０４が“Ｈ”を出力し、ＲｅＴＥＳＴをイネーブルとし、ステップＳＴ７４へ進む。ステップＳＴ７４において、ＯＮ信号を“Ｌ”にし、ステップＳＴ７５へ進む。ステップＳＴ７５において、プリンタエンジン制御部５３Ａがテストモード設定信号ＴＥＳＴ２ｂｉｔ（通常００ｂ）１０ｂを出力し、ステップＳＴ７６へ進む。ステップＳＴ７６において、テーブルレジスタ８２５ａをアクティブ（出力可）にし、ステップＳＴ７７へ進む。ステップＳＴ７７において、圧電トランス補正値記憶部５２６ａに記憶されている値を０クリアし、ステップＳＴ７８へ進む。ステップＳＴ７８において、比較器８０８の出力値を０００ｂに固定し、ステップＳＴ７９へ進む。ステップＳＴ７９において、演算器８１２に、テストモード値９０２＝７０８００ｈを設定し、ステップＳＴ８０へ進む。ステップＳＴ８０において、ＯＮ信号を“Ｈ”にし、ステップＳＴ８１へ進む。ステップＳＴ８１において、８ｂｉｔＡＤＣ９７の出力値からテーブルレジスタ８２５ａを参照し、最適の補正値を選択し、ステップＳＴ８２へ進む。ステップＳＴ８２において、ＯＮ信号を“Ｌ”にし、ステップＳＴ８３へ進む。ステップＳＴ８３において、圧電トランス補正値記憶部８２６ａにステップＳＴ８１で選択した補正値を記憶し、ステップＳＴ８４へ進む。
【０１５１】
ステップＳＴ８４において、プリンタエンジン制御部５３Ａが、ＴＥＳＴ２ｂｉｔ信号を００ｂにし、ステップＳＴ８５へ進む。ステップＳＴ８５において、テストモードの処理を終了する。
【０１５２】
以上のように、テストモードで選択した圧電トランス９１の補正値を適用することで、圧電トランス９１の製造ばらつき等による個々の入出力特性の違いによらず、オーバーシュートなく、安定して且つ高速に高電圧出力立上げを行うことが可能になる。
【０１５３】
図２３は、駆動パルス周波数に対する圧電トランス９１の交流電圧出力のロットばらつき(ロットＡ，Ｄ)を示す特性図である。
【０１５４】
図９との違いは、ロットＤの特性を示したことである。ロットＤの圧電トランス９１では、実施例１におけるテストモード周波数１１１.１１１ｋＨｚにおいて出力電圧が７ｋＶを大きく超えている。このように非常に高い電圧を出力した場合、圧電トランス９１の２次側の回路部品、すなわち図５（図１９）に示した整流回路９４内のダイオード９４ａ，９４ｂ、コンデンサ９４ｃ、更に、出力電圧変換手段９５内の抵抗９５ａを破壊する恐れがある。又、それに備えて高耐圧の部品を用いることも考えられるが、そういった部品は一般に高価である。
【０１５５】
そのため、実施例２では、先ず、圧電トランス９１を、１１１.８５７ｋＨｚ、即ち、圧電トランス９１の規定の共振周波数より３〜４％高い周波数（第２のテストモード周波数）で駆動し、このときの出力電圧がある出力電圧未満であった場合に１１１.１１１ｋＨｚ、即ち、圧電トランス９１の所定の共振周波数より２〜３％高い周波数（第１のテストモード周波数）で駆動することにより、圧電トランス９１の補正値を求めている。
【０１５６】
（実施例２の効果）
以上説明したように、本発明の実施例２によれば、圧電トランス９１の製造ばらつき等による個々の入出力特性の違いによらず、複数の圧電トランス９１を同一の制御で駆動、昇圧動作を行うことが可能となる。これに加え、先ず、圧電トランス９１の規定の共振周波数より３〜４％高い周波数（第２のテストモード周波数）で駆動し、このときの出力電圧が閾値未満であった場合に、圧電トランス９１の所定の共振周波数より２〜３％高い周波数（第１のテストモード周波数）で駆動するようにしたので、予期せぬ高電圧が出力されることによって回路部品が破壊することを防止でき、また、それに備えて必要以上に高耐圧の部品を用いなくて良いので、部品コストが増大することを防止できる。
【０１５７】
（実施例２の変形例）
実施例２では、第１のテストモード周波数を圧電トランス９１の所定の共振周波数より２〜３％高い周波数とし、第２のテストモード周波数を圧電トランス９１の規定の共振周波数より３〜４％高い周波数としているが、圧電トランス９１を構成する圧電振動子の種類により、第１及び第２のテストモード周波数を適宜変更して、実施することができる。
【０１５８】
又、実施例２では、圧電トランスの出力が高電圧方向に大きくばらついた場合に有効であるが、逆に、圧電トランス９１の出力電圧が低電圧方向に大きくばらついた場合に対応する補正値のテーブルを設け、このテーブルを参照して補正値を求めるようにすれば、出力電圧が低電圧で使用できない圧電トランスを使用できるようになる。これにより、使用できる圧電トランス９１の歩留まりを上げて、使用する圧電トランス９１の価格を下げることができる。
【０１５９】
（実施例１、２の変形例）
実施例１、２では、カラータンダム方式の画像形成装置１における高圧電源装置９０，９０Ａについて説明したが、本発明は、複数の圧電トランスを使用した高圧電源装置、及びそれを使用した電子写真方式のカラー画像形成装置、例えばカラープリンタやカラー複写機、ファクシミリ、またはそれらの機能を併せ持つカラー複合機等の他の用途にも利用可能である。
【符号の説明】
【０１６０】
１        画像形成装置
５３        プリンタエンジン制御部
５７        転写バイアス発生部
８０，８０Ａ        高圧制御部
９０，９０Ａ        高圧電源装置
９１        圧電トランス
９３        圧電トランス駆動回路
９４        整流回路
９５        出力電圧変換手段
９６ａ        第１の電圧比較手段
９６ｂ        第２の電圧比較手段
９７        ＡＤＣ
９８        ＤＡＣ
９９        制御用比較信号生成部
８１２，８１４        演算器
８１３        １９ｂｉｔレジスタ
８１７        分周器
８２１，８２２，８２３，８２５，９０３        テーブルレジスタ
８２６        圧電トランス補正値記憶部
９０４        出力判定部
【図１】
0005769541.tif 000002
【図２】
0005769541.tif 000003
【図３】
0005769541.tif 000004
【図４】
0005769541.tif 000005
【図５】
0005769541.tif 000006
【図６】
0005769541.tif 000007
【図７】
0005769541.tif 000008
【図８】
0005769541.tif 000009
【図９】
0005769541.tif 000010
【図１０】
0005769541.tif 000011
【図１１】
0005769541.tif 000012
【図１２】
0005769541.tif 000013
【図１３】
0005769541.tif 000014
【図１４】
0005769541.tif 000015
【図１５】
0005769541.tif 000016
【図１６】
0005769541.tif 000017
【図１７】
0005769541.tif 000018
【図１８】
0005769541.tif 000019
【図１９】
0005769541.tif 000020
【図２０】
0005769541.tif 000021
【図２１】
0005769541.tif 000022
【図２２】
0005769541.tif 000023
【図２３】
0005769541.tif 000024