(57)【特許請求の範囲】
【請求項１】
半導体素子の設計データからマスク作製に必要なマスク描画データを作成するマスクデータ生成方法であって、
前記設計データに光近接効果補正処理を行って、フラクチャ数の多い描画データを作成する工程と、
前記フラクチャ数の多い描画データの面積を保存しつつグリッドサイズを拡大し、前記フラクチャの頂点数を削減する処理を行ったマスク描画データを作成する工程と、
前記グリッドサイズが拡大された前記マスク描画データによるマスク転写特性をシミュレーションにより評価する工程と、
前記シミュレーションによる評価において、前記マスク転写特性が良好と判断された場合の前記グリッドサイズのマスク描画デ−タをマスク描画に適用する工程と、
を含むことを特徴とするマスクデータ生成方法。
【請求項２】
前記マスク転写特性が良好と判断された場合の前記グリッドサイズが複数の場合、前記複数のグリッドサイズにおける各々のマスク転写特性とマスク描画時間とから、最適なグリッドサイズのマスク描画デ−タを求めてマスク描画に適用する工程を含むことを特徴とする請求項１に記載のマスクデータ生成方法。
【請求項３】
前記光近接効果補正処理が、前記設計データに光近接効果補正用の線幅オフセットを与えて光近接効果補正用バイアス付の設計データとし、さらに前記光近接効果補正用バイアス付の設計データに光近接効果補正用のサブレゾルーション補助構造体（ＳＲＡＦ）パターンを付加した設計データとしたものであることを特徴とする請求項１または請求項２に記載のマスクデータ生成方法。
【請求項４】
前記フラクチャ数の多い描画データが、フリーフォームパターンを矩形で表現したフラクチャ数の多い多頂点パターンの描画データであることを特徴とする請求項１から請求項３までのうちのいずれか１項に記載のマスクデータ生成方法。
【請求項５】
請求項１から請求項４までのうちのいずれか１項に記載のマスクデータ生成方法を用い、前記最適なグリッドサイズのマスク描画データにより、所定のマスクブランクにマスクパターンを描画し、前記マスクブランクを加工し、マスクを作製することを特徴とするマスクの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子のパターン形成に用いられるフォトマスク（以下、単にマスクとも言う。）のマスクパターンデータ生成方法及びそれを用いたマスクの製造方法に関する。
【背景技術】
【０００２】
半導体素子用のマスクのパターン形成には、主に電子ビーム描画による方法が用いられている。電子ビームの描画方式としては、ナノメートルのオーダーまで細く絞った電子ビームを走査する円形ビーム方式、あるいは描画するパターンを最大数μｍ以下のサイズの矩形や三角形などの微細な基本図形に分割し、各基本図形の形状のビームをショット描画していく可変成形ビーム（ＶＳＢ：Ｖａｒｉａｂｌｅ  Ｓｈａｐｅｄ  Ｂｅａｍ）方式、あるいは繰り返しショットするパターン形状のステンシルマスクの開口を利用したキャラクタ・プロジェクション（ＣＰ：Ｃｈａｒａｃｔｅｒ  Ｐｒｏｊｅｃｔｉｏｎ）方式の描画方式が実用されている。これらの描画方式の中で、可変成形ビーム（ＶＳＢ）方式（可変成形型）とキャラクタ・プロジェクション（ＣＰ）方式（ＣＰ型）はスループットに優れた描画方式である。
【０００３】
可変成形ビーム方式やＣＰ方式のＥＢ描画装置の場合、描画データとしては、通常、予め作成された図形データを必要に応じてポリゴンデータ化し、これを所定のアルゴリズムで図形分割（ｆｒａｃｔｕｒｅ：フラクチャと称する）したものが用いられる。
【０００４】
集積回路などの半導体素子の高集積化・微細化は、デザインルール４５ｎｍノードから３２ｎｍノードへと進展し、さらに２２ｎｍノードの半導体素子の開発・製造が進められている。これらの半導体素子の高集積化・微細化を実現するために、現在、露光波長１９３ｎｍのＡｒＦエキシマレーザを用いた光学式の投影露光装置により、フォトマスクを用いてウェハ上にパターン転写するフォトリソグラフィ技術が行なわれている。半導体素子のデザインルールの微細化、高精度化に伴い、フォトマスクへの要求は非常に厳しくなっており、マスクパターンの寸法（ＣＤ：Ｃｒｉｔｉｃａｌ  Ｄｉｍｅｎｓｉｏｎ）精度や重ね合わせ精度などの精度向上、マスク納期の短縮、製造コスト高騰化傾向の抑制などが重要課題となっている。
【０００５】
フォトリソグラフィ技術においては、投影露光装置で転写できる最小の寸法（解像度）は、露光に用いる光の波長に比例し、投影光学系のレンズの開口数（ＮＡ）に反比例するため、半導体素子の微細化への要求に伴い、露光光の短波長化及び投影光学系の高ＮＡ化が進んでいるが、短波長化および高ＮＡ化だけでこの要求を満足するには限界となっている。
【０００６】
現在、半導体リソグラフィのハーフピッチ４５ｎｍ以下のデザインルール、特にハーフピッチ２０ｎｍ台において、半導体素子のパターン形成に用いられるフォトマスクのパターン（マスクパターン）と、ウェハ上で得られる転写パターンとの間に寸法変動や形状変化が生じ、目的のパターン形状に形成できないという、いわゆる光近接効果の影響などが無視できなくなっている。
【０００７】
そこで解像度を上げるために、プロセス定数ｋ1（ｋ1＝解像線幅×投影光学系の開口数／露光光の波長）の値を小さくすることによって微細化を図る超解像技術が近年提案されている。このような超解像技術の一つとして光近接効果補正（Ｏｐｔｉｃａｌ  Ｐｒｏｘｉｍｉｔｙ  Ｅｆｆｅｃｔ  Ｃｏｒｒｅｃｔｉｏｎ：以後、ＯＰＣと記す。）技術が用いられており、ＯＰＣ処理は、露光工程において、パターンを転写する際に、あるパターンの寸法や形が隣接する他のパターンの影響を受けて変わる現象を抑え、設計したパターンをできるだけ忠実に再現するために行われる補正をいう。ＯＰＣでは、マスクパターンに補助パターンや線幅オフセットを与えてマスクパターンを最適化する方法などが実用されている。
【０００８】
補助パターンを用いる方法は、ウェハ上に転写されるパターン（主パターンと称する。）の近傍に、投影光学系の解像限界以下であってウェハ上には転写されないパターン（補助パターンと称する。）を付加して配置し、主パターンの解像度と焦点深度を向上させる効果を有するマスクを用いるリソグラフィ方法である（例えば、特許文献１参照。）。補助パターンはサブレゾルーション補助構造体（ＳＲＡＦ：Ｓｕｂ  Ｒｅｓｏｌｕｔｉｏｎ  Ａｓｓｉｓｔ  Ｆｅａｔｕｒｅ）とも呼ばれる（以後、本発明ではＳＲＡＦとも称する。）。マスクパターンに線幅オフセットを与えてマスク寸法や形状を補正する方法は、バイアス（Ｂｉａｓ）ＯＰＣと呼ばれる。
【０００９】
通常、一般的なＯＰＣ処理では、設計データから出発して転写パターンを計算し、要求仕様に満たないパターンを補正し、再度転写パターンを計算して確認するサイクルを繰り返して収束させている。これに対して、近年は、マスクパターンの微細化に対応するために、目的とするレジストパターンから出発してマスクパターンを逆に導く技術（Ｉｎｖｅｒｓｅ  Ｌｉｔｈｏｇｒａｐｈｙ  Ｔｅｃｈｎｏｌｏｇｙ：以後、ＩＬＴと記す。）（非特許文献１参照。）、あるいは露光装置の照明をマスク上の全てのパターンに対して最適化処理する光源とマスクの最適化（Ｓｏｕｒｃｅ  Ｍａｓｋ  Ｏｐｔｉｍｉｚａｔｉｏｎ：以後、ＳＭＯと記す。）技術が用いられるようになっている（非特許文献２参照。）。ＩＬＴ技術及びＳＭＯ技術は、従来のＯＰＣ技術と併用もされているが、マスクに光近接効果補正（ＯＰＣ）処理を行うことに関しては、ＯＰＣ技術、ＩＬＴ技術及びＳＭＯ技術は共通している。
【００１０】
しかしながら、半導体素子の微細化を実現するために、フォトマスクにＯＰＣ技術、ＩＬＴ技術あるいはＳＭＯ技術を用いることにより、微細パターン形成用のマスクパターンが非常に複雑化している（例えば、特許文献２参照。）。例えば、ハーフピッチ２０ｎｍ台の半導体素子において、ＩＬＴ技術として、フリーフォーム（Ｆｒｅｅ  Ｆｏｒｍ：フリーハンド、曲線形状）のＳＲＡＦパターンを設けた補助パターン付きマスクの要望が強くなっている。そのため、マスクパターンを形成するためのパターンデータ数が非常に多くなり、マスク製造の負担が増大し、電子ビームによる１枚のフォトマスク描画時間が５０時間を超えることもあり、さらにマスク検査も困難となり、フォトマスクの製造コスト増大やターンアラウンドタイム（ＴＡＴ）の低下をまねくという問題が生じている。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平７−１４０６３９号公報
【特許文献２】特開２０１１−４９５５６号公報
【非特許文献】
【００１２】
【非特許文献１】Y. Liu, et al, Inverse Lithography Technology Principles in Practice: Unintuitive Patterns, 25th Annual BACUS Symposium on Photomask Technology, Proc. of SPIE Vol. 5992, Monterey, California, USA, Oct. 2005
【非特許文献２】Stephen Hsu et al. "Source-mask co-optimization: optimize design for imaging and impact of source complexity on lithography performance." Proc of the SPIE, Vol 7520 (2009).
【発明の概要】
【発明が解決しようとする課題】
【００１３】
そこで、本発明は、上記の問題点に鑑みてなされたものである。すなわち、本発明の目的は、半導体素子のパターン形成に用いられるフォトマスクのパターン描画時間を短縮して、微細パターンを有する高品質のマスクを作製することができるマスクデータ生成方法及びこのマスクデータ生成方法によるマスクの製造方法を提供することである。
【課題を解決するための手段】
【００１４】
上記の課題を解決するために、本発明の請求項１に記載の発明に係るマスクデータ生成方法は、半導体素子の設計データからマスク作製に必要なマスク描画データを作成するマスクデータ生成方法であって、前記設計データに光近接効果補正処理を行って、フラクチャ数の多い描画データを作成する工程と、前記フラクチャ数の多い描画データの面積を保存しつつグリッドサイズを拡大し、前記フラクチャの頂点数を削減する処理を行ったマスク描画データを作成する工程と、前記グリッドサイズが拡大された前記マスク描画データによるマスク転写特性をシミュレーションにより評価する工程と、前記シミュレーションによる評価において、前記マスク転写特性が良好と判断された場合の前記グリッドサイズのマスク描画デ−タをマスク描画に適用する工程と、を含むことを特徴とするものである。
【００１５】
本発明の請求項２に記載の発明に係るマスクデータ生成方法は、請求項１に記載のマスクデータ生成方法において、前記マスク転写特性が良好と判断された場合の前記グリッドサイズが複数の場合、前記複数のグリッドサイズにおける各々のマスク転写特性とマスク描画時間とから、最適なグリッドサイズのマスク描画デ−タを求めてマスク描画に適用する工程を含むことを特徴とするものである。
【００１７】
本発明の請求項３に記載の発明に係るマスクデータ生成方法は、請求項１または請求項２に記載のマスクデータ生成方法において、前記光近接効果補正処理が、前記設計データに光近接効果補正用の線幅オフセットを与えて光近接効果補正用バイアス付の設計データとし、さらに前記光近接効果補正用バイアス付の設計データに光近接効果補正用のサブレゾルーション補助構造体（ＳＲＡＦ）パターンを付加した設計データとしたものであることを特徴とするものである。
【００１８】
本発明の請求項４に記載の発明に係るマスクデータ生成方法は、請求項１から請求項３までのうちのいずれか１項に記載のマスクデータ生成方法において、前記フラクチャ数の多い描画データが、フリーフォームパターンを矩形で表現したフラクチャ数の多い多頂点パターンの描画データであることを特徴とするものである。
【００１９】
本発明の請求項５に記載の発明に係るマスクの製造方法は、請求項１から請求項４までのうちのいずれか１項に記載のマスクデータ生成方法を用い、前記最適なグリッドサイズのマスク描画データにより、所定のマスクブランクにマスクパターンを描画し、前記マスクブランクを加工し、マスクを作製することを特徴とするものである。
【発明の効果】
【００２０】
本発明のマスクデータ生成方法によれば、フラクチャ数の多いマスク描画データの面積を保存しつつ、フラクチャの頂点数を削減することで短時間でのデータ処理が可能となる。上記の実現により、半導体リソグラフィにおけるマスクパターンの転写性能を確保した状態で、マスクパターン描画時間を短縮することができ、マスク作製のコストを低減し、ターンアラウンドタイムを向上させることができる。
【００２１】
本発明のマスクの製造方法によれば、本発明のマスクデータ生成方法を用いてマスクパターンデータ数が削減されたことにより、マスク製造時間及びマスク検査時間が短縮され、微細パターンを有する高品質のマスクを、従来の製造方法に比べて短時間で作製することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明のマスクデータ生成方法を示すフロー図である。
【図２】半導体素子の例としてバイアスＯＰＣ付のメモリ回路のレイアウトパターン図である。
【図３】図２に示すパターンデータをＩＬＴ処理して得られたグリッドサイズ０．１ｎｍのフリーフォームの描画データのパターン図である。
【図４】マスク描画データの面積を保存しつつフラクチャの頂点数を削減する方法を説明する図である。
【図５】図３に示すフリーフォームの描画データの面積を保存しつつグリッドサイズを１ｎｍに拡大した処理で得られた描画データのパターン図である。
【図６】図３に示すフリーフォームの描画データの面積を保存しつつグリッドサイズを４ｎｍに拡大した処理で得られた描画データのパターン図である。
【図７】図３に示すフリーフォームの描画データの面積を保存しつつグリッドサイズを１６ｎｍに拡大した処理で得られた描画データのパターン図である。
【図８】図３に示すフリーフォームの描画データの面積を保存しつつグリッドサイズを３２ｎｍに拡大した処理で得られた描画データのパターン図である。
【図９】半導体素子の例としてバイアスＯＰＣ付の周辺回路のレイアウトパターン図である。
【図１０】図９に示すパターンデータをＩＬＴ処理して得られたグリッドサイズ０．１ｎｍのフリーフォームの描画データのパターン図である。
【図１１】図１０に示すフリーフォームの描画データの面積を保存しつつグリッドサイズを１ｎｍに拡大した処理で得られた描画データのパターン図である。
【図１２】図１０に示すフリーフォームの描画データの面積を保存しつつグリッドサイズを４ｎｍに拡大した処理で得られた描画データのパターン図である。
【図１３】図１０に示すフリーフォームの描画データの面積を保存しつつグリッドサイズを１６ｎｍに拡大した処理で得られた描画データのパターン図である。
【図１４】図１０に示すフリーフォームの描画データの面積を保存しつつグリッドサイズを３２ｎｍに拡大した処理で得られた描画データのパターン図である。
【図１５】バイアスＯＰＣ付のメモリ回路および周辺回路を基準としたときの描画グリッドサイズと描画ショット数を示す。
【図１６】図１５をグラフに示した図である。
【図１７】図１０から図１４に示したバイアスＯＰＣ付の周辺回路の描画データを用いてシミュレーションによりマスク転写特性を求めたときの露光裕度（ＥＬ）とグリッドサイズの関係を示す図である。
【発明を実施するための形態】
【００２３】
以下、図面に基づいて、本発明の実施形態に係るマスクデータ生成方法及びマスクの製造方法について詳細に説明する。
【００２４】
図１は、本発明のマスクデータ生成方法を示すフロー図である。まず、図１に示すように、半導体素子の設計データ（１１）を準備する。半導体素子は、例えば、素子分離層、ゲート層、配線層、コンタクトホール層などの複数の層から構成されており、通常、１枚のマスクには１つの層のパターンからなるレイヤーのみが配置され、各レイヤーのパターンを形成した複数のマスクのパターンを順次ウェハ上に位置合わせして転写し、半導体素子が製造される。
【００２５】
設計データ（１１）としては、ＧＤＳIIフォーマットあるいはストリームフォーマットなどのマスク用の標準的なフォーマットのレイアウトパターンデータが用いられる。レイアウトパターンデータは、半導体素子のパターンの図形形状、大きさ、位置情報などで構成されている。
【００２６】
次に、上記の設計データ（１１）にＯＰＣ処理（１２）を行う。本発明においてＯＰＣ処理（１２）としては、従来用いられてきたハンマーヘッド型やセリフ型などのＯＰＣ処理、ＳＲＡＦパターンあるいはバイアスＯＰＣなど種々のＯＰＣ技術が適用でき、特定のＯＰＣ技術に限定されることはない。また、複数のＯＰＣ技術を併用することも可能である。
【００２７】
以下、微細パターン形成のＯＰＣ処理の代表的な手法として、バイアスＯＰＣとＳＲＡＦパターン付加を併用したＯＰＣ処理を例にして、本発明のマスクデータ生成方法を説明する。
【００２８】
まず、設計データ（１１）に光近接効果補正用の線幅オフセットを部分的に与えて、バイアスＯＰＣ処理を行う。図２は、このときの半導体素子の例としてバイアスＯＰＣ付のメモリ回路のレイアウトパターン図の一部である。また、図９は、半導体素子の例としてバイアスＯＰＣ付の周辺回路のレイアウトパターン図の一部である。
【００２９】
次に、バイアスＯＰＣ処理したのみの設計データでは、微細パターンを転写するマスク用としてはウェハ露光時の露光裕度が未だ不十分であることが予測されるので、さらに、例えば、上記のＩＬＴ（Ｉｎｖｅｒｓｅ  Ｌｉｔｈｏｇｒａｐｈｙ  Ｔｅｃｈｎｏｌｏｇｙ）を適用してＳＲＡＦパターンをフリーフォーム（Ｆｒｅｅ  Ｆｏｒｍ：曲線形状）パターンとして設けたＯＰＣ処理（１２）を行い、フリーフォームパターンを矩形で表現し、図１に示す図形分割（フラクチャ：Ｆｒａｃｔｕｒｅと称する。）数の多い多頂点パターンのデータ（１３）とする。
【００３０】
図３は、図２に示すバイアスＯＰＣ付のメモリ回路のパターンデータを、さらにＩＬＴ処理によりＳＲＡＦパターンを付加したＯＰＣ処理（１２）をして得られたグリッドサイズ０．１ｎｍのフリーフォーム（曲線形状）で描いたマスク描画データのパターン図である。図３において、図２に示すバイアスＯＰＣを基準としたときのショット数は３４０倍となる。
【００３１】
また、図１０は、図９に示すバイアスＯＰＣ付の周辺回路のパターンデータを、さらにＩＬＴ処理によりＳＲＡＦパターンを付加したＯＰＣ処理（１２）をして得られたグリッドサイズ０．１ｎｍのフリーフォームのマスク描画データのパターン図である。図１０において、図９に示すバイアスＯＰＣを基準としたときのショット数は４９５倍となる。
【００３２】
図３および図１０に示すように、転写すべき主パターンの周辺には、補助パターンとして多数のＳＲＡＦパターンが設けられている。個々のＳＲＡＦパターンはごく微細であって、ＳＲＡＦパターン自体は半導体基板上に結像しないので転写されないが、ウェハ露光時の主パターンの解像性や露光裕度などの転写特性を向上させる効果を有する。ＳＲＡＦパターンは上述のようにそれ自身結像しないことが必要であり、主パターンの寸法よりも微小な寸法でなければならない。ＳＲＡＦパターンの数はマスクパターンにより異なるが、通常、１枚のマスク上に数１０万〜数１００万本程度、多い場合には数億本ものＳＲＡＦパターンが配置される。
【００３３】
図３、図１０に示されるように、フリーフォームパターンなどのフラクチャ（図形分割）数の多いデータは、複雑で精密な曲線を作成することができ、微細パターン作成用としての要望が強いが、図形の頂点数が多いためにマスク描画データのフラクチャ数が多くなることにより、描画データが膨大となりマスク作製に大きな負荷となる。フリーフォームのパターンデータを扱うのでグリッドサイズは小さく、図３、図１０はともに０．１ｎｍ以下である。
【００３４】
次に、図１に示すように、上記のフラクチャ数の多いマスク描画データ（１３）のフラクチャ頂点数を削減する処理（１４）を行う。このとき、本発明のマスクパターン生成方法においては、上記のフラクチャ数の多いマスク描画データの面積を保存しつつ描画グリッドサイズを拡大し、フラクチャの頂点数を削減する処理（１４）を行ってマスク描画データを作成する。本発明において、拡大するグリッドサイズは、通常、１ｎｍ〜数十ｎｍの範囲にある大きさである。このフラクチャの頂点数を削減する処理（１４）により、面積を保存しつつ描画グリッドサイズが拡大されたマスク描画データ（１５）が作成される。
【００３５】
本発明において、上記のマスク描画データの面積を保存しつつフラクチャの頂点数を削減する方法としては、例えば、図４に示す方法を用いることができる。すなわち、図４（ａ）に示すように、処理前のパターン形状を、図４（ｂ）に示す処理途中のように、面積（Ａ）と面積（Ｂ）が同じになるように頂点数を減らし、図４（ｃ）に示すように処理後のパターン形状を形成することにより、マスク描画データの面積を保存しつつ、フラクチャの頂点数を削減する。
【００３６】
フリーフォームパターンなどのフラクチャ数の多いパターンは、単純にグリッドサイズを大きくするだけでは、画線が太ったり細ったりして実用できない。本発明のマスクパターン生成方法においては、フラクチャ数の多いマスク描画データの面積を保存しつつ描画グリッドサイズを拡大することにより、曲線または曲線近似された多数の直線パターンで形成されたフラクチャの頂点数が削減され、その結果、電子ビーム描画時のショット数が削減されたマスクデータを生成させるものである。本発明においては、グリッドサイズを大きくしても描画データの面積が保存されているので、一定のグリッドサイズの範囲内においてパターン転写特性が維持されるという効果を示す。上記のパターン転写特性は、後述するように、シミュレーションにより好ましい一定の範囲を求めることができる。
【００３７】
図５は、図３に示すフリーフォームのマスク描画データの面積を保存しつつ、グリッドサイズを１ｎｍに拡大した処理で得られたマスク描画データのパターン図である。図５においては、図３に示すマスク描画データの面積は保存されており、図２に示すバイアスＯＰＣを基準としたときのショット数は９３倍となる。
【００３８】
同様に、図６、図７および図８は、マスク描画データの面積を保存しつつ、グリッドサイズを順に４ｎｍ、１６ｎｍおよび３２ｎｍに拡大した処理で得られたマスク描画データのパターン図である。図６、図７および図８においては、図３に示すマスク描画データの面積は保存されており、図２に示すバイアスＯＰＣを基準としたときのショット数は、順に６１倍、１８倍、７倍となる。
【００３９】
また、図１１は、図１０に示すフリーフォームのマスク描画データの面積を保存しつつ、グリッドサイズを１ｎｍに拡大した処理で得られたマスク描画データのパターン図である。図１１においては、図１０に示すマスク描画データの面積は保存されており、図９に示すバイアスＯＰＣを基準としたときのショット数は１４７倍となる。
【００４０】
同様に、図１２、図１３および図１４は、マスク描画データの面積を保存しつつ、グリッドサイズを順に４ｎｍ、１６ｎｍおよび３２ｎｍに拡大した処理で得られたマスク描画データのパターン図である。図１２、図１３および図１４においては、図１０に示すマスク描画データの面積は保存されており、図９に示すバイアスＯＰＣを基準としたときのショット数は、順に１０４倍、３５倍、１６倍となる。
【００４１】
図１５は、上記の図２〜図１４の説明に加えて、描画パターンのグリッドサイズ（ｎｍ）をさらに拡大したときの、メモリパターン、直接周辺パターンそれぞれのバイアスＯＰＣを基準としたときの描画ショット数を示す。直接周辺パターンはメインパターン付近にある接続回路を示すパターンである。
【００４２】
図１６は、図１５をグラフに示したものであり、横軸に描画グリッドサイズ（ｎｍ：マスク上）、縦軸にバイアスＯＰＣを基準としたときの描画ショットの比率を示す。図１６において、菱形はメモリパターン、正方形は直接周辺パターンの場合を示す。
【００４３】
図１５、図１６が示すように、バイアスＯＰＣ描画データを基準（１ショット）としたとき、フリーフォーム描画データ（グリッドサイズ０．１ｎｍ）では、メモリパターンで３４０ショット、直接周辺パターンは４９５ショットと膨大な描画データとなる。しかし、描画データの面積を保存しつつグリッドサイズを拡大することにより、パターンのフラクチャ数が削減され、描画データのショット数が低減される。例えば、グリッドサイズ１２ｎｍでは、メモリパターンで２５ショット、直接周辺パターンは４７ショットと、フリーフォームの場合に比べて１／１０以下のショット数の描画データとなる。
【００４４】
上記のように、本発明のマスクデータ生成方法においては、マスク描画データのパターン面積を保存した状態で、描画データのグリッドサイズを拡大し、パターンのフラクチャ数を削減することにより短時間でのデータ処理を可能とし、マスクのパターン描画時間の短縮を図るものである。
【００４５】
次に、図１に示すように、上記のグリッドサイズが拡大された各々のマスク描画データ（１５）により、ウェハ上へのマスクパターンの転写特性をシミュレーションにより評価する。シミュレーションによる評価により、マスク転写特性が良好（ＯＫ）と判断された場合には、そのグリッドサイズのマスク描画デ−タ（１５）をマスク描画に適用する（１６）。すなわち、転写特性が良好と判断されたマスク描画デ−タ（１５）を用い、電子線レジストを塗布した所定のマスクブランクにマスクパターンを描画し、現像してレジストパターンを形成した後、マスクブランクをエッチング加工し、上記のレジストパターンを剥離してマスクを作製する。
【００４６】
本発明において、マスク転写特性が良好と判断された場合のグリッドサイズが複数である場合には、複数のグリッドサイズにおける各々のマスク転写特性とマスク描画時間とを比較する。マスク転写特性とマスク描画時間はトレードオフの関係にあるので、両者を比較することにより最適なグリッドサイズのマスク描画デ−タを求めマスク描画に適用するのが好ましい。
【００４７】
マスク転写特性としては、通常用いられる指標、例えば、露光裕度（Ｅｘｐｏｓｕｒｅ  Ｌａｔｉｔｕｄｅ：ＥＬと記す。）などを挙げることができる。露光裕度（％）は、ウェハ上のフォトレジスト膜パターンの寸法が許容される限界内に収まるような露光エネルギーの範囲である。上記のシミュレーションには市販のソフトを用いることができる。
【００４８】
例えば、シミュレーションに用いる市販のソフトとして、ＥＭ−Ｓｕｉｔｅ  Ｖｅｒｓｉｏｎ  ｖ６．００（商品名：Ｐａｎｏｒａｍｉｃ  Ｔｅｃｈｎｏｌｏｇｙ社製）、ＰＲＯＬＩＴＨ（商品名：ＫＬＡ-Ｔｅｎｃｏｒ社製）などが挙げられる。
【００４９】
図１７は、ＰＲＯＬＩＴＨ（商品名：ＫＬＡ-Ｔｅｎｃｏｒ社製）によるシミュレーションにより求めた描画データのグリッドサイズ（対数軸：ｎｍ）を拡大したときの露光裕度（ＥＬ：％）である。グリッドサイズ０．１ｎｍのときがフリーフォームパターンの場合であり、露光裕度１３％である。図１６に示すように、グリッドサイズを大きくしても、グリッドサイズ１６ｎｍまでは露光裕度に大きな変動はなく１１％以上を確保している。図１４に示されるように、グリッドサイズ１６ｎｍは、フリーフォームパターンの場合に比べて、描画データのショット数がメモリパターンで１／１９、周辺パターンで１／１４に低減され、それに比例してマスク描画時間が短縮される。したがって、本例の場合には、グリッドサイズ１６ｎｍを転写性が良好なグリッドサイズとして設定し、マスク描画に適用する。
【００５０】
上記のシミュレーションによる評価において、マスク転写特性が不良（ＮＧ）と判断された場合には、上記のフラクチャ数の多い描画データの面積を保存しつつグリッドサイズを拡大し、フラクチャの頂点数を削減する処理（１４）を行う工程を繰り返して行い、マスク転写特性が良好と判断されるグリッドサイズのマスク描画デ−タを求める。以後は、上記のマスク転写特性が良好と判断された場合の手順に従って、良好と判断されたグリッドサイズのマスク描画デ−タ（１５）をマスク描画に適用し（１６）、マスクを作製する。
【００５１】
上記の例においては、設計データのＯＰＣ処理をバイアスＯＰＣ処理とＳＲＡＦパターンを付加したＯＰＣ処理の併用した場合について説明したが、もとより他のＯＰＣ処理においても本発明を適用することができる。また、フラクチャ数の多いパターンとしてフリーフォームパターンを例にして説明したが、本発明はフリーフォームパターンに限らず、他のフラクチャ数の多いパターンにも適用することができる。
【００５２】
次に、上記のマスクデータ生成方法を用いて得られた最適なグリッドサイズのマスク描画データを用いて、電子線レジストを塗布した所定のマスクブランクにマスクパターンを電子線描画し、現像してレジストパターンを形成した後、上記のマスクブランクをエッチング加工し、マスクを作製する。作製されたマスクは外観欠陥検査、寸法検査などの検査を行い半導体素子製造工程へ出荷される。
【００５３】
本発明のマスクの製造方法においては、マスクパターンデータ数が削減されたことにより、マスク描画時間のみならずマスク検査時間も短縮され、微細パターンを有する高品質のマスクを、従来の製造方法に比べて短時間で作製することができる。
【図１】
0005810642.tif 000002
【図２】
0005810642.tif 000003
【図３】
0005810642.tif 000004
【図４】
0005810642.tif 000005
【図５】
0005810642.tif 000006
【図６】
0005810642.tif 000007
【図７】
0005810642.tif 000008
【図８】
0005810642.tif 000009
【図９】
0005810642.tif 000010
【図１０】
0005810642.tif 000011
【図１１】
0005810642.tif 000012
【図１２】
0005810642.tif 000013
【図１３】
0005810642.tif 000014
【図１４】
0005810642.tif 000015
【図１５】
0005810642.tif 000016
【図１６】
0005810642.tif 000017
【図１７】
0005810642.tif 000018