(57)【特許請求の範囲】
【請求項１】
半導体素子が形成されたセル領域と、セル領域の周囲に設けられた非セル領域とを有する半導体基板と、
非セル領域の表面にフローティング状態で形成されたフィールドプレート部とを備えた半導体装置であって、
フィールドプレート部は、
半導体基板の表面に形成されている第１部分と、第１部分の表面に半導体基板の平面方向の内側から外側に向かって間隔を空けて形成されている複数の第１部分よりも厚い第２部分とを有する絶縁膜と、
絶縁膜の第１部分の表面のうち第２部分が形成されていない領域に形成されており、半導体基板の平面方向の内側から外側に向かって間隔を空けて配置された複数の第１電極と、
絶縁膜の第２部分の表面に第１電極と離間して形成されており、半導体基板の平面方向の内側から外側に向かって間隔を空けて配置された複数の第２電極と、
を備えており、
第２部分の半導体基板の平面方向の内側から外側に向かう方向の幅は、半導体基板に近い側が最も狭く、半導体基板から遠ざかるほど広くなっており、
半導体装置を平面視したとき、第１電極の一部は、隣接する第２電極の一部と重なっている、半導体装置。
【請求項２】
半導体素子が形成されたセル領域と、セル領域の周囲に設けられた非セル領域とを有する半導体基板と、
非セル領域の表面にフローティング状態で形成されたフィールドプレート部とを備えた半導体装置であって、
フィールドプレート部は、
半導体基板の表面に形成されている第１部分と、第１部分の表面に半導体基板の平面方向の内側から外側に向かって間隔を空けて形成されている複数の第１部分よりも厚い第２部分とを有する絶縁膜と、
絶縁膜の第２部分の表面に形成された中間層と、
絶縁膜の第１部分の表面のうち第２部分が形成されていない領域に形成されており、半導体基板の平面方向の内側から外側に向かって間隔を空けて配置された複数の第１電極と、
中間層の表面に第１電極と離間して形成されており、半導体基板の平面方向の内側から外側に向かって間隔を空けて配置された複数の第２電極と、
を備えており、
中間層の半導体基板の平面方向の内側から外側に向かう方向の幅は、第２部分の半導体基板の平面方向のうち内側から外側に向かう方向の幅よりも広くなっており、
半導体装置を平面視したとき、第１電極の一部は、隣接する第２電極の一部と重なっている、半導体装置。
【請求項３】
請求項１に記載の半導体装置の製造方法であって、
フィールドプレート部の絶縁膜は、
半導体基板の表面に、第１材料によって第１絶縁膜を形成し、
第１絶縁膜の表面に、第１材料と異なる第２材料によって第２絶縁膜を形成し、
絶縁膜の第２部分を形成する領域の第２絶縁膜の表面にマスク材を形成して、第２絶縁膜を選択的に異方性エッチングすることによって形成され、
第２電極は、マスク材を除去した後の第２絶縁膜の表面に形成される、製造方法。
【請求項４】
請求項２に記載の半導体装置の製造方法であって、
フィールドプレート部の絶縁膜は、
半導体基板の表面に、第１材料によって第１絶縁膜を形成し、
第１絶縁膜の表面に、第１材料と異なる第２材料によって第２絶縁膜を形成し、
絶縁膜の第２部分を形成する領域の第２絶縁膜の表面に中間層を形成して、その中間層をマスクとして第２絶縁膜を選択的にエッチングすることによって形成され、
第２電極は、中間層の表面に形成される、製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体装置の耐圧を向上させるために、半導体基板の周縁の非セル領域の表面に、フィールドプレードが形成されることがある。特許文献１または特許文献２のように、フィールドプレートは、フローティング状態の複数の互いに絶縁された電極を備えている。複数の電極は、半導体基板の厚さ方向に絶縁膜を介して積層されており、半導体基板を平面視したときに、互いにその一部が絶縁膜を介して重なるように配置されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−３４１０１８号公報
【特許文献２】特開２００５−２０９９８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
フィールドプレートを構成する複数の電極が重なるように配置するために、従来、パターニングマスクを用いて、エッチング法やリフトオフ法によって複数の電極を形成していた。このため、複数の電極の位置がずれる場合があり、特に量産時には、複数の電極の重なり面積がばらついて、半導体装置の特性にばらつきが生じることがあった。
【課題を解決するための手段】
【０００５】
本明細書が開示する第１の半導体装置は、半導体素子が形成されたセル領域と、セル領域の周囲に設けられた非セル領域とを有する半導体基板と、非セル領域の表面にフローティング状態で形成されたフィールドプレート部とを備えている。フィールドプレート部は、半導体基板の表面に形成されている第１部分と、第１部分の表面に半導体基板の平面方向の内側から外側に向かって間隔を空けて形成されている複数の第２部分とを有する絶縁膜と、絶縁膜の第１部分の表面のうち第２部分が形成されていない領域に形成されており、半導体基板の平面方向の内側から外側に向かって間隔を空けて配置された複数の第１電極と、絶縁膜の第２部分の表面に第１電極と離間して形成されており、半導体基板の平面方向の内側から外側に向かって間隔を空けて配置された複数の第２電極と、を備えている。第２部分の半導体基板の平面方向の内側から外側に向かう方向の幅は、半導体基板に近い側が最も狭く、半導体基板から遠ざかるほど広くなっている。半導体装置を平面視したとき、第１電極の一部は、隣接する第２電極の一部と重なっている。
【０００６】
上記の第１の半導体装置によれば、絶縁膜は、第１部分と、半導体基板の平面方向の内側から外側に向かって間隔を空けて形成されている複数の第２部分とを有している。このため、それぞれ半導体基板の平面方向の内側から外側に向かって間隔を空けて配置された第１電極と第２電極とを同時に絶縁膜の表面に形成することができる。絶縁膜の形状を利用するため、パターンマスク等を用いることなく、第２電極を第１電極の間に配置することができる。さらに、第２部分の半導体基板の平面方向の内側から外側に向かう方向の幅は、半導体基板に近い側が最も狭く、半導体基板から遠ざかるほど広くなっている。このため、半導体装置を平面視したとき、第１電極の一部は、隣接する第２電極の一部と重なっている状態に配置することができる。パターンマスクを用いることなく、第１電極と第２電極が重なるように配置することができるため、半導体装置の特性にばらつきが生じにくくなる。
【０００７】
本明細書が開示する第２の半導体装置は、半導体素子が形成されたセル領域と、セル領域の周囲に設けられた非セル領域とを有する半導体基板と、非セル領域の表面にフローティング状態で形成されたフィールドプレート部とを備えている。フィールドプレート部は、半導体基板の表面に形成されている第１部分と、第１部分の表面に半導体基板の平面方向の内側から外側に向かって間隔を空けて形成されている複数の第２部分とを有する絶縁膜と、絶縁膜の第２部分の表面に形成された中間層と、絶縁膜の第１部分の表面のうち第２部分が形成されていない領域に形成されており、半導体基板の平面方向の内側から外側に向かって間隔を空けて配置された複数の第１電極と、中間層の表面に第１電極と離間して形成されており、半導体基板の平面方向の内側から外側に向かって間隔を空けて配置された複数の第２電極と、を備えている。中間層の半導体基板の平面方向の内側から外側に向かう方向の幅は、第２部分の半導体基板の平面方向のうち内側から外側に向かう方向の幅よりも広くなっている。半導体装置を平面視したとき、第１電極の一部は、隣接する第２電極の一部と重なっている。
【０００８】
上記の第２の半導体装置は、第２部分の表面に中間層が形成されており、中間層の半導体基板の平面方向の内側から外側に向かう方向の幅は、第２部分の半導体基板の平面方向の幅よりも広くなっている。第１電極は、第１部分の表面に形成され、第２電極は、中間層の表面に形成される。このため、第１の半導体装置と同様に、半導体装置を平面視したとき、第１電極の一部は、隣接する第２電極の一部と重なっている状態にすることができる。
【０００９】
本明細書が開示する第１の半導体装置の製造方法では、フィールドプレート部の絶縁膜は、半導体基板の表面に、第１材料によって第１絶縁膜を形成し、第１絶縁膜の表面に、第１材料と異なる第２材料によって第２絶縁膜を形成し、絶縁膜の第２部分を形成する領域の第２絶縁膜の表面にマスク材を形成して、第２絶縁膜を選択的に異方性エッチングすることによって形成される。第２電極は、マスク材を除去した後の第２絶縁膜の表面に形成される。
【００１０】
本明細書が開示する第２の半導体装置の製造方法では、フィールドプレート部の絶縁膜は、半導体基板の表面に、第１材料によって第１絶縁膜を形成し、第１絶縁膜の表面に、第１材料と異なる第２材料によって第２絶縁膜を形成し、絶縁膜の第２部分を形成する領域の第２絶縁膜の表面にマスク材を形成して、第２絶縁膜を選択的にエッチングすることによって形成され、第２電極は、マスク材の表面に形成される。
【図面の簡単な説明】
【００１１】
【図１】実施例１の半導体装置の平面図である。
【図２】図１のＩＩ−ＩＩ線断面図である。
【図３】実施例１の半導体装置の製造方法を説明する図である。
【図４】実施例１の半導体装置の製造方法を説明する図である。
【図５】実施例１の半導体装置の製造方法を説明する図である。
【図６】実施例１の半導体装置の製造方法を説明する図である。
【図７】実施例１の半導体装置の製造方法を説明する図である。
【図８】実施例２の半導体装置の断面図である。
【図９】実施例２の半導体装置の製造方法を説明する図である。
【図１０】実施例２の半導体装置の製造方法を説明する図である。
【図１１】実施例２の半導体装置の製造方法を説明する図である。
【図１２】変形例の半導体装置の製造方法を説明する図である。
【発明を実施するための形態】
【００１２】
本明細書が開示する第１および第２の半導体装置は、半導体素子が形成されたセル領域と、セル領域の周囲に設けられた非セル領域とを有する半導体基板と、非セル領域の表面にフローティング状態で形成されたフィールドプレート部とを備えている。半導体基板に形成されている半導体素子については、特に限定されないが、例えば、ＩＧＢＴ、ＭＯＳＦＥＴ、ダイオード等を挙げることができ、これらの半導体素子は、縦型であってもよく、横型であってもよい。さらに、半導体基板およびフィールドプレート部の表面に、保護膜（例えば、ポリイミド膜、シリコン窒化物膜等）を備えていてもよい。
【００１３】
フィールドプレート部は、半導体基板の表面に形成された絶縁膜と、絶縁膜の表面に形成されている第１電極および第２電極とを備えている。絶縁膜は、半導体基板の表面に形成されている第１部分と、第１部分の表面に形成されている複数の第２部分とを有しており、第２部分は、半導体基板の平面方向の内側から外側に向かって間隔を空けて配置されている。絶縁膜は、第２部分が形成されている領域において厚く、第２部分が形成されていない部分において薄くなっており、半導体基板の平面方向の内側から外側に向かって交互に凹凸が連続する表面形状を有している。
【００１４】
第１の半導体装置においては、第１電極は、第１部分の表面のうち、第２部分が形成されていない領域に形成されている。第２電極は、第２部分の表面に形成されている。このため、半導体基板の平面方向の内側から外側に向かって間隔を空けて配置された複数の第１電極と、半導体基板の平面方向の内側から外側に向かって間隔を空けて配置された複数の第２電極とは、半導体基板の平面方向の内側から外側に向かってに交互に配置されており、互いに離間している。第１電極と第２電極を離間できるように、例えば、絶縁膜の第２部分の厚さは、第１電極の厚さよりも厚くなっている。
【００１５】
第１の半導体装置では、第２部分の半導体基板の平面方向の内側から外側に向かう方向の幅は、半導体基板に近い側が最も狭く、半導体基板から遠ざかるほど広くなっている。第２部分は、半導体基板から遠ざかるほど、幅方向にせり出すように伸びている。このため、第１電極を絶縁膜の第１部分の表面のうち、第２部分が形成されていない領域に形成し、第２電極を絶縁膜の第２部分の表面に形成すると、第２電極は、第１電極に対して、電極幅の方向にせり出すように伸びた状態になる。その結果、半導体装置を平面視したとき、第１電極の一部は、隣接する第２電極の一部と重なっている状態にすることができる。
【００１６】
第２の半導体装置は、さらに、第２部分の表面に形成された中間層を備えている。第２の半導体装置においては、第１電極は、第１部分の表面のうち第２部分が形成されていない領域に形成されており、第２電極は、中間層の表面に形成されている。このため、半導体基板の平面方向の内側から外側に向かって間隔を空けて配置された複数の第１電極と、半導体基板の平面方向の内側から外側に向かって間隔を空けて配置された複数の第２電極とは、半導体基板の平面方向の内側から外側に向かってに交互に配置されており、互いに離間している。第１電極と第２電極を絶縁できるように、中間層がシリコン窒化物等の絶縁性の材料によって形成されている場合には、例えば、絶縁膜の第２部分の厚さと中間層の厚さとの合計は、第１電極の厚さよりも大きくなっている。また、中間層がポリシリコン等の導電性の材料によって形成されている場合には、絶縁膜の第２部分の厚さが、第１電極の厚さよりも大きくなっている。
【００１７】
第２の半導体装置では、中間層の半導体基板の平面方向のうち内側から外側に向かう方向の幅は、第２部分の半導体基板の平面方向のうち内側から外側に向かう方向の幅よりも広くなっている。中間層は、第２部分に対して、幅方向にせり出すように伸びている。このため、第１電極を絶縁膜の第１部分のうち、第２部分が形成されていない領域の表面に形成し、第２電極を中間層の表面に形成すると、第２電極は、第１電極に対して、電極幅の方向にせり出すように伸びた状態になる。その結果、第１の半導体装置と同様に、半導体装置を平面視したとき、第１電極の一部は、隣接する第２電極の一部と重なっている状態にすることができる。なお、中間層の表面に第２電極を形成する場合には、絶縁膜の第２部分の平面方向の幅は、必ずしも半導体基板に近い側の幅が最も狭く、半導体基板から遠い側の幅が最も広い状態になっていなくてもよい。
【００１８】
第１および第２の半導体装置において、絶縁膜は、第１部分と第２部分が同一の材料で形成されていてもよく、異なる材料によって形成されていてもよい。第１部分および第２部分の材料としては、従来公知の絶縁材料を用いることができる。第１電極および第２電極の材料としては、従来公知の電極材料を用いることができる。限定されないが、具体例を挙げると、アルミニウム、銅等の金属材料および不純物を注入したポリシリコン等の半導体材料等の導電性を有する材料を用いることができる。中間層の材料は、第２絶縁膜をエッチングする際に、マスク材として用いることのできる材料であることが好ましい。第２絶縁膜がシリコン酸化物である場合を例示して具体例を挙げると、中間層の材料は、レジスト、ポリシリコンまたはシリコン窒化物であることが好ましく、ポリシリコンであることが特に好ましい。
【００１９】
本明細書が開示する第１および第２の半導体装置の製造方法では、フィールドプレート部の絶縁膜は、半導体基板の表面に、第１材料によって第１絶縁膜を形成し、第１絶縁膜の表面に、第１材料と異なる第２材料によって第２絶縁膜を形成し、絶縁膜の第２部分を形成する領域の第２絶縁膜の表面にマスク材を形成して、第２絶縁膜を選択的にエッチングすることによって形成される。第２絶縁膜を選択的にエッチングする方法を具体的に例示すると、例えば、エッチング時間を管理する等によってエッチング深さを管理する方法が挙げられる。この場合、第１材料と第２材料のエッチングレートに殆ど差が無い場合であっても、第２絶縁膜を選択的にエッチングすることができる。例えば、第１材料として熱酸化によって形成されるシリコン酸化物を用い、第２材料として常圧でのＣＶＤによって形成されるシリコン酸化物を用いる場合に、上記のエッチング深さを管理する方法を好適に用いることができる。また、第１材料と第２材料が異なる材料である場合には、例えば、第１材料と第２材料として、エッチングに用いられるエッチング剤に対してエッチング速度が比較的遅い材料と速い材料を選び、エッチング速度差によって選択的に第２絶縁膜がエッチングされ易くする方法を用いることもできる。。フッ素系ガスを用いたドライエッチングを行う場合を例示して具体例を挙げると、第１材料としてシリコン窒化物、第２材料としてシリコン酸化物を用いることができる。なお、第１材料と第２材料のエッチングレートに差がある場合であっても、エッチング時間等を管理してエッチング深さを管理する方法によって第２絶縁膜を選択的にエッチングする方法を用いてもよい。
【００２０】
第１の半導体装置の製造方法では、異方性エッチングを用いて、第２絶縁膜をエッチングして加工することによって、絶縁膜の第２部分を形成する。異方性エッチングの方法としては、従来公知の方法を用いることができ、フッ素系ガスを用いたドライエッチング法を用いることが好ましい。このように形成した絶縁膜の第２部分を形成しない領域の表面に第１電極を形成し、第２部分の表面に第２電極を形成する。
【００２１】
第２の半導体装置の製造方法では、マスク材を用いて、第２絶縁膜を選択的にエッチングして加工することによって、絶縁膜の第２部分を形成する。このように形成した絶縁膜の第２部分を形成しない領域の表面に第１電極を形成し、マスク材の表面に第２電極を形成する。すなわち、マスク材は、第２の半導体装置の中間層として利用される。エッチングの方法としては、従来公知の方法を用いることができ、ドライエッチング法、ウェットエッチング法のいずれを用いてもよい。また、異方性エッチングを行ってもよいし、等方性エッチングを行ってもよい。
【００２２】
本明細書が開示する第１および第２の半導体装置では、第２電極を形成するに際して、パターンマスクによる位置合わせが不要である。第２電極の位置は、絶縁膜の第２部分の位置、形状、および大きさによって決まるため、パターンマスクを用いることなく、第１電極と第２電極との位置合わせを容易に行うことが可能である。第２電極を形成するに際して、パターンマスクを形成し、エッチングやリフトオフを行う工程を省略することができるため、半導体装置の製造工程を簡略化することができる。
【実施例１】
【００２３】
（第１の半導体装置）
図１，２に示すように、半導体装置１０は、半導体基板１００と、フィールドプレート部１１とを備えている。半導体基板１００は、セル領域１ａ，１ｂと、非セル領域２とを備えている。フィールドプレート部１１は、非セル領域２の表面に、半導体基板１００の周縁に沿ってセル領域１ａ，１ｂの周りを取り囲むように形成されている。半導体装置１０は、さらに、ゲート配線（図示していない）、表面電極１３４、裏面電極１３５、ゲートパッド３、電流検知領域用の電極パッド４，５、温度検知領域８，温度検知用の電極パッド６，７および保護膜１４１を備えている。なお、図１では、保護膜１４１の図示を省略している。半導体基板１００は、シリコン基板である。
【００２４】
図２に示すように、セル領域１ｂには、半導体基板１００の裏面に露出するｐ＋型のコレクタ層１０５と、コレクタ層１０５の表面に形成されたｎ型のドリフト層１０１と、ドリフト層１０１の表面に形成されたｐ型のボディ層１０６と、ボディ層１０６の表面に形成されており、半導体基板１００の表面に露出するｎ＋型のエミッタ層１０７およびｐ＋型のボディコンタクト層１０８が形成されている。セル領域１ｂには、半導体基板１００の表面側から、ボディ層１０６およびエミッタ層１０７を貫通し、ドリフト層１０１に達するトレンチゲート１３６が形成されている。非セル領域２には、半導体基板１００の裏面に露出するｐ＋型のコレクタ層１０５と、コレクタ層１０５の表面に形成されたｎ型のドリフト層１０１と、ドリフト層１０１の表面に形成されたｐ＋型の第１周辺層１０２、ｐ型の第２周辺層１０３およびｎ＋型の第３周辺層１０４が形成されている。第１周辺層１０２は、第２周辺層１０３とボディ層１０６との間に形成されており、第２周辺層１０３およびボディ層１０６よりも半導体基板１００の深い位置まで伸びている。第２周辺層１０３とボディ層１０６は、ほぼ同じ深さである。第３周辺層１０４は、第２周辺層１０３およびボディ層１０６よりも浅い。
【００２５】
セル領域１ｂおよび非セル領域２の裏面に接して、裏面電極１３５が形成されている。セル領域１ｂの表面には、表面電極１３４が形成されている。非セル領域２の表面には、フィールドプレート部１１が形成されている。
【００２６】
フィールドプレート部１１は、絶縁膜１２０と、複数の第１電極１３１と、複数の第２電極１３２とを備えている。絶縁膜１２０は、半導体基板１００の表面に接するように形成されている第１部分１２１と、第１部分１２１の表面の一部に形成されている第２部分１２２とを備えている。絶縁膜１２０は、第２部分１２２が形成されていない部分において厚さが薄く、第２部分１２２が形成されている部分において厚さが厚くなっている。絶縁膜１２０の第２部分１２２は、半導体基板１００の平面方向の内側から外側に向かって（図２に示すＸ方向に）間隔を空けて配置されている。絶縁膜１２０は、半導体基板１００の平面方向の内側から外側に向かって交互に凹凸が連続する表面形状を有している。いる。第１部分１２１の材料は熱酸化によって形成されたシリコン酸化膜であり、第２部分１２２の材料はＣＶＤによって形成されたシリコン酸化膜である。第１電極１３１および第２電極１３２の材料はアルミニウムである。
【００２７】
図２に示すように、複数の第１電極１３１は、第１部分１２１の表面のうち第２部分１２２が形成されていない領域に接して形成されており、半導体基板１００の平面方向の内側から外側に向かって（図２に示すＸ方向に）にそれぞれ互いに間隔を空けて配置されている。また、複数の第２電極１３２は、第２部分１２２の表面に接するように形成されており、半導体基板１００の平面方向にそれぞれ互いに間隔を空けて配置されている。第２部分１２２は、第１部分１２１の表面に、半導体基板１００の平面方向の内側から外側に向かって間隔を空けて配置されているため、第１部分１２１の表面のうち第２部分１２２が形成されていない領域に形成された第１電極１３１は、半導体基板の平面方向の内側から外側に向かって間隔を空けて配置される。また、第２部分１２２の表面に形成された第２電極１３２は、半導体基板の平面方向の内側から外側に向かって間隔を空けて配置される。第１電極１３１と第２電極１３２とを離間できるように、絶縁膜１２０の第２部分１２２の厚さＨ２は、第１電極１３１の厚さＨ１よりも大きくなっている。第１電極１３１および第２電極１３２の表面は、保護膜１４１に接している。
【００２８】
第２部分１２２の半導体基板１００の平面方向の内側から外側に向かう方向の幅（図２においては、Ｘ方向の幅）は、半導体基板１００に最も近い裏面部１２２ａにおいてＤ１であり、最も狭く、半導体基板１００から遠い表面部１２２ｂにおいてＤ２であり、最も広い。第２部分１２２の幅は、半導体基板１００に近い側（裏面部１２２ａ側）から遠い側（表面部１２２ｂ側）に向かって（すなわち、図２に示すＺ軸の負方向から正方向に向かって）、一定の割合で増加している。このため、第２部分１２２の側面は、傾斜面状となっている。また、第２部分１２２は、半導体基板１００から遠ざかるほど、幅方向（図２に示すＸ軸の正方向または負方向）にせり出すように伸びている。
【００２９】
第１電極１３１は、第１部分１２１の表面のうち第２部分１２２が形成されていない領域１２３の表面に形成されており、第２電極１３２は、絶縁膜１２０の第２部分１２２の表面に形成されているため、第２電極１３２は、第１電極１３１側に向かって、電極幅の方向（図２に示すＸ軸の正方向または負方向）にせり出すように伸びた状態になっている。このため、半導体装置１０を平面視したとき、第１電極１３１の一部は、隣接する第２電極１３２の一部と重なっている。第１電極１３１と第２電極１３２の重なり面積は、第２部分１２２の裏面部１２２ａの幅Ｄ１と表面部１２２ｂの幅Ｄ２との差が大きいほど大きくなる。第２部分１２２の幅Ｄ１および幅Ｄ２を調整することによって、第１電極１３１と第２電極１３２との重なりの大きさ（例えば、重なり領域１５０の大きさ）を調整することができる。
【００３０】
（第１の半導体装置の製造方法）
半導体装置１０のフィールドプレート部１１の製造方法について、説明する。半導体装置１０のセル領域等の構造は、従来公知の半導体装置の製造方法を用いて製造することができるため、説明を省略する。このため、図３〜６においては、フィールドプレート部が形成されていないセル領域の図示を省略している。
【００３１】
図３に示すように、ドリフト層１０１として、シリコンを材料とするｎ型の半導体基板を準備する。ｎ型の半導体基板の表面に、イオン注入等によって、第１周辺層１０２、第２周辺層１０３および第３周辺層１０４を形成し、半導体基板９００を作製する。
【００３２】
次に、図４に示すように、半導体基板９００の表面に第１材料によって第１絶縁膜９２１を形成し、第１絶縁膜９２１の表面にさらに第２材料によって第２絶縁膜９２２を形成する。第１絶縁膜９２１は、絶縁膜１２０の第１部分１２１となる膜であり、熱酸化によって形成されたシリコン酸化膜である。絶縁膜９２２は、絶縁膜１２０の第２部分１２２となる膜であり、ＣＶＤによって形成されたシリコン酸化膜である。
【００３３】
次に、図５に示すように、第２絶縁膜９２２の表面に、マスク材として、レジスト層９２５を形成する。レジスト層９２５は、絶縁膜１２０の第２部分１２２を形成する位置に形成される。なお、レジスト層９２５の幅は、第２部分１２２の表面部１２２ｂの幅Ｄ２よりもやや広くなっている。
【００３４】
次に、異方性エッチングを行って、第２部分１２２を形成しない領域１２３となる位置の表面側の第２絶縁膜９２２を除去する。本実施例では、ＣＦ４等のフッ素系ガスを電離させてプラズマ化し、プラズマ中のイオンやラジカルによって半導体基板を異方性エッチングする方法を用いる。フッ素系ガスがプラズマ中で電離する反応は、例えば下記式（１）によって示され、電離したフッ素系ガスによるシリコン酸化膜のエッチング反応は、例えば下記式（２）によって示される。
CF4 → 2F + CF2                                        （１）
SiO2 + 4F → SiF4 + 2O／SiO2 + 2CF2→SiF4 + 2CO        （２）
【００３５】
上記式（２）に示すエッチング反応において、酸素ラジカルの比率を高くすることによって、または、高圧下で反応を行うことによって、第２絶縁膜９２２は、半導体基板９００に近い側ほど幅が狭くなるようにエッチングされる。エッチング時間を管理してエッチング深さを調整することによって、第２絶縁膜９２２を選択的にエッチングによって除去する。その結果、図６に示すように、第２部分１２２の形状を有するように第２絶縁膜９２２を加工することができる。図６において、第２絶縁膜９２２の半導体基板９００の平面方向の内側から外側に向かう方向の幅は、半導体基板９００に近い側が最も狭く、半導体基板９００から遠ざかるほど広くなっている。
【００３６】
次に、図７に示すように、レジスト層９２５を除去した後で、半導体基板９００の表面にアルミニウム層を形成する。これによって、図６において第１絶縁膜９２１が露出する部分の表面には第１電極１３１が形成され、第２絶縁膜９２２が露出する部分の表面には第２電極１３２が形成される。これによって、フィールドプレート部１１を形成することができる。
【００３７】
上記のとおり、半導体装置１０では、絶縁膜１２０は、第１部分１２１と、第１部分１２１の表面に半導体基板１００の平面方向の内側から外側に向かって間隔を空けて形成されている複数の第２部分１２２とを有している。このため、それぞれ半導体基板１００の平面方向の内側から外側に向かって離間して配置された第１電極１３１と第２電極１３２とを同時に絶縁膜１２０の表面に形成することができる。絶縁膜１２０の形状を利用するため、パターンマスク等を用いることなく、第２電極１３２を第１電極１３１の間に配置することができる。さらに、第２部分１２２の半導体基板１００の平面方向の幅は、半導体基板１００に近い側が最も狭く、半導体基板１００から遠ざかるほど広くなっている。このため、半導体装置１０を平面視したとき、第１電極１３１の一部が、隣接する第２電極１３２の一部と重なっている状態に配置することができる。パターンマスクを用いることなく、第１電極１３１と第２電極１３２が重なるように配置することができるため、半導体装置１０の特性にばらつきが生じにくくなる。
【実施例２】
【００３８】
（第２の半導体装置）
実施例２に係る半導体装置２０は、図８に示すように、さらに中間層としてのポリシリコン層２６０を有するフィールドプレート部２１を備えている。ポリシリコン層２６０は、絶縁膜１２０の第２部分１２２の表面に形成されており、第２電極２３２は、ポリシリコン層２６０の表面に形成されている。図２と同様に、第１電極２３１は、絶縁膜１２０の第１部分１２２の表面のうち第２部分１２２が形成されていない領域に形成されている。ポリシリコン層２６０の幅Ｄ３は、第２部分１２２の最大幅であるＤ２よりも大きく、ポリシリコン層２６０は、幅方向にせり出すように伸びている。その他の構成については、図２に示す半導体装置１０と同様であるので、説明を省略する。
【００３９】
半導体装置２０によれば、第２電極２３２は、ポリシリコン層２６０の表面に形成されているため、第２電極２３２は、第１電極２３１に対して、電極幅の方向にせり出すように伸びた状態になる。このため、半導体装置２０を平面視したとき、第１電極２３１の一部は、隣接する第２電極２３２の一部と重なる。
【００４０】
（第２の半導体装置の製造方法）
半導体装置２０のフィールドプレート部２１の製造方法について、説明する。半導体装置１０のセル領域等の構造は、従来公知の半導体装置の製造方法を用いて製造することができるため、説明を省略する。また、図９〜１１においては、フィールドプレート部が形成されていないセル領域の図示を省略している。
【００４１】
まず、実施例１と同様に、図３および図４に示す工程を行った後の半導体基板９００を準備する。
次に、図９に示すように、第２絶縁膜９２２の表面に、マスク材として、ポリシリコン層９６０を形成する。ポリシリコン層９６０は、絶縁膜２２０の第２部分２２２を形成する位置に形成される。なお、ポリシリコン層９６０の幅は、第２部分２２２の表面部２２２ｂの幅Ｄ２よりもやや広くなっている。
【００４２】
次に、実施例１と同様に、異方性エッチングを行って、第２部分２２２を形成しない領域２２３となる位置の表面側の第２絶縁膜９２２を除去する。第２絶縁膜９２２は、半導体基板９００に近い側ほど幅が狭くなるようにエッチングされて、図１０に示すように、第２部分１２２の形状を有するように加工され、第２絶縁膜９２２ａとなる。図１０において、第２絶縁膜９２２ａの半導体基板９００の平面方向の内側から外側に向かう方向の幅は、半導体基板９００に近い側が最も狭く、半導体基板９００から遠ざかるほど広くなっている。
【００４３】
次に、図１１に示すように、ポリシリコン層９６０を残した状態で、半導体基板９００の表面にアルミニウム層を形成する。これによって、図１０において第１絶縁膜９２１が露出する部分の表面には第１電極２３１が形成され、ポリシリコン層９６０が露出する部分の表面には第２電極２３２が形成される。これによって、フィールドプレート部２１を形成することができる。
【００４４】
半導体装置２０によっても、半導体装置１０と同様に、それぞれ半導体基板１００の平面方向の内側から外側に向かって離間して配置された第１電極２３１と第２電極２３２とを同時に絶縁膜１２０または中間層（ポリシリコン層９６０）の表面に形成することができる。パターンマスク等を用いることなく、第２電極２３２を第１電極２３１の間に配置することができる。さらに、中間層の半導体基板１００の平面方向の幅は、第２部分１２２の半導体基板１００の平面方向の幅よりも大きくなっている。このため、半導体装置２０を平面視したとき、第１電極２３１の一部が、隣接する第２電極２３２の一部と重なっている状態に配置することができる。
【００４５】
（変形例）
なお、半導体装置２０のように、中間層の表面に第２電極を形成する場合には、中間層の幅が、第２部分の幅よりも大きくなっているため、絶縁膜の第２部分の平面方向の幅は、必ずしも半導体基板に近い側の幅が最も狭く、かつ半導体基板から遠い側の幅が最も広い状態になっていなくてもよい。このため、第２絶縁膜をエッチングする工程において、異方性エッチングを用いる必要はなく、等方性エッチングを用いることも可能である。例えば、図９に示す半導体基板９００に等方性エッチングを行うと、図１２に示すように、絶縁膜の第２部分となる第２絶縁膜９２２ｂの平面方向の幅は、半導体基板の深さ方向に略一定となる。図１２に対して、ポリシリコン層９６０を残した状態で、半導体基板９００の表面にアルミニウム層を形成する場合であっても、半導体装置を平面視したとき、第１電極の一部が、隣接する第２電極の一部と重なっている状態に配置することができる。
【００４６】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００４７】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４８】
１ａ，１ｂ  セル領域
１ｂ    セル領域
２      非セル領域
３      ゲートパッド
４，５，６，７  電極パッド
８      温度検知領域
１０，２０  半導体装置
１１，２１  フィールドプレート部
１００，９００  半導体基板
１０１  ドリフト層
１０２  第１周辺層
１０３  第２周辺層
１０４  第３周辺層
１０５  コレクタ層
１０６  ボディ層
１０７  エミッタ層
１０８  ボディコンタクト層
１２０  絶縁膜
１２１  第１部分
１２２  第２部分
１２２ａ  裏面部
１２２ｂ  表面部
１２３  領域
１３１，２３１  第１電極
１３２，２３２  第２電極
１３４  表面電極
１３５  裏面電極
１３６  トレンチゲート
１４１  保護膜
１５０  領域
２６０，９６０  ポリシリコン層
９２１  第１絶縁膜
９２２，９２２ａ，９２２ｂ  第２絶縁膜
９２５  レジスト層
【図１】
0005729317.tif 000002
【図２】
0005729317.tif 000003
【図３】
0005729317.tif 000004
【図４】
0005729317.tif 000005
【図５】
0005729317.tif 000006
【図６】
0005729317.tif 000007
【図７】
0005729317.tif 000008
【図８】
0005729317.tif 000009
【図９】
0005729317.tif 000010
【図１０】
0005729317.tif 000011
【図１１】
0005729317.tif 000012
【図１２】
0005729317.tif 000013