(57)【特許請求の範囲】
【請求項１】
ＩｎＰ系化合物半導体を含む第１の半導体領域と、ＩｎＰ系化合物半導体を含み前記第１の半導体領域上に設けられた第２の半導体領域とを有する基板生産物の前記第２の半導体領域上に、所定方向に延びるエッチングマスクを形成するマスク形成工程と、
前記エッチングマスクを用いて前記第１及び第２の半導体領域に対してエッチングを行うことにより、前記所定方向に延びており前記第１及び第２の半導体領域を含むストライプメサ構造を形成するエッチング工程と、
前記ストライプメサ構造の側面上、及び前記ストライプメサ構造を除く前記第１の半導体領域上にわたって絶縁膜を形成する絶縁膜形成工程と、
前記ストライプメサ構造の頂部上及び前記側面上、並びに前記ストライプメサ構造を除く前記第１の半導体領域上にわたって、リフトオフ法により電極を形成する電極形成工程とを備え、
前記エッチング工程が、前記エッチングマスクを用いて前記第２の半導体領域に対してドライエッチングを行う第１のエッチング工程と、前記エッチングマスクを用いて前記第２の半導体領域の側面および前記第１の半導体領域の表面に対してウェットエッチングを行う第２のエッチング工程とを含み、
前記マスク形成工程において、前記エッチング工程の前記ウェットエッチングにより形成される前記第１及び第２の半導体領域の側面が順メサ形状となるように前記所定方向を設定し、
前記第１の半導体領域がＡｌＩｎＡｓ層を含んでおり、前記第１のエッチング工程の際に、前記ＡｌＩｎＡｓ層において前記ドライエッチングを停止することを特徴とする、光半導体デバイスの製造方法。
【請求項２】
前記第２の半導体領域が、ＩｎＰクラッド層と、該ＩｎＰクラッド層上に設けられたＩｎＧａＡｓキャップ層とを含むことを特徴とする、請求項１に記載の光半導体デバイスの製造方法。
【請求項３】
前記第２の半導体領域が、前記ＩｎＰクラッド層と前記ＩｎＧａＡｓキャップ層との間に設けられたＩｎＧａＡｓＰ層を更に含むことを特徴とする、請求項２に記載の光半導体デバイスの製造方法。
【請求項４】
前記第１の半導体領域が、交互に積層されたＩｎＧａＡｓ層および前記ＡｌＩｎＡｓ層から成る超格子積層構造を有することを特徴とする、請求項１〜３のいずれか一項に記載の光半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体デバイスの製造方法に関するものである。
【背景技術】
【０００２】
特許文献１には、量子カスケードレーザ素子が開示されている。図１２は、この量子カスケードレーザ素子の構造を示す斜視図である。この量子カスケードレーザ素子１００は、下部クラッド層１０１と、下部クラッド層１０１上に設けられた活性領域１０２と、活性領域１０２上に設けられた上部クラッド層１０３とを備えている。活性領域１０２及び上部クラッド層１０３は、所定方向に延びるストライプメサ構造を呈しており、このストライプメサ構造の側面は順メサ状に形成されている。ストライプメサ構造の頂部を除く他の領域上には、誘電体層１０４が設けられている。この誘電体層１０４上、及びストライプメサ構造の頂部上には、電極１０５が形成されている。下部クラッド層１０１の裏面上には、電極１０６が形成されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−３２０１３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
光半導体デバイスには、特許文献１に記載された量子カスケードレーザ素子のように、ストライプメサ構造の頂部上から側面上を経てストライプメサ構造外の領域上に至る電極を備えるものがある。このような電極は、例えばリフトオフ法によって好適に形成される。リフトオフ法では、当該電極の形成領域を除く領域上に堆積した金属を容易に剥離できるようにする為に、金属を蒸着する際、蒸着源からの金属粒子の移動方向が基板面に対して略垂直となるように蒸着源および基板が設置されることが望ましい。
【０００５】
このようなリフトオフ法では、ストライプメサ構造の側面の傾斜が大きい（例えば基板面に対して垂直など）ほど、金属のつきまわり性が低下し、断線や放熱性能の低下につながる。しかし、ストライプメサ構造の側面の傾斜が小さい（緩い）ほど、ストライプメサ構造の横幅が広くなってしまい、ストライプメサ構造に注入される電流を効果的に絞り込む（狭窄する）ことが難しくなる。このように、電極のための金属のつきまわり性を確保することと、ストライプメサ構造に注入される電流を効果的に狭窄することとは、ストライプメサ構造の側面の傾斜の点で互いに相反する。
【０００６】
本発明は、このような問題点に鑑みてなされたものであり、電極形成時の金属のつきまわり性を確保でき、且つストライプメサ構造に注入される電流を効果的に狭窄することが可能な光半導体デバイスの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、本発明による光半導体デバイスの製造方法は、（１）ＩｎＰ系化合物半導体を含む第１の半導体領域と、ＩｎＰ系化合物半導体を含み第１の半導体領域上に設けられた第２の半導体領域とを有する基板生産物の第２の半導体領域上に、所定方向に延びるエッチングマスクを形成するマスク形成工程と、（２）エッチングマスクを用いて第１及び第２の半導体領域に対してエッチングを行うことにより、所定方向に延びており第１及び第２の半導体領域を含むストライプメサ構造を形成するエッチング工程と、（３）ストライプメサ構造の側面上、及びストライプメサ構造を除く第１の半導体領域上にわたって絶縁膜を形成する絶縁膜形成工程と、（４）ストライプメサ構造の頂部上及び側面上、並びにストライプメサ構造を除く第１の半導体領域上にわたって、リフトオフ法により電極を形成する電極形成工程とを備え、エッチング工程が、（２ａ）エッチングマスクを用いて第２の半導体領域に対してドライエッチングを行う第１のエッチング工程と、（２ｂ）エッチングマスクを用いて第２の半導体領域の側面および第１の半導体領域の表面に対してウェットエッチングを行う第２のエッチング工程とを含み、マスク形成工程において、エッチング工程のウェットエッチングにより形成される第１及び第２の半導体領域の側面が順メサ形状となるように上記所定方向を設定することを特徴とする。
【０００８】
先述したように、リフトオフ法によって電極を形成する際、ストライプメサ構造の側面の傾斜が大きいほど、電極用の金属のつきまわり性が低下し、断線や放熱性能の低下につながる。しかしながら、電極用の金属のつきまわり性が低い箇所は主にストライプメサ構造の下部付近の側面上であり、ストライプメサ構造の上部付近の側面上には、傾斜が大きくても電極用の金属が十分に堆積する。一方、ストライプメサ構造の側面の平均傾斜が大きいほど、ストライプメサ構造の横幅を狭くすることができ、注入電流を効果的に絞り込む（狭窄する）ことができる。
【０００９】
上述した本発明による光半導体デバイスの製造方法では、エッチング工程が２つの工程（第１及び第２のエッチング工程）を含んでいる。第１のエッチング工程では、第２の半導体領域に対するドライエッチングによって、ストライプメサ構造の側面の途中まで形成する。そして、その後の第２のエッチング工程では、第１の半導体領域に対するウェットエッチングによって、ストライプメサ構造の残りの側面を形成する。その結果、第１の半導体領域の側面は、ウェットエッチングのみによって形成されるので、例えば３０°といった小さい傾斜角で形成される。一方、第２の半導体領域の側面は、第１のエッチング工程のドライエッチングによってほぼ垂直（９０°）に形成されたのち、第２のエッチング工程のウェットエッチングによって横方向にエッチング（サイドエッチング）され、例えば６０°といった大きな傾斜角で形成される。
【００１０】
このように、上述した光半導体デバイスの製造方法では、ストライプメサ構造の下部における側面の傾斜が小さくなるので、電極用の金属のつきまわり性を確保することができる。また、ストライプメサ構造の上部における側面の傾斜が大きくなるので、ストライプメサ構造の側面の平均傾斜が大きくなる。したがって、ストライプメサ構造の横幅を狭くすることができ、注入電流を効果的に絞り込む（狭窄する）ことができる。
【００１１】
また、上述した光半導体デバイスの製造方法では、第２の半導体領域が、ＩｎＰクラッド層と該ＩｎＰクラッド層上に設けられたＩｎＧａＡｓキャップ層とを含んでもよい。ウェットエッチングの際、ＩｎＧａＡｓに対するサイドエッチングの速度を、ＩｎＰに対するサイドエッチングの速度よりも遅くすることは容易である。したがって、第２の半導体領域がこのような構成を有することによって、第２の半導体領域に対するサイドエッチングの程度（すなわちストライプメサ構造上部の側面傾斜角）を容易に制御することができる。
【００１２】
また、上述した光半導体デバイスの製造方法では、第２の半導体領域が、ＩｎＰクラッド層とＩｎＧａＡｓキャップ層との間に設けられたＩｎＧａＡｓＰ層を更に含んでもよい。上述したように、第２の半導体領域に対するサイドエッチングの程度は、ＩｎＧａＡｓキャップ層によって好適に制御可能である。しかし、このＩｎＧａＡｓキャップ層が電極とのオーミックコンタクトの為に設けられる場合、その厚さには制限があるので、第２の半導体領域に対するサイドエッチングの程度を十分に制御できない場合がある。このような場合、上述したように、第２の半導体領域がＩｎＧａＡｓＰ層をＩｎＰクラッド層とＩｎＧａＡｓキャップ層との間に更に含むとよい。これにより、第２の半導体領域に対するサイドエッチングの程度（ストライプメサ構造上部の側面傾斜角）を容易に制御することができる。
【００１３】
また、上述した光半導体デバイスの製造方法では、第１の半導体領域がＡｌＩｎＡｓ層を含んでおり、第１のエッチング工程の際に、ＡｌＩｎＡｓ層においてドライエッチングを停止してもよい。これにより、第１の半導体領域に限定したドライエッチングを好適に行うことができる。また、この場合、第１の半導体領域は、交互に積層されたＩｎＧａＡｓ層およびＡｌＩｎＡｓ層から成る超格子積層構造を有してもよい。
【発明の効果】
【００１４】
本発明による光半導体デバイスの製造方法によれば、電極形成時の金属のつきまわり性を確保でき、且つストライプメサ構造に注入される電流を効果的に狭窄することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、第１実施形態に係る量子カスケードレーザ素子の製造方法の各工程を示す図であり、それぞれ光導波方向に垂直な断面を示している。
【図２】図２は、第１実施形態に係る量子カスケードレーザ素子の製造方法の各工程を示す図であり、それぞれ光導波方向に垂直な断面を示している。
【図３】図３は、第１実施形態に係る量子カスケードレーザ素子の製造方法の各工程を示す図であり、それぞれ光導波方向に垂直な断面を示している。
【図４】図４は、第１実施形態に係る量子カスケードレーザ素子の製造方法の一工程を示す図であり、光導波方向に垂直な断面を示している。
【図５】図５は、ストライプメサ構造の延伸方向と、ストライプメサ構造の側面形状との関係を示す図である。
【図６】図６は、ストライプメサ構造の延伸方向と、ストライプメサ構造の側面形状との関係を示す図である。
【図７】図７（ａ）は、ウェットエッチングによってストライプメサ構造を形成した場合の、ストライプメサ構造の側面形状を示す図である。図７（ｂ）は、ドライエッチングによってストライプメサ構造を形成した場合の、ストライプメサ構造の側面形状を示す図である。
【図８】図８は、第２実施形態に係る量子カスケードレーザ素子の製造方法の各工程を示す図であり、それぞれ光導波方向に垂直な断面を示している。
【図９】図９は、第２実施形態に係る量子カスケードレーザ素子の製造方法の各工程を示す図であり、それぞれ光導波方向に垂直な断面を示している。
【図１０】図１０は、第２実施形態に係る量子カスケードレーザ素子の製造方法の各工程を示す図であり、それぞれ光導波方向に垂直な断面を示している。
【図１１】図１１は、第２実施形態に係る量子カスケードレーザ素子の製造方法の一工程を示す図であり、光導波方向に垂直な断面を示している。
【図１２】図１２は、特許文献１に示された量子カスケードレーザ素子の構造を示す斜視図である。
【発明を実施するための形態】
【００１６】
以下、添付図面を参照しながら本発明による光半導体デバイスの製造方法の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１７】
（第１の実施の形態）
本発明の第１実施形態に係る光半導体デバイスの製造方法として、量子カスケードレーザ素子の製造方法を説明する。図１〜図４は、本実施形態に係る量子カスケードレーザ素子の製造方法の各工程を示す図であり、それぞれ光導波方向に垂直な断面を示している。本実施形態の製造方法では、まず、図１（ａ）に示されるように、基板生産物１０Ａを用意する。この基板生産物１０Ａは、第１の半導体領域２０と、第１の半導体領域２０上に設けられた第２の半導体領域３０とを有する。第１及び第２の半導体領域２０，３０は、それぞれＩｎＰ系化合物半導体を含んで構成されている。
【００１８】
具体的な例を説明すると、第１の半導体領域２０は、ＩｎＰ基板２１と、ＩｎＰ基板２１上にエピタキシャル成長したコア層２２とを含んでいる。ＩｎＰ基板２１は、ＩｎＰ結晶の（１００）面を含む主面２１ａと、裏面２１ｂとを有する。ＩｎＰ基板２１には、所定の導電型（例えばｎ型）のドーパント（例えばＳｎ）が添加されている。コア層２２は、交互に積層されたＩｎＧａＡｓ層（発光層）およびＡｌＩｎＡｓ層（注入層）から成る超格子積層構造を有する。この超格子積層構造は、例えばＩｎＧａＡｓ層及びＡｌＩｎＡｓ層を合わせて数百層含んでおり、１．５μｍ〜２μｍといった厚さを有する。ＩｎＧａＡｓ層の発光波長としては、サブバンド間遷移によって例えば２μｍ〜４μｍといった長い波長が実現される。第１の半導体領域２０は、後に説明するドライエッチングの際にエッチング停止層として機能するＡｌＩｎＡｓ層を含んでいることが好ましく、一実施例では、コア層２２のＡｌＩｎＡｓ層がこのエッチング停止層の役割を担う。
【００１９】
また、第２の半導体領域３０は、ＩｎＰクラッド層３１と、ＩｎＧａＡｓキャップ層３２とを含んでいる。ＩｎＰクラッド層３１の厚さは、例えば３μｍである。ＩｎＧａＡｓキャップ層３２は、ＩｎＰクラッド層３１上に設けられており、その厚さは例えば１００ｎｍである。ＩｎＰクラッド層３１及びＩｎＧａＡｓキャップ層３２には、所定の導電型のドーパント（例えばＳｉ）が添加されている。
【００２０】
なお、上述した第１及び第２の半導体領域２０，３０は、例えば分子線エピタキシー法（ＭＢＥ；Molecular Beam Epitaxy）若しくは有機金属気相成長法（ＭＯＣＶＤ；Metal Organic Chemical Vapor Deposition）によって好適にエピタキシャル成長できる。
【００２１】
続いて、図１（ｂ）に示されるように、第２の半導体領域３０上（本実施形態ではＩｎＧａＡｓキャップ層３２上）に、ストライプ状のエッチングマスクＭ１を形成する（マスク形成工程）。エッチングマスクＭ１は、光導波方向に沿った所定方向に延びており、この所定方向とは、後述するエッチング工程のウェットエッチングの際に、第１及び第２の半導体領域２０，３０の側面が順メサ形状となるような方向である。一実施例では、所定方向とは、第２の半導体領域３０を構成するＩｎＰ系化合物半導体の＜０１１＞方向と交差する方向（より好ましくは、＜０１１＞方向と直交する方向）である。エッチングマスクＭ１は、例えばＳｉＮといったシリコン化合物をプラズマＣＶＤにより３００ｎｍ以上の厚さに成膜し、そのシリコン化合物膜上に、通常のフォトリソグラフィ技術を用いてストライプ状のレジストパターンを作成し、そのレジストパターンをシリコン化合物膜に転写することによって好適に形成される。なお、従来の製造方法では、エッチングマスクを１００ｎｍ程度の厚さに形成するが、本実施形態のエッチングマスクＭ１の厚さはこれより厚く、３００ｎｍ以上である。これは、次工程のドライエッチングでの膜減りを考慮したものである。
【００２２】
続いて、図２（ａ）に示されるように、エッチングマスクＭ１を用いて、第２の半導体領域３０に対してドライエッチングを行う（第１のエッチング工程）。この工程では、例えば誘導結合プラズマ型反応性イオンエッチング（ＩＣＰ−ＲＩＥ）によって、ＩｎＧａＡｓキャップ層３２とＩｎＰクラッド層３１とを好適にエッチングすることができる。なお、エッチングガスとしては、メタン及び水素の混合ガスが好適である。或いは、ＨＣｌ、ＳｉＣｌ４、ＨＩ等をエッチングガスとして用いてもよい。この工程によって、ＩｎＰ基板２１の主面２１ａに対して略垂直な第２の半導体領域３０の側面３３が形成される。また、このドライエッチングは、コア層２２のＡｌＩｎＡｓ層によって好適に停止される。
【００２３】
続いて、エッチングマスクＭ１を用いて、第２の半導体領域３０の側面６４、および第１の半導体領域２０の表面２３に対してウェットエッチングを行う（第２のエッチング工程）。この工程では、エッチャントとして、液温０度のメタノールに容積比約１％のＢｒを混合した溶液、若しくは、ＨＢｒ、Ｈ２Ｏ２、Ｈ２Ｏ及びＨＣｌの混合液（混合比は、例えばＨＢｒ：Ｈ２Ｏ２：Ｈ２Ｏ：ＨＣｌ＝２０：２：２０：２０）が好適に使用される。この工程によって、図２（ｂ）に示されるように、所定方向（エッチングマスクＭ１の延伸方向）に延びるストライプメサ構造４０が形成される。なお、本実施形態では、第１の半導体領域２０のコア層２２からＩｎＰ基板２１に達するエッチングを行い、ＩｎＰ基板２１を或る程度エッチングしたところで該ウェットエッチングを停止する。したがって、ストライプメサ構造４０には、コア層２２に加えてＩｎＰ基板２１の一部が含まれる。
【００２４】
このように、本実施形態では、第１のエッチング工程において第２の半導体領域３０に対するドライエッチングを行い、その後の第２のエッチング工程において、第１及び第２の半導体領域２０，３０に対するウェットエッチングを行う。その結果、図２（ｂ）に示される第１の半導体領域２０の側面２４は、ウェットエッチングのみによって形成されるので、主面２１ａに沿った基準面Ｐに対する傾斜角α１が例えば３０°程度と小さくなる。一方、第２の半導体領域３０の側面３４は、第１のエッチング工程のドライエッチングによってほぼ垂直（９０°）に形成されたのち（図２（ａ）を参照）、第２のエッチング工程のウェットエッチングによって横方向にエッチング（サイドエッチング）されるので、主面２１ａに沿った基準面Ｐに対する傾斜角α２が例えば６０°程度と大きくなる。
【００２５】
上述した第２のエッチング工程ののち、エッチングマスクＭ１を除去する。エッチングマスクＭ１は、例えばフッ酸溶液によって好適に除去される。
【００２６】
続いて、図３（ａ）に示されるように、絶縁膜４２を形成する（絶縁膜形成工程）。この工程では、ストライプメサ構造４０の側面（第１の半導体領域２０の側面２４及び第２の半導体領域３０の側面３４）上、並びにストライプメサ構造４０を除く第１の半導体領域２０上にわたって絶縁膜（保護膜）４２を形成する。絶縁膜４２は、例えばプラズマＣＶＤによってＳｉＮ又はＳｉＯＮといったシリコン化合物を成膜することによって好適に形成される。絶縁膜４２の厚さは、例えば３００ｎｍである。なお、絶縁膜４２は、後に形成される電極とのコンタクトの為に、ストライプメサ構造４０の頂部４１に開口を有している。この開口は、ストライプメサ構造４０の頂部４１上に開口を有するレジストマスクをシリコン化合物膜上に形成したのち、このレジストマスクを用いてシリコン化合物膜をフッ酸溶液によりエッチングすることによって好適に形成される。
【００２７】
続いて、図３（ｂ）に示されるように、電極５０を形成する（電極形成工程）。この工程では、電極５０を、ストライプメサ構造４０の頂部４１上に形成するとともに、ストライプメサ構造４０の側面（第１の半導体領域２０の側面２４及び第２の半導体領域３０の側面３４）上、並びにストライプメサ構造４０を除く第１の半導体領域２０上にわたって絶縁膜４２上に形成する。このように、ストライプメサ構造４０を覆うように電極５０を形成することによって、高い電流密度で発振する量子カスケードレーザ素子の放熱性を高め、素子の温度特性を改善することができる。
【００２８】
この電極形成工程において形成される電極５０は、例えばＴｉ／Ａｕ／Ａｕから成る積層構造を有する。電極５０は、例えば電極形成領域に開口を有するレジストマスクを形成したのち、電極用の金属を蒸着により堆積し、レジストマスクを除去することによってレジストマスク上の金属を同時に除去する、いわゆるリフトオフ法によって好適に形成される。このようなリフトオフを容易にするため、この工程では、蒸着源Ｓからの金属粒子が基板生産物１０Ａの主面に対して垂直に入射するように、蒸着源Ｓおよび基板生産物１０Ａが設置される。なお、電極５０の厚さは例えば５００ｎｍである。
【００２９】
続いて、ＩｎＰ基板２１の裏面２１ｂを研磨することにより、ＩｎＰ基板２１の厚さを減じる。研磨後のＩｎＰ基板２１の厚さは、例えば１００μｍである。その後、図４に示されるように、電極５２を裏面２１ｂ上に形成する。電極５２は、例えばＡｕＧｅＮｉ／Ａｕといった積層構造を有しており、例えば蒸着によって好適に形成される。なお、電極５２の厚さは例えば１μｍである。
【００３０】
以上の工程を経た基板生産物１０Ａを劈開してチップ状に切断することによって、光半導体デバイスとしての量子カスケードレーザ素子が完成する。
【００３１】
ここで、本実施形態に係る量子カスケードレーザ素子の製造方法の効果について、従来の製造方法が有する課題とともに説明する。本実施形態では、ストライプメサ構造４０の延伸方向が、第１及び第２の半導体領域２０，３０の側面が順メサ形状となるような方向に設定されている。ここで、図５及び図６は、ストライプメサ構造ＳＴの延伸方向と、ストライプメサ構造ＳＴの側面形状との関係を示す図である。例えば図５（ａ）に示されるように、ストライプメサ構造ＳＴの延伸方向が基板生産物１０Ａの＜０１１＞方向と直交する方向、つまり＜０−１１＞方向に沿って設定された場合、図５（ｂ）に示されるように、ウェットエッチングにより形成されるストライプメサ構造ＳＴの側面ＳＳは順メサ形状となる。一方、図６（ａ）に示されるように、ストライプメサ構造ＳＴの延伸方向が基板生産物１０Ａの＜０１１＞方向に沿っている場合、図６（ｂ）に示されるように、ウェットエッチングにより形成されるストライプメサ構造ＳＴの側面ＳＳの少なくとも一部が逆メサ形状となる。ストライプメサ構造の側面がこのような逆メサ形状を有すると、絶縁膜や電極を形成する際にその逆メサ部分が庇となり、絶縁膜材料や電極材料が堆積しない箇所が生じてしまう。したがって、ストライプメサ構造を形成する際には、図５（ａ）のような方向にストライプメサ構造を形成することにより、ストライプメサ構造の側面を順メサ形状とすることが好ましい。
【００３２】
しかしながら、このような順メサ形状においては、側面の傾斜角が例えば３０°といった小さな角度になるため、図７（ａ）に示されるように、ストライプメサ構造ＳＴに含まれるコア層２２の横幅Ｗ１が広くなってしまう。例えば、ストライプメサ構造ＳＴの高さＨ１が６μｍである場合、ストライプメサ構造ＳＴの頂部の横幅に対し、ストライプメサ構造ＳＴの下部の横幅は２０μｍほど広くなる。これに対し、例えば量子カスケードレーザ素子においては、注入電流値の上限は２Ａ程度であり、この電流値を超えると素子が壊れるおそれがある。また、量子カスケードレーザ素子が発振する為には、コア層２２において１〜２ｋＡ／ｃｍ２といった高い電流密度が必要となる。したがって、ストライプメサ構造ＳＴのコア層２２付近の横幅は５μｍ以上２０μｍ以下であることが好ましい。
【００３３】
ここで、ウェットエッチングではなくドライエッチングによってストライプメサ構造を形成すると、図７（ｂ）に示されるように、ストライプメサ構造ＳＴの側面ＳＳは基板２１の主面２１ａに対して略垂直となる。この場合、コア層２２の横幅Ｗ１を十分に狭くすることが可能となるが、次の問題が新たに生じる。すなわち、図７（ｂ）に示されるように、ストライプメサ構造ＳＴの垂直な側面ＳＳに電極用の金属Ｍｅを蒸着すると、ストライプメサ構造ＳＴの下部の側面ＳＳには金属Ｍｅが付きにくい。特に、ストライプメサ構造ＳＴの高さが５μｍ以上になると、ストライプメサ構造ＳＴの下部の側面ＳＳには金属が殆ど付着しない。したがって、電極の断線や、放熱性能の低下につながる。また、絶縁膜Ｐａも同様にストライプメサ構造ＳＴの下部の側面ＳＳに付きにくくなるので、ストライプメサ構造ＳＴと電極金属Ｍｅとの絶縁不良といった問題が生じるおそれがある。
【００３４】
これらの問題点に対し、本実施形態の製造方法では、ストライプメサ構造４０を形成するためのエッチング工程が、２つの工程（ドライエッチングを行う第１のエッチング工程、及びウェットエッチングを行う第２のエッチング工程）を含んでいる。その結果、図２（ｂ）に示されたように、第１の半導体領域２０の側面は例えば３０°といった小さい傾斜角で形成され、第２の半導体領域３０の側面は例えば６０°といった大きな傾斜角で形成される。
【００３５】
このように、本実施形態の製造方法では、電極形成時や絶縁膜形成時に金属や絶縁材料のつきまわり性が低くなる傾向があるストライプメサ構造４０の下部において、側面の傾斜を緩くすることができる。したがって、電極５０を形成する際（図３（ｂ）を参照）に、金属のつきまわり性を確保して、当該部分に金属を十分に堆積させることができる。したがって、コア層２２の側面を十分な金属膜によって覆うことができるので、当該量子カスケードレーザ素子の放熱性を良好にすることができる。故に、量子カスケードレーザ素子の温度特性を改善することができる。また、絶縁膜４２を形成する際（図３（ａ）を参照）に、絶縁材料のつきまわり性を確保して、絶縁不良を防ぐことができる。
【００３６】
また、本実施形態の製造方法では、ストライプメサ構造４０の上部において側面の傾斜を緩くすることにより、ストライプメサ構造４０側面の平均傾斜を比較的大きくすることができる。すなわち、ストライプメサ構造４０の横幅（光導波方向と直交する方向の幅）を狭くすることができ、特にコア層２２の横幅を狭くすることができるので、電極５０から注入される電流を効果的に絞り込む（狭窄する）ことができる。例えば、ストライプメサ構造４０の高さが６μｍである場合、ストライプメサ構造４０の頂部の横幅に対し、ストライプメサ構造４０の下部の横幅の拡がりを僅か７μｍにまで抑えることができる。したがって、量子カスケードレーザ素子のコア層２２の横幅を２０μｍ以下に抑えることができ、素子の破壊を回避しつつ高い電流密度でもって好適に発振させることができる。
【００３７】
また、本実施形態のように、第２の半導体領域３０は、ＩｎＰクラッド層３１及びＩｎＧａＡｓキャップ層３２を含んでもよい。ウェットエッチングの際、ＩｎＧａＡｓに対するサイドエッチングの速度を、ＩｎＰに対するサイドエッチングの速度よりも遅くすることは容易である。したがって、第２の半導体領域３０がこのような構成を有することによって、第２の半導体領域３０に対するサイドエッチングの程度（すなわちストライプメサ構造４０上部の側面傾斜角α１）を容易に制御することができる。
【００３８】
また、本実施形態のように、第１のエッチング工程の際に、第１の半導体領域２０のＡｌＩｎＡｓ層においてドライエッチングを停止してもよい。これにより、第１の半導体領域２０に限定したドライエッチングを好適に行うことができる。
【００３９】
（第２の実施の形態）
続いて、本発明の第２実施形態に係る光半導体デバイスの製造方法として、第１実施形態とは異なる構成を備える量子カスケードレーザ素子の製造方法を説明する。図８〜図１１は、本実施形態に係る量子カスケードレーザ素子の製造方法の各工程を示す図であり、それぞれ光導波方向に垂直な断面を示している。本実施形態の製造方法では、まず、図８（ａ）に示されるように、基板生産物１０Ｂを用意する。この基板生産物１０Ｂは、第１の半導体領域２０と、第１の半導体領域２０上に設けられた第２の半導体領域６０とを有する。第１及び第２の半導体領域２０，６０は、それぞれＩｎＰ系化合物半導体を含んで構成されている。なお、第１の半導体領域２０の構成は第１実施形態と同様である。
【００４０】
第２の半導体領域６０は、ＩｎＰクラッド層６１と、ＩｎＧａＡｓＰ層６２と、ＩｎＧａＡｓキャップ層６３とを含んでいる。ＩｎＰクラッド層６１及びＩｎＧａＡｓキャップ層６３の構成は、第１実施形態と同様である。ＩｎＧａＡｓＰ層６２は、ＩｎＰクラッド層６１とＩｎＧａＡｓキャップ層６３との間に設けられている。ＩｎＧａＡｓＰ層６２の厚さは、例えば１００ｎｍである。ＩｎＧａＡｓＰ層６２には、所定の導電型のドーパント（例えばＳｉ）が添加されている。なお、ＩｎＧａＡｓＰ層６２は、例えばＭＢＥやＭＯＣＶＤによって好適にエピタキシャル成長できる。
【００４１】
続いて、図８（ｂ）に示されるように、第２の半導体領域６０上（本実施形態ではＩｎＧａＡｓキャップ層６３上）に、ストライプ状のエッチングマスクＭ１を形成する（マスク形成工程）。このエッチングマスクＭ１の構成や形状（延伸方向など）及び形成方法は、第１実施形態と同様である。
【００４２】
続いて、図９（ａ）に示されるように、エッチングマスクＭ１を用いて、第２の半導体領域６０に対してドライエッチングを行う（第１のエッチング工程）。この工程では、例えばＩＣＰ−ＲＩＥによって、ＩｎＧａＡｓキャップ層６３、ＩｎＧａＡｓＰ層６２、及びＩｎＰクラッド層６１を好適にエッチングすることができる。なお、エッチングガスとしては、メタン及び水素の混合ガスが好適である。或いは、ＨＣｌ、ＳｉＣｌ４、ＨＩ等をエッチングガスとして用いてもよい。この工程によって、ＩｎＰ基板２１の主面２１ａに対して略垂直な第２の半導体領域６０の側面６４が形成される。また、このドライエッチングは、コア層２２のＡｌＩｎＡｓ層によって好適に停止される。
【００４３】
続いて、エッチングマスクＭ１を用いて、第２の半導体領域６０の側面６４、および第１の半導体領域２０の表面２３に対してウェットエッチングを行う（第２のエッチング工程）。この工程の詳細は、第１実施形態と同様である。この工程によって、図９（ｂ）に示されるように、所定方向（エッチングマスクＭ１の延伸方向）に延びるストライプメサ構造７０が形成される。この第２のエッチング工程ののち、エッチングマスクＭ１を除去する。
【００４４】
続いて、第１実施形態と同様の方法によって、絶縁膜４２を形成し（絶縁膜形成工程、図１０（ａ））、更に、電極５０を形成する（電極形成工程、図１０（ｂ））。続いて、ＩｎＰ基板２１の裏面２１ｂを研磨した後、図１１に示されるように、電極５２を裏面２１ｂ上に形成する。以上の工程を経た基板生産物１０Ｂを劈開してチップ状に切断することによって、光半導体デバイスとしての量子カスケードレーザ素子が完成する。
【００４５】
本実施形態では、第１実施形態と同様に、ストライプメサ構造７０を形成するためのエッチング工程が、２つの工程（ドライエッチングを行う第１のエッチング工程、及びウェットエッチングを行う第２のエッチング工程）を含んでいる。その結果、図９（ｂ）に示されたように、第１の半導体領域２０の側面は例えば３０°といった小さい傾斜角で形成され、第２の半導体領域６０の側面は例えば６０°といった大きな傾斜角で形成される。したがって、電極５０を形成する際（図１０（ｂ）を参照）に、金属のつきまわり性を確保して、コア層２２の側面を十分な金属膜によって覆うことができるので、当該量子カスケードレーザ素子の放熱性を良好にすることができる。また、絶縁膜４２を形成する際（図１０（ａ）を参照）に、絶縁材料のつきまわり性を確保して、絶縁不良を防ぐことができる。
【００４６】
また、本実施形態の製造方法では、ストライプメサ構造７０の上部において側面の傾斜を緩くすることにより、ストライプメサ構造７０側面の全体的な傾斜を比較的大きくすることができる。すなわち、ストライプメサ構造７０の横幅（光導波方向と直交する方向の幅）を狭くすることができ、特にコア層２２の横幅を狭くすることができるので、電極５０から注入される電流を効果的に絞り込む（狭窄する）ことができる。
【００４７】
また、本実施形態では、第２の半導体領域６０が、ＩｎＰクラッド層６１とＩｎＧａＡｓキャップ層６３との間に設けられたＩｎＧａＡｓＰ層６２を有している。第１実施形態において述べたように、第２の半導体領域６０に対するサイドエッチングの程度は、ＩｎＧａＡｓキャップ層６３によって好適に制御可能である。しかし、このＩｎＧａＡｓキャップ層６３が電極５０とのオーミックコンタクトの為に設けられる場合、その厚さには制限があるので、第２の半導体領域６０に対するサイドエッチングの程度を十分に制御できない場合がある。このような場合、本実施形態のように、ＩｎＧａＡｓＰ層６２がＩｎＰクラッド層６１とＩｎＧａＡｓキャップ層６３との間に設けられるとよい。これにより、第２の半導体領域６０に対するサイドエッチングの程度（ストライプメサ構造７０上部の側面傾斜角）を容易に制御することができる。
【００４８】
本発明による光半導体デバイスの製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記各実施形態では量子カスケードレーザ素子に本発明を適用したが、本発明は、ストライプメサ構造と、ストライプメサ構造を覆う電極とを備える様々な光半導体デバイスに適用可能である。
【符号の説明】
【００４９】
１０Ａ，１０Ｂ…基板生産物、２０…第１の半導体領域、２１…ＩｎＰ基板、２１ａ…主面、２１ｂ…裏面、２２…コア層、２３…表面、２４，３４，６４…側面、３０，６０…第２の半導体領域、３１，６１…ＩｎＰクラッド層、３２，６３…ＩｎＧａＡｓキャップ層、４０，７０…ストライプメサ構造、４１…頂部、４２…絶縁膜、５０，５２…電極、６２…ＩｎＧａＡｓＰ層、Ｍ１…エッチングマスク、Ｍｅ…金属、Ｐ…基準面、Ｐａ…絶縁膜、Ｓ…蒸着源、ＳＳ…側面、ＳＴ…ストライプメサ構造、α１，α２…傾斜角。
【図１】
0005729138.tif 000002
【図２】
0005729138.tif 000003
【図３】
0005729138.tif 000004
【図４】
0005729138.tif 000005
【図５】
0005729138.tif 000006
【図６】
0005729138.tif 000007
【図７】
0005729138.tif 000008
【図８】
0005729138.tif 000009
【図９】
0005729138.tif 000010
【図１０】
0005729138.tif 000011
【図１１】
0005729138.tif 000012
【図１２】
0005729138.tif 000013