(57)【特許請求の範囲】
【請求項１】
現在ブロックのイントラ予測モード情報を獲得し、
隣接ブロックの整数ペルを用いてハーフペルを生成し、
前記ハーフペル及び前記イントラ予測モード情報を用いて前記現在ブロックのプレディクタを生成し、
前記イントラ予測モード情報は、前記ハーフペルを用いて前記現在ブロックのペルを予測するための方向情報に該当することを特徴とするビデオ信号処理方法。
【請求項２】
前記ハーフペルは、現在ブロックのペルと前記隣接ブロックの整数ペルとの間に位置する、請求項１に記載のビデオ信号処理方法。
【請求項３】
前記現在ブロックの左上側ペルの位置が（０，０）であるとき、
前記ハーフペルの位置は（ｍ／ｃ，ｎ／ｃ）であり、ｍ及びｎのうち少なくとも一つは−１であり、ｃは常数である、請求項１に記載のビデオ信号処理方法。
【請求項４】
前記イントラ予測モード情報は、垂直方向モード、水平方向モード及びＤＣ方向モードのうち少なくとも一つに該当する、請求項１に記載のビデオ信号処理方法。
【請求項５】
さらに、前記現在ブロックのレジデュアルを獲得し、
前記レジデュアル及び前記プレディクタを用いて前記現在ブロックの復元されたブロックを生成する、請求項１に記載のビデオ信号処理方法。
【請求項６】
前記ハーフペルを生成するステップは、
前記整数ペル及び垂直フィルタを用いて第１のハーフペルを生成し、
前記整数ペル及び水平フィルタを用いて第２のハーフペルを生成することを含み、
前記現在ブロックの左上側ペルの位置が（０，０）であるとき、
前記第１のハーフペルの位置は（ｍ／２，−１／２）（ｍは偶数）であり、
前記第２のハーフペルの位置は（−１／２，ｎ／２）（ｎは偶数）である、請求項１に記載のビデオ信号処理方法。
【請求項７】
前記ハーフペルを生成するステップは、
前記第１のハーフペル及び前記水平フィルタを用いて第３のハーフペルを生成し、
前記第２のハーフペル及び前記垂直フィルタを用いて第４のハーフペルを生成することを含み、
前記第３のハーフペルの位置は（ｍ／２，−１／２）（ｍは奇数）であり、
前記第４のハーフペルの位置は（−１／２，ｎ／２）（ｎは奇数）である、請求項６に記載のビデオ信号処理方法。
【請求項８】
前記水平フィルタ及び前記垂直フィルタのうちの一つは６タブフィルタである、請求項７に記載のビデオ信号処理方法。
【請求項９】
前記ハーフペルを生成するステップは、
前記隣接ブロックのイントラ予測モード情報を獲得し、
前記隣接ブロックのイントラ予測モード情報及び前記隣接ブロックの整数ペルを用いて前記ハーフペルを生成する、
ことを含む、請求項１に記載のビデオ信号処理方法。
【請求項１０】
前記隣接ブロックは、現在ブロックを基準にして左側ブロック、上側ブロック、右上側ブロック及び左上側ブロックのうちの少なくとも一つを含む、請求項９に記載のビデオ信号処理方法。
【請求項１１】
ハーフペル予測モード情報を獲得することをさらに含み、
前記ハーフペルを生成するステップは、前記ハーフペル予測モードに基づいて行われ、
前記ハーフペル予測モード情報は、前記隣接ブロックの整数ペルを用いて前記ハーフペルを予測するための情報に該当する、請求項１に記載のビデオ信号処理方法。
【請求項１２】
パッディングモード情報を獲得することをさらに含み、
前記ハーフペルを生成するステップは、
前記パッディングモードに基づいて前記隣接ブロックの整数ペルを用いて前記現在ブロックのペルをパッディングし、
前記現在ブロックのペル及び前記隣接ブロックの整数ペルのうちの少なくとも一つを用いて前記ハーフペルを生成することをさらに含む、請求項１に記載のビデオ信号処理方法。
【請求項１３】
前記現在ブロックのペル及び前記隣接ブロックの整数ペルのうちの少なくとも一つを用いて前記ハーフペルを生成するステップは、
垂直フィルタ及び水平フィルタのうちの少なくとも一つを用いて行われる、請求項１２に記載のビデオ信号処理方法。
【請求項１４】
隣接ブロックの整数ペルを用いてハーフペルを生成するハーフペル生成部と、
前記ハーフペル及び現在ブロックのイントラ予測モード情報を用いて前記現在ブロックのプレディクタを生成する現在ブロック復元部と、を含み、
前記イントラ予測モード情報は、前記ハーフペルを用いて前記現在ブロックのペルを予測するための方向情報に該当することを特徴とするビデオ信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビデオ信号の処理に関するもので、より詳細には、ビデオ信号をエンコーディング又はデコーディングするビデオ信号処理方法及び装置に関するものである。
【背景技術】
【０００２】
圧縮符号化とは、デジタル化した情報を、通信回線を介して伝送したり、格納媒体に適した形態で格納するための一連の信号処理技術を意味する。圧縮符号化の対象には、音声、映像、文字などが存在し、特に、映像を対象にして圧縮符号化を行う技術をビデオ映像圧縮という。ビデオ映像の一般的な特徴は、空間的冗長性及び時間的冗長性を有する点にある。
【０００３】
このような空間的冗長性及び時間的冗長性を充分に除去しない場合、ビデオ信号を符号化するときに圧縮率が低下し、一方、空間的冗長性及び時間的冗長性を過度に除去する場合、ビデオ信号をデコーディングするときに必要な情報を生成できないため、復元率が悪くなるという問題があった。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、上記のような問題を解決するためになされたもので、現在ブロックのイントラ予測を行うときに、周辺領域の整数ペルでないハーフペルを用いて現在ブロックを予測することができるビデオ信号処理方法及び装置を提供することを目的とする。
【０００５】
本発明の他の目的は、現在ブロックのイントラ予測を行うのに必要なハーフペルを生成するときに、複雑度又はビットレートを減少させるために多様な方法を行うことができるビデオ信号処理方法及び装置を提供することにある。
【０００６】
本発明の更に他の目的は、水平方向及び／又は垂直方向にダウンサンプリングされた大きさに対応する現在ブロックのイントラ予測を行うことができるビデオ信号処理方法及び装置を提供することにある。
【０００７】
本発明の更に他の目的は、異種タイプのブロック（例えば、８×８ブロック及び４×４ブロック）が同時に含まれるブロックタイプを定義することによって、現在ブロックをより正確に予測することができるビデオ信号処理方法及び装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記のような目的を達成するために、本発明に係るビデオ信号処理方法は、現在ブロックの予測モード情報を受信し、隣接ブロックの整数ペルを用いてハーフペルを生成し、ハーフペル及び予測モード情報を用いて現在ブロックのプレディクタを生成することを含む。
【０００９】
本発明によれば、ハーフペルは、現在ブロックのペルと隣接ブロックの整数ペルとの間に位置することができる。
【００１０】
本発明によれば、現在ブロックの左上側ペルの位置が（０，０）であるとき、ハーフペルの位置は（ｍ／ｃ，ｎ／ｃ）で、ここで、ｍ及びｎのうち少なくとも一つは−１で、ｃは常数である。
【００１１】
本発明によれば、予測モード情報は、ハーフペルを用いて現在ブロックのペルを予測するための方向情報に該当する。
【００１２】
本発明によれば、予測モード情報は、垂直方向モード、水平方向モード及びＤＣ方向モードのうち少なくとも一つを含む各モードのうちの一つに該当する。
【００１３】
本発明によれば、さらに現在ブロックのレジデュアルを受信し、レジデュアル及びプレディクタを用いて現在ブロックの復元されたブロックを生成することができる。
【００１４】
本発明によれば、ハーフペルを生成するステップは、整数ペル及び垂直フィルタを用いて第１のハーフペルを生成し、整数ペル及び水平フィルタを用いて第２のハーフペルを生成することを含み、現在ブロックの左上側ペルの位置が（０，０）であるとき、第１のハーフペルの位置は（ｍ／２，−１／２）（ｍは偶数）で、第２のハーフペルの位置は（−１／２，ｎ／２）（ｎは偶数）である。
【００１５】
本発明によれば、ハーフペルを生成するステップは、第１のハーフペル及び水平フィルタを用いて第３のハーフペルを生成し、第２のハーフペル及び垂直フィルタを用いて第４のハーフペルを生成することをさらに含み、第３のハーフペルの位置は（ｍ／２，−１／２）（ｍは奇数）で、第４のハーフペルの位置は（−１／２，ｎ／２）（ｎは奇数）である。
【００１６】
本発明によれば、水平フィルタ及び垂直フィルタのうちの一つは６タブフィルタである。
【００１７】
本発明によれば、ハーフペルを生成するステップは、隣接ブロックの予測モード情報を獲得し、隣接ブロックの予測モード情報及び隣接ブロックの整数ペルを用いてハーフペルを生成することを含むことができる。
【００１８】
本発明によれば、隣接ブロックは、現在ブロックを基準にして左側ブロック、上側ブロック、右上側ブロック及び左上側ブロックのうちの少なくとも一つを含むことができる。
【００１９】
本発明によれば、ハーフペル予測モード情報を受信することをさらに含み、ハーフペルを生成するステップは、ハーフペル予測モードに基づいて行われ、ハーフペル予測モード情報は、隣接ブロックの整数ペルを用いてハーフペルを予測するための情報に該当する。
【００２０】
本発明によれば、パッディングモード情報を受信することをさらに含み、ハーフペルを生成するステップは、パッディングモードに基づいて隣接ブロックの整数ペルを用いて現在ブロックのペルをパッディングし、現在ブロックのペル及び隣接ブロックの整数ペルのうちの少なくとも一つを用いてハーフペルを生成することをさらに含むことができる。
【００２１】
本発明によれば、現在ブロックのペル及び隣接ブロックの整数ペルのうちの少なくとも一つを用いてハーフペルを生成するステップは、垂直フィルタ及び水平フィルタのうちの少なくとも一つを用いて行われる。
【００２２】
本発明の他の側面によれば、隣接ブロックの整数ペルを用いてハーフペルを生成するハーフペル生成部と、ハーフペル及び現在ブロックの予測モード情報を用いて現在ブロックのプレディクタを生成する現在ブロック復元部とを含むビデオ信号処理装置が提供される。
【００２３】
本発明の他の側面によれば、ダウンサンプリングモード情報を獲得し、現在ブロックのプレディクタを生成し、ダウンサンプリングモード情報に基づいてプレディクタをダウンサンプリングし、ダウンサンプリングされたプレディクタを用いて現在ブロックを復元することを含むビデオ信号処理方法が提供される。
【００２４】
本発明によれば、ダウンサンプリングモード情報は、ダウンサンプリング方向情報及びダウンサンプリング倍数情報を含むことができる。
【００２５】
本発明によれば、現在ブロックのレジデュアルを受信することをさらに含み、現在ブロックを復元するステップは、レジデュアルを用いて行われる。
【００２６】
本発明によれば、レジデュアルのブロックの大きさは、ダウンサンプリングされたプレディクタの大きさと同一である。
【００２７】
本発明によれば、復元された現在ブロックをアップサンプリングすることをさらに含むことができる。
【００２８】
本発明によれば、ダウンサンプリングモード情報がｘ方向の１／ｎ倍である場合、アップサンプリングするステップは、ｘ方向にｎ倍だけ行われる。
【００２９】
本発明の他の側面によれば、ダウンサンプリングモード情報を獲得し、ダウンサンプリングモード情報に基づいて現在ブロックのプレディクタをダウンサンプリングするダウンサンプリング部と、ダウンサンプリングされたプレディクタを用いて現在ブロックを復元する現在ブロック復元部とを含むビデオ信号処理装置が提供される。
【００３０】
本発明の他の側面によれば、ブロックタイプ情報及び予測モード情報を含むイントラ予測情報を獲得し、イントラ予測情報に基づいてイントラ予測を行うことによって現在ブロックのプレディクタを生成することを含み、ブロックタイプは、同種タイプのサブブロックを含むタイプ及び異種タイプのサブブロックを含むタイプを含むビデオ信号処理方法が提供される。
【００３１】
本発明によれば、イントラ予測情報を獲得するステップは、現在ブロックが第１のサブブロックにセッティングされた場合、第１のサブブロックのインデックスｉが予め定められた常数であれば、併合フラッグ情報を抽出し、併合フラッグ情報にしたがって予測モード情報を獲得することを含み、併合フラッグ情報は、ｎ２個の第１のサブブロックが第２のサブブロックに併合されるかどうかを表すものである。
【００３２】
本発明によれば、ｎは、第１のサブブロックと第２のサブブロックとの大きさの差を表すファクタである。
【００３３】
本発明によれば、第１のサブブロックの大きさがＵ×Ｖである場合、第２のサブブロックの大きさは、Ｕ×（Ｖ・ｎ）、（Ｕ・ｎ）×（Ｖ）又は（Ｕ・ｎ）×（Ｖ・ｎ）である。
【００３４】
本発明によれば、併合フラッグ情報にしたがって予測モード情報を獲得するステップは、併合フラッグ情報が、第１のサブブロックが第２のサブブロックに併合されることを表す場合、第２のサブブロックに関する予測モード情報を獲得し、併合フラッグ情報が、第１のサブブロックが第２のサブブロックに併合されないことを表す場合、ｎ２個の第１のサブブロックに関する予測モード情報を獲得することを含むことができる。
【００３５】
本発明によれば、イントラ予測情報を獲得するステップは、現在ブロックが第２のサブブロックにセッティングされた場合、第２のサブブロックに対して分離フラッグ情報を抽出し、分離フラッグ情報にしたがって予測モード情報を獲得することを含み、分離フラッグ情報は、第２のサブブロックがｎ２個の第１のサブブロックに分離されるかどうかを表すことができる。
【００３６】
本発明によれば、分離フラッグ情報にしたがって予測モード情報を獲得するステップは、分離フラッグ情報が、第２のサブブロックが第１のサブブロックに分離されることを表す場合、ｎ２個の第１のサブブロックに関する予測モード情報を獲得し、併合フラッグ情報が、第２のサブブロックが第１のサブブロックに分離されないことを表す場合、第２のサブブロックに関する予測モード情報を獲得することを含むことができる。
【００３７】
本発明によれば、ビデオ信号は、放送信号を介して受信されたものである。
【００３８】
本発明によれば、ビデオ信号は、デジタル媒体を介して受信されたものである。
【００３９】
本発明の他の側面によれば、ブロックタイプ情報及び予測モード情報を含むイントラ予測情報を獲得する予測情報獲得部と、イントラ予測情報に基づいてイントラ予測を行うことによって現在ブロックのプレディクタを生成する現在ブロック復元部とを含み、ブロックタイプは、同種タイプのサブブロックを含むタイプ及び異種タイプのサブブロックを含むタイプを含むビデオ信号処理装置が提供される。
【発明の効果】
【００４０】
本発明は、次のような効果及び利点を提供する。
【００４１】
第一に、現在ブロックのイントラ予測を行う場合において、周辺領域の整数ペルから生成されたハーフペルを用いることによって、現在ブロックをより正確に予測することができ、これによって、レジデュアルコーディングに要されるビットを節約することができる。
【００４２】
第二に、現在ブロックのイントラ予測を行うのに必要なハーフペルを生成するときに、周辺ブロックの予測モードを用いたり、ハーフペルの予測に必要な情報（例えば、ハーフペル予測モード情報、パッディングモード情報など）を用いることができるので、ハーフペルを生成する過程で発生する複雑度を著しく減少させることができる。
【００４３】
第三に、現在ブロック及び予測ブロック（プレディクタ）の水平又は垂直方向にダウンサンプリングする方式で、より小さい大きさのブロックに対応するレジデュアルを用いることによって、特に、現在ブロックが水平方向及び／又は垂直方向に単調な形状を有する場合、復元率の損失を最小化しながらもレジデュアル情報の大きさを著しく減少させることができるとともに、コーディング過程での複雑度も減少させることができる。
【００４４】
第四に、大きさの異なるブロック（８×８ブロック及び４×４ブロック）が同時に含まれるブロックタイプを定義することによって、現在ブロックをより正確に予測することができるので、レジデュアルコーディングに必要なビット数を減少させることができる。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施例に係るビデオ信号エンコーディング装置の概略的なブロック図である。
【図２】本発明の一実施例に係るビデオ信号デコーディング装置の概略的なブロック図である。
【図３Ａ】ビデオ信号エンコーディング装置のうちイントラ予測部の第１の実施例の構成図である。
【図３Ｂ】ビデオ信号デコーディング装置のうちイントラ予測部の第１の実施例の構成図である。
【図４】ビデオ信号エンコーディング方法及びデコーディング方法のうちイントラ予測過程の第１の実施例のフローチャートである。
【図５】ハーフペルの位置を説明するための図である。
【図６Ａ】現在ブロックが４×４ブロックである場合における予測モード（モード０）の一例である。
【図６Ｂ】現在ブロックが４×４ブロックである場合における予測モード（モード１）の一例である。
【図６Ｃ】現在ブロックが４×４ブロックである場合における予測モード（モード２）の一例である。
【図６Ｄ】現在ブロックが４×４ブロックである場合における予測モード（モード３）の一例である。
【図６Ｅ】現在ブロックが４×４ブロックである場合における予測モード（モード５）の一例である。
【図６Ｆ】現在ブロックが４×４ブロックである場合における予測モード（モード５）の一例である。
【図６Ｇ】現在ブロックが４×４ブロックである場合における予測モード（モード６）の一例である。
【図６Ｈ】現在ブロックが４×４ブロックである場合における予測モード（モード７）の一例である。
【図６Ｉ】現在ブロックが４×４ブロックである場合における予測モード（モード８）の一例である。
【図７】ハーフペル生成段階の第１の実施例のフローチャートである。
【図８Ａ】図７に示した第１の実施例によってハーフペルが生成される過程を順次示した図である。
【図８Ｂ】図７に示した第１の実施例によってハーフペルが生成される過程を順次示した図である。
【図８Ｃ】図７に示した第１の実施例によってハーフペルが生成される過程を順次示した図である。
【図８Ｄ】図７に示した第１の実施例によってハーフペルが生成される過程を順次示した図である。
【図９】ハーフペル生成段階の第２の実施例のフローチャートである。
【図１０】図９に示した第２の実施例を説明するための図である。
【図１１】ハーフペル生成段階の第３の実施例のフローチャートである。
【図１２】図１１に示した第３の実施例を説明するための図である。
【図１３】ハーフペル生成段階の第４の実施例のフローチャートである。
【図１４】図１３に示した第４の実施例を説明するための図である。
【図１５】図１３に示した第４の実施例を説明するための図である。
【図１６Ａ】ビデオ信号エンコーディング装置のうちイントラ予測部の第２の実施例の構成図である。
【図１６Ｂ】ビデオ信号デコーディング装置のうちイントラ予測部の第２の実施例の構成図である。
【図１７】ビデオ信号エンコーディング方法及びデコーディング方法のうちイントラ予測過程の第２の実施例のフローチャートである。
【図１８】ブロックの多様なパターン及びダウンサンプリングの概念を説明するための図である。
【図１９Ａ】エンコーディング装置及びデコーディング装置での段階を説明するための図である。
【図１９Ｂ】エンコーディング装置及びデコーディング装置での段階を説明するための図である。
【図１９Ｃ】エンコーディング装置及びデコーディング装置での段階を説明するための図である。
【図２０Ａ】ビデオ信号エンコーディング装置のうちイントラ予測部の第３の実施例の構成図である。
【図２０Ｂ】ビデオ信号デコーディング装置のうちイントラ予測部の第３の実施例の構成図である。
【図２１】ビデオ信号エンコーディング方法及びデコーディング方法のうちイントラ予測過程の第３の実施例のフローチャートである。
【図２２】多様なブロックタイプを説明するための図である。
【図２３】異なるタイプのサブブロックを含む場合、ブロックタイプをセッティングする過程を説明するための図である。
【図２４Ａ】図２１での予測情報獲得段階（Ｓ６００）のサブステップの各実施例である。
【図２４Ｂ】図２１での予測情報獲得段階（Ｓ６００）のサブステップの各実施例である。
【発明を実施するための形態】
【００４６】
以下、添付の図面を参照して本発明の好適な実施例について詳細に説明する。ここで、本明細書及び特許請求の範囲に使用された用語や単語は、通常の、又は辞典的な意味に限定して解釈してはならず、発明者は、自身の発明を最善の方法で説明するために用語の概念を適切に定義することができるとの原則に立脚し、本発明の技術的思想に符合する意味及び概念に解釈しなければならない。したがって、本明細書に記載された実施例及び図面に示した構成は、本発明の最も好適な一実施例に過ぎないもので、本発明の技術的思想を全て代弁するものではないので、本出願時点において、これらに取って代わることのできる多様な均等物及び変形例が存在しうることを理解しなければならない。
【００４７】
本発明において、コーディングとは、エンコーディング及びデコーディングを全て含む概念に理解しなければならない。
【００４８】
一方、数学式Ｘ／２ｎ（例えば、（Ａ＋Ｂ）／２、（Ａ＋２Ｂ＋Ｃ）／４など）の結果値は、１０進法演算構造で小数点以下が四捨五入されるが、２進法演算構造では、上記数学式は、（Ｘ＋２ｎ−１）＞＞２ｎ−１（例えば、（Ａ＋Ｂ＋１）＞＞１、（Ａ＋２Ｂ＋Ｃ＋２）＞＞２など）のような式に置き替えられる。
【００４９】
図１は、本発明の一実施例に係るビデオ信号エンコーディング装置の概略的なブロック図である。図１を参照すれば、本発明の一実施例に係るビデオ信号エンコーディング装置は、変換部１１０、量子化部１１５、コーディング制御部１２０、逆量子化部１３０、逆変換部１３５、フィルタリング部１４０、フレーム格納部１４５、動き推定部１５０、インター予測部１６０、イントラ予測部１７０及びエントロピーコーディング部１８０を含む。
【００５０】
変換部１１０は、画素値を変換し、変換係数値を獲得するが、このとき、離散コサイン変換（Discrete Cosine Transform；ＤＣＴ）又はウェーブレット変換方式が使用される。量子化部１１５は、変換部１１０から出力された変換係数値を量子化する。コーディング制御部１２０は、特定ブロック又はフレームの画面内符号化を行うか、それとも画面間符号化を行うかを決定するように制御する。逆量子化部１３０及び逆変換部１３５は、変換係数値を逆量子化し、逆量子化された変換係数値を用いて元の画素値を復元する。
【００５１】
フィルタリング部１４０は、ブロック歪曲現象を減少させるためにそれぞれのコーディングされたマクロブロックに適用される。フィルタは、ブロックの縁部を滑らかにし、デコーディングされたピクチャの画質を向上させる。フィルタリング過程の選択は、境界強さ及び境界周囲のイメージサンプルの変化によって左右される。フィルタリングを経た各ピクチャは、出力されたり、参照ピクチャとして用いるためにフレーム格納部１４５に格納される。
【００５２】
動き推定部１５０は、フレーム格納部１４５に格納された参照ピクチャを用いて、参照ピクチャのうち現在ブロックと最も類似した参照ブロックを探索する。動き推定部１５０は、探索された参照ブロックに関する情報（例えば、参照ピクチャインデックス情報、現在ブロックと参照ブロックとの差である動きベクトル情報）をエントロピーコーディング部１８０に伝達し、これをビットストリームに含ませることができる。
【００５３】
インター予測部１６０は、参照ピクチャを用いて現在ピクチャの予測を行い、画面間符号化情報をエントロピーコーディング部１８０に伝達する。ここで、画面間符号化情報は、元の現在ブロックと予測されたブロック（プレディクタ）との差であるレジデュアルを含むことができる。
【００５４】
イントラ予測部１７０は、現在ピクチャ内のデコーディングされたサンプルから画面内予測を行い、画面内符号化情報をエントロピーコーディング部１８０に伝達する。具体的に、イントラ予測部１７０は、現在ピクチャ内で現在ブロックの周辺ブロックのピクセルを用いて現在ブロックを予測し、元の現在ブロックと予測されたブロックとの差であるレジデュアルを生成するが、イントラ予測部１７０に関する第１の実施例、第２の実施例及び第３の実施例については、図面を参照しながら後で具体的に説明することにする。
【００５５】
エントロピーコーディング部１８０は、量子化された変換係数値、画面内符号化情報、画面間符号化情報のエントロピーコーディングを行い、ビデオ信号ビットストリームを生成する。ここで、エントロピーコーディング部１８０では、可変長さコーディング（Variable Length Coding；ＶＬＣ）方式及び算術コーディングが使用される。可変長さコーディング（ＶＬＣ）方式は、入力される各シンボルを連続的なコードワードに変換するが、コードワードの長さは可変的である。例えば、頻繁に発生する各シンボルを短いコードワードとして表現し、頻繁に発生しない各シンボルを長いコードワードとして表現する。可変長さコーディング方式として、コンテキスト基盤の適応型可変長さコーディング（Context-based Adaptive Variable Length Coding；ＣＡＶＬＣ）方式が使用される。算術コーディングは、連続的な各データシンボルを一つの素数に変換するが、算術コーディングは、各シンボルを表現するために必要な最適の素数ビットを得ることができる。算術コーディングとして、コンテキスト基盤の適応型算術符号化（Context-based Adaptive Binary Arithmetic Code；ＣＡＢＡＣ）が用いられる。
【００５６】
図２は、本発明の一実施例に係るビデオ信号デコーディング装置の概略的なブロック図である。図２を参照すれば、本発明の一実施例に係るビデオ信号デコーディング装置は、エントロピーデコーディング部２１０、逆量子化部２２０、逆変換部２２５、フィルタリング部２３０、フレーム格納部２４０、インター予測部２５０及びイントラ予測部２６０を含む。
【００５７】
エントロピーデコーディング部２１０は、ビデオ信号ビットストリームのエントロピーデコーディングを行い、各マクロブロックの変換係数、動きベクトルなどを抽出する。逆量子化部２２０は、エントロピーデコーディングされた変換係数を逆量子化し、逆変換部２２５は、逆量子化された変換係数を用いて元の画素値を復元する。一方、フィルタリング部２３０は、ブロック歪曲現象を減少させるためにそれぞれのコーディングされたマクロブロックに適用される。フィルタは、ブロックの縁部を滑らかにし、デコーディングされたピクチャの画質を向上させる。フィルタリングを経た各ピクチャは、出力されたり、参照ピクチャとして用いるためにフレーム格納部２４０に格納される。
【００５８】
インター予測部２５０は、フレーム格納部２４０に格納された参照ピクチャを用いて現在ピクチャを予測するが、このとき、エントロピーデコーディング部２１０から伝達された画面間予測情報（参照ピクチャインデックス情報、動きベクトル情報など）を用いることができる。
【００５９】
イントラ予測部２６０では、現在ピクチャ内のデコーディングされたサンプルから画面内予測を行うようになる。イントラ予測部２６０に関する第１の実施例〜第３の実施例については、図面を参照しながら後で具体的に説明することにする。イントラ予測部２６０又はインター予測部２５０から出力された予測値、及び逆変換部２２５から出力された画素値が加えられ、復元されたビデオフレームが生成される。
【００６０】
以下、エンコーディング装置のイントラ予測部１７０、及びデコーディング装置のイントラ予測部２６０の第１の実施例〜第３の実施例について説明する。第１の実施例は、図３Ａ〜図１５を参照しながら説明し、第２の実施例は、図１６Ａ〜図１９Ｃを参照しながら説明し、第３の実施例は、図２０Ａ〜図２４Ｂを参照しながら説明する。
【００６１】
１．ハーフペルを用いたイントラ予測
図３Ａは、ビデオ信号エンコーディング装置のうちイントラ予測部の第１の実施例の構成を示す図で、図３Ｂは、ビデオ信号デコーディング装置のうちイントラ予測部の第１の実施例の構成を示す図で、図４は、ビデオ信号エンコーディング方法及びデコーディング方法のうちイントラ予測過程の第１の実施例の順序を示す図で、図５は、ハーフペルの位置を説明するための図である。
【００６２】
まず、図３Ａ及び図４を参照すれば、イントラ予測部１７０のハーフペル生成部１７２Ａは、周辺ブロックの情報（周辺ブロックの整数ペル情報、周辺ブロックの予測モード情報）などを用いてハーフペルを生成する（Ｓ１１０段階）。ハーフペルの位置の一例が図５に示されている。図５を参照すれば、現在ブロックのエンコーディング（又はデコーディング）する各ペルが存在し、それら各ペルの周辺（左側、上側、右上側）領域には、既にエンコーディング（又はデコーディング）された各整数ペルが位置する。そして、現在ブロックのペルと周辺ブロックの整数ペルとの間にハーフペルが位置することが分かる。現在ブロックの左上側ペルの位置が（０，０）であるとき、ハーフペルの位置は、次の式のように表すことができる。
【００６３】
［式１］
ハーフペル（ｘ，ｙ）＝（ｍ／ｃ，ｎ／ｃ）
【００６４】
ここで、ｍ及びｎのうちの少なくとも一つは−１で、ｃは、常数である。
【００６５】
ハーフペルも、整数ペルと同様に、現在ブロックの左側領域、上側領域、右上側領域に存在するようになる。一方、周辺ブロックの各整数ペルが合計１３個であるのに比べて、各ハーフペルは、垂直方向及び水平方向の解像度が高いことから、整数ペルの個数より１０個多い２３個であるが、本発明がこれに限定されることはない。ハーフペル生成部１７２Ａがハーフペルを生成する段階に関する第１の実施例（Ｓ１１０―１段階）〜第４の実施例（Ｓ１１０―４段階）については、図７〜図１５を参照しながら後で説明することにする。
【００６６】
一方、Ｓ１１０段階で、予測モード情報の他に、ハーフペル予測モード情報（Ｓ１１０―３、第３の実施例）、パッディングモード情報（Ｓ１１０―４、第４の実施例）がさらに生成されるが、これについては後で詳細に説明することにする。
【００６７】
予測モード決定部１７４Ｂは、Ｓ１１０段階で生成されたハーフペルなどを用いて現在ブロックの予測モードを決定する（Ｓ１２０段階）。ここで、予測モードとは、左側領域、上側領域、右上側領域のハーフペルを用いて多様な方向で予測可能であるが、このような予測方向を意味する。例えば、現在ブロックのペルの予測として、左側方向のペル（すなわち、現在ブロックの任意のペルと同一のｙ成分を有するハーフペル）を用いることができ、上側方向のペル（すなわち、現在ブロックの任意のペルと同一のｘ成分を有するハーフペル）を用いることができるが、このような方向を意味する。予測モードは、現在ブロックが４×４ブロックである場合、合計９個（モード０〜モード８）が存在するが、この一例が図６Ａ〜図６Ｉに示されている。
【００６８】
まず、図６Ａを参照すれば、現在ブロックのペルａ〜ｐの周辺にハーフペルＡ〜Ｗが存在し、予測モードがモード０である場合、縦方向を意味し、現在ブロックのペル（例えば、ａ、ｅ、ｉ、ｍ）の予測値は、その上側のハーフペル（例えばＡ）になる。ここで、整数ペル（図示せず）でないハーフペルＡ〜Ｗが用いられるという点に特徴がある。図６Ｂ〜図６Ｉは、モード１〜モード８を示した図である。一方、図６Ａ〜図６Ｉに示したモード０〜モード８は、全て使用されたり、そのうち一部のみが使用される。図６Ａ〜図６Ｉに示したモードは、現在ブロックが４×４である場合のみに関するもので、１６×１６である場合も、上記と同様に、モード０〜モード８は、全て存在したり、そのうち一部のみが存在する。
【００６９】
一方、上記Ｓ１２０段階で、ハーフペルのみならず、整数ペルを用いて現在ブロックの予測モードを決定することができる。すなわち、ハーフペルを用いた場合の結果と、整数ペルを用いた場合の結果とを比較し、いずれの場合が有利であるかなどを考慮して最終的に選択することができる。整数ペルを用いることが有利である場合は、ハーフペルを用いずに、整数ペルを用いて予測モードが決定されたという情報をビットストリームに含ませ、その一方、ハーフペルを用いることが有利であると決定された場合、ハーフペルを用いて予測モードが決定されたという情報をビットストリームに含ませることができる。
【００７０】
再び図３Ａ及び図４を参照すれば、予測モード決定部１７４Ｂは、Ｓ１２０段階で決定された予測モード情報によって予測されたブロック（プレディクタ）と現在ブロックとの差であるレジデュアルを生成し、予測モード情報及びレジデュアルをビットストリームに含ませることによって、これらをデコーディング装置に伝送する（Ｓ１３０段階）。
【００７１】
図３Ｂ及び図４を参照すれば、デコーディング装置（のエントロピーデコーディング部）は、予測モード情報及びレジデュアルを受信する（Ｓ２１０段階）。このとき、上述したように、実施例によって、ハーフペル予測モード情報、パッディングモード情報をさらに受信することができる。そして、デコーディング装置のイントラ予測部２６０のハーフペル生成部２６２Ａは、周辺ブロックの整数ペルなどを用いてハーフペルを生成する（Ｓ２２０段階）。デコーディング装置のハーフペル生成部２６２Ａがハーフペルを生成する過程に関する第１の実施例（Ｓ２２０―１）〜第４の実施例（Ｓ２２０―４）については、後で説明することにする。
【００７２】
現在ブロック復元部２６２Ａは、Ｓ２２０段階で生成されたハーフペル、及びＳ２１０段階で受信された予測モード情報を用いて現在ブロックの予測を生成し（Ｓ２３０段階）、この予測及び伝送されたレジデュアルを用いて現在ブロックを復元する（Ｓ２４０段階）。
【００７３】
１―１．ハーフペル生成の多様な方式
以下、Ｓ１１０段階及びＳ２２０段階でハーフペルを生成する過程に関する第１の実施例〜第４の実施例について順次説明する。具体的に、第１の実施例（Ｓ１１０―１、Ｓ２２０―１）は、図７、図８Ａ〜図８Ｄを参照しながら説明し、第２の実施例（Ｓ１１０―２、Ｓ２２０―２）は、図９及び図１０を参照しながら説明し、第３の実施例（Ｓ１１０―３、Ｓ２２０―３）は、図１１〜図１２を参照しながら説明し、第４の実施例（Ｓ１１０―４、Ｓ２２０―４）は、図１３〜図１５を参照しながら説明する。
【００７４】
（１）第１の方式   
図７は、ハーフペル生成段階の第１の実施例（Ｓ１１０―１、Ｓ２２０―１）の順序を示す図で、図８Ａ〜図８Ｄは、図７に示した第１の実施例によってハーフペルが生成される過程を順次示した図である。まず、図７を参照すれば、エンコーディング装置は、周辺ブロックの整数ペル及び垂直フィルタを用いて第１のハーフペルγを生成する（Ｓ１１２―１段階）。図８Ａを参照すれば、現在ブロックのペル及び周辺ブロックの各整数ペルが存在するが、第１のハーフペルγは、現在ペルの上側に水平方向に位置するハーフペルであって、現在ブロックの左上側ペルの位置が（０，０）であるとき、第１のハーフペルの位置γは、次の式２のように表すことができる。
【００７５】
［式２］
第１のハーフペル（ｘ，ｙ）＝（ｍ／２，−１／２）
ここで、ｍは偶数である。
【００７６】
上記第１のハーフペルγを生成するために、垂直方向の各整数ペルα１〜α６及びフィルタを用いることができる。ここで、フィルタは、｛１，−５，２０，２０，−５，１｝の係数を有する６タブフィルタ又は平均値フィルタであるが、本発明がこれに限定されることはない。一方、現在ブロックのペルの直上に位置する第１のハーフペルγｕを生成するときに、第１のハーフペルγｕの下部に位置するペルが現在ブロックのペルであることから用いられない場合、その代わりに、周辺ブロックの各整数ペルのうち最も近いペル（例えば、α４〜α６）を用いることができる。
【００７７】
その次に、水平方向の整数ペル及び水平フィルタを用いて第２のハーフペルδを生成する（Ｓ１１４―１段階）。図８Ｂを参照すれば、周辺ブロックの各整数ペルのうち水平方向の各整数ペルβ１〜β６が表示されている。第２のハーフペルδは、現在ブロックの左側の垂直方向に位置するハーフペルであって、現在ブロックの左上側ペルの位置が（０，０）であるとき、第２のハーフペルδの位置は、次の式３のように表すことができる。
【００７８】
［式３］
第２のハーフペル（ｘ，ｙ）＝（−１／２，−ｎ／２）
ここで、ｎは偶数である。
【００７９】
第２のハーフペルを生成するために、水平方向の各整数ペルβ１〜β６及び水平フィルタを用いることができる。上記と同様に、現在ブロックのペルの直ぐ左側に位置する第２のハーフペルδｕを生成するときに、第２のハーフペルδｕの右側に位置するペルが現在ブロックのペルであることから用いられない場合、その代わりに、周辺ブロックの各整数ペルのうち最も近いペル（例えば、β１〜β６）を用いることもできる。ここで、上記Ｓ１１４―１段階は、Ｓ１１２―１段階の結果を用いないので、Ｓ１１２―１段階以前に又はＳ１１２―１段階と同時に行われる。
【００８０】
Ｓ１１２―１段階で生成された第１のハーフペルγ及び水平フィルタを用いて第３のハーフペルεを生成する（Ｓ１１６―１段階）。図８Ｃを参照すれば、第１のハーフペルγの間に第３のハーフペルεが位置することが分かる。現在ブロックの左上側ペルの位置が（０，０）であるとき、第３のハーフペルεの位置は、次の式４のように表すことができる。
【００８１】
［式４］
第３のハーフペル（ｘ，ｙ）＝（ｍ／２，−１／２）
ここで、ｍは奇数である。
【００８２】
このような第３のハーフペルεを生成するときに、水平方向の第１のハーフペルγ１〜γ６及び水平フィルタが用いられる。
【００８３】
最後に、Ｓ１１４―１段階で生成された第２のハーフペルδ及び垂直フィルタを用いて第４のハーフペルθを生成する（Ｓ１１８―１段階）。図８Ｄを参照すれば、第２のハーフペルδの間に第４のハーフペルθが位置することが分かる。現在ブロックの左上側ペルの位置が（０，０）であるとき、第４のハーフペルθの位置は、次の式５のように表すことができる。
【００８４】
［式５］
第４のハーフペル（ｘ，ｙ）＝（−１／２，−ｎ／２）
ここで、ｎは奇数である。
【００８５】
このような第４のハーフペルθを生成するときに、垂直方向の第２のハーフペルδ１〜δ６及び垂直フィルタが用いられる。上記と同様に、Ｓ１１８―１段階は、Ｓ１１６―１段階以前に又はＳ１１６―１段階と同時に行われる。これによって、現在ブロックの各ペルの左側、上側、右上側領域の各ハーフペルが生成される。これら各ハーフペルは、第１のハーフペル〜第４のハーフペルの集合であることが分かる。第１のハーフペル及び第２のハーフペルの一部は、第３のハーフペル及び第４のハーフペルの生成に用いられ、その残りは最終的なハーフペルになる。
【００８６】
また、第１の実施例によれば、デコーディング過程で行われるハーフペル生成段階（Ｓ２２０―１）は、エンコーディング過程で行われるハーフペル生成段階（Ｓ１１０―１）と同様に、上記Ｓ１１２―１段階〜上記Ｓ１１８―１段階を含む。
【００８７】
（２）第２の方式
図９は、ハーフペル生成段階の第２の実施例の順序を示す図で、図１０は、図９に示した第２の実施例を説明するための図である。まず、図９を参照すれば、エンコーディング装置は、周辺ブロックのイントラ予測モード情報を獲得する（Ｓ１１２―２段階）。図１０を参照すれば、現在ブロックの周辺ブロック（左側ブロック、上側ブロック、右上側ブロック、左上側ブロック）が存在するが、各周辺ブロックには、イントラ予測のための予測モードが存在する。左側ブロックの予測モードＭＬは、水平方向（図６Ａ〜図６Ｉの場合、「モード１」）であって、上側ブロックの予測モードＭＵ、右上側ブロックの予測モードＭＵＲ及び左上側ブロックの予測モードＭＵＬは、いずれも対角線右下側方向（図６Ａ〜図６Ｉの場合、「モード４」）であることが分かる。
【００８８】
このようにＳ１１２―２段階で獲得した周辺ブロックの予測モード情報及び整数ペルを用いてハーフペルを生成する（Ｓ１１４―２）。図１０の場合、ハーフペルＡに近いブロックである上側ブロックの予測モードＭＵが対角線右下側方向であるので、ハーフペルＡを基準にして（０，−１／２）地点のペルｂ及び（−１，−１／２）地点のペルａを用いてハーフペルＡを生成することができる。具体的に、上記二つのペルａ及びｂの平均値がハーフペルＡである。一方、ハーフペルＢの右上側ブロックの予測モードＭＵＲが対角線右下側方向であるので、ハーフペルＢを基準にして（１／２，−１／２）地点のペルｅ、（−１／２，−１／２）地点のペルｄ及び（−３／２，−１／２）地点のペルｃを用いてハーフペルＢを生成することができる。具体的に、対角線方向に該当する地点のペルｂに加重値を与え、数式Ｂ＝（ｃ＋２ｄ＋ｅ）／４でハーフペルＢを生成することができる。その一方、ハーフペルＣに近いブロックである左側ブロックの予測モードＭＬが水平方向であるので、ハーフペルＣは左側方向のペルｆを用いて生成される。具体的に、左側地点のペルｆをそのままハーフペルＣ値として取ることができる。
【００８９】
第２の実施例によれば、デコーディング過程で行われるハーフペル生成段階（Ｓ２２０―２）は、エンコーディング過程で行われるハーフペル生成段階（Ｓ１１０―２）と同一に、上記Ｓ１１２―２段階〜上記Ｓ１１４―２段階を含む。
【００９０】
上記のように周辺ブロックの予測モードを用いてハーフペルを生成する方式は、周辺ブロックの予測に必要な情報を採用するもので、別途のシンタックスエレメントを定義する必要がない。したがって、ビットを増加させない状態でハーフペルを生成することができる。
【００９１】
（３）第３の方式
図１１は、ハーフペル生成段階の第３の実施例の順序を示す図で、図１２は、図１１に示した第３の実施例を説明するための図である。まず、図１１を参照すれば、エンコーディング装置は、整数ペルを用いて現在ブロックの予測モードを決定する（Ｓ１１２―３段階）。図１２の（Ａ）を参照すれば、周辺ブロックの整数ペルを用いて現在ブロックの予測するときに、適切な予測方向を決定し、その方向で予測モードＭＣを決定する。適切な予測方向を決定するときに、レジデュアル（現在ブロックと予測方向に対応する予測ブロックとの差）のコーディングに要されるビット量（ＲＤ  ｃｏｓｔ）を考慮することができる。
【００９２】
Ｓ１１２―３段階は、ハーフペルを用いずに整数ペルを用いるので、図４を参照して説明したＳ１２０段階（ハーフペルを用いて現在ブロックの予測モードを決定する段階）と差がある。また、この予測モードは、現在ブロックを予測するために使用されるより、ハーフペルを生成するために使用されるという点でも差がある。
【００９３】
Ｓ１１２―３段階で決定された予測モードにおいて、現在ブロックの予測モードをハーフペル予測モード（ｈａｌｆ＿ｐｅｌ＿ｐｒｅｄｉｃｔｉｏｎ＿ｍｏｄｅ）と設定する（Ｓ１１４―３段階）。ハーフペル予測モード（ｈａｌｆ＿ｐｅｌ＿ｐｒｅｄｉｃｔｉｏｎ＿ｍｏｄｅ）とは、隣接ブロックの整数ペルを用いてハーフペルを予測するのにおける予測方向を意味する。Ｓ１１４―３段階で現在ブロックの予測モードをハーフペル予測モードと設定する理由は、隣接ブロックの整数ペルを用いて現在ブロックのペルを予測する方向と、隣接ブロックの整数ペルを用いてハーフペルを予測する方向とが互いに類似していることもあるためである。
【００９４】
一方、ハーフペル予測モード（ｈａｌｆ＿ｐｅｌ＿ｐｒｅｄｉｃｔｉｏｎ＿ｍｏｄｅ）は、次のテーブルのように定義される。もちろん、次のテーブルに表された９個のモードのうち一部のみを含むことができる。
【００９５】
【表１】
0005658033.tif 000002
【００９６】
Ｓ１１４―３段階で決定されたハーフペル予測モード（ｈａｌｆ＿ｐｅｌ＿ｐｒｅｄｉｃｔｉｏｎ＿ｍｏｄｅ）は、ビットストリームに含ませることによってデコーディング装置に伝送する。
【００９７】
その次に、Ｓ１１４―３段階で決定されたハーフペル予測モードに対応するハーフペルを生成する（Ｓ１１６―３段階）。各予測モードによってハーフペルを生成する方式は、図６Ａ及び図６Ｉに示した方式と同一である。図１２の（Ｂ）を参照すれば、図１２の（Ａ）で決定されたハーフペル予測モードＭＣが水平上側方向（モード８）であるので、図１２の（Ｂ）では、整数ペルを水平上側方向（モード８）に内挿してハーフペルを生成する。
【００９８】
一方、デコーディング装置は、ビットストリームからハーフペル予測モード情報（ｈａｌｆ＿ｐｅｌ＿ｐｒｅｄｉｃｔｉｏｎ＿ｍｏｄｅ）を獲得する（Ｓ２２２―３段階）。その次に、獲得されたハーフペル予測モード及び隣接ブロックの整数ペルを用いてハーフペルを生成する（Ｓ２２４―３段階）。デコーディング装置は、伝送されたハーフペル予測情報を用いるので、別途にハーフペルを生成する過程の複雑度がエンコーディング装置の場合より低い。
【００９９】
（４）第４の方式
図１３は、ハーフペル生成段階の第４の実施例の順序を示す図で、図１４及び図１５は、図１３に示した第４の実施例を説明するための図である。まず、図１３を参照すれば、エンコーディング装置は、隣接ブロックの整数ペルを用いて現在ブロックの予測モードを決定する（Ｓ１１２―４段階）。この段階は、上述したＳ１１２―３段階と同一である。図１４を参照すれば、隣接ブロックの各整数ペルを用いて現在ブロックの予測モードＭＰが水平上側方向に決定されたことが分かる。その次に、Ｓ１１２―４段階で決定された現在ブロックの予測モードをパッディングモード（ｐａｄｄｉｎｇ＿ｍｏｄｅ）と設定する（Ｓ１１４―４段階）。ここで、パッディングモードとは、周囲の整数ペル値を用いて現在ブロックのペルを埋め込むが、ここでの予測方向を意味する。この現在ブロックの予測は、最終的に現在ブロックを復元するためのものでなく、ハーフペルを生成するのに用いるためのものである。
【０１００】
一方、パッディングモードは、次のテーブルのように定義されるが、テーブル１に表されたハーフペル予測モード（ｈａｌｆ＿ｐｅｌ＿ｐｒｅｄｉｃｔｉｏｎ＿ｍｏｄｅ）と同一であって、次のテーブルに表された９個のモードのうち一部のみを含むことができる。
【０１０１】
【表２】
0005658033.tif 000003
【０１０２】
Ｓ１１４―４段階で設定されたパッディングモードに基づいて、隣接ブロックの整数ペルを用いて現在ブロックのペルをパッディングする（Ｓ１１６―４段階）。図１５を参照すれば、現在ブロックのペルに任意の値がパッディングされ、現在ブロックのペルが利用可能な状態であることが分かる。これは、図１４でパッディングモードＭＰが水平上側方向に決定されたので、隣接する整数ペルを用いて水平上側方向（モード８）に現在ブロックのペルをパッディングしたものである。
【０１０３】
その次に、隣接ブロックの整数ペル及び現在ブロックを用いてハーフペルを生成する（Ｓ１１８―４段階）。図１５を参照すれば、現在ブロックのペルが利用可能な状態であるので、第１のハーフペルγを生成するときに、隣接ブロックの整数ペルα１〜α３のみならず、現在ブロックのペルα４〜α６を用いることができる。これは、上述した第１の実施例で現在ブロックの上側に位置する第１のハーフペルγＵ（図８Ａを参照）を生成するときに、現在ブロックが用いられないことから、任意の最も近い整数ペルを用いる場合と比べられる。図１５で第２のハーフペルδを生成するときにも、上記と同様に、現在ブロックのペルβ４〜β６を用いることができる。
【０１０４】
一方、デコーディング装置は、ビットストリームからパッディングモード（ｐａｄｄｉｎｇ＿ｍｏｄｅ）を獲得する（Ｓ２２２―４段階）。その次に、パッディングモードに基づいて、隣接ブロックの整数ペルを用いて現在ブロックのペルをパッディングし（Ｓ２２４―４段階）、このパッディングされた現在ブロック及び隣接ブロックの整数ペルを用いてハーフペルを生成する（Ｓ２２６―４段階）。
【０１０５】
上述したような多様な方式で隣接ブロックと現在ブロックとの間に位置するハーフペルを生成した後、整数ペルのみならず、ハーフペルを用いて現在ブロックの画面内予測を行うことによって、整数ペルのみを用いてイントラ予測を行う場合よりも正確に現在ブロックを予測することができる。
【０１０６】
２．現在ブロックの予測でのダウンサンプリング
以下、図１６Ａ〜図１９Ｃを参照しながら、イントラ予測部の第２の実施例について説明する。
【０１０７】
図１６Ａは、ビデオ信号エンコーディング装置のうちイントラ予測部の第２の実施例の構成を示す図で、図１６Ｂは、ビデオ信号デコーディング装置のうちイントラ予測部の第２の実施例の構成を示す図で、図１７は、ビデオ信号エンコーディング方法及びデコーディング方法のうちイントラ予測過程の第２の実施例の順序を示す図である。
【０１０８】
まず、図１６Ａ及び図１７を参照すれば、エンコーディング装置のイントラ予測部１７０のダウンサンプリング部１７２Ｂは、まず、隣接ブロック及び現在ブロックを用いて画面内予測を行うことによって、現在ブロックに対応する予測ブロック（プレディクタ）を生成する（Ｓ３１０段階）。ここで、イントラ予測は、イントラ予測部１７０の第１の実施例で説明したように、整数ペルのみならず、ハーフペルを用いて行うことができる。その次に、ダウンサンプリング部１７２Ｂは、多様なダウンサンプリングモードで、現在ブロック及びＳ３１０段階で生成された予測ブロックをダウンサンプリングする（Ｓ３２０段階）。ダウンサンプリングとは、予め設定されたフィルタを用いて、現在ブロックの大きさより水平方向及び／又は垂直方向に大きさの小さいブロックを生成することを意味する。例えば、現在ブロックが１６×１６ブロックである場合、１６×８、８×１６、８×８ブロックなどを生成する。また、ダウンサンプリングモード（ｄｏｗｎｓａｍｐｌｉｎｇ＿ｍｏｄｅ）は、どの方向にどれだけダウンサンプリングしているかに関する情報であって、ダウンサンプリング方向情報及びダウンサンプリング倍数情報を含む。
【０１０９】
図１８は、ブロックの多様なパターン及びダウンサンプリングの概念を説明するための図である。まず、図１８の（Ａ１）、（Ａ２）、（Ａ３）を参照すれば、いずれも１６×１６大きさのブロックであって、図１８の（Ａ１）は、ブロックのペル値が全体的に均一又は単調なパターンを示している。図１８の（Ａ２）は、左側領域内、右側領域内でそれぞれ単調なパターンを示しているが、垂直方向に対称性を有することが分かる。図１８の（Ａ３）の場合、上側領域内、右側領域内でそれぞれ単調なパターンを示しているが、水平方向に対称性を有する。図１８の（Ａ１）のように垂直方向及び水平方向に対称性を有する場合、垂直方向及び水平方向の両方にダウンサンプリングするとしても、現在ブロックの特性が大きく損失されない。したがって、垂直方向及び水平方向の両方に１／２ずつダウンサンプリングし、図１８の（Ｂ１）のような８×８ブロックを生成することができる。図８の（Ａ２）の場合、垂直方向に１／２だけダウンサンプリングし、図１８の（Ｂ２）のような１６×８ブロックを生成することができる。図８の（Ａ３）の場合、水平方向に１／２だけダウンサンプリングし、図１８の（Ｂ３）のような８×１６ブロックを生成するとしても、その損失を無視することができる。
【０１１０】
一方、Ｓ３２０段階で説明したダウンサンプリングモードは、下記のテーブルのように定義されるが、本発明がこれに限定されることはない。
【０１１１】
【表３】
0005658033.tif 000004
【０１１２】
図１９Ａ〜図１９Ｃは、エンコーディング装置及びデコーディング装置での段階を説明するための図である。まず、図１９Ａの（ａ）を参照すれば、１６×１６大きさの現在ブロックＣ１及び予測されたブロックＰ１をそれぞれモード１（垂直方向１／２、水平方向１／２）でダウンサンプリングし、８×８大きさのダウンサンプリングされた現在ブロックＣ２及び予測ブロックＰ２が生成されたことが分かる。そして、この結果を用いてダウンサンプリングされた大きさ（すなわち、８×８）と同一の大きさのレジデュアルＣｒｅｓを生成する。図１９Ｂの（ａ）は、モード２（垂直方向１／２）である場合を示し、図１９Ｃの（ａ）は、モード３（水平方向１／２）である場合を示している。
【０１１３】
再び図１６Ａ及び図１７を参照すれば、予測モード決定部１７４Ｂは、Ｓ３２０段階でモード０（ダウンサンプリングしない）〜モード４にそれぞれ対応して生成されたレジデュアルに対して、コーディングに必要なビット数及び復元率を計算する（Ｓ３３０段階）。その次に、ビット数及び復元率に基づいて、現在ブロックのダウンサンプリングモード情報を決定し、これをビットストリームに含ませ、決定されたダウンサンプリングモードに対応するレジデュアルを伝送する（Ｓ３４０段階）。
【０１１４】
図１６Ｂ及び図１７を参照すれば、デコーディング装置のイントラ予測部２６０のダウンサンプリング部２６２Ｂは、まず、ダウンサンプリングモード情報（ｄｏｗｎｓａｍｐｌｉｎｇ＿ｍｏｄｅ）を獲得する（Ｓ４１０段階）。そして、予測モードによって現在ブロックを予測する。このとき、第１の実施例の場合と同様に、整数ペルのみならず、ハーフペルを用いて予測を行うことができる。そして、ダウンサンプリングモードにしたがって予測ブロックをダウンサンプリングする（Ｓ４２０段階）。例えば、ダウンサンプリングモードがモード１である場合（ｄｏｗｎｓａｍｐｌｉｎｇ＿ｍｏｄｅ＝１）、図１９Ａの（Ｂ）に示すように、予測ブロックＰ１が１６×１６であれば、８×８サイズのダウンサンプリングされた予測ブロックＰ２を生成する。ダウンサンプリングモードがモード２である場合は、図１９Ｂの（Ｂ）に示すように、１６×８に予測ブロックをダウンサンプリングする。ダウンサンプリングモードがモード３である場合は、図１９Ｃの（Ｂ）に示すように、８×１６サイズの予測ブロックを生成する。
【０１１５】
その次に、現在ブロック復元部２６４Ｂは、Ｓ４２０段階でダウンサンプリングされた予測ブロック及び受信されたレジデュアルを用いて現在ブロックを復元する（Ｓ４３０段階）。ここで、予測ブロックの各ピクセル値にレジデュアル値を加えることによって、現在ブロックを生成することができる。図１９Ａ〜図１９Ｃの（Ｂ）を参照すれば、復元された現在ブロックＣ２の大きさは、伝送されたレジデュアル及びダウンサンプリングされた予測ブロックの大きさと同一である。その次に、現在ブロック復元部２６４Ｂは、復元された現在ブロックをアップサンプリングする（Ｓ４４０段階）。このとき、アップサンプリングは、ダウンサンプリングと逆に行われる。すなわち、ダウンサンプリングがｘ方向に１／ｎ倍行われた場合、アップサンプリングは、ｘ方向にｎ倍だけ行われる。例えば、ダウンサンプリングモードが水平方向に１／２である場合、Ｓ４３０段階のアップサンプリングは、水平方向に２倍だけ行われる。図１９Ａ〜図１９Ｃの（ｂ）を参照すれば、予測ブロックの大きさ（１６×１６）と同一の大きさ、すなわち、元の大きさにアップサンプリングされた現在ブロックＣｒｅｓが生成されることが分かる。
【０１１６】
このように元の大きさのブロックに対するレジデュアルを伝送するのでなく、場合によっては、ダウンサンプリングされたブロックに対するレジデュアルを伝送することによって、特に、全体的に均一であるか、特定方向に単調なパターンを示すブロックの場合、損失を最小化しながらレジデュアルコーディングに要求されるビットを著しく減少させることができ、レジデュアルエンコーディング又はデコーディング過程での複雑度を減少させることができる。
【０１１７】
３．異種タイプのサブブロックを含むブロックタイプ
以下、図２０Ａ〜図２４を参照しながら、イントラ予測部の第３の実施例について説明する。
【０１１８】
図２０Ａは、ビデオ信号エンコーディング装置のうちイントラ予測部の第３の実施例の構成を示す図で、図２０Ｂは、ビデオ信号デコーディング装置のうちイントラ予測部の第３の実施例の構成を示す図で、図２１は、ビデオ信号エンコーディング方法及びデコーディング方法のうちイントラ予測過程の第３の実施例の順序を示す図である。
【０１１９】
まず、図２０Ａ及び図２１を参照すれば、エンコーディング装置のイントラ予測部１７０の予測情報決定部１７２Ｃは、隣接ブロック及び現在ブロックを用いて現在ブロックに画面内予測を行うための予測情報を決定する。予測情報は、ブロックタイプ情報及び予測モード情報を含むことができる。ここで、ブロックタイプとは、特定の大きさ（例えば、１６×１６）のブロックがサブブロックに分割されるのか、サブブロックに分割される場合、どの大きさのサブブロック（例えば、８×８、４×４）に分割されるのかなどに関する情報である。さらに、ブロックタイプは、現在ブロックがイントラ予測であるか、それともインター予測であるかを示す情報である。
【０１２０】
図２２は、多様なブロックタイプを説明するための図である。まず、図２２の（ａ）を参照すれば、１６×１６ブロックは、１個の１６×１６ブロックで構成されたり、図２２の（ｂ）を参照すれば、４個の８×８ブロックで構成されたり、図２２の（ｃ）を参照すれば、１６個の４×４ブロックで構成される。このように、図２２の（ａ）〜（ｃ）に示すように、同一の大きさのサブブロック（例えば、８×８、４×４）のみに分割する場合、コーディング効率性が低下することもある。いずれかのブロックが小さい大きさのサブブロック（例えば、４×４ブロック）のみに分割される場合、局所的に（例えば、ブロック内の左上側領域又は右下側領域）画面ピクセル値の変化が少ないのに比べて、非常に細分化されることによって、コーディング効率が低下する。これは、サブブロックごとに予測モード及び変換係数がコーディングされるためである。その一方、いずれかのブロックが相対的に大きい大きさのサブブロック（例えば、８×８ブロック）のみに分割される場合、局所的にピクセル値の変化が大きいのに比べて、非常に大きいブロックに分割されることによって、コーディング効率が低下する。これは、大きいブロックで予測される場合、予測値が適切でないことからレジデュアル値が大きくなるためである。したがって、図２２の（ｄ）に示すように、異なる大きさのサブブロックを含むブロックを定義することができる。例えば、一つの１６×１６ブロック内で８×８ブロックと４×４ブロックを全て含むブロックタイプを定義することができる。
【０１２１】
再び図２０Ａ及び図２１を参照すれば、予測情報決定部１７２Ｃは、上述した多様なブロックタイプによって、各ケースに該当するコーディング効率（ＲＤ  ｃｏｓｔ）を計算する（Ｓ５１０段階）。その次に、予測情報決定部１７２Ｃは、Ｓ５１０段階で計算されたコーディング効率に基づいてコーディング効率に有利なブロックタイプ情報及び予測モード情報を決定し、これをビットストリームに含ませることによって伝送する（Ｓ５２０段階）。また、レジデュアル生成部１７４Ｃは、Ｓ５２０段階で決定されたブロックタイプ及び予測モードによって現在ブロックを予測し、これによるレジデュアル（現在ブロックと予測ブロックとの差）を生成する（Ｓ５３０段階）。
【０１２２】
一方、図２０Ｂ及び図２１を参照すれば、デコーディング装置のイントラ予測部１７０の予測情報獲得部２６２Ｃは、ビットストリームから現在ブロックの予測情報（ブロックタイプ情報及び予測情報）を獲得する（Ｓ６００段階）。例えば、現在ブロックが一つの１６×１６ブロックで構成された場合、一つの１６×１６ブロックに対応する一つの予測モード情報を獲得することができ、現在４個の８×８ブロックで構成された場合、４個の予測モード情報を獲得することができる。一方、現在ブロックが異種大きさのブロックで構成された場合については、後で図２３、図２４Ａ及び図２４Ｂを参照して具体的に説明することにする。その次に、現在ブロック復元部２６４Ｃは、獲得された予測情報に基づいて現在ブロックを復元する（Ｓ７００段階）。
【０１２３】
図２３は、異なるタイプのサブブロックを含む場合、ブロックタイプをセッティングする過程を説明するための図で、図２４Ａ及び図２４Ｂは、図２１での予測情報獲得段階（Ｓ６００）のサブステップを示す図である。まず、図２３を参照すれば、異種タイプのサブブロックを含む場合、二つの方式でブロックタイプをセッティングすることができる。第一に、図２３の（Ａ）に示すように、第１のサブブロック（例えば、４×４ブロック）を含む場合を基盤にして、一部の第１のサブブロック（例えば、４×４ブロック）を併合して第２のサブブロック（例えば、８×８ブロック）に表現することができる。ここで、第１のサブブロックの大きさがＵ×Ｖである場合、第２のサブブロックの大きさは、Ｕ×（Ｖ・ｎ）、（Ｕ・ｎ）×（Ｖ）、又は（Ｕ・ｎ）×（Ｖ・ｎ）（ｎは整数）である。このように第１のサブブロックを基盤にして第２のサブブロックを表現する方法は、図２４Ａを参照して説明する。
【０１２４】
その一方、図２３の（Ｂ）に示すように、第２のサブブロック（例えば、８×８ブロック）を基盤にして、一部の第２のサブブロックを分離して第１のサブブロック（例えば、４×４ブロック）に表現することができる。これについては、図２４Ｂを参照して説明する。
【０１２５】
一方、図２３の（Ａ）に示すように、ビットストリームは、下記のシンタックスのように構成される。以下、下記のシンタックス及び図２４Ａを参照しながら、４×４ブロックモードで８×８ブロックを許容する場合について説明する。
【０１２６】
【表４】
0005658033.tif 000005
【０１２７】
図２４Ａ及び上記シンタックス１を参照すれば、まず、現在ブロックのブロックタイプが「ｉｎｔｒａ＿４×４」であるかどうかを判断する（Ｓ６１０Ａ段階）（シンタックス１でＣ１）。ブロックタイプが「ｉｎｔｒａ＿４×４」である場合（Ｓ６１０Ａ段階での「はい」）、１６個の４×４ブロックのインデックスが０から１５までセッティングされる。このとき、インデックスｉが予め定められた常数であるかどうかを判断する。第２のサブブロックの大きさが（Ｕ・ｎ）×（Ｖ・ｎ）である場合、インデックスｉは、次の式を満足するかどうかを判断する。
【０１２８】
［式６］
ｉｍｏｄｎ２＝ｃ
【０１２９】
ここで、ｉは、サブブロックインデックスで、ｎは、第１のサブブロックと第２のサブブロックとの大きさ差で、ｃは予め定められた常数である。
【０１３０】
例えば、ブロックのインデックスが０、４、８、１２であるかどうかを判断する（Ｓ６２０Ａ段階）（シンタックス１でＣ２）。これは、図２３の（Ａ）で１６個の４×４ブロックのうち４個単位で束ねたとき、最初のブロックであるかどうかを確認することである。４×４ブロックのインデックスが０、４、８、１２である場合（Ｓ６２０Ａ段階の「はい」）、併合フラッグ情報（ｉｎｔｒａ＿４×４＿ｍｅｒｇｅ＿ｆｌａｇ）を抽出する（Ｓ６３０Ａ段階）（シンタックス１でＣ３）。併合フラッグは、全ての４×４ブロックごとに抽出される必要がなく、４個単位で１個の４×４ブロックに対して抽出される。したがって、４×４ブロックのインデックスが１、５、９、１３である場合のみに抽出されたり、４×４ブロックのインデックスが２、６、１０、１４である場合のみに抽出されることが可能であることは当然である。
【０１３１】
一方、併合フラッグ情報は、次のように定義される。
【０１３２】
【表５】
0005658033.tif 000006
【０１３３】
併合フラッグ情報が１である場合（Ｓ６４０Ａ段階の「ｙｅｓ」）（シンタックスでＣ４）、８×８ブロックに対応する一つの予測モード情報を獲得する（Ｓ６５０Ａ段階）（シンタックスでＣ５）。その一方、併合フラッグ情報が０である場合（Ｓ６４０Ａの「ｎｏ」）（シンタックスでＣ６）、各４×４ブロックに対応する４個の予測モード情報を獲得する（Ｓ６６０Ａ段階）（シンタックスでＣ７）。ここで、予測モード情報は、伝送された情報から抽出されたり、隣接ブロックのモード情報から誘導される。
【０１３４】
一方、図２３の（Ｂ）に示すように、ビットストリームは、下記のシンタックス２のように構成される。以下、下記のシンタックス及び図２４Ｂを参照しながら、８×８ブロックモードで４×４ブロックを許容する場合について説明する。
【０１３５】
【表６】
0005658033.tif 000007
【０１３６】
図２４Ｂ及びシンタックス２を参照すれば、現在ブロックのブロックタイプが「ｉｎｔｒａ＿８×８」であるかどうかを判断する（Ｓ６１０Ｂ段階）（シンタックス１でＣ１）。ブロックタイプが「ｉｎｔｒａ＿８×８」である場合（Ｓ６１０Ｂ段階での「はい」）、４個の８×８ブロックのインデックスが０から３までセッティングされる。このとき、ブロックのインデックスが０、１、２、３であるかどうかを判断する（Ｓ６２０Ｂ段階）（シンタックス１でＣ２）。８×８ブロックのインデックスが０、１、２、３である場合（Ｓ６２０Ｂ段階の「はい」）（すなわち、全ての８×８ブロックに対して）、分離フラッグ情報（ｉｎｔｒａ＿８×８＿ｓｅｐ＿ｆｌａｇ）を抽出する（Ｓ６３０Ｂ段階）（シンタックス１でＣ３）。
【０１３７】
一方、分離フラッグ情報は、次のように定義される。
【０１３８】
【表７】
0005658033.tif 000008
【０１３９】
分離フラッグ情報が１である場合（Ｓ６４０Ｂ段階の「ｙｅｓ」）（シンタックスでＣ４）、各４×４ブロックに対応する４個の予測モード情報を獲得する（Ｓ６５０Ｂ段階）（シンタックスでＣ５）。その一方、分離フラッグ情報が０である場合（Ｓ６４０Ｂの「ｎｏ」）（シンタックスでＣ６）、８×８ブロックに対応する一つの予測モード情報を獲得する（Ｓ６６０Ｂ段階）（シンタックスでＣ７）。
【０１４０】
以上のように、本発明について、限定された実施例及び図面に基づいて説明したが、これによって限定されることはなく、本発明の属する技術分野で通常の知識を有する者によって本発明の技術思想及び特許請求の範囲の均等な範囲内で多様な修正及び変形が可能であることは当然である。
【産業上の利用可能性】
【０１４１】
本発明は、ビデオ信号のエンコーディング及びデコーディングに適用される。
【図１】
0005658033.tif 000009
【図２】
0005658033.tif 000010
【図３Ａ】
0005658033.tif 000011
【図３Ｂ】
0005658033.tif 000012
【図４】
0005658033.tif 000013
【図５】
0005658033.tif 000014
【図６Ａ】
0005658033.tif 000015
【図６Ｂ】
0005658033.tif 000016
【図６Ｃ】
0005658033.tif 000017
【図６Ｄ】
0005658033.tif 000018
【図６Ｅ】
0005658033.tif 000019
【図６Ｆ】
0005658033.tif 000020
【図６Ｇ】
0005658033.tif 000021
【図６Ｈ】
0005658033.tif 000022
【図６Ｉ】
0005658033.tif 000023
【図７】
0005658033.tif 000024
【図８Ａ】
0005658033.tif 000025
【図８Ｂ】
0005658033.tif 000026
【図８Ｃ】
0005658033.tif 000027
【図８Ｄ】
0005658033.tif 000028
【図９】
0005658033.tif 000029
【図１０】
0005658033.tif 000030
【図１１】
0005658033.tif 000031
【図１２】
0005658033.tif 000032
【図１３】
0005658033.tif 000033
【図１４】
0005658033.tif 000034
【図１５】
0005658033.tif 000035
【図１６Ａ】
0005658033.tif 000036
【図１６Ｂ】
0005658033.tif 000037
【図１７】
0005658033.tif 000038
【図１８】
0005658033.tif 000039
【図１９Ａ】
0005658033.tif 000040
【図１９Ｂ】
0005658033.tif 000041
【図１９Ｃ】
0005658033.tif 000042
【図２０Ａ】
0005658033.tif 000043
【図２０Ｂ】
0005658033.tif 000044
【図２１】
0005658033.tif 000045
【図２２（ａ）】
0005658033.tif 000046
【図２２（ｂ）】
0005658033.tif 000047
【図２２（ｃ）】
0005658033.tif 000048
【図２２（ｄ）】
0005658033.tif 000049
【図２３（Ａ）】
0005658033.tif 000050
【図２３（Ｂ）】
0005658033.tif 000051
【図２４Ａ】
0005658033.tif 000052
【図２４Ｂ】
0005658033.tif 000053