(57)【特許請求の範囲】
【請求項１】
高周波の入力信号を増幅する電力増幅器と、
前記電力増幅器と前記電力増幅器に電源電圧を供給する電源部との間に設けられ、前記電源部からの電源電圧を制御する制御回路とを含み、
前記制御回路が、前記電力増幅器への前記入力信号から得られる信号を前記電力増幅器に応じて定まる歪特性に基づいて前記電力増幅器において最も良いエネルギ効率が得られる供給電源電圧が生成されるように補正することにより制御信号を生成し、生成した前記制御信号により前記電源電圧を制御することにより前記供給電源電圧を生成し、生成した前記供給電源電圧を前記電力増幅器に供給する
ことを特徴とする高周波電力増幅装置。
【請求項２】
前記制御回路が、前記入力信号の包絡線を検出することにより前記入力信号から得られた信号である包絡線信号を、前記入力信号から得られる信号として用いて、前記包絡線信号を補正することにより前記制御信号を生成する
ことを特徴とする請求項１に記載の高周波電力増幅装置。
【請求項３】
前記電力増幅器が、前記制御回路が前記電力増幅器に応じて定まる歪特性に基づいて前記入力信号から得られる信号を補正することに対応して、前記電力増幅器において発生する歪を補償するプレディストータ回路を含む
ことを特徴とする請求項１に記載の高周波電力増幅装置。
【請求項４】
前記制御回路が、前記電力増幅器に応じて定まる歪特性に基づいて前記入力信号から得られる信号を補正することにより生成した信号をΔΣ変調し、前記ΔΣ変調された信号と前記供給電源電圧とを比較して、前記比較の結果に基づいて前記電力増幅器に供給する前記供給電源電圧を制御する
ことを特徴とする請求項１に記載の高周波電力増幅装置。
【請求項５】
前記制御回路が、カルテシアンフィードバックループにより前記電力増幅器への前記入力信号から得られる信号を補正する
ことを特徴とする請求項１に記載の高周波電力増幅装置。
【請求項６】
前記制御回路が、前記電力増幅器の出力から入力を算出する逆モデルに基づいて、前記電力増幅器に応じて定まる歪特性を算出する
ことを特徴とする請求項１に記載の高周波電力増幅装置。
【請求項７】
高周波の入力信号を増幅する電力増幅器と、前記電力増幅器に電源電圧を供給する電源部と、前記電力増幅器と前記電力増幅器に電源電圧を供給する電源部との間に設けられ、前記電源部からの電源電圧を制御する制御回路とを含む高周波電力増幅装置における高周波電力増幅方法であって、
前記制御回路が、
前記電力増幅器に応じて定まる歪特性に基づいて前記電力増幅器への前記入力信号から得られる信号を前記電力増幅器において最も良いエネルギ効率が得られる供給電源電圧が生成されるように補正することにより制御信号を生成し、
生成した前記制御信号により前記電源電圧を制御することにより前記供給電源電圧を生成し、
生成した前記供給電源電圧を前記電力増幅器に供給する
ことを特徴とする高周波電力増幅方法。
【請求項８】
高周波の送信信号を生成する信号生成部と、
前記送信信号の包絡線を検出することにより包絡線信号を生成する包絡線信号生成部と、
前記送信信号を増幅する高周波電力増幅装置とを含み、
前記高周波電力増幅装置が、更に、
前記送信信号を増幅する電力増幅器と、
前記電力増幅器と前記電力増幅器に電源電圧を供給する電源部との間に設けられ、前記電源部からの電源電圧を制御する制御回路とを含み、
前記制御回路が、前記包絡線信号を前記電力増幅器に応じて定まる歪特性に基づいて前記電力増幅器において最も良いエネルギ効率が得られる供給電源電圧が生成されるように補正することにより制御信号を生成し、生成した前記制御信号により前記電源電圧を制御することにより前記供給電源電圧を生成し、生成した前記供給電源電圧を前記電力増幅器に供給する
ことを特徴とする送信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電力増幅装置、高周波電力増幅方法、送信装置に関する。
【背景技術】
【０００２】
無線インターフェイスを備えた情報処理装置においては、送信機の消費電力を削減することが求められる。この時、送信電力や送信品質を低下させることなく、送信機の消費電力を削減することが求められる。このため、送信機のエネルギ効率を向上させることが重要である。
【０００３】
送信機に含まれる高周波電力増幅装置のエネルギ効率は、高周波電力増幅装置に含まれるＭＯＳＦＥＴの動作状態に依存する。換言すれば、信号電力に対して電源電圧が高すぎず、高周波電力増幅装置に含まれるＭＯＳＦＥＴは飽和状態となる時、エネルギ効率を高くする事ができる。従って、エネルギ効率は、出力電圧振幅と電源電圧との相対的な大小関係に依存する。
【０００４】
そこで、例えば、図１０に示すように、高周波電力増幅装置の出力電圧振幅が小さい場合には、電源電圧を下げることが知られている。
【０００５】
図１０において、高周波電力増幅装置に含まれ、高周波信号を増幅する電力増幅器ＰＡと電源電圧Ｖｄｄを供給する電源端子との間には、電源制御回路が設けられる。電源制御回路は、ＭＯＳＦＥＴ・Ｑ１０１、インダクタンスＬ１０１、キャパシタンスＣ１０１、電圧比較器ＣＯＭを含む。電力増幅器ＰＡには、入力ｉｎとして、高周波信号（ＲＦ  ｓｉｇｎａｌ）が入力される。電源電圧Ｖｄｄは、ＭＯＳＦＥＴ・Ｑ１０１とインダクタンスＬ１０１とを介して、電力増幅器ＰＡの電源端子に電圧Ｖｄｄ０として供給される。電力増幅器ＰＡへの入力ｉｎとは別に、入力ｉｎの包絡線信号Ｖｅｎｖが包絡線検出器により生成される。包絡線信号Ｖｅｎｖは、抵抗Ｒ１０１を介して、インダクタンスＬ１０１と電力増幅器ＰＡの電源端子との接続点に供給される。インダクタンスＬ１０１と電力増幅器ＰＡの電源端子との接続点は、キャパシタンスＣ１０１を介して、接地電位に接続される。抵抗Ｒ１０１の両端には電圧比較器ＣＯＭの２個の入力端子が接続される。電圧比較器ＣＯＭの出力は、ＭＯＳＦＥＴ・Ｑ１０１のゲート電極に供給される。
【０００６】
包絡線信号Ｖｅｎｖと電力増幅器ＰＡに供給されている電圧Ｖｄｄ０との間に生じた差分は、電圧比較器ＣＯＭにより検出される。これにより、検出された差分に応じた制御信号が、ＭＯＳＦＥＴ・Ｑ１０１に供給される。この結果、包絡線信号Ｖｅｎｖの変動に応じて、電力増幅器ＰＡに供給されている電圧Ｖｄｄ０を制御することができる。換言すれば、電力増幅器の出力電圧振幅が小さい場合に、電力増幅器ＰＡに供給される電源電圧Ｖｄｄ０を下げることができる。
【０００７】
なお、例えば、増幅器と、前記増幅器に供給する電圧信号を送信信号に応じて制御する電圧制御部と、前記送信信号に前記増幅器の入力対出力特性の逆特性を予め与えて歪補償処理を行う歪補償部とを備え、前記歪補償部の出力信号を前記増幅器に入力して増幅する電力増幅装置であって、前記送信信号の振幅を検出する振幅検出部と、前記送信信号の振幅の検出値が所定値未満のときの、前記送信信号に対する前記歪補償部の出力信号の振幅を低減するように、前記歪補償部の出力信号と前記電圧信号のタイミングを調整するタイミング調整部と、を備えることが提案されている。
【０００８】
また、例えば、送信すべきＲＦ入力信号を発生する発振器をＲＦ増幅器が含み、前記ＲＦ入力信号を電力増幅回路が受信し、該ＲＦ入力信号を増幅してＲＦ出力信号を発生し、前記発振器および前記電力増幅回路には増幅器制御回路が作動的に関連しており、この増幅制御回路はＲＦ出力信号の所望する振幅を示す制御信号を発生するための手段を含み、メモリ手段は前記制御信号に対しＲＦ出力信号の実際の振幅を相関化する補正情報を記憶し、所望する振幅に対する補正情報に応答して変更された制御信号を使って制御手段が電力増幅回路の電源電圧を変えるようにすることが提案されている。
【０００９】
また、振幅変調回路が、可能性として変調された電圧（ＶＰＡ）と組み合わせられた変調された供給電流（ＩＰＡ）を無線周波数電力増幅器に提供するとともに、該増幅器のＡＭ変調インピーダンスとして説明される、変調された供給電流（ＩＰＡ）とその電圧（ＶＰＡ）の比の変化に応答する検出回路を含み、インピーダンス（抵抗）の変化が電力増幅器によって駆動されるアンテナアセンブリの結合特性を変化させることに起因して発生され、利得制御回路が検出回路に付随して該回路に応答することにより、ＡＭ変調インピーダンスの変化に応答して変調利得制御の調整を可能にすることが提案されている。
【００１０】
また、変調波を入力信号とする電力増幅器と、この電力増幅器に直流バイアス電圧を供給するバイアス手段と、このバイアス手段の出力電圧を前記変調波の包絡線信号レベルより制御する電圧制御手段とを備えた線形送信装置において、前記電力増幅器の入力信号を前記包絡線信号レベルと前記電力増幅器の出力信号の包絡線信号レベルとの差により制御する入力制御手段を備え、前記電圧制御手段は、変調波から求めた包絡線の振幅および位相を等化して前記バイアス手段に供給する周波数等化回路を含むことが提案されている。
【００１１】
また、送出すべきベースバンドデータが、歪補償部、Ｄ／Ａ変換部、直交変調器、周波数変換器を経て送信信号に変換され、電力増幅器にて電力増幅されてアンテナ部より出力され、電力増幅器の出力の一部は、方向性結合器、周波数変換器、直交復調器、Ａ／Ｄ変換部を経て帰還系ベースバンドデータにディジタル変換され、帰還系ベースバンドデータと送出すべきベースバンドデータとは、比較部で比較され、歪量演算部で、送信信号の歪量が算出され、この歪量に基づき、バイアス制御部において、電力増幅器のバイアス電圧を制御することが提案されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２０１０−２２６１９８号公報
【特許文献２】特表２００２−５３０９１７号公報
【特許文献３】特表２００５−５１８７４５号公報
【特許文献４】特許第２６８９０１１号公報
【特許文献５】特開２００２−１７６３２１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
図１０に示すように、電源制御回路を包絡線信号Ｖｅｎｖにより駆動する場合、電力増幅器ＰＡの電源端子に供給される電圧Ｖｄｄ０には、入力ｉｎと比較して、位相遅れが生じる。電圧Ｖｄｄ０の位相遅れの量は、入力ｉｎの振幅の時間的な変化の履歴に依存する。換言すれば、電圧Ｖｄｄ０は、入力ｉｎにより振幅変調された信号であると考えることができる。
【００１４】
このため、電圧Ｖｄｄ０が電力増幅器ＰＡの電源端子に供給される場合、電圧Ｖｄｄ０は、入力ｉｎに正確に追従することができない。従って、電圧Ｖｄｄ０の瞬間的な値、換言すれば、瞬時電源電圧を、電力増幅器ＰＡのエネルギ効率が最良となる値に制御することができない。
【００１５】
また、電力増幅器ＰＡの利得は、一般に電源電圧に依存する。しかし、前述したように、電圧Ｖｄｄ０が位相遅れを含むために、歪を生じてしまう。
【００１６】
本発明は、エネルギ効率の優れた歪の少ない高周波電力増幅装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
開示される高周波電力増幅装置は、高周波の入力信号を増幅する電力増幅器と、電力増幅器と電力増幅器に電源電圧を供給する電源部との間に設けられ、電源部からの電源電圧を制御する制御回路とを含む。制御回路は、電力増幅器への入力信号から得られる信号を電力増幅器に応じて定まる歪特性に基づいて電力増幅器において最も良いエネルギ効率が得られる供給電源電圧が生成されるように補正することにより制御信号を生成し、生成した制御信号により電源電圧を制御することにより供給電源電圧を生成し、生成した供給電源電圧を電力増幅器に供給する。
【発明の効果】
【００１８】
開示される高周波電力増幅装置によれば、エネルギ効率が良く、歪が少ない高周波電力の増幅を実現することができる。
【図面の簡単な説明】
【００１９】
【図１】高周波電力増幅装置を備える送信装置の一例を示す図である。
【図２】高周波電力増幅装置の一例を示す図である。
【図３】高周波電力増幅装置の説明図である。
【図４】高周波電力増幅装置の説明図である。
【図５】高周波電力増幅装置の説明図である。
【図６】高周波電力増幅装置の説明図である。
【図７】カルテシアンフィードバックループへの適用の説明図である。
【図８】高周波電力増幅装置の他の一例を示す図である。
【図９】高周波電力増幅装置の更に他の一例を示す図である。
【図１０】高周波電力増幅装置の説明図である。
【発明を実施するための形態】
【００２０】
図１は、高周波電力増幅装置を備える送信装置の一例を示す図である。
【００２１】
送信装置は、信号生成部１と、包絡線信号生成部（ｅｎｖ）２と、高周波電力増幅装置３とを含む。信号生成部１は、例えばデジタルプロセッシング部（ＤＰＵ）であり、高周波（ＲＦ  ｓｉｇｎａｌ）の送信信号ｉｎを生成する。送信信号ｉｎは、変調された送信信号である。送信信号ｉｎは、包絡線信号生成部（ｅｎｖ）２及び高周波電力増幅装置３に入力される。
【００２２】
包絡線信号生成部２は、送信信号ｉｎの包絡線を検出することにより包絡線信号を生成する。包絡線信号は、高周波電力増幅装置３に入力される。
【００２３】
高周波電力増幅装置３は、送信信号を増幅する。高周波電力増幅装置３は、電力増幅器ＰＡと、制御回路３１とを含む。電力増幅器ＰＡは、高周波の入力信号、換言すれば、入力された送信信号ｉｎを増幅して、信号ｏｕｔとして出力する。信号ｏｕｔは、所定の信号処理を施された後に、送信部から送信される。電力増幅器ＰＡの電源端子には、動作電源として、供給電源電圧Ｖｄｄ１が、制御回路３１から供給される。
【００２４】
制御回路３１は、電力増幅器ＰＡと、電力増幅器ＰＡに電源電圧Ｖｄｄを供給する電源部との間に設けられ、電源部からの電源電圧Ｖｄｄを制御する。電源部は、例えば送信装置に電源電圧Ｖｄｄの電力を供給する電源装置であり、例えば制御回路３１に電源電圧Ｖｄｄを供給する。これにより、電源部は、電力増幅器ＰＡに電源電圧を供給する。制御回路３１は、包絡線信号生成部２から入力された包絡線信号に基づいて、供給された電源電圧Ｖｄｄから供給電源電圧Ｖｄｄ１を生成して、電力増幅器ＰＡに供給する。
【００２５】
図２は、主として、高周波電力増幅装置の一例を示す図である。
【００２６】
信号生成部１の最終段の回路である乗算器１０１には、直交ベースバンド信号ｔｘｉが入力される。また、乗算器１０１には、変調信号として直交ローカル信号ｌｏｉが入力される。これにより、直交ベースバンド信号ｔｘｉは直交ローカル信号ｌｏｉで直交変調される。同様にして、信号生成部１の最終段の回路である乗算器１０２により、直交ベースバンド信号ｔｘｑが直交ローカル信号ｌｏｑで直交変調される。
【００２７】
直交ベースバンド信号ｔｘｉは、例えば、直交周波数分割多重方式（orthogonal frequency-division multiplexing、以下、ＯＦＤＭと言う）において互いに直交するサブキャリアの一方の信号である。直交ベースバンド信号ｔｘｑは、例えば、ＯＦＤＭにおいて互いに直交するサブキャリアの他方の信号である。ＯＦＤＭは、広帯域デジタル通信において広く使用され、例えば、デジタルテレビ放送、ブロードバンドインターネットにおいて使用される。従って、送信装置は、デジタルテレビ放送、ブロードバンドインターネット等において使用される送信装置である。
【００２８】
乗算器１０１で直交変調された送信信号及び乗算器１０２で直交変調された送信信号は、共に、包絡線信号生成部２に入力され、また、乗算器４に入力される。乗算器１０１で直交変調された送信信号及び乗算器１０２で直交変調された送信信号が、入力信号ｉｎである。
【００２９】
乗算器４、ＤＡＣ（デジタルアナログ変換器）５、乗算器６、電力増幅器ＰＡ、及び、非線形要素回路（ｎｌａ）８が、電力増幅回路を構成する。乗算器４、ＤＡＣ（デジタルアナログ変換器）５、乗算器６、電力増幅器ＰＡ、及び、非線形要素回路（ｎｌａ）８以外の回路が、制御回路３１を構成する。
【００３０】
電力増幅回路において、乗算器４には、乗算器１０１で直交変調された送信信号及び乗算器１０２で直交変調された送信信号、換言すれば、入力信号ｉｎが入力される。また、乗算器４には、非線形要素回路（ｎｌａ）８から出力された歪信号が入力される。これにより、入力信号ｉｎは、非線形要素回路（ｎｌａ）８から出力された歪信号により歪まされる。
【００３１】
従って、乗算器４と非線形要素回路（ｎｌａ）８とが、プレディストータ回路を構成する。プレディストータ回路は、後述するように、制御回路３１が電力増幅器ＰＡに応じて定まる歪特性に基づいて入力信号ｉｎから得られる信号を補正することに対応して、電力増幅器ＰＡにおいて発生する歪を補償する。
【００３２】
乗算器４の出力はＤＡＣ５に入力される。これにより、乗算器４の出力、換言すれば、プレディストータ回路の出力は、アナログ信号に変換される。ＤＡＣ５の出力は乗算器６に入力される。また、乗算器６には、変調信号として直交ローカル信号ｌｏ２が入力される。これにより、ＤＡＣ５の出力は直交ローカル信号ｌｏ２で直交変調される。
【００３３】
乗算器６の出力は電力増幅器ＰＡに入力される。これにより、プレディストータ回路により歪まされた入力信号ｉｎから生成されたアナログ信号は増幅されて、出力信号ｏｕｔとして出力される。
【００３４】
一方、前述したように、乗算器１０１で直交変調された送信信号及び乗算器１０２で直交変調された送信信号、換言すれば、入力信号ｉｎは、包絡線信号生成部２に入力される。これにより、包絡線信号生成部２は、送信信号ｉｎの包絡線を検出することにより包絡線信号を生成する。包絡線信号は、高周波電力増幅装置３の非線形要素回路（ｎｌｓ）９に入力される。
【００３５】
制御回路３１において、非線形要素回路（ｎｌｓ）９には、包絡線信号が入力される。非線形要素回路（ｎｌｓ）９は、電力増幅器ＰＡへの入力信号ｉｎから得られる信号、具体的には、包絡線信号を電力増幅器ＰＡに応じて定まる歪特性に基づいて補正する。非線形要素回路（ｎｌｓ）９の出力が、電源電圧Ｖｄｄを制御するための制御信号として用いられる。換言すれば、非線形要素回路（ｎｌｓ）９の出力は、電源電圧Ｖｄｄの補正信号である。
【００３６】
従って、制御回路３１は、非線形要素回路（ｎｌｓ）９により、電力増幅器ＰＡへの入力信号ｉｎから得られる信号を電力増幅器ＰＡに応じて定まる歪特性に基づいて補正することにより制御信号を生成する。具体的には、制御回路３１が、非線形要素回路（ｎｌｓ）９により、包絡線信号を電力増幅器ＰＡに応じて定まる歪特性に基づいて補正することにより制御信号を生成する。
【００３７】
この後、制御回路３１は、後述するように、生成した制御信号により電源電圧Ｖｄｄを制御することにより供給電源電圧Ｖｄｄ１を生成する。そして、制御回路３１は、生成した供給電源電圧Ｖｄｄ１を電力増幅器ＰＡに供給する。
【００３８】
ここで、非線形要素回路（ｎｌｓ）９について、図３〜図６を参照して説明する。
【００３９】
図３は、高周波電力増幅装置の説明図であり、電力増幅器ＰＡのエネルギ効率ＰＡＥと出力Ｐｏｕｔとの関係を表す。図３において、横軸は出力Ｐｏｕｔ（ｄＢｍ）であり、縦軸はエネルギ効率ＰＡＥ（％）である。出力Ｐｏｕｔの単位としては、電力の単位であるミリワット（ｍＷ）ではなく、１ｍＷを０ｄＢとして電力の絶対レベルを表すｄＢｍが用いられる。エネルギ効率としては、電力増幅器ＰＡのエネルギ変換効率の指標である電力付加効率ＰＡＥ（％）が用いられる。換言すれば、エネルギ効率ＰＡＥ（％）は、エネルギ付加効率を表す。パラメータである供給電源電圧Ｖｄｄ１（Ｖ）は、２Ｖ刻みで、２Ｖ〜２８Ｖの範囲の値をとる。なお、図３において、最も左側の曲線がＶｄｄ１＝２Ｖの場合の曲線であり、最も右側の曲線がＶｄｄ１＝２８Ｖの場合の曲線である。
【００４０】
電力増幅器ＰＡのエネルギ効率ＰＡＥと出力Ｐｏｕｔとの関係は、電力増幅器ＰＡのシミュレーション又は電力増幅器ＰＡの実測により得ることができる。図３に示すように、基本的には、出力Ｐｏｕｔが大きくなるにつれて、エネルギ効率ＰＡＥが良くなることが判る。また、図３から、最もエネルギ効率ＰＡＥが良いときの出力Ｐｏｕｔと供給電源電圧Ｖｄｄ１とを、知ることができる。
【００４１】
図４は、高周波電力増幅装置の説明図であり、電力増幅器ＰＡの入力Ｐｉｎと出力Ｐｏｕｔとの関係を表す入出力特性図である。図４において、横軸は出力Ｐｏｕｔ（ｄＢｍ）であり、縦軸は入力Ｐｉｎ（ｄＢｍ）である。パラメータである供給電源電圧Ｖｄｄ１（Ｖ）は、２Ｖ刻みで、２Ｖ〜２８Ｖの範囲の値をとる。なお、図４において、最も左側の曲線がＶｄｄ１＝２Ｖの場合の曲線であり、最も右側の曲線がＶｄｄ１＝２８Ｖの場合の曲線である。
【００４２】
電力増幅器ＰＡの入力Ｐｉｎと出力Ｐｏｕｔとの関係は、電力増幅器ＰＡのシミュレーション又は電力増幅器ＰＡの実測により得ることができる。図４に示すように、入力Ｐｉｎ及び出力Ｐｏｕｔが比較的小さいときには、出力Ｐｏｕｔは入力Ｐｉｎに比例し、入力Ｐｉｎ及び出力Ｐｏｕｔがある程度大きくなると、出力Ｐｏｕｔは飽和して、入力Ｐｉｎに比例しなくなる。
【００４３】
図５は、高周波電力増幅装置の説明図であり、電力増幅器ＰＡの供給電源電圧Ｖｄｄ１（Ｖ）と出力Ｐｏｕｔ（ｄＢｍ）との関係を表す。図５において、横軸は出力Ｐｏｕｔ（ｄＢｍ）であり、縦軸は供給電源電圧Ｖｄｄ１（Ｖ）である。
【００４４】
図５は図３に基づいて得ることができる。図５は、前述したように、図３から求めた、最もエネルギ効率ＰＡＥが良いときの出力Ｐｏｕｔと供給電源電圧Ｖｄｄ１とを示す。従って、図５によれば、出力Ｐｏｕｔが与えられた場合に、最も良いエネルギ効率ＰＡＥが得られる供給電源電圧Ｖｄｄ１を得ることができる。
【００４５】
図６は、高周波電力増幅装置の説明図であり、電力増幅器ＰＡのエネルギ効率ＰＡＥが最大となる時の入力Ｐｉｎと出力Ｐｏｕｔとの関係を表す。図６において、横軸は出力Ｐｏｕｔ（ｄＢｍ）であり、縦軸は入力Ｐｉｎ（ｄＢｍ）である。なお、図６に示す２本の線分において、直線でない線分は電力増幅器ＰＡのシミュレーション又は電力増幅器ＰＡの実測により得られる結果であり、直線は直線でない線分を当該直線により近似した結果である。
【００４６】
図６は図３及び図４に基づいて得ることができる。図６は、図３から求めた最もエネルギ効率ＰＡＥが良いときの出力Ｐｏｕｔを用いて図４を参照することにより得た、当該出力Ｐｏｕｔに対応する入力Ｐｉｎを示す。従って、図６によれば、入力Ｐｉｎが与えられた場合に、最も良いエネルギ効率ＰＡＥが得られる出力Ｐｏｕｔを求めることができ、求めた出力Ｐｏｕｔに基づいて、最も良いエネルギ効率ＰＡＥが得られる供給電源電圧Ｖｄｄ１を得ることができる。
【００４７】
以上のように、入力Ｐｉｎに応じて、前述したように、電力増幅器ＰＡのシミュレーション又は電力増幅器ＰＡの実測に基づいて、最も良いエネルギ効率ＰＡＥが得られる出力Ｐｏｕｔは予め定められる。出力Ｐｏｕｔに応じて、前述したように、電力増幅器ＰＡのシミュレーション又は電力増幅器ＰＡの実測に基づいて、最も良いエネルギ効率ＰＡＥが得られる供給電源電圧Ｖｄｄ１は予め定められる。入力Ｐｉｎは、包絡線信号生成部２から、送信信号ｉｎの包絡線信号として得られる。従って、非線形要素回路（ｎｌｓ）９は、与えられた入力Ｐｉｎから最も良いエネルギ効率ＰＡＥが得られる出力Ｐｏｕｔを求め、求めた出力Ｐｏｕｔから最も良いエネルギ効率ＰＡＥが得られる供給電源電圧Ｖｄｄ１を得る。
【００４８】
入力Ｐｉｎ、出力Ｐｏｕｔ、エネルギ効率ＰＡＥ、及び、これらから求められる供給電源電圧Ｖｄｄ１は、個々の電力増幅器ＰＡに応じて定まる固有の値である。また、図４に示すように、最も良いエネルギ効率ＰＡＥが得られる場合、入力Ｐｉｎと出力Ｐｏｕｔとの関係は非線形である。従って、包絡線信号は、電力増幅器ＰＡに応じて定まる歪特性に基づいて補正されると言うことができる。
【００４９】
また、制御回路３１の非線形要素回路（ｎｌｓ）９は、包絡線信号生成部２からの包絡線信号を入力として、制御信号を生成して出力する。換言すれば、非線形要素回路（ｎｌｓ）９は、包絡線信号を入力信号ｉｎから得られる信号として用いて、包絡線信号を補正することにより制御信号を生成する。包絡線信号に追従して制御信号を生成するために、非線形要素回路（ｎｌｓ）９は、実際には、包絡線信号を入力として制御信号を生成して出力する回路モデルを実現する回路とされ、種々の構成を採ることができる。
【００５０】
例えば、非線形要素回路（ｎｌｓ）９は、ＤＳＰ（デジタルシグナルプロセッサ）により実現することができる。ベースバンド信号は、ＤＳＰによっても十分に追従することができる。この場合、ＤＳＰは、出力Ｐｏｕｔから最も良いエネルギ効率ＰＡＥとなる供給電源電圧Ｖｄｄ１が得られる制御信号を出力する。出力Ｐｏｕｔと制御信号との間の関係は、電力増幅器ＰＡのシミュレーション又は実測に基づいて、ＤＳＰに予め与えられる。なお、出力Ｐｏｕｔと制御信号との間の関係としては、実際には、電力増幅器ＰＡのシミュレーション又は実測の結果を多項式近似した近似的な関係が、ＤＳＰに予め与えられる。ＤＳＰに代えて、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）を用いるようにしても良い。
【００５１】
一方、前述したように、電力増幅回路において、乗算器４と非線形要素回路（ｎｌａ）８とを含むプレディストータ回路により、非線形要素回路（ｎｌｓ）９により電源電圧Ｖｄｄの制御信号に含まれる歪が補償される。非線形要素回路（ｎｌａ）８は、非線形要素回路（ｎｌｓ）９により電源電圧Ｖｄｄの制御信号に導入される歪の量と等しい量の歪を与えるように、入力信号ｉｎを補正する。従って、非線形要素回路（ｎｌａ）８は、非線形要素回路（ｎｌｓ）９と同様に、包絡線信号を入力として信号を生成して出力する回路モデルを実現する回路とされ、種々の構成を採ることができる。具体的には、非線形要素回路（ｎｌａ）８は、非線形要素回路（ｎｌｓ）９と同様に、ＤＳＰ又はＦＰＧＡにより実現することができる。
【００５２】
非線形要素回路（ｎｌａ）８の出力が、入力信号ｉｎの振幅を補正するための信号として用いられる。非線形要素回路（ｎｌａ）８の出力は、入力信号ｉｎの振幅の補正信号である。非線形要素回路（ｎｌａ）８により、供給電源電圧Ｖｄｄ１の制御信号の補正と同様の補正が入力信号ｉｎに導入されるので、電力増幅器ＰＡに歪が生じることを防止することができる。
【００５３】
非線形要素回路（ｎｌｓ）９の出力は、インターポレーション回路１０により補間された上で、２次のΔΣ変調回路に入力される。従って、制御回路３１は、電力増幅器ＰＡに応じて定まる歪特性に基づいて入力信号ｉｎから得られる信号、換言すれば、包絡線信号を補正することにより生成した信号をΔΣ変調する。
【００５４】
２次のΔΣ変調回路は、図２に示すように、加算器（減算器）１１、加算器１２、加算器（減算器）１３、加算器１４、比較器１５、ダイオード１６及び１７、ＤＡＣ（デジタルアナログ変換器）１８を含む。比較器１５は、入力信号と例えば相互に値の異なる３個の閾値とを比較することにより、２ビットの出力信号を得ることができるような比較器である。インターポレーション回路１０は、非線形要素回路（ｎｌｓ）９の出力を補間することにより、サンプリング周波数を見かけ上高くする。２次のΔΣ変調回路は、量子化雑音を整形、換言すれば、ノイズシェーピングする。これにより、見かけ上高い周波数でオーバーサンプリングして再量子化雑音の分布を広い帯域に分布させ、再量子化雑音を整形することができる。
【００５５】
なお、「加算器（減算器）」は、図２において「−」を付して示すように、入力信号の符号を反転した信号を加算器に入力することにより、加算器を減算器として用いることを表す。一方、「加算器」は、図２において「＋」を付して示すように、入力信号をそのまま加算器に入力することにより、加算器を加算器として用いることを表す。図９においても同様である。
【００５６】
制御回路３１は、生成した制御信号から量子化ノイズを除去した上で、生成した制御信号により電源電圧Ｖｄｄを制御することにより供給電源電圧Ｖｄｄ１を生成する。具体的には、２次のΔΣ変調回路の出力は、スイッチング回路に入力される。スイッチング回路は、図２に示すように、比較器１９、スイッチング用のＭＯＳＦＥＴ・Ｑ１、スイッチング用のＭＯＳＦＥＴ・Ｑ２、インダクタンスＬ１、キャパシタンスＣ１を含む。
【００５７】
比較器１９には、ΔΣ変調された信号が入力され、後述するように、供給電源電圧Ｖｄｄ１が入力される。比較器１９は、２つの入力を比較する比較器であって、ΔΣ変調された信号と供給電源電圧Ｖｄｄ１とを比較して、スイッチング信号を生成して出力する。従って、スイッチング回路は、ΔΣ変調された信号により駆動される。これにより、電力増幅器ＰＡの電源端子に供給される供給電源電圧Ｖｄｄ１について、良好にノイズシェーピングすることができる。
【００５８】
スイッチング信号は、ＭＯＳＦＥＴ・Ｑ１のゲート電極に供給される正のスイッチング信号と、ＭＯＳＦＥＴ・Ｑ２のゲート電極に供給される負のスイッチング信号とを含む。直列に接続されたＭＯＳＦＥＴ・Ｑ１及びＭＯＳＦＥＴ・Ｑ２は、電源電圧Ｖｄｄと設置電位との間に接続される。ＭＯＳＦＥＴ・Ｑ１とＭＯＳＦＥＴ・Ｑ２との接続点から出力された信号が、インダクタンスＬ１を介して、電力増幅器ＰＡの電源端子に供給電源電圧Ｖｄｄ１として供給される。インダクタンスＬ１０１と電力増幅器ＰＡの電源端子との接続点は、キャパシタンスＣ１を介して接地電位に接続され、また、前述したように、比較器１９に接続される。
【００５９】
以上のように、制御回路３１は、ΔΣ変調された信号と供給電源電圧Ｖｄｄ１とを比較して、比較の結果に基づいて電力増幅器ＰＡに供給する供給電源電圧Ｖｄｄ１を制御する。これにより、制御信号により電源電圧Ｖｄｄを制御することにより、供給電源電圧Ｖｄｄ１が生成される。制御回路３１は、生成した供給電源電圧Ｖｄｄ１を電力増幅器ＰＡに供給する。これにより、電力増幅器ＰＡの消費電流が信号振幅に応じて変化して電源電圧が変動しないようにすることができる。
【００６０】
例えば、ΔΣ変調された信号が供給電源電圧Ｖｄｄ１よりも大きい場合には、正のスイッチング信号がより大きな値とされ、ＭＯＳＦＥＴ・Ｑ１にはより大きな電圧が印加される。また、負のスイッチング信号はより小さな値とされ、ＭＯＳＦＥＴ・Ｑ２にはより小さな電圧が印加される。この結果、電源部からＭＯＳＦＥＴ・Ｑ１とインダクタンスＬ１とを介して、電力増幅器ＰＡの電源端子に、それまでより大きな供給電源電圧Ｖｄｄ１が供給される。
【００６１】
一方、ΔΣ変調された信号が供給電源電圧Ｖｄｄ１よりも小さい場合には、正のスイッチング信号がより小さな値とされ、ＭＯＳＦＥＴ・Ｑ１にはより小さな電圧が印加される。また、負のスイッチング信号はより大きな値とされ、ＭＯＳＦＥＴ・Ｑ２にはより大きな電圧が印加される。この結果、電源部からＭＯＳＦＥＴ・Ｑ１とインダクタンスＬ１とを介して、電力増幅器ＰＡの電源端子に、それまでより小さな供給電源電圧Ｖｄｄ１が供給される。
【００６２】
以上により、電力増幅器ＰＡに供給する供給電源電圧Ｖｄｄ１を、高速で変化する包絡線信号、換言すれば、入力信号ｉｎに追従して変化させることができる。これにより、電力増幅器ＰＡのエネルギ効率を最良の値に制御することができる。
【００６３】
次に、高周波電力増幅装置の他の例について説明する。
【００６４】
図７は、カルテシアンフィードバックループへの適用の説明図である。
【００６５】
カルテシアンフィードバックループにおいては、図７に示すように、歪補償のためのフィードバックループが、直交座標成分ｉ及びｑに分けられる。具体的には、電力増幅器ＰＡの出力信号が抵抗Ｒ１５１及びＲ１５２で分割される。そして、抵抗Ｒ１５１及びＲ１５２の接続点の信号が、各々、乗算器１５５を介して直交座標成分ｑの入力用の加算器１５２に入力され、乗算器１５６を介して直交座標成分ｉの入力用の加算器１５１に入力される。
【００６６】
このようなカルテシアンフィードバックループへ、電源電圧制御回路ｄＶｃを適用することを考える。電源電圧制御回路ｄＶｃは、図１０に示すＭＯＳＦＥＴ・Ｑ１０１、電圧比較器ＣＯＭ、抵抗１０１を含む。インダクタンスＬ１５２は図１０のインダクタンスＬ１０１に対応し、キャパシタンスＣ１５２は図１０のキャパシタンスＣ１０１に対応する。電源電圧制御回路ｄＶｃにおいて、電圧比較器ＣＯＭには、図１０に示すように、入力信号ｉｎの包絡線信号Ｖｅｎｖの抵抗１０１の両端における電圧が入力される。従って、包絡線信号は、カルテシアンフィードバックループを構成する乗算器１５３及び乗算器１５４の出力から検出される。換言すれば、カルテシアンフィードバックループの内部で包絡線信号を検出することになる。
【００６７】
ここで、電力増幅器ＰＡの利得は、一般に電源電圧に対して正の依存性を持つ。このため、包絡線信号をカルテシアンフィードバックループ内で検出すると、電源回路を経由してベースバンド信号の位相が回転してしまうため、電力増幅器ＰＡの動作が不安定となることが予想される。
【００６８】
そこで、制御回路３１が、カルテシアンフィードバックループにより電力増幅器ＰＡへの入力信号ｉｎから得られる信号を補正すると共に、カルテシアンフィードバックループの外で包絡線信号を検出するようにする。
【００６９】
図８は、高周波電力増幅装置の他の一例を示す図である。
【００７０】
図８の高周波電力増幅装置３においては、図２の高周波電力増幅装置３と異なり、直交ベースバンド信号ｔｘｉ及びｔｘｑが、送信信号ｉｎとして、包絡線信号生成部（ｅｎｖ）２と及び高周波電力増幅装置３に入力される。包絡線信号生成部２は、ベースバンド信号ｔｘｉ及びｔｘｑを合成した信号の包絡線を検出することにより、包絡線信号を生成する。図８において、非線形要素回路（ｎｌｓ）９から電力増幅器ＰＡの供給電源電圧Ｖｄｄ１が印加される電源端子までの構成、換言すれば、図８の制御回路３１の構成は、図２との比較から判るように、図２の制御回路３１の構成と同じである。従って、包絡線信号は、カルテシアンフィードバックループを構成する乗算器２４及び乗算器２５の出力から検出されることはない。換言すれば、カルテシアンフィードバックループの外部で包絡線信号が検出される。
【００７１】
また、図８の高周波電力増幅装置３においては、図２の高周波電力増幅装置３と異なり、非線形要素回路（ｎｌａ）８が省略される。これは、信号の歪がカルテシアンフィードバックループにより補正されるためである。従って、包絡線信号は、高周波電力増幅装置３に入力されない。
【００７２】
一方、電力増幅器ＰＡの出力信号が抵抗Ｒ１及びＲ２で分割される。そして、抵抗Ｒ１及びＲ２の接続点の信号が、各々、乗算器２６を介して直交座標成分ｉの入力用の加算器２２に入力され、乗算器２７を介して直交座標成分ｑの入力用の加算器２３に入力される。乗算器２６には復調信号として直交ローカル信号ｌｏｉｄが入力され、乗算器２７には復調信号として直交ローカル信号ｌｏｑｄが入力される。
【００７３】
加算器２２には、ベースバンド信号ｔｘｉがＤＡＣ（デジタルアナログ変換器）２０を介して、換言すれば、ベースバンド信号ｔｘｉを変換したアナログ信号が入力される。加算器２３には、ベースバンド信号ｔｘｑがＤＡＣ２１を介して、換言すれば、ベースバンド信号ｔｘｑを変換したアナログ信号が入力される。
【００７４】
乗算器２４には、加算器２２の出力、換言すれば、直交ベースバンド信号ｔｘｉに基づく信号が入力される。また、乗算器２４には、変調信号として直交ローカル信号ｌｏｉｍが入力される。これにより、直交ベースバンド信号ｔｘｉに基づく信号は直交ローカル信号ｌｏｉｍで直交変調される。同様にして、乗算器２５により、加算器２３の出力、換言すれば、直交ベースバンド信号ｔｘｑに基づく信号が直交ローカル信号ｌｏｑｍで直交変調される。乗算器２４の出力及び乗算器２５の出力は、電力増幅器ＰＡに入力される。これにより、カルテシアンフィードバックループが構成される。
【００７５】
以上により、カルテシアンフィードバックループにより電力増幅器ＰＡへの入力信号ｉｎから得られる信号が補正される。また、カルテシアンフィードバックループの外部で包絡線信号が検出されるので、ベースバンド信号の位相が回転して電力増幅器ＰＡの動作が不安定となることを防止することができる。
【００７６】
図９は、高周波電力増幅装置の更に他の一例を示す図である。
【００７７】
図９の高周波電力増幅装置３は、電力増幅器ＰＡ以外の回路をデジタル回路により構成した例である。従って、電力増幅器ＰＡの前段にＤＡＣ（デジタルアナログ変換器）３９が設けられる。また、制御回路３１において、ＤＡＣ１８に代えて、比較回路５２が設けられる。
【００７８】
図９の高周波電力増幅装置３においては、図８の高周波電力増幅装置３と異なり、非線形要素回路（ｎｌｓ）９に加えて、非線形要素回路（ｎｌｃｄｄ）４０、非線形要素回路（ｎｌｃ）４１が設けられる。これらの回路４０〜４１は、非線形要素回路（ｎｌｓ）９と同様にして、電力増幅器ＰＡのシミュレーション又は電力増幅器ＰＡの実測に基づいて、ＤＳＰ又はＦＰＧＡにより実現することができる。非線形要素回路（ｎｌｃｄｄ）４０は、包絡線信号を入力として、電力増幅器ＰＡの消費する消費電流を与える。非線形要素回路（ｎｌｃ）４１は、包絡線信号を入力として、電力増幅器ＰＡの電源コンダクタンスを与える。
【００７９】
非線形要素回路（ｎｌｓ）９の出力は、インターポレーション回路４４により補間された上で、信号ｄｓ１として逆モデル回路に入力される。逆モデル回路は、図９に示すように、加算器又は減算器４６〜５１及び５４、比較回路５２、ダイオード５３及び５５、乗算器５６を含む。
【００８０】
逆モデル回路には、電力増幅器ＰＡの消費電流を与える非線形要素回路（ｎｌｃｄｄ）４０の出力が、インターポレーション回路４３により補間された上で入力される。また、逆モデル回路には、電力増幅器ＰＡの電源コンダクタンスを与える非線形要素回路（ｎｌｃ）４１の出力が、インターポレーション回路４５により補間された上で入力される。従って、逆モデル回路は、電力増幅器ＰＡの消費する消費電流と、電力増幅器ＰＡのコンダクタンスとに基づいて得られる逆モデルである。制御回路３１において、電力増幅器ＰＡの出力Ｐｏｕｔから入力Ｐｉｎを算出する逆モデル回路に基づいて、電力増幅器ＰＡに応じて定まる歪特性が算出される。
【００８１】
逆モデル回路は、図８の２次のΔΣ変調回路との比較から判るように、２次のΔΣ変調回路を含む。そして、逆モデル回路は、内部に含む２次のΔΣ変調回路に、電力増幅器ＰＡの消費電流を与え、かつ、（（非線形要素回路（ｎｌｃ）４１の出力）―（非線形要素回路（ｎｌｃｄｄ）４０の出力））×電源電圧変動分を与える。これにより、電力増幅器ＰＡの消費電流の時間変動を抑えることができる。
【００８２】
前述したように、制御回路３１は、包絡線信号を入力信号ｉｎから得られる信号として用いて、包絡線信号を補正することにより制御信号を生成する。従って、制御回路３１は、包絡線信号の関数として表された電力増幅器ＰＡの消費する消費電流と、包絡線信号の関数として表された電力増幅器ＰＡのコンダクタンスとに基づいて得られる逆モデル回路であって、電力増幅器ＰＡの出力Ｐｏｕｔから入力Ｐｉｎを算出する逆モデル回路に基づいて、電力増幅器ＰＡに応じて定まる歪特性を算出する。
【００８３】
また、図９の高周波電力増幅装置３においては、図８の高周波電力増幅装置３と異なり、図２の高周波電力増幅装置３と同様の非線形要素回路（ｎｌａ）８が設けられる。これに加えて、図９の高周波電力増幅装置３においては、非線形要素回路（ｎｌｐ）４２が設けられる。非線形要素回路（ｎｌｐ）４２は、非線形要素回路（ｎｌｓ）９と同様にして、電力増幅器ＰＡのシミュレーション又は電力増幅器ＰＡの実測に基づいて、ＤＳＰ又はＦＰＧＡにより実現することができる。非線形要素回路（ｎｌｐ）４２は、包絡線信号を入力として、電力増幅器ＰＡの位相歪の補正の量を与える。
【００８４】
電力増幅回路において、非線形要素回路（ｎｌａ）８の出力は、乗算器３０及び乗算器３１に入力される。乗算器３０には直交ベースバンド信号ｔｘｉが入力され、乗算器３１には直交ベースバンド信号ｔｘｑが入力される。これにより、直交ベースバンド信号ｔｘｉの振幅及び直交ベースバンド信号ｔｘｑの振幅が、非線形要素回路（ｎｌａ）８の出力で補正される。
【００８５】
乗算器３０の出力及び乗算器３１の出力は、座標回転回路（ｒｏｔ）３２に入力されて座標回転された後、インターポレーション回路３３及び３４により補間された上で、乗算器３５及び乗算器３６に入力される。また、非線形要素回路（ｎｌｐ）４２の出力は、座標回転回路（ｒｏｔ）３２に入力される。座標回転回路（ｒｏｔ）３２における座標回転の量は、非線形要素回路（ｎｌｐ）４２の出力により定まる。これにより、直交ベースバンド信号ｔｘｉの位相及び直交ベースバンド信号ｔｘｑの位相が、非線形要素回路（ｎｌｐ）４２の出力で補正される。
【００８６】
乗算器３５には、変調信号として直交ローカル信号ｌｏｉが入力される。これにより、直交ランダム変換された直交ベースバンド信号ｔｘｉは直交ローカル信号ｌｏｉで直交変調される。同様に、乗算器３６により、直交ランダム変換された直交ベースバンド信号ｔｘｑは直交ローカル信号ｌｏｑで直交変調される。
【００８７】
乗算器３５の出力及び乗算器３６の出力は、加算器３７において加算された後、遅延回路（Ｄｅｌ）３８により遅延時間を調整された後、ＤＡＣ３９に入力され、アナログ信号に変換される。遅延回路（Ｄｅｌ）３８は省略するようにしても良い。ＤＡＣ３９の出力は、電力増幅器ＰＡに入力される。
【００８８】
以上により、非線形要素回路（ｎｌｓ）９により制御信号を生成して、供給電源電圧Ｖｄｄ１を、高速で変化する包絡線信号、換言すれば、入力信号ｉｎに追従して変化させることができる。これに加えて、非線形要素回路（ｎｌａ）８により振幅を補正することができ、非線形要素回路（ｎｌｃｄｄ）４０及び非線形要素回路（ｎｌｃ）４１により消費電流の時間変動を抑えることができ、非線形要素回路（ｎｌｐ）４２により位相を補正することができる。
【符号の説明】
【００８９】
１    信号生成部
２    包絡線信号生成部（ｅｎｖ）
３    高周波電力増幅装置
４、６    乗算器
５、１８    ＤＡＣ（デジタルアナログ変換器）
８    非線形要素回路（ｎｌａ）
９    非線形要素回路（ｎｌｓ）
１０    インターポレーション回路
１１、１３    加算器（減算器）
１２、１４    加算器
１５、１９    比較器
１６、１７    ダイオード
３１    制御回路
１０１、１０２    乗算器
ＰＡ    電力増幅器
【図１】
0005803512.tif 000002
【図２】
0005803512.tif 000003
【図３】
0005803512.tif 000004
【図４】
0005803512.tif 000005
【図５】
0005803512.tif 000006
【図６】
0005803512.tif 000007
【図７】
0005803512.tif 000008
【図８】
0005803512.tif 000009
【図９】
0005803512.tif 000010
【図１０】
0005803512.tif 000011