(57)【特許請求の範囲】
【請求項１】
第１及び第２の主面、第１及び第２の側面並びに第１及び第２の端面を有するセラミック素体と、
前記セラミック素体内に配されており、前記第１の端面から一の方向に沿って延びる第１の内部電極と、
前記第１の内部電極とセラミック層を介して対向するように前記セラミック素体内に配されており、前記第２の端面から前記一の方向に沿って延びる第２の内部電極と、
を備え、
前記第１の内部電極は、
前記第２の内部電極と前記セラミック層を介して対向している第１の対向部と、
前記第２の内部電極と前記セラミック層を介して対向していない、前記第１の対向部よりも前記第１の端面側に位置している第１の引き出し部と、
を有し、
前記第１の引き出し部は、前記第１の対向部の前記一の方向における中央部である第１の中央部よりも厚い第１の厚肉部を含み、
前記第１の対向部は、前記第２の内部電極の前記第１の端面側の先端部である第２の先端部と前記セラミック層を介して対向している第１の基端部を有し、
前記第１の基端部は、前記第１の中央部よりも薄い第１の薄肉部を含み、前記第１の薄肉部の最小厚みが、前記第１の中央部の厚みの０．６倍以上、０．９５倍以下であり、
前記第２の内部電極は、
前記第１の内部電極と前記セラミック層を介して対向している第２の対向部と、
前記第１の内部電極と前記セラミック層を介して対向していない、前記第２の対向部よりも前記第２の端面側に位置している第２の引き出し部と、
を有し、
前記第２の引き出し部は、前記第２の対向部の前記一の方向における中央部である第２の中央部よりも厚い第２の厚肉部を含み、
前記第２の対向部は、前記第１の内部電極の前記第２の端面側の先端部である第１の先端部と前記セラミック層を介して対向している第２の基端部を有し、
前記第２の基端部は、前記第２の中央部よりも薄い第２の薄肉部を含み、
前記第２の先端部は、前記第２の中央部よりも厚い第３の厚肉部を含み、
前記第３の厚肉部と、前記第１の薄肉部とが前記セラミック層を介して対向している、
セラミック電子部品。
【請求項２】
前記第１の先端部は、前記第１の中央部よりも厚い第４の厚肉部を含む、請求項１に記載のセラミック電子部品。
【請求項３】
前記第４の厚肉部と、前記第２の薄肉部とが前記セラミック層を介して対向している、
請求項２に記載のセラミック電子部品。
【請求項４】
前記第１の端面の上に設けられており、前記第１の内部電極に接続されている第１の外
部電極と、
前記第２の端面の上に設けられており、前記第２の内部電極に接続されている第２の外
部電極と、
をさらに備える、請求項１〜３のいずれか一項に記載のセラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック電子部品に関する。
【背景技術】
【０００２】
従来、セラミックコンデンサなどのセラミック電子部品が種々の用途に使用されている。例えば特許文献１には、その一例として、内部電極の電極取り出し部の厚みが容量発生部の厚みよりも厚い積層セラミックコンデンサが記載されている。特許文献１に記載の積層セラミックコンデンサでは、相対的に厚い電極取り出し部の一部が、相対的に薄い容量発生部と長さ方向において重なっている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−３３２６０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
セラミック電子部品を高性能化する観点からは、内部電極を高い位置精度で設けることが重要である。しかしながら、特許文献１に記載の積層セラミックコンデンサでは、内部電極の位置精度を高めることが困難である。従って、積層セラミック電子部品の高性能化を図ることは困難である。
【０００５】
本発明は、セラミック電子部品の高性能化を図ることを主な目的とする。
【課題を解決するための手段】
【０００６】
本発明に係るセラミック電子部品は、セラミック素体と、第１の内部電極と、第２の内部電極とを備える。セラミック素体は、第１及び第２の主面、第１及び第２の側面並びに第１及び第２の端面を有する。第１の内部電極は、セラミック素体内に配されている。第１の内部電極は、第１の端面から一の方向に沿って延びている。第２の内部電極は、第１の内部電極とセラミック層を介して対向するようにセラミック素体内に配されている。第２の内部電極は、第２の端面から一の方向に沿って延びている。第１の内部電極は、第１の対向部と、第１の引き出し部とを有する。第１の対向部は、第２の内部電極とセラミック層を介して対向している。第１の引き出し部は、第２の内部電極とセラミック層を介して対向していない。第１の引き出し部は、第１の対向部よりも第１の端面側に位置している。第１の引き出し部は、第１の厚肉部を含む。第１の厚肉部は、第１の対向部の一の方向における中央部である第１の中央部よりも厚い。第１の対向部は、第１の基端部を有する。第１の基端部は、第２の内部電極の第１の端面側の先端部である第２の先端部とセラミック層を介して対向している。第１の基端部は、第１の薄肉部を含む。第１の薄肉部は、第１の中央部よりも薄い。
【０００７】
本発明に係るセラミック電子部品では、第２の内部電極は、第２の対向部と、第２の引き出し部とを有する。第２の対向部は、第１の内部電極とセラミック層
を介して対向している。第２の引き出し部は、第１の内部電極とセラミック層を介して対
向していない。第２の引き出し部は、第２の対向部よりも第２の端面側に位置している。
第２の引き出し部は、第２の厚肉部を含む。第２の厚肉部は、第２の対向部の一の方向に
おける中央部である第２の中央部よりも厚い。第２の対向部は、第２の基端部を有する。
第２の基端部は、第１の内部電極の第２の端面側の先端部である第１の先端部とセラミッ
ク層を介して対向している。第２の基端部は、第２の薄肉部を含む。第２の薄肉部は、第
２の中央部よりも薄い。
【０００８】
本発明に係るセラミック電子部品では、第２の先端部は、第３の厚肉部を含む。第３の厚肉部は、第２の中央部よりも厚い。
【０００９】
本発明に係るセラミック電子部品では、第３の厚肉部と、第１の薄肉部とがセラミック層を介して対向している。
【００１０】
本発明に係るセラミック電子部品のある特定の局面では、第１の先端部は、第４の厚肉部を含む。第４の厚肉部は、第１の中央部よりも厚い。
【００１１】
本発明に係るセラミック電子部品のさらに別の特定の局面では、第４の厚肉部と、第２の薄肉部とがセラミック層を介して対向している。
【００１２】
本発明に係るセラミック電子部品のまた他の特定の局面では、セラミック電子部品は、第１の外部電極と、第２の外部電極とをさらに備える。第１の外部電極は、第１の端面の上に設けられている。第１の外部電極は、第１の内部電極に接続されている。第２の外部電極は、第２の端面の上に設けられている。第２の外部電極は、第２の内部電極に接続されている。
【発明の効果】
【００１３】
本発明によれば、セラミック電子部品の高性能化を図ることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態に係るセラミック電子部品の略図的斜視図である。
【図２】図１の線ＩＩ−ＩＩ部分の略図的断面図である。
【図３】図１の線ＩＩＩ−ＩＩＩ部分の略図的断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
【００１６】
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものである。図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
【００１７】
図１は、本実施形態に係るセラミック電子部品１の略図的斜視図である。図２は、図１の線ＩＩ−ＩＩ部分の略図的断面図である。図３は、図１の線ＩＩＩ−ＩＩＩ部分の略図的断面図である。
【００１８】
セラミック電子部品１は、セラミック素体１０を備えている。セラミック素体１０は、互いに平行な第１及び第２の端面１０ｅ、１０ｆ（図２を参照）を有する。具体的には、セラミック素体１０は、略直方体状である。セラミック素体１０は、第１及び第２の主面１０ａ、１０ｂと、第１及び第２の側面１０ｃ、１０ｄと、第１及び第２の端面１０ｅ、１０ｆとを有する。第１及び第２の主面１０ａ、１０ｂは、それぞれ、長さ方向Ｌ及び幅方向Ｗに沿って延びている。第１の主面１０ａと第２の主面１０ｂとは、互いに平行である。第１及び第２の側面１０ｃ、１０ｄは、それぞれ、長さ方向Ｌ及び厚み方向Ｔに沿って延びている。第１の側面１０ｃと第２の側面１０ｄとは、互いに平行である。第１及び第２の端面１０ｅ、１０ｆは、それぞれ、幅方向Ｗ及び厚み方向Ｔに沿って延びている。第１の端面１０ｅと第２の端面１０ｆとは互いに平行である。
【００１９】
なお、「略直方体」には、角部や稜線部が面取りされた直方体や、角部や稜線部が丸められた直方体が含まれるものとする。
【００２０】
セラミック素体１０は、適宜のセラミック材料により構成することができる。セラミック素体１０を構成するセラミック材料は、セラミック電子部品１の特性などにより適宜選択される。
【００２１】
例えば、セラミック電子部品１がセラミックコンデンサである場合は、セラミック素体１０を、誘電体セラミックを主成分とする材料により構成することができる。誘電体セラミックの具体例としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などが挙げられる。セラミック素体１０には、例えば、Ｍｎ化合物、Ｃｏ化合物、希土類化合物、Ｓｉ化合物などの副成分を適宜添加されていてもよい。
【００２２】
図２及び図３に示されるように、セラミック素体１０の内部には、第１及び第２の内部電極１１，１２が設けられている。第１及び第２の内部電極１１，１２は、それぞれ、長さ方向Ｌ及び幅方向Ｗに沿って設けられている。第１及び第２の内部電極１１，１２は、厚み方向Ｔにおいてセラミック層１０ｇを介して対向している。第１の内部電極１１は、第１の端面１０ｅに引き出されている。第１の内部電極１１は、第１の端面１０ｅから長さ方向Ｌに沿って延びている。第１の内部電極１１は、第２の端面１０ｆ並びに第１及び第２の側面１０ｃ、１０ｄには引き出されていない。
【００２３】
第２の内部電極１２は、第２の端面１０ｆに引き出されている。第２の内部電極１２は、第２の端面１０ｆから長さ方向Ｌに沿って延びている。第２の内部電極１２は、第１の端面１０ｅ並びに第１及び第２の側面１０ｃ、１０ｄには引き出されていない。このため、セラミック素体１０の長さ方向Ｌにおける両端部には、第１及び第２の内部電極１１，１２のうちの一方のみが設けられた領域が存在している。
【００２４】
第１の内部電極１１は、第１の外部電極１３に接続されている。第１の外部電極１３は、第１の端面１０ｅの上に設けられている。本実施形態では、第１の外部電極１３は、第１の端面１０ｅの上のみならず、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄの上にも設けられている。
【００２５】
第２の内部電極１２は、第２の外部電極１４に接続されている。第２の外部電極１４は、第２の端面１０ｆの上に設けられている。本実施形態では、第２の外部電極１４は、第２の端面１０ｆの上のみならず、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄの上にも設けられている。
【００２６】
第１及び第２の内部電極１１，１２並びに第１及び第２の外部電極１３，１４は、それぞれ、適宜の導電材料により構成することができる。具体的には、第１及び第２の内部電極１１，１２並びに第１及び第２の外部電極１３，１４は、それぞれ、Ｎｉ，Ｃｕ，Ａｇ，Ｐｄ，Ａｕ，Ｐｔ，Ｓｎなどの少なくとも一種により構成することができる。第１及び第２の外部電極１３，１４のそれぞれは、例えば、複数の導電層の積層体により構成されていてもよい。
【００２７】
図２に示されるように、第１の内部電極１１は、第１の対向部１１ａと、第１の引き出し部１１ｂとを有する。第１の引き出し部１１ｂは、第１の対向部１１ａよりも第１の端面１０ｅ側（Ｌ１側）に位置している。第１の内部電極１１は、第１の引き出し部１１ｂにおいて第１の外部電極１３と電気的に接続されている。
【００２８】
第２の内部電極１２は、第２の対向部１２ａと、第２の引き出し部１２ｂとを有する。第２の引き出し部１２ｂは、第２の対向部１２ａよりも第２の端面１０ｆ側（Ｌ２側）に位置している。第２の内部電極１２は、第２の引き出し部１２ｂにおいて第２の外部電極１４と電気的に接続されている。
【００２９】
第１の対向部１１ａと第２の対向部１２ａとは、セラミック層１０ｇを介して対向している。第１の引き出し部１１ｂは、第２の内部電極１２の第１の端面１０ｅ側（Ｌ１側）の先端よりもＬ１側に位置している。このため、第１の引き出し部１１ｂは、第２の内部電極１２とは対向していない。第２の引き出し部１２ｂは、第１の内部電極１１の第２の端面１０ｆ側（Ｌ２側）の先端よりもＬ２側に位置している。このため、第２の引き出し部１２ｂは、第１の内部電極１１とは対向していない。
【００３０】
第１の引き出し部１１ｂは、第１の対向部１１ａの長さ方向Ｌにおける中央部（第１の中央部）よりも厚い第１の厚肉部１１ｂ１を有する。第１の引き出し部１１ｂの全体が第１の厚肉部１１ｂ１により構成されていてもよいし、第１の引き出し部１１ｂの一部が第１の厚肉部１１ｂ１により構成されていてもよい。すなわち、第１の引き出し部１１ｂの少なくとも一部が第１の対向部１１ａの長さ方向Ｌにおける中央部よりも厚ければよい。
【００３１】
第１の厚肉部１１ｂ１の最大厚みは、第１の対向部１１ａの長さ方向Ｌにおける中央部の厚みの１．２倍以上であることが好ましく、１．５倍以上であることがより好ましい。但し、第１の厚肉部１１ｂ１の厚みが厚すぎると、デラミネーションが発生する場合がある。従って、第１の厚肉部１１ｂ１の最大厚みは、第１の対向部１１ａの長さ方向Ｌにおける中央部の厚みの２．５倍以下であることが好ましく、２．０倍以下であることがより好ましい。
【００３２】
第２の引き出し部１２ｂは、第２の対向部１２ａの長さ方向Ｌにおける中央部（第２の中央部）よりも厚い第２の厚肉部１２ｂ１を有する。第２の引き出し部１２ｂの全体が第２の厚肉部１２ｂ１により構成されていてもよいし、第２の引き出し部１２ｂの一部が第２の厚肉部１２ｂ１により構成されていてもよい。すなわち、第２の引き出し部１２ｂの少なくとも一部が第２の対向部１２ａの長さ方向Ｌにおける中央部よりも厚ければよい。
【００３３】
第２の厚肉部１２ｂ１の最大厚みは、第２の対向部１２ａの長さ方向Ｌにおける中央部の厚みの１．２倍以上であることが好ましく、１．５倍以上であることがより好ましい。但し、第２の厚肉部１２ｂ１の厚みが厚すぎると、デラミネーションが発生する場合がある。従って、第２の厚肉部１２ｂ１の最大厚みは、第２の対向部１２ａの長さ方向Ｌにおける中央部の厚みの２．５倍以下であることが好ましく、２．０倍以下であることがより好ましい。
【００３４】
第１の対向部１１ａは、第１の薄肉部１１ａ１を有する。第１の薄肉部１１ａ１は、第２の内部電極１２のＬ１側の先端部である第２の先端部１２ａ２とセラミック層１０ｇを介して対向している。第１の薄肉部１１ａ１は、第１の対向部１１ａの長さ方向Ｌにおける中央部（第１の中央部）よりも薄い。第１の薄肉部１１ａ１の最小厚みは、第１の対向部１１ａの長さ方向Ｌにおける中央部の厚みの０．９５倍以下であることが好ましく、０．９倍以下であることがより好ましい。但し、第１の薄肉部１１ａ１が薄すぎると、第１の薄肉部１１ａ１の電気抵抗が高くなりすぎる場合がある。従って、第１の薄肉部１１ａ１の最小厚みは、第１の対向部１１ａの長さ方向Ｌにおける中央部の厚みの０．６倍以上であることが好ましく、０．８倍以上であることがより好ましい。
【００３５】
第２の対向部１２ａは、第２の薄肉部１２ａ１を有する。第２の薄肉部１２ａ１は、第１の内部電極１１のＬ２側の先端部である第１の先端部１１ａ２とセラミック層１０ｇを介して対向している。第２の薄肉部１２ａ１は、第２の対向部１２ａの長さ方向Ｌにおける中央部（第２の中央部）よりも薄い。第２の薄肉部１２ａ１の最小厚みは、第２の対向部１２ａの長さ方向Ｌにおける中央部の厚みの０．９５倍以下であることが好ましく、０．９倍以下であることがより好ましい。但し、第２の薄肉部１２ａ１が薄すぎると、第２の薄肉部１２ａ１の電気抵抗が高くなりすぎる場合がある。従って、第２の薄肉部１２ａ１の最小厚みは、第２の対向部１２ａの長さ方向Ｌにおける中央部の厚みの０．６倍以上であることが好ましく、０．８倍以上であることがより好ましい。
【００３６】
第１の先端部１１ａ２は、第１の対向部１１ａの長さ方向Ｌにおける中央部（第１の中央部）よりも厚い第４の厚肉部１１ａ２１を含む。第４の厚肉部１１ａ２１は、第２の薄肉部１２ａ１とセラミック層１０ｇを介して厚み方向Ｔにおいて対向している。第４の厚肉部１１ａ２１の最大厚みは、通常、第１の対向部１１ａの長さ方向Ｌにおける中央部の厚みの１．１倍〜１．８倍であり、１．１倍〜１．４倍であることが好ましい。第４の厚肉部１１ａ２１の最大厚みは、第１の厚肉部１１ｂ１の最大厚み以下であることが好ましく、第１の厚肉部１１ｂ１の最大厚みの０．７倍以下であることがより好ましい。
【００３７】
第２の先端部１２ａ２は、第２の対向部１２ａの長さ方向Ｌにおける中央部（第２の中央部）よりも厚い第３の厚肉部１２ａ２１を含む。第３の厚肉部１２ａ２１は、第１の薄肉部１１ａ１とセラミック層１０ｇを介して厚み方向Ｔにおいて対向している。第３の厚肉部１２ａ２１の最大厚みは、通常、第２の対向部１２ａの長さ方向Ｌにおける中央部の厚みの１．１倍〜１．８倍であり、１．１倍〜１．４倍であることが好ましい。第３の厚肉部１２ａ２１の最大厚みは、第２の厚肉部１２ｂ１の最大厚み以下であることが好ましく、第２の厚肉部１２ｂ１の最大厚みの０．７倍以下であることがより好ましい。
【００３８】
なお、本実施形態では、すべての内部電極に厚肉部や薄肉部が設けられている例について説明したが、本発明は、この構成に限定されない。本発明においては、少なくともひとつの内部電極に厚肉部や薄肉部が設けられていればよい。各内部電極の厚みは、例えば、セラミック電子部品１の幅方向Ｗの中央における、長さ方向Ｌ及び厚み方向Ｔに沿った断面を露出させ、その断面において測定することができる。
【００３９】
セラミック電子部品１の製造方法は、特に限定されない。セラミック電子部品１は、例えば以下の要領で製造することができる。
【００４０】
まず、セラミック素体１０を構成するためのセラミックグリーンシートを用意する。次に、セラミックグリーンシートの上に、内部電極を構成するための導電性ペースト層を形成する。導電性ペースト層が形成されたセラミックグリーンシートと、導電性ペースト層が形成されていないセラミックグリーンシートとを適宜積層し、プレスすることによって積層体を形成する。その後、積層体を脱脂及び焼成することにより、第１及び第２の内部電極１１，１２が内部に設けられたセラミック素体１０を得ることができる。第１及び第２の外部電極１３，１４は、例えば、生のセラミック素体の上に、導電性ペーストを形成しておくことにより形成してもよいし、焼成後のセラミック素体１０の上に、導電性ペーストの塗布やメッキなどにより形成してもよい。
【００４１】
なお、薄肉部や厚肉部は、例えば以下のようにして形成することができる。例えば、導電性ペースト層をグラビア印刷により形成する場合は、導電性ペースト層を形成するためのグラビア版に、薄肉部を形成するための浅い凹部と、厚肉部を形成するための深い凹部を設けておくことにより、薄肉部と厚肉部とを形成することができる。
【００４２】
例えば、導電性ペースト層をスクリーン印刷法により形成する場合は、複数のパターンを用意し、それらのパターンを使用して複数回重ねて印刷することにより、厚肉部と薄肉部とを形成することができる。
【００４３】
以上説明したように、セラミック電子部品１では、第１の引き出し部１１ｂに第１の厚肉部１１ｂ１が設けられている一方、第１の対向部１１ａの基端部に第１の薄肉部１１ａ１が設けられている。このため、第１の内部電極１１の厚みが、第１の厚肉部１１ｂ１と第１の薄肉部１１ａ１との間で急峻に変化している。第１の内部電極１１を構成するための導電性ペースト層の第１の厚肉部１１ｂ１を構成するための部分と、第１の薄肉部１１ａ１を構成するための部分との間に設けられた大きな厚み差により、第２の内部電極１２を構成するための導電性ペースト層が設けられたセラミックグリーンシートの位置が相対的にずれることが効果的に抑制される。このため、第１及び第２の内部電極１１，１２を高い位置精度で設けることができる。従って、セラミック電子部品１の高性能化を図ることができる。
【００４４】
セラミック電子部品１では、第２の引き出し部１２ｂに第２の厚肉部１２ｂ１が設けられている一方、第２の対向部１２ａの基端部に第２の薄肉部１２ａ１が設けられている。このため、第１及び第２の内部電極１１，１２をより高い位置精度で設けることができる。従って、セラミック電子部品１のさらなる高性能化を図ることができる。
【００４５】
また、セラミック電子部品１では、第２の先端部１２ａ２に第３の厚肉部１２ａ２１が設けられている。このため、アンカー効果がより大きく発現する。よって、第１及び第２の内部電極１１，１２をさらに高い位置精度で設けることができる。従って、セラミック電子部品１のさらなる高性能化を図ることができる。
【００４６】
さらに、セラミック電子部品１では、第１の先端部１１ａ２に第４の厚肉部１１ａ２１が設けられている。このため、アンカー効果がさらに大きく発現する。よって、第１及び第２の内部電極１１，１２をさらに高い位置精度で設けることができる。従って、セラミック電子部品１のさらなる高性能化を図ることができる。
【００４７】
また、第３の厚肉部１２ａ２１と第１の薄肉部１１ａ１とが対向しているため、第１及び第２の内部電極１１，１２の両方が設けられている領域と、一方のみが設けられている領域との境界の領域における厚み差の急峻性が低くなっている。従って、内部電極１１，１２が破断しにくい。また、セラミック層１０ｇの剥離が生じにくい。その結果、優れた信頼性を得ることができる。
【符号の説明】
【００４８】
１…セラミック電子部品
１０…セラミック素体
１０ａ…第１の主面
１０ｂ…第２の主面
１０ｃ…第１の側面
１０ｄ…第２の側面
１０ｅ…第１の端面
１０ｆ…第２の端面
１０ｇ…セラミック層
１１…第１の内部電極
１１ａ…第１の対向部
１１ａ１…第１の薄肉部
１１ａ２…第１の先端部
１１ａ２１…第４の厚肉部
１１ｂ…第１の引き出し部
１１ｂ１…第１の厚肉部
１２…第２の内部電極
１２ａ…第２の対向部
１２ａ１…第２の薄肉部
１２ａ２…第２の先端部
１２ａ２１…第３の厚肉部
１２ｂ…第２の引き出し部
１２ｂ１…第２の厚肉部
１３…第１の外部電極
１４…第２の外部電極
【図１】
0005729349.tif 000002
【図２】
0005729349.tif 000003
【図３】
0005729349.tif 000004