(57)【特許請求の範囲】
【請求項１】
一次巻線と二次巻線を有するトランスと、
第一スイッチング素子と第二スイッチング素子が直列に接続されており、前記第一スイッチング素子と前記第二スイッチング素子の間と前記一次巻線の一端が接続されたスイッチング手段と、
前記一次巻線の他端と前記第二スイッチング素子の間に接続された容量素子と、
前記スイッチング手段の前記第一スイッチング素子と前記第二スイッチング素子を交互に駆動する制御手段と、を備え、
前記制御手段は、前記容量素子の電圧の変化量を検知して、検知した変化量と閾値を比較し、比較した結果に応じて前記スイッチング手段の前記第二スイッチング素子をオフするタイミングを制御することを特徴とするスイッチング電源装置。
【請求項２】
前記制御手段は、前記容量素子の電圧の変化量が前記閾値を超えたタイミングで前記第二スイッチング素子をオン状態からオフ状態に切り替えることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
更に、前記トランスの二次巻線から出力される電圧をフィードバックするフィードバック手段を備え、
前記制御手段は、前記フィードバック手段からの信号に応じて、前記スイッチング手段の前記第一スイッチング素子と前記第二スイッチング素子を交互に駆動する際の駆動周波数を制御することを特徴とする請求項１または２に記載のスイッチング電源装置。
【請求項４】
前記容量素子の電圧の変化量が前記閾値を超える場合とは、前記駆動周波数が低下した状態であり、前記第二スイッチング素子がオンしている時間が予め設定された値以上の状態であることを特徴とする請求項１乃至３のいずれか１項に記載のスイッチング電源装置。
【請求項５】
一次巻線と二次巻線を有するトランスと、
第一スイッチング素子と第二スイッチング素子が直列に接続されており、前記第一スイッチング素子と前記第二スイッチング素子の間と前記一次巻線の一端が接続されたスイッチング手段と、
前記一次巻線の他端と前記第二スイッチング素子の間に接続された容量素子と、
前記スイッチング手段の前記第一スイッチング素子と前記第二スイッチング素子を交互に駆動する制御手段と、を備え、
前記制御手段は、前記容量素子の電圧が上昇中であることを検知する第一検知手段と、前記容量素子の電圧が下降中であることを検知する第二検知手段を含み、
前記第一検知手段によって検知した信号が第一閾値を超えたタイミングで前記第二スイッチング素子をオンし、前記第二検知手段によって検知した信号が閾値を超えたタイミングで前記第二スイッチング素子をオフすることを特徴とするスイッチング電源装置。
【請求項６】
更に、前記トランスの二次巻線から出力される電圧をフィードバックするフィードバック手段を備え、
前記制御手段は、前記フィードバック手段からの信号に応じて、前記スイッチング手段の前記第一スイッチング素子と前記第二スイッチング素子を交互に駆動する際の駆動周波数を制御することを特徴とする請求項５に記載のスイッチング電源装置。
【請求項７】
前記容量素子の電圧の変化量が前記閾値を超える場合とは、前記駆動周波数が低下した状態であり、前記第二スイッチング素子がオンしている時間が予め設定された値以上の状態であることを特徴とする請求項５または６に記載のスイッチング電源装置。
【請求項８】
像担持体に画像を形成する画像形成手段を備えた画像形成装置において、
前記画像形成手段による画像形成動作を制御する制御手段と、
前記画像形成手段を駆動する駆動手段と
前記制御手段または前記駆動手段に電力を供給する電源と、を備え、
前記電源は、
一次巻線と二次巻線を有するトランスと、第一スイッチング素子と第二スイッチング素子が直列に接続されており、前記第一スイッチング素子と前記第二スイッチング素子の間と前記一次巻線の一端が接続されたスイッチング手段と、前記一次巻線の他端と前記第二スイッチング素子の間に接続された容量素子と、前記スイッチング手段の前記第一スイッチング素子と前記第二スイッチング素子を交互に駆動する駆動制御手段と、を備え、前記駆動制御手段は、前記容量素子の電圧の変化量を検知して、検知した変化量と閾値を比較し、比較した結果に応じて前記スイッチング手段の前記第二スイッチング素子をオフするタイミングを制御することを特徴とする画像形成装置。
【請求項９】
像担持体に画像を形成する画像形成手段を備えた画像形成装置において、
前記画像形成手段による画像形成動作を制御する制御手段と、
前記画像形成手段を駆動する駆動手段と
前記制御手段または前記駆動手段に電力を供給する電源と、を備え、
前記電源は、
一次巻線と二次巻線を有するトランスと、
第一スイッチング素子と第二スイッチング素子が直列に接続されており、前記第一スイッチング素子と前記第二スイッチング素子の間と前記一次巻線の一端が接続されたスイッチング手段と、
前記一次巻線の他端と前記第二スイッチング素子の間に接続された容量素子と、
前記スイッチング手段の前記第一スイッチング素子と前記第二スイッチング素子を交互に駆動する制御手段と、を備え、
前記制御手段は、前記容量素子の電圧が上昇中であることを検知する第一検知手段と、前記容量素子の電圧が下降中であることを検知する第二検知手段を含み、
前記第一検知手段によって検知した信号が第一閾値を超えたタイミングで前記第二スイッチング素子をオンし、前記第二検知手段によって検知した信号が閾値を超えたタイミングで前記第二スイッチング素子をオフすることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電流共振方式のスイッチング電源であって、過負荷状態においてスイッチング素子に貫通電流を防止したスイッチング電源に関するものである。
【背景技術】
【０００２】
従来の電流共振方式のスイッチング電源装置の回路構成を図６（Ａ）に示す。図６（Ａ）において、全波整流回路２は、商用交流電源１からの交流電圧を整流して全波整流回路２によって整流した電圧を平滑コンデンサ３に出力する。そして、平滑コンデンサ３は、全波整流回路２から出力される全波整流された電圧を平滑して直流電圧Ｖｄｃを出力する。
【０００３】
平滑コンデンサ３の両端には、２つのスイッチング素子としてＭＯＳＦＥＴ８と９（以下、ＭＯＳＦＥＴ８をハイサイドＦＥＴ８、ＭＯＳＦＥＴ９をローサイドＦＥＴ９という）からなる直列回路が接続されている。
【０００４】
ローサイドＦＥＴ９には並列にトランス１１が接続されている。トランス１１の一次巻線は、励磁インダクタンス１２とリーケージインダクタンス１３で等価的に表され、リーケージインダクタンス１３と電流共振コンデンサ１４により直列共振回路が構成される。なお、リーケージインダクタンス１３としては、トランス１１とは別にインダクタンスが設けられる構成でもよい。また、電圧共振コンデンサ１０がローサイドＦＥＴ９に並列に接続されている。
【０００５】
トランス１１の二次巻線は、二相巻かれており、一方は一次巻線と同相電圧が発生するように巻かれ、もう一方は一次巻線とは逆相電圧が発生するように巻かれている。トランス１１の二次巻線には、ダイオード１５Ａ、ダイオード１５Ｂと平滑コンデンサ１６とからなる整流平滑回路と負荷抵抗１７（接続される負荷を示す）が接続されている。この整流平滑回路は、トランス１１の二次巻線に誘起された電圧（オン／オフ制御されたパルス電圧）を全波整流及び平滑して直流出力電圧Ｖｏｕｔを負荷抵抗１７に出力する。
【０００６】
直流出力電圧Ｖｏｕｔは、シャントレギュレータ１９内の誤差増幅器にも入力される。誤差増幅器ではＶｏｕｔと基準電圧を比較して、その誤差の値に応じた誤差信号をフォトカプラに供給する。フォトカプラ２１は一次側と二次側の絶縁を維持した状態で、誤差信号を二次側から一次側にフィードバックする。なお、抵抗２０は、フォトカプラ２１の発光素子であるフォトダイオードに流す電流を制限するために挿入された制限抵抗である。
【０００７】
制御回路７は、のフォトカプラ２１の受光素子であるフォトトランジスタに流れる電流値に応じて、制御回路７に内蔵される発振器（不図示）の発振周波数を変更する。発振器の発振周波数を変更することによってハイサイドＦＥＴ８とローサイドＦＥＴ９のスイッチング周波数が変化して、トランス１１の一次側から二次側に伝送されるエネルギー量も変化する。その結果、二次側からの出力される直流出力電圧Ｖｏｕｔの値が可変制御される。また、制御回路７はハイサイドＦＥＴ８とローサイドＦＥＴ９の各ゲート端子に対して電圧を印加しない期間（デッドタイムともいう）を持たせて電圧を制御し、ＦＥＴ８及びＦＥＴ９が同時にオンすることを抑制しながら、両ＦＥＴを交互にオンオフするように制御する。
【０００８】
このような電流共振方式のスイッチング電源装置において、制御回路７は、二次側の直流出力電圧Ｖｏｕｔの値が低下すればスイッチング周波数が低くなるように制御する。これにより二次側へのエネルギー伝送量が増加する。逆に、二次側の直流出力電圧Ｖｏｕｔの値が上昇したときは、制御回路７は、スイッチング周波数を高くするように制御して、二次側へのエネルギー伝送量を減少させる。
【０００９】
図６（Ｂ）は、図６（Ａ）におけるトランスの一次側の共振回路部の詳細を示している。図６（Ｂ）において、Ｄ１はハイサイドＦＥＴ８の寄生ダイオード（ボディダイオードともいう）、Ｄ２はローサイドＦＥＴ９の寄生ダイオード（ボディダイオードともいう）である。また、図７（Ａ）は、図６（Ｂ）の回路の動作波形を示したものである。図７（Ａ）及び（Ｂ）において、ＶＱ１ｇｓは、ハイサイドＦＥＴ８を駆動するゲート信号、ＶＱ２ｇｓは、ローサイドＦＥＴ９を駆動するゲート信号、ＩＱ１は、ハイサイドＦＥＴ８に流れる電流、ＩＱ２は、ローサイドＦＥＴ９に流れる電流、Ｉｒｅｓは共振回路に流れる電流、Ｖｃｒは電流共振コンデンサ１４の両端電圧を示している。
【００１０】
まず、入力電圧及び負荷電流が安定した状態（定常時ともいう）の動作について図７（Ａ）を用いて説明する。ハイサイドＦＥＴ８がオン、ローサイドＦＥＴ９はオフの状態である期間Ａにおいて、ハイサイドＦＥＴ８  →  リーケージインダクタンス１３  →  電流共振コンデンサ１４の経路で電流が流れる。トランス１１の一次巻線の励磁インダクタンス１２とリーケージインダクタンス１３を介して電流共振コンデンサ１４にエネルギーが蓄えられて電流コンデンサ１４の両端電圧は上昇する。
【００１１】
次に、ハイサイドＦＥＴ８及びローサイドＦＥＴ９が共にオフしているデッドタイムの期間Ｂにおいて、ローサイドＦＥＴ９のボディダイオードＤ２  →  リーケージインダクタンス１３  →  電流共振コンデンサ１４の経路で電流が流れる。ボディダイオードＤ２に電流が流れている状態で、ローサイドＦＥＴ９をオンすることでゼロボルトスイッチング（以下、ＺＶＳという。ＺＶＳはＺｅｒｏ  Ｖｏｌｔａｇｅ  Ｓｗｉｔｃｈｉｎｇの略）動作を実現している。
【００１２】
次に、ハイサイドＦＥＴ８がオフ、ローサイドＦＥＴ９がオンである期間Ｃにおいて、電流共振コンデンサ１４への充電が継続し、リーケージインダクタンス１３に蓄えられたエネルギーを放出し終わると、共振電流の向きが変わり、電流共振コンデンサ１４  →  リーケージインダクタンス１３  →  ローサイドＦＥＴ９の経路で電流が流れる。このとき電流共振コンデンサ１４の電圧は下降する。
【００１３】
次に、デッドタイムの期間Ｄ（上記、期間Ｂと同様にＦＥＴ８と９がオフの期間）において、電流共振コンデンサ１４  →  リーケージインダクタンス１３  →  ボディダイオードＤ１の経路で電流が流れる。ボディダイオードＤ１に電流が流れている状態で、ハイサイドＦＥＴ８をオンすることでＺＶＳを実現している。
【００１４】
以上のように、安定（定常）動作時においては、リーケージインダクタンス１３と電流共振コンデンサ１４が共振動作を行いながら、ＦＥＴ８とＦＥＴ９のスイッチング周波数を可変制御してトランス１１の一次巻線への電圧を変化させて、二次側へ伝送するエネルギーを可変に制御している。
【００１５】
次に、入力電圧が低く、かつ、負荷電流が大きい、変動した状態の動作について説明する。従来の電流共振方式のスイッチング電源装置では、共振回路に入力される電圧（Ｖｄｃ）が低く、かつ、負荷抵抗１７が小さい（負荷電流が大きい）場合、共振回路の駆動周波数が共振回路の共振周波数を大きく下回る。このときハイサイドＦＥＴ８とローサイドＦＥＴ９の夫々のボディダイオードＤ１とＤ２を経由して流れる貫通電流が発生して、ハイサイドＦＥＴ８とローサイドＦＥＴ９にダメージを与えてしまう。貫通電流の大きさによってはＦＥＴが破損する可能性もある。
【００１６】
次に、この貫通電流が発生する際の動作波形について図７（Ｂ）に示す。図７（Ｂ）において、Ｅ点ではハイサイドＦＥＴ８がオン、ローサイドＦＥＴ９はオフとする。このときハイサイドＦＥＴ８  →  リーケージインダクタンス１３  →  電流共振コンデンサ１４の経路で電流が流れ、電流共振コンデンサ１４の電圧は徐々に上昇する。
【００１７】
次に、制御回路７はフォトカプラ２１によってフィードバックされた二次側からの情報に応じて、Ｆ点でハイサイドＦＥＴ８をオフし、ローサイドＦＥＴ９はオフを維持する。共振回路の共振周波数よりも低い周波数で駆動するため、Ｆ〜Ｇの期間では、リーケージインダクタンス１３に蓄えられたエネルギーは放出し終わり、共振電流の向きが変わる。このとき、電流共振コンデンサ１４  →  リーケージインダクタンス１３  →  ハイサイドＦＥＴ８のボディダイオードＤ１の経路で電流が流れる。このデッドタイムの期間（Ｆ〜Ｇの期間）を経て、Ｇ点でローサイドＦＥＴ９をオンさせる。電流は継続して電流共振コンデンサ１４  →  リーケージインダクタンス１３  →  ハイサイドＦＥＴ８のボディダイオードＤ１の経路で流れている。そのため、Ｇ点でローサイドＦＥＴ９をオンすると、ボディダイオードＤ１内のキャリアが消滅するまでの期間、ボディダイオードＤ１（逆回復）  →  ローサイドＦＥＴ９の経路で電源ＶｄｃとＧＮＤを短絡した貫通電流が流れる。この貫通電流は単位時間当たりの変化量（傾き）が大きい。つまり、瞬時に過大な電流が流れることになる。そのため、ＦＥＴ８及び９の内部に構成される寄生トランジスタがオンして、ＦＥＴ８及び９に多大な負荷を与えてしまい、場合によっては破壊する可能性がある。
【００１８】
この貫通電流が流れる問題を解決する方法が特許文献１に提案されている。特許文献１には、電流共振方式のスイッチング電源装置において、スイッチング素子（ＦＥＴ）のボディダイオードの電流を検出して、ボディダイオードに電流が流れる期間は、スイッチング素子がオンまたはオフしないように制御する。また、別の解決方法として、特許文献２では、スイッチング素子であるＦＥＴのドレイン・ソース間の電圧を検出することで共振電流の向きを検出して、ＦＥＴのオフ期間を維持するようにしてスイッチング動作を制御している。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２００５−１９８４５７
【特許文献２】特開２００７−００６６１４
【発明の概要】
【発明が解決しようとする課題】
【００２０】
しかし、特許文献１のスイッチング電源装置では、ボディダイオードに電流が流れている間はＦＥＴのスイッチング状態を維持する。そのため、過負荷状態になると、ダイオードの電流が流れなくなる迄は、ハイサイドＦＥＴとローサイドのＦＥＴがオフし続けて出力電圧が低下してしまう。これでは、負荷の状態が変動した際に十分な出力が得られない。また、特許文献２のスイッチング電源装置ではＦＥＴをオフした後にＦＥＴのスイッチング後のリンギングによりＦＥＴのドレイン・ソース間の電圧が不安定な期間が発生している。そのため、電圧が不安定な期間は検知した電圧の精度がよくないため、共振電流の向きを正確に捉えることができない場合がある。
【００２１】
本発明は、電流共振方式のスイッチング電源装置において、負荷変動が発生しても、共振電流の向きを正確に検知して貫通電流を防止し、かつ、安定した出力電圧を得ることを目的とする。
【課題を解決するための手段】
【００２２】
上記課題を解決するための本発明のスイッチング電源装置は、一次巻線と二次巻線を有するトランスと、第一スイッチング素子と第二スイッチング素子が直列に接続されており、前記第一スイッチング素子と前記第二スイッチング素子の間と前記一次巻線の一端が接続されたスイッチング手段と、前記一次巻線の他端と前記第二スイッチング素子の間に接続された容量素子と、前記スイッチング手段の前記第一スイッチング素子と前記第二スイッチング素子を交互に駆動する制御手段と、を備え、前記制御手段は、前記容量素子の電圧の変化量を検知して、検知した変化量と閾値を比較し、比較した結果に応じて前記スイッチング手段の前記第二スイッチング素子をオフするタイミングを制御することを特徴とする。
また、本発明の他のスイッチング電源装置は、一次巻線と二次巻線を有するトランスと、
第一スイッチング素子と第二スイッチング素子が直列に接続されており、前記第一スイッチング素子と前記第二スイッチング素子の間と前記一次巻線の一端が接続されたスイッチング手段と、前記一次巻線の他端と前記第二スイッチング素子の間に接続された容量素子と、前記スイッチング手段の前記第一スイッチング素子と前記第二スイッチング素子を交互に駆動する制御手段と、を備え、前記制御手段は、前記容量素子の電圧が上昇中であることを検知する第一検知手段と、前記容量素子の電圧が下降中であることを検知する第二検知手段を含み、前記第一検知手段によって検知した信号が第一閾値を超えたタイミングで前記第二スイッチング素子をオンし、前記第二検知手段によって検知した信号が閾値を超えたタイミングで前記第二スイッチング素子をオフすることを特徴とする。
また、本発明の画像形成装置は、像担持体に画像を形成する画像形成手段を備えた画像形成装置において、前記画像形成手段による画像形成動作を制御する制御手段と、前記画像形成手段を駆動する駆動手段と、前記制御手段または前記駆動手段に電力を供給する電源と、を備え、前記電源は、一次巻線と二次巻線を有するトランスと、第一スイッチング素子と第二スイッチング素子が直列に接続されており、前記第一スイッチング素子と前記第二スイッチング素子の間と前記一次巻線の一端が接続されたスイッチング手段と、前記一次巻線の他端と前記第二スイッチング素子の間に接続された容量素子と、前記スイッチング手段の前記第一スイッチング素子と前記第二スイッチング素子を交互に駆動する駆動制御手段と、を備え、前記駆動制御手段は、前記容量素子の電圧の変化量を検知して、検知した変化量と閾値を比較し、比較した結果に応じて前記スイッチング手段の前記第二スイッチング素子をオフするタイミングを制御することを特徴とする。
また、本発明の他の画像形成装置は、像担持体に画像を形成する画像形成手段を備えた画像形成装置において、前記画像形成手段による画像形成動作を制御する制御手段と、前記画像形成手段を駆動する駆動手段と前記制御手段または前記駆動手段に電力を供給する電源と、を備え、前記電源は、一次巻線と二次巻線を有するトランスと、第一スイッチング素子と第二スイッチング素子が直列に接続されており、前記第一スイッチング素子と前記第二スイッチング素子の間と前記一次巻線の一端が接続されたスイッチング手段と、前記一次巻線の他端と前記第二スイッチング素子の間に接続された容量素子と、前記スイッチング手段の前記第一スイッチング素子と前記第二スイッチング素子を交互に駆動する制御手段と、を備え、前記制御手段は、前記容量素子の電圧が上昇中であることを検知する第一検知手段と、前記容量素子の電圧が下降中であることを検知する第二検知手段を含み、
前記第一検知手段によって検知した信号が第一閾値を超えたタイミングで前記第二スイッチング素子をオンし、前記第二検知手段によって検知した信号が閾値を超えたタイミングで前記第二スイッチング素子をオフすることを特徴とする。
【発明の効果】
【００２３】
以上説明したように、本発明によれば、電流共振方式のスイッチング電源装置において、負荷変動が発生しても、共振電流の向きを正確に検知して貫通電流を防止し、かつ、安定した出力電圧を得ることができる。
【図面の簡単な説明】
【００２４】
【図１】実施例１の電源回路図
【図２】実施例１の電源回路の動作波形を示す図
【図３】実施例２の電源回路図
【図４】実施例２の電源回路の動作波形を示す図
【図５】実施例２の電源回路図
【図６】従来の回路図
【図７】従来の回路の動作波形を示す図
【図８】電源装置の適用例を示す図
【発明を実施するための形態】
【００２５】
次に、上述した課題を解決するための本発明の具体的な構成について、以下に実施例に基づき説明する。なお、以下に示す実施例は一例であって、この発明の技術的範囲をそれらのみに限定する趣旨のものではない。
【実施例１】
【００２６】
実施例１の電流共振方式の電源装置を説明する。図１（Ａ）はハーフブリッジ方式の電流共振方式の電源装置を示すものである。図１（Ａ）において、１は商用交流電源で、２の全波整流回路により整流され、３の平滑コンデンサに出力される。平滑コンデンサ３は全波整流電圧を平滑して直流出力電圧Ｖｄｃを得る。７は制御回路で、フォトカプラ２１から入力された信号に応じて、第一スイッチング部としてのＭＯＳＦＥＴ８と、第二スイッチング部としてのＭＯＳＦＥＴ９を駆動するための駆動周波数を制御する駆動制御部である。電流共振方式のスイッチング電源装置では、この二つのスイッチング素子を直列に接続してトランスの一次巻線に流れる共振電流の向きを制御する。なお、８はハイサイドのＭＯＳＦＥＴであり、９はローサイドＭＯＳＦＥＴである。以降、ハイサイドＦＥＴ８、ローサイドＦＥＴ９、また、ＦＥＴ８、ＦＥＴ９という。これらのＦＥＴ８とＦＥＴ９は交互にオンオフするように駆動制御される。１０はローサイドＦＥＴ９のドレイン端子とソース端子に接続される電圧共振用コンデンサである。１１は絶縁トランスであり、一次巻線（励磁インダクタンス）１２とリーケージインダクタンス（または漏洩インダクタンス）１３の等価回路で示される。１４は容量素子としての電流共振コンデンサであり、リーケージインダクタンス１３と直列接続されて直列共振回路を構成し、この直列共振回路が所定の共振周波数で共振する。
【００２７】
１５Ａ、１５Ｂはトランスの二次巻線に生じる電圧を整流するためのダイオード、１６はダイオード１５Ａ，１５Ｂで整流された電圧を平滑するためのコンデンサ、１７は負荷抵抗（出力対象の負荷を示す）である。１９はシャントレギュレータで、その内部に設定された基準電圧と二次側からの直流出力電圧Ｖｄｃを比較して、基準電圧と直流出力電圧Ｖｄｃとの誤差に応じた電流を出力する。２１はフォトカプラで、シャントレギュレータ１９より出力された誤差に応じた信号をフィードバック情報として一次側の制御回路７へ伝達する。
【００２８】
図１（Ｂ）は制御回路７のブロック図を示したものである。図において３５はバッファで、電流共振コンデンサ１４の電圧Ｖｃｒをタイマ４３の出力に応じて取り込んで保持する。タイマ４３に設定される値は、電流共振コンデンサ１４とトランス１１のリーケージインダクタンス１３で決まる共振周期より十分に短い値が望ましい。３６はバッファ３６の値を格納するための記憶部で、１回前に取り込んだ電流共振コンデンサ１４の電圧Ｖｃｒが保持される。３７は差分演算器で、バッファ３５と記憶部３６の値の差分を演算する。３９は比較器で、差分演算器３７の出力値ΔＶｃｒと設定部３８の閾値とを比較する。比較器３９からの出力信号ＶｃｒＳＴは、電流共振コンデンサ１４の電圧Ｖｃｒの変化量が小さくなったこと（設定された閾値以下になったこと）を検知して論理が切り替わる。設定部３８の閾値は、実施例１の構成ではＶｃｒの変化が小さくなったことを検知するために設定される。発振器３２はフォトカプラ２１のフィードバック情報により、発振周波数が変化する。タイマ比較部４２は、発振器３２の発振周期と周期設定部４０の設定値（予め定められた閾値）を比較する。タイマ比較部４２は発振周期が長くなった場合（設定値より大きくなった場合）にＨｉｇｈレベル信号（以下、Ｈレベルという）を出力する構成である。Ｈレベル信号を出力した場合にスイッチ４１がオンし、ＶｃｒＳＴがゲートドライバ３１へ接続される。ゲートドライバ３１は発振器３２の出力をもとに出力部４６により、ハイサイドＦＥＴ８とローサイドＦＥＴ９のゲートを駆動する。４４は二つのＦＥＴのゲートの駆動状態を示すＧａｔｅＳＴ信号で、ハイサイドＦＥＴ８のＶＱ１ｇｓ信号の立下りに同期してローレベルになり、ローサイドＦＥＴ９のＶＱ２ｇｓ信号の立下りに同期してハイレベルとなる。４５はゲート強制切り替え判定部で、ＶｃｒＳＴ信号とＧａｔｅＳＴ信号の状態を監視し、周期ＳＴがハイレベルでＶｃｒＳＴ信号がＧａｔｅＳＴ信号よりも早く切り替わった場合に、出力部４６からの出力を強制的に切り替える。
【００２９】
次に図１の電源回路の動作を図２のタイミングチャートを参照して説明する。図２のタイミングチャートは定常状態から負荷電流が上昇するまでの状況を示している。時刻Ｊ以降、負荷電流が大きくなり、時刻Ｍ〜Ｎの期間で負荷電流が過大となる、時刻Ｎで本実施例１の特徴的動作を行う。ＶＱ１ｇｓ、ＶＱ２ｇｓは、ハイサイドＦＥＴ８、ローサイドのＦＥＴ９の夫々のゲート駆動電圧を表す。ＩＱ１、ＩＱ２はハイサイド、ＦＥＴ８、ローサイドＦＥＴ８のドレイン電流を表す。Ｉｒｅｓは共振回路に流れる共振電流、Ｖｃｒは電流共振コンデンサ１４の電圧を表す。ΔＶｃｒは電流共振コンデンサ１４の時間あたりの電圧変化量を示す。ＶｃｒＳＴは、ΔＶｃｒと上記の閾値との比較結果により反転する信号である。ＶｃｒＳＴがＨレベルになったことはΔＶｃｒの減少量が小さくなったことを表す。また、ＶｃｒＳＴがＬｏｗレベル（以下、Ｌレベルという）に切り替わったことはΔＶｃｒの増加量が小さくなったことを表す。制御回路７は、電流共振コンデンサ１４の単位時間当たりの電圧変化量ΔＶｃｒが減少したことを検知することで、共振電流の向きの切り替わりを予測する。
【００３０】
ＧａｔｅＳＴはハイサイドＦＥＴ８とローサイドＦＥＴ９のゲート駆動電圧の立下りに同期して切り替わる信号である。周期タイマ値（前述のタイマ４０による）は、ＦＥＴ８又はＦＥＴ９がオンされている期間を測定した結果である。周期タイマ値は周期設定値４０と一致すると、判定部としてタイマ比較部４２の出力（周期ＳＴ）がＨレベルに切り替わる。また、タイマ４０のカウント値はＦＥＴ９又は８がオフされるとリセットされる。制御回路７は  Ｇａｔｅ強制切り替え信号を、ＧａｔｅＳＴとＶｃｒＳＴの状態に応じて切り替える。制御回路７は周期ＳＴがＨレベルとなると、周波数が所定周波数より低いと判断する。この状態で  ＧａｔｅＳＴの論理が切り替る前に、ＶｃｒＳＴの論理が切り替わる場合について、制御回路７はＧＡＴＥ強制切り替え信号をＨレベルとする。
【００３１】
以下、時系列に回路動作を説明する。まず時刻Ｉでは、制御回路７はハイサイドＦＥＴ８をオフ、ローサイドＦＥＴ９をオンとする。制御回路７はフォトカプラ２１のフィードバック情報に応じて、時刻Ｉから時刻Ｊの期間、スイッチの状態（ＦＥＴ８オン、ＦＥＴ９オフ）を維持する。
【００３２】
時刻Ｉから時刻Ｊの間、共振回路に流れる共振電流は２つの状態を遷移する。まず、電流はトランス１１  →  電流共振コンデンサ１４  →  ローサイドＦＥＴ９と流れ、電流共振コンデンサ１４の電圧は上昇する。続いて、トランス１１に蓄えられたエネルギーが放出されると、共振電流の向きが反転する。共振電流は、電流共振コンデンサ１４  →  トランス１１  →  ローサイドＦＥＴ９と流れ、電流共振コンデンサ１４の電圧Ｖｃｒは徐々に下降する。前記スイッチの状態（ＦＥＴ８オン、ＦＥＴ９オフ）が維持されている間（時刻Ｉ〜時刻Ｊの間）、タイマ４０（周期タイマ値）はカウントアップを続ける。
【００３３】
制御回路７により決定したオン時間が経過する時刻Ｊでは、制御回路７は、ローサイドＦＥＴ９をオフし、時刻Ｋまでの期間デッドタイムを形成する。また、周期タイマのカウントをリセットする。時刻Ｊから時刻Ｋの間、共振電流は、電流共振コンデンサ１４  →  トランス１１  →  ハイサイドＦＥＴ８のボディダイオードと電流が流れ、電流共振コンデンサ１４の電圧Ｖｃｒは減少を続ける。この区間では、電流共振コンデンサ１４の電圧  Ｖｃｒが低くなると、共振電流は徐々に減少しゼロに近づく。共振電流が減少すると、電流共振コンデンサ１４の電荷移動量が減るため、電流共振コンデンサ１４の単位時間あたりの電圧変化ΔＶｃｒが小さくなる。
【００３４】
制御回路７は、ΔＶｃｒの値が設定した閾値ＶｃｒＨを上回ると、ＶｃｒＳＴをＨレベルに切り替える。この後、制御回路７は、時刻ＫでハイサイドＦＥＴ８をオンする。このとき、ハイサイドＦＥＴ８のボディダイオードＤ１には電流が流れている。この状態でＦＥＴ８をオンすることで、ＺＶＳが実現できる。
【００３５】
制御回路７は、フォトカプラ２１からのフィードバック情報に応じて、所定期間、前記スイッチ状態（ＦＥＴ８オン、ＦＥＴ９オフ）を維持する。実行Ｉ〜時刻Ｊの期間と比較すると負荷電流が増え、駆動周波数を低くなるため、時刻Ｋ〜時刻Ｌの期間の方がスイッチ状態の維持時間は長くなる。
【００３６】
時刻Ｋから時刻Ｌの間、電流は２つの状態を遷移する。まず、共振電流は電流共振コンデンサ１４  →  トランス１１  →  ハイサイドＦＥＴ８と流れ、電流共振コンデンサ１４の電圧Ｖｃｒは減少を続ける。電流共振コンデンサ１４に蓄えられたエネルギーが放出されると、電流の向きが反転し、共振電流は、ハイサイドＦＥＴ９  →  トランス１１  →  電流共振コンデンサ１４と流れる。電流共振コンデンサ１４に電流が流れ込むため、コンデンサの電圧Ｖｃｒは徐々に上昇する。前記スイッチの状態（ＦＥＴ８オン、ＦＥＴ９オフ）が維持されている間、タイマ４０（周期タイマ値）はカウントアップを継続する。
【００３７】
制御回路７により決定されたオン時間が経過する時刻Ｌで、制御回路７は、ハイサイドＦＥＴ８をオフし、時刻Ｍまでの期間、デッドタイムを形成する。タイマ４０（周期タイマ値）のカウント値は時刻Ｌでリセットされる前に、設定した値と一致したため、周期ＳＴはＨレベルとなり、所定周期よりも長くなったことを示す。
【００３８】
時刻Ｌから時刻Ｍの期間、電流はトランス１１  →  電流共振コンデンサ１４  →  ローサイドＦＥＴ９のボディダイオードと流れ、電流共振コンデンサ１４の電圧Ｖｃｒは上昇する。電流共振コンデンサ１４の電圧Ｖｃｒが上昇するに従い、共振電流Ｉｒｅｓは徐々に減少してゼロに近づく。共振電流Ｉｒｅｓが減少すると、電流共振コンデンサ１４の電荷移動量が減るため、電流共振コンデンサ１４の単位時間あたりの電圧変化ΔＶｃｒは小さくなる。制御回路７は、このΔＶｃｒが設定した閾値を下回ると、ＶｃｒＳＴをＬレベルに切り替える。制御回路７は、時刻Ｍで、ローサイドＦＥＴ９をオンする。このときローサイドＦＥＴ９のボディダイオードＤ１に電流が流れている。この状態でＦＥＴをオンするため、ＺＶＳが実現される。
【００３９】
制御回路７は、フォトカプラ２１からのフィードバック情報に応じて、前記スイッチ状態（ＦＥＴ８オン、ＦＥＴ９オフ）を維持する。時刻Ｋ〜時刻Ｌの期間と比較すると、さらに負荷電流が増え、駆動周波数が低くなるため、時刻Ｍ〜時刻Ｎの期間の方がスイッチ状態の維持時間は長くなる。
【００４０】
時刻Ｍから時刻Ｎの間、共振電流は２つの状態を遷移する。まず、共振電流はトランス１  →電流共振コンデンサ１４  →  ローサイドＦＥＴ９と流れ、電流共振コンデンサ１４の電圧Ｖｃｒは上昇を続ける。トランス１１に蓄えられたエネルギーが放出されると、電流の向きが反転する。共振電流は、電流共振コンデンサ１４  →  トランス１１  →  ローサイドＦＥＴ９と流れ、電流共振コンデンサ１４の電圧は徐々に下降する。前記スイッチの状態（ＦＥＴ８オン、ＦＥＴ９オフ）が維持されている間、タイマ４０（周期タイマ値）はカウントアップを継続する。
【００４１】
制御回路７はフォトカプラ２１からのフィードバック情報により決定されたオン時間が経過する時刻Ｎ’で、ローサイドＦＥＴ９をオフしようとする。一方、時刻Ｎに到達するまでに、周期タイマ値は周期設定値と一致するため、周期ＳＴはＨレベルを維持する。その後、共振電流の減少に伴い、ΔＶｃｒの値は小さくなり、ΔＶｃｒＳＴがＨレベルへ切り替わる。
【００４２】
制御回路７はＧａｔｅＳＴとＶｃｒＳＴを監視し、周期ＳＴがＨレベルで、且つ、ＧａｔｅＳＴの切り替わりより早くＶｃｒＳＴが切り替わったことを検出し、時刻Ｎを待たずに強制的にゲート駆動信号を切り替える。
【００４３】
ここでは時刻Ｎ’でローサイドＦＥＴ９を強制的にオフする。所定のデッドタイムを経て、時刻ＯでハイサイドＦＥＴをオンする。時刻Ｏでは、共振電流は、電流共振コンデンサ１４  →  トランス１１  →  ハイサイドＦＥＴ８のボディダイオードＤ１と流れている。このタイミングでハイサイドＦＥＴ８をオンすることで、ＺＶＳを実現することができる。
【００４４】
以上説明したように、実施例１によれば、電流平滑コンデンサの電圧の変化をモニタしてハイサイドＦＥＴとローサイドＦＥＴの動作を制御する。これにより、負荷電流が大きくなった場合に発生するＦＥＴとダイオードを経路として流れる貫通電流を抑制することが可能となる。その結果、ＦＥＴに加わるストレスを回避して、ＦＥＴの破壊を防止することができ、かつ、スイッチング動作の信頼性を向上することができる。
【実施例２】
【００４５】
実施例２は、実施例１における制御回路を含む一次側の回路をアナログ回路で構成したものである。なお、実施例１と重複する個所については同様の動作であるため説明を省略する。図３は実施例２の回路構成を示しており、ハーフブリッジ方式のコンバータである。特に、特徴部であるトランスの一次側の電流共振回路部について詳細な構成を示している。共振回路部以外は実施例１の図１で示した入力部とトランスの二次側の出力部と同じ構成である。
【００４６】
図３において、４９は制御回路である。５０と５１は抵抗であり、電流共振コンデンサ１４の電圧Ｖｃｒを分圧する分圧抵抗である。抵抗５０と５１の接続点の電圧をモニタ電圧Ｖｄとする。抵抗５０と５１の抵抗値の比によって、後述する回路の感度を変えることができる。また、５２〜６０の素子が、電流共振コンデンサ１４の電圧Ｖｃｒが上昇中であることを検知する回路を構成している。５２は  ＮＰＮトランジスタ、５５と５８は抵抗である。５４と５７はコンデンサで、コンデンサ５４は電流共振コンデンサ１４の電圧Ｖｃｒが上昇している間、充電される。５６はＮＰＮトランジスタで、ＮＰＮトランジスタ５６が導通した際に、コンデンサ５４の電荷が放電される。５９は定電流源であり、コンデンサ５７を所定電圧ＶｒＨまで充電する。６０はコンパレータでコンデンサ５７の電圧Ｖｒと所定値Ｖｒｅｆ１を比較し、比較結果をゲートドライバ３１へ出力する。
【００４７】
また、６１〜６６の素子が電流共振コンデンサの電圧Ｖｃｒが下降中であることを検知する回路を構成している。６１は、ＰＮＰトランジスタで電流共振コンデンサ１４の電圧Ｖｃｒが下降すると導通して、コンデンサ６３の電荷を放電する。６２と６４は抵抗である。６５は定電流源であり、コンデンサ６３を所定電圧ＶｆＨまで充電する。６６はコンパレータでコンデンサ６３の電圧Ｖｆと所定値Ｖｒｅｆ２を比較し、比較結果をゲートドライバ３１へ出力する。
【００４８】
次に、実施例２の回路動作について、図４に示すタイミングチャートに基づいて、時系列で説明する。図４において時刻Ｑ以降、負荷が大きくなり、時刻Ｔ〜Ｕで負荷が過大となり、時刻Ｕで実施例２の特徴的な動作が実行される。
【００４９】
ＶＱ１ｇｓ、ＶＱ２ｇｓは夫々ハイサイドＦＥＴ８とローサイドＦＥＴ９のゲート駆動波形を表す。ＩＱ１、ＩＱ２はハイサイドＦＥＴ８とローサイドＦＥＴ９のドレイン電流を表す。Ｉｒｅｓは共振回路に流れる共振電流値、Ｖｃｒは電流共振コンデンサ１４の電圧を表す。Ｖｄは抵抗５０と５１の接続点の電圧でありＶｃｒの変化に比例した変位を示す。制御回路４９はリセット信号をハイレベルにしてコンデンサ５４を放電する。トランジスタ５２はＶｄがトランジスタ５２のＶｅ（エミッタ電圧）＋Ｖｂｅ（ベース−エミッタ間電圧）を上回ると導通する。Ｖｄが上昇して、Ｖｂｅを維持している間、トランジスタ５２は導通を継続することができる。このとき、コンデンサ５４にはコンデンサ５７から電荷が移動するため、コンデンサ５７の電圧Ｖｒは低下する。モニタ電圧Ｖｄがトランジスタ５２のＶｅ＋Ｖｂｅより小さくなると、トランジスタ５２は徐々に非導通状態に移行する。
【００５０】
一方、トランジスタ６１はモニタ電圧ＶｄがＶｆＨ−Ｖｂｅの値を下回ると導通し、ＶｄがＶｆ−Ｖｂｅの値を上回ると徐々に非導通となる。Ｖｒはコンデンサ５７の電圧値、Ｖｆはコンデンサ６３の電圧値である。Ｖｏｕｔ１はコンパレータ６０の出力、Ｖｏｕｔ２はコンパレータ６６の出力を表す。リセット信号はトランジスタ５６を駆動するための信号で、ローサイドＦＥＴ９のゲート電圧波形に同期して論理が切り替わる。ローサイドＦＥＴ９がオンしている間にリセット信号はハイレベルとなり、コンデンサ５４の電荷が放電される。
【００５１】
図４において、まずＰ点では制御回路４９はハイサイドＦＥＴ８はオフ、ローサイドＦＥＴ９はオンの状態とする。制御回路７はフォトカプラ２１からのフィードバック情報に応じて、時刻Ｐから時刻Ｑの期間、前記スイッチ状態（ハイサイドＦＥＴ８はオフ、ローサイドＦＥＴ９はオン）を維持する。
【００５２】
次に、時刻Ｐから時刻Ｑの間、共振回路に流れる共振電流は２つの状態を遷移する。まず、共振電流Ｉｒｅｓは、トランス１１  →  電流共振コンデンサ１４  →  ローサイドＦＥＴ９と流れ、電流共振コンデンサ１４の電圧は上昇する。トランス１１に蓄えられたエネルギーが放出されると、共振電流の向きが反転する。共振電流Ｉｒｅｓは、電流共振コンデンサ１４  →  トランス１１  →  ローサイドＦＥＴ９と流れ、電流共振コンデンサの電圧Ｖｃｒは徐々に下降する。これと同時にモニタ電圧Ｖｄも変位していく。
【００５３】
トランジスタ６１は、モニタ電圧Ｖｄが下降し、ＶｆＨ−Ｖｂｅの値より低くなると導通し、コンデンサ６３の電荷を放電する。以降、トランジスタ６１はモニタ電圧Ｖｄが継続して減少するため、導通を継続する。その結果、Ｖｆは減少する。トランジスタ６１はＶｄの変位が小さくなると、トランジスタ６１のＶｂｅを維持できなくなり、十分に導通できなくなる。Ｖｆの電位は定電流源６５の電流による充電電流により徐々に上昇する。その後、トランジスタ６１がオフすると、所定電圧ＶｆＨまで上昇する。このときコンパレータ６１の出力Ｖｏｕｔ２は、コンパレータ６１の他方の入力Ｖｒｅｆ２を上回ると反転する。
【００５４】
制御回路４９が決定したオン時間が経過する時刻Ｑでは、制御回路４９は、ローサイドＦＥＴ９をオフし、時刻Ｒまでの期間はデッドタイムを形成する。時刻Ｑから時刻Ｒの期間、共振電流Ｉｒｅｓは電流共振コンデンサ１４  →  トランス１１  →  ハイサイドＦＥＴ８のボディダイオードと流れ、共振コンデンサの電圧Ｖｃｒは減少する。この区間では、電流共振コンデンサ１４の電Ｖｃｒが低くなると、共振電流Ｉｒｅｓは徐々に減少しゼロに近づく。この後、制御回路４９は、時刻ＲでハイサイドＦＥＴ８をオンする。このときハイサイドＦＥＴ８のボディダイオードＤ１に電流が流れている。この状態でハイサイドＦＥＴ８をオンすることでＺＶＳが達成される。
【００５５】
制御回路４９は、フォトカプラ２１からのフィードバック情報に応じて、所定期間、前記スイッチ状態（ハイサイドＦＥＴ８オン、ローサイドＦＥＴ９オフ）を維持する。Ｐ〜Ｑの期間と比較すると負荷電流が増え、駆動周波数を低くしようとするため、Ｒ〜Ｓの期間の方がスイッチ状態の維持時間は長くなる。
【００５６】
時刻Ｒから時刻Ｓの間、共振電流Ｉｒｅｓは２つの状態を遷移する。まず、共振電流Ｉｒｅｓは電流共振コンデンサ１４  →  トランス１１  →  ハイサイドＦＥＴ８と流れる。電流共振コンデンサ１４の電圧Ｖｃｒは減少を続ける。電流共振コンデンサ１４に蓄えられたエネルギーが放出されると、電流の向きが反転する。共振電流Ｉｒｅｓは、ハイサイドＦＥＴ９  →  トランス１１  →  電流共振コンデンサ１４と流れ、電流共振コンデンサ１４の電圧Ｖｃｒは徐々に上昇する。電流共振コンデンサ１４の電圧Ｖｃｒと同期してモニタ電圧Ｖｄも変位する。モニタ電圧Ｖｄがコンデンサ５４の電位＋Ｖｂｅの値より高くなると、トランジスタ５２が導通し、コンデンサ５７の電荷を放電する。
【００５７】
以降、トランジスタ５２はモニタ電圧Ｖｄが上昇を継続する間、導通を継続する。その結果Ｖｒは減少していく。コンパレータ６０の出力Ｖｏｕｔ１はＶｒがＶｒｅｆ１を下回ると反転してローレベルとなる。トランジスタ５２は、Ｖｄの上昇変位が小さくなると十分に導通できなくなる。Ｖｒの電位は、定電流源６５の電流による充電電流が多くなるため、徐々に上昇する。トランジスタ５２がオフすると、Ｖｒは所定電圧ＶｒＨまで上昇する。コンパレータ６０の出力Ｖｏｕｔ１は、Ｖｒがコンパレータ６０の他方の入力Ｖｒｅｆ１を上回ると反転してハイレベルとなる。
【００５８】
制御回路４９が決定したオン時間が経過する時刻Ｓでは、制御回路４９は、ハイサイドＦＥＴ８をオフし、時刻Ｔまでの期間はデッドタイムを形成する。
【００５９】
時刻Ｓから時刻Ｔの期間、共振電流Ｉｒｅｓはトランス１１  →  電流共振コンデンサ１４  →  ローサイドＦＥＴ９のボディダイオードと流れるため、電流共振コンデンサ１４の電圧Ｖｃｒは上昇する。電流共振コンデンサ１４の電圧Ｖｃｒが上昇するに従って、共振電流Ｉｒｅｓは徐々に減少する。制御回路４９は、時刻ＴでローサイドＦＥＴ９をオンする。このときローサイドＦＥＴ９のボディダイオードＤ１に電流が流れている。この状態でローサードＦＥＴ９をオンするためＺＶＳが達成される。
【００６０】
時刻Ｔでは制御回路４９はローサイドＦＥＴ９をオン、ハイサイドＦＥＴ８をオフとする。制御回路４９はフィードバック情報に応じて、前記スイッチ状態（ローサイドＦＥＴ９をオン、ハイサイドＦＥＴ８をオフ）を維持する。Ｒ〜Ｓの期間と比較するとさらに負荷電流が増え、駆動周波数を低くしようとするため、Ｔ〜Ｕの期間の方が前記スイッチ状態の維持時間は長くなる。
【００６１】
時刻Ｔから時刻Ｕの間、共振電流は２つの状態を遷移する。まず、トランス１１  →  電流共振コンデンサ１４  →  ローサイドＦＥＴ９と電流が流れ電流共振コンデンサ１４の電圧Ｖｃｒは上昇を続ける。トランス１１に蓄えられたエネルギーが放出されると、電流の向きが反転する。共振電流は、電流共振コンデンサ１４  →  トランス１１→ローサイドＦＥＴ９と流れるため、電流共振コンデンサの電圧は徐々に下降する。電流共振コンデンサ１４の電圧Ｖｃｒと同期してＶｄも変位していく。
【００６２】
トランジスタ６１は、モニタ電圧Ｖｄが下降し、ＶｆＨ−Ｖｂｅの値より低くなると導通し、コンデンサ６３の電荷を放電する。コンパレータ６６の出力Ｖｏｕｔ２は、Ｖｆがコンパレータ６６の他方の入力であるＶｒｅｆ２を下回ると反転してローレベルとなる。以降、トランジスタ６１はＶｄが継続して減少するため、導通が継続する。その結果、Ｖｆも減少していく。トランジスタ６１は、Ｖｄの変位が小さくなると十分に導通できなくなる。Ｖｆの電位は定電流源６５の電流により徐々に上昇する。Ｖｆはトランジスタ６１がオフすると、所定電圧ＶｆＨまで上昇する。このときコンパレータ６１の出力Ｖｏｕｔ２は、コンパレータ６６の他方の入力Ｖｒｅｆ２を上回ると反転してハイレベルとなる。
【００６３】
Ｖｏｕｔ２は制御回路４９が決定したオン時間が経過する時刻Ｕ’に到達するまでに、ハイレベルとなる。ＺＶＳが維持できている場合は、ＶＱ２ｇｓがオフとなった後に、Ｖｏｕｔ２がハイレベルになる。一方、時刻ＵではＶＱ２ｇｓがオンの状態でＶｏｕｔ２がハイレベルとなる。この状態を３１のゲートドライバで検知して、ＶＱ２ｇｓを強制的にオフする。
【００６４】
ゲートドライバ３１の内部は図５に示すようにＡＮＤ回路６７と、イネーブル付きバッファ６８とローサイドゲートオフ回路６９とゲート出力回路７０からなる。同様の回路構成をハイサイドＦＥＴ８のゲートに対しても有する。イネーブル付きバッファ６８はＶｏｕｔ２の出力の立下りでＥＮＡＢＬＥとなり、ＶＱ２ｇｓの立下りでＤＩＳＡＢＬＥとなる。ＡＮＤ回路６７の出力は、ＶＱ２ｇｓがオフする前に、Ｖｏｕｔ２がハイレベルとなった場合に、ハイレベルの出力となる。このとき、ローサイドゲートオフ回路６９が動作し、ローサイドゲートオフ信号が出力されてＦＥＴ９のゲート出力を強制的にオフする。
【００６５】
制御回路４９は、ゲートドライバの動作により、時刻Ｕ‘でローサイドＦＥＴ９をオフする。所定期間のデッドタイムを経てから、時刻ＶでハイサイドＦＥＴ８をオンする。時刻Ｖで、共振電流Ｉｒｅｓは共振コンデンサ１４  →  トランス１１  →  ハイサイドＦＥＴ８のボディダイオードへ流れている。このタイミングでハイサイドＦＥＴ８をオンすることでＺＶＳを維持することが可能となる。
【００６６】
以上の構成により、共振回路に対して負荷が大きくなった場合でも、電流共振コンデンサ１４の電圧の変位する方向と、二つのＦＥＴ（ハイサイドＦＥＴとローサイドＦＥＴ）の駆動状況とにより、共振状態を逸脱しないようにＦＥＴをオフさせることが可能となる。その結果、ＦＥＴに流れる貫通電流を防止することが可能となる。
【００６７】
＜スイッチング電源の適用例＞
上記の実施例１、２で説明した電流共振方式のスイッチング電源装置を、例えばレーザビームプリンタ、複写機、ファクシミリ等の画像形成装置における低電圧電源として適用することができる。以下にその適用例を説明する。スイッチング電源は、画像形成装置における制御部としてのコントローラへの電力供給、また、用紙を搬送する搬送ローラの駆動部としてのモータへの電力供給のための電源として適用される。
【００６８】
図８（ａ）に画像形成装置の一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ２００は、画像形成部２１０として潜像が形成される像担持体としての感光ドラム２１１、感光ドラムに形成された潜像をトナーで現像する現像部２１２を備えている。そして感光ドラム２１１に現像されたトナー像をカセット２１６から供給された記録媒体としてのシート（不図示）に転写して、シートに転写したトナー像を定着器２１４で定着してトレイ２１５に排出する。また、図８（ｂ）に画像形成装置の制御部としてのコントローラと駆動部としてのモータへの電源からの電力供給ラインを示す。前述の電流共振電源は、このような画像形成動作を制御するＣＰＵ３１０有するコントローラへ３００の電力供給、また、画像形成のための駆動部としてのモータ３１２、３１３に電力を供給する低圧電源として適用できる。供給する電力としては、コントローラ３００へは３．３Ｖ、モータへは２４Ｖを供給する。例えばモータ３１２はシートを搬送する搬送ローラを駆動するモータ、モータ３１３は定着器２１４を駆動するモータである。レーザビームプリンタのような画像形成装置は、シートを搬送するモータや画像形成部としての感光ドラムや現像部等を駆動するモータの負荷に変動が生じる場合があり、これらの負荷変動に対応して上記のスイッチング電源装置からモータに安定して電力を供給する必要がある。上記の電流共振方式のスイッチング電源装置を適用すれば、負荷に変動が生じた場合でも、貫通電流を防止して、かつ、安定した電圧を供給することができる。
【００６９】
なお、上記実施例１，２で説明した電流共振電源は、ここで示した画像形成装置に限らず他の電子機器の低電圧電源としても適用可能である。
【符号の説明】
【００７０】
１  商用電源
２  整流回路
３  平滑コンデンサ
４、５  抵抗
６  比較器
７  制御回路
８、９  スイッチング素子（ＦＥＴ）
１０  コンデンサ
１１  トランス
１２  励磁インダクタンス
１３  リーケージインダクタンス
１４  電流共振コンデンサ
１５  ダイオード
１６  平滑コンデンサ
１７  負荷抵抗
１９  シャントレギュレータ
【図１】
0005729989.tif 000002
【図２】
0005729989.tif 000003
【図３】
0005729989.tif 000004
【図４】
0005729989.tif 000005
【図５】
0005729989.tif 000006
【図６】
0005729989.tif 000007
【図７】
0005729989.tif 000008
【図８】
0005729989.tif 000009