(57)【特許請求の範囲】
【請求項１】
シリコン単結晶基板の一面側に、第一のエピタキシャル層を成長させる第一の成長工程と、
該第一の成長工程の後に、前記シリコン単結晶基板の面取り部に堆積しているシリコン堆積物を除去する堆積物除去工程と、
該堆積物除去工程の後に、前記第一のエピタキシャル層に重ねて、第二のエピタキシャル層を成長させる第二の成長工程と、を少なくとも備えたことを特徴とするエピタキシャルウェーハの製造方法。
【請求項２】
前記堆積物除去工程は、前記シリコン堆積物を研磨する工程であることを特徴とする請求項１記載のエピタキシャルウェーハの製造方法。
【請求項３】
シリコン単結晶基板のドーパント濃度は、前記第一のエピタキシャル層および前記第二のエピタキシャル層のそれぞれのドーパント濃度と同じか、それよりも低く、
かつ、前記第一のエピタキシャル層のドーパント濃度は、前記第二のエピタキシャル層の濃度よりも高いことを特徴とする請求項１または２記載のエピタキシャルウェーハの製造方法。
【請求項４】
前記第一のエピタキシャル層のドーパント濃度は１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、１．０×１０２１ａｔｏｍｓ／ｃｍ３以下であることを特徴とする請求項３記載のエピタキシャルウェーハの製造方法。
【請求項５】
シリコン単結晶基板の一面側に、
１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、１．０×１０２１ａｔｏｍｓ／ｃｍ３以下のドーパント濃度を有する第一のエピタキシャル層と、
前記第一のエピタキシャル層上に形成され、前記第一のエピタキシャル層のドーパント濃度よりもドーパント濃度が低い第二のエピタキシャル層とを少なくとも備え、
前記単結晶基板のドーパント濃度は、前記第一のエピタキシャル層および前記第二のエピタキシャル層のドーパント濃度と同じか、それよりも低く、
前記シリコン単結晶基板の面取り部では前記第一のエピタキシャル層が除去されているとともに第二のエピタキシャル層が形成されていることを特徴とするエピタキシャルウェーハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン単結晶基板に、少なくとも２層以上のエピタキシャル層を形成したエピタキシャルウェーハの製造方法、エピタキシャルウェーハに関する。
【背景技術】
【０００２】
半導体製造分野において、シリコン単結晶基板上にエピタキシャル層を成長させたエピタキシャルウェーハが従来から知られている。エピタキシャルウェーハは基板上に任意の厚さ、抵抗をもったエピタキシャル層を形成でき、デバイス製作において障害となるｇｒｏｗ−ｉｎ欠陥問題の解消もできる為、その使用範囲は広がっている。
【０００３】
半導体デバイスは年々、微細化の要求が高くなっており、それに伴い使用されるエピタキシャルウェーハの品質向上も求められている。エピタキシャル層の抵抗率の均一性は重要な要求事項である。
【０００４】
近年ではウェーハ中心から周縁領域（ウェーハ側面より約３〜５ｍｍ）まで、抵抗率のエピタキシャル層内の均一性をも含めた管理が必要となってきている。こうした抵抗率のエピタキシャル層内の均一性を保つためには、エピタキシャル層の中心から周縁部分までの全域で、ドーパント濃度を均一に保つことが重要である。
一方、パワーＭＯＳ、ＩＧＢＴ用などのエピタキシャルウェーハを製造する場合、ボロンや砒素が高濃度にドープされたシリコン単結晶基板が用いられる。高濃度にドープされた基板を用いてエピタキシャル成長を行うと、基板中のドーパントが一旦、気相中に飛び出し、再びエピタキシャル層中に取り込まれる現象、いわゆるオートドーピング（オートドープ）が生じる。オートドープが生じると、エピタキシャル層の抵抗率分布が悪化してしまうことが知られている。
【０００５】
特に、エピタキシャル層の周縁領域に高濃度のドーパントが取り込まれ、エピタキシャルウェーハの周縁領域では、同型のドーパントガスを使用した場合、エピタキシャル層の表面近傍の抵抗率が周縁に向かって急激に低下する状態となる。または、たとえ表面近傍の抵抗率が均一であっても、エピタキシャル層の表面よりシリコン単結晶基板に向かう深さ方向の抵抗率分布（エピタキシャルプロファイル）において緩やかに抵抗率が低下する状態となる。その結果、エピタキシャルウェーハの周縁領域で抵抗率の均一性が保たれず、１枚のエピタキシャルウェーハで周縁領域まで多数のデバイスを形成することができなくなってしまう。
同様の理由から、エピタキシャルウェーハの周縁領域では、異型ドーパントを使用した場合に、エピタキシャル層の表面近傍の抵抗率が周縁に向かって急激に上昇するように打ち消しあう、さらには反転しない状態となる可能性がある。
【０００６】
こうした、エピタキシャルウェーハ製造時のオートドープを防止するために、例えば、特許文献１〜３には、ＣＶＤ法によって、シリコン単結晶基板の裏面側にシリコン酸化膜を形成したシリコン単結晶基板を用いて、エピタキシャル層の形成を行ったエピタキシャルウェーハが知られている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開昭６２−１２８５２０号公報
【特許文献２】特開平１０−７００８０号公報
【特許文献３】特開２００２−１６４２８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、こうした特許文献１〜３に示された方法では、シリコン単結晶基板の裏面側に酸化膜を形成する際に、Ｆｅなどの金属不純物汚染を招き易く、また、シリコン単結晶基板の端部の面取り部分に酸化膜を形成した場合には、ノジュールを発生してパーティクルなどの発塵を生じるなどの課題があった。また、ＣＶＤ装置などの専用設備や追加の処理工程が必要となるなどの課題もあった。
【０００９】
近年、エピタキシャルウェーハとして、ドーパント濃度が異なる複数のエピタキシャル層を備えたエピタキシャルウェーハの提供が求められている。例えば、ドーパントが高濃度に添加された低抵抗率の第一のエピタキシャル層を形成して、このエピタキシャル層をバッファー層あるいはゲッタリング層とし、第一のエピタキシャル層上に、第一のエピタキシャル層よりも低濃度のドーパントが添加された第二のエピタキシャル層を形成したエピタキシャルウェーハが用いられている。
【００１０】
しかしながら、本発明者らの実験によれば、上述したような低抵抗率のエピタキシャル層（第一エピタキシャル層）上に、それよりも抵抗率が高いエピタキシャル層（第二エピタキシャル層）を備えた多層構造のエピタキシャルウェーハの製造にあっては、成長させるエピタキシャル層の抵抗率よりも抵抗率が高いシリコン単結晶基板を使用した場合であっても、第二のエピタキシャル層の周縁部のドーパント濃度が高くなってしまい、第二のエピタキシャル層の面内抵抗率分布が悪化する課題があることが判明した。
【００１１】
本発明は、上記の課題を解決するためになされたもので、エピタキシャル層の形成時のオートドープを確実に抑制することで、エピタキシャルウェーハの抵抗率均一性を向上させ、周縁部まで効率的にデバイスの形成が可能なエピタキシャルウェーハの製造方法およびエピタキシャルウェーハを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明者らは、第二のエピタキシャル層の面内抵抗率分布が悪化する原因について鋭意研究した結果、以下の結論に至った。
通常、シリコン単結晶基板の端部には、仕様に応じて種々の形状の面取り加工（フルラウンド形状、テーパー面取り、非対称面取りなど）が施され、幅数百μｍ程度の面取り部が形成されるため、シリコン単結晶基板の表面上にエピタキシャル成長処理を行うと、不可避的に面取り部にもシリコン層が堆積する。このシリコン層の堆積はエピタキシャル成長処理が施されるシリコン単結晶基板の表面側に限らず、シリコン単結晶基板の端部から裏面側にまで成長ガスが回り込み、シリコン単結晶基板の裏面側の面取り部にまでシリコン層が堆積する。
このため、シリコン単結晶基板の表面上に第一のエピタキシャル層を形成した場合、高濃度のドーパントを有するシリコン層が面取り部に堆積し、第二のエピタキシャル層の形成時に、面取り部上に堆積したシリコン堆積物からドーパントが揮発し第一のエピタキシャル層に取り込まれ、第二のエピタキシャル層の周縁部のドーパント濃度が高まるものと結論付けた。現状、シリコン単結晶基板の面取り部へのシリコン層の堆積を防止する技術は確立されていない。
【００１３】
上記課題を解決するために、本発明のいくつかの態様は次のようなエピタキシャルウェーハの製造方法およびエピタキシャルウェーハを提供するものである。
すなわち、本発明のエピタキシャルウェーハの製造方法は、シリコン単結晶基板の一面側に、第一のエピタキシャル層を成長させる第一の成長工程と、該第一の成長工程の後に、前記シリコン単結晶基板の面取り部に堆積しているシリコン堆積物を除去する堆積物除去工程と、該堆積物除去工程の後に、前記第一のエピタキシャル層に重ねて、第二のエピタキシャル層を成長させる第二の成長工程と、を少なくとも備えたことを特徴とする。
【００１４】
前記堆積物除去工程は、前記シリコン堆積物を研磨する工程とすることができる。
また、シリコン単結晶基板のドーパント濃度は、前記第一のエピタキシャル層および前記第二のエピタキシャル層のそれぞれのドーパント濃度と同じか、それよりも低く、かつ、前記第一のエピタキシャル層のドーパント濃度は、前記第二のエピタキシャル層よりも高ければよい。
さらに、本発明においては、上記の第一の成長工程と堆積物除去工程と第二の成長工程とを有していれば、これ以外の層を成長させる成長工程や、他の処理工程を有することができる。これにより、２層のみならずたとえば３層以上とされる多層のエピタキシャル層を成長させるウェーハの製造にも適用することができる。さらに、他の層を積層した後に上記の第一の成長工程と堆積物除去工程と第二の成長工程とをおこなうこと、あるいは、上記の第一の成長工程と堆積物除去工程と第二の成長工程とをおこなった後に、他の層を積層することも可能である。
【００１５】
本発明のエピタキシャルウェーハは、シリコン単結晶基板の一面側に、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、１．０×１０２１ａｔｏｍｓ／ｃｍ３以下のドーパント濃度を有する第一のエピタキシャル層と、前記第一のエピタキシャル層上に形成され、前記第一のエピタキシャル層のドーパント濃度よりもドーパント濃度が低い第二のエピタキシャル層とを少なくとも備え、前記単結晶基板のドーパント濃度は、前記第一のエピタキシャル層および前記第二のエピタキシャル層のドーパント濃度と同じか、それよりも低く、前記シリコン単結晶基板の面取り部では前記第一のエピタキシャル層が除去されているとともに第二のエピタキシャル層が形成されているエピタキシャルウェーハである。
【００１６】
本発明のエピタキシャルウェーハの製造方法において、シリコン単結晶基板のドーパント濃度は、前記第一のエピタキシャル層および前記第二のエピタキシャル層のそれぞれのドーパント濃度と同じか、それよりも低く設定したのは、シリコン単結晶基板そのものからのオートドープの影響を確実に排除するためであり、これは、たとえ裏面周縁部の高濃度堆積物を除去しても、使用する基板そのもの濃度がエピ層よりも高いと、基板からのオートドープにより、エピタキシャル層の面内抵抗率分布が悪化（遷移領域の幅が拡大）してしまうという問題を解決するためである。
【００１７】
また、前記第一のエピタキシャル層のドーパント濃度を前記第二のエピタキシャル層の濃度よりも高いと設定したのは、第二のエピタキシャル層形成時に、裏面周縁部に堆積する高ドーパント濃度のシリコン堆積物からのオートドープの影響が大きく、裏面周縁部のシリコン堆積物の除去が必要になるからである。つまり、低濃度エピタキシャル層上に高濃度エピタキシャル層を形成する場合には、オートドープの問題は発生しないものである。
【００１８】
さらに、前記第一のエピタキシャル層のドーパント濃度は１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、１．０×１０２１ａｔｏｍｓ／ｃｍ３以下としたのは、１．０×１０１８ａｔｏｍｓ／ｃｍ３未満の濃度であれば、オートドープそのものの影響が小さいので問題とならないためで、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上の濃度になると、第二のエピタキシャル層中の中心部分と周縁領域における表面近傍の抵抗率の差が大きくなってしまい、面内バラツキ２％以内を満足させることができない。また、１．０×１０２１ａｔｏｍｓ／ｃｍ３を超える濃度では、ほぼ導体として機能し半導体としての特性を有しなくなるからである。なお、このドーパント濃度は、一般的に、バッファー層あるいはゲッタリング層としてユーザーより求められる低抵抗エピタキシャル層の要求仕様範囲を満たすものでもある。
【００１９】
なお、本発明においては、このようなドーパント濃度の関係を満たすエピタキシャル層を２層設けるウェーハの製造に対して適応するものであり、これ以外の他の製造条件がいかなるものであっても、限定されることはない。したがって、この上記の第一の成長工程と堆積物除去工程と第二の成長工程とで積層された２層が少なくとも一組成膜されていればよい。また、本発明で規定するシリコン単結晶基板の面取り部とは、面取り部全体、すなわち表面側の面取り部、面取り部の端面部、裏面側の面取り部までの領域を意味するものである。
【発明の効果】
【００２０】
本発明のエピタキシャルウェーハの製造方法によれば、第二のエピタキシャル層を成長させる際に、前工程である堆積物除去工程によって、シリコン単結晶基板の他面（裏面）側の周縁に形成された堆積物が予め除去されているため、この堆積物のドーパント成分が揮発して第二のエピタキシャル層の端部に回りこみ、第一のエピタキシャル層よりも低ドーパント濃度の第二のエピタキシャル層の周縁領域に取り込まれてしまうオートドープを確実に防止することができる。
【００２１】
第一のエピタキシャル層の形成後に堆積物を除去し、第二のエピタキシャル層の形成時にオートドープを防止することで、中心から端部に至るまで、全域で均一なドーパント濃度の第二のエピタキシャル層を形成することができる。こうして得られた第一のエピタキシャル層と第二のエピタキシャル層とを備えたエピタキシャルウェーハは、表面近傍の抵抗率が中心から周縁まで均一となり、１枚のエピタキシャルウェーハで周縁領域まで多数のデバイスを効率的に形成することが可能になる。
【図面の簡単な説明】
【００２２】
【図１】本発明のエピタキシャルウェーハの一例を示す概略断面図である。
【図２】本発明のエピタキシャルウェーハの製造方法の一例を示す概略断面図である。
【図３】本発明のエピタキシャルウェーハの製造方法の一例を示すフローチャートである。
【図４】エピタキシャル成長装置の一例を示す断面図である。
【図５】堆積物除去工程におけるシリコン単結晶基板の研磨位置を示す説明図である。
【図６】堆積物除去工程に用いる研磨装置の一例を示す説明図である。
【図７】堆積物除去工程に用いる研磨装置の一例を示す説明図である。
【図８】堆積物除去工程に用いる研磨装置の一例を示す説明図である。
【図９】エピタキシャルウェーハ深さ方向の比抵抗分布を示すグラフである（比較例）。
【図１０】エピタキシャルウェーハ深さ方向の比抵抗分布を示すグラフである（本発明例）。
【図１１】エピタキシャルウェーハ径方向の比抵抗分布を示すグラフである（本発明例および比較例）。
【発明を実施するための形態】
【００２３】
以下、図面を参照して、本発明に係るエピタキシャルウェーハの製造方法、およびエピタキシャルウェーハの一実施形態について説明する。なお、以下に示す実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。
【００２４】
まず最初に、エピタキシャルウェーハの一例を説明する。図１は本発明のエピタキシャルウェーハの製造方法によって得られる、エピタキシャルウェーハの構成例を示す断面図である。
エピタキシャルウェーハ（エピタキシャルシリコンウェーハ）１は、例えば、ｐ型のシリコン単結晶基板１０と、このシリコン単結晶基板１０の一面側１０ａに形成されたｐ＋型の第一のエピタキシャル層１１と、ｐ型の第二のエピタキシャル層１２とから構成されたｐ／ｐ＋／ｐ型のエピタキシャルウェーハである。なお、ｐ＋型とは、抵抗率１ｍΩｃｍ〜１００ｍΩｃｍに相当する濃度であり、ｐ型とは抵抗率０．１〜１０００Ωｃｍに相当する濃度を意味する。
【００２５】
シリコン単結晶基板１０は、例えば、チョクラルスキー法によりシリコン単結晶インゴットを育成する過程で単結晶の比抵抗が１０Ω・ｃｍ程度となるようにボロンが添加された単結晶インゴットからスライスされたものであり、ラッピング、面取り、鏡面研磨など公知の加工処理が施されたシリコン単結晶基板である。
【００２６】
第一のエピタキシャル層１１は、例えば、エピタキシャル層の比抵抗が０．０５ｍΩ・ｃｍとなるように、原料ソースガス（ＳｉＨＣｌ３）、ドーパントガス（Ｂ２Ｈ６）、キャリアガス（Ｈ２）などの供給量を調整したガス雰囲気中でエピタキシャル成長処理を行って、シリコン単結晶基板１０の表面上にエピタキシャル成長させたものである。
このドーパントが高濃度に添加された第一のエピタキシャル層１１は、デバイス工程において、バッファー層やゲッタリング層として有効に機能する。
【００２７】
第二のエピタキシャル層１２は、例えば、エピタキシャル層の比抵抗が５Ω・ｃｍとなるように、原料ソースガス（ＳｉＨＣｌ３）、ドーパントガス（Ｂ２Ｈ６）、キャリアガス（Ｈ２）などの供給量を調整したガス雰囲気中でエピタキシャル成長処理を行って、第一のエピタキシャル層１１の表面上にエピタキシャル成長させたものである。
【００２８】
本発明のエピタキシャルウェーハを構成するシリコン単結晶基板１０の裏面の周縁部は、第一のエピタキシャル層１１の形成時にシリコン単結晶基板１０の裏面周縁部に堆積するシリコン堆積物が除去されている。すなわち、第二のエピタキシャル層１２の形成時にシリコン堆積物起因からのオートドープを受けないため、第二のエピタキシャル層１２は面内抵抗率分布が均一であるという特性を有する。
【００２９】
なお、第一のエピタキシャル層１１のドーパント濃度は、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、１．０×１０２１ａｔｏｍｓ／ｃｍ３以下の濃度とすることが望ましい。第一のエピタキシャル層のドーパント濃度が１．０×１０１８ａｔｏｍｓ／ｃｍ３未満では、バッファー層あるいはゲッタリング層として機能しないからであり、オートドープそのものの影響も小さいので、シリコン堆積物を除去しなくてもあまり問題とならない。経験的には、第一のエピタキシャル層１１と第二のエピタキシャル層が同じ極性である場合、第二のエピタキシャル層のドーパント濃度との濃度差が１０００倍以上になると、上述したシリコン堆積物からのオートドープが顕著となり、第二のエピタキシャル層の形成において抵抗ばらつきを生じてしまうため、シリコン堆積物の除去が必要となる。一方、１．０×１０２１ａｔｏｍｓ／ｃｍ３を超える濃度では、ほぼ導体として機能し、半導体としての特性を有しなくなってしまう。
【００３０】
次に、本発明のエピタキシャルウェーハの製造方法について説明する。
図２は、本発明の一実施形態であるエピタキシャルウェーハの製造方法を段階的に示した概略断面図である。また、図３は、エピタキシャルウェーハの製造工程を示したフローチャートである。
【００３１】
本発明のエピタキシャルウェーハの製造にあたっては、まず、シリコン単結晶基板１０を用意する（図２（ａ）参照）。シリコン単結晶基板１０は、例えば、ＣＺ法により育成されたシリコン単結晶インゴットからスライスしたウェーハ（半導体ウェーハ）を準備する。
【００３２】
次に、このスライスされたウェーハの周縁部を面取り用の砥石を用いて所定形状に面取りする。その結果、ウェーハの周縁部は、断面が所定の丸みを帯びた形状に成形される。
【００３３】
次に、ラップ盤を用いて面取りウェーハのラップ加工を施す。続いて、エッチング装置を用いて、ラップドウェーハを所定のエッチング液（混酸またはアルカリ＋混酸）に浸漬し、ラップ加工での歪み、面取り工程などの歪みなどを除去する。
【００３４】
その後、ＣＭＰ装置を用いてウェーハの表面または表裏面に鏡面研磨を施す。そして、ウェーハの一面が親水面となるように洗浄（エピタキシャル処理前の洗浄処理）する。以上のような工程で、シリコン単結晶基板１０を得る。
【００３５】
本発明で使用するシリコン単結晶基板１０としては、成長させるエピタキシャル層のドーパント濃度以下のドーパント濃度のものを使用する。すなわち、シリコン単結晶基板のドーパント濃度は、第一のエピタキシャル層および第二のエピタキシャル層のそれぞれのドーパント濃度と同じか、それよりも低く、かつ、第一のエピタキシャル層のドーパント濃度は、第二のエピタキシャル層よりも高いことが望ましい。
これにより、第一および第二のエピタキシャル層の形成処理時にウェーハそのものからのオートドープを防止でき、エピタキシャル層の抵抗ばらつきを防止することができる。なお、シリコン単結晶基板および各エピタキシャル層のドーパント極性は、ｐ型（ボロン）でも、ｎ型（リン、砒素、アンチモンなど）でもよく、目的とする製品使用に応じて  適宜選定すればよい。
【００３６】
こうして得られたシリコン単結晶基板１０の一面１０ａ側に、まず、エピタキシャル成長装置を用いて第一のエピタキシャル層１１を形成する。
以下、シリコン単結晶基板１０に第一のエピタキシャル層１１や第二のエピタキシャル層１２を形成するためのエピタキシャル成長装置の一例を説明する。
【００３７】
図４は、エピタキャル成長装置の一例を示す要部断面図である。
エピタキシャル成長装置１０１は、その内部にエピタキシャル層の形成室（以下、層形成室という。）１０２を有している。この層形成室１０２は、上側ドーム１０３と、下側ドーム１０４と、これらドーム１０３及び１０４を固定支持するドーム取り付け体１０５とを備えている。上側ドーム１０３および下側ドーム１０４は、石英などの透明な材料から構成され、装置１０１の上方および下方に複数配置されたハロゲンランプ１０６により、サセプタ１１０およびシリコンウェーハＷが加熱される。
【００３８】
サセプタ１１０は、円板形状を有しており、サセプタ回転軸１０７に連なる支持アーム１０８によってその下面の外周部が嵌合されて固定され、サセプタ回転軸１０７を回転駆動することにより回転する。また、サセプタ１１０の外周部には、その周方向に向かって１２０度毎に合計３本の貫通孔が形成されている。各貫通孔には、シリコンウェーハＷを昇降させる昇降ピン１０９が遊挿されている。昇降ピン１０９の昇降は、リフトアーム１１１により行われる。
【００３９】
ドーム取り付け体１０５のうち、サセプタ１１０と対峙する高さ位置には、ガス供給口１１２とガス排出口１１３とが対向配置されている。エピタキシャル層を形成する際、ガス供給口１１２からは、層形成室１０２内にキャリアガスである水素ガスで希釈された原料ソースガスおよびドーパントソースガスの混合ガスが、シリコンウェーハＷの表面に対して平行（水平方向）に供給される。この供給された混合ガスは、ハロゲンランプ１０６により加熱されたシリコンウェーハＷの表面を通過してエピタキシャル層成長に供された後、ガス排出口１１３より装置１０１の外に排出される。
【００４０】
以上のような構成のエピタキシャル成長装置１０１を用いて、シリコン単結晶基板１０の一面側１０ａに第一のエピタキシャル層１１を形成する（Ｓ１：第一の成長工程）。まず、シリコン単結晶基板１０をサセプタ１１０上に載置し、サセプタ１１１を一定の回転数で回転させる。次にエピタキシャル成長装置内にキャリアガスである水素ガスを供給して、１１００℃以上の温度でシリコン単結晶基板表面を清浄化処理（水素ベーク）した後、キャリアガスと共に原料ソースガス、ドーパントガスを供給して１１００℃以上の温度で第一のエピタキシャル層の形成を行う。
【００４１】
原料ソースガスとしては、ＳｉＨ４ 、ＳｉＣｌ２Ｈ２、ＳｉＨＣｌ３、ＳｉＣｌ４などのシラン化合物ガスを採用することができる。また、ドーパントソースガスとしては、ジボラン（Ｂ２Ｈ６）などｐ型ドーパントガス、あるいはホスフィン（ＰＨ３）、アルシン（ＡｓＨ３）などのｎ型ドーパントガスのいずれも採用することができるここでは、ｐ型のドーパントを採用する。
【００４２】
なお、第一のエピタキシャル層１１のドーパント濃度は、１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、１．０×１０２１ａｔｏｍｓ／ｃｍ３以下の濃度とすることが望ましい。第一のエピタキシャル層のドーパント濃度が１．０×１０１８ａｔｏｍｓ／ｃｍ３未満では、バッファー層あるいはゲッタリング層として機能しないからであり、オートドープそのものの影響も小さいので、シリコン堆積物を除去しなくてもあまり問題とならない。経験的には、第一のエピタキシャル層１１と第二のエピタキシャル層が同じ極性である場合、第二のエピタキシャル層のドーパント濃度との濃度差が１０００倍以上になると、上述したシリコン堆積物からのオートドープが顕著となり、第二のエピタキシャル層の形成において抵抗ばらつきを生じてしまうため、シリコン堆積物の除去が必要となる。一方、１．０×１０２１ａｔｏｍｓ／ｃｍ３を超える濃度では、ほぼ導体として機能し、半導体としての特性を有しなくなってしまう。
【００４３】
図２は、エピタキシャルウェーハ１の模式的断面図を示すものであり、図２（ａ）に示すように、第一の成長工程Ｓ１では、シリコン単結晶基板１０の一面側１０ａに第一のエピタキシャル層１１が形成されると共に、面取り部１０ｃにも第一のエピタキシャル層１１と同じ成分のシリコン堆積物Ｐが形成される。
【００４４】
シリコン単結晶基板１０の面取り部１０ｃに形成される堆積物Ｐは、第一のエピタキシャル層１１の形成時（第一の成長工程Ｓ１）に、シリコン単結晶基板１０の外縁とサセプタ１１０との隙間などから原料ガスが回り込み、シリコン単結晶基板１０の周縁領域である面取り部１０ｃにおける他面（裏面）１０ｂ側にも堆積（成長）する。こうした堆積物Ｐをそのままにして、後工程で第二のエピタキシャル層を形成すると、オートドープの原因となる。
以上のような第一の成長工程Ｓ１を経て、シリコン単結晶基板１０の一面側１０ａに第一のエピタキシャル層１１が形成される。なお、本実施形態として、シリコン単結晶基板１０の面取り部の形状例として丸みを帯びたラウンド形状のものを示したが、これに限定されるものではなく、基板端部の表裏面をテーパー形状としたもの、表裏面のテーパー長さを異ならせた非対称面取り形状でもよい。
【００４５】
一面１０ａ側に第一のエピタキシャル層１１を形成したシリコン単結晶基板１０は、次に、堆積物除去工程Ｓ２を行う。この堆積物除去工程Ｓ２では、シリコン単結晶基板１０の周縁領域である面取り部１０ｃを、例えば鏡面研磨することによって、第一の成長工程Ｓ１で生じた堆積物Ｐを除去する（図２（ｂ）参照）。
以下に、こうした堆積物除去工程Ｓ２の一例を具体的に詳述する。
【００４６】
堆積物除去工程Ｓ２では、第一のエピタキシャル層１１を形成したシリコン単結晶基板１０の面取り部１０ｃの全周が鏡面研磨される。即ち、図５に示すように、シリコン単結晶基板１０のエピタキシャル層１１が形成された部分との境界から、端面との境界までの面取り部の上面Ｅ１、面取り部の端面Ｅ２および当該端面との境界から、裏面との境界までの面取り部の下面Ｅ３について鏡面研磨される。この堆積物除去工程Ｓ２において、面取り部の上面Ｅ１、端面Ｅ２及び下面Ｅ３は同時に鏡面研磨してもよいし、あるいは順次鏡面研磨してもよいが、少なくともオートドープの原因となる部分を確実に除去することが必要である。
【００４７】
図６は、堆積物除去工程Ｓ２で用いる、第一のエピタキシャル層１１を形成したシリコン単結晶基板１０の周縁領域の面取り部の上面Ｅ１、端面Ｅ２及び下面Ｅ３を同時に鏡面研磨する研磨装置２０１を示す平面図である。また、図７は、図６のIIIB−IIIB線に沿う断面図、図８は、図６のIIIC−IIIC線に沿う断面図である。
【００４８】
この研磨装置２０１は第一のエピタキシャル層１１を形成したシリコン単結晶基板１０を吸着保持して回転する回転台２２１と、回転台２２１の周囲に配置された３対の研磨布２２２ａ，２２２ｂ，２２２ｃとを備える。３対の研磨布２２２ａ，２２２ｂ，２２２ｃは、それぞれ面取り部の上面Ｅ１を研磨するために、図７の右側に示すように下向きに傾斜して配置された研磨布２２２ａと、面取り部の端面Ｅ２を研磨するために、図８に示すように起立して配置された研磨布２２２ｂと、面取り部の下面Ｅ３を研磨するために、図７の左側に示すように上向きに傾斜して配置された研磨布２２２ｃとに分類され、それぞれ円周方向に等配長で配置されている。
【００４９】
こうした構成の研磨装置２０１を用いて、第一のエピタキシャル層１１を形成したシリコン単結晶基板１０を吸着保持した回転台２２１を回転させ、研磨剤を含むスラリーを供給しつつ３対の研磨布２２２ａ，２２２ｂ，２２２ｃを面取り部１に接触させると、面取り部の上面Ｅ１、端面Ｅ２及び下面Ｅ３が同時に研磨されることになる。
【００５０】
そして、研磨布２２２ｂ，２２２ｃによって、面取り部の端面Ｅ２及び下面Ｅ３が研磨される際に、第一の成長工程Ｓ１でシリコン単結晶基板１０の面取り部１０ｃに形成された、オートドープの原因となる堆積物Ｐが除去される（図２（ｂ）参照）。
【００５１】
以上のような堆積物除去工程Ｓ２によって、面取り部１０ｃに形成された堆積物Ｐが除去された、第一のエピタキシャル層１１を形成したシリコン単結晶基板１０は、次に、第二の成長工程Ｓ３を行う。この第二の成長工程Ｓ３では、第一のエピタキシャル層１１に重ねて、第二のエピタキシャル層１２を形成する（図２（ｃ）参照）。
【００５２】
第二のエピタキシャル層１２の形成にあたっては、前述した第一のエピタキシャル層１１の形成と同様に、図４に示すようなエピタキシャル成長装置１０１を用いて、第一のエピタキシャル層１１の上に第二のエピタキシャル層１２をエピタキシャル成長させればよい。
【００５３】
第二のエピタキシャル層１２のドーパント濃度は、第一のエピタキシャル層１１のドーパント濃度以下に設定される。第一のエピタキシャル層のドーパント濃度よりも高い場合には、堆積物‘Ｐが存在していてもオートドープによる抵抗のばらつきを生じないので、堆積物‘Ｐを研磨処理などで除去しなくてもよい。
堆積物除去工程Ｓ２は、研削、研磨、枚葉エッチングなど、部分的なシリコン除去処理が可能な手法ではあればその手段は限定されないが、面取り部１ｂの形状を精密に制御する観点からは鏡面研磨処理が望ましく、鏡面研磨処理としては上述した研磨布による鏡面研磨処理以外に、公知のテープ方式研磨やホイール式研磨処理なども採用することができる。
また、面取り部１０ｃ以外のシリコン単結晶基板１０の裏面側にも第一のエピタキシャル層１１と同じ成分のシリコン堆積物Ｐが堆積している場合は、これを除去するように鏡面研磨処理を施すことが望ましい。
なお、シリコン堆積物Ｐの有無は周知のＦＴＩＲ（Fourier Transforn Infrared）法や分光エリプソン法など、光学式の非破壊検査で確認することができる。
また、通常、エピタキシャル成長処理前のシリコン単結晶基板は、その面取り部に鏡面研磨が施されるが、この鏡面研磨処理工程を省略し、堆積物除去工程Ｓ２で実施する鏡面研磨処理に代えることができる。
【００５４】
なお、こうした第二のエピタキシャル層１２を形成する第二の成長工程を経た後に、エピタキシャルウェーハ１の平坦度を向上させる目的で、第二のエピタキシャル層１２表面および／またはシリコン単結晶基板１０の裏面１０ｂを仕上げ研磨することも好ましい。
【００５５】
こうした第二のエピタキシャル層１２を成長させる際に、前工程である堆積物除去工程Ｓ２によって、シリコン単結晶基板１０の他面（裏面）側を含む周縁領域である面取り部１０ｃに形成された堆積物Ｐが予め除去されているため、この堆積物Ｐのドーパント成分が揮発して第二のエピタキシャル層１２の端部に取り込まれてしまうオートドープを確実に防止することができる。
【００５６】
以上のように、第一のエピタキシャル層１１の形成後に堆積物Ｐを除去し、第二のエピタキシャル層１２の形成時にオートドープを防止することで、中心から端部に至るまで、全域で均一なドーパント濃度の第二のエピタキシャル層１２を形成することができる。こうして得られた第一のエピタキシャル層１１と第二のエピタキシャル層１２とを備えたエピタキシャルウェーハ１は、表面近傍の抵抗率が中心から周縁まで均一となり、１枚のエピタキシャルウェーハ１で周縁領域まで多数のデバイスを効率的に形成することが可能になる。
【００５７】
また、本発明において、シリコン単結晶基板１０は、第一のエピタキシャル層１１を成膜する前に、他のエピタキシャル成長を施したものとすることや、第二のエピタキシャル層１２の形成後に、他のエピタキシャル膜を形成することも可能である。例えば、第二のエピタキシャル層１２よりも抵抗の高いエピタキシャル層を第二のエピタキシャル層１２上に形成する場合は、オートドープ因子となる堆積物‘Ｐを鏡面研磨により除去することが望ましい。さらに、本発明は、エピタキシャル層が多段に形成されたエピタキシャルシリコンウェーハにおいて、積層順が連続した２層でのドーパント濃度が１０００分の１以下に変化するときにシリコン堆積物を除去する堆積物除去工程を適応して好適なものである。なお、ここでドーパント濃度差を設定する場合には、同種のドーパントのみを考慮するものとし、例えば、異種のドーパントは濃度差１０００分の１という基準に対して算入しないものとする。
【実施例】
【００５８】
本発明の効果を検証した。
シリコン単結晶基板として、テーパー面取り加工された、直径３００ｍｍ、結晶方位（１００）、リン（Ｐ）をドープしたｎ−型で比抵抗が１０．０Ω・ｃｍのものを用いた。
第一のエピタキシャル層としては、ボロン（Ｂ）をドープしたｐ＋型で比抵抗が０．００８Ω・ｃｍ、層の厚みが１．２μｍとした。
第二のエピタキシャル層としては、ボロンをドープしたｐ型で比抵抗が３．５Ω・ｃｍ、層の厚みが６．５μｍとした。
こうした構成のエピタキシャルウェーハのうち、一方を第一のエピタキシャル層の形成後に面取り部に形成された堆積物を除去せずに、そのまま第二のエピタキシャル層を積層した比較例（従来例）とした。
また、もう一方を、第一のエピタキシャル層の形成後に、面取り部に形成された堆積物を研磨除去（堆積物除去工程）した後、第二のエピタキシャル層を積層した本発明例とした。
【００５９】
こうした、比較例と本発明例のエピタキシャルウェーハを用いて、ウェーハ最外周から内側５ｍｍ地点の深さ方向の比抵抗分布をＳＲ（Spreading Resistance）法により測定した結果を図９（比較例）、図１０（本発明例）にそれぞれ示す。また、本発明例および比較例それぞれのエピタキシャルウェーハについて、第二のエピタキシャル層表面の径方向の比抵抗分布を四探針法により測定した結果を図１１に示す。
【００６０】
図９、図１０に示す結果から、第一のエピタキシャル層の形成後に堆積物を研磨除去しない従来のエピタキシャルウェーハでは、一層目からのｐ型オートドープの影響で第一のエピタキシャル層の深さ方向における抵抗率が低くなっていることが分かる。
一方、第一のエピタキシャル層の形成後に堆積物を研磨除去してから第二のエピタキシャルを形成した本発明のエピタキシャルウェーハでは、第一のエピタキシャル層の深さ方向における抵抗率がほぼ一定のエピタキシャル層となっていることが分かる。
また、図１１に示す結果から明らかなように、比較例のエピタキシャルウェーハでは、第一のエピタキシャル層は周縁領域において抵抗率が大きく低下し、本発明例のエピタキシャルウェーハでは、周縁領域まで抵抗率がほぼ一定のエピタキシャル層となっていることが確認された。
【００６１】
次に、使用するシリコン単結晶基板およびエピタキシャル成長条件を以下の条件に変更した以外は、上述した実験例条件と同条件にて、エピタキシャルウェーハを製造し、エピタキシャル層の比抵抗分布を調査した。
同様に、シリコン単結晶基板として、テーパー面取り加工された、直径３００ｍｍ、結晶方位（１００）、ボロンをドープしたｐ−型で比抵抗が２５．０Ω・ｃｍのものを用い、第一のエピタキシャル層としては、ボロンをドープしたｐ型で比抵抗が０．００２Ω・ｃｍ、層の厚みが１．６μｍとし、第二のエピタキシャル層としては、リンをドープしたｎ−型で比抵抗が２０．０Ω・ｃｍ、層の厚みが５．５μｍとした。
【００６２】
その結果、第一のエピタキシャル層の形成後に、面取り部に形成された堆積物を除去せずに、そのまま第一のエピタキシャル層を積層したエピタキシャルウェーハでは、オートドープの影響で周縁領域においてｎ−型のエピタキシャル層に反転していないことが確認された。
一方、第一のエピタキシャル層の形成後に、面取り部に形成された堆積物を研磨除去（堆積物除去工程）した後、第二のエピタキシャル層を積層したエピタキシャルウェーハでは、周縁領域までｎ−型のエピタキシャル層となっていることが確認された。
【００６３】
なお、こうした本発明のエピタキシャルウェーハとして適用可能な、シリコン単結晶基板、第一のエピタキシャル層、および第二のエピタキシャル層の導電型の組み合わせは上述した実施例に限定されるものではない。
【符号の説明】
【００６４】
１  エピタキシャルウェーハ、１０  シリコン単結晶基板、１１  第一のエピタキシャル層、１２  第二のエピタキシャル層、Ｐ  堆積物。
【図１】
0005757088.tif 000002
【図２】
0005757088.tif 000003
【図３】
0005757088.tif 000004
【図４】
0005757088.tif 000005
【図５】
0005757088.tif 000006
【図６】
0005757088.tif 000007
【図７】
0005757088.tif 000008
【図８】
0005757088.tif 000009
【図９】
0005757088.tif 000010
【図１０】
0005757088.tif 000011
【図１１】
0005757088.tif 000012