(57)【特許請求の範囲】
【請求項１】
くぼみを有するバックプレートと、
１つまたは複数の電気機械デバイスを有する基板と、
前記１つまたは複数の電気機械デバイスを囲み、前記バックプレートと前記基板とを互いに付着させるように構成されたシールであって、シールされたエリアを設けるシールと、
前記くぼみ中に搭載された少なくとも１つの電子構成要素であって、前記電子構成要素から、前記バックプレート上かつ前記シールされたエリアの内側の１つまたは複数の導電パッドまで延びる、１つまたは複数の上側電気トレースと導通している電子構成要素と、
前記基板上かつ前記シールされたエリアの内側の、１つまたは複数の接続パッドと、
前記基板上かつ前記シールされたエリアの外側の、１つまたは複数のパッドと、を備える電子デバイスであって、
前記基板上かつ前記シールされたエリアの内側の、前記１つまたは複数の接続パッドのうちの少なくとも１つが、前記バックプレート上かつ前記シールされたエリアの内側の、前記１つまたは複数の導電パッドの１つとの第１の電気接続を有し、
前記基板上かつ前記シールされたエリアの内側の、前記１つまたは複数の接続パッドのうちの少なくとも１つが、前記基板上かつ前記シールされたエリアの外側の、前記１つまたは複数のパッドの１つとの第２の電気接続を有する電子デバイス。
【請求項２】
前記第２の電気接続が前記シールの下を通る、請求項１に記載の電子デバイス。
【請求項３】
前記第２の電気接続が前記基板に一体化される、請求項１に記載の電子デバイス。
【請求項４】
前記くぼみ中に搭載され、前記少なくとも１つの電子構成要素に電気的に結合された、第２の電子構成要素をさらに備える、請求項１に記載の電子デバイス。
【請求項５】
前記バックプレートはガラスである、請求項１に記載の電子デバイス。
【請求項６】
前記シールは金属間シールを含む、請求項１に記載の電子デバイス。
【請求項７】
前記シールはエポキシシールを含む、請求項１に記載の電子デバイス。
【請求項８】
前記基板は、前記少なくとも１つの電子構成要素から前記電気機械デバイスまでの電気接続を与える、１つまたは複数の第２の接続パッドを有する、請求項１に記載の電子デバイス。
【請求項９】
前記電気機械デバイスは干渉変調器デバイスである、請求項１に記載の電子デバイス。
【請求項１０】
前記シールされたエリアの外側の、１つまたは複数のパッドは、１つまたは複数のフレックスパッドを含む、請求項１に記載の電子デバイス。
【請求項１１】
前記基板上かつ前記シールされたエリアの内側の、前記１つまたは複数の接続パッドのうちの少なくとも一つが、前記干渉変調器デバイス、及び前記バックプレート上の前記１つまたは複数の導電パッドのうちの少なくとも１つと電気的に接続される、請求項９に記載の電子デバイス。
【請求項１２】
ディスプレイと、
前記ディスプレイと通信するように構成され、画像データを処理するように構成されたプロセッサと、
前記プロセッサと通信するように構成されたメモリデバイスとをさらに備える、請求項１に記載の電子デバイス。
【請求項１３】
前記電気機械デバイスは前記ディスプレイである、請求項１２に記載の電子デバイス。
【請求項１４】
前記電子デバイスは、
前記ディスプレイに少なくとも１つの信号を送るように構成されたドライバ回路と、
前記ドライバに前記画像データの少なくとも一部を送るように構成されたコントローラとをさらに備え、前記少なくとも１つの電子構成要素は、前記ドライバ回路および前記コントローラのうちの１つを含む、請求項１２に記載のデバイス。
【請求項１５】
前記プロセッサに前記画像データを送るように構成された画像源モジュールをさらに備える、請求項１２に記載のデバイス。
【請求項１６】
前記画像源モジュールは、受信機、トランシーバ、および送信機のうちの少なくとも１つを含み、前記少なくとも１つの電子構成要素は、前記受信機、トランシーバ、および送信機のうちの１つを含む、請求項１５に記載のデバイス。
【請求項１７】
入力データを受け取り、前記入力データを前記プロセッサに伝達するように構成された入力デバイスをさらに備える、請求項１２に記載のデバイス。
【請求項１８】
表示デバイスを製造する方法であって、
バックプレートの内面にくぼみをエッチングするステップと、
前記バックプレート上に導電シード層を堆積するステップと、
前記バックプレートにレジストパターンを塗布するステップと、
前記バックプレート上で前記導電シード層をエッチングするステップと、
前記バックプレートから前記レジストパターンをストリップするステップと、
前記エッチングされたバックプレートパターンをめっきして、前記エッチングされたくぼみ内の電気構成要素搭載パッドから、前記エッチングされたくぼみの外側の導電パッドまで、電気トレースを形成するステップと、
前記バックプレート上の前記搭載パッドに、１つまたは複数の電気構成要素を搭載するステップと、
シールで前記バックプレートの前記内面を基板にシールし、閉じたシールエリアを形成するステップと、
前記エッチングされたくぼみの外側の少なくとも１つの導電パッドと、前記基板上かつ前記シールエリアの内側であり、前記基板上かつ前記シールエリアの外側の少なくとも１つの接続パッドと導通する、少なくとも１つの接続パッドと、を接続するステップと、を含む方法。
【請求項１９】
前記バックプレートに前記くぼみをエッチングするステップは、ガラスバックプレートに前記くぼみをエッチングするステップを含む、請求項１８に記載の方法。
【請求項２０】
前記導電シード層を堆積するステップは、アルミニウムの層を堆積するステップを含む、請求項１８に記載の方法。
【請求項２１】
堆積するステップは、コロイド金属エアロゾル、ジェットディスペンスペースト、スパッタ堆積（ＰＶＤ）、化学堆積（ＣＶＤ）、原子層堆積（ＡＬＤ）、またはエバポレーションのうちの少なくとも１つを含む、請求項１８に記載の方法。
【請求項２２】
めっきするステップは無電解めっきを含む、請求項１８に記載の方法。
【請求項２３】
１つまたは複数の電気構成要素を搭載するステップは、ディスプレイドライバ回路を搭載するステップを含む、請求項１８に記載の方法。
【請求項２４】
前記エッチングされたくぼみの外側の少なくとも１つの導電パッドと、前記基板上かつ前記シールエリアの内側であり、前記基板上の電気機械デバイスと導通する、少なくとも１つの接続パッドとを接続するステップをさらに含む、請求項１８に記載の方法。
【請求項２５】
表示デバイスを製造する方法であって、
上側と下側とを有するバックプレートを設けるステップであって、前記下側は、くぼみと、前記くぼみ中の電気構成要素搭載パッドから、前記バックプレート上の１つまたは複数の導電パッドまで続く、１つまたは複数の電気トレースとを有するステップと、
前記搭載パッド上に、少なくとも１つの電気構成要素を搭載するステップと、
基板を設けるステップであって、前記基板は、電気機械デバイスと、２つ以上の接続パッドと、１つまたは複数の外部パッドとを有し、前記２つ以上の接続パッドのうちの少なくとも１つは、前記１つまたは複数の外部パッドのうちの１つに電気的に接続されるステップと、
前記バックプレートの前記下側に前記基板をシールして、パッケージを形成するステップであって、前記２つ以上の接続パッドのうちの少なくとも１つは、前記１つまたは複数の導電パッドのうちの１つに電気的に接続され、前記電気機械デバイス、前記バックプレートの前記導電パッド、および前記２つ以上の接続パッドは、前記シールの内部であり、前記外部パッドは前記シールの外部であるステップとを含む方法。
【請求項２６】
前記くぼんだバックプレートを設けるステップは、前記バックプレート上に前記１つまたは複数の電気トレースを形成するステップを含む、請求項２５に記載の方法。
【請求項２７】
電気機械デバイスを有する基板を設けるステップは、干渉変調器デバイスを有する基板を設けるステップを含む、請求項２５に記載の方法。
【請求項２８】
前記少なくとも１つの電気構成要素を搭載するステップは、ディスプレイドライバ回路を搭載するステップを含む、請求項２５に記載の方法。
【請求項２９】
前記外部パッドは、前記基板に一体化された電気トレースによって、前記２つ以上の接続パッドに電気的に接続される、請求項２５に記載の方法。
【請求項３０】
前記１つまたは複数の外部パッドを有する基板を設けるステップは、１つまたは複数のフレックスパッドを有する基板を設けるステップを含む、請求項２５に記載の方法。
【請求項３１】
くぼみを有するバックプレートと、
前記くぼみ中に搭載された少なくとも１つの電子構成要素であって、前記電子構成要素から、前記バックプレート上の１つまたは複数の導電パッドまで延びる、１つまたは複数の上側電気トレースと導通している電子構成要素と、
電気機械デバイスを有する基板であって、前記電気機械デバイスは、前記電子構成要素に電気的に接続される、基板と、
前記電気機械デバイスを囲み、前記バックプレートと前記基板とを互いに付着させるように構成された、シールするための手段であって、前記シールはシールされたエリアを設ける手段と、
前記基板上の１つまたは複数の導電パッドであって、前記シールされたエリアの内側の少なくとも１つの導電パッドが、前記シールされたエリアの外側の少なくとも１つのパッドと電気的に接続される、１つまたは複数の導電パッドと、
前記バックプレート上の前記１つまたは複数の導電パッドを、前記シールされたエリアの内側の、前記シールされたエリアの外側の少なくとも１つのパッドと電気的に接続された、前記少なくとも１つのパッドに電気的に接続するための手段であって、前記バックプレート上の前記電気的に接続された１つまたは複数の導電パッドのうちの少なくとも１つは、前記電気機械デバイスと導通している手段とを備える電子表示デバイス。
【請求項３２】
前記電気的に接続するための手段は導電トレースである、請求項３１に記載の電子表示デバイス。
【請求項３３】
前記導電トレースは前記シールの下で続く、請求項３２に記載の電子表示デバイス。
【請求項３４】
前記導電トレースは前記基板に一体化される、請求項３２に記載の電子表示デバイス。
【請求項３５】
基板と、
上側と下側とを有し、前記下側はくぼみを有し、前記下側は前記基板にシールされて閉じたシールエリアを形成するバックプレートと、
前記くぼんだバックプレート上に形成された１つまたは複数の受動デバイスと、
前記バックプレート上のくぼみの内側に取り付けられ、２つ以上のリードに電気的に接続されたデバイスであって、前記２つ以上のリードのうちの少なくとも１つは、前記１つまたは複数の受動デバイスに電気的に接続され、前記２つ以上のリードのうちの別のものは、前記基板上かつ前記シールエリアの内側の、前記基板上かつ前記シールエリアの外側の第２パッドと導通する第１パッドに電気的に接続されるデバイスとを備える電子表示デバイス。
【請求項３６】
前記基板はプリント回路板である、請求項３５に記載のデバイス。
【請求項３７】
前記くぼんだバックプレートはガラスから形成される、請求項３５に記載のデバイス。
【請求項３８】
前記バックプレートに取り付けられた前記デバイスは、特定用途向け電気構成要素、トランシーバ、電力管理電気構成要素、およびマイクロエレクトロメカニカルシステムのうちの少なくとも１つである、請求項３５に記載のデバイス。
【請求項３９】
前記１つまたは複数の受動要素は、キャパシタ、インダクタ、レジスタ、および共振器のうちの１つまたは複数を含む、請求項３５に記載のデバイス。
【請求項４０】
前記基板上に電気機械デバイスをさらに備え、前記電気機械デバイスは、前記シールエリアの内側に位置する電気接続で、前記１つまたは複数の受動デバイスと電気的に接続される、請求項３５記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、電気機械システムのためのパッケージングに関する。より詳細には、本開示は、デュアル基板パッケージングデバイスを製造するためのシステムおよび方法に関する。
【背景技術】
【０００２】
電気機械システム(EMS)には、電気的要素および機械的要素を有するデバイス、アクチュエータ、トランスジューサ、センサ、光学構成要素(ミラーなど)、および電子機器が含まれる。電気機械システムは、マイクロスケールおよびナノスケールを含むがそれらに限らない様々なスケールで製造されてもよい。たとえば、マイクロエレクトロメカニカルシステム(MEMS)デバイスは、約1ミクロン〜数100ミクロン以上の範囲のサイズを有する構造を含んでもよい。ナノエレクトロメカニカルシステム(NEMS)デバイスは、たとえば数百ナノメートルよりも小さいサイズを含む、1ミクロンよりも小さいサイズを有する構造を含んでもよい。電気機械要素は、堆積、エッチング、リソグラフィ、ならびに/あるいは基板および/もしくは堆積された材料層の一部をエッチングによって除去するか、または層を追加して電気デバイスおよび電気機械デバイスを形成する他のマイクロマシーニングプロセスを使用して作製されてもよい。
【０００３】
ある種のEMSは干渉変調器(IMOD)である。本明細書では、干渉変調器または干渉光変調器という語は、光学干渉の原則を使用して光を選択的に吸収しかつ/または反射するデバイスを指す。いくつかの実装形態では、干渉変調器は、一方または両方が全体的または部分的に透過性および/または反射性を有してもよく、かつ適切な電気信号が加えられたときに相対運動することができる一対の導電プレートを含んでもよい。一実装形態では、一方のプレートは、基板上に堆積された固定層を含んでもよく、他方のプレートは、空隙によって固定層から分離された反射膜を含んでもよい。一方のプレートの他方のプレートに対する位置によって、干渉変調器に入射する光の光学干渉が変化することがある。干渉変調器デバイスは、広範囲の用途を有し、製品、特に表示機能を有する製品に関して、既存の製品を改良し新しい製品を作製するのに使用されることが期待されている。
【発明の概要】
【課題を解決するための手段】
【０００４】
本開示のシステム、方法、およびデバイスの各々は、いくつかの新規の態様を有し、これらのシステム、方法、およびデバイスのうちで、本明細書において開示される望ましい属性を単独で生じさせるものはない。
【０００５】
本開示で説明する主題の1つの発明的態様は、くぼみを有するバックプレートと、くぼみ中に搭載された少なくとも1つの電子構成要素であって、電子構成要素からバックプレート上の1つまたは複数の導電パッドまで延びる、1つまたは複数の上側電気トレースと導通している電子構成要素とを含む、電子デバイスにおいて実現されてもよい。電子デバイスはまた、1つまたは複数の電気機械デバイスを有する基板と、1つまたは複数の電気機械デバイスを囲むように構成されたシールとを含む。シールは、バックプレートと基板とを互いに付着させるように、かつシールされたエリアを設けるようにさらに構成される。この態様では、電子デバイスはまた、シールされたエリアの内側の1つまたは複数の接続パッドと、シールされたエリアの外側の1つまたは複数のパッドとを含み、シールされたエリアの内側の1つまたは複数の接続パッドのうちの少なくとも1つは、バックプレート上の1つまたは複数の導電パッド、およびシールされたエリアの外側の1つまたは複数のパッドとの電気接続を有する。
【０００６】
電子デバイスの一態様では、シールされたエリアの外側の1つまたは複数のパッドと、1つまたは複数の接続パッドとの間の電気接続は、シールの下を通る。別の態様では、シールされたエリアの外側の1つまたは複数のパッドと、1つまたは複数の接続パッドとの間の電気接続は、基板に一体化される。別の態様では、電子デバイスは、くぼみ中に搭載され、少なくとも1つの電子構成要素に電気的に結合された、第2の電子構成要素をさらに含む。別の態様では、バックプレートはガラスである。別の態様では、シールは、金属間シール(metal to metal seal)またはエポキシシールを含む。別の態様では、基板は、少なくとも1つの電子構成要素から電気機械デバイスまでの電気接続を与える、1つまたは複数の第2の接続パッドを有する。別の態様では、電気機械デバイスは、干渉変調器デバイスである。別の態様では、シールエリアの外側の1つまたは複数のパッドは、少なくとも1つまたは複数のフレックスパッドを含んでもよい。
【０００７】
さらに別の態様では、電子デバイスは、ディスプレイと通信するように、かつ画像データを処理するように構成されたプロセッサをさらに含む。別の態様では、少なくとも1つの電子構成要素は、ディスプレイに少なくとも1つの信号を送るように構成される。一態様では、電子デバイスは、少なくとも1つの電子構成要素に画像データの少なくとも一部を送るように構成されたコントローラを含む。一態様では、電子デバイスは、受信機、トランシーバ、および送信機のうちの少なくとも1つを含む、プロセッサに画像データを送るように構成された画像源モジュールを含む。一態様では、少なくとも1つの電子構成要素は、受信機、トランシーバ、および送信機のうちの1つまたは複数を含む。
【０００８】
本開示で説明する主題の別の発明的態様は、表示デバイスを製造する方法であって、バックプレートにくぼみをエッチングするステップと、バックプレート上に導電シード層を堆積するステップと、レジストパターンを塗布するステップと、導電シード層をエッチングするステップと、バックプレートからレジストパターンをストリップするステップと、エッチングされたバックプレートパターンをめっきして、エッチングされたくぼみ内の集積回路搭載パッドから、エッチングされたくぼみの外側の導電パッドまで、電気トレースを形成するステップと、バックプレート上の搭載パッドに、1つまたは複数の集積回路を搭載するステップとを含む方法として実現されてもよい。一態様では、くぼみをエッチングするステップは、ガラスバックプレートにくぼみをエッチングするステップを含む。別の態様では、導電シード層を堆積するステップは、アルミニウムの層を堆積するステップを含む。一態様では、導電シード層を堆積するステップは、コロイド金属エアロゾル(colloidal metal aerosol)、ジェットディスペンスペースト(jet dispensed paste)、スパッタ堆積(PVD)、化学堆積(CVD)、原子層堆積(ALD)、およびエバポレーションのうちの1つまたは複数を含む。一態様では、エッチングされたバックプレートパターンをめっきするステップは、無電解めっきを含む。さらに別の態様では、くぼみ内に1つまたは複数の集積回路を搭載するステップは、ディスプレイドライバ回路を搭載するステップを含む。
【０００９】
本開示で説明する主題のさらに別の発明的態様は、表示デバイスを製造する方法であって、くぼみと、くぼみ中の電気構成要素搭載パッドから、バックプレート上の1つまたは複数の導電パッドまで続く、1つまたは複数の電気トレースとを有する、バックプレートを設けるステップと、搭載パッド上に、少なくとも1つの電気構成要素を搭載するステップとを含む方法として実現されてもよい。この方法は、電気機械デバイスと、1つまたは複数の接続パッドと、1つまたは複数の外部パッドとを有する基板を設けるステップであって、1つまたは複数の接続パッドは、外部パッドに電気的に接続されるステップと、バックプレートに基板をシールして、パッケージを形成するステップであって、1つまたは複数の導電パッドは、1つまたは複数の接続パッドに電気的に接続され、電気機械デバイス、および接続パッドのうちの少なくとも1つは、シールの内部であり、外部パッドはシールの外部であるステップとをさらに含む。
【００１０】
この方法の一態様では、くぼんだバックプレートを設けるステップは、バックプレート上に1つまたは複数の電気トレースを形成するステップを含む。この方法の一態様では、電気機械デバイスを有する基板を設けるステップは、干渉変調器デバイスを有する基板を設けるステップを含む。この方法の別の態様では、少なくとも1つの電気構成要素を搭載するステップは、ディスプレイドライバ回路を搭載するステップを含む。この方法のいくつかの態様では、パッドは、基板に一体化されてもよい電気トレースによって、1つまたは複数の接続パッドに電気的に接続される。この方法の一態様では、1つまたは複数のパッドを有する基板を設けるステップは、1つまたは複数のフレックスパッドを有する基板を設けるステップを含む。
【００１１】
本開示で説明する主題のさらなる発明的態様は、くぼみを有するバックプレートを有する電子表示デバイスにおいて実現されてもよい。この態様では、電子表示デバイスはまた、一体化された電気構成要素から、バックプレート上の1つまたは複数の導電パッドまで延びる、1つまたは複数の上側電気トレースと導通している、くぼみ中に搭載された少なくとも1つの電気構成要素を含む。電子デバイスはまた、1つまたは複数の電気機械デバイスを有する基板と、1つまたは複数の電気機械デバイスを囲み、バックプレートと基板とを互いに付着させ、シールされたエリアを設けるように構成された、シールするための手段とを含む。加えて、電子デバイスは、シールされたエリアの外側の1つまたは複数のパッドと、バックプレート上の1つまたは複数の導電パッドを、シールの外側の1つまたは複数のパッドに電気的に接続するための手段とを有する。一態様では、電気的に接続するための手段は、導電トレースである。別の態様では、導電トレースはシールの下で続く。一態様では、導電トレースは基板に一体化される。
【００１２】
一態様では、くぼんだバックプレートは、基板に取り付けられる。くぼんだバックプレートは、1つまたは複数の受動デバイスのための基板として働く。デバイスは、バックプレート上のくぼみの内側に取り付けられ、2つ以上のリードに電気的に接続される。2つ以上のリードのうちの少なくとも1つは、1つまたは複数の受動デバイスに電気的に接続され、2つ以上のリードのうちの少なくとも1つは、基板上の接続パッドに電気的に接続される。電子表示デバイスの一態様では、基板はプリント回路板である。デバイスの一態様では、くぼんだバックプレートはガラスから形成される。デバイスの一態様では、バックプレートに取り付けられたデバイスは、特定用途向け電気構成要素、トランシーバ、電力管理電気構成要素、およびマイクロエレクトロメカニカルシステムのうちの少なくとも1つである。一態様では、1つまたは複数の受動デバイスは、キャパシタ、インダクタ、レジスタ、および共振器のうちの1つまたは複数を含む。
【００１３】
本明細書で説明する主題の1つまたは複数の実装形態の詳細が、添付の図面および以下の説明において示されている。本開示で与えた例は、主に電気機械システム(EMS)およびマイクロエレクトロメカニカルシステム(MEMS)ベースのディスプレイに関して説明されているが、本明細書で提供する概念は、液晶ディスプレイ、有機発光ダイオード(「OLED」)ディスプレイおよび電界放出ディスプレイなど、他のタイプのディスプレイに適用されてもよい。他の特徴、態様、および利点は、説明、図面、および特許請求の範囲から明らかになろう。以下の図の相対的な寸法が、縮尺通りに描かれていない場合があることに留意されたい。
【図面の簡単な説明】
【００１４】
【図１Ａ】ある状態における干渉変調器(IMOD)の画素を示す等角図の一例である。
【図１Ｂ】図1Aとは異なる状態における干渉変調器(IMOD)の画素を示す等角図の一例である。
【図２】光学MEMS表示デバイスの駆動回路アレイを示す概略回路図の一例である。
【図３】図2の駆動回路の構造および関連する表示素子の一実装形態を示す概略部分断面図の一例である。
【図４】干渉変調器アレイおよび埋め込まれた回路を備えるバックプレートを有する光学MEMS表示デバイスの概略部分分解斜視図の一例である。
【図５Ａ】バックプレートと基板とを含むデバイスの一例の斜視図である。
【図５Ｂ】バックプレートと基板とを含むデバイスの一例の斜視図である。
【図６】ガラス上に一体型受動要素があるバックガラス相互接続部を有するデバイスの、アセンブルされた例示的な実装形態の断面図である。
【図７】いくつかの実装形態によるバックガラスカバー層メタライゼーションプロセスについての例示的なプロセスフロー図である。
【図８Ａ】例示的なバックプレートおよびバックプレート接合プロセスを示す図である。
【図８Ｂ】例示的なバックプレートおよびバックプレート接合プロセスを示す図である。
【図８Ｃ】例示的なバックプレートおよびバックプレート接合プロセスを示す図である。
【図９Ａ】バックプレート付きのプリント回路板基板の一例を示す図である。
【図９Ｂ】バックプレート付きのプリント回路板基板の一例を示す図である。
【図９Ｃ】バックプレート付きのプリント回路板基板の一例を示す図である。
【図１０Ａ】複数の干渉変調器を含む表示デバイスを示すシステムブロック図の一例である。
【図１０Ｂ】複数の干渉変調器を含む表示デバイスを示すシステムブロック図の一例である。
【図１１】一実装形態による図10Aおよび図10Bの電子デバイスの概略分解斜視図の一例である。
【発明を実施するための形態】
【００１５】
様々な図面中の同様の参照番号および名称は、同様の要素を示す。
【００１６】
以下の説明は、本開示の発明的態様について説明する目的で、いくつかの実装形態を対象とする。ただし、本明細書の教示が多数の異なる方法で適用されてもよいことを、当業者は容易に認識されよう。詳細な実装形態は、動いている(たとえば、映像)か静止している(たとえば、静止画像)かにかかわらず、また文字であるか、絵であるか、写真であるかにかかわらず、画像を表示するように構成され得る任意のデバイスまたはシステムにおいて実現されてもよい。特に、詳細な実装形態は、モバイル電話、マルチメディアインターネットによって使用できる携帯電話、モバイルテレビ受像機、ワイヤレスデバイス、スマートフォン、Bluetooth(登録商標)デバイス、パーソナルデータアシスタント(PDA)、ワイヤレス電子メール受信機、ハンドヘルドコンピュータまたはポータブルコンピュータ、ネットブック、ノートブック、スマートブック、タブレット、プリンタ、複写機、スキャナ、ファクシミリデバイス、GPS受信機/ナビゲータ、カメラ、MP3プレーヤ、カムコーダ、ゲームコンソール、腕時計、時計、計算機、テレビモニタ、フラットパネルディスプレイ、電子読取りデバイス(電子書籍端末など)、コンピュータモニタ、自動車用ディスプレイ(走行距離計ディスプレイおよび速度計ディスプレイなどを含む)、コックピット制御機器および/またはディスプレイ、カメラ視野ディスプレイ(車両における後方視野カメラの表示など)、電子写真、街頭ビジョンまたは電子看板、映写機、建築構造、電子レンジ、冷蔵庫、ステレオシステム、カセットレコーダまたはプレーヤ、DVDプレーヤ、CDプレーヤ、VCR、ラジオ、ポータブルメモリチップ、洗濯機、乾燥機、洗濯/乾燥機、駐車メータ、パッケージ構造(電気機械システム(EMS)、マイクロエレクトロメカニカルシステム(MEMS)、および非MEMSアプリケーションにおけるものなど)、美的構造(たとえば、宝石上への画像の表示)、ならびに様々なEMSデバイスなどであるがそれらに限らない様々な電子デバイスに含まれるかまたはそれらの電子デバイスに関連付けられてもよい。本明細書の教示は、電子スイッチングデバイス、無線周波数フィルタ、センサ、加速度計、ジャイロスコープ、動作検知デバイス、磁気計、家庭用電子機器用の慣性構成要素、家庭用電化製品の部品、バラクター、液晶デバイス、電気泳動デバイス、駆動方式、製造プロセス、および電子試験機器などであるがそれらに限らない非表示用途に使用されてもよい。したがって、この教示は、各図にのみ示されている実装形態に限定されるものではなく、その代わりに当業者に容易に明らかになる広い適用性を有する。
【００１７】
本明細書で開示するシステムおよび方法は、一般に、内部集積回路を内部デバイスと外部デバイスとに接続する電気機械システム(EMS)デバイスに適用可能である。たとえば、一態様は、バックプレートの内面上のくぼみ内に内部集積回路を有する、IMODディスプレイなどの表示デバイスを製造することに関する。内部集積回路を、表示デバイスの外部にあるデバイスに接続するために、電気接続トレースが、内部集積回路からバックプレート上の周辺位置まで続くようにされる。それらの周辺位置は、下側基板上の接続パッドと整合され、表示デバイスがアセンブルされるとき、バックプレート上の周辺位置が下側基板上の対応する接続パッドとの接続を行うようにされる。この構成は、内部集積回路からの信号が下側基板上の接続へルーティングされることを可能にする。下側基板との接続が行われると、それらの接続は、干渉変調器アレイなどの表示デバイスへルーティングされてもよい。
【００１８】
代替的に、それらの接続は、内部表示デバイスを囲むシールリングの下で、またはシールリングに隣接して続くパッドに接続されることによって、ディスプレイパッケージの外部のデバイスへルーティングされ、それによって、バックプレート上の導電パッドをシールの外部にあるパッドに電気的に接続するための手段を提供することができる。いくつかの実装形態では、表示デバイスは、ディスプレイのくぼみ中に含まれている構成要素の周囲のシールリングとともに作成される。したがって、外部環境への信号トレースを設けるが、なおディスプレイパッケージ内の気密または半気密シールを維持するために、パッドは、このシールリングの下で続くように構成されてもよい。本明細書で開示する技法は、ユニットを形成するために基板が接合されるディスプレイ以外のパッケージに適用可能であり得ることは、当業者には容易に諒解されよう。
【００１９】
本開示で説明する主題の特定の実装形態は、以下の潜在的な利点のうちの1つまたは複数を実現するように実施されてもよい。ドライバ回路がディスプレイパッケージの内部にあるので、デバイスの縁は、各側で1ミリメートル未満の厚さであってもよい。また、トレースがバックプレートのくぼみ上に形成されるので、いくつかの追加の利点が実現される。たとえば、くぼみを搭載部位として使用することは、集積回路をパッケージに含めるために利用可能な面積を増す。くぼみ中の集積回路は、1つの側のシールリングを横断することによって、パッケージの外側の要素に接続されてもよい。デバイスは1つの側のシールを横断することができるので、たとえば、シールリングの下で横断することによって、この接続を最適化することが可能である。シールリングの下を通る導電ビアを使用して、パッケージの内側の回路を外部接続パッドに接続することで、パッケージのためのより信頼性が高いシールを提供することができる。さらに、このことは、パッケージの4つの側のうち3つで狭いシール幅(1ミリメートル未満など)を提供する。
【００２０】
前述の各実装形態を適用することのできる適切なEMSまたはMEMSデバイスの例には反射表示デバイスがある。反射表示デバイスは、光学干渉の原則を使用して変調器自体に入射する光の選択的な吸収および/または反射を行う干渉変調器(IMOD)を組み込んでもよい。IMODは、吸収体と、吸収体に対して移動可能なリフレクタと、吸収体とリフレクタとの間に形成された光学共振空洞とを含んでもよい。光学共振空洞のサイズを変更し、それによって干渉変調器の反射に影響を与えることのできる2つ以上の異なる位置にリフレクタを移動させてもよい。IMODの反射スペクトルは、様々な色を生成するように可視波長全体においてずらすことのできるかなり広いスペクトル帯域を形成することができる。スペクトル帯域の位置は、光学共振空洞の厚さを変更し、すなわちリフレクタの位置を変更することによって調整されてもよい。
【００２１】
図1Aおよび図1Bは、2つの異なる状態における干渉変調器(IMOD)表示デバイスの画素を示す等角図の例を示している。IMOD表示デバイスは、1つまたは複数の干渉MEMS表示素子を含む。これらのデバイスでは、MEMS表示素子の画素は明状態または暗状態のいずれかであってもよい。明(「休止」、「開」、または「オン」)状態では、表示素子は入射した可視光の大部分をたとえばユーザに向けて反射する。逆に、暗(「作動」、「閉」、または「オフ」)状態では、表示素子は入射した可視光をほとんど反射しない。いくつかの実装形態では、オン状態およびオフ状態の光反射特性を逆転してもよい。MEMS画素は、主として、白黒だけでなくカラー表示も可能にする特定の波長において反射するように構成されてもよい。
【００２２】
IMOD表示デバイスは、IMODの行列アレイを含んでもよい。各IMODは、一対の反射層、すなわち、空隙(光学ギャップまたは光学空洞とも呼ばれる)を形成するように互いに調節可能な可変距離に位置する可動反射層と固定部分反射層とを含んでもよい。可動反射層を少なくとも2つの位置の間を移動させてもよい。第1の位置、すなわち休止位置では、可動反射層を固定部分反射層から比較的遠い距離に位置させてもよい。第2の位置、すなわち作動位置では、可動反射層を部分反射層のより近くに位置させてもよい。2つの層から反射した入射光は、可動反射層の位置に応じて強め合うかまたは弱め合うように干渉することができ、各画素の全体的な反射状態および非反射状態を生成する。いくつかの実装形態では、IMODは、非作動時に反射状態であり、可視スペクトル内の光を反射してもよく、作動時に暗状態であり、可視範囲外の光(赤外光など)を反射してもよい。しかし、いくつかの他の実装形態では、IMODは、非作動時に暗状態であり、作動時に反射状態であってもよい。いくつかの実装形態では、印加された電圧を導入することによって、画素を駆動して状態を変更してもよい。いくつかの他の実装形態では、電荷を印加することによって画素を駆動して状態を変更してもよい。
【００２３】
図1Aおよび図1Bに示されている画素は、IMOD12の2つの異なる状態を示している。図1AのIMOD12では、可動反射層14が、部分反射層を含む光学スタック16から所定の(たとえば、設計された)距離の休止位置に示されている。図1AではIMOD12の両端間に電圧が印加されていないので、可動反射層14は休止状態または非作動状態のままである。図1BのIMOD12では、可動反射層14は光学スタック16に隣接するかまたはほぼ隣接して作動位置に示されている。図1BのIMOD12の両端間に印加される電圧Vactuateは、可動反射層14を作動位置まで作動させるのに十分な電圧である。
【００２４】
図1Aおよび図1Bでは、画素12の反射特性は、画素12に入射した光と左側の画素12から反射した光15を示す矢印13によって概略的に示されている。詳しく図示されていないが、当業者には、画素12に入射した光13の大部分が透明な基板20を透過して光学スタック16の方へ送られることが理解されよう。光学スタック16に入射した光の部分は光学スタック16の部分反射層を透過し、一部は透明基板20を通して反射される。光学スタック16を透過した光13の部分は、可動反射層14の所で反射され、透明基板20の方へ戻る(かつ透過する)。光学スタック16の部分反射層から反射された光と可動反射層14から反射された光との(強め合うかまたは弱め合う)干渉が、画素12から反射される光15の波長を決定する。
【００２５】
光学スタック16は、単一の層または複数の層を含んでもよい。各層は、電極層、部分反射部分透過層、および透明誘電層のうちの1つまたは複数を含んでもよい。いくつかの実装形態では、光学スタック16は、導電性を有し、部分的に透過性を有するとともに部分的に反射性を有し、たとえば、上記の層の1つまたは複数を透明基板20上に堆積することによって製造されてもよい。電極層は、様々な金属、たとえばインジウムスズ酸化物(ITO)のような様々な材料から形成されてもよい。部分反射層は、様々な金属(クロム(Cr)など)、半導体、および誘電体のように部分的に反射性を有する様々な材料から形成されてもよい。部分反射層は、材料の1つまたは複数の層で形成されてもよく、各層は単一の材料または材料の組合せで形成されてもよい。いくつかの実装形態では、光学スタック16は、光吸収体と導体の両方として働く単一の半透明な厚さの金属または半導体を含んでもよく、一方、より多くの導電層または導電部分(たとえば、光学スタック16の導電層もしくは導電部分またはIMODの他の構造の導電層もしくは導電部分)がIMOD画素同士の間で信号を送る(bus)働きをしてもよい。光学スタック16は、1つまたは複数の導電層または導電/吸収層を覆う1つまたは複数の絶縁層または誘電層を含んでもよい。
【００２６】
いくつかの実装形態では、光学スタック16または下部電極は各画素の所で接地される。いくつかの実装形態では、このことは、連続的な光学スタック16を基板20上に堆積し、連続的な光学スタック16の少なくとも一部を堆積された層の周囲に接地させることによって実現されてもよい。いくつかの実装形態では、アルミニウム(Al)のような導電性および反射性の高い材料を可動反射層14に使用してもよい。可動反射層14は、ポスト18の頂部に堆積された金属層およびポスト18同士の間に堆積された介在犠牲材として形成されてもよい。犠牲材をエッチングによって除去すると、可動反射層14と光学スタック16との間に定められたギャップ19または光学空洞を形成することができる。いくつかの実装形態では、ポスト18同士の間の間隔は約1um〜1000umであってもよく、一方、ギャップ19は10000オングストローム(Å)未満であってもよい。
【００２７】
いくつかの実装形態では、IMODの各画素は、作動状態であるか、それとも休止状態であるかにかかわらず、基本的に、固定反射層および可動反射層によって形成されたキャパシタである。電圧が印加されないと、可動反射層14は、図1Aの画素12によって示されているように機械的に休止した状態のままであり、可動反射層14と光学スタック16との間にギャップ19が存在する。しかし、可動反射層14と光学スタック16の少なくとも一方に電位差、たとえば電圧が印加されると、対応する画素に形成されたキャパシタが充電され、静電力によって電極同士が引っ張り合う。印加された電圧がしきい値を超えると、可動反射層14は変形し、光学スタック16に接近するかまたは離れることができる。光学スタック16内の誘電層(図示せず)は、図1Bにおいて作動された画素12によって示されているように、層14と層16との間の短絡を防止し、層14と層16との間の離隔距離を調節することができる。この挙動は、印加される電位差の極性にかかわらず同じである。アレイ内の一連の画素はいくつかの例では「行」または「列」と呼ばれることもあるが、当業者には、一方向を「行」と呼び、別の方向を「列」と呼ぶことが任意であることが容易に理解されよう。言い換えれば、向きによっては、行が列とみなされ、列が行とみなされることがある。また、表示素子は、互いに直交する行と列(「アレイ」)に均等に配置されても、非線形構成として配置され、たとえば互いに対してある位置ずれを有してもよい(「モザイク」)。語「アレイ」および「モザイク」はいずれの構成も指すことができる。したがって、ディスプレイは「アレイ」または「モザイク」を含むように記載されるが、いずれの例でも、各素子自体を互いに直交するように配置したり、均等に分配して配置したりする必要がなく、各素子は非対称形状および不均等に分配された素子を有する構成を含んでもよい。
【００２８】
一連のIMODまたはIMODのアレイのようないくつかの実装形態では、光学スタック16は、IMOD12の一方の側に共通の電圧を供給する共通の電極として働いてもよい。可動反射層14は、たとえばマトリクス形態に配置された別々のプレートのアレイとして形成されてもよい。別々のプレートには、IMOD12を駆動する電圧信号が供給されてもよい。
【００２９】
上述の原則に従って動作する干渉変調器の構造の詳細は多様である場合がある。たとえば、各IMOD12の可動反射層14は、隅部においてのみ、たとえばテザー上で、支持体に取り付けられてもよい。図3に示されているように、平坦で比較的剛性の高い可動反射層14を、可撓性金属から形成されてもよい変形可能な層34から懸垂させてもよい。この構造は、変調器の電気機械的態様および光学態様に使用される構造設計および材料が選択され、互いに独立に機能するのを可能にする。したがって、可動反射層14に使用される構造設計および材料を光学特性に関して最適化してもよく、変形可能な層34に使用される構造設計および材料を所望の機械的特性に関して最適化してもよい。たとえば、可動反射層14部分はAlであってもよく、変形可能な層34の部分はニッケル(Ni)であってもよい。変形可能な層34は、その周囲において基板20に直接的または間接的に接続されてもよい。これらの接続部は支柱18を形成してもよい。
【００３０】
図1Aおよび図1Bに示されているような実装形態では、IMODは、画像を透明基板20の前側、すなわち変調器が配置された側の反対側から見ることになる直視型デバイスとして機能する。これらの実装形態では、デバイスの後部(すなわち、たとえば図3に示されている変形可能な層34を含む可動反射層14の後方の、表示デバイスの部分)を表示デバイスの画質に悪影響を与えずに構成し動作させることができる。その理由は、反射層14がデバイスのそれらの部分を光学的に遮蔽するからである。たとえば、いくつかの実装形態では、変調器の光学特性を、電圧アドレッシングおよびそのようなアドレッシングによる移動のような変調器の電気機械特性から分離するのを可能にするバス構成(図示せず)を可動反射層14の後方に含めてもよい。
【００３１】
図2は、光学MEMS表示デバイス用の駆動回路アレイを示す概略回路図の一例を示している。駆動回路アレイ200は、アクティブマトリクスアドレッシング方式を実施してディスプレイアレイアセンブリの表示素子D11〜Dmnに画像データを供給するのに使用されてもよい。
【００３２】
駆動回路アレイ200は、データドライバ210と、ゲートドライバ220と、第1のデータ線〜第mのデータ線DL1〜DLmと、第1のゲート線〜第nのゲート線GL1〜GLnと、スイッチまたはスイッチ回路のアレイS11〜Smnとを含む。データ線DL1〜DLmの各々は、データドライバ210から延びており、それぞれ、スイッチの対応する列S11〜S1n、S21〜S2n、...、Sm1〜Smnに電気的に接続されている。ゲート線GL1〜GLnの各々は、ゲートドライバ220から延びており、それぞれ、スイッチの対応する列S11〜Sm1、S12〜Sm2、...、S1n〜Smnに電気的に接続されている。スイッチS11〜Smnは、データ線DL1〜DLmのうちの1本と表示素子D11〜Dmnにおけるそれぞれの表示素子との間に電気的に結合され、ゲート線GL1〜GLnの1本を介してゲートドライバ220からスイッチング制御信号を受け取る。スイッチS11〜Smnは、単一のFETトランジスタとして示されているが、(両方向の電流用の)2つのトランジスタ伝送ゲートまたは場合によっては機械的MEMSスイッチのような様々な形態をとってもよい。
【００３３】
データドライバ210は、ディスプレイの外部から画像データを受け取り、その画像データを行ごとに電圧信号の形でデータ線DL1〜DLmを介してスイッチS11〜Smnに供給してもよい。ゲートドライバ220は、表示素子D11〜Dm1、D12〜Dm2、...、D1n〜Dmnの選択された行に関連するスイッチS11〜Sm1、S12〜Sm2、...、S1n〜Smnをオンにすることによって表示素子D11〜Dm1、D12〜Dm2、...、D1n〜Dmnの特定の行を選択してもよい。選択された行におけるスイッチS11〜Sm1、S12〜Sm2、...、S1n〜Smnがオンになると、データドライバ210からの画像データが表示素子D11〜Dm1、D12〜Dm2、...、D1n〜Dmnの選択された行に渡される。
【００３４】
動作時には、ゲートドライバ220は、ゲート線GL1〜GLnの1本を介して選択された行におけるスイッチS11〜Smnのゲートに電圧信号を供給し、それによってスイッチS11〜Smnをオンにしてもよい。データドライバ210がすべてのデータ線DL1〜DLmに画像データを供給した後、選択された行のスイッチS11〜Smnをオンにして表示素子D11〜Dm1、D12〜Dm2、...、D1n〜Dmnの選択された行に画像データを供給し、それによって画像の一部を表示してもよい。たとえば、行において作動させる画素に関連するデータ線DLをたとえば10ボルト(正であっても負であってもよい)に設定してもよく、行において解放される画素に関連するデータ線DLをたとえば0ボルトに設定してもよい。次いで、所与の行のゲート線GLをアサートし、その行のスイッチをオンにし、その行の各画素に選択されたデータ線電圧を印加する。これによって、10ボルトが印加された画素が充電されて作動し、0ボルトが印加された画素が放電され解放される。次いで、スイッチS11〜Smnをオフにしてもよい。表示素子D11〜Dm1、D12〜Dm2、...、D1n〜Dmnは、スイッチがオフにされたときに作動している画素上の電荷が保持されているので画像データを保持することができる。絶縁体およびオフ状態のスイッチからある程度の漏れが生じるが、一般に、この漏れは、別の1組のデータが行に書き込まれるまで画素上に画像データを保持するのに十分なほど少ない。これらのステップを、すべての行が選択され、それらの行に画像データが供給されるまで後続の各行に対して繰り返してもよい。図2の実装形態では、光学スタック16は各画素の所で接地されている。いくつかの実装形態では、このことは、連続的な光学スタック16を基板上に堆積し、このシート全体を堆積された層の周囲に接地させることによって実現されてもよい。
【００３５】
図3は、図2の駆動回路および関連する表示素子の構造の一実装形態を示す概略部分断面図の一例である。駆動回路アレイ200の一部201は、第2の列および第2の行の所のスイッチS22と、関連する表示素子D22とを含む。図示の実装形態では、スイッチS22はトランジスタ80を含む。駆動回路アレイ200内の他のスイッチは、スイッチS22と同じ構成を有してもよく、またはたとえば、構造、極性、もしくは材料を変更することによって異なるように構成されてもよい。
【００３６】
図3は、ディスプレイアレイアセンブリ110の一部とバックプレート120の一部も含む。ディスプレイアレイアセンブリ110のこの部分は、図2の表示素子D22を含む。表示素子D22は、前部基板20の一部と、前部基板20上に形成された光学スタック16の部分と、光学スタック16上に形成された支持体18と、支持体18によって支持された可動反射層14(または変形可能な層34に接続された可動電極)と、可動反射層14をバックプレート120の1つまたは複数の構成要素に電気的に接続する相互接触部126とを含む。
【００３７】
バックプレート120の上記の部分は、バックプレート120に埋め込まれた、図2の第2のデータ線DL2およびスイッチS22を含む。バックプレート120のこの部分は、少なくとも部分的に埋め込まれた第1の相互接続部128および第2の相互接続部124も含む。第2のデータ線DL2は、バックプレート120内を実質的に水平方向に延びている。スイッチS22は、ソース82と、ドレーン84と、ソース82とドレーン84との間のチャネル86と、チャネル86と重なり合うゲート88とを有するトランジスタ80を含む。トランジスタ80は、たとえば薄膜トランジスタ(TFT)または金属酸化膜半導体電界効果トランジスタ(MOSFET)であってよい。トランジスタ80のゲートは、バックプレート120内をデータ線DL2に垂直に延びるゲート線GL2によって形成されてもよい。第1の相互接続部128は、第2のデータ線DL2をトランジスタ80のソース82に電気的に結合する。
【００３８】
トランジスタ80は、バックプレート120内で1つまたは複数のビア160を通して表示素子D22に結合されている。ビア160には、導電材料が充填され、ディスプレイアレイアセンブリ110の構成要素(たとえば、表示素子D22)とバックプレート120の構成要素との電気的接続を実現している。図示の実装形態では、第2の相互接続部124は、ビア160を通して形成され、トランジスタ80のドレーン84をディスプレイアレイアセンブリ110に電気的に結合している。バックプレート120は、駆動回路アレイ200の前述の構成要素を電気的に絶縁する1つまたは複数の絶縁層129を含んでもよい。
【００３９】
図3の光学スタック16は、3つの層、すなわち、上述の頂部誘電層、同じく上述の中央部分反射層(クロムなど)、および透明導体(インジウムスズ酸化物(ITO))を含む下部層として示されている。この共通電極は、ITO層によって形成され、ディスプレイの周囲で接地するように結合されてもよい。いくつかの実装形態では、光学スタック16に含まれる層はこれよりも多くても少なくてもよい。たとえば、いくつかの実装形態では、光学スタック16は、1つまたは複数の導電層または組み合わされた導電/吸収層を覆う1つまたは複数の絶縁層または誘電層を含んでもよい。
【００４０】
図4は、干渉変調器アレイと埋め込まれた回路を備えるバックプレートとを有する光学MEMS表示デバイスの概略分解部分斜視図の一例である。表示デバイス30は、ディスプレイアレイアセンブリ110とバックプレート120とを含む。いくつかの実装形態では、ディスプレイアレイアセンブリ110とバックプレート120は、互いに取り付けられる前に別々に事前に形成されてもよい。いくつかの他の実装形態では、表示デバイス30は、堆積によってディスプレイアレイアセンブリ110の上方にバックプレート120の構成要素を形成することのような任意の適切な方法で製造されてもよい。
【００４１】
ディスプレイアレイアセンブリ110は、前部基板20と、光学スタック16と、支持体18と、可動反射層14と、相互接続部126とを含んでもよい。バックプレート120は、少なくとも部分的に埋め込まれたバックプレート構成要素122と、1つまたは複数のバックプレート相互接続部124とを含んでもよい。
【００４２】
ディスプレイアレイアセンブリ110の光学スタック16は、前部基板20の少なくともアレイ領域を覆う実質的に連続的な層であってもよい。光学スタック16は、グランドに電気的に接続された実質的に透明な導電層を含んでもよい。反射層14は、互いに分離されてよく、たとえば方形状または矩形状を有してもよい。可動反射層14は、各可動反射層14が表示素子の一部を形成することができるようにマトリクス形に配置されてもよい。図4に示されている実装形態では、可動反射層14は、4つの隅部の所で支持体18によって支持されている。
【００４３】
ディスプレイアレイアセンブリ110の各相互接続部126は、それぞれの可動反射層14を1つまたは複数のバックプレート構成要素122(たとえば、トランジスタおよび/または他の能動もしくは受動回路素子)に電気的に結合する働きをする。図示の実装形態では、ディスプレイアレイアセンブリ110の相互接続部126は、可動反射層14から延び、バックプレート相互接続部124に接触するように位置している。別の実装形態では、ディスプレイアレイアセンブリ110の相互接続部126、は少なくとも部分的に支持体18に埋め込まれ、一方、支持体18の頂面から露出されてもよい。そのような実装形態では、バックプレート相互接続部124をディスプレイアレイアセンブリ110の相互接続部126の露出した部分に接触するように位置させてもよい。別の実装形態では、バックプレート相互接続部124は、可動反射層14に接触し、それによって可動反射層14に電気的に接続されるようにバックプレート120から可動反射層14に向かって延びてもよい。
【００４４】
上述の干渉変調器は、休止状態と作動状態とを有する双安定素子として説明した。しかし、上記および下記の説明は、ある範囲の状態を有するアナログ干渉変調器と一緒に使用されてもよい。たとえば、アナログ干渉変調器は、赤状態、緑状態、青状態、黒状態、および白状態を、他の色状態とともに有してよい。したがって、単一の干渉変調器が、広範囲の光学スペクトルにわたってそれぞれの異なる光反射特性を有する様々な状態を有するように構成されてもよい。
【００４５】
図5Aおよび図5Bは、バックプレートと基板とを含むデバイスの例の斜視図である。図5Aでは、デバイス400は、バックプレート402を有する。バックプレート402は、集積回路414を含むくぼみ406を含む。集積回路414は、トレース408aおよび408bを介して、くぼみ406の外側にある接続パッド410aおよび410bにそれぞれ接続される。いくつかの実装形態では、接続パッド410aおよび410bの一方または両方は、くぼみ406内に形成されてもよい。デバイス400はまた、EMSデバイス426を支持するように示される基板416をも有する。加えて、基板416は、バックプレート402がシール418にシールされるとき、EMSデバイス426を囲んで気密キャビティを形成する、シール418を含んでもよい。EMSデバイス426は、トレース430を介して接続パッド428aに接続される。基板416はまた、トレース422を介してシール418の外側部分上のパッド424に接続された、第2の接続パッド428bを有するものとしても示される。
【００４６】
バックプレート402は、バックプレート402上の接続パッド410bを基板416上の接続パッド428bと接触させることによって電気経路が形成されるように、シール418を通して基板416に接合されてもよい。この電気経路は、信号が集積回路414へ、かつ集積回路414から、パッド424に接続された外部デバイスへ送信されることを可能にする。たとえば、パッド424で受信された制御信号は、シール418の下で接続パッド428bへ送信されてもよい。デバイス400がシールされるとき、接続パッド428bが接続パッド410bに接合するので、信号は、トレース408bに沿って集積回路414まで進むことができる。加えて、集積回路414からの信号は、トレース408aに沿って接続パッド410aへ送られてもよい。バックプレート402が基板416にシールされる場合、接続パッド410aは、接続パッド428aへの電気接続を行い、それによって、信号がトレース430を通ってEMSデバイス426まで通ることが可能となる。いくつかの実装形態では、信号は、集積回路414から発生し、EMSデバイス426などの結合された構成要素へ、またはパッド424に電気的に接続されたデバイスへ伝播することができる。いくつかの実装形態では、信号は、EMSデバイス426から発生し、集積回路414へ伝播することができる。いくつかの実装形態では、バックプレート402は、集積回路414と同様の複数の集積回路構成要素(図示せず)を含む。
【００４７】
図5Bは、バックプレートと基板とを含むデバイスの別の例の斜視図である。一態様では、バックプレート502は、プラスチックまたはガラスなど、エッチング可能な透明基板である。いくつかの実装形態では、バックプレート502は、カバー層である。いくつかの実装形態では、バックプレート502は、半透明または不透明である。バックプレート502は、バックプレートにウェットエッチング、または、くぼみ506中にくぼんだ表面を生成するための他の適切な手段によって形成され得る、くぼみ506を含む。特定の設計に基づいて、くぼみ506は、数ミクロンから数百ミクロン、たとえば、100〜200ミクロンなど、様々な深さを有して実現されてもよい。いくつかの実装形態では、くぼみ506は、全体的に凹状の形状であり、頂点に平坦な部分を含む。いくつかの他の実装形態によれば、バックプレート502は、複数のキャビティ506を含んでもよい。図5Bは、全体的に正方形を有するくぼみ506を含む実装形態を示す。別の実装形態では、くぼみ506は、丸い形状であってもよい。さらに別の実装形態では、くぼみ506は、非対称の構成要素を収容するために不規則形状であってもよい。
【００４８】
くぼみ506の内側は、少なくとも1つの集積回路514を含んでもよい。集積回路514は、集積回路514がバックプレート502の表面を越えて延びないように、くぼみ506に配置される。集積回路514は、他の同様の電子機器ドライバ回路に加えて、たとえば、MEMSドライバ回路、IMODドライバ回路、または表示デバイスドライバ回路であってもよい。図5Bに示す実装形態では、追加のプログラマブルチップ512もまた、くぼみ506中に含まれてもよい。追加のプログラマブルチップ512の例には、フィールドプログラマブルゲートアレイ(FPGA)または他のプログラマブル論理デバイス(PLD)が含まれる。いくつかの実装形態では、追加のプログラマブルチップ512は、集積回路514とともに動作するように構成される。くぼみ506は、たとえば、くぼみ506内で利用可能な面積によって制限される、いくつかの集積回路を含んでもよい。複数のキャビティ506を含む一実装形態では、集積回路およびプログラマブルチップは、それらのキャビティ506の中に配置されてもよい。別の実装形態によれば、くぼみ506は、デバイス500中の湿気レベルを制御するために、乾燥剤(図示せず)を含む。集積回路514およびプログラマブルチップ512に加えて、1つまたは複数の受動素子がパックプレート502上に形成されてもよい。受動素子は、キャパシタ、インダクタ、およびレジスタを含んでもよく、バックプレート502が受動素子のための基板として働く所で、バックプレート502上に金属パターンを直接堆積することによって、バックプレート502上に形成されてもよい。いくつかの実装形態では、受動素子は、ガラスバックプレート上に形成される。これによって、個別受動素子の必要性をなくすことができ、したがって、パッケージングされたデバイスの全体のサイズを縮小することができる。
【００４９】
図5Bに示すように、バックプレート502は、バックプレート502上の周辺位置まで続く一連のトレース508a〜eを通して、集積回路514またはプログラマブルチップ512に接続される接続パッド510a、510b、510c、および510dを含む。いくつかの実装形態によれば、接続パッド510a、510b、510c、および510dは、高められ、たとえば、図7で示し、以下でさらに説明するものなどのプロセスを通して、バックプレート502上で形成されてもよい。代替的に、接続パッド510a、510b、510c、および510dは、バックプレート502上に堆積されてもよい。接続パッド510a、510b、510c、および510dは、銅(Cu)または別の導電性合金など、電気伝導性材料から作られてもよい。バックプレート502が基板516に接合されるとき、接続パッド510a、510b、510c、および510dは、基板516上の対応する接続パッド528a、528b、528c、および528dに接合し、それぞれの接続パッド間に電気伝導性接続を形成する。
【００５０】
導電トレース508a〜eは、たとえば、図7で示し、以下でさらに説明するものなどのプロセスを通して、バックプレート502上で形成される。導電トレース508a〜eは、Cuなどの金属、または金属もしくは導電性合金を含む、電気伝導性材料から作られてもよい。上記で説明したように、導電トレース508a、508b、および508cは、集積回路514を対応する接続パッド510a、510b、および510cに電気的に接続する。導電トレース508dは、プログラマブルチップ512を対応する接続パッド510dに電気的に接続する。導電トレース508eは、プログラマブルチップ512を集積回路514に電気的に接続する。いくつかの実装形態では、導電トレースは、集積回路514の2つの側のみから延びてもよい。他の実装形態では、導電トレースは、集積回路514の1つの側のみから延びるように実現されてもよい。プログラマブルチップ512が含まれない一実装形態では、導電トレース508dは、集積回路514を接続パッド510dに直接接続するように延びてもよい。
【００５１】
バックプレート502上に含まれる導電トレース508a〜eの数は、部分的には、集積回路514およびプログラマブルチップ512上のピンのサイズおよび数に依存する。様々な実装形態によれば、バックプレート502上に形成される導電トレース508a〜eの数は、他の数のトレースに加えて、所望の実装形態に応じて、たとえば、約50、約75、約100、約500、または約1000個のトレースであってもよい。
【００５２】
図5Bに示すように、集積回路514、プログラマブルチップ512、接続パッド510a〜d、導電トレース508a〜e、およびくぼみ506は、シールリング504によって囲まれる。シールリング504は、バックプレート502を基板516にシールする接着剤または他のシーラントの塗布によって、バックプレート502上に形成されてもよい。一態様では、シールリング518もまた基板516に塗布されてもよく、結合されたシールリング504および518が互いに付着されて、デバイス500内に含まれている要素のための保護エンクロージャを提供することができる。いくつかの実装形態では、シールリング504またはシールリング518は、パッケージの内側で制御された気圧を維持する。いくつかの実装形態では、シールリング504またはシールリング518は、気密シールを形成する。
【００５３】
引き続き図5Bを参照すると、基板516は、基板516上に堆積される接続パッド528a〜dを含み、Cuなどの金属、または別の金属もしくは導電性合金を含む、電気伝導性材料から形成されてもよい。基板516はまた、電気伝導性トレース530a、530b、および530cをも含む。導電トレース530a、530b、および530cは、EMSデバイス526(IMODなど)を、基板516の3つの側で高められた接続パッド528a、528b、および528cに電気的に接続する。EMSデバイス526は、様々な態様の説明を簡単にするために、基板516の比較的小さい部分を占有するように示されるが、いくつかの実装形態では、EMSデバイスは、基板516の極めて大きい部分を占有してもよい。たとえば、いくつかの実装形態では、基板516は、シールリング518の外側でシールリング518の周囲の150〜200um部分を含んでもよい。シールリング518の周囲の部分のサイズは、ガラスを切断し、個々のデバイス500のシンギュレーションを行うために必要とされる、ダイシングプロセスに対応するように選択されてもよい。いくつかの実装形態では、デバイス500の縁部から基板516の縁部までの(シールリング518の内側か外側かにかかわらない)デバイス500の3つの側の空間は、デバイス500の視覚的な美的特性を維持するために、可能な限り小さくされてもよい。そのような実装形態では、パッド524への接続を可能にするために、たとえば、フレックスパッドがパッド524に接続されることを可能にするために、より多くの空間が第4の側に与えられてもよい。パッド524は実際には、複数の信号をルーティングするための複数のパッドを含んでもよいことを理解されたい。
【００５４】
基板516の第4の側の接続パッド528dは、デバイスが最終パッケージにシールされるとき、パッド524(フレックスパッドなど)に電気的に接続される。パッド524の構造について、以下でより詳細に説明する。バックプレート502が基板516に接合されると、パッド524は、シールリング518およびシールリング504の結合によって作成されたチャンバの外部にある。パッド524は、シールリング518の下を通る導電ストリップ522を介して接続パッドに電気的に接続される。いくつかの実装形態では、導電ストリップ522は、基板516に一体化され、シールリング518に隣接してもよい。いくつかの実装形態では、導電ストリップ522はトレースであってもよい。シールリング518の下でパッド524に接続することによって、シールリング518またはシールリング504によって形成された気密シールまたは半気密シールされたパッケージをブリーチングすることなしに、デバイス500を他の構成要素(プロセッサなど、ディスプレイパッケージの外側の任意のデバイスなど)に結合することができる。
【００５５】
図6は、ガラス上に一体型受動要素があるバックガラス相互接続部を有するデバイスの、アセンブルされた例示的な実装形態の断面図である。デバイス500は、上記で説明したように、くぼみ506を有するバックプレート502を含む。
【００５６】
図6の完成されたアセンブリは、バックプレート502が基板516に接合するいくつかの部位を示す。シールリング518は、パッケージの内側を外側から分離するバリアを形成する。図示のように、EMSデバイス526は、トレース530bを通して基板516上の接続パッド610aの一部分に接続する。この例では、接続部610aは、バックプレート502に接続された第2の部分を含む。図6に示す実装形態によれば、接続パッド610aの第2の部分は、トレース508bを通して集積回路514に接続する。この実装形態では、集積回路514は、トレース508eを通してプログラマブルチップ512に接続する。ここでは、プログラマブルチップ512は、トレース508dを通して接続パッド610bの一部分に接続する。接続パッド610bは、第1の部分と第2の部分とを含む。接続パッド610bの第1の部分は、バックプレート502と接続していてもよい。接続パッド610bの第2の部分は、基板516と接続していてもよい。接続パッド610bの第2の部分は、導電ストリップ522を通してパッド524に接続する。
【００５７】
シールリングの下の導電ストリップ522は、MEMSデバイスを作製するために使用されるものと同じプロセスを使用して形成されてもよい。たとえば、MEMSデバイス作製のためのメタライゼーションプロセスステップが、MEMSデバイスガラス基板上にトレースを形成するために使用される。次いでMEMSデバイス内の誘電体堆積プロセスが、トレースをカバーするために使用される。このことは、追加のプロセスステップなしに、トレースがMEMSデバイス基板上に作製されることを可能にする。誘電体堆積層は、シールリングメタライゼーションが後に作製されるとき、トレースが互いに短絡させられないように、トレースをカバーするために使用される。
【００５８】
図7は、いくつかの実装形態によるバックガラスカバー層メタライゼーションプロセスについての例示的なプロセスフロー図を示す。プロセス700は、図5A、図5B、および図6に示すバックプレート502の様々な実装形態など、バックプレートを形成するために使用されてもよい。プロセス700のブロック704で、くぼみ、またはキャビティがバックプレートにエッチングされる。くぼみは、バックプレートにウェットエッチングされてもよい。いくつかの実装形態では、ウェットエッチングは、フッ化水素酸、塩酸、硝酸、過酸化水素、リン酸、または緩衝酸化物エッチング液(buffered oxide etch)のうちの1つまたは複数を含むエッチャントを利用してもよい。くぼみは、くぼみ中にくぼんだ表面を生成するための他の適切な手段を通して形成されてもよい。いくつかの実装形態では、くぼみは、100〜200ミクロンの深さを有する。いくつかの実装形態では、くぼみは、全体的に凹状の形状であり、頂点に平坦な部分を含む。いくつかの他の実装形態によれば、バックプレートは、複数のキャビティを含む。
【００５９】
ブロック706で、導電シード層が、くぼみを含むバックプレートの面上に堆積される。導電シード層は、コロイド金属エアロゾル、ジェットディスペンスペースト、スパッタ堆積(PVD)、化学堆積(CVD)、原子層堆積(ALD)、またはエバポレーションのうちの1つまたは複数を使用して塗布されてもよい。導電シード層のために使用される材料は、たとえば、Alであってもよい。ブロック708で、電気泳動レジストパターン(electrophoretic resist pattern)がバックプレートに塗布される。塗布に応じて、電気泳動レジストパターンは、シード層が後続のめっきのために残ることになるエリアをマスキングしてもよく、または、所定の位置にあるレジストパターンとともにめっきするためのエリアを露出させてもよい。電気泳動レジストパターンは、スプレーおよび/またはスピニングなどの様々な方法を使用して塗布されてもよい。いくつかの実装形態では、電気泳動レジストパターンの塗布は、バックプレートの面上の電気泳動レジストパターンの均一な厚さを生じることができる。均一性は、バックプレートの一定の厚さを与えることができ、それによって、バックプレートが基板と接合されると、パッケージ全体の幅を低減することができる。予測不可能な幅は、くぼみに搭載された構成要素が、基板516上に搭載された構成要素へ延びることを引き起こすことがある(図6)。このことは、デバイスの機能を中断させることがある。いくつかの実装形態では、プロセス700がブロック706で、たとえば、すでにくぼんだバックプレートを設け、次いで導電シード層をくぼんだバックプレート上に堆積することによって開始してもよいことを理解されたい。同様に、いくつかの実装形態では、プロセス700がブロック708で、すでにその上に堆積された導電シード層をもつ、すでにくぼんだバックプレートを設けることによって開始してもよい。
【００６０】
決定ブロック710で、2つのプロセスフロー実装形態が可能である。いくつかの実装形態では、決定ブロック710は、2つのプロセスフロー実装形態が可能であること、および、決定ブロック710で論理またはプログラムが必ずしも決定を実施する必要があるとは限らないことを示すために、便宜上描かれることを理解されたい。一実装形態では、ブロック712で、めっきされずに残ることになるレジストパターンマスキングエリアを有して、バックプレートパターンが導電材料でめっきされる。いくつかの実装形態では、導電材料は、Cu、Ni、NiおよびCo合金(Ni-Co)、銀(Ag)、パラジウム(Pd)、または金(Au)など、金属および/または合金の個々または組合せのいずれかであってもよい。様々な実装形態では、めっきは、無電解めっき、および/または電解めっきであってもよい。ブロック714で、電気泳動レジストパターンがストリップされ、バックプレートの面上に導電トレースのパターンが残される。このストリッピングプロセスは、溶液化学作用(solution chemistry)を含むバッチプロセスであってもよい。ブロック716で、導電シード層が、ウェットエッチング、ドライエッチング、またはウェットエッチングおよびドライエッチングの組合せなどの技法を使用してエッチングされる。そのようなエッチングは、めっき金属の一部をエッチングによって除去することがあるが、いくつかの実装形態では、導電シード層が極めて薄く、バックプレートから洗浄されるが、めっき金属の比較的わずかがエッチングによって除去される。このエッチングは、バックプレート上にパターニングされた導電層を生じる。
【００６１】
代替的に、決定ブロック710に戻ると、プロセス700は、バックプレートパターンをめっきすることを延期してもよい。そのような代替実装形態では、プロセス700はブロック718で、続いて、ウェットエッチング、ドライエッチング、またはウェットエッチングおよびドライエッチングの組合せなどの技法を使用して、導電シード層をエッチングする。導電シード層がエッチングされると、いくつかの実装形態では、ブロック720で、電気泳動レジストパターンが、たとえば、溶液化学作用バッチプロセスによってストリップされる。
【００６２】
ブロック722で、次に導電トレースのパターンが、電気泳動レジストパターンなしに、導電材料でめっきされる。いくつかの実装形態では、導電材料は、Cu、Ni、Ni-Co、Ag、Pd、またはAuなど、金属および/または合金の個々または組合せのいずれかであってもよい。様々な実装形態では、めっきは、無電解めっき、および/または電解めっきであってもよい。めっきは、トレース上で全体的に均一であり、レジストがストリップされた所で階段形ブレーク(abrupt break)をもつ平滑な表面を形成することができる。めっきは、1回実行されてもよく、または2回以上実行されてもよい。たとえば、最初のNiの層が、後にAuの層でめっきされてもよい。
【００６３】
ブロック724で、集積回路などの電気構成要素が、バックプレートのくぼみの内側の導電トレースに搭載されてもよい。一実装形態によれば、プログラマブルチップ512および集積回路514(たとえば、図5Bに示す)は、異方性導電膜(ACF)などの導電材料を使用して、またはフリップチップはんだ接合を通して、トレースに取り付けられる。いくつかの実装形態では、プログラマブルチップおよび集積回路は、バックプレートのくぼみ上に形成された搭載パッドに搭載され、搭載パッドは導電トレースに接続される。ライン、パッド、およびトレースのメタライゼーションは、最終メタライゼーションとして、Au、Ag、またはCuを含んでもよい。ドライバ回路および関連する集積回路は、ウエハレベルパッケージングはんだバンプで作製されてもよい。次いでこれらのダイが、フリップチップ接合技法を通してバックプレート上の要素に接合されてもよい。
【００６４】
図8Aから図8Cは、例示的なバックプレートおよびバックプレート接合プロセスを示す。図8Aは、ブレークされていないままであるバックプレート902と、基板516とを示す。バックプレート902は、たとえば、図7に示す方法を使用して形成されてもよい。ブレークされていない形態では、バックプレート902は、全体的に基板516と同じ幅である。いくつかの実装形態では、バックプレート902および基板516の幅を等しく保つことは、パッケージングの製造を、たとえば、接合のためにバックプレート902および基板516を整合させることを支援することができる。バックプレート902および基板516が接合された後、バックプレート902は、図8Cを参照しながら説明するようにブレークされてもよい。基板516は、図6で説明した基板と同様である。
【００６５】
図8Bで、バックプレート902が基板516に接合される。結合部位904は、上側のシールリングを下側のシールリングに接合する。図8Bに示す実装形態では、バックプレート902および基板516はともに、接合され得るシールリング構成要素を有する。いくつかの実装形態では、バックプレート902は、シールリング構成要素を含まなくてもよい。シールリング518は、シールリング結合部位904がバックプレート902の面上にあるように、完全に基板516上にあってもよい。シールリング結合は、上記で図5で説明した技法を使用して達成されてもよい。結合されると、シールは、デバイス中で制御されたチャンバを形成する。いくつかの実装形態では、形成されたシールは、気密シールであってもよい。
【００６６】
結合部位906は、上側の接続パッドを下側の接続パッドに接合する。接続パッドは、スズおよび他の金属の共融混合物を使用して接続されてもよい。冶金の選択は、金属間化合物が溶融するためにどのくらい高温に加熱される必要があるかを決定し、次いで、冷却時に、2つのガラス基板間の金属結合リングを接合する共晶化合物で強力な金属間結合を形成する。2つのガラス基板間の電気接続もまた、同じプロセスステップで行われてもよい。スズおよびCuの組合せが結合のために利用される一実装形態では、共晶冶金(eutectic metallurgy)は、ほぼ摂氏225度に加熱されてもよい。スズ(Sn)、インジウム(In)、ビスマス(Bi)、およびCuの組合せが結合のために利用される一実装形態では、共晶冶金は、ほぼ摂氏150度に加熱されてもよい。SnおよびAuの組合せが利用される一実装形態では、共晶冶金は、ほぼ摂氏305度に加熱されてもよい。
【００６７】
共晶冶金は、アセンブリ全体を共晶冶金溶融温度(および、その溶融温度を数度超える温度)まで加熱することによって、または、1つまたは複数のレーザービームの焦点がMEMSデバイス表面全体ではなく重要なエリアに合っている、レーザーを使用した集中的な加熱を通して、シールリング上の共晶冶金のみを加熱することによって、加熱される。図示の例では、結合部位906は、EMSデバイスと、くぼみ中の集積回路と、パッドとをリンクする電気接続を完成させる。EMSデバイスおよび集積回路は、シールリングによって形成されたチャンバ内に含まれている。
【００６８】
図8Cでは、接合プロセスが完了される。シールリング612が形成される。接続パッド610aおよび610bが形成される。バックプレート902がブレークされて、パッケージを接続することで、たとえば、パッド524を介して、デバイスの他の構成要素(ディスプレイコントローラアレイ、プロセッサ、または他のパッケージなど)と接続することが可能にされる。たとえば、ブレークは、パッド524への取付けを可能にするための柔軟なツーリングのために、ガラスからのクリアランスを与える。いくつかの実装形態では、2mmがバックプレート902からブレークされる。いくつかの実装形態では、1.3mmがバックプレート902からブレークされる。バックプレート902は、平滑なブレークを与えるために、ブレークする前に刻み目を付けられ(scored)てもよい。いくつかの実装形態によれば、バックプレート902は、図8Cに示す最終バックプレート908を生じるように切断されてもよい。例示的な実装形態では、バックプレート908および基板516の結合された厚さは、2.0ミリメートル未満である。いくつかの実装形態では、バックプレート908および基板516の結合された厚さは、0.7ミリメートルである。
【００６９】
図9Aから図9Cは、バックプレート付きのプリント回路板基板の例を示す。プリント回路板を基板として図9Aから図9Cに示し、以下で説明するが、他の基板もまた可能である。たとえば、基板は、フレキシブルプラスチック基板などのプラスチック基板を含んでもよい。いくつかの実装形態では、基板は、良好なRF特性をもつ受動要素を基板上に直接形成することを可能にする電気特性を有していない、任意の材料を含んでもよい。他の実装形態では、基板は、基板のサイズを低減することが有用であり得る、シリコンなどの高価な基板を含む。図9Aは、デバイス1010と電気接触しているプリント回路板(PCB)1005、およびデバイス1010と電気接触している受動構成要素1015の一例を示す。デバイス1010および受動構成要素1015は、PCB1005上のエリア1020を占有している。デバイス1010はまた、RAMまたは他のそのような電子チップなど、1つ、2つ、またはそれ以上の電気構成要素1025aおよび1025bとも電気接触していてもよい。デバイス1010は、以下、すなわち、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラマブル論理回路、トランシーバ(携帯電話またはモバイルデバイスのためのワイヤレス通信用など)、ドライバ(ディスプレイ用など)、および/または、無線周波(RF)もしくは他の適用例のための電力管理集積回路(PMIC)のうちの1つまたは複数を含んでもよい。いくつかの実装形態では、デバイス1010は、受動構成要素に電気的に接続されるように構成される、任意の電気的または電気機械的なもの(EMSセンサ、または他のEMSデバイスなど)であってもよい。図9Aに示す実装形態では、受動構成要素1015は、レジスタ、インダクタ、またはキャパシタなどの個別構成要素を含んでもよい。いくつかの実装形態では、受動構成要素は、共振器を含んでもよい。
【００７０】
図9Bは、PCB1007上に搭載された、くぼんだバックプレート1030の一例を示す。図9Bに示す実装形態では、図9Aのデバイス1010および受動構成要素1015が、以下で図9Cで説明するように、くぼんだバックプレート1030上に搭載される。デバイス1010、および1つまたは複数の受動構成要素1015をくぼんだバックプレート1030上に搭載することは、縮小サイズのPCB1007が、バックプレート上にいかなる構成要素も搭載されていないPCB1005よりも小さくなるように、縮小サイズのPCB1007のサイズを縮小する助けになり得る。
【００７１】
図9Cは、図9Bのものと同様の縮小サイズのPCB1007上に搭載された、くぼんだバックプレート1030の断面図の一例を示す。図9Cに示すように、くぼんだバックプレート1030は、デバイス1010と、1つまたは複数の受動構成要素1017aおよび1017bとを含む。図示のように、受動構成要素1017aは、くぼみの外側でバックプレート上に形成され、スルーガラスビアを使用して、または他の手段によってデバイス1010に接続されてもよい。様々な実装形態では、くぼんだバックプレートは、受動構成要素1017aおよび1017bのうちの一方または両方を含んでもよく、受動構成要素1017aまたは1017bのいずれかは、1つまたは複数の受動構成要素を含んでもよい。いくつかの実装形態では、くぼんだバックプレート1030は、ガラス、または別の絶縁材料から作られる。受動構成要素1017aおよび1017bは、キャパシタ、インダクタ、レジスタ、および/または共振器を含んでもよい。いくつかの実装形態では、受動構成要素1017aおよび1017bは、個別要素ではなく、むしろバックプレート1030上に直接形成される。言い換えれば、受動構成要素1017aおよび1017bは、ガラスバックプレート1030上に一体化されるレジスタ、インダクタ、および/またはキャパシタを形成するために、堆積された金属、誘電体、半導体、および/または他の材料から作られた、パターニングされた構造として形成されてもよく、そこで、ガラスバックプレート1030は、受動構成要素1017aおよび1017bのための基板として働く。いくつかの実装形態では、受動構成要素1017aおよび1017bをガラス基板上に一体化することで、受動構成要素1017aおよび1017bの性能が向上する。いくつかの他の実装形態では、バックプレート1030は、その上に一体化された受動構成要素が形成され得る他の基板を含んでもよい。いくつかの実装形態では、受動構成要素1017aおよび1017bは、デバイス1010に電気的に接続される。デバイス1010から通じる電気接続のためのトレースまたはリードは、縮小サイズのPCB1007上のパッドとの電気接触のために、くぼんだバックプレート1030の内壁1035に沿って延びてもよい。空間を節約するために、くぼんだバックプレート1030の下の縮小サイズのPCB1007のエリアは、場合によっては、追加の電子構成要素(電気構成要素1040aおよび/または1040bなど)を含んで、PCB1007が可能な限り小型になることを可能にすることができる。
【００７２】
図10Aおよび図10Bは、複数の干渉変調器を含む表示デバイスを示すシステムブロック図の例を示している。この表示デバイス40はたとえば、スマートフォン、携帯電話またはモバイル電話であってもよい。しかし、表示デバイス40の同じ構成要素またはそれらのわずかな変形例は、テレビジョン、タブレット、電子書籍端末、ハンドヘルドデバイスおよびポータブルメディアプレーヤのような様々な種類の表示デバイスも例示している。
【００７３】
表示デバイス40は、ハウジング41と、ディスプレイ30と、アンテナ43と、スピーカ45と、入力デバイス48と、マイクロフォン46とを含む。ハウジング41は、射出成形および真空成形を含む様々な製造プロセスのいずれかによって形成されてもよい。また、ハウジング41は、プラスチック、金属、ガラス、ゴム、およびセラミック、またはそれらの組合せを含むがそれらに限らない様々な材料のいずれかから作られてもよい。ハウジング41は、異なる色を有するかまたはそれぞれの異なるロゴ、絵、または記号を含む取外し可能な他の部分と交換されてもよい取外し可能な部分(図示せず)を含んでもよい。
【００７４】
ディスプレイ30は、本明細書において説明するように双安定ディスプレイまたはアナログディスプレイを含む様々なディスプレイのいずれかであってもよい。ディスプレイ30は、プラズマ、EL、OLED、STN LCD、もしくはTFT LCDのようなフラットパネルディスプレイ、またはCRTもしくは他のチューブデバイスのようなノンフラットパネルディスプレイを含むように構成されてもよい。また、ディスプレイ30は、本明細書において説明するように、干渉変調器ディスプレイを含んでもよい。
【００７５】
表示デバイス40の構成要素が図10Bに概略的に示されている。表示デバイス40は、ハウジング41を含み、表示デバイス40内に少なくとも部分的に密閉された追加の構成要素を含んでもよい。たとえば、表示デバイス40は、トランシーバ47に結合されたアンテナ43を含むネットワークインターフェース27を含む。トランシーバ47は、条件付けハードウェア52に接続されたプロセッサ21に接続されている。条件付けハードウェア52は、信号を条件付ける(たとえば、信号をフィルタリングする)ように構成されてもよい。条件付けハードウェア52は、スピーカ45およびマイクロフォン46に接続されてもよい。プロセッサ21は、入力デバイス48およびドライバコントローラ29にも接続されている。ドライバコントローラ29は、フレームバッファ28およびアレイドライバ22に結合されており、アレイドライバ22はディスプレイアレイ30に結合されている。いくつかの実装形態では、電源50は、特定の表示デバイス40設計において実質的にすべての構成要素に電力を供給することができる。
【００７６】
ネットワークインターフェース27は、表示デバイス40がネットワークを介して1つまたは複数のデバイスと通信することができるようにアンテナ43とトランシーバ47とを含む。ネットワークインターフェース27は、たとえばプロセッサ21のデータ処理要件を軽減するいくつかの処理機能を有してもよい。アンテナ43は、信号を送受信することができる。いくつかの実装形態では、アンテナ43は、IEEE16.11(a)、IEEE16.11(b)、またはIEEE16.11(g)を含むIEEE16.11標準、あるいはIEEE802.11a、IEEE802.11b、IEEE802.11g、IEEE802.11nを含むIEEE802.11標準、およびそのさらなる実装形態に従ってRF信号を送受信する。いくつかの他の実装形態では、アンテナ43は、BLUETOOTH(登録商標)標準に従ってRF信号を送受信する。携帯電話の場合、アンテナ43は、符号分割多元接続(CDMA)、周波数分割多元接続(FDMA)、時分割多元接続(TDMA)、Global System for Mobile communications (GSM(登録商標))、GSM(登録商標)/General Packet Radio Service (GPRS)、Enhanced Data GSM(登録商標) Environment (EDGE)、Terrestrial Trunked Radio (TETRA)、Wideband-CDMA (W-CDMA)、Evolution Data Optimized (EV-DO)、1xEV-DO、EV-DO Rev A、EV-DO Rev B、High Speed Packet Access (HSPA)、High Speed Downlink Packet Access (HSDPA)、High Speed Uplink Packet Access (HSUPA)、Evolved High Speed Packet Access (HSPA+)、Long Term Evolution (LTE)、AMPS、または3G技術もしくは4G技術を利用するシステムのような、ワイヤレスネットワーク内で通信するのに使用される他の公知の信号を受信するように設計されている。トランシーバ47は、アンテナ43から受信された信号をプロセッサ21によって受信しさらに操作することができるように前処理する。トランシーバ47は、プロセッサ21から受信された信号を表示デバイス40からアンテナ43を介して送信することができるように処理してもよい。
【００７７】
いくつかの実装形態では、トランシーバ47を受信機と置き換えてもよい。また、いくつかの実装形態では、ネットワークインターフェース27を、プロセッサ21に送信すべき画像データを記憶または生成することのできる画像源と置き換えてもよい。プロセッサ21は、表示デバイス40の動作全体を制御してもよい。プロセッサ21は、圧縮された画像データなどのデータをネットワークインターフェース27または画像源から受信し、データを処理して生画像データまたは生の画像データに容易に処理されるフォーマットに変換する。プロセッサ21は、処理済みのデータを記憶できるようにドライバコントローラ29またはフレームバッファ28に送ってもよい。生データは通常、画像内の各位置での画像特性を識別する情報を指す。たとえば、そのような画像特性は、色、彩度、およびグレースケールレベルを含んでもよい。
【００７８】
プロセッサ21は、表示デバイス40の動作を制御するマイクロコントローラ、CPU、または論理ユニットを含んでもよい。条件付けハードウェア52は、信号をスピーカ45に送信し、マイクロフォン46から信号を受信するための増幅器およびフィルタを含んでもよい。条件付けハードウェア52は、表示デバイス40内の離散構成要素であっても、プロセッサ21もしくは他の構成要素内に組み込まれてもよい。
【００７９】
ドライバコントローラ29は、プロセッサ21によって生成された生画像データをプロセッサ21から直接取り込んでも、フレームバッファ28から取り込んでもよく、かつ生画像データをアレイドライバ22に高速に送信できるように適切に再フォーマットすることができる。いくつかの実装形態では、ドライバコントローラ29は、生画像をラスタ状フォーマットを有するデータフローに再フォーマットしてもよく、したがって、ドライバコントローラ29は、ディスプレイアレイ30を横切ってスキャンするのに適した時間順を有する。次いで、ドライバコントローラ29は、フォーマット済みの情報をアレイドライバ22に送る。LCDコントローラなどのドライバコントローラ29は、スタンドアロン集積回路(IC)としてのシステムプロセッサ21に関連付けられることが多いが、そのようなコントローラは多数の方法で実現されてもよい。たとえば、コントローラは、ハードウェアとしてプロセッサ21に埋め込まれても、ソフトウェアとしてプロセッサ21に埋め込まれても、ハードウェアにおいてアレイドライバ22と完全に一体化されてもよい。
【００８０】
アレイドライバ22は、ドライバコントローラ29からフォーマット済みの情報を受信してもよく、ディスプレイの画素のx-yマトリクスからの数百本、場合によっては数千本(またはそれよりも多く)のリード線に1秒当たりに何度も印加される互いに平行な1組の波形に、映像データを再フォーマットしてもよい。
【００８１】
いくつかの実装形態では、ドライバコントローラ29、アレイドライバ22、およびディスプレイアレイ30は、本明細書において説明するディスプレイの種類のうちのいずれにも適切である。たとえば、ドライバコントローラ29は、従来のディスプレイコントローラまたは双安定ディスプレイコントローラ(IMODコントローラなど)であってもよい。また、アレイドライバ22は、従来のドライバまたは双安定ディスプレイドライバ(IMODディスプレイドライバなど)であってもよい。さらに、ディスプレイアレイ30は、従来のディスプレイアレイまたは双安定ディスプレイアレイ(IMODのアレイを含むディスプレイなど)であってもよい。いくつかの実装形態では、ドライバコントローラ29は、アレイドライバ22と一体化されてもよい。そのような実装形態は、高集積度システム、たとえば、携帯電話、ポータブル電子デバイス、腕時計またはスモールエリアディスプレイにおいて有益であり得る。
【００８２】
いくつかの実装形態では、入力デバイス48は、たとえばユーザが表示デバイス40の動作を制御するのを可能にするように構成されてもよい。入力デバイス48は、QWERTYキーボードもしくは電話キーパッドのようなキーパッド、ボタン、スイッチ、ロッカー、タッチ感応スクリーン、ディスプレイアレイ30と一体化されたタッチ感応スクリーン、または圧力感応膜もしくは熱感応膜を含んでもよい。マイクロフォン46は、表示デバイス40用の入力デバイスとして構成されてもよい。いくつかの実装形態では、マイクロフォン46を通じた音声コマンドを使用して表示デバイス40の動作を制御してもよい。
【００８３】
電源50は、様々なエネルギー貯蔵デバイスを含んでもよい。たとえば、電源50は、ニッケルカドミウム電池またはリチウムイオン電池のような再充電可能電池であってもよい。充電式バッテリーを使用する実装形態では、充電式バッテリーは、たとえば、壁コンセントあるいは光起電性デバイスまたはアレイから来る電力を使用して充電可能であり得る。代替的に、充電式バッテリーはワイヤレス充電可能であり得る。電源50は、再生可能なエネルギー源、キャパシタ、またはプラスチック太陽電池もしくは塗料型太陽電池を含む太陽電池であってもよい。電源50は、壁付きコンセントから電力を受けるように構成されてもよい。
【００８４】
いくつかの実装形態では、電子表示システム内のいくつかの場所に配置されてもよいドライバコントローラ29に制御プログラム性が存在する。いくつかの他の実装形態では、アレイドライバ22に制御プログラム性が存在する。上述の最適化は、任意の数のハードウェア構成要素および/またはソフトウェア構成要素ならびに様々な構成において実施されてもよい。
【００８５】
図11は、一実装形態による、図10Aおよび図10Bの電子デバイスの概略分解斜視図の一例である。図示の電子デバイス40は、ディスプレイアレイ30用のくぼみ41aを有するハウジング41を含む。電子デバイス40は、ハウジング41のくぼみ41aの底部にプロセッサ21も含む。プロセッサ21は、ディスプレイアレイ30とデータ通信するためのコネクタ21aを含んでもよい。電子デバイス40は、少なくとも一部がハウジング41の内側に位置する他の構成要素を含んでもよい。他の構成要素には、上記に図10Bに関連して説明したような、ネットワーキングインターフェース、ドライバコントローラ、入力デバイス、電源、条件付けハードウェア、フレームバッファ、スピーカ、およびマイクロフォンを含めてもよいが、それらに限らない。
【００８６】
ディスプレイアレイ30は、ディスプレイアレイアセンブリ110と、バックプレート120と、可撓性の電気ケーブル130とを含んでもよい。ディスプレイアレイアセンブリ110とバックプレート120は、たとえばシーラントを使用して互いに取り付けられてもよい。
【００８７】
ディスプレイアレイアセンブリ110は、表示領域101と周辺領域102とを含んでもよい。周辺領域102は、ディスプレイアレイアセンブリ110の上から見たときに表示領域101を囲む。ディスプレイアレイアセンブリ110は、表示領域101を通して画像を表示するように位置しかつ向きを定められた表示素子のアレイも含む。表示素子はマトリクス形に配置されてもよい。いくつかの実装形態では、各表示素子は干渉変調器であってもよい。また、いくつかの実装形態では、語「表示素子」は「画素」と呼ばれることもある。
【００８８】
バックプレート120は、実質的にディスプレイアレイアセンブリ110の裏面全体を覆ってもよい。バックプレート120は、たとえばガラス、高分子材料、金属材料、セラミック材料、半導体材料、または前述の材料のうちの2つ以上の組合せと、他の同様の材料とから形成されてもよい。バックプレート120は、同じ材料またはいくつかの異なる材料の1つまたは複数の層を含んでもよい。バックプレート120には、様々な構成要素の少なくとも一部が埋め込まれてもまたは取り付けられてもよい。そのような構成要素の例には、ドライバコントローラ、アレイドライバ(たとえば、データドライバおよびスキャンドライバ)、ルーティング線(たとえば、データ線およびゲート線)、スイッチング回路、プロセッサ(たとえば、画像データ処理プロセッサ)、および相互接続部が含まれるがそれらに限らない。
【００８９】
可撓性の電気ケーブル130は、電子デバイス40のディスプレイアレイ30と他の構成要素(たとえば、プロセッサ21)との間にデータ通信チャネルを確立する働きをする。可撓性の電気ケーブル130は、ディスプレイアレイアセンブリ110の1つもしくは複数の構成要素またはバックプレート120から延びてもよい。可撓性の電気ケーブル130は、互いに平行に延びる複数の導電ワイヤと、プロセッサ21のコネクタ21aまたは電子デバイス40の任意の他の構成要素に接続してもよいコネクタ130aとを含んでもよい。
【００９０】
本明細書において開示された実装形態に関連して説明した様々な例示的な論理、論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、またはその両方の組合せとして実現されてもよい。ハードウェアとソフトウェアの互換性について、概して機能に関して説明し、上述の様々な例示的な構成要素、ブロック、モジュール、回路、およびステップを示した。そのような機能がハードウェアにおいて実現されるかそれともソフトウェアにおいて実現されるかは、システム全体に課される用途および設計上の特定の制約によって決まる。
【００９１】
本明細書において開示された各態様に関連して説明した様々な例示的な論理、論理ブロック、モジュール、および回路を実現するのに使用されるハードウェアおよびデータ処理装置は、本明細書において説明した機能を実行するように設計された、汎用シングルチッププロセッサまたは汎用マルチチッププロセッサ、デジタル信号プロセッサ(DSP)、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)もしくは他のプログラム可能な論理デバイス、離散ゲートもしくはトランジスタ論理、離散ハードウェア構成要素、またはそれらの任意の組合せによって実現または実行されてもよい。汎用プロセッサは、マイクロプロセッサ、または任意の従来のプロセッサ、コントローラ、マイクロコントローラ、もしくは状態マシンであってもよい。プロセッサは、DSPとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、DSPコアと連動する1つまたは複数のマイクロプロセッサなどの、複数のコンピューティングデバイスの組合せ、またはそのような任意の他の構成として実現されてもよい。いくつかの実装形態では、特定のステップおよび方法は、所定の機能に特有の回路で実行されてもよい。
【００９２】
1つまたは複数の態様では、前述の機能は、本明細書において開示された構造およびそれらの構造均等物を含むハードウェア、デジタル電子回路、コンピュータソフトウェア、ファームウェア、またはそれらの任意の組合せにおいて実現されてもよい。本明細書において説明した主題の実装形態は、1つまたは複数のコンピュータプログラム、すなわち、データ処理装置によって実行できるようにまたはデータ処理装置の動作を制御するためにコンピュータ記憶媒体上に符号化されたコンピュータプログラム命令の1つまたは複数のモジュールとして実現されてもよい。
【００９３】
ソフトウェアで実施する場合、機能は、1つまたは複数の命令またはコードとしてコンピュータ可読媒体上に記憶するか、あるいはコンピュータ可読媒体を介して送信することができる。本明細書で開示された方法またはアルゴリズムのステップは、コンピュータ可読媒体上に存在し得る、プロセッサ実行可能ソフトウェアモジュールで実施され得る。コンピュータ可読媒体は、ある場所から別の場所にコンピュータプログラムを転送することを可能にされ得る任意の媒体を含む、コンピュータ記憶媒体とコンピュータ通信媒体の両方を含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体であってよい。限定ではなく例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROMもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気ストレージデバイス、または、命令もしくはデータ構造の形態で所望のプログラムコードを記憶するために使用され得、コンピュータによってアクセスされ得る、任意の他の媒体を含み得る。また、いかなる接続もコンピュータ可読媒体と適切に呼ぶことができる。本明細書で使用するディスク(disk)およびディスク(disc)は、コンパクトディスク(disc)(CD)、レーザーディスク(登録商標)(disc)、光ディスク(disc)、デジタル多用途ディスク(disc)(DVD)、フロッピー(登録商標)ディスク(disk)およびブルーレイディスク(disc)を含み、ディスク(disk)は、通常、データを磁気的に再生し、ディスク(disc)は、データをレーザーで光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含まれ得る。さらに、方法またはアルゴリズムの動作は、コンピュータプログラム製品に組み込むことができる、機械可読媒体およびコンピュータ可読媒体上のコードおよび命令の1つまたは任意の組合せまたはセットとして存在することができる。
【００９４】
当業者には、本開示において説明した実装形態の様々な修正形態が容易に明らかになろう。本明細書において定められた一般原則は、本開示の趣旨または範囲から逸脱せずに他の実装形態に適用されてもよい。したがって、特許請求の範囲は、本明細書において示されている実装形態に限定されるものではなく、本開示、本明細書において開示された原則および新規の特徴に整合した最も広い範囲が与えられるべきである。語「例示的な」は、本明細書では「例、事例または例示として働く」を意味するのに排他的に使用される。本明細書において「例示的な」として記載されたあらゆる実装形態は、必ずしも他の可能形態または実装形態に対して好ましいかまたは有利であるとはみなされない。また、当業者には、語「上部」および「下部」が、時には各図の説明を容易にするために使用されており、適切な向きに定められた頁上の図の向きに対応する相対的な位置を示しており、実現されるIMODの適切な向きを反映しない場合があることが容易に理解されよう。
【００９５】
本明細書において別々の実装形態の文脈で説明したある特徴は、単一の実装形態において組み合わされて実現されてもよい。逆に、単一の実装形態の文脈で説明した様々な特徴を複数の実装形態において別々に実現しても、任意の適切な部分組合せとして実現してもよい。さらに、各特徴は、上記ではある組合せにおいて働くように記載されており、場合によっては最初からそのように請求されているが、請求された組合せの1つまたは複数の特徴は、場合によってはその組合せから実現されてもよく、請求された組合せは、部分組合せまたは部分組合せの変形例を対象とするものであってもよい。
【００９６】
同様に、動作は特定の順序で図面に示されているが、そのような動作は、望ましい結果を達成するために、示される特定の順序でまたは順番に実行される必要がないことを、あるいはすべての図示の動作が実行される必要があるとは限らないことを、当業者は容易に認識されよう。また、各図面は、例示的な1つまたは複数のプロセスを流れ図の形で概略的に示してもよい。しかし、図示されていない他の動作を概略的に示されている例示的なプロセスに組み込んでもよい。たとえば、1つまたは複数の追加の動作が、例示された動作のうちの任意の動作の前もしくは後、または任意の動作と同時に、または任意の動作同士の間に実行されてもよい。ある状況では、マルチタスキングおよび並列処理が有利である場合がある。さらに、上記で説明した各実装形態における様々なシステム構成要素の分離は、すべての実装形態においてそのような分離が必要とされるものと理解されるべきではなく、前述のプログラム構成要素およびシステムが概して単一のソフトウェアプロダクトとして一体化されるかまたは複数のソフトウェアプロダクトとしてパッケージ化されてもよいことを理解されたい。また、他の実装形態も以下の特許請求の範囲の範囲内である。場合によっては、特許請求の範囲に記載された動作を異なる順序で実行してもよく、しかも望ましい結果を実現することができる。
【符号の説明】
【００９７】
12  IMOD、画素
14  可動反射層、層、反射層
13、15  光
16  光学スタック、層
18  ポスト、支柱、支持体
19  ギャップ
20  基板、透明基板、前部基板
21  プロセッサ、システムプロセッサ
21a  コネクタ
22  アレイドライバ
27  ネットワークインターフェース
28  フレームバッファ
29  ドライバコントローラ
30  表示デバイス、ディスプレイ、ディスプレイアレイ
34  変形可能な層
40  表示デバイス
41  ハウジング
41a、406  くぼみ
43  アンテナ
45  スピーカ
46  マイクロフォン
47  トランシーバ
48  入力デバイス
50  電源
52  条件付けハードウェア
80  トランジスタ
82  ソース
84  ドレーン
86  チャネル
88  ゲート
101  表示領域
102  周辺領域
110  ディスプレイアレイアセンブリ
120、402、502、902  バックプレート
122  バックプレート構成要素
124  第2の相互接続部、バックプレート相互接続部
126  相互接触部、相互接続部
128  第1の相互接続部
129  絶縁層
130  可撓性の電気ケーブル
130a  コネクタ
160  ビア
200  駆動回路アレイ
210  データドライバ
220  ゲートドライバ
400、500、1010  デバイス
408a、408b、422、430  トレース
410a、410b  接続パッド
414、514  集積回路
416、516  基板
418  シール
426、526  EMSデバイス
424、524  パッド
428a、510a、510b、510c、510d、528a、528b、528c、528d、610b  接続パッド
428b  第2の接続パッド、接続パッド
504、518、612  シールリング
506  くぼみ、キャビティ
508a〜e  トレース、導電トレース
512  プログラマブルチップ
522  導電ストリップ
530a、530b、530c  電気伝導性トレース、導電トレース
610a  接続パッド、接続部
904  結合部位、シールリング結合部位
906  結合部位
908  最終バックプレート
1005  プリント回路板(PCB)
1007  PCB、縮小サイズのPCB
1015、1017a、1017b  受動構成要素
1020  エリア
1025a、1025b、1040a、1040b  電気構成要素
1030  くぼんだバックプレート、ガラスバックプレート、バックプレート
1035  内壁
DL1〜DLm  データ線
GL1〜GLn  ゲート線
S11〜Smn  スイッチまたはスイッチ回路のアレイ、スイッチの対応する列、スイッチ
D11〜Dmn  表示素子
【図１Ａ】
0005781230.tif 000002
【図１Ｂ】
0005781230.tif 000003
【図２】
0005781230.tif 000004
【図３】
0005781230.tif 000005
【図４】
0005781230.tif 000006
【図５Ａ】
0005781230.tif 000007
【図５Ｂ】
0005781230.tif 000008
【図６】
0005781230.tif 000009
【図７】
0005781230.tif 000010
【図８Ａ−８Ｃ】
0005781230.tif 000011
【図９Ａ】
0005781230.tif 000012
【図９Ｂ】
0005781230.tif 000013
【図９Ｃ】
0005781230.tif 000014
【図１０Ａ】
0005781230.tif 000015
【図１０Ｂ】
0005781230.tif 000016
【図１１】
0005781230.tif 000017