(57)【特許請求の範囲】
【請求項１】
三相交流電源の各相に接続される三つの交流入力端子が、互いに異なる２個の半導体スイッチを介して正の直流出力端子と負の直流出力端子とにそれぞれ接続され、前記半導体スイッチのオンオフ動作により、交流電圧を任意の大きさの直流電圧に変換する交流−直流電力変換器の制御装置において、
前記三相交流電源の各相電圧を検出する電源電圧検出手段と、
前記三相交流電源の各相電圧及び前記交流−直流電力変換器の直流出力電圧指令値に基づいて前記交流−直流電力変換器の各相入力電流指令値を演算する入力電流指令値演算手段と、
前記各相入力電流指令値から前記半導体スイッチのデューティ比を演算して前記半導体スイッチのスイッチングパタンを発生するデューティ比演算・オン信号発生手段と、
を備え、
前記デューティ比演算・オン信号発生手段は、
前記三相交流電源の各相電圧値の大小関係または前記各相入力電流指令値の大小関係が変化しない範囲において、
正の電圧を出力させる直流出力端子を、合計６個の前記半導体スイッチのうち第１，第２の半導体スイッチを介して、三つの交流入力端子のうち最大電圧相と中間電圧相となる二相の交流入力端子にそれぞれ接続すると共に、正の電圧を出力させる直流出力端子と残り一相の交流入力端子との間の第３の半導体スイッチをオフさせ、かつ、
負の電圧を出力させる直流出力端子を、合計６個の前記半導体スイッチのうち第４，第５の半導体スイッチを介して、三つの交流入力端子のうち最小電圧相と中間電圧相となる二相の交流入力端子にそれぞれ接続すると共に、負の電圧を出力させる直流出力端子と残り一相の交流入力端子との間の第６の半導体スイッチをオフさせるように、
前記スイッチングパタンを決定することを特徴とする交流−直流電力変換器の制御装置。
【請求項２】
三相交流電源の各相に接続される三つの交流入力端子が、互いに異なる２個の半導体スイッチを介して正の直流出力端子と負の直流出力端子とにそれぞれ接続され、前記半導体スイッチのオンオフ動作により、交流電圧を任意の大きさの直流電圧に変換する交流−直流電力変換器の制御装置において、
前記三相交流電源の各相電圧を検出する電源電圧検出手段と、
前記三相交流電源の各相電圧に基づいて電源電圧位相角を演算する電源電圧位相角検出手段と、
前記三相交流電源の各相電圧、前記電源電圧位相角、入力力率角指令値、及び、前記交流−直流電力変換器の直流出力電圧指令値に基づいて前記交流−直流電力変換器の各相入力電流指令値を演算する入力電流指令値演算手段と、
前記各相入力電流指令値から前記半導体スイッチのデューティ比を演算して前記半導体スイッチのスイッチングパタンを発生するデューティ比演算・オン信号発生手段と、
を備え、
前記デューティ比演算・オン信号発生手段は、
前記三相交流電源の各相電圧値の大小関係または前記各相入力電流指令値の大小関係が変化しない範囲において、
正の電圧を出力させる直流出力端子を、合計６個の前記半導体スイッチのうち第１，第２の半導体スイッチを介して、三つの交流入力端子のうち入力電流指令値の最大相と中間相となる二相の交流入力端子にそれぞれ接続すると共に、正の電圧を出力させる直流出力端子と残り一相の交流入力端子との間の第３の半導体スイッチをオフさせ、かつ、
負の電圧を出力させる直流出力端子を、合計６個の前記半導体スイッチのうち第４，第５の半導体スイッチを介して、三つの交流入力端子のうち入力電流指令値の最小相と中間相となる二相の交流入力端子にそれぞれ接続すると共に、負の電圧を出力させる直流出力端子と残り一相の交流入力端子との間の第６の半導体スイッチをオフさせるように、
前記スイッチングパタンを決定することを特徴とする交流−直流電力変換器の制御装置。
【請求項３】
三相交流電源の各相に接続される三つの交流入力端子が、互いに異なる２個の半導体スイッチを介して正の直流出力端子と負の直流出力端子とにそれぞれ接続され、前記半導体スイッチのオンオフ動作により、交流電圧を任意の大きさの直流電圧に変換する交流−直流電力変換器の制御装置において、
前記三相交流電源の各相電圧を検出する電源電圧検出手段と、
前記三相交流電源の各相電圧に基づいて電源電圧位相角を演算する電源電圧位相角検出手段と、
前記三相交流電源の各相電圧、前記電源電圧位相角、入力力率角指令値、及び、前記交流−直流電力変換器の直流出力電圧指令値に基づいて前記交流−直流電力変換器の各相入力電流指令値を演算する入力電流指令値演算手段と、
前記三相交流電源の各相電圧、前記電源電圧位相角、前記入力力率角指令値、前記直流出力電圧指令値、及び、前記各相入力電流指令値から前記半導体スイッチのデューティ比を演算して前記半導体スイッチのスイッチングパタンを発生するデューティ比演算・オン信号発生手段と、
を備え、
前記デューティ比演算・オン信号発生手段は、
前記三相交流電源の各相電圧値の大小関係または前記各相入力電流指令値の大小関係が変化しない範囲において、
前記入力力率角指令値が電気角で＋３０度〜−３０度の範囲外である場合には、
正の電圧を出力させる直流出力端子を、合計６個の前記半導体スイッチのうち第１，第２の半導体スイッチを介して、三つの交流入力端子のうち最大電圧相とその他の電圧相一相となる二相の交流入力端子にそれぞれ接続すると共に、正の電圧を出力させる直流出力端子と残り一相の交流入力端子との間の第３の半導体スイッチをオフさせ、かつ、
負の電圧を出力させる直流出力端子を、合計６個の前記半導体スイッチのうち第４，第５の半導体スイッチを介して、三つの交流入力端子のうち最小電圧相とその他の電圧相一相となる二相の交流入力端子にそれぞれ接続すると共に、負の電圧を出力させる直流出力端子と残り一相の交流入力端子との間の第６の半導体スイッチをオフさせるように、
前記スイッチングパタンを決定することを特徴とする交流−直流電力変換器の制御装置。
【請求項４】
請求項２または３に記載した交流−直流電力変換器の制御装置において、
前記交流−直流電力変換器の出力電力または出力電圧に応じて前記入力力率角指令値を演算する手段を備えたことを特徴とする交流−直流電力変換器の制御装置。
【請求項５】
請求項１〜４の何れか１項に記載した交流−直流電力変換器の制御装置であって、前記直流出力端子に直列にリアクトルとコンデンサとが接続されると共に、前記コンデンサに並列に負荷が接続されてなる交流−直流電力変換器の制御装置において、
前記コンデンサの電圧指令値と電圧検出値とから直流出力電流指令値を演算する手段と、
前記直流出力電流指令値と直流出力電流検出値とから前記直流出力電圧指令値を演算する手段と、
を備えたことを特徴とする交流−直流電力変換器の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサ等の大形のエネルギーバッファを用いることなく、半導体スイッチを用いて多相交流電圧を任意の大きさの直流電圧に変換する交流−直流電力変換器に関し、特に、直流出力電圧のリプルやスイッチング損失の低減、ノイズの抑制、入力力率の調整を可能にした交流−直流電力変換器の制御装置に関するものである。
【背景技術】
【０００２】
特許文献１には、交流−直流電力変換器としての電流形電力変換器が記載されている。
図２１は、特許文献１に記載された電流形電力変換器とほぼ同様の回路である。図２１において、１０は三相交流電源、２０は負荷、１００は制御装置、ＣｆはＬＣフィルタを構成するコンデンサ、Ｌｆは同じくリアクトル、Ｓｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎは半導体スイッチ（以下、単にスイッチともいう）、Ｌは平滑用のリアクトルである。なお、ｇｕｐ，ｇｖｐ，ｇｗｐ，ｇｕｎ，ｇｖｎ，ｇｗｎは、スイッチＳｕｐ〜Ｓｗｎに対するオン信号（駆動信号）である。
一般に、この種の電流形電力変換器では直流側にリアクトルＬが直列に接続されるので、電力変換器の制御に当たっては出力電圧の波形制御は行わず、交流側の電流高調波を抑制するために交流入力電流の波形制御に重点が置かれている。
【０００３】
ここで、非特許文献１には、電圧形電力変換器の三角波比較方式ＰＷＭパタン発生法に対して双対な電流形電力変換器のＰＷＭパタン発生法が開示されている。
図２２は、非特許文献１における動作波形を示しており、対象とする電力変換器の構成は図２１と同様であるため、図２２では図２１に付した参照記号を用いている。
【０００４】
非特許文献１では、入力電流を制御するため、制御装置１００において入力相電流指令値ｉ＊ｕｗ（＝（ｉ＊ｕ−ｉ＊ｗ）／３），ｉ＊ｖｕ，ｉ＊ｗｖを線間電圧実効値Ｅの入力電圧ｅｕ，ｅｖ，ｅｗと同相で与えている。これらの入力相電流指令値ｉ＊ｕｗ，ｉ＊ｖｕ，ｉ＊ｗｖと振幅Ｉｄｃ／２の三角波キャリア信号とを比較し、その大小関係から得られる信号を簡単な論理回路に通すことにより、スイッチＳｕｐ〜Ｓｗｎのオン信号ｇｕｐ〜ｇｗｎが得られる。
図２２に示すように、例えばｕ相の入力電流波形ｉｕは、指令値と同符号の電流パルスによって実現でき、その高調波成分を低減することができる。三角波キャリア信号の半周期において三相全体で３回の転流があり、出力電圧Ｖｃの波形は、電源線間電圧の正の３レベルの電圧と零電圧とによって実現される。
また、出力電圧Ｖｃの波形においては、最大電圧から零電圧に変化するスイッチングがあり、三相入力相電圧において最大電圧相から最小電圧相へ転流しているため、この転流ではスイッチング損失及びノイズが大きくなる。
【０００５】
一方、非特許文献２には、ｐ側またはｎ側のスイッチのうち１つのスイッチを制御周期間導通させ続けると共に反対側のスイッチで転流を行い、転流回数を２回に低減すると同時に、スイッチング損失を低減するように電源の最大電圧相と最小電圧相との間の転流を行わないようにした制御方法が開示されている。
この制御方法によれば、交流入力電流の波形は指令値と同符号の電流パルスによって構成され、高調波電流が抑制されることになるが、直流出力電圧の波形は常に零電圧を含むため、出力電圧リプルは十分に低減されていない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第３５９０１９５号公報（段落［０００２］〜［０００３］、図４等）
【非特許文献】
【０００７】
【非特許文献１】竹下隆晴、外山浩司、松井信行、「電流形三相インバータ・コンバータの三角波比較方式ＰＷＭ制御」、電気学会論文誌Ｄ、産業応用部門誌、Ｖｏｌ．１１６，Ｎｏ．１，ｐｐ．１０６−１０７（１９９６年）
【非特許文献２】茂木進一、「三相電流形変換器のための新しい二相変調法の提案とその効果」、電気学会半導体電力変換研究会資料、ＳＰＣ−１１−１、ｐｐ．１−６、（２０１１年）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述したように、従来の制御方法または制御装置では、スイッチング損失やノイズ、出力電圧リプルを十分に低減することができないという問題があった。
そこで、本発明の解決課題は、交流−直流電力変換器の制御周期におけるスイッチング損失、ノイズ及び出力電圧リプルの低減を可能にし、装置全体の小型化、低価格化を可能にした交流−直流電力変換器の制御装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、請求項１に係る発明は、三相交流電源の各相に接続される三つの交流入力端子が、互いに異なる２個の半導体スイッチを介して正の直流出力端子と負の直流出力端子とにそれぞれ接続され、前記半導体スイッチのオンオフ動作により、交流電圧を任意の大きさの直流電圧に変換する交流−直流電力変換器の制御装置において、
前記三相交流電源の各相電圧を検出する電源電圧検出手段と、
前記三相交流電源の各相電圧及び前記交流−直流電力変換器の直流出力電圧指令値に基づいて前記交流−直流電力変換器の各相入力電流指令値を演算する入力電流指令値演算手段と、
前記各相入力電流指令値から前記半導体スイッチのデューティ比を演算して前記半導体スイッチのスイッチングパタンを発生するデューティ比演算・オン信号発生手段と、
を備え、
前記デューティ比演算・オン信号発生手段は、
前記三相交流電源の各相電圧値の大小関係または前記各相入力電流指令値の大小関係が変化しない範囲において、
正の電圧を出力させる直流出力端子を、合計６個の前記半導体スイッチのうち第１，第２の半導体スイッチを介して、三つの交流入力端子のうち最大電圧相及び中間電圧相となる二相の交流入力端子にそれぞれ接続すると共に、正の電圧を出力させる直流出力端子と残り一相の交流入力端子との間の第３の半導体スイッチをオフさせ、かつ、
負の電圧を出力させる直流出力端子を、合計６個の前記半導体スイッチのうち第４，第５の半導体スイッチを介して、三つの交流入力端子のうち最小電圧相及び中間電圧相となる二相の交流入力端子にそれぞれ接続すると共に、負の電圧を出力させる直流出力端子と残り一相の交流入力端子との間の第６の半導体スイッチをオフさせるように、前記スイッチングパタンを決定するものである。
【００１０】
請求項２に係る発明は、三相交流電源の各相に接続される三つの交流入力端子が、互いに異なる２個の半導体スイッチを介して正の直流出力端子と負の直流出力端子とにそれぞれ接続され、前記半導体スイッチのオンオフ動作により、交流電圧を任意の大きさの直流電圧に変換する交流−直流電力変換器の制御装置において、
前記三相交流電源の各相電圧を検出する電源電圧検出手段と、
前記三相交流電源の各相電圧に基づいて電源電圧位相角を演算する電源電圧位相角検出手段と、
前記三相交流電源の各相電圧、前記電源電圧位相角、入力力率角指令値、及び、前記交流−直流電力変換器の直流出力電圧指令値に基づいて前記交流−直流電力変換器の各相入力電流指令値を演算する入力電流指令値演算手段と、
前記各相入力電流指令値から前記半導体スイッチのデューティ比を演算して前記半導体スイッチのスイッチングパタンを発生するデューティ比演算・オン信号発生手段と、
を備え、
前記デューティ比演算・オン信号発生手段は、
前記三相交流電源の各相電圧値の大小関係または前記各相入力電流指令値の大小関係が変化しない範囲において、
正の電圧を出力させる直流出力端子を、合計６個の前記半導体スイッチのうち第１，第２の半導体スイッチを介して、三つの交流入力端子のうち入力電流指令値の最大相と中間相となる二相の交流入力端子にそれぞれ接続すると共に、正の電圧を出力させる直流出力端子と残り一相の交流入力端子との間の第３の半導体スイッチをオフさせ、かつ、
負の電圧を出力させる直流出力端子を、合計６個の前記半導体スイッチのうち第４，第５の半導体スイッチを介して、三つの交流入力端子のうち入力電流指令値の最小相と中間相となる二相の交流入力端子にそれぞれ接続すると共に、負の電圧を出力させる直流出力端子と残り一相の交流入力端子との間の第６の半導体スイッチをオフさせるように、前記スイッチングパタンを決定するものである。
【００１１】
請求項３に係る発明は、三相交流電源の各相に接続される三つの交流入力端子が、互いに異なる２個の半導体スイッチを介して正の直流出力端子と負の直流出力端子とにそれぞれ接続され、前記半導体スイッチのオンオフ動作により、交流電圧を任意の大きさの直流電圧に変換する交流−直流電力変換器の制御装置において、
前記三相交流電源の各相電圧を検出する電源電圧検出手段と、
前記三相交流電源の各相電圧に基づいて電源電圧位相角を演算する電源電圧位相角検出手段と、
前記三相交流電源の各相電圧、前記電源電圧位相角、入力力率角指令値、及び、前記交流−直流電力変換器の直流出力電圧指令値に基づいて前記交流−直流電力変換器の各相入力電流指令値を演算する入力電流指令値演算手段と、
前記三相交流電源の各相電圧、前記電源電圧位相角、前記入力力率角指令値、前記直流出力電圧指令値、及び、前記各相入力電流指令値から前記半導体スイッチのデューティ比を演算して前記半導体スイッチのスイッチングパタンを発生するデューティ比演算・オン信号発生手段と、
を備え、
前記デューティ比演算・オン信号発生手段は、
前記三相交流電源の各相電圧値の大小関係または前記各相入力電流指令値の大小関係が変化しない範囲において、
前記入力力率角指令値が電気角で＋３０度〜−３０度の範囲外である場合には、
正の電圧を出力させる直流出力端子を、合計６個の前記半導体スイッチのうち第１，第２の半導体スイッチを介して、三つの交流入力端子のうち最大電圧相とその他の電圧相一相となる二相の交流入力端子にそれぞれ接続すると共に、正の電圧を出力させる直流出力端子と残り一相の交流入力端子との間の第３の半導体スイッチをオフさせ、かつ、
負の電圧を出力させる直流出力端子を、合計６個の前記半導体スイッチのうち第４，第５の半導体スイッチを介して、三つの交流入力端子のうち最小電圧相とその他の電圧相一相となる二相の交流入力端子にそれぞれ接続すると共に、負の電圧を出力させる直流出力端子と残り一相の交流入力端子との間の第６の半導体スイッチをオフさせるように、前記スイッチングパタンを決定するものである。
【００１２】
請求項４に係る発明は、請求項２または３に記載した交流−直流電力変換器の制御装置において、
前記交流−直流電力変換器の出力電力または出力電圧に応じて前記入力力率角指令値を演算する手段を備えたものである。
【００１３】
請求項５に係る発明は、請求項１〜４の何れか１項に記載した交流−直流電力変換器の制御装置であって、前記直流出力端子に直列にリアクトルとコンデンサとが接続されると共に、前記コンデンサに並列に負荷が接続されてなる交流−直流電力変換器の制御装置において、
前記コンデンサの電圧指令値と電圧検出値とから直流出力電流指令値を演算する手段と、
前記直流出力電流指令値と直流出力電流検出値とから前記直流出力電圧指令値を演算する手段と、を備えたものである。
【発明の効果】
【００１８】
本発明によれば、スイッチング損失の低減により電力変換効率を向上させることができる。また、発生ノイズの低減によるノイズフィルタの小型化、出力電圧リプルの低減による出力フィルタの小型化が可能であり、装置全体の小型化、低価格化を図ることができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１実施形態の構成を示すブロック図である。
【図２】各実施形態における半導体スイッチの構成例を示す図である。
【図３】第１実施形態におけるデューティ比演算・オン信号発生手段の基本原理を説明する波形図である。
【図４】第１実施形態における半導体スイッチのデューティ比を求めるための交流−直流電力変換器のモデルを示す図である。
【図５】図３（ａ）において、出力電圧指令値の符号を負にした場合の動作波形図である。
【図６】第１実施形態における入力電流指令値演算手段の構成を示すブロック図である。
【図７】第１実施形態におけるデューティ比演算・オン信号発生手段の動作波形図である。
【図８】第１実施形態におけるデューティ比演算・オン信号発生手段の構成を示すブロック図である。
【図９】図８におけるｐスイッチオン信号選択手段の主要部の論理回路例を示す図である。
【図１０】本発明の第２実施形態の構成を示すブロック図である。
【図１１】第２実施形態における電源電圧位相角検出手段の構成を示すブロック図である。
【図１２】第２実施形態における入力電流指令値演算手段の構成を示すブロック図である。
【図１３】第２実施形態におけるデューティ比演算・オン信号発生手段の動作波形図である。
【図１４】本発明の第３実施形態の構成を示すブロック図である。
【図１５】第３実施形態におけるデューティ比演算・オン信号発生手段の構成を示すブロック図である。
【図１６】第２実施形態及び第３実施形態の動作波形図である。
【図１７】第３実施形態の動作波形図である。
【図１８】本発明の第４実施形態の構成を示すブロック図である。
【図１９】第４実施形態における入力力率角指令値演算手段の作用を説明するための入力ｕ相の等価回路及びそのベクトル図である。
【図２０】本発明の第５実施形態の構成を示すブロック図である。
【図２１】特許文献１に記載された電流形電力変換器と同様の回路を示す図である。
【図２２】非特許文献１における動作波形図である。
【発明を実施するための形態】
【００２０】
以下、図に沿って本発明の実施形態を説明する。
なお、以下の説明において参照する各図では、同一の機能を有する回路構成要素及び電気量等に同一の参照符号を付してある。
【００２１】
図１は本発明の第１実施形態の構成を示すブロック図である。なお、この第１実施形態以降の各実施形態では、多相交流電源を三相として説明する。
図１において、交流−直流電力変換器は、三相交流電源１０と、その各相に接続されたリアクトルＬｆと、各線間に接続されたコンデンサＣｆと、三相の交流入力端子ｕ，ｖ，ｗと正負の直流出力端子ｐ，ｎとの間に接続された半導体スイッチＳｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎと、を備え、直流出力端子ｐ，ｎの相互間には負荷２０が接続されている。
【００２２】
上記交流−直流電力変換器を制御する制御装置１００Ａは、三相交流電源１０の各相の電圧ｅｕ，ｅｖ，ｅｗを検出する電源電圧検出手段１１０と、前記電源電圧ｅｕ，ｅｖ，ｅｗと直流出力電圧指令値Ｖｃ＊とから各相の入力電流指令値ｉ＊ｕ，ｉ＊ｖ，ｉ＊ｗを演算する入力電流指令値演算手段１２０と、前記入力電流指令値ｉ＊ｕ，ｉ＊ｖ，ｉ＊ｗから前記スイッチＳｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎのデューティ比を演算し、各スイッチのオン信号を発生するデューティ比演算・オン信号発生手段１３０とを備え、最終出力として、ＰＷＭパタンである各スイッチのオン信号ｇｕｐ，ｇｖｐ，ｇｗｐ，ｇｕｎ，ｇｖｎ，ｇｗｎを得る。
【００２３】
図２は、図１における交流−直流電力変換器のスイッチの構成例を示しており、ｕ相のスイッチＳｕｐ，Ｓｕｎの構成を例示してある。
図２（ａ）は、出力電流Ｉｄｃが常時、正（Ｉｄｃ≧０）の場合に使用するスイッチＳｕｐ，Ｓｕｎの例である。直流出力端子ｐに接続されるスイッチＳｕｐには、交流電源１０（入力端子ｕ）から端子ｐに電流が流れるスイッチを用い、直流出力端子ｎに接続されるスイッチＳｕｎには、端子ｎから交流電源１０（入力端子ｕ）に電流が流れるスイッチを用いる。
【００２４】
図２（ｂ）は、出力電流Ｉｄｃが常時、負（Ｉｄｃ≦０）の場合に使用するスイッチＳｕｐ，Ｓｕｎの例である。直流出力端子ｐに接続されるスイッチＳｕｐには、端子ｐから交流電源１０（入力端子ｕ）に電流が流れるスイッチを用い、直流出力端子ｎに接続されるスイッチＳｕｎには、交流電源１０（入力端子ｕ）から端子ｎに電流が流れるスイッチを用いる。
図２（ｃ）は、出力電流Ｉｄｃの符号が正負の両方になるスイッチＳｕｐ，Ｓｕｎの例であり、両スイッチＳｕｐ，Ｓｕｎには双方向に電流が流れるスイッチを用いる。
ここで、図２（ａ）〜（ｃ）の構成は他のスイッチＳｖｐ，Ｓｗｐ，Ｓｖｎ，Ｓｗｎについても同様である。
【００２５】
図３は、第１実施形態におけるデューティ比演算・オン信号発生手段１３０の基本原理図であり、その動作の概要について以下に説明する。
図３（ａ）は、直流出力電圧指令値Ｖ＊ｃが高い場合であり、図３（ｂ）は低い場合である。
出力電圧Ｖｃは平均値として出力電圧指令値Ｖ＊ｃに一致しており、入力電流ｉｕの基本波成分は入力力率１の入力電流指令値ｉ＊ｕに一致している。各スイッチＳｕｐ〜Ｓｗｎのオン信号ｇｕｐ〜ｇｗｎを発生するＰＷＭ制御法としては、電源電圧ｅｕ，ｅｖ，ｅｗと同相の入力電流指令値ｉ＊ｕ，ｉ＊ｖ，ｉ＊ｗと、Ｉｄｃ〜零、零〜−Ｉｄｃの範囲で変化する２つの三角波キャリア信号Ｔｐ，Ｔｎとをそれぞれ比較し、その大小関係から直接、スイッチＳｕｐ〜Ｓｗｎのスイッチングパタンを得ている。
【００２６】
電源電圧位相角θ〔ｒａｄ〕が、例えば、０＜θ＜π／３（ｅｕ＞ｅｖ＞ｅｗ）の範囲では、端子ｐ側のスイッチは、スイッチＳｕｐ，Ｓｖｐの電源の二相へ接続するオン信号ｇｕｐ，ｇｖｐのみが与えられ、端子ｎ側のスイッチは、スイッチＳｖｎ，Ｓｗｎの電源の二相へ接続するオン信号ｇｖｎ，ｇｗｎのみが与えられる。
このとき、ｐ側スイッチＳｕｐ，Ｓｖｐの動作は、最大電圧ｅｕから中間電圧ｅｖへの転流、ｎ側スイッチＳｖｎ，Ｓｗｎの動作は、最小電圧ｅｗから中間電圧ｅｖへの転流であり、最大電圧と最小電圧との間の転流ではなく、三相全体で転流回数を２回に低減できるので、スイッチング損失及びノイズを低減することができる。
図３（ａ）の出力電圧指令値Ｖ＊ｃが高い場合には、出力電圧Ｖｃの波形は、正の３レベルの入力線間電圧により実現され、零電圧まで下がらないので、出力電圧リプルを低減することが可能である。また、図３（ｂ）の出力電圧指令値Ｖ＊ｃが低い場合には、出力電圧Ｖｃの波形は、正の最大の入力線間電圧レベルを用いずに、低い２レベルの入力線間電圧と零電圧とによって実現されており、出力電圧リプルを低減できている。
【００２７】
次に、デューティ比演算・オン信号発生手段１３０におけるデューティ比演算式を導出する。
出力瞬時電力ｐｏｕｔは、出力電圧指令値Ｖ＊ｃ及び出力電流Ｉｄｃを用いて数式１により得ることができる。
【数１】
0005769555.tif 000002
交流−直流電力変換器はコンデンサ等のエネルギーバッファを持たないので、出力瞬時電力ｐｏｕｔと等しい入力瞬時電力ｐｉｎが実現されるように入力電流指令値を定めることで、指令値通りの出力電圧Ｖｃを得ることができる。
【００２８】
ここで、図１の入力リアクトルＬｆにおける電圧降下は電源電圧に比較して十分小さいと仮定し、これを無視して説明する。
三相交流電源電圧ｅｕ，ｅｖ，ｅｗは、電源電圧実効値Ｅ、位相角θ（＝ωｔ）を用いて数式２により与えられる。
【数２】
0005769555.tif 000003
なお、電源電圧実効値Ｅは、数式３に示すように、相電圧の２乗和の平方根により得られる。
【数３】
0005769555.tif 000004
【００２９】
電源電圧に対して入力電流指令値ｉ＊ｕ，ｉ＊ｖ，ｉ＊ｗは、入力電流実効値指令値Ｉ＊、入力力率角指令値ψ＊を用いて数式４により表される。
【数４】
0005769555.tif 000005
よって、入力瞬時電力ｐｉｎは、数式２，４から数式５によって得ることができる。
【数５】
0005769555.tif 000006
【００３０】
入力力率角指令値ψ＊は任意の値に設定可能であるが、入力電流実効値指令値Ｉ＊については、前述したように入出力の瞬時電力をバランスさせる観点から、数式１〜数式５に基づいて数式６により求められる。
【数６】
0005769555.tif 000007
【００３１】
次に、図４は、各スイッチのデューティ比を求めるための交流−直流電力変換器のモデルを示している。
制御周期Ｔｓ（三角波キャリア信号の半周期）は回路の時定数に比較して十分短いものとして、ここでは入力のＬＣフィルタを省略し、入力電圧及び出力電流を一定値と近似する。図４では、各相の電源電圧ｅｕ，ｅｖ，ｅｗを直流電圧源により、出力電流Ｉｄｃを直流電流源によりそれぞれ表している。また、制御周期Ｔｓ間の出力電圧指令値Ｖ＊ｃ、入力電流指令値ｉ＊ｕ，ｉ＊ｖ，ｉ＊ｗをそれぞれ一定値として扱う。
本実施形態では、スイッチング損失（スイッチング回数）及び出力電圧リプルを共に低減するために、導通させないスイッチを設けてあり、図４では、電源電圧位相角θが０＜θ＜π／３の範囲において、導通させないスイッチを破線で示している。
【００３２】
なお、図４におけるスイッチＳｕｐ〜Ｓｗｎは、例えば前述の図２（ｃ）のような双方向スイッチであり、これら６個の双方向スイッチＳｕｐ〜Ｓｗｎの制御周期Ｔｓ間のデューティ比をそれぞれｄｕｐ〜ｄｗｎとする。
出力電流の連続性を確保し、入力線間電圧の短絡を引き起こさないように、直流出力端子ｐ，ｎにそれぞれ接続されるスイッチのうち何れかのスイッチを導通させることから、デューティ比について数式７，８が成立する。
【数７】
0005769555.tif 000008
【数８】
0005769555.tif 000009
【００３３】
入力電流指令値ｉ＊ｕ，ｉ＊ｖ，ｉ＊ｗは、デューティ比を用いて数式９〜数式１１によって表すことができる。
【数９】
0005769555.tif 000010
【数１０】
0005769555.tif 000011
【数１１】
0005769555.tif 000012
【００３４】
数式７〜１１から各デューティ比を一意に決定することはできないので、後述するように拘束条件を与えてデューティ比を決定する。
制御周期Ｔｓ間の出力電圧平均値Ｖｃ（本文中では使用可能な文字に制限があるため、「 ￣ 」を省略する）は数式１２の上段により得られ、これを数式１，５，９〜１１を用いて変形すると、数式１２の下段に示すように出力電圧指令値Ｖ＊ｃ通りに制御されていることがわかる。
【数１２】
0005769555.tif 000013
【００３５】
第１実施形態における各スイッチのデューティ比を導出する条件として、出力電圧指令値Ｖ＊ｃ＞０として、電源電圧位相角が０＜θ＜π／３、すなわち、各相電圧の大小関係がｅｕ＞ｅｖ＞ｅｗの場合につき考える。出力電圧リプルを小さくするため、直流出力端子ｐを入力最小電圧相ｗに、直流出力端子ｎを入力最大電圧相ｕにそれぞれ接続しない制約条件を設け、数式１３のようにデューティ比ｄｗｐ，ｄｕｎを零とする。
【数１３】
0005769555.tif 000014
【００３６】
数式７〜１１から、数式１３の制約条件のもとで残りの各デューティ比ｄｕｐ，ｄｖｐ，ｄｖｎ，ｄｗｎを求めると、数式１４が得られる。
【数１４】
0005769555.tif 000015
【００３７】
以下の表１は、ｐ側スイッチ及びｎ側スイッチにつきそれぞれ１つずつオンさせないスイッチの組み合わせと、各デューティ比とをまとめたものであり、全部で６通りのデューティ比のパタンｐｄが得られる。
従って、デューティ比演算・オン信号発生手段１３０では、電源電圧位相角または入力電流指令値に応じて表１のデューティ比のパタンｐｄを使用することにより、各スイッチのオン信号ｇｕｐ〜ｇｗｎを発生させることができる。
【表１】
0005769555.tif 000016
【００３８】
次に、図５は、図３（ａ）において、出力電圧指令値Ｖ＊ｃの符号を負にした場合のデューティ比演算・オン信号発生手段１３０の動作説明図である。ここでは、出力電圧指令値Ｖ＊ｃが負になるので、入力電流指令値ｉ＊ｕ，ｉ＊ｖ，ｉ＊ｗの波形も図３（ａ）に対して正負反転している。
【００３９】
デューティ比演算・オン信号発生手段１３０は、入力電流指令値ｉ＊ｕ，ｉ＊ｖ，ｉ＊ｗと、Ｉｄｃ〜零、零〜−Ｉｄｃの範囲で変化する２つの三角波キャリア信号Ｔｐ，Ｔｎとをそれぞれ比較し、その大小関係から直接、スイッチＳｕｐ〜Ｓｗｎのスイッチングパタンを得る。例えば、電源電圧位相角が０＜θ＜π／３（ｅｕ＞ｅｖ＞ｅｗ）の範囲では、出力電圧リプルを小さくするため、出力電圧の負側端子ｐを入力最大電圧相ｕに、出力電圧の正側端子ｎを入力最小電圧相ｗにそれぞれ接続しないという制約条件を設け、対応するスイッチＳｕｐ，Ｓｗｎのデューティ比ｄｕｐ，ｄｗｎを共に零とするように、表１におけるデューティ比のパタンｐｄ＝４を用いる。
このように出力電圧指令値Ｖ＊ｃが負の場合にも、出力電圧Ｖｃの平均値を出力電圧指令値Ｖ＊ｃ通りに、入力電流ｉｕの基本波成分を入力力率１の入力電流指令値ｉ＊ｕ通りに、それぞれ制御することができる。
【００４０】
次いで、図１に示した制御装置１００Ａ内の各ブロックについて説明する。
図１の電源電圧検出手段１１０では、例えば、三相交流電源１０の電圧を星形結線した抵抗等により分圧し、電源１０の各相電圧ｅｕ，ｅｖ，ｅｗを検出する。図１では電源電圧から各相電圧ｅｕ，ｅｖ，ｅｗを検出しているが、フィルタコンデンサＣｆの電圧を検出しても良い。
【００４１】
図６は、図１の入力電流指令値演算手段１２０の構成を示すブロック図である。
この入力電流指令値演算手段１２０では、電源電圧実効値Ｅの二乗Ｅ２を演算し、このＥ２と、出力電圧指令値Ｖ＊ｃに比例するＶ＊ｃＩｄｃとを用いて、数式１５により、電源電圧ｅｕ，ｅｖ，ｅｗと同相の入力電流指令値ｉ＊ｕ，ｉ＊ｖ，ｉ＊ｗを演算する。この数式１５は、数式４に数式２，６の関係を代入したものである。
なお、電源電圧実効値の二乗Ｅ２は数式３に基づいて演算する。
【数１５】
0005769555.tif 000017
【００４２】
数式１５において、出力電流Ｉｄｃ（＞０）として検出値を用いることもできるが、表１のデューティ比の演算では入力電流指令値をＩｄｃで除するので、Ｉｄｃを正の任意の値に設定しても、デューティ比の演算結果に影響を与えない。従って、出力電流Ｉｄｃを実際に検出する必要はなく、例えば、Ｉｄｃ＝１と規格化して演算することができる。
【００４３】
図７は、図１のデューティ比演算・オン信号発生手段１３０の動作説明図であり、制御周期Ｔｓ間のデューティ比と出力電圧波形とを示している。図７において、Ｔｓは電源周期に比較して十分短いものとし、入力電流指令値ｉ＊ｕ，ｉ＊ｖ，ｉ＊ｗを一定値としている。
図７（ａ）は、入力力率１で、出力電圧指令値Ｖ＊ｃ（＞０）が高い場合、図７（ｂ）は、Ｖ＊ｃを図７（ａ）の１／２とした出力電圧指令値Ｖ＊ｃが低い場合、図７（ｃ）は、図７（ａ）のＶ＊ｃの符号を負にした場合である。電源電圧位相角θは０＜θ＜π／３であり、電源電圧値の大小関係はｅｕ＞ｅｖ＞ｅｗである。
ここでは入力電流指令値を電源電圧と同相にしているので、図７（ａ），（ｂ）では電流指令値の大小関係がｉ＊ｕ＞ｉ＊ｖ＞ｉ＊ｗであり、図７（ｃ）ではｉ＊ｗ＞ｉ＊ｖ＞ｉ＊ｕである。
【００４４】
図７（ａ）及び図７（ｂ）では、出力電圧リプルを小さくするため、直流出力端子ｐを入力最小電圧相ｗに接続せず、直流出力端子ｎを入力最大電圧相ｕに接続しない制約条件を設け、スイッチＳｗｐ，Ｓｕｎに対するデューティ比ｄｗｐ，ｄｕｎを零とする。すなわち、表１におけるデューティ比のパタンｐｄ＝１を用い、前述した数式１４のデューティ比を実現する。
【００４５】
表１のパタンｐｄ＝１において、スイッチＳｕｐのデューティ比ｄｕｐ＝ｉ＊ｕ／Ｉｄｃに相当するオン信号ｇｕｐは、入力電流指令値ｉ＊ｕと、零〜Ｉｄｃの間で変化する三角波キャリア信号Ｔｐとを比較し、ｉ＊ｕ＞Ｔｐの信号として得られる。また、スイッチＳｖｐのオン信号ｇｖｐは、ｉ＊ｕ＜Ｔｐの信号として得られる。
同じくパタンｐｄ＝１において、スイッチＳｗｎのデューティ比ｄｗｎ＝ｉ＊ｗ／−Ｉｄｃに相当するオン信号ｇｗｎは、入力電流指令値ｉ＊ｗと、−Ｉｄｃ〜零の間で変化する三角波キャリア信号Ｔｎとを比較し、ｉ＊ｗ＜Ｔｎの信号として得られる。また、スイッチＳｖｎのオン信号ｇｖｎは、ｉ＊ｗ＞Ｔｎの信号として得られる。
【００４６】
図７（ａ）の出力電圧指令値Ｖ＊ｃが高いときには、出力電圧Ｖｃは−ｅｗｕ，ｅｖｗ，ｅｕｖの３レベルの正の電圧により指令値通りの電圧を実現している。図７（ｂ）の出力電圧指令値Ｖ＊ｃが低いときには、ｅｖｗ，ｅｕｖ，零の３レベルの電圧を出力し、最大電圧である−ｅｗｕを出力していない。従って、図７（ａ），（ｂ）共に出力電圧リプルを低減できている。
【００４７】
図７（ｃ）では、出力電圧指令値Ｖ＊ｃの符号が負であるため、直流出力端子ｐを入力最大電圧相ｕに接続せず、直流出力端子ｎを入力最小電圧相ｗに接続しない制約条件を設け、スイッチＳｕｐ，Ｓｗｎに対するデューティ比ｄｕｐ，ｄｗｎを零とする。すなわち、表１におけるデューティ比のパタンｐｄ＝４を用いる。
【００４８】
表１のパタンｐｄ＝４において、スイッチＳｗｐのデューティ比ｄｗｐ＝ｉ＊ｗ／Ｉｄｃに相当するオン信号ｇｗｐは、入力電流指令値ｉ＊ｗと、零〜Ｉｄｃの間で変化する三角波キャリア信号Ｔｐとを比較し、ｉ＊ｗ＞Ｔｐの信号として得られる。また、スイッチＳｖｐのオン信号ｇｖｐは、ｉ＊ｗ＜Ｔｐの信号として得られる。
同じくパタンｐｄ＝４において、スイッチＳｕｎのデューティ比ｄｕｎ＝ｉ＊ｕ／−Ｉｄｃに相当するオン信号ｇｕｎは、入力電流指令値ｉ＊ｕと、−Ｉｄｃ〜零の間で変化する三角波キャリア信号Ｔｎとを比較し、ｉ＊ｕ＜Ｔｎの信号として得られる。また、スイッチＳｖｎのオン信号ｇｖｎは、ｉ＊ｕ＞Ｔｎの信号として得られる。
図７（ｃ）の出力電圧指令値Ｖ＊ｃが負のときの出力電圧Ｖｃの波形は、図７（ａ）の出力電圧Ｖｃを正負反転した波形に相当し、ｅｗｕ，−ｅｖｗ，−ｅｕｖの３レベルの負の電圧によって構成されるので、出力電圧リプルを低くできると共に、指令値通りの電圧を実現している。
【００４９】
図８は、図１のデューティ比演算・オン信号発生手段１３０の構成を示すブロック図である。
デューティ比演算・オン信号発生手段１３０では、入力電流指令値ｉ＊ｕ，ｉ＊ｖ，ｉ＊ｗをコンパレータに入力して三角波キャリア発生手段１３１からの三角波キャリア信号Ｔｐ，Ｔｎとそれぞれ比較し、その結果をＱｕｐ〜Ｑｗｎとして出力する。ここで、三角波キャリア信号ＴｐはＩｄｃ〜零の範囲で変化し、三角波キャリア信号Ｔｎは零〜−Ｉｄｃの範囲で変化するものである。三角波のピーク値Ｉｄｃ，−Ｉｄｃは、実際の検出電流を用いる必要はなく、入力電流指令値演算手段１２０において用いた値に設定すれば良い。
【００５０】
上記の比較結果Ｑｕｐ〜Ｑｗｎは、表２に示すデューティ比信号に相当している。ただし、表２のデューティ比は、入力電流指令値ｉ＊ｕ，ｉ＊ｖ，ｉ＊ｗが比較される三角波キャリア信号の範囲内の値であるときに成立するものである。
【表２】
0005769555.tif 000018
【００５１】
一方、図８のオンスイッチパタン選択手段１３２は、入力電流指令値ｉ＊ｕ，ｉ＊ｖ，ｉ＊ｗの最大、中間、最小（すなわち大小関係）を判別する。
この大小関係を判別するために、まず、入力電流指令値の差ｉ＊ｕｖ，ｉ＊ｖｗ，ｉ＊ｗｕを数式１６により計算する。
【数１６】
0005769555.tif 000019
【００５２】
表３は、入力電流指令値の大小判別とデューティ比のパタン選択との関係を示している。
オンスイッチパタン選択手段１３２は、数式１６により求めた電流指令値の差ｉ＊ｕｖ，ｉ＊ｖｗ，ｉ＊ｗｕの符号から、入力電流指令値ｉ＊ｕ，ｉ＊ｖ，ｉ＊ｗの最大、中間、最小を判別することができる。更に、最大電流指令値の入力相と直流出力端子ｐ、最小電流指令値の入力相と直流出力端子ｎをそれぞれ接続しないように、表１のデューティ比のパタンｐｄを選択して出力する。
【表３】
0005769555.tif 000020
【００５３】
図８のｐスイッチオン信号選択手段１３３では、入力電流指令値ｉ＊ｕ，ｉ＊ｖ，ｉ＊ｗとＩｄｃ〜零の範囲で変化する三角波キャリア信号Ｔｐとの比較結果Ｑｕｐ，Ｑｖｐ，Ｑｗｐと、デューティ比のパタンｐｄとを用いて，ｐ側スイッチＳｕｐ，Ｓｖｐ，Ｓｗｐのオン信号ｇｕｐ，ｇｖｐ，ｇｗｐを発生する。
具体的には、表１のデューティ比のパタンｐｄのデューティ比を実現するように、表２の比較結果Ｑｕｐ，Ｑｖｐ，Ｑｗｐが発生するデューティ比をそれぞれ割り振ればよい。例えば、デューティ比のパタンｐｄ＝１では、ｄｕｐ＝ｉ＊ｕ／Ｉｄｃ，ｄｖｐ＝１−ｉ＊ｕ／Ｉｄｃであるから、比較結果Ｑｕｐがｉ＊ｕ／Ｉｄｃのデューティ比に相当する信号であり、オン信号は、ｇｕｐ＝Ｑｕｐ，ｇｖｐ＝Ｑｕｐの反転信号，ｇｗｐ＝０によって得られる。
【００５４】
なお、図８のｎスイッチオン信号選択手段１３４では、入力電流指令値ｉ＊ｕ，ｉ＊ｖ，ｉ＊ｗと−Ｉｄｃ〜零の範囲で変化する三角波キャリア信号Ｔｎとの比較結果Ｑｕｎ，Ｑｖｎ，Ｑｗｎと、デューティ比のパタンｐｄとを用いて，ｎ側スイッチＳｕｎ，Ｓｖｎ，Ｓｗｎのオン信号ｇｕｎ，ｇｖｎ，ｇｗｎを発生する。
【００５５】
表４は、デューティ比のパタンｐｄに対するｐスイッチオン信号選択手段１３３及びｎスイッチオン信号選択手段１３４の動作をまとめたものである。
【表４】
0005769555.tif 000021
【００５６】
次に、図９は、ｐスイッチオン信号選択手段１３３において、一例としてスイッチＳｕｐのオン信号ｇｕｐを実現するオン信号選択手段の論理回路例である。
表４より、オン信号ｇｕｐは、デューティ比のパタンｐｄ＝１，ｐｄ＝６のとき比較結果Ｑｕｐを、ｐｄ＝２のとき比較結果Ｑｖｐの反転信号を、ｐｄ＝５のとき比較結果Ｑｗｐの反転信号を、それぞれ出力する。デューティ比のパタンｐｄが１，２，５，６のそれぞれの状態を表す信号としてｐｄ１，ｐｄ２，ｐｄ５，ｐｄ６を定義すれば、図９の論理回路が得られる。他のオン信号を発生する回路についても、同様に構成することができる。
【００５７】
なお、本実施形態の三角波キャリア発生手段１３１により用いた２つの三角波キャリア信号Ｔｐ，Ｔｎは同相であるが、本実施形態は、互いに逆相や位相差を持たせた三角波キャリア信号を用いても実現可能である。更に、キャリア信号として、三角波の代わりに傾きが正または負の鋸歯状波を用いることもできる。この場合、２つのキャリア信号の鋸歯状波の傾きの選び方として、正正、正負、負正、負負などの組み合わせを制御周期ごとに選ぶこともできる。
また、本実施形態における電源電圧検出手段１１０はあくまで一例であり、出力として線間電圧を検出してもよいし、電源電圧の振幅を一定値とみなして、電源電圧の正負を検出するだけでも実現可能である。
【００５８】
次いで、図１０は本発明の第２実施形態の構成を示すブロック図である。この実施形態に係る制御装置１００Ｂは、第１実施形態の制御装置１００Ａに入力力率の調整機能を追加したものである。
すなわち、図１０において、制御装置１００Ｂは電源電圧位相角検出手段１４０を備えており、電源電圧ｅｕ，ｅｖ，ｅｗから位相角θを検出して入力電流指令値演算手段１２０に出力する。入力電流指令値演算手段１２０では、入力力率角指令値ψ＊に従って入力電流指令値ｉ＊ｕ，ｉ＊ｖ，ｉ＊ｗを演算し、出力する。
なお、電源電圧検出手段１１０及びデューティ比演算・オン信号発生手段１３０の機能は、第１実施形態と同様である。
【００５９】
図１１は、電源電圧位相角検出手段１４０の構成を示すブロック図であり、ＰＬＬ（Phase Locked Loop：位相同期回路）を用いている。
図１１において、波形整形回路１４１は、電源電圧ｅｕ，ｅｖ，ｅｗの零クロスを検知し、π／３ごとに変化する電源１周期当たり３パルスの信号θｏを発生する。また、カウンタ１４２は、信号θｏに対応した信号θｐを発生する。位相比較器１４３は、信号θｏと信号θｐとの位相角誤差Δθを検出し、この位相角誤差Δθが減少するように発振器１４４の出力パルスｐの周波数を調整する。この出力パルスｐをカウンタ１４２が計数することにより、カウンタ１４２の出力値が電源電圧位相角θになる。
【００６０】
図１２は、図１０における入力電流指令値演算手段１２０の構成を示すブロック図である。入力電流指令値演算手段１２０は、数式４に数式２，６の関係を代入し、数式１７によって入力電流指令値ｉ＊ｕ，ｉ＊ｖ，ｉ＊ｗを演算する。
【数１７】
0005769555.tif 000022
【００６１】
図１２に示すように、数式１７の右辺の分子は、出力電圧指令値Ｖ＊ｃと直流出力電流Ｉｄｃとの積により演算される。ここで、出力電流Ｉｄｃの値は、第１実施形態と同様に、入力電流指令値演算手段１２０及びデューティ比演算・オン信号発生手段１３０におけるＩｄｃと同じ値にすることで、正の任意の値に設定することができる。
また、数式１７の右辺の分母については、数式３を用いて電源電圧実効値Ｅを演算すると共に、入力力率角指令値ψ＊から三角関数テーブルを用いて入力力率指令値ｃｏｓψ＊を求め、これらを乗じてＥｃｏｓψ＊を演算する。更に、数式１７の右辺の電流指令値振幅の係数√（２／３）を乗じることにより、入力電流指令値振幅√２Ｉ＊が演算される。
【００６２】
数式１７における入力電流指令値ｉ＊ｕ，ｉ＊ｖ，ｉ＊ｗの位相角は、入力力率角指令値ψ＊と電源電圧位相角θとから得られる。更に、三角関数テーブルを用いて、各入力相の余弦ｃｏｓ（θ＋ψ），ｃｏｓ（θ＋ψ＊−２π／３），ｃｏｓ（θ＋ψ＊＋２π／３）を得て、これらの余弦値に前記入力電流指令値振幅√２Ｉ＊を乗じることにより、入力電流指令値ｉ＊ｕ，ｉ＊ｖ，ｉ＊ｗを得る。
これらの入力電流指令値ｉ＊ｕ，ｉ＊ｖ，ｉ＊ｗを、図８に示したデューティ比演算・オン信号発生手段１３０に入力することによりデューティ比が演算され、各スイッチＳｕｐ〜Ｓｗｎのオン信号ｇｕｐ〜ｇｗｎが演算される。
【００６３】
次に、図１３は第２実施形態におけるデューティ比演算・オン信号発生手段１３０の動作波形図であり、制御周期Ｔｓ間のデューティ比、入力電流及び出力電圧波形を示している。Ｔｓは電源周期に比較して十分短いものとして、入力電流指令値ｉ＊ｕ，ｉ＊ｖ，ｉ＊ｗを一定値としている。
図１３（ａ）は図７（ｂ）の波形に等しく、出力電圧指令値Ｖｃ＊＞０、入力力率角指令値ψ＊＝０の場合である。また、図１３（ｂ）は、図１３（ａ）に対して入力力率角指令値ψ＊＝−π／３とした場合である。
【００６４】
図１３（ａ）では、入力電流指令値の大小関係がｉ＊ｕ＞ｉ＊ｖ＞ｉ＊ｗとなっており、表４のデューティ比のパタンｐｄ＝１が選択され、ｐ側スイッチはデューティ比ｄｕｐ，ｄｖｐに、ｎ側スイッチはデューティ比ｄｖｎ，ｄｗｎに値をそれぞれ持つ。入力電流ｉｕ，ｉｖ，ｉｗ及び出力電圧Ｖｃは、制御周期Ｔｓの平均値としてそれぞれの指令値に一致した値が得られている。
図１３（ｂ）では、入力力率角指令値ψ＊＝−π／３としているため、入力電流指令値の大小関係がｉ＊ｕ＞ｉ＊ｗ＞ｉ＊ｖとなっており、表４のデューティ比のパタンｐｄ＝６が選択され、ｐ側スイッチはデューティ比ｄｕｐ，ｄｗｐに、ｎ側スイッチはデューティ比ｄｗｎ，ｄｖｎにそれぞれ値を持つ。入力電流ｉｕ，ｉｖ，ｉｗ及び出力電圧Ｖｃは、制御周期Ｔｓの平均値としてそれぞれの指令値に一致した値が得られている。
【００６５】
図１４は、本発明の第３実施形態の構成を示すブロック図である。
この実施形態の制御装置１００Ｃでは、入力力率角指令値ψ＊が大きくなったときに電流指令値の大小関係が変化しても、電源電圧の大小関係を優先してデューティ比のパタンを選択することにより、出力電圧リプルを低減する。
制御装置１００Ｃ内のデューティ比演算・オン信号発生手段１３０Ｃにおいて、第１実施形態のデューティ比演算・オン信号発生手段１３０に、新たに電源電圧ｅｕ，ｅｖ，ｅｗと入力力率角指令値ψ＊と出力電圧指令値Ｖ＊ｃとが入力されており、これらに基づいてスイッチのオン信号及びキャリア信号の選択を変更している。
なお、図１４の電源電圧検出手段１１０は第１実施形態における電源電圧検出手段１１０と、図１４の電源電圧位相角検出手段１４０，入力電流指令値演算手段１２０は、第２実施形態における電源電圧位相角検出手段１４０、入力電流指令値演算手段１２０と、それぞれ同じ機能を有している。
【００６６】
図１５は、第３実施形態におけるデューティ比演算・オン信号発生手段１３０Ｃの構成を示すブロック図である。
入力電流指令値ｉ＊ｕ，ｉ＊ｖ，ｉ＊ｗと三角波キャリア信号Ｔｐ，Ｔｎとはそれぞれ６個の比較器により比較され、比較結果Ｑｕｐ〜Ｑｗｎを得る。三角波キャリア信号Ｔｐ，Ｔｎは、それぞれＩｄｃ〜零、零〜−Ｉｄｃの範囲で変化する波形である。比較結果Ｑｕｐ〜Ｑｗｎから各スイッチのオン信号を選択するが、その選択基準は電源電圧値の大小関係に基づいている。ここで、三角波キャリア信号の変化範囲を決定するＩｄｃの値については、第１実施形態と同様に、入力電流指令値演算手段１２０におけるＩｄｃと同じ値にすることで、正の任意の値に設定することができる。
【００６７】
図１５の符号演算器１３５によって出力電圧指令値Ｖｃ＊の符号（±１）を演算し、この符号を電源電圧ｅｕ，ｅｖ，ｅｗに乗じて基準電圧値ｅ０ｕ，ｅ０ｖ，ｅ０ｗを得る。オンスイッチパタン選択手段１３２では、基準電圧値ｅ０ｕ，ｅ０ｖ，ｅ０ｗの大小関係を判別するために基準電圧値の差ｅ０ｖ，ｅ０ｗ，ｅ０ｕを数式１８により計算する。
【数１８】
0005769555.tif 000023
【００６８】
表５は、基準電圧値の大小判別とデューティ比のパタン選択とを示している。基準電圧値の差電圧ｅ０ｕｖ，ｅ０ｖｗ，ｅ０ｗｕの符号から、基準電圧値の最大、中間、最小を判別することができる。入力力率角指令値ψ＊により、電流指令値の大小関係が変化しても、電源電圧の大小関係を優先してデューティ比のパタンを選択することにより、出力電圧リプルを低減する。
入力力率角指令値については、−π／２＜ψ＊＜−π／６、−π／６≦ψ＊≦π／６、π／６＜ψ＊＜π／２に分け、基準電圧値の大小関係を優先して、正の電圧を出力させる直流出力端子はできるだけ入力電圧の高い電圧相に、負の電圧を出力させる直流出力端子はできるだけ入力電圧の低い電圧相にそれぞれ接続する。
【表５】
0005769555.tif 000024
【００６９】
表６は、表５により決まったデューティ比のパタンを実現するオン信号選択動作表であり、各パタンに応じたオン信号は先に示した表４と同様である。
なお、三角波キャリア信号Ｔｐ，Ｔｎについては、入力力率角指令値ψ＊が−π／６≦ψ＊≦π／６の場合には同相とし、これ以外の場合には、逆相を選択する。
【表６】
0005769555.tif 000025
【００７０】
次に、図１６は、電源電圧の大小関係がｅｕ＞ｅｖ＞ｅｗであり、電源電圧位相角が１２[ｄｅｇ]の場合の、出力電圧指令値Ｖ＊ｃ＞０と入力力率角指令値ψ＊＝−π／６を与えたときの動作波形であり、図１６（ａ）は第２実施形態を、図１６（ｂ）は第３実施形態をそれぞれ示している。
図１６（ａ）の第２実施形態では、入力電流指令値の大小関係がｉ＊ｕ＞ｉ＊ｗ＞ｉ＊ｖであり、この大小関係に基づいて表４からデューティ比のパタンｐｄ＝６が選択される。この第２実施形態では入力電流指令値の大小関係を優先しているために、出力電圧Ｖｃの波形は負の電圧−ｅｖｗを用いることになり、出力電圧リプルが大きくなる。
一方、図１６（ｂ）の第３実施形態では、入力力率角指令値ψ＊＝−π／６であるため、電源電圧の大小関係がｅｕ＞ｅｖ＞ｅｗである基準電圧の大小関係ｅ０ｕ＞ｅ０ｖ＞ｅ０ｗに基づいて、表５からデューティ比のパタンｐｄ＝１が選択される。この第３実施形態では電源電圧の大小関係を優先しているために、出力電圧Ｖｃの波形は正の電圧または零を用いることになり、第２実施形態よりも出力電圧リプルを抑制できている。
【００７１】
図１７は、第３実施形態における動作波形であり、入力力率角指令値ψ＊＝−π／３を与えた場合のものである。この動作波形は、第２実施形態の図１３（ｂ）の動作波形と同じ条件である。第２実施形態では三角波キャリア信号Ｔｐ，Ｔｎを同相としたのに対し、第３実施形態では、入力力率角指令値ψ＊＝−π／３において三角波キャリア信号Ｔｐ，Ｔｎとして逆相を選択するので、図１７の動作波形が得られ、出力電圧Ｖｃの波形のリプルを抑制できている。
【００７２】
図１８は、本発明の第４実施形態の構成を示すブロック図である。この実施形態の制御装置１００Ｄは、図１４の入力力率角指令値ψ＊を与える入力力率角指令値演算手段１５０を備えており、この演算手段１５０は電源力率を１に制御するように入力力率角指令値ψ＊を決定する。
図１８における入力力率角指令値演算手段１５０以外のブロックは、図１４の第３実施形態と同様である。ただし、入力力率角指令値演算手段１５０では、入力電流指令値演算手段１２０によって得られる電源電圧実効値Ｅを演算に用いている。
【００７３】
ここで、電源高調波を抑制するためのリアクトルＬｆとコンデンサＣｆとからなるＬＣフィルタにより、入力電流指令値と電源電流との間に位相差を持つので、入力電流を力率１に制御したとしても、電源力率は必ずしも１にならない。そこで、入力力率角指令値演算手段１５０として、ＬＣフィルタに流れ込む進相電流が無視できなくなる軽負荷時などにおいて、電源力率を１に制御する方法について説明する。
【００７４】
図１９（ａ）はＬＣフィルタを有する入力ｕ相の等価回路であり、図１９（ｂ）はそのベクトル図である。
図１９（ａ）では、交流−直流電力変換器に対するｕ相の入力電流指令値ｉ＊ｕを電流源にて示している。ｉ＊ｕ＝０としたとき、ＬＣフィルタのコンデンサ電流Ｉｃｕは数式１９により表される。
【数１９】
0005769555.tif 000026
【００７５】
通常、ＬＣフィルタの共振周波数は電源周波数より十分高く、数式１９においてωＬｆ−１／３ωＣｆ＜０の関係が得られるので、Ｉｑ＞０となり、コンデンサ電流Ｉｃｕは進み電流となる。
図１９（ｂ）及び数式２０に示すように、電源電流Ｉｓｕを有効電流成分Ｉｐのみとして電源力率１を実現するためには、数式２１に従って入力電流指令値Ｉ＊ｕを与えればよい。
すなわち、図１９（ｂ）に示す入力力率角指令値ψ＊を与えることで、電源力率１を実現することができる。
【数２０】
0005769555.tif 000027
【数２１】
0005769555.tif 000028
【００７６】
電源力率１としたときの入力有効電流実効値Ｉｐは、出力電圧指令値Ｖ＊ｃ、出力電流検出値Ｉｄｃ、電源電圧実効値Ｅを用いて、数式６においてψ＊＝０を代入することにより数式２２によって得ることができる。
【数２２】
0005769555.tif 000029
【００７７】
なお、損失を考慮する場合には、損失分に相当した有効電流を数式２２の右辺に加算して対応することができる。一方、電源電圧実効値Ｅと数式１９との関係から、コンデンサＣｆに流れる無効電流Ｉｑは数式２３により得られる。
【数２３】
0005769555.tif 000030
【００７８】
数式２２，２３を用いて、図１９（ｂ）のベクトル関係から、入力力率角指令値ψ＊は数式２４によって与えられる。
【数２４】
0005769555.tif 000031
なお、この実施形態の入力力率角指令値演算手段１５０は、図１０の第２実施形態における入力力率角の調整にも適用可能である。
【００７９】
次いで、図２０は本発明の第５実施形態の構成を示すブロック図である。
この実施形態は、図２０に示すように、直流出力端子ｐ，ｎに直列にリアクトルＬとコンデンサＣとが接続され、コンデンサＣに並列に負荷２０が接続された交流−直流電力変換器において、コンデンサＣの直流電圧を制御する制御系を備えたものである。
【００８０】
図２０に示す制御装置１００Ｅは、コンデンサＣの両端の電圧検出値Ｖｄｃ及びコンデンサ電圧指令値Ｖｄｃ＊が入力されて直流出力電流指令値Ｉｄｃ＊を演算する直流出力電流指令値演算手段１６０と、直流出力電流指令値Ｉｄｃ＊及び直流出力電流検出値Ｉｄｃが入力されて図１４における出力電圧指令値Ｖｃ＊を演算する直流出力電圧指令値演算手段１７０と、を備えている。
直流出力電流指令値演算手段１６０では、数式２５に示す電圧偏差ΔＶｄｃに対して、数式２６に示すように、電圧制御系の比例ゲインＫＰＶと積分ゲインＫＩＶとを持つＰＩ（比例積分）制御を施して直流出力電流指令値Ｉｄｃ＊を演算する。
【数２５】
0005769555.tif 000032
【数２６】
0005769555.tif 000033
【００８１】
直流出力電圧指令値演算手段１７０では、数式２７に示す電流偏差ΔＩｄｃに対して、数式２８に示すように、電流制御系の比例ゲインＫＰＩと積分ゲインＫＩＩとを持つＰＩ制御を施して出力電圧指令値Ｖｃ＊を演算する。
【数２７】
0005769555.tif 000034
【数２８】
0005769555.tif 000035
【００８２】
本実施形態では、電圧制御系及び電流制御系にＰＩ制御を用いているが、二自由度制御などの他の制御法を用いても良い。
なお、この実施形態における直流出力電流指令値演算手段１６０及び直流出力電圧指令値演算手段１７０を、図１の第１実施形態に係る制御装置１００Ａや図１０の第２実施形態に係る制御装置１００Ｂに適用して直流出力電流Ｉｄｃやコンデンサ電圧Ｖｄｃを制御することも可能である。
【符号の説明】
【００８３】
１０：三相交流電源
２０：負荷
１００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ，１００Ｅ：制御装置
１１０：電源電圧検出手段
１２０：入力電流指令値演算手段
１３０，１３０Ｃ：オンデューティ比演算・オン信号発生手段
１３１：三角波キャリア発生手段
１３２：オンスイッチパタン選択手段
１３３：ｐスイッチオン信号選択手段
１３４：ｎスイッチオン信号選択手段
１３５：符号演算器
１４０：電源電圧位相角検出手段
１４１：波形整形回路
１４２：カウンタ
１４３：位相比較器
１４４：発振器
１５０：入力力率角指令値演算手段
１６０：直流出力電流指令値演算手段
１７０：直流出力電圧指令値演算手段
Ｌｆ，Ｌ：リアクトル
Ｃｆ，Ｃ：コンデンサ
ｕ，ｖ，ｗ：交流入力端子
ｐ，ｎ：直流出力端子
Ｓｕｐ，Ｓｖｐ，Ｓｗｐ，Ｓｕｎ，Ｓｖｎ，Ｓｗｎ：半導体スイッチ
【図１】
0005769555.tif 000036
【図２】
0005769555.tif 000037
【図３】
0005769555.tif 000038
【図４】
0005769555.tif 000039
【図５】
0005769555.tif 000040
【図６】
0005769555.tif 000041
【図７】
0005769555.tif 000042
【図８】
0005769555.tif 000043
【図９】
0005769555.tif 000044
【図１０】
0005769555.tif 000045
【図１１】
0005769555.tif 000046
【図１２】
0005769555.tif 000047
【図１３】
0005769555.tif 000048
【図１４】
0005769555.tif 000049
【図１５】
0005769555.tif 000050
【図１６】
0005769555.tif 000051
【図１７】
0005769555.tif 000052
【図１８】
0005769555.tif 000053
【図１９】
0005769555.tif 000054
【図２０】
0005769555.tif 000055
【図２１】
0005769555.tif 000056
【図２２】
0005769555.tif 000057