(57)【特許請求の範囲】
【請求項１】
グランド線に対し負荷または半導体素子を介して高電位側に配置されたスイッチング素子を、当該スイッチング素子のエミッタまたはソースと共通の基準電位を持つ駆動電源から電源電圧の供給を受けて生成される駆動信号により駆動する駆動回路において、
前記駆動電源の高電位側電源線と前記グランド線との間に直列に接続された抵抗性回路、トランジスタおよび定電流回路と、
前記電源電圧により動作し、前記抵抗性回路に生じる電圧降下に基づいて前記駆動信号を生成する駆動信号生成回路と、
前記トランジスタと前記定電流回路との間に高電位側をアノードとして直列に接続されたダイオードとを備え、
前記スイッチング素子のオンオフ状態を指令する制御信号により前記トランジスタをオンオフ駆動するものであり、
前記定電流回路と並列に、高電位側をカソードとするツェナーダイオードが接続されていることを特徴とするスイッチング素子の駆動回路。
【請求項２】
グランド線に対し負荷または半導体素子を介して高電位側に配置されたスイッチング素子を、当該スイッチング素子のエミッタまたはソースと共通の基準電位を持つ駆動電源から電源電圧の供給を受けて生成される駆動信号により駆動する駆動回路において、
前記駆動電源の高電位側電源線と前記グランド線との間に直列に接続された抵抗性回路、トランジスタおよび定電流回路と、
前記電源電圧により動作し、前記抵抗性回路に生じる電圧降下に基づいて前記駆動信号を生成する駆動信号生成回路と、
前記トランジスタと前記定電流回路との間に高電位側をアノードとして直列に接続されたダイオードとを備え、
前記スイッチング素子のオンオフ状態を指令する制御信号により前記トランジスタをオンオフ駆動するものであり、
前記ダイオードと前記定電流回路との直列回路に対し、さらに並列に高電位側をカソードとするダイオードが接続されていることを特徴とするスイッチング素子の駆動回路。
【請求項３】
グランド線に対し負荷または半導体素子を介して高電位側に配置されたスイッチング素子を、当該スイッチング素子のエミッタまたはソースと共通の基準電位を持つ駆動電源から電源電圧の供給を受けて生成される駆動信号により駆動する駆動回路において、
前記駆動電源の高電位側電源線と前記グランド線との間に直列に接続された抵抗性回路、トランジスタおよび定電流回路と、
前記電源電圧により動作し、前記抵抗性回路に生じる電圧降下に基づいて前記駆動信号を生成する駆動信号生成回路と、
前記トランジスタと前記定電流回路との間に高電位側をアノードとして直列に接続されたダイオードとを備え、
前記スイッチング素子のオンオフ状態を指令する制御信号により前記トランジスタをオンオフ駆動するものであり、
正のクランプ電圧を持つクランプ電圧線と前記グランド線との間に複数のダイオードが逆方向の向きに直列接続されて構成され、そのダイオード同士の接続ノードが前記トランジスタと前記定電流回路との間の何れかのノードに接続されたクランプ回路を備えていることを特徴とするスイッチング素子の駆動回路。
【請求項４】
前記トランジスタのベースまたはゲートとエミッタまたはソースとの間に、ベースまたはゲート側をカソードとするダイオードが接続されていることを特徴とする請求項２記載のスイッチング素子の駆動回路。
【請求項５】
正のクランプ電圧を持つクランプ電圧線と前記グランド線との間に複数のダイオードが逆方向の向きに直列接続されて構成され、そのダイオード同士の接続ノードが前記トランジスタと前記定電流回路との間の何れかのノードに接続されたクランプ回路を備えていることを特徴とする請求項１記載のスイッチング素子の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、グランド電位を基準とする制御信号をレベルシフトして駆動信号を生成するスイッチング素子の駆動回路に関する。
【背景技術】
【０００２】
ブリッジ回路の上アームに配置されたトランジスタを駆動する駆動回路または負荷に対しハイサイド側に配置されたトランジスタを駆動する駆動回路は、トランジスタのエミッタまたはソースと共通の基準電位を持つ駆動電源から電源電圧の供給を受けて駆動信号を生成する。一方、トランジスタの制御信号を生成するマイコンは、グランドを基準電位とする制御電源から電源電圧の供給を受けて動作する。このため、制御信号をレベルシフトして駆動回路に与えるためのレベルシフト回路が必要になる。特許文献１には、駆動電源の高電位側電源線とグランド線との間に抵抗、ＭＯＳトランジスタおよび定電流回路を直列に接続し、制御信号をＭＯＳトランジスタのゲートに与え、抵抗の電圧降下に基づいて駆動信号を生成する駆動回路が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１０９０１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えばモータをＰＷＭ駆動するインバータ装置において、上アームのトランジスタがオンからオフになると、モータ電流は下アームのトランジスタに並列に接続された還流ダイオードを介して流れ続ける。ブリッジ回路の出力ノードの電圧は、上アームのトランジスタがオンしている期間ではインバータ主回路の直流電圧（例えば６００Ｖ）に等しくなり、下アームのトランジスタがオンしている期間では０Ｖになるはずである。
【０００５】
しかし、上アームのトランジスタがオフすると、還流ダイオードと直列に介在する寄生インダクタンスの影響により、出力ノードの電圧が０Ｖを超えて負に大きく変化する（例えば−７０Ｖ程度）。これに伴い、駆動電源の高電位側電源線の電圧も同様に０Ｖを超えて低下する。このとき、上記従来構成の駆動回路では、レベルシフト回路を構成するＭＯＳトランジスタの寄生ダイオードを通して定電流回路に負のサージ電圧が印加され、定電流回路に逆方向の電流が流れる。その結果、定電流回路の信頼性が低下するとともに、サージ電圧が解消された後の定電流機能の回復に時間を要する。
【０００６】
このような負のサージ電圧およびサージ電流から定電流回路を保護するには、制御電源の電圧系統に適用される低耐圧トランジスタに替えて数十Ｖ以上の耐圧を持つ中耐圧またはそれ以上の耐圧を持つ高耐圧トランジスタを採用する必要が生じる。しかし、中高耐圧の製造プロセスを採用すると、素子サイズおよびコストが増大する。さらに、構造上および特性上の精度が低下するので、定電流回路の出力電流のばらつき、ひいては抵抗の電圧降下のばらつきが増大する。その結果、ノイズやサージ電圧に対するマージンが低下して誤動作し易くなる虞が生じる。
【０００７】
本発明は上記事情に鑑みてなされたもので、その目的は、レベルシフトに用いる定電流回路に低耐圧の素子を採用しつつ、駆動電源に重畳するサージ電圧から定電流回路を保護できるスイッチング素子の駆動回路を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１に記載したスイッチング素子の駆動回路は、グランド線に対し負荷または半導体素子を介して高電位側に配置されたハイサイド側または上アーム側のスイッチング素子を、当該スイッチング素子のエミッタまたはソースと共通の基準電位を持つ駆動電源から電源電圧の供給を受けて生成される駆動信号により駆動する。
【０００９】
駆動電源の高電位側電源線とグランド線との間には、レベルシフト回路を構成する抵抗性回路、トランジスタおよび定電流回路が直列に接続されている。トランジスタは、スイッチング素子のオンオフ状態を指令する制御信号によりオンオフ駆動される。駆動信号生成回路は、駆動電源の電源電圧により動作し、抵抗性回路に生じる電圧降下に基づいて駆動信号を生成する。この構成において、トランジスタと定電流回路との間に、高電位側をアノードとして直列にダイオードが接続されている。
【００１０】
上記スイッチング素子がスイッチングすると、上述した寄生インダクタンス等の影響により、駆動電源の高電位側電源線の電圧が０Ｖ（グランド線の電位）を超えて負に大きく変化する（負のサージ電圧）。このとき、定電流回路と直列に設けられたダイオードが当該負の電圧を阻止（負担）するので、負の電圧および逆方向の電流から定電流回路を保護できる。また、定電流回路はトランジスタとグランド線との間に設けられているので、駆動電源の高電位側電源線の電圧はトランジスタが負担し、定電流回路に加わる正方向の電圧は低くなる。従って、定電流回路に低耐圧の素子を採用することができる。
【００１１】
しかも、定電流回路と並列に、高電位側をカソードとするツェナーダイオードが接続されている。この構成によれば、駆動電源の高電位側電源線に正のサージ電圧が重畳したときに、トランジスタの寄生容量を介して定電流回路に印加される電圧をツェナー電圧以下に制限できる。従って、定電流回路に低耐圧の素子を採用しつつ、正と負のサージ電圧から定電流回路を保護することができる。
【００１２】
請求項２に記載した手段によれば、ダイオードと定電流回路との直列回路に対し、さらに並列に高電位側をカソードとするダイオードが接続されている。この構成によれば、駆動電源の高電位側電源線に負のサージ電圧が重畳したときに、本手段で並列に追加したダイオードを経由するバイパス経路でサージ電流が流れる。従って、定電流回路と直列に接続されたダイオードの負サージ電圧に対する耐圧不足に備えることができる。
【００１３】
請求項４に記載した手段によれば、トランジスタのベースまたはゲートとエミッタまたはソースとの間に、ベースまたはゲート側をカソードとするダイオードが接続されている。この構成によれば、駆動電源の高電位側電源線に正のサージ電圧が重畳したときに、トランジスタの寄生容量を介して定電流回路に印加される電圧を、本手段で追加したダイオードを通してほぼ制御信号の電圧レベルに制限できる。従って、定電流回路に低耐圧の素子を採用しつつ、正と負のサージ電圧から定電流回路を保護することができる。
【００１４】
請求項３又は請求項５に記載した手段によれば、正のクランプ電圧を持つクランプ電圧線とグランド線との間に複数のダイオードが逆方向の向きに直列接続されて構成され、そのダイオード同士の接続ノードがトランジスタと定電流回路との間の何れかのノードに接続されたクランプ回路を備えている。この構成によれば、駆動電源の高電位側電源線に正または負のサージ電圧が重畳したときに、定電流回路に印加される電圧をほぼ０Ｖとクランプ電圧との間に制限することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１の実施形態を示すインバータ装置と駆動回路の構成図
【図２】定電流回路の構成例を示す図
【図３】負のサージ電圧の波形図
【図４】本発明の第２の実施形態を示す駆動回路の構成図
【図５】本発明の第３の実施形態を示す図４相当図
【図６】本発明の第４の実施形態を示す図４相当図
【図７】本発明の第５の実施形態を示す図４相当図
【発明を実施するための形態】
【００１６】
各実施形態において実質的に同一部分には同一符号を付して説明を省略する。
（第１の実施形態）
以下、第１の実施形態について図１ないし図３を参照しながら説明する。図１に示すインバータ装置１は、ハイブリッド車両に搭載されたバッテリから電圧ＶBATT（例えば６００Ｖ）の供給を受け、図示しないマイコンから与えられるＰＷＭ制御信号Ｄｘ（ｘ：ｕ、ｖ、ｗ）に従ってブラシレスＤＣモータ２に交流電圧を出力する。駆動するブラシレスＤＣモータ２はコンプレッサモータであり、図中に示す実線の矢印は巻線電流Ｉｕ、Ｉｖ、Ｉｗの正方向を示している。
【００１７】
インバータ装置１の直流電源線３、４間には、上アームのＩＧＢＴ５up、５vp、５wpと下アームのＩＧＢＴ５un、５vn、５wnが三相ブリッジ接続されており、各ＩＧＢＴ５up〜５wn（スイッチング素子）には還流ダイオードが並列に接続されている。Ｎｕ、Ｎｖ、Ｎｗは、インバータ装置１の出力ノードであり、ブラシレスＤＣモータ２の巻線端子が接続されている。Ｕ相のＩＧＢＴ５up、５un、Ｖ相のＩＧＢＴ５vp、５vn、およびＷ相のＩＧＢＴ５wp、５wnは、それぞれＩＣとして構成された駆動回路６により駆動される。図中、Ｖ相とＷ相の駆動回路６は省略されている。
【００１８】
駆動回路６には、駆動電源７から電源線８、９を介して上アームのＩＧＢＴ５xp（x:u,v,w）を駆動するための電源電圧ＶＤｐ（例えば１５Ｖ）が供給されている。電源線９は、ＩＧＢＴ５xpのエミッタと共通の基準電位を持つ。また、図示しない駆動電源から電源線１０、１１を介して下アームのＩＧＢＴ５un、５vn、５wnを駆動するための電源電圧ＶＤｎ（例えば１５Ｖ）が供給されている。電源線４、１１は何れもグランド線である。
【００１９】
制御回路１３は、図示しない制御電源から電源線１２、１１を介して供給される電源電圧Ｖcc（例えば５Ｖ）により動作する。マイコンから与えられるＰＷＭ制御信号Ｄｘは、Ｈレベル（５Ｖ）のときに上アームオン、下アームオフを指令し、Ｌレベル（０Ｖ）のときに上アームオフ、下アームオンを指令する。制御回路１３は、入力したＰＷＭ制御信号Ｄｘに基づいて制御信号Ｄxpon、Ｄxpoff、Ｄxnを生成する。
【００２０】
レベルシフト回路１４は、電源線１１（グランド線）を基準電位とする制御信号Ｄxpon、Ｄxpoffを、電源線９を基準電位とする制御信号Ｅxpon、Ｅxpoffにレベルシフトする。電源線８（高電位側電源線）と電源線１１との間には抵抗１５、ＭＯＳトランジスタ１６、ダイオード１７および定電流回路１８が直列に接続されている。同様に、電源線８と電源線１１との間には、抵抗１９、ＭＯＳトランジスタ２０、ダイオード２１および定電流回路２２が直列に接続されている。ＭＯＳトランジスタ１６、２０には、それぞれ寄生ダイオード１６ａ、２０ａが形成されている。ＭＯＳトランジスタ１６、２０のゲートには、それぞれ制御信号Ｄxpon、Ｄxpoffが与えられている。ここで、抵抗１５、１９は抵抗性回路に相当する。
【００２１】
図２は、定電流回路１８の回路例を示している。定電流回路２２も同様である。（ａ）は、抵抗２３を介してツェナーダイオード２４に電流を流し、そのツェナー電圧をトランジスタ２５のベース・エミッタ間と抵抗２６とで受けて定電流を得る回路である。（ｂ）は、ツェナーダイオード２４に替えてトランジスタ２７を設け、そのベース・エミッタ間を抵抗２６の端子間に接続した構成である。（ｃ）は、Ｎチャネル型のジャンクションＦＥＴ２８を用いた構成である。これら定電流回路１８、２２は、５Ｖ駆動されることを前提として低耐圧素子で構成されている。
【００２２】
図１において、抵抗１５の両端子間（電源線８とノードＮ１との間）、抵抗１９の両端子間（電源線８とノードＮ２との間）には、それぞれツェナーダイオードからなるクランプ回路２９、３０が接続されている。クランプ回路２９、３０は、それぞれ電源線８を基準電位としてノードＮ１、Ｎ２の電圧が０Ｖから−ＶＤｐの範囲内となるようにクランプ動作する。
【００２３】
駆動信号生成回路３１は、電源電圧ＶＤｐにより動作し、抵抗１５、１９に生じる電圧降下（制御信号Ｅxpon、Ｅxpoff）に基づいて、上アームのＩＧＢＴ５xpのゲートに与える駆動信号Ｇxpを生成する。インバータ３２、３３は、それぞれノードＮ１、Ｎ２の電圧を反転し、フィルタ３４を通してＲＳフリップフロップ３５のリセット端子Ｒ、セット端子Ｓに与える。フィルタ３４は、ＣＲフィルタとロジックフィルタとから構成されている。ロジックフィルタは、インバータ３２、３３の出力信号がともにＨレベル（ＶＤｐ）になる状態を禁止する。ＲＳフリップフロップ３５の出力Ｑは、反転バッファ３６を介してＩＧＢＴ５xpのゲートに与えられる。
【００２４】
一方、下アームのＩＧＢＴ５xnに対して反転バッファ３７が設けられている。反転バッファ３７は、制御信号Ｄxnを入力し、ＩＧＢＴ５xnのゲートに駆動信号Ｇxnを出力する。なお、ＩＧＢＴ５xpとＩＧＢＴ５xnが同時に通電することがないように、駆動信号Ｇxpと駆動信号Ｇxnにはデッドタイムが付加されている。
【００２５】
次に、本実施形態の作用および効果について説明する。制御回路１３は、ＰＷＭ制御信号ＤｘがＬレベルからＨレベルになると、直ちに制御信号ＤxnをＨレベルにして下アームのＩＧＢＴ５xnをオフ駆動する。その後、デッドタイムが経過した後にＨパルスからなる制御信号Ｄxponを出力する。制御信号ＤxponがＨレベルになると、ＭＯＳトランジスタ１６がオンして抵抗１５にＶＤｐの電圧降下が生じ、ロウサイド側からハイサイド側に制御信号が伝送される。このレベルシフトされたＨレベルの制御信号Ｅxponにより、ＲＳフリップフロップ３５がリセットされ、上アームのＩＧＢＴ５xpがオン駆動される。
【００２６】
一方、ＰＷＭ制御信号ＤｘがＨレベルからＬレベルになると、制御回路１３は、直ちにＨパルスからなる制御信号Ｄxpoffを出力する。制御信号ＤxpoffがＨレベルになると、ＭＯＳトランジスタ２０がオンして抵抗１９にＶＤｐの電圧降下が生じ、ロウサイド側からハイサイド側に制御信号が伝送される。このレベルシフトされたＨレベルの制御信号Ｅxpoffにより、ＲＳフリップフロップ３５がセットされ、上アームのＩＧＢＴ５xpがオフ駆動される。その後デッドタイムが経過した後に、制御回路１３は、制御信号ＤxnをＬレベルにして下アームのＩＧＢＴ５xnをオン駆動する。
【００２７】
ＩＧＢＴ５xpがオンしてブラシレスＤＣモータ２のＸ相に正方向の電流が流れている時にＩＧＢＴ５xpがオフすると、ＩＧＢＴ５xnの還流ダイオードを介して電流が流れる（図１に示す二点鎖線参照）。この時、還流ダイオードと直列に介在する寄生インダクタンス（図１に破線で示す）の存在により、グランド電位を基準とする出力ノードＮｘ（電源線９）の電圧が０Ｖを超えて負に大きく変化する。図３（ａ）は、ノードＮｘの電圧波形を示している。この負のサージ電圧は、例えば−７０Ｖにも達する。これに伴い、電源線８の電圧も、図３（ｂ）に示すように例えば−５５Ｖ（＝−７０Ｖ＋ＶＤｐ）にまで低下する。
【００２８】
この負のサージ電圧は、抵抗１５と寄生ダイオード１６ａを介してダイオード１７に逆電圧として印加される。同様に、抵抗１９と寄生ダイオード２０ａを介してダイオード２１に逆電圧として印加される。これに対し、新たに設けたダイオード１７、２１は、想定される最大の負のサージ電圧よりも高い逆耐圧を有している。このため、ダイオード１７、２１は負のサージ電圧を阻止し、低耐圧素子から構成されている定電流回路１８、２２を保護することができる。
【００２９】
また、定電流回路１８、２２は、それぞれＭＯＳトランジスタ１６、２０と電源線１１との間に設けられている。このため、インバータ装置１の通電状態に応じて電源線８に加わる電圧ＶBATTは、ＭＯＳトランジスタ１６、２０が負担し、定電流回路１８、２２に加わる正方向の電圧は低くなる。例えばＭＯＳトランジスタ１６、２０がオンしている期間に定電流回路１８、２２に加わる電圧は、ＭＯＳトランジスタ１６、２０のゲート・ソース間電圧をＶGSとし、ダイオード１７、２１の順方向電圧をＶｆとすれば、（Ｖcc−ＶGS−Ｖｆ）になる。従って、定電流回路１８、２２には、低耐圧の素子を採用することができる。
【００３０】
一般に、耐圧が低い素子は、耐圧が高い素子に比べサイズやコストを低減できることは勿論、構造上および特性上の精度を高めることができる。このため、定電流回路１８、２２の出力電流精度を高められ、レベルシフトされた後の制御信号Ｅxpon、Ｅxpoffの電圧レベルのずれを低減でき、駆動信号生成回路３１におけるノイズやサージ電圧に対する論理マージンを高めることができる。
【００３１】
（第２の実施形態）
図４に示す駆動回路４１のレベルシフト回路４２は、定電流回路１８、２２と並列に、それぞれ高電位側をカソードとするツェナーダイオード４３、４４を備えている。負のサージ電圧に対しては第１の実施形態と同様の作用、効果を奏する。しかし、電源線８に正のサージ電圧が加わると、その正のサージ電圧は、ＭＯＳトランジスタ１６、２０のドレイン・ソース間の寄生容量およびダイオード１７、２１を介して定電流回路１８、２２に印加される虞がある。
【００３２】
そこで、駆動回路４１では、そのような正のサージ電圧に対し、ツェナーダイオード４３、４４が逆方向に通電することにより定電流回路１８、２２を保護する。ツェナー電圧は、定電流回路１８、２２を構成する低耐圧素子の耐圧以下に設定されている。本実施形態によれば、定電流回路１８、２２に低耐圧素子を採用しつつ、負のサージ電圧のみならず正のサージ電圧からも定電流回路１８、２２を保護することができる。
【００３３】
（第３の実施形態）
図５に示す駆動回路５１のレベルシフト回路５２は、ダイオード１７、２１と定電流回路１８、２２との直列回路に対し、さらに並列に高電位側をカソードとするダイオード５３、５４を備えている。電源線８に負のサージ電圧が加わると、電源線１１からダイオード５３、寄生ダイオード１６ａおよび抵抗１５を介して電流が流れるとともに、電源線１１からダイオード５４、寄生ダイオード２０ａおよび抵抗１９を介して電流が流れる。すなわち、負のサージ電圧が印加されたときに、ダイオード５３、５４を経由するバイパス路を通してサージ電流が流れる。本実施形態によれば、逆耐圧の低い低耐圧のダイオード１７、２１を用いることができる。
【００３４】
（第４の実施形態）
図６に示す駆動回路６１のレベルシフト回路６２は、上述した駆動回路５１と同様にダイオード５３、５４を備えている。さらに、ＭＯＳトランジスタ１６、２０のゲートとソースとの間に、それぞれゲート側をカソードとするダイオード６３、６４を備えている。ダイオード５３、５４の存在により、負のサージ電圧に対して第３の実施形態と同様の作用、効果を奏する。
【００３５】
一方、電源線８に正のサージ電圧が加わると、急峻な波形を持つ正のサージ電圧は、ＭＯＳトランジスタ１６、２０のドレイン・ソース間の寄生容量を介して伝搬する。制御回路１３は、ＭＯＳトランジスタ１６、２０のゲートに対しそれぞれ制御信号Ｄxpon、Ｄxpoffを出力するバッファ回路を備えている。このため、正のサージ電圧に伴うサージ電流は、ダイオード６３、６４と上記バッファ回路を通して電源線１１に流れる。その結果、ダイオード１７、２１のアノードの電圧は、ＶｆまたはＶcc＋Ｖｆに制限される。本実施形態によれば、定電流回路１８、２２に低耐圧素子を採用しつつ、負のサージ電圧のみならず正のサージ電圧からも定電流回路１８、２２を保護することができる。
【００３６】
（第５の実施形態）
図７に示す駆動回路７１のレベルシフト回路７２は、クランプ回路７３を備えている。このクランプ回路７３は、電源線１２（クランプ電圧線）と電源線１１との間に逆方向の向きに直列接続されたダイオード７４、５３およびダイオード７５、５４から構成されている。ダイオード７４、５３の共通接続ノード、ダイオード７５、５４の共通接続ノードは、それぞれダイオード１７、２１のアノードに接続されている。
【００３７】
電源線８に負のサージ電圧が加わったときには、第３の実施形態で説明したようにダイオード５３、５４を経由するバイパス経路が形成されるので、ダイオード１７、２１のアノードの電圧は−Ｖｆに制限される。一方、電源線８に正のサージ電圧が加わったときには、ダイオード７４、７５が通電するので、ダイオード１７、２１のアノードの電圧はＶcc＋Ｖｆに制限される。
【００３８】
本実施形態によれば、正と負のサージ電圧に対し、定電流回路１８、２２に印加される電圧をほぼ０ＶとＶcc（クランプ電圧）との間に制限できる。従って、定電流回路１８、２２に低耐圧素子を採用しつつ、正と負のサージ電圧から定電流回路１８、２２を保護することができる。
【００３９】
（その他の実施形態）
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
【００４０】
第４、第５の実施形態においても、定電流回路１８、２２と並列にツェナーダイオード４３、４４を設けてもよい。
第５の実施形態で用いるクランプ回路７３は、電源線１２と電源線１１との間に逆方向の向きに３以上のダイオードを直列接続し、そのダイオード同士の接続ノードの何れかをＭＯＳトランジスタ１６、２０と定電流回路１８、２２との間の何れかのノードに接続した構成としてもよい。
【００４１】
ＩＧＢＴ５xpは、グランド線に対し下アーム側のＩＧＢＴ５xn（半導体素子）を介して高電位側に配置された上アーム側のスイッチング素子であるが、グランド線に対し負荷を介して高電位側に配置されたハイサイド側のスイッチング素子であってもよい。
【００４２】
スイッチング素子は、Ｎチャネル型のＩＧＢＴに限らず、Ｎチャネル型またはＰチャネル型のＭＯＳトランジスタ、ＮＰＮ形またはＰＮＰ形のバイポーラトランジスタであってもよい。スイッチング素子にＰチャネル型のＭＯＳトランジスタを用いる場合、出力ノードＮｘと電源線９とが切り離され、電源線３と電源線８が接続された構成とする。また、反転バッファ３６に替えて非反転バッファを用いる。
【００４３】
抵抗性回路は、抵抗性を示す素子であれば抵抗素子（抵抗１５、１９）に限られない。
ＭＯＳトランジスタ１６、２０に替えてバイポーラトランジスタを用いてもよい。
【符号の説明】
【００４４】
図面中、４、１１は電源線（グランド線）、５up、５vp、５wpはＩＧＢＴ（スイッチング素子）、６、４１、５１、６１、７１は駆動回路、７は駆動電源、８は電源線（高電位側電源線）、１２は電源線（クランプ電圧線）、１５、１９は抵抗（抵抗性回路）、１６、２０はＭＯＳトランジスタ（トランジスタ）、１７、２１、５３、５４、６３、６４、７４、７５はダイオード、１８、２２は定電流回路、３１は駆動信号生成回路、４３、４４はツェナーダイオード、７３はクランプ回路である。
【図１】
0005810973.tif 000002
【図２】
0005810973.tif 000003
【図３】
0005810973.tif 000004
【図４】
0005810973.tif 000005
【図５】
0005810973.tif 000006
【図６】
0005810973.tif 000007
【図７】
0005810973.tif 000008