(57)【特許請求の範囲】
【請求項１】
透明基板側にＥＬ光を発する有機ＥＬ素子と、
前記透明基板上に形成され、かつ前記有機ＥＬ素子を駆動する画素回路と、
前記透明基板と前記有機ＥＬ素子との間に形成されると共に前記画素回路の直上にも形成されたカラーフィルタと、
前記画素回路と前記カラーフィルタとの間に形成され、かつ前記カラーフィルタよりも導電性の高い導電層と
を画素ごとに備え、
前記画素回路は、保持容量と、所定の電圧を前記保持容量に書き込む第１トランジスタと、前記保持容量の電圧に基づいて前記有機ＥＬ素子を駆動する第２トランジスタとを有し、
前記カラーフィルタは、前記第１トランジスタの直上に形成され、
前記導電層は、前記第１トランジスタと前記カラーフィルタとの間に形成されており、
前記第１トランジスタは、ゲート、ソース、ドレインおよびチャネルを有し、
前記導電層は、前記第１トランジスタと前記カラーフィルタとが互いに対向する領域のうち、少なくとも前記チャネルの一部を覆っている
発光パネル。
【請求項２】
前記導電層は、前記第１トランジスタと前記カラーフィルタとが互いに対向する領域のうち、少なくとも、前記チャネル、および前記ソースおよび前記ドレインのうち外部から信号が入力される方とは反対側の端子を覆っている
請求項１に記載の発光パネル。
【請求項３】
前記第１トランジスタは、絶縁層によって前記導電層と絶縁分離されている
請求項１または請求項２に記載の発光パネル。
【請求項４】
前記導電層は、電気的にフローティングしている
請求項１ないし請求項３のいずれか一項に記載の発光パネル。
【請求項５】
前記導電層は、当該導電層とは異なる導電性部材と電気的に接続され、所定の電位となっている
請求項１または請求項２に記載の発光パネル。
【請求項６】
表示パネルと、
前記表示パネルを駆動する駆動回路と
を備え、
前記表示パネルは、
透明基板側にＥＬ光を発する有機ＥＬ素子と、
前記透明基板上に形成され、かつ前記有機ＥＬ素子を駆動する画素回路と、
前記透明基板と前記有機ＥＬ素子との間に形成されると共に前記画素回路の直上にも形成されたカラーフィルタと、
前記画素回路と前記カラーフィルタとの間に形成され、かつ前記カラーフィルタよりも導電性の高い導電層と
を画素ごとに有し、
前記画素回路は、保持容量と、所定の電圧を前記保持容量に書き込む第１トランジスタと、前記保持容量の電圧に基づいて前記有機ＥＬ素子を駆動する第２トランジスタとを有し、
前記カラーフィルタは、前記第１トランジスタの直上に形成され、
前記導電層は、前記第１トランジスタと前記カラーフィルタとの間に形成されており、
前記第１トランジスタは、ゲート、ソース、ドレインおよびチャネルを有し、
前記導電層は、前記第１トランジスタと前記カラーフィルタとが互いに対向する領域のうち、少なくとも前記チャネルの一部を覆っている
表示装置。
【請求項７】
表示装置を備え、
前記表示装置は、
表示パネルと、
前記表示パネルを駆動する駆動回路と
を有し、
前記表示パネルは、
透明基板側にＥＬ光を発する有機ＥＬ素子と、
前記透明基板上に形成され、かつ前記有機ＥＬ素子を駆動する画素回路と、
前記透明基板と前記有機ＥＬ素子との間に形成されると共に前記画素回路の直上にも形成されたカラーフィルタと、
前記画素回路と前記カラーフィルタとの間に形成され、かつ前記カラーフィルタよりも導電性の高い導電層と
を画素ごとに有し、
前記画素回路は、保持容量と、所定の電圧を前記保持容量に書き込む第１トランジスタと、前記保持容量の電圧に基づいて前記有機ＥＬ素子を駆動する第２トランジスタとを有し、
前記カラーフィルタは、前記第１トランジスタの直上に形成され、
前記導電層は、前記第１トランジスタと前記カラーフィルタとの間に形成されており、
前記第１トランジスタは、ゲート、ソース、ドレインおよびチャネルを有し、
前記導電層は、前記第１トランジスタと前記カラーフィルタとが互いに対向する領域のうち、少なくとも前記チャネルの一部を覆っている
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ(electro luminescence)素子を備えた発光パネルならびにそれを備えた表示装置および電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ素子を用いた表示装置が開発され、商品化が進められている（例えば、特許文献１参照）。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
【０００３】
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を、発光素子ごとに設けた駆動回路内に設けた能動素子（一般にはＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するものである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−０８３２７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、ＥＬ光の光取出し構造としては、ボトムエミッション方式と、トップエミッション方式の２つの方式がある。前者のボトムエミッション方式では、一般的に、ＴＦＴ回路上にカラーフィルタが形成される。しかし、カラーフィルタは、有機ＥＬ素子から発せられたＥＬ光を受けると、帯電する性質があるため、カラーフィルタに帯電した電荷の影響により、ＴＦＴの特性が変化してしまうという問題があった。
【０００６】
例えば、図１６に示したように、ｎチャネルトランジスタ上のカラーフィルタにＥＬ光が照射されている場合には、ＴＦＴの特性が、ｎチャネルトランジスタの近傍にカラーフィルタが存在していない場合とは異なっていることがわかる。具体的には、ＴＦＴの閾値電圧が負方向に変位し、また、オフ状態でのリーク電流が大きくなっている。このような特性に変化したＴＦＴが画素回路の書込みトランジスタに適用されると、発光期間中に、画素回路内の保持容量に保持した電荷がリークし、輝度が低下してしまうという問題が生じる。
【０００７】
本発明はかかる問題点に鑑みてなされたものであり、その目的は、カラーフィルタの帯電の影響により画素回路の特性が変化するのを低減することの可能な発光パネル、ならびにそれを備えた表示装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００８】
本発明による発光パネルは、有機ＥＬ素子と、画素回路と、カラーフィルタと、導電層とを画素ごとに備えたものである。ここで、有機ＥＬ素子は、透明基板側にＥＬ光を発するようになっている。画素回路は、有機ＥＬ素子を駆動するものであり、透明基板上に形成されている。カラーフィルタは、透明基板と有機ＥＬ素子との間に形成されており、さらに、画素回路の直上にも形成されている。導電層は、カラーフィルタよりも導電性の高い材料で構成されており、画素回路とカラーフィルタとの間に形成されている。
【０００９】
本発明による表示装置は、上述の発光パネルを表示パネルとして備えており、さらに、その表示パネルを駆動する駆動回路も備えている。本発明による電子機器は、上記の表示装置を備えている。
【００１０】
本発明による発光パネル、表示装置および電子機器では、ボトムエミッション方式の発光パネルにおいて、カラーフィルタよりも導電性の高い導電層が、画素回路とカラーフィルタとの間に形成されている。これにより、カラーフィルタが、有機ＥＬ素子から発せられたＥＬ光を受け、帯電した場合であっても、その影響が画素回路に及びにくい。
【００１１】
本発明において、画素回路は、例えば、保持容量と、所定の電圧を保持容量に書き込む第１トランジスタと、保持容量の電圧に基づいて有機ＥＬ素子を駆動する第２トランジスタとを有している。画素回路がそのような構成となっている場合に、カラーフィルタが第１トランジスタの直上に形成されているときには、導電層が第１トランジスタとカラーフィルタとの間に形成されていることが好ましい。
【００１２】
また、本発明において、第１トランジスタは、例えば、ゲート、ソース、ドレインおよびチャネルを有している。第１トランジスタがそのような構成となっている場合には、導電層は、第１トランジスタとカラーフィルタとが互いに対向する領域のうち、少なくともチャネルの一部を覆っていることが好ましい。また、導電層は、少なくとも、チャネル、およびソースおよびドレインのうち外部から信号が入力される方の端子を覆っていることがより好ましい。カラーフィルタの帯電による影響が画素回路により及びにくくなるからである。
【００１３】
また、本発明において、第１トランジスタは、絶縁層によって導電層と絶縁分離されていてもよい。また、本発明において、導電層は、電気的にフローティングしていてもよいし、当該導電層とは異なる導電性部材と電気的に接続され、所定の電位となっていてもよい。
【発明の効果】
【００１４】
本発明による発光パネル、表示装置および電子機器によれば、カラーフィルタよりも導電性の高い導電層を画素回路とカラーフィルタとの間に形成するようにしたので、カラーフィルタの帯電の影響により画素回路の特性が変化するのを低減することができる。
【図面の簡単な説明】
【００１５】
【図１】一実施の形態に係る表示装置の概略図である。
【図２】図１のサブピクセルの回路図である。
【図３】図１のサブピクセルのレイアウト図である。
【図４】図３のサブピクセルのＡ−Ａ矢視方向の断面構成の一例を表す図である。
【図５】図３のサブピクセルのＢ−Ｂ矢視方向の断面構成の一例を表す図である。
【図６】図２のサブピクセルにおける各種波形の一例を表す図である。
【図７】図３のサブピクセルのＡ−Ａ矢視方向の断面構成の他の例を表す図である。
【図８】上記実施の形態およびその変形例に係る表示装置を含むモジュールの概略構成を表す平面図である。
【図９】上記実施の形態およびその変形例に係る表示装置の適用例１の外観を表す斜視図である。
【図１０】（Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。
【図１１】適用例３の外観を表す斜視図である。
【図１２】適用例４の外観を表す斜視図である。
【図１３】（Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。
【図１４】従来のサブピクセルにおいて図３のＡ−Ａ線に対応する部分の断面構成の一例を表す図である。
【図１５】従来のサブピクセルにおいて図３のＡ−Ａ線に対応する部分の断面構成の他の例を表す図である。
【図１６】カラーフィルタの帯電の影響により有機ＥＬ素子の特性が変化することを説明するための特性図である。
【発明を実施するための形態】
【００１６】
以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態
書込トランジスタの直上に導電層が設けられている例
２．モジュールおよび適用例
【００１７】
＜１．実施の形態＞
[構成]
図１は、一実施の形態に係る表示装置１の全体構成の一例を表したものである。この表示装置１は、表示パネル１０と、表示パネル１０を駆動する駆動回路２０とを備えている。
【００１８】
表示パネル１０は、複数の表示画素１４が２次元配置された表示領域１０Ａを有している。表示パネル１０は、外部から入力された映像信号２０Ａに基づく画像を、各表示画素１４をアクティブマトリクス駆動することにより表示するものである。各表示画素１４は、赤色用のサブピクセル１３Ｒと、緑色用のサブピクセル１３Ｇと、青色用のサブピクセル１３Ｂとを含んでいる。なお、以下では、サブピクセル１３Ｒ，１３Ｇ，１３Ｂの総称としてサブピクセル１３を用いるものとする。
【００１９】
図２は、サブピクセル１３の回路構成の一例を表したものである。サブピクセル１３は、図２に示したように、有機ＥＬ素子１１と、有機ＥＬ素子１１を駆動する画素回路１２とを有している。なお、サブピクセル１３Ｒには、有機ＥＬ素子１１として、赤色のＥＬ光を発する有機ＥＬ素子１１Ｒが設けられている。同様に、サブピクセル１３Ｇには、有機ＥＬ素子１１として、緑色のＥＬ光を発する有機ＥＬ素子１１Ｇが設けられている。サブピクセル１３Ｂには、有機ＥＬ素子１１として、青色のＥＬ光を発する有機ＥＬ素子１１Ｂが設けられている。
【００２０】
画素回路１２は、例えば、書込トランジスタＴｗｓと、駆動トランジスタＴｄｒと、保持容量Ｃｓとを含んで構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。なお、画素回路１２は、２Ｔｒ１Ｃの回路構成に限られるものではなく、互いに直列接続された２つの書込トランジスタＴｗｓを有していてもよいし、上記以外のトランジスタや、容量を有していてもよい。
【００２１】
書込トランジスタＴｗｓは、映像信号２０Ａに対応する電圧を保持容量Ｃｓに書き込むトランジスタである。駆動トランジスタＴｄｒは、書込トランジスタＴｗｓによって書き込まれた保持容量Ｃｓの電圧に基づいて有機ＥＬ素子１１を駆動するトランジスタである。書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒは、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により構成されている。なお、書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒは、ｐチャネルＭＯＳ型のＴＦＴにより構成されていてもよい。
【００２２】
なお、本実施の形態の書込トランジスタＴｗｓが特許請求の範囲の「第１トランジスタ」の一具体例に相当し、本実施の形態の駆動トランジスタＴｄｒが特許請求の範囲の「第２トランジスタ」の一具体例に相当する。また、本実施の形態の保持容量Ｃｓが特許請求の範囲の「保持容量」の一具体例に相当する。
【００２３】
駆動回路２０は、タイミング生成回路２１、映像信号処理回路２２、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５を有している。駆動回路２０は、また、データ線駆動回路２３の出力に接続されたデータ線ＤＴＬと、ゲート線駆動回路２４の出力に接続されたゲート線ＷＳＬと、ドレイン線駆動回路２５の出力に接続されたドレイン線ＤＳＬとを有している。駆動回路２０は、さらに、有機ＥＬ素子１１のカソードに接続されたグラウンド線ＧＮＤ（図２参照）を有している。なお、グラウンド線ＧＮＤは、グラウンドに接続されるものであり、グラウンドに接続されたときにグラウンド電圧となる。
【００２４】
タイミング生成回路２１は、例えば、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５が連動して動作するように制御するものである。タイミング生成回路２１は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、これらの回路に対して制御信号２１Ａを出力するようになっている。
【００２５】
映像信号処理回路２２は、例えば、外部から入力されたデジタルの映像信号２０Ａを補正すると共に、補正した後の映像信号をアナログに変換して信号電圧２２Ｂをデータ線駆動回路２３に出力するものである。
【００２６】
データ線駆動回路２３は、制御信号２１Ａの入力に応じて（同期して）、映像信号処理回路２２から入力されたアナログの信号電圧２２Ｂを、各データ線ＤＴＬを介して、選択対象の表示画素１４（またはサブピクセル１３）に書き込むものである。データ線駆動回路２３は、例えば、信号電圧２２Ｂと、映像信号とは無関係の一定電圧とを出力することが可能となっている。
【００２７】
ゲート線駆動回路２４は、制御信号２１Ａの入力に応じて（同期して）、複数のゲート線ＷＳＬに選択パルスを順次印加して、複数の表示画素１４（またはサブピクセル１３）をゲート線ＷＳＬ単位で順次選択するものである。ゲート線駆動回路２４は、例えば、書込トランジスタＴｗｓをオンさせるときに印加する電圧と、書込トランジスタＴｗｓをオフさせるときに印加する電圧とを出力することが可能となっている。
【００２８】
ドレイン線駆動回路２５は、制御信号２１Ａの入力に応じて（同期して）、所定の電圧を、各ドレイン線ＤＳＬを介して、各画素回路１２の駆動トランジスタＴｄｒのドレインに出力するようになっている。ドレイン線駆動回路２５は、例えば、有機ＥＬ素子１１を発光させるときに印加する電圧と、有機ＥＬ素子１１を消光させるときに印加する電圧とを出力することが可能となっている。
【００２９】
次に、図２、図３を参照して、各構成要素の接続関係および配置について説明する。なお、図３は、サブピクセル１３のレイアウトの一例を表したものである。
【００３０】
ゲート線ＷＳＬは、行方向に延在して形成されており、コンタクト３７Ａを介して、書込トランジスタＴｗｓのゲート３１Ａに接続されている。ドレイン線ＤＳＬも行方向に延在して形成されており、コンタクト３７Ｂを介して、駆動トランジスタＴｄｒのドレイン３２Ｃに接続されている。データ線ＤＴＬは列方向に延在して形成されており、コンタクト３７Ｃを介して、書込トランジスタＴｗｓのドレイン３１Ｃに接続されている。
【００３１】
書込トランジスタＴｗｓのソース３１Ｂは、コンタクト３７Ｄを介して、駆動トランジスタＴｄｒのゲート３２Ａと、保持容量Ｃｓの一端（端子３３Ａ）に接続されている。駆動トランジスタＴｄｒのソース３２Ｂと保持容量Ｃｓの他端（端子３３Ｂ）とが、コンタクト３７Ｅを介して、有機ＥＬ素子１１のアノード３５Ａに接続されている。有機ＥＬ素子１１の有機層３５Ｃはアノード３５Ａ上であって、かつ書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒと非対向の領域に配置されている。有機ＥＬ素子１１のカソード３５Ｂは、有機層３５Ｃ上に配置されており、かつ、グラウンド線ＧＮＤに接続されている。カソード３５Ｂは、例えば、表示領域１０Ａ全面に渡って形成されている。
【００３２】
次に、表示パネル１０における書込トランジスタＴｗｓおよびその近傍の断面構成について説明する。図４は、図３のサブピクセル１３のＡ−Ａ矢視方向の断面構成の一例を表したものである。表示パネル１０は、例えば、図４に示したように、書込トランジスタＴｗｓおよびその近傍において、基板４１上に、書込トランジスタＴｗｓ、保持容量Ｃｓおよびデータ線ＤＴＬを有している。表示パネル１０は、例えば、図４に示したように、書込トランジスタＴｗｓおよびその近傍において、ゲート絶縁層４２、絶縁層４３、絶縁層４４、導電層４５、カラーフィルタ４６、絶縁層４７、絶縁層４８、カソード３５Ｂ、絶縁層４９および基板５０を基板４１側からこの順に有している。
【００３３】
絶縁層４３は開口４３Ａを有しており、表示パネル１０は、開口４３Ａにコンタクト３７Ｃ，３７Ｄを有している。表示パネル１０は、コンタクト３７Ｃの直上に、コンタクト３７Ｃを介してデータ線ＤＴＬおよびドレイン３１Ｃと電気的に接続されたドレイン引出電極３１Ｅを有している。また、表示パネル１０は、コンタクト３７Ｄの直上に、コンタクト３７Ｄを介してソース３１Ｂおよび保持容量Ｃｓの端子３３Ａと電気的に接続されたソース引出電極３１Ｆを有している。
【００３４】
絶縁層４４は、ドレイン引出電極３１Ｅおよびソース引出電極３１Ｆおよび絶縁層４３の表面全体を覆っており、ドレイン引出電極３１Ｅおよびソース引出電極３１Ｆと、導電層４５とを互いに絶縁分離している。導電層４５は、カラーフィルタ４６よりも導電性の高い材料で構成されたものである。導電層４５は、例えば、ＩＴＯ（Indium Tin Oxide；酸化インジウムスズ）などの透明導電性材料によって構成されている。導電層４５が透明導電性材料によって構成されている場合には、サブピクセル１３の開口部分にも形成することが可能である。なお、導電層４５は、例えば、金属材料によって構成されていてもよい。ただし、その場合には、例えば、図３に示したように、導電層４５は、書込トランジスタＴｗｓの直上（または、ドレイン引出電極３１Ｅおよびソース引出電極３１Ｆの直上）だけに形成され、サブピクセル１３の開口部分を避けるように形成されていることが好ましい。
【００３５】
導電層４５は、例えば、図４に示したように、少なくとも、書込トランジスタＴｗｓとカラーフィルタ４６とが互いに対向する領域のうち、少なくとも書込トランジスタＴｗｓのチャネル３１Ｄを覆っている。導電層４５は、例えば、図４に示したように、少なくとも、書込トランジスタＴｗｓとカラーフィルタ４６とが互いに対向する領域のうち、少なくともチャネル３１Ｄ、およびドレイン引出電極３１Ｅおよびソース引出電極３１Ｆのうち外部から信号が入力される方とは反対側の端子であるソース引出電極３１Ｆを覆っていることが好ましい。導電層４５は、例えば、他の導電性部材と接しておらず、電気的にフローティングしている。なお、導電層４５は、必ず電気的にフローティングしていなければいけない訳ではなく、例えば、導電層４５とは異なる導電性部材と電気的に接続され、所定の電位となっていてもよい。
【００３６】
カラーフィルタ４６は、例えば、図３に示したように、サブピクセル１３全体を覆っている。カラーフィルタ４６は、基板４１と有機ＥＬ素子１１との間に形成されると共に画素回路１２の直上にも形成されており、カラーフィルタ４６は、例えば、図４に示したように、書込トランジスタＴｗｓの直上にも形成されている。しかし、本実施の形態では、カラーフィルタ４６と書込トランジスタＴｗｓとの間には、導電層４５が設けられており、導電層４５は、カラーフィルタ４６が、有機ＥＬ素子１１から発せられたＥＬ光を受け、帯電した場合であっても、その影響が画素回路１２（特に書込トランジスタＴｗｓ）に及びにくくなっている。
【００３７】
次に、表示パネル１０における駆動トランジスタＴｄｒおよびその近傍の断面構成について説明する。図５は、図３のサブピクセル１３のＢ−Ｂ矢視方向の断面構成の一例を表したものである。表示パネル１０は、例えば、図５に示したように、駆動トランジスタＴｄｒおよびその近傍において、基板４１上に、駆動トランジスタＴｄｒ、保持容量Ｃｓおよびデータ線ＤＴＬを有している。表示パネル１０は、例えば、図５に示したように、駆動トランジスタＴｄｒおよびその近傍において、ゲート絶縁層４２、絶縁層４３、絶縁層４４、カラーフィルタ４６、絶縁層４７、絶縁層４８、有機ＥＬ素子１１、絶縁層４９および基板５０を基板４１側からこの順に有している。
【００３８】
絶縁層４３は開口４３Ａを有しており、表示パネル１０は、開口４３Ａにコンタクト３７Ｃを有している。表示パネル１０は、図示しないが、コンタクト３７Ｂ（図３参照）の直上に、コンタクト３７Ｂを介して、駆動トランジスタＴｄｒのドレイン３２Ｃと電気的に接続されたドレイン引出電極を有している。また、表示パネル１０は、コンタクト３７Ｅ（図３参照）の直上に、コンタクト３７Ｅを介して、駆動トランジスタＴｄｒのソース３２Ｂと電気的に接続されたソース引出電極３２Ｅを有している。
【００３９】
有機ＥＬ素子１１では、アノード３５Ａが、絶縁層４７およびカラーフィルタ４６に形成された開口４７Ａを介して、ソース引出電極３２Ｅと接続されている。アノード３５Ａは、絶縁層４７の平坦面上に形成された平坦な領域を有しており、有機層３５Ｃは、アノード３５Ａの平坦な領域に接して形成されている。カソード３５Ｂは、少なくとも有機層３５Ｃの上面に接して形成されており、例えば、有機層３５Ｃおよび絶縁層４８を含む表面全体に形成された共通電極として機能する。
【００４０】
ここで、基板４１は、ＥＬ光に対して透明な基板、例えば、ガラス基板や樹脂基板などからなる。基板５０は、例えば、ガラス基板，シリコン（Ｓｉ）基板あるいは樹脂基板などからなる。アノード３５Ａは、可視光に対して透明な導電性材料、例えばＩＴＯによって構成されている。有機層３５Ｃは、例えば、アノード３５Ａ側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを有している。カソード３５Ｂは、金属材料で構成されており、反射ミラーとして機能する。これにより、有機ＥＬ素子１１の有機層３５Ｃから発せられた光は、アノード３５Ａ、絶縁層４８、カラーフィルタ４６、絶縁層４４、絶縁層４３、絶縁層４２および基板４１を介して外部に出力されるようになっている。従って、基板４１の裏面（駆動トランジスタＴｄｒとは反対側の面）が映像表示面Ｓとなっており、表示パネル１０は、ボトムエミッション構造となっている。
【００４１】
［動作］
次に、本実施の形態の表示装置１の動作の一例について説明する。
【００４２】
この表示装置１では、映像信号２０Ａに対応する信号電圧２２Ｂがデータ線駆動回路２３によって各データ線ＤＴＬに印加されると共に、制御信号２１Ａに応じた選択パルスがゲート線駆動回路２４およびドレイン線駆動回路２５によって複数のゲート線ＷＳＬおよびドレイン線ＤＳＬに順次印加される。実際には、以下に説明する動作を経て映像が表示される。
【００４３】
図６は、ある画素回路１２に印加される電圧波形の一例と、駆動トランジスタＴｄｒのゲート電圧Ｖｇおよびソース電圧Ｖｓの変化の一例とを表したものである。図６（Ａ）にはデータ線ＤＴＬに、信号電圧Ｖｓｉｇと、オフセット電圧Ｖｏｆｓが印加されている様子が示されている。図６（Ｂ）にはゲート線ＷＳＬに、書込トランジスタＴｗｓをオンする電圧Ｖｏｎと、書込トランジスタＴｗｓをオフする電圧Ｖｏｆｆが印加されている様子が示されている。図６（Ｃ）にはドレイン線ＤＳＬに、電圧Ｖｃｃと、電圧Ｖｉｎｉが印加されている様子が示されている。さらに、図６（Ｄ），（Ｅ）には、ドレイン線ＤＳＬ、データ線ＤＴＬおよびゲート線ＷＳＬへの電圧印加に応じて、駆動トランジスタＴｄｒのゲート電圧Ｖｇおよびソース電圧Ｖｓが時々刻々変化している様子が示されている。
【００４４】
（閾値補正準備期間）
まず、閾値補正の準備を行う。具体的には、ゲート線ＷＳＬの電圧がＶｏｆｆとなっており、ドレイン線ＤＳＬの電圧がＶｃｃとなっている時（つまり有機ＥＬ素子１１が発光している時）に、ドレイン線駆動回路２５がドレイン線ＤＳＬの電圧をＶｃｃからＶｉｎｉに下げる（Ｔ１）。すると、ソース電圧ＶｓがＶｉｎｉとなり、有機ＥＬ素子１１が消光する。その後、データ線ＤＴＬの電圧がＶｏｆｓとなっている時にゲート線駆動回路２４がゲート線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ、駆動トランジスタＴｄｒのゲートをＶｏｆｓとする。
【００４５】
（最初の閾値補正期間）
次に、閾値の補正を行う。具体的には、書込トランジスタＴｗｓがオンしており、データ線ＤＴＬの電圧がＶｏｆｓとなっている間に、ドレイン線駆動回路２５がドレイン線ＤＳＬの電圧をＶｉｎｉからＶｃｃに上げる（Ｔ２）。すると、駆動トランジスタＴｄｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その後、データ線駆動回路２３がデータ線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える前に、ゲート線駆動回路２４がゲート線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ３）。すると、駆動トランジスタＴｄｒのゲートがフローティングとなり、閾値の補正が休止する。
【００４６】
（最初の閾値補正休止期間）
閾値補正が休止している期間中は、例えば、先の閾値補正を行った行（画素）とは異なる他の行（画素）において、データ線ＤＴＬの電圧のサンプリングが行われる。なお、このとき、先の閾値補正を行った行（画素）において、ソース電圧ＶｓがＶｏｆｓ−Ｖｔｈ（Ｖｔｈは駆動トランジスタＴｄｒの閾値電圧）よりも低いので、閾値補正休止期間中にも、先の閾値補正を行った行（画素）において、駆動トランジスタＴｄｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇し、保持容量Ｃｓを介したカップリングによりゲート電圧Ｖｇも上昇する。
【００４７】
（２回目の閾値補正期間）
次に、閾値補正を再び行う。具体的には、データ線ＤＴＬの電圧がＶｏｆｓとなっており、閾値補正が可能となっている時に、ゲート線駆動回路２４がゲート線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ、駆動トランジスタＴｄｒのゲート電圧をＶｏｆｓにする（Ｔ４）。このとき、ソース電圧ＶｓがＶｏｆｓ−Ｖｔｈよりも低い場合（閾値補正がまだ完了していない場合）には、駆動トランジスタＴｄｒがカットオフするまで（ゲート−ソース間電圧ＶｇｓがＶｔｈになるまで）、駆動トランジスタＴｄｒのドレイン−ソース間に電流Ｉｄｓが流れる。その後、データ線駆動回路２３がデータ線ＤＴＬの電圧をＶｏｆｓからＶｓｉｇに切り替える前に、ゲート線駆動回路２４がゲート線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ５）。すると、駆動トランジスタＴｄｒのゲートがフローティングとなるので、ゲート−ソース間電圧Ｖｇｓをデータ線ＤＴＬの電圧の大きさに拘わらず一定に維持することができる。
【００４８】
なお、この閾値補正期間において、保持容量ＣｓがＶｔｈに充電され、ゲート−ソース間電圧ＶｇｓがＶｔｈとなった場合には、駆動回路２０は、閾値補正を終了する。しかし、ゲート−ソース間電圧ＶｇｓがＶｔｈにまで到達しない場合には、駆動回路２０は、ゲート−ソース間電圧ＶｇｓがＶｔｈに到達するまで、閾値補正と、閾値補正休止とを繰り返し実行する。
【００４９】
（書き込み・移動度補正期間）
閾値補正休止期間が終了した後、書き込みと移動度補正を行う。具体的には、データ線ＤＴＬの電圧がＶｓｉｇとなっている間に、ゲート線駆動回路２４がゲート線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げ（Ｔ６）、駆動トランジスタＴｄｒのゲートをデータ線ＤＴＬに接続する。すると、駆動トランジスタＴｄｒのゲート電圧Ｖｇがデータ線ＤＴＬの電圧Ｖｓｉｇとなる。このとき、有機ＥＬ素子１１のアノード電圧はこの段階ではまだ有機ＥＬ素子１１の閾値電圧Ｖｅｌよりも小さく、有機ＥＬ素子１１はカットオフしている。そのため、電流Ｉｄｓは有機ＥＬ素子１１の素子容量（図示せず）に流れ、素子容量が充電されるので、ソース電圧ＶｓがΔＶだけ上昇し、やがてゲート−ソース間電圧ＶｇｓがＶｓｉｇ＋Ｖｔｈ−ΔＶとなる。このようにして、書き込みと同時に移動度補正が行われる。ここで、駆動トランジスタＴｄｒの移動度が大きい程、ΔＶも大きくなるので、ゲート−ソース間電圧Ｖｇｓを発光前にΔＶだけ小さくすることにより、サブピクセル１３ごとの移動度のばらつきを取り除くことができる。
【００５０】
（ブートストラップ期間）
最後に、ゲート線駆動回路２４がゲート線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ７）。すると、駆動トランジスタＴｄｒのゲートがフローティングとなり、駆動トランジスタＴｄｒのドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その結果、有機ＥＬ素子１１に閾値電圧Ｖｅｌ以上の電圧が印加され、有機ＥＬ素子１１が所望の輝度で発光を開始する。
【００５１】
このように、本実施の形態の表示装置１では、各サブピクセル１３において画素回路１２がオンオフ制御され、各サブピクセル１３の有機ＥＬ素子１１に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こり、その光が外部に取り出される。その結果、表示パネル１０の表示領域１０Ａにおいて画像が表示される。
【００５２】
［効果］
次に、本実施の形態の表示装置１の効果について説明する。
【００５３】
一般に、ＥＬ光の光取出し構造としてボトムエミッション方式が用いられている場合には、ＴＦＴ回路上にカラーフィルタが形成される。例えば、図１４に示したように、カラーフィルタ４６がドレイン引出電極３１Ｅおよびソース引出電極３１Ｆに直接接していたり、例えば、図１５に示したように、カラーフィルタ４６が薄い絶縁層４４を介してドレイン引出電極３１Ｅおよびソース引出電極３１Ｆに接していたりしている。しかし、カラーフィルタは、有機ＥＬ素子から発せられたＥＬ光を受けると、帯電する性質があるため、カラーフィルタに帯電した電荷の影響により、ＴＦＴの特性が変化してしまうという問題があった。
【００５４】
例えば、図１６に示したように、ｎチャネルトランジスタ上のカラーフィルタにＥＬ光が照射されている場合には、ＴＦＴの特性が、ｎチャネルトランジスタの近傍にカラーフィルタが存在していない場合とは異なっていることがわかる。具体的には、ＴＦＴの閾値電圧が負方向に変位し、また、オフ状態でのリーク電流が大きくなっている。このような特性に変化したＴＦＴが画素回路の書込みトランジスタに適用されると、発光期間中に、画素回路内の保持容量に保持した電荷がリークし、輝度が低下してしまうという問題が生じる。
【００５５】
一方、本実施の形態では、ボトムエミッション方式の表示パネル１０において、カラーフィルタ４６よりも導電性の高い導電層４５が、画素回路１２とカラーフィルタ４６との間に形成されている。これにより、カラーフィルタ４６が、有機ＥＬ素子１１から発せられたＥＬ光を受け、帯電した場合であっても、その影響が画素回路１２に及びにくい。その結果、カラーフィルタ４６の帯電の影響により書込トランジスタＴｗｓの特性が変化するのを低減することができる。
【００５６】
[変形例]
上記実施の形態では、導電層４５は、少なくとも、書込トランジスタＴｗｓとカラーフィルタ４６とが互いに対向する領域のうち、少なくとも書込トランジスタＴｗｓのチャネル３１Ｄを覆っていた。しかし、導電層４５は、書込トランジスタＴｗｓとカラーフィルタ４６とが互いに対向する領域のうち、少なくとも書込トランジスタＴｗｓのチャネル３１Ｄの一部を覆っていればよい。例えば、図７に示したように、導電層４５は、書込トランジスタＴｗｓとカラーフィルタ４６とが互いに対向する領域のうち、チャネル３１Ｄの一部を覆っているだけでもよい。そのようにした場合であっても、導電層４５が全く存在していない場合と比べて、カラーフィルタ４６の帯電の影響により書込トランジスタＴｗｓの特性が変化するのを低減することができる。
【００５７】
＜２．モジュールおよび適用例＞
以下、上記実施の形態およびその変形例で説明した表示装置１の適用例について説明する。表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００５８】
［モジュール］
表示装置１は、例えば、図８に示したようなモジュールとして、後述する適用例１〜５などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板３の一辺に、表示パネル１０を封止する部材（図示せず）から露出した領域２１０を設け、この露出した領域２１０に、タイミング生成回路２１、映像信号処理回路２２、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５の配線を延長して外部接続端子（図示せず）を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）２２０が設けられていてもよい。
【００５９】
［適用例１］
図９は、表示装置１が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、表示装置１により構成されている。
【００６０】
［適用例２］
図１０は、表示装置１が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、表示装置１により構成されている。
【００６１】
［適用例３］
図１１は、表示装置１が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、表示装置１により構成されている。
【００６２】
［適用例４］
図１２は、表示装置１が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、表示装置１により構成されている。
【００６３】
［適用例５］
図１３は、表示装置１が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、表示装置１により構成されている。
【００６４】
以上、上記各実施の形態および適用例を挙げて本発明を説明したが、本発明はそれらに限定されるものではなく、種々変形が可能である。
【００６５】
例えば、上記実施の形態等では、本発明を表示装置に適用した場合について説明したが、それ以外のデバイス、例えば、照明装置などに適用することも可能である。
【００６６】
また、上記実施の形態等では、表示装置がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路１２の構成は上記実施の形態等で説明したものに限られない。従って、必要に応じて容量素子やトランジスタを画素回路１２に追加することが可能である。その場合、画素回路１２の変更に応じて、上述したタイミング生成回路２１、映像信号処理回路２２、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５のほかに、必要な駆動回路を追加してもよい。
【００６７】
また、上記実施の形態等では、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５の駆動をタイミング生成回路２１および映像信号処理回路２２が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、データ線駆動回路２３、ゲート線駆動回路２４およびドレイン線駆動回路２５の制御は、ハードウェア（回路）で行われていてもよいし、ソフトウェア（プログラム）で行われていてもよい。
【００６８】
また、上記実施の形態等では、書込トランジスタＴｗｓのソースおよびドレインや、駆動トランジスタＴｄｒのソースおよびドレインが固定されたものとして説明されていたが、いうまでもなく、電流の流れる向きによっては、ソースとドレインの対向関係が上記の説明とは逆になることがある。
【００６９】
また、上記実施の形態等では、書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒがｎチャネルＭＯＳ型のＴＦＴにより形成されているものとして説明されていたが、書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒの少なくとも一方がｐチャネルＭＯＳ型のＴＦＴにより形成されていてもよい。なお、駆動トランジスタＴｄｒがｐチャネルＭＯＳ型のＴＦＴにより形成されている場合には、上記実施の形態等において、有機ＥＬ素子１１のアノード３５Ａがカソードとなり、有機ＥＬ素子１１のカソード３５Ｂがアノードとなる。また、上記実施の形態等において、書込トランジスタＴｗｓおよび駆動トランジスタＴｄｒは、常に、アモルファスシリコン型のＴＦＴやマイクロシリコン型のＴＦＴである必要はなく、例えば、低温ポリシリコン型のＴＦＴであってもよい。
【符号の説明】
【００７０】
１…表示装置、１０…表示パネル、１０Ａ…表示領域、１１，１１Ｒ，１１Ｇ，１１Ｂ…有機ＥＬ素子、１２…画素回路、１３，１３Ｒ，１３Ｇ，１３Ｂ…サブピクセル、１４…表示画素、２０…駆動回路、２１…タイミング生成回路、２１Ａ…制御信号、２２…映像信号処理回路、２３…データ線駆動回路、２４…ゲート線駆動回路、２５…ドレイン線駆動回路、３１Ａ，３２Ａ…ゲート、３１Ｂ，３２Ｂ…ソース、３１Ｃ，３２Ｃ…ドレイン、３１Ｄ，３２Ｄ…チャネル、３１Ｅ…ドレイン引出電極、３１Ｆ，３２Ｅ…ソース引出電極、３３Ａ，３３Ｂ…端子、３５Ａ…アノード電極、３５Ｂ…カソード電極、３５Ｃ…有機層、４１，５０…基板、４２，４３，４４，４７，４８，４９…絶縁層、４５…導電層、４６…カラーフィルタ、３００…映像表示画面部、３１０…フロントパネル、３２０…フィルターガラス、４１０…発光部、４２０，５３０，６４０…表示部、４３０…メニュースイッチ、４４０…シャッターボタン、５１０…本体、５２０…キーボード、６１０…本体部、６２０…レンズ、６３０…スタート／ストップスイッチ、７１０…上側筐体、７２０…下側筐体、７３０…連結部、７４０…ディスプレイ、７５０…サブディスプレイ、７６０…ピクチャーライト、７７０…カメラ、Ｃｓ…保持容量、ＤＳＬ…ドレイン線、ＤＴＬ…データ線、Ｓ…映像表示面、Ｔｄｒ…駆動トランジスタ、Ｔｗｓ…書込トランジスタ、ＷＳＬ…ゲート線。
【図１】
0005766491.tif 000002
【図２】
0005766491.tif 000003
【図３】
0005766491.tif 000004
【図４】
0005766491.tif 000005
【図５】
0005766491.tif 000006
【図６】
0005766491.tif 000007
【図７】
0005766491.tif 000008
【図８】
0005766491.tif 000009
【図９】
0005766491.tif 000010
【図１０】
0005766491.tif 000011
【図１１】
0005766491.tif 000012
【図１２】
0005766491.tif 000013
【図１３】
0005766491.tif 000014
【図１４】
0005766491.tif 000015
【図１５】
0005766491.tif 000016
【図１６】
0005766491.tif 000017