(57)【特許請求の範囲】
【請求項１】
シリコン型光変調素子であって：
持続波光信号の入射に応答する光導波路型の入力分配器と；
第１及び第２の光導波路アームであって、第１及び第２の光導波路アームが前記光導波路型の入力分配器からの別個の出力部に連結され、第１及び第２の光導波路アームが：
第１の導電型のドーパントがある第１のシリコン領域と；
第２の導電型のドーパントがある第２のシリコン領域と；
からなるシリコン型変調デバイスを具え、電気変調したデータ信号が変調した光信号を生成するために第１及び第２の光導波路アームを伝って前記シリコン型変調デバイスに印加される、第１及び第２の光導波路アームと；
別個に変調した光信号を結合し、かつ光変調した出力信号を生成するために前記第１及び第２の光導波路アームの出力部に連結した光導波路型の出力結合器と；
を具え、
前記第１の光導波路アームの前記第１のシリコン領域が前記電気変調したデータ信号を受信し、前記第２の光導波路アームの前記第１のシリコン領域がその相補形を受信し、かつ、前記シリコン型変調デバイスが蓄積領域でのみ動作するよう選択した所定のバイアス電圧で、前記第１及び第２の光導波路アームの前記第２のシリコン領域が保持されることを特徴とするシリコン型光変調素子。
【請求項２】
請求項１に記載のシリコン型光変調素子において、前記第１及び第２の光導波路アームの前記第２のシリコン領域が同一の前記所定のバイアス電圧で保持され、前記所定のバイアス電圧が前記第１及び第２の光導波路アームの前記第１のシリコン領域に供給される供給電圧とは異なることを特徴とするシリコン型光変調素子。
【請求項３】
請求項２に記載のシリコン型光変調素子において、前記光変調した出力信号におけるチャープの量を調節するように前記所定のバイアス電圧が調整可能であることを特徴とするシリコン型光変調素子。
【請求項４】
請求項２に記載のシリコン型光変調素子において、前記光変調した出力信号における光変調振幅を調節するように前記所定のバイアス電圧が調整可能であることを特徴とするシリコン型光変調素子。
【請求項５】
請求項２に記載のシリコン型光変調素子において、前記光変調した出力信号における消光比を調節するように前記所定のバイアス電圧が調整可能であることを特徴とするシリコン型光変調素子。
【請求項６】
請求項２に記載のシリコン型光変調素子において、該シリコン型光変調素子が、前記所定のバイアス電圧と前記電気変調したデータ信号との間に分離のために配置されたバイパスコンデンサーを更に具えることを特徴とするシリコン型光変調素子。
【請求項７】
請求項１に記載のシリコン型光変調素子において、前記第１及び第２の光導波路アームの前記第２のシリコン領域が所定の別個のバイアス電圧で保持されることを特徴とするシリコン型光変調素子。
【請求項８】
請求項７に記載のシリコン型光変調素子において、前記第１及び第２の光導波路アームの前記第２のシリコン領域に印加した前記所定の別個のバイアス電圧が、別個に調整可能であることを特徴とするシリコン型光変調素子。
【請求項９】
請求項１に記載のシリコン型光変調素子において、各々のシリコン型変調デバイスが：
シリコン基板を覆った絶縁層にわたって配置したシリコン導波路型のＳＯＩ層と；
当該ＳＯＩ層の上面部にわたって形成した薄いゲート誘電体層と；
前記ＳＯＩ層で重畳領域を形成するために、前記薄いゲート誘電体層の一部の上方に配置した多結晶シリコン層と；
を含む絶縁体上シリコン（ＳＯＩ）型変調素子を具え、前記重畳領域が、伝播する光信号の変調を支持するように前記シリコン型変調デバイスの活性領域を規定することを特徴とするシリコン型光変調素子。
【請求項１０】
請求項９に記載のシリコン型光変調素子において、各々の変調デバイスの前記多結晶シリコン層が前記第１のシリコン領域として規定され、各々の変調デバイスのＳＯＩ層が前記第２のシリコン領域として規定されることを特徴とするシリコン型光変調素子。
【請求項１１】
請求項９に記載のシリコン型光変調素子において、各々の変調デバイスのＳＯＩ層が前記第１のシリコン領域として規定され、各々の変調デバイスの多結晶シリコン層が前記第２のシリコン領域として規定されることを特徴とするシリコン型光変調素子。
【請求項１２】
請求項９に記載のシリコン型光変調素子において、前記薄いゲート誘電体層が、二酸化ケイ素、窒化ケイ素、酸化カリウム、酸化ビスマス、及び酸化ハフニウムからなる群から選択される材料を含むことを特徴とするシリコン型光変調素子。
【発明の詳細な説明】
【技術分野】
【０００１】
《関連出願の相互参照》
本出願は２００９年６月１２日提出の米国仮特許出願第６１／１８６，６９３号の優先権及び利益を主張し、引用によって本明細書中に取り込まれている。
【０００２】
本発明はシリコン型光変調素子に関し、特に、変調素子の電圧振幅をシリコン型デバイスの蓄積領域に制限するようにデバイスの１のノード（例えば、多結晶シリコン領域）に別個にバイアスをかけることによって、シリコン型光変調素子における変調効率、及び「チャープ（ｃｈｉｒｐ）」（すなわち、経時変化する光学位相）の制御が改善可能なことに関する。
【背景技術】
【０００３】
何年もの間、光変調素子はニオブ酸リチウムといった電気光学物質で生成されてきた。光導波路は電気光学物質で形成され、金属接触領域は各々の導波路アームの表面に配置されている。持続波（ＣＷ）光信号は導波路に入射し、電気的なデータ信号の入力が金属接触領域に対する入力として印加される。印加した電気信号は、接触の下で導波路領域の屈折率を変更し、ひいては導波路を伝わる伝播速度を変更する。２のアーム間でπの位相遷移を生成する１以上の電圧を印加することによって、非線形性（ディジタル型）のマッハ−ツェンダー変調素子が形成される。
【０００４】
この型の外部の変調素子は非常に有用であるが、シリコン型プラットフォームで多様な光学的な部品、サブシステム及びシステムを形成する要求が増加している。更には、このようなシステム（例えば、電気光学変調素子用の入力の電気データ駆動回路）と連結した多様な電子部品を、同一のシリコン基板上で光学部品と集積することが所望される。このような状況においてニオブ酸リチウム型の光デバイスの使用は選択肢ではないことは自明である。他の多様な従来の電気光学デバイスは同様に、シリコン型プラットフォームと直接的に互換性のない材料（ＩＩＩ−Ｖ化合物等）である。
【０００５】
顕著な進歩によって、本出願の指定譲受人に譲渡され、引用によって本明細書中に取り込まれている、２００５年１月１８日にＲ．Ｋ．Ｍｏｎｔｇｏｍｅｒｙらに付与された米国特許第６，８４５，１９８号に開示のように、シリコン型プラットフォームにおいて光変調可能となった。図１はＭｏｎｔｇｏｍｅｒｙらの特許に開示のようなシリコン型変調素子デバイスの１の例示的な構成を示す。この場合においては、シリコン型光変調素子１は、重畳配置された構成に配置されたドープしたシリコン層２（一般的には、多結晶シリコン）をミクロン以下の厚いシリコンの表層３の正反対にドープした部分（多くの場合、当該技術分野においてはＳＯＩ層と称される）とともに具える。ＳＯＩ層３は従来の絶縁体上シリコン（ＳＯＩ）構造４の表層として示され、更にシリコン基板５と埋込型酸化層６とを具える。比較的薄い誘電体層７（二酸化ケイ素、窒化ケイ素、酸化カリウム、酸化ビスマス、酸化ハフニウム、又は他の比誘電率の高い電気絶縁材料）はＳＯＩ層３とドープした多結晶シリコン層２との間の重畳領域に沿って配置されることは重要である。多結晶シリコン層２、誘電体７、及びＳＯＩ層３によって規定した重畳領域は、光変調素子１の「活性領域（ａｃｔｉｖｅ  ｒｅｇｉｏｎ）」を規定する。一実施形態においては、多結晶シリコン層２はｐ型ドープしてもよく、ＳＯＩ層３はｎ型ドープしてもよく、その相補形のドープ構成（すなわち、ｎ型ドープした多結晶シリコン層２及びｐ型ドープしたＳＯＩ層３）を更に用いてもよい。
【０００６】
図２は変調素子１の活性領域の拡大図であり、（紙面に対して垂直な方向の）構造を通って伝播する信号と関連する光強度を例示し、更には多結晶シリコン層２とＳＯＩ層３との間にある重畳部の幅Ｗを例示している。動作中に、自由キャリアはＳＯＩ層３とドープした多結晶シリコン層２とに印加される電圧の関数として誘電体７の各々の側面で蓄積及び空乏化する。自由キャリア濃度の変調によって、活性領域における有効屈折率が変化し、ひいては活性領域によって規定される、導波路に沿って伝播する光信号の位相変調を誘導する。図２の図においては、光信号は紙面に垂直な方向にｙ軸に沿って伝播する。
【０００７】
ニオブ酸リチウム型の変調素子を超える当該技術分野の状態における顕著な進歩を考えると、一般的なシリコン型光変調素子及び特に図１に例示の構造は、変調素子の２のアーム間の本来の位相応答及び光学的損失の差異によってチャープを受けることが知られている。チャープは、分散ファイバを通って伝播する場合に光信号の伝達の挙動に有害となりうる経時変化する光学位相である。光変調素子のチャープの挙動は多くの場合、変調素子によって生成される強度変調の量に対して正規化された位相変調の量を規定する「アルファパラメータ（ａｌｐｈａ  ｐａｒａｍｅｔｅｒ）」を用いて特徴づけられる。アルファパラメータ（α）は：
0005770719.tif 000002
として規定でき、零、正、又は負の数値を呈しうる。いくつかの用途においては、分散の範囲が限定される前に、光ファイバといった分散性媒質に沿って信号の伝送距離を延ばすべく負のチャープの量が少ない（すなわち、負のアルファパラメータが少ない）ことが所望される。
【０００８】
従来のシリコン型光変調素子はその構造の「印加電圧（ａｐｐｌｉｅｄ  ｖｏｌｔａｇｅ）」応答に対する非線形位相によって、（対称的な駆動構成で構築された場合でも）零ではないチャープを呈することが知られている。変調速度、あるいは変調した光信号によって伝わる距離のいずれかが増加することによって、伝送ファイバの分散特性の影響が更に大きくなるため、チャープの問題が悪化するだけであることが見出されている。
【０００９】
図３は、図１の従来技術のデバイスに対する印加電圧の関数としてのシリコン型光変調素子の位相変調のプロットである。クロスカップリング型のＭＺＩ構成がこの特定の従来技術のデバイスを用いている場合、駆動電圧は−１．３Ｖと＋１．３Ｖとの間の数値を振幅するように規定され（これらの数値は変調素子での駆動回路として用いられる電子部品の特徴と関連する）、変調デバイスの空乏領域からデバイスの蓄積領域まで交差している。図示のように、−／＋１．３Ｖの範囲（Δｐｈａｓｅ  ｍｏｄ）での位相変調の変化は、主に、デバイスの空乏領域において応答が相対的に弱いために相対的に小さい。空乏領域におけるこの最小の位相変化によって、図１の従来技術の構造の変調効率に限定される。電圧振幅−／＋１．３Ｖは単なる例示であり、特定の設計パラメータと関連し、他の多様な電圧範囲を同様の従来技術のデバイスで更に用いてもよいことは理解すべきである。
【００１０】
このように、変調効率、消光比、及びそのチャープパラメータの制御を改善するニーズは、シリコン型光変調素子に関する技術分野で残存している。
【発明の概要】
【００１１】
従来技術に残存するニーズは本発明によって解決され、シリコン型光変調素子に関し、特に電気変調したデータ信号をデバイスの第１のノード（例えば、変調素子のシリコン（ＳＯＩ）領域）に印加する一方で、デバイスの第２のノード（例えば、変調素子の多結晶シリコン領域）に別個にバイアスをかけることによって、変調効率、及び「チャープ（ｃｈｉｒｐ）」（すなわち、経時変化する光学位相）の制御が改善可能なことに関する。特に、第２のノード（以降は、「共通ノード（ｃｏｍｍｏｎ  ｎｏｄｅ）」とも称される）は、シリコン型光変調素子の電圧振幅を動作する蓄積領域に遷移するようにバイアスをかけて、印加電圧の関数として位相の変化を大きく（及び、より線形的に）呈示し、光変調振幅（ＯＭＡ）を大きくして、消光比を改善する。
【００１２】
本発明の一実施形態によると、シリコン型光変調素子構造のうち上方を覆う多結晶シリコン層は共通ノードとして規定され、変調素子と関連する供給電圧（Ｖｄｄ、Ｖｓｓ）と異なるバイアス電圧で保持される。この特定の実施形態においては、電気的なデータ信号（及びその逆位の信号）は変調素子の各アームのＳＯＩ層に対する別個の入力として印加される。異なるバイアス電圧で多結晶シリコン層を保持することによって、変調素子の電圧振幅は蓄積領域に遷移され、応答を更に線形的に呈示し、変調効率が更に大きくなり（印加電圧の関数としての位相の変化が大きくなり）、消光比が大きくなり、デバイスのチャープが制御可能となる。
【００１３】
代替的な実施形態においては、ＳＯＩ層は「共通ノード」として規定され、負の数値のバイアス電圧がＳＯＩ層に印加される。この場合においては、電気的なデータ信号（及びその逆位の信号）は変調素子の各アームの多結晶シリコン層に対する別個の入力として印加される。このように、ＳＯＩ層での負のバイアスによって、変調素子の動作が上述のように好適な蓄積領域に遷移する。
【００１４】
更に別の本発明の実施形態においては、別個かつ異なるバイアス電圧は変調素子の各アームの第２のノードに印加される（非対称なバイアス構造）。別個のバイアス電圧を用いることで、変調素子の各アームを伝わって得られる相対的な位相遅延を変えることによって更なるチャープ制御が可能となる。
【００１５】
任意の実施形態においては、更なる静電容量を別個にバイアスをかけた共通ノードと供給電圧との間に分離のために添加してもよい。
【００１６】
変調素子の変調効率、消光比、及びチャープは（従来技術のシリコン型変調素子と比較した場合に）改善され、かつ良好に制御されており、従来の電気駆動回路と関連する標準的な供給電圧Ｖｄｄ，Ｖｓｓを変更する必要はないことが、「共通ノード」でバイアスをかけた本発明の構成の利点である。すなわち、共通ノードにバイアスをかけた本発明によるシリコン型変調素子の性能は従来技術を超えて顕著に改善されており、変調素子と関連する標準的な回路に変化又は変更を誘導する必要がない。
【００１７】
本発明の他の実施形態及び利点は、以下の説明の過程で、及び添付の図面を引用することによって明確になるであろう。
【図面の簡単な説明】
【００１８】
図面においては、同様の番号はいくつかの図面において同様の部品を表している。
【００１９】
【図１】図１は、光信号を変調するのに有用な従来技術のシリコン型光デバイスの側面図である。
【図２】図２は、図１のデバイスの拡大部分の図であり、光変調の重畳構成及び関連する活性領域を示す。
【図３】図３は、図１のデバイスに対する印加電圧の関数としての位相変調のプロットである。
【図４】図４（ａ）は、図３に示したような一対のシリコン型変調デバイスを用いて形成した従来技術のマッハ−ツェンダー干渉計（ＭＺＩ）の簡易化した図である。図４（ｂ）は、例示のシリコン型変調デバイスの重畳した光活性領域の簡易化した図である。図４（ｃ）は、図４（ｂ）の活性領域の概略表現である。
【図５】図５は、図４（ａ）のＭＺＩの概略表現である。
【図６】図６は、本発明により形成されるＭＺＩの簡易化した図であり、図６（ａ）はシリコン型変調デバイス構造の多結晶シリコン層に印加した別個の電圧を用いた、本発明のある実施形態を例示し、図６（ｂ）はシリコン型変調デバイス構造のＳＯＩ層に印加した別個の電圧を用いた、本発明のある実施形態を例示する。
【図７】図７（ａ）は、図６（ａ）のＭＺＩの概略表現であり、図７（ｂ）は図６（ｂ）のＭＺＩの概略表現である。
【図８】図８は、従来技術のデバイスの光変調振幅（ＯＭＡ）を本発明のデバイスと比較したプロットである。
【図９】図９は、従来技術のデバイスの消光比を本発明のデバイスと比較したプロットである。
【図１０】図１０は、図６の実施形態の別の構成の概略表現であり、この場合においては、多結晶シリコン層とＭＺＩ構造の大地電位との間のバイパス容量を組み込んでいる。
【図１１】図１１は、本発明の代替的な実施形態の簡易化した図であり、この場合においては、ＭＺＩ構造の各アームの共通ノード（この場合においては、多結晶シリコン領域）にバイアスをかけるべく別個の電圧源を用いている。
【図１２】図１２は、図１１の実施形態の概略表現である。
【図１３】図１３は、図１１の実施形態の別の構成の概略であり、この場合においては、バイパス容量をその構成に組み込んでいる。
【発明を実施するための形態】
【００２０】
シリコン型光変調素子における変調効率及びチャープ制御の改善のためにバイアスをかける「共通ノード（ｃｏｍｍｏｎ  ｎｏｄｅ）」の使用について説明する前に、従来技術のシリコン型光変調素子の動作について更に詳細に理解することは有益に思われる。図４（ａ）は、一対の平行な別個の導波路アーム１２及び１４に分割する導波路型の入力部分９を具える例示的な従来技術のマッハ−ツェンダー干渉計（ＭＺＩ）１０の簡易化したブロック図である。導波路アーム１２及び１４の逆位端はその後導波路型の出力部分１１を形成するように再連結される。図示するように、導波路アーム１２及び１４の各々は、図１と関連づけて上述したように、シリコン型の位相変調デバイス１を具える。特に、上述のように導波路アーム１２は（多結晶シリコン領域２−ＬとＳＯＩ領域３−Ｌとを具える）変調デバイス１−Ｌを含み、導波路アーム１４は（多結晶シリコン領域２−ＲとＳＯＩ領域３−Ｒとを具える）変調デバイス１−Ｒを含み、変調デバイス１−Ｌ及び１−Ｒは電気的なデータ入力信号の印加によって制御される。動作の際に、ＣＷ光信号は導波路型の入力部分９に誘導され、その後双方のアーム１２及び１４を伝わって伝播され、アーム１２及び１４からの出力信号はその後、導波路型の出力部分１１に伝わって再連結される。変調デバイス１−Ｌ及び１−Ｒに対する電気的なデータ信号の入力は、伝播する光信号で位相変化を生成し、導波路型の出力部分１１を伝わる変調した光出力信号を生成する。
【００２１】
例示的な変調デバイス１の断面は図４（ｂ）に示され、その等価回路は図４（ｃ）に示され、ここでは例えば、多結晶シリコン層２はｐ型ドープ層となるように規定され、ＳＯＩ層３はｎ型ドープ層となるように規定される（相補型のドープ構成を用いてもよいことは自明である）。
【００２２】
従来技術の変調素子１０の例示的な動作構造は、図５中の概略表現で示されるのと同様な「クロスカップリング型（ｃｒｏｓｓ−ｃｏｕｐｌｅｄ）」の「プッシュプル（ｐｕｓｈ−ｐｕｌｌ）」デバイスである（図４を更に参照）。この構成においては、電気信号「ＤＡＴＡ」はデバイス１−Ｌの多結晶シリコン領域２−Ｌに印加され、更にデバイス１−ＲのＳＯＩ領域３−Ｒに印加される。相補形の信号：
0005770719.tif 000003
は残余の領域の対、すなわちＳＯＩ領域３−Ｌと多結晶シリコン領域２−Ｒとに印加される。従って、この構造においてはＶｄｄ−Ｖｓｓの全電圧振幅はアーム１２及び１４の両端に印加される。従って、Ｖｄｄが１．３Ｖであり、かつＶｓｓが０．０Ｖである（これらの電圧が従来の標準的な電気駆動回路構成と関連する）場合、各々の変調デバイス１−Ｌ及び１−Ｒの両端での電圧は±１．３Ｖとなる。このクロスカップリング型構成は比較的低い正味等価静電容量を示し、デバイスの帯域幅について好都合である。
【００２３】
しかしながら、従来技術のクロスカップリング型変調素子の構成は、図３のプロットに示し、かつ上述するように、デプレッションモード（０Ｖ未満）で動作するシリコン型変調デバイス１−Ｌ及び１−Ｒに関する光位相変化が蓄積モードで動作している場合（この特定の構成については約０．９Ｖを超える）ほど大きくないため最適ではない。Ｖｓｓ及びＶｄｄの電圧は一般的には多くの商用デバイスで固定されているため、変調デバイスのこの特定の非線形的な挙動はデプレッションモードで動作する場合に問題となり、相対的に変調効率が低くなり、チャープの数値が固定される。
【００２４】
クロスカップリング型変調素子の構成と関連する従来技術の制限は本発明によって解決され、シリコン型変調素子の構造において選択した共通ノードに別個にバイアスをかけ、ひいては変調素子の動作領域を更に線形性の蓄積領域に遷移し、印加電圧の関数としての位相変化を増加させる。一実施形態においては、多結晶シリコン層は共通ノードとして規定され、変調機能をデバイスの蓄積領域に遷移するように正の電圧でバイアスをかける。代替的な実施形態においては、ＳＯＩ層は共通ノードとして規定され、変調機能を好適な蓄積領域に同様に遷移するように負の電圧でバイアスをかける。蓄積領域のみで動作させることによって、ＯＭＡ及び消光比は非常に増加する一方、多結晶シリコン領域に印加した電圧を制御可能にすることによって、変調素子によって呈されるチャープの制御及び調節を可能にする。
【００２５】
図６（ａ）は、本発明によって形成されるシリコン型光変調素子１００の第１の実施形態を例示し、同様の引用番号は、上述の従来技術の構成と同じ領域を規定するのに用いられる。図７（ａ）は図６（ａ）の等価構成の概略である。図６（ａ）及び図７（ａ）の双方によると、共通ノードが多結晶シリコン領域２−Ｌ及び２−Ｒによって規定されることが示され、相互に連結され、所定の（正の）電圧＋Ｖｃｏｍで保持されている。電気的なデータ信号（図面において「ＤＡＴＡ」と図示）はＳＯＩ領域３−Ｌに対する変調入力として印加され、相補形の信号：
0005770719.tif 000004
はＳＯＩ領域３−Ｒに対する入力として印加される。この構造は次いで、光変調素子１００の各々のアーム１２及び１４の両端で（Ｖｃｏｍ−Ｖｄｄ）及び（Ｖｃｏｍ−Ｖｓｓ）の電圧をかける（図７（ａ）参照）。例示的な一構成においては、電圧はＶｃｏｍが＋２．２Ｖ、Ｖｓｓが０．０であり、かつＶｄｄが＋１．３であり、ひいては変調デバイス１−Ｌ及び１−Ｒの両端での電圧は０．９Ｖ又は２．２Ｖのいずれかである。
【００２６】
図６（ｂ）は、この第１の実施形態の相補形態を例示し、ＳＯＩ領域３−Ｌ及び３−Ｒは共通ノードとして規定され、相互に連結され、所定の（負の）電圧−Ｖｃｏｍでバイアスをかけられている。この場合においては、変調信号「ＤＡＴＡ」は多結晶シリコン領域２−Ｌに対する入力として印加され、その相補形の信号：
0005770719.tif 000005
は多結晶シリコン領域２−Ｒに連結される。図７（ｂ）は概略的なこの相補形態の型を示し、ＳＯＩ領域３−Ｌ及び３−Ｒでの負のバイアス電圧によって更に、変調機能の動作がデバイスの蓄積領域に遷移する。Ｖｃｏｍが−０．９Ｖであり、Ｖｄｄ及びＶｓｓが図６（ａ）に関連づけて上述したのと同一の数値である場合に、変調デバイス１−Ｌ及び１−Ｒ電圧の両端での電圧振幅は更に、０．９Ｖ又は２．２Ｖのいずれかである。
【００２７】
これらの特定の電圧が単なる例示であることは自明であり、特定の電気駆動回路の機能が用いられるように、Ｖｄｄ及びＶｓｓについて多様な他の数値を用いてもよい。Ｖｃｏｍの振幅は変調デバイス（層７）の誘電材料の破壊電圧未満に保持する必要があるが、特定の用途のために選択（かつ以下に述べるように変更）してもよい。Ｖｃｏｍについての正の電圧は多結晶シリコン領域にバイアスをかける場合に用いられるが、一方、Ｖｃｏｍについての負の電圧は本発明の変調デバイスにおいてＳＯＩ領域にバイアスをかける場合に用いられる。
【００２８】
図３は更に、本発明のデバイスの動作範囲を例示しており、この場合においては、図６（ａ）及び図６（ｂ）の実施形態に関連づけて上述した０．９Ｖと２．２Ｖとの間の例示した数値で形成される位相変調を例示する。図示したように、本発明の共通ノードのバイアスは、シリコン型光変調素子の動作をその蓄積領域に限定するように機能する。従来技術の電圧構成と比較すると、本発明の変調素子１００の「共通ノード」構成は変調効率が更に大きく、同一の供給電圧Ｖｄｄ、Ｖｓｓに対する蓄積領域の線形応答にわたって位相変調における変化が大きくなる。
【００２９】
実際に、本発明の構成では、同一の電源値に対する光変調振幅（ＯＭＡ）及び消光比が従来技術の構造で得られうるものよりも大きくなる。ＯＭＡは光学的な「１」（出力レベルＰ１として規定）と光学的な「０」（出力レベルＰ０として規定）とを生成する場合の光出力レベルの間の差異として規定され、Ｐ１−Ｐ０と表すことができる。図８は、図４の従来技術の構成と、図６（ａ）及び図６（ｂ）に示すような「共通ノード」の発明構造とについてのＯＭＡ値を比較したプロットである。ＯＭＡは光変調デバイス１の長さｌの関数として示されている。図８に示した数値は１５５０ｎｍの例示的な動作波長について生成し、本発明の構成に対するＯＭＡがシリコン型光変調デバイスの蓄積領域での動作によって、長さの範囲が２００ないし６００μｍの従来技術の変調デバイスに対するＯＭＡよりも有意に大きくなることを明確に示している。本発明の変調デバイスは任意の好適な波長（例えば、１１００ｎｍを超える波長）で光信号の入射とともに動作可能なため、１５５０ｎｍの波長は単なる解説の目的用であり、同様に、デバイスの長さｌはデバイスの工学的なパラメータに基づいて任意の好適な数値にできる。
【００３０】
本発明のデバイスと関連づけられる消光比は更に、図９のプロットに示されるように従来技術を超えて改善されている。消光比は上に規定した出力の比率、すなわち比率Ｐ１／Ｐ０として規定でき、更に変調デバイス１の長さｌの関数として図９においてプロットされている。変調素子のビット誤り率（ＢＥＲ）を最小化するように可能な限り消光比を大きくすることが一般的には所望される。図示するように、本発明の構造と関連づけられる消光比はデバイス長ｌの範囲が２００ないし７００μｍである従来技術よりも有意に大きくなる。例えば、４００μｍの長さで、従来技術の変調素子は約７ｄＢ程度の消光比を呈するが、本発明の「共通ノード」の変調素子は約１３ｄＢの消光比を呈する。約５００μｍまで長さが増加することによって、本発明の構成の消光比は２０ｄＢ超まで増加可能となる（従来技術では、この長さに対する消光比は約８ｄＢである）。外見的には小さな消光比の改善によって、ＢＥＲを一定に維持するのに必要な出力の差異を相対的に大きくできる。
【００３１】
図６及び図７に示すような本発明の実施形態が更に対称形のプッシュプル構造であったとしても、位相変調の挙動が０．９ないし２．２Ｖで更に線形性であるために従来技術と比較するとチャープが低減することを呈示する（図３参照）。
【００３２】
図６及び図７の実施形態の別の構成においては、電圧ＶｃｏｍはＯＭＡ、消光比、及びチャープの挙動のうちの１以上を調整又は制御するように調節可能にしてもよい。実際に、誘電体層７の破壊電圧までの任意の電圧（図１参照）は、変調デバイスの共通ノード領域に都合よくバイアスをかけて、ひいては、ＯＭＡ、消光比、又はチャープの呈示を所望の振幅及び数値に調整／制御するのに用いてもよい。他のこの構成の第１の構造は、電圧Ｖｃｏｍは製造中に最適値を選択して、ひいてはその数値を（例えば、変調デバイスの特定の物理的次元の関数として）保持するように設定するよう調整（ｔｕｎｅ）してもよい。代替的には、調整可能な構成の別の構造によって、電圧Ｖｃｏｍは変調デバイスの寿命にわたって連続的に調節可能であり、特定の状況で所望されるチャープの度合を提供するために、動作条件（例えば、光信号の波長、システム全体の光リンク量（ｏｐｔｉｃａｌ  ｌｉｎｋ  ｂｕｄｇｅｔ）、電源電圧レベル、環境条件、経年変化条件）の関数として共通ノードのバイアス電圧を変更するのが所望されうる。実際には、上述のように様々な用途で様々なチャープの量（振幅及び信号の双方の面で）を必要とし、ＯＭＡ、消光比、及び／又はチャープを各々の用途について調節可能なことは、本発明の顕著な利点となると考えられる。
【００３３】
図６の構成での電気的性能の改善によって、電圧ＶｃｏｍとＶｓｓとの間の静電容量を過剰にすることによって達成でき、変調素子１００の状態が印加電圧を切り替えることによって変化する場合に直列抵抗及びインダクタンスの影響を軽減する。図１０は、図６（ａ）の実施形態のこの構造の概略表現であり、更なるバイパスコンデンサー２０は＋ＶｃｏｍとＶｓｓとの間に生成されている。都合のよいことに、この静電容量はＳＯＩ構造の内部に直接的に生成でき、ドープした多結晶シリコンの部分２−Ｂと誘電体７とＳＯＩ層のドープした部分３−Ｂとを含み、理想的には変調素子１００のＭＺＩ構造に密接に接近して配置される。代替的には、他の材料を変調素子１００を集積した構造としてバイパスコンデンサー２０を形成するように用いてもよく、あるいは更に別の実施形態においては、ディジタル型（ｄｉｓｃｒｅｔｅ）の静電容量デバイスを用いてもよい。
【００３４】
本発明の別の実施形態は、非対称形の実施形態と称し、図１１に例示され、その概略表現は図１２に示される。この実施形態においては、多結晶シリコン層が「共通ノード」として用いられ、別個のバイアス電圧は変調素子１００の各アーム１２、１４の多結晶シリコン層に印加される。図示されるように、電圧Ｖｃｏｍ＿Ｌは変調素子１００のアーム１２に沿って配置される変調デバイス１−Ｌの多結晶シリコン領域２−Ｌに印加される。別個の電圧Ｖｃｏｍ＿Ｒは変調素子１００のアーム１４に沿って配置される変調デバイス１−Ｒの多結晶シリコン領域２−Ｒに印加される。電圧Ｖｃｏｍ＿Ｌ及びＶｃｏｍ＿Ｒは等しくてもよいが、わずかに異なる可能性もあり、非対称な構造を形成する。結果として、変調素子１００のアーム１２及び１４の位相変調効率は異なっており、変調素子のチャープを更に大きく誘発する。従って、チャープの信号及び挙動は電圧Ｖｃｏｍ＿ＬとＶｃｏｍ＿Ｒとを別個に調節することによって制御でき、更に９０°から−９０°まで直交にバイアスをかける変調素子の位置を変更することによって制御できる。
【００３５】
対称的な構造と同様に、図１１の非対称な構成はバイパス容量を含むように変更でき、この場合においては、図１３の構成に示されるように一対のバイパスコンデンサー２２及び２４を用いることができる（この非対称な構成においては、単一のバイパスコンデンサーのみを用いることが更に可能であることを理解すべきである）。更には、静電容量は図１３においてデバイス２６、２８として示したように、各々の多結晶シリコン領域の間に挿入してもよい。
【００３６】
変調効率を増加し、消光比を大きくし、チャープを制御するのに共通ノードのバイアス電圧の制御の使用によって利益が得られる多様な他の構造があることは理解すべきである。例えば、２００８年１１月４日に交付され、かつ引用によって本明細書中に取り込まれる米国特許第７，４４７，３９５号に開示のように、変調素子のバイアス値を（例えば、熱素子を用いて）直流で調整（ＤＣ  ｔｕｎｉｎｇ）するように別個の領域を含むシリコン型光変調素子の構造がある。波形の活性領域を用いて光路長を増加させる構成（２００９年５月２６日に交付され、かつ引用によって本明細書中に取り込まれる米国特許第７，５４９，３５８号に開示）、又は複数レベルの信号を増加させる構造（２００９年１月２７日に交付され、かつ引用によって本明細書中に取り込まれる米国特許第７，４８３，５９７号に開示）は更に、変調デバイス構造の多結晶シリコン領域の別個のバイアス及び制御の使用で利益が得られると考えられる。
【００３７】
本発明の他の実施形態は、当該技術分野の当業者に想到されるが、本発明の範囲は以下の特許請求の範囲及び認知される等価物によって規定される。例えば、多結晶シリコン層のｐ型ドープ及びＳＯＩ層のｎ型ドープは印加電圧を好適に逆転して変更できる。印加した多結晶シリコンの１以上のバイアス電圧の特定の数値、及びこれらの電圧を調整する能力の面での他の変更は更に、添付した特許請求の範囲によって規定されるような本発明の範囲内にあると考えられる。
【図１】
0005770719.tif 000006
【図２】
0005770719.tif 000007
【図３】
0005770719.tif 000008
【図４】
0005770719.tif 000009
【図５】
0005770719.tif 000010
【図６】
0005770719.tif 000011
【図７（ａ）】
0005770719.tif 000012
【図７（ｂ）】
0005770719.tif 000013
【図８】
0005770719.tif 000014
【図９】
0005770719.tif 000015
【図１０】
0005770719.tif 000016
【図１１】
0005770719.tif 000017
【図１２】
0005770719.tif 000018
【図１３】
0005770719.tif 000019