(57)【特許請求の範囲】
【請求項１】
実装面（１１）を有する第１リードフレーム（１０）と、前記実装面（１１）と対向する実装面（２１）を有する第２リードフレーム（２０）との間に搭載部品（３０〜５０）が３個のみ挟み込まれており、前記３個の搭載部品（３０〜５０）が共通の前記第２リードフレーム（２０）の実装面（２１）に接続されてなる半導体装置において、
前記３個の搭載部品（３０〜５０）は、それぞれ前記第１リードフレーム（１０）側と反対側に配置され、共通の前記第２リードフレーム（２０）と電気的、熱的に接続されるはんだ（３５〜５５）を有し、前記搭載部品（３０〜５０）における前記はんだ（３５〜５５）が配置される一面の中心点を前記搭載部品（３０〜５０）の中心点（３０ａ〜５０ａ）としたとき、前記３個の搭載部品（３０〜５０）のそれぞれの前記中心点（３０ａ〜５０ａ）を結ぶ線分にて三角形（１００）が構成される状態で挟み込まれていることを特徴とする半導体装置。
【請求項２】
前記３個の搭載部品（３０〜５０）における前記中心点（３０ａ〜５０ａ）を結ぶ線分のうち最も長さが長くなる線分（１０１）と、当該線分を構成しない前記中心点を有する残りの１つの搭載部品の当該中心点から前記線分（１０１）に下ろした垂線と、の交点（Ａ）から前記第１リードフレーム（１０）の実装面（１１）に下ろした第１線分（Ｂ１）の長さをｈ０、前記残りの１つの搭載部品の前記中心点から前記第１リードフレーム（１０）の実装面（１１）に下ろした第２線分（Ｂ２）の長さをｈとしたとき、
前記３個の搭載部品（３０〜５０）は、
ｈ０＞ｈの場合には、前記第１線分（Ｂ１）と前記第１リードフレーム（１０）の実装面（１１）との第１交点（ａ）から前記第２線分（Ｂ２）と前記第１リードフレーム（１０）の実装面（１１）との第２交点（ｂ）までの長さをＸ、前記第１交点（ａ）から前記第２交点（ｂ）を通って前記第１リードフレーム（１０）の実装面（１１）における端部と交差する第３交点（ｃ）までの長さをＬ１としたとき、次式
【数１】
0005768643.tif 000010
を満たす状態で挟み込まれ、
ｈ０＜ｈの場合には、前記第２交点（ｂ）から前記第１交点（ａ）までの長さをＸ、前記第２交点（ｂ）から前記第１交点（ａ）を通って前記第１リードフレーム（１０）の実装面（１１）の端部と交差する第４交点（ｄ）までの長さをＬ２としたとき、次式
【数２】
0005768643.tif 000011
を満たす状態で挟み込まれていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記３個の搭載部品（３０〜５０）は、前記３個の搭載部品（３０〜５０）の前記中心点（３０ａ〜５０ａ）を結ぶ線分にて構成される三角形（１００）を前記第１リードフレーム（１０）の実装面（１１）に投影すると共に、前記第２リードフレーム（２０）の重心を前記第１リードフレーム（１０）の実装面（１１）に投影したとき、前記投影した重心が前記投影した三角形の内部に位置する状態で挟み込まれていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記３個の搭載部品（３０〜５０）は、前記３個の搭載部品（３０〜５０）の前記中心点（３０ａ〜５０ａ）を結ぶ線分にて構成される三角形（１００）を前記第１リードフレーム（１０）の実装面（１１）に投影すると共に、前記３個の搭載部品（３０〜５０）と前記第１リードフレーム（１０）とが接続された構造体の重心を前記第１リードフレーム（１０）の実装面（１１）に投影したとき、前記投影した重心が前記投影した三角形の内部に位置する状態で挟み込まれていることを特徴とする請求項１または２に記載の半導体装置。
【請求項５】
前記搭載部品（３０〜５０）は、半導体チップ（３２〜５２）と、ターミナル（３４〜５４）と、前記はんだ（３５〜５５）と、が積層されたものであることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。
【請求項６】
前記３個の搭載部品（３０〜５０）のうち、一部の搭載部品（３０、４０）は絶縁ゲートバイポーラトランジスタ素子が形成された半導体チップ（３２、４２）を有し、残りの搭載部品（５０）はダイオード素子が形成された半導体チップ（５２）を有することを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置。
【請求項７】
前記３個の搭載部品（３０〜５０）は、同じ半導体素子が形成された半導体チップ（３２〜５２）を有することを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置。
【請求項８】
前記第２リードフレーム（２０）を複数備え、
前記第１リードフレーム（１０）と前記複数の第２リードフレーム（２０）との間には、それぞれ前記搭載部品（３０〜５０）が３個のみ挟み込まれていることを特徴とする請求項１ないし７のいずれか１つに記載の半導体装置。
【請求項９】
前記第１リードフレーム（１０ａ、１０ｂ）は２つ備えられ、
前記第２リードフレーム（２０ａ〜２０ｆ）は前記第１リードフレーム（１０ａ、１０ｂ）それぞれに対して同数備えられ、
前記２つの第１リードフレーム（１０ａ、１０ｂ）と前記第２リードフレーム（２０ａ〜２０ｆ）との間にはそれぞれ前記搭載部品（３０〜５０）が３個のみ挟み込まれており、
一方の前記第１リードフレーム（１０ａ）の実装面（１１）と対向して配置される前記第２リードフレーム（２０ａ〜２０ｃ）と、他方の前記第１リードフレーム（１０ｂ）の実装面（１１）と対向して配置される第２リードフレーム（２０ａ〜２０ｃ）とは電気的に接続されていることを特徴とする請求項１ないし８のいずれか１つに記載の半導体装置。
【請求項１０】
請求項１ないし９のいずれか１つに記載の半導体装置が複数組み合わされて構成されることを特徴とする電子部品。
【請求項１１】
実装面（１１）を有する第１リードフレーム（１０）と、前記実装面（１１）と対向する実装面（２１）を有する第２リードフレーム（２０）との間に搭載部品（３０〜５０）が３個のみ挟み込まれており、前記３個の搭載部品（３０〜５０）が共通の前記第２リードフレーム（２０）の実装面（２１）に接続されてなる半導体装置において、
前記第１リードフレーム（１０）の実装面（１１）に、前記第１リードフレーム（１０）側と反対側にはんだ（３５〜５５）を有する前記３個の搭載部品（３０〜５０）を搭載する搭載工程と、
前記３個の搭載部品（３０〜５０）を挟んで前記第１リードフレーム（１０）側と反対側に前記第２リードフレーム（２０）を配置する配置工程と、
リフロー処理することにより、前記はんだ（３５〜５５）と共通の前記第２リードフレーム（２０）とを接合する接合工程と、を行い、
前記搭載工程では、前記搭載部品（３０〜５０）における前記はんだ（３５〜５５）が配置される一面の中心点を前記搭載部品（３０〜５０）の中心点（３０ａ〜５０ａ）としたとき、前記３個の搭載部品（３０〜５０）の前記中心点（３０ａ〜５０ａ）を結ぶ線分にて三角形（１００）が構成されるように、前記３個の搭載部品（３０〜５０）を搭載することを特徴とする半導体装置の製造方法。
【請求項１２】
前記搭載工程では、
前記３個の搭載部品（３０〜５０）における前記中心点（３０ａ〜５０ａ）を結ぶ線分のうち最も長さが長くなる線分（１０１）と、当該線分を構成しない前記中心点を有する残りの１つの搭載部品の当該中心点から前記線分（１０１）に下ろした垂線と、の交点（Ａ）から前記第１リードフレーム（１０）の実装面（１１）に下ろした第１線分（Ｂ１）の長さをｈ０、前記残りの１つの搭載部品の前記中心点から前記第１リードフレーム（１０）の実装面（１１）に下ろした第２線分（Ｂ２）の長さをｈとしたとき、
前記３個の搭載部品（３０〜５０）を、
ｈ０＞ｈの場合には、前記第１線分（Ｂ１）と前記第１リードフレーム（１０）の実装面（１１）との第１交点（ａ）から前記第２線分（Ｂ２）と前記第１リードフレーム（１０）の実装面（１１）との第２交点（ｂ）までの長さをＸ、前記第１交点（ａ）から前記第２交点（ｂ）を通って前記第１リードフレーム（１０）の実装面（１１）における端部と交差する第３交点（ｃ）までの長さをＬ１としたとき、次式
【数３】
0005768643.tif 000012
を満たす状態で搭載し、
ｈ０＜ｈの場合には、前記第２交点（ｂ）から前記第１交点（ａ）までの長さをＸ、前記第２交点（ｂ）から前記第１交点（ａ）を通って前記第１リードフレーム（１０）の実装面（１１）の端部と交差する第４交点（ｄ）までの長さをＬ２としたとき、次式
【数４】
0005768643.tif 000013
を満たす状態で搭載することを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記搭載工程では、前記三角形（１００）を前記第１リードフレーム（１０）の実装面（１１）に投影すると共に、前記配置工程で配置される前記第２リードフレーム（２０）の重心を前記第１リードフレーム（１０）の実装面（１１）に投影したとき、前記投影した重心が前記投影した三角形の内部に位置するように前記３個の搭載部品（３０〜５０）を搭載することを特徴とする請求項１１または１２に記載の半導体装置の製造方法。
【請求項１４】
前記搭載工程では、前記三角形（１００）を前記第１リードフレーム（１０）の実装面（１１）に投影すると共に、前記３個の搭載部品（３０〜５０）と前記第１リードフレーム（１０）とが接続された構造体の重心を前記第１リードフレーム（１０）の実装面（１１）に投影したとき、前記投影した重心が前記投影した三角形の内部に位置するように前記３個の搭載部品（３０〜５０）を搭載することを特徴とする請求項１１または１２に記載の半導体装置の製造方法。
【請求項１５】
前記搭載工程では、半導体チップ（３２〜５２）と、ターミナル（３４〜５４）と、前記はんだ（３５〜５５）と、が積層されたものを搭載することを特徴とする請求項１１ないし１４のいずれか１つに記載の半導体装置の製造方法。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、互いの実装面にて対向する第１、第２リードフレームの間に搭載部品を３個のみ挟み込んでなる半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
従来より、互いの実装面（内面）にて対向する第１リードフレームと第２リードフレームとの間に第１、第２半導体チップを有する第１、第２搭載部品を挟み込み、これら第１、第２搭載部品と第１、第２リードフレームとを電気的、熱的に接続してなる半導体装置が提案されている（例えば、特許文献１参照）。
【０００３】
このような半導体装置は、例えば、以下のように製造される。すなわち、まず、第１リードフレーム上に第１、第２搭載部品を搭載する。なお、第１、第２搭載部品は、それぞれ第１、第２半導体チップを有すると共に第１リードフレーム側と反対側にはんだを有するものである。そして、第２リードフレームを第１、第２搭載部品におけるはんだと接触するように配置する。その後、リフロー処理することによって第２リードフレームからはんだに熱を供給してはんだを溶融し、第２リードフレームと第１、第２搭載部品とを接合することにより、製造される。
【０００４】
ところで、近年では、第１、第２リードフレームの間にさらに第３半導体チップを有する第３搭載部品を挟み込んで電流量を増加させる等の機能を向上させたいという要望がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２１０８２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、第１、第２リードフレームの間に、例えば、第１〜第３搭載部品を一直線となるように挟み込んだ場合には、いずれか１つの搭載部品が第２リードフレームと電気的、熱的に接続されないという問題がある。
【０００７】
すなわち、例えば、第１リードフレーム上に第１〜第３搭載部品を一直線となるように搭載した場合、部品寸法公差等によって第１〜第３搭載部品の第１リードフレームからの高さがばらつくことがある。この場合、高さが高い２箇所によって第２リードフレームの位置が決まり、最も低い箇所は第２リードフレームと接触しない状態となるため、リフロー処理した際に、第２リードフレームと接触しないはんだには第２リードフレームからの熱供給が不足するという問題がある。すなわち、はんだが溶融しないことがあり、このはんだを有する搭載部品が第２リードフレームと未接合となるという問題がある。
【０００８】
本発明は上記点に鑑みて、第１リードフレームと第２リードフレームとの間に搭載部品が３個のみ挟み込まれてなる半導体装置において、第１〜第３搭載部品と第２リードフレームとが未接合となることを抑制することができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１に記載の発明では、実装面（１１）を有する第１リードフレーム（１０）と、実装面（１１）と対向する実装面（２１）を有する第２リードフレーム（２０）との間に搭載部品（３０〜５０）が３個のみ挟み込まれ、３個の搭載部品（３０〜５０）が共通の第２リードフレーム（２０）の実装面（２１）に接続されてなる半導体装置において、３個の搭載部品（３０〜５０）は、それぞれ第１リードフレーム（１０）側と反対側に配置され、共通の第２リードフレーム（２０）と電気的、熱的に接続されるはんだ（３５〜５５）を有し、搭載部品（３０〜５０）におけるはんだ（３５〜５５）が配置される一面の中心点を搭載部品（３０〜５０）の中心点（３０ａ〜５０ａ）としたとき、３個の搭載部品（３０〜５０）のそれぞれの中心点（３０ａ〜５０ａ）を結ぶ線分にて三角形（１００）が構成される状態で挟み込まれていることを特徴としている。
【００１０】
これによれば、３個の搭載部品（３０〜５０）は中心点（３０ａ〜５０ａ）を結ぶ線分にて三角形（１００）が構成されるように挟み込まれているため、第２リードフレーム（２０）を適宜傾けることによって３個の搭載部品（３０〜５０）と第２リードフレーム（２０）とが未接合となることを抑制することができる。
【００１１】
この場合、請求項２に記載の発明のように、３個の搭載部品（３０〜５０）における中心点（３０ａ〜５０ａ）を結ぶ線分のうち最も長さが長くなる線分（１０１）と、当該線分を構成しない中心点を有する残りの１つの搭載部品の当該中心点から線分（１０１）に下ろした垂線と、の交点（Ａ）から第１リードフレーム（１０）の実装面（１１）に下ろした第１線分（Ｂ１）の長さをｈ０、残りの１つの搭載部品の中心点から第１リードフレーム（１０）の実装面（１１）に下ろした第２線分（Ｂ２）の長さをｈとしたとき、３個の搭載部品（３０〜５０）は、以下のように挟み込まれていることが好ましい。
【００１２】
すなわち、ｈ０＞ｈの場合には、第１線分（Ｂ１）と第１リードフレーム（１０）の実装面（１１）との第１交点（ａ）から第２線分（Ｂ２）と第１リードフレーム（１０）の実装面（１１）との第２交点（ｂ）までの長さをＸ、第１交点（ａ）から第２交点（ｂ）を通って第１リードフレーム（１０）の実装面（１１）における端部と交差する第３交点（ｃ）までの長さをＬ１としたとき、次式
【００１３】
【数１】
0005768643.tif 000002
を満たす状態で挟み込まれており、
ｈ０＜ｈの場合には、第２交点（ｂ）から第１交点（ａ）までの長さをＸ、第２交点（ｂ）から第１交点（ａ）を通って第１リードフレーム（１０）の実装面（１１）の端部と交差する第４交点（ｄ）までの長さをＬ２としたとき、次式
【００１４】
【数２】
0005768643.tif 000003
を満たす状態で挟み込まれていることが好ましい（図４、図５参照）。
【００１５】
これによれば、第２リードフレーム（２０）を傾けた際に第２リードフレーム（２０）が第１リードフレーム（１０）と接触することがなく、第２リードフレーム（２０）と搭載部品（３０〜５０）の全てが接合されている状態とすることができる。なお、ｈ０＝ｈの場合には、３個の搭載部品（３０〜５０）の配置関係が制限されないのは自明のことである。
【００１６】
また、請求項３に記載の発明のように、３個の搭載部品（３０〜５０）は、中心点（３０ａ〜５０ａ）を結ぶ線分にて構成される三角形（１００）を第１リードフレーム（１０）の実装面（１１）に投影すると共に、第２リードフレーム（２０）の重心を第１リードフレーム（１０）の実装面（１１）に投影したとき、投影した重心が投影した三角形の内部に位置する状態で挟み込まれているものとすることができる。
【００１７】
そして、請求項４に記載の発明のように、３個の搭載部品（３０〜５０）は、中心点（３０ａ〜５０ａ）を結ぶ線分にて構成される三角形（１００）を第１リードフレーム（１０）の実装面（１１）に投影すると共に、３個の搭載部品（３０〜５０）と第１リードフレーム（１０）とが接続された構造体の重心を第１リードフレーム（１０）の実装面（１１）に投影したとき、投影した重心が投影した三角形の内部に位置する状態で挟み込まれるものとすることができる。
【００１８】
また、請求項５に記載の発明のように、搭載部品（３０〜５０）は、半導体チップ（３２〜５２）と、ターミナル（３４〜５４）と、はんだ（３５〜５５）と、が積層されたものとすることができる。
【００１９】
そして、請求項６に記載の発明のように、３個の搭載部品（３０〜５０）のうち、一部の搭載部品（３０、４０）は絶縁ゲートバイポーラトランジスタ素子が形成された半導体チップ（３２、４２）を有し、残りの搭載部品（５０）はダイオード素子が形成された半導体チップ（５２）を有するものとすることができる。さらに、請求項７に記載の発明のように、３個の搭載部品（３０〜５０）を同じ半導体素子が形成された半導体チップ（３２〜５２）を有するものとしてもよい。
【００２０】
また、請求項８に記載の発明のように、第２リードフレーム（２０）を複数備え、第１リードフレーム（１０）と第２リードフレーム（２０）との間にそれぞれ搭載部品（３０〜５０）を３個のみ挟み込むことができる。
【００２１】
そして、請求項９に記載の発明のように、第１リードフレーム（１０ａ、１０ｂ）を２つ備えると共に、第２リードフレーム（２０ａ〜２０ｆ）を第１リードフレーム（１０ａ、１０ｂ）それぞれに対して同数備え、２つの第１リードフレーム（１０ａ、１０ｂ）と第２リードフレーム（２０ａ〜２０ｆ）との間にそれぞれ搭載部品（３０〜５０）を３個のみ挟み込むことができる。そして、一方の第１リードフレーム（１０ａ）の実装面（１１）と対向して配置される第２リードフレーム（２０ａ〜２０ｃ）と、他方の第１リードフレーム（１０ｂ）の実装面（１１）と対向して配置される第２リードフレーム（２０ｄ〜２０ｆ）とを電気的に接続することができる。
【００２２】
そして、請求項１０に記載の発明のように、請求項１ないし９のいずれか１つに記載の半導体装置を複数組み合わせて電子部品を構成することができる。
【００２３】
また、請求項１１に記載の発明では、第１リードフレーム（１０）の実装面（１１）に、第１リードフレーム（１０）側と反対側にはんだ（３５〜５５）を有する３個の搭載部品（３０〜５０）を搭載する搭載工程と、３個の搭載部品（３０〜５０）を挟んで第１リードフレーム（１０）側と反対側に第２リードフレーム（２０）を配置する配置工程と、リフロー処理することにより、はんだ（３５〜５５）と共通の第２リードフレーム（２０）とを接合する接合工程と、行い、搭載工程では、搭載部品（３０〜５０）におけるはんだ（３５〜５５）が配置される一面の中心点を搭載部品（３０〜５０）の中心点（３０ａ〜５０ａ）としたとき、３個の搭載部品（３０〜５０）の中心点（３０ａ〜５０ａ）を結ぶ線分にて三角形（１００）が構成されるように、３個の搭載部品（３０〜５０）を搭載することを特徴としている。
【００２４】
これによれば、配置工程において第１、第２リードフレーム（１０、２０）のいずれか一方を適宜傾けることによって第２リードフレーム（２０）とはんだ（３５〜５５）とが非接触となることを抑制することができる。このため、接合工程においてはんだ（３５〜５５）への熱供給が不足することを抑制することができる。すなわち、接合工程において、第２リードフレーム（２０）とはんだ（３５〜５５）とが未接合となることを抑制することができ、第２リードフレーム（２０）と搭載部品（３０〜５０）とが未接合となることを抑制することができる。
【００２５】
この場合、請求項１２に記載の発明のように、搭載工程では、３個の搭載部品（３０〜５０）における中心点（３０ａ〜５０ａ）を結ぶ線分のうち最も長さが長くなる線分（１０１）と、当該線分を構成しない中心点を有する残りの１つの搭載部品の当該中心点から線分（１０１）に下ろした垂線と、の交点（Ａ）から第１リードフレーム（１０）の実装面（１１）に下ろした第１線分（Ｂ１）の長さをｈ０、残りの１つの搭載部品の中心点から第１リードフレーム（１０）の実装面（１１）に下ろした第２線分（Ｂ２）の長さをｈとしたとき、３個の搭載部品（３０〜５０）を次のように搭載することが好ましい。
【００２６】
すなわち、ｈ０＞ｈの場合には、第１線分（Ｂ１）と第１リードフレーム（１０）の実装面（１１）との第１交点（ａ）から第２線分（Ｂ２）と第１リードフレーム（１０）の実装面（１１）との第２交点（ｂ）までの長さをＸ、第１交点（ａ）から第２交点（ｂ）を通って第１リードフレーム（１０）の実装面（１１）における端部と交差する第３交点（ｃ）までの長さをＬ１としたとき、次式
【００２７】
【数３】
0005768643.tif 000004
を満たす状態で搭載し、
ｈ０＜ｈの場合には、第２交点（ｂ）から第１交点（ａ）までの長さをＸ、第２交点（ｂ）から第１交点（ａ）を通って第１リードフレーム（１０）の実装面（１１）の端部と交差する第４交点（ｄ）までの長さをＬ２としたとき、次式
【００２８】
【数４】
0005768643.tif 000005
を満たす状態で搭載することが好ましい（図４、図５参照）。
【００２９】
これによれば、配置工程において第２リードフレーム（２０）を配置する際、第１、第２リードフレーム（１０、２０）のいずれかを傾けて配置したとしても第１、第２リードフレーム（１０、２０）が互いに接触することはない。つまり、第２リードフレーム（２０）を３個の搭載部品（３０〜５０）全てと接触させることができる。このため、第２リードフレーム（２０）と３個の搭載部品（３０〜５０）とが未接合となることを抑制することができる。
【００３０】
また、請求項１３に記載の発明のように、搭載工程では、各中心点（３０ａ〜５０ａ）を結ぶ線分にて構成される三角形（１００）を第１リードフレーム（１０）の実装面（１１）に投影すると共に、配置工程で配置される第２リードフレーム（２０）の重心を第１リードフレーム（１０）の実装面（１１）に投影したとき、投影した重心が投影した三角形の内部に位置するように３個の搭載部品（３０〜５０）を搭載することが好ましい。
【００３１】
これによれば、配置工程において、第１リードフレーム（１０）の実装面（１１）側から第２リードフレーム（２０）を配置した際、治具により第２リードフレーム（２０）を固定しなくても第２リードフレーム（２０）がずれることを抑制することができる。
【００３２】
そして、請求項１４に記載の発明のように、搭載工程では、各中心点（３０ａ〜５０ａ）を結ぶ線分にて構成される三角形（１００）を第１リードフレーム（１０）の実装面（１１）に投影すると共に、３個の搭載部品（３０〜５０）と第１リードフレーム（１０）とが接続された構造体の重心を第１リードフレーム（１０）の実装面（１１）に投影したとき、投影した重心が投影した三角形の内部に位置するように３個の搭載部品（３０〜５０）を搭載するようにしてもよい。
【００３３】
これによれば、配置工程において、第２リードフレーム（２０）の実装面（１１）に対して３個の搭載部品（３０〜５０）を搭載した第１リードフレーム（１０）を配置する際、治具により第１リードフレーム（１０）を固定しなくても第１リードフレーム（１０）がずれることを抑制することができる。
【００３４】
また、請求項１５に記載の発明のように、搭載工程では、半導体チップ（３２〜５２）と、ターミナル（３４〜５４）と、はんだ（３５〜５５）と、が積層されたものを搭載することができる。
【００３５】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１実施形態における半導体装置の平面図である。
【図２】（ａ）は図１中のＡ−Ａ断面図、（ｂ）は図１中のＢ−Ｂ断面図である。
【図３】第３搭載部品の断面図である。
【図４】（ａ）は第１〜第３搭載部品の配置関係を示す斜視図、（ｂ）は第１〜第３搭載部品の配置関係を説明するための図である。
【図５】（ａ）は第１〜第３搭載部品の配置関係を示す斜視図、（ｂ）は第１〜第３搭載部品の配置関係を説明するための図である。
【図６】図１に示す半導体装置の等価回路図である。
【図７】図１に示す半導体装置が複数組み合わされて構成される等価回路図である。
【図８】図１に示す半導体装置の製造工程を示す斜視図である。
【図９】図８に続く半導体装置の製造工程を示す断面図である。
【図１０】（ａ）は本発明の第２実施形態における半導体装置の平面図、（ｂ）は（ａ）中のＣ−Ｃ断面図である。
【図１１】図１０に示す半導体装置の等価回路図である。
【図１２】本発明の第３実施形態における半導体装置の断面図である。
【図１３】図１２に示す半導体装置の等価回路図である。
【図１４】本発明の第４実施形態における半導体装置の平面図である。
【図１５】（ａ）は本発明の第５実施形態における半導体装置の平面図、（ｂ）は（ａ）中のＤ−Ｄ断面図である。
【図１６】本発明の第５実施形態における半導体装置の平面図である。
【図１７】他の実施形態における半導体装置の平面図である。
【図１８】他の実施形態における半導体装置の製造工程の一部を示す斜視図である。
【図１９】他の実施形態における半導体装置の断面図である。
【図２０】他の実施形態における半導体装置の断面図である。
【発明を実施するための形態】
【００３７】
（第１実施形態）
本発明の第１実施形態について図面を参照しつつ説明する。図１は、本実施形態における半導体装置の平面図、図２（ａ）は図１中のＡ−Ａ断面図、図２（ｂ）は図１中のＢ−Ｂ断面図である。なお、本実施形態の半導体装置は、例えば、インバータ回路に適用されると好適である。
【００３８】
図１および図２に示されるように、半導体装置は、第１、第２リードフレーム１０、２０と、第１、第２リードフレーム１０、２０に挟み込まれる第１〜第３搭載部品３０〜５０と、モールド樹脂７０とを備えている。なお、本明細書における第１〜第３搭載部品３０〜５０とは第１、第２リードフレーム１０、２０と電気的、熱的に接続されるものであり、一方のみと電気的に接続されるようなものは含まないものである。
【００３９】
第１、第２リードフレーム１０、２０は、図１および図２に示されるように、Ｆｅ、Ｃｕ、Ａｌ、Ｍｏ、４２アロイ、コバール等の導電性および放熱性に優れた合金を含む金属材料で構成されている。そして、それぞれ一面１１、２１および当該一面１１、２１と反対側の他面１２、２２を有する矩形板状とされており、互いの一面１１、２１が対向するように配置されている。また、第１、第２リードフレーム１０、２０は、所定の一辺に外側に突出する端子部１３、２３を備えており、端子部１３、２３を介して外部と電気的な接続が図られるようになっている。
【００４０】
なお、本実施形態では、一面１１、２１が本発明の実装面に相当している。また、第２リードフレーム２０には、第１〜第３搭載部品３０〜５０と接合される実装領域を取り囲む環状の溝部２４が形成されている。この溝部２４は、第１〜第３搭載部品３０〜５０における後述のはんだが実装領域に接合された際、このはんだが一面２１の平面方向に濡れ広がりすぎることを抑制するためのものである。
【００４１】
第１搭載部品３０は、はんだ３１、第１半導体チップ３２、はんだ３３、ターミナル３４、はんだ３５が順に積層されて構成されている。第１半導体チップ３２は、本実施形態では、絶縁ゲートバイポーラトランジスタ（以下では、単にＩＧＢＴという）素子が形成されたものであり、裏面がコレクタ面、表面がエミッタ面とされている。そして、裏面がはんだ３１を介して第１リードフレーム１０に接続されていると共に、表面がはんだ３３、ターミナル３４、はんだ３５を介して第２リードフレーム２０に接続されている。
【００４２】
第２搭載部品４０は、はんだ４１、第２半導体チップ４２、はんだ４３、ターミナル４４、はんだ４５が順に積層されて構成されている。第２半導体チップ４２は、本実施形態では、第１半導体チップ３２と同様に、ＩＧＢＴ素子が形成されたものであり、裏面がコレクタ面、表面がエミッタ面とされている。そして、裏面がはんだ４１を介して第１リードフレーム１０に接続されていると共に、表面がはんだ４３、ターミナル４４、はんだ４５を介して第２リードフレーム２０に接続されている。
【００４３】
第３搭載部品５０は、はんだ５１、第３半導体チップ５２、はんだ５３、ターミナル５４、はんだ５５が順に積層されて構成されている。第３半導体チップ５２は、本実施形態では、還流用ダイオード素子が形成されたものであり、裏面がカソード面、表面がアノード面とされている。そして、裏面がはんだ５１を介して第１リードフレーム１０に接続されていると共に、表面がはんだ５３、ターミナル５４、はんだ５５を介して第２リードフレーム２０に接続されている。
【００４４】
すなわち、第１、第２半導体チップ３２、４２のコレクタ面と第３半導体チップ５２のカソード面とが共通の第１リードフレーム１０の一面１１に接続され、第１、第２半導体チップ３２、４２のエミッタ面と第３半導体チップ５２のアノード面とが共通の第２リードフレーム２０の一面２１に接続されている。
【００４５】
なお、本実施形態では、はんだ３５〜５５が本発明の第１リードフレーム１０側と反対側に配置され、第２リードフレーム２０と電気的、熱的に接続されるはんだに相当している。また、各ターミナル３４〜５４は、本実施形態では、矩形ブロック（直方体）状とされており、各ターミナル３４〜５４のうち各半導体チップ３２〜５２側と反対側の一面全面に各はんだ３５〜５５が濡れ広がるようになっている。つまり、本実施形態では、各ターミナル３４〜５４のうち一面の中心点が、本発明の搭載部品におけるはんだが配置される部位の中心に相当している。なお、この中心は、図３に示されるように、はんだ５５が一番盛り上がって配置される部分となる。図３は第３搭載部品５０の断面図であるが、第１、第２搭載部品３０、４０においても同様である。
【００４６】
次に、第１〜第３搭載部品３０〜５０の具体的な配置関係について説明する。図４（ａ）および図５（ａ）は、第１〜第３搭載部品３０〜５０の配置関係を示す斜視図である。なお、図４および図５では、第１〜第３搭載部品３０〜５０を簡略的にブロック（直方体）状として示し、第２リードフレーム２０を省略している。図４（ｂ）および図５（ｂ）は第１〜第３搭載部品３０〜５０の配置関係を説明するための図である。
【００４７】
図４（ａ）および図５（ａ）に示されるように、第１〜第３搭載部品３０〜５０は、中心点３０ａ〜５０ａを結ぶ線分にて三角形１００が構成されるように第１リードフレーム１０の一面１１に搭載されている。具体的には、本実施形態では、第１、第２搭載部品３０、４０の中心点３０ａ、４０ａを結ぶ線分を底辺１０１とする二等辺三角形が構成されるように配置されている。
【００４８】
そして、この底辺１０１を構成しない中心点５０ａを有する残りの第３搭載部品５０の中心点５０ａから底辺１０１に下ろした垂線との交点を交点Ａとし、この交点Ａから第１リードフレーム１０の一面１１に下ろした第１線分Ｂ１の長さをｈ０、第３搭載部品５０の中心点５０ａから第１リードフレーム１０の一面１１に下ろした第２線分Ｂ２の長さをｈ（図３参照）とすると、第１〜第３搭載部品３０〜５０は以下の関係を満たす状態で第１、第２リードフレーム１０、２０の間に挟み込まれている。
【００４９】
すなわち、図４に示されるように、ｈ０＞ｈの場合には、第１線分Ｂ１と第１リードフレーム１０の一面１１との第１交点ａから第２線分Ｂ２と第１リードフレーム１０の一面１１との第２交点ｂまでの長さをＸ、第１交点ａから第２交点ｂを通って第１リードフレーム１０の一面１１における端部（端辺）と交差する第３交点ｃまでの長さをＬ１としたとき、第１〜第３搭載部品３０〜５０は、次式を満たす状態で搭載されている。
【００５０】
【数５】
0005768643.tif 000006
つまり、次式を満たす状態で搭載されている。
【００５１】
【数６】
0005768643.tif 000007
また、図５に示されるように、ｈ０＜ｈの場合には、第２交点ｂから第１交点ａまでの長さをＸ、第２交点ｂから第１交点ａを通って第１リードフレーム１０の一面１１における端部（端辺）と交差する第４交点４ｄまでの長さをＬ２としたとき、第１〜第３搭載部品３０〜５０は、次式を満たす状態とされている。
【００５２】
【数７】
0005768643.tif 000008
つまり、次式を満たす状態で搭載されている。
【００５３】
【数８】
0005768643.tif 000009
このように、第１〜第３搭載部品３０〜５０が配置されていることにより、ｈ０＞ｈの場合には、交点Ａと交点ｃとを結ぶ線分と、線分Ｂ２とが交わる。また、ｈ０＜ｈの場合には、中心点５０ａと交点ｄとを結ぶ線分と、線分Ｂ１とが交わる。つまり、第２リードフレーム２０を適宜傾けることにより、第１〜第３搭載部品３０〜５０が全て第２リードフレーム２０と接合されている状態となる。
【００５４】
さらに、第１〜第３搭載部品３０〜５０は、各中心点３０ａ〜５０ａを結んで構成される三角形１００を第１リードフレーム１０の一面１１に投影すると共に、第２リードフレーム２０の重心を第１リードフレーム１０の一面１１に投影したとき、投影した重心が投影した三角形の内部に位置するように搭載されている。
【００５５】
また、図１および図２に示されるように、第１リードフレーム１０の外側には、複数の制御端子部１４が備えられており、これら制御端子部１４は、それぞれ第１、第２半導体チップ３２、４２のエミッタ面に形成された制御パッドとワイヤ６０を介して結線されて電気的に接続されている。なお、本実施形態では、端子部１３と反対側に複数の制御端子部１４が備えられているが、制御端子部１４は、例えば、端子部１３側に備えられていてもよい。
【００５６】
そして、第１、第２リードフレーム１０、２０、第１〜第３搭載部品３０〜５０、制御端子部１４、ワイヤ６０は、端子部１３、２３および制御端子部１４の一部がアウターリードとして露出すると共に、第１リードフレーム１０の他面１２および第２リードフレーム２０の他面２２が露出する状態でモールド樹脂７０に封止されている。すなわち、本実施形態の半導体装置は、両面放熱構造とされている。
【００５７】
なお、モールド樹脂７０は、エポキシ系樹脂にシリカ、アルミナ、窒化ボロン（ＢＮ）等のフィラーが混在され、第１、第２リードフレーム１０、２０の熱膨張係数に近づけたものを用いることが好ましい。
【００５８】
以上が本実施形態における半導体装置の構成である。したがって、図１に示す半導体装置は図６に示す回路構成となる。図６中、Ｃ端子は第１リードフレーム１０、Ｅ端子は第２リードフレーム２０である。すなわち、本実施形態の半導体装置は、例えば、複数組み合わされることにより、図７に示されるようなＵ相上下アーム、Ｖ相上下アーム、Ｗ相上下アームを有するインバータ回路を構成する電子部品を構成する。なお、図７中のＰ端子は図示しない電源のハイサイドに接続され、Ｎ端子は図示しない電源のローサイドに接続される。
【００５９】
次に、上記半導体装置の製造方法について説明する。図８は、図１に示す半導体装置の製造工程を示す斜視図であり、図９は、図８に続く半導体装置の製造工程を示す断面図である。なお、図９は、図１中のＡ−Ａ断面に相当している。
【００６０】
まず、図８（ａ）に示されるように、第１リードフレーム１０および制御端子部１４が図示しないフレーム部によって一体化されたリードフレームを用意し、第１リードフレーム１０の一面１１にはんだ３１〜５１、第１〜第３半導体チップ３２〜５２、はんだ３３〜５３、ターミナル３４〜５４、はんだ３５〜５５を順に積層する。
【００６１】
その後、図８（ｂ）に示されるように、リフロー処理により、第１リードフレーム１０の一面１１にはんだ３１〜５１を介して第１〜第３半導体チップ３２〜５２を接合すると共に、はんだ３３〜５３を介して第１〜第３半導体チップ３２〜５２とターミナル３４〜５４とを接合し、ターミナル３４〜５４にはんだ３５〜５５を接合する。すなわち、第１リードフレーム１０の一面１１に第１〜第３搭載部品３０〜５０を搭載する。
【００６２】
このとき、上記のように、第１〜第３半導体チップ３２〜５２やターミナル３４〜５４には部品寸法公差等があるため、第１〜第３搭載部品３０〜５０を上記数式６（数式５）または数式８（数式７）を満たすように搭載する。
【００６３】
その後、図８（ｃ）に示されるように、第１、第２半導体チップ３２、４２に形成されたパッド部と制御端子部１４とをワイヤ６０を介して結線して電気的に接続する。
【００６４】
続いて、図８（ｄ）に示されるように、第１リードフレーム１０の一面１１側から第２リードフレーム２０を配置する。このとき、図８（ｂ）で説明したように、第１〜第３搭載部品３０〜５０を上記数式６（数式５）または数式８（数式７）を満たすように搭載しているため、第１〜第３搭載部品３０〜５０におけるはんだ３５〜５５と第２リードフレーム２０の一面２１とが接触するように、第２リードフレーム２０の一面２１を第１リードフレーム１０の一面１１に対して適宜傾けて配置する。
【００６５】
なお、第１〜第３搭載部品３０〜５０の中心点３０ａ〜５０ａから第１リードフレーム１０の一面１１まで下ろした垂線の長さが全て同じである場合には、第２リードフレーム２０の一面２１は、第１リードフレーム１０の一面１１とほぼ平行となる。
【００６６】
その後、再びリフロー処理を行う。このとき、各第１〜第３搭載部品３０〜５０におけるはんだ３５〜５５と第２リードフレーム２０の一面２１とが接触しているため、各はんだ３５〜５５に第２リードフレーム２０からの熱供給が不足することがなく、はんだ３５〜５５と第２リードフレーム２０とが未接合となることを抑制することができる。すなわち、第１〜第３搭載部品３０〜５０と第２リードフレーム２０とが未接合となることを抑制することができる。
【００６７】
なお、図８（ｂ）の工程では、図８（ｄ）の工程において配置される第２リードフレーム２０の重心を第１リードフレーム１０の一面１１に投影したとき、各中心点３０ａ〜５０ａを結んで構成される三角形１００を第１リードフレーム１０の一面１１に投影した三角形の内部に投影した重心が位置するように、第１〜第３搭載部品３０〜５０を搭載することが好ましい。このように第１〜第３搭載部品３０〜５０を搭載することにより、第２リードフレーム２０を配置した後、第２リードフレーム２０を治具によって支えなくても第２リードフレーム２０がずれることを抑制することができる。
【００６８】
続いて、図９（ａ）に示されるように、上型２０１と下型２０２とを備え、これら上下型が締結等により合致することによって内部にキャビティ２０３が形成される金型２００を用意する。そして、上記図８（ｄ）の工程まで行ったもの（ワーク）のうち、端子部１３、２３および制御端子部１４におけるモールド樹脂７０から露出する部分を上下型２０１、２０２の間に挟み込んで当該ワークをキャビティ２０３内に固定し、キャビティ２０３内にモールド樹脂７０を注入して第１、第２リードフレーム１０、２０、第１〜第３搭載部品３０〜５０を封止する。
【００６９】
なお、この工程では、第２リードフレーム２０の傾きを許容するため、第２リードフレーム２０の他面２２と上型２０１との間に所定のクリアランスが設けられるようにすることが好ましい。
【００７０】
また、上記のように、第２リードフレーム２０を傾けて配置した場合には、第２リードフレーム２０の他面２２の一部または全部がモールド樹脂７０から露出しない。この場合は、図９（ｂ）に示されるように、第２リードフレーム２０の他面２２側のモールド樹脂７０を切削機２０４等によって切削することにより、図９（ｃ）に示されるように、モールド樹脂７０から第２リードフレーム２０の他面２２が露出している両面放熱構造の半導体装置が製造される。また、図９（ｂ）に示されるように、第２リードフレーム２０の他面２２側を切削機２０４等によって切削することにより、第１リードフレーム１０の他面１２と第２リードフレーム２０の他面２２とが平行となるようにすることができる。
【００７１】
以上説明したように、本実施形態では、各中心点３０ａ〜５０ａを結んで三角形１００が構成されるように第１〜第３搭載部品３０〜５０が第１リードフレーム１０に搭載されている。このため、第２リードフレーム２０を適宜傾けて配置することにより、第２リードフレーム２０とはんだ３５〜５５とが非接触となることを抑制することができる。このため、接合工程においてはんだ３５〜５５への熱供給が不足することを抑制することができる。すなわち、第２リードフレーム２０とはんだ３５〜５５とが未接合となることを抑制することができ、第２リードフレーム２０と第１〜第３搭載部品３０〜５０とが未接合となることを抑制することができる。
【００７２】
また、第１〜第３搭載部品３０〜５０は上記数式６（数式５）または数式８（数式７）を満たすように搭載されており、第２リードフレーム２０を傾けた際に、第２リードフレーム２０が第１リードフレーム１０と接触することがない。つまり、第２リードフレーム２０を第１〜第３搭載部品３０〜５０の全てと接触した状態で配置することができる。このため、第２リードフレーム２０と第１〜第３搭載部品３０〜５０とが未接合となることをさらに抑制することができる。
【００７３】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態の半導体装置は、第１実施形態に対して、第１リードフレーム１０と対向して配置される第２リードフレーム２０を２つ備えると共に第１リードフレーム１０と追加した第２リードフレーム２０との間にも第１〜第３搭載部品３０〜５０を挟み込んだものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。図１０（ａ）は、本実施形態における半導体装置の平面図、図１０（ｂ）は（ａ）中のＣ−Ｃ断面図である。
【００７４】
図１０に示されるように、本実施形態の半導体装置では、第１リードフレーム１０の一面１１と対向する一面２１を有する第２リードフレーム２０が２つ備えられており、第１リードフレーム１０と各第２リードフレーム２０との間にそれぞれ第１〜第３搭載部品３０〜５０が挟み込まれている。なお、各第１〜第３搭載部品３０〜５０は、それぞれ上記数式６（数式５）または数式８（数式７）を満たす状態で第１、第２リードフレーム１０、２０の間に挟み込まれている。
【００７５】
このため、図１０に示す半導体装置の回路構成は図１１のようになる。図１１中、Ｃ端子は第１リードフレーム１０、Ｅ１端子は一方の第２リードフレーム２０、Ｅ２端子は他方の第２リードフレーム２０である。すなわち、本実施形態の半導体装置は、例えば、図７中のＵ層上側アームおよびＶ層上側アームを構成するものとして用いられる。
【００７６】
このように、第１リードフレーム１０の一面１１と対向して配置される第２リードフレーム２０を２つ備え、第１リードフレーム１０と各第２リードフレーム２０との間にそれぞれ第１〜第３搭載部品３０〜５０を挟み込んでなる半導体装置にも本発明を適用することができ、上記第１実施形態と同様の効果を得ることができる。
【００７７】
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態の半導体装置は、第２実施形態に対して、第１リードフレーム１０と一方の第２リードフレーム２０との間に挟み込まれる第１〜第３搭載部品３０〜５０の表裏を反対にしたものであり、その他に関しては第２実施形態と同様であるため、ここでは説明を省略する。図１２は、本実施形態における半導体装置の断面図であり、図１２は図１０中のＣ−Ｃ断面に相当している。
【００７８】
図１２に示されるように、本実施形態の半導体装置では、第１リードフレーム１０と一方の第２リードフレーム（図１２中では紙面右側）２０との間に挟み込まれる第１〜第３搭載部品３０〜５０の表裏が反対とされている。具体的には、第１リードフレーム１０の一面１１にはんだ３５〜５５を介してターミナル３４〜５４が接続されている。そして、ターミナル３４〜５４のうち第１リードフレーム１０側と反対側にはんだ３３〜５３を介して第１〜第３半導体チップ３２〜５２の表面が接続され、第１〜第３半導体チップ３２〜５２の裏面がはんだ３１〜５１を介して第２リードフレーム２０と接続されている。
【００７９】
すなわち、第１リードフレーム１０と一方の第２リードフレーム２０との間に挟み込まれている第１〜第３半導体チップ３２〜５２は、第１、第２半導体チップ３２、４２のエミッタ面、第３半導体チップ５２のアノード面が共通の第１リードフレーム１０の一面１１に接続されている。そして、第１、第２半導体チップ３２、４２のコレクタ面、第３半導体チップ５２のカソード面が第２リードフレーム２０に接続されている。
【００８０】
このため、図１２に示す半導体装置の回路構成は図１３のようになる。図１３中、Ｐ端子が一方の第２リードフレーム２０、Ｎ端子が他方の第２リードフレーム２０、Ｏ端子が第１リードフレーム１０である。すなわち、本実施形態の半導体装置は、例えば、図７に示すインバータ回路におけるＵ層の上側アームおよび下側アームを構成するものとして用いられる。
【００８１】
このように、第１リードフレーム１０と一方の第２リードフレーム２０との間に表裏を反対にした第１〜第３搭載部品３０〜５０を挟み込んでなる半導体装置にも本発明を適用することができ、上記第１実施形態と同様の効果を得ることができる。
【００８２】
なお、本実施形態では、第１リードフレーム１０と一方の第２リードフレーム２０との間に挟みこまれている第１〜第３搭載部品３０〜５０では、表裏が反転しており、はんだ３１〜５１が第２リードフレーム２０と接続されている。このため、はんだ３１〜５１が本発明の第１リードフレーム１０側と反対側に配置されるはんだに相当する。また、第１、第２半導体チップ３２、４２は裏面全面にコレクタ電極が形成され、第３半導体チップ５２は裏面全面にカソード電極が形成されている。そして、はんだ３１〜５１が裏面全面に濡れ広がる。このため、第１〜第３半導体チップ３２〜５２の裏面の中心点が本発明の搭載部品におけるはんだが配置される部位の中心に相当している。
【００８３】
（第４実施形態）
本発明の第４実施形態について説明する。本実施形態の半導体装置は、第１実施形態に対して、２つの第１リードフレーム１０と６つの第２リードフレーム２０とを備え、各第１、第２リードフレーム１０、２０の間にそれぞれ第１〜第３搭載部品３０〜５０を挟み込んだものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。図１４は、本実施形態における半導体装置の平面図である。なお、図１４では、モールド樹脂７０を省略して示してある。
【００８４】
図１４に示されるように、本実施形態の半導体装置は、１つの上アーム用第１リードフレーム１０ａと、この上アーム用第１リードフレーム１０ａの一面１１と対向する一面２１を有する３つの上アーム用第２リードフレーム２０ａ〜２０ｃと、１つの下アーム用第１リードフレーム１０ｂと、この下アーム用リードフレーム１０ｂの一面１１と対向する一面２１を有する３つの下アーム用第２リードフレーム２０ｄ〜２０ｆとを備えている。
【００８５】
そして、上アーム用第１リードフレーム１０ａと各上アーム用第２リードフレーム２０ａ〜２０ｃとの間にはそれぞれ第１〜第３搭載部品３０〜５０が挟み込まれている。具体的には、これら第１〜第３搭載部品３０〜５０における第１〜第３半導体チップ３２〜５２の裏面が上アーム用第１リードフレーム１０ａに接続されると共に表面が上アーム用第２リードフレーム２０ａ〜２０ｃにそれぞれ接続されるように、第１〜第３搭載部品３０〜５０が挟み込まれている。
【００８６】
また、下アーム用第１リードフレーム１０ｂと各下アーム用第２リードフレーム２０ｄ〜２０ｆとの間にもそれぞれ第１〜第３搭載部品３０〜５０が挟み込まれている。具体的には、これら第１〜第３搭載部品３０〜５０における第１〜第３半導体チップ３２〜５２の裏面が各下アーム用第２リードフレーム２０ｄ〜２０ｆにそれぞれ接続されると共に表面が下アーム用第１リードフレーム１０ｂに接続されるように、第１〜第３搭載部品３０〜５０が挟み込まれている。すなわち、下アーム用第１リードフレーム１０ｂと各下アーム用第２リードフレーム２０ｄ〜２０ｆとの間に挟み込まれる第１〜第３搭載部品３０〜５０は、上アーム用第１リードフレーム１０ａと各上アーム用第２リードフレーム２０ａ〜２０ｃとの間に挟み込まれる第１〜第３搭載部品３０〜５０と表裏が反転させられた状態で挟み込まれている。
【００８７】
また、上アーム用第２リードフレーム２０ａと下アーム用第２リードフレーム２０ｄ、上アーム用第２リードフレーム２０ｂと下アーム用第２リードフレーム２０ｅ、上アーム用第２リードフレーム２０ｃと下アーム用第２リードフレーム２０ｆとはそれぞれ板状金属部材等で構成される接続部８１〜８３によって電気的に接続されている。
【００８８】
このため、図１３に示す半導体装置の回路構成は図７のようになる。なお、図７中Ｐ端子は上アーム用第１リードフレーム１０ａ、Ｎ端子は下アーム用第１リードフレーム１０ｂである。また、例えば、Ｕ端子が接続部８１、Ｖ端子が接続部８２、Ｗ端子が接続部８３である。このように、単独でインバータ回路を構成するような半導体装置にも本発明を適用することができ、上記第１実施形態と同様の効果を得ることができる。
【００８９】
なお、このような半導体装置は、例えば、次のように製造される。すなわち、まず、上アーム用第１リードフレーム１０ａ上に第１〜第３搭載部品３０〜５０を上記数式６（数式５）または数式８（数式７）を満たすように３組搭載すると共に、下アーム用第１リードフレーム１０ｂ上に第１〜第３搭載部品３０〜５０を上記数式６（数式５）または数式８（数式７）を満たすように３組搭載する。続いて、第１〜第３搭載部品３０〜５０とそれぞれ接触するように各上アーム用第２リードフレーム２０ａ〜２０ｃ、各下アーム用第２リードフレーム２０ｄ〜２０ｆを配置した後、リフロー処理を行う。次に、上アーム用第２リードフレーム２０ａと下アーム用第２リードフレーム２０ｄ、上アーム用第２リードフレーム２０ｂと下アーム用第２リードフレーム２０ｅ、上アーム用第２リードフレーム２０ｃと下アーム用第２リードフレーム２０ｆとを接続部８１〜８３によって電気的に接続する。これにより、上記図１４に示す半導体装置が製造される。すなわち、接続部８１〜８３は、上アーム用第２リードフレーム２０ａ〜２０ｃと下アーム用第２リードフレーム２０ｄ〜２０ｆとを機械的に接続するものではなく、第２リードフレーム２０ａ〜２０ｆを配置する際には各第２リードフレーム２０ａ〜２０ｆは互いに分離されている。
【００９０】
（第５実施形態）
本発明の第５実施形態について説明する。本実施形態の半導体装置は、第１実施形態に対して、第２リードフレーム２０に接続されない第４半導体チップを備えたものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。図１５（ａ）は、本実施形態における半導体装置の平面図、図１５（ｂ）は（ａ）中のＤ−Ｄ断面図である。
【００９１】
図１５に示されるように、本実施形態の半導体装置は、第１リードフレーム１０および制御端子部１４のみに接続される第４半導体チップ９０を備えている。例えば、第４半導体チップ９０は、制御ＩＣ等の上下（厚さ）方向に通電させないチップであり、第１リードフレーム１０とは絶縁した状態とされている。すなわち、第４半導体チップ９０は、第２リードフレーム２０と接続されていない。つまり、第４半導体チップ９０は、本発明の搭載部品に相当するものではなく、このような半導体装置においても搭載部品は３個である。言い換えると、本明細書における搭載部品とは、第１、第２リードフレーム１０、２０と電気的、熱的に接続されるものであり、いずれか一方のリードフレームのみと接続されるものは含まない。
【００９２】
このように、第１、第２リードフレーム１０、２０の間に第１〜第３搭載部品３０〜５０を挟み込んでなる半導体装置において、第２リードフレーム２０と接続されない第４半導体チップ９０を備える半導体装置においても本発明を適用することができる。
【００９３】
（第６実施形態）
本発明の第６実施形態について説明する。本実施形態の半導体装置は、第２実施形態に対して、第１〜第３搭載部品３０〜５０の搭載場所を変更したものであり、その他に関しては第２実施形態と同様であるため、ここでは説明を省略する。図１６（ａ）は、本実施形態における半導体装置の平面図である。
【００９４】
図１６に示されるように、本実施形態の半導体装置は、第１〜第３搭載部品３０〜５０の中心点３０ａ〜５０ａを結んで構成される三角形１００が二等辺三角形とされておらず、第１、第３搭載部品３０、５０の中心点３０ａ、５０ａを結ぶ線分が最も長くされている。なお、特に図示しないが、第１〜第３搭載部品３０〜５０は、数式６（数式５）または数式８（数式７）を満たすように挟み込まれている。
【００９５】
このように、第１〜第３搭載部品３０〜５０の各中心点３０ａ〜５０ａを結んで構成される三角形１００が二等辺三角形でない半導体装置としても、上記第１実施形態と同様の効果を得ることができる。なお、本実施形態では、第２搭載部品４０が本発明の残りの搭載部品に相当している。
【００９６】
（他の実施形態）
上記各実施形態では、第１、第２半導体チップ３２、４２にＩＧＢＴ素子が形成されたものを例に上げ、第３半導体チップ５２にダイオード素子が形成されたものを例に挙げて説明したが、第１〜第３半導体チップ３２〜５２の構成は適宜変更可能である。図１７は、他の実施形態における半導体装置の平面図である。図１７（ａ）に示されるように、第２搭載部品４０における半導体チップ４２をダイオード素子が形成されたものとし、第２半導体チップ４２と電気的に接続される制御端子部１４を備えない構成とすることもできる。また、図１７（ｂ）に示されるように、第１、第２半導体チップ３２、４２をダイオード素子が形成されたものとし、第１、第２半導体チップ３２、４２と電気的に接続される制御端子部１４を備えない構成とすることもできる。さらに、特に図示しないが、第１〜第３半導体チップ３２〜５２を全てＩＧＢＴ素子等のスイッチング素子が形成されたものとすることができる。
【００９７】
また、上記各実施形態では、第１〜第３搭載部品３０〜５０が搭載された第１リードフレーム１０に対して第２リードフレーム２０を配置する方法を説明したが、第２リードフレーム２０に対して第１〜第３搭載部品３０〜５０が搭載された第１リードフレーム１０を配置するようにしてもよい。図１８は、他の実施形態における半導体装置の製造工程の一部を示す斜視図である。図１８に示されるように、第２リードフレーム２０の一面２１に対して、第１〜第３搭載部品３０〜５０を搭載した第１リードフレーム１０をはんだ３５〜５５が第２リードフレーム２０に接触するように配置してもよい。この場合は、第１リードフレーム１０の一面１１が第２リードフレーム２０の一面２１に対して傾くことがあるため、図９（ｂ）の工程では、第１リードフレーム１０の他面１２を削除して第１リードフレーム１０の他面１２がモールド樹脂７０から露出するようにしてもよい。
【００９８】
なお、このように配置工程を行う場合には、第１〜第３搭載部品３０〜５０を搭載する際に、三角形１００を第１リードフレーム１０の一面１１に投影すると共に、第１〜第３搭載部品３０〜５０と第１リードフレーム１０とが接続された構造体の重心を第１リードフレーム１０の一面１１に投影したとき、投影した重心が投影した三角形の内部に位置するように第１〜第３搭載部品３０〜５０を搭載することが好ましい。このように、第１〜第３搭載部品３０〜５０を搭載することにより、第２リードフレーム２０に第１〜第３搭載部品３０〜５０を搭載した第１リードフレーム１０を搭載した際に、治具によって第１リードフレーム１０を保持しなくても第１リードフレーム１０がずれることを抑制することができる。
【００９９】
そして、上記各実施形態では、第１リードフレーム１０の他面１２および第２リードフレーム２０の他面２２がモールド樹脂７０から露出している両面放熱構造の半導体装置を例に挙げて説明したが、次のようにすることもできる。図１９は、他の実施形態における半導体装置の断面図である。
【０１００】
図１９（ａ）に示されるように、第１リードフレーム１０の他面１２がモールド樹脂７０から露出すると共に第２リードフレーム２０の他面２２がモールド樹脂７０に封止されてなる片面放熱の半導体装置とすることもできる。また、図１９（ｂ）に示されるように、第１リードフレーム１０の他面１２がモールド樹脂７０から露出すると共に第２リードフレーム２０の他面２２がモールド樹脂７０から露出する片面放熱の半導体装置に本発明を適用することもできる。そして、図１９（ｃ）に示されるように、第１、第２リードフレーム１０、２０の他面１２、２２が両方ともモールド樹脂７０に封止される半導体装置に本発明を適用することもできる。
【０１０１】
また、上記第３実施形態では、インバータ回路における上側アームおよび下側アームを構成する半導体装置について説明したが、次のようにすることもできる。図２０は、他の実施形態における半導体装置の平面図である。図２０に示されるように、この半導体装置は、２つの第１リードフレーム１０と２つの第２リードフレーム２０とを備えており、各第１、第２リードフレーム１０、２０の間に、それぞれ第１〜第３搭載部品３０〜５０が表裏が同じ状態で挟み込まれている。そして、一方の第１リードフレーム（図２０中紙面右側の第１リードフレーム）１０と一方の第２リードフレーム（図２０中紙面左側の第２リードフレーム）２０とが接続部８４を介して電気的に接続されている。このような半導体装置としても、接続部８４で接続されている第１、第２リードフレーム１０、２０は同電位となるため、図１３に示される回路構成となる。なお、この場合は、図１３中、Ｐ端子が他方の第１リードフレーム（図２０中紙面左側の第１リードフレーム）１０、Ｎ端子が他方の第２リードフレーム（図２０中紙面右側の第２リードフレーム）２０、Ｏ端子が接続部８４で接続されている一方の第１、第２リードフレーム１０、２０である。
【符号の説明】
【０１０２】
１０    第１リードフレーム
１１    一面（実装面）
２０    第２リードフレーム
２１    一面（実装面）
３０    第１搭載部品
３２    第１半導体チップ
４０    第２搭載部品
４２    第２半導体チップ
５０    第３搭載部品
５２    第３半導体チップ
７０    モールド樹脂
【図１】
0005768643.tif 000014
【図２】
0005768643.tif 000015
【図３】
0005768643.tif 000016
【図４】
0005768643.tif 000017
【図５】
0005768643.tif 000018
【図６】
0005768643.tif 000019
【図７】
0005768643.tif 000020
【図８】
0005768643.tif 000021
【図９】
0005768643.tif 000022
【図１０】
0005768643.tif 000023
【図１１】
0005768643.tif 000024
【図１２】
0005768643.tif 000025
【図１３】
0005768643.tif 000026
【図１４】
0005768643.tif 000027
【図１５】
0005768643.tif 000028
【図１６】
0005768643.tif 000029
【図１７】
0005768643.tif 000030
【図１８】
0005768643.tif 000031
【図１９】
0005768643.tif 000032
【図２０】
0005768643.tif 000033