(57)【特許請求の範囲】
【請求項１】
少なくともサンプリングトランジスタと、ドライブトランジスタと、保持容量と、発光素子と含む画素を複数備え、
前記サンプリングトランジスタは、そのゲート電極に供給される制御信号に応じてオンし、映像信号をサンプリングして前記保持容量に書き込み、
前記ドライブトランジスタは、前記保持容量に書き込まれた映像信号に応じた駆動電流を前記発光素子に供給する表示装置であって、
前記各画素内には、第１の方向に延在する第１の配線と、第２の方向に延在する第２の配線とが同じ導体層で形成され、
前記第１の配線は、第１配線部と第２配線部とに間隔を空けて分割されてなり、前記第１配線部と前記第２配線部とは、前記導体層と異なる層に設けられた別の配線を介して相互に接続されており、
前記第２の配線は、前記間隔を通って、前記第１の配線を横切るように形成されており、
前記別の配線は、前記第２の配線を横切り、かつ前記間隔を避けるように配され、
前記第１の配線および前記第２の配線の一方は、各画素に対して電源電圧を供給する配線を含み、
前記第１の配線および前記第２の配線の他方は、各画素に対して映像信号を供給する配線を含む
表示装置。
【請求項２】
前記第１の配線および前記第２の配線の一方は、各画素に対して制御信号を供給する配線と各画素に電源電圧を供給する配線を含み、
少なくとも、電源電圧を供給する配線と映像信号を供給する配線が同じ導体層で形成されている
請求項１に記載の表示装置。
【請求項３】
各画素は、前記ドライブトランジスタの閾電圧の影響をキャンセルする閾電圧補正機能を有する
請求項１に記載の表示装置。
【請求項４】
各画素は、前記ドライブトランジスタの移動度の影響をキャンセルする移動度補正機能を有する
請求項１に記載の表示装置。
【請求項５】
前記発光素子は有機ＥＬ発光素子である
請求項１乃至４のいずれかに記載の表示装置。
【請求項６】
前記同じ導体層は、Ａｌ配線層である
請求項１乃至５のいずれかに記載の表示装置。
【請求項７】
前記異なる層は、Ｍｏ配線層である
請求項１乃至６のいずれかに記載の表示装置。
【請求項８】
前記第１の配線は、各画素に対して映像信号を供給する配線を含み、
前記第２の配線は、各画素に対して制御信号を供給する配線と各画素に電源電圧を供給する配線とを含む
請求項１に記載の表示装置。
【請求項９】
前記別の配線は、前記第２の配線に含まれる、前記各画素に対して制御信号を供給する配線と、前記各画素に電源電圧を供給する配線との両方を横切る
請求項８に記載の表示装置。
【請求項１０】
少なくともサンプリングトランジスタと、ドライブトランジスタと、保持容量と、発光素子と含む画素を複数備え、
前記各画素内には、第１の方向に延在する第１の配線と、第２の方向に延在する第２の配線とが同じ導体層で形成され、
前記第１の配線は、第１配線部と第２配線部とに間隔を空けて分割されるように形成され、
前記第１配線部と前記第２配線部とは、前記導体層と異なる層に設けられた別の配線を介して相互に接続されており、
前記第２の配線は、前記間隔を通って、前記第１の配線を横切るように形成されており、
前記別の配線は、前記第２の配線を横切り、かつ前記間隔を避けるように配され、
前記第１の配線および前記第２の配線の一方は、各画素に対して電源電圧を供給する配線を含み、
前記第１の配線および前記第２の配線の他方は、各画素に対して映像信号を供給する配線を含む画素アレイ部を製造するアレイ部製造工程と、
前記各画素内のいずれかの画素の前記間隔において、前記第１の配線と前記第２の配線との間に短絡部が生じている場合に、前記短絡部を切断する修復工程と
を含む表示装置の製造方法。
【請求項１１】
前記修復工程においては、前記短絡部にレーザを照射することで前記短絡部を切断する
請求項１０に記載の表示装置の製造方法。
【請求項１２】
前記修復工程においては、前記別の配線を切断しないように前記短絡部を切断する
請求項１０または１１に記載の表示装置の製造方法。
【請求項１３】
前記修復工程においては、前記別の配線を切断しないように前記別の配線を避けて前記レーザを照射する
請求項１１に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置に関する。より詳しくは、表示装置に集積形成される配線の短絡欠陥の修復技術に関する。
【背景技術】
【０００２】
発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。
【０００３】
有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１乃至５に記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２５５８５６号公報
【特許文献２】特開２００３−２７１０９５号公報
【特許文献３】特開２００４−１３３２４０号公報
【特許文献４】特開２００４−０２９７９１号公報
【特許文献５】特開２００４−０９３６８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
アクティブマトリクス型の表示装置は、基本的に行状の配線と、列状の配線と、両配線が格子状に交わる各交差部に対応して配された画素とからなる。各画素は、少なくともサンプリングトランジスタと、ドライブトランジスタと、保持容量と、発光素子とを含む。サンプリングトランジスタは、配線から供給される制御信号に応じてオンし他の配線から供給される映像信号をサンプリングして保持容量に書き込む。ドライブトランジスタは、保持容量に書き込まれた映像信号に応じた駆動電流を発光素子に供給する。
【０００６】
かかる構成において、行状の配線と列状の配線とは同じ導体層で形成する場合がある。表示装置の高精細化及び高機能化が進むと、配線を低抵抗化する必要がある。このため行状の配線と列状の配線を共にアルミニウム等の低抵抗材料からなる同一レイヤーの導体層で形成する。この場合両配線が交わる交差部で一方の配線が切り欠かれており、他方の配線は一方の配線が切り欠かれた欠損部位を通って一方の配線を横切るように形成する。そして欠損部位を間にして互いに対向する一方の配線の一対の端部を、別の配線で相互に接続し、橋渡しをしている。本明細書ではこの橋渡しの役目をする別の配線を、ブリッジ配線と呼ぶ場合がある。
【０００７】
ブリッジ配線は行状及び列状の配線とは層間絶縁膜で隔てられた別レイヤーの導体層で形成されている。このブリッジ配線は、一方の配線の一対の端部を最短距離で接続するため、丁度欠損部位と平面的に見て重なるように配されている。
【０００８】
行状の配線と列状の配線は、上述したように同一レイヤーの導体層で形成されており、共通のエッチングプロセスによりパターニングされる。エッチング処理はいわゆるエッチング残りや異物（ダスト）の付着などにより、配線間に短絡欠陥が生じる場合がある。特に行状の配線と列状の配線が交わる交差部はパターンが複雑であり、且つ両配線の間隙が狭いため、確率的に見て短絡欠陥が他の部位よりも多発する。
【０００９】
表示装置の歩留を改善するため、短絡欠陥をレーザ光照射で焼き切り、修復する技術が行われている。しかしながら従来の表示装置は、短絡欠陥が多発する交差部に丁度ブリッジ配線も形成されているため、レーザ光照射による修復処理が難しい場合がある。例えば、ブリッジ配線が下側の導体層からなり、行状及び列状の配線が上側導体層からなる場合、上側導体層にレーザ光を照射して修復しようとすると、下側の導体層にも必然的にレーザ光が照射し、下側の導体層を損傷し別の欠陥を誘発する恐れがある。
【００１０】
上述した従来の技術の課題に鑑み、本発明は行状の配線と列状の配線が交わる交差部でも、容易に短絡欠陥の修復が可能な配線レイアウトを有する表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本開示の一側面の表示装置は、少なくともサンプリングトランジスタと、ドライブトランジスタと、保持容量と、発光素子と含む画素を複数備え、前記サンプリングトランジスタは、そのゲート電極に供給される制御信号に応じてオンし、映像信号をサンプリングして前記保持容量に書き込み、前記ドライブトランジスタは、前記保持容量に書き込まれた映像信号に応じた駆動電流を前記発光素子に供給する表示装置であって、前記各画素内には、第１の方向に延在する第１の配線と、第２の方向に延在する第２の配線とが同じ導体層で形成され、前記第１の配線は、第１配線部と第２配線部とに間隔を空けて分割されてなり、前記第１配線部と前記第２配線部とは、前記導体層と異なる層に設けられた別の配線を介して相互に接続されており、前記第２の配線は、前記間隔を通って、前記第１の配線を横切るように形成されており、前記別の配線は、前記第２の配線を横切り、かつ前記間隔を避けるように配され、前記第１の配線および前記第２の配線の一方は、各画素に対して電源電圧を供給する配線を含み、前記第１の配線および前記第２の配線の他方は、各画素に対して映像信号を供給する配線を含む。
【００１３】
前記第１の配線および前記第２の配線の一方は、各画素に対して制御信号を供給する配線と各画素に電源電圧を供給する配線を含み、少なくとも、電源電圧を供給する配線と映像信号を供給する配線が同じ導体層で形成されている。
【００１４】
各画素は、前記ドライブトランジスタの閾電圧の影響をキャンセルする閾電圧補正機能を有することができる。
【００１５】
各画素は、前記ドライブトランジスタの移動度の影響をキャンセルする移動度補正機能を有することができる。
前記発光素子は有機ＥＬ発光素子である。
前記同じ導体層は、Ａｌ配線層である。
前記異なる層は、Ｍｏ配線層である。
前記第１の配線は、各画素に対して映像信号を供給する配線を含み、
前記第２の配線は、各画素に対して制御信号を供給する配線と各画素に電源電圧を供給する配線とを含むことができる。
前記別の配線は、前記第２の配線に含まれる、前記各画素に対して制御信号を供給する配線と、前記各画素に電源電圧を供給する配線との両方を横切ることができる。
本開示の一側面の表示装置の製造方法は、少なくともサンプリングトランジスタと、ドライブトランジスタと、保持容量と、発光素子と含む画素を複数備え、前記各画素内には、第１の方向に延在する第１の配線と、第２の方向に延在する第２の配線とが同じ導体層で形成され、前記第１の配線は、第１配線部と第２配線部とに間隔を空けて分割されるように形成され、前記第１配線部と前記第２配線部とは、前記導体層と異なる層に設けられた別の配線を介して相互に接続されており、前記第２の配線は、前記間隔を通って、前記第１の配線を横切るように形成されており、前記別の配線は、前記第２の配線を横切り、かつ前記間隔を避けるように配され、前記第１の配線および前記第２の配線の一方は、各画素に対して電源電圧を供給する配線を含み、前記第１の配線および前記第２の配線の他方は、各画素に対して映像信号を供給する配線を含む画素アレイ部を製造するアレイ部製造工程と、前記各画素内のいずれかの画素の前記間隔において、前記第１の配線と前記第２の配線との間に短絡部が生じている場合に、前記短絡部を切断する修復工程とを含む。
前記修復工程においては、前記短絡部にレーザを照射することで前記短絡部を切断することができる。
前記修復工程においては、前記別の配線を切断しないように前記短絡部を切断することができる。
前記修復工程においては、前記別の配線を切断しないように前記別の配線を避けて前記レーザを照射することができる。
【００１６】
本開示の一側面においては、少なくともサンプリングトランジスタと、ドライブトランジスタと、保持容量と、発光素子と含む各画素内には、第１の方向に延在する第１の配線と、第２の方向に延在する第２の配線とが同じ導体層で形成される。そして、前記第１の配線が、第１配線部と第２配線部とに間隔を空けて分割され、前記第１配線部と前記第２配線部とが、前記導体層と異なる層に設けられた別の配線を介して相互に接続され、前記第２の配線が、前記間隔を通って、前記第１の配線を横切るように形成され、前記別の配線が、前記第２の配線を横切り、かつ前記間隔を避けるように配される。そして、前記第１の配線および前記第２の配線の一方には、各画素に対して電源電圧を供給する配線が含まれ、前記第１の配線および前記第２の配線の他方には、各画素に対して映像信号を供給する配線が含まれる。
【発明の効果】
【００１７】
本開示によれば、ブリッジ配線が、一方の配線の欠損部位を避けて他方の配線と交差するように配されている。換言すると、ブリッジ配線は、行状及び列状の配線が交わる交差部を迂回してレイアウトされている。よって短絡欠陥が確率的に多発する交差部には、ブリッジ配線が介在していない。交差部で一方の配線の端部と他方の配線との間に短絡欠陥が生じた場合、何らブリッジ配線を損傷することなく、レーザ光照射でこの短絡欠陥を修復することが可能になり、表示装置の歩留を改善することができる。
【図面の簡単な説明】
【００１８】
【図１】先行開発にかかる表示装置の全体構成を示すブロック図である。
【図２】図１に示した表示装置に含まれる画素回路の一例を示す回路図である。
【図３】本発明にかかる表示装置の第１実施形態を示す回路図である。
【図４】第１実施形態の説明に供する模式図である。
【図５】同じく第１実施形態の説明に供する模式図である。
【図６】同じく第１実施形態の説明に供する模式図である。
【図７】第１参考例にかかる表示装置を示す回路図である。
【図８】第１参考例の説明に供する模式図である。
【図９】同じく第１参考例の説明に供する模式図である。
【図１０】本発明にかかる表示装置の第１実施形態の動作説明に供するタイミングチャートである。
【図１１】先行開発にかかる表示装置の他の例を示すブロック図である。
【図１２】図１１に示した表示装置に含まれる画素回路の構成を示す回路図である。
【図１３】本発明にかかる表示装置の第２実施形態を示す回路図である。
【図１４】第２実施形態の説明に供する模式図である。
【図１５】同じく第２実施形態の説明に供する模式図である。
【図１６】第２参考例にかかる表示装置を示す回路図である。
【図１７】第２参考例の説明に供する模式図である。
【図１８】本発明にかかる表示装置の第２実施形態の動作説明に供する回路図である。
【図１９】同じく第２実施形態の動作説明に供するタイミングチャートである。
【図２０】本発明にかかる表示装置のデバイス構成を示す断面図である。
【図２１】本発明にかかる表示装置のモジュール構成を示す平面図である。
【図２２】本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。
【図２３】本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。
【図２４】本発明にかかる表示装置を備えたノート型パーソナルコンピュータを示す斜視図である。
【図２５】本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。
【図２６】本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。
【発明を実施するための形態】
【００１９】
以下図面を参照して本発明の実施の形態を詳細に説明する。まず本発明の背景を明らかにするため、本発明の基になった先行開発にかかる表示装置を本発明の一部として説明する。図１は、この先行開発にかかる表示装置の全体構成を示すブロック図である。図示するように、本表示装置は、画素アレイ部１とこれを駆動する駆動部とからなる。画素アレイ部１は、行状の走査配線ＷＳと、列状の信号配線（信号ライン）ＳＬと、両者が交差する部分に配された行列状の画素２と、各画素２の各行に対応して配された電源配線（電源ライン）ＶＬとを備えている。なお本例は、各画素２にＲＧＢ三原色のいずれかが割り当てられており、カラー表示が可能である。但しこれに限られるものではなく、単色表示のデバイスも含む。駆動部は、各走査配線ＷＳに順次制御信号を供給して画素２を行単位で線順次走査するライトスキャナ４と、この線順次走査に合わせて各電源配線ＶＬに第１電位と第２電位で切換る電源電圧を供給する電源スキャナ６と、この線順次走査に合わせて列状の信号配線ＳＬに映像信号となる信号電位と基準電位を供給する信号セレクタ（水平セレクタ）３とを備えている。
【００２０】
図２は、図１に示した表示装置に含まれる画素２の具体的な構成及び結線関係を示す回路図である。図示するように、この画素２は有機ＥＬデバイスなどで代表される発光素子ＥＬと、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、保持容量Ｃｓとを含む。サンプリングトランジスタＴｒ１は、その制御端（ゲート）が対応する走査配線ＷＳに接続し、一対の電流端（ソース及びドレイン）の一方が対応する信号配線ＳＬに接続し、他方がドライブトランジスタＴｒｄの制御端（ゲートＧ）に接続する。ドライブトランジスタＴｒｄは、一対の電流端（ソースＳ及びドレイン）の一方が発光素子ＥＬに接続し、他方が対応する電源配線ＶＬに接続している。本例では、ドライブトランジスタＴｒｄがＮチャネル型であり、そのドレインが電源配線ＶＬに接続する一方、ソースＳが出力ノードとして発光素子ＥＬのアノードに接続している。発光素子ＥＬのカソードは所定のカソード電位Ｖｃａｔｈに接続している。保持容量ＣｓはドライブトランジスタＴｒｄのソースＳとゲートＧの間に接続している。
【００２１】
かかる構成において、サンプリングトランジスタＴｒ１は走査配線ＷＳから供給された制御信号に応じて導通し、信号配線ＳＬから供給された信号電位をサンプリングして保持容量Ｃｓに保持する。ドライブトランジスタＴｒｄは、第１電位（高電位Ｖｄｄ）にある電源配線ＶＬから電流の供給を受け保持容量Ｃｓに保持された信号電位に応じて駆動電流を発光素子ＥＬに流す。ライトスキャナ４は、信号配線ＳＬが信号電位にある時間帯にサンプリングトランジスタＴｒ１を導通状態にするため、所定のパルス幅の制御信号を制御線ＷＳに出力し、以って保持容量Ｃｓに信号電位を保持すると同時にドライブトランジスタＴｒｄの移動度μに対する補正を信号電位に加える。この後ドライブトランジスタＴｒｄは保持容量Ｃｓに書き込まれた信号電位Ｖｓｉｇに応じた駆動電流を発光素子ＥＬに供給し、発光動作に入る。
【００２２】
本画素回路２は、上述した移動度補正機能に加え閾電圧補正機能も備えている。即ち電源スキャナ６は、サンプリングトランジスタＴｒ１が信号電位Ｖｓｉｇをサンプリングする前に、第１タイミングで電源配線ＶＬを第１電位（高電位Ｖｄｄ）から第２電位（低電位Ｖｓｓ）に切換える。またライトスキャナ４は同じくサンプリングトランジスタＴｒ１が信号電位Ｖｓｉｇをサンプリングする前に、第２タイミングでサンプリングトランジスタＴｒ１を導通させて信号配線ＳＬから基準電位ＶｒｅｆをドライブトランジスタＴｒｄのゲートＧに印加すると共にドライブトランジスタＴｒｄのソースＳを第２電位（Ｖｓｓ）にセットする。電源スキャナ６は第２タイミングの後の第３タイミングで電源配線ＶＬを第２電位Ｖｓｓから第１電位Ｖｄｄに切換えて、ドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を保持容量Ｃｓに保持する。かかる閾電圧補正機能により、本表示装置は画素毎にばらつくドライブトランジスタＴｒｄの閾電圧Ｖｔｈの影響をキャンセルすることができる。
【００２３】
本画素回路２は、さらにブートストラップ機能も備えている。即ちライトスキャナ４は保持容量Ｃｓに信号電位Ｖｓｉｇが保持された段階で走査配線ＷＳに対する制御信号の印加を解除し、サンプリングトランジスタＴｒ１を非道通状態にしてドライブトランジスタＴｒｄのゲートＧを信号配線ＳＬから電気的に切り離し、以ってドライブトランジスタＴｒｄのソースＳの電位変動にゲートＧの電位が連動し、ゲートＧとソースＳ間の電圧Ｖｇｓを一定に維持することができる。
【００２４】
図３は、本発明にかかる表示装置の第１実施形態を示す回路図である。理解を容易にするため図２に示した先行開発にかかる表示装置と対応する部分には対応する参照番号を付してある。本実施形態の基本的な構成は、先行開発にかかる表示装置と同じであるが、短絡欠陥のレーザ光照射による修復を容易にするため、配線パターンを工夫している。
【００２５】
この表示装置の画素アレイ部１は、行状の走査配線ＷＳと、列状の信号配線ＳＬと、両配線が格子状に交わる各交差部に対応して配された画素２とからなる。各画素２は、少なくともサンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、保持容量Ｃｓと、発光素子ＥＬとを含む。サンプリングトランジスタＴｒ１は、走査配線ＷＳから供給される制御信号に応じてオンし信号配線ＳＬから供給される映像信号をサンプリングして保持容量Ｃｓに書き込む。ドライブトランジスタＴｒｄは、保持容量Ｃｓに書き込まれた映像信号に応じた駆動電流を発光素子ＥＬに供給する。
【００２６】
行状の走査配線ＷＳと列状の信号配線ＳＬとは同じ導体層で形成されている。前述したように、この表示装置は各画素２が閾電圧補正機能や移動度補正機能さらにはブートストラップ機能を備えており、動作シーケンスが複雑になっている。この様な動作シーケンスを誤差なく実行するために、ライトスキャナ４から走査配線ＷＳに供給する制御信号は可能な限り波形鈍りが少ないほうが好ましい。そのため走査配線ＷＳはアルミニウム金属などの低抵抗導体層で形成する。一方信号配線ＳＬも複雑な動作シーケンスを実行するため、信号電位と基準電位との間で高速に切換る。この様な動作を確実に行うため信号配線ＳＬも走査配線ＷＳと同じ金属アルミニウムなどの低抵抗導体層で形成されている。
【００２７】
行状の走査配線ＷＳと列状の信号配線ＳＬとは同じ導体層で形成するため、図２で示した先行開発例のように単純に両配線を交差することができない。そこで本実施形態は両配線ＷＳ，ＳＬが交わる交差部で一方の配線ＳＬが切り欠かれている。他方の配線ＷＳは、一方の配線ＳＬが切り欠かれた欠損部位を通って、一方の配線ＳＬを横切るように形成されている。そして、欠損部位を間にして互いに対向する一方の配線ＳＬの一対の端部が、別のブリッジ配線ＢＰで相互に接続されている。このブリッジ配線ＢＰは、行状及び列状の配線ＷＳ，ＳＬとは層間絶縁膜で隔てられた別の導体層で形成されている。例えば金属モリブデンなどの高抵抗配線で形成することができる。本発明の特徴事項として、このブリッジ配線ＢＰは信号配線ＳＬの欠損部位を避けて走査配線ＷＳと交差するように配されている。かかるレイアウトにより、欠損部位で一方の配線ＳＬの端部と他方の配線ＷＳとの間に短絡欠陥が生じた場合、レーザ光照射でこれを容易に修復することができる。図示するようにブリッジ配線ＢＰは信号配線ＳＬと走査配線ＷＳの交差部から迂回しているため、交差部に生じた短絡欠陥は、何らブリッジ配線ＢＰを損傷することなく、レーザ光照射で修復することができる。
【００２８】
短絡欠陥は、エッチングで配線ＷＳ，ＳＬを形成する際、一方の配線ＳＬの端部と他方の配線ＷＳの間のエッチング残りに起因する場合がある。この場合ブリッジ配線ＢＰは、エッチング残りに起因する短絡欠陥をレーザ光照射で削除可能なように、信号配線ＳＬの欠損部位を迂回して形成する。あるいは短絡欠陥は、欠損部位に付着した異物（ダスト）に起因する場合もある。この場合でも、ブリッジ配線ＢＰは、欠損部位に付着した異物に起因する短絡欠陥をレーザ光照射で削除可能なように、欠損部位を迂回してレイアウトされている。
【００２９】
本実施形態では、行状の配線は、各画素２に対して制御信号を供給する走査配線ＷＳに加え、各画素２に電源電圧を供給する電源配線ＶＬを含んでいる。この電源配線ＶＬも走査配線ＷＳや信号配線ＳＬと同じ低抵抗導体層で形成されている。電源配線ＶＬは各画素２に駆動電流を供給するため、ラインに沿った電圧降下は可能な限り少ないほうが良い。そのため電源配線ＶＬも低抵抗化されている。よって信号配線ＳＬと電源配線ＶＬの交差部も、ブリッジ配線ＢＰで橋渡しを行うようになっている。このブリッジ配線ＢＰも信号配線ＳＬの欠損部位から迂回するように、電源配線ＶＬを横切っている。
【００３０】
図４は、図３に示した表示装置の画素アレイ部に含まれる交差部の拡大平面図である。図示するように行状の電源配線ＶＬは低抵抗アルミ配線からなる。列状の信号配線ＳＬも同層の低抵抗アルミ配線からなる。列状の信号配線ＳＬは一部切り欠かれており、この欠損部位に行状の電源配線ＶＬが横切っている。欠損部位を間にして対向配置した信号配線ＳＬの一対の端部は、ブリッジ配線ＢＰにより接続されている。このブリッジ配線ＢＰは低抵抗アルミ配線とは別の高抵抗モリブデン配線からなり、別層の低抵抗アルミニウム配線とはコンタクトホールを介して電気接続されている。図から明らかなように、ブリッジ配線ＢＰは列状の信号配線ＳＬと行状の電源配線ＶＬの交差部を迂回するように配されている。
【００３１】
図５は、行状の電源配線ＶＬと列状の信号配線ＳＬの交差部に生じた短絡欠陥ＥＲを示す模式図である。両配線ＳＬ，ＶＬの交差部はパターン間隔が狭いため、エッチング残りによる短絡欠陥ＥＲが確率的に多発する。図示の例では、この短絡欠陥ＥＲは信号配線ＳＬの先端部と電源配線ＶＬの側部との間に生じている。短絡欠陥ＥＲにより、電源配線ＶＬと信号配線ＳＬが電気的に導通してしまい、表示装置は正常な動作を行うことができない。
【００３２】
図６は、レーザ光照射による短絡欠陥の修復処理を示す模式的な平面図である。図示するように、信号配線ＳＬと電源配線ＶＬの交差部に生じた短絡欠陥は、レーザ光照射で焼き切ることにより、修復することができる。信号配線ＳＬと電源配線ＶＬはこの修復処理により、互いに電気的に分離され、画素アレイ部は正常な動作を行うことができる。その際、信号配線ＳＬの欠損部位からブリッジ配線ＢＰが迂回しており、レーザ光照射の影響を受けることが無い。これによりブリッジ配線ＢＰを何ら損傷することなく、短絡欠陥を安全に修復することができる。
【００３３】
図７は、表示装置の第１参考例を示す模式的な回路図である。基本的には図３に示した第１実施形態と類似しており、理解を容易にするため対応する部分には対応する参照番号を付してある。異なる点は、ブリッジ配線ＢＰが信号配線ＳＬと走査配線ＷＳの交差部を迂回することなく、信号配線ＳＬと整列するように一直線上に配されていることである。同様にもう１つのブリッジ配線ＢＰも信号配線ＳＬと整合して配されており、電源配線ＶＬと交差している。
【００３４】
図８は、図７に示した信号配線ＳＬと電源配線ＶＬの交差部を示す模式的な平面図である。図示するように、信号配線ＳＬの一対の端部を接続するブリッジ配線ＢＰは、信号配線ＳＬの欠損部位と重なるように最短距離で形成されており、何ら迂回構造とはなっていない。
【００３５】
図９は、図８に示した交差部に生じた短絡欠陥ＥＲを示す模式的な平面図である。前述したように信号配線ＳＬと電源配線ＶＬの交差部はエッチング残りに起因する短絡欠陥ＥＲが確率的に多発する領域となっている。図示の例では、信号配線ＳＬの端部と電源配線ＶＬの側部がエッチング残りに起因する短絡欠陥ＥＲで電気的に接続してしまっている。この場合、短絡欠陥ＥＲをレーザ光照射で修復しようとすると、必然的に下層のブリッジ配線ＢＰにもレーザ光が照射することとなり、ブリッジ配線ＢＰを損傷する恐れがある。最悪の場合には、電源配線ＶＬを間にして上下に離れた信号配線ＳＬが電気的に分離してしまい、画素アレイ部が正常な動作を行うことができない。
【００３６】
図１０は、図３に示した第１実施形態にかかる表示装置の動作説明に供するタイミングチャートである。時間軸を共通にして、走査配線ＷＳの電位変化、電源配線ＶＬの電位変化及び信号配線ＳＬの電位変化を表している。またこれらの電位変化と並行に、ドライブトランジスタのゲートＧ及びソースＳの電位変化も表してある。
【００３７】
前述したように走査配線ＷＳには、サンプリングトランジスタＴｒ１をオンするための制御信号パルスが印加される。この制御信号パルスは画素アレイ部の線順次走査に合わせて１フィールド（１ｆ）周期で走査配線ＷＳに印加される。電源線ＶＬは同じように１フィールド周期で高電位Ｖｄｄと低電位Ｖｓｓとの間で切換る。信号配線ＳＬには１水平周期（１Ｈ）内で信号電位Ｖｓｉｇと基準電位Ｖｒｅｆが切換る映像信号を供給している。
【００３８】
図１０のタイミングチャートに示すように、画素は前のフィールドの発光期間から当該フィールドの非発光期間に入り、そのあと当該フィールドの発光期間となる。この非発光期間で準備動作、閾電圧補正動作、信号書き込み動作、移動度補正動作などを行う。
【００３９】
前フィールドの発光期間では、電源配線ＶＬが高電位Ｖｄｄにあり、ドライブトランジスタＴｒｄが駆動電流Ｉｄｓを発光素子ＥＬに供給している。駆動電流Ｉｄｓは高電位Ｖｄｄにある電源配線ＶＬからドライブトランジスタＴｒｄを介して発光素子ＥＬを通り、カソードラインに流れ込んでいる。
【００４０】
続いて当該フィールドの非発光期間に入るとまずタイミングＴ１で電源配線ＶＬを高電位Ｖｄｄから低電位Ｖｓｓに切換える。これにより電源配線ＶＬはＶｓｓまで放電され、さらにドライブトランジスタＴｒｄのソースＳの電位はＶｓｓまで下降する。これにより発光素子ＥＬのアノード電位（即ちドライブトランジスタＴｒｄのソース電位）は逆バイアス状態となるため、駆動電流が流れなくなり消灯する。またドライブトランジスタのソースＳの電位降下に連動してゲートＧの電位も降下する。
【００４１】
続いてタイミングＴ２になると、走査配線ＷＳを低レベルから高レベルに切換えることで、サンプリングトランジスタＴｒ１が導通状態になる。この時信号配線ＳＬは基準電位Ｖｒｅｆにある。よってドライブトランジスタＴｒｄのゲートＧの電位は導通したサンプリングトランジスタＴｒ１を通じて信号配線ＳＬの基準電位Ｖｒｅｆとなる。この時ドライブトランジスタＴｒｄのソースＳの電位はＶｒｅｆよりも十分低い電位Ｖｓｓにある。この様にしてドライブトランジスタＴｒｄのゲートＧとソースＳとの間の電圧ＶｇｓがドライブトランジスタＴｒｄの閾電圧Ｖｔｈより大きくなるように、初期化される。タイミングＴ１からタイミングＴ３までの期間Ｔ１‐Ｔ３はドライブトランジスタＴｒｄのゲートＧ／ソースＳ間電圧Ｖｇｓを予めＶｔｈ以上に設定する準備期間である。
【００４２】
この後タイミングＴ３になると、電源配線ＶＬが低電位Ｖｓｓから高電位Ｖｄｄに遷移し、ドライブトランジスタＴｒｄのソースＳの電位が上昇を開始する。やがてドリライブトランジスタＴｒｄのゲートＧ／ソースＳ間電圧Ｖｇｓが閾電圧Ｖｔｈとなった所で電流がカットオフする。この様にしてドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧が保持容量Ｃｓに書き込まれる。これが閾電圧補正動作である。この時電流がもっぱら保持容量Ｃｓ側に流れ、発光素子ＥＬには流れないようにするため、発光素子ＥＬがカットオフとなるようにカソード電位Ｖｃａｔｈを設定しておく。この閾電圧補正動作はタイミングＴ４で信号配線ＳＬの電位がＶｒｅｆからＶｓｉｇに切換るまでの間に完了する。タイミングＴ３からタイミングＴ４までの期間Ｔ３‐Ｔ４が移動度補正期間となる。
【００４３】
タイミングＴ４では信号配線ＳＬが基準電位Ｖｒｅｆから信号電位Ｖｓｉｇに切換る。この時サンプリングトランジスタＴｒ１は引き続き導通状態にある。よってドライブトランジスタＴｒｄのゲートＧの電位は信号電位Ｖｓｉｇになる。ここで発光素子ＥＬは始めカットオフ状態（ハイインピーダンス状態）にあるためドライブトランジスタＴｒｄのドレインとソースの間に流れる電流はもっぱら保持容量Ｃｓと発光素子ＥＬの等価容量に流れ込み、充電を開始する。この後サンプリングトランジスタＴｒ１がオフするタイミングＴ５までに、ドライブトランジスタＴｒｄのソースＳの電位はΔＶだけ上昇する。この様にして映像信号の信号電位ＶｓｉｇがＶｔｈに足し込まれる形で保持容量Ｃｓに書き込まれると共に移動度補正用の電圧ΔＶが保持容量Ｃｓに保持された電圧から差し引かれる。よってタイミングＴ４からタイミングＴ５までの期間Ｔ４‐Ｔ５が信号書き込み期間／移動度補正期間となる。この様に信号書き込み期間Ｔ４‐Ｔ５では信号電位Ｖｓｉｇの書き込みと補正量ΔＶの調整が同時に行われる。Ｖｓｉｇが高いほどドライブトランジスタＴｒｄが供給する電流Ｉｄｓは大きくなり、ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行われる。Ｖｓｉｇを一定とした場合、ドライブトランジスタＴｒｄの移動度μが大きいほどΔＶの絶対値が大きくなる。換言すると移動度μが大きいほど保持容量Ｃｓに対する負帰還量ΔＶが大きくなるので、画素毎の移動度μのばらつきを取り除くことができる。
【００４４】
最後にタイミングＴ５になると、前述したように走査配線ＷＳが低レベル側に遷移し、サンプリングトランジスタＴｒ１はオフ状態となる。これによりドライブトランジスタＴｒｄのゲートＧは信号配線ＳＬから切り離される。同時にドレイン電流Ｉｄｓが発光素子ＥＬを流れ始める。これにより発光素子ＥＬのアノード電位は駆動電流Ｉｄｓに応じて上昇する。発光素子ＥＬのアノード電位の上昇は、即ちドライブトランジスタＴｒｄのソースＳの電位上昇に他ならない。ドライブトランジスタＴｒｄのソースＳの電位が上昇すると、保持容量Ｃｓのブートストラップ動作によりドライブトランジスタＴｒｄのゲートＧの電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間中ドライブトランジスタＴｒｄのゲートＧ／ソースＳ間電圧Ｖｇｓは一定に保持される。このＶｇｓの値は信号電位Ｖｓｉｇに閾電圧Ｖｔｈ及び移動量μの補正をかけたものとなっている。
【００４５】
図１１は、先行開発にかかる表示装置の他の例を示す模式的なブロック図である。図示する様に、本表示装置は基本的に画素アレイ部１とスキャナ部と信号部とで構成されている。画素アレイ部１は、行状に配された第１走査配線ＷＳ、第２走査配線ＡＺ１、第３走査配線ＡＺ２及び第４走査配線ＤＳと、列状に配された信号配線ＳＬと、これらの走査配線ＷＳ，ＡＺ１，ＡＺ２，ＤＳ及び信号配線ＳＬに接続した行列状の画素回路２と、各画素回路２の動作に必要な第１電位Ｖｓｓ１，第２電位Ｖｓｓ２及び第３電位Ｖｃｃを供給する複数の電源配線とからなる。信号部は水平セレクタ３からなり、信号配線ＳＬに映像信号を供給する。スキャナ部は、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２からなり、それぞれ第１走査配線ＷＳ、第４走査配線ＤＳ、第２走査配線ＡＺ１及び第３走査配線ＡＺ２に制御信号を供給して順次行毎に画素回路を走査する。
【００４６】
図１２は、図１１に示した表示装置に組み込まれる画素回路の構成例を示す回路図である。図示する様に画素回路２は、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、第１スイッチングトランジスタＴｒ２と、第２スイッチングトランジスタＴｒ３と、第３スイッチングトランジスタＴｒ４と、保持容量Ｃｓと、発光素子ＥＬとを含む。サンプリングトランジスタＴｒ１は、所定のサンプリング期間に第１走査配線ＷＳから供給される制御信号に応じ導通して信号配線ＳＬから供給された映像信号の信号電位を保持容量Ｃｓにサンプリングする。保持容量Ｃｓは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬは、所定の発光期間中ドライブトランジスタＴｒｄから供給される出力電流Ｉｄｓにより映像信号の信号電位に応じた輝度で発光する。
【００４７】
第１スイッチングトランジスタＴｒ２は、サンプリング期間に先立ち第２走査配線ＡＺ１から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのゲートＧを第１電位Ｖｓｓ１に設定する。第２スイッチングトランジスタＴｒ３は、サンプリング期間に先立ち第３走査配線ＡＺ２から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのソースＳを第２電位Ｖｓｓ２に設定する。第３スイッチングトランジスタＴｒ４は、サンプリング期間に先立ち第４走査配線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位Ｖｃｃに接続し、以ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を保持容量Ｃｓに保持させて閾電圧Ｖｔｈの影響を補正する。さらにこの第３スイッチングトランジスタＴｒ４は、発光期間に再び第４走査配線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位Ｖｃｃに接続して出力電流Ｉｄｓを発光素子ＥＬに流す。なおこの画素回路２は、保持容量Ｃｓに映像信号を書き込む際、サンプリング期間の一部で移動度補正動作を行っており、ドライブトランジスタＴｒｄの移動度μのばらつきを補正する電圧分を、保持容量Ｃｓに負帰還している。
【００４８】
図１３は、本発明にかかる表示装置の第２実施形態を示す回路図である。基本的には、図１２に示した先行開発にかかる表示装置と類似しており、対応する部分には対応する参照番号を付してある。前述した閾電圧補正動作や移動度補正動作を正確に制御するためには、走査配線ＷＳ，ＤＳに印加する制御信号のパルスのトランジェントが急峻であることが望ましい。そのためには、パネル横方向の走査配線ＷＳ，ＤＳを低抵抗化してレイアウトする必要がある。一方信号配線ＳＬも、パネルの高精細化を考えると映像信号を急峻に書き込む必要がある。このため列方向（縦方向）の信号配線ＳＬも低抵抗配線にてレイアウトすることが望ましい。従って本実施形態では、走査配線ＷＳ，ＤＳと信号配線ＳＬは同一レイヤーで形成されている。しかしながら同一レイヤーを縦横にレイアウトすると、交差部にて短絡してしまう。そこで本実施形態は、縦横同一レイヤー配線の交差部で、ショートを回避するため、縦配線ＳＬを一部切り欠いて横配線ＷＳ，ＤＳを通すと共に、縦配線ＳＬの切り欠かれた部分を接続するために、ブリッジ配線ＢＰを別の高抵抗配線で形成している。その際、このブリッジ配線ＢＰは縦横配線の交差部を迂回するように形成されており、交差部で多発する縦横配線間の短絡欠陥を容易に修復可能にしている。
【００４９】
図１４は、図１３に示した表示装置の画素アレイ部の交差部に、短絡欠陥ＦＭが生じた状態を表している。この短絡欠陥ＦＭは製造プロセスで介在するダストなどの異物の付着に起因しており、丁度信号配線ＳＬの端部や走査配線ＷＳ，ＤＳの上に生じたため、信号配線ＳＬと走査配線ＷＳ，ＤＳとの間で短絡欠陥が生じている。
【００５０】
図１５は、図１４に示した短絡欠陥ＦＭをレーザ光照射で修復した後の状態を表している。前述したように本実施形態はブリッジ配線ＢＰが縦横配線の交差部を迂回するようにレイアウトしており、短絡欠陥ＦＭの修復を容易にしている。縦横配線の上部に異物が付着して、その影響により短絡欠陥ＦＭが生じても、ここにレーザ光を照射して短絡欠陥ＦＭを焼き切ることで修復可能である。その際ブリッジ配線ＢＰは交差部を迂回しているため、レーザ光照射で損傷を受ける恐れが無い。この様に縦横配線の交差部は配線間隔が狭いため、最も短絡欠陥の発生確率が高い部位である。この部位からブリッジ配線ＢＰを迂回することで、交差部の短絡欠陥も容易に修復することが可能になり、高いパネル歩留まりを得ることができる。
【００５１】
図１６は、第２参考例にかかる表示装置を示す模式的な回路図である。基本的には図１３に示した第２実施形態と類似しており、対応する部分には対応する参照番号を付して理解を容易にしている。異なる点は、上下に分離した信号配線ＳＬを相互に接続するブリッジ配線ＢＰが、何ら迂回レイアウトされておらず、信号配線ＳＬと一直線上に整列していることである。換言すると、ブリッジ配線ＢＰは縦横配線の交差部を何ら避けることなく形成されている。
【００５２】
図１７は、図１６に示した表示装置の交差部に短絡欠陥ＦＭが発生した場合の状態を表している。このままでは縦配線ＳＬと横配線ＷＳ，ＤＳが短絡しているため、画素アレイ部１は正常な動作を行うことができない。また互いに並行な走査配線ＷＳ，ＤＳも相互に短絡しており、正常な動作を行うことができない。
【００５３】
よって短絡欠陥ＦＭにレーザ光を照射してこれを焼き切り、短絡欠陥を修復する必要がある。しかしながらこの第２参考例では、短絡欠陥ＦＭの下方にブリッジ配線ＢＰが介在しているため、レーザ光照射を行うと、ブリッジ配線ＢＰも損傷を受ける恐れがあり、修復処理を安全に行うことができない。
【００５４】
図１８は、図１３に示した第２実施形態にかかる表示装置から画素回路２を取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号Ｖｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。以下図１８に基づいて画素回路２の動作を説明する。
【００５５】
図１９は、図１８に示した画素回路の動作説明に供するタイミングチャートである。以下、図１９に示した駆動方法を詳細に説明する。当該フィールドが始まる前のタイミングＴ０で、全ての制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがってドライブトランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源Ｖｃｃに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがってタイミングＴ０で発光素子ＥＬは発光している。この時ドライブトランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。
【００５６】
当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これによりトランジスタＴｒ４がオフし、ドライブトランジスタＴｒｄは電源Ｖｃｃから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングＴ１に入ると、全てのトランジスタＴｒ１〜Ｔｒ４がオフ状態になる。
【００５７】
続いてタイミングＴ２に進むと、制御信号ＡＺ１及びＡＺ２がハイレベルになるので、スイッチングトランジスタＴｒ２及びＴｒ３がオンする。この結果、ドライブトランジスタＴｒｄのゲートＧが基準電位Ｖｓｓ１に接続し、ソースＳが基準電位Ｖｓｓ２に接続される。ここでＶｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとする事で、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。換言すると期間Ｔ２‐Ｔ３は、ドライブトランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓ２に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。
【００５８】
タイミングＴ３では制御信号ＡＺ２をローレベルにし且つ直後制御信号ＤＳもローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが保持容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時ドライブトランジスタＴｒｄのゲートＧはＶｓｓ１に保持されており、ドライブトランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフするとドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、保持容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４はドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。
【００５９】
この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ１をオンして映像信号Ｖｓｉｇを保持容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて保持容量Ｃｓは充分に小さい。この結果、映像信号Ｖｓｉｇのほとんど大部分が保持容量Ｃｓに書き込まれる。正確には、Ｖｓｓ１に対する。Ｖｓｉｇの差分Ｖｓｉｇ−Ｖｓｓ１が保持容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇ−Ｖｓｓ１を加えたレベル（Ｖｓｉｇ−Ｖｓｓ１＋Ｖｔｈ）となる。以降説明簡易化の為Ｖｓｓ１＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図４のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。すなわちタイミングＴ５‐Ｔ７がサンプリング期間に相当する。
【００６０】
サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄが電源Ｖｃｃに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、ドライブトランジスタＴｒｄの移動度補正を行う。即ち本例では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６‐Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、ドライブトランジスタＴｒｄのゲートＧが映像信号Ｖｓｉｇのレベルに固定された状態で、ドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは保持容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図１９のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局保持容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタＴｒｄの出力電流Ｉｄｓを同じくドライブトランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。
【００６１】
タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号配線ＳＬから切り離される。映像信号Ｖｓｉｇの印加が解除されるので、ドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間保持容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、以下の式のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）２＝ｋμ（Ｖｓｉｇ−ΔＶ）２
上記式において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。ここでＷはドライブトランジスタのチャネル幅、Ｌは同じくチャネル長、Ｃｏｘは同じく単位面積あたりのゲート容量を表している。この特性式からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式５の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号Ｖｓｉｇのみに依存する事になる。
【００６２】
最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びＶｔｈ補正動作、移動度補正動作及び発光動作が繰り返される事になる。
【００６３】
本発明にかかる表示装置は、図２０に示すような薄膜デバイス構成を有する。本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスタ部（図では１個のＴＦＴを例示）、保持容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスタ部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。
【００６４】
本発明にかかる表示装置は、図２１に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける、この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてももよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。
【００６５】
以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話、ビデオカメラなど、電子機器に入力された、若しくは、電子機器内で生成した映像信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。
【００６６】
図２２は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。
【００６７】
図２３は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含み、本発明の表示装置をその表示部１６に用いることにより作製される。
【００６８】
図２４は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含み、本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。
【００６９】
図２５は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含み、本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。
【００７０】
図２６は本発明が適用されたビデオカメラであり、本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含み、本発明の表示装置をそのモニター３６に用いることにより作製される。
【符号の説明】
【００７１】
１・・・画素アレイ部、３・・・水平セレクタ、４・・・ライトスキャナ、６・・・電源スキャナ、ＷＳ・・・走査配線、ＶＬ・・・電源配線、ＳＬ・・・信号配線、ＢＰ・・・ブリッジ配線、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒｄ・・・ドライブトランジスタ、Ｃｓ・・・保持容量、ＥＬ・・・発光素子
【図１】
0005652504.tif 000002
【図２】
0005652504.tif 000003
【図３】
0005652504.tif 000004
【図４】
0005652504.tif 000005
【図５】
0005652504.tif 000006
【図６】
0005652504.tif 000007
【図７】
0005652504.tif 000008
【図８】
0005652504.tif 000009
【図９】
0005652504.tif 000010
【図１０】
0005652504.tif 000011
【図１１】
0005652504.tif 000012
【図１２】
0005652504.tif 000013
【図１３】
0005652504.tif 000014
【図１４】
0005652504.tif 000015
【図１５】
0005652504.tif 000016
【図１６】
0005652504.tif 000017
【図１７】
0005652504.tif 000018
【図１８】
0005652504.tif 000019
【図１９】
0005652504.tif 000020
【図２０】
0005652504.tif 000021
【図２１】
0005652504.tif 000022
【図２２】
0005652504.tif 000023
【図２３】
0005652504.tif 000024
【図２４】
0005652504.tif 000025
【図２５】
0005652504.tif 000026
【図２６】
0005652504.tif 000027