(57)【特許請求の範囲】
【請求項１】
入力信号を補間し、補間信号を出力するディジタルフィルタと、
前記ディジタルフィルタの出力サンプリング周期単位に更新される時間ステップで変化するディジタル信号の位相を算出する位相算出手段と、
前記ディジタル信号の位相に基づいて、前記ディジタルフィルタの補間に用いるフィルタ係数を指示するアドレスである位相信号、および前記ディジタルフィルタから出力される補間信号の位相誤差を補正する際に用いる補正量、を算出する位相精度変換手段と、
前記フィルタ係数を記憶するメモリと、
前記位相信号に基づいて、前記メモリからフィルタ係数を読み出し、前記ディジタルフィルタに出力してフィルタ係数を切り替える係数読み出し手段と、
前記位相信号の更新周期に基づいて規定された遅延時間だけ前記補間信号を遅延させる第１の遅延時間調整手段と、
前記遅延時間だけ前記位相信号を遅延させる第２の遅延時間調整手段と、
前記補正量、前記補間信号、前記位相信号、前記第１の遅延時間調整手段からの出力信号、および前記第２の遅延時間調整手段からの出力信号、を用いて前記補間信号の位相誤差を補正するための補正値を算出し、前記補正値を用いて前記補間信号の位相誤差を補正する位相誤差補正手段と、
を備えることを特徴とする信号生成装置。
【請求項２】
前記遅延時間を、前記ディジタルフィルタから出力される補間信号の振幅が変化する信号周期とする、
ことを特徴とする請求項１に記載の信号生成装置。
【請求項３】
自装置の位相分解能が前記ディジタルフィルタの位相分解能および前記位相誤差補正手段の位相分解能の積として表される場合に、
前記位相精度変換手段は、前記ディジタル信号の位相を示すビットのうち、前記ディジタルフィルタの位相分解能を表すビット数分の上位ビットを前記位相信号、残りの下位ビットを前記補正量とし、または、前記位相誤差補正手段の位相分解能を表すビット数分の上位ビットを前記補正量、残りの下位ビットを前記位相信号とする、
ことを特徴とする請求項１または２に記載の信号生成装置。
【請求項４】
前記第１の遅延時間調整手段および前記第２の遅延時間調整手段は、前記ディジタルフィルタの最大遅延時間よりも長い期間において信号を記憶可能な記憶手段を備え、前記遅延時間だけ過去に記憶した信号を出力する、
ことを特徴とする請求項１、２または３に記載の信号生成装置。
【請求項５】
前記位相誤差補正手段は、線形補間により前記補正値を算出する、
ことを特徴とする請求項１〜４のいずれか１つに記載の信号生成装置。
【請求項６】
入力信号を補間処理する際に発生する遅延時間が規定された時間よりも小さい場合に、入力信号を補間し、補間信号を出力するディジタルフィルタと、
前記ディジタルフィルタの出力サンプリング周期単位に更新される時間ステップで変化するディジタル信号の位相を算出する位相算出手段と、
前記ディジタル信号の位相に基づいて、前記ディジタルフィルタの補間に用いるフィルタ係数を指示するアドレスである位相信号、および前記ディジタルフィルタから出力される補間信号の位相誤差を補正する際に用いる補正量、を算出する位相精度変換手段と、
前記フィルタ係数を記憶するメモリと、
前記位相信号に基づいて、前記メモリからフィルタ係数を読み出し、前記ディジタルフィルタに出力してフィルタ係数を切り替える係数読み出し手段と、
前記補正量、前記補間信号、および前記位相信号、を用いて前記補間信号の位相誤差を補正するための補正値を算出し、前記補正値を用いて前記補間信号の位相誤差を補正する位相誤差補正手段と、
を備えることを特徴とする信号生成装置。
【請求項７】
補間信号を生成する信号生成装置における信号生成方法であって、
前記信号生成装置が、入力信号を補間し、補間信号を出力するディジタルフィルタと、フィルタ係数を記憶するメモリと、備える場合に、
前記ディジタルフィルタの出力サンプリング周期単位に更新される時間ステップで変化するディジタル信号の位相を算出する位相算出ステップと、
前記ディジタル信号の位相に基づいて、前記ディジタルフィルタの補間に用いるフィルタ係数を指示するアドレスである位相信号、および前記ディジタルフィルタから出力される補間信号の位相誤差を補正する際に用いる補正量、を算出する位相精度変換ステップと、
前記位相信号に基づいて、前記メモリからフィルタ係数を読み出し、前記ディジタルフィルタに出力してフィルタ係数を切り替える係数読み出しステップと、
前記フィルタ係数を用いて入力信号を補間し、補間信号を出力するディジタルフィルタステップと、
前記位相信号の更新周期に基づいて規定された遅延時間だけ前記補間信号を遅延させる第１の遅延時間調整ステップと、
前記遅延時間だけ前記位相信号を遅延させる第２の遅延時間調整ステップと、
前記補正量、前記補間信号、前記位相信号、前記第１の遅延時間調整ステップにおける出力信号、および前記第２の遅延時間調整ステップにおける出力信号、を用いて前記補間信号の位相誤差を補正するための補正値を算出する補正値算出ステップと、
前記補正値を用いて前記補間信号の位相誤差を補正する位相誤差補正ステップと、
を含むことを特徴とする信号生成方法。
【請求項８】
前記遅延時間を、前記ディジタルフィルタステップにおいて出力される補間信号の振幅が変化する信号周期とする、
ことを特徴とする請求項７に記載の信号生成方法。
【請求項９】
前記信号生成装置が、前記補正値算出ステップおよび前記位相誤差補正ステップを実行する位相誤差補正手段を備え、当該信号生成装置の位相分解能が前記ディジタルフィルタの位相分解能および前記位相誤差補正手段の位相分解能の積として表される場合に、
前記位相精度変換ステップでは、前記ディジタル信号の位相を示すビットのうち、前記ディジタルフィルタの位相分解能を表すビット数分の上位ビットを前記位相信号、残りの下位ビットを前記補正量とし、または、前記位相誤差補正手段の位相分解能を表すビット数分の上位ビットを前記補正量、残りの下位ビットを前記位相信号とする、
ことを特徴とする請求項７または８に記載の信号生成方法。
【請求項１０】
前記第１の遅延時間調整ステップおよび前記第２の遅延時間調整ステップでは、前記遅延時間だけ過去に記憶した信号を出力する、
ことを特徴とする請求項７、８または９に記載の信号生成方法。
【請求項１１】
前記補正値算出ステップでは、線形補間により前記補正値を算出する、
ことを特徴とする請求項７〜１０のいずれか１つに記載の信号生成方法。
【請求項１２】
補間信号を生成する信号生成装置における信号生成方法であって、
前記信号生成装置が、入力信号を補間処理する際に発生する遅延時間が規定された時間よりも小さい場合に、入力信号を補間し、補間信号を出力するディジタルフィルタと、フィルタ係数を記憶するメモリと、備える場合に、
前記ディジタルフィルタの出力サンプリング周期単位に更新される時間ステップで変化するディジタル信号の位相を算出する位相算出ステップと、
前記ディジタル信号の位相に基づいて、前記ディジタルフィルタの補間に用いるフィルタ係数を指示するアドレスである位相信号、および前記ディジタルフィルタから出力される補間信号の位相誤差を補正する際に用いる補正量、を算出する位相精度変換ステップと、
前記位相信号に基づいて、前記メモリからフィルタ係数を読み出し、前記ディジタルフィルタに出力してフィルタ係数を切り替える係数読み出しステップと、
前記フィルタ係数を用いて入力信号を補間し、補間信号を出力するディジタルフィルタステップと、
前記補正量、前記補間信号、および前記位相信号、を用いて前記補間信号の位相誤差を補正するための補正値を算出する補正値算出ステップと、
前記補正値を用いて前記補間信号の位相誤差を補正する位相誤差補正ステップと、
を含むことを特徴とする信号生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル信号の補間を行う信号生成装置に関する。
【背景技術】
【０００２】
従来、ディジタル信号の位相を調整するためには信号の補間（オーバーサンプリング）を行い、必要な位相の信号を取り出す必要がある。例えば、下記非特許文献１では、ディジタルフィルタと調整したい位相間隔毎に対応したフィルタ係数を用いて所望の位相の信号を生成し、ディジタル信号を補間する技術が開示されている。
【０００３】
また、具体的な構成として、下記特許文献１において、ディジタルフィルタの特性を乱すことなく、周波数特性を変化させることができる可変ディジタルフィルタに関する技術が開示されている。乗算器の乗数を変化させるための異なる周波数特性を有する係数をメモリのアドレスに記憶し、隣接するアドレスから読み出される係数データの相互間を補間し、真値に近い値の補間値を得ることにより、フィルタ特性を乱すことなく周波数特性の細かい調整をできるようにしつつ、メモリ容量の削減を行っている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平６−１６４３１９号公報
【非特許文献】
【０００５】
【非特許文献１】西村芳一著  「ディジタル信号処理による通信システム設計」ｐ．８５〜８７  ＣＱ出版社  ２００６年
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の技術によれば、係数毎に補間演算を行うため、係数のタップ数が増大するにしたがって係数補間の演算量が増大する、という問題点があった。
【０００７】
本発明は、上記に鑑みてなされたものであって、メモリ容量を削減しつつ、タップ数が増大した場合においても演算量を増やすことなく補間信号を生成可能な信号生成装置を得ることを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、本発明は、入力信号を補間し、補間信号を出力するディジタルフィルタと、前記ディジタルフィルタの出力サンプリング周期単位に更新される時間ステップで変化するディジタル信号の位相を算出する位相算出手段と、前記ディジタル信号の位相に基づいて、前記ディジタルフィルタの補間に用いるフィルタ係数を指示するアドレスである位相信号、および前記ディジタルフィルタから出力される補間信号の位相誤差を補正する際に用いる補正量、を算出する位相精度変換手段と、前記フィルタ係数を記憶するメモリと、前記位相信号に基づいて、前記メモリからフィルタ係数を読み出し、前記ディジタルフィルタに出力してフィルタ係数を切り替える係数読み出し手段と、前記位相信号の更新周期に基づいて規定された遅延時間だけ前記補間信号を遅延させる第１の遅延時間調整手段と、前記遅延時間だけ前記位相信号を遅延させる第２の遅延時間調整手段と、前記補正量、前記補間信号、前記位相信号、前記第１の遅延時間調整手段からの出力信号、および前記第２の遅延時間調整手段からの出力信号、を用いて前記補間信号の位相誤差を補正するための補正値を算出し、前記補正値を用いて前記補間信号の位相誤差を補正する位相誤差補正手段と、を備えることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、メモリ容量を削減しつつ、タップ数が増大した場合においても演算量を増やすことなく補間信号を生成できる、という効果を奏する。
【図面の簡単な説明】
【００１０】
【図１】図１は、信号生成装置の構成例を示す図である。
【図２】図２は、信号生成処理を示すフローチャートである。
【図３】図３は、位相算出部の構成例を示す図である。
【図４】図４は、位相精度変換部における演算方法の具体例を示す図である。
【図５】図５は、遅延時間調整部をメモリで構成した場合の例を示す図である。
【図６】図６は、遅延時間調整部のパラメータＫの設定を説明する図である。
【図７】図７は、位相誤差補正部における補正処理の動作原理を示す図である。
【発明を実施するための形態】
【００１１】
以下に、本発明にかかる信号生成装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１２】
実施の形態．
図１は、信号生成装置の構成例を示す図である。信号生成装置は、ディジタルフィルタ部１０と、係数読み出し部１１と、メモリ１２と、位相算出部１３と、位相精度変換部１４と、遅延時間調整部１５、１６と、位相誤差補正部１７と、を備える。
【００１３】
ディジタルフィルタ部１０は、入力信号とメモリ１２に記憶されたフィルタ係数の積和演算を行い、補間信号を生成する。係数読み出し部１１は、メモリ１２からフィルタ係数を読み出し、ディジタルフィルタ部１０で使用するフィルタ係数を切り替える。メモリ１２は、フィルタ係数を記憶するための記憶手段である。位相算出部１３は、与えられた設定値および自装置の位相分解能等に基づいて、自装置で用いるディジタル信号の位相を算出する。位相精度変換部１４は、位相算出部１３で算出されたディジタル信号の位相に基づいて、ディジタルフィルタ部１０で用いるフィルタ係数を選択するアドレスである位相信号、および、位相誤差補正部１７に対する補正量を算出する。遅延時間調整部１５は、ディジタルフィルタ部１０からの出力信号（補間信号）を任意の時間だけ遅延を調整して出力する。第１の遅延時間調整手段とする。遅延時間調整部１６は、位相誤差補正部１７へ出力する位相信号を任意の時間だけ遅延を調整して出力する。第２の遅延時間調整手段とする。位相誤差補正部１７は、ディジタルフィルタ部１０からの補間信号に残留する補間による位相誤差を補正する。
【００１４】
また、ディジタルフィルタ部１０は、遅延器１、２と、乗算器３、４、５と、加算器６、７と、を備える。ディジタルフィルタ部１０の構成は一般的に用いられる構成のため、詳細な説明については省略する。
【００１５】
つづいて、信号生成装置の信号生成処理について説明する。図２は、信号生成装置における信号生成処理を示すフローチャートである。まず、位相算出部１３に式（１）で求める値Ｒを設定値として与える。ここで、Ｍは信号生成装置の位相分解能を示すものであって０以上の整数値とする。なお、右辺が割り切れない場合は小数第１位を四捨五入して整数値を求める。位相分解能Ｍの設定方法については後述する。
【００１６】
Ｒ＝Ｍ×入力サンプリング周波数／出力サンプリング周波数  …（１）
【００１７】
位相算出部１３は、式（２）に示すように出力サンプリング周波数の周期単位で設定値Ｒを累積加算し、ディジタル信号の位相として算出する（ステップＳ１）。ここで、累積加算結果であるディジタル信号の位相をφ（ｍ）とし、ｍは出力サンプリング周期単位に更新される時間ステップ、ｍｏｄは剰余演算を示す。位相算出部１３は、算出したディジタル信号の位相φ（ｍ）を、位相精度変換部１４へ出力する。
【００１８】
φ（ｍ）＝（φ（ｍ−１）＋Ｒ）ｍｏｄＭ  …（２）
【００１９】
また、位相算出部１３は、ディジタル信号の位相φ（ｍ）が位相分解能Ｍを越えて０に戻るタイミングでパルスを発生させることにより、入力サンプリング周波数のクロックを生成する。生成したクロックは入力サンプリングクロックとして、ディジタルフィルタ部１０の入力信号の入力タイミングに使用する。
【００２０】
図３は、位相算出部１３の構成例を示す図である。位相算出部１３は、累積加算器１３−４を備える。図３において、設定値Ｒ（１３−１）は、式（１）で算出される値であり、設定値Ｒを変更することにより任意の倍率の補間（オーバーサンプリング）信号を生成することができる。出力サンプリングクロック（１３−２）は、出力サンプリング周期のクロックである。ディジタル信号の位相φ（ｍ）（１３−３）は、式（２）で算出される値であり、出力サンプリング周期毎のディジタル信号の位相を示す。位相算出部１３では、図３に示す累積加算器１３−４を用いることにより、出力サンプリングクロック単位で設定値Ｒを累積加算して、ディジタル信号の位相φ（ｍ）を算出することができる。また、前述のように、入力サンプリングクロック（１３−５）を生成し出力する。
【００２１】
つぎに、位相精度変換部１４は、入力されたディジタル信号の位相φ（ｍ）に基づいて、ディジタルフィルタ部１０で使用するフィルタ係数を読み出すための位相信号Ａ（ｍ）、および、位相誤差補正部１７に対する補正量Ｂ（ｍ）を、それぞれ式（３）、式（４）にしたがって算出する（ステップＳ２）。そして、位相信号Ａ（ｍ）を係数読み出し部１１、遅延時間調整部１６、および位相誤差補正部１７へ出力し、補正量Ｂ（ｍ）を位相誤差補正部１７へ出力する。
【００２２】
Ａ（ｍ）＝φ（ｍ）／Ｐ  …（３）
Ｂ（ｍ）＝φ（ｍ）ｍｏｄＰ  …（４）
Ｍ＝Ｐ×Ｑ  …（５）
【００２３】
ここで、ＰおよびＱは、式（５）を満たす０以上の整数値であり、Ｑはディジタルフィルタ部１０における位相分解能を示し、Ｐは位相誤差補正部１７における位相分解能を示す。したがって、信号生成装置の位相分解能Ｍは、ディジタルフィルタ部１０の位相分解能Ｑおよび位相誤差補正部１７の位相分解能Ｐの積から求めることができる。
【００２４】
図４は、位相精度変換部１４における式（３）〜式（５）の演算方法の具体例を示す図である。ここでは、回路を簡単化するため、位相分解能Ｐ、Ｑを２のべき乗で表し、それぞれ、Ｐ＝１６（４ビット）、Ｑ＝２５６（８ビット）とし、位相分解能Ｍについては位相分解能Ｐ、Ｑを乗算した結果として、Ｍ＝４０９６（１２ビット）の場合の例を用いて説明する。ディジタル信号の位相φ（ｍ）（１４−１）は、式（２）で表されるように位相分解能Ｍによって取り得る範囲が決まる。Ｍ＝４０９６の場合、ディジタル信号の位相φ（ｍ）は１２ビットで表現される（１４−２）。位相信号Ａ（ｍ）（１４−３）は、式（３）で算出される値であり、Ｐ＝１６の場合、位相信号Ａ（ｍ）はディジタル信号の位相φ（ｍ）の上位８ビットを取ることによって求めることができる。また、補正量Ｂ（ｍ）（１４−４）は、式（４）で算出される値であり、Ｑ＝２５６の場合、補正量Ｂ（ｍ）はディジタル信号の位相φ（ｍ）の下位４ビットを取ることによって求めることができる。したがって、ディジタル信号の位相φ（ｍ）に対し、位相信号Ａ（ｍ）および補正量Ｂ（ｍ）は、上位８ビットと下位４ビットを分離するだけで求めることができる。
【００２５】
メモリ１２は、入力サンプリング周波数の周期の１／Ｑの位相間隔で、０、１／Ｑ、２／Ｑ、…、（Ｑ−１）／Ｑの順番にフィルタ係数を記憶しておく。
【００２６】
係数読み出し部１１は、位相精度変換部１４から出力された位相信号Ａ（ｍ）を読み出しアドレスとして、位相信号Ａ（ｍ）にしたがってメモリ１２からフィルタ係数を読み出し、ディジタルフィルタ部１０に出力し、乗算器３、４、５に用いるフィルタ係数を切り替える（ステップＳ３）。
【００２７】
そして、ディジタルフィルタ部１０は、入力信号と係数読み出し部１１から出力されたフィルタ係数との積和演算を行い、入力信号から補間信号Ｄ（ｍ）を生成し出力する（ステップＳ４）。
【００２８】
つぎに、遅延時間調整部１５は、ディジタルフィルタ部１０から出力された補間信号Ｄ（ｍ）を蓄積する手段を有し、式（３）の位相信号Ａ（ｍ）の更新周期に基づいて規定した遅延時間Ｋだけ遅らせた補間信号Ｄ´（ｍ）（＝Ｄ（ｍ−Ｋ））の値を出力する（ステップＳ５）。
【００２９】
同様に、遅延時間調整部１６は、位相精度変換部１４から出力された位相信号Ａ（ｍ）を蓄積する手段を有し、式（３）の位相信号Ａ（ｍ）の更新周期に基づいて規定した遅延時間Ｋだけ遅らせたＡ’（ｍ）（＝Ａ（ｍ−Ｋ））の値を出力する（ステップＳ６）。
【００３０】
図５は、遅延時間調整部１５、１６を、記憶手段であるメモリで構成した場合の例を示す図である。一例として、遅延時間調整部１６の場合について説明する。図５において、１５−１は、Ｎ個のアドレスを有するメモリである。本メモリはアドレス０から順にＮ−１まで書き込まれ、アドレスＮ−１の次は０に戻ることで繰り返し連続して信号を書き込む。１５−２は、遅延時間調整用のパラメータ設定値であり、遅延時間Ｋは、例えば、式（６）を満足する整数値の中で最小となる値を選択すればよい。
【００３１】
１／Ｑ≦（Ｋ×Ｒ）／Ｍ  …（６）
【００３２】
一例として、Ｒ＝４とすると、上記式（６）は式（７）のように表すことができる。
【００３３】
１／２５６≦（Ｋ×４）／４０９６  …（７）
【００３４】
ここでは、式（７）の条件を満たす最小値であるＫ＝４を設定値とする。入力した信号に対する遅延時間調整方法として、Ａ（ｍ）＝ｎ（１５−３）の場合について説明すると、出力信号としてメモリのアドレスｎ−Ｋに格納されている信号（１５−４）を出力することにより、任意の遅延調整を実現できる。ただし、メモリアドレスの大きさＮは、最大遅延量より大きい値を取る必要がある。この例では、Ｎ＝８のメモリを用意することで実現することができる。
【００３５】
図６は、遅延時間調整部１５の遅延時間Ｋの設定について説明する図である。図６において、横軸は位相、縦軸は信号振幅を示す。１５−５は、ディジタルフィルタ部１０からの出力信号のサンプル点を示している。また、１５−６は、Ｒ＝４、Ｍ＝４０９６を設定例としたときの出力サンプリング周期毎に進む信号位相の変化量（以下、この位相をΔφとする。）を表しており、式（８）の計算で求めることができる。ここで、信号の位相の１周期は２πである。
【００３６】
Δφ＝２π×Ｒ／Ｍ＝２π×４／４０９６＝２π／１０２４  …（８）
【００３７】
したがって、図６では、Ｒ＝４の場合のディジタルフィルタ部１０の出力信号のサンプル点の変化を示しており、ディジタルフィルタ部１０の位相分解能がＱ＝２５６であることから、１５−７に示す２π／２５６の位相間隔毎に振幅が変化するため、４サンプル間隔で信号の振幅が変化している。式（７）を満足する最小の遅延時間Ｋの値は、このときの振幅の変化するまでに必要な最小サンプル数を示しており、ここではＫ＝４以上で信号の振幅が変化するため、遅延時間Ｋを４と設定する。
【００３８】
位相誤差補正部１７では、この信号振幅の変化量をもとにディジタルフィルタ部１０において補間の際に発生した位相誤差（以後、補間位相誤差とする。）による信号振幅の誤差を算出するため、遅延時間調整部１５、１６は、信号振幅が変化するサンプル時間だけ遅延調整を行う必要がある。なお、遅延時間Ｋの設定値は、最小値以外で式（７）を満足する値を設定することも可能である。例えば、遅延時間Ｋを小さく設定した場合、式（８）、（９）で算出された結果が位相誤差補正部１７における演算ビット数が少ないことにより演算時に量子化誤差が影響するときは、遅延時間Ｋの値を大きくすることで演算精度を調整することができる。
【００３９】
また、遅延時間Ｋ＝０を設定することにより、位相誤差補正の機能を停止する機能を有することができる。具体的には、ディジタルフィルタ部１０におけるオーバーサンプリング比が小さいためにディジタルフィルタ部１０で発生する遅延が小さい、すなわち規定された時間よりも遅延時間が小さい場合は、遅延時間調整部１５で補間信号Ｄ（ｍ）を、遅延時間調整部１６で位相信号Ａ（ｍ）を、それぞれ遅延調整しなくても、位相誤差補正部１７で位相誤差を補正するときの精度に影響しない。そのため、ディジタルフィルタ部１０におけるオーバーサンプリング比に応じて、遅延時間Ｋの値を０にすることができる。
【００４０】
このように、ディジタルフィルタ部１０の位相分解能よりも細かい分解能で位相変化する信号を補間により生成することができないため、ディジタルフィルタ部１０の生成できる最小の位相分解能に相当する位相変化が起こったとき、すなわち、ディジタルフィルタ部１０の演算に用いるフィルタ係数が切り替わる周期で補間信号の振幅が初めて変化して出力されることになる。特に、メモリ１２におけるフィルタ係数のメモリ容量を削減するために位相分解能を粗くした場合に本現象は顕著に現れる。そのため、予め遅延時間Ｋを設定しておくことで信号変化が発生するディジタルフィルタ部１０のサンプル数だけ遅延量を付加し、その後、後段の位相誤差補正部１７に入力することで補間位相誤差の補正値の推定精度を向上させることができる。したがって、補間位相誤差を補正可能な範囲で前段のディジタルフィルタ部１０の位相分解能を粗くすることができ、ディジタルフィルタ部１０のフィルタ係数に関わるメモリ１２の容量を減らすことができる。
【００４１】
位相誤差補正部１７は、ディジタルフィルタ部１０からの補間信号Ｄ（ｍ）、遅延時間調整部１５で遅延された遅延補間信号Ｄ’（ｍ）、位相精度変換部１４にて算出された位相信号Ａ（ｍ）、遅延時間調整部１６で遅延された遅延位相信号Ａ’（ｍ）、および、補正量Ｂ（ｍ）の値を用いて補間位相誤差の補正値Ｃ（ｍ）を算出する（ステップＳ７）。ここでは説明を簡単にするため、線形補間により補間位相誤差の補正値Ｃ（ｍ）を算出する。この場合、計算式は式（９）のように表すことができる。
【００４２】
Ｃ（ｍ）＝Ｂ（ｍ）×
（Ｄ（ｍ）−Ｄ’（ｍ））／（（Ａ（ｍ）−Ａ’（ｍ））×Ｐ）  …（９）
【００４３】
そして、位相誤差補正部１７は、式（１０）に示すように、算出した補正値Ｃ（ｍ）を用いてディジタルフィルタ部１０からの補間信号Ｄ（ｍ）を補正し、補正補間信号Ｅ（ｍ）を算出して出力する（ステップＳ８）。
【００４４】
Ｅ（ｍ）＝Ｄ（ｍ）＋Ｃ（ｍ）  …（１０）
【００４５】
図７は、位相誤差補正部１７における補正処理の動作原理を示す図である。ここでは、一例として、説明を簡単にするために補間位相誤差の補正値の計算方法は線形補間法を用いているが、これに限定するものではなく、補間方法については他の一般的に用いられる補間計算を適用してもよい。図７において、横軸は位相、縦軸は信号振幅を示す。１７−１は、ディジタルフィルタ部１０からの出力信号（補間信号）のサンプル点、１７−２は、出力サンプリング周期毎に進む信号位相の変化量、１７−３は、ディジタルフィルタ部１０における位相分解能に相当する位相量、１７−４は、位相誤差補正部１７における位相分解能に相当する位相量、１７−５は、現時刻のディジタルフィルタ部１０からの出力信号のサンプル点、１７−６は、１７−５のサンプル点に対してＫサンプル過去のディジタルフィルタ部１０からの出力信号のサンプル点、１７−７は、位相誤差補正部１７で算出した補間位相誤差を補正する補正値により１７−５のサンプル点を補正した補正後サンプル点を示している。
【００４６】
このとき、サンプル点（１７−５）の補間信号Ｄ（ｍ）の信号振幅とサンプル点（１７−６）の遅延補間信号Ｄ’（ｍ）の信号振幅の振幅差はＤ（ｍ）−Ｄ’（ｍ）となる。また、式（３）で得られたサンプル点（１７−５）の現時刻のディジタルフィルタ部１０からの出力信号のサンプル点における位相信号Ａ（ｍ）、遅延時間調整部１６でＫサンプルだけ遅延した遅延位相信号Ａ’（ｍ）、および位相誤差補正部１７の位相分解能Ｐから、サンプル点（１７−５）とサンプル点（１７−６）の位相の変化量は（Ａ（ｍ）−Ａ’（ｍ）×Ｐ）と表すことができる。これより、位相誤差補正部１７における位相分解能に相当する位相量２π／(Ｐ・Ｑ）あたりの信号振幅の変化量を（Ｄ（ｍ）−Ｄ’（ｍ））／（（Ａ（ｍ）−Ａ’(ｍ））×Ｐ）と表せる。したがって、この変化量に補正量Ｂ（ｍ）を乗算することにより位相誤差補正値Ｃ（ｍ）を求めることができ、式（１０）に示すように補間位相誤差を補正した補正補間信号Ｅ（ｍ）を得ることができる。
【００４７】
以上説明したように、本実施の形態では、信号生成装置において、ディジタルフィルタ部１０の出力である補間信号の所定の間隔での時間差分と位相信号を用いて、ディジタルフィルタ部１０の補間の際に生じる位相誤差に対する補正値を算出し、補間信号を補正することとした。これにより、装置全体としては従来同等の補間精度を保ちつつ、ディジタルフィルタ部１０における補間精度を下げることができるため、ディジタルフィルタ部１０の補間精度を下げられる分だけ補間精度を保証するために必要なメモリ１２内のフィルタ係数のメモリ容量を削減することができ、また、ディジタルフィルタ部１０の出力信号から補間位相誤差を補正しているため、フィルタ係数毎の補間演算は不要となり、フィルタ係数が増大した場合においても演算量を増大させないようにできる。このように、同等の補間精度、フィルタ係数容量削減の効果を保ちつつ、さらに補間処理に必要な演算量を削減することができる。
【符号の説明】
【００４８】
１、２  遅延器
３、４、５  乗算器
６、７  加算器
１０  ディジタルフィルタ部
１１  係数読み出し部
１２  メモリ
１３  位相算出部
１４  位相精度変換部
１５、１６  遅延時間調整部
１７  位相誤差補正部
【図１】
0005787608.tif 000002
【図２】
0005787608.tif 000003
【図３】
0005787608.tif 000004
【図４】
0005787608.tif 000005
【図５】
0005787608.tif 000006
【図６】
0005787608.tif 000007
【図７】
0005787608.tif 000008