(57)【特許請求の範囲】
【請求項１】
それぞれ入力端及び出力端を有し、互いのインダクタンスがほぼ等しい第一及び第二昇圧インダクタと、
プラス端子と制御グランドに接続されるマイナス端子とを有し、前記プラス端子と前記マイナス端子との間に負荷が接続される平滑コンデンサと、
前記第一昇圧インダクタの出力端と前記制御グランドとの間に接続された双方向に導通可能な第一スイッチング素子と、前記第一昇圧インダクタの出力端と前記平滑コンデンサのプラス端子との間に接続され、前記第一スイッチング素子と相補的にオン・オフする第一整流素子と、
前記第二昇圧インダクタの出力端と前記制御グランドとの間に接続された双方向に導通可能な第二スイッチング素子と、前記第二昇圧インダクタの出力端と前記平滑コンデンサのプラス端子との間に接続され、前記第二スイッチング素子と相補的にオン・オフする第二整流素子と、
前記第一及び第二スイッチング素子のオン・オフを制御する制御回路とを備え、
交流電源からの入力電圧が前記第一及び第二昇圧インダクタの入力端同士の間に供給され、前記平滑コンデンサの両端に直流の出力電圧を出力し、
前記制御回路は、前記入力電圧の正方向及び負方向の変化を検出し、前記第一昇圧インダクタ側が高電位になる正の期間には、前記第二スイッチング素子をオンに保持して前記第一スイッチング素子をオン・オフさせ、前記第二昇圧インダクタ側が高電位になる負の期間には、前記第一スイッチング素子をオンに保持して前記第二スイッチング素子をオン・オフさせるスイッチング電源装置において、
入力端と出力端とを有する第一巻線、入力端と出力端とを有し前記第一巻線と同じ巻数で同極性に磁気結合した第二巻線、及び入力端と出力端とを有し前記第一巻線と同じ巻数で同極性に磁気結合した第三巻線とを有する入力線インダクタを備え、
前記入力線インダクタの前記第一及び第二巻線は、前記交流電源と前記第一及び第二昇圧インダクタとの間に挿入され、前記第一巻線の出力端が前記第一昇圧インダクタの入力端に接続され、前記第二巻線の出力端が前記第二昇圧インダクタの入力端に接続され、
前記第三巻線と直列に交流遮断コンデンサが接続されて直列回路が設けられ、当該直列回路における前記第三巻線の入力端側の一端が前記制御グランド又は前記平滑コンデンサのプラス端子に接続され、他端が前記第一又は第二昇圧インダクタの入力端に接続され、
前記第一昇圧インダクタ及び第二昇圧インダクタの入力端同士の間に相間コンデンサが接続され、
前記交流遮断コンデンサ及び前記相間コンデンサは、前記交流電源の周波数に対して高インピーダンスであり、前記第一及び第二スイッチング素子のスイッチング周波数に対して低インピーダンスであり、
前記入力線インダクタのインダクタンスは、前記第一又は第二昇圧インダクタの電流に含まれるスイッチング周波数のノコギリ波成分が、前記第三巻線に発生するスイッチング周波数のノコギリ波電流によって打ち消される程度の値に設定されていることを特徴とするスイッチング電源装置。
【請求項２】
前記入力線インダクタのインダクタンスは、前記第一及び第二昇圧インダクタのインダクタンスの１／２の値に設定されている請求項１記載のスイッチング電源装置。
【請求項３】
前記第三巻線の入力端が前記制御グランド又は前記平滑コンデンサのプラス端子に接続され、
前記第三巻線の出力端と前記第一昇圧インダクタの入力端との間、及び前記第三巻線の出力端と前記第二昇圧インダクタの入力端との間に、前記交流遮断コンデンサが個別に設けられている請求項１記載のスイッチング電源装置。
【請求項４】
前記交流電源と前記入力線インダクタとの間の電源ラインの何れかが第一接地コンデンサを介してフレームグランドに接地され、前記平滑コンデンサの両端の何れかが第二接地コンデンサを介して前記フレームグランドに接地されている請求項１乃至３のいずれか記載のスイッチング電源装置。
【請求項５】
前記制御回路は、入力電流を整形して力率を改善する制御を行う請求項１乃至３のいずれか記載のスイッチング電源装置。
【請求項６】
前記第一及び第二昇圧インダクタは、互いに巻数が等しく逆極性に磁気結合している請求項１乃至３のいずれか記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、交流の入力電圧を直流の出力電圧に変換するブリッジレス・ブースト・コンバータ方式のスイッチング電源装置に関する。
【背景技術】
【０００２】
通常のＤＣ−ＤＣコンバータは、正・負に変化する交流電圧が入力されると正常に動作できないので、交流入力用のスイッチング電源装置を構成する場合、入力段に交流電圧を正の脈流電圧に変換するブリッジ整流器を設け、その後段にＤＣ−ＤＣコンバータが接続される。しかし、ブリッジ整流器には大きな導通損失が発生するので、スイッチング電源装置の効率を低下させる大きな要因となっていた。
【０００３】
近年、損失の大きいブリッジ整流器を省略できるスイッチング電源装置が複数提案されており、例えば、図９に示すスイッチング電源装置１０ように、２組の昇圧チョッパ回路が出力の平滑コンデンサを共用する形で設けられたブリッジレス・ブースト・コンバータがある。
【０００４】
スイッチング電源装置１０は、互いに巻数が等しく逆極性に磁気結合した第一及び第二昇圧インダクタ１２，１４を備え、それぞれ入力端１２ａ，１４ａ及び出力端１２ｂ，１４ｂを有し、入力端１２ａ，１４ｂ同士の間に相間コンデンサ１５が接続されている。第一及び第二昇圧インダクタ１２，１４は、磁気結合しない独立したインダクタ素子が使用される場合もあるが、後述する回路動作については同じである。また、両端に負荷１８が接続される平滑コンデンサ１６を備え、そのマイナス端子が制御グランド２０に接続されている。
【０００５】
第一昇圧インダクタ１２の出力端１２ｂと制御グランド２０との間には、双方向に導通可能なＭＯＳ型ＦＥＴである第一スイッチング素子２２が接続され、第一昇圧インダクタ１２の出力端１２ｂと平滑コンデンサ１６のプラス端子との間に、第一スイッチング素子２２と相補的にオン・オフするダイオードである第一整流素子２４が接続されている。同様に、第二昇圧インダクタ１４の出力端１４ｂと制御グランド２０との間に、双方向に導通可能なＭＯＳ型ＦＥＴである第二スイッチング素子２６が接続され、第二昇圧インダクタ１４の出力端１４ｂと平滑コンデンサ１６のプラス端子との間に、第二スイッチング素子２６と相補的にオン・オフするダイオードである第二整流素子２８が接続されている。第一及び第二スイッチング素子２２，２６の各ゲート端子には、制御回路３０が接続されている。制御回路３０の基準電位は、第一及び第二スイッチング素子２２，２６のソース端子が接続されている制御グランド２０である。
【０００６】
スイッチング電源装置１０は、第一及び第二昇圧インダクタ１２，１４の入力端１２ａ，１４ａ同士の間に交流電源３３の入力電圧Ｖｉが入力され、平滑コンデンサ１６の両端に直流の出力電圧Ｖｏを出力する。このとき、制御回路３０は、入力電圧Ｖｉの状態を検出し、第一昇圧インダクタ１２の側が高電位になる正の期間には、第二スイッチング素子２６をオンに保持して第一スイッチング素子２２をオン・オフさせ、第二昇圧インダクタ１４の側が高電位になる負の期間には、第一スイッチング素子２２をオンに保持して第二スイッチング素子２６をオン・オフさせる。そして、第一及び第二スイッチング素子２２，２６のオン時間ｔｏｎとオフ時間ｔｏｆｆを変化させることによって、出力電圧Ｖｏを所定の値に安定化する制御を行う。それと同時に、入力電流Ｉｉを整形して力率を改善する制御も行う。
【０００７】
スイッチング電源装置１０の各部の波形は図１０に示す通りである。ここでは、オン時間ｔｏｎとオフ時間ｔｏｆｆとの合計時間が一定になるように、すなわちスイッチング周波数Ｆｓｗが一定になるようにスイッチングしている。スイッチング周波数Ｆｓｗは、交流電源３３の周波数Ｆ３３よりも非常に高い周波数である。図１０から分かるように、スイッチング電源装置１０は、２組の昇圧チョッパ回路が正の期間と負の期間ごとに交代でスイッチングし、全期間を通して入力電圧Ｖｉを昇圧し、所定の出力電圧Ｖｏを出力することができる。
【０００８】
図１１は、正の期間における入力電圧Ｖｉが比較的高いとき（正の期間の中間点付近）の時間軸を拡大し、各部の電流波形を表したタイムチャートである。第一昇圧インダクタ１２の電流Ｉ１２（第一スイッチング素子２２及び第一整流素子２４の接続点に向かう方向を正方向とする）は、正弦波状の入力電流Ｉｉにノコギリ波成分が重畳した波形となる。第一スイッチング素子２２がオンの期間の電流Ｉ１２は、第一スイッチング素子２２に向かって流れ、オフの期間の電流Ｉ１２は、第一整流素子２４に向かって流れる。第二昇圧インダクタ１４の電流Ｉ１４（第二スイッチング素子２６及び第二整流素子２８の接続点に向かう方向を正方向とする）は、上記の電流Ｉ１２がオンに保持されている第二スイッチング素子２６を通じて戻ってくる電流である。以下、図１１の電流Ｉ１２の波形に表わされる電流、すなわち、第一昇圧インダクタ１２を通じて流れ込み、第二昇圧インダクタ１４を通じて流れ出る電流をノーマルモード電流Ｉｎｏと称す。
【０００９】
第一及び第二昇圧インダクタ１２，１４の各インダクタンスをＬとすると、ノーマルモード電流Ｉｎｏのノコギリ波成分ΔＩｎｏは、式（１）のように表わされる。
【数１】
0005683438.tif 000002
【００１０】
また、特許文献１には、図１２に示すスイッチング電源装置３２ように、上記スイッチング電源１０の構成に加え、入力段にコモンモード・インダクタ３４及び２つのコンデンサ３６で成るＬＣフィルタ回路３８が設けられたブリッジレス・ブースト・コンバータが開示されている。
【００１１】
制御回路３０の基準電位は制御グランド２０であり、制御回路３０が昇圧インダクタ１２，１４の入力端１２ａ，１４ａをモニタしたときの電圧ＶＬ，ＶＮの波形は、図１０に示すように、振幅Ｖｏ／２のパルス電圧が負方向に湾曲したような波形になる。このパルス電圧は、制御回路３０が入力電圧Ｖｉを検出する際のノイズとなり、また、交流電源３３への同相の帰還ノイズとなる。ＬＣフィルタ回路３８は、図１３の等価回路に示す低域遮断フィルタとなって上記の同相のパルス電圧を減衰させ、スイッチング電源装置３２の入力端（電圧ＶＮａ）に現れるパルス電圧を小さくする働きをする。相間コンデンサ１５は、第一及び第二昇圧インダクタに流れるノーマルモード電流Ｉｎｏが交流電源３３に向けて流出しないようにバイパスするコンデンサであり、上記の同相のパルス電圧に対してほとんど関与しない。
【００１２】
また、特許文献２には、電力ライン（電力線路）のノイズ除去用の障害波防止器であって、１対１のトランス及びコンデンサを使用して、相間ノイズを除去する構成が開示されている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】ＵＳ２０１１／００３７４４４号公報
【特許文献２】実公昭５７−８２４７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかし、特許文献１のスイッチング電源装置３２のように、第一及び第二昇圧インダクタ１２，１４の入力段にＬＣフィルタ回路３８を設けたとしても、電圧ＶＬ，ＶＮに含まれる同相のパルス電圧を確実に除去することは困難である。上記のように、問題となる同相パルス電圧の振幅はＶｏ／２であり、例えば入力電圧ＶｉがＡＣ１００〜２００Ｖの場合、通常は出力電圧ＶｏがＤＣ４００Ｖ程度に設定されるので、同相パルス電圧の振幅は２００Ｖと非常に大きくなる。従って、小型のＬＣフィルタ回路３８を使用すると、図１３の等価回路に示すように、電圧ＶＮａにある振幅の同相パルス電圧が残ってしまい、その結果、制御回路３０が入力電圧Ｖｉを精度よく検出することができない。また、電圧ＶＮａに含まれる同相パルス電圧が交流電源３３への帰還ノイズとなり、各種のＥＭＩ規格（例えば、雑音端子電圧など）を逸脱する原因となる。
【００１５】
また、特許文献２の障害波防止器は、２つの巻線を有するトランスを用いてノーマルモードの相間ノイズを除去するものであり、そのままスイッチング電源装置３２に適用しても、上記の同相パルス電圧を除去することができない。
【００１６】
さらに近年、スイッチング電源装置の効率の向上の要請が強く、さらなる回路損失の低減が電源設計上の大きな課題になっている。
【００１７】
この発明は、上記背景技術に鑑みて成されたものであり、入力に帰還する同相ノイズが小さく、小型化・高効率化が容易なブリッジレス・ブースト・コンバータ方式のスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
この発明は、それぞれ入力端及び出力端を有し互いのインダクタンスがほぼ等しい第一及び第二昇圧インダクタと、プラス端子と制御グランドに接続されるマイナス端子とを有し、前記プラス端子と前記マイナス端子との間に負荷が接続される平滑コンデンサと、前記第一昇圧インダクタの出力端と前記制御グランドとの間に接続された双方向に導通可能な第一スイッチング素子と、前記第一昇圧インダクタの出力端と前記平滑コンデンサのプラス端子との間に接続され、前記第一スイッチング素子と相補的にオン・オフする第一整流素子と、前記第二昇圧インダクタの出力端と前記制御グランドとの間に接続された双方向に導通可能な第二スイッチング素子と、前記第二昇圧インダクタの出力端と前記平滑コンデンサのプラス端子との間に接続され、前記第二スイッチング素子と相補的にオン・オフする第二整流素子と、前記第一及び第二スイッチング素子のオン・オフを制御する制御回路とを備え、交流電源からの入力電圧が前記第一及び第二昇圧インダクタの入力端同士の間に供給され、前記平滑コンデンサの両端に直流の出力電圧を出力し、
前記制御回路は、前記入力電圧の正方向及び負方向の変化を検出し、前記第一昇圧インダクタ側が高電位になる正の期間には、前記第二スイッチング素子をオンに保持して前記第一スイッチング素子をオン・オフさせ、前記第二昇圧インダクタ側が高電位になる負の期間には、前記第一スイッチング素子をオンに保持して前記第二スイッチング素子をオン・オフさせるスイッチング電源装置であって、
入力端と出力端とを有する第一巻線、入力端と出力端とを有し前記第一巻線と同じ巻数で同極性に磁気結合した第二巻線、及び、入力端と出力端とを有し前記第一巻線と同じ巻数で同極性に磁気結合した第三巻線とを有する入力線インダクタを備え、前記入力線インダクタの前記第一及び第二巻線は、前記交流電源と前記第一及び第二昇圧インダクタとの間に挿入され、前記第一巻線の出力端が前記第一昇圧インダクタの入力端に接続され、前記第二巻線の出力端が前記第二昇圧インダクタの入力端に接続され、前記第三巻線と直列に交流遮断コンデンサが接続されて直列回路が設けられ、当該直列回路における前記第三巻線の入力端側の一端が前記制御グランド又は前記平滑コンデンサのプラス端子に接続され、他端が前記第一又は第二昇圧インダクタの入力端に接続され、前記第一昇圧インダクタ及び第二昇圧インダクタの入力端同士の間に相間コンデンサが接続され、
前記交流遮断コンデンサ及び前記相間コンデンサは、前記交流電源の周波数に対して高インピーダンスであり、前記第一及び第二スイッチング素子のスイッチング周波数に対して低インピーダンスであり、前記入力線インダクタのインダクタンスは、前記第一又は第二昇圧インダクタの電流に含まれるスイッチング周波数のノコギリ波成分が、前記第三巻線に発生するスイッチング周波数のノコギリ波電流によって打ち消される程度の値に設定されているスイッチング電源装置である。
【００１９】
前記入力線インダクタのインダクタンスは、前記第一及び第二昇圧インダクタのインダクタンスの１／２の値に設定されている。また、前記第三巻線の入力端が前記制御グランド又は前記平滑コンデンサのプラス端子に接続され、前記第三巻線の出力端と前記第一昇圧インダクタの入力端との間、及び、前記第三巻線の出力端と前記第二昇圧インダクタの入力端との間に、前記交流遮断コンデンサが個別に設けられている。
【００２０】
また、前記交流電源と前記入力線インダクタとの間の電源ラインの何れかが第一接地コンデンサを介してフレームグランドに接地され、前記平滑コンデンサの両端の何れかが第二接地コンデンサを介して前記フレームグランドに接地されていてもよい。また、前記制御回路は、入力電流を整形して力率を改善する制御を行うものであってもよい。また、前記第一及び第二昇圧インダクタは、互いに巻数が等しく逆極性に磁気結合していてもよい。
【発明の効果】
【００２１】
この発明のスイッチング電源装置によれば、入力段に３巻線を有する小型の入力線インダクタ及び交流遮断コンデンサを設けることによって、入力に帰還するスイッチング周波数の同相パルス電圧を容易に除去することができる。
【００２２】
また、入力線インダクタと第一及び第二昇圧インダクタの各インダクタンス比を適宜調整することによって、第一及び第二昇圧インダクタに流れる電流のうちのスイッチング周波数のノコギリ波成分を相殺し、第一及び第二昇圧インダクタの抵抗成分の損失や第一及び第二スイッチング素子の導通損失を低減することができる。
【図面の簡単な説明】
【００２３】
【図１】この発明のスイッチング電源装置の第一実施形態を示す回路図である。
【図２】第一実施形態のスイッチング電源装置の動作を説明するタイムチャートである。
【図３】図２の時間軸を拡大したタイムチャートである。
【図４】第一実施形態のスイッチング電源装置の同相パルス電圧に対する動作を説明する等価回路である。
【図５】第一実施形態のスイッチング電源装置の変形例を示す回路図（ａ），（ｂ）である。
【図６】この発明のスイッチング電源装置の第二実施形態を示す回路図である。
【図７】第二実施形態のスイッチング電源装置の同相パルス電圧に対する動作を説明する等価回路である。
【図８】第二実施形態のスイッチング電源装置の変形例を示す回路図である。
【図９】一般的なブリッジレス・ブースト・コンバータ方式のスイッチング電源装置を示す回路図である。
【図１０】図９のスイッチング電源装置の動作を説明するタイムチャートである。
【図１１】図１０の時間軸を拡大したタイムチャートである。
【図１２】従来のスイッチング電源装置を示す回路図である。
【図１３】図１２のスイッチング電源装置の同相のパルス電圧に対する動作を説明する等価回路である。
【発明を実施するための形態】
【００２４】
以下、この発明のスイッチング電源装置の第一実施形態について、図１〜図５に基づいて説明する。ここで、上記の一般的なスイッチング電源装置１０と同様の構成は、同一の符号を付して説明を省略する。第一実施形態のスイッチング電源装置４０は、図１に示すように、上記スイッチング電源１０の構成に加え、入力段に入力線インダクタ４２、交流遮断コンデンサ４４及び相間コンデンサ４６が設けられている。
【００２５】
入力線インダクタ４２は、入力端４８ａ及び出力端４８ｂを有する第一巻線４８と、入力端５０ａ及び出力端５０ｂを有する第二巻線５０と、入力端５２ａ及び出力端５２ｂを有する第三巻線５２とを備え、３つの巻線４８，５０，５２は巻数が等しく、互いに同極性に磁気結合している。第一巻線４８は、極性を示すドットを付した入力端４８ａが交流電源３３の一端に接続され、出力端４８ｂが第一昇圧インダクタ１２の入力端１２ａに接続されている。第二巻線５０は、ドットを付した入力端５０ａが交流電源３３の他端に接続され、出力端５０ｂが第二昇圧インダクタ１４の入力端１４ａに接続されている。第三巻線５２は、ドットを付した入力端５２ａに交流遮断コンデンサ４４の一端が接続され、出力端５２ｂが第二昇圧インダクタ１４の入力端１４ａに接続されている。また、交流遮断コンデンサ４４の他端が制御グランド２０に接続されている。さらに、第一巻線４８の入力端４８ａと第二巻線５０の入力端５０ａとの間に、相間コンデンサ４６が接続されている。
【００２６】
ここで、入力線インダクタ４２のインダクタンス、すなわち第一、第二及び第三巻線４８，５０，５２の各インダクタンスは、第一及び第二昇圧インダクタ１２，１４の各インダクタンスＬの半分の値のＬ／２に設定されている。また、交流遮断コンデンサ４４及び相間コンデンサ４６は、交流電源３３の周波数Ｆ３３（例えば５０Ｈｚ）に対して非常に高インピーダンスであり、第一及び第二スイッチング素子２２，２６のスイッチング周波数Ｆｓｗ（例えば１００ｋ〜２００ｋＨｚ）に対して非常に低インピーダンスである。相間コンデンサ１５についても同様である。
【００２７】
次に、スイッチング電源装置４０の動作を説明する。上述したように、制御回路３０は、入力電圧Ｖｉの状態を検出し、第一昇圧インダクタ１２の側が高電位になる正の期間は、図２に示すように、第二スイッチング素子２６をオンに保持して第一スイッチング素子２２をオン・オフさせ、第二昇圧インダクタ１４の側が高電位になる負の期間は、第一スイッチング素子２２をオンに保持して第二スイッチング素子２６をオン・オフさせる。ここでは、第一及び第二スイッチング素子２２，２６がオン・オフするスイッチング周波数Ｆｓｗを一定とし、オンの時比率を制御することによって出力電圧Ｖｏを安定化し、合わせて入力電流Ｉｉを正弦波状に整形する力率改善の制御も行う。
【００２８】
まず、正の期間の動作について説明する。制御グランド２０を基準とする第一昇圧インダクタ１２の入力端１２ａの電圧ＶＬと、制御グランド２０を基準とする第二昇圧インダクタ１４の入力端１４ａの電圧ＶＮは、図１０に示すスイッチング電源装置１０の場合と同様である。
【００２９】
電圧ＶＮは、スイッチング周波数Ｆｓｗで繰り返される振幅Ｖｏ／２のパルス電圧が、約Ｖｉ／２だけ負方向に湾曲したような波形になる。電圧ＶＮは、第一スイッチング素子がオン・オフする１周期の中で、オンの期間に負電圧−ＶＮ（ｏｎ）、オフの期間に正電圧＋ＶＮ（ｏｆｆ）となり、かつオンの期間のＶＴ積とオフの期間のＶＴ積とが等しくなる。電圧ＶＮ（ｏｎ）は、入力電圧Ｖｉの半分の電圧である。
【００３０】
【数２】
0005683438.tif 000003
【数３】
0005683438.tif 000004
【数４】
0005683438.tif 000005
【００３１】
式（２），（３）において、ｔｏｎは第一スイッチング素子２２のオン時間、ｔｏｆｆは第一スイッチング素子２２のオフ時間である。制御回路３０は、スイッチング周期１／Ｆｓｗを一定に保ちながら、入力電圧Ｖｉが低くなるとオン時間ｔｏｎを長くし、入力電圧Ｖｉが高くなるとオン時間ｔｏｎを短くする制御を行う。従って、電圧ＶＮの波形が、図２に示すように、負の方向に湾曲したような形になる。
【００３２】
電圧ＶＬは、電圧ＶＮに、相間コンデンサ１５の両端電圧Ｖ１５（入力端１４ａを基準とする）である入力電圧Ｖｉが合算された電圧であり、式（５）のように表わされる。
【数５】
0005683438.tif 000006
【００３３】
第三巻線５２と交流遮断コンデンサ４４との直列回路の両端には、電圧ＶＮが印加される。正の期間の電圧ＶＮには、交流電源３３の周波数Ｆ３３の成分が含まれていないので、交流遮断コンデンサ４４の電圧Ｖ４４（制御グランド２０を基準とする）がほぼゼロとなり、第三巻線５２の両端電圧Ｖ５２（入力端５２ａを基準とする）が、ほぼ電圧ＶＮとなる。
【００３４】
第一巻線４８は第三巻線５２と磁気結合しているので、その両端電圧Ｖ４８（入力端４８ａを基準とする）が、電圧Ｖ５２と同様に電圧ＶＮとなる。従って、第一巻線４８の入力端４８ａの電圧ＶＬａ（制御グランド２０を基準とする）は、式（６）のように表わされる。
【数６】
0005683438.tif 000007
【００３５】
第二巻線５０は第三巻線５２と磁気結合しているので、その両端電圧Ｖ５０（入力端５０ａを基準とする）が、電圧Ｖ５２と同様に電圧ＶＮとなる。従って、第二巻線５０の入力端５０ａの電圧ＶＮａ（制御グランド２０を基準とする）は、式（７）のように表わされる。
【数７】
0005683438.tif 000008
【００３６】
従って、式（６），（７）から分かるように、第一及び二昇圧インダクタ１２，１４の入力端１２ａ，１２ｂの電圧ＶＬ，ＶＮに含まれるスイッチング周波数Ｆｓｗのパルス電圧は、入力線インダクタ４２及び交流遮断コンデンサ４４によってほぼ完全に除去され、スイッチング電源装置４０の入力端の電圧ＶＬａ，ＶＮａに発生しない。
【００３７】
図３は、正の期間における入力電圧Ｖｉが比較的高いとき（正の期間の中間点付近）の時間軸を拡大し、各部の電流波形を表したタイムチャートである。交流遮断コンデンサ４４に流れる電流Ｉ４４は、ゼロを中心にしたノコギリ状の波形になる。電流Ｉ４４の振幅ΔＩ４４は、第三巻線５２のインダクタンスＬ／２、オンの期間に第三巻線５２に印加される電圧ＶＮ（ｏｎ）、及びオン時間ｔｏｎを用いて、式（８）のように表わされる。
【数８】
0005683438.tif 000009
【００３８】
第一スイッチング素子２２がオンの期間、ノコギリ波である電流Ｉ４４は、２つの経路（第一及び第二の経路）に流れる。第一の経路は、第三巻線５２、相間コンデンサ１５、第一昇圧インダクタ１２、第一スイッチング素子２２、交流遮断コンデンサ４４の経路である。第二の経路は、第三巻線５２、第二昇圧インダクタ１４、第二スイッチング素子２６、交流遮断コンデンサ４４の経路である。第一の経路にある相間コンデンサ１５は、スイッチング周波数Ｆｓｗにおいて非常に低インピーダンスであり、第一及び第二昇圧インダクタ１２，１４の各インピーダンスが等しく、第一及び第二スイッチング素子２２，２６の導通抵抗も等しいので、電流Ｉ４４は、第一及び第二の経路にほぼ均等に分流する。従って、第一昇圧インダクタ１２の電流Ｉ１２は、図１１で説明したノーマルモード電流Ｉｎｏと、電流Ｉ４４の半分の電流とを合算した電流となる。従って電流Ｉ１２のノコギリ波成分ΔＩ１２は、式（９），式（１０）のように表わされる。
【数９】
0005683438.tif 000010
【数１０】
0005683438.tif 000011
【００３９】
一方、電流Ｉ１４は、ノーマルモード電流Ｉｎｏが逆向きになるので、ノコギリ波成分ΔＩ１４は式（１１），（１２）のように表わされ、インダクタンスＬによらずほぼゼロとなる。
【数１１】
0005683438.tif 000012
【数１２】
0005683438.tif 000013
【００４０】
従って、式（１０），（１２）及び式（１）から分かるように、スイッチング電源装置４０における電流Ｉ１２のノコギリ波成分ΔＩ１２は、図９の一般的なスイッチング電源装置１０におけるノコギリ波成分ΔＩ１２の２倍の値になる。一方、スイッチング電源装置４０における電流Ｉ１４のノコギリ波成分ΔＩ１４は、図９に示す一般的なスイッチング電源装置１０におけるノコギリ波成分ΔＩ１４がほぼゼロになる。また、例えば、スイッチング電源装置４０における第一及び第二昇圧インダクタ１２，１４のインダクタンスを（２・Ｌ）に変更し、かつ第三巻線５２のインダクタンスをＬに設定すれば、ノコギリ波成分ΔＩ１２が一般的なスイッチング電源装置１０とほぼ同じ値のまま、ノコギリ波成分ΔＩ１４をほぼゼロにすることが可能である。
【００４１】
なお、上記の式（１）〜式（１２）は、図３に示すように、第一昇圧インダクタ１２の電流Ｉ１２がゼロアンペアを超える範囲で変化する期間において成り立つ式である。ここでは電流Ｉ１２がゼロアンペアを以下になる期間の説明は省略するが、ほぼ同様の動作を行う結果、式（７）のように電圧ＶＮａがほぼゼロボルトとなり、式（１２）のようにノコギリ波成分ΔＩ１４がほぼゼロになる。
【００４２】
負の期間の動作も、正の期間と基本的に同じである。負の期間においては、図２に示すように、交流遮断コンデンサ４４の電圧Ｖ４４が（−Ｖｉ）となり、電圧ＶＬａがほぼゼロ、電圧ＶＮａが（−Ｖｉ）となる。また、ノコギリ波成分ΔＩ１２，ΔＩ１４は、正の期間と反対に、ノコギリ波成分ΔＩ１２が式（１２）のようにほぼゼロとなり、ノコギリ波成分ΔＩ１４が式（１０）の右辺の値となる。
【００４３】
以上説明したように、スイッチング電源装置４０によれば、入力段に小型の入力線インダクタ４２及び交流遮断コンデンサ４４を設けることにより、図４の等価回路に表わされる要領でスイッチング周波数Ｆｓｗの同相ノイズが除去され、制御回路３０が精度よく入力電圧Ｖｉを検出することができる。また、交流電源３３に同相ノイズが帰還するのを防止することができる。また、第三巻線５２と直列に接続されている交流遮断コンデンサ４４は、交流電源３３の周波数Ｆ３３に対するインピーダンスが非常に高いので、第三巻線５２の電圧Ｖ５２に周波数Ｆ３３の電圧成分が発生しない。従って、小型の入力線インダクタ４２でも磁気飽和が発生しにくい。
【００４４】
また、入力線インダクタ４２と第一及び第二昇圧インダクタ１２，１４の各インダクタンス比を調整することによって、第一及び第二昇圧インダクタ１２，１４に流れる電流Ｉ１２，Ｉ１４に含まれるスイッチング周波数Ｆｓｗのノコギリ波成分を相殺することができる。これにより、第一及び第二昇圧インダクタ１２，１４の抵抗成分の損失や、第一及び第二スイッチング素子２２，２６の導通損失を低減することができる。上述したように、電流Ｉ１２，Ｉ１４のノコギリ波成分を理想的に相殺するには、入力線インダクタ４２のインダクタンスを、第一及び第二昇圧インダクタ１２，１４の各インダクタンスの半分の値に設定すればよい。しかし、入力線インダクタ４２のインダクタンスをあまり小さくすると、第三巻線５２に流れる電流Ｉ４４の振幅ΔＩ４４が大きくなり、第三巻線５２の抵抗損失の増加を抑えるために電線を太くしなければならず、入力線インダクタ４８が大型化するおそれがある。従って、インダクタンス比は、各インダクタ４２，１２，１４、各スイッチング素子２２，２６に負担させる損失の配分、各素子の外形のバランス等を考慮して調整するとよい。なお、このインダクタンス比を調整・変更しても、上記の同相パルス電圧を除去する動作には影響しない。
【００４５】
次に、上記スイッチング電源装置４０における第三巻線５２及び交流遮断コンデンサ４４の接続方法の変形例について説明する。交流遮断コンデンサ４４は、第三巻線５２と直列に設けられ、当該直列回路は、第三巻線５２の入力端５２ａの側の一端が制御グランド２０又は平滑コンデンサ１６のプラス端子に接続され、他端が前記第一又は二昇圧インダクタ１２，１４の入力端１２ａ，１４ａに接続されていればよい。従って、図１の交流遮断コンデンサ４４の制御グランド２０に接続されている一端を平滑コンデンサ１６のプラス端子に接続したり、第三巻線５２の出力端５２ｂを第一昇圧インダクタ１２の入力端１２ａに接続したりしてもよく、同様の作用効果を得ることができる。また、図５（ａ）に示すように、第三巻線５２と交流遮断コンデンサ４４の順番を逆にして、第三巻線５２を制御グランド２０の側に設けてもよい。また、図５（ｂ）に示すように、図５（ａ）の構成から相間コンデンサ１５を除去し、第三巻線５２の出力端５２ｂと第一昇圧インダクタ１２の入力端１２ａとの間に、第二の交流遮断コンデンサ４４を追加する構成にしてもよい。この構成の場合、第一及び第二の交流遮断コンデンサ４４が相間コンデンサ１５としても動作し、かつ上述した電流Ｉ４４が流れる第一の経路と第二の経路のインピーダンスのバランスを良くすることができる。従って、第一の経路と第二の経路に流れる電流Ｉ４４がより均等化され、電流Ｉ１２，Ｉ１４のノコギリ波成分ΔＩ１２，ΔＩ１４の相殺を精度よく行うことができる。
【００４６】
次に、この発明のスイッチング電源装置の第二実施形態について、図６〜図８に基づいて説明する。ここで、上記スイッチング電源装置１０，４０と同一の構成は、同一の符号を付して説明を省略する。第二実施形態のスイッチング電源装置５４は、図６に示すように、上記スイッチング電源４０の構成に加え、電源ラインである第二巻線５０の入力端５０ａをフレームグランド５６に接地する第一接地コンデンサ５８と、平滑コンデンサ１６のマイナス端子をフレームグランド５６に接地する第二接地コンデンサ６０が設けられている。
【００４７】
フレームグランド５６は、電源回路が組み込まれた金属筺体等が接続される電位である。破線で記載したコンデンサ６２は、入力線インダクタ４２の第一及び第二巻線４８，５０の浮遊容量であり、同じくコンデンサ６６は、第三巻線５２の浮遊容量である。
【００４８】
スイッチング電源装置５４の同相パルス電圧に対する動作について、図７の等価回路を用いて説明する。入力線インダクタ４２に浮遊容量（コンデンサ６４，６６）が存在すると、式（７）に示す理想的な動作が行われない場合がある。電圧ＶＬ，ＶＮに含まれるパルス電圧には、スイッチング周波数Ｆｓｗの成分に加え、もっと高い周波数の成分が含まれている。そして、周波数が高く振幅の大きい高周波成分を含まれている場合、それがノイズ源となって、交流電源３３に向かうノイズ電流Ｉｋが浮遊容量６４を通じて流れようとする。しかし、このノイズ電流Ｉｋは、第一及び第二接地コンデンサ５８，６０によってバイパスされるので、交流電源３３への流出量を小さくすることができる。また、フレームグランド５６と交流電源３３の出力端との間に発生する電圧ＶＮｂが低インピーダンスの第一接地コンデンサ５８によって小さく抑えられ、かつ相間コンデンサ４６により第一及び第二巻線４８，５０の入力端４８ａ，５０ａが高周波領域で確実に同電位となるので、雑音端子電圧等のＥＭＩ規格を充足させるために接続する外部フィルタ（図示しない外付けのフィルタ回路）の設計が容易になる。
【００４９】
また、負荷１８がＤＣ−ＤＣコンバータの場合、負荷１８の内部にもノイズ源となる高周波成分が存在し、交流電源３３に向けうノイズ電流が浮遊容量６２を通じて流れようとする。しかし、このノイズ電流も第一及び第二接地コンデンサ５８，６０によってバイパスされ、同様の作用効果を得ることができる。
【００５０】
次に、上記スイッチング電源装置５４における第一及び第二接地コンデンサ５８，６０の接続方法の変形例について説明する。第一接地コンデンサ５８は、交流電源３３と入力線インダクタ４２の入力端との間の電源ラインの何れかとフレームグランド５６との間に接続されていればよい。従って、図６では第一接地コンデンサ５８の一端が第二巻線５０の入力端５０ａに接続されているが、第一巻線４８の入力端４８ａに接続しても同様の作用効果を得ることができる。また、図８に示すように、相間コンデンサ４６を削除して入力端４８ａ，５０ａの双方を第一接地コンデンサ５８で接地すれば、２つの第一接地コンデンサ５８が相間コンデンサ４６としても働き、かつ２つの電源ラインの高周波領域の電位バランスがより良くなるので、雑音端子電圧等のＥＭＩ規格を充足させるための外部フィルタの設計がさらに容易になる。
【００５１】
また、第二接地コンデンサ６０は、平滑コンデンサ１６の両端の何れかとフレームグランド５６との間に接続されていればよい。従って、図６では第二接地コンデンサ６０の一端が平滑コンデンサ１６のマイナス端子に接続されているが、プラス端子に接続されていても同様の作用効果を得ることができる。また、図８に示すように、プラス端子入力端４８ａ，５０ａの双方を２つの第二接地コンデンサ６０で接地すれば、２つの出力ラインの高周波領域の電位バランスがよくなり、雑音端子電圧等のＥＭＩ規格を充足させるための外部フィルタの設計がさらに容易になる。
【００５２】
なお、この発明のスイッチング電源装置は、上記実施形態に限定されるものではない。制御回路は、少なくとも、第一及び第二スイッチング素子のオン時間とオフ時間とを可変することによって出力電圧Ｖｏを一定の値に制御するものであればよく、例えばスイッチング周波数Ｆｓｗが変化する制御方式でもよいし、力率改善を行わないものであってもよい。
【００５３】
また、第一及び第二昇圧インダクタは、インダクタンスがほぼ等しければよく、互いの磁気結合の有無は問わない。上記の第一及び第二昇圧インダクタ１２，１４のように磁気結合させる場合、双方の巻線を１つのコア材に回巻して一部品として形成することができ、またインダクタンスや抵抗成分のバランスも取りやすい等の利点がある。一方、磁気結合させない場合、第一及び第二昇圧インダクタが独立した別個の部品となり、各インダクタの発熱を分散させることができる等の利点がある。従って、磁気結合させるか否かは、個々の電源装置の都合に合わせて自由に選択することができる。
【符号の説明】
【００５４】
１０，３２，４０，５４  スイッチング電源装置
１２  第一昇圧インダクタ
１２ａ  入力端
１２ｂ  出力端
１４  第二昇圧インダクタ
１４ａ  入力端
１４ｂ  出力端
１５  相間コンデンサ
１６  平滑コンデンサ
２０  制御グランド
２２  第一スイッチング素子
２４  第一整流素子
２６  第二スイッチング素子
２８  第二整流素子
３０  制御回路
４２  入力線インダクタ
４４  交流遮断コンデンサ
４８  第一巻線
４８ａ  入力端
４８ｂ  出力端
５０  第二巻線
５０ａ  入力端
５０ｂ  出力端
５２  第三巻線
５２ａ  入力端
５２ｂ  出力端
５６  フレームグランド
５８  第一接地コンデンサ
６０  第二接地コンデンサ
Ｖｉ  入力電圧
Ｖｏ  出力電圧
【図１】
0005683438.tif 000014
【図２】
0005683438.tif 000015
【図３】
0005683438.tif 000016
【図４】
0005683438.tif 000017
【図５】
0005683438.tif 000018
【図６】
0005683438.tif 000019
【図７】
0005683438.tif 000020
【図８】
0005683438.tif 000021
【図９】
0005683438.tif 000022
【図１０】
0005683438.tif 000023
【図１１】
0005683438.tif 000024
【図１２】
0005683438.tif 000025
【図１３】
0005683438.tif 000026