(57)【特許請求の範囲】
【請求項１】
画面表示時において、信号ハイ期間にハイ電圧を、前記信号ハイ期間以外の期間である信号ロー期間にロー電圧を、ゲート信号線に印加する、シフトレジスタ基本回路を、備える、ゲート信号線駆動回路であって、
前記シフトレジスタ基本回路は、
画面表示時には前記信号ハイ期間にハイ電圧となる所定の周期のクロック信号が入力されるクロック電圧線が入力側に接続されるとともに、前記信号ハイ期間に応じてオンされ、前記信号オフ期間に応じてオフされ、オン状態において前記ゲート信号線に前記クロック信号線の電圧を印加する、ゲート線ハイ電圧印加回路と、
画面表示時にはロー電圧となる第１基準電圧線が入力側に接続されるとともに、前記信号ロー期間に応じてオンされ、前記信号ハイ期間に応じてオフされ、オン状態において前記ゲート信号線に前記第１基準電圧線の電圧を印加する、ゲート線ロー電圧印加回路と、
を、備え、
前記シフトレジスタ基本回路は、
画面非表示の所定の期間に、前記ゲート線ロー電圧印加回路がオフ状態となる、
ことを特徴とする、ゲート信号線駆動回路。
【請求項２】
画面非表示の所定の期間に、前記第１基準電圧線がハイ電圧となる、
ことを特徴とする、請求項１に記載のゲート信号線駆動回路。
【請求項３】
前記シフトレジスタ基本回路は、
画面表示時には前記ゲート線ハイ電圧印加回路をオフするためのオフ電圧となる第２基準電圧線が入力側に接続されるとともに、前記信号ロー期間に応じてオンされ、前記信号ハイ期間に応じてオフされ、オン状態において前記ゲート線ハイ電圧印加回路のスイッチに前記第２基準電圧線の電圧を印加する、ハイ電圧印加オフ制御回路、をさらに備え、
前記シフトレジスタ基本回路は、
画面非表示の前記所定の期間に、前記ハイ電圧印加オフ制御回路がオフ状態となる、
ことを特徴とする、請求項１に記載のゲート信号線駆動回路。
【請求項４】
前記第２基準電圧線は、前記第１基準電圧線と接続されており、前記ゲート線ハイ電圧印加回路をオフするためのオフ電圧は前記第１基準電圧線のロー電圧と等しい、
ことを特徴とする、請求項３に記載のゲート信号線駆動回路。
【請求項５】
前記シフトレジスタ基本回路は、
画面非表示の前記所定の期間に、オン状態となって、前記ゲート信号線にハイ電圧を印加する、画面非表示時ゲート線ハイ電圧印加回路、をさらに備える、
請求項１に記載のゲート信号線駆動回路。
【請求項６】
前記シフトレジスタ基本回路は、
画面表示時には前記所定の周期であって前記クロック信号とは異なる位相のクロック信号が入力される他のクロック電圧線が入力側に接続され、前記異なる位相のクロック信号がハイ電圧であるときオン状態となり該異なる位相のクロック信号の電圧を出力側に印加するオン印加スイッチング素子を備える、ロー電圧印加オン制御回路と、
前記オン印加スイッチング素子の出力側と、前記ゲート線ロー電圧印加回路のスイッチと、の間に設けられ、画面表示時にはオン状態となり電気的に接続し、画面非表示の前記所定の期間にはオフ状態となって電気的に絶縁する、画面非表示オフ制御スイッチング素子と、をさらに備え、
前記異なる位相のクロック信号のハイ電圧が、前記ゲート線ロー電圧印加回路のスイッチに印加されることにより、前記ゲート線ロー電圧印加回路はオン状態に維持される、
ことを特徴とする、請求項１に記載のゲート信号線駆動回路。
【請求項７】
前記シフトレジスタ基本回路は、
画面表示時には前記所定の周期であって前記クロック信号とは異なる位相のクロック信号が入力される他のクロック電圧線が入力側に接続され、前記異なる位相のクロック信号がハイ電圧であるときオン状態となり該異なる位相のクロック信号の電圧を出力側に印加するオン印加スイッチング素子を備える、ロー電圧印加オン制御回路と、
前記オン印加スイッチング素子の出力側と、前記ゲート線ロー電圧印加回路のスイッチ及び前記ハイ電圧印加オフ制御回路のスイッチと、の間に設けられ、画面表示時にはオン状態となり電気的に接続し、画面非表示の前記所定の期間にはオフ状態となって電気的に絶縁する、画面非表示オフ制御スイッチング素子と、をさらに備え、
前記異なる位相のクロック信号のハイ電圧が、前記ゲート線ロー電圧印加回路のスイッチ及び前記ハイ電圧印加オフ制御回路のスイッチに印加されることにより、前記ゲート線ロー電圧印加回路及び前記ハイ電圧印加オフ制御回路はオン状態に維持される、
ことを特徴とする、請求項３に記載のゲート信号線駆動回路。
【請求項８】
前記シフトレジスタ基本回路は、
画面非表示の前記所定の期間に、オン状態となって、前記ゲート線ロー電圧印加回路をオフするためのオフ電圧を前記ゲート線ロー電圧印加回路のスイッチに印加する、画面非表示時スイッチオフ電圧印加回路、をさらに備える、
請求項６に記載のゲート信号線駆動回路。
【請求項９】
前記シフトレジスタ基本回路は、
画面非表示の前記所定の期間に、オン状態となって、前記ゲート線ロー電圧印加回路及び前記ハイ電圧印加オフ制御回路それぞれをオフするためのオフ電圧を前記ゲート線ロー電圧印加回路のスイッチ及び前記ハイ電圧印加オフ制御回路のスイッチに印加する、画面非表示時スイッチオフ電圧印加回路、をさらに備える、
請求項７に記載のゲート信号線駆動回路。
【請求項１０】
画面非表示の前記所定の期間に、前記他のクロック電圧線がハイ電圧で維持される、
ことを特徴とする、請求項８又は請求項９に記載のゲート信号線駆動回路。
【請求項１１】
画面表示時において、他の信号ハイ期間にハイ電圧を、前記他の信号ハイ期間以外の期間である他の信号ロー期間にロー電圧を、画面非表示の前記所定の期間に、ハイ電圧を、他のゲート信号線に印加する、他のシフトレジスタ基本回路を、さらに備え、
前記シフトレジスタ基本回路は、
前記他のゲート信号線がスイッチに接続され、前記他のゲート信号線にハイ電圧が印加されるとオン状態となり、画面非表示時の前記所定の期間において、前記ゲート線ハイ電圧印加回路をオンするためのオン電圧を前記ゲート線ハイ電圧印加回路のスイッチに印加する、画面非表示ハイ電圧印加オン制御回路を、さらに備える、
ことを特徴とする、請求項３に記載のゲート信号線駆動回路。
【請求項１２】
画面非表示の前記所定の期間に、前記クロック電圧線がハイ電圧で維持される、
ことを特徴とする、請求項１１に記載のゲート信号線駆動回路。
【請求項１３】
請求項５又は請求項１２に記載のゲート信号線駆動回路と、
前記ゲート信号線に接続される画素回路と、を備え、
前記画素回路は、前記ゲート信号線のハイ電圧によりオン状態となり、入力側が接続されている映像信号線の電圧を、出力側に供給する、画素スイッチング素子を備えている、
ことを特徴とする、表示装置。
【請求項１４】
前記画素回路の表示側と反対側に、光源をさらに備え、
画面非表示の前記所定の期間は、起動中であって前記光源が点灯していない期間に含まれる、
ことを特徴とする、請求項１３に記載の表示装置。
【請求項１５】
請求項１乃至請求項１２のいずれかに記載のゲート信号線駆動回路、を備える、表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート信号線駆動回路及びそれを用いた表示装置に関する。特に、ゲート信号線駆動回路におけるノイズの抑制に関する。
【背景技術】
【０００２】
従来より、例えば、液晶表示装置において、ゲート信号線を走査するゲート信号線駆動回路に備えられたシフトレジスタ回路が、表示画面の表示領域に配置される薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと記す）と同一基板上に形成される方式、すなわち、シフトレジスタ内蔵方式が採用される場合がある。従来技術に係るシフトレジスタ回路として、特許文献１及び特許文献２に記載されている。
【０００３】
ゲート信号線駆動回路に備えられる複数のシフトレジスタ基本回路それぞれは、通常の画面表示時において、１フレーム期間のうち、そのシフトレジスタ基本回路に接続されるゲート信号線に対応するゲート走査期間（以下、信号ハイ期間と記す）にのみ、ハイ電圧がゲート信号Ｇｎとしてゲート信号線に印加され、それ以外の期間（以下、信号ロー期間と記す）は、ロー電圧がゲート信号Ｇｎとしてゲート信号線に印加される。
【０００４】
図１１は、従来技術に係るシフトレジスタ基本回路の構成を、簡単に示した模式図である。シフトレジスタ基本回路に、信号ロー期間に応じてゲート信号線にロー電圧を印加するゲート線ロー電圧印加回路ＳＷＡと、信号ハイ期間に応じてゲート信号線にハイ電圧を印加するゲート線ハイ電圧印加回路ＳＷＧとが、備えられている。
【０００５】
ゲート線ハイ電圧印加回路ＳＷＧの入力側に、所定の周期のクロック信号Ｖｎが入力される。信号ハイ期間に、対応するゲート信号線にハイ電圧が印加されるよう、信号ハイ期間に応じて、ゲート線ハイ電圧印加回路ＳＷＧはオンされ、クロック信号Ｖｎの電圧がゲート信号線に印加される。ここで、クロック信号Ｖｎは、所定の周期でハイ電圧となるクロック信号であり、信号ハイ期間にハイ電圧となっている。また、信号ロー期間に応じて、ゲート線ハイ電圧印加回路ＳＷＧはオフされ、クロック信号Ｖｎの電圧を遮断し、ゲート信号線にクロック信号Ｖｎの電圧は印加されない。ゲート線ハイ電圧印加回路ＳＷＧのスイッチに印加される電圧をノードＮ１とする。ゲート線ハイ電圧印加回路ＳＷＧがオン状態にある間、ノードＮ１はオン電圧となっており、ゲート線ハイ電圧印加回路ＳＷＧのスイッチにはオン電圧が印加される。また、ゲート線ハイ電圧印加回路ＳＷＧがオフ状態にある間、ノードＮ１はオフ電圧となっており、ゲート線ハイ電圧印加回路ＳＷＧのスイッチにはオフ電圧が印加される。
【０００６】
ゲート線ロー電圧印加回路ＳＷＡの入力側には、ロー電圧となるロー電圧線ＶＧＬが接続されている。信号ロー期間にゲート信号線にロー電圧が安定して印加されるよう、信号ロー期間に応じて、ゲート線ロー電圧印加回路ＳＷＡはオンされ、ロー電圧線ＶＧＬのロー電圧がゲート信号線に印加される。また、信号ハイ期間に応じて、ゲート線ロー電圧印加回路ＳＷＡはオフされる。ゲート線ロー電圧印加回路ＳＷＡのスイッチに印加される電圧をノードＮ２とする。ゲート線ロー電圧印加回路ＳＷＡがオン状態にある間、ノードＮ２はオン電圧となっており、ゲート線ロー電圧印加回路ＳＷＡのスイッチにはオン電圧が印加される。また、ゲート線ロー電圧印加回路ＳＷＡがオフ状態にある間、ノードＮ２はオフ電圧となっており、ゲート線ロー電圧印加回路ＳＷＡのスイッチにはオフ電圧が印加される。
【０００７】
図１２は、従来技術に係るシフトレジスタ基本回路の回路図である。図１２に示す各トランジスタは、ＮＭＯＳトランジスタであり、各トランジスタのオン電圧はハイ電圧であり、オフ電圧はロー電圧である。図１２に示す通り、トランジスタＴ５及び昇圧容量Ｃ１が、ゲート線ハイ電圧印加回路ＳＷＧである。信号ハイ期間に応じて、ノードＮ１はハイ電圧となり、入力端子ＩＮ１より入力されるクロック信号Ｖｎの電圧が、出力端子ＯＵＴに接続されるゲート信号線に印加され、ゲート信号Ｇｎとして出力される。
【０００８】
また、図１２に示す通り、トランジスタＴ６が、ゲート線ロー電圧印加回路ＳＷＡに相当している。信号ロー期間に応じて、ノードＮ２はハイ電圧に維持され、ロー電圧線ＶＧＬのロー電圧が、出力端子ＯＵＴに接続されるゲート信号線に印加され、ロー電圧がゲート信号Ｇｎとして出力される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−９５１９０号公報
【特許文献２】特開２００８−１２２９３９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
通常の画面表示時において、１フレーム期間のうち、信号ロー期間はほとんどの期間を占めているため、ゲート線ロー電圧印加回路ＳＷＡは、長時間にわたって、オンされた状態に保たれる。この間、ゲート線ロー電圧印加回路ＳＷＡのスイッチには、長時間にわたって、ハイ電圧が印加されることとなる。一般に、スイッチング素子のスイッチに長時間にわたって（ＤＣ電圧として）オン電圧が印加されると、スイッチング素子の閾値電圧ＶＴＨが正側にシフトして、スイッチング素子の特性が劣化する。ゲート線ロー電圧印加回路ＳＷＡの閾値電圧ＶＴＨが正側にシフトすることにより、信号ロー期間に応じて、ゲート線ロー電圧印加回路ＳＷＡが安定的にロー電圧線ＶＧＬのロー電圧を、出力端子ＯＵＴに接続されるゲート信号線に印加することが出来ず、ゲート信号Ｇｎにノイズが生じ、特性が劣化する。
【００１１】
本発明は、このような課題を鑑みて、長時間にわたってオン電圧が印加されているスイッチング素子の特性劣化を抑制し、ゲート信号線駆動回路としての性能の低下が抑制されるゲート信号線駆動回路、及び、それを用いた表示装置の提供にある。
【課題を解決するための手段】
【００１２】
（１）上記課題を解決するために、本発明に係るゲート信号線駆動回路は、画面表示時において、信号ハイ期間にハイ電圧を、前記信号ハイ期間以外の期間である信号ロー期間にロー電圧を、ゲート信号線に印加する、シフトレジスタ基本回路を、備える、ゲート信号線駆動回路であって、前記シフトレジスタ基本回路は、画面表示時には前記信号ハイ期間にハイ電圧となる所定の周期のクロック信号が入力されるクロック電圧線が入力側に接続されるとともに、前記信号ハイ期間に応じてスイッチにオン電圧が印加され、前記信号オフ期間に応じて該スイッチにオフ電圧が印加され、オン状態において前記ゲート信号線に前記クロック信号線の電圧を印加する、ゲート線ハイ電圧印加回路と、画面表示時にはロー電圧となる第１基準電圧線が入力側に接続されるとともに、前記信号ロー期間に応じてスイッチにオン電圧が印加され、前記信号ハイ期間に応じて該スイッチにオフ電圧が印加され、オン状態において前記ゲート信号線に前記第１基準電圧線の電圧を印加する、ゲート線ロー電圧印加回路と、を、備え、前記シフトレジスタ基本回路は、画面非表示の所定の期間に、前記ゲート線ロー電圧印加回路のスイッチにオフ電圧が印加される、ことを特徴とする。
【００１３】
（２）上記（１）に記載のゲート信号線駆動回路であって、画面非表示の所定の期間に、前記第１基準電圧線がハイ電圧となってもよい。
【００１４】
（３）上記（１）又は（２）に記載のゲート信号線駆動回路であって、前記シフトレジスタ基本回路は、画面表示時にはオフ電圧となる第２基準電圧線が入力側に接続されるとともに、前記信号ロー期間に応じてスイッチにオン電圧が印加され、前記信号ハイ期間に応じて該スイッチにオフ電圧が印加され、オン状態において前記ゲート線ハイ電圧印加回路のスイッチに前記第２基準電圧線の電圧を印加する、ハイ電圧印加オフ制御回路、をさらに備え、前記シフトレジスタ基本回路は、画面非表示の前記所定の期間に、前記ハイ電圧印加オフ制御回路のスイッチにオフ電圧が印加されてもよい。
【００１５】
（４）上記（３）に記載のゲート信号線駆動回路であって、画面非表示の所定の期間に、前記第２基準電圧線がオン電圧となってもよい。
【００１６】
（５）上記（３）又は（４）に記載のゲート信号線駆動回路であって、前記第２基準電圧線は、前記第１基準電圧線と接続されており、前記第２基準電圧線のオフ電圧は前記第１基準電圧線のロー電圧と等しく、前記第２基準電圧線のオン電圧は前記第１基準電圧線のハイ電圧と等しくてもよい。
【００１７】
（６）上記（１）乃至（５）のいずれかに記載のゲート信号線駆動回路であって、前記シフトレジスタ基本回路は、画面非表示の前記所定の期間に、オン状態となって、前記ゲート信号線にハイ電圧を印加する、画面非表示時ゲート線ハイ電圧印加回路、をさらに備えていてもよい。
【００１８】
（７）上記（１）又は（２）に記載のゲート信号線駆動回路であって、前記シフトレジスタ基本回路は、画面表示時には前記所定の周期であって前記クロック信号とは異なる位相のクロック信号が入力される他のクロック電圧線が入力側に接続され、前記異なる位相のクロック信号がハイ電圧であるときオン状態となり該異なる位相のクロック信号の電圧を出力側に印加するオン印加スイッチング素子を備える、ロー電圧印加オン制御回路と、前記オン印加スイッチング素子の出力側と、前記ゲート線ロー電圧印加回路のスイッチと、の間に設けられ、画面表示時にはオン状態となり電気的に接続し、画面非表示の前記所定の期間にはオフ状態となって電気的に絶縁する、画面非表示オフ制御スイッチング素子と、をさらに備え、前記ゲート線ロー電圧印加回路のスイッチに印加されるオン電圧は、前記異なる位相のクロック信号のハイ電圧に等しくてもよい。
【００１９】
（８）上記（３）乃至（５）のいずれかに記載のゲート信号線駆動回路であって、前記シフトレジスタ基本回路は、画面表示時には前記所定の周期であって前記クロック信号とは異なる位相のクロック信号が入力される他のクロック電圧線が入力側に接続され、前記異なる位相のクロック信号がハイ電圧であるときオン状態となり該異なる位相のクロック信号の電圧を出力側に印加するオン印加スイッチング素子を備える、ロー電圧印加オン制御回路と、前記オン印加スイッチング素子の出力側と、前記ゲート線ロー電圧印加回路のスイッチ及び前記ハイ電圧印加オフ制御回路のスイッチと、の間に設けられ、画面表示時にはオン状態となり電気的に接続し、画面非表示の前記所定の期間にはオフ状態となって電気的に絶縁する、画面非表示オフ制御スイッチング素子と、をさらに備え、前記ゲート線ロー電圧印加回路のスイッチと前記ハイ電圧印加オフ制御回路のスイッチは電気的に接続されているとともに、前記ゲート線ロー電圧印加回路のスイッチに印加されるオン電圧及び前記ハイ電圧印加オフ制御回路のスイッチに印加されるオン電圧は、前記異なる位相のクロック信号のハイ電圧とともに等しくてもよい。
【００２０】
（９）上記（７）に記載のゲート信号線駆動回路であって、前記シフトレジスタ基本回路は、画面非表示の前記所定の期間に、オン状態となって、前記ゲート線ロー電圧印加回路のスイッチにオフ電圧を印加する、画面非表示時スイッチオフ電圧印加回路、をさらに備えていてもよい。
【００２１】
（１０）上記（８）に記載のゲート信号線駆動回路であって、前記シフトレジスタ基本回路は、画面非表示の前記所定の期間に、オン状態となって、前記ゲート線ロー電圧印加回路のスイッチ及び前記ハイ電圧印加オフ制御回路のスイッチにともにオフ電圧を印加する、画面非表示時スイッチオフ電圧印加回路、をさらに備えていてもよい。
【００２２】
（１１）上記（９）又は（１０）に記載のゲート信号線駆動回路であって、画面非表示の前記所定の期間に、前記他のクロック電圧線がハイ電圧で維持されてもよい。
【００２３】
（１２）上記（３）乃至（５）のいずれかに記載のゲート信号線駆動回路であって、画面表示時において、他の信号ハイ期間にハイ電圧を、前記他の信号ハイ期間以外の期間である他の信号ロー期間にロー電圧を、画面非表示の前記所定の期間に、ハイ電圧を、他のゲート信号線に印加する、他のシフトレジスタ基本回路を、さらに備え、前記シフトレジスタ基本回路は、前記他のゲート信号線がスイッチに接続され、前記他のゲート信号線にハイ電圧が印加されるとオン状態となり、画面非表示時の前記所定の期間において、前記ゲート線ハイ電圧印加回路のスイッチにオン電圧を印加する、画面非表示ハイ電圧印加オン制御回路を、さらに備えていてもよい。
【００２４】
（１３）上記（１２）に記載のゲート信号線駆動回路であって、画面非表示の前記所定の期間に、前記クロック電圧線がハイ電圧で維持されてもよい。
【００２５】
（１４）本発明に係る表示装置は、上記（６）又は（１３）に記載のゲート信号線駆動回路と、前記ゲート信号線に接続される画素回路と、を備える表示装置であって、前記画素回路は、前記ゲート信号線のハイ電圧によりオン状態となり、入力側が接続されている映像信号線の電圧を、出力側に供給する、画素スイッチング素子を備えていてもよい。
【００２６】
（１５）上記（１４）に記載の表示装置であって、前記画素回路の表示側と反対側に、光源をさらに備え、画面非表示の前記所定の期間は、起動中であって前記光源が点灯していない期間に含まれていてもよい。
【００２７】
（１６）本発明に係る表示装置は、上記（１）乃至（１３）のいずれかに記載のゲート信号線駆動回路、を備える、表示装置であってもよい。
【発明の効果】
【００２８】
本発明により、長時間にわたってオン電圧が印加されているスイッチング素子の特性劣化が抑制され、ゲート信号線駆動回路としての性能の低下が抑制されるゲート信号線駆動回路、及び、それを用いた表示装置が提供される。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１の実施形態に係る液晶表示装置の全体斜視図である。
【図２】本発明の第１の実施形態に係るＴＦＴ基板の等価回路の概念図である。
【図３】本発明の第１の実施形態に係るシフトレジスタ回路のブロック図である。
【図４】本発明の第１の実施形態に係るシフトレジスタ回路のｎ番目のシフトレジスタ基本回路の回路図である。
【図５】本発明の第１の実施形態に係るｎ番目のシフトレジスタ基本回路の駆動方法を示す図である。
【図６】本発明の第２の実施形態に係るシフトレジスタ回路のｎ番目のシフトレジスタ基本回路の回路図である。
【図７】本発明の第３の実施形態に係るシフトレジスタ回路のｎ番目のシフトレジスタ基本回路の回路図である。
【図８】本発明の第４の実施形態に係るシフトレジスタ回路のｎ番目のシフトレジスタ基本回路の回路図である。
【図９】本発明の第４の実施形態に係るｎ番目のシフトレジスタ基本回路の駆動方法を示す図である。
【図１０】本発明の他の実施形態に係る液晶表示装置に備えられるＴＦＴ基板の等価回路の概念図である。
【図１１】従来技術に係るシフトレジスタ基本回路の構成を、簡単に示した模式図である。
【図１２】従来技術に係るシフトレジスタ基本回路の回路図である。
【発明を実施するための形態】
【００３０】
［第１の実施形態］
本発明の第１の実施形態に係る表示装置は、たとえば、ＩＰＳ（In-Plane Switching）方式の液晶表示装置である。図１は、当該実施形態に係る液晶表示装置の全体斜視図である。ＴＦＴ基板１０２と、当該ＴＦＴ基板１０２に対向しカラーフィルタが設けられるフィルタ基板１０１と、当該両基板に挟まれる領域に封入される液晶材料と、ＴＦＴ基板１０２のフィルタ基板１０１側と反対側に接して位置するバックライト１０３と、を含んで構成されている。なお、後述する通り、ＴＦＴ基板１０２には、ゲート信号線１０５、映像信号線１０７、画素電極１１０、コモン電極１１１、及び、ＴＦＴ１０９などが配置される（図２参照）。
【００３１】
図２は、ＴＦＴ基板１０２の等価回路の概念図である。図２において、ＴＦＴ基板１０２には、ゲート信号線駆動回路１０４に接続された多数のゲート信号線１０５が、互いに等間隔をおいて図中横方向に延びている。
【００３２】
ゲート信号線駆動回路１０４に、シフトレジスタ制御回路１１４と、シフトレジスタ回路１１２が備えられており、シフトレジスタ制御回路１１４は、シフトレジスタ回路１１２に対して、後述する制御信号１１５を出力している。
【００３３】
シフトレジスタ回路１１２に、複数のゲート信号線１０５それぞれに対応して、後述するシフトレジスタ基本回路１１３（図示せず）が複数備えられている。例えば、ゲート信号線１０５が８００本存在しているとき、同じく、シフトレジスタ基本回路１１３が８００個、シフトレジスタ回路１１２に備えられている。シフトレジスタ制御回路１１４から入力される制御信号１１５により、各シフトレジスタ基本回路１１３は、通常の画面表示時において、１フレーム期間のうち、対応するゲート走査期間（信号ハイ期間）にハイ電圧を、それ以外の期間（信号ロー期間）にロー電圧を、対応するゲート信号線１０５に、それぞれ印加している。
【００３４】
また、データ駆動回路１０６に接続される多数の映像信号線１０７が互いに等間隔をおいて図中縦方向に延びている。そして、これらゲート信号線１０５及び映像信号線１０７により碁盤状に並ぶ複数の画素領域がそれぞれ区画され、各画素領域に画素回路が形成されている。また、各ゲート信号線１０５と平行にコモン信号線１０８が図中横方向に延びている。
【００３５】
各画素回路の隅には、ＴＦＴ１０９が形成されており、映像信号線１０７と画素電極１１０に接続されている。また、ＴＦＴ１０９のゲートは、ゲート信号線１０５と接続されている。各画素回路には、画素電極１１０に対向してコモン電極１１１が形成されている。
【００３６】
なお、図２には、シフトレジスタ制御回路１１４とデータ駆動回路１０６は、別個の回路として示されているが、シフトレジスタ制御回路１１４及びデータ駆動回路１０６は、ワンチップに集積されたコントローラドライバＩＣであってもよい。
【００３７】
以上の回路構成において、各画素回路のコモン電極１１１にコモン信号線１０８を介して基準電圧が印加される。また、ゲート信号線１０５によりＴＦＴ１０９のゲートにハイ電圧となるゲート電圧が選択的に印加されることにより、ＴＦＴ１０９を流れる電流が制御される。ゲートにハイ電圧となるゲート電圧が印加されたＴＦＴ１０９を通じて、映像信号線１０７に供給された映像信号の電圧が選択的に、画素電極１１０に印加される。これにより、画素電極１１０とコモン電極１１１との間に電位差が生じ、液晶分子の配向などを制御し、それにより、バックライト１０３からの光を遮蔽の度合を制御し、画像を表示することとなる。
【００３８】
図２では、簡単の説明のために、シフトレジスタ回路１１２は、図２の左片側にのみ図示されているが、実際には、シフトレジスタ回路１１２のシフトレジスタ基本回路１１３は、表示領域の左右両側に配置され、例えば、ゲート信号線１０５が８００本あるとすると、両側にそれぞれ複数配置されたシフトレジスタ基本回路１１３によって、例えば、右側のシフトレジスタ基本回路１１３は奇数番目のゲート信号線１０５に、左側のシフトレジスタ基本回路１１３は偶数番目のゲート信号線１０５に、それぞれゲート信号を出力している。
【００３９】
図３は、シフトレジスタ回路１１２のブロック図である。シフトレジスタ回路１１２に備えられる複数のシフトレジスタ基本回路１１３のうち、奇数番目のシフトレジスタ基本回路１１３が図３の右側に、偶数番目のシフトレジスタ基本回路１１３が図３の左側に配置され、それぞれのシフトレジスタ基本回路１１３は、図３の中央に位置する表示領域１２０に、ゲート信号を出力している。図３には、ｎ番目のシフトレジスタ基本回路が、シフトレジスタ基本回路１１３―ｎとして記されている。シフトレジスタ制御回路１１４がシフトレジスタ回路１１２へ出力する制御信号１１５が、図３の右側に位置する奇数番目のシフトレジスタ基本回路１１３と、図３の左側に位置する偶数番目のシフトレジスタ基本回路１１３とに、それぞれ入力される。
【００４０】
奇数番目のシフトレジスタ基本回路１１３に、４本のクロック信号線が接続されている。該４本のクロック信号線には、通常の画面表示時において、所定の周期Ｔであって４相の互いに位相の異なるクロック信号Ｖｎ，Ｖｎ＋２，Ｖｎ＋４，Ｖｎ＋６がそれぞれ入力され、画面非表示の所定の期間において、ハイ電圧が印加される。偶数番目のシフトレジスタ基本回路１１３に、該４本のクロック信号線とは別の４本のクロック信号線が接続されている。該別の４本のクロック信号線には、通常の画面表示時において、所定の周期Ｔであって４相の互いに位相の異なるクロック信号Ｖｎ＋１，Ｖｎ＋３，Ｖｎ＋５，Ｖｎ＋７がそれぞれ入力され、画面非表示の所定の期間において、ハイ電圧が印加される。
【００４１】
さらに、奇数番目及び偶数番目のシフトレジスタ基本回路１１３に、ともに、可変ハイ電圧線ＶＧＰＨと、可変ロー電圧線ＶＧＰＬとが接続されている。可変ハイ電圧線ＶＧＰＨには、通常の画面表示時には、ハイ電圧が印加され、画面非表示の所定の期間において、ロー電圧が印加される。同様に、可変ロー電圧線ＶＧＰＬには、通常の画面表示時には、ロー電圧が印加され、画面非表示の所定の期間において、ハイ電圧が印加される。
【００４２】
ここで、一般に、ｍ相のクロック信号について説明する。ｍ相のクロック信号は、ともに、所定の周期Ｔで、互いに位相が異なるクロック信号である。クロック信号の周期をＴとして、ｍ相のクロック信号の場合、１周期Ｔは、Ｔ／ｍの期間に細分化することが出来る。Ｔ／ｍの期間を１クロックと呼ぶこととすると、１周期Ｔは、ｍクロックからなっている。
【００４３】
４相のクロック信号Ｖｎ，Ｖｎ＋２，Ｖｎ＋４，Ｖｎ＋６と、クロック信号Ｖｎ＋１，Ｖｎ＋３，Ｖｎ＋５，Ｖｎ＋７とは、ともに、１クロックが、１つの画素回路に画像データの書き込み期間である水平期間（Ｈ）の２倍の期間（２Ｈ）に相当しており、４相のクロック信号Ｖｎ，Ｖｎ＋２，Ｖｎ＋４，Ｖｎ＋６の位相は、４相のクロック信号Ｖｎ＋１，Ｖｎ＋３，Ｖｎ＋５，Ｖｎ＋７の位相と、それぞれ、半クロックに対応する位相（１水平期間（１Ｈ）に対応する位相）の差がある。
【００４４】
図３に示すシフトレジスタ基本回路１１３それぞれに、１番目のシフトレジスタ基本回路１１３―１に示される通り、４個の入力端子ＩＮ１，ＩＮ２，ＩＮ３，ＩＮ４と、１個の出力端子ＯＵＴが備えられている。
【００４５】
ｎ番目のシフトレジスタ基本回路１１３―ｎの入力端子ＩＮ１，ＩＮ２について説明する。ｎ番目のシフトレジスタ基本回路１１３―ｎにおいて、通常の画面表示時において、クロック信号Ｖｎ，Ｖｎ＋４が入力される２本のクロック信号線が、それぞれ、入力端子ＩＮ１，ＩＮ２に接続されている。ここで、ｎ番目のシフトレジスタ基本回路１１３−ｎのｎの値を変化させると、それに伴い、それに伴い、入力されるクロック信号Ｖｎ，Ｖｎ＋４のｎの値も変化するが、Ｖｎ＋８＝Ｖｎ＝Ｖｎ−８などの関係式を用いることで、接続されるクロック信号が表される。
【００４６】
ｎ番目のシフトレジスタ基本回路１１３―ｎの出力端子ＯＵＴから対応するゲート信号線１０５へ出力されるゲート信号をゲート信号Ｇｎと定義する。すなわち、ｎ番目のシフトレジスタ基本回路１１３−ｎは、出力端子ＯＵＴに接続されるゲート信号線１０５にゲート信号Ｇｎを出力している。ｎ番目のシフトレジスタ基本回路１１３―ｎの入力端子ＩＮ３に、ｎ−２番目のシフトレジスタ基本回路１１３―（ｎ−２）の出力端子ＯＵＴに接続されるゲート信号線１０５が接続されており、ｎ番目のシフトレジスタ基本回路１１３―ｎの入力端子ＩＮ３にゲート信号Ｇｎ−２が入力される。同様に、ｎ番目のシフトレジスタ基本回路１１３―ｎの入力端子ＩＮ４に、ｎ＋４番目のシフトレジスタ基本回路１１３―（ｎ＋４）のゲート信号Ｇｎ＋４が、入力される。なお、１番目のシフトレジスタ基本回路１１３―１及び２番目のシフトレジスタ基本回路１１３―２の入力端子ＩＮ３には、対応するゲート信号がないため、補助信号ＶＳＴ１，ＶＳＴ２が、それぞれ、入力される。ここで、補助信号ＶＳＴ１，ＶＳＴ２は、１フレーム期間の始まりに応じて、ハイ電圧となる信号である。
【００４７】
また、シフトレジスタ回路１１２に、さらに、複数のダミー回路が備えられている。７９７番目のシフトレジスタ基本回路１１３−７９７、７９８番目のシフトレジスタ基本回路１１３−７９８、７９９番目のシフトレジスタ基本回路１１３―７９９及び８００番目のシフトレジスタ基本回路１１３―８００の入力端子ＩＮ４には、８０１番目のダミー回路のゲート信号Ｇ８０１、８０２番目のダミー回路のゲート信号Ｇ８０２、８０３番目のダミー回路のゲート信号Ｇ８０３、及び８０４番目のダミー回路のゲート信号Ｇ８０４が、それぞれ入力され、８０１番目及び８０３番目のダミー回路の入力端子ＩＮ４には補助信号ＶＳＴ１が、８０２番目及び８０４番目のダミー回路の入力端子ＩＮ４には補助信号ＶＳＴ２が、それぞれ、入力される。
【００４８】
図４は、当該実施形態に係るシフトレジスタ回路１１２のｎ番目のシフトレジスタ基本回路１１３―ｎの回路図である。図に示すトランジスタは、すべてＮＭＯＳトランジスタであり、各トランジスタのオン電圧はハイ電圧であり、オフ電圧はロー電圧である。よって、通常の画面表示時においてオフ電圧となる第２基準電圧線は、通常の画面表示時においてロー電圧となる第１基準電圧線と、接続されており、図には、第１基準電圧線及び第２基準電圧線は、可変ロー電圧線ＶＧＰＬとして示されている。
【００４９】
図４に示す通り、トランジスタＴ５及び昇圧容量Ｃ１が、ゲート線ハイ電圧印加回路ＳＷＧに相当し、ゲート線ハイ電圧印加回路ＳＷＧのスイッチであるトランジスタＴ５のゲートに接続される電圧がノードＮ１である。トランジスタＴ５の入力側に、入力端子ＩＮ１が接続され、通常の画面表示時においてクロック信号Ｖｎが入力されるクロック信号線が、入力端子ＩＮ１に接続される。トランジスタＴ５の出力側に、出力端子ＯＵＴが接続されている。ノードＮ１にオン電圧（ハイ電圧）が印加されると、トランジスタＴ５はオンされ、トランジスタＴ５がオン状態となっている間、トランジスタＴ５は、入力端子ＩＮ１に接続されるクロック信号線の電圧を出力端子ＯＵＴに印加する。
【００５０】
トランジスタＴ６が、ゲート線ロー電圧印加回路ＳＷＡに相当し、ゲート線ロー電圧印加回路ＳＷＡのスイッチであるトランジスタＴ６のゲートに接続される電圧は、ノードＮ２である。トランジスタＴ６の入力側に、通常の画面表示時においてロー電圧となる第１基準電圧線が接続されるが、前述の通り、ここで、第１基準電圧線は可変ロー電圧線ＶＧＰＬである。また、トランジスタＴ６の出力側に、出力端子ＯＵＴが接続されている。ノードＮ２にオン電圧（ハイ電圧）が印加されると、トランジスタＴ６はオンされ、トランジスタＴ６がオン状態となっている間、トランジスタＴ６は、出力端子ＯＵＴに第１基準電圧線（可変ロー電圧線ＶＧＰＬ）の電圧を印加する。
【００５１】
トランジスタＴ２が、ハイ電圧印加オフ制御回路ＳＷＢに相当し、ハイ電圧印加オフ制御回路ＳＷＢのスイッチであるトランジスタＴ２のゲートに接続される電圧は、トランジスタＴ６のゲートに接続される電圧と同様に、ノードＮ２である。トランジスタＴ２の入力側に、通常の画面表示時においてオフ電圧となる第２基準電圧線が接続されるが、前述の通り、ここで、第２基準電圧線は可変ロー電圧線ＶＧＰＬである。トランジスタＴ２の出力側に、ノードＮ１が接続される。ノードＮ２にオン電圧（ハイ電圧）が印加されると、トランジスタＴ２はオンされ、トランジスタＴ２がオン状態となっている間、トランジスタＴ２は、ノードＮ１に第２基準電圧線（可変ロー電圧線ＶＧＰＬ）の電圧を印加する。
【００５２】
トランジスタＴ１４が、画面非表示時ゲート線ハイ電圧印加回路ＳＷＨに相当し、トランジスタＴ１４のゲートと入力側はダイオード接続されており、トランジスタＴ１４のゲート及び入力側に、可変ロー電圧線ＶＧＰＬが接続され、トランジスタＴ１４の出力側に、出力端子ＯＵＴが接続される。通常の画面表示時において、トランジスタＴ１４のゲート及び入力側が可変ロー電圧線ＶＧＰＬのロー電圧に維持されるので、トランジスタＴ１４はオフ状態となっている。また、画面非表示の所定の期間において、可変ロー電圧線ＶＧＰＬはハイ電圧となっており、トランジスタＴ１４のゲート及び入力側がハイ電圧に維持されるので、トランジスタＴ１４はオン状態となる。オン状態となっている間、トランジスタＴ１４は、可変ロー電圧線ＶＧＰＬのハイ電圧を、出力端子ＯＵＴに印加する。
【００５３】
トランジスタＴ３及び保持容量Ｃ３が、ロー電圧印加オン制御回路に相当し、トランジスタＴ３は、ロー電圧印加オン制御回路が備えるオン印加スイッチング素子に相当する。トランジスタＴ３のゲートと入力側はダイオード接続されており、トランジスタＴ３のゲート及び入力側に、入力端子ＩＮ２が接続され、通常の画面表示時においてクロック信号Ｖｎ＋４が入力される他のクロック信号線が入力端子ＩＮ２に接続される。トランジスタＴ３の出力側に接続される電圧がノードＮ３である。クロック信号Ｖｎ＋４がハイ電圧であるとき、トランジスタＴ３はオンされ、トランジスタＴ３がオン状態になっている間、トランジスタＴ３は、クロック信号Ｖｎ＋４が入力される他のクロック信号線の電圧をノードＮ３に印加する。保持容量Ｃ３は、トランジスタＴ３の出力側（ノードＮ３）と可変ロー電圧線ＶＧＰＬとの間に配置されている。なお、ここでは、保持容量Ｃ３は、トランジスタＴ３に隣接して配置されているが、それに限定されることはなく、ノードＮ３又はノードＮ２と可変ロー電圧線ＶＧＰＬとの間に設けられれば、いずれに配置されてもよい。
【００５４】
トランジスタＴ１２が、画面非表示オフ制御スイッチング素子ＳＷＳに相当し、トランジスタＴ１２は、トランジスタＴ３の出力側（ノードＮ３）とトランジスタＴ６のゲート（ノードＮ２）との間に設けられており、画面非表示オフ制御スイッチング素子ＳＷＳのスイッチであるトランジスタＴ１２のゲートに、可変ハイ電圧線ＶＧＰＨが接続されている。通常の画面表示時において、可変ハイ電圧線ＶＧＰＨはハイ電圧に維持され、トランジスタＴ１２のゲートにオン電圧（ハイ電圧）が印加されて、トランジスタＴ１２はオンされ、トランジスタＴ１２がオン状態となっている間、ノードＮ２とノードＮ３を電気的に接続する。よって、トランジスタＴ６のゲートに印加されるオン電圧は、クロック信号Ｖｎ＋４のハイ電圧となっている。また、画面非表示の所定の期間には、可変ハイ電圧線ＶＧＰＨはロー電圧に維持され、トランジスタＴ１２のゲートにオフ電圧（ロー電圧）が印加されて、トランジスタＴ１２がオフ状態となっており、トランジスタＴ１２は、ノードＮ２とノードＮ３を電気的に絶縁する。
【００５５】
トランジスタＴ１３が、画面非表示スイッチオフ電圧印加回路ＳＷＣに相当し、画面非表示スイッチオフ電圧印加回路ＳＷＣのスイッチであるトランジスタＴ１３のゲートに可変ロー電圧線ＶＧＰＬが、入力側に可変ハイ電圧線ＶＧＰＨが、出力側にノードＮ２が、それぞれ接続されている。通常の画面表示時において、トランジスタＴ１３のゲートに、可変ロー電圧線ＶＧＰＬのロー電圧が印加され、トランジスタＴ１３はオフ状態となっている。画面非表示の所定の期間において、トランジスタＴ１３のゲートに、可変ロー電圧線ＶＧＰＬのハイ電圧が印加され、トランジスタＴ１３はオン状態となっており、トランジスタＴ１３は、可変ハイ電圧線ＶＧＰＨのロー電圧をノードＮ２に印加する。
【００５６】
当該実施形態に係るｎ番目のシフトレジスタ基本回路１１３―ｎは、さらに、トランジスタＴ１，Ｔ４，Ｔ７，Ｔ９を備えている。トランジスタＴ１のゲートと入力側はダイオード接続され、トランジスタＴ１のゲート及び入力側に入力端子ＩＮ３が接続され、入力端子ＩＮ３にゲート信号Ｇｎ−２が入力される。トランジスタＴ１の出力側にノードＮ１が接続されている。トランジスタＴ４のゲートにノードＮ１が、入力側に可変ロー電圧線ＶＧＰＬが、出力側にノードＮ３が、それぞれ接続されている。トランジスタＴ７のゲートに入力端子ＩＮ３が、入力側に可変ロー電圧線ＶＧＰＬが、出力側にノードＮ３が接続されている。トランジスタＴ９のゲートに入力端子ＩＮ４が接続され、入力端子ＩＮ４にゲート信号Ｇｎ＋４が入力される。トランジスタＴ９の入力側に可変ロー電圧線ＶＧＰＬが、出力側にノードＮ１が、それぞれ接続される。
【００５７】
図５は、当該実施形態に係るｎ番目のシフトレジスタ基本回路１１３―ｎの駆動方法を示す図であり、ノードＮ１，Ｎ２，Ｎ３の時間的な変化が、４相のクロック信号がそれぞれ入力される４本のクロック信号線の電圧と、可変ハイ電圧線ＶＧＰＨ及び可変ロー電圧線ＶＧＰＬの電圧ともに示されている。なお、図には、ハイ電圧がＨと、ロー電圧がＬとして、示されている。クロック信号Ｖｎは、ｎ番目のシフトレジスタ基本回路１１３−ｎが出力するゲート信号Ｇｎがハイ電圧となる信号ハイ期間に、ハイ電圧となっている。
【００５８】
さらに、図５には、通常の画面表示時が期間ＴＡとして、画面非表示の所定の期間が期間ＴＢとして示されている。ここで、画面非表示の所定の期間とは、例えば、当該実施形態に係る液晶表示装置の起動前であって電源が供給されている期間の少なくとも一部の期間であったり、当該実施形態に係る液晶表示装置に備えられるバックライト１０３がＬＥＤなどである場合に、当該実施形態に係る液晶装置の起動中であって、バックライト１０３が消えていて画面非表示の状態となっている期間、たとえば、Ｄｅｅｐ  Ｓｔａｎｄ−ｂｙ時の少なくとも一部の期間である。すなわち、画面非表示の所定の期間は起動中であって光源が点灯していない期間に含まれる。
【００５９】
以下、図５に示す時間変化とともに、シフトレジスタ基本回路１１３の駆動方法について説明する。まず、通常の画面表示時である期間ＴＡにおける駆動方法について説明する。期間ＴＡにおいて、信号ロー期間に応じて、ノードＮ１はロー電圧に、ノードＮ２及びノードＮ３はハイ電圧に維持されている。図に矢印で示す期間（クロック）をそれぞれ、Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５とする。前述の通り、期間ＴＡにおいて、可変ハイ電圧線ＶＧＰＨはハイ電圧で維持され、トランジスタＴ１２はオン状態となっており、ノードＮ２とノードＮ３は電気的に接続されている。それゆえ、期間ＴＡにおいて、ノードＮ２とノードＮ３はともに同じ時間変化をする。
【００６０】
前述の通り、信号ロー期間に応じてノードＮ２がハイ電圧に維持されるので、トランジスタＴ６のゲート及びトランジスタＴ２のゲートそれぞれに、ノードＮ２のハイ電圧が印加され、トランジスタＴ６及びトランジスタＴ２はオン状態となっており、トランジスタＴ６は出力端子ＯＵＴに、トランジスタＴ２はノードＮ１に、可変ロー電圧線ＶＧＰＬのロー電圧をそれぞれ印加している。また、トランジスタＴ５のゲートに、ノードＮ１のロー電圧が印加され、トランジスタＴ５はオフ状態となっている。
【００６１】
図５に示す期間Ｐ１の始まりに、ｎ−２番目のシフトレジスタ基本回路１１３―（ｎ−２）のゲート信号Ｇｎ−２がロー電圧からハイ電圧に変化し、トランジスタＴ１，Ｔ７がオンされる。オン状態となっているトランジスタＴ７はノードＮ３に可変ロー電圧線ＶＧＰＬのロー電圧を印加し、ノードＮ３がハイ電圧からロー電圧に変化する。オン状態となっているトランジスタＴ１２を介してノードＮ３と電気的に接続されているノードＮ２も同様に、ハイ電圧からロー電圧に変化する。また、オン状態となっているトランジスタＴ１は、ノードＮ１にゲート信号Ｇｎ−２のハイ電圧を印加し、ノードＮ１はロー電圧からハイ電圧に変化する。よって、図５に示す通り、期間Ｐ１に、ノードＮ１はハイ電圧に、ノードＮ２及びノードＮ３はロー電圧に、変化している。
【００６２】
ノードＮ２がロー電圧に変化するタイミングに応じて、トランジスタＴ２，Ｔ６はそれぞれオフされる。トランジスタＴ６がオフされることにより、出力端子ＯＵＴは、可変ロー電圧線ＶＧＰＬと電気的に絶縁される。トランジスタＴ２がオフされることにより、ノードＮ１は、可変ロー電圧線ＶＧＰＬと電気的に絶縁される。ノードＮ１がハイ電圧に変化するタイミングに応じて、トランジスタＴ４，Ｔ５はオンされる。トランジスタＴ５がオン状態となっている間、入力端子ＩＮ１に入力されるクロック信号Ｖｎが、出力端子ＯＵＴより出力される。オン状態となっているトランジスタＴ４はノードＮ３に可変ロー電圧線ＶＧＰＬのロー電圧を印加し、ノードＮ２及びノードＮ３は、ロー電圧に維持される。
【００６３】
図５に示す期間Ｐ２の始まりに、ｎ−２番目のシフトレジスタ基本回路１１３―（ｎ−２）のゲート信号Ｇｎ−２がハイ電圧からロー電圧へ変化し、トランジスタＴ１，Ｔ７はオフされる。トランジスタＴ１がオフされた後も、ノードＮ１はハイ電圧で維持され、トランジスタＴ５はオン状態で維持される。期間Ｐ２において、クロック信号Ｖｎはハイ電圧となっているので、信号ハイ期間である期間Ｐ２に、トランジスタＴ５はクロック信号Ｖｎのハイ電圧を出力端子ＯＵＴに印加し、ハイ電圧となるゲート信号Ｇｎが出力端子ＯＵＴより対応するゲート信号線１０５へ出力される。
【００６４】
トランジスタＴ７がオフされた後も、ノードＮ１はハイ電圧に維持されており、トランジスタＴ４はオン状態で維持され、ノードＮ２及びノードＮ３はロー電圧に維持される。
【００６５】
ここで、実際には、トランジスタＴ１に、閾値電圧ＶＴＨが存在するために、期間Ｐ１において、ノードＮ１の電圧は、ゲート信号Ｇｎ−２のハイ電圧から、トランジスタＴ１の閾値電圧ＶＴＨを減じた電圧となってしまう。この電圧では、信号ハイ期間である期間Ｐ２において、トランジスタＴ５を十分にオンすることが出来ない場合もあり得るので、ゲート線ハイ電圧印加回路ＳＷＧには、昇圧容量Ｃ１がトランジスタＴ５のゲートと出力側の間に設けられており、昇圧容量Ｃ１はトランジスタＴ５と並列に接続されている。期間Ｐ２になると、ゲート信号Ｇｎ−２がロー電圧に変化し、トランジスタＴ１がオフされるが、ノードＮ１はハイ電圧に維持され、トランジスタＴ５はオン状態に維持される。期間Ｐ２には、トランジスタＴ５の出力側に、入力端子ＩＮ１に入力されるクロック信号Ｖｎのハイ電圧が印加され、昇圧容量Ｃ１の容量カップリングにより、ノードＮ１は更に高電圧に昇圧される。これは、ブートストラップ電圧と呼ばれている。期間Ｐ２において、図５に示す通り、ノードＮ１は、ハイ電圧より高いブートストラップ電圧となっている。
【００６６】
図５に示す期間Ｐ３の始まりに、クロック信号Ｖｎはハイ電圧からロー電圧に変化するが、昇圧容量Ｃ１により、ノードＮ１はハイ電圧に維持され、トランジスタＴ４，Ｔ５はともに、オン状態で維持される。よって、期間Ｐ３において、クロック信号Ｖｎはロー電圧となっているので、期間Ｐ２に、オン状態となっているトランジスタＴ５はクロック信号Ｖｎのロー電圧を出力端子ＯＵＴに印加し、ロー電圧となるゲート信号Ｇｎが出力端子ＯＵＴより対応するゲート信号線１０５へ出力される。また、オン状態となっているトランジスタＴ４により、ノードＮ２及びノードＮ３はロー電圧に維持され、トランジスタＴ２，Ｔ６はともに、オフ状態で維持される。
【００６７】
期間Ｐ４の始まりに、ｎ＋４番目のシフトレジスタ基本回路１１３―（ｎ＋４）のゲート信号Ｇｎ＋４がハイ電圧からロー電圧へ変化し、トランジスタＴ９はオンされ、可変ロー電圧線ＶＧＰＬのロー電圧がノードＮ１に印加され、ノードＮ１はハイ電圧からロー電圧に変化する。ノードＮ１がロー電圧に変化するタイミングに応じて、トランジスタＴ４，Ｔ５はそれぞれオフされる。
【００６８】
期間Ｐ４の始まりに、クロック信号Ｖｎ＋４がロー電圧からハイ電圧へ変化し、トランジスタＴ３はオンされ、オン状態となっているトランジスタＴ３はクロック信号Ｖｎ＋４のハイ電圧をノードＮ３に印加し、ノードＮ２及びノードＮ３はロー電圧からハイ電圧に変化する。ノードＮ２及びノードＮ３がハイ電圧に変化するタイミングに応じて、トランジスタＴ２，Ｔ６はそれぞれオンされ、保持容量Ｃ３がハイ電圧に充電される。
【００６９】
期間Ｐ１，Ｐ２，Ｐ３において、ノードＮ１はハイ電圧に、ノードＮ２及びノードＮ３はロー電圧に維持されているが、期間Ｐ４に、ノードＮ１はロー電圧に、ノードＮ２はハイ電圧に、それぞれ変化する。
【００７０】
その後、期間Ｐ５の始まりに、クロック信号Ｖｎ＋４がハイ電圧からロー電圧に変化し、トランジスタＴ３がオフされる。トランジスタＴ３がオフされた後も、保持容量Ｃ３によりノードＮ２及びノードＮ３の電圧はハイ電圧で維持される。さらに、クロック信号Ｖｎ＋４は周期的にハイ電圧となり、保持容量Ｃ３を周期的に充電し続けるので、ノードＮ２及びノードＮ３の電圧は安定的にハイ電圧に維持されることとなる。よって、期間Ｐ５以降も、ノードＮ１はロー電圧に、ノードＮ２はハイ電圧に、それぞれ維持される。
【００７１】
以上、通常の画面表示時である期間ＴＡにおける駆動方法について説明した。次に、画面非表示の所定の期間である期間ＴＢにおける駆動方法について説明する。図５に示す通り、通常の画面表示時に４相のクロック信号がそれぞれ入力される４本のクロック信号線の電圧を期間ＴＢにおいてすべてハイ電圧とする。また、前述の通り、期間ＴＢにおいて、可変ハイ電圧線ＶＧＰＨはロー電圧となり、可変ロー電圧線ＶＧＰＬはハイ電圧となる。
【００７２】
期間ＴＢの始まりに、可変ハイ電圧線ＶＧＰＨがハイ電圧からロー電圧に変化し、可変ロー電圧線ＶＧＰＬがロー電圧からハイ電圧に変化する。トランジスタＴ１２のゲートに、可変ハイ電圧線ＶＧＰＨのロー電圧が印加され、トランジスタＴ１２はオフされ、ノードＮ２はノードＮ３と電気的に絶縁される。また、トランジスタＴ１３のゲートに、可変ロー電圧線ＶＧＰＬのハイ電圧が印加され、トランジスタＴ１３はオンされ、オン状態となっているトランジスタＴ１３は、可変ハイ電圧線ＶＧＰＨのロー電圧をノードＮ２に印加し、ノードＮ２がハイ電圧からロー電圧に変化する。ノードＮ２がロー電圧に変化するタイミングに応じて、トランジスタＴ２，Ｔ６はそれぞれオフされる。
【００７３】
可変ロー電圧線ＶＧＰＬがロー電圧からハイ電圧に変化することにより、トランジスタＴ１４はオンされ、オン状態となっているトランジスタＴ１４は、出力端子ＯＵＴに可変ロー電圧線ＶＧＰＬのハイ電圧を印加する。よって、出力端子ＯＵＴより出力されるゲート信号Ｇｎがロー電圧からハイ電圧に変化する。すなわち、出力端子ＯＵＴに接続されるゲート信号線１０５の電圧がロー電圧からハイ電圧に変化する。ｎ−２番目のシフトレジスタ基本回路１１３−（ｎ−２）やｎ＋４番目のシフトレジスタ基本回路１１３−（ｎ＋４）においても同様のことが生じているので、入力端子ＩＮ３に接続されているゲート信号線１０５（ゲート信号Ｇｎ−２）及び入力端子ＩＮ４に接続されているゲート信号線１０５（ゲート信号Ｇｎ＋４）が、ロー電圧からハイ電圧に変化する。よって、トランジスタＴ１はオンされ、オン状態となっているトランジスタＴ１はノードＮ１にゲート信号線１０５のハイ電圧を印加する。また、トランジスタＴ７はオンされ、オン状態となっているトランジスタＴ７はノードＮ３に可変ロー電圧線ＶＧＰＬのハイ電圧を印加する。さらに、トランジスタＴ９はオンされ、オン状態となっているトランジスタＴ９はノードＮ１に可変ロー電圧線ＶＧＰＬのハイ電圧を印加する。これにより、ノードＮ１がロー電圧からハイ電圧に変化する。ノードＮ１がハイ電圧に変化するタイミングに応じて、トランジスタＴ４はオンされ、トランジスタＴ４はノードＮ３に可変ロー電圧線ＶＧＰＬのハイ電圧を印加する。
【００７４】
なお、ここで、ｎ−２番目のシフトレジスタ基本回路１１３−（ｎ−２）若しくはｎ＋４番目のシフトレジスタ基本回路１１３−（ｎ＋４）のいずれか（又は両方）が、他のゲート信号線にゲート信号を出力する他のシフトレジスタ基本回路に該当する。ｎ−２番目のシフトレジスタ基本回路１１３−（ｎ−２）の出力端子ＯＵＴに接続されるゲート信号線１０５は、ｎ番目のシフトレジスタ基本回路１１３−ｎの出力端子ＯＵＴに接続されるゲート信号線１０５とは異なる他のゲート信号線であり、通常の画面表示時におけるゲート信号Ｇｎ−２の信号ハイ期間は、ゲート信号Ｇｎの信号ハイ期間とは異なる他の信号ハイ期間である。ゲート信号Ｇｎ−２の信号ロー期間は、ゲート信号Ｇｎの信号ロー期間と重なりはあるが異なっており、他の信号ロー期間である。ｎ＋４番目のシフトレジスタ基本回路１１３−（ｎ＋４）についても同様である。ｎ番目のシフトレジスタ基本回路１１３−ｎのトランジスタＴ１及びトランジスタＴ９は、ともに、他のゲート信号線がゲート（スイッチ）に接続され、画面非表示の所定の期間において、ノードＮ１にオン電圧（ハイ電圧）を印加しており、トランジスタＴ１若しくはトランジスタＴ９のいずれか（又は両方）が、画面非表示ハイ電圧印加オン制御回路に相当している。
【００７５】
また、期間ＴＢの始まりに、４本のクロック信号線はともにロー電圧からハイ電圧に変化しており、オン状態となっているＴ５が出力端子ＯＵＴに、対応するクロック信号線のハイ電圧を印加し、出力端子ＯＵＴに接続されるゲート信号線１０５がより安定的に、ハイ電圧で維持される。また、オン状態となっているＴ３がノードＮ３に対応するクロック信号線のハイ電圧をノードＮ３に印加する。
【００７６】
当該実施形態に係るゲート信号線駆動回路の特徴は、画面非表示スイッチオフ電圧印加回路ＳＷＣであるトランジスタＴ１３が、画面非表示の所定の期間に、ノードＮ２をロー電圧とすることにより、ゲート線ロー電圧印加回路ＳＷＡであるトランジスタＴ６をオフする点にある。通常の画面表示時には、１フレーム期間のうち長期間にわたって、トランジスタＴ６のゲートにハイ電圧が印加され、トランジスタＴ６の閾値電圧ＶＴＨが正側にシフトして、トランジスタＴ６の素子特性が劣化するところ、画面非表示の所定の期間に、トランジスタＴ６がオフ状態に維持されることにより、トランジスタＴ６の閾値電圧ＶＴＨが逆側（負側）にシフトし閾値電圧ＶＴＨの絶対値が低下することにより、次の画面表示時において、トランジスタＴ６の素子特性が向上する。さらに、トランジスタＴ６の入力側に接続される第１基準電圧線（可変ロー電圧線ＶＧＰＬ）の電圧が画面非表示の所定の期間にハイ電圧とすることにより、トランジスタＴ６の閾値電圧ＶＴＨの逆側（負側）へのシフトがさらに高まり、トランジスタＴ６の素子特性がさらに向上する。
【００７７】
画面非表示時ゲート線ハイ電圧印加回路ＳＷＨであるトランジスタＴ１４が、画面非表示の所定の期間に、出力端子ＯＵＴ及び接続されるゲート信号線１０５の電圧をハイ電圧としている。これにより、トランジスタＴ６の出力側の電圧がハイ電圧となるので、トランジスタトランジスタＴ６の閾値電圧ＶＴＨの逆側（負側）へのシフトがさらに高まり、トランジスタＴ６の素子特性がさらに向上する。
【００７８】
トランジスタＴ６と同様に、通常の画面表示時には、１フレーム期間のうち、長期間にわたって、トランジスタＴ２のゲートにハイ電圧が印加され、トランジスタＴ２の閾値電圧ＶＴＨが正側にシフトしている。画面非表示の所定の期間に、トランジスタＴ２がオフ状態に維持されることにより、トランジスタＴ２の閾値電圧ＶＴＨの絶対値が低下することにより、次の画面表示時において、トランジスタＴ２の特性が向上する。さらに、トランジスタＴ６と同様に、トランジスタＴ２の入力側に接続される第２基準電圧線（可変ロー電圧線ＶＧＰＬ）の電圧がオン電圧（ハイ電圧）となるので、トランジスタトランジスタＴ２の閾値電圧ＶＴＨの逆側（負側）へのシフトがさらに高まり、トランジスタＴ２の素子特性がさらに向上する。
【００７９】
画面非表示ハイ電圧印加オン制御回路に相当するトランジスタＴ１，Ｔ９は、画面非表示の所定の期間に、それぞれ接続されるゲート信号線１０５がハイ電圧となることにより、オンされ、オン状態となっているトランジスタＴ１，Ｔ９が、ノードＮ１の電圧をハイ電圧としている。ノードＮ１がハイ電圧となることにより、トランジスタＴ２の出力側の電圧がハイ電圧となるので、トランジスタトランジスタＴ２の閾値電圧ＶＴＨの逆側（負側）へのシフトがさらに高まり、トランジスタＴ２の素子特性がさらに向上する。
【００８０】
以上のことにより、画面非表示の所定の期間の次に画面表示を行う際に、１フレーム期間のうち、信号ロー期間において、トランジスタＴ６が安定的に出力端子ＯＵＴにロー電圧を印加し、トランジスタＴ２が安定的にトランジスタＴ５をオフ状態とすることにより、ゲート信号Ｇｎのノイズが抑制され、表示装置が表示する画面表示の品質がさらに向上する。
【００８１】
シフトレジスタ基本回路１１３において、通常の画面表示時には、１フレーム期間のうち、長期間にわたって２個のトランジスタの素子特性の劣化を抑制することが出来るので、素子の長寿命化が実現され、それにより、シフトレジスタ駆動回路、及びそれを用いた表示装置の長寿命化が実現される。また、例えば、ゲート線ロー電圧印加回路ＳＷＡやハイ電圧印加オフ制御回路ＳＷＢそれぞれに、スイッチング素子を複数設けて、各スイッチング素子にハイ電圧が印加される期間を低減させることにより、スイッチング素子の特性劣化を抑制することが出来るが、その場合、シフトレジスタ基本回路の回路規模が大きくなってしまうところ、当該実施形態に係るシフトレジスタ基本回路１１３では、スイッチング素子を数個（トランジスタＴ１２，Ｔ１３，Ｔ１４）追加するだけで実現出来ており、回路規模の増大を抑制しつつ、シフトレジスタ基本回路１１３の特性を向上することが出来ている。回路規模の増大が抑制されることにより、表示領域１２０の周りにあって、ゲート信号線駆動回路が配置される額縁領域の面積を狭くしたり、高精細化の要求にも対応することが出来る。
【００８２】
以上、当該実施形態に係るゲート信号線駆動回路の特性向上について説明したが、当該実施形態に係る表示装置は、さらに以下の効果を奏している。通常の画面表示時において、図２に示す通り、画素回路のＴＦＴ１０９のゲートには、接続されるゲート信号線１０５に入力されるゲート信号Ｇｎがハイ電圧となる期間（信号ハイ期間）にハイ電圧が印加され、それ以外の期間（信号ロー期間）にロー電圧が印加される。１フレーム期間のうち、信号ロー期間は長期間にわたるため、ＴＦＴ１０９に接続される画素電極１１０が高い電圧に維持される場合や、ＴＦＴ１０９に接続される映像信号線１０７の電圧が高い電圧となっている場合に、ＴＦＴ１０９の閾値電圧ＶＴＨが負側にシフトしてしまう。閾値電圧ＶＴＨの負側シフトが大きくなると、通常の画面表示時の信号ロー期間におけるＴＦＴ１０９のオフ電流が増加することとなり、映像信号線１０７の電圧がＴＦＴ１０９を介して画素電極１１０に印加され、画面表示に異常が発生してしまう。例えば、１フレーム（画面）のうち一部の領域のみを画面表示（ウィンドウ表示）している場合、ある画素回路の画素電極１１０には、暗表示となる表示制御電圧が維持されているにもかかわらず、当該ＴＦＴ１０９が接続される映像信号線１０７に明表示となる他の画素回路の表示制御電圧が印加されると、当該ＴＦＴ１０９が接続される画素電極１１０にこの表示制御電圧が付加され、縦スメアが発生する。当該実施形態に係るシフトレジスタ基本回路１１３を用いることにより、画面非表示の所定の期間に、ゲート信号線１０５の電圧がハイ電圧となり、ＴＦＴ１０９のゲートにハイ電圧が印加されるため、ＴＦＴ１０９の閾値電圧ＶＴＨが逆側（正側）にシフトし閾値電圧ＶＴＨの絶対値が低下することにより、次の画面表示時において、ＴＦＴ１０９におけるオフ電流が抑制され、画面表示の異常が抑制される。すなわち、画面表示品質がさらに向上する。
【００８３】
また、スイッチング素子における閾値電圧ＶＴＨは、薄膜トランジスタ（ＴＦＴ）、特に、薄膜に用いられる半導体がアモルファス（非晶質）シリコンである薄膜トランジスタ（ＴＦＴ）でより問題となるので、ゲート信号線駆動回路のゲート線ロー電圧印加回路ＳＷＡやハイ電圧印加オフ制御回路ＳＷＢに、アモルファスシリコンを用いた薄膜トランジスタからなるスイッチング素子が備えられている場合、本発明の効果はさらに高まることとなる。同様に、画素回路のＴＦＴ１０９がアモルファスシリコンを用いた薄膜トランジスタである場合に、本発明の効果はさらに高まることとなる。
【００８４】
なお、当該実施形態に係るゲート信号線駆動回路１０４において、各シフトレジスタ基本回路１１３に、画面非表示時ゲート線ハイ電圧印加回路ＳＷＨであるトランジスタＴ１４が備えられるが、これに限定されることはない。図５に示す駆動方法によって駆動される場合、少なくとも１つのシフトレジスタ基本回路１１３にトランジスタＴ１４が備えられていればよい。たとえば、あるシフトレジスタ基本回路１１３にトランジスタＴ１４が備えられていることにより、当該シフトレジスタ基本回路１１３の出力端子ＯＵＴに接続されるゲート信号線１０５がハイ電圧となる。当該ゲート信号線１０５が接続される他のシフトレジスタ基本回路１１３の入力端子ＩＮ３（又は入力端子ＩＮ４）がハイ電圧となることにより、当該他のシフトレジスタ基本回路１１３のトランジスタＴ５がクロック信号線のハイ電圧を出力端子ＯＵＴに印加し、出力端子ＯＵＴに接続されるゲート信号線１０５がハイ電圧となり、連鎖的に他のシフトレジスタ基本回路１１３のノードＮ１をハイ電圧にし、ゲート信号線１０５をハイ電圧とすることが出来る。
【００８５】
また、異なる駆動方法によって駆動する場合、複数のシフトレジスタ基本回路１１３すべてにトランジスタＴ１４が備えられていなくてもよい。画面非表示の所定の期間である期間ＴＢの始まりに応じて、最初に可変ロー電圧線ＶＧＰＬをロー電圧からハイ電圧に変化させる。オン状態となっているトランジスタＴ２が可変ロー電圧線ＶＧＰＬのハイ電圧をノードＮ１に印加し、ノードＮ１がロー電圧からハイ電圧に変化する。ノードＮ１がハイ電圧に変化した後に、可変ハイ電圧線ＶＧＰＨをハイ電圧からロー電圧に変化させる。オン状態となっているトランジスタＴ１３が可変ハイ電圧線ＶＧＰＨのロー電圧をノードＮ２に印加し、ノードＮ２がハイ電圧からロー電圧に変化する。ノードＮ２がロー電圧に変化するタイミングに応じて、トランジスタＴ２，Ｔ６がオフされる。そして、適当なタイミングで、入力端子ＩＮ１，ＩＮ２に接続されるクロック信号線をハイ電圧に変化させることにより、ゲート信号線１０５をハイ電圧とすることが出来る。
【００８６】
［第２の実施形態］
本発明の第２の実施形態に係る表示装置は、第１の実施形態に係る表示装置と、基本的には同じ構成をしている。第１の実施形態に係る表示装置との主な違いは、当該実施形態に係るゲート信号線駆動回路１０４は、双方向駆動が可能であり、順方向駆動又は逆方向駆動のいずれかを選択して駆動することが出来る点にある。
【００８７】
図６は、当該実施形態に係るシフトレジスタ回路１１２のｎ番目のシフトレジスタ基本回路１１３―ｎの回路図である。図６に示すｎ番目のシフトレジスタ基本回路１１３−ｎは、図４に示す第１の実施形態に係るｎ番目のシフトレジスタ基本回路１１３−ｎと比較して、さらに、入力端子ＩＮ３Ａ，ＩＮ４Ａを備え、ゲート信号Ｇｎ＋２，Ｇｎ−４が、それぞれ、入力される。当該実施形態に係るｎ番目のシフトレジスタ基本回路１１３―ｎは、さらに、トランジスタＴ１Ａ，Ｔ７Ａ，Ｔ９Ａを備えている。トランジスタＴ１Ａは、ノードＮ１に対してトランジスタＴ１と並列に配置され、トランジスタＴ１Ａのゲートと入力側はダイオード接続され、トランジスタＴ１Ａのゲート及び入力側に入力端子ＩＮ３が接続され、トランジスタＴ１Ａの出力側にノードＮ１が接続されている。トランジスタＴ７ＡはノードＮ３と可変ロー電圧線ＶＧＰＬの間にトランジスタＴ７と並列に配置され、トランジスタＴ７Ａのゲートに入力端子ＩＮ３Ａが接続されている。トランジスタＴ９ＡはノードＮ１と可変ロー電圧線ＶＧＰＬの間にトランジスタＴ９と並列に配置され、トランジスタＴ９Ａのゲートに入力端子ＩＮ４Ａが接続されている。
【００８８】
通常の画面表示時において順方向駆動を行う場合、駆動方法は、第１の実施形態に係る駆動方法と同じである。図５に示す期間Ｐ１の一つ前の期間（クロック）に、ｎ−４番目のゲート信号Ｇｎ−４はハイ電圧となる。当該期間において、トランジスタＴ９Ａのゲートに、入力端子ＩＮ４Ａに入力されるゲート信号Ｇｎ−４のハイ電圧が印加され、トランジスタＴ９Ａはオン状態となっており、トランジスタＴ９Ａは、ノードＮ１に可変ロー電圧線ＶＧＰＬのロー電圧を印加するが、当該期間においてノードＮ１はロー電圧に維持されており、ノードＮ１の電圧に変化はない。同様に、図５に示す期間Ｐ３に、ｎ＋２番目のゲート信号Ｇｎ＋２はハイ電圧となる。期間Ｐ３において、トランジスタＴ１Ａ，Ｔ７Ａはともにオン状態となっており、トランジスタＴ１Ａにゲート信号Ｇｎ＋２のハイ電圧を印加し、トランジスタＴ７Ａは可変ロー電圧線ＶＧＰＬのロー電圧を印加するが、期間Ｐ３において、ノードＮ１はハイ電圧に、ノードＮ３はロー電圧に維持されており、ノードＮ１及びノードＮ３の電圧に変化はない。
【００８９】
通常の画面表示時において逆方向駆動を行う場合の駆動方法において、４相のクロック信号は、図５に示す４相のクロック信号Ｖｎと逆順に、ハイ電圧となっている。それにより、図５に示すゲート信号Ｇｎと逆順に、シフトレジスタ基本回路１１３が出力するゲート信号は、ｎの値が大きい方から小さい方へ順に、ハイ電圧となっている。すなわち、この順に、信号ハイ期間となっている。よって、逆方向駆動を行う場合に、ゲート信号Ｇｎ＋２がハイ電圧に変化することにより、トランジスタＴ１ＡがノードＮ１にハイ電圧を印加し、トランジスタＴ７ＡがノードＮ３にロー電圧を印加する。さらに、ゲート信号Ｇｎ−４がハイ電圧に変化することにより、トランジスタＴ９ＡがノードＮ１にロー電圧を印加する。逆方向駆動する場合に、ゲート信号Ｇｎ＋４がハイ電圧に変化しても、ノードＮ１に変化はなく、ゲート信号Ｇｎ−２がハイ電圧に変化しても、ノードＮ１及びノードＮ３の電圧に変化はない。なお、画面非表示の所定の期間における駆動方法は、順方向駆動を行う場合も逆方向駆動を行う場合も、図５に示す期間ＴＢにおける駆動と同様である。
【００９０】
シフトレジスタ基本回路１１３が図６に示す通り、双方向駆動が可能な構成をしており、当該実施形態に係る表示装置は、双方向駆動が可能であって、なおかつ、第１の実施形態において説明した本発明の効果をさらに奏している。なお、第１の実施形態において説明した通り、当該実施形態に係るゲート信号線駆動回路１０４において、各シフトレジスタ基本回路１１３に、画面非表示時ゲート線ハイ電圧印加回路ＳＷＨであるトランジスタＴ１４が備えられることに限定されることはない。第１の実施形態で説明した通り、当該駆動方法にて駆動する場合は、少なくとも１つのシフトレジスタ基本回路１１３にトランジスタＴ１４が備えられていればよい。この場合、各シフトレジスタ基本回路１１３に４本のゲート信号線１０５が入力端子に接続されているので、第１の実施形態と比較して、より早くすべてのゲート信号線１０５の電圧をハイ電圧とすることが出来る。また、第１の実施形態で説明した通り、複数のシフトレジスタ基本回路１１３すべてにトランジスタＴ１４が備えられていなくてもよい。
【００９１】
［第３の実施形態］
本発明の第３の実施形態に係る表示装置は、第１の実施形態に係る表示装置と、基本的には同じ構成をしている。第１の実施形態に係る表示装置との主な違いは、シフトレジスタ基本回路１１３の構成にある。
【００９２】
図７は、当該実施形態に係るシフトレジスタ回路１１２のｎ番目のシフトレジスタ基本回路１１３―ｎの回路図である。図７に示すｎ番目のシフトレジスタ基本回路１１３−ｎは、図４に示す第１の実施形態に係るｎ番目のシフトレジスタ基本回路１１３−ｎと異なり、画面非表示スイッチオフ電圧印加回路ＳＷＣであるトランジスタＴ１３が配置されておらず、トランジスタＴ４，Ｔ７の出力側がノードＮ２に接続されている。さらに、通常の画面表示時においても画面非表示の所定の期間においてもロー電圧となっているロー電圧線ＶＧＬに、トランジスタＴ４，Ｔ７の入力側が接続されており、保持容量Ｃ３がノードＮ３とロー電圧線ＶＧＬの間に配置されている。
【００９３】
当該実施形態に係るシフトレジスタ基本回路１１３は、図５に示す駆動方法によって駆動される。とくに、通常の画面表示時である期間ＴＡにおいて、当該実施形態に係るシフトレジスタ基本回路１１３は、第１の実施形態に係るシフトレジスタ基本回路１１３と同様に駆動される。
【００９４】
画面非表示の所定の期間である期間ＴＢにおいて、第１の実施形態と同様に、期間ＴＢの始まりに、トランジスタＴ１２はオフされ、ノードＮ２はノードＮ３と電気的に絶縁される。また、第１の実施形態と同様に、トランジスタＴ１４はオンされ、トランジスタＴ１４は、出力端子ＯＵＴにハイ電圧を印加し、出力端子ＯＵＴに接続されるゲート信号線１０５の電圧がロー電圧からハイ電圧に変化する。
【００９５】
第１の実施形態に係るシフトレジスタ基本回路１１３において、トランジスタＴ１３がノードＮ２に可変ハイ電圧線ＶＧＰＨのロー電圧を印加している。これに対して、当該実施形態に係るシフトレジスタ基本回路１１３において、入力端子ＩＮ３，ＩＮ４にそれぞれ接続されるゲート信号線１０５がロー電圧からハイ電圧に変化することにより、トランジスタＴ７がオンされ、また、ノードＮ１がロー電圧からハイ電圧に変化するタイミングに応じてトランジスタＴ４がオンされ、オン状態となっているトランジスタＴ４，Ｔ７が、ロー電圧線ＶＧＬのロー電圧をノードＮ２に印加し、ノードＮ２がハイ電圧からロー電圧に変化する。すなわち、第１の実施形態に係るシフトレジスタ基本回路１１３において、画面非表示の所定の期間に、トランジスタＴ１３がノードＮ２をロー電圧としているところ、当該実施形態に係るシフトレジスタ基本回路１１３においては、通常の画面表示時にノードＮ２をロー電圧に変化させるトランジスタＴ４，Ｔ７が、画面非表示の所定の期間にも、ノードＮ２をロー電圧としている。これにより、シフトレジスタ基本回路１１３が回路規模の増大がより抑制された構成となっている。
【００９６】
さらに、ゲート信号線駆動回路１０４において、各シフトレジスタ基本回路１１３にトランジスタＴ１４が備えられる場合、画面非表示オフ制御スイッチング素子ＳＷＳであるトランジスタＴ１２は必ずしも必要ではない。画面非表示の所定の期間に、４本のクロック信号線をロー電圧とすることにより、トランジスタＴ３はオフ状態に維持することが出来るので、トランジスタＴ１２を省略することができる。なお、この場合、ノードＮ１とトランジスタＴ５のゲートを電気的に絶縁するか、入力端子ＩＮ１とトランジスタＴ５の入力側を電気的に絶縁するか、工夫が必要である。
【００９７】
［第４の実施形態］
本発明の第４の実施形態に係る表示装置は、第１の実施形態に係る表示装置と、基本的には同じ構成をしている。第１の実施形態に係る表示装置との主な違いは、ゲート信号線駆動回路１０４の構成にある。
【００９８】
図８は、当該実施形態に係るシフトレジスタ回路１１２のｎ番目のシフトレジスタ基本回路１１３―ｎの回路図である。当該実施形態に係る奇数番目のシフトレジスタ基本回路１１３に、２本のクロック信号線と、さらに、２本の補助クロック信号線が接続されている。２本のクロック信号線には、通常の画面表示時において、所定の周期であって２相の互いに位相の異なる（逆位相の）クロック信号Ｖｎ，Ｖｎ＋２がそれぞれ入力され、画面非表示の所定の期間において、ハイ電圧が印加される。２本の補助クロック信号線は、通常の画面表示時において、２相のクロック信号Ｖｎ，Ｖｎ＋２とそれぞれ同じ電圧変化をする補助クロック信号ＶＳｎ，ＶＳｎ＋２が入力され、画面非表示の所定の期間において、ロー電圧が印加される。偶数番目のシフトレジスタ基本回路１１３についても同様である。
【００９９】
図８に示す当該実施形態に係るｎ番目のシフトレジスタ基本回路１１３−ｎは、図４に示す第１の実施形態に係るｎ番目のシフトレジスタ基本回路１１３−ｎと同様に、トランジスタＴ１，Ｔ２，Ｔ４，Ｔ５，Ｔ６，Ｔ１４と、昇圧容量Ｃ１を備えている。そして、さらに、容量Ｃ２と、トランジスタＴ６Ａ，Ｔ１４が備えられている。入力端子ＩＮ４にゲート信号Ｇｎ＋２が、入力端子ＩＮ２にはクロック信号Ｖｎ＋２が、入力端子ＩＮ２Ａには補助クロック信号ＶＳｎ＋２が、それぞれ入力される。
【０１００】
図９は、当該実施形態に係るｎ番目のシフトレジスタ基本回路１１３―ｎの駆動方法を示す図であり、ノードＮ１，Ｎ２の時間的な変化が、２相のクロック信号がそれぞれ入力される２本のクロック信号線及び１本の補助クロック信号線の電圧と、可変ロー電圧線ＶＧＰＬ及びロー電圧線ＶＧＬの電圧ともに示されている。
【０１０１】
通常の画素表示時である期間ＴＡにおいて、信号ロー期間に応じてノードＮ１はロー電圧に維持されている。ノードＮ２はＶｎがハイ電圧の時にハイ電圧となる。ゲート信号Ｇｎ−２がハイ電圧に変化するとトランジスタＴ１はオンされ、トランジスタＴ１はノードＮ１にゲート信号Ｇｎ−２のハイ電圧を印加し、ノードＮ１はロー電圧からハイ電圧に変化する。ゲート信号Ｇｎ＋２がハイ電圧に変化するとトランジスタＴ９はオンされ、トランジスタＴ９はノードＮ１に可変ロー電圧線ＶＧＰＬのロー電圧を印加し、ノードＮ１はハイ電圧からロー電圧に変化する。
【０１０２】
ノードＮ１がハイ電圧に変化するタイミングに応じて、ノードＮ１にゲートが接続されているトランジスタＴ４はオンされ、ロー電圧線ＶＧＬのロー電圧をノードＮ２に印加し、ノードＮ２はハイ電圧からロー電圧に変化する。また、ノードＮ１がハイ電圧となっている間、トランジスタＴ４はオン状態となり、ノードＮ２はロー電圧に維持される。ゲート信号Ｇｎの電圧がハイ電圧となる信号ハイ期間に、クロック信号Ｖｎはハイ電圧となる。しかし、入力端子ＩＮ１とノードＮ２の間に容量Ｃ２が配置されており、容量Ｃ２の容量カップリングにより、ノードＮ２はロー電圧に維持される。ノードＮ１が再びロー電圧となり、トランジスタＴ４がオフされると、クロック信号Ｖｎがハイ電圧になるタイミングでノードＮ２はハイ電圧となる。ノードＮ２がハイ電圧に変化するタイミングに応じて、トランジスタＴ２はオンされ、オン状態となっているトランジスタＴ２は、可変ロー電圧線ＶＧＰＬのロー電圧をノードＮ１に印加し、ノードＮ１はロー電圧で維持される。
【０１０３】
トランジスタＴ６Ａは、出力端子ＯＵＴと可変ロー電圧線ＶＧＰＬの間に、トランジスタＴ６と並列に配置される。トランジスタＴ１５のゲートと出力側はダイオード接続されており、トランジスタＴ１５及び出力側は、トランジスタＴ６Ａのゲートと接続されている。トランジスタＴ１５の入力側に、入力端子ＩＮ２が接続され、入力端子ＩＮ２にクロック信号Ｖｎ＋２が入力される。トランジスタＴ１５のゲートに、入力端子ＩＮ２Ａが接続され、入力端子ＩＮ２Ａに補助クロック信号ＶＳｎ＋２が入力される。
【０１０４】
通常の画素表示時である期間ＴＡにおいて、クロック信号Ｖｎ＋２と補助クロック信号ＶＳｎ＋２は同じ電圧変化をするので、期間ＴＡにおいてトランジスタＴ１５のゲートと入力側もダイオード接続されている。クロック信号Ｖｎ＋２がハイ電圧となると、トランジスタＴ６Ａはオンされ、オン状態となるトランジスタＴ６Ａが出力端子ＯＵＴに可変ロー電圧線ＶＧＰＬのロー電圧を印加する。逆に、クロック信号Ｖｎ＋２がロー電圧となるとき、トランジスタＴ６Ａはオフ状態となる。とくに、クロック信号Ｖｎ＋２は、クロック信号Ｖｎの逆位相となっているので、信号ハイ期間にクロック信号Ｖｎがハイ電圧となっているとき、クロック信号Ｖｎ＋２はロー電圧となっており、信号ハイ期間に、トランジスタＴ６Ａはオフ状態となる。
【０１０５】
画面非表示の所定の期間である期間ＴＢにおいて、２相のクロック信号Ｖｎ，Ｖｎ＋２がそれぞれ入力される２本のクロック信号線の電圧をすべてハイ電圧とし、２相の補助クロック信号ＶＳｎ，ＶＳｎ＋２がそれぞれ入力される２本の補助クロック信号線の電圧をすべてロー電圧とする。また、前述の通り、期間ＴＢにおいて、可変ロー電圧線ＶＧＰＬはハイ電圧となり、ロー電圧線ＶＧＬはロー電圧で維持される。
【０１０６】
補助クロック信号線をロー電圧とすることにより、入力端子ＩＮ２に印加される電圧がロー電圧となり、トランジスタＴ６Ａはオフ状態となる。入力端子ＩＮ３，ＩＮ４に接続されるゲート信号線１０５がともにハイ電圧となることにより、トランジスタＴ１，Ｔ９がオンされ、トランジスタＴ１はゲート信号線１０５のハイ電圧を、トランジスタＴ９は可変ロー電圧線ＶＧＰＬのハイ電圧を、それぞれノードＮ１に印加し、ノードＮ１はロー電圧からハイ電圧に変化する。ノードＮ１がハイ電圧に変化するタイミングに応じて、トランジスタＴ４がオンされ、トランジスタＴ４はロー電圧線ＶＧＬのロー電圧をノードＮ２に印加し、ノードＮ２はハイ電圧からロー電圧に変化する。
【０１０７】
以上により、画面非表示の所定の期間である期間ＴＢにおいて、トランジスタＴ６のゲートにはロー電圧が、入力側及び出力側にはハイ電圧が印加される。トランジスタＴ２についても同様である。また、当該表示装置に備えられる複数のゲート信号線１０５がハイ電圧となり、該ゲート信号線１０５それぞれに接続される複数のＴＦＴ１０９のゲートにハイ電圧が印加される。シフトレジスタ基本回路１１３が回路規模の増大がより抑制された構成となっているが、第１の実施形態で説明した効果を当該実施形態に係る表示装置も奏している。
【０１０８】
以上、本発明のいくつかの実施形態に係るゲート信号線駆動回路１０４とそれを用いた表示装置について説明した。ここでは、本発明に係るゲート信号線駆動回路１０４は、図３に示す通り、表示領域１２０の両側にそれぞれ複数のシフトレジスタ基本回路１１３が配置されている。この場合、ゲート信号線駆動回路１０４に備えられるシフトレジスタ基本回路１１３を、表示領域１２０の両側に配置することにより、狭額縁化が可能となる。しかし、例えば、表示領域１２０の片側に配置されていてもよい。また、ここでは、本発明に係るゲート信号線駆動回路１０４は、表示領域１２０に隣り合って配置される２本のゲート信号線１０５にそれぞれ印加するゲート信号の信号ハイ期間が、半クロック（１水平期間（１Ｈ））重なるオーバーゲートのゲート信号を出力している。しかし、これに限定されることはなく、例えば、ゲート信号線駆動回路１０４は、複数の水平期間が重なるオーバーゲートのゲート信号を出力してもよい。また、隣り合って配置される２本のゲート信号線の信号ハイ期間が連続していて重なりのない通常のゲート信号を出力してもよい。
【０１０９】
また、ここでは、本発明に係るシフトレジスタ基本回路１１３において、画面非表示の所定の期間に、ゲート線ロー電圧印加回路ＳＷＡであるトランジスタＴ６やハイ電圧印加オフ制御回路ＳＷＢであるトランジスタＴ２が、ともにオフされる場合について示している。しかし、これに限定されることはなく、例えば、ゲート線ロー電圧印加回路ＳＷＡであるトランジスタＴ６のみがオフされる場合であっても、ハイ電圧印加オフ制御回路ＳＷＢであるトランジスタＴ２のみがオフされる場合であっても、本発明を適用することが出来る。
【０１１０】
さらに、ここでは、本発明に係るシフトレジスタ基本回路１１３を構成するスイッチング素子を、すべてＮＭＯＳトランジスタとしたが、必要に応じて、ＰＭＯＳトランジスタを用いてもよい。ＰＭＯＳトランジスタの場合、ゲートに印加されるオン電圧がロー電圧に、オフ電圧がハイ電圧となる。さらに、それ以外のスイッチング素子であってもよい。
【０１１１】
また、ここでは、第１乃至第３の実施形態において４相のクロック信号によって制御される場合について、第４の実施形態において２相のクロック信号によって制御される場合について、示しているが、これに限定されることはない。
【０１１２】
なお、本発明の実施形態に係る表示装置において、上記では、図２に示す通り、ＩＰＳ方式の液晶表示装置について説明しているが、本発明に係る表示装置は、ＶＡ（Vertically Aligned）方式やＴＮ（Twisted Nematic）方式等、その他の駆動方式の液晶表示装置であってもよいし、有機ＥＬ表示装置など、他の表示装置であってもよい。図１０は、ＶＡ方式及びＴＮ方式の液晶表示装置に備えられるＴＦＴ基板１０２の等価回路の概念図である。ＶＡ方式及びＴＮ方式の場合には、コモン電極１１１がＴＦＴ基板１０２と対向するフィルタ基板１０１に設けられている。
【符号の説明】
【０１１３】
１０１  フィルタ基板、１０２  ＴＦＴ基板、１０３  バックライト、１０４  ゲート信号線駆動回路、１０５  ゲート信号線、１０６  データ駆動回路、１０７  映像信号線、１０８  コモン信号線、１０９  ＴＦＴ、１１０  画素電極、１１１  コモン電極、１１２  シフトレジスタ回路、１１３  シフトレジスタ基本回路、１１４  シフトレジスタ制御回路、１１５  制御信号、１２０  表示領域、Ｃ１  昇圧容量、Ｃ２  容量、Ｃ３  保持容量、Ｇｎ  ゲート信号、ＩＮ１，ＩＮ２，ＩＮ３，ＩＮ４  入力端子、Ｎ１，Ｎ２，Ｎ３  ノード、ＯＵＴ  出力端子、ＳＷＡ  ゲート線ロー電圧印加回路、ＳＷＢ  ハイ電圧印加オフ制御回路、ＳＷＣ  画面非表示スイッチオフ電圧印加回路、ＳＷＧ  ゲート線ハイ電圧印加回路、ＳＷＨ  画面非表示時ゲート線ハイ電圧印加回路、ＳＷＳ  画面非表示オフ制御スイッチング素子、Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７，Ｔ９，Ｔ１２，Ｔ１３，Ｔ１４，Ｔ１５  トランジスタ、ＶＳｎ  補助クロック信号、Ｖｎ  クロック信号、ＶＧＰＨ  可変ハイ電圧線、ＶＧＰＬ  可変ロー電圧線、ＶＧＬ  ロー電圧線、ＶＳＴ１，ＶＳＴ２  補助信号。
【図１】
0005766499.tif 000002
【図２】
0005766499.tif 000003
【図３】
0005766499.tif 000004
【図４】
0005766499.tif 000005
【図５】
0005766499.tif 000006
【図６】
0005766499.tif 000007
【図７】
0005766499.tif 000008
【図８】
0005766499.tif 000009
【図９】
0005766499.tif 000010
【図１０】
0005766499.tif 000011
【図１１】
0005766499.tif 000012
【図１２】
0005766499.tif 000013