(57)【特許請求の範囲】
【請求項１】
検出対象の電圧に比例した電圧と所定の基準電圧とを比較する電圧比較回路と、
検出結果を出力するための出力段と、
定電流源を備えコンデンサを定電流で充電することで所定の遅延時間を得る電流回路と、
前記コンデンサの充電電位が所定の電位に達したことを判定する判定回路と、
を備え、前記電圧比較回路により検出対象の電圧に比例した電圧が前記基準電圧以下になったことを検出した場合には前記出力段による出力状態を直ちに変化させ、前記電圧比較回路により検出対象の電圧に比例した電圧が前記基準電圧以上になったことを検出した場合には前記電流回路による遅延時間後に前記出力段による出力状態を変化させる低電圧検出回路であって、
前記電流回路は、
前記電圧比較回路の出力に基づいて制御され前記定電流源に流れる電流を導通または遮断可能な第１のスイッチ手段と、
前記定電流源と直列に接続された第１トランジスタと、
前記第１トランジスタとカレントミラー回路を構成するように接続されて前記定電流源に流れる電流に比例した電流を流す第２トランジスタと、
前記第２トランジスタと直列に接続された第３トランジスタと、
前記第２トランジスタと並列に接続された第４トランジスタと、
を備え、
前記電圧比較回路により検出対象の電圧に比例した電圧が前記基準電圧以下になったことを検出した場合には、前記第１のスイッチ手段が電流遮断状態で前記第３トランジスタがオン状態、前記第４トランジスタがオフ状態とされることで、前記定電流源の電流が遮断される状態とされ、
前記電圧比較回路により検出対象の電圧に比例した電圧が前記基準電圧以上になったことを検出した場合には、前記第１のスイッチ手段が電流導通状態で前記第３トランジスタがオフ状態とされて前記電流回路による前記コンデンサの充電が開始され前記遅延時間後に前記判定回路から制御信号が出力されて前記定電流源に流れる電流が遮断されるとともに、前記第４トランジスタがオン状態とされるように構成されていることを特徴とする低電圧検出回路。
【請求項２】
前記電圧比較回路の出力と前記判定回路からの信号に基づいて前記第１のスイッチ手段をオン、オフ制御する信号を生成する論理回路が設けられていることを特徴とする請求項１に記載の低電圧検出回路。
【請求項３】
前記電流回路は、
前記定電流源と直列形態に設けられた第２のスイッチ手段を備え、前記第１のスイッチ手段は前記電圧比較回路の出力に基づいてオン、オフ制御され、前記第２のスイッチ手段および前記第４トランジスタは前記判定回路からの信号に基づいてオン、オフ制御されるように構成されていることを特徴とする請求項１に記載の低電圧検出回路。
【請求項４】
前記判定回路は、
前記コンデンサの充電電位を入力とするインバータと、前記コンデンサの充電電位もしくはそれに対応する信号がセット端子に入力され、前記インバータの出力信号がリセット端子に入力されたフリップフロップと、を備え、
前記フリップフロップの正相側出力により前記出力段が制御され、
前記フリップフロップの逆相側出力に基づいて前記第４トランジスタがオン、オフ制御されるように構成されていることを特徴とする請求項２または３に記載の低電圧検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源電圧の低電圧状態を検出してリセット信号を出力する低電圧検出回路に関し、特に解除時に所定の遅延時間をおいてリセット信号を解除状態に変化させる遅延付きの低電圧検出回路に利用して有効な技術に関する。
【背景技術】
【０００２】
ＩＣ（半導体集積回路）で構成されたシステムにおいては、電源電圧が低下するとＩＣが誤動作するおそれがあるため、電源電圧の低電圧状態を検出してシステムをリセットさせるための信号を出力する低電圧検出回路を設けて、ＩＣの動作を停止させるなどの対策が行われる。
【０００３】
従来の一般的な遅延付き低電圧検出回路は、図５に示すように、電源電圧ＶDDを抵抗Ｒ１，Ｒ２で分圧した電圧をコンパレータ１３で基準電圧Ｖrefと比較して、電源電圧ＶDDが所定の電位以下ではトランジスタＭ４をオンさせてノードＮ１の電位を引き下げ、これをコンパレータＣＭＰで判別して出力トランジスタＭ０をオンさせ、出力電圧Ｖoutをローレベル（リセット状態）にする。また、電源電圧ＶDDが所定の電位以上になるとトランジスタＭ４をオフさせ、コンパレータＣＭＰで出力トランジスタＭ０をオフさせて出力電圧Ｖoutをハイレベル（解除状態）にさせる。そして、この出力トランジスタＭ０をオフさせる際に、抵抗Ｒｄと外部端子ＣＤに接続されるコンデンサの時定数により決まる所定の遅延時間後に出力を変化させることで、電源電圧が安定した状態でＩＣが動作を開始できるようにしている。
【０００４】
しかし、図５のような遅延付き低電圧検出回路においては、抵抗Ｒｄのばらつきや温度特性によって遅延時間がばらついてしまうという欠点がある。そこで、抵抗Ｒｄの代わりに、定電流源と該定電流源の電流を折り返すカレントミラー回路とを有する定電流回路を設けて、定電流回路で外部端子に接続されているコンデンサを充電させることによって、素子のばらつきや温度特性の影響を受けにくい遅延時間を設定できるようにした遅延付き低電圧検出回路が実用化されている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０９−１１６４０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の発明が提案しているようなカレントミラー回路を使用した低電圧検出回路においては、カレントミラー回路の定電流源に常時電流を流し続けることになるため、消費電流が増加するという不具合がある。そこで、図６に示すように、定電流源ＣＩ２と直列にスイッチＳＷ１を設けて、このスイッチＳＷ１をコンパレータ１３の出力でオン、オフさせるようにして消費電流を抑える技術が考えられる。なお、図６のものでは、回路を構成するトランジスタとしてＭＯＳＦＥＴを使用しているとともに、マニュアルリセット機能はないが、基本的な構成は特許文献１のものと同じである。
しかしながら、図６に示す低電圧検出回路にあっては、電源電圧ＶDDが所定の電位以下の間はスイッチＳＷ１がオフされて定電流源ＣＩ２に電流が流れないようにすることはできる。しかし、電源電圧ＶDDが所定の電位以上になり所定遅延時間後に出力トランジスタＭ０がオンされた後もスイッチＳＷ１がオンされ続けるため、定電流源ＣＩ２に比較的長い期間電流が流れることとなり、充分に消費電流を抑えることができないという課題がある。
【０００７】
この発明は上記のような背景の下になされたもので、その目的とするところは、定電流でコンデンサを充電させることで素子のばらつきや温度特性の影響を受けない遅延時間を設定できるようにした遅延付き低電圧検出回路において、電源電圧が所定の電位以上になって所定時間後に出力が解除状態になった後は定電流源の電流を流さないようにして、消費電流を抑えることができるようにすることにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、この発明は、
検出対象の電圧に比例した電圧と所定の基準電圧とを比較する電圧比較回路と、
検出結果を出力するための出力段と、
定電流源を備えコンデンサを定電流で充電することで所定の遅延時間を得る電流回路と、
前記コンデンサの充電電位が所定の電位に達したことを判定する判定回路と、
を備え、前記電圧比較回路により検出対象の電圧が所定の電圧値以下になったことを検出した場合には前記出力段による出力状態を直ちに変化させ、前記電圧比較回路により検出対象の電圧が所定の電圧値以上になったことを検出した場合には前記電流回路による遅延時間後に前記出力段による出力状態を変化させる低電圧検出回路であって、
前記電流回路は、
前記電圧比較回路により検出対象の電圧が所定の電圧値以下になったことを検出した場合には、前記定電流源の電流が遮断される状態とされ、
前記電圧比較回路により検出対象の電圧が所定の電圧値以上になったことを検出した場合には、前記定電流源の電流が流れる状態とされて前記コンデンサの充電が開始され前記遅延時間後に前記判定回路からの制御信号によって前記定電流源に流れる電流が遮断されるように構成した。
【０００９】
上記した手段によれば、検出対象の電圧が所定の電圧値以上になったことを検出した場合には、コンデンサを定電流で充電することで所定の遅延時間を得る電流回路による遅延時間後に出力状態を変化させる低電圧検出回路において、低電圧検出後、所定遅延時間経過して出力状態が変化した後は定電流源に流れる電流が遮断されるので、電流回路の消費電流を低減することができるようになる。
【００１０】
また、望ましくは、
前記電流回路は、
前記電圧比較回路の出力に基づいて制御され前記定電流源に流れる電流を導通または遮断可能なスイッチ手段と、
前記定電流源と直列に接続された第１トランジスタ（Ｍ２）と、
前記第１トランジスタとカレントミラー回路を構成するように接続されて前記定電流源に流れる電流に比例した電流を流す第２トランジスタ（Ｍ３）と、
前記第２トランジスタと直列に接続された第３トランジスタ（Ｍ４）と、
前記第２トランジスタと並列に接続された第４トランジスタ（Ｍ５）と、
を備え、
前記電圧比較回路により検出対象の電圧が所定の電圧値以下になったことを検出した場合には、前記スイッチ手段が電流遮断状態で前記第３トランジスタ（Ｍ４）がオン状態、前記第４トランジスタ（Ｍ５）がオフ状態とされ、
前記電圧比較回路により検出対象の電圧が所定の電圧値以上になったことを検出した場合には、前記スイッチ手段が電流導通状態で前記第３トランジスタ（Ｍ４）がオフ状態とされて前記電流回路による前記コンデンサの充電が開始され前記遅延時間後に前記判定回路から制御信号が出力されて前記定電流源に流れる電流が遮断されるとともに、前記第４トランジスタ（Ｍ５）がオン状態とされるように構成する。
【００１１】
これにより、低電圧検出後、所定遅延時間経過して出力状態が変化した後は定電流源に流れる電流が遮断され、電流回路の消費電流を低減することができるとともに、カレントミラー回路を構成する第２トランジスタと並列に接続された第４トランジスタが、定電流源に流れる電流が遮断されると導通状態とされるので、定電流源に流れる電流が遮断されることで電流回路内のノードの電位が不定になって後段の判定回路が誤動作するのを防止できるようになる。
【００１２】
さらに、望ましくは、前記電流回路は、前記定電流源と直列形態に設けられた第２のスイッチ手段を備え、前記スイッチ手段は前記電圧比較回路の出力に基づいてオン、オフ制御され、前記第２のスイッチ手段および前記第４トランジスタは前記判定回路からの信号に基づいてオン、オフ制御されるように構成する。
これにより、定電流源と直列に第２のスイッチ手段を追加して設けるだけで、低電圧検出後、所定遅延時間経過して出力状態が変化した後に定電流源に流れる電流を容易に遮断することができるようになる。
【００１３】
あるいは、前記電圧比較回路の出力と前記判定回路からの信号に基づいて前記スイッチ手段をオン、オフ制御する信号を生成する論理回路が設けられているように構成してもよい。
これにより、低電圧検出後、所定遅延時間経過して出力状態が変化した後に定電流源に流れる電流を遮断する回路を実現する場合に、電流回路の定電流源を含む電流経路における縦積みのトランジスタの数を少なくすることができ、低電圧検出回路の動作電圧範囲（特に下限の電圧）を広くすることができる。
【００１４】
さらに、望ましくは、前記判定回路は、
前記コンデンサの充電電位を入力とするインバータと、前記コンデンサの充電電位もしくはそれに対応する信号がセット端子に入力され、前記インバータの出力信号がリセット端子に入力されたフリップフロップと、を備え、
前記フリップフロップの正相側出力により前記出力段が制御され、
前記フリップフロップの逆相側出力に基づいて前記第４トランジスタ（Ｍ５）がオン、オフ制御されるように構成する。
これにより、ノイズにより出力が変動する不具合を回避できるとともに、判定手段としてコンパレータを使用する場合に比べて比較的小さな回路規模で判定回路を実現することができるようになる。
【発明の効果】
【００１５】
本発明によると、定電流でコンデンサを充電させることで素子のばらつきや温度特性の影響を受けない遅延時間を設定できるようにした遅延付き低電圧検出回路において、電源電圧が所定の電位以上になって所定時間後に出力が解除状態になった後は定電流源が電流を流さないようにして、消費電流を抑えることができるという効果がある。
【図面の簡単な説明】
【００１６】
【図１】本発明に係る低電圧検出回路（リセットＩＣ）の一実施例を示す回路構成図である。
【図２】図１の実施例の低電圧検出回路の変形例を示す回路構成図である。
【図３】図１の低電圧検出回路における各部の電圧、信号の変化および定電流回路の消費電流の変化の様子を示すタイミングチャートである。
【図４】図２の低電圧検出回路における要部の電圧、信号の変化の様子を示すタイミングチャートである。
【図５】従来タイプの遅延付き低電圧検出回路の一例を示す回路構成図である。
【図６】従来タイプの遅延付き低電圧検出回路における低消費電流化を図る技術の例を示す回路構成図である。
【発明を実施するための形態】
【００１７】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用した遅延付き低電圧検出回路（以下、単に低電圧検出回路と記す）の一実施形態を示す。なお、特に限定されるわけではないが、図１において一点鎖線で囲まれている部分の回路を構成する素子は、１個の半導体チップ上に形成され、半導体集積回路（リセットＩＣ）として構成される。
この実施形態における低電圧検出回路１０であるリセットＩＣには、図示しない直流電圧源からの直流電圧ＶDDが印加される電圧入力端子ＩＮと、接地電位が印加されるグランド端子ＧＮＤと、外部へリセット信号を出力するための出力端子ＯＵＴと、外付けコンデンサを接続するための外部端子ＣＤが設けられている。
【００１８】
また、低電圧検出回路１０には、基準電圧Ｖrefを発生するための基準電圧回路１１と、該基準電圧回路１１に定電流を流す電流源ＣＩ１と、上記電圧入力端子ＩＮとグランド端子ＧＮＤとの間に直列に接続された抵抗Ｒ１，Ｒ２，Ｒ３からなり直流電圧ＶDDを分圧する抵抗分圧回路１２と、分圧された電圧と基準電圧Ｖrefとを比較する電圧比較回路としてのコンパレータ１３と、出力端子ＯＵＴにドレイン端子が接続されたオープンドレインの出力トランジスタＭ０と、外部端子ＣＤに接続されたコンデンサを充電する定電流回路１４と、コンデンサの充電電圧を検出して上記出力トランジスタＭ０をオン、オフ制御する判定回路１５が設けられている。
【００１９】
上記出力トランジスタＭ０は、ＮチャネルＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ：以下、ＭＯＳトランジスタと記す）により構成され、出力端子ＯＵＴにプルアップ抵抗（図示省略）が接続されることで、出力トランジスタＭ０のオン／オフ状態に応じてハイレベルまたはローレベルの信号（リセット信号）が生成され、システムを構成するＩＣのリセット端子等へ伝達される。具体的には、直流電圧ＶDDが所定の電位よりも低い場合にローレベルの信号が出力され、直流電圧ＶDDが所定の電位よりも高い場合にハイレベル（解除レベル）の信号が出力される。そして、直流電圧ＶDDが所定の電位よりも低い電位から高い電位に変化したことを検出してから所定の遅延時間経過後に出力信号がローレベルからハイレベルに変化するように構成されている。
【００２０】
基準電圧回路１１は、ツェナーダイオードからなる定電圧回路、あるいは定電流源として動作するデプレッション型ＭＯＳトランジスタとエンハンスメント型のＭＯＳトランジスタとを直列に接続した基準電圧発生回路などにより構成される。
抵抗分圧回路１２を構成する抵抗Ｒ１，Ｒ２，Ｒ３のうちＲ３には、これと並列に、コンパレータ１３が電圧ＶDDの微小な変動により誤動作しないようにヒステリシスを与えるためのＮチャネルＭＯＳトランジスタＭ１が接続されている。
コンパレータ１３には、その反転入力端子に基準電圧回路１２からの基準電圧Ｖrefが入力され、非反転入力端子に抵抗分圧回路１２により分圧された電圧が入力されている。電圧ＶDDが所定の電位になった時にコンパレータ１３の出力が変化するように、基準電圧Ｖrefの値と抵抗分圧回路１２の分圧比が設定される。
【００２１】
定電流回路１４は、定電流源ＣＩ２およびこれと直列に接続された一対のスイッチＳＷ１，ＳＷ２と、チャネルがこれらの素子と直列をなすように接続されソース端子が電圧入力端子ＩＮに接続されたＰチャネルＭＯＳトランジスタＭ２と、該トランジスタＭ２とゲート端子同士が共通接続された同じくＰチャネルのＭＯＳトランジスタＭ３と、該ＭＯＳトランジスタＭ３と直列に接続されたＮチャネルＭＯＳトランジスタＭ４とから構成されている。
そして、上記ＭＯＳトランジスタＭ３のドレイン端子が前記外部端子ＣＤに接続され、ＭＯＳトランジスタＭ４のゲート端子に前記コンパレータ１３の出力を反転するインバータＩＮＶ１の出力信号が印加されるように構成されている。ここで、低消費電流化の観点から、定電流源ＣＩ２が流す電流は可能な限り小さなものが望ましい。スイッチＳＷ１はＰチャネルＭＯＳトランジスタによって、またスイッチＳＷ２はＮチャネルＭＯＳトランジスタによって構成することができる。
【００２２】
この実施例では、上記トランジスタＭ２〜Ｍ４のうちトランジスタＭ２はそのゲート端子とドレイン端子とが結合され、電圧−電流変換素子として機能するとともにＭ２とＭ３のゲート端子同士が共通接続されることで、Ｍ２とＭ３はそれらのサイズ比に応じた電流を流すカレントミラー回路として動作する。
トランジスタＭ２のサイズは、定電流源ＣＩ２の電流を流すのに充分な大きさとされ、トランジスタＭ２とＭ３とのサイズ比は、Ｍ３に流れるドレイン電流と外部端子ＣＤに接続されるコンデンサの容量値とで決まる時定数すなわち回路の遅延時間が、所定の遅延時間となるように設定される。
【００２３】
さらに、本実施例の定電流回路１４には、カレントミラーを構成するＭＯＳトランジスタＭ３と並列にＰチャネルＭＯＳトランジスタＭ５が設けられている。そして、このＭＯＳトランジスタＭ５とＭ３の共通ドレイン端子（外部端子ＣＤに接続されているノードＮ１）に、判定回路１５を構成するインバータＩＮＶ２の入力端子が接続され、判定回路１５からの制御信号が前記ＭＯＳトランジスタＭ５のゲート端子に印加されるように構成されている。
【００２４】
判定回路１５は、インバータＩＮＶ２と、該インバータＩＮＶ２の出力信号がセット端子に入力されたＲＳフリップフロップＦＦ１と、該フリップフロップＦＦ１の正相側出力Ｑを反転して前記出力トランジスタＭ０のゲート端子へ供給するインバータＩＮＶ３とから構成されている。そして、フリップフロップＦＦ１の逆相側出力／Ｑが、上記ＭＯＳトランジスタＭ５のゲート端子とスイッチＳＷ２の制御端子に印加されている。なお、インバータＩＮＶ２の代わりにコンパレータを用いるようにしても良い。ＲＳフリップフロップＦＦ１を設けているのは、インバータＩＮＶ２の出力にノイズが乗って出力トランジスタＭ０がオン、オフを繰り返すチャタリングを防止するためであり、省略することも可能である。
【００２５】
次に、上記のように構成された低電圧検出回路１０の動作について、図３を用いて説明する。
図１の低電圧検出回路１０においては、低電圧検出時すなわち電圧入力端子ＩＮに印加されている電圧ＶDDが所定の電位よりも低くなった時（図３(ａ)のタイミングｔ１）は、図３（ｂ）のように、コンパレータ１３の出力ＣＭＰがローレベルに変化して定電流回路１４のスイッチＳＷ１をオフするため、定電流回路１４に電流が流れないようにされる。また、この時、図３（ｃ）のように、インバータＩＮＶ１の出力Ｂがハイレベルに変化して、トランジスタＭ４がオン状態にされるので、外部端子ＣＤに接続されているコンデンサの電荷を引き抜かれ、図３（ｄ）のように、ノードＮ１の電位Ｖｃは接地電位（ローレベル）に向かって変化する。そして、ノードＮ１の電位ＶｃがインバータＩＮＶ２のロジックシュレッショールド以下になると、インバータＩＮＶ２によってフリップフロップＦＦ１がリセット状態にされる。
【００２６】
そのため、図３（ｅ）のように、フリップフロップＦＦ１の正相側出力Ｑがローレベルとなり、インバータＩＮＶ３によって出力トランジスタＭ０がオン状態にされ、出力端子ＯＵＴの電位Ｖoutはローレベル（リセット状態）になる。また、図３（ｆ）のように、フリップフロップＦＦ１の逆相側出力／Ｑがハイレベルとなり、スイッチＳＷ２がオン状態、ＭＯＳトランジスタＭ５がオフ状態にされる。これにより、ＭＯＳトランジスタＭ５，Ｍ４を通して貫通電流が流れるのが防止され、ノードＮ１の電位Ｖｃは接地電位まで下がる。
【００２７】
次に、電圧入力端子ＩＮに印加されている電圧ＶDDが所定の電位よりも高い電圧になった場合（図３(ａ)のタイミングｔ２）には、図３（ｂ）のように、コンパレータ１３の出力がハイレベルに変化して定電流回路１４のスイッチＳＷ１をオンする。このとき、上述したようにスイッチＳＷ２がオン状態にされているため、定電流源ＣＩ２の電流Ｉ２が接地点へ流される。また、コンパレータ１３の出力を反転するインバータＩＮＶ１によってＭＯＳトランジスタＭ４がオフ状態にされるので、Ｍ２，Ｍ３のカレントミラーでコピーされた電流で外部端子ＣＤに接続されているコンデンサの充電が開始される。
【００２８】
そして、コンパレータ１３の出力がハイレベルに変化した時点（図３のタイミングｔ２）から、ＭＯＳトランジスタＭ３の電流値とコンデンサの容量値の時定数で決まる所定遅延時間Ｔｄ経過後（図３のタイミングｔ３）に、図３（ｄ）のように、ノードＮ１の電位Ｖｃが、インバータＩＮＶ２およびフリップフロップＦＦ１のロジックシュレッショールドＶLTを超えて、図３（ｅ）のように、ＦＦ１の正相側出力Ｑがハイレベルに変化する。これにより、出力トランジスタＭ０がオン状態にされるので、出力端子ＯＵＴの電位はハイレベル（リセット解除状態）に変化する。また、この時、図３（ｆ）のように、フリップフロップＦＦ１の逆相側出力／ＱがローレベルになってスイッチＳＷ２がオフ状態にされるので、スイッチＳＷ１がオンされていても定電流回路１４に電流が流れなくなる。
【００２９】
図３（ｇ）に、定電流回路１４全体に流れる電流Ｉｃの変化が示されている。スイッチＳＷ２が設けられていない低消費電流タイプの低電圧検出回路（図６）では、スイッチＳＷ１がオンされている期間Ｔ１，Ｔ２において、図３（ｇ）に破線で示すように、定電流源ＣＩ２の電流Ｉ２の分だけ電流（数１００ｎＡ）が流れていた。これに対し、本実施例の低電圧検出回路（図１）では、期間Ｔ１，Ｔ２のうちＴｄの期間以外では、スイッチＳＷ２がオフ状態にされるので、図３（ｇ）に実線で示すように、定電流回路１４の電流はほとんど流れなくなり、低消費電流化が図られる。
【００３０】
また、スイッチＳＷ２がオフされて定電流回路１４に電流が遮断されることで、ＭＯＳトランジスタＭ５がない回路ではノードＮ１の電位が不定になってしまうが、本実施例（図１）の低電圧検出回路では、タイミングｔ３以降は、フリップフロップＦＦ１の逆相側出力／Ｑ（ローレベル）によってＭＯＳトランジスタＭ５がオン状態にされるため、ノードＮ１の電位は電圧入力端子ＩＮに印加されている電圧ＶDDとなり、フリップフロップＦＦ１のセット側入力電位がハイレベル状態に維持される。そのため、フリップフロップＦＦ１の正相側出力Ｑがハイレベルに安定されることとなり、スイッチＳＷ２を設けたことにより生じる、ノードＮ１の電位が不定になるという不具合を回避することができるようになる。
【００３１】
図２に、上記実施形態の低電圧検出回路１０の変形例を示す。この変形例は、図１の定電流回路１４からスイッチＳＷ２を省く一方、コンパレータ１３の出力と判定回路１５のフリップフロップＦＦ１の逆相側出力／Ｑを入力とするロジック回路１６を設け、ロジック回路１６の出力でスイッチＳＷ１をオン、オフ制御するように構成したものである。
この変形例のロジック回路１６は、図１のスイッチＳＷ１をオンするタイミングでスイッチＳＷ１をオンし、スイッチＳＷ２をオフするタイミングでスイッチＳＷ１をオフするような信号を出力するような論理を有していれば良く、これによって図１の回路と全く同じような動作が可能となる。
【００３２】
図４に、ロジック回路１６の入力信号であるコンパレータ１３の出力ＣＭＰおよびフリップフロップＦＦ１の逆相側出力／Ｑの変化と、ロジック回路１６の出力信号Ｌ−ＯＵＴの変化の関係を示す。図４より、ロジック回路１６は、コンパレータ１３の出力ＣＭＰおよびフリップフロップＦＦ１の逆相側出力／Ｑが共にハイレベル期間だけハイレベルを出力するような論理を有していればよいことが分かる。かかるロジック回路は、例えばＡＮＤゲート回路によって実現することができる。
図２のような構成をとることにより、定電流回路１４の定電流源ＣＩ２を含む電流経路における縦積みのトランジスタの数を図１のものに比べて少なくすることができる。これにより、低電圧検出回路の動作電圧範囲（特に下限の電圧）を広くすることができるという利点がある。
【００３３】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば前記実施形態では、回路を構成するトランジスタとしてＭＯＳトランジスタを使用したものを示したが、本発明は、ＭＯＳトランジスタの代わりにバイポーラトランジスタを使用した回路にも適用することができる。
また、前記実施形態では、出力段としてオープンドレインのＭＯＳトランジスタを使用したものを示したが、他の形式、例えばＣＭＯＳインバータを使用するものであっても良い。
【００３４】
さらに、図１の実施例では、定電流源ＣＩ２と直列に設けたスイッチＳＷ２をフリップフロップＦＦ１の逆相側出力／Ｑによってオン・オフ制御するようにしたが、出力トランジスタＭ０を駆動するインバータＩＮＶ３の出力でオン・オフ制御してもよい。また、前記実施形態では、コンパレータ１３にヒステリシスを付与するＭＯＳトランジスタＭ１を設けているが、Ｍ１を設ける代わりにコンパレータ１３としてヒステリシス特性を有するものを使用するようにしても良い。
さらに、以上の説明では、本発明を、電源電圧の低電圧状態を検出したことを示す信号を出力するリセットＩＣに適用した例を説明したが、本発明にそれに限定されるものではなく、低電圧検出回路を内蔵するＩＣに広く利用することができる。
【符号の説明】
【００３５】
１０  低電圧検出回路
１１  基準電圧回路
１２  抵抗分圧回路
１３  コンパレータ（電圧比較回路）
１４  定電流回路
１５  判定回路
Ｍ０  出力トランジスタ
Ｍ２，Ｍ３  カレントミラー用のトランジスタ
【図１】
0005754343.tif 000002
【図２】
0005754343.tif 000003
【図３】
0005754343.tif 000004
【図４】
0005754343.tif 000005
【図５】
0005754343.tif 000006
【図６】
0005754343.tif 000007