(57)【特許請求の範囲】
【請求項１】
第１主面と、前記第１主面と反対側の第２主面と、前記第１主面に設けられた凹部と、を有する遮光性の基板と、
前記凹部内において前記凹部の底面の上に設けられた第１導電形の第１半導体層と、前記第１半導体層の上に設けられた発光部と、前記発光部の上に設けられた第２導電形の第２半導体層と、を含み、前記発光部と前記第２半導体層との界面が、前記第１主面よりも下に位置し、前記第２半導体層の上面が光取り出し面となる積層体と、
前記第２半導体層の上に設けられた第１部分と、前記第１主面の上に設けられた第２部分と、を含み、前記第２半導体層と電気的に接続された電極部であって、少なくとも前記第２半導体層の外縁に沿う金属配線と、透明導電層と、の少なくとも一方を含む電極部と、
前記積層体の積層方向に沿って前記基板を貫通し、前記第１半導体層と電気的に接続された第１金属ピラーと、
前記第２部分と対向して設けられ、前記積層方向に沿って前記基板を貫通し、前記電極部と電気的に接続された第２金属ピラーと、
を備えた半導体発光素子。
【請求項２】
前記基板は、シリコンを含む請求項１記載の半導体発光素子。
【請求項３】
前記第２半導体層は、前記積層方向において、前記第１金属ピラーの上端と前記第２金属ピラーの上端との間に位置する請求項１又は２に記載の半導体発光素子。
【請求項４】
前記第２主面上に前記第１金属ピラーと対向して設けられ、前記第１金属ピラーと電気的に接続された第１端子部と、
前記第２主面上に前記第２金属ピラーと対向して設けられ、前記第２金属ピラーと電気的に接続された第２端子部と、
をさらに備え、
前記第２端子部の前記積層方向に対して垂直な平面に射影した面積は、前記第２金属ピラーの前記平面に射影した面積よりも大きい請求項１〜３のいずれか１つに記載の半導体発光素子。
【請求項５】
前記第２主面の上に設けられた絶縁層をさらに備え、
前記第１金属ピラーの前記平面に射影した面積は、前記第２金属ピラーの前記平面に射影した面積よりも大きく、
前記絶縁層は、前記第１金属ピラーの一部を露呈させる第１開口と、前記第２金属ピラーを露呈させる第２開口と、を有し、
前記第１端子部は、前記絶縁層の上に設けられ、前記第１開口を介して前記第１金属ピラーと電気的に接続され、
前記第２端子部は、前記絶縁層の上に設けられ、前記第２開口を介して前記第２金属ピラーと電気的に接続され、
前記第２端子部の一部は、前記平面に射影した時に、前記第１金属ピラーの一部と重なる請求項４記載の半導体発光素子。
【請求項６】
前記第１端子部の一部及び前記第２端子部の一部は、前記基板の側面に露出する請求項４又は５に記載の半導体発光素子。
【請求項７】
前記第１金属ピラーと前記第１半導体層との間に設けられた反射層と、
前記凹部の前記底面と前記第１半導体層との間に設けられ、前記積層方向に対して垂直な方向において前記反射層と並ぶバッファ層と、
をさらに備えた請求項１〜６のいずれか１つに記載の半導体発光素子。
【請求項８】
第１主面と、前記第１主面と反対側の第２主面と、前記第１主面に設けられた凹部と、を有する遮光性の基板と、
前記凹部内において前記凹部の底面の上に設けられた第１導電形の第１半導体層と、前記第１半導体層の上に設けられた発光部と、前記発光部の上に設けられた第２導電形の第２半導体層と、を含み、前記発光部と前記第２半導体層との界面が、前記第１主面よりも下に位置し、前記第２半導体層の上面が光取り出し面となる積層体と、
を準備する工程と、
前記第２半導体層の上に設けられた第１部分と、前記第１主面の上に設けられた第２部分と、を含み、前記第２半導体層と電気的に接続された電極部であって、少なくとも前記第２半導体層の外縁に沿う金属配線と、透明導電層と、の少なくとも一方を含む電極部を形成する工程と、
前記積層体の積層方向に沿って前記基板を貫通し前記第１半導体層と電気的に接続された第１金属ピラーを形成し、前記第２部分と対向して設けられ前記積層方向に沿って前記基板を貫通し前記電極部と電気的に接続された第２金属ピラーを形成する工程と、
を備えた半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体発光素子及びその製造方法に関する。
【背景技術】
【０００２】
窒化物半導体を用いたＬＥＤ（Light Emitting Diode）などの半導体発光素子が開発されている。また、例えば、青色の光を放出するＬＥＤと、青色光を吸収して黄色系の光を放出する蛍光体と、を組み合わせることで、白色の光を放出する半導体発光素子も開発されている。このような半導体発光素子において、発光効率の向上が望まれている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２０１１−５０３８９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、高効率の半導体発光素子及びその製造方法を提供する。
【課題を解決するための手段】
【０００５】
本発明の実施形態によれば、基板と、積層体と、電極部と、第１金属ピラーと、第２金属ピラーと、を備えた半導体発光素子が提供される。前記基板は、第１主面と、前記第１主面と反対側の第２主面と、前記第１主面に設けられた凹部と、を有し、遮光性である。前記積層体は、第１半導体層と、発光部と、第２半導体層と、を含む。前記第１半導体層は、前記凹部内において前記凹部の底面の上に設けられる。前記第１半導体層は、第１導電形である。前記発光部は、前記第１半導体層の上に設けられる。前記第２半導体層は、前記発光部の上に設けられる。前記第２半導体層は、第２導電形である。前記積層体において、前記発光部と前記第２半導体層との界面は、前記第１主面よりも下に位置する。前記第２半導体層の上面が光取り出し面となる。前記電極部の少なくとも一部は、前記上面上に設けられる。前記電極部は、前記第２半導体層の上に設けられた第１部分と、前記第１主面の上に設けられた第２部分と、を含み、前記第２半導体層と電気的に接続される。前記電極部は、少なくとも前記第２半導体層の外縁に沿う金属配線と、透明導電層と、の少なくとも一方を含む。前記第１金属ピラーは、前記積層体の積層方向に沿って前記基板を貫通する。前記第１金属ピラーは、前記第１半導体層と電気的に接続される。前記第２金属ピラーは、前記第２部分と対向して設けられ、前記積層方向に沿って前記基板を貫通する。前記第２金属ピラーは、前記電極部と電気的に接続される。
【図面の簡単な説明】
【０００６】
【図１】図１は、第１の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
【図２】第１の実施形態に係る半導体発光素子の構成を例示する模式図である。
【図３】図３（ａ）〜図３（ｊ）は、第１の実施形態に係る半導体発光素子の製造方法を例示する模式的断面図である。
【図４】第１の実施形態に係る半導体発光素子の製造方法を例示するフローチャートである。
【図５】図５（ａ）〜図５（ｄ）は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式的上面図である。
【図６】図６（ａ）〜図６（ｃ）は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式的上面図である。
【図７】図７（ａ）及び図７（ｂ）は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式図である。
【図８】図８（ａ）及び図８（ｂ）は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式図である。
【図９】図９（ａ）〜図９（ｃ）は、第１の実施形態に係る別の半導体発光素子の製造方法を例示する模式的断面図である。
【図１０】図１０（ａ）及び図１０（ｂ）は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式図である。
【図１１】図１１（ａ）及び図１１（ｂ）は、第２の実施形態に係る半導体発光素子の構成を例示する模式図である。
【図１２】図１２（ａ）〜図１２（ｃ）は、第２の実施形態に係る別の半導体発光素子の構成を例示する模式的上面図である。
【図１３】図１３（ａ）及び図１３（ｂ）は、第３の実施形態に係る半導体発光素子の構成を例示する模式図である。
【図１４】図１４（ａ）〜図１４（ｃ）は、第３の実施形態に係る別の半導体発光素子の構成を例示する模式的上面図である。
【図１５】図１５（ａ）〜図１５（ｄ）は、第３の実施形態に係る別の半導体発光素子の一部の構成を例示する模式的断面図である。
【発明を実施するための形態】
【０００７】
（第１の実施形態）  
以下に、各実施の形態について図面を参照しつつ説明する。  
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
【０００８】
図１は、第１の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。  図２は、第１の実施形態に係る半導体発光素子の構成を例示する模式図である。  
図２（ａ）は、模式的平面図であり、図２（ｂ）は、模式的底面図である。図１は、図２（ａ）及び図２（ｂ）のＡ１−Ａ２線断面を模式的に示す。  
図１と図２（ａ）及び図２（ｂ）とに表したように、本実施形態に係る半導体発光素子１１０は、基板５と、積層体１５と、電極部４０と、第１金属ピラー４１と、第２金属ピラー４２と、を備える。
【０００９】
基板５は、例えば、直方体状である。基板５は、第１主面（上面）５ａと、第１主面５ａと反対側の第２主面５ｂと、第１主面５ａに設けられた凹部４４と、を含む。第１主面５ａは、例えば、底面４４ａを囲む。凹部４４の内側の側面４４ｓは、例えば、底面４４ａに対して実質的に垂直な方向に沿う。基板５は、例えば、絶縁性を有する。基板５の導電性は、積層体１５、電極部４０、第１金属ピラー４１及び第２金属ピラー４２の導電性よりも低い。基板５には、例えば、シリコン基板が用いられる。基板５は、例えば、単結晶シリコンを含む。基板５は、例えば、絶縁膜の上に単結晶シリコンを積層させたＳＯＩ（Silicon on Insulator）基板でもよい。
【００１０】
基板５は、シリコンを含む本体部５ｍと、絶縁膜６と、を含む。例えば、絶縁膜６の導電率は、本体部５ｍの導電率よりも低い。絶縁膜６は、例えば、第１主面５ａと第２主面５ｂとに形成される。絶縁膜６は、例えば、底面４４ａと側面４４ｓとに形成される。絶縁膜６は、例えば、第１金属ピラー４１を形成するための第１貫通孔７１（図３参照）の内壁に形成される。絶縁膜６は、例えば、第２金属ピラー４２を形成するための第２貫通孔７２（図３参照）の内壁に形成される。絶縁膜６には、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、及び、ＴＥＯＳなどが用いられる。これにより、例えば、基板５の絶縁性が向上する。
【００１１】
第１主面５ａは、例えば、底面４４ａを囲む枠部５ｗを含む。この例では、第１主面５ａは、枠部５ｗで囲まれた内側部分に向かって突出した突出部５ｔをさらに含む。枠部５ｗは、例えば、矩形状である。突出部５ｔは、例えば、矩形状の枠部５ｗの角に位置する。突出部５ｔは、例えば、矩形状である。突出部５ｔの位置及び形状は、任意である。
【００１２】
底面４４ａの形状は、第１主面５ａの形状に対応する。この例では、底面４４ａの形状は、例えば、矩形の角の一部を切り取った形状である。
【００１３】
積層体１５は、第１半導体層１０と、第２半導体層２０と、発光部３０と、を含む。  
第１半導体層１０は、凹部４４内において底面４４ａの上に設けられる。発光部３０は、第１半導体層１０の上に設けられる。第２半導体層２０は、発光部３０の上に設けられる。例えば、底面４４ａの上に、第１半導体層１０、発光部３０及び第２半導体層２０が、この順で結晶成長される。これにより、積層体１５が、底面４４ａの上に形成される。
【００１４】
第１半導体１０、第２半導体２０及び発光部３０において、上から見た形状は、実質的に同じである。これにより、積層体１５の形成が容易になる。積層体１５を上から見た形状は、底面４４ａの形状と、実質的に同じである。すなわち、この例では、積層体１５を上から見た形状は、例えば、矩形の角の一部を切り取った形状である。
【００１５】
第１半導体層１０は、第１導電形を有する。第２半導体層２０は、第２導電形を有する。第２導電形は、第１導電形とは異なる導電形である。例えば、第１導電形はｎ形であり、第２導電形はｐ形である。実施形態はこれに限らず、第１導電形がｐ形であり、第２導電形がｎ形でも良い。以下では、第１導電形がｎ形であり、第２導電形がｐ形である場合として説明する。
【００１６】
発光部３０と第２半導体層２０との界面４５（発光部３０の上面３０ａに相当）は、第１主面５ａよりも下に位置する。界面４５と第１主面５ａとの間の積層方向に沿った距離は、０より大きい。界面４５と第１主面５ａとの間の積層方向に沿った距離は、例えば、５ｎｍ以上１ｍｍ以下である。より好ましくは、例えば、５ｎｍ以上２００μｍ以下である。これにより、例えば、電極部４０などの配線形成が容易になる。例えば、配線の段切れを抑えることができる。第２半導体層２０がｐ形である場合、界面４５と第１主面５ａとの間の積層方向に沿った距離は、例えば、１μｍ以下である。第２半導体層２０がｎ形である場合、界面４５と第１主面５ａとの間の積層方向に沿った距離は、例えば、１０μｍ以下である。
【００１７】
第２半導体層２０の上面２０ａの位置は、例えば、第１主面５ａより上でもよい。第２半導体層２０の上面２０ａの位置が第１主面５ａよりも下である場合、第２半導体層２０の上面２０ａと、第１主面５ａと、の間の積層方向に沿った距離は、例えば、約５ｎｍ以上約１０００ｎｍ以下である。
【００１８】
界面４５の端部４５ｅは、凹部４４の側面４４ｓと対向する。発光部３０の側面３０ｓは、凹部４４の側面４４ｓと対向する。この例では、積層体１５の側面１５ｓが、凹部４４の側面４４ｓと対向する。側面１５ｓの少なくとも一部は、側面４４ｓに覆われる。発光部３０の側面３０ｓは、少なくとも側面４４ｓに覆われる。
【００１９】
第１半導体層１０から第２半導体層２０に向かう積層体１５の積層方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向とＸ軸方向とに対して垂直な方向をＹ軸方向とする。この例では、例えば、Ｚ軸方向は、発光部３０の上面３０ａに対して実質的に垂直である。
【００２０】
この例では、積層体１５の側面１５ｓは、例えば、Ｚ軸方向と平行である。側面１５ｓは、Ｚ軸方向と非平行でもよい。例えば、側面１５ｓは、上面３０ａの面積よりも上面２０ａの面積の方が広くなるように傾斜したテーパ面でもよい。
【００２１】
第１半導体層１０、第２半導体層２０及び発光部３０は、例えば、窒化物半導体を含む。第１半導体層１０は、例えばｎ形クラッド層を含む。第２半導体層２０は、例えば、ｐ形クラッド層を含む。発光部３０は、例えば、単一量子井戸（ＳＱＷ：Single Quantum Well）構成、または、多重量子井戸（ＭＱＷ：Multi Quantum Well）構成を有する。
【００２２】
単一量子井戸構成を有する発光部３０は、例えば、２つの障壁層と、障壁層どうしの間に設けられた井戸層と、を含む。多重量子井戸構成を有する発光部３０は、例えば、３つ以上の障壁層と、障壁層どうしのそれぞれの間に設けられた井戸層と、を含む。障壁層には、例えば、ＧａＮの化合物半導体が用いられる。井戸層には、例えば、ＩｎＧａＮの化合物半導体が用いられる。障壁層がＩｎを含む場合は、障壁層におけるＩｎの組成比は、井戸層におけるＩｎの組成比よりも低い。
【００２３】
第１半導体層１０の厚さ（Ｚ軸方向に沿う長さ）は、例えば、１μｍ以上１０μｍ以下である。この例では、第１半導体層１０の厚さは、例えば、５μｍである。第２半導体層２０の厚さは、例えば、５ｎｍ以上１０００ｎｍ以下である。この例では、第２半導体層２０の厚さは、例えば、１００ｎｍである。発光部３０の厚さは、例えば、５ｎｍ以上１０００ｎｍ以下である。この例では、発光部３０の厚さは、例えば、２００ｎｍである。
【００２４】
電極部４０の少なくとも一部は、第１主面５ａ上に設けられる。この例では、電極部４０は、第２半導体層２０の上面２０ａの上、及び、第１主面５ａの上に、設けられる。電極部４０は、Ｘ−Ｙ平面に沿って延びる成分を少なくとも有する。。電極部４０は、第２半導体層２０の上に延在する第１部分４０ａと、第１主面５ａの上に延在する第２部分４０ｂと、を含む。第２部分４０ｂは、例えば、第１主面５ａの突出部５ｔの上に延在する。
【００２５】
電極部４０は、例えば、第２半導体層２０の上面２０ａに接触する。これにより、電極部４０は、第２半導体層２０に電気的に接続される。第２半導体層２０と電極部４０との間に、導電層を設けてもよい。第２半導体層２０と電極部４０との電気的な接続は、例えば、間に設けられた導電層などを介してもよい。以下、本明細書における「電気的な接続」は、直接接触している場合と、間に設けられた導電層などを介する場合と、を含む。
【００２６】
電極部４０は、金属配線５０を含む。金属配線５０は、第２半導体層２０の上面２０ａの外縁２０ｂに沿う外縁部５０ａと、外縁部５０ａと接続され外縁部５０ａで囲まれた領域内に延びる内側部５０ｂと、を含む。この例では、金属配線の外縁部５０ａは、上面２０ａの外縁２０ｂよりも内側に設けられる。このため、外縁部５０ａは、第１主面５ａの突出部５ｔの部分を除いて、第２半導体層２０に重なる。金属配線５０には、例えば、Ｎｉ、Ｃｕ、Ａｌ、Ａｕ、Ｐｄ、Ｐｂ、Ｚｎ、Ｓｎ、Ｆｅ、Ｔｉ、及び、Ａｇの少なくともいずれかが用いられる。
【００２７】
外縁部５０ａは、例えば、外縁２０ｂに沿う矩形の環状である。内側部５０ｂは、例えば、外縁部５０ａの内側をＸ軸方向及びＹ軸方向に沿って網目状（または格子状）に仕切る。内側部５０ｂの網目の向きは、Ｘ軸方向及びＹ軸方向に限ることなく、Ｚ軸方向に対して垂直な任意の方向でよい。また、内側部５０ｂの形状は、網目状（または格子状）に限らない。金属配線５０は、外縁部５０ａ及び内側部５０ｂの少なくともいずれかを含む。
【００２８】
第１金属ピラー４１は、第１半導体層１０と対向して基板５に埋め込まれている。第１金属ピラー４１は、Ｚ軸方向に延びる柱状である。第１金属ピラー４１は、基板５を貫通する。第１金属ピラー４１は、第１半導体層１０に電気的に接続される。第１金属ピラー４１のＸ−Ｙ平面に射影した面積は、積層体１５のＸ−Ｙ平面に射影した面積より大きくてもよい。これにより、例えば、放熱性を向上させることができる。
【００２９】
第２金属ピラー４２は、電極部４０と対向して基板５に埋め込まれている。第２金属ピラー４２は、例えば、電極部４０のうちの第２部分４０ｂと対向する。第２金属ピラー４２は、第１主面５ａの突出部５ｔの部分に設けられる。第１主面５ａの突出部５ｔは、第２金属ピラー４２を配置するための部分である。これにより、積層体１５及び第２金属ピラー４２が、半導体発光素子１１０に効率良く配置される。これにより、発光部３０の上面３０ａの面積を広くすることができる。
【００３０】
第２金属ピラー４２は、Ｚ軸方向に延びる柱状である。第２金属ピラー４２は、基板５を貫通する。第２金属ピラー４２は、電極部４０（この例では金属配線５０）に接触している。これにより、第２金属ピラー４２は、電極部４０に電気的に接続される。第２金属ピラー４２は、電極部４０を介して第２半導体層２０に電気的に接続される。
【００３１】
第１金属ピラー４１及び第２金属ピラー４２は、半導体発光素子１１０と外部の機器との電気的な接続に用いられる。この例では、第１金属ピラー４１が、ｎ側のカソードであり、第２金属ピラー４２が、ｐ側のアノードである。第１金属ピラー４１及び第２金属ピラー４２には、例えば、Ｃｕが用いられる。第１金属ピラー４１及び第２金属ピラー４２は、複数設けてもよい。第２金属ピラー４２は、円柱状でもよいし、角柱状でもよい。第１金属ピラー４１及び第２金属ピラー４２は、Ｚ軸方向に沿って延びる任意の形状でよい。
【００３２】
第２主面５ｂには、第１端子部６１と、第２端子部６２と、が設けられる。  
第１端子部６１は、第１金属ピラー４１と対向して配置される。この例では、第１端子部６１は、第１金属ピラー４１と接触している。これにより、第１端子部６１は、第１金属ピラー４１に電気的に接続される。
【００３３】
第２端子部６２は、第２金属ピラー４２と対向して配置される。この例では、第２端子部６２は、第２金属ピラー４２と接触している。これにより、第２端子部６２は、第２金属ピラー４２に電気的に接続される。第２端子部６２のＸ−Ｙ平面に射影した面積は、第２金属ピラー４２のＸ−Ｙ平面に射影した面積よりも大きい。これにより、第２金属ピラー４２に対する電気的な接続が容易になる。第１端子部６１及び第２端子部６２には、例えば、Ｔｉ及びＮｉＡｕの少なくともいずれかが用いられる。
【００３４】
第１金属ピラー４１と第１半導体層１０との間には、反射層６３が設けられる。反射層６３は、例えば、発光部３０から放出される光に対する光反射性と、導電性と、を有する。発光光に対する反射層６３の反射率は、基板５の反射率よりも高い。第１金属ピラー４１は、例えば、反射層６３を介して第１半導体層１０と電気的に接続される。反射層６３は、発光部３０から第１半導体層１０側に向かって放出される光を反射させることにより、光の取り出し効率を向上させる。反射層６３のＺ軸方向に見た形状は、第１金属ピラー４１のＺ軸方向に見た形状と実質的に同じである。反射層６３には、例えば、銀、アルミニウム及びパラジウムの少なくともいずれかが用いられる。反射層６３の膜厚は、例えば、５０ｎｍ以上６００ｎｍ以下である。この例において、反射膜６３の膜厚は、例えば、２００ｎｍである。これにより、反射層６３において、発光部３０から放出される光に対する光反射性を確保することができる。反射層６３と第１半導体層１０との間に、導電性の下地層を、さらに設けてもよい。反射層６３と第１金属ピラー４１との間に、導電性のバリア層を、さらに設けてもよい。バリア層には、例えば、ＮｉやＴｉなどを用いることができる。
【００３５】
この例では、底面４４ａと第１半導体層１０との間に、バッファ層６４が設けられている。バッファ層６４は、例えば、第１半導体層１０の膜質を向上させる。第１半導体層１０が窒化物半導体を含む場合、バッファ層６４には、例えば、ＧａＮが用いられる。バッファ層６４の電気抵抗が比較的低く設定される。バッファ層６４は、省略しても良い。
【００３６】
この例では、第２半導体層２０の上面２０ａの上、電極部４０の上、及び、第１主面５ａの上に、絶縁層６５が設けられる。絶縁層６５は、例えば、絶縁性と光透過性とを有する。絶縁層６５は、例えば、発光部３０から放出される光を透過させる。絶縁層６５は、例えば、積層体１５を保護する。絶縁層６５は、例えば、電極部４０を覆って絶縁する。絶縁層６５には、例えば、シリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜、リン・シリケート・ガラス（ＰＳＧ）、または、ボロン・リン・シリケート・ガラス（ＢＰＳＧ）などが用いられる。絶縁層６５の形成には、例えば、ＣＶＤ、蒸着またはスパッタなどが用いられる。絶縁層６５は、必要に応じて設けられる。絶縁層６５は、省略可能である。
【００３７】
絶縁層６５の上には、波長変換層６６が設けられる。波長変換層６６は、第２半導体層２０の上側において、積層体１５を覆う。波長変換層６６は、例えば、発光部３０の発光光の少なくとも一部を吸収し、発光光のピーク波長とは異なるピーク波長の光を放出する。すなわち、波長変換層６６は、発光部３０から放出された光のピーク波長を変換する。波長変換層６６は、例えば、発光光のピーク波長とは異なる複数のピーク波長の光を放出してもよい。波長変換層６６には、例えば、蛍光体層が用いられる。波長変換層６６は、例えば、放出する光のピーク波長が異なる複数の蛍光体層の積層体としてもよい。
【００３８】
発光部３０の発光光は、例えば、紫外光、紫色光または青色光であり、波長変換層６６から放出される光は、例えば、黄色光、青色光、または赤色光または緑色光である。波長変換層６６から放出される光と、発光光と、の合成光は、例えば、実質的に白色光である。合成光は、例えば、黄色光、赤色光、緑色光または青色光でもよい。なお、図１（ｂ）では、図を見やすくするために、絶縁層６５及び波長変換層６６を省略している。
【００３９】
半導体発光素子１１０の使用時には、第１端子部６１（第１金属ピラー４１）と、第２端子部６２（第２金属ピラー４２）との間に電圧を印加する。これにより、発光部３０に電流が供給され、発光部３０から光が放出される。この電流は、積層体１５を積層方向に沿って流れる。すなわち、半導体発光素子１１０は、縦通電型の半導体発光素子である。これにより、高い発光効率が得やすくなる。
【００４０】
半導体発光素子１１０では、第２半導体層２０の上面２０ａが、光取り出し面となる。すなわち、この例では、発光部３０から放出される光は、上面２０ａから半導体発光素子１１０の外部に出射する。
【００４１】
半導体発光素子１１０においては、電極部４０の第１部分４０ａと第１金属ピラー４１とが対向し、発光部３０に対して縦方向（Ｚ軸方向）に電流を供給することができる。さらに、半導体発光素子１１０においては、第２半導体層２０の上に設けられた金属配線５０により、第２半導体層２０の上面２０ａ内で電流を広げることができる。これにより、半導体発光素子１１０においては、例えば横通電型の半導体発光素子よりも高い発光効率が得られる。
【００４２】
例えば、基板５に凹部４４を形成することなく、第１主面５ａの上に、積層体１５を形成する構成も考えられる。この構成では、第２半導体層２０の上に延在する電極部４０を形成する際に、積層体１５の側面１５ｓにおいて、第１半導体層１０と第２半導体層２０とが導通してしまう。このため、凹部４４を形成しない構成においては、積層体１５と電極部４０との間に、絶縁層を設ける必要がある。
【００４３】
半導体発光素子１１０においては、発光部３０と第２半導体層２０との界面４５が、第１主面５ａよりも下に位置する。そして、側面１５ｓが、絶縁性の側面４４ｓに覆われる。これにより、半導体発光素子１１０においては、第２半導体層２０の上に延在する電極部４０を形成する場合にも、積層体１５の側面１５ｓにおいて、第１半導体層１０と第２半導体層２０との導通が抑制できる。半導体発光素子１１０では、積層体１５と電極部４０との間に絶縁層を設けなくても高い絶縁性が得られる。これにより、半導体発光素子１１０の構成は簡単であり、例えば製造コストが抑えられる。
【００４４】
以下、半導体発光素子１１０の製造方法の例を説明する。  
図３（ａ）〜図３（ｊ）は、第１の実施形態に係る半導体発光素子の製造方法を例示する模式的断面図である。  
図３（ａ）に表したように、例えば、リソグラフィ処理及びエッチング処理により、例えば、シリコン基板に凹部４４を設け、基板５を形成する。本体部５ｍの第１主面５ａ、第２主面５ｂ、底面４４ａ、及び、側面４４ｓの部分に、絶縁膜６を形成する。絶縁膜６の形成には、例えば、ＣＶＤ、スパッタリング、及び、熱酸化処理などが用いられる。
【００４５】
図３（ｂ）に表したように、例えば、成膜処理、リソグラフィ処理及びエッチング処理により、第１主面５ａの上に、保護膜６８を形成する。保護膜６８は、凹部４４の底面４４ａを除いて設けられる。保護膜６８は、例えば、底面４４ａの上に積層体１５を選択的に結晶成長させるための膜である。保護膜６８には、例えば、ＳｉＯ２が用いられる。
【００４６】
図３（ｃ）に表したように、底面４４ａの上に、バッファ層６４（例えばＧａＮ層）を形成する。バッファ層６４の上に、第１半導体層１０（例えばｎ形ＧａＮ層）と、発光部３０（例えばＧａＮ層とＩｎＧａＮ層との積層膜）と、第２半導体層２０（例えばｐ形ＧａＮ層）と、を、この順に積層し、積層体１５を形成する。バッファ層６４、第１半導体層１０、第２半導体層２０及び発光部３０の形成には、例えば、有機金属気層成長（ＭＯＣＶＤ）法が用いられる。これにより、例えば、シリコンを含む基板５の上に、窒化物半導体を含む結晶層がエピタキシャル成長される。
【００４７】
図３（ｄ）に表したように、保護膜６８を除去する。第２半導体層２０の上面２０ａの上、及び、第１主面５ａの上に、電極部４０を形成する。例えば、電極部４０として、金属配線５０を形成する。金属配線５０は、例えば、スパッタリングによって形成する。
【００４８】
図３（ｅ）に表したように、第２半導体層２０の上面２０ａ、電極部４０及び第１主面５ａの上に、絶縁層６５を形成する。絶縁層６５は、例えば、スパッタリングまたはＣＶＤによって形成する。前述のように、絶縁層６５は、省略可能である。従って、絶縁層６５を形成するプロセスは、必要に応じて行われ、省略可能である。
【００４９】
図３（ｆ）に表したように、第１貫通孔７１と、第２貫通孔７２と、を基板５に形成する。第１貫通孔７１は、基板５のうちの、第１半導体層１０と対向する部分に形成される。第１貫通孔７１は、例えば、基板５の第２主面５ｂの側から第１半導体層１０に到達するまでエッチングを行うことによって形成される。第１貫通孔７１の形成により、バッファ層６４の一部が除去される。第２貫通孔７２は、基板５のうちの、電極部４０の第２部分４０ｂと対向する部分に形成される。第２貫通孔７２は、例えば、基板５の第２主面５ｂの側から第１主面５ａに到達するまでエッチングを行うことによって形成される。第１貫通孔７１の内壁及び第２貫通孔７２の内壁に、絶縁膜６を形成する。第１貫通孔７１及び第２貫通孔７２は、同時に形成してもく、別々に形成してもよい。
【００５０】
図３（ｇ）に表したように、第１半導体層１０のうちの、第１貫通孔７１によって露呈された部分に、反射層６３を形成する。反射層６３は、例えば、スパッタリングによって形成される。これにより、反射層６３のＺ軸方向に見た形状が、第１金属ピラー４１のＺ軸方向に見た形状と実質的に同じになる。
【００５１】
図３（ｈ）に表したように、第１貫通孔７１に、例えば、銅を埋め込むことにより、第１金属ピラー４１を形成する。第２貫通孔７２に、例えば、銅を埋め込むことにより、第２金属ピラー４２を形成する。第１金属ピラー４１及び第２金属ピラー４２は、同時に形成してもよく、別々に形成してもよい。
【００５２】
図３（ｉ）に表したように、第２主面５ｂに、第１端子部６１と、第２端子部６２と、を形成する。このように、半導体発光素子１１０においては、光取り出し面である第２半導体層２０の上面２０ａと反対側の第２主面５ｂ側に、外部機器との接続端子が設けられる。
【００５３】
図３（ｊ）に表したように、絶縁層６５の上に、波長変換層６６を形成する。  
絶縁層６５を省略する場合には、第２半導体層２０の上面２０ａ、電極部４０及び第１主面５ａの上に、波長変化層６６を形成する。  
以上により、半導体発光素子１１０が完成する。
【００５４】
図４は、第１の実施形態に係る半導体発光素子の製造方法を例示するフローチャートである。  
図４に表したように、本製造方法は、基板５と積層体１５とを準備するステップＳ１１０と、電極部４０を形成するステップＳ１２０と、第１金属ピラー４１及び第２金属ピラー４２を形成するステップＳ１３０と、を含む。
【００５５】
ステップＳ１１０は、例えば、基板５を形成する処理と、積層体１５を形成する処理と、をさらに含むことができる。ステップＳ１１０は、例えば、予め製造された基板５及び積層体１５において、電極部４０を形成できる状態にすることを含む。ステップＳ１２０とステップＳ１３０との順序は、技術的に可能な範囲で入れ替えることができる。
【００５６】
ステップＳ１１０では、例えば、図３（ａ）〜図３（ｃ）に関して説明した処理を実施する。ステップＳ１２０では、例えば、図３（ｄ）に関して説明した処理を実施する。ステップＳ１３０では、例えば、図３（ｆ）及び図３（ｈ）に関して説明した処理を実施する。  
これにより、高効率の半導体発光素子１１０が製造される。
【００５７】
図５（ａ）〜図５（ｄ）は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式的上面図である。  
図５（ａ）に表したように、外縁部５０ａは、例えば、環状の一部を途切れさせた形状でもよい。この際、外縁部５０ａは、第２金属ピラー４２との接触部分からなるべく離れた位置で途切れさせることが好ましい。図５（ａ）に表したように、内側部５０ｂは、例えば、一部を途切れさせた形状でもよい。この際、内側部５０ｂは、例えば、外縁部５０ａとの接触部分からなるべく離れた位置で途切れさせることが好ましい。図５（ｂ）に表したように、内側部５０ｂの形状は、ストライプ状でもよい。図５（ｃ）に表したように、内側部５０ｃの形状は、スパイラル状でもよい。図５（ｄ）に表したように、外側部５０ａ及び内側部５０ｂは、例えば、波状に湾曲していてもよい。また、外側部５０ａ及び内側部５０ｂは、例えば、ジグザグ状に屈曲していてもよい。
【００５８】
図６（ａ）〜図６（ｃ）は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式的上面図である。  
図６（ａ）〜図６（ｃ）においては、図を見やすくするために、電極部４０、絶縁層６５及び波長変換層６６の図示を省略している。  
図６（ａ）に表したように、半導体発光素子１１２においては、積層体１５のＺ軸方向に見た形状は、矩形状である。半導体発光素子１１２においては、第１主面５ａは、枠部５ｗにより形成されている。半導体発光素子１１２においては、矩形状の底面４４ａが形成される。この底面４４ａに結晶成長させることで、Ｚ軸方向に見た形状が矩形状の積層体１５を形成することができる。
【００５９】
図６（ｂ）に表したように、半導体発光素子１１４においては、複数の第２金属ピラー４２が設けられる。
【００６０】
図６（ｃ）に表したように、半導体発光素子１１６において、第１主面５ａに複数の突出部５ｔが設けられる。そして、複数の突出部５ｔのそれぞれに第２金属ピラー４２を設けてもよい。第２金属ピラー４２は、円柱状でもよいし、角柱状でもよい。
【００６１】
図７（ａ）及び図７（ｂ）は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式図である。  
図７（ａ）は、模式的断面図であり、図７（ｂ）は、模式的底面図である。図７（ａ）は、図７（ｂ）のＢ１−Ｂ２線断面を模式的に示す。  
図７（ａ）及び図７（ｂ）に表したように、半導体発光素子１１８は、基板５と第１端子部６１との間、及び、基板５と第２端子部６２との間に、絶縁層７５が設けられている。絶縁層７５は、第２主面５ｂの上に設けられる。
【００６２】
絶縁層７５は、第１金属ピラー４１の一部を露呈させる第１開口７５ａと、第２金属ピラー４２を露呈させる第２開口７５ｂと、を含む。この例において、第１端子部６１は、第１開口７５ａを介して第１金属ピラー４１と電気的に接続される。第２端子部６２は、第２開口７５ｂを介して第２金属ピラー４２と電気的に接続される。この例において、第２端子部６２の一部は、Ｘ−Ｙ平面に射影したときに、第１金属ピラー４１の一部と重なる。絶縁層７５は、Ｘ−Ｙ平面に射影したときに重なる第２端子部６２の一部と第１金属ピラー４１の一部との間に少なくとも設けられ、第２端子部６２と第１金属ピラー４１とを電気的に絶縁する。
【００６３】
このように、絶縁層７５を設けることによって、例えば、半導体発光素子１１０の構成に比べて、第２端子部６２の面積を広くすることができる。これにより、例えば、第２端子部６２に対する半田付けをより適切に行うことができる。これにより、例えば、半導体発光素子１１８の利便性が向上する。例えば、半導体発光素子１１８の信頼性を向上させることができる。
【００６４】
図８（ａ）及び図８（ｂ）は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式図である。  
図８（ａ）は、模式的断面図であり、図８（ｂ）は、模式的上面図である。図８（ａ）は、図８（ｂ）のＣ１−Ｃ２線断面を模式的に示す。  
図８（ａ）及び図８（ｂ）に表したように、本実施形態の別の半導体発光素子１２０は、後退部（この例では第１後退部８１と、第２後退部８２と、）を含む。  
第１後退部８１及び第２後退部８２は、基板５の側面５ｓの一部に設けられる。第１後退部８１は、例えば、基板５の１つの側面５ｓに１つまたは複数設けられる。第１後退部８１は第２主面５ｂに連続している。
【００６５】
第２後退部８２は、例えば、基板５のうちの、突出部５ｔが形成された角部に設けられる。第２後退部８２は、例えば、基板５の連続する２つの側面５ｓに、連続して設けられる。第２後退部８２は、基板５の第２主面５ｂに連続している。
【００６６】
この例では、第１端子部６１は、基板５の側面５ｓに露出する側面部６１ｓを含む。側面部６１ｓは、例えば、第１後退部８１と対向する。第２端子部６２は、基板５の側面５ｓに露出する側面部６２ｓを含む。側面部６２ｓは、例えば、第２後退部８２と対向する。また、この例では、第１後退部８１の部分及び第２後退部８２の部分にも絶縁膜６が設けられる。
【００６７】
第１端子部６１と基板５との間には、下地となる第１導電層８３が設けられる。第２端子部６２と基板５との間には、下地となる第２導電層８４が設けられる。第１導電層８３及び第２導電層８４には、例えば、銅が用いられる。
【００６８】
このように、半導体発光素子１２０においては、第１端子部６１及び第２端子部６２は、それぞれ、側面５ｓに露出する側面部６１ｓ及び側面部６２ｓを含む。これにより、半導体発光素子１２０においては、外部機器との電気的な接続を、より適切に行うことができる。例えば、半導体発光素子１２０と外部機器とをハンダ付けする場合に、第２主面５ｂ側に露出する第１端子部６１及び第２端子部６２に塗布したハンダの一部が、側面部６１ｓ及び側面部６２ｓに現れる。これにより、例えば、第１端子部６１及び第２端子部６２にハンダが適切に接合されていることを確認することができる。
【００６９】
以下、半導体発光素子１２０の製造方法の例を説明する。  
図９（ａ）〜図９（ｃ）は、第１の実施形態に係る別の半導体発光素子の製造方法を例示する模式的断面図である。  
半導体発光素子１２０の製造方法においては、第１金属ピラー４１及び第２金属ピラー４２を形成するまでの手順は、半導体発光素子１１０の製造方法と実質的に同じとすることができる（図３（ｈ）参照）。
【００７０】
図９（ａ）に表したように、第１金属ピラー４１及び第２金属ピラー４２が形成された基板５に、第１後退部８１及び第２後退部８２を形成する。例えば、リソグラフィ処理及びエッチング処理により、第２主面５ｂ側からエッチングを行う。これにより、基板５に第１後退部８１及び第２後退部８２が形成される。第１後退部８１及び第２後退部８２は、同時に形成してもよく、個別に形成してもよい。この後、第１後退部８１の部分及び第２後退部８２の部分に、絶縁膜６を形成する。
【００７１】
図９（ｂ）に表したように、第２主面５ｂの側に、第１導電層８３及び第２導電層８４を形成する。例えば、スパッタリングにより、第２主面５ｂの側に、銅を含む導電膜を堆積させる。この導電膜を、リソグラフィ処理及びエッチング処理によってパターニングする。これにより、第１導電層８３及び第２導電層８４が形成される。第１導電層８３及び第２導電層８４は、同時に形成してもよく、個別に形成してもよい。
【００７２】
図９（ｃ）に表したように、第１導電層８３の上に、第１端子部６１を形成する。第２導電層８４の上に、第２端子部６２を形成する。図３（ｊ）に関して説明したように、絶縁層６５の上に、波長変換層６６を形成する。  
以上により、半導体発光素子１２０が完成する。
【００７３】
図１０（ａ）及び図１０（ｂ）は、第１の実施形態に係る別の半導体発光素子の構成を例示する模式図である。  
図１０（ａ）は、模式的平面図であり、図１０（ｂ）は、模式的底面図である。  
図１０（ａ）及び図１０（ｂ）に表したように、半導体発光素子１２２は、２つの第２金属ピラー４２を有する。半導体発光素子１２２は、２つの第２金属ピラー４２に対応する２つの第２後退部８２を有する。半導体発光素子１２２は、２つの第２後退部８２に対応する２つの第２端子部６２を有する。この例では、２つの第２端子部６２のそれぞれの側面部６２ｓが、基板５の１つの側面５ｓに露出する。また、この例では、第１端子部６１が、３つの側面部６１ｓを含む。
【００７４】
こうすれば、例えば、ｐ側の端子とｎ側の端子とを区別し易くさせることができる。例えば、半導体発光素子１２２の利便性を向上させることができる。側面部６１ｓ及び側面部６２ｓの数は、上記に限ることなく、任意の数でよい。この例では、側面部６１ｓの数を側面部６２ｓの数よりも多くしたが、側面部６２ｓの数を側面部６１ｓの数より多くしてもよい。また、この例では、側面部６１ｓの数と側面部６２ｓの数との差が１つであるが、側面部６１ｓの数と側面部６２ｓの数との差は、２つ以上でもよい。
【００７５】
（第２の実施形態）  
図１１（ａ）及び図１１（ｂ）は、第２の実施形態に係る半導体発光素子の構成を例示する模式図である。  
図１１（ａ）は、模式的断面図であり、図１１（ｂ）は、模式的上面図である。図１１（ａ）は、図１１（ｂ）のＤ１−Ｄ２線断面を模式的に示す。  
図１１（ａ）及び図１１（ｂ）に表したように、半導体発光素子２１０は、電極部４０において、透明導電層５２を含む。透明導電層５２は、導電性と光透過性とを有する。発光光に対する透明導電層５２の透過率は、基板５の透過率よりも高い。また、積層体１５の透過率よりも高くても良い。透明導電層５２には、例えば、ＩＴＯ（Indium Tin Oxide）などが用いられる。
【００７６】
透明導電層５２は、例えば、第２半導体層２０の上面２０ａの外縁２０ｂよりも内側に設けられる。この例では、透明導電層５２は、外縁２０ｂに沿う矩形の環状である。透明導電層５２の一部は、第２半導体層２０の上に延在する。透明導電層５２は、第２半導体層２０と接触する。透明導電層５２は、第２半導体層２０に電気的に接続される。透明導電層５２の一部は、例えば、第１主面５ａの突出部５ｔの上に延在する。透明導電層５２は、第２金属ピラー４２と接触する。透明導電層５２は、第２金属ピラー４２に電気的に接続される。
【００７７】
電極部４０に透明導電層５２を用いた場合にも、半導体発光素子１１０と同様に、縦方向に電圧を印加することができる。また、第２半導体層２０の上に設けられた透明導電層５２により、第２半導体層２０の上面２０ａ内で電流を広げることができる。半導体発光素子２１０においても、高い発光効率が得られる。
【００７８】
半導体発光素子２１０を製造する場合は、例えば、図３（ｄ）に関して説明した処理において、電極部４０として透明導電層５２を形成する。例えば、透明導電層５２となるＩＴＯ膜をスパッタ法などにより形成し、所定の形状に加工して透明導電層５２が得られる。この後、半導体発光素子１１０と実質的に同じ手順により、半導体発光素子２１０を製造することができる。
【００７９】
図１２（ａ）〜図１２（ｃ）は、第２の実施形態に係る別の半導体発光素子の構成を例示する模式的上面図である。  
図１２（ａ）〜図１２（ｃ）においては、図を見やすくするために、絶縁層６５及び波長変換層６６の図示を省略している。  
図１２（ａ）に表したように、半導体発光素子２１２においては、透明導電層５２の形状は、矩形状である。このように、透明導電層５２の形状は、環状に限らない。半導体発光素子２１２における透明導電層５２のＸ軸方向の幅（Ｘ軸方向に沿う長さ）は、例えば、外縁２０ｂのＸ軸方向の幅と、実質的に同じである。半導体発光素子２１２における透明導電層５２のＹ軸方向の幅（Ｙ軸方向に沿う長さ）は、例えば、外縁２０ｂのＹ軸方向の幅と、実質的に同じである。半導体発光素子２１２の透明導電層５２の大きさは、例えば、上面２０ａの大きさと、実施的に同じサイズである。
【００８０】
図１２（ｂ）に表したように、半導体発光素子２１４においては、透明導電層５２のＸ軸方向の幅は、外縁２０ｂのＸ軸方向の幅より大きく、第１主面５ａのＸ軸方向の幅より小さい。透明導電層５２のＹ軸方向の幅は、外縁２０ｂのＹ軸方向の幅より大きく、第１主面５ａのＹ軸方向の幅より小さくてもよい。透明導電層５２の大きさは、上面２０ａより大きく、かつ第１主面５ａより小さいサイズでもよい。
【００８１】
図１２（ｃ）に表したように、半導体発光素子２１６においては、透明導電層５２のＸ軸方向の幅は、第１主面５ａのＸ軸方向の幅と、実質的に同じである。透明導電層５２のＹ軸方向の幅は、第１主面５ａのＹ軸方向の幅と、実質的に同じでもよい。透明導電層５２の大きさは、第１主面５ａと、実質的に同じでもよい。
【００８２】
透明導電層５２の形状は、環状及び矩形状に限ることなく、第２半導体層２０の上面２０ａに電流を広げることが可能な任意の形状でよい。
【００８３】
（第３の実施形態）  
図１３（ａ）及び図１３（ｂ）は、第３の実施形態に係る半導体発光素子の構成を例示する模式図である。  
図１３（ａ）は、模式的断面図であり、図１３（ｂ）は、模式的上面図である。図１３（ａ）は、図１３（ｂ）のＥ１−Ｅ２線断面を模式的に示す。  
図１３（ａ）及び図１３（ｂ）に表したように、半導体発光素子３１０においては、電極部４０は、金属配線５０と透明導電層５２とを含む。半導体発光素子３１０において、透明導電層５２は、例えば、金属配線５０の上に設けられる。透明導電層５２の上に、金属配線５０を設けてもよい。
【００８４】
半導体発光素子３１０においては、金属配線５０と透明導電層５２とにより、例えば電流を広げつつ光取り出し効率とを向上できる。これにより、半導体発光素子３１０において、高い発光効率が得られる。
【００８５】
半導体発光素子３１０を製造する場合は、例えば、図３（ｄ）に関して説明した処理において、金属配線５０を形成した後、金属配線５０の上に、透明導電層５２を形成する。それ以降は、半導体発光素子１１０と実質的に同じ手順により、半導体発光素子３１０を製造することができる。
【００８６】
図１４（ａ）〜図１４（ｃ）は、第３の実施形態に係る別の半導体発光素子の構成を例示する模式的上面図である。  
図１４（ａ）〜図１４（ｃ）においては、図を見やすくするために、絶縁層６５及び波長変換層６６の図示を省略している。  
図１４（ａ）に表したように、半導体発光素子３１２においては、金属配線５０には、外縁部５０ａが設けられる。
【００８７】
図１４（ｂ）に表したように、半導体発光素子３１４においては、外縁部５０ａと内側部５０ｂとを含む金属配線５０において、上面２０ａの外縁２０ｂよりも外側に外縁部５０ａが設けられる。すなわち、外縁部５０ａは、第１主面５ａの枠部５ｗの上に設けてもよい。
【００８８】
図１４（ｃ）に表したように、半導体発光素子３１６においては、金属配線５０として、上面２０ａの外縁２０ｂよりも外側に設けられた外縁部５０ａが用いられる。この場合、透明導電層５２は、金属配線５０と重なる形状を有する。発光部３０から放出される光が、金属配線５０によって遮られることを抑制することができる。一方、上面２０ａの外縁２０ｂよりも内側に外縁部５０ａを設けた場合には、例えば、半導体発光素子のパッケージサイズを無駄に広げることなく、輝度を向上させることができる。
【００８９】
金属配線５０の形状は、任意である。透明導電層５２は、例えば、環状である。透明導電層５２の形状は、矩形状でもよい。透明導電層５２の形状、及び、大きさは、任意である。例えば、図５（ｄ）で説明した波状に湾曲する金属配線５０と、図１２（ｃ）で説明した第１主面５ａと実質的に同じ大きさの透明導電層５２と、を組み合わせて電極部４０を形成してもよい。このように、電極部４０は、上記各実施形態で説明した金属配線５０と、上記各実施形態で説明した透明電極層５２と、を任意に組み合わせて形成することができる。金属配線５０には、例えば、図２（ａ）、図５（ａ）〜図５（ｄ）、及び、図１４（ａ）〜図１４（ｃ）で説明した形状を任意に用いることができる。透明導電層５２には、例えば、図１１（ｂ）、図１２（ａ）〜図１２（ｃ）、及び、図１４（ａ）〜図１４（ｃ）で説明した形状を任意に用いることができる。
【００９０】
図１５（ａ）〜図１５（ｄ）は、第３の実施形態に係る別の半導体発光素子の一部の構成を例示する模式的断面図である。  
図１５（ａ）〜図１５（ｄ）は、図１３（ｂ）のＥ１−Ｅ２線断面に相当する。図１５（ａ）〜図１５（ｄ）においては、電極部４０、第１金属ピラー４１、及び、第２金属ピラーは、省略されている。  
図１５（ａ）に表したように、絶縁膜６は、例えば、本体部５ｍとバッファ層６４との間のみに設けてもよい。
【００９１】
図１５（ｂ）に表したように、絶縁膜６は、底面４４ａ上、及び、側面４４ｓ上に設けてもよい。この例では、積層体１５の側面１５ｓが、絶縁膜６によって覆われる。こうすれば、積層体１５のリークが、より適切に抑えられる。
【００９２】
図１５（ｃ）に表したように、基板５は、本体部５ｍと、絶縁膜６と、シリコン膜７と、を含んでもよい。シリコン膜７は、例えば、絶縁膜６の上に設けられる。シリコン膜７は、例えば、底面４４ａと対向する。シリコン膜７は、例えば、絶縁膜６とバッファ層６４との間に設けられる。シリコン膜７は、例えば、単結晶シリコンを含む。シリコン膜７の膜厚は、例えば、１μｍ以上２００μｍ以下である。
【００９３】
図１５（ｄ）に表したように、シリコン膜７は、例えば、底面４４ａと側面４４ｓとに対向させてもよい。この例では、積層体１５の側面１５ｓが、シリコン膜７によって覆われる。このように、基板５は、例えば、バルクシリコンでもよいし、ＳＯＩ基板でもよい。基板５は、例えば、凹部４４において積層体１５の結晶成長が可能であればよい。
【００９４】
実施形態によれば、高輝度の半導体発光素子及びその製造方法が提供される。
【００９５】
なお、本明細書において「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電形などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
【００９６】
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれは良い。
【００９７】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体発光素子に含まれる、基板、積層体、第１半導体層、発光部、第２半導体層、電極部、第１金属ピラー、第２金属ピラー、金属配線及び透明導電層などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。  
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【００９８】
その他、本発明の実施の形態として上述した半導体発光素子及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
【００９９】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【０１００】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１０１】
５…基板、  ５ａ…第１主面（上面）、  ５ｂ…第２主面、  ５ｍ…本体部、  ５ｓ…側面、  ５ｔ…突出部、  ５ｗ…枠部、  ６…絶縁膜、  ７…シリコン膜、  １０…第１半導体層、  １５…積層体、  １５ｓ…側面、  ２０…第２半導体層、  ２０ａ…上面、  ２０ｂ…外縁、  ３０…発光部、  ３０ａ…上面、  ３０ｓ…側面、  ４０…電極部、  ４０ａ…第１部分、  ４０ｂ…第２部分、  ４１…第１金属ピラー、  ４２…第２金属ピラー、  ４４…凹部、  ４４ａ…底面、  ４４ｓ…側面、  ４５…界面、  ５０…金属配線、  ５０ａ…外縁部、  ５０ｂ…内側部、  ５２…透明導電層、  ６１…第１端子部、  ６１ｓ…側面部、  ６２…第２端子部、  ６２ｓ…側面部、  ６３…反射層、  ６４…バッファ層、  ６５…絶縁層、  ６６…波長変換層、  ６８…保護膜、  ７１…第１貫通孔、  ７２…第２貫通孔、  ７５…絶縁層、  ７５ａ…第１開口、  ７５ｂ…第２開口、  ８１…第１後退部、  ８２…第２後退部、  ８３…第１導電層、  ８４…第２導電層、  １１０、１１２、１１４、１１６、１１８、１２０、１２２、２１０、２１２、２１４、２１６、３１０、３１２、３１４、３１６…半導体発光素子
【図１】
0005726797.tif 000002
【図２】
0005726797.tif 000003
【図３】
0005726797.tif 000004
【図４】
0005726797.tif 000005
【図５】
0005726797.tif 000006
【図６】
0005726797.tif 000007
【図７】
0005726797.tif 000008
【図８】
0005726797.tif 000009
【図９】
0005726797.tif 000010
【図１０】
0005726797.tif 000011
【図１１】
0005726797.tif 000012
【図１２】
0005726797.tif 000013
【図１３】
0005726797.tif 000014
【図１４】
0005726797.tif 000015
【図１５】
0005726797.tif 000016