(57)【特許請求の範囲】
【請求項１】
第１及び第２の入力ポートと、第１及び第２の出力ポートとを含み、前記第１の入力ポートに信号光が入力されると、前記第１の出力ポートに出力される信号光と、第２の出力ポートに出力される信号光との強度が等しくなり、前記第２の入力ポートに信号光が入力されると、前記第１の出力ポートに出力される信号光の強度が、前記第２の出力ポートに出力される信号光の強度より大きくなる光分波器と、
第３及び第４の入力ポートと、第３及び第４の出力ポートとを含む光合波器と、
前記第１の出力ポートと前記第３の入力ポートとを接続し、半導体で形成された第１の光導波路と、
前記第２の出力ポートと前記第４の入力ポートとを接続し、半導体で形成された第２の光導波路と、
前記第１の光導波路に電界を印加することにより該第１の光導波路の光路長を変化させる第１の変調電極と、
前記第２の光導波路に電界を印加することにより該第２の光導波路の光路長を変化させる第２の変調電極と
を有する光半導体素子。
【請求項２】
前記光分波器、前記光合波器、前記第１の光導波路、前記第２の光導波路が表面に形成されている基板を、さらに有し、
前記光分波器は、頂角が直角からずれた平行四辺形の平面形状を有する多モード干渉導波路で構成されており、
前記第１の入力ポート及び前記第２の入力ポートは、前記多モード干渉導波路の１つの辺である入力辺に画定されており、前記第１の出力ポート及び前記第２の出力ポートは、前記入力辺に平行な他の辺である出力辺に画定されている請求項１に記載の光半導体素子。
【請求項３】
前記第１の出力ポート及び前記第２の出力ポートは、前記第１の入力ポートから前記入力辺に垂直な方向に延ばした直線、及び前記第２の入力ポートから前記入力辺に垂直な方向に延ばした直線のいずれからも外れた位置に画定されている請求項２に記載の光半導体素子。
【請求項４】
前記第１の変調電極及び前記第２の変調電極に変調信号を印加するドライバ回路を、さらに有する請求項２または３に記載の光半導体素子。
【請求項５】
前記ドライバ回路は、前記第１の入力ポートに信号光が入力されるとき、前記第１の変調電極及び前記第２の変調電極に印加する変調信号の直流成分が等しくなり、前記第２の入力ポートに信号光が入力されるとき、前記第１の変調電極に印加する変調信号の直流電圧成分が、前記第２の変調電極に印加する変調信号の直流電圧成分よりも大きくなるように、前記第１の変調電極及び前記第２の変調電極に変調信号を印加する請求項４に記載の光半導体素子。
【請求項６】
前記ドライバ回路は、電圧無印加時を基準として、前記第１の入力ポートに信号光が入力されるとき、前記第１の光導波路を伝搬する信号光の位相変化量が、前記第２の光導波路を伝搬する信号光の位相変化量と等しく、前記第２の入力ポートに信号光が入力されるとき、前記第１の光導波路を伝搬する信号光の位相変化量が、前記第２の光導波路を伝搬する信号光の位相変化量よりも大きくなるように、前記第１の変調電極及び前記第２の変調電極に変調信号を印加する請求項４または５に記載の光半導体素子。
【請求項７】
前記ドライバ回路により前記第１の変調電極及び前記第２の変調電極に印加される変調信号の交流成分は、相互に逆位相で、振幅が等しい請求項４乃至６のいずれか１項に記載の光半導体素子。
【請求項８】
前記第１の光導波路及び前記第２の光導波路の少なくとも一方に、初期位相調整用の電圧を印加する初期位相調整電極を、さらに有する請求項２乃至７のいずれか１項に記載の光半導体素子。
【請求項９】
前記基板の上に形成され、前記第１の入力ポートに信号光を入射させる第１の半導体レーザと、
前記基板の上に形成され、前記第２の入力ポートに信号光を入射させる第２の半導体レーザと
を、さらに有する請求項２乃至８のいずれか１項に記載の光半導体素子。
【請求項１０】
前記第１の光導波路及び前記第２の光導波路は、前記第１の変調電極及び前記第２の変調電極に電圧を印加すると、電気光学効果によって屈折率が変化し、その光路長が変化することで、前記光合波器における干渉状態が変化する請求項１乃至９のいずれか１項に記載の光半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マッハツェンダ光変調器を有する光半導体素子に関する。
【背景技術】
【０００２】
光通信システム用の送信器に、チャープ制御が可能なＬｉＮｂＯ３を用いたマッハツェンダ光変調器（ＬＮ−ＭＺ変調器）が広く用いられている。近年、半導体を用いたマッハツェンダ光変調器（半導体ＭＺ変調器）の開発が進められている。半導体ＭＺ変調器は、光源となる半導体レーザに用いられるＩｎＰやＧａＡｓ等の半導体基板上に作製することができる。このため、光源と光変調器とを同一基板上に集積化することが可能になる。また、量子井戸構造に電界を印加したときに量子閉じ込めシュタルク効果（ＱＣＳＥ）により生じる屈折率変化は、ＬｉＮｂＯ３の電気光学効果による屈折率変化よりも大きい。このため、変調器の小型化、及び駆動電圧の低電圧化に有利である。
【０００３】
ＭＺ変調器の２本のアームのコア層の厚さを異ならせることにより、負チャープ特性及びゼロチャープ特性のいずれでも動作させることが可能なマッハツェンダ光変調器が提案されている。コア層が薄い方のアームに印加するバイアス電圧の絶対値を相対的に大きくすることにより、負チャープ動作を行うことができる。逆に、コア層が薄い方のアームに印加するバイアス電圧の絶対値を相対的に小さくすることにより、ゼロチャープ動作を行うことができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２０４８８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体ＭＺ変調器は、小型化及び低電圧化の点で、ＬＮ−ＭＺ変調器より有利であるが、チャープ制御の点では、ＬＮ−ＭＺ変調器に比べて不利である。ＬｉＮｂＯ３が持つ電気光学効果では、屈折率は印加電圧に対してほぼ線型に変化するが、ＱＣＳＥでは、屈折率は印加電圧に対して非線形、具体的には二次関数的に変化する。また、ＬｉＮｂＯ３が持つ電気光学効果では、印加電圧が変化しても光学損失はほとんど変化しないが、ＱＣＳＥでは、印加電圧が大きくなるにしたがって光学損失が大きくなってしまう。
【０００６】
光通信用のＭＺ変調器には、αパラメータが０となる変調（ゼロチャープ変調）、またはαパラメータが−０．７程度となる変調（負チャープ変調）が要求される。上記従来技術による素子では、１つの半導体ＭＺ変調器でゼロチャープ変調と負チャープ変調を行うために、２本のアームのコア層の厚さを異ならせなければならない。このため、製造工程が複雑になる。
【０００７】
２本のアームを構成する光導波路の積層構造が同一の半導体ＭＺ変調器においては、２本のアームに、同一の位相変化量を発生させることにより、ゼロチャープ変調を行うことができる。具体的には、２本のアームに印加する変調信号の振幅と、中心電圧とを等しくすればよい。２本のアームに印加する信号の中心電圧が等しいため、２本のアームを伝搬する光信号の損失も等しくなる。このため、良好な消光特性を得ることができる。
【０００８】
２本のアームに異なる位相変化量を生じさせることにより、負チャープ変調を行うことができる。２本のアームに印加する変調信号の振幅を異ならせることにより、異なる位相変化量を生じさせることができる。ところが、この方法では、ゼロチャープ変調用のドライバ回路と、負チャープ変調用のドライバ回路とを別々に準備しなければならない。２本のアームの長さを異ならせることによっても、異なる位相変化量を生じさせることができる。この方法では、１つの素子で、ゼロチャープ変調と負チャープ変調との両方の変調動作を行うことができない。
【０００９】
容易にゼロチャープ変調と負チャープ変調とを行うことが可能な光半導体素子が望まれている。
【課題を解決するための手段】
【００１０】
本発明の一観点によると、
第１及び第２の入力ポートと、第１及び第２の出力ポートとを含み、前記第１の入力ポートに信号光が入力されると、前記第１の出力ポートに出力される信号光と、第２の出力ポートに出力される信号光との強度が等しくなり、前記第２の入力ポートに信号光が入力されると、前記第１の出力ポートに出力される信号光の強度が、前記第２の出力ポートに出力される信号光の強度より大きくなる光分波器と、
第３及び第４の入力ポートと、第３及び第４の出力ポートとを含む光合波器と、
前記第１の出力ポートと前記第３の入力ポートとを接続し、半導体で形成された第１の光導波路と、
前記第２の出力ポートと前記第４の入力ポートとを接続し、半導体で形成された第２の光導波路と、
前記第１の光導波路に電界を印加することにより該第１の光導波路の光路長を変化させる第１の変調電極と、
前記第２の光導波路に電界を印加することにより該第２の光導波路の光路長を変化させる第２の変調電極と
を有する光半導体素子が提供される。
【発明の効果】
【００１１】
第１の変調電極と第２の変調電極とに印加する直流バイアス電圧を調整することにより、ゼロチャープ変調及び負チャープ変調のどちらで動作させることも可能である。第１の光導波路による光学損失が、第２の光導波路による光学損失より大きい場合でも、光分波器の第２の入力ポートに信号光を入力することにより、光合波器の２つの入力ポートに入力される信号光の強度を等しくすることができる。これにより、消光比の低下を抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】実施例１による光半導体素子の平面図である。
【図２−１】実施例１による光半導体素子の製造途中段階における断面図である。
【図２−２】実施例１による光半導体素子の製造途中段階における断面図である。
【図２−３】実施例１による光半導体素子の製造途中段階における断面図である。
【図２−４】実施例１による光半導体素子の製造途中段階における断面図である。
【図２−５】実施例１による光半導体素子の製造途中段階における断面図である。
【図３】光分波器の平面形状を示す図である。
【図４】光分波器の２つの出力ポートから出力される信号光の強度比の波長依存性を示すグラフである。
【図５】実施例１による光半導体素子をゼロチャープ変調で動作させるときの信号光の伝搬の様子を示す平面図である。
【図６】実施例１による光半導体素子をゼロチャープ変調で動作させるときの変調信号及び信号光のタイミングチャートである。
【図７】（７Ａ）は、ゼロチャープ変調で動作させているときの第１及び第２の光導波路の位相変化量の電圧依存性を示すグラフであり、（７Ｂ）は、光学損失の電圧依存性を示すグラフである。
【図８】実施例１による光半導体素子を負チャープ変調で動作させるときの信号光の伝搬の様子を示す平面図である。
【図９】実施例１による光半導体素子を負チャープ変調で動作させるときの変調信号及び信号光のタイミングチャートである。
【図１０】（１０Ａ）は、負チャープ変調で動作させているときの第１及び第２の光導波路の位相変化量の電圧依存性を示すグラフであり、（１０Ｂ）は、光学損失の電圧依存性を示すグラフである。
【図１１】負チャープ変調で動作しているときの消光比の波長依存性を示すグラフである。
【図１２】実施例２による光半導体素子の平面図である。
【図１３】実施例３による光半導体素子の平面図である。
【図１４−１】実施例３による光半導体素子の製造途中段階における断面図である。
【図１４−２】実施例３による光半導体素子の製造途中段階における断面図である。
【図１４−３】実施例３による光半導体素子の製造途中段階における断面図である。
【図１４−４】実施例３による光半導体素子の製造途中段階における断面図である。
【図１４−５】実施例３による光半導体素子の製造途中段階における断面図である。
【図１４−６】実施例３による光半導体素子の製造途中段階における断面図である。
【図１４−７】実施例３による光半導体素子の製造途中段階における断面図である。
【図１４−８】実施例３による光半導体素子の製造途中段階における断面図である。
【図１４−９】実施例３による光半導体素子の製造途中段階における断面図である。
【図１４−１０】実施例３による光半導体素子の製造途中段階における断面図である。
【図１４−１１】実施例３による光半導体素子の製造途中段階における断面図である。
【図１５】実施例４による光半導体素子の平面図である。
【発明を実施するための形態】
【００１３】
図面を参照しながら、実施例１〜実施例４による光半導体素子について説明する。
【００１４】
［実施例１］
図１に、実施例１による光半導体素子の平面図を示す。基板２０の上に、光分波器２１及び光合波器２２が形成されている。光分波器２１及び光合波器２２は、２入力２出力の多モード干渉（ＭＭＩ）導波路で構成される。光分波器２１に、第１の入力ポートＩＰａ、第２の入力ポートＩＰｂ、第１の出力ポートＯＰ１ａ、及び第２の出力ポートＯＰ１ｂが画定されている。光合波器２２に、第３の入力ポートＩＰ２ａ、第４の入力ポートＩＰ２ｂ、第３の出力ポートＯＰ２ａ、及び第４の出力ポートＯＰ２ｂが画定されている。
【００１５】
基板２０の上に、さらに、第１の光導波路２３及び第２の光導波路２４が形成されている。第１の光導波路２３は、第１の出力ポートＯＰ１ａと第３の入力ポートＩＰ２ａとを接続し、第２の光導波路２４は、第２の出力ポートＯＰ１ｂと第４の入力ポートＩＰ２ｂとを接続する。第１の入力導波路２５及び第２の入力導波路２６が、それぞれ第１の入力ポートＩＰａ及び第２の入力ポートＩＰｂに接続されている。第１の出力導波路２７及び第２の出力導波路２８が、それぞれ第３の出力ポートＯＰ２ａ及び第４の出力ポートＯＰ２ｂに接続されている。第１の光導波路２３及び第２の光導波路２４は、マッハツェンダ変調器の２本のアームを構成する。
【００１６】
これらの導波路、及び多モード干渉導波路は、同一の積層構造により構成される。また、第１の光導波路２３の物理的な導波路長は、第２の光導波路２４の物理的な導波路長と等しい。
【００１７】
第１の光導波路２３及び第２の光導波路２４の上に、それぞれ第１の変調電極３１及び第２の変調電極３２が形成されている。第１のドライバ回路３５及び第２のドライバ回路３６が、それぞれ第１の変調電極３１及び第２の変調電極３２に変調信号を印加する。第１のドライバ回路３５により印加される変調信号は、直流バイアス電圧Ｖａに変調電圧Ｖｓｉｇａを重畳させたものである。第２のドライバ回路３６により印加される変調信号は、直流バイアス電圧Ｖｂに変調電圧Ｖｓｉｇｂを重畳させたものである。
【００１８】
第１の変調電極３１及び第２の変調電極３２に変調信号が印加されると、それぞれ第１の光導波路２３及び第２の光導波路２４の屈折率が、量子閉じ込め電気光学効果によって変化し、それらの光路長が変化する。
【００１９】
図２Ａ〜図２Ｌを参照して、実施例１による光半導体素子の製造方法について説明する。図２Ａ〜図２Ｌは、図１の一点鎖線２Ａ−２Ａにおける断面図に対応する。
【００２０】
図２Ａに示すように、ｎ型ＩｎＰからなる基板２０の上に、厚さ２００ｎｍの下部クラッド層４０をエピタキシャル成長させる。その上に、コア層４１、厚さ１００ｎｍの上部第１クラッド層４２、厚さ１５００ｎｍの上部第２クラッド層４３、及び厚さ３００ｎｍのコンタクト層４４を、順番にエピタキシャル成長させる。これらの半導体層の形成には、例えば有機金属化学気相成長（ＭＯ−ＣＶＤ）が適用される。
【００２１】
下部クラッド層４０は、例えばｎ型ＩｎＰで形成され、その不純物濃度は５×１０１７ｃｍ−３である。コア層４１は、基板側から順番に、厚さ５０ｎｍのアンドープＩｎＰ層、多重量子井戸（ＭＱＷ）層、及び厚さ１００ｎｍのアンドープＩｎＰ層が積層された積層構造を有する。ＭＱＷ層は、各々の厚さが５ｎｍの１４層のＩｎＰバリア層と、各々の厚さが１０ｎｍの１３層のＩｎＧａＡｓＰ井戸層とが交互に積層された積層構造を有する。井戸層の組成は、バンド間遷移波長が１４００ｎｍになるように選択されている。ＭＱＷ層の厚さは２００ｎｍである。
【００２２】
上部第１クラッド層４２は、例えばｐ型ＩｎＰで形成され、その不純物濃度は６．５×１０１７ｃｍ−３である。上部第２クラッド層４３は、例えばｐ型ＩｎＰで形成され、その不純物濃度は１．６×１０１８ｃｍ−３である。コンタクト層４４は、例えばｐ型ＩｎＧａＡｓで形成され、その不純物濃度は１．５×１０１９ｃｍ−３である。
【００２３】
コンタクト層４４の一部の領域上に、酸化シリコン等からなるマスクパターン４７を形成する。マスクパターン４７は、図１に示した第１及び第２の入力導波路２５、２６、光分波器２１、第１及び第２の光導波路２３、２４、光合波器２２、第１及び第２の出力導波路２７、２８の平面形状に整合する。
【００２４】
図２Ｂに示すように、マスクパターン４７をエッチングマスクとして、コンタクト層４４から基板２０の表層部までエッチングする。このエッチングには、例えば誘導結合プラズマを用いた反応性イオンエッチング（ＩＣＰ−ＲＩＥ）が適用される。これにより、高さ約３μｍのメサ構造５０が形成される。メサ構造５０を形成した後、マスクパターン４７を、フッ酸系のエッチャントを用いて除去する。
【００２５】
図２Ｃに示すように、基板２０及びメサ構造５０の表面を、酸化シリコン等のパッシベーション膜５２で覆う。パッシベーション膜５２の形成には、例えば化学気相成長（ＣＶＤ）が適用される。パッシベーション膜５２の上に、スピンコート等により、埋込部材５３を形成する。メサ構造５０の側方が、埋込部材５３で埋め込まれる。なお、メサ構造５０の上にも埋込部材５３が堆積される。埋込部材５３には、半導体よりも誘電率の低い低誘電率材料、例えばベンゾシクロブテン（ＢＣＢ）、ポリイミド系有機化合物、エポキシ系有機化合物、アクリル系有機化合物等が用いられる。コア層４１を含むメサ構造５０及びその側方に埋め込まれた低誘電率の埋込部材５３により、ハイメサ構造の光導波路が構成される。なお、メサ構造５０の側方に埋込部材を配置せず、空気が満たされた状態にしてもよい。
【００２６】
図２Ｄに示すように、埋込部材５３をＲＩＥ等でエッチバックすることにより、メサ構造５０の上面を覆うパッシベーション膜５２を露出させる。メサ構造５０の側方には、埋込部材５３が残存する。
【００２７】
図２Ｅに示すように、埋込部材５３及び露出しているパッシベーション膜５２（図２Ｄ）の上に、レジスト膜５５を形成する。レジスト膜５５に、開口５５Ａを形成する。開口５５Ａは、図１に示した第１及び第２の変調電極３１、３２の平面形状に整合する。開口５５Ａの底面に露出したパッシベーション膜５２を、ウェットエッチングにより除去する。これにより、メサ構造５０の最上層であるコンタクト層４４が露出する。
【００２８】
図２Ｆに示すように、レジスト膜５５の上、及び開口５５Ａの底面の上に、導電膜５７を形成する。導電膜５７は、例えばＡｕ／Ｚｎ／Ａｕの３層構造を有し、真空蒸着法により形成される。
【００２９】
図２Ｇに示すように、レジスト膜５５（図２Ｆ）を、その上に形成されている導電膜５７と共に除去する。メサ構造５０の上に、導電膜５７が残る。
【００３０】
図２Ｈに示すように、埋込部材５３及び導電膜５７の上に、シード層５８を形成する。シード層５８は、例えばＴｉ／Ｐｔ／Ａｕの３層構造を有し、スパッタリングにより形成される。シード層５８の上に、レジスト膜５９を形成し、このレジスト膜５９に開口５９Ａを形成する。開口５９Ａは、図１に示した第１及び第２の変調電極３１、３２の平面形状に整合する。
【００３１】
図２Ｉに示すように、開口５９Ａの底面に金メッキを施すことにより、Ａｕ膜６０を形成する。
【００３２】
図２Ｊに示すように、レジスト膜５９（図２Ｉ）を除去する。Ａｕ膜６０が形成されていない領域に、シード層５８が露出する。
【００３３】
図２Ｋに示すように、全面をドライエッチングすることにより、露出していたシード層５８（図２Ｊ）を除去する。これにより、埋込部材５３が露出する。メサ構造５０の上に、導電膜５７、シード層５８、及びＡｕ膜６０を含む第１の変調電極３１が形成される。同時に、第２の変調電極３２（図１）も形成される。
【００３４】
図２Ｌに示すように、素子の厚さが１５０μｍになるように、基板２０の背面を研磨する。研磨された基板２０の背面に、ＡｕＧｅ／Ａｕの２層構造を有する導電膜６５を形成する。導電膜６５をパターニングした後、金メッキを施すことにより、Ａｕ膜６６を形成する。導電膜６５及びＡｕ膜６６が、背面電極を構成する。
【００３５】
図３Ａに、光分波器２１の平面図の一例を示す。光分波器２１の平面形状は、頂角が直角ではない平行四辺形である。この平行四辺形の短辺の長さは１１．０μｍであり、一方の短辺から他方の短辺までの高さは１６９．６μｍである。
【００３６】
一方の短辺（入力辺）２１Ａに、第１の入力ポートＩＰａ及び第２の入力ポートＩＰｂが画定されており、他方の短辺（出力辺）２１Ｂに、第１の出力ポートＯＰ１ａ及び第２の出力ポートＯＰ１ｂが画定されている。第１の入力ポートＩＰａから第２の入力ポートＩＰｂに向かう方向と、第１の出力ポートＯＰ１ａから第２の出力ポートＯＰ１ｂに向かう方向とは、同一方向である。
【００３７】
出力辺２１Ｂの中心は、入力辺２１Ａの中心に対して、第１の出力ポートＯＰ１ａから第２の出力ポートＯＰ１ｂに向かう方向にずれており、そのずれ量は５．０μｍである。第１の入力ポートＩＰａ及び第２の入力ポートＩＰｂは、入力辺２１Ａの中心に関して相互に反対側に画定されており、中心から第１の入力ポートＩＰａまでの距離は１．８９μｍであり、中心から第２の入力ポートＩＰｂまでの距離は２．０４μｍである。第１の出力ポートＯＰ１ａ及び第２の出力ポートＯＰ１ｂは、出力辺２１Ｂの中心に関して相互に反対側に画定されており、中心から第１の出力ポートＯＰ１ａまでの距離、及び中心から第２の出力ポートＯＰ１ｂまでの距離は、共に１．８６μｍである。このように、第１の出力ポートＯＰ１ａ及び第２の出力ポートＯＰ１ｂは、第１の入力ポートＩＰａ及び第２の入力ポートＩＰｂから、入力辺２１Ａに対して垂直な方向に延ばした直線のいずれからも外れた位置に画定されている。
【００３８】
図３Ｂに示すように、光分波器２１に第１の入力ポートＩＰａから信号光Ｓｉａを入力したときに、第１の出力ポートＯＰ１ａに出力される信号光Ｓｏａの強度と、第２の出力ポートＯＰ１ｂに出力される信号光Ｓｏｂの強度とは、ほぼ等しい。
【００３９】
図３Ｃに示すように、光分波器２１に第２の入力ポートＩＰｂから信号光Ｓｉｂを入力したときに、第１の出力ポートＯＰ１ａに出力される信号光Ｓｏａの強度は、第２の出力ポートＯＰ１ｂに出力される信号光Ｓｏｂの強度よりも大きくなる。図３Ｃに示した例では、信号光Ｓｏａの強度と信号光Ｓｏｂの強度との比は、５２．５：４７．５である。すなわち、信号光Ｓｏｂの強度を基準としたときの信号光Ｓｏａの強度（強度比）は、約０．４ｄＢになる。
【００４０】
図４に、信号光Ｓｏｂに対する信号光Ｓｏａの強度比の波長依存性を示す。横軸は、波長を単位「μｍ」で表し、縦軸は、信号光Ｓｏｂの強度を基準としたときの信号光Ｓｏａの強度（強度比）を単位「ｄＢ」で表す。四角記号及び丸記号は、それぞれ第１の入力ポートＩＰａ及び第２の入力ポートＩＰｂに信号光を入力したときの強度比を示す。
【００４１】
第２の入力ポートＩＰｂに信号光を入力したとき、波長１．５３μｍ〜１．５７μｍの範囲内で、信号光の強度比がほぼ０．４ｄＢになっている。また、第１の入力ポートＩＰａに信号光を入力したときには、波長１．５３μｍ〜１．５７μｍの範囲内で、強度比が−０．０５ｄＢ〜０．１５ｄＢの範囲内に納まっている。このように、ｃバンドの範囲内で、ほぼ所望の強度比が実現されている。
【００４２】
図３Ａに示した光分波器２１の平面形状は一例であり、図４に示した強度比の波長依存性と同等の特性を有する他の形状を採用してもよい。
【００４３】
図５に、ゼロチャープ変調時の信号光の伝搬の様子を示し、図６に、信号光及び変調信号のタイミングチャートを示す。第１の入力導波路２５を介して、第１の入力ポートＩＰａに信号光Ｓｉａが入力される。第２の入力ポートＩＰｂには、信号光が入力されない。信号光Ｓｉａの強度をＩ０とする。
【００４４】
第１の出力ポートＯＰ１ａ及び第２の出力ポートＯＰ１ｂに、それぞれ強度Ｉ０／２の信号光が出力される。直流バイアス電圧Ｖａ及びＶｂは等しく、共にＶ０である。変調電圧ＶｓｉｇａとＶｓｉｇｂとは、相互に逆位相の交流電圧であり、その振幅は等しく、共にＶｐｐである。
【００４５】
第２の出力ポートＯＰ２ｂから、信号光ＤＡＴＡが出力される。第１の出力ポートＯＰ２ａからは、信号光ＤＡＴＡの反転信号が出力される。
【００４６】
図７Ａに、電圧無印加時の位相変化量を基準として、第１の光導波路２３及び第２の光導波路２４による位相変化量の一例を示す。図７Ｂに、第１の光導波路２３及び第２の光導波路２４による光学損失の一例を示す。位相変化量は、印加電圧が増加するに従って、２次関数的に増大する。また、印加電圧が大きくなるにしたがって、光学損失も増大する。
【００４７】
第１の変調電極３１に印加される直流バイアス電圧Ｖａ及び第２の変調電極３２に印加される直流バイアス電圧Ｖｂが、共にＶ０である。直流バイアス電圧Ｖ０が印加されたときの位相変化量をφ０とする。この直流バイアス電圧Ｖ０に、変調電圧ＶｓｉｇａまたはＶｓｉｇｂが重畳される。このため、第１の光導波路２３を伝搬する信号光の位相変化量と、第２の光導波路２４を伝搬する信号光の位相変化量とは、φ０を含む範囲内で変動する。
【００４８】
第１の光導波路２３を伝搬する信号光の光学損失と、第２の光導波路２４を伝搬する信号光の光学損失とは等しく、共にＬ０である。このため、光合波器２２の２つの入力ポートＩＰ２ａ、ＩＰ２ｂに入力される信号光の強度が等しくなり、良好な消光比を得ることができる。
【００４９】
図８に、負チャープ変調時の信号光の伝搬の様子を示し、図９に、信号光及び変調信号のタイミングチャートを示す。第２の入力導波路２６を介して、第２の入力ポートＩＰｂに信号光Ｓｉｂが入力される。第１の入力ポートＩＰａには、信号光が入力されない。信号光Ｓｉｂの強度をＩ０とする。
【００５０】
第１の出力ポートＯＰ１ａ及び第２の出力ポートＯＰ１ｂに、それぞれ強度Ｉａ０、及びＩｂ０の信号光が出力される。ここで、Ｉａ０＞Ｉｂ０が成り立つ。直流バイアス電圧Ｖａ及びＶｂは、それぞれＶａ０及びＶｂ０である。ここで、Ｖａ０＞Ｖｂ０が成り立つ。変調信号電圧ＶｓｉｇａとＶｓｉｇｂとは、逆位相の交流電圧であり、その振幅は等しく、共にＶｐｐである。
【００５１】
第１の出力ポートＯＰ２ａから、信号光ＤＡＴＡが出力される。第２の出力ポートＯＰ２ｂからは、信号光ＤＡＴＡの反転信号が出力される。
【００５２】
図１０Ａに、電圧無印加時の位相変化量を基準として、第１の光導波路２３及び第２の光導波路２４による位相変化量の一例を示す。図１０Ｂに、第１の光導波路２３及び第２の光導波路２４による光学損失の一例を示す。第１の変調電極３１に印加される直流バイアス電圧Ｖａ０が、第２の変調電極３２に印加される直流バイアス電圧Ｖｂ０よりも大きい。直流バイアス電圧Ｖａ０及びＶｂ０が印加されたときの位相変化量を、それぞれφａ及びφｂとする。φａはφｂよりも大きい。
【００５３】
直流バイアス電圧Ｖａ０及びＶｂ０に、それぞれ振幅Ｖｐｐの変調電圧Ｖｓｉｇａ及びＶｓｉｇｂが重畳される。このため、第１の光導波路２３を伝搬する信号光の位相変化量は、ほぼφａを中心として変動する。変動幅（位相変調量）をΔφａとする。第２の光導波路２４を伝搬する信号光の位相変化量は、ほぼφｂを中心として変動する。変動幅（位相変調量）をΔφｂとする。位相変調量ΔφａとΔφｂとの比を０．８５：０．１５とすることにより、αパラメータが−０．７程度の負チャープ変調を行うことができる。
【００５４】
印加電圧がＶａ０及びＶｂ０のときの、第１の光導波路２３及び第２の光導波路２４を伝搬する信号光の光学損失を、それぞれＬａ及びＬｂとする。損失Ｌａは損失Ｌｂよりも大きい。第１の出力ポートＯＰ１ａ及び第２の出力ポートＯＰ１ｂに出力される信号光の強度が等しい場合には、光合波器２２に入力される２つの信号光の強度の差が、損失ＬａとＬｂとの差を反映して大きくなる。このため、消光比が低下してしまう。
【００５５】
実施例１においては、第１の出力ポートＯＰ１ａに出力される信号光の強度Ｉａ０が、第２の出力ポートＯＰ１ｂに出力される信号光の強度Ｉｂ０よりも大きい。このため、相対的に損失の大きな第１の光導波路３１を伝搬した後の信号光の強度と、相対的に損失の小さな第２の光導波路３２を伝搬した後の信号光の強度との差を小さくすることができる。すなわち、光合波器２２に入力される２つの信号光の強度の差を小さくすることができる。これにより、良好な消光比を得ることが可能になる。
【００５６】
良好な消光比を得るために、第１の出力ポートＯＰ１ａに出力される強度Ｉａ０の信号光が、第１の光導波路２３によって損失Ｌａを受けた後の強度と、第２の出力ポートＯＰ１ｂに出力される強度Ｉｂ０の信号光が、第２の光導波路２４によって損失Ｌｂを受けた後の強度とを等しくすることが好ましい。なお、両者が厳密に等しくなくても、光合波器２２の２つの入力ポートＩＰ２ａ、ＩＰ２ｂに入力される信号光の強度の差が、光分波器２１による分波比が１：１の場合のときの両者の差よりも小さくなる場合に、消光比を改善することができる。
【００５７】
αパラメータが−０．７程度の負チャープ変調を行うには、図１０Ａに示した位相変調量ΔφａとΔφｂとの比が０．８５：０．１５であることが求められる。上記実施例１の光半導体素子において、信号光の波長を１．５５μｍ、変調電圧の振幅Ｖｐｐを１．０Ｖとした場合、直流バイアス電圧Ｖａ０及びＶｂ０を、それぞれ５．１７Ｖ及び１．５１Ｖとすれば、位相変調量ΔφａとΔφｂとの比が０．８５：０．１５になる。
【００５８】
このときの第１の光導波路２３の損失Ｌａと、第２の光導波路２４の損失Ｌｂとの差を補償するように、光分波器２１の第１の出力ポートＯＰ１ａ及び第２の出力ポートＯＰ１ｂに現れる信号光の強度に差を与えればよい。実施例１による光半導体素子においては、第１の出力ポートＯＰ１ａ及び第２の出力ポートＯＰ１ｂに現れる信号光の強度の比を、５２．５：４７．５に設定すればよい。言い換えれば、第２の出力ポートＯＰ１ｂに現れる信号光の強度を基準としたとき、第１の出力ポートＯＰ１ａに現れる信号光の強度（強度比）を０．４ｄＢにすればよい。このように、光分波器２１による分岐比を１：１からずらすことにより、良好な消光比を得ることができる。
【００５９】
さらに、実施例１による光半導体素子においては、ゼロチャープ変調時と、負チャープ変調時とで、変調電圧Ｖｓｉｇａ、Ｖｓｉｇｂの振幅を変える必要がない。このため、ゼロチャープ変調用の変調電圧発生回路と、負チャープ変調用の変調電圧発生回路とを共通化することができる。
【００６０】
図１１に、負チャープ動作時の消光比の波長依存性を示す。横軸は、波長を単位「μｍ」で表し、縦軸は、消光比を単位ｄＢで表す。図中の四角記号は、実施例１による光半導体素子の消光比を示し、丸記号は、光分波器２１の第１及び第２の出力ポートＯＰ１ａ、ＯＰ１ｂに現れる信号光の強度が等しい場合（比較例）の消光比を示す。実施例１においては、波長が１．５３μｍ〜１．５７μｍの範囲内で、３３．５ｄＢ以上の消光比が得られている。これに対し、比較例においては、波長が１．５３μｍのときに、消光比が２８ｄＢ程度まで低下してしまう。実施例１のように、光分波器２１の２つの出力ポートＯＰ１ａ、ＯＰ１ｂに現れる信号光の強度比を約０．４ｄＢにすることにより、負チャープ変調時における消光比の低下を防止することができる。
【００６１】
実施例１では、基板２０にｎ型ＩｎＰを用い、クラッド層、コア層等にＩｎＰ系の半導体材料を用いたが、他の半導体材料を用いてもよい。例えば、ＩｎＰ基板上に、ＩｎＡｌＧａＡｓ系半導体材料からなるコア層を形成してもよい。また、実施例１では、コア層をＭＱＷ構造としたが、他の構造、例えば量子細線構造、量子ドット構造、またはバルク構造としてもよい。また、実施例１では、変調電極をマイクロストリップラインで構成したが、コプレーナ構造としてもよい。
【００６２】
［実施例２］
図１２に、実施例２による光半導体素子の平面図を示す。以下、図１に示した実施例１による光半導体素子との相違点について説明し、同一の構成については説明を省略する。
【００６３】
光分波器２１と第１の変調電極３１との間の第１の光導波路２３の上に、第１の初期位相調整電極７０が形成されており、光分波器２１と第２の変調電極３２との間の第２の光導波路２４の上に、第２の初期位相調整電極７１が形成されている。初期位相調整用の電圧印加回路７２、７３が、それぞれ第１及び第２の初期位相調整電極７０、７１に直流電圧を印加する。
【００６４】
第１及び第２の初期位相調整電極７０、７１に所望の直流電圧を印加することにより、第１の光導波路２３及び第２の光導波路２４を伝搬する信号光に初期位相差を付与することができる。例えば、第１及び第２の光導波路２３、２４の幅の揺らぎ、光合波器２２の寸法の、設計値からのずれ等に起因する予期せぬ位相差を補償するように、初期位相差を付与することが可能である。
【００６５】
第１及び第２の初期位相調整電極７０、７１は、第１及び第２の変調電極３１、３２と同時に形成することができる。
【００６６】
実施例１では、ゼロチャープ変調時には、図５に示したように、第２の出力導波路２８から信号光が出力され、負チャープ変調時には、図８に示したように、第１の出力導波路２７から信号光が出力された。初期位相差を調節することにより、負チャープ動作時にも、第２の出力導波路２８から信号光を出力させることが可能である。初期位相差の調整に伴い、無視できない光学損失が発生する場合には、この光学損失を考慮して、光分波器２１の分波比を設定しておけばよい。
【００６７】
［実施例３］
図１３に、実施例３による光半導体素子の平面図を示す。以下、図１に示した実施例１による光半導体素子との相違点について説明し、同一の構成については説明を省略する。
【００６８】
基板２０の表面がレーザ領域２００と変調器領域２０１とに区分されている。基板２０のレーザ領域２００内に、第１の半導体レーザ素子８０及び第２の半導体レーザ素子８１が形成されている。変調器領域２０１内に、図１に示した実施例１の第１及び第２の入力導波路２５、２６、光分波器２１、第１及び第２の光導波路２３、２４、第１及び第２の変調電極３１、３２、光合波器２２、及び第１及び第２の出力導波路２７、２８が形成されている。
【００６９】
第１の半導体レーザ素子８０の出射端が、第１の入力導波路２５を介して、光分波器２１の第１の入力ポートＩＰａに接続され、第２の半導体レーザ素子８１の出射端が、第２の入力導波路２６を介して、光分波器２１の第２の入力ポートＩＰｂに接続されている。
【００７０】
ドライバ回路８２、８３が、それぞれ第１の半導体レーザ素子８０及び第２の半導体レーザ素子８１を駆動する。第１の半導体レーザ素子８０から信号光を出射している状態が、図３Ｂに示したゼロチャープ変調を行っている状態に対応し、第２の半導体レーザ素子８１から信号光を出射している状態が、図３Ｃに示した負チャープ変調を行っている状態に対応する。
【００７１】
図１４Ａ〜図１４Ｎ１、図１４Ｎ２を参照して、実施例３による光半導体素子の製造方法について説明する。図１４Ａ〜図１４Ｅは、図１３の一点鎖線１４Ａ−１４Ａにおける断面図に対応し、図１４Ｆ１、図１４Ｇ１、・・・図１４Ｎ１は、図１３の一点鎖線１４Ｆ１−１４Ｆ１における断面図に対応し、図１４Ｆ２、図１４Ｇ２、・・・図１４Ｎ２は、図１３の一点鎖線１４Ｆ２−１４Ｆ２における断面図に対応する。図２Ａ〜図２Ｌに示した実施例１による製造方法と同一の工程については説明を省略する。
【００７２】
図１４Ａに示すように、基板２０の上に、ｎ型ＩｎＰからなる厚さ２００ｎｍの下部クラッド層４０を形成する。下部クラッド層４０の上に、回折格子層８５を形成する。回折格子層８５は、遷移波長１．２μｍのｎ型ＩｎＧａＡｓＰで形成され、その厚さは７０ｎｍである。回折格子層８５のうち、レーザ領域２００に、周期２４０ｎｍの回折格子を形成する。回折格子の形成には、電子ビーム露光とドライエッチングを適用することができる。
【００７３】
回折格子層８５の上に、ｎ型ＩｎＰからなる厚さ５０ｎｍのスペーサ層８６を形成する。スペーサ層８６の上に、活性層８７を形成する。活性層８７は、多重量子井戸（ＭＱＷ）層を分離閉じ込めヘテロ構造（ＳＣＨ）層で挟んだ積層構造を有する。ＳＣＨ層は、遷移波長１．１５μｍのアンドープＩｎＧａＡｓＰで形成され、その厚さは１２．５ｎｍである。ＭＱＷ層は、アンドープのＩｎＧａＡｓＰからなる厚さ１５ｎｍの９層のバリア層と、アンドープのＩｎＧａＡｓＰからなる厚さ５ｎｍの８層の井戸層とを、交互に積層した積層構造を有する。ＭＱＷ層のフォトルミネッセンス（ＰＬ）波長は、例えば１．５５μｍである。
【００７４】
活性層８７の上に、ｐ型ＩｎＰからなる厚さ２００ｎｍの上部クラッド層８８を形成する。
【００７５】
上部クラッド層８８の上に、酸化シリコン等からなるマスクパターン８９を形成する。マスクパターン８９は、レーザ領域２００の上部クラッド層８８を覆い、変調器領域２０１の上部クラッド層８８を露出させる。
【００７６】
図１４Ｂに示すように、マスクパターン８９をエッチングマスクとして、上部クラッド層８８、活性層８７、及びスペーサ層８６をエッチングする。このエッチングには、例えばウェットエッチングが適用される。変調器領域２０１に、回折格子層８５が露出する。
【００７７】
図１４Ｃに示すように、マスクパターン８９を選択成長用のマスクとして用いて、変調器領域２０１の回折格子層８５の上に、コア層４１及び上部第１クラッド層４２を選択成長させる。コア層４１及び上部第１クラッド層４２の構造は、図２Ａに示した実施例１のコア層４１及び上部第１クラッド層４２の構造と同一である。コア層４１と活性層８７とは、バットジョイント構造により相互に接続される。
【００７８】
図１４Ｄに示すように、マスクパターン８９（図１４Ｃ）を除去する。これにより、上部クラッド層８８が露出する。
【００７９】
図１４Ｅに示すように、上部クラッド層８８及び上部第１クラッド層４２の上に、ｐ型ＩｎＰからなる厚さ１５００ｎｍの上部第２クラッド層４３を形成する。さらに、ｐ型ＩｎＧａＡｓからなる厚さ３００ｎｍのコンタクト層４４を形成する。
【００８０】
図１４Ｆ１及び図１４Ｆ２に示すように、コンタクト層４４の上に酸化シリコン等からなるマスクパターン９０を形成する。マスクパターン９０は、図１３に示した第１及び第２の半導体レーザ素子８０、８１、第１及び第２の入力導波路２５、２６、光分波器２１、第１及び第２の光導波路２３、２４、光合波器２２、及び第１及び第２の出力導波路２７、２８の平面形状に整合する。
【００８１】
マスクパターン９０をエッチングマスクとして、コンタクト層４４から基板２０の表層部までエッチングする。このエッチングには、誘導結合プラズマを用いた反応性イオンエッチング（ＩＣＰ−ＲＩＥ）が適用される。レーザ領域２００にメサ構造１００が形成され、変調器領域２０１にメサ構造５０が形成される。メサ構造５０及び１００の高さは、約３μｍである。
【００８２】
図１４Ｇ１及び図１４Ｇ２に示すように、変調器領域２０１の基板２０の表面、及びメサ構造５０の表面を、窒化シリコンからなるマスクパターン１０３で覆う。マスクパターン１０３は、全面に窒化シリコン膜を堆積させた後、レーザ領域２００の窒化シリコン膜を除去することにより形成される。
【００８３】
図１４Ｈ１及び図１４Ｈ２に示すように、マスクパターン９０及び１０３を選択成長用のマスクとして用いて、基板２０の上に半絶縁性のＩｎＰからなる埋込部材１０４を選択成長させる。メサ構造１００の両側が、埋込部材１０４で埋め込まれる。変調器領域２０１には、埋込部材１０４が形成されない。
【００８４】
図１４Ｉ１及び図１４Ｉ２に示すように、マスクパターン９０及び１０３（図１４Ｈ１、図１４Ｈ２）を、フッ酸系のエッチャントを用いて除去する。レーザ領域２００においては、コンタクト層４４及び埋込部材１０４が露出し、変調器領域２０１においては、基板２０及びメサ構造５０が露出する。
【００８５】
図１４Ｊ１及び図１４Ｊ２に示すように、レーザ領域２００においては、埋込部材１０４及びコンタクト層４４の表面、変調器領域２０１においては、基板２０及びメサ構造５０の表面を、酸化シリコンからなるパッシベーション膜５２で覆う。さらに、パッシベーション膜５２の上に、スピンコート法等を用いて、低誘電率材料からなる埋込部材５３を形成する。埋込部材５３には、実施例１と同様に、ＢＣＢ等が用いられる。メサ構造５０の側方が、埋込部材５３で埋め込まれる。
【００８６】
図１４Ｋ１及び図１４Ｋ２に示すように、埋込部材５３の表層部を、ＲＩＥ等によりエッチバックする。レーザ領域２００においては、パッシベーション膜５２が露出する。変調器領域２０１においては、メサ構造５０の上のパッシベーション膜５２が露出する。メサ構造５０の側方には、埋込部材５３が残る。
【００８７】
図１４Ｌ１及び図１４Ｌ２に示すように、レーザ領域２００においては、パッシベーション膜５２及びコンタクト層４４の上、変調器領域２０１においては、パッシベーション膜５２（図１４Ｋ２）及び埋込部材５３の上に、レジスト膜１１０を形成する。このレジスト膜１１０に開口１１０Ａを形成する。開口１１０Ａは、図１３に示した第１及び第２の半導体レーザ素子８０、８１の電極、第１及び第２の変調電極３１、３２の平面形状に整合する。開口１１０Ａの底面に露出しているパッシベーション膜５２を、ウェットエッチングにより除去する。
【００８８】
図１４Ｍ１及び図１４Ｍ２に示すように、レジスト膜１１０の上、及び開口１１０Ａの底面に、導電膜５７を形成する。導電膜５７は、例えばＡｕ／Ｚｎ／Ａｕの３層構造を有し、真空蒸着法により形成される。その後、レジスト膜１１０を、その上に堆積している導電膜５７と共に除去する。開口１１０Ａの底面にのみ、導電膜５７が残る。
【００８９】
図１４Ｎ１及び図１４Ｎ２に示すように、導電膜５７の上に、シード層５８及びＡｕ膜６０を形成する。シード層５８及びＡｕ膜６０の形成方法は、図２Ｈ〜図２Ｋに示した実施例１による導電膜５７、シード層５８、及びＡｕ膜６０の形成方法と同一である。レーザ領域２００においては、導電膜５７、シード層５８、及びＡｕ膜６０からなる第１の半導体レーザ素子８０の上部電極８０Ａが形成される。第２の半導体レーザ素子８１（図１３）の上部電極も同時に形成される。変調器領域２０１においては、実施例１と同様に、第１の変調電極３１及び第２の変調電極３２（図１３）が形成される。
【００９０】
その後、図９Ｌに示した実施例１の方法と同様に、基板２０の背面を研磨した後、導電膜６５及びＡｕ膜６５を形成する。
【００９１】
実施例３においても、実施例１と同様に、ゼロチャープ変調及び負チャープ変調を行うことが可能である。また、負チャープ変調時の消光比の低下を抑制することができる。第１の半導体レーザ素子８０及び第２の半導体レーザ素子８１から駆動する素子を選択することにより、ゼロチャープ変調及び負チャープ変調のどちらでも動作させることができる。
【００９２】
［実施例４］
図１５に、実施例４による光半導体素子の平面図を示す。以下、図１３に示した実施例３との相違点について説明し、同一の構成については説明を省略する。
【００９３】
実施例４においては、図１２に示した実施例２と同様に、第１の初期位相調整電極７０及び第２の初期位相調整電極７１が形成されている。さらに、初期位相調整用の電圧印加回路７２、７３が準備されている。
【００９４】
実施例４においては、実施例２と同様に、第１及び第２の光導波路２３、２４の幅の揺らぎ、光合波器２２の寸法の、設計値からのずれ等に起因する予期せぬ位相差を補償するように、初期位相差を付与することが可能である。また、初期位相差を調節することにより、ゼロチャープ変調時と負チャープ変調時とで、第１の出力導波２７及び第２の出力導波路２８のうち同一の導波路から信号光を出力することができる。
【００９５】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【符号の説明】
【００９６】
２０  基板
２１  光分波器
２１Ａ  入力辺
２１Ｂ  出力辺
２２  光合波器
２３  第１の光導波路
２４  第２の光導波路
２５  第１の入力導波路
２６  第２の入力導波路
２７  第１の出力導波路
２８  第２の出力導波路
３１  第１の変調電極
３２  第２の変調電極
３５  第１のドライバ回路
３６  第２のドライバ回路
４０  下部クラッド層
４１  コア層
４２  上部第１クラッド層
４３  上部第２クラッド層
４４  コンタクト層
４７  マスクパターン
５０  メサ構造
５２  パッシベーション膜
５３  埋込部材
５５  レジスト膜
５５Ａ  開口
５７  導電膜
５８  シード層
５９  レジスト膜
５９Ａ  開口
６０  Ａｕ膜
６５  導電膜
６６  Ａｕ膜
７０  第１の初期位相調整電極
７１  第２の初期位相調整電極
７２、７３  初期位相調整用の電圧印加回路
８０  第１の半導体レーザ素子
８１  第２の半導体レーザ素子
８２、８３  ドライバ回路
８５  回折格子層
８６  スペーサ層
８７  活性層
８８  上部クラッド層
８９  マスクパターン
９０  マスクパターン
１００  メサ構造
１０３  マスクパターン
１０４  埋込部材
１１０  レジスト膜
１１０Ａ  開口
２００  レーザ領域
２０１  変調器領域
ＩＰａ  第１の入力ポート
ＩＰｂ  第２の入力ポート
ＩＰ２ａ  第３の入力ポート
ＩＰ２ｂ  第４の入力ポート
ＯＰ１ａ  第１の出力ポート
ＯＰ１ｂ  第２の出力ポート
ＯＰ２ａ  第３の出力ポート
ＯＰ２ｂ  第４の出力ポート
Ｖａ、Ｖｂ  直流バイアス電圧
Ｖｓｉｇａ、Ｖｓｉｇｂ  変調電圧
【図１】
0005652284.tif 000002
【図２−１】
0005652284.tif 000003
【図２−２】
0005652284.tif 000004
【図２−３】
0005652284.tif 000005
【図２−４】
0005652284.tif 000006
【図２−５】
0005652284.tif 000007
【図３】
0005652284.tif 000008
【図４】
0005652284.tif 000009
【図５】
0005652284.tif 000010
【図６】
0005652284.tif 000011
【図７】
0005652284.tif 000012
【図８】
0005652284.tif 000013
【図９】
0005652284.tif 000014
【図１０】
0005652284.tif 000015
【図１１】
0005652284.tif 000016
【図１２】
0005652284.tif 000017
【図１３】
0005652284.tif 000018
【図１４−１】
0005652284.tif 000019
【図１４−２】
0005652284.tif 000020
【図１４−３】
0005652284.tif 000021
【図１４−４】
0005652284.tif 000022
【図１４−５】
0005652284.tif 000023
【図１４−６】
0005652284.tif 000024
【図１４−７】
0005652284.tif 000025
【図１４−８】
0005652284.tif 000026
【図１４−９】
0005652284.tif 000027
【図１４−１０】
0005652284.tif 000028
【図１４−１１】
0005652284.tif 000029
【図１５】
0005652284.tif 000030