(57)【特許請求の範囲】
【請求項１】
所定のプレチルト角で垂直配向された液晶分子を含む液晶層と、複数の画素とを有し、映像信号に基づいて前記各画素の階調を変化させ、縦電界方式による表示モードで画像を表示する表示部と、
前記映像信号に基づいて、隣接する第１の画素および第２の画素の階調の変化を検出する検出部と、
前記各画素における前記液晶分子のプレチルト角の方向の情報を記憶する記憶部と、
前記プレチルト角の方向の情報と前記検出部の検出結果とに基づいて、前記第１の画素および前記第２の画素のうちの１つの画素を所定期間、黒表示となるように制御する制御部と
を備えた液晶表示装置。
【請求項２】
前記制御部は、前記プレチルト角の方向の情報と前記検出部の検出結果とに基づいて、前記第１の画素と前記第２の画素との間で前記液晶分子のプレチルト角の方向とは逆方向となる方向に配向乱れが生ずると判断される場合に、前記１つの画素を所定期間、黒表示となるように制御する
請求項１に記載の液晶表示装置。
【請求項３】
前記制御部は、
白表示となる背景画像領域内に、黒表示となる画像領域が存在し、かつ、前記黒表示となる画像領域が移動するような動画像を表示する場合に、前記１つの画素を所定期間、黒表示となるように制御する
請求項１または２に記載の液晶表示装置。
【請求項４】
前記制御部は、
第１のフレーム期間と、それに続く第２のフレーム期間との表示状態に関して、
前記第１のフレーム期間では前記第１の画素が黒表示であり、かつ、前記第２の画素が白表示となり、前記第２のフレーム期間では前記第１の画素が白表示であり、かつ、前記第２の画素が白表示となる場合に、
前記第２の画素について、前記第１のフレーム期間内で最初に白表示を行った後、所定期間、黒表示となるように前記第１のフレーム期間内に黒表示期間を挿入する制御を行う
請求項１ないし３のいずれか１つに記載の液晶表示装置。
【請求項５】
前記複数の画素に対して水平方向に順次、前記映像信号に基づく階調信号を供給する第１の水平駆動回路と、
前記第１の水平駆動回路とは独立して、前記複数の画素に対して水平方向に順次、前記階調信号を供給する第２の水平駆動回路と、
前記複数の画素に対して垂直方向に順次、走査信号を供給する第１の垂直駆動回路と、
前記第１の垂直駆動回路とは独立して、前記複数の画素に対して垂直方向に順次、前記走査信号を供給する第２の垂直駆動回路と
をさらに備え、
前記第１の画素および前記第２の画素について、１フレーム期間内で、
前記第１の水平駆動回路と前記第１の垂直駆動回路とを用いた画像表示を行った後、前記第２の水平駆動回路と前記第２の垂直駆動回路とを用いた画像表示を行うようになされ、
前記制御部は、前記第２の水平駆動回路と前記第２の垂直駆動回路とを用いて前記１つの画素を所定期間、黒表示となるように制御する
請求項４に記載の液晶表示装置。
【請求項６】
所定のプレチルト角で垂直配向された液晶分子を含む液晶層と、複数の画素とを有し、映像信号に基づいて前記各画素の階調を変化させ、縦電界方式による表示モードで画像を表示する表示部を備えた液晶表示装置に対して、
前記映像信号に基づいて、隣接する第１の画素および第２の画素の階調の変化を検出し、
前記各画素における前記液晶分子のプレチルト角の方向の情報を記憶し、
前記プレチルト角の方向の情報と前記検出部の検出結果とに基づいて、前記第１の画素および前記第２の画素のうちの１つの画素を所定期間、黒表示となるように制御する
液晶表示装置の駆動方法。
【請求項７】
液晶表示装置を備え、
前記液晶表示装置は、
所定のプレチルト角で垂直配向された液晶分子を含む液晶層と、複数の画素とを有し、映像信号に基づいて前記各画素の階調を変化させ、縦電界方式による表示モードで画像を表示する表示部と、
前記映像信号に基づいて、隣接する第１の画素および第２の画素の階調の変化を検出する検出部と、
前記各画素における前記液晶分子のプレチルト角の方向の情報を記憶する記憶部と、
前記プレチルト角の方向の情報と前記検出部の検出結果とに基づいて、前記第１の画素および前記第２の画素のうちの１つの画素を所定期間、黒表示となるように制御する制御部と
を含む電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、例えばＶＡ（Vertical Alignment：垂直配向）モードで表示行う液晶表示装置およびその駆動方法、ならびにそのような液晶表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
液晶表示装置では、対向する２つの基板間に挟み込まれた液晶層に電界を印加することで、液晶層内の液晶分子の配列が変化し、液晶層を通過する光が変調する。液晶層に電界を印加する方式として、縦電界方式がある。縦電界方式では、画素電極と対向電極とを液晶層を介して対向配置し、画素電極と対向電極との間で液晶分子に対して縦方向に電界を印加する。縦電界方式を用いた表示モードとして、ＶＡモードやＭＶＡ（Multi-domain Vertical Alignment）モードがある（特許文献１参照）。これらのモードの液晶表示装置では、液晶分子を所定のプレチルト角を付けて垂直斜め方向に配向させ、液晶層に電界を印加しない通常の状態（オフ状態）では液晶分子の長軸方向が基板面に対して略垂直な方向に配向する。液晶層に電界を印加した状態（オン状態）では、電界の大きさに応じて液晶分子が倒れた（傾いた）配向となり、基板面に対して液晶分子が平行（水平）に近い状態となる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−３５７８３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記のような液晶表示装置において、隣接する画素で異なる階調表示を行う場合、隣接する画素電極には異なる駆動電圧が印加される。その場合、隣接する画素電極間で横方向に電界が発生し、液晶分子の配向に乱れが生じる場合がある。これにより、画質の劣化を招く。例えば動画表示時に、意図しない残像が発生する場合がある。
【０００５】
本開示の目的は、動画表示時における液晶分子の配向乱れを抑制し、残像の少ない動画表示を行うことができるようにした液晶表示装置およびその駆動方法、ならびに電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
本開示による液晶表示装置は、所定のプレチルト角で垂直配向された液晶分子を含む液晶層と、複数の画素とを有し、映像信号に基づいて各画素の階調を変化させ、縦電界方式による表示モードで画像を表示する表示部と、映像信号に基づいて、隣接する第１の画素および第２の画素の階調の変化を検出する検出部と、各画素における液晶分子のプレチルト角の方向の情報を記憶する記憶部と、プレチルト角の方向の情報と検出部の検出結果とに基づいて、第１の画素および第２の画素のうちの１つの画素を所定期間、黒表示となるように制御する制御部とを備えたものである。
【０００７】
本開示による液晶表示装置の駆動方法は、所定のプレチルト角で垂直配向された液晶分子を含む液晶層と、複数の画素とを有し、映像信号に基づいて前記各画素の階調を変化させ、縦電界方式による表示モードで画像を表示する表示部を備えた液晶表示装置に対して、映像信号に基づいて、隣接する第１の画素および第２の画素の階調の変化を検出し、各画素における前記液晶分子のプレチルト角の方向の情報を記憶し、プレチルト角の方向の情報と階調の変化の検出結果とに基づいて、第１の画素および第２の画素のうちの１つの画素を所定期間、黒表示となるように制御するものである。
【０００８】
本開示による電子機器は、上記本開示による液晶表示装置を備えたものである。
【０００９】
本開示による液晶表示装置、その駆動方法、または電子機器では、隣接する第１の画素および第２の画素の階調の変化が検出され、その階調の変化の検出結果に基づいて、第１の画素および第２の画素のうちの１つの画素が所定期間、黒表示となるように制御される。
【発明の効果】
【００１０】
本開示の液晶表示装置、その駆動方法、または電子機器によれば、階調の変化に基づいて、隣接する第１の画素および第２の画素のうちの１つの画素を所定期間、黒表示となるようにしたので、動画表示時における液晶分子の配向乱れを抑制し、残像の少ない動画表示を行うことができる。
【図面の簡単な説明】
【００１１】
【図１】本開示の第１の実施の形態に係る液晶表示装置の一構成例を示すブロック図である。
【図２】第１の実施の形態に係る液晶表示装置の断面構成の一例を示す断面図である。
【図３】液晶分子の配向方向についての説明図である。
【図４】配向乱れ抑制のための制御回路の構成例を示すブロック図である。
【図５】比較例における動画表示の一例を画素ごとに示した説明図である。
【図６】比較例における駆動電圧の一例を示した波形図である。
【図７】比較例における液晶分子の乱れについての説明図である。
【図８】比較例における動画表示の一例を示す説明図である。
【図９】比較例における動画表示の一例を画素ごとに示した説明図である。
【図１０】（Ａ）は比較例における動画表示おいて生ずる残像の例を示す説明図である。（Ｂ）は比較例における液晶分子の乱れを画素ごとに示した説明図である。
【図１１】比較例における液晶分子の乱れを画素ごとに示した説明図である。
【図１２】第１の実施の形態に係る液晶表示装置における駆動電圧の一例を示した波形図である。
【図１３】動画表示の一例を画素ごとに示した説明図である。
【図１４】動画表示時における液晶分子の乱れを抑制する方法を示した説明図である。
【図１５】本開示の第２の実施の形態に係る液晶表示装置の一構成例を示すブロック図である。
【図１６】本開示の第３の実施の形態に係る液晶表示装置における画素の駆動表示の例を示す説明図である。
【発明を実施するための形態】
【００１２】
以下、本開示の実施の形態について図面を参照して詳細に説明する。
【００１３】
＜第１の実施の形態＞
［液晶表示装置の構成］
図１は、本開示の第１の実施の形態に係る液晶表示装置の一構成例を示している。この液晶表示装置は、複数の画素１１を有する表示領域（表示部）１０と、表示領域１０の周囲に配置された水平駆動回路１２および垂直駆動回路１３と、複数のデータ線Ｄ１，Ｄ２，…Ｄｎと、複数のゲート線Ｇ１，Ｇ２，…Ｇｍとを備えている。
【００１４】
水平駆動回路１２は、水平方向に並列配置された複数のデータ線Ｄ１，Ｄ２，…Ｄｎを介して、複数の画素１１に対して水平方向に順次、映像信号に基づく画像データ信号（階調信号）を供給するものである。垂直駆動回路１３は、垂直方向に並列配置された複数のゲート線Ｇ１，Ｇ２，…Ｇｍを介して、複数の画素１１に対して垂直方向に順次、ゲート信号（走査信号）を供給するものである。
【００１５】
複数の画素１１は、複数のデータ線Ｄ１，Ｄ２，…Ｄｎと複数のゲート線Ｇ１，Ｇ２，…Ｇｍとの交点にマトリクス状に配置されている。これにより、ゲート信号と画像データ信号とが供給された画素１１が駆動されるようになっている。
【００１６】
複数の画素１１は、例えば図２（Ａ），（Ｂ）に示したような、ＶＡモードで動作する液晶表示パネルによって構成されている。この液晶表示パネルは、画素基板１と対向基板２との間に液晶層３を挟み込み、さらに画素基板１と対向基板２とを第１の偏光板２３と第２の偏光板２４とによって挟み込んだ構成となっている。
【００１７】
画素基板１における液晶層３側の面上には、複数の画素１１に対応する複数の画素電極２１が設けられている。複数の画素電極２１の表面には図示しない配向膜が形成されている。対向基板２における液晶層３側の面上には、表示領域１０に対応するほぼ全面に亘って対向電極２２が設けられている。対向電極２２の表面には図示しない配向膜が形成されている。画素基板１および対向基板２は、例えば透明なガラス材料からなる。画素電極２１および対向電極２２は、例えばＩＴＯ（インジウム錫酸化物）等の透明導電膜からなる。
【００１８】
画素基板１にはまた、複数の画素電極２１を駆動するための配線（複数のデータ線Ｄ１，Ｄ２，…Ｄｎおよび複数のゲート線Ｇ１，Ｇ２，…Ｇｍ）やＴＦＴ（薄膜トランジスタ）等が配設されている。
【００１９】
液晶層３は、垂直配向型の液晶分子４を含むものである。液晶層３では、液晶分子４は例えば、長軸および短軸をそれぞれ中心軸として回転対称な形状をなし、負の誘電率異方性（長軸方向における誘電率が短軸方向よりも小さい性質）を示すものである。
【００２０】
液晶分子４は、所定のプレチルト角θ（図３参照）を付けて垂直斜め方向に配向されている。図２（Ａ）に示したように、液晶層３に電界Ｅ１を印加しない通常の状態（オフ状態）では液晶分子４の長軸方向が基板面に対して略垂直な方向に配向している。一方、図２（Ｂ）に示したように、液晶層３に縦方向に電界Ｅ１を印加した状態（オン状態）では、電界Ｅ１の大きさに応じて液晶分子４が倒れた（傾いた）配向となり、基板面に対して液晶分子４が平行（水平）に近い状態となる。
【００２１】
なお、液晶層３に縦方向に電界Ｅ１を印加した場合、図３に示したように、プレチルト角θと同一の方向に液晶分子４が倒れるのが正常な状態であり、例えば後述する横電界Ｅ２（図７）の影響でプレチルト角θと反対の方向に液晶分子４が倒れるのは異常な状態であり、そのような状態は、意図しない配向乱れの大きな原因となる。
【００２２】
第１の偏光板２３および第２の偏光板２４は、互いにクロスニコルの状態で配置されており、例えば図示しないバックライトからの光が入射した場合、通常の状態（図２（Ａ））では光を遮断、電界Ｅ１を印加した状態（図２（Ｂ））では電界Ｅ１の大きさに応じた量の光を透過させるようになっている。このようにして、液晶層３に電界Ｅ１を印加することで、液晶層内の液晶分子の配列が変化し、液晶層を通過する光が変調する。この液晶表示装置では、通常の状態では黒表示、いわゆるノーマリーブラックの表示状態となっている。
【００２３】
（画質改善用の制御回路の構成）
この液晶表示装置は、後述するような動画表示時における液晶分子の配向乱れを抑制し、残像の少ない動画表示を行うために、図４に示した制御回路を備えている。この制御回路は、階調差分検出部３１と、黒挿入指示部３２と、配向方向データ記憶部３３と、駆動制御部３４とを備えている。
【００２４】
階調差分検出部３１は、入力された映像信号Ｖｉｎに基づいて、隣接する第１の画素および第２の画素の階調の変化を検出するようになっている。配向方向データ記憶部３３は、各画素１１における液晶分子４のプレチルト角θの方向の情報を記憶している。
【００２５】
黒挿入指示部３２は、階調差分検出部３１の検出結果に基づいて、複数の画素１１における隣接する第１の画素および第２の画素のうちの１つの画素を所定期間、黒表示となるように映像信号の補正を行うようになっている。黒挿入指示部３２はまた、配向方向データ記憶部３３からのプレチルト角の方向の情報を加味して、映像信号Ｖｉｎの補正を行うようになっている。具体的な例は後述するが、黒挿入指示部３２は、隣接する第１の画素と第２の画素との間で液晶分子４のプレチルト角θの方向とは逆方向となる方向に配向乱れが生ずると判断される場合に、１つの画素を所定期間、黒表示となるように映像信号Ｖｉｎの補正を行うようになっている。駆動制御部３４は、表示領域１０において黒挿入指示部３２による補正後の映像信号に基づく表示がなされるように、水平駆動回路１２および垂直駆動回路１３の動作を制御するようになっている。
【００２６】
［液晶表示装置の動作］
（配向乱れが生ずる動画表示）
まず、比較例として、配向乱れによって残像が生ずるような動画表示について説明する。
【００２７】
例えば図５および図６に示したような動画表示がなされる場合について考察する。図５では、２行分の画素１１を部分的に示している。また、第１フレームＦ１、第２フレームＦ２、第３フレームＦ３と順に表示した場合の画素１１の階調の変化を模式的に示している。黒表示の部分と白表示の部分とがあり、黒表示と白表示との境界位置が移動するような動画表示がなされている例を示している。例えば第１フレームＦ１では、隣接するｋ番目の画素１１ｋとｋ＋１番目の画素１１ｋ＋１との間が、黒表示と白表示との境界位置となっている。以降のフレームで、黒表示と白表示との境界位置が左下方向に移動している。図６では、ｋ番目の画素１１ｋに印加される電圧ＳＩＧ２、ｋ＋１番目の画素１１ｋ＋１に印加される電圧ＳＩＧ１の波形を示している。なお、黒表示の場合には画素電極２１と対向電極２２（図２（Ａ）参照）との間の電位差が０（Ｖ）、白表示の場合には例えばＶ１＝４（Ｖ）の電位差が与えられる。
【００２８】
図５および図６に示したような動画表示を行う場合、図７に示したように、黒表示と白表示との境界位置において横電界Ｅ２が発生し、液晶分子４の乱れが発生する。特に、プレチルト角θ（図３参照）とは反対の方向に液晶分子４が倒れるような配向乱れが発生する。なお、図７では、ｋ番目の画素１１ｋとｋ＋１番目の画素１１ｋ＋１との間が黒表示と白表示との境界位置である場合を示している。図７では、画素１１ｋ，１１ｋ＋１を平面的に示しているが、液晶分子４については、その画素平面に対して垂直方向の断面を見た状態を示している。すなわち、便宜上、異なる方向から見た画素１１ｋ，１１ｋ＋１と液晶分子４とを重ねた状態で図示している。
【００２９】
図５および図６に示したような動画表示を行う場合、例えばｋ番目の画素１１ｋに着目すると、理想的には、第２フレームＦ２以降、連続して白表示が行われる。しかしながら、第２フレームＦ２以降、図７に示したような配向乱れが続くため、液晶分子４が白表示に相当する配向状態にならず、階調が低下した状態になってしまう。特に、プレチルト角θ（図３参照）とは反対の方向に液晶分子４が倒れるような配向乱れが発生すると、液晶分子４を白表示に相当する配向状態にするまでに時間が掛かり、階調が低下した状態が暫く続いてしまう。
【００３０】
以上の動画表示およびその問題点を、図８〜図１１を参照して、より具体的に説明する。
【００３１】
図８に示したように、白表示となる背景画像領域内に、黒表示となる画像領域が存在し、かつ、黒表示となる画像領域が左方向に移動するような動画像を表示する場合を例に説明する。図９では、図８に示したような動画像表示を行う場合における、任意の１行分の画素１１を部分的に示している。また、第１フレームＦ１、第２フレームＦ２、第３フレームＦ３と順に表示した場合の画素１１の階調の変化を模式的に示している。このような動画像表示を行う場合、黒表示と白表示との境界位置は、左方向に移動する。例えば第１フレームＦ１ではｋ番目の画素１１ｋとｋ＋１番目の画素１１ｋ＋１との間、続く第２フレームＦ２ではｋ−１番目の画素１１ｋ−１とｋ番目の画素１１ｋとの間が、黒表示と白表示との境界位置となっている。
【００３２】
図１０（Ａ），（Ｂ）および図１１は、図８に示したような動画像表示を行う場合に生ずる残像を模式的に示している。なお、図１０（Ｂ）および図１１では、図７と同様に、画素１１ｋ等を平面的に示し、液晶分子４については、その画素平面に対して垂直方向の断面を見た状態を示している。図７を参照して上述したように黒表示と白表示との境界位置では横電界Ｅ２が発生し、液晶分子４の乱れが発生する。このため、図１０（Ｂ）および図１１に示したように、黒表示と白表示との境界位置より右側の数画素では、液晶分子４が白表示に相当する配向状態にならず、階調が低下した状態となり、その部分が残像となって観察されてしまう。
【００３３】
（動画表示の改善例）
上述の配向乱れに起因する動画表示を改善した例を、図１２〜図１４を参照して説明する。
【００３４】
図１２は、図６の比較例に対して配向乱れに起因する動画表示を改善した駆動電圧波形を示している。図６の比較例では、ｋ番目の画素１１ｋに印加される電圧ＳＩＧ２を第２フレームＦ２以降、連続して白表示電位にすると、上述した配向乱れ期間が続いてしまう。そこで、図１２の駆動例では、ｋ番目の画素１１ｋに関して、連続する白表示フレーム期間の最初のフレーム期間では、最初の期間Ｔ１に白表示を行った後、所定期間、黒表示となるように黒表示期間（配向リフレッシュ期間）Ｔ２を挿入している。これにより、配向乱れをリフレッシュすることで、以降のフレームでは正常な白表示を行うことができる。
【００３５】
図１２に示したような駆動電圧を印加する方法としては、例えば以下の方法がある。例えば１２０Ｈｚでの駆動を行うことで、１つのフレーム期間（１／６０秒）を２つのサブフレーム期間（１／１２０秒）に分割する。そして、前半のサブフレーム期間を白表示、後半のサブフレーム期間を上述の黒表示期間Ｔ２とする。この場合、１つのフレーム期間内での黒表示期間Ｔ２の割合は５０％となる。同様の方法で、例えば２４０Ｈｚでの駆動を行うことで、１つのフレーム期間（１／６０秒）を４つのサブフレーム期間（１／２４０秒）に分割する。そして、例えば前半の２つのサブフレーム期間または３つのサブフレーム期間を白表示、後半の２つのサブフレーム期間または１つのサブフレーム期間を上述の黒表示期間Ｔ２とする。この場合、１つのフレーム期間内での黒表示期間Ｔ２の割合は５０％または２５％となる。このようなフレーム期間の分割は、いわゆる２倍速駆動や４倍速駆動のようなものであっても良いし、駆動電圧の極性を周期的に反転させるいわゆる反転駆動のようなものであっても良い。
【００３６】
図１３および図１４は、上述の図１１等に示した比較例の表示方法に対して、動画表示を改善した例を示している。なお、図１４では、図７と同様に、画素１１ｋ等を平面的に示し、液晶分子４については、その画素平面に対して垂直方向の断面を見た状態を示している。この改善例では、１つのフレーム期間（１／６０秒）を２つのサブフレーム期間（１／１２０秒）に分割し、後半のサブフレーム期間に黒表示期間Ｔ２を挿入できるようにしている。例えば、第２フレームＦ２を、第２−１サブフレームＳＦ２１と、第２−２サブフレームＳＦ２２とに分けて表示している。これにより、例えばｋ番目の画素１１ｋに関しては、第２フレームＦ２の表示期間内で、前半の第２−１サブフレームＳＦ２１で白表示を行った後、続く後半の第２−２サブフレームＳＦ２２で配向リフレッシュのための黒表示を行っている。これにより、ｋ番目の画素１１ｋに関しては、配向乱れをリフレッシュすることで、以降のフレームでは正常な白表示を行うことができる。他の画素についても同様の処理を行うことで、画面全体に亘って残像を少なくすることができる。
【００３７】
図１２〜図１４に示したような動画表示を行うために、図４に示した制御回路では、以下のような動作を行う。階調差分検出部３１では、入力された映像信号Ｖｉｎに基づいて、隣接する第１の画素および第２の画素の階調の変化を検出する。黒挿入指示部３２では、階調差分検出部３１の検出結果に基づいて、複数の画素１１における隣接する第１の画素および第２の画素のうちの１つの画素を所定期間、黒表示となるように映像信号の補正を行う。黒挿入指示部３２ではまた、配向方向データ記憶部３３からのプレチルト角の方向の情報を加味して、映像信号Ｖｉｎの補正を行う。例えば、黒挿入指示部３２は、図７に示したような、隣接する第１の画素と第２の画素との間で液晶分子４のプレチルト角θの方向とは逆方向となる方向に配向乱れが生ずると判断される場合に、１つの画素を所定期間、黒表示となるように映像信号Ｖｉｎの補正を行う。
【００３８】
具体的には、黒挿入指示部３２は、第１のフレーム期間と、それに続く第２のフレーム期間との表示状態に関して、第１のフレーム期間では第１の画素が黒表示であり、かつ、第２の画素が白表示となり、第２のフレーム期間では第１の画素が白表示であり、かつ、第２の画素が白表示となる場合に、第２の画素について、第１のフレーム期間内で最初に白表示を行った後、所定期間、黒表示となるように第１のフレーム期間内に黒表示期間を挿入するような補正を行う。例えば図１３および図１４の例において、第２フレームＦ２の表示期間を第１のフレーム期間、第３フレームＦ３の表示期間を第２のフレーム期間とすると、ｋ−１番目の画素１１ｋ−１が第１の画素、ｋ番目の画素１１ｋが第２の画素となり、ｋ番目の画素１１ｋは第２−２サブフレームＳＦ２２で配向リフレッシュのための黒表示がなされている。
【００３９】
［効果］
以上説明したように、本実施の形態に係る液晶表示装置によれば、階調の変化に基づいて、隣接する第１の画素および第２の画素のうちの１つの画素を所定期間、黒表示となるようにしたので、動画表示時における液晶分子４の配向乱れを抑制し、残像の少ない動画表示を行うことができる。特に、本実施の形態では、画面全体が黒表示となるような黒表示期間を設けるのではなく、配向乱れが生ずる特定の画素のみを黒表示にするようにしたので、画面全体が暗くなることなく自然な表示状態を保ったまま残像を低減できる。
【００４０】
＜第２の実施の形態＞
次に、本開示の第２の実施の形態に係る液晶表示装置について説明する。なお、上記第１の実施の形態に係る液晶表示装置と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
【００４１】
図１５は、本開示の第２の実施の形態に係る液晶表示装置の一構成例を示している。なお、図１５では、画素１１を４つのみ代表して示している。
【００４２】
本実施の形態では、図１の構成に対して、１つの水平駆動回路１２に代えて第１の水平駆動回路１２−１と第２の水平駆動回路１２−２との２つの回路を備えている。また、１つの垂直駆動回路１３に代えて第１の垂直駆動回路１３−１と第２の垂直駆動回路１３−２との２つの回路を備えている。
【００４３】
各画素１１は、ＴＦＴからなる第１のトランジスタ５１および第２のトランジスタ５２と、液晶容量５３とを有している。第１のトランジスタ５１は、第１の水平駆動回路１２−１および第１の垂直駆動回路１３−１に接続され、第１の水平駆動回路１２−１および第１の垂直駆動回路１３−１によって駆動される。第２のトランジスタ５２は、第２の水平駆動回路１２−２および第２の垂直駆動回路１３−２に接続され、第２の水平駆動回路１２−２および第２の垂直駆動回路１３−２によって駆動される。
【００４４】
第１の水平駆動回路１２−１と第２の水平駆動回路１２−２はそれぞれ独立して、複数の画素１１に対して水平方向に順次、映像信号に基づく画像データ信号（階調信号）を供給可能となっている。第１の垂直駆動回路１３−１と第２の垂直駆動回路１３−２はそれぞれ独立して、複数の画素１１に対して垂直方向に順次、ゲート信号（走査信号）を供給可能となっている。
【００４５】
本実施の形態では、２系統の駆動回路を備えているので、いずれか一方の系統の駆動回路（例えば第２の水平駆動回路１２−２および第２の垂直駆動回路１３−２）を、上述の図１２〜図１４で示したような黒表示期間Ｔ２を挿入するための回路とすれば、黒表示期間Ｔ２を任意の期間に設定することができる。例えば、１フレーム期間内で、第１の水平駆動回路１２−１および第１の垂直駆動回路１３−１を用いた画像表示を行った後、第２の水平駆動回路１２−２および第２の垂直駆動回路１３−２を用いた画像表示を行うようにする。第２の水平駆動回路１２−２および第２の垂直駆動回路１３−２を用いて、第１の画素および第２の画素のうちの１つの画素を所定期間、黒表示となるように制御する。
【００４６】
＜第３の実施の形態＞
次に、本開示の第３の実施の形態に係る液晶表示装置について説明する。なお、上記第１または第２の実施の形態に係る液晶表示装置と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
【００４７】
図１２〜図１４に示したような動画表示は、パルス幅変調（ＰＷＭ）で階調表示を行うデジタル駆動を行う場合にも適用可能である。デジタル駆動では、例えば１フレーム期間を期間の異なる複数のサブフィールド期間に分割し、画素の階調を、期間の異なる複数の階調データを組み合わせて表示する。図１６は、図１２〜図１４に示したような動画表示を実現するためのデジタル駆動の例を示している。図１６では、最上部が階調レベルが０（黒）、最下部が階調レベルが最大（白）となっている。最大の階調レベル以外の各階調レベルにおいて、黒表示期間が必ず、１フレーム期間の後側にある。従って、１フレーム期間内で、後側の任意の期間を黒表示期間にすることができる。
【００４８】
＜その他の実施の形態＞
本開示による技術は、上記各実施の形態の説明に限定されず種々の変形実施が可能である。
例えば、上記各実施の形態に係る液晶表示装置はいずれも、表示機能を有する種々の電子機器に適用可能である。例えば、テレビジョン装置やパーソナルコンピュータ等に適用可能である。
【００４９】
また例えば、本技術は以下のような構成を取ることができる。
（１）
複数の画素を有し、映像信号に基づいて前記各画素の階調を変化させて画像を表示する表示部と、
前記映像信号に基づいて、隣接する第１の画素および第２の画素の階調の変化を検出する検出部と、
前記検出部の検出結果に基づいて、前記第１の画素および前記第２の画素のうちの１つの画素を所定期間、黒表示となるように制御する制御部と
を備えた液晶表示装置。
（２）
前記表示部は、所定のプレチルト角で垂直配向された液晶分子を含む液晶層を有し、
前記各画素における前記液晶分子のプレチルト角の方向の情報を記憶する記憶部をさらに備え、
前記制御部は、前記プレチルト角の方向の情報と前記検出部の検出結果とに基づいて、前記１つの画素を所定期間、黒表示となるように制御する
上記（１）に記載の液晶表示装置。
（３）
前記制御部は、前記プレチルト角の方向の情報と前記検出部の検出結果とに基づいて、前記第１の画素と前記第２の画素との間で前記液晶分子のプレチルト角の方向とは逆方向となる方向に配向乱れが生ずると判断される場合に、前記１つの画素を所定期間、黒表示となるように制御する
上記（２）に記載の液晶表示装置。
（４）
前記制御部は、
白表示となる背景画像領域内に、黒表示となる画像領域が存在し、かつ、前記黒表示となる画像領域が移動するような動画像を表示する場合に、前記１つの画素を所定期間、黒表示となるように制御する
上記（１）ないし（３）のいずれか１つに記載の液晶表示装置。
（５）
前記制御部は、
第１のフレーム期間と、それに続く第２のフレーム期間との表示状態に関して、
前記第１のフレーム期間では前記第１の画素が黒表示であり、かつ、前記第２の画素が白表示となり、前記第２のフレーム期間では前記第１の画素が白表示であり、かつ、前記第２の画素が白表示となる場合に、
前記第２の画素について、前記第１のフレーム期間内で最初に白表示を行った後、所定期間、黒表示となるように前記第１のフレーム期間内に黒表示期間を挿入する制御を行う
上記（１）ないし（４）のいずれか１つに記載の液晶表示装置。
（６）
前記複数の画素に対して水平方向に順次、前記映像信号に基づく階調信号を供給する第１の水平駆動回路と、
前記第１の水平駆動回路とは独立して、前記複数の画素に対して水平方向に順次、前記階調信号を供給する第２の水平駆動回路と、
前記複数の画素に対して垂直方向に順次、走査信号を供給する第１の垂直駆動回路と、
前記第１の垂直駆動回路とは独立して、前記複数の画素に対して垂直方向に順次、前記走査信号を供給する第２の垂直駆動回路と
をさらに備え、
前記第１の画素および前記第２の画素について、１フレーム期間内で、
前記第１の水平駆動回路と前記第１の垂直駆動回路とを用いた画像表示を行った後、前記第２の水平駆動回路と前記第２の垂直駆動回路とを用いた画像表示を行うようになされ、
前記制御部は、前記第２の水平駆動回路と前記第２の垂直駆動回路とを用いて前記１つの画素を所定期間、黒表示となるように制御する
上記（５）に記載の液晶表示装置。
（７）
複数の画素を有し、映像信号に基づいて前記各画素の階調を変化させて画像を表示する表示部を備えた液晶表示装置に対して、
前記映像信号に基づいて、隣接する第１の画素および第２の画素の階調の変化を検出し、
前記階調の変化の検出結果に基づいて、前記第１の画素および前記第２の画素のうちの１つの画素を所定期間、黒表示となるように制御する
液晶表示装置の駆動方法。
（８）
液晶表示装置を備え、
前記液晶表示装置は、
複数の画素を有し、映像信号に基づいて前記各画素の階調を変化させて画像を表示する表示部と、
前記映像信号に基づいて、隣接する第１の画素および第２の画素の階調の変化を検出する検出部と、
前記検出部の検出結果に基づいて、前記第１の画素および前記第２の画素のうちの１つの画素を所定期間、黒表示となるように制御する制御部と
を含む電子機器。
【符号の説明】
【００５０】
１…画素基板、２…対向基板、３…液晶層、４…液晶分子、１０…表示領域（表示部）、１１…画素、１１ｋ…ｋ番目の画素、１２…水平駆動回路、１２−１…第１の水平駆動回路、１２−２…第２の水平駆動回路、１３…垂直駆動回路、１３−１…第１の垂直駆動回路、１３−２…第２の垂直駆動回路、２１…画素電極、２２…対向電極、２３…第１の偏光板、２４…第２の偏光板、３１…階調差分検出部、３２…黒挿入指示部、３３…配向方向データ記憶部、３４…駆動制御部、５１…第１のトランジスタ、５２…第２のトランジスタ、５３…液晶容量、Ｄ１，Ｄ２，Ｄｎ…データ線、Ｅ１…縦方向の電界、Ｅ２…横電界、Ｆ１…第１フレーム、Ｆ２…第２フレーム、Ｆ３…第３フレーム、Ｇ１，Ｇ２，Ｇｍ…ゲート線、Ｖｉｎ…映像信号。
【図１】
0005803483.tif 000002
【図２】
0005803483.tif 000003
【図３】
0005803483.tif 000004
【図４】
0005803483.tif 000005
【図５】
0005803483.tif 000006
【図６】
0005803483.tif 000007
【図７】
0005803483.tif 000008
【図８】
0005803483.tif 000009
【図９】
0005803483.tif 000010
【図１０】
0005803483.tif 000011
【図１１】
0005803483.tif 000012
【図１２】
0005803483.tif 000013
【図１３】
0005803483.tif 000014
【図１４】
0005803483.tif 000015
【図１５】
0005803483.tif 000016
【図１６】
0005803483.tif 000017