(57)【特許請求の範囲】
【請求項１】
高電位端子に接続されたドレインと，低電位電源に接続されたソースと，ゲートとを有し，前記高電位端子と低電位電源との間に接続されたスイッチングトランジスタと，
入力制御信号に応答し，前記スイッチングトランジスタのゲートに前記スイッチングトランジスタの閾値電圧より高い高電位と前記低電位電源の電位とを有する駆動パルスを出力する駆動回路とを有し，
前記駆動回路は，前記スイッチングトランジスタのゲートとソースとの間に設けられた第１の駆動トランジスタと，前記スイッチングトランジスタのゲートと高電位電源との間に設けられた第２の駆動トランジスタとを含む第１のインバータを有し，前記第１の駆動トランジスタと第２の駆動トランジスタとの接続ノードに前記駆動パルスを生成し，前記駆動パルスにより前記スイッチングトランジスタがオンからオフに変化するときに，前記第１の駆動トランジスタが導通して前記スイッチングトランジスタのゲートとソース間を短絡し，
前記スイッチングトランジスタ，前記第１の駆動トランジスタ，及び第２の駆動トランジスタは、Ｎ型のエンハンスメント型ＨＥＭＴであり，
前記第１のインバータは第１の制御信号を入力し，前記第１の制御信号を反転する制御信号反転回路を有し，
前記第１の制御信号は前記第１の駆動トランジスタのゲートに供給され，前記第１の制御信号の反転制御信号は前記第２の駆動トランジスタのゲートに供給される，
スイッチング回路装置。
【請求項２】
請求項１において，
前記スイッチングトランジスタと前記駆動回路とが形成された半導体チップと，
前記半導体チップを収容するパッケージとを有し，
前記パッケージは，前記半導体チップの前記スイッチングトランジスタのソースが接続されたソース端子と，ボンディングワイヤを介して接続される低電位電源端子を有するスイッチング回路装置。
【請求項３】
請求項１または２において，
前記高電位端子は，電源コンバータのコイルに接続され，前記スイッチングトランジスタが導通したときに前記コイルにエネルギーが蓄積されるスイッチング回路装置。
【請求項４】
請求項３において，
前記コイルの第１の端子には入力電源が接続され，第２の端子には一方向性素子が接続され，前記スイッチングトランジスタが非導通したときに前記コイルに蓄積されたエネルギーが前記ダイオードを介して出力されるスイッチング回路装置。
【請求項５】
請求項１〜４のいずれかにおいて，
前記駆動回路は，さらに，前記高電位電源と前記低電位電源との間に設けられ第２の制御信号を反転して前記第１の制御信号を出力する第２のインバータを有し，
前記第２のインバータの低電位端子は，前記第１のインバータの前記第１の駆動トランジスタのソース端子とは，異なるボンディングワイヤを介して，パッケージの低電位電源端子と接続されるスイッチング回路装置。
【請求項６】
高電位端子に接続されたドレインと低電位電源に接続されたソースとゲートとを有し，前記高電位端子と低電位電源との間の電流をスイッチするスイッチングトランジスタと，
入力制御信号を入力し，前記スイッチングトランジスタのゲートに前記スイッチングトランジスタの閾値電圧より高い高電位と前記低電位電源の電位とを有する駆動パルスを出力する駆動回路とを有し，
前記駆動回路は，前記スイッチングトランジスタのゲートとソースとの間に設けられた第１の駆動トランジスタを含む第１のインバータを有し，前記駆動パルスにより前記スイッチングトランジスタがオンからオフに変化するときに，前記第１の駆動トランジスタが導通して前記スイッチングトランジスタのゲートとソース間を短絡し，
前記駆動回路は，更に，前記第１の駆動トランジスタに並列にデプレッショントランジスタを有し，
更に，電源投入時に前記デプレッショントランジスタを導通し，電源投入後に前記低電位電源の電位より低く前記デプレッショントランジスタを非導通にする制御電圧を前記デプレッショントランジスタのゲートに供給するバイアス回路を有するスイッチング回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，スイッチング回路装置及び制御回路に関する。
【背景技術】
【０００２】
電源コンバータは，入力電圧を所定の電圧を有する出力電圧に変換し，負荷回路に出力する。そのような電源コンバータは，例えば，コイルに流れる電流をオン，オフする高耐圧のスイッチングトランジスタを有するスイッチング回路と，出力電圧が所望の電位になるようにスイッチング回路を制御する制御回路とを有する。入力電圧は例えば商用電源であり，出力電圧は例えば３８０Ｖと非常に高い直流電圧である。したがって，このスイッチング回路内のスイッチングトランジスタは，高い電圧に耐えられる高耐圧トランジスタである。
【０００３】
制御回路は，出力電圧が所望の電圧になるように，スイッチングトランジスタを駆動するための制御信号を生成する。例えば，出力電圧が基準電圧より低いときはスイッチングトランジスタをより長く導通させてコイルのエネルギーを高くし，一方出力電圧が基準電圧より高いときはスイッチングトランジスタをより短く導通させてコイルのエネルギーを低くする。このように，スイッチングトランジスタのオンとオフを高精度に制御することで，出力電圧を高精度に所望の電圧に制御する。
【０００４】
このような電源コンバータは，例えば，以下の特許文献１，２に記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０１−２５５２６３号公報
【特許文献２】特開２０１０−２２０３３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記のように，スイッチング回路内のスイッチングトランジスタは，高耐圧であることが要求され，シリコン半導体のトランジスタではなく，ＳｉＣやＧａＮなどの化合物半導体のトランジスタの利用が提唱されている。
【０００７】
しかし，高耐圧のスイッチングトランジスタは，スイッチングのたびに大電流をオン，オフする。これに伴い，スイッチングトランジスタが形成された半導体チップ上の配線や，半導体チップの電極パッドと半導体チップを収容するパッケージの電極とを接続するボンディングワイヤなどの寄生インダクタにより，大電流をオンからオフにスイッチしたときスイッチングトランジスタのソース端子が負電位になり，スイッチングトランジスタがオフからオンに反転する誤動作が生じる場合がある。このような誤動作は，スイッチングトランジスタのオフ動作が高精度に行われないことを意味する。
【０００８】
そこで，本実施の形態の目的は，スイッチングトランジスタのオフ動作を適切に行うことができるスイッチング回路装置を提供することにある。
【課題を解決するための手段】
【０００９】
スイッチング回路装置の第１の側面は，高電位端子に接続されたドレインと，低電位電源に接続されたソースと，ゲートとを有し，前記高電位端子と低電位電源との間に接続されたスイッチングトランジスタと，
入力制御信号に応答し，前記スイッチングトランジスタのゲートに前記スイッチングトランジスタの閾値電圧より高い高電位と前記低電位電源の電位とを有する駆動パルスを出力する駆動回路とを有し，
前記駆動回路は，前記スイッチングトランジスタのゲートとソースとの間に設けられた第１の駆動トランジスタを含む第１のインバータを有し，前記駆動パルスにより前記スイッチングトランジスタがオンからオフに変化するときに，前記第１の駆動トランジスタが導通して前記スイッチングトランジスタのゲートとソース間を短絡する。
【発明の効果】
【００１０】
第１の側面によれば，スイッチングトランジスタのオフ動作を適切に行うことができる。
【図面の簡単な説明】
【００１１】
【図１】ＡＣＤＣコンバータの力率改善回路（ＰＦＣ回路：Power Factor Correction）と動作波形とを示す図である。
【図２】本実施の形態におけるＡＣＤＣコンバータのＰＦＣ回路と動作波形とを示す図である。
【図３】第１の実施の形態におけるＡＣＤＣコンバータのＰＦＣ回路と動作波形とを示す図である。
【図４】第１の実施の形態におけるスイッチング回路装置を使用したＡＣＤＣコンバータのシステム構成図である。
【図５】第１の実施の形態におけるスイッチング回路装置のパッケージを示す図である。
【図６】第２の実施の形態におけるスイッチング回路装置とそれを利用したＡＣＤＣコンバータ回路を示す図である。
【図７】第２の実施の形態におけるスイッチング回路の動作波形図である。
【図８】第３の実施の形態におけるスイッチング回路装置を示す図である。
【図９】第４の実施の形態におけるスイッチング回路装置の回路図である。
【図１０】入力閾値変換回路３０の具体的な回路図である。
【図１１】入力閾値変換回路３０の動作波形図である。
【図１２】第１〜第３の実施の形態におけるスイッチ回路装置のチップ平面図である。
【図１３】第５の実施の形態におけるスイッチ回路装置を示す図である。
【発明を実施するための形態】
【００１２】
図１は，ＡＣＤＣコンバータの力率改善回路（ＰＦＣ回路：Power Factor Correction）と動作波形とを示す図である。この電源コンバータは，交流電圧ＡＣが一端に印加されるコイルＬ１と，コイルＬ１の他端に接続された一方向性素子であるダイオードＤ１と，コイルＬ１とダイオードＤ１との接続ノードＳＷと低電位電源であるグランドＶＳＳとの間に設けられた高耐圧のパワースイッチングトランジスタＱ１とを有する。スイッチングトランジスタＱ１は，例えばＮ型のエンハンスメント型トランジスタであり，そのゲートには駆動パルスとして制御信号ＰＷＭが供給される。
【００１３】
制御信号ＰＷＭがＨレベルのときにスイッチングトランジスタＱ１は導通して，ノードＳＷから低電位電源のグランドＶＳＳに向かう電流を流し，コイルＬ１にエネルギーを蓄積する。そして，制御信号ＰＷＭがＬレベルのときにスイッチングトランジスタＱ１は非導通になり，コイルＬ１に蓄積されたエネルギーにより発生する電流によりノードＳＷが高電位（例えば３８０Ｖ）になり，ダイオードＤ１が導通して出力端子ＯＵＴに出力電流が流れる。出力端子ＯＵＴには，図示しない負荷回路とコンデンサが接続され，出力電流により出力端子ＯＵＴには直流出力電圧が生成される。
【００１４】
このように，スイッチングトランジスタＱ１は，ノードＳＷからグランドＶＳＳに向かって大きな電流のオン，オフを切り替える。そして，スイッチングトランジスタＱ１がオフになるとノードＳＷは高電位になるので，トランジスタＱ１は高い耐圧特性を有する。また，ＰＦＣ回路は，コイルＬ１と，ダイオードＤ１と，スイッチングトランジスタＱ１とを有する回路である。
【００１５】
一方，スイッチングトランジスタＱ１は，半導体チップＣＰに形成され，半導体チップＣＰに形成されたトランジスタＱ１のソース端子Ｎ１は，外部のグランドＶＳＳとは，例えばボンディングワイヤを介して接続される。このボンディングワイヤは寄生インダクタンスＬｐ１を有する。そのため，図１の動作波形に示されるように，制御信号ＰＷＭがＨレベルからＬレベルに切り替わり，スイッチングトランジスタＱ１がオンからオフに切り替わって大きな電流が切断されると，寄生インダクタンスＬｐ１が電流を流し続けようとし，トランジスタＱ１のソースノードＮ１の電荷を引き抜き，ソースノードＮ１は一時的に負電位に低下する。その結果，トランジスタＱ１のゲートソース間電圧が閾値電圧を超えてトランジスタＱ１が再度導通する現象が生じる。つまり，制御信号ＰＷＭのＬレベルによりトランジスタＱ１をオフに制御しても，トランジスタＱ１が再度オンしてしまい，適切にオフ動作しない。
【００１６】
制御信号ＰＷＭは，図示しない制御回路により生成される駆動パルスであり，例えば，０Ｖ（低電位電源ＶＳＳの電位）と１２Ｖ（高電位電源ＶＤＤの電位）のＬレベル及びＨレベルを有する。制御回路は，出力ＯＵＴの出力電圧を所望の電位に維持するように制御信号ＰＷＭのＨレベルのパルス幅を制御する。つまり，制御信号ＰＷＭのＨレベルとＬレベルに応じて，スイッチングトランジスタＱ１のオン状態とオフ状態を正確に制御することで，出力ＯＵＴの出力電圧を所望の電位に制御する。
【００１７】
スイッチングトランジスタＱ１は，高い耐圧を要するので，例えば，ＧａＮやＳｉＣなどの化合物半導体のトランジスタが利用される。特に，ＧａＮのＨＥＭＴ（光電子移動度トランジスタ）は，ＧａＮの広いバンドギャップにより高い耐圧を実現し，電子移動度が大きく電子密度を高くできるので大電流の駆動に適している。
【００１８】
しかし，Ｎ型のエンハンスメント型ＨＥＭＴは，閾値電圧が例えば＿＿Ｖと低い。そのため，上記のようにトランジスタをオフにしたときにソース電位が低下すると，ゲートソース間電圧が上記の低い閾値電圧を超えてしまい，トランジスタが再度オンする誤動作が起きやすい。前述のとおり，大電流のオンからオフの切り替え時に寄生インダクタンスＬｐ１によりトランジスタＱ１を適切にオフに制御できないとすると，ＡＣＤＣコンバータの出力ＯＵＴの出力電圧を正確に制御することは困難になる。
【００１９】
図２は，本実施の形態におけるＡＣＤＣコンバータのＰＦＣ回路と動作波形とを示す図である。このＰＦＣ回路のスイッチング回路装置ＣＰは，スイッチングトランジスタＱ１と，制御信号／ＰＷＭを入力してその反転信号を駆動パルスとしてトランジスタＱ１のゲートに供給する駆動回路ＩＮＶ０を有する。図示されるとおり，この駆動回路はインバータＩＮＶ０を有し，インバータＩＮＶ０は高電位電源ＶＤＤとトランジスタＱ１のソースノードＮ１との間に設けられる。すなわち，本実施の形態のスイッチング回路装置ＣＰは，ＧａＮなどの化合物半導体チップＣＰに形成されたＮ型のエンハンスメントＨＥＭＴからなるスイッチングトランジスタＱ１と，その駆動パルスを生成する駆動回路であるインバータＩＮＶ０とを有する。
【００２０】
このインバータＩＮＶ０は，高電位電源ＶＤＤ（例えば１２Ｖ）と出力ノードＮ２との間にプルアップ用トランジスタを有し，さらに，出力ノードＮ２とトランジスタＱ１のソースノードＮ１との間にプルダウン用トランジスタを有する。そして，制御信号／ＰＷＭがＬレベルのときに，インバータＩＮＶ０の出力Ｎ２の駆動パルスはＨレベルになり，トランジスタＱ１を導通させる。一方，制御信号／ＰＷＭがＬレベルからＨレベルに変化すると，インバータＩＮＶ０の出力Ｎ２の駆動パルスはＨレベルからＬレベルに変化し，トランジスタＱ１は非導通になる。この時，インバータＩＮＶ０のプルダウントランジスタがオン状態になり，トランジスタＱ１のゲートソース間（Ｎ２，Ｎ１間）を短絡する。
【００２１】
そのため，図２の動作波形図に示されるとおり，トランジスタＱ１がオフに制御されたときにトランジスタＱ１のソースノードＮ１が寄生インダクタンスＬｐ１により負電位に低下したとしても，そのソースノードＮ１と短絡しているトランジスタＱ１のゲートノードＮ２も同様に負電位に低下する。その結果，トランジスタＱ１のゲートソース間電圧は０Ｖに維持され，閾値電圧未満になり，トランジスタＱ１がオフからオンに誤動作することはない。
【００２２】
更に，インバータの動作を考えと，制御信号/PWMとソースノードＮ１の関係において，ソースノードＮ１がノイズなどで降下しても，制御信号/PWMとソースノードＮ１の電圧差は大きくなるので，インバータは確実にゲートノードＮ２とソースノードＮ１間を短絡するように動作する。
【００２３】
［第１の実施の形態］
図３は，第１の実施の形態におけるＡＣＤＣコンバータのＰＦＣ回路と動作波形とを示す図である。図３には，図２のインバータＩＮＶ０が，高電位電源ＶＤＤとトランジスタＱ１のソースノードＮ１との間に設けた駆動トランジスタＱ２とＱ３を有する。これらのトランジスタＱ２，Ｑ３も，トランジスタＱ１と同様に，ＧａＮの半導体チップＣＰに形成されたＮ型のエンハンスメント型ＨＥＭＴである。そして，インバータＩＮＶ０のプルダウントランジスタＱ３のゲートには制御信号／ＰＷＭが印加され，プルアップトランジスタＱ３のゲートには制御信号／ＰＷＭを反転した制御信号／／ＰＷＭが印加される。
【００２４】
したがって，ＧａＮの半導体チップＣＰには，トランジスタＱ１，Ｑ２，Ｑ３が形成され，外部端子として，ＳＷ，Ｎ１，ＶＤＤ，／ＰＷＭ，／／ＰＷＭの５端子になる。半導体チップＣＰは，パッケージＰＫＧ内に収容され，半導体チップＣＰの５つの外部端子は，それぞれパッケージＰＫＧの対応する外部端子と接続される。図３には，トランジスタＱ１のソースノードＮ１と低電位電源（グランド）ＶＳＳとの間だけに寄生インダクタンスＬｐ１が示されている。この半導体チップＣＰまたはそれを収容したパッケージＰＫＧが，本実施の形態のスイッチング回路装置を構成する。
【００２５】
動作波形図に示されるとおり，制御信号／／ＰＷＭがＨレベルからＬレベルに変化し，制御信号／ＰＷＭがＬレベルからＨレベルに変化したとき，トランジスタＱ２はオフにトランジスタＱ３はオンになり，インバータＩＮＶ０の出力Ｎ２（トランジスタＱ１のゲート）はＬレベルになりトランジスタＱ１はオンからオフに切り替わる。この導通から非導通になったことで，前述のとおり，寄生インダクタンスＬｐ１によりトランジスタＱ１のソースノードＮ１は負電位に低下する。このとき，インバータＩＮＶ０のプルダウントランジスタＱ３が導通しているので，トランジスタＱ１のゲートＮ２も同様に負電位に低下するので，トランジスタＱ１のゲートソース間電圧は閾値電圧を超えることはなく，トランジスタＱ１が再びオンに誤動作することは回避される。
【００２６】
そして，トランジスタＱ１のオフによりノードＳＷが高い電位（例えば３８０Ｖ）まで上昇し，ダイオードＤ１を介して出力端子ＯＵＴに電流が供給される。
【００２７】
図４は，第１の実施の形態におけるスイッチング回路装置を使用したＡＣＤＣコンバータのシステム構成図である。図３の回路に加えて，出力ＯＵＴとグランドＶＳＳとの間に設けられたコンデンサＣ１と，直列抵抗Ｒ１，Ｒ２と，直列抵抗Ｒ１，Ｒ２の接続ノードＮ３の電圧を監視し，出力ＯＵＴの電圧が所望の電圧になるように制御信号／ＰＷＭ，／／ＰＷＭを生成する制御回路１２と，出力ＯＵＴに生成される直流出力電圧を電源として供給される負荷回路１０とが示されている。さらに，図４には，交流電源ＡＣを整流するダイオードブリッジＤ２〜Ｄ５が示され，交流電源ＡＣを整流した電圧がコイルＬ１の一端に印加される。
【００２８】
スイッチング回路装置を構成する半導体チップＣＰとパッケージＰＫＧの高電位電源ＶＤＤは，たとえば，出力ＯＵＴの電圧を図示しない降圧回路により降圧した電圧が使用される。
【００２９】
図５は，第１の実施の形態におけるスイッチング回路装置のパッケージを示す図である。図５には，平面図と側面図とが示されている。モールド樹脂の本体２０内に半導体チップが収容されていて，５本の外部端子２１〜２５と放熱用金属２６とが本体２０から導出されている。外部端子２１〜２５の信号は図示されるとおりである。これらの外部端子２１〜２５は，本体内で半導体チップの外部端子とボンディングワイヤなどで接続されている。
【００３０】
［第２の実施の形態］
図６は，第２の実施の形態におけるスイッチング回路装置とそれを利用したＡＣＤＣコンバータ回路を示す図である。このスイッチング回路装置は，スイッチングトランジスタＱ１に駆動パルスを供給する駆動回路は，インバータを構成し接続ノードＮ１２に駆動パルスを出力するトランジスタＱ１２，Ｑ１３（図３のＱ２，Ｑ３に対応）に加えて，制御信号／ＰＷＭを反転してノードＮ１４に反転制御信号を生成するトランジスタＱ１４，Ｑ１５，Ｑ１６とキャパシタＣ１１とを含む制御信号反転回路を有する。これらのトランジスタＱ１４，Ｑ１５，Ｑ１６も，トランジスタＱ１，Ｑ１２，Ｑ１３と同様にＧａＮのＮ型ＨＥＭＴであり，同じＧａＮの半導体チップＣＰに形成される。
【００３１】
図７は，第２の実施の形態におけるスイッチング回路の動作波形図である。以下，図６に示した各ノードのＨ，Ｌレベル及びトランジスタのオン，オフも参照しながら，動作を説明する。
【００３２】
まず，制御信号／ＰＷＭがＨレベル（この例では３Ｖ）のときは，トランジスタＱ１６，Ｑ１３は共にオン（導通状態）であり，ノードＮ１４はＬレベル（グランドＶＳＳ），ノードＮ１２もＬレベルであり，スイッチングトランジスタＱ１はオフである。このとき，高電位端子ＳＷから低電位電源ＶＳＳへの電流は遮断され，端子ＳＷは高い電位（この例では３８０Ｖ）になり，出力ＯＵＴに向かって電流が流れる。また，トランジスタＱ１４によりトランジスタＱ１５のゲートＮ１３はＶＤＤ−Ｖｔｈ（ＶｔｈはトランジスタＱ１４の閾値電圧）の電位であり，ノードＮ１４がＬレベルであるので，トランジスタＱ１５はオン状態にある。
【００３３】
次に，制御信号／ＰＷＭがＬレベルになると，トランジスタＱ１６，Ｑ１３は共にオフになり，オン状態のトランジスタＱ１５によりノードＮ１４の電位が上昇し，容量Ｃ１１のカップリングによりノードＮ１３は高電位電源ＶＤＤよりも高い電位に上昇し，トランジスタＱ１５によりノードＮ１４は高電位電源ＶＤＤレベルまで上昇する。その結果，トランジスタＱ１２はオフからオンになり，ノードＮ１２がＨレベル（ＶＤＤ−Ｖｔｈ）になり，スイッチングトランジスタＱ１はオンする。それにより，ノードＳＷからグランドＶＳＳに電流が流れ，ノードＳＷはグランドＶＳＳまで低下する。
【００３４】
そして，再度制御信号／ＰＷＭがＬレベルからＨレベルに変化すると，前述の／ＰＷＭ＝Ｈレベルと同じように，スイッチングトランジスタＱ１はオフ状態になる。このように，トランジスタＱ１４，Ｑ１５，Ｑ１６とキャパシタＣ１１を設けたことで，制御信号／ＰＷＭを反転した信号をノードＮ１４に生成することができ，プルアップ側のトランジスタＱ１２をオン，オフ状態に駆動することができる。これにより，スイッチング回路装置の外部端子は，ＳＷ，ＶＤＤ，ＶＳＳに加えて１つの制御信号／ＰＷＭだけでよく，全部で４つの外部端子になる。その場合は，パッケージは，図５に示したパッケージの５つの外部端子のうち，信号／／ＰＷＭの外部端子２２は不要になる。そして，図４の制御回路１２は１つの制御信号／ＰＷＭだけを生成して，スイッチング回路装置に供給すればよい。
【００３５】
［第３の実施の形態］
図８は，第３の実施の形態におけるスイッチング回路装置を示す図である。このスイッチング回路装置の半導体チップＣＰ内の回路は，図６に示したスイッチングトランジスタＱ１と，トランジスタＱ１２−Ｑ１６とキャパシタＣ１１を有する第１のインバータＩＮＶ１に加えて，第２のインバータＩＮＶ２を有する。第２のインバータＩＮＶ２は，正相の制御信号ＰＷＭを反転して逆相の制御信号／ＰＷＭを生成する。
【００３６】
したがって，第３の実施の形態のスイッチング回路装置は，正相の制御信号ＰＷＭを入力し，第２のインバータＩＮＶ２がそれを反転した逆相の制御信号／ＰＷＭを生成し第１のインバータＩＮＶ１に入力する。それにより，図４に示したＡＣＤＣコンバータの制御回路１２によって生成される正相の制御信号ＰＷＭをそのまま，スイッチング回路装置に供給することができる。
【００３７】
第２のインバータＩＮＶ２は，トランジスタＱ２０７，Ｑ２０８を有するプッシュプル型のインバータと、そのプルダウントランジスタＱ２０８のゲートに駆動信号Ｎ２５を供給する第３のインバータ（Ｑ２０９−Ｑ２１３，Ｃ２２）と，プルアップトランジスタＱ２０７のゲートに駆動信号Ｎ２９を供給する第４のインバータ（Ｑ２１４−Ｑ２１８，Ｃ２３）とを有する。第３，第４のインバータは，第１のインバータＩＮＶ１と同じ回路構成であり，その動作も同じである。そして，トランジスタＱ２０９−Ｑ２１８も，例えばＧａＮのＮ型エンハンスメントＨＥＭＴである。このように，第２のインバータＩＮＶ２は，正相の制御信号ＰＷＭを反転して逆相の制御信号／ＰＷＭを生成し，第１のインバータＩＮＶ１に入力する。
【００３８】
そして，第４のインバータは，制御信号ＰＷＭを反転して駆動信号Ｎ２９，Ｎ２８を生成し，さらに，第３のインバータは，信号Ｎ２８を反転して駆動信号Ｎ２５を生成する。したがって，第２のインバータＩＮＶ２の出力ノードＮ２４の信号は，制御信号ＰＷＭを反転した逆相の制御信号／ＰＷＭである。
【００３９】
また，このスイッチング回路装置では，スイッチングトランジスタＱ１のソースノードＮ１及び第１のインバータＩＮＶ１の低電位ノードＮ１と，第２のインバータＩＮＶ２の低電位ノードＮ２０とは，異なるボンディングワイヤを介して，パッケージの低電位電源端子ＶＳＳ，ＶＳＳ１に接続される。このような構成にすることで，スイッチングトランジスタＱ１がオフになったときのノードＮ１の負電位への低下が，第２のインバータＩＮＶ２の低電位ノードＮ２０に影響を与えないようにしている。
【００４０】
すなわち，スイッチングトランジスタＱ１がオフになったとき一時的にノードＮ１が負電位に低下するが，トランジスタＱ１３がオン状態になるので，ノードＮ２１もそれに追従して負電位に低下し，トランジスタＱ１のゲートソース間電圧がその閾値電圧を超えず，トランジスタＱ１がオンする誤動作を回避している。この時，ノードＮ２４（／ＰＷＭ）はＨレベルであるので，ノードＮ１の低電位への低下はトランジスタＱ１３，Ｑ１６のオン状態には何ら影響はない。つまり，ノードＮ１とノードＮ２４（／ＰＷＭ）は逆相であり，トランジスタＱ１３，Ｑ１４のオン状態に影響はない。
【００４１】
一方，その時，ノードＮ２８がＬレベルでトランジスタＱ２１２，Ｑ２１０はオフ状態である。そのため，もしノードＮ２０がノードＮ１のように負電位に低下すると，トランジスタＱ２１２，Ｑ２１０がオフ状態からオン状態に誤動作する可能性がある。したがって，第２のインバータＩＮＶ２の低電位電源に接続する低電位ノードＮ２０は，ノードＮ１とは異なるボンディングワイヤ（寄生インダクタンスＬｐ２）を介して，パッケージの低電位電源端子ＶＳＳ１に接続して，ノードＮ２０にノードＮ１の負電位への低下の影響がないようにしている。
【００４２】
［第４の実施の形態］
図９は，第４の実施の形態におけるスイッチング回路装置の回路図である。前述のとおり，ＧａＮのＮ型エンハンスメントＨＥＭＴは，閾値電圧が低い。そのため，外部からの制御信号／ＰＷＭがＬレベルのときにノイズによりその電位が上昇すると，スイッチング回路装置内のトランジスタが誤動作してオンになりやすい。そこで，第４の実施の形態のスイッチング回路装置では，外部から入力される制御信号／ＰＷＭとトランジスタＱ１６，Ｑ１３のゲートＮ１５との間に，入力閾値変換回路３０を有する。
【００４３】
この入力閾値変換回路３０は，入力される制御信号／ＰＷＭの変化に応答してそれと同相の信号をノードＮ１５に生成する。ただし，入力閾値変換回路３０における制御信号／ＰＷＭに対する閾値電圧は，トランジスタＱ１６，Ｑ１３の閾値電圧より高い。したがって，チップＣＰの外部から入力される制御信号／ＰＷＭの耐ノイズ性を高くすることができる。
【００４４】
図１０は，入力閾値変換回路３０の具体的な回路図である。この入力閾値変換回路３０は，第１のインバータＩＮＶ１と同じ構成のトランジスタＱ３１１−Ａ３１３とキャパシタＣ３１１を有するインバータ回路に，トランジスタＱ３１４，Ｑ３１５を追加した第１のインバータユニットＩＮＶ−Ｕ１と，第１のインバータユニットの出力Ｎ３１２が入力され第１のインバータユニットと同様の構成の第２のインバータユニットＩＮＶ−Ｕ２とを有する。さらに，入力閾値変換回路３０は，第１，第２のインバータユニットＩＮＶ−Ｕ１，ＩＮＶ−Ｕ２のそれぞれの出力Ｎ３１２，Ｎ３２２とがゲートに供給されるプッシュプル型のインバータを構成するトランジスタＱ３２６，Ｑ３２７とを有する。
【００４５】
第１のインバータユニットＩＮＶ−Ｕ１は，制御信号／ＰＷＭを入力して，その反転信号Ｎ３１２を生成し，第２のインバータユニットＩＮＶ−Ｕ２は反転信号Ｎ３１２を入力し，その反転信号Ｎ３２２を生成する。両インバータユニットの出力Ｎ３１２，Ｎ３２２が，プッシュプル型のインバータのトランジスタＱ３２７，Ｑ３２６のゲートに入力され，その出力Ｎ１５が，図９に示したとおり，第１のインバータＩＮＶ１に入力される。
【００４６】
図１１は，入力閾値変換回路３０の動作波形図である。第１のインバータユニットＩＮＶ−Ｕ１では，制御信号／ＰＷＭがＬレベルのときに，トランジスタＱ３１３，Ｑ３１４はオフ，トランジスタＱ３１２はオン，ノードＮ３１２はＨレベルでトランジスタＱ３１５はオンになり，ノードＮ３１３はＨレベルになっている。
【００４７】
そこで，制御信号／ＰＷＭがＬレベルからＨレベルに変化すると，制御信号／ＰＷＭがトランジスタＱ３１４の閾値電圧を超えるとトランジスタＱ３１４がオンになる。それにより，トランジスタＱ３１５，Ｑ３１４が共にオン状態になり，ノードＮ３１３は高電位電源ＶＤＤとグランドＶＳＳの中間電圧になる。そのため，制御信号／ＰＷＭがノードＮ３１３の中間電位＋閾値電圧を超えると初めてトランジスタＱ３１３がオンになり，ノードＮ３１２がＬレベルになる。つまり，第１のインバータユニットＩＮＶ−Ｕ１は，制御信号／ＰＷＭがＬレベルからＨレベルに変化するとき，通常のトランジスタの閾値電圧Ｖｔｈより高い電圧Ｖｔｈ２で，その出力Ｎ３１２をＨレベルからＬレベルに反転する。
【００４８】
第２のインバータユニットＩＮＶ−Ｕ２は，ノードＮ３１２の出力信号を入力して，第１のインバータユニットＩＮＶ−Ｕ１と同様に，ノードＮ３１２のＬレベルからＨレベルに変化するときにトランジスタの閾値電圧Ｖｔｈより高い閾値電圧Ｖｔｈ２で反転する。
【００４９】
このように，入力閾値変換回路３０は，外部から入力される制御信号／ＰＷＭに対して，通常のトランジスタの閾値電圧より高い閾値電圧になっているので，ノイズによる誤動作を抑制することができる。
【００５０】
図１２は，第１〜第３の実施の形態におけるスイッチ回路装置のチップ平面図である。図中，チップ上の外部端子ＳＷ，Ｎ１，／ＰＷＭ，ＶＤＤのパッドと，それらに接続される導電パターンが示されている。スイッチングトランジスタＱ１のゲートは，上下に１０本ずつ設けられ，それぞれのゲートの両側に，外部端子ＳＷ，Ｎ１からの導電パターンが設けられている。また，駆動回路４０内には，少なくともトランジスタＱ１２，Ｑ１３からなる第１のインバータＩＮＶ１が含まれ，駆動回路４０には外部端子／ＰＷＭ，ＶＤＤが接続されている。そして，駆動回路４０には外部端子Ｎ１からの導電パターンが接続され，低電位電源となっている。駆動回路４０は，上記の第１〜第４の駆動回路のいずれでもよい。
【００５１】
少なくとも第１のインバータＩＮＶ１を有する駆動回路４０は，チップＣＰ内の中央位置に配置されて，２０本のゲートからなるスイッチングトランジスタＱ１のソースノードＮ１の電位がほぼ同等の電位になるようにされている。つまり，スイッチングトランジスタＱ１のソースノードＮ１の電位と，駆動回路内のノードＮ１との電位がほぼ等しくなるように工夫されている。
【００５２】
［第５の実施の形態］
図１３は，第５の実施の形態におけるスイッチ回路装置を示す図である。ＧａＮのＮ型円反すＨＥＭＴからなるスイッチングトランジスタＱ１の閾値電圧が低いため，電源ＡＣを投入した時にノイズ等でスイッチングトランジスタＱ１が導通すると，ノードＳＷからグランドＶＳＳに向かって大電流が流れる。これを防止するために，トランジスタＱ１の駆動パルスをノードＮ１２に生成する第１のインバータＩＮＶ１のトランジスタＱ１６，Ｑ１３に並列に，Ｎ型のデプレッション型ＨＥＭＴのトランジスタＱ４０８，Ｑ４０７を設けている。
【００５３】
さらに，これらのトランジスタＱ４０８，Ｑ４０７のゲートには，電源投入時はグランド電位にあるが，電源投入後に負電位に低下するノードＮ４８が接続されている。すなわち，制御信号／ＰＷＭを入力とし，トランジスタＱ４０９，Ｑ４１０，Ｑ４１１とキャパシタＣ４０２からなるインバータ回路と，そのインバータ回路の出力ノードＮ４６のパルス信号によりポンピング動作してノードＮ４８を負電位にするトランジスタＱ４１２，Ｑ４１３とキャパシタＳ４０３とからなるバイアス回路ＢＩＡＳとが設けられている。
【００５４】
ＡＣＤＣコンバータに入力電源ＡＣが供給開始すると，ノードＳＷは高い電圧が印加される。そのとき，高電位電源ＶＤＤにまだ電圧が生成されていないくても，グランドＶＳＳと同じ電位のノードＮ４８がグランド電位であるので，デプレッショントランジスタＱ４０８，Ｑ４０７は共にオン状態になる。そのため，スイッチングトランジスタＱ１のゲートソース間はトランジスタＱ４０７の導通状態により短絡され，トランジスタＱ４０８の導通状態によりノードＮ１４はグランド電位となりトランジスタＱ１２はオフ状態であるので，トランジスタＱ１のゲートノードＮ１２はグランド電位のままで，トランジスタＱ１はオフ状態を維持する。これにより，電源投入時にトランジスタＱ１が誤って導通することが回避される。
【００５５】
電源投入後は，制御信号／ＰＷＭにはパルス信号が供給されて，ノードＮ４６はその反転パルス信号が生成される。そして，バイアス回路ＢＩＡＳは，キャパシタＣ４０３を介してポンピング動作を行い，ノードＮ４８からトランジスタＱ４１３，Ｑ４１２を介してグランドＶＳＳに電荷が引き抜かれ，ノードＮ４８は負電位に制御される。その結果，誤動作防止用に設けたデプレッション型のトランジスタＱ４０８，Ｑ４０７は共にオフ状態になり，第１のインバータＩＮＶ１は本来の動作を開始する。制御信号／ＰＷＭに代えて，電源起動後回路全体が安定した後に生成されるパルス信号であってもよい。
【００５６】
このように，第５の実施の形態のスイッチング回路装置では，デプレッション型トランジスタＱ４０７，Ｑ４０８を設けたことで，ＡＣＤＣコンバータへの電源ＡＣ投入時にトランジスタＱ１が誤って導通することが防止される。
【００５７】
以上の通り，本実施の形態のスイッチング回路装置によれば，スイッチングトランジスタＱ１がオンからオフになり大電流が遮断された時に，寄生インダクタンスなどに起因してトランジスタＱ１が再度オンに切り替わる誤動作を防止することができる。
【００５８】
以上の実施の形態をまとめると，次の付記のとおりである。
【００５９】
（付記１）
高電位端子に接続されたドレインと，低電位電源に接続されたソースと，ゲートとを有し，前記高電位端子と低電位電源との間に接続されたスイッチングトランジスタと，
入力制御信号に応答し，前記スイッチングトランジスタのゲートに前記スイッチングトランジスタの閾値電圧より高い高電位と前記低電位電源の電位とを有する駆動パルスを出力する駆動回路とを有し，
前記駆動回路は，前記スイッチングトランジスタのゲートとソースとの間に設けられた第１の駆動トランジスタを含む第１のインバータを有し，前記駆動パルスにより前記スイッチングトランジスタがオンからオフに変化するときに，前記第１の駆動トランジスタが導通して前記スイッチングトランジスタのゲートとソース間を短絡するスイッチング回路装置。
【００６０】
（付記２）
付記１において，
前記スイッチングトランジスタと前記駆動回路とが形成された半導体チップと，
前記半導体チップを収容するパッケージとを有し，
前記パッケージは，前記半導体チップの前記スイッチングトランジスタのソースが接続されたソース端子と，ボンディングワイヤを介して接続される低電位電源端子を有するスイッチング回路装置。
【００６１】
（付記３）
付記１または２において，
前記高電位端子は，電源コンバータのコイルに接続され，前記スイッチングトランジスタが導通したときに前記コイルにエネルギーが蓄積されるスイッチング回路装置。
【００６２】
（付記４）
付記３において，
前記コイルの第１の端子には入力電源が接続され，第２の端子には一方向性素子が接続され，前記スイッチングトランジスタが非導通したときに前記コイルに蓄積されたエネルギーが前記ダイオードを介して出力されるスイッチング回路装置。
【００６３】
（付記５）
付記２において，
前記第１のインバータは，さらに，前記スイッチングトランジスタのゲートと高電位電源との間に設けられた第２の駆動トランジスタを有し，前記第１の駆動トランジスタと第２の駆動トランジスタとの接続ノードに前記駆動パルスを生成するスイッチング回路装置。
【００６４】
（付記６）
付記５において，
前記第１のインバータは第１の制御信号を入力し，前記第１の制御信号を反転する制御信号反転回路を有し，
前記第１の制御信号は前記第１の駆動トランジスタのゲートに供給され，前記第１の制御信号の反転制御信号は前記第２の駆動トランジスタのゲートに供給されるスイッチング回路装置。
【００６５】
（付記７）
付記５において，
前記第１のインバータは第１の制御信号を入力し，
前記第１の駆動トランジスタのゲートに前記第１の制御信号が供給され，前記第２の駆動トランジスタのゲートに前記第１の制御信号を反転した第１の反転制御信号が供給され，
前記駆動回路は，さらに，前記高電位電源と低電位電源との間に設けられ第２の制御信号を反転して前記第１の制御信号を出力する第２のインバータを有し，
前記第２のインバータの低電位端子は，前記第１のインバータの第１の駆動トランジスタのソース端子とは，異なるボンディングワイヤを介して，前記パッケージの低電位電源端子と接続されるスイッチング回路装置。
【００６６】
（付記８）
付記５において，
前記第１の駆動トランジスタは，第１の閾値電圧を有し，
さらに，前記入力制御信号に応答し当該入力制御信号が第２の閾値電圧より高いか否かに基づいて前記第１の制御信号の電位をスイッチングする入力閾値変換回路を有し，前記第２の閾値電圧は前記第１の閾値電圧より高いスイッチング回路装置。
【００６７】
（付記９）
付記８において，
前記入力閾値変換回路は，前記入力制御信号がゲートに供給されソースが前記低電位電源に接続された第１の入力トランジスタと，前記入力制御信号がゲートに供給され前記第１の入力トランジスタとカスコード接続された第２の入力トランジスタと，前記第２のトランジスタと前記高電位電源との間に設けられた第３のトランジスタと，前記第２，第３のトランジスタの接続ノードがゲートに接続され前記第１のトランジスタと前記高電位電源との間に設けられた第４のトランジスタとを有する第１のインバータユニットを有するスイッチング回路装置。
【００６８】
（付記１０）
付記９において，
前記入力閾値変換回路は，さらに，前記第１のインバータユニットの前記接続ノードに生成される出力信号が入力される第２のインバータユニットと，前記第１，第２のインバータユニットの出力信号がそれぞれのゲートに供給され前記高電位電源と低電位電源との間に設けられたプッシュプル型の第５及び第６のトランジスタとを有するスイッチング回路装置。
【００６９】
（付記１１）
付記１において，
前記第１の駆動トランジスタを駆動する回路のソースは前記第１の駆動トランジスタのソースと共通に接続され，前記入力制御信号の位相は前記第１の駆動トランジスタのドレインと同相であるスイッチング回路装置。
【００７０】
（付記１２）
高電位端子に接続されたドレインと低電位電源に接続されたソースとゲートとを有し，前記高電位端子と低電位電源との間の電流をスイッチするスイッチングトランジスタと，
入力制御信号を入力し，前記スイッチングトランジスタのゲートに前記スイッチングトランジスタの閾値電圧より高い高電位と前記低電位電源の電位とを有する駆動パルスを出力する駆動回路とを有し，
前記駆動回路は，前記スイッチングトランジスタのゲートとソースとの間に設けられた第１の駆動トランジスタを含む第１のインバータを有し，前記駆動パルスにより前記スイッチングトランジスタがオンからオフに変化するときに，前記第１の駆動トランジスタが導通して前記スイッチングトランジスタのゲートとソース間を短絡し，
前記駆動回路は，更に，前記第１の駆動トランジスタに並列にデプレッショントランジスタを有し，
更に，電源投入時に前記デプレッショントランジスタを導通し，電源投入後に前記低電位電源の電位より低く前記デプレッショントランジスタを非導通にする制御電圧を前記デプレッショントランジスタのゲートに供給するバイアス回路を有するスイッチング回路装置。
【００７１】
（付記１３）
付記１２において，
前記第１の駆動トランジスタはエンハンスメントトランジスタであるスイッチング回路装置。
【００７２】
（付記１４）
第１の高電位電源端子に接続されたドレインと低電位電源端子に接続されたソースとを有するトランジスタと，
入力信号に応答して，第２の高電位電源端子の電位又は前記ソースの電位に駆動される出力信号を前記トランジスタのゲートに出力するインバータと
を有する制御回路。
【符号の説明】
【００７３】
CP:半導体チップ                    PKG:パッケージ
Q1:スイッチングトランジスタ        Q2,Q3:第１のインバータ，駆動回路
Q3:第１の駆動トランジスタ          Q2:第２の駆動トランジスタ
/PWM：第１の制御信号               PWM：第２の駆動信号
L1:コイル                          D1:一方向性素子，ダイオード
【図１】
0005766992.tif 000002
【図２】
0005766992.tif 000003
【図３】
0005766992.tif 000004
【図４】
0005766992.tif 000005
【図５】
0005766992.tif 000006
【図６】
0005766992.tif 000007
【図７】
0005766992.tif 000008
【図８】
0005766992.tif 000009
【図９】
0005766992.tif 000010
【図１０】
0005766992.tif 000011
【図１１】
0005766992.tif 000012
【図１２】
0005766992.tif 000013
【図１３】
0005766992.tif 000014