(57)【特許請求の範囲】
【請求項１】
対向した一対の主面を有するフェライトの少なくとも一の主面に中心電極を配置し、該フェライトの一対の主面にそれぞれ第１及び第２の永久磁石を固着してなるフェライト・磁石素子を、回路基板上に、前記フェライトの主面が前記回路基板の表面に対して垂直に位置するように実装した非可逆回路素子において、
前記フェライトの下面には前記中心電極と電気的に接続された接続用電極が設けられ、
第１及び第２の永久磁石の下面には前記接続用電極と接続された接続用補助電極が設けられ、
第１の永久磁石の下面に設けられた接続用補助電極は第２の永久磁石の下面には延在しておらず、第２の永久磁石の下面に設けられた接続用補助電極は第１の永久磁石の下面には延在しておらず、かつ、前記接続用補助電極は前記フェライトの長辺方向に沿って千鳥状に配置されており、
少なくとも前記接続用補助電極は前記回路基板に設けた端子電極と電気的に接続されていること、
を特徴とする非可逆回路素子。
【請求項２】
前記回路基板の表面には、前記端子電極を部分的に覆い、かつ、前記フェライトの下面に設けた接続用電極に対向するはんだレジスト膜が設けられていること、を特徴とする請求項１に記載の非可逆回路素子。
【請求項３】
対向した一対の主面を有するフェライトの少なくとも一の主面に中心電極を配置し、該フェライトの一対の主面にそれぞれ第１及び第２の永久磁石を固着してなるフェライト・磁石素子において、
前記フェライトの下面には前記中心電極と電気的に接続された接続用電極が設けられ、
第１及び第２の永久磁石の下面には前記接続用電極と接続された接続用補助電極が設けられ、
第１の永久磁石の下面に設けられた接続用補助電極は第２の永久磁石の下面には延在しておらず、第２の永久磁石の下面に設けられた接続用補助電極は第１の永久磁石の下面には延在しておらず、かつ、前記接続用補助電極は前記フェライトの長辺方向に沿って千鳥状に配置されていること、
を特徴とするフェライト・磁石素子。
【請求項４】
前記接続用補助電極が接続される接続用電極は、入出力接続用電極及びグランド接続用電極であること、を特徴とする請求項１又は請求項２に記載の非可逆回路素子若しくは請求項３に記載のフェライト・磁石素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非可逆回路素子及びフェライト・磁石素子、特に、マイクロ波帯などで使用されるアイソレータやサーキュレータなどの非可逆回路素子、及び、該非可逆回路素子に組み込まれるフェライト・磁石素子に関する。
【背景技術】
【０００２】
一般に、アイソレータは信号を特定方向にのみ伝送し、逆方向には伝送しない特性を有し、携帯電話などの移動体通信機器の送信回路部に搭載されている。この種のアイソレータは、特許文献１に記載のように、中心電極を設けたフェライトの両主面にそれぞれ永久磁石を貼着、一体化したフェライト・磁石素子が回路基板上に実装されている。フェライトの下面には中心電極と電気的に接続された接続用電極が形成されており、該接続用電極は回路基板の表面に設けた入力用端子電極、出力用端子電極及びグランド端子電極にはんだ付けされている。
【０００３】
特許文献２には、特許文献１に記載の非可逆回路素子の改良として、回路基板の表面に設けた入力用端子電極、出力用端子電極及びグランド端子電極の少なくともいずれかを延長し、リフローはんだ付け時において溶融したはんだの張力をバランスさせ、フェライト・磁石素子の位置ずれを防止することが記載されている。特許文献２には、さらに、一対の永久磁石の下面にもフェライトの下面に形成した接続用電極と接続された電極を形成することが記載されている。
【０００４】
しかしながら、特許文献２に記載の非可逆回路素子では、回路基板の表面に形成する端子電極を延長するため、回路基板の面積が大きくなり、また、コンデンサや抵抗などの素子を実装するための端子電極のレイアウトが制約されるという問題点が生じている。さらに、フェライトの両側に配置された永久磁石の下面にも左右対称に接続用電極を延長すると、片側の永久磁石に延長した接続用電極に溶融したはんだが集中し、かえって実装位置のずれを生じることにもなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２１１３７３号公報
【特許文献２】特開２０１０−３４７７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の目的は、回路基板に設けられる端子電極の長大化を解消するとともに、リフローはんだ処理での実装時におけるフェライト・磁石素子の位置ずれを効果的に防止できる非可逆回路素子及びフェライト・磁石素子を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の第１の形態である非可逆回路素子は、
対向した一対の主面を有するフェライトの少なくとも一の主面に中心電極を配置し、該フェライトの一対の主面にそれぞれ第１及び第２の永久磁石を固着してなるフェライト・磁石素子を、回路基板上に、前記フェライトの主面が前記回路基板の表面に対して垂直に位置するように実装した非可逆回路素子において、
前記フェライトの下面には前記中心電極と電気的に接続された接続用電極が設けられ、
第１及び第２の永久磁石の下面には前記接続用電極と接続された接続用補助電極が設けられ、
第１の永久磁石の下面に設けられた接続用補助電極は第２の永久磁石の下面には延在しておらず、第２の永久磁石の下面に設けられた接続用補助電極は第１の永久磁石の下面には延在しておらず、かつ、前記接続用補助電極は前記フェライトの長辺方向に沿って千鳥状に配置されており、
少なくとも前記接続用補助電極は前記回路基板に設けた端子電極と電気的に接続されていること、
を特徴とする。
【０００８】
本発明の第２の形態であるフェライト・磁石素子は、
対向した一対の主面を有するフェライトの少なくとも一の主面に中心電極を配置し、該フェライトの一対の主面にそれぞれ第１及び第２の永久磁石を固着してなるフェライト・磁石素子において、
前記フェライトの下面には前記中心電極と電気的に接続された接続用電極が設けられ、
第１及び第２の永久磁石の下面には前記接続用電極と接続された接続用補助電極が設けられ、
第１の永久磁石の下面に設けられた接続用補助電極は第２の永久磁石の下面には延在しておらず、第２の永久磁石の下面に設けられた接続用補助電極は第１の永久磁石の下面には延在しておらず、かつ、前記接続用補助電極は前記フェライトの長辺方向に沿って千鳥状に配置されていること、
を特徴とする。
【０００９】
前記フェライト・磁石素子において、第１の永久磁石の下面に設けられた接続用補助電極は第２の永久磁石の下面には延在しておらず、第２の永久磁石の下面に設けられた接続用補助電極は第１の永久磁石の下面には延在しておらず、かつ、前記接続用補助電極は前記フェライトの長辺方向に沿って千鳥状に配置されているため、リフローはんだ処理による実装時において、溶融したはんだの張力がフェライトの両側及び／又は長辺方向で均衡し、フェライト・磁石素子の実装時での位置ずれが防止される。しかも、接続用補助電極は一方の永久磁石の下面にのみ設けられているため、回路基板の端子電極を他方の永久磁石の下面にまで延長する必要はなく、換言すれば、端子電極は短くて済み、回路基板が大型化したり、端子電極のレイアウトの自由度を制約することはない。
【発明の効果】
【００１０】
本発明によれば、回路基板に設けられる端子電極の長大化を解消するとともに、リフローはんだ処理での実装時におけるフェライト・磁石素子の位置ずれを効果的に防止できる。
【図面の簡単な説明】
【００１１】
【図１】第１実施例であるアイソレータの斜視図である。
【図２】第１実施例であるアイソレータの分解斜視図である。
【図３】第１実施例であるアイソレータを構成するフェライトを示し、（Ａ）は表面図、（Ｂ）は裏面図である。
【図４】第１実施例であるアイソレータを構成するフェライト・磁石素子の裏面図である。
【図５】比較例である回路基板の斜視図である。
【図６】第２実施例であるアイソレータを構成する回路基板の斜視図である。
【図７】第３実施例であるアイソレータの分解斜視図である。
【図８】第３実施例であるアイソレータを構成するフェライト・磁石素子の分解斜視図である。
【図９】第３実施例であるアイソレータを構成するフェライト・磁石素子の裏面図である。
【図１０】比較例である回路基板の斜視図である。
【発明を実施するための形態】
【００１２】
以下、本発明に係る非可逆回路素子及びフェライト・磁石素子の実施例について添付図面を参照して説明する。なお、各図において、共通する部品、部分には同じ符号を付し、重複する説明は省略する。また、各図において斜線を付した部分は導電体であることを示している。
【００１３】
（第１実施例、図１〜図４参照）
第１実施例である磁気共鳴型アイソレータ１Ａは、図１〜図３に示すように、直方体形状のフェライト１０の第１主面１１に中心電極１５を配置し、一端開口を入力ポートＰ１とし、他端開口を出力ポートＰ２とし、ポートＰ１，Ｐ２間の主線路の中央部分から分岐した副線路をフェライト１０の上面から第２主面１２へ延長して主線路と直交する対向電極１７としたものである。対向電極１７の他端はフェライト１０の第２主面１２から下面を介して第１主面１１まで延長され、ポートＰ３とされている。主線路は１／４波長以下の共振しない線路長とされている。電極１５，１７は、導電性金属による蒸着などで形成された薄膜あるいは導電性ペーストの塗布・焼付けにて形成された厚膜である。
【００１４】
フェライト１０の第１及び第２主面１１，１２にはそれぞれ対向する一対の永久磁石２０Ａ，２０Ｂが接着剤２１を介して貼着、一体化され、フェライト・磁石素子９を構成している。このフェライト・磁石素子９は回路基板３０上に第１及び第２主面１１，１２が基板３０の表面と直交する方向に実装されている。
【００１５】
回路基板３０には、入力端子電極３１、出力端子電極３２、中継端子電極３３、グランド端子電極３４がそれぞれ形成されている。中心電極１５の一端（ポートＰ１）は入力端子電極３１に接続され、他端（ポートＰ２）は出力端子電極３２に接続され、対向電極１７の他端（ポートＰ３）は中継端子電極３３に接続される。コンデンサ２５は一端が中継端子電極３３に接続され、他端がグランド端子電極３４に接続される。回路基板３０に対するフェライト・磁石素子９やコンデンサ２５の実装は、周知のリフローはんだ処理によって行われる。
【００１６】
以上の構成からなる磁気共鳴型アイソレータ１Ａにおいて、コンデンサ２５が接続されている副線路からの反射波が入力ポートＰ１又は出力ポートＰ２からの入射波に対して中心電極１５の交点で９０度位相がずれるように調整されている。詳しくは、入力ポートＰ１からの入射波は、副線路からの反射波によって交点に負の円偏波が生じるので磁気共鳴が発生することはなく、入射波は出力ポートＰ２に伝送される。一方、出力ポートＰ２からの入射波は、副線路からの反射波によって交点に正の円偏波が生じるので磁気共鳴して吸収される。
【００１７】
以下に、フェライト・磁石素子９と回路基板３０との接続関係について説明する。図４に示すように、フェライト１０の下面には中心電極１５のそれぞれの端部に電気的に接続された接続用電極１５ａ（入力ポートＰ１に相当）、接続用電極１５ｂ（出力ポートＰ２に相当）、及び、対向電極１７の端部に電気的に接続された接続用電極１７ａ（グランドポートＰ３に相当）が設けられている。さらに、永久磁石２０Ａ，２０Ｂ及び接着剤２１の下面には接続用電極１５ａ，１５ｂ，１７ａと接続された接続用補助電極１８ａ，１８ｂ，１８ｃが設けられている。永久磁石２０Ｂの下面に設けられた接続用補助電極１８ａ，１８ｂは永久磁石２０Ａの下面には延在しておらず、永久磁石２０Ａの下面に設けられた接続用補助電極１８ｃは永久磁石２０Ｂの下面には延在しておらず、かつ、接続用補助電極１８ａ，１８ｂ，１８ｃはフェライト１０の長辺方向に沿って千鳥状に配置されている。
【００１８】
フェライト・磁石素子９を回路基板３０上に実装した際、接続用補助電極１８ａは入力端子電極３１と接続され、接続用補助電極１８ｂは出力端子電極３２と接続され、接続用補助電極１８ｃは中継端子電極３３と接続される。リフローはんだ処理による実装時において、接続用補助電極１８ａ，１８ｂ，１８ｃはフェライト・磁石素子９の図４中左右上下に分散されているため、溶融したはんだの張力がフェライト１０の両側及び長辺方向で均衡し、フェライト・磁石素子９の位置ずれが防止される。しかも、接続用補助電極１８ａ，１８ｂ，１８ｃは一方の永久磁石２０Ａ又は２０Ｂの下面にのみ設けられているため、回路基板３０の端子電極３１，３２，３３を他方の永久磁石２０Ｂ又は２０Ａの下面にまで延長する必要はなく、換言すれば、端子電極３１，３２，３３は短くて済み、回路基板３０が大型化したり、端子電極３１，３２，３３のレイアウトの自由度を制約することはない。
【００１９】
ここで、接続用補助電極１８ａ，１８ｂ，１８ｃを設けない場合、回路基板３０上に形成される端子電極３１，３２，３３，３４を比較例として図５に示す。比較例では、端子電極３３は長くなり、また、端子電極３１，３２，３３が近接するので短絡の発生につながる。
【００２０】
（第２実施例、図６参照）
第２実施例は、前記第１実施例で示した回路基板３０の表面に、端子電極３１，３２，３３を部分的に覆い、かつ、フェライト１０の下面に設けた接続用電極１５ａ，１５ｂ，１７ａに対向するはんだレジスト膜１９（例えば、エポキシ樹脂を主成分とするはんだレジスト材）を設けたものである。
【００２１】
はんだレジスト膜１９を設けることで、リフローはんだ処理時に端子電極３１，３２，３３上の溶融はんだが拡散する領域が限定される。これにて、溶融はんだの張力が一方向に増大することを防ぎ、フェライト・磁石素子９の位置ずれ防止効果をより高めることができる。
【００２２】
（第３実施例、図７〜図９参照）
第３実施例である２ポート型のアイソレータ１Ｂは、図７及び図８に示すように、一対の永久磁石１４１Ａ，１４１Ｂにより直流磁界が印加されるフェライト１３２と、該フェライト１３２に互いに絶縁状態で交差して配置された第１中心電極１３５及び第２中心電極１３６と、平板状ヨーク１１０と、を備えている。
【００２３】
第１中心電極１３５は、導体膜にて形成され、フェライト１３２に１ターン巻回されており、その一端はフェライト１３２の下面に設けた接続用電極１３５ａに接続されて入力ポートＰ１とされ、その他端は電極１３５ａと並置した接続用電極１３５ｂに接続されて出力ポートＰ２とされている。第２中心電極１３６は、導体膜にて形成され、フェライト１３２に第１中心電極１３５と所定の角度で交差した状態で４ターン（ターン数は任意である）巻回されている。第２中心電極１３６の一端は前記電極１３５ｂと共用して出力ポートＰ２とされ、他端はフェライト１３２の下面に設けた接続用電極１３６ａに接続されてグランドポートＰ３とされている。なお、図８では煩雑さを避けるためにフェライト１３２の背面側の電極は図示を省略している。
【００２４】
さらに、入力ポートＰ１と出力ポートＰ２との間に終端抵抗Ｒが第１中心電極１３５と並列に接続され、入力ポートＰ１と出力ポートＰ２との間に、図示しない第１整合用コンデンサが接続され、出力ポートＰ２とグランドポートＰ３との間に図示しない第２整合用コンデンサが接続されている。なお、整合用コンデンサは回路基板１２０に内蔵した電極によって形成されている。
【００２５】
第１及び第２中心電極１３５，１３６を設けたフェライト１３２はその両主面を一対の永久磁石１４１Ａ，１４１Ｂにて接着剤１４２を介して挟着されたフェライト・磁石素子１３０として構成されている。このフェライト・磁石素子１３０は回路基板１２０上にフェライト１３２の主面が基板１２０の表面と直交する方向に実装されている。
【００２６】
回路基板１２０には、入力端子電極１２５、出力端子電極１２６、グランド端子電極１２７がそれぞれ形成されている。接続用電極１３５ａ（ポートＰ１）は入力端子電極１２５に接続され、接続用電極１３５ｂ（ポートＰ２）は出力端子電極１２６に接続され、接続用電極１３６ａ（ポートＰ３）はグランド端子電極１２７に接続される。図７において、黒く塗りつぶした部分が接続部である。終端抵抗Ｒは一端が入力端子電極１２５に接続され、他端が出力端子電極１２６に接続される。回路基板１２０に対するフェライト・磁石素子１３０や終端抵抗Ｒの実装は、周知のリフローはんだ処理によって行われる。
【００２７】
以上の構成からなる２ポート型のアイソレータ１Ｂにおいて、入力ポートＰ１に高周波信号が入力されると、第２中心電極１３６に大きな高周波電流が流れ、第１中心電極１３５にはほとんど高周波電流が流れず、高周波信号は出力ポートＰ２に伝送される。一方、出力ポートＰ２に高周波信号が入力されると、終端抵抗Ｒのインピーダンス特性によって高周波電流が減衰される。
【００２８】
以下に、フェライト・磁石素子１３０と回路基板１２０との接続関係について説明する。図９に示すように、フェライト１３２の下面には中心電極１３５，１３６のそれぞれの端部に電気的に接続された接続用電極１３５ａ，１３５ｂ，１３６ａ、及び、第２中心電極１３６を巻回するための接続用電極１３６ｂ，１３６ｃが設けられている。さらに、永久磁石１４１Ａ，１４１Ｂ及び接着剤１４２の下面には接続用電極１３５ａ，１３５ｂ，１３６ａと接続された接続用補助電極１２８ａ，１２８ｂ，１２８ｃが設けられている。永久磁石１４１Ｂの下面に設けられた接続用補助電極１２８ａ，１２８ｃは永久磁石１４１Ａの下面には延在しておらず、永久磁石１４１Ａの下面に設けられた接続用補助電極１２８ｂは永久磁石１４１Ｂの下面には延在しておらず、かつ、接続用補助電極１２８ａ，１２８ｂ，１２８ｃはフェライト１３２の長辺方向に沿って千鳥状に配置されている。
【００２９】
フェライト・磁石素子１３０を回路基板１２０上に実装した際、接続用補助電極１２８ａは入力端子電極１２５と接続され、接続用補助電極１２８ｂは出力端子電極１２６と接続され、接続用補助電極１２８ｃはグランド端子電極１２７と接続される。リフローはんだ処理による実装時において、接続用補助電極１２８ａ，１２８ｂ，１２８ｃはフェライト・磁石素子１３０の図９中左右上下に分散されているため、溶融したはんだの張力がフェライト１３２の両側及び長辺方向で均衡し、フェライト・磁石素子１３０の位置ずれが防止される。しかも、接続用補助電極１２８ａ，１２８ｂ，１２８ｃは一方の永久磁石１４１Ａ又は１４１Ｂの下面にのみ設けられているため、回路基板１２０の端子電極１２５，１２６，１２７を他方の永久磁石１４１Ｂ又は１４１Ａの下面にまで延長する必要はなく、換言すれば、端子電極１２５，１２６，１２７は短くて済み、回路基板１２０が大型化したり、端子電極１２５，１２６，１２７のレイアウトの自由度を制約することはない。
【００３０】
ここで、接続用補助電極１２８ａ，１２８ｂ，１２８ｃを設けない場合、回路基板１２０上に形成される端子電極１２５，１２６，１２７（特許文献２に記載のアイソレータを想定している）を比較例として図１０に示す。比較例では、端子電極１２５，１２６が長くなる。
【００３１】
なお、本発明に係る非可逆回路素子及びフェライト・磁石素子は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更できることは勿論である。
【産業上の利用可能性】
【００３２】
以上のように、本発明は、非可逆回路素子及びフェライト・磁石素子に有用であり、特に、回路基板に設けられる端子電極の長大化を解消するとともに、リフローはんだ処理での実装時におけるフェライト・磁石素子の位置ずれを防止できる点で優れている。
【符号の説明】
【００３３】
１Ａ，１Ｂ…アイソレータ
９…フェライト・磁石素子
１０…フェライト
１５，１７…電極
２０Ａ，２０Ｂ…永久磁石
１５ａ，１５ｂ，１７ａ…接続用電極
１８ａ，１８ｂ，１８ｃ…接続用補助電極
３０…回路基板
３１，３２，３３，３４…端子電極
１２０…回路基板
１２５，１２６，１２７…端子電極
１２８ａ，１２８ｂ，１２８ｃ…接続用補助電極
１３０…フェライト・磁石素子
１３２…フェライト
１３５，１３６…電極
１３５ａ，１３５ｂ，１３６ａ…接続用電極
１４１Ａ，１４１Ｂ…永久磁石
【図１】
0005754220.tif 000002
【図２】
0005754220.tif 000003
【図３】
0005754220.tif 000004
【図４】
0005754220.tif 000005
【図５】
0005754220.tif 000006
【図６】
0005754220.tif 000007
【図７】
0005754220.tif 000008
【図８】
0005754220.tif 000009
【図９】
0005754220.tif 000010
【図１０】
0005754220.tif 000011