(57)【特許請求の範囲】
【請求項１】
ハイサイド半導体素子およびローサイド半導体素子を有するアーム回路の駆動に用いられる半導体素子の駆動装置であって、
電源に接続する電源端子と、
前記ローサイド半導体素子のオン信号が入力されるローサイド信号入力端子と、
前記電源端子の電源電圧の立ち上がり時にリセット信号を発生させるパワーオンリセット回路部と、
前記パワーオンリセット回路部のリセット信号発生から前記オン信号の立ち下がりまで出力を出し続けるラッチ回路部と、
前記ラッチ回路部の前記出力と前記オン信号との重複期間に遅延期間を加えた長さのパルス信号を生成するパルス生成回路部と、
前記パルス生成回路部の前記パルス信号に基づいて前記ローサイド半導体素子をオンするローサイド駆動回路部と、
前記ローサイド半導体素子のオン期間に充電されるブートストラップコンデンサと接続し、前記ハイサイド半導体素子を駆動するハイサイド駆動回路部と、
を備えることを特徴とする半導体素子の駆動装置。
【請求項２】
前記ハイサイド半導体素子のオン信号が入力されるハイサイド信号入力端子と、
前記ハイサイド信号入力端子への入力信号を第１入力値とし且つ前記ローサイド信号入力端子への入力信号と前記パルス信号とを第２入力値とするインターロック回路部と、
を備え、
前記ハイサイド駆動回路部が、前記インターロック回路部と電気的に接続するとともに、前記第１入力値に応じた信号を前記ハイサイド半導体素子の制御端子に供給し、
前記ローサイド駆動回路部が、前記インターロック回路部と電気的に接続するとともに、前記第２入力値に応じた信号を前記ローサイド半導体素子の制御端子に供給することを特徴とする請求項１に記載の半導体素子の駆動装置。
【請求項３】
前記パワーオンリセット回路部、前記ラッチ回路部、前記パルス生成回路部、前記ローサイド駆動回路部および前記ハイサイド駆動回路部が集積されたことを特徴とする請求項１または２に記載の半導体素子の駆動装置。
【請求項４】
ハイサイド半導体素子およびローサイド半導体素子を有するアーム回路の駆動に用いられる半導体素子の駆動装置であって、
電源に接続する電源端子と、
前記ローサイド半導体素子のオン信号が入力されるローサイド信号入力端子と、
前記ローサイド半導体素子のオン期間に充電されるブートストラップコンデンサと電気的に接続し、前記ブートストラップコンデンサの電圧が所定電圧を下回ったら出力信号を発する電圧識別回路部と、
前記電圧識別回路部が出力信号を出していたら前記ローサイド半導体素子のオン期間を長くしたパルス信号を生成するパルス生成回路部と、
前記パルス生成回路部の前記パルス信号に基づいて前記ローサイド半導体素子をオンするローサイド駆動回路部と、
前記ブートストラップコンデンサと接続し、前記ハイサイド半導体素子を駆動するハイサイド駆動回路部と、
を備えることを特徴とする半導体素子の駆動装置。
【請求項５】
前記電源端子に対してアノードが電気的に接続しかつ前記ブートストラップコンデンサに対してカソードが電気的に接続するブートストラップダイオードを備え、
前記電圧識別回路部が、前記ブートストラップダイオードの前記カソードと前記ブートストラップコンデンサとの間の電圧が所定電圧を下回った期間にリセット信号を発するパワーオンリセット回路部、又は前記ブートストラップコンデンサの電圧を所定電圧と比較する比較器であることを特徴とする請求項４に記載の半導体素子の駆動装置。
【請求項６】
前記電圧識別回路部は、前記電源端子の電圧を前記所定電圧として用いるものであることを特徴とする請求項４または５に記載の半導体素子の駆動装置。
【請求項７】
前記パルス生成回路部は、前記電圧識別回路部の出力に基づく第１オン信号と前記ローサイド信号入力端子への入力信号に基づく第２オン信号とを入力したＡＮＤゲートを有し、前記ＡＮＤゲートの出力に基づいて前記ローサイド半導体素子のオン期間を長くすることを特徴とする請求項４〜６のいずれか１項に記載の半導体素子の駆動装置。
【請求項８】
前記ハイサイド半導体素子のオン信号が入力されるハイサイド信号入力端子と、
前記ハイサイド信号入力端子への入力信号を第１入力値とし且つ前記ローサイド信号入力端子への入力信号と前記パルス信号とを第２入力値とするインターロック回路部と、
を備え、
前記ハイサイド駆動回路部が、前記インターロック回路部と電気的に接続するとともに、前記第１入力値に応じた信号を前記ハイサイド半導体素子の制御端子に供給し、
前記ローサイド駆動回路部が、前記インターロック回路部と電気的に接続するとともに、前記第２入力値に応じた信号を前記ローサイド半導体素子の制御端子に供給することを特徴とする請求項４〜７のいずれか１項に記載の半導体素子の駆動装置。
【請求項９】
前記電圧識別回路部、前記パルス生成回路部、前記ローサイド駆動回路部および前記ハイサイド駆動回路部が集積されたことを特徴とする請求項４〜８のいずれか１項に記載の半導体素子の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の駆動装置に関する。
【背景技術】
【０００２】
従来、例えば、特開平１０−５６７８２号公報に開示されているように、ブートストラップ回路とともに使用され、ハイサイド半導体素子とローサイド半導体素子とを有するアーム回路の駆動に用いられる半導体素子の駆動装置が知られている。この駆動装置の入力端子には、電力変換装置等を構成するアーム回路を駆動するための信号として、ハイサイド半導体素子とローサイド半導体素子のそれぞれをオンオフする入力信号（オン信号）が入力される。当該駆動装置は、その入力信号からハイサイド半導体素子とローサイド半導体素子のそれぞれを駆動するための駆動信号を生成する。生成された駆動信号は、それぞれの各半導体素子の制御端子に与えられる。
【０００３】
当該公報にかかる半導体素子の駆動装置は、いわゆる高耐圧集積回路（以下、ＨＶＩＣとも称す）として提供されている。当該公報にかかるＨＩＶＣは、ブートストラップダイオード（ＢＳＤ）等のブートストラップ回路の構成の一部を内蔵している。ＨＩＶＣは、ブートストラップコンデンサ（ＢＳＣ）からの電圧をハイサイド半導体素子の駆動に用いることができる。
【０００４】
この種の駆動回路とともに用いられるブートストラップコンデンサは、一般に、アーム回路におけるローサイド半導体素子がオンとなる期間に充電されるように回路の構築が行われる。通常、初期動作（起動時）においてブートストラップコンデンサの電圧は低いので、初期動作において先ずブートストラップコンデンサの充電を行うことが必要である。上記公報は、この初期充電に関して、ローサイド半導体素子を予め定めた時間だけ強制的かつ連続的にオンとする技術を開示している。これにより、初期充電の期間を強制的に確保して、確実にブートストラップコンデンサを充電することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−５６７８２号公報
【特許文献２】特開２００２−２３３１６７号公報
【特許文献３】特開２０１０−１２４０８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本来、駆動装置に入力されるオン信号に従って駆動信号が生成され、その駆動信号がローサイド半導体素子の制御端子に与えられる。このようなローサイド半導体素子の通常のオン動作との関係について、上記従来の技術は考慮していない。上記従来の技術は、予め定めた時間だけローサイド半導体素子をオンとするものに過ぎない。具体的には、起動時に、画一的かつ固定的に、所定タイミングにおいて所定時間だけブートストラップコンデンサの充電を行うものに過ぎない。
【０００７】
また、上記従来の技術は、起動時におけるブートストラップコンデンサの充電について言及するにとどまる。ブートストラップコンデンサの電圧は、駆動装置の駆動中（ハイサイド半導体素子のオン動作期間中）に低下し、ローサイド半導体素子のオン動作中に充電される。ハイサイド半導体素子とローサイド半導体素子のそれぞれのオン動作を交互に繰り返す過程で、ブートストラップコンデンサの電圧が予定する電圧値よりも低くなってしまった場合には、ブートストラップコンデンサの電圧を適正範囲に戻すようにその充電機会を意図的に増大させる必要がある。このような事情について従来の技術は適切な解決手段を提供しておらず、未だ改善の余地が残されていた。
【０００８】
本発明は、上述のような課題を解決するためになされたもので、適切なタイミングでブートストラップコンデンサを充電するように改善された半導体素子の駆動装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
第１の発明は、ハイサイド半導体素子およびローサイド半導体素子を有するアーム回路の駆動に用いられる半導体素子の駆動装置であって、
電源に接続する電源端子と、
前記ローサイド半導体素子のオン信号が入力されるローサイド信号入力端子と、
前記電源端子の電源電圧の立ち上がり時にリセット信号を発生させるパワーオンリセット回路部と、
前記パワーオンリセット回路部のリセット信号発生から前記オン信号の立ち下がりまで出力を出し続けるラッチ回路部と、
前記ラッチ回路部の前記出力と前記オン信号との重複期間に遅延期間を加えた長さのパルス信号を生成するパルス生成回路部と、
前記パルス生成回路部の前記パルス信号に基づいて前記ローサイド半導体素子をオンするローサイド駆動回路部と、
前記ローサイド半導体素子のオン期間に充電されるブートストラップコンデンサと接続し、前記ハイサイド半導体素子を駆動するハイサイド駆動回路部と、
を備えることを特徴とする。
【００１０】
第２の発明は、ハイサイド半導体素子およびローサイド半導体素子を有するアーム回路の駆動に用いられる半導体素子の駆動装置であって、
電源に接続する電源端子と、
前記ローサイド半導体素子のオン信号が入力されるローサイド信号入力端子と、
前記ローサイド半導体素子のオン期間に充電されるブートストラップコンデンサと電気的に接続し、前記ブートストラップコンデンサの電圧が所定電圧を下回ったら出力信号を発する電圧識別回路部と、
前記電圧識別回路部が出力信号を出していたら前記ローサイド半導体素子のオン期間を長くしたパルス信号を生成するパルス生成回路部と、
前記パルス生成回路部の前記パルス信号に基づいて前記ローサイド半導体素子をオンするローサイド駆動回路部と、
前記ブートストラップコンデンサと接続し、前記ハイサイド半導体素子を駆動するハイサイド駆動回路部と、
を備えることを特徴とする。
【発明の効果】
【００１１】
第１の発明によれば、初期動作時にブートストラップコンデンサの充電を行うに当たって、電源オン後における初回のオン信号を正確に識別したうえで、このオン信号の幅を拡大することができる。これにより、ローサイド半導体素子で本来予定されるオン動作を反映させたうえでブートストラップの充電期間を確保でき、初期動作時におけるブートストラップコンデンサの充電タイミングをより適切なものとすることができる。
【００１２】
第２の発明によれば、所定電圧との比較に基づき、ブートストラップコンデンサの電圧低下時に、ローサイド半導体素子のオン期間を調節することができる。これにより、初期動作時からその後の駆動中に渡って、必要なタイミングでブートストラップコンデンサを充電することができる半導体装置の駆動装置が提供される。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態１にかかる半導体素子の駆動装置の構成を示す回路図である。
【図２】本発明の実施の形態１にかかる半導体素子の駆動装置の動作（回路各部の信号の時間的推移）を示すタイムチャートである。
【図３】本発明の実施の形態２にかかる半導体素子の駆動装置の構成を示す回路図である。
【図４】本発明の実施の形態２にかかる半導体素子の駆動装置の動作（回路各部の信号の時間的推移）を示すタイムチャートである。
【図５】本発明の実施の形態３にかかる半導体素子の駆動装置の構成を示す回路図である。
【図６】本発明の実施の形態３にかかる半導体素子の駆動装置の動作（回路各部の信号の時間的推移）を示すタイムチャートである。
【図７】本発明の実施の形態４にかかる半導体素子の駆動装置の構成を示す回路図である。
【図８】本発明の実施の形態４にかかる半導体素子の駆動装置の動作（回路各部の信号の時間的推移）を示すタイムチャートである。
【図９】本発明の実施の形態３にかかる半導体素子の駆動装置の変形例の構成を示す回路図である。
【発明を実施するための形態】
【００１４】
実施の形態１．
図１は、本発明の実施の形態１にかかる半導体素子の駆動装置の構成を示す回路図である。図２は、本発明の実施の形態１にかかる半導体素子の駆動装置の動作（回路各部の信号の時間的推移）を示すタイムチャートである。説明の便宜のために、図１において回路上の配線近傍に、ＶＣＣ、ＬＰＯＲ，ＬＰＯＲ´、ＬＩＮ、ＨＩＮ、ａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ、ＬＩＮ´、ＨＩＮ´、ＬＯ、ＨＯという符号をそれぞれ付している。これらの符号は、それぞれ、当該配線を流れる信号（出力）を意味するものとし、各信号を図２のタイムチャート上に表している。
【００１５】
実施の形態１にかかる半導体素子の駆動装置は、高耐圧集積回路（High Voltage IC）であるＨＶＩＣ１０として提供される。ＨＶＩＣ１０は、ハイサイドパワー素子２およびローサイドパワー素子４からなるアーム回路を駆動する。ハイサイドパワー素子２およびローサイドパワー素子４は、半導体スイッチング素子であり、具体的にはＭＯＳＦＥＴである。ただし、ＭＯＳＦＥＴに代えて、ＩＧＢＴであってもよい。ＨＶＩＣ１０の端子ＨＯは、ハイサイドパワー素子２のゲート端子に接続しており、ＨＶＩＣ１０の端子ＬＯは、ローサイドパワー素子４のゲート端子に接続している。
【００１６】
ＨＶＩＣ１０は、電源ＶＣＣに接続する電源端子と、ローサイドパワー素子４のオン信号ＬＩＮが入力されるローサイド信号入力端子と、ハイサイドパワー素子２のオン信号ＨＩＮが入力されるハイサイド信号入力端子と、を備えている。ＶＣＣは、制限抵抗Ｒ１の一端に接続している。制限抵抗Ｒ１の他端は、ブートストラップダイオードＢＳＤのアノードに接続している。ブートストラップダイオードＢＳＤのカソードは、端子ＶＢに接続している。
【００１７】
（ローサイドＰＯＲ回路、ＶＣＣ、ＬＰＯＲ）
ＨＶＩＣ１０は、ローサイドＰＯＲ回路１２を備えている。ローサイドＰＯＲ回路１２は、電源電圧ＶＣＣの立ち上がり時にリセット信号を発生させるパワーオンリセット回路である。図２のＶＣＣに示す電源電圧の立ち上がり時に、ＬＰＯＲのように一定期間リセット信号を示すことができる。
【００１８】
（ファーストパルス幅拡大回路）
ＨＶＩＣ１０は、ファーストパルス幅拡大回路２０を備えている。後述するように、ファーストパルス幅拡大回路２０は、ＬＩＮの複数のパルス信号のうち１ｓｔパルス信号のみに対してさらに遅延期間を加えた長さのパルス信号を、生成することができる。
【００１９】
ファーストパルス幅拡大回路２０は、ローサイドＰＯＲ回路１２のリセット信号発生からオン信号の立ち下がりまで出力を出し続けるラッチ回路部としての、フリップフロップ回路２７を備えている。フリップフロップ回路２７は、セット側のＮＯＲゲート２４とリセット側のＮＯＲゲート２６とを有している。ＬＩＮは、ワンショット回路２２を介して、ＮＯＲゲート２６に入力される。ＮＯＲゲート２６には、ＮＯＲゲート２４の出力が入力される。一方、ＮＯＲゲート２４には、ローサイドＰＯＲ回路１２がインバータ１４で反転された信号であるＬＰＯＲ´が入力される。ＮＯＲゲート２４には、ＮＯＲゲート２６の出力も入力される。このように構成されたフリップフロップ回路２７は、ＬＰＯＲ´とワンショット回路２２の出力ａとが入力されるＲＳフリップフロップ回路（すなわちエッジトリガ）として働く。フリップフロップ回路２７の出力ｂは、電源投入後のリセット信号発生（ＬＰＯＲ´の立ち上がり）から、ＬＩＮの最初のパルス信号（１ｓｔパルス信号）の立下りまでの間のみ、ハイ信号となる。そして、出力ｂは、その最初のハイ信号の後、ロー信号に切り替わった後は、連続的にロー信号でありつづける。つまり、ＬＩＮに入力される２つめ以降のパルス信号（２ｎｄパルス信号）に対しては、出力ｂはロー信号である。
【００２０】
フリップフロップ回路２７の出力ｂは、ＡＮＤゲート２８に入力されている。ＡＮＤゲート２８には、ＬＩＮも入力される。ＡＮＤゲート２８の出力ｃはインバータ３０に入力される。ここで、実施の形態１では、この出力ｃを「１ｓｔパルス識別信号」とも称す。出力ｃは、ＡＮＤゲート２８によってＬＩＮと出力ｂとの論理積（ＡＮＤ）を求めたものである。よって出力ｄは、「フリップフロップ回路２７の出力ｂ」と「ハイサイドパワー素子２のオン信号ＬＩＮ」との重複期間だけハイとなる。このようにすることで、出力ｃは、ＬＩＮに入力される複数のパルス信号のうち、電源電圧立ち上がり後の最初のパルス信号のみを抽出したパルス波形を示すことができる。
【００２１】
インバータ３０の出力は、インバータ３２へ入力される。インバータ３０とインバータ３２の間には、コンデンサＣ２０の一端が接続されており、このコンデンサＣ２０の他端はグランドに接続されている。これらの素子は遅延回路を構成しており、この遅延回路により出力ｃに表れる１ｓｔパルス識別信号のパルス幅を出力ｄのごとく長くすることができる。つまり、出力ｃのパルス信号の立下り時期を、所定の期間だけ遅延させて、パルス幅を拡大することができる。この遅延の程度つまりパルス幅の拡大量は、インバータ定数とコンデンサ容量とで決めることができる。
【００２２】
インバータ３４に出力ｃが入力され、出力ｃが反転した出力ｅが、ＡＮＤゲート３６に入力される。ＡＮＤゲート３６には、ＬＩＮも入力される。その結果、これらの論理積が出力ｆとして表れる。この出力ｆは、ＬＩＮの複数のパルス信号のうち、２ｎｄパルス信号以降のパルス信号のみを示すことができる。
【００２３】
ＯＲゲート３８には、出力ｄと出力ｆが入力される。ＯＲゲート３８の出力ｇは、出力ｄと出力ｆの論理和（ＯＲ）である。つまり、１ｓｔパルスが拡大されたパルス信号である出力ｄと、ＬＩＮの２ｎｄパルス信号以降のパルス信号である出力ｆとを足し合わせたものが、出力ｇである。
【００２４】
（インターロック回路）
インターロック回路とは、２つの入力信号（第１入力値と第２入力値）のうち、先に動作したほう（ハイとなったほう）が優先し、他方の動作（ハイとなる動作）を禁止する回路のことをいう。
【００２５】
ＨＶＩＣ１０は、インターロック回路４０を備えている。インターロック回路４０は、ＮＡＮＤゲート４２、ＮＡＮＤゲート４４、インバータ４６およびインバータ４８を備えている。ＮＡＮＤゲート４２には、ハイサイドパワー素子２のオン信号であるＨＩＮおよびＮＡＮＤゲート４４の出力が入力される。ＮＡＮＤゲート４４には、上述した出力ｇと、ＮＡＮＤゲート４２の出力とが入力される。インバータ４６は、ＮＡＮＤゲート４２の出力を反転させてＨＩＮ´として出力する。インバータ４８は、ＮＡＮＤゲート４４の出力を反転させてＬＩＮ´として出力する。つまり、インターロック回路４０へは、第１入力値としてＨＩＮが入力されるとともに、第２入力値として出力ｇが入力される。前述したとおり、出力ｇは、「１ｓｔパルス信号が拡大された出力ｄと、２ｎｄパルス信号以降のパルス信号である出力ｆとの論理和」である。
【００２６】
インターロック回路４０を介在させることによって、ＨＩＮと出力ｇとの間に両方がハイとなる期間があったとしても、その期間はＨＩＮと出力ｇのうち先にハイとなっているほうが優先し他方はローのまま保持されることができる。この動作を表すのが、図２のＬＩＮ´およびＨＩＮ´である。出力ｇは、ＨＩＮとの間で一部重複してハイとなる期間がある。しかし、ＨＩＮ´に破線で表すとおりパルス信号の立ち上がりが遅らされて、一定期間はローのままに維持される（ハイとなることを禁止される）。結果、ＨＩＮ´は実線のようになり、ＨＩＮのパルス幅が短縮化されたパルス信号としてＨＩＮ´が生成されたことになる。つまり、１ｓｔパルス幅の拡大分だけ、ＨＩＮ入力信号幅を減少させることができる。
【００２７】
（ワンショットレベルシフト回路）
ＨＩＮ´は、ワンショットレベルシフト回路５０を介してハイサイド駆動回路６０に入力される。ワンショットレベルシフト回路５０により、ローサイドからハイサイドへの信号伝達を確保することができる。ＬＩＮ´は、ローサイド駆動回路６２に入力される。ハイサイド駆動回路６０は、インターロック回路４０と電気的に接続するとともに、第１入力値に応じた信号（ＨＩＮ´）をＨＯに出力してハイサイドパワー素子２の制御端子に供給する。ローサイド駆動回路６２も、インターロック回路４０と電気的に接続するとともに、第２入力値に応じた信号（ＬＩＮ´）を端子ＬＯに出力してローサイドパワー素子４の制御端子に供給する。
【００２８】
ハイサイド駆動回路６０は、端子ＶＢおよび端子ＶＳによってブートストラップコンデンサＢＳＣと接続している。ＶＳは、ハイサイドパワー素子２のソースとローサイドパワー素子４のドレーンの中間点に、電気的に接続している。ブートストラップコンデンサＢＳＣは、ローサイドパワー素子４のオン期間に充電される。実施の形態１によれば、図２の最下段のＢＳＣ間電圧に示すように充電及び放電がされる。
【００２９】
実施の形態１によれば、ファーストパルス幅拡大回路２０により拡大されたパルス信号である出力ｄを、ＬＯに出力できるので、このようなパルス幅が拡大された期間の分だけ、ブートストラップコンデンサＢＳＣの充電期間を長めに確保することができる。十分に充電されたブートストラップコンデンサＢＳＣは、その電圧をハイサイド駆動回路６０の駆動に用いることができる。
【００３０】
実施の形態１にかかるＨＶＩＣ１０は、ローサイドＰＯＲ回路１２、ファーストパルス幅拡大回路２０（フリップフロップ回路２７を含む）、ハイサイド駆動回路６０、およびローサイド駆動回路６２が集積回路装置として集積されたものである。このような構成によれば、特開平１０−５６７８２号公報が示す先行技術に対して下記の有利な効果を発揮する。
【００３１】
特開平１０−５６７８２号公報にかかるインバータ装置の駆動方法によれば、オンオフ信号発生部が、前もって設定した期間中、下アーム半導体スイッチング素子を連続オン状態とする。しかしながら、当該公報に係る技術では、ＨＶＩＣの上位システム（演算装置を備えたオンオフ信号発生部）で、ブートストラップコンデンサを初期充電すべきかどうかの判断を行わざるをえない。この場合、システム開発上の負荷が増大するという問題がある。
【００３２】
この点、実施の形態１によれば、ＨＶＩＣ１０が、その内部に、ブートストラップコンデンサＢＳＣを初期充電すべきかどうかの判断機能を備えている。つまり、ローサイドＰＯＲ回路１２によるパワーオンリセット信号により、適切なタイミングで初期充電を開始することができる。これにより、システム全体の簡略化を実現しつつ、確実にブートストラップコンデンサＢＳＣの初期充電を実施可能なＨＶＩＣが提供される。
【００３３】
実施の形態２．
図３は、本発明の実施の形態２にかかる半導体素子の駆動装置の構成を示す回路図である。図４は、本発明の実施の形態２にかかる半導体素子の駆動装置の動作（回路各部の信号の時間的推移）を示すタイムチャートである。説明の便宜のために、図３において回路上の配線近傍に、ＶＣＣ、ＨＰＯＲ、ＨＰＯＲ´、ＬＩＮ、ＨＩＮ、ａ、ｂ、ｃ、ＬＩＮ´、ＨＩＮ´、ＬＯ、ＨＯという符号をそれぞれ付している。これらの符号は、それぞれ、当該配線を流れる信号（出力）を意味するものとし、各信号を図４のタイムチャート上に表している。
【００３４】
実施の形態２にかかる半導体素子の駆動装置は、高耐圧集積回路（High Voltage IC）であるＨＶＩＣ１１０として提供される。ＨＶＩＣ１１０は、ハイサイドＰＯＲ回路１１１、ワンショット逆レベルシフト回路１１２、パルス幅拡大回路１２０を備えている。一方、ＨＶＩＣ１０とは異なり、ローサイドＰＯＲ回路１２、ファーストパルス幅拡大回路２０は備えていない。この点を除き、ＨＶＩＣ１１０は、ＨＶＩＣ１０と同様の構成を備えているため、同一の符号を付してその説明を省略ないしは簡略化する。
【００３５】
ＨＶＩＣ１１０は、ハイサイドＰＯＲ回路１１１、ワンショット逆レベルシフト回路１１２およびインバータ１４の直列回路を備えている。この回路は、ブートストラップコンデンサＢＳＣの電圧が所定電圧を下回ったら、これに応じて特定の出力信号を発することができる。
【００３６】
すなわち、ハイサイドＰＯＲ回路１１１は、ブートストラップダイオードＢＳＤのカソードに接続している。ブートストラップダイオードＢＳＤは、電源端子（電源電圧ＶＣＣ）に対して制限抵抗Ｒ１を介してアノードが電気的に接続しており、かつブートストラップコンデンサに対してカソードが電気的に接続している。ハイサイドＰＯＲ回路１１１は、ブートストラップダイオードＢＳＤのカソードとブートストラップコンデンサＢＳＣとの間の電圧が所定電圧を下回ったら、リセット信号（ロー信号）を発する。この出力の様子が、図４においてＨＰＯＲに示されている。ＢＳＣ間電圧が所定電圧Ｖｔｈを下回ったら、ＨＰＯＲはローであり、ＢＳＣ間電圧が所定電圧Ｖｔｈ以上であれば、ＨＰＯＲはハイとなっている。ハイサイドＰＯＲ回路１１１は、初期動作時つまりＶＣＣの立ち上り時のみならず、ＶＣＣが安定した後も、継続して上記の出力変化を実施する。
【００３７】
ハイサイドＰＯＲ回路１１１の出力は、ワンショットレベルシフト回路５０およびインバータ１４を介して、反転信号ＨＰＯＲ´となる。ＨＰＯＲ´は、パルス幅拡大回路１２０に入力される。
【００３８】
ＨＶＩＣ１１０はパルス幅拡大回路１２０を備えており、パルス幅拡大回路１２０はＡＮＤゲート１２２と、フリップフロップ回路２７と、ＯＲゲート１２８とを備えている。ＨＰＯＲ´およびＬＩＮが、ＡＮＤゲート１２２に入力される。ＡＮＤゲート１２２の出力ａは、フリップフロップ回路２７のセット入力となる。これにより、ＬＩＮがハイのときに、ＬＩＮパルス幅を伸ばすかどうかの判定を実施する。つまり、第１の条件として、ＬＩＮがハイである状態すなわちローサイドパワー素子４をオンにすべきタイミングであることが必要である。さらに、第２の条件として、ブートストラップコンデンサＢＳＣの電圧が所定電圧Ｖｔｈを下回っていること、つまりＨＰＯＲ´がハイであることが必要である。この第１の条件および第２の条件がともに成立していると、出力ａがハイとなり、出力ｂが立ち上がる。
【００３９】
一方、フリップフロップ回路２７のリセット入力には、ＨＰＯＲが入力される。ＨＰＯＲは、ブートストラップコンデンサＢＳＣがＶｔｈ以上となればハイとなる。従って、ブートストラップコンデンサＢＳＣの電圧が十分に高くなれば、フリップフロップ回路２７にリセット信号が入力され、出力ｂが立ち下がってローとなる。
【００４０】
ＯＲゲート１２８は、出力ｂとＬＩＮとの論理和である出力ｃを発する。この出力ｃは、インターロック回路４０に入力される。出力ｃは、図４に示すとおり、出力ｂがハイである場合には出力ｂがローとなるまでＬＩＮ信号の立ち下り時期を遅延させたパルス信号を示す。出力ｂがローとなるのは、ブートストラップコンデンサＢＳＣの充電が十分に行われた場合である。つまり、出力ｂの立ち下がりタイミングは、ＬＩＮのパルス信号の伸張を終了するタイミングを示している。
【００４１】
以上のように、ＨＶＩＣ１１０によれば、ハイサイドＰＯＲ回路１１１のリセット信号（ロー信号）が発生している間は、ＬＩＮのパルス信号の立下り時期が遅延される。その結果、パルス幅が拡大されたＬＩＮ´が生成されることとなり、このＬＩＮ´によりローサイドパワー素子４のオン期間を長くしたパルス信号がＬＯに出力される。出力ｃをインターロック回路４０に入力してＬＩＮ´信号に反映させることにより、ブートストラップコンデンサＢＳＣの容量によらず、十分な充電が行われるまで、確実にＬＩＮのパルス信号の幅を拡大することができる。
【００４２】
ローサイドパワー素子４のオン信号のパルス幅拡大の様子は、図４において、ＬＩＮ´およびＬＯのパルス幅（実線）が、もとのＬＩＮ波形（破線）から長く拡大されていることから理解できる。この様子は、図４において、ＬＩＮ´およびＬＯのパルス幅が、もとのＬＩＮ波形（破線）から長く拡大されていることから理解できる。また、このパルス幅拡大に応じた、ハイサイド側のオン信号の縮小は、図４において、ＨＩＮ´およびＨＯのパルス幅（実線）が、もとのＨＩＮ波形（破線）から縮小されていることから理解できる。
【００４３】
なお、ＨＶＩＣ１１０は、ハイサイドＰＯＲ回路１１１のＨＰＯＲに基づくオン信号（ＨＰＯＲ´）とＬＩＮとを入力したＡＮＤゲート１２２を有している。実施の形態２では、このＡＮＤゲート１２２の出力に基づいて、ローサイドパワー素子４のオン期間を長くする。
【００４４】
実施の形態２にかかるＨＶＩＣ１１０においても、ハイサイドＰＯＲ回路１１１、パルス幅拡大回路１２０等の回路部が集積回路装置として集積されている。これにより、実施の形態１と同様に、システム全体の簡略化が可能である。
【００４５】
実施の形態３．
図５は、本発明の実施の形態３にかかる半導体素子の駆動装置の構成を示す回路図である。図６は、本発明の実施の形態３にかかる半導体素子の駆動装置の動作（回路各部の信号の時間的推移）を示すタイムチャートである。説明の便宜のために、図５において回路上の配線近傍に、ＶＣＣ、ＬＩＮ、ＨＩＮ、ａ、ｂ、ｃ、ｄ、ＬＩＮ´、ＨＩＮ´、ＬＯ、ＨＯという符号をそれぞれ付している。これらの符号は、それぞれ、当該配線を流れる信号（出力）を意味するものとし、各信号を図６のタイムチャート上に表している。
【００４６】
実施の形態３にかかる半導体素子の駆動装置は、高耐圧集積回路（High Voltage IC）であるＨＶＩＣ２１０として提供される。ＨＶＩＣ２１０は、比較器２１４、パルス幅拡大回路２２０を備えている。一方、ＨＶＩＣ１０とは異なり、ローサイドＰＯＲ回路１２、ファーストパルス幅拡大回路２０は備えていない。この点を除き、ＨＶＩＣ１１０は、ＨＶＩＣ１０と同様の構成を備えているため、同一の符号を付してその説明を省略ないしは簡略化する。
【００４７】
比較器２１４は、プラス端子がリファレンス電圧Ｖｒｅｆと接続しており、マイナス端子が制限抵抗Ｒ１とブートストラップダイオードＢＳＤのアノードの間の電圧とを比較する。
実施の形態３では、ブートストラップコンデンサＢＳＣの電圧を、ブートストラップダイオードＢＳＤのアノードの電圧によりいわば間接的にＶｒｅｆと比較している。しかしながら、ブートストラップコンデンサＢＳＣの電圧値を直接的に比較器２１４への入力信号とするなどして、直接的に所定電圧と比較してもよい。
【００４８】
比較器２１４の出力ｃは、パルス幅拡大回路２２０に入力される。パルス幅拡大回路２２０は、ＯＲゲート２２２を備えている。ＯＲゲート２２２は、出力ｃとＬＩＮの入力を受けて、それらの論理和に従って信号（出力ｄ）を出力する。
【００４９】
実施の形態３における電圧ｂは、制限抵抗Ｒ１とブートストラップダイオードＢＳＤとの間の電圧であり、つまり出力ｂが流れる配線２１８の電圧である。ローサイドパワー素子４がオンとなって、ＶＣＣ、ブートストラップコンデンサＢＳＣ、そしてグランドへと連通する経路（充電経路）が生じた場合において、ブートストラップコンデンサＢＳＣで放電がなされて電圧が低下していると、電圧ｂがＶｒｅｆより低くなる。図６に示すように、電圧ｂが電圧ａ（つまりＶｒｅｆ）より低いと、出力ｃはハイとなる。従って、ＬＩＮのパルス信号の立ち上がりによってブートストラップコンデンサＢＳＣの充電経路が生じた後、ブートストラップコンデンサＢＳＣが十分に充電されて電圧ｂがＶｒｅｆと一致するまで、出力ｃはハイを維持することができる。
【００５０】
出力ｃがハイである限り、ＬＩＮのパルス信号が立ち下がっても、ＯＲゲート２２２の出力ｄはハイとなる。従って、ＬＩＮのパルス信号の立ち上がってから、ブートストラップコンデンサＢＳＣが十分に充電されて電圧ｂがＶｒｅｆと一致するまでは、そのＬＩＮのパルス信号の立下りが遅延する。よって、図６に示すように、ＬＩＮのパルス幅が拡大された出力ｄが生成されることとなる。
【００５１】
出力ｄは、インターロック回路４０に入力される。インターロック回路４０は、ＨＩＮおよび出力ｄの入力を受けて、ＨＩＮ´およびＬＩＮ´を出力する。このように、ＨＶＩＣ２１０によれば、出力ｄにより、ローサイドパワー素子４のオン期間を長くしたパルス信号（ＬＩＮ´）を生成することができる。
【００５２】
ローサイド側のオン信号のパルス幅拡大と縮小の様子は、図６において、ＬＩＮ´およびＬＯのパルス幅（実線）が、もとのＬＩＮ波形（破線）から長く拡大されていることから理解できる。このパルス幅拡大に応じた、ハイサイド側のオン信号の縮小は、図６において、ＨＩＮ´およびＨＯのパルス幅（実線）が、もとのＨＩＮ波形（破線）から縮小されていることから理解できる。
【００５３】
実施の形態３にかかるＨＶＩＣ２１０によれば、実施の形態２のＨＶＩＣ１１０とは異なり、ハイサイドＰＯＲ回路１１１およびワンショット逆レベルシフト回路１１２を有さなくとも良い。これらの回路の省略により、ＨＶＩＣ１１０と比べて、ＨＶＩＣ２１０は回路規模を小さくすることができる。
【００５４】
なお、リファレンス電圧Ｖｒｅｆの電圧源２１６は、制限抵抗Ｒ１およびブートストラップダイオードＢＳＤの温度特性をキャンセルするように、それらと同一の温度特性を有するものであってもよい。
なお、図９に示すように、制限抵抗Ｒ１とブートストラップダイオードＢＳＤの接続点（符号ｂを付した配線）とグランドＧＮＤとの間に、クランプ用ツェナー２１５を備えても良い。
【００５５】
実施の形態４．
図７は、本発明の実施の形態４にかかる半導体素子の駆動装置の構成を示す回路図である。図８は、本発明の実施の形態４にかかる半導体素子の駆動装置の動作（回路各部の信号の時間的推移）を示すタイムチャートである。説明の便宜のために、図７において回路上の配線近傍に、ＶＣＣ、ＬＩＮ、ＨＩＮ、ａ、ｂ、ｃ、ＬＩＮ´、ＨＩＮ´、ＬＯ、ＨＯという符号をそれぞれ付している。これらの符号は、それぞれ、当該配線を流れる信号（出力）を意味するものとし、各信号を図８のタイムチャート上に表している。
【００５６】
実施の形態４にかかる半導体素子の駆動装置は、高耐圧集積回路（High Voltage IC）であるＨＶＩＣ３１０として提供される。ＨＶＩＣ３１０は、比較器３１４周辺の構成を除き、ＨＶＩＣ２１０と同様の構成を備えているため、同一の符号を付してその説明を省略ないしは簡略化する。
【００５７】
比較器３１４のプラス端子には、配線３１５を介して、配線３１１の電圧が入力される。この点が、ＨＶＩＣ２１０においてリファレンス電圧Ｖｒｅｆを比較器２１４のプラス端子に入力していたのとは、異なっている。
【００５８】
配線３１１は、電源電圧ＶＣＣが入力される電源端子と、制限抵抗Ｒ１との間を結ぶ配線である。つまり、電源電圧ＶＣＣが比較器３１４のプラス端子に入力され、制限抵抗Ｒ１による電圧降下後の電圧が比較器３１４のマイナス端子に入力される。このように、ＨＶＩＣ３１０において、電源端子の電圧ＶＣＣが、実施の形態３のリファレンス電圧そのものとして用いられる。これにより、実施の形態３と異なり、比較器を用いた検出の対象となる電圧がＶＣＣ電圧の値に依存しない。従って、ＶＣＣ電圧の値が異なったときも、ブートストラップコンデンサＢＳＣの電圧に基づく出力ｂのハイへの切り替えを、精度良く実施することができる。
【００５９】
なお、ローサイド側のオン信号のパルス幅拡大と縮小の様子は、図８において、ＬＩＮ´およびＬＯのパルス幅（実線）が、もとのＬＩＮ波形（破線）から長く拡大されていることから理解できる。このパルス幅拡大に応じた、ハイサイド側のオン信号の縮小は、図８において、ＨＩＮ´およびＨＯのパルス幅（実線）が、もとのＨＩＮ波形（破線）から縮小されていることから理解できる。
【符号の説明】
【００６０】
２  ハイサイドパワー素子
４  ローサイドパワー素子
１０、１１０、２１０、３１０  ＨＶＩＣ
１２  ローサイドＰＯＲ回路
１４  インバータ
２０  ファーストパルス幅拡大回路
２２  ワンショット回路
２７  フリップフロップ回路
４０  インターロック回路
５０  ワンショットレベルシフト回路
６０  ハイサイド駆動回路
６２  ローサイド駆動回路
１１１  ハイサイドＰＯＲ回路
１１２  ワンショット逆レベルシフト回路
１２０、２２０  パルス幅拡大回路
２１４、３１４  比較器
２１６  電圧源
２１８  配線
３１１、３１５  配線
ＢＳＣ  ブートストラップコンデンサ
ＢＳＤ  ブートストラップダイオード
Ｃ２０  コンデンサ
【図１】
0005754399.tif 000002
【図２】
0005754399.tif 000003
【図３】
0005754399.tif 000004
【図４】
0005754399.tif 000005
【図５】
0005754399.tif 000006
【図６】
0005754399.tif 000007
【図７】
0005754399.tif 000008
【図８】
0005754399.tif 000009
【図９】
0005754399.tif 000010