(57)【特許請求の範囲】
【請求項１】
金属よりなる基材と、
前記基材の上に形成されたソース電極と、
前記基材の上に形成され、前記ソース電極に重なる開口を備えた第１の絶縁膜と、
前記開口の横の前記第１の絶縁膜の上に形成されたゲート電極と、
前記開口の側面に形成されたゲート絶縁膜と、
前記第１の絶縁膜の上に形成され、前記開口に繋がる凹部を備えた第２の絶縁膜と、
前記開口と前記凹部のそれぞれの内側と前記第２の絶縁膜の上に形成され、酸化物半導体を材料とするチャネルと、
前記凹部の横の前記チャネルの上に形成されたドレイン電極と、
を有することを特徴とする縦型電界効果トランジスタ。
【請求項２】
前記凹部は、前記基材に向かって直径が小さくなることを特徴とする請求項１に記載の縦型電界効果トランジスタ。
【請求項３】
前記凹部内における前記チャネルの断面積は、前記基材から離れるにつれて大きくなることを特徴とする請求項１又は請求項２に記載の縦型電界効果トランジスタ。
【請求項４】
前記基材は、電気機器の筐体であることを特徴とする請求項１乃至請求項３のいずれか１項に記載の縦型電界効果トランジスタ。
【請求項５】
金属よりなる基材と、
前記基材の上に形成されたソース電極と、
前記基材の上に形成され、前記ソース電極に重なる開口を備えた第１の絶縁膜と、
前記開口の横の前記第１の絶縁膜の上に形成されたゲート電極と、
前記開口の側面に形成されたゲート絶縁膜と、
前記第１の絶縁膜の上に形成され、前記開口に繋がる凹部を備えた第２の絶縁膜と、
前記開口と前記凹部のそれぞれの内側と、前記第２の絶縁膜の上に形成され、酸化物半導体を材料とするチャネルと、
前記凹部の横の前記チャネルの上に形成されたドレイン電極と、
を備えた縦型電界効果トランジスタを有することを特徴とする電子機器。
【請求項６】
基材の上にソース電極を形成する工程と、
前記基材と前記ソース電極のそれぞれの上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上であって、平面視で前記ソース電極と重なる部分に、ゲート電極を形成する工程と、
前記第１の絶縁膜と前記ゲート電極のそれぞれの上に第２の絶縁膜を形成する工程と、
前記ゲート電極の上方の前記第２の絶縁膜に凹部を形成する工程と、
前記第２の絶縁膜、前記ゲート電極、及び前記第１の絶縁膜に開口を形成することにより、該開口内に前記ソース電極を露出させる工程と、
前記開口内に露出した前記ゲート電極の側面にゲート絶縁膜を形成する工程と、
前記開口と前記凹部のそれぞれの内側と前記第２の絶縁膜の上に、酸化物半導体を材料とするチャネルを形成する工程と、
前記凹部の横の前記チャネルの上にドレイン電極を形成する工程と、
を有することを特徴とする縦型電界効果トランジスタの製造方法。
【請求項７】
前記凹部を形成する工程は、
前記第２の絶縁膜の上に、窓を備えたレジストパターンを形成する工程と、
前記窓を通じて前記第２の絶縁膜をウエットエッチングすることにより、前記凹部を形成する工程とを含むことを特徴とする請求項６に記載の縦型電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、縦型電界効果トランジスタとその製造方法及び電子機器に関する。
【背景技術】
【０００２】
縦型電界効果トランジスタは、基板の高さ方向にドレイン電極とゲート電極とが隔てられており、それらの電極間に半導体層が介在した構造を有しているため、ドレイン電極とゲート電極との間の耐圧が高いという特徴がある。このような特徴を活かし、縦型電界効果トランジスタは、電源用等の高耐圧トランジスタとして広く使用されている。
【０００３】
そのような縦型電界効果トランジスタでは、上記の半導体層がチャネルを兼ねているが、ドレイン電極とゲート電極とを離して高耐圧を実現するには、その半導体層を厚く形成するのが望まれる。
【０００４】
但し、その半導体層はエピタキシャル成長法により形成されるので、成長に長時間を要し、プロセスコストが増大するという問題がある。
【０００５】
更に、半導体層とその下の基板との間で格子定数の不整合や熱膨張率の相違があると、半導体層に格子欠陥が入る危険性が高くなる。そのような危険をなくすため、上記の縦型電界効果トランジスタでは、半導体層と格子定数や熱膨張率が近い結晶性基板を使用せざるを得ず、使用可能な基板の材料が制限されるという問題もある。
【０００６】
また、上記の縦型電界効果トランジスタでは、半導体層の下面と上面にそれぞれドレイン電極とソース電極が位置し、半導体層内を縦方向にソース−ドレイン電流が流れることになる。そのため、ドレイン電極とゲート電極との間の耐圧を高めるべく半導体層を厚く形成すると、その半導体層の厚みによってソース電極とドレイン電極との間のオン抵抗が上昇するという問題が生じる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平０７−１２２７４９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
縦型電界効果トランジスタとその製造方法及び電子機器において、チャネルの下地の材料の選択の幅を広げると共に、縦型電界効果トランジスタのオン抵抗が上昇するのを抑制することを目的とする。
【課題を解決するための手段】
【０００９】
以下の開示の一観点によれば、金属よりなる基材と、前記基材の上に形成されたソース電極と、前記基材の上に形成され、前記ソース電極に重なる開口を備えた第１の絶縁膜と、前記開口の横の前記第１の絶縁膜の上に形成されたゲート電極と、前記開口の側面に形成されたゲート絶縁膜と、前記第１の絶縁膜の上に形成され、前記開口に繋がる凹部を備えた第２の絶縁膜と、前記開口と前記凹部のそれぞれの内側と前記第２の絶縁膜の上に形成され、酸化物半導体を材料とするチャネルと、前記凹部の横の前記チャネルの上に形成されたドレイン電極とを有する縦型電界効果トランジスタが提供される。
【００１０】
また、その開示の他の観点によれば、金属よりなる基材と、前記基材の上に形成されたソース電極と、前記基材の上に形成され、前記ソース電極に重なる開口を備えた第１の絶縁膜と、前記開口の横の前記第１の絶縁膜の上に形成されたゲート電極と、前記開口の側面に形成されたゲート絶縁膜と、前記第１の絶縁膜の上に形成され、前記開口に繋がる凹部を備えた第２の絶縁膜と、前記開口と前記凹部のそれぞれの内側と、前記第２の絶縁膜の上に形成され、酸化物半導体を材料とするチャネルと、前記凹部の横の前記チャネルの上に形成されたドレイン電極とを備えた縦型電界効果トランジスタを有する電子機器が提供される。
【００１１】
更に、その開示の別の観点によれば、基材の上にソース電極を形成する工程と、前記基材と前記ソース電極のそれぞれの上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上であって、平面視で前記ソース電極と重なる部分に、ゲート電極を形成する工程と、前記第１の絶縁膜と前記ゲート電極のそれぞれの上に第２の絶縁膜を形成する工程と、前記ゲート電極の上方の前記第２の絶縁膜に凹部を形成する工程と、前記第２の絶縁膜、前記ゲート電極、及び前記第１の絶縁膜に開口を形成することにより、該開口内に前記ソース電極を露出させる工程と、前記開口内に露出した前記ゲート電極の側面にゲート絶縁膜を形成する工程と、前記開口と前記凹部のそれぞれの内側と前記第２の絶縁膜の上に、酸化物半導体を材料とするチャネルを形成する工程と、前記凹部の横の前記チャネルの上にドレイン電極を形成する工程とを有する縦型電界効果トランジスタの製造方法が提供される。
【発明の効果】
【００１２】
以下の開示によれば、アモルファス状態でも高い移動度を維持できる酸化物半導体をチャネルの材料に使用するので、チャネルと基材との格子整合を図る必要がなくなり、基材として使用できる材料の選択の幅が広がる。
【００１３】
また、凹部の内側にチャネルを形成するので、チャネルの断面積が基材から離れるにつれて大きくなる。そのため、縦型電界効果トランジスタの高耐圧化に伴ってソース電極とドレイン電極とが大きく離れ、これによりソース電極からドレイン電極に延在するチャネルの延在距離が長くなっても、チャネルの抵抗が増大するのを抑制でき、オン抵抗の上昇を抑制できる。
【図面の簡単な説明】
【００１４】
【図１】図１（ａ）、（ｂ）は、第１実施形態に係る縦型電界効果トランジスタの製造途中の断面図（その１）である。
【図２】図２（ａ）、（ｂ）は、第１実施形態に係る縦型電界効果トランジスタの製造途中の断面図（その２）である。
【図３】図３（ａ）、（ｂ）は、第１実施形態に係る縦型電界効果トランジスタの製造途中の断面図（その３）である。
【図４】図４（ａ）、（ｂ）は、第１実施形態に係る縦型電界効果トランジスタの製造途中の断面図（その４）である。
【図５】図５（ａ）、（ｂ）は、第１実施形態に係る縦型電界効果トランジスタの製造途中の断面図（その５）である。
【図６】図６は、第１実施形態に係る縦型電界効果トランジスタの製造途中の平面図（その１）である。
【図７】図７は、第１実施形態に係る縦型電界効果トランジスタの製造途中の平面図（その２）である。
【図８】図８は、第１実施形態に係る縦型電界効果トランジスタの製造途中の平面図（その３）である。
【図９】図９は、第１実施形態に係る縦型電界効果トランジスタの製造途中の平面図（その４）である。
【図１０】図１０は、第１実施形態に係る縦型電界効果トランジスタの製造途中の平面図（その５）である。
【図１１】図１１（ａ）は、切断面と基材の主面との間隔がD1の場合のチャネル断面積を模式的に示す平面図であり、図１１（ｂ）は、切断面と基材の主面との間隔がD2の場合のチャネル断面積を模式的に示す平面図である。
【図１２】図１２は、比較例に係る縦型電界効果トランジスタの断面図である。
【図１３】図１３は、本実施形態に係る縦型電界トランジスタと比較例に係る縦型電界効果トランジスタの各々の特性を定性的に示すグラフである。
【図１４】図１４は、第２実施形態に係る縦型電界効果トランジスタの断面図である。
【発明を実施するための形態】
【００１５】
（第１実施形態）
第１実施形態に係る縦型電界効果トランジスタについて、その製造工程を追いながら説明する。
【００１６】
図１〜図５は、本実施形態に係る縦型電界効果トランジスタの製造途中の断面図であり、図６〜図１０はその平面図である。
【００１７】
最初に、図１（ａ）に示すように、銅を材料とする基材１の上に、蒸着法又はスパッタ法によりチタン膜と金膜とをこの順に形成した後、これらの膜をリフトオフ法によりパターニングしてソース電極２とする。
【００１８】
なお、ソース電極２として形成されるチタン膜と金膜の厚さは特に限定されない。チタン膜は、金膜と基材１との密着性を高める密着膜としての機能を有し、約１０nm程度の厚さに形成される。また、金膜は、ソース電極２の大部分を占めるものであって、約３００nm程度の厚さに形成される。
【００１９】
図６は、本工程を終了後の平面図であり、先の図１（ａ）は図６のI−I線に沿う断面図に相当する。
【００２０】
図６に示すように、ソース電極２は平面視で概略円形状に形成される。
【００２１】
次に、図１（ｂ）に示すように、基材１とソース電極２のそれぞれの上にポリイミドの塗膜を形成し、それを熱硬化させることにより厚さが０．１μm〜１００μmの第１の絶縁膜３を形成する。
【００２２】
続いて、図２（ａ）に示すように、第１の絶縁膜３の平坦面上にチタン膜と金膜とをこの順に形成した後、リフトオフ法によりこれらの膜をパターニングしてゲート電極６を形成する。
【００２３】
上記したチタン膜は例えば約１０nm程度の厚さに形成され、その上の金膜は例えば３００nm程度の厚さに形成される。
【００２４】
図７は、本工程を終了後の平面図であり、先の図２（ａ）は図７のII−II線に沿う断面図に相当する。
【００２５】
図７に示すように、ゲート電極６は、平面視でソース電極２に重なるように形成される。
【００２６】
次いで、図２（ｂ）に示すように、第１の絶縁膜３とゲート電極６のそれぞれの上にポリイミドの塗膜を形成し、それを熱硬化させることにより、第２の絶縁膜８を形成する。
【００２７】
第２の絶縁膜８の膜厚は、後述のようにゲート−ドレイン間の耐圧を高めるために第１の絶縁膜３よりも厚くするのが好ましく、本実施形態では１μm〜１００μm程度とする。
【００２８】
続いて、図３（ａ）に示すように、第２の絶縁膜８の上にフォトレジストを塗布し、それを露光、現像することで、ゲート電極６の上方に窓１１ａを備えたレジストパターン１１を形成する。
【００２９】
その後に、図３（ｂ）に示すように、窓１１ａを通じて第２の絶縁膜８をウエットエッチングすることにより、ゲート電極６の上方の第２の絶縁膜８に凹部８ａを形成する。
【００３０】
ウエットエッチングは、等方性のエッチングであるため、基材１の主面１ａに平行な方向にも進行する。そのため、このウエットエッチングで形成された凹部８ａは、基材１に向かって直径Lが小さくなるテーパー状の断面形状を有することになる。
【００３１】
その直径Lは特に限定されない。本実施形態では、凹部８ａにおける直径Lの最大値を数μm程度とする。
【００３２】
更に、このウエットエッチングで使用するエッチング液も特に限定されない。本実施形態のように第２の絶縁膜８としてポリイミド膜を形成する場合には、ヒドラジン又は東レ株式会社製のTPE3000をエッチング液として使用し得る。
【００３３】
次いで、図４（ａ）に示すように、上記のレジストパターン１１を引き続きマスクとして使用しながら、窓１１ａを通じて第１の絶縁膜３、第２の絶縁膜８、及びゲート電極６をドライエッチングすることにより、凹部８ａに繋がる開口１２を形成する。
【００３４】
本工程のエッチングは膜毎に異なる条件で行われる。例えば、ゲート電極６のエッチングは、Arガスを用いるイオンミリングにより行われる。そして、第１の絶縁膜３と第２の絶縁膜８として形成されたポリイミド膜のエッチングには、フロン系のガスと酸素ガスとの混合ガスをエッチングガスとするドライエッチングが採用される。
【００３５】
また、上記のように各絶縁膜３、８とゲート電極６とを一括してドライエッチングすると、ゲート電極６の側面６ｘと開口１２の側面が連続した同一面内に位置するようになる。
【００３６】
この後に、レジストパターン１１は除去される。
【００３７】
図８は、本工程を終了後の平面図であり、先の図４（ａ）は図８のIII−III線に沿う断面図に相当する。
【００３８】
図８に示すように、開口１２はソース電極２に重なるように形成され、開口１２内にソース電極２が露出する。
【００３９】
また、上記の開口１２を形成した後では、上記のレジストパターン１１とは別のレジストパターンを用いるフォトリソグラフィにより第２の絶縁膜８がパターニングされ、ゲート電極６を電気的に引き出すためのコンタクトホール１８が形成される。
【００４０】
次に、図４（ｂ）に示すように、基材１の上側全面にゲート絶縁膜１６として酸化ハフニム(HFO2)膜をALD(Atomic Layer Deposition)法により約５０nm程度の厚さに形成する。
【００４１】
ALD法で形成されたゲート絶縁膜１６は、スパッタ法等の他の成膜方法で成膜された場合と比較して段差被覆性が良好なため、開口１２の側面においてゲート絶縁膜１６の厚さは均一となる。
【００４２】
その後に、ドライエッチングによりゲート絶縁膜１６を異方的にエッチングすることで、ソース電極２と第２の絶縁膜８の各々の上面からゲート絶縁膜１６を除去すると共に、凹部８ａの内面と開口１２の側面にゲート絶縁膜１６を残す。
【００４３】
なお、そのドライエッチングで使用し得るエッチングガスとしては、例えば、BCl3ガスと酸素ガスとの混合ガスがある。
【００４４】
次に、図５（ａ）に示すように、基材１の上側全面にチャネル１７を１０nm〜１００nm程度の厚さに形成する。
【００４５】
そして、リフトオフ法によりそのチャネル１７をパターニングすることで、凹部８ａの周囲の第２の絶縁膜８の上面と、凹部８ａと開口１２の各々の内側にチャネル１７を残す。
【００４６】
チャネル１７の材料の材料として使用する半導体材料は特に限定されない。但し、シリコンは、単結晶状態の場合と比較してアモルファス状態や多結晶状態における移動度が大きく低下するので、高い移動度を維持するために単結晶状態に成膜しなければならず、結晶状態が限定されてしまうという点で不利である。
【００４７】
そこで、本実施形態では、アモルファス状態や多結晶状態でも単結晶状態と同程度の移動度を維持できる酸化物半導体をチャネル１７の材料として使用し、アモルファス状態にチャネル１７を成膜する。
【００４８】
このようにアモルファス状態で成膜したチャネル１７は、下地との格子整合を図る必要がないため、成膜の対象となる下地が限定されないという利点がある。更に、アモルファス状態であればチャネル１７の格子欠陥を懸念する必要もないので、格子欠陥の原因である下地とチャネル１７との熱膨張率差を許容できる。
【００４９】
これらにより、本実施形態では、ソース電極２、第２の絶縁膜８、及びゲート絶縁膜１６の材料を選ばずに、これらの上に高い移動度を有するチャネル１７を形成することができる。
【００５０】
上記した酸化物半導体は特に限定されない。本実施形態では、酸化亜鉛（ZnO）膜をチャネル１７として形成する。酸化亜鉛膜は、成膜ガスとしてジエチルジンク（DEZn）と水とを気化してなるガスを使用するALD法により形成し得る。このようにして形成した酸化亜鉛膜は、１０cm2/Vs〜１００cm2/Vs程度の高い移動度を有する。
【００５１】
また、酸化亜鉛に代えて、酸化インジウムガリウム亜鉛（IGZO）、アルミニウムドープ酸化亜鉛（AZO）、及び酸化インジウム亜鉛（IZO）のいずれかも酸化物半導体として使用し得る。
【００５２】
図９は、本工程を終了後の平面図であり、先の図５（ａ）は図９のIV−IV線に沿う断面図に相当する。
【００５３】
図９に示すように、チャネル１７は、平面視で概略円形状に形成される。
【００５４】
続いて、図５（ｂ）に示すように、凹部８ａの横のチャネル１７の上にドレイン電極１９を形成する。ドレイン電極１９の形成方法は特に限定されないが、本実施形態では第２の絶縁膜８とチャネル１７の上にチタン膜と金膜とをこの順に形成した後、リフトオフ法によりこれらの膜をパターニングしてドレイン電極１９を形成する。
【００５５】
ドレイン電極１９の厚さも特に限定されず、チタン膜は例えば約１０nm程度の厚さに形成され、その上の金膜は例えば３００nm程度の厚さに形成される。
【００５６】
以上により、本実施形態に係る縦型電界効果トランジスタ２０の基本構造が完成する。
【００５７】
図１０は、その縦型電界効果トランジスタ２０の平面図であり、先の図５（ｂ）は図１０のV−V線に沿う断面図に相当する。
【００５８】
図１０に示すように、平面視におけるドレイン電極１９の形状は、凹部８ａを内側に含むリング状である。
【００５９】
図５（ｂ）に示した縦型電界効果トランジスタ２０では、ソース電極２からチャネル１７を通じてドレイン電極１９にキャリアが流れる。そして、ゲート電極６に印加するゲート電圧を制御することで、ゲート電極６の横のチャネル領域R（点線円内参照）におけるキャリアの流れを制御することができ、これにより縦型電界効果トランジスタ２０のオン・オフを制御することができる。
【００６０】
そして、チャネル領域Rの厚みがゲート長となるため、ゲート長がゲート電極６の厚さと実質的に等しくなる。よって、ゲート長の短縮化のためにフォトリソグラフィでゲート電極を微細加工する必要がなく、ゲート電極６を薄厚化するだけで簡単にサブミクロンオーダーのゲート長を実現でき、縦型電界効果トランジスタ２０の高速化を図ることができる。
【００６１】
更に、チャネル１７の材料として使用する酸化物半導体がアモルファス状態でも高い移動度を維持できるので、単結晶状態のチャネル１７を形成する必要がない。これにより、プロセスコストの増大を伴うエピタキシャル成長法でチャネル１７を形成する必要が無くなると共に、チャネル１７の下地として使用し得るソース電極２等の材料の選択の幅が広がる。
【００６２】
また、基材１の材料として、銅等のように熱伝導性の高い導電性材料を使用すると、縦型電界効果トランジスタ２０で発生した熱が基材１から外部に速やかに放熱され、縦型電界効果トランジスタ２０の放熱効果を高めることができる。
【００６３】
導電性材料を使用した基材１としては、例えば、電子機器の金属性の筐体がある。本実施形態に従えば、その金属製の筐体に縦型電界効果トランジスタ２０を直接形成することができ、筐体に縦型電界効果トランジスタ２０を取り付ける組み立てコストを大幅に削減できる。
【００６４】
なお、金属製の筐体を備えた電子機器の例としては、AC−ACコンバータ、DC−DCコンバータ、及びAC−DCコンバータ等がある。
【００６５】
また、可撓性フィルムを基材１として使用してもよく、可撓性フィルムを利用した新規な構造の縦型電界効果トランジスタ２０を作製することもできる。基材１として使用し得る可撓性フィルムとしては、例えば、TAB(Tape Automated Bonding)テープに使用されるポリイミドフィルムがある。
【００６６】
しかも、第２の絶縁膜８の厚みを利用してゲート電極６とドレイン電極１９とを隔てることで、これらゲート電極６とドレイン電極１９との間の耐圧を高めることができる。
【００６７】
特に、第１の絶縁膜３よりも厚く第２の絶縁膜８を形成することで、ゲート電極６とドレイン電極１９とが大きく隔てられ、これらの電極６、１９間の耐圧が高められる。
【００６８】
ところで、このように耐圧を高めるべくゲート電極６とドレイン電極１９とを隔てると、ソース電極２からドレイン電極１９に延在するチャネル１７の延在距離も延びることになる。このようにチャネル１７が延びても、本実施形態では以下のようにして縦型電界効果トランジスタ２０のオン抵抗が増大するのを抑制できる。
【００６９】
オン抵抗は、縦型電界効果トランジスタ２０がオン状態におけるソース電極２とドレイン電極１９との間の抵抗であって、これらの電極２、１９の間に延在する部分のチャネル１７の抵抗に依存する。
【００７０】
そのチャネル１７の抵抗は、基材１の主面１ａに平行な切断面Pでチャネル１７を切断したとき、その切断面Pに現れるチャネル１７の断面積が大きいほど小さくなる。以下では、そのようなチャネル１７の断面積をチャネル断面積と呼ぶ。
【００７１】
チャネル断面積は、切断面Pと主面１ａとの間隔Dに応じて異なる大きさとなる。その間隔がD1の場合とそれよりも広いD2の場合の各々について以下に説明する。
【００７２】
図１１（ａ）は、切断面Pと主面１ａとの間隔がD1の場合のチャネル断面積S1を模式的に示す平面図である。
【００７３】
そして、図１１（ｂ）は、切断面Pと主面１ａとの間隔がD2の場合のチャネル断面積S2を模式的に示す平面図である。
【００７４】
図１１（ｂ）に示されるように、そのチャネル断面積S2は、図１１（ａ）のチャネル断面積S1よりも大きくなる。
【００７５】
このように、凹部８ａをテーパー状に形成すると、切断面Pが基材１から離れるにつれてチャネル断面積を大きくすることができる。
【００７６】
よって、図５（ｂ）のように第２の絶縁膜８の厚みを利用してゲート電極８とドレイン電極１９との間隔を広め、これに伴いチャネル１７の延在距離が長くなっても、ソース電極２とドレイン電極１９との間のチャネル１７の抵抗が増大し難くなる。その結果、ソース電極２とドレイン電極１９の間のオン抵抗の上昇が抑制され、縦型電界効果トランジスタ２０のスイッチング速度が低下するのを防止できる。
【００７７】
図１２は、比較例に係る縦型電界効果トランジスタ２１の断面図である。なお、図１２において、本実施形態に係る縦型電界効果トランジスタ２０におけるのと同じ要素には同じ符号を付してある。
【００７８】
この比較例では、本実施形態とは異なり、第２の絶縁膜８に凹部８ａを設けずに、第１の絶縁膜３と第２の絶縁膜８の各々に開口１２のみを設けてある。開口１２の側面は基材１の主面１ａに対して垂直なため、この縦型電界効果トランジスタ２１では、開口１２内におけるチャネル１７の断面積が基材１からの高さによらずに一定である。
【００７９】
また、この比較例においては、ソース電極２とドレイン電極１９の形成順序を本実施形態とは逆にして、基材１から近い順にドレイン電極１９とソース電極２とを形成している。
【００８０】
図１３は、本実施形態に係る縦型電界トランジスタ２０と比較例に係る縦型電界効果トランジスタ２１の各々の特性を定性的に示すグラフである。
【００８１】
そのグラフの横軸は、ゲート電極６とドレイン電極１９との間の耐圧を示す。また、グラフの横軸は、ソース電極２とドレイン電極１９との間のオン抵抗を示す。
【００８２】
図１３に示されるように、本実施形態では、比較例よりもグラフの傾きが緩やかとなり、耐圧の向上に伴うオン抵抗の上昇が抑制される。
【００８３】
このように、本実施形態によれば、縦型電界効果トランジスタ２０の耐圧を向上させながらオン抵抗が上昇するのを抑制し、オン抵抗の上昇が原因で縦型電界効果トランジスタ２０のスイッチング速度が低下するのを防止できる。
【００８４】
また、この縦型電界効果トランジスタ２０では、図５（ｂ）のように凹部８ａをテーパー状にした。そのため、主面１ａに垂直な方向に沿って測ったゲート電極６の点Qとチャネル１７との間隔yが、当該点Qが開口１２から離れるにつれ徐々に大きくなる構造となる。
【００８５】
この構造により、ゲート電極６から発生する電界が、開口１２から離れた部分のチャネル１７にも及ぶようになるため、その電界が開口１２内のチャネル１７に集中するのが抑制される。そのような構造は、いわゆるフィールドプレート構造に類似しており、開口１２内における衝突イオン化を抑えて縦型電界効果トランジスタ２０の高耐圧化を図ることができる。
【００８６】
（第２実施形態）
図１４は、本実施形態に係る縦型電界効果トランジスタ３０の断面図である。なお、図１４において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。
【００８７】
本実施形態では、基材１として、絶縁性コア基板３１と導体部３２とを備えた配線基板を使用する。このうち、絶縁性コア基材３１の材料としては、ガラスエポキシ等の有機材料やセラミックを使用し得る。また、ポリイミドフィルムのような可撓性フィルムをコア基材３１として使用してもよい。
【００８８】
一方、導体部３２は、例えば、絶縁性コア基板３１の貫通孔３１ａに埋め込まれた銅を材料とするビア充填体である。
【００８９】
このような配線基板は、例えば、電子機器内において半導体パッケージの一部として使用されるものである。
【００９０】
第１実施形態で説明したように、チャネル１７として形成される酸化物半導体は、成膜の下地を選ばないため、このように導体部３２上に直接形成することができる。これにより、配線基板上にチャネル１７を直接形成してなる新規な構造の縦型電界効果トランジスタ３０を提供することができる。
【符号の説明】
【００９１】
１…基材、１ａ…主面、２…ソース電極、３…第１の絶縁膜、６…ゲート電極、６ｘ…側面、８…第２の絶縁膜、８ａ…凹部、１１…レジストパターン、１１ａ…窓、１２…開口、１６…ゲート電極、１７…チャネル、１８…コンタクトホール、１９…ドレイン電極、２０、２１…縦型電界効果トランジスタ、３１…絶縁性コア基板、３１ａ…貫通孔、３２…導体部。
【図１】
0005708031.tif 000002
【図２】
0005708031.tif 000003
【図３】
0005708031.tif 000004
【図４】
0005708031.tif 000005
【図５】
0005708031.tif 000006
【図６】
0005708031.tif 000007
【図７】
0005708031.tif 000008
【図８】
0005708031.tif 000009
【図９】
0005708031.tif 000010
【図１０】
0005708031.tif 000011
【図１１】
0005708031.tif 000012
【図１２】
0005708031.tif 000013
【図１３】
0005708031.tif 000014
【図１４】
0005708031.tif 000015