(57)【特許請求の範囲】
【請求項１】
主表面（１ａ）および当該主表面の反対面である裏面（１ｂ）を有し、単結晶炭化珪素からなる半導体基板（１）と、該半導体基板に対してオーミック接触させられる第１の電極（１１）とを有する炭化珪素半導体装置の製造方法であって、
前記半導体基板を用意する工程と、
前記半導体基板のうち前記第１の電極を形成する部分に、不純物を１０ｐｐｍ〜２％の質量濃度で含有する電極材料で構成された金属薄膜（１２）を形成する工程と、
前記金属薄膜を形成した後、前記金属薄膜にレーザ光（５０）を照射することにより、前記金属薄膜を構成する金属原子と該金属薄膜に含有された不純物を同時に拡散させると共に、前記金属原子と前記半導体基板を構成する炭素および珪素のうちの少なくとも一方とを反応させた金属反応層を形成することで、前記不純物が取り込まれた前記金属反応層を含む前記第１の電極を形成する電極形成工程と、を含んでいることを特徴とする炭化珪素半導体装置の製造方法。
【請求項２】
主表面（１ａ）および当該主表面の反対面である裏面（１ｂ）を有し、単結晶炭化珪素からなる半導体基板（１）と、該半導体基板に対してオーミック接触させられる第１の電極（１１）とを有する炭化珪素半導体装置の製造方法であって、
前記半導体基板を用意する工程と、
前記半導体基板のうち前記第１の電極を形成する部分に、不純物を１０ｐｐｍ〜２％の質量濃度で含有する炭化珪素にて構成された不純物層（１４）と電極材料で構成された金属層（１５）とを積層する工程と、
前記不純物層と前記金属層とを積層した後、前記不純物層および前記金属層にレーザ光（５０）を照射することにより、前記金属層を構成する金属原子と前記不純物層に含有された不純物を同時に拡散させると共に、前記金属原子と前記半導体基板および前記不純物層を構成する炭素および珪素のうちの少なくとも一方とを反応させた金属反応層を形成することで、前記不純物が取り込まれた前記金属反応層を含む前記第１の電極を形成する電極形成工程と、を含んでいることを特徴とする炭化珪素半導体装置の製造方法。
【請求項３】
前記不純物層と前記金属層とを積層する工程では、前記不純物層をストライプ状に形成することを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
主表面（１ａ）および当該主表面の反対面である裏面（１ｂ）を有し、単結晶炭化珪素からなる半導体基板（１）と、該半導体基板に対してオーミック接触させられる第１の電極（１１）とを有する炭化珪素半導体装置であって、
前記第１の電極のうち前記半導体基板との接合箇所は、前記第１の電極に含有された不純物が取り込まれ、かつ、前記第１の電極を構成する金属原子が前記半導体基板を構成する炭素および珪素のうちの少なくとも一方と反応して構成された金属反応層にて構成され、該金属反応層における前記不純物の拡散の深さと前記金属原子の拡散の深さが同じになっていることを特徴とする炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素（以下、ＳｉＣという）で構成される半導体素子に形成される電極のオーミック接合を実現することができるＳｉＣ半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来より、ＳｉＣ基板に縦型パワーデバイスを形成した場合、当該デバイスを電気回路等と接続するための電極、特にドレイン電極を形成するに際し、ＳｉＣ基板とドレイン電極との接触抵抗を低減させたオーミック電極を形成することが望まれている。
【０００３】
これに対して、特許文献１において、ＳｉＣ基板にレーザ光を照射することにより、オーミック電極を得る方法が提案されている。この方法を用いた場合の裏面電極の形成プロセスは、次のように行われている。まず、縦型素子を形成したＳｉＣ基板の表面側に電極を形成したのち、樹脂膜によってＳｉＣ基板の表面を保護し、ＳｉＣ基板の裏面を薄膜化する。そして、ＳｉＣ基板の裏面へ不純物のイオン注入を行い、ＳｉＣ基板の裏面へレーザ光照射を行う。この後、ＳｉＣ基板の裏面に金属薄膜を形成することで電極を形成する。これにより、レーザ光照射によって活性化された不純物層と電極とをオーミック接合させることが可能となる。
【０００４】
しかしながら、ＳｉＣ基板の裏面に不純物のイオン注入を行わなければならず、イオン注入装置が高額であることに加え、イオン注入工程自体高額な費用が必要になるという問題がある。したがって、イオン注入工程を行うことなく、オーミック電極が得られるようにするのが望ましい。
【０００５】
この方法として、特許文献２において、ＳｉＣ基板に金属層を形成したのちレーザ光を照射する方法が提案されている。この方法を用いた裏面電極の形成プロセスは、次のように行われている。まず、縦型素子を形成したＳｉＣ基板の表面側に電極を形成する。次に、樹脂膜によってＳｉＣ基板の表面を保護し、ＳｉＣ基板の裏面を薄膜化する。そして、ＳｉＣ基板の裏面に金属層を形成し、この金属層にレーザ光照射を行うことで金属層に含まれる金属とＳｉＣ層に含まれるＳｉとをシリサイド化反応させ、金属シリサイドを形成することで、オーミック接合させることが可能となる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−２８９５５０号公報
【特許文献２】特開２００８−１３５６１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、不純物のイオン注入を行わないで金属シリサイドを形成するだけでは十分な低抵抗オーミック接合を得ることが難しく、更なる低抵抗オーミック接合を得られるようにすることが望まれる。
【０００８】
本発明は上記点に鑑みて、不純物のイオン注入を行わなくても更なる低抵抗オーミック接合を得ることができるＳｉＣ半導体装置の製造方法を提供することを目的とする。また、更なるオーミック接合が可能なＳｉＣ半導体装置を提供することを他の目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１に記載の発明では、主表面（１ａ）および当該主表面の反対面である裏面（１ｂ）を有し、単結晶ＳｉＣからなる半導体基板（１）を用意する工程と、半導体基板のうち第１の電極を形成する部分に、不純物を１０ｐｐｍ〜２％の質量濃度で含有する電極材料で構成された金属薄膜（１２）を形成する工程と、金属薄膜した後、金属薄膜にレーザ光（５０）を照射することにより、金属薄膜を構成する金属原子と該金属薄膜に含有された不純物を同時に拡散させると共に、金属原子と半導体基板を構成する炭素および珪素のうちの少なくとも一方とを反応させた金属反応層を形成することで、不純物が取り込まれた金属反応層を含む第１の電極（１１）を形成する電極形成工程と、を含んでいることを特徴としている。
【００１０】
このような工程により、金属薄膜に含有された不純物が拡散され、かつ、金属薄膜を構成する金属原子とＳｉＣとの反応による金属シリサイドや金属カーバイドからなる金属反応層を有する第１の電極を形成できる。このような第１の電極は、半導体基板との接合において、金属反応層内に不純物が取り込まれた構造によるオーミック接合を得ることができる。これにより、不純物のイオン注入を行わなくても低抵抗オーミック接合を得ることが可能となる。
【００１１】
請求項２に記載の発明のように、半導体基板のうち第１の電極を形成する部分に、不純物を１０ｐｐｍ〜２％の質量濃度で含有するＳｉＣにて構成された不純物層（１４）と電極材料で構成された金属層（１５）とを積層し、不純物層および金属層にレーザ光（５０）を照射することにより、レーザアニールを行うようにしても、請求項１と同様の効果を得ることができる。
【００１２】
請求項４に記載の発明では、第１の電極のうち半導体基板との接合箇所は、第１の電極に含有された不純物が取り込まれ、かつ、第１の電極を構成する金属原子が半導体基板を構成する炭素および珪素のうちの少なくとも一方と反応して構成された金属反応層にて構成され、該金属反応層における不純物の拡散の深さと金属原子の拡散の深さが同じになっていることを特徴としている。
【００１３】
このように、第１の電極に含まれる金属反応層内に不純物が取り込まれた状態になっていることで、金属シリサイドや金属カーバイドによる低抵抗化だけでなく、不純物拡散による低抵抗化も実現できる。そして、不純物拡散の深さが金属反応層を構成している金属シリサイドや金属カーバイド内の金属原子の拡散の深さと等しくなっていることから、金属反応層内において一様に不純物拡散が行われている状態となる。このため、金属反応層をより低抵抗化することが可能となる。したがって、更なる低抵抗オーミック接合を得ることが可能となる。
【００１４】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
【図面の簡単な説明】
【００１５】
【図１】本発明の第１実施形態にかかる縦型パワーＭＯＳＦＥＴを備えたＳｉＣ半導体装置の断面図である。
【図２】図１に示されるＳｉＣ半導体装置の製造工程中のドレイン電極の形成工程を示した断面図である。
【図３】スパッタリング装置内のターゲットの様子を示した図である。
【図４】不純物拡散と金属原子の拡散の分布について示した図であり、（ａ）は本実施形態の分布を示した図、（ｂ）は不純物をイオン注入および活性化したのちに金属薄膜を形成したときの分布を示した図である。
【図５】コンタクト抵抗の比較図である。
【図６】第１実施形態の変形例で説明するスパッタリング装置内のターゲットの様子を示した図である。
【図７】本発明の第２実施形態にかかるＳｉＣ半導体装置の製造工程中のドレイン電極の形成工程の一部を示した断面図である。
【図８】第２実施形態の変形例で説明するドレイン電極の形成工程の一部を示した断面図である。
【図９】第２実施形態の変形例で説明するドレイン電極の形成工程の一部を示した断面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１７】
（第１実施形態）
以下、本発明を図に示す実施形態について説明する。本実施形態では、半導体素子としてとしてプレーナ型ＭＯＳＦＥＴ（縦型パワーＭＯＳＦＥＴ）が備えられたＳｉＣ半導体装置を例に挙げて説明する。本デバイスは、例えばインバータに適用すると好適なものである。
【００１８】
図１に示すように、ｎ+型半導体基板（以下、ｎ+型基板という）１は、上面を主表面１ａとし、主表面１ａの反対面である下面を裏面１ｂとしており、単結晶ＳｉＣからなるものである。また、ｎ+型基板１の厚さは例えば３５０μｍとされている。ｎ+型基板１のｎ型不純物濃度は、例えば１×１０17〜１×１０18ｃｍ-3とされている。このｎ+型基板１の主表面１ａ上には、ｎ+型基板１よりも低いドーパント濃度を有するＳｉＣにて構成されたｎ-型エピタキシャル層（以下、ｎ-型エピ層という）２が積層されている。
【００１９】
ｎ-型エピ層２の表層部における所定領域には、所定深さを有するｐ-型ベース領域３ａおよびｐ-型ベース領域３ｂが離間して形成されている。また、ｐ-型ベース領域３ａ、３ｂにおいて、一部厚さが厚くなったディープベース層３０ａ、３０ｂが形成されている。このディープベース層３０ａ、３０ｂは、ｎ+型ソース領域４ａ、４ｂに重ならない部分に形成されており、ｐ-型ベース領域３ａ、３ｂのうちディープベース層３０ａ、３０ｂが形成された厚みが厚くなった部分が、ディープベース層３０ａが形成されていない厚みの薄い部分よりも不純物濃度が濃くなっている。
【００２０】
このようなディープベース層３０ａ、３０ｂによって、ディープベース層３０ａ、３０ｂ下のｎ-型エピ層２における厚さが薄くなり（ｎ+型半導体ｎ+型基板１とディープベース層３０ａ、３０ｂとの距離が短くなり）電界強度を高くすることができ、アバランシェブレークダウンさせ易くすることができる。
【００２１】
また、ｐ-型ベース領域３ａの表層部における所定領域には、当該ｐ-型ベース領域３ａよりも浅いｎ+型ソース領域４ａが形成され、ｐ-型ベース領域３ｂの表層部における所定領域には、当該ｐ-型ベース領域３ｂよりも浅いｎ+型ソース領域４ｂが形成されている。
【００２２】
さらに、ｎ+型ソース領域４ａとｎ+型ソース領域４ｂとの間におけるｎ-型エピ層２およびｐ-型ベース領域３ａ、３ｂの表面部にはｎ-型層５ａおよびｎ+型層５ｂからなるｎ-型ＳｉＣ層５が延設されている。つまり、ｐ-型ベース領域３ａ、３ｂの表面部においてソース領域４ａ、４ｂとｎ-型エピ層２とを繋ぐようにｎ-型ＳｉＣ層５が配置されている。このｎ-型ＳｉＣ層５は、デバイスの動作時にデバイス表面においてチャネル形成層として機能する。以下、ｎ-型ＳｉＣ層５を表面チャネル層という。
【００２３】
表面チャネル層５のうちｐ-型ベース領域３ａ、３ｂの上部に配置されたｎ-型層５ａのドーパント濃度は、１×１０15ｃｍ-3〜１×１０17ｃｍ-3程度の低濃度となっており、かつ、ｎ-型エピ層２およびｐ-型ベース領域３ａ、３ｂのドーパント濃度以下となっている。これにより、低オン抵抗化が図られている。
【００２４】
また、ｐ-型ベース領域３ａ、３ｂ、ｎ+型ソース領域４ａ、４ｂの表面部にはコンタクト用の凹部６ａ、６ｂが形成されている。
【００２５】
表面チャネル層５の上面およびｎ+型ソース領域４ａ、４ｂの上面にはゲート絶縁膜（シリコン酸化膜）７が形成されている。さらに、ゲート絶縁膜７の上にはゲート電極８が形成されている。ゲート電極８は絶縁膜９にて覆われている。当該絶縁膜９として、シリコン酸化膜が用いられている。その上にはソース電極１０が形成され、ソース電極１０はｎ+型ソース領域４ａ、４ｂに接していると共に凹部６ａ、６ｂを通じてｐ-型ベース領域３ａ、３ｂと接している。また、ｎ+型基板１の裏面１ｂには、ドレイン電極１１が形成されている。このドレイン電極１１は、ｎ+型基板１の裏面１ｂに対してオーミック接合されている。
【００２６】
なお、本実施形態の場合、ドレイン電極１１が本発明の第１の電極に相当し、ｎ+型基板１のうちドレイン電極１１が形成される部分が半導体基板のうち第１の電極が形成される部分となる。
【００２７】
次に、図１に示す縦型パワーＭＯＳＦＥＴの製造方法について、図２および図３を参照して説明する。ただし、本実施形態にかかる縦型パワーＭＯＳＦＥＴの基本的な製造方法に関しては従来と同様であるため、従来と異なるドレイン電極１１の形成方法についてのみ説明する。なお、図２では、簡略化のため縦型パワーＭＯＳＦＥＴの素子構造については図示を省略してある。
【００２８】
まず、図２（ａ）に示す工程では、ｎ+型基板１の表面側に図１に示されるデバイスを形成したもの、すなわちドレイン電極１１を除くソース電極１０まで形成したものを用意する。そして、ｎ+型基板１を薄膜化し、ｎ+型基板１の厚さを例えば３５０μｍとする。
【００２９】
次に、図２（ｂ）に示す工程では、ｎ+型基板１の裏面１ｂに不純物を含有した金属薄膜１２を形成する。金属薄膜１２はニッケル（Ｎｉ）やモリブデン（Ｍｏ）などのＳｉＣとの間で金属シリサイドもしくは金属カーバイドを形成する電極材料の一方もしくは両方を用いて構成している。両方の電極材料を用いる場合には、各電極材料の混合材料を用いたり、各電極材料からなる薄膜を積層膜としたものを用いることができる。含有される不純物の含有率については、イオン注入で期待できる不純物濃度のレベルとなるように、例えば１０ｐｐｍ〜２％としている。本実施形態では、半導体素子としてｎチャネル型の縦型パワーＭＯＳＦＥＴを例に挙げていることから、ドレイン電極１１がオーミック接合させられるのがｎ+型基板１、つまりｎ型ＳｉＣである。このため、ここでは金属薄膜１２に対してｎ型不純物となるリン（Ｐ）などを含有させるようにしている。
【００３０】
例えば、図３に示すように、スパッタリング装置内に不純物を含有した電極材料をターゲット１３として配置しておき、このターゲット１３を用いたスパッタを行うことで、ｎ+型基板１の裏面１ｂに不純物を含有した金属薄膜１２を形成することができる。金属薄膜１２を金属シリサイドと金属カーバイドを形成する電極材料の一方のみで構成する場合には、ターゲット１３としてその電極材料に不純物を混入したものを用いれば良い。また、その両方によって構成する場合には、ターゲット１３として各電極材料の混合材料に不純物を混入したものや、各電極材料に不純物を混入した層を積層したものを用いれば良い。
【００３１】
なお、ここではスパッタによって不純物を含有した金属薄膜１２を形成する場合について説明したが、蒸着法、メッキ法、ＣＶＤ法など、どのような形成方法によって不純物を含有した金属薄膜１２を形成しても構わない。スパッタの場合、ターゲット１３中の不純物の含有率と成膜された金属薄膜１２の含有率が同等になることから、ターゲット１３中の不純物の含有率についても、１０ｐｐｍ〜２％とすれば良い。
【００３２】
続く、図２（ｃ）に示す工程では、金属薄膜１２にレーザ光照射を行うことでレーザアニールを行う（電極形成工程）。具体的には、レーザ光５０をｎ+型基板１の裏面１ｂ上で走査して、好ましくはスキャニングもしくはマスキングにより金属薄膜１２が形成された部分にのみレーザ光５０が照射されるようにする。これにより、金属薄膜１２を構成する金属原子（例えばＮｉもしくはＭｏ）とｎ+型基板１を構成するＳｉもしくはＣと反応させて、図２（ｄ）に示されるように、金属シリサイドもしくは金属カーバイドにて構成された金属反応層を有するドレイン電極１１を形成することができる。また、これと同時に金属薄膜１２に含有された不純物も拡散され、金属反応層内に取り込まれた状態となる。この不純物拡散の深さと金属反応層が形成される際の金属原子の拡散の深さはほぼ同じになる。また、これらの拡散の分布についても同様の分布を取り、図４（ａ）に示すように例えば２００〜３００ｎｍ程度まで不純物と金属原子が拡散し、かつ、同様に拡散していて拡散後の濃度のピーク位置もほぼ一致する。参考として、図４（ｂ）に示すようにｎ+型基板１の裏面１ｂに不純物をイオン注入した後に不純物を含まない金属薄膜を成膜し、さらにレーザ光照射を行ってオーミック接合を得たが、この場合には、不純物拡散と金属原子の拡散の深さが異なっているし、分布も異なったものとなった。
【００３３】
なお、金属薄膜１２としてＳｉＣとの間でシリサイドもしくはカーバイドを形成する電極材料の一方のみの電極材料を用いる場合には、ドレイン電極１１に含まれる金属反応層が金属シリサイドと金属カーバイド層のいずれか一方のみで構成されることなる。また、両方の電極材料を用いる場合には、ドレイン電極１１が金属シリサイドと金属カーバイドの両方が含まれる金属反応層となる。両方の電極材料を用いる場合、上記したように、各電極材料の混合材料を用いたり、各電極材料からなる薄膜を積層膜としたものを用いることができる。いずれの場合も、レーザ光照射によって金属薄膜１２を構成する金属原子および金属薄膜１２に含有されている不純物が同時にｎ+型基板１の裏面１ｂ側に拡散していき、不純物拡散と金属原子の拡散深さがほぼ同じになり、ほぼ同様の分布を取ることになる。
【００３４】
以上のようにして、図１に示す縦型パワーＭＯＳＦＥＴが完成する。そして、このような工程により、金属薄膜１２に含有された不純物が拡散され、かつ、金属薄膜１２を構成する金属原子とＳｉＣとの反応による金属シリサイドや金属カーバイドからなる金属反応層を有するドレイン電極１１を形成できる。このようなドレイン電極１１は、ｎ+型基板１の裏面１ｂとの接合において、金属反応層内に不純物が取り込まれた構造によるオーミック接合を得ることができる。これにより、不純物のイオン注入を行わなくても低抵抗オーミック接合を得ることが可能となる。
【００３５】
また、本実施形態のような製造方法によってドレイン電極１１を形成した場合、ドレイン電極１１に含まれる金属反応層内に不純物が取り込まれた状態になっている。このため、金属シリサイドや金属カーバイドによる低抵抗化だけでなく、不純物拡散による低抵抗化も実現できている。そして、不純物拡散の深さが金属反応層を構成している金属シリサイドや金属カーバイド内の金属原子の拡散の深さと等しくなっており、金属反応層内において一様に不純物拡散が行われている状態となる。このため、金属反応層をより低抵抗化することが可能となる。したがって、更なる低抵抗オーミック接合を得ることが可能となる。特に、本実施形態のドレイン電極１１とｎ+型基板１の裏面１ｂとの接合箇所では、不純物拡散と金属反応層内の金属原子の拡散とが同様の分布となっており、金属反応層をより低抵抗化することが可能となる。
【００３６】
実験により、本実施形態の製造方法によって形成したドレイン電極１１とｎ＋型基板１の裏面１ｂとの接合箇所でのコンタクト抵抗を調べた。また、比較のため、イオン注入もレーザアニールも無しの場合（ケース１）と、不純物のイオン注入およびレーザアニールによる活性化を行った場合（ケース２）と、レーザアニールによるシリサイド化を行った場合（ケース３）についても、同様にコンタクト抵抗を調べた。その結果、図５に示すように、ケース１と比較してケース２、３のいずれの場合にも、コンタクト抵抗は低下していたが、ケース２では４．５６±１．５８×１０−４Ω・ｃｍ２程度、ケース３では４．１１±１．０１×１０−４Ω・ｃｍ２程度となった。これに対して、本実施形態の製造方法によると、コンタクト抵抗が２．３５±１．３０×１０−４Ω・ｃｍ２程度まで低下していた。このことからも、本実施形態のような製造方法によって製造したドレイン電極１１について、低抵抗オーミック接合とすることが可能になっていることが判る。
【００３７】
（第１実施形態の変形例）
上記第１実施形態に対して、不純物を含有した電極材料のターゲット１３を２つ備えてスパッタを行う二元スパッタを行うようにしても良い。例えば、図６に示すように、一方のターゲット１３ａを不純物が含有されたＮｉ、他方のターゲット１３ｂを不純物が含有されたＭｏとしてスパッタを行うようにすれば、２種の電極材料が混合された不純物を含有する金属薄膜１２を形成できる。
【００３８】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対してレーザアニール方法を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００３９】
図７に示すように、本実施形態では、第１実施形態で説明した不純物が含有された金属薄膜１２に代えて、ＳｉＣ層内に不純物を混入した不純物層１４と電極材料となる金属層１５とを積層した構造を適用する。不純物層１４は、例えば、ドーパントとなる不純物を含んだ雰囲気においてＳｉＣ層を成長させることによって形成される。金属層１５は、不純物層１４の表面にスパッタ法、蒸着法、メッキ法、ＣＶＤ法などによって成膜される。このような不純物層１４と金属層１５との積層構造に対して、レーザ光照射を行うことによってレーザアニールを行うようにしても、不純物層１４内の不純物と金属層１５を構成する金属原子とを同時にｎ+型基板１の裏面１ｂ側に拡散することができる。このため、金属層１５を構成する金属原子がｎ+型基板１や不純物層１２を構成するＳｉやＣと反応して金属シリサイドや金属カーバイドによって構成される金属反応層が形成されるときに、その金属反応層内に不純物が取り込まれた状態となる。
【００４０】
したがって、ドレイン電極１１とｎ+型基板１の裏面１ｂとの接合箇所を第１実施形態と同様の構造とすることができる。このため、本実施形態のように不純物層１４と金属層１５との積層構造を用いてレーザアニールを行うようにしても、第１実施形態と同様の効果を得ることができる。
【００４１】
なお、本実施形態のように不純物層１４を金属層１５と別に形成する場合、不純物拡散の分布と金属原子の分布にずれが生じるが、拡散後の深さはほぼ同じになることから、金属反応層内に一様に不純物が取り込まれた状態になる。したがって、第１実施形態と同様の効果を得ることができる。
【００４２】
（第２実施形態の変形例）
上記第２実施形態では、不純物層１４をｎ+型基板１の裏面１ｂ上に形成するようにしたが、図８に示すように金属層１５の間に不純物層１４を挟み込むように形成しても良い。また、不純物層１４をｎ+型基板１の裏面１ｂの一部に形成し、他の部分ではｎ+型基板１の裏面１ｂと金属層１５とが接触する構造としても良い。例えば、図９に示すように不純物層１４をストライプ状に形成するようにすることができる。このようにすれば、不純物層１４が形成された領域では金属シリサイドや金属カーバイトによって構成される金属反応層内に不純物が取り込まれた構造となり、不純物層１４が形成されていない領域では金属シリサイドや金属カーバイトのみの金属反応層となる。これにより、オーミック特性を適宜調整することが可能となる。
【００４３】
（他の実施形態）
上記各実施形態では、縦型パワーＭＯＳＦＥＴを例に挙げて説明したが、これは単なる一例であり、ダイオードやＩＧＢＴなどの他の半導体素子を備えたＳｉＣ半導体装置についても本発明を適用することが可能である。すなわち、半導体基板に対して形成される半導体素子に対してオーミック接合が行われる第１の電極が備えられるようなＳｉＣ半導体装置であれば、どのようなものについても本発明を適用することができる。この場合にも、レーザ光照射については、ＳｉＣ半導体装置のうち少なくともオーミック接合を行う第１の電極が形成される領域に行えば良い。
【００４４】
また、金属薄膜１２や金属層１５の材質として、ＮｉやＭｏの他にチタン（Ｔｉ）、タングステン（Ｗ）などの金属を採用することもできる。
【符号の説明】
【００４５】
１      ｎ+型基板
１ａ    主表面
１ｂ    裏面
１０    ソース電極
１１    ドレイン電極（第１の電極）
１２    不純物が含有された金属薄膜
１３    ターゲット
１４    不純物層
１５    金属層
５０    レーザ光
【図１】
0005708550.tif 000002
【図２】
0005708550.tif 000003
【図３】
0005708550.tif 000004
【図４】
0005708550.tif 000005
【図５】
0005708550.tif 000006
【図６】
0005708550.tif 000007
【図７】
0005708550.tif 000008
【図８】
0005708550.tif 000009
【図９】
0005708550.tif 000010