(57)【特許請求の範囲】
【請求項１】
レイヤ２スイッチング処理部と、前記レイヤ２スイッチング処理部に、ひとつの代表ラインカードを含む複数のラインカードが接続され、
前記代表ラインカードを除く各ラインカードは、
ＦＤＢ情報がエントリされたＦＤＢテーブルと、
受信したパケットのＦＤＢ情報が、自ラインカードの前記ＦＤＢテーブルにエントリされていない場合、前記ＦＤＢ情報を含む学習通知を、前記レイヤ２スイッチング処理部を介して前記代表ラインカードのみに送信するパケット処理手段と、
前記代表ラインカードからのＦＤＢ情報を含む学習通知を、前記レイヤ２スイッチング処理部を介して受信し、前記代表ラインカードからの学習通知に含まれるＦＤＢ情報が前記ＦＤＢテーブルにエントリされていない場合にのみ自ラインカードの前記ＦＤＢテーブルを更新する更新手段と
を有し、
前記代表ラインカードは、
ＦＤＢ情報がエントリされたＦＤＢテーブルと、
前記レイヤ２スイッチング処理部を介して前記ラインカードから代表ラインカードのみに送信される学習通知を受信し、前記学習通知のＦＤＢ情報が自代表ラインカードの前記ＦＤＢテーブルにエントリされているかを判定し、前記ＦＤＢ情報がエントリされていない場合には、自代表ラインカードのＦＤＢテーブルを更新し、前記ＦＤＢ情報を含む学習通知を、前記レイヤ２スイッチング処理部を介して他のラインカードにマルチキャストで送信する学習手段と
を有するスイッチシステム。
【請求項２】
前記代表ラインカードの学習手段は、前記学習通知の流量を制御する
請求項１に記載のスイッチシステム。
【請求項３】
前記代表ラインカードの学習手段は、他のラインカードからの学習通知を蓄積するＦＤＢ用バッファを備え、
前記ＦＤＢ用バッファにより、処理できる学習通知の流量を制御する
請求項２に記載のスイッチシステム。
【請求項４】
前記ラインカードのパケット処理手段は、受信したパケットのＦＤＢ情報が、自ラインカードの前記ＦＤＢテーブルにエントリされていない場合、前記受信したパケットをフラッディングパケットとして送信する
請求項１から請求項３のいずれかに記載のスイッチシステム。
【請求項５】
レイヤ２スイッチング処理部と、前記レイヤ２スイッチング処理部に接続され、ひとつの代表ラインカードを含む複数のラインカードとから構成されるスイッチシステムにおけるラインカードであって、
ＦＤＢ情報がエントリされたＦＤＢテーブルと、
受信したパケットのＦＤＢ情報が、自ラインカードの前記ＦＤＢテーブルにエントリされていない場合、前記代表ラインカードのみに前記ＦＤＢ情報を含む学習通知を、前記レイヤ２スイッチング処理部を介して送信するパケット処理手段と、
前記代表ラインカードからのＦＤＢ情報を含む学習通知を、前記レイヤ２スイッチング処理部を介して受信し、前記代表ラインカードからの学習通知に含まれるＦＤＢ情報が前記ＦＤＢテーブルにエントリされていない場合にのみ自ラインカードの前記ＦＤＢテーブルを更新する更新手段と
を有するラインカード。
【請求項６】
レイヤ２スイッチング処理部と、前記レイヤ２スイッチング処理部に接続される複数のラインカードとから構成されるスイッチシステムにおけるラインカードのＦＤＢ情報の学習方法であって、
前記複数のラインカードのうちひとつのラインカードを、代表ラインカードとし、
前記代表ラインカードを除く各ラインカードは、受信したパケットのＦＤＢ情報が、自ラインカードのＦＤＢテーブルにエントリされていない場合、前記レイヤ２スイッチング処理部を介して前記代表ラインカードのみに前記ＦＤＢ情報を含む学習通知を送信し、
前記代表ラインカードは、前記レイヤ２スイッチング処理部を介して前記ラインカードから代表ラインカードのみに送信される学習通知を受信し、前記学習通知のＦＤＢ情報が自ラインカードのＦＤＢテーブルにエントリされているかを判定し、前記ＦＤＢ情報がエントリされていない場合には、自ラインカードのＦＤＢテーブルを更新し、前記ＦＤＢ情報を含む学習通知を、前記レイヤ２スイッチング処理部を介して他のラインカードにマルチキャストで送信し、
前記代表ラインカードを除く各ラインカードは、前記レイヤ２スイッチング処理部を介して前記代表ラインカードからのＦＤＢ情報を含む学習通知を受信し、前記代表ラインカードからの学習通知に含まれるＦＤＢ情報が前記ＦＤＢテーブルにエントリされていない場合にのみ自ラインカードの前記ＦＤＢテーブルを更新する
ＦＤＢ情報の学習方法。
【請求項７】
前記代表ラインカードは、他のラインカードからの学習通知を処理できる量に制御する
請求項６に記載のＦＤＢ情報の学習方法。
【請求項８】
レイヤ２スイッチング処理部と、前記レイヤ２スイッチング処理部に接続され、ひとつの代表ラインカードを含む複数のラインカードとから構成されるスイッチシステムにおけるラインカードのプログラムであって、
受信したパケットのＦＤＢ情報が、自ラインカードのＦＤＢテーブルにエントリされていない場合、前記レイヤ２スイッチング処理部を介して前記代表ラインカードのみに前記ＦＤＢ情報を含む学習通知を送信する処理と、
前記レイヤ２スイッチング処理部を介して前記代表ラインカードからのＦＤＢ情報を含む学習通知を受信し、前記代表ラインカードからの学習通知に含まれるＦＤＢ情報が前記ＦＤＢテーブルにエントリされていない場合にのみ自ラインカードの前記ＦＤＢテーブルを更新する処理と
をラインカードのＣＰＵに実行させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチシステム、ラインカード、ＦＤＢ情報の学習方法及びプログラム
に関する。
【背景技術】
【０００２】
スイッチ装置は、図７に示すような、複数のラインカード６０１，６０２，６０３，６０４で構成させるレイヤ２スイッチにおいて、各ラインカードはそれぞれにＦＤＢテーブル７０２，７１２，７２２，７３２を有している。
【０００３】
通常、あるパケットをラインカード６０１が受信した場合、ラインカード６０１のパケット処理部７０１がＦＤＢテーブル７０２を参照し、未学習のパケットかどうかを判断し、未学習の場合は学習が必要なパケットとして、学習通知をＦＤＢ用バッファ７０４に転送する。
【０００４】
ＣＰＵ７０３はＦＤＢ用バッファ７０４から学習通知を読み出し、ＣＰＵ７０３がＦＤＢテーブル７０２へ登録を行う。このとき、すべてのＦＤＢテーブルが同期して同じ情報を有している必要があるため、ＣＰＵ７０３は他のラインカード６０２，６０３，６０４へ同様の学習通知を転送し、他のラインカード６０２，６０３，６０４のＣＰＵ７１３，７２３，７３３は同様のプロセスでＦＤＢテーブル７１２，７２２，７３２に登録する。
【０００５】
パケットを受信したラインカードが６０２の場合は、同様の処理をＣＰＵ７１３が行うこととなる。このような構成の場合、新規で受信するパケットが単一のラインカードに集中した場合、そのラインカードのＣＰＵは自身で受信するパケットの処理と、他のラインから受信するパケットの処理を行う必要があり、ＣＰＵの負荷が偏りやすい。
【０００６】
また、装置内部に送信される同期用の学習通知と外部から受信したパケットに対する学習通知が輻輳した場合、ＦＤＢ用バッファ内に、学習通知を蓄積できなくなり廃棄され、装置内部でＦＤＢテーブルの不一致を引き起こしパケットの転送を正常に行えなくなる課題が存在する。
【０００７】
また、自ラインカードが学習してから、他のラインカードへの通知を行うため、このような輻輳状態では自ラインカードでは学習しているが、他のラインカードでは未学習となってしまう場合があり、ＦＤＢテーブルの不一致となる課題が存在する。
【０００８】
このような課題を解決するために、特許文献１の発明が提案されている。
【０００９】
特許文献１に記載されたスイッチ装置は、Ｌ２ＳＷを搭載した第１のカードと、第２のカードとを有する。そして、第１のカードは、自スイッチにないＦＤＢ情報を検出した場合、第２のカードに送信し、第２のカードから送信されてくるＦＤＢ情報に自スイッチのＦＤＢ情報を更新する。また、第２のカードは、各第１のカードから送信されてくるＦＤＢ情報を収集し、スイッチ装置のＦＤＢ情報を更新し、更新されたＦＤＢ情報を各カードに送信する。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１０−１７７７２２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１の発明は、ＦＤＢ情報を収集する第２のカードが各カードのＦＤＢ情報を記憶しておく、メモリが必要であり、また、レイヤ２スイッチング処理部を有しており、特別の機能を持たさなければならない。
【００１２】
そこで、本発明の目的は、レイヤ２スイッチに複数のラインカードが搭載されており、各ラインカードがパケット処理を行う技術において、パケットを転送するために参照するＦＤＢ（Ｆｏｒｗａｒｄｉｎｇ  Ｄａｔａｂａｓｅ）テーブルを効率的に学習できるスイッチシステム、ラインカード、ＦＤＢ情報の学習方法及びプログラムを提供することにある。
上記課題を解決することにある。
【課題を解決するための手段】
【００１３】
本発明は、レイヤ２スイッチング処理部と、前記レイヤ２スイッチング処理部に、ひとつの代表ラインカードを含む複数のラインカードが接続され、前記代表ラインカードを除く各ラインカードは、ＦＤＢ情報がエントリされたＦＤＢテーブルと、受信したパケットのＦＤＢ情報が、自ラインカードの前記ＦＤＢテーブルにエントリされていない場合、前記ＦＤＢ情報を含む学習通知を、前記レイヤ２スイッチング処理部を介して前記代表ラインカードに送信するパケット処理手段と、前記代表ラインカードからのＦＤＢ情報を含む学習通知を、前記レイヤ２スイッチング処理部を介して受信し、自ラインカードの前記ＦＤＢテーブルを更新する更新手段とを有し、前記代表ラインカードは、ＦＤＢ情報がエントリされたＦＤＢテーブルと、前記レイヤ２スイッチング処理部を介して前記ラインカードから学習通知を受信し、前記学習通知のＦＤＢ情報が自ラインカードの前記ＦＤＢテーブルにエントリされているかを判定し、前記ＦＤＢ情報がエントリされていない場合には、自ラインカードのＦＤＢテーブルを更新し、前記ＦＤＢ情報を含む学習通知を、前記レイヤ２スイッチング処理部を介して他のラインカードにマルチキャストで送信する学習手段とを有するスイッチシステムである。
【００１４】
本発明は、レイヤ２スイッチング処理部と、前記レイヤ２スイッチング処理部に接続され、ひとつの代表ラインカードを含む複数のラインカードとから構成されるスイッチシステムにおける代表ラインカードであって、ＦＤＢ情報がエントリされたＦＤＢテーブルと、自ラインカードを除く他のラインカードからＦＤＢ情報を含む学習通知を、前記レイヤ２スイッチング処理部を介して受信し、前記学習通知のＦＤＢ情報が自ラインカードの前記ＦＤＢテーブルにエントリされているかを判定し、前記ＦＤＢ情報がエントリされていない場合には、自ラインカードのＦＤＢテーブルを更新し、前記ＦＤＢ情報を含む学習通知を、前記レイヤ２スイッチング処理部を介して他のラインカードにマルチキャストで送信する学習手段を有する代表ラインカードである。
【００１５】
本発明は、レイヤ２スイッチング処理部と、前記レイヤ２スイッチング処理部に接続され、ひとつの代表ラインカードを含む複数のラインカードとから構成されるスイッチシステムにおけるラインカードであって、ＦＤＢ情報がエントリされたＦＤＢテーブルと、受信したパケットのＦＤＢ情報が、自ラインカードの前記ＦＤＢテーブルにエントリされていない場合、前記代表ラインカードに前記ＦＤＢ情報を含む学習通知を、前記レイヤ２スイッチング処理部を介して送信するパケット処理手段と、前記代表ラインカードからのＦＤＢ情報を含む学習通知を、前記レイヤ２スイッチング処理部を介して受信し、自ラインカードの前記ＦＤＢテーブルを更新する更新手段とを有するラインカードである。
【００１６】
本発明は、レイヤ２スイッチング処理部と、前記レイヤ２スイッチング処理部に接続される複数のラインカードとから構成されるスイッチシステムにおけるラインカードのＦＤＢ情報の学習方法であって、前記複数のラインカードのうちひとつのラインカードを、代表ラインカードとし、前記代表ラインカードを除く各ラインカードは、受信したパケットのＦＤＢ情報が、自ラインカードのＦＤＢテーブルにエントリされていない場合、前記レイヤ２スイッチング処理部を介して前記代表ラインカードに前記ＦＤＢ情報を含む学習通知を送信し、前記代表ラインカードは、前記レイヤ２スイッチング処理部を介して前記ラインカードから学習通知を受信し、前記学習通知のＦＤＢ情報が自ラインカードのＦＤＢテーブルにエントリされているかを判定し、前記ＦＤＢ情報がエントリされていない場合には、自ラインカードのＦＤＢテーブルを更新し、前記ＦＤＢ情報を含む学習通知を、前記レイヤ２スイッチング処理部を介して他のラインカードにマルチキャストで送信し、前記代表ラインカードを除く各ラインカードは、前記レイヤ２スイッチング処理部を介して前記代表ラインカードからのＦＤＢ情報を含む学習通知を受信し、自ラインカードの前記ＦＤＢテーブルを更新するＦＤＢ情報の学習方法である。
【００１７】
本発明は、レイヤ２スイッチング処理部と、前記レイヤ２スイッチング処理部に接続される複数のラインカードとから構成されるスイッチシステムにおける代表ラインカードのプログラムであって、前記レイヤ２スイッチング処理部を介して自ラインカードを除く他のラインカードからＦＤＢ情報を含む学習通知を受信すると、前記学習通知のＦＤＢ情報が自ラインカードの前記ＦＤＢテーブルにエントリされているかを判定する処理と、前記ＦＤＢ情報がエントリされていない場合には、自ラインカードのＦＤＢテーブルを更新し、前記ＦＤＢ情報を含む学習通知を、前記レイヤ２スイッチング処理部を介して他のラインカードにマルチキャストで送信する処理とを代表ラインカードのＣＰＵに実行させるプログラムである。
【００１８】
本発明は、レイヤ２スイッチング処理部と、前記レイヤ２スイッチング処理部に接続され、ひとつの代表ラインカードを含む複数のラインカードとから構成されるスイッチシステムにおけるラインカードのプログラムであって、受信したパケットのＦＤＢ情報が、自ラインカードのＦＤＢテーブルにエントリされていない場合、前記レイヤ２スイッチング処理部を介して前記代表ラインカードに前記ＦＤＢ情報を含む学習通知を送信する処理と、前記レイヤ２スイッチング処理部を介して前記代表ラインカードからのＦＤＢ情報を含む学習通知を受信し、自ラインカードの前記ＦＤＢテーブルを更新する処理とをラインカードのＣＰＵに実行させるプログラムである。
【発明の効果】
【００１９】
本発明は、レイヤ２スイッチに複数のラインカードが搭載されており、各ラインカードがパケット処理を行う技術において、パケットを転送するために参照するＦＤＢ（Ｆｏｒｗａｒｄｉｎｇ  Ｄａｔａｂａｓｅ）テーブルを効率的に学習できる。
【図面の簡単な説明】
【００２０】
【図１】図１は第１の実施の形態のブロック図である。
【図２】図２はラインカード１０２のパケット処理部２１１の動作を説明したフローチャートである。
【図３】図３はＦＤＢテーブル２１２の構成の一例を示した図である。
【図４】図４は学習通知に含まれる情報の一例を示した図である。
【図５】図５は代表ラインカードの動作を説明したフローチャートである。
【図６】図６は代表ラインカードから学習通知を受け取ったラインカード１０２の動作を説明したフローチャートである。
【図７】図７は関連技術を説明するための図である。
【発明を実施するための形態】
【００２１】
本発明の第１の実施の形態を説明する。
【００２２】
本発明は、レイヤ２スイッチに複数のラインカードが搭載されており、各ラインカードがパケット処理を行う装置において、パケットを転送するために参照するＦＤＢ（Ｆｏｒｗａｒｄｉｎｇ  Ｄａｔａｂａｓｅ）テーブルを効率的に学習できることを特徴としている。
【００２３】
第１の実施の形態では複数あるラインカードのうち、いずれか一つを代表ラインカードと定義し、装置内部に送信する学習通知を代表ラインカードにあつめることで、適切に制御し、大量の学習パケットが来た場合や、ＣＰＵの負荷が高い場合でも適切に学習する。
【００２４】
次に、第１の実施の形態の構成について説明する。
【００２５】
図１は第１の実施の形態のブロック図である。
【００２６】
図１に示す如く、第１の実施の形態は、複数のラインカード１０１，１０２，１０３，１０４と、レイヤ２スイッチであるスイッチング処理部１０５とから構成される。
【００２７】
各ラインカードは、パケット処理部２０１，２１１，２２１，２３１と、ＦＤＢテーブル２０２，２１２，２２２，２３２と、ＣＰＵ２０３，２１３，２２３，２３３と、ＦＤＢ用バッファ２０４，２１４，２２４，２３４と、データ用バッファ２０５，２１５，２２５，２３５とを有する。
【００２８】
第１の実施の形態は、概略以下のように動作する。
【００２９】
尚、第１の実施の形態では、ラインカード１０１を代表ラインカードとして説明するが、他のラインカードが代表ラインカードであっても良い。また、代表ラインカードの決定方法についてはＳｌｏｔ番号の若番など任意で１つだけ決定する。
【００３０】
ここで、ラインカード１０２が、新規パケットを受信したとする。この場合、ラインカード１０２のパケット処理部２１１はＦＤＢテーブル２１２を参照して、該当するエントリがない場合は未学習パケットとして、学習通知を代表ラインカード１０１のＦＤＢ用バッファ２０４へスイッチング処理部１０５を経由して送信する。また、受信したパケットそのものは宛先の解決ができないため、通常のレイヤ２スイッチと同様にフラッディングパケットとして全ポートへコピー転送するため、データ用バッファ２１５へ送信する。
【００３１】
代表ラインカード１０１のＣＰＵ２０３はＦＤＢバッファ２０４から学習に必要なパケット（学習通知）を読み込み、ＦＤＢテーブル２０２を検索し同一のエントリが存在するか確認する。エントリ（登録）が存在しない場合は、エントリが存在しない場合は、ＦＤＢテーブル２０４への登録を実施する。そして、他のすべてのラインカード１０２，１０３，１０４のＦＤＢ用バッファ２１４，２２４，２３４に対して学習パケットをマルチキャストする。
【００３２】
代表ラインカード１０１からの学習通知をうけとった各ラインカード１０２，１０３，１０４のＣＰＵ２１３，２２３，２３３は、それぞれが管理するＦＤＢテーブル２１２，２２２，２３２へＦＤＢテーブルの登録を行う。
【００３３】
上述の如く、本実施の形態では、未学習のパケットは通常のレイヤ２スイッチの動作と同様にフラッディングされる。本実施の形態において学習通知の廃棄は、代表ラインカード１０１のＦＤＢ用バッファに蓄積できなくなった場合に行われるため、廃棄されても、装置全体で学習がされなくなるだけで、ＦＤＢテーブルの不一致を回避することができる。学習できなかったパケットは次回の受信時にまた学習通知が発行されるため、次回に学習することができる。
【００３４】
更に、代表ラインカード１０１から学習パケットを、ラインカード１０２，１０３，１０４に対してマルチキャストする際、代表ラインカード１０１のＦＤＢ学習用バッファ２０４では流量制限を行い、ＣＰＵ２０３が受信できる量に流量制限をすることで、ＣＰＵが処理できる適切な量の学習通知に制限する。流量制限は、シェーピングやポリシングのような技術で対応できる。そして、各ラインカード１０２，１０３，１０４のＦＤＢテーブル２１２，２２２，２３２は、代表ラインカード１０１からの学習通知によってのみ学習するため、すべてのラインカードでＣＰＵが処理するべき学習通知パケットの量を制御できるため、装置内部での学習通知の廃棄を抑制し、適切な量の通知を処理することができる。
【００３５】
次に、上述した構成の具体的な動作を説明する。
【００３６】
まず、代表カード１０１ではないラインカード１０２，１０３，１０４の動作を説明する。尚、各ラインカード１０２，１０３，１０４の動作は同様なものなので、ラインカード１０２を例にして説明する。
【００３７】
図２は、ラインカード１０２のパケット処理部２１１の動作を説明したフローチャートである。図３はＦＤＢテーブル２１２の構成の一例を示した図である。
【００３８】
図２においてパケット処理部２１１は、受信したパケットの受信ポート番号、受信スロット番号、ＶＬＡＮ
ＩＤ、及び送信元ＭＡＣアドレスを検索キーとしてＦＤＢテーブルの検索を実施する（Ｓｔｅｐ  ３０２）。
【００３９】
ＦＤＢテーブル２１２の各エントリは、図３に示すようにポート番号、スロット番号、ＶＬＡＮ  ＩＤ、及びＭＡＣアドレスで構成されている。検索キーのうちＭＡＣアドレスとＶＬＡＮ  ＩＤが一致しているエントリがある場合（Ｓｔｅｐ  ３０３）、その他の検索キー（受信スロット番号、受信ポート番号）についても一致しているかを確認し（Ｓｔｅｐ  ３０４）、一致している場合は学習済みパケットと判断し、送信処理にうつる。
【００４０】
一方、ＭＡＣアドレスとＶＬＡＮ  ＩＤとが一致するエントリが存在しない、あるいは存在しても他の検索キーが一致しない場合は、新規学習パケットとして学習通知を代表ラインカード１０１のＦＤＢ用バッファ２０４あてに送信する（Ｓｔｅｐ  ３０６）。図４に学習通知に含まれる情報を示す。学習通知には受信Ｓｌｏｔ番号、受信Ｐｏｒｔ番号、送信元ＭＡＣアドレス、受信ＶＬＡＮ  ＩＤが含まれる。
【００４１】
送信処理においては、受信パケットの送信先ＭＡＣアドレスをキーにしてＦＤＢテーブルを検索する（Ｓｔｅｐ  ３０５）。ＦＤＢテーブル２１２に該当するエントリが存在する場合、ＦＤＢテーブル２１２に記載されている、ポート、スロット、ＶＬＡＮ  ＩＤ向けにデータ用バッファに送信する（Ｓｔｅｐ  ３０８）。
【００４２】
エントリが存在しない場合は、未学習パケットとして、フラッディングパケットとしてデータ用バッファに送信する（Ｓｔｅｐ  ３０９）。
【００４３】
次に、代表ラインカード１０１の動作を説明する。
【００４４】
図５は代表ラインカードの動作を説明したフローチャートである。
【００４５】
学習通知をＦＤＢ用バッファ２０４で受信すると（Ｓｔｅｐ  ４０１）、ＣＰＵ２０３がＦＤＢ用バッファ２０４から学習通知を読み出す（Ｓｔｅｐ  ４０２）。読み出した学習通知の情報からＭＡＣアドレスとＶＬＡＮ  ＩＤが一致するエントリがあるか、ＦＤＢテーブル２０２を検索する（Ｓｔｅｐ  ４０４）。
【００４６】
ＣＰＵ２０３は、該当するエントリがない場合、ＦＤＢテーブル２０２にエントリを追加し、受信したものと同じ学習通知を他のラインカードに対してマルチキャストで送信する（Ｓｔｅｐ  ４０８）。
【００４７】
一方、該当するエントリがある場合、学習通知のＭＡＣアドレスとＶＬＡＮ  ＩＤ以外の情報が一致するか確認する。エントリが一致する場合は、すでに学習済みとして何もせずに終了する（Ｓｔｅｐ  ４０６）。エントリが一致しない場合は、ポートムーブが発生したと判断し、ＦＤＢテーブル２０２の該当するエントリを学習通知の情報に更新し、受信したものと同じ学習通知を他のラインカードに対してマルチキャストで送信する（Ｓｔｅｐ  ４０７）。
【００４８】
続いて、代表ラインカード１０１から学習通知を受け取ったラインカード１０２の動作を説明する。
【００４９】
図６は代表ラインカードから学習通知を受け取ったラインカード１０２の動作を説明したフローチャートである。
【００５０】
学習通知をＦＤＢ用バッファ２１４で受信すると（Ｓｔｅｐ  ８０１）、ＣＰＵ２１３がＦＤＢ用バッファ２１４から学習通知を読み出す（Ｓｔｅｐ  ８０２）。読み出した学習通知の情報からＭＡＣアドレスとＶＬＡＮ  ＩＤが一致するエントリがあるか、ＦＤＢテーブル２１２を検索する（Ｓｔｅｐ  ８０４）。
【００５１】
ＣＰＵ２１３は、該当するエントリがない場合、ＦＤＢテーブル２１２にエントリを追加して終了する（Ｓｔｅｐ  ８０８）。
【００５２】
一方、該当するエントリがある場合、学習通知のＭＡＣアドレスとＶＬＡＮ  ＩＤ以外の情報が一致するか確認する。エントリが一致する場合は、すでに学習済みとして何もせずに終了する（Ｓｔｅｐ  ８０６）。エントリが一致しない場合は、ポートムーブが発生したと判断し、ＦＤＢテーブル２１２の該当するエントリを学習通知の情報に更新して終了する（Ｓｔｅｐ  ８０７）。
【００５３】
このように、動作としては代表ラインカードの場合と同様の処理を行うが、代表ラインカード以外のラインカードは学習通知を送信せずに終了する。
【００５４】
尚、上述した説明からも明らかなように、各部をハードウェアで構成することも可能であるが、コンピュータプログラムにより実現することも可能である。この場合、プログラムメモリに格納されているプログラムで動作するプロセッサによって、上述した各実施の形態と同様の機能、動作を実現させる。また、上述した実施の形態の一部の機能のみをコンピュータプログラムにより実現することも可能である。
【００５５】
以上好ましい実施の形態をあげて本発明を説明したが、本発明は必ずしも上記実施の形態に限定されるものではなく、その技術的思想の範囲内において様々に変形し実施することが出来る。
【符号の説明】
【００５６】
１０１，１０２，１０３，１０４  ラインカード
１０５                          スイッチング処理部
２０１，２１１，２２１，２３１  パケット処理部
２０２，２１２，２２２，２３２  ＦＤＢテーブル
２０３，２１３，２２３，２３３  ＣＰＵ
２０４，２１４，２２４，２３４  ＦＤＢ用バッファ
２０５，２１５，２２５，２３５  データ用バッファ
【図１】
0005787061.tif 000002
【図２】
0005787061.tif 000003
【図３】
0005787061.tif 000004
【図４】
0005787061.tif 000005
【図５】
0005787061.tif 000006
【図６】
0005787061.tif 000007
【図７】
0005787061.tif 000008