(57)【特許請求の範囲】
【請求項１】
絶縁体上の高抵抗半導体タイプ基板の製造のためのベース基板を製造する方法であって、
（ａ）５００Ω．ｃｍより大きい電気抵抗を有するシリコン基板（１）を提供するステップと、
（ｂ）前記基板（１）の表面上に存在する在来の酸化物およびドーパントを除去するために、前記基板（１）の前記表面を洗浄するステップと、
（ｃ）前記基板（１）上に、誘電体層（２）を形成するステップと、
（ｄ）前記層（２）上に、多結晶シリコン層（３）を形成するステップと
を備え、ステップ（ｂ）（ｃ）および（ｄ）は、同一のエンクロージャ（１０）内で連続的に実施され、
ステップ（ｃ）は酸化雰囲気内での前記基板（１）の熱処理を含み、前記誘電体は酸化シリコンであり、前記酸化雰囲気は、不活性ガスおよび酸素を含み、前記酸素の含有量は１００から５０００ｐｐｍの間の値を有することを特徴とする方法。
【請求項２】
ステップ（ｂ）の洗浄は、還元性雰囲気内での熱処理を含むことを特徴とする請求項１に記載の方法。
【請求項３】
ステップ（ｄ）は９００℃以下の温度における多結晶シリコンの堆積を含むことを特徴とする請求項１または２に記載の方法。
【請求項４】
前記エンクロージャ（１０）は、ステップ（ｂ）の実施のための第１チャンバ（１０Ａ）と、ステップ（ｃ）の実施のための第２チャンバ（１０Ｂ）と、ステップ（ｄ）の実施のための第３チャンバ（１０Ｃ）とを含み、前記第１、第２、および第３のチャンバは外部から隔離されて、エアロック（１１Ａ、１１Ｂ）を介して接続されていることを特徴とする請求項１乃至３のいずれか１項に記載の方法。
【請求項５】
ステップ（ｄ）において得られる基板（１、２、３）は、絶縁体上の半導体タイプ基板の前記製造のベース基板として使用されることを特徴とする請求項１乃至４のいずれか１項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁体上の半導体タイプ基板の製造のためのベース基板を製造する方法に関し、特に、ラジオ周波数応用のためのベース基板を製造する方法に関する。
【背景技術】
【０００２】
現在のところ、ラジオ周波数（ＲＦ）デバイスの製品のための異なるタイプの基板が存在している。
【０００３】
第１のタイプの基板は、たとえば、石英上のシリコン（ＳＯＱ）、サファイア上のシリコン（ＳＯＳ）、ガラス上のシリコン（ＳＯＧ）基板などの、絶縁体基板上にシリコンの層を含む基板を包含する。
【０００４】
これらの基板は、優れたラジオ周波数性能をもたらすが、シリコンの特性が劣っているために、論理デバイスに関しては、特性は非常に劣っている。さらに、これらは非常にコストがかかる。
【０００５】
第２のタイプの基板は、高抵抗（ＨＲ）バルクシリコン基板である。
【０００６】
「高抵抗」とは、通常５００Ω．ｃｍ以上の電気抵抗を意味するとされる。
【０００７】
これらの基板は、最初の基板よりもさらに劣った性能を有し、論理デバイスはＳＯＩタイプ構造の利点から利益を得ないが、高価ではないという利益を有する。
【０００８】
第３のタイプの基板は、ＨＲ−ＳＯＩ（Ｈｉｇｈ  Ｒｅｓｉｓｔｉｖｉｔｙ  Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ、高抵抗絶縁体上のシリコン）として知られる基板であり、言い換えれば、高抵抗シリコン基板上のシリコン層、界面において埋められた酸化物の厚い層から構成される。この酸化物層は通常用語ＢＯＸ（Ｂｕｒｉｅｄ  ＯＸｉｄｅ）と表される。
【０００９】
このような基板は論理デバイスの作動に特に有利であるが、ＳＯＱまたはＳＯＳ基板より劣ったラジオ周波数性能を示す。
【００１０】
実際、これらの基板は、時に、酸化物層の下の低抵抗層を含む欠点を有する。
【００１１】
「低抵抗」とは、本願においては、５００Ω．ｃｍ以下の電気抵抗を意味する。
【００１２】
この低抵抗層の存在は、接着前の基板表面の汚染（たとえばボロンおよび／またはリンの濃縮による）に起因することがある。これらの汚染は、よって接着界面において封入され、高抵抗基板内部に拡散することができる。
【００１３】
低抵抗層の形成のほかの原因は、最初の基板が、格子間酸素原子の高い密度を伴うシリコン基板である場合である：よって熱処理を実行して酸素の沈殿物を作り、必要な高抵抗を得る。しかしながら、この処理の前または間に、酸素原子が基板の内部に拡散することがあり、このことは基板内に低レベルの沈殿物の領域の形成、したがって低抵抗を、特に基板の表面付近に、引き起こす。
【００１４】
これらの二つの原因は、現在では制御するのが困難である。
【００１５】
第４のタイプの基板は、ＨＲ基板がトラップの追加によって向上したＨＲ−ＳＯＩタイプの基板である。
【００１６】
この目的のために、異なる技術が発展してきたが、ＳＯＩを製造し、その上にデバイスを製造するために実行される熱処理に対して非常に繊細であるという欠点を有する。
【００１７】
例えば、酸化物層（ＢＯＸ）とＨＲ基板との間に多結晶シリコンの層を堆積することが知られている。
【００１８】
この観点において、以下の文献を参照しても良い：非特許文献１、非特許文献２、非特許文献３、および非特許文献４。
【００１９】
しかしながら、多結晶シリコンは高温において再結晶し、多結晶シリコン層とＨＲシリコン基板の間の界面に位置するドーパントは後者に拡散し、それ自身の抵抗を減少させる効果をもたらす。
【００２０】
特許文献１は、前述のＨＲ−ＳＯＩ基板において、ＨＲベース基板を使用することの代替手段を提案しており、それは前述のバルクベース基板を、標準的な抵抗の支持体上の、高抵抗を有する厚い半導体層を含む構造に置き換えることによるものである。
【００２１】
支持体中に存在するドーパントまたは汚染物質がこの高抵抗半導体層に拡散し、よって抵抗を減少させるリスクを回避するために、支持体と半導体層の間に拡散バリアを設置することが勧められる。このような拡散バリアは１または複数のシリコン酸化物および／またはシリコン窒化物の層から構成されることがあり、少なくとも２０ｎｍの厚さを有する。
【００２２】
さらに、（５０から１００μｍのオーダーの）この大きな厚さによって、この抵抗層は基板に匹敵する。
【００２３】
ラジオ周波数デバイスのための基板は、高周波において、電場が基板を通り、いかなる帯電したキャリアにも影響を与え、結果として、一方では、不必要なエネルギーの消費が（この効果は「伝送損失」、または「挿入損失」として知られる）、他方では、振る舞いが基板を通じて変化するというほかのデバイスに対する影響（「クロストーク」と表現される効果）が生じるという事実の影響を受ける。
【００２４】
加えて、信号の増加と減少は、基板のキャパシタンスの変化を引き起こし、メイン周波数の調和振動数における波の生成を引き起こす。これら調和波とこれらの組み合わせは、ラジオ周波数応用に対して特に、寄生信号を構成する。多結晶シリコン層の使用はＢＯＸの下のポテンシャルをブロックし、よってキャパシタンスの変化を制限し、生成された調和波の電力を減少させる。
【００２５】
最終的に、特定のデバイスによる直流電圧の使用と同様、ＢＯＸ内の電荷の付加的な存在は、ＢＯＸの下に、蓄積層または逆転層を生成させることがある（したがって非常に導電性が高い）。ＢＯＸの下のポテンシャルをブロックする多結晶シリコン層は、この負の効果を減少させる。
【００２６】
よって、本発明の目的は、従来技術の基板の欠点を有しないＨＲ−ＳＯＩタイプ基板を得ることである。
【００２７】
より詳しくは、本発明の目的は、多結晶シリコン層の抵抗のロスを最小限にしたＨＲ−ＳＯＩタイプ基板の製造方法を定義することである。
【先行技術文献】
【特許文献】
【００２８】
【特許文献１】国際公開第２０１０／００２５１５号パンフレット
【非特許文献】
【００２９】
【非特許文献１】Ｄ．Ｌｅｄｅｒｅｒ，Ｒ．Ｌｏｂｅｔ  ａｎｄ  Ｊ．−Ｐ．Ｒａｓｋｉｎ，“Ｅｎｈａｎｃｅｄ  ｈｉｇｈ  ｒｅｓｉｓｔｉｖｉｔｙ  ＳＯＩ  ｗａｆｅｒｓ  ｆｏｒ  ＲＦ  ａｐｐｌｉｃａｔｉｏｎｓ，”ＩＥＥＥ  Ｉｎｔｌ．ＳＯＩ  Ｃｏｎｆ．，ｐｐ４６−４７，２００４
【非特許文献２】Ｄ．Ｌｅｄｅｒｅｒ  ａｎｄ  Ｊ．−Ｐ．Ｒａｓｋｉｎ，“Ｎｅｗ  ｓｕｂｓｔｒａｔｅ  ｐａｓｓｉｖａｔｉｏｎ  ｍｅｔｈｏｄ  ｄｅｄｉｃａｔｅｄ  ｔｏ  ｈｉｇｈ  ｒｅｓｉｓｔｉｖｉｔｙ  ＳＯＩ  ｗａｆｅｒ  ｆａｂｒｉｃａｔｉｏｎ  ｗｉｔｈ  ｉｎｃｒｅａｓｅｄ  ｓｕｂｓｔｒａｔｅ  ｒｅｓｉｓｔｉｖｉｔｙ，”ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ，  ｖｏｌ．２６，ｎｏ．１１，ｐｐ．８０５−８０７，２００５
【非特許文献３】Ｄ．Ｌｅｄｅｒｅｒ  ａｎｄ  Ｊ．−Ｐ．Ｒａｓｋｉｎ，“ＲＦ  ｐｅｒｆｏｒｍａｎｃｅ  ｏｆ  ａ  ｃｏｍｍｅｒｃｉａｌ  ＳＯＩ  ｔｅｃｈｎｏｌｏｇｙ  ｔｒａｎｓｆｅｒｒｅｄ  ｏｎｔｏ  ａ  ｐａｓｓｉｖａｔｅｄ  ＨＲ  ｓｉｌｉｃｏｎ  ｓｕｂｓｔｒａｔｅ”，ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，ｖｏｌ．５５，ｎｏ．７，ｐｐ．１６６４−１６７１，２００８
【非特許文献４】Ｄ．Ｃ．Ｋｅｒｒ  ａｎｄ  ａｌ．，“Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ  ｏｆ  ＲＦ  ｈａｒｍｏｎｉｃ  ｄｉｓｔｏｒｔｉｏｎ  ｏｎ  Ｓｉ  ｓｕｂｓｔｒａｔｅｓ  ａｎｄ  ｉｔｓ  ｒｅｄｕｃｔｉｏｎ  ｕｓｉｎｇ  ａ  ｔｒａｐ−ｒｉｃｈ  ｌａｙｅｒ”，９７８−１−４２４４−１８５６−５／０８，ＩＥＥＥ２００８
【発明の概要】
【００３０】
本発明によると、絶縁体上の半導体タイプ基板の製造のためのベース基板を製造する方法が提案され、この方法は以下のステップを含む：
（ａ）５００Ω．ｃｍより大きい電気抵抗を有するシリコン基盤を提供する、
（ｂ）基板表面に存在する、在来の酸化物および／またはドーパントを除去するために、上述の基板の表面を洗浄する、
（ｃ）上述の基板上に、誘電材料の層を形成する、
（ｄ）上述の層上に、多結晶シリコンの層を形成する、
上述の方法は、ステップ（ｂ）（ｃ）および（ｄ）が同一のエンクロージャ内で順番に実施されることで特徴つけられる。
【００３１】
ステップ（ｄ）の終わりに得られる基板、言い換えるとシリコン基板、誘電体層、および多結晶シリコン層が形成された基板は、ＨＲ−ＳＯＩタイプ基板のためのベース基板、言い換えると、絶縁層（ＢＯＸ）および薄い半導体層を支持するＳＯＩ基板の一部を構成することができる。
【００３２】
有利にも、ステップ（ｂ）の洗浄は、還元性雰囲気における熱処理を含む。
【００３３】
本発明の望ましい実施形態によると、誘電材料は酸化シリコンである。
【００３４】
ステップ（ｃ）は、有利にも、酸化性雰囲気における熱処理を含む。
【００３５】
上述の酸化性雰囲気が不活性ガスおよび酸素を含み、酸素の含有量は１００から５０００ｐｐｍの間に含まれることが望ましい。
【００３６】
次に、ステップ（ｄ）は、９００℃以下の温度における多結晶シリコンの堆積を含む。
【００３７】
特に優位な方法では、ステップ（ｂ）から（ｄ）で実行されるエンクロージャは、エピタキシフレームである。
【００３８】
代わりに、エンクロージャは、ステップ（ｂ）の実施に対しては第１のチャンバを含み、ステップ（ｃ）の実施に対しては第２のチャンバを含み、ステップ（ｄ）の実施に対しては第３のチャンバを含み、上述のチャンバは外部から隔離され、エアロックによって接続される。
【００３９】
本発明のほかの特性および利点は、添付の図面を参照し、以下の詳細な記述よりさらに明確になるであろう。
【図面の簡単な説明】
【００４０】
【図１】高抵抗基板を含むエンクロージャの図である。
【図２】図１と同じエンクロージャ内における、基板上の誘電体層の形成の概略図である。
【図３】図１と同じエンクロージャ内における、誘電体層上の多結晶シリコン層の堆積の概略図である。
【図４】複数のチャンバを含むエンクロージャ内で実施される方法の変化を示す図である。
【発明を実施するための形態】
【００４１】
図１から３を参照しながら、方法のステップが説明される。
【００４２】
図１に示すように、高抵抗シリコンから作成された基板１が、外部環境に対して隔離されている、エンクロージャ１０の中に設置されている。
【００４３】
本文において、「高抵抗」とは有効電気抵抗が５００Ω．ｃｍ、望ましくは１０００Ω．ｃｍ、より望ましくは３０００Ω．ｃｍより大きいことを意味し、有効電気抵抗とは、等価電気回路内の一様な抵抗部品の抵抗である。
【００４４】
第１のステップは、表面上の全ての在来の酸化物および汚染物質を除去するために、基板１を洗浄することを含む。
【００４５】
この目的のために、最初に、表面から全ての在来の酸化物を除去するために、減圧雰囲気での基板の熱処理が実施される。
【００４６】
たとえば、Ｈ2雰囲気において、１１００℃の熱処理を３０秒間施す（「Ｈ２ベーク」として知られる）が、当業者は他の適切な条件を決定できる。
【００４７】
第２のステップにおいて、ドーパントによって汚染されたシリコンの薄い表層を除去するために、表面のエッチング処理が実施される。
【００４８】
たとえば、ＨＣｌ／Ｈ2雰囲気において、３０秒間、１１００℃の熱処理が施され、基板の表面が０．１から０．５マイクロメーターエッチングされる。
【００４９】
基板はこうして得られ、表面からは在来の酸化物と汚染物質は除去されている。
【００５０】
次に、図２を参照し、基板１をエンクロージャ１０の中に設置したまま、誘電材料の層２が基板１の上に形成される。
【００５１】
その形成が汚染物質の導入につながらない限り、いかなる誘電材料が採用されても良い。
【００５２】
本発明の望ましい実施形態によると、誘電材料は酸化シリコンである。
【００５３】
この場合、酸化ステップは、たとえば、わずかな酸化雰囲気において、１１００℃における２０秒間の熱処理を含む。
【００５４】
上記のわずかな酸化雰囲気の配合は、主に１または複数の不活性ガス（たとえばアルゴン）および、通常は１００から５０００ｐｐｍの間をとる低い割合の酸素を含む。
【００５５】
フレームの部品を酸化させるリスクを生じさせない、またはエピタキシフレームを汚染させないようにするため、多すぎる酸素をエンクロージャ内に導入しないのが望ましい。
【００５６】
基板１の表面上に酸化物の層２を形成するために、１０００ｐｐｍの割合の酸素で十分であることが算出されている。
【００５７】
最後に、図３を参照し、酸化物の層２に覆われた基板１をエンクロージャ１０の中に設置したまま、多結晶シリコンの層３が酸化物の層２の上に堆積される。
【００５８】
層３の厚みは０．２から１０μｍのオーダー、望ましくは０．３から３μｍに含まれる。
【００５９】
多結晶シリコンを堆積する方法は当業者には良く知られている。
【００６０】
シリコンが結晶化しないよう十分低温におけるエピタキシ技術が実施される。通常、９００℃のオーダーの温度が適している。
【００６１】
さらに、下部の酸化物層（さらに一般的には誘電体層）の存在によって多結晶またはアモルファス層が形成される。
【００６２】
この方法の最終的に得られる基板１、２、３は、たとえばスマートカット（商標）タイプ法によって、絶縁体上の半導体タイプ基板を製造するためのベース基板として、またはレセプター基板として使用されることが出来る。
【００６３】
この目的のために、有益な層となることを意図されて、（たとえばシリコンからなる）薄い半導体層の境界を決定する脆化領域を形成するために、事前に埋め込まれているドナー基板を接合するために得られる、ベース基板の表面を準備する目的で、酸化物または低誘電率（「ｌｏｗ  ｋ」として知られる）の誘電材料の堆積または成長のステップ、熱処理および平坦化が実行されても良い。
【００６４】
薄い半導体層をベース基板に転写するいかなる他の方法は、本発明の範囲を超えることなく実施されて良い。
【００６５】
よって得られた絶縁体上の半導体基板は、ラジオ周波数デバイスを形成するための特に興味深い性質を有する。
【００６６】
洗浄の全てのステップの実行により、一つのエンクロージャ内での誘電層の形成と多結晶シリコンの堆積はいかなる基板の汚染から免れることが出来る。
【００６７】
絶縁体上の半導体基板を製造し、つぎにこの基板内または上にラジオ周波数デバイスを製造するために、基板をベース基板として使用する場合、施される熱処理の効果のもと、汚染物質の拡散は生じない。
【００６８】
多結晶シリコンの層４の抵抗は、よって汚染物質によって影響を受けない。
【００６９】
本文において、エンクロージャは、外部から隔離され、洗浄、酸化物層の形成、および多結晶シリコン層の形成を実施するための適した手段により備えられている閉じられた容積を意味する。
【００７０】
上記エンクロージャはチャンバ、原子炉、オーブン、その他であってよく、以下を含む：
−シリコン基板に接触し、取り入れ、誘電体の層および多結晶シリコンの層を上に形成した基板を取り出す手段、
−外部に対して密封されるように上記接触を遮断するための、閉じる手段、
−洗浄および誘電体と多結晶シリコン層の形成の間基板を支える手段、
−それぞれのステップにおいて、雰囲気および／または基板を所望の温度に熱するための、熱する手段、
−適した組成のガスおよび／または試薬を、洗浄、酸化または誘電体の堆積、および多結晶シリコンの堆積のために導入する手段、
−方法のそれぞれのステップの最後に、余剰のガスおよび／または試薬を取り出す手段。
【００７１】
当業者はこれらの手段の異なる例を知っており、本発明の方法を実施するために、エンクロージャを適切に装備することが出来るであろう。
【００７２】
特に優位な方法では、エンクロージャはエピタキシフレームである。
【００７３】
実際に、このようなフレームに上述の手段が装備され、よって方法は、装備に対する実際の調整を要求することなく、その内部で実施されることが出来る。
【００７４】
しかし、たとえば、洗浄および誘電層の形成のステップの実施のための必要な手段を装備している場合、多結晶シリコンの蓄積のためにオーブンを使用するために、予想されることが出来る。
【００７５】
方法は、全ての方法を通じて、基板がフレームの外部の環境にさらされないように異なるチャンバが互いに接続されているのであれば、それぞれが方法のステップに対応すると意図されるいくつかのチャンバを含むフレーム内で実施されることも出来る。
【００７６】
このようなフレームの一例を図４に示す。
【００７７】
フレーム１０は、エアロック１１Ａ、１１Ｂによって互いに接続された３つのチャンバ１０Ａ、１０Ｂ、および１０Ｃを含み、外部から隔離されたエンクロージャをともに形成している。
【００７８】
第１のチャンバ１０Ａでは、基板１の洗浄が実行される。
【００７９】
このチャンバ１０Ａは本質的に、加熱、および洗浄のための適した雰囲気をなすガスの導入と取り出しの手段が装備されている。
【００８０】
第１のチャンバ１０Ａは第２のチャンバ１０Ｂにエアロック１１Ａを介して接続されており、外部からは隔離されている。
【００８１】
フレームはさらに、洗浄の終わりに、基板１を（処理雰囲気を取り出した後）第１チャンバ１０Ａからエアロック１１Ａを通って第２チャンバ１０Ｂに移動させるために、基板を運搬する手段（図示せず）を含む。
【００８２】
第２チャンバ１０Ｂは本質的に、基板１上に、たとえば酸化シリコンの、誘電層２を形成する手段、特に加熱し、１または複数の不活性ガスを導入および取り出す手段を含む。
【００８３】
チャンバ１０Ｂは第３のチャンバ１０Ｃにエアロック１１Ｂを介して接続されており、外部からは隔離されている。
【００８４】
運搬する手段によって、酸化ステップの終わりに、誘電層２に覆われた基板１を、（処理雰囲気を取り出した後）第２チャンバ１０Ｂからエアロック１１Ｂを通って第２チャンバ１０Ｃに移動させることが出来る。
【００８５】
第３チャンバ１０Ｃは酸化物層２の上に、多結晶シリコンの層３を成長させる手段を含む。
【００８６】
上記のチャンバ１０Ｃはエピタキシフレームを構成しても良い。
【００８７】
最後に、示された例は、本発明の応用分野に関して全く限定することのない特定の説明であるに過ぎないことはいうまでもない。
【図１】
0005726796.tif 000002
【図２】
0005726796.tif 000003
【図３】
0005726796.tif 000004
【図４】
0005726796.tif 000005