(57)【特許請求の範囲】
【請求項１】
半導体基板を途中の深さまでエッチングすることにより、断面形状が凸状のコアを前記半導体基板に形成する工程と、
前記コアの一方の側面と他方の側面の各々に酸化防止膜を形成する工程と、
前記酸化防止膜が形成された状態で、前記コアの両脇の前記半導体基板の表面を熱酸化する工程と、
前記コアの前記一方の側面の横の前記半導体基板に第１の不純物領域を形成する工程と、
前記コアの前記他方の側面の横の前記半導体基板に第２の不純物領域を形成する工程と、
を有することを特徴とする光半導体装置の製造方法。
【請求項２】
前記酸化防止膜として、窒素含有絶縁膜を形成することを特徴とする請求項１に記載の光半導体装置の製造方法。
【請求項３】
前記酸化防止膜を形成した後、前記コアの前記一方の側面と前記他方の側面の横にサイドウォールを形成する工程を更に有し、
前記第１の不純物領域を形成する工程は、前記サイドウォールをマスクにして前記半導体基板に第１の不純物をイオン注入することにより行われ、
前記第２の不純物領域を形成する工程は、前記サイドウォールをマスクにして前記半導体基板に第２の不純物をイオン注入することにより行われることを特徴とする請求項１又は請求項２に記載の光半導体装置の製造方法。
【請求項４】
前記熱酸化により前記半導体基板の前記表面に形成された第１の熱酸化膜を除去する工程と、
前記第１の熱酸化膜を除去した後、前記コアの両脇の前記半導体基板の前記表面を熱酸化して第２の熱酸化膜を形成する工程とを更に有し、
前記サイドウォールを形成する工程において、前記第２の熱酸化膜の上に前記サイドウォールを形成することを特徴とする請求項３に記載の光半導体装置の製造方法。
【請求項５】
断面形状が凸状のコアが形成された半導体基板と、
前記コアの一方の側面と他方の側面の各々に形成された酸化防止膜と、
前記コアの前記一方の側面の横の前記半導体基板に形成された第１の不純物領域と、
前記コアの前記他方の側面の横の前記半導体基板に形成された第２の不純物領域と、
前記酸化防止膜と前記第１の不純物領域との間の前記コアの前記一方の側面の横の前記半導体基板の表面と、前記酸化防止膜と前記第２の不純物領域との間の前記コアの前記他方の側面の横の前記半導体基板の表面との各々に形成された熱酸化膜とを備え、
前記酸化防止膜が、窒化シリコン膜又は酸窒化シリコン膜であることを特徴とする光半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体装置とその製造方法に関する。
【背景技術】
【０００２】
近年の光通信の発達に伴い、半導体基板の上に光半導体装置を形成するシリコンフォトニクス技術が注目されつつある。そのシリコンフォトニクス技術で作製される光半導体装置の一つにリブ型の光導波路がある。
【０００３】
リブ型の光導波路は、SOI基板のシリコン膜をコアとするものであって、波長が１．５μm前後の赤外領域の光信号を通す導波路である。そして、そのコアの両側のシリコン膜にはp型不純物領域とn型不純物領域が形成され、これらの領域からコアにキャリアを注入することによりコアの屈折率を変化させることができる。
【０００４】
但し、コアに注入されたキャリアがコアの外部にリークすると、キャリア注入で得られるコアの屈折率の変化量が減少してしまう。キャリアがリークする原因としては、例えば、コアを形成するときのドライエッチングによるダメージがある。そのダメージは、コアの横のシリコン膜の表面がエッチング雰囲気に曝されることで生じうる。
【０００５】
リブ型の光導波路の信頼性を高めるには、上記のようにシリコン膜が受けたダメージを回復させるのが好ましい。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表２００３−５１７６３６号公報
【特許文献２】特開２００４−２５８１１９号公報
【特許文献３】特開２００４−１５１７００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
光半導体装置とその製造方法において、光半導体装置の信頼性を高めることを目的とする。
【課題を解決するための手段】
【０００８】
以下の開示の一観点によれば、半導体基板を途中の深さまでエッチングすることにより、断面形状が凸状のコアを前記半導体基板に形成する工程と、前記コアの一方の側面と他方の側面の各々に酸化防止膜を形成する工程と、前記酸化防止膜が形成された状態で、前記コアの両脇の前記半導体基板の表面を熱酸化する工程と、前記コアの前記一方の側面の横の前記半導体基板に第１の不純物領域を形成する工程と、前記コアの前記他方の側面の横の前記半導体基板に第２の不純物領域を形成する工程とを有する光半導体装置の製造方法が提供される。
【０００９】
また、その開示の別の観点によれば、断面形状が凸状のコアが形成された半導体基板と、前記コアの一方の側面と他方の側面の各々に形成された酸化防止膜と、前記コアの前記一方の側面の横の前記半導体基板に形成された第１の不純物領域と、前記コアの前記他方の側面の横の前記半導体基板に形成された第２の不純物領域と、前記酸化防止膜と前記第１の不純物領域との間の前記コアの前記一方の側面の横の前記半導体基板の表面と、前記酸化防止膜と前記第２の不純物領域との間の前記コアの前記他方の側面の横の前記半導体基板の表面との各々に形成された熱酸化膜とを備え、前記酸化防止膜が、窒化シリコン膜又は酸窒化シリコン膜である光半導体装置が提供される。
【発明の効果】
【００１０】
以下の開示によれば、半導体基板の表面を熱酸化することにより、当該表面のダメージを回復させることができる。しかも、その熱酸化の際、酸化防止膜によってコアの側面の酸化が防止されるので、熱酸化によってコアの断面形状が変形するのを抑制でき、光半導体装置の信頼性を高めることが可能となる。
【図面の簡単な説明】
【００１１】
【図１】図１（ａ）〜（ｃ）は、リブ型導波路を備えた光半導体装置の製造途中の断面図である。
【図２】図２は、スラブのダメージを回復させる方法について説明するための断面図である。
【図３】図３（ａ）〜（ｃ）は、第１実施形態に係る光半導体装置の製造途中の断面図（その１）である。
【図４】図４（ａ）〜（ｃ）は、第１実施形態に係る光半導体装置の製造途中の断面図（その２）である。
【図５】図５（ａ）〜（ｃ）は、第１実施形態に係る光半導体装置の製造途中の断面図（その３）である。
【図６】図６（ａ）、（ｂ）は、第１実施形態に係る光半導体装置の製造途中の断面図（その４）である。
【図７】図７（ａ）、（ｂ）は、第１実施形態に係る光半導体装置の製造途中の断面図（その５）である。
【図８】図８（ａ）、（ｂ）は、第１実施形態に係る光半導体装置の製造途中の断面図（その６）である。
【図９】図９は、第１実施形態に係る光半導体装置の製造途中の断面図（その７）である。
【図１０】図１０は、第１実施形態に係る光半導体装置の製造途中の平面図（その１）である。
【図１１】図１１は、第１実施形態に係る光半導体装置の製造途中の平面図（その２）である。
【図１２】図１２は、第１実施形態に係る光半導体装置の製造途中の平面図（その３）である。
【図１３】図１３（ａ）、（ｂ）は、第２実施形態に係る光半導体装置の製造途中の断面図（その１）である。
【図１４】図１４（ａ）、（ｂ）は、第２実施形態に係る光半導体装置の製造途中の断面図（その２）である。
【図１５】図１５（ａ）、（ｂ）は、第２実施形態に係る光半導体装置の製造途中の断面図（その３）である。
【発明を実施するための形態】
【００１２】
本実施形態の説明に先立ち、本実施形態の基礎となる予備的事項について説明する。
【００１３】
図１（ａ）〜（ｃ）は、リブ型導波路を備えた光半導体装置の製造途中の断面図である。この光半導体装置は、コアにキャリアを注入することによりコアの屈折率を変化させるものであって、以下のように製造される。
【００１４】
まず、図１（ａ）に示すように、シリコン基板２、酸化シリコン膜３、及びシリコン膜４をこの順に積層してなるSOI(Silicon on Insulator)基板を半導体基板１として用意する。
【００１５】
このうち、酸化シリコン膜３の厚さは３μm程度であり、シリコン膜４の厚さは２５０nm程度である。
【００１６】
そして、そのシリコン膜４の上側全面にハードマスク６としてCVD(Chemical Vapor Deposition)法により酸化シリコン膜を約１００nmの厚さに形成する。その酸化シリコン膜の成膜条件は特に限定されない。本例では、流量比で２０％のシラン（SiH4）ガスと８０％のヘリウムガスを混合してなる混合ガスにN2Oガスを添加してなるガスを成膜ガスとして使用する。更に、成膜時の基板温度は約７９０℃とする。
【００１７】
そして、レジストマスク８をマスクにしたドライエッチングによりハードマスク６をストライプ状にパターニングする。そのドライエッチングはRIE(Reactive Ion Etching)により行われ、そのエッチングガスとしてはCF4ガスが使用される。また、エッチング雰囲気の圧力は約１００mTorr、エッチング雰囲気に印加する高周波電力のパワーは約１５０Wとする。
【００１８】
続いて、図１（ｂ）に示すように、ハードマスク６とレジストマスク８をマスクにしながら、HBrガスをエッチングガスとするRIEによりシリコン膜４を途中の深さまでドライエッチングし、断面が凸状のコア４ａを形成する。
【００１９】
また、このドライエッチングによって、コア４ａの両側のシリコン膜４には、上面が平坦なスラブ４ｂが形成される。
【００２０】
本工程では、上記のHBrガスに対してエッチング耐性のあるハードマスク６をマスクにするので、エッチング時にレジストマスク８が膜減りしてもコア４ａを設計通りの寸法に形成できる。この後に、レジストマスク８は除去される。
【００２１】
なお、ハードマスク６はコア４ａの上面に残される。そのハードマスク６の材料である酸化シリコンの屈折率は約１．３９であり、コア４ａの材料であるシリコンの屈折率（約４）よりも小さいため、ハードマスク６はクラッド層としての機能を兼ねる。
【００２２】
次に、図１（ｃ）に示す断面構造を得るまでの工程について説明する。
【００２３】
まず、半導体基板１の上側全面にCVD法によりサイドウォール絶縁膜として酸化シリコン膜を形成した後、その酸化シリコン膜をドライエッチングしてコア４ａの側面にサイドウォール２９ａとして残す。
【００２４】
そして、コア４ａとサイドウォール２９ａをマスクにしながら、コア４ａの横のシリコン膜４にp型不純物とn型不純物をイオン注入し、p型の第１の不純物領域３１と、これとは反対導電型のn型の第２の不純物領域３２を形成する。
【００２５】
なお、p型不純物とn型不純物の打ち分けは、不図示のレジストパターンを用いて行われる。
【００２６】
以上により、光半導体装置１７の基本構造が完成する。
【００２７】
この光半導体装置１７では、コア４ａとその横のサイドウォール２９ａによってリブ型の導波路が形成される。
【００２８】
そのコア４ａには波長が約１．５μmの赤外領域の光信号が導入されるが、コア４ａの横のサイドウォール２９ａの屈折率はコア４ａのそれよりも低いため、サイドウォール２９ａはクラッドとしての役割も担う。
【００２９】
そして、第１の不純物領域３１及び第２の不純物領域３２とこれらの間のシリコン膜４によってPiN構造が形成され、当該PiN構造に順電圧を印加することによりコア４ａにキャリアが供給されて、そのキャリアでコア４ａの屈折率を変化させることができる。
【００３０】
但し、上記の製造方法では、図１（ｂ）のドライエッチングの際にスラブ４ｂの表面がエッチングガスによってダメージを受け、スラブ４ｂの表面にシリコンのダングリングボンドが表出している。そのダングリングボンドはキャリアのリークパスを形成するため、コア４ａ内のキャリアが再結合してなるリーク電流がスラブ４ｂの表面を伝って外部に逃げてしまい、コア４ａの屈折率が減少するおそれがある。
【００３１】
このような不都合を解消するため、以下のようにスラブ４ｂの表面が受けたダメージを回復させる方法もある。
【００３２】
図２は、スラブ４ｂのダメージを回復させる方法について説明するための断面図である。
【００３３】
この方法では、図１（ｂ）の工程でレジストマスク８を除去した後に、コア４ａの側面とスラブ４ｂの表面に熱酸化膜１９を形成する。これによれば、熱酸化膜１９の形成によってスラブ４ｂの表面のシリコンのダングリングボンドが消滅し、当該表面が受けていたダメージが回復する。
【００３４】
更に、その熱酸化膜１９は、上記のドライエッチング時にコア４ａの側面に形成された凹凸を軽減し、その凹凸が原因でコア４ａに生ずる伝播損失も軽減できる。
【００３５】
しかし、コア４ａの側面とスラブ４ｂの上面ではシリコンの結晶方位が異なるため、これらの面の各々において熱酸化の速度に違いが生じ、均一な膜厚の熱酸化膜１９を形成するのが難しくなる。
【００３６】
その結果、図２に示すように、コア４ａの側面において熱酸化膜１９が厚く成長し、コア４ａの側面の形状が変形して、ひいてはコア４ａの等価屈折率が変化する。そのような等価屈折率の変化は、コア４ａの敷設経路に屈曲部がある場合において、その屈曲部でコア４ａ内の光信号の偏波状態が乱れる原因となる。
【００３７】
よって、単に半導体基板１の全面に熱酸化膜１９を形成しただけでは光半導体装置の信頼性を高めるのには不十分である。
【００３８】
以下に、本実施形態について説明する。
【００３９】
（第１実施形態）
図３〜図９は、本実施形態に係る光半導体装置の製造途中の断面図であり、図１０〜図１２はその平面図である。
【００４０】
なお、図３〜図１２において、図１で説明したのと同じ要素には同じ符号を付し、以下ではその説明を省略する。
【００４１】
まず、上記の図１（ａ）及び図１（ｂ）の工程を行うことにより、図３（ａ）に示すように、半導体基板１に幅が約５００nmのコア４ａを形成する。前述のように、そのコア４ａの上面には、クラッド層としての機能を兼ねるハードマスク６が残される。
【００４２】
なお、半導体基板１のシリコン膜４の導電性は特に限定されないが、本実施形態ではシリコン膜４に予め１×１０15atms/cm3の濃度でボロンを導入することでシリコン膜４をp型にしておく。
【００４３】
また、スラブ４ｂにおけるシリコン膜４の厚さは約５０nmである。
【００４４】
図１０は、本工程を終了後の平面図であって、上記の図３（ａ）は図１０のA1−A1線に相当する。
【００４５】
図１０に示すように、本工程では、コア４ａを二本に分岐する第１のY分岐７ａと、二本に分岐したコア４ａを一本にする第２のY分岐７ｂとが形成される。
【００４６】
後述のように、二本に分岐したコア４ａの各々はマッハツェンダ型の変調器の一部となる。以下では、二本のコア４ａが並行する領域を変調領域Iと呼び、変調領域Iの横においてコア４ａが一本のみ延在する領域を導波路領域IIと呼ぶ。
【００４７】
次に、図３（ｂ）に示すように、CVD法により半導体基板１の上側全面に酸化シリコン膜２１を約１０nm程度の厚さに形成することにより、酸化シリコン膜２１によってコア４ａの一方の側面４ｘと他方の側面４ｙとを覆う。
【００４８】
その酸化シリコン膜２１の成膜条件は特に限定されない。本実施形態では、流量比で２０％のシランガスと８０％のヘリウムガスを混合してなる混合ガスにN2Oガスを添加してなるガスを成膜ガスとして使用する。更に、成膜時の基板温度は約７９０℃とする。
【００４９】
熱酸化により形成する場合と異なり、CVD法で形成された酸化シリコン膜２１は、成膜ガス中のシラン等のシリコンソースが酸化することで得られる膜であるため、本工程によってコア４ａの各側面４ｘ、４ｙの形状が変形することはない。
【００５０】
次いで、図３（ｃ）に示すように、酸化シリコン膜２１の上に酸化防止膜２２として窒化シリコン（SiN）膜をCVD法で約５０nmの厚さに形成する。
【００５１】
そのCVD法では、シランガス、塩素ガス、及びアンモニアガスの混合ガスを成膜ガスとして使用し得る。これらのガスの流量は特に限定されないが、シランガスと塩素ガスとを合わせた流量は約４０sccmであり、アンモニアガスの流量は約４００sccmである。更に、酸化防止膜２２の成膜時の基板温度は約７９０℃である。
【００５２】
酸化防止膜２２は、以降の工程で熱酸化やアニールを行うときに外部雰囲気中の酸素がコア４ａに侵入するのを防止し、コア４ａの各側面４ｘ、４ｙが酸化するのを防止する役割を担う。
【００５３】
特に、窒化シリコン膜のような窒素含有絶縁膜は、膜中の窒素によって酸素をブロックする能力に優れているので、酸化シリコン膜のように窒素を含まない膜と比較して、酸化防止膜２２として好適である。そのような窒素含有絶縁膜としては、窒化シリコン膜の他に、酸窒化シリコン（SiON）膜もある。
【００５４】
また、窒化シリコン膜や酸窒化シリコン膜は、膜中に金属元素を含まないため、金属元素の拡散が原因のコア４ａの屈折率の変動を抑制できるという点でも他の膜と比較して好適である。
【００５５】
なお、金属元素ほどではないが窒素もコア４ａに拡散してコア４ａの屈折率の変動を引き起こし得る。
【００５６】
但し、本実施形態では、コア４ａの各側面４ｘ、４ｙに形成した酸化シリコン膜２１が窒素の拡散防止膜として機能するので、上記のように屈折率が変動するのを抑制することができる。
【００５７】
窒素によるコア４ａの屈折率の変動が問題にならない場合には、酸化シリコン膜２１を形成せずに、コア４ａの各側面４ｘ、４ｙに酸化防止膜２２を直接形成してもよい。
【００５８】
また、コア４ａ中の信号光が屈折率の高い酸化防止膜２２を介して外部に漏れるのを防止するため、酸化防止膜２２はなるべく薄く、例えば１００nm以下とするのが好ましい。
【００５９】
続いて、図４（ａ）に示すように、RIEで酸化防止膜２２を異方的にドライエッチングすることにより、スラブ４ｂの上から酸化防止膜２２を除去すると共に、コア４ａの各側面４ｘ、４ｙの横のみに酸化防止膜２２を残す。
【００６０】
そのRIEの条件は特に限定されない。本実施形態では、エッチングガスとして流量が４０sccmのCF4ガスと流量が１００sccmのアルゴンガスの混合ガスを使用しながら、エッチング雰囲気の圧力を１Torrに維持し、かつ、そのエッチング雰囲気に印加する高周波電力のパワーを１５０Wとする。
【００６１】
このようにエッチングガスにアルゴンを添加すると、窒化シリコン膜のエッチング速度が酸化シリコン膜２１のそれよりも速くなるため、酸化シリコン膜２１を残しながら、酸化防止膜２２として形成された窒化シリコン膜のみを選択的にエッチングできる。
【００６２】
次に、図４（ｂ）に示すように、希HF溶液でスラブ４ｂ上の酸化シリコン膜２１を除去し、スラブ４ｂの表面を露出させる。
【００６３】
本工程で露出したスラブ４ｂの表面は、コア４ａを形成するときのエッチング（図１（ｂ）参照）でダメージを受けており、そのダメージが原因で前述のようにコア４ａに注入されたキャリアがリークしてしまう。
【００６４】
そこで、次の工程では、図４（ｃ）に示すように、コア４ａの両脇のスラブ４ｂの表面を熱酸化して第１の熱酸化膜２５を形成することで、スラブ４ｂの表面のシリコンのダングリングボンドを消失させ、当該表面が受けていたダメージを回復させる。
【００６５】
本工程における熱酸化条件は特に限定されないが、本実施形態では酸素雰囲気中で基板温度を８００℃とする条件を採用し、第１の熱酸化膜２５を５nm程度の厚さに形成する。
【００６６】
このように酸素雰囲気中で熱酸化を行っても、酸化防止膜２２が雰囲気中の酸素をブロックするため、本工程においてコア４ａの両側面４ｘ、４ｙが熱酸化することはなく、コア４ａの断面形状は熱酸化の前後で同一に維持される。
【００６７】
なお、第１の熱酸化膜２５は、スラブ４ｂの表面のダメージを回復させたことでその膜質が若干低下している。
【００６８】
そこで、図５（ａ）に示すように、希HF溶液でスラブ４ｂ上の第１の熱酸化膜２５を一旦除去し、スラブ４ｂの表面を露出させる。
【００６９】
そして、図５（ｂ）に示すように、基板温度を９００℃とする条件で、酸素雰囲気中でコア４ａの両脇のスラブ４ｂの表面を再び熱酸化することにより第２の熱酸化膜２８を約１０nmの厚さに形成する。
【００７０】
第２の熱酸化膜２８を形成する際にはスラブ４ｂの表面のダメージは解消されているため、第２の熱酸化膜２８が上記のダメージを引き継ぐことはなく、第２の熱酸化膜２８は第１の熱酸化膜２５よりも高品位でその耐圧が高められる。
【００７１】
また、本工程では、酸化防止膜２２で覆われていない各側面４ｘ、４ｙの下部においても熱酸化が進行するため、各側面４ｘ、４ｙにコア４ａの内部に向かって約３nm程度の深さの窪み４ｚが形成されると共に、その窪み４ｚにも上記の第２の熱酸化膜２８が形成されることになる。
【００７２】
続いて、図５（ｃ）に示すように、第２の熱酸化膜２８とハードマスク６の上にサイドウォール絶縁膜２９として酸化シリコン膜をCVD法で約１５０nmの厚さに形成する。
【００７３】
サイドウォール絶縁膜２９の成膜条件は特に限定されない。本実施形態では、流量比で２０％のシランガスと８０％のヘリウムガスを混合してなる混合ガスにN2Oガスを添加してなるガスを成膜ガスとして使用すると共に、成膜時の基板温度を約７９０℃としてサイドウォール絶縁膜２９を形成する。
【００７４】
次いで、図６（ａ）に示すように、CF4ガスをエッチングガスに使用するRIEによりサイドウォール絶縁膜２９を異方的にエッチングし、サイドウォール絶縁膜２９をコア４ａの各側面４ｘ、４ｙの横にのみサイドウォール２９ａとして残す。
【００７５】
このエッチングにおけるエッチング雰囲気の圧力は例えば１Torrであり、エッチング雰囲気に印加する高周波電力のパワーは例えば１５０Wとされる。
【００７６】
更に、このRIEではサイドウォール２９ａで覆われていない部分の第２の熱酸化膜２８もエッチングされ、スラブ４ｂの表面が露出することになる。
【００７７】
このように酸化シリコンを材料とするサイドウォール２９ａは、その屈折率が約１．３９であって、酸化防止膜２２の材料である窒化シリコンの屈折率（約２）とコア４ａの材料であるシリコンの屈折率（約４）よりも小さい。よって、サイドウォール２９ａは、コア４ａ内を通る光信号が外部に漏れるのを防止するクラッドとしての機能も兼ねることになる。
【００７８】
次に、図６（ｂ）に示すように、半導体基板１の上側全面にフォトレジストを塗布し、それを露光、現像することにより第１のレジストパターン３４を形成する。
【００７９】
そして、第１のレジストパターン３４とサイドウォール２９ａをマスクにするイオン注入により、コア４ａの一方の側面４ｘの横のシリコン膜４にp型不純物としてボロンを導入し、p型の第１の不純物領域３１を形成する。
【００８０】
このイオン注入の後に、第１のレジストパターン３４は除去される。
【００８１】
次いで、図７（ａ）に示すように、半導体基板１の上に第２のレジストパターン３６を形成する。そして、第２のレジストパターン３６とサイドウォール２９ａをマスクにするイオン注入により、コア４ａの他方の側面４ｙの横のシリコン膜４にn型不純物としてリンを導入し、n型の第２の不純物領域３２を形成する。
【００８２】
このイオン注入の後に、第２のレジストパターン３６は除去される。
【００８３】
図１１は、本工程を終了後の平面図であって、上記の図７（ａ）は図１１のA2−A2線に相当する。
【００８４】
図１１に示すように、上記の第１の不純物領域３１と第２の不純物領域３２は、変調領域Iにおける二本のコア４ａの各々の横に形成される。
【００８５】
また、点線円内に示すように、変調領域Iと導波路領域IIの各々のコア４ａの横に上記の酸化防止膜２２は形成される。
【００８６】
続いて、図７（ｂ）に示すように、N2雰囲気中で基板温度を約１０００℃とするRTA(Rapid Thermal Anneal)を半導体基板１に対して約１０秒間行うことにより、第１の不純物領域３１と第２の不純物領域３２の各々の不純物を活性化する。
【００８７】
このようなアニールは活性化アニールとも呼ばれる。この活性化アニールによって第１の不純物領域３１と第２の不純物領域３２の各々の不純物プロファイルがブロードとなる。
【００８８】
但し、本実施形態では、サイドウォール２９ａをマスクにするイオン注入で第１の不純物領域３１と第２の不純物領域３２を形成したため、活性化アニール前においてこれらの不純物領域はコア４ａから十分離れている。そのため、上記のように不純物プロファイルがブロードになっても、第１の不純物領域３１と第２の不純物領域３２の各々がコア４ａの下にまで延在することはなく、これらの不純物領域からの不純物の拡散が原因でコア４ａの屈折率が変化するのを防止できる。
【００８９】
次いで、図８（ａ）に示すように、半導体基板１の上側全面に層間絶縁膜３５として酸化シリコン膜をCVD法で約１μmの厚さに形成する。
【００９０】
層間絶縁膜３５の成膜条件は特に限定されないが、本実施形態では流量比で２０％のシランガスと８０％のヘリウムガスを混合してなる混合ガスにN2Oガスを添加してなるガスを成膜ガスとして使用する。更に、成膜時の基板温度は約７９０℃とする。
【００９１】
その層間絶縁膜３５の材料である酸化シリコンの屈折率は約１．３９であり、コア４ａの材料であるシリコンの屈折率（約４）よりも小さい。そのため、層間絶縁膜２５は、コア４ａ内を通る光信号が外部に漏れるのを防止するクラッドとしての機能も兼ねることになる。
【００９２】
次に、図８（ｂ）に示す断面構造を得るまでの工程について説明する。
【００９３】
まず、フォトリソグラフィとドライエッチングによって層間絶縁膜３５をパターニングし、第１の不純物領域３１と第２の不純物領域３２の各々の上にコンタクトホール３５ａを形成する。
【００９４】
そのドライエッチングは、例えば、CF4ガスをエッチングガスとして使用するRIEにより行われる。また、そのRIEでは、エッチング雰囲気の圧力が１００mTorrとされ、そのエッチング雰囲気に印加される高周波電力のパワーが３００Wとされる。
【００９５】
そして、そのコンタクトホール３５ａの内面と層間絶縁膜３５の上面に、金属積層膜３７としてチタン膜と金膜をこの順に約１μmの厚さに形成し、その金属積層膜３７でコンタクトホール３５ａを完全に埋め込む。
【００９６】
その後に、図９に示すように、金属積層膜３７をパターニングすることにより、第１の不純物領域３１に電気的に接続された第１の電極３７ａと、第２の不純物領域３２に電気的に接続された第２の電極３７ｂとを形成する。
【００９７】
以上により、本実施形態に係る光半導体装置４０の基本構造が完成する。
【００９８】
図１２は、その光半導体装置４０の平面図であり、上記の図９は図１２のA3−A3線に沿う断面図に相当する。
【００９９】
図１２に示すように、平面視したときの第１の電極３７ａと第２の電極３７ｂは、変調領域Iにおける二本のコア４ａの各々横に位置する。
【０１００】
そして、第１の電極３７ａと第２の電極３７ｂの各々からコア４ａにキャリアを注入すると、そのキャリアの濃度に応じてコア４ａの屈折率が変化する。このような屈折率の変化に伴い、変調領域Iの二本のコア４ａの各々を通る光信号には位相差が生じるので、第２のY分岐７ａで合流した光信号を所望の強度に減衰することができる。
【０１０１】
上記のように二つの光信号の位相差を利用して光信号の強度を変調する光半導体装置はマッハツェンダ型の変調器と呼ばれる。
【０１０２】
以上説明した本実施形態によれば、図４（ｃ）に示したように、コア４ａの両脇のスラブ４ｂの表面に第１の熱酸化膜２５を形成することで、コア４ａを形成する工程（図１（ｂ））でスラブ４ｂの表面が受けたダメージを回復させる。
【０１０３】
その結果、コア４ａに注入されたキャリアがスラブ４ｂの表面から外部にリークする危険が低減されるので、コアの屈折率をキャリア濃度で所望の値に制御でき、光半導体装置４０の信頼性を高めることができる。
【０１０４】
しかも、その第１の熱酸化膜２５を形成するとき、コア４ａの各側面４ｘ、４ｙは酸化防止膜２２で覆われているので、各側面４ｘ、４ｙが熱酸化されるのを抑制でき、各側面４ｘ、４ｙの熱酸化が原因で図２のようにコア４ａの断面形状が変化するのを防止できる。
【０１０５】
これにより、コアａの断面形状の変形が原因でコアａ内の光信号の偏波状態が乱れるのを防止でき、光半導体装置４０の高性能化を実現できる。
【０１０６】
更に、上記の第１の熱酸化膜２５を一旦除去し、第１の熱酸化膜２５よりも高品位で耐圧の高い第２の熱酸化膜２８を形成するため、その第２の熱酸化膜２８によってコア４ａ内にキャリアを閉じ込めることができ、光半導体装置４０の信頼性が一層高められる。
【０１０７】
（第２実施形態）
第１実施形態では、図１１の点線円内に示したように、変調領域Iと導波路領域IIの両方に酸化防止膜２２を形成した。
【０１０８】
これに対し、本実施形態では、以下のようにして導波路領域IIにおける酸化防止膜２２を除去する。
【０１０９】
図１３〜図１５は、本実施形態に係る光半導体装置の製造途中の断面図である。
【０１１０】
なお、図１３〜図１５では、変調領域Iと導波路領域IIの各々の断面を併記してある。このうち、変調領域Iは図１１のA2−A2線に沿う断面図に相当し、導波路領域IIは図１１のB−B線に沿う断面図に相当する。
【０１１１】
本実施形態では、まず、第１実施形態で説明した図３（ａ）〜図５（ｂ）の工程を行うことにより、図１３（ａ）の断面構造を得る。
【０１１２】
図１３（ａ）に示すように、この時点では、変調領域Iと導波路領域IIの各々のコア４ａの横に酸化防止膜２２が形成されている。
【０１１３】
次に、図１３（ｂ）に示すように、変調領域Iと導波路領域IIの各々にマスク膜４５としてCVD法により酸化シリコン膜を約１５０nmの厚さに形成し、そのマスク膜４５で酸化防止膜２２を覆う。
【０１１４】
その酸化シリコン膜の成膜条件は特に限定されない。本例では、流量比で２０％のシランガスと８０％のヘリウムガスを混合してなる混合ガスにN2Oガスを添加してなるガスを成膜ガスとして使用する。更に、成膜時の基板温度は約７９０℃とする。
【０１１５】
次に、図１４（ａ）に示すように、変調領域Iと導波路領域IIの各々にフォトレジストを塗布し、それを露光、現像することにより、変調領域Iを覆う第３のレジストパターン４７を形成する。
【０１１６】
なお、導波路領域IIは、その第３のレジストパターン４７によって覆われずに露出する。
【０１１７】
続いて、図１４（ｂ）に示すように、第３のレジストパターン４７をマスクにしながら、RIEにより導波路領域IIのマスク膜４５をドライエッチングして除去して、酸化防止膜２２を露出させる。
【０１１８】
このRIEの条件は特に限定されないが、本実施形態ではエッチングガスとしてCF4ガスを使用する。このようにアルゴンガス等の不活性ガスが添加されていないCF4ガスに対し、酸化防止膜２２として形成された窒化シリコン膜のエッチング速度はマスク膜４５のそれよりも遅くなるので、本工程ではマスク膜４５のみを選択的に除去することができる。
【０１１９】
この後に、第３のレジストパターン４７は除去される。
【０１２０】
次いで、図１５（ａ）に示すように、１４０℃に加熱した燐酸（H3PO4）をエッチング液として用いながら、導波路領域IIにおいて酸化防止膜２２として形成された窒化シリコン膜をウエットエッチングして除去する。
【０１２１】
なお、変調領域Iにおいては、燐酸に対してエッチング耐性のある酸化シリコン膜をマスク膜４５として形成したため、そのマスク膜４５の下の酸化防止膜２２はウエットエッチングされずに残存する。
【０１２２】
この後は、第１実施形態で説明した図５（ｃ）〜図９の工程を行うことにより図１５（ｃ）に示す断面構造を得る。
【０１２３】
以上により、本実施形態に係る光半導体装置５０の基本構造が完成する。
【０１２４】
上記した本実施形態によれば、図１５に示したように、導波路領域IIのコア４ａの横の酸化防止膜２２を除去する。
【０１２５】
酸化防止膜２２として形成される窒化シリコン膜の屈折率は約２であって、コア４ａの材料であるシリコンの屈折率（約４）に近いので、コア４ａの横に酸化防止膜２２が存在するとコア４ａの光信号が酸化防止膜２２を介して外部に漏れるおそれがある。
【０１２６】
本実施形態では酸化防止膜２２を除去するため、導波路領域Iのコア４ａの横には窒化シリコンよりも屈折率が低い酸化シリコンを材料とするサイドウォール２９ａや酸化シリコン膜２１のみが存在するので、コア４ａからの光信号の漏れを防止できる。
【０１２７】
特に、導波路領域IIに形成されるコア４ａは、光半導体装置５０を他の光半導体装置に接続する役割を担っており、その長さが変調領域Iにおけるよりも長く光信号が外部に漏れる機会が多いので、上記のように酸化防止膜２２を除去する実益がある。
【０１２８】
以上説明した各実施形態に関し、更に以下の付記を開示する。
【０１２９】
（付記１）  半導体基板を途中の深さまでエッチングすることにより、断面形状が凸状のコアを前記半導体基板に形成する工程と、
前記コアの一方の側面と他方の側面の各々に酸化防止膜を形成する工程と、
前記酸化防止膜が形成された状態で、前記コアの両脇の前記半導体基板の表面を熱酸化する工程と、
前記コアの前記一方の側面の横の前記半導体基板に第１の不純物領域を形成する工程と、
前記コアの前記他方の側面の横の前記半導体基板に第２の不純物領域を形成する工程と、
を有することを特徴とする光半導体装置の製造方法。
【０１３０】
（付記２）  前記酸化防止膜として、窒素含有絶縁膜を形成することを特徴とする付記１に記載の光半導体装置の製造方法。
【０１３１】
（付記３）  前記酸化防止膜を形成する前に、前記コアの前記一方の側面と前記他方の側面の各々にCVD法により酸化シリコン膜を形成する工程を更に有し、
前記酸化防止膜を形成する工程において、前記酸化シリコン膜の上に前記酸化防止膜を形成することを特徴とする付記２に記載の光半導体装置の製造方法。
【０１３２】
（付記４）  前記窒素含有絶縁膜として、窒化シリコン膜又は酸窒化シリコン膜を形成することを特徴とする付記２又は付記３に記載の光半導体装置の製造方法。
【０１３３】
（付記５）  前記酸化防止膜を形成した後、前記コアの前記一方の側面と前記他方の側面の横にサイドウォールを形成する工程を更に有し、
前記第１の不純物領域を形成する工程は、前記サイドウォールをマスクにして前記半導体基板に第１の不純物をイオン注入することにより行われ、
前記第２の不純物領域を形成する工程は、前記サイドウォールをマスクにして前記半導体基板に第２の不純物をイオン注入することにより行われることを特徴とする付記１乃至付記４のいずれかに記載の光半導体装置の製造方法。
【０１３４】
（付記６）  前記熱酸化により前記半導体基板の前記表面に形成された第１の熱酸化膜を除去する工程と、
前記第１の熱酸化膜を除去した後、前記コアの両脇の前記半導体基板の前記表面を熱酸化して第２の熱酸化膜を形成する工程とを更に有し、
前記サイドウォールを形成する工程において、前記第２の熱酸化膜の上に前記サイドウォールを形成することを特徴とする付記５に記載の光半導体装置の製造方法。
【０１３５】
（付記７）  前記サイドウォールの材料として、前記酸化防止膜よりも屈折率が低い材料を使用することを特徴とする付記５又は付記６に記載の光半導体装置の製造方法。
【０１３６】
（付記８）  前記コアを形成する工程において、前記コアを二本に分岐する第１のY分岐と、前記二本に分岐したコアを一本にする第２のY分岐とを形成すると共に、
前記第１のY分岐又は前記第２のY分岐において分岐する前の一本の前記コアの横の前記酸化防止膜を除去する工程を更に有することを特徴とする付記１乃至付記７のいずれかに記載の光半導体装置の製造方法。
【０１３７】
（付記９）  断面形状が凸状のコアが形成された半導体基板と、
前記コアの一方の側面と他方の側面の各々に形成された酸化防止膜と、
前記コアの前記一方の側面の横の前記半導体基板に形成された第１の不純物領域と、
前記コアの前記他方の側面の横の前記半導体基板に形成された第２の不純物領域とを備え、
前記酸化防止膜が、窒化シリコン膜又は酸窒化シリコン膜であることを特徴とする光半導体装置。
【０１３８】
（付記１０）  前記コアの前記一方の側面と前記他方の側面の各々の下部に窪みが形成され、前記窪みに熱酸化膜が形成されたことを特徴とする付記９に記載の光半導体装置。
【符号の説明】
【０１３９】
１…半導体基板、２…シリコン基板、３…酸化シリコン膜、４…シリコン膜、４ａ…コア、４ｂ…スラブ、４ｘ、４ｙ…側面、４ｚ…窪み、６…ハードマスク、８…レジストマスク、１７、４０、５０…光半導体装置、２１…酸化シリコン膜、２２…酸化防止膜、２５…第１の熱酸化膜、２８…第２の熱酸化膜、２９…サイドウォール絶縁膜、２９ａ…サイドウォール、３１…第１の不純物領域、３２…第２の不純物領域、３４…第１のレジストパターン、３５…層間絶縁膜、３５ａ…コンタクトホール、３６…第２のレジストパターン、３７…金属積層膜、３７ａ…第１の電極、３７ｂ…第２の電極、４５…マスク膜、４７…第３のレジストパターン。
【図１】
0005751088.tif 000002
【図２】
0005751088.tif 000003
【図３】
0005751088.tif 000004
【図４】
0005751088.tif 000005
【図５】
0005751088.tif 000006
【図６】
0005751088.tif 000007
【図７】
0005751088.tif 000008
【図８】
0005751088.tif 000009
【図９】
0005751088.tif 000010
【図１０】
0005751088.tif 000011
【図１１】
0005751088.tif 000012
【図１２】
0005751088.tif 000013
【図１３】
0005751088.tif 000014
【図１４】
0005751088.tif 000015
【図１５】
0005751088.tif 000016