(57)【特許請求の範囲】
【請求項１】
第１のスイッチング素子と、定電流素子と、ダイオードと、が直列に接続され集積化された直列接続体と、
前記直列接続体の一端側に位置する素子の主端子から導出された第１の外部端子と、前記直列接続体の他端側に位置する素子の主端子から導出された第２の外部端子と、を含む複数の外部端子と、
を備え、
前記複数の外部端子は、
前記第１のスイッチング素子および前記定電流素子のいずれかの主端子と前記ダイオードの主端子との接続点から導出された第３の外部端子と、
前記第１のスイッチング素子の制御端子から導出された第４の外部端子と、
前記定電流素子の制御端子から導出された第５の外部端子と、
をさらに含むことを特徴とするスイッチング電源用装置。
【請求項２】
第１のスイッチング素子と、定電流素子と、ダイオードと、が直列に接続され集積化された直列接続体と、
前記直列接続体の一端側に位置する素子の主端子から導出された第１の外部端子と、前記直列接続体の他端側に位置する素子の主端子から導出された第２の外部端子と、を含む複数の外部端子と、
を備え、
前記定電流素子は、定電流ダイオードであり、
前記複数の外部端子は、
前記第１のスイッチング素子および前記定電流素子のいずれかの主端子と前記ダイオードの主端子との接続点から導出された第３の外部端子と、
前記第１のスイッチング素子の制御端子から導出された第４の外部端子と、
をさらに含むことを特徴とするスイッチング電源用装置。
【請求項３】
前記直列接続体は、ＭＨｚ以上の領域で作動し得ることを特徴とする請求項１又は２に記載のスイッチング電源用装置。
【請求項４】
前記直列接続体の各素子は、ヒ化ガリウム（ＧａＡｓ）よりもバンドギャップの広い半導体により形成されてなることを特徴とする請求項１〜３のいずれか１つに記載のスイッチング電源用装置。
【請求項５】
第１のスイッチング素子と、
前記第１のスイッチング素子に直列に接続され、前記第１のスイッチング素子の電流が所定の電流値を超えたとき前記第１のスイッチング素子をオフさせる定電流素子と、
前記第１のスイッチング素子および前記定電流素子のいずれかに直列に接続され、前記第１のスイッチング素子がオフのとき電流が流れるダイオードと、
を備えたことを特徴とするスイッチング電源回路。
【請求項６】
一定周期のパルス信号を生成して、前記スイッチング素子をオンさせるタイマ回路と、
前記定電流素子により前記第１のスイッチング素子がオフしたとき、前記第１のスイッチング素子のオフを維持させる信号を生成するリセット回路と、
をさらに備えたことを特徴とする請求項５記載のスイッチング電源回路。
【請求項７】
前記定電流素子は、定電流ダイオードであることを特徴とする請求項５または６に記載のスイッチング電源回路。
【請求項８】
前記定電流素子の制御端子には、前記第１のスイッチング素子をオフさせる電流値を設定する可変の電位が供給されることを特徴とする請求項５〜７のいずれか１つに記載のスイッチング電源回路。
【請求項９】
前記スイッチング素子は、ノーマリオンスイッチであることを特徴とする請求項１〜８のいずれか１つに記載のスイッチング電源用装置またはスイッチング電源回路。
【請求項１０】
請求項１〜９のいずれか１つに記載のスイッチング電源用装置またはスイッチング電源回路と、
前記スイッチング電源回路の負荷回路として接続された照明負荷と、
を備えたことを特徴とする電気機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源用装置、スイッチング電源回路および電気機器に関する。
【背景技術】
【０００２】
スイッチング電源は、入力電力から希望の出力電力を得る電力変換装置において、電力を変換・調整するためにスイッチング素子を用いた電源装置である。その中には、直流電力を別の直流電力に変換するＤＣ-ＤＣコンバータが含まれる。
【０００３】
また、スイッチング電源は、電圧降下をジュール熱として放出するシリーズレギュレータとは異なり、電力の損失を少なくできるため、高精度・高効率を得ることができる。入力電圧と出力電圧の関係においては降圧形、昇圧形および昇降圧形などの回路形態がある。
【０００４】
ところで、半導体基板に炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）やダイヤモンドのようなワイドバンドギャップを有する半導体を用いて形成した半導体素子は、Ｓｉパワーデバイスの性能限界を大幅に突破するポテンシャルを有するとして注目されている。したがって、パワーデバイスの分野においてもワイドバンドギャップ半導体素子への期待は大きい。ここで、ワイドバンドギャップ半導体とは、バンドギャップが約１．４ｅＶのヒ化ガリウム（ＧａＡｓ）よりもバンドギャップの広い半導体をいう。例えば、バンドギャップが１．５ｅＶ以上の半導体、リン化ガリウム（ＧａＰ、バンドギャップ約２．３ｅＶ）、窒化ガリウム（ＧａＮ、バンドギャップ約３．４ｅＶ）、ダイアモンド（Ｃ、バンドギャップ約５．２７ｅＶ）、窒化アルミニウム（ＡｌＮ、バンドギャップ約５．９ｅＶ）、炭化ケイ素（ＳｉＣ）などが含まれる。
【０００５】
また、ワイドバンドギャップ半導体を用いた代表的な半導体素子として接合型ＦＥＴ(JFET）、静電誘導型トランジスタ(SIT）、金属−半導体ＦＥＴ（metal-semiconductor field-effect transistor、MESFET）、heterojunction field-effect transistor（HFET)、high-electron-mobility transistor（HEMT）および蓄積型ＦＥＴなどがある。現状では、実用に供されているワイドバンドギャップ半導体素子は、ノーマリオン特性を有しているものが多いが、ノーマリオフ特性を有するワイドバンドギャップ半導体素子を得ることもできる。
【０００６】
ワイドバンドギャップ半導体素子は、上述のように優れた特徴を有しているので、これをスイッチング電源のスイッチング素子として用いてＭＨｚ以上の高周波動作をさせることによって、スイッチング電源の大幅な小形化が期待できる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第４１２３８８６号公報
【特許文献２】特開２００７−００６６５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、ワイドバンドギャップ半導体素子を用いてスイッチング電源をＭＨｚ以上、例えば１０ＭＨｚ以上に高周波化する場合、以下の点で困難を伴う。
（１）高周波に対応する発振器を得るのが困難なため、他励制御には不向きである。
（２）高周波での制御が困難である。
（３）高周波化に伴い配線や構造インピーダンスの影響が大きくなり、動作に影響を与える。
【０００９】
そこで、自励制御の場合、従来はスイッチング素子と直列に挿入してインダクタに流れる増加する電流を検出する抵抗素子と、抵抗素子の電圧降下が予め設定された閾値に達したときにスイッチング素子をオフさせる制御回路とで構成された電流帰還形の帰還回路を必要としていた。そのため、回路構成が複雑化するばかりでなく、小形化に対しても難点となる。
【００１０】
本発明の実施形態は、電流検出用の抵抗素子を用いることなしにスイッチング素子のオフ制御が可能であり、しかも多様な回路形態のスイッチング電源に対応させることが可能であるとともに、スイッチング電源の著しい小形化を実現するスイッチング電源用装置、スイッチング電源回路及びこれを備えた電気機器を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の実施形態によれば、直列接続体と、複数の外部端子と、を備えたことを特徴とするスイッチング電源用装置が提供される。前記直列接続体は、第１のスイッチング素子と、定電流素子と、ダイオードと、が直列に接続され集積化される。前記複数の外部端子は、前記直列接続体の一端側に位置する素子の主端子から導出された第１の外部端子と、前記直列接続体の他端側に位置する素子の主端子から導出された第２の外部端子と、を含む。
【００１２】
また、本発明の他の実施形態によれば、第１のスイッチング素子と、定電流素子と、ダイオードと、を備えたことを特徴とするスイッチング電源回路が提供される。前記定電流素子は、前記第１のスイッチング素子に直列に接続され、前記第１のスイッチング素子の電流が所定の電流値を超えたとき前記第１のスイッチング素子をオフさせる。前記ダイオードは、前記第１のスイッチング素子および前記定電流素子のいずれかに直列に接続され、前記第１のスイッチング素子がオフしたとき電流が流れる。
【００１３】
また、本発明の他の実施形態によれば、上記のスイッチング電源装置またはスイッチング電源回路と、前記スイッチング電源回路の負荷回路として接続された照明負荷と、を備えたことを特徴とする電気機器が提供される。
【発明の効果】
【００１４】
本発明の実施形態によれば、以下の効果を奏する。
１．スイッチング素子に流れる電流が所定値に達したときの定電流素子の電圧変化を利用してスイッチング素子をオフさせるので、従来のような電流検出用の抵抗素子およびその電圧降下が予め設定された閾値に達したときにスイッチング素子をオフさせる制御回路で構成される電流帰還形の帰還回路を配設する必要がなくなり、回路構成が簡単になるから、小形化が容易になる。
２．共通回路部品として降圧形、昇圧形および昇降圧形などの多様な回路形態に対応させることが可能である。
３．ＭＨｚ以上の高周波化によりスイッチング電源の著しい小形化が可能である。
【図面の簡単な説明】
【００１５】
【図１】第１の実施形態に係るスイッチング電源用装置を例示する回路図である。
【図２】（ａ）、（ｂ）は、スイッチング電源用装置の形態を例示し、（ａ）は模式的上面図、（ｂ）は（ａ）のＡ−Ａ´線断面図である。
【図３】第２の実施形態に係るスイッチング電源回路を例示する回路図である。
【図４】第３の実施形態に係るスイッチング電源回路を例示する回路図である。
【図５】第４の実施形態に係るスイッチング電源回路を例示する回路図である。
【図６】第５の実施形態に係るスイッチング電源回路を例示する回路図である。
【図７】第６の実施形態に係るスイッチング電源回路を例示する回路図である。
【図８】第７の実施形態に係るスイッチング電源回路を例示する回路図である。
【図９】第８の実施形態に係るスイッチング電源回路を例示する回路図である。
【図１０】第９の実施形態に係るスイッチング電源回路を例示する回路図である。
【図１１】第１０の実施形態に係るスイッチング電源回路を例示する回路図である。
【図１２】第１１の実施形態に係るスイッチング電源回路を例示する回路図である。
【図１３】第１２の実施形態に係るスイッチング電源回路を例示する回路図である。
【発明を実施するための形態】
【００１６】
以下、実施形態について図面を参照して詳細に説明する。
なお、図面は模式的または概念的なものであり、各部分の形状と幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。  
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
まず、第１の実施形態について説明する。
図１は、第１の実施形態に係るスイッチング電源用装置を含むスイッチング電源回路及び電気機器を例示する回路図である。
図２（ａ）、（ｂ）は、スイッチング電源用装置の形態を例示し、（ａ）は模式的上面図、（ｂ）は（ａ）のＡ−Ａ´線断面図である。
【００１７】
第１の実施形態に係るスイッチング電源用装置ＩＣにおいては、図１および図２に示すように、第１のスイッチング素子Ｑ１、定電流素子ＣＣＭおよびダイオードＤ１を直列に接続して集積化された直列接続体ＳＣＢを備えている。また、スイッチング電源用装置ＩＣにおいては、直列接続体ＳＣＢの一端側に位置する素子の主端子から導出された第１の外部端子Ｐ１と、直列接続体ＳＣＢの他端側に位置する素子の主端子から導出された第２の外部端子Ｐ２と、を含む複数の外部端子として、第１ないし第５の外部端子Ｐ１〜Ｐ５を備えている。このスイッチング電源用装置ＩＣは、第１のインダクタＬ１を主要回路部品とする外付けの回路部品と組み合わせてスイッチング電源ＳＲを構成することができる。そして、直流電源ＤＣから直流電力の入力を得て動作し、その出力の直流電力で負荷回路ＬＣを付勢する。
【００１８】
本実施形態において、スイッチング素子Ｑ１は、スイッチング電源ＳＲのスイッチングを担当する手段である。スイッチング素子Ｑ１は、ノーマリオン特性を有するスイッチング素子すなわちノーマリオンスイッチおよびノーマリオフ特性を有するスイッチング素子すなわちノーマリオフスイッチのいずれであってもよい。
【００１９】
ワイドバンドギャップ半導体を用いたスイッチング素子の場合、ノーマリオン特性を有しているものの方が得やすく、スイッチングが早く、かつ低オン抵抗である。また、ノーマリオフスイッチは、電源投入時にオフしているので、扱いやすいが、自励発振で動作させた場合、発振開始の起動回路を必要とする。ノーマリオンスイッチの場合のオフ動作は、定電流素子ＣＣＭで行うのが好ましい。ノーマリオンスイッチであれば、電源投入時に起動回路を付加しなくてもよいので、回路を簡素化でき、その分スイッチング電源用装置ＩＣやこれを用いたスイッチング電源ＳＲの小形化に寄与する。さらに、ノーマリオンスイッチは、そのスイッチングの閾値電圧が負であるものを用いると、第１のインダクタＬ１に磁気結合した第２のインダクタＤＷを用いたオフ制御が容易になるので好適である。しかし、ノーマリオフスイッチであっても、簡単な起動回路を付加すればよいので、基本的な問題はない。
【００２０】
第１のスイッチング素子Ｑ１にワイドバンドギャップ半導体を用いたスイッチング素子、例えばＧａＮ−ＨＥＭＴを用いると、高周波でのスイッチング特性が著しく向上するので、ＭＨｚ以上、好ましくは１０ＭＨｚ以上で動作する本実施形態の第１のスイッチング素子Ｑ１として好適である。スイッチング電源ＳＲの動作周波数が上述のように高くなると、スイッチング損失が低下するとともに、第１および第２のインダクタＬ１、ＤＷも小形化するためにスイッチング電源ＳＲの大幅な小形化を図ることができる。なお、ワイドバンドギャップ半導体は、例えば半導体基板に炭化珪素(ＳｉＣ）や窒化ガリウム(ＧａＮ）やダイヤモンドのようなワイドバンドギャップを有する半導体であればどのようなものであってもよい。
【００２１】
本実施形態において、定電流素子ＣＣＭは、定電流特性を有する素子であり、所定の定電流値を超えたとき、第１のスイッチング素子Ｑ１をオフさせる。定電流素子ＣＣＭは、ＭＨｚ以上の周波数領域、好ましくは１０ＭＨｚ以上の周波数領域で動作させ得る素子である。例えば、接合型ＦＥＴなどを用いることができる。なお、接合型ＦＥＴの一種であるＧａＮ−ＨＥＭＴを定電流素子ＣＣＭとして使用するのが好適である。この場合、ゲート電圧を変化させることで定電流値を変更することができる。その高速性から定電流値に達した後、定電流素子ＣＣＭの電圧が素早く上昇し、第１のスイッチング素子Ｑ１をオフさせる。なお、定電流値が固定の場合、定電流素子ＣＣＭとして定電流ダイオードを用いることもできる。
【００２２】
また、定電流素子ＣＣＭは、第１のスイッチング素子Ｑ１をオフさせるために、第１のスイッチング素子Ｑ１のオン時に第１のインダクタＬ１に電流が流れる回路中に第１のスイッチング素子Ｑ１と直列に介在するように回路を構成する。さらに、定電流素子ＣＣＭは、第１のスイッチング素子Ｑ１を駆動する第２のインダクタＤＷを含む第１のスイッチング素子Ｑ１の駆動回路中にも介在するように回路を構成する。
【００２３】
本実施形態において、ダイオードＤ１は、ＭＨｚ以上の周波数領域で動作し得るものであり、後述するスイッチング電源回路ＳＲの第１のインダクタＬ１から減少する電流（回生電流）が流出する際の回路を提供する。ワイドバンドギャップ半導体、例えばＧａＮ系のダイオードを用いることにより、上記周波数条件を容易に満足することができる。なお、上記ダイオードＤ１は、１０ＭＨｚ以上の周波数領域であっても良好な動作を行い、より一層の高速スイッチングが可能になる。
また、ダイオードＤ１は、第１のインダクタＬ１から減少する電流を順方向として流せればよく、整流素子を用いることができる。
このように、直列接続体ＳＣＢは、ＭＨｚ以上の周波数領域で動作し得るものであり、好ましくは、１０ＭＨｚ以上の周波数領域であっても良好な動作を行い得るものである。直列接続体ＳＣＢの各素子は、ヒ化ガリウム（ＧａＡｓ）よりもバンドギャップの広いワイドバンドギャップ半導体で構成される。
【００２４】
本実施形態に係るスイッチング電源用装置ＩＣの直列接続体ＳＣＢにおいては、図１に示すように、第１のスイッチング素子Ｑ１、定電流素子ＣＣＭおよびダイオードＤ１の順に図示極性で直列に接続されている。第１の外部端子Ｐ１は、第１のスイッチング素子Ｑ１の一方の主端子（ドレイン）から導出され、第２の外部端子Ｐ２は、ダイオードＤ１の他方の主端子（アノード）から導出される。また、第３の外部端子Ｐ３は、定電流素子ＣＣＭの他方の主端子（ソース）およびダイオードＤ１の一方の主端子（カソード）の接続点から導出される。第４の外部端子Ｐ４は、第１のスイッチング素子Ｑ１の制御端子（ゲート）から導出され、第５の外部端子Ｐ５は、定電流素子ＣＣＭの制御端子（ゲート）から導出されている。このように、本実施形態に係るスイッチング電源用装置ＩＣは、５つの外部端子を含んでいる。
【００２５】
また、スイッチング電源用装置ＩＣは、図２（ａ）および（ｂ）に示すように、例えばＧａＮ系マルチチップ構造によって構成され、フリップチップ実装されている。なお、所望により第１のスイッチング素子Ｑ１、定電流素子ＣＣＭおよびダイオードＤ１を直列接続するように連続して、ＧａＮ系シングルチップに形成した構成であってもよい。
【００２６】
ＧａＮ系マルチチップ構造によって構成した場合は、図２（ｂ）に示すように、例えば金属基板Ｍ、絶縁層Ｉ、ＧａＮチップＧＣ、レジスト層Ｒおよび半田バンプＢＵを備えた積層体として構成される。ＧａＮチップＧＣは、図２（ａ）の点線で示す相対的に大きな四角形部分が、第１のスイッチング素子Ｑ１、定電流素子ＣＣＭおよびダイオードＤ１のそれぞれのチップであり、それらが一体化され、かつ直列接続して構成されている。なお、図中の実線で示す相対的に小さな四角形部分は、レジスト層Ｒに形成されたバンプ用開口であり、その中に複数の外部端子Ｐ１〜Ｐ５が導出される第１のスイッチ素子Ｑ１、定電流素子ＣＣＭおよびダイオードＤ１の端子部分を形成する電極Ｅが臨んでいる。また、点線で示す相対的に小さな四角形部分は、外部端子が導出されない上記と同様の端子部分である。図２（ｂ）に示されている３つの半田バンプＢＵは、それぞれ第１の外部端子Ｐ１、第２の外部端子Ｐ２および第３の外部端子Ｐ３を形成している。なお、半田バンプＢＵを除いて、スイッチング電源用装置ＩＣの外周を既知のパッケージ（図示しない。）で包囲することができる。
【００２７】
また、直列接続した第１のスイッチング素子Ｑ１と定電流素子ＣＣＭとを１チップに形成し、ダイオードＤ１を独立に１チップに形成して、マルチチップに形成した素子を一体化してスイッチング電源用装置ＩＣを構成することもできる。第１のスイッチング素子Ｑ１と定電流素子ＣＣＭとが形成されたチップと、ダイオードＤ１が形成されたチップと、をそれぞれ共通回路部品とすることができ、多様な回路形態に対応することができる。
【００２８】
本実施形態によれば、スイッチング電源用装置ＩＣが上述の構成を具備していることにより、定電流素子ＣＣＭを流れる増加する電流が定電流値に到達し、さらに増加しようとすると、定電流素子ＣＣＭの両端の電圧が急激に上昇する。そのとき定電流素子ＣＣＭに生じる両端の電圧上昇によって、第１のスイッチング素子Ｑ１の駆動回路に組み込まれる他方の主端子（ソース）の電位を、制御端子（ゲート）の電位に対して相対的に高くすることができる。その結果、制御端子の電位が第１のスイッチング素子Ｑ１の閾値電圧より低くなるため、第１のスイッチング素子Ｑ１をオフさせることができる。この回路動作は、第１のスイッチング素子Ｑ１がノーマリオンスイッチで、かつ閾値電圧が負であることにより、一層容易かつ確実になるが、ノーマリオフスイッチに対しても有効である。
【００２９】
本実施形態のスイッチング電源用装置ＩＣを用いて構成されるスイッチング電源回路ＳＲは、図１に示したように、直流電源ＤＣおよびチョッパ回路ＣＨＣを具備している。入力端ｔ１、ｔ２は、整流回路Ｒｅｃを介して交流電源ＡＣに接続され、出力端ｔ３、ｔ４には、負荷回路ＬＣが接続される。
【００３０】
本実施形態において、チョッパ回路ＣＨＣは、降圧チョッパ、昇圧チョッパおよび昇降圧チョッパなどの各種チョッパを含む概念である。さらに、チョッパ回路ＣＨＣには、同期整流方式の場合も含まれる。上記各チョッパは、いずれもスイッチング電源用装置ＩＣおよび第１のインダクタＬ１を主構成要素として構成されるものである。そして、第１のスイッチング素子Ｑ１をオンさせることにより、直流電源ＤＣから第１のインダクタＬ１に増加する電流が流れる。また、第１のスイッチング素子Ｑ１をオフさせることにより、第１のインダクタＬ１に蓄積された電磁エネルギーが放出され、ダイオードＤ１を経由して減少する電流が流れるという動作を繰り返す。そして、直流電源ＤＣの電圧をＤＣ−ＤＣ変換して、出力端に直流電圧を出力する点で共通している。なお、同期整流方式の場合は、上記に追加してさらに、第１のスイッチング素子Ｑ１がオフのとき、第２のスイッチング素子Ｑ２をオンさせ、第１のスイッチング素子Ｑ１をオンさせるとき、第２のスイッチング素子Ｑ２をオフさせる。
【００３１】
また、本実施形態において、チョッパ回路ＣＨＣは、第１のインダクタＬ１に磁気結合する第２のインダクタＤＷを具備している。この第２のインダクタＤＷは、第１のスイッチング素子Ｑ１がオンして第１のインダクタＬ１に流れる増加する電流を検出して、その出力電圧でスイッチング素子Ｑ１をオン状態に維持する。すなわち、第２のインダクタＤＷは、第１のインダクタＬ１に増加する電流が流れるとき誘起される電位を、第１のスイッチング素子Ｑ１の制御端子（ゲート）に供給して、第１のスイッチング素子Ｑ１をオン状態に維持する。
【００３２】
さらに、チョッパ回路ＣＨＣは、入力端ｔ１、ｔ２および出力端ｔ３、ｔ４を備え、内部は、降圧チョッパ、昇圧チョッパおよび昇降圧チョッパなど既知の各種チョッパのいずれかにより構成されている。
【００３３】
直流電源ＤＣは、上述のチョッパ回路ＣＨＣに対して変換前の直流電圧を入力する。また、直流電源ＤＣは、直流電圧を出力できればどのような構成でもよい。例えば、整流回路Ｒｅｃを主体として構成され、所望により平滑コンデンサなどからなる平滑回路を設けることができる。また、バッテリーなどの二次電池を用いることもできる。図１においては、整流回路Ｒｅｃは、好ましくはブリッジ形整流回路からなり、交流電源ＡＣ、例えば商用交流電源の交流電圧を全波整流して直流電圧を出力する構成を例示している。
【００３４】
第１の実施形態において、所望によりスイッチング電源回路ＳＲをモジュール化してスイッチング電源モジュールを構成することができる。このモジュールは、ＭＨｚ以上の周波数領域、好適には１０ＭＨｚ以上の周波数領域で動作するスイッチング電源回路ＳＲに好適である。また、スイッチング電源モジュールに設けられる外部端子は、いずれも直流用であり、直流の入出力だけに用いられる。したがって、動作が安定であるとともに、スイッチング電源回路ＳＲの顕著な小形化を実現することができる。また、スイッチング電源回路ＳＲを負荷回路ＬＣ、例えば照明装置の発光ダイオードに隣接して設けることも可能になり、照明装置などの全体の著しい小形化に寄与する。
また、第１のインダクタＬ１と第２のインダクタＤＷとを含むインダクタＬと、スイッチング電源用装置ＩＣと、をスイッチング電源用モジュールＳＭＪとしてモジュール化してもよい。
【００３５】
以下、図３ないし図１３を参照して、第１の実施形態に係るスイッチング電源用装置ＩＣを用いたスイッチング電源回路ＳＲについて説明する。なお、各図において、図１と同一要素については同一符号を付して説明を省略する。
【００３６】
第２の実施形態について説明する。
図３は、第２の実施形態に係るスイッチング電源回路を例示する回路図である。
【００３７】
図３に表したように、チョッパ回路ＣＨＣは、降圧形である。また、そのスイッチング電源用装置ＩＣの第１のスイッチング素子Ｑ１および定電流素子ＣＣＭには、例えばそれぞれＧａＮ−ＨＥＭＴが用いられる。第１のインダクタＬ１は、負荷回路ＬＣと入力端ｔ２との間に接続されている。第２のインダクタＤＷは、負荷回路ＬＣおよび結合コンデンサＣ２を介してスイッチング電源用装置ＩＣの第４の外部端子Ｐ４と第３の外部端子Ｐ３との間、すなわち第１のスイッチング素子Ｑ１の制御端子（ゲート）と定電流素子ＣＣＭの他方の主端子（ソース）との間に接続されている。
【００３８】
スイッチング電源用装置ＩＣにおいては、第１の外部端子Ｐ１が、入力端ｔ１に接続し、第２の外部端子Ｐ２が、入力端ｔ２に接続し、第３の外部端子Ｐ３が、負荷回路ＬＣの一端に接続されている。
【００３９】
高周波バイパス用コンデンサＣ１は、チョッパ回路ＣＨＣの入力端ｔ１、ｔ２の間に接続されている。また、図３においては、負荷回路ＬＣとして、発光ダイオード（照明負荷）ＬＥＤが接続された電気機器の構成を例示している。なお、図３においては、発光ダイオードＬＥＤが３つの構成を例示しているが、任意数の発光ダイオードを接続してもよい。また、負荷回路ＬＣの両端には、出力コンデンサＣ３が接続されている。
【００４０】
第１の回路Ａは、入力端ｔ１、第１のスイッチング素子Ｑ１、定電流素子ＣＣＭ、出力コンデンサＣ３および負荷回路ＬＣの並列回路、第１のインダクタＬ１ならびに入力端ｔ２の直列回路により構成されている。第２の回路Ｂは、第１のインダクタＬ１、ダイオードＤ１ならびに出力コンデンサＣ３および負荷回路ＬＣの並列回路の閉回路により構成されている。
【００４１】
定電流素子ＣＣＭにおいては、電位差の調整が可能な電位源Ｅ１を用いてゲート電位を可変にすることで、その定電流値を調整可能に構成している。電位差の調整が可能な電位源Ｅ１は、スイッチング電源用装置ＩＣの第５の外部端子Ｐ５と負荷回路ＬＣとを経由して、定電流素子ＣＣＭの制御端子（ゲート）と他方の主端子（ソース）との間に接続されている。なお、定電流素子ＣＣＭがノーマリオン特性を有する素子である場合、所望により電位源Ｅ１は、マイナス（−）電位まで出力できるように構成することもできる。これにより、定電流素子ＣＣＭをオフさせることで第１のスイッチング素子Ｑ１をオフさせることができるので、制御の幅が広がる。また、クランプダイオードＤ２は、第１のスイッチング素子Ｑ１の制御端子（ゲート）−主端子（ソース）間電圧ＶＧＳを、例えば０．６Ｖ以下にクランプする。第１のスイッチング素子Ｑ１のゲート−ソース間電圧ＶＧＳは、マイナス（−）電位側にレベルシフトされる。そのため、第１のスイッチング素子Ｑ１を確実にオンおよびオフさせることができる。
【００４２】
次に、図３に表したスイッチング電源回路の回路動作について説明する。
【００４３】
直流電源ＤＣが投入されると、チョッパ回路ＣＨＣの第１のスイッチング素子Ｑ１がオンする。直流電源ＤＣから第１のスイッチング素子Ｑ１、定電流素子ＣＣＭを経由して、第１の回路Ａ内を電流が流れ出し、電流は直線的に増加する。これにより、第１のインダクタＬ１内に電磁エネルギーが蓄積される。なお、第１のスイッチング素子Ｑ１がオンの期間中、第１のスイッチング素子Ｑ１のゲート−ソース間電圧ＶＧＳは０になる。増加する電流が定電流素子ＣＣＭの定電流値に達するまで、定電流素子ＣＣＭの両端の電圧はほぼ一定値以下に制限される。なお、増加する電流が第１のインダクタＬ１に流れている間、第１のインダクタＬ１の端子電圧は、正極性である。
【００４４】
増加する電流が定電流素子ＣＣＭの定電流値に達したとき、第１のインダクタＬ１に流れる電流はさらに増加しようとするため、定電流素子ＣＣＭの両端の電圧ＶＣＣＭがパルス状に大きくなる。これに伴って第１のスイッチング素子Ｑ１の主端子（ソース）電位が制御端子（ゲート）の電位より高くなる。その結果、制御端子の電位は、相対的に明らかに負電位になり、第１のスイッチング素子Ｑ１は、オフする。このため、第１のインダクタＬ１に流入する増加する電流は、第１のスイッチング素子Ｑ１のオフによって遮断される。
【００４５】
第１のスイッチング素子Ｑ１がオフすると同時に、第１のインダクタＬ１に蓄積されていた電磁エネルギーの放出が開始して、第２の回路Ｂに減少する電流（回生電流）が流れ出す。なお、減少する電流が流れている間、第１のインダクタＬ１の電圧極性が反転して負極性になり、第２のインダクタＤＷには第１のスイッチング素子Ｑ１の制御端子が負電位になる電位が誘起され、誘起された負電位が定電流素子ＣＣＭを経由して、第１のスイッチング素子Ｑ１の制御端子（ゲート）−他方の主端子（ソース）間に印加される。第１のスイッチング素子Ｑ１は、オフ状態に維持される。
【００４６】
第２の回路Ｂに流れる減少する電流が０になると、第１のスイッチング素子Ｑ１の制御端子（ゲート）に印加されていた負電位が誘起されなくなる。同時に、逆起電力により上記制御端子が正になる電位が第２のインダクタＤＷに誘起されるので、第１のスイッチング素子Ｑ１は、再びオンし、以後上述したのと同様な回路動作が繰り返される。
【００４７】
以上の動作において、降圧形のチョッパ回路は、第１のスイッチング素子Ｑ１のオンデューティ（１周期Ｔに対する第１のスイッチング素子Ｑ１がオンの期間Ｔｏｎの比率Ｔｏｎ／Ｔ）をαとし、入力電圧をＶｉｎとし、出力電圧をＶｏｕｔとすると、Ｖｏｕｔ＝Ｖｉｎ・α／１となり、入力電圧Ｖｉｎより低い出力電圧Ｖｏｕｔが得られる。
【００４８】
以上の回路動作から明らかなように、チョッパ回路ＣＨＣは、降圧チョッパ動作を行う。出力端ｔ３、ｔ４間に接続される負荷回路ＬＣには、増加する電流と減少する電流とが交互に流れる出力電流が形成される。それらの直流成分で発光ダイオードＬＥＤが点灯する。出力コンデンサＣ３は、高周波成分をバイパスする。
【００４９】
また、電位差の調整が可能な電位源Ｅ１を用いて、定電流素子ＣＣＭの定電流値が、調整可能に構成されている。そのため、所望の負荷電流を設定するのが容易になり、スイッチング電源回路ＳＲを用いて照明負荷に電流を供給する電気機器においては、調光が容易になる。また、電源電圧の変動に対して電位源Ｅ１の電位差を帰還制御することにより、電源電圧の変動に対する発光ダイオードの光出力の変動を抑制することもできる。さらに、第１のスイッチング素子Ｑ１の制御端子に印加される第２のインダクタＤＷの負電位に定電流素子ＣＣＭおよび負荷回路ＬＣの電圧降下が加算される。そのため、第２のインダクタＤＷの負電位の絶対値が比較的小さくても、第１のスイッチング素子Ｑ１をオフの状態に維持することができる。
【００５０】
次に、第３の実施形態について説明する。
図４は、第３の実施形態に係るスイッチング電源回路を例示する回路図である。
【００５１】
図４に表したスイッチング電源回路ＳＲは、第２の実施形態と同様に降圧形であるが、第１のインダクタＬ１が定電流素子ＣＣＭと出力コンデンサＣ３および負荷回路ＬＣの並列回路との間に介在する位置に接続されている。また、電位差の調整が可能な電位源Ｅ１は、直接定電流素子ＣＣＭの制御端子（ゲート）−他方の主端子（ソース）間に接続されている。さらに、第２のインダクタＤＷは、その両端がスイッチング電源用装置ＩＣの第４の外部端子Ｐ４と第３の外部端子Ｐ３との間に、結合コンデンサＣ２を介して接続されている。なお、第４の実施形態以降の各実施形態を示す図４ないし図１３において、図３と同一要素については、同一符号を付して説明を省略する。
また、回路動作については、図３と同様である。
【００５２】
次に、第４の実施形態について説明する。
図５は、第４の実施形態に係るスイッチング電源回路を例示する回路図である。
【００５３】
図５に表したスイッチング電源回路ＳＲは、降圧形であるが、スイッチング電源用装置ＩＣ内の直列接続体ＳＣＢの構成が、図３および図４に表したスイッチング電源回路と異なる。すなわち、第１のスイッチング素子Ｑ１、定電流素子ＣＣＭおよびダイオードＤ１の直列接続の態様が相違している。すなわち、図の上部から下部に向かいダイオードＤ１、第１のスイッチング素子Ｑ１および定電流素子ＣＣＭの順で直列に接続されている。また、第１の外部端子Ｐ１は、ダイオードＤ１の一方の主端子（カソード）から導出され、第２の外部端子Ｐ２は、定電流素子ＣＣＭの他方の主端子（ソース）から導出され、第３の外部端子Ｐ３は、ダイオードＤ１の他方の主端子（アノード）および第１のスイッチング素子Ｑ１の一方の主端子（ドレイン）の接続点から導出されている。
【００５４】
第１のインダクタＬ１は、図４に表したスイッチング電源回路ＳＲと同様に接続されているが、負荷回路ＬＣは、入力端ｔ１とインダクタＬ１との間に接続されている。第２のインダクタＤＷは、図４に表したスイッチング電源回路ＳＲと同様に接続されている。電位差の調整が可能な電位源Ｅ１は、図４に表したスイッチング電源回路ＳＲと同様に定電流素子ＣＣＭの制御端子（ゲート）−主端子（ソース）間に直接接続されている。
【００５５】
次に、第５の実施形態について説明する。
図６は、第５の実施形態に係るスイッチング電源回路を例示する回路図である。
【００５６】
図６に表したスイッチング電源回路ＳＲは、昇圧形である。入力端ｔ１、第１のインダクタＬ１、第１のスイッチング素子Ｑ１、定電流素子ＣＣＭおよび入力端ｔ２の直列回路が、第１の回路Ａを構成している。また、入力端ｔ１、第１のインダクタＬ１、出力コンデンサＣ３および負荷回路ＬＣの並列回路、ダイオードＤ１ならびに入力端ｔ２の直列回路が、第２の回路Ｂを構成している。
【００５７】
スイッチング電源用装置ＩＣにおいては、第１のスイッチング素子Ｑ１、定電流素子ＣＣＭおよびダイオードＤ１を直列に接続して集積化した直列接続体ＳＣＢと第１ないし第５の外部端子Ｐ１〜Ｐ５とを備えている。このスイッチング電源用装置ＩＣの態様は、図３および図４に表したスイッチング電源回路ＳＲにおけるものと同様である。
【００５８】
第２のインダクタＤＷは、定電流素子ＣＣＭおよび結合コンデンサＣ２を経由して第１のスイッチング素子Ｑ１の制御端子（ゲート）−他方の主端子（ソース）間に接続されている。電位差の調整可能な電位源Ｅ１は、定電流素子ＣＣＭの制御端子（ゲート）−他方の主端子（ソース）間に直接接続されている。
【００５９】
次に、図６に表したスイッチング電源回路ＳＲの回路動作について簡単に説明する。入力端ｔ１、ｔ２間に直流電源ＤＣが投入されて第１のスイッチング素子Ｑ１がオンすると、第１の回路Ａ内を増加する電流が流れる。第１のスイッチング素子Ｑ１のオン状態は、第２のインダクタＤＷの誘起電圧が第１のスイッチング素子Ｑ１の制御端子（ゲート）に順バイアスを印加するので維持される。そして、増加する電流が定電流素子ＣＣＭの定電流値に到達すると、定電流素子ＣＣＭの電圧降下が急激に増大するので、第１のスイッチング素子Ｑ１の制御端子（ゲート）の電位が他方の主端子（ソース）の電位に対して負になり、第１のスイッチング素子Ｑ１はオフする。
【００６０】
第１のスイッチング素子Ｑ１がオフすると、第１のインダクタＬ１に蓄積されていた電磁エネルギーが放出されて、減少する電流が第２の回路Ｂ内を流れる。減少する電流が流れると、負荷回路ＬＣが付勢されて負荷ＬＥＤが作動する。減少する電流が流れている間、第２のインダクタＤＷが逆バイアスを印加するので、第１のスイッチング素子Ｑ１は、オフ状態に維持される。減少する電流が０になると、第１のスイッチング素子Ｑ１の制御端子（ゲート）の逆バイアスがなくなるため、第１のスイッチング素子Ｑ１が再びオンして、以上の動作を繰り返す。
【００６１】
以上の動作において、第１のスイッチング素子Ｑ１のオンデューティをαとし、入力電圧をＶｉｎとし、出力電圧をＶｏｕｔとすると、昇圧形ではＶｏｕｔ＝Ｖｉｎ・１／αとなり、入力電圧より高い出力電圧が得られる。
【００６２】
次に、第６の実施形態について説明する。
図７は、第６の実施形態に係るスイッチング電源回路を例示する回路図である。
【００６３】
図７に表したように、スイッチング電源回路ＳＲは、図６に表したスイッチング電源回路ＳＲと同様に昇圧形であるが、入力端ｔ１、第１のインダクタＬ１、第１のスイッチング素子Ｑ１、定電流素子ＣＣＭおよび入力端ｔ２の直列回路が、第１の回路Ａを構成している。また、入力端ｔ１、第１のインダクタＬ１、ダイオードＤ１、出力コンデンサＣ３および負荷回路ＬＣの並列回路ならびに入力端ｔ２の直列回路が、第２の回路Ｂを構成している。すなわち、ダイオードＤ１の第１のスイッチング素子Ｑ１および定電流素子ＣＣＭの直列部分に対する接続位置が異なる。
【００６４】
ダイオードＤ１は、第１のスイッチング素子Ｑ１の主端子（ドレイン）に直列に接続されている。直列接続体ＳＣＢは、ダイオードＤ１、スイッチング素子Ｑ１および定電流素子ＣＣＭの順に直列に接続され集積化されている。また、第１の外部端子Ｐ１は、ダイオードの主端子（カソード）から導出され、第２の外部端子Ｐ２は、定電流素子ＣＣＭの主端子（ソース）から導出されている。第３の外部端子Ｐ３は、ダイオードＤ１の主端子（アノード）と第１のスイッチング素子Ｑ１の主端子（ドレイン）との接続点から導出されている。第４の外部端子Ｐ４は、第１のスイッチング素子Ｑ１の制御端子（ゲート）から導出され、第５の外部端子Ｐ５は、定電流素子ＣＣＭの制御端子（ゲート）から導出されている。スイッチング電源用装置ＩＣは、直列接続体ＳＣＢと第１ないし第５の外部端子Ｐ１〜Ｐ５とにより構成されている。このスイッチング電源用装置ＩＣの態様は、図５に表したスイッチング電源回路ＳＲにおけるものと同様である。
【００６５】
第２のインダクタＤＷは、定電流素子ＣＣＭおよび結合コンデンサＣ２を経由して第１のスイッチング素子Ｑ１の制御端子（ゲート）−他方の主端子（ソース）間に接続されている。電位差の調整可能な電位源Ｅ１は、定電流素子ＣＣＭのゲート−ソース間に直接接続されている。
【００６６】
次に、第７の実施形態について説明する。
図８は、第７の実施形態に係るスイッチング電源回路を例示する回路図である。
【００６７】
図８に表したように、スイッチング電源回路ＳＲは、昇降圧形であり、入力端ｔ１、第１のインダクタＬ１、第１のスイッチング素子Ｑ１、定電流素子ＣＣＭおよび入力端ｔ２の直列回路が、第１の回路Ａを構成している。また、第１のインダクタＬ１、ダイオードＤ１ならびに出力コンデンサＣ３および負荷回路ＬＣの並列回路の閉回路が、第２の回路Ｂを構成している。
【００６８】
直列接続体ＳＣＢは、ダイオードＤ１、第１のスイッチング素子Ｑ１および定電流素子ＣＣＭが、この順に直列に接続され集積化されている。スイッチング電源用装置ＩＣは、直列接続体ＳＣＢと第１ないし第５の外部端子Ｐ１〜Ｐ５により構成されている。このスイッチング電源用装置ＩＣの態様は、図５および図７に表したスイッチング電源回路ＳＲにおけるものと同様である。
【００６９】
第２のインダクタＤＷは、定電流素子ＣＣＭを経由して第１のスイッチング素子Ｑ１の制御端子（ゲート）−他方の主端子（ソース）間に接続されている。電位差の調整可能な電位源Ｅ１は、定電流素子ＣＣＭの制御端子（ゲート）−他方の主端子（ソース）間に直接接続されている。
【００７０】
次に、図８に表したスイッチング電源回路ＳＲの回路動作を簡単に説明する。入力端ｔ１、ｔ２間に直流電源ＤＣが投入され、第１のスイッチング素子Ｑ１がオンすると、第１の回路Ａ内を増加する電流が流れる。第１のスイッチング素子Ｑ１のオン状態は、第２のインダクタＤＷの誘起電圧が第１のスイッチング素子Ｑ１の制御端子（ゲート）に順バイアスを印加するので維持される。
【００７１】
増加する電流が定電流素子ＣＣＭの定電流値に到達すると、定電流素子ＣＣＭの電圧降下が急激に増大し、第１のスイッチング素子Ｑ１の制御端子（ゲート）の電位が他方の主端子（ソース）の電位に対して負になる。第１のスイッチング素子Ｑ１は、オフする。第１のスイッチング素子Ｑ１がオフすると、第１のインダクタＬ１に蓄積されていた電磁エネルギーが放出されて、減少する電流が、第２の回路Ｂ内を流れる。減少する電流が流れると、負荷回路ＬＣが付勢されて負荷ＬＥＤが作動する。減少する電流が流れている間、第２のインダクタＤＷは、逆バイアスを印加するため、第１のスイッチング素子Ｑ１は、オフ状態に維持される。
【００７２】
減少する電流が０になると、第１のスイッチング素子Ｑ１の制御端子（ゲート）の逆バイアスがなくなるため、第１のスイッチング素子Ｑ１が再びオンして以上の動作を繰り返す。
【００７３】
以上の動作において、第１のスイッチング素子Ｑ１のオンデューティをαとし、入力電圧をＶｉｎとし、出力電圧をＶｏｕｔとすると、昇圧形ではＶｏｕｔ＝Ｖｉｎ・α／１−αとなり、αの値に応じて入力電圧に対して高低いずれの出力電圧でも得ることができる。
【００７４】
次に、第８の実施形態について説明する。
図９は、第８の実施形態に係るスイッチング電源回路を例示する回路図である。
【００７５】
図９に表したように、スイッチング電源回路ＳＲは、図８に表したスイッチング電源回路ＳＲと同様に昇降圧形である。入力端ｔ１、第１のスイッチング素子Ｑ１、定電流素子ＣＣＭ、第１のインダクタＬ１、出力コンデンサＣ３および負荷回路ＬＣの並列回路ならびに入力端ｔ２の直列回路が、第１の回路Ａを構成している。また、第１のインダクタＬ１、出力コンデンサＣ３および負荷回路ＬＣの並列回路ならびにダイオードＤ１の閉回路が、第２の回路Ｂを構成している。
【００７６】
直列接続体ＳＣＢは、第１のスイッチング素子Ｑ１、定電流素子ＣＣＭおよびダイオードＤ１がこの順に、直列に接続され集積化される。スイッチング電源用装置ＩＣは、直列接続体ＳＣＢと第１ないし第５の外部端子Ｐ１〜Ｐ５により構成されている。このスイッチング電源用装置ＩＣの態様は、図３、図４、図６に表したスイッチング電源回路ＳＲにおけるものと同様である。
【００７７】
第２のインダクタＤＷは、定電流素子ＣＣＭおよび結合コンデンサＣ２を経由して、第１のスイッチング素子Ｑ１の制御端子（ゲート）−他方の主端子（ソース）間に接続されている。電位差の調整可能な電位源Ｅ１は、定電流素子ＣＣＭの制御端子（ゲート）−端子（ソース）間に直接接続されている。
【００７８】
次に、第９の実施形態について説明する。
図１０は、第９の実施形態に係るスイッチング電源回路を例示する回路図である。
【００７９】
図１０に表したように、スイッチング電源回路ＳＲは、回路の基本構成が図４に表したスイッチング電源回路ＳＲと同様の降圧形であるが、定電流素子ＣＣＭの制御端子に電位を供給する回路が異なっている。すなわち、本実施形態においては、入出力電圧変動に応じて定電流素子ＣＣＭの定電流値を制御するために以下の構成を採用している。
【００８０】
入力端ｔ１、ｔ２間に直列に接続された抵抗器Ｒ１、Ｒ２の直列回路の接続端から分圧して取り出された入力電圧は、整流電圧のリップルに応じて変化するが、乗算器ＭＬＰの一方の入力端に入力される。
【００８１】
次に、回路動作を簡単に説明する。チョッパ回路ＣＨＣの出力端ｔ３、ｔ４間に直列に接続した抵抗器Ｒ３、Ｒ４の直列回路の接続端から分圧し、コンデンサＣ４で平滑化して取り出された出力電流に対応する電圧は、誤差増幅器ＥＡに入力され、目標の出力電流に相当する基準電位Ｅ２と比較され、その誤差分が出力される。この誤差分は、乗算器ＭＬＰの他方の入力端に入力される。そして、入力電圧と出力電流の目標値に対する誤差との乗算出力に応じて定電流素子ＣＣＭの制御端子（ゲート）が制御される。なお、乗算出力の定電流素子ＣＣＭの制御端子（ゲート）への入力については、図示しない制御端子駆動用の駆動回路を介在させることができる。
【００８２】
第９の実施形態によれば、チョッパ回路ＣＨＣの入力電流を正弦波にすることができるから、各実施形態の効果を奏するのに加えて、入力電源の高調波歪を低減することができる。また、高周波動作が必要な回路部分は、スイッチング電源用装置ＩＣ内で組み込むことができる。このため、配線や実装の配慮が軽減する。
【００８３】
これに対して、スイッチング電源用装置ＩＣを用いない場合においては、電流検出用の抵抗素子を必要とするので、無視し得ない電力損失が生じるばかりでなく、高速コンパレータや高速駆動回路などを必要とするので、コストアップを伴うとともにスイッチング電源の小形化を阻害するという問題もある。
【００８４】
次に、第１０の実施形態について説明する。
図１１は、第１０の実施形態に係るスイッチング電源回路を例示する回路図である。
図１１に表したように、スイッチング電源回路ＳＲは、同期整流方式の降圧形のスイッチング電源回路である。
【００８５】
スイッチング電源用装置ＩＣにおいては、図４に表したスイッチング電源用装置ＩＣに、第２のスイッチング素子Ｑ２および第２のスイッチング素子Ｑ２の制御端子から導出された第６の外部端子Ｐ６が追加されている。第２のスイッチング素子Ｑ２は、ダイオードＤ１に並列に接続される。したがって、第２の回路Ｂは、第１のインダクタＬ１、ダイオードＤ１および第２のスイッチング素子Ｑ２の並列回路、ならびに出力コンデンサＣ３および負荷回路ＬＣの並列回路の閉回路で構成される。第１の回路Ａについては、図４におけるものと同様である。
【００８６】
また、スイッチング電源回路ＳＲにおいては、第３のインダクタＤＷ２とコンデンサＣ５とが追加されている。第３のインダクタＤＷ２は、第１のインダクタＬ１に磁気結合し、コンデンサＣ５および第６の外部端子Ｐ６を介して、第２のスイッチング素子Ｑ２の制御端子に電位を供給する。第３のインダクタＤＷ２から第２のスイッチング素子Ｑ２の制御端子に供給される電位は、第２のインダクタＤＷから第１のスイッチング素子Ｑ１の制御端子に供給される電位と逆極性である。そのため、第１のスイッチング素子Ｑ１がオンのとき第２のスイッチング素子Ｑ２はオフに制御され、第１のスイッチング素子Ｑ１がオフのとき第２のスイッチング素子Ｑ２はオンに制御される。
【００８７】
同期整流方式の構成のため、第１のスイッチング素子Ｑ１がオフのとき、減少する電流は、第２のスイッチング素子Ｑ２を流れる。そのためダイオードＤ１だけのときよりも電力損失を低減することができる。
なお、貫通電流を防止するために設けられるデッドタイムについては、省略している。
また、図１１においては、第２のスイッチング素子Ｑ２が、第１のスイッチング素子Ｑ１と同様の構成でスイッチング電源用装置ＩＣに内蔵された構成を例示している。しかし、第２のスイッチング素子Ｑ２は、スイッチング電源用装置ＩＣの第３の外部端子Ｐ３と第２の外部端子Ｐ２との間に外付けしてもよい。
【００８８】
次に、第１１の実施形態について説明する。
図１２は、第１１の実施形態に係るスイッチング電源回路を例示する回路図である。
図１２に表したように、スイッチング電源回路ＳＲは、他励方式のスイッチング電源回路である。図４に表したスイッチング電源回路ＳＲに、第１のスイッチング素子Ｑ１を他励制御する制御回路ＣＴＲが追加されている。スイッチング電源用装置ＩＣおよび第１のインダクタＬ１、第２のインダクタＤＷ、電位差の調整可能な電位源Ｅ１については、図４に表したスイッチング電源回路ＳＲにおけるものと同様である。
【００８９】
制御回路ＣＴＲにおいては、タイマ回路ＴＩＭが、一定周期で第１のスイッチング素子Ｑ１をオンさせるセット信号を生成する。またリセット回路ＲＥＳは、第２のインダクタＤＷに誘起される電位の極性の変化を検出して、第１のスイッチング素子Ｑ１がオンからオフに切り替わったときに、第１のスイッチング素子Ｑ１をオフさせるリセット信号を生成する。
【００９０】
タイマ回路ＴＩＭから出力されるセット信号は、ラッチ回路ＬＡＴのセット端子Ｓに入力される。リセット回路ＲＥＳから出力されるリセット信号は、ラッチ回路ＬＡＴのリセット端子Ｒに入力される。ラッチ回路ＬＡＴは、セット端子Ｓにハイレベルの信号が入力されたときセットされ、セット状態を保持する。出力端子Ｑには、ハイレベルの信号が出力される。また、ラッチ回路ＬＡＴは、リセット端子Ｒにハイレベルの信号が入力されたときリセットされ、リセット状態を保持する。出力端子Ｑには、ローレベルの信号が出力される。ラッチ回路ＬＡＴの出力端子Ｑは、結合コンデンサＣ２を介して、第１のスイッチング素子Ｑ１の制御端子（ゲート）に接続される。ここで、ローレベルおよびハイレベルは、信号の電位が、それぞれ論理値０（偽）、論理値１（真）となる電位である。
【００９１】
なお、図１２においては、タイマ回路ＴＩＭおよびリセット回路ＲＥＳがラッチ回路ＬＡＴを介して、第１のスイッチング素子Ｑ１をオンおよびオフに制御している。しかし、一定周期で第１のスイッチング素子Ｑ１をオンさせ、第２のインダクタＤＷに誘起される電位の極性の変化を検出して、第１のスイッチング素子Ｑ１をオフさせることができればよく、他の構成でもよい。
【００９２】
次に、第１２の実施形態について説明する。
図１３は、第１２の実施形態に係るスイッチング電源回路を例示する回路図である。
図１３に表したように、スイッチング電源回路ＳＲにおいては、定電流素子ＣＣＭとして、定電流ダイオードを用いている。そのため、電位差の調整可能な電位源Ｅ１を用いない構成となっている。第１のインダクタＬ１、第２のインダクタＤＷについては、図４に表したスイッチング電源回路ＳＲにおけるものと同様である。
【００９３】
直列接続体ＳＣＢにおいては、第１のスイッチング素子Ｑ１、定電流素子ＣＣＭおよびダイオードＤ１が直列に接続され集積化されている。また、スイッチング電源用装置ＩＣにおいては、直列接続体ＳＣＢの両端側に位置する各素子、すなわち第１のスイッチ素子Ｑ１の主端子（ドレイン）から導出された第１の外部端子Ｐ１とダイオードＤ１の主端子（アノード）から導出された第２の外部端子Ｐ２とを含む複数の外部端子Ｐ１〜Ｐ４を備えている。第３の外部端子Ｐ３は、定電流素子ＣＣＭの他方の主端子（ソース）、すなわち定電流ダイオードのカソードおよびダイオードＤ１の一方の主端子（カソード）の接続点から導出される。第４の外部端子Ｐ４は、第１のスイッチング素子Ｑ１の制御端子（ゲート）から導出されている。
【００９４】
定電流素子ＣＣＭとして用いられている定電流ダイオードによって規定された定電流値で、第１のスイッチング素子Ｑ１がオンからオフに切り替えられる。回路動作については、図４に表したスイッチング電源回路ＳＲと同様である。
なお、図３、図５〜図１２に表した各スイッチング電源回路においても、定電流素子ＣＣＭとして、定電流ダイオードを用いることができる。
【００９５】
以上、図３〜図１３を参照して、第１の実施形態に係るスイッチング電源用装置を用いたスイッチング電源回路について説明した。
第１の実施形態に係るスイッチング電源用装置によれば、ＭＨｚ領域で作動し得る電子回路素子のスイッチング素子、定電流素子およびダイオードの直列接続体を集積化して複数の外部端子を導出したことにより、以下の（ａ）〜（ｃ）の効果を奏することができる。
（ａ）スイッチング電源用装置においては、第１のスイッチング素子に流れる電流が所定値に達したときの定電流素子の電圧変化を利用して第１のスイッチング素子をオフさせる。したがって、電流検出用の抵抗素子およびその電圧降下が予め設定された閾値に達したときにスイッチング素子をオフさせる電流帰還形の帰還回路を設ける必要がなく、回路構成が簡単になり、小形化が容易になる。
【００９６】
（ｂ）共通回路部品として降圧形、昇圧形および昇降圧形などの多様な回路形態に対応させることが可能である。
（ｃ）ＭＨｚ以上の高周波化によりスイッチング電源の著しい小形化が可能である。
ところで、高周波動作により実装デバイスから放射されるノイズ成分が増大して回路素子間で電磁干渉が生じる可能性がある。したがって、小形化を維持しつつこの電磁干渉を低減して、さらに小型化を進めることも課題の一つである。
【００９７】
また、小形化に伴いスイッチング素子などの回路部品からの発生熱による回路部品の温度上昇が顕著になるので、回路部品の温度を低下させることも大切である。
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、種々の変形が可能である。
【符号の説明】
【００９８】
Ａ…第１の回路、  Ｂ…第２の回路、  Ｃ１…高周波バイパスコンデンサ、  Ｃ２…結合コンデンサ、  Ｃ３…出力コンデンサ、  Ｃ５…コンデンサ、  ＣＣＭ…定電流素子、  ＣＨＣ…チョッパ回路、  ＣＴＲ…制御回路、  Ｄ１…ダイオード、  ＤＣ…直流電源、  ＤＷ…第２のインダクタ、  ＤＷ２…第３のインダクタ、  Ｅ１…基準電圧、  ＩＣ…スイッチング電源用装置、  Ｌ１…第１のインダクタ、  ＬＡＴ…ラッチ回路、  ＬＣ…負荷回路、  ＬＥＤ…発光ダイオード（照明負荷）、  Ｐ１…第１の外部端子、  Ｐ２…第２の外部端子、  Ｐ３…第３の外部端子、  Ｐ４…第４の外部端子、  Ｐ５…第５の外部端子、  Ｐ６…第６の外部端子、 Ｑ１…第１のスイッチング素子、  Ｒｅｃ…整流回路、  ＲＥＳ…リセット回路、  ＳＲ…スイッチング電源回路、ＴＩＭ…タイマ回路、  ｔ１、ｔ２…入力端、  ｔ３、ｔ４…出力端
【図１】
0005751483.tif 000002
【図２】
0005751483.tif 000003
【図３】
0005751483.tif 000004
【図４】
0005751483.tif 000005
【図５】
0005751483.tif 000006
【図６】
0005751483.tif 000007
【図７】
0005751483.tif 000008
【図８】
0005751483.tif 000009
【図９】
0005751483.tif 000010
【図１０】
0005751483.tif 000011
【図１１】
0005751483.tif 000012
【図１２】
0005751483.tif 000013
【図１３】
0005751483.tif 000014