(57)【特許請求の範囲】
【請求項１】
スイッチング素子であって、
第１の部分と第２の部分とを有する第１の半導体層と、
第１の部分と第２の部分とを有する第２の半導体層と、
前記第１の半導体層と前記第２の半導体層との間に配置される絶縁層と、
前記第１の半導体層の前記第１の部分と接触して第１の接合部を形成するとともに、前記第２の半導体層の前記第１の部分と接触して第２の接合部を形成する第１の金属コンタクトと、
前記第１の半導体層の前記第２の部分と接触して第３の接合部を形成するとともに、前記第２の半導体層の前記第２の部分と接触して第４の接合部を形成する第２の金属コンタクトとを含み、
前記第１の接合部と前記第４の接合部とはショットキー接触部であり、前記第２の接合部と前記第３の接合部とはオーミック接触部である、スイッチング素子。
【請求項２】
前記第１の半導体層と前記第２の半導体層とは、シリコン、シリコン含有化合物、ゲルマニウム、ゲルマニウム含有化合物、アルミニウム含有化合物、ホウ素含有化合物、ガリウム含有化合物、インジウム含有化合物、カドミウム含有化合物、亜鉛含有化合物、鉛含有化合物、および錫含有化合物から独立して選択される、請求項１に記載のスイッチング素子。
【請求項３】
前記第１の半導体層は結晶シリコンであり、前記第２の部分はリン（Ｐ）、ホウ素（Ｂ）、または砒素（Ａｓ）でドーピングされる、請求項１または２に記載のスイッチング素子。
【請求項４】
前記第２の半導体層は結晶シリコンであり、前記第１の部分はリン（Ｐ）、ホウ素（Ｂ）、または砒素（Ａｓ）でドーピングされる、請求項１〜３のいずれか１項に記載のスイッチング素子。
【請求項５】
前記第１の半導体層の前記第２の部分と前記第２の半導体層の前記第１の部分とは、リン（Ｐ）、ホウ素（Ｂ）、または砒素（Ａｓ）で高濃度にドーピングされる、請求項１、３、４のいずれか１項に記載のスイッチング素子。
【請求項６】
前記第１の半導体層の前記第１の部分と前記第２の半導体層の前記第２の部分とは高濃度にドーピングされない、請求項５に記載のスイッチング素子。
【請求項７】
第２の絶縁層と基板層とをさらに含み、前記第２の絶縁層は前記基板層と前記第１の半導体層との間に配置され、前記第２の絶縁層は前記第１および第２の金属コンタクトと接触する、請求項１〜６のいずれか１項に記載のスイッチング素子。
【請求項８】
不揮発性メモリ素子であって、
スイッチング装置と、
不揮発性メモリセルとを含み、
前記スイッチング装置は、
第１の部分と第２の部分とを有する第１の半導体層と、
第１の部分と第２の部分とを有する第２の半導体層と、
前記第１の半導体層と前記第２の半導体層との間に配置される絶縁層と、
前記第１の半導体層の前記第１の部分と接触して第１の接合部を形成するするとともに、前記第２の半導体層の前記第１の部分と接触して第２の接合部を形成する第１の金属コンタクトと、
前記第１の半導体層の前記第２の部分と接触して第３の接合部を形成するとともに、前記第２の半導体層の前記第２の部分と接触して第４の接合部を形成する第２の金属コンタクトとを含み、
前記第２の接合部と前記第３の接合部とはオーミック接触部であり、
前記スイッチング装置は前記不揮発性メモリセルと直列に電気的に接続される、不揮発性メモリ素子。
【請求項９】
前記第１の接合部と前記第４の接合部とはショットキー接触部である、請求項８に記載の不揮発性メモリ素子。
【請求項１０】
前記第１の半導体層の前記第２の部分と前記第２の半導体層の前記第１の部分とは、リン（Ｐ）、ホウ素（Ｂ）、または砒素（Ａｓ）でドーピングされる、請求項８または９に記載の不揮発性メモリ素子。
【請求項１１】
前記第１の半導体層の前記第１の部分と前記第２の半導体層の前記第２の部分とはドーピングされない、請求項８〜１０のいずれか１項に記載の不揮発性メモリ素子。
【請求項１２】
前記第１および第２の半導体層は同じ厚さを有する、請求項８〜１１のいずれか１項に記載の不揮発性メモリ素子。
【請求項１３】
前記不揮発性メモリセルはスピントルクトランスファランダムアクセスメモリ（ＳＴＲＡＭ）スタックである、請求項８〜１２のいずれか１項に記載の不揮発性メモリ素子。
【発明の詳細な説明】
【背景技術】
【０００１】
背景
新しいタイプのメモリは、一般に利用されているタイプのメモリと競合する可能性が大きい。たとえば、不揮発性のスピントランスファトルクランダムアクセスメモリ（spin-transfer torque random access memory（本願明細書においては「ＳＴＲＡＭ」と称する））および抵抗性ランダムアクセスメモリ（resistive random access memory（本願明細書において「ＲＲＡＭ（登録商標）」と称する））はともに、次世代のメモリの有力な候補であると考えられる。ＦＬＡＳＨメモリ（ＮＡＮＤまたはＮＯＲ）のような既成のメモリタイプに対してより有効に競合するＳＴＲＡＭおよびＲＲＡＭ（登録商標）の能力は、メモリユニット（メモリセルおよびその関連する駆動装置）がチップ上に形成され得る密度を増加させることによって最大化され得る。
【発明の概要】
【課題を解決するための手段】
【０００２】
概要
本願明細書においてスイッチング素子が開示される。このスイッチング素子は、第１の部分と第２の部分とを有する第１の半導体層と、第１の部分と第２の部分とを有する第２の半導体層と、上記第１の半導体層と上記第２の半導体層との間に配置される絶縁層と、上記第１の半導体層の上記第１の部分と接触して第１の接合部を形成するとともに、上記第２の半導体層の上記第１の部分と接触して第２の接合部を形成する第１の金属コンタクトと、上記第１の半導体層の上記第２の部分と接触して第３の接合部を形成するとともに、上記第２の半導体層の上記第２の部分と接触して第４の接合部を形成する第２の金属コンタクトとを含み、上記第１の接合部と上記第４の接合部とはショットキー接触部であり、上記第２の接合部と上記第３の接合部とはオーミック接触部である。
【０００３】
さらに本願明細書において不揮発性メモリ素子が開示される。この不揮発性メモリ素子は、スイッチング装置と、不揮発性メモリセルとを含み、上記スイッチング装置は、第１の部分と第２の部分とを有する第１の半導体層と、第１の部分と第２の部分とを有する第２の半導体層と、上記第１の半導体層と上記第２の半導体層との間に配置される絶縁層と、上記第１の半導体層の上記第１の部分と接触して第１の接合部を形成するするとともに、上記第２の半導体層の上記第１の部分と接触して第２の接合部を形成する第１の金属コンタクトと、上記第１の半導体層の上記第２の部分と接触して第３の接合部を形成するとともに、上記第２の半導体層の上記第２の部分と接触して第４の接合部を形成する第２の金属コンタクトとを含み、上記第１の接合部と上記第４の接合部とはショットキー接触部であり、上記第２の接合部と上記第３の接合部とはオーミック接触部であり、上記スイッチング装置は上記不揮発性メモリセルと直列に電気的に接続される。
【０００４】
さらに本願明細書において、スイッチング素子を形成する方法が開示される。この方法は、第１の半導体層と、絶縁層と、第２の半導体層とを含む積層物を設けるステップと、上記積層物の第１の部分のみを保護する第１のマスク領域を形成するステップと、上記第２の半導体層の第１の部分のみを第１のエネルギ準位を用いてドーピングするステップと、上記積層物の第２の部分のみを保護する第２のマスク領域を形成するステップとを含み、上記積層物の上記第１の部分および上記第２の部分は部分的にのみ重なり、上記方法はさらに、上記第１の半導体層の第２の部分のみを第２のエネルギ準位を用いてドーピングするステップを含み、上記第１のエネルギ準位と上記第２のエネルギ準位とは異なり、これによりドーピングされた積層物を形成し、上記方法はさらに、上記ドーピングされた積層物の部分の上のみにコンタクトマスクを形成するステップと、少なくとも上記第２の半導体層、上記絶縁層、および上記第１の半導体層の部分をエッチングするステップと、上記第２の半導体層、上記絶縁層、および上記第１の半導体層のエッチングされた領域に第１および第２の金属コンタクトを形成するステップとを含む。
【０００５】
これらおよびさまざまな他の特徴および利点は、以下の詳細な説明を読めば、明確になるであろう。
【０００６】
この開示は、添付の図面に関連して、この開示のさまざまな実施例の以下の詳細な説明を考慮するとより完全に理解され得る。
【図面の簡単な説明】
【０００７】
【図１Ａ】本願明細書において開示されるスイッチング素子の実施例の概略図である。
【図１Ｂ】本願明細書において開示されるスイッチング素子の機能を示す回路図である。
【図１Ｃ】本願明細書において開示される仮想のスイッチング素子の電流−電圧（ｌ−Ｖ）曲線の図である。
【図２Ａ】本願明細書において開示されるスイッチング素子の概略図である。
【図２Ｂ】本願明細書において開示されるスイッチング素子の概略図である。
【図３】スイッチング素子を形成する例示的な方法を示すフローチャートの図である。
【図４Ａ】作製のある段階でのスイッチング素子を示す図である。
【図４Ｂ】作製のある段階でのスイッチング素子を示す図である。
【図４Ｃ】作製のある段階でのスイッチング素子を示す図である。
【図４Ｄ】作製のある段階でのスイッチング素子を示す図である。
【図４Ｅ】作製のある段階でのスイッチング素子を示す図である。
【図４Ｆ】作製のある段階でのスイッチング素子を示す図である。
【図４Ｇ】作製のある段階でのスイッチング素子を示す図である。
【図５Ａ】本願明細書において開示される不揮発性メモリ素子において利用され得るさまざまなタイプの抵抗性感知メモリ（ＲＳＭ）セルの概略図であり、ＳＴＲＡＭを示す図である。
【図５Ｂ】本願明細書において開示される不揮発性メモリ素子において利用され得るさまざまなタイプの抵抗性感知メモリ（ＲＳＭ）セルの概略図であり、ＳＴＲＡＭを示す図である。
【図５Ｃ】本願明細書において開示される不揮発性メモリ素子において利用され得るさまざまなタイプの抵抗性感知メモリ（ＲＳＭ）セルの概略図であり、ＲＲＡＭ（登録商標）を示す図である。
【図６Ａ】本願明細書において開示される不揮発性メモリ素子の概略図である。
【図６Ｂ】本願明細書において開示される不揮発性メモリ素子の回路図である。
【図７Ａ】本願明細書において開示される不揮発性メモリユニットを組込み得るクロスバーメモリアレイの部分の斜視図である。
【図７Ｂ】本願明細書において開示される不揮発性メモリユニットを組込み得るクロスバーメモリアレイの部分の斜視図である。
【図７Ｃ】本願明細書において開示される不揮発性メモリユニットを組込み得るクロスバーメモリアレイの部分の線図である。
【発明を実施するための形態】
【０００８】
図面は必ずしも正確な縮尺ではない。図において用いられる同様の番号は同様の構成要素を指す。しかしながら、所与の図面におけるある構成要素を指す番号の使用は、同じ番号を付された、他の図での構成要素を限定することを意図していないということが理解されるであろう。
【０００９】
詳細な説明
以下の説明では、本願明細書の一部を形成し、いくつかの特定の実施例を例示目的で示す添付の図面の集合を参照する。本開示の範囲または精神から逸脱することがなければ、他の実施例も考慮および作製されてもよいということが理解されるべきである。したがって、以下の詳細な説明は、限定的な意味に解釈されるべきではない。
【００１０】
当該明細書および特許請求の範囲において用いられる形状、量、および物性を示すすべての数は、他の態様で示されることがなければ、すべての場合において、「約」という用語によって修飾されると理解されるべきである。したがって、上記の明細書および添付の特許請求の範囲に記載される数値パラメータは、逆の態様で示されることがなければ、当業者が本願明細書において開示される教示を利用することによって得ることを求める所望の特性に依存して変動し得る近似値である。
【００１１】
端点による数値範囲の記載は、その範囲内に含まれるすべての数（たとえば１〜５は、１、１．５、２、２．７５、３、３．８０、４、および５を含む）およびその範囲内の任意の範囲を含む。
【００１２】
当該明細書および添付の特許請求の範囲において用いられるように、「ある(a, an)」および「その(the)」といった単数形は、明確にその内容がそうでない態様を示していなければ、複数の対象物を有する実施例を包含する。当該明細書および添付の特許請求の範囲において用いられるように、「または」という用語は、明確にその内容がそうでない態様を示していなければ、一般的に「および／または」を含む意味で用いられる。
【００１３】
「下側」、「上側」、「真下」、「下」、「上」および、「上部」を含むがこれらに限定されない空間に関連する用語は、本願明細書において用いられた場合、要素同士の空間的な関係を記載する際の説明を容易にするよう用いられる。このような空間に関連する用語は、図面および本願明細書に示される特定の方位に加えて、使用時または動作時の装置の異なる方位も包含する。たとえば、図に示されるセルを反転させる、すなわちひっくり返すと、以前は他の要素の下または真下に位置するよう記載された部分が、当該他の要素の上になる。
【００１４】
本願明細書において用いられるように、たとえばある要素、構成要素、または層が別の要素、構成要素、または層の「上に存在」、別の要素、構成要素、もしくは層に「接続される」、「結合される」、もしくは「接触される」と記載される場合はたとえば、直接的にその上に存在し、直接的に接続され、直接的に結合され、直接的に接触し得るか、または間に介在する要素、構成要素または層が特定の要素、構成要素、または層の上に存在、接続、結合、もしくは接触してもよい。たとえば、ある要素、構成要素、または層が、他の要素と「直接的に上に存在」、「直接的に接続」、「直接的に結合」、または「直接的に接触」する場合は、間に介在する要素、構成要素、または層が存在しない。
【００１５】
本願明細書においては、スイッチとして利用され得る電子装置が開示される。この開示される電子装置は、スイッチング装置またはスイッチング素子とも称され得る。一般的にスイッチは、電気回路を切断、電流を遮断、またはある導体から別の導体へ電流を分岐させ得る電気的な構成要素である。本願明細書において開示されるスイッチは双方向スイッチとも称され得る。双方向スイッチは、電気回路を切断することができ、当該スイッチを通る電流をいずれの方向にも方向付けすることもできる。スイッチング装置は、以前はダイオードを利用していた用途、またはダイオードを利用したであろう用途、および他の用途に利用することができる。本願明細書において開示されるスイッチング装置は高い駆動電流にも耐え得る。
【００１６】
本願明細書において開示されるスイッチング装置の実施例が図１Ａに示され得る。この例示的なスイッチング装置は、第１の半導体層１３０と、絶縁層１４０と、第２の半導体層１５０と、第１の金属コンタクト１６０と、第２の金属コンタクト１７０とを含む。図１Ａに示されるように、（ある実施例においては第１の絶縁層１４０とも称され得る）絶縁層１４０は、第１の半導体層１３０と第２の半導体層１５０との間に配置され得る。ある実施例では、絶縁層１４０は、第１の半導体層１３０と第２の半導体層１５０との間に直接的に配置され得るとともに、第１の半導体層１３０および第２の半導体層１５０の両方に接触する。
【００１７】
ある実施例では、第１の金属コンタクト１６０は第１の半導体層１３０、絶縁層１４０、および第２の半導体層１５０に隣接している。ある実施例では、第１の金属コンタクト１６０は第１の半導体層１３０、絶縁層１４０、および第２の半導体層１５０のそれぞれの第１の部分１３１、１４１、および１５１に隣接している。ある実施例では、第１の金属コンタクト１６０は、第１の半導体層１３０、絶縁層１４０、および第２の半導体層１５０の第１の部分１３１、１４１、および１５１に接触している。ある実施例では、第１の金属コンタクト１６０は、第１の半導体層１３０、絶縁層１４０、および第２の半導体層１５０の第１の部分１３１、１４１、および１５１に直接的に接触している。
【００１８】
ある実施例では、第２の金属コンタクト１７０は第１の半導体層１３０、絶縁層１４０、および第２の半導体層１５０に隣接している。ある実施例では、第２の金属コンタクト１７０は、第１の半導体層１３０、絶縁層１４０、および第２の半導体層１５０のそれぞれの第２の部分１３３、１４３、および１５３に隣接している。ある実施例では、第２の金属コンタクト１７０は、第１の半導体層１３０、絶縁層１４０、および第２の半導体層１５０の第２の部分１３３、１４３、および１５３に接触している。ある実施例では、第２の金属コンタクト１７０は、第１の半導体層１３０、絶縁層１４０、および第２の半導体層１５０の第２の部分１３３、１４３、および１５３に直接的に接触している。
【００１９】
第１の半導体層１３０の第１の部分１３１は第１の接合部１６２にて第１の金属コンタクト１６０と接触している。第２の半導体層１５０の第１の部分１５１は、第２の接合部１６４にて第１の金属コンタクト１６０と接触している。第１の半導体層１３０の第２の部分１３３は、第３の接合部１７２にて第２の金属コンタクト１７０と接触している。第２の半導体層１５０の第２の部分１５３は、第４の接合部１７４にて第２の金属コンタクト１７０と接触している。第１、第２、第３、および第４の接合部１６２、１６４、１７２、および１７４は、オーミック接合部またはショットキー接合部のいずれかである。
【００２０】
金属と半導体とが密接に接触すると、ポテンシャル障壁が当該２つの材料の間に存在することになる。ポテンシャル障壁は、ほとんどの電荷キャリア（電子または正孔）が一方の材料から他方の材料に通過するのを防止する。この障壁を乗り越えて他方の材料へと横断するのに十分なエネルギを有しているのは、ほんのわずかな数のキャリアだけである。バイアスがその接合部に適用されると、バイアスをかけることは、半導体側よりも低く障壁を現し得る効果と、半導体側よりも高く障壁を現し得る効果との２つの効果のうちの１つの効果を有し得る。上記バイアスは、金属側からは障壁の高さを変更しない。この結果、接合部が１つのバイアス極性については伝導するが他方のバイアス極性については伝導しない、ショットキー接合部とも称され得るショットキー障壁または整流性接触部が存在することになる。他方、オーミック接触部は両方の極性について同じように伝導する。オーミック接触部またはオーミック接合部は、線形かつ対称的な電流−電圧（Ｉ−Ｖ）曲線を有する。ショットキー接触部またはショットキー接合部は、非線形かつ非対称的な電流−電圧（Ｉ−Ｖ）曲線を有する。
【００２１】
特定の金属−半導体接合部がオーミック接合部またはショットキー接合部になるかどうかは、当該金属の仕事関数と、当該半導体のバンドギャップと、半導体におけるドーパントのタイプおよび濃度と、他の要因とに少なくとも部分的に依存し得る。一般的に、高濃度にドーピングされた半導体と金属との接合部は、より薄いエネルギ障壁を形成する（ドーパントのレベルが高くなればなるほど、障壁が薄くなる）。逆バイアス条件では、電荷は量子力学的トンネルによりこの障壁を通って流れる。ある実施例では、高濃度にドーピングされた半導体材料と金属との接合部が、オーミック接合部を形成し（電流はいずれかの方向に流れる。すなわち、一方向における順方向にバイアスされた電流および他の（逆）方向におけるトネリング）、ドーピングされていないかまたは低濃度にドーピングされた半導体材料と金属との接合部がショットキー接合部を形成することとなる。
【００２２】
本願明細書において開示されるスイッチング素子の実施例では、第１の半導体層１３０は１つのオーミック接触部と１つのショットキー接触部とを有し、第２の半導体層１５０は１つのオーミック接触部と１つのショットキー接触部とを有することとなる。第１の半導体層１３０内のショットキー接触部およびオーミック接触部の方位は、第２の半導体層１５０内のショットキー接触部およびオーミック接触部の方位と略反対となる。ある実施例では、第１の接合部１６２がショットキー接合部であり得、第２の接合部１６４がオーミック接合部であり得、第３の接合部１７２がオーミック接合部であり得、第４の接合部１７４がショットキー接合部であり得る。ある実施例では、第１の接合部１６２がオーミック接合部であり得、第２の接合部１６４がショットキー接合部であり得、第３の接合部１７２がショットキー接合部であり得、第４の接合部１７４がオーミック接合部であり得る。
【００２３】
第１の半導体層１３０および第２の半導体層１５０内のショットキー接触部およびオーミック接触部の方位が反対であることにより、スイッチング素子はこのような双方向スイッチの構成を有する。双方向スイッチは、第１の極性を有する電流が適用されると、電流を第１の方向に流し、（第１の極性とは反対の）第２の極性を有する電流が適用されると、（第１の方向とは反対の）第２の方向に電流を流す。図１Ｂは、本願明細書において開示されるスイッチング素子の双方向性を説明する回線図を示す。図１Ｂの回線図に示されるように、第１の半導体層および第２の半導体層はそれぞれ、並列である第１のダイオード１８０および第２のダイオード１８５の機能を提供する。第１のダイオード１８０は電流を、第２のダイオード１８５が流すのとは反対方向に流す。図１Ｃは開示される仮想のスイッチング素子についての電流−電圧（Ｉ−Ｖ）曲線を示す。図１Ｃに示されるように、第１のダイオード１８０は、実質的な電流が第１の方向に流れ始めるしきい値電圧ＶＴ１を有する。第２のダイオード１８５は、実質的な電流が第２の方向に流れ始めるしきい値電圧ＶＴ２を有する。図１Ｃに示されるように、２つの電圧にてスイッチング素子から流れる電流と同様に、ＶＴ１およびＶＴ２の極性は反対である。これにより、電圧ＶＴ１と電圧ＶＴ２との間では電流を本質的にブロックし、ＶＴ２を下回る電圧では、第１の極性を有する電流を流すとともに、ＶＴ１を上回る電圧では第２の極性の電流を流すスイッチング素子が提供される。
【００２４】
これは、スイッチとして動作する際に、ＶＴ２未満の電圧がスイッチング素子に適用されると、電流は第１の方向に流れ、ＶＴ１より大きい電圧がスイッチング素子に適用されると、電流が第２の方向に流れることを意味する。したがって、スイッチング素子は、電流がたとえば不揮発性メモリセルのような電気的に接続される構成要素を通って流れる方向を制御するのに用いられ得る。
【００２５】
本願明細書において開示されるようなスイッチング素子には、双方向のスイッチングと高い駆動電流に耐える能力との組合せを提供し得るという利点がある。本願明細書において開示されるスイッチング素子は、開示されるスイッチング素子の電流経路の断面が（従来のＭＯＳトランジスタと比較して）相対的に大きいことにより相対的に大きな量の電流を流すことができるので、高い駆動電流が必要な場合に用いられ得る。高い駆動電流を扱う能力は、高い駆動電流が必要であるかまたは高い駆動電流が望まれる構成要素とともにスイッチが用いられ得るようになるので、有利であり得る。当該構成要素の例としては、スピントルクトランスファランダムアクセスメモリ（ＳＴＲＡＭ）がある。
【００２６】
図２Ａは本願明細書において開示されるスイッチング素子の別の実施例を示す。図２Ａにおけるスイッチング素子は、上で論じた構成要素を含み、かつ他の構成要素も含む。たとえば、第１の半導体層２３０に隣接して別の絶縁層２２０が存在し得る。この別の絶縁層２２０は、第２の絶縁層２２０とも称され得る。ある実施例では、第２の絶縁層２２０は第１の半導体層２３０に直接的に隣接して存在し得る。第２の絶縁層２２０は第１の半導体層２３０を基板２１０から電気的に絶縁するよう機能し得る。当該基板は、導電性または半導電性の材料であり得る。基板２１０は、スイッチング素子の構造的な安定性を与えるよう機能し得るとともに、スイッチング素子の形成プロセスを補助し得る。
【００２７】
図１Ｃに示される仮想のＩ−Ｖ曲線は対称的である。一般的に、開示されるスイッチング素子のＩ−Ｖ曲線が対称的になるように、第１の半導体層および第２の半導体層に亘る経路の長さは少なくとも実質的に同じである必要があり、金属／半導体接合部（たとえば、１６２、１６４、１７２、および１７４）の表面領域は少なくとも実質的に同じである必要がある。スイッチング素子が対称的な第１および第２の半導体層ならびに／または実質的に同じ表面領域を有さない場合は、あまり非対称的にならないように修正され得る。これは、たとえば、ドーパント（性質（identity）または量のいずれか）を変更するか、金属コンタクトの一方または両方を変更するか、本願明細書において論じられていない他の要因を変更するか、またはこれらの要因の組合せを変更することによって、スイッチング素子を構成する構成要素を修正することで達成される。対称的なＩ−Ｖ曲線を有するスイッチング素子はいくつかの用途において有利であり得る。たとえば、メモリ素子と組み合わせて用いられることになるスイッチング素子が対称的なＩ−Ｖ曲線を有することは有利であり得る。
【００２８】
図２Ａに示される例示的なスイッチング素子は、一般的に第１および第２の半導体層の厚さを実質的に同じにすることは相対的に単純なことであるので、対称的なＩ−Ｖ曲線を有するよう比較的容易に製造され得る。ある実施例では、実質的に同じ厚さを有する第１の半導体層および第２の半導体層を有するスイッチング素子は大抵、対称的なＩ−Ｖ曲線を有することになる。
【００２９】
図２Ｂに示される例示的なスイッチング素子は大抵、対称的なＩ−Ｖ曲線を有することはない。図２Ｂに示されるように、例示されるスイッチング素子の第１の半導体層２３０は、第２の半導体層２５０よりも著しく分厚い。さらに、第１の半導体層２３０の接合部である第１の接合部２６２および第３の接合部２７４は、第２の半導体層２５０の接合部（すなわち、第１の金属コンタクト２６０および第２の金属コンタクト２７０との第２の接合部２６４および第４の接合部２７２）よりも著しく大きな表面領域を有する。これにより、第１の半導体層２３０が第２の半導体層２５０よりも高いしきい値電圧を有する可能性がもっとも高くなる。したがって、このようなスイッチング素子は大抵、非対称のＩ−Ｖ曲線を有することになる。
【００３０】
第１の半導体層および第２の半導体層は任意の半導体材料を含み得る。第１の半導体層および第２の半導体層は同じ材料であり得るが、同じ材料である必要はない。第１の半導体層、第２の半導体層、またはその両方のために用いられ得る例示的な半導体は、シリコン、シリコン含有化合物、ゲルマニウム、ゲルマニウム含有化合物、アルミニウム含有化合物、ホウ素含有化合物、ガリウム含有化合物、インジウム含有化合物、カドミウム含有化合物、亜鉛含有化合物、鉛含有化合物、錫含有化合物を含むがこれらに限定されない。例示的な元素半導体および化合物半導体は、シリコン、たとえば結晶シリコン、ゲルマニウム、炭化珪素（ＳｉＣ）、シリコンゲルマニウム（ＳｉＧｅ）、アンチモン化アルミニウム（ＡｌＳｂ）、砒化アルミニウム（ＡｌＡｓ）、窒化アルミニウム（ＡｌＮ）、リン化アルミニウム（ＡｌＰ）、窒化ホウ素（ＢＮ）、リン化ホウ素（ＢＰ）、砒化ホウ素（ＢＡｓ）、アンチモン化ガリウム（ＧａＳｂ）、砒化ガリウム（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、リン化ガリウム（ＧａＰ）、アンチモン化インジウム（ＩｎＳｂ）、砒化インジウム（ＩｎＡｓ）、窒化インジウム（ＩｎＮ）、リン化インジウム（ＩｎＰ）、砒化アルミニウムガリウム（ＡｌＧａＡｓ、ＡｌｘＧａ１−ｘＡｓ）、砒化インジウムガリウム（ＩｎＧａＡｓ、ＩｎｘＧａ１−ｘＡｓ）、リン化インジウムガリウム（ＩｎＧａＰ）、砒化アルミニウムインジウム（ＡｌＩｎＡｓ）、アンチモン化アルミニウムインジウム（ＡＵｎＳｂ）、砒化窒化ガリウム（ＧａＡｓＮ）、砒化リン化ガリウム（ＩｎＧａＡｓＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、リン化アルミニウムガリウム（ＡｌＧａＰ）、窒化インジウムガリウム（ＩｎＧａＮ）、砒化アンチモン化インジウム（ＩｎＡｓＳｂ）、アンチモン化インジウムガリウム（ＩｎＧａＳｂ）、リン化アルミニウムインジウムガリウム（ＡｌＧａＩｎＰ、ＩｎＡｌＧａＰ、ＩｎＧａＡｌＰ、ＡｌＩｎＧａＰ）、砒化リン化アルミニウムガリウム（ＡｌＧａＡｓＰ）、砒化リン化インジウムガリウム（ＩｎＧａＡｓＰ）、砒化リン化アルミニウムインジウム（ＡｌＩｎＡｓＰ）、砒化窒化アルミニウムガリウム（ＡｌＧａＡｓＮ）、砒化窒化インジウムガリウム（ＩｎＧａＡｓＮ）、砒化窒化アルミニウムインジウム（ＩｎＡｌＡｓＮ）、砒化窒化アンチモン化ガリウム（ＧａＡｓＳｂＮ）、窒化砒化アンチモン化インジウムガリウム（ＧａＩｎＮＡｓＳｂ）、砒化アンチモン化リン化インジウムガリウム（ＧａＩｎＡｓＳｂＰ）、セレン化カドミウム（ＣｄＳｅ）、硫化カドミウム（ＣｄＳ）、テルル化カドミウム（ＣｄＴｅ）、酸化亜鉛（ＺｎＯ）、セレン化亜鉛（ＺｎＳｅ）、硫化亜鉛（ＺｎＳ）、テルル化亜鉛（ＺｎＴｅ）、テルル化亜鉛カドミウム（ＣｄＺｎＴｅ、ＣＺＴ）、テルル化カドミウム水銀（ＨｇＣｄＴｅ）、テルル化水銀亜鉛（ＨｇＺｎＴｅ）、セレン化水銀亜鉛（ＨｇＺｎＳｅ）、塩化第一銅（ＣｕＣｌ）、セレン化鉛（ＰｂＳｅ）、硫化鉛（ＰｂＳ）、テルル化鉛（ＰｂＴｅ）、硫化錫（ＳｎＳ）、テルル化錫（ＳｎＴｅ）、鉛テルル化錫（ＰｂＳｎＴｅ）、タリウムテルル化錫（Ｔｌ２ＳｎＴｅ５）、タリウムテルル化ゲルマニウム（Ｔｌ２ＧｅＴｅ５）、テルル化蒼鉛（Ｂｉ２Ｔｅ３）、リン化カドミウム（Ｃｄ３Ｐ２）、砒化カドミウム（Ｃｄ３Ａｓ２）、アンチモン化カドミウム（Ｃｄ３Ｓｂ２）、リン化亜鉛（Ｚｎ３Ｐ２）、砒化亜鉛（Ｚｎ３Ａｓ２）、およびアンチモン化亜鉛（Ｚｎ３Ｓｂ２）を含むがこれらに限定されない。
【００３１】
第１の半導体層および第２の半導体層の両方の一部はドーピングされる。ドーピングとは、不純物を半導体の中に意図的に導入してその電気的特性を変更するプロセスである。選択される特定のドーパントは最終のスイッチング素子において望まれる特定の特性、ドーピングされる半導体材料の性質（identity）、本願明細書において論じられていない他の要因、またはこれらの組合せに少なくとも部分的に依存し得る。例示的なドーパントはＩＩＩ族元素およびＶ族元素を含み得るが、これらに限定されない。半導体材料がＩＶ族材料（たとえば、シリコン、ゲルマニウム、および炭化珪素）である実施例では、ＩＩＩ族元素またはＶ族元素がドーパントとして用いられ得る。特定の例示的なドーパントは、ホウ素（Ｂ）、砒素（Ａｓ）、リン（Ｐ）、およびガリウム（Ｇａ）を含み得るが、これらに限定されない。
【００３２】
第１の絶縁層および随意である第２の絶縁層は、電気的に絶縁性の任意の材料から形成され得る。第１の絶縁層および随意である第２の絶縁層は同じ材料であってもよいが、同じ材料である必要はない。例示的な絶縁材料は、たとえばアルミナ（Ａｌ２Ｏ３）、酸化シリコン（ＳｉＯ２）、および酸化マグネシウム（ＭｇＯ）といった酸化物を含むがこれらに限定されない。
【００３３】
金属コンタクトは、導電性の任意の金属材料からなり得る。第１の金属コンタクトおよび第２の金属コンタクトは同じ材料であり得るが、同じ材料である必要はない。例示的な導電性の金属材料は、タングステン（Ｗ）や、金（Ａｕ）、プラチナ（Ｐｔ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、といった貴金属や、またはそのシリサイドを含むがこれらに限定されない。
【００３４】
ある実施例では、第１および第２の半導体の両方は結晶シリコンから形成される。ある実施例では、第１および第２の半導体層はホウ素、リン、または砒素でドーピングされる。ある実施例では、第１の絶縁層と、存在する場合は第２の絶縁層とは酸化シリコン（ＳｉＯ２）から形成される。ある実施例では、金属コンタクトはタングステン（Ｗ）、ニッケルシリサイド、またはコバルトシリサイドである。
【００３５】
図２Ａに示されるようなスイッチング素子の例示的な作製方法が図３において与えられ、図４Ａから図４Ｇにおいてステップ順に示される。一般的に、このような作製スキームは、フォトリソグラフィ技術、およびエッチングのような他の除去技術、ならびに化学機械平坦化（chemical mechanical planarization（ＣＭＰ））を含む半導体作製方法を含み得る。当該例示的な方法においてさまざまな層を堆積させるのに、プラズマ堆積（plasma vapor deposition（ＰＶＤ））、イオン化プラズマベースのスパッタリング（ionized plasma based sputtering）、遠距離スパッタリング（long throw sputtering）、化学気相堆積（chemical vapor deposition（ＣＶＤ））、原子層堆積（atomic layer deposition（ＡＬＤ））、および金属有機物化学気相堆積（metal organic chemical vapor deposition（ＭＯＣＶＤ））を含む堆積方法を利用できるが、これらに限定されない。図３におけるステップおよび図４Ａ〜図４Ｇにおけるその記載は、本願明細書において開示されるスイッチング素子が作製され得る方法を限定するものでは決してない。なお、図４Ａ〜図４Ｇは必ずしも正確な縮尺ではなく、すべての準備の状態での積層物を必ずしも示しているわけではい。すなわち当該積層物のいくつかの中間段階が図のシーケンスに説明されない場合もある。さらに、図４Ａ〜図４Ｇについて論じる材料およびプロセスは、本願明細書において用いられ得る材料またはプロセスを限定するものではない。
【００３６】
図３および図４Ａ〜図４Ｇに示される例示的な方法では、基板の使用が示される。この明細書を読んだ当業者であれば、基板の使用は必須ではなく、本願明細書において開示されるスイッチング素子は基板を使用することなく作製され得るか、スイッチング素子は作製の後で支持部上に配置され得るか、基板が利用されるがスイッチング素子の作製の間またはその後のいずれかに取り除かれるか、または基板がまったく利用される必要がないということを理解するであろう。基板が利用される場合、当該基板はシリコン、シリコンおよびゲルマニウムの混合物、または他の同様の材料といった材料を含み得る。
【００３７】
本願明細書において開示されるスイッチング素子を作製する例示的な方法を示すフローチャートを図３に示す。この例示的な方法における第１のステップは、積層物を設けるステップ３１０である。この積層物は少なくとも第１の半導体層と、（第１の絶縁層とも称され得る）絶縁層と、第２の半導体層とを含み、上記絶縁層は第１の半導体層と第２の半導体層との間に配置される。図４Ｂに例示的な積層物４０２が示され得る。この積層物４０２は、基板４１０と、第２の絶縁層４２０と、第１の半導体層４３０と、第１の絶縁層４４０と、第２の半導体層４５０とを含む。この明細書を読めば、積層物は図４Ｂに示されるよりも多いまたは少ない層を有し得るということが理解されるはずである。積層物は、たとえば市販の源により作製または取得され得る。
【００３８】
積層物を作製するのに利用され得る例示的な随意のステップがステップ３０２、３０４、および３０６に示される。ステップ３０２は第１の層構造を設けることを含む。第１の層構造は少なくとも第１の基板と、第２の絶縁層と、第１の半導体層とを含み得る。第２の絶縁層は第１の基板と第１の半導体層との間に配置される。第１の層構造の例は、絶縁層が上に配置されるとともに当該絶縁層の上に第１の半導体層が配置された基板（たとえばシリコンウェハ）を含み得る。第１の層構造の絶縁層（第２の絶縁層）は、絶縁材料を堆積するか、または基板の一部を酸化して当該基板の一部を絶縁材料にする（たとえばＳｉＯ２）ことにより形成され得る。例示的な第１の層構造４０５を図４Ａに示す。第１の層構造４０５は基板４１０と、第２の絶縁層４２０と、第１の半導体層４３０とを含む。
【００３９】
ステップ３０４は第２の層構造を設けることを含む。第２の層構造は少なくとも（第１の絶縁層とも称され得る）絶縁層と、第２の半導体層とを含み得る。当該絶縁層は第２の半導体層上に配置される（その逆も成立する）。第２の層構造の例は酸化基板（たとえばシリコンウェハ）を含み得る。この酸化基板では、酸化された部分は絶縁層となり、酸化されない部分は第２の半導体層となる。代替的には、（シリコンウェハのような）半導体材料は、半導体材料の上に配置された絶縁材料を有し得、これにより絶縁層を第２の半導体層に形成する。シリコンウェハのような基板が第２の層構造を形成するのに利用される実施例では、シリコンウェハの部分は第２の半導体層の厚さを調節するよう取り除かれ得る。これは、たとえば化学機械平坦化（ＣＭＰ）といった技術により達成される。例示的な第２の層構造４０７を図４Ａに示す。第２の層構造４０７は絶縁層４４０と第２の半導体層４５０とを含む。
【００４０】
ステップ３０６は、第１の層構造を第２の層構造に接触するよう（その逆も成立する）配置することを含む。第１および第２の層構造は、第２の層構造の絶縁層が第１の層構造の第１の半導体層に隣接して上記積層物を形成するように構成される。ある実施例では、第１の層構造の第１の半導体層は、第２の層構造の絶縁層と直接的に隣接または直接的に接触する。次いで、第１および第２の層構造はウェハボンディング技術を用いて一緒になるよう接合され得る。このステップの完了により、図４Ｂに示される積層物４０２が形成される。
【００４１】
積層物がどのように（ステップ３０２、３０４、および３０６または他の態様によって）設けられても、スイッチング素子の形成方法における次のステップは積層物にドーピングするステップ３２０である。積層物にドーピングするステップは、第１の半導体層の一部および第２の半導体層の一部をドーピングするよう機能する。より具体的には、積層物にドーピングするステップは、第２の半導体層の第１の部分と第１の半導体層の第２の部分とをドーピングするよう機能する（その逆も成立する）。積層物にドーピングをするよう行われ得る例示的な随意のステップが、ステップ３２２、３２４、３２６、および３２８において示される。
【００４２】
ステップ３２２は第１のマスク領域を形成することを含む。（以下で論じる第１のマスク領域および第２のマスク領域の両方の）マスク領域は、当該マスク領域の下に位置する材料の中へのドーパントの注入を防止する材料から形成される（この文脈においては、「上」および「下」は、積層物の層およびマスク領域のすべての上に位置するドーパント源の位置により定義される）。マスク領域として利用され得る例示的な材料は、酸化物材料、窒化珪素、またはフォトレジストを含むが、これらに限定されない。第１のマスク領域は、積層物の一部のみを注入から保護する。図４Ｃに示される積層物は第１のマスク領域４１１を含む。
【００４３】
次のステップであるステップ３２４は、積層物の一部にドーピングすることを含む。（ステップ３２２において形成された）第１のマスク領域により、積層物の一部、たとえば第１の部分のみに対してドーピングがなされる。図４Ｃに示されるように、第１のマスク領域の下では、（矢印で示される）注入が防止されるとともに、第１のマスク領域が積層物を覆っていないところでは注入がなされる。積層物の第１の部分へのドーピングは、第１のエネルギ準位を用いて達成される。ある実施例では、第１の部分へのドーピングにより、第２の半導体層４５０が高濃度にドーピングされるとともに、第１の半導体層４３０がほんの少しドーピングされるかまたは実質的にまったくドーピングされないことになる。異なるドーピングレベル（すなわちドーピング有および実質的にドーピング無）は、異なるエネルギ準位を用いることにより達成され得る。
【００４４】
本願明細書において示されるステップ３２４では、（この実施例において示されるように積層物の上部層である）第２の半導体層４５０への優先的なドーピングが達成される。層構造の上部層のみへの優先的なドーピングは、低い注入エネルギを用いてドーピングすることにより達成され得る。低いエネルギを用いるドーピングでも、ある深さにまで入り込むのに十分なだけのエネルギをドーパントに与えることができる。図４Ｄは、ステップ３２４の完了後に第２の半導体層４５０に存在するドーパント４５１を示す。
【００４５】
ステップ３２６は、第２のマスク領域を形成することを含む。第２のマスク領域は、注入から積層物の一部のみを保護する。図４Ｄに示される積層物は第２のマスク領域４１３を含む。第１のマスク領域４１１および第２のマスク領域４１３の位置は少なくとも部分的に重なり得る。ある実施例では、第１のマスク領域４１１および第２のマスク領域４１３は完全には重ならず部分的にのみ重なる。第２のマスク領域４１３は一般的に少なくとも、第２の半導体層４５０においてステップ３２４にてドーピングされなかった部分を保護する。ある実施例では、第２のマスク領域４１３は一般的に、第２の半導体層４５０においてステップ３２４にてドーピングされた部分と、第２の半導体層４５０においてステップ３２４にてドーピングされなかった部分とを保護する。
【００４６】
次のステップであるステップ３２８は、積層物の一部にドーピングすることを含む。（ステップ３２６において形成された）第２のマスク領域により、積層物の一部のみ、たとえば第２の部分のドーピングがなされる。図４Ｄに示されるように、第２のマスク領域の下においては、（矢印で示される）注入が防止されるとともに、第２のマスク領域が積層物を覆っていないところでは注入がなされる。積層物の第２の部分へのドーピングは、第２のエネルギ準位を用いて達成される。第２のエネルギ準位は（第１の部分にドーピングするために用いられる）第１のエネルギ準位とは異なる。ある実施例では、第２の部分へのドーピングにより、第１の半導体層４３０が高濃度にドーピングされるとともに、第２の半導体層４５０がほんの少しドーピングされるかまたは実質的にまったくドーピングされないことになる。より高いエネルギを用いるドーピングにより、ドーパントは積層物の中のより深くへと注入される。より高いエネルギ準位のドーピングはさらに、一般的にドーパントまたは少なくとも実質的な量のドーパントを積層物の上部層に堆積させない。図４Ｅは、ステップ３２８の完了後に第１の半導体層４３０に存在するドーパント４３１を示す。
【００４７】
ステップ３２０または付加的なステップ３２２、３２４、３２６、および３２８の効果は、第２の半導体層４５０の第１の部分のみをドーピングまたは高濃度にドーピングし、かつ第１の半導体層４３０の第２の部分のみをドーピングまたは高濃度にドーピングすることである。第１の半導体層４３０および第２の半導体層４５０におけるドーピングまたは高濃度にドーピングした領域同士が反対にある構成により、（金属コンタクトの形成後に）反対に整列したオーミックおよびショットキー接合部が第１および第２の半導体層４３０および４５０に形成される。ステップ３２０の効果は、本願明細書において図４に示され、４０９として指定されるドーピングされた積層物と称されるものを形成することである。
【００４８】
図３に示される方法における次のステップは金属コンタクトの形成を行うステップ３３０である。一般的に、金属コンタクトの形成はエッチングおよび堆積技術を用いて達成され得る。金属コンタクトを形成するよう行われ得る例示的な特定の随意のステップがステップ３３２、３３４、および３３６において示される。金属コンタクトを形成するこの随意の方法における第１のステップは、コンタクトマスクを形成するステップ３３２である。コンタクトマスク４５２は、図４Ｆに示され、一般的に、ドーピングされた積層物の一部のみを覆う。ある実施例では、コンタクトマスク４５２は、ドーピングされた積層物において、第１の半導体層４５０または第２の半導体層４３０のいずれかでのドーピングされない領域を覆う。コンタクトマスク４５２は少なくとも、ドーピングされた積層物において、第１のマスク領域４１１および第２のマスク領域４１３がドーピングからの保護を与えた部分を覆うとも言うことができる。一般的に、コンタクトマスクはドーピングされた積層物の中央に位置する。ある実施例では、コンタクトマスク４５２は、ドーピングされた積層物がエッチングされても、ドーピングされた第１の半導体層およびドーピングされた第２の半導体層の少なくとも一部が残るように配置される。
【００４９】
次のステップであるステップ３３４はドーピングされた積層物をコンタクトマスク４５２を用いてエッチングすることを含む。このステップはドーピングされた積層物の一部を取除くよう機能する。コンタクトマスク４５２によって保護されていない部分が、ドーピングされた積層物から取り除かれる。エッチングにより、第１および第２の金属コンタクト領域４６１および４７１を形成するとも言うことができる。第１および第２の金属コンタクト領域４６１および４７１は、金属コンタクトを形成するよう最終的に金属で充填されることになる。エッチングは公知のエッチング技術および方法を用いて行われ得る。
【００５０】
次のステップであるステップ３３６は、第１の金属コンタクト領域４６１および第２の金属コンタクト領域４７１に金属を堆積することを含む。ある実施例では、金属はただ単に第１の金属コンタクト領域４６１および第２の金属コンタクト領域４７１に堆積されるわけではない。ある実施例では、ドーピングされた積層物の全体に、第１および第２の金属コンタクト領域４６１および４７１を満たす深さまで金属が堆積され得るとともに、コンタクトマスク４５２が覆っていた領域の上に当該金属により層が設けられる。次いで、第１および第２の金属コンタクト領域４６１および４７１にのみ金属を残して第１および第２の金属コンタクト４６０および４７０を形成するように余分な金属がたとえばＣＭＰにより除去され得る。図４Ｇは、第１および第２の金属コンタクト４６０および４７０の形成の後の、スイッチング素子を構成する積層物を示す。
【００５１】
さらに本願明細書において示されないまたは論じられない他の随意の作製ステップが、本願明細書において論じられるとともに例示されるステップの前、後、最中、または組み合わせて行われ得る。さらにこの方法は、一度に１つより多いスイッチング素子が作製されるように行われ得る。
【００５２】
本願明細書において開示されるスイッチング素子は不揮発性メモリセルのための選択的な素子として不揮発性メモリセルとともに利用され得る。メモリ装置において利用される不揮発性メモリセルは、本願明細書において記載されるように、多くの異なるタイプのメモリを含み得る。本願明細書において開示される電子装置において利用され得る不揮発性メモリセルの例示的なタイプには、抵抗性感知メモリ（ＲＳＭ）セルが含まれるがこれに限定されない。ＲＳＭセルの例は、強誘電性メモリ（ＦｅＲＡＭまたはＦＲＡＭ（登録商標））と、磁気抵抗性ＲＡＭ（ＭＲＡＭ）と、抵抗性ＲＡＭ（ＲＲＡＭ（登録商標））と、ＰＲＡＭ、ＰＣＲＡＭおよびＣ−ＲＡＭとも称される相変化メモリ（ＰＣＭ）と、導電性ブリッジＲＡＭまたはＣＢＲＡＭとも称されるプログラマブルメタライゼーションセル（ＰＭＣ）と、ＳＴＲＡＭとも称されるスピントルクトランスファＲＡＭとを含むが、これらに限定されない。
【００５３】
実施例では、ＲＳＭセルはＳＴＲＡＭセルであり得る。ＳＴＲＡＭメモリセルは、ＭＴＪ（磁気トンネル接合部（magnetic tunnel junction））を含む。ＭＴＪは一般的に、トンネル障壁としても既知である薄い絶縁層によって分離される２つの磁気電極層を含む。ＭＴＪのある実施例を図５Ａに示す。図５ＡにおけるＭＴＪ５００は、絶縁層５２０によって分離される第１の磁気層５１０と第２の磁気層５３０とを含む。第１の磁気層５１０および第２の磁気層５３０はともに独立して多層構造であってもよい。図５Ｂは、第１の電極層５４０および第２の電極層５５０と接触するＭＴＪ５００を示す。第１の電極層５４０および第２の電極層５５０は、第１の磁気層５１０および第２の磁気層５３０をそれぞれ制御回路（図示せず）に電気的に接続して、磁気層を通る読込電流および書込電流を提供する。第１の磁気層５１０および第２の磁気層５３０の磁化ベクトルの相対的な方位は、ＭＴＪ５００の両端の抵抗によって決定され得、ＭＴＪ５００の両端の抵抗は、第１の磁気層５１０および第２の磁気層５３０の磁化ベクトルの相対的な方位によって決定され得る。
【００５４】
第１の磁気層５１０および第２の磁気層５３０は一般的に鉄（Ｆｅ）、コバルト（Ｃｏ）、およびニッケル（Ｎｉ）合金といった強磁性合金から形成される。ある実施例では、第１の磁気層５１０および第２の磁気層５３０はＦｅＭｎ、ＮｉＯ、ＩｒＭｎ、ＰｔＰｄＭｎ、ＮｉＭｎおよびＴｂＣｏといった合金から形成され得る。絶縁層５２０は一般的に酸化アルミニウム（Ａｌ２Ｏ３）または酸化マグネシウム（ＭｇＯ）といった絶縁材料から形成される。
【００５５】
たとえば第１の磁気層５１０のような、磁気層のうちの１つの磁気層の磁化は一般的にある所定の方向に固定される一方、たとえば第２の磁気層５３０のような他方の磁気層の磁化方向はスピントルクの影響下で自由に回転する。第１の磁気層５１０を固定することは、たとえば、ＰｔＭｎおよびＩｒＭｎなどといった反強磁性秩序材料との交換バイアスの使用により達成されてもよい。
【００５６】
特定のＭＴＪ５００では、メモリセルを通って第２の磁気層５３０（自由層）から第１の磁気層５１０（固定層）への方向に第１の電流を流すことにより読込みが行われる。ＭＴＪ５００の抵抗は、自由層が上記固定層と一致して整列するかまたは反対に整列するかどうかに依存して変化し得る。この抵抗に依存する電圧が次いで検知され、基準電圧と比較され、ＭＴＪが一致または反対に整列しているかどうか、すなわち「１」または「０」を含んでいるかどうかを判定する。特定のＭＴＪ５００では、第２の電流（第２の電流は第１の電流よりも大きい）がＭＴＪを通過するようにすることにより書込みが行われ得る。電流を一方向に通過させることにより「１」を書き込み、電流を他方向に通過させることにより「０」を書き込む。本願明細書において開示されるスイッチング素子の双方向性により、ＭＴＪ５００を通るよう電流を両方向に駆動する能力が与えられ得る。
【００５７】
ある実施例では、ＲＳＭセルはＲＲＡＭ（登録商標）セルであり得る。図５Ｃは、例示的な抵抗性ランダムアクセスメモリ（ＲＲＡＭ（登録商標））セル５６０の概略図である。ＲＲＡＭ（登録商標）セル５６０は、媒体層５１２の電気抵抗を変更することにより電流または電圧パルスに応答する媒体層５１２を含む。この現象は、電気パルス誘起抵抗変化効果とも称され得る。この効果はたとえば、メモリの抵抗（すなわちデータ状態）を１つ以上の高抵抗状態から低抵抗状態に変化させる。媒体層５１２は第１の電極５１４と第２の電極５１６との間に介在し、ＲＲＡＭ（登録商標）セルのデータ格納材料層として作用する。第１の電極５１４および第２の電極５１６は電圧源（図示せず）に電気的に接続される。第１の電極５１４および第２の電極５１６は、たとえば金属のような任意の有用な導電材料から形成され得る。
【００５８】
媒体層５１２を形成する材料は任意の公知のＲＲＡＭ（登録商標）材料であり得る。ある実施例では、媒体層５１２を形成する材料は、金属酸化物のような酸化物材料を含み得る。いくつかの実施例では、金属酸化物は二元酸化物材料または複合金属酸化物材料である。他の実施例では、媒体層５１２を形成する材料はカルコゲニド固体電解質材料または有機／ポリマー材料を含み得る。
【００５９】
二元金属酸化材料は、ＭｘＯｙという化学式で示され得る。この式において、文字「Ｍ」、「Ｏ」、「ｘ」、および「ｙ」は、金属、酸素、金属組成比、および酸素組成比をそれぞれ指す。金属「Ｍ」は遷移金属および／またはアルミニウム（Ａｌ）であってもよい。この場合、遷移金属はニッケル（Ｎｉ）、ニオブ（Ｎｂ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、銅（Ｃｕ）および／またはクロム（Ｃｒ）であってもよい。媒体層５１２として用いられ得る二元金属酸化物の特定の例には、ＣｕＯ、ＮｉＯ、ＣｏＯ、ＺｎＯ、ＣｒＯ２、ＴｉＯ２、ＨｆＯ２、ＺｒＯ２、Ｆｅ２Ｏ３、およびＮｂ２Ｏ５が含まれる。
【００６０】
ある実施例では、金属酸化物はたとえば、Ｐｒ０．７Ｃａ０.３ＭｎＯ３、ＳｒＴｉＯ３、もしくはＳｉＺｒＯ３といった化学式の複合酸化物材料、またはＣｒまたはＮｂでドーピングされたこれらの酸化物といった任意の有用な複合金属酸化物であり得る。複合材料はさらにＬａＣｕＯ４、またはＢｉ２Ｓｒ２ＣａＣｕ２Ｏ８を含み得る。固体カルコゲニド材料の一例としては、銀（Ａｇ）成分を含むセレン化ゲルマニウム（ＧｅｘＳｅ１００−ｘ）がある。有機材料の一例としては、ポリ（３，４−エチレンジオキシチオフェン）（すなわちＰＥＤＯＴ）がある。
【００６１】
ＲＳＭセルはさらに、（「ＰＺＴ」とも称する）ジルコン酸チタン酸鉛または（「ＳＢＴ」とも称する）ＳｒＢｉ２Ｔａ２Ｏ９といった材料を用いる、図５Ｃに類似した構造を有する強誘電体キャパシタをさらに含み得る。このようなメモリセルでは、電流は分極方向を切り替えるよう用いられ得、読込電流は当該分極が上または下であるかどうかを検知し得る。このような実施例では、読込動作はセルが格納するデータを失うことになる破壊的処理であり、当該セルにデータを書き戻すようリフレッシュが必要である。
【００６２】
開示されるメモリ素子は、上で開示されたようなスイッチング素子と、不揮発性メモリセルとを含む。本願明細書において開示されるメモリ素子６００の例示的な実施例を図６Ａに示す。メモリ素子６００は、上で記載および例示したように第１の半導体層６５０と、絶縁層６４０と、第２の半導体層６３０と、第１の金属コンタクト６６０と、第２の金属コンタクト６７０とを含むスイッチング素子６１５を含む。メモリセル６０５に対する空間方位はこの記載によって限定されることを意味しない。この方位は一般的に、不揮発性メモリセル６０５が金属コンタクトの１つに直列に電気的に接続されることを示すよう意図されるのみである（図６Ａは第２の金属コンタクト６７０に電気的に接続される不揮発性メモリセル６０５を示すが、もちろん第１の金属コンタクト６６０であり得る）。
【００６３】
図６Ｂは、不揮発性メモリ素子の構成要素の機能を示す回路図である。図６Ｂに示されるように、スイッチング素子６１５は、並列の２つの個々のダイオード６１１および６１２として機能する。次いで、スイッチング素子６１５は抵抗器として機能する不揮発性メモリセル６０５に直列に接続される。源６８０が与えた電圧により、ＶＴ１（図１Ｃ参照）より大きな電圧が与えられ、これにより電流が回路を通って１方向に流れる。あるいは、ＶＴ２（図１Ｃ参照）より小さい電圧が与えられ、これにより電流が回路を通って他の方向に流れる。これら２つの経路によって、不揮発性メモリセル６０５上においてさまざまな動作が行われることが可能になる。当該動作には、不揮発性メモリセル６０５の抵抗状態を決定することが含まれる。
【００６４】
本願明細書において開示されるメモリ素子はメモリアレイにおいて用いられ得る。ある実施例では、本願明細書において開示されるメモリ素子は、クロスバーメモリアレイにおいて用いられ得る。クロスバーメモリアレイの例示を図７Ａに示す。例示的なクロスバーメモリアレイは、ほぼ並列の導体の第２の層７０４が重なる（下にある）ほぼ並列の導体の第１の層７０２を含む。ある実施例では、導体の第２の層７０４は、導体の第１の層７０２に対して方位が実質的に垂直であり得る。ある実施例では、層同士の間の方位の角度は垂直以外であってもよい。これら導体の２つの層は、格子またはクロスバーを形成する。当該格子またはクロスバーでは、第２の層７０４の各導体が第１の層７０２の導体のすべてに重なり、導体交差部にて第１の層７０２の各導体と密接する。導体交差部は、２つの導体同士の間のもっとも密接した接触部を示す。図７Ａにおける個々の導体は長方形断面にて示されるが、導体は正方形断面、円形断面、楕円断面、または任意の他の規則的または不規則な断面も有し得る。当該導体はさらに多くの異なる幅または直径および縦横比または偏心を有してもよい。
【００６５】
上で開示したメモリ素子は、クロスバーメモリアレイの導体交差部の少なくともいくつかに配置され得る。ある実施例では、開示されるメモリ素子は、導体交差部の実質的にすべてに配置され得る。開示されるメモリ素子によって接続される導体交差部は、「クロスバー接合部」とも称され得る。図７Ｂおよび図７Ｃは、クロスバーメモリアレイ内の２つの隣接している層の導体７０２ａおよび７０４ａを相互接続するクロスバー接合部の２つの異なる図を提供する。クロスバー接合部は、２つの導体７０２ａおよび７０４ａとの間に物理的接触を伴ってもよく、伴わなくてもよい。図７Ｂに示されるように、２つの導体がそれらの重畳点にて物理的接触しないが、当該２つの導体の間においてそれらのもっとも近い重畳点に存在するメモリ素子７０６ａが導体７０２ａおよび７０４ａの間のギャップにまたがって存在している。図７Ｃは、メモリ素子７０６ａと、図７Ｂに示される重なっている導体７０２ａおよび７０４ａの概略図を示す。
【００６６】
開示されるメモリ素子はクロスバーメモリアレイにおいて有利に利用され得る。なぜならば、メモリ素子に含まれるスイッチング装置は、読込動作、書込動作、および消去動作中における意図しないセルに対する漏洩電流による障害を回避または最小化し得る統合された選択素子として機能し得るからである。本願明細書において開示されるスイッチング装置は、ＳＴＲＡＭと組み合わせると特に有利である。なぜならば、ＳＴＲＡＭは反対の極性を用いて書込および消去動作を行うことを必要とするからである。
【００６７】
ショットキーダイオードスイッチおよびショットキーダイオードスイッチを含むメモリユニットの実施例を開示した。上記の実現例および他の実現例は添付の特許請求の範囲内である。当業者ならば、本開示は開示されたものとは別の実施例で実施され得るということを理解するであろう。開示される実施例は限定目的ではなく、例示目的で示される。本開示は添付の特許請求の範囲によってのみ限定される。
【図１Ａ】
0005702381.tif 000002
【図１Ｂ】
0005702381.tif 000003
【図１Ｃ】
0005702381.tif 000004
【図２Ａ】
0005702381.tif 000005
【図２Ｂ】
0005702381.tif 000006
【図３】
0005702381.tif 000007
【図４Ａ】
0005702381.tif 000008
【図４Ｂ】
0005702381.tif 000009
【図４Ｃ】
0005702381.tif 000010
【図４Ｄ】
0005702381.tif 000011
【図４Ｅ】
0005702381.tif 000012
【図４Ｆ】
0005702381.tif 000013
【図４Ｇ】
0005702381.tif 000014
【図５Ａ】
0005702381.tif 000015
【図５Ｂ】
0005702381.tif 000016
【図５Ｃ】
0005702381.tif 000017
【図６Ａ】
0005702381.tif 000018
【図６Ｂ】
0005702381.tif 000019
【図７Ａ】
0005702381.tif 000020
【図７Ｂ】
0005702381.tif 000021
【図７Ｃ】
0005702381.tif 000022