(57)【特許請求の範囲】
【請求項１】
炭化ケイ素層と、
該炭化ケイ素層上に設けられ、化学式Ｓｉ３Ｎ４−ＸＯＸ（ここで、０＜Ｘ＜１）を有する酸窒化ケイ素からなる誘電体材料層と、
該誘電体材料層上で、前記炭化ケイ素層の反対側に設けられた第１金属層と、
前記誘電体材料層上で、該誘電体材料層と前記炭化ケイ素層との間に、金属−絶縁体−金属（ＭＩＭ）コンデンサが得られるように設けられた第２金属層と、を備え、
前記誘電体材料層は、約２０〜約４００ｎｍの厚みを有し、その誘電体構造が、ストレス電圧対平均故障寿命のグラフにおいて、窒化ケイ素誘電体のみを有する対応するＭＩＭコンデンサよりも大きな傾斜を有する平均故障寿命線を有する半導体構造。
【請求項２】
前記誘電体材料層の酸窒化ケイ素は、堆積層である請求項１に記載の半導体構造。
【請求項３】
前記誘電体材料層は、約３５０ｎｍの厚みを有し、前記半導体構造は、約５０ボルトより大きな電圧で、かつ少なくとも約１００℃の温度で、少なくとも約１０６時間の平均故障寿命が得られる請求項１に記載の半導体構造。
【請求項４】
前記半導体構造は、約１００ボルトより大きな電圧で、かつ少なくとも約１００℃の温度で、少なくとも約１０６時間の平均故障寿命が得られる請求項３に記載の半導体構造。
【請求項５】
前記第１金属層と前記第２金属層は、チタン、白金、クロム及び金のうちの少なくとも１つからなる請求項１に記載の半導体構造。
【請求項６】
前記炭化ケイ素層内に形成された複数の半導体素子を更に備えている請求項１に記載の半導体構造。
【請求項７】
前記誘電体材料層は、少なくとも１００Ｖの動作電圧を得るように構成されている請求項１に記載の半導体構造。
【請求項８】
前記炭化ケイ素層内に設けられた複数の半導体素子と、
該複数の半導体素子と前記第２金属層との間に設けられた絶縁層とを更に備え、
前記第１金属層は、内部接続金属の複数領域を有する第１内部接続層を備え、前記第２金属層は、該絶縁層上で、前記複数の半導体素子の反対側に設けられ、内部接続金属の複数領域を有する第２内部接続層を備える請求項１に記載の半導体構造。
【請求項９】
炭化ケイ素層上に、第１の厚みを有する誘電体材料層を設けるように、化学式Ｓｉ３Ｎ４−ＸＯＸ（ここで、０＜Ｘ＜１）を有する酸窒化ケイ素層を堆積する工程と、
前記酸窒化ケイ素層上に第１金属層を形成する工程と、
前記酸窒化ケイ素層と前記炭化ケイ素層との間に堆積する第２金属層を形成する工程とを有し、
前記誘電体材料層は、約２０〜約４００ｎｍの厚みを有し、その誘電体構造が、ストレス電圧対平均故障寿命のグラフにおいて、窒化ケイ素誘電体のみを有する対応するＭＩＭコンデンサよりも大きな傾斜を有する平均故障寿命線を有するコンデンサの製造方法。
【請求項１０】
前記第１金属層と前記第２金属層は、チタン、白金、クロム及び金のうちの少なくとも１つからなる請求項９に記載のコンデンサの製造方法。
【請求項１１】
化学式Ｓｉ３Ｎ４−ＸＯＸ（ここで、０＜Ｘ＜１）を有する酸窒化ケイ素層を堆積する工程は、
シリコン前駆物質を供給する工程と、
窒素前駆物質を供給する工程と、
酸素前駆物質を供給する工程と、
プラズマ化学気相成長（ＰＥＣＶＤ）プロセスを用いて、前記シリコン前駆物質と前記窒素前駆物質と前記酸素前駆物質を用いて、前記酸窒化ケイ素層を堆積する工程と
を含む請求項９に記載のコンデンサの製造方法。
【請求項１２】
前記シリコン前駆物質はＳｉＨ４からなり、前記酸素前駆物質はＮ２Ｏからなり、前記窒素前駆物質はＮ２からなる請求項１１に記載のコンデンサの製造方法。
【請求項１３】
約１４７８５立方センチメートルの容積を有するＰＥＣＶＤ装置について、酸窒化ケイ素層を堆積するためには、ＳｉＨ４は、約２４０から約３６０標準立方センチメートル／分（ＳＣＣＭ）の流量で供給され、Ｎ２Ｏは、約８から約１２ＳＣＣＭの流量で供給され、Ｎ２は、約１２０から約１８０ＳＣＣＭの流量で供給される請求項９に記載のコンデンサの製造方法。
【請求項１４】
不活性ガスを供給する工程を更に有する請求項１３に記載のコンデンサの製造方法。
【請求項１５】
前記不活性ガスは、約１６０〜約２４０ＳＣＣＭの流量で供給されるＨｅからなる請求項１４に記載のコンデンサの製造方法。
【請求項１６】
前記ＰＥＣＶＤプロセスは、約１６〜約２４ワットの電力と約７２０〜１０８０ｍＴの圧力と約２００〜３００℃の温度で実施される請求項１３に記載のコンデンサの製造方法。
【請求項１７】
前記第２金属層と前記誘電体材料層との間に設けられた第１酸化膜層と、
前記第１金属層と前記誘電体材料層との間に設けられた第２酸化膜層と、をさらに備え、
前記誘電体材料層は、前記第１酸化膜層と前記第２酸化膜層の厚みよりも少なくとも一桁大きな厚みを有する請求項１に記載の半導体構造。
【請求項１８】
前記第１酸化膜層は、１０〜３０ｎｍの厚みを有し、
前記誘電体材料層は、２００〜３００ｎｍの厚みを有し、
前記第２酸化膜層は、１０〜３０ｎｍの厚みを有する請求項１７に記載の半導体構造。
【請求項１９】
前記第２金属層と前記誘電体材料層との間に第１酸化膜層を形成する工程と、
前記第１金属層と前記誘電体材料層との間に第２酸化膜層を形成する工程と、をさらに有し、
前記誘電体材料層は、前記第１酸化膜層と前記第２酸化膜層の厚みよりも少なくとも一桁大きな厚みを有する請求項９に記載のコンデンサの製造方法。
【請求項２０】
前記第１酸化膜層は、１０〜３０ｎｍの厚みを有し、
前記誘電体材料層は、２００〜３００ｎｍの厚みを有し、
前記第２酸化膜層は、１０〜３０ｎｍの厚みを有する請求項１９に記載のコンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンデンサ及びその製造方法に関し、より詳細には、大電力や高電界または高温度の容量性構造、特に、コンデンサや金属間誘電体及びその製造方法に関する。
【背景技術】
【０００２】
本出願は、１９９８年８月２５日に出願された「LAYERED DIELECTRIC ON SiC SEMICONDUCTOR STRUCYURES」と題する米国特許出願番号第０９／１４１，７９５号（その開示は、詳細に記載されるがごとくに、参照により本明細書に組み込まれる）の一部継続出願であり、その優先権を主張する。
【０００３】
本発明は、米陸軍研究所（Ａｒｍｙ  Ｒｅｓｅａｒｃｈ  Ｌａｂｏｒａｔｏｒｙ）契約番号ＤＡＡＬ０１−９８−Ｃ−００１８ならびに米海軍研究局（Ｏｆｆｉｃｅ  ｏｆ  Ｎａｖａｌ  Ｒｅｓｅａｒｃｈ）契約番号Ｎ０００１４−９９−Ｃ−１０７２およびＮ０００１４−９９−Ｃ−０１７３の下で開発された。政府は、本発明において一定の権利を有することができる。
【０００４】
電子素子、特に電力素子について、炭化ケイ素は、いくつかの物理的、化学的および電子的利点を提供する。物理的には、炭化ケイ素材料は、非常に硬く、非常に高い融点を有しており、それによって、頑強な物理的特性が与えられる。化学的には、炭化ケイ素は、化学変化に強い耐性があり、したがって、化学的安定性ならびに熱安定性を提供する。しかし、おそらくは最も重要なことに、炭化ケイ素は、高い絶縁破壊電界、比較的広いバンドギャップ（６Ｈと４Ｈポリタイプ（ｐｏｌｙｔｙｐｅ）について、室温でそれぞれ約３．０ｅＶと３．２ｅＶ）、高い飽和電子ドリフト速度を含む優れた電子特性を有し、それによって、大電力動作、高温度動作、放射線耐性、およびスペクトルの青、紫および紫外領域における高エネルギーフォトンの吸収および放出について、大きな利点が与えられている。
【０００５】
したがって、炭化ケイ素素子への関心が急速に高まってきており、電力素子は、１つの特別の関心分野である。本明細書では、「電力」素子は、電力スイッチングおよび電力制御用に、または高電圧および／または大電流、またはそれらの両方を扱うために設計され、意図された素子である。「高電界」および「高温度」などの用語は、性質上関係があり、ある程度任意に使用されることが多いが、「高電界」素子は、概して、１メガボルト／センチメートル以上の電界で動作するように意図され、「高温度」素子は、概して、シリコン素子の動作温度、たとえば、少なくとも約２００℃および好ましくは２５０℃〜４００℃、またはさらに高い温度を超えて動作する素子を言う。電力素子について、主な関心事項は、素子が扱うことができる（または、扱わなければならない）電力の絶対値、ならびに使用される材料の特性および信頼性によって課される素子の動作に対する制限を含む。
【０００６】
炭化ケイ素ベースの絶縁ゲート素子、特にＭＯＳＦＥＴ（複数可）などの酸化膜制御ゲート素子は、もちろん、ＩＧＦＥＴとして動作するために絶縁材料を含まねばならない。同様に、ＭＩＳコンデンサは絶縁体を必要とする。しかし、絶縁材料を組み込むことによって、素子の物理特性および動作特性のいくつかは、炭化ケイ素の特性ではなく絶縁体の特性によって制限されるようになる。特に、炭化ケイ素ＭＯＳＦＥＴおよび関連素子において、二酸化ケイ素（ＳｉＯ２）は、広いバンドギャップおよび酸化膜および炭化ケイ素半導体材料間の好ましい界面を有する優れた絶縁体を提供する。したがって、二酸化ケイ素は、炭化ケイ素ＩＧＦＥＴの絶縁材料として好都合である。それでも、高温度または高電界または高温度かつ高電界では（その状態では、炭化ケイ素は、普通なら満足いくように動作するであろう）、二酸化ケイ素は、電気的に破壊する、すなわち、ゲート金属から炭化ケイ素への電流経路を生成する可能性があるトラップを含む欠陥を生ずる傾向がある。別の言い方をすれば、二酸化ケイ素は、高電界または高温度（２５０℃〜４００℃）が印加されて、それが、比較的長期間、すなわち、何年にもわたって印加されると信頼性がなくなる。もちろん、信頼性のある半導体素子は、数万時間にわたって首尾よく動作する統計的確率を有するべきであることが理解されるであろう。
【０００７】
さらに、半導体の特性および半導体素子の動作に精通している者は、不動体化が絶縁ゲート以外の構造に対して問題を提示することも理解するであろう。たとえば、メサおよびプレーナダイオード（または、金属−半導体ＦＥＴのショットキー接触）は、特にゲート制御されなくとも、通常、酸化膜層によって不動体化される高電界を生成する。こうした酸化膜層は、高電界または高温度動作下で、上述した欠点のすべてを有する可能性がある。絶縁体部分に利用できるが、独自の欠点を有する傾向がある。
【０００８】
したがって、絶縁体として、二酸化ケイ素を用いて炭化ケイ素において形成されたＩＧＦＥＴ素子は、炭化ケイ素の理論的容量が不足する傾向があり、それは、素子の二酸化ケイ素部分に漏れがあり、また電気的破壊の可能性があるためである。
【０００９】
他の対象材料は、炭化ケイ素ＩＧＦＥＴ群の絶縁体部分に利用できるが、それらの対象材料は、それ自身の欠点を有する傾向がある。例えば、チタン酸バリウムストロンチウムまたは二酸化チタンなどの高誘電体は、電界が印加されると急激に下がる誘電率を有する。他の材料は、炭化ケイ素との低品質な結晶界面を有し、したがって、高い誘電率によって解決されるのと同じ数の問題（例えば、トラップおよびもれ電流）生じる。五酸化ニタンタル（Ｔａ２Ｏ５）および二酸化タンタル（ＴｉＯ２）などの他の材料は、より高い温度で、好ましくない量の漏れ電流を示す傾向がある。したがって、単純に、二酸化ケイ素の代わりに他の誘電体を用いることは、まったく新たな技術的課題及びそれ自体の欠点を提示する。
【００１０】
この課題に対処しようとする最近の試みは、Ｈａｒｒｉｓに付与された「Semiconductor Device having a Passivation Layer」という米国特許明細書（例えば、特許文献１参照）に記載されている方法に包含されている。ただし、Ｈａｒｒｉｓ  ’９０５特許は多少予言的のように見え、開示された構造に基づく素子の成果を報告できていない。
【００１１】
同様に、広いバンドギャップのモノリシックマイクロ波集積回路（ＭＭＩＣ）上の金属−絶縁体−金属（ＭＩＭ）コンデンサは、高い温度で、高電圧を受ける可能性がある。したがって、こうしたコンデンサは、通常、例えば、約３００℃までの温度で、２００ボルトほどの温度のストレス条件について、１０７の平均故障寿命（mean time failure;ＭＴＴＦ）を有するのが望ましい。残念ながら、これらの極端な電界および温度によって、従来の窒化ケイ素ＭＩＭコンデンサが、過度の漏れ電流および／または乏しい信頼性（例えば、約２００時間のＭＴＴＦ）を生ずるようになる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許第５，７６３，９０５号明細書
【特許文献２】米国再発行特許番号（Ｒｅ．）３４，８６１号
【特許文献３】米国特許第４，９１２，０６３号明細書
【特許文献４】米国特許第４，９１２，０６４号明細書
【特許文献５】米国特許第４，９４６，５４７号明細書
【特許文献６】米国特許第４，９８１，５５１号明細書
【特許文献７】米国特許第５，０８７，５７６号明細書
【特許文献８】米国特許第４，８７５，０８３号明細書
【特許文献９】米国特許第５，５０６，４２１号明細書
【特許文献１０】米国特許第５，７２６，４６３号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、電流の漏れを最小にし、またはなくし、かつ高温度で動作しながら、確実に高電界に耐えることができる誘電体化合物または誘電体構造を有するコンデンサ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
本発明の実施形態は、第１の厚みを有する第１酸化膜層と、第１酸化膜層の上で第２の厚みを有する誘電体材料層であって、第１酸化層の誘電率より高い誘電率を有する、誘電体材料層と、誘電体材料層に面して第１酸化膜層の反対側にあり、第３の厚みを有する第２酸化膜層とを有する、誘電体構造を有するコンデンサを提供する。第１の厚みは、第１、第２および第３の厚みの総和の約０．５と約３３％の間であり、第２の厚みは、第１、第２および第３の厚みの総和の約０．５と約３３％の間である。
【００１５】
本発明の他の実施形態は、第１酸化膜層に面して高誘電体層の反対側にある第１金属層と、第２酸化膜層に面して高誘電体層の反対側にある第２金属層とをさらに有して、金属−絶縁体−金属（ＭＩＭ）コンデンサが得られるようにする。
【００１６】
本発明の他の実施形態は、第１酸化膜層および第２酸化膜層は二酸化ケイ素層であり、誘電体材料層は、窒化ケイ素層である。本発明の特定の実施形態において、第１の厚みおよび第３の厚みは、第２の厚みより少なくとも１桁小さい。たとえば、第１の厚みは約１０から約３０ｎｍ、第２の厚みは約２００から約３００ｎｍ、第３の厚みは約１０から約３０ｎｍである。
【００１７】
本発明の他の実施形態は、窒化膜誘電体のみを有するＭＩＭコンデンサよりも大きな傾斜を有する平均故障寿命（mean time to failure）対電圧特性を有することを特徴とするコンデンサを提供する。さらに、コンデンサは、約５０ボルトまでの電圧で、かつ約１００℃までの温度で、少なくとも約１０７時間の平均故障寿命を有することを特徴としてもよい。本発明の他の実施形態によるコンデンサは、約１００ボルトまでの電圧で、かつ約１００℃までの温度で、少なくとも約１０７時間の平均故障寿命を有することを特徴としてもよい。
【００１８】
本発明の他の実施形態は、二酸化ケイ素層および窒化ケイ素層は堆積層である。さらに、第１および第２金属層はチタン、白金、クロムおよび金のうちの少なくとも１つを含む。
【００１９】
本発明の他の実施形態において、集積回路用の平均故障寿命の長い内部接続構造は、基板における複数の半導体素子と、複数の半導体素子の上の絶縁層とを含む。
【００２０】
内部接続金属の複数領域を有する第１内部接続層は、絶縁層に面して複数の半導体素子の反対側に設けられる。第１酸化膜層は、第１内部接続層の上に設けられて、内部接続金属の複数領域の少なくとも一部を覆うようにする。誘電体材料層は、第１酸化膜層に面して第１内部接続層の反対側に設けられ、第１酸化膜層の誘電率より高い誘電率を有する。第２酸化膜層は、誘電体材料層に面して第１酸化膜層の反対側にあり、第２内部接続層は、第２酸化膜層に面して誘電体材料層の反対側にあり、内部接続金属の複数領域を有する。第１酸化膜層、高誘電体層、および第２酸化膜層は、第１内部接続層の内部接続金属の複数領域と第２内部接続層の内部接続金属の複数領域とのうちの対応する領域の間に配設されて、金属間誘電体構造を設けるようにする。
【００２１】
本発明による内部接続構造の実施形態において、第１酸化膜層および第２酸化膜層は二酸化ケイ素であり、誘電体材料層は窒化ケイ素である。この実施形態において、第１酸化膜層は約１０から約３０ｎｍの厚みを有し、高誘電体層は約２００から約３００ｎｍの厚みを有し、上記第２酸化膜層は約１０から約３０ｎｍの厚みを有してもよい。
【００２２】
本発明の他の実施形態において、第１酸化膜層は第１の厚みを有し、高誘電体層は第２の厚みを有し、第２酸化膜層は第３の厚みを有し、第１の厚みおよび第３の厚みは第２の厚みより少なくとも約１桁小さい。
【００２３】
さらに、内部接続構造は、前記誘電体材料層が、対応する窒化膜金属間誘電体よりも大きな傾斜を有する平均故障寿命対電圧特性を有することを特徴としてもよい。また、二酸化ケイ素層および窒化ケイ素層は堆積層であってよい。内部接続構造はまた、約５０ボルトまでの電圧で、かつ約１００℃までの温度で、少なくとも約１０７時間の平均故障寿命を有すること、より好ましくは、約１００ボルトまでの電圧で、かつ約１００℃までの温度で、少なくとも約１０７時間の平均故障寿命を有することを特徴としてもよい。上記第１および第２内部接続層の内部接続金属はまた、チタン、白金、クロムおよび／または金であってよい。
【００２４】
本発明の他の実施形態において、上述したコンデンサを作製する方法は、第１の厚みを有する第１酸化膜層を設けるように、第１金属層の上に第１酸化膜層を堆積すること、第２の厚みを有する高誘電体層を設けるように、第１酸化膜層の上に誘電体材料層を堆積することであって、第１酸化層の誘電率より高い誘電率を有する、堆積すること、第３の厚みを有する第２酸化膜層を設けるように、誘電体材料層に面して第１酸化膜層の反対側に第２酸化膜層を堆積することによって提供される。第１の厚みは、第１、第２および第３の厚みの総和の約０．５と約３３％の間であってよく、第２の厚みは、上記第１、第２および第３の厚みの総和の約０．５と約３３％の間であってよい。
【００２５】
同様に、上述した集積回路用の内部接続構造を作製する方法はまた、内部接続金属の複数領域を有する第１内部接続層を形成すること、第１内部接続層の上に第１酸化膜層を堆積することであって、それによって、内部接続金属の複数領域の少なくとも一部を覆う、堆積すること、第１酸化膜層に面して第１内部接続層の反対側に高誘電体層を堆積すること、高誘電体層に面して第１酸化膜層の反対側に第２酸化膜層を堆積すること、第２酸化膜層に面して高誘電体層の反対側にあり、内部接続金属の複数領域を有する第２内部接続層を形成することによって提供される。第１酸化膜層、高誘電体層、および第２酸化膜層は、第１内部接続層の内部接続金属の複数領域と第２内部接続層の内部接続金属の複数領域とのうちの対応する領域の間に配設されて、金属間誘電体構造を得るようにする。
【００２６】
本発明の実施形態はまた、炭化ケイ素層と、炭化ケイ素層の上の誘電体材料層と、誘電体材料層に面して炭化ケイ素層の反対側の第１金属層とを有するコンデンサを提供する。誘電体材料層は、化学式Ｓｉ３Ｎ４−ＸＯＸ（ここで、０＜Ｘ≦１）を有する酸窒化ケイ素である。
【００２７】
本発明の他の実施形態において、第２金属層は、誘電体材料層の上に設けられ、誘電体材料層と炭化ケイ素層の間に配設されて、金属−絶縁体−金属（ＭＩＭ）コンデンサが得られるようにする。
【００２８】
誘電体材料層は、誘電体構造が、窒化膜誘電体のみを有する、対応するＭＩＭコンデンサよりも大きな傾斜を有する平均故障寿命対電圧特性を有するように構成されることができる。誘電体材料層は、約５０ボルトより大きな電圧で、かつ少なくとも約１００℃の温度で、少なくとも約１０７時間の平均故障寿命が得られるように構成されることができる。誘電体材料層は、約１００ボルトより大きな電圧で、かつ少なくとも約１００℃の温度で、少なくとも約１０７時間の平均故障寿命が得られるように構成されることが好ましい。
【００２９】
本発明の実施形態はまた、炭化ケイ素基板における複数の半導体素子と、複数の半導体素子の上の絶縁層と、絶縁層に面して複数の半導体素子の反対側にある、内部接続金属の複数領域を有する第１内部接続層とを有する集積回路用の平均故障寿命の長い内部接続構造を提供する。誘電体材料層は、第１酸化膜層に面して第１内部接続層の反対側に設けられ、第２内部接続層は、誘電体材料層に面して第１内部接続層の反対側にあり、内部接続金属の複数領域を有する。誘電体材料層は、化学式Ｓｉ３Ｎ４−ＸＯＸ（ここで、０＜Ｘ≦１）を有する酸窒化ケイ素である。
【００３０】
誘電体材料層は、約２０ｎｍから約４００ｎｍの厚みを有するのが好ましい。さらに、誘電体材料層は、対応する窒化膜金属間誘電体よりも大きな傾斜を有する平均故障寿命対電圧特性が得られるように構成されることができる。さらに、誘電体材料層は、約５０ボルトより大きな電圧で、かつ少なくとも約１００℃の温度で、少なくとも約１０７時間の平均故障寿命が得られるように構成されることができる。誘電体材料層は、約１００ボルトより大きな電圧で、かつ約１５０℃の温度で、少なくとも約１０７時間の平均故障寿命が得られるように構成されることが好ましい。
【００３１】
本発明の他の実施形態において、コンデンサを作製する方法は、炭化ケイ素層の上に、化学式Ｓｉ３Ｎ４−ＸＯＸ（ここで、０＜Ｘ≦１）を有する酸窒化ケイ素層を堆積することであって、それによって、第１の厚みを有する誘電体材料層が得られる、堆積すること、酸窒化ケイ素層の上に第１金属層を形成することによって提供される。他の実施形態において、酸窒化ケイ素層と炭化ケイ素層の間に配設される第２金属層もまた形成される。
本発明の他の実施形態において、化学式Ｓｉ３Ｎ４−ＸＯＸ（ここで、０＜Ｘ≦１）を有する酸窒化ケイ素層を堆積することは、シリコン前駆物質（Ｓｉｌｉｃｏｎ  ｐｒｅｃｕｒｓｏｒ）を設けること、窒素前駆物質を設けること、酸素前駆物質を設けること、プラズマ化学気相成長（ＰＥＣＶＤ）プロセスを用いて、シリコン前駆物質、窒素前駆物質、および酸素前駆物質を用いて、酸窒化ケイ素層を堆積することによって達成される。本発明の特定の実施形態において、シリコン前駆物質はＳｉＨ４であり、酸素前駆物質はＮ２Ｏであり、窒素前駆物質はＮ２である。さらに、約１４７８５立方センチメートルの容積を有するＰＥＣＶＤ装置について、ＳｉＨ４は、約２４０から約３６０標準毎分立方センチメートル（ＳＣＣＭ）の流量で供給され、Ｎ２Ｏは、約８から約１２ＳＣＣＭの流量で供給され、Ｎ２は、約１２０から約１８０ＳＣＣＭの流量で供給されることができる。さらに、不活性ガスが供給されてもよい。たとえば、不活性ガスは、約１６０から約２４０ＳＣＣＭの流量で供給されるＨｅであってよい。ＰＥＣＶＤプロセスは、約１６から約２４ワットの電力、約７２０から１０８０ｍＴの圧力、および約２００から３００℃の温度で行われる。
【図面の簡単な説明】
【００３２】
【図１】本発明に係るＭＩＳコンデンサの第１の実施形態を説明するための構成図である。
【図２】本発明に係るＭＩＳコンデンサの第２の実施形態を説明するための構成図である。
【図３】本発明の実施形態によるＩＧＦＥＴの断面図である。
【図４】本発明の実施形態によるＭＩＳコンデンサの断面図である。
【図５】本発明の実施形態による従来の熱酸化膜および絶縁体についての電子移動度対ゲート電圧の比較図である。
【図６】本発明の実施形態によるパッシベートされたプレーナダイオードの断面図である。
【図７】素子寿命対電界の比較図である。
【図８】本発明の実施形態による２重拡散または２重注入ＭＯＳＦＥＴの断面図である。
【図９】本発明の実施形態を組み込んだ素子と従来の素子を比較する、電界対寿命のグラフを示す図である。
【図１０】本発明の実施形態によるＭＩＭコンデンサの断面図である。
【図１１】本発明の実施形態によるコンデンサの断面図である。
【図１２】従来の窒化ケイ素ＭＩＭコンデンサと本発明の実施形態によるＭＩＭコンデンサについての電流密度（Ｊ）対バイアス電圧のグラフを示す図である。
【図１３】従来の窒化ケイ素ＭＩＭコンデンサと本発明の実施形態によるＭＩＭコンデンサについての平均故障寿命対電圧のグラフを示す図である。
【図１４】本発明の実施形態による内部接続構造の断面図である。
【発明を実施するための形態】
【００３３】
ここで、本発明が、添付図面（本発明の好ましい実施形態が示されている）を参照して、以下に詳細に述べる。しかし、本発明は、多くの異なる形態で具体化することができ、以下に述べられる実施形態に限定されると解釈されるべきではない。むしろ、これらの実施形態は、この開示が完璧になるように、また、当業者に本発明の範囲を詳細に伝えるように提供される。図に示すように、層または領域のサイズは、例示目的のために誇張されており、したがって、本発明の全体的な構造を示すために提供される。全体を通して、同じ数字は同じ要素のことを言う。層、領域または基板などの要素が別の要素「の上にある（に面している）」と言う時、それが他の要素の真上にあって（に直に面していて）もよく、または、介在要素が存在してもよい。対照的に、要素が別の要素「の真上にある（に直に面して）」いると言う時、介在要素は存在しない。
【００３４】
本発明は、広いバンドギャップの半導体材料用の誘電体構造およびこうした材料から形成される関連する素子である。
【００３５】
図１は、本発明に係るＭＩＳコンデンサの第１の実施形態を説明するための構成図で、この素子構造は符号１０で示されている。この素子構造１０は、炭化ケイ素の基板部分またはエピタキシャル層である、炭化ケイ素層１１を含む。こうした単結晶炭化ケイ素基板および種々のエピタキシャル層の製造は、本発明に関して同一譲受人に譲渡された（または、ライセンスを受けた）米国特許明細書に記載される種々の技法に従って行うことができる。これら特許明細書は、必ずしも限定はしないが、特許文献２、特許文献３、特許文献４、特許文献５、特許文献６および特許文献７を含み、これらすべての内容は、その全体が参照により本明細書に組み込まれる。基板またはエピタキシャル層は、炭化ケイ素の３Ｃ、４Ｈ、６Ｈ、および１５Ｒポリタイプの中から選択することができ、４Ｈポリタイプは一般に大電力素子に使用されることが多い。特に、４Ｈポリタイプのより高い電子移動度は、４Ｈポリタイプを縦型形状素子にとって好ましいものにしている。次に、素子構造１０は、炭化ケイ素層の上に二酸化ケイ素層１２を含む。二酸化ケイ素は、非常に広いバンドギャップ（室温で約９ｅＶ）を有し、炭化ケイ素との優れた物理的、電子的界面を形成する。したがって、二酸化ケイ素は、背景で述べたように、高電界下において、高温度で固有の弱さを示す可能性があることを除いて、多くの目的に対して好ましい絶縁体である。
【００３６】
したがって、本発明はさらに、二酸化ケイ素１２の上に他の絶縁材料層１３を含む。層１３は、二酸化ケイ素の誘電率より高い誘電率（ε）を有するように選択され、また、素子の炭化ケイ素部分が意図される高温動作に耐えることを可能にする物理的、化学的特性を有する。好ましい実施形態において、高誘電体材料は、窒化ケイ素、チタン酸バリウムストロンチウム（（Ｂａ，Ｓｒ）ＴｉＯ３）、二酸化チタン（ＴｉＯ２）、五酸化タンタル（Ｔａ２Ｏ５）、窒化アルミニウム（ＡｌＮ）、および酸窒化アルミニウムからなるグループから（限定はしないが）選択され、窒化ケイ素および酸窒化アルミニウムが特に好ましく、窒化ケイ素（Ｓｉ３Ｎ４）が最も好ましい。ゲート接点１４は、バイアスが素子構造に印加されるのを可能にするように、絶縁材料層１３に作られる。
【００３７】
図２は、本発明に係るＭＩＳコンデンサの第２の実施形態を説明するための構成図で、この素子構造は符号１５で示されている。この第２実施形態は、炭化ケイ素層１６（エピタキシャルまたは基板）、第１二酸化ケイ素層１７、上述した基準に従って選択された絶縁材料２０、およびゲート接点２２と絶縁層２０の間の第二酸化ケイ素層２１を含む。第二酸化ケイ素層２１は、電荷がゲート金属と高誘電体材料の間を通過するのを妨げる障壁を提供する。
【００３８】
好ましい実施形態において、二酸化ケイ素層１２または１７は、熱を用いて形成され、その後、絶縁層１３または２０が、化学気相成長法（ＣＶＤ）によって堆積される。しかし、絶縁層は、任意の適当な技法によって形成することができる。たとえば、所定の酸化膜は、金属をスパッタ堆積させ、次に、それを酸化させることによって形成することができる。他の例として、Ｓｉ３Ｎ４を、プラズマＣＶＤ法（ＰＥＣＶＤ）によって堆積することができる。ＳｉＯ２層１２または１７は、トンネル現象を妨げるのに役立つため、ＳｉＯ２層が非常に厚い必要はない。その代わり、ＳｉＯ２層がやや薄く維持されて、その結果、熱酸化の程度を制限することができるのが好ましい。こうした材料の当業者には認識できるように、注入は、ＳｉＣが酸化する方法に影響を与える可能性がある。したがって、注入されたＳｉＣ部分を有する素子または前駆物質上で、広範囲の酸化が行われる場合、結果として得られる酸化部分は、互いに厚みが異なるであろう。その特性は、一定の状況では不利益になる可能性がある。したがって、酸化の程度を制限することは、こうした問題を最小にするか、またはなくすのに役立つ。他の方法として、問題を一緒に回避するために、酸化膜を堆積させることができる（たとえば、ＣＶＤによって）。酸化膜は、また、２００１年４月１２日に出願された「METHOD OF N2O ANNEALING AN OXIDE LAYER ON A SILICON CARBIDE LAYER」と題する、同一譲受人に譲渡された米国特許出願番号０９／８３４，２８３（代理人書類番号５３０８−１５７）、および２００１年５月３０日に出願された「METHOD OF N2O GROWTH OF AN OXIDE LAYER ON A SILICON CARBIDE LAYER」と題する、米国仮特許出願番号（代理人整理番号５３０８−１５７ＩＰＰＲ）（その開示は、本明細書で詳細に記載されるがごとくに、参照により本明細書に組み込まれる）に記載されるように作製されてもよい。
【００３９】
たとえば、酸化膜層は、少なくとも約１２００℃の温度で、Ｎ２Ｏ環境において、炭化ケイ素層を酸化することによって、炭化ケイ素層の上に設けてもよい。Ｎ２Ｏの、前もって決めた温度プロファイルおよび前もって決めた流量プロファイルは、酸化中に提供される。前もって決めた温度プロファイル、および／または、前もって決めた流量プロファイルは、一定であるか、または可変であってもよく、また、定常状態の状態までランプ波を含んでもよい。前もって決めた温度プロファイルおよび前もって決めた流量プロファイルは、ＳｉＣの伝導帯近くにエネルギーを有する、酸化膜／炭化ケイ素界面の界面準位を下げるように選択してもよい。前もって決めた温度プロファイルは、約１２００℃より大きな酸化温度を生じる可能性がある。酸化温度は約１３００℃であるのが好ましい。酸化の持続期間は、所望される酸化膜層の厚みによって変わってもよい。次に、約１５分から約３時間以上の間に酸化が行われる。
【００４０】
さらに、前もって決めた流量プロファイルは、約２標準リットル／分（ＳＬＭ）から約６ＳＬＭのうちの１つまたは複数の流量を含んでもよい。流量は、約３．５から約４標準リットル／分であるのが好ましい。さらに、結果として得られる酸化膜層の形成が、ＡｒまたはＮ２内での酸化膜層のアニーリングの前に行われてもよい。ＡｒまたはＮ２内でのこうしたアニーリング工程（ｏｐｅｒａｔｉｏｎ）は、たとえば約１時間行われてもよい。
【００４１】
前もって決めた流量プロファイルは、約０．３７ｃｍ／ｓから１．１１ｃｍ／ｓのうちの、Ｎ２Ｏの１つ速度または複数の速度を提供するのが好ましい。特に、前もって決めた流量プロファイルは、約０．６５ｃｍ／ｓから０．７４ｃｍ／ｓのうちの、Ｎ２Ｏの１つの速度または複数の速度を提供するのが好ましい。さらに、酸化膜層のウェット再酸化（ｗｅｔ  ｒｅｏｘｉｄａｔｉｏｎ）もまた実施される、かつ／または、Ｎ２Ｏ酸化が、わずかのまたは部分的な蒸気圧を有する環境において行われてもよい。
【００４２】
さらに、約１２００℃より大きな酸化温度を含む前もって決めた温度プロファイルで、かつＮ２Ｏ用の前もって決めた流量プロファイルで、Ｎ２Ｏ環境において、炭化ケイ素層の上に酸化膜層を形成することによって、酸化膜層が炭化ケイ素層の上に形成されてもよい。前もって決めた流量プロファイルは、少なくとも１１秒のＮ２Ｏの初期滞留時間を提供するように選択されてよい。初期滞留時間は約１１秒から約３３秒であるのが好ましい。初期滞留時間は約１９秒から約２２秒であるのがより好ましい。さらに、Ｎ２Ｏの全滞留時間は約２８秒から約８４秒であってよい。全滞留時間は約４８秒から約５６秒であるのが好ましい。
【００４３】
好ましい実施形態において、第１二酸化ケイ素層１７または１２は約１００オングストローム厚にすぎないが、絶縁材料層（１３または２０）は約５００オングストローム厚であってよい。別の言い方をすれば、酸化膜層のそれぞれは、不動体化構造の全厚みの約０．５と３３％の間を示し、絶縁材料は残りを構成する。好ましい実施形態において、酸化膜層はそれぞれ全厚みの約２０％であり、好ましい窒化膜絶縁体は全厚みの約６０％である。
【００４４】
図３及び図４は、本発明に係るＩＧＦＥＴおよびＭＩＳコンデンサを示す構成図で、図３は、符号２４で示すＩＧＦＥＴを示し、第１炭化ケイ素部分２５は第１の伝導度タイプを有する。本発明によるゲート絶縁体構造は、第１炭化ケイ素部分２５の上にあり、括弧２６によって示される。分解すると、ゲート絶縁体は、二酸化ケイ素層２７および炭化ケイ素の誘電率より高い誘電率を有する絶縁材料層３０を含む。図３に示す実施形態において、絶縁体２６はさらに第２二酸化ケイ素層３１を含む。図３のＩＧＦＥＴはさらに、ゲート接点３２、および第１炭化ケイ素部分２５とは反対の伝導度タイプを有する、炭化ケイ素のそれぞれの第２部分および第３部分３３および３４を含む。ＦＥＴのソース部分およびドレイン部分を形成するために、部分３３および３４に、それぞれの抵抗接点３５および３６が作られる。図３において破線で示されるように、ＩＧＦＥＴ２４などの素子を、フィールド酸化膜３７を用いて互いから分離することができる。こうした素子およびそれらの素子から作られる集積回路に精通する者は、フィールド酸化膜部分３７が素子を他の素子から分離するのに役立つことを認識するであろう。フィールド酸化膜は、電子的には直接ゲート絶縁体部分２６に関連しないが、本発明の絶縁体構造は、フィールド絶縁体と同じ利点を提供することができる。
【００４５】
図４は、本発明に係るＭＩＳコンデンサ及び特許文献８（その内容は、参照により本明細書に組み込まれる）に記載される素子と類似する可変コンデンサ素子を示す構成図である。図４に示したコンデンサは、符号４０で示され、ドープした炭化ケイ素部分４１およびドープした炭化ケイ素部分の上の容量性絶縁体部分を備える。容量性絶縁体部分は、炭化ケイ素部分の上の二酸化ケイ素層４２、二酸化ケイ素の誘電率より高い誘電率を有する他の絶縁材料層４３を含む。図４に示す実施形態において、コンデンサ４０はまた、他の絶縁材料層４３と４５で示されるゲート接点の間に第２二酸化ケイ素層４４を含む。接点４５は、金属、または要求される接触特性を与えるように十分にドープされているポリシリコンなどの適当な伝導性半導体でできている。示した実施形態において、リング（リングの２つの区分が、図４の断面図に示されている）を形成する抵抗接点４６は、ドープした炭化ケイ素部分４１に作られ、その結果、金属接点４５に印加されたバイアスは、ドープした炭化ケイ素部分４１に可変可能に空乏層を生成して（ｄｅｐｌｅｔｅ）、相応してコンデンサ４０の静電容量が変わる。図３の実施形態と同様に、通常、フィールド酸化膜部分４７を、素子をその隣接部から分離するために含むこともできる。上述したように、部分４７はまた、本発明の誘電体構造を組み込むことができる。
【００４６】
半導体素子の当業者は、図１〜図４及び図６に示すものが、種々の絶縁ゲートおよび金属−絶縁体−半導体構造を表す時に、限定するのではなく、例示していることを理解するであろう。したがって、図１〜図４及び図６は、概してプレーナ構造および素子を示しているが、本発明の絶縁体構造は、いろいろの素子形状、たとえばＵＭＩＳＦＥＴ（複数可）に適用できる。本発明の誘電体構造が有益となる他のゲート制御構造は、ＭＩＳＦＥＴ（複数可）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ（複数可））、ＭＯＳターンオフサイリスタ（ＭＴＯ（複数可））、ＭＯＳ制御サイリスタ（ＭＣＴ（複数可））、および蓄積ＦＥＴ（複数可）（ＡＣＣＵＦＥＴ（複数可））を含む。本発明が、エンハーンスドパシベーション、エッジ終端、またはフィールド絶縁を提供することができる非ゲート制御構造は、ｐ−ｉ−ｎダイオード、ショットキー整流器、および金属−半導体フィールド効果トランジスタ（ＭＥＳＦＥＴ（複数可））を含む。
【００４７】
本発明の実施形態はまた、横型電力ＭＯＳＦＥＴ（複数可）および縦に向いた素子（すなわち、ソースとドレインが基板の反対面にある）である２重拡散ＭＯＳＦＥＴ（複数可）（ＤＭＯＳＦＥＴ（複数可））を含む特定の構造について同じ利点を提供することができる。例示的な素子は、特許文献９及び特許文献１０（両方の内容は参照により全体が本明細書に組み込まれている）に記載されている。追加の例示的素子は、１９９６年４月１５日に出願された同時係属の米国特許出願番号０８／６３１，９２６号（「Silicon Carbide CMOS and Method of Fabrication」）、１９９８年６月８日に出願された同時係属の米国特許出願番号０９／０９３，２０７号（「Self-Aligned Methods of Fabricating Silicon Carbide Power Devices by Implantation and Lateral Diffusion」）、及び１９９８年６月８日に出願された同時係属の米国特許出願番号０９／０９３，２０８号（「Methods of Forming Silicon Carbide Power Devices by Controlled Annealing」）に記載されており、これら出願の内容は、同様に、参照により本明細書に全体が組み込まれている。
【００４８】
図８は、本発明の絶縁体構造を組み込んでだ２重拡散または２重注入ＭＯＳＦＥＴを示す構成図で、符号６０で示してある。図８に示すように、トランジスタのソースは、ｐ型ウェル６２内のｎ＋領域６１によって形成され、ｎ＋領域は、先に参照した出願に記載されている方法で、エピタキシャル層６３として示す炭化ケイ素部分に組み込まれる。領域６３は、トランジスタのドレインドリフト領域を表し、ｎ＋ドレインは６４で、ドレイン接点は６５で、適当なワイヤリード線は６６で示される。同様に、ソース接点はそれぞれ、それらのワイヤリード線７０を有する６７で示される。ゲート絶縁体構造は、本発明によって形成され、好ましい実施形態において、第１二酸化ケイ素層７１、窒化ケイ素層７２、および第２酸化シリコン層７３を含む。ゲート金属接点７４およびそのワイヤ導線７５は、構造を完全なものにする。動作時、バイアスがゲート接点７４に印加されると、ｐ型領域６２に空乏層が形成されて、反転層が形成される。こうした素子に精通している者はまた、ドレイン部分６４が、この構造において、ｎ＋伝導度からｐタイプ伝導度に変わる場合、結果として得られる例が、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）になることを認識するであろう。
【００４９】
このような構造によって、二酸化ケイ素上に第２誘電体材料を積層することによって、ゲートまたはフィールド不動体化が改善される可能性がある。二酸化ケイ素は、炭化ケイ素に大きな電気障壁（すなわち、その９ｅＶバンドギャップ）を提供し続け、積層した誘電体が電流を漏らすのを妨げる。相補的な方法で、誘電体材料（高い誘電率を有する）を付加することは、単一の誘電体層に比較して、高温度および高電界の信頼性を改善する。したがって、積層した誘電体は、２つの異なる材料の機能的強みを合成して、単一材料を用いて得られるであろうよりも良好な誘電体を炭化ケイ素上に形成する。さらに、二酸化ケイ素は、帯電状態または活性状態の点で、他のどんな誘電体材料が形成するよりも良好な炭化ケイ素との界面を形成する。
【００５０】
二酸化ケイ素と積層するように選択された材料の誘電率は、重要な考慮事項である。それは、誘電体の電界が近傍の炭化ケイ素の電界に直接関係し、さらに、積層した誘電体と炭化ケイ素の誘電率の比に関係するからである。表１は、いくつかの一般的な半導体素子について誘電率をまとめ、また、炭化ケイ素の品質係数（ｆｉｇｕｒｅ  ｏｆ  ｍｅｒｉｔ）を列挙する。
【００５１】
【表１】
0005726800.tif 000002
【００５２】
表１において、臨界電界は、材料が即座に破壊するであろう電界の強さを表す。動作電界（Ｅ０）は、十分な時間期間、たとえば少なくとも１０年にわたって、誘電体にほとんどまたはまったく劣化を生じないことが期待される最も大きな電界である。
【００５３】
本発明の実施形態は、二酸化ケイ素より高い誘電率を有する誘電体材料を用いることによって、炭化ケイ素上でのゲートまたはフィールド不動体化の信頼性を改善する可能性がある。この点に関して、ガウスの法則から、誘電体の電界は、（εｓｅｍｉｃｏｎｄｕｃｔｏｒ／εｄｉｅｌｅｃｔｒｉｃ）の係数で乗算した半導体の電界である必要がある。したがって、炭化ケイ素の誘電率より高い誘電率を有する材料は、近傍の炭化ケイ素より低い電界を有する。したがって、電力素子用のゲート誘電体材料または不動体化材料としての材料の適用可能性の重要な目安は、電界の強さ（Ｅ）と誘電率（ε）の積である。理想的には、εＥの積は、炭化ケイ素の積を超える。
【００５４】
この点に関して、表１は、二酸化ケイ素と共に積層して、２つの材料のいずれかのみよりも良好な電気的特性を有する絶縁体構造を生成する可能性のあるいくつかの誘電体を示す。それでも、付加的な材料を誘電体構造において使用することができ、選択は表１に示すものに限定されない。
【００５５】
本発明の積層誘電体は、炭化ケイ素ＭＩＳ素子が高温度または高いゲート電圧で動作することを可能にする４つの重要な特性を有する。第１に、誘電体のバルクを堆積することができ、したがって、ＳｉＣの熱消費が回避される。上述したように、熱成長した二酸化ケイ素は、注入領域上でより急速に炭化ケイ素を消費する傾向があり、したがって、注入領域の縁部で物理的なステップ（ｓｔｅｐ）およびより高い電界が生ずる。第２に、絶縁体構造のＳｉＯ２部分は、炭化ケイ素との高品質の界面を有する。第３に、多層構造は、高温度（２５０〜４００℃）での漏れ電流を最小にする。第４に、非ＳｉＯ２部分は、比較的高い誘電率に寄与し、したがって、ガウスの法則に支配されて、非ＳｉＯ２誘電体での電界が下げる。
【００５６】
特定の構造を作成する時に、本発明の積層誘電体の物理的厚みは、概して、単一の誘電体層の物理的厚みとは異なり、その差は誘電率の比によって決まるであろう。さらに、今までのところ、積層誘電体は、底部層（すなわち、炭化ケイ素と接触する層）としての二酸化ケイ素と共に構成されるのが最も好ましい。それは、積層誘電体が、高温度での許容可能な漏れ電流に必要とされるからである。
【００５７】
図１０は、本発明の実施形態によるＭＩＭコンデンサの構成図で、符号８０で示してある。図１０に見られるように、金属層８４は、上述した炭化ケイ素基板などの基板８２の上に形成される。金属層８４は、アルミニウム、金、チタン、クロムまたは同様なものなどの任意の適当な導電材料であってよく、特に、チタン−白金−金の金属層を利用することができる。二酸化ケイ素などの酸化膜層８６は、たとえば、ＣＶＤによって金属層８４の上に形成される。窒化ケイ素、Ｓｉ３Ｎ４、またはオキシナイトライドなどの、酸化膜層より高い誘電率を有する誘電体材料層８８は、酸化膜層８６の上に形成され、二酸化ケイ素などの別の酸化膜層９０は酸化膜層８６の上に形成される。第２金属層９２は、第２酸化膜層９０の上に形成される。層８６、８８および９０のそれぞれは堆積層である。
【００５８】
さらに、本発明の特定の実施形態において、コンデンサは、炭化ケイ素半導体素子と組み合わせて提供される。他の実施形態において、金属層８４および９２の少なくとも１層は、介在層がある状態でまたは無い状態で、炭化ケイ素基板の上に形成される。こうした実施形態において、高電圧、高温度材料としての炭化ケイ素の特性を利用するのが有利である。金属層８４および９２は、チタン、白金、クロムおよび／または金であってよい。
【００５９】
酸化膜層８６および９０は二酸化ケイ素であり、誘電体材料層８８は窒化ケイ素またはオキシナイトライドである、本発明の実施形態において、二酸化ケイ素層は、窒化ケイ素層またはオキシナイトライド層より少なくとも約１桁薄いことが好ましい。したがって、たとえば、二酸化ケイ素層は、厚みが約１０から約３０ｎｍであり、窒化ケイ素層またはオキシナイトライド層は、厚みが約２００から約３００ｎｍであってよい。酸化膜層および高誘電体層の誘電率が全構造の誘電率に影響を与えるため、酸化膜層の厚みは、全構造について高い誘電率を提供するために、比較的薄くなくてはならない。しかし、特定の用途に適した全体の誘電率を提供するために、酸化膜層および高誘電体層の種々の厚みを選択することができる。
【００６０】
図１１は、誘電体材料としてオキシナイトライドを有するコンデンサの構成図で、符号９４で示してある。図１１に見られるように、炭化ケイ素基板８２は、その上に層９８が形成されている。本発明のＭＩＳコンデンサの実施形態において、層９８は、エピタキシャル層などの炭化ケイ素層である。本発明のＭＩＭコンデンサの実施形態において、層９８は、図１０の金属層８４を参照して上述した金属層である。いずれの場合も、誘電体層９６は、層９８の上に設けられ、金属層９２と層９８の間に配設される。誘電体層９６はオキシナイトライドである。オキシナイトライドは、亜酸化窒素（Ｎ２Ｏ）などの酸素前駆物質の存在下で堆積される窒化膜層を言い、それによって、酸素を層内に導入する。したがって、誘電体層９６は、酸素化された窒化膜である。酸素化によって、必ずしも高い誘電率を犠牲にすることなしに、大きな誘電耐力（より高い絶縁破壊）が得られる。誘電体層９６は、酸窒化ケイ素などのオキシナイトライドであってよく、化学式Ｓｉ３Ｎ４−ＸＯＸ（ここで、０＜Ｘ≦１）の酸窒化ケイ素であるのが好ましい。誘電体層９６の厚みは、コンデンサの所望の特性によって決まってよい。しかし、一般に、約２０ｎｍから約４００ｎｍの厚みは、炭化ケイ素基板の上に使用するコンデンサに適している。
【００６１】
本発明の実施形態による誘電体層９８は、たとえば、ＳｉＨ４などのシリコン前駆物質、Ｎ２などの窒素前駆物質、およびＮ２Ｏなどの酸素前駆物質を利用したＰＥＣＶＤによって設けることができる。さらに、ＨｅまたはＡｒなどの不活性ガスはまた、ＰＥＣＶＤプロセスにおいて利用されることができる。さらに、本発明の教示からなお利益を得ながら、他のシリコン、窒素、および酸素前駆物質を利用することができる。
【００６２】
例として、約１４７８５立方センチメートルの容積を有するＵｎａｘｉｓ ７９０ＰＥＣＶＤなどのプラズマ化学気相成長（ＰＥＣＶＤ）装置を利用して、誘電体層９８を、２分３０秒間で、３００標準立法センチメートル／分（ＳＣＣＭ）の流量のＳｉＨ４、１０ＳＣＣＭの流量のＮ２Ｏ、１５０ＳＣＣＭの流量のＮ２、２０ワットの電力、９００ｍＴの圧力、および２５０℃の温度を利用した１０ｎｍ／分の堆積速度で、２５０Åの厚みに形成することができる。したがって、前駆物質としてＳｉＨ４、Ｎ２Ｏ、およびＮ２を利用する本発明の所定の実施形態において、約２４０から約３６０ＳＣＣＭのＳｉＨ４流量、約８から約１２ＳＣＣＭのＮ２Ｏ流量、および約１２０から約１８０ＳＣＣＭのＮ２流量を利用することができる。Ｈｅが不活性ガスとして供給される場合、約１６０から約２４０ＳＣＣＭの流量を利用することができる。同様に、約１６から約２４ワットの電力、約７２０から１０８０ｍＴの圧力、および約２００から約３００℃の温度を利用することもできる。当業者には理解されるように、上の処理パラメータは、上述したＰＥＣＶＤ装置の使用に関して提供される。本発明の実施形態によるオキシナイトライド層を提供するために、上述したパラメータと等価な種々の処理パラメータを、種々のＰＥＣＶＤ機器について利用することができる。
【００６３】
図１０及び図１１に示す本発明の実施形態は、従来の窒化膜のみの素子に対して改善された平均故障寿命を提供することができる。本発明の実施形態による素子は、所望の動作パラメータについて、約１０６、約１０７、またはさらに大きな値の平均故障寿命を提供することができる。本発明の実施形態によるＭＩＭコンデンサは、約５０ボルトまでの電圧および約１００℃の温度で、少なくとも約１０７時間の平均故障寿命を有するのが好ましい。こうしたコンデンサは、約１００ボルトまでの電圧および約１００℃の温度で、少なくとも約１０６、より好ましくは約１０７時間の平均故障寿命を有するのがより好ましい。
【００６４】
図１０及び図１１に示す本発明の実施形態は、この開示に照らして当業者によって理解されるように、ＭＩＭコンデンサを参照して述べられてきたが、図１０に示す構造または図１１に示す構造もまた、集積回路の絶縁内部接続層に使用して、それによって、金属間誘電体構造を実現するのに適している可能性がある。こうした構造は図１４に示される。図１４に見られるように、炭化ケイ素基板などの基板１１８は、複数の半導体素子１２０がその上に形成されている。絶縁層を、半導体素子１２０の上に設け、内部接続金属の複数の領域１２４を有する内部接続層を、絶縁層１２２の上に設けることができる。本発明の実施形態による誘電体構造１４０を、内部接続金属の領域１２４の上に設けることができる。誘電体構造が図１０に示す構造である、本発明の実施形態において、第１酸化膜層１４２を内部接続金属の領域１２４の上に設け、誘電体材料層１４４を、第１酸化膜層１４２に面して内部接続金属の領域１２４の反対側に設けることができる。第２酸化膜層１４６を、誘電体材料層１４４に面して第１酸化膜層１４２の反対側に設けることができる。誘電体材料層１４４は、酸化膜層１４２および１４６の誘電率よりも高い誘電率を有する。内部接続金属の領域１２６を有する第２内部接続層を、第２酸化膜層１４６に面して誘電体材料層１４４の反対側に設けることができる。さらに、絶縁層１２８を、第２内部接続層の上に設けることができる。さらに、マルチレベル金属被覆構造において、構造１４０のような複数の誘電体構造を、３層以上の金属被覆層の間に設けることができる。したがって、本発明による実施形態は、本発明による実施形態による誘電体構造を有する１つまたは複数の金属間誘電体領域を提供することができる。
【００６５】
図１４に示した誘電体構造１４０は、図１０に示したＭＩＭコンデンサまたは図１１に示したコンデンサの誘電体構造に関して上述したように提供することができる。たとえば、金属層８４を、内部接続金属を有する第１内部接続層の領域と考え、金属層９２を、内部接続金属を有する第２内部接続層の領域と考えることができ、その結果、図１０の誘電体構造が内部接続金属の対応する領域の間に配設される。同様に、誘電体構造１４０は、図１１に示すように単一のオキシナイトライド層であってよい。こうした誘電体構造は、内部接続構造の金属領域または酸化膜の「クロスオーバ」点に選択的に位置することができ、高誘電体材料および酸化膜層は、第１内部接続層の上に「ブランケット（ｂｌａｎｋｅｔ）」堆積することができ、第２内部接続層は、ブランケット堆積した誘電体構造の上に形成することができる。したがって、図１０及び図１１に示す構造の平均故障寿命の長い利益を、集積回路用の内部接続構造において提供することもできる。
【００６６】
［ＭＩＭコンデンサ］
図１０に示す実施形態によるＭＩＭコンデンサは、二酸化ケイ素および窒化ケイ素の厚みを変えて、ＣＶＤプロセスによって作製された。図１２は、誘電体として窒化ケイ素のみを有するＭＩＭコンデンサ（線１００）、３００ｎｍの窒化ケイ素層を囲む３０ｎｍの二酸化ケイ素層を有するＭＩＭコンデンサ（線１０６）、３００ｎｍの窒化ケイ素層を囲む１０ｎｍの二酸化ケイ素層を有するＭＩＭコンデンサ（線１０４）、および２００ｎｍの窒化ケイ素層を囲む２０ｎｍの二酸化ケイ素層を有するＭＩＭコンデンサ（線１０２）についての、電流密度対印加バイアスのグラフである。図１２からも見られるように、単位面積当たりの静電容量は１．９８から２．１５の範囲にあり、最大の静電容量は窒化膜のみのコンデンサに対して示され、最小の静電容量は線１０６に対応する３０／３００／３０コンデンサに対して示される。他の素子の静電容量は２．０２である。コンデンサのそれぞれは、９×１０−４ｃｍ２の面積を有していた２０／２６０／２０コンデンサを除いて、１．６×１０−３ｃｍ２の面積を有していた。図１２からも見られるように、本発明の実施形態によるコンデンサは、窒化膜誘電体層のみを有するコンデンサに対して、高電圧で漏れ電流が減ることを示した。
【００６７】
図１３は、従来の誘電体として窒化ケイ素膜のみを有するコンデンサ（線１１２）、厚みが３０ｎｍの二酸化ケイ素層および厚みが３００ｎｍの窒化ケイ素層を有する、本発明の実施形態によるコンデンサ（線１１０）、厚みが３０ｎｍの二酸化ケイ素層および厚み２４０ｎｍの窒化ケイ素層を有するコンデンサ（線１１４）、および厚みが３５０ｎｍの酸窒化ケイ素層を有するコンデンサ（線１１６）についての、ストレス電圧対平均故障寿命のグラフを示す図である。平均故障寿命は、素子を種々のストレス電圧で試験し、素子の固有の欠陥（すなわち、外因的欠陥による故障以外のすべての故障）の結果として故障寿命の平均を求めることによって導いた。この平均が図１３に示すデータ点としてプロットされた。平均故障寿命線は、プロットされた点から外挿された。図１３に見られるように、本発明の実施形態によるコンデンサについての平均故障寿命線１１０は、グラフ上で、従来の窒化ケイ素膜のみの素子についての平均故障寿命線より高いところに移っているだけでなく、従来の窒化ケイ素膜のみの素子についての線より大きな傾斜も有している。したがって、従来の窒化ケイ素膜のみの素子に比べて、本発明を用いる利益が、動作電圧が下がるにつれて増す可能性がある。
【００６８】
［ＭＩＳコンデンサ］
表２の材料を用い、本発明の材料を含めてコンデンサを作製した。好ましい実施形態において、３段階プロセスを用いて、それぞれ、二酸化ケイ素、窒化ケイ素および二酸化ケイ素層を作成した。始めに、高品質二酸化ケイ素が、酸化炉内で炭化ケイ素の上で熱成長して、約１００オングストローム（Å）の厚みになった。好ましい酸化方法は、「Process for Reducing Defects in Oxide Layers on Silicon Carbide」について、１９９５年１１月８日に出願された同時係属で、同一譲受人に譲渡された出願番号０８／５５４，３１９号）に記載されている（その内容は、参照によってその全体が本明細書に組み込まれる）。次に、供給源ガスとして、シラン（ＳｉＨ４）およびアンモニア（ＮＨ３）を使った低圧化学気相成長（ＬＰＣＶＤ）を用いて、５００Å窒化膜層を堆積した。この窒化膜層は、次に、９５０℃の湿った周囲大気中で３時間の間酸化されて、第２二酸化ケイ素層が形成された。その第２二酸化ケイ素層は、約５０と１００Å厚の間であった。
【００６９】
ＤＣ漏れ電流は、±１５ボルトの範囲にわたってこれらのＭＩＳコンデンサについて測定された。この電圧は、約３メガボルト／センチメートルの電界に対応する。表２は、種々のＭＩＳコンデンサで測定したマイクロアンペア／立方センチメートル（μＡ／ｃｍ２）の漏れ電流を一括して示す。室温で最小の漏れを有するコンデンサは、次に２５０℃で測定された。この温度での漏れは、「ＨＴ漏れ」として表で特定される。点線は、測定できる漏れがないこと（５００ピコアンペア未満）を示すが、「大きすぎる」は、その室温での漏れが大きすぎたため、２５０℃での測定を行わなかった絶縁体であることを示す。
【００７０】
【表２】
0005726800.tif 000003
【００７１】
表２に示されるように、いくつかの誘電体が、炭化ケイ素に対して良好に絶縁せず、窒化アルミニウムなどの誘電体の中には室温においてさえも十分な特性を欠くものもある。二酸化ケイ素を含んだ構造のみが２５０℃で炭化ケイ素について良好に絶縁が行われた。このことは、誘電体材料のバンドギャップおよび炭化ケイ素について結果として得られる低いバンドオフセット（障壁高さ）に関連する可能性が最も高い。炭化ケイ素は、約３ｅＶのバンドギャップを有し、材料が絶縁されるには、少なくとも約２ｅＶの障壁高さが望まれる。したがって、炭化ケイ素については、誘電体材料または構造は、少なくとも約７ｅＶのバンドギャップを有しなければならない。とりわけ、６ｅＶのバンドギャップを有する窒化ケイ素は、表２で報告された漏れ電流測定によって示された問題を明示することが、このように予想されたし、また、実際に問題を明示した。窒化アルミニウムのバンドギャップ（６．２ｅＶ）は、窒化ケイ素のバンドギャップとそれほど変わらず、窒化アルミニウムは、実質的に大きな漏れ電流を有する。窒化アルミニウムおよび窒化ケイ素によって明示された漏れ電流は、これらの材料がゾルゲル誘電体として役立つことを妨げる。さらに、これらの絶縁体のさらなる分析は、正味酸化膜電荷（ｎｅｔ  ｏｘｉｄｅ  ｃｈａｒｇｅ）を評価することに限定された。
【００７２】
誘電体は、高温度、高電界素子不動体化用途（ｈｉｇｈ  ｆｉｅｌｄ  ｄｅｖｉｃｅ  ｐａｓｓｉｖａｔｉｏｎ  ａｐｐｌｉｃａｔｉｏｎ）で高い信頼性を有しなければならないが、こうした信頼性は、誘電体をＭＩＳ素子のゲート層に適用可能にするのに、十分ではないが必要な特性を意味する。こうした用途について、帯電したバルク欠陥および電気的に活性な界面の欠陥は最小にされなければならない。帯電したバルク欠陥は、素子の電圧シフトを引き起こす傾向があるが、電気的に活性な界面の欠陥はチャネル移動度を低下されるであろう。
【００７３】
帯電したバルク欠陥は、従来、「固定酸化膜電荷（ｆｉｘｅｄ  ｏｘｉｄｅｃｈａｒｇｅ）」と呼ばれ、室温高周波静電容量−電圧（ＣＶ）曲線によって決まるフラットバンド電圧によって測定される。フラットバンド静電容量が発生する実際の電圧値と理想値の間に差（金属半導体の仕事関数を説明する）があれば、この固定酸化膜電荷による。しかし炭化ケイ素などの広いバンドギャプの半導体について、「固定の（ｆｉｘｅｄ）」酸化膜電荷という用語は誤称である。この計算された電荷密度は、界面準位からの寄与を含み、その多くは、室温で一定であるように見える。こうした理由で、この計算された電荷密度は、本明細書では、「正味の（ｎｅｔ）」酸化膜電荷と呼ぶ。
【００７４】
誘電体−半導体界面での電気的に活性な欠陥は界面準位と呼ばれる。これらの準位は、電子をトラップし放出するか、電流に垂直な力を加えるであろう帯電サイトを提供するかのいずれかよって、ＭＩＳ素子のチャネル移動度を猛烈に低下させる可能性がある。これらの作用のいずれもが、電流を抑制し、その後、チャネル移動度を減ずる。
【００７５】
したがって、表３は、種々のコンデンサの正味酸化膜電荷密度と最小の測定された界面準位密度を比較する。
【００７６】
【表３】
0005726800.tif 000004
【００７７】
正味酸化膜電荷密度および界面準位密度は、熱酸化膜およびＬＰＣＶＤ酸化膜について最も小さく、これらのサンプル間に有意の差は見られない。ｎ−型サンプルについて、正味酸化膜電荷密度および界面準位密度は、二酸化ケイ素／窒化ケイ素／二酸化ケイ素サンプル（本明細書では「ＯＮＯ」構造とも呼ばれる）についてかなり小さい。炭化ケイ素／絶縁体界面品質は、二酸化ケイ素が炭化ケイ素との界面を形成する時、明らかに優れている。
【００７８】
表４に示すように、二酸化ケイ素層は、成長した方法、または堆積した方法によらず、特に高温度で最も高い絶縁破壊電界を有していた。１１００℃で熱成長した酸化膜は、最も高い絶縁破壊電界を有しており、堆積した酸化膜はほぼ同じ大きさであった。
【００７９】
絶縁破壊電界は重要であるが、誘電体もまた考慮されなければならない。表４は、３つのウェハタイプにわたって平均され、次に、室温および３５０℃の両方の測定値についての実験的な誘電率（ε）で乗算した絶縁破壊電界（ＥＢ）を列挙する。ＥＢεの最も大きな積は、ＯＮＯ、熱成長した酸化膜、堆積した酸化膜、およびアルミニウムオキシナイトライドについて測定された。
【００８０】
【表４】
0005726800.tif 000005
【００８１】
６Ｈｎ−型ＳｉＣ  ＭＩＳコンデンサについて得た時間−バイアス測定値を図７に示す。図では、測定点をシンボルで示しており、指数関数最小二乗当てはめを線で示す。これらの素子が示す寿命は短く、その理由の一部は、サンプルサイズが小さいためである。しかし、これらの値は、３５０℃のｎ−型ＳｉＣの上の酸化膜について典型からはずれていない。
【００８２】
ＯＮＯコンデンサは、最も長い寿命を有しており、所与の印加電界で、堆積酸化膜および熱酸化膜の両方に比べて、１桁以上大きな寿命の改善を示す。ＯＮＯコンデンサのｐ−型界面品質は、熱酸化膜または堆積酸化膜ほどはよくないが、ｎ−型界面品質は、他の材料のどれよりも良好である。
【００８３】
［ＭＩＳＦＥＴ］
コンデンサに加えて、プレーナ金属−絶縁体半導体電界効果トランジスタ（ＭＩＳＦＥＴ（複数可））は、熱酸化膜を用いて、また、積層したＯＮＯ誘電体を用いて作製された。ＭＯＳＦＥＴ（複数可）の頑強さの追加比較は、種々の誘電体材料の絶縁破壊電圧を比較することによって行われた。誘電体の電界の強さは、室温と３５０℃の両方で測定された。結果は表５に示される。
【００８４】
【表５】
0005726800.tif 000006
【００８５】
先に述べたように、熱酸化によって、注入されたソースおよびドレイン領域が注入されていないチャネル領域より速く酸化する、物理的工程が生ずる。注入された領域の上で成長した熱酸化膜はまた、注入されていない材料の上で成長した熱酸化膜より弱い傾向がある。これら２つの作用は、工程が電界を強める、熱酸化したＭＯＳＦＥＴおよび最も弱い酸化膜の領域において合成される。したがって、熱で酸化したＭＯＳＦＥＴの絶縁破壊電界は、ＭＯＳコンデンサによって明示された絶縁破壊電界からかなり下がる。
【００８６】
堆積酸化膜は、熱で成長した酸化膜より高い絶縁破壊電界を有するが、最も高い絶縁破壊電圧は、ＯＮＯ誘電体層について達成された。電界は３５０℃では少し低かったが、絶縁破壊電圧は、おそらく素子の信頼性のよりよい指示器である。それは、窒化ケイ素ゲート絶縁体が、同じゲート静電容量を有するためにより厚くなければならないからである。したがって、ＯＮＯ構造は、熱で酸化した素子の高温度絶縁破壊電圧のほぼ２倍を明示した。
【００８７】
ファットＦＥＴ（複数可）（「ファット」ＦＥＴは、そのゲート長にほぼ等しい大きなゲート幅を有する）のチャネル移動度は、ＭＩＳＦＥＴの線形領域（ｒｅｇｉｍｅ）から求めた。すなわち、ドレイン電圧は０．２５ボルトに設定され、ゲート電圧は０から１０ボルトへ１ボルトステップで増加させた。移動度は、しきい値電圧と無関係な、種々のゲート電圧間のコンダクタンスから計算した。図５は、積層したＯＮＯ誘電体を用いて作製したＭＩＳＦＥＴ（複数可）のチャネル移動度を、熱酸化膜を用いたものと比較する。ＯＮＯ  ＭＩＳＦＥＴ（複数可）は、少し大きな移動度を有する。したがって、図５は、これらの素子において、ＯＮＯ積層誘電体構造が、少なくとも熱酸化膜と同じほど良好であることを示す。
【００８８】
高温度でのＭＩＳＦＥＴ素子の信頼性の推定値は、１５Ｖ（３ＭＶ／ｃｍ）のゲート電圧を４×１００μｍのゲートに印加し、ソース、ドレイン、および基板を接地し、１ｎＡのコンプライアンス電流に達するまでゲート電流をモニターすることによって測定された。このコンプライアンス電流は、０．２５ｍＡ／ｃｍ２の電流密度に対応する。ゲート電圧は、この試験を加速するために、５Ｖの推定使用電圧を超えて増加させた。
【００８９】
表６は、積層したＯＮＯ誘電体を用いて作製したＭＩＳＦＥＴ（複数可）の高温度信頼性を、熱および堆積二酸化ケイ素を有するものと比較する。ＯＮＯ  ＭＯＳＦＥＴ（複数可）は、かなり良好な、たとえば、１００ｘ倍以上良好な高温度寿命を有する。さらに、パッケージしたＭＩＳＦＥＴは、２４０時間の間、うまく動作した。
【００９０】
【表６】
0005726800.tif 000007
【００９１】
ＯＮＯサンプルは、故障なく、７５時間の間、３５０℃でウェハ試験された。素子の金属が３５０℃で数日間空気にさらされると酸化するため、この時点で、試験のために素子をパッケージすることが決定された。パッケージした部品は、次に、３５０℃で試験された。しかし、パッケージした素子の正確な温度を簡単に管理することができなかった。したがって、推定した試験温度は、おそらく３５０℃ではなく３３５℃に近かったであろう。それでも、ＯＮＯサンプルは、３３５℃で１０日間（２４０時間）生き延びた。
【００９２】
図９は、コンデンサの結果と比較するための、ＭＩＳＦＥＴの寿命を示す図である。ドライ−ウェット熱酸化膜を有するＭＩＳＦＥＴ（複数可）は、コンデンサと比較すると、寿命が著しく減っている。これは、注入領域の加速した成長によってソースおよびドレイン領域で生じた物理的工程による可能性が最も高い。堆積酸化膜ＭＩＳＦＥＴは、見積もった時間の非常に近くの時間で故障したが、見積もった時間より少し短かった。ＯＮＯ  ＭＩＳＦＥＴは、ＭＩＳコンデンサのデータから予想されるであろう、まさにそのところで故障している。
【００９３】
［ダイオード］
ＭＩＳコンデンサに加えて、プレーナトランジスタの４ウェハロットが作製された。例示的な素子５０の断面を図６に示す。上部ｐ−層５１は、ドーズを変えて注入された。電界が詰まる（ｃｒｏｗｄｉｎｇ）のを低減するために、一次注入に隣接して、２次注入、接合終端技術（ＪＴＥ）５２が行われた。ＪＴＥ注入は、素子の縁部での電界の詰まりを低減するのに役立つが、パッシベーション（不動体化）のために、ウェハの表面の上に高品質誘電体５３が必要である。プレーナダイオードの形は円形である。誘電体５３は、本発明による、酸化膜／窒化膜／酸化膜で形成される。詳細には、３層すべてがＰＥＣＶＤによって堆積された。
【００９４】
比較のために、単一層絶縁体として、ＰＥＣＶＤ  Ｓｉ３Ｎ４およびＰＥＣＶＤ  ＳｉＯ２を用いて作製を繰り返した。
【００９５】
この素子のために使用したマスクセットは、半径が１００から５００μｍまで変わるダイオードを備えたが、ＪＴＥ注入の幅は、５０から１５０μｍの範囲で変わった。エピタキシャル層は、５ｋＶを保持すべきであるが、これらの素子のＪＴＥは、不動体化（ｐａｓｓｉｖａｔｉｏｎ）により多くのストレスをかけるために、３ｋＶのみを阻止するように設計した。ＪＴＥ注入は、より高い電圧が生成した電界のすべてを終端させないため、素子性能は、不動体化に対してより敏感である。それに応じて、不動体化はずっと大きな電界に耐えなければならない。したがって、素子は、種々の誘電体材料を評価するのに役立つように慎重に設計された。
【００９６】
高電圧Ｐ−ｉ−Ｎダイオードの作製のために、５枚のウェハを調達した。これらの素子用の４Ｈｎ−型基板は、５０μｍエピタキシャルｎ−層が約１×１０１５ｃｍ−３をドープされ、１．２μｍｐ−層が１×１０１８ｃｍ−３をドープされた。
【００９７】
図６は、素子のｎ−型部分５４と陽極５５及び陰極５６を示す図である。
【００９８】
ダイオードの作製は、将来のマスクのアライメントのために、アライメントマスクをＳｉＣウェハ内にエッチンングすることで始まった。陽極接合は、円形ｐ−型陽極領域を露出したままで、上部ｐ−型層を通して、ほとんどの表面にエッチングすることによって画定された。厚い（１．４μｍ）酸化膜マスクを用いて、低ドーズＪＴＥ注入を受け取る領域が画定された。酸化膜マスクの厚みおよび注入エネルギーおよびｐ−型ドーパント（アルミニウム）のドーズは、意図した終端領域のみが注入を受け入れるが、意図しない領域からは注入が完全に阻止されるように選択された。接合領域はまた、この注入工程を受け入れ、その結果、ｐ−型層の高い表面ドーピングが、抵抗性陽極接点のために形成された。注入したアルミニウムをアニーリングして、イオン注入からの損傷を最小にし、注入を電気的に活性化した。
【００９９】
絶縁破壊電圧は各ダイオードの型について測定された。窒化ケイ素は、非常に大きな漏れを持ち、２．６ｋＶで破壊した。酸化膜素子は、漏れが小さいか、漏れがなく、約３．５ｋＶで破壊した。本発明の誘電体構造を組み込む素子は、５ｋＶまで漏れがなく、５．９ｋＶの世界記録レベルで破壊した。
【０１００】
要約すると、本発明のＯＮＯ誘電体はかなりの改善を提供する。ＯＮＯ積層ＭＩＳＦＥＴの高温度寿命は、最新技術の堆積酸化膜よりも１００ｘ倍以上良好である。このことは、高温度ＳｉＣ電力素子および回路に直接関係している。見込みのありそうな定格動作電界が１ＭＶ／ｃｍであると再度見積もることによって、ＯＮＯ  ＭＯＳＦＥＴ（複数可）は、３３５℃で、２４０，０００時間を越える寿命を有するであろうことが予測できた。
【０１０１】
したがって、これらいくつかの素子について今まで明示した成功例は、本発明の不動体化が、ほとんどすべての不動体化または絶縁ゲート構造に対してうまく作用することが期待されることを示す。
【０１０２】
図面及び明細書において、本発明の典型的な実施形態を開示してきた。また、特定の用語を採用してきたが、用語は、包括的かつ説明的な意味においてのみ、また、制限を目的とせずに使用されてきた。本発明の技術的範囲は、上述した特許請求の範囲に記載されている。
【図１】
0005726800.tif 000008
【図２】
0005726800.tif 000009
【図３】
0005726800.tif 000010
【図４】
0005726800.tif 000011
【図５】
0005726800.tif 000012
【図６】
0005726800.tif 000013
【図７】
0005726800.tif 000014
【図８】
0005726800.tif 000015
【図９】
0005726800.tif 000016
【図１０】
0005726800.tif 000017
【図１１】
0005726800.tif 000018
【図１２】
0005726800.tif 000019
【図１３】
0005726800.tif 000020
【図１４】
0005726800.tif 000021