(57)【特許請求の範囲】
【請求項１】
配線領域に接続レベルの積層部を有する３次元積層集積回路装置に、前記接続レベルで形成領域と整合され且つ露出する配線接続領域を形成するのに用いられる方法であって、当該方法は、
前記接続レベルの積層部で配線接続領域の２のＮ乗（２Ｎ）個レベルを作成しＮ個のエッチングマスクのセットを使用し、ここで各マスクはマスクとエッチング領域を有し、Ｎは少なくとも２である整数であり、Ｘはマスクに付与される連続番号で、１つのマスクがＸ＝１であり、他の１つのマスクがＸ＝２であり、Ｘ＝Ｎまで付与され、
前記配線領域の接続レベルの積層部の上に重なる上部層の少なくとも一部を除去し、
表面層からそれぞれ接続レベルまで延長される接続開口部を選択的に形成するために前記マスクを使用してＮ回の配線領域のエッチングを行い、ここで前記接続開口部は２のＮ乗（２Ｎ）個の接続レベルのそれぞれでの形成領域に整合されアクセスを提供するものとされ、
前記エッチングの工程は連続番号Ｘの各マスクの２Ｘ−１乗（２Ｘ−１）個の接続レベルまでをエッチングし、
導電体が前記接続開口部を介して前記接続レベルの形成領域に接続するように形成され得る方法であって、
前記除去工程では第１の接続レベルの上部表面部を露出させる上部層に側壁が部分的に境とされる開口部が形成され、
前記配線領域のエッチング工程では、
前記上部表面部の第２の部分は側壁材料なしのままで、前記開口部の側壁上および前記上部表面部の第１の部分の上には側壁材料が積層され、
前記上部表面部の前記第２の部分を介して前記開口部を拡げて下部の接続レベルの上面へのアクセスを提供し、
側壁材料の少なくともいくつかが除去されて上部表面部の第１の部分のいくつかが露出され、前記接続開口部が形成されることにより前記第１と前記下部の接続レベルの形成領域に整合され且つアクセスを提供する配線接続領域を形成し、
前記側壁材料がＮ個のエッチングマスクの１つとして活用されることを特徴とする方法。
【請求項２】
請求項１記載の方法であって、
さらにビアパターン表面を定めるため充填材料を前記開口部に与え、
前記充填材料を介してビア部を開口して各接続レベルの形成領域を露出させ、
前記ビア部内に導電材料を積層させることを特徴とする方法。
【請求項３】
請求項１記載の方法であって、前記アクセス工程は少なくとも前記マスクの１つにダミーマスク領域を有するマスクを以て実施されることを特徴とする方法。
【請求項４】
請求項１記載の方法であって、前記アクセス工程は少なくとも前記マスクのいくつかの対応する位置にダミーマスク領域を有するマスクを以て実施されることを特徴とする方法。
【請求項５】
請求項１記載の方法であって、前記アクセス工程は前記マスクのそれぞれの対応する位置に少なくとも１つのダミーマスク領域を有するマスクを以て実施されることを特徴とする方法。
【請求項６】
請求項１記載の方法であって、前記アクセス工程は少なくとも４に等しいＮで実施されることを特徴とする方法。
【請求項７】
請求項１記載の方法であって、前記エッチング工程は連続番号Ｘの順に実施されることを特徴とする方法。
【請求項８】
請求項１記載の方法であって、前記除去工程は配線領域を露出させる追加マスクを用いて実施されることを特徴とする方法。
【請求項９】
請求項１記載の方法であって、前記除去工程は配線領域でのブランケットエッチング工程を用いて実施されることを特徴とする方法。
【請求項１０】
請求項１記載の方法であって、前記側壁材料の除去工程は前記形成領域を露出させるように実施されることを特徴とする方法。
【請求項１１】
請求項１記載の方法であって、前記側壁材料の除去工程は前記側壁材料の実質的に全てを除去することで実施されることを特徴とする方法。
【請求項１２】
請求項１記載の方法であって、前記開口部形成工程は上部層である層に対して実施され、選択された接続レベルは第1の接続レベルであることを特徴とする方法。
【請求項１３】
配線領域に接続レベルの積層部を有する３次元積層集積回路装置に、前記接続レベルで形成領域と整合され且つ露出する配線接続領域を形成するのに用いられる方法であって、当該方法は、
前記接続レベルの積層部で配線接続領域の２のＮ乗（２Ｎ）個レベルを作成しＮ個のエッチングマスクのセットを使用し、ここで各マスクはマスクとエッチング領域を有し、Ｎは少なくとも２である整数であり、Ｘはマスクに付与される連続番号で、１つのマスクがＸ＝１であり、他の１つのマスクがＸ＝２であり、Ｘ＝Ｎまで付与され、
前記配線領域の接続レベルの積層部の上に重なる上部層の少なくとも一部を除去し、
表面層からそれぞれ接続レベルまで延長される接続開口部を選択的に形成するために前記マスクを使用してＮ回の配線領域のエッチングを行い、ここで前記接続開口部は２のＮ乗（２Ｎ）個の接続レベルのそれぞれでの形成領域に整合されアクセスを提供するものとされ、
前記エッチングの工程は連続番号Ｘの各マスクの２Ｘ−１乗（２Ｘ−１）個の接続レベルまでをエッチングし、
導電体が前記接続開口部を介して前記接続レベルの形成領域に接続するように形成され得る方法であって、
前記除去工程ではそれぞれの第１及び第２の開口部での第１の接続レベルの上部表面部を露出させる上部層に第１及び第２の開口部が形成され、
前記配線領域のエッチング工程では、
前記各上部表面部の第２の部分は側壁材料なしのままで、それぞれの前記第１及び第２の開口部の側壁上および前記上部表面部の上には側壁材料が積層され、
前記上部表面部の前記第２の部分を介してそれぞれの前記第1及び第２の開口部を拡げてそれぞれの前記第１及び第２の開口部で第２の接続レベルの上面を露出させ、
それぞれの前記第１及び第２の開口部における側壁材料の少なくともいくつかが除去されてそれぞれの前記第１及び第２の開口部における上部表面部の第１の部分のいくつかが露出され、前記接続開口部を作成し、前記第２の開口部に対応させて前記配線接続領域を形成し、前記第２の開口部の該配線接続領域は前記第１と前記第２の接続レベルの形成領域に整合され且つアクセスを提供するものとされ、
さらに前記第１及び前記第２の接続レベルを介して上部表面部の露出された前記第１の部分から第１の開口部を拡げて第３の接続レベルの上面を露出させ、且つ前記第２及び前記第３の接続レベルを介して第２の接続レベルの露出された上面から第１の開口部を拡げて第４の接続レベルの上面を露出させ、前記接続開口部を作成し、前記第１の開口部に対応させて前記配線接続領域を形成し、前記第１の開口部の該配線接続領域は前記第３及び第４の接続レベルにおける形成領域に整合され且つアクセスを提供するものとされ、
前記側壁材料がＮ個のエッチングマスクの１つとして活用されることを特徴とする方法。
【請求項１４】
配線領域を有するタイプの３次元積層集積回路装置のための配線領域の接続レベルの積層部での形成領域に電気的な接続を配設する方法であって、前記配線領域は上部層と該上部層の下に少なくとも第１、第２、第３、及び第４の接続レベルの積層部を有し、前記方法は、
上部層に少なくとも第１及び第２の開口部が形成され、それぞれの前記第１及び第２の開口部は前記第１の接続レベルの表面部を露出させ、前記第１及び第２の開口部は部分的には上部層側壁で境界が形成され、
前記表面部の第２の部分は側壁材料なしのままで、前記第１及び第２の開口部の側壁上および前記表面部のそれぞれの第１の部分上には側壁材料が積層され、
前記表面部の前記第２の部分を介してそれぞれ前記第1及び第２の開口部を拡げて前記第１及び第２の開口部のそれぞれで前記第２の接続レベルの表面を露出させ、
それぞれの前記第１及び第２の開口部の側壁材料の少なくともいくつかが除去されてそれぞれの前記第１及び第２の開口部の表面部の第１の部分のいくつかが露出され、配線接続領域を前記第２の開口部に形成し、前記第２の開口部の該配線接続領域は前記第１と前記第２の接続レベルの形成領域に整合され、
さらに前記第１及び前記第２の接続レベルを介して表面部の露出された前記第１の部分から第１の開口部を拡げて前記第３の接続レベルの表面を露出させ、且つ前記第２及び前記第３の接続レベルを介して前記第２の接続レベルの露出された表面から前記第１の開口部を拡げて前記第４の接続レベルの表面を露出させ、前記第１の開口部の該配線接続領域は前記第３及び第４の接続レベルにおける形成領域に整合され、
前記第１、第２、第３、及び第４の接続レベルの形成領域に導電体を形成することを特徴とする方法。
【請求項１５】
請求項１４記載の方法であって、前記導電体の形成工程ではさらに
ビアパターン表面を定めるため充填材料を前記第１及び第２の開口部に与え、
前記充填材料を介してビア部を開口して各接続レベルの形成領域を露出させ、
前記ビア部内に導電材料を積層させることを特徴とする方法。
【請求項１６】
請求項１４記載の方法であって、前記第１及び第２の開口部の形成工程は、前記第１の接続レベルの上面部を露出するように実施され、さらに拡張工程では前記第３及び第４の接続レベルの形成領域を露出するように実施されることを特徴とする方法。
【請求項１７】
３次元積層集積回路装置のための配線領域の接続レベルの積層部での形成領域に整合する配線接続領域を形成するのに用いられるマスクの組であって、前記接続レベルの積層部は上部層に被覆され、該マスクの組は、
Ｎ個のエッチングマスクの組を有し、前記各マスクはマスクとエッチング領域を有し、該エッチング領域は３次元積層集積回路装置の配線領域の２のＮ−１乗（２Ｎ−１）個の接続レベルの形成領域と整合する配線接続領域を形成するのに用いられ、Ｎは少なくとも３である整数であり、Ｘはマスクに付与される連続番号で、１つのマスクがＸ＝１であり、他の１つのマスクがＸ＝２であり、Ｘ＝Ｎまで付与されてなり、側壁材料がＮ個のエッチングマスクの１つとして活用されることを特徴とするマスクの組。
【請求項１８】
請求項１７記載のマスクの組であって、前記エッチングマスクは少なくとも１つの前記エッチングマスク上のダミーマスク領域を有することを特徴とするマスクの組。
【請求項１９】
請求項１７記載のマスクの組であって、前記エッチングマスクは、いくつかの前記エッチングマスクの対応する位置にダミーマスク領域を有することを特徴とするマスクの組。
【請求項２０】
請求項１７記載のマスクの組であって、前記エッチングマスクは前記エッチングマスクのそれぞれの対応する位置に少なくとも１つのダミーマスク領域を有することを特徴とするマスクの組。
【請求項２１】
請求項１７記載のマスクの組であって、選択されたエッチングマスクのエッチング領域の長手方向の寸法はほぼ等しいことを特徴とするマスクの組。
【請求項２２】
請求項１７記載のマスクの組であって、前記マスクとエッチング領域は長手方向の寸法を有し、前記マスクと選択されたマスクのエッチング領域は長手方向の寸法が互いにほぼ等しいことを特徴とするマスクの組。
【請求項２３】
請求項１７記載のマスクの組であって、前記マスクとエッチング領域は長手方向の寸法を有し、前記マスクと全部のマスクのエッチング領域は長手方向の寸法が互いにほぼ等しいことを特徴とするマスクの組。
【請求項２４】
請求項１７記載のマスクの組であって、Ｎは４に等しい若しくはそれ以上であることを特徴とするマスクの組。
【請求項２５】
３次元積層集積回路装置のための配線領域の接続レベルの積層部での形成領域に整合する配線接続領域を形成するのに用いられるマスクの組であって、該マスクの組は、
Ｎ個のエッチングマスクの組を有し、前記各マスクはマスクとエッチング領域を有し、該エッチング領域は３次元積層集積回路装置の配線領域の２のＮ乗（２Ｎ）個の接続レベルの形成領域と整合する配線接続領域を形成するのに用いられ、Ｎは少なくとも２である整数であり、Ｘはマスクに付与される連続番号で、１つのマスクがＸ＝１であり、他の１つのマスクがＸ＝２であり、Ｘ＝Ｎまで付与されてなり、側壁材料がＮ個のエッチングマスクの１つとして活用されることを特徴とするマスクの組。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に高密度集積回路装置に関し、特に複数レベルの３次元積層装置の配線構造に関する。
【背景技術】
【０００２】
高密度の記憶装置の製造においては、集積回路上の単位面積当たりのデータ量が最も重量なファクターとされる。記憶装置の臨界的な次元がリソグラフィー技術の限界に近づくに従い、メモリセルの積層する多レベルのための技術もより大きな記憶容量の密度とビット当たりの低コストを稼ぐのに提案されている。
【０００３】
例えば、薄膜トランジスタ技術は"多層積層可能な薄膜トランジスタNAND型フラッシュメモリ"ライその他、IEEE国際電子デバイス会議、11-13  DEC  2006や"３０nmノードを超えたILD及びTANOS構造上の単結晶シリコン層の積層を用いた3次元積層NAND型フラッシュメモリ技術"ジャンその他、IEEE国際電子デバイス会議、11-13  DEC  2006における電荷捕獲メモリに応用されている。
【０００４】
また、クロスポイントアレイ技術も、"ダイオード/アンチヒューズメモリセルの3次元アレイを伴う５１２ＭｂＰＲＯＭ"ジョンソンその他、IEEE、固体回路ジャーナル、Vol 38, no 11, Nov. 2003におけるアンチヒューズメモリへ応用されており、さらに３次元メモリと題されクリーブに与えられた米国特許第７，０８１，３７７号も参照されたい。
【０００５】
電荷捕獲メモリ技術での垂直NANDセルを提供する他の構造が"VRATとPIPEによる超高密度フラッシュメモリのための新規な３D構造"キムその他、VLSIテクノロジーシンポジウム、技術論文ダイジェスト、17-19 June 2008, 122-123ページに記載されている。
【０００６】
３次元の積層メモリ装置では、メモリセルの下部レベルとデコード用回路などを接続するのに用いられる導体配線が上部レベルに亘ってつながる。配線を行う費用は必要なリソグラフィーの工程数と共に増大する。リソグラフィーの工程数を削減する１つのアプローチは"超高密度フラッシュメモリ用の穴あけ（Punch）と穴埋め(Plug)方法についてのビットコストスケーラブル（bit cost scalable）技術" 田中その他、2007   VLSIテクノロジーシンポジウム、技術論文ダイジェスト、12-14 June 2007, 14-15ページに記載されている。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが、従来の３Ｄ積層メモリ装置についての１つの欠点は、各接続レベルに典型的には別個のマスクが使用されることである。それ故、例えば、２０個の接続レベルがあるとすると、２０個の異なるマスクが共通に必要とされ、１つの接続レベルはそのレベルのためのマスクの作成とそのレベルのためのエッチング工程が必要とされる。
【課題を解決するための手段】
【０００８】
本発明のいくつかの例によれば、２のＮ乗（２Ｎ）個の接続レベルの領域へのアクセスを提供するのにＮ個のマスクだけで済むことになる。いくつかの例によれば、２のＸ−１乗（２ｘ−１）個の接続レベルが各マスク連続数Ｘ回でエッチングされる。
【０００９】
配線領域での接続レベルの積層部を有する３次元積層集積回路装置に使用される方法の第１の例は、接続レベルでの形成領域に整合し且つ露出する配線接続領域を作成するのに使用される。Ｎ個のエッチングマスクの組は、接続レベルの積層部での配線接続領域の２のＮ乗（２Ｎ）個レベルまで及び含んで作成するのに用いられる。各マスクはマスクとエッチング領域を有する。Ｎは少なくとも２に等しい整数である。Ｘはマスクに付与される連続番号で、１つのマスクがＸ＝１であり、他の１つのマスクがＸ＝２であり、Ｘ＝Ｎまで付与される。配線領域での接続レベルの積層部を覆ういかなる上部層の少なくとも一部は除去される。配線領域は選択された順で前記マスクを使用してＮ回のエッチングを行う。そのようにすることで、表面層からそれぞれの接続レベルへ拡がる接続開口部を作成する。その接続開口部は、２のＮ乗（２Ｎ）個の接続レベルのそれぞれで形成領域に整合されアクセスを提供する。２のＸ−１乗（２Ｘ−１）個の接続レベルは連続番号Ｘの各マスクのエッチング工程の間にエッチングされる。導電体は接続開口部を介して形成されて接続レベルでの形成領域に接続される。いくつかの例では、次の工程を含む。ビアパターン表面を定めるため充填材料が前記開口部に与えられる。前記充填材料を介してビア部を開口して各接続レベルの形成領域を露出される。前記ビア部内に導電材料を積層させる。いくつかの例においては、アクセス工程が少なくとも４に等しいＮで実行される。いくつかの例では、除去工程は配線領域を露出させる追加マスクを用いて実施され、また他の例では除去工程は配線領域でのブランケットエッチング工程を用いて実施される。いくつかの例では、側壁材料がＮ個のエッチングマスクの１つとして活用される。
【００１０】
方法のまた他の１つの例では、３次元積層集積回路装置のための配線領域の接続レベルの積層部での形成領域に電気的な接続を提供する。集積回路装置は配線領域を有するタイプのものであり、該配線領域は上部層と該上部層の下に少なくとも第１、第２、第３、及び第４の接続レベルの積層部を有する。上部層に少なくとも第１及び第２の開口部が形成され、各開口部は前記第１の接続レベルの表面部を露出させ、前記第１及び第２の開口部は部分的には上部層側壁で境界が形成される。前記表面部の第２の部分は側壁材料なしのままで、前記第１及び第２の開口部の側壁上および前記表面部のそれぞれの第１の部分上には側壁材料が積層される。前記表面部の前記第２の部分を介してそれぞれ前記第1及び第２の開口部を拡げて前記第１及び第２の開口部のそれぞれで前記第２の接続レベルの表面を露出させる。前記各開口部の側壁材料の少なくともいくつかが除去されて前記各開口部の表面部の第１の部分のいくつかが露出され、配線接続領域が前記第２の開口部に形成される。前記第２の開口部の該配線接続領域は前記第１と前記第２の接続レベルの形成領域に整合される。さらに前記第１及び前記第２の接続レベルを介して表面部の露出された前記第１の部分から第１の開口部を拡げて前記第３の接続レベルの表面を露出させ、且つ前記第２及び前記第３の接続レベルを介して前記第２の接続レベルの露出された表面から前記第１の開口部を拡げて前記第４の接続レベルの表面を露出させる。そのようにすることで、前記第１の開口部の該配線接続領域は前記第３及び第４の接続レベルにおける形成領域に整合される。前記第１、第２、第３、及び第４の接続レベルの形成領域に導電体が形成される。いくつかの例では、前記導電体の形成工程では、ビアパターン表面を定めるため充填材料を前記開口部に与え、前記充填材料を介してビア部を開口して各接続レベルの形成領域を露出させ、前記ビア部内に導電材料を積層させる。
【００１１】
マスクの組の例は、３次元積層集積回路装置のための配線領域の接続レベルの積層部での形成領域に整合する配線接続領域を形成するのに用いられ、前記接続レベルの積層部は上部層に被覆される。Ｎ個のエッチングマスクの組の前記各マスクはマスクとエッチング領域を有し、該エッチング領域は３次元積層集積回路装置の配線領域の２のＮ−１乗（２Ｎ−１）個の接続レベルまでの且つ含んだ形成領域と整合する配線接続領域を形成するのに用いられる。Ｎは少なくとも３である整数であり、Ｘはマスクに付与される連続番号で、１つのマスクがＸ＝１であり、他の１つのマスクがＸ＝２であり、Ｘ＝Ｎまで付与されてなる。いくつかの例では、前記エッチングマスクは、いくつかの前記エッチングマスクの対応する位置にダミーマスク領域を有する。いくつかの例では、前記エッチングマスクは前記エッチングマスクのそれぞれの対応する位置に少なくとも１つのダミーマスク領域を有する。いくつかの例では、Ｎは４以上である。
【００１２】
他の１つのマスクの組は、３次元集積回路装置のための配線領域の接続レベルの積層部での形成領域に整合する配線接続領域を形成するのに用いられる。Ｎ個のエッチングマスクの組の各マスクはマスクとエッチング領域を有し、該エッチング領域は３次元積層集積回路装置の配線領域の２のＮ乗（２Ｎ）個の接続レベルまでの且つ含んだ形成領域と整合する配線接続領域を形成するのに用いられる。Ｎは少なくとも２である整数である。Ｘはマスクに付与される連続番号で、１つのマスクがＸ＝１であり、他の１つのマスクがＸ＝２であり、Ｘ＝Ｎまで付与されてなる。
【００１３】
本発明の他の特徴、利点は、続く図面、詳細な説明、請求の範囲を見ることで把握することができる。
【００１４】
図１乃至図１６と関連した記述は、本件譲受人と同じ譲受人を有した３次元集積回路層配線という名称で２００９年１０月１４日に出願された出願番号１２／５７９，１９２の米国特許出願から取り込まれたものであり、その開示内容は言及によりここに包摂される。
【図面の簡単な説明】
【００１５】
【図１】導体１８０が装置の種々のレベル１６０−１〜１６０−４に延長されてなる小さな占有面積の配線構造１９０を有する３次元構造を含む装置の断面図である。
【図２Ａ】形成領域を示すレベル１６０−１の平面図を示す。
【図２Ｂ】形成領域を示すレベル１６０−２の平面図を示す。
【図２Ｃ】形成領域を示すレベル１６０−３の平面図を示す。
【図２Ｄ】形成領域を示すレベル１６０−４の平面図を示す。
【図３Ａ】３Ｄ配線構造を含む３次元積層集積回路装置の一部を示す断面図である。
【図３Ｂ】３Ｄ配線構造を含む３次元積層集積回路装置の一部を示す断面図であり、図３Ａに直交する図である。
【図４】メモリアレイの２つの側部周辺に配線構造を有する前記装置の実施形態の上面レイアウトである。
【図５】メモリアレイの４つの側部周辺に配線構造を有する前記装置の実施形態の上面レイアウトである。
【図６】ここに説明される配線構造を有するメモリ装置の一部の模式図である。
【図７】ここに説明される配線構造を有する３Ｄメモリ装置を有する集積回路装置の簡素化されたブロック図である。
【図８Ａ】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図８Ｂ】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図８Ｃ】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図９Ａ】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図９Ｂ】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図１０Ａ】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図１０Ｂ】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図１１Ａ】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図１１Ｂ】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図１２Ａ】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図１２Ｂ】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図１３Ａ】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図１３Ｂ】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図１４Ａ】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図１４Ｂ】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図１５】ここに説明される配線構造を製造する製造順の工程を示す図である。
【図１６】レベル上の形成領域の可変な幅に適応させるための、長手方向で階段状に変化する幅を有するマスクでの開口部の平面図である。
【図１７】本発明に従った配線接続領域を形成するための方法の簡略化された流れ図である。
【図１８】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第１の例を示す図であって、上位層上に形成された追加マスクと共に接続レベルの積層部の簡略化された断面図である。
【図１９】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第１の例を示す図であって、上位層を介し図１８の追加マスク内の開口領域を介してエッチングを行った結果を示す。
【図２０】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第１の例を示す図であって、図１９の接続レベルの積層部に適用される第１のマスクを示す図である。
【図２１】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第１の例を示す図であって、前記第１のマスクを用いた単一接続レベルのエッチングの結果を示す図である。
【図２２】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第１の例を示す図であって、図２１の接続レベルの積層部に適用される第２のマスクを示す図である。
【図２３】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第１の例を示す図であって、図２２の２つの接続レベルを介したエッチングの結果を示す図である。
【図２４】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第１の例を示す図であって、４つの異なる接続レベルでの第２のマスクを除去して配線接続領域を露出させた図２３の構造を示す図である。
【図２５】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第１の例を示す図であって、図２４の構造の露出された表面上に設けられるエッチングストッパー層を伴う図２４の構造を示す図である。
【図２６】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第１の例を示す図であって、層間誘電体層によって被覆される図２５の構造を示す図である。
【図２７】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第１の例を示す図であって、前記４つの接続レベルのそれぞれの配線接続領域での形成領域に接続するため、前記層間誘電体層と前記エッチングストッパー層を介して電気導電体を形成した後の図２６の構造を示す図である。
【図２８】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第２の例を示す図である。
【図２９】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第２の例を示す図である。
【図３０】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第２の例を示す図である。
【図３１】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第２の例を示す図である。
【図３２】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第２の例を示す図である。
【図３３】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第２の例を示す図である。
【図３４】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第２の例を示す図である。
【図３５】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第３の例を示す図である。
【図３６】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第３の例を示す図である。
【図３７】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第３の例を示す図である。
【図３８】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第３の例を示す図である。
【図３９】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第３の例を示す図である。
【図４０】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第３の例を示す図である。
【図４１】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第３の例を示す図である。
【図４２】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第３の例を示す図である。
【図４３】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第３の例を示す図である。
【図４４】３次元積層集積回路装置の配線領域のいくつかの接続レベルでの配線接続領域を形成するための方法の第３の例を示す図である。
【図４５】１６の接続レベルの積層部の方法例を示す図である。
【図４６】図４５の方法例のエッチング結果を示す図である。
【図４７】配線接続領域の間にダミー積層部を形成するようにマスクがダミー接続領域を有するときのエッチング結果を示す図である。
【発明を実施するための形態】
【００１６】
図１は導電体１８０が当該装置の種々のレベル１６０−１〜１６０−４まで延長されるところの小さい領域における配線構造１９０を有する３次元構造を含む装置の断面図である。描かれた例では、４つのレベル１６０−１〜１６０−４が示されている。より一般的に、ここに説明される小さい配線構造１９０は、Ｎが少なくとも２であるところの、レベル０〜Ｎを有する構造で実施され得る。
【００１７】
導電体１８０は種々のレベル１６０−１〜１６０−４の形成領域に接続するために配線構造１９０内に配設ざれる。以下に詳述されるように、各個別のレベルの導電体１８０は、形成領域１６１−１ａ，１６１−１ｂ，１６１−２ａ，１６１−２ｂ，１６１−３ａ，１６１−３ｂ，１６１−４に接続するために重なるレベルの開口部を介して延在される。本例においては、導電体１８０は接続レベル１６０−１〜１６０−４を該接続レベル１６０−１〜１６０−４上に重ねられた配線層の内部接続配線１８５に接続させるように使用される。
【００１８】
形成領域は、導電体１８０に接続するのに使用される接続レベル１６０−１〜１６０−４の部分である。形成領域のサイズは、種々の接続レベル１６０−１〜１６０−４の形成領域内の導電性形成領域を重ねられる内部接続配線１８５に十分に接続させる余裕を導電体１８０も与え、同時に異なるレベルの形成領域について導電体１８０と重なる開口部の間の不整合の如き問題も解決するような十分に大きなものとされる。
【００１９】
このように形成領域のサイズは、使用される導電体の寸法と数を含むいくつかのファクターに依存し、実施形態ごとに変わるものである。加えて、導電体１８０の数は形成領域のそれぞれで異なるものとなる。
【００２０】
図示の例では、レベル１６０−１〜１６０−４は、ドープした多結晶シリコンのような材料のそれぞれ面状導電体層とレベルレベル１６０−１〜１６０−４を分けている絶縁材料１６５の層からなる。代替え的に、レベル１６０−１〜１６０−４は、面状に積層された材料層である必要はなく、代わりに垂直な次元で変化する材料層であっても良い。
【００２１】
異なるレベル１６０−１〜１６０−４に接続する導電体１８０は、図１Ａに示された断面に沿って延長される方向に配設される。異なるレベル１６０−１〜１６０−４に接続する導電体１８０の構造により定められるこの方向はここでは"長手"方向と称する。"横"方向は長手方向に垂直な方向であり、図１Ａの図示された断面に入り且つ出る方向である。長手方向と横方向の両方とも水平次元のものと考えられ、レベル１６０−１〜１６０−４の平面図の２次元領域内の方向という意味をなす。構造や特徴の"長さ"は長手方向の長さであり、その"幅"は横方向の幅である。
【００２２】
レベル１６０−１は複数のレベル１６０−１〜１６０−４のうちの最も低いレベルである。このレベル１６０−１は絶縁層１６４の上とされる。
【００２３】
レベル１６０−１は、導電体１８０と接続のための第１と第２の形成領域１６１−１ａ，１６１−１ｂを有する。
【００２４】
図１において、レベル１６０−１は配線構造１９０の両端に２つの形成領域１６１−１ａ，１６１−１ｂを有する。幾つかの代替え的な実施形態では、１つの形成領域１６１−１ａ，１６１−１ｂが省略される。
【００２５】
図２Ａは、配線構造１９０の領域内の形成領域１６１−１ａ，１６１−１ｂを含む、レベル１６０−１の部分の平面図である。配線領域１９０の領域は、導電体のビアサイズの幅の近いものとされ、その幅よりもより長くできる長さを有する。図２Ａに示すように、形成領域１６１−１ａは横方向で幅２００を有し、長手方向で長さ２０１を有する。形成領域１６１−１ｂは横方向で幅２０２を有し、長手方向で長さ２０３を有する。図２Ａの実施形態においては、形成領域１６１−１ａ，１６１−１ｂは、それぞれ円形、楕円形、正方形、長方形、もしくは他のいくらか歪んだ形状の断面を有していても良い。
【００２６】
レベル１６０−１は最も低いレベルであることから、導電体１８０は当該レベル１６０−１を介して下のレベルに至る必要はない。本例では、よってレベル１６０−１は配線構造１９０の内部で開口部を設けていない。
【００２７】
図１に戻って、レベル１６０−２はレベル１６０−１の上に重なっている。レベル１６０−２はレベル１６０−１上の形成領域１６１−１ａの上に重なる開口部２５０を有している。開口部２５０は開口部２５０の長さ２５２を定める先端側長手側壁２５１ａと基端側長手側壁２５１ｂを有している。開口部２５０の長さ２５２は少なくとも下層の形成領域１６１−１ａの長さ２０１と同程度とされ、形成領域１６１−１ａの導電体１８０はレベル１６０−２を通過できる。
【００２８】
レベル１６０−２はまた形成領域１６１−１ｂの上に重なる開口部２５５を有している。開口部２５５は開口部２５５の長さ２５７を定める先端側及び基端側長手側壁２５６ａ、２５６ｂを有する。開口部２５５の長さ２５７は少なくとも下層の形成領域１６１−１ｂの長さ２０３と同程度とされ、形成領域１６１−１ｂの導電体１８０はレベル１６０−２を通過できる。
【００２９】
レベル１６０−２はまた開口部２５０、２５５の近傍に第１、第２の形成領域１６１−１ａ、１６１−１ｂをそれぞれ有している。第１、第２の形成領域１６１−１ａ、１６１−１ｂは導電体１８０と接続するのに使用されるレベル１６０−２の部分である。
【００３０】
図２Ｂは、配線構造１９０の領域内の第１、第２の形成領域１６１−２ａ，１６１−２ｂ、及び開口部２５０、２５５を含む、レベル１６０−２の部分の平面図である。
【００３１】
図２Ｂに示すように、開口部２５０は長さ２５２を定める長手側壁２５１ａ、２５１ｂを有し、開口部２５０の幅２５４を定める横側壁２５３ａ、２５３ｂを有している。幅２５４は少なくとも下層の形成領域１６１−１ａの幅２００と同程度とされ、導電体１８０は開口部２５０を通過できる。
【００３２】
開口部２５５は長さ２５７を定める長手側壁２５６ａ、２５６ｂを有しており、幅２５９を定める横側壁２５８ａ、２５８ｂを有している。幅２５９は少なくとも下層の形成領域１６１−１ｂの幅２０２と同程度とされ、導電体１８０は開口部２５５を通過できる。
【００３３】
図２Ｂの平面図において、開口部２５０、２５５はそれぞれ矩形状の断面を有する。実施形態においては、開口部２５０，２５５はそれらを形成するのに使用されるマスクの形状に応じて、それぞれ円形、楕円形、正方形、長方形、もしくは他のいくらか歪んだ形状の断面を有していても良い。
【００３４】
図２Ｂに示すように、形成領域１６１−２ａは開口部２５０の近傍とされ、横方向に幅２０４を有し、長手方向に長さ２０５を有する。形成領域１６１−２ｂは開口部２５５の近傍とされ、横方向に幅２０６を有し、長手方向に長さ２０７を有する。
【００３５】
図１に戻り、レベル１６０−３はレベル１６０−２の上に重なる。レベル１６０−３はレベル１６０−１上の形成領域１６１−１ａとレベル１６０−２上の形成領域１６１−２ａの上に重なる開口部２６０を有する。開口部２６０は開口部２６０の長さ２６２を定める先端側及び基端側長手側壁２６１ａ、２６１ｂを有する。開口部２６０の長さ２５２は少なくとも下層の形成領域１６１−１ａ、１６１−２ａの長さ２０１、２０５の合計と同程度とされ、形成領域１６１−１ａ、１６１−２ａの導電体１８０はレベル１６０−３を通過できる。
【００３６】
図１に示すように、開口部２６０の先端側長手側壁２６１ａはその下部の開口部２５０の先端側長手側壁２５１ａと垂直に整合している。以下に詳述する製法の実施形態では、開口部は単独のエッチングマスクの開口部とその単独のエッチングマスクの開口部に重なって形成された１つの追加のマスクを用いて形成でき、重要な整合工程を経ることなしでその追加のマスクでのエッチングを行い、垂直方向に整合された単独のエッチングマスクの周囲に沿って先端側長手側壁２６１ａ、２５１ａを有する開口部の形成する結果をもたらすことになる。
【００３７】
レベル１６０−３はまたレベル１６０−１上の形成領域１６１−１ｂとレベル１６０−２上の形成領域１６１−２ｂの上に重なる開口部２６５を有する。開口部２６５は開口部２６５の長さ２６７を定める外側及び内側長手側壁２６６ａ、２６６ｂを有する。開口部２６５の外側長手側壁２６６ａは、その下部の開口部２５５の外側長手側壁２５６ａと垂直方向に整合する。
【００３８】
開口部２６５の長さ２６７は少なくとも下層の形成領域１６１−１ｂ、１６１−２ｂの長さ２０３、２０７と同程度とされ、形成領域１６１−１ｂ、１６１−２ｂの導電体１８０はレベル１６０−３を通過できる。
【００３９】
レベル１６０−３はまた開口部２６０、２６５の近傍に第１、第２の形成領域１６１−３ａ、１６１−３ｂをそれぞれ有している。第１、第２の形成領域１６１−３ａ、１６１−３ｂは導電体１８０と接続するのに使用されるレベル１６０−３の部分である。
【００４０】
図２Ｃは配線構造１９０内の第１、第２の形成領域１６１−３ａ、１６１−３ｂと開口部２６０、２６５を含むレベル１６０−３の部分についての平面図である。
【００４１】
図２Ｃに示すように、開口部２６０は長さ２６２を定める外側及び内側長手側壁２６１ａ、２６１ｂを有し、開口部２６０の幅２６４ａ、２６４ｂを定める横側壁２６３ａ、２６３ｂを有する。幅２６４ａは少なくとも下層の形成領域１６１−１ａの幅２００と同程度とされ、幅２６４ｂは少なくとも下層の形成領域１６１−２ａの幅２０４と同程度とされ、導電体１８０は開口部２６０を通過できる。
【００４２】
図示の実施形態においては、幅２６４ａ、２６４ｂは実質的に同じである。代替的に、幅２６４ａ、２６４ｂは、異なる幅を持つ形成領域に合わせて、異ならせることができる。
【００４３】
開口部２６５は長さ２６７を定める外側及び内側長手側壁２６６ａ、２６６ｂを有し、幅２６９ａ、２６９ｂを定める横側壁２６８ａ、２６８ｂを有する。幅２６９ａは少なくとも下層の形成領域１６１−１ｂの幅２０２と同程度とされ、幅２６９ｂは少なくとも下層の形成領域１６１−２ｂの幅２０６と同程度とされ、導電体１８０は開口部２６５を通過できる。
【００４４】
図２に示すように、形成領域１６１−３ａは開口部２６０の近傍であり、横方向に幅２１４を有し、長手方向に長さ２１５を有する。形成領域１６１−３ｂは開口部２６５の近傍であり、横方向に幅２１６を有し、長手方向に長さ２１７を有する。
【００４５】
図１に戻って、レベル１６０−４はレベル１６０−３の上に重なる。レベル１６０−４はレベル１６０−１上の形成領域１６１−１ａ、レベル１６０−２上の形成領域１６１−２ａ、及びレベル１６０−３上の形成領域１６１−３ａの上に重なる開口部２７０を有する。開口部２７０は開口部２７０の長さ２７２を定める長手側壁２７１ａ、２７１ｂを有する。開口部２７０の長さ２７２は少なくとも下層の形成領域１６１−１ａ、１６１−２ａ、１６１−３ａの長さ２０１、２０５、２１５の合計と同程度とされ、形成領域１６１−１ａ、１６１−２ａ、１６１−３ａの導電体１８０はレベル１６０−４を通過できる。図１に示すように、開口部２７０の長手側壁２７１ａはその下部の開口部２６０の長手側壁２６１ａと垂直方向に整合する。
【００４６】
レベル１６０−４はまたレベル１６０−１上の形成領域１６１−１ｂ、レベル１６０−２上の形成領域１６１−２ｂ、及びレベル１６０−３上の形成領域１６１−３ｂの上に重なる開口部２７５を有する。開口部２７５は開口部２７５の長さ２７７を定める長手側壁２７６ａ、２７６ｂを有する。開口部２７５の長手側壁２６７ａは、その下部の開口部２６５の長手側壁２６６ａと垂直方向に整合する。
【００４７】
開口部２７５の長さ２７７は少なくとも下層の形成領域１６１−１ｂ、１６１−２ｂ、１６１−３ｂの長さ２０３、２０７、２１７の合計と同程度とされ、形成領域１６１−ｂ、１６１−２ｂ、１６１−３ｂの導電体１８０はレベル１６０−４を通過できる。
【００４８】
レベル１６０−４はまた開口部２７０、２７５の間に形成領域１６１−４を有する。形成領域１６１−４は導電体１８０と接続するのに用いられるレベル１６０−４の部分である。図１では、レベル１６０−４は１つの形成領域１６１−４を有する。代替え的に、レベル１６０−４は１より多い形成領域を有していても良い。
【００４９】
図２Ｄは配線構造１９０内の形成領域１６１−４と開口部２７０、２７５を含むレベル１６０−４の部分についての平面図である。
【００５０】
図２Ｄに示すように、開口部２７０は長さ２７２を定める長手側壁２７１ａ、２７１ｂを有し、開口部２７０の幅２７４ａ、２７４ｂ、２７４ｃを定める横側壁２７３ａ、２７３ｂを有する。幅２７４ａ、２７４ｂ、２７４ｃは少なくとも下層の形成領域１６１−１ａ、１６１−２ａ、１６１−３ａの幅２００、２０４、２１４と同程度とされ、導電体１８０は開口部２７０を通過できる。
【００５１】
開口部２７５は長さ２７７を定める外側及び内側長手側壁２７６ａ、２７６ｂを有し、幅２７９ａ、２７９ｂ、２７９ｃを定める横側壁２７８ａ、２７８ｂを有する。幅２７９ａ、２７９ｂ、２７９ｃは少なくとも下層の形成領域１６１−１ｂ、１６１−２ｂ、１６１−３ｂの幅２０２、２０６、２１６と同程度とされ、導電体１８０は開口部２７５を通過できる。
【００５２】
図２Ｄに示すように、形成領域１６１−４は開口部２７０、２７５の間にあり、横方向に幅２２４を有し、長手方向に長さ２２５を有する。
【００５３】
図１に戻って、開口部２７０、２６０、２５０の先端側長手側壁２７１ａ、２６１ａ、２５１ａは垂直に整合しており、開口部２７０、２６０、２５０の長さの違いは側壁２７１ｂ、２６１ｂ、２５１ｂの水平方向のオフセットによるものである。ここに用いられるように、"垂直に整合する"の要素や特徴は横方向と長手方向の両方に垂直な仮想平面と実質的に同一面のものとされる。ここに用いられるように、"実質的に同一面"の用語は、１つのエッチングマスクでの開口部と側壁の平面におけるバリエーションをもたらす複数のエッチングプロセスを用いた開口部の形成での製造公差に順応するものと意図される。
【００５４】
図１に示すように、開口部２７５、２６５、２５５の長手側壁２７６ａ、２６６ａ、２５６ａは垂直方向に整合されている。
【００５５】
同様に、レベルの開口部の横側壁も垂直方向に整合されている。図２Ａ〜図２Ｄによれば、開口部２７０、２６０、２５０の横側壁２７３ａ、２６３ａ、２５３ａは垂直方向に整合されている。さらに、横側壁２７３ｂ、２６３ｂ、２５３ｂは垂直方向に整合されている。開口部２７５、２６５、２５５については、長手側壁２７６ａ、２６６ａ、２５６ａが垂直方向に整合されており、横側壁２７８ｂ、２６８ｂ、２５８ｂが垂直方向に整合されている。
【００５６】
図示の実施形態では、種々のレベル１６１−１〜１６０−４の開口部は横方向で実質的に同じ幅を有する。代替え的に、異なる幅を有する形成領域に順応して開口部の幅は長手方向に沿って、例えば階段状に変えることができる。
【００５７】
ここで説明される配線構造１９０を実施する技術は、従来の技術に比べて、複数のレベル１６０−１〜１６０−４への接続に必要な領域や足跡を著しく減らす。結果として、種々のレベル１６０−１〜１６０−４の記憶回路の実施により多くの空間を提供できる。これは従来の技術と比較して、上位のレベルにおける、より高いメモリ密度と低いビット当たりのコストをもたらす。
【００５８】
図１の断面では、配線構造１９０の開口部はレベル１６０−４上の形成領域１６１−４の両側に階段状のパターンを有するレベルをもたらす。すなわち、各レベルの２つの開口部は、長手方向と横方向の両方に垂直な軸について対称的であり、各レベルの２つの形成領域はまたその軸について対称である。ここに用いられるように、"対称的"の用語は、１つのエッチングマスクでの開口部と開口部の次元におけるバリエーションをもたらす複数のエッチングプロセスを用いた開口部の形成での製造公差に順応するものと意図される。
【００５９】
各レベルが１つの開口部と１つの形成領域を有する代替的な実施形態においては、レベルは一方の側のみ階段状のパターンを有する。
【００６０】
図示の例では、４つのレベル１６０−１〜１６０−４が示される。より一般的には、ここに説明される小さい配線構造はレベル０からＮ（Ｎは少なくとも２である。）で実施され得る。一般的に、(i)が１からＮに等しい場合では、レベル(i)はレベル(i-1)の上に重なり、レベル(i)の上の形成領域(i)の近傍に開口部(i)を有する。開口部(i)はレベル(i-1)の上の形成領域 (i-1)の上に延長され、１より大きい(i)の場合では、レベル(i-1)の近接した開口部(i-1)の上に延長される。開口部(i)は、レベル(i)の開口部(i-1)の先端側長手側壁に整合した先端側長手側壁を有し、開口部(i)の長さを定める基端側長手側壁を有する。開口部(i)の長さは、形成領域(i-1)の長さともしあれば開口部(i-1)の長さを足したものと少なくとも同程度である。１より大きい(i)の場合、開口部(i)は、レベル(i)の開口部(i-1)の横側壁に整合した横側壁を有し、形成領域(i-1)の幅と少なくとも同等な開口部(i)の幅を定める。
【００６１】
メモリセルや形状についての他のタイプは代替的な実施形態で使用できる。使用可能なメモリセルの他のタイプの例としては、誘電体電荷捕獲とフローティングゲートのメモリセルを含む。例えば、他の例としては、デバイスのレベルは、平面なメモリセルアレイが絶縁材料で分離され、薄膜トランジスタや関連する技術を用いてレベル内に形成領域されるアクセスデバイスやアクセスラインを伴って、実施され得る。さらに、ここに説明される配線構造では、小さな足跡内でデバイス内に種々のレベルに延長される導電体が使用勝手が良く、３次元積層集積回路装置の他のタイプによっても実施される。
【００６２】
図３Ａはここに説明されるように配線構造１９０と共にメモリセルアレイ１１０と周辺領域１２０を有する３次元積層集積回路装置の一部の断面図である。
【００６３】
図３Ａでは、メモリアレイ領域１１０は、本件譲受人と共有とされ言及によりここに包摂されるものとされる、ラングによる米国特許出願No.１２／４３０，２９０に記載されるようにワンタイムプログラマブルな多レベルメモリーセルとして実施されるものである。ここでは、ここに説明される３次元配線構造が実施できる代表的な集積回路構造が説明される。
【００６４】
メモリアレイ領域１１０は、半導体基板１３０にソース領域１３２ａ、１３２ｂとドレイン領域１３４ａ、１３４ｂを有する水平電界効果型トランジスタアクセスデバイス１３１ａ、１３１ｂを具備するメモリアクセス層１１２を有する。基板１３０は、集積回路を支持する既知の技術におけるバルクのシリコンや絶縁層上のシリコン層を備えていても良い。トレンチ絶縁構造１３５ａ、１３５ｂは基板１３０の領域を絶縁分離する。ワード線１４０ａ、１４０ｂはアクセスデバイス１３１ａ、１３１ｂのゲートとして機能する。接続プラグ１４２ａ、１４２ｂは層間誘電体１４４を介してドレイン領域１３４ａ、１３４ｂとビット線１５０ａ、１５０ｂを接続するように延長する。
【００６５】
接続パッド１５２ａ、１５２ｂは下部の接続部１４６ａ、１４６ｂに接続され、アクセストランジスタのソース領域１３２ａ、１３２ｂにも接続される。接続パッド１５２ａ、１５２ｂとビット線１５０ａ、１５０ｂは層間誘電体１５４の中に存在する。
【００６６】
図示の例では、レベルはドープトポリシリコンのような材料の各平面導電層からなる。代替的に、レベルは平面の積層された材料層である必要はなく、代わりに垂直方向の次元で材料の層が変化するようなものであっても良い。
【００６７】
絶縁層１６５−１〜１６５−３はレベル１６０−１〜１６０−４を他から分離する。絶縁層１６６はレベル１６０−１〜１６０−４と絶縁層１６５−１〜１６５−３の上に重なる。
【００６８】
複数の電極ピラー１７１ａ、１７１ｂはメモリーセルアクセス層１１２の上部に形成され、レベルを介して延在される。本図では、第１の電極ピラー１７１ａは、例えばタングステン若しくは他の好適な電極材料で作られた中央導電コア１７０ａを有し、ポリシリコンシース１７２ａに囲まれている。反ヒューズ材料の層１７４ａ、若しくは他のプログラマブルメモリー材料は、ポリシリコンシース１７２ａと複数のレベル１６０−１〜１６０−４の間に形成される。レベル１６０−１〜１６０−４は、本例では比較的に高濃度のｎ型のポリシリコンからなり、ポリシリコンシース１７２ａは比較的に高濃度のｐ型のポリシリコンからなる。好ましくは、ポリシリコンシース１７２ａの厚みは、ｐｎ接合によって形成される空乏層の深さよりも深いものとされる。空乏層の深さは、それを形成するのに使用されるｎ型及びｐ型のポリシリコンの相対的なドーピング濃度によって部分的には決定される。レベル１６０−１〜１６０−４とシース１７２ａはアモルファスシリコンによっても同様に実施できる。また、その他の半導体材料も利用できる。
【００６９】
第１の電極ピラー１７１ａはパッド１５２ａに接続される。導電コア１７０ｂ、ポリシリコンシース１７２ｂ、反ヒューズ材料層１７４ｂを有する第２の電極ピラー１７１ｂは、パッド１５２ｂに接続される。
【００７０】
複数のレベル１６０−１〜１６０−４とピラー１７１ａ、１７１ｂの間のインターフェイス領域は、下記に詳述されるように、整流器と直流に接続されるプログラマブル素子を有するメモリ素子を有する。
【００７１】
初期状態では、二酸化シリコン、酸窒化シリコン、若しくはその他の酸化シリコンであるピラー１７１ａの反ヒューズ材料の層１７４ａは高い抵抗を有する。例えば窒化シリコンの如き他の反ヒューズ材料を用いても良い。ワード線１４０、ビット線１５０と複数のレベル１６０−１〜１６０−４に所要の電圧を供給してプログラミングを行った後、反ヒューズ材料の層１７４ａが壊れて、対応するレベルに近接した反ヒューズ材料内の活性領域が低抵抗状態になるものと仮定される。
【００７２】
図３Ａに示すように、レベル１６０−１〜１６０−４の複数の導電体層は支持回路や導電体１８０が複数のレベル１６０−１〜１６０−４に形成された周辺領域１２０に延長される。種々の装置は、集積回路１００の復号論理回路やその他の回路を支持するために周辺部１２０で実施される。
【００７３】
導電体１８０は、種々のレベル１６０−１〜１６０−４の形成領域に接続するために配線構造１９０内に形成される。以下に詳しく説明されるように、各レベル１６０−１〜１６０−４の導電体１８０は、導電体配線１８５を含む配線層へ上に重なるレベルの開口部を介して延長される。導電体配線１８５はレベル１６０−１〜１６０−４と周辺部１２０の復号回路の間の配線を提供する。
【００７４】
図３Ａの破線で代表されるように、異なるレベル１６０−１〜１６０−４に接続する導電体１８０は、図３Ａに示す断面の内外に延長される長手方向に形成される。
【００７５】
図３Ｂは、図１に示す配線構造１９０の如き図を示し、図３Ａの配線構造１９０を介してＦｉｇ．３Ｂ−Ｆｉｇ．３Ｂ線に沿った長手方向の断面図である。図３Ｂに示されるように、各レベルの導電体１８０は、形成領域に接続するため、上に重なるレベルの開口部を介して延長する。
【００７６】
図示の例では、４つのレベル１６０−１〜１６０−４が示される。さらに一般的には、ここで説明される小さい配線構造はＮを少なくとも２とした場合のレベル０〜Ｎで実施可能である。
【００７７】
メモリセルと構造の他のタイプは代替的な実施形態で用いることができる。例えば、１つの代替例では、装置のレベルは、絶縁材料で分離された平面メモリセルアレイとして、薄膜トランジスタ若しくは関連技術を用いてレベル内に形成されるアクセスデバイスとアクセスラインと共に、実施され得る。さらに、ここに記載される配線構造は、小さい足跡内でデバイスの内の種々のレベルに延長される導電体１８０を有し、他のタイプの３次元積層集積回路装置によっても実施される。
【００７８】
図３Ａ、３Ｂにおいて、１つの配線構造１９０が示されている。複数の配線構造は、メモリアレイ領域１１０を囲むような装置内で種々の場所で、より多くの電力供給を提供するように、形成できる。図４はアレイの各側に周辺部１２０で領域１９０−１、１９０−２にシリーズを有する、２つのシリーズの配線構造を有する装置１００の実施形態の上面レイアウトを示す。図５はアレイの４つ全部の側の周辺部１２０にシリーズ１９０−１、１９０−２、１９０−３、１９０−４を有する、配線構造の４つのシリーズを含む実施形態の上面レイアウトを示す。例示のアレイサイズが１０００行と１０００列のセルを有し、１０のレベルを有し、ワード線幅とビット線幅を定める特徴サイズがＦであり、レベル上の形成領域のサイズがＦである例においては、１つの配線構造によって占有される領域の長さは約２Ｆのレベル数倍、すなわち２０Ｆであり、ワード線当たりのピッチが約２Ｆ、すなわちアレイの幅が約２０００Fとされることが分かる。このように、以下の例では、アレイ幅にそってシリーズ１９０−３のようなシリーズに約１００個の配線構造を形成領域することができ、アレイ長さに沿ってシリーズ１９０−１のようなシリーズの同様な数のものを形成することができる。
【００７９】
またさらに他の代替的な実施形態では、１若しくはそれ以上の配線構造が、周辺部１２０の配線構造に加えて若しくはその置き換えとしてメモリアレイ領域１１０内に形成され得る。さらに、配線構造は、メモリアレイ領域１１０の端部に平行とされるよりはむしろ斜めに、或いは他のいかなる方向にも延長可能とされる。
【００８０】
図６はここで説明される配線構造を含むメモリ装置の一部の概略図である。第１の電極ピラー１７１ａはビット線１５０ａとワード線１４０ａを使用して選択されるアクセストランジスタ１３１ａに接続される。複数のメモリ素子５４４−１〜５４４−４はピラー１７１ａに接続される。各メモリ素子は整流器５４９に直列に接続されたプログラマブル素子５４８を有する。反ヒューズ材料の層はｐｎ接合部に位置するけれども、このシリーズ構造は図３Ａ，３Ｂに示される構造を代表する。プログラマブル素子５４８はしばしば反ヒューズを示すように使用されるシンボルで代表される。しかしながら、他のタイプのプログラマブル抵抗材料や構造を用いることができることは理解されるべきである。
【００８１】
また、導電体平面と電極ピラーのポリシリコンの間のｐｎ接合によって実施される整流器５４９は、他の整流器によって置換されていても良い。例えば、ゲルマニウムシリサイドのような固体電解質ベース、あるいは他の好適な材料による整流器を整流器として使用しても良い。他の代表的な固体電解質材料については、米国特許第７，３８２，６４７号を参照されたい。
【００８２】
メモリ素子５４４−１〜５４４−４のそれぞれは対応する導電体レベル１６０−１〜１６０−４に接続される。レベル１６０−１〜１６０−４は、導電体１８０と配線１８５を介して平面復号器５４６に接続される。平面復号器５４６はアドレスに応答して、メモリ素子の整流器が順バイアスとなって導通するように接地５４７の如き電圧を選択されたレベルに加え、メモリ素子の整流器が逆バイアスとなって非導通となるように電圧を浮遊の非選択レベルに加える。
【００８３】
図７は、ここで説明される配線構造を有する３Ｄメモリアレイ３６０を有する集積回路装置３００の簡略化されたブロック図である。ローデコーダー３６１はメモリアレイ３６０の行に沿って配設された複数のワード線１４０に接続される。カラムデコーダー３６３はメモリアレイ３６０の列に沿って配設された複数のビット線１５０に接続されて、アレイ３６０内のメモリセルからのデータの読み出しと書き込みを行う。平面復号器５４６は導電体１８０と配線ライン１８５を介してメモリセル３６０の複数のレベル１６０−１〜１６０−４に接続される。アドレスはバス３６５上からカラムデコーダー３６３、ローデコーダー３６１、及び平面復号器５４６に供給される。ブロック３６６内のセンスアンプとデータイン構造はデータバス３６７を介して本例ではカラムデコーダー３６３に接続される。データは集積回路３００上の入出力ポートからデータイン線３７１を介してブロック３６６のデータイン構造に供給される。図示の実施形態では、一般目的のプロセッサ、特定目的の応用回路、或いはチップ上のシステム機能を提供するモジュールの組み合わせなどの他の回路３７４を集積回路３００上に設けても良い。データはブロック３６６内のセンスアンプからデータアウト線３７２を介して集積回路３００の入出力ポートに、若しくは集積回路３００の内外の他のデータ送り先に供給される。
【００８４】
本例で実施されるバイアス調整状態装置３６９を用いるコントローラーは、電圧供給部から発生もしくは提供されるバイアス調整供給電圧の印加を制御し、若しくは読み出し、書き込み電圧をブロック３６８内に供給する。コントローラーは当技術で既知の特定目的の論理回路を使用して実施するようにしても良い。代替的な実施形態では、コントローラーは一般目的のプロセッサを有し、該プロセッサは同じ集積回路で実施され、当該装置の動作を制御するためにコンピュータープログラムを作動させる。また、他の実施形態では、特定目的の論理回路と一般目的のプロセッサが組み合わせされ、コントローラーの動作に役立つものとされる。
【００８５】
図８Ａ〜８Ｃ乃至図１５はここで説明されるようなとても小さな足跡を有する配線構造を製造する加工順の実施形態の工程を示す。
【００８６】
図８Ａと図８Ｃは、加工順の第１の工程の断面図を示し、図８Ｂは加工順の第１の工程の上面図を示す。この応用の目的について、第１の工程では提供されたメモリーセルアクセス層１１２の上に重なる複数のレベル１６０−１〜１６０−４を形成する。図示された実施形態において、図８Ａ〜８Ｃに図示された構造はラングによる共有の米国特許出願第１２／４３０，２９０に記載されるプロセスを用いて作製されるものであり、上記言及により含まれたものとされるものである。
【００８７】
代替的な実施形態では、レベルは当該技術で既知の標準プロセスによって作製することができ、ここに記載される配線構造が実施されるデバイスによって、トランジスタやダイオード、ワード線、ビット線、ソース線、導電体プラグ、基板内のドープト領域などのアクセスデバイスを含めることができる。
【００８８】
上述のように、メモリアレイ領域１１０のメモリセルと構造の他のタイプは、代替的な実施形態でも使用することができる。
【００８９】
次に、開口部８１０を有する第１のマスク８００は図８Ａ〜８Ｃに示される構造の上に形成され、図９Ａと図９Ｂにそれぞれ上面と断面で示される構造をもたらす。第１のマスク８００は、第１のマスク８００のための層を堆積させて形成でき、開口部８１０を形成するためにリソグラフィー技術を用いて層をパターニングする。第１のマスク８００は例えば窒化シリコン、酸化シリコン、酸窒化シリコンなどの硬いマスク材から形成しても良い。
【００９０】
第１のマスク８００の開口部８１０は、レベル１６０−１〜１６０−４の上の形成領域の組み合わせの周囲を囲む。よって、開口部８１０の幅１９２はレベル１６０−１〜１６０−４の上の形成領域の幅と少なくとも同程度とされ、続いて形成される導電体１８０はレベルの開口部を介して通過できる。開口部８１０の長さ１９４はレベル１６０−１〜１６０−４の上の形成領域の長さの合計と少なくとも同程度とされ、続いて形成される導電体１８０はレベルの開口部を介して通過できる。
【００９１】
次に、第２のエッチングマスク９００は図９Ａ〜９Ｂに図示される構造の上に、開口部８１０の中も含めて、形成され、図１０Ａと１０Ｂにそれぞれの上面図と断面図に図示される構造をもたらす。図に示すように、第２のエッチングマスク９００は開口部８１０の長さ１９４よりも短い長さ９１０を有し、開口部８１０の幅１９２と少なくとも同程度の幅を有する。
【００９２】
図示された実施形態においては、第２のエッチングマスク９００は、第１のマスク８００の材料について選択的にエッチングできる材料で構成され、開口部８１０の内部の第２のマスク９００の長さは、以下に説明される続くプロセス工程において選択的に短くされる。換言すれば、第２のマスク９００の材料は、当該第２のマスク９００の長さを減らすのに使用されるプロセスの第１のマスク８００の材料のエッチングレートよりも大きなエッチングレートを有する。例えば、第１のマスク８００が硬いマスク材料を有する実施形態においては、第２のマスクはフォトレジストからなるものとすることができる。
【００９３】
次に、エッチングプロセスがエッチングマスクとしての第１、第２のマスク８００、９００を使用する図１０Ａ〜図１０Ｂに示された構造上に行われ、図１１Ａ〜図１１Ｂの上面及び断面に図示される構造をもたらす。エッチングプロセスは、例えば、タイミングモードエッチングを用いたシングルエッチング化学物を用いて実行することもできる。代替的に、エッチングプロセスは、絶縁層１６６、レベル１６０−４、絶縁材料１６５−３、及びレベル１６０−３を介してそれぞれエッチングする異なるエッチング化学物を使用して実行することも可能である。
【００９４】
エッチングによりレベル１６０−４を介して開口部１０００を形成してレベル１６０−３の一部を露出する。開口部１０００はレベル１６０−１の上の形成領域１６１−１ａの上に重なる。開口部１０００は形成領域１６１−１ａの長さと少なくとも同程度の長さ１００２を有し、形成領域１６１−１ａの幅と少なくとも同程度の幅１００４を有する。
【００９５】
エッチングにより、またレベル１６０−４を介して開口部１０１０を形成してレベル１６０−３の一部を露出する。開口部１０１０はレベル１６０−１の上の形成領域１６１−１ｂの上に重なる。開口部１０１０は形成領域１６１−１ｂの長さと少なくとも同程度の長さ１０１２を有し、形成領域１６１−１ｂの幅と少なくとも同程度の幅１０１４を有する。
【００９６】
次に、マスク９１０の長さ９１０は、長さ１１１０を有する短い長さのマスク１１００を形成するように短くされ、図１２Ａと図１２Ｂの上面と断面にそれぞれ図示される構造をもたらす。図示の実施形態では、マスク９００はフォトレジストからなり、例えば、塩素や臭化水素系の化学物を伴う反応性イオンエッチングを用いて除去することが可能である。
【００９７】
次に、エッチングプロセスは第１のマスク８００と短い長さのマスク１１００をエッチングマスクとして用いて図１２Ａ、１２Ｂに示される構造上に実行され、図１３Ａ、１３Ｂに上面と断面で示される構造をもたらす。
【００９８】
エッチングプロセスはレベル１６０−３を介して開口部１０００、１０１０に及び、レベル１６０−２の下地部分を露出する。
【００９９】
エッチングから、マスク１１００の長さの短縮によってもうマスク１１００には被覆されないレベル１６０−４の部分を介して開口部１２００、１２１０をさらに形成して、レベル１６０−３の部分を露出する。開口部１２００は開口部１０００の近傍に形成され、レベル１６０−２の上の形成領域１６１−２ａの上に重なる。開口部１２００は、形成領域１６１−２ａの長さと少なくとも同程度の長さ１２０２を有し、形成領域１６１−２ａの幅と少なくとも同程度の幅１２０４を有する。
【０１００】
開口部１２１０は開口部１０１０の近傍に形成され、レベル１６０−２の上の形成領域１６１−２ｂの上に重なる。開口部１２１０は、形成領域１６１−２ｂの長さと少なくとも同程度の長さ１２１２を有し、形成領域１６１−２ｂの幅と少なくとも同程度の幅１２１４を有する。
【０１０１】
次に、マスク１１１０の長さ１１１０は、長さ１３０５を有する短い長さのマスク１３００を形成するように短くされる。エッチングプロセスは第１のマスク８００と短い長さのマスク１３００をエッチングマスクとして用いて実行され、図１４Ａ、１４Ｂに上面と断面で示される構造をもたらす。
【０１０２】
エッチングプロセスはレベル１６０−２を介して開口部１０００、１０１０に及び、レベル１６０−１の上の形成領域１６１−１ａ、１６１−１ｂを露出する。エッチングプロセスはレベル１６０−３を介して開口部１２００、１２１０に及び、レベル１６０−２の上の形成領域１６１−２ａ、１６１−２ｂを露出する。
【０１０３】
エッチングから、マスク１３００の長さの短縮によってもう被覆されないレベル１６０−４の部分を介して開口部１３１０、１３２０をさらに形成して、レベル１６０−３の形成領域１６１−３ａ、１６１−３ｂを露出する。
【０１０４】
開口部１３１０は開口部１２００の近傍に形成される。開口部１３１０は、形成領域１６１−３ａの長さと少なくとも同程度の長さ１３１２を有し、形成領域１６１−３ａの幅と少なくとも同程度の幅１３１４を有する。
【０１０５】
開口部１３２０は開口部１２１０の近傍に形成される。開口部１３２０は、形成領域１６１−３ｂの長さと少なくとも同程度の長さ１３２２を有し、形成領域１６１−３ｂの幅と少なくとも同程度の幅１３２４を有する。
【０１０６】
次に、絶縁充填材料１４００が図１４Ａ〜１４Ｂに図示される構造上に堆積され、化学機械研磨（CMP）などの平坦化プロセスが実行され、マスク８００、１３００が除去され、図１５の断面図に示す構造がもたらされる。
【０１０７】
次に、リソグラフィーパターンが形成され、コンダクター１８０の形成領域へのビア部を定める。絶縁充填材料１４００を介して深く高アスペクト比のビア部を形成するように反応性イオンエッチングを用いることができ、導電体１８０のビア部を提供することができる。ビア部を開口した後、導電体１８０を形成するためにビア部はタングステン若しくは他の導電材料が充填される。金属化プロセスが適用されて配線１８５を形成して導電体１８５と平面復号回路の間の配線を提供する。最後に、バックエンドオブライン（ＢＥＯＬ）プロセスが適用されて集積回路が完成され、図３Ａ〜３Ｂに示す構造がもたらされる。
【０１０８】
下地レベルの上の形成領域に導電体を通すために使用される種々のレベルの開口部は、シングルエッチングマスク８００の開口部８１０を用いて、同様に、重要な整合工程を経ずに追加マスクでのエッチングプロセスを用いてレベルをパターニングすることで形成される。結果として、垂直に側壁が整合した種々のレベルについての開口部が自己整合的に形成される。
【０１０９】
上述の図示の例では、マスク８００のオープニング８１０は平面図で矩形の断面を有する。結果として、種々のレベルの開口部は横方向に沿って実質的に同じ幅を有する。代替的に、マスク８００の開口部は、種々のレベルの形成領域の形状に応じて、それぞれ円形、楕円形、正方形、長方形、もしくは他のいくらか歪んだ形状の断面を有していても良い。
【０１１０】
例えば、異なる幅を有する形成領域に合わせて、マスク８００の開口部の幅は長手方向に沿って変更できる。図１６は、長手方向に階段状に幅が異なるマスク８００の開口部１５１０の平面を図示し、レベルの開口部の幅が応じて変化するものとなっている。
【０１１１】
ここから本発明は主に図１７〜４７を参照して説明する。
【０１１２】
下記の説明は典型的には特定の構造の実施形態と方法を参照したものとされる。本発明を特に開示された実施形態と方法に限定するつもりはないものと理解されるべきであるが、本発明は、他の特徴、要素、方法、及び実施形態を用いて実施されても良い。好ましい実施形態は本発明を説明するために記載されるものであり、請求の範囲で定められるところの、その範囲を限定するものはない。当業者は続く説明の種々の同等なバリエーションを認識するものである。種々の実施形態の同様な要素は同様な参照符号を以て共通に参照される。
【０１１３】
図１７は本発明に従う配線接続領域１４を作製するための方法１０についての簡略化した流れ図である。図１７の配線接続領域作製方法は、取得工程１２でＮ個のマスクのセットを得ることを含む。図１７に示す方法１０の更なる工程は、図１８〜２７と共に下記に説明され、本発明を実行する方法の第１の例を説明する。
【０１１４】
Ｎ個のマスクの組は、図２７に示すように、接続レベル１８．１、１８．２、１８．３、１８．４の積層部１６で配線接続領域１４の２Ｎ個までのレベルを作製するのに使用され、積層部１６は３次元積層ＩＣ装置の配線領域１７に形成される。配線領域１７は典型的には図４、５に示されるような周辺配線領域であり、しかし他の場所に位置していても良い。図１８〜４４の３つの例では、図示の簡略化のために４つの接続レベルが基板１９上に示され、３次元積層ＩＣ装置は共通にさらに多くの接続レベルを有する。以下に説明するように、各マスクはマスクとエッチング領域を有し、Ｎは少なくとも２に等しい整数である。Ｘはマスクに付与される連続番号で、１つのマスクがＸ＝１であり、他の１つのマスクがＸ＝２であり、Ｘ＝Ｎまで付与される。Ｘ＝１の場合、関連したマスクのためのエッチング工程では１つの接続レベル１８がエッチングされる。Ｘ＝２の場合、関連したマスクのためのエッチング工程では２つの接続レベルがエッチングされる。
【０１１５】
次に、図１７に示すように、部分除去工程２０が実行され、図１９に示す、接続レベル１８の集積部１６の上に重なる上部層２４の部分２２を除去する。この例においては、上部層２４は第１、第２の酸化シリコン層２６、２８と典型的にはそれらの間の窒化シリコンからなる電荷捕獲層２７を有する。本例においては、この除去は開口領域３２を有する追加マスク３０を用いて完了し、図１９に示すように上部層２４の部分２２のエッチングを許容する。本例では、接続レベル１８はそれぞれ、典型的にはワード線のような導電体を形成するパターン化されたポリシリコン層である上部導電体層３４と、典型的には酸化シリコン若しくは窒化シリコン化合物である下部絶縁層３６とを有する。参照層３４は典型的にはポリシリコン層３４と称される。しかしながら、層３４は、例えば金属、金属シリサイド、及びポリシリコン、金属シリサイド、金属の１つより多いものからの多層組み合わせのような他の適切な材料から形成しても良い。上部層２４の誘電体層２８を介してのエッチングは、材料選択的なエッチングプロセスを用いて典型的には制御される。例えば、誘電体層２８が酸化シリコンで層３４がポリシリコンである場合、誘電体層２８をエッチングする反応性イオンエッチングを用いて、エッチングは層３４に到達したところで効果的に停止する。同様な技術は他の状況のエッチングの深さ制御にも使用することができる。エッチングの深さを制御する他の技術も使用することができる。追加のマスク３０は接続レベル１８の集積部１６のエッチングのためのスペースを単純に開口するのに用いられることから、追加のマスク３０はＮ個のマスクの組の一部ではないと考えられる。図２８〜３４に関して下記に説明される例において、いかなる追加層２４も追加のマスクを必要とせずにブランケットエッチングを用いて配線接続領域から除去される。
【０１１６】
図２０は図１９の接続レベル１８の集積部１６の上の第１のマスク３８．１の形成を図示するものである。本例では、第１のマスク３８．１は、フォトレジストマスク要素４０．１、４０．２、４０．３を有し、そのうちマスク要素４０．２は第１のポリシリコン層３４．１の中央部分４２．１を覆うものとされ、マスク要素４０．３は第１のポリシリコン層３４．１の端部部分４２．２を覆うものとされる。図２１は、フォトレジストマスク要素４０によって被覆されていない接続レベル１８．１の部分がエッチングで接続レベル１８．１まで削られるエッチング工程の結果を示す。すなわち、１つの接続レベル１８がこの第１のエッチング工程でエッチングされる。
【０１１７】
図２２は、図２１の接続レベル１８の集積部１６の上の第２のフォトレジストマスク３８．２の形成を図示するものである。マスク３８．２は図２２の破線で示唆されるように配線接続領域１４．１、１４．２として後の使用されるポリシリコン層３４．１、３４．２の露出すべき部分を被覆する。図２３は２つの接続レベルがエッチングされる第２のエッチング工程の結果を示す。特に、ポリシリコン層３４．２の露出した表面部分４４はエッチングにより２つの層を除去して、ポリシリコン層３４．４の部分４６を露出させる。さらに、ポリシリコン層３４．１の露出した部分はまたはエッチングにより２つの層を除去してポリシリコン層３４．３の部分４７を露出させる。図２４は、配線接続領域１４．１、１４．２、１４．３、１４．４として活用されるポリシリコン層３４．１、３４．２、３４．３、３４．４の部分を残す第２のマスク３８．２を除去した結果を示す。接続レベル１８．１の薄いカラム部分４８はしばしばダミー集積部若しくは部分高さダミー集積部と呼ばれ、製造上の耐性のため若しくは結果として設けることができる。
【０１１８】
図１８〜２４の例では、２つのマスク３８．１、３８．２は、４つの異なる接続レベル１８−１〜１８−４の４つの配線接続領域１４−１〜１４−４の形成領域へのアクセスをもたらすのに使用される。本発明によれば、配線領域１７はＮ個のマスクを用いてＮ回エッチングされ、２Ｎ個の接続レベル１８のそれぞれに配線接続領域１４を作製する。配線接続領域１４は、２Ｎ個の接続レベルのそれぞれで、図２７を参照して以下に説明するように、形成領域５６に整合され、アクセスをもたらす。各エッチング工程は、連続番号Ｘの各マスクの２Ｘ−１個の接続レベルを介するエッチングを有する。図１７の配線領域エッチング工程を参照されたい。
【０１１９】
図２５は、接続レベル１８のエッチングされた集積部１６の露出した表面の上に、層間絶縁体が酸化シリコンである場合に窒化シリコンのようなエッチング停止層５０を適用するオプションの工程を行った結果を示す。以下、層間誘電体５２が図２６に図示されるように図２５の構造上に図１７のエッチング領域充填工程５３によって堆積される。これは、配線接続領域１４で電気的に導電性がある形成領域５６に導通するように、層間誘電体５２とエッチング停止層５０を介して電気的導電体５４を形成するように続く。導電体５４はタングステンプラグプロセスを用いて形成しても良く、これは選択された層の上の形成領域への開口部をもたらす誘電体の充填を介してビア部を形成することを含み、ＣＶＤもしくはＰＶＤプロセスを用いて、ビア部に接着層が形成されてビア部を充填するためのタングステンの堆積を行い、垂直方向の導電体５４を形成領域する。これは図２７に図示され、図１７の電気的導電体形成工程６０として示される。
【０１２０】
図１７〜図２７の第１の例の同様の要素に言及する同様の参照番号を以て、図２８〜図３４を参照しながら第２の例を説明する。図２８の配線領域１７の接続レベル１８の積層部１６は図１８のものと同様の基礎構造を有する。この例では、上部層２４の誘電体層２６と電荷捕獲層２７はブランケットエッチングプロセスにより除去され、追加のマスク３０の必要性をなくしている。第１のマスク３８．１は誘電体層２８の上に形成され、マスク要素４０．１、４０．２の間の開口領域４１．１とマスク要素４０．２、４０．３の間の開口領域４１．２と共に形成される。これは図３１に示される第１のエッチング工程が続き、開口部６２、６３が、マスク要素４０．１、４０．２の間の開口部４１．１とマスク要素４０．２、４０．３の間の開口部４１．２における誘電体層２８とポリシリコン層３４．１を介して形成される。このようなエッチング工程はポリシリコン層３４．２まで続けることができるが、図３３、３４を用いた説明のように理由を証拠だてする必要はない。第２のマスク３８．２はマスク要素４０．４、４０．５を含み、開口部６３を被覆するマスク要素４０．５を伴い、開口部６２と開口部６２、６３の間の誘電体層２８の部分６４は被覆されない。
【０１２１】
図３３は２つの接続レベルがエッチングされる第２のエッチング工程の結果を図示する。特に、開口部６２は酸化層３６．３までエッチングされ、誘電体層２８の部分６４は２つの接続レベル分酸化層３６．２までエッチングされる。次いで、第２のマスク３８．２は除去され、層間誘電体５２が図３４に示すエッチングされた構造の上に堆積される。これは、配線接続領域１４−１〜１４−４の形成領域５６．１〜５６．４と接続を行うためのポリシリコン層３４−１〜３４−４を被覆する層間誘電体５２と酸化層２８、３６．１、３６．２、３６．３を介した導電体５４．１〜５４．４の形成に続く。
【０１２２】
図１８〜２４の例のように、図２８〜３４の例においては２つのマスク３８．１、３８．２は、４つの異なる接続レベル１８．１〜１８．４での４つの配線接続領域１４．１〜１４．４の形成領域５６．１〜５６．４にアクセスを提供するのに用いられる。本発明によれば、配線領域１７はＮ個のマスクを用いてＮ回エッチングされ、各接続レベル１８での配線接続領域１４を作製する。配線接続領域１４は、２Ｎ個の接続レベルのそれぞれの形成領域５６に整合し、アクセスを提供する。再度、エッチング工程は連続番号Ｘの各マスクの２ｘ−１個の接続レベルを介したエッチングプロセスを具備する。
【０１２３】
図３５〜４４は、同様の要素に言及する同様の参照番号を以て再度本発明を実施する方法の第３の例を説明する。第１のマスク３８．１は上部層２４と配線領域１７の接続レベル１８の積層部１６の上に形成される。フォトレジストマスク要素４０．１、４０．２、４０．３は図３５に示すようにマスク要素４０．１と４０．２の間とマスク要素４０．２と４０．３の間に開口領域６６．１と６６．２を形成する。開口領域６６．１、６６．２の下には上部層２４の部分が、上部層２４の第１、第２の開口部６８．１、６８．２を作製する第１の接続レベル１８のポリシリコン層３４．１までエッチングされる。開口部６８．１、６８．２は第１のポリシリコン層３４．１の表面部分７０．１、７０．２を露出する。
【０１２４】
図３８は、第１、第２の開口部６８．１、６８．２の側壁の側壁材料７２．１、７２．２を堆積させた結果を示す。これは異なる方法で完成させることができ、例えばウエハー上にＣＶＤ若しくはスパッタリングにより窒化シリコンのような絶縁材料のブランケット層を堆積させ、側壁のスペーサーが残るところの垂直な側壁に近接した領域を除いてウエハーの水平面から材料を除去するまで異方性エッチングを行う。側壁材料７２．１、７２．２は表面部分７０．１、７０．２のそれぞれの第１の部分７４．１、７４．２を被覆し、表面部分７０．１、７０．２のそれぞれの第２の部分７６．１、７６．２を被覆しない。
【０１２５】
図３８の構造は、次いで、側壁材料を攻撃せずに側壁材料７２．１、７２．２のサイズを減らしてポリシリコン層３４．２を露出するために１つの接続レベルを介して第１、第２の開口部６８．１、６８．２を延長させる例えば異方性の反応性イオンエッチングによりエッチングされる。図３９を参照されたい。次いで、図４０のように、側壁材料７２．１、７２．２は除去され、表面部分７０．１、７０．２の第１の部分７４．１、７４．２を露出させる。図４１は第２の開口部６８．２を充填する図４０の構造の上の第２のマスク３８．２を示す。第１の開口部６８．１は、第１の部分７４．１の下の第３のポリシリコン層３４．３の部分７８と第２の部分７６．１の下の第４のポリシリコン層３４．４の部分８０を露出させるために、２つの接続レベルをエッチングしたものとされる。
【０１２６】
第２のマスク３８．２は次いで除去され、図４２の構造は図４３に示されるように層間誘電体５２によって被覆される。図４４は、配線接続領域１４−１〜１４．４における形成領域５６−１〜５６−４に接続する導電体５４−１〜５４−４を形成した結果を示す。
【０１２７】
図３５〜４４に示した方法は、特に比較的に厚い上部層２４が接続レベル１８の積層部１６の上に用いられるときに好適である。図１８〜２７の例で用いたＳｉＮ層５０を第２、第３の例に使用することもできる。
【０１２８】
図４５は１６個の接続レベル１８の製法例を図示するものである。本発明によれば、１６個の接続レベル１８のそれぞれのために配線接続領域１４は、単に４個のマスク３８を用いてアクセスできる。本例では、第１のマスク３８．１は、１、３、５、...とラベル付けられた８つのフォトレジストマスク要素４０を有し、２、４、６、...とラベル付けられた開口部エッチング領域４１に続く。本例では、各マスク要素４０と領域４１の各端部は１つの単位分の長手方向の寸法を有する。１つの層は第１のマスク３８．１のためにエッチングされる。第２のマスク３８．２は１／２、５／６、...とラベル付けられた４つのフォトレジストマスク要素を有し、３／４、７／８、...とラベル付けられた開口部エッチング領域に続き、それぞれは２つの単位分の長手方向の寸法を有する。２つの層は第２のマスク３８．２を用いてエッチングされる。第３のマスク３８．３は１−４、９−１２とラベル付けられた２つのフォトレジストマスク要素を有し、５−８、１３−１６とラベル付けられた開口部エッチング領域に続き、それぞれは４つの単位分の長手方向の寸法を有する。４つの層は第３のマスク３８．３を用いてエッチングされる。第４のマスク３８．４は１−８とラベル付けられた１つのフォトレジストマスク要素を有し、９−１６とラベル付けられた開口部エッチング領域に続き、それぞれは８つの単位分の長手方向の寸法を有する。８つの層は第４のマスク３８．４を用いてエッチングされる。
【０１２９】
上述のように、ｘが１とされて第１のマスク３８．１が使用されるとき、単一の層１８がエッチングされる（２ｘ−１＝２０＝１）。第２のマスク３８．２が使用されるとき、２つの層１８がエッチングされる（２ｘ−１＝２１＝２）。第３のマスク３８．３が使用されるとき、４つの層１８がエッチングされる（２ｘ−１＝２２＝４）。第４のマスク３８．４が使用されるとき、８つの層１８がエッチングされる（２ｘ−１＝２３＝８）。このように、１から１６の間のいくつもの接続レベル１８は、１つのレベルのエッチング、２つのレベルのエッチング、４つのレベルのエッチング、及び８つのレベルのエッチングのいくつかの組み合わせを用いてアクセスできる。これについての他の思考法は、４つのマスクが十進法の１〜１６に対応した４ケタの２値番号、すなわち、００００、０００１、００１０、...、１１１１を代表するものである。例えば、接続レベル１８の配線接続領域１４にアクセスするためには、１２の接続レベルをエッチングする必要があり、それは、第３のマスク３８．３（４つの接続レベルをエッチングする）と第４のマスク３８．４（８つの接続レベルをエッチングする）のための開口領域４１を用いて完成することができる。接続レベル１８の積層部１６と共に図４５のマスク３８．１〜３８．４の使用の結果を図４６に示す。従来法では、典型的には１６個の異なるマスクが必要とされ、結果としてより高額な製法の出費や、耐性を得るために欠陥の可能性が増大していた。
【０１３０】
図４５、４６の例は、形成領域５６と整合する配線接続領域１４の継続的で開口工程領域をもたらす。図４７は４つのマスク３８が、各配線接続領域１４と接続領域１４、１６に近接した全高境界の集積部８４の間の全高のダミー集積部８２を有する１６個の接続レベル１８の集積部１６を作製するように構成されている例を示す。これはどこでもダミー集積部８２を作製しようとすると各マスク３８にダミーマスク領域８６を提供することで得られるものである。本例では、各配線接続領域１４の間にダミー集積部８２が配設される。しかしながら、いくつかの例では、１つ若しくはそれ以上のダミー集積部８２を除くようにすることもできる。また、ダミー集積部８２の長手方向の寸法も同じである必要はない。
【０１３１】
マスク３８は各マスクでエッチングされる接続レベル１８の番号の順に使用される必要はない。すなわち、マスク３８．２はマスク３８．１の前に使用することもできる。しかしながら、マスクはエッチングされる接続レベルの番号の昇順に使用されることが好ましく、これは、より大きなプロセス窓のため、１つの接続レベルをエッチングするのに使用されるマスクが最初で、２つの接続レベルをエッチングするのに使用されるマスクが２番目で、となっているからである。
【０１３２】
図４７の例では、ダミーマスク領域８６は、結果としてのダミー集積部８２が全高のダミー集積部となるように各マスク３８の対応する位置に配設される。図２４の薄いカラム部４８のような部分高さのダミー集積部は、１つ若しくはそれ以上、しかし全てではないマスク３８の対応する位置にダミーマスク領域３８を形成することで作製することができる。
【０１３３】
図１７〜４４に関してＮ＝２として且つ図４５〜４７に関してＮ＝４として言及して説明しているが、マスクの数は３以外でもよく、Ｎは４よりも大きくても良い。Ｎ個のマスクの組は、配線接続領域の２Ｎ個のレベルを作製するのに使用することができ、また配線接続領域の２Ｎ個のレベルまでの及びそれを含んで作製することにも使用することができる。例えば、Ｎが４に等しいとき、４つのマスクを配線接続領域の１６のレベルよりも少ないレベル、例えば１３、１４、１５のレベルを配線接続領域のレベルを作製するのに使用することができる。
【０１３４】
本発明は上述の好適な実施形態と例への言及によって説明されているが、これらの例は限定する意味あいよりもむしろ説明することを意図したものであることを理解すべきである。変形例や組み合わせ例は当業者には容易に発生するものであって、これら変形例や組み合わせ例は本発明の要旨の内であって、続く請求の範囲内のものである。
【０１３５】
いかなる及び全ての特許、特許出願、及び上記言及された印刷された刊行物の開示内容はここに当該言及により包摂されるものとする。
【図１】
0005751552.tif 000002
【図２Ａ】
0005751552.tif 000003
【図２Ｂ】
0005751552.tif 000004
【図２Ｃ】
0005751552.tif 000005
【図２Ｄ】
0005751552.tif 000006
【図３Ａ】
0005751552.tif 000007
【図３Ｂ】
0005751552.tif 000008
【図４】
0005751552.tif 000009
【図５】
0005751552.tif 000010
【図６】
0005751552.tif 000011
【図７】
0005751552.tif 000012
【図８Ａ】
0005751552.tif 000013
【図８Ｂ】
0005751552.tif 000014
【図８Ｃ】
0005751552.tif 000015
【図９Ａ】
0005751552.tif 000016
【図９Ｂ】
0005751552.tif 000017
【図１０Ａ】
0005751552.tif 000018
【図１０Ｂ】
0005751552.tif 000019
【図１１Ａ】
0005751552.tif 000020
【図１１Ｂ】
0005751552.tif 000021
【図１２Ａ】
0005751552.tif 000022
【図１２Ｂ】
0005751552.tif 000023
【図１３Ａ】
0005751552.tif 000024
【図１３Ｂ】
0005751552.tif 000025
【図１４Ａ】
0005751552.tif 000026
【図１４Ｂ】
0005751552.tif 000027
【図１５】
0005751552.tif 000028
【図１６】
0005751552.tif 000029
【図１７】
0005751552.tif 000030
【図１８】
0005751552.tif 000031
【図１９】
0005751552.tif 000032
【図２０】
0005751552.tif 000033
【図２１】
0005751552.tif 000034
【図２２】
0005751552.tif 000035
【図２３】
0005751552.tif 000036
【図２４】
0005751552.tif 000037
【図２５】
0005751552.tif 000038
【図２６】
0005751552.tif 000039
【図２７】
0005751552.tif 000040
【図２８】
0005751552.tif 000041
【図２９】
0005751552.tif 000042
【図３０】
0005751552.tif 000043
【図３１】
0005751552.tif 000044
【図３２】
0005751552.tif 000045
【図３３】
0005751552.tif 000046
【図３４】
0005751552.tif 000047
【図３５】
0005751552.tif 000048
【図３６】
0005751552.tif 000049
【図３７】
0005751552.tif 000050
【図３８】
0005751552.tif 000051
【図３９】
0005751552.tif 000052
【図４０】
0005751552.tif 000053
【図４１】
0005751552.tif 000054
【図４２】
0005751552.tif 000055
【図４３】
0005751552.tif 000056
【図４４】
0005751552.tif 000057
【図４５】
0005751552.tif 000058
【図４６】
0005751552.tif 000059
【図４７】
0005751552.tif 000060