(57)【特許請求の範囲】
【請求項１】
発光手段の製造方法において、
平坦なチップ実装領域（２０，５１）を含み、かつ、ヒートシンクとして使用される支持体（１０ａ，４，５０）を準備するステップと、
前記平坦なチップ実装領域（５１，２０）を構造化し、第１の部分領域（１７，２４，２１ａ，４３）と少なくとも１つの第２の部分領域（１２ａ，２２ａ，２２ｂ，２３，４４）とを形成し、前記構造化後に前記第１の部分領域（１７，２４，２１ａ，４３）にはんだを弾く特性を備えさせるステップと、
前記平坦なチップ実装領域（５１，２０）にはんだを塗布し、該はんだにより前記少なくとも１つの第２の部分領域（１２ａ，２２ａ，２２ｂ，２３，４４）を湿らせるステップと、
前記少なくとも１つの第２の部分領域（１２ａ，２２ａ，２２ｂ，２３，４４）内の前記はんだの上に少なくとも１つのオプトエレクトロニクス素子（１００，６０）を載置するステップと、
切欠部と、少なくとも１つの金属性の導体路（５５）と、少なくとも１つのコンタクト領域（５４）とを備えた薄膜回路基板（５０ａ）を形成するステップと、
前記薄膜回路基板（５０ａ）を前記支持体に載置する前または載置した後に、前記少なくとも１つのオプトエレクトロニクス素子（６０）を載置し、前記切欠部が前記チップ実装領域の上方に位置するように前記薄膜回路基板（５０ａ）を前記支持体に載置するステップと、
前記薄膜回路基板（５０ａ）の載置後に、前記オプトエレクトロニクス素子（１００，６０）への電気的なエネルギの供給に適している電気的なコンタクトを形成するステップとを有し、
前記電気的なコンタクトを形成するステップは、前記少なくとも１つのオプトエレクトロニクス素子（６０）と、前記薄膜回路基板（５０ａ）の前記少なくとも１つのコンタクト領域（５４）とを接続させるステップを含む、
ことを特徴とする、発光手段の製造方法。
【請求項２】
前記第２の部分領域（１２ａ，２２ａ，２２ｂ，２３，４４）内の前記平坦なチップ実装領域（５１，２０）は、前記はんだによって少なくとも部分的に湿らされる、少なくとも１つの金属性の部分層（１２，４２）を含む、請求項１記載の方法。
【請求項３】
前記平坦なチップ実装領域を構造化するステップは、
前記平坦なチップ実装領域（５１，２０）上に、はんだを弾く特性を有するはんだストップ層（４３）を被着させるステップと、
前記はんだストップ層を構造化し、前記第１の部分領域および前記第２の部分領域（４４）を形成するステップと、
前記第２の部分領域（４４）における前記はんだストップ層を除去するステップとを含む、請求項１または２記載の方法。
【請求項４】
前記平坦なチップ実装領域を構造化するステップは、
前記平坦なチップ実装領域の前記第１の部分領域上に、はんだを弾く特性を有するはんだストップ層を被着させるステップと、
前記第２の部分領域の一部を必要に応じて露出および／または加工し、はんだによって湿らされる表面を前記第２の部分領域に形成するステップとを含む、請求項１または２記載の方法。
【請求項５】
ヒートシンクとして使用される支持体（５０）を準備するステップは、少なくとも２つの部分層から成る積層体（１１，１２）を含む、チップ実装領域を備えた支持体を準備するステップを含み、前記部分層のうちの少なくとも１つの部分層は、
ニッケル、
銅、
アルミニウム、
銀、
金、
チタン、
タングステン
のうちの少なくとも１つを含有する、請求項１から４までのいずれか１項記載の方法。
【請求項６】
前記第１の部分領域は、少なくとも前記チップ実装領域の縁に沿って延在している、請求項１から５までのいずれか１項記載の方法。
【請求項７】
さらに、
前記チップ実装領域の外側において、前記支持体に誘電層（１３，５０ａ）を設けるステップと、
前記誘電層に金属性のコンタクト部（１４，５５）を形成するステップと、
前記支持体に少なくとも１つの構成素子（５９ａ）を載置し、前記コンタクト部と電気的に接触接続させるステップとを有する、請求項１から６までのいずれか１項記載の方法。
【請求項８】
隣接する少なくとも２つの第２の部分領域を第１の部分領域によって隔てる、請求項１から７までのいずれか１項記載の方法。
【請求項９】
電気的なコンタクトを形成するステップは、
前記チップ実装領域の外側に設けられているコンタクトパッドにコンタクトワイヤをボンディングするステップと、
前記オプトエレクトロニクス素子におけるコンタクトパッドにコンタクトワイヤをボンディングし、該コンタクトパッドを、光の放射に適した積層体の部分層に電気的に接触接続させるステップとを含む、請求項１から８までのいずれか１項記載の方法。
【請求項１０】
前記オプトエレクトロニクス素子は、前記はんだと対向する側に反射層を有する、請求項１から９までのいずれか１項記載の方法。
【請求項１１】
前記オプトエレクトロニクス素子は、前記はんだ側とは反対の側にコンタクトパッドを有する、請求項１から１０までのいずれか１項記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、ドイツ連邦共和国特許出願102008063325.9の優先権を主張するものであり、その開示内容は参照により本願に含まれるものとする。
【０００２】
本発明は、発光手段の製造方法に関し、殊に、オプトエレクトロニクス素子を備えたデバイスの製造方法に関する。
【０００３】
オプトエレクトロニクス素子を用いる用途の重要性が一層高まっている。そのような用途には、ランプのような単純な発光手段の他に、ＬＣＤディスプレイまたはモニタのためのバックライトも含まれる。本願明細書においてオプトエレクトロニクス素子とは、駆動時に電気的なエネルギが供給された際に光を放出する素子を表す。このようなオプトエレクトロニクス素子には、半導体ベースの発光ダイオードの他に、有機発光ダイオードや、光の放射に適している、有機化合物および無機化合物の組み合わせや、光を放射する他の構成素子が含まれる。
【０００４】
幾つかの用途、例えばプロジェクタでは、非常に高い光出力が必要とされる。そのような用途では、殊に、種々の色の光を放射することにより白色光が得られる発光素子が使用される。
【０００５】
可能な限り高い輝度を達成するために、共通のチップ上に種々のオプトエレクトロニクス素子が位置決めされて配置され、続いてそれらのオプトエレクトロニクス素子が相応の給電線によって制御され、オプトエレクトロニクス素子にエネルギが供給されることが多い。多数の個々のチップに分割することによって、一方では光度および色をより良好に調整ことができ、他方では故障が発生する確率が低減される、もしくは修理の実現性を改善することができる、という利点が得られる。したがって、オプトエレクトロニクス素子が不正確に位置決めされて配置されると、不均一な光分布および輝度が生じる可能性があり、このことは障害として認識される虞がある。
【０００６】
したがってこの種の発光手段を製造する際には、より高い輝度、またより均一な輝度を達成することができる方法が必要とされる。
【０００７】
この課題は、独立請求項記載に記載されている構成によって解決される。
【０００８】
本発明の実施形態および発展形態は従属請求に記載されている。
【０００９】
本発明により提案される原理によれば、個々の発光素子が設けられている平坦なチップ実装領域の適切な構造化によって、輝度および均一性（単にエテンデュとも称される）を改善することができる。
【００１０】
このために、１つの実施形態においては、平坦なチップ実装領域を有し、またヒートシンクとして使用される支持体が準備される。支持体は、この種の平坦なチップ実装領域を備えたメタルコアまたは金属基板を有していてもよい。同様に、支持体として、金属性のチップ実装領域を備えたセラミック基板、平坦で必要に応じてメタライジングされたチップ実装領域を備えたプリント回路基板、または、その種の領域を備えたリードフレームを予定することもできる。それぞれの支持体に依存して、別個のチップ実装領域を事前に処理することができる。例えば、チップ実装領域をメタライジングすることができる。支持体としては、平坦なチップ実装領域を形成するために部分領域においてメタライジングすることができ、また表面実装技術（ＳＭＴ）を使用できるあらゆる基板が適している。
【００１１】
平坦なチップ実装領域は、１つの第１の部分領域と少なくとも１つの第２の部分領域を形成するために構造化される。この構造化は、第１の部分領域が構造化後に、はんだを弾く特性を有するように行われる。択一的に、チップ実装領域の構造化によって、第１の部分領域がはんだを弾くようになり、その結果、チップ実装領域は第１の部分領域においてはんだを弾き、第２の部分領域においてはんだを引き寄せる。
【００１２】
「はんだを弾く」または「はんだを弾く特性」という語句は、はんだまたははんだ剤を後に塗布した際に、それらが第１の部分領域を湿らせなくされる、もしくは殆ど湿らせなくさせる、第１の部分領域の特性と解される。したがって、平坦なチップ実装領域にはんだを塗布した後に、はんだは殊に第２の部分領域に集中し、この第２の部分領域を湿らせる。
【００１３】
続いて、少なくとも１つのオプトエレクトロニクス素子、有利にはオプトエレクトロニクス半導体素子が、少なくとも１つの第２の部分領域におけるはんだ上に載置され、支持体に固定される。したがって、第１の部分領域を構造化し、はんだを弾くようにすることによって、はんだ上に載置されたオプトエレクトロニクス素子が第２の部分領域内に固定される。はんだが液体の状態で製造されている場合、第２の部分領域においてのみはんだはチップ実装領域を湿らせるので、はんだの上に浮遊しているオプトエレクトロニクス素子が第２の部分領域内のはんだと「一緒に移動する」。
【００１４】
したがって、はんだを弾く特性と、はんだを引き寄せる特性または湿潤特性とを備えるように、複数の部分領域に平坦なチップ実装領域を構造化することによって、１つまたは複数のオプトエレクトロニクス素子が固定され、かつ、事前に塗布されたはんだによってチップ実装領域と結合される部分領域が形成される。
【００１５】
続いて、オプトエレクトロニクス発光素子への電気的なエネルギの供給に適している、電気的なコンタクトを形成することができる。
【００１６】
これに関して、１つの実施形態においては、ヒートシンクとして使用される支持体を既に電極として形成すること、もしくは平坦なチップ実装領域を電極として形成することは好適である。この場合には、平坦なチップ実装領域がヒートシンクの一部として使用されるだけでなく、オプトエレクトロニクス素子との電気的なコンタクトとしても使用される。
【００１７】
１つの実施形態においては、第２の部分領域内の平坦なチップ実装領域が、はんだによって少なくとも部分的に湿らせることができる、少なくとも１つの金属性の部分層を含む。部分層は例えば金、銀または他の非酸化材料を含有することができる。１つの実施形態においては、平坦なチップ実装領域が、相互に重ねて配置されている、種々の材料から成る種々の部分層を含む。それらの材料として、例えばニッケル、銅、アルミニウム、銀、金、チタンまたはタングステンが考えられる。金層における金が下方に位置する部分層、例えば銅から成る部分層に拡散することを阻止するために、金層をニッケルから成る部分層の上に設けることができる。
【００１８】
本発明による方法の１つの実施形態においては、チップ実装領域を構造化するため、また第１の部分領域を形成するために、チップ実装領域内の金層の一部を除去し、下方に位置するニッケル層を酸化させることが提案される。金層の下方に位置する層、殊にニッケル層の酸化によって、はんだを弾く特性を有する第１の部分領域が形成されるので、第１の部分領域に塗布されるはんだはこの第１の部分領域を湿らせないか、極僅かにしか湿らせない。
【００１９】
１つの実施形態においては、光源、有利にはレーザが準備されることによって、この種の構造化が達成される。続いて、平坦なチップ実装領域の構造化部を形成するために、平坦なチップ実装領域の第１の部分領域が光源によって照射され、少なくとも１つの金属性の部分層が酸化される。１つの実施例においては、第１の部分領域の表面材料が照射によって溶融または蒸発し、その下にある露出された材料が酸化される。第１の部分領域の下方に位置する酸化された材料ははんだを弾く特性を有する。例えば、表面材料として金、アルミニウムまたは銀が考えられ、それらの表面材料は、有利にはレーザを用いた照射によって蒸発する。第１の部分領域の下方に位置し、かつ、別の部分層を形成する材料が露出される。この別の部分層は例えばニッケルを含有することができる。続いて、露出された材料は例えば光源を用いて酸化されるが、他の物理的な方法または化学的な方法によって酸化されても良い。
【００２０】
露出された層がニッケル層の場合、このニッケル層はレーザ照射によって酸化され、そのようにして酸化されたニッケルははんだを弾く。
【００２１】
一般的に、はんだを弾く特性を有する材料を形成するために、平坦なチップ実装領域の表面材料が、物理的または化学的な方法によって化学的に変性され化合される。
【００２２】
別の実施形態においては、はんだストップ層が平坦なチップ実装領域上に被着されることによって、平坦なチップ実装領域が構造化される。このはんだストップ層も同様にはんだを弾く特性を有する。続いて、第１の部分領域および第２の部分領域を形成するために、はんだストップ層が構造化され、続いて第２の部分領域内のはんだストップ層が除去され、その結果、はんだストップ層の下方にある、チップ実装領域の第２の部分領域の表面が再び露出される。はんだストップ層の構造化を例えば適切なマスク法および露光によって行うことができる。その他の個所のはんだストップ層はチップ実装領域に残され、第１の部分領域を形成する。
【００２３】
別の実施形態においては、はんだストップ層が平坦なチップ実装領域上に直接的に選択的に被着され、それにより第１の部分領域が規定される。ここでもまた、はんだストップ層ははんだを弾く特性を有する。はんだストップ層のこのような被着を、雛形を用いる方法またははんだディスペンス法により行うことができる。必要であれば、続いて第２の部分領域の一部の露出および／または加工によって、その部分から不所望に被着されたはんだストップ層を除去し、第２の部分領域がはんだによって湿らせることができる表面を再び有するようにすることができる。
【００２４】
第２の部分領域内の平坦なチップ実装領域上にはんだを塗布するために、はんだディスペンス法が使用される。この方法は、例えば給電部または他の電気的なコンタクトを含むことができ、かつチップ実装領域を包囲する領域よりも深い位置において、チップ実装領域が支持体内にある場合には殊に有利である。
【００２５】
別の実施形態においては、平坦なチップ実装領域を有し、かつ、ヒートシンクとして使用される支持体が準備され、この支持体上にコンタクト層が設けられる。支持体として、プリント回路基板（ＰＣＢ）、セラミック基板、メタルコア、プラスチックまたはこれらの支持体材料の組み合わせが考えられる。
【００２６】
チップ実装領域の外側においては、誘電層が支持体上に平坦に設けられ、これによりチップ実装領域との短絡が回避される。誘電層には、導体路およびコンタクトパッドならびに他の必要な構成素子が蒸着、析出または他のやり方で被着される。さらに、チップ実装領域は第１の部分領域ないし第２の部分領域を形成するために相応に構造化され、続いて、はんだ材料が例えばはんだディスペンス法を用いて少なくとも１つの第２の部分領域に析出される。平坦なチップ実装領域の構造化によって、はんだが少なくとも１つの第２の部分領域へと押し出され、この第２の部分領域を湿らせる。続いて、種々のオプトエレクトロニクス素子が少なくとも１つの第２の部分領域内のはんだ上に載置され、はんだが加熱されることによってチップ実装領域と密に結合される。最後のステップにおいては、電気的なエネルギを供給するための電気的なコンタクトが形成される。
【００２７】
電気的なコンタクトを例えばワイヤボンディングによって形成することができ、このワイヤボンディングにおいてはボンディングワイヤが一方ではオプトエレクトロニクス発光素子と接続され、他方ではチップ実装領域の外側に位置するコンタクトパッドと接続される。
【００２８】
本発明の別の実施形態においては、チップ実装領域が種々の第２の部分領域に分割され、それらの第２の部分領域のうちのそれぞれ隣接する２つの第２の部分領域が第１の部分領域の一部によって隔てられている。このようにして、複数のオプトエレクトロニクス発光素子を、空間的に若干離れてはいるが、非常に短い距離を置いて、チップ実装領域に固定することができる。例えば、種々の波長の光を放射するために、全体として所望の発光パターンが得られるようにオプトエレクトロニクス発光素子をチップ実装領域上に配置することができる。殊に、種々の発光素子をチップ実装領域上に配置することによって、混色、例えば白色を実現することができる。２つの部分領域間において第１の部分領域を適切に薄く構造化することによって、種々のオプトエレクトロニクス発光素子を実質的に隙間なく接合させることが達成される。
【００２９】
以下では、添付の図面を参照しながら複数の実施例に基づき本発明を詳細に説明する。
【図面の簡単な説明】
【００３０】
【図１】本願発明により提案される原理にしたがい製造された、発光手段の断面図を示す。
【図２】本願発明により提案される原理にしたがい製造された、発光手段の平坦なチップ実装領域の平面図を示す。
【図３】別の実施形態によるチップ実装領域の平面図を示す。
【図４Ａ】本発明による方法の実施例を説明するための積層体の断面図を示す。
【図４Ｂ】本発明による方法の実施例を説明するための積層体の断面図を示す。
【図４Ｃ】本発明による方法の実施例を説明するための積層体の断面図を示す。
【図４Ｄ】本発明による方法の実施例を説明するための積層体の平面図を示す。
【図４Ｅ】本発明による方法の実施例を説明するための積層体の断面図を示す。
【図５Ａ】発光手段を製造するための本発明による方法の別の実施例の俯瞰図を示す。
【図５Ｂ】発光手段を製造するための本発明による方法の別の実施例の俯瞰図を示す。
【図５Ｃ】発光手段を製造するための本発明による方法の別の実施例の俯瞰図を示す。
【図５Ｄ】発光手段を製造するための本発明による方法の別の実施例の俯瞰図を示す。
【００３１】
以下の実施例および図面においては、同一の構成部材または同様に機能する構成部材にはそれぞれ同一の参照符号を付してある。図面および大きさの比率、殊に個々の部分領域相互間の大きさの比率および層相互間の大きさの比率は基本的には縮尺通りのものではないと解するべきである。むしろ、それらは本発明の個々の態様を説明するために使用される。より良い理解のため、またはより見易くするために、それらの構成部材は過度に大きく、もしくは過度に厚く示している場合もある。
【００３２】
図１は、本発明により提案される原理にしたがい製造された、発光手段の部分断面図を示す。発光手段１は、ヒートシンクとして使用される支持体１０ａの上に設けられている。この支持体は一貫した銅コア１０を含み、この銅コア１０は十分な安定性を有し、かつ、駆動時に発光素子１００によって生じる熱を排出するには十分に大きい熱容量を有する。さらに銅コア１０は、この銅コア１０を発光素子１００のための背面側の電極として使用できるという利点を有する。
【００３３】
択一的に、セラミック基板も金属性のチップ実装領域を備えた支持体として使用することができる。
【００３４】
銅コア１０の上には、オプトエレクトロニクス素子１００をより良好に固定するために、付加的な部分層１１および１２が設けられている。これらの部分層によって、後に塗布されてその上に発光素子１００が固定されることになる、はんだのより良好な湿潤が実現される。この実施例において、個々の部分層はニッケルから成る部分層１１と、この部分層１１の上に設けられている金層１２とを含む。金層１２は下方に設けられている層の不所望な酸化を阻止し、したがってその層の寿命を延ばす。
【００３５】
ニッケル部分層１１の上において銅コア１０と導電的に接触している金層１２の上には、部分的に誘電層１３が設けられている。この誘電層１３の上にはコンタクトラグ１４が蒸着されており、このコンタクトラグ１４は後にボンディングワイヤ１１７を介する発光素子１００との接触接続を実現する。
【００３６】
チップ実装領域Ａにおいては、はんだ１５の上における発光素子１００の固定を保証するために、部分層１１および１２が個々の部分領域１７に構造化されている。このはんだ１５は第２の部分領域１２ａ内に塗布されており、この第２の部分領域１２ａは構造化された部分領域１７によって包囲されている。図面から見て取れるように、はんだは構造化された部分領域１７を湿らせることなく、チップ実装領域の第２の部分領域１２ａのみを湿らせる。つまり、はんだの上に置かれて取り付けられたオプトエレクトロニクス素子は第２の部分領域１２ａ内に固定される。例えば発光ダイオードの形態の発光素子１００は、光の放出を改善するために背面側に配置されているミラー層１１５を含む。
【００３７】
さらに、発光素子１００は１つまたは複数の部分層４２を含み、これらの部分層のうちの少なくとも１つは、光放射に適した層を有する。１つの実施形態においては、発光素子を薄膜発光ダイオードとして構成することができる。この種の発光素子の相応の製造方式は当業者には周知であるので、ここで改めて説明することは省略する。
【００３８】
この実施例においては、発光素子１００はその表面にコンタクト１１６を有し、このコンタクト１１６はボンディングワイヤ１１７を介して、発光素子および誘電層１３の表面における相応のコンタクトパッドおよびコンタクトラグ１４と固定されている。
【００３９】
構造化された第１の部分領域１７は薄いニッケル酸化層１６によって被覆されている。金層を除去し、続いて酸化を行うことによって形成される、このニッケル酸化層ははんだを弾くので、チップ実装領域上にはんだ材料が塗布されても、この部分領域は湿らされない。続いて、異なる接着力によって、はんだの上に置かれた発光素子が大部分のはんだと共に部分領域へと引き寄せられる。２つの部分領域１７および１２ａへとチップ実装領域を構造化したことによって、チップ実装領域内の発光素子の位置が正確に規定される。
【００４０】
この種の発光素子を製造するために、この実施例においては金層１２ａがレーザによって除去される。このために、レーザビームがチップ実装領域に向かって放射され、チップ実装領域に沿って案内されるので、レーザビームが通過した個所において部分層１２が蒸発し、部分領域１７が規定される。レーザビームによるエネルギの付加的な供給と同時に、下方にあるニッケル層１１が酸素によって酸化される。ニッケル層１１はそれ以降、はんだを弾く特性を有する。はんだを後に塗布する際には、使用される融剤が構造化された部分領域１７内のニッケル酸化層１６を再度縮小させることなく、構造化が再び終了されることを顧慮しなければならない。
【００４１】
構造化の後に、はんだが塗布され、例えばはんだディスペンス法、すなわちはんだを計量分配する方法によりはんだが塗布される。載置された発光素子１００ははんだによって第２の部分領域１２ａ上に位置決めされ、そこに固定される。続いて、ワイヤボンディング方法によって、コンタクトワイヤ１１７が発光素子ないしオプトエレクトロニクス素子１００と電気的に接触接続される。
【００４２】
図２は、種々の構造化の実現形態を説明するための平面図を示す。比較的大きい支持体の一部を形成することができるチップ実装領域の平面図が示されている。チップ実装領域は２つの主領域を含み、それらの主領域はそれぞれ第１の部分領域および第２の部分領域に構造化されている。第１の主領域においては、チップ実装領域が、周囲を包囲する部分領域２４によって構造化されているので、この部分領域２４内には露出された面２３が存在している。この面２３が第２の部分領域を形成する。この面上にはディスペンス法、析出法またはプリント法によってはんだ材料を塗布することができる。周囲を包囲する部分領域２４はこれに対してはんだを弾く特性を有しているので、はんだ材料は実質的に領域２３に集中する。
【００４３】
構造化されたチップ実装領域の第２の主領域は２つの第２の部分領域２２ａおよび２２ｂに分割されており、これらの第２の部分領域２２ａおよび２２ｂは構造化されたウェブ２１ｂによって相互に分離されている。ここでもまた、部分領域２２ａおよび２２ｂが、はんだを弾く特性を有する第１の部分領域２１ａによって完全に包囲されている。２つの第２の部分領域２２ａおよび２２ｂにおいて析出されるはんだ材料は構造化されたウェブ２１ｂによって隔てられるので、この実施形態においては例えば２つの別個のオプトエレクトロニクス素子を個々の部分領域２２ａおよび２２ｂにおいて位置決めすることができる。
【００４４】
部分領域２３ならびに２２ａおよび２２ｂの表面は金属性であるので、塗布されたはんだ材料は、一方ではオプトエレクトロニクス素子の駆動時の熱排出に使用され、それと同時に他方では背面側の電気的なコンタクトを形成することができる。
【００４５】
ここで提案されるチップ実装領域の構造化によって、幾何学的に種々に配置される部分領域を設けることができ、またそれらの部分領域内にオプトエレクトロニクス素子を正確に位置決めすることができる。これによって、光放射のエテンデュおよび均一性を全体的に改善することができる。
【００４６】
図３には、これに関連して、矩形の部分領域３１が構造化されている、比較的複雑なチップ実装領域の平面図を示す。それらの部分領域３１は共通の中心点の周りに環状に配置されている。支持体における適切な結線によって、オプトエレクトロニクス素子を個別に制御することができ、したがって種々の光学用途を実現することができる。
【００４７】
部分領域の種々の大きさおよび形状は、種々のオプトエレクトロニクス素子を設けることを許容するものであり、またそれと同時に、その種々の放射特性を考慮できるものでもある。例えば、異なる波長を有する光を放射するために、適切な素子を相互に隣接させて配置することによって、混色を形成することもできる。構造化の後にはんだを弾く特性を有する、チップ実装領域の第１の部分領域は非常に薄い層厚を有することができるので、駆動時に光出力および放射の品質が低下することなく、素子を十分に近い位置で並べて配置することができる。それどころか、隣接する２つの第２の部分領域を隔て、かつ、はんだを弾く特性を有する第１の部分領域の厚さを適切に選択することによって、第１の部分領域の厚さよりも短い間隔でオプトエレクトロニクス素子を並べて配置し固定することも可能である。
【００４８】
それと同時に、種々の用途も実現するために、種々のオプトエレクトロニクス素子を個別に駆動制御することができる。チップ実装領域の構造化によって、相応に大面積のオプトエレクトロニクス素子に比べて製造時の許容差がより大きく、また故障が少ない、比較的小さいオプトエレクトロニクス素子を使用することができる。
【００４９】
図４Ａから図４Ｅには、オプトエレクトロニクス素子を備えたデバイスを製造するための方法の実施例が示されている。
【００５０】
図４Ａによる第１のステップにおいては、ヒートシンクとして使用される支持体４が準備される。この支持体４は、主としてヒートシンクとして使用される銅コア４０を含むが、他の材料を含有することもできる。銅コア４０の上には誘電層４１が設けられており、この誘電層４１は銅コア４０と誘電層４１の上に設けられている導電層４２との間の短絡を阻止すべきものである。ここでは誘電層４１も十分な熱伝性を有する。
【００５１】
導電層４２は複数のメタライジング層を含むが、それらのメタライジング層はここでは見易くするために詳細には示していない。例えば、誘電層４１の上には先ず銅から成るメタライジング層が設けられる。この銅から成るメタライジング層の上には続いてニッケルが蒸着され、このニッケルの上には酸化を阻止するために薄い金層がさらに設けられる。銅層と金層との間に配置されるニッケル層は、金が銅層に拡散して銅層が酸化することを阻止するために必要である。ここで提案される銅・ニッケル・金によるコーティングの代わりに、他の材料によるコーティングを使用することもできる。例えば、銅および銀から成る部分層、もしくはニッケルおよび銀から成る部分層も、後に載置される発光素子の固定に適している。
【００５２】
誘電層４１は数μｍの厚さを有し、この誘電層４１の上に設けられている銅メタライジング層は３５μｍから７０μｍ以上の厚さを有することができ、またニッケル層は約１０μｍから２０μｍの厚さを有する。
【００５３】
チップ実装領域を構造化するため、また、第１の部分領域および第２の部分領域に分割し、第１の部分領域がはんだを弾く特性を有するようにするために、部分層４２上にはんだストップ層が大面積で析出される。この結果は図４Ｂに示されている。続いて、フォトマスク法を用いてはんだストップ層が構造化され、はんだストップ層は個々の第１の部分領域４３ａ，４３ｂおよび４３ｃへと分割される。はんだストップ層としては、例えば非常に不感光性のフォトラックまたは他の有機層も適している。少なくとも素子の製造が完了するまでは、はんだストップ層は安定していることが望ましい。
【００５４】
個々の部分領域４３ａ，４３ｂおよび４３ｃの間には、はんだストップ層として機能するフォトレジスト層の露光されない部分が除去され、したがって第２の部分領域４４が規定される。露光されない領域が除去された後には、メタライジング層４２の表面が再び露出される。
【００５５】
図４Ｄは、構造化された個々の第１の部分領域４３ａ，４３ｂ，４３ｃおよび第２の部分領域４４を説明するための、支持体の部分平面図を示す。線分Ｉ’−Ｉに沿った断面は、図４Ｃによる断面図に相当する。第２の部分領域４４においては、金属性の表面が露出している。
【００５６】
平面図の下側の領域には付加的なコンタクトパッド４５が露出しており、これらのコンタクトパッド４５は誘電性の保護層４６によって包囲されている。線分ＩＩ’−ＩＩに沿った断面は図４Ｅに示されている。メタライジング層４２の上には電気的な絶縁のために、別の誘電層４７が設けられている。択一的に、はんだストップ層が絶縁性の作用を有する限りは、はんだストップ層によって層４７を形成することもできる。誘電層４７上には、コンタクトラグおよびコンタクトパッドとしてのコンタクトエレメント４５が析出されている。コンタクトパッドの酸化を阻止するため、また短絡が発生する確率を低下させるために、コンタクトパッド４５は別の誘電性の保護層４６によって包囲されている。図示されている実施例においては、電気的なエネルギをコンタクトパッド４５に供給するためのコンタクトラグは保護層４６によって被覆されている。
【００５７】
したがって、コンタクトパッド４５のみが露出しており、このコンタクトパッド４５は例えばボンディングワイヤ接続部を介して、部分領域４４内のオプトエレクトロニクス素子と接続されている。ここでは図示していない支持体４の部分では、誘電層４７内にコンタクト孔が設けられており、それらのコンタクト孔は金属性の層４２との電気的なコンタクトを実現し、したがって部分領域４４内のオプトエレクトロニクス素子を実現する。
【００５８】
図５Ａから図５Ｄは、発光手段を製造するための本発明による方法の別の実施例を示す。この方法において、ヒートシンクとして使用される支持体５０、例えば銅コア、セラミックコア、プリント回路基板、リードフレームまたは、高い熱伝導率を有する同様の支持体は、チップ実装領域５１ならびにワイヤボンディング領域５２において、金属性の導電層によって被覆される。ワイヤボンディング領域５２およびチップ実装領域５１は導電的に接触している。ヒートシンクとして使用される支持体にさらに設けられている切欠部は固定エレメントを表し、それらの固定エレメントを用いて、後に製造される素子を別の構成要素に固定することができる。
【００５９】
図５Ｂは、ラミネート技術を用いた、相応の切欠部を備えたモジュール構造のための薄膜回路基板を示す。薄膜回路基板５０ａはプラスチックを含有し、その内部において、１つまたは複数の層内に種々のコンタクト線路５５から５８が埋め込まれている。薄膜回路基板の表面には、コンタクトエレメント５４，５４ａ，５６，５６ａおよび５７が配置されている。これらのコンタクトエレメントは露出されており、他方では、損傷から保護するために、コンタクト線路５５を薄い保護層によって被覆することができる。コンタクトエレメントは例えば銅層ないし薄い銅・ニッケル・金メタライジング層を含む。コンタクトラグ５７のうちの幾つかは給電線５５を介してコンタクトラグ５４と接続されている。さらに、図５Ａによる構造化されたチップ実装領域５１および構造化されたワイヤボンディング領域５２に事後的にアクセスできるようにするために、中央に切欠部５３が設けられている。別のコンタクトエレメント５６ａ，５６および５７には表面実装技術によって種々の構成要素を実装することができる。
【００６０】
後続のステップにおいては、薄膜回路基板がヒートシンクとして使用される支持体５０に固定され、例えばラミネートすることができる。このために好適には、ラミネートの前に薄いフォトレジスト層が、チップ実装領域５１およびワイヤボンディング領域５２を除いて支持体５０の上に被着される。支持体における回路基板のラミネートによって、薄膜回路基板と支持体の密な結合が実現される。さらにはそれと同時に、支持体がヒートシンクとして機能する。
【００６１】
コンタクトエレメント５４が切欠部および構造化されたチップ実装領域５１の近傍に配置されている。別のコンタクト部５４ｂは支持体５０の構造化されたワイヤボンディング領域５２の近傍に設けられている。
【００６２】
図５Ｄに示されている後続のステップにおいては、はんだディスペンス法を用いてはんだペーストが構造化されたチップ実装領域５１上に塗布される。はんだの滲みはチップ実装領域の構造化によって、また第１の部分領域および第２の部分領域への分割によって阻止される。チップ実装領域の第１の部分領域ははんだを弾く特性を有する。これによって、塗布されたはんだ材料は第２の部分領域のみを湿らせる。続いて、半導体素子６０がチップ実装領域に配置される。接着力によって、はんだペーストは個々のオプトエレクトロニクス素子をそれぞれの第２の部分領域へと押し出し、これによって図５Ｄに示されている規則的な配置構成が得られる。
【００６３】
この実施例においては、薄膜回路基板のラミネートがはんだの塗布前およびオプトエレクトロニクス素子の被着前に行われた。しかしながらこのことは必ずしも必要ではない。同様に、種々の方法、例えばはんだディスペンス法またはプリント法を用いて、はんだ材料をチップ実装領域に塗布し、それによってオプトエレクトロニクス素子を固定することができる。続いて、薄膜回路基板が支持体に固定される。
【００６４】
図５Ａから図５Ｄに示した実施例においては、６個の個々のオプトエレクトロニクス素子が２列３行の形態でチップ実装領域に固定される。したがって、チップ実装領域は６個の矩形の第２の部分領域に分割されている。個々のコンタクトパッド５４はボンディングワイヤを介して、オプトエレクトロニクス素子６０におけるコンタクトパッドと接続される。構造化されたワイヤボンディング領域５２は、コンタクトワイヤを介してラミネート支持体におけるコンタクトパッド５４ａに接続される。
【００６５】
続いて、はんだディスペンス法を用いて、別のコンタクトパッド上にはんだ材料を析出させ、後に、表面実装素子５９ｃ，５９ｂないしチップモジュール５９ａを固定することができる。被着された保護リング６１は、コンタクトパッド５４，５４ａと、チップ実装領域５１およびワイヤボンディング領域５２を有する切欠領域とを包囲する。保護リング６１によって、コンタクトパッド５６，５７および５６ａのためのはんだを、はんだディスペンス法を用いる代わりに、他のやり方で、例えばシルクスクリーンまたは雛形を用いたプリントにより塗布することができる。
【００６６】
第１の部分領域および第２の部分領域に分割するためにチップ実装領域を構造化することによって、オプトエレクトロニクス素子、また一般的には発光素子をはんだ材料によって、事前に良好に規定された位置に固定することができる。これによって、大面積のチップ実装領域内での個々の構成要素の位置決めが改善される。
【００６７】
このために、第１の部分領域は構造化の後にはんだを弾くようになる。すなわち、塗布されたはんだ材料はこの部分領域を湿らせない。相応に、はんだ材料の上にオプトエレクトロニクス素子が配置される場合には、オプトエレクトロニクス素子がはんだ材料によって第２の部分領域へと押し出され、そこにおいて固定される。構造化は例えば、はんだストップ層を相応に設けることによって実施することができる。択一的に、ヒートシンクとして使用される支持体において、チップ実装領域内に設けられている金属層を除去するか、酸化させることによって、はんだを弾く特性を備えさせるようにすることも可能である。後者の場合には、レーザ構造化法を使用して、殊に精確で狭い構造化部が実現される。
【図１】
0005766122.tif 000002
【図２】
0005766122.tif 000003
【図３】
0005766122.tif 000004
【図４Ａ】
0005766122.tif 000005
【図４Ｂ】
0005766122.tif 000006
【図４Ｃ】
0005766122.tif 000007
【図４Ｄ】
0005766122.tif 000008
【図４Ｅ】
0005766122.tif 000009
【図５Ａ】
0005766122.tif 000010
【図５Ｂ】
0005766122.tif 000011
【図５Ｃ】
0005766122.tif 000012
【図５Ｄ】
0005766122.tif 000013