(57)【特許請求の範囲】
【請求項１】
ドリフト領域としての第１導電型カラム領域（４）および第２導電型カラム領域（５）が第１導電型層（３）の上に形成されていると共に、前記第１導電型カラム領域（４）および前記第２導電型カラム領域（５）によってスーパージャンクション構造が構成された半導体基板（６）を備え、
前記半導体基板（６）のうち半導体素子（９）が形成された領域がセル領域（１）とされ、当該セル領域（１）の外周に設けられた領域が周辺領域（２）とされている半導体装置であって、
前記セル領域（１）には前記半導体素子（９）の素子電極（１２、１７）が設けられ、前記周辺領域（２）において前記半導体基板（６）に電気的に接続された最外周電極（２１）が設けられており、
前記周辺領域（２）には、前記スーパージャンクション構造の上に第２導電型層（７）が形成され、前記第２導電型層（７）の上に、前記素子電極（１２、１７）と前記最外周電極（２１）とを電気的に接続すると共に前記素子電極（１２、１７）と前記最外周電極（２１）との間の電圧を複数段に分割する電位分割領域（２３）が設けられており、
前記電位分割領域（２３）は、その少なくとも一部が、前記半導体基板（６）の厚み方向から見て前記周辺領域（２）と重なっており、
さらに、前記周辺領域（２）に、前記スーパージャンクション構造を構成する前記第１導電型カラム領域（４）と前記第２導電型カラム領域（５）との不純物濃度のバランスが前記セル領域（１）側とは反対側に向かって連続的に変化するチャージバランス変化領域（２７）が備えられていることを特徴とする半導体装置。
【請求項２】
前記電位分割領域（２３）は、前記第１導電型層（３）の面方向において、前記スーパージャンクション構造における電位分布が等間隔になるように、前記素子電極（１２、１７）側から前記最外周電極（２１）側に向かって、前記素子電極（１２、１７）と前記最外周電極（２１）との間の電圧を複数段に分割することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１導電型層（３）の面方向における前記セル領域（１）側から前記最外周電極（２１）側までの前記電位分割領域（２３）の長さは、前記第２導電型層（７）の表面から前記第１導電型層（３）に達する深さよりも長いことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記最外周電極（２１）は、前記半導体基板（６）の厚み方向から見て前記スーパージャンクション構造と重なるように設けられていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
【請求項５】
前記周辺領域（２）のうちの前記チャージバランス変化領域（２７）が、前記セル領域（１）と隣接していることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。
【請求項６】
前記スーパージャンクション構造を構成する前記第１導電型カラム領域（４）および前記第２導電型カラム領域（５）は、前記セル領域（１）と前記周辺領域（２）の全体にわたって繰り返し配置されており、
前記第１導電型カラム領域（４）および前記第２導電型カラム領域（５）が繰り返し配置された方向を繰り返し方向とすると、
前記周辺領域（２）では、前記第１導電型層（３）の面方向において前記繰り返し方向に垂直な方向における前記第２導電型カラム領域（５）の幅が当該第２導電型カラム領域（５）の端部（５ａ）に向かって連続的に狭くなっていることにより、前記チャージバランス変化領域（２７）における前記不純物濃度のバランスが連続的に変化していることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置。
【請求項７】
前記セル領域（１）と前記周辺領域（２）とで、前記第１導電型カラム領域（４）と前記第２導電型カラム領域（５）が繰り返されるピッチは一定とされつつ、前記周辺領域（２）において前記セル領域（１）から反対側に向かって前記第２導電型カラム領域（５）の幅が連続的に狭くなることにより、前記チャージバランス変化領域（２７）における前記不純物濃度のバランスが連続的に変化していることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記周辺領域（２）では、前記スーパージャンクション構造を構成する前記第１導電型カラム領域（４）および前記第２導電型カラム領域（５）は、前記セル領域（１）を囲むリング状にレイアウトされていると共に、前記セル領域（１）とは反対側に向かって前記第１導電型カラム領域（４）および前記第２導電型カラム領域（５）が繰り返し配置されており、
前記第１導電型カラム領域（４）および前記第２導電型カラム領域（５）が繰り返し配置された方向を繰り返し方向とすると、
前記周辺領域（２）では、前記繰り返し方向において、前記セル領域（１）から離れるほど、前記第１導電型カラム領域（４）の幅が広くなることにより、前記チャージバランス変化領域（２７）における前記不純物濃度のバランスが連続的に変化していることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置。
【請求項９】
前記スーパージャンクション構造は、前記第１導電型カラム領域（４）に対して前記第２導電型カラム領域（５）がドット状に点在させられた構造とされ、
前記セル領域（１）では、前記第２導電型カラム領域（５）の形成されている割合が前記セル領域（１）よりも前記周辺領域（２）の方が小さく、当該割合が前記セル領域（１）の外周方向に向かうに連れて小さくされていることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置。
【請求項１０】
前記スーパージャンクション構造は、前記セル領域（１）では、前記第１導電型カラム領域（４）および前記第２導電型カラム領域（５）が、前記第１導電型層（３）の面方向と平行な一方向をカラム長手方向とし、該長手方向に対する垂直方向をカラム繰り返し方向として繰り返し交互に形成されることで構成され、前記周辺領域（２）では、前記第２導電型カラム領域（５）が前記セル領域（１）の周囲を囲む多重枠状で構成され、
前記周辺領域（２）において、前記多重枠状で構成された前記第２導電型カラム領域（５）の間隔が前記セル領域（１）の外周方向に向かうに連れて広くされていることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セル領域とこのセル領域の周囲の周辺領域とを備えた半導体装置に関する。
【背景技術】
【０００２】
従来より、耐圧とオン抵抗とを改善する半導体デバイスとして、スーパージャンクションＭＯＳトランジスタ（以下、ＳＪＭＯＳという）が知られている。このＳＪＭＯＳでは、短冊状のＮ型カラムとＰ型カラムとが半導体基板の面方向に交互に繰り返し配列された繰り返し構造（ＰＮカラム）すなわちスーパージャンクション構造を備えている。この構造により、電流が流れやすい通電経路が形成されるので低オン抵抗となり、スーパージャンクション構造によって電界集中が回避されるので高耐圧が得られる。つまり、高耐圧と低オン抵抗の両立を実現している。
【０００３】
ここで、耐圧を確保するためには、外周部の耐圧構造も重要である。そこで、例えば特許文献１には、外周部である周辺領域での耐圧を確保するために、周辺領域のカラムは、外側に向かって一旦Ｐリッチになった上で、このＰリッチの領域のさらに外側がＮリッチになる構造が提案されている。このような不純物濃度の分布により、周辺領域の耐圧を大きくすることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−７３６１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記従来の技術では、周辺領域においてＰリッチのさらに外側にＮリッチの領域が位置する構造になっている。このため、ＰＮカラムにおける等電位線がこのＰリッチの領域によって基板裏面側に引っ張られ、逆に、Ｐリッチよりもさらに外側のＮリッチの領域においては等電位線が基板表面側に引っ張られてしまう。
【０００６】
特に、Ｎリッチの領域における等電位線の先端は基板表面側に延びることになるが、その先端の位置が固定されるわけではないので、Ｎリッチの領域における各等電位線の先端が一箇所に集中する可能性がある。これにより、電界集中が起こり、ひいては耐圧が低下してしまうという問題があった。
【０００７】
本発明は上記点に鑑み、周辺領域で耐圧を確保する構造において、周辺領域に電界を集中させずに耐圧を確保することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、請求項１に記載の発明では、ドリフト領域としての第１導電型カラム領域（４）および第２導電型カラム領域（５）が第１導電型層（３）の上に形成されていると共に、第１導電型カラム領域（４）および第２導電型カラム領域（５）によってスーパージャンクション構造が構成された半導体基板（６）を備え、半導体基板（６）のうち半導体素子（９）が形成された領域がセル領域（１）とされ、当該セル領域（１）の外周に設けられた領域が周辺領域（２）とされている半導体装置であって、以下の点を特徴としている。
【０００９】
まず、セル領域（１）には半導体素子（９）の素子電極（１２、１７）が設けられ、周辺領域（２）において半導体基板（６）に電気的に接続された最外周電極（２１）が設けられている。
【００１０】
さらに、周辺領域（２）には、スーパージャンクション構造の上に第２導電型層（７）が形成され、第２導電型層（７）の上に、素子電極（１２、１７）と最外周電極（２１）とを電気的に接続すると共に素子電極（１２、１７）と最外周電極（２１）との間の電圧を複数段に分割する電位分割領域（２３）が設けられている。
【００１１】
そして、電位分割領域（２３）は、その少なくとも一部が、半導体基板（６）の厚み方向から見て周辺領域（２）と重なっていることを特徴とする。
【００１２】
このように、周辺領域（２）の上に電位分割領域（２３）が位置しているので、周辺領域（２）にトラップされる電荷の影響に対する遮蔽効果を実現でき、ひいては耐圧の変動を防ぐことができる。したがって、周辺領域（２）に電界を集中させずに耐圧を確保することができる。
さらに、請求項１に記載の発明では、周辺領域（２）に、スーパージャンクション構造を構成する第１導電型カラム領域（４）と第２導電型カラム領域（５）との不純物濃度のバランスがセル領域（１）側とは反対側に向かって連続的に変化するチャージバランス変化領域（２７）を備えていることを特徴としている。
このような構造では、電位分割領域（２３）と周辺領域（２）に形成したチャージバランス変化領域（２７）と重なるようにできるため、半導体基板（６）の表面の電位分布と電位分割領域（２３）が構成する表面電位分布とを一致させることができる。このため、例えば電位分割領域（２３）にセル領域（１）を囲むようにガードリング（１９）を備えることができるが、このガードリング（１９）の有無で耐圧に差が生じなくなる。このため、さらに耐圧低下に対するチャージバランスマージンを広く確保できるという効果が得られる。
【００１３】
請求項２に記載の発明では、電位分割領域（２３）は、第１導電型層（３）の面方向において、スーパージャンクション構造における電位分布が等間隔になるように、素子電極（１２、１７）側から最外周電極（２１）側に向かって、素子電極（１２、１７）と最外周電極（２１）との間の電圧を複数段に分割することを特徴とする。これによると、電位分割領域（２３）において等間隔で電位を固定できるので、耐圧低下に対する不純物濃度のばらつきのマージン（チャージバランスマージン）を広く確保することができる。
【００１４】
請求項３に記載の発明では、第１導電型層（３）の面方向におけるセル領域（１）側から最外周電極（２１）側までの電位分割領域（２３）の長さは、第２導電型層（７）の表面から第１導電型層（３）に達する深さよりも長いことを特徴とする。これにより、周辺領域（２）の耐圧が低下してしまうことを防止できると共に、周辺領域（２）における耐圧を確実に確保できる（図５参照）。
【００１５】
請求項４に記載の発明では、最外周電極（２１）は、半導体基板（６）の厚み方向から見てスーパージャンクション構造と重なるように設けられていることを特徴とする。これによると、スーパージャンクション構造に形成される電位の分布の広がりを最外周電極（２１）によって抑えることができる。
【００１８】
請求項５に記載の発明では、周辺領域（２）のうちのチャージバランス変化領域（２７）が、セル領域（１）と隣接していることを特徴とする。これによると、セル領域（１）に隣接して等電位線が変化しているので、キャリアの高注入状態においてセル領域（１）の等電位線が移動したときに周辺領域（２）の等電位線が追従しやすく、これにより電界集中によるアバランシェ発生を抑制することができる。
【００１９】
請求項６に記載の発明のように、スーパージャンクション構造を構成する第１導電型カラム領域（４）および第２導電型カラム領域（５）は、セル領域（１）と周辺領域（２）の全体にわたって繰り返し配置されている。また、第１導電型カラム領域（４）および第２導電型カラム領域（５）が繰り返し配置された方向を繰り返し方向とする。そして、周辺領域（２）では、第１導電型層（３）の面方向において繰り返し方向に垂直な方向における第２導電型カラム領域（５）の幅が当該第２導電型カラム領域（５）の端部（５ａ）に向かって連続的に狭くなっていることにより、チャージバランス変化領域（２７）における不純物濃度のバランスが連続的に変化している構造としても良い。
【００２０】
請求項７に記載の発明のように、セル領域（１）と周辺領域（２）とで、第１導電型カラム領域（４）と第２導電型カラム領域（５）が繰り返されるピッチは一定とされつつ、周辺領域（２）においてセル領域（１）から反対側に向かって第２導電型カラム領域（５）の幅が連続的に狭くなることにより、チャージバランス変化領域（２７）における不純物濃度のバランスが連続的に変化している構造としても良い。
【００２１】
一方、請求項８に記載の発明のように、周辺領域（２）では、スーパージャンクション構造を構成する第１導電型カラム領域（４）および第２導電型カラム領域（５）は、セル領域（１）を囲むリング状にレイアウトされていると共に、セル領域（１）とは反対側に向かって第１導電型カラム領域（４）および第２導電型カラム領域（５）が繰り返し配置されている。また、第１導電型カラム領域（４）および第２導電型カラム領域（５）が繰り返し配置された方向を繰り返し方向とする。そして、周辺領域（２）では、繰り返し方向において、セル領域（１）から離れるほど、第１導電型カラム領域（４）の幅が広くなることにより、チャージバランス変化領域（２７）における不純物濃度のバランスが連続的に変化している構造としても良い。
【００２２】
請求項９に記載の発明では、スーパージャンクション構造は、第１導電型カラム領域（４）に対して第２導電型カラム領域（５）がドット状に点在させられた構造とされ、セル領域（１）では、第２導電型カラム領域（５）の形成されている割合がセル領域（１）よりも周辺領域（２）の方が小さく、当該割合がセル領域（１）の外周方向に向かうに連れて小さくされていることを特徴としている。
【００２３】
このように、第１導電型カラム領域（４）に対して第２導電型カラム領域（５）をドット状に形成してチャージバランス変化領域（２７）を構成しても良い。このような構造としても、請求項１または５に示した効果を得ることができる。
【００２４】
請求項１０に記載の発明では、スーパージャンクション構造は、セル領域（１）では、第１導電型カラム領域（４）および第２導電型カラム領域（５）が、第１導電型層（３）の面方向と平行な一方向をカラム長手方向とし、該長手方向に対する垂直方向をカラム繰り返し方向として繰り返し交互に形成されることで構成され、周辺領域（２）では、第２導電型カラム領域（５）がセル領域（１）の周囲を囲む多重枠状で構成され、周辺領域（２）において、多重枠状で構成された第２導電型カラム領域（５）の間隔がセル領域（１）の外周方向に向かうに連れて広くされていることを特徴としている。
【００２５】
これにより、第１導電型カラム領域（４）のキャリアが増えるので、チャージバランス変化領域（２７）では第１導電型不純物の割合が第２導電型不純物の割合より大きくなる。このようにして、チャージバランス変化領域（２７）における不純物濃度のバランスを連続的に変化させることができる。
【００２６】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１実施形態に係る半導体装置の平面図である。
【図２】図１のＡ−Ａ断面図である。
【図３】周辺領域のガードリングとツェナーダイオードを示した平面図である。
【図４】（ａ）は周辺領域におけるＰ型カラム領域の幅を一律に変化させた平面図であり、（ｂ）は周辺領域におけるＰ型カラム領域の幅を連続的に変化させた平面図である。
【図５】電位分割領域の長さと耐圧との関係を示した図である。
【図６】周辺領域に電位分割領域が設けられていない構造において、（ａ）は周辺領域におけるＮ型の不純物濃度が一定とされたときの電位分布のシミュレーション結果であり、（ｂ）は周辺領域におけるＮ型の不純物濃度が連続的に変化した構造の電位分布のシミュレーション結果を示した図である。
【図７】図６の構造に電位分割領域を設けた構造における電位分布のシミュレーション結果を示した図である。
【図８】周辺領域の余剰濃度と半導体装置の耐圧との関係を示した図である。
【図９】本発明の第２実施形態に係る半導体装置の断面図である。
【図１０】本発明の第３実施形態に係る半導体装置のスーパージャンクション構造の平面図である。
【図１１】（ａ）は本発明の第４実施形態に係る半導体装置の周辺領域の断面図であり、（ｂ）はガードリングが設けられていない半導体装置の周辺領域の断面図である。
【図１２】図１１（ａ）および図１１（ｂ）に示される構造において、層間絶縁膜と絶縁層との間にトラップされる電荷Ｑと耐圧との関係を示した図である。
【図１３】本発明の第５実施形態に係る半導体装置の平面図である。
【図１４】本発明の第６実施形態に係る半導体装置の平面図である。
【図１５】本発明の第７実施形態に係る半導体装置の断面図である。
【図１６】本発明の第８実施形態に係る半導体装置の平面図である。
【図１７】（ａ）、（ｂ）は、共に、他の実施形態に係るスーパージャンクション構造のコーナー部近辺でのＮ型カラム領域の濃度分布を示した平面図である。
【発明を実施するための形態】
【００２８】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。また、以下の各実施形態で示されるＮ型、Ｎ＋型は本発明の第１導電型に対応し、Ｐ型は本発明の第２導電型に対応している。
【００２９】
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。図１は、本実施形態に係る半導体装置の平面図である。この図に示されるように、半導体装置は、半導体素子が形成されたセル領域１と、周辺領域２とを備えている。四角形状のセル領域１を囲うように、セル領域１の外周に周辺領域２が設けられている。
【００３０】
図２は、図１のＡ−Ａ断面図であり、セル領域１の外縁部を含んだ周辺領域２の断面を示したものである。図２に示されるように、セル領域１には多数のＭＯＳＦＥＴが形成されている。
【００３１】
まず、半導体装置は、Ｎ＋型のドレイン層３の上に、ドリフト領域としてＮ型カラム領域４およびＰ型カラム領域５が形成されていると共に、これらＮ型カラム領域４およびＰ型カラム領域５がドレイン層３の面方向と平行な一方向に繰り返し配置されたスーパージャンクション構造が構成された半導体基板６を備えている。
【００３２】
また、スーパージャンクション構造の上にエピタキシャル成長により形成されたＰ型層７が設けられている。Ｐ型層７は、セル領域１と周辺領域２にわたって設けられている。一方、ドレイン層３においてスーパージャンクション構造とは反対側にドレイン電極８が形成されている。
【００３３】
セル領域１においては、半導体素子９としてトレンチゲート型のＭＯＳＦＥＴが形成されている。ＭＯＳＦＥＴの構造については一般的だが、簡単に説明すると、Ｐ型層７に形成されたＮ＋型ソース領域およびＰ型チャネル層を貫通してＮ型カラム領域４に達するトレンチ１０が形成され、このトレンチ１０の内壁表面にゲート絶縁膜とゲート層とが順に形成され、これらトレンチ１０、ゲート絶縁膜、およびゲート層からなるトレンチゲート構造が構成されている。Ｐ型チャネル層にはＰ型ボディ領域も形成されている。なお、このＭＯＳＦＥＴの構造は一例であり、他の構造でも良い。
【００３４】
トレンチ１０は、Ｎ型カラム領域４とＰ型カラム領域５とが接する面の面方向と、トレンチ１０が延設された延設方向とが平行になるように設けられている。さらに、１つのＮ型カラム領域４と当該Ｎ型カラム領域４に隣接する１つのＰ型カラム領域５とを一組のカラム構造と定義すると、トレンチゲート構造は一組のカラム構造毎に設けられている。
【００３５】
また、ゲート層上には、当該ゲート層を覆うと共にＰ型チャネル層が露出するコンタクトホールが設けられた層間絶縁膜１１が形成されている。層間絶縁膜１１は例えばＬＯＣＯＳである。そして、ソース電極１２がこの層間絶縁膜１１を覆うと共に、層間絶縁膜１１のコンタクトホールを介してＰ型チャネル層に接触するように形成されている。
【００３６】
一方、周辺領域２では、Ｐ型層７の上に層間絶縁膜１１が形成されている。この層間絶縁膜１１の厚みは例えば８００ｎｍである。層間絶縁膜１１の上には絶縁層１３が形成され、この絶縁層１３の上に例えば４００ｎｍの厚さのポリシリコン層１４が形成されている。絶縁層１３は例えばＢＰＳＧである。このポリシリコン層１４は配線としてパターニングされており、セル領域１側からゲート配線１５とフィールドプレート１６とが順にレイアウトされている。
【００３７】
ゲート配線１５はゲート層と電気的に接続されており、ゲート配線１５の上にはゲート電極１７が形成されている。フィールドプレート１６の上にはソース電極１２と電気的に接続された中継電極１８が形成されている。
【００３８】
ポリシリコン層１４のうちフィールドプレート１６よりも外側には、複数のガードリング１９がセル領域１とは反対側に向かって等間隔でレイアウトされている。ガードリング１９は、例えば導電領域としてセル領域１を囲うように多段に連ねられて並べられている。なお、ガードリング１９として、例えばＮ型の導電領域、Ｐ型の導電領域、または金属等を採用しても良い。
【００３９】
さらに、ポリシリコン層１４のうち最も外側に最外周リング２０がレイアウトされ、この最外周リング２０の上に最外周電極（ＥＱＲ）２１が形成されている。最外周リング２０は、複数のガードリング１９のうち最も最外周電極２１側のガードリング１９と電気的に接続されている。
【００４０】
この最外周電極２１は半導体装置の外縁部側すなわち周辺領域２の最外縁部に位置している。そして、最外周電極２１は、Ｐ型層７と同じ層に設けられたＮ＋型領域２２を介してドリフト領域の周囲に位置するＮ型のエピタキシャル領域に電気的に接続されている。
【００４１】
ゲート配線１５、フィールドプレート１６、複数のガードリング１９、および最外周リング２０は絶縁層１３に覆われていると共に、ゲート配線１５、フィールドプレート１６、および最外周リング２０の一部が絶縁層１３から露出している。絶縁層１３のトータルの厚みは例えば８００ｎｍである。ゲート電極１７や中継電極１８は絶縁層１３の開口部を介してゲート配線１５やフィールドプレート１６に接続されている。
【００４２】
また、最外周電極２１は、半導体基板６の厚み方向（基板法線方向）から見てスーパージャンクション構造と重なるように設けられている。これにより、スーパージャンクション構造の電位分布の広がりが最外周電極２１によって抑えられる。
【００４３】
上記のように周辺領域２においてポリシリコン層１４がレイアウトされた領域のうち、複数のガードリング１９がレイアウトされた領域が電位分割領域２３とされている。すなわち、電位分割領域２３は、Ｐ型層７の上方（絶縁層１３側）における領域であり、ソース電極１２（中継電極１８）と最外周電極２１とを電気的に接続すると共にソース電極１２（中継電極１８）と最外周電極２１との間の電圧を複数段に分割する領域である。なお、周辺領域２の長さが例えば２５０μｍであり、電位分割領域２３の長さは例えば１００μｍである。
【００４４】
電圧を複数段に分割するために、各ガードリング１９は所望の耐圧を確保したツェナーダイオード２４によってそれぞれ接続されている。本実施形態では、ツェナーダイオード２４は、半導体装置の外径方向に素子電位が分配されるように設けられている。１つのガードリング１９と隣接するガードリング１９とを繋ぐ１段のツェナーダイオード２４の耐圧は例えば３０Ｖである。このようなツェナーダイオード２４を用いて、例えば６００Ｖの電圧を分割する。
【００４５】
また、複数のガードリング１９は電位分割領域２３においてソース電極１２（中継電極１８）側から最外周電極２１側に向かって等間隔で配置されている。このため、電位分割領域２３は、ソース電極１２（中継電極１８）側から最外周電極２１側に向かって、等間隔でソース電極１２（中継電極１８）と最外周電極２１との間の電圧を複数段に分割する。これにより、電位分割領域２３においてソース電極１２（中継電極１８）側から最外周電極２１側に向かって等間隔で電位を固定できるので、耐圧低下に対する不純物濃度のばらつきのマージン（チャージバランスマージン）を広く確保することができる。
【００４６】
なお、ガードリング１９を等間隔で配置するレイアウトは一例であり、電位分割領域２３において半導体基板６に発生する電位分布を等間隔に固定できれば、ガードリング１９は等間隔に配置されていなくても良い。
【００４７】
図３は、図２の周辺領域２の一部を拡大した平面図であり、特にガードリング１９とツェナーダイオード２４を示した平面図である。この図に示されるように、ツェナーダイオード２４は、一方のガードリング１９と他方のガードリング１９との間に、ガードリング１９の延設方向に沿って交互に並べられたＮ型領域２５とＰ型領域２６とで構成されている。これらＮ型領域２５およびＰ型領域２６はポリシリコンに対するイオン注入によって形成されている。このように、ツェナーダイオード２４が直列に並べられていることで、各ガードリング１９の各段の電位が分割されている。
【００４８】
続いて、半導体基板６のスーパージャンクション構造のチャージバランスについて説明する。まず、本実施形態では、スーパージャンクション構造を構成するＮ型カラム領域４およびＰ型カラム領域５は、セル領域１と周辺領域２の全体にわたって繰り返し配置されている。Ｎ型カラム領域４およびＰ型カラム領域５の深さは例えば４７μｍであり、ピッチは７μｍである。
【００４９】
そして、セル領域１では、Ｎ型カラム領域４とＰ型カラム領域５との不純物濃度はそれぞれ同じであり、ＰＮカラムはＰキャリア数、Ｎキャリア数が一致している、すなわち、ＰＮカラムのチャージバランス条件が一致している。例えば、Ｎ型カラム領域４およびＰ型カラム領域５の不純物濃度はそれぞれ５×１０１５ｃｍ−３である。
【００５０】
一方、周辺領域２では、Ｎ型カラム領域４とＰ型カラム領域５との不純物濃度のバランスがセル領域１側とは反対側に向かって連続的に変化する領域が設けられている。この領域は、Ｐ型層７の下方（ドレイン層３側）の領域であり、チャージバランス変化領域２７とされている。なお、最外周電極２１は、このチャージバランス変化領域２７の周囲に位置している。
【００５１】
ここで、周辺領域２のチャージバランス変化領域２７において不純物濃度のバランスがセル領域１側とは反対側に向かって連続的に変化する。これについて、図４を参照して説明する。周辺領域２に位置するスーパージャンクション構造の平面レイアウトの例を図４（ａ）と図４（ｂ）とにそれぞれ示す。なお、図４では周辺領域２を「Ｎリッチ領域」と表現している。また、ドリフト領域の周囲のＮ型のエピタキシャル領域を「Ｎエピ領域」と表現している。
【００５２】
Ｎ型カラム領域４およびＰ型カラム領域５が繰り返し配置された方向を繰り返し方向とすると、図４（ａ）では、繰り返し方向において、周辺領域２に位置するＰ型カラム領域５の幅が、セル領域１に位置するＰ型カラム領域５の幅よりも一律に狭くなっている。しかしながら、周辺領域２ではＰ型カラム領域５の幅は一定であるので、周辺領域２のチャージバランス変化領域２７では不純物濃度のバランスは変化せずに一定である。
【００５３】
一方、図４（ｂ）では、周辺領域２において、ドレイン層３の面方向において繰り返し方向に垂直な方向におけるＰ型カラム領域５の幅が当該Ｐ型カラム領域５の端部５ａに向かって連続的に狭くなっている。つまり、Ｐ型カラム領域５の端部５ａは当該垂直な方向で先細りになっている。言い換えると、当該垂直な方向におけるＮ型カラム領域４の幅が連続的に広くなっている。これにより、周辺領域２ではセル領域１から離れるほどＮ型カラム領域４の体積が連続的に増えるので、繰り返し方向にＮ型よりに不純物濃度のバランスが崩れる。すなわち、Ｎ型が支配的になり、周辺領域２の最外縁部側に向かってＮリッチとなる。このように、Ｐ型カラム領域５の平面レイアウトによって、チャージバランス変化領域２７における不純物濃度のバランスが連続的に変化している。
【００５４】
そして、本実施形態では、電位分割領域２３は、半導体基板６の厚み方向から見てチャージバランス変化領域２７と重なるように配置されている。
【００５５】
また、発明者らは、電位分割領域２３の長さと耐圧との関係を調べた。その結果を図５に示す。「電位分割領域２３の長さ」とはドレイン層３の面方向におけるセル領域１側から最外周電極２１側までの電位分割領域２３の長さに相当する。
【００５６】
そして、図５を見てみると、電位分割領域２３の長さが５０μｍ以上で耐圧が安定して確保している。ここで、５０μｍという長さは、Ｐ型層７の表面からドレイン層３に達する深さより長い値である。
【００５７】
すなわち、電位分割領域２３の長さが短い場合には周辺領域２によって耐圧が決定してしまうが、電位分割領域２３の長さがＰ型層７の表面からドレイン層３に達する深さよりも長い場合は６００Ｖ以上の安定した耐圧を得ることができ、周辺領域２における耐圧を確実に確保できる。したがって、上述の電位分割領域２３の長さはＰ型層７の表面からドレイン層３に達する深さよりも長くなっている。
【００５８】
続いて、発明者らは、周辺領域２における電位分割領域２３の有無、および、周辺領域２におけるチャージバランス変化領域２７の有無における半導体装置の耐圧を調べた。その結果を図６〜図８に示す。
【００５９】
まず、図６は周辺領域２に電位分割領域２３（ガードリング１９およびツェナーダイオード２４）が設けられていないと共に、周辺領域２におけるＮ型カラム領域４の不純物濃度がＰ型カラム領域５の不純物濃度よりも例えば１０％高くされた構造の電位分布のシミュレーション結果である。
【００６０】
図６（ａ）は周辺領域２のスーパージャンクション構造が図４（ａ）に示されるレイアウトの構造におけるシミュレーション結果である。すなわち、余剰濃度＝｛（Ｎ型カラム領域４の不純物量）−（Ｐ型カラム領域５の不純物量）｝/（カラム部の体積）から求められる余剰濃度が周辺領域２において一律である構造の電位分布を示している。この結果を見ると、周辺領域２のうちセル領域１側に等電位線が集中しており、電界集中が起こる可能性があることがわかる。
【００６１】
これに対し、図６（ｂ）は周辺領域２のスーパージャンクション構造が図４（ｂ）に示されるレイアウトの構造におけるシミュレーション結果である。すなわち、周辺領域２のチャージバランス変化領域２７では不純物濃度のバランスが連続的に変化する構造のシミュレーション結果である。この結果を見ると、周辺領域２のセル領域１側から等電位線が少しずつ変化している。
【００６２】
上記のような電位分布の構造にガードリング１９を設けた構造の電位分布のシミュレーション結果を図７に示す。ガードリング１９が設けられるので、スーパージャンクション構造のうちのガードリング１９側の電位が固定される。
【００６３】
そして、図７（ａ）は図６（ａ）の構造にガードリング１９を設けた構造におけるシミュレーション結果を示している。この結果を見てみると、周辺領域２における等電位線が滑らかに描かれておらず、等電位線の間隔が不均一になっている。
【００６４】
一方、図７（ｂ）は図６（ｂ）の構造に等間隔で電位を固定したガードリング１９を設けた構造におけるシミュレーション結果を示している。この結果を見てみると、スーパージャンクション構造における等電位線は滑らかに描かれ、等電位線の間隔も均一になっている。
【００６５】
また、図８は周辺領域２の余剰濃度と半導体装置の耐圧との関係を示した図である。なお、図８ではガードリング１９が設けられていない構造の耐圧が破線で示され、ガードリング１９が設けられた構造の耐圧が実線で示されている。
【００６６】
図８（ａ）は、チャージバランス変化領域２７が設けられていない構造において、ガードリング１９の有無による耐圧を示している。この結果を見ると、周辺領域２の余剰濃度の変化に関係無く、ガードリング１９の有無で耐圧に差が生じてしまうことがわかる。これは、周辺領域２のスーパージャンクション構造により形成されるシリコン表面の電位分布とガードリング１９が規定する表面電位分布が一致しない為に、周辺領域２のスーパージャンクション構造により形成される電位分布が影響を受けたからであり、図８（ａ）の場合には周辺領域２のうちの最外周リング２０の近傍で耐圧が低下している。
【００６７】
これに対し、図８（ｂ）は、チャージバランス変化領域２７が設けられた構造において、ガードリング１９の有無による耐圧を示している。この結果を見ると、周辺領域２の余剰濃度が変化したとしても、ガードリング１９の有無で耐圧に差は生じない。このように、周辺領域２のスーパージャンクション構造により形成されるシリコン表面の電位分布とガードリング１９が規定する表面電位分布とを一致させることで、耐圧低下に対する不純物濃度のばらつきのマージン（チャージバランスマージン）を広く確保することができる。本実施形態では、上述のように、周辺領域２の不純物濃度のバランスが連続的に変化する構造としつつガードリング１９を等間隔で配置することにより、周辺領域２におけるスーパージャンクション構造の表面電位分布を共に等間隔にしている。
【００６８】
次に、半導体基板６にチャージバランス変化領域２７を備え、層間絶縁膜１１の上に電位分割領域２３を備えた半導体装置の製造方法について説明する。まず、スーパージャンクション構造を備えた半導体基板６を用意する。ここで、周辺領域２に対応するスーパージャンクション構造が例えば図４（ｂ）の平面レイアウトになっていることにより、周辺領域２におけるチャージバランス変化領域２７の不純物濃度のバランスが連続的に変化しているものを用意する。
【００６９】
そして、セル領域１の半導体素子を通常の半導体プロセスにより形成する。また、半導体基板６においてセル領域１の外周にＰ型層７を形成し、当該Ｐ型層７上に層間絶縁膜１１を形成する。
【００７０】
この後、層間絶縁膜１１の上に絶縁層１３およびポリシリコン層１４を形成し、ポリシリコン層１４をゲート配線１５とフィールドプレート１６と複数のガードリング１９と最外周リング２０にレイアウトする。また、各ガードリング１９の間を連結するようにポリシリコン層１４を残す。ここで、電位分割領域２３に位置する複数のガードリング１９がチャージバランス変化領域２７の上に位置するように各ガードリング１９をレイアウトする。
【００７１】
そして、各ガードリング１９の間のポリシリコン層１４にイオン注入を行うことでＮ型領域２５とＰ型領域２６とをガードリング１９の延設方向に沿って交互に形成する。続いて、各ガードリング１９、Ｎ型領域２５、およびＰ型領域２６を覆うようにさらに絶縁層１３を形成して一部を開口し、セル領域１から周辺領域２の全体でソース電極１２、ゲート電極１７、中継電極１８、および最外周電極２１をまとめて形成する。こうして図１〜図３に示される半導体装置が完成する。
【００７２】
以上説明したように、本実施形態では、周辺領域２に不純物濃度のバランスが連続的に変化するチャージバランス変化領域２７を設け、この上にソース電極１２とドレイン電極８との間の電圧を複数に分割する電位分割領域２３を設けたことが特徴となっている。
【００７３】
このように、不純物濃度が連続的に変化するチャージバランス変化領域２７の上に電位分割領域２３が位置しているので、周辺領域２において層間絶縁膜１１と絶縁層１３との間にトラップされる電荷の影響に対する遮蔽効果を実現でき、ひいては耐圧の変動を防ぐことができる。したがって、周辺領域２に電界を集中させずに耐圧を確保することができる。
【００７４】
なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、Ｎ型カラム領域４が特許請求の範囲の「第１導電型カラム領域」に対応し、Ｐ型カラム領域５が特許請求の範囲の「第２導電型カラム領域」に対応する。また、ソース電極１２が特許請求の範囲の「素子電極」に対応する。
【００７５】
（第２実施形態）
本実施形態では、第１実施形態と異なる部分について説明する。図９は、本実施形態に係る半導体装置の断面図である。なお、図９では、電極間の配線やツェナーダイオード２４を省略している。
【００７６】
図９に示されるように、本実施形態では、ドレイン層３の面方向においてＮ型カラム領域４とＰ型カラム領域５との繰り返し方向に垂直な方向に延設された各ガードリング１９が半導体基板６の厚み方向から見てＰ型カラム領域５とオーバーラップしている。このように、Ｐ型カラム領域５の上方にガードリング１９の端部が位置していても良い。
【００７７】
（第３実施形態）
本実施形態では、第１、第２実施形態と異なる部分について説明する。図１０は周辺領域２に位置する本実施形態に係るスーパージャンクション構造のレイアウトを示した平面図である。図１０に示されるように、周辺領域２では、スーパージャンクション構造を構成するＮ型カラム領域４およびＰ型カラム領域５は、セル領域１を囲むリング状（多重枠状）にレイアウトされている。そして、セル領域１とは反対側に向かってＮ型カラム領域４およびＰ型カラム領域５が繰り返し配置されている。
【００７８】
ここで、図１０（ａ）では、Ｎ型カラム領域４およびＰ型カラム領域５が繰り返し配置された繰り返し方向において、Ｎ型カラム領域４およびＰ型カラム領域５の幅がそれぞれ一定であり、Ｎ型カラム領域４が等間隔で配置されている。この配置では、周辺領域２のチャージバランス変化領域２７では不純物濃度のバランスに変化はない。
【００７９】
一方、図１０（ｂ）では、繰り返し方向において、セル領域１から離れるに従って、チャージバランス変化領域２７のＮ型カラム領域４の幅が広くなっていく。言い換えると、セル領域１から離れるに従って、Ｐ型カラム領域５の配置間隔が広くなっていく。これにより、Ｎ型カラム領域４のキャリアが増えるので、チャージバランス変化領域２７ではＮリッチとなる。このようにして、チャージバランス変化領域２７における不純物濃度のバランスを連続的に変化させることができる。
【００８０】
（第４実施形態）
本実施形態では、第１〜第３実施形態と異なる部分について説明する。上記各実施形態では、電位分割素子であるツェナーダイオード２４で各ガードリング１９をそれぞれ接続していたが、本実施形態では抵抗で各ガードリング１９を接続している。
【００８１】
図１１（ａ）は、本実施形態に係る半導体装置の周辺領域２における断面図である。この図に示されるように、本実施形態ではゲート電極１７とドレイン電極８とが電位分割領域２３で電位分割されている。また、電位分割素子として抵抗２８が用いられている。抵抗値は例えば１×１０１０Ωである。
【００８２】
発明者らは、図１１（ａ）に示された周辺領域２の構造において、電位分割領域２３の有無による耐圧を調べた。その結果を図１２に示す。図１２は、層間絶縁膜１１と絶縁層１３との間にトラップされる電荷Ｑと耐圧との関係を示している。この図に示されるように、図１１（ｂ）に示された電位分割領域２３が設けられていない構造では、電荷Ｑの存在に応じて耐圧が不安定に変化してしまう。一方、図１１に示すように電位分割領域２３を設けた構造では、電荷Ｑの存在に依存せずに一定の耐圧が得られることがわかった。
【００８３】
なお、電位分割素子としてツェナーダイオード２４を用いた構造においても図１２と同じ結果が得られた。
【００８４】
以上のように、電位分割素子として抵抗２８を用いても良い。抵抗２８としては、第１実施形態で示されたツェナーダイオード２４を形成する際の不純物濃度を低くすることによりツェナーダイオード２４を構成するＮ型領域２５およびＰ型領域２６を抵抗２８とすることができる。
【００８５】
また、ゲート電極１７とドレイン電極８との間の電圧を分割しているので、ガードリング１９とソース電極１２とを接続するための中継電極１８が不要となる。したがって、その分だけ半導体装置を小型化できる。
【００８６】
なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、ゲート電極１７が特許請求の範囲の「素子電極」に対応する。
【００８７】
（第５実施形態）
本実施形態では、第１〜第４実施形態と異なる部分について説明する。図１３は、本発明の第５実施形態に係る半導体装置の平面図である。この図に示されるように、本実施形態では、１本のガードリング１９を渦巻状に配置している。これにより、ガードリング１９の持っている抵抗成分を利用して、各段の電位を分割させることができる。
【００８８】
（第６実施形態）
本実施形態では、第１〜第５実施形態と異なる部分について説明する。図１４は、本発明の第６実施形態に係る半導体装置の平面図である。
【００８９】
この図に示されるように、本実施形態では、Ｎ型カラム領域４に対してＰ型カラム領域５をドット状に点在させたパターンのレイアウトとしている。つまり、セル領域１の中心から放射方向に向かってＮ型カラム領域４とＰ型カラム領域５が交互に繰り返し並べられた構造となるようにしている。そして、Ｐ型カラム領域５が形成されている割合は、セル領域１よりも周辺領域２の方が小さくされ、当該割合がセル領域１の外周方向に向かうに連れて小さくされている。
【００９０】
このように、Ｎ型カラム領域４に対してＰ型カラム領域５をドット状に形成しても、チャージバランス変化領域２７を構成することができ、第１実施形態と同様の効果を得ることができる。
【００９１】
（第７実施形態）
本実施形態では、第１〜第６実施形態と異なる部分について説明する。図１５は、本発明の第７実施形態に係る半導体装置の断面図であり、図１のＡ−Ａ断面に対応する図である。
【００９２】
この図に示すように、Ｎ型カラム領域４およびｐ型カラム領域５を半導体基板６の表面まで形成しておき、ｐ型層７をエピタキシャル成長ではなくイオン注入によって形成することもできる。
【００９３】
このように、イオン注入によってｐ型層７を形成する場合、半導体基板６の表面までＮ型カラム領域４が形成された状態にできることから、第１実施形態で示したようなＮ＋型領域２２（図２参照）を形成しなくても、ドリフト領域の周囲のＮ型エピタキシャル領域と最外周電極２１との電気的な接続を図ることができる。
【００９４】
（第８実施形態）
本実施形態では、第１実施形態と異なる部分について説明する。図１６は、本発明の第８実施形態に係る半導体装置の平面図である。
【００９５】
この図に示されるように、本実施形態の半導体装置では、カラムの繰り返し方向において、各カラムのピッチについてはセル領域１から外周方向に向かって変化させないで一定にしつつ、Ｐ型カラム領域５の幅をセル領域１から外周方向に向かうに連れて狭くなるようにしている。また、繰り返し方向に対する垂直方向において、Ｐ型カラム領域５の端部５ａが先細りになっており、その先細りとなっている部分のテーパ角を、Ｐ型カラム領域５の幅が細くなるほど、つまり繰り返し方向においてセル領域１の外周方向に向かうほど小さくしている。
【００９６】
このように、Ｐ型カラム領域５の幅が細くなるほど端部５ａのテーパ角が小さくなるため、スーパージャンクション構造全体を四角形と見立てたときのコーナー部（以下、単にスーパージャンクション構造のコーナ部という）での電界集中を抑制できる。
【００９７】
また、Ｐ型カラム領域５の幅が徐々に狭くなるようにすることで、Ｎ型カラム領域４とＰ型カラム領域５との不純物濃度のバランスをセル領域１から外周方向に向かって連続的に変化させることができる。
【００９８】
このように、カラムの繰り返し方向においてＰ型カラム領域５の幅を変化させるようにしても、周辺領域２をＮ型キャリアが支配的となるＮリッチ領域としつつ、セル領域１から外周方向に向かって連続的にＮ型不純物濃度がＰ型不純物濃度よりも大きくなるように変化させられる。したがって、第１実施形態と同様の効果を得ることができる。
【００９９】
（他の実施形態）
上記各実施形態で示された半導体装置の構成は一例であり、上記で示した構成に限定されることなく、本発明を実現できる他の構成とすることもできる。例えば、半導体素子はＭＯＳＦＥＴに限らず、ダイオード等でも良い。また、ＭＯＳＦＥＴはトレンチゲート型ではなく、プレーナ型でも良い。
【０１００】
電位分割素子として抵抗２８を採用した構造においても、チャージバランス変化領域２７におけるＮ型カラム領域４は図４（ｂ）に示されたレイアウトに限らず、図１０（ｂ）に示されたレイアウトでも良い。
【０１０１】
上記各実施形態では、電位分割領域２３は、その全体が、半導体基板６の厚み方向から見てチャージバランス変化領域２７と重なっていた。しかしながら、これは配置の一例であり、電位分割領域２３の少なくとも一部が半導体基板６の厚み方向から見て周辺領域２、好ましくはチャージバランス変化領域２７と重なっていれば良い。すなわち、少なくとも周辺領域２の上に電位分割領域２３が位置するようにすれば、周辺領域２にトラップされる電荷の影響に対する遮蔽効果を実現でき、ひいては耐圧の変動を防ぐことができる。したがって、周辺領域２に電界を集中させずに耐圧を確保することができるのである。そして、電位分割領域２３をチャージバランス変化領域２７と重なるようにすると、シリコン表面の電位分布とガードリング１９が規定する表面電位分布とを一致させることができ、ガードリングの有無で耐圧に差が生じなくなる。このため、さらに耐圧低下に対するチャージバランスマージンを広く確保できるという効果が得られる。
【０１０２】
また、第１実施形態では、電位分割領域２３において最外周電極２１（ドレイン電極８）とソース電極１２との電圧を分割する構造であったが、第４実施形態と同様に、最外周電極２１（ドレイン電極８）とゲート電極１７との間の電圧を分割する構造になっていても良い。これにより、ゲートの引き出し電極を用いることができソースの電極を外に引き出す中継電極１８のための領域が必要なくなるために、その分だけ半導体装置の面積を縮小することができる。
【０１０３】
さらに、第１実施形態では電位分割素子としてツェナーダイオード２４を用いて電位の分割を行っていたが、第４実施形態と同様に、抵抗２８を用いても良い。
【０１０４】
そして、上記各実施形態では、チャージバランス変化領域２７において不純物濃度のバランスが連続的に変化していたが、この不純物濃度のバランスの連続的な変化は、周辺領域２のうちのチャージバランス変化領域２７よりもセル領域１側の領域から開始していることが好ましい。すなわち、周辺領域２のうちのチャージバランス変化領域２７が、セル領域１と隣接していることが好ましい。これにより、セル領域１側から等電位線が曲がり始めるので、キャリアの高注入状態が発生したときのセル領域１と周辺領域２とのキャリアの供給量のずれが抑制される。
【０１０５】
また、チャージバランス変化領域２７の構造に応じて、ドリフト領域の周囲に位置しているＮ型のエピタキシャル領域におけるＮ型不純物濃度を変化させるようにすると好ましい。
【０１０６】
例えば、図４（ｂ）に示した構造では、繰り返し方向において並べられた各Ｐ型カラム領域５の幅が一定となるようにし、先細り形状とされた端部５ａのテーパ角も一定としている。そして、繰り返し方向においてセル領域１の外周方向に向かうほど、Ｐ型カラム領域５のピッチが大きくなるようにしている。このような構造とする場合には、繰り返し方向およびそれと垂直方向の両方において、セル領域１の外周方向に向かうほどＰ型不純物濃度に対するＮ型の不純物濃度の割合が大きくなる。
【０１０７】
このため、スーパージャンクション構造のコーナー部について、繰り返し方向、およびそれと垂直方向において、Ｎ型不純物濃度の割合を大きくするのと同様の割合で大きくすると、チャージバランス変化領域２７の他の部分よりも、更にＮ型不純物濃度の割合が高くなる。つまり、コーナー部では、繰り返し方向およびそれと垂直方向でのＮ型不純物濃度の割合を掛け算した割合となることから、よりＮ型不純物濃度の割合が高くなってしまう。
【０１０８】
したがって、図４（ｂ）に示した構造の場合、コーナー部については、繰り返し方向におけるＮ型不純物濃度の割合が同じ部分とその垂直方向におけるＮ型不純物濃度の割合が同じ部分とを直線で結ぶようにしてＮ型不純物濃度の割合を設定すると良い。つまり、Ｎ型不純物濃度の割合が同じ場所を示す線を等濃度線と定義すると、図１７（ａ）に示すように、コーナー部において等濃度線がテーパ状となるようにすれば良い。これにより、コーナー部においてＮ型不純物濃度の割合がチャージバランス変化領域２７の他の部分よりも、更にＮ型不純物濃度の割合が高くなることを抑制できる。
【０１０９】
また、図１６に示した構造では、繰り返し方向において並べられた各Ｐ型カラム領域５の幅が徐々に狭くなるようにし、先細り形状とされた端部５ａのテーパ角も徐々に小さくしている。そして、繰り返し方向において、Ｐ型カラム領域５のピッチが一定となるようにしている。このような構造とする場合にも、繰り返し方向およびそれと垂直方向の両方において、セル領域１の外周方向に向かうほどＰ型不純物濃度に対するＮ型の不純物濃度の割合が大きくなる。このため、この場合にも、繰り返し方向とその垂直方向とでＰ型不純物濃度の濃度に対するＮ型不純物濃度の割合が同じ部分同士を結ぶようにしてコーナー部におけるＮ型不純物濃度の割合を設定すると良い。
【０１１０】
ただし、図４（ｂ）の構造と比較すれば、スーパージャンクション構造のコーナー部について、繰り返し方向およびそれと垂直方向においてＮ型不純物濃度の割合を大きくするのと同様の割合で大きくしても、Ｎ型不純物濃度の割合の高くなる度合いが小さい。このため、図１７（ｂ）に示すように、コーナー部での等濃度線はセル領域１の外周方向に向かうに連れて徐々に曲率が大きくなるような形状となるようにする。これにより、コーナー部においてＮ型不純物濃度の割合がチャージバランス変化領域２７の他の部分よりも、更にＮ型不純物濃度の割合が高くなることを抑制できる。
【０１１１】
なお、上記各実施形態では、Ｎ型カラム領域４とＰ型カラム領域５を構成するＮ型不純物やＰ型不純物の濃度自体は一定で、これらの形成面積（体積）をセル領域１の外周方向に向かうに連れて変化させることでチャージバランス変化領域２７を構成している。これは、Ｎ型カラム領域４やＰ型カラム領域５を構成するＮ型不純物やＰ型不純物の濃度が一定である方が製造工程の簡素化を可能にできるためである。しかしながら、Ｎ型カラム領域４やＰ型カラム領域５の製造工程を不純物濃度別に複数回に分けて行えば、これらを構成するＮ型不純物やＰ型不純物の濃度を変化させることもできる。したがって、Ｎ型カラム領域４やＰ型カラム領域５を構成するＮ型不純物やＰ型不純物の濃度をセル領域１の外周方向に向かうに連れて変化させることで、チャージバランス変化領域２７を構成しても良い。
【０１１２】
要するに、チャージバランス変化領域２７は、セル領域１の外周方向に向かうに連れて電荷量が小さくなればよいのである。このため、例えばＰ型カラム領域５内のＰ型不純物濃度を一定にしつつ、Ｎ型カラム領域４内のＮ型不純物濃度がセル領域１の外周方向に向かうに連れて大きくなるようにしても良い。
【０１１３】
同様に、第６実施形態のようにＰ型カラム領域５をドット状に点在させた構造の場合には、セル領域１の外周方向に向かうに連れてＰ型カラム領域５を構成するドットの形成面積（体積）を小さくするようにしてチャージバランス変化領域２７を構成しても良い。
【符号の説明】
【０１１４】
１    セル領域
２    周辺領域
３    ドレイン層
４    Ｎ型カラム領域
５    Ｐ型カラム領域
５ａ  Ｐ型カラム領域の端部
６    半導体基板
７    Ｐ型層
９    半導体素子
１２  ソース電極
１７  ゲート電極
２１  最外周電極
２３  電位分割領域
２７  チャージバランス変化領域
【図１】
0005754425.tif 000002
【図２】
0005754425.tif 000003
【図３】
0005754425.tif 000004
【図４】
0005754425.tif 000005
【図５】
0005754425.tif 000006
【図８】
0005754425.tif 000007
【図９】
0005754425.tif 000008
【図１０】
0005754425.tif 000009
【図１１】
0005754425.tif 000010
【図１２】
0005754425.tif 000011
【図１３】
0005754425.tif 000012
【図１４】
0005754425.tif 000013
【図１５】
0005754425.tif 000014
【図１６】
0005754425.tif 000015
【図１７】
0005754425.tif 000016
【図６】
0005754425.tif 000017
【図７】
0005754425.tif 000018