(57)【特許請求の範囲】
【請求項１】
バイアス電流が供給されて直流光を出射するＤＦＢレーザ素子と、前記直流光を変調する光吸収型の光変調素子とを駆動する回路であって、
バイアス電圧印加用の２つの電源端子間において前記ＤＦＢレーザ素子を挟んで直列に接続されたバイアス電流源及びスイッチング素子を備えており、
前記スイッチング素子は、
前記光変調素子に並列に接続された抵抗素子及び第１のトランジスタが直列に接続された第１の直列回路を含む第１の回路部と、
前記ＤＦＢレーザ素子に直列に接続されたダイオード素子及び第２のトランジスタが直列に接続された第２の直列回路と、前記第２の直列回路をバイパスする第２の電流源と、を含む第２の回路部と、
が並列に接続されて構成されており、
前記第１のトランジスタ及び前記第２のトランジスタは、相補的な差動信号によって駆動される、
ことを特徴とする外部変調型レーザ素子の駆動回路。
【請求項２】
前記第１の回路部は、
前記第１の直列回路をバイパスする第１の電流源をさらに含む、
ことを特徴とする請求項１記載の外部変調型レーザ素子の駆動回路。
【請求項３】
前記ＤＦＢレーザ素子に並列に接続されたコンデンサ素子をさらに備える、
ことを特徴とする請求項２に記載の外部変調型レーザ素子の駆動回路。
【請求項４】
前記２つの電源端子のうちの高電位側の電源端子の電圧が正の電圧値に設定され、かつ、前記２つの電源端子のうちの低電位側の電源端子の電圧がグラウンドに設定された場合に、前記ＤＦＢレーザ素子のカソード及び前記光変調素子のカソードの共通の電位が前記正の電圧値と前記グラウンドとの間の電圧値に設定される、
請求項１〜３のいずれか１項に記載の外部変調型レーザ素子の駆動回路。
【請求項５】
前記ダイオード素子に生じる電圧降下は、前記抵抗素子に生じる電圧降下と略等しくなるように動作する、
請求項１〜４のいずれか１項に記載の外部変調型レーザ素子の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部変調型レーザ素子の駆動回路に関するものである。
【背景技術】
【０００２】
従来から、光通信において使用される光送信モジュールには、外部変調型光発光素子（ＥＡ−ＤＦＢ：Electro-Absorption Modulator Integrated Distributed Feedback Laser）が使用されている。この外部変調型光発光素子（ＥＡ−ＤＦＢ）は、印加電圧（バイアス電圧）が変わることで光の吸収量が変化するＥＡ（Electro-Absorption）部（外部変調器ともいう）と、電流を流すことで発光する半導体レーザ部（ＤＦＢ）とからなり、それらが１つのチップに集積されている光発光素子である。
【０００３】
図９（ａ）には、ＥＡ−ＤＦＢチップの回路図記号を示しており、ＥＡ−ＤＦＢチップは、ＤＦＢとＥＡ部からなり、ＤＦＢとＥＡ部とはカソード端子（Com-C端子）が共通に接続されている。ＤＦＢのアノード端子（DFB-A端子）とＥＡ部のアノード端子（EA-A端子）は別々に設けられており、三端子素子を形成している。また、ＥＡ部は、図９（ｂ）に示すように、抵抗と容量の並列回路として表現され、それらの値は百数十Ωと０．１〜０．２ｐＦ程度である。
【０００４】
このようなＥＡ−ＤＦＢを駆動する駆動回路の従来例としては、下記特許文献１，２に記載のものが知られている。下記特許文献２に記載の回路は、光変調回路に出力信号のデューティ比を調整することが出来るデューティ比調整回路を備え、光素子により変調された信号波形のモニタ、あるいは伝送信号の誤り率を測定し、これらの測定結果を上記のデューティ比調整回路にフィードバックして最良の状態になるようにデューティ比を調整する。また、このデューティ比調整のデューティ比調整回路の入力部を構成する差動増幅器の一方の入力に単相の信号を入力し、他方の入力に上記のフィードバックされた信号を印加し、差動増幅器出力をリミッタ増幅器に供給することにより信号波形のデューティ比を調整する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−１９９８７９号公報
【特許文献２】特開２００３−１４９６１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記のような従来のＥＡ−ＤＦＢ用の駆動方式では、直接変調型に比較して大きな電力を必要とする傾向にあった。それは、外部変調器（ＥＡ部）を駆動するために駆動回路に大きな出力電圧の振幅が要求されることと、光吸収電流（フォトカレント）が外部変調器（ＥＡ部）と並列に配置されている抵抗に流れることが原因である。
【０００７】
そこで、本発明は、かかる課題に鑑みて為されたものであり、低消費電力を実現する外部変調型レーザ素子の駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明の外部変調型レーザ素子の駆動回路は、バイアス電流が供給されて直流光を出射するＤＦＢレーザ素子と、直流光を変調する光吸収型の光変調素子とを駆動する回路であって、バイアス電圧印加用の２つの電源端子間においてＤＦＢレーザ素子を挟んで直列に接続されたバイアス電流源及びスイッチング素子を備えており、スイッチング素子は、光変調素子に並列に接続された第１の抵抗素子及び第１のトランジスタが直列に接続された第１の回路部と、第２のトランジスタを含む第２の回路部とが並列に接続されて構成されており、第１のトランジスタ及び第２のトランジスタは、相補的な差動信号によって駆動される。
【０００９】
このような外部変調型レーザ素子の駆動回路によれば、第１のトランジスタ及び第２のトランジスタに相補的な差動信号が与えられることにより光変調素子に変調信号が印加されて、ＤＦＢレーザ素子から出射される直流光が変調される。このとき、光変調素子は差動信号によって駆動され、それに対応する差動電流信号が光変調素子と第１の抵抗素子を流れることになるので、駆動回路への入力電圧振幅を小さくすることができる。その結果、消費電力を低減することができる。
【００１０】
ここで、第２の回路部は、第２のトランジスタに直列に接続されたダイオード素子をさらに含む、ことが好ましい。この場合、第１のトランジスタと第２のトランジスタのドレイン―ソース間電圧がおおよそ等しくなり、第１のトランジスタと第２のトランジスタの動作点を揃えることができる。
【００１１】
また、第１の回路部は、第１のトランジスタをバイパスする第１の電流源をさらに含む、ことも好ましい。そうすれば、スイッチング素子によって光変調素子に印加される差動信号が調整され、安定した光信号を出力させることができる。
【００１２】
さらに、第２の回路部は、第２のトランジスタをバイパスする第２の電流源をさらに含む、ことも好ましい。そうすれば、スイッチング素子によって光変調素子に印加される差動信号が調整され、安定した光信号を出力させることができる。
【００１３】
またさらに、ＤＦＢレーザ素子に並列に接続されたコンデンサ素子をさらに備える、
ことも好ましい。かかるコンデンサ素子を備えれば、ＤＦＢレーザ素子に与えられるバイアス電流を安定化させることができ、安定した光信号を出力させることができる。
【００１４】
或いは、本発明の外部変調型レーザ素子の駆動回路は、バイアス電流が供給されて直流光を出射するＤＦＢレーザ素子と、直流光を変調する光吸収型の光変調素子とを駆動する回路であって、該ＤＦＢレーザ素子には、バイアス電流を定常的に供給し、光変調素子に並列接続された抵抗素子に間欠的にバイアス電流を供給して、抵抗素子に生じる変調電圧信号により光変調素子を変調し、光変調素子及び抵抗素子に対して並列に接続された並列回路部を有しており、並列回路部に変調電圧信号とは逆位相のバイアス電流を間欠的に供給する。
【００１５】
このような外部変調型レーザ素子の駆動回路によれば、光変調素子は差動信号によって駆動され、それに対応する差動電流信号が光変調素子と抵抗素子を流れることになるので、駆動回路からの出力電圧振幅を小さくすることができる。その結果、消費電力を低減することができる。
【発明の効果】
【００１６】
本発明の外部変調型レーザ素子の駆動回路によれば、低消費電力を実現することができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、本発明の好適な一実施形態に係る外部変調型レーザ素子用駆動回路の基本構成を示す回路図である。
【図２】図１のＤＦＢレーザ素子及びＥＡ部を含むＥＡ−ＤＦＢチップの概略構造及びその発光状態を示す断面図である。
【図３】図２のＥＡ−ＤＦＢチップの基本特性を示すグラフである。
【図４】図１の駆動回路の具体的な実施例を示す回路図である。
【図５】図４のトランスコンダクタンスアンプ部の詳細構成を示す回路図である。
【図６】図４のトランスコンダクタンスアンプへの入力と光出力との関係を示すグラフである。
【図７】図４及び図５の外部変調型レーザ素子用駆動回路の周波数特性と出力光波形のシミュレーション結果を示すグラフである。
【図８】本発明の変形例であるトランスコンダクタンスアンプ部の詳細構成を示す回路図である。
【図９】ＥＡ−ＤＦＢチップの回路図記号を示す図である。
【図１０】本発明の比較例である駆動回路の構成を示す回路図である。
【発明を実施するための形態】
【００１８】
以下、添付図面を参照しながら本発明による外部変調型レーザ素子の駆動回路の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１９】
図１は、本発明の好適な一実施形態に係る外部変調型レーザ素子用駆動回路の基本構成を示す回路図である。この駆動回路１は、外部変調型光発光素子（ＥＡ−ＤＦＢ）を構成する半導体レーザ部（ＤＦＢレーザ素子）３及び光吸収型の光変調素子であるＥＡ部５を駆動するために回路である。図１に示されるように、駆動回路１は、バイアス電圧ＶＣＣが印加される電源端子７とバイアス電圧ＶＳＳが印加される電源端子９との間において、ＤＦＢレーザ素子３を挟んで直列に接続されたバイアス電流源１１及びスイッチング素子１３を有している。
【００２０】
バイアス電流源１１は、その出力端子がＤＦＢレーザ素子３のアノードに接続され、ＤＦＢレーザ素子３及びスイッチング素子１３にバイアス電流Ｉｂｉａｓを供給する。スイッチング素子１３は、２つの直列回路部１５，１７が並列に接続されて構成されている。この直列回路部１５は、ＥＡ部５に並列に接続された抵抗素子１９と、ＥＡ部５及び抵抗素子１９を含む並列回路に直列に接続された第１のトランジスタであるＮ型ＭＯＳＦＥＴ２１とによって構成される。また、直列回路部１７は、ダイオード接続されたＮ型ＭＯＳＦＥＴ２３と、そのＮ型ＭＯＳＦＥＴ２３に直列に接続されたＮ型ＭＯＳＦＥＴ２５とによって構成される。このＮ型ＭＯＳＦＥＴ２３はダイオード素子として機能する。詳細には、抵抗素子１９はＥＡ−ＤＦＢのカソード端子（Com-C端子）とアノード端子（EA-A端子）の間に接続され、ＭＯＳＦＥＴ２１のドレイン端子がＥＡ−ＤＦＢのEA-A端子に接続され、ＭＯＳＦＥＴ２１のソース端子が電源端子９に接続される。また、ＭＯＳＦＥＴ２３のゲート端子及びドレイン端子が、ＥＡ−ＤＦＢのCom-C端子に接続され、ＭＯＳＦＥＴ２３のソース端子が、ＭＯＳＦＥＴ２５のドレイン端子に接続され、ＭＯＳＦＥＴ２５のソース端子が電源端子９に接続される。これらのＭＯＳＦＥＴ２１，２５は、それぞれのゲート端子に位相が反転した相補的な電圧信号である差動信号が与えられることによって差動駆動される。
【００２１】
図２は、ＤＦＢレーザ素子３及びＥＡ部５を含むＥＡ−ＤＦＢチップの概略構造及びその発光状態を示す断面図である。ＤＦＢレーザ素子３のアノード端子（DFB-A端子）にバイアス電流源１１からバイアス電流Ｉｂｉａｓが供給され、ＤＦＢレーザ素子３からＥＡ部５に向けて直流光ＳＤＣが出射される。ＥＡ部５のCom-C端子とEA-A端子の間には、抵抗素子１９の電圧降下によって生じる逆バイアス電圧Ｖｂｉａｓが印加される。ＤＦＢレーザ素子３から出射する直流光ＳＤＣはＥＡ部５に結合され、ＥＡ部５では逆バイアス電圧Ｖｂｉａｓに応じて結合された直流光ＳＤＣの一部を吸収し残余の部分を光出力ＳＯＵＴとして外部に出力する。このとき、ＥＡ部５が吸収した光は光電流に変換され、その光電流がCom-C端子とEA-A端子の間を流れる。光出力ＳＯＵＴを変調するためにスイッチング素子１３によってCom-C端子とEA-A端子の間に変調された電圧信号が印加され、それによってＥＡ部５の光吸収量が変調されて光出力の“０”と“１”が生成される。
【００２２】
図３は、図２のＥＡ−ＤＦＢチップの基本特性を示している。図３（ａ）には、ＤＦＢレーザ素子３に関するバイアス電流と光出力強度との関係が示され、ＤＦＢレーザ素子３は、ある閾値以上のバイアス電流Ｉｂｉａｓに対しては、その大きさに比例する強度の直流光ＳＤＣを生成する。また、図３（ｂ）には、ＥＡ部５のカソードに対するアノード電位Ｖｅａａと光出力強度及び光電流量との関係を示している。ＥＡ部５においては、アノード電位Ｖｅａａが上がると光出力ＳＯＵＴの強度が増加、すなわち、光吸収量が減少し、アノード電位Ｖｅａａが下がると光出力ＳＯＵＴの強度が減少、すなわち、光吸収量が増加し、ある程度逆バイアス電圧Ｖｂｉａｓが増加又は減少すると、光出力ＳＯＵＴの強度は飽和する。ＥＡ部５において生成される光電流は、吸収光によって発生するものであるので、光出力強度とはほぼ逆の変化特性を有している。
【００２３】
図１に戻って、駆動回路１の動作について説明する。ここで、説明の簡単化のためにＭＯＳＦＥＴ２１，２５のそれぞれのゲート端子に、ＭＯＳＦＥＴ２１，２５を完全にオン／オフさせるような差動信号ＶＩＮＮ，ＶＩＮＰが入力されるものとする。
【００２４】
差動信号ＶＩＮＮ，ＶＩＮＰがＭＯＳＦＥＴ２１がオフ、ＭＯＳＦＥＴ２５がオンとなる状態の時には、バイアス電流Ｉｂｉａｓは全てＭＯＳＦＥＴ２５側に流れＭＯＳＦＥＴ２１側には流れないので、抵抗素子１９の両端に電位は発生しない。その結果、ＥＡ部５には逆バイアス電圧Ｖｂｉａｓが印加されないので、ＤＦＢレーザ素子３からの直流光ＳＤＣが全てＥＡ部５で透過される。
【００２５】
その一方で、差動信号ＶＩＮＮ，ＶＩＮＰがＭＯＳＦＥＴ２１がオン、ＭＯＳＦＥＴ２５がオフとなる状態の時には、バイアス電流Ｉｂｉａｓは、全てＥＡ部５と抵抗素子１９との並列回路側に流れ、ＥＡ部５の実効抵抗と抵抗素子１９の抵抗値に反比例してＥＡ部５及び抵抗素子１９に分配される。その結果、抵抗素子１９において電流が流れて逆バイアス電圧Ｖｂｉａｓが発生し、ＥＡ部５において光吸収が生じる。これによってＥＡ部５で光電流Ｉｐｈｏｔｏが生成されてＭＯＳＦＥＴ２１を流れるので、ＭＯＳＦＥＴ２１にはＩｂｉａｓ＋Ｉｐｈｏｔｏの電流量が流れる。このとき、ＥＡ部５で光吸収が生じるのでＳＯＵＴの強度は減少する。このようにして、駆動回路１によればＥＡ−ＤＦＢの変調動作を実現する。
【００２６】
（実施例）
図４には、本実施形態の駆動回路１の具体的な実施例の回路構成を示している。同図に示すように、駆動回路１は、ＥＡ−ＤＦＢチップを構成するＤＦＢレーザ素子３及びＥＡ部５を駆動するために、レーザ駆動回路部２７とトランスコンダクタンスアンプ部２９とを備える。トランスコンダクタンスアンプ部２９は、半導体集積回路（ＩＣ）であり、ＥＡ−ＤＦＢチップと共に光送信器パッケージ内に実装される。このように、トランスコンダクタンスゲインを持つトランスコンダクタンスアンプ部２９を用いることで、出力電圧振幅の小さい、しかも消費電力が小さいレーザ駆動回路部２７をＥＡ−ＤＦＢの駆動に使用できるようになる。
【００２７】
詳細には、ＤＦＢレーザ素子３のアノード端子は、インダクタ３１，３３及びチョークコイル３５を介してバイアス電流源１１の一端に接続されており、バイアス電流源１１の他端にはバイアス電圧ＶＣＣが印加される。インダクタ３３とチョークコイル３５の間に表されている容量３９は、パッケージ上のライン等による寄生容量である。また、インダクタ３１及びＤＦＢレーザ素子３に対して並列にＤＦＢレーザ素子３の電圧安定化のためのコンデンサ素子３７が接続されている。
【００２８】
さらに、ＥＡ部５に並列に接続された抵抗素子１９の一端は、インダクタ４１を介して、トランスコンダクタンスアンプ部２９の正相出力と電流源４３に接続されている。この電流源４３は、ＭＯＳＦＥＴ２５に流れ込む電流をバイパスするために設けられている。そして、抵抗素子１９の他端は、インダクタ４５を介して、トランスコンダクタンスアンプ部２９の逆相出力と電流源４７に接続されている。この電流源４７は、ＭＯＳＦＥＴ２１に流れ込む電流をバイパスするために設けられている。また、この抵抗素子１９の他端は、インダクタ４９を介して、ＥＡ部５のアノード端子にも接続されている。抵抗素子１９は、ＥＡ部５の寄生容量と並列に存在する抵抗値を下げてＣＲ時定数を小さくして高速変調を可能にする役割と、電圧降下によってＥＡ部５のアノードとカソード間にバイアス電圧をかける役割とを担う。
【００２９】
トランスコンダクタンスアンプ部２９は、差動入力、差動出力を実現する回路部であり、レーザ駆動回路部２７から出力される差動信号を受け、それに比例した差動電流信号を負荷である抵抗素子１９及びＥＡ部５に対して出力する。トランスコンダクタンスアンプ部２９の２つの入力には、それぞれ、バイアス電圧Ｖｇが抵抗素子５１，５３及び伝送線路Ｔ０，Ｔ１を介して印加される。この抵抗素子５１，５３は十分に高い抵抗値（例えば、１０ｋΩ以上）に設定されているが、高周波遮断用のチョークコイルに置き換えられてもよい。レーザ駆動回路部２７は、その２つの差動出力がそれぞれコンデンサ５５，５７及び伝送線路Ｔ０，Ｔ１を介してトランスコンダクタンスアンプ部２９の差動入力に接続され、その２つの入力に互いに相補的な入力電圧信号が入力される。このレーザ駆動回路部２７は、入力電圧信号を増幅してトランスコンダクタンスアンプ部２９の２つの差動入力に差動信号として入力させる。
【００３０】
ここで、上記構成の駆動回路１においては、電流連続の定理により、ＥＡ−ＤＦＢの周辺の電流値の関係に関して下記式；
Ｉｂｉａｓ  ＝  Ｉ０  ＋  Ｉｏｐ＋  Ｉｒｏ  ＋Ｉｐｈｏｔｏ  ，
Ｉｒｏ  ＋Ｉｐｈｏｔｏ  ＝  Ｉ１  ＋  Ｉｏｎ
が成立する。なお、Ｉ０、Ｉ１は、それぞれ、電流源４３，４７の電流値、Ｉｏｐ、Ｉｏｎは、それぞれ、トランスコンダクタンスアンプ部２９の２つの差動出力に流れ込む電流値、Ｉｒｏは、抵抗素子１９を流れる電流値である。
【００３１】
図５は、駆動回路１を構成するトランスコンダクタンスアンプ部２９の詳細構成を示す回路図であり、基本構成は図１に示した構成と同一である。このトランスコンダクタンスアンプ部２９の２つの入力端子ＶＩＮＰ，ＶＩＮＮの間には、２つの入力終端用の抵抗５９Ａ，５９Ｂが接続され、それぞれの抵抗値は例えば５０Ωである。また、バイアス電圧ＶＳＳはグラウンド電位に設定される。ＭＯＳＦＥＴ２５と正相出力端子ＯＵＴＰとの間には、ダイオード接続された２つのＭＯＳＦＥＴ２３Ａ，２３Ｂが接続されている。これは、図４の駆動回路１においては正相出力端子ＯＵＴＰが逆相出力端子ＯＵＴＮに対してＥＡ部５で必要なバイアス電圧分（１．５〜１．８Ｖ）高くなるので、ＭＯＳＦＥＴ２５のソース−ドレイン間電圧を下げるためである。
【００３２】
上記のトランスコンダクタンスアンプ部２９の正相出力端子ＯＵＴＰと逆相出力端子ＯＵＴＮにかかるＤＣ電圧は、主に電流値Ｉ０，Ｉ１と抵抗素子１９の抵抗値ｒｏによって決定される。実際には抵抗値ｒｏは固定値であるので、電流値Ｉ０，Ｉ１が調整される。具体的には、Ｉ０＝１９ｍＡ、Ｉ１＝２７ｍＡ、ｒｏ＝５０Ωの時には、ＥＡ部５のCom-C端子の電圧Ｖｃｏｍｃ＝３．２Ｖ、ＥＡ部５のEA-A端子の電圧Ｖｅａａ＝１．４４Ｖとなり、逆バイアス電圧Ｖｂｉａｓ＝Ｖｃｏｍｃ−Ｖｅａａ＝１．７６Ｖとなる。ところで、ＭＯＳＦＥＴ２１，２５のゲートに印加されるバイアス電圧Ｖｇが調整されると、出力電流Ｉｏｐ、Ｉｏｎの直流成分が変わるため、電流値Ｉ０，Ｉ１の調整値に影響を及ぼすが、バイアス電圧ＶｇにはＭＯＳＦＥＴ２１，２５の動作点の観点から最適値が存在するため、例えば固定値０．９５Ｖに設定される。
【００３３】
次に、図６には、トランスコンダクタンスアンプ部２９への入力と光出力との関係を示す。
【００３４】
図６（ａ）に示すように、トランスコンダクタンスアンプ部２９の出力電流Ｉｏｐ−Ｉｏｎは差動入力ＶＩＮＰ−ＶＩＮＮに対して比例して増加する。また、図６（ｂ）に示すように、差動入力ＶＩＮＰ−ＶＩＮＮが増加すると、出力電流Ｉｏｐ−Ｉｏｎが増大する、すなわち、出力電流Ｉｏｐが増え出力電流Ｉｏｎが減ると、電流Ｉｒｏは減少することになる。さらに、図６（ｃ）に示すように、電流Ｉｒｏが減少すると、ＥＡ部５に印加される逆バイアス電圧Ｖｃｏｍｃ−Ｖｅａａが減少し、その結果、図６（ｄ）に示すように、光出力ＳＯＵＴが増加し“１”を示すようになる。一方、差動入力ＶＩＮＰ−ＶＩＮＮが減少するときは上記とは逆の動作となり、光出力ＳＯＵＴは“０”を示す。
【００３５】
上述した構成の外部変調型レーザ素子用駆動回路１の消費電力を見積もる。バイアス電流ＩｂｉａｓはＥＡ−ＤＦＢチップの特性に対応して設定されるが、ここでは８５ｍＡとする。バイアス電圧ＶＣＣは、上記のＤＣ動作例におけるＶｃｏｍｃ＝３．２Ｖ、ＤＦＢレーザ素子３の順方向電圧約１．３Ｖ、及びバイアス電流源１１に必要な電圧約０．５Ｖを加えて、約５．０Ｖに設定される。このように、ＥＡ−ＤＦＢの共通カソードであるCom-C端子をフロートにしている分比較的高い電源電圧となる。その一方で、出力振幅の小さいレーザ駆動回路部２７の消費電力は約１７０ｍＷである。従って、光電流Ｉｐｈｏｔｏは別電源を流れずにバイアス電流Ｉｂｉａｓに含まれることになるため、トータルの消費電力は５．０×８５＋１７０＝５９５ｍＷとなる。
【００３６】
図７には、外部変調型レーザ素子用駆動回路１の周波数特性と出力光波形のシミュレーション結果を示す。ここでは、図５の構成に含まれるＮＭＯＳデバイスとしては０．１８
μｍプロセスのモデルを使用した。図７（ａ）に示す周波数特性から、−３ｄＢ帯域は約１４．７ＧＨｚである。周波数特性の１９ＧＨｚ付近には、容量３９とインダクタ３３との共振による大きなディップが見られており、１５Ｇｂ／ｓ以上の高速動作にはこの部分の改善が必要である。図７（ｂ）には、１１．３Ｇｂ／ｓでの光出力波形を示している。トランスコンダクタンスアンプ部２９への片相の入力振幅が５００ｍＶｐｐにおいて消光比約１０ｄＢが得られ、アイ開口も十分な結果が得られている。
【００３７】
以上説明した外部変調型レーザ素子用駆動回路１によれば、ＤＦＢレーザ素子３にバイアス電流Ｉｂｉａｓが定常的に供給され、ＥＡ部５に並列接続された抵抗素子１９に間欠的にバイアス電流を供給して、抵抗素子１９に生じる変調電圧信号によりＥＡ部５を変調し、ＥＡ部５及び抵抗素子１９に対して並列に接続されたＭＯＳＦＥＴ２３，２５を含む並列回路部に変調電圧信号とは逆位相のバイアス電流が間欠的に供給される。これにより、ＥＡ部５に変調信号が印加されて、ＤＦＢレーザ素子３から出射される直流光が変調される。このとき、ＥＡ部５と抵抗素子１９には、トランスコンダクタンスアンプ部２９によって差動電流信号が供給されるので、レーザ駆動回路部２７はトランスコンダクタンスアンプ部２９を駆動するだけで良いため、出力電圧振幅を小さくすることができる。その結果、消費電力を低減することができる。
【００３８】
これに対して、図１０には、本実施形態に対する比較例である駆動回路９０１の構成を示している。同図に示す駆動回路９０１においては、ＥＡ−ＤＦＢの共通カソードであるCom-C端子はグラウンドに接続され、ＤＦＢレーザ素子３のDFB-A端子はインダクタ９３１を介してバイアス電流源１１の一端に接続されている。バイアス電流Ｉｂｉａｓは、インダクタ９３１を介してＤＦＢレーザ素子３に流れ込み、Com-C端子からグラウンドに流れ出る。また、５０Ωの終端抵抗９１９がＥＡ部５と並列に接続されており、この終端抵抗９１９はEA-A端子とはインダクタ９４９を介して接続されている。さらに、EA部５のEA-A端子は、インダクタ９４５、特性インピーダンス５０Ωの伝送線路Ｔ０、及びＡＣ結合用コンデンサ９５５を介してレーザ駆動回路部９２７の正相出力に接続されている。レーザ駆動回路部９２７の逆相出力は、ＡＣ結合用コンデンサ９５７を介して５０Ωの終端抵抗９５１で終端されている。この終端抵抗９５１は、ＥＡ−ＤＦＢを搭載するセラミックキャリア上にシート抵抗で実現されるのが一般的である。ＥＡ部５のEA-A端子には、負のバイアス電圧Ｖｇ０が高周波遮断用のチョークコイル９５３、伝送線路Ｔ０、及びインダクタ９４５を介して印加される。レーザ駆動回路部９２７は、２つの入力に互いに相補的な入力電圧信号が入力され、それに対応した信号を出力し、ＥＡ部５のEA-A端子の電圧を変調する。ＥＡ部５のアノード電圧が変調されることで、光出力も変調される。
【００３９】
上記構成の駆動回路９０１に関してバイアス電圧ＶＣＣ＝３．３Ｖと仮定した場合の消費電力を見積もる。まず、レーザ駆動回路部９２７は、単相２Ｖ以上の出力振幅が要求されるために変調電流として８０ｍＡが必要である。これは、２Ｖｐｐの信号を５０Ωの抵抗両端に発生させるには２２／５０＝８０ｍＡの電流を必要とするためである。その他増幅段の電源電流５０〜６０ｍＡを見込むと、レーザ駆動回路部９２７での総消費電力は約４５０ｍＷとなる。次に、ＤＦＢレーザ素子３へのバイアス電流Ｉｂｉａｓは８５ｍＡ程度であり、このバイアス電流Ｉｂｉａｓはバイアス電圧ＶＣＣの電源側からグラウンドに流れるので、約２６４ｍＷを消費する。最後に、約２０ｍＡの光電流ＩｐｈｏｔｏがグラウンドからEA-A端子に流れるので約３０ｍＷを消費する。これらを合計すると、駆動回路９０１の総消費電力は約７４４ｍＷとなる。
【００４０】
近年では、ＥＡ−ＤＦＢ用の駆動回路が利用される光データリンクの小型・低消費電力化要求が高まり、光データリンクとして最大消費電力１Ｗ以下の要求も出始めている。この要求を満足するためには、より一層の駆動回路の低消費電力化が重要である。本実施形態の駆動回路１は比較例の駆動回路９０１に比較して１５０ｍＷ、約２０％もの低消費電力化を実現できる。
【００４１】
ここで、駆動回路１のようにＥＡ−ＤＦＢを差動駆動する場合には、ＤＦＢレーザ素子３の動作を安定化させるために、そのカソード電位を安定化させる必要がある。そのためには、ＥＡ部５と抵抗素子１９を含む並列回路に生じる電圧降下と、ＭＯＳＦＥＴ２３のドレイン−ソース間電圧とを同様の値にする必要がある。前者の電圧降下は抵抗素子１９を流れる電流値で決まり、簡単にはＩｂｉａｓ×ｒｏで決定され光電流Ｉｐｈｏｔｏは電圧降下にほとんど寄与しない。そこで、駆動回路１に電流源４３，４７を設けることでＩｂｉａｓ×ｒｏとＭＯＳＦＥＴ２３のドレイン−ソース間電圧とを等しくなるように設定することができる。その結果、ＤＦＢレーザ素子３の動作を安定化させ、安定した光信号を出力させることができる。
【００４２】
また、駆動回路１には、ＭＯＳＦＥＴ２５に直列に接続されたＭＯＳＦＥＴ２３Ａ．２３Ｂ（２３）が設けられているので、ＭＯＳＦＥＴ２５とＭＯＳＦＥＴ２１のドレイン―ソース間電圧がおおよそ等しくなり、ＭＯＳＦＥＴ２５とＭＯＳＦＥＴ２１の動作点を揃えることができる。。
【００４３】
さらに、ＤＦＢレーザ素子３に並列に接続されたコンデンサ素子３７をさらに備えることで、ＤＦＢレーザ素子３に与えられるバイアス電流を安定化させることができ、より一層安定した光信号を出力させることができる。
【００４４】
なお、本発明は、前述した実施形態に限定されるものではない。すなわち、トランスコンダクタンスアンプ部２９の構成としては様々な変形例を採用することができる。例えば、図８に示すトランスコンダクタンスアンプ部１２９のように、入力部にエミッタフォロア回路によるバッファ部が追加されてもよい。このようなバッファ部はＳｉＧｅプロセスを採用することでＭＯＳに加えてＮＰＮトランジスタを作製することで実現される。トランスコンダクタンスアンプ部では駆動電流を扱うためにＭＯＳＦＥＴ２１，２５のサイズが大きくなり、寄生容量Ｃｇｓ，Ｃｇｄ，Ｃｏｘも大きくなる。５０Ω×２の終端抵抗５９Ａ，５９ＢとＭＯＳＦＥＴ２１，２５のゲートを直接つなぐとこの寄生容量によって帯域劣化を招くことがある。ＮＰＮトランジスタ１２３Ａ，１２３Ｂを含むエミッタフォロア回路を介して終端抵抗５９Ａ，５９ＢとＭＯＳＦＥＴ２１，２５のゲートを接続することでこのような帯域劣化を防ぐことができる。
【００４５】
また、ＤＦＢレーザ素子３のカソード電位を安定化させるために、カソードとグラウンド或いはバイアス電圧ＶＣＣの電源端子７との間にバイパスキャパシタを挿入してもよい。または、カソード電位を検知してＭＯＳＦＥＴ２１或いはＭＯＳＦＥＴ２５のゲートバイアスに帰還をかけ、帰還をかけないＭＯＳＦＥＴ２１，２５のゲートバイアスをＤＦＢレーザ素子３のカソード電位を所定の値に調整するために事前に設定してもよい（調整後は一定に維持する）。
【符号の説明】
【００４６】
１…外部変調型レーザ素子用駆動回路、３…ＤＦＢレーザ素子、５…ＥＡ部、７，９…電源端子、１１…バイアス電流源、１３…スイッチング素子、１５…直列回路部（第１の回路部）、１７…直列回路部（第２の回路部）、１９…抵抗素子、２１…ＭＯＳＦＥＴ（第１のトランジスタ）、２５…ＭＯＳＦＥＴ（第２のトランジスタ）、２３，２３Ａ，２３Ｂ…ＭＯＳＦＥＴ（ダイオード素子）、３７…コンデンサ素子、４７…第１の電流源、４３…第２の電流源。
【図１】
0005768551.tif 000002
【図２】
0005768551.tif 000003
【図３】
0005768551.tif 000004
【図４】
0005768551.tif 000005
【図５】
0005768551.tif 000006
【図６】
0005768551.tif 000007
【図７】
0005768551.tif 000008
【図８】
0005768551.tif 000009
【図９】
0005768551.tif 000010
【図１０】
0005768551.tif 000011