(57)【特許請求の範囲】
【請求項１】
セラミック基材を複数積層して形成されたセラミック多層基板であって、
チップ部品が実装される実装領域を囲むように環状に形成され、該実装領域に実装された前記チップ部品を気密封止して気密エリアを形成する上蓋が設置される上蓋取付部と、
前記上蓋取付部の内周面よりも内側において前記セラミック多層基板の表面に露出するように前記上蓋取付部と一部が重なって形成され、前記チップ部品に接続される第１の回路パターンと、
前記第１の回路パターンが設けられた層よりも１層上の前記セラミック基材上かつ前記上蓋取付部の内周面よりも外側に形成されて前記第１の回路パターン及び前記上蓋取付部と一部が重なり、前記上蓋取付部の外周面よりも外側で前記セラミック多層基板の表面に露出した第２の回路パターンと、
前記第１の回路パターンと前記第２の回路パターンと前記上蓋取付部とが重なった部分に設けられて、前記第１の回路パターンと前記第２の回路パターンとを接続するビアと、
を備えることを特徴とするセラミック多層基板。
【請求項２】
前記第１の回路パターンが形成された層よりも１層上の前記セラミック基材は、他の層の前記セラミック基材よりも薄いことを特徴とする請求項１に記載のセラミック多層基板。
【請求項３】
前記第１の回路パターンが形成された層の前記セラミック基材と、該第１の回路パターンが形成された層よりも１層上の前記セラミック基材との厚さの和が、これら以外の層の前記セラミック基材の厚さと同じであることを特徴とする請求項２に記載のセラミック多層基板。
【請求項４】
前記第１の回路パターンが形成された層よりも１層上の前記セラミック基材が、前記第１の回路パターンが形成された層の前記セラミック基材に埋め込まれていることを特徴とする請求項２に記載のセラミック多層基板。
【請求項５】
請求項１から４のいずれか１項に記載のセラミック多層基板を用いた半導体パッケージであって、
前記実装領域に実装され、前記第１の回路パターンにワイヤボンディングされたチップ部品と、
前記上蓋取付部に設置されて前記気密エリアを気密封止した上蓋とを備えることを特徴とする半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック多層基板及びこれを使用した半導体パッケージに関する。
【背景技術】
【０００２】
セラミック多層基板は、複数層の焼成前グリーンシートに回路パターンを形成した後、グリーンシートを積層し、プレスすることによって一つの積層体を形成し、積層体を焼成することで基板として完成する。さらに、実装性、劣化防止等の目的で基板に金めっき処理を施すことも多い。
【０００３】
基板にはキャビティが形成され、その部分に半導体チップなどの部品を実装し、金属部品で蓋をすることで、パッケージが形成される。パッケージは、半導体チップなどの部品の劣化を防ぐために気密性が求められることが多い。
【０００４】
高周波回路では線路長を最短化することで通過損失の低減が見込まれるため、実装した部品を基板回路に接続しさらにパッケージを外部の部品に接続する場合には、フィードスルー構造を形成する必要がある。
【０００５】
このようなセラミック多層基板や半導体パッケージは特許文献１〜３に開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−０８６９８７号公報
【特許文献２】特開２０００−１６４７４３号公報
【特許文献３】特開平９−１３９５７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来の技術では、回路パターンと基材（セラミック部）との界面で気密漏れが発生する。
【０００８】
気密性を確保しようとした場合、リークパスを作らないように迂回した構造をとることになる。この場合、線路長の増加による通過損失増大や、配線スペース確保による基板サイズ増大などの問題が発生し、設計上の制約が大きくなる。
【０００９】
リークパスは、回路パターンに使用している金属材料の種類や、めっき時のダメージなどの材料やプロセスに起因して発生するため、これら全てを最適化することでリークパスが発生しないようにできる可能性がある。しかし、既存のプロセスを全て置き換えるとなると、コストの上昇や開発期間の長期化、同時形成している素子との相性の低下などを招く原因ともなるため、実現は難しい。
【００１０】
本発明は、上記に鑑みてなされたものであって、チップ部品が実装されるキャビティの気密を維持しつつ外部接続線路の線路長が最短化された構造を持つセラミック多層基板及び半導体パッケージを得ることを目的とする。
【課題を解決するための手段】
【００１１】
上述した課題を解決し、目的を達成するために、本発明は、セラミック基材を複数積層して形成されたセラミック多層基板であって、チップ部品が実装される実装領域を囲むように環状に形成され、実装領域に実装されたチップ部品を気密封止して気密エリアを形成する上蓋が設置される上蓋取付部と、上蓋取付部の内周面よりも内側においてセラミック多層基板の表面に露出するように形成され、チップ部品に接続される第１の回路パターンと、第１の回路パターンが設けられた層よりも１層上のセラミック基材上かつ上蓋取付部の内周面よりも外側に形成されて第１の回路パターンと一部が重なり、上蓋取付部の外周面よりも外側でセラミック多層基板の表面に露出した第２の回路パターンと、第１の回路パターンと第２の回路パターンとが重なった部分に設けられて、第１の回路パターンと第２の回路パターンとを接続するビアと、を備えることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、気密エリア内に実装されるチップ部品と気密エリア外の外部部品とを接続するための外部接続線路はビアを一つだけ経由するため線路長を短くして通過損失を低減し、かつ気密エリアの気密性を確保できるという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明にかかる半導体パッケージの実施の形態１の構成を示す図である。
【図２】図２は、実施の形態１にかかる半導体パッケージの上面図である。
【図３】図３は、従来の半導体パッケージの構造の一例を示す図である。
【図４】図４は、外部接続線路が曲がった半導体パッケージの構造の一例を示す図である。
【図５】図５は、従来の半導体パッケージの構造のさらに別の一例を示す図である。
【図６】図６は、本発明にかかる半導体パッケージの実施の形態２の構成を示す図である。
【図７】図７は、本発明にかかる半導体パッケージの実施の形態３の構成を示す図である。
【図８】図８は、部品接続層と外部接続層との間に形成される溝の位置を示す図である。
【図９】図９は、本発明にかかる半導体パッケージの実施の形態４の構成を示す図である。
【図１０】図１０は、実施の形態４にかかる半導体パッケージの別の構成を示す図である。
【発明を実施するための形態】
【００１４】
以下に、本発明にかかる半導体パッケージの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１５】
実施の形態１．
図１は、本発明にかかる半導体パッケージの実施の形態１の構成を示す図である。半導体パッケージは、セラミック多層基板３、チップ部品１、上蓋５を有する。セラミック多層基板３は、セラミック基材である基材８が複数層積層された構造となっている。基材８は、グリーンシートを焼成して硬化させることによって形成される。セラミック多層基板３の上面中央部は、チップ部品１が実装される実装領域を形成する部品収容キャビティ３ａが設けられて凹状に窪んでいる。部品収容キャビティ３ａは、穴（キャビティ穴）が形成されたグリーンシートを重ねて焼成し、各グリーンシートを基材８とすることによって形成される。
【００１６】
また、セラミック多層基板３は、部品収容キャビティ３ａが形成された層よりも上層として、部品収容キャビティ３ａを取り囲むように外部接続層１２と上蓋取付部６とが形成されている。外部接続層１２の詳細については後述する。上蓋取付部６は、部品収容キャビティ３ａの上方に上蓋取付用キャビティ３ｂを形成する。上蓋取付用キャビティ３ｂは、穴（キャビティ穴）が形成されたグリーンシートを重ねて焼成し、各グリーンシートを基材８とすることによって形成される。上蓋取付部６に上蓋５が取り付けられることにより、部品収容キャビティ３ａ及び上蓋取付用キャビティ３ｂは気密エリア７を構成する。
【００１７】
部品収容キャビティ３ａを形成する最上層（以下、部品接続層という）１８の基材８の上面には第１の回路パターンとしての回路パターン９ａが、上蓋取付部６の内周面よりも内側においてセラミック多層基板３の表面に露出するように形成されている。また、外部接続層１２の上面には、第２の回路パターンとしての回路パターン９ｂが上蓋取付部６の内周面よりも外側に形成されている。回路パターン９ｂは、上蓋取付部６の外周面よりも外側でセラミック多層基板３の表面に露出している。回路パターン９ａと回路パターン９ｂとは一部が重なっている。外部接続層１２は、上蓋取付部６が積層される部分にビア１２ａを備えている。ビア１２ａは、回路パターン９ａと回路パターン９ｂとが重なった部分に設けられているため、回路パターン９ａと回路パターン９ｂとが接続されて、外部接続線路を構成している。外部接続層１２は、グリーンシートを焼成することによって形成されている。
【００１８】
図２は、実施の形態１にかかる半導体パッケージの上面図であり、上蓋５の図示は省略している。また、上蓋取付部６の部分は透過して示している。回路パターン９ｂは、気密エリア７まで達していないため、気密エリア７の外周部は、上蓋取付部６の最下層を形成する基材８と外部接続層１２を形成する基材８との接合面１３で囲まれている。
【００１９】
チップ部品１は、部品収容キャビティ３ａに実装され、回路パターン９ａにボンディングワイヤ２で接続されている。回路パターン９ｂは、ワイヤ２０で外部部品４に接続されている。これにより、チップ部品１と外部部品４とは、ボンディングワイヤ２、回路パターン９ａ、ビア１２ａ、回路パターン９ｂ及びワイヤ２０を介して電気的に接続されている。
【００２０】
比較のため、従来の半導体パッケージの構造について説明する。図３は、従来の半導体パッケージの構造の一例を示す図である。半導体パッケージは、セラミック多層基板１０３、チップ部品１０１、上蓋１０５を有する。セラミック多層基板１０３は、基材１０８を複数積層した構造となっている。基材１０８は、グリーンシートを焼成して硬化させることによって形成される。セラミック多層基板１０３の上面中央部は、部品収容キャビティ１０３ａが形成されて凹状に窪んでいる。部品収容キャビティ１０３ａは、穴が形成されたグリーンシートを重ねて焼成し、各グリーンシートを基材１０８とすることによって形成される。
【００２１】
また、セラミック多層基板１０３は、部品収容キャビティ１０３ａが形成された層よりも上層として、部品収容キャビティ１０３ａを取り囲むように上蓋取付部１０６が形成されている。上蓋取付部１０６は、部品収容キャビティ１０３ａの上方に上蓋取付用キャビティ１０３ｂを形成する。上蓋取付部１０６には上蓋１０５が取り付けられ、部品収容キャビティ１０３ａ及び上蓋取付用キャビティ１０３ｂは気密エリア１０７を構成する。
【００２２】
部品接続層１１８の基材１０８の上には回路パターン１０９が形成されている。回路パターン１０９は、気密エリア１０７の内外に跨りフィードスルー構造をなしている。
【００２３】
チップ部品１０１は、部品収容キャビティ１０３ａに実装され、回路パターン１０９にボンディングワイヤ１０２で接続されている。回路パターン９は、ワイヤ１２０で外部部品１０４に接続されている。これにより、チップ部品１０１と外部部品１０４とは、ボンディングワイヤ１０２、回路パターン９及びワイヤ１２０を介して電気的に接続されている。
【００２４】
実装不良などの製造不良に起因するのではなく、構造的に発生する気密漏れは、導体（回路パターン）と基材との界面が気密エリア１０７の内外に跨る構造（図３）の場合に起きやすい。外部接続線路が曲がっていたり、長くなっていたりしても、気密漏れは発生する。図４は、外部接続線路が曲がった半導体パッケージの構造の一例を示す図であり、（ａ）は断面図、（ｂ）は上面図である。なお、図４（ｂ）では上蓋１０５の図示を省略し、上蓋取付部１０６を透過して示している。回路パターン１０９と基材１０８との界面が気密エリア１０７の内外に跨ることにより、リークパス１１１が形成されている。気密性を確保するためには、気密エリア１０７の外周全てを基材同士の接合面によって囲む必要がある。
【００２５】
図５は、従来の半導体パッケージの構造のさらに別の一例を示す図である。図３に示した構造との違いは、部品接続層１１８の基材１０８には、回路パターン１０９ａに繋がるビア１１０ａが形成されていることである。ビア１１０ａは、部品接続層１１８の一つ下の層１１９の基材１０８に形成された回路パターン１１０ｃに繋がっている。また、部品接続層１１８の基材１０８には、気密エリア１０７の外側に回路パターン１０９ｂが形成されている。部品接続層１１８の基材１０８には、回路パターン１０９ｂに繋がるビア１１０ｂが形成されている。ビア１１０ｂは、回路パターン１１０ｃに繋がっている。
【００２６】
図５に示した従来の半導体パッケージでは、外部接続線路は１層下に迂回した後に元の層に戻るために、気密エリアの外周全てを基材同士の接合面によって囲う構造となっており、気密エリアの気密性が確保されている。しかし、図５に示す構造では、外部接続線路は、ビアを二つ以上経由することになるため、線路長が長くなり、通過損失が増大してしまう。
【００２７】
本実施の形態にかかる半導体パッケージでは、外部接続線路はビアを一つだけ（ビア１２ａだけ）経由するため、外部接続線路の線路長を短くすることができ、通過損失を低減できる。
【００２８】
外部接続層１２を形成する基材８は、シート厚の薄いグリーンシートを用いて形成することで、外部接続線路の線路長をより短くすることが可能となる。外部接続層１２の元とするグリーンシートは、取り扱い性や製造上の制約を考慮した場合、概ね４０μｍ以上（焼成後の基材８が３０μｍ程度）ものを適用すると、歩留まりを大きく低下させることなくセラミック多層基板３を製造可能である。ただし、これはあくまでも一例であり、より薄いグリーンシートを用いて外部接続線路の線路長を短くするほど、通過損失を低減できる。
【００２９】
また、ビア１２ａは、気密エリアから離れた位置に形成すると、上蓋取付部６を形成する基材８と外部接続層１２を形成する基材８との接合面が大きくなり、気密エリア７の気密性を高めることができる。なお、上蓋取付部６よりも外側に形成すると、セラミック多層基板３の表面にビア１２ａが露出してデッドスペースが増えるため、基板サイズの増大の原因となる。これを防ぐためには、上蓋取付部６をなす基材８が積層される部分にビア１２ａを形成することが好ましい。
【００３０】
このように、本実施の形態によれば、従来では気密を確保するために迂回させていた外部接続線路を直線化することが可能になり、基板を小型化できる。また、基板の設計の自由度が上がるため、より高機能な回路設計を行うことも可能である。また、既存の製造設備を利用して製造可能であるため、開発期間を短縮し開発コストを低減できる。また、特定の材料やプロセスによらずに製造可能であるため、要求される高周波特性における通過損失の許容値やコストに応じて材料やプロセスを選定できる。
【００３１】
実施の形態２．
図６は、本発明にかかる半導体パッケージの実施の形態２の構成を示す図である。実施の形態２にかかる半導体パッケージの構成は実施の形態１とほぼ同様であるが、部品接続層１８の基材１４の厚さ寸法は、外部接続層１２の厚さ分他の層の基材８よりも薄くなっている。すなわち、部品接続層１８の基材８と、外部接続層１２の基材８との厚さの和が、これら以外の層の基材８の厚さと同じとなっている。
【００３２】
本実施の形態にかかる半導体パッケージは、回路パターン９ｂの高さが従来の半導体パッケージ（図３）と同じであるため、半導体パッケージを使用する製品（デバイス）の寸法増加を抑えることができる。すなわち、セラミック多層基板３の構造変更による影響が半導体パッケージ内で収まる構造となる。
【００３３】
この他については実施の形態１と同様であるため、重複する説明は割愛する。
【００３４】
実施の形態３．
図７は、本発明にかかる半導体パッケージの実施の形態３の構成を示す図である。実施の形態３にかかる半導体パッケージの構成は実施の形態１とほぼ同様であるが、部品接続層１８の基材８に外部接続層１２が埋め込まれている。
【００３５】
本実施の形態にかかる半導体パッケージは、回路パターン９ｂの高さが従来の半導体パッケージ（図３）と同じであるため、半導体パッケージを使用する製品（デバイス）の寸法増加を抑えることができる。すなわち、セラミック多層基板３の構造変更による影響が半導体パッケージ内で収まる構造となる。
【００３６】
なお、本実施の形態においては、部品接続層１８と外部接続層１２との間に溝が形成されるため、グリーンシートの厚さや製造プロセスによっては、溝がリークパスとなる可能性がある。
【００３７】
図８は、部品接続層と外部接続層との間に形成される溝の位置を示す図である。図８（ａ）に示す部品接続層１８と外部接続層１２との間に形成される溝１６は、気密エリア７内に収まっており、リークパスを形成しない。図８（ｂ）に示す部品接続層１８と外部接続層１２との間に形成される溝１７は、気密エリア７の内外にまたがっており、リークパスを形成する可能性がある。図８（ｃ）に示す部品接続層１８と外部接続層１２との間に形成される溝１９は、気密エリア７内に形成されないため、リークパスを形成しない。
【００３８】
このため、図８（ｂ）のように、気密エリア外周を溝が分断するような構造は回避することが好ましい。ただし、溝がリークパスを形成しないことが保証できるのであれば、このような構造としても差し支えない。
【００３９】
本実施の形態のセラミック多層基板は、複数枚重ねた未焼成グリーンシートに回路パターン９ａを形成した後、外部接続層１２とするグリーンシートを積層し、プレスして一つの積層体としてから焼成することで形成される。
【００４０】
本実施の形態のセラミック多層基板を形成する一つ目の方法は、外部接続層１２とするグリーンシートとして、ビア、回路パターン及びキャビティ穴が形成されたものを用意する。基板製造時には、外部接続層１２となるグリーンシートを部品接続層１８の基材８となるグリーンシートの上に重ね、平坦なプレートでプレスする。この際には、部品接続層１８の基材８となるグリーンシートと外部接続層１２となるグリーンシートとの段差が無くなるように平坦なプレートを用いてプレスする。これにより、グリーンシートの境界部が平坦になるため、これ以降の工程は従来のセラミック多層基板の製造工程と同様となる。
【００４１】
本実施の形態のセラミック多層基板を形成する二つ目の方法は、外部接続層１２となるグリーンシートに予めビアや回路パターンを形成するのではなく、プレスで積層体としてから印刷する方法である。
【００４２】
外部接続層１２とするグリーンシートとして、ビア用の穴及びキャビティ穴が形成されたものを用意する。なお、この時点ではビア用の穴には導体は充填されていない。基板製造時には、外部接続層１２となるグリーンシートを部品接続層１８の基材８となるグリーンシートの上に重ね、平坦なプレートでプレスする。プレス後の積層体に回路パターンを印刷する。この際に、ビア用の穴に導体を充填する。これ以降の工程は、従来のセラミック多層基板の製造工程と同様である。
【００４３】
上記の例のように、外部接続層１２となるグリーンシートを部品接続層１８の基材８となるグリーンシートの上に重ね、平坦なプレートでプレスすることで、外部接続層１２を部品接続層１８の基材８に埋め込むことができる。
【００４４】
この他については実施の形態１と同様である。
【００４５】
実施の形態４．
図９は、本発明にかかる半導体パッケージの実施の形態４の構成を示す図である。実施の形態４にかかる半導体パッケージの構成は実施の形態１とほぼ同様であるが、外部接続層を備えない点で相違している。部品接続層１８の基材８には第１の回路パターンとしての回路パターン８ａ及びビア８ｂが形成されている。回路パターン８ａは、上蓋取付部６の外周面よりも内側に、上蓋取付部６の内周面よりも内側においてセラミック多層基板３の表面に露出するように形成されている。また、部品接続層１８の一つ下の層の基材８には第２の回路パターンとしての回路パターン８ｃが形成されている。回路パターン８ｃは、回路パターン８ａと一部が重なり、上蓋取付部６の外周面よりも外側でセラミック多層基板３の表面に露出している。ビア８ｂは、回路パターン８ａと回路パターン８ｃとが重なった部分に設けられて、回路パターン８ａと回路パターン８ｃとを接続している。
【００４６】
図１０は、実施の形態４にかかる半導体パッケージの別の構成を示す図である。部品接続層１８の基材８は、キャビティ穴の一部が上蓋取付部６を構成する基材８のキャビティ穴と同程度に広がっており、部品接続層１８の一つ下の層の基材８の上面が露出している。また、部品接続層の基材８は、ビア８ｅ及び回路パターン８ｄを備えている。回路パターン８ｄは、上蓋取付部６の内周面よりも外側に形成されて、上蓋取付部６の外周面よりも外側でセラミック多層基板３の表面に露出している。また、部品接続層１８の一つ下の層の基材８には回路パターン８ｆが形成されている。回路パターン８ｆは、回路パターン８ｄと一部が重なっている。ビア８ｅは、回路パターン８ｄと回路パターン８ｆとが重なった部分に設けられて、回路パターン８ｄと回路パターン８ｆとを接続している。
【００４７】
本実施の形態においては、チップ部品と外部接続線路との接続位置及び外部接続線路と外部部品との接続位置のいずれかが、従来の半導体パッケージよりも一段上下にずれることとなるが、このずれを許容できるのであれば、外部接続層を設けることなく外部接続線路の線路長を短縮することができる。
【００４８】
この他については実施の形態１と同様である。
【産業上の利用可能性】
【００４９】
以上のように、本発明にかかる半導体パッケージは、既存のセラミック多層基板の製造設備を変更することなく設計を変更するだけで製造できる点で有用であり、特に、これまでは導体の材料やプロセスの制約でフィードスルー構造を形成できなかった半導体パッケージへの適用に適している。
【符号の説明】
【００５０】
１、１０１  チップ部品
２、１０２  ボンディングワイヤ
３、１０３  セラミック多層基板
３ａ、１０３ａ  部品収容キャビティ
３ｂ、１０３ｂ  上蓋取付用キャビティ
４、１０４  外部部品
５、１０５  上蓋
６、１０６  上蓋取付部
７、１０７  気密エリア
８、１４、１０８  基材
８ａ、８ｃ、８ｄ、８ｆ、９ａ、９ｂ、１０９、１０９ａ、１０９ｂ、１１０ｃ  回路パターン
８ｂ、８ｅ、１２ａ、１１０ａ、１１０ｂ  ビア
１２  外部接続層
１３  接合面
１６、１７、１９  溝
１８、１１８  部品接続層
２０、１２０  ワイヤ
１１１  リークパス
【図１】
0005766141.tif 000002
【図２】
0005766141.tif 000003
【図３】
0005766141.tif 000004
【図４】
0005766141.tif 000005
【図５】
0005766141.tif 000006
【図６】
0005766141.tif 000007
【図７】
0005766141.tif 000008
【図８】
0005766141.tif 000009
【図９】
0005766141.tif 000010
【図１０】
0005766141.tif 000011