(57)【要約】  低電力磁気抵抗ランダム・アクセス・メモリ素子、及びそれを製造する方法を提供する。一実施形態においては、磁気抵抗ランダム・アクセス・デバイス（１００）は、メモリ素子（１０２）のアレイを有する。各メモリ素子（１０２）は、固定の磁気部分（１０６）、トンネル障壁部分（１０８）及び自由ＳＡＦ構造（１０４）を備える。アレイは、式Hwin≒(<HSAT>-Nσsat)-(<Hsw>+Nσsw)により表される有限の磁界プログラミング窓Ｈｗｉｎを有する。ここで、＜Ｈｓｗ＞は、アレイに関する平均切り替え磁界であり、＜ＨＳＡＴ＞は、アレイに関する平均飽和磁界であり、各メモリ素子（１０２）に関するＨｓｗは、式Ｈｓｗ≒√（ＨｋＨＳＡＴ）により表され、ここで、Ｈｋは、合計異方性を表し、ＨＳＡＴは、各メモリ素子（１０２）の自由ＳＡＦ構造に関する反強磁性結合飽和磁界を表す。Ｎは、１以上の整数である。各メモリ素子関するＨｋ、ＨＳＡＴ及びＮは、アレイ（１００）が所定の電流値より下である動作電流を必要とするように選択される。
2008522415.tif 000002
【特許請求の範囲】
【請求項１】
メモリ素子のアレイを有する磁気抵抗ランダム・アクセス装置であって、
各メモリ素子が、
固定の磁気部分と、
前記固定の磁気部分に近接して配設されたトンネル障壁部分と、
前記トンネル障壁部分に近接して配設された自由ＳＡＦ構造と、を備え、
前記メモリ素子のアレイが、次式
【数１】
2008522415.tif 000007
により表される有限磁界プログラミング窓Ｈｗｉｎを有し、
ここで、＜Ｈｓｗ＞は、前記アレイに関する平均切り替え磁界であり、
＜ＨＳＡＴ＞は、前記アレイに関する平均飽和磁界であり、
前記各メモリ素子に関するＨｓｗは、次式
【数２】
2008522415.tif 000008
により表され、
ここで、Ｈｋは、前記各メモリ素子の前記自由ＳＡＦ構造の合計異方性磁界を表し、
ＨＳＡＴは、前記各メモリ素子の前記自由ＳＡＦ構造に関する合計反強磁性結合飽和磁界を表し、
Ｎは、１以上の整数であり、
σｓｗは、＜Ｈｓｗ＞についての標準偏差であり、
σｓａｔは、＜ＨＳＡＴ＞についての標準偏差であり、
前記自由ＳＡＦ構造は、前記メモリ素子のアレイが熱的に安定であり且つ所定の電流値より下である動作電流を要求するようにＨｋ、ＨＳＡＴ及びＮ値を有するように構成される、磁気抵抗ランダム・アクセス装置。
【請求項２】
前記アレイの前記各メモリ素子の前記自由ＳＡＦ構造のＨｋが、１５Ｏｅ−マイクロメートルを前記自由ＳＡＦ構造の幅で除算した値より大きくない値を有し、
前記幅が、前記自由ＳＡＦ構造の長軸に対して直角方向にある前記自由ＳＡＦ構造の寸法（単位マイクロメートル）である
請求項１記載の磁気抵抗ランダム・アクセス装置。
【請求項３】
前記自由ＳＡＦ構造が、２つの磁気部分を備え、
前記２つの磁気部分のそれぞれが、低い磁化材料の層を備える
請求項１記載の磁気抵抗ランダム・アクセス装置。
【請求項４】
前記少なくとも２つの磁気部分のそれぞれが、Ｎｉ、Ｆｅ、Ｃｏ、Ｎｉ合金、Ｆｅ合金、及びＣｏ合金から成るグループから選択される材料を備える請求項３記載の磁気抵抗ランダム・アクセス装置。
【請求項５】
前記低い磁化材料が、モリブデン、タンタル及び硼素から成るグループから選択される少なくとも１つの材料を用いてドーピングされる請求項３記載の磁気抵抗ランダム・アクセス装置。
【請求項６】
前記２つの磁気部分の少なくとも１つが更に、高いスピン偏極材料の層を備える請求項３記載の磁気抵抗ランダム・アクセス装置。
【請求項７】
前記自由ＳＡＦ構造が、２つの磁気部分を備え、
前記２つの磁気部分のそれぞれが、約５ｎｍより大きくない厚さを有する
請求項１記載の磁気抵抗ランダム・アクセス装置。
【請求項８】
前記自由ＳＡＦ構造が、或る長さと、或る幅と、約１から約３の範囲にある長さ／幅比とを有する請求項１記載の磁気抵抗ランダム・アクセス装置。
【請求項９】
前記自由ＳＡＦ構造が、約２から約２．５の範囲にある長さ／幅比を有する請求項８記載の磁気抵抗ランダム・アクセス装置。
【請求項１０】
前記自由ＳＡＦ構造が、約１５０Ｏｅから約３５０Ｏｅの範囲にあるＨＳＡＴの値を有する請求項１記載の磁気抵抗ランダム・アクセス装置。
【請求項１１】
前記自由ＳＡＦ構造が、ほぼ１８０／ｗ０．５（Ｏｅ）より小さいＨＳＡＴの値を有するよう構成され、
ここで、ｗは、前記自由ＳＡＦ構造の幅（単位マイクロメートル）である
請求項１記載の磁気抵抗ランダム・アクセス装置。
【請求項１２】
前記自由ＳＡＦ構造が、２次ＳＡＦ構造である請求項１記載の磁気抵抗ランダム・アクセス装置。
【請求項１３】
前記自由ＳＡＦ構造が、反強磁性結合スペーサ層により分離された２つの磁気部分と、前記反強磁性結合スペーサ層のみより高い反強磁性交換結合を生成する材料の層とを備える請求項１２記載の磁気抵抗ランダム・アクセス装置。
【請求項１４】
前記自由ＳＡＦ構造が、反強磁性結合スペーサ層により分離された２つの磁気部分を備え、
前記反強磁性結合スペーサ層の厚さは、前記自由ＳＡＦ構造が１次ＳＡＦ構造であるような厚さであり、
前記反強磁性結合スペーサ層の前記厚さは、前記反強磁性結合材料の反強磁性結合飽和磁界ＨＳＡＴが最大である厚さより大きい
請求項１記載の磁気抵抗ランダム・アクセス装置。
【請求項１５】
前記自由ＳＡＦ構造が、異方性軸を有し、且つ前記異方性軸に実質的に沿って配設された少なくとも１つの実質的に尖頭の端部を有する形状を有する請求項１記載の磁気抵抗ランダム・アクセス装置。
【請求項１６】
ディジット・ラインの上に重なる固定の磁気部分を被着するステップと、
前記固定の磁気部分の上に重なるトンネル障壁部分を形成するステップと、
前記トンネル障壁部分の上に重なる第１の磁気部分を被着するステップであって、前記磁気部分がＮｉ８０Ｆｅ２０の磁化より大きくない磁化を有する材料を備える、前記第１の磁気部分を被着するステップと、
前記第１の磁気部分の上に重なる反強磁性結合層を形成するステップと、
前記の反強磁性結合スペーサ層の上に重なる第２の磁気部分を被着するステップであって、前記第２の磁気部分がＮｉ８０Ｆｅ２０の磁化より大きくない磁気モーメントを有する材料を備える、前記第２の磁気部分を被着するステップと、
前記第２の磁気部分の上に重なるビット・ラインを形成するステップと、を備え、
前記第１の磁気部分、前記反強磁性結合層及び前記第２の磁気部分が、自由ＳＡＦ構造を形成し、
前記第１の磁気部分及び前記第２の磁気部分は、前記自由ＳＡＦ構造が実質的に均衡化され且つ前記ディジット・ライン及び前記ビット・ラインに対して或る角度に指向された結果的に生じる磁気モーメントを有するように形成される、磁気エレクトロニクス・メモリ素子を製造する方法。
【請求項１７】
前記第１の磁気部分及び前記第２の磁気部分は、それぞれ、Ｎｉ、Ｆｅ、Ｃｏ、Ｎｉ合金、Ｆｅ合金及びＣｏ合金から成るグループから選択される材料から形成される請求項１６記載の磁気エレクトロニクス・メモリ素子を製造する方法。
【請求項１８】
第１の磁気部分を被着する前記ステップが、モリブデン、タンタル及び硼素から成るグループから選択される少なくとも１つの材料を備える第１の磁気部分を被着するステップを備える請求項１７記載の磁気エレクトロニクス・メモリ素子を製造する方法。
【請求項１９】
第２の磁気部分を被着する前記ステップが、モリブデン、タンタル及び硼素から成るグループから選択される少なくとも１つの材料を備える第２の磁気部分を被着するステップを備える請求項１７記載の磁気エレクトロニクス・メモリ素子を製造する方法。
【請求項２０】
第１の磁気部分を被着する前記ステップが更に、前記トンネル障壁部分の上に重なる第１の材料層を被着するステップを備え、
前記第１の材料層が、前記第１の磁気部分のスピン偏極より大きいスピン偏極を有する材料を備え、
第２の磁気部分を被着する前記ステップが更に、第２の材料層を被着するステップであって、前記第２の材料層が、前記自由ＳＡＦ構造が磁気モーメントについて実質的に均衡化されるように磁気モーメントを有する、前記第２の材料層を被着するステップを備える請求項１６記載の磁気エレクトロニクス・メモリ素子を製造する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に、磁気抵抗デバイスに関し、より詳細には、より低い動作電力しか必要でない磁気抵抗ランダム・アクセス・メモリ素子に関する。
【背景技術】
【０００２】
磁気エレクトロニクス・デバイス、スピン・エレクトロニクス・デバイス、及びスピントロニック・デバイスは、電子スピンにより主として引き起こされる効果を利用するデバイスに関する同義語である。磁気エレクトロニクスは、多数の情報デバイスに用いられ、そして不揮発性で、信頼性良く、良好な耐放射線性で、高密度データ記憶及び検索性を与える。多数の磁気エレクトロニクス情報デバイスには、磁気抵抗ランダム・アクセス・メモリ（ＭＲＡＭ）、磁気センサ、及びディスク・ドライブ用読み出し／書き込みヘッドが含まれるが、これらに限定されるものではない。
【０００３】
典型的には、ＭＲＡＭのような磁気エレクトロニクス情報デバイスは、メモリ素子のアレイを含む。各メモリ素子は、典型的には、様々な非磁性層により分離された複数の磁性層を含む構造を有する。情報は、磁性層の中の磁気ベクトルの方向として記憶される。１つの磁性層の中の磁気ベクトルは、磁気的に固定即ち一定に留められ、一方別の磁性層の磁化方向は、上記の固定された方向と同じ方向とその反対方向との間で切り替わるよう自由状態にある。なお、上記の固定された方向と同じ方向とその反対方向とは、それぞれ「平行」状態及び「逆平行」状態と呼ばれる。平行及び逆平行の磁気状態に対応して、磁気メモリ素子は、低い電気抵抗状態と高い電気抵抗状態とのそれぞれを有する。従って、測定された抵抗値の変化の検出は、ＭＲＡＭデバイスのような磁気エレクトロニクス情報デバイスが情報を磁気メモリ素子に記憶することを可能にする。
【０００４】
図１は、１又はそれより多いメモリ素子１２を有する通常のメモリ素子アレイ１０を示す。１つのタイプの磁気メモリ素子の例、即ち、磁気トンネル接合（ＭＪＴ）素子は、外部磁界に対して固定された磁化方向を有する固定の強磁性層１４と、外部磁界に対して自由に回転する磁化方向を有する自由強磁性層１６とを備える。固定層と自由層とは、絶縁性トンネル障壁層１８により分離される。メモリ素子１２の抵抗値は、自由強磁性層と固定強磁性層との間のトンネル障壁層をトンネリングするスピン偏極電子の現象に依拠する。このトンネリング現象は、電子スピンに依存しており、その結果、ＭＪＴ素子の電気的応答は、自由強磁性層と固定強磁性層との間での伝導電子の相対的向き及びスピン偏極の関数となる。
【０００５】
メモリ素子アレイ１０は、メモリ素子１２の行に沿って延在する導体２０（これはまたディジット・ライン２０とも呼ばれる。）と、メモリ素子１２の列に沿って延在する導体２２（これはまたワード・ライン又はビット・ライン２２とも呼ばれる。）とを含む。メモリ素子１２は、ディジット・ライン２０とビット・ライン２２との交点に配置される。メモリ素子１２の自由層１６の磁化方向は、電流をディジット・ライン２０及びビット・ライン２２に供給することにより切り替えられる。電流は、選択されたメモリ素子の磁化の向きを平行から逆平行へ、又はその反対に切り替える磁界を生成する。
【０００６】
図２は、通常の直線のディジット・ライン２０及びビット・ライン２２により発生される磁界を示す。ＭＲＡＭデバイス１０の説明を簡単にするため、全ての方向は、図示のようにｘ−ｙ座標系５０で参照される。ビット電流ＩＢ３０は、正のｘ方向に流れる場合正であると定義され、そしてディジット電流ＩＤ３４は、正のｙ方向に流れる場合正であると定義される。ビット・ライン２２を通る正のビット電流ＩＢ３０は、周辺のビット磁界ＨＢ２２をもたらし、そして正のディジット電流ＩＤ３４は、周辺のディジット磁界ＨＤ３６を誘発するであろう。磁界ＨＢ３２及びＨＤ３６は、組合わさって、メモリ素子１２の磁気の向きを切り替える。
【０００７】
大きいビット及びディジット・ライン電流は、メモリ・アレイ電力消費がＭＲＡＭ応用における重大な制限要因であるので、望ましくない。高いビット及びディジット電流は、高電流を扱うため、より大きいビット及びディジット・ライン及び書き込み回路を必要とする。これは、より大きく、より高価なＭＲＡＭデバイスをもたらす。しかしながら、より小さいメモリ・デバイスに対する絶えず増大する要求がある。より小さいデバイス・サイズがより小さいメモリ素子をパターニングするような技術を通じて達成される一方で、より小さいメモリ素子は、メモリ素子と関連した異方性の形状要素（ｓｈａｐｅ  ｃｏｍｐｏｎｅｎｔ）を増大させる。異方性が増大するにつれ、磁化方向を変えるため必要な電流量も増大する。
【０００８】
従って、ＭＲＡＭメモリ素子の磁化方向を変えるための電流を低減又は最小化することを要求する低電力ＭＲＡＭメモリ素子を提供することが望ましい。その上、プログラミングのための電力として低い電力を要求するＭＲＡＭデバイスを提供することが望ましい。更に、本発明の他の望ましい特徴及び特性が、添付の図面及び本発明のこの背景説明と関係した本発明の以下の詳細な説明及び添付の特許請求の範囲から明らかになるであろう。
【０００９】
本発明は、以下で添付の図面と関係して説明され、そこにおいては、類似の参照番号は、類似の構成要素を示す。
【発明を実施するための最良の形態】
【００１０】
本発明の以下の詳細な説明は、実際に単なる例示であり、本発明、及び本発明の応用及び使用を限定することを意図するものではない。更に、本発明の先の背景技術で、又は本発明の以下の詳細な説明で提示されるいずれの理論により縛られる意図ではない。
【００１１】
ここで図３を参照すると、本発明の例示的実施形態に従って、ＭＲＡＭアレイ１００の単純化された断面図は、スケーラブルな磁気抵抗メモリ素子１０２を備える。この図では、唯１つの磁気抵抗メモリ素子１０２が、本発明の実施形態を説明するに当たり簡単のため示されているが、ＭＲＡＭアレイ１００が多数の磁気抵抗メモリ素子１０２から成ることが理解されるであろう。
【００１２】
磁気抵抗メモリ素子１０２は、ビット・ライン１２２とディジット・ライン１２０との間にサンドイッチ状に挟まれている。ビット・ライン１２２及びディジット・ライン１２０は、電流が通ることができるような導電性材料を含む。この図では、ビット・ライン１２２は、磁気抵抗メモリ素子１０２の頂部上に配置され、そしてディジット・ライン１２０は、磁気抵抗メモリ素子１０２の底部に配置され、且つビット・ライン１２２に対して９０度の角度の方向に向いている。ビット・ライン１２２及びディジット・ライン１２０が磁気抵抗メモリ素子１０２に物理的に接触した状態で示されているが、本発明の様々な実施形態は、それに限定されず、ビット・ライン１２２及び／又はディジット・ライン１２０が磁気抵抗メモリ素子１０２から物理的に分離されていてもよいことが理解されるであろう。その上、ビット・ライン１２２がディジット・ライン１２０に対して上方に位置するよう示されているが、ディジット・ライン１２０とビット・ライン１２２との位置が反対である構成を利用し得ることが理解されるであろう。
【００１３】
磁気抵抗メモリ素子１０２は、第１の磁気領域１０４と、第２の磁気領域１０６と、当該第１の磁気領域１０４と第２の磁気領域１０６との間に配設されたトンネル障壁１０８とを備える。本発明の一実施形態において、第１の磁気領域１０４は、合成反強磁性（ｓｙｎｔｈｅｔｉｃ  ａｎｔｉ−ｆｅｒｒｏｍａｇｎｅｔｉｃ）（ＳＡＦ）構造１１０を含み、当該ＳＡＦ構造１１０は、２つの強磁性部分１３０と１３２との間にサンドイッチ状に挟まれている反強磁性結合スペーサ層１３４を有する。更に、第２の磁気領域１０６は、ＳＡＦ構造１１２を有し、当該ＳＡＦ構造１１２は、２つの強磁性部分１４０と１４２との間に配設された反強磁性結合スペーサ層１４４を有する。しかしながら、第２の磁気領域１０６は、動作可能なメモリ素子１０２を形成するのに適したいずれの構造を有し得る。
【００１４】
強磁性部分１３０及び１３２は、それぞれ、磁気モーメント・ベクトル１５０及び１５２を有し、当該磁気モーメント・ベクトル１５０及び１５２は、通常、反強磁性結合スペーサ層１３４により逆平行に保持される。第１の磁気領域１０４は、結果として生じる磁気モーメント・ベクトル１５４を有し、そして第２の磁気領域１０６は、結果として生じる磁気モーメント・ベクトル１５６を有する。結果として生じる磁気モーメント・ベクトル１５４及び１５６は、異方性磁化容易軸に沿って、ビット・ライン１２２及びディジット・ライン１２０に対して或る角度にある方向に指向されている。本発明の好適な実施形態において、結果として生じる磁気モーメント・ベクトル１５４及び１５６は、ビット・ライン１２２及び／又はディジット・ライン１２０に対して約３０度から約６０度の範囲の角度で指向される。本発明のより好適な実施形態において、結果として生じる磁気モーメント・ベクトル１５４及び１５６は、ビット・ライン１２２及びディジット・ライン１２０から約４５度の角度で指向される。更に、磁気領域１０４は、自由な強磁性領域であり、結果として生じる磁気モーメント・ベクトル１５４が印加された磁界がある場合に自由に回転することを意味する。磁気領域１０６は、固定された強磁性領域であり、結果として生じる磁気モーメント・ベクトル１５６が印加された磁界がある場合に自由に回転しないで、基準層として用いられることを意味する。
【００１５】
２つの強磁性部分１３０及び１３２は、ΔＭ＝Ｍ２−Ｍ１により与えられた磁気モーメント・ベクトル１５４を与えるよう異なる厚さ又は材料を有することができる。本発明の好適な実施形態において、ＳＡＦ構造１１０は、実質的に均衡化され、即ち、ΔＭがＭ２−Ｍ１の平均の１５％より小さく（さもなければ、単純に「１５％より小さい不均衡」と言う。）、そして、生産ロットで経済的に製造されることができるようにゼロに近い方がより好ましい。
【００１６】
ＭＲＡＭアレイ１００の製造中に、各後続の層は、以下でより詳細に説明されるが、順に、被着され又はさもなければ形成され、そして各磁気抵抗メモリ素子１０２は、半導体産業で知られているいずれの技術を用いて、特定の被着（デポジション）、フォトリソグラフィ処理、エッチング等により形成される。少なくとも強磁性部分１３０及び１３２の被着中に、磁界が、好適な異方性磁化容易軸（誘発された固有の異方性）を設定するよう与えられる。与えられた磁界は、磁気モーメント・ベクトル１５０及び１５２のため好適な異方性容易軸を生成する。以下でより詳細に説明するように、固有の異方性に加えて、１より大きいアスペクト比（即ち、長さを幅で除算したもの）を有するメモリ素子は、当該メモリ素子の長軸に対して平行である磁化容易軸を形成する形状異方性を有する。この磁化容易軸はまた、ビット・ライン１２２及び／又はディジット・ライン１２０に対して或る角度、好ましくは約３０度から６０度の角度、より好ましくは約４５度の角度であるよう選択される。
【００１７】
図４は、本発明の一実施形態に従ったＭＲＡＭアレイ１００の単純化した平面図を示す。磁気抵抗メモリ素子１０２の説明を簡単にするため、全ての方向は、示されるようなｘ−ｙ座標系１６０で参照される。説明を更に簡単にするため、磁気領域１０４の磁気モーメント・ベクトルのみが切り替えられるので、それらのみが図示されている。図示のように、結果として生じる磁気モーメント・ベクトル１５４は、ビット・ライン１２２及びディジット・ライン１２０に対して或る角度で異方性磁化容易軸１６２に沿って指向される。図示のように、ビット電流ＩＢ１７０は、正のｘ方向に流れる場合正であると定義され、そしてディジット電流ＩＤ１７２は、正のｙ方向に流れる場合正であると定義される。ビット・ライン１２２を通る正のビット電流ＩＢ１７０は、周辺のビット磁界ＨＢ１７４をもたらし、正のディジット電流ＩＤ１７２は、周辺のディジット磁界ＨＤ１７６を誘発するであろう。磁界ＨＢ１７４及びＨＤ１７６が組合わさって、磁気抵抗メモリ素子１０２の第１の磁気領域１０４の磁気の向きを切り替える。
【００１８】
図５は、磁界ＨＢ１７４と磁界ＨＤ１７６との面で見たプログラミング領域又は窓のグラフ表示２００であり、そのプログラミング領域又は窓内で第１の磁気領域１０４は、信頼性良く切り替えられる。ＭＲＡＭアレイ１００において、個々のメモリ素子は、電流を当該個々のメモリ素子に近接したビット・ライン及びディジット・ラインを通るよう流すことによりプログラミングされる。情報は、個々のメモリ素子１０２の第１の磁気領域１０４の磁気モーメント方向を選択的に切り替えることにより記憶される。メモリ素子状態は、ビットの前の状態に応じて、「１」又は「０」にプログラミングされる、即ち、「１」は「０」に切り替えられ、また「０」は「１」に切り替えられる。全ての他のメモリ素子１０２は、単一のライン（即ち、１／２の選択されたメモリ素子）からの磁界のみに晒され、又はいずれのラインからも晒されない。メモリ素子は、当該メモリ素子の磁気領域１０４が磁界の印加又は撤回の際に「０」状態と「１」状態との間で決定論的に切り替わるとき信頼性良く切り替えられる。磁界の印加又は撤回の際に「０」状態と「１」状態との間で或る程度ランダムに切り替わるメモリ素子は、信頼性良い又は望ましい切り替えを与えない。
【００１９】
プロセス及び材料の変化に起因して、メモリ素子１０２のアレイは、平均値＜Ｈｓｗ＞及び標準偏差σｓｗを有する切り替え磁界の分布を有する。典型的には、メモリ素子１０２のアレイは、所定の切り替え又はプログラミング誤り率に適合するよう要求される。従って、ＭＲＡＭアレイ１００の中のメモリ素子１０２をほぼ同じ電流でプログラミングするため、電流から生成された印加磁界は、平均切り替え磁界＜Ｈｓｗ＞よりほぼＮσｓｗより小さくない大きさだけ大きいことが好ましい。ここで、Ｎは、実際の切り替え誤り率が所定のプログラミング誤り率を超えないことを保証するに十分な程大きい正の数字であり、そして典型的には、そのサイズが約１メガビット（Ｍｂｉｔ）又はそれより大きいメモリに対して６以上である。
【００２０】
その上、信頼性良く切り替えることを保証するため、選択されたメモリ素子に印加されることができる最大飽和磁界ＨＳＡＴが存在する。磁界ＨＳＡＴは、磁気領域１０４に印加されたとき磁気モーメント・ベクトル１５０及び１５２をほぼ平行に整列させる磁界に対応する。従って、ＨＳＡＴは、磁気領域１０４におけるＳＡＦ構造の飽和磁界として知られ、そして層１３０と１３２との間の反強磁性結合の尺度である。また、プロセス及び材料の変化に起因して、メモリ素子１０２のアレイは、平均値＜ＨＳＡＴ＞及び標準偏差σｓａｔを有する飽和磁界の分布を有する。従って、印加された磁界は、ほぼ＜ＨＳＡＴ＞−Ｎσｓａｔより小さく保たれることが好ましく、さもなければ選択されたメモリ素子が、信頼性良くプログラミングされないであろう。
【００２１】
従って、所定の切り替え誤り率に適合する、又は所定の切り替え誤り率より下の誤り率を有する信頼性良いプログラミングに関して、磁界ＨＢ１７４及びＨＤ１７６をプログラミングすることから結果として生じる印加磁界Ｈについての動作窓２０２が存在する。図５に示される点線に沿った動作窓２０２の大きさＨｗｉｎは、ほぼ次式
【００２２】
【数１】
2008522415.tif 000003
【００２３】
により表される。この窓２０２の内側では、実質的に全てのメモリ素子は、誤り無しでプログラミングされることができる。この窓の外側では、メモリ素子は、プログラミングされることができなく、又は可能性のある誤り無しでプログラミングされることができない。例えば、グラフ表示２００の領域２０４は、ビット電流ＩＢ１７０及びディジット電流ＩＤ１７２によりメモリ素子１０２に印加された磁界ＨがＨＳＡＴより大きく且つ磁気抵抗メモリ素子１０２の第１の磁気領域１０４が「１」状態と「０」状態との間で信頼性良く切り替わらない領域である。グラフ表示２００の領域２０６は、印加磁界Ｈが切り替え磁界Ｈｓｗより小さく且つメモリ素子１０２の第１の磁気領域１０４が切り替わらない領域である。
【００２４】
メモリ素子１０２に書き込むための切り替え磁界は、次式により表される。
【００２５】
【数２】
2008522415.tif 000004
【００２６】
ここで、Ｈｋは、第１の磁気領域１０４の合計異方性であり、ＨＳＡＴは、前述したように、反強磁性結合飽和磁界であり、即ち、ＨＳＡＴは、磁気抵抗メモリ素子１０２の第１の磁気領域１０４が信頼性良く切り替わるであろう最大磁界である。Ｈｋは、次式により与えられる。
【００２７】
Ｈｋ（合計）＝Ｈｋ（固有）＋Ｈｋ（形状）
ここで、Ｈｋ（固有）は、磁気領域１０４を備える材料の固有異方性であり、そしてＨｋ（形状）は、磁気領域１０４の形状に起因した異方性である。同様に、ＨＳＡＴは、次式により表される。
【００２８】
ＨＳＡＴ（合計）＝ＨＳＡＴ（固有）＋ＨＳＡＴ（形状）
この式では、ＨＳＡＴ（固有）は、第１の磁気領域１０４の磁性層が連続したフィルム（膜）として形成された場合互いに実質的に平行であるときの磁界であり、そしてＨＳＡＴ（形状）は、磁気領域１０４の磁性層の静磁気結合を磁気領域１０４の形状の結果として表す。
【００２９】
従って、磁気抵抗メモリ素子１０２により要求される電力を低減するため、即ち、磁気抵抗メモリ素子１０２の第１の磁気領域１０４を切り替えるため要求される電流を低減又は最小にするため、磁気領域１０４のＨｓｗを低減又は最小にする。Ｈｓｗを最小にするため、Ｈｋ（合計）又はＨＳＡＴ（合計）或いはこれら両方を低減又は最小にする。従って、本発明の一実施形態に従って、Ｈｋ（固有）、Ｈｋ（形状）、ＨＳＡＴ（固有）及びＨＳＡＴ（形状）のいずれか、又はそれらのいずれの組み合わせを低減又は最小にすることができる。
【００３０】
再び図３を参照すると、本発明の例示的実施形態に従って、第１の磁気領域１０４を切り替えるため要求される電流を低減又は最小にする、従って、磁気抵抗メモリ素子１０２により要求される電力を低減するため、強磁性部分１３０及び１３２は、磁気領域１０４が低いＨｋ（合計）値を有するように製造される。しかしながら、本発明の好適な実施形態において、磁気領域１０４は、当該磁気領域１０４が、従って磁気抵抗メモリ素子１０２が熱的に不安定で揮発性的であるほど低いＨｋ（合計）値を持たない。熱的不安定は、磁性層１３０及び１３２における熱的ゆらぎに起因したメモリ状態の切り替えを意味する。第１の磁気領域１０４に関する熱的ゆらぎに対するエネルギ障壁Ｅｂは、ほぼ式Ｅｂ＝ＭＳ×Ｖ×Ｈｋにより表される。なお、ＭＳは、層１３０及び１３２の磁性材料の飽和磁化であり、Ｖは、層１３０及び１３２の合計体積（面積×厚さ）であり、Ｈｋは、上記で定義されている。本発明の一実施形態において、Ｈｋ（合計）は、約１５Ｏｅ−マイクロメートル（エルステッド−マイクロメートル）を領域幅で除算した値より小さい値であり、ここで、「領域幅」は、第１の磁気領域１０４の長軸に対して直交している第１の磁気領域１０４の寸法（単位マイクロメートル）であり、第１の磁気領域１０４の厚さである。本発明の好適な実施形態において、Ｈｋ（合計）は、約１０Ｏｅ−マイクロメートル÷領域幅（単位マイクロメートル）から約１５Ｏｅ−マイクロメートル÷領域幅（単位マイクロメートル）までの範囲にある値を有する。
【００３１】
本発明の一実施形態において、Ｈｋ（合計）を低減するため、従って、磁気抵抗メモリ素子１０２の電力要件を低減するため、強磁性部分１３０及び１３２は、低いＨｋ（固有）値を有する材料の１又はそれより多い層から形成される。本明細書で用いられるように、用語「低いＨｋ（固有）値」は、約１０Ｏｅ以下のＨｋ（固有）値を意味する。磁気領域１０４の強磁性部分１３０及び１３２を形成するのに適している低いＨｋ（固有）値を有するがしかし磁気領域１０４を熱的に不安定にさせない材料の例には、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、又はＮｉＦｅＢ、ＮｉＦｅＭｂ、ＮｉＦｅＴａ、ＮｉＦｅＣｏのようなＮｉの合金、Ｆｅの合金又はＣｏの合金及び類似のものが含まれる。強磁性部分１３０及び１３２は、同じ材料から形成されてもよく、又は低いＨｋ（合計）値を有する異なる材料から形成されてもよい。
【００３２】
本発明の別の実施形態に従って、磁気抵抗メモリ素子１０２の電力要件を低減するため、磁気領域１０４は、強磁性部分１３０及び１３２を形成するため低いＨｋ（形状）値をもたらす１又は複数の材料を活用して製造され得る。しかしながら、再び、磁気領域１０４を形成する材料は、磁気領域１０４が、従って磁気抵抗メモリ素子１０２が熱的に不安定で揮発性であるほど低いＨｋ（合計）値をもたらさないことが好ましい。上記で説明したように、所与のメモリ素子に対して低いＨｋ（形状）値をもたらす材料は、低い飽和磁化ＭＳを有する材料を含む。本明細書で用いられているように、用語「低い飽和磁化」又は「低い磁化」は、Ｎｉ８０Ｆｅ２０の磁化以下である磁化を有するそれらの材料に言及している。Ｎｉ８０Ｆｅ２０は、ほぼ８００ｋＡ／ｍ及びほぼ１テスラ（Ｔ）の飽和磁束密度に等しい磁化を有する。強磁性部分１３０及び１３２を形成する１又は複数の材料の磁化がまた直接に複数の層の静磁気結合に影響を与えるので、強磁性部分１３０及び１３２に対して低い磁化材料を使用することはまた、ＨＳＡＴ（形状）を低減又は最小にするよう働く。従って、強磁性部分１３０及び１３２の１又は複数の材料の磁化が低くなればなるほど、Ｈｋ（形状）及びＨＳＡＴ（形状）値もより低くなる。強磁性部分１３０及び１３２を形成するのに適している低い磁化材料には、Ｎｉ８０Ｆｅ２０、及び例えば、ＮｉＦｅＢ、ＮｉＦｅＭｂ、ＮｉＦｅＴａ及びＮｉＦｅＣｏのようなＮｉの合金、Ｆｅの合金又はＣｏの合金が含まれる。再び、強磁性部分１３０及び１３２は、同じ又は異なる低磁化材料から形成され得る。
【００３３】
モリブデン、タンタル、硼素及び類似のもののような材料を用いてＮｉ８０Ｆｅ２０をドーピングすることにより、低いＨｋ（固有）値及びＮｉ８０Ｆｅ２０の磁化より小さい磁化を有する材料が得られ、従って、低い電力のメモリ素子１０２の製造が容易となる。しかしながら、そのような材料を用いたドーピングはまた、トンネル障壁１０８を通る磁気抵抗を低減し、従って、メモリ素子１０２の性能を減少させる。トンネリング電子のスピン偏極が磁気抵抗値を決定するにも拘わらず、低い磁化材料はまた、典型的には、低いスピン偏極を有する。従って、本発明の１つの代替実施形態においては、図６に示されるように、磁気抵抗メモリ素子２５０は、強磁性部分１３２を有し、当該強磁性部分１３２は、２つの材料、即ち、磁気領域１０４のＨｋ（形状）の値を低減する低い磁化を有する第１の材料２５２と、トンネル障壁１０８近くに配設され且つ第１の材料２５２に起因して磁気抵抗値の低減を補償する高い偏極を有する第２の材料２５４とを備える。本明細書で用いられるように、用語「高い偏極材料」は、Ｎｉ８０Ｆｅ２０のスピン偏極より大きい又はそれに等しいスピン偏極を有するいずれの材料である得る。第２の材料２５４は、例えば、Ｃｏ、Ｆｅ及びＣｏＦｅのような材料から構成され、そしてまた第１の材料２５２がＮｉ８０Ｆｅ２０より低い磁化を有するときＮｉ８０Ｆｅ２０から構成され得る。本発明の好適な実施形態において、第１の材料２５２及び／又は第２の材料２５４は、上記で説明したように、低いＨｋ（固有）を有する材料から構成される。第１の磁気領域１０４は、モーメントが均衡したＳＡＦ構造であることが好ましいので、本発明の一実施形態においては、強磁性部分１３０は、強磁性部分１３２及び１３０の磁気モーメントが同じ大きさを有するような厚さを有する。本発明の別の実施形態において、強磁性部分１３０はまた、第１の材料２５２及び第２の材料２５４を備える。
【００３４】
単一の磁性層のＨｋ（形状）は、ほぼＮｄ×ＭＳ×ｔ／ｗに比例し、ここで、Ｎｄはアスペクト比と共に増大する減磁係数であり、ｔは当該磁性層の厚さであり、ｗは領域幅である。この式はまた、第１の磁気領域１０４のＳＡＦ構造の層に適用し得る。第１の磁気領域１０４のＳＡＦ構造は匹敵する厚さ２×ｔの単一のフィルム（膜）と比較してＨｋ（形状）を低減するにも拘わらず、Ｈｋ（形状）は、相変わらず、切り替えプロセスにおける非対称性に起因して有限である。磁性層は、切り替え中に完全には逆平行ではなく、そのため各層の磁界（これはＨｋ（形状）を生成する。）は、完全には相互に相殺しない。
【００３５】
本発明の別の実施形態において、磁気領域１０４は、強磁性部分１３０及び１３２に対してあり得る最小厚さｔを用いて製造され得る。上記で説明したように、より薄い厚さｔは、Ｈｋ（形状）及びＨＳＡＴ（形状）を生成する磁界が厚さに比例するので、より小さいＨｋ（形状）及びＨＳＡＴ（形状）をもたらす。あり得る最小厚さは、熱的安定性の要件により制限される。ｔを低減することにより、層１３０及び１３２のＨｋ（形状）及び合計体積Ｖの両方がビットに関して低減され、それによりエネルギ障壁はほぼｔ２だけ低減されることに注目されたい。熱的安定性の要件に加えて、最小厚さはまた、高品質の連続の磁気フィルムをトンネル障壁の頂部上に成長させる能力により制限される。本発明の一実施形態において、層１３０及び１３２の最適の最小厚さｔは、約３．５ｎｍから約５ｎｍの範囲内である。
【００３６】
再び図３を参照すると、本発明の更に別の実施形態に従って、メモリ素子１０２の電力要件を低減するため、第１の磁気領域１０４がまた、それを低いアスペクト比を有する形状に形成することにより低いＨｋ（形状）値を有するよう製造される。本発明の一実施形態において、第１の磁気領域１０４は、当該第１の磁気領域１０４の長軸に沿って好ましくは測定された或る長さと、当該長さに対して直角方向に測定された幅と、非円形平面図に関して約１から約３の範囲にある長さ／幅比とを有する。例えば、図１０に示されるように、本発明の一実施形態において、メモリ素子４００は、メモリ素子１０２と同じであり得るが、当該メモリ素子４００は、長さ４０２及び幅４０４及び約１から約３の長さ／幅比を有する楕円形状の第１の磁気領域１０４を有する。本発明の別の実施形態において、図１１に示されるように、メモリ素子４１０は、メモリ素子１０２と同じであり得るが、当該メモリ素子４１０は、長さ４１２及び幅４１４及び約１から約３の長さ／幅比を有する矩形形状の第１の磁気領域１０４を有する。代替として、メモリ素子の第１の磁気領域１０４は、切り替え磁界に対する形状異方性Ｈｋ（形状）からの寄与を最小にするために、そしてまたデバイスを横方向の寸法をより小さく縮小するためフォトリソグラフィ処理を用いることがより容易であるので、その第１の磁気領域１０４の形状が円形（即ち、１の長さ／幅比）である。しかしながら、第１の磁気領域１０４が正方形又はダイヤモンド形状のようないずれの他の適切な形状を有することが出来ることが理解されるであろう。本発明の好適な実施形態において、第１の磁気領域１０４は、約２から約２．５の範囲にある長さ／幅比を有する。
【００３７】
本発明の更に別の実施形態に従って、磁気領域１０４は、ＨＳＡＴ（合計）を低減して又は最小にして、メモリ素子１０２の電力要件を低減するよう製造される。しかしながら、再び、図５を参照して上記で説明したように、磁気領域１０４は、動作可能なプログラミング窓が存在しないほど低いＨＳＡＴ（合計）を持たない。換言すると、ＨＳＡＴ（合計）が低減又は最小にされる一方、その値は、磁気領域１０４を切り替えるため動作可能なプログラミング窓が上記のように次式
【００３８】
【数３】
2008522415.tif 000005
【００３９】
により定義されることができる。なお、Ｈｗｉｎは、磁気領域１０４を切り替えるため電流ＩＤ及びＩＢにより磁気抵抗メモリ素子１０２に印加された磁界である。本発明の一実施形態において、ＨＳＡＴ（合計）は、約１５０Ｏｅから約３５０Ｏｅの範囲の値を有する。好適な実施形態においては、ＨＳＡＴ（合計）は、ほぼ１８０／ｗ０．５（Ｏｅ）以下の値を有し、ここで、ｗは、前述したように磁気領域１０４の領域幅である。
【００４０】
０．５から１マイクロメートルの範囲にある現在のメモリ素子の寸法で、ＨＳＡＴ（合計）に対する支配的寄与は、ＨＳＡＴ（固有）からである。ＨＳＡＴ（固有）は、反強磁性結合スペーサ層１３４を構成する反強磁性結合材料及びその厚さにより決定される。一般的に、反強磁性結合スペーサ層１３４は、元素ルテニウム、オスミウム、クロム、ロジウム、銅又はそれらの組み合わせのうちの１つから構成される。反強磁性結合スペーサ層１３４は、ルテニウムから構成されるのが好ましい。本発明の一実施形態において、ＨＳＡＴ（固有）は、従って、ＨＳＡＴ（合計）は、反強磁性結合スペーサ層１３４を磁気領域１０４が２次ＳＡＦを備えるような厚さを有するよう製造することにより低減又は最小にされる。図７は、ＨＳＡＴ（固有）の値と、反強磁性結合スペーサ層１３４を形成するため用いられる、例えば、ルテニウムのような反強磁性結合材料の厚さとの典型的な関係を示すグラフである。図７に示されるように、反強磁性結合材料は、厚さの第１のピーク又は第１の範囲２８０で反強磁性結合スペーサ層１３４として動作する。第１のピーク２８０で、反強磁性結合スペーサ層１３４は、図３の強磁性層１３０及び１３２と共に１次のＳＡＦを形成する。反強磁性結合材料はまた、厚さの第２のピーク又は範囲２８２で反強磁性結合スペーサ層１３４として動作する。図７に示されるように、ＨＳＡＴ（固有）の値は、第２のピーク２８２におけるより第１のピーク２８０の方が相対的に高い。従って、磁気領域１０４を２次のＳＡＦ構造として形成することにより、即ち、第２のピークの厚さの範囲２８２内の厚さを有する反強磁性結合スペーサ層１３４を用いて、ＨＳＡＴ（合計）は、低減又は最小にされ、従って、Ｈｓｗを低減又は最小にする。その上、第２のピークは、１次のピークと比較してスペーサ層厚さの関数としてはるかに平坦であり、そのためスペーサ層厚さは、より広い範囲にわたり変わり、そして公称的に同じ大きさのＨＳＡＴ（固有）を相変わらず供給することができる。スペーサ層厚さに対するＨＳＡＴの非感受性は、強固で且つ再現性のある製造にとって望ましい。
【００４１】
前述したように、磁気抵抗メモリ素子１０２の電力要件を下げるためＨＳＡＴ（合計）を最小にすることが好ましい一方で、ＨＳＡＴ（合計）が、メモリ素子１０２をプログラミングするための動作可能なプログラミング窓が存在するほど大きいことが好ましい。従って、磁気領域１０４を２次ＳＡＦとして製造することが好ましい一方で、ＨＳＡＴ（合計）は、メモリ素子１０２に関して満足なプログラミング窓を与えないほど低いことがあり得る。図７における第３のピーク２８４により示されるように、Ｃｏ、Ｆｅ又はＣｏＦｅから構成される材料のような、より高い反強磁性交換結合を生成する材料であって反強磁性結合スペーサ層１３４の表面に近接して配設された材料の存在は、ＨＳＡＴ（固有）を許容可能な値まで増大する。従って、図８を参照すると、本発明の別の実施形態において、磁気抵抗メモリ素子３００は、反強磁性結合スペーサ層１３４の第１の表面に配設された第１のインターフェース層３０２、及び／又は反強磁性結合スペーサ層１３４の第２の表面に配設された第２のインターフェース層３０４を備える。インターフェース層３０２及び３０４を形成するのに適する材料には、Ｃｏ、Ｆｅ、ＣｏＦｅ、及び例えばＣｏＦｅＴａ又はＣｏＦｅＢのようなＣｏの合金又はＦｅの合金のような材料が含まれる。
【００４２】
再び図７を参照すると、本発明の別の実施形態において、磁気領域１０４は、１次ＳＡＦとして、即ち、第１のピーク２８０の厚さの範囲内の厚さを有する反強磁性結合スペーサ層１３４を有するよう製造される。しかしながら、反強磁性結合スペーサ層１３４は、最大ＨＳＡＴ（固有）をもたらす厚さｔｍａｘより大きい厚さを有することが好ましい。この点に関して、ＨＳＡＴ（固有）は、第１のピーク２８０に沿って最適化されて、メモリ素子１０２の電力要件を低減し、またメモリ素子１０２を切り替える適切なプログラミング窓を与え得る。
【００４３】
本発明の別の実施形態において、磁気領域１０４が１次ＳＡＦとして製造されるとき、ＨＳＡＴ（固有）は更に、図８に示されるように、インターフェース層３０２及び／又は３０４を利用することにより最適化される。実際的な理由のため、ほぼ所定のＨＳＡＴ（固有）に等しい又はそれより下であるＨＳＡＴ（固有）を呈する反強磁性結合スペーサ層厚さを有する磁気領域１０４を製造することが望ましい。例えば、処理中の厚さのいずれの偏差がＨＳＡＴ（固有）の値に著しく影響を与えないような厚さを有するよう反強磁性結合スペーサ層を形成することが望ましい。換言すると、第１のピーク２８０のより平坦又はより安定な領域にある厚さを有する反強磁性結合スペーサ層を形成することが望ましい。しかしながら、この厚さでは、ＨＳＡＴ（固有）は、所望のＨＳＡＴ（固有）より下である場合がある。従って、図８に示されるように、インターフェース層３０２及び／又は３０４を利用して、ＨＳＡＴ（固有）を所望の値まで増大し得る。
【００４４】
ＨＳＡＴはまた、ＨＳＡＴ（形状）を低減又は最小にすることにより、低減又は最小にされ、従って、メモリ素子１０２の電力要件を低減し得る。前述したように、本発明の一実施形態において、ＨＳＡＴ（形状）は、強磁性層１３０及び１３２を低い磁化材料から製造することにより低減又は最小にされ得る。また、前述したように、本発明の別の実施形態において、ＨＳＡＴ（形状）は、最小厚さｔを有する強磁性層１３０及び１３２を製造することにより低減又は最小にされ得る。本発明の別の例示的実施形態において、ＨＳＡＴ（形状）はまた、円形形状のメモリ素子１０２のような実質的に丸い端部の形状を有するメモリ素子１０２の強磁性層１３０及び１３２の静磁気結合より低い強磁性層１３０及び１３２の静磁気結合を呈する異方性軸に沿って１又はそれより多い実質的に尖った又は尖頭端部を有する形状を持つメモリ素子１０２を製造することにより低減され得る。例えば、図９に示されるように、メモリ素子１０２は、当該メモリ素子１０２の長軸３２２に沿って実質的に尖った又は尖頭端部３２０を備える楕円の形状で形成され得る。この形状を有するメモリ素子１０２は、より小さい静磁気結合を呈し、従って、円形形状又は実質的に丸い端部を有する楕円形状を有する匹敵しうるメモリ素子１０２より低いＨＳＡＴ（形状）を呈するであろう。しかしながら、メモリ素子１０２が、低減された静磁気結合、従って低減又は最小にされたＨＳＡＴ（形状）を呈する、例えば、ダイヤモンド形状のような様々な他の形状を有するよう製造され得ることが認められるであろう。
【００４５】
従って、本発明に従ったプログラミングするためのより低い電力しか必要としない磁気抵抗ランダム・アクセス・メモリ素子が説明された。メモリ素子をプログラミングするための電力要件は、次式
【００４６】
【数４】
2008522415.tif 000006
【００４７】
により表される切り替え磁界Ｈｓｗと関連付けられる。本発明の実施形態は、Ｈｋ及びＨＳＡＴを低減及び／又は最小にする方法及び構造を与える。少なくとも１つの例示的実施形態が本発明の上記の詳細な説明で提供されたが、多数の変形が存在することが認められるべきである。また、１又は複数の例示的実施形態は、単なる例示であり、本発明の範囲、適用、又は構成をいずれにしても制限する意図ではないことが認められるべきである。むしろ、前述の詳細な説明は、本発明の例示的実施形態を実施するための便利なロードマップを当業者に与えるものであり、添付の特許請求に記載された本発明の範囲から逸脱することなしに、例示的実施形態で説明した構成要素の機能及び構成において様々な変更を行い得ることが理解されるであろう。
【図面の簡単な説明】
【００４８】
【図１】図１は、通常のメモリ素子アレイを示す。
【図２】図２は、通常のメモリ素子アレイのメモリ素子で発生される磁界を示す。
【図３】図３は、本発明の例示的実施形態に従ったメモリ素子の断面図である。
【図４】図４は、メモリ素子で発生される磁界を示す図３のメモリ素子の平面図である。
【図５】図５は、図３のメモリ素子のプログラミング窓のグラフ図である。
【図６】図６は、本発明の別の例示的実施形態に従ったメモリ素子の断面図である。
【図７】図７は、反強磁性結合材料の反強磁性結合飽和磁界と反強磁性結合材料の厚さとの間の関係を示すグラフである。
【図８】図８は、本発明の更に別の例示的実施形態に従ったメモリ素子の断面図である。
【図９】図９は、本発明の例示的実施形態に従ったメモリ素子（ファントムで示す）を有するメモリ素子アレイの概略図である。
【図１０】図１０は、楕円形状を有するメモリ素子の概略図である。
【図１１】図１１は、矩形形状を有するメモリ素子の概略図である。
【図１】
2008522415.tif 000009
【図２】
2008522415.tif 000010
【図３】
2008522415.tif 000011
【図４】
2008522415.tif 000012
【図５】
2008522415.tif 000013
【図６】
2008522415.tif 000014
【図７】
2008522415.tif 000015
【図８】
2008522415.tif 000016
【図９】
2008522415.tif 000017
【図１０】
2008522415.tif 000018
【図１１】
2008522415.tif 000019
【国際調査報告】
2008522415.tif 000020