(57)【要約】  トランジスタ・ベースの回路の電力消費を低減する方法（２００）であって、低電力モード指示を受け取るステップ（２３０）と、トランジスタ・ベースの回路のリセット値と、低電力モード指示を受け取る前のトランジスタ・ベースの回路の状態とに応答して、電力をトランジスタ・ベースの回路の少なくとも一部分に供給すべきかどうか決定するステップ（２４０）と、電力をトランジスタ・ベースの回路の少なくとも一部分に選択的に与えるステップ（２５０）とを含む。トランジスタ・ベースの回路（１００）の電力消費を低減する装置（２００）であり、当該装置は、トランジスタ・ベースの回路に結合され、低電力モード指示を受け取るよう適合されている。当該装置は、低電力モード指示を受け取る前の前記トランジスタ・ベースの回路の状態に応答して、電力を前記トランジスタ・ベースの回路の少なくとも一部分に供給すべきかどうか決定する手段（３８）と、上記の決定に応答して、電力をトランジスタ・ベースの回路の少なくとも一部分に選択的に与えるよう適合されているパワー・ゲーティングするための手段（４０，４２）とを含む。
2008522258.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタ・ベースの回路の電力消費を低減する方法であって、低電力モード指示を受け取るステップ（２３０）を備える方法において、
前記トランジスタ・ベースの回路のリセット値と、前記低電力モード指示を受け取る前の前記トランジスタ・ベースの回路の状態とに応答して、電力を前記トランジスタ・ベースの回路の少なくとも一部分に供給すべきかどうか決定するステップ（２４０）と、
電力を前記トランジスタ・ベースの回路の少なくとも一部分に選択的に与えるステップ（２５０）と
を備えることを特徴とする方法。
【請求項２】
電力消費を低減するように前記トランジスタ・ベースの回路のリセット値を構成するステップ（２２０）を更に備える請求項１記載の方法。
【請求項３】
決定する前記ステップ（２４０）が、前記トランジスタ・ベースの回路の状態を表すフィードバック信号をパワー・ゲーティング回路に与えるステップを備える請求項１又は２記載の方法。
【請求項４】
複数のトランジスタ・ベースの回路を設けるステップ（２１０）と、
それらのリセット値を、或る一定の量のトランジスタ・ベースの回路の電力消費を低電力状態中に低減するように構成するステップ（２２０）と
を更に備える請求項１から３のいずれか一項に記載の方法。
【請求項５】
低電力モードに入る前にトランジスタ・ベースの回路の状態を推定するステップ（２１５）を更に備える請求項１から４のいずれか一項に記載の方法。
【請求項６】
前記或る一定の量が、前記複数のトランジスタ・ベースの回路の半分を超える請求項４又は５記載の方法。
【請求項７】
前記或る一定の量のトランジスタ・ベースの回路が、前記低電力モード中に給電を止められる請求項４又は５記載の方法。
【請求項８】
前記トランジスタ・ベースの回路が、メモリ回路である請求項１から７のいずれか一項に記載の方法。
【請求項９】
前記一部分が、レジスタ・セルを備える請求項８記載の方法。
【請求項１０】
トランジスタ・ベースの回路（１００）の電力消費を低減する装置（２００）であって、トランジスタ・ベースの回路に結合され、低電力モード指示を受け取るよう適合されている前記装置（２００）において、
前記低電力モード指示を受け取る前の前記トランジスタ・ベースの回路の状態に応答して、電力を前記トランジスタ・ベースの回路の少なくとも一部分に供給すべきかどうか決定する手段（３８）と、
前記の決定に応答して、電力を前記トランジスタ・ベースの回路の少なくとも一部分に選択的に与えるよう適合されているパワー・ゲーティングするための手段（４０，４２）と
を備えることを特徴とする装置。
【請求項１１】
前記トランジスタ・ベースの回路のリセット状態に影響を与える手段（３０）を更に備える請求項１０記載の装置。
【請求項１２】
影響を与える前記手段（３０）が、前記低電力モード指示を受け取る前の前記トランジスタ・ベースの回路の状態に応答する請求項１１記載の方法。
【請求項１３】
前記トランジスタ・ベースの回路が、メモリ回路である請求項１０から１２のいずれか一項に記載の装置。
【請求項１４】
前記一部分が、レジスタ・セルを備える請求項１０から１３のいずれか一項に記載の装置。
【請求項１５】
複数のトランジスタ・ベースの回路（１００）を備えるを備える集積回路（１０）であって、
複数のトランジスタ・ベースの回路の電力消費を低減するための複数の装置を備え、
前記装置のそれぞれが、
前記低電力モード指示を受け取る前の前記トランジスタ・ベースの回路の状態に応答して、電力を前記トランジスタ・ベースの回路の少なくとも一部分に供給すべきかどうか決定する手段（３８）と、
パワー・ゲーティングするための手段（３０）と、を備え、
複数のトランジスタ・ベースの回路のリセット値が、或る一定の量のトランジスタ・ベースの回路の電力消費を低電力状態中に低減するように構成されている
ことを特徴とする集積回路。
【請求項１６】
前記の或る一定の量が、前記複数のトランジスタ・ベースの回路の半分を超える請求項１５記載の集積回路。
【請求項１７】
前記或る一定の量のトランジスタ・ベースの回路が、前記低電力モード中に給電を止められる請求項１５又は１６記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタ・ベースのシステムの電力消費を低減する装置及び方法に関する。
【背景技術】
【０００２】
携帯情報端末（ＰＤＡ）、セルラー電話器、ラジオ、ページャ、ラップ・トップ・コンピュータ及び類似のもののような、しかしこれらに限定されるものではない移動装置は、再充電される前に比較的長期間動作することを要求される。これらの移動装置は、通常、１又はそれより多いプロセッサ、並びに複数のメモリ・モジュール及び他の周辺装置を含む。
【０００３】
トランジスタ・ベースの装置の電力消費は、トランジスタを流れる漏洩電流により非常に影響を受ける。漏洩電流は、トランジスタのスレッショルド電圧（Ｖｔ）、トランジスタの温度及び類似のものを含む様々なパラメータに敏感である。より高いＶｔを有するトランジスタは、比較的遅いが、しかしより低い漏洩電流を有する一方、より低いＶｔを有するトランジスタは、比較的速いが、しかしより高い漏洩電流を有する。
【０００４】
移動装置の電力消費を低減するため、様々な電力消費制御技術が提案された。第１の技術は、移動装置のクロック周波数を低減することを含む。第２の技術は、動的電圧スケーリング（ＤＶＳ）として知られ、又は代替として、動的電圧及び周波数スケーリング（ＤＶＦＳ）として知られ、そしてプロセッサの計算負荷要求（これはまたスループットと呼ばれる。）に応答して、プロセッサに供給される電圧を変えること、並びにプロセッサに与えられるクロック信号の周波数を変えることを含む。より高い電圧レベルは、より高い動作周波数及びより高い計算負荷と関連付けられるが、しかしまたより高いエネルギ消費と関連付けられる。
【０００５】
第３の技術は、高スレッショルド電圧トランジスタ及び低スレッショルド電圧トランジスタの両方を含むドミノ回路を用いる。Ｋｕｒｓｕｎ他の米国特許出願Ｎｏ．２００４／０００８０５６は、本明細書に援用されているが、当該米国特許出願は、例えば、パワー・スイッチング中に消費されるエネルギを制限することにより電力消費を低減するよう構成されるドミノ回路を開示する。
【０００６】
別の技術は、互いに直列に接続されている同じタイプの複数のトランジスタが給電を止められることを含むスタック効果（ｓｔａｃｋ  ｅｆｆｅｃｔ）を生成することに基づいている。Ｄｅ他の米国特許Ｎｏ．６１６４１９は、本明細書に援用されているが、当該米国特許は、トランジスタのスタック効果を用いて、スタンバイの漏洩電流を低減する方法及び装置を開示する。Ｄｅの米国特許は、プルアップ経路及びプルダウン経路の両方を有する論理を記載する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
集積回路の電力消費を低減する効果的な装置及び方法を見つける高まりつつある必要性がある。
【課題を解決するための手段】
【０００８】
添付の特許請求の範囲に記載のようなトランジスタ・ベースの回路の電力消費を低減する方法及び装置が提供される。
【０００９】
本発明は、図面と関係した以下の詳細な説明からより完全に理解され、認められるであろう。
【発明を実施するための最良の形態】
【００１０】
以下の例は、ＭＯＳＦＥＴトランジスタに言及しているが、これは、他のプロセスにより製造されるトランジスタが参照回路により表されることができるので、必ずしもそうであるわけではないことに注目されたい。
【００１１】
用語「トランジスタ・ベースの回路」は、１又はそれより多いトランジスタを含む回路を意味し、そして様々な論理ゲート、メモリ回路及び類似のものを含むことができる。
【００１２】
以下の例は、スタンバイ・モード、並びに別の高電力モード、及びトランジスタ・ベースの回路のリセット状態に言及する。この方法は、必要に応じて変更を加えて、異なる電力消費レベルにより特徴付けられる複数の動作モードが存在する集積回路に適用することができることに注目されたい。
【００１３】
本発明はまた、必要に応じて変更を加えて、リセット信号のようなしかしこれに限定されるものではない制御信号が或る一定の動作モードに入るとき（又は上記モードに入る直前に）発生され、当該制御信号がトランジスタ・ベースの回路の状態に影響を与えることができる集積回路に適用することができる。更に、異なるトランジスタ・ベースの回路が異なる動作モード指示信号を受け取ることができることに注目されたい。
【００１４】
語句「リセット状態」は、高電力モードに入るときのトランジスタ・ベースの回路の出力信号の値を意味する。
【００１５】
本発明は、電力をメモリ回路に選択的に与える方法であって、当該選択が低電力モードに入る前に上記メモリ回路の状態に応答する方法を提供する。
【００１６】
図１は、本発明の一実施形態に従った、それぞれが多数の電力低減装置１２を含み得る様々な装置を含む集積回路１０のようなシステムの概略図である。
【００１７】
システム１０は、汎用プロセッサ１２、Ｉ／Ｏモジュール１４、メモリ・ユニット１６、周辺装置１８、デジタル信号プロセッサ（ＤＳＰ）２０のような様々な装置を含む。これらの装置は、様々な線及びバスにより互いにリンクされ、そしてクロック信号及び電力供給をクロック信号源１１及び電圧源１５のような１又はそれより多い源から受け取る。
【００１８】
本発明の一実施形態に従って、クロック信号源１１及び電圧源１５はまた、同期化制御ユニット１３に接続され、当該同期化制御ユニット１３は、クロック周波数と供給された電圧との間を整合させ、それにより装置に供給される電圧が低すぎてクロック信号のクロック周波数をサポートすることができない場合を阻止する。この整合は、集積回路の動作モードを変え、且つＤＶＦＳ技術を適用するとき有効である。
【００１９】
典型的には、システム１０は、複数のバス及び線を含み、そしてシステム１０の様々な装置（デバイス）は、同じバスに接続されることができるが、しかしこれは、必ずしもそうであるわけではない。説明の便宜のため、図１は、或る１つのシステムを示すが、しかしそれは、装置１２、１４、１６、１８及び２０に対して共通である。
【００２０】
システム１０は、様々な構成を有することができ、そして図１に示される装置が、パワー・ゲーティング技術を適用するシステムの例示的な単一の構成のみを表すことに注目されたい。典型的には、システム１０は、セルラ電話器のような移動装置内に含まれる。
【００２１】
プロセッサ１２及びＤＳＰ２０のような最新の集積装置（集積デバイス）は、数百万のトランジスタを含むことができる。システム１０、又はその装置の少なくとも一部分（例えば、プロセッサ１２及びＤＳＰ２０のようなしかしこれらに限定されるわけではない。）は、アイドル・モード又はスタンバイ・モードのようなものであるがこれらに限定されるわけではない低電力モードを含む様々な動作モードで動作することができる。スタンバイ・モード中に、装置の電力消費を、特に、上記モード中に上記装置に課される低い計算負荷に鑑みて、低減することが望ましい。
【００２２】
典型的には、ひとたびシステム１０、又はその装置のうちの１つがスタンバイ・モードに入ると決定する（説明の便宜上、プロセッサ１２がこの決定をすると仮定する。）と、それは、それがそのような低電力モードに入っている（又はそれがそのような低電力モードに入ろうとしているところである）ことを指示するＳＴＡＮＢＹ信号（スタンバイ信号）を出す。装置がローカルＳＴＡＮＢＹ信号並びにグローバルＳＴＡＮＢＹ信号を出すことができ、そしてＳＴＡＮＢＹ信号の代わりにＡＣＴＩＶＥ信号（作動信号）又は両方の組み合わせの信号を出すことができることに注目されたい。説明を簡単にするため、装置は、ひとたびそれが低電力モードに入る（又はそのような低電力モードに入る直前である）とＳＴＡＮＢＹ信号をアサートし、そしてひとたびそれが低電力モードを出るとそれは上記信号をニゲートすると仮定する。
【００２３】
或るケース（例えば、低電力モードがスタンバイ・モードであるとき）においては、装置は、それが低電力モードを出るときＲＥＳＥＴ信号（リセット信号）をアサートすることに注目されたい。上記で言及したように、信号は、グローバル信号、ローカル信号、及び類似の信号であることができる。典型的には、ＲＥＳＥＴ信号は、ひとたび装置がオンにされるときアサートされる。
【００２４】
パワー・ゲーティング技術を用いることにより、システム１０は、メモリ回路、論理ゲート及び類似のもののようなしかしこれらに限定されるわけではない多くのトランジスタ・ベースの回路への給電を止めることができ、従って、スタンバイ・モード中に消費される電力を低減する。或るケースにおいては、実質的にメモリ回路全体が、給電を止められるが、しかし他のケースにおいては、メモリ回路の一部分が、給電を止められる。
【００２５】
典型的には、多くのトランジスタ又はトランジスタ・ベースの回路の状態が、リセット信号により影響を受ける。典型的には、そのようなトランジスタ・ベースの回路は、ＲＥＳＥＴ信号又は上記の信号の派生したもの（ｄｅｒｉｖａｔｉｖｅ）を受け取り、又はそれらの状態に影響を与え、そして決定すらするプルアップ回路又はプルダウン回路のようなしかしこれらに限定されない回路に接続される。
【００２６】
本発明の一実施形態に従って、トランジスタ・ベースの回路は、そのリセット状態がスタンバイ・モードに入る前のその状態に等しくなる場合、情報を失うことなく、給電を止められることができる。換言すると、電力消費は、既知のリセット状態に応答して、そしてスタンバイ・モードに入る前のトランジスタ・ベースの回路の状態に応答して、パワー・ゲーティングを実行することにより低減されることができる。
【００２７】
図２は、本発明の一実施形態に従った、フリップフロップ１００及び電力低減装置２００のようなトランジスタ・ベースの論理を示す。
【００２８】
電力低減装置２００は、低電力モード指示を受け取る前のフリップフロップ１００の状態に応答して、電力をフリップフロップ１００の少なくとも一部分に供給するかどうかを決定するよう適合されている第２のＮＡＮＤゲート３８のような決定回路を含む。電力低減装置２００は更に、上記の決定に応答して、電力を上記のトランジスタ・ベースの回路の少なくとも一部分に選択的に与えるよう適合されているトランジスタ４０及び４２のようなパワー・ゲーティング回路を含む。
【００２９】
電力低減装置２００は、上記のトランジスタ・ベースの回路のリセット状態に影響を与えるよう適合されているＮＯＲゲート３０のようなリセット回路を含むことが都合良い。本発明の一実施形態に従って、ＮＯＲゲート３０は、低電力モード指示を受け取る前のフリップフロップ１００の状態に応答する。
【００３０】
フリップフロップ１００は、直列接続された２つのレジスタ・セルを含む。第２のレジスタ・セルは、スタンバイ・モード中に給電を選択的に止められる一方、第１のレジスタ・セルは、スタンバイ・モード中に給電を止められる。
【００３１】
第１のバッファ２０の入力ノードは、フリップフロップ１００の入力ノードを形成する。第１のバッファ２０の出力は、第１及び第２のインバータ２２に接続され、当該第１及び第２のインバータ２２は、一方のインバータの入力が他方のインバータの出力に接続されるように互いに並列に接続される。これら２つのインバータ２２は、第３のインバータ２４に接続され、次いで、当該第３のインバータ２４は、第２のバッファ２６に接続される。第２のバッファ２６の出力は、第１のＮＡＮＤゲート３２の第１の入力に接続される。第１のＮＡＮＤゲート３２の出力は、第４のインバータ３４及び第５のインバータ３６に接続される。第５のインバータ３６の出力は、第１のＮＡＮＤゲート３２の第１の入力及び第２のＮＡＮＤゲート３８の第１の反転入力に接続される。第２のＮＡＮＤゲート３８の第２の入力は、信号ＰＧ９２のような低電力モード指示を受け取るよう接続される。第２のＮＡＮＤゲート３８の出力は、ＰＭＯＳトランジスタ４０のゲートに接続され、当該ＰＭＯＳトランジスタ４０は、電源ＶＤＤ９２と、第４及び第５のインバータ３４及び３６及び第１のＮＡＮＤゲート３２のようなフリップフロップ１００の様々な構成要素との間に接続される。第２のＮＡＮＤゲート３８の出力信号（ＰＧＳＷ９４）は、ＮＯＲゲート３０の第１の入力に与えられる。ＮＯＲゲート３０の第２の入力は、反転したＲＥＳＥＴ信号（反転したリセット信号）（ＲＥＳＥＴ＿９０）を受け取る。ＮＯＲゲート３０の出力は、第１のＮＡＮＤゲート３２の第２の入力に接続される。
【００３２】
各バッファ２０及び２６は、ＣＬＫ信号８２及び反転されたＣＬＫ信号（ＣＬＫ＿ ８４）を受け取る。ＣＬＫ＿８４は、ＮＯＲゲート（図示せず）にクロック信号並びに反転された低電力モード指示（ＰＧ＿ ８０）を与えることにより発生される。
【００３３】
ＮＯＲゲート３０、第２のＮＡＮＤゲート３８及びＰＭＯＳトランジスタ４０は、第２のレジスタ・セルへの電力の供給を制御するフィードバック・ループを与える。ＲＥＳＥＴ＿９０が１であるとき、それは、フリップフロップ１００の出力を強制的にゼロにし、従って、スタンバイ・モードに入る前のフリップフロップ１００の状態がゼロである場合、フリップフロップ１００は、スタンバイ・モード中に給電を止められることができる。
【００３４】
図３は、本発明の一実施形態に従った、１又はそれより多いトランジスタ・ベースの回路の電力消費を低減する方法２００のフロー・チャートである。トランジスタ・ベースの回路が、１又はそれより多いレジスタ・セルを含むメモリ回路であることが都合良い。方法２００は、通常、多くのトランジスタ・ベースの回路を含む環境に適用されるるが、しかしそれはまた、単一のトランジスタ・ベースの回路の電力消費を低減するために適用されることができることに注目されたい。
【００３５】
方法２００は、１又はそれより多いトランジスタ・ベースの回路を設けるステップ２１０により開始する。
【００３６】
ステップ２１０には、低電力モードに入る前のトランジスタ・ベースの回路の状態を推定するステップ２１５が続く。
【００３７】
ステップ２１５には、電力消費を低減するように、１又はそれより多いトランジスタ・ベースの回路のリセット状態を構成するステップ２２０が続く。このステップは、１又はそれより多いトランジスタ・ベースの回路のリセット状態が低電力モードに入る前のそれらの対応する状態に等しい確率を増大させるようにリセット回路を構成するステップを含むことが都合良い。その構成は、プルアップ経路又はプルダウン経路を設計すること、並びに低電力モードに入るとき、及びそのようなモードを出るときにトランジスタ・ベースの回路へ与えられる信号を決定することを含むことができる。この決定は、従来技術のシミュレーション及び解析ツールを用いて行うことができる。
【００３８】
電力低減は、低電力モード中にトランジスタ・ベースの回路の少なくとも一部分への給電を止めることを含むことが都合良い。例えば、フリップフロップの第１のレジスタ・セルが、低電力モード中に給電と止められることができる一方、第２のレジスタ・セルは、低電力モードに入る前のそのリセット値及びその実際状態に応じて、給電を選択的に止められる。
【００３９】
給電を止められるトランジスタ・ベースの回路の或る一定の量は、トランジスタ・ベースの回路の全体量の半分を超えていることが都合良い。
【００４０】
図２に示される例を参照すると、リセット状態は、ＲＥＳＥＴ＿ ９０を受け取るＮＯＲゲート３０により決定される。
【００４１】
ステップ２２０には、低電力モード指示を受け取るステップ２３０が続く。図２に示される例を参照すると、ＰＧ９２の否定は、スタンバイ・モードに入ることを指示する。
【００４２】
ステップ２３０には、低電力モード指示を受け取る前のトランジスタ・ベースの回路のリセット値及びそのトランジスタ・ベースの回路の状態に応答して、電力をトランジスタ・ベースの回路の少なくとも一部分に供給するかどうかを決定するステップ２４０が続く。ステップ２４０は、通常、トランジスタ・ベースの回路の状態を表すフィードバック信号をパワー・ゲーティング回路へ与えるステップを含む。図２に示される例を参照すると、上記の決定は、ＰＭＯＳトランジスタ４０のゲートに接続される第２のＮＡＮＤゲート３８により行われる。
【００４３】
ステップ２４０には、上記の決定に応答して、電力をトランジスタ・ベースの回路の少なくとも一部分に選択的に与えるステップ２５０が続く。図２に示される例を参照すると、第２のＮＡＮＤゲート３８の出力値は、電圧をフリップフロップ１００の第２のレジスタ・セルに供給するかどうかを決定する。フリップフロップ１００の第１のレジスタ・セルは、スタンバイ・モード中に給電を止められている。
【００４４】
図４は、本発明の一実施形態に従って１又はそれより多いメモリ回路の電力消費を低減する方法３００のフロー・チャートである。
【００４５】
方法３００は、１又はそれより多いメモリ回路を設けるステップ３１０により開始される。
【００４６】
ステップ３１０には、低電力モード指示を受け取るステップ３２０が続く。図２に示される例を参照すると、ＰＧ９２の否定は、スタンバイ・モードに入ることを指示する。
【００４７】
ステップ３２０には、低電力モード指示を受け取る前のメモリ回路の状態に応答して、電力をメモリ回路の少なくとも一部分に供給するかどうかを決定するステップ３３０が続く。図２に示される例を参照すると、フリップフロップ１００の第１のレジスタ・セルは、スタンバイ・モード中に給電を止められている一方、第２のレジスタ・セルは、低電力モードに入る前のその状態に応答して電力を受け取ることができる。
【００４８】
ステップ３００には、上記の決定に応答して、電力をメモリ回路の少なくとも一部分に選択的に与えるステップ３４０が続く。
【００４９】
本発明の様々な実施形態に従って、方法３００は、電力消費を低減するように１又はそれより多いメモリ回路のリセット状態を構成ステップを含むことができる。説明の便宜のため、このステップは、図４に示されていない。
【００５０】
本明細書で説明されるものの変形、変更及び他の実施形態が、特許請求の範囲に記載された本発明の趣旨及び範囲から逸脱することなしに当業者により行われるであろう。従って、本発明は、前述の例示的説明により定義されるのではなく、代わりに添付の特許請求の範囲の趣旨及び範囲により定義されるべきである。
【図面の簡単な説明】
【００５１】
【図１】図１は、本発明の一実施形態に従ったシステムを示す。
【図２】図２は、本発明の一実施形態に従った装置の概略図である。
【図３】図３は、本発明の一実施形態に従った様々な信号を示すタイミング図である。
【図４】図４は、本発明の様々な実施形態に従って電力消費を低減する方法のフロー・チャートである。
【図１】
2008522258.tif 000003
【図２】
2008522258.tif 000004
【図３】
2008522258.tif 000005
【図４】
2008522258.tif 000006
【手続補正書】
【提出日】平成19年11月27日(2007.11.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
トランジスタ・ベースの回路の電力消費を低減する方法であって、低電力モード指示を受け取るステップ（２３０）を備える方法において、
前記トランジスタ・ベースの回路のリセット値と、前記低電力モード指示を受け取る前の前記トランジスタ・ベースの回路の状態とに応答して、電力を前記トランジスタ・ベースの回路の少なくとも一部分に供給すべきかどうか決定するステップ（２４０）と、
電力を前記トランジスタ・ベースの回路の少なくとも一部分に選択的に与えるステップ（２５０）と
を備えることを特徴とする方法。
【請求項２】
電力消費を低減するように前記トランジスタ・ベースの回路のリセット値を構成するステップ（２２０）を更に備える請求項１記載の方法。
【請求項３】
決定する前記ステップ（２４０）が、前記トランジスタ・ベースの回路の状態を表すフィードバック信号をパワー・ゲーティング回路に与えるステップを備える請求項１又は２記載の方法。
【請求項４】
複数のトランジスタ・ベースの回路を設けるステップ（２１０）と、
それらのリセット値を、或る一定の量のトランジスタ・ベースの回路の電力消費を低電力状態中に低減するように構成するステップ（２２０）と
を更に備える請求項１から３のいずれか一項に記載の方法。
【請求項５】
低電力モードに入る前にトランジスタ・ベースの回路の状態を推定するステップ（２１５）を更に備える請求項１から４のいずれか一項に記載の方法。
【請求項６】
前記或る一定の量が、前記複数のトランジスタ・ベースの回路の半分を超える請求項４又は５記載の方法。
【請求項７】
前記或る一定の量のトランジスタ・ベースの回路が、前記低電力モード中に給電を止められる請求項４又は５記載の方法。
【請求項８】
前記トランジスタ・ベースの回路が、メモリ回路である請求項１から７のいずれか一項に記載の方法。
【請求項９】
前記一部分が、レジスタ・セルを備える請求項８記載の方法。
【請求項１０】
トランジスタ・ベースの回路（１００）の電力消費を低減する装置（２００）であって、トランジスタ・ベースの回路に結合され、低電力モード指示を受け取るよう適合されている前記装置（２００）において、
前記低電力モード指示を受け取る前の前記トランジスタ・ベースの回路の状態に応答して、電力を前記トランジスタ・ベースの回路の少なくとも一部分に供給すべきかどうか決定する手段（３８）と、
前記の決定に応答して、電力を前記トランジスタ・ベースの回路の少なくとも一部分に選択的に与えるよう適合されているパワー・ゲーティングするための手段（４０，４２）と
を備えることを特徴とする装置。
【請求項１１】
前記トランジスタ・ベースの回路のリセット状態に影響を与える手段（３０）を更に備える請求項１０記載の装置。
【請求項１２】
影響を与える前記手段（３０）が、前記低電力モード指示を受け取る前の前記トランジスタ・ベースの回路の状態に応答する請求項１１記載の方法。
【請求項１３】
前記トランジスタ・ベースの回路が、メモリ回路である請求項１０から１２のいずれか一項に記載の装置。
【請求項１４】
前記一部分が、レジスタ・セルを備える請求項１０から１３のいずれか一項に記載の装置。
【請求項１５】
複数のトランジスタ・ベースの回路（１００）を備える集積回路（１０）であって、
複数のトランジスタ・ベースの回路の電力消費を低減するための複数の装置を備え、
前記装置のそれぞれが、
前記低電力モード指示を受け取る前の前記トランジスタ・ベースの回路の状態に応答して、電力を前記トランジスタ・ベースの回路の少なくとも一部分に供給すべきかどうか決定する手段（３８）と、
パワー・ゲーティングするための手段（３０）と、を備え、
複数のトランジスタ・ベースの回路のリセット値が、或る一定の量のトランジスタ・ベースの回路の電力消費を低電力状態中に低減するように構成されている
ことを特徴とする集積回路。
【請求項１６】
前記の或る一定の量が、前記複数のトランジスタ・ベースの回路の半分を超える請求項１５記載の集積回路。
【請求項１７】
前記或る一定の量のトランジスタ・ベースの回路が、前記低電力モード中に給電を止められる請求項１５又は１６記載の集積回路。
【国際調査報告】
2008522258.tif 000007
2008522258.tif 000008