【事件の表示】
　特許第２８９４３４９号「パチンコ機」の特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第２８９４３４９号の特許を維持する。
【理　由】
一、手続の経緯
　特許第２８９４３４９号の発明についての出願は、昭和６１年２月８日に特許出願された特願昭６１−２６０９５号をもとの特許出願とし、その一部を分割して新たな特許出願とした特願平８−１３１１５３号をさらに分割した特願平９−２０９７１０号のさらなる分割出願である特願平１０−１５２１６８号に係り、平成１１年３月５日にその特許の設定登録がなされ、その後、特許異議申立人河井清悦（以下、「申立人」という。）より特許異議の申立てがなされ、当審において取消理由を通知したところ、その指定期間内の平成１２年７月３１日に訂正請求がなされたものである。
　
二、訂正の適否についての判断
１．訂正の内容
　特許権者は、特許明細書を次のように訂正しようとするものである。
［訂正事項ａ］：特許明細書の【特許請求の範囲】の【請求項１】の
「特定入賞口に於ける玉の入賞を検出する入賞検出装置を設け、該特定入賞口への入賞に応じて当たりモードを決定し、そのモードに応じて入賞口への球の入賞確率を制御するとともに、発光装置、発音装置等の周辺装置を制御する制御装置を備えたパチンコ機において、前記制御装置は、ワンチップ上に複数の中央処理装置が形成されたワンチップマイクロコンピュータで構成され、前記パチンコ機は、さらに、１または複数のメモリを備え、前記メモリの内の少なくとも一のメモリは、前記複数の中央処理装置で共用される構成であることを特徴とするパチンコ機。」
の記載を、
「特定入賞口に於ける玉の入賞を検出する入賞検出装置を設け、該特定入賞口への入賞に応じて当たりモードを決定し、そのモードに応じて入賞口への球の入賞確率を制御するとともに、発光装置、発音装置等の周辺装置を制御する制御装置を備えたパチンコ機において、前記制御装置は、ワンチップ上に複数の中央処理装置が形成されたワンチップマイクロコンピュータで構成され、前記パチンコ機は、さらに、複数のメモリを備え、前記メモリは、前記複数の中央処理装置で共用される構成であることを特徴とするパチンコ機。」
と訂正する。
［訂正事項ｂ］：特許明細書の段落番号【０００７】の【問題を解決するための手段】の
「上記問題点を解決するための、発明の構成は、次の通りである。即ち、本発明は、特定入賞口に於ける玉の入賞を検出する入賞検出装置を設け、該特定入賞口への入賞に応じて当たりモードを決定し、そのモードに応じて入賞口への球の入賞確率を制御するとともに、発光装置、発音装置等の周辺装置を制御する制御装置を備えたパチンコ機において、前記制御装置は、ワンチップ上に複数の中央処理装置が形成されたワンチップマイクロコンピュータで構成され、前記パチンコ機は、さらに、１または複数のメモリを備え、前記メモリの内の少なくとも一のメモリは、前記複数の中央処理装置で共用される構成であることを特徴とするものである。」
の記載を
「上記問題点を解決するための、発明の構成は、次の通りである。即ち、本発明は、特定入賞口に於ける玉の入賞を検出する入賞検出装置を設け、該特定入賞口への入賞に応じて当たりモードを決定し、そのモードに応じて入賞口への球の入賞確率を制御するとともに、発光装置、発音装置等の周辺装置を制御する制御装置を備えたパチンコ機において、前記制御装置は、ワンチップ上に複数の中央処理装置が形成されたワンチップマイクロコンピュータで構成され、前記パチンコ機は、さらに、複数のメモリを備え、前記メモリは、前記複数の中央処理装置で共用される構成であることを特徴とするものである。」
と訂正する。
［訂正事項ｃ］：特許明細書の段落番号【００３２】の【発明の効果】の
「本発明は、特定入賞口に於ける玉の入賞を検出する入賞検出装置を設け、該特定入賞口への入賞に応じて当たりモードを決定し、そのモードに応じて入賞口への球の入賞確率を制御するとともに、発光装置、発音装置等の周辺装置を制御する制御装置を備えたパチンコ機において、前記制御装置は、ワンチップ上に複数の中央処理装置が形成されたワンチップマイクロコンピュータで構成され、前記パチンコ機は、さらに、１または複数のメモリを備え、前記メモリの内の少なくとも一のメモリは、前記複数の中央処理装置で共用される構成であることを特徴とするものである。」
の記載を
「本発明は、特定入賞口に於ける玉の入賞を検出する入賞検出装置を設け、該特定入賞口への入賞に応じて当たりモードを決定し、そのモードに応じて入賞口への球の入賞確率を制御するとともに、発光装置、発音装置等の周辺装置を制御する制御装置を備えたパチンコ機において、前記制御装置は、ワンチップ上に複数の中央処理装置が形成されたワンチップマイクロコンピュータで構成され、前記パチンコ機は、さらに、複数のメモリを備え、前記メモリは、前記複数の中央処理装置で共用される構成であることを特徴とするものである。」
と訂正する。
　
２．訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　訂正事項ａの訂正は、「１または複数のメモリ」から「１のメモリ」を削除するものであるから、訂正事項ａの訂正は、特許請求の範囲の減縮を目的とするものに該当する。
　また、訂正事項ｂ及び訂正事項ｃの訂正は、発明の詳細な説明の記載を訂正後の特許請求の範囲の記載と整合させるためのものであるから、上記訂正事項ｂ及び訂正事項ｃの訂正は、明りようでない記載の釈明を目的とするものに該当する。
　そして、これら訂正事項ａないし訂正事項ｃの訂正は、願書に添付した明細書、又は図面に記載された事項の範囲内において訂正するものであって新規事項を追加するものでなく、かつ、実質上特許請求の範囲を拡張、又は変更するものではない。
　
３．独立特許要件の判断
３−１．訂正明細書の発明
　訂正明細書の請求項１に係る発明は、訂正明細書の特許請求の範囲の請求項１に記載された事項により特定された次のとおりのものである。（前記二、の「１．訂正の内容」の欄に［訂正事項ａ］として記載した請求項１の記載を参照。）
　「【請求項１】特定入賞口に於ける玉の入賞を検出する入賞検出装置を設け、該特定入賞口への入賞に応じて当たりモードを決定し、そのモードに応じて入賞口への球の入賞確率を制御するとともに、発光装置、発音装置等の周辺装置を制御する制御装置を備えたパチンコ機において、前記制御装置は、ワンチップ上に複数の中央処理装置が形成されたワンチップマイクロコンピュータで構成され、前記パチンコ機は、さらに、複数のメモリを備え、前記メモリは、前記複数の中央処理装置で共用される構成であることを特徴とするパチンコ機。」（これを、以下、「訂正明細書の発明」という。）　
３−２．本件特許出願の出願日の認定
  訂正明細書の発明は、前記二、の「３．独立特許要件の判断」の「３−１．訂正明細書の発明」の欄に記載したとおりである。
　そして、該訂正明細書の発明における「前記制御装置は、ワンチップ上に複数の中央処理装置が形成されたワンチップマイクロコンピュータで構成され、前記パチンコ機は、さらに、複数のメモリを備え、前記メモリは、前記複数の中央処理装置で共用される構成であること」の特定事項は、本件特許出願の直前のもとの特許出願（特願平９−２０９７１０号）の願書に添付した明細書（特開平１０−８０５３７号公報参照）の発明の詳細な説明における段落【０００８】の「制御装置には、デュアル・ワンチップマイクロコンピュータ１（以下「デュアルコンピュータ」と言う）が使用されている。そのデュアルコンピュータ１は、ＣＰＵ１とＣＰＵ２の２つの中央処理装置を有しており、内部ＲＯＭ、内部ＲＡＭを双方からアクセスすることが可能である。そして、それぞれのＣＰＵは、独自のプログラムに沿って、１ステップづつ自動的に交互に実行したり（オートスワップモード）、動作ＣＰＵのプログラム制御により、他のＣＰＵに動作を移行させる制御が可能である（プログラムスワップモード）。係るデュアルコンピュータ１には、外部ＲＯＭ３、外部ＲＡＭ５が両ＣＰＵからともにアクセス可能に接続されている。」に記載された範囲のものであると認めることができるから、前記訂正明細書の発明は、本件特許出願の直前のもとの特許出願（特願平９−２０９７１０号）の願書に添付した明細書又は図面に記載した範囲のものであると認められる。
　そうしてみると、訂正明細書の発明に係る特許出願の出願の日は、分割出願である本件特許出願の直前のもとの特許出願（特願平９−２０９７１０号）の出願の日（昭和６１年２月８日）に遡及するものと認めることができる。
　
３−３．特許法第２９条第１項第３号について：
（１）引用刊行物
［引用刊行物１］：特開昭６２−１８３７８０号公報（本件分割特許出願のもとの特許出願である特願昭６１−２６０９５号の公開特許公報）
　
（２）当審の判断
　前記３−２．に記載した理由により、本件特許出願の出願の日が昭和６１年２月８日に遡及することになったことにともない、上記引用刊行物１を本件特許出願の出願の日前に頒布された刊行物であるとすることができないので、本件訂正明細書の発明が上記引用刊行物１に記載された発明であるから特許法第２９条第１項第３号に違反している、ということはできない。
３−４．明細書の記載不備について：
　前記二、の「１．訂正の内容」の欄の［訂正事項ａ］に記載したとおりに訂正明細書の発明が訂正されたことにともない、「前記パチンコ機は、さらに、１または複数のメモリを備え」から「前記パチンコ機は、さらに１のメモリを備え」の場合が削除されたので、訂正前の特許明細書の発明における「前記パチンコ機は、さらに、１または複数のメモリを備え、前記メモリの内の少なくとも一のメモリは、」の記載事項が明確でないという理由は、解消されたものと認められる。
　
３−５．特許法第２９条第２項について：
（１）引用刊行物
［引用刊行物２］：特開昭６０−２９１６８号公報（申立人提出の甲第１号証）
［引用刊行物３］：特開昭４８−３５７３６号公報（同甲第２号証）
［引用刊行物４］：特開昭５５−１４３６６３号公報（同甲第３号証）
［引用刊行物５］：米国特許第４，３６３，４８５号明細書（同甲第４号証）
　
（２）各引用刊行物に記載の発明
［引用刊行物２］には、乱数を利用したパチンコ機に関して、次の事項が記載されている。
　「１　チャッカー（４ａ〜４ｃ）に入ったパチンコ球を検出するチャッカー入賞スイッチ（１２）と、パチンコ球を入賞に導く開閉扉（５ａ）と、その開閉扉（５ａ）を開閉動作させるソレノイド（２４）と、異なる複数種類の表示態様を変換表示可能な表示器（３ａ〜３ｄ）と、前記チャッカー入賞スイッチ（１２）からの検出信号に基づいて前記表示器（３ａ〜３ｄ）に予め定められた順序で異なる複数の表示態様を表示させる表示制御手段（１４）と、予め定められた順序で表示している表示器（３ａ〜３ｄ）の表示を止めるための押ボタンスイッチ（７）と、その時々にデータ内容が変わるデータ作成手段（１４）と、前記押ボタンスイッチ（７）からのオン信号に応答して前記データ作成手段（１４）のその時のランダムなデータを読み出し、このランダムなデータに基づいて前記表示器（３ａ〜３ｄ）の表示停止時間を算出し、その表示停止時間に達した時、その表示器（３ａ〜３ｄ）の表示を止める表示停止手段（１４）と、前記表示器（３ａ〜３ｄ）の停止した状態にある表示態様を読み取り、その表示態様が予め定められた態様かどうかを判定する判定手段（１４）と、前記判定手段（１４）の判定結果に基づいて前記開閉扉（５ａ）を開閉動作させるソレノイド（２４）を駆動制御する駆動制御手段（１４）とからなるパチンコ機。」（１頁左欄５行〜同頁右欄１５行の特許請求の範囲）、
　「この発明は所定の入賞ポケットの開口が入賞条件によって制御されるパチンコ機、殊にその入賞条件を設定する設定部の動作停止時間をランダムに制御することができるパチンコ機に係り、その目的は遊技の単純化を防止し、遊技場管理者の不利益を未然に防止することができるパチンコ機」（１頁右下欄１８行〜２頁左上欄３行）、
　「第１図はパチンコ機１の正面図であって、その遊技盤２の中央には４個のセブンセグメント方式の数値表示器（以下ＬＥＤという）３ａ〜３ｄが設けられているとともに、その両側及び下側にはＧＯチャッカー４ａ，４ｂ，４ｃが設けられている。中央ポケット５は前記下側ＧＯチャッカー４ｃの下側に設けられ、その中央ポケット５に設けられた開閉扉５ａが開閉運動し、開いているときパチンコ球の入賞が可能となり、閉じているときパチンコ球の入賞が不能となる。４個の入賞ランプ（以下Ｖランプという）６はそれぞれ前記上部のＬＥＤ３ａの両側部と前記中央ポケット５の両側部に配設されている。」（２頁左上欄８行〜同２０行）、
　「次に、前記ＬＥＤ３ａ〜３ｄ、中央ポケット５の開閉扉５ａ、及び入賞ランプ６等を駆動制御する制御装置を第２図に従って説明する。」（２頁右上欄５行〜同７行）、
　「第２図はパチンコ機に内蔵された制御装置の電気ブロック回路図を示し、中央ポケット入賞検出マイクロスイッチ（以下、ポケット入賞スイッチという）１１は前記中央ポケット５に連通する入賞球通路（図示せず）に設けられ、中央ポケット５に入賞したパチンコ球を検出する。チャツカー入賞検出マイクロスイッチ（以下、チャツカー入賞スイッチという）１２は前記各ＧＯチャツカー４ａ〜４ｃに連通する入賞球通路（図示せず）に設けられ、ＧＯチャツカー４ａ〜４ｃに入賞したパチンコ球を検出する。スイッチ検出回路１３は前記各入賞スイッチ１１，１２の検出信号ＳＧ１，ＳＧ２及び押ボタンスイッチ７のオン信号ＳＧ３を入力し、その各信号ＳＧ１〜ＳＧ３をノイズ除去及び波形整形して次段の制御回路１４に出力する回路である。クロツク回路１５は２ＭＨＺのパルス波形のクロツク信号ＳＧ４を次段の制御回路１４に出力する。リセツト回路１６はクロツク回路１５からのパルス信号を入力し、同パルス信号に基づいて４．２ｍ秒毎にリセツト信号ＳＧ５を次段の制御回路１４に出力する。電源回路１７は９Ｖの交流電源から５Ｖの直流電源を又、２４Ｖの交流電源から２４Ｖの直流電源を作り、各回路に動作電源として供給するようになっている。制御回路１４は中央処理装置（ＣＰＵ）であって、前記検出回路１３から検出信号ＳＧ１，ＳＧ２及びオン信号ＳＧ３、又クロツク回路１５及びリセツト回路１６からそれぞれクロツク信号ＳＧ４及びリセツト信号ＳＧ５を入力し、これら各信号ＳＧ１〜ＳＧ５に応答して演算処理動作を行う。読出し専用メモリ（以下ＲＯＭという）１８は制御プログラムが記憶されている。読出し及び書替え可能なメモリ（以下ＲＡＭという）１９は各アドレス４ビットで構成され、動作プログラムを記憶するプログラム記憶領域（０００番地〜７０Ｆ番地）と第３図に示すように各種データを記憶するデータ記憶領域（８００番地〜ＢＦ１番地）とで構成されている。このデータ記憶領域はメインデータ記憶領域（８００番地〜８１Ｄ番地）とそのメインデータが何らかの原因で壊れて間違った内容が書込まれた場合にそれぞれメインデータと同じ内容をバックアップデータとして記憶する第１のバックアップデータ記憶領域（９８０番地〜９９１番地）及び第２のバックアップデータ記憶領域（ＢＥ０番地〜ＢＦ１番地）とから構成されている。」（２頁右上欄８行〜同頁右下欄１４行）、
　「スピーカ駆動回路２１は前記制御回路１４からの音制御信号ＳＧ７に基づいて前記パチンコ機１の遊技盤２の裏面に設けられたスピーカ２２を鳴らすようになっている。」（２頁右下欄１７行〜３頁左上欄１行）、
　「なお、第４タイマデータとリフレッシュカウンタとで排他的論理和をとる際、両２ビットの内容が共に「０」のときには排他的論理和をとらずに直ちに対応するＬＥＤストップデータを「８」としている。従って、各ＬＥＤストップデータは「４」〜「８」のランダムな値（乱数）となる。」（７頁左下欄４行〜同９行）、
　「なお、本実施例ではランダムな各ＬＥＤストップデータを作るのにフレツシュカウンタと第４タイマデータを用いその両データの排他的論理和をとって作ったが、ようするに遊技者の意図するタイミングで各ＬＥＤ３ａ〜３ｄが止まらなければよく、例えば第４タイマだけの内容だけで各ＬＥＤストップデータを作ったり、フレッシュカウンタの内容だけで各ＬＥＤストップデータを作ったり、又、その他ランダムな内容を示すカウンタ又はしジスタ等の内容に基づいてＬＥＤストップデータを作るようにしてもよい。さらに前記実施例では表示器としてのＬＥＤ３ａ〜３ｄに数字を表示したが、これを絵、文字、記号等の各種の表示態様におきかえて実施してもよい。又、前記実施例では表示器として４個のＬＥＤ３ａ〜３ｄを用いたが、これを１個又は４個以外の複数個にして実施してもよい。」（９頁右下欄１４行〜１０頁左上欄１０行）、
　「チャッカー４ａ〜４ｃに入ったパチンコ球を検出するチャッカー入賞スイッチ１２と、パチンコ球を入賞に導く開閉扉５ａと、その開閉扉５ａを開閉動作させるソレノイド２４と、異なる複数種類の表示態様を変換表示可能な表示器３ａ〜３ｄと、前記チャッカー入賞スイッチ１２からの検出信号に基づいて前記表示器３ａ〜３ｄに予め定められた順序で異なる複数の表示態様を表示させる表示制御手段１４と、予め定められた順序で表示している表示器３ａ〜３ｄの表示を止めるための押ボタンスイッチ７と、その時々にデータ内容が変るデータ作成手段１４と、前記押ボタンスイッチ７からのオン信号に応答して前記データ作成手段１４のその時のランダムなデータを読み出し、このランダムなデータに基づいて前記表示器３ａ〜３ｄの表示停止時間を算出し、その表示停止時間に達した時、その表示器３ａ〜３ｄの表示を止める表示停止手段１４と、前記表示器３ａ〜３ｄの停止した状態にある表示態様を読み取り、その表示態様が予め定められた態様かどうかを判定する判定手段１４と、前記判定手段１４の判定結果に基づいて前記開閉扉５ａを開閉動作させるソレノイド２４を駆動制御する駆動制御手段１４とから構成したことにより、遊技の単純化を防止するとともに遊技場管理者の不利益を未然に防止することができる優れた効果を有する」（１０頁左上欄１２行〜同頁右上欄１８行）。
［引用刊行物３］には、１個の外部メモリを有する計算装置、完全同期計算装置の操作方法、１チップにモノリシツクに集積した計算装置の中央処理装置に関して、次の事項が記載されている。
　「（１）１個の外部メモリを有する計算装置において（ａ）半導体材料の１チップ上に各々形成された第１及び第２の中央処理装置であって、処理装置が前記外部メモリにアクセスする第１部分と、ＣＰＵによりデータが演算される第２部分とを含む操作サイクルを有し、各ＣＰＵデータ演算の結果を記憶するアキュムレータ・レジスタを有する前記中央処理装置と、（ｂ）前記第１処理装置の操作サイクルの前記第１部分が前記第２処理装置の操作サイクルの第２部分と同時におこるように前記第１及び第２処理装置の演算を同期する装置と、（ｃ）前記処理装置へ外部入力が結合し、装置出力を与えるために前記第１及び第２処理装置に結合されたインタフェイス回路と、の組合せを特徴とする１個の外部メモリを有する計算装置。」（８２頁右下欄５行〜８３頁左上欄１行の特許請求の範囲第１項）、
　「（６）第１及び第２中央処理装置により共有される外部メモリを含む完全同期計算装置の操作方法において、前記処理装置の各々は、処理装置が前記メモリからアクセス可能な第１部分と、第１部分の間に受取ったデータに処理装置が演算する第２部分とを含むことを特徴とする操作サイクルを有し、前記処理装置とメモリとは並列母線により相互接続されており、（ａ）前記第１及び第２処理装置の操作を同期して完全に位相をはずす段階と、（ｂ）前記第１及び第２処理装置の各々で別々なプログラムを同時に実行する段階と、を包含することを特徴とする完全同期計算装置の操作方法。」（８３頁右上欄１７行〜同頁左下欄１０行の特許請求の範囲第６項）、
　「（３６）１チップにモノリシツクに集積された計算装置の中央処理装置において、（ａ）並列母線と、（ｂ）前記母線と外部回路との間でデータを転送するために前記母線に接続されたインタフエイス回路と、（ｃ）前記母線により伝送された命令を受取るために前記母線に接続された命令レジスタと、（ｄ）前記母線に接続された並列算術論理装置と、（ｅ）前記母線に接続された複数個のデータ・レジスタを与えるランダム・アクセス・メモリと、（ｆ）前記命令レジスタ及び前記母線に接続された制御回路であって、前記命令レジスタ、算術論理装置及びランダム・アクセス・メモリ間の前記母線の接続的な使用を制御するために前記処理装置の操作を同期するように操作する前記制御回路と、の組合せを包含することを特徴とする前記の１チップにモノリシツクに集積した計算装置の中央処理装置。」（８８頁左下欄３行〜同頁右下欄２行の特許請求の範囲第３６項）、
　「本発明の他の目的は、回路を変更することなく、直列形式又はランダム・アクセス形式の内部のメモリを用いるＣＰＵを提供することである。」（８９頁右上欄１４行〜同１６行）、
　「本発明の更に他の目的は、共通の外部メモリを同時に共有する２個の別なＣＰＵを用いた計算装置を提供することである。本発明の更に他の目的は、２個の別々なプログラムが同時に実行される計算装置を提供することである。」（８９頁右上欄２０行〜同頁左下欄５行）、
　「本発明の一観点から見ると、１個の外部メモリを組合せて２個の別々なＣＰＵを用いる計算装置が開示されている。ＣＰＵは、１個のＣＰＵが「フエツチ」サブサイクルにある、すなわちメモリ・アクセスを必要としている間に、他のＣＰＵは「実行」サブサイクルにあるように同期されている。２個のＣＰＵは装置入力及び出力を処理する共通のインターフェイス回路を共有する。各ＣＰＵは、算術演算の結果を必要とする時にＣＰＵのアキュムレータの内容を選択的に記憶し、そのＣＰＵにより現在実行されている命令を記憶するための外部記憶ラッチを有する。特に、同期回路はＣＰＵの一方が第１プログラムを実行しはじめる入力を受取る。第２プログラムは第２ＣＰＵにより同時に実行される。この入力は第２ＣＰＵに低論理信号を与えて、これが操作の待機モードにあることを確認する。第２ＣＰＵが待機モードにあるときには探知器が第１ＣＰＵに付勢出力を与える。第１ＣＰＵは次に「フエツチ」サブサイクルから操作し、第１ＣＰＵの「フェツチ」サブサイクルの終了時に共通メモリからアドレスされたデータを再生して、プログラムを実行するために「フエツチ」サブサイクルを始めることを可能にする。共通メモリを共有する２個のＣＰＵを用いた計算装置の操作は、２個のプログラムが同時に演算されるために演算速度の面で、１個のインターフェイス回路のみを必要としかつコンピュータ使用時間が減少するためにコストの面で多くの利点を与える。本発明の他の観点では、ＣＰＵ操作の選択可能な期間においてランダム入力信号を同期する装置が用けられている。本発明によるＣＰＵの操作は完全に同期している。外部命令を挿入するためＣＰＵ操作に割込みをする外部指令のような信号はその性質上非同期的である。この形式の入力の論理レベル転移を感知するためにタイミング回路が用けられている。縁探知機を用いて、信号出力パルスを与える。このパルスは、割込みが受入れられるＣＰＵ操作サイクルの中の時間フレーム又は所定の点まで記憶される。本発明の特徴によると、縁探知機からのパルスがＣＰＵ操作に割込みをかける期間を与えるためにプログラム可能な論理アレイが用いられている。時間フレームは単にゲームマスクを変更することにより変えることが出来るためこれにより様々なＣＰＵ装置の設計に柔軟性のある利点を与える。本発明のこの観点では、１個の入力信号が外部命令を挿入する装置を設けるために有効である。これは外部メモリのＣＰＵに全てを記憶するプログラムを標準的に用いている従来技術と対比される。前記技術はいくつかの入出力を必要とする。本発明の他の特徴は、直列又はランダム・アクセスのどちらかである外部メモリの利用を可能にするＣＰＵの回路に関係する。必要なメモリ位置が選択された位置に対応していると信号が発生される。ランダム・アクセス・メモリに対しては常に相関があり信号は常に真である。しかしながら、直列メモリに対しては、信号が発生された時に所望の位置が選択されるまでメモリは連続する位置を進行していかなければならない。この信号は通常の進行を可能にするＣＰＵの論理部を付勢する。従って、ランダム・アクセス・メモリに対してはＣＰＵの操作は連続的である。しかしながら直列形式に対しては、適当なアドレス選択を示す信号が現われるまでＣＰＵは「フエツチ」サブサイクルの終了時に待機状態に入る（望ましい実施例）ＣＰＵが待機モードに入っているかどうかを決定するために信号をサンプルする区間を変更するためにはプログラム可能なアレイを包含し用いることが出来る。本発明の他の観点からは計算装置は、１個のダイナミック・ランダム・アクセス・メモリ・マトリクスにより与えられるデータ・レジスタを有する中央処理装置を含む。マトリクスは各々互に結合されたが第１及び第２組のデータ・レジスタに割されて対を形成する。この方法により増大したデータ・アドレス能力が与えられる。」（８９頁右下欄５行〜９０頁右下欄２行）、
　「ＣＰＵの内部のＲＡＭは全体として４０で示される。このＲＡＭには２６個の８ビット・レジスタがある。これらのレジスタのうち２個はプログラム・アドレス用に選ばれる。この２個のレジスタは、低位アドレス・ビット（ＰＬ）および高位アドレス・ビット（ＰＬ）および高位アドレス・ビット（ＰＨ）にそれぞれ相当する４２と４４で示される。この２個のレジスタが組合わされると、メモリ内の記憶場所の絶対１６ビット・アドレス割付けが可能になる。１６ビット・メモリ・アドレスを用いて、メモリ内のデータを最大６４Ｋバイトまでアドレスすることができる。またＲＡＭにはデータ・レジスタＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｈ、Ｌ、およびＭ′がある。」（９３頁右下欄４行〜同１６行）、
　「第３Ａ図はＣＰＵの内部母線２５に対するいろいろな内部接続を示すブロック図である。命令レジスタ２８、内部ＲＡＭ４０、蓄積レジスタ４４、およびＡＬＵ３２がすべて母線２５と接続しているのが見られる。内部ＲＡＭ４０のいろいろなレジスタの選択は４１にも示される。内部ＲＡＭの８ビット・レジスタは一般に３種類ある。すなわち汎用データ・レジスタＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｈ、ＬおよびＭ′、高位８ビット・アドレス・レジスタ（ＰＨ）ならびに低位８ビット・レジスタ（ＰＬ）の３種類がある。」（９４頁右上欄２行〜同１２行）。
［引用刊行物４］には、データ処理装置に関して、次の事項が記載されている。
　「１．それぞれが制御用プログラム格納部を有する複数の演算処置装置を備えたデータ処理装置において、前記演算処置装置の少なくとも１つが有する前記制御用プログラム格納部は、他の演算処理装置によって読み出しが制御できるようになされたことを特徴とするデータ処理装置。　２．前記複数の演算処置装置は同一のチップ上に形成されることを特徴とする特許請求の範囲第１項記載のデータ処理装置。」（１頁左欄５行〜１３行の特許請求の範囲）、
　「第１図は１チップ上１０に処理機能の異なる２個のプロセッサＡ，Ｂを搭載してデュアルプロセッサを構成した場合のブロック図である。同図において、プロセッサＢは制御用マイクロ命令コードを格納したＲＯＭ１と、このＲＯＭ１から読み出されるマイクロ命令コードを解読して制御信号を出力するデコーダ２と、タイミング制御やデコーダ２からの出力信号に基づいて処理制御に要する指令信号を作る制御回路３と、ＲＯＭ１へアドレス信号を入力するアドレスレジスタあるいはアドレスの出力を制御するアドレス遅延回路５および、このアドレス信号を解読するアドレスデコーダ４と、プロセッサＡ，Ｂ間を接続している双方向性データバスＤＢと接続され、データの一時保持機能を有するレジスタ、ＲＡＭメモリあるいはフリップ・フロップ等で形成される記憶部６とから構成され、プロセッサＢ自身は単独にＲＯＭ１のアドレス指定を行ない読み出されるマイクロプログラム命令に基づいて所定の処理を遂行できるものである。一方プロセッサＡは、ＲＯＭ１に設定されているマイクロプログラムとは別のプログラムが格納されているＲＯＭ部およびそのアドレス指定部、プログラム解読部、論理演算部等を有する通常の１チップマイクロコンピュータと同じ機能を有するものとする。これら２個のプロセッサＡ，ＢとデータバスＤＢで、プロセッサＡのアドレス指定部からはアドレスバスＡＢを介してプロセッサＢのＲＯＭ１を直接アドレス指定できるように、アドレスレジスタ５とプロセッサＡのアドレス指定部とは外部端子を介在することなく直接電気的に接続されている。ここで、チップ１０内のプロセッサＡ，Ｂが各々独自に処理を行っている場合には、アドレスバスＡＢ、データバスＤＢは各プロセッサ間で電気的に切り離された状態となり、両プロセッサはこれらバスを使用しない。一方、プロセッサＡがその処理の都合上プロセッサＢの有するＲＯＭ１のマイクロプログラムが必要となった時は、プロセッサＡはデータバスＤＢを介して処理を施すべきデータを記憶部６へ転送し、アドレスバスＡＢとプロセッサＡ内のアドレス指定部と接続してアドレスデータをプロセッサＢのアドレスレジスタ５へ出力する。」（２頁右上欄１４行〜同頁右下欄１７行）、
　「チップに搭載される複合プロセッサの各々が同等の処理能力を有するものであっても、いづれかのプロセッサが依存する所謂マスタースレーブ型のプロセッサであってもよい。」（３頁左下欄９行〜同１３行）、
［引用刊行物５］には、２つのＣＰＵを備えた遊技機に関して、次の事項が記載されている。
　「コンピュータシステム１２０は、ロックウェル社製モデルＲ６５０２の中央処理装置１２８を有している。ＣＰＵ１２８のバスは第１のメモリチッフ１３０と、第２のメモリチップ１３２に接続されている。第１のメモリチップ１３０はリードオンリメモリ（ＲＯＭ）であり、ロックウェル社製モデルＲ２３３２が使用されている。第２のメモリチップ１３２は、プログラムが消去可能な読取専用のメモリであり、日立社製モデル２７１６が使用されている、メモリチップ１３０，１３２は、図３，４，７，８に示すような、様々なソフトウェアのルーチンを実施するソフトウェアが記憶されている。第３のメモリチップ１３４はランダムアクセスメモリ（ＲＡＭ）であり、インテル社製５１０１モデルが使用されるＲＡＭ１３４は、ゲームの回数や、コインの数、その日のハイスコア等を記憶する。」（５欄２３行〜５欄３９行）、
　「第１０図は、ピンボールマシン２０の音声発生装置を示す。第２のＣＰＵ１２８′は、入出力装置としての、ロックウェル社製モデルＲ６５３０のＲＯＭ−ＲＩＯＴ装置１４５、またはメモリ装置としてのＰＲＯＭ１４６に接続されている。デジタル−アナログ変換機１４７は、ＲＯＭ−ＲＩＯＴ装置１４５を介してＣＰＵ１２８′にコントロールされ、スピーカ及びアンプ１４８を制御する。」（５欄６６行〜６欄６行）。
　
（３）対比・判断
　ここで、訂正明細書の発明と引用刊行物２ないし引用刊行物５に記載の発明とを対比すると、前記引用刊行物２ないし引用刊行物５には、訂正明細書の発明を特定し、本件訂正によって限定された事項である「前記制御装置は、ワンチップ上に複数の中央処理装置が形成されたワンチップマイクロコンピュータで構成され、前記パチンコ機は、さらに、複数のメモリを備え、前記メモリは、前記複数の中央処理装置で共用される構成であること」の構成が記載されてなく、示唆されてもいない。そして、訂正明細書の発明は、前記構成により明細書に記載の効果を奏するものと認められる。
　そうしてみると、訂正明細書の発明は、上記引用刊行物２ないし引用刊行物５に記載された発明に基いて当業者が容易に発明をすることができたものとすることができない。
　
３−４．まとめ
　上記のとおりであるから、訂正明細書の発明は特許出願の際独立して特許を受けることができるものである。
　
４．むすび
　以上のとおりであるから、上記訂正請求は、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第６条第１項の規定によりなお従前の例によるとされる、平成１１年改正前の特許法第１２０条の４第３項の規定において準用する平成６年改正法による改正前の特許法第１２６条第１項ただし書き、第２項及び第３項の訂正に関する規定に適合するので、当該訂正を認める。
　
三、特許異議申立てについて
１．特許異議申立理由の概要
　申立人は下記の証拠方法を提示して、訂正前の特許明細書の特許請求の範囲の請求項１ないし請求項３に係る発明は甲第１号証ないし甲第１７号証に記載された発明に基いて当業者が容易に発明をすることができたものであるから、請求項１ないし請求項３に係る発明の特許は、特許法第２９条第２項の規定に違背してなされたものであり、したがって請求項１ないし請求項３に係る発明についての特許は取り消されるべきである、と主張している。
　　　　　　　　　　　　　　　　　記
［甲第１号証］：特開昭６０−２９１６８号公報（引用刊行物２参照）
［甲第２号証］：特開昭４８−３５７３６号公報（引用刊行物３参照）
［甲第３号証］：特開昭５５−１４３６６３号公報（引用刊行物４参照）
［甲第４号証］：米国第４，３６３，４８５号明細書（引用刊行物５参照）
［甲第５号証］：特開昭５４−１０８７３３号公報
［甲第６号証］：特開昭５５−１２２５７５号公報
［甲第７号証］：特開昭５７−１３２２６０号公報
［甲第８号証］：特開昭５２−９０２３２号公報
［甲第９号証］：特開昭５４−５０３２９号公報
［甲第１０号証］：特開昭５７−１９６９９０号公報
［甲第１１号証］：米国第４，５１７，６５４号明細書
［甲第１２号証］：特開昭５８−２０３４８３号公報
［甲第１３号証］：特開昭５９−１１９２７５号公報
［甲第１４号証］：特開昭５９−１３６７８７号公報
［甲第１５号証］：「日経エレクトロニクス　１９８１　３−３０」日経マグロウヒル社、１９８１（昭和５６）年３月３０日発行、１５６頁−１６４頁の「模擬的に３次元画像を作り出すディスプレイ・コントローラ」の項
［甲第１６号証］：茂木晃編「ニュー・コンパクト版　電気電子用語辞典」オーム社、昭和６０年２月２５日発行、１０７頁の「計算機」の項
［甲第１７号証］：特許第２６３９３８２号公報
　
２．当審の判断
（１）本件発明
　本件発明は、訂正明細書の特許請求の範囲の請求項１ないし請求項３に記載された次の事項により特定されるとおりのものである。
「【請求項１】特定入賞口に於ける玉の入賞を検出する入賞検出装置を設け、該特定入賞口への入賞に応じて当たりモードを決定し、そのモードに応じて入賞口への球の入賞確率を制御するとともに、発光装置、発音装置等の周辺装置を制御する制御装置を備えたパチンコ機において、前記制御装置は、ワンチップ上に複数の中央処理装置が形成されたワンチップマイクロコンピュータで構成され、前記パチンコ機は、さらに、複数のメモリを備え、前記メモリは、前記複数の中央処理装置で共用される構成であることを特徴とするパチンコ機。」（以下、「本件発明１」という。）
「【請求項２】前記ワンチップマイクロコンピュータの内、１の中央処理装置は、前記入賞確率を制御して、パチンコ機のゲーム進行を管理することを特徴とする請求項１に記載のパチンコ機。」（以下、「本件発明２」という。）
「【請求項３】前記ワンチップマイクロコンピュータの内、１の中央処理装置は、発音装置、発光装置、その他の周辺装置の内、少なくとも１を制御することを特徴とする請求項１に記載のパチンコ機。」（以下、「本件発明３」という。）
　
（２）甲号各証に記載の発明
　［甲第１号証］には、上記二、の「３．独立特許要件の判断」の「３−５．特許法第２９条第２項について：」の「（２）各引用刊行物に記載の発明」の欄に、引用刊行物２に記載の発明として記載したとおりの事項が記載されている。
　［甲第２号証］には、同欄に、引用刊行物３に記載の発明として記載したとおりの事項が記載されている。
　［甲第３号証］には、同欄に、引用刊行物４に記載の発明として記載したとおりの事項が記載されている。
　［甲第４号証］には、同欄に、引用刊行物５に記載の発明として記載したとおりの事項が記載されている。
　［甲第５号証］には、各パチンコ機に設けられたワンチップマイクロコンピュータと総合管理用電子計算機とを用いて異なる制御を行うパチンコ機についての事柄が記載されている。
　［甲第６号証］には、各パチンコ機に設けられたワンチップマイクロコンピュータと総合管理用電子計算機とを用いて異なる制御を行うパチンコ機についての事柄が記載されている。
　［甲第７号証］には、複数のマイクロコンピュータ間のデータ転送方式についての事柄が記載されている。
　［甲第８号証］には、上位コンピュータと表示制御装置とを有するコンピュータグラフィックス表示装置についての事柄が記載されている。
　［甲第９号証］には、複数のマイクロコンピュータによる複写機の制御システムについての事柄が記載されている。
　［甲第１０号証］には、マイクロプロセッサとこのマイクロプロセッサによりアドレスできる計算装置とを備えたテレビゲームの制御装置についての事柄が記載されている。
　［甲第１１号証］には、ゲームを制御するゲームプロセッサと表示部を制御するビデオプロセッサを有するゲーム機の制御装置についての事柄が記載されている。
　［甲第１２号証］には、中央制御装置とこの中央制御装置の出力データが印加されるビデオ・ディスプレイ・プロセサを有するオーディオ機器の制御装置についての事柄が記載されている。
　［甲第１３号証］には、中央制御装置とこの中央制御装置の出力データが印加されるビデオ・ディスプレイ・プロセサ（ＶＤＰ）を有するオーディオ機器の制御装置についての事柄が記載されている。
　［甲第１４号証］には、中央制御装置とこの中央制御装置の出力データが印加されるビデオ・ディスプレイ・プロセサ（ＶＤＰ）を有するオーディオ機器の制御装置についての事柄が記載されている。
　［甲第１５号証］には、ビデオ・ディスプレイ・プロセサ（ＶＤＰ）についての事柄が記載されている。
　［甲第１６号証］には、「計算機（けいさんき）ｃｏｍｐｕｔｅｒ」についての一般的な定義が記載されている。
　
（３）対比・判断
　本件発明１と甲第１号証（引用刊行物２）に記載の発明とを対比すると、上記二、の「３．独立特許要件の判断」の「３−５．特許法第２９条第２項について：」の「（３）対比・判断」の欄に、訂正明細書の発明と引用刊行物２に記載の発明との対比について記載したとおり、甲第１号証（引用刊行物２）には、本件発明１を特定する事項である「前記制御装置は、ワンチップ上に複数の中央処理装置が形成されたワンチップマイクロコンピュータで構成され、前記パチンコ機は、さらに、複数のメモリを備え、前記メモリは、前記複数の中央処理装置で共用される構成であること」の構成が記載されてなく、また示唆されてもいない。
　また、同じく本件発明１と甲第２号証（引用刊行物３）に記載の発明とを対比しても、甲第２号証（引用刊行物３）には、本件発明１の前記構成が記載されてなく、また示唆もない。
　同様に甲第３号証ないし甲第１６号証にも、本件発明１の前記構成が記載されてなく、また示唆もない。なお、甲第１７号証は、本件特許出願後の刊行物であって、特許法第２９条第２項の判断に影響を及ぼすものではない。
　そして、本件発明１は、前記構成により明細書に記載の効果を奏するものと認められるから、本件発明１を、甲第１号証ないし甲第１６号証に記載された発明に基いて当業者が容易に発明をすることができたものとすることができない。
　
　つぎに、本件発明２及び本件発明３について検討すると、該本件発明２及び本件発明３は、本件発明１の構成を引用する形式の発明であり、本件発明１について検討した結果において、本件発明１を甲第１号証ないし甲第１６号証に記載された発明に基いて当業者が容易に発明をすることができたものとすることができない以上、本件発明２及び本件発明３についても、甲第１号証ないし甲第１６号証に記載された発明に基いて当業者が容易に発明をすることができたものとすることはできない。
　
３．むすび
　以上のとおりであるから、特許異議の申立ての理由によっては本件発明についての特許を取り消すことができない。
　また、他に本件発明についての特許を取り消すべき理由を発見しない。
　したがって、本件発明についての特許は拒絶の査定をしなければならない特許出願に対してされたものと認めない。
　よって、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第１４条の規定に基づく、特許法等の一部を改正する法律の施行に伴う経過措置を定める政令（平成７年政令第２０５号）第４条第２項の規定により、上記のとおり決定する。
【異議決定日】
平成１２年８月２５日（２０００．８．２５）
【訂正の要旨】
訂正の要旨
［訂正事項ａ］：
　特許明細書の【特許請求の範囲】の【請求項１】の
　「特定入賞口に於ける玉の入賞を検出する入賞検出装置を設け、該特定入賞口ヘの入賞に応じて当たりモードを決定し、そのモードに応じて入賞口ヘの球の入賞確率を制御するとともに、発光装置、発音装置等の周辺装置を制御する制御装置を備えたパチンコ機において、前記制御装置は、ワンチップ上に複数の中央処理装置が形成されたワンチップマイクロコンピュータで構成され、前記パチンコ機は、さらに、１または複数のメモリを備え、前記メモリの内の少なくとも一のメモリは、前記複数の中央処理装置で共用される構成であることを特徴とするパチンコ機。」の記載を、
特許請求の範囲の減縮を目的として、
　「特定入賞口に於ける玉の入賞を検出する入賞検出装置を設け、該特定入賞口ヘの入賞に応じて当たりモードを決定し、そのモードに応じて入賞口ヘの球の入賞確率を制御するとともに、発光装置、発音装置等の周辺装置を制御する制御装置を備えたパチンコ機において、前記制御装置は、ワンチップ上に複数の中央処理装置が形成されたワンチップマイクロコンピュータで構成され、前記パチンコ機は、さらに、複数のメモリを備え、前記メモリは、前記複数の中央処理装置で共用される構成であることを特徴とするパチンコ機。」
と訂正する。
［訂正事項ｂ］：
　特許明細書の段落番号【０００７】の【問題を解決するための手段】の
　「上記問題点を解決するための、発明の構成は、次の通りである。即ち、本発明は、特定入賞口に於ける玉の入賞を検出する入賞検出装置を設け、該特定入賞口ヘの入賞に応じて当たりモードを決定し、そのモードに応じて入賞口ヘの球の入賞確率を制御するとともに、発光装置、発音装置等の周辺装置を制御する制御装置を備えたパチンコ機において、前記制御装置は、ワンチップ上に複数の中央処理装置が形成されたワンチップマイクロコンピュータで構成され、前記パチンコ機は、さらに、１または複数のメモリを備え、前記メモリの内の少なくとも一のメモリは、前記複数の中央処理装置で共用される構成であることを特徴とするものである。」の記載を、
明りようでない記載の釈明を目的として、
　「上記問題点を解決するための、発明の構成は、次の通りである。即ち、本発明は、特定入賞口に於ける玉の入賞を検出する入賞検出装置を設け、該特定入賞口ヘの入賞に応じて当たりモードを決定し、そのモードに応じて入賞口ヘの球の入賞確率を制御するとともに、発光装置、発音装置等の周辺装置を制御する制御装置を備えたパチンコ機において、前記制御装置は、ワンチップ上に複数の中央処理装置が形成されたワンチップマイクロコンピュータで構成され、前記パチンコ機は、さらに、複数のメモリを備え、前記メモリは、前記複数の中央処理装置で共用される構成であることを特徴とするものである。」
と訂正する。
［訂正事項ｃ］：
　特許明細書の段落番号【００３２】の【発明の効果】の
　「本発明は、特定入賞口に於ける玉の入賞を検出する入賞検出装置を設け、該特定入賞口ヘの入賞に応じて当たりモードを決定し、そのモードに応じて入賞口ヘの球の入賞確率を制御するとともに、発光装置、発音装置等の周辺装置を制御する制御装置を備えたパチンコ機において、前記制御装置は、ワンチップ上に複数の中央処理装置が形成されたワンチップマイクロコンピュータで構成され、前記パチンコ機は、さらに、１または複数のメモリを備え、前記メモリの内の少なくとも一のメモリは、前記複数の中央処理装置で共用される構成であることを特徴とするものである。」の記載を、
明りようでない記載の釈明を目的として、
　「本発明は、特定入賞口に於ける玉の入賞を検出する入賞検出装置を設け、該特定入賞口ヘの入賞に応じて当たりモードを決定し、そのモードに応じて入賞口ヘの球の入賞確率を制御するとともに、発光装置、発音装置等の周辺装置を制御する制御装置を備えたパチンコ機において、前記制御装置は、ワンチップ上に複数の中央処理装置が形成されたワンチップマイクロコンピュータで構成され、前記パチンコ機は、さらに、複数のメモリを備え、前記メモリは、前記複数の中央処理装置で共用される構成であることを特徴とするものである。」
と訂正する。
（５４）【発明の名称】
パチンコ機
（５７）【特許請求の範囲】
　【請求項１】　特定入賞口に於ける玉の入賞を検出する入賞検出装置を設け、該特定入賞口への入賞に応じて当たりモードを決定し、そのモードに応じて入賞口への球の入賞確率を制御するとともに、発光装置、発音装置等の周辺装置を制御する制御装置を備えたパチンコ機において、
　前記制御装置は、ワンチップ上に複数の中央処理装置が形成されたワンチップマイクロコンピュータで構成され、
　前記パチンコ機は、さらに
、複
　前記メモ
リは
　【請求項２】　前記ワンチップマイクロコンピュータの内、１の中央処理装置は、前記入賞確率を制御して、パチンコ機のゲーム進行を管理することを特徴とする請求項１に記載のパチンコ機。
　【請求項３】　前記ワンチップマイクロコンピュータの内、１の中央処理装置は、発音装置、発光装置、その他の周辺装置の内、少なくとも１を制御することを特徴とする請求項１に記載のパチンコ機。
【発明の詳細な説明】
　　　【０００１】
　【発明の属する技術分野】
　本発明は、コンピュータを用いたパチンコ機に関する。
　　　【０００２】
　【従来の技術】
　近年のパチンコ機は、球の入賞確率を電子的に制御するために、コンピュータを用いているものがある。係るパチンコ機では、当たりモードを決定するために、偶然性に左右される事象を生起させ、その事象から当たりモードを決定し、その当たりモードに対応してより複雑なゲームの展開を制御するようにしている。しかし、発光装置、発音装置等の出力装置は、単音、単発光等の単純な制御しか行われておらず、娯楽性を向上させるため、複雑なゲームのモードに対応して、より木目細かな制御を行うことが要望されいてる。
　　　【０００３】
　【発明が解決しようとする課題】
　ところが、従来のパチンコ機では、係る複雑なゲーム展開を主とした制御のため、処理能力が飽和しつつあり、又、一人でプログラム開発を進めなければならなかった。このため、発音装置、発光装置等の出力装置の制御において、より複雑な制御、たとえば、ゲームの進行状態に応じて、各音がより音楽的な音で構成され、しかもメロディーを有する連続音楽を出力したり、複雑なイルミネーションを発生させるような制御は、困難である。
　　　【０００４】
　又、このようにコンピュータの制御対象は複雑になると共に増加しているため、制御プログラムが長くなり、それを記憶する記憶装置の容量の増加も必要となる。しかしながら、パチンコ機では不正を監視する機関の規制により記憶装置の容量の制限がある。このため、記憶容量の制限という規制の中で、より複雑且つ多くの制御をこなすことが要求されてきている。
　　　【０００５】
　一方、パチンコ機においては、使用されるＣＰＵの数には制限がないが、多量の仕事を高速処理しなければならないという必然性が少なく、複数ＣＰＵをパチンコ機に用いることは行われていない。
　　　【０００６】
　そこで、本発明は、記憶容量の制限のために、記憶容量を増大させることなく、より複雑且つ多くの処理を可能にすることである。
　　　【０００７】
　【問題点を解決するための手段】
　上記問題点を解決するための、発明の構成は、次の通りである。
　即ち、本発明は、特定入賞口に於ける玉の入賞を検出する入賞検出装置を設け、該特定入賞口への入賞に応じて当たりモードを決定し、そのモードに応じて入賞口への球の入賞確率を制御するとともに、発光装置、発音装置等の周辺装置を制御する制御装置を備えたパチンコ機において、
　前記制御装置は、ワンチップ上に複数の中央処理装置が形成されたワンチップマイクロコンピュータで構成され、
　前記パチンコ機は、さらに
、複
　前記メモ
リは
　　　【０００８】
　前記複数の中央処理装置の分業には、例えば、次の様な手段がある。第１は、１の中央処理装置が入賞確率を制御して、パチンコ機のゲーム進行を主として管理し、他の仕事を他の中央処理装置が行う方法である。第２は、１の中央処理装置が発音装置、発光装置、その他の周辺装置の内、少なくとも１を制御し、他の仕事を他の中央処理装置が行う方法である。
　　　【０００９】
　【作用】
　ワンチップマイクロコンピュータの第１の中央処理装置は、例えば、ゲームの進行状態を制御する主処理に使用し、他の中央処理装置は、発音装置、発光装置、その他の周辺装置を制御するための副処理に使用する。この各中央処理装置は、メモリを共用的に使用出来るため、共通のデータを共通に管理することが出来、複雑なゲームの処理を簡単化できる。又、リアルタイム平行処理が可能となるので、たとえば、ゲームの進行の管理と、周辺装置の管理とを平行に分業して行うことが出来る。このため、より木目細かな複雑な制御が出来る。
　　　【００１０】
　【発明の実施の形態】
　以下本発明を具体的な実施例に基づいて説明する。本実施例は、デュアルＣＰＵのうち一方のＣＰＵをゲームの状態に応じて各種のメロディーを発生するための制御に使用し、他のＣＰＵをゲームの進行の管理に用いたものである。
　　　【００１１】
　図２は、パチンコ機の機構を示した外観図である。５０は枠体であり、その枠体５０により、遊戯盤５１が支持されている。遊戯盤５１には、各種の入賞口が設けられており、その内５２、５３、５４は、特定入賞口であり、その特定入賞口に入賞すると、当たりモードを決定する組合せ動作が開始される。５６、５７、５８、５９、６０は、普通入賞口であり、６１、６２は、チューリップ式役物付き入賞口である。６３は、当たりモードに応じて開閉される大入賞口であり、開閉扉６４が内部に設けられたソレノイド４１によって、開閉されるようになっている。又、大入賞口の中央部には、Ｖ入賞口６３が設けられており、その入賞口に入賞した時は、開閉扉６４が、継続して開閉する継続権利を発生するようにしている。
　　　【００１２】
　遊戯盤５１の中央部には、特定入賞口５２、５３、５４に球が入賞した時に、偶然性の組合せ状態を表示する数値表示器２７と、ランプ表示器２９が配設されている。数値表示器２７は、３桁のＬＥＤ表示器であり、ランプ表示器２９は、サイクリックに赤と青のＬＥＤが配設されたランプである。特定入賞口に入賞した時は、当たりモードを決定する為に、３桁の数値の各桁の数値と、ランプ表示器２９の点燈ＬＥＤが、それぞれ、異なる周期で回転し、それらが静止状態になった時の、組合せで当たりモードが決定され、そのモードに応じて、大入賞口６３の開閉扉６４の開時間等が制御される。
　　　【００１３】
　また、遊戯盤５１には、動作状態を表示するための各種の表示器、ランプが設けられている。中央部の３０は、特定入賞口に入賞し、当たり処理が保留されている球の数を表示する為の記憶個数表示器である。４７ａ〜４７ｊは、当たりモードを決定するための組合せ動作時に、点滅する動作ランプである。４３ａ〜４３ｃは、大当たり時に、ランプ４７ａ〜４７ｊと共に点滅するパニックランプである。又、４５ａ〜４５ｃは、Ｖ入賞口６３への入賞がある時に点滅するＶランプである。
　　　【００１４】
　図１は、本実施例装置の電気的な構成を示したブロックダイヤグラムである。制御装置には、デュアル・ワンチップマイクロコンピュータ１（以下「デュアルコンピュータ」と言う）が使用されている。そのデュアルコンピュータ１は、ＣＰＵ１とＣＰＵ２の２つの中央処理装置を有しており、内部ＲＯＭ、内部ＲＡＭを双方からアクセスすることが可能である。そして、それぞれのＣＰＵは、独自のプログラムに沿って、１ステップづつ自動的に交互に実行したり（オートスワップモード）、動作ＣＰＵのプログラム制御により、他のＣＰＵに動作を移行させる制御が可能である（プログラムスワップモード）。
　　　【００１５】
　係るデュアルコンピュータ１には、外部ＲＯＭ３、外部ＲＡＭ５が両ＣＰＵからともにアクセス可能に接続されている。特定入賞口における入賞球を検出する入賞検出スイッチ７、大入賞口における入賞球を検出する大入賞口入賞検出スイッチ９、Ｖ入賞口における入賞球を検出するＶ入賞検出スイッチ１１は、’チャタリングを防止するためのフリップフロップからなる波形整形回路１３を介してデュアルコンピュータ１に接続されている。上記のスイッチは、リミットスイッチで構成されており、各入賞口から入賞した球を案内するレールに配設されている。
　　　【００１６】
　クロック発生回路１７は、４ＭＨｚのクロック信号をデュアルコンピュータ１に出力すると共に、分周器１５に信号を出力している。分周器１５は、クロック信号を分周し、周期４．０９６ｍｓｅｃの外部割込み信号をデュアルコンピュータ１に出力している。デュアルコンピュータ１の主制御は、この割込み信号に同期して起動される。２１は電源回路であり、起動スイッチ２３の信号は、リセット信号発生回路１９に入力し、その出力信号であるリセット信号は、デュアルコンピュータ１のリセット端子に入力しており、そのリセット信号により、初期プログラムが実行される。
　　　【００１７】
　デュアルコンピュータ１の各出力ポートには、表示器駆動回路２５、表示器選択回路３１、ソフトウエア・コントロールド・サウンドジェネレータ（以下単に「ＳＳＧ」と言う）３３、ドライバ３９が接続されている。表示器駆動回路２５、表示器選択回路３１には、前述した数値表示器２７、ランプ表示器２９、記憶個数表示器３０が接続されている。それらの表示器は、デュアルコンピュータ１から選択データと、表示データとを定周期で出力することにり、ダイナミック駆動される。即ち、表示器選択回路３１により、各表示単位が選択され、その時の表示器駆動回路２５の出力信号に応じて表示される。ＳＳＧ３３は、デュアルコンピュータ１から音出力のための制御データを各レジスタに入力して、この制御データに基づいて作成された波形をＤ／Ａ変換してスピーカ３５に出力している。ドライバ３９は、デュアルコンピュータ１からの信号に応じて、ソレノイド４１を駆動し、パニックランプ４３、Ｖランプ４５、動作ランプ４７の点燈動作を制御する。
　　　【００１８】
　次に、係る構成のパチンコ機の作用を、デュアルコンピュータ１の処理手順を示したフローチャートに基づいて説明する。
　　　【００１９】
　（１）電源投入時の初期セット
　起動スイッチ２３がオンされると、デュアルコンピュータ１に給電されると共に、リセット信号発生回路１９は、リセット信号Ｓ４をリセット端子に出力する。すると、ＣＰＵ１は、図３に示す処理を実行する。即ち、数値表示器２７に表示する３桁の各数値を記憶する数値表示レジスタＸ１、Ｘ２、Ｘ３を初期値に設定し、ランプ表示器２９の点燈ランプを記憶している表示ランプレジスタＬを初期値に設定する。また、特定入賞口に入賞し保留されている入賞球の数をカウントする入賞球カウンタＣを零に、大入賞口への入賞球の個数をカウントする大入賞口入賞カウンタＧを零に、Ｖ入賞口への入賞球の個数をカウントするＶ入賞球カウンタＡを零に初期設定する。また、制御状態を記憶した状態レジストＦを零に、当たりモードを記憶する当たりモードレジスタＲを零に初期設定し、タイマＴ１、Ｔ２、Ｔ３は零に初期設定される。また、ＣＰＵ１とＣＰＵ２のスワッフ状態を記憶したスワップフラグＳがリセットされる。
　　　【００２０】
　（２）バックグランド処理
　初期セット後、定時間（４．０９６ｍｓｅｃ）ごとの外部割り込み信号が入力されるごとに、ＣＰＵ１は、図４及び図５のプログラムを実行する。ステップ１００で、タイマの更新処理が行われ、ステップ１０２で、スイッチ群の状態信号Ｓ１、Ｓ２、Ｓ３が読み込まれる、これらの状態信号は、負論理で構成さ肌ており、信号が低レベルの時にスイッチがオン状態にあり、入賞球を検出したことを示している。したがって、ステップ１０４、１１０、１１４で各状態信号の立ち下がりを検出し、その時にのみ、各カウンタＣ、Ｇ、Ａを１更新する。ただし、保留されている入賞球の数は、ステップ１０６で、４までしか計数しないようにしている。
　　　【００２１】
　ステップ１１８〜ステップ１６６は、各状態に応じた処理ステップである。又、ステップ１７０〜ステップ１９２は、出力機器の処理ステップである。当たりモードレジスタＲが０の時は、ソレノイド４１はオフ状態とされるので、大入賞口は閉じるか、閉状態を継続する。また、レジスタＲが０以外の時は、ソレノイド４１がオンにされるので、大入賞口が開状態となるか、開状態を維持する（ステップ１７０〜１７４）。即ち、レジスタＲの内容によって、大入賞口の開閉が制御される。数値表示器２７は、レジスタＸ１、Ｘ２、Ｘ３の値を表示し、ランプ表示器２９はレジスタＬで特定されたＬＥＤを点燈する（ステップ１７６）。レジスタＦが１の時即ち、組合せ動作中の時は、動作ランプ４７が点滅され、レジスタＦが２の時、即ち、大入賞口が開状態の時には、動作ランプ４７とパニックランプ４３が点滅され、レジスタＦが２で、カウンタＡが０でない時、即ち、Ｖ入賞球がある時は、Ｖランプ４５が点燈される。また、カウンタＣの値は、記憶個数表示器３０に表示される（ステップ１７８）。
　　　【００２２】
　ステップ１８０〜１９２は、発音制御の有無に応じて、ＣＰＵ２をオートスワップモードで駆動したり、停止したりするためのステップである。発音制御の時即ち、レジスタＦが０以外の時、スワップフラグＳがセットされ、オートスワップが開始され、その後は、ＣＰＵ１と、ＣＰＵ２は、１ステップづつ交互に作動することになる。また、レジスタＦが０になると、発音制御を停止するため、スワップフラグＳはリセットされ、オートスワップが停止されて、それ以後は、ＣＰＵ１だけが動作する。
　　　【００２３】
　（３）入賞球が存在しない時の処理
　入賞球が存在しない時は、即ち、カウンタＣが０の時は、ステップ１００〜１２４、１７０〜１９２の処理が行われ、それにより、数値表示器、ランプ表示器、各ランプ群は、所定の表示を行う。
　　　【００２４】
　（４）入賞球が存在する時（Ｃ≠０）
（ａ）組合せ動作処理
　ステップ１２４でカウンタＣの値が判定され、入賞が検出されると、カウンタＣの値を１減算し、組合せ動作状態を示すためレジスタＦを１にセットし’、タイマＴ１を所定値に設定する（ステップ１２４〜１３０）。そして、ステップ１３２で、乱数発生処理を行い、発生した乱数をレジスタＸ１、Ｘ２、Ｘ３、しに記憶する。ステップ１３４でタイムアップとなるまで、ステップ１００〜１１８、１３２、１３４、１７０〜１９２の処理を繰り換す。そして、この乱数の設定は、ステップ１３２を通過するごとに行う様にしている。タイムアップすると、ステップ１３６で、レジスタＸ１、Ｘ２、Ｘ３、Ｌに設定されている内容から当たりモードが決定され、レジスタＲにそのモードが設定される。０は外れ、１は小当たり、２は中当たり、３は、大当たりである。外れの時は、レジスタＦを０にして、次の入賞球の判定のサイクルへ移行する。
　　　【００２５】
（ｂ）当たりの時の処理
　ステップ１３６の判定結果が当たりの時は、その当たりモードに応じて、タイマＴ２に時間が設定される。そして、タイムアップと判定されるまで、上述したバックグランド処理が行われる。この結果、大入賞口は、所定時間だけ開状態となり、ランプ群は、パニック状態を示す表示となり、スピーカ３５からは、パニック状態の音楽が流れる。この時、大入賞口への入賞球の数が１０個になると・タイムアップ前でも、タイムアップと同様の処理を行う。即ち、カンウタＧを０にレジスタＲを０に設定する（ステップ１５０、１５２）。
　　　【００２６】
（ｃ）Ｖ入賞球の存在する時の処理
　大入賞口が開状態の時にＶ入賞球が存在すると、即ち、カウンタＡが０でないと（ステップ１５６）ステップ１５８で継続権利の発生を示すためレジスタＦの値を３に設定する。そして、カウンタＡを１減算し、タイマＴ３を所定時間に設定し、タイムアップを判定する（ステップ１５８〜１６４）。この処理は、続いて、大入賞口を開状態にするまで、一定の遅延を持たせるためのものである。この後、ステップ１６６でレジスタＲを大当たりを示す３に設定し、ステップ１４２へ移行して、上記の当たり時の処理を行う。ただし、継続権は、１０回より大きく発生しない様にステップ１５２で、調整している。
　　　【００２７】
　（５）発音制御の処理
　ステップ１８０〜１９２のバックグランド処理で、発音制御状態と判定され、オートスワップ状態になると、ＣＰＵ２は、マクロ的には、図６の処理をＣＰＵ１の処理と平行に実行する。ステップ２００では、状態レジスタＦ、入賞球カウンタＣ、当たりモードレジスタＲ、大入賞口入賞カウンタＧ、Ｖ入賞球カウンタＡの値から、発音モードが決定され、その値がレジスタＷに設定される。ＲＯＭ３には、図７に示すように発音モード毎に異なるメロディーを出力するための制御データ群が記憶されている。制御データは、音の周波数、音量、エンベロープ等の１組の発音データと、その１音の発音継続時間を示す時間データとからなる。ステップ２０２で、レジスタＷの値の変化から発音モードに変化があったかが判定され、変化があった場合には、ステップ２０４へ移行して、そのモードの制御データ群を記憶した先頭アドレスをデータポインタＰに設定する。次にステップ２０６でデータポイントＰの示すアドレスの記憶内容をＲＯＭ３から読み込み、データの終端コードでない時は、ステップ２１０で、制御データに基づき時間データをタイマに設定する。次にステップ２１２で、発音データをＳＳＧ３３の各レジスタに出力することにより、スピーカ３５からステップ２１４でタイムアップと判定されるまで、１音発音される。次にステップ２１４でタイムアップと判定された時は、ステップ２１６へ移行して、データポインタＰを次の制御データのアドレスに更新してステップ２００へ復帰する。
　　　【００２８】
　ステップ２０２で発音モードに変化がないと判定された時は、アドレスの初期設定をジャンプしているので、そのモードの次の音の発音データが入力される。
　　　【００２９】
　以上述べたように、本実施例では、デュアルコンピュータの２のＣＰＵの内１のＣＰＵは、パチンコ機の主制御に用い、他のＣＰＵは、制御の複雑な、発音装置の制御専用に使用されている。したがって、個々に独立のプログラムを開発すれば良いので、製作が簡単である。
　　　【００３０】
　また、ＣＰＵ２をランプ群の制御用に用いることも出来る。その制御データは、図８に示すように、複数のランプの内、どのランプを点燈するかを指定した発光データと、その状態を継続する時間データを１組のデータとし、係るデータ列を発光モード毎に作成されている。そして、ＣＰＵ２の処理手順は、図６と同様であり、ステップ２００を発光モードの決定に、ステップ２０４を発光モードに対応した初期アドレスの設定に、ステップ２１０を時間データの設定に、ステップ２１２は発光データの出力に換えれば、制御データに従った動的な発光制御が可能である。
　　　【００３１】
　又、ＣＰＵ２を、数値表示器の駆動回数、大当たりモードでの大入賞口の開口回数等の加算その他の統計処理に使用することもできる。
　　　【００３２】
　【発明の効果】
　本発明は、特定入賞口に於ける玉の入賞を検出する入賞検出装置を設け、該特定入賞口への入賞に応じて当たりモードを決定し、そのモードに応じて入賞口ヘの球の入賞確率を制御するとともに、発光装置、発音装置等の周辺装置を制御する制御装置を備えたパチンコ機において、前記制御装置は、ワンチップ上に複数の中央処理装置が形成されたワンチップマイクロコンピュータで構成され、前記パチンコ機は、さらに
、複
リは
　　　【００３３】
　したがって、各中央処理装置は、独自の処理プログラムに沿って、必要なデータを共有しつつ、平行的に実行することが出来るので、異なる仕事の同時処理が可能となる。このため、パチンコ機のゲーム展開をより複雑にしたり、ゲームの進行と平行して、複雑な楽音で構成されたメロディーを出力したり、複雑に変動する照明を実現したりすることが可能となり、より娯楽性を向上させることが出来る。また、プログラムの開発は、それぞれの中央処理装置に制御される独自のプログラムを他の中央処理装置のプログラムに影響されることなく別個に行うことができる。従って、ゲームプログラムの開発と、発音制御等のプログラムの開発とを、それぞれの専門家の手で行うことができ、装置の開発が容易となる。
　　　【００３４】
　又、単一ＣＰＵでタスクの並行動作を実行するとすると、レジスタ等の退避処理等のタスク切替え処理のためのプログラムやレジスタのデータを退避させるスタック領域が必要となるが、本願発明のように、複数のＣＰＵを用いて、それぞれのタスクを間欠的に実行させているので、ＣＰＵを他のタスクの実行のために空け渡す必要がない。この結果、タスク切替え処理のプログラムやレジスタのデータを退避させるスタック領域が不用となるので、メモリの容量の節約が達成される。
　　　【００３５】
　又、複数のＣＰＵでメモリを共用しているので、そのことからもメモリの容量を節約することができる。
　　　【００３６】
　これらのことから、記憶容量が制限されていても、それ以上の仕事ができ、各ＣＰＵに固有のプログラムを開発すれば良いので、保守、システム設計が容易となる。
【図面の簡単な説明】
　【図１】
　本発明の具体的な一実施例に係るパチンコ機の電気的構成を示したブロックダイヤグラム。
　【図２】
　同実施例のパチンコ機の外観を示した平面図。
　【図３】
　同実施例のパチンコ機で使用されたデュアルワンチップマイクロコンピュータの処理手順を示したフローチャート。
　【図４】
　同実施例のパチンコ機で使用されたデュアルワンチップマイクロコンピュータの処理手順を示したフローチャート。
　【図５】
　同実施例のパチンコ機で使用されたデュアルワンチップマイクロコンピュータの処理手順を示した図４に続くフローチャート。
　【図６】
　同実施例のパチンコ機で使用されたデュアルワンチップマイクロコンピュータの処理手順を示したフローチャート。
　【図７】
　発音制御の為の制御データの構造を示した構造図である。
　【図８】
　他の実施例に係るパチンコ機の発光装置を制御するための制御データの構造を示した構造図である。
　【符号の説明】
　２７…数値表示器
　２９…ランプ表示器
　３０…記憶個数表示器
　４３ａ〜４３ｃ…パニックランプ
　４５ａ〜４５ｃ…Ｖランプ
　４７ａ〜４７ｊ…動作ランプ
　５０…枠体
　５１…遊戯盤
　５２、５３、５４…特定入賞口
　６３…大入賞口
　６４…開閉扉
　６５…Ｖ入賞口