【事件の表示】
　特許第２８３１６６６号「アクティブマトリクス型液晶表示素子及びその製造方法」の特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　特許第２８３１６６６号の請求項１ないし９に係る特許を取り消す。
【理　由】
１．手続の経緯
　本件特許第２８３１６６６号に係る発明についての出願は、昭和６３年１２月５日に出願され、平成１０年９月２５日にその発明について特許の設定登録され、その後、その特許について、異議申立人 佐藤勝明より特許異議の申し立てがなされ、平成１１年８月１６日付けで取消理由通知がなされ、その指定期間内である平成１１年１１月５日に訂正請求がなされ、平成１１年１２月８日付で訂正拒絶理由通知がなされ、平成１２年３月１３日に意見書が提出されたものである。
２．訂正の適否について
　ア．訂正内容について
　訂正事項a：請求項１の「前記第2の間隔は、前記第1の間隔よりも広く、且つ前記第2の間隔を形成する前記ソース電極及び前記ドレイン電極の端部は、それぞれ前記第1の間隔より外側の領域上に配置され」の後に「前記第1の間隔は、前記半導体保護膜上の領域外にまで延在し、」を付け加える。
　訂正事項b：請求項６，７，８，９を削除する。
　イ．新規事項の追加について
　訂正事項aにおいて、請求項１に付加された「前記第1の間隔は、前記半導体保護膜上の領域外にまで延在」するのは、平成１１年１１月５日付特許異議意見書４頁２１行〜２４行において「低抵抗半導体膜が半導体保護膜上端もしくは下端を乗り越えて外側にはみ出して形成される構成により、半導体保護膜を乗り越えたところで下層の半導体膜と接触することができ、L2がチャネル長になる」と記載しているように、半導体保護膜上端もしくは下端の領域外にチャネルを形成することができるからである。
　ところが、本件特許明細書及び図面の記載によれば、チャネルを構成する下層の半導体膜35の上端及び下端は、半導体保護膜34の上端及び下端に、それぞれ一致しているから、半導体保護膜34上端もしくは下端を乗り越えた外側には、チャネルを構成する下層の半導体膜35は存在しない。
　してみると、低抵抗半導体膜36が半導体保護膜上端もしくは下端を乗り越えて外側にはみ出して形成される構成により、半導体保護膜34を乗り越えたところで下層の半導体膜35と接触するとしても、それらの部分には、チャネルとなる部分には半導体膜35は存在しないのであるから、チャネルを形成することはできない。
　なお、権利者は、平成１２年３月１３日に提出した意見書において、本件特許明細書に添付の第３図を拡大修正した参考図を参照して、訂正事項aにより請求項１に付加された「前記第1の間隔は、前記半導体保護膜上の領域外にまで延在」することは、半導体保護膜上端部及び下端部の半導体保護膜内側に半導体保護膜幅よりも小さい幅のチャネルを形成して、全体として実効的なチャネル長を短くすることができるという作用効果を呈するものであるから、本件特許明細書及び図面の記載から直接的かつ一義的に導き出せる事項である旨主張している。
　ところが、訂正事項aにより請求項１に付加された「前記第1の間隔は、前記半導体保護膜上の領域外にまで延在」することは、本件特許明細書に記載も示唆もされておらず、本件特許明細書に添付の第３図から読み取ったものにすぎない。
　そして、その「前記第1の間隔は、前記半導体保護膜上の領域外にまで延在」することにより、”半導体保護膜上端部及び下端部の半導体保護膜内側に半導体保護膜幅よりも小さい幅のチャネルを形成して、全体として実効的なチャネル長を短くすることができる”ことは、本件特許明細書に記載も示唆もされておらず、当業者に周知又は自明の事項でもない。
　してみると、訂正事項aにより請求項１に付加された「前記第1の間隔は、前記半導体保護膜上の領域外にまで延在」することは、本件特許明細書に記載されておらず、本件特許明細書及び図面の記載から直接的かつ一義的に導き出せる事項ではないから、権利者の上記主張は当を得ないものである。
　したがって、「前記第1の間隔は、前記半導体保護膜上の領域外にまで延在し、」を請求項１に付加する訂正事項aは、本件特許明細書又は図面に記載した事項の範囲内においてなされたものとすることができない。
　ウ．独立特許要件について
　（訂正発明）
　訂正後の本件特許明細書の特許請求の範囲の請求項１〜５に係る発明（以下、訂正発明１〜５という。）は、訂正明細書の特許請求の範囲の請求項１〜５に記載された次のとおりのものである。
「【請求項１】
　絶縁基板上に配置されるゲート電極と、このゲート電極上に配置されるゲート絶縁膜と、このゲート絶縁膜上に配置される半導体膜と、この半導体膜上に配置される半導体保護膜と、前記半導体膜に電気的に接続されるとともに前記半導体保護膜上で第1の間隔を持って対向して配置される低抵抗半導体膜と、この低抵抗半導体膜上に第2の間隔を持って対向して配置されるソース電極及びドレイン電極から構成される薄膜トランジスタを複数本の走査電極線と信号電極線の交点付近に配置してマトリクス状にし且つ各々の薄膜トランジスタに画素電極を接続してなるアレイ基板と、このアレイ基板に対向する対向基板と、前記アレイ基板と前記対向基板との間に挟持される液晶と、を備えるアクティブマトリクス型液晶表示素子において、
　前記第2の間隔は、前記第1の間隔よりも広く、且つ前記第2の間隔を形成する前記ソース電極及び前記ドレイン電極の端部は、それぞれ前記第1の間隔より外側の領域上に配置され、前記第1の間隔は、前記半導体保護膜上の領域外にまで延在し、少なくとも前記ソース電極及び前記ドレイン電極の一方は、前記半導体保護膜に重畳して配置されることを特徴とするアクティブマトリクス型液晶表示素子。
　【請求項２】
　前記半導体膜は、前記低抵抗半導体膜および前記半導体保護膜とにより形成される輪郭と同一の輪郭であることを特徴とする特許請求の範囲第1項記載のアクティブマトリクス型液晶表示素子。
  【請求項３】
 　前記ゲート絶縁膜は窒化珪素から成り、前記半導体膜は非晶質珪素から成ることを特徴とする特許請求の範囲第1項記載のアクティブマトリクス型液晶表示素子。
　【請求項４】
　前記半導体保護膜は窒化珪素からなり、前記ゲート電極に対応した部分
より内側にパターニングされて成ることを特徴とする特許請求の範囲第1項記載のアクティブマトリクス型液晶表示素子。
　【請求項５】
　前記ソース電極及びドレイン電極はモリブデンとアルミニウムとの積層体であることを特徴とする特許請求の範囲第１項記載のアクティブマトリクス型液晶表示素子。」
　（引用刊行物）
　取消理由通知に引用した刊行物１（特開昭６２−２７６８７７号公報）の第1頁右下欄第6行〜第2頁左上欄7行及び第4図(a)〜(d)および第5図には、アモルファスシリコン半導体を用いた薄膜トランジスタをガラス基板上に形成したアクティブマトリクス型液晶表示素子およびその製造方法に関する発明が記載され、特に、
「近年、液晶等を用いた大容量表示素子として、アモルファスシリコン（以下、a-Siと略す。）半導体を用いた薄膜トランジスタ（以下、TFTと略す。）をガラス等の絶縁性基板上にマトリクス状に形成したアクティブマトリクス表示素子が有望視されている。
　第４図は従来のTFTの製造時の各段階における断面構造を示す。まず、ガラス等の絶縁性基板11上にゲート電極を形成した後、第1の絶縁膜13、ノンドーブのa-Si半導体膜14並びに第2の絶縁膜15を堆積する(第4図(a))。
　次に、第2の絶縁膜15をパターン化し(第4図(b))、その後、リンドープのn+-a-Si膜16を堆積し、このリンドープn+-a-Si膜16とa-Si半導体膜14をパターン化する(第4図(c))。
　次に、全面にAl,Ti,Mo等の金属膜を被着し、この金属膜をパターン化してソース電極とドレイン電極18を形成する。第5図は上述の方法で作成されたTFTの平面構造を示し、第4図(d)は第5図のB-B'断面構造を示す」と記載されている。
　更に、その第4図(d)および第5図には、第2の絶縁膜15上に第1の間隔を持って配置されたリンドーブn+-a-Si膜16上に、ソース電極17とドレイン電極18が、第2の間隔を持って配置されており、前記第2の間隔は、前記第1の間隔よりも広く、且つ前記第2の間隔を形成する前記ソース電極及び前記ドレイン電極の端部は、それぞれ前記第1の間隔より外側の領域上に配置され、前記ソース電極及び前記ドレイン電極は、前記半導体保護膜に重畳して配置された構成が記載されている。
　同じく刊行物２（特開昭６３−１３３１２３号公報)には、その第1頁右下欄第11行〜第2頁左上欄第9行および第1図、第2図には、アクティブ素子2,表示絵素3を有する透明絶縁基板1と、透明共通電極6を有する対向基板5との間に液晶4が挟持されたアクティブマトリクス型液晶表示素子が記載されている。
　同じく刊行物３（特開昭６２−１７１１６０号公報)には、その第3頁右上欄第5行〜同頁左下欄第17行および第1図(a)〜(f)、第2図には、ゲート電極22をパターン化し,ゲート絶縁膜24,a‐Si半導体膜25、保護絶縁膜25を堆積し、レジストパターン2 7をマスクとして保護絶縁膜26をバターニングした後、「全面にリンドーブのn+-a-Si膜28及び第2の金属膜29を積層し、フォトレジスト30を塗布し、フォトレジスト30をフォトマスクを使用してレジスト側から露光して第1図(e)のようにパターニングする。次にフォトレジスト30をマスクとして第2の金属膜29,リンドーブのn+‐a-Si膜28、及びa-Si膜25をエッチングして第1図(f)のようにパターニングしてソース電極31およびドレイン電極32を形成し、その後透明導電膜よりなる絵素電極33を形成し、」(第3頁左下欄第7行〜同第17行)と記載され、また、ゲート絶縁膜としてはSiNx等を用いること、および保護絶縁膜2 6としてはSiNx等を用いる(同号証第3頁右上欄第12行〜第16行)ことが記載されている。
　同じく刊行物４(特開昭５９一６８９７５号公報)には、その第2頁右上欄第8行〜左下欄第19行、および第1図、第2図(a)〜(e)には、ゲート電極2,ゲート絶縁膜3,不純物をほとんど含まない非晶質シリコン挿、不純物を含む非晶質シリコン層5,ソース・ドレイン配線7,8を有するMISトランジスタの形成方法が記載され、特に、第4頁左上欄第11行〜第13行には「ソース・ドレイン配線7,8がモリブデンとアルミニウムの2層で形成される。」と記載されている。
　（対比・判断）
　訂正発明１について
　刊行物１に記載の「絶縁性基板」、「ゲート電極」、「第１絶縁膜」、「ノンドープa−Si膜」、「第２絶縁膜」、「リンドープｎ+−a−Si膜」、「ソース電極」、「ドレイン電極」は、訂正発明１の「絶縁基板」、「ゲート電極」、「ゲート絶縁膜」、「半導体膜」、「半導体保護膜」、「低抵抗半導体膜」、「ソース電極」、「ドレイン電極」に対応し、それぞれの対応に格別の差異がない。
　そして、刊行物１に記載の薄膜トランジスタは、「液晶等を用いた大容量表示素子として、アモルファスシリコン（以下、a−Siと略す）半導体を用いた薄膜トランジスタ（以下、TFTと略す。）をガラス等の絶縁性基板上にマトリクス状に形成したアクティブマトリクス表示素子」のものであるから、訂正発明１が「走査電極線」、「信号電極線」、「画素電極」、「アレイ基板」、「対向基板」、「液晶」、「アクティブマトリクス型液晶表示素子」を備えることは明らかである。
　そしてまた、刊行物１に記載のものにおいても、”低抵抗半導体膜は、半導体膜に電気的に接続されるとともに前記半導体保護膜上で第1の間隔を持って対向して配置され、この低抵抗半導体膜上にソース電極及びドレイン電極は第2の間隔を持って対向して配置され、少なくとも前記ソース電極及び前記ドレイン電極の一方は、前記半導体保護膜に重畳して配置されている”ことは、刊行物１の第４図(d)及びそれに関する記載から明らかである。
　そこで、訂正発明１と刊行物１に記載された発明とを比較すると、両者は、
「絶縁基板上に配置されるゲート電極と、このゲート電極上に配置されるゲート絶縁膜と、このゲート絶縁膜上に配置される半導体膜と、この半導体膜上に配置される半導体保護膜と、前記半導体膜に電気的に接続されるとともに前記半導体保護膜上で第1の間隔を持って対向して配置される低抵抗半導体膜と、この低抵抗半導体膜上に第2の間隔を持って対向して配置されるソース電極及びドレイン電極から構成される薄膜トランジスタを複数本の走査電極線と信号電極線の交点付近に配置してマトリクス状にし且つ各々の薄膜トランジスタに画素電極を接続してなるアレイ基板と、このアレイ基板に対向する対向基板と、前記アレイ基板と前記対向基板との間に挟持される液晶と、を備えるアクティブマトリクス型液晶表示素子において、
　前記第2の間隔は、前記第1の間隔よりも広く、且つ前記第2の間隔を形成する前記ソース電極及び前記ドレイン電極の端部は、それぞれ前記第1の間隔より外側の領域上に配置され、少なくとも前記ソース電極及び前記ドレイン電極の一方は、前記半導体保護膜に重畳して配置されることを特徴とするアクティブマトリクス型液晶表示素子。」
であるという点で一致し、訂正発明１においては「第1の間隔は、半導体保護膜上の領域外にまで延在」しているのに対して、刊行物１に記載のものはそのようになっていないという点で相違する。
　相違点について検討する。
　訂正発明１における「第1の間隔は、半導体保護膜上の領域外にまで延在」するのは、平成１１年１１月５日付特許異議意見書４頁２１行〜２４行において「低抵抗半導体膜が半導体保護膜上端もしくは下端を乗り越えて外側にはみ出して形成される構成により、半導体保護膜を乗り越えたところで下層の半導体膜と接触することができ、L2がチャネル長になる」と記載しているように、半導体保護膜上端もしくは下端の領域に短いチャネル長L1のチャネルを形成するためである。
　ところが、低抵抗半導体膜36が半導体保護膜の上端もしくは下端を乗り越えて外側にはみ出して形成され、半導体保護膜の上端部もしくは下端部にチャネル長L2より短いチャネル長L1のチャネルが形成されるとしても、半導体保護膜34の上端もしくは下端を乗り越えた外側には、チャネルを構成する下層の半導体膜35は存在しないのであるから、その短いチャネル長L1のチャネルがチャネル長L2のチャネルに比較して格別に大きい電流を流すことができるとすることはできない。
　してみると、訂正発明１は、その「前記第1の間隔は、前記半導体保護膜上の領域外にまで延在」することによって格別の作用効果を呈するものではないから、刊行物１に記載の発明と格別に相違するものではない。
　したがって、訂正発明１は、刊行物１に記載された発明に基づいて、当業者が容易に発明することができたものである。
　訂正発明２について
　訂正発明２は、訂正発明１を「半導体膜は、低抵抗半導体膜および前記半導体保護膜とにより形成される輪郭と同一の輪郭である」点に限定するものであるが、そのような「低抵抗半導体膜および前記半導体保護膜とにより形成される輪郭と同一の輪郭である」とすることは、取消理由通知で引用した刊行物３に記載されている。
　したがって、訂正発明２は、刊行物１及び３に記載の発明及び技術的事項に基づいて、当業者が容易に発明することができたものである。
　訂正発明３について
　訂正発明３は、訂正発明１の「ゲート絶縁膜」を窒化珪素に、そして、「半導体膜」を非晶質珪素に限定するものであるが、「ゲート絶縁膜」に窒化珪素を用いることは、取消理由通知で引用した刊行物３に記載され、そして、「半導体膜」に非晶質珪素を用いることは、刊行物１に記載の発明もそのようになっている。
　したがって、訂正発明３は、刊行物１及び３に記載の発明に基づいて、当業者が容易に発明することができたものである。
　訂正発明４について
　訂正発明４は、訂正発明１の「半導体保護膜」を窒化珪素に、そして、「半導体保護膜」をゲート電極に対応した部分より内側にパターニングすることに限定するものであるが、「半導体保護膜」に窒化珪素を用いることは、取消理由通知で引用した刊行物３に記載され、そして、「半導体保護膜」をゲート電極に対応した部分より内側にパターニングすることは、刊行物１に記載の発明もそのようになっている。
　したがって、訂正発明４は、刊行物１及び３に記載の発明に基づいて、当業者が容易に発明することができたものである。
　訂正発明５について
　訂正発明５は、訂正発明１において「ソース電極及びドレイン電極」にモリブデンとアルミニウムとの積層体を用いることを限定するものであるが、「ソース電極及びドレイン電極」にモリブデンとアルミニウムとの積層体を用いることは、取消理由通知で引用した刊行物４に記載されている。
　したがって、訂正発明５は、刊行物１及び４に記載の発明に基づいて、当業者が容易に発明することができたものである。
　エ．むすび
　以上のとおり、この訂正は、上記”イ．新規事項の追加について”に記載した理由により、特許法第120条の4第3項で準用する特許法第126条第2項の規定に違反しており、または、訂正発明1〜５は、上記”ウ．独立特許要件について”に記載した理由により、特許法第29条第2項の規定により特許出願の際独立して特許を受けることができないものであり、特許法第120条の4第3項で準用する同法第126条第4項の規定に適合していないから、この訂正は認められない。
３．特許異議申し立てについての判断
　ア．本件発明
　本件特許明細書の特許請求の範囲の請求項１〜９に係る発明（以下、本件発明１〜９という。）は、特許明細書および図面の記載からみて、それぞれ、その特許請求の範囲の請求項１〜９に記載された次のとおりのものである。
「【請求項１】
　絶縁基板上に配置されるゲート電極と、このゲート電極上に配置されるゲート絶縁膜と、このゲート絶縁膜上に配置される半導体膜と、この半導体膜上に配置される半導体保護膜と、前記半導体膜に電気的に接続されるとともに前記半導体保護膜上で第1の間隔を持って対向して配置される低抵抗半導体膜と、この低抵抗半導体膜上に第2の間隔を持って対向して配置されるソース電極及びドレイン電極から構成される薄膜トランジスタを複数本の走査電極線と信号電極線の交点付近に配置してマトリクス状にし且つ各々の薄膜トランジスタに画素電極を接続してなるアレイ基板と、このアレイ基板に対向する対向基板と、前記アレイ基板と前記対向基板との間に挟持される液晶と、を備えるアクティブマトリクス型液晶表示素子において、
　前記第2の間隔は、前記第1の間隔よりも広く、且つ前記第2の間隔を形成する前記ソース電極及び前記ドレイン電極の端部は、それぞれ前記第1の間隔より外側の領域上に配置され、少なくとも前記ソース電極及び前記ドレイン電極の一方は、前記半導体保護膜に重畳して配置されることを特徴とするアクティブマトリクス型液晶表示素子。
　【請求項２】
　前記半導体膜は、前記低抵抗半導体膜および前記半導体保護膜とにより形成される輪郭と同一の輪郭であることを特徴とする特許請求の範囲第1項記載のアクティブマトリクス型液晶表示素子。
  【請求項３】
 　前記ゲート絶縁膜は窒化珪素から成り、前記半導体膜は非晶質珪素から成ることを特徴とする特許請求の範囲第1項記載のアクティブマトリクス型液晶表示素子。
　【請求項４】
　前記半導体保護膜は窒化珪素からなり、前記ゲート電極に対応した部分より内側にパターニングされて成ることを特徴とする特許請求の範囲第1項記載のアクティブマトリクス型液晶表示素子。
　【請求項５】
　前記ソース電極及びドレイン電極はモリブデンとアルミニウムとの積層体であることを特徴とする特許請求の範囲第１項記載のアクティブマトリクス型液晶表示素子。
　【請求項６】
　絶縁基板上にゲート電極、ゲート絶縁膜、半導体膜、低抵抗半導体膜、半導体保護膜、ソース電極及びドレイン電極から構成される薄膜トランジスタを複数本の走査電極線と信号電極線の交点付近に配置してマトリクス状にし且つ各々の薄膜トランジスタに画素電極を接続して成るアレイ基板と、このアレイ基板に対向する対向基板との間に液晶を挟持して成るアクティブマトリクス型液晶表示素子の製造方法において、
　絶縁基板上にゲート電極を形成し、この上にゲート絶縁膜、半導体被膜及び半導体保護被膜を堆積する工程と、前記半導体保護被膜をバターニングして半導体保護膜を得る工程と、この上に低抵抗半導体被膜を堆積する工程と、前記半導体保護膜上の前記低抵抗半導体被膜の一部を除去することにより第1の間隔を持って離間された前記低抵抗半導体膜を成形すると同時に、前記半導体被膜を成形して前記半導体膜を得る工程と、電極薄膜を堆積する工程と、前記電極薄膜をパターニングすることにより、前記低抵抗半導体膜の前記第1の間隔よりも広い第2の間隔を持って離間された前記ソース電極及びドレイン電極を形成する工程と、を備えたことを特徴とするアクティブマトリクス型液晶表示素子の製造方法。
　【請求項７】
　前記ゲート絶縁膜は窒化珪素からなり、前記半導体膜は非晶質珪素から成ることを特徴とする特許請求の範囲第6項記載のアクティブマトリクス型液晶表示素子の製造方法。
　【請求項８】
　前記半導体保護膜は窒化珪素からなり、前記ゲート電極に対応した部分より内側にバターニングされることを特徴とする特許請求の範囲第6項記載のアクティブマトリクス型液晶表示素子の製造方法。
　【請求項９】
　前記電極薄膜はモリブデンとアルミニウムとの積層体であることを特徴とする特許請求の範囲第6項記載のアクティブマトリクス型液晶表示素子の製造方法。」
　イ．特許異議申立ての理由の概要
　異議申立人 佐藤勝明は、証拠として甲第１〜４号証（上記刊行物１〜４）を提出し、本件発明１〜９は、特許法第２９条第２項の規定に違反して特許されたものであるから、それらの特許は取り消されるべき旨主張している。
　ウ．甲第１〜４号証について
　上記「２．ウ．（引用刊行物）」の記載を参照。
　エ．対比・判断
　本件発明１について
　甲第１号証に記載の「絶縁性基板」、「ゲート電極」、「第１絶縁膜」、「ノンドープa−Si膜」、「第２絶縁膜」、「リンドープｎ+−a−Si膜」、「ソース電極」、「ドレイン電極」は、本件発明１の「絶縁基板」、「ゲート電極」、「ゲート絶縁膜」、「半導体膜」、「半導体保護膜」、「低抵抗半導体膜」、「ソース電極」、「ドレイン電極」に対応し、それぞれの対応に格別の差異がない。
　そして、甲第１号証に記載の薄膜トランジスタは、液晶等を用いた大容量表示素子として、アモルファスシリコン（以下、a−Siと略す）半導体を用いた薄膜トランジスタ（以下、TFTと略す。）をガラス等の絶縁性基板上にマトリクス状に形成したアクティブマトリクス表示素子」のものであるから、本件発明１の「走査電極線」、「信号電極線」、「画素電極」、「アレイ基板」、「対向基板」、「液晶」、「アクティブマトリクス型液晶表示素子」を備えることは明らかである。
　そしてまた、甲第１号証に記載のものにおいても、”低抵抗半導体膜は、半導体膜に電気的に接続されるとともに前記半導体保護膜上で第1の間隔を持って対向して配置され、この低抵抗半導体膜上にソース電極及びドレイン電極は第2の間隔を持って対向して配置され、少なくとも前記ソース電極及び前記ドレイン電極の一方は、前記半導体保護膜に重畳して配置されている”ことは、刊行物１の第４図(d)及びそれに関する記載から明らかである。
　そこで、本件発明１と甲第１号証に記載された発明とを比較すると、両者は、「絶縁基板上に配置されるゲート電極と、このゲート電極上に配置されるゲート絶縁膜と、このゲート絶縁膜上に配置される半導体膜と、この半導体膜上に配置される半導体保護膜と、前記半導体膜に電気的に接続されるとともに前記半導体保護膜上で第1の間隔を持って対向して配置される低抵抗半導体膜と、この低抵抗半導体膜上に第2の間隔を持って対向して配置されるソース電極及びドレイン電極から構成される薄膜トランジスタを複数本の走査電極線と信号電極線の交点付近に配置してマトリクス状にし且つ各々の薄膜トランジスタに画素電極を接続してなるアレイ基板と、このアレイ基板に対向する対向基板と、前記アレイ基板と前記対向基板との間に挟持される液晶と、を備えるアクティブマトリクス型液晶表示素子において、
　前記第2の間隔は、前記第1の間隔よりも広く、且つ前記第2の間隔を形成する前記ソース電極及び前記ドレイン電極の端部は、それぞれ前記第1の間隔より外側の領域上に配置され、少なくとも前記ソース電極及び前記ドレイン電極の一方は、前記半導体保護膜に重畳して配置されることを特徴とするアクティブマトリクス型液晶表示素子。」であるという点で一致し、両者に格別の差異がない。
　したがって、本件発明１は、甲第１号証に記載された発明に基づいて、当業者が容易に発明することができたものである。
　本件発明２について
　本件発明２は、本件発明１を「半導体膜は、低抵抗半導体膜および前記半導体保護膜とにより形成される輪郭と同一の輪郭である」点に限定するものであるが、そのような「低抵抗半導体膜および前記半導体保護膜とにより形成される輪郭と同一の輪郭である」とすることは、甲第３号証に記載されて、本件特許出願前に当業者に既に知られた技術的事項である。
　したがって、本件発明２は、甲第１号証及び甲第３号証に記載の発明及び技術的事項に基づいて、当業者が容易に発明することができたものである。
　本件発明３について
　本件発明３は、本件発明１の「ゲート絶縁膜」を窒化珪素に、そして、「半導体膜」を非晶質珪素に限定するものであるが、「ゲート絶縁膜」に窒化珪素を用いることは、甲第３号証に記載され、そして、「半導体膜」に非晶質珪素を用いることは、甲第１号証に記載の発明もそのようになっている。
　したがって、本件発明３は、甲第１号証及び甲第３号証に記載の発明及び技術的事項に基づいて、当業者が容易に発明することができたものである。
　本件発明４について
　本件発明４は、本件発明１の「半導体保護膜」を窒化珪素に、そして、「半導体保護膜」をゲート電極に対応した部分より内側にパターニングすることに限定するものであるが、「半導体保護膜」に窒化珪素を用いることは、甲第３号証に記載され、そして、「半導体保護膜」をゲート電極に対応した部分より内側にパターニングすることは、甲第１号証に記載の発明もそのようになっている。
　したがって、本件発明４は、甲第１号証及び甲第３号証に記載の発明及び技術的事項に基づいて、当業者が容易に発明することができたものである。
　本件発明５について
　本件発明５は、本件発明１の「ソース電極及びドレイン電極」にモリブデンとアルミニウムとの積層体を用いることに、本件発明１を限定するものであるが、「ソース電極及びドレイン電極」にモリブデンとアルミニウムとの積層体を用いることは、甲第４号証に記載されている。
　したがって、本件発明５は、甲第１号証及び甲第４号証に記載の発明に基づいて、当業者が容易に発明することができたものである。
　本件発明６について
　甲第１号証に記載の「絶縁性基板」、「ゲート電極」、「第１絶縁膜」、「ノンドープa−Si膜」、「第２絶縁膜」、「リンドープｎ+−a−Si膜」、「ソース電極」、「ドレイン電極」は、本件発明６の「絶縁基板」、「ゲート電極」、「ゲート絶縁膜」、「半導体膜」、「半導体保護膜」、「低抵抗半導体膜」、「ソース電極」、「ドレイン電極」に対応し、それぞれの対応に格別の差異がない。
　そして、甲第１号証に記載の発明は、その薄膜トランジスタが「アレイ基板」上に形成され、「液晶等を用いた大容量表示素子として、アモルファスシリコン（以下、a−Siと略す）半導体を用いた薄膜トランジスタ（以下、TFTと略す。）をガラス等の絶縁性基板上にマトリクス状に形成したアクティブマトリクス表示素子」に使用されるものであるから、本件発明６の「走査電極線」、「信号電極線」、「画素電極」、「アレイ基板」、「対向基板」、「液晶」、「アクティブマトリクス型液晶表示素子」を備えることは明らかである。
　本件発明６と甲第１号証に記載の発明とを対比すると、両者は、
「絶縁基板上にゲート電極、ゲート絶縁膜、半導体膜、低抵抗半導体膜、半導体保護膜、ソース電極及びドレイン電極から構成される薄膜トランジスタを複数本の走査電極線と信号電極線の交点付近に配置してマトリクス状にし且つ各々の薄膜トランジスタに画素電極を接続して成るアレイ基板の製造方法において、
　絶縁基板上にゲート電極を形成し、この上にゲート絶縁膜、半導体被膜及び半導体保護被膜を堆積する工程と、前記半導体保護被膜をバターニングして半導体保護膜を得る工程と、この上に低抵抗半導体被膜を堆積する工程と、前記半導体保護膜上の前記低抵抗半導体被膜の一部を除去することにより第1の間隔を持って離間された前記低抵抗半導体膜を成形すると同時に、前記半導体被膜を成形して前記半導体膜を得る工程と、電極薄膜を堆積する工程と、前記電極薄膜をパターニングすることにより、前記低抵抗半導体膜の前記第1の間隔よりも広い第2の間隔を持って離間された前記ソース電極及びドレイン電極を形成する工程と、アレイ基板の製造方法。」
であるという点で一致し、両者に格別の差異がない。
　したがって、本件発明６は、甲第１号証に記載の発明に基づいて当業者が容易に発明することができたものである。
　本件発明７について
　本件発明７は、本件発明６の「ゲート絶縁膜」を窒化珪素に、そして、「半導体膜」を非晶質珪素に限定するものであるが、「ゲート絶縁膜」に窒化珪素を用いることは、甲第３号証に記載され、そして、「半導体膜」に非晶質珪素を用いることは、甲第１号証に記載の発明もそのようになっている。
　したがって、本件発明７は、甲第１号証及び甲第３号証に記載の発明及び技術的事項に基づいて、当業者が容易に発明することができたものである。
　本件発明８について
　本件発明８は、本件発明６の「半導体保護膜」を窒化珪素に、そして、「半導体保護膜」をゲート電極に対応した部分より内側にパターニングすることに限定するものであるが、「半導体保護膜」に窒化珪素を用いることは、甲第３号証に記載され、そして、「半導体保護膜」をゲート電極に対応した部分より内側にパターニングすることは、甲第１号証に記載の発明もそのようになっている。
　したがって、本件発明８は、甲第１号証及び甲第３号証に記載の発明及び技術的事項に基づいて、当業者が容易に発明することができたものである。
　本件発明９について
　本件発明９は、本件発明６の「ソース電極及びドレイン電極」にモリブデンとアルミニウムとの積層体を用いることに、本件発明６を限定するものであるが、「ソース電極及びドレイン電極」にモリブデンとアルミニウムとの積層体を用いることは、甲第４号証に記載されている。
　したがって、本件発明９は、甲第１号証及び甲第４号証に記載の発明及び技術的事項に基づいて、当業者が容易に発明することができたものである。
エ．むすび
　以上のとおり、本件発明１〜９は、甲第１号証〜甲第４号証に記載された発明に基づいて当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定に違反して特許されたものであるから、本件発明１〜９についての特許は拒絶の査定をしなければならない特許出願に対してされたものである。
　したがって、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第１４条の規定に基づく、特許法等の一部を改正する法律の一部の施行に伴う経過措置を定める政令（平成７年政令第２０５号）第４条第１項及び第２項の規定により、上記のとおり決定する。
【異議決定日】
平成１２年３月２７日（２０００．３．２７）