(57)【要約】  集積回路（100）の異なる大きさの構造を、二つの別個に形成されたパターン（177）および（230）をあわせることによって形成したマスクを用いた基板（110）のエッチングで構成する。第一のパターン（177）の比較的小さい構造（175）を形成するためにピッチマルチプリケーションを用い、第二のパターン（230）の比較的大きな構造を形成するために従来のフォトリソグラフィーを用いる。フォトレジストをパターン化して、その後、そのパターンをアモルファスカーボン層にエッチングするによって、ピッチマルチプリケーションを行う。その後、側壁のスペーサー（175）をアモルファスカーボンの側壁に形成する。そのアモルファスカーボンを除去し、第一のマスクパターン（177）を決定する側壁のスペーサー（175）を残す。その後、平らな表面を形成するために、スペーサー（175）の周辺に底部減反射コーティング（BARC）を付着し、BARCの上にフォトレジスト層を形成する。次に、フォトレジストを、第二のパターン（230）を形成するために、従来のフォトリソグラフィーによってパターン化し、その後、第二のパターン（230）をBARCへ転写する。第一のパターン（177）と第二のパターン（230）から作った、組み合わせたパターン（177、230）を内在するアモルファスシリコン層（150）に転写し、BARCおよびフォトレジスト物質を除去するために、パターンから炭素の除去を行う。その後、組み合わせたパターン（177、230）は酸化ケイ素層（155）に転写され、それからアモルファスカーボンマスク層（160）に転写される。その後、異なる大きさの構造を有する組み合わせたマスクパターン（177、230）を、アモルファスカーボンハードマスク層（160）を通して内在する基板（110）へとエッチングする。【選択図】図１７
2008536297.tif 000002
【特許請求の範囲】
【請求項１】
集積回路を製造する方法であって、
基板の上に複数のマンドレルを形成するステップ、
前記マンドレルの側壁にスペーサーを形成するステップ、
前記スペーサーによって決定されるスペーサーパターンを形成するために、前記マンドレルを前記スペーサーに対して選択的に除去するステップ、
平坦な上部表面を形成するために平坦化物質を前記スペーサーの周辺に付着させるステップ、
前記平坦化物質にパターンを形成するステップ、
前記スペーサーのパターンおよび前記平坦化物質中の前記パターンを、内在する上部ハードマスク層に転写し、前記上部ハードマスク層に統合されたパターンを構成するステップ、
前記統合されたパターンを内在する下部ハードマスク層に転写するステップ、ならびに、
前記統合されたパターンを、前記基板を覆っているアモルファスカーボンの層に転写するステップ
を含むことを特徴とする方法。
【請求項２】
前記平坦化物質に前記パターンを形成した後であって、前記スペーサーパターンおよび前記平坦化物質中の前記パターンを、前記内在する上部ハードマスク層に転写する前に、露出された表面から有機物を除去するステップを、さらに含むことを特徴とする、請求項１記載の方法。
【請求項３】
前記統合されたパターンを、前記基板に転写するステップをさらに含むことを特徴とする、請求項１記載の方法。
【請求項４】
前記複数のマンドレルを形成するステップが、
フォトレジスト層中の前記マンドレルに対応する構造を、フォトリソグラフィーによって決定するステップ、および、
前記構造によって形成されたパターンを、前記フォトレジスト層の下に内在する暫定層へと転写するステップであって、ここで、前記構造によって形成された前記パターンを転写するステップによって、前記暫定層中の前記マンドレルを明示するステップ
を含むことを特徴とする、請求項１記載の方法。
【請求項５】
前記パターンを前記平坦化物質中に構成するステップが、
前記平坦な上部表面の上にフォトレジスト層を付着させるステップ、
前記フォトレジスト層をパターン化するステップ、および、
前記フォトレジスト層中の前記パターンを、前記平坦化物質へ転写するステップ
を含むことを特徴とする、請求項１記載の方法。
【請求項６】
集積回路を形成するための方法であって、
基板の上に、アモルファスカーボン層を形成するステップ、
前記アモルファスカーボン層の上に、下部ハードマスク層を形成するステップ、
前記下部ハードマスク層の上に、上部ハードマスク層を形成するステップ、
前記上部ハードマスク層の上に、暫定層を形成するステップ、および、
前記暫定層の上に、第一ハードマスク層を形成するステップ、
を含むことを特徴とする方法。
【請求項７】
前記第一ハードマスク層の上にフォトレジスト層を付着するステップ、および、前記フォトレジスト層にフォトレジストパターンを形成するステップを、さらに含むことを特徴とする、請求項６記載の方法。
【請求項８】
前記第一ハードマスク層に前記フォトレジストパターンを転写するステップを、さらに含むことを特徴とする、請求項７記載の方法。
【請求項９】
前記暫定相中に複数の構造および間隙を形成するために、前記フォトレジストパターンを前記暫定層に転写するステップを、さらに含むことを特徴とする、請求項８記載の方法。
【請求項１０】
前記暫定層の構造の側壁にスペーサーを形成するステップを、さらに含むことを特徴とする、請求項９記載の方法。
【請求項１１】
スペーサーを形成するステップが、
前記暫定層の構造の周辺および上に、スペーサー物質の層を付着するステップ、ならびに、
前記スペーサー物質の層に異方性エッチングをするステップ
を含むことを特徴とする、請求項１０記載の方法。
【請求項１２】
独立のスペーサーを形成するために、前記スペーサーに対して前記暫定層を優先的に除去するステップであって、ここで、前記独立のスペーサーがスペーサーパターンを構成するステップ
をさらに含むことを特徴とする、請求項１０もしくは１１記載の方法。
【請求項１３】
前記フォトレジストパターンを前記フォトレジスト層に形成するステップが、
フォトリソグラフィーを行うステップであって、ここで、前記独立のスペーサーのピッチは、前記フォトレジストパターンを形成するために用いたフォトリソグラフィー技術の最小ピッチよりも小さいステップ
を含むことを特徴とする、請求項１２記載の方法。
【請求項１４】
平坦化層を前記スペーサーの周辺に付着するステップ、
他のフォトレジスト層を前記平坦化層の上に付着するステップ、ならびに、
前記他のフォトレジスト層に第二のパターンを形成するステップ
をさらに含むことを特徴とする、請求項１２もしくは１３に記載の方法。
【請求項１５】
前記第二のパターンを前記平坦化層に転写するステップを、さらに含むことを特徴とする、請求項１４記載の方法。
【請求項１６】
前記スペーサーパターンおよび前記第二のパターンを、前記上部ハードマスク層に転写するステップを、さらに含むことを特徴とする、請求項１５記載の方法。
【請求項１７】
前記スペーサーパターンおよび前記第二のパターンを、前記上部ハードマスク層から前記下部ハードマスク層に転写するステップを、さらに含むことを特徴とする、請求項１６記載の方法。
【請求項１８】
前記スペーサーパターンおよび前記第二のパターンを、前記上部ハードマスク層から前記下部ハードマスク層に転写するステップの前に、炭素を除去するステップを、さらに含むことを特徴とする、請求項１７記載の方法。
【請求項１９】
前記スペーサーパターンおよび前記第二のパターンを、前記下部ハードマスク層から前記アモルファスカーボン層に転写するステップを、さらに含むことを特徴とする、請求項１７もしくは１８記載の方法。
【請求項２０】
前記スペーサーパターンおよび前記第二のパターンを、前記アモルファスカーボン層から前記基板に転写するステップを、さらに含むことを特徴とする、請求項１９記載の方法。
【請求項２１】
前記基板をエッチングするステップの前に、選択的に前記スペーサーを除去するステップを、さらに含むことを特徴とする、請求項２０記載の方法。
【請求項２２】
少なくとも前記スペーサーに対して垂直方向に広がっている第一および第二の間隔をあけた層の間では、前記スペーサーは間隔を空けていて、互いにほとんど平行に広がっていることを特徴とする、請求項６もしくは１９に記載の方法。
【請求項２３】
前記暫定層がアモルファスカーボンで構成されることを特徴とする、請求項６もしくは１９に記載の方法。
【請求項２４】
集積回路を製造する方法であって、
アモルファスカーボン層を基板の上に形成するステップ、および、
前記アモルファスカーボン層の上にハードマスク層を、約450℃より低い温度で、付着するステップ
を含むことを特徴とする方法。
【請求項２５】
前記ハードマスク層がアモルファスシリコンもしくは酸化物で構成されていることを特徴とする、請求項２４記載の方法。
【請求項２６】
前記酸化物が酸化ケイ素であることを特徴とする、請求項２５記載の方法。
【請求項２７】
前記温度が約400℃よりも低いことを特徴とする、請求項２５もしくは２６記載の方法。
【請求項２８】
前記ハードマスク層を付着するステップが、プラズマ化学気相堆積を行うステップを含むことを特徴とする、請求項２５もしくは２７記載の方法。
【請求項２９】
前記ハードマスク層の上に、他のハードマスク層を付着させるステップであって、
ここで、前記他のハードマスク層はアモルファスシリコンもしくは酸化物で構成されていて、
さらにここで、前記アモルファスシリコンもしくは前記酸化物は、前記ハードマスク層とは異なる物質で構成されるステップをさらに含む
ことを特徴とする、請求項２７記載の方法。
【請求項３０】
前記他のハードマスク層を付着するステップが、約450℃よりも低い温度で行われる事を特徴とする、請求項２９記載の方法。
【請求項３１】
前記他のハードマスク層を付着するステップが、約400℃よりも低い温度で行われる事を特徴とする、請求項３０記載の方法。
【請求項３２】
前記他のハードマスク層を付着するステップが、ケイ素の層を形成するステップを含み、
ここで前記ケイ素の層を形成するステップは、プラズマ化学気相堆積を行うステップを含む
ことを特徴とする、請求項３１記載の方法。
【請求項３３】
基板、
前記基板を覆っている第一マスク層で、前記第一マスク層はフォトレジストではない物質から構成されているもの、
前記第一マスク層を覆っている下部ハードマスク層、
前記下部ハードマスク層を覆っている上部ハードマスク層、
前記上部ハードマスク層を覆っている、第一の平面中の第一のパターンを決定するマスク物質で、前記マスク物質がフォトレジストではないもの、および、
前記上部ハードマスク層の上の第二のパターンを決定する感光性の物質
を含むことを特徴とする、部分的に形成された集積回路。
【請求項３４】
前記マスク物質を覆っている第二の平面に、前記第二のパターンが配置されていることを特徴とする、請求項３３記載の部分的に形成された集積回路。
【請求項３５】
前記マスク物質は、前記マスク物質に対して選択的に除去することができる平坦化物質に覆われ、接触していて、ここで、前記感光性の物質が前記平坦化物質の上にあることを特徴とする、請求項３３記載の部分的に形成された集積回路。
【請求項３６】
前記平坦化物質は、スピン−オン減反射コーティングであることを特徴とする、請求項３５記載の部分的に形成された集積回路。
【請求項３７】
前記第一マスク層がアモルファスカーボン層であることを特徴とする、請求項３３記載の部分的に形成された集積回路。
【請求項３８】
前記下部ハードマスク層がケイ素、酸化ケイ素、および、窒化ケイ素から成る群から選択された物質で形成されることを特徴とする、請求項３３記載の部分的に形成された集積回路。
【請求項３９】
前記上部ハードマスク層がケイ素、酸化ケイ素、および、窒化ケイ素から成る群から選択された物質で構成され、ここで、前記上部ハードマスク層を構成する前記物質は、前記下部ハードマスク層を形成する前記物質とは異なることを特徴とする、請求項３８記載の部分的に形成された集積回路。
【請求項４０】
前記マスク物質がケイ素、酸化ケイ素、および、窒化ケイ素から成る群から選択され、ここで、前記マスク物質を構成する前記物質は、前記上部ハードマスク層を構成する前記物質とは異なることを特徴とする、請求項３９記載の部分的に形成された集積回路。
【請求項４１】
前記感光性の物質が、13.7nm、157nm、193nm、248nmもしくは365nmの波長システム、193nm波長液浸システム、または、電子ビームリソグラフィーシステムに適応するフォトレジストであることを特徴とする、請求項３３記載の部分的に形成された集積回路。
【請求項４２】
前記部分的に形成された集積回路は、部分的に形成されたメモリデバイスであって、ここで、前記第一パターンの構造がメモリ配列の構造に対応することを特徴とする、請求項３３記載の部分的に形成された集積回路。
【請求項４３】
前記第二のパターンの構造が、前記部分的に形成された集積回路の周辺部分の論理回路の構造に対応することを特徴とする、請求項４２記載の部分的に形成された集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
〔関連出願の参照〕
本出願は、35 U.S.C.§119(e)に則り、U.S. provisional patent application no. 60/662,323（2005年3月15日出願）に基づく優先権を主張する。
【０００２】
本出願は、以下の出願に関連し、また、それらの出願の全体は、参照することにより本出願に含まれる：Abatchev et alによるU.S. Patent Application No. 10/931,772（2004年8月31日出願）；Abatchev et al によるU.S. Patent Application No. 10/932,993 （2004年9月1日出願）；Tran et alによるU.S. Patent Application No. 10/931,771 （2004年8月31日出願）；Sandhu et alによるU.S. Patent Application No. 10/934,317 （2004年9月2日出願）。
【背景技術】
【０００３】
〔技術分野〕
本発明は、集積回路の製造の全般に関連し、特に、マスキング技術に関する。
【０００４】
〔関連技術についての記述〕
可搬性、演算能力、記憶容量、およびエネルギー効率の改善に対する要求を含む、多くの因子の結果として、集積回路は継続的に小さくされている。電気デバイスおよび相互接続線などの集積回路を構成する主要な構成物（the constituent features）の大きさも、この小容量化を容易にするために継続的に小さくされている。
【０００５】
主要な構成物の大きさを小さくする傾向は、例えば、ダイナミック・ランダム・アクセス・メモリ（DRAMs）、フラッシュメモリ、スタティック・ランダム・アクセス・メモリ（SRAMs）、強誘電体（FE）メモリなどのメモリ回路、もしくはメモリデバイスで顕著である。一例として、DRAMは典型的には何百万もの同一の回路素子（メモリセルとして知られる）から成っている。そのもっとも一般的な形態としては、メモリセルは通常、記憶キャパシタ（storage capacitor）とアクセス電界効果トランジスタ（access field effect transistor）の2つの電気デバイスからなる。それぞれのメモリセルは、1ビットのデータ（二進数、binary digit）を記憶できるアドレス可能な場所である。ビットを、トランジスタを通してセルに書き込むことができ、キャパシタの電荷検出により読み出すことができる。メモリセルの構成要素となる電気デバイスの大きさ、および、メモリセルにアクセスする導電線（conducting line）の大きさを小さくすることにより、メモリデバイスの大きさを小さくすることができる。さらに、メモリデバイス中の一定面積により多くのメモリセルをはめることにより、記憶容量を増加することができる。
【０００６】
継続的に行われる主要な構成物の大きさの小容量化によって、主要な構成物（the features）を形成するために用いられる技術の需要がかつてないほど高まっている。例えば、フォトリソグラフィーは通常、導電線などのパターン構造（pattern features）に用いられる。ピッチの概念はこれらの構造の大きさを描写するのに用いられる。ピッチとは、二つの隣り合った構造の同一点の間の距離として定義される。これらの構造は通常、隣接した構造との間の間隔で定義され、その間隔は一般に、絶縁体などの物質で満たされる。その結果、ピッチは構造物の幅と、構造を隣接した構造から分離する片側の間隔の幅との合計としてみることができる。しかしながら、光学および電磁波、または、放射波長などの因子により、フォトリソグラフィー技術には各々の最小ピッチがあり、特定のリソグラフィー技術はその最小ピッチよりも小さいピッチでは、信頼性のある状態で構造を形成することができなくなる。従って、フォトリソグラフィー技術の最小ピッチは、継続的に構造の大きさを小さくする上での障害となる。
【０００７】
「ピッチダブリング」（"Pitch doubling"）もしくは「ピッチマルチプリケーション」（"pitch multiplication"）は、フォトリソグラフィー技術の最小ピッチを越えてフォトリソグラフィー技術の性能を拡張するために、提案されている一つの方法である。ピッチマルチプリケーション法については、図１Ａから１Ｆで図説したし、Lowrey et alのU.S. Patent No. 5,328,810（参照により開示の全体が本明細書に含まれる）に記載されている。図１Ａを参照すると、ライン10のパターンがフォトリソグラフィーで、フォトレジスト層（基板30を順に覆っている、犠牲材料（expendable material）の層20の上を覆っている）に形成される。図１Ｂに示したように、その後、パターンがエッチング（好ましくは異方性エッチング）によって、層20に転写され、それによって、プレースホルダーもしくはマンドレル40が形成される。フォトレジストライン10を除去することができ、図１Ｃに示すように、隣り合ったマンドレル40の距離を長くするために、マンドレル40を等方的にエッチングすることができる。図１Ｄに示すように、スペーサー物質の層50を、次にマンドレル40の上に付着させる。その後、スペーサー60、すなわち他の物質の側壁から広がる物質もしくは当初から他の物質の側壁を構成する物質は、マンドレル40の側面に形成される。このスペーサー形成は、図１Ｅに示したように、水平表面70および80からスペーサー物質を方向的スペーサーエッチング（directional spacer etch）により優先的にエッチングして行う。残ったマンドレル40は、その後、除去され、後には、図１Ｆに示すように、パターニングのマスクとして一緒に作用するスペーサー60のみが残される。従って、一つの構造と一つのスペースを定めるパターンをあらかじめ含む所定のピッチと同じ幅に、二つの構造と二つのスペース（例えばスペーサー60などで決定される）を含めることができる。結果として、フォトリソグラフィー技術で構成できる最も小さい構造の大きさが効果的に小さくなる。
【０００８】
上記の例でピッチが実際に半分になったが、このピッチ幅の減少は慣例的にピッチ「ダブリング」（"doubling"）もしくはさらに一般的に、ピッチ「マルチプリケーション」（"multiplication"）と称される。従って、慣習的に、特定の因子によるピッチの「マルチプリケーション」（"multiplication"）は、その因子によって、ピッチ幅を減少させることを実質的に含む。従来の技術は、本明細書に含まれる。
【０００９】
スペーサー物質の層50が通常は単一の厚み90（図１Ｄおよび１Ｅ参照）を持ち、スペーサー60によって形成される構造の大きさは、通常は90の厚みに対応するため、ピッチダブリングでは、通常、一種類の幅の構造を形成する。しかしながら、回路では一般に、異なる大きさの構造が採用される。例えば、ランダム・アクセス・メモリ回路では、通常、回路の一部に位置するメモリセルの配列と、いわゆる「周辺」（"periphery"）に位置する論理回路とを含む。配列中では、メモリセルは通常、導電線で接続されており、周辺部では、導電線が、通常は、配列（arrays）を論理回路に接続するためのランディングパッド（landing pads）に接触している。しかしながら、ランディングパッドのような周辺構造は伝導線よりも大きい可能性がある。さらに、周辺トランジスタ（peripheral transistors）を含む周辺部の電気デバイスは、配列中の電気デバイスよりも大きい可能性がある。その上、周辺部の構造を配列中の構造と同じピッチに構成することができたとしても、ピッチマルチプリケーションによって構成されるマスクパターンが、パターンされたフォトレジストの側壁に沿ったものに限られているので、ピッチマルチプリケーション自体が、通常は、いくつかの構造を決めるのに要求される柔軟性（幾何学的柔軟性（geometric flexibility）などの）を有するものではない。
【００１０】
このような限定を克服するために、基板の配列部分と周辺部分とを個別のエッチングパターンにすることを含む、周辺部および配列中のパターン形成のためのいくつかの方法が提案された。配列中のパターンが最初に形成され、一種類のマスクを用いて基板に転写され、その後、周辺部の他のパターンが形成され、別々に他のマスクを用いて基板に転写される。このような方法は異なるマスクを用いて基板の異なる部分にパターンを形成するので、ランディングパッドが相互接続線を覆う場合などのような、重複パターン（overlapping patterns）を必要とする構造を形成することが困難である。その結果として、分離されている二種類の構造のパターンを「縫い合わせる」（"stitch"）ための第三のマスクが必要となることがある。好ましくないことに、このような第三のマスクを加えると、コストが高くなる上に、処理工程が複雑になり、さらに、ピッチマルチプリケーション技術によって形成された精巧な構造と、通常それより大きな周辺構造両方とのマスクをそろえるという技術的問題にも直面する。
【００１１】
従って、異なる大きさの構造を形成するための方法、特に、いくつかの構造についてはフォトリソグラフィー技術の最小ピッチよりも小さく形成し、特に、ピッチマルチプリケーションと併用できるものが必要とされている。
【発明の開示】
【００１２】
本発明に係るある形態では、集積回路を製作する方法が提供される。その方法は、基板上に複数のマンドレルを形成するステップを含む。スペーサーがマンドレルの側壁に形成される。マンドレルは、スペーサーパターンを形成するためのスペーサーに対して選択的に除去される。平坦化物質（planarizing material）を、スペーサーの周辺に、平坦な上部の表面を形成するために付着させる。パターンは平坦化物質の中に形成される。統合されたパターンを上部ハードマスク層に（the upper hardmask layer）形成するために、スペーサーパターンおよび平坦化物質中のパターンは、内在している上部ハードマスク層（upper hard mask layer）に転写される。統合されたパターンは内在する下部ハードマスク層（lower hard mask layer）に転写される。その統合されたパターンは、基板上を覆っているアモルファスカーボン層に転写される。
【００１３】
本発明にかかる他の形態によると、集積回路を形成するための方法が提供される。この方法は、アモルファスカーボン層を基板上に形成するステップを含む。下部ハードマスク層は、アモルファスカーボン層の上に形成される。上部ハードマスク層は、下部ハードマスク層の上に形成される。暫定層（temporary layer）が、上部ハードマスク層の上に形成される。第一ハードマスク層（first hard mask layer）が暫定層の上に形成される。
【００１４】
本発明にかかる他の形態で、半導体処理のための方法が提供される。その方法は、第一マスク層（primary mask layer）に覆われた基板を提供するステップを含む。第一の物質で形成されたハードマスク層が第一マスク層を覆い、第二の物質で形成されたハードマスク層が、第一の物質で形成されたハードマスク層を覆い、さらに、多重化ピッチスペーサー（pitch-multiplied spacers）を含むパターンが、第二の物質を含むハードマスク層を覆う。このパターンは、第二の物質を含むハードマスク層に転写される。そのパターンが、次に、第一の物質で形成されたハードマスク層に転写される。そして、そのパターンは、第一マスク層に転写される。
【００１５】
本発明にかかるさらに他の形態で、半導体を製作するための方法が提供される。この方法は、ピッチマルチプリケーションによって第一のパターンを形成するステップ、および、ピッチマルチプリケーションではないフォトリソグラフィーを用いて別個に第二のパターンを決定するステップを含む。第一のパターンと第二のパターンは、同時にハードマスク層に転写される。第一のパターンと第二のパターンは、その後、同時にハードマスク層から他のハードマスク層に転写される。第一のパターンと第二のパターンは、同時に、他のハードマスク層から第一マスク層に転写される。基板は、第一のマスク層を通して処理される。
【００１６】
本発明にかかる他の形態では、メモリデバイスを形成する方法が提供される。この方法は、アモルファスカーボン層を覆うハードマスク層上に、多重化ピッチスペーサー（pitch multiplied spacers）を含むパターンを形成するステップを含む。そのパターンは、ハードマスク層にエッチングされる。そのスペーサーは、パターンをエッチングした後で、カーボンエッチングされることがある。そのスペーサーは、除去され、パターンはハードマスク層から、順番に、アモルファスカーボン層へと転写される。
【００１７】
本発明にかかるさらに他の形態では、集積回路を製作する方法が提供される。その方法は、基板上にアモルファスカーボン層を形成するステップ、および、約450℃より低い温度で、ハードマスク層をアモルファスカーボン層の上に付着させるステップを含む。
【００１８】
本発明にかかるさらに他の形態では、部分的に形成された集積回路が提供される。その部分的に形成された集積回路は、基板、および、基板を覆っている第一マスク層を含む。第一マスク層は、フォトレジストではない物質で形成される。下部ハードマスク層は、第一マスク層を覆い、上部ハードマスク層が下部ハードマスク層を覆っている。フォトレジストではないマスク物質は、上部ハードマスク層を覆う第一平坦部（first plane）中の第一のパターンを決定する。感光性の物質は、上部ハードマスク層上の第二のパターンを決定する。
【発明を実施するための最良の形態】
【００１９】
異なる大きさの構造を形成することに伴う問題に加え、ピッチダブリング技術はスペーサーパターンを基板に転写することが困難であることが見出されている。パターンを転写する通常の方法では、スペーサーと内在する基板は、エッチング液に曝され、基板物質を優先的に食刻する。しかしながら、このエッチング液は、ゆっくりとではあるが、スペーサーも摩滅させる可能性がある。従って、パターンを内在している基板に転写する過程で、エッチング液が、パターンの転写が終わる前にスペーサーを摩滅させる可能性もある。これらの問題点は、構造の大きさを小さくする傾向（例えば、次第に深さと幅との比が大きい溝を形成する必要が出てくる）によって、より大きな問題となっている。従って、構造の大きさが異なる構造物を生成するのが困難である上に、パターン転写が制約されることによって、ピッチマルチプリケーション方式を集積回路の製造に用いることがさらに難しくなる。
【００２０】
これらの問題点を考慮して、本発明にかかる好ましい実施形態は、パターン転写を改善し、ピッチマルチプリケーションと併用して異なる大きさの構造を形成することができる。好ましい実施形態である方法の第一段階においては、物質の層が適切な順番で形成され、基板を処理するためのマスクを形成することができる。好ましい実施形態である方法の第二段階においては、フォトリソグラフィーおよびピッチマルチプリケーションが、スペーサーによって決定される第一パターンを形成するために用いられるのが好ましい。これは通常、チップ（例えばメモリチップの配列など）の一つの領域に、一種類の大きさの構造を形成する。第三段階では、第一パターンを形成している構造の上もしくは周辺に形成されたマスク層に、第二のパターンを形成するために、フォトリソグラフィーが行われる。このフォトリソグラフィーを行うために、他のフォトレジスト層をスペーサーの周辺に形成しても良いし、さらに好ましくは、スペーサーは平坦化物質に囲まれ、フォトレジスト層は好ましくは平坦化物質の上に形成される。第二のパターンは、第一のパターンと完全に重複させても良いし、部分的に重複させることもでき、さらには、いくつかの好ましい実施形態においては、メモリチップの周辺領域など、チップの完全に異なった領域にすることができる。
【００２１】
第四段階で、第一のパターンと第二のパターンの両者は、好ましくは、内在する基板に比べて優先的にエッチングされる、内在する第一マスキング層（primary masking layer）に転写される。第一マスキング層は、好ましくは、パターンを基板に転写するのに用いられるので、この層に形成されるパターンが明確になるように、この層の構造的および化学的な完全性を保つために、様々な対策をとるのが好ましい。
【００２２】
そのような対策として、好ましくは、第一のパターンおよび第二のパターンを連続して二つのハードマスク層に転写し、その後、第一マスキング層に転写することによって、パターン転写が行われる。平坦化層もしくはフォトレジスト層を通してエッチングを行うと、フォトレジスト物質および/または平坦化物質が重合する可能性があることが見出されている。この重合によって、パターン構造の周辺に付着物が残存する可能性があり、そのために、第一のパターンおよび/または第二のパターンの構造が変形する。この変形は、通常、ピッチマルチプリケーションを用いる小さいピッチに対しては、特に問題となりうる。その結果、第一のパターンおよび第二のパターンを上部ハードマスク層にエッチングした後、好ましくは、平坦化物質、フォトレジスト、ならびに、任意の重合した平坦化物質またはフォトレジストを除去するためのクリーニングステップを行う。平坦化物質、フォトレジスト、および内在する第一マスキング層は、好ましくは、全て炭素をベースとした物質であるため、クリーニングによって第一マスキング層が好ましくない状況にエッチングされる可能性がある。これは、クリーニングを等方性エッチング（第一マスク層を無制限にエッチングし、通常は明確な構造を形成しない）を用いて行ったときに、特に関係する。従って、下部ハードマスク層は、好ましくは、クリーニングステップの間、第一マスキング層を保護するために用いられる。
【００２３】
さらに、下部ハードマスク層、さらに好ましくは、上部ハードマスク層および下部ハードマスク層の両者は、好ましくは低温付着プロセス（low temperature deposition process）で形成される。低温付着プロセスは、好ましくは、約550℃より低い温度、より好ましくは約450℃より低い温度、もっとも好ましくは約400℃より低い温度で行われる。これらの低温での処理は、特に第一マスキング層がアモルファスカーボンで形成されている場合に、第一マスキング層の完全性を保つために好都合である。例えば、アモルファスカーボンを高い温度にすると、望ましくない灰化が起こる可能性がある。
【００２４】
従って、第一マスキング層として好ましい物質は、アモルファスカーボンである。スペーサーとして好ましい物質には、ケイ素、窒化ケイ素、もしくは、酸化ケイ素が含まれる。そのほかの実施形態では、スペーサー用の物質と第一マスキング層用の物質を逆にすることができる。既に述べたように、上部ハードマスク層は、好ましくは、低い温度で付着させることができる物質で形成され、好ましくはスペーサー、下部ハードマスク層、および、上部ハードマスク層を覆っている物質以外の任意の物質と比較して、優先的にエッチングされる。下部ハードマスク層も、好ましくは、低温で付着可能な物質で形成され、第一マスキング層、および上部ハードマスク層と比較して、優先的にエッチングされる。スペーサーと下部ハードマスク層とは、異なる物質で形成される可能性があるが、好ましくは、処理および処理化学を単純化するために、同じ物質で形成される。例えば、いくつかの実施形態においては、スペーサーと下部ハードマスク層は酸化物（酸化ケイ素など）で形成される可能性があるが、上部ハードマスク層は、例えばケイ素で形成される可能性があるし、その逆もありえる。その後、第一のパターンおよび第二のパターンは、一つもしくは両方のハードマスク層から第一マスキング層に転写される。
【００２５】
第一のパターンおよび第二のパターンは、好ましくは、第一マスキング層から内在する基板に１ステップで転写される。そこで、異なる大きさの構造を形成するためのパターン（構造のうちのいくつかは、パターンニングに用いられるフォトリソグラフィー技術の最小ピッチよりも小さい）を形成することができ、これらのパターンは内在する基板にうまく転写することができる。その上、好ましくは、第二のパターンが、第一のパターンと実質的に同一の広がりを持つ層に最初に形成されるために、第二のパターンは第一のパターンと重複する可能性がある。その結果、フォトリソグラフィーで作成できる大きさの上限と下限の、異なる両方の大きさの構造（導電線、および、ランディングパッド、または周辺トランジスタ）の重複したものを、うまく形成することができる。
【００２６】
好ましくは、第一マスキング層は、直接、被覆するマスキング層で、エッチング選択性により、最初に基板のパターンのマスクとして用いられるマスキング層である。特に、第一マスキング層は、好ましくは、直接覆っているハードマスク物質および基板物質の両者と比較して良いエッチング選択性を有する物質で形成される。そのため、ハードマスク層中のスペーサーパターンが効果的にそれに転写され、第一マスキング層は基板を損傷することなく選択的に除去され、さらに、その中のパターンは効果的に基板に転写される。その他の実施形態では、特に、基板が比較的単純でハードマスク物質に比較して選択的にエッチングすることができる場合、第一のパターンと第二のパターンをハードマスク（例えば、先に述べたように、下部ハードマスク）を用いて基板に、直接、転写することができる。
【００２７】
先に記載したように、パターンを転写するための通常の方法では、マスクと内在する基板の両者は、パターンの転写が完了する前にマスクを摩滅させる可能性があるエッチング液に曝される。これらの問題点は、エッチングされる対象である複数の異なる物質を含む基板では深刻化する。酸化物、窒化物、および、ケイ素を含む種々の物質と比較して良好なエッチング選択性を有するために、第一マスキング層は好ましくはアモルファスカーボン、さらに好ましくは、透過性カーボン（transparent carbon）で形成される。
【００２８】
第一マスク層が、好ましくは、パターンの転写が完了するまで摩滅しないための適切な厚みであるとはいえ、基板のエッチングを行う際には、通常、スペーサーならびに上部ハードマスク層および下部ハードマスク層も、第一マスク層を被覆することを理解されたい。しかしながら、第一マスク層が特に厚いおよび/またはマスク構造が非常に薄い場合には、マスク中の比較的高くて薄い構造は構造的に安定でない可能性があることが見出された。結果としてマスク構造は変形する可能性があり、不安定であることがある。従って、オプションとしてのスペーサーもしくはスペーサー、ならびにハードマスクの除去を、ひずみを取るため、および、パターンの基板への転写前にマスク構造の輪郭を安定化させるために行うことができる。他の実施形態では、一つもしくは両方のハードマスク層を、パターンが基板に転写される前に除去することができる。
【００２９】
パターンが転写される「基板」（"substrate"）には、単一の物質からなる層、異なる物質の複数の層、異なる物質もしくは異なる構造である部分を持つ一つ以上の層、などが含まれる可能性がある。これらの物質には、半導体、絶縁体、伝導体もしくはそれらの組み合わせが含まれる可能性がある。例えば、基板には、ドープされたポリシリコン、電気デバイス活性領域（electrical device active area）、シリサイド、もしくは、金属層（タングステン層、アルミニウム層もしくは銅の層またはそれらの組み合わせなど）が含まれる可能性がある。いくつかの実施形態では、マスク構造は、以下に述べるように、直接的に、基板中の伝導体構造（インターコネクトなど）の望ましい配置に対応している。他の実施形態では、基板は絶縁体とすることができ、マスク構造の配置は絶縁体の望ましい配置に（ダマシンメタライゼーション（damascene metallization）にするなど）対応させることができる。基板中に形成される構造の例には、ゲートスタック（gate stacks）や浅溝素子分離構造（shallow trench isolation structures）などが含まれる。
【００３０】
本明細書に記載された任意のステップにおいて、上を覆っている層（overlying level）から内在している層（underlying level）へと、パターンを転写するステップは、一般に上を覆っている層の構造に対応する構造を、内在する層に形成するステップを含む。例えば、内在している層のラインの経路は、一般に、上を覆っている層のラインの経路に対応し、内在している層の他の構造の位置は、上を覆っている層の類似の構造の位置に対応する。しかしながら、構造の正確な形状および大きさは、上を覆っている層から内在している層までで、様々にすることができる。例えば、エッチング用の化学物質およびエッチング条件によって、転写されたパターンを形成する構造の大きさ、および、その構造間の相対的な間隔は、上を覆っている層のパターンに比較して、大きくすることもできるし、小さくすることもできる。しかし、以下に記載する実施形態において、第一のレジストマスクを縮小した例に示したように、同じ元の「パターン」（"pattern"）との類似点を残している。従って、構造の大きさを変更しているとしても、転写されたパターンは、まだ最初のパターンと同じパターンであると考えられる。それに対して、マスク構造の周辺にスペーサーを形成することにより、パターンを変更できる。
【００３１】
以下に、図面の説明を行う。図面において、類似している番号は類似している部品を一貫して示すものである。これらの図面の大きさは、必ずしも原寸に比例していないことを理解されたい。
【００３２】
好ましい実施例にかかる方法の第一段階では、基板を処理するためのマスクを形成するための一続きの物質の層が形成される。
【００３３】
図２Ａは、集積回路100の一部の平面図である。好ましい実施形態は、任意の集積回路を形成するのに用いることができるが、それらは特に、揮発性メモリおよび不揮発性メモリ用（DRAM、ROM、もしくは、NANDフラッシュメモリを含むフラッシュメモリ、または、論理アレイもしくはゲートアレイを有する集積回路）のメモリセル配列を含む、電気デバイスの配列を有するデバイスを形成するために優先的に適用される。例えば、論理アレイは、メモリアレイと類似するコアアレイ（core array）およびサポーティングロジックを伴う周辺部を有するフィールドプログラマブルゲートアレイ（FPGA）とすることができる。結果として、集積回路100は、論理アレイと内蔵メモリの両者を含む可能性があるメモリチップもしくはプロセッサなど、または、論理アレイもしくはゲートアレイを有する任意の他の集積回路とすることができる。
【００３４】
図２Ａの説明を続けると、中心領域102、つまり「配列」（"array"）が、周辺領域104つまり「周辺部」（"periphery"）に囲まれている。完全に形成された集積回路100中で配列102には、通常、導電線、および、トランジスタやキャパシタといった電気デバイスが密集することが分かる。メモリデバイス中で、電気デバイスは、通常は、ワード線とビット線の交点に均一な格子状に配置された複数のメモリセルを形成する。望ましくは、後述するように、配列102中のトランジスタとキャパシタの横列/縦列のような構造を形成するために、ピッチマルチプリケーションを用いることができる。一方、周辺部104は通常、配列102中の構造よりも大きな構造を含む。周辺部104において、論理回路などの構造のパターンでは、ピッチマルチプリケーションよりもむしろ、従来のフォトリソグラフィーが好んで用いられた。アレイパターンに一般的な均一な格子はピッチマルチプリケーションを用いやすくはするものの、周辺部104に存在する論理回路が幾何学的に複雑であり、ピッチマルチプリケーションを用いるのが困難であったためである。さらに、周辺部のいくつかのデバイスは電気的な制限から大きな形状であることが要求されるため、ピッチマルチプリケーションは、これらのデバイス用の従来のフォトリソグラフィーに比べて不利になっている。相対的な大きさが異なる可能性に加えて、当業者は、集積回路100中の周辺部104および配列部102の数は、その具現によって様々であることが分かる。
【００３５】
図２Ｂは、部分的に形成された集積回路100の断面側面図である。好ましくは、基板110の上に、様々なマスキング層120〜160が提供される。層120〜160は、基板110のパターンニングのためのマスクを形成するために、後述のようにエッチングされる。
【００３６】
基板110の上を覆う層120〜160の物質は、好ましくは、本明細書で言及した様々なパターン形成やパターン転写のための化学物質や処理条件を考慮した上で選択される。最上部の選択的に形成可能な層（topmost selectively definable layer）120および基板110との間の層は、好ましくは、選択的形成可能層（selectively definable layer）120から生じるパターンを基板110に転写するように機能する。そのため、選択的形成可能層120と基板110との間の層130〜160は、好ましくは、他の曝露される物質に比べて選択的にエッチングできるように選択される。周辺の物質と比較して、エッチングしたときのエッチング速度が、少なくとも約2〜3倍大きい物質で、好ましくは少なくとも約10倍大きく、さらに好ましくは少なくとも約20倍大きい物質、もっとも好ましくは少なくとも約40倍大きい物質が、選択的、もしくは、好ましいと考えられることを理解されたい。第一ハードマスク層160の上を覆っている層120〜155は、最終的には層160に明確なパターンを形成できるようにするためのものであるので、層120〜155の一つ以上の層が省略される可能性があり、また、他に適切な物質、化学物質および/または処理条件があれば、それで代用される可能性があることが分かる。例えば、層130を、下記のようにその層の解像度の向上という特性が必要とされないような、いくつかの実施形態において省略することができる。
【００３７】
図説した実施例において、選択的形成可能層120は、第一のハードマスク層もしくはエッチング停止層130の上を覆っている。層130は、暫定層140の上を覆っている。暫定層140は、第二（上部）ハードマスク層もしくはエッチング停止層150を覆っている。層150は、第一マスク層160を覆う第三（下部）ハードマスク層155を覆っている。第一マスク層160は、マスクを通して処理（例えば、エッチング）される基板110を覆っている。好ましくは、マスクを通して基板110が処理されるときのマスクは、第三ハードマスク層155もしくは第一マスク層160の中に形成される。
【００３８】
図２Ｂの説明を続けると、選択的形成可能層120は、好ましくは、例えば、任意の既知のフォトレジストを含むフォトレジストで構成されるなど、感光性である。例えば、フォトレジストは、157 nm、193 nm、248 nmもしくは365 nmの波長システム、193nm波長液浸システム、極紫外線システム（13.7nm波長システムを含む）または、電子ビームリソグラフィーシステムに適応する任意のフォトレジストとすることができる。さらに、マスクレス・リソグラフィー（maskless lithography）、もしくは、マスクレス・フォトリソグラフィー（maskless photolithography）を、選択的形成可能層120の形成に用いることができる。好ましいフォトレジスト物質の例には、フッ化アルゴン（ArF）高精度フォトレジスト（argon fluoride sensitive photoresist）（すなわち、ArF光源と共に用いられるのに適したフォトレジスト）、および、フッ化クリプトン（KrF）高精度フォトレジスト（krypton fluoride sensitive photoresist）（すなわち、KrF光源と共に用いられるのに適したフォトレジスト）が含まれる。ArFフォトレジストは、好ましくは、193nmなど、比較的短波長の光を用いたフォトリソグラフィーシステムで用いられる。KrFフォトレジストは、好ましくは、248nmなど、比較的長波長の光を用いたフォトリソグラフィーシステムで用いられる。他の実施形態では、層120および任意のその下のレジスト層を、ナノインプリント・リソグラフィー（nano-imprint lithography）でパターンを作る（例えば、レジストにパターンをつけるために型や機械的な力を用いる）ことができるレジストで構成することができる。
【００３９】
第一ハードマスク層130の材料物質は、好ましくは、無機物質を含む。物質の例としては、酸化ケイ素（SiO2）、ケイ素、もしくは、ケイ素含有量の多い酸窒化ケイ素（silicon-rich silicon oxynitride）などの誘電体減反射コーティング（dielectric anti-reflective coating）（DARC）が含まれる。好ましくは、第一ハードマスク層130は、誘電体減反射コーティング（DARC）である。第一ハードマスク層130にDARCを用いることで、フォトリソグラフィー技術の解像度の限界に近いピッチを有するパターン形成が、特に有利になる可能性がある。DARCで光反射を最小限にすることにより、解像度を向上させることができ、従って、フォトリソグラフィーで決定される可能性があるパターンの境界部分の精度が向上する。
【００４０】
暫定層140は、好ましくは、前述のように、好ましいハードマスク物質と比較して非常に高いエッチング選択性を有する、アモルファスカーボンで形成される。より好ましくは、アモルファスカーボンは、光の透過性が高いアモルファスカーボンから形成され、それがさらに光配向を、そのような配向に用いられる光の波長を透過させることにより、向上させる。このような透過性カーボンの形成のための付着技術は、A. Helmbold, D. Meissner, Thin Solid Films, 283 (1996) 196-203に記載されており、開示されている全ての内容は、参照することにより本明細書に含まれる。
【００４１】
第二ハードマスク層150および第三ハードマスク層155の物質の組み合わせは、好ましくは、スペーサーおよび内在する層160を構成する物質に応じて選択される。以下に開示したように、層160は好ましくはアモルファスカーボンで構成される。他の物質の組み合わせの例を、以下の表に示す。
【００４２】
【表１】
2008536297.tif 000003
【００４３】
好ましくは、酸化物は酸化ケイ素で、窒化物は通常窒化ケイ素であることが理解される。スペーサー物質が炭素である場合、暫定層は、好ましくは、炭素と比較して優先的にエッチングされる物質である。例えば、暫定層は、ケイ素含有物で形成することができる。適切なエッチング用化学薬品および隣接物質（neighboring materials）の選択に応じて、他のハードマスク物質の例には、アモルファスカーボン、および、エッチング可能な高誘電率物質（etchable high-K materials）が含まれる。
【００４４】
図説している実施形態中では、第二ハードマスク層150は、アモルファスシリコンなどのケイ素で形成される。第三ハードマスク層155は、低酸化シラン（low silane oxide、LSO）などの酸化ケイ素で形成される。LSOは、比較的シランのフロー量を少なくして比較的N2Oの前駆物質のフロー量を多くした化学気相堆積によって形成される。有利なことに、このような付着は、約550℃より低い温度など比較的低い温度で行うことが可能である。より好ましくは、層160が温度に対する感受性が高い物質で構成されている場合は、内在する第一マスク層160の損傷を防ぐために、約400℃より低い温度で行われる。当然ながら、酸化物は、通常、窒化物よりも、ケイ素との相対的なエッチング選択性が大きい。例えば、酸化物に対するエッチング剤は、酸化物をアモルファスシリコンの10倍以上早い速度で除去するのに対し、窒化物に対するエッチング剤は、窒化物をアモルファスシリコンの約3倍早く除去するに過ぎない。その結果、第二ハードマスク層がアモルファスシリコンで形成されている場合は、スペーサーと第三ハードマスク層との両者は、同じ物質、つまり酸化物で形成されるのが好ましい。
【００４５】
上記のように、第一マスク層160は好ましくは、他の多くの物質と比較したときにアモルファスカーボンが良好なエッチング選択性を有することから、アモルファスカーボンで形成される。上述のように、アモルファスカーボンは、基板110が複数の物質、もしくは、複数の物質の層を含むときなど、基板のエッチングを行うのが難しいときにパターンを転写する場合、または、小さくて高アスペクト比の構造を形成する場合などに、特に適している。
【００４６】
様々な層に適した物質を選択するのに加えて、層120〜160の厚みは、好ましくは、本明細書に記載した、エッチング剤や処理条件との適合性に応じて、選択される。上述したとおり、内在する層の選択的なエッチングにより、パターンが上を覆っている層から内在する層に転写されるときに、両方の層が多少は除去される。従って、上の層を、パターン転写の処理中に摩滅しないために十分な程度に厚くすることが好ましい。
【００４７】
図説した実施形態では、感光性の層120は、好ましくは、約50〜300nmの厚みで、より好ましくは、約200〜250nmの厚みである。当然のことながら、層120がフォトレジストである場合は、この厚みは、層120のパターン処理を行うために用いられる光の波長に応じて様々である。約50〜300nmの厚みで、より好ましくは、約200〜250nmの厚みが、248nmの波長システムでは特に有用である。
【００４８】
第一ハードマスク層130は、好ましくは、約10〜40nmの厚みであり、より好ましくは、約15〜30nmの厚みである。暫定層140は好ましくは、約50〜200nmの厚みであり、より好ましくは、約80〜120nmの厚みである。第二ハードマスク層150は、好ましくは、約20〜80nmの厚みで、より好ましくは、約30〜50nmの厚みであり、第三ハードマスク層155は、好ましくは、約10〜50nmの厚みで、より好ましくは、約20〜30nmの厚みである。
【００４９】
上述の通り、第一マスク層160の厚みは、好ましくは、基板のエッチングに用いるエッチング用化学物質の選択性と、基板の物質および複雑さに応じて選択される。有利なことに、好ましくは、約100〜500nm、より好ましくは、約200〜300nmの厚みが、転写中にエッチングすべき複数の異なる物質を有する基板を含む、様々な基板にパターンを転写するのに特に効果的であることが見出されている。
【００５０】
例えば、図２Ｃに、コントロールゲートスタック（control gate stacks）を形成するために、複数のエッチングされる可能性のある層を含む基板160の一例を示す。シリサイド層110aは、ポリシリコン層110bの上を覆っている。このポリシリコン層110bは、酸化物−窒化物−酸化物（ONO）複合層110cを覆っている。複合層110cは、ポリシリコン層110dを覆っている。
【００５１】
本明細書で述べた様々な層は、色々な方法で形成することができる。例えば、スピンオンコーティング（spin-on-coating）処理を、感光性の層を形成するために用いることができる。化学気相堆積など様々な気相付着プロセス（vapor deposition process）を、ハードマスク層を形成するのに用いることができる。
【００５２】
好ましくは、低温の化学気相堆積（CVD）プロセスが、ハードマスク層、もしくは、その他の任意の物質（スペーサー物質など）を第一マスク層160の上に付着するのに（特に、第一マスク層160がアモルファスカーボンで形成されている場合）用いられる。
【００５３】
好都合なことに、第二ハードマスク層150および第三ハードマスク層155を、約550℃より低い温度、より好ましくは約450℃より低い温度、もっとも好ましくは約400℃より低い温度で付着させることができることを見出した。このような低温の付着プロセスは、（一つもしくは複数の）アモルファスカーボン層の化学的もしくは物理的な崩壊を防ぐために好都合である。
【００５４】
例えば、層150か層155のいずれか一方を形成するためなどのLSOは、プラズマCVD（PECVD）プロセスで付着させることができる。さまざまな製造業者によって作られている様々な処理システムを、既に知られているように、この処理を行うために用いることができる。適切な反応系の限定を加えない例として、Applied Materials' Producer（登録商標） systemがある。ある処理条件の例としては、SiH4を反応装置に好ましくは約50〜250sccm、さらに好ましくは約150sccmの速度で流す。N2Oを、約400〜1000sccm、より好ましくは約750sccmの速度で反応装置に流入させ、Heを約2500〜4000sccm、より好ましくは約3500sccmの速度で反応装置に流入させる。反応装置内の圧力は、好ましくは、約4〜8torr、より好ましくは約6.5torrに維持する。RF出力は、好ましくは、約50〜200ワット、より好ましくは約110ワットである。スペーシング（spacing）は、好ましくは、約400〜600ミル、より好ましくは約450ミルである。有利なことに、LSOを約250〜450℃、より好ましくは375℃の温度で付着させることができることが見出されている。
【００５５】
アモルファスシリコンは、層150もしくは層155以外の層を形成するためなどに、プラズマCVD（PECVD）プロセスにより、低い温度で付着させることができることが見出されている。一例として、SiH4およびHeをApplied Materials' Producer（登録商標） systemの反応装置に供給する。SiH4を、好ましくは、約80〜300sccm、さらに好ましくは約150sccmの速度で流す。Heを約400〜300sccm、より好ましくは約1800sccmの速度で反応装置に流入させる。反応装置内の圧力は、好ましくは、約3〜5torr、より好ましくは約3.5torrに維持し、RF出力は、好ましくは、約50〜200ワット、より好ましくは約100ワットである。スペーシング（spacing）は、好ましくは、約400〜600ミル、より好ましくは約450ミルである。有利なことに、アモルファスシリコンを約250〜450℃、より好ましくは約375℃の温度で付着させることができることが見出されている。
【００５６】
さらに、アモルファスカーボン層は、炭化水素化合物、もしくは、そのような化合物の混合物を炭素前駆物質として用いた化学気相堆積によって形成することができる。前駆物質の例としては、プロピレン、プロピン、プロパン、ブタン、ブチレン、ブタジエン、およびアセチレンが含まれる。アモルファスカーボン層を形成するための好ましい方法は、Fairbairn et alの2003年6月3日に発行されたU.S. Patent No. 6,573,030 B1 に記載されており、その全体は、参照することによって本明細書に含まれる。さらに、アモルファスカーボンは、ドープされることもある。ドープされたアモルファスカーボンを形成するための好ましい方法は、Yin et alのU.S. Patent Application No. 10/652,174に記載されており、その全体は、参照することによって本明細書に含まれる。
【００５７】
好ましい実施形態によると、第二段階では、スペーサーのパターンはピッチマルチプリケーションで構成される。
【００５８】
感光性物質の構造124で区切られたスペースもしくは溝122を含むパターンが感光性の層120に形成されている、図３Ａと３Ｂとを参照する。溝122は、層120がレチクルを通した248nmもしくは193nmの光を照射させて現像することによるフォトリソグラフィーなどで形成される。現像された後は、残った感光性物質（図説した実施形態ではフォトレジスト）は、図説したライン124（断面図のみ示す）のようなマスク構造を形成する。
【００５９】
得られたライン124のピッチは、ライン124の幅と隣接するスペース122の幅との和に等しい。このライン124とスペース122のパターンを用いて形成された構造の限界寸法を小さくするために、ピッチは、感光性の層120にパターン化するためのフォトリソグラフィー技術の限界か、それに近いものにすることができる。例えば、248nmの光を用いたフォトリソグラフィーのためには、ライン124のピッチは約100nmとすることができる。従って、ピッチは、フォトリソグラフィー技術の最小のピッチとされることがあり、以下で論じるスペーサーパターンは、フォトリソグラフィー技術の最小ピッチよりも小さいピッチを有することが好ましい。あるいは、通常、フォトリソグラフィー技術の限界値に近づくと位置付けや構造の大きさに対する許容誤差が大きくなるので、ライン124の位置付けや大きさに対する誤差を小さくするために、ライン124は、限界値より大きな大きさ（200nmなど）の構造として形成することができる。
【００６０】
図４Ａおよび４Ｂに示したように、スペース122は、修正したスペース122aと修正したライン124aを形成するために、好ましくは、フォトレジストライン124のエッチングにより、拡大される。フォトレジストライン124を、その構造を「縮める」ために等方性エッチングを用いてエッチングするのが好ましい。好ましいエッチングには、SO2/O2/N2/Arプラズマ、Cl2/O2/Heプラズマ、もしくはHBr/O2/N2プラズマなどの酸素含有プラズマを用いたエッチングが含まれる。後述した内容から分かるように、エッチングの程度は、好ましくは、ライン124aの幅が、実質的に、後から形成されるスペーサー175との間の望ましい間隔と同じになるように選択される。例えば、ライン124の幅を、約80〜120nmから、約40〜70nmへと減少させることができる。有利なことに、幅を減少させるためのエッチングにより、ライン124aを、感光性の層120にパターン化するためのフォトリソグラフィー技術の限界よりも小さくすることができる。加えて、エッチングによって、ライン124aの縁を平坦にして、これらのラインの均一性を向上することができる。ライン124aの限界寸法がフォトリソグラフィー技術の解像度の限界を下回るようにエッチングすることができるが、これらの構造の同一部分間の距離が変化するわけではないので、当然、このエッチングがスペース122aおよびライン124aのピッチを変更することはない。
【００６１】
図５では、（修正した）感光性の層120aのパターンをハードマスク層130に転写している。この転写は、ハードマスク層130が薄い場合には湿式の（等方性）エッチングも適していることがあるが、フルオロカーボンプラズマを用いたエッチングなどの異方性エッチングを用いて行うのが好ましい。好ましいフルオロカーボンプラズマエッチング用の化学物質には、CFH3、CF2H2、CF3HおよびCF4/HBrが含まれる。
【００６２】
図６では、感光性の層120aおよびハードマスク層130のパターンが、スペーサー物質の層170を付着させることができるように（図８）、暫定層140に転写される。スペーサー物質の付着に用いることができる温度は、通常は、フォトレジストの有する耐性に対して高すぎる。従って、パターンは、感光性の層120aから暫定層140に転写されることが好ましい。この暫定層は、後述するスペーサー物質を付着させ、エッチングさせる処理条件に耐えうる物質で形成されている。フォトレジストよりも耐熱性があることに加え、暫定層140を形成する物質は、スペーサー175（図１０）および内在するエッチング停止層150用の物質に対して、選択的に除去することができる物質から選択されるのが好ましい。前述のとおり、層140は、好ましくはアモルファスカーボン、より好ましくは透過性カーボンで形成される。
【００６３】
修正された感光性の層120aのパターンは、好ましくは、SO2、O2およびArを含んだプラズマなどのO2含有プラズマを用いて暫定層140に転写される。その他の適したエッチング化学物質には、Cl2/O2/SiCl4含有プラズマ、もしくは、SiCl4/O2/N2含有プラズマ、または、HBr/O2/N2/SiCl4含有プラズマが含まれる。有利なことに、SO2含有プラズマは、好ましい暫定層140の炭素を、ハードマスク層130がエッチングされる速度に対して、20倍以上、より好ましくは40倍以上速い速度でエッチングするのに用いられる。適切なSO2含有プラズマは、Abatchev et alの U.S. Patent Application No. 10/931,772 （2004年8月31日出願）に記載されており、その全体は、参照することによって本明細書に含まれる。当然、SO2含有プラズマで、暫定層140のエッチングを行い、同時に、感光性の層120aの除去も行うことができる。結果として得られたライン124bは、平行してスペーサー175のパターンが形成されるような（図１０）、プレースホルダーもしくはマンドレルを構成する。
【００６４】
図７に関連して、暫定層140を、次のエッチングのために残すことにより、その後のスペーサー形成を簡単にするために、ハードマスク層130を除去できる（図１０）。HFとNH4Fから構成される湿式のエッチングであるバッファードオキサイドエッチング（buffered oxide etch、BOE）を用いてハードマスク層130を除去することができる。
【００６５】
次に、図８に示したように、スペーサー物質の層170は、好ましくは、ハードマスク層150、ならびに、暫定層140の上部および壁面部分を含む、露出した表面上に、包括的に等角に付着する。スペーサー物質は、内在するハードマスク層150にパターンを転写するためのマスクとして作用する任意の物質とすることができる。スペーサー物質は好ましくは、１）良いステップカバレッジ（段差被覆性）で付着させることができ、２）暫定層140と適合性のある温度で付着させることができ、かつ、３）暫定層140、および、内在するハードマスク層150と比較して選択的にエッチングできる。好ましい物質には、ケイ素、酸化ケイ素、および窒化ケイ素が含まれる。図説した実施例においては、スペーサー物質は酸化ケイ素であり、これはマスキングスタック（masking stack）に選択された他の物質と併用すると特に有効である。
【００６６】
スペーサー物質の付着に好ましい方法には、化学気相堆積（酸化ケイ素を形成するためにO3およびTEOSを用いるなど）、原子層堆積（ケイ素前駆体を、酸素もしくは窒素の前駆体と共に用いて、酸化ケイ素および窒化ケイ素のそれぞれを形成するなど）が含まれる。層170の厚さを、望ましいスペーサー175（図１０）の幅に基づいて決定するのが好ましい。例えば、一つの例示的な実施形態においては、層170は、好ましくは、約20〜80nmの厚み、より好ましくは、約40〜60nmの厚みで付着される。好ましくは、そのステップカバレッジ（段差被覆性）が約80％以上、より好ましくは約90％以上である。
【００６７】
図９Ａおよび９Ｂでは、酸化ケイ素スペーサー層170には、その後、部分的に形成された集積回路100の水平方向の層180からスペーサー物質を除去するために、異方性エッチングが行われる。このようなエッチングは、スペーサーエッチング（spacer etch）としても知られているように、フルオロカーボンプラズマ（CF4/CHF3含有プラズマ、C4F8/CH2F2含有プラズマ、もしくはCHF3/Ar含有プラズマなど）を用いて行うことができる。
【００６８】
図１０では、暫定層140は、次に、独立して立っている（freestanding）スペーサー175を残すために、除去される。暫定層140は、有機ストリッピング処理（organic strip process）を用いて選択的に除去される。好ましいエッチング用の化学物質には、酸素含有プラズマエッチング（SO2を用いたエッチングなど）用の物質が含まれる。
【００６９】
そして、ピッチマルチプリケーションを完成させる。図説している実施形態では、スペーサー175のピッチは、本来、フォトリソグラフィーで形成されるフォトレジストライン124およびスペーサー122（図３Ａ）の約半分である。ここで、約200nmのピッチであるフォトレジストライン124、および、約100nm以下のピッチであるスペーサー175を形成することができる。スペーサー175は、構造もしくはライン124bの側壁に形成されるので、スペーサー175は、通常、修正した感光性の層120aの中の構造もしくはライン124aの輪郭に沿ったものになる。また、そのため、通常は、ライン124aの間で、スペース122a中にクローズドループを形成する。スペーサー175は第一パターン（first pattern）177を形成する。
【００７０】
次に、好ましい実施形態の方法での第三段階で、第一パターン177の上に、第二パターン（second pattern）が形成される。好ましくは、第二パターンは、第一パターン177よりも限界寸法が大きい構造を含む。さらに、その第二パターンは、第一パターン177と完全に重複して形成すること、第一パターン177と部分的に重複して形成すること、もしくは、第一パターン177と重複しないように形成することが可能である。
【００７１】
第二パターンを形成するために、図１１に示すように、スペーサー175の周囲に、平坦化層（planarizing layer）200を形成するための平坦化物質（planarizing material）を付着させることによって水平な平面を形成する。選択的形成可能層（selectively definable layer）220は、その後、平坦化物質の上に形成され、周辺部104に第二のパターンをパターン化できる。
【００７２】
平坦化層200は、好ましくは少なくとも、スペーサー175の高さと同じ厚みを持つ。さらに、その保護層（protective layer）200が、スペーサー175および選択的形成可能層220両方に対して、選択的にエッチングできる物質で構成されることが好ましい。例えば、平坦化層200は、底部減反射コーティング（bottom anti-reflective coating、BARC）などのスピン−オン減反射コーティング（spin-on anti-reflective coating）で構成することができる。
【００７３】
選択的形成可能層120と同様に、選択的形成可能層220は、任意の既知のフォトレジストを含むフォトレジストで構成されているなど、感光性であることが好ましい。さらに、他の実施形態では、層220は、ナノ−インプリント・リソグラフィー（nano-imprint lithography）でパターンニングするのに適したレジストで構成することができる。
【００７４】
いくつかの好ましい実施形態では、平坦化層200を省略して、選択的形成可能層220を、スペーサー175の上、および周辺に、直接、形成することができる。このようなスキームは、層220に完全な状態でパターンが明確に形成でき、減反射コーティングの解像度の向上特性が要求されない場合に用いることができる。例えば、選択的形成可能層220を構成する物質が十分に反射しない場合は、減反射コーティングを省略することができる。
【００７５】
図１２では、感光層220は、感光層120のパターン化を行ったフォトリソグラフィー技術と同じフォトリソグラフィー技術などを用いてパターン化することができる。そして、パターン230は、感光層220に構成される。パターン230が周辺部104のマスク構造として用いられている場合は、図に示したように、配列部102の感光層220は覆われていないことが望ましい。前述のように、パターン177に隣接していると説明したが、パターン230はパターン177と部分的に重複しても良いし、完全に重複しても良く、あるいは、完全にパターン177と分離していても良い。従って、これらのパターンに異なるリファレンス番号（177および230）を用いているのは、これらが、本来は、別個のステップにおいて形成されるためである。
【００７６】
好ましくは、パターン177が、それを形成するために用いられたフォトリソグラフィー技術の最小ピッチ、もしくは、限界解像度よりも小さいピッチもしくは構造を有するが、パターン230は、好ましくは、それを形成するために用いられたフォトリソグラフィー技術の最小ピッチ以上、もしくは、限界解像度以上の大きさのピッチもしくは構造を有する。当然ながら、周辺部104のパターン230は、ランディングパッド、トランジスタ、局所的な相互接続（local interconnects）などを形成するために用いることができる。
【００７７】
好ましい実施形態による方法の第四段階では、パターン177およびパターン230は、スペーサーの一段下の層（level）で統合され、同時に基盤110へ転写される。
【００７８】
図１３に示すように、パターン230は、スペーサー175のパターン177と同じ層に転写することができる。保護層210中の周辺部構造を明確化するため、および、配列構造を開放するために、異方性BARCエッチングを行う。感光層220で保護されていない保護層210の一部は、好ましくは、異方性エッチングを用いて、例えばHBr/O2プラズマ、もしくは、SO2含有プラズマなどを用いて、選択的にエッチングするのが好ましい。このエッチングは、酸化物のスペーサー175の周辺の保護層200を優先的に除去し、それによって、これらのスペーサー175を露出させる。
【００７９】
図１４〜１６に示すように、第二ハードマスク層および第三ハードマスク層を、パターン177およびパターン230を第一マスク層160に転写するため、つまり第一マスク層160に混合されたパターンを形成するためにエッチングする。図１４に関して、パターン177およびパターン230は、最初に両方とも第二ハードマスク層150に転写される。ここで、第二ハードマスク層150はアモルファスシリコンで形成され、好ましくは、HBrおよびCl2含有プラズマを用いるなどして異方性エッチングされる。このようなエッチングは、好ましくは、アモルファスシリコンを、酸化ケイ素スペーサー175および酸化ケイ素第三ハードマスク層155をエッチングする速度の、約5倍以上の速度で、より好ましくは約10倍以上の速度でエッチングすることができる。
【００８０】
図１５に示すように、第一パターン177および第二パターン230は、洗浄される。前述のとおり、フォトレジスト220およびDARC層210を形成している炭素物質は、エッチング用の化学物質と接触することによって重合する可能性がある。例えば、第二ハードマスク層150のHBr/Cl2エッチングは、層220および層210の部分的な重合の原因となり、第二ハードマスク層150の構造の周辺に残渣を残しておくと、均質ではなく望ましくない構造を有するパターンができる原因となる。従って、好ましくは、パターン177およびパターン230を、有機物もしくは炭素含有物を除去することによって洗浄する。有機物の除去もしくは炭素の除去（carbon strip）は、O2プラズマを用いた等方性エッチングなどを用いて行われる。
【００８１】
図１６に示すように、パターン177およびパターン230は、次に両方とも第三ハードマスク層155に転写される。ここで、第三ハードマスク層155はLSOで形成され、好ましくは、フルオロカーボンプラズマなどを用いた異方性エッチングが施される。フルオロカーボンプラズマは、好ましくは、C4F8、CH2F2、ArおよびO2を含み、酸化ケイ素およびアモルファスカーボンを同じ速度でエッチングすることができ、より好ましくは、アモルファスシリコン層150をエッチングする速度の約10倍以上の速度で、酸化ケイ素をエッチングすることができる。
【００８２】
図１７に示すように、パターン177およびパターン230は、第一マスク層160に転写される。この転写は、好ましくは、第一マスク層160の異方性エッチング（SO2含有プラズマを用いたものが好ましい）によって行う。その他の好ましいエッチング用化学物質には、Cl2/O2含有プラズマ、HBr/O2/N2含有プラズマ、もしくはSiCl4/O2/N2/HBr含有プラズマ、またはSiCl4/O2含有プラズマが含まれる。前述のとおり、ハードマスク層150および155に対して、第一マスク層160のアモルファスカーボンへの良好な選択性を有することが見出されているため、SO2含有プラズマを用いるのが好ましい。従って、後から基板110に効果的に（特に、選択的なエッチング用化学物質を用い、第一マスク層160をパターンの転写が完了するまで摩滅することなく、複数の物質の基板を通して）マスクパターンを転写するのに十分な厚みの層で第一マスク層160を形成することができる。
【００８３】
図１８に示すように、第一マスク層160に転写された後、パターン177およびパターン230は、層160をマスクとして用いて基板110に転写される。第一マスク層160および基板110として通常用いられる物質（それぞれ、アモルファスカーボンおよびアモルファスシリコン、またはケイ素化合物など）とは異なる物質を用い、基板110の物質（1種類以上）をエッチングするのに適したエッチング用化学物質を用いて、パターン転写を容易に行うことができる。例えば、CF4、CHF3および/またはNF3含有プラズマを含むフルオロカーボンエッチングは、窒化ケイ素をエッチングするのに用いることができ、CF4、CHF3、CH2F2および/またはC4F8含有プラズマを含むフルオロカーボンエッチングは、酸化ケイ素をエッチングするのに用いることができ、HBr、Cl2、NF3、SF6および/またはCF4含有プラズマエッチングは、ケイ素をエッチングするのに用いることができる。さらに、当業者は、容易に、他の基板物質（アルミニウム、遷移金属、および、遷移金属の窒化物を含む伝導体など）用の適切なエッチング用の化学物質を決定することができる。例えば、アルミニウム基板は、フルオロカーボンエッチングを用いてエッチングすることができる。
【００８４】
当然、基板110は異なる物質の層を含み、一種類の化学物質が全ての異なる物質をエッチングするのに十分でない場合は、一連の異なる化学物質（好ましくは乾式エッチング用の化学物質）を、これらの異なる層を通してうまくエッチングするのに用いることができる。用いる一種類以上の化学物質によって、スペーサー175およびハードマスク層150もエッチングされることがあるということも理解されたい。しかしながら、第一マスク層160にアモルファスカーボンを用いると、従来のエッチング用の化学物質（特にケイ素含有物質のエッチングに用いられる化学物質）に対して良好な耐性が得られる。従って、第一マスク層160を、基板の複数の層を通してエッチングするためのマスク、もしくは、縦横比が大きい溝を形成するためのマスクとして効果的に用いることができる。さらに、ピッチダブリングを行ったパターン177と、従来のリソグラフィーで構成されたパターン230を、同時に、基板110もしくは基板110のそれぞれの層に、1回のエッチングステップで転写することもできる。
【００８５】
ある実施形態では、一連の基板の層110a〜110dを様々なエッチング用化学物質（好ましくは、様々な層を異方性エッチングするもの）を用いてエッチングすることができる。シリサイド層110aは、Cl2/CF4プラズマを用い、約3〜10mTorrの圧力、約200〜300ワットの電源電力、約50〜100ワットのバイアス電力（bias power）でエッチングできる。ポリシリコン層110bは、HBr/Cl2プラズマを用い、約10〜30mTorrの圧力、約300〜500ワットの電源電力、約20〜50ワットのバイアス電力でエッチングできる。酸化物−窒化物−酸化物（ONO）複合層110cは、CF4/CH2F2/Heプラズマを用い、約5〜10mTorrの圧力、約600〜1000ワットの電源電力、約200〜400ワットのバイアス電力でエッチングできる。また、ポリシリコン層110dは、HBr/He/O2プラズマを用い、約40〜80mTorrの圧力、約250〜400ワットの電源電力、約50〜100ワットのバイアス電力でエッチングできる。
【００８６】
図１９に示すように、いくつかの好ましい実施形態では、パターン177およびパターン230を基板110に転写するために第一マスク層160を用いる前に、スペーサー175を除去することができる。この除去は、好ましくは、スペーサー175を選択的にエッチングすることによって行う。例えば、酸化ケイ素を含むスペーサー175の場合は、スペーサーの除去を、湿式バッファードオキサイドエッチングやCH2F2/C4F8/Ar/O2プラズマを用いた乾式エッチングなどの、湿式もしくは乾式のエッチングを用いて行うことができる。前述のとおり、このスペーサーの除去によって、パターン177および230を形成する構造の輪郭の（特に構造が基板110のエッチングに最適な高さよりも高いとき）ひずみをとること、および/または、安定化させることが可能になる。
【００８７】
図２０は、基板110のエッチングを行って得られた構造を示したものである。前述のとおり、基板110は、パターン177および230をエッチングすることができる任意の一種類以上の物質の層とすることができる。基板110の組成は、形成しようとする電気デバイスなどによる。そのため、図１９では、基板110は、シリサイド層110a、ポリシリコン層110b、酸化物−窒化物−酸化物（ONO）複合層110c、および、フローティングゲート（FG）ポリシリコン層110dをふくむ。図の右側では、一連の層はソースセレクトゲート（select gate）（SG）コントロールライン110eを形成している。SGコントロールライン110eはパターン230を用いて形作られるため比較的大きな限界寸法を有するが、全ての図説された構造は、配列部分に位置していることに留意されたい。このような層の配置はNANDフラッシュメモリのコントロールゲートスタックなどを形成するのに有効に用いることができる。
【００８８】
エッチングされた表面はエッジ粗さ（edge roughness）が非常に低いことに注意されたい。さらに、配列中に形成された溝は、100nmの最低ピッチ（構造の大きさが50nm）で描かれていても、非常に高い均一性を有する。有利なことに、図示された構造において約100nmよりも顕著に大きい幅（約250nmなど）を有することのできる周辺部においても明確で滑らかなラインを形成することができ、このような結果が得られる。
【００８９】
好ましい実施形態によるパターンの形成に、いくつもの利点があることは明らかである。例えば、第二ハードマスク層150および第三ハードマスク層155を低い温度（約550℃より低い温度、より好ましくは約400℃より低い温度）で付着させることができ、アモルファスカーボン層160の構造的および化学的な完全性を保つことができる。さらに、第三ハードマスク層155は、覆っている物質のエッチングに用いる化学物質からアモルファスカーボン層160を保護する緩衝とすることができる。有利なことに、第三ハードマスク層 155は、アモルファスカーボン層160を好ましくなくエッチングすることなく、覆っているパターンを除去することができる。従って、パターンをよりよく形成でき、重合した有機物などの好ましくない物質を効果的に除去できる。
【００９０】
さらに、異なるサイズの構造を有する複数のパターンを、基板に転写する前に一つの最終的なマスク層に統合するため、重複するパターンを基板に容易に転写することができる。従って、ピッチダブリングで構成された構造と従来のフォトリソグラフィーによって構成された構造を、互いに簡単につなげることができる。その上、図２０で実証されるように、ラインエッジ粗さが非常に低いと同時に、非常に小さい構造を形成することができる。理論に限定されるものではないが、このようにラインエッジ粗さが低いのは、層140および層160を用いたためであると考えられる。スペーサー175の形成、および、パターン177およびパターン230を暫定層140から第一マスク層160に転写し、その後基板110へ転写するための複数の異方性エッチングの実施によって、パターン177およびパターン230を構成する構造の表面が有効に平滑化されたと考えられる。さらに、本明細書に開示した好ましいアモルファスカーボンエッチング用の化学物質は、内在するアモルファスカーボン層（層140および160など）がエッチングされる深さと比較して、薄いハードマスク層（層130、150および155など）用いることを可能にする。この利点によって、層140および層160がより容易かつ効果的にエッチングされる。その上、ハードマスク層130、150および155などが深くエッチングされる必要がないため、ハードマスク層を覆っている層（例えば、図５のフォトレジスト層）の同一性とエッチング選択性への要求が軽減される。
【００９１】
図説された処理フローを様々に修正することができることも、理解される。例えば、マンドレルの壁面に沿って形成されたスペーサーによってパターンが形成されるので、ピッチマルチプリケーションで形成されたパターンは、通常、クローズドループを形成する。その結果、ピッチマルチプリケーションで形成されたパターンは導電線を形成するのに用いられ、好ましくは、追加的な処理ステップが、それぞれのループが二つの接続されていないラインを形成するように、これらのループの終点を切断するために用いられる。例えば、この処理は、マスクの保護されていない終点部分をエッチングによって除去する間、維持すべきライン部分の周辺に保護マスクを形成することによって行うことができる。ループの終点部分を切断するための好ましい方法は、Tran et alのU.S. Patent Application No. 10/931,771（2004年8月31日出願）に開示され、開示されている全ての内容は、参照することにより本明細書に含まれる。
【００９２】
ゲートコントロールスタックの形成に加え、好ましい実施形態は、相互連結線、および付随する集積回路構造（ランディングパッドなど）を形成するために用いることができる。図２１Ａおよび２１Ｂは、個々の導電性の相互連結線を形成するために、ループの終点に、そのエッチング方法を施した後の集積回路の平面図である。図２１Ａは、個々の相互連結線にランディングパッドを有するループの終点を示し、一方、図２１Ｂは、相互連結線の他方の終点を示す。当然のことながら、二つの図の倍率は異なる。相互連結線およびランディングパッドを構成するための方法は、Tran et alのU.S. Patent Application No. 10/931,771（2004年8月31日出願）に開示され、開示されている全ての内容は、参照することにより本明細書に含まれる。
【００９３】
パターン177のピッチは、二分割以上が可能であることも当然理解される。例えば、パターン177は、スペーサー175の周辺にスペーサーを形成し、その後スペーサー175を除去した後、もともとはスペーサー175の周辺部であったスペーサーの周りにスペーサーを形成することなどによって、さらにピッチマルチプリケーションを行うことができる。更なるピッチマルチプリケーションの例示的方法は、Lowrey et alのU.S. Patent No. 5,328,810で考察されている。さらに、好ましい実施形態は、ピッチマルチプリケーションで形成された構造と従来のフォトリソグラフィーによって形成された構造の両方を有するパターンの形成に有効に適用することができるが、パターン177および230の両方がピッチマルチプリケーションで構成されたものとすることができるし、異なる度合いでピッチマルチプリケーションされたものとすることもできる。
【００９４】
必要であれば、さらに、パターン177およびパターン230の二種類以上のパターンを、第一マスク層160に統合することも可能である。このような場合においては、層140と層160との間に追加的なマスク層を付着させることができる。例えば、パターン177およびパターン230を、ハードマスク層150の上を覆っている追加的なマスク層に転写することができ、その後、パターン177およびパターン230を保護するため、上を覆っている感光性の層に新しいパターンを構築するため、および、パターンを基板110に転写するために、図１１〜１６で説明した一連の手順を行うことができる。付加的なマスク層は、好ましくは、ハードマスク層150、ならびに、付加的なマスク層に転写された後のパターン177およびパターン230を取り囲んでいる保護層に対して、選択的にエッチングできる物質を含む。
【００９５】
加えて、好ましい実施形態は、集積回路を作成する過程において、縦方向に境界を接するか、または境界を接しておらず縦方向に分離されている、複数の層もしくは垂直な水平面（vertical levels）において、ピッチマルチプリケーション構造を形成するために複数回用いることができる。このような場合、パターン化される個々の層が基板110を形成する可能性もあるし、様々な層120〜220がパターン化される個々の層の上に形成される可能性もある。当然、これまでに述べた特定の組成物および様々な層120〜220の高さは、適用する特定のものに応じて様々である。例えば、層160の厚さは、基板110の同一性（基板の化学的組成、基板が一層からなるか複数の層を含むかということ、形成しようとする構造の深さなど）、ならびに、使用可能なエッチング用化学物質に応じて様々である。ある場合においては、層120〜220の一つ以上を省略することができるし、付加することもできる。例えば、ハードマスク層150および/または155が基板110にパターンを適切に転写するのに十分である場合には、層160を省略することができる。
【００９６】
また、様々なマスク層を通しての「処理」（"processing"）が、好ましくは内在する層のエッチングを含むが、様々なマスク層を通しての処理には、マスク層を構成する層を任意の半導体形成プロセスに用いることを含む可能性がある。例えば、処理には、マスク層を通して内在する層への、イオンインプランテーション（ion implantation）、拡散ドーピング（diffusion doping）、付着、もしくは湿式エッチングなどを含む可能性がある。さらに、マスク層を化学機械研磨（chemical mechanical polishing、CMP）を停止するか、その障壁とするために用いることができるし、2005年3月28日に出願したU.S. Provisional Patent Application No. 60/666,031（そこで開示されている全ての内容は、参照することにより本明細書に含まれる）に開示されているように、平坦化と内在する層のエッチングの両者を行うことができるよう、任意の層に対してCMPを行うこともできる。
【００９７】
従って、当業者は、本発明の範囲から逸脱することなく、上記の方法や構造に対して、様々なその他の省略、付加および修正を行うことができる。これらの全ての修正や変更は、添付の請求項で明確にしているように、本発明の範囲に含まれる。
【図面の簡単な説明】
【００９８】
発明を限定するものではなく、単に発明を図説するためのものである、好ましい実施形態についての詳細な説明と、添付の図面から、本発明をよく理解することができる。
【図１Ａ】図１Ａ〜１Ｆは、従来のピッチダブリング法によって、導電線を形成するための一連のマスキングパターンの断面の概要の図である。
【図１Ｂ】図１Ａ〜１Ｆは、従来のピッチダブリング法によって、導電線を形成するための一連のマスキングパターンの断面の概要の図である。
【図１Ｃ】図１Ａ〜１Ｆは、従来のピッチダブリング法によって、導電線を形成するための一連のマスキングパターンの断面の概要の図である。
【図１Ｄ】図１Ａ〜１Ｆは、従来のピッチダブリング法によって、導電線を形成するための一連のマスキングパターンの断面の概要の図である。
【図１Ｅ】図１Ａ〜１Ｆは、従来のピッチダブリング法によって、導電線を形成するための一連のマスキングパターンの断面の概要の図である。
【図１Ｆ】図１Ａ〜１Ｆは、従来のピッチダブリング法によって、導電線を形成するための一連のマスキングパターンの断面の概要の図である。
【図２Ａ】図２Ａは、本発明の好ましい実施形態に従って、部分的に形成された集積回路の平面の概要の図である。
【図２Ｂ】図２Ｂ〜２Ｃは、本発明の好ましい実施形態に従って、図２Aの部分的に形成される集積回路の断面の概要の図である。
【図２Ｃ】図２Ｂ〜２Ｃは、本発明の好ましい実施形態に従って、図２Aの部分的に形成される集積回路の断面の概要の図である。
【図３Ａ】図３Ａおよび３Ｂは、本発明の好ましい実施形態に従って、図２の部分的に形成される集積回路に対して、集積回路の配列部分のフォトレジスト層にラインを形成した後の断面の概要の図、および、平面の概要の図である。
【図３Ｂ】図３Ａおよび３Ｂは、本発明の好ましい実施形態に従って、図２の部分的に形成される集積回路に対して、集積回路の配列部分のフォトレジスト層にラインを形成した後の断面の概要の図、および、平面の概要の図である。
【図４Ａ】図４Ａおよび４Ｂは、本発明の好ましい実施形態に従って、図３Ａおよび３Ｂの部分的に形成される集積回路に対して、フォトレジスト層のラインの間のスペースを拡張した後の断面の概要の図、および、平面の概要の図である。
【図４Ｂ】図４Ａおよび４Ｂは、本発明の好ましい実施形態に従って、図３Ａおよび３Ｂの部分的に形成される集積回路に対して、フォトレジスト層のラインの間のスペースを拡張した後の断面の概要の図、および、平面の概要の図である。
【図５】図５は、本発明の好ましい実施形態に従って、図４Ａおよび４Ｂの部分的に形成される集積回路に対して、第一ハードマスク層を通してエッチングした後の断面の概要の図である。
【図６】図６は、本発明の好ましい実施形態に従って、図５の部分的に形成される集積回路に対して、ハードマスク層から暫定層にパターンを転写した後の断面の概要の図である。
【図７】図７は、本発明の好ましい実施形態に従って、図６の部分的に形成される集積回路に対して、ハードマスク層を除去した後の断面の概要の図である。
【図８】図８は、本発明の好ましい実施形態に従って、図７の部分的に形成される集積回路に対して、スペーサー物質の層を付着した後の断面の概要の図である。
【図９Ａ】図９Ａおよび９Ｂは、本発明の好ましい実施形態に従って、図８の部分的に形成される集積回路に対して、スペーサーエッチングを行った後の断面の概要の図、および、平面の概要の図である。
【図９Ｂ】図９Ａおよび９Ｂは、本発明の好ましい実施形態に従って、図８の部分的に形成される集積回路に対して、スペーサーエッチングを行った後の断面の概要の図、および、平面の概要の図である。
【図１０】図１０は、本発明の好ましい実施形態に従って、図９Ａおよび９Ｂの部分的に形成される集積回路に対して、集積回路の配列部分のスペーサーのパターンを残すために暫定層の残余部分を除去した後の断面の概要の図である。
【図１１】図１１は、本発明の好ましい実施形態に従って、図１０の部分的に形成される集積回路に対して、スペーサーを除去可能な平坦化物質で覆って、スペーサーの上にフォトレジスト層を形成した後の断面の概要の図である。
【図１２】図１２は、本発明の好ましい実施形態に従って、図１１の部分的に形成される集積回路に対して、集積回路の周辺部のフォトレジスト層にパターンを形成した後の断面の概要の図である。
【図１３】図１３は、本発明の好ましい実施形態に従って、図１２の部分的に形成される集積回路に対して、フォトレジスト層からスペーサーと同じ層にある平坦化物質にパターンを転写した後の断面の概要の図である。
【図１４】図１４は、本発明の好ましい実施形態に従って、図１３の部分的に形成される集積回路に対して、周辺部分のパターンおよび配列部のスペーサーパターンを、内在するハードマスク層へとエッチングした後の断面の概要の図である。
【図１５】図１５は、本発明の好ましい実施形態に従って、図１４の部分的に形成される集積回路に対して、フォトレジストおよびパターン化された平坦化物質を除去するために、パターン洗浄ステップを行った後の断面の概要の図である。
【図１６】図１６は、本発明の好ましい実施形態に従って、図１５の部分的に形成される集積回路に対して、周辺部分のパターンおよび配列部のスペーサーパターンを、他の内在するハードマスク層へとエッチングした後の断面の概要の図である。
【図１７】図１７は、本発明の好ましい実施形態に従って、図１６の部分的に形成される集積回路に対して、周辺部分のパターンと配列部のスペーサーパターンの両者を第一マスク層への転写した後の断面の概要の図である。
【図１８】図１８は、本発明の好ましい実施形態に従って、図１７の部分的に形成される集積回路に対して、周辺部分のパターンおよびスペーサーパターンの内在する基板への転写を行った後の断面の概要の図である。
【図１９】図１９は、本発明の好ましい実施形態に従って、図１７の部分的に形成される集積回路に対して、スペーサーの除去を行った後であって、基板へのパターンの転写を行う前の断面の概要の図である。
【図２０】図２０は、本発明の好ましい実施形態に従って形成された、部分的に形成された集積回路の、配列部と周辺部両方にエッチングしたパターンを、垂直断面図として走査型電子顕微鏡を通した顕微鏡写真である。
【図２１Ａ】図２１Ａおよび２１Ｂは、本発明の好ましい実施形態に従って形成された、部分的に形成された集積回路の、配列部と周辺部にエッチングしたパターンを、それぞれ平面図として走査型電子顕微鏡を通した顕微鏡写真である。
【図２１Ｂ】図２１Ａおよび２１Ｂは、本発明の好ましい実施形態に従って形成された、部分的に形成された集積回路の、配列部と周辺部にエッチングしたパターンを、それぞれ平面図として走査型電子顕微鏡を通した顕微鏡写真である。
【図１Ａ】
2008536297.tif 000004
【図１Ｂ】
2008536297.tif 000005
【図１Ｃ】
2008536297.tif 000006
【図１Ｄ】
2008536297.tif 000007
【図１Ｅ】
2008536297.tif 000008
【図１Ｆ】
2008536297.tif 000009
【図２Ａ】
2008536297.tif 000010
【図２Ｂ】
2008536297.tif 000011
【図２Ｃ】
2008536297.tif 000012
【図３Ａ】
2008536297.tif 000013
【図３Ｂ】
2008536297.tif 000014
【図４Ａ】
2008536297.tif 000015
【図４Ｂ】
2008536297.tif 000016
【図５】
2008536297.tif 000017
【図６】
2008536297.tif 000018
【図７】
2008536297.tif 000019
【図８】
2008536297.tif 000020
【図９Ａ】
2008536297.tif 000021
【図９Ｂ】
2008536297.tif 000022
【図１０】
2008536297.tif 000023
【図１１】
2008536297.tif 000024
【図１２】
2008536297.tif 000025
【図１３】
2008536297.tif 000026
【図１４】
2008536297.tif 000027
【図１５】
2008536297.tif 000028
【図１６】
2008536297.tif 000029
【図１７】
2008536297.tif 000030
【図１８】
2008536297.tif 000031
【図１９】
2008536297.tif 000032
【図２０】
2008536297.tif 000033
【図２１Ａ】
2008536297.tif 000034
【図２１Ｂ】
2008536297.tif 000035
【手続補正書】
【提出日】平成18年9月19日(2006.9.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集積回路を製造する方法であって、
基板の上に複数のマンドレルを形成するステップ、
前記マンドレルの側壁にスペーサーを形成するステップ、
前記スペーサーによって決定されるスペーサーパターンを形成するために、前記マンドレルをスペーサーに対して選択的に除去するステップ、
平坦な上部表面を形成するために平坦化物質を前記スペーサーの周辺に付着させるステップ、
前記平坦化物質にパターンを形成するステップ、
前記スペーサーのパターンおよび前記平坦化物質中の前記パターンを、内在する上部ハードマスク層に転写し、前記上部ハードマスク層に統合されたパターンを構成するステップ、
前記統合されたパターンを、内在する下部ハードマスク層に転写するステップであって、前記スペーサーパターン、および、前記平坦化物質中の前記パターンを、前記内在する上部ハードマスク層に転写するステップの後であり、かつ、前記統合されたパターンを前記内在する下部ハードマスク層に転写するステップの前には、前記上部ハードマスク層の上に付加的なパターンを形成しないステップ、ならびに、
前記統合されたパターンを、前記基板を覆っているアモルファスカーボンの層に転写するステップ
を含むことを特徴とする方法。
【請求項２】
前記平坦化物質に前記パターンを形成した後であって、前記スペーサーパターンおよび前記平坦化物質中の前記パターンを、前記内在する上部ハードマスク層に転写する前に、露出された表面から有機物を除去するステップを、さらに含むことを特徴とする、請求項１記載の方法。
【請求項３】
前記統合されたパターンを、前記基板に転写するステップをさらに含むことを特徴とする、請求項１記載の方法。
【請求項４】
前記複数のマンドレルを形成するステップが、
フォトレジスト層中の前記マンドレルに対応する構造を、フォトリソグラフィーによって決定するステップ、および、
前記構造によって形成されたパターンを、前記フォトレジスト層の下に内在する暫定層へと転写するステップであって、ここで、前記構造によって形成された前記パターンを転写するステップによって、前記暫定層中の前記マンドレルを明示するステップ
を含むことを特徴とする、請求項１記載の方法。
【請求項５】
前記パターンを前記平坦化物質中に構成するステップが、
前記平坦な上部表面の上にフォトレジスト層を付着させるステップ、
前記フォトレジスト層をパターン化するステップ、および、
前記フォトレジスト層中の前記パターンを、前記平坦化物質へ転写するステップ
を含むことを特徴とする、請求項１記載の方法。
【請求項６】
集積回路を形成するための方法であって、
基板の上に、アモルファスカーボン層を提供するステップ、
前記アモルファスカーボン層の上に、下部ハードマスク層を提供するステップ、
前記下部ハードマスク層の上に、上部ハードマスク層を提供するステップ、
前記上部ハードマスク層の上に、暫定層を提供するステップ、
前記暫定層の上に、第一ハードマスク層を提供するステップ、
前記第一ハードマスク層の上にフォトレジスト層を提供するステップで、前記フォトレジスト層はフォトレジストパターンを有するステップ、
前記フォトレジストパターンを前記第一ハードマスク層に転写するステップ、
前記暫定層に複数の構造および間隙を形成するために、前記フォトレジストパターンを前記暫定層に転写するステップ、
前記暫定層の構造の側壁にスペーサーを形成するステップで、ここでスペーサーを形成するステップは
前記暫定層の構造の周辺および上に、スペーサー物質の層を付着するステップ、ならびに、
前記スペーサー物質の層に異方性エッチングをするステップを含むステップ、
独立のスペーサーを形成するために、前記スペーサーに対して前記暫定層を優先的に除去するステップであって、ここで、前記独立のスペーサーがスペーサーパターンを構成するステップ、
前記スペーサーパターンと同じ層に第二のパターンを形成するステップ、
前記第二のパターンを形成するステップの後に、前記スペーサーパターンおよび前記第二のパターンを、前記上部ハードマスク層に転写するステップ、
前記スペーサーパターンおよび前記第二のパターンを前記上部ハードマスク層へ転写するステップの後に、炭素を除去するステップ、ならびに、
前記炭素を除去するステップの後に、前記スペーサーパターンおよび前記第二のパターンを前記上部ハードマスク層から前記下部ハードマスク層へ転写するステップ、
を含むことを特徴とする方法。
【請求項７】
前記フォトレジスト層を提供するステップが、
フォトリソグラフィーを行うステップであって、ここで、前記独立のスペーサーのピッチは、前記フォトレジストパターンを形成するために用いたフォトリソグラフィー技術の限界ピッチよりも小さいステップ
を含むことを特徴とする、請求項６記載の方法。
【請求項８】
前記第二のパターンを形成するステップが、
平坦化層を前記スペーサーの周辺に付着するステップ、
他のフォトレジスト層を前記平坦化層の上に付着するステップ、ならびに、
前記他のフォトレジスト層に前記第二のパターンを形成するステップ
を含むことを特徴とする、請求項６に記載の方法。
【請求項９】
前記第二のパターンを形成するステップが、
前記スペーサーパターンと同じ層に前記第二のパターンを形成するために、前記第二のパターンを前記平坦化層に転写するステップを、さらに含むことを特徴とする、請求項８記載の方法。
【請求項１０】
前記スペーサーパターンおよび前記第二のパターンを、前記下部ハードマスク層から前記アモルファスカーボン層に転写するステップを、さらに含むことを特徴とする、請求項６記載の方法。
【請求項１１】
前記スペーサーパターンおよび前記第二のパターンを、前記アモルファスカーボン層から前記基板に転写するステップを、さらに含むことを特徴とする、請求項１０記載の方法。
【請求項１２】
前記基板をエッチングするステップの前に、選択的に前記スペーサーを除去するステップを、さらに含むことを特徴とする、請求項１１記載の方法。
【請求項１３】
少なくとも前記スペーサーに対して垂直方向に広がっている第一および第二の間隔をあけた層の間では、前記スペーサーは間隔を空けていて、互いにほとんど平行に広がっていることを特徴とする、請求項６に記載の方法。
【請求項１４】
前記暫定層がアモルファスカーボンで構成されることを特徴とする、請求項６に記載の方法。
【国際調査報告】
2008536297.tif 000036
2008536297.tif 000037
2008536297.tif 000038