(57)【要約】  位相持続アジャイル信号発生方法、機器、および／またはコンピュータプログラム製品は、直接ディジタルシンセサイザ（ＤＤＳ)クロック速度を提供し、所望の出力周波数のための周波数同調ワード（ＦＴＷ)を提供し、所望のＤＤＳ更新速度のためのＤＤＳ更新を提供し、所望のＤＤＳ更新速度のための等価周波数最下位ビット（ＬＳＢ)を提供し、ＬＳＢアキュムレータの現在位相を提供し、ＤＤＳクロック速度、ＦＴＷ、ＤＤＳへのＤＤＳ更新速度、所望のＤＤＳ更新速度のための等価ＬＳＢ、およびＬＳＢアキュムレータの現在位相に基づいて、所望の出力周波数のコヒーレント位相を生成する。コヒーレント位相は、ＦＴＷとＬＳＢアキュムレータの現在位相とを乗算して得られた結果の小数部分とし得る。【選択図】図１
2008522505.tif 000002
【特許請求の範囲】
【請求項１】
位相持続アジャイル信号発生方法であって、
直接ディジタルシンセサイザ（ＤＤＳ)クロック速度を提供し、
所望の出力周波数のための周波数同調ワード（ＦＴＷ)を提供し、
所望のＤＤＳ更新速度のためのＤＤＳ更新を提供し、
前記所望のＤＤＳ更新速度のための等価周波数最下位ビット（ＬＳＢ)を提供し、
ＬＳＢアキュムレータの現在位相を提供し、
少なくとも、前記ＤＤＳクロック速度、ＦＴＷ、前記ＤＤＳへのＤＤＳ更新速度、前記所望のＤＤＳ更新速度のための等価ＬＳＢ、および前記ＬＳＢアキュムレータの現在位相に基づいて、前記所望の出力周波数のコヒーレント位相を生成することと、を含む方法。
【請求項２】
前記等価周波数を提供するステップは、前記ＦＴＷの前記ＬＳＢに前記ＤＤＳクロック速度を乗算し、および前記ＤＤＳ更新速度で除算することにより、前記所望のＤＤＳ更新速度の前記等価周波数ＬＳＢを取得することをさらに含む請求項１に記載の方法。
【請求項３】
前記現在位相を提供するステップは、前記ＬＳＢアキュムレータの前記現在位相を前記所望のＤＤＳ更新のための前記等価周波数ＬＳＢに加算することをさらに含む請求項１に記載の方法。
【請求項４】
前記コヒーレント位相を生成するステップは、前記ＦＴＷに前記ＬＳＢアキュムレータの前記現在位相を乗算し、およびその結果の小数部分を利用することにより、前記コヒーレント位相を生成することをさらに含む請求項１に記載の方法。
【請求項５】
前記コヒーレント位相の前記小数部分は、３６０度からなるフルサイクルの何分の一かであるところの、前記コヒーレント位相の部分である請求項４に記載の方法。
【請求項６】
等価アキュムレータと、
前記等価位相アキュムレータに通信可能に接続された直接ディジタルシンセサイザ（ＤＤＳ)とを備えた、位相持続アジャイル信号発生装置であって、
前記位相持続アジャイル信号発生装置は、前記ＤＤＳが別の出力周波数にプログラムされ、かつ次いで元の周波数に戻ったとき、前記ＤＤＳの出力周波数を位相追跡して前記ＤＤＳの出力周波数の時間連続位相を維持するよう構成されている装置。
【請求項７】
前記等価アキュムレータは、最下位ビット（ＬＳＢ)アキュムレータを備えている請求項６に記載の装置。
【請求項８】
前記ＬＳＢアキュムレータは、
周波数同調ワード（ＦＴＷ)をプログラミングするためのプログラマブルなレジスタと、
加算論理回路と、
所望のＤＤＳ更新速度のためのＤＤＳ更新が発生した時に現在位相を格納するためのレジスタとを備えている請求項７に記載の装置。
【請求項９】
前記加算論理回路は、前記所望のＤＤＳ更新速度のための等価周波数ＬＳＢの信号を受信する請求項８に記載の装置。
【請求項１０】
前記装置は、前記周波数同調ワードの最下位ビットに直接ディジタルシンセサイザクロック速度を乗算し、および直接ディジタルシンセサイザ更新速度で除算することにより、所望のＤＤＳ更新速度用の等価周波数最下位ビットを取得するように構成されている請求項６に記載の装置。
【請求項１１】
前記装置は、前記最下位ビットアキュムレータの現在位相を所望のＤＤＳ更新のための前記等価周波数最下位ビットに加算するように構成されている請求項７に記載の装置。
【請求項１２】
前記装置は、前記周波数同調ワードに前記ＬＳＢアキュムレータの現在位相とを乗算し、およびその結果の小数部分を利用することにより、コヒーレント位相を生成するように構成されている請求項６に記載の装置。
【請求項１３】
前記コヒーレント位相の小数部分は、フルサイクルが３６０度からなる場合に、フルサイクルの何分の一かであるところの、前記コヒーレント位相の部分である請求項１１に記載の装置。
【請求項１４】
直接ディジタルシンセサイザ（ＤＤＳ)クロック速度を提供するステップと、
所望の出力周波数のための周波数同調ワード（ＦＴＷ)を提供するステップと、
所望のＤＤＳ更新速度のためのＤＤＳ更新を提供するステップと、
所望のＤＤＳ更新速度のための等価周波数最下位ビット（ＬＳＢ)を提供するステップと、
ＬＳＢアキュムレータの現在位相を提供するステップと、
前記ＤＤＳクロック速度、ＦＴＷ、前記ＤＤＳへのＤＤＳ更新速度、前記所望のＤＤＳ更新速度のための等価ＬＳＢ、および前記ＬＳＢアキュムレータの現在位相に基づいて、前記所望の出力周波数のコヒーレント位相を生成するステップとを実行するための位相持続アジャイル信号発生命令を有するコンピュータ読取可能媒体を含むコンピュータプログラム製品。
【請求項１５】
前記等価周波数を提供するステップは、前記ＦＴＷの前記最下位ビットに前記ＤＤＳクロック速度を乗算し、および前記ＤＤＳ更新速度で除算することにより、前記所望のＤＤＳ更新速度のための前記等価周波数最下位ビットを取得することをさらに含む請求項１４に記載のコンピュータプログラム製品。
【請求項１６】
前記現在位相を提供するステップは、前記ＬＳＢアキュムレータの前記現在位相を所望のＤＤＳ結果のための前記等価周波数最下位ビットに加算することをさらに含む請求項１４に記載のコンピュータプログラム製品。
【請求項１７】
前記コヒーレント位相を生成するステップは、前記ＦＴＷに前記ＬＳＢアキュムレータの前記現在位相を乗算し、およびその結果の小数部分を利用することにより、前記コヒーレント位相を生成することをさらに含む請求項１４に記載のコンピュータプログラム製品。
【請求項１８】
前記コヒーレント位相の前記小数部分は、フルサイクルが３６０度からなる場合に、フルサイクルの何分の一かであるところの、前記コヒーレント位相の部分である請求項１７に記載のコンピュータプログラム製品。
【請求項１９】
コヒーレント位相アルゴリズムコードをさらに含む請求項１４に記載のコンピュータプログラム製品。
【請求項２０】
位相コヒーレンシーシミュレーションコードと位相アキュムレータコードのための自動テストベンチとをさらに含む請求項１４に記載のコンピュータプログラム製品。
【発明の詳細な説明】
【関連文献との相互参照】
【０００１】
本明細書は、米国仮特許出願第６０／６３１,６０２号明細書（２００４年１１月３０日出願）の利益を主張するものであり、参照により本明細書に組み込まれている。
【技術分野】
【０００２】
本発明は、全体的に、信号生成方法および装置、より詳細には、位相持続アジャイル信号発生方法、機器、および／またはコンピュータプログラム製品に関する。
【背景技術】
【０００３】
信号周波数生成は、直接（direct:ダイレクト）ディジタル周波数合成、位相同期ループ周波数合成、フラクショナル−Ｎ周波数合成などを含むいくつかの方法で達成できる。ここ最近の集積回路技術の進歩により、信号周波数の生成に、直接ディジタルシンセサイザ（direct digital synthesizers :ダイレクトディジタルシンセサイザ （以下ＤＤＳと称する。）)が広く使用されるようになってきた。これらＤＤＳは、高い解像度および精度を有するプログラム可能なアナログ出力波形を生成し、かつ出力周波数の間を素早く切り替えることができる。ＤＤＳは、波形の数ポイントをディジタルフォーマットで格納していて、波形を生成する時にはこれらを呼び出すことにより、波形を生成する。ＤＤＳが１つの波形を完了する速度（rate : レイト）によって、出力周波数が決まる。
【０００４】
ＤＤＳ出力周波数の変更は、位相アキュムレータの位相増分を変更することによって行われる。位相増分により、ＤＤＳがディジタル／アナログ変換器（ＤＡＣ)に送信するデータポイント間のいくつのデータポイントをＤＤＳがスキップするかが決まる。ＤＤＳは、スキップ値を累算して、ＤＡＣに送信される値を決定する。このアキュムレータは、以前にプログラムされたすべての周波数の履歴を有する。ＤＤＳ出力周波数が第１の周波数から実質的により高いまたはより低い第２の周波数に変更され、その後で第１の周波数に戻った場合には、２回目に発生した第１の周波数は、通常、１回目に発生した第１の周波数と同じ位相となっていない。その原因は、以前のすべての周波数の履歴が、ＤＤＳのアキュムレータ内に格納されているためである。ＤＤＳを他の任意の出力周波数にプログラムしてある場合には、ＤＤＳの出力周波数の位相を追跡して、ＤＤＳ出力周波数の時間連続位相を維持することが望ましいであろう。ＤＤＳ出力周波数を先のＤＤＳ出力周波数に再プログラムすると、まるで元の周波数から離脱しなかったかのように、位相が連続的となるであろう。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、位相持続アジャイル信号発生方法（a phase persistent agile signal source method : 位相が変化せず、種々の状況に対応又は対処する能力を有する信号発生方法） 、機器、および／またはコンピュータプログラム製品が必要となる。
【課題を解決するための手段】
【０００６】
本発明の実施形態は、位相持続アジャイル信号発生方法、機器、および／またはコンピュータプログラム製品を提供する。位相持続アジャイル信号発生方法、機器、および／またはコンピュータプログラム製品は、直接ディジタルシンセサイザ（ＤＤＳ)クロック速度（clock rate）を提供し、所望の出力周波数のための周波数同調ワード（frequency tuning word : ＦＴＷ)を提供し、所望のＤＤＳ更新速度（update rate）のためのＤＤＳ更新を提供し、所望のＤＤＳ更新速度のための等価周波数（equivalent frequency）最下位ビット（ＬＳＢ)を提供し、ＬＳＢアキュムレータの現在の位相（current phase）（以下、現在位相という。）を提供し、ＤＤＳクロックレイト、ＦＴＷ、ＤＤＳへのＤＤＳ更新レイト、所望のＤＤＳ更新レイトのための等価ＬＳＢ、およびＬＳＢアキュムレータの現在位相に基づいて、所望の出力周波数のコヒーレント位相（coherent phase : ある信号が他の信号と固定した関係にある位相）を生成する。
【０００７】
ＤＤＳ更新速度は、ＤＤＳクロック速度の約数である。使用できる最大ＤＤＳ更新速度を、適応可能なすべての内部ＤＤＳレジスタに書き込むのに必要な時間、およびＤＤＳ更新コマンドがＤＤＳの出力に伝播するのに必要な時間によって決めることができる。所望のＤＤＳ更新速度の等価周波数ＬＳＢは、ＦＴＷのＬＳＢ（通常は１）にＤＤＳクロック速度を乗算して、ＤＤＳ更新速度で除算することによって取得することができる。ＬＳＢアキュムレータの現在位相と等価周波数ＬＳＢとを加算したものが、ＬＳＢアキュムレータの現在位相とすることができる。コヒーレント位相は、ＦＴＷとＬＳＢアキュムレータの現在位相との乗算から得られた積の端数部分または小数部分（fractional portion：フラクショナルポーション）とすることができる。コヒーレント位相の小数部分は、ＤＤＳ内の位相レジスタのサイズすなわち桁数に合わせてＬＳＢが切り捨てられた、３６０度より小さい積の部分とすることができる。
【発明を実施するための最良の形態】
【０００８】
本発明の実施形態は、位相持続アジャイル信号発生方法、機器、および／またはコンピュータプログラム製品である発明である。本明細書に開示されている本発明は、勿論、多くの異なる形での実施形態が可能である。本発明の好ましい実施形態を、図に示しかつ、以下、詳細に説明する。しかし、本明細書で開示したものは、本発明の原理の例示であり、本発明は例示した実施形態に限定されるものではないことを理解されたい。
【０００９】
図面を参照して説明すると、図１は、本発明の実施形態による位相持続アジャイル信号発生回路１００を示している。位相持続アジャイル信号発生回路１００は、等価（相当ともいう。：equivalent）位相アキュムレータ１５０とＤＤＳ１７０とを含む。位相持続アジャイル信号発生回路１００を、ＤＤＳプロセスの限度内において任意のおよびすべての周波数に対して位相追跡を実行できるよう構成してもよい。これにより、それぞれの周波数は、ＤＤＳが他の任意の周波数にプログラムされている間、それぞれの時間連続位相を維持することが可能となる。周波数が先の周波数に再プログラムされた場合、まるで元の周波数から離脱しなかったかのように、位相は連続的となる。  
【００１０】
位相持続アジャイル信号発生回路１００を、ユーザの要望により、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、ディジタル信号処理マイクロプロセッサ、複数の離散的ディジタル論理ブロック回路、ソフトウェア、これらの組合せなどの形態の回路として構成することができる。ＤＤＳ１７０を、任意の所望のＤＤＳ回路の形態で構成できる。ＤＤＳ１７０には、位相アキュムレータ、位相／振幅変換回路、およびディジタル／アナログ変換器（ＤＡＣ)を含ませることができる構成要素を有する。ＤＤＳ１７０は、所望の周波数の出力信号を生ずる。この所望の出力周波数は、基準クロック周波数および周波数レジスタ内にプログラムされた２進数に依存する。この２進数は、周波数同調ワード（ＦＴＷ)１３２と呼ばれる。ＦＴＷの信号１３２は、位相アキュムレータに主要入力信号を供給する。位相／振幅回路にルックアップテーブルを使用する場合には、位相アキュムレータは、ルックアップテーブルの位相（位相角)アドレスを計算する。ルックアップテーブルは、その位相（位相角)アドレスに対応する振幅のディジタル値を出力する。
【００１１】
ＤＡＣは、振幅のディジタル値を、これに対応するアナログ電圧値または電流値に変換する。たとえば、固定周波数の正弦波を生成するためには、定数値（たとえば、ＦＴＷ１３２によって決められた位相増分）を、各クロックサイクル毎に位相アキュムレータに加える。位相増分が大きいと、位相アキュムレータは、ルックアップテーブルでの処理を迅速に進めて、高周波数の出力波形を生成する。位相増分が小さいと、位相アキュムレータは、より多くの処理回数を経て、より低い周波数の出力波形を生成する。
【００１２】
等価位相アキュムレータには、ＦＴＷ１３２をプログラミングするためのプログラマブルレジスタを含ませることができる。等価位相アキュムレータは、ＤＤＳ１７０が生成できる最低周波数の位相を追跡するための、加算（ＡＤＤ)論理回路１１２とレジスタ（ＲＥＧ)１１４とを備えた、最下位ビット（ＬＳＢ）アキュムレータ１１０を有する。所望のＤＤＳ更新速度のための等価（相当ともいう。：equivalent）周波数ＬＳＢの信号１２２が、ＡＤＤ論理回路１１２に入力信号として供給される。ＬＳＢアキュムレータの現在位相１２４は、ＡＤＤ論理回路１１２内で所望のＤＤＳ更新速度のための等価周波数ＬＳＢ１２２に加算されて、次のＤＤＳ更新のためにＬＳＢアキュムレータの現在位相の信号１２４を生成する。所望のＤＤＳ更新速度Ｍのための等価周波数ＬＳＢ１２２は、ＦＴＷ１３２のＬＳＢとＤＤＳクロック速度１６０とを掛け合わせてすなわち乗算して、ＤＤＳ更新速度で割ったものに等しい。ＬＳＢアキュムレータの現在位相１２４にＦＴＷ１３２を乗算して、コヒーレント位相の信号を生じさせる。コヒーレント位相の小数部分はＤＤＳ１７０の位相レジスタに書き込まれ、ＦＴＷ１３２は周波数レジスタに書き込まれる。ＦＴＷ１３２とＬＳＢ位相アキュムレータの現在位相１２４とを乗算して、ＤＤＳクロック速度、ＦＴＷ、ＤＤＳへのＤＤＳ更新速度、所望のＤＤＳ更新速度用の等価ＬＳＢ、およびＬＳＢアキュムレータの現在位相に基づいて、コヒーレント位相１４０を生じさせる。ＦＴＷの信号１３２、コヒーレント位相の信号１４０、ＤＤＳクロックの信号１６０、およびＤＤＳ更新の信号は、ＤＤＳ１７０に供給される。
【００１３】
ＦＴＷ１３２とＤＤＳ１７０の位相アキュムレータの時間とを乗算して、現在プログラムされている周波数の瞬時位相を作成する。この時間は、ＤＤＳクロックの信号１６０の期間すなわち周期とそのクロック信号の発生数との積である。この機能は、連続的な位相制御を維持するために、等価位相アキュムレータ回路１５０内で繰り返される。ＦＴＷ１３２の乗算は、個別のオペレーションへと抽出することにより、１つの位相アキュムレータが、ＤＤＳ１７０が生成し得る任意の周波数の位相を追跡できるようにする。ＬＳＢアキュムレータ１１０を、ＤＤＳクロック１６０の分数値（a division）で計時してもよい。その理由は、ＤＤＳアキュムレータと同じ速度でＬＳＢアキュムレータ１１０を計時する必要がないしまた現実的ではないからである。ＬＳＢアキュムレータ１１０のサイズすなわち桁数は、ＤＤＳ１７０の位相アキュムレータの桁数に等しい。ＤＤＳ１７０に送信されたＦＴＷ１３２の乗算値とＬＳＢアキュムレータ１１０の現在位相の瞬時値は、これらの値内のすべてのビットを利用して、連続的な位相制御に必要な精密度を維持する。ＦＴＷ１３２のいくつかの最上位ビット（ＭＳＢ)を、それらが乗算器のサイズを減らすのに利用されない場合（常にゼロ)には、ドロップオフ（drop off）することができる。積の小数部分を、ＤＤＳ１７０の位相アキュムレータ内にロードすることができる。ＤＤＳ１７０が位相アキュムレータにロードするためのアクセスを許可しない場合、位相アキュムレータをリセットし、コヒーレント位相の小数部分を、ＤＤＳ１７０の位相オフセットレジスタ内にロードしなければならない。コヒーレント位相の小数部分のＬＳＢをドロップ（drop）して、ＤＤＳ１７０の位相オフセットレジスタのサイズすなわち桁数に一致させることができる。
【００１４】
一例として挙げる下記の表は、アナログデバイス社の商品名ＡＤ９８５８の装置において１０ＭＨｚと４５ＭＨｚとの間で信号を切り換えるために、１０ＭＨｚ信号のための公知のＤＤＳ位相と本発明のコヒーレント位相アルゴリズムによって計算された位相との比較を示している。ＡＤ９８５８は、１ＧＨｚ速度で計時される、３２ビットの位相アキュムレータを含む。公知の位相は、３２ビットレジスタにＦＴＷ１３２を累算することによって生成される。ＦＴＷ１３２は、所望の出力周波数と２３２とを乗算して、その結果を１ｅ９で除算したものに等しい。この例においては、位相ワードを、累算されたＦＴＷの先頭１４ビットと定義する。度で表される位相は、位相ワードに３６０を乗算して、２１４で除算することより、位相ワードから求めることができる。
【００１５】
計算された位相は、本発明の実施形態によるコヒーレント位相アルゴリズムによって生成される。このアルゴリズムにおいては、３２ビットカウンタが、２４０ナノ秒（ｎｓ)毎に２４０ずつ増分する。このカウンタのカウント数に３２ビットのＦＴＷ１３２を乗算して、現在のＦＴＷ１３２用のコヒーレント位相を求める。この乗算は、６３からゼロまでのビットのラベルが付けられた、６４ビットの結果を生成する。３１から１８までのビットは、１４ビットの位相ワードに等しい。この方法では、時間のみを累算するので、位相カウント数に周波数を乗算することにより、２４０ｎｓ間隔で、任意の周波数に対するコヒーレント位相を求めることができる。２４０ｎｓの間隔は、必要なすべてのＤＤＳ１７０レジスタへの書込みの速さおよびＤＤＳ１７０における命令された更新の待ち時間で決まる。より速いカウンタは、ナノ秒毎に１の値まで累算できる。これにより、ナノ秒毎にコヒーレント位相を決定することができる。カウンタの速さおよび／またはその累算される値を変更することにより、任意のインターフェースの速さおよびＤＤＳ１７０の出力待ち時間に対するコヒーレント位相を生成することができる。これにより、この方法を、ＡＤ９８５８のＤＤＳ装置だけでなく、任意のＤＤＳ装置にも適応させることができる。
【００１６】
【表１】
2008522505.tif 000003
【００１７】
本発明の実施形態のコンピュータプログラム製品は、本発明の方法を実行する位相持続アジャイル信号発生命令をコンピュータ読取可能媒体に具体化したものである。図２を参照して説明すると、位相持続アジャイル信号発生命令は、プロセッサによって実行されると、種々のステップ処理２００を実行する。すなわち、この処理では、ＤＤＳクロック速度を提供し（ステップ２１０)、所望のＤＤＳ更新速度用のＤＤＳ更新を提供し（ステップ２２０)、所望の出力周波数用のＦＴＷを提供し（ステップ２３０)、所望のＤＤＳ更新速度用の等価ＬＳＢを提供し（ステップ２４０)、ＬＳＢアキュムレータの現在の位相を決定し（ステップ２５０)、提供されたＦＴＷ用のコヒーレント位相を決定し（ステップ２６０)、ＦＴＷの信号、コヒーレント位相の信号、ＤＤＳクロック速度の信号、およびＤＤＳへのＤＤＳ更新速度の信号を供給し（ステップ２７０)、ＤＤＳクロック速度、ＦＴＷ、ＤＤＳへのＤＤＳ更新速度、所望のＤＤＳ更新速度用の等価ＬＳＢ、およびＬＳＢアキュムレータの現在位相に基づいて、位相コヒーレントのアジャイル信号を生成する（ステップ２８０)ことができる。コンピュータプログラム製品は、上述した位相持続アジャイル信号の発生源の機能を達成する。
【００１８】
本明細書の最後の付属文書Ａは、位相コヒーレンシーシミュレーションコードの一例を示している。付属文書Ｂは、コヒーレント位相アルゴリズムコードの一例を示している。付属文書Ｃは、位相アキュムレータコードのための自動テストベンチの一例を示している。付属書類Ａ、Ｂ、およびＣに示されているコードは、単なる例示であり、ユーザの要望に従って、任意の所望のコードで構成することができる。
【００１９】
要約すると、本発明の実施形態による、位相持続アジャイル信号発生方法、機器、および／またはコンピュータプログラム製品は、ＤＤＳクロック速度を提供し、所望の出力周波数のためのＦＴＷを提供し、所望のＤＤＳ更新速度のためのＤＤＳ更新を提供し、所望のＤＤＳ更新速度のための等価周波数ＬＳＢを提供し、ＬＳＢアキュムレータの現在位相を提供し、ＤＤＳクロック速度、ＦＴＷ、ＤＤＳへのＤＤＳ更新速度、所望のＤＤＳ更新速度のための等価ＬＳＢ、およびＬＳＢアキュムレータの現在位相に基づいて、所望の出力周波数のコヒーレント位相を生成する。
【００２０】
等価周波数を提供するステップを設けることにより、ＦＴＷのＬＳＢ（通常は１）にＤＤＳクロック速度を乗算し、それをＤＤＳ更新速度で除算することにより、所望のＤＤＳ更新速度の等価周波数ＬＳＢを得ることができる。現在位相を提供するステップを設けることにより、ＬＳＢアキュムレータの現在位相を所望のＤＤＳ更新のための等価周波数ＬＳＢに加算することができる。コヒーレント位相を生成するステップを設けることにより、ＦＴＷにＬＳＢアキュムレータの現在位相を乗算し、その結果の小数部分を利用することにより、コヒーレント位相を生成することができる。コヒーレント位相の小数部分は、ＤＤＳ内の位相レジスタのサイズすなわち桁数に合わせてＬＳＢが切り捨てられた、３６０度より小さい積の部分とすることができる。
【００２１】
本発明を好ましい実施形態を参照しながら説明したが、当業者には、本発明の真の精神および範囲から逸脱することなく、様々な変更が行われ、それらの要素を等価物に置き換えてもよいことが理解されよう。さらに、本質的な教示から逸脱することなく、本発明の教示に特定の状況または材料を適応させるよう、多くの修正形態が作られることもある。
【図面の簡単な説明】
【００２２】
【図１】本発明による位相持続アジャイル信号発生装置を示すブロック図である。
【図２】本発明による位相持続アジャイル信号発生装置のプロセスの流れ図である。
【００２３】
2008522505.tif 000004
2008522505.tif 000005
2008522505.tif 000006
2008522505.tif 000007
【００２４】
2008522505.tif 000008
2008522505.tif 000009
2008522505.tif 000010
2008522505.tif 000011
2008522505.tif 000012
【００２５】
2008522505.tif 000013
2008522505.tif 000014
2008522505.tif 000015
2008522505.tif 000016
2008522505.tif 000017
2008522505.tif 000018
2008522505.tif 000019
【図１】
2008522505.tif 000020
【図２】
2008522505.tif 000021
【手続補正書】
【提出日】平成19年10月10日(2007.10.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
位相持続アジャイル信号発生方法であって、
直接ディジタルシンセサイザ（ＤＤＳ)クロック速度を提供し、
所望の出力周波数のための周波数同調ワード（ＦＴＷ)を提供し、
所望のＤＤＳ更新速度のためのＤＤＳ更新を提供し、
前記所望のＤＤＳ更新速度のための等価周波数最下位ビット（ＬＳＢ)を提供し、
ＬＳＢアキュムレータの現在位相を提供し、
少なくとも、前記ＤＤＳクロック速度、ＦＴＷ、前記ＤＤＳへのＤＤＳ更新速度、前記所望のＤＤＳ更新速度のための等価ＬＳＢ、および前記ＬＳＢアキュムレータの現在位相に基づいて、前記所望の出力周波数のコヒーレント位相を生成することと、を含む方法。
【請求項２】
前記等価周波数ＬＳＢを提供するステップは、前記ＦＴＷの前記ＬＳＢに前記ＤＤＳクロック速度を乗算し、および前記ＤＤＳ更新速度で除算することにより、前記所望のＤＤＳ更新速度の前記等価周波数ＬＳＢを取得することをさらに含む請求項１に記載の方法。
【請求項３】
前記現在位相を提供するステップは、前記ＬＳＢアキュムレータの前記現在位相を前記所望のＤＤＳ更新のための前記等価周波数ＬＳＢに加算することをさらに含む請求項１に記載の方法。
【請求項４】
前記コヒーレント位相を生成するステップは、前記ＦＴＷに前記ＬＳＢアキュムレータの前記現在位相を乗算し、およびその結果の小数部分を利用することにより、前記コヒーレント位相を生成することをさらに含む請求項１に記載の方法。
【請求項５】
前記コヒーレント位相の前記小数部分は、３６０度からなるフルサイクルの何分の一かであるところの、前記コヒーレント位相の部分である請求項４に記載の方法。
【請求項６】
等価位相アキュムレータと、
前記等価位相アキュムレータに通信可能に接続された直接ディジタルシンセサイザ（ＤＤＳ)とを備えた、位相持続アジャイル信号発生装置であって、
前記位相持続アジャイル信号発生装置は、前記ＤＤＳが別の出力周波数にプログラムされ、かつ次いで元の周波数に戻ったとき、前記ＤＤＳの出力周波数を位相追跡して前記ＤＤＳの出力周波数の時間連続位相を維持するよう構成されている装置。
【請求項７】
前記等価位相アキュムレータは、最下位ビット（ＬＳＢ)アキュムレータを備えている請求項６に記載の装置。
【請求項８】
前記等価位相アキュムレータは、周波数同調ワード（ＦＴＷ)をプログラミングするためのプログラマブルなレジスタを備え、
前記ＬＳＢアキュムレータは、
加算論理回路と、
所望のＤＤＳ更新速度のためのＤＤＳ更新が発生した時に現在位相を格納するためのレジスタとを備えている請求項７に記載の装置。
【請求項９】
前記加算論理回路は、前記所望のＤＤＳ更新速度のための等価周波数ＬＳＢの信号を受信する請求項８に記載の装置。
【請求項１０】
前記装置は、前記周波数同調ワードの最下位ビットに直接ディジタルシンセサイザクロック速度を乗算し、および直接ディジタルシンセサイザ更新速度で除算することにより、所望のＤＤＳ更新速度用の等価周波数最下位ビットを取得するように構成されている請求項６に記載の装置。
【請求項１１】
前記装置は、前記最下位ビットアキュムレータの現在位相を所望のＤＤＳ更新のための前記等価周波数最下位ビットに加算するように構成されている請求項７に記載の装置。
【請求項１２】
前記装置は、前記周波数同調ワードに前記ＬＳＢアキュムレータの現在位相とを乗算し、およびその結果の小数部分を利用することにより、コヒーレント位相を生成するように構成されている請求項６に記載の装置。
【請求項１３】
前記コヒーレント位相の小数部分は、フルサイクルが３６０度からなる場合に、フルサイクルの何分の一かであるところの、前記コヒーレント位相の部分である請求項１２に記載の装置。
【請求項１４】
直接ディジタルシンセサイザ（ＤＤＳ)クロック速度を提供するステップと、
所望の出力周波数のための周波数同調ワード（ＦＴＷ)を提供するステップと、
所望のＤＤＳ更新速度のためのＤＤＳ更新を提供するステップと、
所望のＤＤＳ更新速度のための等価周波数最下位ビット（ＬＳＢ)を提供するステップと、
ＬＳＢアキュムレータの現在位相を提供するステップと、
前記ＤＤＳクロック速度、ＦＴＷ、前記ＤＤＳへのＤＤＳ更新速度、前記所望のＤＤＳ更新速度のための等価ＬＳＢ、および前記ＬＳＢアキュムレータの現在位相に基づいて、前記所望の出力周波数のコヒーレント位相を生成するステップとを実行するための位相持続アジャイル信号発生命令を有するコンピュータ読取可能媒体を含むコンピュータプログラム製品。
【請求項１５】
前記等価周波数ＬＳＢを提供するステップは、前記ＦＴＷの前記最下位ビットに前記ＤＤＳクロック速度を乗算し、および前記ＤＤＳ更新速度で除算することにより、前記所望のＤＤＳ更新速度のための前記等価周波数最下位ビットを取得することをさらに含む請求項１４に記載のコンピュータプログラム製品。
【請求項１６】
前記現在位相を提供するステップは、前記ＬＳＢアキュムレータの前記現在位相を所望のＤＤＳ結果のための前記等価周波数最下位ビットに加算することをさらに含む請求項１４に記載のコンピュータプログラム製品。
【請求項１７】
前記コヒーレント位相を生成するステップは、前記ＦＴＷに前記ＬＳＢアキュムレータの前記現在位相を乗算し、およびその結果の小数部分を利用することにより、前記コヒーレント位相を生成することをさらに含む請求項１４に記載のコンピュータプログラム製品。
【請求項１８】
前記コヒーレント位相の前記小数部分は、フルサイクルが３６０度からなる場合に、フルサイクルの何分の一かであるところの、前記コヒーレント位相の部分である請求項１７に記載のコンピュータプログラム製品。
【請求項１９】
コヒーレント位相アルゴリズムコードをさらに含む請求項１４に記載のコンピュータプログラム製品。
【請求項２０】
位相コヒーレンシーシミュレーションコードと位相アキュムレータコードのための自動テストベンチとをさらに含む請求項１４に記載のコンピュータプログラム製品。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本発明の実施形態は、位相持続アジャイル信号発生方法、機器、および／またはコンピュータプログラム製品を提供する。位相持続アジャイル信号発生方法、機器、および／またはコンピュータプログラム製品は、直接ディジタルシンセサイザ（ＤＤＳ)クロック速度（clock rate）の信号を提供し、所望の出力周波数のための周波数同調ワード（frequency tuning word : ＦＴＷ) の信号を提供し、所望のＤＤＳ更新速度（update rate）のためのＤＤＳ更新の信号を提供し、所望のＤＤＳ更新速度のための等価周波数（equivalent frequency）最下位ビット（ＬＳＢ) の信号を提供し、ＬＳＢアキュムレータの現在の位相（current phase）（以下、現在位相という。）の信号を提供し、ＤＤＳクロックレイト、ＦＴＷ、ＤＤＳへのＤＤＳ更新レイト、所望のＤＤＳ更新レイトのための等価ＬＳＢ、およびＬＳＢアキュムレータの現在位相に基づいて、所望の出力周波数のコヒーレント位相（coherent phase : ある信号が他の信号と固定した関係にある位相）を生成する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明の実施形態の位相持続アジャイル信号発生方法、機器、および／またはコンピュータプログラム製品について説明する。本明細書に開示されている本発明は、勿論、多くの異なる形での実施形態が可能である。本発明の好ましい実施形態を、図に示しかつ、以下、詳細に説明する。しかし、本明細書で開示したものは、本発明の原理の例示であり、本発明は例示した実施形態に限定されるものではないことを理解されたい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
位相持続アジャイル信号発生回路１００を、ユーザの要望により、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、ディジタル信号処理マイクロプロセッサ、複数の離散的ディジタル論理ブロック回路、ソフトウェア、これらの組合せなどの形態の回路として構成することができる。ＤＤＳ１７０を、任意の所望のＤＤＳ回路の形態で構成できる。ＤＤＳ１７０には、位相アキュムレータ、位相／振幅変換回路、およびディジタル／アナログ変換器（ＤＡＣ)を含ませることができる構成要素を有する。ＤＤＳ１７０は、所望の周波数の出力信号１８０を生ずる。この所望の出力周波数は、例えばＤＤＳクロックとして供給される基準クロック周波数および周波数レジスタ１３０内にプログラムされた２進数に依存する。この２進数は、周波数同調ワード（ＦＴＷ)１３２と呼ばれる。ＦＴＷの信号１３２は、位相アキュムレータに主要入力信号を供給する。位相／振幅回路にルックアップテーブルを使用する場合には、位相アキュムレータは、ルックアップテーブルの位相（位相角)アドレスを計算する。ルックアップテーブルは、その位相（位相角)アドレスに対応する振幅のディジタル値を出力する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
等価位相アキュムレータには、ＦＴＷ１３２をプログラミングするためのプログラマブルレジスタを含ませることができる。等価位相アキュムレータは、ＤＤＳ１７０が生成できる最低周波数の位相を追跡するための、加算（ＡＤＤ)論理回路１１２とレジスタ（ＲＥＧ)１１４とを備えた、最下位ビット（ＬＳＢ）アキュムレータ１１０を有する。所望のＤＤＳ更新速度のための等価（相当ともいう。：equivalent）周波数ＬＳＢの信号１２２が、ＡＤＤ論理回路１１２に入力信号として供給される。ＬＳＢアキュムレータの現在位相１２４は、ＡＤＤ論理回路１１２内で所望のＤＤＳ更新速度のための等価周波数ＬＳＢ１２２に加算されて、次のＤＤＳ更新のためにＬＳＢアキュムレータの新たな現在位相の信号１２４を生成する。所望のＤＤＳ更新速度のための等価周波数ＬＳＢ１２２は、ＦＴＷ１３２のＬＳＢとＤＤＳクロック速度とを掛け合わせてすなわち乗算して、ＤＤＳ更新速度で割ったものに等しい。ＬＳＢアキュムレータの現在位相１２４にＦＴＷ１３２を乗算して、コヒーレント位相の信号を生じさせる。コヒーレント位相の小数部分はＤＤＳ１７０の位相レジスタに書き込まれ、ＦＴＷ１３２は周波数レジスタ１３０に書き込まれる。ＦＴＷ１３２とＬＳＢ位相アキュムレータの現在位相１２４とを乗算して、ＤＤＳクロック速度、ＦＴＷ、ＤＤＳへのＤＤＳ更新速度、所望のＤＤＳ更新速度用の等価ＬＳＢ、およびＬＳＢアキュムレータの現在位相に基づいて、コヒーレント位相１４０を生じさせる。ＦＴＷの信号１３２、コヒーレント位相の信号１４０、ＤＤＳクロックの信号１６０、およびＤＤＳ更新の信号は、ＤＤＳ１７０に供給される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
ＦＴＷ１３２とＤＤＳ１７０の位相アキュムレータの時間とを乗算して、現在プログラムされている周波数の瞬時位相を作成する。この時間は、ＤＤＳクロックの信号１６０の期間すなわち周期とそのクロック信号の発生数との積である。このＦＴＷ１３２とＤＤＳ１７０の位相アキュムレータの時間との乗算は、連続的な位相制御を維持するために、等価位相アキュムレータ回路１５０内で繰り返される。ＦＴＷ１３２と時間との乗算は、個別のオペレーションへと抽出することにより、１つの位相アキュムレータが、ＤＤＳ１７０が生成し得る任意の周波数の位相を追跡できるようにする。ＬＳＢアキュムレータ１１０を、ＤＤＳクロック１６０の分数値（a division）で計時してもよい。その理由は、ＤＤＳアキュムレータと同じ速度でＬＳＢアキュムレータ１１０を計時する必要がないしまた現実的ではないからである。ＬＳＢアキュムレータ１１０のサイズすなわち桁数は、ＤＤＳ１７０の位相アキュムレータの桁数に等しい。ＤＤＳ１７０に送信されたＦＴＷ１３２の乗算値とＬＳＢアキュムレータ１１０の現在位相の瞬時値は、これらの値内のすべてのビットを利用して、連続的な位相制御に必要な精密度を維持する。ＦＴＷ１３２のいくつかの最上位ビット（ＭＳＢ)を、それらが乗算器のサイズを減らすのに利用されない場合（常にゼロ)には、ドロップオフ（drop off）することができる。積の小数部分を、ＤＤＳ１７０の位相アキュムレータ内にロードすることができる。ＤＤＳ１７０が位相アキュムレータにロードするためのアクセスを許可しない場合、位相アキュムレータをリセットし、コヒーレント位相の小数部分を、ＤＤＳ１７０の位相オフセットレジスタ内にロードしなければならない。コヒーレント位相の小数部分のＬＳＢをドロップ（drop）して、ＤＤＳ１７０の位相オフセットレジスタのサイズすなわち桁数に一致させることができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
計算された位相は、本発明の実施形態によるコヒーレント位相アルゴリズムによって生成される。このアルゴリズムにおいては、３２ビットカウンタが、ＦＴＷ１３２と乗算される時間を提供し、２４０ナノ秒（ｎｓ)毎に２４０ずつ増分する。このカウンタのカウント数に３２ビットのＦＴＷ１３２を乗算して、現在のＦＴＷ１３２用のコヒーレント位相を求める。この乗算は、６３からゼロまでのビットのラベルが付けられた、６４ビットの結果を生成する。３１から１８までのビットは、１４ビットの位相ワードに等しい。この方法では、時間のみを累算するので、位相カウント数に周波数を乗算することにより、２４０ｎｓ間隔で、任意の周波数に対するコヒーレント位相を求めることができる。２４０ｎｓの間隔は、必要なすべてのＤＤＳ１７０レジスタへの書込みの速さおよびＤＤＳ１７０における命令された更新の待ち時間で決まる。より速いカウンタは、ナノ秒毎に１の値まで累算できる。これにより、ナノ秒毎にコヒーレント位相を決定することができる。カウンタの速さおよび／またはその累算される値を変更することにより、任意のインターフェースの速さおよびＤＤＳ１７０の出力待ち時間に対するコヒーレント位相を生成することができる。これにより、この方法を、ＡＤ９８５８のＤＤＳ装置だけでなく、任意のＤＤＳ装置にも適応させることができる。
【国際調査報告】
2008522505.tif 000022