【事件の表示】
　特許第２９１６６０６号「表示装置」の特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第２９１６６０６号の請求項１０、１ないし４に係る特許を取り消す。
　同請求項５、６、８、９に係る特許を維持する。
【理　由】
１．手続の経緯
　本件特許第2916606号の特許請求の範囲の請求項1〜6及び8〜10に係る発明（以下、「本件発明1」〜「本件発明6」及び「本件発明8」〜「本件発明10」という。）は、平成2年11月26日に特許出願され、平成11年4月23日に設定登録され、その後、特許異議の申立がなされ、取消理由通知がなされ、その指定期間内である平成12年6月2日に訂正請求がなされたものである。
２．訂正の適否についての判断
　ア．訂正内容について
（訂正事項a）
　請求項1の
「1対の基板と、
　前記1対の基板間に挟まれた液晶と、
　前記i対の基板の一方の基板の内面に形成された画素電極と、
　前記画素電極に連結された薄膜トランジスタと、
　前記薄膜トランジスタに信号を供給するための周辺回路とを有し、
　前記薄膜トランジスタは、ソース、ドレインおよびチャネル領域を含む半導体を有し、
　前記半導体は、酸素濃度が5×1021cm-3以下のアモルファス構造の半導体を450〜700℃で熱アニールする工程を経て形成され、電子移動度が15〜300cm2/Vsecまたはホール移動度が10〜200cm2/Vsecであることを特徴とする表示装置。」を、
「1対の基板と、
　前記1対の基板間に挟まれた液晶と、
　前記1対の基板の一方の基板の内面に形成された画素電極と、
　前記画素電極に連結された薄膜トランジスタと、
　前記薄膜トランジスタに信号を供給するための周辺回路とを有し、
　前記薄膜トランジスタは、ソース.ドレインおよびチャネル領域を含む半導体を有し、
前記半導体は、酸化珪素瞳の上に接して形成された酸素濃度が5×1021cm-3以下のアモルファス構造の半導体を450〜700℃で熱アニールする工程を経て形成され、電子移動度が15〜300cm2/Vsecまたはホール移動度が10〜200cm2/Vsecであることを特徴とする表示装置。」と訂正する。
（訂正事項b）
　明細書第7頁第12行乃至第13行(特許明細書第3頁第3欄第33行乃至第34行)の「Y軸方向の線　Y線という)」を、「Y軸方向の線(Y線という)」と訂正する。
（訂正事項c）
　明細書第7頁第15行乃至第16行(特許明細書第3頁第3欄第36行)の「X軸方向向の線X線という)」を、「X軸方向の線(X線という)」と訂正する。
（訂正事項d）
　明細書第27頁第10行乃至第11行(特許明細書第7頁第13欄第2乃至第3行)の「スタが一型でなく逆スタが一型」を、「スタガー型でなく逆スタガー型」と訂正する。
　イ．訂正の目的の適否、新規事項の追加及び拡張・変更の有無について
　上記訂正は、特許請求の範囲の減縮及び誤記の訂正に該当し、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張又は変更するものではない。
　オ．むすび
　以上のとおり、上記訂正請求は、特許法第120条の4第2項及び同条第3項でさらに準用する第126条第2〜3項の規定に適合するので、当該訂正を認める。
３．特許異議申立についての判断
　ア．訂正発明
　訂正後の本件特許第2916606号の特許請求の範囲の請求項1〜6及び8〜10に係る発明（以下、「訂正発明1」〜「訂正発明6」及び「訂正発明8」〜「訂正発明10」という。）は、訂正明細書の特許請求の範囲の請求項1〜6及び8〜10に記載された次のとおりのものである。
「（請求項1）
　1対の基板と、
　前記1対の基板間に挟まれた液晶と、
　前記i対の基板の一方の基板の内面に形成された画素電極と、
　前記画素電極に連結された薄膜トランジスタと、
　前記薄膜トランジスタに信号を供給するための周辺回路とを有し、
　前記薄膜トランジスタは、ソース、ドレインおよびチャネル領域を含む半導体を有し、
　前記半導体は、酸化珪素膜の上に接して形成された酸素濃度が5×1021cm-3以下のアモルファス構造の半導体を450〜700℃で熱アニールする工程を経て形成され、電子移動度が15〜300cm2/Vsecまたはホール移動度が10〜200cm2/Vsecであることを特徴とする表示装置。
　（請求項2）
　画素がマトリクス状に配置されていることを特徴とする特許請求の範囲第1項記載の表示装置。
　（請求項3）
　薄膜トランジスタの電子移動度が15〜300cm2/Vsecの範囲であるNチャネル型トランジスタを有することを特徴とする特許請求の範囲第1項記載の表示装置。
　（請求項4）
　薄膜トランジスタのホール移動度が10〜200cm2/Vsecの範囲であるPチャネル型トランジスタを有することを特徴とする特許請求の範囲第1項記載の表示装置。
　（請求項5）
　薄膜トランジスタの電子移動度が15〜300cm2/Vsecの範囲であるNチャネル型トランジスタと、ホール移動度が10〜200cm2/Vsecの範囲であるPチャネル型トランジスタとを有することを特徴とする特許請求の範囲第i項記載の表示装置。
　（請求項6）
　1対の基板と、
　前記1対の基板間に挟まれた液晶と、
　前記i対の基板の一方の基板の内面に形成された画素電極と、
　前記画素電極に連結された薄膜トランジスタと、
　前記薄膜トランジスタに信号を供給するための周辺回路とを有し、
　前記薄膜トランジスタは、酸素濃度が5×1021cm-3以下のアモルファス構造の半導体を450〜700℃で熱アニールする工程を経て形成されたセミアモルファス構造の半導体を有することを特徴とする表示装置。
　（請求項8）
　対をなす第1および第2の基板と、
　前記基板の第1の基板の内面に形成された画素電極と、
　前記第1の基板上に形成された複数のX軸方向のX線と、
　前記第1の基板上に形成され、前記X軸方向に直角なY軸方向の複数のY線と、
　前記X線とY線の交差する部分に設けられた、トランジスタを通して、前記画素電極に信号を供給する周辺回路と、を有し、
　前記トランジスタは、酸素濃度が5×1021cm-3以下のアモルファス構造の半導体を450〜700℃で熱アニールする工程を経て形成されたセミアモルファス構造の半導体層を有することを特徴とする表示装置。
　（請求項9）
　画素電極に対向して、第2の基板の内面に、裏面電極が形成されたことを特徴とする特許請求の範囲第8項記載の表示装置。
　（請求項10）
　1対の基板と、
　前記1対の基板間に挟まれた液晶と、前記1対の基板の一方の基板の内面に形成された画素電極と、
　前記画素電極に連結された薄膜トランジスタと、
　前記薄膜トランジスタに信号を供給するための周辺回路とを有し、
　前記薄膜トランジスタは、ソース、ドレインおよびチャネル領域を含む半導体を有し、
　前記半導体は、酸素濃度が5×1021cm-3以下のアモルファス構造の半導体を450〜700℃で熱アニールする工程を経て形成され、電子移動度が15〜300cm2/Vsecまたはホール移動度が10〜200cm2/Vsecであることを特徴とする表示装置。
　イ．異議申立の理由の概要
　異議申立人 山枡幸文は、証拠として甲第1〜3号証を提出し、「訂正発明1」〜「訂正発明6」及び「訂正発明8」〜「訂正発明10」は、甲各号証に記載の発明に基づいて当業者が容易に発明することができるものであり、特許法第29条第2項に違反して特許されたものであるから、それらの特許は取り消されるべき旨主張している。
　イ．異議申立人が提出した甲各号証に記載の発明
　甲第1号証（特開平2-230130号公報）の第2頁左上欄12行乃至16行及び第1図には、
「本発明は同一基板上にデコーダ、ドライバーを構成せしめるため、他の絶縁ゲイト型半導体装置(50)および他のインバー夕(60)、抵抗(70)を同一基板上に設けたものである。」と記載されている。
　更に、その第2頁右上欄第3行乃至第5行には、
「その周辺に必要なデコーダおよびドライバーを同時に形成させたIGF、インバータ、抵抗を用いて作ればよいことがわかる。」ということが記載されている。
　更に、その第3頁左上欄第16行乃至同頁右上欄第1行には、
「本発明の半導体は主としてSASを用い、その中の不対結合手の中和用に水素を用いており、かつ基板と半導体、電極リードが異種材料であり、それらの熱膨張によるストレスを少なくするため、すべての処理を300〜600℃以下好ましくは300℃以下でするとよかった。」と記載されている。
　更に、その第3頁右上欄5行乃至10行及び第2図には、
「ソースまたはドレインをS1(12)、チャネル形成領域(9)、(9')を有するS2(14)、ドレインまたはソースをS3(15)により形成せしめ、チャネル形成領域側面にはゲイト絶縁物(16)、(16')、その外側面にゲイト電極(17)を設けた積層型のIGF(10)を作ることができた。」と記載されている。
　更に、その第3頁右上欄第16行乃至第18行には、
「SASは電子のバルク移動度が100〜500cm2/Vsecと1/3〜1/10であるのに対し、ホールのそれは5〜100cm2/Vsecと1/5〜1/100である。」と記載されている。
　更に、その第5頁左上欄9行乃至右上欄8行及び第4図には、
「第4図(A)が蓄積キャノベシ夕と液晶キャパシ夕等価回路にて示される液晶と並列に連結して設けられたのに対し、第3図(B)は直列に設けたものである。すなわち、S1(12)に電気的に連結した一方の電極(22)上に誘電膜(23)、他方の電極(24)、さらにこの電極(24)に連結した第2の液晶キャバシタ(31)の一方の電極(32)が開□(25)を介して連結しており、この電極(32)に対応して透明電極による対向電極(27)が液晶(26)の誘電体をはさんで設けられている。第4図(A)(B)で明らかな如く、本発明は基板(1)上に複数のIGFキャバシ夕、抵抗または同時にサンドウィッチ構造として液晶表示装置の平面パネルを設けたことを特徴としている。さらに図面より明らかな如く、上方よりの光照射に対して、IGF(10)に光が照射して ”0”状態の時リークしてしまうことを防止するためIGFを上方より覆い、絵素の一方の電極(32)を設けていることを特徴としている。」と記載されている。
　甲第2号証（特開昭64-1273号公報）の第3頁左下欄3行乃至13行には、
「非晶質シリコン薄膜301を厚さ0.2μm堆積する。… 窒素雰囲気中で600℃、15時間の熱処理を加えた。」と記載されている。
　更に、その第3頁左上欄6行乃至8行には、
「非晶質シリコン薄膜101を形成する。次に、第1図(b)に示すように、マスク102を介して、酸素をイオン注入する。」と記載されている。
　更に、その第3頁左上欄16行乃至18行には、
「なぜならば、非晶質シリコン薄膜101中の酸素が結晶化を抑制する」と記載されている。
　甲第3号証（特開昭60一245173号公報）の第4頁右欄3行乃至8行には、
「本発明において、チャネル形成領域の非単結晶半導体の酸素、炭素および窒素のいずれもが5×1018cm-3以下の不純物濃度であることが好ましい。即ちこれらが従来公知のIGFにおいてはチャネル層に1〜3×1020cm-3の濃度に混合してしまった。」と記載されている。
　ウ．訂正発明と異議申立人が提出した甲各号証に記載の発明との対比・判断
　(1)訂正発明1について
　甲第1号証に記載の「絶縁基板」、「液晶キャパシタ」、「絵素電極」、「絶縁ゲイト型電界効果半導体」、「ソース」、「ドレイン」、「チャネル形成領域」は、訂正発明1の「基板」、「液晶」、「画素電極」、「薄膜トランジスタ」、「ソース」、「ドレイン」および「チャネル領域」に対応し、それぞれの対応に格別の差異がない。
　そして、甲第1号証（特開平2-230130号公報）の第2頁左上欄12行乃至16行及び第1図に「本発明は同一基板上にデコーダ、ドライバーを構成せしめるため、他の絶縁ゲイト型半導体装置(50)および他のインバー夕(60)、抵抗(70)を同一基板上に設けたものである。」と記載されていることからして、甲第1号証に記載の発明は、訂正発明1の「薄膜トランジスタに信号を供給するための周辺回路」を有することは明らかである。
　そしてまた、甲第1号証に記載の発明は、”電子のバルク移動度が100〜500cm2/Vsecで、ホールのそれは5〜100cm2/Vsecである”SASを、光（レーザ）アニール、熱アニールまたはこれらを併用して700℃以下で結晶化した単結晶または多結晶構造のものであるから、訂正発明1と同様に「半導体を450〜700℃で熱アニールする工程を経て形成され、電子移動度が15〜300cm2/Vsecまたはホール移動度が10〜200cm2/Vsec」であることは明らかである。
　そこで、訂正発明1と甲第1号証に記載の発明とを対比すると、両者は「1対の基板と、前記1対の基板間に挟まれた液晶と、前記1対の基板の一方の基板の内面に形成された画素電極と、前記画素電極に連結された薄膜トランジスタと、前記薄膜トランジスタに信号を供給するための周辺回路とを有し、前記薄膜トランジスタは、ソース、ドレインおよびチャネル領域を含む半導体を有し、前記半導体は、半導体を450〜700℃で熱アニールする工程を経て形成され、電子移動度が15〜300cm2/Vsecまたはホール移動度が10〜200cm2/Vsecであることを特徴とする表示装置。」であるという点で一致し、下記の3点（以下、「相違点1」〜「相違点4」という。）で相違している。
　相違点1：訂正発明1の熱アニールする前の半導体は「アモルファス構造半導体」であるのに対して、甲第1号証に記載の熱アニールする前の発明の半導体は「SAS（セミアモルファス半導体）」である点。
　相違点2：訂正発明1の半導体は「熱アニールして電子移動度が15〜300cm2/Vsecまたはホール移動度が10〜200cm2/Vsecである」であるのに対して、甲第1号証には”熱アニールした単結晶又は多結晶構造のものの電子移動度又はホール移動度”が明記されていない点。
　相違点3：訂正発明1では「半導体は酸化珪素膜の上に接して形成されている」のに対して、甲第1号証には”半導体を酸化珪素膜の上に接して形成する”ことは記載されていない点。
　相違点4：訂正発明1の半導体は「酸素濃度が5×1021cm-3以下」であるのに対して、甲第1号証には、半導体の酸素濃度については記載されていない点。
　以下に相違点1〜4について検討する。
　相違点1について
　甲第1号証には「この半導体は基板上にシランのグロー放電法を利用して室温〜500℃の室温に設けたもので、非晶質（アモルファス）または半非晶質（セミアモルファス）構造の珪素半導体を用いている。本発明においてはセミアモルファス半導体（SAS）を中心として示す。」と記載されているから、甲第1号証に記載の発明において、セミアモルファス半導体に換えてアモルファス半導体を用いることは当業者であれば適宜になし得ることである。
　相違点2について
　甲第1号証に記載の単結晶又は多結晶構造の半導体は、”電子移動度が15〜300cm2/Vsecまたはホール移動度が10〜200cm2/Vsec”のセミアモルファス半導体（SAS）を熱アニールして得られたものであるから、その電子移動度やホール移動度の数値範囲は、甲第1号証に明記されていないとしても、訂正発明1の「電子移動度が15〜300cm2/Vsecまたはホール移動度が10〜200cm2/Vsec」の範囲と重複することは当業者に明らかである。
　相違点3について
　液晶表示装置において、ゲート電極の絶縁膜を兼ねた保護膜の酸化珪素膜の上に接して薄膜トランジスタの半導体を形成することは当業者に周知（特開平1-244665号公報、特開昭61-254990号公報等参照）である。
　してみると、甲第1号証に記載の発明において、高価な石英ガラスに換えて普通のガラス基板を使用するときに、保護膜として酸化珪素膜を設けて、その上に接して薄膜トランジスタの半導体を形成することは、当業者であれば適宜になし得ることであり、その作用効果も格別のものではない。
　相違点4について
　甲第3号証には、液晶表示装置の薄膜トランジスタのチャネル領域の半導体の酸素濃度を5×1018cm-3以下にして、電子移動度やホール移動度を大きくすることが記載されている。
　してみると、甲第1号証に記載の発明において、半導体の酸素濃度を5×1021cm-3以下とすることは当業者であれば容易になし得ることである。
　したがって、訂正発明1は、甲第1及び3号証に記載の発明に基づいて当業者が容易に発明することができたものであるから、特許法第29条第2項の規定により特許を受けることができないものである。
　（2）訂正発明2について
　訂正発明2は、訂正発明1の画素の配置をマトリクス状の配置に特定するものであるが、液晶表示装置において画素をマトリクス状に配置することは例示するまでもなく当業者に周知又は自明の事項であり、その特定による格別の作用効果もないものである。
　したがって、訂正発明2は、甲第1及び3号証に記載の発明に基づいて当業者が容易に発明することができたものであるから、特許法第29条第2項の規定により特許を受けることができないものである。
　（3）訂正発明3について
　訂正発明3は、訂正発明1の薄膜トランジスタをＮチャネル型に特定するものであるが、液晶表示装置の薄膜トランジスタをＮチャネル型とすることは例示するまでもなく当業者に周知又は自明の事項であり、その特定による格別の作用効果もないものである。
　したがって、訂正発明3は、甲第1及び3号証に記載の発明に基づいて当業者が容易に発明することができたものであるから、特許法第29条第2項の規定により特許を受けることができないものである。
　（4）訂正発明4について
　訂正発明4は、訂正発明1の薄膜トランジスタをＰチャネル型に特定するものであるが、液晶表示装置の薄膜トランジスタをＰチャネル型とすることは例示するまでもなく当業者に周知又は自明の事項であり、その特定による格別の作用効果もないものである。
　したがって、訂正発明4は、甲第1及び3号証に記載の発明に基づいて当業者が容易に発明することができたものであるから、特許法第29条第2項の規定により特許を受けることができないものである。
　（5）訂正発明5について
　訂正発明5の薄膜トランジスタとしてＮチャネル型トランジスタとＰチャネル型トランジスタとを有することは、甲第1〜3号証のいずれにも記載も示唆もされていない。
　そして、訂正発明5は、「薄膜トランジスタとしてＮチャネル型トランジスタとＰチャネル型トランジスタとを有すること」により、しきい値電圧を明確化でき、スイッチング速度を増加でき、動作マージンを拡大でき、不良TFTが一部にあってもその補償ができ、そしてキャリアの移動度を開口率の減少を伴わないで大きくできるという明細書に記載の作用効果を呈するものである。
　したがって、訂正発明5は、甲第1〜3号証に記載の発明に基づいて当業者が容易に発明をすることができたものとすることができないから、特許法第29条第2項の規定により特許を受けることができないものとすることができない。
　（6）訂正発明6、8及び9について
　訂正発明6、8及び9の「セミアモルファス構造の半導体」を形成することは、甲第1〜3号証のいずれにも記載も示唆もされていないし、当業者に周知又は自明の事項でもない。
　したがって、訂正発明6、8及び9は、甲第1〜3号証に記載の発明に基づいて当業者が容易に発明をすることができたものとすることができないから、特許法第29条第2項の規定により特許を受けることができないものとすることができない。
　（7）訂正発明10について
　訂正発明10は、アモルファス構造の半導体が「酸化珪素膜の上に接して形成された」との限定を有していない点を除き、訂正発明1と同一である。
　したがって、訂正発明10は、甲第1及び3号証に記載の発明に基づいて当業者が容易に発明することができたものであるから、特許法第29条第2項の規定により特許を受けることができないものである。
４．むすび
  以上のとおり、訂正発明1〜4及び10は、特許法第29条第2項の規定により特許を受けることができないものであるから、訂正発明1〜4及び10についての特許は拒絶の査定をしなければならない特許出願に対してされたものである。
　また、訂正発明6、8及び9は、特許法第29条第2項の規定に違反して特許されたものものとすることができないから、訂正発明6、8及び9についての特許は拒絶の査定をしなければならない特許出願に対してされたものとすることができない。
　したがって、特許法等の一部を改正する法律（平成6年法律第116号）附則第14条の規定に基づく、特許法等の一部を改正する法律の一部の施行に伴う経過措置を定める政令（平成7年政令第205号）第4条第1項及び第2項の規定により、上記のとおり決定する。
【異議決定日】
平成１２年６月２０日（２０００．６．２０）
【訂正の要旨】
訂正の要旨
　▲１▼　訂正事項ａ
　請求項１の
「１．１対の基板と、
　前記１対の基板間に挟まれた液晶と、
　前記１対の基板の一方の基板の内面に形成された画素電極と、
　前記画素電極に連結された薄膜トランジスタと、
　前記薄膜トランジスタに信号を供給するための周辺回路とを有し、
　前記薄膜トランジスタは、ソース、ドレインおよびチャネル領域を含む半導体を有し、
　前記半導体は、酸素濃度が５×１０２１ｃｍ−３以下のアモルファス構造の半導体を４５０〜７００℃で熱アニールする工程を経て形成され、電子移動度が１５〜３００ｃｍ２／Ｖｓｅｃまたはホール移動度が１０〜２００ｃｍ２／Ｖｓｅｃであることを特徴とする表示装置。」を、
特許請求の範囲の減縮を目的として、
「１．１対の基板と、
　前記１対の基板間に挟まれた液晶と、
　前記１対の基板の一方の基板の内面に形成された画素電極と、
　前記画素電極に連結された薄膜トランジスタと、
　前記薄膜トランジスタに信号を供給するための周辺画路とを有し、
　前記薄膜トランジスタは、ソース、ドレインおよびチャネル領域を含む半導体を有し、
　前記半導体は、
酸化珪素膜の上に接して形成された
　▲２▼　訂正事項ｂ
明細書第７頁第１２行乃至第１３行（特許公報第３頁第３欄第３３行乃至第３４）の５Ｙ軸方面の線　Ｙ線という）」を、誤記の訂正を目的として、「Ｙ軸方面の線（Ｙ線という）」と訂正する。
　▲３▼　訂正事項ｃ
明細書第７頁第１５行乃至第１６行（特許公報第３頁第３欄第３６行）の「Ｘ軸方向向の線Ｘ線という）」を、誤記の訂正を目的として、「Ｘ軸方向の線（Ｘ線という）」と訂正する。
　▲４▼　訂正事項ｄ
明細書第２７頁第１０行乃至第１１行（特許公報第７頁第１３欄第２乃至第３行）の「スタがー型でなく逆スタがー型」を、誤記の訂正を目的として、
「スタがー型でなく逆スタがー型」と訂正する。
（５４）【発明の名称】
表示装置
（５７）【特許請求の範囲】
１．１対の基板と、
　前記１対の基板間に挟まれた
液晶
　前記１対の基板の一方の基板の内面に形成された画素電極と、
　前記画素電極に連結された薄膜トランジスタと、
　前記薄膜トランジスタに信号を供給するための周辺回路とを有し、
　前記薄膜トランジスタは、ソース、ドレインおよびチャネル領域を含む半導体を有し、
　前記半導体は、
酸化珪素膜の上に接して形成された
　２．画素がマトリクス状に配置されていることを特徴とする特許請求の範囲第１項記載の表示装置。
　３．薄膜トランジスタの電子移動度が１５〜３００ｃｍ２／Ｖｓｅｃの範囲であるＮチャネル型トランジスタを有することを特徴とする特許請求の範囲第１項記載の表示装置。
　４．薄膜トランジスタのホール移動度が１０〜２００ｃｍ２／Ｖｓｅｃの範囲であるＰチャネル型トランジスタを有することを特徴とする特許請求の範囲第１項記載の表示装置。
　５．薄膜トランジスタの電子移動度が１５〜３００ｃｍ２／Ｖｓｅｃの範囲であるＮチャネル型トランジスタと、ホール移動度が１０〜２００ｃｍ２／Ｖｓｅｃの範囲であるＰチャネル型トランジスタとを有することを特徴とする特許請求の範囲第１項記載の表示装置。
　６．１対の基板と、
　前記１対の基板間に挟まれた液晶と、
　前記１対の基板の一方の基板の内面に形成された画素電極と、
　前記画素電極に連結された薄膜トランジスタと、
　前記薄膜トランジスタに信号を供給するための周辺回路とを有し、
　前記薄膜トランジスタは、酸素濃度が５×１０２１ｃｍ−３以下のアモルファス構造の半導体を４５０〜７００℃で熱アニールする工程を経て形成されたセミアモルファス構造の半導体を有することを特徴とする表示装置。
　７．１対の基板と、
　前記１対の基板間に挟まれた液晶と、
　前記１対の基板の一方の基板の内面に形成された画素電極と、　前記画素電極に連結された薄膜トランジスタと、
　前記薄膜トランジスタに信号を供給するための周辺密路とを有し、
　前記薄膜トランジスタの、ソースおよびドレインの半導体の結晶性が、チャネル形成領域の結晶性よりも良好であることを特徴とする表示装置。
　８．対をなす第１および第２の基板と、
　前記基板の第１の基板の内面に形成された画素電極と、
　前記第１の基板上に形成された複数のＸ軸方面のＸ線と、
　前記第１の基板上に形成され、前記Ｘ軸方面に直角なＹ軸方同の複数のＹ線と、
　前記Ｘ線とＹ線の交差する部分に設けられた、トランジスタを通して、前記画素電極に信号を供給する周辺密路と、を有し、
　前記トランジスタは、酸素濃度が５×１０２１ｃｍ−３以下のアモルファス構造の半導体を４５０〜７００℃で熱アニールする工程を経て形成されたセミアモルファス構造の半導体層を有することを特徴とする表示装置。
　９．画素電極に対向して、第２の基板の内面に、裏面電極が形成されたことを特徴とする特許請求の範囲第８項記載の表示装置。
　１０．１対の基板と、
　前記１対の基板間に挟まれた液晶と、
　前記１対の基板の一方の基板の内面に形成された画素電極と、
　前記画素電極に連結された薄膜トランジスタと、
　前記薄膜トランジスタに信号を供給するための周辺回路とを有し、
　前記薄膜トランジスタは、ソース、ドレインおよびチャネル領域を含む半導体を有し、
　前記半導体は、酸素濃度が５×１０２１ｃｍ−３以下のアモルファス構造の半導体を４５０〜７００℃で熱アニールする工程を経て形成され、電子移動度が１５〜３００ｃｍ２／Ｖｓｅｃまたはホール移動度が１０〜２００ｃｍ２／Ｖｓｅｃであることを特徴とする表示装置。
【発明の詳細な説明】
「発明の利用分野」
　本発明は、アクティブ型表示装置、特にアクティブ型液晶表示装置に関するもので、それぞれの画素に相補型にＰチャネル型およびＮチャネル型の２つの薄膜型絶縁ゲイト電界効果トランジスタ（以下ＴＦＴという）を設けてピクセルを構成せしめたものである。また、それを補償するため、画素または／および相補型の薄膜トランジスタ（以下Ｃ／ＴＦＴという）を２つまたはそれ以上としたものである。
「従来の技術」
　従来、ＴＦＴを用いたアクティブ型の液晶表示装置が知られている。この場合、ＴＦＴにはアモルファスまたは多結晶構造の半導体を用い、１つの画素にＰまたはＮ型のいずれか一方の導電型のみのＴＦＴを用いたものである。即ち、一般にはＮチャネル型ＴＦＴ（ＮＴＦＴという）を画素に直列に連結している。その代表例を第１図に示す。
　第１図において、液晶（１２）を有し、それに直列に連結してＮＴＦＴ（１１）を設け、これをマトリクス配列せしめた。一般には６４０×４８０または１２６０×９６０と多くするが、この図面ではそれと同じ意味で単純に２×２のマトリクス配列をさせた。このそれぞれの画素に対し周辺回路（１６），（１７）より電圧を加え、所定の画素を選択的にオンとし、他の画素をオフとした。するとこのＴＦＴ（１１）のオン、オフ特性が一般に良好な場合、コントラストの大きい液晶表示装置を作ることができる。しかし、実際にかかる液晶表示装置を製造してみると、ＴＦＴの出力即ち液晶にとっての入力（液晶電位という）の電圧ＶＬＣ（１０）は、しばしば“１”（Ｈｉｇｈ）となるべき時に“１”（Ｈｉｇｈ）にならず、また、逆に“０”（Ｌｏｗ）となるべき時に“０”（Ｌｏｗ）にならない。液晶（１２）はその動作において本来絶縁性であり、また、ＴＦＴがオフの時に液晶電位（ＶＬＣ）は浮いた状態になる。この液晶（１２）は等価的にキャパシタであるため、そこに蓄積された電荷によりＶＬＣが決められる。この電荷は液晶がＲＬＣで比較的小さい抵抗となったり、ゴミ、イオン性不純物の存在によりリークしたり、またＴＦＴのゲイト絶縁膜のピンホールによりＲＧＳ（１５）が生じた場合にはそこから電荷がもれ、ＶＬＣは中途半端な状態になってしまう。このため１つのパネル中に２０万〜５００万個の画素を有する液晶表示装置においては、高い歩留まりを成就することができない。特に液晶（１２）は一般にはＴＮ（ツイステッドネマティック）液晶が用いられる。その液晶の配向のためにそれぞれの電極上にラビングした配向膜を設ける。このラビング工程のため発生する静電気により弱い絶縁破壊が起こり、隣の画素との間または隣の導線との間でリークしたり、またゲイト絶縁膜が弱く、リークをしたりしてしまう。
　アクティブ型の液晶表示装置においては、液晶電位を１フレームの間はたえず初期値と同じ値として所定のレベルを保つことがきわめて重要である。しかし実際は不良が多く、必ずしも成就しないのが実情である。
　また液晶材料が強誘電性液晶であると、注入電流を大きく必要とする。このためにはＴＦＴを大きくして電流マージンを大きくとらなければならないという欠点がある。
「発明の目的」
　本発明はこのような問題を解決し、より電流マージンを大とする、即ち応答速度を大とする。また各ピクセルにおける画素の電位、即ち液晶電位ＶＬＣが“１”，“０”に充分安定して固定され、１フレーム中にそのレベルがドリフトしないようにしたものである。
　「発明の構成」
　本発明は、アクティブ型表示装置、特にアクティブ型液晶表示装置におけるそれぞれのピクセルの一方の画素を構成する電極、例えば透明導電膜の電極に相補型のＴＦＴの出力端を連結せしめたものである。即ちマトリクス配列したすべての画素にＰチャネル型のＴＦＴ（以下ＰＴＦＴという）とＮＴＦＴとを相補型（以下Ｃ／ＴＦＴという）として連結し、それぞれのピクセルの１つを構成せしめたものである。
　１つの画素に２つまたはそれ以上のＣ／ＴＦＴを連結して１つのピクセルを構成せしめてもよい。さらに１つのピクセルを２つまたはそれ以上に分割し、それぞれにＣ／ＴＦＴを１つまたは複数個連結してもよい。
　本発明の代表例を第２図、第３図、第４図に回路図として示す。実際のパターンレイアウト（配置図）の例をそれぞれに対応して第６図、第７図、第８図に示す。
　第２図の２×２のマトリクスの例においてＰＴＦＴとＮＴＦＴとのゲイトを互いに連結し、さらに
Ｙ軸方向の線（Ｙ線という）
Ｘ軸方向の線（Ｘ線という）
　かくの如く液晶電位（ＶＬＣ）（１０）はＶＤＤ（１８）、またはＶＳＳ（１９）のいずれかに固定させ得るため、フローティングとなることがない。
　第３図の例において、Ｘ線ＶＤＤ（１８），Ｖｓｓ（１９），ＶＤＤ’（１８’），Ｖｓｓ（１９’）に対し、Ｙ線はＶＧＧ（２２），ＶＧＧ’（２２’）を第１のＣ／ＴＦＴを構成するＰＴＦＴ（２１），ＮＴＦＴ（１１），第２のＣ／ＴＦＴを構成するＰＴＦＴ（２１’），ＮＴＦＴ（１１’）を共通してＶＧＧ（２２）に連結せしめた。またその２つのＣ／ＴＦＴの出力を共通にして１つの液晶（１２）の一方の電極である画素（３３）に連結させている。かくすると、２つのＰＴＦＴまたは２つのＮＴＦＴのいずれか一方がショートしてもレーザ光照射で破壊させ冗長度をもたせたＣ／ＴＦＴを有せしめる。
　第４図は１つのピクセル（３４）において、２つの画素（３３），（３３’）とそのそれぞれに対応してＣ／ＴＦＴを２つ設けたものである。２つのＣ／ＴＦＴのゲイト電極を共通とせしめ、第１の入力を行う。またそれぞれのＣ／ＴＦＴのそれぞれのＰＴＦＴおよびそれぞれのＮＴＦＴの入力をＶＤＤ（１８），Ｖｓｓ（１９）に連結したものである。かくすることにより、１つのピクセルの２つの画素のうち一方がＴＦＴの不良等により非動作となっても、他方が動作するため、マトリクス構成動作において不良が目立ちにくいという特長を有する。
　以下に実施例に基づき、本発明を示す。
「実施例１」
　この実施例は実施例２、３、４および５を構成せしめるためのもので第９図を用いて示す。
　ガラス基板にＣ／ＴＦＴを作らんとした時の製造工程を第９図（Ａ）〜（Ｆ）に基づき示す。
　第９図（Ａ）において、ＮＯガラス（日本電気硝子製）、ＬＥ−３０（ＨＯＹＡ製）、バイコール７９１３（コーニング製）等の７００℃以下、例えば約６００℃の熱処理に耐え得る石英ガラス等の高価でないガラス上にマグネトロンＲＦ（高周波）スパッタ法を用いてブロッキング層（３６）としての酸化珪素膜を１０００〜３０００Åの厚さに作製した。
　プロセス条件は酸素１００％雰囲気、成膜温度１５０℃、出力４００〜８００Ｗ、圧力０．５Ｐａとした。ターゲットに石英または単結晶シリコンを用いた成膜速度は３０〜１００Å／分であった。
　この上にシリコン膜をＬＰＣＶＤ（減圧気相）法、スパッタ法またはプラズマＣＶＤ法により形成した。
　減圧気相法で形成する場合、結晶化温度よりも１００〜２００℃低い４５０〜５５０℃、例えば５３０℃でジシラン（Ｓｉ２Ｈ６）またはトリシラン（Ｓｉ３Ｈ８）をＣＶ装置に供給して成膜した。反応炉内圧力は３０〜３００Ｐａとした。成膜速度は５０〜２５０Å／分であった。
　ＮＴＥＴとＰＴＦＴとのスレッシュホールド電圧（Ｖｔｈ）を概略同一に制御するため、ホウ素をジボランを用いて１×１０１５〜１×１０１８ｃｍ−３の濃度として成膜中に添加してもよい。
　スパッタ法で行う場合、スパッタ前の背圧を１×ｌ０−５Ｐａ以下とし、単結晶シリコンをターゲットとして、アルゴンに水素を２０〜８０％混入した雰囲気で行った。例えばアルゴン２０％、水素８０％とした。成膜温度は１５０℃、周波数は１３．５６ＭＨｚ、スパッタ出力は４００〜８００とした。圧力は０．５Ｐａであった。
　プラズマＣＶＤ法により珪素膜を作製する場合、温度は例えば３００℃とし、モノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を用いた。これらをＰＣＶＤ装置内に導入し、１３．５６ＭＨｚの高周波電力を加えて成膜した。
　これらの方法によって形成された被膜は、酸素が５×１０２１ｃｍ−３以下であることが好ましい。この酸素濃度が高いと、結晶化させにくく、熱アニール温度を高くまたは熱アニール時間を長くしなければならない。また少なすぎると、バックライトによりオフ状態のリーク電流が増加してしまう。そのため４×１０１９〜４×１０２１ｃｍ−３の範囲とした。水素は４×１０２０ｃｍ−３であり、珪素４×１０２２ｃｍ−３として比較すると１原子％であった。
　本発明において、ソース、ドレインに対してより結晶化を助長させるため、酸素濃度を７×１０２０ｃｍ−３以下、好ましくは７×１０１９ｃｍ−３以下とし、ピクセル構成するＴＦＴのチャネル形成領域のみに酸素をイオン注入法により５×１０１９〜５×１０２１ｃｍ−３となるように添加してもよい。
　その時周辺回路を構成するＴＦＴには光照射がなされないため、この酸素の混入をより少なくし、より大きいキャリア移動度を有せしめることは、高周波動作をさせるためる有効である。
　かくして、アモルファス状態の珪素膜を５００〜５０００Å、例えば１５００Åの厚さに作製の後、４５０〜７００℃の温度にて１２〜７０時間非酸化物雰囲気にて中温の加熱処理した。例えば窒素または水素雰囲気にて６００℃の温度で保持した。
　珪素膜の下の基板表面にアモルファス構造の酸化珪素膜が形成されているため、この熱処理で特定の核が存在せず、全体が均一に加熱アニールされる。即ち、成膜時はアモルファス構造を有し、また水素は単に混入しているのみである。アニールにより、珪素膜はアモルファス構造から秩序性の高い状態に移り、一部は結晶状態を呈する。特にシリコンの成膜時に比較的秩序性の高い領域は特に結晶化をして結晶状態となろうとする。しかしこれらの領域間に存在する珪素により互いの結合がなされるため、珪素同志は互いにひっぱりあう。レーザラマン分光により測定すると単結晶の珪素のピーク５２２ｃｍ−１より低周波側にシフトしたピークが観察される。それの見掛け上の粒径は半値巾から計算すると、５０〜５００Åとマイクロクリスタルのようになっているが、実際はこの結晶性の高い領域は多数あってクラスタ構造を有し、各クラスタ間は互いに珪素同志で結合（アンカリング）がされたセミアモルファス構造の被膜を形成させることができた。
　結果として、被膜は実質的にグレインバウンダリ（ＧＢという）がないといってもよい状態を呈する。キャリアは各クラスタ間をアンカリングされた個所を通じ互いに容易に移動し得るため、いわゆるＧＢの明確に存在する多結晶珪素よりも高いキャリア移動度となる。即ちホール移動度（μｈ）＝１０〜２００ｃｍ２／Ｖｓｅｃ、電子移動度（μｅ）＝１５〜３００ｃｍ２／Ｖｓｅｃが得られる。
　他方、上記の如き中温でのアニールではなく、９００〜１２００℃の高温アニールにより被膜を多結晶化すると、核からの固相成長により被膜中の不純物の偏析がおきて、ＧＢには酸素、炭素、窒素等の不純物が多くなり、結晶中の移動度は大きいが、ＧＢでのバリア（障壁）を作ってそこでのキャリアの移動を障害してしまう。
　結果として１０ｃｍ２／ＶｓｅＣ以上の移動度がなかなか得られないのが実情である。即ち、本発明の実施例ではかくの雄き理串により、セミアモルファスまたはセミクリスタル構造を有するシリコン半導体を用いている。
　第９図（Ａ）において、珪素膜を第１のフォトマスク▲１▼にてフォトエッチングを施し、ＰＴＦＴ用の領域（２１）（チャネル巾２９μｍ）を図面の石側に、ＮＴＦＴ用の領域（１１）を左側に作製した。この上に酸化珪素膜をゲイト絶縁膜として５００〜２０００Å例えば１０００Åの厚さに形成した。これはブロッキング層としての酸化珪素膜の作製と同一条件とした。この成膜中に弗素を少量添加し、ナトリウムイオンの固定化をさせてもよい。
　この後、この上側にリンが１〜１０×１０２０ｃｍ−３の濃度に入ったシリコン膜またはこのシリコン膜とその上にモリブデン（Ｍｏ）、タングステン（Ｗ），ＭｏＳｉ２またはＷＳｉ２との多層膜を形成した。これを第２のフォトマスク▲２▼にてパターニングして第９図（Ｂ）を得た。ＰＴＦＴ用のゲイト電極（４），ＮＴＦＴ用のゲイト電極（４’）を形成した。例えばチャネル長１Ｇμｍ、ゲイト電極としてリンドープ珪素を０．２μｍ、その上にモリブデンを０．３μｍの厚さに形成した。
　第９図（Ｃ）において、フォトレジスト（３１’）１をフォトマスク▲３▼を用いて形成し、ＰＴＦＴ用のソース（５），ドレイン（６）に対し、ホウ素を１×１０１５ｃｍ−２のドーズ量をイオン注入法により添加した。
　次に第９図（Ｄ）の如く、フォトレジスト（３１）をフォトマスク▲４▼を用いて形成した。ＮＴＦＴ用のソース（５’）、ドレイン（６’）としてリンを１×１０１５ｃｍ−２の量、イオン注入法により添加した。
　これらはゲイト絶縁膜（３）を通じて行った。しかし第６図（Ｂ）において、ゲイト電極（４），（４’）をマスクとしてシリコン膜上の酸化珪素を除去し、その後、ホウ素、リンを直接珪素膜中にイオン注入してもよい。
　次に、６００℃にて１０〜５００時間再び加熱アニールを行った。ＰＴＦＴのソース（５），ドレイン（６），ＮＴＦＴのソース（５’），ドレイン（６’）を不純物を活性化してＰ＋、＋として作製した。
　またゲイト電極（４），（４’）下にはチャネル形成領域（７），（７’）がセミアモルファス半導体として形成されている。
　かくすると、セルフアライン方式でありながらも、７００℃以上にすべての工程で温度を加えることがなくＣ／ＴＦＴを作ることができる。そのため、基板材料として、石英等の高価な基板を用いなくてもよく、本発明の大画素の液晶表示装置にきわめて適したプロセスである。
　熱アニールは第９図（Ａ），（Ｄ）で２回行った。しかし第９図（Ａ）のアニールは求める特性により省略し、双方を第９図（Ｄ）のアニールにより兼ね製造時間の短縮を図ってもよい。第９図（Ｅ）において、層間絶縁物（８）として前記したスパッタ法により酸化珪素膜を形成した。この酸化珪素膜の形成はＬＰＣＶＤ法、光ＣＶＤ法、常圧ＣＶＤ（ＴＥＯＳ−オゾン）法を用いてもよい。例えば０．２〜０．６μｍの厚さに形成し、その後、フォトマスク▲５▼を用いて電極用の窓（３２）を形成した。
　さらにこれら全体にアルミニウムをスパッタ法により形成し、リード（９），（９’）、およびコンタクト（２９），（２９’）をフォトマスク▲６▼を用いて作製した。
　表面を平坦代用有機樹脂（３９）例えば透光性ポリイミド樹脂を塗布形成し、再度の電極穴あけをフォトマスク▲７▼にて行った。
　第９図（Ｆ）に示す如く２つのＴＦＴを相補とし、かつその出力端を液晶装置の一方の画素の電極を透明電極としてそれに連結するため、スパッタ法によりＩＴＯ（インジューム・スズ酸化膜）を形成した。それをフォトマスク▲８▼によりエッチングし、電極（３３）を構成させた。このＨＯは室温〜１５０℃で成膜し、２００〜４００℃の酸素または大気中のアニールにより成就した。
　かくの如くにしてＰＴＦＴ（２１）とＮＴＦＴ（１１）と透明導電膜の電極（３３）とを同一ガラス基板（１）上に作製した。
　かかるＴＦＴの特性を略記する。
　　　　　　移動度（μｃｍ２／Ｖｓ）　　Ｖｔｈ（Ｖ）
　　ＰＹＦＴ　　　　２０　　　　　　　　−５．９
　　ＮＴＦＴ　　　　４０　　　　　　　　＋５．０
　かかる半導体を用いることにより、一般に不可能とされていたＴＦＴでも大きな移動度を作ることができた。そのため、初めて第２図、第３図、第４図に示した液晶表示装置用の各ピクセルに相補型ＴＦＴを構成させるアクティブ型液晶表示装置を作ることができた。また周辺回路もオンガラス化（同一基板上に同様のＴＦＴの製造プロセスで形成する方法）が可能となった。
「実施例２」
　第６図（Ａ）に第２図に対応した実施例を示す。
Ｘ線としてＶＤＤ（１８）、ＶＳＳ（１９）、ＶＤＤ’（１８’）、ＶＳＳ’（１９’）を形成した。なおＹ線としてＶＧＧ（２２）、ＶＧＧ’（２２’）を形成した。
　図面（Ａ）は平面図であるが、そのＡ−Ａ’の縦断面図を第６図（Ｂ）に示す。またＢ−Ｂ’の縦断面図を第６図（Ｃ）に示す。
　ＰＴＦＴ（２１）をＸ線ＶＤＤ（１８）とＹ線ＶＧＧ（２２）との交差部に設け、ＶＤＤ（１８）とＶＧＧ’（２３）との交差部にも他の画素用のＰＴＦＴ（２１Ａ）が同様に設けられている。ＮＴＦＴ（１１）はＶＳＳ（１９）とＶＧＧ（２２）との交差部に設けられている。ＶＤＤ’（１８’））とＶＧＧ（２２）との交差部の下馴には、他の画素用のＰＴＦＴが設けられている。Ｃ／ＴＦＴを用いたマトルクス構成を有せしめた。
　ＰＴＦＴ（２１）は、ソース（５）の入力端のコンタクト（３２）を介しＸ線ＶＤＤ（１８）に連結され、ゲイト（４）は多層形成がなされたＹ線ＶＧＧ（２２）に連結されている。ドレイン（６）の出力端はコンタクト（２９）を介して画素の電極（３３）に連結している。
　他方、ＮＴＦＴ（１１）はソース（５’）の入力端がコンタクト（３２’）を介してＸ線ＶＳＳ（１９）に連結され、ゲイト（４’）はＹ線ＶＧＧ（２２）に、ドレイン（６’）の出力端はコンタクト（２９’）を介して画素（３３）に連結している。かくして２本のＸ線（１８），（１９）に挟まれた間（内側）に、透明導電膜よりなる画素（３３）とＣ／ＴＦＴとにより１つのピクセルを構成せしめた。かかる構造を左右、上下に繰り返すことにより、２×２のマトリクスの１つの例またはそれを拡大した６４０×４８０、１２８０×９６０といった大画素の液晶表示装置を作ることが可能となった。
　第６図（Ｂ），（Ｃ）は第９図（Ｆ）に番号が対応している。
ここでの特長は、１つの画素に２つのＴＦＴが相補構成をして設けられていること、画素（３３）は液晶電位ＶＬＣを有するが、それは、ＰＴＦＴがオンでありＴＦＴがオフか、またはＰＴＦＴがオフでありＮＴＦＴがオンか、のいずれのレベルに固定されることである。
　その動作を第５図を用いて略記する。
　液晶（１２）を挟む一対の電極（３３），（２３）において、他方の電極（２３）を接極電位（１３）とし、それに対してＰＴＦＴ（２１）の入力端が連結したＶＤＤ（１９）を例えば＋１０Ｖ、ＮＴＦＴ（１１）の入力端が連結したＶｓｓ（１８）を例えば−１０Ｖとすると、ＶＩＣ（１０）は＋１０Ｖまたは−１０Ｖと固定となる。第１図に示された従来公知のＮＴＦＴのみを用いた液晶装置に比べ、ＶＩＣはフローティングとならず、一定の電位を有する。即ちＶＤＤ（１８）、Ｖｓｓ（１９）、接地（１３）と３種類の電位を設定することができ、制御要素が１つ増えたことがわかる。
　また第６図で明らかな如く、制御要素のＶｓｓが新たに増えても、Ｖｓｓの配線がＸ線として１本増えるのみであり、液晶装置における開口率（全面積（３４）に対する実際に表示する液晶の面積（３３）の割合）１に関しては、従来の第１図の１つのみの導電型をもつＴＦＴを各画素に連結した場合に比べて大きくは減少せず、それほど不利にならない。
　第６図において、ＶＧＧ（２２）の配線を考えてみると、オーバーライン配線（上側配線）としてのアルミニウム配線（４１）、ゲイト電極と同じ材料によるアンダーライン配線（４３）（下側配線）およびそれらのコンタクト（４２）を用いることにより、Ｘ線、Ｙ線の交差部での多層配線のために新たなフォトマスク数を増やす必要がなくなっている。
　第６図において、それら透明導電膜上に配向膜、配向処理を施し、さらにこの基板と他方の液晶の電極（第５図（２３））を有する基板との間に一定の間隔をあけて公知の方法により互いに配設をした。そしてその間に液晶を注入または配線して完成させた。
　液晶材料にＴＮ液晶を用いるならば、その間隔を約１０μｍ程度とし、透明導電膜双方に配向膜をラビング処理して形成させる必要がある。
　また液晶材料にＦＬＣ（強誘電性）液晶を用いる場合は、動作電圧を±２０Ｖとし、セルの間隔を１．５〜３．５μｍ例えば２．３μｍとし、反対電極（第４図）（３４）上にのみ配向膜を設けラビング処理を施せばよい。
　分散型液晶またはポリマー液晶を用いる場合には、配向膜は不用であり、スイッチング速度を大とするため、動作電圧は±１０〜±１５Ｖとし、セル間隔は１〜１０μｍと薄くした。
　特に分散型液晶を用いる場合には、偏光板も不用のため、反射型としても、また透過型としても光量を大きくすることができる。そしてその液晶はスレッシュホールドがないため、本発明のＣ／ＴＦＴに示す如く、明確なスレッシュホールド電圧が規定されるＣ／ＴＦＴ型とすることにより、大きなコントラストとクロストーク（隣の画素との悪干渉）を除くことができた。
「実施例３」
　この実施例は第３図および第７図に対応したものである。この図面より明らかな如く、Ｙ線のＶＧＧ（２２）を中央に配設し、Ｘ線のＶＤＤ（１８）、Ｖｓｓ（１９）に挟まれた部分を１つのピクセル（３４）としている。１つのピクセルは１つの透明導電膜の画素電極（３３）および２つのＰＴＦＴ（２１），（２１’）、２つのＮＴＦＴ（１１），（１１’）よりなる２つのＣ／ＴＦＴに連結させている。
　ゲイト電極はすべてＶＧＧ（２２）に連結され、２つのＰＴＦＴ（２１），（２１’）はＶＤＤ（１８）に、また２つのＮＴＦＴの（１１），（１１’）はＶｓｓ（１９）に連結されている。これら２つのＰＴＦＴの一方またはＮＴＦＴの一方が不良であった場合、その不良のＴＦＴをレーザ光照射で破壊させることにより、冗長性をもたせた。このため、画素を構成する透明導電膜（３３）は４つのＴＦＴのソース、ドレインを覆うことのないように設けた。
　その他は実施例２と同じであり、このＣ／ＴＦＴは実施例１を用いた。
「実施例４」
　この実施例は第４図および第８図に対応するものである。１つのピクセルが２つのＣ／ＴＦＴと２つの画素よりなっている。即ちＰＴＦＴ（２１）、ＮＴＦＴ（１１）よりなるＣ／ＴＦＴの出力と連結した液晶（１２）の画素電極（３３）と、他のＰＴＦＴ（２１’）とＮＴＦＴ（１１’）よりなるＣ／ＴＦＴの出力に連結した液晶（１２’）の画素電極（３３’）とが１つのピクセル（３４）を構成している。画素（３３）と（３３’）とが１つのピクセルを構成する合わせた画素（３３）に対応する。
　かくすると、たとえ一方の画素が動作しなくなっても、他方の画素が動作をし、カラー化をした時、非動作のピクセルが発生する確率を下げることができた。その他、ここに記載されていないことは実施例１、２に記さむたことと同様である。
「実施幌５」
　実施例２、３および４においては、ＶＤＤにＰＴＦＴの入力端を、またＶｓｓにＮＴＦＴの入力端を連結した。この実施例においては、逆に、ＶＤＤ側に耳ＴＦＴの入力端を、Ｖｓｓ側にＰＴＦＴの入力端を連結した。するとその出力であるＶＬＣはＶＧＧと同相（ＶＧＧが“１”の時ＶＬＣは“１”となり、ＶＧＧが“０”の時ＶＬＣは“０”となる）とすることができる。出力電位はＶＧＧ−Ｖｔｈで与えられる。かくするとＶＧＧをＶＤＤより大にしなければならない欠点はあるが、ゲイト電極とＶＬＣとの間で多少のリークをあってもあまり気にしなくてもよいという特長を有する。
　かかる場合、第６図、第７図および第８図において、ＰＴＦＴ（２１）とＮＴＦＴ（１１）とは互いに逆に設ければよい。即ち第５図においても同様にＰＴＦＴとＮＴＦＴとを互いに逆に設ければよい。そのため、実施幌２、３、４における製造工程はまったく同じとして作ることができる。
「発明の効果」
　本発明は相補型のＴＦＴをマトリクス化された各画素に連結することにより、
１）しきい値の明確化
２）スイッチング速度の増加
３）動作マージンの拡大
４）不良ＴＦＴが一部にあってもその補償をある程度行うことができる
５）作製に必要なフォトマスク数はＮＴＦＴのみの従来例に比べて第９図（Ｃ）および（Ｄ）のフォトマスク▲３▼、▲４▼と２回多くなるのみである
６）キャリアの移動度がアモルファス珪素を用いた場合に比べ１０倍以上も大きいため、ＴＦＴの大きさを小さくでき、１つのピクセル内に２つのＴＦＴをつけても開口率の減少をほとんど伴わない
という多くの特長を有する。
　そのため、これまでのＭＴＦＴのみを用いるアクティブＴＦＴ液晶装置に比べて、数段の製造歩留まりと画面の鮮やかさを成就できるようになった。
　本発明においてかかるＣ／ＴＦＴに対し、半導体としてセミアモルファスまたはセミクリスタルを用いた。しかし同じ目的のために可能であるならば他の結晶構造の半導体を用いてもよい。またセルフアライン型のＣ／ＴＦＴにより高速処理を行った。しかしイオン注入法を用いずに非セルフアライン方式によりＴＦＴを作ってもよい。また
スタガー型でなく逆スタガー型
　本発明における表示媒体としては、透過型の液晶表示装置または反射型の液晶表示装置として用い得る。また液晶材料としては前記したＴＮ液晶、ＦＬＣ液晶、分散型液晶、ポリマ型液晶を弔い得る。またゲストホスト型、誘電異方性型のネマチック液晶にイオン性ドーパントを添加して電界を印加することによってネマチック液晶としコレステリック液晶との混合体に電界を印加して、ネマチック相とコレステリック相との間で相変化を生じさせ、透明ないし白濁の表示を実現する相転移液晶を用いることもできる。また液晶以外では、例えば染料で着色した有機溶媒中にこれと色の異なる顔料粒子を分散させた、いわゆる電気泳動表示用分散系を用いることもできることを付記する。
【図面の簡単な説明】
　第１図は従来のアクティブ型ＴＦＴ（薄膜型トランジスタ）を用いた液晶装置を示す。
　第２図、第３図および第４図は本発明の相補型ＴＦＴを用いたアクティブ型液晶装置の回路図を示す。
　第５図は相補型ＴＦＴの動作を示す図面である。
　第６図は第２図に対応した液晶表示装置の一方の基板の平面図（Ａ）、縦断面図（Ｂ），（Ｃ）を示す。
　第７図は第３図に対応した液晶表示装置の一方の基板の図面である。
　第８図は第４図に対応した液晶表示装置の一方の基板の図面である。
　第９図は本発明の液晶装置に用いた相補型ＴＦＴの作製方法を示す。
（１）・・ガラス基板
（２），（２’）・・シリコン半導体
（３）・・ゲイト絶縁膜
（４），（４’）・・ゲイト電極
（５），（５’）・・ソース
（６），（６’）・・ドレイン
（７），（７’）・・チャネル形成領域
（１０）・・液晶電位（ＶＬＣ）
（１１），（１１’），（１１Ａ）（１１’Ａ），（１１Ｂ），（１１’Ｂ）・・Ｎチャネル型薄膜トランジスタ（ＮＴＦＴ）
（１２），（１２’），（１２Ａ），（１２’Ａ），（１２Ｂ），（１２’Ｂ）・・液晶
（１４），（１５）・・リークをさせる抵抗
（１６），（１７）・周辺回路
（１８），（１８’）・・ＶＤＤ（Ｘ線の１つ）
（１９），（１９’）・・Ｖｓｓ（Ｘ線の１つ）
（２１），（２１），（２１Ａ），（２１’Ａ），（２１Ｂ），（２１’Ｂ）・・Ｐチャネル型薄膜トランジスタ（ＰＴＦＴ）
（２２），（２２’）・・ＶＧＧ、ＶＧＧ’（Ｙ線）
（２３），（３３），（３３’），（３３Ａ），（３３’Ａ），（３３Ｂ），（３３’Ｂ）・・透明電極で作られた画素
（３４）・・ピクセル
（３６）・・ブロッキング層
　▲１▼〜▲８▼・・フォトマスクを用いたプロセス