【事件の表示】
　特許第２９８５８７５号「インダクタンス素子」の請求項１ないし１０に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第２９８５８７５号の請求項１ないし６に係る特許を維持する。
【理　由】
１．手続の経緯
　特許２９８５８７５号の請求項１ないし１０に係る発明は、平成１０年５月２８日に特許出願され、平成１１年１０月１日にその特許権の設定登録がなされ、その後、株式会社村田製作所より特許異議の申立てがなされ、取消しの理由が通知され、その指定期間内である平成１２年１２月１９日に訂正請求がなされたものである。
　
２．訂正の適否についての判断
２−１．訂正の内容
(１)請求項５、６、９、１０項を削除する。
(２)「基体と、前記基体に巻回された巻線と、前記基体に設けられた前記巻線と接続される一対の端子電極とを備えたインダクタンス素子であって、端子電極の厚さをＴ、巻線の直径をｔ、Ｐ＝Ｔ÷ｔとしたときに、０．３＜Ｐ＜５．０の関係を満たすように、端子電極の厚さＴと巻線の直径ｔを設定した事を特徴とするインダクタンス素子」とある特許請求の範囲の請求項１の記載を、
　「両端部にそれぞれ鍔部を設けるとともに前記鍔部の間に巻部を設けた基体と、前記巻部に巻回された巻線と、前記鍔部のそれぞれの側面全周に設けられ前記巻線の端部と接続された一対の端子電極と、前記端子電極の上に設けられ接合性導電材料を有する接合層とを備え、前記端子電極と前記接合層の間に前記巻線の端部を設けたインダクタンス素子であって、端子電極の膜厚をＴ、巻線の直径をｔ、Ｐ＝Ｔ÷ｔとしたときに、０．３＜Ｐ＜５．０の関係を満たすように、前記端子電極の厚さＴと巻線の直径ｔを設定し、しかも端子電極との接合部となる巻線の端部に幅広部を設け、前記幅広部の最大幅は巻線の径の１．５倍以上とした事を特徴とするインダクタンス素子。」と訂正する。
(３)上記訂正事項(１)(２)に伴い、請求項２〜６に係る発明の特許請求の範囲の記載を次の通り訂正する。
　「【請求項２】端子電極を多層構造とした事を特徴とする請求項１記載のインダクタンス素子。
　【請求項３】端子電極は、基体上に設けられ焼き付けもしくは無電解メッキによって形成された第１層と、前記第１層の上に設けられ電解メッキによって形成された第２層とを有する事を特徴とする請求項２記載のインダクタンス素子。
　【請求項４】第１層として銀または銀を主成分とする導電材料で構成し、第２層として銅または銅を主成分とする導電材料で構成したことを特徴とする請求項３記載のインダクタンス素子。
　【請求項５】端子電極にのみ溝部を設け、前記溝部内に巻線を保持させた事を特徴とする請求項１〜４いずれか１記載のインダクタンス素子。
　【請求項６】端子電極に超音波溶接、レーザ溶接、スポット溶接の少なくとも一つの手段にて巻線の端部を接合した事を特徴とする請求項１〜５いずれか１記載のインダクタンス素子。」
(４).明細書の段落番号【０００６】の記載について、
　「【課題を解決するための手段】
　本発明は、基体と、.前記基体に巻回された巻線と、前記基体に設けられ前記巻線と接続される一対の端子電極とを備えたインダクタンス素子であって、端子電極の厚さをＴ、巻線の直径をｔ、Ｐ＝Ｔ÷ｔとしたときに、０．３＜Ｐ＜５．０の関係を満たすように、端子電極の厚さＴと巻線の直径ｔを設定した。」とあるのを、
　「【課題を解決するための手段】
　本発明は、両端部にそれぞれ鍔部を設けるとともに前記鍔部の間に巻部を設けた基体と、前記巻部に巻回された巻線と、前記鍔部のそれぞれの側面全周に設けられ前記巻線の端部と接続された一対の端子電極と、前記端子電極の上に設けられ接合性導電材料を有する接合層とを備え、前記端子電極と前記接合層の間に前記巻線の端部を設けたインダクタンス素子であって、端子電極の膜厚をT、巻線の直径をｔ、Ｐ＝T÷ｔとしたときに、０．３＜Ｐ＜５．０の関係を満たすように、前記端子電極の厚さTと巻線の直径ｔを設定し、しかも端子電極との接合部となる巻線の端部に幅広部を設け、前記幅広部の最大幅は巻線の径の１．５倍以上とした。」と訂正する。
(５).明細書の段落番号【０００７】の記載について、
　「【発明の実施の形態】
　請求項1に係る発明は、基体と、前記基体に巻回された巻線と、前記基体に設けられ前記巻線と接続される一対の端子電極とを備えたインダクタンス素子であって、端子電極の厚さをT、巻線の直径をｔ、Ｐ＝T÷ｔとしたときに、０．３＜Ｐ＜５．０の関係を満たすように、端子電極の厚さTと巻線の直径ｔを設定した事によって、巻線を端子電極に接合する際に、巻線を十分に端子電極内に入り込ませることができ、巻線の端部を端子電極から大きく突出しないので、回路基板等への素子の座りが良くなり、実装性を飛躍的に向上させることができる。」とあるのを、
　「【発明の実施の形態】
　請求項１に係る発明は、両端部にそれぞれ鍔部を設けるとともに前記鍔部の間に巻部を設けた基体と、前記巻部に巻回された巻線と、前記鍔部のそれぞれの側面全周に設けられ前記巻線の端部と接続された一対の端子電極と、前記端子電極の上に設けられ接合性導電材料を有する接合層とを備え、前記端子電極と前記接合層の間に前記巻線の端部を設けたインダクタンス素子であって、端子電極の膜厚をT、巻線の直径をｔ、Ｐ＝Ｔ÷ｔとしたときに、０．３＜Ｐ＜５．０の関係を満たすように、前記端子電極の厚さTと巻線の直径ｔを設定し、しかも端子電極との接合部となる巻線の端部に幅広部を設け、前記幅広部の最大幅は巻線の径の１．５倍以上とした事によって、巻線を端子電極に接合する際に、巻線を十分に端子電極内に入り込ませることができ、巻線の端部を端子電極から大きく突出しないので、回路基板等への素子の座りが良くなり、実装性を飛躍的に向上させることができる。」と訂正する。
(６)明細書の段落番号【００１１】の記載について、
　「請求項５に係る発明は、請求項１〜４において、」とあるのを、
　「また、請求項１に係る発明において、」と訂正する。
(７)明細書の段落番号【００１２】の記載について、
　「請求項６に係る発明は、請求項５において、」とあるのを、
　「また、請求項１に係る発明において、」と訂正する。
(８)明細書の段落番号【００１３】の記載について、
　「請求項７に係る発明は、請求項１〜６において、」とあるのを、
　「請求項５に係る発明は、請求項１〜４において、」と訂正する。
(９)明細書の段落番号【００１４】の記載について、
　「請求項８に係る発明は、請求項１〜７において、」とあるのを、
　「請求項６に係る発明は、請求項１〜５において、」と訂正する。
(１０)明細書の段落番号【００１５】の記載について、
　「請求項９に係る発明は、請求項１〜８において、」とあるのを、
　「また、請求項１に係る発明において、」と訂正する。
(１１)明細書の段落番号【００１６】の記載について、
　「請求項１０に係る発明は、請求項１〜９において、」とあるのを、
　「また、請求項１に係る発明において、」と訂正する。
(１２)明細書の段落番号【００４１】の記載について、
　「【発明の効果】
　本発明は、基体と、前記基体に巻回された巻線と、前記基体に設けられ前記巻線と接続される一対の端子電極とを備えたインダクタンス素子であって、端子電極の厚さをT、巻線の直径をｔ、Ｐ＝T÷ｔとしたときに、０．３＜Ｐ＜５．０の関係を満たすように、端子電極の厚さTと巻線の直径tを設定した事によって、巻線を端子電極に接合する際に、巻線を十分に端子電極内に入り込ませることができ、巻線の端部を端子電極から大きく突出しないので、回路基板等への素子の座りが良くなり、実装性を飛躍的に向上させることができる。」とあるのを、
　「【発明の効果】
　本発明は、両端部にそれぞれ鍔部を設けるとともに前記鍔部の間に巻部を設けた基体と、前記巻部に巻回された巻線と、前記鍔部のそれぞれの側面全周に設けられ前記巻線の端部と接続された一対の端子電極と、前記端子電極の上に設けられ接合性導電材料を有する接合層とを備え、前記端子電極と前記接合層の間に前記巻線の端部を設けたインダクタンス素子であって、端子電極の膜厚をT、巻線の直径をｔ、Ｐ＝T÷ｔとしたときに、０．３＜Ｐ＜５．０の関係を満たすように、前記端子電極の厚さTと巻線の直径ｔを設定し、しかも端子電極との接合部となる巻線の端部に幅広部を設け、前記幅広部の最大幅は巻線の径の１．５倍以上とした事によって、巻線を端子電極に接合する際に、巻線を十分に端子電極内に入り込ませることができ、巻線の端部を端子電極から大きく突出しないので、回路基板等への素子の座りが良くなり、実装性を飛躍的に向上させることができる。」と訂正する。
２−２．訂正の目的の適否、新規事項の有無及び拡張・変更の存否
(１)訂正事項(１)について
　訂正事項(１)は特許請求の範囲の減縮を目的とした明細書の訂正に該当し、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し、又は変更するものではない。
(２)訂正事項(２)(３)について
　請求項１〜６についての訂正は、請求項１〜６のいずれにも構成要件を加えるものであるから、いずれも、特許請求の範囲の減縮を目的とした明細書の訂正に該当し、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し、又は変更するものではない。
(３)訂正事項(４)〜(１２)について
　訂正事項請求項(４)〜(１２)は、１〜６の特許請求の範囲の訂正と整合を図るものであるから、明りょうでない記載の釈明を目的とした明細書の訂正に該当し、新規事項の追加に該当せず、実質上特許請求の範囲を拡張し、又は変更するものではない。
２−３．むすび
　上記訂正は、特許法第１２０条の４第２項及び同条第３項において準用する同法第１２６条第２から４項の規定に適合するので、この訂正を認める。
　
３．特許異議の申立ての概要
　申立人株式会社村田製作所は甲第１号証（特開平１０−１３５０４８号公報）、甲第２号証（特開昭６３−２２０５０６号公報）、甲第３号証（特開平９−１５３４１９号公報）、甲第４号証（特開平９−３０６７４４号公報）、甲第５号証（特開平１０−６４７４７号公報）、甲第６号証（特開平１０−７４６１５号公報）を提出し、請求項１〜１０に係る発明の特許は、特許法第２９条第２項の規定に違反してなされたものであるから、請求項１〜１０に係る発明の特許を取り消すべき旨主張している。
　
４．特許異議の申立てについての判断
４−１．本件発明について
　本件特許の請求項１〜６に係る発明は、訂正明細書の特許請求の範囲の請求項１〜６に記載された事項により特定されるとおりものである。（上記２−１．訂正の内容　２−１(２)、２−１(３)参照）
４−２．甲各号証に記載された技術事項
(１)甲第１号証（特開平１０−１３５０４８号公報）
　甲第１号証には、
　「図１に示す角形チップインダクタ１０は、柱状の胴部１１ａとこの両端よりほぼ直角方向に延びる脚部１１ｂを有し、全体がコの字型をしたコア１１に対し、脚部１１ａに導線１２を巻回して巻線を施し、脚部１１ｂの端部に電極１３を形成して、上記導線１２の両端を電極１３に接続したものである。」（段落番号【００１１】）、
　「また、導線１２の端部と電極１３との接合構造は、図４(ａ)に示すように、電極１３を形成したコア１１の脚部１１ｂの下端面に導線１２の端部１２ａを予め熱溶着しておき、この状態のまま基板２０状に実装して半田２１で接合すれば、強固に導線１２を接合できる。」（段落番号【００１７】）、
　「上記コア１１は、２〜３ｍｍ角の大きさで、Ａｌ2Ｏ3を主成分としてＳｉＯ2やＭｇＯ等を含むアルミナセラミックス、Ｍｎ−Ｚｎ系又はＮｉ−Ｚｎ系等のフェライト、あるいは樹脂から成る。また、導線１２は直径０．０２〜０．１ｍｍ程度の銅線から成り、コア１１の中央部１１ａに巻回して両端を電極１３に接合する。さらに、電極１３は、Ａｇ、Ａｇ−Ｐｄ等の厚膜ペーストや、Ｍｏ−Ｍｎ、Ｗ等の金属をメタライズした後、Ｎｉ、Ａｕ、Ｓｎ−Ｐｂ等をメッキして形成される。」（段落番号【００１９】）、
　「コア１１は、Ｎｉ−Ｚｎ系フェライトで形成し、寸法は２．０×２．５ｍｍとした。このコア１１に、図３に示す方法でＡｇからなるペースト３２を１０〜５０μｍの厚みで塗布し、焼成した後、Ｎｉメッキを１〜３μｍの厚みで施し、さらにＳｎ−Ｐｂを５〜１０μｍの厚みで形成して電極１３を形成した。なお、最終的な電極１３の外側幅Ｘ1は０．５ｍｍ、内側の幅Ｘ2は０．１ｍｍとした。」（段落番号【００２７】）
　と記載されており、そして電極の厚さＴは、段落番号【００２７】の記載によれば、（１０〜５０μｍ）＋（１〜３μｍ）＝１１〜５３μｍであり、導線の直径は、段落番号【００１９】によれば、直径０．０２〜０．１ｍｍであり、Ｐ＝T÷ｔとしたときに、０．１１＜Ｐ＜２．６５の関係となっていることも記載されていると認められる。
(２)甲第２号証（特開昭６３−２２０５０６号公報）
　甲第２号証には、
　「この発明は、磁芯の表面上に端子電極を形成したチップ型インダクタに関する」（明細書第(１)頁左下欄第２０行目〜右下欄第１行目）、
　「この実施例においては、磁芯２のフランジ部２ｃの表面上に、前述したような銀−パラジウムから成る端子電極６ａ、６ｂの代わりに、例えば無電解メッキによって、ニッケルクロム（Ｎｉ−Ｃｒ）合金またはニッケルリン（Ｎｉ−Ｐ）合金などのニッケル合金から成る端子電極１６ａ、１６ｂを形成している。」（明細書第(２)頁右上欄第２０行目〜左下欄第６行目）、
　「例えば、第３図の実施例は、端子電極１６ａ、１６ｂの表面にスズ、半田等の半田付けの良好な金属１８を電解メッキ等によってメッキしたものであり、これによってこれによって端子電極１６ａ、１６ｂに対する半田付け性が一層良くなる。」（明細書第(２)頁右下欄第２０行目〜左上欄第４行目）、
　と記載されている。
(３)甲第３号証（特開平９−１５３４１９号公報）
　甲第３号証には、
　「本発明は、インダクタやトランス等のように、コアに巻かれたコイルを有する回路部品であって、コイルの引出し線がコアの端面の端子電極に導電固着されたチップ形巻線回路部品に関する。」（段落番号【０００１】）、
　「このような端子電極１４、１４は、従来の銀−パラジウムで形成される端子電極のように、導電ペーストを塗布し、焼き付けで形成されるいわゆる厚膜法や、無電解メッキ、真空蒸着、スパッタリング等の厚膜法で形成する。この場合、コア１１のフランジ部１２の端面に直接前記の金属膜を形成せずに、下地導体として他の導体膜をフランジ部１２の端面に形成し、その上に前記の金属膜を形成して端子電極１４、１４としてもよい。」（段落番号【００１２】）、
　「このような端子電極１４、１４には、前述のようにしてフランジ部１２側に引き出されたコイル１３の引出し線１５、１５の端末を接続する。接続する手段は半田付けではなく、相互の金属分子を拡散して一体化することにより接続する拡散固着或は表面を一部溶融することにより一体化する融着等の手段で接続する。具体的には、電気抵抗溶接、レーザ溶接、超音波融着等の手段で接続する。このようにしてコイル１３のリード線１５の端末を端子電極１４に融着した状態を模式的に図３に示す。」（段落番号【００１３】）、
　「次に、図４及び図５で示した例では、前述のようにして端子電極１４、１４にコイル１３の引出し線１５、１５の端末を融着した後、その上に錫または半田からなる表面層１６ａ、１６ａを形成した例である。このような表面層１６ａ、１６ａは、錫メッキ或は半田メッキ等の手段で形成される。このような表面層１６ａ、１６ａを形成することにより、銅または銅合金で形成された端子電極１４、１４の酸化を防止することができると共に、端子電極１４、１４の表面の半田濡れ性が良くなり、回路基板上のランド電極に端子電極１４、１４を半田付けするときの半田付性が向上する。」（段落番号【００１５】）、
　「さらに、図６で示した例は、前述のようにして端子電極１４、１４にコイル１３の引出し線１５、１５の端末を融着した後、その上にニッケルまたはニッケル合金からなる中間層１６ｂ、１６ｂを形成し、その上に錫または半田からなる表面層１６ａ、１６ａを形成した例である。中間層１６ｂ、１６ｂを形成するニッケル合金としては、ニッケル−燐、ニッケル−クロム等をあげることができる。このような中間層１６ｂ、１６ｂを形成することにより、端子電極１４、１４の耐剥離性を向上させることができる。なお、図示の例では、何れもコア１１の一方の端面、すなわち一方のフランジ部１２の端面に端子電極１４、１４を形成したが、チップ形巻線電子部品がトランスのように複数のコイルを有するものでは、端子電極１４、１４をコア１１の双方の端面に設けることもある。」（段落番号【００１６】）、
　と記載されている。
(４)甲第４号証（特開平９−３０６７４４号公報）
　甲第４号証には、
　「本発明は、プリント基板上に実装するチップ状インダクタに関する。」（段落番号【０００１】）、
　「同図において、１は断面円形の巻芯１ａとその両端に設けられた一辺が例えば０．８ｍｍの角形の鍔１ｂ、１ｂとから成る例えばフェライト製の磁性コアで、各辺にそれぞれ例えば深さが０．０６ｍｍのＶ形溝２が形成された鍔１ｂ，１ｂの外側面及び周面にはメッキ又はディップ・焼き付けにより銀、銀−白金又は銅とその上に被着された鉛−錫等から成る外部電極用導電被膜３、３が形成される。この磁性コア１の巻芯１ａに例えば５０〜１００μｍの径を有し被覆材料がポリウレタン、ポリアミドイミドなどの絶縁被覆電線を巻回して巻線４が巻装され、その端末５、５は鍔１ｂのＶ形溝２、２に挿入され外部電極用導電被膜３、３に溶接、熱圧着又は超音波振動により接合されて接続される。この熱圧着では、加熱されたヘッドを絶縁被覆電線の端末５に加圧することにより該端末５が変形されて偏平になり前記導電被膜３に拡散接合される。又、超音波振動では、ヘッドの振動により端末５の絶縁被覆が除去され、クリーニングされた銅線と前記導電被膜３とが加熱したヘッドを加圧することによって接合される。」（段落番号【０００８】）、
　「このチップ状インダクタでは、これをプリント基板上に配置するとき実装する面を考慮する必要がなく、又磁性コア１の鍔１ｂは角形に形成されているので、円形の鍔の場合のように転がることがない。」（段落番号【００１０】）、
　「前記磁性コア１又は絶縁性コアの外部電極用導電被膜３、３は、該コアの鍔１ｂ、１ｂをディップ又はメッキする深さを変えることにより図３（Ａ）に示すように鍔１ｂ、１ｂの幅の一部の周面に被着してもよく、或いは図３（Ｂ）に示すように鍔１ｂ、１ｂの内側面まで被着してもよい。」（段落番号【００１１】）、
　「尚、前記チップ状インダクタの磁性コア１の鍔１ｂ、１ｂには、巻線４の端末５を挿入する溝２、２を形成したが、この溝２、２は形成しなくてもよく、又、巻線４の端末５は、図４（Ａ）、（Ｂ）に示すように、鍔１ｂの厚み方向に対して傾斜させ、或いは鍔１ｂ、１ｂの外側面に沿って折曲した状態で外部電極用導電被膜３、３に接続してもよい。この場合にも図１に示すものと同様、巻線４の端末５、５は鍔１ｂの外部電極用導電被膜３、３に溶接、熱圧着又は超音波振動により偏平に変形されて接合される。」、
　と、記載されている。
(５)甲第５号証（特開平１０−６４７４７号公報）
　甲第５号証には、
　「本発明は、インダクタ、チョークコイル等のコイル部品及びその製造方法に関する。」（段落番号【０００１】）、
　「ワイヤ２０の端末２０ａは下部鍔部１２の窪んだ部分に位置する電極１５上に、図４に示すヒータチップ３０を使用して熱圧着される。詳しくは、まず、ヒータチップ３０を４００〜６００℃に加熱し、電極１５上にセットしたワイヤ端末２０ａに当てる。これにて、絶縁層２３が熱分解すると共に、はんだ層２２が溶融する。さらに、ヒータチップ３０に０．５〜３．０ｋｇｆ／ｃｍ２の圧力を加える。これにて、芯導体２１が押しつぶされ、芯導体２１と電極１５との間に介在している溶融状態のはんだが芯導体２１の周囲に押し出される。ここで、芯導体２１と電極１５とが直接接触し、金属間結合で固着する。」（段落番号【００１０】）、
　と記載されている。
(６)甲第６号証（特開平１０−７４６１５号公報）
　甲第６号証には、
　「本発明は、コイル装置に係り、特にコイル装置における取り出し電極の構造に関する。」（段落番号【０００１】）、
　「リード部１２ａ、１２ｂの先端部１３，１４は、リード部１２ａ、１２ｂの先端部をつぶし加工されて、その部分の面積が大きく形成されており、接着材を用いてボビン１１の端面１１ｂ、１１ｃに固着される。」（段落番号【０００８】）、
　と記載されている。
４−３．対比・判断
　ここで本件請求項１に係る発明と甲各号証に記載された技術事項とを対比すると、甲各号証には、本件請求項１に係る発明が具備する「前記鍔部のそれぞれの側面全周に設けられ前記巻線の端部と接続された一対の端子電極と、前記端子電極の上に設けられ接合性導電材料を有する接合層とを備え、前記端子電極と前記接合層の間に前記巻線の端部を設け」るようにインダクタンス素子を構成することについては、記載も示唆もされていない。そしてこのように構成することにより、「端子電極へ巻線の端部を結合し、その上に半田などで構成された接合層を形成することで、多少端子電極から巻線との接合部が突出しても、接合層を設けることでその突出により段差を緩和することができ、素子を実装した際に、がたつきなどは発生せず、しかも端子電極と巻線の端部との接合が弱かった場合においても、接合層を設けることによって、端子電極と巻線との接合強度が向上することになり、断線などの発生を防止できます。」（平成１２年１２月１９日付け特許異議意見書第６頁第２〜８行目）なる格別な効果が生じるものと認められる。よって本件請求項１に係る発明は、甲各号証に記載された技術事項に基づいて当業者が容易に発明できたものではない。したがって、本件請求項１に係る発明の特許は、特許異議の申立ての理由によって取り消すことができない。
　また本件請求項２〜６に係る発明は、本件請求項１に係る発明を引用しており、請求項１に係る発明の構成要件を全て含み、上記したように本件請求項１に係る発明が甲各号証に記載された技術事項に基づいて当業者が容易に発明できたものでない以上、甲各号証に記載された技術事項に基づいて当業者が容易に発明できたものではない。したがって、本件請求項２〜６に係る発明の特許は、特許異議の申立ての理由によって取り消すことができない。
４−４．むすび
　以上のとおりであるから、特許異議申立ての理由及び証拠によっては、本件請求項１〜６に係る発明の特許を取り消すことはできない。
　また、他に本件請求項１〜６に係る発明の特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１３年２月２６日（２００１．２．２６）
【訂正の要旨】
訂正の要旨
（１）請求項５、６、９、１０項を削除する。
（２）「基体と、前記基体に巻回された巻線と、前記基体に設けられた前記巻線と接続される一対の端子電極とを備えたインダクタンス素子であって、端子電極の厚さをＴ、巻線の直径をｔ、Ｐ＝Ｔ÷ｔとしたときに、０．３＜Ｐ＜５．０の関係を満たすように、端子電極の厚さＴと巻線の直径ｔを設定した事を特徴とするインダクタンス素子」とある特許請求の範囲の請求項１の記載を、
　「両端部にそれぞれ鍔部を設けるとともに前記鍔部の間に巻部を設けた基体と、前記巻部に巻回された巻線と、前記鍔部のそれぞれの側面全周に設けられ前記巻線の端部と接続された一対の端子電極と、前記端子電極の上に設けられ接合性導電材料を有する接合層とを備え、前記端子電極と前記接合層の間に前記巻線の端部を設けたインダクタンス素子であって、端子電極の膜厚をＴ、巻線の直径をｔ、Ｐ＝Ｔ÷ｔとしたときに、０．３＜Ｐ＜５．０の関係を満たすように、前記端子電極の厚さＴと巻線の直径ｔを設定し、しかも端子電極との接合部となる巻線の端部に幅広部を設け、前記幅広部の最大幅は巻線の径の１．５倍以上とした事を特徴とするインダクタンス素子。」と訂正する。
（３）上記訂正事項（１）（２）に伴い、請求項２〜６に係る発明の特許請求の範囲の記載を次の通り訂正する。
　「【請求項２】端子電極を多層構造とした事を特徴とする請求項１記載のインダクタンス素子。
　【請求項３】端子電極は、基体上に設けられ焼き付けもしくは無電解メッキによって形成された第１層と、前記第１層の上に設けられ電解メッキによって形成された第２層とを有する事を特徴とする請求項２記載のインダクタンス素子。
　【請求項４】第１層として銀または銀を主成分とする導電材料で構成し、第２層として銅または銅を主成分とする導電材料で構成したことを特徴とする請求項３記載のインダクタンス素子。
　【請求項５】端子電極にのみ溝部を設け、前記溝部内に巻線を保持させた事を特徴とする請求項１〜４いずれか１記載のインダクタンス素子。
　【請求項６】端子電極に超音波溶接、レーザ溶接、スポット溶接の少なくとも一つの手段にて巻線の端部を接合した事を特徴とする請求項１〜５いずれか１記載のインダクタンス素子。」
（４）．明細書の段落番号【０００６】の記載について、
　「【課題を解決するための手段】
　本発明は、基体と、．前記基体に巻回された巻線と、前記基体に設けられ前記巻線と接続される一対の端子電極とを備えたインダクタンス素子であって、端子電極の厚さをＴ、巻線の直径をｔ、Ｐ＝Ｔ÷ｔとしたときに、０．３＜Ｐ＜５．０の関係を満たすように、端子電極の厚さＴと巻線の直径ｔを設定した。」とあるのを、
　「【課題を解決するための手段】
　本発明は、両端部にそれぞれ鍔部を設けるとともに前記鍔部の間に巻部を設けた基体と、前記巻部に巻回された巻線と、前記鍔部のそれぞれの側面全周に設けられ前記巻線の端部と接続された一対の端子電極と、前記端子電極の上に設けられ接合性導電材料を有する接合層とを備え、前記端子電極と前記接合層の間に前記巻線の端部を設けたインダクタンス素子であって、端子電極の膜厚をＴ、巻線の直径をｔ、Ｐ＝Ｔ÷ｔとしたときに、０．３＜Ｐ＜５．０の関係を満たすように、前記端子電極の厚さＴと巻線の直径ｔを設定し、しかも端子電極との接合部となる巻線の端部に幅広部を設け、前記幅広部の最大幅は巻線の径の１．５倍以上とした。」と訂正する。
（５）．明細書の段落番号【０００７】の記載について、
　「【発明の実施の形態】
　請求項１に係る発明は、基体と、前記基体に巻回された巻線と、前記基体に設けられ前記巻線と接続される一対の端子電極とを備えたインダクタンス素子であって、端子電極の厚さをＴ、巻線の直径をｔ、Ｐ＝Ｔ÷ｔとしたときに、０．３＜Ｐ＜５．０の関係を満たすように、端子電極の厚さＴと巻線の直径ｔを設定した事によって、巻線を端子電極に接合する際に、巻線を十分に端子電極内に入り込ませることができ、巻線の端部を端子電極から大きく突出しないので、回路基板等への素子の座りが良くなり、実装性を飛躍的に向上させることができる。」とあるのを、
　「【発明の実施の形態】
　請求項１に係る発明は、両端部にそれぞれ鍔部を設けるとともに前記鍔部の間に巻部を設けた基体と、前記巻部に巻回された巻線と、前記鍔部のそれぞれの側面全周に設けられ前記巻線の端部と接続された一対の端子電極と、前記端子電極の上に設けられ接合性導電材料を有する接合層とを備え、前記端子電極と前記接合層の間に前記巻線の端部を設けたインダクタンス素子であって、端子電極の膜厚をＴ、巻線の直径をｔ、Ｐ＝Ｔ÷ｔとしたときに、０．３＜Ｐ＜５．０の関係を満たすように、前記端子電極の厚さＴと巻線の直径ｔを設定し、しかも端子電極との接合部となる巻線の端部に幅広部を設け、前記幅広部の最大幅は巻線の径の１．５倍以上とした事によって、巻線を端子電極に接合する際に、巻線を十分に端子電極内に入り込ませることができ、巻線の端部を端子電極から大きく突出しないので、回路基板等への素子の座りが良くなり、実装性を飛躍的に向上させることができる。」と訂正する。
（６）明細書の段落番号【００１１】の記載について、
　「請求項５に係る発明は、請求項１〜４において、」とあるのを、
　「また、請求項１に係る発明において、」と訂正する。
（７）明細書の段落番号【００１２】の記載について、
　「請求項６に係る発明は、請求項５において、」とあるのを、
　「また、請求項１に係る発明において、」と訂正する。
（８）明細書の段落番号【００１３】の記載について、
　「請求項７に係る発明は、請求項１〜６において、」とあるのを、
　「請求項５に係る発明は、請求項１〜４において、」と訂正する。
（９）明細書の段落番号【００１４】の記載について、
　「請求項８に係る発明は、請求項１〜７において、」とあるのを、
　［請求項６に係る発明は、請求項１〜５において、」と訂正する。
（１０）明細書の段落番号【００１５】の記載について、
　「請求項９に係る発明は、請求項１〜８において、」とあるのを、
　「また、請求項１に係る発明において、」と訂正する。
（１１）明細書の段落番号【００１６】の記載について、
　「請求項１０に係る発明は、請求項１〜９において、」とあるのを、
　「また、請求項１に係る発明において、」と訂正する。
（１２）明細書の段落番号【００４１】の記載について、
　「【発明の効果】
　本発明は、基体と、前記基体に巻回された巻線と、前記基体に設けられ前記巻線と接続される一対の端子電極とを備えたインダクタンス素子であって、端子電極の厚さをＴ、巻線の直径をｔ、Ｐ＝Ｔ÷ｔとしたときに、０．３＜Ｐ＜５．０の関係を満たすように、端子電極の厚さＴと巻線の直径ｔを設定した事によって、巻線を端子電極に接合する際に、巻線を十分に端子電極内に入り込ませることができ、巻線の端部を端子電極から大きく突出しないので、回路基板等への素子の座りが良くなり、実装性を飛躍的に向上させることができる。」とあるのを、
　「【発明の効果】
　本発明は、両端部にそれぞれ鍔部を設けるとともに前記鍔部の間に巻部を設けた基体と、前記巻部に巻回された巻線と、前記鍔部のそれぞれの側面全周に設けられ前記巻線の端部と接続された一対の端子電極と、前記端子電極の上に設けられ接合性導電材料を有する接合層とを備え、前記端子電極と前記接合層の間に前記巻線の端部を設けたインダクタンス素子であって、端子電極の膜厚をＴ、巻線の直径をｔ、Ｐ＝Ｔ÷ｔとしたときに、０．３＜Ｐ＜５．０の関係を満たすように、前記端子電極の厚さＴと巻線の直径ｔを設定し、しかも端子電極との接合部となる巻線の端部に幅広部を設け、前記幅広部の最大幅は巻線の径の１．５倍以上とした事によって、巻線を端子電極に接合する際に、巻線を十分に端子電極内に入り込ませることができ、巻線の端部を端子電極から大きく突出しないので、回路基板等への素子の座りが良くなり、実装性を飛躍的に向上させることができる。」と訂正する。
（５４）【発明の名称】
インダクタンス素子
（５７）【特許請求の範囲】
　【請求項１】
両端部にそれぞれ鍔部を設けるとともに前記鍔部の間に巻部を設けた
巻部
前記鍔部のそれぞれの側面全周
と、前記端子電極の上に設けられ接合性導電材料を有する接合層
前記端子電極と前記接合層の間に前記巻線の端部を設けた
、しかも端子電極との接合部となる巻線の端部に幅広部を設け、前記幅広部の最大幅は巻線の径の１．５倍以上と
　【請求項２】端子電極を多層構造とした事を特徴とする請求項１記載のインダクタンス素子。
　【請求項３】端子電極は、基体上に設けられ焼き付けもしくは無電解メッキによって形成された第１層と、前記第１層の上に設けられ電解メッキによって形成された第２層とを有する事を特徴とする請求項２記載のインダクタンス素子。
　【請求項４】第１層として銀または銀を主成分とする導電材料で構成し、第２層として銅または銅を主成分とする導電材料で構成したことを特徴とする請求項３記載のインダクタンス素子。
　【請求項
５
４
　【請求項
６
５
【発明の詳細な説明】
　【０００１】
　【発明の属する技術分野】
　本発明は、移動体通信器，電源および他の電子機器に用いられるインダクタンス素子に関するものである。
　【０００２】
　【従来の技術】
　図８は従来のインダクタンス素子を示す斜視図である（実開昭６１−１４４６１６号公報）。図８において、１は基体で、基体１は両端部に鍔部２，３がそれぞれ設けられており、鍔部２と鍔部３の間には巻部４が形成されている。また、鍔部２，３にはそれぞれ溝部５が設けられている。６は基体１に巻回された巻線で、巻線６の端部はそれぞれ溝部５に保持されている。この様な構成によって、回路基盤等にインダクタンス素子を実装する場合に方向性が存在せず、実装性が向上し、回路基盤の生産性が向上する。また、巻線が接合部分となる鍔部よりはみ出さないので、実装性を向上させることができる。
　【０００３】
　他の従来の技術としては、例えば特開平８−１２４７４８号公報，特開平８−１２４７４９号公報，特開平８−２１３２４８号公報および実開平３−１５１０号公報，特開平９−３０６７４４号公報等が存在する。
　【０００４】
　【発明が解決しようとする課題】
　しかしながら以上のような構成では、鍔部２，３に大きな溝部５を設けなければならず基体１を設計する際に自由度が小さくなるという問題点があった。また、溝部５を形成する工程も複雑になり生産性が悪いという問題点もあった。
　【０００５】
　本発明は、上記従来の課題を解決するもので、溝部を設けないか或いは非常に小さな溝部を設けることで、巻線の端部を電極に接合してもその巻線の端部が大きく外形からはみ出すことはなく、安定した実装性を得ることが出来る巻線型のインダクタンス素子を提供することを目的とする。
　【０００６】
　【課題を解決するための手段】
　本発明は、
両端部にそれぞれ鍔部を設けるとともに前記鍔部の間に巻部を設けた
巻部
前記鍔部のそれぞれの側面全周
と、前記端子電極の上に設けられ接合性導電材料を有する接合層
前記端子電極と前記接合層の間に前記巻線の端部を設けた
、しかも端子電極との接合部となる巻線の端部に幅広部を設け、前記幅広部の最大幅は巻線の径の１．５倍以上と
　【０００７】
　【発明の実施の形態】
　請求項１に係る発明は、
両端部にそれぞれ鍔部を設けるとともに前記鍔部の間に巻部を設けた
巻部
前記鍔部のそれぞれの側面全周
と、前記端子電極の上に設けられ接合性導電材料を有する接合層
前記端子電極と前記接合層の間に前記巻線の端部を設けた
膜厚
、しかも端子電極との接合部となる巻線の端部に幅広部を設け、前記幅広部の最大幅は巻線の径の１．５倍以上と
　【０００８】
　請求項２に係る発明は、請求項１において、端子電極を多層構造とした事によって、膜厚の厚い端子電極を比較的容易に製作することができる。
　【０００９】
　請求項３に係る発明は、請求項２において、端子電極は、基体上に設けられ焼き付けもしくは無電解メッキによって形成された第１層と、前記第１層の上に設けられ電解メッキによって形成された第２層とを有する事によって、基台を絶縁性材料で構成した場合、端子電極を厚く形成することが容易であり、しかも短時間で端子電極を形成する事ができ、生産性を向上させることができる。
　【００１０】
　請求項４に係る発明は、請求項３において、第１層として銀または銀を主成分とする導電材料で構成し、第２層として銅または銅を主成分とする導電材料で構成した事によって、低コストで、しかも密着性の良い端子電極を作製することができる。
　【００１１】
　
また、請求項１に係る発明において、
　【００１２】
　
また、請求項１に係る発明において、
　【００１３】
　請求項
５
４
　【００１４】
　請求項
６
【００１５】
　
また、請求項１に係る発明において、
　【００１６】
　
また、請求項１に係る発明において、
　【００１７】
　以下、本発明におけるの実施の形態について説明する。
　図１は本発明の一実施の形態におけるインダクタンス素子を示す斜視図である。
　【００１８】
　図１において、７は基体で、基体７はアルミナ等の非磁性材料やフェライト（具体的にはＭｎ系フェライト）等の磁性材料などが用いられる。基体７の構成材料としてアルミナ等の非磁性材料を用いる場合には、対応周波数が１００ＭＨｚ以上が好ましく、特に非磁性材料として前述のアルミナ若しくはアルミナを含む材料を用いると、特性面およびコスト面等で非常に有利になる。また、基体７の構成材料としてフェライト等の磁性材料を用いる場合には、対応周波数が１００ＭＨｚ以下が好ましく、磁性材料として、フェライトを用いると特性面，加工性の面およびコスト面で有利になる。
　【００１９】
　図２は本発明の一実施の形態におけるインダクタンス素子の基体７のみを示した斜視図である。図２に示す様に、基体７は後述する巻線を巻回する巻部８と巻部８の両端にそれぞれ設けられた鍔部９，１０より構成されている。巻部８および鍔部９，１０の断面形状は略正方形状の直方体である。また、巻部８は鍔部９，１０より段落ちしており、巻部８の径は鍔部９，１０の径よりも小さくなっている。巻部８は後述する巻線が巻回されるので、巻線の被膜等に傷が入り、ショート等を防止する等の目的で角部８ａに面取りやテーパー加工などを施した方が好ましい。
　【００２０】
　また、例えば鍔部１０と巻部８の境界にはテーパー部１１を設けることによって、巻線を巻きやすくしたり、巻線の被覆に傷が入ったりすることを防止することができる。同様に鍔部９と巻部８の境界部にもテーパー部１２を設けた。
　【００２１】
　１３は基体７に巻回された巻線で、巻線１３は巻部８上に巻かれており、巻線１３は、隙間を設けて巻かれるか、密着して巻かれている。巻線１３を隙間を設けて巻部８上に巻回する事で、Ｑ値の劣化などを防止し、巻線１３を密着して巻くことで、巻数を増やしインダクタンスを高くすることができる。
　【００２２】
　１４，１５は鍔部９，１０にそれぞれ設けられた端子部で、端子部１４，１５は端子電極と接合層から構成されている。
　【００２３】
　図３に示す様に、端子電極は、基体７の上に導電材料で構成された下地膜１００と、下地膜１００の上に形成され導電材料にて構成された導電膜１０１とを含む構成となっている。この場合、特に下地膜１００を基体７上に無電解メッキにて形成するかもしくは導電ペーストを基体７の上に塗布し、焼き付けで形成する事によって、電解メッキを行いにくいセラミック（アルミナやフェライト等）で構成された基体７上に容易に下地膜１００を形成することができ、その下地膜１００の上に電解メッキによって、導電膜１０１を形成することによって、短時間でしかも厚い膜厚の端子電極を形成することができる。
　【００２４】
　なお、本実施の形態では、端子電極を２層（下地膜１００と導電膜１０１）で構成したが、１層でも３層以上でもよい。例えば、端子電極の厚さが薄くても良い場合には、端子電極を１層で構成すると、膜構造が簡単になり、生産性が向上し、また、端子電極自体に耐候性を持たせたい場合や、基体７の保護を行う場合、或いは端子電極と基体７との密着強度を向上させる場合には、３層以上の多層膜にすることが好ましい。
　【００２５】
　下地膜１００及び導電膜１０１の構成材料としては、銅，銀，金等の導電性金属材料や銅合金、銀合金，金合金などの導電性合金材料及びそれら導電性材料に他の元素を添加したものなどが用いられる。特に、下地膜１００に銀或いは銀合金を焼き付けで形成し、下地膜１００の上に銅或いは銅合金を電解メッキにて導電膜１０１を形成することが、生産性やコストの面で非常に有利であり、しかも基体７と端子電極との接合強度を大きくすることができる。
　【００２６】
　端子電極の上に接合層を形成するが、この接合層は、配線パターン等に素子と電気的な接合を行うための半田等が付着している等の場合には、不要となるが、一般的には、回路基板との接合強度を増すために、接合層を設けることが好ましい。
　【００２７】
　接合層は耐食層１０２と接合表層１０３から構成されており、少なくとも接合層としては接合表層は必要になり、耐食層１０２は時と場合によって必要に応じて設ける。耐食層１０２としてはＮｉ，Ｔｉ，パラジウム等の耐食性のある金属かもしくはそれらの合金をメッキ法等によって形成する。この耐食層１０２を設けることによって、端子電極の耐食性を飛躍的に向上させることができる。耐食層１０２上には、半田等の導電性接合材で構成され、メッキ法等などで形成された接合表層１０３が設けられている。
　【００２８】
　１６は巻線１３の端部を除いてほぼ全てを覆うを覆うように設けられた保護材で、保護材１６はエポキシ樹脂等の耐候性を有する材料で構成されている。保護材１６の構成材料としては他にレジストが用いることができ、レジストを用いる事によって容易に保護材の形成が可能になり生産性が向上する。また、保護材１６としてカチオン系またはアニオン系樹脂によって構成された電着膜で作製することもでき、電着膜を用いる事によって、一度に大量の素子に保護材１６を形成することが出きるので、非常に生産性を向上させることができる。この様に巻線１３を覆うように保護材１６を設ける事によって、実装機のノズルで素子を吸着し易くなり、しかもノズル等によって巻線１３が変形したり、時には切れたりすることは、発生しない。なお、保護材１６として絶縁材料を用いることによって巻線１３間の確実な絶縁を行うことができる。また、保護材１６として表面が滑らかな樹脂材料を用いることによって、更にノズルでの吸着特性を向上させることができ、実装ミスなどを抑制できる。この様に、従来では実装部品として不向きであった巻線タイプのインダクタンス素子において、保護材１６を設ける構成とすることによって、飛躍的に実装性を向上させることができる。
　【００２９】
　次にインダクタンス素子の製造方法について説明する。
　まず、乾式プレスや押し出し成形などによって、基体７を作製する。このとき押し出し法等で基体７を作製する場合には切削加工等を用いて巻部８及び鍔部９，１０を作製する。次に鍔部９の全面（本実施の形態では４つの側面９ａ及び一つの端面９ｂ）に下地膜１００を形成し、その後に下地膜１００の上に電解メッキなどによって導電膜１０１を形成し、端子電極を形成する。この時、端子電極は鍔部９の全面に形成したが、側面９ａにのみ端子電極を形成する構成や、端面９ｂのみに端子電極を形成する構成や、側面９ａの一部にしかも環状に端子電極を形成する構成等Ｑ値や実装性を考慮して様々な形態をとることができる、鍔部１０についても同様に鍔部１０の全面（本実施の形態では４つの側面１０ａ及び一つの端面１０ｂ）に下地膜１００を形成し、その後に下地膜１００の上に電解メッキなどによって導電膜１０１を形成し、端子電極を形成する。
　【００３０】　
　次に、巻線１３を巻部８に巻回する。この時、巻回数は、素子のインダクタンス等を考慮して決定される。また、Ｑ値を向上させるために、巻線と巻線の間に隙間を設けて、Ｑ値を向上させることも可能となる。更に、この時端子電極と巻線１３は巻線１３の端部を除いて所定の間隔を設ける事が好ましい。
　【００３１】
　次に、巻線１３の端部と端子電極を超音波溶接などによって、接合する。
　図４に示す様に、端子電極の上に巻線１３の端部を載置し、図示していないが巻線１３に超音波溶接機のホーンを押し当て溶接を行い、図５（ａ）に示す様に巻線１３を押し潰して導電膜１０１の中にめり込ませる。この時、巻線１３の上面は、導電膜１０１の上面とほぼ同一平面か、導電膜１０１の上面よりもくぼませることが、実装性等の面で好ましい。なお、溶接の手段としては、他にレーザ溶接やスポット溶接などを用いることができる。
　【００３２】
　ここは本実施の形態のポイントとなる部分なので、詳細に説明する。
　確実にしかも容易に巻線１３を端子電極（前述の様に本実施の形態では下地膜１００と導電膜１０１の多層構造）に接合させる条件として、巻線１３の直径ｔ（図４）と端子電極の膜厚丁（図４）の関係を以下の関係にすることを見いだした。Ｔ÷ｔ＝Ｐとした場合、０．３＜Ｐ＜５．０（より好ましくは０．９＜Ｐ＜２．０）とすることが好ましいことがわかった。Ｐが０．３より小さくなると、十分に巻線１３を端子電極にめり込ませることができず、十分な強度を得ることができず、Ｐが５．０を超えても接合強度等は増大しない。例えば、巻線１３の径を２０〜６０μｍとした場合、端子電極の膜厚は６〜３００μｍと設定することが好ましい。
　【００３３】
　又、巻線１３を端子電極に超音波溶接などで接合した場合、図６に示す様に巻線１３は押し潰されて幅広部１３ａが形成される事になるが、この幅広部の最大幅Ｖは巻線１３の径ｔの１．５倍以上とする事が接合強度等の面で好ましく、１．５倍より小さい場合には、巻線１３があまり端子電極にめり込むことはなく、接合強度が向上しない。
　【００３４】
　また、図５（ｂ）に示すように、巻線１３を端子電極に固定しやすいように、端子電極にのみ溝２００を設け、この溝２００の中に巻線１３を保持して超音波溶接を行うことで、接合部の位置精度を向上させる事ができるので、接合部のばらつきによる、実装性のばらつきなどを抑えることができる。この溝２００は、先端の鋭利なパンチなどで作製される。また、本実施の形態では巻線１３と端子電極の接合性をよくたり基体７を傷つけないようにするために端子電極のみに溝２００を設けたが、この溝２００は基体７の機械的強度が大きい場合には、基体７まで達するように設けることができ、溝２００の作製が容易になり、生産性が向上する。
　【００３５】
　接合層を要しない場合には、ここで巻線に保護材１６を巻線１３の端子電極との接合部以外をほぼ覆うように設けて完成するが、接合層を必要とする場合には以下の工程が必要になる。
　【００３６】
　まず、図７に示す様にＮｉやＴｉ等の耐食性のある材料で耐食層１０２をメッキ法やスパッタリング法で形成し、その耐食層１０２の上に半田，鉛レス半田等の導電性接合材で構成された接合表層１０３がメッキ法等で形成される。本実施の形態の場合この耐食層１０２と接合表層１０３で接合層が形成されている。なお、接合層としては、耐食層１０２は使用環境等によって省略することができるので、少なくとも接合表層１０３が必要になる。
　【００３７】
　この接合層を端子電極の上に設けることで、巻線１３は確実に端子電極との接合強度を増すことができる。この様に端子電極と接合電極で端子部１４，１５が形成され、素子が完成する。
　【００３８】
　なお、本実施の形態では、鍔部９，１０及び巻部８の断面形状を略正方形となるように構成したが、正五角形，正六角形などの略正多角形状になるように構成しても良いし、略円形状となるようにしても良い。すなわち、素子を回路基板上に実装したときに方向性のない断面形状であればよい。
　【００３９】
　なお、今まで説明してきた素子のサイズ（図１に示す高さＰ１，幅Ｐ２，長さＰ３）は、以下の範囲にすることが好ましい。
　【００４０】
　０．５ｍｍ＜Ｐ１＜１．２ｍｍ（好ましくは０．８ｍｍ＜Ｐ１＜１．２ｍｍ）０．５ｍｍ＜Ｐ２＜１．２ｍｍ（好ましくは０．８ｍｍ＜Ｐ２＜１．２ｍｍ）１．０ｍｍ＜Ｐ３＜２．０ｍｍ（好ましくは１．６ｍｍ＜Ｐ３＜２．０ｍｍ）Ｐ１及びＰ２が０．５ｍｍ以下であれば、基体７の機械的強度が弱くなり、巻線する際に素子折れなどが発生することがあるとともに、巻線１３の巻径が小さくなってしまい所定の特性が得られなく、更には、巻線１３が急激に曲げられることになるので、巻線１３の破損が発生しやすく、しかも皮膜１３ａの剥がれ等が起こりやすくなる。なお、Ｐ１，Ｐ２が０．８ｍｍ以上であれば、上記不具合は更に発生する確率が低くなる。また、Ｐ１，Ｐ２が１．２ｍｍ以上であると、素子自体が大きくなり過ぎて、実装面積が広くなってしまい、回路基盤等の小型化が行えず、ひいては装置の小型化を行うことは出来ない。また、Ｐ３が１．０ｍｍ以下であると、巻線１３の巻数が制限されることになり、所定のインダクタンスを得ることは出来ず、しかも巻線１３の巻数を多くしようとすると、巻線１３の径を細くしなければならず、自動巻線機等で巻線１３を基体７際に巻線１３の切れなどが発生する。なお、Ｐ３が１．６ｍｍ以上であれば、更に上記不具合が発生する確率が低くなる。また、Ｐ３が２．０ｍｍ以上であると、素子自体が大きくなり過ぎて、実装面積が広くなってしまい、回路基盤等の小型化が行えず、ひいては装置の小型化を行うことは出来ない。
　【００４１】
　【発明の効果】
　本発明は、
両端部にそれぞれ鍔部を設けるとともに前記鍔部の間に巻部を設けた
巻部
前記鍔部のそれぞれの側面全周
と、前記端子電極の上に設けられ接合性導電材料を有する接合層
前記端子電極と前記接合層の間に前記巻線の端部を設けた
膜厚
、しかも端子電極との接合部となる巻線の端部に幅広部を設け、前記幅広部の最大幅は巻線の径の１．５倍以上と
【図面の簡単な説明】
　【図１】
本発明の一実施の形態におけるインダクタンス素子を示す斜視図
　【図２】
本発明の一実施の形態におけるインダクタンス素子の基体のみを示した斜視図
　【図３】
本発明の一実施の形態におけるインダクタンス素子を示す部分断面図
　【図４】
本発明の一実施の形態におけるインダクタンス素子を示す部分断面図
　【図５】
本発明の一実施の形態におけるインダクタンス素子を示す部分断面図
　【図６】
本発明の一実施の形態におけるインダクタンス素子を示す部分断面図
　【図７】
本発明の一実施の形態におけるインダクタンス素子を示す部分断面図
　【図８】
従来のインダクタンス素子を示す斜視図
　【符号の説明】
７　基体
８　巻部
９，１０　鍔部
１３　巻線
１３ａ　幅広部
１４，１５　端子部
１００　下地膜
１０１　導電膜
１０２　耐食層
１０３　接合表層
２００　溝