【事件の表示】
　特許第２７３４９４０号「半導体集積回路装置」の請求項１ないし３に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　特許第２７３４９４０号の請求項１ないし３に係る特許を維持する。
【理　由】
１．本件発明
　特許第２７３４９４０号（平成５年７月２６日出願、平成１０年１月９日設定登録）の請求項１ないし３に係る発明は、その特許請求の範囲の請求項１ないし３に記載された次のとおりのものである。
   【請求項１】　複数の機能ブロックと、テストバスと、テストモード制御回路とを有し、通常時には各機能ブロックが通常信号を入出力し、テスト時には選択した前記各機能ブロックをテストバスに接続し外部との間でテスト信号を入出力することにより、機能ブロック毎にテストする手段を有する半導体集積回路装置において、外部からの入力により通常モードかテストモードか、テストモードの場合はさらにどの機能ブロックを選択してテストするかを判別し、通常モードの場合は、各機能ブロックに対して通常モード信号を出力し、テストモードの場合は、選択された機能ブロックにテスト対象モード信号を、選択されない機能ブロックにテスト非対象モード信号を出力するテストモード制御回路と、
　前記通常モード信号を受けたときは、各々その入力及び出力を通常入力信号及び通常出力信号に接続し、前記テスト対象モード信号を受けたときは、各々その入力及び出力をテストバスに接続し、前記テスト非対象モード信号を受けたときは、各々その入力及び出力をテストバスから切り離し、入力をインアクティブなレベルに固定して保持し、通常出力信号をインアクティブなレベルに固定して出力する機能ブロックとを有することを特徴とする半導体集積回路装置。
　　【請求項２】　スタティック回路で設計された機能ブロックは、テスト非対象モード信号を受けて、クロック入力信号をローレベルまたはハイレベルに固定することによって、停止状態に保持することができる請求項１に記載の半導体集積回路装置。
　　【請求項３】　前記機能ブロックは、前記テスト非対象モード信号を受けて、当該機能ブロックのリセット入力信号をインアクティブなレベルに固定して保持することによって、当該機能ブロックをリセット状態に固定して保持する請求項１または２に記載の半導体集積回路装置。
２．申立ての理由の概要
　異議申立人高橋豊治は、証拠として甲第１号証（米国特許第４，８６２，０７２号明細書）、甲第２号証（特開昭６４−６６９００号公報）及び甲第３号証（特開平３−８２０７２号公報）を提出し、請求項１ないし３に係る発明の特許は、特許法第２９条第２項の規定に違反してされたものであるから特許を取り消すべき旨を主張している。
　また、請求項２及び３に係る発明の特許は、その明細書が特許法第３６条第４項の規定に適合していない出願に対してされたものであり、取り消すべきものである旨を主張している。
３．引用刊行物記載の発明
　当審が通知した取消しの理由に引用された刊行物１（米国特許第４，８６２，０７２号明細書）には，以下の事項が記載されている。
・第２２欄第５２行目〜第６０行目には、「信号を処理する多数の機能ブロックを有し、外部の試験装置からテスト信号を受け、上記機能ブロックのうち１または２以上の機能ブロックを他の機能ブロックに影響を及ぼすことのないよう制御してテストし、このテストの結果を上記試験装置に返送するモノリシック半導体集積回路」が記載されており、第３図には、通常信号を入力する入力パッド２０とこの入力信号を処理する入力信号処理部２４と、機能ブロック２８，３２と、出力信号処理部３４，４２と、外部の試験装置からのテスト信号を入力するテストパッド５０と、テスト制御回路７０と、テストバス７２と、上記機能ブロック２８，３２への信号入力手段およびこれらからの信号出力手段であるテストレジスタ及びマルチプレクサ（以下、ＴＲＭという）５６，５８，６０，６２とを備えた半導体集積回路。」が記載されている。
・テスト制御回路７０の詳細を示す第４図には、通常モードではシステムクロック（ＳＹＳＣＬＯＣＫ）をＴＲＭ５６〜６２に供給し、また、テストモードではテストパッド５４からＩ／Ｏコントロール１０２を介して供給されるテストクロック（Ｔ／ＳＣＬＫ）をＴＲＭ５６〜６２に供給するクロックコントロール１２２と，テストパッド５０から供給されるテスト対象である機能ブロックのアドレス信号を含むテスト信号をコマンドレジスタ１０６およびラッチ回路１０９を経由して受け、選択された場合にＨレベルとなるＳＥＬＥＣＴ信号を各ＴＲＭに出力するアドレスデコーダ１１２とが示されている。
・第９図には、ＳＥＬＥＣＴ信号７３，７４により選択されたときにマクロセル２８に接続されるＴＲＭ４４６，４４８が示されており、第１５欄第４５行目〜第５０行目には、「コントロールデコーダ４３６と４３８は、それぞれ個別の選択線、例えばコントロールデコーダ４３６にはセレクトＭライン７３、コントロールデコーダ４３８にはセレクトＮライン７４に応答し，選択されたときは、導線１１６及び１１８の制御信号に応答してＴＲＭ、例えば４５０または４５４の１ビットを制御する。」と記載されている。また、コントロールデコーダ４３６の詳細な回路を示す第１０図に関して、第１５欄第６７行〜第１６欄第３８行には、「第１のＤ型ＦＦ４６０はその入力端子Ｄで導線１１６を経由して供給されるＣ０の制御信号を受け、第２のＤ型ＦＦ４６４はその入力端子Ｄで導線１１８を経由して供給されるＣ１の制御信号を受ける。システムリセット信号は、導線１０１とインバータ４６２を経由してＦＦ４６４の入力端子ＲとＦＦ４６０の入力端子Ｓに印加される。ＳＥＬＥＣＴ入力信号は、導線７３を経由してＦＦ４６０およびＦＦ４６４の双方のＣＬＫ入力端子に印加される。ＶＤＤを表す論理ハイの信号がＦＦ４６０の入力端子ＲとＦＦ４６４の入力端子Ｓに印加される。第１０図のＦＦ４６０の出力信号ＱはＥＸＯＲゲート４７２とＮＯＲゲート４８４の入力端子に接続されている。ＦＦ４６０のＱバー出力は、ＮＡＮＤゲート４６８、もう一つのＮＡＮＤゲート４７０，ＯＲゲート４８０及びＮＯＲゲート４８８の入力に接続されている。ＦＦ４６４のＱ出力は、ＥＸＯＲゲート４７２の第２の入力、ＮＡＮＤゲート４６８のもう一つの入力、及びＯＲゲート４８０のもう一つの入力に接続されている。ＦＦ４６４のＱバー出力は、ＮＡＮＤゲート４７０の第３の入力と、ＮＯＲゲート４８４及び４８８の第２の入力に接続されている。導線１２８を経由して供給されるＴ／ＳＣＬＫは、ＡＮＤゲート４７４及び４７８の入力に印加される。ＡＮＤゲート４７４はＥＸＯＲゲート４７２の出力信号をも受けてＭＣＬＫ信号を生成して導線４７５に出力する。ＮＡＮＤゲート４６８及び４７０の出力は、ＡＮＤゲート４７６の入力に印加され、ＡＮＤゲート４７６の出力は、ＡＮＤゲート４７８の第２の入力に接続され、ＴＲＣＬＫはＴＲＭ４５０の各１ビットに供給される。ＯＲゲート４８０の出力は、導線束４４７の導線４４７’にＡ信号として直接印加され、また、インバータ４８２を介してＡＡバー信号として導線束の導線４４７’’に印加される。ＮＯＲゲート４８４の出力は導線束４４９の導線４４９’にＢ信号として直接印加され、インバータ４８６を介してＢバー信号として導線束４４９の導線４４９’’に印加される。」と記載されている。
　以上の事項から刊行物１には、複数の機能ブロックと、テストバスと、テスト制御回路とを有し、通常時には各機能ブロックが通常信号を入出力し、テスト信号を入出力することにより、機能ブロック毎にテストする手段を有する半導体集積回路装置であって、テスト制御回路は、外部からの入力により通常モードかテストモードか、テストモードの場合はさらにどの機能ブロックを選択してテストするかを判別し、テストモードの場合は選択された機能ブロックに接続されるＴＲＭにＳＥＬＥＣＴ信号を出力し、各ＴＲＭは通常モードの場合は各々その入力を通常入力信号に接続して機能ブロックに通常入力信号を入力し、または、各機能ブロックからの出力を他の機能ブロックに接続される通常出力信号に接続し、前記ＳＥＬＥＣＴ信号を受けたときは、各々その入力をテストバスに接続してテストデータを機能ブロックに入力し、または、機能ブロックからの出力をテストバスに接続する半導体集積回路装置についての発明が記載されている。
　同じく、刊行物２（特開昭６４−６６９００号公報）には、複数の機能ブロックＤＢＭ，ＣＳ，ＲＥＧ，ＡＬＵと、テストバスＴＡＢ及びＴＤＢと、入出力回路ＩＯＣ及び試験入出力回路ＴＩＯＣとを有し、通常時には、各機能ブロックが通常信号を入出力し、テスト時には選択した前記各機能ブロックをテストバスに接続し外部との間でテスト信号を入出力することにより、機能ブロック毎にテストする手段を有する半導体集積回路装置が記載されている。
　さらに、刊行物３（特開平３−８２０７２号公報）には、その第２図に関連して、共通バスライン２と、この共通バスラインに接続された複数の機能ブロック３ａ〜３ｄと、テスト入力端子７ａ〜７ｃから入力されたテスト信号をデコードして各機能ブロック３ａから３ｄに個別的にリセット信号を与えるように構成されたデコーダ６を有する半導体集積回路装置が記載されている。
４．対比・判断
　本件請求項１に係る発明と刊行物１に記載される発明とを対比すると、後者のテスト制御回路を前者のテストモード制御回路に対応させれば、両者は、「複数の機能ブロックと、テストバスと、テストモード制御回路とを有し、通常時には各機能ブロックが通常信号を入出力し、テスト時には選択した前記各機能ブロックテストバスに接続し外部との間でテスト信号を入出力することにより、機能ブロック毎にテストする手段を有する半導体集積回路装置において、外部からの入力により通常モードかテストモードか、テストモードの場合はさらにどの機能ブロックを選択してテストするかを判別し，通常モードの場合は、各機能ブロックに対して通常モード信号を出力し、テストモードの場合は、選択された機能ブロックにテスト対象モード信号を出力するテストモード制御回路と、前記通常モード信号を受けたときは、各々その入力及び出力を通常入力信号及び通常出力信号に接続し、前記テスト対象モード信号を受けたときは、各々その入力及び出力をテストバスに接続する機能ブロックを有することを特徴とする半導体集積回路装置」である点で一致し、前者は、テストモード制御回路が、テストモードの場合に選択されない機能ブロックにテスト非対象モード信号を出力し、機能ブロックがテスト非対象モード信号を受けたときは、各々その入力及び出力をテストバスから切り離し、入力をインアクティブなレベルに固定して保持し、通常出力信号をインアクティブなレベルに固定して出力するのに対し、後者は、テストモード制御回路に対応するテスト制御回路が、選択されない機能ブロックに対してはＳＥＬＥＣＴ信号を出力せず、選択されない機能ブロックについては何ら格別な考慮はなされていない点で相違する。
　上記相違点について検討すると、前者の「テストモードの場合に選択されない機能ブロックにテスト非対象モード信号を出力し、機能ブロックはテスト非対象モード信号を受けたときは、各々その入力及び出力をテストバスから切り離し、入力をインアクティブなレベルに固定して保持し、通常出力信号をインアクティブなレベルに固定して出力する」ことは、刊行物２及び３には記載されておらず、請求項１に係る発明は、この相違点により、非テスト対象の機能ブロックを電気的に遮断し、入出力信号をインアクティブに固定して保持することにより、非テスト対象の機能ブロックの動作によるノイズの発生や消費電力増を抑制するという作用効果を生じるものである。
　なお、上記相違点に関し、異議申立人は、刊行物１の記載から、「テスト非対象であるＴＲＭはＳＥＬＥＣＴ−ＬＯＷの信号が供給されることにより、クロックが供給されずにインアクティブの状態で保持され、この一方、テスト非対象（異議申立書にはテスト対象と記載されているが、文意からテスト非対象の誤記と認める）であるマクロセルにはクロックが供給されないため、テストバスから切り離されることが分かる。」と主張しているが、刊行物１には、選択されない機能ブロックにおけるマクロセルの入力パス２６’’及びクロックＭＣＬＫの状態について記載されていないから、上記相違点に係る本件発明の動作が刊行物１に開示されているとは認められない。
　また、刊行物３には、テスト信号により各機能ブロックを個別にリセットする構成が記載されているが、機能ブロックの詳細が記載されておらず、リセットされた機能ブロックがその入力をインアクティブなレベルに固定して保持するものであるとはその記載からは認められない。
　したがって、本件請求項１に係る発明は上記刊行物１ないし３に記載された発明に基いて当業者が容易に発明をすることができたものではない。また、本件請求項２及び３に係る発明は、請求項１を引用するものであるから、同様に、上記刊行物１ないし３に記載された発明に基いて当業者が容易に発明をすることができたものではない。
５．明細書の記載不備について
　特許権者は、特許異議意見書において、請求項２および３については特許明細書段落番号００１４及び００１５に説明されており、実施例の図面は記載されていないが、図２（Ｂ）の通常入力信号１３２とテスト入力バス１３４を機能ブロック外からのクロック信号に、インアクティブレベルをローレベルまたはハイレベルに、入力信号をクロック入力信号に置きかえれば、請求項２記載の発明が実施でき、同じく、図２（Ｂ）の通常入力信号１３２とテスト入力バス１３４を機能ブロック外からのリセット信号に、入力信号をリセット入力信号に置きかえれば、請求項３記載の発明が実施できる旨を主張している。この主張は、明細書全体の記載を考慮すれば、当業者が容易に理解できるのものであって、その明細書全体の記載に矛盾を生じるものではないから、本件請求項２および３に係る発明が、その明細書が特許法第３６条第４項の規定に適合していない出願に対してされたものであるとすることはできない．
６．むすび
　以上のとおりであるから、特許異議申立の理由および証拠によっては、本件発明についての特許を取り消すことはできない。
　また、他に本件発明についての特許を取り消すべき理由を発見しない．
　よって、結論のとおり決定する。
【異議決定日】
平成１３年４月２４日（２００１．４．２４）