【事件の表示】
　特許第２９０４８２１号「表示素子駆動用集積回路対」の請求項１及び２に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第２９０４８２１号の請求項１、２に係る特許を維持する。
【理　由】
１．手続きの経緯
　特許第２９０４８２１号の請求項１及び２に係る発明についての出願は、平成１年９月２２日に出願され、平成１１年３月２６日に設定登録され、その後、その特許について特許異議申立人　セイコーエプソン株式会社より特許異議の申立てがなされ、取消理由通知がなされ、その指定期間内である平成１２年５月１６日に訂正請求がなされた後、二度目の取消理由通知がなされ、その指定期間内である平成１２年８月２８日に、再度訂正請求がなされるとともに、平成１２年５月１６日付け訂正請求が取り下げられた後、三度目の取消理由通知がなされ、その指定期間内である平成１２年９月１３日に新たな訂正請求がなされるとともに平成１２年８月２８日付け訂正請求が取り下げられたものである。
　
２．訂正の適否について
ア．訂正の内容
　平成１２年９月１３日付け訂正請求書にて特許権者が求める訂正の内容は以下のとおりである。
ａ．請求項１の「表示入力データがラッチされる第一の記憶回路」の記載を「表示データがラッチされる第一の記憶回路」と訂正する。
ｂ．請求項１の「表示駆動波形を合成する変調駆動回路」の記載を「表示駆動信号波形を合成する変調回路」と訂正する。
ｃ．請求項１の「表示情報に基づく駆動波形を出力するデータ電極駆動集積回路」の記載を「表示データに基づく駆動信号波形を出力するデータ電極駆動集積回路」と訂正する。
ｄ．請求項１の「該表示駆動波形に同期して対接地電位が時間の一定の周期関数で変動するとともに、データ電極駆動集積回路の電圧より高い、一定の直流電圧源で駆動され、該直流電源電圧よりも大なる対接地出力振幅を出力するタイミング電極駆動用集積回路を組み合わせ」の記載を「該表示駆動信号波形に同期して時間が一定の周期関数で対接地電位が変動する変動電源法で駆動され、また変動電源法の一方の電位を基準とすることで得られる一定の直流電圧源で駆動され、該直流電圧源の電圧よりも大なる対接地出力振幅を出力するとともにタイミング電極駆動集積回路の出力電圧がデータ電極駆動集積回路の出力電圧より高い関係を有するタイミング電極駆動集積回路を組み合わせ」と訂正する。
ｅ．請求項１の「前記タイミング電極駆動集積回路の出力端子を表示画素の一方の電極に接続し」の記載を「また前記タイミング電極駆動集積回路の出力端子には、前記変動電源法による複数の電位と前記変動電源法による前記電位より絶対値が小さい複数の直流中間電位が供給されると共に該複数の電位が切り替え接続される出力回路からの出力が出力され、前記出力端子を表示画素の一方の電極に接続し」と訂正する。
ｆ．請求項２の「一定の直流電源電圧で駆動され」の記載を「一定の前記直流電圧源の電圧で駆動され」と訂正する。
ｇ．明細書２１頁５行の「第３図Ｂ」の記載を「第５図Ｂ」と訂正する。
ｈ．明細書２１頁６行の「第１図Ａ」の記載を「第５図Ａ」と訂正する。
　
イ．訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　上記ａ乃至ｃ及びｆの訂正は特許請求の範囲に記載された用語を明細書の他の記載と統一するため訂正をするものであるから明りょうでない記載の釈明である。
　上記ｄの訂正は、特許請求の範囲に記載された構成の係り受けの関係を明りょうとし、また、一定の直流電圧源の構成を、発明の詳細な説明に記載された変動電源法により駆動されたものであるように減縮したものであるから明りょうでない記載の釈明及び特許請求の範囲の減縮である。
　上記ｅの訂正は、特許明細書２１頁１３行乃至２２頁７行及び第５図Ａ及びＣに記載されたＶＭ＋、ＶＭ−の記載に基づきタイミング電極駆動集積回路の出力を、発明の詳細な説明に記載された実施例に限定するものであるから特許請求の範囲の減縮である。
　上記ｇ及びｈの訂正は誤記の訂正である。
　そして、上記ａ乃至ｈの訂正は、新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張し、または変更するものではない。
　
ウ．独立特許要件の判断
Ａ．訂正後の本件発明
　訂正後の本件特許出願に係る発明は、本件訂正明細書の請求項１及び２に記載された下記のとおりのものである。（以下、それぞれ、本件訂正発明１及び２という。）
　　　　　記　　
【請求項１】表示データと同期して入力されるクロックパルスを計数する番地計数回路と、該番地計数回路の番地データ信号に基づき順次番地が選択され表示データがラッチされる第一の記憶回路と、該第一の記憶回路のデータを一斉にラッチする第二の記憶回路と、該第二の記憶回路のデータに応じて表示駆動信号波形を合成する変調回路とを備え、表示データに基づく駆動信号波形を出力するデータ電極駆動集積回路と、該表示駆動信号波形に同期して時間が一定の周期関数で対接地電位が変動する変動電源法で駆動され、また変動電源法の一方の電位を基準とすることで得られる一定の直流電圧源で駆動され、該直流電圧源の電圧よりも大なる対接地出力振幅を出力するとともにタイミング電極駆動集積回路の出力電圧がデータ電極駆動集積回路の出力電圧より高い関係を有するタイミング電極駆動集積回路を組み合わせ、また前記タイミング電極駆動集積回路の出力端子には、前記変動電源法による複数の電位と前記変動電源法による前記電位より絶対値が小さい複数の直流中間電位が供給されると共に該複数の電位が切り替え接続される出力回路からの出力が出力され、前記出力端子を表示画素の一方の電極に接続し、該データ電極駆動集積回路の出力端子を他方の電極に接続することを特徴とする表示素子駆動用集積回路対。
【請求項２】タイミング電極駆動集積回路は、一定の前記直流電圧源の電圧で駆動されつつ接地に対して一定の電位差をもって半導体スイッチング素子とコンデンサにより正側及び負側電源線がクランプされた対接地電位が周期的に変動する一定電位差の高電圧で駆動し、データ電極駆動集積回路は対接地電位が一定の低電圧電源で駆動し、該２種類の集積回路の電力損失の和を低くした事を特徴とする特許請求の範囲第１項に記載の表示素子駆動用集積回路対。
　
Ｂ．当審が通知した取消理由の概要
　上記３回の取消理由通知で当審が通知した取消理由の概要は以下のとおりである。
i)特許法第３６条について
　本件特許請求の範囲には明りょうでない記載があり、特許法第３６条の規定を満たしていない。
　
ii)特許法第２９条第２項について
取消理由１
　本件出願の平成１０年９月４日付け手続補正には願書に最初に添付した明細書に記載されていない事項を含むものがあり、上記願書に最初に添付した明細書に記載した事項の範囲内にない構成は、平成１０年９月４日付け手続補正書にて新たに加えられた構成であると認められるから、本件特許出願の出願日は、特許法等の一部を改正する法律（平成５年法律第２６号附則第２条第２項）により、なお従前の例によるとされる特許法第４０条の規定に基づき、上記新たな構成を加える補正について手続補正書が提出された平成１０年９月４日とみなせば、本件請求項１及び２に係る発明は、下記の刊行物１及び２の記載に基づき当業者が容易に発明をすることができたものである。
　　　　記　　　　
刊行物１：特開平３−１０７９９４号公報
刊行物２：特開昭６０−２４９１９１号公報
　
取消理由２
　本件請求項１に係る発明は、下記の刊行物２及び３に記載された発明に基づき当業者が容易に発明をすることができたものであるから、本件請求項１に係る発明の特許は、特許法第２９条第２項の規定に違反して特許されたものである。
　　　　　記　　
刊行物２：特開昭６０−２４９１９１号公報
刊行物３：特開昭６０−１６０７２７号公報
　
Ｃ．取消理由についての判断
i)特許法第３６条について
　平成１２年８月２５日付け訂正請求により本件特許請求の範囲は訂正され、本件特許請求の範囲の記載は明りょうとなったから、上記取消理由は解消した。
　
ii)特許法第２９条第２項について　　　
（取消理由１について）
　平成１０年９月４日付け手続補正によってなされた「データ電極駆動集積回路の電圧より高い、・・出力振幅を出力するタイミング電極駆動用集積回路」の記載が願書に最初に添付した明細書に記載されていないという当審の判断について検討する。
　本件願書に最初に添付された明細書１９頁１３行−２０頁２０行には下記のとおりの記載がある。
　　　　　記　　　
　「通常はTP駆動ICの動作電圧を下げるため、TP電圧とSG電圧の差の電圧の半分をTP電圧から差し引き、SG電圧に加えた電圧波形で駆動回路を設計し、TP用・SG用を共に同程度の動作電圧の駆動ICに仕立ている。
　電流雑音削減の上では、高速動作の部分の動作電圧を低下する事も効果がある。マトリクス状画素配列の駆動におけるタイミング電極の駆動周波数は低く、データ電極側の駆動周波数は波形が複雑でタイミング電極波形の高調波成分を多く含み、その複雑な波形をデジタル的に合成するために、データ電極駆動ICの回路構成はタイミング信号発生用ICに比較して数段複雑でゲート数が多い。各画素に印加される電圧はタイミング電極駆動電圧とデータ電極駆動電圧の差であるから、データ電極駆動電圧は変化電圧差を出力電圧振幅として最小限に設定し、残りの電圧成分はすべてタイミング電極駆動電圧となるよう設定するのが合理的である。この場合、タイミング電極駆動ICの動作電圧が不足する事が多いが、これにたいしてはタイミング電極駆動波形の波形の単純さと周期性を利用し、タイミング駆動ICに電圧を印加する電源電圧回路を周期的なパルス電圧源回路に乗せて揺動させ、タイミング駆動ICの動作電圧よりも高圧のタイミング駆動電圧を得る変動電源法が可能である。それによってデータ電極駆動ICの動作電圧を低くする効果は大きい。」　
　
　上記の記載を詳細に検討すると、先の段落で通常タイミング電極とデータ電極の電圧を半々にすることが記載されており、後の段落で高速動作部分の電圧を低くすると電流雑音削減の効果があるとして、データ電極には最小限の電圧を設定し、必要な電圧の残りの全てをタイミング電極に設定することによりデータ電極の電圧を低くすることが記載されていることから、タイミング電極とデータ電極の電圧の関係はタイミング電極の方が高電圧であることが理解できる。
　したがって、上記平成１０年９月４日付け手続補正により付加された構成は願書に最初に添付した明細書に記載された事項の範囲内であり、本件特許出願のなされた日は、その出願日である平成１年９月２２日であると認められ、上記取消理由ａで引用した刊行物１は本件特許出願がなされた日以降に公開されたものであるから、上記取消理由は解消した。
　
（取消理由２について）
ａ．刊行物の記載事項　
　上記刊行物２及び３には下記のとおりの記載がある。
刊行物２：特開昭６０−２４９１９１号公報
　「本発明は第１のパルス発生回路上に重ねて第２のパルス発生回路を作り、その最終タイミング駆動の出力電圧振巾を第１あるいは第２のパルス発生回路の電源電圧よりも大にする構成である。特に液晶駆動用ＩＣの耐圧設計上の負担を軽減できる。
　第１図は本発明の最も簡単な原理を示す図である。マトリクス駆動に於てはタイミング波形は表示情報に依存しないで常に一定の波形でありこの波形を用いて高電圧のタイミング波形を作る。第１図に於て１０は第１の駆動回路、１１は直流電源、１２は第２の駆動回路である。V1(t)はパルス電圧波形を示す。ここで電源１１との関係で得られるV2(t)＝V1(t)−VDなる電位V2(t)を考える。V2(t)はV1(t)に直流電源１１を重ねるか、あるいはV1(t)のピーク値を０Ｖにクランプする回路により容易に実現できる。
　第２図に第１図をやや具体化した例を示す。第２図で２０は第１の駆動回路でパルス源回路、２１はコンデンサ、２２はクランプ用ダイオードである。２６は第２の駆動回路である。第１図に於ては第２の駆動回路のハイレベルはV1(t)、ローレベルはV2(t)になる。従って第２の駆動回路２６の出力V3(t)の取り得るレベルは第４図の波形図に示すV5(t)又はV4（＝０）になる。
　第３図に於ては第２の駆動回路２６のハイレベルをV1(t)ローレベルをV2(t)とする電源電圧の変動を示している。第４図に於いては第３図の如き電源電圧のV1(t)のハイレベル時にV1(t)、ローレベル時に於てV2(t)を選択した場合の出力波形をV5(t)、逆にV1(t)のハイレベル時に第２の駆動回路２６がローレベル、V1(t)のローレベル時に第２の駆動回路２６がハイレベルを選択した場合の波形をV4(t)（＝０）に示す。第２の駆動回路２６の２値レベル出力電位はV5(t)とV4の任意の組み合わせで波形ができる事になる。
　第５図はこの考えによりビデオ表示用のタイミングパルスを合成した場合の例を示す波形図である。第５図のＡ・Ｂは短時間交流のくり返し波形、Ｃ・Ｄはフレーム毎反転、Ｅ・Ｆはパルス巾変調の場合の波形である。V5(t)の電圧振巾はV1(t)の２倍になっており、かつV5(t)とV4(t)の任意の組み合わせ波形が取り得る。しかも第２の駆動回路の動作電源電圧はVDである。０レベルを選択できこれを使えばパルス巾変調も可能である。例えばタイミングパルス巾変調で全体の駆動電圧の温度補正に使用できる。本願の考えを採用する事により例えば耐圧２０Ｖの液晶駆動ＩＣを用いて４０Ｖの電圧振巾（ピーク−ピーク間）のタイミング信号を取り出す事ができる。
　本願の回路構成は特に第２の駆動回路をＣ−ＭｏｓＩＣ構成とし、液晶表示素子を駆動した場合に低電力、高効率の効果を得ることができる。
　第６図は本発明の各種実施例を示す回路である。第６図のＡはダイオードクランプ、Ｂはトランジスタクランプ、Ｃは電解効果トランジスタクランプの各実施例を示す。６０は第１の駆動回路でパルス発生回路であり電源電圧VDでパルス波高値VDのパルスを発生する。６１，６３は直流カット用のコンデンサ、６２，６４はクランプ用ダイオードでシリコンダイオードあるいは順方向ドロップの少ないショットキーバリヤダイオードを用いるとよい。６５，６７はそれぞれバイポーラ及び電解効果トランジスタで、スイッチング制御用の信号をベースもしくはゲートに印加しなければならない手間はかかるが、クランプ時の電圧降下が少ないので非常に良好なクランプが行える。６６，６８，６９は第２の駆動回路である。
　第９図は実際にマトリクス駆動を行なう場合のタイミング駆動波形Ｔp1、Ｔp2と画素駆動電圧波形Ｓｎの例を示してある。Ｔp1、Ｔp2は既述のようにVDの電源電圧の第１及び第２の２レベル電圧出力の駆動回路により合成されたピーク、ピーク間電圧２VDの３レベルのタイミングパルスであり例えば±２０Ｖのパルスである。画素駆動電圧は低電圧例えば±２．５Ｖ程度で済むので第１の駆動回路で直接作成された２レベルの電圧波形を示す。」（公報２ページ右下欄１３−３ページ右下欄１１行）
　「第８図はマトリクス液晶パネルの場合の電極配置を示しており、８１０はタイミング駆動回路、８２０は画素駆動回路、８３０は液晶表示パネル、８４２・・８５０はタイミング電極、８５０・・８５８は画素電極であり、互いに８μｍ程のすきまを置いて対向配置されその間にツイストネマチック液晶材料が封入されている。」（公報３ページ右下欄１６行−４ページ左上欄３行）
刊行物３：特開昭６０−１６０７２７号公報
　「この発明の目的は、消費電流の少ないシリアル／パラレル変換回路およびこれを利用した表示駆動装置を提供することにある」（公報２ページ右下欄１８−２０行）
　「第２図には、この発明を液晶表示装置駆動用の半導体集積回路装置（液晶ドライバ）に適用した場合の一実施例が示されている。第３図には、この液晶ドライバを動作させるために使用されるクロック信号と画像信号データとが示されている。
　以下、第２図と第３図を用いて、本実施例を説明する。
　第２図において、一点鎖線Ａで囲まれた各回路ブロックは公知のＣＭＯＳ集積回路の製造技術によって単結晶シリコンのような半導体基板上において形成される。
　同図の液晶ドライバは、特に制限されないが、相補型ＭＯＳＦＥＴにより構成されており、また走査線電極と信号線電極とにより構成されたドットマトリックス構成の液晶表示パネルの上記信号線電極を駆動するものであり、例えば、８０本の信号線電極の駆動信号を形成するように構成されている。
　上記８０本の信号線電極に対し、走査線電極の選択タイミングに同期して、表示すべき文字又は図形に従った駆動信号を形成するため、カウンタ４とデコーダ回路５、ラッチ回路６、第２のラッチ回路２及び駆動回路３とが設けられている。
　カウンタ４には、外部端子から供給されるシリアルな画像信号データＤｓと同じ周期のクロック信号ＣＬ２が入力され、計数される。特に制限されないが、この実施例において、カウンタ４は、上記ラッチ回路６及び２のビット数と同じ数（８０）だけカウントアップ可能な構成にされている。すなわち、計数値が”７９”に達すると再び”０”に戻ってクロック信号ＣＬ２の計数を続けるような構成にされている。
　上記カウンタ４は、相補型ＭＯＳＦＥＴによって構成されたスタティク型のフリップフロップのようなゲート回路が複数個直列に接続されて構成されている。このカウンタ４の出力信号は、これを構成する各段のゲート回路の出力点から取り出すようにされている。カウンタ４のそれぞれの出力信号は、デコーダ回路５に供給される。
　デコーダ回路５は、複数（本実施例においては８０個）の単位デコーダ（ゲート回路）によって構成されており、上記カウンタ４から出力された出力信号を受けて、これをデコードし、これにより選択信号φ１〜φ８０を形成する。特に制限されないが、上記単位デコーダは、相補型ＭＯＳＦＥＴによって構成されたスタティック型のＮＯＲ（ノア）ゲート回路により構成されている。
　デコーダ回路５から出力された選択信号φ１〜φ８０は、ラッチ回路６を構成する各ゲート回路に供給される。すなわち、ラッチ回路６は相補型ＭＯＳＦＥＴによって構成されたスタティック型のフリップフロップのようなゲート回路Ｇ１〜Ｇ８０により構成されており、各ゲート回路には、それに対応した選択信号が供給されるようにされている。例えば、ゲート回路Ｇ１には、選択信号φ１が供給され、ゲート回路Ｇ８０には選択信号φ８０が供給される。ゲート回路は、供給される選択信号によってそのゲート取り込み動作が制御される。
　これにより、上記ラッチ回路６を構成する複数のゲート回路Ｇ１〜Ｇ８０のうち、選択信号φ１〜φ８０によって指示されたゲート回路が選択され、選択されたゲート回路に画像信号データＤｓが取り込まれ、保持される。すなわち、外部端子から供給されたシリアルな画像信号データＤｓは、上記ラッチ回路６を構成する各ゲート回路Ｇ１〜Ｇ８０に共通に供給されるが、これらのゲート回路Ｇ１〜Ｇ８０のうちクロック信号ＣＬ２に同期して出力される上記選択信号φ１〜φ８０によって指定されたゲート回路のみが、そのときに供給された画像信号データＤｓのビットを取り込み、これを保持する。
　クロック信号ＣＬ２によって、カウンタ４がカウントアップされて行くと、上記デコーダ回路５から選択信号が、φ１，φ２，・・・・φ８０の順序で出力される。この選択信号によって、ゲート回路Ｇ１〜Ｇ８０が、添字の順序で一方の端から他方の端へ向かって順次、データの取り込み動作を行なう。これにより、８０ビットの画像信号データＤｓが、次々とラッチ回路６内に取り込まれ、保持される。
　第３図に示されている例においては、データＤｓ１が、ゲートＧ１に取り込まれて、保持され、データＤｓ２が、ゲート回路Ｇ２に取り込まれて、保持される。このようにして、データＤｓ８０はゲート回路Ｇ８０に取り込まれて、保持される。
　８０ビットの画像信号データＤｓが、すべて上記ラッチ回路６内に取り込まれると、クロック信号ＣＬ１が外部端子から入力され、第２のラッチ回路２に供給される。
　第２のラッチ回路２は、上記ラッチ回路６と同様に複数のゲート回路（本実施例においては、８０個のゲート回路ｇ１〜ｇ８０）により構成されている。この各ゲート回路ｇ１〜ｇ８０は、例えばフリップフロップによって構成されており、対応するゲート回路Ｇ１〜Ｇ８０の出力信号を受けるようにされている。例えば、上記ゲート回路ｇ１の入力端子には、上記ゲート回路Ｇ１からの出力信号が、上記ゲート回路ｇ８０の入力端子には、上記ゲート回路Ｇ８０からの出力信号が、それぞれ、供給される。この各ゲート回路ｇ１〜ｇ８０のそれぞれは、その入力端子に供給されているラッチ回路６からの出力信号を、上記クロック信号ＣＬ１に同期して取り込み、これを保持する。従って、ラッチ回路２は、ラッチ回路６内に保持され、出力されている８０ビットの画像信号データを、クロック信号ＣＬ１に同期して、全ビット同時に取り込んで、これを保持する。このようにして、シリアルな画像信号データＤｓがパラレル信号に変換される。
　駆動回路３は、上記ラッチ回路２に保持され、出力されている画像信号データを図示しない適当なタイミング信号に従って加工し、液晶を交流駆動するための多値パルスからなる駆動信号Ｙ１〜Ｙ８０を形成し出力する。電圧Ｖ１〜Ｖ４は、その多値パルスを形成するための電源電圧であり、外部から供給される。このように液晶を交流駆動する方法は公知であるので、その詳細な説明は省略する。
　以上のごとく、上記実施例においては、シリアルな画像信号データＤｓと同じ周期のクロック信号ＣＬ２をカウンタ４で係数し、その計数値をデコーダ回路５でデコードしてその出力信号（選択信号）で第１のラッチ回路６を動作させているので、第１図の回路形式に比べて、８０ビットのような一群のシリアル画像信号データＤｓをパラレル信号に変換する際に動作されるゲート数が大幅に減少される。」（公報３ページ右上欄１７行−５ページ左上欄５行）
　
ｂ．対比・判断
　本件訂正発明１と上記刊行物２及び３に記載された発明とを対比すると、上記刊行物２及び３には、本件訂正発明１を特定する事項である「タイミング電極駆動集積回路の出力端子には、前記変動電源法による複数の電位と前記変動電源法による前記電位より絶対値が小さい複数の直流中間電位が供給されると共に該複数の電位が切り替え接続される出力回路からの出力が出力され」の構成（以下、相違点という。）が記載されていない。
　すなわち、上記刊行物２には本件訂正発明１の変動電源法に関する記載はあるが、タイミング電極に相当する電極からの出力には中間電位が存在していない。
　また、上記刊行物３は本件訂正発明１のデータ電極駆動回路の構成については詳細に記載されているものの、タイミング電極の出力電圧については格別の記載はない。　
　したがって、上記相違点に相当する構成は上記刊行物２及び３には記載がなく、また、上記相違点は、上記刊行物２及び３に記載の事項から当業者が適宜なし得たことともいえないから本件訂正発明１は上記刊行物２及び３記載の発明から当業者が容易に発明をすることができたものであるとはいえない。
　よって、当審が通知した取消理由はいずれも解消しており、本件発明１及び２は特許出願の際独立して特許を受けることができるものである。
　
Ｄ．むすび
　以上のとおりであるから、上記訂正は、特許法第１２０条の４第２項ただし書き及び同条第３項で規定する訂正の要件については、平成６年改正法附則第６条第１項の規定により「なお従前の例による」とされる、改正前の特許法第１２６条第１項ただし書き乃至第３項までの規定に適合しているから、当該訂正を認める。
　
３．特許異議の申し立てについて
ア．本件発明
　上記のとおり、平成１２年９月１３日付け訂正請求は認められたから、本件特許出願に係る発明は、上記訂正請求書の特許請求の範囲の請求項１及び２（以下、本件発明１及び２という。）に記載されたとおりのものである。
　
イ．申立の概要
　特許異議申立人セイコーエプソン株式会社は、証拠として甲第１乃至４号証（甲第１号証及び甲第４号証は、それぞれ、当審が上記取消理由通知書で引用した刊行物２及び３とその内容は同じである）を提出し、本件請求項１及び２に係る発明は、甲第１乃至４号証に基づき当業者が容易に発明をすることができたものであるから特許法第２９条第２項の規定に該当し、本件請求項１及び２の特許は、特許法第１１３条第１項第２号の規定により取り消されるべきである旨主張するとともに、本件請求項１及び２に係る発明は、その記載に明りょうでない点があり、特許法第３６条第４項及び第５項の規定に違反して特許されたものであり、本件請求項１及び２に係る発明の特許は、特許法第１１３条第１項第４号の規定により取り消されるべきである旨主張している。
　
ウ．判断
i)特許法第３６条について
　特許異議申立人の主張する特許請求の範囲の明りょうでない記載は以下のとおりである。
ａ．「表示駆動波形に同期して」の記載が詳細な説明のどの記載に対応するか明りょうでない。
ｂ．「データ電極駆動集積回路の電圧」とは出力電圧か駆動電圧か明りょうでない。
ｃ．「一定の直流電圧源」とはなにが一定か明りょうでない。
ｄ．「タイミング電極駆動用集積回路」と「タイミング電極駆動集積回路」は同じものであるか違うものであるか明りょうでない。
ｅ．「半導体スイッチング素子」とは、発明の詳細な説明のどの構成に対応するか明りょうでない。
　
（ａについて）
　特許明細書１９頁７−８行にはＳＧｊ電極の電位をタイミング信号ＴＰに同期することが記載されており、また、第５図ＣにはＶＤ（ｔ）及びＶＳ（ｔ）がタイミング出力ＴＰと同期していることが記載されている。したがってＳＧｊ電極の信号とＶＤ（ｔ）及びＶＳ（ｔ）も同期しているといえるから、表示駆動信号波形と接地電位の変動が同期していることが理解できる。
（ｂについて）
　平成１２年９月１３日付け訂正により出力電圧であることが明りょうとなった。
（ｃについて）
　同訂正により、変動電源法による電圧であり、発明の詳細な説明も参酌すると、実施例のＶＤ（ｔ）とＶＳ（ｔ）の電位差であることが明りょうとなった。
（ｄについて）
　同訂正により「タイミング電極駆動用集積回路」の「用」が削除され用語が統一された。
（ｅについて）
　半導体スイッチング素子に相当する発明の詳細な説明の構成はダイオード（６５２，６５４）であることは明りょうである。
　
　よって、特許異議申立人が指摘する記載不備は本件明細書には存在しない。
　
ii)特許法第２９条について
　特許異議申立人の提出した甲第１及び４号証は当審が通知した取消理由通知で引用した刊行物２、３とそれぞれ同じであり、その記載事項は上記２．ウ．Ｃ．ii)（取消理由２について）ａに記載したとおりである。
　同甲第２号証には下記のとおりの記載がある。
甲第２号証：特開昭６１−２５６３２６号公報
　「走査電極駆動回路１３にて走査電極１４に印加する波形は、期間８では非選択時３ではＶ３、選択期間３−１ではＶ４、期間９の非選択時はＶ３、選択時３−２ではＶ１である。信号電極駆動回路１６にて信号電極１５に印加する波形４は、Ｖ２を中心としたＶ２−とＶ２＋間の表示内容に依存したアナログ電圧である。・・・期間８では走査電極電圧はＶ３かＶ４のいずれか、期間９ではＶ１かＶ３のいずれかの値であることに着目して走査電極駆動回路１３の電源端子ＶＤＤとＶＳＳの電圧をそれぞれ第２図の６、７で示すように期間８、期間９でＶ４、Ｖ３とＶ３、Ｖ１の組で変動させる。」（公報２頁右上欄１８行−左下欄１２行）
　同甲第３号証には下記のとおりの記載がある。
甲第３号証：特開昭６１−６２０９７号公報
　「本発明は、ドットマトリクス表示装置を駆動するための集積回路に関し、特に、複数個を縦続接続して使用できるドット表示駆動用集積回路に関する。」（公報１頁右下欄４−７行）
　「ドットの駆動信号を作成出力する駆動回路と、Ｎ個の表示情報を記憶し駆動回路に供給する記憶回路と、外部からシリアルに印加される表示情報を所定ビット数のパラレルデータに変換するシリアル−パラレル変換回路と、変換されたパラレルデータ毎に表示情報を順次蓄積する蓄積回路とを備えたドット表示駆動用集積回路に於いて、蓄積回路の蓄積動作を制御すると共に蓄積回路がＮ個の表示情報を蓄積したことを検知し、その検知出力によりシリアル−パラレル変換回路及び蓄積回路の動作を停止させる制御回路と、検知出力によって制御され外部からシリアルに印加された表示情報を出力端子から出力するゲート回路と、外部から印加された同期信号を再び外部に出力するためのゲート及び出力端子とを設けることにより、ドット表示駆動用集積回路の消費電力を減少するものである。」（公報２頁右上欄１３行−左下欄９行）
　上記甲号各証と本件発明１とを対比すると、上記甲号各証には、本件発明１を特定する事項である「タイミング電極駆動集積回路の出力端子には、前記変動電源法による複数の電位と前記変動電源法による前記電位より絶対値が小さい複数の直流中間電位が供給されると共に該複数の電位が切り替え接続される出力回路からの出力が出力され」の構成（以下、相違点という。）が記載されていない。
　上記甲第１及び甲第４号証に上記相違点の記載がないことは、上記２．ウ．Ｃ．ii)（取消理由２について）ｂにて記載したとおりである。
　そして、甲第２号証には本件発明１の変動電源法に関する記載はあるが、複数の直流中間電位についての記載はない。
　また、甲第３号証にも本件発明１のデータ電極駆動回路の構成については詳細に記載されているものの、タイミング電極の出力電圧については格別の記載はない。　
　したがって、上記相違点に相当する構成は上記甲号各証には記載がなく、また、上記相違点は、上記甲号各証に記載の事項から当業者が適宜なし得たことともいえないから本件発明１は上記甲号各証記載の発明から当業者が容易に発明をすることができたものであるとはいえない。
　また、本件発明２は本件発明１の事項を引用し、さらに限定する構成を付加するものであるから、本件発明２についての判断は上記本件発明１にて判断したとおりである。
　
ウ．むすび
　以上のとおりであるから、特許異議の申立ての理由および、証拠によっては、本件発明１及び２の特許を取り消すことはできない。　
　また、他に本件発明１及び２の特許を取り消すべき理由を発見しない。
　よって結論のとおり決定する。　　　
【異議決定日】
平成１２年９月２８日（２０００．９．２８）