【事件の表示】
　特許第２９６３４３７号「液晶表示装置」の請求項１に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第２９６３４３７号の請求項１に係る特許を維持する。
【理　由】
(1) 手続の経緯
　本件特許第2963437号に係る出願は、平成10年5月22日(パリ条約による優先権主張1997年7月10日，韓国)に出願され、平成11年8月6日にその特許の設定登録がなされたものであり、その後、島宗サダ子より請求項1に係る特許につき特許異議の申立てがなされ、平成12年8月14日付で取消理由通知がなされ、その指定期間内である平成13年2月26日に訂正請求がなされたものである。
　
(2) 訂正の適否についての判断
ア 訂正の内容
a） 特許明細書中の特許請求の範囲の請求項1を「赤、緑、青の画素素子を含む画素を複数配列してなる画素マトリクスと、各々が前記画素素子間に行方向に位置する、複数個のゲートラインと、各々が前記画素素子間に列方向に位置し、前記赤、緑、青の画素素子が反復的に配列されて形成される行方向の画素行にビデオ信号を印加することができる、複数個のデータラインと、を有する液晶パネルと、前記液晶パネルの同一のカラーの画素素子に対応するデータである第１ストリームの第１デジタルデータを入力として前記画素行の一部の少なくとも二つの異なるカラーの画素素子に対応するデータが混合された第２ストリームの第２デジタルデータに再配列するデータ再配列手段と、前記第２デジタルデータを前記データ再配列手段から供給されてアナログビデオ信号に変換して出力するデータドライバ回路と、前記データドライバ回路の一つの出力部のアナログビデオ信号を前記複数個のデータラインのうちの少なくとも２個のデータラインに時分割して印加するデマルチプレクサと、を備え、前記画素行の前記第１ストリームで連続する二つのデータに対応する二つの画素素子間の間隔は前記第２ストリームで連続する二つのデータに対応する二つの画素素子間の間隔よりも小さいことを特徴とする液晶表示装置。」と訂正する。
b） 請求項16中の「前記画素行のうちの前記第１デジタルデータのストリームに対応する画素の間の間隙は」を、「前記画素行の前記第１ストリームで連続する二つのデータに対応する二つの画素素子間の間隙は」と訂正するとともに、請求項15を削除し、請求項16を請求項15に繰り上げる。
c） 【発明が解決しようとする課題】の欄を「この発明に係る液晶表示装置は、赤、緑、青の画素素子を含む画素を複数配列してなる画素マトリクスと、各々が前記画素素子官に行方向に位置する、複数個のゲートラインと、各々が前記画素素子間に列方向に位置し、前記赤、緑、青の画素素子が反復的に配列されて形成される行方向の画素行にビデオ信号を印加することができる、複数個のデータラインと、を有する液晶パネルと、前記液晶パネルの同一のカラーの画素素子に対応するデータである第１ストリームの第１デジタルデータを入力として前記画素行の一部の少なくとも二つの異なるカラーの画素素子に対応するデータが混合された第２ストリームの第２デジタルデータに再配列するデータ再配列手段と、前記第２デジタルデータを前記データ再配列手段から供給されてアナログビデオ信号に変換して出力するデータドライバ回路と、前記データドライバ回路の一つの出力部のアナログビデオ信号を前記複数個のデータラインのうちの少なくとも２個のデータラインに時分割して印加するデマルチプレクサと、を備え、前記画素行の前記第１ストリームで連続する二つのデータに対応する二つの画素素子間の間隔は前記第２ストリームで連続する二つのデータに対応する二つの画素素子間の間隔よりも小さいことを特徴とする。」と訂正する。
d） 【発明の詳細な説明】の欄中に段落番号を付加するとともに、同欄中の誤記「ディデマルチプレクサ」(３カ所)を「デマルチプレクサ」と訂正する。
　
　なお、平成13年2月26日付訂正請求書において、特許権者は当該訂正は、請求項1を削除するとともに、請求項1を引用する形式で記載されていた請求項15を独立項形式に変えて請求項1とするものであるとしているが、当該訂正は上記訂正a)およびb)の内容からみて、実質的に旧請求項1に旧請求項15の事項を加入することにより、特許請求の範囲を減縮したものとして、以下審理する。
　
イ 訂正の目的の適否，新規事項の有無及び拡張・変更の存否
a） 上記訂正a)について
　上記訂正a)は、旧請求項1に旧請求項1を引用する引用形式で記載されていた旧請求項15に記載された技術的事項を含めると共に、不明瞭な記載を訂正するために、旧請求項1の「複数個の画素からなる画素マトリクス」「第１ストリーム」「第２ストリーム」「第２ストリームの第１ストリームの第２デジタルデータ」「前記画素行のうちの前記第１デジタルデータのストリームに対応する画素の間の間隙は前記画素行の内の第２デジタルデータのストリームに対応する画素の間の間隙より小さい」を、それぞれ「赤、緑、青の画素素子を含む画素を複数配列してなる画素マトリクス」「前記液晶パネルの同一のカラーの画素素子に対応するデータである第１ストリーム」「少なくとも二つの異なるカラーの画素素子に対応するデータが混合された第２ストリーム」「第２ストリームの第２デジタルデータ」「前記画素行の前記第１ストリームで連続する二つのデータに対応する二つの画素素子間の間隙は前記第２ストリームで連続する二つのデータに対応する二つの画素素子間の間隙よりも小さい」と訂正するものである。また、この訂正a)によって、新請求項1及び新請求項1を引用する新請求項2〜15に係る発明は、旧請求項15に記載された技術的事項を、新たな構成要件として加えたものとなった。そして、この訂正は、実質的に旧請求項1に旧請求項15の事項を加入することにより、特許請求の範囲を減縮したものであるから、この訂正は特許請求の範囲の減縮、及び、明りょうな記載の釈明に該当するものであり、また、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張または変更するものではない。
b)　上記訂正b)〜c)について
　上記訂正b)〜c)は、上記訂正a)に伴うものであるから、明りょうではない記載の釈明に該当し、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張または変更するものではない。
c)　上記訂正d)について
　上記訂正d)は、明りょうではない記載の釈明又は誤記の訂正に該当し、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張または変更するものではない。
　
ウ 独立特許要件
a) 取消理由通知の概要
　平成12年8月14日付で当審が通知した取消理由通知の概要は下記のとおりである。
i） 訂正前の請求項1の記載のうち「第１ストリーム」、「第２ストリーム」、「第２ストリームの第１ストリームの第２デジタルデータ」、「前記画素行のうちの前記第１デジタルデータのストリームに対応する画素の間の間隙は前記画素行のうちの第２デジタルデータのストリームに対応する画素の間の間隙より小さい」の記載は、それぞれどのような技術的事項を表現しているか明りょうではない。
　したがって、上記の点で明細書の記載に不備があると認められるから、訂正前の請求項1に係る発明の特許は、特許法第36条第6項の規定に違反して特許されたものである。
ii） 訂正前の請求項1に係る発明は、本件特許に係る出願の優先権主張日前の出願であって特許法第42条の2第3項の規定により出願公開されたものとみなされた特願平8-276531号の願書に添付した明細書又は図面[出願公開された優先権主張を伴う特願平9-279013号(特開平10-177371号公報参照)](以下先願明細書という。)に記載された発明と同一であると認められ、しかも、本件特許発明の発明者が上記先願明細書に記載された発明の発明者と同一であるとも、また、本件特許に係る出願の出願の時に、その出願人が上記先願の出願人と同一であるとも認められないので、訂正前の請求項1に係る発明の特許は特許法第29条の2第1項の規定に違反して特許されたものである。
　
b) 取消理由通知で指摘した特許法第36条第6項についての判断
　請求項1の記載は、上記(2)アa)のように訂正されたことによって、明りょうとなったので、訂正された請求項1を引用する新請求項2〜15もこの点で明りょうである。
　
c) 取消理由通知で指摘した特許法第29条の2についての判断
　新請求項2〜14は、新請求項1を引用して記載するものであって、下記「(3)特許異議の申立について　エ対比・判断」の欄で示すように、新請求項1に係る発明が特許性を有するものであるから、新請求項2〜14に係る発明は、特許出願の際独立して特許を受けることができるものである。また、新請求項15は上記訂正b)によって不明瞭な記載が訂正されたこと、および、新請求項1を引用して記載されたものであるため、新請求項15に係る発明も、特許出願の際独立して特許を受けることができるものである。
　
エ　むすび
　以上のとおりであるから、上記訂正請求は、特許法第120条の4第2項及び同条第3項で準用する第126条第2から4項の規定に適合するので、この訂正を認める。
　
(3) 特許異議の申立てについて
ア 請求項1に係る発明
　訂正明細書の請求項1に係る発明(以下本件請求項1に係る発明という。)は、訂正明細書及び図面の記載からみて、その請求項1に記載された事項により特定される次のとおりのものである。
「赤、緑、青の画素素子を含む画素を複数配列してなる画素マトリクスと、各々が前記画素素子間に行方向に位置する、複数個のゲートラインと、各々が前記画素素子間に列方向に位置し、前記赤、緑、青の画素素子が反復的に配列されて形成される行方向の画素行にビデオ信号を印加することができる、複数個のデータラインと、を有する液晶パネルと、前記液晶パネルの同一のカラーの画素素子に対応するデータである第１ストリームの第１デジタルデータを入力として前記画素行の一部の少なくとも二つの異なるカラーの画素素子に対応するデータが混合された第２ストリームの第２デジタルデータに再配列するデータ再配列手段と、前記第２デジタルデータを前記データ再配列手段から供給されてアナログビデオ信号に変換して出力するデータドライバ回路と、前記データドライバ回路の一つの出力部のアナログビデオ信号を前記複数個のデータラインのうちの少なくとも２個のデータラインに時分割して印加するデマルチプレクサと、を備え、前記画素行の前記第１ストリームで連続する二つのデータに対応する二つの画素素子間の間隔は前記第２ストリームで連続する二つのデータに対応する二つの画素素子間の間隔よりも小さいことを特徴とする液晶表示装置。」
　
イ 特許異議の申立ての理由の概要
　特許異議申立人島宗サダ子は、甲第1号証(特願平9-279013号(特開平10-177371号公報))を提出し、本件請求項1に係る発明は第29条の2の規定に違反してなされたものであるから、本件請求項1に係る発明を取り消すべき旨を主張している。
　　
ウ 引用先願明細書記載の発明
　上記甲第１号証で示された出願の優先権主張の基礎となった出願の明細書である上記先願明細書には、下記のとおりの記載がある。
「【００２９】
【発明の実施の形態】
［第１実施形態］
　図１は本発明に係る第１の実施形態を示す等価回路図である。本実施形態では、水平走査回路から出力される複数の垂直信号線と垂直走査回路１８から出力される複数の走査線を有し、垂直信号線と走査線の交点にスイッチを介して画素電極が形成されている。また走査線Ｈ１〜Ｈ４…は垂直走査回路１８に接続されている。さらに、映像信号をデータラッチ回路８〜１１…に転送する水平走査回路２と、水平走査回路２の出力に同期して映像信号を記憶するデータラッチ回路８〜１１…と、データラッチ回路８〜１１…の出力をアナログの映像信号に変換するＤ／Ａコンバータ１２，１３とを有し、このＤ／Ａコンバータ１２，１３の出力が出力バッファ回路１４，１５と信号転送スイッチ１７を介して垂直信号線に接続されている。そして転送スイッチ１７の制御は転送スイッチ選択回路１６によって行われる。また、３はインバータ、４〜７はＡＮＤ回路、１９は液晶素子であり、液晶素子１９は、スイッチングＭＯＳトランジスタ２０と、液晶２１と、付加容量２２とにより１画素を構成している。
【００３０】
　本実施形態では、Ｄ／Ａコンバータ１２，１３の数は水平方向の画素数よりも少ない数になっている。ここではＤ／Ａコンバータ１２，１３の数は水平方向の画素数の１／４の場合を示している。Ｄ／Ａコンバータ１２，１３の出力はバッファ１４，１５を介して、転送ＳＷ選択回路１６の出力Ｓ１〜Ｓ４の制御によって、それぞれ４個のスイッチ１７をオンオフされ、各液晶素子１９に供給される。このため、映像信号は４画素ずつ飛び越したデータが入力される必要があり、外部の駆動回路として映像信号のデータを画素単位で並べ替える手段１を有し、概念的には図２に示すようにデータを並べ替える必要がある。画素毎の信号に対応した元信号が、時系列的に１〜１６として入力された場合、映像信号並べ替え回路１の出力は４つ毎に並べ替えられ、下段に示す画素毎の画素番号順となる。
【００３１】
　またＤ／Ａコンバータ１２，１３の数はパネルサイズ、回路ブロックの面積、Ｄ／Ａコンバータ１２，１３の駆動限界周波数、消費電力等を考慮し、設計者が任意に設定できる。本実施形態では１つのＤ／Ａコンバータ１２，１３にデータラッチ回路８〜１１が２系統あり、ラッチ選択（セレクト）パルスがインバータ３とＡＮＤ回路４〜７を介されて水平走査回路２の出力Ｖ１，Ｖ２と論理積をとられることによって、２つのうち任意の１つを選択できる。
【００３２】
　以下、本実施形態の動作について、図３のタイミング図に従い説明する。図３において、まず第１の水平走査期間にはラッチセレクトパルスをｈｉｇｈとして、水平走査回路２の出力に同期してディジタルの映像データが第１のデータラッチ回路８，１０に順次転送される。次の水平走査期間ではラッチセレクトパルスをｌｏｗとして、第２のデータラッチ回路９，１１にデータが転送され、同時に第１のデータラッチ回路８，１０の出力がイネーブル状態となり出力がＤ／Ａコンバータ１２，１３に入力され、映像信号をアナログ信号に変換する。そして転送スイッチ選択手段１６によって転送スイッチ１７のうち１つをオン状態（Ｓ１をｈｉｇｈ）とし、このバッファ１４を介したアナログ信号を垂直信号線に転送する。結果的にＤ／Ａコンバータの数と同数の液晶画素へ、映像信号書き込みが同時に行われる。このためＤ／Ａコンバータ１２，１３の動作速度としては、１回の水平走査と同等の期間に応答すればよい。さらには転送時間が長いため、信号転送スイッチ１７のサイズも従来のアナログ入力方式に比べ小さくてすみ、なおかつアナログ入力方式における共通信号線分の負荷がなく、アナログで駆動すべき負荷が非常に小さくなる。」
　そして、第2図には元信号と当該元信号を並べ替えた後の信号の態様が記載されており、元信号は「１，２，３，４，５，６，・・・１５，１６」の順になっているのに対し、並べ替えた後の信号は「１，５，９，１３，２，６，１０，１４・・・８，１２，１６」の順になっている。
　
エ 対比・判断
　本件請求項1に係る発明と、上記先願明細書に記載された発明を比較すると、上記先願明細書には、液晶表示装置の各色の画素素子をどのような順番で配列しているかについては、なんら記載がないから、上記先願明細書には本件請求項1に係る発明を特定する事項である「各々が前記画素素子間に列方向に位置し、前記赤、緑、青の画素素子が反復的に配列されて形成される行方向の画素行」についてなんら記載されておらず、この点は表現上の差違で有るとも、また、任意に設計しうる事項であるとも認めることもできない。
　したがって、本件請求項1に係る発明と、上記先願明細書に記載された発明が同一であるとすることはできない。
　
(4) むすび
　以上のとおりであるから、特許異議の申立ての理由及び証拠によっては、本件請求項1に係る発明についての特許を取り消すことはできない。
　また、他に本件請求項1に係る発明の特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１３年４月１９日（２００１．４．１９）
【訂正の要旨】
訂正の要旨
ａ）　特許明細書中の特許請求の範囲の請求項１を「赤、緑、青の画素素子を含む画素を複数配列してなる画素マトリクスと、各々が前記画素素子間に行方向に位置する、複数個のゲートラインと、各々が前記画素素子間に列方向に位置し、前記赤、緑、青の画素素子が反復的に配列されて形成される行方向の画素行にビデオ信号を印加することができる、複数個のデータラインと、を有する液晶パネルと、前記液晶パネルの同一のカラーの画素素子に対応するデータである第１ストリームの第１デジタルデータを入力として前記画素行の一部の少なくとも二つの異なるカラーの画素素子に対応するデータが混合された第２ストリームの第２デジタルデータに再配列するデータ再配列手段と、前記第２デジタルデータを前記データ再配列手段から供給されてアナログビデオ信号に変換して出力するデータドライバ回路と、前記データドライバ回路の一つの出力部のアナログビデオ信号を前記複数個のデータラインのうちの少なくとも２個のデータラインに時分割して印加するデマルチプレクサと、を備え、前記画素行の前記第１ストリームで連続する二つのデータに対応する二つの画素素子間の間隔は前記第２ストリームで連続する二つのデータに対応する二つの画素素子間の間隔よりも小さいことを特徴とする液晶表示装置。」と訂正する。
ｂ）　請求項１６中の「前記画素行のうちの前記第１デジタルデータのストリームに対応する画素の間の間隙は」を、「前記画素行の前記第１ストリームで連続する二つのデータに対応する二つの画素素子間の間隙は」と訂正するとともに、請求項１５を削除し、請求項１６を請求項１５に繰り上げる。
ｃ）　【発明が解決しようとする課題】の欄を「この発明に係る液晶表示装置は、赤、緑、青の画素素子を含む画素を複数配列してなる画素マトリクスと、各々が前記画素素子間に行方向に位置する、複数個のゲートラインと、各々が前記画素素子間に列方向に位置し、前記赤、緑、青の画素素子が反復的に配列されて形成される行方向の画素行にビデオ信号を印加することができる、複数個のデータラインと、を有する液晶パネルと、前記液晶パネルの同一のカラーの画素素子に対応するデータである第１ストリームの第１デジタルデータを入力として前記画素行の一部の少なくとも二つの異なるカラーの画素素子に対応するデータが混合された第２ストリームの第２デジタルデータに再配列するデータ再配列手段と、前記第２デジタルデータを前記データ再配列手段から供給されてアナログビデオ信号に変換して出力するデータドライバ回路と、前記データドライバ回路の一つの出力部のアナログビデオ信号を前記複数個のデータラインのうちの少なくとも２個のデータラインに時分割して印加するデマルチプレクサと、を備え、前記画素行の前記第１ストリームで連続する二つのデータに対応する二つの画素素子間の間隔は前記第２ストリームで連続する二つのデータに対応する二つの画素素子問の間隔よりも小さいことを特徴とする。」と訂正する。
ｄ）　【発明の詳細な説明】の欄中に段落番号を付加するとともに、同欄中の誤記「ディデマルチプレクサ」（３カ所）を「デマルチプレクサ」と訂正する。
（５４）【発明の名称】
液晶表示装置
（５７）【特許請求の範囲】
　【請求項１】
　
赤、緑、青の画素素子を含む画素を複数配列してなる
　
各々が
素子
、
　
各々が
素子
、前記赤、緑、青の画素素子が反復的に配列されて形成される行方向の画素行
、
と、
　
前記液晶パネルの同一のカラーの画素素子に対応するデータである
少なくとも二つの異なるカラーの画素素子に対応するデータが混合された
に
　前記第２デジタルデータを前記データ再配列手段から供給されてアナログビデオ信号
に
　前記データドライバ回路の一つの出力部のアナログビデオ信号を前記複数個のデータラインのうちの少なくとも２個のデータラインに時分割して印加するデマルチプレクサ
と、
　前記画素行
の
ストリームで連続する二つのデータ
二つの画素素子間の間隔は前記第２ストリームで連続する二つのデータに対応する二つの画素素子間の間隔
　【請求項２】
　前記データドライバ回路は、少なくとも二群に分かれて構成され、それぞれは互いに異なる経路で前記データ再配列手段に接続されたことを特徴とする請求項１記載の液晶表示装置。
　【請求項３】
　前記データドライバ回路のそれぞれの群は、前記データ再配列手段から互いに異なる時間に供給されることを特徴とする請求項２記載の液晶表示装置。
　【請求項４】
　前記データドライバ回路のそれぞれの群は、前記データ再配列手段から同時に供給されることを特徴とする請求項２記載の液晶表示装置。
　【請求項５】
　前記再配列手段は、前記入力ビデオデータを一時的に貯蔵するための少なくとも２個のメモリと、前記入力ビデオデータを、前記少なくとも２個のメモリに分配するためのデータ分配手段とを備えることを特徴とする請求項２記載の液晶表示装置。
　【請求項６】
　前記少なくとも２個のメモリのいずれか一方に貯蔵された前記入力ビデオデータは、前記少なくとも２個のメモリの他方に貯蔵された前記入力ビデオデータと異なる時間に動作する関係であることを特徴とする請求項５記載の液晶表示装置。
　【請求項７】
　前記少なくとも２個のメモリの記憶容量は、前記入力ビデオデータの１ラインに必要とされる記憶量に該当することを特徴とする請求項６記載の液晶表示装置。
　【請求項８】
　前記少なくとも２個のメモリは、前記少なくとも２個のメモリから前記入力ビデオデータを同時に読み取る手段を備えることを特徴とする請求項５記載の液晶表示装置。
　【請求項９】
　前記少なくとも２個のメモリの記憶容量は、前記入力ビデオデータの２ラインに必要とされる記憶量に該当することを特徴とする請求項８記載の液晶表示装置。
　【請求項１０】
　前記再配列手段は、前記第１及び第２データドライバ回路のそれぞれに接続された少なくとも２個の先入先出装置と、前記入力ビデオデータを、前記少なくとも２個の先入先出装置に分配するためのデータ分配手段とを備えることを特徴とする請求項２記載の液晶表示装置。
　【請求項１１】
　前記複数のデマルチプレクサ回路は、前記液晶パネル上に備えられることを特徴とする請求項１記載の液晶表示装置。
　【請求項１２】
　前記デマルチプレクサ回路と、前記データドライバは、前記液晶パネル上に備えられることを特徴とする請求項１記載の液晶表示装置。
　【請求項１３】
　前記データドライバは、前記液晶パネルと分離された集積回路上に備えられることを特徴とする請求項１記載の液晶表示装置。
　【請求項１４】
　前記データドライバは、前記液晶パネルを有する集積回路上に備えられることを特徴とする請求項１記載の液晶表示装置。
　
【請求項１５】
　前記画素行
の、前記第１ストリームで連続する二つのデータに対応する二つの画素素子間の間隔は
前記画素行の、前記第２ストリームで連続する二つのデータに対応する二つの画素素子間の間隙は
【発明の詳細な説明】
　
【０００１】
　【発明の属する技術分野】
　本発明は、薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ；以下“ＴＦＴ”という）等をスイッチマトリクス（Ｓｗｉｔｃｈ　Ｍａｔｒｉｘ）に利用する液晶表示装置に関するもので、特にデジタルビデオデータにより駆動されることに適合した液晶表示装置に関する。
　
【０００２】
　【従来の技術】
　最近、映像媒体は視聴者に高解像度の画像を提供するための方案として、既存のアナログ映像信号の代わりに、情報の圧縮が容易なデジタル映像信号で転送する方式へ転換されつつある趨勢である。それにより、映像表示装置の一種類の液晶表示パネルも、既存のアナログ映像信号の代わりにデジタル映像信号により駆動されることができるように開発されている。
　
【０００３】
　このような開発努力により出現されるようになったデジタル方式の液晶表示装置は図１の図示のとおり、液晶表示パネル（１０）のゲートライン等（ＧＬ）を駆動するためのゲートドライバ（Ｇａｔｅ　Ｄｒｉｖｅｒ、１２）と、液晶表示パネル（１０）のデータライン等（ＤＬ）を一定な個数づつ分割駆動するための多数のデータドライバ集積回路等（Ｄａｔａ　Ｄｒｉｖｅｒ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ；以下“Ｄ−ＩＣという）（１４）を備える。液晶表示パネル（１０）には、ゲートライン等（ＧＬ）とデータライン等（ＤＬ）の交差部等にＴＦＴ等（図示されていない）が設置され、共にこのＴＦＴ等のそれぞれには液晶セル等が接続されている。ゲートドライバ（１２）は、ゲート制御信号によりフレーム期間毎に水平走査期間づつゲートライン等（ＧＬ）を順次的に駆動する。すなわち、ゲートドライバ（１２）は、液晶表示パネル（１０）に含まれたＴＦＴ等を１ライン分づつ順次的に駆動する。一方、Ｄ−ＩＣ等（１４）は、データ制御信号により水平走査期間毎にビデオデータをアナログ信号の形態に変換し、その変換されたアナログビデオ信号をデータライン等（ＤＬ）に供給する。これを詳細に説明すると、Ｄ−ＩＣ等（１４）のそれぞれは、自分の出カライン数に該当するビデオデータを入力して、その入力されたビデオデータ等をアナログビデオ信号等に変換する。そして、Ｄ−ＩＣ等（１４）のそれぞれは、アナログビデオ信号等を、自分の出カライン等に接続されたデータライン等（ＤＬ）に供給するようになる。そうすると、１ライン分のＴＦＴ等にそれぞれ接続された１ライン分の液晶セル等は、それぞれのビデオ信号の電圧レベルによって光透過率を調節するようになる。
　
【０００４】
　このような構成のデジタル液晶表示装置は、Ｄ−ＩＣ等（１４）が自分の出力端子に該当する数のデータライン等のみを駆動することができるので、多数のＤ−ＩＣ等（１４）が必要とされ、共に回路構成及び嵩が大きくならざるをえなかった状況であった。
　このようなデジタル液晶表示装置の短所を解消するために、１ラインのデータライン等を時分割駆動する時分割方式の液晶表示装置が提案された。この時分割方式の液晶表示装置は、タナカ（Ｔａｎａｋａ）らにより、１９９３年度ＩＥＥＥの刊行物を通し、“Ａｎ　ＬＣＤ　Ａｄｄｒｅｓｓｅｄ　ｂｙ　ａ−Ｓｉ：Ｈ　ＴＦＴｓ　ｗｉｔｈ　Ｐｅｒｉｐｈｅｒａｌ　ｐｏｌｙ−Ｓｉ　ＴＦＴ　Ｃｉｒｃｕｉｔｓ”という題目で発表されてから、更にカト（Ｋａｔｏ）らにより、“Ｅｕｒｏ　Ｄｉｓｐｌａｙ’９６”という論文集において、“Ａｒ＋ＬａｓｅｒＡｎｎｅａｌｅｄ　Ｐｏｌｙ−Ｓｉ　ＴＦＴｓ　ｆｏｒ　ＬａｒｇｅＡｒｅａ　ＬＣＤｓ”という題目で発表された。この論文等によると、時分割方式の液晶表示装置は、ポリクリスタルシリコン（Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ　Ｓｉ）とアモルファスシリコン（Ａｍｏｒｐｈｏｕｓ　Ｓｉ）の二重層を有するようにＴＦＴ等を形成し、ＴＦＴ等のオン／オフ速度を向上させた。併せて、時分割方式の液晶表示装置では、Ｄ−ＩＣ等のそれぞれの出力端子等とデータライン等との間にデマルチプレクサを介在させ、データライン等が時分割的に駆動される。それにより、時分割方式の液晶表示装置は、Ｄ−ＩＣの所要量を少なくとも１／２以下に減少させることができた。
　
【０００５】
　このような時分割方式の液晶表示装置では、デマルチプレクサが遠く離れているデータライン等を切換するので、１つのデマルチプレクサにより駆動されるデータライン等間の距離が大きくなる。それにより、液晶表示パネル上の配線構造が複雑となることはいうまでもなく、ビデオ信号が歪曲されるおそれがある。併せて、Ｄ−ＩＣ等は１ライン分のビデオデータを順次的にサンプリングしなければならないので、１ライン分のビデオデータ数に該当する周波数のサンプリングクロックがＤ−ＩＣ等に供給されなければならない。
　
【０００６】
　【発明が解決しようとする課題】
　従って、本発明の目的は回路構成と配線構造とを簡素化することができる液晶表示装置を提供することにある。
　
【０００７】
　本発明の他の目的は、ビデオデータのサンプリング周期を遅くすることができる液晶表示装置を提供することにある。
　
【０００８】
　【課題を解決するための手段】
　この発明に係る液晶表示装置は、
赤、緑、青の画素素子を含む画素を複数配列してなる
各々が
素子
、
各々が
素子
、前記赤、緑、青の画素素子が反復的に配列されて形成される行方向の画素行
、
と、
前記液晶パネルの同一のカラーの画素素子に対応するデータである
少なくとも二つの異なるカラーの画素素子に対応するデータが混合された
に
に
と、
の
ストリームで連続する二つのデータ
二つの画素素子間の間隔は前記第２ストリームで連続する二つのデータに対応する二つの画素素子間の間隔
とする。
　
【０００９】
　本発明による液晶表示装置は、１ライン分のビデオデータを再整列し、液晶パネル上の１ライン分のＴＦＴの中の隣接したＴＦＴが順次的に駆動されるようにすると共に、同時に駆動されるＴＦＴを分散させることができる。それにより、本発明の液晶表示装置では、Ｄ−ＩＣと画素マトリクスとの間の配線構造が簡素化される。また、本発明では、Ｄ−ＩＣが同時にビデオデータをサンプリングするようにすることにより、Ｄ−ＩＣは周波数が低いサンプリングクロックの周波数を使用することができる。
　
【００１０】
　【発明の実施の形態】
　前記の目的以外に、本発明の他の目的及び利点等は添付図面を参照してから、好ましい実施の形態に関する詳細な説明を通して明らかになる。
　
【００１１】
　以下、本発明の好ましい実施の形態を、添付の図２乃至図７を参照して詳細に説明する。
　
【００１２】
　図２を参照すると、画素マトリクス（２０）のゲートライン等（ＧＭ１乃至ＧＭ６００）を駆動するためのゲートドライバ（２２）と、画素マトリクス（２０）のデータライン等（ＤＬ１乃至ＤＬ２４００）を駆動するためのＤ−ＩＣ等（２４ａ、２４ｂ）を備える、本発明の実施の形態による液晶表示装置が図示されている。この画素マトリクス（２０）は、ゲートライン等（ＧＭ１乃至ＧＭ６００）とデータライン等（ＤＬ１乃至ＤＬ２４００）との交差地点等にそれぞれ配置された６００×２４００個の画像素子等を含んで、６００×８００個の画素を有する画像を表示するようになる。画像素子等はそれぞれ１つのＴＦＴと１つの液晶セルとから構成され、この画像素子に含まれたＴＦＴのゲート電極とデータ電極とは、ゲートライン（ＧＭ）とデータライン（ＤＬ）にそれぞれ接続される。２４００個のデータライン等（ＤＬ１乃至ＤＬ２４００）は赤色（Ｒ）用の画像素子等、緑色（Ｇ）用の画像素子等、そして青色（Ｂ）用の画像素子等を駆動するために８００個づつ割り当てられる。これ等の赤色（Ｒ）用、緑色（Ｇ）用及び青色（Ｂ）用のデータライン等は、交替に配列される。ゲートドライバ（２２）は、ゲート制御信号等によりフレーム期間毎に水平走査期間づつ順次的にゲートライン等（ＧＬ）を駆動する。このゲートドライバ（２２）により、画素マトリクス（２０）に含まれたＴＦＴ等は、２４００個づつ順次的にターンオン（Ｔｕｒｎ−ｏｎ）され、２４００個のデータライン（ＤＬ１乃至ＤＬ２４００）を２４００個の液晶セル等にそれぞれ接続させる。一方、Ｄ−ＩＣ等（２４ａ、２４ｂ）のそれぞれは、水平走査期間毎に多数のビデオデータをサンプリングすると共に、そのサンプリングされた多数のビデオデータをアナログビデオ信号等に変換する。そして、Ｄ−ＩＣ等（２４ａ、２４ｂ）のそれぞれは、ビデオ信号等をデータライン等（ＤＬ）に供給する。そうすると、ターンオンされたＴＦＴ等に接続された液晶セル等は、それぞれデータライン（ＤＬ）からのビデオ信号の電圧レベルによって光透過率を調節するようになる。
　
【００１３】
　液晶表示装置は、Ｄ−ＩＣ等（２４ａ、２４ｂ）の出力端子等（ＬＤ１乃至ＬＤ６００）にそれぞれ接続されたデマルチプレクサ等（ＭＵＸ１乃至ＭＵＸ６００）を追加で備える。これ等のデマルチプレクサ（ＭＵＸ１乃至ＭＵＸ６００）は、それぞれ互いに隣接した４個のデータライン等（ＤＬｉ乃至ＤＬｉ＋３）に接続される。そしてこれ等のデマルチプレクサ等（ＭＵＸ１乃至ＭＵＸ６００）は、それぞれ第１乃至第４選択信号（ＳＥＬ１乃至ＳＥＬ４）により、Ｄ−ＩＣ（２４）の出力端子（ＬＤ）からのビデオ信号を４個のデータライン等（ＤＬｉ乃至ＤＬｉ＋３）に順次的に供給する。そのために、このデマルチプレクサ等（ＭＵＸ１乃至ＭＵＸ６００）のそれぞれは、Ｄ−ＩＣ（２４）の出力端子（ＬＤ）と４個のデータライン等（ＤＬｉ乃至ＤＬｉ＋３）の間にそれぞれ接続された４個のＭＯＳトランジスタ（ＭＮ１乃至ＭＮ４）を備える。デマルチプレクサ（ＭＵＸ）に含まれた４個のＭＯＳトランジスタ等（ＭＮ１乃至ＭＮ４）は、第１乃至第４選択信号（ＳＥＬ１乃至ＳＥＬ４）を１個づつ自分らのゲート電極側にそれぞれ入力する。第１乃至第４選択信号（ＳＥＬ１乃至ＳＥＬ４）は、水平同期信号と同一な周波数を有する。そして、第１乃至第４選択信号（ＳＥＬ１乃至ＳＥＬ４）は、互いに順次的で反復的に進行されるイネーブル区間、すなわちハイ論理区間を有する。それにより、デマルチプレクサ（ＭＵＸ）に含まれた４個のＭＯＳトランジスタ等（ＭＮ１乃至ＭＮ４）は、水平走査期間毎に１頂次的にターンオンされ、４個のデータライン（ＤＬｉ乃至ＤＬｉ＋３）が順次的にＤ−ＩＣ（２４）の出力端子（ＬＤ）に接続されるようにする。この４個のＭＯＳトランジスタ等（ＭＮ１乃至ＭＮ４）は、スイッチ機能を有する回路素子等に代置されることもできる。そして、デマルチプレクサ等（ＭＵＸ１乃至ＭＵＸ６００）は、画素マトリクス（２０）及びゲートドライバ（２２）と共に同一なガラス基板（２８）上に形成される。ここにおいて、デマルチプレクサ等（ＭＵＸ１乃至ＭＵＸ６００）は、画素マトリクス（２０）の上側（すなわち、ガラス基板（２８）の上端）に、そしてゲートドライバ（２２）は画素マトリクス（２０）の端（すなわち、ガラス基板（２８）の端）にそれぞれ位置する。
　
【００１４】
　また、液晶表示装置にはＤ−ＩＣ等（２４ａ、２４ｂ）に供給されるビデオデータを再整列させ、その再整列されたビデオデータをＤ−ＩＣ等（２４ａ、２４ｂ）に供給するデータ再整列部（２６）が設置されている。このデータ再整列部（２６）は、それぞれ赤色用バス（ＭＲＢ）、緑色用バス（ＭＧＢ）及び青色用バス（ＭＢＢ）を経由して入力される赤色データ（Ｒ）ストリーム、緑色データ（Ｇ）ストリーム及び青色データ（Ｂ）ストリームを、Ｄ−ＩＣ等（２４）の数に該当するグループ（例えば、２個のデータグループ）に分離し、それぞれのデータグループをデマルチプレクサ（ＭＵＸ）の出カライン数（例えば、４個）に該当するセクション等（例えば、４個のセクション）に再整列する。そして、データ再整列部（２６）は、再整列されたビデオデータを、他のバス等を経由しＤ−ＩＣ等（２４ａ、２４ｂ）に供給する。実際に、第１Ｄ−ＩＣ（２４ａ）にはビデオデータが第１乃至第３補助バス（ＳＢ１、ＳＢ２、ＳＢ３）を経由し、３個のシンボルづつ供給され、そして第２Ｄ−ＩＣ（２４ｂ）には、ビデオデータが第４乃至第６補助バス（ＳＢ４、ＳＢ５、ＳＢ６）を経由し、３個のシンボルづつ供給される。また、データ再整列部（２６）は、Ｄ−ＩＣ等（２４ａ、２４ｂ）が同時にビデオデータを入力するか、または交替にビデオデータを入力するように設計されることができる。最後に、データ再整列部（２６）とＤ−ＩＣ等（２４ａ、２４ｂ）は、データ制御バス（ＤＣＢ）から入力されるサンプリングクロックを含むデータ制御信号等により駆動される。
　
【００１５】
　図３は、データ再整列部（２６）からビデオデータが第１乃至第３補助バス（ＳＢ１乃至ＳＢ３）と第４乃至第６補助バス（ＳＢ４乃至ＳＢ６）に交替に出力される場合、データ再整列部（２６）、Ｄ−ＩＣ等（２４）及びデマルチプレクサ等（ＭＵＸ１乃至ＭＵＸ６００）の動作波形を図示する。
　
【００１６】
　図３において、第１乃至第３補助バス等（ＳＢ１乃至ＳＢ３）と第４乃至第６補助バス等（ＳＢ４乃至ＳＢ６）には、選択信号等（ＳＥＬ１乃至ＳＥＬ４）がイネーブルされる期間、すなわちハイ論理を維持する期間毎に、交替に再整列されたビデオデータストリームが供給される。これを詳細に説明すると、第１選択信号（ＳＥＬ１）がイネーブルされた時点から第１補助バス（ＳＢ１）に“Ｒ１、Ｒ５、Ｒ９…Ｒ３９７”の再整列されたビデオデータが、第２補助バス（ＳＢ２）には“Ｇ２、Ｇ６、Ｇ１０…Ｇ３９８”の再整列されたビデオデータが、そして第３補助バス（ＳＢ３）には“Ｂ３、Ｂ７、Ｂ１１…Ｂ３９９”の再整列されたビデオデータがそれぞれ供給される。第１乃至第３補助バス（ＳＢ１乃至ＳＢ３）に再整列されたビデオデータが供給されたから、残りの第１選択信号（ＳＥＬ１）のイネーブル期間の間、第４補助バス（ＳＢ４）に“Ｒ４０１、Ｒ４０５、Ｒ４０９…Ｒ７９７”の再整列されたビデオデータが、第５補助バス（ＳＢ５）には“Ｇ４０２、Ｇ４０６、Ｇ４１０…Ｇ７９８”の再整列されたビデオデータ、そして第６補助バス（ＳＢ６）には“Ｂ４０３、Ｂ４０７、Ｂ４１１…Ｂ７９９”の再整列されたビデオデータが供給されるようになる。
　
【００１７】
　このような形態に、第２乃至第４選択信号（ＳＥＬ２乃至ＳＥＬ４）が頂次的にイネーブルされることにより、第１乃至第６補助バス（ＳＢ１乃至ＳＢ６）に再整列されたビデオデータが一定な間隔を置いて反復的に供給される。この時、第１補助バス（ＳＢ１）には“Ｇ１、Ｇ５、Ｇ９…Ｇ３９７”、“Ｂ１、Ｂ５、Ｂ９…Ｂ３９７”及び“Ｒ２、Ｒ６、Ｒ１０…Ｒ３９８”の再整列されたビデオデータが、一定な間隔を置いて順次的に供給される。併せて、第２補助バス（ＳＢ２）には“Ｂ２、Ｂ６、Ｂ１０…Ｂ３９８”、“Ｒ３、Ｒ７、Ｒ１１…Ｒ３９９”及び“Ｇ３、Ｇ７、Ｇ１１…Ｇ３９９”の再整列されたビデオデータが、そして第３補助バス（ＳＢ３）には“Ｒ４、Ｒ８、Ｒ１２…Ｒ４００”、“Ｇ４、Ｇ８、Ｇ１２…Ｇ４００”及び“Ｂ４、Ｂ８、Ｂ１２…Ｂ４００”の再整列されたビデオデータがそれぞれ供給される。また、第１乃至第３補助バス等（ＳＢ１乃至ＳＢ３）と時間的に交替になるように再整列されたビデオデータを入力する第４乃至第６補助バス等（ＳＢ４乃至ＳＢ６）には、“Ｇ４０１、Ｇ４０５、Ｇ４０９…Ｇ７９７”、“Ｂ４０１、Ｂ４０５、Ｂ４０９…Ｂ７９７”及び“Ｒ４０２、Ｒ４０６、Ｒ４１０…Ｒ７９８”の再整列されたビデオデータ、“Ｂ４０２、Ｂ４０６、Ｂ４１０…Ｂ７９８”、“Ｒ４０３、Ｒ４０７、Ｒ４１１…Ｒ７９９”及び“Ｇ４０３、Ｇ４０７、Ｇ４１１…Ｇ７９９”の再整列されたビデオデータ、そして“Ｒ４０４、Ｒ４０８、Ｒ４１２…Ｒ８００”、“Ｇ４０４、Ｇ４０８、Ｇ４１２…Ｇ８００”及び“Ｂ４０４、Ｂ４０８、Ｂ４１２…Ｂ８００”の再整列されたビデオデータがそれぞれ供給される。
　
【００１８】
　次に、Ｄ−ＩＣ等（２４ａ、２４ｂ）等の６００個の出カライン（ＬＤ１乃至ＬＤ６００）のそれぞれには、選択信号等（ＳＥＬ１乃至ＳＥＬ４）が順次的にイネーブル、すなわちハイ論理を有することにより、４個のビデオ信号が順次的に出力される。例えば、Ｄ−ＩＣ（２４ａ）の第１出力端子（ＬＤ１）に“Ｒ１、Ｇ１、Ｂ１及びＲ２”のビデオ信号が順次的に出力され、そしてＤ−ＩＣ（２４ａ）の第２出力端子（ＬＤ２）に“Ｇ２、Ｂ２、Ｒ３及びＧ３”のビデオ信号が順次的に出力される。このような形態に、Ｄ−ＩＣ（２４ａ）の第３乃至第６出力端子等（ＬＤ３乃至ＬＤ６）のそれぞれにも“Ｂ３、Ｒ４、Ｇ４及びＢ４”のビデオ信号等と、“Ｒ５、Ｇ５、Ｂ５及びＲ６”のビデオ信号等と、“Ｇ６、Ｂ６、Ｒ７及びＧ７”のビデオ信号等と、そして“Ｂ７、Ｒ８、Ｇ８及びＢ８”のビデオ信号等とが供給される。
　
【００１９】
　このＤ−ＩＣ等（２４ａ、２４ｂ）の６００個の出力端子等（ＬＤ１乃至ＬＤ６００）に４回にかけて出力される２４００個のビデオ信号等は、第１乃至第４選択信号（ＳＥＬ１乃至ＳＥＬ４）によって切換動作を遂行する６００個のデマルチプレクサ（ＭＵＸ１乃至ＭＵＸ６００）によって、２４００個のデータライン等（ＤＬ１乃至ＤＬ２４００）にそれぞれ印加されるようになる。その結果、画素マトリクス（２０）を駆動するために使用されるＤ−ＩＣ等の数が大幅（例えば８個から２個に）に減少されるようになる。
　
【００２０】
　図４は、データ再整列部（２６）から再整列されたビデオデータが、第１乃至第３補助バス（ＳＢ１乃至ＳＢ３）と第４乃至第６補助バス（ＳＢ４乃至ＳＢ６）に同時に出力される場合、データ再整列部（２６）、Ｄ−ＩＣ等（２４）及びデマルチプレクサ等（ＭＵＸ１乃至ＭＵＸ６００）の動作波形を図示する。
　
【００２１】
　図４において、第１乃至第３補助バス等（ＳＢ１乃至ＳＢ３）と第４乃至第６補助バス等（ＳＢ４乃至ＳＢ６）のそれぞれに供給される再整列されたビデオデータは、選択信号等（ＳＥＬ１乃至ＳＥＬ４）が順次的にイネーブルされることにより、４回にかけて変更される。これを詳細に説明すると、第１選択信号（ＳＥＬ１）がイネーブルされた時点から第４選択信号（ＳＥＬ４）がイネーブルされる時点までの期間の間、第１補助バス（ＳＢ１）に“Ｒ１、Ｒ５、Ｒ９…Ｒ３９７”の再整列されたビデオデータから、“Ｇ１、Ｇ５、Ｇ９…Ｇ３９７”、“Ｂ１、Ｂ５、Ｂ９…Ｂ３９７”及び“Ｒ２、Ｒ６、Ｒ１０…Ｒ３９８”の再整列されたビデオデータが順次的に供給される。そして第２乃至第６補助バス（ＳＢ２乃至ＳＢ６）のそれぞれにも、“Ｇ２、Ｇ６、Ｇ１０…Ｇ３９８”、“Ｂ２、Ｂ６、Ｂ１０…Ｂ３９８”、“Ｒ３、Ｒ７、Ｒ１１…Ｒ３９９”及び“Ｇ３、Ｇ７、Ｇ１１…Ｇ３９９”の再整列されたビデオデータと、“Ｂ３、Ｂ７、Ｂ１１…Ｂ３９９”、“Ｒ４、Ｒ８、Ｒ１２…Ｒ４００”、“Ｇ４、Ｇ８、Ｇ１２…Ｇ４００”及び“Ｂ４、Ｂ８、Ｂ１２…Ｂ４００”の再整列されたビデオデータと、“Ｒ４０１、Ｒ４０５、Ｒ４０９…Ｒ７９７”、“Ｇ４０１、Ｇ４０５、Ｇ４０９…Ｇ７９７”、“Ｂ４０１、Ｂ４０５、Ｂ４０９…Ｂ７９７”及び“Ｒ４０２、Ｒ４０６、Ｒ４１０…Ｒ７９８”の再整列されたビデオデータと、“Ｇ４０２、Ｇ４０６、Ｇ４１０…Ｇ７９８”、“Ｂ４０２、Ｂ４０６、Ｂ４１０…Ｂ７９８”、“Ｒ４０３、Ｒ４０７、Ｒ４１１…Ｒ７９９”及び“Ｇ４０３、Ｇ４０７、Ｇ４１１…Ｇ７９９”の再整列されたビデオデータと、そして“Ｂ４０３、Ｂ４０７、Ｂ４１１…Ｂ７９９”、“Ｒ４０４、Ｒ４０８、Ｒ４１２…Ｒ８００”、“Ｇ４０４、Ｇ４０８、Ｇ４１２…Ｇ８００”及び“Ｂ４０４、Ｂ４０８、Ｂ４１２…Ｂ８００”の再整列されたビデオデータがそれぞれ供給される。
　
【００２２】
　次に、Ｄ−ＩＣ等（２４ａ、２４ｂ）の６００個の出カライン（ＬＤ１乃至ＬＤ６００）のそれぞれには、選択信号等（ＳＥＬ１乃至ＳＥＬ４）が順次的にイネーブル、すなわちハイ論理を有することにより、４個のビデオ信号が順次的に出力される。例えば、Ｄ−ＩＣ（２４ａ）の第１出力端子（ＬＤ１）に“Ｒ１、Ｇ１、Ｂ１及びＲ２”のビデオ信号が順次的に出力され、そしてＤ−ＩＣ（２４ａ）の第２出力端子（ＬＤ２）に“Ｇ２、Ｂ２、Ｒ３及びＧ３”のビデオ信号が順次的に出力される。このような形態に、Ｄ−ＩＣ（２４ａ）の第３乃至第６出力端子等（ＬＤ３乃至ＬＤ６）のそれぞれにも、“Ｂ３、Ｒ４、Ｇ４及びＢ４”のビデオ信号等と、“Ｒ５、Ｇ５、Ｂ５及びＲ６”のビデオ信号等と、“Ｇ６、Ｂ６、Ｒ７及びＧ７”のビデオ信号等と、そして“Ｂ７、Ｒ８、Ｇ８及びＢ８”のビデオ信号等とが供給される。
　
【００２３】
　このＤ−ＩＣ等（２４ａ、２４ｂ）の６００個の出力端子等（ＬＤ１乃至ＬＤ６００）に４回にかけて出力される２４００個のビデオ信号等は、第１乃至第４選択信号（ＳＥＬ１乃至ＳＥＬ４）によって切換動作を遂行する６００個のデマルチプレクサ（ＭＵＸ１乃至ＭＵＸ６００）によって、２４００個のデータライン等（ＤＬ１乃至ＤＬ２４００）にそれぞれ印加されるようになる。その結果、画素マトリクス（２０）を駆動するために使用されるＤ−ＩＣ等の数が大幅（例えば８個から２個に）に減少されるようになる。併せて、ビデオデータがＤ−ＩＣ等（２４ａ、２４ｂ）に同時に供給されることにより、ビデオデータをサンプリングするためにＤ−ＩＣ等（２４ａ、２４ｂ）に供給されるサンプリングクロックの周波数が低くなる。
　
【００２４】
　図５は、図２に図示されたデータ再整列部（２６）の一実施の形態を詳細に図示する。
　
【００２５】
　図５において、データ再整列部（２６）は、赤色用、緑色用及び青色用バス等（ＭＲＢ、ＭＧＢ、ＭＢＢ）のそれぞれに接続された第１乃至第３データデマルチプレクサ（３０、３２、３４）と、この第１乃至第３データデマルチプレクサ等（３０、３２、３４）のそれぞれに４個づつ並列接続された第１乃至第１２シリアル入カシリアル出力（Ｆｉｒｓｔ　Ｉｎｐｕｔ　Ｆｉｒｓｔ　Ｏｕｔｐｕｔ；以下“ＦＩＦＯ”という）（ＦＲ１乃至ＦＲ１２）を備える。第１乃至第３データデマルチプレクサ等（３０、３２、３４）は、第１分割イネーブル信号（ＥＮａ）がハイ論理を維持する間、すなわち水平走査期間の半分に該当する期間の間に駆動される。そして第１データデマルチプレクサ（３０）は、赤色用バス（ＭＲＢ）からの赤色データストリーム（Ｒ１乃至Ｒ８００）の中の半分に該当する４００個の赤色データ（Ｒ１乃至Ｒ４００）を順次的で反復的に変化する２ビットの選択信号（Ａ、Ｂ）の１論理値によって、第１乃至第４ＦＩＦＯ（ＦＲ１乃至ＦＲ４）に／順次的で反復的に貯蔵する。その結果、第１乃至第４ＦＩＦＯ（ＦＲ１乃至ＦＲ４）には“Ｒ１、Ｒ５、Ｒ９…Ｒ３９７”、“Ｒ２、Ｒ６、Ｒ１０…Ｒ３９８”、“Ｒ３、Ｒ７、Ｒ１１…Ｒ３９９”及び“Ｒ４、Ｒ８、Ｒ１２…Ｒ４００”の赤色データがそれぞれ貯蔵される。第１データデマルチプレクサ（３０）と同様に、第２データデマル）チプレクサ（３２）は、緑色用バス（ＭＧＢ）からの緑色データストリーム（Ｇ１乃至Ｇ８００）の中の半分に該当する４００個の緑色データ（Ｇ１乃至Ｇ４００）を、前記２ビットの選択信号（Ａ、Ｂ）の論理値によって、第５乃至第８ＦＩＦＯ（ＦＲ５乃至ＦＲ８）に順次的で反復的に貯蔵する。従って、第５乃至第８ＦＩＦＯ（ＦＲ５乃至ＦＲ８）には“Ｇ１、Ｇ５、Ｇ９…Ｇ３９７”、“Ｇ２、ＩＧ６、Ｇ１０…Ｇ３９８”、“Ｇ３、Ｇ７、Ｇ１１…Ｇ３９９”及び“Ｇ４、Ｇ８、Ｇ１２…Ｇ４００”の緑色データがそれぞれ貯蔵される。また、第３データデマルチプレクサ（３４）も、第１及び第２データデマルチプレクサ（３０、３２）と同様に、青色用バス（ＭＢＢ）からの青色データストリーム（Ｂ１乃至Ｂ８００）の中の半分に該当する４００個の青色データ（Ｂ１乃至Ｂ４００）を、前記２ビットの選択信号（Ａ、Ｂ）の論理値によって、第９乃至第１２ＦＩＦＯ（ＦＲ９乃至ＦＲ１２）に１頂次的で反復的に貯蔵する。それによって、第９乃至第１２ＦＩＦＯ（ＦＲ９乃至ＦＲ１２）には“Ｂ１、Ｂ５、Ｂ９…Ｂ３９７”、“Ｂ２、Ｂ６、Ｂ１０…Ｂ３９８”、“Ｂ３、Ｂ７、Ｂ１１…Ｂ３９９”及び“Ｂ４、Ｂ８、Ｂ１２…Ｂ４００”の青色データがそれぞれ貯蔵される。
　
【００２６】
　そしてデータ再整列部（２６）は、赤色用、緑色用及び青色用バス等（ＭＲＢ、ＭＧＢ、ＭＢＢ）にそれぞれ接続されると共に、第１乃至第３データデマルチプレクサ（３０、３２、３４）とそれぞれ並列接続された、第４乃至第６データデマルチプレクサ（３６、３８、４０）を追加で備える。この第４乃至第６データデマルチプレクサ等（３６、３８、４０）のそれぞれに４個づつのＦＩＦＯ等、すなわち第１３乃至第２４ＦＩＦＯ（ＦＲ１３乃至ＦＲ２４）が接続されている。第４乃至第６データデマルチプレクサ（３６、３８、４０）は、第２分割イネーブル信号（ＥＮｂ）がハイ論理を維持する間、すなわち第１乃至第３データデマルチプレクサ（３０、３２、３４）が駆動されない水平走査期間の後半部に該当する期間の間に駆動される。そして、第４データデマルチプレクサ（３６）は、赤色用バス（ＭＲＢ）からの赤色データストリーム（Ｒ１乃至Ｒ８００）の中の半分に該当する４００個の赤色データ（Ｒ４０１乃至Ｒ４００）を、前記２ビットの選択信号（Ａ、Ｂ）の論理値によって、第１３乃至第１６ＦＩＦＯ（ＦＲ１３乃至ＦＲ１６）に１順次的で反復的に貯蔵する。その結果、第１３乃至第１６ＦＩＦＯ（ＦＲ１３乃至ＦＲ１６）には、“Ｒ４０１、Ｒ４０５、Ｒ４０９…Ｒ７９７”、“Ｒ４０２、Ｒ４０６、Ｒ４１０…Ｒ７９８”、“Ｒ４０３、Ｒ４０７、Ｒ４１１…Ｒ７９９”及び“Ｒ４０４、Ｒ４０８、Ｒ４１２…Ｒ８００”の赤色データがそれぞれ貯蔵される。そして第５データデマルチプレクサ（３８）は、緑色用バス（ＭＧＢ）からの緑色データストリーム（Ｇ１乃至Ｇ８００）の中の半分に該当する４００個の緑色データ（Ｇ４０１乃至Ｇ８００）を、前記２ビットの選択信号（Ａ、Ｂ）の論理値によって、第１７乃至第２０ＦＩＦＯ（ＦＲ１７乃至ＦＲ２０）に順次的で反復的に貯蔵する。従って、第１７乃至第２０ＦＩＦＯ（ＦＲ１７乃至ＦＲ２０）には、“Ｇ４０１、Ｇ４０５、Ｇ４０９…Ｇ７９７”、“Ｇ４０２、Ｇ４０６、Ｇ４１０…Ｇ７９８”、“Ｇ４０３、Ｇ４０７、Ｇ４１１…Ｇ７９９”及び“Ｇ４０４、Ｇ４０８、Ｇ４１２…Ｇ８００”の緑色データがそれぞれ貯蔵される。また、第６データデマルチプレクサ（４０）も、青色用バス（ＭＢＢ）からの青色データストリーム（Ｂ１乃至Ｂ８００）の中の半分に該当する４００個の青色データ（Ｂ４０１乃至Ｂ８００）を、前記２ビットの選択信号（Ａ、Ｂ）の論理値によって、第２１乃至第２４ＦＩＦＯ（ＦＲ２１乃至ＦＲ２４）に順次的で反復的に貯蔵する。それによって、第２１乃至第２４ＦＩＦＯ（ＦＲ２１乃至ＦＲ２４）には、“Ｂ４０１、Ｂ４０５、Ｂ４０９…Ｂ７９７”、“Ｂ４０２、Ｂ４０６、Ｂ４１０…Ｂ７９８”、“Ｂ４０３、Ｂ４０７、Ｂ４１１…Ｂ７９９”及び“Ｂ４０４、Ｂ４０８、Ｂ４１２…Ｂ８００”の青色データがそれぞれ貯蔵される。
　
【００２７】
　また、データ再整列部（２６）は第１乃至第１２ＦＩＦＯ（ＦＲ１乃至ＦＲ１２）からのビデオデータを入力する第１
デマルチプレクサ
デマルチプレクサ
デマルチプレクサ
デマルチプレクサ
デマルチプレクサ
デマルチプレクサ
デマルチプレクサ
　
【００２８】
　これを詳細に説明すると、第１
デマルチプレクサ
デマルチプレクサ
デマルチプレクサ
デマルチプレクサ
　
【００２９】
　ここにおいて、第１乃至第３データデマルチプレクサ（３０、３２、３４）は、第１乃至第１２ＦＩＦＯ（ＦＲ１乃至ＦＲ１２）と、第１
デマルチプレクサ
デマルチプレクサ
デマルチプレクサ
　
【００３０】
　図６は、図２に図示されたデータ再整列部（２６）の他の実施の形態を詳細に図示する。
　
【００３１】
　図６において、データ再整列部（２６）は、赤色用、緑色用及び青色用バス等（ＭＲＢ、ＭＧＢ、ＭＢＢ）からのビデオデータを第１乃至第１２メモリ（ＭＲ１乃至ＭＲ１２）にマルチプレキシングするための、第１乃至第９制御用スイッチ等（ＳＷ１乃至ＳＷ９）を備える。第１乃至第１２メモリ（ＭＲ１乃至ＭＲ１２）のそれぞれは、１ライン分の色データの中の半分に該当する色データを貯蔵することができる貯蔵容量を有する。
　
【００３２】
　第１制御用スイッチ（ＳＷ１）は、第１切換制御信号（ＥＮａ）の論理状態によって、赤色用バス（ＭＲＢ）からの赤色データストリームを、第４制御用スイッチ（ＳＷ４）及び第７制御用スイッチ（ＳＷ７）の中のいずれか一側に供給する。第１切換制御信号（ＥＮａ）は、水平走査期間の前半部に該当する期間にはハイ論理を、そして残りの後半部に該当する期間にはロー論理を維持する。この第１切換制御信号（ＥＮａ）により第１制御用スイッチ９ＳＷ１）は、１ライン分の赤色データ（Ｒ１乃至Ｒ８００）の中の前半４００個の赤色データ（Ｒ１乃至Ｒ４００）は、第４制御用スイッチ（ＳＷ４）側に、そして残りの後半４００個の赤色データ（Ｒ４０１乃至Ｒ８００）は、第７制御用スイッチ（ＳＷ７）側にそれぞれ転送するようになる。それと同様に、第２制御用スイッチ（ＳＷ２）は、前記第１切換制御信号（ＥＮａ）により緑色用バス（ＭＧＢ）からの１ライン分の緑色データ（Ｇ１乃至Ｇ８００）の中の前半４００個の緑色データ（Ｇ１乃至Ｇ４００）を第５制御用スイッチ（ＳＷ５）側に、そして残りの後半４００個の緑色データ（Ｇ４０１乃至Ｇ８００）を第８制御用スイッチ（ＳＷ８）側にそれぞれ転送する。第１及び第２制御用スイッチ（ＳＷ１、ＳＷ２）と同様に、第３制御用スイッチ（ＳＷ３）も、前記の第１切換制御信号（ＥＮａ）により、青色用バス（ＭＢＢ）からの１ライン分の青色データ（Ｂ１乃至Ｂ８００）の中の前半４００個の青色データ（Ｂ１乃至Ｂ４００）を第６制御用スイッチ（ＳＷ６）に、そして残りの後半４００個の青色データ（Ｂ４０１乃至Ｂ８００）を第９制御用スイッチ（ＳＷ９）にそれぞれ供給する。
　
【００３３】
　第４乃至第９制御用スイッチ（ＳＷ４乃至ＳＷ９）は、水平同期パルス（ＨＰ）の論理状態によって、それぞれの色データを奇数番目または偶数番目のメモリの中のいずれか一側のメモリ側に伝達する。この水平同期パルス（ＨＰ）は、水平同期信号の周期毎にハイ論理からロー論理に、そしてロー論理からハイ論理に変化される。その結果、第４乃至第９制御用スイッチ（ＳＷ４乃至ＳＷ９）は、それぞれ奇数番目の水平同期期間には色データを奇数番目のメモリ側に伝達し、偶数番目の水平同期期間には色データを偶数番目のメモリ側に伝達する。これを詳細に説明すると、奇数番目の水平同期期間において、第４制御用スイッチ（ＳＷ４）は“Ｒ１乃至Ｒ４００”の赤色データを第１メモリ（ＭＲ１）に、第５制御用スイッチ（ＳＷ５）は“Ｇ１乃至Ｇ４００”の緑色データを第３メモリ（ＭＲ３）に、第６制御用スイッチ（ＳＷ６）は“Ｂ１乃至Ｂ４００”の青色データを第５メモリ（ＭＲ５）に、第７制御用スイッチ（ＳＷ７）は“Ｒ４０１乃至Ｒ８００”の赤色データを第７メモリ（ＭＲ７）に、第８制御用スイッチ（ＳＷ８）は“Ｇ４０１乃至Ｇ８００”の緑色データを第９メモリ（ＭＲ９）に、第９制御用スイッチ（ＳＷ９）は“Ｂ４０１乃至Ｂ８００”の青色データを第１１メモリ（ＭＲ１１）にそれぞれ供給する。これとは異なって、偶数番目の水平同期期間において、第４制御用スイッチ（ＳＷ４）は“Ｒ１乃至Ｒ４００”の赤色データを第２メモリ（ＭＲ２）に、第５制御用スイヅチ（ＳＷ５）は“Ｇ１乃至Ｇ４００”の緑色データを第４メモリ（ＭＲ４）に、第６制御用スイッチ（ＳＷ６）は“Ｂ１乃至Ｂ４００”の青色データを第６メモリ（ＭＲ６）に、第７制御用スイッチ（ＳＷ７）は“Ｒ４０１乃至Ｒ８００”の赤色データを第８メモリ（ＭＲ８）に、第８制御用スイッチ（ＳＷ８）は“Ｇ４０１乃至Ｇ８００”の緑色データを第１０メモリ（ＭＲ１０）に、第９制御用スイッチ（ＳＷ９）は“Ｂ４０１乃至Ｂ８００”の青色データを第１２メモリ（ＭＲ１２）にそれぞれ供給する。
　
【００３４】
　一方、第１乃至第１２メモリ（ＭＲ１乃至ＭＲ１２）は、それぞれ貯蔵された色データを、入力順序とは異なって判読して出力する。そして第１、第３及び第５メモリ（ＭＲ１、ＭＲ３、ＭＲ５）は、第７、第９及び第１１メモリ（ＭＲ７、ＭＲ９、ＭＲ１１）と同時に、そして第２、第４及び第６メモリ（ＭＲ２、ＭＲ４、ＭＲ６）は第８、第１０及び第１２メモリ（ＭＲ８、ＭＲ１０、ＭＲ１２）と同時に判読動作を遂行する。第１及び第２メモリ（ＭＲ１、ＭＲ２）は、データの判読時に４００個の赤色データ（Ｒ１乃至Ｒ４００）を“Ｒ１、Ｒ５、Ｒ９…Ｒ３９７”、“Ｒ４、Ｒ８、Ｒ１２…Ｒ４００”、“Ｒ３、Ｒ７、Ｒ１１…Ｒ３９９”及び“Ｒ２、Ｒ６、Ｒ１０…Ｒ３９８”の順に出力する。第１及び第２メモリ（ＭＲ１、ＭＲ２）と同様に、第７及び第８メモリ（ＭＲ７、ＭＲ８）は、４００個の赤色データ（Ｒ４０１乃至Ｒ８００）を“Ｒ４０１、Ｒ４０５、Ｒ４０９…Ｒ７９７”、“Ｒ４０４、Ｒ４０８、Ｒ４１２…Ｒ８００”、“Ｒ４０３、Ｒ４０７、Ｒ４１１…Ｒ７９９”及び“Ｒ４０２、Ｒ４０６、Ｒ４１０…Ｒ７９８”の順に出力する。第３及び第４メモリ（ＭＲ３、ＭＲ４）はデータの判読時に、４００個の緑色データ（Ｇ１乃至Ｇ４００）を“Ｇ２、Ｇ６、Ｇ１０…Ｇ３９８”、“Ｇ１、Ｇ５、Ｇ９…Ｇ３９７”、“Ｇ４、Ｇ８、Ｇ１２…Ｇ４００”及び“Ｇ３、Ｇ７、Ｇ１１…Ｇ３９９”の順に出力する。それと同様に、第９及び第１０メモリ（ＭＲ９、ＭＲ１０）も、４００個の緑色データ（Ｇ４０１乃至Ｇ８００）を“Ｇ４０２、Ｇ４０６、Ｇ４１０…Ｇ７９８”、“Ｇ４０１、Ｇ４０５、Ｇ４０９…Ｇ７９７”、“Ｇ４０４、Ｇ４０８、Ｇ４１２…Ｇ８００”及び“Ｇ４０３、Ｇ４０７、Ｇ４１１…Ｇ７９９”の順に出力する。第５及び第６メモリ（ＭＲ５、ＭＲ６）はデータ判読時に、４００個の青色データ（Ｂ１乃至Ｂ４００）を“Ｂ３、Ｂ７、Ｂ１１…Ｂ３９９”、“Ｂ２、Ｂ６、Ｂ１０…Ｂ３９８”、“Ｂ１、Ｂ５、Ｂ９…Ｂ３９７”及び“Ｂ４、Ｂ８、Ｂ１２…Ｂ４００”の順に出力する。第５及び第６メモリ（ＭＲ５、ＭＲ６）と同様に、第１１及び第１２メモリも、４００個の青色データ（Ｂ４０１乃至Ｂ８００）を“Ｂ４０３、Ｂ４０７、Ｂ４１１…Ｂ７９９”、“Ｂ４０２、Ｂ４０６、Ｂ４１０…Ｂ７９８”、“Ｂ４０１Ｂ４０５、Ｂ４０９…Ｂ７９７”及び“Ｂ４０４、Ｂ４０８、Ｂ４１２…Ｇ８００”の順に出力する。
　
【００３５】
　そして、データ再整列部（２６）は、奇数番目のメモリ（ＭＲ１、ＭＲ３、ＭＲ５、ＭＲ７、ＭＲ９、ＭＲ１１）等からの色データと、偶数番目のメモリ（ＭＲ２、ＭＲ４、ＭＲ６、ＭＲ８、ＭＲ１０、ＭＲ１２）からの色データとを選択的に出力する、第１０乃至第１５制御用スイッチ（ＳＷ１０乃至ＳＷ１５）を追加で備える。これ等の第１０乃至第１５制御用スイッチ（ＳＷ１０乃至ＳＷ１５）はインバーター（ＩＮＶ１）を経由しつつ反転された水平同期パルス（ＨＰ）の論理状態によって、奇数番目または偶数番目のメモリからの色データを選択するようになる。すなわち、第１０乃至第１５制御用スイッチ（ＳＷ１０乃至ＳＷ１５）は、奇数番目の水平同期期間には偶数番目のメモリからの色データを選択する反面、偶数番目の水平同期期間には奇数番目のメモリからの色データを選択するようになる。
　
【００３６】
　また、データ再整列部（２６）は、第２乃至第４切換制御信号（ＥＮｂ、ＥＮｃ、ＥＮｄ）によりそれぞれ駆動される第１６乃至第１８制御用スイッチ（ＳＷ１６乃至ＳＷ１８）を備える。併せて、データ再整列部（２６）は、第２乃至第４切換制御信号（ＥＮｂ、ＥＮｃ、ＥＮｄ）に駆動される第１９乃至第２１制御用スイッチ（ＳＷ１９乃至ＳＷ２１）も備える。第２乃至第４切換制御信号（ＥＮｂ、ＥＮｃ、ＥＮｄ）は、それぞれ２ビット論理信号から構成され、併せてその論理値は図２に図示された第１乃至第４選択信号等（ＳＥＬ１乃至ＳＥＬ４）が順次的にイネーブルされることにより、１水平同期期間の間等間隔で４回にかけて変化される。それによって、第１６乃至第２１制御用スイッチ等（ＳＷ１６乃至ＳＷ２１）は、１水平同期期間の間４回にかけて切換されるようになる。これを詳細に説明すると、第１６制御用スイッチ（ＳＷ１６）は、第２切換制御信号（ＥＮｂ）の論理値に従って、第１０制御用スイッチ（ＳＷ１０）、第１１制御用スイッチ（ＳＷ１１）、第１２制御用スイッチ（ＳＷ１２）及び第１０制御用スイッチ（ＳＷ１０）を順次的に選択し、“Ｒ１、Ｒ５、Ｒ９…Ｒ３９７”、“Ｇ１、Ｇ５、Ｇ９…Ｇ３９７”、“Ｂ１、Ｂ５、Ｂ９…Ｂ３９７”及び“Ｒ２、Ｒ６、Ｒ１０…Ｒ３９８”の再整列されたビデオデータが、第１補助バス（ＳＢ１）に出力されるようにする。そして第１７制御用スイッチ（ＳＷ１７）は、第３切換制御信号（ＥＮｃ）の論理値に従って、第１１制御用スイッチ（ＳＷ１１）、第１２制御用スイッチ（ＳＷ１２）、第１０制御用スイッチ（ＳＷ１０）及び第１１制御用スイッチ（ＳＷ１１）とを順次的に選択し、“Ｇ２、Ｇ６、Ｇ１０…Ｇ３９８”、“Ｂ２、Ｂ６、Ｂ１０…Ｂ３９８”、“Ｒ３、Ｒ７、Ｒ１１…Ｒ３９９”及び“Ｇ３、Ｇ７、Ｇ１１…Ｇ３９９”の再整列されたビデオデータが第２補助バス（ＳＢ２）に出力されるようにする。また、第１８制御用スイッチ（ＳＷ１８）は、第４切換制御信号（ＥＮｄ）の論理値に従って、第１２制御用スイッチ（ＳＷ１２）、第１０制御用スイッチ（ＳＷ１０）、第１１制御用スイッチ（ＳＷ１１）及び第１２制御用スイッチ（ＳＷ１２）とを順次的に選択し、“Ｂ３、Ｂ７、Ｂ１１…Ｂ３９９”、“Ｒ４、Ｒ８、Ｒ１２…Ｒ４００”、“Ｇ４、Ｇ８、Ｇ１２…Ｇ４００”及び“Ｂ４、Ｂ８、Ｂ１２…Ｂ４００”の再整列されたビデオデータが第３補助バス（ＳＢ３）に出力されるようにする。次に、第１６乃至第１８制御用スイッチ（ＳＷ１６乃至ＳＷ１８）と同一に動作する第１９乃至第２１制御用スイッチ（ＳＷ１９乃至ＳＷ２１）により第４乃至第６補助バス（ＳＢ４乃至ＳＢ６）に出力される、再整列されたビデオデータは下記のとおりである。第４補助バス（ＳＢ４）には“Ｒ４０１、Ｒ４０５、Ｒ４０９…Ｒ７９７”、“Ｇ４０１、Ｇ４０５、Ｇ４０９…Ｇ７９７”、“Ｂ４０１、Ｂ４０５、Ｂ４０９…Ｂ７９７”及び“Ｒ４０２、Ｒ４０６、Ｒ４１０…Ｒ７９８”の再整列されたビデオデータが、第５補助バス（ＳＢ５）には“Ｇ４０２、Ｇ４０６、Ｇ４１０…Ｇ７９８”、“Ｂ４０２、Ｂ４０６、Ｂ４１０…Ｂ７９８”、“Ｒ４０３、Ｒ４０７、Ｒ４１１…Ｒ７９９”及び“Ｇ４０３、Ｇ４０７、Ｇ４１１…Ｇ７９９”の再整列されたビデオデータが、そして第６補助バス（ＳＢ６）には“Ｂ４０３、Ｂ４０７、Ｂ４１１…Ｂ７９９”、“Ｒ４０４、Ｒ４０８、Ｒ４１２…Ｒ８００”、“Ｇ４０４、Ｇ４０８、Ｇ４１２…Ｇ８００”及び“Ｂ４０４、Ｂ４０８、Ｂ４１２…Ｂ８００”の再整列されたビデオデータがそれぞれ供給される。
　
【００３７】
　【発明の効果】
　上述の如く、本発明による液晶表示装置は、１ライン分のビデオデータを再整列し、液晶パネル上の１ライン分のＴＦＴの中の隣接したＴＦＴが順次的に駆動されるようにすると共に、同時に駆動されるＴＦＴを分散させることができる。それにより、本発明の液晶表示装置では、Ｄ−ＩＣと画素マトリクス間の配線構造が簡素化される。また、本発明ではＤ−ＩＣが同時にビデオデータをサンプリングすることにより、Ｄ−ＩＣは周波数が低いサンプリングクロックの周波数を使用することができる。
　
【００３８】
　以上において説明した内容を通して、当業者であれば本発明の技術的な思想から逸脱しない範囲内で、多様な変更及び修正が可能であることが分かる。従って、本発明の技術的範囲は、実施の形態に記載された内容に限定されるものでなく、特許請求の範囲により定めなければならない。
【図面の簡単な説明】
　【図１】
　従来の液晶表示装置を概略的に図示する図面、
　【図２】
　本発明の実施の形態による液晶表示装置のブロック図、
　【図３及び図４】
　図２に図示された回路の各部分に対する動作波形図、
　【図５】
　図示されたデータ再整列部の一実施の形態を詳細に図示する図面、
　【図６】
　図２に図示されたデータ再整列部の他の実施の形態を詳細に図示する図面である。
　【符号の説明】
１０：液晶パネル
１２、２２：ゲートドライバ
１４、２４：Ｄ−ＩＣ
２６：データ再整列部
ＭＵＸ１乃至ＭＵＸ６００：デマルチプレクサ