【事件の表示】
　特許第３０２０８１５号「積層ＬＣローパスフィルタ」の請求項１、２に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　特許第３０２０８１５号の請求項１、２に係る特許を維持する。
【理　由】
１．手続の経緯及び本件発明
　特許第３０２０８１５号に係る発明についての出願は、平成６年７月３０日に特許出願され、平成１２年１月１４日にその特許の設定登録がなされ、その後、特許異議申立人株式会社村田製作所より特許異議の申立がなされたものである。
　そして、その請求項１及び２に係る発明（以下、それぞれ「本件発明１」及び「本件発明２」という。）は、それぞれ、特許請求の範囲の請求項１及び２に記載された次の事項により特定されるとおりのものである。
「【請求項１】　絶縁体層間に形成された導体パターンによる第一のインダクタと、絶縁体層を介して対向する電極による第一のコンデンサとが並列に接続された並列回路と、一方の電極がこの並列回路の一端に接続されて他方の電極が接地された第二のコンデンサと、一方の電極が並列回路の他端に接続されて他方の電極が接地された第三のコンデンサとを具えた積層ＬＣローパスフィルタにおいて、第一のコンデンサの一端に直列に接続された第二のインダクタと第一のコンデンサの他端に直列に接続された第三のインダクタを具え、この直列回路と第一のインダクタとが並列に接続されて並列回路が構成され、第二のインダクと第三のインダクタを構成する導体パターンの幅を第一のコンデンサを形成する電極の幅よりも広くしたことを特徴とする積層ＬＣローパスフィルタ。
　【請求項２】　絶縁体層間に形成された導体パターンによる第一のインダクタと、絶縁体層を介して対向する電極による第一のコンデンサとが並列に接続された並列回路と、一方の電極がこの並列回路の一端に接続されて他方の電極が接地された第二のコンデンサと、一方の電極が並列回路の他端に接続されて他方の電極が接地された第三のコンデンサとを具えた積層ＬＣローパスフィルタにおいて、第一のコンデンサの一端に直列に接続された第二のインダクタと第一のコンデンサの他端に直列に接続された第三のインダクタを具え、この直列回路と第一のインダクタとが並列に接続されて並列回路が構成され、かつ、第二のコンデンサと直列に第四のインダクタが接続された直列回路の一端が並列回路の一端に接続され、第三のコンデンサと直列に第五のインダクタが接続された直列回路の一端が並列回路の他端に接続され、第二のインダクタと第三のインダクタを構成する導体パターンの幅を第一のコンデンサを構成する電極の幅よりも広くし、第四のインダクタと第五のインダクタを構成する導体パターンの幅を第二、第三のコンデンサを構成する電極の幅よりも広くしたことを特徴とする積層ＬＣローパスフィルタ。」
　
２．特許異議申立ての概要
　特許異議申立人株式会社村田製作所は、請求項１及び２に係る発明は、本件特許出願の出願日である平成６年７月３０日前に頒布された、甲第１号証（実願平４−２３８７２号（実願平５−７６０２７号）のＣＤ−ＲＯＭ）、甲第２号証（特開平６−９７７０１号公報）、甲第３号証（特開平５−２５９７０２号公報）、甲第４号証（小西良弘他著「通信用フィルタ回路の設計とその応用」（平６−２−１）、総合電子出版社、ｐ．１１〜１８）及び甲第５号証（特開平６−１４０２７７）に基づいて当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許を受けることができないものであるから、本件発明の特許は、特許法第１１３条第２号に該当し、取り消されるべきものである旨主張している。
　
３．甲号各証の記載
3-1　甲第１号証（実願平４−２３８７２号（実願平５−７６０２７号）のＣＤ−ＲＯＭ）
(a)「【請求項１】積層構造よりなる１個以上のインダクタと１個以上のコンデンサとを内蔵し、側面に端子電極を有し、前記コンデンサの少なくとも一部を前記端子電極を介して基板上の設置用ランドに接続する積層集積部品の実装構造において、コンデンサ部を基板側に配置したことを特徴とする積層集積部品の実装構造。」（実用新案登録請求の範囲）
(b)【図１】の(A)は積層集積部品の一実施例である高周波用のフィルタの断面図が、また、(B)にはその回路の一例として、コンデンサ(C2,C4)とインダクタ(L2,L4)との並列回路のそれぞれの両端と接地端子との間にそれぞれコンデンサ(C1とC3あるいはC3とC5)を接続した回路が示されている。
3-2　甲第２号証（特開平６−９７７０１号公報）
(a)「【００１１】
【実施例】図１はこの発明の一実施例を示す斜視図である。ローパスフィルタ１０は、ブロック体１２を含む。ブロック体１２は、図２に示すように、第１の誘電体層１４を含む。第１の誘電体層１４上には、ほぼ全面にアース電極１６が形成される。このアース電極１６から、第１の誘電体層１４の対向する端部に向かって、引出部１６ａ，１６ｂ，１６ｃ，１６ｄ，１６ｅ，１６ｆが形成される。引出部１６ａおよび１６ｂは、第１の誘電体層１４の一端側において、両端近傍に形成される。また、引出部１６ｃおよび１６ｄは、第１の誘電体層１４の他端側において、その中央付近で間隔を隔てて形成される。
【００１２】アース電極１６上には、第２の誘電体層１８および第３の誘電体層２０が配置される。第３の誘電体層２０上には、第１のオープンスタブ電極２２，第２のオープンスタブ電極２４および第３のオープンスタブ電極２６が形成される。第１のオープンスタブ電極２２は、第３の誘電体層の一端側において、中央部付近に形成される。そして、第１のオープンスタブ電極２２から第３の誘電体層２０の一端に向かって、２つの引出部２２ａ，２２ｂが形成される。これらの引出部２２ａ，２２ｂは、第３の誘電体層２０の一端側の中央付近で間隔を隔てて形成される。また、第２のオープンスタブ電極２４および第３のオープンスタブ電極２６は、第３の誘電体層２０の他端側において、両端付近に形成される。そして、第２のオープンスタブ電極２４および第３のオープンスタブ電極２６から、第３の誘電体層２０の他端に向かって、引出部２４ａ，２６ａが形成される。
【００１３】複数のオープンスタブ電極２２，２４，２６上には、誘電体で形成された第１のダミー層２８が配置される。第１のダミー層２８上には、第４の誘電体層３０が配置される。第４の誘電体層３０上には、第１のライン電極３２および第２のライン電極３４が形成される。これらのライン電極３２，３４は、第４の誘電体層３０の一端側から他端側に向かって、蛇行するように形成される。第１のライン電極３２および第２のライン電極３４の一端側３２ａ，３４ａは、第１のオープンスタブ電極２２の引出部２２ａ，２２ｂに対向する位置に引き出される。また、第１のライン電極３２の他端側３２ｂおよび第２のライン電極３４の他端側３４ｂは、第２のオープンスタブ電極２４の引出部２４ａおよび第３のオープンスタブ電極２６の引出部２６ａに対向する位置に引き出される。
【００１４】第１のライン電極３２および第２のライン電極３４上には、誘電体で形成された第２のダミー層３６が配置される。さらに、第２のダミー層３６上には、第５の誘電体層３８が配置される。第５の誘電体層３８上には、ほぼ全面にシールド電極４０が形成される。シールド電極４０から第５の誘電体層３８の端部に向かって、引出部４０ａ，４０ｂ，４０ｃ，４０ｄ，４０ｅ，４０ｆが形成される。これらの引出部４０ａ，４０ｂ，４０ｃ，４０ｄ，４０ｅ，４０ｆは、アース電極１６の引出部１６ａ，１６ｂ，１６ｃ，１６ｄ，１６ｅ，１６ｆに対向する位置に形成される。これらのアース電極１６およびシールド電極４０は、接地されてグランド電極として使用される。
【００１５】第１の誘電体層１４およびシールド電極４０の両側には、誘電体で形成された保護層４２，４４が配置される。そして、各電極が形成された誘電体層，ダミー層および保護層を積層して一体化した状態で、ブロック体１２が形成されている。このようなブロック体１２を作製するには、たとえば誘電体材料で形成されたセラミックグリーンシート上に各電極の形状に導体ペーストを塗布し、積層して焼成することによって作製することができる。
【００１６】ブロック体１２の対向する端部には、外部電極４６ａ，４６ｂ，４６ｃ，４６ｄ，４６ｅ，４６ｆ，４６ｇ，４６ｈ，４６ｉおよび４６ｊが形成される。外部電極４６ａ〜４６ｊは、ブロック体１２の端部から両主面に延びるようにコ字状に形成される。外部電極４６ａは、アース電極１６の引出部１６ａおよびシールド電極４０の引出部４０ａに接続される。外部電極４６ｂは、第１のオープンスタブ電極２２の引出部２２ａおよび第１のライン電極３２の一端側３２ａに接続される。外部電極４６ｃは、第１のオープンスタブ電極２２の引出部２２ｂおよび第２のライン電極３４の一端側３４ａに接続される。外部電極４６ｄは、アース電極１６の引出部１６ｂおよびシールド電極４０の引出部４０ｂに接続される。外部電極４６ｅは、第２のオープンスタブ電極２４の引出部２４ａおよび第１のライン電極３２の他端側３２ｂに接続される。外部電極４６ｆは、アース電極１６の引出部１６ｃおよびシールド電極４０の引出部４０ｃに接続される。外部電極４６ｇは、アース電極１６の引出部１６ｄおよびシールド電極４０の引出部４０ｄに接続される。また、外部電極４６ｈは、第３のオープンスタブ電極２６の引出部２６ａおよび第２のライン電極３４の他端側３４ｂに接続される。さらに、外部電極４６ｉはアース電極１６の引出部１６ｅとシールド電極４０の引出部４０ｅに接続され、外部電極４０ｊはアース電極１６の引出部１６ｆとシールド電極４０の引出部４０ｆに接続される。このようにして、ローパスフィルタ１０が形成される。この例では、ライン電極としてストリップライン電極を用いているが、マイクロストリップライン電極を用いるようにしてもよい。
【００１７】ローパスフィルタ１０の等価回路が図３に示される。この等価回路において、Ｌ1 ，Ｌ1'，Ｌ2 ，Ｌ2'は第１のライン電極３２および第２のライン電極３４に発生するインダクタンスであり、ＣS1，ＣS1' は第１のライン電極３２の蛇行した線間に発生する容量であり、ＣS2，ＣS2' は第２のライン電極３４の蛇行した線間に発生する容量である。また、Ｃ10，Ｃ11，Ｃ12は各オープンスタブ電極２２，２４，２６とアース電極１６とで形成される容量であり、ＣS10 ，ＣS11 は各ライン電極３２，３４とシールド電極４０とで形成される容量である。さらに、Ｌ10，ＬT10 ，Ｌ11，ＬT11 ，Ｌ12，ＬT12は、オープンスタブ電極２２，２４，２６とアース電極１６，シールド電極４０とで形成される容量と直列にはいる残留インダクタンスである。このような残留インダクタンスは、主に外部電極４６ａ〜４６ｈ部分に発生する。
【００１８】このローパスフィルタ１０では、第２の誘電体層１８および第３の誘電体層２０の誘電率を他の誘電体部分より大きくすることによって、第１のオープンスタブ電極２２，第２のオープンスタブ電極２４，第３のオープンスタブ電極２６の面積が小さくても、大きい容量を得ることができる。この実施例では、第２の誘電体層１８および第３の誘電体層２０として、比誘電率が数１０程度の誘電体層を使用した。そして、第１のダミー層２８および第２のダミー層３６として、誘電率の小さい誘電体を用いることによって、第１のライン電極３２，第２のライン電極３４とアース電極１６，シールド電極４０との間に発生する浮遊容量を小さくすることができる。
【００１９】また、第２の誘電体層１８および第３の誘電体層２０の厚みを小さくすることによって、各オープンスタブ電極２２，２４，２６とアース電極１６との間に発生する容量を大きくすることができ、小型化が可能となる。さらに、第１のダミー層２８および第２のダミー層３６の厚みを大きくすることによって、各ライン電極３２，３４とアース電極１６，シールド電極４０との間に発生する浮遊容量を小さくすることができる。このように、浮遊容量を小さくすることによってラインの誘導性を大きくすることができ、小型化が可能となり、図４に示すように、小型でスプリアス特性の良好なローパスフィルタ１０を得ることができる。
【００２０】さらに、このローパスフィルタ１０は、アース電極１６が形成されたほうがプリント基板側となるように実装されるが、この場合、オープンスタブ電極２２，２４，２６は、ライン電極３２，３４に比べて、プリント基板に近い位置に存在することになる。したがって、オープンスタブ電極２２，２４，２６やアース電極１６からプリント基板までの外部電極部分の距離が小さくなる。そのため、オープンスタブ電極２２，２４，２６とアース電極１６とで形成される大きい容量Ｃ10，Ｃ11，Ｃ12に直列にはいる残留インダクタンスＬ10，Ｌ11，Ｌ12を小さくすることができる。このような残留インダクタンスを小さくすることにより、高周波までのスプリアスを改善することができる。」（明細書第【００１１】〜【００２０】欄）
3-2　甲第３号証（特開平５−２５９７０２号公報）
(a)「【００１０】
【実施例】図１はこの発明の一実施例を示す斜視図である。この高周波用ローパスフィルタ１０は、積層体１１を含む。積層体１１は、図２に示すように、第１の誘電体層１２を含む。第１の誘電体層１２上には、その周辺部を除く全面にアース電極１４が形成される。アース電極１４から第１の誘電体層１２の端部に向かって、４つの引出端子１６ａ，１６ｂ，１６ｃおよび１６ｄが形成される。２つの引出端子１６ａ，１６ｂは、第１の誘電体層１２の一端側に向かって形成され、互いに間隔を隔てて形成される。別の２つの引出端子１６ｃ，１６ｄは、第１の誘電体層１２の他端側に向かって形成され、その中央付近で近接した位置に形成される。
【００１１】アース電極１４上には、第２の誘電体層１８が配置される。第２の誘電体層１８上には、３つのコンデンサ電極２０，２２および２４が形成される。コンデンサ電極２０は、第２の誘電体層１８の一端寄りにおいて、ほぼ中央付近に形成される。また、コンデンサ電極２２，２４は、第２の誘電体層１８の他端寄りにおいて、両側に間隔を隔てて形成される。コンデンサ電極２０から第２の誘電体層１８の一端に向かって、接続端子２０ａおよび２０ｂが形成される。これらの接続端子２０ａ，２０ｂは、第２の誘電体層１８の一端側の中央部付近で、互いに近接して形成される。また、コンデンサ電極２２，２４から第２の誘電体層１８の他端に向かって、それぞれ接続端子２２ａ，２４ａが形成される。これらの接続端子２２ａ，２４ａは、互いに間隔を隔てて形成される。これらのコンデンサ電極２０，２２，２４は、図３に示すように、アース電極１４に対向するように形成される。
【００１２】コンデンサ電極２０，２２，２４上には、第３の誘電体層２６が配置される。第３の誘電体層２６上には、２つのコイル電極２８および３０が形成される。これらのコイル電極２８，３０は、第３の誘電体層２６の一端から他端に向かって蛇行するミアンダラインとして形成される。コイル電極２８の一端部２８ａはコンデンサ電極２０の接続端子２０ａに対応する位置に配置され、他端部２８ｂはコンデンサ電極２２の接続端子２２ａに対応する位置に配置される。また、コイル電極３０の一端部３０ａはコンデンサ電極２０の接続端子２０ｂに対応する位置に配置され、他端部３０ｂはコンデンサ電極２４の接続端子２４ａに対応する位置に配置される。さらに、コイル電極２８，３０上には、第４の誘電体層３２が配置される。第４の誘電体層３２は、たとえば５０μｍ以上の厚みとなるように形成される。
【００１３】各電極が形成された誘電体層が積層されて、積層体１１が形成される。この積層体１１の側面には、８つの外部電極３４ａ，３４ｂ，３４ｃ，３４ｄ，３４ｅ，３４ｆ，３４ｇおよび３４ｈが形成される。これらの外部電極３４ａ〜３４ｈのうち、４つの外部電極３４ａ〜３４ｄは積層体１１の一端側に形成され、他の４つの外部電極３４ｅ〜３４ｈは積層体１１の他端側に形成される。これらの外部電極３４ａ〜３４ｈは、積層体１１の上面から側面を経て、下面に達するように形成される。
【００１４】外部電極３４ａ，３４ｄ，３４ｆおよび３４ｇは、それぞれアース電極１４の引出端子１６ａ，１６ｂ，１６ｃおよび１６ｄに接続される。また、外部電極３４ｂは、コイル電極２８の一端部２８ａとコンデンサ電極２０の接続端子２０ａとに接続される。さらに、外部電極３４ｅは、コイル電極２８の他端部２８ｂとコンデンサ電極２２の接続端子２２ａとに接続される。また、外部電極３４ｃは、コイル電極３０の一端部３０ａとコンデンサ電極２０の接続端子２０ｂとに接続される。さらに、外部電極３４ｈは、コイル電極３０の他端部３０ｂとコンデンサ電極２４の接続端子２４ａとに接続される。
【００１５】この高周波用ローパスフィルタ１０は、たとえば誘電体セラミックグリーンシート上に各電極の形状に電極ペーストを塗布し、積層して焼成することにより形成される。このとき、各誘電体層の厚みにしたがって、積層するセラミックグリーンシートの枚数が調整される。なお、外部電極を形成するには、積層体を焼成する前に電極ペーストを塗布し、一体的に焼成してもよいし、積層体を焼成した後に電極ペーストを塗布して焼き付けてもよい。
【００１６】この高周波用ローパスフィルタ１０は、図４に示すように、インダクタンスＬ1 ，Ｌ2 と静電容量Ｃ1 ，Ｃ2 ，Ｃ3 とがπ型接続された等価回路を有する。この高周波用ローパスフィルタ１０では、たとえば１ＧＨｚ以下に通過帯域を有するフィルタを得ることができる。この高周波用ローパスフィルタ１０では、コンデンサ電極２０，２２，２４の配置およびアース電極１４の引出端子１６ａ，１６ｂ，１６ｃ，１６ｄの位置を図３に示すようにすることによって、アース電極１４とコンデンサ電極２０，２２，２４との間の距離を小さくし、図４に示す等価回路の静電容量とアースとの間に生じるインダクタンスを小さくしている。また、アース電極の引出端子の数を多くすることによって、これらの引出端子に生じるインダクタンスを反比例的に小さくし、さらにアースの強化を図っている。さらに、コイル電極２８，３０をミアンダラインにすることによって、外界からの影響を少なくしている。」（明細書第【００１０】〜【００１６】欄）
3-4　甲第４号証（小西良弘他著「通信用フィルタ回路の設計とその応用」（平６−２−１）、総合電子出版社、ｐ．１１〜１８）
3-5　甲第５号証（特開平６−１４０２７７）
(a)「【請求項１】 強誘電体セラミックス層と低抵抗金属からなる内部電極層が交互に積層され、前記内部電極層が互いに１つおきに異なる外部電極に接続されてなる積層セラミックコンデンサにおいて、外部電極取り出し口部分の内部電極を有効内部電極層の幅よりも広くとり、その場合の取り出し部分の拡がりは、内部電極側面に対し、９０゜以下（０°を除く）で取り出し部分を形成することで、外部電極と内部電極の接続部分を大きくしたことを特徴とする積層セラミックコンデンサ。」（【特許請求の範囲】の欄）
(b)「【０００６】
【実施例】〔実施例１〕図１は本発明の積層セラミックコンデンサの内部電極の印刷パターンの説明図。図１の（ａ）は分解斜視図であり、図１の（ｂ）は本発明の積層セラミックコンデンサの外部電極の形状を示す斜視図、図１の（ｃ）は印刷パターンの内部電極側面に対する取り出し部分の拡がりの角度θを表す平面図である。本発明は、従来の積層セラミックコンデンサの外部電極とコンデンサ素子との不十分な密着強度を補うため、外部電極取り出し口部分を広く設けることを特徴とする。今回の実施例では、コンデンサの母材となる強誘電体セラミックスに、鉛（Ｐｂ）系ペロブスカイト構造を持つ粒径が１ミクロン以下の粉末を使用し、内部電極には銀（Ａｇ）とパラジウム（Ｐｄ）が７０：３０の割合の合金粉末を用いた。誘電体セラミックス粉末１００ｗｔ％と有機バインダ４ｗｔ％及び、有機溶剤４０ｗｔ％からなるスラリーを作成した後、ドクターブレード法により厚み２０ミクロンのグリーンシート４を作成し、このグリーンシート４上に本発明による内部電極５パターンをスクリーン印刷した。この場合、内部電極５パターンは、外部電極３取り出し口をその位置に有するコーナー部より焼結上がりでθ≦９０゜の範囲で描いた。具体的には、θ＝４５゜の角度でセラミック端面に伸ばした形状とした。保護層として２０ミクロンのグリーンシートを打ち抜き、金型内に３００ミクロン積層した後、先の内部電極５を印刷したグリーンシート対抗する外部電極３に交互に取り出し出来るように５０層積層し、さらに保護層として、３００ミクロンのグリーンシート積層を行い、１００〜１２０℃×１ｈｒの熱プレス及び圧着を行い、ピーク時４５０℃×４日の脱バインダ処理の後、９５０℃×１０〜１５ｈｒで焼成を行った。その後、Ａｇ１００％のガラスフリット入り外部電極ペーストを外部電極取り出し口に塗布焼付けを行い、本発明の実施例による積層セラミックコンデンサを得た。本実施例による積層セラミックコンデンサを１００ケ、従来の外部電極取り出し口による積層セラミックコンデンサを１００ケ用意し、それぞれ等価直列抵抗（ＥＳＲ）及び、外部電極３との密着強度を測定した。表１に外部電極取り出し口の構造とＥＳＲ及び、密着強度の評価結果を従来構造（θ＝０゜）と比較して示す。
【０００７】ＥＳＲの計測には、インピーダンスアナライザーを用い、密着強度の計測は、基盤状にクリーム半田を１０ｍｇ印刷を行い、リフロー炉を用いてサンプルを半田付けし、あらかじめサンプル下部の基盤に穴を設け、その穴を通して下方からプレッシャーゲージを用いて測定した。
【０００８】〔実施例２〕実施例１に示す同一方法により、パターンコーナー角度θ＝９０゜を有するコンデンサを作成し、同様の評価を行い、その結果を表１にまとめて示す。
【０００９】
【発明の効果】本発明による積層セラミックコンデンサは、内部電極の外部電極取り出し口部分を広く形成することにより、ＥＳＲの改善が図られ、かつ同時に外部電極とコンデンサ素子との密着強度も従来の内部電極の内部取り出し口の構造に比べて改善され、信頼性の高い積層セラミックコンデンサとすることが出来る。」（明細書第【０００６】〜【０００９】欄）
　
４．対比・判断
4-1　本件発明１について
　本件発明１と上記甲号各証記載の発明とを比較すると、当該刊行物のいずれにも、「第一のコンデンサの一端に直列に接続された第二のインダクタと第一のコンデンサの他端に直列に接続された第三のインダクタを具え、この直列回路と第一のインダクタとが並列に接続されて並列回路が構成され、第二のインダクと第三のインダクタを構成する導体パターンの幅を第一のコンデンサを形成する電極の幅よりも広くした」については記載されていない。例えば、甲第１号証及び甲第２号証には、本件発明１の基本構成である「絶縁体層間に形成された導体パターンによる第一のインダクタと、絶縁体層を介して対向する電極による第一のコンデンサとが並列に接続された並列回路と、一方の電極がこの並列回路の一端に接続されて他方の電極が接地された第二のコンデンサと、一方の電極が並列回路の他端に接続されて他方の電極が接地された第三のコンデンサとを具えた積層ＬＣローパスフィルタ」の回路は示されているが、本件発明１の特徴である並列回路を構成するコンデンサの両端にインダクタを設けることは記載されておらず、また、甲第１号証〜甲第３号証には、コンデンサを構成する部位およびそれ以外の部位（端子電極など）に残留インダクタンスが生じていることが記載されていると認められるが、本件発明１の上記「第二のインダクタ」及び「第三のインダクタ」は、明細書第【００１５】欄に「上記のような、コンデンサに直列に付加されたインダクタのインダクタンスの調整によって、通過帯域外の減衰量を調整することができる。」と記載されているように、減衰量を調整する目的で設けたものであり、上記コンデンサに生じる単なる残留インダクタンスと等価であるとは言えない。また、この点について甲第４号証には、帯域外におけるトラップのためにローパスフィルタに共振回路を入れるという一般論は示されているものの、この記載から本件発明１のローパスフィルタを構成する並列回路のコンデンサの両端に上記「第二のインダクタ」及び「第三のインダクタ」を設けることが直接導き出せるとは言えない。また、甲第５号証には、積層セラミックコンデンサにおいて内部電極の外部電極取り出し口部分を広く形成することが記載されているが、これは外部電極とコンデンサ素子を形成する内部電極との密着強度を向上させるためのものであり、そもそも本件発明１における上記「第二のインダクと第三のインダクタを構成する導体パターンの幅を第一のコンデンサを形成する電極の幅よりも広くした」の部分の進歩性を否定する根拠とはなり得ない。
　したがって、本件発明１は、上記甲号各証に記載の発明から当業者が容易に発明できたものではない。
4-2　本件発明２について
　本件発明２と上記甲号各証記載の発明とを比較すると、当該刊行物のいずれにも、「第一のコンデンサの一端に直列に接続された第二のインダクタと第一のコンデンサの他端に直列に接続された第三のインダクタを具え、この直列回路と第一のインダクタとが並列に接続されて並列回路が構成され、かつ、第二のコンデンサと直列に第四のインダクタが接続された直列回路の一端が並列回路の一端に接続され、第三のコンデンサと直列に第五のインダクタが接続された直列回路の一端が並列回路の他端に接続され、第二のインダクタと第三のインダクタを構成する導体パターンの幅を第一のコンデンサを構成する電極の幅よりも広くし、第四のインダクタと第五のインダクタを構成する導体パターンの幅を第二、第三のコンデンサを構成する電極の幅よりも広くした」については記載されていない。なお、本件発明２は、本件発明１を更に限定したものであるから、上記「4-1　本件発明１について」で述べたのと同じ理由により、上記甲号各証に記載の発明から当業者が容易に発明できたものではない。
　
５．むすび
　以上のとおりであるから、特許異議申立ての理由及び証拠によっては、請求項１及び２に係る特許を取り消すことはできない。
　また、他に請求項１及び２に係る特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１２年１２月１８日（２０００．１２．１８）