(57)【要約】  入力端子で（２４）でシングルエンド入力信号を受け、一組の出力端子（ＯＵＴ＋、ＯＵＴ-）間に差動出力を与える低電圧動作のためのＢＡＬＵＮ回路（２０）が開示される。ＢＡＬＵＮ回路（２０）は、シングルエンド入力電圧信号（ＲＦｉｎ）を受けるための入力端子（２４）と、トランジスタ（Ｑ１）と、抵抗（Ｒ１）（２８）と、抵抗（ＲＬ）と、出力端子（ＯＵＴ＋）とを含む第一の分岐部を備える。第二の分岐部は、トランジスタ（Ｑ３）と、抵抗（ＲＬ）と、出力端子（ＯＵＴ-）とを含む。出力端子（ＯＵＴ＋、ＯＵＴ-）間の出力電圧に応じて、演算増幅器（２６）が第一、第二の分岐部内の抵抗（ＲＬ）を流れる電流をほぼ等しくなるよう保つ。
2008522477.tif 000002
【特許請求の範囲】
【請求項１】
入力端子でシングルエンド入力信号を受け、一組の出力端子間に差動出力を与える不平衡又は平衡変換回路であって、
シングルエンド入力電圧信号を受けるための入力端子と、第一のトランジスタと、前記入力端子と前記第一のトランジスタの第一の端子との間に接続され、前記第一のトランジスタを流れる電流信号を与える第一の抵抗と、前記第一のトランジスタの第二の端子に接続され、電圧出力信号を与える第二の抵抗と、出力端子とを含む第一の分岐部と、
少なくとも一つの第二のトランジスタと、該第二のトランジスタを流れる電流信号に応じた出力信号を与える第三の抵抗と、出力端子とを含む第二の分岐部と、
前記出力端子間の出力電圧信号に応じて、前記第三の抵抗を流れる電流を前記第二の抵抗を流れる電流にほぼ等しくなるように保つ電流マッチング手段を備えた変換回路。
【請求項２】
前記電流マッチング手段は、前記出力端子間の電圧差を検知し、前記第二のトランジスタに信号を与え、前記第二のトランジスタを流れる電流を調整する電圧検知手段を備えた請求項１に記載の回路。
【請求項３】
前記電流検知手段は差動増幅器を含む請求項２に記載の回路。
【請求項４】
前記第二の分岐部内において、前記第三の抵抗と前記第二のトランジスタとの間に接続された第三のトランジスタをさらに備えた請求項１に記載の回路。
【請求項５】
前記第三のトランジスタの第一の端子と前記第一のトランジスタの第二の端子と間に接続された調整可能なコンデンサをさらに備えた請求項４に記載の回路。
【請求項６】
前記第一のトランジスタの第一の端子と前記第三のトランジスタの第二の端子と間に接続された調整可能なコンデンサをさらに備えた請求項４に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不平衡又は平衡変換（ＢＡＬＵＮ）回路に関し、そして特に、限定はしないが、無線周波（ＲＦ）装置の低雑音増幅器を混合器に接続するのに用いられるＢＡＬＵＮ回路に関する。
【背景技術】
【０００２】
アンテナ並びに低雑音増幅器から与えられるＲＦ信号は通常シングルエンドであり、平衡回路は通常集積化受信機又は送信機の無線周波（ＲＦ）路で用いられる。平衡回路はＲＦ回路のコモンモードにおける変動に対する耐性を強くし、従って、ＲＦ回路設計では高く推奨される。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
差動アンテナは平衡ＲＦ入力信号を与えるのに用いられることができるが、簡素さの理由から、不平衡アンテナ信号を平衡信号に変換するのにパッシブＢＡＬＵＮがよく用いられる。しかし、パッシブＢＡＬＵＮの使用にはある欠点がある。パッシブＢＡＬＵＮは損失を伴う素子で、アンテナが接続される低雑音増幅器の前段で損失が生じる。挿入損失はＢＡＬＵＮの雑音指数と見なすことができ、ＢＡＬＵＮの挿入損失が受信機の感度を低下させる。ＢＡＬＵＮは、また、大抵、高価であり、マルチスタンダード・アーキテクチャに対しては帯域が十分とは言えない。さらに、さらなる集積回路ボンドパッドが必要であり、集積化装置のチップ面積と全体的な値段を上げることになる。
【０００４】
パッシブＢＡＬＵＮに代わるものとしては、低雑音増幅器の後段に集積化アクティブＢＡＬＵＮが用いられることができる。アクティブＢＡＬＵＮはシングルエンド低雑音増幅器（ＬＮＡ）信号を増幅し、差動出力を与える。ＢＡＬＵＮは低電源電圧、例えば１．８Ｖで動作できることが特に望ましく、何故ならば、これは、携帯用や、プロセスでの破壊電圧が２Ｖ程にも低くなるであろう将来のＳｉＧｅＢｉＭＯＳプロセスで重要になるからである。プロセスでの遷移周波数が高いと破壊電圧が低くなる。従って、速度が重要となる将来のマイクロウェーブ用途では低電圧ＢｉＭＯＳの設計が重要となる。
【０００５】
マイクロミキサＢＡＬＵＮとして知られている既知のアクティブＢＡＬＵＮが図１に示されている。低雑音増幅器（ＬＮＡ）２のシングルエンド電圧出力が抵抗Ｒ１で電流信号に変換され、ＲＦ電流信号がトランジスタＱ１，Ｑ２で等しく分割される。ＲＦ入力電圧の負のエクスカーションの間にトランジスタＱ１が電流の大部分を取り扱い、トランジスタＱ２，Ｑ３そしてＱ４がカレントミラーを形成し、その入出力において、入力電圧の正のエクスカーションの間に電流の大部分を取り扱うことができる。
【０００６】
トランジスタＱ１及びエミッタ抵抗Ｒ２がトランジスタＱ４及びエミッタ抵抗Ｒ２とのマッチングがとられる。トランジスタＱ１，Ｑ２のベース・エミッタ電圧の和は一定であり、ＶＢに等しい。従って、一つの電流が増加すると自動的に他の電流が減少する。二つのハーフ・セルが伝送特性を与え、これは、正負両入力において対称で、種々の方法で最適化された時に直線性が高くなるような特性である。
【０００７】
ところが、図１の構成では、直線性並びにマッチングの目的のためにデジェネレーション抵抗Ｒ２が必要であることから、この回路は１．６ボルトの最低電源電圧では動作しないという欠点がある。さらに、広帯域動作のためにこの回路の位相特性を変える手段がなく、そして、二つの差動部分間の電流オフセットを補償する手段もない。
【課題を解決するための手段】
【０００８】
本発明の好ましい実施形態は上記従来技術の問題を解消しようとするものである。特に本発明の好ましい実施形態の目的は低電圧で動作できるアクティブＢＡＬＵＮ回路を提供するものである。
【０００９】
本発明によれば、入力端子でシングルエンド入力信号を受け、一組の出力端子間に差動出力を与える不平衡又は平衡変換回路であって、シングルエンド入力電圧信号を受けるための入力端子と、第一のトランジスタと、前記入力端子と前記第一のトランジスタの第一の端子との間に接続され、前記第一のトランジスタを流れる電流信号を与える第一の抵抗と、前記第一のトランジスタの第二の端子に接続され、電圧出力信号を与える第二の抵抗と、出力端子とを含む第一の分岐部と、少なくとも一つの第二のトランジスタと、該第二のトランジスタを流れる電流信号に応じた出力信号を与える第三の抵抗と、出力端子とを含む第二の分岐部と、前記出力端子間の出力電圧信号に応じて、前記第三の抵抗を流れる電流を前記第二の抵抗を流れる電流にほぼ等しくなるように保つ電流マッチング手段を備えた変換回路が提供される。
【００１０】
第一の分岐部を有することにより、直線性並びにマッチングの目的のためのデジェネレーション抵抗の使用が避けられる。これは、本発明の好ましい実施形態は上記従来技術の問題を解消しようとするものである。特に本発明のＢＡＬＵＮ回路が従来技術より低電源電圧で動作できるという利点をもたらす。さらに、前記出力端子間の出力電圧信号に応じて、前記第三の抵抗を流れる電流を前記第二の抵抗を流れる電流にほぼ等しくなるように保つ電流マッチング手段を提供することにより、第一、第二の分岐部間での電流オフセットが避けられる。これは、その結果、ＢＡＬＵＮとこれに続く混合段との間におけるデブロッキング・コンデンサの使用が避けることができ、信号路にさらなる損失並びに位相エラーを導入することを避ける。
【００１１】
前記電流マッチング手段は、前記出力端子間の電圧差を検知し、前記第二のトランジスタに信号を与え、前記第二のトランジスタを流れる電流を調整する電圧検知手段を備えてもよい。
【００１２】
前記電流検知手段は差動増幅器を含んでもよい。
【００１３】
本回路は、前記第二の分岐部内において、前記第三の抵抗と前記第二のトランジスタとの間に接続された第三のトランジスタをさらに備えてもよい。
【００１４】
これは、前記第二のトランジスタの制御端子（即ち、ベース又はゲート）に見られるミラー容量を低減し、さらに、前記第一、第二分岐部間に良いシンメトリを与え、前記第一、第三のトランジスタのエミッタに等しい分岐インピーダンスを与えるという効果をもたらす。
【００１５】
本回路は、前記第三のトランジスタの第一の端子と前記第一のトランジスタの第二の端子と間に接続された調整可能なコンデンサをさらに備えてもよい。
【００１６】
これは、位相エラーが調整されるという効果をもたらす。
【００１７】
本回路は、前記第一のトランジスタの第一の端子と前記第三のトランジスタの第二の端子と間に接続された調整可能なコンデンサをさらに備えてもよい。
【００１８】
本発明の好ましい実施形態が、添付図面を参照して、限定的ではなく、単に例示的に説明される。
【発明を実施するための最良の形態】
【００１９】
図２を参照すると、（図示されない）アンテナに接続された低雑音増幅器（ＬＮＡ）２２からのシングルエンド無線周波出力信号を受けるためのＢＡＬＵＮ回路２０は、入力端子２４を介して接続された電流源ＩｏとバイポーラトランジスタＱ１のエミッタに接続された抵抗Ｒ１２８とを有する第一分岐部を有する。トランジスタＱ１のコレクタが出力端子ＯＵＴ＋と抵抗ＲＬとを介して電源電圧レールＶＣＣに接続されている。ＢＡＬＵＮ回路２０の第二分岐部はトランジスタＱ２を有し、そのコレクタが出力端子ＯＵＴ-と抵抗ＲＬとを介して電源電圧レールＶＣＣに接続され、そのエミッタがトランジスタＱ３のコレクタに接続されている。トランジスタＱ３のエミッタが抵抗Ｒ１３０を介してグランドに接続されている。
【００２０】
出力端子ＯＵＴ＋、ＯＵＴ-における電圧が演算増幅器２６の入力で検知され、その出力信号が抵抗Ｒｂを介してトランジスタＱ１，Ｑ２のベースと、電圧分割網Ｒ２，Ｒ３を介してトランジスタＱ３のベースとに与えられる。入力容量ＣｉｎがトランジスタＱ３のベースにおけるバイアス電圧を入力端子から切り離している。トランジスタＱ１のベースがコンデンサＣ２を介してトランジスタＱ２のエミッタに、そして、トランジスタＱ２のベースが可変容量コンデンサＣ１を介してトランジスタＱ１のエミッタに接続されている。
【００２１】
図２のＢＡＬＵＮ回路２０の動作がここで説明される。
【００２２】
電流源ＩｏがトランジスタＱ１に電流を与え、広帯域動作及び低歪みにとって必要な電流でトランジスタＱ１にバイアスをかける。演算増幅器２６が、二分岐部間のオフセット電流に応じて、二分岐部間のオフセット電圧を検知し、その出力をトランジスタＱ３のベースに与え、その結果、トランジスタＱ２，Ｑ３を流れる電流が電流Ｉｏとマッチングする。一旦電流Ｉｏが選ばれると、回路全体が自己バイアスとなり、出力でゼロオフセットが確保される。その結果、ＢＡＬＵＮ回路２０と後段の（図示されない）混合段との間でＤＣブロッキング容量が避けられ、その結果、信号経路へのさらなる損失及び位相エラーの導入が避けられる。
【００２３】
ＬＮＡ２２から入力端子２４へ与えられたシングルエンドＲＦ入力信号が抵抗Ｒ１２８で電流信号を生成し、その結果、トランジスタＱ２，Ｑ３を通じてマッチング電流信号が与えられ、平衡電圧信号が出力端子ＯＵＴ＋、ＯＵＴ-に与えられることになる。トランジスタＱ１，Ｑ３のベース・エミッタ電圧の和が一定となり、Ｑ１，Ｑ３の電流の一定な結果をもたらす。
【００２４】
抵抗Ｒ１２８は、低雑音増幅器２２からＢＡＬＵＮ回路２０への最大電力伝送のために正しい入力抵抗を与える。同時にトランジスタＱ１，Ｑ３のマッチングを助長する。トランジスタＱ２はトランジスタＱ３のベースにおけるミラー容量を低減し、（図示されない）混合器と低雑音増幅器２２との分離を強める。トランジスタＱ２は本回路の二分岐部間に良いシンメトリを与え、トランジスタＱ１，Ｑ２のエミッタに等しい分岐インピーダンスを与える。
【００２５】
コンデンサＣ１，Ｃ２は二つの逆相出力の位相エラーを調整する手段を提供する。もしＣ１が調整されると、出力の（通常許容される）位相エラーを犠牲にして逆相動作がさらに広帯域まで拡張されることができる。ＰＭＯＳ入力を有するＣＭＯＳ演算増幅器２６はこの目的のために適した増幅器である。
【００２６】
図３を参照すると、図２の実施形態と共通部分には同様な参照番号が付与されているが１００だけ増やされており、図２のＢＡＬＵＮ回路のＭＯＳバージョンが示されている。ＭＯＳ  ＢＡＬＵＮ１２０の場合には、図２の入力端子１２４とトランジスタＱ３のベースとの間に入力コンデンサＣｉｎに相当するものがない。
【００２７】
前述した実施形態は、例示的なもので限定的ではなく、また、添付の特許請求の範囲によって定義される本発明の範囲から逸脱することなく、代替並びに変形が可能であることが当業者なら理解できるところである。
【図面の簡単な説明】
【００２８】
【図１】従来のＢＡＬＵＮ回路の回路図である。
【図２】本発明の第一の実施形態のＢＡＬＵＮ回路の回路図である。
【図３】本発明の第二の実施形態のＢＡＬＵＮ回路の回路図である。
【図１】
2008522477.tif 000003
【図２】
2008522477.tif 000004
【図３】
2008522477.tif 000005
【国際調査報告】
2008522477.tif 000006
2008522477.tif 000007
2008522477.tif 000008
2008522477.tif 000009