【事件の表示】
　特許第２８３２５９９号「パチンコ機の制御装置」の請求項１ないし請求項４に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第２８３２５９９号の請求項１ないし２に係る特許を維持する。
【理　由】
１．手続の経緯
　特許第２８３２５９９号の請求項１、請求項２、請求項３および請求項４に係る発明についての出願は、昭和６３年２月８日に特許出願した特願昭６３−２７２５９号の一部を分割出願して特願平９−１２３２４１号とし、さらに、当該分割出願の一部を平成１０年３月２５日に分割出願して特願平１０−９６６３８号とし、平成１０年１０月２日に、請求項１、請求項２、請求項３および請求項４に係る発明について特許の設定登録がなされた後、その特許について特許異議申立人細江裕実より特許異議の申立てがなされ、取消理由通知がなされ、その指定期間内である平成１２年４月２６日に訂正請求がなされたものである。
２．訂正の適否についての判断
（１）訂正の要旨
訂正事項ａ
　特許請求の範囲「【請求項１】パチンコ機を制御する演算処理手段と、前記演算処理手段が演算処理した制御信号を監視し、該制御信号が正常の場合には前記演算処理手段に正否信号を出力する制御信号監視手段と、前記制御信号監視手段からの正否信号に基づき、前記演算処理手段に対する初期化命令を実行させるためのリセット信号を発生するリセット手段と、を設けたことを特徴とするパチンコ機の制御装置。
【請求項２】前記リセット手段は、前記制御信号監視手段に設けられていることを特徴とする請求項１記載のパチンコ機の制御装置。
【請求項３】前記制御信号監視手段は、不正なアドレスデータを検出することを特徴とする請求項１または２記載のパチンコ機の制御装置。
【請求項４】前記演算処理手段は、基本クロックを発生するためのクロック発生回路に接続されると共に、該基本基本クロックを分周することによって、前記演算処理手段への割込処理を実行させるための割込信号を所定周期で発生させる割込信号発生手段に接続したことを特徴とする請求項１ないし３いずれかに記載のパチンコ機の制御装置。」を、
「【請求項１】パチンコ機を制御する演算処理手段と、単位当りのプログラムが実行される度に前記演算処理手段が演算処理した制御信号を監視し、該制御信号が正常の場合には正否信号を出力し、該正否信号に基づき前記演算処理手段に対する初期化命令を実行させる制御信号監視手段と、前記正否信号が所定時間入力されないときのみ前記初期化命令を実行させるリセット信号を前記演算処理手段に入力する制御信号監視手段を構成するリセット手段と、を設けたことを特徴とするパチンコ機の制御装置。
【請求項２】前記演算処理手段は、基本クロックを発生するためのクロック発生回路に接続されると共に、該基本クロックを分周することによって、前記演算処理手段への割込処理を実行させるための割込信号を所定周期で発生させる割込信号発生手段に接続したことを特徴とする請求項１記載のパチンコ機の制御装置。」と訂正する。
訂正事項ｂ
　明細書【００１１】の
「【００１１】
【課題を解決するための手段】
　上記課題を解決するため、本発明は、パチンコ機を制御する演算処理手段２と、前記演算処理手段２が演算処理した制御信号を監視し、該制御信号が正常の場合には前記演算処理手段２に正否信号を出力する制御信号監視手段４，８と、前記制御信号監視手段４，８からの正否信号に基づき、前記演算処理手段２に対する初期化命令を実行させるためのりセット信号を発生するリセッド手段と、を設けたことを特徴とする。」を、
「【００１１】
【課題を解決するための手段】
　上記課題を解決するため、本発明の請求項１に記載されたパチンコ機の制御装置は、パチンコ機を制御する演算処理手段２と、単位当りのプログラムが実行される度に前記演算処理手段２が演算処理した制御信号を監視し、該制御信号が正常の場合には正否信号を出力し、該正否信号に基づき前記演算処理手段に対する初期化命令を実行させる制御信号監視手段と、前記正否信号が所定時間入力されないときのみ前記初期化命令を実行させるリセット信号を前記演算処理手段に入力する制御信号監視手段を構成するリセット手段と、を設けたことを特徴とする。また、上記課題を解決するため、請求項２に記載された発明は、請求項１に記載されたパチンコ機の制御装置において、前記演算処理手段は、基本クロツクを発生するためのクロック発生回路に接続されると共に，該基本クロックを分周することによって、前記演算処理手段への割込処理を実行させるための割込信号を所定周期で発生させる割込信号発生手段に接続したことを特徴とする。」
と訂正する。
（２）訂正の目的の適否、新規事項の有無及び拡張・変更の存否
訂正事項ａについて
　特許明細書において【００１６】に、
「制御信号監視手段は、アドレスデコーダ８及び演算監視手段４とからなり、アドレスデコーダ８はアドレスポートから正しいアドレスデータが出力されたときに、演算処理が正しいことを表わす正否信号を発生させて演算監視手段４に入力する。この正否信号は単位当りのプログラムが実行される度に発生されるもので、・・・」及び図１の記載からみて、制御信号監視手段には、アドレスデコーダ８及び演算監視手段４とが含まれ、訂正事項である「単位当りのプログラムが実行される度に前記演算処理手段が演算処理した制御信号を監視」することについて記載されているものと認める。
　また、【００１７】に、「演算監視手段４は前記正否億号が１０ｍｓより長い時間入力されないときのみ、演算処理手段２を初期化させるリセツト信号を演算処理手段２のリセット端子１１に入力するものである。…」と記載されており、訂正事項である「該制御信号が正常の場合には正否信号を出力し、該正否信号に基づき前記演算処理手段に対する初期化命令を実行させる制御信号監視手段」についての記載がある。
　また、【００２５】に、「他方、演算監視手段４は前記正否信号が１０ｍｓより長い時間入力されないとき、演算処理手段２の演算処理を異常と判断し、リセツト信号をリセツト端子１１に入力するものである。・・・」及び前記【００１６】の記載からみて、訂正事項である「前記正否信号が所定時間入力されないときのみ前記初期化命令を実行させるリセット信号を前記演算処理手段に入力する制御信号監視手段を構成するリセット手段」について記載されているものと認める。
　上記のように、請求項１の訂正は、制御信号監視手段およびリセット手段の構成を下位概念のものに限定したものである。
　また、請求項２については、旧請求項２，３を削除し、請求項４を繰り上げたものである。
　したがって、上記訂正事項ａは、願書に添付した明細書又は図面に記載した事項の範囲内のものであり、新規事項ではなく、実質上特許請求の範囲を拡張又は変更するものではなく、特許請求の範囲の減縮を目的とするものである。
訂正事項ｂについて
　訂正事項ｂは、訂正事項ａに伴って訂正後の特許請求の範囲の記載と、発明の詳細な説明との整合を図るためのものであり、明りょうない記載の釈明を目的とするものである。
（３）独立特許要件の判断
　訂正請求による訂正明細書の請求項１及び請求項２に係る発明は、訂正後の特許請求の範囲の請求項１及び請求項２に記載された事項により特定される次のとおりのものと認める。
「【請求項１】パチンコ機を制御する演算処理手段と、単位当りのプログラムが実行される度に前記演算処理手段が演算処理した制御信号を監視し、該制御信号が正常の場合には正否信号を出力し、該正否信号に基づき前記演算処理手段に対する初期化命令を実行させる制御信号監視手段と、前記正否信号が所定時間入力されないときのみ前記初期化命令を実行させるリセット信号を前記演算処理手段に入力する制御信号監視手段を構成するリセット手段と、を設けたことを特徴とするパチンコ機の制御装置。
【請求項２】前記演算処理手段は、基本クロックを発生するためのクロック発生回路に接続されると共に、該基本クロックを分周することによって、前記演算処理手段への割込処理を実行させるための割込信号を所定周期で発生させる割込信号発生手段に接続したことを特徴とする請求項１記載のパチンコ機の制御装置。」　
（引用例）
　当審が通知した取消理由で引用した引用例には、それぞれ以下のとおり記載されている。
引用例１（特開昭６２−１４８７８号公報）
「 前記記憶手段に記憶された前記制御デ−タに基づいて、前記弾球遊技機を制御する制御手段、所定のサイクルで、前記記憶手段に記憶された制御デ−タの異常を検出する手段」（第１頁左下欄８行〜同欄１１行）
「前記異常検出手段は、所定のサイクルで、強制的な初期化信号を出力する手段であり、前記異常防止手段は、前記強制的な初期化信号に基づいて前記制御デ−タを初期化する、特許請求の範囲第１項記載の弾球遊技機。」（第１頁右下欄１２行〜同欄１６行）
「 第４図を参照して、この制御回路は、各種入力信号に基づいて演算演算処理をし、各制御対象に対して制御信号を与えるマイクロコンピュ−タ９６を備えている。マイクロコンピュ−タ９６は、制御プログラムが記憶されたリ−ドオンリメモリ（ＲＯＭ）９８と読出および書換可能なランダムアクセスメモリ（ＲＡＭ）１００とを含む。・・・また、これら初期設定フラグ１および初期設定フラグ２をチェックし、いずれかのフラグ１またはフラグ２の値が変化したとき、他のＲＡＭアドレスに設定されている各種デ−タにも異常が生じたものと類推して、デ−タの初期設定をやり直すようにされている。」（第４頁右上欄２０行〜右下欄２行）
「以上説明したように、この実施例では、４ｍｓごとに与えられる割込クロック信号に基づいて、ステップＳ５０〜Ｓ５５において、ＲＡＭ１００に設定されたデ−タに異常がないかどうかの判定がされる。そして、異常が発見された時点で、ＲＡＭ１００に設定されたすべてのデ−タを書換えるための初期設定ル−チンへジャンプするようにされている。言い換えれば、４ｍｓごとの割込ル−チンで、デ−タの異常判別がされるのである。」（第７頁左上欄４行〜同欄１２行）
引用例２（特開昭５７−１３５５３号公報）
「アドレスバスおよびデ−タバスの少なくとも一方のデ−タの中から選択されたデ−タ
を入力され、周期的に予定の出力を発生する論理回路と、・・・プログラムの進行が異常になったとき、前記カウンタ回路が割込みリセット信号を発生するように構成されたことを特徴とするプログラム異常時の安全装置。」（第１頁左下欄８行〜右下欄１行）
 引用例３（特開昭６２−３１４５１号公報）
「メインプログラムが正常に動作しているときには、充放電回路（９）の端子（ＶＣ）における入力のレベルが“Ｌ”になる以前に、ＣＰＵ（１）がメモリ（７）の特定アドレスを指定することになるため、・・・ＣＰＵ（１）にリセットがかかることはない。そして、このような動作は、メインプログラムの暴走がない限り、続行されることになる。」（第４頁右上欄７行〜同欄１６行）
引用例４（特開昭６２−１８３７８１号公報）
「クロック発生回路１７は、４ＭＨｚのクロック信号をＭＰＵ１、ＭＰＵ２に出力すると共に、分周器１５に信号を出力している。分周器１５は、クロック信号を分周し、・・・外部割込み信号をＭＰＵ１に出力している。ＭＰＵ１の主制御は、この割込み信号に同期して起動される。」（第３頁左下欄９行〜同欄１５行）
引用例５（特開昭６２−２８４６７６号公報）
「パワ−オンリセット回路は電源がＯＮした時にＣＰＵ４３にリセットをかけるためパルス波形のリセット信号を出力する。分周回路４７は、ＣＰＵ４３を介してクロック回路４５からのクロック信号を受け、このクロック信号を分周して、後述する割込みリセットをかけるためパルス波形のリセット信号を出力する。・・・このリセット回路４８は、これらのリセット信号のうち少なくとも一方が入力されたときＣＰＵ４３にリセット信号を入力するものであり、オア回路からなっている。」（第３頁右下欄７行〜同欄２０行）
引用例６（特開昭６３−１１１８５号公報）
「次に、第１２図において、１２６は中央演算処理装置（以下ＣＰＵという）、１２７は該ＣＰＵを作動させるためのプログラム及びデ−タが格納されているメモリ−（以下ＰＲＯＭという）、１２８はクロック回路、１２９は電源リセット回路、１３０は分周回路、１３１はリセット回路、・・・・１４７は１０カウントスイッチ、１４８は１０カウントスッチ回路である。」（第５頁右下欄８行〜第６頁３行）
（対比・判断）
　本件請求項１に係る発明と、上記引用例１〜引用例６の刊行物にそれぞれ記載された発明とを対比すると、これらの引用例刊行物に記載の発明は、本件請求項１に係る発明の特定事項である「単位当りのプログラムが実行される度に前記演算処理手段が演算処理した制御信号を監視し、該制御信号が正常の場合には正否信号を出力し、該正否信号に基づき前記演算処理手段に対する初期化命令を実行させる制御信号監視手段と、前記正否信号が所定時間入力されないときのみ前記初期化命令を実行させるリセット信号を前記演算処理手段に入力する制御信号監視手段を構成するリセット手段」構成を備えておらず、また、前記構成を示唆する記載も認められない。
　さらに、上記引用例刊行物１〜引用例６に介さされた記載された発明を、寄せ集めたとしても、当業者が前記構成を容易に想到することができないものと認める。
　本件請求項１に係る発明は、前記構成を備えることにより明細書に記載された「演算処理不良に起因する誤動作が発生したときのみ、即座に演算処理手段を初期化して正常状態に復帰する。このため、演算処理手段が正常に動作をしている場合に初期化されないので、無駄な初期化処理がなくなる。」という顕著な効果を奏するものであるから、本件請求項１に係る発明は、上記引用例刊行物１〜引用例刊行物６記載の発明に基づいて当業者が容易に発明をすることができないものと認める。
　また、本件請求項２に係る発明は請求項１を引用した発明であり、前記対比・判断で示したとおり本件請求項１に係る発明が、上記引用例刊行物１〜引用例刊行物６記載の発明に基づいて当業者が容易に発明をすることができないものであるので、同様の理由により、本件請求項２に係る発明は、上記引用例刊行物１〜引用例刊行物６記載の発明に基づいて当業者が容易に発明をすることができないものと認める。
　以上のとおりであるから、本件請求項１及び請求項２に係る発明は、特許出願の際独立して特許を受けることができるものと認める。
（４）むすび
　以上のとおりであるから、上記訂正は特許法第１２０条の４第２項及び第３項において準用する特許法第１２６条第２−４項の規定に適合するので、当該訂正を認める。
３．特許異議申立てについての判断
　本件請求項１及び請求項２に係る発明は、訂正明細書の請求項１及び請求項２に記載された事項により特定されるとおおりのものである（２．（３）を参照）。
ア．異議申立ての理由の概要
　異議申立人は、甲第１号証（ 特開昭６２−１４８７８号公報）、甲第２号証（特開昭５７−１３５５３号公報）、甲第３号証 （特開昭６２−３１４５１号公報）、甲第４号証（特開昭６２−１８３７８１号公報）、甲第５号証（特開昭６２−２８４６７６号公報）および甲第６号証（特開昭６３−１１１８５号公報）を提出して、本件請求項１乃至３に係る発明は、甲第１号証に甲第２号証（又は甲第３号証）を適用することにより、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないものであるので、特許法第１１３条第２号の規定により特許を取り消すべきものであり、また、本件請求項４に係る発明は、甲第１号証に甲第２号証及び甲第４号証（又は甲第５号証、甲第６号証のいずれか）を適用することにより、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないものであるので、特許法第１１３条第２号の規定により特許を取り消すべきものであり、さらに、本件請求項１乃至４に係る発明は、特許を受けようとする発明が明確でないものであるから、特許法第３６条第４項の規定に違反するので、特許法第１１３条第４号の規定により特許を取り消すべきものである旨主張している。
イ．判断
　上記甲第１号証乃至甲第６号証は、取消理由で引用した引用例１乃至引用例６と同一のものであり、かつ、訂正請求により本件発明は請求項１および請求項２により特定される事項のとおりのものとなり、訂正請求は適法と認められるものとなった。
　したがって、本件請求項１及び請求項２に係る発明と、甲第１号証乃至甲第６号証に記載された発明との対比・判断は、２．（３）．（対比・判断）で示したとおりのものと同じである。
　また、特許明細書の請求項１に記載されていた「該制御信号が正常の場合には前記演算手段に正否信号を出力する」という記載事項は訂正請求による訂正され、訂正明細書の請求項１として明確なものとなった。そして、請求項２は、請求項１を引用していることから、請求項２の記載事項も明確なものと認める。
　よって、異議申立人の主張は採用できない。
４．むすび
　以上のとおりであるから、特許異議申立ての理由および証拠によっては、本件請求項１および請求項２に係る特許を取り消すことはできない。
　また、他に本件請求項１および請求項２に係る特許を取り消すべき理由を発見しない。
　したがって、本件請求項１および請求項２に係る特許は拒絶の査定をしなければならない特許出願に対してされたものとは認めない。
　よって、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第１４条の規定に基づく、特許法等の一部を改正する法律の一部の施行に伴う経過措置を定める政令（平成７年政令第２０５号）第４条第１項及び第２項の規定により、上記のとおり決定する。
【異議決定日】
平成１２年６月６日（２０００．６．６）
【訂正の要旨】
訂正の要旨
訂正事項ａ
　特許請求の範囲「【請求項１】パチンコ機を制御する演算処理手段と、前記演算処理手段が演算処理した制御信号を監視し、該制御信号が正常の場合には前記演算処理手段に正否信号を出力する制御信号監視手段と、前記制御信号監視手段からの正否信号に基づき、前記演算処理手段に対する初期化命令を実行させるためのりセット信号を発生するリセット手段と、を設けたことを特徴とするパチンコ機の制御装置。
【請求項２】前記リセット手段は、前記制御信号監視手段に設けられていることを特徴とする請求項１記載のパチンコ機の制御装置。
【請求項３】前記制御信号監視手段は、不正なアドレスデータを検出することを特徴とする請求項１または２記載のパチンコ機の制御装置。
【請求項４】前記演算処理手段は、基本クロックを発生するためのクロック発生回路に接続されると共に、該基本基本クロックを分周することによって、前記演算処理手段への割込処理を実行させるための割込信号を所定周期で発生させる割込信号発生手段に接続したことを特徴とする請求項１ないし３いずれかに記載のパチンコ機の制御装置。」を、
「【請求項１】パチンコ機を制御する演算処理手段と、単位当りのプログラムが実行される度に前記演算処理手段が演算処理した制御信号を監視し、該制御信号が正常の場合には正否信号を出力し、該正否信号に基づき前記演算処理手段に対する初期化命令を実行させる制御信号監視手段と、前記正否信号が所定時間入力されないときのみ前記初期化命令を実行させるリセット信号を前記演算処理手段に入力する制御信号監視手段を構成するリセット手段と、を設けたことを特徴とするパチンコ機の制御装置。
【請求項２】前記演算処理手段は、基本クロックを発生するためのクロック発生回路に接続されると共に、該基本クロックを分周することによって、前記演算処理手段への割込処理を実行させるための割込信号を所定周期で発生させる割込信号発生手段に接続したことを特徴とする請求項１記載のパチンコ機の制御装置。」と訂正する。
訂正事項ｂ
　明細書【００１１】の
「【００１１】
　【課題を解決するための手段】
　上記課題を解決するため、本発明は、パチンコ機を制御する演算処理手段２と、前記演算処理手段２が演算処理した制御信号を監視し、該制御信号が正常の場合には前記演算処理手段２に正否信号を出力する制御信号監視手段４，８と、前記制御信号監視手段４，８からの正否信号に基づき、前記演算処理手段２に対する初期化命令を実行させるためのりセット信号を発生するリセッド手段と、を設けたことを特徴とする。」を、
「【００１１】
　【課題を解決するための手段】
　上記課題を解決するため、本発明の請求項１に記載されたパチンコ機の制御装置は、パチンコ機を制御する演算処理手段２と、単位当りのプログラムが実行される度に前記演算処理手段２が演算処理した制御信号を監視し、該制御信号が正常の場合には正否信号を出力し、該正否信号に基づき前記演算処理手段に対する初期化命令を実行させる制御信号監視手段と、前記正否信号が所定時間入力されないときのみ前記初期化命令を実行させるリセット信号を前記演算処理手段に入力する制御信号監視手段を構成するリセット手段と、を設けたことを特徴とする。また、上記課題を解決するため、請求項２に記載された発明は、請求項１に記載されたパチンコ機の制御装置において、前記演算処理手段は、基本クロックを発生するためのクロック発生回路に接続されると共に，該基本クロックを分周することによって、前記演算処理手段への割込処理を実行させるための割込信号を所定周期で発生させる割込信号発生手段に接続したことを特徴とする。」と訂正する。
（５４）【発明の名称】
パチンコ機の制御装置
（５７）【特許請求の範囲】
　【請求項１】パチンコ機を制御する演算処理手段と、
　単位当りのプログラムが実行される度に
は正
し、該正否信号に基づき前記演算処理手段に対する初期化命令を実行させ
　前記
正否信号が所定時間入力されないときのみ前記
前記演算処理手段に入力する制御信号監視手段を構成する
　【請求項２】前記演算処理手段は、基本クロックを発生するためのクロック発生回路に接続されると共に、該基本クロックを分周することによって、前記演算処理手段への割込処理を実行させるための割込信号を所定周期で発生させる割込信号発生手段に接続したことを特徴とする請求項
１
【発明の詳細な説明】
　　【０００１】
　【発明の属する技術分野】
　本発明は誤動作発生を正常動作に復帰させるためのパチンコ機の制御装置に関する。
　　【０００２】
　【従来の技術】
　近年の電子回路集積技術の向上に伴ない、マイクロコンピュータ関連の電子部品はあらゆる分野に普及している。これらの電子部品は極めて高い密度で集積してあるため、小さな環境変化が前記電子部品、特にマイクロコンピュータに大きな影響を与え、暴走、ループ現象などの誤動作を発生させる。そこで、マイクロコンピュータには通常環境の使用時における上記誤動作の対策を施してある。
　　【０００３】
　ところで、遊技機器にはパチンコ機のようにリレー、ソレノイドおよびモータなどの機構部を設けたものがあり、この機構部はマイクロコンピュータからなる演算処理手段により制御される。このパチンコ機の演算処理手段には、ソフトウェアまたはハードウェア上にタイマクロックを設けてあり、このタイマクロックに基いてパチンコ機の効果音発生、操作スイッチの入力信号取り込み間隔などのタイミング処理を施している。
　　【０００４】
　パチンコ機は通常複数台を並設して使用され、その筐体内には演算処理手段および前誠幾構部などが収容されている。そして、これらのパチンコ機は長時間にわたって継続稼動されるため、上記演算処理手段は自己の発熱と、他の電子部品および前記機構部（特にモータ）の発熱とによって、極めて高い温度まで上昇する。
　　【０００５】
　さらに、前記機構部はその作動時に接点ノイズを発生させ、同時に電源電圧を降下させる。この電圧降下が大きいときには演算処理手段が正常に機能せず、上記誤動作を発生させる。このように、パチンコ機に使用される演算処理手段は、長時間にわたって厳しい環境下で使用されるため、前記通常環境用の誤動作対策をパチンコ機の演算処理手段に使用することは不適である。
　　【０００６】
　従来、図２に示すように、演算処理手段（ＣＰＵ）２１のリセット端子２２に、リセット信号を周期的に発生させるリセット信号発生回路２３を接続し、所定時間毎に演算処理手段２１を初期化するものが提案された（特開昭６１ー２５９６８５号公報参照）。
　　【０００７】
　この公報に開示された技術は、クロック発生回路２４から出力する基本クロックを、リセット信号発生回路２３により分周して上記リセット信号を発生させる。そして、上記リセット信号の発生周期を演算処理手段２１の単位当りのプログラム処理に要する時間より長い周期に設定し、前記リセット信号が発生する毎に演算処理手段２１を初期化して、前記誤動作の発生に対処するものである。また、前記リセット信号は前記タイマクロックとしても使用していた。なお、前記電圧降下に起因する演算処理手段２１の誤動作対策を考慮したものはない。
　　【０００８】
　【発明が解決しようとする課題】
　しかしながら、特開昭６１ー２５９６８５号公報に開示された技術は、演算処理手段を周期的に初期化しており、この初期化は演算処理手段が正常作動している場合にも施されていた。このため、プログラム処理が断続的になり効率が悪い。
　　【０００９】
　また、リセット信号は前記タイマクロックとして使用されていたので、単位当りのプログラムをリセット信号または前記タイマクロックの周期内に完結するように作成しなければならず、プログラム作成上の制限が大きかった。
　　【００１０】
　したがって、本発明は、演算処理手段の前記誤動作に即座に対応するとともに、プログラム作成上の制限を緩和したパチンコ機の制御装置の提供を目的としている。
　　【００１１】
　【課題を解決するための手段】
　上記課題を解決するため、本発明
の請求項１に記載されたパチンコ機の制御装置
単位当りのプログラムが実行される度に
は正
し、該正否信号に基づき前記演算処理手段に対する初期化命令を実行させ
正否信号が所定時間入力されないときのみ前記
前記演算処理手段に入力する制御信号監視手段を構成する
　
また、上記課題を解決するため、請求項２に記載された発明は、請求項１に記載されたパチンコ機の制御装置において、前記演算処理手段は、基本クロックを発生するためのクロック発生回路に接続されると共に、該基本クロックを分周することによって、前記演算処理手段への割込処理を実行させるための割込信号を所定周期で発生させる割込信号発生手段に接続したことを特徴とする。
　　【００１２】
　上記構成のパチンコ機の制御装置により、演算処理手段２による制御処理が正常か否かを制御信号監視手段４，８によって監視し、該制御が正常である場合には制御信号監視手段４，８によって正否信号が演算処理手段２に出力される。そして、正否信号の入力が所定時間以上なかった場合には、演算処理手段２には、リセット手段からリセット信号が入力され、これにより演算処理手段２は初期化される。このため、パチンコ機が正常に稼動されている場合には、演算処理手段２は初期化されないので、１サイクルの制御プログラムを実行するのに要する時間と、演算処理手段２の初期化条件とは無関係である。したがって、制御プログラムは、演算処理手段２の初期化条件（初期化される時間間隔）を考慮して作成しなくてよいので、初期化条件に関する制限を受けない。
　　【００１３】
　【発明の実施の形態】
　以下に、本発明の一実施例を図面に基いて詳細に説明する。
　　【００１４】
　１はパチンコ機（図示省略）の制御装置を構成する要部を示している。本装置１は演算処理手段２と割込信号発生手段３と演算監視手段４と電源電圧監視手段５とを主構成とするもので、ほかには本装置１と前記パチンコ機との整合を図るインターフェイス６、本装置１を作動させるプログラムおよび各種データを格納したＲＯＭ７およびアドレスデコーダ８をデータバスとアドレスバスとを介して接続し、クロック発生回路９をクロック端子１０に接続してある。クロック発生回路９は演算処理手段２の基本クロックを発生させるものである。
　　【００１５】
　演算処理手段２は前記パチンコ機を制御するもので、前記パチンコ機は演算処理手段２が演算処理した制御信号により制御され、演算処理手段２と前記パチンコ機とは交信可能に接続してある。演算処理手段２のアドレスポートにはアドレスデコーダ８が接続してある。
　　【００１６】
　制御信号監視手段は、アドレスデコーダ８および演算監視手段４とからなり、アドレスデコーダ８はアドレスポートから正しいアドレスデータが出力されたときに、演算処理が正しいことを表わす正否信号を発生させて演算監視手段４に入力する。この正否信号は単位当りのプログラムが実行される度に発生されるもので、前記正否信号の発生間隔は１０ｍｓ以内である。なお、この発生間隔は任意に変更することができる。また、前記正否信号はアドレスデコーダ８によって発生させること、およびアドレスデータの出力に基いて発生させることに限定されるものではない。
　　【００１７】
　演算監視手段４は前記正否信号が１０ｍｓより長い時間入力されないときのみ、演算処理手段２を初期化させるリセット信号を演算処理手段２のリセット端子１１に入力するものである。また、リセット端子１１には電源電圧監視手段５が接続してあり、電源電圧監視手段５は演算処理手段２の電源端子１２に供給される電源電圧が所定値から外れたときに、前記リセット信号を演算処理手段２のリセット端子１１に入力する。
　　【００１８】
　さらに、電源電圧監視手段５には、図示省略されたパワーオンリセット回路が内蔵されており、前記パチンコ機の各部に電源が投入されたときに、リセット信号を前記リセット端子１１に投入する。
　　【００１９】
　割込信号発生手段３はクロック発生回路９に接続されており、クロック発生回路９から入力される基本クロックを分周して前記演算処理を割込させる割込信号を所定周期（４．０９６ｍｓ）で発生させる。割込信号発生手段３は演算処理手段２の割込端子１３に接続してある。なお、前記割込信号と正否信号との発生周期は互いに関連性を持たない。
　　【００２０】
　つぎに、上記構成に係る本装置１によって前記パチンコ機の制御を以下に説明する。
　　【００２１】
　まず、本装置および前記パチンコ機の電源を投入すると、電源電圧監視手段５に内蔵されたパワーオンリセット回路が作動して、リセット信号をリセット端子１１に入力する。これにより、演算処理手段２は初期化されると同時に、演算処理手段２には前記基本クロックおよび割込信号が入力される。そして、演算処理手段２は前記割込信号をタイマクロックに使用することにより、前記パチンコ機の制御を開始する。
　　【００２２】
　なお、割込信号発生手段３は前記割込信号すなわちタイマクロックを、演算処理手段２に単位当りの前記演算（プログラム）処理時間と無関係な周期で入力するが、演算処理手段２は前記割込信号の入力によって、初期化がなされるのではなくプログラム実行の割込処理がなされる。
　　【００２３】
　このため、単位当りのプログラムに処理がなされている最中であっても、前記パチンコ機の制御には何ら支障はないので、プログラムの作成および当該プログラム処理時間は前記割込信号の周期に依存しない。同様に、プログラム処理時間を短縮するために、前記割込信号の周期を短くした場合にも、前記パチンコ機の制御に何ら支障を与えるものではない。
　　【００２４】
　つぎに、前記パチンコ機の制御開始に基いて、アドレスデコーダ８は演算監視手段４に前記正否信号を入力するので、演算監視手段４は演算処理手段２の演算処理を正常と判定し、リセット信号を発生させない。
　　【００２５】
　他方、演算監視手段４は前記正否信号が１０ｍｓより長い時間入力されないときに、演算処理手段２の演算処理を異常と判定し、リセット信号をリセット端子１１に入力する。このため、演算処理手段２は、周知のように当該リセット信号が電源投入時のものでなく、作動中のものであることを判定したのち、所定のリセット処理を演算処理手段２に施して初期化させる。
　　【００２６】
　また、電源電圧監視手段５は演算処理手段２の電源端子１２に供給される電源電圧が所定値から外れたとき、上記同様に前記リセット信号をリセット端子１１に入力し、演算処理手段２を初期化させる。
　　【００２７】
　上記実施例はパチンコ機を例にその制御装置の説明をしたが、パチンコ機のみに限定されるものではなく、マイクロコンピュータを制御装置に使用した遊技機器であれば、容易に当該発明を使用することができる。
　　【００２８】
　【発明の効果】
　本発明は以上のように構成したものなので、電源投入時と、演算処理不良および電圧降下に起因する誤動作が発生したときのみ、即座に演算処理手段を初期化して正常状態に復帰する。このため、演算処理手段が正常に動作している場合に初期化されないので、無駄な初期化処理がなくなる。
　　【００２９】
　さらに、従来は周期的になされる初期化間隔より短い時間で１サイクルを実行可能な制御プログラム作成しなければならなかったが、本願発明では、演算処理手段の初期化条件と、制御プログラム１サイクル分の実行に要する時間とは、無関係であるから、処理時間に関するプログラムの作成制限がなくなるので、制御プログラムの開発作業の能率低減を抑止できる。さらに、パチンコの稼動時に制御プログラムを実行する際には、従来のように周期的かつ強制的になされる演算処理手段の初期化によって細切れにならないので、制御プログラム実行の能率の低減を抑止する。
【図面の簡単な説明】
　【図１】
　本発明の要部の構成を表したブロック図である。
　【図２】
　従来の構成を表したブロック図である。
　【符号の説明】
　１　パチンコ機の制御装置
　２　演算処理手段
　４　演算監視手段
　８　アドレスデコーダ