(57)【要約】  一態様では、本発明は、デバイスを試験する際に使用する集積回路（ＩＣ）である。ＩＣは、出力及びピンを有するピンエレクトロニクス（ＰＥ）ドライバを備える。ＩＣはまた、ＰＥドライバの出力及びピンに接続されるバッファも備える。ピンにおいて測定される第１の電圧は、出力において測定される第２の電圧より大きい。ＩＣは、電圧源に接続される入力を有する第１の増幅器を備えてもよい。ＩＣはまた、ＰＥドライバの出力に接続される入力を有する第２の増幅器を備えてもよい。
2008525803.tif 000002
【特許請求の範囲】
【請求項１】
デバイスの試験に使用する集積回路（ＩＣ）であって、
出力を有するピンエレクトロニクス（ＰＥ）ドライバと、
ピンと、
前記ＰＥドライバの出力及び前記ピンに接続されるバッファと、
を備え、
前記ピンにおいて測定される第１の電圧は前記出力において測定される第２の電圧より大きい、ＩＣ。
【請求項２】
前記バッファは、電圧源に接続される入力を有する第１の増幅器を備える、請求項１に記載のＩＣ。
【請求項３】
前記電圧源は、前記ＰＥドライバによって使用される終端電圧に対応する、請求項２に記載のＩＣ。
【請求項４】
前記第１の増幅器は、１より大きい利得を有する、請求項２に記載のＩＣ。
【請求項５】
前記バッファは、前記ＰＥドライバの前記出力に接続される入力を有する第２の増幅器を備える、請求項２に記載のＩＣ。
【請求項６】
前記第２の増幅器は、約１の利得を有する、請求項５に記載のＩＣ。
【請求項７】
前記バッファは、第１のモードにおいて前記第１の増幅器と前記ピンとの間に第１の電気接続を確立し、第２のモードにおいて前記第２の増幅器と前記ピンとの間に第２の電気接続を確立するように構成される切換機構を備える、請求項５に記載のＩＣ。
【請求項８】
前記第１のモード及び前記第２のモードは相互に排他的である、請求項２に記載のＩＣ。
【請求項９】
前記ピンエレクトロニクスドライバはトライステートであり、イネーブル入力信号を含み、前記切換機構は、前記第１のモード又は前記第２のモードを確立するための入力信号を含み、前記切換機構の前記入力信号及び前記イネーブル入力信号は同一である、請求項７に記載のＩＣ。
【請求項１０】
前記切換機構は第１のスイッチ及び第２のスイッチを備える、請求項７に記載のＩＣ。
【請求項１１】
被試験デバイスとともに使用する自動試験装置（ＡＴＥ）であって、
第２の電圧を有する出力を有するピンエレクトロニクス（ＰＥ）ドライバと、
前記第２の電圧より大きい第１の電圧を有する高電圧ピンと、
前記ＰＥドライバの出力及び前記高電圧ピンに接続されるバッファと、
を備える集積回路（ＩＣ）、
を備えるＡＴＥ。
【請求項１２】
前記バッファは、
前記ＰＥドライバの出力に接続される入力を有する第１の増幅器と、
終端電圧に接続される入力を有する第２の増幅器と、
第１のモードにおいて前記第１の増幅器と前記高電圧ピンとの間に第１の電気接続を確立し、第２のモードにおいて前記第２の増幅器と前記高電圧ピンとの間に第２の電気接続を確立するように構成される切換機構と、
を備える、請求項１１に記載のＡＴＥ。
【請求項１３】
前記第１の増幅器は、約１の利得を有する、請求項１２に記載のＡＴＥ。
【請求項１４】
前記第２の増幅器は、１より大きい利得を有する、請求項１２に記載のＡＴＥ。
【請求項１５】
前記ピンエレクトロニクスドライバはトライステートであり、イネーブル入力信号を含み、前記切換機構は、前記第１のモード又は前記第２のモードを確立するための入力信号を含み、前記切換機構の前記入力信号及び前記イネーブル入力信号は同一である、請求項１２に記載のＡＴＥ。
【請求項１６】
デバイスを試験する方法であって、
ピンエレクトロニクスドライバの出力をバッファに接続し、
前記バッファをピンに接続し、
前記ピンにおいて前記ＰＥドライバの出力における第２の電圧より大きい第１の電圧を提供する、
ことを含む方法。
【請求項１７】
前記バッファは、
１の利得を有し、前記ＰＥドライバの前記出力に接続される入力を備える第１の増幅器と、
１より大きい利得を有し、電圧源に接続される入力を含む第２の増幅器と、
を備え、さらに、
第１のモード又は第２のモードを示す信号を受け取り、
前記第１のモードにおいて前記第１の増幅器と前記ピンとの間に第１の電気接続を確立し、
前記第２のモードにおいて前記第２の増幅器と前記ピンとの間に第２の電気接続を確立する、
ことを含む、請求項１６に記載の方法。
【請求項１８】
前記第１のモード及び前記第２のモードは相互に排他的である、請求項１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概括的にはデバイスの試験に関し、特にピンエレクトロニクスに関する。
【背景技術】
【０００２】
自動試験装置（ＡＴＥ）は、たとえば半導体、電子回路及びプリント回路基板アセンブリ等のデバイスを試験する、自動化された、通常はコンピュータにより作動される手法に関する。ピンエレクトロニクス（ＰＥ）は、一般に、ＡＴＥの一部である。ＰＥエレクトロニクスは、通常、ドライバ、比較器及び／又は被試験デバイス（ＤＵＴ）を試験するための能動負荷機能を提供する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
試験するデバイスによっては、ＰＥによって従来提供されてきた電圧より高い電圧が必要である。通常、ピンエレクトロニクスによって提供される電圧より高い電圧は、ＰＥの外部の基板によって提供される。本発明は、ＰＥを使用して単一集積回路（ＩＣ）又はチップに高電圧機能を提供する、回路及びコンピュータプログラム製品を含む方法及び装置を提供する。
【課題を解決するための手段】
【０００４】
一態様では、本発明は、デバイスを試験する際に使用する集積回路（ＩＣ）である。ＩＣは、出力を有するピンエレクトロニクス（ＰＥ）ドライバと、ピンと、ＰＥドライバの出力及びピンに接続されるバッファとを具備する。ピンにおいて測定される第１の電圧は出力において測定される第２の電圧より大きい。
【０００５】
別の態様では、本発明は、被試験デバイスとともに使用する自動試験装置（ＡＴＥ）である。自動試験装置は集積回路（ＩＣ）を備える。ＩＣは、第２の電圧を有する出力を有するピンエレクトロニクス（ＰＥ）ドライバと、第２の電圧より大きい第１の電圧を有する高電圧ピンと、ＰＥドライバの出力及び高電圧ピンに接続されるバッファとを備える集積回路（ＩＣ）を具備する。
【０００６】
上記の態様の１つ又は複数は、以下の特徴の１つ又は複数を有することができる。バッファは、電圧源に接続される入力を有する第１の増幅器を備える。電圧源は、ＰＥドライバによって使用される終端電圧に対応する。第１の増幅器の利得は、１より大きい利得を有する。バッファは、ＰＥドライバの出力に接続される入力を有する第２の増幅器を備える。第２の増幅器は、約１の利得を有する。バッファは、第１のモードにおいて第１の増幅器とピンとの間に第１の電気接続を確立し、第２のモードにおいて第２の増幅器とピンとの間に第２の電気接続を確立するように構成される切換（スイッチング）機構を備える。第１のモード及び第２のモードは相互に排他的である。ピンエレクトロニクスドライバはトライステートであり、イネーブル入力信号を含み、切換機構は、第１のモード又は第２のモードを確立するための入力信号を含む。この切換機構の入力信号及びイネーブル入力信号は同じである。切換機構は第１のスイッチ及び第２のスイッチを備える。
【０００７】
さらに別の態様では、本発明はデバイスを試験する方法である。本方法は、ピンエレクトロニクスドライバの出力をバッファに接続すること、バッファをピンに接続すること、及びピンにおいてＰＥドライバの出力における第２の電圧より大きい第１の電圧を提供することを含む。
【０００８】
この態様は、以下の特徴のうちの１つ又は複数を含むことができる。バッファは、１の利得を有し且つＰＥドライバの出力に接続される入力を備える第１の増幅器と、１より大きい利得を有し且つ電圧源に接続される入力を含む第２の増幅器とを備える。本方法は、第１のモード又は第２のモードを示す信号を受け取ること、第１のモードにおいて第１の増幅器とピンとの間に第１の電気接続を確立すること、及び、第２のモードにおいて第２の増幅器とピンとの間に第２の電気接続を確立することを含んでもよい。第１のモード及び第２のモードは相互に排他的であってもよい。
【０００９】
ここで説明するＰＥは、ＰＥと同じＩＣで高電圧（ＨＶ）機能を提供し、それにより基板空間及び設計コストを節約する。１つ又は複数の例の詳細を、添付図面及び以下の説明において示す。本発明のさらなる特徴、態様及び利点は、以下の説明、図面及び特許請求の範囲から明らかになるであろう。
【００１０】
異なる図の同様の参照符号は同様の要素を示す。
【発明を実施するための最良の形態】
【００１１】
図１を参照すると、半導体デバイス等の被試験デバイス（ＤＵＴ）１８を試験するシステム１０は、自動試験装置（ＡＴＥ）又は他の同様の試験装置等の試験装置１２を含む。試験装置１２を制御するために、システム１０は、ハードワイヤ接続１６によって試験装置１２とインタフェースするコンピュータシステム１４を含む。通常、コンピュータシステム１４は、ＤＵＴ１８を試験するルーチン及び機能の実行を開始するコマンドを試験装置１２に送出する。こうした試験ルーチンを実行することにより、試験信号の生成及びＤＵＴ１８への送信並びにＤＵＴからの応答の収集が開始される。システム１０によって、さまざまなタイプのＤＵＴを試験することができる。たとえば、ＤＵＴは、集積回路（ＩＣ）チップ（たとえば、メモリチップ、マイクロプロセッサ、アナログ−デジタル変換器、デジタル−アナログ変換器等）等の半導体デバイスであってもよい。
【００１２】
試験信号を供給するとともにＤＵＴから応答を収集するために、試験装置１２は、ＤＵＴ１８の内部回路のためのインタフェースを供給する１つ又は複数のコネクタピンに接続される。いくつかのＤＵＴを試験するために、たとえば６４個又は１２８個ほど（又はそれより多く）のコネクタピンを試験装置１２にインタフェースしてもよい。例示の目的で、この例では、半導体デバイスの試験装置１２は、ハードワイヤ接続によってＤＵＴ１８の１つのコネクタピンに接続される。導体２０（たとえばケーブル）がピン２２に接続され、ＤＵＴ１８の内部回路に試験信号（たとえば、ＰＭＵ試験信号、ＰＥ試験信号等）を伝送するために使用される。導体２０はまた、半導体デバイスの試験装置１２によって供給される試験信号に応じてピン２２における信号を検知する。たとえば、試験信号に応じてピン２２において電圧信号又は電流信号が検知され、分析のために導体２０によって試験装置１２に送出されてもよい。こうした単一ポート試験を、ＤＵＴ１８に含まれる他のピンに対しても行ってもよい。たとえば、試験装置１２は、他のピンに試験信号を供給し、導体（供給された信号を送出する）によって反射される関連信号を収集してもよい。反射信号を収集することにより、ピンの入力インピーダンスを、他の単一ポート試験量とともに特徴付けることができる。他の試験シナリオでは、ＤＵＴ１８にデジタル値を格納するために、デジタル信号を導体２０によってピン２２に送出してもよい。格納されると、ＤＵＴ１８にアクセスして、格納されたデジタル値を検索し導体２０によって試験装置１２に送出してもよい。そして、検索されたデジタル値を識別することにより、適切な値がＤＵＴ１８に格納されたか否かを判断してもよい。
【００１３】
１ポート測定を実施するとともに、半導体デバイスの試験装置１２により２ポート試験も実施してもよい。たとえば、試験信号を導体２０によってピン２２内に注入してもよく、ＤＵＴ１８の１つ又は複数の他のピンから応答信号を収集してもよい。この応答信号が半導体デバイスの試験装置１２に供給されることにより、こうした量が利得応答、位相応答及び他のスループット測定量として確定される。
【００１４】
図２も参照すると、１つのＤＵＴ（又は複数のＤＵＴ）の複数のコネクタピンから試験信号を送出するとともに収集するために、半導体デバイスの試験装置１２は、多数のピンと通信することができるインタフェースカード２４を含む。たとえば、インタフェースカード２４は、試験信号をたとえば３２個、６４個、１２８個のピンに送信してもよく、対応する応答を収集してもよい。ピンに対する各通信リンクは通常、チャネルと呼ばれ、多数のチャネルに試験信号を供給することにより、複数の試験を同時に行うことができるため、試験時間が短縮される。インタフェースカードに多くのチャネルを有するとともに、試験装置１２に複数のインタフェースカードを含むことにより、全体のチャネル数が増大し、それによりさらに試験時間が短縮される。この例では、複数のインタフェースカードが試験装置１２に実装され得ることを例示するために、２つの追加のインタフェースカード２６及び２８が図示されている。
【００１５】
各インタフェースカードは、特定の試験機能を実行する専用集積回路（ＩＣ）チップ（たとえば特定用途向け集積回路（ＡＳＩＣ））を含む。たとえば、インタフェースカード２４は、パラメトリック測定ユニット（ＰＭＵ）試験及びピンエレクトロニクス（ＰＥ）試験を実行するＩＣチップ３０を含む。ＩＣチップ３０は、それぞれ、ＰＭＵ試験を実行する回路を含むＰＭＵ段３２と、ＰＥ試験を実行する回路を含むＰＥ段３４とを有する。さらに、インタフェースカード２６及び２８は、それぞれ、ＰＭＵ回路及びＰＥ回路を含むＩＣチップ３６及び３８を含む。通常、ＰＭＵ試験は、ＤＵＴにＤＣ電圧信号又は電流信号を提供することにより入出力インピーダンス、電流漏れ及び他のタイプのＤＣ性能特性のような量を決定することを含む。ＰＥ試験は、ＡＣ試験信号及び波形をＤＵＴ（たとえばＤＵＴ１８）に送出すること、及びＤＵＴの性能をさらに特徴付けるために応答を収集することを含む。たとえば、ＩＣチップ３０は、ＤＵＴに格納されるために２値のベクトルを表すＡＣ試験信号を（ＤＵＴに）送信してもよい。格納されると、試験装置１２がＤＵＴにアクセスすることにより、正しい２値が格納されたか否かを判断する。デジタル信号は通常急峻な電圧遷移（変化）を含むため、ＩＣチップ３０のＰＥ段３４の回路は、ＰＭＵ段３２の回路に比べて比較的高速で動作する。
【００１６】
ＤＣ試験信号及びＡＣ試験信号と波形との両方をインタフェースカード２４からＤＵＴ１８に送るために、導電トレース４０が、ＩＣチップ３０を、インタフェースボードコネクタ４２に接続して、信号がインタフェースボード２４に且つインタフェースボード２４から伝送されるのを可能にする。インタフェースボードコネクタ４２はまた、インタフェースコネクタ４６に接続される導体４４にも接続され、信号が試験装置１２に且つ試験装置１２から伝送されるのを可能にする。この例では、導体２０が、試験装置１２とＤＵＴ１８のピン２２との間の双方向の信号伝達のためにインタフェースコネクタ４６に接続される。構成によっては、インタフェースデバイスを使用して、１つ又は複数の導体を試験装置１２からＤＵＴに接続してもよい。たとえば、ＤＵＴ（たとえばＤＵＴ１８）を、各ＤＵＴピンに容易にアクセス可能となるようにデバイスインタフェースボード（ＤＩＢ）に搭載してもよい。こうした構成では、試験信号をＤＵＴの適切なピン（複数可）（たとえばピン２２）に配置するために、導体２０をＤＩＢに接続してもよい。
【００１７】
この例では、導電トレース４０及び導体４４のみが、信号を送出し且つ収集するためにそれぞれＩＣチップ３０とインタフェースボード２４とを接続する。しかしながら、ＩＣチップ３０は（ＩＣチップ３６及び３８とともに）、通常、（ＤＩＢを介して）ＤＵＴに信号を提供し且つＤＵＴから信号を収集する複数の導電トレース及び対応する導体にそれぞれ接続される複数のピン（たとえば、８個、１６個等）を有する。さらに、構成によっては、試験装置１２は、インタフェースカード２４、２６及び２８によって提供されるチャネルを１つ又は複数の被試験デバイスにインタフェースするために２つ以上のＤＩＢに接続してもよい。
【００１８】
インタフェースカード２４、２６及び２８によって実行される試験を開始するとともに制御するために、試験装置１２は、試験信号を生成するとともにＤＵＴ応答を分析するための試験パラメータ（たとえば、試験信号電圧レベル、試験信号電流レベル、デジタル値等）を供給する、ＰＭＵ制御回路４８及びＰＥ制御回路５０を含む。試験装置１２は、コンピュータシステム１４が、試験装置１２によって実行される動作を制御することができるようにし、且つデータ（たとえば試験パラメータ、ＤＵＴ応答等）が試験装置１２とコンピュータシステム１４との間で伝達されるのをも可能にする、コンピュータインタフェース５２も含む。
【００１９】
図３Ａ及び図３Ｂを参照すると、ピンエレクトロニクス３４は、出力５５を有するピンエレクトロニクス（ＰＥ）ドライバ５４と、ＰＥドライバ５４の出力５５に接続されるバッファ５６と、ＰＥドライバの出力に接続される整合抵抗５８と、整合抵抗５８に接続される試験ピン６２と、バッファ５６に接続される高電圧ピン８２とを有する。ＰＥドライバ５４は、ＰＥドライバの動作を制御する入力信号、たとえば電圧ロー（ＶＬ）、電圧ハイ（ＶＨ）及び終端電圧（ＶＴＥＲＭ）を受け取る。後述するように、ＰＥ回路を使用して、高電圧ピン８２において高電圧を生成してもよい。本明細書では、「高電圧」という用語は、ＰＥドライバ５４の出力５５において提供されるものより高い電圧である電圧を意味する。
【００２０】
バッファ５６は、第１の増幅器６６、第２の増幅器７０及びスイッチング（切換）機構７４を有し、切換機構７４は、スイッチ７６ａ及びスイッチ７６ｂ並びに整合抵抗７８を有する。増幅器６６の入力はＶＴＥＲＭに接続され、増幅器６６の出力はスイッチ７６ａに接続される。ピンエレクトロニクスでＶＴＥＲＭ等の既存の電圧源を使用することにより、新たな電圧源を追加する必要がない。増幅器７０の入力はＰＥドライバ５４の出力５５に接続され、増幅器７０の出力はスイッチ７６ｂに接続される。
【００２１】
一実施形態では、増幅器６６は約２．３３の利得を有し、増幅器７０は１の利得を有し、整合抵抗７８は約５０オームである。ＰＥドライバ５４の出力５５における電圧は０ボルト〜６ボルトの範囲である。ＶＴＥＲＭは０ボルト〜６ボルトの範囲であり、高電圧ピン８２の電圧は０ボルト〜１４ボルトの範囲である。
【００２２】
第１のモード（図３Ａ）では、切換機構７４は開回路のスイッチ７６ａと閉回路のスイッチ７６ｂとを有する。切換機構７４は、入力信号ＳＩＮによって駆動されると、第２のモード（図３Ｂ）に遷移する。第２のモードは、閉回路のスイッチ７６ａと開回路のスイッチ７６ｂとを有する。入力信号ＳＩＮはまた、切換機構７４を第２のモードから第１のモードに遷移させることも可能である。
【００２３】
一実施形態では、スイッチ７６ａ及びスイッチ７６ｂは、スイッチ７６ａもスイッチ７６ｂも同じ瞬間に閉位置にないように、同時に移動する。このため、切換機構７４は、第１のモードか又は第２のモードのいずれかにある。
【００２４】
図４Ａは、第１のモードから第２のモードに遷移することによって高電圧を選択するソフトウェアを使用して高電圧機能を実装するプロセス１００を示すフローチャートである。プロセス１００は、高電圧ピン８２を高電圧に切り換える入力を受け取る（１０４）。プロセス１００は、スイッチ７６ａを閉じることにより増幅器６６をＨＶピンに接続する（１０８）。プロセス１００は、スイッチ７６ｂを開くことによりＰＥドライバ５４をＨＶ電圧ピン８２から分離、即ち切り離す（１１２）。
【００２５】
図４Ａ及び図４Ｂを参照すると、図４Ａを、ブロック１０８及びブロック１１２において反対の動作を実行することにより、第２のモードから第１のモードに遷移するように変更することができる。たとえば、プロセス２００は、高電圧ピン８２から高電圧を取り除く入力を受け取る（２０４）。プロセス２００は、スイッチ７６ａを開くことにより増幅器６６をＨＶピン８２から切り離す（２０８）。プロセス２００は、スイッチ７６ｂを閉じることによりＰＥドライバ５４をＨＶ電圧ピン８２に接続する（２１２）。
【００２６】
図５Ａ及び図５Ｂを参照すると、実施形態によっては、ＰＥドライバ５４を、ドライバ５４が電流及び／又は電圧を出力しないようにトライステートにすることができる。これに関して、ドライバ５４等のトライステート回路は、「イネーブル」入力と呼ばれる追加の入力９０を有する以外は、通常の回路と同様である。イネーブル入力が「０」である場合、トライステート回路は、対応する標準（非トライステート）回路のように作動する。イネーブル入力が「１」である場合、トライステート回路（この場合、ドライバ５４）の出力は、回路の残りの部分から切り離される。このため、この場合のように、ドライバ５４がトライステートである場合、その出力は抵抗５８及びバッファ５６から切り離され、ドライバ５４がピン６２及びピン８２に電流及び／又は電圧を供給しないようにされる。実施形態によっては、入力９０に信号ＳＩＮを結合してもよい。入力９０が「１」である場合、ＰＥドライバ５４は「オフ」であり、スイッチ７６ａは「閉」であり、スイッチ７６ｂは「開」である（図５Ａ参照）。イネーブル入力が「０」である場合、ＰＥドライバは「オン」であり、スイッチ７６ｂは「閉」であり、スイッチ７６ａは「開」である（図５Ｂ参照）。
【００２７】
本明細書において説明した試験装置は、上述したハードウェア及びソフトウェアとの使用に限定されない。試験装置を、デジタル電子回路で、若しくはコンピュータハードウェア、ファームウェア、ソフトウェア、又はそれらの組合せで実装することができる。
【００２８】
試験装置を、少なくとも部分的に、コンピュータプログラム製品、すなわち、データ処理装置、たとえばプログラマブルプロセッサ、１つのコンピュータ又は複数のコンピュータによって実行するため又はその動作を制御するために、情報担体において、たとえば機械可読記憶デバイスにおいて又は伝搬信号において、有形的に具現化されるコンピュータプログラムを介して、実装することができる。コンピュータプログラムを、コンパイル型言語又はインタプリタ型言語を含む任意の形態のプログラミング言語で書くことができ、且つ、スタンドアロンプログラムとして、又はモジュール、コンポーネント、サブルーチン若しくはコンピューティング環境で使用するために適した他のユニットとして等、任意の形態で配備することができる。コンピュータプログラムを、１つのコンピュータで実行されるように、若しくは１つのサイトで複数のコンピュータによって実行されるように、又は複数のサイトにわたって分散され通信ネットワークによって相互接続されるように配備することができる。
【００２９】
試験装置を実装することに関連する方法ステップを、試験装置の機能を実行する１つ又は複数のコンピュータプログラムを実行する１つ又は複数のプログラマブルプロセッサによって実行することができる。試験装置のすべて又は一部を、専用論理回路、たとえばＦＰＧＡ（フィールドプログラマブルゲートアレイ）及び／又はＡＳＩＣ（特定用途向け集積回路）として実装することができる。
【００３０】
コンピュータプログラムの実行に適したプロセッサは、たとえば、汎用マイクロプロセッサ及び専用マイクロプロセッサの両方、並びに任意の種類のデジタルコンピュータの任意の１つ又は複数のプロセッサを含む。一般に、プロセッサは、読み出し専用メモリ若しくはランダムアクセスメモリ又はその両方から命令及びデータを受け取る。コンピュータの要素には、命令を実行するプロセッサと、命令及びデータを格納する１つ又は複数のメモリデバイスとが含まれる。
【００３１】
プロセス１００及び２００は、本明細書で説明した特定の実施形態に限定されない。たとえば、プロセス１００及び２００は、図４Ａ及び図４Ｂの特定の処理順序には限定されない。むしろ、図４Ａ及び図４Ｂのブロックを、上述した結果を達成するために必要に応じて順序を変えるか又は取り除いてもよい。たとえば、プロセス１００におけるブロック１０８及び１１２並びにプロセス２００におけるブロック２１２及び２０８を、順序を変えるか又は同時に実行してもよい。
【００３２】
回路は、本明細書で説明した特定の例に限定されない。たとえば、この開示は自動試験装置内の回路について説明するが、本明細書で説明する回路を、ピンエレクトロニクスドライバによって提供される電圧より高い電圧を提供する高電圧ピンを必要とする任意の回路環境で使用してもよい。別の例では、増幅器６６に対し、ＩＣチップ３０上でＶＴＥＲＭとは別の電圧源によって電力を供給してもよい。
【００３３】
本明細書で説明した種々の実施形態の要素を結合することにより、特に上述していない他の実施形態を形成してもよい。本明細書で特に説明していない他の実施形態もまた、特許請求の範囲に含まれる。
【図面の簡単な説明】
【００３４】
【図１】デバイスを試験するシステムの概略図である。
【図２】試験装置の概略図である。
【図３Ａ】第１のモードにおいてピンエレクトロニクス（ＰＥ）を使用して高電圧機能を提供する集積回路図である。
【図３Ｂ】第２のモードにおいてピンエレクトロニクス（ＰＥ）を使用して高電圧機能を提供する集積回路図である。
【図４Ａ】ピンエレクトロニクスを使用して高電圧機能を実装するプロセスを示すフローチャートである。
【図４Ｂ】高電圧機能を停止させるプロセスを示すフローチャートである。
【図５Ａ】高電圧機能が使用可能であるトライステートＰＥドライバを有する集積回路図である。
【図５Ｂ】高電圧機能が使用不能であるトライステートＰＥドライバを有する集積回路図である。
【図１】
2008525803.tif 000003
【図２】
2008525803.tif 000004
【図３Ａ】
2008525803.tif 000005
【図３Ｂ】
2008525803.tif 000006
【図４Ａ】
2008525803.tif 000007
【図４Ｂ】
2008525803.tif 000008
【図５Ａ】
2008525803.tif 000009
【図５Ｂ】
2008525803.tif 000010
【国際調査報告】
2008525803.tif 000011