【事件の表示】
　特許第２５５６９５４号「遊技機」の特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　特許第２５５６９５４号の特許を取り消す。
【理　由】
１．手続の経緯
　本件特許第２５５６９５４号の発明についての出願は、平成６年５月９日（原出願日は、昭和６０年５月１４日。）に出願され、平成８年９月５日にその発明について特許の設定登録がなされ、その後、大坪隆司より特許異議の申立てがなされ、平成９年９月３０日付けで取消理由通知がなされ、その指定期間内である平成９年１２月１９日に訂正請求がなされ、これに対して、平成１１年６月１日付けで訂正拒絶理由を通知し、期間を指定して意見書を提出する機会を与えたが、特許権者からは何らの応答もなく、さらに、平成１１年１１月８日付けで再度、取消理由を通知し、期間を指定して意見書を提出する機会を与えたが、特許権者からは何らの応答もないものである。
２．訂正の適否
（１）訂正明細書に係る発明
　訂正明細書に係る発明の要旨は、訂正明細書及び図面からみて、訂正明細書の特許請求の範囲の請求項１に記載された、以下のとおりのものである。
「マイクロ・コンピュータと、少なくともＲＡＭ（ランダム・アクセス・メモリ）およびＲＯＭ（リード・オンリ・メモリ）を含む周辺装置とによって構成される遊技機の制御装置であって、
　上記マイクロ・コンピュータを一定周期ごとにリセットさせる信号を発生するリセット信号発生手段と、
　上記ＲＡＭ内に設定された特定領域に、予め定められた所定の固定値を電源投入時に設定し、上記リセットごとに再開される処理の初期にて、上記設定された所定の固定値を判定することに基づいて異常状態の発生を判定する手段とを備え、
　上記リセット信号発生手段から発せられるリセット信号の周期が、上記マイクロ・コンピュータがプログラムを一通り実行するのに要する処理時間よりも長く設定されているとともに、上記マイクロ・コンピュータは、そのリセット回数を計数することによりタイマー処理を行ない上記リセット信号の周期の整数倍に設定された時間を計時するタイマー手段を備えていることを特徴とする遊技機。」
（２）引用刊行物記載の発明
　刊行物１：特開昭５９−２００６７４号公報
　刊行物１には、「第２図はパチンコ機に内蔵された制御装置の電気ブロツク回路図を示し、・・・リセツト回路１６はクロツク回路１５からのパルス信号を入力し、同パルス信号に基づいて４．２ｍ秒毎にリセツト信号ＳＧ５を次段の制御回路１４に出力する。・・・制御回路１４は中央処理装置（ＣＰＵ）であつて、・・・演算処理動作を行う。読出し専用メモリ（以下ＲＯＭという）１８は制御プログラムが記憶されている。読出し及び書替え可能なメモリ（以下ＲＡＭという）１９は・・・動作プログラムを記憶するプログラム記憶領域（・・・）と・・・各種データを記憶するデータ記憶領域（・・・）とで構成されている。」（公報第２頁右上欄１３行〜右下欄１５行）、「今、電源を投入すると、制御回路１４は第９図に示すフローチャートに従つて動作を開始する。制御回路１４はＲＡＭ１９の８００，８０１番地に本実施例の場合「０５ＡＨ」の内容のスタートデータ（・・・）が、又８１Ｃ，８１Ｄ番地に本実施例の場合「０Ａ５Ｈ 」の内容のエンドデータ（・・・）がそれぞれ書込まれているかどうか判定（スタートエンドデータチエツク）する。そして、この場合電源投入時においては前記各番地にはなにも書込まれていないので、制御回路１４は次にＢＥ０，ＢＥ１番地に本実施例の場合「０５ＡＨ」の内容のバツクアツプ２スタートデータ（・・・）が書込まれているかどうか判定（・・・）する。そして、前記と同様に書込まれていないので、制御回路１４は次に９８０，９８１番地に本実施例の場合「０５ＡＨ」の内容のバツクアツプスタートデータ（・・・）が書込まれているかどうか判定（・・・）する。そして、前記と同様に書込まれていないので、制御回路１４はメインデータを初期設定するルーチン（初期設定ルーチン）に移る。」（公報第３頁右上欄７行〜左下欄８行）、「チエツクサム算出及びストアルーチンに移ると、制御回路１４はまずメイン記憶領域（８０２番地〜８０Ｆ番地）の各データ値を加算し、その加算値（チエツクサム）をＲＡＭ１９の８１０，８１１番地にチエツクサムデータ（・・・）としてストアする。次に制御回路１４はスタート及びエンドデータセツトルーチンすなわち、前記８００，８０１番地に「０５ＡＨ」の内容のスタートデータを、又前記８１Ｃ，８１Ｄ番地に「０Ａ５Ｈ」の内容のエンドデータをそれぞれ書込み処理した後、バツクアツプデータ作成ルーチンを実行する。そして、バツクアツプデータ作成ルーチンにおいて、制御回路１４は９８０，９８１番地に前記８００，８０１番地のスタートデータをバツクアツプスタートデータ（・・・）として、又９８２番地〜９８Ｆ番地のバツクアツプデータ記憶領域に８０２番地〜８０Ｆ番地のメインデータをバツクアツプデータ（・・・）として、さらに９８２，９８３番地に前記８１Ｃ，８１Ｄ番地のチエツクサムデータをバツクアツプチエツクサムデータ（・・・）として書込み処理を行う。次に制御回路１４は次にバツクアツプ２データ作成ルーチンを実行し、ＢＥ０，ＢＥ１番地に前記８００，８０１番地のスタートデータをバツクアツプ２スタートデータ（・・・）として、又第２のバツクアツプデータ記憶領域のＢＥ２番地〜ＢＥＦ番地に８０２番地〜８０Ｆ番地のメインデー��をバツクアツプ２データ（・・・）として、さらにＢＦ０，ＢＦ１番地に８１Ｃ，８１Ｄ番地のチエツクサムデータをバツクアツプ２チエツクサムデータ（・・・）として書込み処理した後、前記リセツト回路１６からリセツト信号ＳＧ５が入力されるまで次の動作を停止する。やがて、電源投入と同時に動作するクロツク回路１５とともに動作を開始しているリセツト回路１６から最初のリセツト信号ＳＧ５が出力されると、制御回路１４は再びリセツトし、再び前記スタートエンドチエツクを行い、この場合すでにスタートデータ及びエンドデータがそれぞれストアされているため、次に前記したチエツクサムデータが正しいかどうかの判定（チエツクサムチエツク）を行う。このチエツクサムチエツクはＲＡＭ１９の８０２番地〜８０Ｆ番地の各データ値を加算し、その値が８１０，８１１番地のチエツクサムデータと一致するかどうかチエツクする。そして、一致する場合には後記するスタート及びエンドデータクリアルーチンに移り、反対に何らかの原因（・・・）でＲＡＭ１９のメインデータの内容が壊れて一致しない場合には前記バツクアツプ２スタートデータチエツクを行う。そして、この場合、前記したようにすでにＢＥ０，ＢＥ１番地に「０５ＡＨ」の内容のバツクアツプ２スタートデータがストアされているため、制御回路１４は次に前記したバツクアツプ２データが正しいかどうかの判定（バツクアツプ２チエツクサムチエツク）を行う。」（公報第４頁左上欄３行〜右下欄１行）、「制御回路１４はリセツト回路１６からのリセツト信号ＳＧ５が入力されると前記処理動作を行なつている途中であつても、リセツトされ再び初めから処理動作が行われるので前記処理動作はリセツト信号ＳＧ５が出力され次のリセツト信号ＳＧ５が出力される間に全て終了するようになつている。」（公報第５頁左上欄１５行〜右上欄１行）、「次に制御回路１４はタイマ値算出処理を行い、８０４，８０５番地の第１のタイマデータ（・・・）の内容に４．２ｍ secごとに「−１」を、又８０２，８０３番地の第２タイマデータ（・・・）の内容に１０７２．２（＝４．２ｍ sec×２５６）ｍ secごとに「−１」を加算する。この第１及び第２タイマデータによつて２７５（＝１０７２．２ｍ sec×２５６）secまでの時間が設定でき、フイーバ以外の中央ポケツト５の開閉扉５ａの開口時間（６秒）、フィーバー中における中央ポケツト５の開閉扉５ａの開口時間（３０秒）、連続してＧＯチヤツカー６に入賞があつた場合における開閉扉５ａが閉じてからＬＥＤ３ａ〜３ｄの数字が回り出す時間（２秒）及びＧＯチヤツカー４ａ〜４ｃに入賞があつてＬＥＤ３ａ〜３ｄの数字が回り出し、前記押ボタンスイツチ７が押されなかつた時の自動的に数字が止まるまでの時間（１２秒）等を設定する場合に用いられる。」（公報第５頁右上欄８行〜左下欄６行）と記載されており、かかる記載を含む公報の記載から、刊行物１には以下の発明が記載されているものと認める。
「制御回路と、少なくともＲＡＭおよびＲＯＭを含む回路とによって構成されるパチンコ機の制御装置であって、上記制御回路を４．２ｍ secごとにリセットさせる信号を発生させるリセット回路と、上記ＲＡＭ内に設定された番地（８００，８０１番地等）に、予め定められたデータ（０５ＡＨ，０Ａ５Ｈ）を電源投入時に設定するとともに、ＲＡＭの特定の記憶領域（８０２番地〜８０Ｆ番地等）の値を加算して記憶し、上記リセットごとに再開される処理の初期にて、上記設定されたデータ及び記憶された加算値を判定することに基づいてＲＡＭのメインデータが壊れていないか判定する手段とを備え、処理動作はリセット信号が出力され次のリセット信号が出力される間に全て終了するようになっているとともに、上記制御回路は、第１のタイマデータの内容に４．２ｍ secごとに「−１」を、第２タイマデータの内容に１０７２．２（＝４．２ｍ sec ×２５６）ｍ secごとに「−１」を加算し、この第１及び第２タイマデータによつて２７５（＝１０７２．２ｍ sec×２５６）secまでの時間を設定するタイマ値算出処理を行うことを特徴とするパチンコ機。」
（３）対比・判断
　訂正明細書に係る発明と刊行物１に記載された発明とを比較すると、刊行物１に記載された発明における「制御回路」、「少なくともＲＡＭおよびＲＯＭを含む回路」、「パチンコ機」、「４．２ｍ secごとに 」、「リセット回路」、「ＲＡＭ内に設定された番地」、「予め定められたデータ」、「ＲＡＭのメインデータが壊れていないか」、「処理動作はリセット信号が出力され次のリセット信号が出力される間に全て終了するようになっている」、「上記制御回路は、第１のタイマデータの内容に４．２ｍ secごとに「−１」を、第２タイマデータの内容に １０７２．２（＝４．２ｍ sec×２５６）ｍ secごとに「−１」を加算し、この第１及び第２タイマデータによつて２７５（＝１０７２．２ｍ sec×２５　６）secまでの時間を設定するタイマ値算出処理を行う」は、訂正明細書に係る発明における「マイクロ・コンピュータ」「少なくともＲＡＭおよびＲＯＭを含む周辺装置」、「遊技機」、「一定周期ごとに」、「リセット信号発生手段」、「ＲＡＭ内に設定された特定領域」、「予め定められた所定の固定値」、「異常状態の発生」、「リセット信号発生手段から発せられるリセット信号の周期が、マイクロ・コンピュータがプログラムを一通り実行するのに要する時間よりも長く設定されている」「マイクロ・コンピュータは、そのリセット回数を計数することによりタイマー処理を行い時間を計時するタイマー手段を備えている」に相当することから、両者は、
「マイクロ・コンピュータと、少なくともＲＡＭ（ランダム・アクセス・メモリ）およびＲＯＭ（リード・オンリ・メモリ）を含む周辺装置とによって構成される遊技機の制御装置であって、
　上記マイクロ・コンピュータを一定周期ごとにリセットさせる信号を発生するリセット信号発生手段と、
　上記ＲＡＭ内に設定された特定領域に、予め定められた所定値を設定し、上記リセットごとに再開される処理の初期にて、上記設定された所定値を判定することに基づいて異常状態の発生を判定する手段とを備え、
　上記リセット信号発生手段から発せられるリセット信号の周期が、上記マイクロ・コンピュータがプログラムを一通り実行するのに要する処理時間よりも長く設定されているとともに、上記マイクロ・コンピュータは、そのリセット回数を計数することによりタイマー処理を行ない時間を計時するタイマー手段を備えていることを特徴とする遊技機。」の点で一致し、以下の点で相違する。
（ａ）相違点１
　異常状態の発生を判定する手段が、訂正明細書に係る発明では、所定の固定値を電源投入時に設定し、リセットごとに再開される処理の初期にて、設定された所定の固定値を判定するものであるのに対し、刊行物１に記載された発明では、所定の固定値を電源投入時に設定するとともに、ＲＡＭの特定の記憶領域の値を加算して記憶し、リセットごとに再開される処理の初期にて、設定された所定の固定値及び記憶された加算値を判定するものである点。
（ｂ）相違点２
　タイマー手段が、訂正明細書に係る発明では、リセット周期の整数倍に設定された時間を計時するものであるのに対し、刊行物１に記載された発明では、かかる点が明確でない点。
　しかしながら、相違点１については、異常状態の検知を、電源投入時に設定した固定値のみを用いて行うか、当該固定値に加えて、ＲＡＭの特定領域の値の加算値を用いて行うかは、設計上の選択事項に過ぎないことと認められ、また、相違点２については、リセット回数を計数することによりタイマー処理を行い時間を計時する場合に、訂正明細書に係る発明のようにリセット周期の整数倍に設定された時間を計時するように構成することは刊行物１に記載された発明から当業者が容易になし得ることと認められる。
（４）むすび
　したがって、訂正明細書に係る発明は．刊行物１に記載された発明に基づいて当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　以上のとおりであるから、上記訂正は、平成６年改正法附則第６条第１項の規定によりなお従前の例によるとされる、特許法第１２０条の４第３項において準用する平成６年改正法による改正前の特許法第１２６条第３項の規定に適合しないので、当該訂正は認められない。
３．特許異議の申立てについての判断
（１）本件発明
　本件特許第２５５６９５４号に関する平成９年１２月１９日付け訂正請求は、上記２「訂正の適否」で述べたように、当該訂正は認められない。
　したがって、本件発明の要旨は、明細書及び図面の記載からみて、特許明細書の特許請求の範囲に記載されたとおりのものであり、その第１項は以下のとおりである。
「マイクロ・コンピュータとその周辺装置とによって構成される制御装置を有する遊技機であって、上記マイクロ・コンピュータを一定周期ごとにリセットさせる信号を発生するリセット信号発生手段を備え、このリセット信号発生手段から発せられるリセット信号の周期が、上記マイクロ・コンピュータがプログラムを一通り実行するのに要する処理時間よりも長く設定されているとともに、上記マイクロ・コンピュータは、そのリセット回数を計数することによりタイマー処理を行ない上記リセット信号の周期の整数倍に設定された時間を計時するタイマー手段を備えていることを特徴とする遊技機。」
（２） 特許法第２９条第２項違反について
　当審が通知した平成１１年１１月８日付けの取消理由において引用した刊行物１（特開昭５９−２００６７４号公報）には、上記２．（２）に示した記載を含む公報の記載から、刊行物１には以下の発明が記載されているものと認める。
「制御回路と、ＲＡＭおよびＲＯＭを含む回路とによって構成される制御装置を有するパチンコ機であって、上記制御回路を４．２ ｍ secごとにリセットさせる信号を発生させるリセット回路を備え、処理動作はリセット信号が出力され次のリセット信号が出力される間に全て終了するようになっているとともに、上記制御回路は、第１のタイマデータの内容に４．２ ｍ secごとに「−１」を、第２タイマデータの内容に１０７２．２（＝４．２ｍ sec×２５６）ｍ secごとに「−１」を加算し、この第１及び第２タイマデータによって２７５（＝１０７２．２ｍ sec×２５６）secまでの時間を設定するタイマ値算出処理を行うことを特徴とするパチンコ機。」
　本件発明と刊行物１に記載された発明とを比較すると、刊行物１に記載された発明における「制御回路」、「ＲＡＭおよびＲＯＭを含む回路」、「パチンコ機」、「４．２ｍ secごとに」、「リセット回路」、「処理動作はリセット信号が出力され次のリセット信号が出力される間に全て終了するようになっている」、「上記制御回路は、第１のタイマデータの内容に４．２ ｍ secごとに「−１」を、第２タイマデータの内容に１０７２．２（＝４．２ｍ sec×２５６）ｍ secごとに「−１」を加算し、この第１及び第２タイマデータによって２７５（＝１０７２．２ｍ sec×２５６）secまでの時間を設定するタイマ値算出処理を行う」は、本件発明における「マイクロ・コンピュータ」「その周辺装置」、「遊技機」、「一定周期ごとに」、「リセット信号発生手段」、「リセット信号発生手段から発せられるリセット信号の周期が、マイクロ・コンピュータがプログラムを一通り実行するのに要する時間よりも長く設定されている」「マイクロ・コンピュータは、そのリセット回数を計数することによりタイマー処理を行い時間を計時するタイマー手段を備えている」、にそれぞれ相当することから、両者は、
「マイクロ・コンピュータとその周辺装置とによって構成される制御装置を有する遊技機であって、上記マイクロ・コンピュータを一定周期ごとにリセットさせる信号を発生するリセツト信号発生手段を備え、上記リセット信号発生手段から発せられるリセット信号の周期が、上記マイクロ・コンピュータがプログラムを一通り実行するのに要する処理時間よりも長く設定されているとともに、上記マイクロ・コンピュータは、そのリセット回数を計数することによりタイマー処理を行ない時間を計時するタイマー手段を備えていることを特徴とする遊技機。」の点で一致し、以下の点で相違する。
［相違点］タイマー手段が、本件発明では、リセット周期の整数倍に設定された時間を計時するものであるのに対し、刊行物１に記載された発明では、かかる点が明確でない点。
　しかしながら、当該相違点については、リセット回数を計数することによりタイマー処理を行い時間を計時する場合に、本件発明のようにリセット周期の整数倍に設定された時間を計時するように構成することは刊行物１に記載された発明から当業者が容易になし得ることと認められる。
　したがって、本件発明は、刊行物１に記載された発明に基づいて当業者が容易に発明をすることができたものであり、本件発明の特許は特許法第２９条第２項の規定に違反してなされたものである。
（３）むすび
　以上のとおりであるから、本件発明は、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本件発明についての特許は拒絶の査定をしなければならない特許出願に対してされたものと認める。
　よって、平成６年改正法附則第１４条の規定に基づく、特許法等の一部を改正する法律の施行に伴う経過措置を定める政令（平成７年政令第２０５号）第４条第２項の規定により、上記のとおり決定する。
【異議決定日】
平成１２年８月２３日（２０００．８．２３）