(57)【要約】  ここに記載されているのは、半導体素子およびこのような半導体素子を作製する方法であり、ここでこの半導体素子は、温度に大きく依存する抵抗特性を有する。この抵抗特性は、この半導体素子の独特の多層構造によって得られる。ここでは１つの層を構成して、例えば、ｎドーピングされた領域に複数のｐドーピングされた領域が設けられるようし、これらの領域の一方の側をメタライゼーション層によって短絡する。この半導体素子は、例えば電流ピークを低減するために使用することができ、この場合にこの半導体素子は導体に組み込まれる。この半導体素子は冷たい状態では高い抵抗を有する。この高い抵抗は、電流が流れることによって半導体素子が暖まった後は格段に小さくなる。
2008516436.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子であって、
該半導体素子は、高濃度にドーピングされた基板（１）を有しており、
該基板は、一方の主面にメタライゼーション部（２）を有しており、また他方の主面が、低濃度にドーピングされかつ同じ導電形を有するゾーン（３）に接続されており、
前記半導体素子はさらに、同じ導電形で一層高濃度にドーピングされた別の層（４）と、当該半導体素子の別の主面を形成するメタライゼーション部（５）とを有している形式の半導体素子において、
前記ゾーン（４）の部分領域に反対の導電形の領域（６）が入れられており、
前記の半導体基体の第２の主面に生じる、ゾーン（４）とゾーン（６）との間のｐｎ接合部が前記メタライゼーション（５）によって短絡されていることを特徴とする
半導体素子。
【請求項２】
前記基板（１）は、アンチモンまたはヒ素がドーピングされたシリコンからなり、またこれによってｎ導電形である、
請求項１に記載の半導体素子。
【請求項３】
前記ゾーン（３）は、エピタキシでデポジッドされておりかつリンがドーピングされたシリコンからなり、これによって同様にｎ導電形である、
請求項１または２に記載の半導体素子。
【請求項４】
前記ゾーン（４）は、段階付けされた不純物プロフィールを有する、
請求項１から３までのいずれか１項に記載の半導体素子。
【請求項５】
前記ゾーン（４）は、種々異なるイオン、例えばＡｓイオンおよびＰイオンを有し、
該イオンはゾーン（４）の異なる領域にある、
請求項４に記載の半導体素子。
【請求項６】
前記の金属端子（２），（５）の１つまたは両方は、半導体基板の主面全面に被着されている、
請求項１から５までのいずれか１項に記載の半導体素子。
【請求項７】
前記の金属端子ははんだ付け可能である、
請求項５に記載の半導体素子。
【請求項８】
前記の種々異なる領域を有する半導体チップないしは基板はケーシングに設けられており、
該チップの両側に熱的および電気的に作用する、例えば銅の形態の質量体が設けられている、
請求項１から７までのいずれか１項に記載の半導体素子。
【請求項９】
前記半導体素子の抵抗は、温度依存性であり、また調整可能な温度領域にて大きく変化する、
請求項１から８までのいずれか１項に記載の半導体素子。
【請求項１０】
前記の半導体素子の抵抗は、ドーピングプロフィールの選択によって、および／または半導体素子の幾何学形状の選択によって調整される、
請求項１から９までのいずれか１項に記載の半導体素子。
【請求項１１】
前記の抵抗が大きな変化を有する温度領域は、ドーピングプロフィールの選択によって、および／または半導体素子の幾何学形状の選択によって調整される、
請求項９から１１までのいずれか１項に記載の半導体素子。
【請求項１２】
前記半導体素子は、温度依存性のスイッチとして使用される、
請求項１から１１までのいずれか１項に記載の半導体素子。
【請求項１３】
前記のスイッチ温度は、ドーピングプロフィールの選択によって、および／または半導体素子の幾何学形状の選択によって調整され、
前記のスイッチ温度は、前の抵抗の大きな変化が発生する温度である、
請求項１１に記載の半導体素子。
【請求項１４】
前記のスイッチ温度に達するまでの時間は、素子のあらかじめ設定可能な熱時定数の調整によって決定される、
請求項１から１３までのいずれか１項に記載の半導体素子。
【請求項１５】
前記半導体素子を、温度依存性の電流制限部として使用する、
請求項１から１４までのいずれか１項に記載の半導体素子。
【請求項１６】
半導体素子を作製する方法において、
例えばアンチモンまたはヒ素がドーピングされたシリコンからなる高濃度にドーピングされた基板（１）に、エピタキシでデポジットし低濃度にドーピングした同じ導電形のゾーン（３）を被着し、
ヒ素およびリンの全面打込みによって、同じ導電形のゾーン（４）を形成し、
該ゾーン（４）の部分領域に逆の導電形の領域（６）を入れ、
２つの主面に１つずつのメタライゼーション部（２），（５）を設け、
該メタライゼーション部（５）によって、前記のゾーン（４）とゾーン（６）との間に発生したｐｎ接合部を短絡する、
請求項１から１５までのいずれか１項に記載の半導体素子を作製する方法。
【請求項１７】
前記のゾーン（４）に、段階付けした不純物プロフィールを形成する、
請求項１６に記載の半導体素子作製方法。
【請求項１８】
前記の段階付けした不純物プロフィールを、種々異なる種類のイオンおよび種々異なるエネルギーのイオン打込みによって、例えば低エネルギーの浅いヒ素打込みとして、また高エネルギーの深いリン打込みとして作製する、
請求項１７に記載の半導体素子作製方法。
【請求項１９】
前記のイオン打込みの後、アニーリングステップを行って、
少なくとも当該のアニーリングステップの後、ゾーン（６）におけるホウ素イオンの進入深さを前記のゾーン（４）のヒ素イオンとリンイオンとの間にする、
請求項１８に記載の方法。
【請求項２０】
前記基板（１）は半導体チップであり、
該半導体チップを、完成してソーイングした後、ケーシングに取り付け、
該ケーシングは、当該チップの上側および下側に例えば銅製の十分な熱質量体を含む、
請求項１６から１９までのいずれか１項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、請求項１の特徴部分に記載された特徴的構成を有する半導体素子に関し、殊に電流制限に使用可能な温度依存性の抵抗を有する、温度依存形の半導体スイッチに関する。
【０００２】
従来技術
電気技術的上の多くの適用において、回路を流れる電流を最大値に制限することが必要である。殊に、主に誘導性の消費装置をスイッチオンする際に発生する電流のいわゆるスイッチオンピークは、ふつう最大値に制限しなければならない。このことは殊に自動車の車載電源に当てはまることであり、ここでは例えばスタータは、高いインダクタンスを有する極めて低抵抗の負荷であり、この負荷は、始動過程の開始時にスイッチオンすると、電流ピークを発生させ、ひいては車載電源の電圧の落ち込みを発生させる。この電流ピークを制限できる場合には、車載電源における電圧の落ち込みも少なくなる。車両のスタータを始動させる際には電流ピークが終了した後、すなわち約１００ミリ秒後、できる限り、上記の電流制限が引き続いて作用しないようにして、流れる電流が不必要に減少しないようにしたい。
【０００３】
大きな電流ピークの制限は、例えば、パワーエレクトロニクス素子を使用することによって実現することができる。電流制限のためにＮＴＣ抵抗、すなわち負の温度係数を有する抵抗を、消費装置に至る線路に、例えばスタータ用の給電線路に使用する提案も行われている。このようなＮＴＣ抵抗によって、スイッチオン過程に発生する電流ピークが制限されるのは、冷えた構成部品の抵抗は比較的高いからである。電流が流れる際にＮＴＣ抵抗において変換される電気出力によってこのＮＴＣ抵抗が暖められる場合、ＮＴＣ抵抗の値が減少して、消費装置を流れる電流の減少は小さくなる。DE 41 22 252A1には、車両のスタータに対して上記のように電流制限を行うことが記載されており、ここでは抵抗の負の温度係数を利用して、冷えた状態において電流ピークが減衰され、暖まった状態において電流が良好に導通される。
【０００４】
公開されていない国際特許DE 2004/00 07 76において提案されているのは、低濃度にドーピングしたシリコンを有するシリコン抵抗によって構成される抵抗をスタータ線路に組み込むことである。この抵抗は、温度が高くなって固有伝導に到達することによってその値が変化し、これによって抵抗値の格段に小さくなる。スタータ線路のこのような抵抗によって保証されるのは、抵抗が冷たい場合にスタータ電流が制限されて、このスタータのスイッチオン時に発生する電流ピークが減衰され、その一方でこの抵抗を流れる電流によってこれが暖まった後、抵抗値が減少して、流れる電流がわずかにしか減少しないようになることである。
【０００５】
負の温度係数を有するシリコン製の温度依存性抵抗（ＮＴＣ抵抗）の欠点は、ｃｍ2当たり1014程度のドーピングを使用した場合に約３００℃になってはじめて室温よりも格段に低い抵抗値が観察されることである。しかしながらこのような温度の定期的な始動により、構造および接続技術に極めて大きな要求が課される。シリコンを格段に低濃度にドーピングすると、抵抗が所定の抵抗値を示すのに必要な面積が極めて大きくなり、および／または層厚が極めて小さくなってしまう。
【０００６】
発明の利点
これに対して請求項１の特徴部分に記載した特徴的構成を有する本発明の半導体部材は、抵抗の値が減少する温度を広い範囲において任意に変化させることができ、ひいては低減させることもできる。このことは、所定の温度において抵抗値を可変に構成できることも意味する。この利点は、ｐドーピングした島をｎ導電形シリコンに入れることによって、抵抗値が変化する温度を、殊にこれが減少する温度を変化させることによって達成される。殊に有利にも、ドーピングプロフィールおよび幾何学形状を介して上記の抵抗の値ないしは大きさを任意に変更することができる。これによって、あらかじめ設定可能な所望の抵抗を調整することができ、また所定の温度依存の抵抗値経過さえも調整することができる。
【０００７】
本発明の別の利点は、従属請求項に記載された手段によって得られる。ここで有利には本発明による素子を構成して、この素子がスイッチの特性を有するようにし、例えば温度依存のスイッチング条件に達した場合に半導体素子の抵抗が、時間について極めて高速に変化するようにする。その他の点では条件が保持されている場合、スイッチオンまでのこの時間は、取り付け条件に依存し、例えば熱容量および熱抵抗に依存する。抵抗の抵抗値に対するこのような温度特性および／または時間特性は、公知の素子では、同様にいわゆるＤＩＡＣによって得られる。しかしながらこのようなＤＩＡＣは、対称的な特性曲線を有しており、所定の電圧を上回った際にスイッチオンする一方で、この電圧以下では遮断し、これによって有限の抵抗値を有する抵抗の本来の特性を示さないのである。
【０００８】
請求項１から１５の特徴部分に記載された特徴的構成を有する半導体素子を作製する本発明の請求項１６から２０の方法により、半導体技術において公知の手段ないしは技術を用いて、この半導体素子を高い信頼性でかつ障害なしに作製することができる。
【０００９】
図面
本発明の実施例を図面に示し、以下の説明において詳述する。ここで
図１は、本発明の半導体素子の概略断面図を示しており、
図２は、この素子のさまざまな温度における電流と電圧との間の関係を示す特性曲線を示している。
【００１０】
実施例の説明
図１には本発明の半導体素子の実施例が断面図で略示されている。ここでこの半導体素子は高濃度にドーピングされた基板１からなり、この基板は、図１では下側になる主面に金属端子２を有する。高濃度にドーピングされた基板１の上には、上側の主面全面に被着されかつ低濃度にドーピングされた同じ導電形のゾーン３が被着されている。同じ導電形ではあるが一層高濃度にドーピングされかつ全面に入れられた別のゾーン４が、ゾーン３に続いている。同様に全面に被着された第２金属端子５がこの半導体素子の境界をなしている。
【００１１】
上記の比較的高濃度にドーピングされたゾーン４には、逆の導電形の部分領域形の領域６が収容されている。この半導体基体の（図１において）上側の主面において、ゾーン４と６との間に発生するｐｎ接合部は、メタライゼーション部５によって短絡されている。
【００１２】
高濃度にドーピングされた基板１は、例えばアンチモンまたは有利にはヒ素がドーピングされたシリコンからなる。ゾーン３は、例えば、エピタキシでデポジットされリンをドーピングしたシリコンからなる。ゾーン４は、例えば段階付けられた不純物プロフィールを有しており、この不純物プロフィールは、種々異なるイオン種およびエネルギーを有する２つのイオン打込みによって形成される。低エネルギーの浅いヒ素打込みおよび高エネルギーの比較的深いリン打込みが有利である。
【００１３】
ゾーン６は、例えば、ホトリソグラフによって斑点状またはストライプ状の領域に制限され、ホウ素打込みによって定められる。上記の打込みの後、アニーリングステップを実行する。このアニーリングステップの後、ゾーン６におけるホウ素イオンの進入深さは、ゾーン４のヒ素イオンとリンイオンとの間になる。２つの金属端子２および５はこの実施例においてウェハの下面および上面全面に被着されておりかつはんだ付け可能である。これによってこの半導体素子を電流回路に取り付けることができる。ここでこれは、上側の層および下側の層においてそれぞれ導体をはんだ付けすることによって行われる。電圧を加えることによって電流Iが流れ、この半導体素子の個々のコンポーネントにおけるその分布ないしは分配は３つの矢印によって示されている。
【００１４】
基本的には金属端子２および５を構成して、これらが、あらかじめ設定可能な部分領域だけを覆うようにすることも可能である。別の可能性は、基板としてのウェハ、例えばシリコンウェハから出発してこの半導体素子ないしは半導体チップを作製して、このウェハをソーイングした後、チップの上側および下側に十分な熱質量体（thermische Masse）、例えば銅の形態の熱質量体を含むケーシングに、得られた半導体素子ないしは半導体チップを取り付けることである。
【００１５】
上記の半導体素子の作製は例えば、つぎのステップで行われる。
【００１６】
市販のヒ素基板（ヒ素がドーピングされたｎ導電形シリコン）である高濃度にドーピングされた基板１をエピタキシ法で処理して、層３をデポジットする。このエピタキシによってこの半導体素子の抵抗の抵抗値が実質的に決定される。厚さ５μで１０オームｃｍの層により、層４および基板の拡散を考慮すると、１６ｍｍ2のチップサイズにおいて、２５℃および小電流の場合に約１０ミリオームの抵抗が得られる。
【００１７】
層３のエピタキシの後、ゾーン４を作製する。ここではヒ素およびリンの全面にわたる打込みを行ってゾーン４が得られる。つぎのステップではフォトラックをデポジットして、フォトマスクを作製する。つぎのステップでは、デポジットしたこのマスクにおいて露光を行って、ゾーン４にｐ島６を形成し、上記のフォトラックを現像する。
【００１８】
別のステップにおいてホウ素を打ち込んで、ｐ領域を得る。あらかじめ設定可能な温度処理によるアニーリングステップの後、チップの表面および背面にスパッタリングによってメタライゼーション部をデポジッドする。これによって金属層２および５が得られる。この半導体構成部材の動作はつぎのように説明することができる。
【００１９】
この半導体素子を導体に取り付けてこの導体に電圧を加えると、この半導体素子を通って電流Ｉが流れる。この電流の経過は矢印によって示されている。この電流は、層４のｐドーピング領域間で、少なくとも部分的にこの半導体素子の表面に平行に流れる。ここで表面に平行なこの電流の成分によって電圧降下が発生し、この電圧降下により、電流、温度、ドーピングプロフィールおよびｐ島の幾何学形状に依存して、ゾーン６の下側で、層４と６との間のｐｎ接合部がバイアスされて導通し、ひいては正孔注入によってゾーン３の抵抗の抵抗値が減少する。
【００２０】
スイッチ過程に必要な温度に到達するまでの時間は、ここでも取り付けた素子の熱時定数に依存する。この時間は、適切な金属、例えば銅を多く使用すればするほど、またチップと銅との間のはんだ付けの熱抵抗が小さくなればなるほど長くなる。ここで上記の金属はできるだけ両側において使用する。
【００２１】
図２には上記の半導体素子に対する特性曲線が示されており、ここではボルトで表した電圧について電流がアンペアでプロットされている。ここでは相異なる２つの温度、すなわち２５℃と２２５℃に対して経過が示されている。図２からわかるように、２５℃における特性曲線は、零点に対して対称であり、すなわちＵ＝０およびＩ＝０に対して対称である。このＳ字形は、電界強度が大きい場合に電荷担体の運動が減少することによって説明可能であり、ならびに特性曲線測定時に温度が一定には止まらないことによって説明可能である。２２５℃においてこの特性曲線は、広い範囲にわたってほぼ直線的な経過を有しており、また所定の電圧以上でその特性が跳躍的に変化する。すなわち温度および電流に依存してこの素子は、抵抗が低くまたダイオード特性曲線の特性を有する状態に切り換えるのである。
【００２２】
本発明の半導体素子は、所定の温度特性を有するスイッチとして使用するのに殊に有利である。ここでは所定の条件に達した場合、例えば所定の温度に達した場合にこの素子の特性の大きな変化が始まって、これがスイッチ過程に相応するのである。
【００２３】
スタータ線路に組み込んだ際にこの半導体素子によって可能になるのは、スイッチオン時の電流ピークの発生を阻止することである。それは温度が低い場合にこの半導体素子が高抵抗だからである。まだ冷たい半導体素子におけるエネルギー変換によって生じたより一層高い温度において、この半導体素子の抵抗の抵抗値は大きく減少し、これによってこのより一層高い温度においてもはや電流が妨げられることがなくなるのである。
【００２４】
温度スイッチとして使用することによって、この半導体素子により、低い温度において電流を阻止して高い温度において導通する装置を構成することができ、その際にその切換点ないしは切換範囲を広い範囲で調整可能である。ここではドーピングプロフィールおよび幾何学形状を介して上記の抵抗の値ないしは大きさを任意に変更することができる。これによって、あらかじめ設定可能な所望の抵抗を調整することができ、また所定の温度依存の抵抗経過を調整することさえも可能である。この半導体素子の抵抗が、温度依存のスイッチ条件に達した際に時間について極めて高速に変化することも重要である。
【図面の簡単な説明】
【００２５】
【図１】本発明の半導体素子の概略断面図である。
【図２】本発明の半導体素子のさまざまな温度における電流と電圧との間の関係を示す特性曲線を示すグラフである。
【図１】
2008516436.tif 000003
【図２】
2008516436.tif 000004
【国際調査報告】
2008516436.tif 000005
2008516436.tif 000006
2008516436.tif 000007
2008516436.tif 000008
2008516436.tif 000009
2008516436.tif 000010