【事件の表示】
　平成８年特許願第２１６３４７号「半導体素子の表面平坦化方法」拒絶査定に対する審判事件について，次のとおり決定する。
【結論】
　平成１０年５月１４日付けの手続補正を却下する。
【理由】
１．手続の経緯
　本願は、平成８年８月１６日（パリ条約による優先権主張１９９５年１１月２７日、大韓民国）の出願であって、平成１０年５月１４日付けで提出された手続補正書の補正の内容は、明細書の特許請求の範囲について補正をしょうとするものである。
　そして、同手続補正書の特許請求の範囲の請求項１に記載されている事項により特定される発明（以下、「本願第１発明」という。）は、次のとおりである。
「平坦化する基板の表面に研磨工程停止層を形成する工程と、次に、前記研磨工程停止層上に、該研磨工程停止層と、後述する上部平坦化層に比べて研磨率の高い下部平坦化層を形成する工程と、次に、前記下部平坦化層上に上部平坦化層を形成する工程と、しかる後、化学機械的研磨方法で前記上部平坦化層と下部平坦化層を継続的に研磨して前記研磨工程停止層が露出すると研磨工程を終了する工程とを具備し、前記下部平坦化層としてはＢＰＳＧ、ＢＳＧ、ＰＳＧ、及びＦが添加された酸化物のうち一つ以上が選択されて形成され、前記研磨工程停止層と前記上部平坦化層はＴＥＯＳを用いたＣＶＤ法によって同一物質で形成されることを特徴とする半導体素子の表面平坦化方法。」
２．補正の適否について
　上記補正は、補正前の請求項１の「前記研磨工程停止層と前記上部平坦化層は同一物質で形成される」を補正後の「前記研磨工程停止層と前記上部平坦化層はＴＥＯＳを用いたＣＶＤ法によって同一物質で形成される」に補正すると同時に、「前記下部平坦化層としてはＢＰＳＧ、ＢＳＧ、ＰＳＧ、及びＦが添加された酸化物のうち一つ以上が選択されて形成され」という構成要件を付加しようとするものであり、特許請求の範囲の減縮を目的とするものと認められる。
　そこで、以下前記補正後における、特許請求の範囲の請求項１に記載されている事項により特定される発明が特許出願の際独立して特許を受けることができるものであるかについて検討する。
３．引用刊行物記載の発明
　原審の拒絶の理由に引用された、本願出願日前に頒布された刊行物である特開平７−２９７１９３号公報（公開日：平成７年１１月１０日。以下、「引用例１」という）には、
「【実施例】図１はこの発明に係る集積回路平坦化方法の説明図である。まず、図１　（ａ）に示すように、平坦化すべき凹凸のある基板１の表面全体に、研磨停止膜２，埋め込み膜３，低研磨速度膜４を順次堆積する。この場合、埋め込み膜３は凹部の埋め込み膜３の表面位置が凸部の研磨停止膜２の表面位置より低くなる膜厚で形成し、低研磨速度膜４は凸部の研磨停止膜２の表面位置と凹部の低研磨速度膜４の表面位置とが略等しい高さになる膜厚で堆積する。また、研磨停止膜２としては、後の研磨工程で埋め込み膜３が除去されて研磨停止膜２が露出したときに研磨が停止するように、埋め込み膜３と比較して研磨速度が低い膜を選ぶか、研磨停止膜２が露出したことが容易に検出できるように、埋め込み膜３と比較して研磨係数の異なった膜を選ぶ。表１は減圧化学的気相成長法（ＬＰＣＶＤ法）で堆積した酸化シリコン膜（ＳｉＯ２）、多結晶シリコン膜（ポリＳｉ）、窒化シリコン膜（ＳｉＮ）、ボロン・リン添加酸化シリコン膜（ＢＰＳＧ）の研磨速度と摩擦係数を、２種類の研磨剤（アンモニア添加ヒュームド・シリカとアミン添加コロイダル・シリカ）で研磨した場合について示したものである。表１から明らかなように、研磨剤にフュームド・シリカを用い、研磨停止膜２として研磨速度が低い膜を選ぶ場合には、研磨停止膜２と埋め込み膜３との組み合わせとして、（ＳｉＮ，ＳｉＯ２）、（ＳｉＮ，ポリＳｉ）、（ＳｉＮ，ＢＰＳＧ）、（ＳｉＯ２，ポリＳｉ）、（Ｓｉ０２，ＢＰＳＧ）、（ポリＳｉ，ＢＰＳＧ）等が考えられる。また、研磨材にコロイダル・シリカを用い、研磨停止膜２として研磨速度が低い膜を選ぶ場合には、研磨停止膜２と埋め込み膜３の組み合わせとして、（ＳｉＮ，ポリＳｉ）、（ＳｉＯ２，ポリＳｉ）等が考えられる。研磨停止膜２として摩擦係数が異なる膜を選ぶ場合には、研磨剤の種類に関わりなく、研磨停止膜２と埋め込み膜３との組合せとして、（ＳｉＯ２，ポリＳｉ）、（ＳｉＮ，ポリＳｉ）、（ポリＳｉ，ＳｉＯ２）、（ポリＳｉ，ＳｉＮ）等が考えられる。また、低研磨速度膜４は、後の研磨工程で基板の凸部上の埋め込み膜３が研磨されている時に、基板１の凹部に埋め込まれた埋め込み膜３の表面を覆って研磨されぬよう保護する役目を果たすので、研磨速度が低い必要がある。表１に従うと、研磨剤にフュームド・シリカを用いた場合には、埋め込み膜３と低研磨速度膜４との組合せとして、（ＢＰＳＧ，ＳｉＮ）、（ＢＰＳＧ，ＳｉＯ２）、（ＢＰＳＧ，ポリＳｉ）、（ポリＳｉ，ＳｉＮ）、（ポリＳｉ，ＳｉＯ２）、（ＳｉＯ２，ＳｉＮ）等が考えられる。また、研磨剤にコロイダル・シリカを用いた場合には、埋め込み膜３と低研磨速度膜４との組合せとして、（ポリＳｉ，ＳｉＮ）、（ポリＳｉ，ＳｉＯ２）等が考えられる。」（【００１５】〜【００１９】）が、図１、表１と共に記載されている。
　したがって、上記記載から、引用例１には、「平坦化すべき凹凸のある基板１の表面全体に、埋め込み膜３と比較して研磨速度が低い研磨停止膜２として、減圧化学的気相成長法（ＬＰＣＶＤ法）で堆積したＳｉ０２を堆積する工程と、
　次に、前記研磨停止膜２上に、埋め込み膜３としてＢＰＳＧを堆積する工程と、
　次に、前記埋め込み膜３上に、後の研磨工程で基板の凸部上の埋め込み膜３が研磨されている時に基板１の凹部に埋め込まれた埋め込み膜３の表面を覆って研磨されぬよう保護する役目を果たす低研磨速度膜４として、減圧化学的気相成長法（ＬＰＣＶＤ法）で堆積したＳｉ０２を堆積する工程と、
　しかる後、研磨剤にアンモニア添加ヒュームド・シリカを用い、後の研磨工程で埋め込み膜３が除去されて研磨停止膜２が露出したときに研磨が停止するように研磨する工程とを具備する集積回路平坦化方法。」が記載されているものと認められる。
　同じく原審の拒絶の理由に引用された、本願出願日前に頒布された刊行物である特開平６−２１６０９５号公報（以下、　「引用例２」という）には、
「【従来の技術】近年、半導体ウェハ上に形成される半導体素子の高集積化にともない、半導体チップの面積増大を避けるため、配線層の微細化や多層化が進みつつある。多層配線技術の重要課題のひとつとして層間絶縁膜の平坦化が挙げられる。層間絶縁膜の平坦化方法としていくつかの方法が提案されているが、低温でかつほぼ完全な平坦化が実現できるケミカルメカニカルポリッシング（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ、以下、ＣＭＰという）が最近注目されつつある。」　（【０００２】〜【０００３】）と記載されている。
４．対比
　本願第１発明と引用例１に記載された発明とを対比すると、本願第１発明の「研磨停止工程層」、「下部平坦化層」、「上部平坦化層」は、それぞれ引用例１に記載された発明の「研磨停止膜」、「埋め込み膜」、「低研磨速度膜」に相当する。
　また、引用例１に記載された発明において、「研磨停止膜」の研磨速度は「埋め込み膜」と比較して低く、同時に、「低研磨速度膜」は、研磨工程で基板の凸部上の埋め込み膜３が研磨されている時に、基板１の凹部に埋め込まれた埋め込み膜３の表面を覆って研磨されぬよう保護する役目を果たすのであるから、前記「埋め込み膜」の研磨率は、「研磨停止膜」と、「低研磨速度膜」に比べて高いと解される。
　従って、本願第１発明と引用例１に記載された発明は、「平坦化する基板の表面に研磨工程停止層を形成する工程と、次に、前記研磨工程停止層上に、該研磨工程停止層と、後述する上部平坦化層に比べて研磨率の高い下部平坦化層を形成する工程と、次に、前記下部平坦化層上に上部平坦化層を形成する工程と、しかる後、前記上部平坦化層と下部平坦化層を継続的に研磨して前記研磨工程停止層が露出すると研磨工程を終了する工程とを具備し、前記下部平坦化層としてはＢＰＳＧが形成され、前記研磨工程停止層と前記上部平坦化層はＣＶＤ法によって同一物質で形成されることを特徴とする半導体素子の表面平坦化方法。」である点で一致する。
　一方、研磨方法が、本願第１発明では「化学機械的研磨方法」であるのに対して、引用例１には「アンモニア添加ヒュームド・シリカ」を用いて研磨すると記載されている点（相違点１）、
　及び、本願第１発明では、研磨工程停止層と上部平坦化層を「ＴＥＯＳを用いた」ＣＶＤ法で形成しているのに対して、引用例１には、本願第１発明の研磨停止工程層及び上部平坦化層に相当するＳｉ０２を「減圧化学的気相成長法（ＬＰＣＶＤ法）」で形成すると記載されている点（相違点２）において相違する。
５．当審の判断
　上記相違点について検討する。
（相違点１について）
　「化学機械的研磨方法」により半導体素子の表面を平坦化する方法は周知（例えば、引用例２を参照。）である。従って、引用例１に記載された発明の研磨工程において、「化学機械的研磨方法」を採用することは当業者が適宜なし得た事項にすぎない。
（相違点２について）
　半導体素子の表面平坦化に使用するＳｉＯ２のＣＶＤ法による形成方法として、「ＴＥＯＳを用いた」ＣＶＤ法は周知であると認められる（要すれば、特開平７−２４５３０６号公報（【００９０】〜【０１０１】）。公開日：平成７年９月１９日。等を参照）。従って、引用例１に記載された発明において、本願第１発明の研磨停止工程層及び上部平坦化層に相当するＳｉ０２を、「ＴＥＯＳを用いた」ＣＶＤ法で形成することは当業者が容易に想到し得た事項であると認められる。
　なお、ＴＥＯＳを用いたＣＶＤ法が、熱酸化による膜形成に比較して低温で膜を形成することが可能であり、素子特性に悪影響を与えることを防止できるということは、ＴＥＯＳを用いたＣＶＤ法の利点として周知の事項である。
　従って、本願第１発明が、前記各引用例に記載されたものから予測し得ない効果を奏するということもできない。
６．むすび
　以上のとおりであるから、平成１０年５月１４日付けで提出された手続補正書の特許請求の範囲の請求項１に記載されている事項により特定される発明は、上記引用例１及び引例２に記載された発明に基づいて当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができるものではないと認められるから、上記補正は特許法第１７条の２第５項で準用する同法第１２６条第４項の規定に適合しないので、同法第１５９条第１項の規定により準用する同法第５３条の規定により却下すべきものである。
　よって、結論のとおり決定する。
【決定日】
平成１１年１２月１５日（１９９９．１２．１５）