【事件の表示】
　特許第２９５６６８７号「積層インダクタ」の請求項１ないし１０に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第２９５６６８７号の請求項１乃至４に係る特許を維持する。
【理　由】
１．手続の経緯
　特許第２９５６６８７号に係る発明についての出願は、平成１０年４月２０日に特許出願され、平成１１年７月２３日にその特許の設定登録がなされ、その後、その特許について、株式会社村田製作所、日立金属株式会社より特許異議の申立がなされ、取消理由通知がなされ、その指定期間内である平成１２年９月２９日に訂正請求がなされたものである。
２．訂正の適否についての判断
ア．訂正の内容
　特許権者が求めている訂正の内容は、以下のａ〜ｅのとおりである。
ａ．特許請求の範囲の請求項において、
　請求項１について
　「【請求項１】素子体と、前記素子体中に埋設されたコイル部と、前記素子体中に埋設され前記コイル部と電気的に接続された一対の引出部と、前記素子体上に設けられ前記引出部と電気的に接続された一対の電極とを備え、前記コイル部の巻軸と前記電極が交差するような積層インダクタであって、素子体の長さをＬ１とし、一対の引出部の内の一つの長さをＬ５としたときにＬ５÷Ｌ１≦０．１５とした事を特徴とする積層インダクタ。」を、
　「【請求項１】
側面と側面が交わる角部に面取りを施した角柱状
しており、更に前記コイル部をシート上に導電層を形成した積層シートを積層して構成し、しかも前記素子体１の長さＬ１，高さＬ２，幅Ｌ３とした時、　０．５ｍｍ≦Ｌ１≦１．７ｍｍ　０．２ｍｍ≦Ｌ２≦０．９ｍｍ　０．２ｍｍ≦Ｌ３≦０．９ｍｍとした
、一
とし、更に、前記素子体の両端部と側面部に電極を形成するとともに、前記側面部上における前記電極の長さをＬ４としたときに、Ｌ４÷Ｌ１≦０．２５
　に訂正し、また請求項４について、
　「【請求項４】素子体を柱状とし、前記素子体の両端部と側面部に電極を形成するとともに、前記側面部上における前記電極の長さをＬ４としたときに、Ｌ４÷Ｌ１≦０．２５とした事を特徴とする請求項１〜３いずれか１記載の積層インダクタ。」を
　「【請求項４】面取りを０．０３ｍｍ以上とした事を特徴とする請求項１記載の積層インダクタ。」
と訂正し、
　また、請求項５から請求項１０までを削除するよう訂正する。
ｂ．明細書の段落番号【０００８】の
　「【課題を解決するための手段】
　本発明は、コイル部の巻軸と電極が交差するような積層インダクタであって、素子体の長さをＬ１とし、一対の引出部の内の一つの長さをＬ５としたときにＬ５÷Ｌ１≦０．１５とした。」を
　「【課題を解決するための手段】
　本発明は、
側面と側面が交わる角部に面取りを施した角柱状の素子体と、素子体中に埋設されたコイル部と、素子体中に埋設されコイル部と電気的に接続された一対の引出部と、素子体上に設けられ引出部と電気的に接続された一対の電極とを備え、コイル部の巻軸と電極が交差しており、更にコイル部をシート上に導電層を形成した積層シートを積層して構成し、しかも素子体１の長さＬ１，高さＬ２，幅Ｌ３とした時、　０．５ｍｍ≦Ｌ１≦１．７ｍｍ　０．２ｍｍ≦Ｌ２≦０．９ｍｍ　０．２ｍｍ≦Ｌ３≦０．９ｍｍとした積層インダクタであって、
、更に、素子体の両端部と側面部に電極を形成するとともに、側面部上における前記電極の長さをＬ４としたときに、Ｌ４÷Ｌ１≦０．２５とした。
ｃ．明細書の段落番号【０００９】の
「【発明の実施の形態】
　請求項１記載の発明は、素子体と、前記素子体中に埋設されたコイル部と、前記コイル部と電気的に接続された一対の引出部と、前記素子体上に設けられ前記引出部と電気的に接続された一対の電極とを備え、前記コイル部の巻軸と前記電極が交差するような積層インダクタであって、素子体の長さをＬ１とし、一対の引出部の内の一つの長さをＬ５としたときにＬ５÷Ｌ１≦０．１５とした事によって、積層インダクタを実装する際の方向性を無くすことができ、しかもＱ値劣化を防止することが出来る。」を
「【発明の実施の形態】
　請求項１記載の発明は、
側面と側面が交わる角部に面取りを施した角柱状の
しており、更に前記コイル部をシート上に導電層を形成した積層シートを積層して構成し、しかも前記素子体１の長さＬ１，高さＬ２，幅Ｌ３とした時、　０．５ｍｍ≦Ｌ１≦１．７ｍｍ　０．２ｍｍ≦Ｌ２≦０．９ｍｍ　０．２ｍｍ≦Ｌ３≦０．９ｍｍとした
、一
、更に、前記素子体の両端部と側面部に電極を形成するとともに、前記側面部上における前記電極の長さをＬ４としたときに、Ｌ４÷Ｌ１≦０．２５
また、Ｌ４÷Ｌ１≦０．２５
また、シート上に導電層を形成した積層シートを積層してコイル部を作製した事によって、シートの枚数を調整することができ、巻数を変化させることが出来るので、インダクタンス値を容易に変化させることができる。また、素子体を角柱状とし素子体の角部に面取りを施した事によって、素子体のバリの発生やクラックの発生を抑制することが出来る。また、素子体１の長さＬ１，高さＬ２，幅Ｌ３とした時、　０．５ｍｍ≦Ｌ１≦１．７ｍｍ　０．２ｍｍ≦Ｌ２≦０．９ｍｍ　０．２ｍｍ≦Ｌ３≦０．９ｍｍとした事によって、積層インダクタの小型化及び強度をある程度保つことが出来る。
ｄ．ａ．の訂正に伴い、明細書の段落番号【００１２】〜【００１６】及び【００１８】の各欄の記載を削除し、これに伴って以降の段落番号を繰り上げる。
　また、同じくａ．の訂正に伴い、明細書の段落番号【００１７】の
　「【００１７】
　請求項９記載の発明は、請求項８において、面取りを０．０３ｍｍ以上とした事によって、確実に素子体のバリの発生やクラックの発生を抑制することが出来る。」を
　「【００１２】
　請求項
４
１
ｅ．明細書の段落番号【００３７】の
　「【００３７】
 　【発明の効果】
　本発明は、コイル部の巻軸と電極が交差するような積層インダクタであって、素子体の長さをＬ１とし、一対の引出部の内の一つの長さをＬ５としたときにＬ５÷Ｌ１≦０．１５とした事によって、方向性を持たずしかもＱ値が大きい等の優れた効果を得ることが出来る。」を
　「【００３１】
 　【発明の効果】
　本発明は、
側面と側面が交わる角部に面取りを施した角柱状の素子体と、素子体中に埋設されたコイル部と、素子体中に埋設されコイル部と電気的に接続された一対の引出部と、素子体上に設けられ引出部と電気的に接続された一対の電極とを備え、コイル部の巻軸と電極が交差しており、更にコイル部をシート上に導電層を形成した積層シートを積層して構成し、しかも素子体１の長さＬ１，高さＬ２，幅Ｌ３とした時、　０．５ｍｍ≦Ｌ１≦１．７ｍｍ　０．２ｍｍ≦Ｌ２≦０．９ｍｍ　０．２ｍｍ≦Ｌ３≦０．９ｍｍとした積層インダクタであって、
とし、更に、素子体の両端部と側面部に電極を形成するとともに、側面部上における前記電極の長さをＬ４としたときに、Ｌ４÷Ｌ１≦０．２５
イ．訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　上記ａの訂正のうち請求項１については、願書に添付した明細書（以下、「特許明細書」という。）の特許請求の範囲に記載された「積層インダクタ」の構成要素である「素子体」の形状並びに寸法、「コイル部」の構造、及び「素子体」と「電極」との寸法関係について、「
側面と側面が交わる角部に面取りを施した角柱状の
シート上に導電層を形成した積層シートを積層して構成し
前記素子体１の長さＬ１，高さＬ２，幅Ｌ３とした時、　０．５ｍｍ≦Ｌ１≦１．７ｍｍ　０．２ｍｍ≦Ｌ２≦０．９ｍｍ　０．２ｍｍ≦Ｌ３≦０．９ｍｍとした
側面部上における前記電極の長さをＬ４としたときに、Ｌ４÷Ｌ１≦０．２５とした
　また、請求項４は、訂正前の請求項９に対応するものであり、訂正前の特許明細書の請求項９が、訂正前の請求項１を限定する請求項８を更に限定する記載であったところ、訂正後の請求項１は、訂正前の請求項８で限定する事項の全てをも構成としているから、この訂正は特許請求の範囲の減縮を目的とするものであって、新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張又は変更するものでもない。
　上記ｂ〜ｅの訂正は上記ａの訂正により特許請求の範囲が減縮することに伴い、特許請求の範囲の記載と発明の詳細な説明の記載との整合をとるための訂正であり、明瞭でない記載の釈明を目的とするものであって、新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張又は変更するものでもない。
ウ．むすび
　以上のとおりであるから、上記訂正は、特許法第１２０条の４第３項で準用する第１２６条第２〜４項の規定に適合するので、当該訂正を認める。
３．特許異議の申立てについての判断
ア．申立ての理由の概要
ａ．異議申立人株式会社村田製作所
　異議申立人株式会社村田製作所は、本件の請求項１〜４及び７〜１０に係る発明は、甲第１号証（特開平９−１２９４４７号公報）、甲第２号証（特開平３−２０１４１８号公報）、甲第３号証（特願平８−１９１０２２号公報）、甲第４号証（特開平８−１３０１１８号公報）、甲第５号証（特開平８−１８１０２９号公報）、甲第６号証（特開平５−１３２６１号公報）の記載から当業者が容易に発明し得るものであり、本件の請求項１〜４及び７〜１０に係る発明についての特許は特許法第２９条第２項の規定に違反してなされたものであり、取り消されるべき旨主張している。
ｂ．異議申立人日立金属株式会社
　異議申立人日立金属株式会社は、本件の請求項１〜４及び７〜９に係る発明は、甲第１号証（特開平１０−９２６９１号公報）に記載のものと同一であることから、特許法第２９条第１項第３号の規定に違反してなされたものであり、また本件の請求項５，６，１０に係る発明は、甲第１号証、甲第２号証（特開平９−１２９４４７号公報、異議申立人株式会社村田製作所提出の甲第１号証に同じ）、甲第３号証（特願平８−１９１０２２号公報、異議申立人株式会社村田製作所提出の甲第３号証に同じ）の記載から当業者が容易に発明し得るものであり、特許法第２９条第２項の規定に違反してなされたものであり、ともに取り消されるべき旨主張している。
イ．本件の請求項１〜４に係る発明
　上記２．で示したように上記訂正は認められるから、訂正後の本件の請求項１〜４に係る発明（以下、「本件発明１」、．．．．、「本件発明４」という。）は、上記訂正請求に係る訂正明細書の特許請求の範囲の請求項１〜４に記載された、次の事項により特定されるとおりのものである。
本件発明１：「
側面と側面が交わる角部に面取りを施した角柱状の
しており、更に前記コイル部をシート上に導電層を形成した積層シートを積層して構成し、しかも前記素子体１の長さＬ１，高さＬ２，幅Ｌ３とした時、
０．５ｍｍ≦Ｌ１≦１．７ｍｍ　０．２ｍｍ≦Ｌ２≦０．９ｍｍ　０．２ｍｍ≦Ｌ３≦０．９ｍｍとした
、一
、更に、前記素子体の両端部と側面部に電極を形成するとともに、前記側面部上における前記電極の長さをＬ４としたときに、Ｌ４÷Ｌ１≦０．２５
本件発明２：「Ｌ５÷Ｌ１≦０．１０とした事を特徴とする請求項１記載の積層インダクタ。」
本件発明３：「Ｌ５÷Ｌ１≦０．０５とした事を特徴とする請求項１記載の積層インダクタ。」
本件発明４：「面取りを０．０３ｍｍ以上とした事を特徴とする請求項１記載の積層インダクタ。」
ウ．刊行物等
　異議申立人が証拠として提示した各刊行物には、それぞれ、以下のような事項が記載されている。
刊行物１：特開平９−１２９４４７号公報
　コイル導体と絶縁性部材を積層して構成した角柱状積層型インダクタであって、コイル導体を電気的に接続して構成したコイルの軸方向が、コイルの端部を電気的に接続した外部電極に対して垂直である積層インダクタにおいて
・インダクタに内蔵されているコイルの軸方向がインダクタの実装面に対して平行であり、しかもインダクタの両端部にそれぞれ設けられている入出力外部電極に対して垂直である点
・コイルの両端部はそれぞれ入出力外部電極に電気的に接続されていて、入出力外部電極は実装面に対して垂直な関係にある点
・コイル導体を設けた絶縁性シート、スルーホールのみを設けた絶縁性シートを積層し、上記積層された状態で、上記コイル導体を絶縁性シートに設けたスルーホールを介して直列に電気的に接続してインダクタを構成する点
刊行物２：特開平３−２０１４１８号公報
　直方体の磁性体に貫通孔を通して導電路が形成されるとともに、コイルの軸と外部端子電極が交差するインピーダンス素子において、素子のＸ方向寸法（Ｘ１＋Ｘ０＋Ｘ２）と、最も外側の貫通孔からそれに近い方の隣接外端縁までの距離（Ｘ１）との関係が、Ｘ１÷（Ｘ１＋Ｘ０＋Ｘ２）≒0.145≦0.15となる点
刊行物３：特願平８−１９１０２２号公報
　チップ型インダクタにおいて、
・コイル状導体を埋設するためのフエライトから成る直方体形状の磁性体として、例えば、Ｘ方向寸法Ｌ：１．０〜１０．０ｍｍ，幅Ｗ：０．５〜１０．０ｍｍ，高さＨ：０．５〜１０．０ｍｍの磁性体を用いている点
・磁性体の両端面およびこれに連なる外周面端部を被覆し、かつ該両端面に露出した前記コイル状導線円弧状又は類似形状の両端部に接続された外部電極として、その外周面端部の長さがｅ：０〜４．０ｍｍである点
刊行物４：特開平８−１３０１１８号公報
　柱状のチップ形インピーダンス素子において、
・素子のＸ方向寸法Ｌ：３．２ｍｍ，高さＨ：１．０ｍｍ，幅Ｗ：１．６ｍｍ，及び電極長さＤ：０．６ｍｍの寸法を有する点
刊行物５：特開平８−１８１０２９号公報
　積層チップインダクタ等の電子部品において、
・セラミック素体をバレル研磨し、その端部の角を除去している点
刊行物６：特開平５−１３２６１号公報
　積層インダクタにおいて、
・大きさとして、例えば１．６×０．８×０．８ｍｍの寸法を有している点
・バレル槽に焼成積層チップを加え、エッジ部の曲率半径（Ｒ）が０．３ｍｍになるまで上記バレル槽を回転させ研磨する点
刊行物７：特開平１０−９２６９１号公報
　積層インダクタにおいて
・コイル導体をそれぞれ表面に設けた絶縁体シートと、引出し用ビアホールをそれぞれ表面に設けた絶縁体シートを積層し、絶縁体シートに設けた中継用ビアホールを介して電気的に接続し、コイルを構成している点
・バレル研摩処理により積層体のコーナー部に丸みがつけられ、当該丸みの半径が約５０〜１００μｍの範囲である点
・入出力外部電極の折返し部の長さが、約５０〜１００μｍの範囲である点
エ．判断
　本件発明１〜４と上記各刊行物１〜７に記載のものとを比較すると、本件発明を特定する事項である「コイル部の巻軸と前記電極が交差しており、更に前記コイル部を
シート上に導電層を形成した積層シートを積層して構成し
積層インダクタ
０．５ｍｍ≦Ｌ１≦１．７ｍｍ、０．２ｍｍ≦Ｌ２≦０．９ｍｍ、０．２ｍｍ≦Ｌ３≦０．９ｍｍとした
Ｌ５÷Ｌ１≦０．１５
積層という特定の型のインダクタにあって
積層インダクタ
　したがって、本件発明は、上記各刊行物に記載されたものであるとは認められず、また上記各刊行物記載のものから当業者が容易に発明をすることができたものとも認められない。
オ．むすび
　以上のとおりであるから、特許異議申立ての理由及び証拠によっては、本件発明についての特許を取り消すことはできない。
　また、他に本件発明についての特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１３年２月２２日（２００１．２．２２）
【訂正の要旨】
訂正の要旨
　特許権者が求めている訂正の内容は、以下のａ〜ｅのとおりである。
ａ．特許請求の範囲の請求項において、
　請求項１について
　「【請求項１】素子体と、前記素子体中に埋設されたコイル部と、前記素子体中に埋設され前記コイル部と電気的に接続された一対の引出部と、前記素子体上に設けられ前記引出部と電気的に接続された一対の電極とを備え、前記コイル部の巻軸と前記電極が交差するような積層インダクタであって、素子体の長さをＬ１とし、一対の引出部の内の一つの長さをＬ５としたときにＬ５÷Ｌ１≦０．１５とした事を特徴とする積層インダクタ。」とあるのを、
　「【請求項１】
側面と側面が交わる角部に面取りを施した角柱状
しており、更に前記コイル部をシート上に導電層を形成した積層シートを積層して構成し、しかも前記素子体１の長さＬ１，高さＬ２，幅Ｌ３とした時、
　０．５ｍｍ≦Ｌ１≦１．７ｍｍ
　０．２ｍｍ≦Ｌ２≦０．９ｍｍ
　０．２ｍｍ≦Ｌ３≦０．９ｍｍ
とした
、一
とし、更に、前記素子体の両端部と側面部に電極を形成するとともに、前記側面部上における前記電極の長さをＬ４としたときに、Ｌ４÷Ｌ１≦０．２５
　と、
　また請求項４について、
　「【請求項４】素子体を柱状とし、前記素子体の両端部と側面部に電極を形成するとともに、前記側面部上における前記電極の長さをＬ４としたときに、Ｌ４÷Ｌ１≦０．２５とした事を特徴とする請求項１〜３いずれか１記載の積層インダクタ。」を
　「【請求項４】面取りを０．０３ｍｍ以上とした事を特徴とする請求項１記載の積層インダクタ。」と、特許請求の範囲の減縮を目的として訂正する。
　また、請求項５から請求項１０までを削除するよう訂正する。
ｂ．明細書の段落番号【０００８】の
　「【課題を解決するための手段】
　本発明は、コイル部の巻軸と電極が交差するような積層インダクタであって、素子体の長さをＬ１とし、一対の引出部の内の一つの長さをＬ５としたときにＬ５÷Ｌ１≦０．１５とした。」とあるのを、
　「【課題を解決するための手段】
　本発明は、
側面と側面が交わる角部に面取りを施した角柱状の素子体と、素子体中に埋設されたコイル部と、素子体中に埋設されコイル部と電気的に接続された一対の引出部と、素子体上に設立られ引出部と電気的に接続された一対の電極とを備え、コイル部の巻軸と電極が交差しており、更にコイル部をシート上に導電層を形成した積層シートを積層して構成し、しかも素子体１の長さＬ１，高さＬ２，幅Ｌ３とした時、
　０．５ｍｍ≦Ｌ１≦１．７ｍｍ
　０．２ｍｍ≦Ｌ２≦０．９ｍｍ
　０．２ｍｍ≦Ｌ３≦０．９ｍｍ
とした積層インダクタであって、
、更に、素子体の両端部と側面部に電極を形成するとともに、側面部上における前記電極の長さをＬ４としたときに、Ｌ４÷Ｌ１≦０．２５とした。」
ｃ．明細書の段落番号【０００９】の
「【発明の実施の形態】
　請求項１記載の発明は、素子体と、前記素子体中に埋設されたコイル部と、前記コイル部と電気的に接続された一対の引出部と、前記素子体上に設けられ前記引出部と電気的に接続された一対の電極とを備え、前記コイル部の巻軸と前記電極が交差するような積層インダクタであって、素子体の長さをＬ１とし、一対の引出部の内の一つの長さをＬ５としたときにＬ５÷Ｌ１≦０．１５とした事によって、積層インダクタを実装する際の方向性を無くすことができ、しかもＱ値劣化を防止することが出来る。」とあるのを、
「【発明の実施の形態】
　請求項１記載の発明は、
側面と側面が交わる角部に面取りを施した角柱状の
しており、更に前記コイル部をシート上に導電層を形成した積層シートを積層して構成し、しかも前記素子体１の長さＬ１，高さＬ２，幅Ｌ３とした時、
　０．５ｍｍ≦Ｌ１≦１．７ｍｍ
　０．２ｍｍ≦Ｌ２≦０．９ｍｍ
　０．２ｍｍ≦Ｌ３≦０．９ｍｍ
とした
、一
、更に、前記素子体の両端部と側面部に電極を形成するとともに、前記側面部上における前記電極の長さをＬ４としたときに、Ｌ４÷Ｌ１≦０．２５
また、Ｌ４÷Ｌ１≦０．２５
また、シート上に導電層を形成した積層シートを積層してコイル部を作製した事によって、シートの枚数を調整することができ、巻数を変化させることが出来るの下、インダクタンス値を容易に変化させることができる。また、素子体を角柱状とし素子体の角部に面取りを施した事によって、素子体のバリの発生やクラックの発生を抑制することが出来る。また、素子体１の長さＬ１，高さＬ２，幅Ｌ３とした時、
　０．５ｍｍ≦Ｌ１≦１．７ｍｍ
　０．２ｍｍ≦Ｌ２≦０．９ｍｍ
　０．２ｍｍ≦Ｌ３≦０．９ｍｍ
とした事によって、積層インダクタの小型化及び強度をある程度保つことが出来る。」
ｄ．ａ．の訂正に伴い、明細書の段落番号【００１２】〜【００１６】及び【００１８】の各欄の記載を削除し、これに伴って以降の段落番号を繰り上げる。
　また、同じくａ．の訂正に伴い、明細書の段落番号【００１７】の
　「【００１７】
　請求項９記載の発明は、請求項８において、面取りを０．０３ｍｍ以上とした事によって、確実に素子体のバリの発生やクラックの発生を抑制することが出来る。」とあるのを、
　「【００１２】
　請求項
４
１
ｅ．明細書の段落番号【００３７】の
　「【００３７】
　【発明の効果】
　本発明は、コイル部の巻軸と電極が交差するような積層インダクタであって、素子体の長さをＬ１とし、一対の引出部の内の一つの長さをＬ５としたときにＬ５÷Ｌ１≦０．１５とした事によって、方向性を持たずしかもＱ値が大きい等の優れた効果を得ることが出来る。」とあるのを、
　「【００３１】
　【発明の効果】
　本発明は、
側面と側面が交わる角部に面取りを施した角柱状の素子体と、素子体中に埋設されたコイル部と、素子体中に埋設されコイル部と電気的に接続された一対の引出部と、素子体上に設けられ引出部と電気的に接続された一対の電極とを備え、コイル部の巻軸と電極が交差しており、更にコイル部をシート上に導電層を形成した積層シートを積層して構成し、しかも素子体１の長さＬ１，高さＬ２，幅Ｌ３とした時、
　０．５ｍｍ≦Ｌ１≦１．７ｍｍ
　０．２ｍｍ≦Ｌ２≦０．９ｍｍ
　０．２ｍｍ≦Ｌ３≦０．９ｍｍ
とした積層インダクタであって、
とし、更に、素子体の両端部と側面部に電極を形成するとともに、側面部上における前記電極の長さをＬ４としたときに、Ｌ４÷Ｌ１≦０．２５
（５４）【発明の名称】
積層インダクタ
（５７）【特許請求の範囲】
　【請求項１】
側面と側面が交わる角部に面取りを施した角柱状の
しており、更に前記コイル部をシート上に導電層を形成した積層シートを積層して構成し、しかも前記素子体１の長さＬ１，高さＬ２，幅Ｌ３とした時、
　０．５ｍｍ≦Ｌ１≦１．７ｍｍ
　０．２ｍｍ≦Ｌ２≦０．９ｍｍ
　０．２ｍｍ≦Ｌ３≦０．９ｍｍ
とした
、一
、更に、前記素子体の両端部と側面部に電極を形成するとともに、前記側面部上における前記電極の長さをＬ４としたときに、Ｌ４÷Ｌ１≦０．２５
　【請求項２】Ｌ５÷Ｌ１≦０．１０とした事を特徴とする請求項１記載の積層インダクタ。
　【請求項３】Ｌ５÷Ｌ１≦０．０５とした事を特徴とする請求項１記載の積層インダクタ。
　【請求項
４
１
【発明の詳細な説明】
　【０００１】
　【発明の属する技術分野】
　本発明は、高周波回路等を有する電子機器に用いられる積層インダクタに関するものである。
　【０００２】
　【従来の技術】
　現在、高周波回路等に用いられているインダクタとしては、
　（１）積層パターンを用いてコイルを形成する積層インダクタ
　（２）絶縁体や磁性体上に導電膜を形成し、その導電膜にスパイラル状の溝を形成したチップインダクタ
　（３）巻線をコアに巻回したインダクタ
等が一般に用いられている。
　【０００３】
　電子機器の小型化によって、インダクタの小型化や高特性等が求められてきており、様々な改良行われている。
　【０００４】
　特に、一度にたくさんの素子を製造することができ、特性的にもある程度安定した積層インダクタが注目されている。公知例としては、特開平９−１８６０１７号公報等が知られている。
　【０００５】
　【発明が解決しようとする課題】
　しかしながら以上のような構成では、実装時に方向性が存在し、実装の仕方によって、特性が変化するという問題点があった。方向性がない素子としては、前述の（２）（３）の様な形状の素子が挙げられるが、これらの素子は、前述の様に生産性やコストの面で不利である。
　【０００６】
　本発明は、上記従来の課題を解決するもので、方向性がない積層インダクタを提供することを目的とする。
　【０００７】
　別の目的としては、Ｑ値の大きな積層インダクタを提供することを目的とする。
　【０００８】
　【課題を解決するための手段】
　本発明は、
側面と側面が交わる角部に面取りを施した角柱状の素子体と、素子体中に埋設されたコイル部と、素子体中に埋設されコイル部と電気的に接続された一対の引出部と、素子体上に設けられ引出部と電気的に接続された一対の電極とを備え、コイル部の巻軸と電極が交差しており、更にコイル部をシート上に導電層を形成した積層シートを積層して構成し、しかも素子体１の長さＬ１，高さＬ２，幅Ｌ３とした時、
　０．５ｍｍ≦Ｌ１≦１．７ｍｍ
　０．２ｍｍ≦Ｌ２≦０．９ｍｍ
　０．２ｍｍ≦Ｌ３≦０．９ｍｍ
とした積層インダクタであって、
とし、更に、素子体の両端部と側面部に電極を形成するとともに、側面部上における前記電極の長さをＬ４としたときに、Ｌ４÷Ｌ１≦０．２５
　【０００９】
　【発明の実施の形態】
　請求項１記載の発明は、
側面と側面が交わる角部に面取りを施した角柱状の
しており、更に前記コイル部をシート上に導電層を形成した積層シートを積層して構成し、しかも前記素子体１の長さＬ１，高さＬ２，幅Ｌ３とした時、
　０．５ｍｍ≦Ｌ１≦１．７ｍｍ
　０．２ｍｍ≦Ｌ２≦０．９ｍｍ
　０．２ｍｍ≦Ｌ３≦０．９ｍｍ
とした
、一
、更に、前記素子体の両端部と測面部に電極を形成するとともに、前記側面部上における前記電極の長さをＬ４としたときに、Ｌ４÷Ｌ１≦０．２５
また、Ｌ４÷Ｌ１≦０．２５とした事によって、実装性を向上させることができ、しかも回路基板への実装密度を向上させることができる。また、シート上に導電層を形成した積層シートを積層してコイル部を作製した事によって、シートの枚数を調整することができ、巻数を変化させることが出来るので、インダクタンス値を容易に変化させることができる。また、素子体を角柱状とし素子体の角部に面取りを施した事によって、素子体のバリの発生やクラックの発生を抑制することが出来る。また、素子体１の長さＬ１，高さＬ２，幅Ｌ３とした時、
　０．５ｍｍ≦Ｌ１≦１．７ｍｍ
　０．２ｍｍ≦Ｌ２≦０．９ｍｍ
　０．２ｍｍ≦Ｌ３≦０．９ｍｍ
とした事によって、積層インダクタの小型化及び強度をある程度保つことが出来る。
　【００１０】
　請求項２記載の発明は、請求項１において、Ｌ５÷Ｌ１≦０．１０とした事によって、Ｑ値劣化を更に抑制することが出来る。
　【００１１】
　請求項３記載の発明は、請求項１において、Ｌ５÷Ｌ１≦０．０５とした事によって、殆どＱ値の劣化を起こすことはない。
　【００１２】
　請求項
４
１
　【００１３】
　以下、本発明におけるの実施の形態について説明する。
　図１は本発明の一実施の形態における積層インダクタを示す斜視図である。
　【００１４】
　図１において、１は素子体で、素子体１中にはコイル部（後述）が埋設されている。素子体１の両端部には電極２，３がそれぞれ設けられている。電極２，３はそれぞれ端面１ａ，１ｂ上及び側面１ｃの一部に設けられている。
　【００１５】
　素子体１の長さＬ１，高さＬ２，幅Ｌ３とした下記の様な条件を満たすことが小型化，素子の強度等にとって有利である。
　【００１６】
　０．５ｍｍ≦Ｌ１≦１．７ｍｍ
　０．２ｍｍ≦Ｌ２≦０．９ｍｍ
　０．２ｍｍ≦Ｌ３≦０．９ｍｍ
　以上の様に素子体１のサイズを規定することによって、回路基板等に素子を実装しても、回路基板における実装面積を小さくすることができ、回路基板の小型化及びその回路基板を搭載した電子機器の小型化薄型化を行うことができる。
　【００１７】
　また、以上のサイズに規定することによって、コイル部の巻数をある程度確保することができ、インダクタンス値等が回路の特性にマッチさせることができる。
　【００１８】
　以上の様に構成された積層インダクタ素子の特徴は、素子体１の中に埋設されたコイル部の軸と素子体１の端面１ａ，１ｂに交わる事である（特に好ましくは軸Ｚと端面１ａ，１ｂが略垂直に交わることである）。この様な構成によって、４つの側面１ｃのいずれかの面を回路基板上に当接あるいは対向させても、積層インダクタの特性の変化は極めて小さくなり、積層インダクタ方向性を無くすことができ、実装性が向上する。
　【００１９】
　なお、本実施の形態では、素子体１を角柱状とし、しかもＬ２＝Ｌ３となるような構成としたので、実装性を更に向上させていたが、素子体１を円柱状や更には断面正多角形状の角柱状とすることもできる。
　【００２０】
　また、素子体の角部（側面１ｃと側面１ｃが交わる部分や端面１ａ，１ｂと側面が交わる部分等）に面取りを施すことによって、素子体１のチッピングやクラック等の発生を防止することができる。具体的な面取りの度合いとしては、０．０３ｍｍ以上であることが好ましく、面取りが０．０３ｍｍより小さいと、角部にバリなどが発生し易くなり、素子体１の欠け等が発生する。
　【００２１】
　更に、電極２，３それぞれの側面１ｃにはみ出している部分のはみ出し長さＬ４は、素子体１の長さＬｌを基準にしてＬ４÷Ｌ１≦０．２５とすることが好ましい。Ｌ４÷Ｌ１が０．２５より大きいと、回路基板上に素子体１を実装した際に素子体１の側方に大幅に半田等の接合材がはみ出すことになり、実装密度を向上させることができない。
　【００２２】
　次に、コイル部について説明する。
　図２は本発明の一実施の形態における積層インダクタを示す断面図である。
　【００２３】
　図２において、４はコイル部で、コイル部４は素子体１の中に埋設されている。前述の様にコイル部４の巻軸Ｚと素子体１の端面１ａ，１ｂ（あるいは電極２，３）は交差するように（特に好ましくは略垂直に交わるように）構成されている。また、コイル部４の両端には引出部５，６がそれぞれ電気的接続され、引出部５，６は電極２，３とそれぞれ接合している。コイル部４は図３に示す様なシートを積層して構成されている。図３において、７〜１０はそれぞれ積層シートで、積層シート７〜１０は、基本的には誘電体材料，磁性材料，絶縁材料等で構成されたシートの上に、銅，銀，金等の導電性金属や導電性合金等の導電性材料をパターン形成して導体層７ａ〜１０ａを形成したものである。
　【００２４】
　具体的に説明すると、積層シート７〜１０を積層するものであるが、巻数は、積層シート８，９を交互に積層する数で決定される。例えば、積層シート８上に積層シート９を導電層８ａと導電層９ａが直接対向しない等に重ねる。導電層８ａと導電層９ａの導通させるために、ポイント８ｃとポイント９ｃを電気的に接続させる。この時の接続の方法としては、例えば積層シート９のポイント９Ｃに裏面まで（導電層８のポイント８ｃが露出するように）貫通する貫通孔を設け、この貫通孔内に導電部材を設けて、ポイント８ｃとポイント９ｃを電気的に接続する。この様に、積層シート８と積層シート９を積層することでコイル部４の一巻きを構成し、コイル部４の巻数は上記２つの積層シート８，９を一つの組として、その組をいくつ積層するかで調整される。そしてコイル部４の両端は、積層シート７，１０がそれぞれ配設され、ポイント７ｂ，１０ｂはそれぞれ積層シート８，９のいずれかと電気的に接続され、ポイント７ｃ，１０ｃは引出部５，６のいずれかと接続される。
　【００２５】
　また、図２に示す引出部５，６の長さＬ５は素子体１の長さを基準として、０＜Ｌ５÷Ｌ１≦０．１５（好ましくは０．１更に好ましくは０．０５）の条件を満たすように構成することが好ましい。この条件を満たすことによって、積層インダクタのＱ値を向上させることが出来る。図４に示すように、Ｌ５÷Ｌ１が０．１５以下であれば、積層インダクタとして充分なＱ値を得ることができ、更には０．１以下であればＱ値の劣化が１０％以内であるので、非常に高いＱ値を得ることができ、更には０．０５以下であれば殆どＱ値の劣化が発生していない。図４に示すＡは、Ｌ１＝１．６ｍｍ、Ｌ２＝Ｌ３＝０．８ｍｍの積層インダクタの場合で、Ｂは、Ｌ１＝１．０ｍｍ、Ｌ２にし３＝０．５ｍｍの積層インダクタの場合である。Ｌ５÷Ｌ１が０場合も存在し、この場合は引出部５，６が存在しない実施の形態である。この場合は、積層シート７〜１０を素子体１の端面にむき出しにした状態で、そのむき出しになった積層シート上に電極２，３を直接形成する。
　【００２６】
　次に引出部５，６について説明する。
　図５に示すように、引出部５，６は絶縁材料等で構成された部材間に導電層１１を挟み込んだ積層シートを１枚若しくは複数枚積層して構成される。
　【００２７】
　また、図６に示すように引出部５，６の構造として、一つのシートか若しくは複数のシートを積層した積層体に貫通孔１２を形成しその貫通孔１２内に導電材料を埋め込むか、貫通孔１２内の内壁に導電材料の膜を形成する方法が考えられる。貫通孔１２はレーザ加工等によって、形成される。
　【００２８】
　次に引出部５，６と電極２，３の関係について説明する。
　図７に示すように、引出部５，６に素子体１の端面から窪んだ部分を設け、この窪み部内に電極２，３を入り込むように構成することによって、電極２，３と引出部５，６との接合面積を広くして電極２，３の密着強度を大きくすることができ、更には、電極２，３と引出部５，６の接触面積を広くすることが出来るので、電極２，３と引出部５，６間の導通を良好にすることができ、特性の劣化を防止できる（上記構造は、図５、図６（貫通孔１２内に導電材料を重点する構造）に示す構造に対応）。
　【００２９】
　また図８に示すように、貫通孔１２内の内壁に導電膜を形成することによって引出部５，６を構成する場合には、貫通孔１２内に電極２，３の一部を入り込ませる事によって、前述と同様に電極２，３の接合強度及び良好な導通を得ることが出来る（上記構造は図６に示す構造に対応）。
　【００３０】
　更に図９に示すように、引出部５，６を素子体１の端面から飛び出すように構成することによって、上述と同様に接合強度及び良好な導通を得ることができる（上記構造は、図５、図６（貫通孔１２内に導電材料を重点する構造）に示す構造に対応）。
　【００３１】
　【発明の効果】
　本発明は、
側面と側面が交わる角部に面取りを施した角柱状の素子体と、素子体中に埋設さむたコイル部と、素子体中に埋設されコイル部と電気的に接続された一対の引出部と、素子体上に設けられ引出部と電気的に接続された一対の電極と壷備え、コイル部の巻軸と電極が交差しており、更にコイル部をシート上に導電層を形成した積層シートを積層して構成し、しかも素子体１の長さＬ１，高さＬ２，幅Ｌ３，とした時、
　０．５ｍｍ≦Ｌ１≦１．７ｍｍ
　０．２ｍｍ≦Ｌ２≦０．９ｍｍ
　０．２ｍｍ≦Ｌ３≦０．９ｍｍ
とした積層インダクタであって、
とし、更に、素子体の両端部と側面部に電極を形成するとともに、側面部上における前記電極の長さをＬ４としたときに、Ｌ４÷Ｌｌ≦０．２５
【図面の簡単な説明】
　【図１】
　本発明の一実施の形態における積層インダクタを示す斜視図
　【図２】
　本発明の一実施の形態における積層インダクタを示す断面図
　【図３】
　本発明の一実施の形態における積層インダクタを構成する積層シートを示す平面図
　【図４】
　本発明の一実施の形態における積層インダクタのＬ５÷Ｌ１とＱ値の関係を示すグラフ
　【図５】
　本発明の一実施の形態における積層インダクタの引出部を示す図
　【図６】
　本発明の一実施の形態における積層インダクタの他の引出部を示す図
　【図７】
　本発明の一実施の形態における積層インダクタを示す部分断面図
　【図８】
　本発明の一実施の形態における積層インダクタを示す部分断面図
　【図９】
　本発明の一実施の形態における積層インダクタを示す部分断面図
　【符号の説明】
　１　素子体
　１ａ，１ｂ　端面
　１ｃ　側面
　２，３　電極
　４　コイル部
　５，６　引出部
　７，８，９，１０　積層シート
　７ａ，８ａ，９ａ，１０ａ　導電層
　１１　導電膜