【事件の表示】
　特許第２７４９２４１号「サーマルヘッド用半導体集積回路」の特許に対する特許異議の申立てについてした平成１１年６月４日付取消決定に対し、東京高等裁判所において取消決定取消の判決（平成１１年（行ケ）第２２５号、平成１２年３月３０日判決言渡）があったので、さらに審理したうえ、次のとおり決定する。
【結　論】
　特許第２７４９２４１号の請求項１に係る特許を維持する。
【理　由】
１．手続の経緯
　特許第２７４９２４１号の請求項１に係る発明は、平成５年２月１６日に特許出願され、平成１０年２月２０日にその特許の設定登録がなされたところ、特許異議申立人京セラ株式会社から平成１０年１１月１０日付で特許異議の申立てがあり、平成１１年６月４日付けで「特許第２７４９２４１号の特許を取り消す。」との決定がなされた。
　これに対して、本件特許の特許権者は、平成１１年（行ケ）第２２５号として取消決定取消請求訴訟を提訴するとともに、平成１１年７月２７日に訂正審判（平成１１年審判第３９０６４号）を請求したところ、平成１１年１２月９日付けで「特許第２７４９２４１号発明の明細書を本件審判請求書に添付された訂正明細書のとおりに訂正することを認める。」との審決（平成１２年３月１日審決確定：以下、「訂正審決」という。）がなされ、平成１２年３月３０日に、前記平成１１年（行ケ）第２２５号の取消決定取消請求事件について、「特許庁が平成１０年異議第７５４１６号事件について平成１１年６月４日にした決定を取り消す。」との判決の言渡があった。
　
２．本件発明
　本件特許の請求項１に係る発明は、訂正審決により訂正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された次のとおりのものと認める。
「細長い矩形の長手方向に沿って配置されたロジック回路及び該ロジック回路に平面的に隣接配置されたドライバ回路を少なくとも有する内部回路と、該内部回路への入力信号を入力するための入力パッドと、前記内部回路からの出力信号を出力するための出力パッドと、を有するサーマルヘッド用半導体集積回路において、前記ロジック回路及びドライバ回路の回路領域上に絶縁性の層間膜を設け、前記入力パッド及び前記出力パッドは、前記層間膜上に設けられると共に、前記層間膜を介して前記ロジック回路又は前記ドライバ回路の回路領域に重畳して設けられることを特徴とするサーマルヘッド用半導体集積回路。」（以下、「本件発明」という。）
　
３．特許異議申立ての理由の概要
　特許異議申立人京セラ株式会社（以下、「申立人」という。）は、甲第１号証（特開昭６４−６７９５１号公報）を提出して、本件発明は、甲第１号証に記載された発明であるから、本件発明は特許法第２９条第１項の規定により特許を受けることができないものであり、本件発明の特許は特許法第１１３条第２号に該当し、取り消すべき旨主張している。
　
４．甲第１号証の記載事項
（１）「半導体基体と、該基体の一主表面全面にわたって配設された半導体素子領域と、半導体素子領域上に形成された多層の配線及び絶縁膜よりなる層と、上記多層の配線及び絶縁膜よりなる層の最終絶縁膜上に全面にわたって配設された配線端子とを有することを特徴とする半導体装置。」（特許請求の範囲第１項）
（２）「ＩＣ、ＬＳＩ等が高集積化し、多数の素子に対応して多リード化、多ピン化するにしたがって、チップ周辺のボンディングパッド領域が拡大し、それにしたがってチップ面積が大きくなり、ＩＣの単価増大につながった。本発明は上記した問題を克服するためになされたものであって、その目的は、高集積化された半導体チップの面積を増大することなく、高密度実装が可能となる半導体装置を提供することにある。」（第１頁右下欄第１３行〜第２頁左上欄第１行）
（３）「本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記のとおりである。すなわち、半導体基体の一主表面全面にわたって半導体素子領域を形成し、この上に多層配線層を介して全面にわたって配線端子であるボンディングパッドを配設し、実装基板の配線に対向して接続するようにしたものである。上記した手段によれば、半導体チップの主面全面が半導体素子領域に利用できるとともに、全面をボンディングパッド領域としても利用することができ、チップ面積が小さく高密度実装に適合することができ、前記目的を達成することができる。」（第２頁左上欄第６〜１７行）
（４）「第５図は第２図の一部を拡大し、実装基板の配線に接続する場合の形態を示す断面図である。６は多層配線層である。このうち、７は表面酸化膜（ＳｉＯ２）、８は第１層Ａｌ配線で各素子領域３に接続する。９はＳｉＯ２又はポリイミド樹脂等からなる層間絶縁膜、１０は第２層Ａｌ配線で層間膜のスルーホールを通じて第１層Ａｌ配線と接続する。１１はポリイミド樹脂等からなる最終絶縁膜、１２はＡｌ−Ｎｉ等の金属膜、５は半田等からなるボンディングパッドである。１４は実装基板である。１５は基板表面に形成された配線膜である。」（第２頁右上欄第１０行〜同頁左下欄第１行）
（５）「上記実施例で得られる作用効果を述べれば下記のとおりである。（１）半導体チップの上面のスペースを従来のように素子領域（２）と周辺ボンディング領域（４）とに分けるのではなく、チップ全面を素子領域とし、多層配線層を介してその上全面をボンディング領域とすることにより、ボンディングパッド面積分が不要となって、チップ面積の縮小が可能となり、原価低減が可能となる。」（第２頁左下欄第７〜１５行）
（６）ボンディングパッドを表面の全面にわたって設けた半導体チップの平面図（第３頁の第１図参照）
（７）ボンディングパッド５が、第２層Ａｌ配線１０上に形成されたＡｌ−Ｎｉ等の金属膜１２上に形成されていることを示す図（第３頁の第５図参照）
　
５．対比・判断
（１）本件発明の構成及び効果について
　本件発明は、「サーマルヘッド用半導体集積回路」において、
　ａ．サーマルヘッド用半導体集積回路が「細長い矩形の長手方向に沿って配置されたロジック回路及び該ロジック回路に平面的に隣接配置されたドライバ回路を少なくとも有する内部回路」を有する点。
　ｂ．「入力パッド及び前記出力パッドは、前記層間膜上に設けられると共に、前記層間膜を介して前記ロジック回路又は前記ドライバ回路の回路領域に重畳して設けられる」点
をそれぞれ構成として併せ備えることにより、「出力パッド領域３６をドライバ回路領域３４の上部に重畳して形成することができ、ドライバ回路領域を縮小することなくチップ全体の幅Ｗ１が従来の１ｍｍから約０．７ｍｍとなった。従って、チップ面積も従来の約７割程度となり、ウェハからの取れ数も増大する結果となった。」（明細書【００１６】）という効果を奏し得たものである。
（２）本件発明と甲第１号証記載の発明との対比
　甲第１号証には、半導体装置において、ボンディングパッドを、素子の回路領域に重畳して設けることについては記載がある。
　しかるに、本件発明と甲第１号証記載の発明とは次の相違点がある。
〈相違点１〉
　本件発明は「サーマルヘッド用半導体集積回路」に係るものであるところ、甲第１号証には、ＩＣ、ＬＳＩ等の「半導体装置」についての記載はあるが、「サーマルヘッド用半導体集積回路」については具体的な記載がなく、本件発明の構成である「サーマルヘッド用半導体集積回路」が「細長い矩形の長手方向に沿って配置されたロジック回路及び該ロジック回路に平面的に隣接配置されたドライバ回路を少なくとも有する内部回路」を有する点については記載及び示唆がない。
〈相違点２〉
　本件発明においては、入力パッド及び出力パッド（これは甲第１号証記載のものにおける「ボンディングパッド」に相当する。）は、「層間膜上に設けられると共に、前記層間膜を介して前記ロジック回路又は前記ドライバ回路の回路領域に重畳して設けられ」ているのに対し、甲第１号証には、ボンディングパッド５を第２層Ａｌ配線１０上に形成したＡｌ−Ｎｉ等の金属膜１２上に設けることが示されてはいるが、ボンディングパッドを絶縁膜９又は最終絶縁膜１１（これらは本件発明における「層間膜」に相当する。）の上に設けることについては記載及び示唆がない。
　また、甲第１号証には、前記したように、「サーマルヘッド用半導体集積回路」が「細長い矩形の長手方向に沿って配置されたロジック回路及び該ロジック回路に平面的に隣接配置されたドライバ回路を少なくとも有する内部回路」を有する点については記載及び示唆がなく、従って、甲第１号証には、入力パッド及び出力パッドを「層間膜を介して前記ロジック回路又は前記ドライバ回路の回路領域に重畳して設け」る点についても記載及び示唆がない。
　更に、上記各相違点に係る本件発明の構成は、当業者が普通に採用する程度の技術的事項であるとすることもできない。
　従って、本件発明１は甲第１号証に記載された発明であるとすることはできない。
　
６．むすび
以上のとおりであるから、特許異議申立ての理由及び証拠方法によっては本件発明に係る特許を取り消すことはできない。
　また、他に本件発明に係る特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１１年６月４日（１９９９．６．４）