(57)【要約】  本発明は、前処理ユニット１３をもつＤ級増幅器に関する。スイッチング周波数が増幅器出力フィルタを通過するときに生じる妨害を回避するために、増幅器スイッチング周波数が低下する場合、前処理ユニットは、増幅器に入力される信号を制限するように構成される。この目的のために、増幅器は、前処理ユニットからの信号と増幅器供給電圧とを比較するように構成された比較器と、前処理信号の振幅が供給電圧のある割合を超える場合、前処理ユニットの減衰を増加又は利得を制限する手段とを有する。
2008536434.tif 000002
【特許請求の範囲】
【請求項１】
電気入力信号を増幅する閉ループＤ級増幅器であって、該増幅器が、
前処理信号を供給するために、前記入力信号の振幅を変化させることが可能である前処理ユニットと、
前記前処理信号及びフィードバック信号を入力して、制御信号を生成する制御回路と、
前記制御信号及び少なくとも１つの供給電圧を受け、該制御信号にしたがって第１状態と第２状態との間でブロック波信号を交互に切り換えることにより、該ブロック波信号を発生させる、スイッチングブロックと、
出力信号を発生させるために前記ブロック波信号をフィルタリングするローパスフィルタであって、前記フィードバック信号が該出力信号に依存する、ローパスフィルタと、
を有し、
前記前処理ユニットは、前記ブロック波信号の周波数が閾値を下回る場合、前記前処理信号を制限し、
前記前処理ユニットは、
前記入力信号を入力して前記前処理信号を生成する、振幅変化手段と、
前記前処理信号と、前記少なくとも１つの供給電圧とを比較する比較器手段と、
瞬間的な前記前処理信号の振幅が前記供給電圧の所定の割合を超える場合、前記振幅変化手段の振幅変化機能を調整する調整手段と、
を有する、閉ループＤ級増幅器。
【請求項２】
前記振幅変化手段が増幅器であり、前記調整手段は、瞬間的な前記前処理信号の前記振幅が前記供給電圧の所定の割合を超える場合、増幅器利得を低減させる、請求項１に記載の閉ループＤ級増幅器。
【請求項３】
前記振幅変化手段が減衰器であり、前記調整手段は、瞬間的な前記前処理信号の前記振幅が前記供給電圧の所定の割合を超える場合、前記減衰器の減衰を増加させる、請求項１に記載の閉ループＤ級増幅器。
【請求項４】
前記比較器手段が、前記前処理信号を増幅する増幅器と、該増幅された前処理信号を整流する整流回路と、該整流された信号と前記供給電圧とを比較する比較器回路とを有する、請求項１乃至３の何れか一項に記載の閉ループＤ級増幅器。
【請求項５】
前記Ｄ級増幅器がフルブリッジ増幅器である、請求項１乃至４の何れか一項に記載の閉ループＤ級増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気入力信号を増幅するための閉ループＤ級増幅器に関し、該増幅器が、前処理された信号を供給するように、入力信号の振幅を変化させることができる前処理ユニットと、前処理信号及びフィードバック信号を受け、制御信号を生成する制御回路と、前記制御信号及び少なくとも１つの供給電圧を受け、該制御信号に従って、第１状態と第２状態との間でブロック波信号を交互に切り換えることによりブロック波信号を生成するスイッチングブロックと、出力信号を生成するために、該ブロック波信号をフィルタリングするローパスフィルタとを有し、前記フィードバック信号が、出力信号に依存し、前記前処理ユニットは、ブロック波信号の周波数が閾値を下回る場合、前処理信号を制限する。
【背景技術】
【０００２】
このような構成は、米国特許ＵＳ６１０７８７５Ａにおいて開示される。この構成において、センサは、スイッチングブロックが所定の時間よりも長く１つの状態にいるかどうかを決定する。すなわち、スイッチング周波数に対応する量が得られる。周波数が低すぎる場合、入力信号は制限される。このことは、出力フィルタを通過し、妨害を引き起こす程度までスイッチング周波数が低下するリスクを回避する。
【０００３】
このような構成の不利な点は、周波数測定が極めて複雑になり得ることである。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
それゆえ、本発明の目的は、より単純な、上記の種類の増幅器を提供することである。
【課題を解決するための手段】
【０００５】
この目的は、請求項１に記載の閉ループＤ級増幅器により達成される。
【０００６】
より詳細には、そのときＤ級増幅器の前処理ユニットが、入力信号を入力して前処理信号を生成する振幅変化手段と、前処理信号と前記少なくとも１つの供給電圧とを比較する比較器手段と、瞬間的な前処理信号の振幅が供給電圧の所定の割合を超える場合、前記振幅変化手段の振幅変化機能を調整する調整手段とを有する。
【０００７】
この構成は、周波数を実際に測定することなく、前処理信号の制限を可能にする。それゆえ、この構成は、単純になり得、したがって安価になり得る。
【０００８】
一実施例において、振幅変化手段は増幅器でもよく、調整手段は、瞬間的な前処理信号の振幅が供給電圧の所定の割合を超える場合、増幅器利得を低減させ得る。
【０００９】
代替の実施例において、振幅変化手段は、その代わりに減衰器でもよく、調整手段は、瞬間的な前処理信号の振幅が供給電圧の所定の割合を超える場合、減衰器の減衰を増加させ得る。
【００１０】
好ましくは、比較器手段は、前処理信号を増幅する増幅器と、増幅された前処理信号を整流する整流回路と、該整流された信号と供給電圧とを比較する比較器回路とを有する。
【００１１】
Ｄ級増幅器は、フルブリッジ増幅器として実現されても良い。
【００１２】
本発明のこれら及び他の態様は、以下に記載される実施例から明らかであり、該実施例を参照して明らかにされるであろう。
【発明を実施するための最良の形態】
【００１３】
図１は、閉ループＤ級増幅器のブロック図を描写する。増幅器１は入力信号ｖｉｎを入力し、増幅された出力信号ｖｏｕｔを生成する。出力信号は、スイッチングブロック２に、供給電圧Ｖ＋とＶ−との間（例えばＶ＋＝＋６０Ｖ、Ｖ−＝−６０Ｖ）のような第１状態と第２状態との間を交互に行き来するブロック波信号を生成させることにより生成される。ブロック波信号は、出力信号ｖｏｕｔを生成するためにローパスフィルタ３によりフィルタリングされる。出力信号の振幅は、ブロック波信号のパルスレートに依存する。制御回路４は、出力信号、すなわち入力信号の増幅されたバージョンを生成するように、スイッチングブロック２を制御する。
【００１４】
この閉ループ構成において、制御回路は、ｖｏｕｔに対応するフィードバック信号と、入力信号ｖｉｎとを入力する。この構成は、高電力用途、例えば１５０Ｗに適している。
【００１５】
対照的に、ほとんど低電力用途に使用される開ループ構成は、フィードバックループを必要としない。その代わり、入力信号と、定周波鋸歯波又は三角波信号とが比較され、比較器の出力が、スイッチングブロック２を制御するように使用される。
【００１６】
閉ループ構成は、米国特許ＵＳ６１０７８７５に記載のヒステリシス作用を使用してもよい。代替として、国際公開ＷＯ０３／０９０３４３Ａ２に開示されたヒステリシス効果なしで自己発振を使用する構成が使用されてもよい。
【００１７】
図２ａは、図１における増幅器の一実施例を描写する。ローパスフィルタ３は、キャパシタ５及びインダクタ６から構成されてもよい。キャパシタ５及びインダクタ６は、フィルタがブロック波スイッチング周波数を遮断するような値をもつべきである。制御回路４は、フィードバックネットワーク７及び比較器８を有し得る。比較器８は、描写されるように２つの相補的な出力を有し得、各々が、スイッチングブロック２の１つのスイッチを制御する。該スイッチは、好ましくはＭＯＳＦＥＴスイッチであり得る。一方のスイッチは、第１供給電圧Ｖ＋に接続され、他方のスイッチは、第２供給電圧Ｖ−に接続される。スイッチは、更に、スイッチングブロックの出力部を構成する接続点において、各々に接続される。スイッチは相補的な態様で制御されるので、スイッチの一方は、他方が遮断されている間、常にアクティブであろう。それゆえ、スイッチングブロックは、Ｖ＋又はＶ−を出力するであろう。自己発振状態は、当業者により知られるように、十分な位相シフト及び遅延をフィードバックネットワーク７に供給することにより獲得され得る。
【００１８】
このようなＤ級増幅器のスイッチング周波数ｆｓｗは、以下のように規定されうる。
【００１９】
ｆｓｗ＝ｆｓｗ０（１−Ｍ２）
ここで、ｆｓｗ０は、信号ゼロ交差付近のスイッチング周波数（例えば４００〜５００Ｈｚ）であり、Ｍは変調指数、すなわち出力ピーク電圧と供給電圧との間の比率である。変調指数が高くなる場合、すなわち所望の瞬間的な出力電圧が供給電圧に近づいてくる場合、スイッチング周波数は、大幅に低下する。スイッチング周波数がローパスフィルタ３の範囲内に低下する場合、かなりの妨害信号が該フィルタを通って出力されるであろう。例えばオーディオ用途においては、フィルタは、２０ｋＨｚより高い信号成分を除去するべきである。ｆｓｗ０が５００ｋＨｚ、供給電圧Ｖ＋／Ｖ−が＋／−６０Ｖである場合、増幅されるべき入力信号の周波数がより低くても、瞬間的な出力信号が５８．８Ｖに近づくとすぐに、迷惑な２０ｋＨｚ信号が聞かれるであろう。それゆえ、米国特許ＵＳ６１０７８７５に記載されたものと類似して、スイッチング周波数が所定の周波数を下回るとすぐに、入力信号を制限するプリアンプ９が使用され得る。
【００２０】
図２ｂは、図２ａのハーフブリッジの実施例に実質的に対応するフルブリッジ構成を描写する。この構成は、１つの供給電圧Ｖ＋のみを使用する。その代わり２つのスイッチングブロック２'、２"が使用される。比較器８は、相補的な態様でこれらのスイッチングブロックを制御し、その結果、第１スイッチング状態では、第１スイッチングブロック２'の出力が接地され、第２スイッチングブロック２"の出力がＶ＋に接続される一方、第２スイッチング状態では、第２スイッチングブロック２"の出力が接地され、第１スイッチングブロック２'の出力がＶ＋に接続される。各々のスイッチングブロック２'、２"は、それぞれローパスフィルタ３'、３"を有し、負荷１０が、これらのフィルタの出力の間に接続される。フィードバックネットワーク７'は、スイッチングブロックと共通でもよい。フルブリッジ構成は、ハーフブリッジ構成に対して上述された高振幅信号と同じ問題を有するであろう。
【００２１】
図３は、本発明の一実施例による閉ループＤ級増幅器のブロック図を描写する。そのとき増幅器は、図１において描写されたブロック、主として制御回路、スイッチングブロック、及びローパスフィルタを有するメインブロック１２を有する。メインブロック１２は、プリアンプされた信号ｖｐを入力し、該信号に基づいて出力信号ｖｏｕｔを生成する。プリアンプされた信号は、Ｄ級増幅器の入力信号ｖｉｎを入力するプリアンプ１３によって生成されてもよい。プリアンプされた信号は、比較器ブロック１４にも入力される。比較器ブロック１４は、メインブロックから供給電圧Ｖ＋（及び／又はＶ−）も入力し、供給電圧と、プリアンプから入力された瞬間的なプリアンプ信号とを比較する。
【００２２】
瞬間的なプリアンプ信号が供給電圧の所定の割合を超える場合、周波数が低下してブロック波信号がローパス出力フィルタを通過するような態様で、所望の出力電圧ｖｏｕｔは供給電圧Ｖ＋又はＶ−に近づくであろうことが仮定され得る。それゆえ、瞬間的なプリアンプ信号が供給電圧の所定の割合を越える場合、比較器ブロック１４は、プリアンプ１３に入力されてプリアンプ利得を制限する、制限信号ｌｉｍを出力する。したがって上記の条件が、実際にブロック波周波数を測定することなく回避され得、このことは、以下に更に記載されるであろう単純な回路が使用されることを可能にする。更に、上記の構成は、供給電圧における変動も補償する。
【００２３】
上で開示されるように入力信号の振幅は、プリアンプにより前処理されてもよい。しかしながら、この目的のために（示されていない）減衰器を使用することも可能である。瞬間的な前処理信号ｖｐの振幅が供給電圧の所定の割合を越える場合、比較器ブロック１４は、減衰器の減衰を増加させる。減衰器及びプリアンプは、振幅変化手段という共通の名前で呼ばれ得る。
【００２４】
したがって、通常、Ｄ級増幅器は、入力信号を入力し、前処理された信号を生成する振幅変化手段を有する。該増幅器は、更に、前処理信号と供給電圧とを比較する比較器手段と、瞬間的な前処理信号の振幅が供給電圧の所定の割合を越える場合、振幅変化手段の振幅変化機能（減衰又は利得）を調整する調整手段とを有する。
【００２５】
比較器手段は、前処理信号を増幅する増幅器を有してもよい。したがって、増幅された信号は、それから、前処理信号が供給電圧の所定の割合を越えるかどうかを調べるために、比較器回路において供給電圧と比較され得る。代替として、供給電圧は、その代わり分割され得る。
【００２６】
比較器手段は、増幅された前処理信号を整流する整流回路を有してもよく、その結果瞬間的な前処理信号が、以下の一例に描写されるように、信号極性に関わらず供給電圧と比較され得る。
【００２７】
図４は、図３におけるプリアンプ１３及び比較器１４のブロックのあり得る実施を示す。この構成において、プリアンプは、抵抗Ｒ１、Ｒ２、Ｒ３、キャパシタＣ１、及びオペアンプＥ１のオペアンプ構成を有する。比較器ブロック１４は、整流サブブロック１５、比較器回路１６、及び制限信号発生構成を有する。整流サブブロック１５は、抵抗Ｒ４、Ｒ５、及びオペアンプＥ２を有し、プリアンプ信号ｖｐを増幅するオペアンプ構成を有する。整流サブブロック１５は、更に、抵抗Ｒ６、Ｒ７、オペアンプＥ３、及びダイオードＤ１、Ｄ２を有し、増幅された信号を入力するオペアンプベースの整流構成を有する。こうして生成された整流信号は、抵抗Ｒ８，Ｒ９，Ｒ１０，Ｒ１１，Ｒ１２、オペアンプＥ４、及びツェナーダイオードＤ３を有し、供給電圧Ｖ＋だけでなく整流サブブロック１５から出力された信号を異なる入力部において入力する、オペアンプベースの比較器回路を有する比較器ブロック１６に入力される。
【００２８】
制限信号生成構成は、抵抗Ｒ７、Ｒ１３、及びＲ１４、ダイオードＤ４、キャパシタＣ２、トランジスタＴ２、並びに負の電圧源Ｖｎｅｇを有する。
【００２９】
整流サブブロック１５により整流され、増幅された瞬間的なプリアンプ信号ｖｐが供給電圧Ｖ＋よりも大きい場合、オペアンプＥ４の出力は負となり、ダイオードＤ４を通じて電流を流し始める。トランジスタＴ２は、電流がＲ７を通って流れるように導通となる。プリアンプブロック１３におけるＪＦＥＴトランジスタＴ１は、伝導し始め、プリアンプ信号ｖｐが制限される。Ｒ７の電圧降下がＶｎｅｇに等しい場合、ＪＦＥＴトランジスタＴ１は完全に導通であり、プリアンプ信号ｖｐは、その最大の減衰となる。
【００３０】
もちろん、他の実施も可能である。
【００３１】
要約すると、本発明は、前処理ユニットをもつＤ級増幅器に関する。スイッチング周波数が増幅器出力フィルタを通過されるときに生じる妨害を避けるために、増幅器スイッチング周波数が低下する場合、前処理ユニットは、増幅器に入力された信号を制限するように構成される。この目的のため、増幅器は、前処理ユニットからの信号と増幅器供給電圧とを比較する比較器と、前処理信号の振幅が供給電圧のある割合を越える場合、前処理ユニットの減衰を増加、又は利得を制限する手段とを有する。
【００３２】
本発明は、記載された実施例に制限されない。本発明は、請求項の範囲内において異なる態様で変更され得る。
【図面の簡単な説明】
【００３３】
【図１】図１は、閉ループＤ級増幅器のブロック図を描写する。
【図２ａ】図２ａは、図１の増幅器の概略的な実施例を描写する。
【図２ｂ】図２ｂは、図２ａの実施例に対応するフルブリッジ構成を描写する。
【図３】図３は、本発明の一実施例による閉ループＤ級増幅器のブロック図を描写する。
【図４】図４は、図３に示されたブロックの実現を描写する。
【図１】
2008536434.tif 000003
【図２ａ】
2008536434.tif 000004
【図２ｂ】
2008536434.tif 000005
【図３】
2008536434.tif 000006
【図４】
2008536434.tif 000007
【国際調査報告】
2008536434.tif 000008
2008536434.tif 000009
2008536434.tif 000010