(57)【要約】【課題】  改善された熱伝導率をもつ歪みシリコン材料を形成するための方法を提供すること。【解決手段】  改善された熱伝導率を有するＳｉＧｅ層上に歪みＳｉ層を形成するための方法が開示される。第１の堆積ステップにおいて、Ｓｉ又はＧｅの第１の層が堆積され、第２の堆積ステップにおいて、他方の要素の第２の層が堆積され、第１の堆積ステップ及び第２の堆積ステップが繰り返されて、複数のＳｉ層と複数のＧｅ層とを有する複合ＳｉＧｅ層が形成される。Ｓｉ層及びＧｅ層のそれぞれの厚さは、複合ＳｉＧｅ層の望ましい構成比による。複合ＳｉＧｅ層は、Ｓｉ及びＧｅのランダム合金のものより大きい熱伝導率を有するＳｉ及びＧｅのデジタル合金として特徴付けられる。この方法は、さらに、Ｓｉ層を複合ＳｉＧｅ層に堆積するステップをさらに含み、複合ＳｉＧｅ層は緩和ＳｉＧｅ層として特徴付けられ、Ｓｉ層は歪みＳｉ層である。ＳｉＧｅ層におけるより大きな熱伝導率のためには、第１の層及び第２の層は、各々が、本質的に、単一の同位体で構成されるように堆積することができる。【選択図】      図６
2008509562.tif 000002
【特許請求の範囲】
【請求項１】
基板上にＳｉＧｅ層を形成するための方法であって、
第１の堆積ステップにおいて、Ｓｉ及びＧｅの一方の第１の層を堆積するステップと、
第２の堆積ステップにおいて、Ｓｉ及びＧｅの他方の第２の層を堆積するステップと、
前記第１の堆積ステップと前記第２の堆積ステップを繰り返して、複数のＳｉ層及び複数のＧｅ層を有する複合ＳｉＧｅ層を形成するステップと、
を含み、
前記Ｓｉ層及び前記Ｇｅ層のそれぞれの厚さが、前記複合ＳｉＧｅ層の望ましい構成比によるものであり、
前記複合ＳｉＧｅ層が、Ｓｉ及びＧｅのランダム合金のものより大きい熱伝導率を有するＳｉ及びＧｅのデジタル合金として特徴付けられる、
方法。
【請求項２】
前記Ｓｉ層及び前記Ｇｅ層の各々が歪み緩和転位が形成されない厚さを有する、請求項１に記載の方法、
【請求項３】
Ｓｉ層を前記複合ＳｉＧｅ層上に堆積するステップ、
をさらに含み、
前記複合ＳｉＧｅ層が緩和ＳｉＧｅ層としてさらに特徴付けられ、前記Ｓｉ層が歪みＳｉ層である、
請求項１に記載の方法。
【請求項４】
前記基板がシリコン・オン・インシュレータ（ＳＯＩ）構造体を含む、請求項１に記載の方法。
【請求項５】
前記基板がＳｉＧｅオン・インシュレータ（ＳＧＯＩ）構造体を含む、請求項１に記載の方法。
【請求項６】
前記基板がＳｉ基板の上に重なるＳｉＧｅ層を含む、請求項１に記載の方法。
【請求項７】
前記基板が上方層を有し、前記第１の堆積ステップの前に、前記上方層を研磨してその厚さを減少させるステップをさらに含む、請求項１に記載の方法。
【請求項８】
前記第１の層及び前記第２の層の少なくとも一方が、本質的に単一の同位体で構成される、請求項１に記載の方法。
【請求項９】
半導体デバイスを製造する方法であって、
ＳｉＧｅのデジタル合金の層を基板上に形成するステップと、
Ｓｉ層を前記ＳｉＧｅのデジタル合金上に形成するステップと、
を含み、
前記ＳｉＧｅのデジタル合金が、Ｓｉ及びＧｅのランダム合金のものより大きい熱伝導率を有する、
方法。
【請求項１０】
前記デジタル合金層が緩和ＳｉＧｅ層として特徴付けられ、前記Ｓｉ層が歪みＳｉ層である、請求項９に記載の方法。
【請求項１１】
前記デジタル合金層がＳｉ及びＧｅの複数の交互の副層を含む、請求項９に記載の方法。
【請求項１２】
前記副層が前記ＳｉＧｅのデジタル合金の望ましい構成比による厚さで形成される、請求項１１に記載の方法。
【請求項１３】
前記副層の各々が歪み緩和転位が形成されない厚さで形成される、請求項１１に記載の方法。
【請求項１４】
前記副層の各々が本質的に単一の同位体で構成される、請求項１１に記載の方法。
【請求項１５】
半導体デバイスであって、
基板上のＳｉＧｅのデジタル合金の層と、
前記ＳｉＧｅのデジタル合金上のＳｉ層と、
を含み、
前記ＳｉＧｅのデジタル合金が、Ｓｉ及びＧｅのランダム合金のものより大きい熱伝導率を有する、
半導体デバイス。
【請求項１６】
前記デジタル合金層が緩和ＳｉＧｅ層として特徴付けられ、前記Ｓｉ層が歪みＳｉ層である、請求項１５に記載のデバイス。
【請求項１７】
前記デジタル合金層がＳｉ及びＧｅの複数の交互の副層を含む、請求１５に記載のデバイス。
【請求項１８】
前記副層が前記ＳｉＧｅのデジタル合金の望ましい構成比による厚さで形成される、請求項１７に記載のデバイス。
【請求項１９】
前記副層の各々が歪み緩和転位が形成されない厚さで形成される、請求項１７に記載のデバイス。
【請求項２０】
前記副層の各々が、本質的に単一の同位体で構成される、請求項１７に記載のデバイス。
【請求項２１】
Ｓｉの副層が前記基板上に配置される、請求項１７に記載のデバイス。
【請求項２２】
前記基板がシリコン・オン・インシュレータ（ＳＯＩ）構造体を含む、請求項１５に記載のデバイス。
【請求項２３】
前記基板がＳｉＧｅオン・インシュレータ（ＳＧＯＩ）構造体を含む、請求項１５に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスの製造に関し、より具体的には、ＳｉＧｅ合金が改善された熱伝導率を有する、歪みＳｉ及びＳｉＧｅ合金フィルムを形成するためのプロセスに関する。
【背景技術】
【０００２】
引張り歪みをもつシリコン層は、高性能ＣＭＯＳデバイスにおいて用いるのに関心がもたれている。歪みＳｉ層における改善された電荷キャリアの移動度は、デバイスにおける幾何学的スケーリングの必要なしで、高められたＦＥＴ性能（より高いオン状態の電流）を可能にする。歪みＳｉ層は、典型的には、Ｓｉ層を緩和シリコン・ゲルマニウム（ＳｉＧｅ）層上に成長させることにより形成される。デバイスの用途に応じて、ＳｉＧｅ層は、バルクＳｉ基板上に成長させてもよいし、又は、絶縁層の上部に形成してシリコン・ゲルマニウム・オン・インシュレータ（ＳＧＯＩ）ウエハを生成してもよい。緩和ＳｉＧｅ層上の歪みＳｉは、Ｓｉ／ＳｉＧｅ二重層構造体として見ることができる。
【０００３】
基板がどのように製造されたかにかかわらず、Ｓｉ／ＳｉＧｅ二重層構造体におけるデバイス製造にとっての実質的な障害は、ＳｉＧｅ合金材料の不良な熱伝導率である。このことは、二重層構造体上に製造されたトランジスタの電気特性を低下させることが明らかになっている。純粋なＳｉの場合におけるほど熱を迅速に伝送できないため、デバイスのチャネル領域における温度が上昇し、これによって電荷キャリアの移動度が低下する。
【０００４】
通常、格子内の構成原子の質量変動は、結晶内のフォトンの寿命を減少させ、これは次いで、熱伝導率の減少をもたらす。ＳｉＧｅランダム合金の場合には、Ｓｉ原子とＧｅ原子との間、並びに、Ｓｉ及びＧｅの種々の同位体における質量変動は、熱伝導率の減少をもたらす。天然に生ずるＳｉ及びＧｅをもつ典型的なランダムＳｉＧｅ合金においては、Ｓｉは３つの同位体２８Ｓｉ、２９Ｓｉ及び３０Ｓｉを有し、Ｇｅは５つの同位体７０Ｇｅ、７２Ｇｅ、７３Ｇｅ、７４Ｇｅ及び７６Ｇｅを有する。ＳｉＧｅ材料の熱伝導率は、ＳｉＧｅ形成に同位体標識ガス源を用いる堆積により改善することができ、これは、Ｓｉ及びＧｅそれぞれの同位体の質量変動を最小にする。特許文献１は、シラン（ＳｉＨ４）ガス及びゲルマン（ＧｅＨ４）ガスを用いることによりＳｉＧｅ層を形成することを提案し、ここで２８Ｓｉ及び７０Ｇｅの同位体濃度は両方共９５％より大きい。（同様に同位体で標識することができる）Ｓｉの層は、このＳｉＧｅ層の上に堆積される。この技術は、バルクＳｉ基板又はＳＯＩ基板上の、同位体の質量変動が減少された緩和ＳｉＧｅ合金層上に歪みＳｉの二重層構造体をもたらす。図１及び図２は、ＳＯＩ基板上でのこの技術の適用例を示す。典型的なＳＯＩ基板１０は、Ｓｉ基板１上に絶縁層２及び基板層３を有する（図１）。同位体標識Ｓｉ及びＧｅのための原料ガス２１、２２が堆積プロセスにおいて用いられて、ランダムＳｉＧｅ合金層４を形成する（図２）。同位体標識は、ＳｉＧｅ層の質量変動を低下させ、これにより、その熱伝導率を改善するように作用する。
【０００５】
（本出願と同じ譲受人に譲渡された特許文献２に説明されるように、）熱混合プロセスを採用して、基板層３を質量変動が減少したＳｉＧｅ層４と混合して、緩和ＳｉＧｅ層５を絶縁体２上に生成することができる（図３）。この構造体は、したがって、緩和ＳｉＧｅオン・インシュレータ（ＳＧＯＩ）基板として見ることができ、図４に示すように、この上に、Ｓｉ層６を形成して、歪みＳｉ層を与えることができる。
【０００６】
【特許文献１】米国特許明細書第２００４／０００４２７１（Ｆｕｋｕｄａ他）
【特許文献２】Ｂｅｄｅｌｌ他による米国特許明細書番号第１０／０５５、１３８号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ＣＭＯＳデバイスにおける歪みＳｉ層の利点を実現するために、ＳｉＧｅ合金層における熱伝導率が改善されたＳｉ／ＳｉＧｅ二重層構造体を提供する必要性がある。複雑さを加えることなく、かつＳｉ及びＧｅのために同位体標識原料ガスを用いる費用なしで、質量変動が減少された緩和ＳｉＧｅ層を形成することが望ましい。
【課題を解決するための手段】
【０００８】
本発明は、ＳｉＧｅのランダム合金のものより大きい熱伝導率を有するＳｉＧｅ層を基板上に形成するための方法を提供する。この方法においては、第１の堆積ステップにおいて、Ｓｉ又はＧｅの第１の層が堆積され、第２の堆積ステップにおいて、他方の要素の第２の層が堆積され、第１の堆積ステップ及び第２の堆積ステップが繰り返されて、複数のＳｉ層と複数のＧｅ層とを有する複合ＳｉＧｅ層が形成される。Ｓｉ層及びＧｅ層のそれぞれの厚さは、複合ＳｉＧｅ層の望ましい構成比による（例えば、１：１の比率は、典型的には、Ｓｉ０．５Ｇｅ０．５を形成するように、各々が約Å厚さのＳｉ層及びＧｅ層により実現される）。Ｓｉ層及びＧｅ層は歪まされるが、これらは十分に薄いので、歪み緩和転位が形成されることはない。複合ＳｉＧｅ層は、Ｓｉ及びＧｅのランダム合金のものより大きい熱伝導率を有するＳｉ及びＧｅのデジタル合金として特徴付けられる。この方法は、さらに、Ｓｉ層を複合ＳｉＧｅ層に堆積するステップをさらに含み、複合ＳｉＧｅ層は、緩和ＳｉＧｅ層として特徴付けられ、Ｓｉ層は歪みＳｉ層である。ＳｉＧｅ層におけるより大きな熱伝導率のためには、第１の層及び第２の層は、各々が、本質的に、単一の同位体で構成されるように堆積することができる。
【０００９】
本発明の別の態様によれば、半導体デバイスを製造するための方法が提供される。この方法は、ＳｉＧｅのデジタル合金の層を基板上に形成するステップと、Ｓｉ層をＳｉＧｅのデジタル合金上に形成するステップと、を含む。ＳｉＧｅのデジタル合金は、Ｓｉ及びＧｅのランダム合金のものより大きい熱伝導率を有する。デジタル合金層は、さらに、緩和ＳｉＧｅ層として特徴付けることができ、Ｓｉ層は歪みＳｉ層である。本発明の特定の実施形態によれば、デジタル合金層は、Ｓｉ及びＧｅの複数の交互の副層を含む。これらの副層は、ＳｉＧｅのデジタル合金の望ましい構成比による厚さで形成される。副層の各々は、本質的に、単一の同位体で構成することができる。
【００１０】
本発明のさらに別の態様によれば、基板上のＳｉＧｅのデジタル合金の層と、ＳｉＧｅのデジタル合金上のＳｉ層とを含む半導体デバイスが提供され、ＳｉＧｅのデジタル合金は、Ｓｉ及びＧｅのランダム合金のものより大きい熱伝導率を有する。デジタル合金層は、緩和ＳｉＧｅ層として特徴付けることができ、ＳｉＧｅ層上のＳｉ層は歪みＳｉ層として特徴付けることができる。デジタル合金層は、Ｓｉ及びＧｅの複数の交互の副層を含む。基板は、バルクＳｉ基板であってもよいし、バルクＳｉ基板上に成長されたランダムＳｉＧｅ合金層であってもよいし、或いはＳＯＩ又はＳＧＯＩ構造体であってもよい。
【発明を実施するための最良の形態】
【００１１】
本発明によれば、ＳｉＧｅ合金の層が基板（典型的には、バルクＳｉ、バルクＳｉ上に成長されたＳｉＧｅ、或いはＳＯＩ又はＳＧＯＩ）上に形成され、ＳｉＧｅ合金層は質量変動が減少されており、したがって、ランダムＳｉＧｅ合金の層より高い熱伝導率を有する。これは、ＳｉＧｅ層を、ランダム合金ではなく、順序付けられたデジタル合金として形成することにより達成される。
【００１２】
図５は、本発明のプロセスにより形成されたＳｉＧｅデジタル合金を示す。基板１０（ここでは、バルク基板１上に基板層３及び絶縁体２をもつＳＧＯＩ構造体として示される）は、Ｓｉ源５１及びＧｅ源５２を用いて、Ｓｉ又はＧｅのいずれかの層を基板上に堆積することができる処理チャンバ内に置かれる。超高真空ＣＶＤ（ＵＨＶＣＶＤ）及び好ましくは６５０℃より低い温度における低温エピタキシー（ＬＴＥ）を含む様々な堆積技術を用いることができる。
【００１３】
Ｓｉの薄層４１が基板上に堆積され、Ｇｅの薄層４２が層４１に堆積される。Ｓｉ及びＧｅの交互の層４３、４４等は、Ｓｉ／Ｇｅの望ましい合計厚さに到達するまで堆積される。Ｓｉ層及びＧｅ層の相対厚さは、望ましい構成比により調整される。例えば、ＳｉＧｅ層の全体を９０％Ｓｉにすべき場合には、Ｓｉの層４１及び層４３の各々は、典型的には９０Å厚さにし、Ｇｅの層４２及び層４４の各々は、典型的には１０Å厚さにする。Ｓｉ層及びＧｅ層の合計数は、複合層５０の望ましい厚さに応じて決まり、これはデバイスの用途に応じて、数百Åからミクロンほどまで異なることができる。例えば、ＳｉＧｅ層を５０％Ｓｉで５００Å厚さにすべき場合には、典型的には、１０Å厚さの５０のＳｉ及びＧｅの副層（各々２５）にする。副層の最適な厚さは、主として、これらの層をプレーナ法により成長させ、欠陥形成を最小にする能力に応じて決まる。Ｓｉ及びＧｅの副層は、典型的には、歪まされるため、歪み緩和転位が形成される厚さがある。緩和Ｓｉのものに近い（基板表面に平行の）面内格子パラメータをもつ基板においては、Ｇｅ副層は１０から２０Åを超えるべきではないが、Ｓｉ副層は数百Åまでになってもよい。緩和Ｇｅのものに近い面内格子パラメータをもつ基板においては、Ｓｉ副層は１０から２０Åを超えるべきではないが、Ｇｅ副層は数百Åまでになってもよい。
【００１４】
さらに、基板層３における質量変動の効果を制限することが望ましい（例えば、基板がＳＧＯＩである場合には、層３自体がＳｉＧｅである）。このことは、層３の厚さが層５０のほんの何分の一かになるように層３を薄くすることにより（例えば、研磨することにより）、Ｓｉ／Ｇｅ副層４１、４２等の堆積前に行うことができる。層５０が５００Å厚さであり、Ｓｉ及びＧｅの各々が２５の副層を含む上述の例においては、層３は５０Åまで薄くすることができる。
【００１５】
Ｓｉ及びＧｅのすべての交互の副層を含む複合層５０は、超格子として見ることができ、より具体的には、ＳｉＧｅの順序付けられた合金又はデジタル合金として見ることができる。各々の副層には１つの要素だけが存在するため、複合層における質量変動は、ランダム合金層におけるより少ないことに注目されたい。したがって、Ｓｉ／Ｇｅ複合層５０の熱伝導率は、通常通りに堆積されたＳｉＧｅ層より大きい。
【００１６】
本実施形態においては、基板の上方層３は、ＳＧＯＩ構造体におけるＳｉＧｅ層であり、最初に堆積される副層４１はＳｉである。当業者に理解されるように、この構成は、基板と堆積された層との間の好ましい界面という利点を与え、具体的には、シリコンの成長が、成長界面における酸素の量を減少させる傾向をもち、これが、より高品質の結晶層をもたらす。
【００１７】
或いは、所望の場合には、最初に堆積される副層はＧｅであってもよい。上述のように、Ｓｉ／Ｇｅ層５０は、さらに、バルクＳｉ上、バルク基板上の既存のＳｉＧｅ上、又はＳＯＩ基板上に形成してもよい。
【００１８】
副層４２、４３、４３等の各々は、成長テンプレートとして作用する基板層３の面内格子パラメータにより求められた格子の不一致により歪まされる。例えば、基板層３が完全に緩和されたＳｉ０．５Ｇｅ０．５層である場合には、Ｓｉ副層は約２．０％の引張り歪みをもち、Ｇｅ副層は約２．２％の圧縮歪みをもつ。しかし、複合層５０は全体として、事実上ゼロの応力を有し、歪みＳｉ層を形成する目的のために、緩和ＳｉＧｅ層として機能する。層５０上に堆積されたＳｉの層６１は、したがって、歪みＳｉ層になり（図６を参照されたい）、Ｓｉ／ＳｉＧｅの複合物６１、５０は、ＳｉＧｅがランダム合金であるＳｉ／ＳｉＧｅ二重層より高い熱伝導率を有する。
【００１９】
本実施形態においては、源５１、５２により送給されたＳｉ及びＧｅ（例えば、それぞれＳｉＨ４ガス及びＧｅＨ４ガス）は同位体で標識されていない。しかし、同位体標識源を用いて、個々のＳｉ及びＧｅの副層において非常に低い質量変動を実現することができ、したがって、Ｓｉ／Ｇｅ層５０の熱伝導率をさらに改善することができる。
【００２０】
本発明は、特定の実施形態について説明されたが、上記の説明を考慮して、幾多の代替的手法、修正、及び変形態様が当業者に明らかであることが明白である。したがって、本発明は、本発明の範囲及び精神並びに特許請求の範囲に入るそうした代替的手法、修正、及び変形態様を包含することを意図する。
【図面の簡単な説明】
【００２１】
【図１】典型的なＳＯＩ基板の概略図である。
【図２】同位体標識Ｓｉ源及びＧｅ源を用いるＳｉＧｅ層形成技術を示す。
【図３】ＳｉＧｅ層とＳｉ層を熱混合することにより形成されたＳｉＧｅオン・インシュレータ（ＳＧＯＩ）構造体の概略図である。
【図４】ＳＧＯＩ基板上の歪みＳｉ層を示す。
【図５】本発明による、ＳＯＩ又はＳＧＯＩ基板上に質量変動が低いデジタルＳｉＧｅ合金層を形成するプロセスの概略図である。
【図６】図５のＳｉＧｅ合金層上に堆積された歪みＳｉ層を示す。
【図１】
2008509562.tif 000003
【図２】
2008509562.tif 000004
【図３】
2008509562.tif 000005
【図４】
2008509562.tif 000006
【図５】
2008509562.tif 000007
【図６】
2008509562.tif 000008
【国際調査報告】
2008509562.tif 000009