(57)【要約】  本発明は、行列配置された複数のメモリセル（１００，２００）を有するメモリアレイ（１０，２０）と、前記メモリセルの行に結合されたビット線（１２，２２）と、複数の前記ビット線（１２，２２）に結合された入力部を有し、前記複数のビット線（１２，２２）上の各アナログ信号レベルの平均レベルを決定する平均回路（１１，２１）と、前記平均回路（１１，２１）に結合され、前記平均レベルをモニタするとともに、前記平均レベルが予め決定された動作を示すときにリフレッシュコマンドを出力するモニタリング回路（１３，２３）と、前記モニタリング回路（１３，２３）に結合され、前記リフレッシュコマンドに応答して少なくとも前記複数のメモリセル（１００，２００）の選択をリフレッシュするリフレッシュ回路（１５，２５）とを具える不揮発性記憶装置に関する。
2008525924.tif 000002
【特許請求の範囲】
【請求項１】
行列配置された複数のメモリセル（１００，２００）を有するメモリアレイ（１０，２０）と、
前記メモリセルの行に結合されたビット線（１２，２２）と、
複数の前記ビット線（１２，２２）に結合された入力部を有し、前記複数のビット線（１２，２２）上の各アナログ信号レベルの平均レベルを決定する平均回路（１１，２１）と、
前記平均回路（１１，２１）に結合され、前記平均レベルをモニタするとともに、前記平均レベルが予め決定された動作を示すときにリフレッシュコマンドを出力するモニタリング回路（１３，２３）と、
前記モニタリング回路（１３，２３）に結合され、前記リフレッシュコマンドに応答して少なくとも前記複数のメモリセル（１００，２００）の選択をリフレッシュするリフレッシュ回路（１５，２５）とを具える不揮発性記憶装置。
【請求項２】
請求項１記載の不揮発性記憶装置において、
前記モニタリング回路（１３，２３）が、予め決定されたしきい値（１９，２９）を受け取り、前記平均レベルと前記しきい値（１９，２９）とを比較し、前記比較の結果に応じて前記リフレッシュコマンドを出力することを特徴とする不揮発性記憶装置。
【請求項３】
請求項１記載の不揮発性記憶装置において、
前記複数のビット線（２２）に結合され、前記複数のビット線（２２）上の各アナログ信号レベルから、少なくとも一つの予め決定された論理状態のデータ信号に割り当てられたものを選択する選択手段（２６）を更に具え、
これによって、前記平均回路（２１）が前記選択手段（２６）に結合され、前記平均回路が、前記選択手段（２６）によって選択された各アナログ信号レベル上の選択された平均レベルを決定することを特徴とする不揮発性記憶装置。
【請求項４】
請求項３記載の不揮発性記憶装置において、
前記モニタリング回路（２３）が、前記選択された平均レベルと、前記複数のビット線（１２，２２）の全ての上の各アナログ信号レベルで決定された全体に亘る平均レベルと比較するとともに、前記比較の結果に応じて前記リフレッシュコマンドを出力することを特徴とする不揮発性記憶装置。
【請求項５】
請求項４記載の不揮発性記憶装置において、
前記選択手段（２６）が、前記複数のビット線（２２）上の各アナログ信号レベルから、「ハイ」データ信号に割り当てられたものを選択し、
前記平均回路（２１）が、前記選択手段（２６）によって選択された各アナログ信号レベル上の平均「ハイ」レベルを決定し、
前記モニタリング装置（２３）が、予め決定されたしきい値（２９）をう受け取るとともに、前記平均「ハイ」レベルと前記全体に亘る平均レベルとの間の差が前記しきい値（２９）より下であるときに前記リフレッシュコマンドを出力することを特徴とする不揮発性記憶装置。
【請求項６】
請求項４記載の不揮発性記憶装置において、
前記選択手段（２６）が、前記複数のビット線（２２）上の各アナログ信号レベルから、「ロー」データ信号に割り当てられたものを選択し、
前記平均回路（２１）が、前記選択手段（２６）によって選択された各アナログ信号レベル上の平均「ロー」レベルを決定し、
前記モニタリング装置（２３）が、予め決定されたしきい値（２９）を受け取るとともに、前記平均「ロー」レベルと前記全体に亘る平均レベルとの間の差が前記しきい値（２９）より下であるときに前記リフレッシュコマンドを出力することを特徴とする不揮発性記憶装置。
【請求項７】
請求項３記載の不揮発性記憶装置において、
前記モニタリング回路（２３）が、前記選択された平均レベルと他の選択された平均レベルとを比較するとともに、前記比較の結果の応じて前記リフレッシュコマンドを出力することを特徴とする不揮発性記憶装置。
【請求項８】
請求項７記載の不揮発性記憶装置において、
前記選択手段（２６）が、前記複数のビット線（２２）上の各アナログ信号レベルから、「ロー」データ信号に割り当てられたもの及び「ハイ」データ信号に割り当てられたものを選択し、
前記平均レベル（２１）が、前記選択手段（２６）によって選択された各アナログ信号レベルの平均「ロー」レベル及び平均「ハイ」レベルを決定し、
前記モニタリング回路（２３）が、予め決定されたしきい値（２９）を受け取るとともに、前記平均「ハイ」レベルと前記平均「ロー」レベルとの間の差が前記しきい値（２９）より下であるときに前記リフレッシュコマンドを出力することを特徴とする不揮発性記憶装置。
【請求項９】
請求項１から８のうちのいずれか１項に記載の不揮発性記憶装置において、
前記ビット線（１２，２２）に結合され、前記複数のビット線（１２，２２）からの各アナログ信号と前記平均レベル出力とを前記平均手段によりそれぞれ比較することによって各データ信号を形成するセンス手段（１４，２４）を更に具えることを特徴とする不揮発性記憶装置。
【請求項１０】
不揮発性記憶装置をリフレッシュする方法であって、
アナログ出力信号を複数のメモリセルから受信し、
前記メモリセルからの各アナログ出力信号レベルの平均レベルを決定し、
前記平均レベルをモニタし、
前記平均レベルが予め決定された動作を示すときにリフレッシュコマンドを出力し、
前記リフレッシュコマンドに応答して前記複数のメモリセルの少なくとも選択をリフレッシュする方法。
【請求項１１】
請求項１０記載の方法において、
予め決定されたしきい値（１９，２９）を受け取り、
前記モニタが、前記平均レベルと前記しきい値（１９，２９）との比較を行い、前記リフレッシュコマンドを、前記比較の結果に応答して出力することを特徴とする方法。
【請求項１２】
請求項１０記載の方法において、
前記複数のメモリセルから受信した前記アナログ出力信号から、少なくとも一つの予め決定された論理状態のデータ信号に割り当てられたものを選択し、
これによって、前記平均レベルを、前記選択されたアナログ出力信号上で決定することを特徴とする方法。
【請求項１３】
請求項１２記載の方法において、
前記モニタが、前記選択された平均レベルと、前記複数のメモリセルから各アナログ信号レベル上で決定された全体に亘る平均レベルとの比較を行い、前記リフレッシュコマンドを、前記比較の結果に応じて出力することを特徴とする方法。
【請求項１４】
請求項１３記載のバイナリ不揮発性記憶装置をリフレッシュする方法において、
予め決定されたしきい値（２９）を受け取り、
「ハイ」データ信号に割り当てられたアナログ出力信号を選択し、平均「ハイ」レベルを前記選択されたアナログ出力信号上で決定し、前記モニタが、前記平均「ハイ」レベルと前記全体に亘る平均レベルとの間の差を決定し、前記差が前記しきい値（２９）より下になるときに前記リフレッシュコマンドを出力することを特徴とする方法。
【請求項１５】
請求項１３記載のバイナリ不揮発性記憶装置をリフレッシュする方法において、
予め決定されたしきい値（２９）を受け取り、
「ロー」データ信号に割り当てられたアナログ出力信号を選択し、平均「ロー」レベルを前記選択されたアナログ出力信号上で決定し、前記モニタが、前記平均「ロー」レベルと前記全体に亘る平均レベルとの間の差を決定し、前記差が前記しきい値（２９）より下になるときに前記リフレッシュコマンドを出力することを特徴とする方法。
【請求項１６】
請求項１２記載の方法において、
前記モニタが、前記選択された平均レベルと他の選択された平均レベルとの比較を行い、前記リフレッシュコマンドを、前記比較の結果に応じて出力することを特徴とする方法。
【請求項１７】
請求項１６記載のバイナリ不揮発性記憶装置をリフレッシュする方法において、
予め決定されたしきい値（２９）を受け取り、
「ロー」データ信号に割り当てられたアナログ出力信号及び「ハイ」データ信号に割り当てられたアナログ信号を選択し、平均「ロー」レベル及び平均「ハイ」レベルを、前記選択されたアナログ出力信号上でそれぞれ決定し、前記モニタが、前記平均「ハイ」レベルと前記平均「ロー」レベルとの間の差を決定し、前記差が前記しきい値（２９）より下になるときに前記リフレッシュコマンドを出力することを特徴とする方法。
【請求項１８】
請求項１０から１７のうちのいずれか１項に記載のバイナリ不揮発性記憶装置をリフレッシュする方法において、
前記メモリセルからの各アナログ出力信号レベルと前記平均レベルとをそれぞれ比較することによって各データ信号を形成することを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性記憶装置に関し、特に、ＥＰＲＯＭやフラッシュメモリのような電子的にプログラム可能かつ消去可能な不揮発性半導体記憶装置に関する。さらに、本発明は、そのような不揮発性記憶層津をリフレッシュする方法に関する。
【背景技術】
【０００２】
不揮発性記憶装置は従来既知である。ＥＰＲＯＭ又はフラッシュメモリは、例えば、再プログラミングが制限されたデータの半永久的な記憶が要求されるアプリケーションにおいて従来用いられている。しかしながら、今日、ＥＰＲＯＭ及びフラッシュメモリは、磁気ディスク及び他の永久的な大容量記憶媒体に取って代わり、メモリの信頼性及び利用可能性に高い要求を課す。
【０００３】
そのような既知の記憶装置は、行及び列の２次元マトリックスを形成するよう配置された複数のメモリセルを有するメモリアレイを有する。各メモリセルは、ワード線（行）に接続されたゲート、ビット線（列）に接続されたドレイン及びソース線に接続されたソースを有するフローティングゲート電界効果トランジスタを具える。ビット線は通常、ｋビット長を有するバイナリワードを形成するために階層ｋの列にグループ分けされる。同一ワード線に接続されたセルは、複数のバイナリワードを具えるフラッシュメモリの物理ページを形成する。メモリアレイは、ソース線が電気的に接続されたページのセットによって形成される領域に分割される。
【０００４】
一般に、そのような記憶装置の各メモリセルは、書込み中に影響が及ぼされるとともに読み出し中に検知され得る保存された物理量を用いてデータのビットを格納する。多数のプログラマブルメモリにおいて、物理量は、電気的に切り離された電極の電荷である。フラッシュメモリの場合、例えば、トランジスタは、一般にフローティングゲートと称される追加のポリシリコン領域を有する。データは、このフローティングゲートに予め規定された量の電荷を閉じ込めることによって記憶される。更に正確には、基板から絶縁領域を通じてフローティングゲートに移動された電荷は、ソース−ドレインチャネルの導電性及び電界効果トランジスタのしきい値電圧に影響を及ぼす。物理的には、しきい値電圧の差及びソース−ドレイン電流の差は、フローティングゲートに異なる量の電荷を閉じ込めるために、異なる論理値（例えば、「０」、「１」，．．．；「ロー」、「ハイ」）を規定するのに用いることができる。しかしながら、物理的な量は、例えば、１個の磁化できる材料の磁化、強磁性材料の極性、抵抗等を含む広い意味を有すると理解されたい。
【０００５】
各メモリセルには、物理量の値に依存する電気信号を生成する変換機構が設けられている。検知機構は、電気信号をビット線に供給する。更に一般的には、ビット線は、数字、典型的には２進数すなわちビットを表す信号を保持するラインであると理解すべきであるが、数字ｑ（ｑ＞２）を除外するものではない。ビット線上の結果的に得られる電気信号は、実質的にはアナログ信号、すなわち、連続的な値の範囲のいずれかと仮定することができる信号である。これは、データを表すアナログ物理量を用いるメモリセルに不可欠であるが、交差結合したインバータを有するＳＲＡＭセルのようなデータを不連続な状態として記憶するセルに対しても、ビット線上の電気信号はアナログ特性を有する。その理由は、セルの駆動強度がビット線上の信号に影響を及ぼす他の要因に比べて小さいからである。
【０００６】
したがって、センス回路をビット線に接続して、ビット線上のアナログ電気信号を個別の論理信号に変換し、論理信号は、典型的には、信号を二つ（以上の）個別の範囲の一つから出力することによって二つ（以上の）個別の論理値のうちのいずれが検出されたかを表す。一方の論理値と他方の論理値のうちのいずれを出力すべきかを区別するために、センス回路は、ビット線上のアナログ電気信号を基準レベルと比較する。ビット線上のアナログ電気信号が基準レベルより上か下かに応じて、センス回路は、第１又は第２論理レベルをそれぞれ表すデジタル信号を出力する。したがって、セルに格納されたデータに関連しない要因が検知結果に影響を及ぼさないように、基準レベルを慎重に設定する必要がある。
【０００７】
「通常」状態の下では、２状態のメモリセルは、例えば、基準レベルより十分下のマージンで消去されるとともに、基準レベルより十分上のマージンでプログラムされる。技術の進歩により、フラッシュメモリのような記憶装置は、占有されるシリコンの領域に関して、したがって、同一シリコン領域に対して非常にコンパクトであるという利点を有し、記憶量が著しく大きくなる。しかしながら、メモリセルのサイズが小さくなると、長い保持期間後及び／又はメモリアレイの同一ロケーションのメモリセルへの頻繁な読出し、書込み及び消去アクセスの後、メモリセルに不具合が生じやすくなり、メモリセルが故障しやすくなる。例えば、フラッシュメモリにおいて、電荷がフローティングゲートから又はフローティングゲート上に漏れる。メモリセルのしきい値電圧の変位は、経年に一部原因があるが、各メモリセルに変動が生じるメモリアレイの隣接領域上の通常動作（消去、プログラム又は読出し）からのストレスのような周囲条件も原因となる。他のページのメモリセルは、例えば、ビット線に直接接続され、アクセストランジスタによって保護されない。メモリセルは、ユーザが消去及びプログラミングサイクルを実行する隣接ページのセルに印加されるプログラミング電圧をドレインで繰り返し受け、これによって、フローティングゲートで捕獲される電荷が徐々に変化する。そのような変動のためにしきい値電圧はプログラムレベルから変位すると、意図したメモリ状態の読出しの信頼性が落ちる。これら「ソフトエラー」は、初期段階では、記憶装置の通常動作中に容易に検出されるほど重大でない。しかしながら、変位が基準レベルを超え続けることができるようになると、ソフトエラーは最終的には読出し誤りとなる。
【０００８】
したがって、例えば、米国特許第５，５３２，９６２号において、個別のメモリセルの全てのしきい値電圧を各ワードのプログラミング後又は複数のワードプログラミングサイクル後のメモリアレイで検査するフラッシュメモリのリフレッシュ機構を請求項に記載している。更に詳しくは、マージンが維持されているか否かを決定するためにセルが検査され、個別のセルの全てのしきい値電圧が、許可された基準値より下になる場合、メモリの特定の領域の全てのメモリセルが再プログラムされる。しかしながら、メモリアレイ全体におけるこのタイプの検査プロセスの不都合は、領域中の他のメモリセルが正常であるにもかかわらずリフレッシュ動作を制御するマイクロコントローラを不必要に占有することによってメモリの動作の著しいダウンを示すことである。さらに、これによって、正確に機能するセルに対する余分な消耗が生じ、オーバプログラミングが生じうる。
【０００９】
米国特許第６，７１４，４５３号において、ページ形態でのみメモリセルをリフレッシュ又は再プログラミングするとともに少なくとも１行のフローティングゲートトランジスタにより形成した不揮発性カウンタを増分してリフレッシュ動作をモニタすることによって上記問題の解決を試みるリフレッシュ機構を記載している。しかしながら、この解決は、特にページ中の１セルに異常が生じて常にリフレッシュ動作を行うときに上記問題が生じる。
【発明の開示】
【００１０】
したがって、本発明の目的は、向上したリフレッシュ機構を許容する不揮発性記憶装置及びそのような装置のリフレッシュ方法を提供することである。
【００１１】
本発明の第１態様によれば、この目的は、行列配置された複数のメモリセルを有するメモリアレイと、前記メモリセルの行に結合されたビット線と、複数の前記ビット線に結合された入力部を有し、前記複数のビット線上の各アナログ信号レベルの平均レベルを決定する平均回路と、前記平均回路に結合され、前記平均レベルをモニタするとともに、前記平均レベルが予め決定された動作を示すときにリフレッシュコマンドを出力するモニタリング回路と、前記モニタリング回路に結合され、前記リフレッシュコマンドに応答して少なくとも前記複数のメモリセルの選択をリフレッシュするリフレッシュ回路とを具える不揮発性記憶装置によって達成される。
【００１２】
これまでの全ての手法において、リフレッシュ動作は、任意のセルのアナログメモリセル出力の動作によって開始されていたが、本発明は、セル群のメモリセルコンテンツの平均レベルが予め設定された動作を示す場合にもメモリセル群のリフレッシュ動作を開始することができることに基づく。原理的には、予め決定された動作を、セル群（又は複数のセル）の検出可能な異常動作とすることができる。その結果、リフレッシュを個別のセルに対して非常に遅く行うことができ、例えば、異常なセルを許容することができる。その理由は、結果的に得られるデータ誤差を、大抵の場合には誤り訂正コード（ＥＣＣ）又はアルゴリズムによって訂正することができるからである。このようにして、単一の異常セルによって不要な頻繁のリフレッシュが生じるのを防止することができる。非常に頻繁なリフレッシュによりメモリセルが非常に速く消耗するのも防止する。
【００１３】
本発明を、各ビット線上のバイナリビット信号についての情報を出力するセルを有するメモリだけでなく、ｑ信号（ｑ＞２）を出力するセルを有するメモリにも適用することができる。後者の場合、少なくとも二つの平均レベルが、平均回路から出力され、モニタ回路によってモニタされる。用語「ビット線」は、ｑレベル（ｑ＞２）から選択した信号を搬送するとしても本明細書中で維持される。
【００１４】
平均レベルは、原理的には、複数のアナログ信号レベルから取得することができ、すなわち、メモリセルの対から全ページまで取得することができる。好適には、ワードの全てのビットに対するビット線又はメモリマトリックスからのほとんど全てのビット線は、８ビット、６４ビット、１２８ビット又はそれ以上のビット線を平均するのに用いられる。連続して読み出された複数のページに亘る平均も適用することができる。平均のために更に多くのセルが読み出されると、単一のセルの変位に対する平均レベルが更にロバストになる。それに対して、認識できない異常セルの可能性を制限して、ＥＣＣの限界を超えないとともに劣化したデータを確実に訂正できるようにするために、平均されたセルの個数を非常に多くすべきでない。
【００１５】
平均回路の入力部を、複数のビット線に直接結合し、間接的に結合し、又はその両方を行うことができる。これによって、所望の場合には、複数のビット線上のアナログ信号レベルの選択を行うことができる。したがって、広い意味において、平均レベルは、ビット線上の選択されたアナログ信号のあらゆる（サブ）セットの平均レベルをカバーする。特に、バイナリ記憶装置において、「全体に亘る」平均レベル、バイナリ“１”状態を表すアナログ信号の平均「ハイ」レベル、及びバイナリ“０”状態を表すアナログ信号の平均「ロー」レベルを、後に詳細に説明するようにモニタすることができる。相対的な動作をモニタするために、１を超える又は全ての平均レベルを連続的に又は並列に決定することができる。この原理を、（ｑ個の数字（ｑ＞２）を記憶することができる）２を超える論理状態を有するメモリセルに簡単に適用することができる。したがって、リフレッシュ動作を開始するために、任意の論理状態又は状態群を表すアナログ信号の平均レベルを選択することができる。
【００１６】
本発明の第１の態様の他の形態を構成する第２の態様によれば、前記モニタリング回路が、予め決定されたしきい値を受け取り、前記平均レベルと前記しきい値とを比較し、前記比較の結果に応じて前記リフレッシュコマンドを出力する。
【００１７】
したがって、平均レベルをモニタする方法の一つは、平均レベルを予め決定されたしきい値と比較することである。しきい値を、例えば、ルックアップテーブルから取得される他の処理のための数値とすることができ、又はアナログ信号として直接提供することができる。代わりに、平均値の区別されたモニタリング及び／又は異なる論理状態に割り当てられた平均値のモニタリング等を許容する複数のしきい値を設けることもできる。単一のしきい値を入力するとともに予め決定された関係に従って複数のしきい値を導き出すこともできる。
【００１８】
比較を（平均のために選択された信号に応じて）種々の方法で行うことができる。例えば、平均レベルがしきい値より下になるときにメモリアレイを再プログラムするようリフレッシュコマンドを出力することができる。他の例において、第１論理状態に割り当てられた第１平均レベルが第１しきい値より下になるとともに第２論理状態に割り当てられた第２平均レベルが第２しきい値を超えるときにリフレッシュコマンドを出力することができる。
【００１９】
本発明の第２の態様の他の形態を構成する第３の態様によれば、前記複数のビット線に結合され、前記複数のビット線上の各アナログ信号レベルから、少なくとも一つの予め決定された論理状態のデータ信号に割り当てられたものを選択する選択手段を更に具え、それによって、前記平均回路が前記選択手段に結合され、前記平均回路が、前記選択手段によって選択された各アナログ信号レベル上の選択された平均レベルを決定する。
【００２０】
本例において、平均回路は、選択手段を複数のビット線に間接的に結合される。これによって、更なるモニタリング／比較のために、一つ以上の選択された論理状態を表すアナログ信号を選択的に平均することができる。
【００２１】
本発明の第３の態様の他の形態を構成する第４の態様によれば、前記モニタリング回路が、前記選択された平均レベルと、前記複数のビット線の全ての上の各アナログ信号レベルで決定された全体に亘る平均レベルと比較するとともに、前記比較の結果に応じて前記リフレッシュコマンドを出力する。
【００２２】
この場合、全体に亘る平均レベルと１を選択した平均レベルとの間の相対的な動作がモニタされる。全体に亘る平均レベルを決定するために、複数のビット線の全ての上の各アナログ信号レベルを、平均回路、選択回路及び接続のレイアウトに応じて選択手段を迂回させ又は選択手段を通過させることができる。
【００２３】
本発明の第４の態様の他の形態を構成する第５及び第６の態様によるバイナリメモリの場合、選択手段は、（論理“１”状態を表す）「ハイ」データ信号に割り当てたれた信号を搬送するビット線又は（論理“０”状態を表す）「ロー」データ信号に割り当てたれた信号を搬送するビット線を選択することができる。その結果、平均回路は、平均「ハイ」レベル又は平均「ロー」レベル及び「全体に亘る」平均レベルをそれぞれ決定する。モニタ回路は、平均「ハイ」／「ロー」レベルと全体に亘る平均レベルとを比較する。すなわち、モニタ回路は、予め決定されたしきい値を受け取り、例えば、平均「ハイ」レベルと全体に亘る平均レベルとの差及び全体に亘る平均レベルと平均「ロー」レベルとの差が予め決定されたしきい値より下になるときに、リフレッシュコマンドを出力することができる。
【００２４】
本発明の第３の態様の他の形態を構成する第７の態様によれば、前記モニタリング回路が、前記選択された平均レベルと他の選択された平均レベルとを比較するとともに、前記比較の結果の応じて前記リフレッシュコマンドを出力する。
【００２５】
この場合、例えば、異なる二つの常態に割り当てられた選択平均レベル間の相対的な動作がモニタされる。アナログ信号を、選択回路のレイアウトに応じて連続的に又は並列に選択することができる。
【００２６】
本発明の第７の態様の他の形態を構成する第８の態様によるフラッシュメモリのような不揮発性記憶装置の場合、選択手段は、複数のビット線の各アナログ信号レベルから、（論理“０”状態を表す）「ロー」データ信号に割り当てられたもの（論理“１”状態を表す）「ハイ」データ信号に割り当てられたものを選択する。平均回路は、選択手段によって選択された各アナログ信号レベルの平均「ロー」レベル及び平均「ハイ」レベルを決定する。モニタ回路は、予め決定されたしきい値を受け取り、平均「ハイ」レベルと平均「ロー」レベルとの間の差がしきい値より下になるときにリフレッシュコマンドを出力する。
【００２７】
本発明の第１〜８の態様の一つの他の形態を構成する第９の態様によれば、不揮発性記憶装置は、前記ビット線に結合され、前記複数のビット線からの各アナログ信号と前記平均レベル出力とを前記平均手段によりそれぞれ比較することによって各データ信号を形成するセンス手段を更に具える。
【００２８】
これによって、同一の権利者の２００４年７月２７日に出願された欧州特許出願第０４１０３５８８．２号及び２００４年４月２２日に出願された欧州特許出願第０４１０１６７５．９号で提案したような固体メモリのビット検出機構となる。この機構は、あり得る全てのワードの選択されたサブセットからのワードのみが用いられる場合にチャネルの数字（典型的にはビット）のユーザの数字（典型的にはビット）を変換するほとんど直流のないコーディング形態を用いる。各論理レベルの数字（典型的にはビット）間の正味の差が、０からワードのビット線の数までの範囲の予め決定されたサブ範囲内にあるように、ワードが選択される。バイナリシステムの場合、好適には、チャネルビットの半分を論理状態“１”にするとともチャネルビットの残りの半分を論理状態“０”にするように、ワードが選択される。その結果、平均手段は、「ロー」データ信号に割り当てられた理想的なアナログ信号レベルと「ハイ」データ信号に割り当てられた理想的なアナログ信号レベルとのほぼ中間に配置された「全体に亘る」平均レベルの信号を出力する。
【００２９】
本例による全体に亘る平均レベルを、リフレッシュ動作を開始するのに用いることができるととみに、ビット線上のアナログ電気信号を一方の論理値又は他方の論理値に割り当てる（ビット検出）センス回路に対する基準レベル（ここでは、最適な検出しきい値とも称する。）として用いることができる。一方、ビット検出の際に任意の方法で最適な検出しきい値が決定されるとき、本発明によるメモリリフレッシュ機構を適用するのに追加のハードウェアコストがほとんどない。
【００３０】
本発明の第１０の態様によれば、上記目的は、不揮発性記憶装置をリフレッシュする方法であって、アナログ出力信号を複数のメモリセルから受信し、前記メモリセルからの各アナログ出力信号レベルの平均レベルを決定し、前記平均レベルをモニタし、前記平均レベルが予め決定された動作を示すときにリフレッシュコマンドを出力し、前記リフレッシュコマンドに応答して前記複数のメモリセルの少なくとも選択をリフレッシュする方法によって達成される。
【００３１】
本発明の上記及び他の目的、形態及び利点を、添付図面に関連する好適な実施の形態の以下の記載から明らかにする。
【発明を実施するための最良の形態】
【００３２】
図１は、メモリセル１００（一つのみに参照番号を付す。）の行及び列のマトリックスを具えるメモリアレイ１０をゆする電子回路を示す。セル１００の各列は、各ビット線１２に結合される、ビット線１２は、各センス手段（センス増幅器）１４の入力部及び平均回路１１の入力部に結合される。平均回路は、センス増幅器１４の第２入力部及びモニタリング回路１３の第１入力部に共通して結合された出力部を有する。モニタリング回路１３の第２入力部を、矢印１９によってあらわされた基準値の入力部として示す。モニタリング回路の出力部は、リフレッシュ回路１５に結合される。リフレッシュ回路は、既知の方法でリフレッシュ動作を行うためにメモリアレイ１０に結合される。センス増幅器１４は、ワード変換回路１７を通じて処理回路１８に結合された出力部を有する。典型的には、図１の全回路は、単一の半導体集積回路に集積される。
【００３３】
動作中、各メモリセル１００は、アナログの物理的な特性の値の形態、例えば、電気的に切り離された電極上に存在する電荷の量、１個の磁性材料の磁化の形態のバイナリ値についての情報を記憶する。情報を読み出す必要があるとき、複数のセル１００を、（図示しない）アドレス回路によって、例えば、セルの行又は行の一部から選択する。セルからの電気信号がビット線１２上の電流であるとき、電流コピー回路を、ビット線１２、平均回路１１及びセンス増幅器１４の第１入力部との間に設けることもできる。平均回路１１は、互いに等しい基準電量をセンス増幅器１４の第２入力部に供給する。電流コピー回路［電流コピー回路がどこに示されているのか？番号を有する理由は？この番号を、図２に付す。］を、例えば、２出力電流ミラー回路として実現することができる。
【００３４】
平均回路１１は、電気信号（電流及び／又は電圧）を受信し、本実施の形態によれば、平均回路に接続された全てのビット線１２上の電気信号の平均値に対応する電気信号を出力する。平均レベルは、入力しきい値１９と比較することによって動作をモニタリングするためにモニタリング回路１３に供給される。それに対して、平均回路１１は、それと同時に基準レベル選択回路として作動する。平均レベルは、ビット線１２のアナログ信号と比較することによってデータ信号を形成する基準レベルとしてセンス増幅器１４に供給される。このために、メモリに記憶されたコンテンツによって（全体に亘る）平均レベルが非常に大きな影響を及ぼされないようにすることが重要である。したがって、ユーザビットをチャネルビットに変換する直流のほとんどない符号化形態を用いる必要がある。平均回路１１は、メモリ１０に記憶されたワードのビットのコンテンツに基づいてビット線１２上の電気信号の平均を決定する。ワードは、メモリアドレスが選択されたときに電気信号をセンス増幅器１４に並列に供給するセル１００のコンテンツによって規定される。メモリ１０の全てのアドレス指定可能なワードは、好適にはあり得るワードのサブセットから選択され、その結果、各ワードは、論理０とほぼ同数の論理１を有する。例えば、９ビットワードの場合、３〜６個の論理１を有する４２０ワードが存在する。これらワードのうちの２５６を、メモリ１０の８ビットデータワードを表すのに用いるために選択することができる。
【００３５】
平均回路１１は、１／ｎの入出力係数を有する多出力電流ミラーを具えることができ、共通入力トランジスタに供給される入力電流は、入力電流の和を１／ｎで除算したものを反映し、出力トランジスタを通じてセンス増幅器１４の第２入力部に供給される。入出力係数は、例えば、入力トランジスタの幅を出力トランジスタのｎ倍にすることによって又は出力トランジスタと同一サイズの入力トランジスタをｎ個並列にして用いることによって実現される。当然、例えば、ビット線１２間に結合した複数の抵抗及び加算ノードを有する加算回路並びに加算ノードとセンス増幅器１４の第２入力部との間に結合したバッファ増幅器を用いて、電圧出力信号を平均化することができる。
【００３６】
本実施の形態のモニタリング回路１３を、例えば、差動増幅器回路、（ＤＲＡＭとして用いられるような）交差結合した増幅回路、電流ノードセンス増幅器等を含むあらゆる適切なタイプのものとすることができる。比較結果が、平均レベルが予め決定したしきい値１９より上又は下になることを示すとき、例えば、平均回路１１から生じた平均レベル信号としきい値との間の差の符号が変化するとき、モニタリング回路１３は、リフレッシュ回路１５にリフレッシュコマンドを出力する。
【００３７】
リフレッシュ回路１５は、メモリアレイ１０又は少なくともメモリセル１００の選択若しくはブロックを消去した後に再プログラムすることができる。更に正確には、リフレッシュする必要があるメモリ（ブロック）を最初に読み出し、最初に読み出されたデータを、消去後に同一メモリ（ブロック）に再書き込みするために例えばセンス増幅器に一時的に格納することができる。例えば、ソース消去法、チャネル消去法又はページ消去法を適用することができる。
【００３８】
センス増幅器１４は、各ビット線１２の電気信号を平均又は基準レベルと比較し、ビット線１２の電気信号が基準レベルより上か下かに応じて論理１信号又は論理０信号を出力する。このために、センス増幅器１４を、例えば、差動増幅器回路、交差結合した増幅回路、電流センス増幅器等を含むあらゆる適切なタイプとすることができる。
【００３９】
比較回路１７は、センス増幅器１４からの論理１又は０の組み合わせを、変換データワードに変換し、特に、既に説明したような直流のないチャネルコードに変換する。処理回路１８は、回路に特有のデータ処理機能に対して変換データを用いる。
【００４０】
図２は、ビット線２２に結合された第１入力部を有する選択手段２６を更に具える記憶装置の他の実施の形態を示す。第２入力部は、センス手段２４の出力部に結合される。選手手段の出力部から収集された論理１又は０信号は、各ビット線２２上のアナログ電気信号を平均手段２１に送り出し又は各アナログ信号を遮断するために用いられる。この手段によって、平均レベルは、一つ（又は複数の）選択された論理状態を表すアナログ信号のみによって形成される。そのように形成された平均「ハイ」レベル又は平均「ロー」レベルは、更にモニタリングを行うためにモニタリング手段に出力される。さらに、「全体に亘る」平均レベルを、全てのアナログ信号をビット選択せずに通すことによって（実際には、全ての論理状態を選択することによって）形成することができる。平均レベルの入力の各対の間の比較をモニタリング回路２３によって行うことができる。
【００４１】
図３は、「全体に亘る」平均電圧レベル３２及び図１によるモニタリング回路１３へのしきい値（破線）入力を示す。交差部３４において、すなわち、平均レベル３２がしきい値に到達するとき、リフレッシュコマンドがリフレッシュ回路１５に供給される。最も簡単な場合、このタスクを差動増幅器によって満足することができる。ライン３６は、電荷を異常に速く消失する誤動作を行うメモリセルの動作を示す。本発明によるそのようなセルは、平均電圧レベル３６に対する影響を減少し、したがって、それ自体のリフレッシュを行わない。
【００４２】
図４による他の解決において、平均「ハイ」レベル４０と平均「ロー」レベル４８との間の距離４３が所定の値４５より下になるとメモリを再プログラムする。図２によれば、所定の値が、各入力部を通じてしきい値２９の形態で平均回路２３に供給される。この場合のリフレッシュコマンドを、平均「ロー」レベル４８及びしきい値４５を平均「ハイ」レベル４０から減算することによって取得することができる。一方、ライン４６は、誤動作を行うメモリセルの動作も示す。
【００４３】
図５による他の解決において、平均「ハイ」レベル５０と全体に亘る平均レベル５２との間の距離５３が予め決定されたしきい値５５より下になるとメモリを再プログラムする。これは、既に説明した直流のないチャネルコードが変換回路２７によってユーザデータに供給される。この場合のリフレッシュコマンドは、全体に亘る平均レベル５２及びしきい値５５を平均「ハイ」レベル５０から減算することによって取得される。一方、ライン５６は、誤動作を行うメモリセルの動作も示す。
【００４４】
図６に示す他の実施の形態によれば、平均「ロー」レベル６８と全体に亘る平均レベル６２との間の距離６３が所定の値６５より下になるとメモリを再プログラムする。これも、直流のないチャネルコードを変換回路２７によってユーザデータに供給することを要求する。この場合のリフレッシュコマンドは、平均「ロー」レベル６８及びしきい値６５を全体に亘る平均レベル６２から減算することによって取得される。一方、ライン６６は、誤動作を行うメモリセルの動作も示す。
【００４５】
平均回路１１，１２は、メモリ１０，２０に記憶されたワードのビットの成分に基づいてビット線１０，２０上の電気信号の平均を決定する。ワードは、メモリアドレスが選択されたときに電気信号をセンス増幅器１４，２４に並列に供給するセル１００，２００のコンテンツによって規定される。メモリ１０，２０の全てのアドレス指定可能なワードは、好適にはあり得るワードのサブセットから選択され、その結果、各ワードは、論理０とほぼ同数の論理１を有する。
【００４６】
そのようなワードの各ビットがプログラムされると、物理的な特性（電荷、磁化等）は、論理１又は論理０の場合に公称値としてそれぞれ異なる値に設定される。これら公称値の結果、読出し中にＡ１又はＡ０（Ａ１＞Ａ０）のビット線信号値となり、ビット線の平均は、
(min*A1+(n-min)*A0)/n≦Average≦(max*A1+(n-max)*A0)/n
の間にある（この場合、ｎを、ワードのビット数とし、minを、論理１の値を有するワードのいずれかの最小ビット数とし、maxを、論理１の値を有するワードのいずれかの最大ビット数とする。）。特定の平均は、メモリにプログラムされた特定のワードに依存する。この範囲のあらゆる値を、平均レベルとして用いることができる。これによって、論理０に対する少なくともmin*(A1-A0)/nのマージン及び論理１に対する(1-max/n)*(A1-A0)のマージンを検知中に確保する。すなわち、例えば、n=9,min=3及びmax=6の例において、選択された基準レベルと論理ゼロ及び論理１との間に(A1-A0)/3のマージンがある。ワードサイズｎが大きくなるに従って、更に大きなマージンが実現される。他の例において、n=33,min=15及びmax=18の場合、３２ユーザビットを格納することができ、全マージン(A1-A0)/2に既にほぼ等しい(A1-A0)*15/33のマージンが両側に存在する。
【００４７】
誤差又は物理的な影響のために、ビット線１２，２２上のアナログ信号は、公称値Ａ１，Ａ０から変位することがある。論理１を保持する全てのビット線１２，２２上の信号の通常の変位、論理０を保持する全てのビット線１２，２２上の信号の他の通常の変位、又はその両方は、論理１の信号レベルと論理０の信号レベルとが識別可能に離れたままである間は検知結果に影響を及ぼさない。
【００４８】
誤差は、同一の論理信号を表すビット線１２，２２上の信号に互いに異なる変位が存在する場合にのみ生じうる。単一の信号のこのタイプの変位の誤差マージンは、(1-max/n)*(A1-A0)及びmin*(A1-A0)/nより大きい。これらのマージンを、適合された最大値及び最小値を有する記憶ワードのセットを用いることによって適合することができる。ｎ及び０からそれぞれ最大値及び最小値を更に選択すると、マージンが増大するが利用できるワード数が減少する。マージンは、好適には、論理１レベル及び論理０レベルの特定された許容しうるシフトによる誤差を防止する必要がある最小レベルに設定される。
【００４９】
一実施の形態において、記憶ワードとして用いられる符号化ワードは、符号化ワードを形成するためにビットのサブセットＳをデータワード（データワードの他のビットを除く。）に変換することによってアルゴリズム的に形成される。サブセット中の論理０のビット数と論理１のビット数の差Ｍ（Ｓ）が、全体としてデータワードの論理０のビット数と論理１のビット数との全体的な正味の差Ｍに対して予め決定された範囲内にあるように、サブセットが選択される。サブセットを、例えば、ワード中で選択されたシーケンス数までの連続的なビットシーケンス数をゆするビットのサブセットとする。一実施の形態において、範囲を、全体的な正味の差の半分より上及び下の予め決定された距離の範囲とする。正味の差Ｍ＝０である場合にデータワードを発生する同様な技術の一例は、それ自体米国特許第４，３０９，６９４号から知られている。この文献において、この技術は、平均レベルの選択も、Ｍが零に近いが必ずしもゼロではない場合におけるデータワードの更に大きなセットの選択を開示していない。
【００５０】
他の実施の形態において、ビット線１２，２２からの信号を、平均を取り出す前にクリップすることができ、その結果、過度に大きい信号を保持するビット線は、最大値より上及び／又は最小値より下を平均値に寄与しない。更に一般的には、飽和を用いて、Ｓ形状の飽和関数をビット線からの信号に適用した結果の平均を取り出す（ここで用いる飽和は、クリッピングを含む。本質的には、飽和関数の勾配は最大検知（通常）範囲に対する信号の距離の関数として減少し、その結果、和に対する寄与と信号との間の比は、寄与それ自体が増大する場合でも通常範囲からの信号の変位が減少するに従って減少する。）。このために、クリップ又は飽和回路（図示せず）を、ビット線１２，２２と平均回路１１，２１の入力部との間に挿入することができる。
【００５１】
他の実施の形態において、メモリアレイ１０，２０は、２より多いレベル、例えば、４レベルにプログラムすることができるセル１００，２００を有することができる。したがって、更に多くの情報をメモリアレイ１０，２０のセルごとに記憶することができる。本実施の形態において、複数の平均又は基準レベルとの比較を用いて、ビット線１２，２２からの出力信号をデジタル化する。本発明によれば、これら平均レベルの少なくとも一つ、好適には、全ての平均レベルを、データ情報も保持する複数のビット線の信号レベルに応じて選択する。したがって、各論理状態に割り当てられた複数のアナログ信号を、選択手段２６によって選択することができ、各中間平均レベルを取得しモニタすることができる。
【００５２】
処理回路１８から記憶ワードをデータワードに又はその逆に割り当てるあらゆる形態を用いることができる。一実施の形態において、ルックアップテーブルが変換のために用いられる。書込み変換回路の第１ルックアップテーブルは、処理回路１８からのデータワードによってアドレス指定され、ルックアップテーブルのアドレス指定されたロケーションは、処理回路１８によって用いられるための関連のデータワードを含む。本実施の形態において、記憶ワード及び記憶ワードとデータワードとの間の関係を、平均レベルの選択にどのような条件が必要であっても適合する記憶ワードから適切に選択することができる。ルックアップテーブルの機能を、ルックアップテーブルによって規定される入出力関係を実現する論理回路によって実現することができる。
【００５３】
しかしながら、ルックアップテーブル機能を有する回路による変換は、追加のメモリ回路が必要であるという不都合を有する。また、ルックアップテーブルによって、読出し及び／又は書込み遅延の不都合が生じる。
【００５４】
他の実施の形態において、記憶ワードがアルゴリズム的に選択される。複数の形態を用いることができる。一形態において、記憶ワードは、データワードのビットの選択された最初の部分をコピーするとともに残りのビットの記憶ワードへの逆変換をコピーすることによってデータワードから形成される。これらの部分は、結果的に得られる記憶ワードが記憶ワードの条件に適合するように選択される。ビットのどの部分が反転されたかを表すために他の情報が加えられ、他のビットが記憶ワードに追加される。
【００５５】
本発明を特定の実施の形態を用いて説明したが、本発明を他の方法で実現できるのは明らかである。例えば、論理１及び０の役割を交代できるのは明らかである。同様に、必要な正味のビット数を含むワードのみを記憶に用いる場合、平均レベルを選択するのに用いられる複数のビットが任意のビット数を含むことができる。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１の実施の形態による記憶装置のブロック図を示す。
【図２】本発明の第２の実施の形態による記憶装置のブロック図を示す。
【図３】「全体に亘る」平均レベル動作及びリフレッシュ動作を引き起こす予め決定されたしきい値レベルを示す。
【図４】平均「ハイ」レベル及び平均「ロー」レベル動作を示す図である。
【図５】平均「ハイ」レベル及び「全体に亘る」平均レベル動作を示す図である。
【図６】「全体に亘る」平均レベル及び平均「ロー」レベル動作を示す図である。
【図１】
2008525924.tif 000003
【図２】
2008525924.tif 000004
【図３】
2008525924.tif 000005
【図４】
2008525924.tif 000006
【図５】
2008525924.tif 000007
【図６】
2008525924.tif 000008
【国際調査報告】
2008525924.tif 000009
2008525924.tif 000010