(57)【要約】  少なくとも１つの実施形態において、障害検出回路が、電流検出装置、電圧検出装置、電力検出装置、それらのサブコンビネーション、又はそれらの組み合わせを含む。電流検出装置は、駆動回路によって負荷に与えられた駆動電流を検出するように配置される。電圧検出装置は、電流検出装置の両端に結合され、第１の入力におけるしきい値信号を受け取り、出力における出力信号を提供し、その値は、第２の入力における検出信号がしきい値信号より上であるか又は下であるかによって決まる。しきい値信号のレベルは、駆動電流を駆動回路に供給する電源の電圧レベルに応じて変化する。
2008516571.tif 000002
【特許請求の範囲】
【請求項１】
実際の素子電圧信号、実際の素子電流信号、及び素子駆動トランジスタ電力損失信号を受け取るように構成されたコントローラを備え、前記コントローラは、前記実際の素子電圧信号を所望の電圧値と比較すること、前記実際の素子電流信号を所望の電流値と比較すること、前記素子駆動トランジスタ電力損失信号を最大電力値と比較すること、それらのサブコンビネーション、又はそれらの組み合わせによって、障害状態を検知するようにさらに構成されていることを特徴とするバックミラー素子駆動回路。
【請求項２】
実際の素子電圧信号を受け取るように構成されたコントローラを備え、前記コントローラは、前記実際の素子電圧信号を所望の電圧値と比較することによって、障害状態を検知するようにさらに構成されていることを特徴とするバックミラー素子駆動回路。
【請求項３】
実際の素子電圧信号及び実際の素子電流信号を受け取るように構成されたコントローラを備え、前記コントローラは、前記実際の素子電圧信号を所望の電圧値と比較すること、かつ、前記実際の素子電流信号を所望の電流値と比較することによって、障害状態を検知するようにさらに構成されていることを特徴とするバックミラー素子駆動回路。
【請求項４】
素子駆動トランジスタ電力損失信号を受け取るように構成されたコントローラをさらに備えることを特徴とする請求項３に記載のバックミラー素子駆動回路。
【請求項５】
前記コントローラは、前記素子駆動トランジスタ電力損失信号を最大電力値と比較することによって障害状態を検知するようにさらに構成されていることを特徴とする請求項４に記載のバックミラー素子駆動回路。
【請求項６】
実際の素子電流信号を受け取るように構成されたコントローラを備え、前記コントローラは、前記実際の素子電流信号を所望の電流値と比較することによって障害状態を検知するようにさらに構成されていることを特徴とするバックミラー素子駆動回路。
【請求項７】
前記コントローラは、実際の素子電圧信号を受け取るようにさらに構成されていることを特徴とする請求項６に記載のバックミラー素子駆動回路。
【請求項８】
前記コントローラは、前記実際の素子電圧信号を所望の電圧値と比較することによって障害状態を検知するようにさらに構成されていることを特徴とする請求項７に記載のバックミラー素子駆動回路。
【請求項９】
素子駆動トランジスタ電力損失信号を受け取るように構成されたコントローラを備え、前記コントローラは、前記素子駆動トランジスタ電力損失信号を所望の電圧値と比較することによって障害状態を検知するようにさらに構成されていることを特徴とするバックミラー素子駆動回路。
【請求項１０】
前記素子駆動回路は、一定期間にわたって障害が検知されたとき、一時的に使用不能にされることを特徴とする請求項１、請求項２、請求項３、請求項６、又は請求項９に記載のバックミラー素子駆動回路。
【請求項１１】
前記一定期間は、約１．０秒であるか又はそれより短いことを特徴とする請求項１０に記載のバックミラー素子駆動回路。
【請求項１２】
前記一定期間は、約４００ｍｓであることを特徴とする請求項１０に記載のバックミラー素子駆動回路。
【請求項１３】
前記素子駆動回路は、自動的に使用可能にされる前に、第２の期間にわたって使用不能にされることを特徴とする請求項１０に記載のバックミラー素子駆動回路。
【請求項１４】
前記第２の期間は、約２秒より長いことを特徴とする請求項１３に記載のバックミラー素子駆動回路。
【請求項１５】
前記第２の期間は、約４秒であることを特徴とする請求項１３に記載のバックミラー素子駆動回路。
【請求項１６】
前記コントローラは、マイクロコントローラとして構成されることを特徴とする請求項１、請求項２、請求項３、請求項６、又は請求項９に記載のバックミラー素子駆動回路。
【請求項１７】
クラスＤ素子駆動回路、スイッチング素子駆動回路、線形素子駆動回路、アナログ素子駆動回路、及びデジタル駆動回路を含む群から選択された装置の１つとして構成されていることを特徴とする請求項１、請求項２、請求項３、請求項６、又は請求項９に記載のバックミラー素子駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、障害保護付きミラー素子駆動回路に向けられ、より具体的には、エレクトロクロミック素子のような電気光学素子と共に用いるためのミラー素子駆動回路に向けられる。
本出願は、Ｇ．Ｂｒｕｃｅ  Ｐｏｅ他による２００１年１１月８日に出願された「ＣＵＲＲＥＮＴ  ＳＥＮＣＥ  ＣＩＲＣＵＩＴ」という名称の米国特許出願番号第１０／００８，２９１号の継続である、Ｇ．Ｂｒｕｃｅ  Ｐｏｅ他による２００３年１０月８日に出願された「ＣＵＲＲＥＮＴ  ＳＥＮＣＥ  ＣＩＲＣＵＩＴ」という名称の米国特許出願第１０／６８１，７１３号（現在は、米国特許第６，７９１，８１１号）の一部継続である。上記の出願における、合衆国法典第３５巻第１２０条の下の優先権がここで主張され、開示の全体が引用によりここに組み入れられる。
【背景技術】
【０００２】
種々の電子回路においては、駆動回路によって負荷に送られる電流を監視し、該負荷を過電流状態から保護することが必要である又は有利である。駆動回路が、例えば、調整されていない電源のような出力が変化する電源から動作電力を受け取るとき、該駆動回路により負荷に与えられた駆動電流は、該電源の電圧レベルによって変化する。駆動回路と負荷との間に直列抵抗器が配置された状況においては、該負荷に与えられた駆動電流を監視するために、直列抵抗器の両端の電圧を監視する監視回路（負荷に送られた電流を求めるための）は、電源の出力電圧レベルが最低限のとき、負荷が短絡したかどうかを検知することができない。これは、直列抵抗器の両端の電圧を監視するのに用いられた回路が、所望の動作電流より上に設定された固定しきい値を有していたためである。しかしながら、固定しきい値が、最低限の電源出力で負荷に送られる電流レベルのような低レベルに設定された場合には、通常の作動中に誤った過電流表示が生じることがある。
【０００３】
一例として、エレクトロクロミック（ＥＣ）車両のバックミラー・アセンブリにおいては、ＥＣ素子の両端の電圧を変えてミラーの反射率を変え、不要なまぶしさを回避する又は減少させることができるようにする駆動回路が提供される。しかしながら、駆動電流を駆動回路に与える電源が、例えば９ボルトから１６ボルトまで変化することは珍しいことではない。既述したように、駆動回路により負荷に送られる電流を監視するために直列抵抗器を用いるとき、固定しきい値を、例えば１２．５ボルトなどの公称電圧に設定することは、固定しきい値がより低い電圧で達成可能な値より上に設定されたときに、監視回路が、最低限の電圧の負荷で短絡を検知するのを防ぐことができる。
したがって、電源出力レベルにおけるばらつきを追跡することができる可変しきい値を有する電流検出回路が必要とされる。
【発明の開示】
【０００４】
本発明の実施形態は、電流検出装置及び電圧検出装置を含む電流検出回路に向けられる。電流検出装置は、駆動回路によって負荷に与えられた駆動電流を検出するために配置される。電圧検出装置は、電流検出装置の両端に結合され、第１の入力において可変しきい値信号を受け取り、出力の出力信号を提供し、その値は、第２の入力における検出信号が、可変しきい値信号より上であるか又は下であるかによって決まり、そのレベルは、駆動電流を駆動回路に与える電源の電圧レベルに応じて変化する。１つの実施形態において、負荷は、エレクトロクロミック素子である。別の実施形態において、電流検出装置は、抵抗器である。さらに別の実施形態において、電圧検出装置は、差動増幅器である。別の実施形態において、電圧検出装置の出力は、出力信号に応答して、駆動回路によって与えられる駆動電流のレベルを制御する制御ユニットの入力に結合される。
本発明のこれらの及び他の特徴、利点、及び目的は、以下の明細書、上記の特許請求の範囲、及び添付の図面を参照することによって、当業者によりさらに理解され、認識されるであろう。
【発明を実施するための最良の形態】
【０００５】
本発明の実施形態によると、電力を駆動回路に供給する電源の出力が変化する（例えば、９ボルトから１６ボルトに）ときでさえ、負荷（例えば、エレクトロクロミック素子）における短絡を検知することを可能にする電流検出回路が提供される。１つの実施形態によると、短絡負荷が検知されると、電流検出回路が出力を制御回路に提供し、制御回路は、これに応答して信号を駆動回路に提供し、これにより、駆動回路は、例えば、電流を負荷に与えるのを中止する。
【０００６】
当業者には明らかであるように、本発明の特定の態様は、オーバーヘッド・コンソール、サンバイザー、フロント・ピラー・トリムパネル、計器パネル等のような、ミラー・アセンブリ以外の車両アクセサリ内に実装することができる。それらの実装に関して、ミラー・アセンブリに関連する下記の説明が、本発明の範囲を他の方法でこうしたミラー・アセンブリに限定することなく、例示目的のために提供される。本発明は、エレクトロクロミック・フィルタ又は建築物の窓、或いは、いずれかの他の電気光学装置又は電気装置を制御するといった、非自動車用途のために使用することもできる。
【０００７】
図１を参照すると、例示的なバックミラー制御システム１００が、電圧検出装置１０４及び駆動回路１１２に結合された制御ユニット１０６を含む。駆動回路１１２は、調整されていない電源とすることができる電源１１４に結合され、そこから電力を受け取る。駆動回路１１２はまた、例えば、エレクトロクロミック（ＥＣ）素子１０８などの負荷に結合された電流検出装置１０２にも結合される。電源１１４はまた、電圧検出装置１０４に結合された可変しきい値回路１１０にも結合される。電圧検出装置１０４はまた、電流検出装置１０２の両端にも結合される。電圧検出装置１０４は、電流検出装置１０２の両端に直接結合させることができ、或いは、電流検出装置１０２及び付加的な構成部品の両端に結合させることもできることを理解すべきである。この場合、付加的な構成部品のインピーダンスが周知である場合、該付加的な構成部品によって付加された電圧を容易に除去することができる。
【０００８】
可変しきい値回路１１０は、電源１１４の出力電圧レベルの関数として変化する可変しきい値信号を電圧検出装置１０４に与える。すなわち、電源１１４によって供給される電圧レベルが減少した場合、可変しきい値回路１１０は、より低いしきい値信号を電圧検出装置１０４に与える。このことは、電圧検出装置１０４が、電源１１４の変化を追跡するのを可能にし、電源１１４の出力が一定範囲の値にわたって変化するとき、ＥＣ素子１０８における短絡状態を検知することができるようになる。制御ユニット１０６は、マイクロコントローラ、メモリ・サブシステムに結合されたマイクロプロセッサ、フィールド・プログラマブル・ゲートアレイ（ＦＰＧＡ）等とすることができる。１つの実施形態において、電流検出装置１０２は、駆動回路１１２とＥＣ素子１０８との間に直列配置された抵抗器である。実施形態において、電圧検出装置１０４は、電流検出装置１０２の両端に差動式に結合された演算増幅器である。
【０００９】
図２は、本発明の１つの実施形態による、例示的な電流検出回路２００の電気的概略を示す。図２に示されるように、駆動回路Ｇ１の第１の端子が、限流抵抗器Ｒ＿ｌｉｍｉｔ（例えば、２０オーム）を通して、電源＋Ｖに結合される。駆動回路Ｇ１の第２の端子が、検出抵抗器Ｒ＿ｓｅｎｓｅ（例えば、０．３３オーム）を通して、抵抗型負荷Ｒ＿ｌｏａｄ（例えば、１２オーム）に結合される。抵抗器Ｒ１（例えば、１キロオーム）が、抵抗器Ｒ＿ｓｅｎｓｅの第１の側と演算増幅器Ｕ１の負入力との間に結合される。抵抗器Ｒ２（例えば、１キロオーム）が、抵抗器Ｒ＿ｓｅｎｓｅの第２の側と演算増幅器Ｕ１の正入力との間に結合される。抵抗器Ｒ３（例えば、６６．５キロオーム）の第１の側が、演算増幅器Ｕ１の負入力に結合され、該抵抗器Ｒ３の第２の側が、電源＋Ｖに結合される。抵抗器Ｒ４（例えば、６６．５キロオーム）が、演算増幅器Ｕ１の正端子と共通の接地との間に結合される。抵抗器Ｒ５（例えば、４７キロオーム）が、演算増幅器Ｕ１の出力と電源ＶＤＤとの間に結合される。抵抗器Ｒ６（例えば、１キロオーム）が、演算増幅器Ｕ１の出力と、例えば、マイクロコントローラの入力（図２に図示せず）などの外部装置との間に直列結合される。
【００１０】
抵抗器Ｒ１及びＲ３は、しきい値Ｖｔｈ（＋Ｖ*（Ｒ１／（Ｒ１＋Ｒ３））にほぼ等しい）を設定する分圧器を形成する。短絡負荷線の傾斜は、次のアドミタンス：Ｙ＝１／Ｒ＿ｌｉｍｉｔにより近似される。しきい値電流対入力電圧の傾斜は、ほぼＲ１／（Ｒ＿ｓｅｎｓｅ*Ｒ３）である。抵抗器Ｒ１、Ｒ２、Ｒ３及びＲ４は、演算増幅器Ｕ１への差動入力を形成し、負荷電流が抵抗器Ｒ＿ｓｅｎｓｅを通過するとき、抵抗器Ｒ＿ｓｅｎｓｅの両端に生じる電圧を検出する。抵抗器Ｒ５は、演算増幅器の出力が低くないとき、ＶＤＤへの演算増幅器Ｕ１の出力を引く。このように、抵抗器Ｒ５は、識別された論理レベルが外部装置（例えば、マイクロコントローラ）の出力に与えられることを保証する。抵抗器Ｒ６の値は、演算増幅器Ｕ１の出力と外部装置の入力との間を絶縁するように選択される。コンデンサＣ１（例えば２７０ｐＦ）を演算増幅器Ｕ１の負入力及び正入力の両端に設け、高周波でコモンモード阻止を改善し、外部ＲＦ源に対する免疫を増大させることができ、このことが、誤った過電流の表示を引き起こすことがある。
【００１１】
図４は、多数の条件についての、負荷電流と入力電圧（すなわち、電源電圧）の関係を示す４つの曲線の例示的なグラフを示す。定常電流曲線４０８は、例えば１５秒といった所定時間の後、負荷が短絡しないときに定常電流を示す。最初の電流曲線４０６は、例えば、１５ミリ秒の所定の時間で負荷が短絡しない場合の最初の曲線を示す。定常電流曲線４０２は、負荷Ｒ＿ｌｏａｄが短絡した場合の定常電流を示す。しきい値曲線４０４は、入力電圧が増加するときにしきい値Ｖｔｈが定常電流曲線４０２をどのように追跡するかを示す。すなわち、曲線４０４は曲線４０２を追跡し、電源＋Ｖによって与えられる入力電圧が９ボルトから１６ボルトに変化するとき、短絡状態を検知することが可能になる。
【００１２】
このことは、短絡負荷の検知を可能にしながら、しきい値Ｖｔｈを定常電流曲線４０６より上に設定することを可能にする。４００ミリアンペアの固定しきい値電流が選択された場合には、入力電圧が約１０ボルトより下であったとき、短絡状態を検知することができないことを、図４のグラフから理解すべきである。電流検出回路２００を用いることにより、並行していつ負荷が短絡するかを依然として検知し、適切な方法で応答しながら、駆動回路Ｇ１が、可変入力電圧にわたって負荷が要求する最大電流を送ることが可能になることを理解すべきである。
【００１３】
図３は、本発明の別の実施形態による、電流検出回路３００の電気的概略を示す。電流検出回路３００（図３の）は、付加的な抵抗器Ｒ７（例えば、３３０オーム）及びツェナーダイオードＤ１（例えば、１２ボルトのツェナーダイオード）を除いて、電流検出回路（図２）と類似している。抵抗器Ｒ７は、抵抗器Ｒ３と電源＋Ｖとの間に結合される。ツェナーダイオードＤ１のカソードは、抵抗器Ｒ３の第２の側に結合され、ダイオードＤ１のアノードは、共通の接地に結合される。電源＋Ｖの出力レベルが変化するとき、しきい値Ｖｔｈを電源＋Ｖの値より下の固定値に制限するために、ツェナーダイオードＤ１が用いられる。抵抗器Ｒ７は、ツェナーダイオードＤ１を通して流れることのできるツェナー電流を制限するように働く。
【００１４】
図５を参照すると、例示的なグラフ５００が、図３の電流検出回路３００についての負荷電流と入力電圧（すなわち、電源電圧）の間の関係を示す。定常電流曲線５０８は、例えば１５秒といった所定時間後に負荷が短絡しないときの負荷電流と入力電圧との間の関係を示す。最初の電流曲線５０６は、例えば電力を加えた後、例えば１５ミリ秒などの特定の時間で負荷が短絡しないときの、負荷電流と入力電圧との間の関係を示す。しきい値曲線５０４は、しきい値Ｖｔｈを示し、しきい値Ｖｔｈは、ツェナーダイオードＤ１が１２ボルトで作動するまで定常電流曲線５０２に従う。これにより、最大しきい値Ｖｔｈを設定する区分的線形連続関数がもたらされる。抵抗器Ｒ１、Ｒ３及びＲ＿ｓｅｎｓｅの適切な選択によって、駆動回路Ｇ１と同じ電流・電圧特性を本質的に有する電流・電圧の関係を生じさせることができることを理解すべきである。抵抗器Ｒ１、Ｒ３及びＲ＿ｓｅｎｓｅについての値を適切に選択することにより、他の傾斜を達成できることも理解すべきである。
【００１５】
少なくとも１つの実施形態において、素子駆動回路には、定常電流の限界値をわずかに下回る過負荷を検知するように構成された障害保護が与えられる。少なくとも１つの実施形態において、素子駆動回路には、負荷が通常であり、システム電圧が過大なときの状態を検知するように構成された障害保護が与えられる。少なくとも１つの実施形態において、素子駆動回路には、定常電流の限界値をわずかに下回る過負荷を検知するように構成された障害保護、及び、負荷が通常であり、システム電圧が過大であるときの状態を検知するように構成された障害保護が与えられる。少なくとも１つの実施形態において、定常電流の限界値をわずかに下回る過負荷を検知し、かつ、負荷が通常であり、システム電圧が過大であるときの状態を検知するために、共有の障害保護回路が設けられる。少なくとも１つの実施形態において、障害保護の少なくとも一部は、ハードウェア及び／又はマイクロコントローラのファームウェアを用いて構成される。
【００１６】
ここで図６を参照すると、少なくとも１つの外部素子が設計電圧より高い電圧源に不注意に接続され、例えば、設計電圧を約１．２ボルト（公称）とすることができ、素子は、不注意に約１２ボルト（公称）の車両源に短絡された、障害を防ぐように構成された外部素子シャント保護を有する外部素子接続６３８を含む素子駆動回路が示される。少なくとも１つの実施形態において、外部素子シャント保護は、端子６３８、６６７間に接続された第１の抵抗器６５７、端子６６７と接地との間に接続された第２の抵抗器６５８、及び端子６５１、６６７と接地との間に図６に示されるように接続された第１のトランジスタ６５９を含むように構成される。本明細書の他のところでもより詳細に説明されるように、マイクロコントローラへの少なくとも１つの入力を、例えば、端子６１４、６１６、６１８、６２４、６３８、それらの任意のサブコンビネーション又は組み合わせのような、「フィードバック」端子への接続を受けるように構成することができる。所望の値を表す値と比較することができる複数の入力を有するように、素子駆動回路を構成することができる。少なくとも１つの実施形態において、障害保護は、マイクロコントローラＡ／Ｄチャネルを用いてファームウェア内に実装される。少なくとも１つの関連した実施形態において、ＰＷＭを用いてＤＡＣ機能が実装される。少なくとも１つの関連した実施形態において、ＰＷＭ時定数が測定され、マイクロコントローラによってモデル化され、ターゲット電圧と実際の素子電圧の比較を行う。少なくとも１つの実施形態において、第３の抵抗器６０２が、端子６０１、６０３間に接続される。少なくとも１つの実施形態において、第４の抵抗器６１０が、端子６０９、６１１間に接続される。少なくとも１つの実施形態において、第５の抵抗器６１３が、端子６１２、６１４間に接続される。少なくとも１つの実施形態において、第６の抵抗器６１５が、端子６１４、６１６間に接続される。少なくとも１つの実施形態において、第７の抵抗器６１７が、端子６１６、６１８間に接続される。少なくとも１つの実施形態において、第８の抵抗器６１９が、端子６０３と接地との間に接続される。少なくとも１つの実施形態において、第９の抵抗器６２６が、端子６０４、６６０間に接続される。少なくとも１つの実施形態において、第１０の抵抗器６２８が、端子６０７、６２４間に接続される。少なくとも１つの実施形態において、第１１の抵抗器６２９が、端子６６１、６６２間に接続される。少なくとも１つの実施形態において、第１２の抵抗器６３９が、端子６６０、６３８間に接続される。少なくとも１つの実施形態において、第１３の抵抗器６４０が、端子６４１、６３８間に接続される。少なくとも１つの実施形態において、第１４の抵抗器６３４が、端子６６４、６６３間に接続される。少なくとも１つの実施形態において、第１５の抵抗器６４２が、端子６６５、６５５間に接続される。少なくとも１つの実施形態において、第１６の抵抗器６４７が、端子６４６、６５１間に接続される。少なくとも１つの実施形態において、第１７の抵抗器６４８が、電源電圧と端子６５５との間に接続される。少なくとも１つの実施形態において、第１８の抵抗器６５４が、端子６６６と接地との間に接続される。少なくとも１つの実施形態において、第１９の抵抗器６５６が、端子６２４、６５５間に接続される。少なくとも１つの実施形態において、第１のコンデンサ６０５が、端子６０４と接地との間に接続される。少なくとも１つの実施形態において、第２のコンデンサ６０６が、端子６０７、６０９間に接続される。少なくとも１つの実施形態において、第３のコンデンサ６２０が、端子６０３と接地との間に接続される。少なくとも１つの実施形態において、第４のコンデンサ６２１が、端子６０３、６０７間に接続される。少なくとも１つの実施形態において、第５のコンデンサ６２３が、端子６１８と接地との間に接続される。少なくとも１つの実施形態において、第６のコンデンサ６２７が、端子６６０、６６４間に接続される。少なくとも１つの実施形態において、第７のコンデンサ６３２が、端子６６５、６６０間に接続される。少なくとも１つの実施形態において、第８のコンデンサ６３５が、端子６２４、６６３間に接続される。少なくとも１つの実施形態において、第９のコンデンサ６３６が、端子６２４と接地との間に接続される。少なくとも１つの実施形態において、第１０のコンデンサ６４３が、端子６６６、６４６間に接続される。少なくとも１つの実施形態において、第１１のコンデンサ６４４が、端子６４１、６６６間に接続される。少なくとも１つの実施形態において、第１２のコンデンサ６４９が、端子６３８、６５１の間に接続される。少なくとも１つの実施形態において、第１３のコンデンサ６５２が、端子６３８と接地との間に接続される。少なくとも１つの実施形態において、第１４のコンデンサ６５３が、端子６３８と接地との間に接続される。少なくとも１つの実施形態において、第２のトランジスタ６３７が、端子６２４、６６３及び６３８の間に図示されるように接続される。少なくとも１つの実施形態において、第３のトランジスタ６５０が、端子６３８、６５１及び接地の間に図示されるように接続される。少なくとも１つの実施形態において、第１のデュアルダイオード６２５が、端子６０７、６６２間に図示されるように接続される。少なくとも１つの実施形態において、第２のデュアルダイオード６３０が、端子６６２、６６５及び６４１の間に図示されるように接続される。少なくとも１つの実施形態において、第１の演算増幅器６０８が、端子６０７、６０９、６０４、６０３及び接地の間に図示されるように接続される。少なくとも１つの実施形態において、第２の演算増幅器６３１が、端子６６０、６６５、６０４、６６４及び接地の間に図示されるように接続される。少なくとも１つの実施形態において、第３の演算増幅器６４５が、端子６４１、６６６、６０４、６４６及び接地の間に図示されるように接続される。少なくとも１つの実施形態において、素子駆動トランジスタ６２２が、端子６１１、６１８及び６２４の間に図示されるように接続される。少なくとも１つの実施形態において、端子６０１は、所望の素子電圧を表すパルス幅変調信号接続として構成される。少なくとも１つの関連した実施形態において、パルス幅変調信号が、マイクロコントローラから与えられる。少なくとも１つの実施形態において、端子６６１は、所望の素子クリア状態を表す素子クリア信号接続として構成される。少なくとも１つの関連した実施形態において、クリア信号が、マイクロコントローラから与えられる。少なくとも１つの実施形態において、少なくとも１つの素子が、端子６２４に接続される。少なくとも１つの実施形態において、少なくとも１つの素子が、端子６３８に接続される。
【００１７】
ここで図７を参照すると、少なくとも１つの外部素子が設計電圧より高い電圧源に不注意に接続され、例えば、設計電圧を約１．２ボルト（公称）とすることができ、素子は、不注意に約１２ボルト（公称）の車両源に短絡された、障害を防ぐように構成された外部素子シャント保護を有する外部素子接続７３９を含む素子駆動回路が示される。少なくとも１つの実施形態において、外部素子シャント保護が、端子７３９、７７９間に接続された第１の抵抗器７７７、端子７７９と接地との間に接続された第２の抵抗器７７８、及び端子７６９、７７９及び接地の間に図７に示されるように接続された第１のトランジスタ６５９を含むように構成される。本明細書の他のところでもより詳細に説明されるように、マイクロコントローラへの少なくとも１つの入力を、例えば、端子７８６、７２４、７３６、７３８、７３９、７６９、それらの任意のサブコンビネーション又は組み合わせのような「フィードバック」端子への接続を受けるように構成することができる。所望の値を表す値と比較することができる複数の入力を有するように、素子駆動回路を構成することができる。少なくとも１つの実施形態において、障害保護は、マイクロコントローラＡ／Ｄチャネルを用いてファームウェア内に実装される。少なくとも１つの関連した実施形態において、ＰＷＭを用いてＤＡＣ機能が実装される。少なくとも１つの関連した実施形態において、ＰＷＭ時定数が測定され、マイクロコントローラによってモデル化され、ターゲット電圧と実際の素子電圧の比較を行う。少なくとも１つの実施形態において、比較器が、端子７２４、７３６に接続され、代替的な実施形態では、例えば、端子７０２、７８６又は端子７８６、７３８への接続が可能である。見て分かるように、比較器の実施形態は、端子７２４、７３４間に接続された第３の抵抗器７２５、端子７０３、７８３間に接続された第４の抵抗器７２６、端子７０３、７３０間に接続された第５の抵抗器７２７、端子７３０、７２９間に接続された第６の抵抗器７２８、端子７３４と接地との間に接続された第７の抵抗器７３２、端子７３６、７８３間に接続された第８の抵抗器７３５、端子７３４、７８３間に接続された第１のコンデンサ７３３、端子７３４、７８３、７０３、７３９と接地との間に図示されるように接続された第１の演算増幅器７３１を含む。少なくとも１つの実施形態において、端子７２９が、素子駆動電流監視接続として構成される。少なくとも１つの実施形態において、素子駆動電流監視装置が、マイクロコントローラへの入力として与えられる。少なくとも１つの実施形態において、素子過電圧及び素子電流障害保護が与えられる。少なくとも１つの実施形態において、素子過電圧及び素子電流障害保護の両方が、マイクロコントローラへの入力として構成される。少なくとも１つの実施形態において、比較器の出力は、障害が発生したことをマイクロコントローラに知らせる。少なくとも１つの実施形態において、少なくとも１つの実施形態における約４００ｍｓの時間遅延の後、マイクロコントローラは、素子駆動回路のスイッチを切り、直列抵抗器及び素子駆動トランジスタを冷却することを可能にする。少なくとも１つの実施形態において、ある時間遅延の後、少なくとも１つの実施形態においては付加的な時間遅延の後、及び少なくとも１つの実施形態においては約４ｓの後、素子駆動回路が、再び使用可能にされる。少なくとも１つの実施形態において、素子駆動回路は、障害がクリアされるまでこのサイクルを続けるように構成され、他の実施形態においては、インジケータが作動され、素子駆動回路は、障害がクリアされるまで使用不能にされる。少なくとも１つの実施形態において、第９の抵抗器７０４が、端子７０１、７４９間に接続される。少なくとも１つの実施形態において、第１０の抵抗器７０５が、端子７０１、７８１間に接続される。少なくとも１つの実施形態において、第１１の抵抗器７０９が、端子７０８、７８４間に接続される。少なくとも１つの実施形態において、第１２の抵抗器７１１が、端子７８４と接地との間に接続される。少なくとも１つの実施形態において、第１３の抵抗器７１５が、端子７８１、７８２間に接続される。少なくとも１つの実施形態において、第１４の抵抗器７１６が、端子７０２、７８６間に接続される。少なくとも１つの実施形態において、第１５の抵抗７２１抵抗器が、端子７２４、７３６間に接続される。少なくとも１つの実施形態において、第１６の抵抗器７２２が、端子７２４、７３６間に接続される。少なくとも１つの実施形態において、第１７の抵抗器７２３が、端子７２４、７３６間に接続される。少なくとも１つの実施形態において、第１８の抵抗器７４１が、端子７４０、７１０間に接続される。少なくとも１つの実施形態において、第１９の抵抗器７４６が、端子７４４、７６４間に接続される。少なくとも１つの実施形態において、第２０の抵抗器７５１が、端子７２０、７３８間に接続される。少なくとも１つの実施形態において、第２１の抵抗器７５２が、端子７０１、７５９間に接続される。少なくとも１つの実施形態において、第２２の抵抗器７５５が、端子７８５、７５４間に接続される。少なくとも１つの実施形態において、第２３の抵抗器７５８が、端子７５７、７５９間に接続される。少なくとも１つの実施形態において、第２４の抵抗器７６８が、端子７６６、７６９間に接続される。少なくとも１つの実施形態において、第２５の抵抗器７７２が、端子７７３、７７４間に接続される。少なくとも１つの実施形態において、第２６の抵抗器７７５が、端子７７６と接地との間に接続される。少なくとも１つの実施形態において、第２７の抵抗器７７６が、端子７６４、７３８間に接続される。少なくとも１つの実施形態において、第２のコンデンサ７０６が、端子７０１と接地との間に接続される。少なくとも１つの実施形態において、第３のコンデンサ７１２が、端子７８４と接地との間に接続される。少なくとも１つの実施形態において、第４のコンデンサ７１４が、端子７８４、７２０間に接続される。少なくとも１つの実施形態において、第５のコンデンサ７１７が、端子７８６と接地との間に接続される。少なくとも１つの実施形態において、第６のコンデンサ７１９が、端子７８１、７２０間に接続される。少なくとも１つの実施形態において、第７のコンデンサ７４８が、端子７０１、７４４間に接続される。少なくとも１つの実施形態において、第８のコンデンサ７５０が、端子７０１、７８５間に接続される。少なくとも１つの実施形態において、第９のコンデンサ７５３が、端子７３８、７５４間に接続される。少なくとも１つの実施形態において、第１０のコンデンサ７５６が、端子７６４、７６６間に接続される。少なくとも１つの実施形態において、第１１のコンデンサ７６１が、端子７３９と接地との間に接続される。少なくとも１つの実施形態において、第１２のコンデンサ７６２が、端子７３９と接地との間に接続される。少なくとも１つの実施形態において、第１３のコンデンサ７６３が、端子７３９と接地との間に接続される。少なくとも１つの実施形態において、第１４のコンデンサ７６５が、端子７６４、７６６間に接続される。少なくとも１つの実施形態において、第１５のコンデンサ６７０が、端子７３９、７６９間に接続される。少なくとも１つの実施形態において、第２のトランジスタ７６０が、端子７３８、７３９及び７５４の間に図示されるように接続される。少なくとも１つの実施形態において、第３のトランジスタ７７１が、端子７５９、７６９及び接地の間に図示されるように接続される。少なくとも１つの実施形態において、第１のダイオード７０７が、端子７１０、７２０間に図示されるように接続される。少なくとも１つの実施形態において、第２のダイオード７４２が、端子７１０、７４５間に図示されるように接続される。少なくとも１つの実施形態において、第３のダイオード７４３が、端子７１０、７４５間に図示されるように接続される。少なくとも１つの実施形態において、第４のダイオード７３７が、端子７３６、７３８間に図示されるように接続される。少なくとも１つの実施形態において、第２の演算増幅器７１３が、端子７４９、７８４、７０１、７８１及び接地の間に図示されるように接続される。少なくとも１つの実施形態において、第３の演算増幅器７４７が、端子７４９、７４４、７０１、７８５及び接地の間に図示されるように接続される。少なくとも１つの実施形態において、第４の演算増幅器７６７が、端子７６４、７４５、７０１、７６６及び接地の間に図示されるように接続される。少なくとも１つの実施形態において、素子駆動トランジスタ７１８が、端子７８６、７８２及び７２４の間に図示されるように接続される。少なくとも１つの実施形態において、端子７０８が、所望の素子電圧を表すパルス幅変調信号接続として構成される。少なくとも１つの関連する実施形態において、パルス幅変調信号は、マイクロコントローラからもたらされる。少なくとも１つの実施形態において、端子７４０が、所望の素子クリア状態を表す素子クリア信号接続として構成される。少なくとも１つの関連した実施形態において、クリア信号が、マイクロコントローラから与えられる。少なくとも１つの実施形態において、少なくとも１つの素子が、端子７３８に接続される。少なくとも１つの実施形態において、少なくとも１つの素子が、端子７３９に接続される。
【００１８】
図８を参照すると、実際の素子電圧フィードバックを有する素子駆動回路が示される。少なくとも１つの実施形態において、実際の素子電圧フィードバックは、端子８３６、８０７間に接続された第１の抵抗器８１６を介して与えられる。少なくとも１つの実施形態において、実際の素子電流フィードバックが与えられる。少なくとも１つの実施形態において、実際の素子電流フィードバックは、端子８１０を介して与えられる。少なくとも１つの実施形態において、実際の素子電圧フィードバックは、マイクロコントローラ８０４への入力として構成される。少なくとも１つの実施形態において、実際の素子電流フィードバックは、マイクロコントローラへの入力として構成される。少なくとも１つの実施形態において、実際の素子電流及び電圧の両方が、マイクロコントローラ８０４への入力として与えられる。少なくとも１つの実施形態において、端子８３６が、素子接続として構成される。少なくとも１つの実施形態において、素子駆動トランジスタ８３２が、端子８２３、８３３及び８４５の間に図示されるように接続される。少なくとも１つの実施形態において、実際の素子電流フィードバックが、端子８０６、８１０、８４６の間に接続された第１のトランジスタ８１８、端子８１０と接地との間に接続された第２の抵抗器８１９、端子８４６、８２３間に接続された第３の抵抗器８２０の間に、図示されるように接続される。少なくとも１つの実施形態において、実際の素子電流フィードバックは、「ドロッピング抵抗器」、すなわち端子８０６、８２３間に接続された第４の抵抗器８２２の両端の電圧降下を検知するように構成される。少なくとも１つの実施形態において、第５の抵抗器８２５が、端子８２３、８３０間に接続される。少なくとも１つの実施形態において、第６の抵抗器８２９が、端子８４７、８３０間に接続される。少なくとも１つの実施形態において、第７の抵抗器８３１が、端子８３０、８４５間に接続される。少なくとも１つの実施形態において、第８の抵抗器８３８が、端子８１２、８３９間に接続される。少なくとも１つの実施形態において、端子８１２が、少なくとも１つの素子を「短絡させる」ためのマイクロコントローラの出力として構成され、このことは、素子の保護、素子の制御、素子のクリア、それらのサブコンビネーション又は組み合わせをもたらす。少なくとも１つの実施形態において、発振器クロック回路が、端子８０９と接地との間に接続された第２のコンデンサ８１４、端子８０８と接地との間に接続された第３のコンデンサ８１５、端子８０８、８０９間に接続されたコイル８１３を有するように構成される。少なくとも１つの実施形態において、発振器クロック回路が、端子８０８、８０９により、図示されるようにマイクロコントローラ８０４に接続される。少なくとも１つの実施形態において、第１のコンデンサ８０５が、端子８０６と接地との間に接続される。少なくとも１つの実施形態において、端子８０６が、電源接続を定める端子８２１に接続される。少なくとも１つの実施形態において、第４のコンデンサ８１７が、端子８１１、８４７間に接続される。少なくとも１つの実施形態において、第５のコンデンサ８２４が、端子８２１と接地との間に接続される。少なくとも１つの実施形態において、第６のコンデンサ８２７が、端子８２３と接地との間に接続される。少なくとも１つの実施形態において、第７のコンデンサ８４２が、端子８３５と接地との間に接続される。少なくとも１つの実施形態において、第８のコンデンサ８４２が、端子８３５と接地との間に接続される。少なくとも１つの実施形態において、第９のコンデンサ８４４が、端子８３６と接地との間に接続される。少なくとも１つの実施形態において、チョーク８３７が、端子８３５、８３６間に接続される。少なくとも１つの実施形態において、インダクタ８３４が、端子８３３、８３５間に接続される。少なくとも１つの実施形態において、ダイオード８２６が、端子８２３、８３０間に接続される。少なくとも１つの実施形態において、ツェナーダイオード８４１が、端子８３３と接地との間に接続される。少なくとも１つの実施形態において、端子８０１が、マイクロコントローラ８０４への通信接続として構成される。少なくとも１つの実施形態において、マイクロコントローラ８０４は、端子８０２上で周辺光信号を受けるように構成される。少なくとも１つの実施形態において、マイクロコントローラ８０４は、端子８０３上でグレア光信号を受けるように構成される。少なくとも１つの実施形態において、マイクロコントローラは、接地接続を有するように構成される。
【００１９】
図９は、実際の素子電圧フィードバックを有する素子駆動回路を示す。少なくとも１つの実施形態において、実際の素子電圧フィードバックは、端子９０７、９２２間に接続された第１の抵抗器９１６を介して与えられる。少なくとも１つの実施形態において、実際の素子電流フィードバックが与えられる。少なくとも１つの実施形態において、実際の素子電流フィードバックは、端子９１０を介して与えられる。少なくとも１つの実施形態において、実際の素子電圧フィードバックは、マイクロコントローラ９０４への入力として構成される。少なくとも１つの実施形態において、実際の素子電流フィードバックは、マイクロコントローラへの入力として構成される。少なくとも１つの実施形態において、実際の素子電流及び電圧の両方が、マイクロコントローラ９０４への入力として与えられる。少なくとも１つの実施形態において、端子９４８が、素子接続として構成される。少なくとも１つの実施形態において、素子駆動トランジスタ９３６が、端子９０６、９３５及び９４０の間に図示されるように接続される。少なくとも１つの実施形態において、実際の素子電流フィードバックは、端子９０６、９５０、９１０の間に図示されるように接続された第１のトランジスタ９１７、端子９１０と接地との間に接続された第２の抵抗器９２７、端子９５０、９１９間に接続された第３の抵抗器９１８、端子９０６、９１９、９２３の間に接続された第２のトランジスタ９２１、及び端子９２３、９４３間に接続された第９の抵抗器９２４を有するように構成される。少なくとも１つの実施形態において、実際の素子電流フィードバックは、「ドロッピング抵抗器」、すなわち端子９４３、９２２間に接続された第４の抵抗器９４５の両端の電圧降下を検知するように構成される。少なくとも１つの実施形態において、第５の抵抗器９２８が、端子９０６、９３３間に接続される。少なくとも１つの実施形態において、第６の抵抗器９３２が、端子９３１、９３３間に接続される。少なくとも１つの実施形態において、第７の抵抗器９３４が、端子９３３、９３５間に接続される。少なくとも１つの実施形態において、第８の抵抗器９３７が、端子９１２、９３８間に接続される。少なくとも１つの実施形態において、端子９１２が、少なくとも１つの素子を「短絡させる」ためのマイクロコントローラの出力として構成され、このことは、素子の保護、素子の制御、素子のクリア、それらのサブコンビネーション又は組み合わせをもたらす。少なくとも１つの実施形態において、発振器クロック回路が、端子９０９と接地との間に接続された第２のコンデンサ９５１、端子９０８と接地との間に接続された第３のコンデンサ９５２、及び端子９０８、９０９間に接続されたコイル９５０を有するように構成される。少なくとも１つの実施形態において、発振器クロック回路は、端子９０８、９０９により図示されるようにマイクロコントローラ９０４に接続される。少なくとも１つの実施形態において、第１のコンデンサ９０５が、端子９０６と接地との間に接続される。少なくとも１つの実施形態において、端子９０６が、電源接続を定める端子９１５に接続される。少なくとも１つの実施形態において、第４のコンデンサ９３０が、端子９１１、９３１間に接続される。少なくとも１つの実施形態において、第５のコンデンサ９２０が、端子９１５と接地との間に接続される。少なくとも１つの実施形態において、第６のコンデンサ９２５が、端子９１５と接地との間に接続される。少なくとも１つの実施形態において、第７のコンデンサ９４４が、端子９４３と接地との間に接続される。少なくとも１つの実施形態において、第８のコンデンサ９４６が、端子９２２と接地との間に接続される。少なくとも１つの実施形態において、第９のコンデンサ９４９が、端子８４８と接地との間に接続される。少なくとも１つの実施形態において、チョーク９４７が、端子９２２、９４８間に接続される。少なくとも１つの実施形態において、インダクタ９４２が、端子９４０、９４３間に接続される。少なくとも１つの実施形態において、ダイオード９２９が、端子９１５、９３３間に接続される。少なくとも１つの実施形態において、ツェナーダイオード９４１が、端子９４０と接地との間に接続される。少なくとも１つの実施形態において、端子９０１が、マイクロコントローラ９０４への通信接続として構成される。少なくとも１つの実施形態において、マイクロコントローラ９０４が、端子９０２上で周辺光信号を受けるように構成される。少なくとも１つの実施形態において、マイクロコントローラ８０４は、端子９０３上でグレア光信号を受けるように構成される。少なくとも１つの実施形態において、マイクロコントローラが、接地接続を有するように構成される。
【００２０】
図１０を参照すると、実際の素子電圧フィードバックを有する素子駆動回路が示される。少なくとも１つの実施形態において、実際の素子電圧フィードバックは、端子１００７、１０３５間に接続された第１の抵抗器１０１６を介して与えられる。少なくとも１つの実施形態において、実際の素子電流フィードバックが与えられる。少なくとも１つの実施形態において、実際の電流フィードバックは、端子１０１０を介して与えられる。少なくとも１つの実施形態において、実際の素子電圧フィードバックは、マイクロコントローラ１００４への入力として構成される。少なくとも１つの実施形態において、実際の素子電流フィードバックは、マイクロコントローラへの入力として構成される。少なくとも１つの実施形態において、実際の素子電流及び電圧の両方が、マイクロコントローラ１００４への入力として与えられる。少なくとも実施形態において、端子１０３７が、素子接続として構成される。少なくとも１つの実施形態において、素子駆動トランジスタ１０２８が、端子１０２０、１０２７、１０２９の間に図示されるように接続される。少なくとも１つの実施形態において、実際の素子電流フィードバックは、端子１００６、１０１０、１０２２の間に図示されるように接続された第１のトランジスタ１０２１、端子１０１０と接地との間に接続された第２の抵抗器１０２４、及び端子１０２２、１０２０間に接続された第３の抵抗器１０２３を有するように構成される。少なくとも１つの実施形態において、実際の素子電流フィードバックは、「ドロッピング抵抗器」、すなわち端子１００６、１０２０間に接続された第４の抵抗器１０１８の両端の電圧降下を検知するように構成される。少なくとも１つの実施形態において、第６の抵抗器１０２６が、端子１０１１、１０２７間に接続される。少なくとも１つの実施形態において、第８の抵抗器１０３０が、端子１０１２、１０３１間に接続される。少なくとも１つの実施形態において、端子１０１２が、少なくとも１つの素子を「短絡させる」ためのマイクロコントローラの出力として構成され、このことは、素子の保護、素子の制御、素子のクリア、それらのサブコンビネーション又は組み合わせをもたらす。少なくとも１つの実施形態において、発振器クロック回路が、端子１００９と接地との間に接続された第２のコンデンサ１０１４、端子１００８と接地との間に接続された第３のコンデンサ１０１５、及び端子１００８、１００９間に接続されたコイル１０１３を有するように構成される。少なくとも１つの実施形態において、発振器クロック回路が、端子１００８、１００９により図示されるようにマイクロコントローラ１００４に接続される。少なくとも１つの実施形態において、第１のコンデンサ１００５が、端子１００６と接地との間に接続される。少なくとも１つの実施形態において、端子１００６が、電源接続を定める端子１０１７に接続される。少なくとも１つの実施形態において、第５のコンデンサ１０１９が、端子１０１７と接地との間に接続される。少なくとも１つの実施形態において、第６のコンデンサ１０２５が、端子１０２０と接地との間に接続される。少なくとも１つの実施形態において、第７のコンデンサ１０３８が、端子１０３５と接地との間に接続される。少なくとも１つの実施形態において、第８のコンデンサ１０３９が、端子１０３５と接地との間に接続される。少なくとも１つの実施形態において、第９のコンデンサ１０４０が、端子１０３７と接地との間に接続される。少なくとも１つの実施形態において、チョーク１０３６が、端子１０３５、１０３７間に接続される。少なくとも１つの実施形態において、インダクタ１０３４が、端子１０２９、１０３５間に接続される。少なくとも１つの実施形態において、ツェナーダイオード１０３３が、端子１０２９と接地との間に接続される。少なくとも１つの実施形態において、端子１００１が、マイクロコントローラ１００４への通信接続として構成される。少なくとも１つの実施形態において、マイクロコントローラ１００４が、端子１００２上で周辺光信号を受けるように構成される。少なくとも１つの実施形態において、マイクロコントローラ１００４が、端子１００３上でグレア光信号を受けるように構成される。少なくとも１つの実施形態において、マイクロコントローラが、接地接続を有するように構成される。
【００２１】
図１１を参照すると、実際の素子電圧フィードバックを有する素子駆動回路が示される。少なくとも１つの実施形態において、実際の素子電圧フィードバックは、端子１１４２、１１０７間に接続された第１の抵抗器１１１６を介して与えられる。少なくとも１つの実施形態において、実際の素子電流フィードバックが与えられる。少なくとも１つの実施形態において、実際の素子電流フィードバックは、端子１１１０を介して与えられる。少なくとも１つの実施形態において、実際の素子電圧フィードバックは、マイクロコントローラ１１０４への入力として構成される。少なくとも１つの実施形態において、実際の素子電流フィードバックは、マイクロコントローラへの入力として構成される。少なくとも１つの実施形態において、実際の素子電流及び電圧の両方が、マイクロコントローラ１１０４への入力として与えられる。少なくとも実施形態において、端子１１４６が、素子接続として構成される。少なくとも１つの実施形態において、素子駆動トランジスタ１１３４が、端子１１２８、１１３３、１１３５の間に図示されるように接続される。少なくとも１つの実施形態において、実際の素子電流フィードバックが、端子１１０６、１１１０、１１２０の間に図示されるように接続された第１のトランジスタ１１１９、端子１１１０と接地との間に接続された第２の抵抗器１１２５、及び端子１１２０、１１２３の間に接続された第３の抵抗器１１２１を有するように構成される。少なくとも１つの実施形態において、実際の素子電流フィードバックは、「ドロッピング抵抗器」、すなわち端子１１０６、１１２３間に接続された第４の抵抗器１１２２の両端の電圧降下を検知するように構成される。少なくとも１つの実施形態において、第５の抵抗器１１２６が、端末１１２８、１１３１間に接続される。少なくとも１つの実施形態において、第６の抵抗器１１３０が、端子１１６５、１１３１間に接続される。少なくとも１つの実施形態において、第７の抵抗器１１３２が、端子１１３１、１１３３間に接続される。少なくとも１つの実施形態において、第８の抵抗器１１３７が、端子１１１２、１１３８間に接続される。少なくとも１つの実施形態において、端子１１１２が、少なくとも１つの素子を「短絡させる」ためのマイクロコントローラの出力として構成され、このことは、素子の保護、素子の制御、素子のクリア、それらのサブコンビネーション又は組み合わせをもたらす。少なくとも１つの実施形態において、発振器クロック回路が、端子１１０９と接地との間に接続された第２のコンデンサ１１１４、端子１１０８と接地との間に接続された第３のコンデンサ１１１５、及び端子１１０８、１１０９間に接続されたコイル１１１３を有するように構成される。少なくとも１つの実施形態において、発振器クロック回路が、端子１１０８、１１０９により図示されるようにマイクロコントローラ１１０４に接続される。少なくとも１つの実施形態において、第１のコンデンサ１１０５が、端子１１０６と接地との間に接続される。少なくとも１つの実施形態において、端子１１０６が、電源接続を定める端子１１１８に接続される。少なくとも１つの実施形態において、第４のコンデンサ１１１７が、端子１１１１、１１６５間に接続される。少なくとも１つの実施形態において、第５のコンデンサ１１２４が、端子１１１８と接地との間に接続される。少なくとも１つの実施形態において、第６のコンデンサ１１２９が、端子１１２８と接地との間に接続される。少なくとも１つの実施形態において、第７のコンデンサ１１４３が、端子１１４２と接地との間に接続される。少なくとも１つの実施形態において、第８のコンデンサ１１４４が、端子１１４２と接地との間に接続される。少なくとも１つの実施形態において、第９のコンデンサ１１４７が、端子１１４６と接地との間に接続される。少なくとも１つの実施形態において、チョーク１１４５が、端子１１４２、１１４６間に接続される。少なくとも１つの実施形態において、インダクタ１１３６が、端子１１３５、１１４２間に接続される。少なくとも１つの実施形態において、ダイオード１１２６が、端子１１２８、１１３１間に接続される。少なくとも１つの実施形態において、ツェナーダイオード１１４１が、端子１１３５と接地との間に接続される。少なくとも１つの実施形態において、端子１１０１が、マイクロコントローラ１１０４への通信接続として構成される。少なくとも１つの実施形態において、マイクロコントローラ１１０４が、端子１１０２上で周辺光信号を受けるように構成される。少なくとも１つの実施形態において、マイクロコントローラ１１０４が、端子１１０３上でグレア光信号を受けるように構成される。少なくとも１つの実施形態において、マイクロコントローラが、接地接続を有するように構成される。少なくとも１つの実施形態において、素子駆動トランジスタの両端の電圧が測定される。少なくとも１つの実施形態において、少なくとも１つのドロッピング抵抗器の両端の電圧降下によって増大される素子駆動トランジスタ電圧降下は、素子駆動トランジスタにおける電力損失に比例する。少なくとも１つの実施形態において、駆動トランジスタの電力損失に限界値が設定される。少なくとも１つの関連した実施形態において、高い車両バス電圧で生じる「ソフト短絡」についての障害保護すなわち過負荷が検知可能である。少なくとも１つの実施形態において、素子駆動トランジスタ及び／又は少なくとも１つのドロッピング抵抗器についての電力限界値を固定するか、又はＥＥＰＲＯＭ内に格納された定数を較正することができる。少なくとも１つの実施形態において、素子駆動トランジスタ及び／又は少なくとも１つのドロッピング抵抗器の熱時定数が、電力限界値をさらに適合させるようにモデル化される。入力として使用可能な温度を有するシステムの周囲温度の関数として、対応する限界値を調整することができる。少なくとも１つの実施形態において、集積回路１１５０が、端子１１３９、１１４８、１１６６、１１６４及び接地の間に図示されるように接続される。少なくとも１つの実施形態において、第１０のコンデンサ１１５７が、端子１１６４と接地との間に接続される。少なくとも１つの実施形態において、第９の抵抗器１１５６が、端子１１４８、１１６４間に接続される。少なくとも１つの実施形態において、演算増幅器が、端子１１６６、１１４９、１１６０、１１６２及び接地の間に図示されるように接続される。少なくとも１つの実施形態において、第１０の抵抗器１１５９が、端子１１４９、１１６０間に接続される。少なくとも１つの実施形態において、第１１の抵抗１１６１が、端子１１６０と接地との間に接続される。少なくとも１つの実施形態において、第１２の抵抗器が、端子１１４２、１１６２間に接続される。少なくとも１つの実施形態において、端子１１４８、１１４９が接続され、電源接続を形成する。
【００２２】
本明細書に説明される障害保護回路のいずれかをクラスＤ素子駆動回路、スイッチング素子駆動回路、線形素子駆動回路、アナログ素子駆動回路、及びデジタル駆動回路と組み合わせて使用できることを理解すべきである。電流は、抵抗器、電流検出ＭＯＳＦＥＴ（ＩＲ  Ｓｅｎｓｅｆｅｔ、又は均等物）或いは変流器を介して検出できることを理解すべきである。入力電圧の関数として、電流制限しきい値を調整することが望ましい。少なくとも１つの実施形態において、素子駆動回路が、図１０に示されるようなマイクロコントローラの障害から保護される。本明細書に説明されるものに加えて、紛失パルス検知器のような他の方法を障害保護のために用い得ることも理解すべきである。
【００２３】
したがって、障害保護を有する素子駆動回路が、ここに説明された。少なくとも１つの実施形態において、素子駆動回路には、駆動電流を負荷にもたらす、電源の電圧レベルに応じて変化する可変しきい値が与えられる。本明細書に説明されるように、電流検出回路の少なくとも部分が、プログラム式マイクロコントローラ、プログラム式マイクロプロセッサ、特定用途向け集積回路、それらの組み合わせ、それらのサブコンビネーション等のような、制御回路などの個々の装置以外の形態で具体化することができることを理解すべきである。
【００２４】
上記の説明は、好ましい実施形態の説明にすぎないと考えられる。当業者及び本発明を製造又は使用する人であれば、本発明の修正が思い浮かぶであろう。したがって、図面に示され、上述された実施形態は、説明のためのものであり、本発明の範囲を制限するように意図されるものではなく、均等論を含む特許法の原理に従って解釈されるような上記の特許請求の範囲によって定義されることが理解される。
【図面の簡単な説明】
【００２５】
【図１】駆動回路により負荷に与えられた駆動電流を監視するための電流検出回路の電気的ブロック図である。
【図２】本発明の１つの実施形態による、例示的な電流検出回路の電気的概略である。
【図３】本発明の別の実施形態による、電流検出回路の例示的な電気的概略である。
【図４】図２の回路についての入力電圧の関数として負荷電流を示すグラフである。
【図５】図３の回路についての入力電圧の関数として負荷電流を示すグラフである。
【図６】電流検出を有する素子駆動回路を示す。
【図７】電流検出を有する素子駆動回路を示す。
【図８】障害保護を有する素子駆動回路を示す。
【図９】障害保護を有する素子駆動回路を示す。
【図１０】障害保護を有する素子駆動回路を示す。
【図１１】障害保護及び過電圧保護を有する素子駆動回路を示す。
【図１】
2008516571.tif 000003
【図２】
2008516571.tif 000004
【図３】
2008516571.tif 000005
【図４】
2008516571.tif 000006
【図５】
2008516571.tif 000007
【図６】
2008516571.tif 000008
【図７】
2008516571.tif 000009
【図８】
2008516571.tif 000010
【図９】
2008516571.tif 000011
【図１０】
2008516571.tif 000012
【図１１】
2008516571.tif 000013
【国際調査報告】
2008516571.tif 000014
2008516571.tif 000015