(57)【要約】半導体スイッチ装置(300)は、バイポーラトランジスタ(302)と、入力ノード(306)、出力ノード(304)、及び前記入力ノード(306)と前記出力ノード(307)の間に電流経路を形成できるようにするための制御ノード(305)を有する半導体パワースイッチ(301)と、を備えている。バイポーラトランジスタは、静電放電パルスを受け取ると、バイポーラトランジスタが、入力ノードから制御ノードに電流を流せるようにし、入力ノード(306)での電圧が所定の電圧を超えると、制御ノード(305)が、入力ノード(306)から出力ノード(307)に電流を流せるようにするように、入力ノード(306)と制御ノード(305)の間に接続されている。この様に、バイポーラトランジスタ素子は、LDMOSの様な半導体スイッチ素子を、ESDから保護し、即ち、電力の急上昇、例えば、1μ秒より短い時間内に数アンペアというような上昇から保護する。
2008509548.tif 000002
【特許請求の範囲】
【請求項１】
バイポーラトランジスタ（３０２）と、入力ノード（３０６）、出力ノード（３０４）、及び前記入力ノード（３０６）と前記出力ノード（３０７）の間に電流経路を形成できるようにするための制御ノード（３０５）を有する半導体パワースイッチ（３０１）と、を備えている半導体スイッチ装置（３００）において、前記バイポーラトランジスタ（３０２）は、静電放電パルスを受け取ると、前記バイポーラトランジスタ（３０２）が、前記入力ノード（３０６）から前記制御ノード（３０５）に電流を流せるようにし、前記入力ノード（３０６）での電圧が所定の電圧を超えると、制御ノード（３０５）が、前記入力ノード（３０６）から前記出力ノード（３０７）に電流を流せるようにするように、前記入力ノード（３０６）と前記制御ノード（３０５）の間に接続されていることを特徴とする半導体スイッチ装置（３００）。
【請求項２】
前記半導体スイッチ（３０１）は、ＥＳＤパルスによって前記バイポーラトランジスタ（３０２）のクランプ電圧に等しい電圧が前記半導体スイッチ３００に掛かると、オンに切り替わる、請求項１に記載の半導体スイッチ装置（３００）。
【請求項３】
前記バイポーラトランジスタ（３０１）は、前記半導体スイッチが、静電放電を受けたときの第１動作モード中はバイポーラトランジスタとして動作し、第２動作モード時はダイオードとして機能する、請求項１又は２に記載の半導体スイッチ装置（３００）。
【請求項４】
前記半導体スイッチ（３０１）はＭＯＳＦＥＴ素子であり、前記入力ノード（３０６）はドレインノード、前記制御ノード（３０５）はゲートノード、そして前記出力ノード（３０７）はソースノードである、上記請求項の何れかに記載の半導体スイッチ装置（３００）。
【請求項５】
前記バイポーラトランジスタ（３０２）のベース（３０８）とエミッタ（３０９）は、前記半導体スイッチ（３０１）の制御ノード（３０５）に電気的に接続されており、前記バイポーラトランジスタ（３０２）のコレクタ（３０７）は、前記半導体スイッチ（３０１）の前記入力ノード（３０６）に電気的に接続されている、上記請求項の何れかに記載の半導体スイッチ装置（３００）。
【請求項６】
前記半導体スイッチ（３０１）と前記バイポーラトランジスタ（３０２）は、単一の集積回路ダイに形成されている、上記請求項の何れかに記載の半導体スイッチ装置（３００）。
【請求項７】
前記バイポーラトランジスタ（３０２）はＮＰＮトランジスタである、上記請求項の何れかに記載の半導体スイッチ装置。
【請求項８】
前記半導体パワースイッチ（３０１）のゲート電圧は、第２のバイポーラトランジスタ装置（４１２）によってクランプされている、上記請求項の何れかに記載の半導体スイッチ装置（３００）。
【請求項９】
前記第２のバイポーラトランジスタ装置（４１２）のコレクタ（４１７）は、前記半導体パワースイッチ（３０１）のゲート（４０５）に電気的に接続されている、請求項８に記載の半導体スイッチ装置（３００）。
【請求項１０】
前記単一の集積回路ダイは、Ｎ−埋め込み層（５０１）を備えており、前記半導体パワースイッチ（３０１）のドレインの下のＮ−領域は、前記Ｎ−埋め込み層（５０１）に接触しないように配置されている、請求項６に記載の半導体スイッチ装置。
【請求項１１】
前記半導体パワースイッチ（３０１）はＬＤＭＯＳ素子である、上記請求項の何れかに記載の半導体スイッチ装置。
【請求項１２】
前記バイポーラトランジスタ（３０２）のベースに接触させるために、Ｐ＋ドーピング（５１０）が使用されている、上記請求項の何れかに記載の半導体スイッチ装置（３００）。
【請求項１３】
前記バイポーラトランジスタ（３０２）の前記Ｐ＋ドーピングベース（５１０）は、前記バイポーラトランジスタ（３０２）の前記コレクタ領域（５０２）とＮ＋エミッタ領域（５１１）の間に配置されている、上記請求項の何れかに記載の半導体スイッチ装置（３００）。
【請求項１４】
前記バイポーラトランジスタ（３０２）の前記エミッタに接触させるために、Ｎ＋ドーピング（５１１）が使用されており、前記エミッタは、Ｎ−コレクタ領域（５０２）と前記Ｐ＋ベース領域（５１０）の間に配置されている、上記請求項の何れかに記載の半導体スイッチ装置（３００）。
【請求項１５】
前記バイポーラトランジスタ（３０２）の前記ゲートのＰ＋領域（５１０、５１６）は、前記エミッタ（５１１）の両側に配置されている、上記請求項の何れかに記載の半導体スイッチ装置（３００）。
【請求項１６】
上記請求項の何れかに記載の半導体スイッチ装置（３００）を有している電子素子において、前記半導体スイッチ装置（３００）は、前記半導体スイッチ（３０１）の前記制御ノード（３０５）に印加される制御信号により、負荷（３０３）を通る電流の通過を制御するように配置されており、前記半導体スイッチ（３０１）の前記入力ノード（３０６）に、前記所定電圧を超える電圧が発生した場合には、前記入力ノード（３０６）から前記制御ノード（３０５）への電流の流れが、前記負荷（３０３）によって生成される電流を前記入力ノード（３０６）から前記出力ノード（３０７）に流れるようにする、電子素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子素子の半導体スイッチ装置に関する。
【背景技術】
【０００２】
半導体パワースイッチ、例えば、ＭＯＳＦＥＴ素子は、電子素子内の電流の流れを制御するのに、とりわけ、大型のモーター及び発電機に使用されている様な、誘導負荷を通る電流の供給を制御するのに、頻繁に使用されている。
【０００３】
誘導負荷１０１を通る電流を制御するためのスイッチとして動作するように作られているＭＯＳＦＥＴ素子１００を、一例として、図１に示しており、この図では、ＭＯＳＦＥＴ素子１００のドレイン１０２は、誘導負荷１０１と抵抗負荷１０４を介して電圧供給装置Ｖｃｃに接続され、ＭＯＳＦＥＴ素子１００のソース１０５は接地され、ＭＯＳＦＥＴ素子１００のゲート１０６は、ＭＯＳＦＥＴ素子をオンオフ切替する（即ち、ドレイン／ソースを閉又は開回路にする）制御信号に接続されている。
【０００４】
ＮチャネルＭＯＳＦＥＴ素子では、正の制御電圧がＭＯＳＦＥＴ素子をオンにし、ＰチャネルＭＯＳＦＥＴ素子では、負の制御電圧がＭＯＳＦＥＴ素子をオンにする。
当業者には周知のように、ＭＯＳＦＥＴ素子のソースとドレインは、シリコンの様な半導体材料に形成され、一方、ゲートは、多結晶シリコンの様な導電材料で形成される。ゲートは、絶縁層、例えば、二酸化シリコンにより、半導体材料から分離されている。而して、ＭＯＳＦＥＴ素子は、破壊電圧がＭＯＳＦＥＴに印加された場合には損傷を被り易い。
【０００５】
ＭＯＳＦＥＴ素子に起こる恐れのある電圧損傷には二種類あり、それらは静電放電ＥＳＤと電気的過大応力ＥＯＳである。
ＥＯＳの場合には、３つの故障モードが予想される。第１は、ゲート酸化物の破壊電圧に到るもの、第２は、ドレイン対ソース接合部の破壊電圧ＢＶＤＳＳに到るもの、第３は、エネルギー放電により発生した高温のために、最大接合部温度に到るものである。
【０００６】
ＥＳＤの場合には、２つの故障モードが予想される。第１は、寄生バイポーラトランジスタの破壊電圧に到るもの、第２は、ゲート酸化物の破壊電圧に到るものである。
半導体パワースイッチを破損させる恐れのある電圧を回避するために採用されている１つの解決策には、ツェナークランプ２００の使用が関与しており、この解決策では、図２に示すように、ツェナークランプ２００のアノードは、ＭＯＳＦＥＴ素子１００のゲート１０６に接続され、カソードはドレイン２０２に接続されている。
【０００７】
ツェナークランプ２００（即ち、ツェナーダイオード）は、破壊電圧がドレイン対ソース最大電圧の破壊電圧より低くなるように選定されている。而して、ツェナークランプ破壊電圧がツェナークランプのカソードに印加されると、電流はツェナークランプを通ってドレインからゲートに流れ、その結果、ＭＯＳＦＥＴ素子がオンに切り替わるので、電流をドレインからソースに流すことができるようになって、ドレインの電圧が低下し、結果的にＭＯＳＦＥＴ素子への損傷が回避される。
【０００８】
このように、この解決策は、ＭＯＳＦＥＴ素子のドレインに発生する電圧を所定の電圧（即ち、ツェナーダイオードの破壊電圧）にクランプするための手段を提供している。
しかしながら、一般に、ツェナークランプの破壊電圧は、ＭＯＳＦＥＴ素子のドレイン対ソース最大電圧に比べると相対的に低い。そのため、適切なクランプ電圧を選択できるようにするためには、直列に配列された複数のツェナーダイオードを備えているツェナークランプが必要になる。必然的に、この解決策では、電圧クランプ回路が比較的大型化する結果となる。また、ツェナーダイオードを直列に接続すると、正確なクランプ電圧を提供するのが難しくなる恐れがある。
【０００９】
更に、ツェナーダイオードの切替特性は緩慢であるため、ＭＯＳＦＥＴ素子にＥＳＤ保護策を提供するには適していない。そのため、追加のＥＳＤ保護回路が必要となり、その結果、切替回路の大きさと複雑性が更に増す。
【００１０】
米国特許第５，８１２，００６号には、第１破壊電圧を有するパワー出力トランジスタと、パワー出力トランジスタに接続されおり第２破壊電圧を有する破壊構造と、を含んでいる最適化された出力クランプ構造が開示されている。第２破壊電圧は第１破壊電圧よりも低く、温度及び半導体処理の全変動範囲に亘って、第１破壊電圧に追随する。パワーＭＯＳのソース・ドレイン・ドーピングプロフィールを使用して、「回路」を保護するためにスイッチ素子（ＮＰＮ又はＭＯＳ）を製作している点が注目に値する。而して、ＵＳ００５８１２００６Ａには、ＭＯＳＦＥＴをクランプするのに使用されているダイオードが開示されているが、このダイオードは、静電放電中はダイオードとして作動するので、ＥＳＤから保護する機能は果たせない。また、クランプをＭＯＳＦＥＴ内部に組み込む解決策は提供されていない。
【００１１】
静電放電に対する改善された保護を提供する半導体スイッチ装置と電子素子を提供することが望ましい。
【特許文献１】米国特許第５，８１２，００６号
【発明の開示】
【課題を解決するための手段】
【００１２】
本発明は、特許請求の範囲に記載の半導体スイッチ装置と電子素子を提供している。
本発明は、静電放電と、エネルギー放電の様な電気的過大応力（ＥＯＳ）の両方から、半導体パワースイッチ、例えば、ＭＯＳＦＥＴ、絶縁ゲート・バイポーラトランジスタＩＧＢＴ、ゲート・ターンオフサイリスタＧＴＯ、又はパワー・バイポーラトランジスタ、を保護することができる単一の電圧クランプ装置を提供するという利点を提供している。
【００１３】
また、本発明は、ダイの小型化と改善された電圧クランプ精度を可能にする。
【発明を実施するための最良の形態】
【００１４】
これより、本発明を、一例として添付図面を参照しながら説明する。
本発明の代表的実施形態について、添付図面を参照しながら説明する。
図３は、ＭＯＳＦＥＴ素子３０１と、誘導負荷３０３、例えばモーター内の電流の流れを制御するために配置されたバイポーラトランジスタ３０２と、を有している半導体スイッチ装置３００を示している。ＭＯＳＦＥＴ素子３０１のソース３０４（即ち、入力ノード）は、ＭＯＳＦＥＴ素子３０１の基板への接続部として、電気的に接地されている。ＭＯＳＦＥＴ素子３０１のゲート３０５（即ち、制御ノード）は、ＭＯＳＦＥＴ素子３０１の切替を制御するための制御回路（図示せず）に電気的に接続されている。ＭＯＳＦＥＴ素子３０１のドレイン３０６は、誘導負荷３０３を介して供給電圧Ｖｃｃに接続されている。
【００１５】
本発明の好適な実施形態は、切替機構を提供するのにＭＯＳＦＥＴ素子を使用しているが、他の形態の半導体スイッチ、例えば、ＩＧＢＴ、ＧＴＯ、及びパワーバイポーラトランジスタを使用してもよい。
【００１６】
図示のＭＯＳＦＥＴ素子３０１は、Ｎ型素子である。しかしながら、当業者には理解頂けるように、Ｐ型素子を使用してもよい。
ＭＯＳＦＥＴ素子３０１のドレイン３０６とゲート３０５の間には、バイポーラトランジスタ３０２が接続されており、ここでは、バイポーラトランジスタ３０２のコレクタ３０７は、ＭＯＳＦＥＴ素子３０１のドレイン３０６に、電気的に接続されている。バイポーラトランジスタ３０２のエミッタ３０８とベース３０９は、ＭＯＳＦＥＴ素子３０１のゲート３０５に、電気的に接続されている。図示のバイポーラトランジスタ３０２は、ｎｐｎ素子である。しかしながら、当業者には理解頂けるように、ｐｎｐ素子を使用してもよい。
【００１７】
バイポーラトランジスタ３０２は、電圧クランピングを行って、ＭＯＳＦＥＴ素子３０１のドレイン対ソース最大電圧を超えないように配置されている。電圧クランピングが必要となる場合の第１の例は、負荷電流（即ち、誘導負荷３０３を通って流れる電流）が、ＭＯＳＦＥＴ素子３０１によってオフに切り替えられ、誘導負荷３０３が負荷を通って流れる電流を維持しようとして電圧を発生させる場合である。第２の例は、静電放電（ＥＳＤ）パルスが、ＭＯＳＦＥＴ素子３０１に電圧差が掛かるようにする場合である。ＥＳＤ保護を提供する目的のために、バイポーラトランジスタ３０２は、静電放電に反応するのに適した構成に、例えば、小さいキャパシタンスを有するように、そして高い電流に適するように、作られなければならない。
【００１８】
ＭＯＳＦＥＴ素子用の電圧クランピング要件を決めるには、ＭＯＳＦＥＴ素子３０１のエネルギー散逸仕様が分かっていなければならない。ＭＯＳＦＥＴ素子３０１のエネルギー散逸使用が分かったら、実際のエネルギー散逸を、ＭＯＳＦＥＴ素子３０１のエネルギー散逸規使用以内に確実に保つ必要がある。ＭＯＳＦＥＴ内へのエネルギー散逸は、次の式
【００１９】
【数１】
2008509548.tif 000003
【００２０】
を使って計算され、ここに、
Ｌは、誘導負荷（図示せず）であり、
Ｉは、誘導負荷により発生する電流であり、
Ｖｃｌａｍｐは、クランプ電圧であり、
Ｖｃｃは、電圧供給である。
【００２１】
従って、Ｖｃｌａｍｐは、ＥＤが、散逸してＭＯＳＦＥＴ素子に流れ込む最大許容可能エネルギーよりも小さくなるように、選定しなければならない。
バイポーラトランジスタ３０２のエミッタ３０８とベース３０９が一体に接続されている場合、バイポーラトランジスタ３０２は、コレクタ３０７に印加される電圧が所定の電圧より小さい場合には、絶縁体として機能する。しかしながら、コレクタ又はベース電圧が所定の電圧（例えば、クランプ電圧）を超えると、バイポーラトランジスタ３０２は、コレクタ３０７からエミッタ３０８へ通電を開始する。ベース３０９は、例えば、拡散、金属、酸化物、又は安定器で形成することのできる抵抗器によってエミッタ３０８に電気的に接続されている。
【００２２】
バイポーラトランジスタ３０２の破壊電圧（即ち、クランプ電圧）は、コレクタ３０７とベース３０９の間の距離によって決まり、この距離が長いほど破壊電圧が大きくなる。別のやり方では、バイポーラトランジスタ３０２の破壊電圧は、コレクタとベースのドーピング濃度によって決めることもできる。従って、バイポーラトランジスタ３０２によって提供されるクランプ電圧は、バイポーラトランジスタ３０２のコレクタ３０７とベース３０９の間に、適した距離を選択することによって、精度よく選択することができる。
【００２３】
図３のスイッチ装置３００の他にも、ゲート電圧は、図４で説明しているように、第２のバイポーラトランジスタ装置４００でクランプすることも想定している。図４のトランジスタ装置４００では、トランジスタ４０２は、図３のトランジスタ３０２と同じである。しかしながら、ＭＯＳＦＥＴ素子４０１のゲート４０５とソース４０６の間には、第２のバイポーラトランジスタ４１２が接続されており、第２のバイポーラトランジスタ４１２のコレクタ４１７は、ＭＯＳＦＥＴ素子４０１のゲート４０５に電気的に接続されている。エミッタ４１８は、第２のバイポーラトランジスタ４１２のベース４１９に電気的に接続されている。
【００２４】
トランジスタ４１２は、電圧がＭＯＳＦＥＴ素子４０１のゲート対ソース最大電圧を超えるのを防止するため、電圧クランピングを提供するように配置されている。第１の例は、トランジスタ４０２により規定された、ドレインポート４０６とゲートポート４０５の間の電圧クランピングに達した場合である。この時、電流は、トランジスタ４０２から抵抗経路を通ってソース４０４まで流れることができるので、これにより、ゲートポート４０５とソースポート４０６の間に電圧降下が生じる。
【００２５】
第２の例は、静電放電（ＥＳＤ）が、ＬＤＭＯＳのドレインポート４０６に作用した場合である。この時、過渡電流は、固有ドレインを通ってゲートキャパシタンスまで流れることができ、ゲートポート４０５とソースポート４０６の間に電圧降下が発生する。
【００２６】
上記両実施例では、バイポーラトランジスタ４１２は、ドレインに応力が働いている間は、エネルギーの一部を吸収して、ゲートポート４０５とソースポート４０６の間の電圧をクランプする。エネルギーが、クランプ構造とＭＯＳＦＥＴ素子４０１の両方を通って散逸することは注目に値する。
【００２７】
図示の第２のバイポーラトランジスタ４１２は、ＮＰＮ素子である。しかしながら、当業者には理解頂けるように、ＰＮＰ素子を使用してもよい。トランジスタ４０２は、トランジスタ３０２と同じやり方で、ＭＯＳＦＥＴに組み込むことができる。
【００２８】
トランジスタ４０２を使用してドレインとゲートの間の電圧をクランプする場合について先に説明したやり方と同じやり方で、ゲートとソースの間のクランプ電圧も、第２のバイポーラトランジスタ４１２を使って制御することができる。
【００２９】
図３と図４は、単一のＭＯＳＦＥＴ素子を示しているが、通常、要求されるパワーレベルを実現するには、複数のＭＯＳＦＥＴフィンガが使用されることになり、その場合、上で説明したように電圧クランプとして働いている単一のバイポーラトランジスタは、多数のＭＯＳＦＥＴフィンガを支えるのに使用される。
【００３０】
例示を目的として、図５を参照しながら、これより半導体スイッチ装置３００の動作について、バイポーラトランジスタ３０２が破壊電圧Ａ１を有しているＭＯＳＦＥＴ素子３０１の「オン」「オフ」切り替え中の電圧及び電流の変動に関連付けて説明する。
【００３１】
また、バイポーラトランジスタ３０２、４０２、４１２は、ＭＯＳＦＥＴ素子３０１、４０１に接続される別体の要素であってもよいが、図５、図６、図７に示すように、バイポーラトランジスタ３０２、４０２、４１２は、ＭＯＳＦＥＴ素子が形成されるのと同じ集積回路ダイから形成されることも想定している。
【００３２】
図５は、単一の集積回路ダイ５００を示しており、このダイの上には、ＭＯＳＦＥＴ素子３０１、４０１と、上で説明したように構成されたバイポーラトランジスタ３０２、４０２、４１２が形成されている。
【００３３】
集積回路ダイ５００は、Ｎ−埋め込み層５０１と、コレクタＮ−領域５０２と、Ｎ＋井戸領域５０４が形成されているドレインＮ−領域５０３と、の間に形成されている。ドレイン下のＮ−領域がＮ−埋め込み層５０１に接触していないことは注目に値する。このように配置することによって、本発明のコンセプトを使って、ＥＰＩ層がＮにドープされている場合は絶縁ＬＤＭＯＳを、ＥＰＩ層がＰにドープされている場合は非絶縁ＬＤＭＯＳを実装することができるようになる。集積回路本体の上方には、複数のゲート領域５０５が絶縁領域５０６によって集積回路本体から絶縁されて配置されている。
【００３４】
Ｎ−領域５０２は、保護バイポーラトランジスタのコレクタとして機能する。
Ｎ＋井戸領域５０４は、ＭＯＳＦＥＴ素子、例えば、図３又は図４のＭＯＳＦＥＴ３０１又は４０１、のドレインとして機能する。
【００３５】
Ｎ−領域５０２とＮ＋領域５０３の間には、２つのＰ−領域５０７、５０８と第２のＮ−領域５０９とが挟まれている。本発明の好適な実施形態が、ＮＥＰＩ配置とＰＥＰＩ配置の両方に使用できることは注目に値する。ＮＥＰＩ配置では、ドレイン領域Ｎ−はＮ−領域を通ってＮＢＬに接続されているため、ＬＤＭＯＳは絶縁されない。ＰＥＰＩ配置では、ドレイン領域Ｎ−はＰ−によりＮＢＬから分離されているので、ＬＤＭＯＳは絶縁される。本発明の好適な実施形態は、両方の場合で首尾よく働く。
【００３６】
Ｎ−領域に５０２に近接しているＰ−領域５０７は、保護バイポーラトランジスタ（例えば、図３のトランジスタ３０２又は図４のトランジスタ４０２及び／又は４１２）のベースを形成するＰ＋井戸領域５１０と、保護バイポーラトランジスタのエミッタを形成するＮ＋井戸領域５１１と、を有している。
【００３７】
Ｎ−領域５０９は、ＭＯＳＦＥＴ素子のドレインとしても機能するＮ＋井戸領域５１２を有している。
他方のＰ−領域５０８は、ＭＯＳＦＥＴ素子のソースとして機能する、２つのＮ＋井戸領域５１３、５１４とＰ＋井戸領域５１５とを有している。
【００３８】
図３の半導体スイッチ装置３００又は図４の代わりの半導体スイッチ装置４００を構成するため、ゲート領域５０５は、ベースとエミッタを形成するＰ＋及びＮ＋の両井戸領域５１０、５１１に、第１導電条片を介して接続され、Ｎ−領域５０３、５０９は、ドレインを形成するＮ＋井戸領域５０４、５１２に、第２導電条片を介して接続されている。
【００３９】
図５に示すように、バイポーラトランジスタのベースに接触させるのに使用されるＰ＋ドーピング５１０は、コレクタ領域５０２とＮ＋エミッタ領域５１１の間に配置されることを想定している。
【００４０】
これより図６を参照するが、ここでは、本発明の好適な実施形態による、シリコン上に実装されている代わりの半導体スイッチ６００の断面図を示している。半導体スイッチ６００では、バイポーラトランジスタのエミッタに接触させるのに使用されるＮ＋ドーピング５１１は、コレクタ領域５０２とＰ＋ベース領域５１０の間に配置されることを想定している。
【００４１】
次に図７を参照するが、ここでは、本発明の好適な実施形態による、シリコン上に実装されている更に代わりの半導体スイッチ７００の断面図を示している。半導体スイッチ７００では、Ｐ＋領域５１０と５１６は、エミッタ５１１の両側に配置されることを想定している。
【００４２】
図８に示す第１波形８００は、誘導負荷３０３とＭＯＳＦＥＴ素子３０１を通る電流の流れを示している。図８に示す第２波形８０１は、ＭＯＳＦＥＴ素子３０１に掛かる電圧を示している。図８に示す第３波形８０２は、半導体スイッチ装置３００に印加される制御電圧を示している。図８に示す第４波形８０３は、ＭＯＳＦＥＴ素子３０１のゲート３０５に印加される電圧を示している。
【００４３】
Ｔ１時に、第３波形８０２に示される制御信号が上昇して、ＭＯＳＦＥＴ素子３０１のゲート３０５に印加される電圧を上昇させるので、ＭＯＳＦＥＴ素子３０１に掛かる電圧は下がり、負荷電流は高くなる。
【００４４】
Ｔ２時には、制御信号は低下し、ＭＯＳＦＥＴ素子３０１のゲート３０５に印加される電圧を低下させるので、ＭＯＳＦＥＴ素子３０１に罹る電圧は上昇し、負荷電流は下がり始める。
【００４５】
Ｔ２時からＴ３時までの負荷電流の低下は、ＭＯＳＦＥＴ素子３０１に掛かる電圧を上昇させるが、この電圧上昇がチェックされずに放置されると、電圧はＶｃｃより何倍も高い値に達して、ＭＯＳＦＥＴ素子３０１に損傷を引き起こしかねない。
【００４６】
Ｔ３時に、ＭＯＳＦＥＴ素子３０１に掛かる電圧は、バイポーラトランジスタ３０２の破壊電圧Ａ１に達する。この状態が起こると、電流は、ＭＯＳＦＥＴ素子３０１の負荷側からバイポーラトランジスタ３０２を通って、ＭＯＳＦＥＴ素子３０１のゲート３０５に流れ、第４波形８０３に示すように、ＭＯＳＦＥＴ素子３０１のゲート３０５に印加される電圧を上昇させる。この時、図４で説明したバイポーラトランジスタ４１２は、Ｔ３時からＴ４時まで、ゲート端子とソース端子の間の電圧をクランプする。
【００４７】
Ｔ３時に、ＭＯＳＦＥＴゲート３０５に流れ込む電流によって、ＭＯＳＦＥＴ素子３０１はＯＮに切り替わり、誘導負荷３０３に蓄積されたエネルギーが、Ｔ３時からＴ４時までの間は、ＭＯＳＦＥＴ素子３０１を通って流れることができるようになる。
【００４８】
Ｔ４時に、破壊電圧は下がってＡ１よりも小さくなるので、バイポーラトランジスタ３０２は通電を停止し、ＭＯＳＦＥＴ素子３０１のゲート３０５への電圧が降下し、負荷電流はゼロに降下する。
【００４９】
上で説明したものと同様の過程に基づき、バイポーラは、ＥＳＤパルスによってバイポーラトランジスタ３０２のクランプ電圧に等しい電圧が半導体スイッチ３００に掛かると、ＭＯＳＦＥＴ素子３０１がＯＮに切り替わることができるようにすることによって、ＥＳＤパルスからの保護も提供している。
【００５０】
更に、ＥＳＤパルスに関しては、制御インピーダンス（即ち、パワーＭＯＳＦＥＴのゲートとソースの間のインピーダンス）が非常に低い場合、放電電流は、クランプと低い抵抗を通って接地部に流れることになる。
【００５１】
なお、上に説明した本発明のコンセプトを具現化している上記の装置は、以下の利点の少なくとも１つ又はそれ以上を提供することを期待できるものと理解されたい。
（ｉ）バイポーラトランジスタ素子は、ＥＳＤ中の第１動作モードではバイポーラトランジスタとして機能し、他の応力関連シナリオに対し第２動作モードではダイオードとして機能するように配置される。
【００５２】
（ii）本発明のコンセプトは、ＬＤＭＯＳ素子の様なＭＯＳ素子を、ＥＳＤから保護し、即ち、電力の急上昇、例えば、１μ秒より短い時間内に数アンペアというような上昇から保護する、バイポーラトランジスタ素子を提供する。
【００５３】
（iii）本発明のコンセプトは、ＭＯＳ素子をエネルギー及び静電放電から保護するのに小さいシリコン領域しか必要としない、完全に統合化された解決策を提供する。
（iv）本発明のコンセプトは、ＭＯＳＦＥＴ素子内のエネルギーを散逸させると共に、ＭＯＳＦＥＴを保護するために使用されるクランプがエネルギー応力に或る程度まで耐えることができるようにした、解決策を述べている。これにより、システムのエネルギー容量とＥＳＤ耐久性の両方が、完全に最適化される。
【００５４】
以上、本発明の特定の実施例を説明してきたが、当業者であれば、特許請求の範囲の記載内容の範囲内で、この様な実施例の更なる変型及び変更を容易に適用できるであろうことは自明である。
【００５５】
以上の様に、半導体スイッチ装置及び電子素子を、従来技術の装置及び素子の上記不都合を解決することを目的に説明してきた。
【図面の簡単な説明】
【００５６】
【図１】従来技術では既知である半導体スイッチ装置を示している。
【図２】従来技術では既知である電圧クランプを組み込んだ半導体スイッチ装置を示している。
【図３】本発明の或る実施形態による半導体スイッチ装置を示している。
【図４】従来技術では既知である２つの電圧クランプを組み込んだ半導体スイッチ装置を示している。
【図５】本発明の或る実施形態による半導体スイッチの断面図を示している。
【図６】本発明の或る実施形態による半導体スイッチの別の断面図を示している。
【図７】本発明の或る実施形態による半導体スイッチの更に別の断面図を示している。
【図８】本発明の或る実施形態による半導体スイッチ装置内の電圧レベルを示している。
【図１】
2008509548.tif 000004
【図２】
2008509548.tif 000005
【図３】
2008509548.tif 000006
【図４】
2008509548.tif 000007
【図５】
2008509548.tif 000008
【図６】
2008509548.tif 000009
【図７】
2008509548.tif 000010
【図８】
2008509548.tif 000011
【手続補正書】
【提出日】平成19年4月3日(2007.4.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
バイポーラトランジスタ（３０２）と、単一の集積回路ダイとして構成され且つ入力ノード（３０６）、出力ノード（３０４）、及び前記入力ノード（３０６）と前記出力ノード（３０７）の間に電流経路を形成できるようにするための制御ノード（３０５）を有する半導体パワースイッチ（３０１）と、を備えている半導体スイッチ装置（３００）において、前記バイポーラトランジスタ（３０２）は、静電放電パルスを受け取ると、前記バイポーラトランジスタ（３０２）が、前記入力ノード（３０６）から前記制御ノード（３０５）に電流を流せるようにし、前記入力ノード（３０６）での電圧が所定の電圧を超えると、制御ノード（３０５）が、前記入力ノード（３０６）から前記出力ノード（３０７）に電流を流せるようにするように、前記入力ノード（３０６）と前記制御ノード（３０５）の間に接続されていることを特徴とし、前記単一の集積回路ダイは、Ｎ−埋め込み層（５０１）と、前記半導体パワースイッチ（３０１）のドレインの下に、前記Ｎ−埋め込み層（５０１）と接触しないように配置されているＮ−領域と、を備えていることを特徴とする、半導体スイッチ装置（３００）。
【請求項２】
ＥＳＤパルスを受けることにより、前記バイポーラトランジスタ（３０２）のクランプ電圧に等しい電圧が前記半導体スイッチ３００に掛かり、それによって、半導体スイッチ（３０１）がオンに切り替わる、請求項１に記載の半導体スイッチ装置（３００）。
【請求項３】
前記バイポーラトランジスタ（３０１）は、前記半導体スイッチが静電放電パルスを受け取って、バイポーラトランジスタとして動作するように整えられるまでは、ダイオードとして動作する、請求項１又は２に記載の半導体スイッチ装置（３００）。
【請求項４】
前記半導体スイッチ（３０１）はＭＯＳＦＥＴ素子であり、前記入力ノード（３０６）はドレインノード、前記制御ノード（３０５）はゲートノード、そして前記出力ノード（３０７）はソースノードである、上記請求項の何れかに記載の半導体スイッチ装置（３００）。
【請求項５】
前記バイポーラトランジスタ（３０２）のベース（３０８）とエミッタ（３０９）は、前記半導体スイッチ（３０１）の制御ノード（３０５）に電気的に接続されており、前記バイポーラトランジスタ（３０２）のコレクタ（３０７）は、前記半導体スイッチ（３０１）の前記入力ノード（３０６）に電気的に接続されている、上記請求項の何れかに記載の半導体スイッチ装置（３００）。
【請求項６】
前記バイポーラトランジスタ（３０２）はＮＰＮトランジスタである、上記請求項の何れかに記載の半導体スイッチ装置。
【請求項７】
前記半導体パワースイッチ（３０１）のゲート電圧は、第２のバイポーラトランジスタ装置（４１２）によってクランプされている、上記請求項の何れかに記載の半導体スイッチ装置（３００）。
【請求項８】
前記第２のバイポーラトランジスタ装置（４１２）のコレクタ（４１７）は、前記半導体パワースイッチ（３０１）のゲート（４０５）に電気的に接続されている、請求項７に記載の半導体スイッチ装置（３００）。
【請求項９】
前記半導体パワースイッチ（３０１）はＬＤＭＯＳ素子である、上記請求項の何れかに記載の半導体スイッチ装置。
【請求項１０】
前記バイポーラトランジスタ（３０２）のベースに接触させるために、Ｐ＋ドーピング（５１０）が使用されている、上記請求項の何れかに記載の半導体スイッチ装置（３００）。
【請求項１１】
前記バイポーラトランジスタ（３０２）の前記Ｐ＋ドーピングベース（５１０）は、前記バイポーラトランジスタ（３０２）の前記コレクタ領域（５０２）とＮ＋エミッタ領域（５１１）の間に配置されている、請求項１０に記載の半導体スイッチ装置（３００）。
【請求項１２】
前記バイポーラトランジスタ（３０２）の前記エミッタに接触させるために、Ｎ＋ドーピング（５１１）が使用されており、前記エミッタは、Ｎ−コレクタ領域（５０２）と前記Ｐ＋ベース領域（５１０）の間に配置されている、請求項１０又は１１の何れかに記載の半導体スイッチ装置（３００）。
【請求項１３】
前記バイポーラトランジスタ（３０２）の前記ベースのＰ＋領域（５１０、５１６）は、前記エミッタ（５１１）の両側に配置されている、上記請求項の何れかに記載の半導体スイッチ装置（３００）。
【請求項１４】
上記請求項の何れかに記載の半導体スイッチ装置（３００）を有している電子素子において、前記半導体スイッチ装置（３００）は、前記半導体スイッチ（３０１）の前記制御ノード（３０５）に印加される制御信号により、負荷（３０３）を通る電流の通過を制御するように配置されており、前記半導体スイッチ（３０１）の前記入力ノード（３０６）に、前記所定電圧を超える電圧が発生した場合には、前記入力ノード（３０６）から前記制御ノード（３０５）への電流の流れが、前記負荷（３０３）によって生成される電流を前記入力ノード（３０６）から前記出力ノード（３０７）に流れるようにする、電子素子。
【国際調査報告】
2008509548.tif 000012
2008509548.tif 000013
2008509548.tif 000014