(57)【要約】  本発明は、ギガビット／秒程度のデータ速度で、特にレーザ・ダイオード（７００）または変調器を駆動するための駆動回路（１００）を提供する。駆動回路（１０）はレーザ・ダイオード（７００）または変調器を効率的に駆動できる低電圧高速出力段を有する。ドライバ回路（１０）は、一連の回路を備えており、前記一連の回路は、スルーレート制御回路、少なくとも１つのトランスリニア増幅器（２００、２０１、２０２）、プッシュプル段（３００）、および負荷電流を駆動する出力段（４００）を備える。その多様性により、このドライバは他の用途、例えばライン・ドライバ、ケーブル・ドライバ、バックプレーン相互接続用の高速シリアル・インターフェースなどに使用されてよい。ドライバは、高い電力効率でもって、例えば公称３．３Ｖで２．７Ｖまでの低電源電圧で動作することができる。１つの主要な手がかりは、出力段によって生成された大きな信号電流全部を、例えば駆動されるレーザ・ダイオード中で、電源線路で電流を浪費することなく使用することである。
2008516543.tif 000002
【特許請求の範囲】
【請求項１】
平衡駆動パルス信号に応じて出力ノードで負荷電流を駆動するためのドライバ回路であって、前記駆動パルス信号の立ち上がりおよび立ち下がりエッジに電流パルスを付加するスルーレート制御手段と、前記スルーレート制御手段に結合された少なくとも１つの増幅手段と、前記駆動パルス信号を前記少なくとも１つの増幅手段から受け取る出力手段とを含み、前記出力手段が、前記負荷電流を変調する出力トランジスタ手段と、前記出力手段の出力インピーダンスを決定するインピーダンス手段とを含み、前記インピーダンス手段が前記出力ノードに結合されており、かつ、前記出力ノードから前記インピーダンス手段に入る電流を実質的に抑制する制御手段を備える、ドライバ回路。
【請求項２】
前記インピーダンス手段が、前記出力ノードとフローティング・ノードの間に結合されたインピーダンス要素を含み、前記制御手段が、前記出力ノードの電位を整合させるために前記フローティング・ノードの電位を制御するフィードバック手段と、前記駆動パルス信号の遷移に対する前記出力ノードの前記電位に応じて前記フローティング・ノードの前記電位を調整するフィードフォワード手段とを備える、請求項１に記載のドライバ回路。
【請求項３】
前記制御手段が、前記出力トランジスタ手段の小電流複製品であり前記出力トランジスタ手段に対して所定の電流比（１対ｎ）を有する複製トランジスタ手段を備える、請求項２に記載のドライバ回路。
【請求項４】
前記インピーダンス要素が固定抵抗または調整可能抵抗である、請求項２または請求項３の何れか一項に記載のドライバ回路。
【請求項５】
平衡駆動パルス信号を不平衡駆動パルス信号に変換するためのプッシュプル・ドライバをさらに含み、前記プッシュプル・ドライバが、前記少なくとも１つの増幅手段と前記出力手段の間に結合される、請求項１ないし請求項４の何れか一項に記載のドライバ回路。
【請求項６】
前記少なくとも１つの増幅手段が、能動負荷手段と、前記能動負荷手段のバイアスを調整することによって前記増幅手段の出力部で前記平衡駆動パルス信号の所定のＤＣ成分を制御するためのＤＣフィードバック・ループとを備える、請求項１乃至請求項５の何れか一項に記載のドライバ回路。
【請求項７】
前記ＤＣフィードバック・ループが、前記能動負荷手段にバイアス電流を供給する定電流源に両方が接続された１対のフィードバック・トランジスタ手段を備え、前記駆動パルス信号の前記所定のＤＣ成分に応じて前記電流源から電流を引き出す、請求項６に記載のドライバ回路。
【請求項８】
前記ドライバ回路が、縦続に接続され前記出力手段に向かって電流が一定率で増大される少なくとも２つの増幅手段を備える、請求項１ないし請求項７の何れか一項に記載のドライバ回路。
【請求項９】
前記スルーレート制御手段が前記駆動パルス信号の平衡入力部および平衡出力部を含み、各入出力部が、それぞれ第１および第２の入力ノードならびに第１および第２の出力ノードを有し、また前記駆動パルス信号の立ち上がりエッジ期間中に出力ノードで所定量の正の電流を前記平衡駆動信号に注入し、かつ前記駆動パルス信号の立ち下がりエッジ期間中に出力ノードで所定量の負の電流を前記駆動パルス信号に注入する電流注入手段を有する、請求項１乃至請求項８の何れか一項に記載のドライバ回路。
【請求項１０】
前記電流注入手段が、電流パルスを生成するように配置された微分手段と、それぞれの実質的に一定の電流を供給するそれぞれの電流源に結合されたそれぞれの第１および第２の電流パルス増幅手段とを含み、前記第１および第２の電流パルス増幅手段が、前記駆動パルス信号の遷移中に前記出力ノードで所定の電流パルスを注入するように構成される、請求項９に記載のドライバ回路。
【請求項１１】
前記それぞれの実質的に一定の電流が調整可能である、請求項１０に記載のドライバ回路。
【請求項１２】
前記出力段がレーザ・ダイオードまたは変調器回路に接続される、請求項１ないし請求項１１の何れか一項に記載のドライバ回路。
【請求項１３】
請求項１ないし請求項１２の何れか一項に記載のドライバ回路を備える、レーザ・ドライバ、またはライン・ドライバ、またはケーブル・ドライバ、またはバックプレーン相互接続用の高速シリアル・インターフェース。
【請求項１４】
パルス化駆動信号に応じて負荷電流を高速駆動する方法であって、前記負荷電流がスイッチング要素のスイッチングによって変調され、前記方法が、
パルス化駆動信号の立ち下がりおよび立ち上がりエッジに電流パルスを付加することによって前記パルス化駆動信号を調整するステップと、
前記調整されたパルス化駆動信号を増幅するステップと、
前記調整されたパルス化駆動信号を加えることによってスイッチング要素をスイッチングするステップと、を備える、方法。
【請求項１５】
前記スイッチング要素の寄生静電容量を補償するために、前記調整ステップで得られる電流パルスを調整するステップをさらに備える、請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力ノードにおいて駆動パルス信号に応じて負荷電流を駆動するための請求項１によるドライバ回路および請求項１４による方法に関する。特に、レーザ・ダイオード、または変調器、例えばマッハツェンダー変調器を駆動するためのドライバ回路に関する。さらに、このドライバ回路は、ライン・ドライバ、ケーブル・ドライバおよびバックプレーン相互接続用の高速シリアル・インターフェースとしての応用例に使用されてもよい。
【背景技術】
【０００２】
光電子トランシーバ・モジュールは、電気システムと光ファイバなどの光伝送媒体との間のインターフェースを実現する。それに対応して、ほとんどの光電子トランシーバ・モジュールは、電気システムと光伝送媒体の間でデータを伝送するための電気と光の変換回路を備えている。通常、トランシーバ・モジュールは、レーザ・ダイオードを使用し、これは、電気システムと光伝送媒体の間で高速データ伝送を行うためのコヒーレント光を発生する。
【０００３】
例えば、図１は、光ファイバ・トランシーバ内のレーザ・ドライバ１０の場所を示している。レーザ・ドライバは、レーザ・ダイオード１１またはマッハツェンダー変調器の前にくる。要するに、送信器１２、受信器１３、および送信器１２からのエネルギーまたは受信器１３へのエネルギーをそれぞれ伝達するチャネル（図示せず）がある。光受信器１３の機能は、着信する例えば非ゼロ復帰（ＮＲＺ）光信号の検出、および伝送されたデータの再生である。光検出器２０とインピーダンス変換増幅器２１の組合せは、フロントエンドとして知られる。このフロントエンドの後には、制限増幅器２２、データ／クロック回復２３、およびデマルチプレクサ（ＤＥＭＵＸ）２４が続く。ＤＥＭＵＸ２４の低データ転送率並列出力がデータ・プロセッサ２５に加えられる。送信器１２の側では、マルチプレクサ（ＭＵＸ）３０が並列から直列への変換を行い、位相ロック・ループ・ユニット３１が、チャネルを介して送信されるべきＮＲＺデータ・ストリームのリタイミング用の低ジッタ・クロックを発生する。レーザ・ドライバ１０は、レーザ・ダイオード１１に十分な電圧振幅、および適切な電流レベルを与えなければならない。
【０００４】
データがギガビット／秒程度のデータ速度で送信されるべき場合には、レーザ・ダイオードまたはマッハツェンダー変調器を駆動することが困難な課題になり得る。特に、数１０ｍＡ程度の電流が、集積回路とプリント回路基板（ＩＣ−ＰＣＢ）の間のインターフェースを介して負荷、すなわち例えばレーザ・ダイオードまで導かれなければならない。主要な問題は、インターフェースの大きな寄生インダクタンスにあり、高周波での急峻な立ち上がり／立ち下がり時間要件を損なう。さらに、低電源電圧ならびに高効率で確実に動作するようなドライバ回路を有することが望ましい。既知の標準的なドライバ段は適切に動作しない。
【０００５】
光ファイバ媒体を介するデータ伝送のために、レーザ・ダイオードが直接バイアス形ダイオードとして使用される。基本的には、レーザ・ドライバは、レーザ・ダイオードのバイアス電流および変調に関する制御デバイスである。図２は、現況技術の出力段を示す。以下では前置ドライバを考慮に入れずに、出力段だけに焦点が当てられることに留意されたい。図２の出力段では、変調電流は差動対Ｑ１、Ｑ２から、またバイアス電流すなわちＩｂｉａｓの一部は別個の電流源から来る。直列抵抗Ｒ２は、出力段の大きな寄生静電容量Ｃｏｕｔと相まって直列寄生インダクタＬの制動抵抗として働く。この手法にはいくつかの欠点がある。
【０００６】
第１に、差動回路に起因して変調電流の半分が電源で浪費される。約８０ｍＡの変調電流がまれではないことを考えると、これは電力の甚だしい浪費である。第２に、電源に注入されるシングル・エンド形電流に余分な出力ピンが必要である。第３に、レーザ・ダイオードと結合する直流電流が電源電圧を約５Ｖまでに制限する。図２を参照すると、３．３Ｖの電源電圧が想定されている。最悪の場合には（３．３Ｖ−１０％）、電源電圧は３Ｖまで低下することがある。例えば、ファブリ−ペロー型のレーザ・ダイオードは、例えば１．８Ｖのバイアス電圧を必要とする。さらに経年レーザの場合、６０〜８０ｍＡの変調電流が普通である。さらに、１０ギガビット／秒、１０〜２０Ω程度の制動抵抗Ｒ２、および約１．５ｎＨ程度の総合直列寄生インダクタＬで２５ピコ秒の立ち上がり／立ち下がり時間が必要とすると、出力段を飽和しないように保持するのは不可能である。このことは、出力段によって維持される最低電圧を以下の式（１）から計算して導き出され得るものである。
【数１】
2008516543.tif 000003
【０００７】
基本的な手法として、レーザ・ドライバは、レーザ・ダイオード中の変調電流を駆動するための単一の出力トランジスタをその出力段内に有することがある。この原理は図３に示されており、（点線の三角形として示された）ドライバ回路が出力トランジスタＴｏｕｔを制御している。定量化するために、１次のレーザ・ドライバおよびレーザ・ダイオードから成る回路の伝達では、図３に示す簡単な小信号モデルが使用される。したがって、レーザ・ダイオードは、インクリメンタル抵抗Ｒに取って代わられ、Ｌは、結合線およびレーザ・パッケージの寄生直列インダクタンスを表している。ＲｏｕｔおよびＣｏｕｔはレーザ・ダイオードから見たドライバ回路の出力インピーダンスを表す。伝達関数は、式（２）に示されたように２次挙動を表し、出力でのリンギングの可能性を示唆する。
【数２】
2008516543.tif 000004
【０００８】
２次伝達関数の固有周波数ω０および制動比δは、式（３）によって与えられる。
【数３】
2008516543.tif 000005
【０００９】
式（３）から導き出され得るように、出力段の出力抵抗Ｒｏｕｔを正しく調整することによって伝達におけるピーキングは制動されてよく、すなわちδは、０．７０７より大きくなるはずである。
【数４】
2008516543.tif 000006
【００１０】
したがって、構成要素の現実的な値を入れることによって、出力段の出力抵抗Ｒｏｕｔは５４Ωより小さくなるはずである。しかし、出力インピーダンスを必要な値に固定するためのグランドまたは正電源への抵抗は、電力損失を増大させ、また電流効率を低下させることにもなるので、よい方策ではない。さらに、出力トランジスタは、駆動パルス信号の各遷移中に充放電されなければならない大きな静電容量をもたらし、これはまた、立ち上がり／立ち下がり時間要件に反対に作用する。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
したがって、本発明の目的は、高い電力効率を有するドライバ回路を実現することであり、特に、ドライバ回路内で電流を浪費することなく、出力段によって制御される大きな信号電流全部を、駆動される負荷、例えばレーザ・ダイオード中で使用する出力段を有することである。本発明のさらなる目的は、例えば反射によって生じる出力での波形歪みを防止するための、所定の値の出力インピーダンスをもつ出力段を有することである。さらなる目的は、駆動信号のＤＣ成分が制御されるようにすることであり、その結果、出力段のトランジスタ手段が前記ＤＣ成分によってバイアスされるようになる。別の目的は、信号の調整であり、その結果、レーザ・ダイオード中の変調電流の立ち上がりおよび立ち下がり時間がレーザの要件に適合するようになる。
【課題を解決するための手段】
【００１２】
これらの目的の全部または一部は、出力ノードにおいて駆動パルス信号に応じて負荷電流を駆動するための請求項１によるドライバ回路、および請求項１４による方法によって解決される。
【００１３】
本発明の第１の態様によれば、前記ドライバ回路は、前記駆動パルス信号の立ち上がりエッジおよび立ち下がりエッジに電流パルスを付加することによって前記駆動パルス信号のスルーレートを制御するスルーレート制御手段と、前記スルーレート制御手段に結合された少なくとも１つの増幅手段と、前記少なくとも１つの増幅手段から前記駆動パルス信号を受け取るように構成された出力手段とを備える。前記出力手段は、前記負荷電流を変調するように構成された出力トランジスタ手段と、前記出力手段の出力インピーダンスを決定するインピーダンス手段とを備える。前記インピーダンス手段は、前記出力ノードに接続されており、前記出力ノードから前記インピーダンス手段に入るＤＣ電流を実質的に抑制する制御手段を備えている。
【００１４】
好ましい一実施形態では、前記インピーダンス手段は、前記出力ノードとフローティング・ノードの間に接続されたインピーダンス要素を備える。前記制御手段は、前記フローティング・ノードの電位を前記出力ノードの電位に一致させるように制御するフィードバック手段を備える。このフィードバック手段によって、前記インピーダンス要素を通過する前記出力ノードからの直流電流が、有利には強制的にゼロにされる。さらにまた、前記駆動パルス信号の遷移に対する前記出力ノードの前記電位に応じて、前記フローティング・ノードの前記電位を調整するフィードフォワード手段もある。前記フィードフォワード手段によって、前記フローティング・ノードの電位は、出力ノードの前記電位と同時に、かつ同じ量に変えられる。したがって、有利には、前記駆動パルス信号によって生じた、インピーダンス要素を通過する電流は、強制的にほぼゼロにされる。したがって、前記インピーダンス手段によって出力インピーダンスは、前記インピーダンス要素中での電力の浪費なしに、所望のインピーダンス値に有利に固定される。
【００１５】
さらなる展開では、前記制御手段は、前記出力トランジスタ手段の小電流複製である複製トランジスタ手段を備えてもよい。有利には、前記複製トランジスタ手段は、前記出力トランジスタ手段に対して所定の電流比を有し、それによって前記制御手段内の電流が一定比率で縮小され、前記制御手段による電力損失が最小限に低減される。前記インピーダンス要素は、固定抵抗または調整可能抵抗であってよい。調整可能抵抗は、特定の駆動負荷に対して必要とされる値に、前記ドライバ回路の出力インピーダンスが現場で調整されてよいという、さらなる利点をもたらす。
【００１６】
本発明の第２の態様によれば、前記ドライバ回路はさらに、平衡駆動パルス信号を不平衡駆動パルス信号に変換するためのプッシュプル・ドライバを備えてもよい。前記プッシュプル・ドライバは、特に前記増幅手段が差動増幅手段の場合に、好ましくは前記少なくとも１つの増幅手段と前記出力手段の間に結合される。有利には、前記プッシュプル・ドライバによって、全駆動パルス信号が出力トランジスタ手段を制御するために使用され、特に、電流が浪費されない。さらに、プッシュプル・ドライバの出力での全電流が、大信号出力トランジスタ手段の寄生静電容量を充放電する。
【００１７】
本発明の第３の態様によれば、前記少なくとも１つの増幅手段は、能動負荷手段と、前記能動負荷手段のバイアスを調整することによって前記増幅手段の出力部で前記平衡駆動パルス信号の所定のＤＣ成分を制御するためのＤＣフィードバック・ループとを備えてもよい。前記ＤＣフィードバック・ループは、１対のフィードバック・トランジスタ手段を備えてもよく、その両方が、前記能動負荷手段にバイアス電流を供給する定電流源に接続されており、かつ前記駆動パルス信号の前記所定のＤＣ成分に応じて前記電流源から電流を引き出すように構成されている。
【００１８】
本発明の第４の態様によれば、前記スルーレート制御手段は、前記駆動パルス信号用の平衡入力部および平衡出力部を備えてもよく、各入出力部がそれぞれ第１および第２の入力ノード、ならびに第１および第２の出力ノードを有する。前記スルーレート制御手段はさらに、前記駆動パルス信号の立ち上がりエッジ期間中に出力ノードで所定の正の電流量を前記平衡駆動信号に注入し、かつ前記駆動パルス信号の立ち下がりエッジ期間中に出力ノードで所定の負の電流量を前記駆動パルス信号に注入する電流注入手段を有する。したがって一実施形態では、前記電流注入手段は、前記スルーレート制御手段の前記平衡入力部での駆動パルス信号入力の遷移によって電流パルスが生成されるように構成された微分手段を備える。第１および第２それぞれの電流パルス増幅手段は、それぞれの定電流を供給するそれぞれの電流源に結合される。前記第１および第２の電流パルス増幅手段は、前記駆動パルス信号の遷移中に、前記出力ノードで所定の電流パルスが注入されるように構成される。本発明の好ましい一実施形態では、前記それぞれの定電流は調整可能である。したがって、注入電流量は、駆動される負荷、例えばレーザ・ダイオードの挙動に対して調整されてよい。
【００１９】
好ましくは、前記ドライバ回路は、レーザ・ダイオード、または変調器、例えばマッハツェンダー変調器を駆動するために使用される。この場合には、前記出力段は、レーザ・ダイオードまたは変調器回路に接続される。その多様性により、ドライバ回路は、他の用途、例えばライン・ドライバ、ケーブル・ドライバ、バックプレーン相互接続用の高速シリアル・インターフェースなどに使用されてよい。
【００２０】
本発明による、負荷電流を高速駆動する前記方法は、パルス化駆動信号に対応し、前記負荷電流は、スイッチング要素のスイッチングによって変調され、前記方法は、前記パルス化駆動信号の立ち下がりおよび立ち上がりエッジに電流パルスを付加することによってパルス化駆動信号を調整するステップと、前記調整されたパルス化駆動信号を増幅するステップと、前記調整されたパルス化駆動信号を加えることによってスイッチング要素をスイッチングするステップとを備える。さらに、前記調整ステップの前記付加電流パルスは、前記スイッチング要素の寄生静電容量が補償されるように調整されてもよい。
【００２１】
言うまでもなく、本発明によるドライバ回路は、上述の態様のいずれかによるすべての特徴を実現することができる。また、上述の第１、第２、第３、および第４の態様のうちの１つまたは選択されたものが、本発明の一実施形態に使用されてよいこともあり得る。さらに、本発明の単一の態様がまた、類似の問題を解決するために他の回路に使用されてもよいことは、当業者には明らかである。したがって、本発明の１つまたはいくつかの態様を請求する分割出願が行われるという選択があることに留意されたい。
【００２２】
次に本発明を、添付の図面を参照して好ましい実施形態に基づき説明する。
【発明を実施するための最良の形態】
【００２３】
図４は、全体的な概観として、好ましい一実施形態によるドライバ回路１０の構成図を示す。この回路は、スルーレート制御手段すなわちスルーレート制御段１００、３つの増幅手段すなわち電流が一定率で増大される利得段２００、２０１、２０２、プッシュプル・ドライバ３００、および出力手段すなわち出力トランジスタＴ１を伴うシングル・エンド形出力段４００から成る。スルーレート制御段１００は、例えば可変外部電圧によって、駆動パルス信号の立ち上がりおよび立ち下がり時間、したがって駆動される負荷電流の立ち上がりおよび立ち下がり時間の制御を可能にする。言い換えると、スルーレート制御段１００は、駆動パルス信号のパルス立ち下がりエッジを高速化（または低速化）し、その結果、レーザ・ダイオード中の信号の対応するエッジが、立ち上がり／立ち下がり時間要件に応じて強調される（または平滑化される）ようになる。利得段２００、２０１、２０２は差動トランスリニア・セルであり、駆動パルス信号の振幅をピークからピークまで最大差１００ｍＶ（差ｐｐ）に制限する能動負荷を伴う。この利得段２００、２０１、２０２は、駆動パルス信号のソフト振幅制限器として働き、利得段２００、２０１、２０２は、負荷に向かって電流が一定率で増大される。最終段２０２は、大出力トランジスタＴ１を駆動するための、差動からシングル・エンド形への変換手段に結合される。前記変換は、プッシュプル・ドライバ３００によって行われる。言い換えると、駆動パルス信号は、最終利得段２０２まで平衡信号であり、それがプッシュプル・ドライバ３００によって不平衡駆動パルス信号に変換される。言うまでもなく、プッシュプル段３００はまた、最終利得段２０２内に組み込まれてもよい。
【００２４】
前述のように、本発明の１つの態様は、ドライバ回路１０の出力部での全電流を負荷、例えばレーザ・ダイオード７００の駆動用に使用させるものである。したがって、出力段４００は、単一の大信号半導体要素、すなわちトランジスタＴ１から構成され、これは、プッシュプル・ドライバ３００によって供給される駆動パルス信号で制御される。特に、プッシュプル段３００から来る駆動パルス信号は、ＤＣ成分、および交流パルス成分を備える。このＤＣ成分は、トランジスタＴ１が適正にバイアスされるように調整される。交流パルス成分は、駆動される負荷電流で変調されるべき情報を搬送する。
【００２５】
温度または空間要件により、レーザ・ダイオード７００は、ドライバ回路から分離されてもよく、したがって、伝送線路、例えばＴＥＭ導波管を介して出力段４００に結合されてもよい。伝送線路を用いてレーザ・ダイオード７００が接続される場合に発生するすることがある負荷からの反射を吸収するために、出力段４００の出力インピーダンスは、ドライバ出力段４００に結合される特定の負荷によって決まる特定の値に固定されるべきである。しかし、前述のように、出力ノードと回路のグランドの間に単純に抵抗を接続することによる付加的な電力損失は、出力ノードの電位がこのような抵抗を通る電流を駆動することになって電力損失を増大させるので、好ましい解決策ではない。
【００２６】
この問題の解決策が図５に示されている。基本的には、ドライバ回路１０の出力ノードＯＮに接続されたインピーダンス手段５００がある。この好ましい実施形態では、前記インピーダンス手段はまた、前記プッシュプル・ドライバ３００の出力端子ＯＵＴにも接続され、すなわち駆動パルス信号もまた、インピーダンス手段５００に入力される。詳細には、好ましい実施形態によれば、インピーダンス手段５００は、出力トランジスタＴ１の小電流複製品である複製トランジスタＴ２を備える。小電流複製品とは、出力トランジスタＴ１と比べて１対ｎの比率で複製トランジスタＴ２が電流を縮減される、すなわち出力トランジスタＴ１のエミッタ電流が複製トランジスタＴ２のエミッタ電流よりｎ倍大きい、ということを意味することに留意されたい。複製トランジスタＴ２はまた、そのベースで、プッシュプル段３００から来る駆動パルス信号によって制御され、そのエミッタがグランドに接続され、そのコレクタが、抵抗ｎｘＲＬを介してドライバ回路１０の電源電圧ＶＣＣに接続されている。概してトランジスタＴ３から構成されるエミッタ・ホロワがＴ１のコレクタに結合される。トランジスタＴ３は、そのコレクタが電源電圧ＶＣＣに接続され、そのエミッタが、定電流源Ｉ０を介してグランドに接続されている。したがって、Ｔ３のエミッタの電位はフローティング電位である。Ｔ３のエミッタには、フローティング・ノードＦＮの参照符号が付けられている。抵抗ＲＬは、出力ノードＯＮとフローティング・ノードＦＮの間に接続される。この結果、出力インピーダンスは所定値未満に、すなわち、例えば前述の例で必要とされた５４Ω未満である抵抗ＲＬの抵抗値に固定されるようになる。言い換えれば、抵抗ＲＬは、負荷から「見た」ドライバ回路１０の出力インピーダンスを規定している。
【００２７】
前記抵抗ＲＬを通るいかなる電流も抑制するために、それぞれフィードバック手段、およびフィードフォワード手段から成る制御手段が設けられる。フィードバック手段は、トランジスタＴ３周辺の直流電流（ＤＣ）フィードバック・ループであり、抵抗ＲＬの直流電流を強制的にゼロにする。特に、演算増幅器ＯＰがあり、演算増幅器ＯＰの反転（−）入力端子と非反転（＋）入力端子の間に、抵抗ＲＬが結合されている。演算増幅器ＯＰの出力端子は、トランジスタＴ３のベースに接続されている。したがって、抵抗ＲＬを通るＤＣ電流がある場合は、演算増幅器ＯＰのそれぞれの出力は、トランジスタＴ３のベースの電位をそれぞれ増加または低下させることになる。その結果、Ｔ３から成るエミッタ・ホロワは、フローティング・ノードＦＮの電位をそれぞれ増加または低下させる。したがって、フィードバック・ループは、フローティング・ノードＦＮの電位を、それが出力ノードＯＮの電位と一致するように制御する。この結果、抵抗ＲＬを通るいかなるＤＣ電流も抑制されることになる。好ましい実施形態ではさらに、トランジスタＴ２およびＴ３周辺のフィードフォワード・ループであるフィードフォワード手段がある。フィードフォワード・ループによって、駆動パルス信号に応じて出力ノードＯＮの電位が遷移することにより生じるＲＬの交流電流が前もって抑制される。特に、駆動パルス信号にその低レベルから高レベルへの遷移がある場合に、Ｔ３のエミッタ・ホロワによるフローティング・ノードＦＮの電位、およびトランジスタＴ１によって制御される出力ノードＯＮの電位の両方が、共に同時に変えられる。したがって、駆動パルス信号の伝送によって生じるはずの交流電流が、フィードフォワード手段によって抑制される。さらなる利点として、エミッタ・ホロワＴ３はまた、負荷、例えばレーザ・ダイオード７００からのどんな反射も吸収する。バイアス電流Ｉｂｉａｓは、レーザ・ダイオード７００の発振開始（onset）直流電流（ＤＣ）点を設定する。
【００２８】
図６は、最終利得段２０２をプッシュプル・ドライバ３００と共に示す。バイアス電流Ｉｂｉａｓは、レーザ７００の発振開始ＤＣ点を設定する。利得段２０２は、トランジスタＴ４およびＴ５から成る能動負荷を伴う差動トランスリニア・セルである。差動トランスリニア・セル固有の特徴は、立ち上がり／立ち下がり時間と通過信号、すなわちこの場合は駆動パルス信号の振幅との間の独立性である。小振幅、すなわち１００ｍＶ差ｐｐ未満に保持することによって、これらの差動トランスリニア・セルは低電圧で動作でき、その利得は、抵抗Ｒｇａｉｎの値と、定電流源Ｉｇａｉｎによって供給される末端（tail）電流とにより制御される。
【００２９】
利得段２０２によって解決される別の問題は、出力段４００の基準グランドである。特に、上述のように、負荷電流を変調するために出力トランジスタＴ１は、所定のＤＣ電圧すなわち所定のベース対エミッタ電圧でバイアスされる。本発明の好ましい実施形態によれば、トランジスタＴ１はそのベースで、トランジスタＴ１にバイアスをかけるためのＤＣ成分を有する駆動パルス信号によって制御される。トランジスタＴ１のベース−エミッタ電圧にバイアスをかけるための適正なＤＣ成分を有することは、不可欠な態様である。したがって、ドライバ回路１０の最終利得段２０２はＤＣ成分制御手段２２０を備える。本発明の好ましい実施形態では、このＤＣ成分制御手段２２０は、駆動パルス信号のＤＣ成分を制御するための制御ループである。詳細には、トランジスタＴ６およびＴ７は、それぞれトランジスタＴ８およびＴ９から成るエミッタ・ホロワの出力部で、駆動パルス信号のＤＣ成分を測定している。例えば、駆動パルス信号のＤＣ成分があまりに大きい場合には、そのＤＣ成分のためにトランジスタＴ６およびＴ７の両方がベース抵抗Ｒｇａｉｎに電流を供給するバイアス電流源Ｉｄｃから電流を多く引き出し過ぎることになる。このことがトランジスタＴ４およびＴ５から成る能動負荷のベース電圧の低下をもたらし、その結果、Ｔ８およびＴ９のエミッタのＤＣ電圧の減少に至る。したがって、利得段２０２の出力駆動パルス信号は、出力トランジスタＴ１にバイアスをかけるための制御されたＤＣ成分を基本的に有する。
【００３０】
図６にも示されているプッシュプル段３００は、出力トランジスタＴ１を駆動しているトランジスタＴ９およびＴ１０をプッシュプル構成の形で備える。特に、トランジスタＴ９およびＴ１０は、それぞれ出力トランジスタＴ１の大きな寄生静電容量Ｃｂｃを充電および放電する電流をもたらす。したがって、最終利得段２０２からの平衡駆動パルス信号は、プッシュプル段３００によって、プッシュプル段３００の出力端子ＯＵＴで不平衡駆動パルス信号に変換される。この結果、駆動パルス信号に対応する全電流が、レーザ・ダイオード７００に流れる負荷電流を変調している出力トランジスタＴ１を制御するために使用されることになる。
【００３１】
詳細には、まず、最終利得段２０２の負出力端子ＯＵＴ−で駆動パルス信号が低レベルを有するものとする。その場合、トランジスタＴ８はコンダクタンスが低減されて、トランジスタＴ１０でベース対エミッタ電圧が低減されることになり、したがってトランジスタＴ１０もまたコンダクタンスが低減され、出力段４００から電流を引き出さない。さらに、駆動パルス信号が負出力端子ＯＵＴ−で低レベルを有する場合には、対応する高レベルが最終利得段２０２の正出力端子ＯＵＴ＋にあり、このためにトランジスタＴ９は、コンダクタンスが増大されることになる。したがって、トランジスタＴ９からの電流が出力段４００の出力トランジスタＴ１に送り込まれる。次に、駆動パルス信号が高レベルを有する場合は、トランジスタＴ８はコンダクタンスが増大されて、トランジスタＴ１０でのベース対エミッタ電圧が増加されることになり、トランジスタＴ１０もまたコンダクタンスが増大される。さらに、駆動パルス信号が負出力端子ＯＵＴ−で高レベルを有する場合には、対応する低レベルが出力端子ＯＵＴ＋にあり、このためにトランジスタＴ９は、コンダクタンスが低減されることになる。したがって、出力段４００の出力トランジスタＴ１から電流が引き出される。スルーレート制御段１００での信号調整により、付加される電流パルスによって駆動パルス信号の遷移が強化されて、トランジスタＴ１の静電容量Ｃｂｃのより速い充電および放電にもなることは注目されるに値する。好ましい実施形態では、トランジスタＴ９のエミッタ経路に抵抗Ｒ９があり、この抵抗は、駆動パルス信号のＤＣ成分に対応する印加可能なベース対エミッタのバイアス電圧を出力トランジスタＴ１に供給するように配置されている。Ｒ９の代わりにまた、所定の電流を有する電流源が使用されてもよいことに留意されたい。
【００３２】
利得段２００、２０１、２０２は、末端定電流Ｉｇａｉｎと、出力段３００に向かう電流の大きさによる各トランジスタのそれぞれの寸法とを除いて、最終利得段２０２と概して同じである。さらに、出力段３００の出力だけがＤＣ制御される必要のあることに留意されたい。
【００３３】
異なるレーザは異なるパルス応答を有し、通常、立ち上がりエッジが立ち下がりエッジよりも速い。さらに、製造ばらつきのために、各レーザ・ダイオードは、厳密に同一の出力特性を有することがない。さらに、例えばパッケージや結合線の大きな寄生インダクタンスがあり得る。さらに、駆動パルス信号の各遷移時にそれぞれ充電または放電されなければならない大きな寄生静電容量Ｃｂｃが出力トランジスタＴ１にある。この寄生静電容量は、所望の急峻な立ち上がり／立ち下がり時間要件を損なう。これに対抗するために、好ましい実施形態のドライバ回路１０は、外部からプログラム可能なスルーレート制御を設ける。この信号調整部、つまりスルーレート制御手段すなわちスルーレート制御段１００が図７に示されている。入力差動信号、すなわち駆動パルス信号は、出力部で、トランジスタＴ１１、Ｔ１２、Ｔ１３、Ｔ１４から成るフィードフォワード利得経路によって増幅されている。トランジスタＴ１５、Ｔ１６によって、駆動パルス信号の入力電圧のコピーがコンデンサＣｄｉｆに生成され、このコンデンサは微分手段として働き、入力駆動パルス信号の各遷移中に電流スパイクをもたらす。これらの電流スパイクは、それぞれトランジスタＴ１７およびＴ１８に加えられ、これらのトランジスタは、トランジスタＴ１９とＴ２０、Ｔ２１とＴ２２からなるそれぞれの電流増幅器を制御する。この結果、トランジスタＴ１９とＴ２０、Ｔ２１とＴ２２から成る各電流増幅器は、スルーレート制御段１００の出力端子（すなわちそれぞれＯＵＴ−およびＯＵＴ＋）で、出力電圧が回転しているときに電流パルスを交差注入することになる。交差注入される充電量は電流源Ｉ１およびＩ２からプログラム可能である。その効果は、スルーレート段１００の出力での駆動パルス信号のパルスのエッジが速くなる、または遅くなることであり、有利には定電流源Ｉ１およびＩ２によって調整可能である。例えば、Ｉ１＝Ｉｘ−ｄＩ、およびＩ２＝Ｉｘ＋ｄＩの場合は、付加される、または減じられる電流パルスはｄＩである。
【００３４】
レーザ・ダイオード７００を駆動するためのそれぞれのドライバ・レーザ・インターフェース６００が図８に示されている。そのレーザ等価回路は、レーザ・ダイオード７００も含めて区域８００に示されている。特に、結合線インダクタンスＬｂｏｎｄはコンデンサＣｔｕｎｅによって同調されて除去（離調はｄｅ−ｔｕｎｅと言う）されてよく、抵抗Ｒ１は、ドライバ・レーザ・インターフェース６００の応答を制動する。２つのチョーク・インダクタＬｃｈｏｋｅが、Ｒ１での直流電圧降下を確実にゼロにするために設けられる。最悪のレーザのシナリオの場合では、本発明のドライバ回路１０は、３．３Ｖ±１０％のバイアス電源電圧からの１．８Ｖのバイアス電圧でファブリ−ペロー型レーザを駆動することができる。内部に設けられた終端抵抗ＲＬは、レーザ特性に整合するように選ばれてよく、調整可能にすらされてよい。この抵抗は、駆動トランジスタＴ１のコレクタでの反射を最小にするための、ＩＣ側での整合終端を実現する。
【００３５】
要約すれば、本発明は、ギガビット／秒程度のデータ速度で、特にレーザ・ダイオードまたは変調器を駆動するための駆動回路を提供する。数１０ｍＡ程度の電流が負荷まで導かれなければならない場合の高速信号駆動は、インターフェース線路の大きな寄生インダクタンスが急峻な立ち上がり／立ち下がり時間要件を損なうという問題に直面する。さらに、各レーザ・ダイオードは、製造ばらつきにより厳密に同一の出力特性を有することがなく、その上、動作の際に出力特性はまた、レーザ・ダイオードの絶対温度に強く影響も受ける。したがって、適切な制御の形式が必要とされた。本発明は、レーザ・ダイオードまたは変調器を効率的に駆動できる低電圧高速出力段を提供する。ドライバ回路１０は一連の回路を含み、前記一連の回路は、スルーレート制御回路、少なくとも１つのトランスリニア増幅器、プッシュプル段、および負荷電流を駆動する出力段を備える。その多様性により、このドライバは他の用途、例えばライン・ドライバ、ケーブル・ドライバ、バックプレーン相互接続用の高速シリアル・インターフェースなどに使用されてよい。ドライバは、高い電力効率でもって２．７Ｖまでの低電源電圧（公称３．３Ｖ）で動作することができる。１つの主要な手がかりは、出力段によって生成された大きな信号電流全部を、例えば駆動されるレーザ・ダイオード中で、電源線路で電流を浪費することなく使用することである。
【００３６】
最後ではあるがなお重要なことには、「備える」という用語は、本明細書、および特許請求の範囲で用いられる場合、述べられた特徴、手段、ステップ、または構成要素の存在を明記するものであるが、１つまたは複数の他の特徴、手段、ステップ、構成要素、またはそれらの群の存在、あるいは追加を排除しないことに留意されたい。さらに、請求項中の要素の前の冠詞の「a」または「an」という語は、複数のそのような要素の存在を排除しない。さらに、どの参照符号も特許請求の範囲を限定しない。
【図面の簡単な説明】
【００３７】
【図１】レーザ・ドライバ回路を伴う光ファイバ・トランシーバの構成図である。
【図２】現況技術の出力段を示す図である。
【図３】レーザ・ダイオードを駆動するトランジスタの等価回路図である。
【図４】好ましい実施形態によるドライバ回路の構成図である。
【図５】好ましい実施形態による、本発明のドライバ回路の出力段の回路図である。
【図６】好ましい実施形態による、本発明の増幅段およびプッシュプル・ドライバの回路図である。
【図７】好ましい実施形態による、本発明のスルーレート制御段の回路図である。
【図８】好ましい実施形態によるレーザ・ドライバ・インターフェースの回路図である。
【図１】
2008516543.tif 000007
【図２】
2008516543.tif 000008
【図３】
2008516543.tif 000009
【図４】
2008516543.tif 000010
【図５】
2008516543.tif 000011
【図６】
2008516543.tif 000012
【図７】
2008516543.tif 000013
【図８】
2008516543.tif 000014
【国際調査報告】
2008516543.tif 000015
2008516543.tif 000016