(57)【要約】  半導体デバイスは、リンで高濃度ドープされたシリコン基板を含む。スペーサ層は基板上に配置され且つシリコンにおける拡散係数未満である、スペーサ材料における拡散係数を有するドーパント原子でドープされる。エピタキシャル層も基板上に配置される。デバイス層は基板、エピタキシャル層およびスペーサ層の上に配置される。
2008500744.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスであって、
リンで高濃度ドープされたシリコン基板と、
前記基板の上に配置されたスペーサ層と、
前記基板の上に配置されたエピタキシャル層と、
前記基板、前記エピタキシャル層および前記スペーサ層の上に配置されたデバイス層と、を含み、
前記スペーサ層は、シリコンにおけるリンの拡散係数未満である、前記スペーサ層における拡散係数を有するドーパント原子でドープされていることを特徴とする半導体デバイス。
【請求項２】
前記スペーサ層は、前記基板と前記エピタキシャル層の中間に配置されていることを特徴とする請求項１記載の半導体デバイス。
【請求項３】
前記スペーサ層は、エピタキシャルシリコンを含むことを特徴とする請求項１記載の半導体デバイス。
【請求項４】
前記ドーパント原子は、ヒ素およびアンチモンを含むことを特徴とする請求項１記載の半導体デバイス。
【請求項５】
前記基板は、略５Ｅ１８ａｔｏｍｓ／ｃｍ-3以上であるリンのドーパント濃度を有することを特徴とする請求項１記載の半導体デバイス。
【請求項６】
前記スペーサ層は、略２Ｅ１４〜２０Ｅ１７ａｔｏｍｓ／ｃｍ-3であるリンのドーパント濃度を有することを特徴とする請求項１記載の半導体デバイス。
【請求項７】
金属酸化物半導体電界効果トランジスタであって、
リンで高濃度ドープされたシリコン基板と、
前記基板の上に配置されたスペーサ層と、
前記基板の上に配置されたエピタキシャル層と、
前記基板、前記エピタキシャル層および前記スペーサ層の上に配置されたデバイス層と、を含み、
前記スペーサ層は、シリコンにおけるリンの拡散係数未満である、前記スペーサ層における拡散係数を有するドーパント原子でドープされていることを特徴とする金属酸化物半導体電界効果トランジスタ。
【請求項８】
前記スペーサ層は、前記基板と前記エピタキシャル層の中間に配置されていることを特徴とする請求項７記載の金属酸化物半導体電界効果トランジスタ。
【請求項９】
前記スペーサ層は、エピタキシャルシリコンを含むことを特徴とする請求項７記載の金属酸化物半導体電界効果トランジスタ。
【請求項１０】
前記ドーパント原子は、ヒ素およびアンチモンの少なくとも１つを含むことを特徴とする請求項７記載の金属酸化物半導体電界効果トランジスタ。
【請求項１１】
前記基板は、略５Ｅ１８ａｔｏｍｓ／ｃｍ-3以上であるリンのドーパント濃度を有することを特徴とする請求項７記載の金属酸化物半導体電界効果トランジスタ。
【請求項１２】
前記スペーサ層は、略２Ｅ１４〜２０Ｅ１７ａｔｏｍｓ／ｃｍ-3であるリンのドーパント濃度を有することを特徴とする請求項７記載の金属酸化物半導体電界効果トランジスタ。
【請求項１３】
半導体構造であって、
リンで高濃度ドープされたシリコン基板と、
前記基板の上に配置されたスペーサ層と、
前記基板の上に配置されたエピタキシャル層と、を含み、
前記スペーサ層は、シリコンにおけるリンの拡散係数未満である、前記スペーサ層における拡散係数を有するドーパント原子でドープされていることを特徴とする半導体構造。
【請求項１４】
前記スペーサ層は、前記基板と前記エピタキシャル層の中間に配置されていることを特徴とする請求項１３記載の半導体構造。
【請求項１５】
前記スペーサ層は、エピタキシャルシリコンを含むことを特徴とする請求項１３記載の半導体構造。
【請求項１６】
前記ドーパント原子は、ヒ素およびアンチモンの少なくとも１つを含むことを特徴とする請求項１３記載の半導体構造。
【請求項１７】
前記基板は、略５Ｅ１８ａｔｏｍｓ／ｃｍ-3以上であるリンのドーパント濃度を有し、前記スペーサ層は、略２Ｅ１４〜２０Ｅ１７ａｔｏｍｓ／ｃｍ-3であるリンのドーパント濃度を有することを特徴とする請求項１３記載の半導体構造。
【請求項１８】
シリコン基板の上に半導体デバイスを作製する方法であって、前記シリコン基板はリン原子で高濃度ドープされており、
前記基板の上にスペーサ層を形成するステップと、
シリコンにおけるリンの拡散係数未満である、前記スペーサ層における拡散係数を有するドーパント原子で前記スペーサ層をドープするステップと、
前記基板の上にエピタキシャル層を形成するステップと、
前記基板の上に活性層を形成するステップと、
を含むことを特徴とする方法。
【請求項１９】
前記ドーパント原子は、ヒ素およびアンチモンの少なくとも１つを含むことを特徴とする請求項１８記載の方法。
【請求項２０】
前記形成するステップおよび前記ドープするステップは、同時に行われることを特徴とする請求項１８記載の方法。
【請求項２１】
前記スペーサ層を形成するステップは、シリコンエピタキシャル成長を含むことを特徴とする請求項１８記載の方法。
【請求項２２】
前記スペーサ層は前記基板の上に直接的に形成され、前記エピタキシャル層は前記スペーサ層の上に配置され、当該活性領域は前記エピタキシャル層の上に配置されることを特徴とする請求項１８記載の方法。
【請求項２３】
リン原子で高濃度ドープされたシリコン基板から半導体デバイスのデバイス層へのリン原子の拡散を低減させる方法であって、
前記基板の上にスペーサ層を形成するステップと、
シリコンにおけるリンの拡散係数未満である、前記スペーサ層における拡散係数を有するドーパント原子で前記スペーサ層をドープするステップと、
を含むことを特徴とする方法。
【請求項２４】
前記スペーサ層の上にエピタキシャル層を形成するステップをさらに含むことを特徴とする請求項２３記載の方法。
【請求項２５】
前記スペーサ層はエピタキシャルシリコンを含み、前記ドーパント原子はヒ素およびアンチモンの少なくとも１つを含むことを特徴とする請求項２３記載の方法。
【請求項２６】
前記形成するステップおよび前記ドープするステップは、同時に行われることを特徴とする請求項２３記載の方法。
【請求項２７】
半導体デバイスであって、
リンで高濃度ドープされたシリコン基板と、
前記基板の上に配置されたスペーサ層と、
前記基板の上に配置されたエピタキシャル層と、
前記エピタキシャル層の内部にあるドレイン領域と、
前記ドレイン領域の上に配置されたデバイス層と、を含み、
前記スペーサ層は、シリコンにおけるリンの拡散係数未満である、前記スペーサ層における拡散係数を有するドーパント原子でドープされていることを特徴とする半導体デバイス。
【請求項２８】
前記デバイス層は、１つ以上の井戸領域，本体領域およびソース領域を含むことを特徴とする請求項２７記載の半導体デバイス。
【請求項２９】
前記デバイス層は、１以上のゲートトレンチ，前記ゲートトレンチを囲む誘電体および前記誘電体の上且つ前記ゲートトレンチの内部に配置された導電性ゲート材料をさらに含むことを特徴とする請求項２８記載の半導体デバイス。
【請求項３０】
前記スペーサ層は、前記エピタキシャル層のドーパント濃度の略２〜２０倍にドープされることを特徴とする請求項２７記載の半導体デバイス。
【請求項３１】
前記スペーサ層は、略２Ｅ１４〜２０Ｅ１７ａｔｏｍｓ／ｃｍ-3のドーパント濃度にドープされていることを特徴とする請求項３０記載の半導体デバイス。
【請求項３２】
前記ドーパント原子は、ヒ素およびアンチモンを含む郡から選択されることを特徴とする請求項２７記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体デバイスに関し、特には半導体デバイスのエピタキシャル層に関する。
【背景技術】
【０００２】
リン（Ｐ）で高濃度ドープされたシリコン基板の抵抗率は、０．００１ｏｈｍｓ−ｃｍであり得る。かかる低抵抗率を有する基板は、改善された伝導または低減されたオン抵抗を有するデバイスをその上に形成する性能を含む多くの理由のために望ましい。
【０００３】
リンで高濃度ドープされたシリコン基板から作製されるデバイスは、アニールのような高温で実行される製造工程中に生じ得る、基板からの活性領域またはデバイス領域へのリン原子の拡散を防止するための手段を必要とし得る。デバイスのエピタキシャル層の厚さを増すことまたはデバイスにエピタキシャル層／スペーサを付加することは、かかる拡散の影響を低減させるために使用され得る手段の１つである。厚いまたは付加的なエピタキシャル層／スペーサを使用することによって、基板とデバイス／活性領域との間の距離が増大し、その結果、リンの拡散の影響が低減される。しかし、厚いまたは付加的な（基板に対する）エピタキシャル層は、デバイスのオン抵抗を大きく且つ望ましくなく増大させる。
【０００４】
従って、リンで高濃度ドープされている基板からデバイス領域／活性領域へのリン原子の拡散を低減させ且つそれでもなお低いオン抵抗を維持する構造を有する半導体デバイスおよびその形成方法が技術的に必要とされている。
【０００５】
更に、相対的に低いまたは低減された抵抗率を有し且つリンで高濃度ドープされた基板からのデバイス領域／活性領域へのリン原子の拡散を低減させる、相対的に厚いエピタキシャル層を有する半導体デバイスおよびその形成方法が技術的に必要とされている。
【発明の開示】
【０００６】
本出願は、米国特許出願第１０／８５１，７６４（出願日：２００４年５月２１日）の利益を主張するものである。
【０００７】
本発明は、リンが高濃度ドープされた基板からデバイス活性層へのリンの拡散を低減させる半導体デバイスおよび半導体構造を提供する。
【０００８】
本発明の１つの形態において、半導体デバイスはリンで高濃度ドープされたシリコン基板を有している。スペーサ層が基板上に配置され且つシリコンにおけるリンの拡散係数未満である、スペーサ層材料における拡散係数を有するドーパント原子でドープされる。エピタキシャル層も基板上に配置される。デバイス層が基板，エピタキシャル層およびスペーサ層の上に配置される。
【０００９】
本発明の利点は、リンで高濃度ドープされた基板からデバイス活性層へのリンの拡散が、実質的に低減されることである。
【００１０】
本発明の別の利点は、デバイスのオン抵抗に対するスペーサ層の影響が低減されることである。
【発明の詳細な説明】
【００１１】
図面、特に図１を参照すると、ドレイン−ソース間抵抗（ＲDSon）およびウエハーレベル降伏電圧（ＢＶＤＳＳ）が、リン原子で高濃度ドープされた基板上に形成された、デバイスのエピタキシャル層またはスペーサの厚さの関数としてプロットされている。ＲDSonのプロットは、１０Ｖの印加ゲート電圧に対応している。エピタキシャル層／またはスペーサの抵抗率は、活性領域／デバイス領域の抵抗率と同じである。図１における点線は、ヒ素ドープ基板上に形成されたデバイスに対するＲDSonおよびＢＶＤＳＳの代表的レベルを示しているが、リンドープ基板上に形成されたデバイスと全く一致している。
【００１２】
図１から明らかなように、ＲDSonおよびＢＶＤＳＳは、リンドープ基板上に形成されたデバイスにおけるエピタキシャル層／スペーサの厚さとともに急激に増大している。図１からさらに明らかなように、点線で示されたようなヒ素ドープ基板上に形成されたデバイスのＢＶＤＳＳに等しいＢＶＤＳＳを実現するために、リンドープ基板は、エピタキシャル層の厚さを約２μｍ増すことまたは約２μｍの厚さを有するエピタキシャルスペーサ層を付加することが必要とされる。しかし、エピタキシャル層の厚さを約２μｍ増すことまたは約２μｍの厚さを有するエピタキシャルスペーサ層を付加することは、約１．２μｍの厚さのエピタキシャル層／スペーサを有するデバイスに対してＲDSonを約３０％増大させることとなる。エピタキシャル層／スペーサの厚さを増大させることによって実現されるリンの拡散低減を実現し且つＲDSonの増大を回避することが望ましい。
【００１３】
図２を参照すると、本発明の半導体デバイスの１つの実施例が示されている。例えばＮ型金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のような半導体デバイス１０は、基板１２、エピタキシャルスペーサ１４およびエピタキシャル層１６を含む。エピタキシャル層１６内には、デバイス層／活性層２０およびドレイン領域２２が形成されている。デバイス１０は、デバイス層２０の内部に形成される例えばトレンチ、ゲートおよびソースなどのような様々な機能および構造をも含む。示されたデバイス１０の特定の実施例は、Ｐ−井戸領域２４，Ｐ＋本体領域２６，Ｎ＋ソース領域２８およびゲートトレンチ３０を含む。ゲートトレンチ３０はゲート誘電体３２で囲まれ且つゲート導電体３４で満たされている。中間誘電体層３６は、ゲートトレンチ３０の上に（部分的にソース２８の上に）配置され、金属層３８も技術的に公知の手段によって且つ技術的に公知の目的のために配置される。
【００１４】
基板１２は、リン原子（Ｐ）で高濃度Ｎ+ドープされたＮ＋シリコン基板である。基板１２は、例えば５Ｅ１８ａｔｏｍｓ／ｃｍ-3以上のリンのドープ濃度にドープされる。
【００１５】
エピタキシャルスペーサ１４は、基板１２の一面に形成されたまたはエピタキシャル成長された、厚さＴを有するＮ型シリコン層である。エピタキシャルスペーサ１４の厚さＴは、デバイス１０が属する特定の技術ファミリーまたはデバイス１０が分類される特定の技術ファミリーの全サーマルバジェットに少なくとも部分的に依存している。技術ファミリーの範囲内の半導体デバイスは、概して共通の製造工程にかけられ、その工程の幾つかは高温で生じるかまたは実行される。高温は、基板１２の内部から活性領域／デバイス領域２０へのリンドープ原子の拡散を容易にする。従って、デバイス１０が相対的に高いサーマルバジェットを有するとき、すなわちデバイス１０が、基板１０から活性層／デバイス層２０へのリン原子の拡散を促進させるかなりの高温に曝されるときに、第１のエピタキシャルスペーサ１４の厚さＴは増加させられるかまたは相対的に大きい。反対に、デバイス１０が小さいサーマルバジェットを有し、拡散が生じる高温工程に曝されることが少ないときには、エピタキシャルスペーサ１４の厚さＴは薄くされるかまたは相対的に薄い。
【００１６】
エピタキシャルスペーサ１４は、原位置で、例えばイオン注入または他の適切な工程によって、シリコン基板１２がドープされているリン原子（Ｐ）の拡散係数未満の所定量の拡散係数を有する、１または２以上のタイプの原子Ａでドープされる。原子Ａは、例えばヒ素，アンチモンおよび他の適切なドープ原子を含む。エピタキシャルスペーサ１４は、ドレイン領域２２および／またはエピタキシャル層１６のドープ濃度（通常は、リンが約１Ｅ１４〜約１Ｅ１７ａｔｏｍｓ／ｃｍ-3の濃度にドープされる）の約２〜２０倍であるドープ濃度にドープされる。従って、エピタキシャルスペーサ１４は、リンが２Ｅ１４〜約２０Ｅ１７ａｔｏｍｓ／ｃｍ-3にドープされる。
【００１７】
エピタキシャルスペーサ１４がドープされる特定のドープ濃度は、スペーサ１４の厚さに少なくとも部分的に依存している。エピタキシャルスペーサ１４の厚さが厚くなるにつれて、エピタキシャルスペーサ１４がドープされる濃度も高くならなければならない。厚さＴが増大するにつれてエピタキシャルスペーサ１４がドープされる濃度が高くなることによって、エピタキシャルスペーサ１４の単位当たりの抵抗率が低減することとなり、任意のまたは所望のＲDSon値（相対的に小さい）が実現されることができるかまたは維持されることができる。反対に、厚さＴが薄くなるにつれてエピタキシャルスペーサ１４がドープされるドープ濃度が低くなることによって、任意のまたは所望のＲDSon値が実現されるかまたは維持される。低減された厚さは、スペーサ１４内の低減されたドープ濃度に起因する単位当たりの抵抗率における増大を相殺する。
【００１８】
上述のように、エピタキシャルスペーサ１４は、シリコン基板がドープされているリン原子の拡散係数未満の所定量の拡散係数を有する、１または２以上のタイプの原子でドープされる。リンよりも小さい拡散係数を有する原子の例として、ヒ素およびアンチモンが挙げられる。図３は、シリコンにおけるリン（カーブＰ），ヒ素（カーブＡｓ）およびアンチモン（カーブＳｂ）の拡散係数対温度をプロットしており、ヒ素およびアンチモンの拡散係数は、リンより約１００倍小さい（すなわち遅い）ということを示している。基板１２におけるリン原子より遅い拡散速度を有する原子でエピタキシャルスペーサ１４をドープすることは、エピタキシャルスペーサ１４がドープされる濃度が極めて増大させられることを可能にし、対応してかなりその抵抗が低減されることによってデバイス１０に対して望ましい低いＲDSon値が維持されることとなる。
【００１９】
エピタキシャルスペーサ１４は、従来のヒ素ドープ基板がドープされる濃度と同レベルの濃度にドープされ得るということに注目すべきである。従って、エピタキシャルスペーサ１４のオン抵抗は、同じ厚さを有する従来のエピタキシャル層のオン抵抗より実質的に小さい。更に、最も従来型のデバイスにおけるエピタキシャル層の厚さは、ヒ素ドープ基板に対して最適化されている。エピタキシャルスペーサ１４が、従来のヒ素基板がドープされる濃度と同じ濃度レベルまでヒ素原子でドープされている本発明の実施例は、デバイス１０のＢＶＤＳＳに大きな影響を与えない。実質的に、ヒ素ドープエピタキシャルスペーサ１４は、厚さＴがリン原子のデバイス領域／活性領域２０への拡散を妨げるのに十分である限り、実質的なヒ素基板として機能する。上述され且つ図３に示されたように、シリコンにおける２つのドーパントの拡散係数がとても近似していることにより、同様の利益がアンチモンドープエピタキシャルスペーサ１４で得られる。
【００２０】
図４を参照すると、リンドープ基板上に形成された３つの異なるエピタキシャル構造の代表的な抵抗プロファイルが、全ての熱工程が標準的な進歩したトレンチ技術デバイスに対して実行された後で厚さに対してプロットされている。基板は、約０．００１３ｏｈｍ−ｃｍの抵抗率を有している。
【００２１】
抵抗プロファイル５０は、１．５μｍの厚さを有する真性（アンドープの）スペーサ層および約４μｍの厚さを有し約３Ｅ１６ａｔｏｍｓ−ｃｍ-3のドープ濃度（すなわち約０．２１５ｏｈｍ−ｃｍの抵抗率）であるエピタキシャル層を含む構造に対応している。抵抗プロファイル６０は、０．５μｍの厚さを有する真性層、約３Ｅ１６ａｔｏｍｓ−ｃｍ-3のドープ濃度（すなわち約０．２１５ｏｈｍ−ｃｍの抵抗率）であり約１．０μｍの厚さを有するスペーサ層および約３Ｅ１６ａｔｏｍｓ−ｃｍ-3のドープ濃度（すなわち約０．２１５ｏｈｍ−ｃｍの抵抗率）であり約４μｍの厚さを有するエピタキシャル層を含む構造に対応している。要約すれば、抵抗プロファイル５０は、アンドープスペーサ層を有するデバイスまたは基板に対するものであるが、抵抗プロファイル６０は、ドープ濃度が高い（つまり低抵抗である）スペーサ層を有するデバイスまたは基板に対するものである。抵抗プロファイル５０、６０は実質的に同一であり、その結果、スペーサ層のドープ濃度は上方拡散に影響を与えないということを示している。従って、シリコンにおけるヒ素原子の低拡散率を考慮するとスペーサ層のドープ濃度は高くされ、その結果、その抵抗率は減少し、同様にデバイス１０のＲＤＳｏｎが減少する。
【００２２】
図５を参照すると、本発明の半導体デバイスの製造方法の１つの実施例が示されている。方法１００は、スペーサ層を形成するステップ１０２、スペーサ層をドープするステップ１０４、エピタキシャル層を形成するステップ１０６および他の工程１０８を含む。
【００２３】
スペーサ層を形成する工程１０２は、リンドープシリコン基板にわたって所定のまたは所望の厚さのスペーサ層を、例えばエピタキシャル成長によって形成することを含む。スペーサ層をドープする工程１０４は、例えばヒ素および／またはアンチモンまたは他の適切なドーパント原子のような、シリコンにおける拡散がリン原子よりも遅いドーパント原子で当該スペーサ層をドープすることを含む。スペーサ層をドープする工程１０４は、スペーサ層を形成する工程１０２と一体化していても良いし、および／またはスペーサ層を形成する工程１０２と同時に行われても良い。デバイスのエピタキシャル層を形成する工程１０６は、スペーサ層にわたって所定のまたは所望の厚さを有するデバイスエピタキシャル層を例えばエピタキシャル成長によって形成することを含む。他の工程１０８は、技術的に知られている標準的且つ従来式の基板製造工程および集積回路製造工程を含む。
【００２４】
示された実施例において、デバイス１０はトレンチゲートＭＯＳＦＥＴとして示されている。しかし、本発明のデバイスは、その代わりに例えば異なる技術ファミリーおよび／またはプレーナデバイスのトレンチデバイスのように構成され得る。
【００２５】
本発明は、好ましいデザインを有するように記載されているが、本発明は本開示内容の範囲および精神の範囲内でさらに変更され得る。従って、本願は、本願に開示された一般
的な原理を使用した本発明の変形、使用または適応構造を包含することを意図している。
さらに本願は、本発明に関連した技術における周知または通例の実施の範囲内および添付の特許請求の範囲の制限の範囲内にあるような、本願の開示からのかかる逸脱部を包含することを意図している。
【００２６】
本発明における上述の且つ他の機能、利点およびそれらを実現する方法は、添付図面とともに本発明の実施例についての以下の説明を参照することによって明確となり且つより理解されるであろう。
【００２７】
対応する参照文字は、幾つかの図を通して対応する部分を示す。本願で示された例示は、１つの形態において本発明の１つの好ましい実施例を示し、かかる例示は、いかなる方法によっても本発明の範囲を限定するものとして解釈されるべきではない。
【図面の簡単な説明】
【００２８】
【図１】リン原子で高濃度ドープされた基板上に形成された、デバイスのエピタキシャルスペーサ層の厚さの関数としてドレイン−ソース間抵抗（ＲDSon）およびウエハーレベル降伏電圧（ＢＶＤＳＳ）をプロットした図である。
【図２】本発明の半導体デバイスの１つの実施例の一部の断面図である。
【図３】シリコンにおけるリン、ヒ素およびアンチモンの拡散係数対温度をプロットした図である。
【図４】リンドープ基板上に形成された３つの異なるエピタキシャル構造の抵抗プロファイル対エピタキシャル構造の厚さをプロットした図である。
【図５】本発明の半導体デバイスの製造方法についての１つの実施例のフローチャートである。
【図１】
2008500744.tif 000003
【図２】
2008500744.tif 000004
【図３】
2008500744.tif 000005
【図４】
2008500744.tif 000006
【図５】
2008500744.tif 000007
【国際調査報告】
2008500744.tif 000008
2008500744.tif 000009
2008500744.tif 000010