【事件の表示】
　特許第２９０７１３８号「誤り訂正の演算処理方法及び処理回路」の請求項１ないし４に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　特許第２９０７１３８号の請求項１ないし４に係る特許を取り消す。
【理　由】
第１．手続の経緯
　本件特許第２９０７１３８号に係る発明についての出願は、平成８年８月１５日に特許出願され、平成１１年４月２日に特許の設定登録がなされ、その後、三菱電機株式会社より特許異議の申立がなされ、取消理由通知がなされ、その指定期間内である平成１２年６月２０日に訂正請求がなされたものである。
　　　　
第２．訂正の適否についての判断
　１．訂正の内容
　平成１２年６月２０日付けの訂正請求は、以下のものである。
ａ．特許明細書の請求項１を削除する、
ｂ．特許明細書の請求項２を実質的に請求項１に繰り上げる、
ｃ．特許明細書の請求項３に実質的に「前記多項式の演算と、前記演算結果より求めた多項式の係数が零かどうかを前記零チェック回路により逐一判断して次数を求める処理と、を並列して実行する手段」を付加して請求項２に繰り上げる、
ｄ．特許明細書の請求項４を請求項３に繰り上げる、
ｅ．特許明細書の発明の詳細な説明を請求項の訂正に合わせて訂正する。
　　　　
　２．訂正の目的の適否、新規事項の有無及び拡張変更の存否
　前記ａ、ｂ、ｃの訂正事項は、特許請求の範囲の減縮を目的とするものであって、そして、前記ｃの訂正は、特許明細書に記載された事項の範囲内において構成を付加するものであるから新規事項の追加にも該当しない。
　また、前記ｄ、ｅの訂正事項は、明瞭でない記載の釈明を目的とするものであって、しかも、前記ｅの訂正は、特許明細書に記載された事項の範囲内において訂正するものであるから新規事項の追加にも該当しない。
　さらに、前記ａ、ｂ、ｃ、ｄ、ｅの訂正は、いずれも実質上特許請求の範囲を拡張し、又は変更するものでもない。
　　　　
　３．独立特許要件の適否
　以下、訂正明細書の請求項１乃至３に係る発明が特許出願の際独立して特許を受けることができるものか否かについて、当審が訂正拒絶理由通知において示した下記の引用刊行物に記載の発明に基づいて検討する。
　
　（Ａ）引用刊行物に記載の発明
　　刊行物１　　特開平１−２７６８２５号公報（甲第２号証）
　　刊行物２    特公平７−４０６７１号公報
　　刊行物３　　「実戦　誤り訂正技術」、（株）トリケップス、
　　　　　　　　平成５年１２月２４日発行、第１１５〜１２２頁、
　　　　　　　　“４．４ガロア体多項式演算回路”の項　
　　　
　（１）刊行物１〔特開平１−２７６８２５号公報〕に記載の事項
　「(1)ロングディスタンスコードの復号に際してユークリッドの互除法によりガロア体の元を係数とする誤り位置多項式と誤り評価多項式を求める誤り訂正復号回路において、上記係数を記憶するレジスタ（１，２）ごとに乗算器（９，１０）を設けたことを特徴とする誤り訂正復号回路。
　(2)次数の減少する多項式と次数の増大する多項式の係数をレジスタを共有して記憶することを特徴とする請求項(1)記載の誤り訂正復号回路。
　(3)演算パターンを記憶する次数フラグを各レジスタに付設し、このフラグの内容に基づき各レジスタ間の演算パターンや演算終了を判定するようにしたことを特徴とする請求項(2)記載の誤り訂正復号回路。」（公報第１頁第左下欄第６〜２０行）、
　「第５図はＫｕｎｎｇ等の提案によるシストリックアルゴリズムの処理手順のフローチャートを示すもので、図中αは多項式Ｂ（ｘ）の最高次係数、βは多項式Ａ（ｘ）の最高次係数を表している。またｔは誤り訂正可能なワード数、Ｙ（ｘ）は誤り位置多項式、Ｗ（ｘ）は誤り評価多項式、deg.は多項式の次数を表している。従来は、第５図におけるステップ〔502〕〜〔508〕のガロア体ＧＦの乗算を汎用のガロア演算ユニット（ＧＬＵ）を用いて実行していたため、処理の流れに沿ってシリアルに繰り返すことしかできず、処理に時間がかかり、誤り訂正の高速化には不向きであった。そこで本発明は誤り訂正復号回路の各ワードレジスタごとに専用の乗算器を設け、第５図のアルゴリズム中の次係数α，βと多項式Ａ，Ｂ，Ｌ，Ｍとの乗算、すなわち、α×Ａ（ｘ），α×Ｌ（ｘ），β×Ｂ（ｘ），β×Ｍ（ｘ）の各乗算を並列処理により１ステップで実行するようにしたものである。」（公報第３頁右上欄第１４行〜左下欄第１４行）、
　「第１図は上記原理に基づいて構成した本発明の誤り訂正復号回路の第１の実施例を示すもので、この実施例は第２図に示した単位回路、すなわちＡＭ用レジスタ１、ＢＬ用レジスタ２、ＡＭ用次数フラグ３、ＢＬ用次数フラグ４、４個のセレクタ５〜８、２個の乗算器９，１０、１個の加算機１１からなる単位回路を必要数並列に接続し、乗算処理を並列に行わせるようにしたものである。したがって、先ず、第２図の単位回路の動作を以下に説明する。第２図において、セレクタ５はＡＭ用次数フラグ３とＢＬ用次数フラグ４の値によって乗算器９と１０がＡＭ用レジスタ１およびＢＬ用レジスタ２の各内容ａｉ，ｂｊに対して係数α、βのいずれを乗算するかを判断する。」（公報第３頁右下欄第１６行〜第４頁左上欄第１０行）、
　「次に、セレクタ６，７によりＡＭ用次数フラグ３とＢＬ用次数フラグ４の一・不一致を判断し、加算処理を行うか否かを決定する。・・・そして加算器１１はセレクタ６，７から送られてきた上記α×ａｉまたはβ×ａｉとα×ｂｊまたはβ×ｂｊとの加算を行い、セレクタ８に送る。最後のセレクタ８は第１図の上部に配置されたステータスフラグ１２の内容を基に、上記(6)で得られた加算結果をＡＭ用レジスタ１またはＢＬ用レジスタ２のいずれかに格納する。（公報第４頁右上欄第３行〜左下欄第１１行）、
　「また、演算の終了条件は、例えば４ワード訂正の場合には、deg.Ａ＜４またはdeg.Ｂ＜４　である。従って第８図に示すように下位から数えて５ビット目の次数フラグが変化した時に演算終了とすればよい。以上の説明に基づいた第１図の実施例の動作のフローチャートを第３図(a)(b)に示す。ステップ〔１〕〜〔３〕は処理開始のための初期設定であり、・・・ステップ〔４〕〜〔６〕とステップ〔７〕〜〔９〕は各レジスタの先頭、すなわちＡＭ用レジスタ１とＢＬ用レジスタ２が”０”とならないように左シフトを繰り返す。そして、このレジスタのシフトに同期してＡＭ用次数フラグ３とＢＬ用次数フラグ４も左シフトする。ステップ〔１０〕は多項式Ａ，Ｂの次数を誤り訂正可能なワード数ｔと比較し、ユークリッド互除法の終了をチェックする。演算が終了した場合は、ステップ〔３２〕へ移行し、誤り位置多項式と誤り評価多項式の係数データを転送し、処理を終了する。」（公報第５頁左上欄第１６行〜左下欄第２行）、
　「ステップ〔１４〕〜〔１９〕は各レジスタ１０−９，２０−９の値に対して各フラグ３０−９，４０−９の値に従ってそれぞれ係数αまたはβを乗算する前述した(1)〜(4)の処理を実行する。・・・ステップ〔２４〕において、セレクタ６ｉは上記ステップで得られたａｉ＝α×（Ｒ.ＡＭｉの内容）またはβ×（Ｒ.ＡＭｉの内容）を加算器１１ｉに送り、また、セレクタ７ｉは上記ステップで得られたｂｉ＝α×（Ｒ.ＢＬｉの内容）またはβ×（Ｒ.ＢＬｉの内容）を加算器１１ｉに送る。そして、加算器１１ｉはセレクタ６，７から送られてきた値ａｉ，ｂｉ同士の加算を行い、加算値ｔｉ＝ａｉ＋ｂｉをセレクタ８に送る。ステップ〔２５〕〜〔３１〕では、・・・上記ステップで得られた加算値ｔｉ＝ａｉ＋ｂｉを該当するレジスタへ格納する。・・・上記処理が終了すると再びステップ〔４〕〔７〕の戻り、上記処理をステップ〔１０〕においてdeg.Ａ＜ｔまたはdeg.Ｂ＜ｔが検出されるまで繰り返し実行する。」（公報第５頁左下欄第７行〜第６頁右上欄第３行）。
　　　
　（２）刊行物２〔 特公平７−４０６７１号公報〕に記載の事項
　「【請求項１】受信されたリード・ソロモン符号の受信語からシンドローム多項式を求め、このシンドローム多項式からユークリッド互除アルゴリズムに基づいて誤り位置多項式および誤り数値多項式を求め、上記誤り位置多項式からチエンのアルゴリズムに基づいて誤り位置を求め、上記誤り数値多項式から誤り数値を求めることにより受信されたリード・ソロモン符号の所定数の誤りを訂正して復号するリード・ソロモン符号の復号器において、ベクトル表現のままガロア体上の演算を行なうガロア体演算手段と、上記ガロア体演算手段の出力であるガロア体上の剰余多項式の各係数を互除の度毎に順次切り換えて記憶する複数の汎用メモリと、上記ガロア体演算手段によりガロア体上の剰余多項式の係数を求める演算と同時にその演算結果の非零係数を検出する検出手段と、上記非零係数の最初の出現位置に対応する上記剰余多項式の次数を記憶するレジスタファイルと、最初に非零係数を検出した上記剰余多項式の次数を保持し、以降の上記レジスタファイルへの次数の記憶を禁止する次数ラッチ回路とを備え、上記複数の汎用メモリおよび上記レジスタファイルに記憶されたデータを基に順次ガロア体上の多項式の除算を行ない、その結果得られる剰余多項式が上記所定数から定まる所定の次数以下になるまで多項式除算を互除にて繰り返し、最終演算時の剰余を誤り数値多項式とし、互除の都度得られる商を基に誤り位置多項式を求めることを特長とするリード・ソロモン符号の復号器。」（公報第１頁第１欄第２行〜第２欄第１５行）、
　「また、剰余多項式を求める演算において剰余多項式の係数を求めると同時に、その係数が非零である最高次数を得る手段を設けているので、多項式演算処理が高速となる。」（公報第１２頁第２４欄第３２〜３５行）。
　　　　
　（３）刊行物３〔実戦　誤り訂正技術〕に記載の事項
　「ユークリッドアルゴリズムの特徴は、演算がすべてガロア体上の多項式演算に帰結されており、判断条件も多項式の次数で行うなど、理解しやすい点にあり、様々な回路構成が提案されている。ユークリッドアルゴリズムは、以下のガロア体多項式上の３式を実現すればよい。・・・・即ちユークリッドアルゴリズムを実現するには、ガロア体上の多項式除・剰余演算、多項式乗算・加算を実行するガロア体多項式演算回路を設計すればよい。図３４にガロア体上の多項式除・乗算回路例を示す。」（刊行物３の第１１５頁第１７〜２８行）、
　「〈ＧＬＵの動作〉ここでは、剰余多項式Ｒ（Ｚ）計算と共に次数degＲを求める方法について示す。次数は、多項式の係数を高次から調べて行き、非零の係数が現れた時点の次数が、その多項式の次数である。これを多項式除算・剰余多項式の演算中に行うため、以下のようにガロア体演算部と算術演算部で行う。」（刊行物３の第１２０頁第２８〜３２行）。
　　　　
　（Ｂ）訂正明細書の請求項１の発明について
　（１）訂正明細書の請求項１の発明は以下のとおりのものと認める。
　「ユークリッドアルゴリズムによる誤り訂正の演算処理において、ガロア体上の元を係数とする多項式の演算処理と、この演算結果より求めた多項式の係数が零かどうかを逐一判断して次数を求める処理と、を並列して実行することを特徴とする誤り訂正の演算処理方法。」
　　　
　（２）訂正明細書の請求項１の発明と刊行物１に記載の発明との対比
　訂正明細書の請求項１の発明と刊行物１に記載の発明とを対比すると、両者はいずれもユークリッドアルゴリズムによる誤り訂正の演算処理方法であって、刊行物１に記載の発明における、「ガロア体上の元を係数とする誤り位置多項式と誤り評価多項式を求めるために、次係数α，βと多項式Ａ，Ｂ，Ｌ，Ｍとの乗算、すなわち、α×Ａ（ｘ），α×Ｌ（ｘ），β×Ｂ（ｘ），β×Ｍ（ｘ）の各乗算及び加算の演算処理を実行すること」は、訂正明細書の請求項１の発明における、「ガロア体上の元を係数とする多項式の演算処理を実行すること」に相当する。
　また、刊行物１に記載の発明における「ステップ〔２４〕でｔｉ＝ａｉ＋ｂｉを求め、このｔｉについてステップ〔２５〕〜〔３１〕を経て、第１図に示す０検出回路と第３図のに示すステップ〔４〕および〔７〕に基づいて多項式Ｂ，Ａの最高次係数α，βが零かどうかを判断して最高次係数が零とならないようにシフトさせるとともに、ステップ〔１０〕でユークリッド互除法の終了をチェックする処理を繰り返し実行することによって、演算パターンを記憶する次数フラグの内容に基づき各レジスタ間の演算パターンや演算終了を判定して多項式の最高次係数を求める処理を実行すること」は、訂正明細書の請求項１の発明における「演算結果より求めた多項式の係数が零かどうかを逐一判断して次数を求める処理を実行すること」に相当する。なお、刊行物１に記載の発明におけるステップ〔４〕〜〔３１〕のフローチャートは、多項式の係数を求める演算処理と、多項式の最高次係数が零かどうか判断して次数を求める処理とを循環的に繰り返し実行するものであるから、訂正明細書の請求項１の発明と実質的に差異のないフローチャートといえる。
　そうすると、訂正明細書の請求項１の発明では、「ガロア体上の元を係数とする多項式の演算処理を実行すること」と「演算結果より求めた多項式の係数が零かどうかを逐一判断して次数を求める処理を実行すること」とを「並列して実行する」のに対して、刊行物１に記載の発明では、前記「演算処理を実行すること」と前記「次数を求める処理を実行すること」とを「並列して実行する」のかどうか明らかでない点で両者が相違するのみと認められる。
　　　　　　
　（３）相違点の検討判断
　ところで、ユークリッドアルゴリズムによる誤り訂正の演算処理において、「ガロア体上の元を係数とする多項式の演算処理を実行すること」と「演算結果より求めた多項式の係数が零かどうかを逐一判断して次数を求める処理を実行すること」とを「並列して実行する」技術は周知（例えば、前記刊行物２〔 特公平７−４０６７１号公報〕、前記刊行物３〔実戦　誤り訂正技術〕）である。
　そうすると、刊行物１に記載の発明において、前記周知技術を採用して、訂正明細書の請求項１の発明のようにすることは、当業者が容易に想到できるものと認められる。
　したがって、訂正明細書の請求項１の発明は、刊行物１に記載の発明に基づいて当業者が容易に発明をすることができたものと認められる。
　　　　
　（Ｃ）訂正明細書の請求項２の発明について
　（１）訂正明細書の請求項２の発明は以下のとおりのものと認める。
　「ユークリッドアルゴリズムにより誤り位置多項式と誤り評価多項式を求めるため、ガロア体上の元を係数とする２つの多項式の演算を多項式ごとに行う演算手段を備えた演算処理回路において、前記演算手段として、前記各多項式の係数が格納される複数のメモリと、各メモリから読み出された係数がラッチされる複数のレジスタと、各レジスタにラッチされた係数を多項式ごとに演算する複数の乗算器および加算器と、前記演算結果より求めた多項式の係数が零か否かを判断する零チェック回路とを備え、前記多項式の演算と、前記演算結果より求めた多項式の係数が零かどうかを前記零チェック回路により逐一判断して次数を求める処理と、を並列して実行する手段を備えることを特徴とする誤り訂正の演算処理回路。」
　　　
　（２）訂正明細書の請求項２の発明と刊行物１に記載の発明との対比
　訂正明細書の請求項２の発明と刊行物１に記載の発明とを対比すると、両者はいずれもユークリッドアルゴリズムにより誤り位置多項式と誤り評価多項式を求めるためガロア体上の元を係数とする２つの多項式の演算を多項式ごとに行う演算手段を備えた演算処理回路であって、刊行物１に記載の発明における、「ガロア体上の元を係数として記憶するレジスタ（１，２）」、「多項式Ａ，Ｂ，Ｌ，Ｍごとに演算する乗算器（９，１０）および加算器（１１）」、「第３図のフローチャートに示すステップ〔２４〕でｔｉ＝ａｉ＋ｂｉを求め、このｔｉについてステップ〔２５〕〜〔３１〕を経て、ステップ〔４〕および〔７〕に基づいて多項式Ｂ，Ａの最高次係数α，βが零か否かを判断する第１図に示す０検出回路」は、それぞれ、訂正明細書の請求項２の発明における、「ガロア体上の元を係数とする２つの多項式の係数が格納される複数のメモリとレジスタ」、「多項式ごとに演算する複数の乗算器および加算器」、「演算結果より求めた多項式の係数が零か否かを判断する零チェック回路」に相当する。
　そうすると、訂正明細書の請求項２の発明では、「ガロア体上の元を係数とする多項式の演算」と「演算結果より求めた多項式の係数が零かどうかを零チェック回路により逐一判断して次数を求める処理」とを「並列して実行する」のに対して、刊行物１に記載の発明では、前記「多項式の演算」と前記「次数を求める処理」とを「並列して実行する」のかどうか明らかでない点で両者が相違するのみと認められる。
　　　　　　
　（３）相違点の検討判断
　訂正明細書の請求項２の発明と刊行物１に記載の発明との前記相違点は、訂正明細書の請求項１の発明と刊行物１に記載の発明とを対比して、前記第２．３．（Ｂ）（２）に示した相違点と同様であるから、この相違点の判断も前記第２．３．（Ｂ）（３）においてしたものと同様というべきである。
　したがって、訂正明細書の請求項２の発明は、刊行物１に記載の発明に基づいて当業者が容易に発明をすることができたものと認められる。
　　　　
　（Ｄ）訂正明細書の請求項３の発明について
　（１）訂正明細書の請求項３の発明は以下のとおりのものと認める。
　「前記レジスタにラッチされた係数のうち、所要の次数の係数を選択するセレクタを備える請求項２に記載の誤り訂正の演算処理回路。」
　　　
　（２）訂正明細書の請求項３の発明と刊行物１に記載の発明との対比判断
　訂正明細書の請求項３の発明と刊行物１に記載の発明とを対比すると、前記第２．３．（Ｃ）（２）の訂正明細書の請求項２と刊行物１に記載の発明との対比に加えて、さらに、刊行物１に記載の発明における「次数フラグ（３，４）の値によって乗算器（９，１０）が係数を記憶するレジスタ（１，２）の各内容に対して、多項式Ｂ（ｘ）の最高次係数α、多項式Ａ（ｘ）の最高次係数βのいずれを乗算するかを選択するセレクタ５」が、訂正明細書の請求項３の発明における「所要の次数の係数を選択するセレクタ」に相当する。
　そうすると、訂正明細書の請求項３の発明と刊行物１に記載の発明との相違点は、訂正明細書の請求項２の発明と刊行物１に記載の発明とを対比した相違点、ひいては、訂正明細書の請求項１の発明と刊行物１に記載の発明とを対比した相違点と同様であるから、この相違点の判断も前記第２．３．（Ｂ）（３）において検討したものと同様というべきである。
　したがって、訂正明細書の請求項３の発明は、刊行物１に記載の発明に基づいて当業者が容易に発明をすることができたものと認められる。
　　　
　（Ｅ）まとめ
　以上のとおり、訂正明細書の請求項１乃至３に係る発明は、刊行物１に記載の発明に基づいて当業者が容易に発明をすることができたものと認められるから、特許出願の際独立して特許を受けることができないものである。
　　　　
　４．むすび
　よって、本件訂正明細書の請求項１乃至３に係る発明は、特許出願の際独立して特許を受けることができないものであるから、当該訂正は、特許法第１２０条の４第３項において準用する同第１２６条第４項の規定に適合しないので、当該訂正は認められない。
　　　　　　
第３．特許異議の申立について
　前記のように本件訂正は認められないから、特許第２９０７１３８号の請求項１乃至４の発明（以下、本件請求項１乃至４の発明という。）について、以下の引用刊行物に記載の発明に基づいて当業者が容易に発明をすることができたものか否か対比検討する。
　　　
　（Ａ）引用刊行物に記載の発明
　　刊行物１　　特開平１−２７６８２５号公報（甲第２号証）
　　刊行物２    特公平７−４０６７１号公報
　　刊行物３　　「実戦　誤り訂正技術」、（株）トリケップス、
　　　　　　　　平成５年１２月２４日発行、第１１５〜１２２頁、
　　　　　　　　“４．４ガロア体多項式演算回路”の項　
　　刊行物４　　特開平６−１６４４２１号公報（甲第１号証）
　　　
　（１）刊行物１〔特開平１−２７６８２５号公報〕に記載の事項
　前記第２．３．（Ａ）（１）において摘示した内容を援用する。
　　　　
　（２）刊行物２〔 特公平７−４０６７１号公報〕に記載の事項
　前記第２．３．（Ａ）（２）において摘示した内容を援用する。
　　　　
　（３）刊行物３〔実戦　誤り訂正技術〕に記載の事項
　前記第２．３．（Ａ）（３）において摘示した内容を援用する。
　　　　　
　（４）刊行物４〔特開平６−１６４４２１号公報〕に記載の事項
　「【請求項１】誤り位置多項式と誤り数値多項式を計算して誤り訂正操作を行う誤り訂正復号装置において、誤り数値多項式を計算するための多項式の係数を記憶する第１の係数記憶手段と、上記第１の記憶手段に係数が記憶されている多項式の次数を記憶するための次数記憶手段と、ユークリッドアルゴリズム終了判定の次数を保持するための終了次数記憶手段と、上記終了次数記憶手段の内容と上記次数記憶手段の内容を比較する比較手段と、上記第１の係数記憶手段から出力された内容に対しガロア体上の乗算を施す第１の乗算手段と、上記第１の係数記憶手段から出力された内容に対しガロア体上の逆元を生成する逆元生成手段と、誤り位置多項式を計算するための多項式の係数を記憶する第２の係数記憶手段と、上記第２の係数記憶手段から出力された内容に対しガロア体上の乗算を施す第２の乗算手段と、上記第１、第２の係数記憶手段に対して外部から入力される値と記憶している値を加算する加算手段と、上記第１、第２の係数記憶手段に対して入力アドレスを生成する入力アドレス生成手段と、上記第１、第２の係数記憶手段に対して出力アドレスを生成する出力アドレス生成手段と、演算動作を順次制御を行うための制御信号を生成する制御信号生成手段を備えたことを特徴とする誤り訂正復号装置。」（公報第２頁第１欄第２〜２４行）、
　「【００２５】【課題を解決するための手段】この発明に係る誤り訂正復号装置は、誤り位置多項式生成のための乗算手段と誤り数値多項式生成のための乗算手段をそれぞれ別々に備えたものである。」（公報第３頁第４欄第２７〜３２行）、
　「【００３０】【作用】この発明における誤り訂正復号装置は、ガロア体の乗算手段を２個用いて、並列に誤り位置多項式と誤り数値多項式を別々に計算させることにより、誤り位置多項式と誤り数値多項式の生成動作が高速に行える。」（公報第４頁第５欄第２２〜２６行）、
　「【００３５】【実施例】実施例１．以下、この発明の一実施例を図について説明する。図１は誤り訂正復号装置における誤り位置多項式および誤り数値多項式生成手段のブロック構成図である。図１において、１は誤り数値多項式を計算するための２つの多項式の係数を記憶するための係数記憶手段、２は誤り位置多項式を計算するための２つの多項式の係数を記憶するための係数記憶手段、３，４はガロア体上の乗算を行う乗算手段、５は係数記憶手段１の出力に対してガロア体上の逆元を出力する逆元ＲＯＭ、６はセレクタ、７は演算の途中結果を一時的に記憶するための記憶手段、８は係数記憶手段１および係数記憶手段２の出力アドレスを生成するための出力アドレス生成手段であり、係数記憶手段１および係数記憶手段２に対して同一のアドレスを生成する。」（公報第４頁第５欄第４７行〜第６欄第１２行）、
　「【００５０】次に、出力アドレス生成手段８において、切り替え手段１２によってロードされた次数記憶手段１０の内容にｄを加算する。一方、入力アドレス生成手段９には次数記憶手段１１の内容をロードする。係数記憶手段１，２においてそれぞれ出力アドレス生成手段８のポイントする内容を出力し、その出力内容に対しそれぞれガロア体上の乗算手段３，４において記憶手段７の内容との乗算を行う。　そして、その結果に対し、それぞれ入力アドレス生成手段９のポイントする値を加算して、ラッチする。」（公報第５頁第８欄第３９〜４８行）、
　「【００６８】【発明の効果】以上のように、この発明によれば、誤り位置多項式と誤り数値多項式を得るための乗算器をそれぞれ配置して、それらの乗算器が同時に動作するように構成したので、高速に誤り位置多項式と誤り数値多項式が計算できる誤り訂正復号装置が得られる。」（公報第７頁第１１欄第２６〜３１行）。
　　　
　（Ｂ）本件請求項１の発明について
　（１）本件請求項１の発明は以下のとおりのものと認める。
　「ユークリッドアルゴリズムにより誤り位置多項式と誤り評価多項式を求める演算処理において、ガロア体上の元を係数とする２つの多項式の演算を同時に実行することを特徴とする誤り訂正の演算処理方法。」
　　　
　（２）本件請求項１の発明と刊行物４に記載の発明との対比判断
　本件請求項１の発明と刊行物４に記載の発明とを対比すると、両者はいずれもユークリッドアルゴリズムによる誤り訂正の演算処理方法であって、刊行物４に記載の発明における、「誤り位置多項式」、「誤り数値多項式」は、それぞれ、本件請求項１の発明における、「誤り位置多項式」、「誤り数値多項式」に相当し、また、刊行物４に記載の発明における、「ガロア体上の元を係数とする２つの多項式を得るための乗算器をそれぞれ配置して、同時に動作するように構成すること」は、本件請求項１の発明における「ガロア体上の元を係数とする２つの多項式の演算を同時に実行すること」に相当する。
　したがって、本件請求項１の発明は、刊行物４に記載の発明に基づいて当業者が容易に発明をすることができたものと認められる。
　　　
　（Ｃ）本件請求項２の発明について
　（１）本件請求項２の発明は以下のとおりのものと認める。
　「ユークリッドアルゴリズムによる誤り訂正の演算処理において、ガロア体上の元を係数とする多項式の演算処理と、この演算結果から多項式の係数が零かどうかを逐一判断して次数を求める処理を並列して実行することを特徴とする誤り訂正の演算処理方法。」
　　　
　（２）本件請求項２の発明と刊行物１に記載の発明との対比判断
　本件請求項２の発明は、訂正明細書の請求項１の発明と実質的に相違しないから、本件請求項２の発明と刊行物１に記載の発明との相違点は、前記第２．３．（Ｂ）（２）において訂正明細書の請求項１の発明と刊行物１に記載の発明とを対比した相違点と同様であるから、この相違点の判断も前記第２．３．（Ｂ）（３）においてしたものと同様というべきである。
　したがって、本件請求項２の発明は、刊行物１に記載の発明に基づいて当業者が容易に発明をすることができたものと認められる。
　　　　
　（Ｄ）本件請求項３の発明について
　（１）本件請求項３の発明は以下のとおりのものと認める。
　「ユークリッドアルゴリズムにより誤り位置多項式と誤り評価多項式を求める演算処理回路において、ガロア体上の元を係数とする２つの多項式の演算を多項式ごとに行う演算手段を備えており、前記演算手段として、前記各多項式の係数が格納される複数のメモリと、各メモリから読み出された係数がラッチされる複数のレジスタと、各レジスタにラッチされた係数を多項式ごとに演算する複数の乗算器および加算器と、演算によって得られた多項式の係数が零か否かを判断する零チェック回路とを備えることを特徴とする誤り訂正の演算処理回路。」
　　　
　（２）本件請求項３の発明と刊行物１に記載の発明との対比判断
　本件請求項３の発明と刊行物１に記載の発明とを対比すると、両者はいずれもユークリッドアルゴリズムにより誤り位置多項式と誤り評価多項式を求める演算処理回路であって、刊行物１に記載の発明における、「ガロア体上の元を係数として記憶するレジスタ（１，２）」、「多項式Ａ，Ｂ，Ｌ，Ｍごとに演算する乗算器（９，１０）および加算器（１１）」、「第３図のフローチャートに示すステップ〔２４〕でｔｉ＝ａｉ＋ｂｉを求め、このｔｉについてステップ〔２５〕〜〔３１〕を経て、ステップ〔４〕および〔７〕に基づいて多項式Ｂ，Ａの最高次係数α，βが零か否かを判断する第１図に示す０検出回路」は、それぞれ、本件請求項３の発明における、「ガロア体上の元を係数とする２つの多項式の係数が格納される複数のメモリとレジスタ」、「多項式ごとに演算する複数の乗算器および加算器」、「演算によって得られた多項式の係数が零か否かを判断する零チェック回路」に相当する。
　したがって、本件請求項３の発明は、刊行物１に記載の発明に基づいて当業者が容易に発明をすることができたものと認められる。
　　　　
　（Ｅ）本件請求項４の発明について
　（１）本件請求項４の発明は以下のとおりのものと認める。
　「前記レジスタにラッチされた係数のうち、所要の次数の係数を選択するセレクタを備える請求項３に記載の誤り訂正の演算処理回路。」
　（２）本件請求項４の発明と刊行物１に記載の発明との対比判断
　本件請求項４の発明と刊行物１に記載の発明とを対比すると、前記第３．（Ｄ）（２）の本件請求項３と刊行物１に記載の発明との対比に加えて、刊行物１に記載の発明における「次数フラグ（３，４）の値によって乗算器（９，１０）が係数を記憶するレジスタ（１，２）の各内容に対して、多項式Ｂ（ｘ）の最高次係数α、多項式Ａ（ｘ）の最高次係数βのいずれを乗算するかを選択するセレクタ５」が、本件請求項４の発明における「所要の次数の係数を選択するセレクタ」に相当する。
　したがって、本件請求項４の発明は、刊行物１に記載の発明に基づいて当業者が容易に発明をすることができたものと認められる。
　　　　
　（Ｆ）むすび
　以上のとおり、本件請求項１の発明は刊行物４に記載の発明に基づいて当業者が容易に発明をすることができたものであり、また、本件請求項２乃至４の発明は刊行物１に記載の発明に基づいて当業者が容易に発明をすることができたものであるから、本件請求項１乃至４の発明についての特許は特許法第２９条第２項の規定に違反してされたものである。
　したがって、本件請求項１乃至４の発明についての特許は、特許法第１１３条第２号に該当し、取り消されるべきものである。
　よって、結論のとおり決定する。
【異議決定日】
平成１２年１２月５日（２０００．１２．５）