(57)【要約】ブロードサイド９０°マイクロ波カプラは、均質な誘電体媒質内の３層の金属層により構成される。カプラは、電磁結合するようにお互いの表面上に配置された２つの導電体ストリップを有する多層構造内に構成される。結合された導電体ストリップ下方の第３の金属層から形成されるグランドプレーンは、導電体ストリップから一定間隔で分離されるように、開口を有している。２つの導電体ストリップは誘電体材料に完全に埋め込まれている。カプラの物理的寸法は、低反射、高アイソレーション及びカプラの出力ポートの位相バランスを保持しつつ所望の結合係数を実現するように定められる。【選択図】図２
2008509610.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ実質的に平行な導電体ストリップ平面として配置された第１導電体ストリップと第２導電体ストリップとを有する一対の電磁結合された導電体と、
前記平行な導電体ストリップ平面と実質的に平行な平面に設けられたグランドプレーンであって、前記第１導電体ストリップは前記グランドプレーンに近接しており、前記第２導電体ストリップは前記グランドプレーンから離れており、前記第１導電体ストリップと基板との間に設けられたグランドプレーンと、
前記第１導電体ストリップと前記第２導電体ストリップとを完全に埋め込む誘電体材料と、を具備し、
前記グランドプレーンは、前記第１導電体ストリップ及び前記第２導電体ストリップの下方が開口しており、前記一対の電磁結合された導電体のそれぞれ横方向に最も離れた端部からそれぞれの間隔をもって横方向に分離している前記基板上のブロードサイドマイクロ波カプラ。
【請求項２】
前記グランドプレーンは前記誘電体材料内に完全に埋め込まれている請求項１記載のブロードサイドマイクロ波カプラ。
【請求項３】
前記誘電体材料は、前記一対の電磁結合した導電体を均質な材料が囲むような厚さを有する請求項１記載のブロードサイドマイクロ波カプラ。
【請求項４】
前記一対の電磁結合導電体は、直線状である請求項１記載のブロードサイドマイクロ波カプラ。
【請求項５】
前記一対の電磁結合導電体は、屈曲配置された請求項１記載のブロードサイドマイクロ波カプラ。
【請求項６】
前記第１導電体ストリップ及び前記第２導電体ストリップは、互いに重なっている請求項１記載のブロードサイドマイクロ波カプラ。
【請求項７】
前記第１導電体ストリップ及び前記第２導電体ストリップはお互いに中心が一致するように配置されている請求項６記載のブロードサイドマイクロ波カプラ。
【請求項８】
前記誘電体材料は複数の誘電体材料の層を含む請求項１記載のブロードサイドマイクロ波カプラ。
【請求項９】
前記誘電性材料は、前記基板上に能動素子を作製するために前記基板と前記グランドプレーンとの間に形成された誘電体層を含む請求項１記載のブロードサイドマイクロ波カプラ。
【請求項１０】
入力ポート、ダイレクト出力ポート及び結合出力ポートを有し、基板に支持されたブロードサイド９０°マイクロ波カプラに位相バランスを提供する方法であって、
前記入力ポートに信号が印加されたとき、前記ダイレクト出力ポート及び前記結合出力ポートの間が直交位相となるべき一対の導電体であって、それぞれ実質的に平行な導電体ストリップ平面内に配置された第１導電体ストリップ及び第２導電体ストリップを有する電磁結合した一対の導電体を設けるステップと、
前記第１導電体ストリップをグランドプレーンに近接し、前記第２導電体ストリップを前記グランドプレーンから離し、前記グランドプレーンを前記第１導電体ストリップと前記基板との間となるように、前記グランドプレーンを前記平行導電体ストリップ平面と実施的に平行な平面内に設けるステップと、
前記第１導電体ストリップ及び前記第２導電体ストリップを誘電体材料内に完全に埋め込むステップと、
前記第１導電体ストリップ及び前記第２導電体ストリップ下方の前記グランドプレーンに、前記一対の電磁結合された導電体のそれぞれ横方向に最も離れた端部からそれぞれの間隔をもって横方向に分離するように開口を設けるステップと、
を有する方法。
【請求項１１】
前記グランドプレーンを前記誘電体材料に完全に埋め込むステップをさらに有する請求項１０記載の方法。
【請求項１２】
前記誘電体材料は、前記一対の電磁結合した導電体を均質な材料が囲むような厚さを有する請求項１０記載の方法。
【請求項１３】
前記一対の電磁結合導電体は、直線状である請求項１０記載の方法。
【請求項１４】
前記一対の電磁結合導電体は、屈曲配置された請求項１０記載の方法。
【請求項１５】
前記第１導電体ストリップ及び前記第２導電体ストリップを互いに重ねるステップをさらに有する請求項１０記載の方法。
【請求項１６】
前記第１導電体ストリップ及び前記第２導電体ストリップはお互いに中心が一致するように配置するステップをさらに有するる請求項１５記載の方法。
【請求項１７】
前記誘電体材料は誘電体材料の層を含む請求項１０記載の方法。
【請求項１８】
前記誘電性材料は、前記グランドプレーンと前記基板上に能動素子を作製するための前記基板との間に形成された誘電体層を含む請求項１０記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波カプラに関し、特に多層技術を用い形成されたミリ波カプラに関する。
【背景技術】
【０００２】
９０°結合度３ｄＢカプラは、モノリシック  マイクロ波  集積回路（ＭＭＩＣ）のキーデバイスの１つである。このカプラは、一般的に、周波数変換、バランスアンプや変調器の設計に用いられる。プレーナマイクロストリップを用いたＭＭＩＣに９０°カプラを用いるにはほとんど選択肢がなく、９０°カプラは、一般的にラングカプラやブランチラインカプラにより実現される。これらは大きなサイズであるため、上記カプラは、重要でありＭＭＩＣのコスト削減の妨げになっている。
【０００３】
最近、多層または３次元ＭＭＩＣ技術を導入し、薄い誘電体層で分離され、誘電体層それぞれの表面上の伝送線路を用いて形成されたブロードサイドカプラの開発が可能となった。ブロードサイドカプラは多層であるため、全体サイズを最小化するため、薄いフィルムの伝送線路を折り曲げることができる。
【０００４】
いくつかのブロードサイドカプラの構成が以下の文献に提案されている。日本特許第４０５０３７２１３号公報、アイ．トヨダ他には、異なる層上の２つの導電体ストリップと導電体ストリップ下のグランド金属とを有するブロードサイドカプラが提案されている。このブロードサイドカプラの詳細は、１９９２年ＩＥＥＥ発行の「多層ＭＭＩＣブランチラインカプラ及びブロードサイドカプラ」の７９−９２ページ（「Multilayer MMIC branch-linecoupler and broad-side coupler」 Microwave and Millimeter-Wave Monolithic Circuit Symposium, 1992. Digest of papers, IEEE 1992）にも記載されている。
【０００５】
提案された配置は結合度３ｄＢ結合を可能とするものの、２つの導電体ストリップとグランドとのポリイミド層厚の最適化が要求され、このため設計許容性がほとんどなくなる。このカプラの設計は、一般に電磁シミュレーションソフトウエアを用い行われ、典型的には最適な性能を得るため何回かの最適化が必要となる。その上、結合係数の制御は限られ、結合度３ｄＢ結合は、グランドプレーンとそれぞれの導電体ストリップとのポリイミド層厚の比がある特殊な値となったときのみ実現される。この場合、グランドプレーンが導電体ストリップに近いため挿入損失は極めて高くなる（〜２ｄＢ）。加えて、導電体ストリップに近いグランドプレーンのため、出力結合ポートと出力ダイレクトポートとの間のアイソレーションは−１５ｄＢとなってしまう。
【０００６】
１９９４年に、マニエイらは新しいブロードサイドオフセットカプラを作製した。このデバイスは、第１金属層に形成されたコプレーナ導波路（ＣＰＷ）と第１金属層上の第２金属層のマイクロストリップ（ＭＳ）ラインとで構成される。５μｍ厚のポリイミド層が２つの金属層を分離している。
【０００７】
この構造の結合は、ＣＰＷライン上のＭＳラインのオフセット間隔を用い−３ｄＢから−３０ｄＢの範囲に制御される。しかしながら、下層のＣＰＷのため、カプラの特性寸法は大きく、ラインは曲折し折りたためそうにはない。
【０００８】
１９９６年に、エム．エンゲルス及びアール．エッチ．ジャンセンは、図１に示す３層の金属層を用いたブロードサイドカプラ（「擬理想カプラ」と呼ぶ）の実現を提案した。第１導電体ストリップ１２０が第１誘電体層１５０上に形成されている。第２導電体ストリップ１１０が第２誘電体層１４０上に形成されている。グランドプレーン１３１及び１３２がその間に隙間を有するように第２誘電体層１５０と基板１６０との間に形成されている。アイ．トヨダらが提案したカプラと同じ方法により、グランドプレーンが基板の上面に設置されており、これにより背面プロセスが不要となる。
【０００９】
導電体ストリップを囲む材料の違いにより、提案された配置の解析には、異質媒体中の非対称結合ラインの解析が適用される。特性寸法（全てｈ２で規格化したｗ１、ｗ２、Ｓ、Ｓｇｍｄ及びｈ１）は、よく知られた異質媒体中のモードパラメータ方程式の解法により導くことができる。
【００１０】
異質媒体中のモードパラメータ関係の前提条件を満足するため、自由度を加えることを目的に、２つの導電体ストリップ下のグランドプレーンは、大きい方の導電体ストリップから間隔Ｓｇｎｄをもって開口している。
【００１１】
エム．エンゲルス及びアール．エッチ．ジャンセンは提案したコンセプトを実験的には確かめていない。しかしながら、周波数分散と損失とを無視し、膜厚が０の導電体ストリップを仮定した擬スタティック解析を用いることにより、入出力反射及びアイソレーションに関し可能性のある理想的な性能が実現できることを示している。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
この結果は特に魅力的である。しかしながら、直交カプラを有するほとんどのＭＭＩＣの設計のためには、位相及び振幅のバランスを他の特性より優先することとなる。例えば、位相及び振幅のアンバランスの劣化は直交アップコンバータのＬＯ抑圧比に劇的な影響を与える。
【００１３】
エム．エンゲルス及びラール．エッチ．ジャンセンが提案したブロードサイドカプラにおいては、結合ポートとダイレクトポートとの間の理想的な直交を実現することはできない。位相のアンバランスは周波数に対し線形的に悪化する。ミリ波周波数では、位相アンバランスは、重要であり前記ブロードサアイドカプラ使用の大きな制限となりうる。
【００１４】
エム．エンゲルス及びアール．エッチ．ジャンセンは、導電体ストリップの１つ内の両ポートに伝送線路を接続することにより位相分散を補償することを提案した。しかしながら、これは、振幅のアンバランスの劣化とカプラの大型化の原因となる。
【００１５】
このため、本発明は上記従来例の制限を克服することを目的とする。
【課題を解決するための手段】
【００１６】
基板に支持された３次元擬コプレーナブロードサイドカプラが提供される。電磁的に結合された１対の導電体は、それぞれ実質的に平行な導電体ストリップ平面に配置された第１導電体ストリップと第２伝導性ストリップとを有する。グランドプレーンは、前記平行な導電体ストリップ平面に実質的に平行な平面に設けられている。前記第１導電体ストリップは前記グランドプレーンに近接しており、前記第２導電体ストリップは前記グランドプレーンから離れている。前記グランドプレーンは前記第１導電体ストリップと前記基板との間にある。前記グランドプレーンは、前記第１導電体ストリップ及び前記第２導電体ストリップの下が開口しており、前記一対の電磁結合された導電体のそれぞれ横方向に最も離れた端部からそれぞれの間隔をもって横方向に分離している。誘電体材料が前記第１導電体ストリップ及び第２導電体ストリップを完全に埋め込んでいる。
【００１７】
好ましい実施形態においては、前記グランドプレーンは前記誘電体材料に完全に埋め込まれている。
他の好ましい実施形態においては、前記誘電体材料は前記一対の電磁結合した導電体を囲む材料の同質性を確保する膜厚を有している。
さらに好ましい実施態様においては、前記一対の電磁結合した導電体は直線状でもよいし、屈曲して配置されていてもよい。
さらに好ましい実施態様においては、前記第１導電体ストリップ及び前記第２導電体ストリップはお互いに重なっている。
さらに好ましい実施態様においては、前記第１導電体ストリップ及び前記第２導電体ストリップはお互いの中心が一致するように配置されていてもよい。
さらに好ましい実施態様においては、前記誘電体材料は誘電体材料の層を含んでいる。
他の好ましい実施態様においては、前記誘電体材料は前記グランドプレーンと能動素子を形成するための前記基板との間に形成された誘電体層を含んでいる。
【発明を実施するための最良の形態】
【００１８】
まず、図２を参照に、本発明に関し、多層カプラは、導電性材料のグランドプレーン２３１、２３２の両方の上方の導電性材料の導電体ストリップ２２０と電磁結合された導電性材料（例えば金属）の導電体ストリップ２１０から構成されてなる。グランドプレーン２３１、２３２は、基板２８０上に形成された中間誘電体層２７０の表面に設けることができ、または、基板２８０上に直接設けることができる（例えば、この場合、誘電体層２７０は存在しない）。中間誘電体層２７０を挿入すると、ＭＭＩＣ技術を用いた場合、カプラ特性に影響することなく、基板２８０上のグランドプレーン２３１、２３２の下に能動素子を形成することができる。
【００１９】
基板２８０及び基板２８０上に最終的に形成される能動素子からカプラ性能を保護するため、グランドプレーン２３１、２３２は、カプラ導電体ストリップ２１０、２２０の下に設けられる。これにより、基板の厚さ及び特性は、カプラ性能に対し無視でき、本発明の実施態様によれば、どのような能動素子技術であっても能動素子を集積化することができる。
【００２０】
グランドプレーン２３１、２３２はカプラ下が開口しており、導電体ストリップ２１０、２２０から間隔Ｓｇｎｄを介し横方向に分離されている。グランドプレーン２３１、２３２の開口は、グランドへの損失を削減し、導電体ストリップ２１０、２２０間の結合を改善し、カプラのアイソレーション特性を改善する。
【００２１】
さらに、図２を参照に、２つの導電体ストリップ２１０、２２０の他方に対する及びグランドプレーン２３１、２３２に対する固定位置において、Ｓｇｎｄが無限大となったとき、最大結合及び最適なアイソレーションとなる。上部誘電体層２４０の影響をも組み合わせると、カプラの下のグランドプレーン２３１、２３２の開口は、導電体ストリップ２１０、２２０周辺の媒質を均質に形成させる。
【００２２】
幅ｗ１を有する第１導電体ストリップ２２０はグランドプレーン２３１、２３２から縦方向に距離ｈ１を介し、誘電体層２６０の表面上に形成されている。幅ｗ２を有する第２導電体ストリップ２１０は第１導電体ストリップ２２０上の誘電体層２５０の表面上に、グランドプレーン２３１、２３２から縦方向に距離ｈ２を介し形成されている。最後に、誘電体層２４０は第２導電体ストリップ２１０を被覆するために用いられ、これにより、両導電体ストリップ２１０、２２０はそれぞれの誘電体層２４０、２５０、２６０の中に完全に埋め込まれる。導電体ストリップ２１０、２２０を囲む媒質を均質とするため、同じ導電性材料が誘電体層２４０、２５０、２６０、２７０に用いられる。
【００２３】
同じ誘電体材料内に導電体ストリップ２１０、２２０が完全に埋め込まれることにより、導電体ストリップ２１０、２２０を介した信号の位相分散が抑制される。上部誘電体層２４０とグランドプレーン２３１、２３２の開口との組み合わせは、カブラの導電体ストリップの周辺に十分な均質性をもたらし、カプラが設計された中心周波数において、１／４波長カプラの結合ポートとダイレクトポートとの間の９０度位相差を実現することができる。上部誘電体層２４０はカプラのアイソレーション及びトランスミッション特性に顕著には影響しない。
【００２４】
さらに、図２を参照に、導電体ストリップ２１０、２２０間の重なりは本発明の他の実施形態を構成する。互いに離れることにより導電体ストリップ２１０、２２０間の重なりが減少すると、結合レベルは低減する。
【００２５】
さて、図３を参照に、導電体ストリップ２１０、２２０が完全に重なり、互いに中心が一致するようにｈ１、ｈ２及びＳｇｎｄを固定したとき、最大結合が実現できる。導電体ストリップ２１０、２２０間の重なりは、カプラの入出力リターン損失に顕著な影響を及ぼすことなく、結合係数を調整することを可能とする。
【００２６】
さらに、本発明の実施形態に関し、図４に示すように、導電体ストリップ４１０、４２０は直線状に形成することができる。また、図５のように、カプラの面積及びコストを削減するため、導電体ストリップ５１０、５２０は屈曲配置することができる。
【００２７】
図６は、図４に関し直線状でお互いに中心が重なる２つの導電体ストリップ４１０、４２０を有する製作された３次元擬コプレーナブロードサイドカプラの上面写真である。カプラは、ダイレクトトランスミッション、結合トランスミション及び出力ポート間のアイソレーションをそれぞれ評価するため３つのテストパターンが作製される。測定しないポートはグランドプレーン６７０に対し５０Ω抵抗６１０、６２０、６３０、６４０、６５０、６６０で終端される。グランドプレーン６７０、５０Ω抵抗６１０から６６０及び伝導電体ストリップ４１０、４２０間の接続は、誘電体層を貫通する小さいバイアホールにより行われる。グランドプレーン６７０には、大きい方の導電体ストリップから間隔Ｓｇｎｄ＝５μｍを介し導電体ストリップ４１０、４２０周辺に開口される。グランドプレーン６７０の膜厚は１μｍである。図４に関し、カプラを支持するために用いられる基板２８０は、膜厚が２５０μｍの砒化ガリウム半導電体材料から構成することができる。グランドプレーン６７０は、基板２８０の表面上に設けられた膜厚が１μｍの界面誘電体層２７０上に形成される。さらに、図４に関し、第１導電体ストリップ４２０は幅ｗ１＝１０μｍ及び膜厚が１μｍであり、膜厚ｈ１＝５μｍの誘電体層２６０の表面上に設けられる。第２導電体ストリップ４１０は幅ｗ２＝９μｍ及び膜厚が２μｍであり、膜厚ｈ２＝２．５μｍの誘電体層２５０の表面上に形成される。導電体ストリップが厚いと導電性材料（例えば金属）のシート抵抗は低くなり、これにより、導電体ストリップの挿入損失が低くなる。そうでなければ、導電体ストリップ４１０、４２０またはグランドプレーン６７０の膜厚は、本発明の各実施形態の他の性能特性に影響する。最後に、第２導電体ストリップ４１０は、膜厚が３μｍの誘電体層２４０により被覆される。本発明に関し、全ての誘電体層２４０、２５０、２６０、２７０は、同じ誘電体材料で構成される。この誘電体材料は、例えば比誘電率εｒ＝３．５を有するポリイミドとすることができる。導電体ストリップ４１０及び４２０並びにグランドプレーン６７０を形成するために用いられる導電性材料は金とすることができる。
【００２８】
図７は、図５で示したようにお互いに中心が一致し屈曲配置された導電体ストリップ５１０、５２０を有する本発明に係る製作された１／４波長３次元擬コプレーナブロードサイドカプラの上面写真である。図７の４波長３次元擬コプレーナブロードサイドカプラを作製するために用いる技術は、図６のカプラと同じである。カプラは、直接トランスミッション、結合トランスミッション及び出力ポート間のアイソレーションをそれぞれ評価するため３つのテストパターンが作製された。図６のカプラと同じ方法により、測定されない出力ポートは、グランドプレーン７７０に対し５０Ω抵抗７１０、７２０、７３０、７４０、７５０、７６０で終端される。グランドプレーン７７０、５０Ω抵抗７１０から７６０及び導電体ストリップ５１０、５２０の間の接続は、誘電体層を貫通する小さいビアホールにより形成される。
【００２９】
図８は、グランドプレーンの開口がダイレクトポートと結合ポートとの間のアイソレーション特性に及ぼす影響を図示している。電磁界シミュレーションした構造は、中心周波数ｆ０＝２２ＧＨｚで動作するように設計され製作された本発明に係る図２の３次元擬コプレーナブロードサイドカプラと同じ物理的寸法を有している。幅ｗ１＝１０μｍを有する第１導電体ストリップ４２０は、膜厚ｈ１＝５μｍの誘電体層２６０の表面上に形成される。幅ｗ２＝９μｍを有する第２誘電体層２５０は、膜厚ｈ２＝２．５μｍの誘電体層２５０の表面上に形成される。電磁界シミュレーションにおいて、全ての導電性材料（例えば金属）は膜厚が０と仮定される。基板２８０は膜厚が２５０μｍの砒化ガリウムから構成される。基板２８０の表面上でグランドプレーン６８０の下方に、膜厚が１μｍの誘電体層２７０が形成される。全ての誘電体層は、比誘電率係数εｒ＝３．５を有するポリイミドが用いられる。膜厚が３μｍの上部誘電体層２４０で導電体ストリップ下方のグランドプレーン６７０が開口を有さない場合の曲線において、シミュレーションされたカプラのアイソレーション特性は悪い。膜厚が３μｍの上部誘電体層２４０でグランドプレーン６７０が大きい方の導電体ストリップから間隔Ｓｇｎｄ＝５μｍを介し開口する場合の曲線は、アイソレーション特性の顕著な改善がみられる。グランドプレーン６７０が間隔Ｓｇｎｄ＝５μｍを介し導電体ストリップ周辺に開口され誘電体層２４０が除去された場合の曲線において、アイソレーション特性の顕著な劣化はなく、上部層２４０のカプラのアイソレーション特性への影響はほとんどないことが確認される。最後に、導電体ストリップ周辺のグランドプレーン６７０のＳｇｎｄ＝１０μｍと大きい開口で、膜厚が３μｍのままの上部誘電体層２４０の場合の曲線から、アイソレーション特性の改善が確認される。
【００３０】
図９Ａから図９Ｄは、グランドプレートの開口のダイレクトポートと結合ポートとの間のカプラのトランスミッション特性への影響を図示している。電磁界シミュレーションした構造は、中心周波数ｆ０＝２２ＧＨｚで動作するように設計され製作された本発明に係る図６の３次元擬コプレーナブロードサイドカプラと同じ物理的寸法を有している。幅ｗ１＝１０μｍを有する第１導電体ストリップ４２０は、膜厚ｈ１＝５μｍの誘電体層２６０の表面上に形成される。幅ｗ２＝９μｍを有する第２誘電体層２５０は、膜厚ｈ２＝２．５μｍの誘電体層２５０の表面上に形成される。電磁界シミュレーションにおいて、全ての導電性材料（例えば金属）は膜厚が０と仮定される。基板２８０は膜厚が２５０μｍの砒化ガリウムである。基板２８０の表面上でグランドプレーン６８０の下に、膜厚が１μｍの誘電体層２７０が形成される。全ての誘電体層は、比誘電率係数εｒ＝３．５を有するポリイミドが用いられる。図９Ａは、膜厚が３μｍの上部誘電体層２４０で導電体ストリップ下のグランドプレーン６７０が開口を有さない場合についてシミュレーションされたブロードサイドカプラの結合及びダイレクトトランスミッションを示している。図９Ｂ及び図９Ｃは、開口がそれぞれ間隔Ｓｇｎｄ＝５μｍ及び拡大された間隔Ｓｇｎｄ＝１０μｍを有しグランドプレート６７０を貫通し設けられたときの、シミュレーションされたブロードサイドカプラの結合及びダイレクトトランスミッションを示している。図９Ａと比較し、グランドプレーン開口が拡大すると、ダイレクトポートと結合ポートとの間の結合が増大している。２つの導電体ストリップの重なりを調整することにより、他の特性にほとんど影響することなく、結合を調整することができる。図９Ｂに比較し図９Ｄにみられるように、上部誘電体層２４０のダイレクト及び結合トランスミッション特性に及ぼす影響はほとんどない。
【００３１】
図１０は、上部誘電体層２４０が本発明に係る位相差特性に与える影響を図示している。電磁界シミュレーションした構造は、中心周波数ｆ０＝２２ＧＨｚで動作するように設計された図８及び図９Ａから９Ｄにおいてシミュレーションされた構造と同じである。上部誘電体層２４０の膜厚のみを変化させている。開口されたグランドプレーン６７０と導電体ストリップとの間隔はＳｇｎｄ＝５μｍに固定している。前述のように、上部誘電体層２４０の膜厚は、アイソレーション特性並びにダイレクト及び結合ポート間の結合係数の点からカプラの特性には顕著には影響しない。しかしながら、図１０に示されたように、ダイレクト出力ポートと結合出力ポート間の位相分散には直接影響する。これにより、カプラ導電体ストリップを均質に囲む誘電体材料の最適膜厚は、結合、アイソレーション、リターン損失の点では所望の特性を保持しつつ、１／４波長カプラの結合及びダイレクトポート間の所望の９０°位相差となるように定めることができる。
【００３２】
図１２から図１６は、中心周波数ｆ０＝２２ＧＨｚで動作するように設計された本発明に係る製作された３次元擬コプレーナブロードサイド１／４波長カプラの各測定特性を示している。カプラのコストを削減するため、導電体ストリップ１１１０、１１２０は図１１のように屈曲配置されている。幅ｗ１＝８μｍ及び１μｍの膜厚を有する第１導電体ストリップ１１２０は膜厚ｈ１＝５μｍの誘電体層２６０の表面上に形成される。幅ｗ２＝８μｍ及び２μｍの膜厚を有する第２導電体ストリップ１１１０は膜厚ｈ２＝２．５μｍの誘電体層２５０の表面上に形成される。基板２８０は膜厚が２５０μｍの砒化ガリウムから構成される。基板２８０の表面上でグランドプレーン１１３０及び１１３１の下に、膜厚が１μｍの誘電体層２７０が形成される。グランドプレーン１１３０、１１３１は１μｍ厚である。導電体ストリップ１１１０、１１２０の膜厚は、本技術により定まるものであり、本発明のいずれの実施形態に制限を加えるものではない。全ての誘電体材料は比誘電率εｒ＝３．５を有するポリイミドである。本発明に関し、中心周波数におけるアイソレーションを２０ｄＢ改善するため、グランドプレーン１１３０、１１３１は間隔Ｓｇｎｄ＝５μｍを介し導電体ストリップ１１１０及び１１２０周辺に開口を有する。本発明に関し、０．８８（〜１．１ｄＢ）のダイレクト出力ポート及び結合出力ポート間の結合係数を得るため、導電体ストリップ１１１０、１１２０は互いに表面上で４μｍ重なっている。膜厚が３μｍの上部誘電体層２４０により、結合及びダイレクトポート間の所望の９０°位相差を実現するカプラが可能となる。
【図面の簡単な説明】
【００３３】
【図１】図１は従来のブロードサイドカプラの断面図である。
【図２】図２は、お互いに重なった２つの導電体ストリップを有する本発明に係る３次元擬コプレーナブロードサイドカプラの好ましい実施態様の一般的な断面図である。
【図３】図３は、お互いに中心が一致する２つの導電体ストリップを有する本発明に係る３次元擬コプレーナブロードサイドカプラの好ましい実施態様の断面図である。
【図４】図４は、２つの直線状の導電体ストリップを有する本発明に係る３次元擬コプレーナブロードサイドカプラの好ましい実施態様の透視図である。
【図５】図５は、２つの屈曲配置された導電体ストリップを有する本発明に係る３次元擬コプレーナブロードサイドカプラの好ましい実施態様の透視図である。
【図６】図６は、直線状でお互いに中心が一致する２つの導電体ストリップを有する本発明に係る製作された３次元擬コプレーナブロードサイドカプラの写真である。
【図７】図７は、２つの屈曲した配置の導電体ストリップを有する本発明に係る製作された３次元擬コプレーナブロードサイドカプラの写真である。
【図８】図８は、導電体ストリップ周辺のグランド開口の異なる値に対し、カプラのアイソレーションを電磁界シミュレーションした結果を描いたグラフである。
【図９Ａ】図９Ａは、グランドの開口がなく上部誘電体層厚が３μｍのカプラのトランスミッションを電磁界シミュレーションした結果を描いたグラフである。
【図９Ｂ】図９Ｂは、導電体ストリップ周辺のグランド開口がＳｇｎｄ＝５μｍであり上部誘電体層厚が３μｍのカプラのトランスミッションを電磁界シミュレーションした結果を描いたグラフである。
【図９Ｃ】図９Ｃは、導電体ストリップ周辺のグランド開口がＳｇｎｄ＝１０μｍであり上部誘電体層厚が３μｍのカプラのトランスミッションを電磁界シミュレーションした結果を描いたグラフである。
【図９Ｄ】図９Ｄは、導電体ストリップ周辺のグランド開口がＳｇｎｄ＝５μｍであり上部誘電体層厚がないカプラのトランスミッションを電磁界シミュレーションした結果を描いたグラフである。
【図１０】図１０は、上部誘電体層厚の異なる値に対し、本発明に係るカプラのダイレクト出力信号と結合出力信号との位相差を電磁界シミュレーションした結果を描いたグラフである。
【図１１】図１１は、屈曲配置され、お互いに重なる導電体ストリップを有する本発明に係る製作された３次元擬コプレーナブロードサイドカプラを簡略化し、入出力ポートの定義と共に図示した透視図である。
【図１２】図１２は、屈曲配置された導電体ストリップを有する本発明に係る製作された３次元擬コプレーナブロードサイドカプラの測定された反射係数を描いたスミスチャートである。
【図１３】図１３は、屈曲配置された導電体ストリップを有する本発明に係る製作された３次元擬コプレーナブロードサイドカプラの測定された挿入損失をｄＢで描いたグラフである。
【図１４】図１４は、屈曲配置された導電体ストリップを有する本発明に係る製作された３次元擬コプレーナブロードサイドカプラの測定されたダイレクト及び結合されたトランスミッションをｄＢで描いたグラフである。
【図１５】図１５は、屈曲配置された導電体ストリップを有する本発明に係る製作された３次元擬コプレーナブロードサイドカプラの測定されたアイソレーションをｄＢで描いたグラフである。
【図１６】図１６は、屈曲配置された導電体ストリップを有する本発明に係る製作された３次元擬コプレーナブロードサイドカプラの測定されたダイレクトと結合出力信号との位相差を度で描いたグラフである。
【図１】
2008509610.tif 000003
【図２】
2008509610.tif 000004
【図３】
2008509610.tif 000005
【図４】
2008509610.tif 000006
【図５】
2008509610.tif 000007
【図６】
2008509610.tif 000008
【図７】
2008509610.tif 000009
【図８】
2008509610.tif 000010
【図９Ａ】
2008509610.tif 000011
【図９Ｂ】
2008509610.tif 000012
【図９Ｃ】
2008509610.tif 000013
【図９Ｄ】
2008509610.tif 000014
【図１０】
2008509610.tif 000015
【図１１】
2008509610.tif 000016
【図１２】
2008509610.tif 000017
【図１３】
2008509610.tif 000018
【図１４】
2008509610.tif 000019
【図１５】
2008509610.tif 000020
【図１６】
2008509610.tif 000021
【手続補正書】
【提出日】平成19年3月27日(2007.3.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
それぞれ実質的に平行な導電体ストリップ平面として配置された第１導電体ストリップと第２導電体ストリップとを有する一対の電磁結合された導電体と、
前記平行な導電体ストリップ平面と実質的に平行な平面に設けられたグランドプレーンであって、前記第１導電体ストリップは前記グランドプレーンに近接しており、前記第２導電体ストリップは前記グランドプレーンから離れており、前記第１導電体ストリップと基板との間に設けられたグランドプレーンと、
前記第１導電体ストリップと前記第２導電体ストリップとを完全に埋め込む誘電体材料と、を具備し、
前記グランドプレーンは、前記第１導電体ストリップ及び前記第２導電体ストリップの下方が開口しており、前記一対の電磁結合された導電体のそれぞれ横方向に最も離れた端部からそれぞれの間隔をもって横方向に分離しているブロードサイドマイクロ波カプラ。
【請求項２】
前記グランドプレーンは前記誘電体材料内に完全に埋め込まれている請求項１記載のブロードサイドマイクロ波カプラ。
【請求項３】
前記誘電体材料は、前記一対の電磁結合した導電体を均質な材料が囲むような厚さを有する請求項１記載のブロードサイドマイクロ波カプラ。
【請求項４】
前記一対の電磁結合導電体は、直線状である請求項１記載のブロードサイドマイクロ波カプラ。
【請求項５】
前記一対の電磁結合導電体は、屈曲配置された請求項１記載のブロードサイドマイクロ波カプラ。
【請求項６】
前記第１導電体ストリップ及び前記第２導電体ストリップは、互いに重なっている請求項１記載のブロードサイドマイクロ波カプラ。
【請求項７】
前記第１導電体ストリップ及び前記第２導電体ストリップはお互いに中心が一致するように配置されている請求項６記載のブロードサイドマイクロ波カプラ。
【請求項８】
前記誘電体材料は複数の誘電体材料の層を含む請求項１記載のブロードサイドマイクロ波カプラ。
【請求項９】
前記誘電性材料は、前記基板上に能動素子を作製するために前記基板と前記グランドプレーンとの間に形成された誘電体層を含む請求項１記載のブロードサイドマイクロ波カプラ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
いくつかのブロードサイドカプラの構成が以下の文献に提案されている。特許文献１、アイ．トヨダ他には、異なる層上の２つの導電体ストリップと導電体ストリップ下のグランド金属とを有するブロードサイドカプラが提案されている。このブロードサイドカプラの詳細は、１９９２年ＩＥＥＥ発行の「多層ＭＭＩＣブランチラインカプラ及びブロードサイドカプラ」の７９−９２ページ（「Multilayer MMIC branch-linecoupler and broad-side coupler」 Microwave and Millimeter-Wave Monolithic Circuits Symposium, 1992. Digest of papers, IEEE 1992）にも記載されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
エム．エンゲルス及びアール．エッチ．ジャンセンは提案したコンセプトを実験的には確かめていない。しかしながら、周波数分散と損失とを無視し、膜厚が０の導電体ストリップを仮定した擬スタティック解析を用いることにより、入出力反射及びアイソレーションに関し可能性のある理想的な性能が実現できることを示している。
【特許文献１】特開平５−３７２１３号公報
【国際調査報告】
2008509610.tif 000022
2008509610.tif 000023
2008509610.tif 000024