【事件の表示】
　特許第２８２２２７２号「リードレス・パッド・アレイ・チップ・キャリア」の請求項１〜１１に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　特許第２８２２２７２号の請求項１ないし１１に係る特許を維持する。
【理　由】
１．手続の経緯及び本件発明　
　本件特許第２８２２２７２号の請求項１〜１１に係る発明は、平成３年（１９９１）１１月２１日（パリ条約による優先権主張１９９０年１２月２１日、米国）を国際出願日として特許出願され、平成１０年９月４日に特許の設定登録がなされたものであって、特許請求の範囲の請求項１〜１１に記載されたとおりのものである。
「【請求項１】
　相対する第１及び第２平面を有する、リードレス回路を担体するリードレス回路担体絶縁基板；　
　前記リードレス回路担体絶縁基板の前記第１平面上で電気的かつ機械的に搭載される半導体デバイス；　
　前記リードレス回路担体絶縁基板の前記第２平面には、表面実装はんだパッドのアレイが形成され、前記アレイの一部は前記半導体デバイスの下に設けられ；　
　前記半導体デバイスは、前記リードレス回路担体絶縁基板を貫通するめつき貫通孔によって前記表面実装はんだパッドに電気的に結合され、前記めつき貫通孔は前記表面実装はんだパッドから離れて位置し；　
　前記半導体デバイスの周りでトランスファー成形される樹脂から成る保護被膜であって、前記リードレス回路担体絶縁基板の第１平面の一部を覆い、リードレス・パッド・アレイ・チップ・キャリアを形成する保護被覆；
　によって構成されることを特徴とするリードレス・パッド・アレイ・チップ・キャリア・パッケージ（以下、「本件発明１」という。）。
【請求項２】
　前記保護被覆は前記リードレス回路担体絶縁基板よりも小さく、前記保護被覆の周辺部における前記リードレス回路担体絶縁基板の前記第１平面の一部を露出することを特徴とする請求項１記載のリードレス・パッド・アレイ・チップ・キャリア・パッケージ（以下、「本件発明２」という。）。
【請求項３】
　前記リードレス回路を担体する絶縁基板は、ガラス強化されたプリント回路基板であることを特徴とする請求項１記載のリードレス・パッド・アレイ・チップ・キャリア・パッケージ（以下、「本件発明３」という。）。
【請求項４】
　前記リードレス回路担体絶縁基板は、柔軟性のあるフィルムであることを特徴とする請求項１記載のリードレス・パッド・アレイ・チップ・キャリア・パッケージ（以下、「本件発明４」という。）。
【請求項５】
　前記柔軟性のあるフィルムは、ポリイミド，ポリエステル，又はポリエチリミドから成る群から選択されることを特徴とする請求項４記載のリードレス・パッド・アレイ・チップ・キャリア・パッケージ（以下、「本件発明５」という。）。
【請求項６】
　相対する第１および第２平面を有するリードレス回路担体絶縁基板；　
　前記リードレス回路担体絶縁基板の前記第１平面上に電気的かつ機械的に搭載された半導体デバイス；　
　前記リードレス回路担体絶縁基板の前記第２平面は、実質的に同一な平面において表面実装はんだパッドのアレイを有し、前記表面実装はんだパッドは、前記リードレス回路担体絶縁基板の前記第２平面を実質的に覆うようにチェス盤風に配置され、前記表面実装はんだパッドのアレイの一部は前記半導体デバイスの下に設けられ；　
　前記表面実装はんだパッド上のはんだバンプ；
　前記半導体デバイスは、前記リードレス回路担体絶縁基板を貫通するめつき貫通孔によって前記表面実装はんだパッドと電気的に接続され、前記めつき貫通孔は前記表面実装はんだパッドから離れて位置し；　
　前記半導体デバイスの周りでトランスファ成形される樹脂から成る保護被膜であって、前記リードレス回路担体絶縁基板の前記第１平面の一部を覆い、リードレス・パッド・アレイ・チップ・キャリアを形成する保護被膜；
　によって構成されることを特徴とするリードレス・パッド・アレイ・チップ・キャリア・パッケージ（以下、「本件発明６」という。）。
【請求項７】
　前記保護被覆は前記回路担体絶縁基板よりも小さく、前記保護被覆の周辺部における前記回路担体絶縁基板の前記第１平面の一部を露出することを特徴とする請求項６記載のリードレス・パッド・アレイ・チップ・キャリア・パッケージ（以下、「本件発明７」という。）。
【請求項８】
　前記回路担体絶縁基板の中央部に配置され、前記半導体デバイスの実装領域を与えるメタル補強部材をさらに含んで構成されることを特徴とする請求項６記載のリードレス・パッド・アレイ・チップ・キャリア・パッケージ（以下、「本件発明８」という。）。
【請求項９】
　相対する第１及び第２平面を有するプリント回路板であって、前記第１平面はメタライゼーション・パターンを有する、プリント回路板；　
　前記メタライゼーション・パターンに機械的に取付けられた少なくとも一つの半導体デバイス；　
　前記半導体デバイスを前記メタライゼーション・パターンに電気的に接続するワイヤ・ボンド；　
　前記プリント回路板の第２平面と実質的に同一の平面上にあるマトリクス状に配置されたはんだパッドであって、マトリクス状に配置された前記はんだパッドの一部は前記半導体デバイスの下に設けられる、はんだパッド；
　マトリクス状に配置された前記はんだパッドを前記メタライゼーション・パターンに電気的に接続する、前記プリント回路板における導電性の貫通孔であって、前記導電性の貫通孔は前記はんだパッドから離れて位置する、導電性の貫通孔；
　前記はんだパッド上のはんだバンプ；および
　前記少なくとも一つの半導体デバイスおよび前記ワイヤ・ボンドの周りでトランスファー成形される熱可塑性プラスチック樹脂より成る保護被覆であって、該保護被覆は、前記プリント回路板の第１平面を実質的に被覆するが前記プリント回路板の周辺部における第１平面の一部を露出し、リードレス・パッド・アレイ・チップ・キャリアを形成する保護被覆；
　によって構成されることを特徴とするリードレス・パッド・アレイ・チップ・キャリア・パッケージ（以下、「本件発明９」という。）。
【請求項１０】
　前記表面実装はんだパッドの前記アレイは市松模様状に配置され、前記プリント回路板の前記第２平面を実質的に被覆することを特徴とする請求項１記載のリードレス・パッド・アレイ・チップ・キャリア・パッケージ（以下、「本件発明１０」という。）。
【請求項１１】
　前記アレイは、２つ以上の行と２つ以上の列のはんだパッドから成ることを特徴とする請求項１記載のリードレス・パッド・アレイ・チップ・キャリア・パッケージ（以下、「本件発明１１」という。）。」
２．　特許異議申立の概要
　特許異議申立人　渡辺忠雄は、甲第１号証〜甲第６号証を提示して、本件発明１〜１１はこれら甲各号証に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、それらの発明に係る特許は特許法第２９条第２項に違反してされたものであり、同法第１１３条第２項の規定に該当し、取り消されるべきものである旨主張する。
３．　甲各号証の記載事項
　特許異議申立人が提示した甲各号証にはそれぞれ以下の事項が記載されている。
［甲第１号証（実願昭６２−８２０３２号（実開昭６３−１９１６３９号）のマイクロフィルム）］
ア．　考案の目的と問題点を解決する手段として、第８頁第６行〜第１７行に、
「本考案の目的は以上の問題点を解決し、パッケージの下表面から突出するピンを使用せず、基板の接続表面上と接続できるいわゆる面実装が可能であって、しかもパッケージを基板上に実装する際の実装密度が高い半導体集積回路用パッケージを提供することにある。
・・・
　本考案は、パッケージの少なくとも一面に設けられる複数個の面実装可能な接続端子と、上記接続端子とパッケージ内に設けられる半導体集積回路とを接続する接続手段とを備えたことを特徴とする。」と記載され、
イ．　半導体集積回路パッケージの実施例として、第１１頁第１６行目〜第１２頁第１５行目に、
「第２図は本考案の第２の実施例である薄膜基板２１を用いた半導体集積回路用パッケージ２０の縦断面図である。
　第２図において、ガラスエポキシにてなる薄膜基板２１の上表面２１ａの略中央位置に半導体集積回路チップ４が所定の接着剤で貼付載置される。上記半導体集積回路チップ４が載置された上記薄膜基板２１の略中央位置を除く全面において、該基板２１の上表面２１ａから下表面２１ｂに厚み方向に貫通するスルーホール２２が基板２１の表面上において所定間隔離れて格子状に形成され、この各スルーホール２２にそれぞれ１本のピン２３が基板２１を貫通しかつ基板２１の下表面２１ｂから約１〜２ｍｍ程度の微小長さだけ突出するように挿入され、基板２１の下表面２１ｂに近接する各ピン２３の先端部に接続端子である複数個のバンプ２４が形成される。基板２１の上表面２１ａ上にプリント配線導体パターンが印刷され、該導体パターンと集積回路チップ４との間がインナーリード８によって接続される。」と記載されている。
ウ．　半導体集積回路パッケージの他の実施例として、第１６頁末行目〜第１９頁第２行目に、
「第４図（Ａ）は本考案の第４の実施例である２層の薄膜基板２１及び４１を備えた半導体集積回路用パッケージ４０の第４図（Ｂ）のＡ−Ａ’線についての縦断面図である。第４図（Ａ）において、第２図と同一のものについては同一の符号を付している。第４図（Ａ）のパッケージ４０が第２図のパッケージ２０と異なるのは、
（１）薄膜基板２１の上表面２１ａ上に該基板２１と同一材質の薄膜基板４１を所定の接着剤で貼付積層させ、パッケージ２０の下表面２１ｂにおいて接続端子であるバンプ２４を形成することができなかった基板２１の下表面２１ｂの略中央部分においてもバンプ２４を形成することができること、並びに、
（２）基板２１と４１の両方に貫通するスルーホール２２と基板２１だけを貫通するスルーホール２２を備えるとともに、基板２１の上表面２１ａ上及び基板４１の上表面４１ａ上にプリント配線導体パターンを形成し、基板２１の上表面２１ａ上に形成された導体パターンと基板４１の上表面４１ａ上に形成された導体パターンとを接続するためのスルーホール４２が形成されたことである。このスルーホール４２にはリード線が収容され、基板２１の上表面２１ａ上の導体パターンと基板４１の上表面４１ａ上の導体パターンが該リード線によって接続される。
　なお、集積回路チップ４はパッケージ２０と同様に基板４１の上表面４１ａ上に貼付載置され、インナーリード８によって基板４１の上表面４１ａ上に形成された導体パターンとチップ４との間が接続される。さらに、チップ４が載置された基板４１の上表面４１ａの略中央部分に樹脂２５を注入し、基板４１の略中央部分をチップ４及びインナーリード８とともに樹脂２５によって封入する。
　従って、バンプ２４は、ピン２３，基板４１の上表面４１ａ上に形成された導体パターン及びインナーリード８を介して、もしくはピン２３，基板２１の上表面２１ａ上に形成された導体パターン、スルーホール４２内のリード線、基板４１の上表面４１ａ上に形成された導体パターン及びインナーリード８を介して集積回路チップ４に接続される。」と記載され、第４図には上表面４１ａの一部を覆い、半導体チップの周りに形成されている樹脂が図示され、樹脂の周辺部で薄板基板４１の一部が露出している点が開示されている。
［甲第２号証（特開昭６３−９５６３７号）］
エ．　半導体集積回路装置の実施例として、第２頁右下欄第８行〜第１９行に、
「第３図はＡｌ２Ｏ３・ＳｉＯ２混合のムラスト焼結体からなる多層セラミック回路基板８（多層回路基板と呼称する）に、同一の熱膨張係数を示す焼結体のムライト板（キャリア基板１６としては同一材でなくても低誘電率で熱膨張係数がムライト多層回路基板に近いガラスセラミック基板であっても良い）を用いたキャリア基板１６に８ｍｍ□のＳｉチップ１４を高温のＰｂ−５％Ｓｎはんだ４（融点３００℃）でフリップチップ接続し、接続後、チップとキャリア基板間を下記に示す樹脂１５（特願昭６０−２７６８０７）を用いて充填した後、硬化した樹脂補強型チップキャリアである。」および
第３頁右上欄第５行〜第１１行に、
「なお、キャリア基板のスルーホール導体部５はムライト基板の場合、Ｗ導体を使用する（基板と同時焼成）。端子表面２６にはＮｉめっきを２〜３μｍ、更にその上にＡｕめっきを０．１〜０．２μｍ施す。
　ガラスセラミック基板の場合は、ＣｕペーストもしくはＣｕめっきスルーホール導体を形成する」と記載されている。
オ．　半導体集積回路装置の他の実施例として、第４頁右下欄第３行〜第５頁左上欄第４行に、
「第１０図（ａ）はキャリア基板表面乃至は内部に特性インピーダンスを一致させる目的で抵抗素子を設けたチップキャリア構造である。従来はフリップチップ構造で、多層回路基板上に設けたり、抵抗素子を集めてチップ構造にした方式を採用していた。前者の場合は、チップのリペア回数が多い場合などは、高価な多層回路基板の端子を破壊する恐れがある。後者の場合は、コンピュータの高速計算に適した配置とは言えない。
　そこで、図（ｂ）の拡大図に示す如く、キャリア基板上に薄膜抵抗素子４０（例えばＣｒ−Ｓｉ−Ｏ）を形成し、その上にポリイミド絶縁層２４から成る多層配線膜４４を形成し、はんだバンプ４（Ｐｂ−５％Ｓｎはんだ）を通してＳｉ素子に連結する方式、図（ｃ）の拡大図に示す如く、キャリア基板内部に厚膜抵抗素子４２を形成する方式、もしくはキャリア基板表面、あるいはスルーホール導体部に厚膜抵抗素子を形成させる方式等の、キャリア基板上に素子を形成することによりトリミングの容易性など高価な多層回路基板上の薄膜配線層への負担を軽減し、プロセス歩留り向上などの使い勝手性に優れた構造が可能になる。」と記載されている。
［甲第３号証（特開昭６３−３０７７６２号）］
カ．　半導体装置の実施例として、第２頁右下欄第１５行〜第３頁左上欄第１６行に、
「この半導体装置１０は、半導体素子１１と、この半導体素子１１が搭載されるフィルム１２と、少なくとも半導体素子１１およびフィルム１２の一部を覆う封止本体１３とを備えている。
　半導体素子１１には複数の端子電極（図示していない）が配設され、各端子電極上には金などからなるバンプ１４が電解メッキ法などによってそれぞれ形成されている。
　フィルム１２は、その外形がほぼ矩形状に形成されたポリイミドやガラス・エポキシ樹脂などからなるものであって、その中央位置には外形と同一形状の中空部１２ａが形成されている。そして、このフィルム１２の一面（図では、裏面）には銅などからなる所定数の配線リード１５，・・・が被着形成されており、互いに離間して平面配置された配線リード１５，・・・それぞれの外端部１５ａ上には外部電極１６が一体的に形成されている。また、各配線リード１５の内端部１５ｂは前記中空部１２ａの内縁から内方に突出させられ、各内端部１５ｂと前記半導体素子１１の各端子電極とはバンプ１４を介しての熱圧着などによって互いに接続されている。」と記載されている。
［甲第４号証（特開平２−１００３５３号）］
キ．　半導体装置の実施例として、第２頁右上欄第２行〜第１１行に、
「絶縁基板１は、ガラスエポキシ、ガラスポリイミド、ガラスＢＴ、セラミック等の絶縁材料からなる。この絶縁基板１の表面に配線回路を形成すると共に、その中央部には半導体チップ搭載部となるキャビティを設けて配線基板とし、この配線基板の裏面には、配線回路と電気的に接続され千鳥格子状に配列された径が０．９ｍｍ程度の外部接続部が設けられ、この外部接続部には、外部接続用入出力パッド２が半田ディップ等により３列に７２ピンが設けられている。」と記載され、第１図（Ｂ）には前記配線基板の裏面の半導体チップ搭載部対応面を除いた周辺部に千鳥格子状に外部接続用入出力パッド２が図示されている。
［甲第５号証（特開昭６１−１３４０６０号）］
ク．　半導体パッケージにおける半導体チップの搭載部として、第６頁左下欄第１９行目〜右下欄第５行目に、
「また半導体チップ搭載部１Ｃ上には、半導体チップ搭載部を兼ねかつ下面に絶縁体層２３Ｃを形成した金属板２８Ｃが絶縁性ペースト等の絶縁性固着剤２５Ｃ’によって固着され、該金属板上に金属ろう材等の導電性固着剤２５ＣによってＩＣチップ４Ｃが固着されている。」と記載されている。
［甲第６号証（特開昭６２−２６９３４９号）］
ケ．　リードレスチップキャリア（ＬＣＣ）構造の半導体装置における半導体チップの搭載部として、第２頁右下欄第３行目〜第２０行目に、
「このＬＣＣでは、アルミナセラミック基板１の表面中央部にはチップ搭載部を金属膜３で形成し、またこのチップ搭載部３の周囲位置から表面、側面及び裏面の周辺部に亘って電気導体を所要パターンに形成した伝送線路２を形成している。この伝送線路２は例えば真空蒸着法、スパッタ法或いは鍍金法により金属膜を形成し、これを選択エッチングしてパターニングする等の方法によって形成する。
・・・中略・・・
　そして、前記チップ搭載部３に半田や導電性ペーストを用いて半導体チップ５を固着し、この半導体チップ５の電極パッド５ａを金属線６で前記伝送線路２の一部に接続している。」と記載されている。
４．　対比・判断
［本件発明１について］
　本件発明１と甲第１号証に記載のものとを対比すると、甲第１号証に記載の「２層の薄膜基板２１及び４１」、「上表面４１ａ」、「下表面２１ｂ」及び「半導体集積回路チップ４」は、それぞれ本件発明１の「リードレス回路担体絶縁基板」、「第１平面」、「第２平面」及び「半導体デバイス」に相当し、かつ、甲第１号証に記載の半導体集積回路パッケージが面実装を前提としていることは、記載事項アから明らかであるから、両者は、相対する第１及び第２平面を有する、リードレス回路を担体するリードレス回路担体絶縁基板；前記リードレス回路担体絶縁基板の前記第１平面上で電気的かつ機械的に搭載される半導体デバイス；前記リードレス回路担体絶縁基板の前記第２平面には、表面実装端子のアレイが形成され、前記アレイの一部は前記半導体デバイスの下に設けられ；前記半導体デバイスは、前記リードレス回路担体絶縁基板を貫通する導電体によって前記表面実装端子に電気的に結合され、；前記半導体デバイスの周りで成形される樹脂から成る保護被膜であって、前記リードレス回路担体絶縁基板の第１平面の一部を覆い、リードレス・アレイ・チップ・キャリアを形成する保護被覆；によって構成されるリードレス・アレイ・チップ・キャリア・パッケージの点で一致し、次の点（１）及び（２）で相違する。
（１）本件発明１は、前記表面実装端子が表面実装はんだパッドであり、前記貫通する導電体がめっき貫通孔であって前記表面実装はんだパッドから離れて位置するのに対して、甲第１号証に記載のものは、前記表面実装端子がはんだバンプ２４であり、前記貫通する導電体がピン２３であってその先端部に前記はんだバンプ２４が形成されて離れずに位置する点。
（２）前記保護被覆の成形が、本件発明１ではトランスファー成形であるのに対して、甲第１号証に記載のものは明記がない点。
　前記の相違点について検討する。
相違点（１）について
　甲第２号証の第３図（ａ）における「キャリア基板のスルーホール導体部５」に接続した「端子表面２６」は、記載事項エの「端子表面２６にはＮｉめっきを２〜３μｍ、更にその上にＡｕめっきを０．１〜０．２μｍ施す。」からみて、本件発明１の「はんだパッド」に相当すると認められ、また同記載事項エには「スルーホール導体」として「Ｃｕめっきスルーホール導体」が記載されているから、甲第２号証にはめっき貫通孔に接続してそれぞれはんだパッドを設ける構成は示されており、かかる構成を甲第１号証に記載のものに適用して、そのスルーホール２２を貫通するピン２３に代えてめっき貫通孔とし、このめっき貫通孔に接続するはんだパッドをそれぞれ設けるようにすることは当業者が容易に想到し得るとしても、めっき貫通孔がはんだパッドと離れて位置する点については、甲１、２各号証のいずれにも記載がなく、示唆するものもない。しかも、甲第３〜６号証にはめっき貫通孔とパッドが離れて位置する点はおろか、両部材についてすら記載はない。
　これに対し、特許異議申立人は、貫通孔をめっき貫通孔とし、表面実装はんだパッドから離れて位置する点については周知慣用技術であり、また甲第２号証の第１０図（ｃ）には、半導体チップがスルーホールを介してはんだパッドに電気的に結合されており、スルーホールははんだパッドから離れて位置する点が図示されていると主張するが（特許異議申立書第１７頁第１２行〜第１６行参照）、第１０図（ｃ）左側のスルーホール導体５は、はんだ１７とはんだパッド状部を介して接続されており、上記スルーホール導体５はキャリア基板１６を貫通する貫通孔ではないし、はんだパッド状部から離れて位置するものでもない。また、同図右側のスルーホール厚膜抵抗４３は、はんだパット状部である薄膜メタライズ４１から離れて位置するものの、スルーホール厚膜抵抗４３はスルーホール導体部に厚膜抵抗を形成したものであって、めっき貫通孔ではなく、他に特許異議申立人の主張する前記の点が周知慣用技術であることを立証するべき証拠は提示されていない。
　そして、本件発明１は、前記相違点１の構成、特にめっき貫通孔が前記表面実装はんだパッドから離れて位置する点、を具備することにより低コストで高密度の半導体プラスチック・パッケージの提供という課題の解決に寄与したものである。
　したがって、前記相違点（２）については検討するまでもなく、本件発明１は甲第１〜６号証に記載の発明に基づいて当業者が容易に発明をすることができたとすることはできない。
［本件発明２〜１１について］
　本件発明２〜５、１０及び１１は本件発明１を引用し、本件発明６及び９は本件発明１の構成を実質的に備え、また本件発明７及び８は本件発明６を引用し、それぞれ更に構成を付加・限定したものであるから、本件発明２〜１１は前記と同じ理由により、甲第１〜６号証に記載の発明に基づいて当業者が容易に発明をすることができたものとすることはできない。
５．　むすび
　以上のとおりであるから、特許異議申立の理由及び証拠によっては、本件発明１〜１１に係る特許を取り消すことはできない。
　また、他に本件発明１〜１１に係る特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１２年６月１２日（２０００．６．１２）