(57)【要約】本発明の実施形態は、回路へのクロック分布を制御するための技術である。スケジューラ２１０は、回路の状態ステータスに従って回路内の複数のクロック分布領域（ＣＫＤＯＭ）へクロック信号のクロック分布のシーケンスをスケジュールする。コントローラ２５０は、スケジュールされたシーケンスに従ってＣＫＤＯＭへのクロック分布を有効にすることを制御する。
2008536201.tif 000002
【特許請求の範囲】
【請求項１】
回路の状態ステータスに従って前記回路内の複数のクロック分布領域（ＣＫＤＯＭ）へクロック信号のクロック分布のシーケンスをスケジュールするスケジューラと、
前記スケジューラへ結合され、前記スケジュールされたシーケンスに従って前記ＣＫＤＯＭへの前記クロック分布を有効にすることを制御するコントローラとを有する装置。
【請求項２】
前記スケジューラは、前記シーケンスにタイミング信号を発生させるようバスクロックによってクロック制御されるタイマを有する、請求項１記載の装置。
【請求項３】
前記タイマは、前記ＣＫＤＯＭの夫々に関して前記スケジュールされたシーケンスでの待機期間に対応するカウント間隔を夫々が有する複数のカウンタを有する、請求項２記載の装置。
【請求項４】
前記コントローラは、
前記ＣＫＤＯＭへの前記クロック信号の前記クロック分布をアクティブ又はディアクティブにする複数のクロックスイッチと、
前記タイミング信号に応答して前記クロックスイッチを有効又は無効にするクロックイネイブラーとを有する、請求項２記載の装置。
【請求項５】
前記クロックイネイブラーは、前記ＣＫＤＯＭの夫々が前記スケジュールされたシーケンスに従って１つずつ関連するクロック信号を受信するように、前記ＣＫＤＯＭへの前記クロック分布をアクティブにする、請求項４記載の装置。
【請求項６】
前記クロックイネイブラーは、前記ＣＫＤＯＭの夫々が前記スケジュールされたシーケンスに従って１つずつ関連するクロック信号を受信することを停止するように、前記ＣＫＤＯＭへの前記クロック分布をディアクティブにする、請求項４記載の装置。
【請求項７】
前記クロック分布は、バスクロックから前記ＣＫＤＯＭへの前記クロック信号を発生させるクロック発生器によって与えられる、請求項１記載の装置。
【請求項８】
前記クロック発生器は、ロック取得時間を有する位相ロックループ（ＰＬＬ）を有する、請求項７記載の装置。
【請求項９】
前記クロック分布のシーケンスは、前記ロック取得時間の間の平静区間のシーケンスに対応する、請求項８記載の装置。
【請求項１０】
前記状態ステータスは、アクティブ状態から非アクティブ状態へ又は非アクティブ状態からアクティブ状態への遷移である、請求項１記載の装置。
【請求項１１】
回路の状態ステータスに従って前記回路内の複数のクロック分布領域（ＣＫＤＯＭ）へクロック信号のクロック分布のシーケンスをスケジュールするステップと、
前記スケジュールされたシーケンスに従って前記ＣＫＤＯＭへの前記クロック分布を有効にすることを制御するステップとを有する方法。
【請求項１２】
前記スケジュールするステップは、前記シーケンスにバスクロックからタイミング信号を発生させるステップを有する、請求項１１記載の方法。
【請求項１３】
前記タイミング信号を発生させるステップは、前記ＣＫＤＯＭの夫々に関して前記スケジュールされたシーケンスでの待機期間に対応するカウント間隔を発生させるステップを有する、請求項１２記載の方法。
【請求項１４】
前記制御するステップは、前記タイミング信号に応答して前記ＣＫＤＯＭへの前記クロック分布をアクティブ又はディアクティブにするようクロックスイッチを制御するステップを有する、請求項１２記載の方法。
【請求項１５】
前記クロックスイッチを制御するステップは、前記ＣＫＤＯＭの夫々が前記スケジュールされたシーケンスに従って１つずつ関連するクロック信号を受信するように、前記ＣＫＤＯＭへの前記クロック分布をアクティブにするステップを有する、請求項１４記載の方法。
【請求項１６】
前記クロックスイッチを制御するステップは、前記ＣＫＤＯＭの夫々が前記スケジュールされたシーケンスに従って１つずつ関連するクロック信号を受信することを停止するように、前記ＣＫＤＯＭへの前記クロック分布をディアクティブにするステップを有する、請求項１４記載の方法。
【請求項１７】
クロック発生器によってバスクロックから前記ＣＫＤＯＭへの前記クロック信号を発生させるステップを更に有する、請求項１１記載の方法。
【請求項１８】
前記クロック信号を発生させるステップは、ロック取得時間を有する位相ロックループ（ＰＬＬ）によって前記クロック信号を発生させるステップを有する、請求項１７記載の方法。
【請求項１９】
前記スケジュールするステップは、前記ロック取得時間の間の平静区間のシーケンスに対応するよう前記クロック分布のシーケンスをスケジュールするステップを有する、請求項１８記載の方法。
【請求項２０】
前記スケジュールするステップは、アクティブ状態から非アクティブ状態へ又は非アクティブ状態からアクティブ状態への遷移である前記状態ステータスに従って、前記クロック分布のシーケンスをスケジュールするステップを有する、請求項１１記載の方法。
【請求項２１】
複数のクロック分布領域（ＣＫＤＯＭ）を有する回路と、
該回路へ結合され、前記ＣＫＤＯＭへクロック信号を供給するクロック発生器と、
該クロック発生器及び前記回路へ結合されるクロックシーケンサとを有し、
該クロックシーケンサは、
前記回路の状態ステータスに従って前記ＣＫＤＯＭへクロック信号のクロック分布のシーケンスをスケジュールするスケジューラと、
該スケジューラへ結合され、前記スケジュールされたシーケンスに従って前記ＣＫＤＯＭへの前記クロック分布を有効にすることを制御するコントローラとを有するシステム。
【請求項２２】
前記スケジューラは、前記シーケンスにタイミング信号を発生させるようバスクロックによってクロック制御されるタイマを有する、請求項２１記載のシステム。
【請求項２３】
前記タイマは、前記ＣＫＤＯＭの夫々に関して前記スケジュールされたシーケンスでの待機期間に対応するカウント間隔を夫々が有する複数のカウンタを有する、請求項２２記載のシステム。
【請求項２４】
前記コントローラは、
前記ＣＫＤＯＭへの前記クロック信号の前記クロック分布をアクティブ又はディアクティブにする複数のクロックスイッチと、
前記タイミング信号に応答して前記クロックスイッチを有効又は無効にするクロックイネイブラーとを有する、請求項２２記載のシステム。
【請求項２５】
前記クロックイネイブラーは、前記ＣＫＤＯＭの夫々が前記スケジュールされたシーケンスに従って１つずつ関連するクロック信号を受信するように、前記ＣＫＤＯＭへの前記クロック分布をアクティブにする、請求項２４記載のシステム。
【請求項２６】
前記クロックイネイブラーは、前記ＣＫＤＯＭの夫々が前記スケジュールされたシーケンスに従って１つずつ関連するクロック信号を受信することを停止するように、前記ＣＫＤＯＭへの前記クロック分布をディアクティブにする、請求項２４記載のシステム。
【請求項２７】
前記クロック発生器は、バスクロックから前記ＣＫＤＯＭへの前記クロック信号を発生させる、請求項２１記載のシステム。
【請求項２８】
前記クロック発生器は、ロック取得時間を有する位相ロックループ（ＰＬＬ）を有する、請求項２７記載のシステム。
【請求項２９】
前記クロック分布のシーケンスは、前記ロック取得時間の間の平静区間のシーケンスに対応する、請求項２８記載のシステム。
【請求項３０】
前記状態ステータスは、アクティブ状態から非アクティブ状態へ又は非アクティブ状態からアクティブ状態への遷移である、請求項２１記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、マイクロプロセッサの分野に関し、より具体的には、クロック分布に関する。
【背景技術】
【０００２】
高性能マイクロプロセッサの速度が速くなればなるほど、信頼できるクロック発生を有することが有利である。クロック信号は、通常、プロセッサのコア内の幾つかの回路素子へ送られる。プロセッサの電力状態が変化する場合、クロック分布網は、非アクティブ状態からアクティブ状態へ又はアクティブ状態から非アクティブ状態への遷移を生ずる。かかる遷移は、大きな系統的な電源擾乱を生ずることがあり、このような擾乱は、プロセッサ上の感度の高い又は混合信号の回路に悪影響を及ぼしうる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
クロック分布の遷移に関する問題に対処する既存の技術は、多数の欠点を有する。ある技術は、電源擾乱に耐える特別の回路を構成することができる。この技術は、費用がかかり、更なるシリコン面積を要する。それはまた、様々な擾乱現象を扱うことができるほど十分に柔軟ではない。
【課題を解決するための手段】
【０００４】
本発明の実施形態は、回路へのクロック分布を制御する技術である。スケジューラは、回路の状態ステータスに従って回路内の複数のクロック分布領域（ＣＫＤＯＭ）へクロック信号のクロック分布のシーケンスをスケジュールする。コントローラは、スケジュールされたシーケンスに従ってＣＫＤＯＭへのクロック分布を有効にすることを制御する。
【０００５】
以下の記載で、多数の具体的な詳細が挙げられている。しかし、当然のことながら、本発明の実施形態は、かかる具体的な詳細を伴わずに実施され得る。他の例で、周知の回路、構成、及び技術は、本明細書の理解を不明瞭にすることを避けるために示されていない。
【０００６】
本発明の一実施形態は、フローチャート、フロー図、構成図、又はブロック図として通常は表される処理として記載されえる。フローチャートは連続した処理として動作を記載しうるが、動作の多くは並行して又は同時に実行されえる。更に、動作の順序は再配置が可能である。処理は、その動作が完了した場合に終了される。処理は、方法、プログラム、プロシージャ、製造又は生産の方法に対応しうる。
【０００７】
本発明の一実施形態は、回路へのクロック分布を制御する技術である。回路は、複数のクロック分布領域（ＣＫＤＯＭ）を有する。ＣＫＤＯＭの夫々は、クロック発生器によって供給されるクロック信号を使用する。クロックシーケンサは、回路がその状態ステータスを変更した場合に、ＣＫＤＯＭの夫々が有効又は無効制御信号を受信して、１つずつそのクロック信号を有効又は無効にするように、ＣＫＤＯＭへのクロック分布のシーケンスを制御する。
【発明の効果】
【０００８】
スケジュールされたシーケンスに従ってクロック信号を分配することによって、回路に存在する電力擾乱、電流サージ、又は雑音は低減され、回路の状態変化の間の信頼できる動作を提供することができる。
【発明を実施するための最良の形態】
【０００９】
本発明の実施形態は、本発明の実施形態を表すために用いられる添付の図面及び以下の記載を参照して、最も良く理解されるであろう。
【００１０】
図１Ａは、本発明の一実施形態が実施され得るシステム１０を表す図である。システム１０は、プロセッサ２０と、チップセット３０と、メインメモリ４０とを有する。システム１０は、大容量記憶装置（例えば、コンパクトディスク、読み出し専用メモリ、ハードドライブ。）、入出力装置（例えば、マウス、キーボード、表示モニタ。）及び他のチップセットなどの他の要素を含んでも良い。
【００１１】
プロセッサ２０は、クロック分布を有する任意の集積回路を表す。これは、大きく、濃く、又は高い出力の装置を含むことがある。このような装置の例として、マイクロプロセッサ、メディアプロセッサ、ネットワークデバイス、チップセット、グラフィック・プロセッサなどがある。それがマイクロプロセッサである場合、プロセッサ２０は、例えば、ハイパースレッディング、セキュリティ、若しくは仮想化技術を用いるプロセッサ、単一コアプロセッサ、マルチコアプロセッサ、埋め込みプロセッサ、モバイルプロセッサ、ネットワークプロセッサ、マイクロコントローラ、デジタル信号プロセッサ、スーパースケーラコンピュータ、ベクタープロセッサ、ＳＩＭＤ（Ｓｉｎｇｌｅ  Ｉｎｓｔｒｕｃｔｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ｄａｔａ）コンピュータ、ＣＩＳＣ（Ｃｏｍｐｌｅｘ  Ｉｎｓｔｒｕｃｔｉｏｎ  Ｓｅｔ  Ｃｏｍｐｕｔｅｒ）、ＲＩＳＣ（Ｒｅｄｕｃｅｄ  Ｉｎｓｔｒｕｃｔｉｏｎ  Ｓｅｔ  Ｃｏｍｐｕｔｅｒ）、ＶＬＩＷ（Ｖｅｒｙ  Ｌｏｎｇ  Ｉｎｓｔｒｕｃｔｉｏｎ  Ｗｏｒｄ）、又はハイブリッドアーキテクチャなど、如何なるアーキテクチャ形式の中央処理ユニットであっても良い。プロセッサ２０は、プロセッサコア２５と、基準クロック発生源２８とを有する。プロセッサコア２５は、順次的なクロック分布制御機能を有する回路を含む。基準クロック発生源２８は、プロセッサコア２５へ安定したクロック信号を供給する。基準クロック発生源２８の例には、外部のクリスタル発振器へインターフェース接続する回路や、任意の他のクロック発生源が含まれる。
【００１２】
チップセット３０は、例えば、メモリ制御、グラフィック処理、及び入出力インターフェースのような統合機能を提供する任意のチップセットである。チップセット３０の例には、ＭＣＨ（Ｍｅｍｏｒｙ  Ｃｏｎｔｒｏｌ  Ｈｕｂ）、ＩＣＨ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ  Ｃｏｎｔｒｏｌ  Ｈｕｂ）、及びＧＭＣＨ（Ｇｒａｐｈｉｃｓ  ａｎｄ  Ｍｅｍｏｒｙ  Ｃｏｎｔｒｏｌ  Ｈｕｂ）が含まれる。メモリ４０は、プロセッサ２０のための命令及びデータを有する。メモリ４０は、ＲＯＭ（Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ）及びＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、フラッシュメモリ、又は、プロセッサ２０によってアクセス可能な如何なる他の適切なメモリであっても良い。チップセット３０は、プロセッサ２０の外部又は内部にある。例えば、メモリコントローラは、プロセッサと同じダイ（ｄｉｅ）にあっても良い。マルチコアプロセッサに関して、チップセット３０は、チップ内の全てのコア又はプロセッサに作用しても良く、あるいは、チップ内の異なるコア又はプロセッサに対して別々に作用しうる異なる部分を有しても良い。
【００１３】
図１Ｂは、本発明の一実施形態が実施され得るプロセッサコア２５を表す図である。プロセッサコア２５は、回路１１０と、クロック発生器１２０と、クロック分布シーケンサ１３０とを有する。
【００１４】
回路１１０は、クロック分布シーケンサ１３０からクロック信号を受信する任意の回路である。一実施形態で、回路１１０は、当該回路の動作状態のステータスを示す状態ステータスを有する。状態ステータスは、非アクティブ状態からアクティブ状態へ又はアクティブ状態から非アクティブ状態への遷移を示すことができる。アクティブ状態は、回路１１０が普通に動作している、即ち、電源を入れられた状態である。アクティブ状態で、回路１１０は、クロック信号を受信して、様々な回路素子をクロック制御する。非アクティブ状態は、プロセッサが遊休状態、待機モード、又は電源オフ状態にある状態である。非アクティブ状態で、回路１１０はクロック信号を受信しない。通常、アクティブ状態は、完全作動の高出力消費モードに対応し、非アクティブ状態は、低出力又は待機モードに対応する。
【００１５】
回路１１０は、Ｎ個のクロック分布領域（ＣＫＤＯＭ）１２０１〜１２０Ｎを有する。ＣＫＤＯＭは、共通のクロック信号により動作するプロセッサ１００上の回路素子を含む。ＣＫＤＯＭの夫々に含まれる回路素子は、デジタル構成要素、アナログ構成要素、又は混合モード構成要素を含んでも良い。回路素子は、ある基準を基にＣＫＤＯＭにグループ化される。かかる基準の例には、クロック信号の負荷分布、クロストーク干渉、物理的な位置などがある。ＣＫＤＯＭの数は、回路１１０の複雑さ又はクロック負荷に依存する。それはまた、クロック発生器１２０に対する回路１１０の同時スイッチング容量性負荷の影響に依存する。一実施形態で、ＣＫＤＯＭは、回路素子が回路の物理層上に分配又は散乱されるように形成される。このようなグループ化方式の利点は、ＣＫＤＯＭが順次に電源を供給される場合に、又は電源を切られる場合に、電力シーケンスが回路全体に亘って一様に供給ストレスを分配し、小さな範囲に集中しない点である。
【００１６】
クロック発生器１２０は、例えばバスクロックのような基準クロック信号を受信して、ＣＫＤＯＭへの複数のクロック信号を発生させる。クロック発生器１２０からの出力の周波数は、因数α（アルファ）と、クロック発生器１２０への入力の周波数との積である。なお、αは如何なる正の零でない実数又は整数であっても良い。通常、バスクロック信号はメガヘルツ（ＭＨｚ）の大きさを有し、一方、クロック信号によって発生するクロック信号はギガヘルツ（ＧＨｚ）の大きさを有する。一実施形態で、クロック発生器１２０は、位相ロックループ（ＰＬＬ）回路を有する。ＰＬＬ回路は、当該技術でよく知られる技術を用いてバスクロック信号からクロック信号を発生させる。ＰＬＬ回路は、通常、回路がクロック信号を固定して追尾しようとするところのロック取得時間を有する。このロック取得時間の間、ロッキングが確実に行われ得るように、回路環境は静かであって、即ち、雑音がないことが好ましい。
【００１７】
クロック分布シーケンサ１３０は、回路１１０にあるＣＫＤＯＭへのクロック分布のシーケンスを制御する。システムの状態遷移の間、クロック分布シーケンサ１３０は、ＣＫＤＯＭへ制御アクションを与えることができるように、最初にクロック信号を受信するものである。クロック分布シーケンサ１３０は、順次に、即ち、１つずつ、回路１１０にあるＣＫＤＯＭに対してクロック発生器１２０からのクロック信号のクロック分布を有効又はアクティブにする。クロック分布の有効化は、電力消費の変化を分配するよう時間とともにずらされる。状態遷移の間のこのような漸進的な変化の効果は、電力消費の滑らかな遷移を提供することであり、クロック発生器１２０に静かな又はほとんど雑音のない環境をもたらすことができる。
【００１８】
非アクティブ状態の間、ＣＫＤＯＭは、クロック信号を受信しない。データの損失を回避するようクロック制御を必要とする動的素子を有するＣＫＤＯＭに関して、非アクティブ状態は、通常、ＣＫＤＯＭが如何なる有用な情報も保持すると期待されないところの電源オフ状態である。このようにして、シーケンサ１３０によって提供される順次的なクロック分布は、電源が入っている期間の間が最も有用である。しかし、ＣＫＤＯＭがクロック制御を待機状態の間は必要としない静的素子を含む場合には、順次的なクロック分布は、電源が入っている期間又は、静的な待機モードが受け入れられるその他時間期間のいずれか一方の間に使用され得る。従って、クロック分布シーケンサ１３０は、ＣＫＤＯＭに含まれる回路素子をクロック制御することの変化状態が非アクティブ状態の間は必要とされないところの如何なる用途で使用されても良い。
【００１９】
図２は、本発明の実施形態に従うクロック分布シーケンサ１３０を表す図である。クロック分布シーケンサ１３０は、スケジューラ２１０と、コントローラ２５０とを有する。
【００２０】
スケジューラ２１０は、回路１１０の状態ステータスに従って、回路１１０内のＣＫＤＯＭへクロック信号のクロック分布のシーケンスをスケジュールする。クロック分布のシーケンスは、クロック発生器１２０内のＰＬＬ回路のロック取得時間の間の平静区間のシーケンスに対応する。これは、システム状態の遷移によって引き起こされる電流サージ又は電力擾乱の悪影響を低減するのに役立つ。スケジューラ２１０は、タイマ２２０と、記憶素子２４０１〜２４０Ｎとを有する。タイマ２２０は、シーケンスにタイミング信号を発生させるようバスクロックによってクロック制御される。一実施例で、タイマ２２０は、回路１１０内のＮ個のＣＫＤＯＭに対応するＮ個のカウンタ２３０１〜２３０Ｎを有する。Ｎ個のカウンタ２３０１〜２３０Ｎの夫々は、ＣＫＤＯＭの夫々のスケジュールされたシーケンスにおける待機期間に対応するカウント間隔を有する。Ｎ個のカウンタ２３０１〜２３０Ｎのカウント間隔は、どのようにＣＫＤＯＭが編成されているか及び／又はシーケンシング方式に依存して、同じであっても、あるいは異なっても良い。カウンタ２３０ｋのカウント間隔は、ＣＫＤＯＭ（ｋ−１）が有効とされた後のＣＫＤＯＭｋの待機期間に対応する。記憶素子２４０１〜２４０Ｎは、カウント間隔に対応する、予めプログラムされた値を記憶する。予めプログラムされた値は、システム構成又は電力消費プロファイルに従って動的にプログラムされても、あるいは固定されても良い。
【００２１】
コントローラ２５０は、スケジュールされたシーケンスに従ってＣＫＤＯＭへのクロック分布を有効にすることを制御する。コントローラ２５０は、複数のクロックスイッチ２７０１〜２７０Ｎと、クロックイネイブラー２６０とを有する。クロックスイッチ２７０１〜２７０Ｎは、ＣＫＤＯＭへのクロック信号のクロック分布をアクティブ又はディアクティブにする。クロックスイッチ２７０１〜２７０Ｎは、単純な論理ゲート（ＡＮＤ、ＯＲ）及び／又はバッファとして実施されても良い。クロックイネイブラー２６０は、スケジューラ２１０からのタイミング信号に応答してクロックスイッチ２７０１〜２７０Ｎを有効又は無効にする。クロックイネイブラー２６０は、デコーダ又はシフトレジスタとして実施されても良い。クロックイネイブラー２６０は、ＣＫＤＯＭの夫々がスケジュールされたシーケンスに従って１つずつ関連するクロック信号を受信するように、クロックスイッチ２７０１〜２７０Ｎを有効にすることによってＣＫＤＯＭへのクロック分布をアクティブにする。クロックイネイブラー２６０は、ＣＫＤＯＭの夫々がスケジュールされたシーケンスに従って１つずつ関連するクロック信号を受信することを停止するように、クロックスイッチ２７０１〜２７０Ｎを無効にすることによってＣＫＤＯＭへのクロック分布をディアクティブにする。
【００２２】
図３は、本発明の一実施形態に従う非アクティブ状態からアクティブ状態へのクロック分布のシーケンスを表すタイミング図である。
【００２３】
非アクティブ状態の間、クロックイネーブル信号は、クロック信号がＣＫＤＯＭへ分配されないことを示すよう非アクティブ（例えば、ＬＯＷ。）にされる。回路の出力ステータスが状態変化の存在を示す場合、非アクティブ状態からアクティブ状態への遷移は線Ａで生ずる。この遷移で、クロック分布のシーケンスの有効化は第１のＣＫＤＯＭから始まる。クロックイネーブル１（ＣＬＫＥＮ１）信号は、第１のＣＫＤＯＭに関連するクロック信号が有効にされることを示すようアクティブ（例えば、ＨＩＧＨ。）にされる。ＣＬＫＥＮ１信号は、電源オフシーケンスが存在する場合のように、次の状態変化が生ずるまで、アクティブにされたままである。分布のシーケンスは次のＣＫＤＯＭへ続く。クロックイネーブルｋ（ＣＬＫＥＮｋ）信号は、ｋ番目のＣＫＤＯＭに関連するクロック信号が有効にされることを示すようアクティブ（例えば、ＨＩＧＨ。）にされる。時間間隔ｋは、ＣＫＤＯＭ（ｋ−１）の有効時間とＣＫＤＯＭｋの有効時間との間のカウント間隔である。それは、ＣＫＤＯＭ（ｋ−１）が有効にされた後のＣＫＤＯＭｋの待機期間である。シーケンスは、最後のＣＫＤＯＭが到達されるまで続く。時間間隔Ｎは、ＣＫＤＯＭ（Ｎ−１）の有効時間とＣＫＤＯＭＮの有効時間との間のカウント間隔である。クロック信号の連続する有効時間の間の時間間隔は、ＣＫＤＯＭの構成及び／又はシーケンシング方式に依存して同じであっても、あるいは異なっても良い。
【００２４】
クロックイネーブル信号がアクティブにされる時間の間、アクティブにされているＣＫＤＯＭに関連するクロック信号は有効にされる。タイミング図に示されるように、かかるクロック信号（ＣＫＤＯＭ１ＣＬＫ、ＣＫＤＯＭｋＣＬＫなど。）は、スケジュールされたシーケンスに従って１つずつアクティブ又は有効にされる。
【００２５】
図４は、本発明の一実施形態に従うアクティブ状態から非アクティブ状態へのクロック分布のシーケンスを表すタイミング図である。
【００２６】
アクティブ状態の間、全てのクロックイネーブル信号は、クロック信号がＣＫＤＯＭへ分配されることを示すようアクティブ（例えば、ＨＩＧＨ。）にされる。回路の状態ステータスが状態変化の存在を示す場合、アクティブ状態から非アクティブ状態への遷移が線Ａで生ずる。この遷移で、クロック分布のシーケンスの無効化は第１のＣＫＤＯＭから始まる。クロックイネーブル１（ＣＬＫＥＮ１）信号は、第１のＣＫＤＯＭに関連するクロック信号が無効にされることを示すよう非アクティブ（例えば、ＬＯＷ。）にされる。ＣＬＫＥＮ１信号は、電源オンシーケンスが存在する場合のように、次の状態変化が生ずるまで、非アクティブにされたままである。分布のシーケンスは次のＣＫＤＯＭへ続く。クロックイネーブルｋ（ＣＬＫＥＮｋ）信号は、ｋ番目のＣＫＤＯＭに関連するクロック信号が無効にされることを示すよう線Ｂで非アクティブ（例えば、ＬＯＷ。）にされる。シーケンスは、最後のＣＫＤＯＭが到達されるまで続く。図４のように、クロック信号の連続する無効時間の間の時間間隔は、同じであっても、あるいは異なっても良い。
【００２７】
クロックイネーブル信号が非アクティブにされる時間の間、アクティブにされているＣＫＤＯＭに関連するクロック信号は無効にされる。タイミング図に示されるように、かかるクロック信号（ＣＫＤＯＭ１ＣＬＫ、ＣＫＤＯＭｋＣＬＫなど。）は、スケジュールされたシーケンスに従って１つずつディアクティブ又は無効にされる。
【００２８】
図５は、本発明の一実施形態に従うクロック分布のシーケンスを制御する処理５００を表すフローチャートである。
【００２９】
開始時に、処理５００は、クロック発生器からのバスクロックのように、安定したクロック発生源からクロック信号を発生させる（ブロック５１０）。次に、処理５００は、状態変化が生じたかどうかを判断する（ブロック５２０）。状態変化は、例えば、電源オン、電源オフ、待機などのような、如何なる適切なシステムレベルステータス変化であっても良い。
【００３０】
次いで、処理５００は、回路の状態ステータスに従ってＣＫＤＯＭへクロック信号のクロック分布のシーケンスをスケジュールする（ブロック５３０）。これを行うために、処理５００は、シーケンスに、例えばバスクロックのように、安定したクロック発生源からタイミング信号を発生させる（ブロック５４０）。これは、カウンタを用いて夫々のＣＫＤＯＭに対してカウント間隔を発生させることによって達成される（ブロック５５０）。カウント間隔は、カウンタへの入力として記憶素子において予めプログラムされても良い。
【００３１】
次に、処理５００は、スケジュールされたシーケンスに従ってＣＫＤＯＭへのクロック分布のシーケンスを有効にすることを制御する（ブロック５６０）。これを行うために、処理５００は、タイミング信号に応答してクロック分布をアクティブ又はディアクティブにするようクロックスイッチを制御する（ブロック５７０）。処理５００は、ＣＫＤＯＭの夫々がスケジュールされたシーケンスに従って１つずつ関連するクロック信号を受信する又はその受信を停止するように、クロック分布をアクティブ又はディアクティブにする（ブロック５８０）。次いで、処理５００は終了する。
【００３２】
本発明は幾つかの実施形態に関して記載されてきたが、当業者には明らかであるように、本発明はかかる実施形態に限定されず、添付の特許請求の範囲の精神及び適用範囲内で変形及び変更を行うことが可能である。従って、記載は、限定ではなく、説明として考えられるべきである。
【図面の簡単な説明】
【００３３】
【図１Ａ】本発明の一実施形態が実施され得るシステムを表す図である。
【図１Ｂ】本発明の一実施形態に従うプロセッサコアを表す図である。
【図２】本発明の一実施形態に従うクロック分布シーケンサを表す図である。
【図３】本発明の一実施形態に従う非アクティブ状態からアクティブ状態へのクロック分布のシーケンスを表すタイミング図である。
【図４】本発明の一実施形態に従うアクティブ状態から非アクティブ状態へのクロック分布のシーケンスを表すタイミング図である。
【図５】本発明の一実施形態に従うクロック分布のシーケンスを制御するための処理を表すフローチャートである。
【図１Ａ】
2008536201.tif 000003
【図１Ｂ】
2008536201.tif 000004
【図２】
2008536201.tif 000005
【図３】
2008536201.tif 000006
【図４】
2008536201.tif 000007
【図５】
2008536201.tif 000008
【国際調査報告】
2008536201.tif 000009
2008536201.tif 000010
2008536201.tif 000011