(57)【要約】  装置は、ベース基板と、ベース基板上の導電層と、導電層上のソルダレジスト層とを含む基板と、光学領域を含み、基板にフリップチップボンディングされるダイと、光学領域と光学的に結合され、ダイとベース基板との間に少なくとも部分的に位置し、かつ、ソルダレジスト層および導電層内に形成されたトレンチ内に配置される光相互コネクタとを含む。プロセスは、ベース基板と、ベース基板上の導電層と、導電層上のソルダレジスト層とを含む基板を提供する段階と、導電層およびソルダレジスト層内にトレンチを形成する段階と、トレンチ内で導波路を位置決めする段階と、ダイを基板にフリップチップボンディングする段階とを含む。ダイは、光学領域を含み、光学領域は、導波路に光学的に結合される。【選択図】図１ＡおよびＢ
2008500591.tif 000002
【特許請求の範囲】
【請求項１】
装置であって、
ベース基板と、該ベース基板上の導電層と、該導電層上のソルダレジスト層とを含む基板と、
光学領域を含み、前記基板にフリップチップボンディングされるダイと、
前記光学領域に光学的に結合され、前記ダイと前記ベース基板との間に少なくとも部分的に位置し、かつ、前記ソルダレジスト層および前記導電層内に形成されたトレンチ内に配置される光相互コネクタと、
を含む装置。
【請求項２】
前記基板は、少なくとも１つまたはそれ以上の導電層および誘電層を含む、請求項１に記載の装置。
【請求項３】
前記光学領域は、前記基板に面したダイの表面上にある、請求項１に記載の装置。
【請求項４】
前記光学領域は、検出器またはソースを含む、請求項１に記載の装置。
【請求項５】
前記光学領域は、面発光レーザまたは光検出器を含む、請求項４に記載の装置。
【請求項６】
前記トレンチの断面は、前記光相互コネクタの断面形状と実質的に同様である、請求項１に記載の装置。
【請求項７】
前記光相互コネクタは、導波路である、請求項１に記載の装置。
【請求項８】
前記導波路は、該導波路の軸に対し角度をなして配置された端部表面を含み、該端部表面は、前記導波路と前記ダイの光学領域とを光学的に結合させる、請求項７に記載の装置。
【請求項９】
前記ソルダレジストおよび前記導電層内のトレンチは、パターニングおよびエッチングにより形成される、請求項１に記載の装置。
【請求項１０】
システムであって、
ベース基板と、該ベース基板上の導電層と、該導電層上のソルダレジスト層とを含む基板と、
前記基板に装着されるランダムアクセスメモリと、
光学領域を含み、前記基板および前記メモリに結合されるフリップチップである第１のダイと、
光学領域を含み、前記基板に結合されるフリップチップである第２のダイと、
前記第１のダイおよび前記第２のダイに光学的に結合され、前記基板の前記ソルダレジスト層および前記導電層内に形成されるトレンチ内に配置される光相互コネクタと、
を含むシステム。
【請求項１１】
前記基板に取り付けられ、前記第１のダイに結合される入出力デバイスをさらに含む、請求項１０に記載のシステム。
【請求項１２】
前記第１のダイは、マイクロプロセッサである、請求項１０に記載のシステム。
【請求項１３】
前記光相互コネクタは、導波路である、請求項１０に記載のシステム。
【請求項１４】
前記導波路は、該導波路の軸に対し角度をなして配置された端部表面を含み、該端部表面は、前記導波路と前記ダイの光学領域とを光学的に結合させる、請求項１３に記載のシステム。
【請求項１５】
前記光学領域は、検出器またはソースを含む、請求項１０に記載のシステム。
【請求項１６】
前記光学領域は、面発光レーザまたは光検出器を含む、請求項１５に記載のシステム。
【請求項１７】
前記トレンチは、パターニングおよびエッチングにより形成される、請求項１０に記載のシステム。
【請求項１８】
前記トレンチの断面は、前記光相互コネクタの断面形状と実質的に同様である、請求項１０に記載のシステム。
【請求項１９】
プロセスであって、
ベース基板と、該ベース基板上の導電層と、該導電層上のソルダレジスト層とを含む基板の前記導電層および前記ソルダレジスト層内にトレンチを形成する段階と、
前記トレンチ内で導波路を位置決めする段階と、
前記基板にダイをフリップチップボンディングする段階であって、前記ダイは、光学領域を含み、該光学領域は、前記導波路と光学的に結合される段階と、
を含むプロセス。
【請求項２０】
前記トレンチの少なくとも一部は、前記ダイと前記ベース基板との間にあり、前記トレンチは、前記ダイから遠くへ延びる、請求項１９に記載のプロセス。
【請求項２１】
前記導電層および前記ソルダレジスト層内にトレンチを形成する段階は、該導電層および該ソルダレジスト層をパターニングしかつエッチングすることを含む、請求項１９に記載のプロセス。
【請求項２２】
前記トレンチ内で前記導波路を位置決めする段階は、該導波路を位置合わせすべく該トレンチを使用することを含む、請求項１９に記載のプロセス。
【請求項２３】
前記ダイの前記光学領域は、前記基板に面した前記ダイの表面にある、請求項１９に記載のプロセス。
【請求項２４】
プロセスであって、
基板に結合されたダイフリップチップにおいて信号を受信する段階であって、前記ダイは、光学領域と前記基板とを含み、該基板は、ベース基板と、該ベース基板上の導電層と、該導電層上のソルダレジスト層とを含む段階と、
前記光学領域から導波路へと信号を光伝送する段階であって、前記導波路は、前記光学領域に結合され、かつ、前記導電層および前記ソルダレジスト層内に形成されたトレンチ内に配置される段階と、
を含むプロセス。
【請求項２５】
前記ダイで信号を受信する段階は、電気信号を受信することを含む、請求項２４に記載のプロセス。
【請求項２６】
前記ダイで信号を受信する段階は、光信号を受信することを含む、請求項２４に記載のプロセス。
【請求項２７】
プロセスであって、
光信号を導波路内に発する段階であって、該導波路は、ベース基板と、該ベース基板上の導電層と、該導電層上のソルダレジスト層とを含む基板におけるトレンチ内に配置され、該トレンチは、前記導電層および前記ソルダレジスト層内に形成される段階と、
前記基板に結合されたダイフリップチップの光学領域で信号を光受信する段階であって、前記光学領域は、前記導波路に結合される段階と、
を含むプロセス。
【請求項２８】
前記トレンチの少なくとも一部は、前記ダイと前記ベース基板との間にあり、該トレンチは、前記ダイから遠くへ延びる、請求項２７に記載のプロセス。
【請求項２９】
前記導電層および前記ソルダレジスト層内のトレンチは、該導電層および該ソルダレジスト層をパターニングしかつエッチングすることにより形成される、請求項２７に記載のプロセス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概ね半導体光デバイスのパッケージングに関し、詳しくは、導波路に光学的に結合される光学ダイのパッケージングに関するが、これに限定されない。本出願は、米国特許法代１１９条（ｅ）に基づき、参照として組み込まれた２００４年１月２３日出願の現在係属中である米国特許仮出願番号６０／５３９、０５２の優先権を主張する。
【背景技術】
【０００２】
たいていの光フリップチップパッケージは、基板、基板に取り付けられた導波路、および、導波路に光学的に結合されたフリップチップダイを含む。光フリップチップダイと光導波路との間の光結合を良好にすべく、フリップチップダイと基板との距離は制御される。フリップチップダイと基板との距離が大きすぎると、光導波路と光フリップチップダイとの間の光結合は、光ビームの分散のせいで最適なものではなくなる。逆に、フリップチップダイと基板との距離が小さすぎると、基板にチップを結合する間に光導波路および／または光フリップチップダイが損傷するおそれがある。
【０００３】
光フリップチップダイと基板との距離を維持するかまたは小さくする方法は、光フリップチップを基板に取り付けるための通常より大きいソルダボールを使用することを含む。光フリップチップパッケージが次第に細かいピッチになり（すなわち構成要素がより小さくより密集され）、入力／出力密度が高くなるにつれ、ソルダブリッジが起こり始める。「ソルダブリッジ」とは、はんだ付けの間にはんだが溶け、隣接する電気接点とくっついてしまったときに生じる電気ショートのことを指す。フリップチップと基板との間ではんだの量が増加すると、ソルダブリッジが起きる可能性が高くなる。したがって、結合プロセスの間に光フリッピチップダイと基板との間に所望の距離を設定しようとして大きいソルダボールを使用すると、ソルダブリッジが起きる可能性が高くなる。
【０００４】
以下、図面を参照しながら本発明を説明するが、これに限定されない。特に指定の無い限り、本図面を通じて同じ参照番号は同じ構成要素を示す。
【図面の簡単な説明】
【０００５】
【図１Ａ】基板に取り付けられ、かつ、導波路に光学的に結合されたダイフリップチップの実施例の平面図である。
【０００６】
【図１Ｂ】図１Ａを実質的にラインＢ−Ｂに沿って切断した、基板に取り付けられかつ導波路に光学的に結合されたダイフリップチップの実施例の側面図である。
【０００７】
【図１Ｃ】図１Ａを実質的にラインＣ−Ｃに沿って切断した、基板に取り付けられかつ導波路に光学的に結合されたダイフリップチップの実施例の分解正面図である。
【０００８】
【図１Ｄ】図１Ｃの完成状態の実施例を示す側面図である。
【０００９】
【図１Ｅ】図Ｂの点線内の領域を示す拡大側面図である。
【００１０】
【図２Ａ】基板に取り付けられ、かつ、導波路に光学的に結合された複数のダイフリップチップを含む他の実施例の平面図である。
【００１１】
【図２Ｂ】図２Ａに示された、基板に取り付けられかつ導波路に光学的に結合されたダイフリップチップの他の実施例の側面図である。
【００１２】
【図３】導波路を用いて光学的に結合された同じまたは異なる基板における複数のダイを伴う、本発明に従うシステムの一実施例の平面図である。
【発明を実施するための最良の形態】
【００１３】
少なくとも１つの光導波路を収容するフリップチップパッケージのための装置、プロセス、および、システムの実施例を説明する。本発明の実施例を完全に理解するため、以下に数々の特定の詳細事項を述べるが、当業者であればこれら特定の詳細事項がなくても、他の方法、構成要素および材料などによって本発明を実施できることはわかるであろう。また、本発明の範囲に含まれるよく知られた構造、材料または動作などはここでは詳しく説明しない。
【００１４】
本発明において、明細書中の「１つの実施例」または「一実施例」は、実施例に関連して記載された特定の機能、構造、または、特徴が、本発明の少なくとも１つの実施例に含まれることを意味する。したがって、明細書中を通じて随所に見られる「一実施例では」という言い回しは、必ずしも同じ実施例を指すものではない。さらに、特定の機能、構造、または、特徴は、１つまたはそれ以上の実施例において適切な方法で組み合わせることもできる。
【００１５】
図１Ａ−１Ｄは、光デバイス１００を含む本発明の一実施例を示す。図１Ａの平面図に示すように、光デバイス１００は、複数のソルダボールジョイント１０３を用いて基板１０４にフリップチップボンディングされた光学ダイ１０２を含む。本実施例の光相互コネクタは、導波路１０６であり、光学ダイ１０２と基板１０４との間に少なくともその一部が配置されることにより、光ダイ１０２と基板１０４との空間の一部を占める。導波路１０６は、ダイ１０２の光学領域１１０に光学的に結合される。導波路１０６は、ダイ１０２の下の一部を有することに加え、ダイ１０２の下から突き出して他の構成要素（例えば別のダイなど）の方へ延びることにより、例えば図３に示すような構成要素間に光相互接続を形成する。実施例では１つの導波路しか示されていないが、他の実施例では複数の導波路を用いてもよい。例えば、複数の導波路を用いることにより、異なる方向の信号をダイの単一の光学領域１１０から／へと送受信することもできるし、または、ダイにおける複数の光学領域から／へと複数の信号を送受信することもできる。
【００１６】
図１Ｂは、デバイス１００の実施例の詳細を示す。基板１０４は、導電層１１６とソルダレジスト層１１８とが積層されたベース基板１１４を含む。ベース基板１１４は、半導体（例えばシリコン）、有機材料（例えばビスマレイミドトリアジン）、または、セラミック材料（例えば高温または低温同時焼成セラミック）などの単一の材料を含んでもよいし、あるいは、異なる材料の複数の異なる層を含んでもよい。一実施例では、ベース基板１１４は、誘電体と導体とが交互になった層がいずれかの側に積層されたコア層を含んでもよい。導電層１１６は、ベース基板上に堆積される。一実施例では、導電層は、銅（Ｃｕ）により形成されるが、他の実施例では、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、他の金属、あるいは、金属の組み合わせまたは合金を含んでもよい。導電性の非金属を導電層１１６に用いることもできる。ソルダレジスト層１１８が導電層１１６上に堆積されることにより、基板へのフリップチップボンディングまたは他の結合にはんだの影響が及ぶのを防ぐことができる。言い換えれば、ソルダレジスト層は、はんだと導体層１１６との間の好ましくない接触を防ぐ。
【００１７】
光学ダイ１０２は、複数のソルダボールジョイント１０３を用いて基板１０４に取り付けられる。ソルダボールジョイントは、光学ダイ１０２を基板１０４に取り付け、基板の上で光学ダイを吊下し、基板１０４上または内でダイと１つまたはそれ以上の導電層との間に電気的接続を提供する。光学ダイ１０２は、表面１０８上に少なくとも１つの光学領域１１０を含む。ダイ１０２で用いられる光能動素子の例としては、面発光レーザ（ＶＣＳＥＬ）などの電磁放射源、または、光検出器、フォトダイオードなどの放射線検出器があげられる。ダイ１０２で用いられる光受動素子としては、ミラー、回析格子、エバネッセント波カプラ、テーパ導波路などがあげられる。他の実施例では上記列挙した以外のもの、あるいは、他の光学領域を含んでもよいことはいうまでもない。同様に、他の実施例では、光学ダイ１０２における表面１０８以外の表面、例えば、基板に面していないダイの表面に、異なるまたは追加の光学領域を含んでもよい。
【００１８】
導波路１０６は、厚みＴを有し、その少なくとも一部が基板１０４と光学ダイの下面１０８との空間にあるように配置される。導波路の残りの部分は、光学ダイ１０２の端部１１２から突き出して、例えば他の光学部品またはダイへと延びることにより光学ダイ間の光相互接続を形成することができる（図３参照）。導波路の幅は、ソルダボールジョイント１０３間に嵌るような寸法である。
【００１９】
あるケースでは、導波路１０６の厚みＴは、ダイの下面１０８とソルダレジスト層１１８の表面１２６との間隔より大きい。ダイ表面１０８と基板との間に導波路を挿入できる十分な離間距離を生じさせるべく、導波路は、ダイの下に少なくとも部分的に位置してダイから他の光学部品へと延びるようなそれ自体に似たトレンチ１２０内に配置される。導波路１０６は、傾斜端１０７が光学領域１１０からの放射線を受信しかつそれを導波路へ反射するか（例えば、ここでは光学領域は放射線源を含む）、または、導波路から放射線を受信しかつそれを光学領域１１０へ反射する（例えばここでは光学領域１１０は放射線検出器を含む）よう配置される。一実施例では、導波路１０６は、クラッディングにより囲まれた光透過部分を含むが、他の実施例では、他の導波路構造でも可能である。
【００２０】
図１Ｃおよび１Ｄは、トレンチ１２０の構造の実施例を示す光デバイス１００の正面図である。図１Ｃは、分解図であり、図１Ｄは、構成要素が最終的な位置に収まっているところを示す。トレンチ１２０は、底部１２２および対の側壁１２４を有し、また、深さΔおよび幅Ｗを有する。本実施例では、導波路１０６の幅はトレンチの幅Ｗと実質的に同じである。この構成は、トレンチがその後導波路を位置合わせするための機械的手段として用いられるのに好都合である。しかしながら、他の実施例では、トレンチと導波路との幅は実質的に同じである必要はない。言い換えれば、導波路の幅は、トレンチの幅Ｗ以下であればよい。
【００２１】
上記したように、あるケースでは、導波路１０６の厚みＴは、ダイの下面１０８とソルダレジスト層１１８の表面１２６との間隔より大きい。導波路が挿入できる十分な間隔を生じさせるべく、トレンチの深さΔは、導波路と光学領域１１０との間の追加マージンｄを含んだ導波路の厚みＴを収容できるように選択される。本実施例において、ソルダレジスト層および導電層１１６内でトレンチ１２０がパターニングまたはエッチングされることにより、ダイの下面１０８とトレンチの底部とのギャップが広がる。エッチングは、トレンチを形成するただ１つの方法であるが、他の実施例では、トレンチ領域を避けて、選択的にソルダマスクをプリントするか、または、マイクロマシーニングまたはレーザアブレーションにより材料を除去してもよい。トレンチを形成した場合、結果として生じたギャップがダイの下表面１０８と基板との間の導波路の厚みＴを収容できるだけの大きさでなければならない。
【００２２】
本実施例では、トレンチ内にソルダレジスト層１１８および導体層１１６はないので、トレンチの厚みＴは、これら２つの層の厚みの合計に実質的に等しい。しかしながら、他の実施例では、ソルダレジスト層だけを完全にまたは一部残してしてトレンチを形成してもよいし、または、ソルダレジスト層のすべておよび導電層の一部を残して形成してもよい。さらに他の実施例では、トレンチは、導電またはそうでない追加の層を含んでさらに深く形成するか、または、コア基板内まで深くしてもよい。厚みＴの特定の値に対し、ダイの下表面１０８と導波路の上部との間のマージンｄは、導波路が光学領域１１０とどのように光学的に結合するかによってトレンチの深さを変更することにより調整できる。マージンｄは、実質的にゼロから結果として許容できる光結合となる値までの範囲となる。
【００２３】
図１Ｅは、導波路１０６をダイ１０２の光学領域１１０に結合させる詳細を示す。先に述べたように、ダイ１０２は、ソルダボール１０３を用いて基板１０４に取り付けられるフリップチップである。ダイと基板とのフリップチップボンディングの準備において、小さなパッド１２８が堆積されるかまたは導電層１１６の一部として形成されることにより、ソルダボール１０３と層１１６との間に接触領域が生じる。ソルダレジスト層は、ソルダボール１０３が挿入されるウェルまたはくぼみ１３０が生じるように形成される。ウェル１３０は、フリップチップボンディングの間におけるダイ１０２の位置合わせの手助けとなり、また、フリップチップボンディングの間に液状はんだを収容することにより、はんだが基板の他の領域に流れてソルダブリッジングを生じさせないための手助けとなる。
【００２４】
導波路１０６は、ダイ１０２のフリップチップボンディングの前後に導入されてよい。いずれにせよ、導波路１０６は、その少なくとも一部がダイの下面１０８と基板との間に位置するようトレンチ１０２内に配置される。正しい光結合のためには、導波路は、傾斜端１０７がダイの光学領域１１０と実質的に位置合わせされるよう配置されていなければならない。導波路１０６の正確な位置合わせを援助すべく、トレンチ１０２は、ソルダレジスト層の一隅１３２が導波路の機械的ストップとなるよう、導波路１０６の厚みＴおよび傾斜端１０７の角度を考慮に入れて形成されることができる。一隅１３２が導波路の自動長手方向位置合わせを提供する一方で、トレンチ１２０自体が導波路の自動横方向位置合わせを提供する。図では、導波路１０６はトレンチに挿入される独立した部分として示されているが、トレンチ内部に形成されてもよい。
【００２５】
傾斜角１０７と光学領域１１０とが実質的に位置合わせされることにより、光学領域１１０から発せられた光信号１３４が導波路１０６に入り、傾斜端１０７から導波路に反射されて、導波路によってどこか他の場所に透過される。光学領域１１０が放射線を透過するよりむしろ受信するように設計されている場合は、光信号１３４は、導波路１０６内を進み、傾斜端１１７から光能動領域へと反射される。傾斜端１０７は、体積回析格子のような偏向素子、または、他方のアームがダイ１０２の光学領域１１０に配置されている結合デバイスの一方のアームに置き換えることもできる。
【００２６】
図２Ａおよび２Ｂは、光デバイス２００を含む本発明の他の実施例を示す。光デバイス１００と違い、光デバイス２００は、基板上に１つだけでなく複数のフィリップチップダイを含む。したがって、光デバイス２００は、第１のダイ２０２と第２のダイ２０６とがフリップチップボンディングされる基板２０４を含む。第１のダイ２０２は、光学領域２１０を含み、本実施例では導波路２１４として示す第１の光相互コネクタに光学的に結合される。第２のダイ２０６は、光学領域２１６を含み、本実施例では導波路２２０として示す第２の光相互コネクタに光学的に結合される。
【００２７】
光デバイス１００と同様、基板２０４は、導電層２２６およびソルダレジスト層２２８が積層されたベース基板を含む。ベース基板は、半導体（例えばシリコン）、有機材料（例えばビスマレイミドトリアジン）、または、セラミック材料（例えば高温または低温同時焼成セラミック）などの単一の材料を含んでもよいし、または、異なる材料の複数の異なる層を含んでもよい。導波路２１４および導波路２２０のどちらも光デバイス１００で示したように（図１Ａ−１Ｅ参照）実質的に基板２０４上に配置される。すなわち、導波路２１４は、ソルダレジスト層２２８および導電層２２６内に形成されたトレンチ２２４内に配置される。同様に、導波路２２０も、ソルダレジスト層２２８および導電層２２６内に形成されたトレンチ２２２内に配置される。光デバイス１００と同様、トレンチ２２２およびトレンチ２２４は、ダイと基板との間に導波路が挿入できるよう、それぞれのダイと基板との間に十分な空間を生じさせる。また、デバイス１００と同様、トレンチ２２２およびトレンチ２２４は、導波路とそれぞれのダイの光学領域との正確な位置合わせを確実にする機械的位置合わせガイドとして機能することができる。
【００２８】
図３は、光システム３００を含む本発明のさらなる他の実施例を示す。システム３００は、フリップチップを基板３０２に取り付けるフリップチッププロセッサ３０４を含む。一実施例では、基板３０２は、デバイス１００と関連して説明された基板１０４と同様の構成を有していてよい。プロセッサ３０４は、例えば、光デバイス１００のダイ１０２と関連して示したような対の光学領域を含む。光学領域は、光学ソース、光検出器、結合要素などを含んでよい。
【００２９】
プロセッサ３０４は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、同期ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）、フラッシュランダムアクセスメモリ（ＲＡＭ）などの様々な実施形態においては不揮発性メモリである記憶装置３０６に結合される。プロセッサ３０４は、また、入出力デバイス３０８に結合されることにより、システム外部のデバイスとコマンドのやりとりができるようになる。プロセッサは、また、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、または、同期ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）などの揮発性メモリに結合されてもよい。本実施例では、記憶装置３０６および入出力デバイス３０８はプロセッサ３０４と電気的結合するように示したが、他の実施例では、プロセッサと光学的に結合してもよい。
【００３０】
プロセッサ３０４は、導波路３１２により他のフリップチップダイ３１０に結合される。フリップチップダイ３１０は、プロセッサ３０４と同じ基板３０２上にある。プロセッサ３０４は、また、導波路３１６を介し、別の基板３２０上の他のフリップチップダイ３１４に結合される。導波路は光デバイス１００で示したのと実質的に同じように、それぞれの基板３０２および３２０上に配置されて取り付けられる。すなわち、基板表面のソルダレジスト層および導電層内に形成されたトレンチ内に配置される。
【００３１】
デバイス３００の１つの動作モードでは、プロセッサが記憶装置３０６から命令またはデータを読み出すか、あるいは、入出力デバイス３０８から命令またはデータを受信する。プロセッサは、データまたは命令におけるいくつかの動作を実行し、データまたは命令を導波路３１２および３１６を介しダイ３１０および３１４の１つまたは両方に伝送する。その後、光学ダイ３１０および３１４は、データまたは命令のさらなる動作（ダイ３１４の場合はデータまたは命令を導波路３１８を介し他のダイへ伝送することを含む）を実行してよい。第２の動作モードでは、プロセッサ３０４は、導波路３１６および３１２をそれぞれ介し、ダイ３１０および３１４の１つまたはそれ以上からデータを工学的に受信する。その後、プロセッサは、この情報を記憶装置３０６に格納するか、または、入出力デバイス３０８に送信する。
【００３２】
以上、本発明の一側面を実施の形態を用いて説明したが、上記の実施形態は、抽象的に述べたものであり、開示した形式そのものに限定するものではない。特定の実施例は、本発明を説明する目的で用いたに過ぎず、上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００３３】
請求項で用いられた用語は、明細書および請求項において開示された特定の実施形態に本発明を制限するものと解釈してはならない。本発明の範囲は請求項の精神により包括的に決定されるべきである。
【図１Ａ】
2008500591.tif 000003
【図１Ｂ】
2008500591.tif 000004
【図１Ｃ】
2008500591.tif 000005
【図１Ｄ】
2008500591.tif 000006
【図１Ｅ】
2008500591.tif 000007
【図２Ａ】
2008500591.tif 000008
【図２Ｂ】
2008500591.tif 000009
【図３】
2008500591.tif 000010
【国際調査報告】
2008500591.tif 000011
2008500591.tif 000012
2008500591.tif 000013