【事件の表示】
　特許第２８９８４９３号「ミリ波またはマイクロ波ＩＣのレイアウト設計方法及びレイアウト設計装置」の特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　特許第２８９８４９３号の請求項１ないし７に係る特許を維持する。
【理　由】
（１）手続きの経緯
　特許第２８９８４９３号の請求項１〜７にかかる発明についての出願は、平成４年１１月２６日に特許出願され、平成１１年３月１２日にその発明についての特許の設定登録がなされ、その後、その特許について、異議申立人日本電気株式会社より特許異議の申し立てがなされたものである。
（２）特許異議申し立てについて
ア．本件発明
　本件発明は、その特許請求の範囲１〜７に記載された事項により特定された次のとおりのものである。
 「【請求項１】 ミリ波またはマイクロ波の集積回路（以下ＩＣという）を構成する能動素子を含む集中定数回路素子及び分布定数伝送線路のそれぞれを２次元平面上で閉じた簡略化図形として表しその面積ならびに寸法が上記回路素子及び上記線路それぞれの電気的データと対応するとともに上記寸法がそれぞれの実寸法に比例するように規定された図形データとして格納されたデータ記憶部から、設計すべきＩＣを構成する集中定数回路素子及び分布定数伝送線路の上記簡略化図形を外部信号に基づいて選択し、表示部の画面上に画像表示する第１の工程と、表示部の画面上に選択された簡略化図形を、設計すべきＩＣの回路図に基づき、上記簡略化図形の所定の辺同士を重ね合わせて接続し上記簡略化図形の集合からなる上記回路図に対応したＩＣレイアウトパターンを、その面積が小さくなるように、表示部の画面上に形成する第２の工程と、ＩＣレイアウトパターンを構成する簡略化図形の図形データを基に、予め格納された上記集積回路を製造する各プロセスに対応して定義されたデザインルールを含む演算処理データを外部信号に基づき呼び出すとともにこれを用いて図形演算を行って集積回路製造用のマスクパターンを作成する第３の工程と、を含むミリ波またはマイクロ波ＩＣのレイアウト設計法。
【請求項２】 第２の工程と第３の工程の間に、表示部の画面上に形成されたＩＣレイアウトパターンの回路シミュレーションを行い、このシミュレーション結果に応じて上記ＩＣレイアウトパターンが所望の電気的特性を有するとともに、その面積が小さくなるように簡略化図形の面積ならびに寸法を変更し、ＩＣレイアウトパターンを最適化する第４の工程を更に含むことを特徴とする請求項１記載のミリ波またはマイクロ波ＩＣのレイアウト設計法。
【請求項３】 第２の工程と第３の工程の間に、表示部の画面上に形成されたＩＣレイアウトパターンが有する所望の電気的特性を保持したままその面積が小さくなるように、集中定数回路素子の簡略化図形の配置及び分布定数線路の簡略化図形の形状を変更し、上記ＩＣレイアウトパターンを最適化する第５の工程を更に含むことを特徴とする請求項１記載のミリ波またはマイクロ波ＩＣのレイアウト設計法。
【請求項４】 第２の工程と第３の工程の間に、表示部の画面上に形成されたＩＣレイアウトパターンの回路シミュレーションを行い、このシミュレーション結果に応じて上記ＩＣレイアウトパターンが所望の電気的特性を有するように上記簡略化図形の面積ならびに寸法を変更して上記ＩＣレイアウトパターンを最適化する第６の工程と、ＩＣレイアウトパターンが有する所望の電気的特性を保持したままＩＣレイアウトパターンの面積が小さくなるように、集中定数回路素子の簡略化図形の配置及び分布定数線路の簡略化図形の形状を変更し、上記ＩＣレイアウトパターンを最適化する第７の工程を更に含むことを特徴とする請求項１記載のミリ波またはマイクロ波ＩＣのレイアウト設計法。
【請求項５】 集中定数回路素子の簡略化図形がその一部に、製造プロセスにおける回路素子間の接続余裕に対応した接続部を有することを特徴とする請求項１乃至４のいずれか１項に記載のミリ波またはマイクロ波ＩＣのレイアウト設計法。
【請求項６】 第５，第７の工程が、電磁解析理論に基づいて簡略化図形の電磁結合を計算し、この計算結果に基づいて、ＩＣレイアウトパターンの回路シミュレーションを行う第８の工程と、この回路シミュレーション結果に応じて、ＩＣレイアウトパターンの面積が小さくなるように、集中定数回路素子の簡略化図形の配置及び分布定数線路の簡略化図形の形状を変更する第９のステップを含むことを特徴とする請求項３又は請求項４記載のミリ波またはマイクロ波ＩＣのレイアウト設計法。
【請求項７】 ミリ波またはマイクロ波のＩＣを構成する集中定数回路素子及び分布定数伝送線路のそれぞれを２次元平面上で閉じた簡略化図形として表しその面積ならびに寸法が上記回路素子及び上記線路それぞれの電気的データと対応するとともに上記寸法がそれぞれの実寸法に比例するように規定された図形データを格納するデータ記憶部と、このデータ記憶部から設計すべきＩＣを構成する集中定数回路素子及び分布定数伝送線路の簡略化図形の図形データを外部信号に基づいて選択し、この選択された図形データを基に、その面積が小さくなるように、選択された上記簡略化図形の所定の辺を外部信号に基づいて重ね合わせて接続するとともに選択された上記簡略化図形の面積、寸法及び形状を外部信号に基づき変更する画面表図制御部と、この画像表示制御部からの信号に基づき簡略化図形ならびにこの簡略化図形の集合から構成されるＩＣレイアウトパターンを画像表示する画像表示部と、この画像表示部に画像表示された上記ＩＣレイアウトパターンの図形データに基づき、予め格納された上記集積回路を製造する各プロセスに対応して定義されたデザインルールを含む演算処理データを外部信号に基づき呼び出すとともにこれを用いて、図形演算を行って集積回路製造用のマスクパターンを作成するマスクパターン発生部と、を備えたミリ波またはマイクロ波ＩＣのレイアウト設計装置。」
イ．申し立ての理由の概要
   特許異議申立人日本電気株式会社は、請求項１〜７に係る発明は、以下の１．２．の点でその明細書が特許法第３６条第４項及び同第６項に規定する要件を満たしていないので、特許法第１１３条の規定により取り消されるべき旨主張している。
１．特許法第３６条第４項
　本件明細書の「発明の詳細な説明」は、「特許請求の範囲」に記載された請求項１〜７のすべての発明の「面積が小さくなる」との部分について、いわゆる当業者が実施をすることができる程度に明確かつ十分に記載されていない。
２．特許法第３６条第６項第２号
　本件明細書の「特許請求の範囲」に記載された請求項１〜７のすべての発明は、「面積が小さくなる」との構成を含むが、何を基準にした面積の大小関係をいうのか不明であり、「特許を受けようとする発明が明確であること。」の要件を満たさない。
ウ．判断
　本件特許明細書の発明の詳細な説明、第２９段落には、発明の実施例として、
「【００２９】次に、ステップＳ４で得られた模擬ＩＣ（レイアウトパターン）の接続構成を基本的には変えないで、チップ面積が最小になり、入出力パッドの配置が仕様に合うように、設計者がＣＲＴディスプレイ１６上を見ながら、入力装置１３からＦＥＴやキャパシタ等の集中定数回路素子に対応する図形の配置、マイクロ波線路等の等の分布定数線路に対応する図形の折り曲げ方を変更する設計信号を入力すると、画像表示制御手段１０ａがこの設計信号を解読し、該設計信号に応じて図形の配置及び形状を変更し、上記模擬ＩＣ（レイアウトパターン）のレイアウトが最適化される（ステップＳ５）。」
が記載されている。第２９段落において、レイアウトパターンについて、設計者がチップ面積が最小になるように配置及び形状を変更することが記載されており、変更前に比し、変更後のレイアウトパターンが最適化される点が記載されているから、チップ面積を比較する対象は、当該変更を加える前のパターンであることは明らかである。本件特許出願は、平成２年の出願であるから、特許請求の範囲第１項〜第７項の記載は十分明確であり、発明の構成に欠くことのできない事項のみを記載していると認められる。よって、本件特許請求の範囲第１項〜第７項に係る発明の特許は  特許法第３６条第５項に規定する要件を満たす特許出願に対してされたものである。
　また、一般に、半導体技術分野においてチップ面積を小さくするように設計することは、周知の設計方針であるから、設計者であれば、その面積が小さくなるように、レイアウトパターンを変更することは適宜なし得ることと認められる。本件特許出願は、平成２年の出願であるから、明細書の発明の詳細な説明の欄には、その発明の属する技術の分野における通常の知識を有するものが容易にその実施をすることができる程度に十分な記載がされていると認められる。よって、本件特許出願は、特許法第３６条第４項に規定する要件を満たす特許出願に対してされたものである。
エ．むすび
  以上の通りであるから、特許異議の申し立ての理由によっては、本件請求項１〜７に係る発明の特許を取り消すことはできない。
　また、他に本件請求項１〜７に係る発明の特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１２年３月１日（２０００．３．１）