(57)【要約】【課題】昇圧電荷ポンプを提供する。【解決手段】昇圧電荷ポンプは、複数のダイオード等価ネットワーク、少なくとも一つの昇圧キャパシタンスネットワーク、及び、少なくとも一つの逆電流カットオフ回路、からなる。複数のダイオード等価ネットワークは、直列の方式で電気的に接続され、各両複数のダイオード等価ネットワーク間はノードを有し、各ノードは昇圧レベルに対応し、最低昇圧レベルの複数のダイオード等価ネットワークの低圧側は昇圧電荷増圧回路の入力端で、入力端は入力電圧信号を受信する。各各昇圧キャパシタンスネットワークの端点がそれぞれ、ノードと電気的に接続し、各昇圧キャパシタンスネットワークのもう一端はそれぞれ、パルス信号と電気的に接続する。各逆電流カットオフ回路は、それぞれ、ダイオード等価ネットワークと電気的に接続し、各逆電流カットオフ回路は少なくとも二つの導通径路を有する。導通径路は各昇圧レベル中のパルス信号の切り換えにより交替で開く。【選択図】図３
0003140141.tif 000002
【実用新案登録請求の範囲】
【請求項１】
昇圧電荷ポンプであって、複数のダイオード等価ネットワーク、少なくとも一つの昇圧キャパシタンスネットワーク、及び、少なくとも一つの逆電流カットオフ回路、からなり、
複数のダイオード等価ネットワークは、直列の方式で電気的に接続され、各両複数のダイオード等価ネットワーク間はノードを有し、各ノードは昇圧レベルに対応し、最低昇圧レベルの複数のダイオード等価ネットワークの低圧側は昇圧電荷増圧回路の入力端で、入力端は入力電圧信号を受信し、
少なくとも一つの昇圧キャパシタンスネットワークは、各昇圧キャパシタンスネットワークの端点がそれぞれ、前記ノードと電気的に接続し、各昇圧キャパシタンスネットワークのもう一端はそれぞれ、パルス信号と電気的に接続し、前記パルス信号は少なくとも一つの高電圧レベル、及び、低電圧レベルを有し、パルス信号レベルの交替変化により、入力電圧信号が各昇圧レベルでこの電圧レベル値を昇高させ、
少なくとも一つの逆電流カットオフ回路が、各逆電流カットオフ回路がそれぞれ、前記ダイオード等価ネットワークと電気的に接続し、各逆電流カットオフ回路は対応するダイオード等価ネットワークの有効（enable）と無効（disable）を制御し、逆電流カットオフ回路は少なくとも二つの導通径路を有することを特徴とする昇圧電荷ポンプ。
【請求項２】
前記導通径路は各昇圧レベル中のパルス信号の切り換えにより交替で開き、前記昇圧電荷ポンプが反対方向の逆電流を生成するのを回避することを特徴とする請求項１に記載の昇圧電荷ポンプ。
【請求項３】
各両相隣するノード間のパルス信号の位相は相反することを特徴とする請求項１に記載の昇圧電荷ポンプ。
【請求項４】
前記逆電流カットオフ回路は両電子スイッチネットワークを有し、前記電子スイッチネットワークの導通特性は相対し、前記パルス信号切り換え時、それぞれ、前記電子スイッチネットワークの一者を開くことを特徴とする請求項１に記載の昇圧電荷ポンプ。
【請求項５】
各ダイオード等価ネットワークは、空乏型トランジスタ、及び、逆電流カットオフ回路中の両電子スイッチネットワークの一者からなり、前記ダイオード等価ネットワーク内の電子スイッチネットワークが導通する時、対応する空乏型トランジスタはダイオード連接をなすことを特徴とする請求項１に記載の昇圧電荷ポンプ。
【請求項６】
前記逆電流カットオフ回路は、増強型NMOSトランジスタ、及び、増強型PMOSトランジスタからなり、対応する昇圧レベルが入力する前記パルス信号が低レベルの時、前記増強型PMOSトランジスタが導通し、且つ、前記増強型NMOSトランジスタがカットオフで、対応する昇圧レベルが入力する前記パルス信号が高電圧レベルの時、前記増強型PMOSトランジスタがカットオフで、且つ、前記増強型NMOSトランジスタが導通することを特徴とする請求項１に記載の昇圧電荷ポンプ。
【請求項７】
前記増強型PMOSトランジスタのソース端は前記入力電圧信号を受信し、前記増強型PMOSトランジスタ、及び、前記増強型NMOSトランジスタのゲート端は、それぞれ、対応する昇圧レベルが入力する前記パルス信号を受信することを特徴とする請求項６に記載の昇圧電荷ポンプ。
【請求項８】
昇圧電荷ポンプであって、複数のダイオード等価ネットワーク、レギュレータ、少なくとも一つの昇圧キャパシタンスネットワーク、及び、少なくとも一つの逆電流カットオフ回路、からなり、
複数のダイオード等価ネットワークは、直列の方式で電気的に接続され、各両複数のダイオード等価ネットワーク間はノードを有し、各ノードは昇圧レベルに対応し、最低昇圧レベルの複数のダイオード等価ネットワークの低圧側は昇圧電荷増圧回路の入力端で、入力端は入力電圧信号を受信し、
レギュレータは、入力端と出力端とからなり、前記出力端と前記昇圧電荷ポンプの入力端が電気的に接続し、前記入力端は入力電圧信号を受信し、前記レギュレータにより前記入力電圧信号を所定電圧レベルに調整し、前記出力端により前記  昇圧電荷ポンプの前記入力端に出力し、
少なくとも一つの昇圧キャパシタンスネットワークは、各昇圧キャパシタンスネットワークの端点がそれぞれ、前記ノードと電気的に接続し、各昇圧キャパシタンスネットワークのもう一端はそれぞれ、パルス信号と電気的に接続し、前記パルス信号は少なくとも一つの高電圧レベル、及び、低電圧レベルを有し、パルス信号レベルの交替変化により、入力電圧信号が各昇圧レベルでこの電圧レベル値を昇高させ、
少なくとも一つの逆電流カットオフ回路が、各逆電流カットオフ回路がそれぞれ、前記ダイオード等価ネットワークと電気的に接続し、各逆電流カットオフ回路は対応するダイオード等価ネットワークの有効（enable）と無効（disable）を制御し、逆電流カットオフ回路は少なくとも二つの導通径路を有することを特徴とする昇圧電荷ポンプ。
【請求項９】
前記導通径路は各昇圧レベル中のパルス信号の切り換えにより交替で開き、前記昇圧電荷ポンプが反対方向の逆電流を生成するのを回避することを特徴とする請求項８に記載の昇圧電荷ポンプ。
【請求項１０】
各両相隣するノード間のパルス信号の位相は相反することを特徴とする請求項８に記載の昇圧電荷ポンプ。
【請求項１１】
前記逆電流カットオフ回路は両電子スイッチネットワークを有し、前記電子スイッチネットワークの導通特性は相対し、前記パルス信号切り換え時、それぞれ、前記電子スイッチネットワークの一者を開くことを特徴とする請求項８に記載の昇圧電荷ポンプ。
【請求項１２】
各ダイオード等価ネットワークは、空乏型トランジスタ、及び、逆電流カットオフ回路中の両電子スイッチネットワークの一者からなり、前記ダイオード等価ネットワーク内の電子スイッチネットワークが導通する時、対応する空乏型トランジスタはダイオード連接をなすことを特徴とする請求項８に記載の昇圧電荷ポンプ。
【請求項１３】
前記逆電流カットオフ回路は、増強型NMOSトランジスタ、及び、増強型PMOSトランジスタからなり、対応する昇圧レベルが入力する前記パルス信号が低レベルの時、前記増強型PMOSトランジスタが導通し、且つ、前記増強型NMOSトランジスタがカットオフで、対応する昇圧レベルが入力する前記パルス信号が高電圧レベルの時、前記増強型PMOSトランジスタがカットオフで、且つ、前記増強型NMOSトランジスタが導通することを特徴とする請求項８に記載の昇圧電荷ポンプ。
【請求項１４】
前記逆電流カットオフ回路は、増強型NMOSトランジスタ、及び、増強型PMOSトランジスタからなり、対応する昇圧レベルが入力する前記パルス信号が低レベルの時、前記増強型PMOSトランジスタが導通し、且つ、前記増強型NMOSトランジスタがカットオフで、対応する昇圧レベルが入力する前記パルス信号が高電圧レベルの時、前記増強型PMOSトランジスタがカットオフで、且つ、前記増強型NMOSトランジスタが導通することを特徴とする請求項９に記載の昇圧電荷ポンプ。
【請求項１５】
前記増強型PMOSトランジスタのソース端は前記入力電圧信号を受信し、前記増強型PMOSトランジスタ、及び、前記増強型NMOSトランジスタのゲート端は、それぞれ、対応する昇圧レベルが入力する前記パルス信号を受信することを特徴とする請求項１３に記載の昇圧電荷ポンプ。
【請求項１６】
各昇圧キャパシタンスネットワークは、空乏型トランジスタから構成され、前記空乏型トランジスタのソース、及び、ドレイン間は電気的に接続されることを特徴とする請求項１４に記載の昇圧電荷ポンプ。
【請求項１７】
各昇圧キャパシタンスネットワークは、接合型電界効果トランジスタ（JFET）からなり、各接合型電界効果トランジスタ（JFET）のソースとドレイン間は電気的に接続することを特徴とする請求項８に記載の昇圧電荷ポンプ。
【請求項１８】
各昇圧キャパシタンスネットワークは、接合型電界効果トランジスタ（JFET）からなり、各接合型電界効果トランジスタ（JFET）と対応する逆電流カットオフ回路はダイオード連接をなすことを特徴とする請求項８に記載の昇圧電荷ポンプ。
【請求項１９】
電荷ポンプに用いる昇圧ユニットであって、
入力電圧を受信する等価ダイオードネットワークと、
前記等価ダイオードネットワークと電気的に接続し、パルス信号により、前記入力電圧より高い電圧を出力するキャパシタンスネットワークと、
前記等価ダイオードネットワークと電気的に接続し、前記等価ダイオードネットワークがダイオード連接を形成する有効と無効を制御するスイッチペアと、
からなることを特徴とする電荷ポンプに用いる昇圧ユニット。
【請求項２０】
前記スイッチペアは、前記パルス信号により前記入力電圧の伝導を制御し、前記スイッチペアは少なくとも両導通径路を有し、前記パルス信号は少なくとも両信号状況を有することを特徴とする請求項１９に記載の電荷ポンプに用いる昇圧ユニット。
【請求項２１】
前記導通径路は前記パルス信号の変化により交替で開くことを特徴とする請求項２０に記載の電荷ポンプに用いる昇圧ユニット。
【請求項２２】
前記導通径路の交替変化は反対方向の電流の生成を阻止することを特徴とする請求項２０に記載の電荷ポンプに用いる昇圧ユニット。
【請求項２３】
前記スイッチペアの一端と接地端は電気的に接続することを特徴とする請求項１９に記載の電荷ポンプに用いる昇圧ユニット。
【請求項２４】
前記接地端の電圧値は０に限定されないことを特徴とする請求項２３に記載の電荷ポンプに用いる昇圧ユニット。
【請求項２５】
前記パルス信号は、高電圧状態、及び、低電圧状態を有することを特徴とする請求項２０に記載の電荷ポンプに用いる昇圧ユニット。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、電荷ポンプに関するものであって、特に、逆電流カットオフ回路により、回路効率と信頼度を向上させる電荷ポンプに関するものである。
【背景技術】
【０００２】
電荷ポンプ（charge  pump）はキャパシタンス上の電荷累積効果により電圧昇降を実現する回路である。各種携帯式、及び、フラッシュメモリ装置、及び、アプリケーションの発展に伴い、システムに必要な操作電圧が、電源が供給する電圧より高くなるのが普遍的で、電源管理問題は、昇圧型電荷ポンプにより解決する。昇圧型電荷ポンプは、安定して電圧を降下させたり、電源電圧より高い出力を生成することができる。図１は、公知の二相（dual  phase）電荷ポンプ１００を示す図である。電荷ポンプ１００は、一組のダイオード接続NMOSトランジスタ（Diode-connected NMOS Transistor）、及び、複数のキャパシタンスからなり、NMOSトランジスタの構造は、しきい電圧Vtを有し、これらのキャパシタンスは、それぞれ、両NMOSトランジスタ間のノードに連接される。操作原理は、一対の反相パルス信号φ１、及び、φ２を利用し、これらのキャパシタンスに対し、交替で充電して、増圧目的を達成する。回路径路の違いにより、回路クロック周期（clock  cycle）は、セットアップ期間（setup  period）、及び、ポンピング期間（pumping  period）に分けられ、セットアップ段階で、パルス信号φ１は低レベル（low）で、二相電荷ポンプ１００が第一充電径路１１０を開き、第一充電径路１１０上のNMOSトランジスタは、第一ノード１２０上の電圧値がVin−Vtになるまで導通し、この時、キャパシタンスC１の電圧もVin-Vtに充電される。続いて、昇圧段階で、パルス信号φ１は高レベル（high）で、本実施例中、パルス信号の電圧値が昇圧段階でVφに達すると、キャパシタンスC１の電圧もVφ上昇し、第一ノード１２０上の電圧値がVin＋（Vφ−Vｔ）に達する。ノード１２０の電圧値がNMOSトランジスタのしきい電圧値Vtより大きい時も、第二充電径路１４０を開き、第二ノード１３０上の電圧値がVin＋（Vφ−Vt）−Vtに達する。同様に、次のセットアップ期間で、第二ノード１３０上の電圧値はVin＋２（Vφ−Vt）に達する。
【０００３】
つまり、ｎ個のノードを含む二相電荷ポンプの出力電圧値は以下のように表示される。
Vout = Vin+N*(Vφ-Vt)-Vt ……..（1-1）。
【０００４】
１−１式の関係中から分かるように、MOSトランジスタ構造中、しきい電圧Vt効果が存在し、電荷ポンプ１００の増圧効果が低下して、システム効率が悪くなる。特に、低電源電圧の状況下で、しきい電圧効果のシステムに対する功能が引き起こす影響が大きく、電荷ポンプ１００は低電圧操作に適用できず、一般の回路応用上、増圧する効率が悪いと、更に多くの効率を消耗して補う必要があり、それが大きな欠点となっている。
【０００５】
ここで、多くの電荷ポンプに対する改良が提供されている。図２は、米国特許第６６７０８８４B２で開示される改良型電荷ポンプ２００を示す図で、改良型電荷ポンプ２００の構造と電荷ポンプ１００はほぼ同じであるが、改良型電荷ポンプ２００中のダイオードは、MOSトランジスタに連接され、空乏型MOSトランジスタ（Depletion-type MOS Transistor）により実施される。その長所は、空乏型NMOSトランジスタ（Depletion-type N-channel MOS Transistor）を例とすると、しきい電圧値は負値で、その特性は、空乏型N MOSトランジスタのチャネルは、ゲートソースレベル間の電圧（Vgs）がしきい電圧より低い電圧を施加されない限り、継続して導通状態であるように維持される。上述の空乏型MOSトランジスタの特性を利用し、改良型電荷ポンプ２００は、しきい電圧Vtにより生じるシステム功能低下を回避し、改良型電荷ポンプ２００の出力電圧は、同レベルの電荷ポンプ１００より高い。但し、同時に、上述の空乏型MOSトランジスタの特性は、改良型電荷ポンプ２００の操作パルス切り換え時、ノードAの電圧が既に増圧された後、空乏型NチャネルMOSトランジスタはオフ（turn  off）にできず、径路２１０に沿って反対方向の電流漏れIqを生成し、反対方向の電流漏れIqは、電荷ポンプ電圧１００中、増強型Nチャネルトランジスタ（Enhancement-type N-channel Transistor)を採用したしきい電圧Vtが生じる増圧の効率が悪いのと同じで、システム功能の低下を生じる。特に、反対方向の電流漏れIqが改良型電荷ポンプ２００中で溢流するのは、更に、システムの損壊する恐れがあり、信頼度を低下させる。信頼度低下を防止するため、システムは常に、保護回路を増加しなければならないので、このような措置はシステムのコストを増加させ、製品の応用と販売に不利である。
【０００６】
反対方向の電流漏れIqを減少させるため、改良式電荷ポンプ２００は、空乏型MOSトランジスタのアスペクト比（W／L）パラメータを変化させることにより、反対方向の電流漏れIqを減少させる方法が開示されているが、このような方法は、反対方向の電流漏れIqを減少させるだけで、その生成を完全に防止することができず、過度に変化したトランジスタのアスペクト比は、製造工程の困難度を増加させる以外に、設計時に察知できない電気的干渉が生じる恐れがあり、このような方法は、まず、反対方向の逆電流を完全にカットできず、更に、製造工程の難度が増加して、生産コストを増加し、発生する電気的干渉も回路の信頼度を低下させる。
【０００７】
よって、反対方向の逆電流を完全にカットオフすると同時に、回路の信頼性を維持する電荷ポンプが必要とされる。
【考案の開示】
【考案が解決しようとする課題】
【０００８】
本考案は、昇圧電荷ポンプを提供し、昇圧電荷ポンプは、空乏型MOSトランジスタ（Depletion-type MOS Transistor）により等価直列ダイオードを構成し、昇圧電荷ポンプはしきい電圧無消耗で、昇圧効率を増加することを目的とする。
【０００９】
本考案は、昇圧電荷ポンプを提供し、昇圧電荷ポンプは、少なくとも一つの逆電流カットオフ回路を有し、逆電流カットオフ回路は反対方向の電流漏れをカットオフして、昇圧効率を増加することをもう一つの目的とする。
【００１０】
本考案は、昇圧電荷ポンプを提供し、昇圧電荷ポンプは、少なくとも一つの逆電流カットオフ回路を有し、逆電流カットオフ回路は反対方向の電流漏れをカットして、電気的干渉を減少させ、システムの信頼性を増加することをもう一つの目的とする。
【００１１】
本考案は、昇圧電荷ポンプを提供し、昇圧電荷ポンプは、少なくとも一つのレギュレータを有し、安定した出力電圧を提供することをもう一つの目的とする。
【課題を解決するための手段】
【００１２】
上述の目的を達成するため、本考案は、昇圧電荷ポンプを提供し、複数のダイオード等価ネットワーク、少なくとも一つの昇圧キャパシタンスネットワーク、及び、少なくとも一つの逆電流カットオフ回路、からなる。
【００１３】
複数のダイオード等価ネットワークは、直列の方式で電気的に接続され、各両複数のダイオード等価ネットワーク間はノードを有し、各ノードは昇圧レベルに対応し、最低昇圧レベルの複数のダイオード等価ネットワークの低圧側は昇圧電荷増圧回路の入力端で、入力端は入力電圧信号を受信する。
【００１４】
少なくとも一つの昇圧キャパシタンスネットワークは、各昇圧キャパシタンスネットワークの端点がそれぞれ、ノードと電気的に接続し、各昇圧キャパシタンスネットワークのもう一端はそれぞれ、パルス信号と電気的に接続し、パルス信号は少なくとも一つの高電圧レベル、及び、低電圧レベルを有し、パルス信号レベルの交替変化により、入力電圧信号が各昇圧レベルでこの電圧レベル値を昇高させる。
【００１５】
少なくとも一つの逆電流カットオフ回路が、各逆電流カットオフ回路がそれぞれ、ダイオード等価ネットワークと電気的に接続し、各逆電流カットオフ回路は対応するダイオード等価ネットワークの有効（enable）と無効（disable）を制御し、逆電流カットオフ回路は少なくとも二つの導通径路を有する。
【考案の効果】
【００１６】
本考案の昇圧電荷ポンプは、空乏型MOSトランジスタにより等価直列ダイオードを構成し、昇圧電荷ポンプはしきい電圧無消耗で、昇圧効率を増加することができる。
【考案を実施するための最良の形態】
【００１７】
図３は、本考案の実施例による四レベルの昇圧電荷ポンプ（4-order Charge-pump Circuit)３００を示す図である。四レベルの昇圧電荷ポンプ３００は、第一逆電流カットオフ回路３１０ａ、第二逆電流カットオフ回路３１０ｂ、第三逆電流カットオフ回路３１０ｃ、第四逆電流カットオフ回路３１０ｄ、第一等価ダイオード３２０ａ、第二等価ダイオード３２０ｂ、第三等価ダイオード３２０ｃ、第四等価ダイオード３２０ｄ、第一昇圧キャパシタンス３３０ａ、第二昇圧キャパシタンス３３０ｂ、第三昇圧キャパシタンス３３０ｃ、及び、第四昇圧キャパシタンス３３０ｄ、からなる。各逆電流カットオフ回路３１０は、スイッチペアを有し、本実施例中、逆電流カットオフ回路３１０は、それぞれ、増強型Nチャネルトランジスタ(Enhancement-type N-channel Transistor)、及び、増強型Pチャネルトランジスタ(Enhancement-type P-channel Transistor)、からなるが、これに制限されない。本考案中、これらのスイッチペアは、導通特性の相対するスイッチから組成され、半導体素子が形成する電子スイッチ以外に、例えば、電磁スイッチ等でもよい。
【００１８】
本実施例中、各逆電流カットオフ回路を組成する増強型Nチャネルトランジスタと増強型Pチャネルトランジスタ間は、トランジスタ各自のソースともう一つのトランジスタのソース、或いは、各自のドレインともう一つのトランジスタのドレインと電気的に接続する。この他、各逆電流カットオフ回路３１０を組成するトランジスタのゲートは、コモンノードに連接される。また、本実施例中、各等価ダイオード３２０は、空乏型NMOSトランジスタ（Depletion-type NMOS transistor)と、カットオフ回路３１０を組成する増強型PMOSトランジスタから構成され、増強型PMOSトランジスタのゲート電圧は、増強型PチャネルMOSトランジスタを導通するかを制御し、カットオフ回路３１０中の増強型PMOSトランジスタが導通し、且つ、カットオフ回路３１０中の増強型NMOSトランジスタがカットオフの時、空乏型Nチャネルトランジスタのゲート端、及び、ドレイン端間は互いに連接されていると見なされ、空乏型Nチャネルトランジスタの等価はダイオードである。つまり、本実施例は、逆電流カットオフ回路のスイッチペアにより、対応する空乏型Nチャネルトランジスタ、及び、逆電流カットオフ回路中の増強型P MOSトランジスタから形成される等価ダイオードの有効と無効を制御する。本実施例中、空乏型トランジスタのゲート端とドレイン端間の回路は等価がスイッチの素子で実施でき、P型チャネルトランジスタ以外に、増強型Nチャネルトランジスタも前述の構造を実現できる。
【００１９】
この他、本実施例中、逆電流カットオフ回路３１０の一端と接地端（GND）は電気的に接続して、逆電流カットオフ回路と各等価ダイオード回路が組成する回路は、パルス信号の制御により、それぞれ、導通、閉鎖する。注意すべきことは、本考案の接地端電圧は、適合数値に調整でき、ゼロ電圧に限らないことである。
【００２０】
四レベルの昇圧電荷ポンプ３００の連接関係は以下のようである。
【００２１】
第一等価ダイオード３２０ａと第二等価ダイオード３２０ｂは互いに直列され、連接端点は第一ノードNode１、第二等価ダイオード３２０ｂと第三等価ダイオード３２０ｃは互いに直列され、連接端点は第二ノードNode２、第三等価ダイオード３２０ｃと第四等価ダイオード３２０ｄは互いに直列され、連接端点は第三ノードNode３、第四等価ダイオード３２０ｄのソール端点は第四レベルの電圧出力ノードVoutである。
【００２２】
各逆電流カットオフ回路中、スイッチペアを組成する増強型MOSトランジスタのゲートは互いに電気的に接続し、連接端点はそれぞれ第四ノードNode４、第五ノードNode５、第六ノードNode６、及び、第７ノードNode７を形成する。
【００２３】
逆電流カットオフ回路３１０を組成する両増強型MOSトランジスタ間の両ドレイン、或いは、両ソースは互いに電気的に接続され、連接端点は、それぞれ、第８ノードNode８、第９ノードNode９、第１０ノードNode１０、及び、第１１ノードNode１１を形成する。
【００２４】
第一昇圧キャパシタンス３３０ａとNode１は電気的に接続され、第二昇圧キャパシタンス３３０ｂとNode２は電気的に接続され、第三昇圧キャパシタンス３３０ｃとNode３は電気的に接続され、第四昇圧キャパシタンス３３０ｄと第四レベル電圧出力Vout点は連接する。本実施例中、昇圧キャパシタンス３３０は、ソースとドレインが互いに連接する空乏型NチャネルMOSトランジスタにより実現するが、これに限定されない。適合するキャパシタンス値を有する電子素子、或いは、回路により組み合わされ、昇圧キャパシタンスの変化の実施と見なされる。第一昇圧キャパシタンス３３０ａのドレインとソース間が連接するのは第１２ノードNode１２で、同様に、第二昇圧キャパシタンス３３０ｂのソースとドレイン間の連接点は第１３ノードNode１３で、第三昇圧キャパシタンス３３０ｃのソースとドレイン間の連接点とNode１２は同一ノードである。第四昇圧キャパシタンス３３０ｄのソースとドレイン間の連接点とNode１３は、それぞれ、第一パルス信号φ１、及び、第二パルス信号φ２に連接され、φ１とφ２は反相するパルス信号源で、信号源の高低レベルは交互に出現し、本実施例中、低レベルの電圧値は０で、高レベルはVφであるが、これに限定せず、高低レベルの変化はシステムの需要に応じて調節する。昇圧キャパシタンスのゲートはそれぞれ、第一ノードNode１、第二ノードNode２、第三ノードNode３、及び、第四レベル電圧出力ノードVoutと連接する。
【００２５】
四レベル昇圧電荷ポンプ３００の操作原理は、以下のようである。
【００２６】
図４は、本考案の四レベル昇圧電荷ポンプ３００が第一入力状態時の等価回路４００を示す図である。第一入力状態時、入力電圧信号Vinが昇圧電荷ポンプ３００に入力され、この時、φ１は０（接地レベル、或いは、低レベル）、或いは、低電圧レベルで、φ２はVφで、逆電流カットオフ回路は、制御を受けて、それぞれ、逆電流カットオフ回路中のスイッチペアを導通特性により、それぞれ、導通、及び、オフにし、異なる導通径路を形成し、等価ダイオード３２０ａ、及び、３２０ｃ間の空乏型Nチャネルトランジスタゲートとソース間の回路が導通して、ダイオード連接を形成し、等価ダイオード３２０ｂと３２０ｄ間の空乏型Nチャネルトランジスタとソース間の回路がオフになる。故に、３２０ｂと３２０ｄの空乏型Nチャネルトランジスタはこの時ダイオードの連接ではなく、即ち、等価ダイオードが第一入力状態時に無効状態にある。
【００２７】
この時、３２０ａ中の空乏型Nチャネルトランジスタが導通し、よって、入力端Vinは充電電流I1を生成し、Node１の電圧がVnode１＝Vinになるまで、キャパシタンス３３０ａに対し充電する。
【００２８】
図５は本考案の昇圧電荷ポンプ３００の第二入力状態時の等価回路５００を示す図である。第二入力状態時、入力電圧信号Vinが昇圧電化ポンプ回路３００に入力され、この時、φ１はVφ、φ２は０（接地、或いは、低レベル）で、逆電流カットオフ回路は、制御を受けて、逆電流カットオフ回路中のスイッチペアを導通特性により、それぞれ、導通、及び、オフにし、異なる導通径路を形成し、等価ダイオード３２０ｂ、及び、３２０ｄ間の空乏型Nチャネルトランジスタゲートとソース間の回路が導通して、ダイオード連接を形成し、等価ダイオード３２０ａと３２０ｃ間の空乏型Nチャネルトランジスタとソース間の回路がオフになる。故に、３２０ａと３２０ｃの空乏型Nチャネルトランジスタはこの時ダイオードの連接ではなく、即ち、等価ダイオードが第一入力状態時に無効状態にある。ここで、Node１２において、第一パルス信号源φ１を入力し、第一昇圧キャパシタンス３３０ａ電圧はＶφのレベルに向上され、Node１の電圧VNode１もVin＋Vφに向上する。第二等価ダイオード３２０ｂはダイオードの連接により導通し、回路により生成される電流I２がキャパシタンス３３０ｂに対し充電し、Vnode２もVin＋Vφに充電される。注意すべきことは、公知技術中、この時、VNode１がVinより大きいので、反対方向の電流Iqを生成し、昇圧電荷ポンプ３００中、この時、３２０ａ中の空乏型Nチャネルトランジスタのゲートが３１０ａのスイッチペアにより接地まで導通し、もし、この時、反対方向の電流が３２０ａ中で生成する空乏型Nチャネルトランジスタのソースが逆電流Ｉｑに従う方向はノードVinである。ここで、この時、３２０ａ中の空乏型Nチャネルトランジスタのゲートソース電圧は、空乏型Nチャネルトランジスタのしきい電圧Ｖｔより小さく、つまり、Vgs1<Vtの場合、反対方向電流を生成せず、昇圧電荷ポンプ３００は、これにより、増圧効率を増加し、コストを減少させる目的を達成する。
【００２９】
図６で示されるように、その後、パルス信号が第一入力状態に回復し、この時、第二パルス信号φ２＝Vφである。ここで、Node２は、上述と同様の原理で、Vφレベル向上し、Vnode２＝Vin+２Vφである。第三等価ダイオードネットワーク３２０ｃ中の空乏型Nチャネルトランジスタも３１０ｃのスイッチによりそれぞれ導通、及び、オフになり、異なる径路によりダイオード連接を形成して導通し、回路により、充電電流I３を形成して、キャパシタンス３３０ｃに対し、Vnode３＝Vin＋２Vφになるまで充電する。この他、Vnode１の電圧がVinに回復し、Vgs２＝−Vinになる。この時、空乏型Nチャネルトランジスタのゲートソース電圧は、空乏型Nチャネルトランジスタのしきい電圧Ｖｔより小さく、つまり、Vgs２<Vtで、反対方向電流を生成せず、第二等価ダイオード３２０ｂスイッチはオフになり、Node２、及び、Node３の電圧が維持される。
【００３０】
図７で示されるように、その後、パルス信号が第二入力状態に回復し、同様に、この時、第一パルス信号φ１＝Vφである。ここで、Node１２は、第一パルス信号φ１を入力する第三昇圧キャパシタンス３３０ａ電圧が、Vφレベルに向上し、node３の電圧Vnode３もVin＋３Vφに向上する。第四等価ダイオードネットワーク３２０ｄ中の空乏型Nチャネルトランジスタも、この時、ダイオード連接により導通し、回路により形成される充電電流I４がキャパシタンス３３０ｄに対し充電し、Voutも電流I４により、Vin＋３Vφになるまで充電される。
【００３１】
同様に、パルス信号が再度第二パルス信号に回復する時、キャパシタンス３３０ｄもVφに向上する電圧値が、Vout＝Vin＋４Vφになり、増圧出力の回路功能を達成する。
【００３２】
注意すべきことは、逆電流カットオフ回路はいかなる導通特性が相対する電子素子、或いは、回路の組み合わせによりなり、その作用は、パルス信号の変化を入力することにより、導通径路を変化させて、前述の逆向き電流漏れの発生を防止する。よって、この技術を理解する者なら分かるように、本実施例中、増強型NチャネルMOSトランジスタと増強型NチャネルMOSトランジスタにより、逆電流カットオフ回路の方法を実現しているが、逆電流カットオフ回路により列挙された方法の一つを実施するためのものであり、本考案を限定するものではない。
【００３３】
本考案は、電気性の相対するスイッチにより、逆電流カットオフ回路を形成し、昇圧により生成される逆電流のエネルギー消耗、及び、昇圧効率への影響を防止し、システムの信頼度を増加する。総合すると、Nレベル（N−Order）のNレベル昇圧電荷ポンプ３００の出力電圧値は以下のように表示される。
Vout = Vin+N*Vφ……..（3-1）
【００３４】
Nレベルの昇圧電荷ポンプ３００の直列レベルは、ポンプ電圧利得（Pumping Voltage Gain）が飽和状態になるまで、必要に応じて調整する。つまり、ポンプ電圧利得が飽和になる前、電荷ポンプのレベルは必要に応じて調整し、昇圧電荷ポンプ３００が開示する４レベルの昇圧回路は実施方式の一つであり、本考案に限定するものではない。
【００３５】
本考案の開示する昇圧電荷ポンプは、昇圧時、公知の電荷ポンプ中のしきい電圧、及び、逆方向電流漏れがシステムの効率に不良の影響を受けるのを防止すると共に、素子尺寸に対し、製造工程上、特殊な設計を施す必要がなく、システム中に既存するパルス信号により導通径路を操作して、逆向き電流漏れを防止する。これにより、本考案の昇圧ポンプ回路は、好ましい昇圧効率を有するだけでなく、更に、低生産コスト、高信頼度の長所を有し、携帯式装置等の電源に限りがあり、電圧が低いものへの応用に適し、最適な電源管理を低電圧システム中に必要とする。
【００３６】
注意すべきことは、昇圧電荷ポンプ３００は、入力端により、レギュレータと電気的に接続し、レギュレータにより安定した入力電圧値を提供し、入力電源が減衰、或いは、変動する時、安定した出力電圧を提供することができる。
【００３７】
この他、前述の各種回路、及び、素子は表示のためのものであり、実施例中で示される組み合わせ以外に、これらの回路、及び、素子の等価回路、及び、素子は本考案に限定するものではなく、複数の素子から構成される等価ネットワークも本考案が開示するものである。この他、当該技術を熟知する者なら分かるように、本考案が開示する回路トポロジーにより、逆電流カットオフ回路、及び、等価ダイオード間で組成される組み合わせにより、本考案は、多くの代替実施の可能性が存在し、但し、相同の回路原理、及び、トポロジーの下、代替実施は本考案で開示されるものと見なせる。例えば、実施例中の空乏型Nチャネルトランジスタ素子は接合型電界効果トランジスタ（JFET）を利用することもでき、この他、あるシステムは接地（GND）に相対する昇圧電荷負ポンプ回路に応用し、その出力電圧は負電圧入力Vinを更に負電圧になるまで負増圧し、空乏型P型チャネルトランジスタにより代替実施できる。
【００３８】
本考案では好ましい実施例を前述の通り開示したが、これらは決して本考案に限定するものではなく、当該技術を熟知する者なら誰でも、本考案の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本考案の保護範囲は、実用新案登録請求の範囲で指定した内容を基準とする。
【図面の簡単な説明】
【００３９】
【図１】公知の二相（dual  phase ）電荷ポンプ１００を示す図である。
【図２】改良式電荷ポンプ２００を示す図である。
【図３】本考案の実施例による昇圧電荷ポンプ３００を示す図である。
【図４】本考案の実施例による昇圧電荷ポンプ３００の第一入力状態時の等価回路４００を示す図である。
【図５】本考案の実施例による昇圧電荷ポンプ３００の第二入力状態時の等価回路５００を示す図である。
【図６】本考案の実施例による昇圧電荷ポンプ３００のパルス信号が第一入力状態に回復した時の等価回路を示す図である。
【図７】本考案の実施例による昇圧電荷ポンプ３００のパルス信号が第二入力状態に回復した時の等価回路を示す図である。
【符号の説明】
【００４０】
φ1、φ2  パルス信号
100  二相（dual  phase）電荷ポンプ
110  充電径路
120  第一ノード
130  第二ノード
140  第二充電径路
C1  キャパシタンス
C2  キャパシタンス
C3  キャパシタンス
C4  キャパシタンス
Cout  キャパシタンス
200      改良型電荷ポンプ
210  径路
Iq  反対方向の電流漏れ
Vt  しきい電圧
300  四レベル昇圧電荷ポンプ
310a  第一逆電流カットオフ回路
310b  第二逆電流カットオフ回路
310c  第三逆電流カットオフ回路
310d  第四逆電流カットオフ回路
320a  第一等価ダイオード
320b  第二等価ダイオード
320c  第三等価ダイオード
320d  第四等価ダイオード
330a  第一昇圧キャパシタンス
330b  第二昇圧キャパシタンス
330c  第三昇圧キャパシタンス
330d  第四昇圧キャパシタンス
Vin  入力電圧信号
Vout  出力電圧信号
φ1  第一パルス信号源、或いは、パルス信号
φ2  第二パルス信号源、或いは、パルス信号
400  四レベル昇圧電荷ポンプが第一入力状態時の等価回路
500  四レベル昇圧電荷ポンプが第二入力状態時の等価回路
【図１】
0003140141.tif 000003
【図２】
0003140141.tif 000004
【図３】
0003140141.tif 000005
【図４】
0003140141.tif 000006
【図５】
0003140141.tif 000007
【図６】
0003140141.tif 000008
【図７】
0003140141.tif 000009