(57)【要約】  トランシーバ（例えば、無線送／受信ユニット（ＷＴＲＵ））に組み込まれる適応等化器のステップサイズを制御するステップサイズ推定器。このステップサイズ推定器は、あるトランシーバと他のトランシーバの間で確立されたチャネルの見掛けの速度に基づいて、適応等化器によって使用される少なくとも１つの適応等化器タップを更新する。ステップサイズ推定器は、速度推定器、信号対雑音比（ＳＮＲ）アベレージャー、およびステップサイズマッピングユニットを含む。速度推定器はチャネルの見掛けの速度（すなわち、チャネルインパルス応答の観測および／または測定された変化率）を推定するために使用される。ＳＮＲアベレージャーは、共通パイロットチャネル（ＣＰＩＣＨ）ＳＮＲ推定値を生成する。ステップサイズマッピングユニットは、速度推定値およびＣＰＩＣＨ  ＳＮＲ推定値を使用して、フィルタタップ係数を更新するために適応等化器によって使用されるステップサイズパラメータμおよびフィルタタップ漏れ係数パラメータαを生成する。
2008519557.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランシーバに組み込まれる適応等化器のステップサイズを制御するステップサイズ推定器であって、前記適応等化器によって使用される少なくとも１つのフィルタタップ係数が、前記第１のトランシーバと第２のトランシーバの間で確立されたチャネルの見掛け速度に基づいて更新され、前記ステップサイズ推定器が、
前記チャネルの前記見掛け速度を推定する速度推定器と、
前記フィルタタップ係数を更新するために、前記推定された見掛け速度を前記適応等化器によって使用される少なくとも１つのパラメータにマッピングするステップサイズマッピングユニットと
を備えることを特徴とするステップサイズ推定器。
【請求項２】
前記速度推定器が、前記チャネルのインパルス応答のドップラスペクトルに基づいて前記見掛け速度を測定することを特徴とする請求項１に記載のステップサイズ推定器。
【請求項３】
前記見掛け速度が、前記第１のトランシーバの動きに基づいていることを特徴とする請求項１に記載のステップサイズ推定器。
【請求項４】
前記見掛け速度が、前記第２のトランシーバの動きに基づいていることを特徴とする請求項１に記載のステップサイズ推定器。
【請求項５】
前記見掛け速度が、前記第１および第２のトランシーバの少なくとも一方が動作する環境に基づいていることを特徴とする請求項１に記載のステップサイズ推定器。
【請求項６】
前記見掛け速度が前記第１および第２のトランシーバの少なくとも一方で生じた発振器誤差による変化に基づいていることを特徴とする請求項１に記載のステップサイズ推定器。
【請求項７】
前記見掛け速度が、前記第１のトランシーバの動きと、前記第２のトランシーバの動きと、前記第１および第２のトランシーバの少なくとも一方が動作する環境内での物体の動きと、前記第１および第２のトランシーバの少なくとも一方で生じた発振器誤差との少なくとも１つに基づいていることを特徴とする請求項１に記載のステップサイズ推定器。
【請求項８】
共通パイロットチャネル（ＣＰＩＣＨ）信号対雑音比（ＳＮＲ）推定値を生成するＳＮＲアベレージャーであって、前記ステップサイズマッピングユニットが前記見掛け速度推定値と前記ＣＰＩＣＨ  ＳＮＲ推定値を使用して前記少なくとも１つのパラメータを生成するＳＮＲアベレージャーをさらに備えることを特徴とする請求項１に記載のステップサイズ推定器。
【請求項９】
前記少なくとも１つのパラメータが、ステップサイズパラメータμを含むことを特徴とする請求項８に記載のステップサイズ推定器。
【請求項１０】
前記少なくとも１つのパラメータが、フィルタタップ漏れ係数パラメータαをさらに含むことを特徴とする請求項９に記載のステップサイズ推定器。
【請求項１１】
前記適応等化器内の等化器タップ更新ユニットが、アルゴリズム
【数１】
2008519557.tif 000008
に基づいてフィルタタップ係数を生成し、上式でベクトル
【数２】
2008519557.tif 000009
が前記適応等化器によって使用される前記フィルタ係数の現在の値を表し、
【数３】
2008519557.tif 000010
が新しい値を表し、ベクトル
【数４】
2008519557.tif 000011
が前記等化器タップ更新ユニットによって生成される誤差信号を表すことを特徴とする請求項１０に記載のステップサイズ推定器。
【請求項１２】
前記速度推定器が、
前記等化器タップ更新ユニットによって生成された前記フィルタタップ係数から少なくとも１つの等化器フィルタタップ係数を抽出するタップ係数抽出器と、
前記抽出された等化器フィルタタップ係数の位相を生成する角度計算器と、
Ｎ個の遅延値からなるベクトルと前記抽出された等化器フィルタタップ係数の前記位相とに基づいてＮ個の遅延サンプルを生成するタップ付き遅延ライン（ＴＤＬ）と、
前記Ｎ個の遅延サンプルと前記抽出された等化器フィルタタップ係数の前記位相とに基づいてＮ個の位相差関数値を生成する位相差関数発生器と、
前記位相差関数値の大きさを平均して、複数の要素を有する平均位相差ベクトルを生成する平均化フィルタと、
前記平均された位相差ベクトルの前記要素を正規化して、複数の要素を有する正規化された位相差関数ベクトルを生成する正規化ユニットと、
前記正規化された位相差関数ベクトルの各要素を閾値と比較して前記閾値での遅延を生成する遅延計算器と、
前記閾値での前記遅延を前記速度推定値にマッピングする速度マッピングユニットと
を備えることを特徴とする請求項１１に記載のステップサイズ推定器。
【請求項１３】
前記閾値が前記正規化された位相差関数ベクトルの最小値よりも大きい場合は、線形内挿補間を使用して前記閾値での前記遅延が実施されることを特徴とする請求項１２に記載のステップサイズ推定器。
【請求項１４】
前記閾値が前記正規化された位相差関数ベクトルの最小値よりも小さい場合は、線形外挿補間を使用して前記閾値での前記遅延が実施されることを特徴とする請求項１２に記載のステップサイズ推定器。
【請求項１５】
前記フィルタタップ係数がＬ要素のベクトル信号の形で前記等化器タップ更新ユニットによって生成され、Ｌがタップの数に等しいことを特徴とする請求項１１に記載のステップサイズ推定器。
【請求項１６】
前記第１のトランシーバが、様々な速度で移動する無線送／受信ユニット（ＷＴＲＵ）であることを特徴とする請求項１に記載のステップサイズ推定器。
【請求項１７】
前記第２のトランシーバが、様々な速度で移動する無線送／受信ユニット（ＷＴＲＵ）であることを特徴とする請求項１に記載のステップサイズ推定器。
【請求項１８】
第１のトランシーバに組み込まれる適応等化器のステップサイズを制御するステップサイズ推定器であって、前記適応等化器によって使用される少なくとも１つのフィルタタップ係数が、前記第１のトランシーバと第２のトランシーバの間で確立されたチャネルの見掛け速度に基づいて更新され、前記ステップサイズ推定器が、
共通パイロットチャネル（ＣＰＩＣＨ）信号対雑音比（ＳＮＲ）推定値を生成するＳＮＲアベレージャーと、
前記フィルタタップ係数を更新するために、前記ＣＰＩＣＨ  ＳＮＲ推定値を前記適応等化器によって使用される少なくとも１つのパラメータにマッピングするステップサイズマッピングユニットと
を備えることを特徴とするステップサイズ推定器。
【請求項１９】
前記チャネルの前記見掛け速度を推定する速度推定器であって、前記ステップサイズマッピングユニットが前記速度推定値と前記ＣＰＩＣＨ  ＳＮＲ推定値を使用して前記少なくとも１つのパラメータを生成する速度推定器をさらに備えることを特徴とする請求項１８に記載のステップサイズ推定器。
【請求項２０】
前記速度推定器が、前記チャネルのインパルス応答のドップラスペクトルに基づいて前記見掛け速度を測定することを特徴とする請求項１９に記載のステップサイズ推定器。
【請求項２１】
前記見掛け速度が、前記第１のトランシーバの動きに基づいていることを特徴とする請求項１９に記載のステップサイズ推定器。
【請求項２２】
前記見掛け速度が、前記第２のトランシーバの動きに基づいていることを特徴とする請求項１９に記載のステップサイズ推定器。
【請求項２３】
前記見掛け速度が、前記第１および第２のトランシーバの少なくとも一方が動作する環境に基づいていることを特徴とする請求項１９に記載のステップサイズ推定器。
【請求項２４】
前記見掛け速度が、前記第１および第２のトランシーバの少なくとも一方で生じた発振器誤差による変化に基づいていることを特徴とする請求項１９に記載のステップサイズ推定器。
【請求項２５】
前記見掛け速度が、前記第１のトランシーバの動きと、前記第２のトランシーバの動きと、前記第１および第２のトランシーバの少なくとも一方が動作する環境内での物体の動きと、前記第１および第２のトランシーバの少なくとも一方で生じた発振器誤差との少なくとも１つに基づいていることを特徴とする請求項１９に記載のステップサイズ推定器。
【請求項２６】
前記少なくとも１つのパラメータが、ステップサイズパラメータμを含むことを特徴とする請求項１９に記載のステップサイズ推定器。
【請求項２７】
前記少なくとも１つのパラメータが、フィルタタップ漏れ係数パラメータαをさらに含むことを特徴とする請求項２６に記載のステップサイズ推定器。
【請求項２８】
前記適応等化器内の等化器タップ更新ユニットが、アルゴリズム
【数５】
2008519557.tif 000012
に基づいてフィルタタップ係数を生成し、上式でベクトル
【数６】
2008519557.tif 000013
が前記適応等化器によって使用される前記フィルタ係数の現在の値を表し、
【数７】
2008519557.tif 000014
が新しい値を表し、ベクトル
【数８】
2008519557.tif 000015
が前記等化器タップ更新ユニットによって生成される誤差信号を表すことを特徴とする請求項２７に記載のステップサイズ推定器。
【請求項２９】
前記速度推定器が、
前記等化器タップ更新ユニットによって生成された前記フィルタタップ係数から少なくとも１つの等化器フィルタタップ係数を抽出するタップ係数抽出器と、
前記抽出された等化器フィルタタップ係数の位相を生成する角度計算器と、
Ｎ個の遅延値からなるベクトルと前記抽出された等化器フィルタタップ係数の前記位相とに基づいてＮ個の遅延サンプルを生成するタップ付き遅延ライン（ＴＤＬ）と、
前記Ｎ個の遅延サンプルと前記抽出された等化器フィルタタップ係数の前記位相とに基づいてＮ個の位相差関数値を生成する位相差関数発生器と、
前記位相差関数値の大きさを平均して、複数の要素を有する平均位相差ベクトルを生成する平均化フィルタと、
前記平均された位相差ベクトルの前記要素を正規化して、複数の要素を有する正規化された位相差関数ベクトルを生成する正規化ユニットと、
前記正規化された位相差関数ベクトルの各要素を閾値と比較して前記閾値での遅延を生成する遅延計算器と、
前記閾値での前記遅延をドップラ速度推定値にマッピングする速度マッピングユニットと
を備えることを特徴とする請求項２８に記載のステップサイズ推定器。
【請求項３０】
前記閾値が、前記正規化された位相差関数ベクトルの最小値よりも大きい場合は、線形内挿補間を使用して前記閾値での前記遅延が実施されることを特徴とする請求項２９に記載のステップサイズ推定器。
【請求項３１】
前記閾値が、前記正規化された位相差関数ベクトルの最小値よりも小さい場合は、線形外挿補間を使用して前記閾値での前記遅延が実施されることを特徴とする請求項２９に記載のステップサイズ推定器。
【請求項３２】
前記フィルタタップ係数がＬ要素のベクトル信号の形で前記等化器タップ更新ユニットによって生成され、Ｌがタップの数に等しいことを特徴とする請求項２８に記載のステップサイズ推定器。
【請求項３３】
前記第１のトランシーバが、様々な速度で移動する無線送／受信ユニット（ＷＴＲＵ）であることを特徴とする請求項１８に記載のステップサイズ推定器。
【請求項３４】
前記第２のトランシーバが、様々な速度で移動する無線送／受信ユニット（ＷＴＲＵ）であることを特徴とする請求項１８に記載のステップサイズ推定器。
【請求項３５】
第１のトランシーバに組み込まれる適応等化器のステップサイズを制御する方法であって、前記適応等化器によって使用される少なくとも１つのフィルタタップ係数が、前記第１のトランシーバと第２のトランシーバの間で確立されたチャネルの見掛け速度に基づいて更新され、前記方法が、
（ａ）前記チャネルの前記見掛け速度を推定するステップと、
（ｂ）前記フィルタタップ係数を更新するために、前記推定された見掛け速度を前記適応等化器によって使用される少なくとも１つのパラメータにマッピングするステップと
を含むことを特徴とする方法。
【請求項３６】
前記見掛け速度が、前記チャネルのインパルス応答のドップラスペクトルに基づいて測定されることを特徴とする請求項３５に記載の方法。
【請求項３７】
前記見掛け速度が、前記第１のトランシーバの動きに基づいていることを特徴とする請求項３５に記載の方法。
【請求項３８】
前記見掛け速度が、前記第２のトランシーバの動きに基づいていることを特徴とする請求項３５に記載の方法。
【請求項３９】
前記見掛け速度が、前記第１および第２のトランシーバの少なくとも一方が動作する環境に基づいていることを特徴とする請求項３５に記載の方法。
【請求項４０】
前記見掛け速度が、前記第１および第２のトランシーバの少なくとも一方で生じた発振器誤差による変化に基づいていることを特徴とする請求項３５に記載の方法。
【請求項４１】
前記見掛け速度が、前記第１のトランシーバの動きと、前記第２のトランシーバの動きと、前記第１および第２のトランシーバの少なくとも一方が動作する環境内での物体の動きと、前記第１および第２のトランシーバの少なくとも一方で生じた発振器誤差との少なくとも１つに基づいていることを特徴とする請求項３５に記載の方法。
【請求項４２】
（ｃ）共通パイロットチャネル（ＣＰＩＣＨ）信号対雑音比（ＳＮＲ）推定値を生成するステップと、
（ｄ）前記少なくとも１つのパラメータを生成するために、前記見掛け速度推定値と前記ＣＰＩＣＨ  ＳＮＲ推定値を使用するステップと
をさらに含むことを特徴とする請求項３５に記載の方法。
【請求項４３】
前記少なくとも１つのパラメータが、ステップサイズパラメータμを含むことを特徴とする請求項４２に記載の方法。
【請求項４４】
前記少なくとも１つのパラメータが、フィルタタップ漏れ係数パラメータαをさらに含むことを特徴とする請求項４３に記載の方法。
【請求項４５】
（ｅ）アルゴリズム
【数９】
2008519557.tif 000016
に基づいてフィルタタップ係数を生成するステップであって、上式でベクトル
【数１０】
2008519557.tif 000017
が前記適応等化器によって使用される前記フィルタ係数の現在の値を表し、
【数１１】
2008519557.tif 000018
が新しい値を表し、ベクトル
【数１２】
2008519557.tif 000019
が誤差信号を表すステップをさらに含むことを特徴とする請求項４４に記載の方法。
【請求項４６】
前記ステップ（ａ）が、
（ａ１）ステップ（ｅ）で生成された前記フィルタタップ係数から少なくとも１つの等化器フィルタタップ係数を抽出するステップと、
（ａ２）前記抽出された等化器フィルタタップ係数の位相を生成するステップと、
（ａ３）Ｎ個の遅延値からなるベクトルと前記抽出された等化器フィルタタップ係数の前記位相とに基づいてＮ個の遅延サンプルを生成するステップと、
（ａ４）前記Ｎ個の遅延サンプルと前記抽出された等化器フィルタタップ係数の前記位相とに基づいてＮ個の位相差関数値を生成するステップと、
（ａ５）複数の要素を有する平均位相差ベクトルを生成するために、前記位相差関数値の大きさを平均するステップと、
（ａ６）複数の要素を有する正規化された位相差関数ベクトルを生成するために、前記平均された位相差ベクトルの前記要素を正規化するステップと、
（ａ７）ある閾値での遅延を生成するために、前記正規化された位相差関数ベクトルの各要素を前記閾値と比較するステップと、
（ａ８）前記閾値での前記遅延を前記速度推定値にマッピングするステップと
をさらに含むことを特徴とする請求項４５に記載の方法。
【請求項４７】
前記閾値が前記正規化された位相差関数ベクトルの最小値よりも大きい場合は、線形内挿補間を使用して前記閾値での前記遅延が実施されることを特徴とする請求項４６に記載の方法。
【請求項４８】
前記閾値が前記正規化された位相差関数ベクトルの最小値よりも小さい場合は、線形外挿補間を使用して前記閾値での前記遅延が実施されることを特徴とする請求項４６に記載の方法。
【請求項４９】
前記フィルタタップ係数がＬ要素のベクトル信号の形で生成され、Ｌがタップの数に等しいことを特徴とする請求項４５に記載の方法。
【請求項５０】
前記第１のトランシーバが、様々な速度で移動する無線送／受信ユニット（ＷＴＲＵ）であることを特徴とする請求項３５に記載の方法。
【請求項５１】
前記第２のトランシーバが、様々な速度で移動する無線送／受信ユニット（ＷＴＲＵ）であることを特徴とする請求項３５に記載の方法。
【請求項５２】
第１のトランシーバに組み込まれる適応等化器のステップサイズを制御する方法であって、前記適応等化器によって使用される少なくとも１つのフィルタタップ係数が、前記第１のトランシーバと第２のトランシーバの間で確立されたチャネルの見掛け速度に基づいて更新され、前記方法が、
（ａ）共通パイロットチャネル（ＣＰＩＣＨ）ＳＮＲ推定値を生成するステップと、
（ｂ）前記フィルタタップ係数を更新するために、前記ＣＰＩＣＨ  ＳＮＲ推定値を前記適応等化器によって使用される少なくとも１つのパラメータにマッピングするステップと
を含むことを特徴とする方法。
【請求項５３】
（ｃ）前記チャネルの前記見掛け速度を推定するステップと、
（ｄ）前記少なくとも１つのパラメータを生成するために、前記見掛け速度推定値と前記ＣＰＩＣＨ  ＳＮＲ推定値を使用するステップと
をさらに含むことを特徴とする請求項５２に記載の方法。
【請求項５４】
前記少なくとも１つのパラメータが、ステップサイズパラメータμを含むことを特徴とする請求項５３に記載の方法。
【請求項５５】
前記少なくとも１つのパラメータが、フィルタタップ漏れ係数パラメータαをさらに含むことを特徴とする請求項５４に記載の方法。
【請求項５６】
（ｅ）アルゴリズム
【数１３】
2008519557.tif 000020
に基づいてフィルタタップ係数を生成するステップであって、上式でベクトル
【数１４】
2008519557.tif 000021
が前記適応等化器によって使用される前記フィルタ係数の現在の値を表し、
【数１５】
2008519557.tif 000022
が新しい値を表し、ベクトル
【数１６】
2008519557.tif 000023
が誤差信号を表すステップをさらに含むことを特徴とする請求項５５に記載の方法。
【請求項５７】
前記ステップ（ｃ）が、
（ｃ１）ステップ（ｅ）で生成された前記フィルタタップ係数から少なくとも１つの等化器フィルタタップ係数を抽出するステップと、
（ｃ２）前記抽出された等化器フィルタタップ係数の位相を生成するステップと、
（ｃ３）Ｎ個の遅延値からなるベクトルと前記抽出された等化器フィルタタップ係数の前記位相とに基づいてＮ個の遅延サンプルを生成するステップと、
（ｃ４）前記Ｎ個の遅延サンプルと前記抽出された等化器フィルタタップ係数の前記位相とに基づいてＮ個の位相差関数値を生成するステップと、
（ｃ５）複数の要素を有する平均位相差ベクトルを生成するために、前記位相差関数値の大きさを平均するステップと、
（ｃ６）複数の要素を有する正規化された位相差関数ベクトルを生成するために、前記平均された位相差ベクトルの前記要素を正規化するステップと、
（ｃ７）ある閾値での遅延を生成するために、前記正規化された位相差関数ベクトルの各要素を前記閾値と比較するステップと、
（ｃ８）前記閾値での前記遅延を前記速度推定値にマッピングするステップと
をさらに含むことを特徴とする請求項５６に記載の方法。
【請求項５８】
前記閾値が前記正規化された位相差関数ベクトルの最小値よりも大きい場合は、線形内挿補間を使用して前記閾値での前記遅延が実施されることを特徴とする請求項５７に記載の方法。
【請求項５９】
前記閾値が前記正規化された位相差関数ベクトルの最小値よりも小さい場合は、線形外挿補間を使用して前記閾値での前記遅延が実施されることを特徴とする請求項５７に記載の方法。
【請求項６０】
前記フィルタタップ係数がＬ要素のベクトル信号の形で生成され、Ｌがタップの数に等しいことを特徴とする請求項５６に記載の方法。
【請求項６１】
前記第１のトランシーバが、様々な速度で移動する無線送／受信ユニット（ＷＴＲＵ）であることを特徴とする請求項５２に記載の方法。
【請求項６２】
前記第２のトランシーバが、様々な速度で移動する無線送／受信ユニット（ＷＴＲＵ）であることを特徴とする請求項５２に記載の方法。
【請求項６３】
第１のトランシーバに組み込まれる適応等化器のステップサイズを制御するステップサイズ推定器であって、前記適応等化器によって使用される少なくとも１つのフィルタタップ係数が、前記第１のトランシーバと第２のトランシーバの間で確立されたチャネルの見掛け速度に基づいて更新され、前記ステップサイズ推定器が、
受信したサンプルと第１の重要なタップ（ＦＳＰ）の位置情報とに基づいて定時のサンプルシーケンスを生成する遅延ロックループ（ＤＬＬ）と、
前記定時のサンプルシーケンスに基づいて共通パイロットチャネル（ＣＰＩＣＨ）信号対雑音比（ＳＮＲ）推定値を生成するＣＰＩＣＨ  ＳＮＲ推定器と
を備えることを特徴とするステップサイズ推定器。
【請求項６４】
前記ＣＰＩＣＨ  ＳＮＲ推定値を、前記適応等化器に関連する少なくとも１つのフィルタタップ係数を更新するために使用される少なくとも１つのパラメータにマッピングするステップサイズマッピングユニットをさらに備えることを特徴とする請求項６３に記載のステップサイズ推定器。
【請求項６５】
前記定時のサンプルシーケンスに基づいて前記チャネルの前記見掛け速度を推定する速度推定器であって、前記ステップサイズマッピングユニットが前記見掛け速度推定値と前記ＣＰＩＣＨ  ＳＮＲ推定値を使用して前記少なくとも１つのパラメータを生成する速度推定器をさらに備えることを特徴とする請求項６４に記載のステップサイズ推定器。
【請求項６６】
前記少なくとも１つのパラメータが、ステップサイズパラメータμを含むことを特徴とする請求項６５に記載のステップサイズ推定器。
【請求項６７】
前記少なくとも１つのパラメータが、フィルタタップ漏れ係数パラメータαをさらに含むことを特徴とする請求項６６に記載のステップサイズ推定器。
【請求項６８】
前記ＤＤＬが、
前記受信したサンプルに基づいて遅延サンプルを生成する遅延バッファと、
前記遅延サンプルをシフトし、初期から末期の時間系列を生成し、前記定時のサンプルシーケンスを生成する補間器と、
補間インデックス信号とバッファアドレス信号を生成するコード追跡ループ（ＣＴＬ）と、
所与のＦＳＰ位置信号と前記バッファアドレス信号を加算してインデックス信号を生成する加算器であって、前記遅延バッファが、追跡されるＦＳＰの受信サンプルを前記インデックス信号に基づいてある分解能の範囲で整列させる加算器と
を備えることを特徴とする請求項６３に記載のステップサイズ推定器。
【請求項６９】
第１のトランシーバに組み込まれる適応等化器のステップサイズを制御するステップサイズ推定器であって、前記適応等化器によって使用される少なくとも１つのフィルタタップ係数が、前記第１のトランシーバと第２のトランシーバの間で確立されたチャネルの見掛け速度に基づいて更新され、前記ステップサイズ推定器が、
受信したサンプルと第１の重要なタップ（ＦＳＰ）の位置情報とに基づいて定時のサンプルシーケンスを生成する遅延ロックループ（ＤＬＬ）と、
前記定時のサンプルシーケンスに基づいて前記チャネルの前記見掛け速度を推定する速度推定器と
を備えることを特徴とするステップサイズ推定器。
【請求項７０】
前記見掛けの速度推定値を、前記適応等化器に関連する少なくとも１つのフィルタタップ係数を更新するために前記適応等化器によって使用される少なくとも１つのパラメータにマッピングするステップサイズマッピングユニットをさらに備えることを特徴とする請求項６９に記載のステップサイズ推定器。
【請求項７１】
前記定時のサンプルシーケンスに基づいて共通パイロットチャネル（ＣＰＩＣＨ）信号対雑音比（ＳＮＲ）推定値を生成するＣＰＩＣＨ  ＳＮＲ推定器であって、前記ステップサイズマッピングユニットが前記ＣＰＩＣＨ  ＳＮＲ推定値と前記見掛けの速度推定値を使用して前記少なくとも１つのパラメータを生成するＣＰＩＣＨ  ＳＮＲ推定器をさらに備えることを特徴とする請求項７０に記載のステップサイズ推定器。
【請求項７２】
前記少なくとも１つのパラメータが、ステップサイズパラメータμを含むことを特徴とする請求項７１に記載のステップサイズ推定器。
【請求項７３】
前記少なくとも１つのパラメータが、フィルタタップ漏れ係数パラメータαをさらに含むことを特徴とする請求項７２に記載のステップサイズ推定器。
【請求項７４】
前記ＤＤＬが、
前記受信したサンプルに基づいて遅延サンプルを生成する遅延バッファと、
前記遅延サンプルをシフトし、初期から末期の時間系列を生成し、前記定時のサンプルシーケンスを生成する補間器と、
補間インデックス信号とバッファアドレス信号を生成するコード追跡ループ（ＣＴＬ）と、
所与のＦＳＰ位置信号と前記バッファアドレス信号を加算してインデックス信号を生成する加算器であって、前記遅延バッファが、追跡されるＦＳＰの受信サンプルを前記インデックス信号に基づいてある分解能の範囲で整列させる加算器と
を備えることを特徴とする請求項６９に記載のステップサイズ推定器。
【請求項７５】
第１のトランシーバに組み込まれる適応等化器のステップサイズを制御する方法であって、前記適応等化器によって使用される少なくとも１つのフィルタタップ係数が、前記第１のトランシーバと第２のトランシーバの間で確立されたチャネルの見掛け速度に基づいて更新され、前記方法が、
（ａ）受信したサンプルと第１の重要なタップ（ＦＳＰ）の位置情報とに基づいて定時のサンプルシーケンスを生成するステップと、
（ｂ）前記定時のサンプルシーケンスに基づいて共通パイロットチャネル（ＣＰＩＣＨ）信号対雑音比（ＳＮＲ）推定値を生成するステップと
を含むことを特徴とする方法。
【請求項７６】
（ｃ）前記ＣＰＩＣＨ  ＳＮＲ推定値を、前記適応等化器に関連する少なくとも１つのフィルタタップ係数を更新するために使用される少なくとも１つのパラメータにマッピングするステップを
さらに含むことを特徴とする請求項７５に記載の方法。
【請求項７７】
（ｃ）前記定時のサンプルシーケンスに基づいて前記チャネルの前記見掛けの速度を推定するステップと、
（ｄ）前記少なくとも１つのパラメータを生成するために、前記見掛けの速度推定値と前記ＣＰＩＣＨ  ＳＮＲ推定値を使用するステップと
をさらに含むことを特徴とする請求項７５に記載の方法。
【請求項７８】
前記少なくとも１つのパラメータが、ステップサイズパラメータμを含むことを特徴とする請求項７７に記載の方法。
【請求項７９】
前記少なくとも１つのパラメータが、フィルタタップ漏れ係数パラメータαをさらに含むことを特徴とする請求項７８に記載の方法。
【請求項８０】
前記ステップ（ａ）が、
（ａ１）前記受信したサンプルに基づいて遅延サンプルを生成するステップと、
（ａ２）前記遅延サンプルをシフトし、初期から末期の時間系列を生成し、前記定時のサンプルシーケンスを生成するステップと、
（ａ３）補間インデックス信号とバッファアドレス信号を生成するステップと、
（ａ４）所与のＦＳＰ位置信号と前記バッファアドレス信号を加算してインデックス信号を生成するステップであって、前記受信したサンプルが、追跡されるＦＳＰのために前記インデックス信号に基づいてある分解能の範囲で整列されるステップと
をさらに含むことを特徴とする請求項７５に記載の方法。
【請求項８１】
第１のトランシーバに組み込まれる適応等化器のステップサイズを制御する方法であって、前記適応等化器によって使用される少なくとも１つのフィルタタップ係数が、前記第１のトランシーバと第２のトランシーバの間で確立されたチャネルの見掛け速度に基づいて更新され、前記方法が、
（ａ）受信したサンプルと第１の重要なタップ（ＦＳＰ）の位置情報とに基づいて定時のサンプルシーケンスを生成するステップと、
（ｂ）前記定時のサンプルシーケンスに基づいて前記チャネルの前記見掛け速度を推定するステップと
を含むことを特徴とする方法。
【請求項８２】
（ｃ）前記見掛けの速度推定値を、前記適応等化器に関連する少なくとも１つのフィルタタップ係数を更新するために前記適応等化器によって使用される少なくとも１つのパラメータにマッピングするステップをさらに含むことを特徴とする請求項８１に記載の方法。
【請求項８３】
（ｄ）前記定時のサンプルシーケンスに基づいて前記共通パイロットチャネル（ＣＰＩＣＨ）信号対雑音比（ＳＮＲ）の推定値を生成するステップと、
（ｅ）前記少なくとも１つのパラメータを生成するために、前記ＣＰＩＣＨ  ＳＮＲ推定値と前記見掛けチャネル推定値を使用するステップと
をさらに含むことを特徴とする請求項８２に記載の方法。
【請求項８４】
前記少なくとも１つのパラメータが、ステップサイズパラメータμを含むことを特徴とする請求項８３に記載の方法。
【請求項８５】
前記少なくとも１つのパラメータが、フィルタタップ漏れ係数パラメータαをさらに含むことを特徴とする請求項８４に記載の方法。
【請求項８６】
前記ステップ（ａ）が、
（ａ１）前記受信したサンプルに基づいて遅延サンプルを生成するステップと、
（ａ２）前記遅延サンプルをシフトし、初期から末期の時間系列を生成し、前記定時のサンプルシーケンスを生成するステップと、
（ａ３）補間インデックス信号とバッファアドレス信号を生成するステップと、
（ａ４）所与のＦＳＰ位置信号と前記バッファアドレス信号を加算してインデックス信号を生成するステップであって、前記受信したサンプルが、追跡されるＦＳＰのために前記インデックス信号に基づいてある分解能の範囲で整列されるステップと
を含むことを特徴とする請求項８１に記載の方法。
【請求項８７】
第１のトランシーバに組み込まれる適応等化器のステップサイズを制御する集積回路（ＩＣ）であって、前記適応等化器によって使用される少なくとも１つのフィルタタップ係数が、前記第１のトランシーバと第２のトランシーバの間で確立されたチャネルの見掛け速度に基づいて更新され、前記ＩＣが、
前記チャネルの前記見掛け速度を推定する速度推定器と、
前記推定された見掛け速度を、前記フィルタタップ係数を更新するために前記適応等化器によって使用される少なくとも１つのパラメータにマッピングするステップサイズマッピングユニットと
を備えることを特徴とする集積回路。
【請求項８８】
第１のトランシーバに組み込まれる適応等化器のステップサイズを制御する集積回路（ＩＣ）であって、前記適応等化器によって使用される少なくとも１つのフィルタタップ係数が、前記第１のトランシーバと第２のトランシーバの間で確立されたチャネルの見掛け速度に基づいて更新され、前記ＩＣが、
共通パイロットチャネル（ＣＰＩＣＨ）信号対雑音比（ＳＮＲ）推定値を生成するＳＮＲアベレージャーと、
前記ＣＰＩＣＨ  ＳＮＲ推定値を、前記フィルタタップ係数を更新するために前記適応等化器によって使用される少なくとも１つのパラメータにマッピングするステップサイズマッピングユニットと
を備えることを特徴とする集積回路。
【請求項８９】
第１のトランシーバに組み込まれる適応等化器のステップサイズを制御する集積回路（ＩＣ）であって、前記適応等化器によって使用される少なくとも１つのフィルタタップ係数が、前記第１のトランシーバと第２のトランシーバの間で確立されたチャネルの見掛け速度に基づいて更新され、前記ＩＣが、
受信したサンプルと第１の重要なタップ（ＦＳＰ）の位置情報とに基づいて定時のサンプルシーケンスを生成する遅延ロックループ（ＤＬＬ）と、
前記定時のサンプルシーケンスに基づいて、共通パイロットチャネル（ＣＰＩＣＨ）信号対雑音比（ＳＮＲ）推定値を生成するＣＰＩＣＨ  ＳＮＲ推定器と
を備えることを特徴とする集積回路。
【請求項９０】
第１のトランシーバに組み込まれる適応等化器のステップサイズを制御する集積回路（ＩＣ）であって、前記適応等化器によって使用される少なくとも１つのフィルタタップ係数が、前記第１のトランシーバと第２のトランシーバの間で確立されたチャネルの見掛け速度に基づいて更新され、前記ＩＣが、
受信したサンプルと第１の重要なタップ（ＦＳＰ）の位置情報とに基づいて定時のサンプルシーケンスを生成する遅延ロックループ（ＤＬＬ）と、
前記定時のサンプルシーケンスに基づいて前記チャネルの前記見掛け速度を推定する速度推定器と
を備えることを特徴とする集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線送受信ユニット（ＷＴＲＵ）などのトランシーバ（無線通信器、送受信機）に組み込まれた適応等化器の制御に関する。より詳細には、本発明は適応フィルタによって使用される少なくとも１つのフィルタタップ係数を、あるトランシーバと他のトランシーバの間に確立されたチャネルの見掛け速度（すなわち、チャネルインパルス応答の観測および／または測定された変化率）に基づいて更新することに関する。
【背景技術】
【０００２】
ＮＬＭＳ（Normalized Least Mean Square：正規化最小２乗）ベースの受信機など、適応等化器を基盤とした受信機は、ＦＤＤ（frequency division duplex：周波数分割二重）のＨＳＤＰＡ（high speed downlink packet access：高速下り回線パケットアクセス）、あるいはレイク受信機（Rake receiver）を用いたＣＤＭＡ（code division multiple access：符号分割多元接続）２０００  ＥＶ−ＤＶ（evolution data voice）などの高速データサービスに対する優れた性能を提供する。代表的なＮＬＭＳ受信機は、等化器フィルタと、等化器フィルタのフィルタ係数を更新するために使用されるタップ係数を発生するタップ係数発生器とを含む適応等化器を備える。等化器フィルタは、典型的にはＦＩＲ（finite impulse response:有限インパルス応答）フィルタである。
【０００３】
適応等化アルゴリズムの適応ステップサイズパラメータμ（「ミュー」）は、等化器フィルタの収束率を制御する。適応ステップサイズパラメータμは、適応等化器の性能に影響を与える重要なパラメータである。適応ステップサイズパラメータμは、典型的には等化器フィルタの動作の前に定義されるか、または決定論的な方法で変更される。ステップサイズは、ＬＭＳ（Least Mean Square：最小２乗）、ＮＬＭＳまたはその導関数（derivative）など、ある点に収束させようと試みる反復（ループ）アルゴリズムにおける各ステップのサイズである。大きなステップサイズは適応等化器を短時間で（可能な限り正確に）収束させるのに役立つが、ステップサイズがより小さければ、適応等化器はより正確に収束するはずである。したがって、速い収束と正確な収束の間にはトレードオフが存在する。収束速度と正確さの間の理想的なバランスは、アルゴリズムが収束しようとする点がどの程度速く変化しているかに依存する。収束時間は適応ステップサイズパラメータμに反比例する。したがって、よりも大きいステップサイズを用いることで、速く収束させることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、大きなステップサイズは、適応等化器の生(raw)ビット誤り率（ＢＥＲ； bit error rate）性能に影響を与える誤調整誤差をもたらす可能性がある。誤調整誤差は、使用されたステップサイズが、所望の点に達するであろうベクトル上の各点にほぼ最も接近しているので、ＬＭＳの収束が完全には達成されないことに起因する。
【課題を解決するための手段】
【０００５】
本発明は、トランシーバ（例えば、ＷＴＲＵ）に組み込まれた適応等化器のステップサイズを制御するステップサイズ推定器である。このステップサイズ推定器は、あるトランシーバと他のトランシーバの間に確立されたチャネルの見掛け速度（apparent spead）に基づいて、適応等化器によって使用される少なくとも１つの適応等化器タップを更新する。ステップサイズ推定器は、速度推定器、信号対雑音比（ＳＮＲ）アベレージャー（averager）、およびステップサイズマッピングユニットを備える。速度推定器は、チャネルの見掛け速度（すなわち、チャネルインパルス応答の観測および／または測定された変化率）を推定するために使用される。ＳＮＲアベレージャーは、共通パイロットチャネル（ＣＰＩＣＨ）ＳＮＲ推定値を生成する。ステップサイズマッピングユニットは、速度推定値およびＣＰＩＣＨ  ＳＮＲ推定値を使用して、フィルタタップ係数を更新するために適応等化器によって使用されるステップサイズパラメータμおよびフィルタタップ漏れ係数パラメータαを生成する。
【０００６】
本発明のより詳細な理解は、実施例として示され、添付の図面と併せて理解される以下の説明から得ることができる。
【発明を実施するための最良の形態】
【０００７】
以下で言及するとき、「ＷＴＲＵ」という用語は、ユーザ装置（ＵＥ）、移動局、固定または移動の加入者ユニット、ポケットベル、または無線環境で動作することができる他の任意の装置を含むが、これらに限定されるものではない。
【０００８】
以下で言及するとき、「トランシーバ」という用語は、基地局、ＷＴＲＵ、ノードＢ、アクセスポイント（ＡＰ）、または他のトランシーバからの信号を受信し他のトランシーバに信号を送信する他の任意の無線通信装置を含むが、これらに限定されるものではない。
【０００９】
以下で言及するとき、「見掛けチャネル速度」および「チャネルの見掛け速度」という用語は、第１のトランシーバ（例えば、ＷＴＲＵ、基地局など）と、少なくとも１つの他のトランシーバの間で確立されたチャネルのインパルス応答の観測および／または測定された変化率を含むが、これらに限定されるものではない。チャネルインパルス応答の変化は、１つまたは複数のトランシーバの移動、少なくとも１つのトランシーバで生じた発振器誤差、および少なくとも１つのトランシーバが動作する環境内における物体（object）の移動などによって引き起こされる場合がある。
【００１０】
本発明の諸機能は、集積回路（ＩＣ）に組み込むか、または多数の相互接続された部品を含む回路の形で構成することができる。
【００１１】
本発明は、適応等化器の適応ステップサイズを制御する。適応ステップサイズμの値は、チャネル変化率（ＷＴＲＵ速度に関係するドップラ拡散など）と、チャネルのＳＮＲに依存する。速いチャネルについては、適応等化器がチャネル変化に迅速に追跡できるようにするために、よりも大きいステップサイズを使用することが好ましい。反対に、遅いチャネルについては、誤調整誤差を低減し、適応等化器の性能を改善するためによりも小さいステップサイズが好ましい。
【００１２】
適応ステップサイズパラメータμのＳＮＲへの依存性は、高いＳＮＲでは適応ステップサイズパラメータμの値が大きくなり、一方、低いＳＮＲでは一般に適応ステップサイズパラメータμが小さくなる傾向がある。必要に応じて、追加の入力（例えば、遅延拡散や等化器フィルタのアクティブタップの数など）を使用することもできる。本発明は、見掛けチャネル速度の推定によって、収束速度と正確さの間の理想的なバランスを維持するために使用される。
【００１３】
図１Ａは、本発明の一実施形態に従って構成された見掛けチャネル速度推定器１０１を含む例示的なステップサイズ推定器１００のブロック図である。
【００１４】
図１Ｂを参照すると、ステップサイズ推定器１００は、第１のトランシーバ１５０に組み込まれた適応等化器５０のステップサイズを制御する。適応等化器５０によって使用される少なくとも１つのフィルタタップ係数１０２が、第１のトランシーバ１５０と第２のトランシーバ１６０の間に確立されたチャネル１５５の見掛け速度に基づいて更新される。適応フィルタ５０は、等化器タップ更新ユニット１０、ＦＩＲフィルタ１２、および更新ベクトル発生器１６を含む。ステップサイズ推定器１００は、ステップサイズ、μ（「ミュー」）、パラメータ１４２と、フィルタタップ漏れ係数、α（「アルファ」）、パラメータ１４４とを等化器タップ更新ユニット１０に提供する。次に、等化器タップ更新ユニット１０は、ステップサイズ推定器１００とＦＩＲフィルタ１２に供給される等化器フィルタタップ係数１０２を生成する。
【００１５】
第２のトランシーバ１６０が、チャネル１５５を介して第１のトランシーバ１５０に信号を送信したとき、送信された信号は第１のトランシーバ１５０の適応等化器５０のＦＩＲフィルタ１２に到着する前にチャネル１５５によって汚染（または変更）される。ＦＩＲフィルタ１２は信号をフィルタリングし、フィルタインパルス応答を規定する。フィルタインパルス応答は、ＦＩＲフィルタ１２の等化された出力１４が更新ベクトル発生器１６に供給された後で、等化器タップ更新ユニット１０によって生成された等化器フィルタタップ係数１０２によって規定される。更新ベクトル発生器１６は、等化器フィルタタップ係数１０２を更新するために、等化器タップ更新ユニット１０に供給されるベクトル
【００１６】
【数１】
2008519557.tif 000003
【００１７】
などの誤差信号１８を生成する。
【００１８】
図１Ａに示されるように、ステップサイズ推定器１００は、見掛けチャネル速度推定器１０１、ステップサイズマッピングユニット１４０、およびＳＮＲアベレージャー１４５を含む。見掛けチャネル速度推定器１０１は、図１Ｂに示されるように、ステップサイズ推定器１００を含む第１のトランシーバ１５０と第２のトランシーバ１６０の間に確立されたチャネル１５５の速度を推定する。等化器フィルタタップ係数１０２は、等化器タップ更新ユニット１０によって見掛けチャネル速度推定器１０１に入力される。等化器フィルタタップ係数１０２は、適応等化器５０内で入力サンプルシーケンス（入力サンプル系列）と乗算される複素数値である。等化器タップ更新ユニット１０の出力は、２つのベクトルの内積を求めることによって生成される。一方のベクトルは、等化器タップ更新ユニット１０の内部のタップ付き遅延ライン（ＴＤＬ：tapped delay line）の状態（出力）であり、他方のベクトルは、等化器タップ更新ユニット１０によって使用される等化器フィルタタップ係数１０２（またはそれらの共役）のベクトルである。
【００１９】
図１Ａを参照すると、見掛けチャネル速度推定器１０１は、タップ係数抽出器１０４、角度計算器１０８、ＴＤＬ  １１６、位相差関数発生器１２０、平均化フィルタ１２４、正規化ユニット１２８、遅延計算器１３２、および速度マッピングユニット１３６を含む。
【００２０】
本発明によれば、速度情報は等化器タップ更新ユニット１０によって使用されるフィルタ係数の履歴から抽出される。この手順が可能なのは、等化器タップ更新ユニット１０が、パイロット信号などの基準信号を検出するために最小平均二乗誤差（ＭＭＳＥ）解を適応的に推定するからである。そうすることにより、結果として得られる等化器タップ更新ユニット１０は、チャネルの逆数に近づく。速度推定は、チャネルの変化率（すなわち、その見掛け速度）を反映する等化器タップ更新ユニット１０によって使用される１つまたは複数のフィルタタップ値の変化率を追跡することによって実施することができる。
【００２１】
タップ係数抽出器１０４は、等化器タップ更新ユニット１０から受け取った等化器フィルタタップ係数１０２から少なくとも１つのタップ係数を抽出し、抽出されたタップ係数１０６を角度計算器１０８に送る。
【００２２】
典型的なチャンネルインパルス応答は、通常は（互いに素な）遅延され、拡大縮小されたインパルスの有限集合によって特徴付けることができる。これらの各インパルスの位置はパス（すなわち、「マルチパス」チャネルの構成要素）と呼ばれる。第１の重要なタップ（ＦＳＰ）に関する各パスの位置と平均出力（mean power）は、等化器タップ重みの位置と大きさを決定する。
【００２３】
抽出されるタップ係数１０６は、ＦＳＰ、最も重要なパス（ＭＳＰ）、いくつかのタップの平均、または他の任意のパス、に対応する係数でよい。抽出されるタップ係数１０６は複素数からなり、したがって振幅と位相（すなわち、角度値）を有する。角度計算器１０８は、抽出されたタップ係数１０６の位相１１０だけを、ＴＤＬ  １１６と位相差関数発生器１２０の両方に出力する。
【００２４】
ＴＤＬ  １１６の全長はＮより大きくてもよい（すなわち、必ずしもすべての遅延がタップを有するわけではない）。ＴＤＬ  １１６の長さは、少なくとも、ＴＤＬ  １１６の入力から最も長い遅延を有するタップに相当するＤ（Ｎ）でなければならない。ＴＤＬ  １１６の入力から出力ｎ（０＜ｎ＜Ｎ＋１）への遅延はＤ（ｎ）となる。ＴＤＬ  １１６は、データを、最初のクロックチック時に入力から次の遅延素子に、さらに後続の各クロックチック時にその次の遅延素子までシフトする。ＴＤＬ  １１６は、同様にシフトレジスタとして動作する。
【００２５】
Ｎ個の遅延値Ｄ（１）...Ｄ（Ｎ）を含む遅延のベクトル１１４、Ｄ（Ｋ）、がＴＤＬ  １１６に入力される。ＴＤＬ  １１６は、遅延のベクトル１１４と、抽出されたタップ係数１０６の位相１１０とに従って、Ｎ個の遅延サンプル１１８、Ｘ（ｉ−Ｄ（ｋ））、ｋ＝１...Ｎを生成する。インデックス変数「ｉ」は時間インデックスとして使用され、後から消去される。
【００２６】
位相差関数発生器１２０は、ＴＤＬ  １１６によって出力されたＮ個の各遅延サンプル１１８と角度計算器１０８によって出力された位相１１０とに基づいて、自己相関に似た位相差関数のＮ個のサンプルを生成する。より詳細には、遅延のベクトル１１４の各要素ごとに１つ、Ｎ個の位相差関数値１２２が生成される。好ましい関数は｜π−｜ｐｈａｓｅ（１）−ｐｈａｓｅ（ｎ）｜｜であり、ここで｜ｘ｜＝ｘの絶対値である。ただし、他のそのような関数を使用することもできる。
【００２７】
平均化フィルタ１２４は、Ｎ個の位相差関数値１２２の大きさを平均して、複数の要素、ａｖｇ＿ｐｈａｓｅ＿ｄｉｆ（ｋ）、ｋ＝１...Ｎを有する平均位相差関数ベクトル１２６を生成する。平均化フィルタ１２４は、本質的には、移動平均フィルタまたは単純な無限インパルス応答（ＩＩＲ）フィルタなどの固定ローパスフィルタの列である。
【００２８】
正規化ユニット１２８は平均位相差関数ベクトル１２６の各要素を正規化して、複数の要素を有する正規化された位相差関数ベクトル１３０を生成する。測定値は、わずかな遅延で測定関数値に正規化される。平均位相差関数ベクトル１２６の第１の要素は、平均位相差関数ベクトル１２６のすべての要素を除算して正規化プロセスを完成させるために使用される。平均位相差関数ベクトル１２６の第１の要素はＴＤＬ  １１６の最小の遅延に対応しており、雑音によるランダムな位相変化を補償するために、位相１１０とＮ個の遅延サンプル１１８の第１の要素との間の位相差がどれも雑音だけに起因し、チャネルの変化には起因しないように選択されることが好ましい。
【００２９】
例えば、正規化は平均位相差ベクトル１２６の各要素を第１の要素で除算して以下のように実施される。すなわち、ｎｏｒｍ＿ｐｈａｓｅ＿ｄｉｆ（ｋ）＝ａｖｇ＿ｐｈａｓｅ＿ｄｉｆ（ｋ）／ａｖｇ＿ｐｈａｓｅ＿ｄｉｆ（１）、ｋ＝１...Ｎ、ここでａｖｇ＿ｐｈａｓｅ＿ｄｉｆは平均された位相差関数値のベクトルである。
【００３０】
次に、正規化された位相差関数ベクトル１３０の各要素は、ある閾値での遅延を生成するために、遅延計算器１３２によってある閾値と比較される。正規化された位相差関数ベクトル１３０は、（少なくとも最初の２つは）、１．０から始まる減少する数からなるベクトルであり、減少する数は（少なくとも原点付近で）やはり減少する曲線の各サンプルに対応する。
【００３１】
遅延計算器１３２の目指すものは、曲線が閾値に等しい値を横切る（時間／遅延の単位の）距離を推定することである。閾値が、正規化された位相差関数ベクトル１３０の最小値よりも大きい場合は、推定は線形内挿補間を使用して実施される。閾値が、正規化された位相差関数ベクトル１３０の最小値よりも小さい場合は、推定は線形外挿補間を使用して実施される。出力１３４は、曲線が閾値と交差する位置（遅延）である。閾値は、図４に示された曲線に類似の曲線に基づいて実験的に決定される。
【００３２】
閾値遅延１３４は、事前定義されたマッピング関数に従って、速度マッピングユニット１３６によって速度推定値１３８にマップされる。ステップサイズ推定器１００内のＳＮＲアベレージャー１４５は、ＣＰＩＣＨ  ＳＮＲ入力１４７に基づいてＣＰＩＣＨ  ＳＮＲ推定値１４６を生成し、ＣＰＩＣＨ  ＳＮＲ推定値１４６をステップサイズマッピングユニット１４０に送る。次に、速度推定値１３８とＣＰＩＣＨ  ＳＮＲ推定値１４６は、ステップサイズマッピングユニット１４０によって、等化器タップ更新ユニット１０用のステップサイズ、μ、パラメータ１４２とフィルタタップ漏れ係数、α、パラメータ１４４にマップされる。
【００３３】
速度およびＳＮＲからのマッピングは実験的に決定される。これは、様々な速度およびＳＮＲに対する、ステップサイズ、μ（「ミュー」）、パラメータ１４２とフィルタタップ漏れ係数、α（「アルファ」）、パラメータ１４４の様々な値を用いて受信機の性能をシミュレーションすることによって実施される。各速度値およびＳＮＲ値において、μとαの値は、性能（例えば、最も低いＢＥＲまたは最も高いスループット）を最適化する値を選択することによって決定される。シミュレーションされたポイントにおける｛速度、ＳＮＲ｝と｛μ、α｝の間の関係が決定された後で、従来の２次元（２−Ｄ）曲線フィッティング技術によってより一般的な関数を見つけることができる。式が確立されると、それらの式（またはそれらの近似式）を直接実行するか、またはルックアップテーブル（ＬＵＴ）を参照するか、あるいはその両方を実施することによってマッピング手順を実行することができる。
【００３４】
フィルタタップ漏れ係数、α、は以下のように規定される。すなわち、
０＜α≦１        式（１）
上式で、α＝１はタップ漏れがないことを示す。フィルタタップ漏れ係数、α、を計算する必要がないとき（すなわち、それが「オプション」のとき）は、αは１に設定される。速度推定値１３８とＣＰＩＣＨ  ＳＮＲ推定値１４６に基づいて、μパラメータ１４２とαパラメータ１４４が選択される。
【００３５】
一般的なＬＭＳアルゴリズムにおけるフィルタ係数の適応は、次式で示すことができる。
【００３６】
【数２】
2008519557.tif 000004
【００３７】
上式で、ベクトル
【００３８】
【数３】
2008519557.tif 000005
【００３９】
は、等化器タップ更新ユニット１０によって使用されるフィルタ係数の現在値を表し、
【００４０】
【数４】
2008519557.tif 000006
【００４１】
は、等化器タップ更新ユニット１０によって使用されるフィルタ係数の新しい値を表し、ベクトル
【００４２】
【数５】
2008519557.tif 000007
【００４３】
は、等化器タップ更新ユニット１０のＬＭＳアルゴリズムの一部として生成される誤差信号を表す。等化器タップ更新ユニット１０は、Ｌ要素のベクトル信号である等化器フィルタタップ係数１０２を生成する。ここで、Ｌはタップの数に等しい。
【００４４】
図２は、本発明の他の実施形態による例示的なステップサイズ推定器２００のブロック図である。ステップサイズの推定は、現在のチャネル状況に基づいてステップサイズμとフィルタタップ漏れ係数αにマップされるＣＰＩＣＨ  ＳＮＲ推定値と見掛けチャネル速度推定値を使用して実施される。ＣＰＩＣＨ  ＳＮＲ推定値と見掛けチャネル速度推定値は、単一のパスまたはパスの組合せ（すなわち、ＦＳＰ、ＭＳＰなど）を通して得ることができる。
【００４５】
図２を参照すると、ステップサイズ推定器２００は、ＣＰＩＣＨ  ＳＮＲ推定器２０２、見掛けチャネル速度推定器２０４、ステップサイズマッピングユニット１４０、遅延バッファ２１４、加算器２１５、補間器２１６、およびコード追跡ループ（ＣＴＬ）２２２を含む。
【００４６】
ＣＨＩＣＨ  ＳＮＲ推定器２０２は、現在追跡中のパスに沿った定時の（すなわち、定刻の）サンプルシーケンス（サンプル系列）２１８に基づいて、ＣＰＩＣＨ  ＳＮＲ推定値２０３を生成する。ステップサイズ推定器２００は、主要なサンプリングレート（すなわち、チップレート）の２倍（２×）で通常はサンプリングされるサンプル２１０を受信する。ステップサイズ推定器２００は、受信したサンプル２１０から定時のサンプルシーケンス２１８、ならびに初期から末期の（early and late）サンプルシーケンス２１７を抽出する。各抽出されたストリームはチップレートのサンプルを有する。
【００４７】
推定されたＣＰＩＣＨ  ＳＮＲ  ２０３は、マッピングユニット１４０によって、所定のマッピング関数に従ってステップサイズ、μ、パラメータ１４２にマッピングするために使用される。見掛けチャネル速度推定器２０４は、定時のサンプルシーケンス２１８に基づいて速度推定値２０５を生成する。速度推定値２０５もまた、マッピングユニット１４０によって、フィルタタップ漏れ係数、α、パラメータ１４４にマッピングするために使用される。見掛けチャネル速度推定器２０４の一例示的構成については、以下で図３と併せて説明する。
【００４８】
受信されるサンプル２１０は、チップレートの２倍で、パルス成形（レシーバＲＲＣ（root-raised cosine））フィルタ出力によって生成される。受信されるサンプル２１０は、本質的に、見掛けチャネル速度による振幅および位相の変化情報をステップサイズ推定器２００に提供するためのものである。ステップサイズ推定器２００は、ＦＳＰ位置情報２１２も受信する。この情報は、すでにチャネルインパルス応答を有しているモデムによって提供することもできる。ステップサイズ推定器２００は、対応する見掛けチャネル速度を推定するためにあるパス位置をロックする。
【００４９】
遅延バッファ２１４、加算器２１５、補間器２１６、およびＣＴＬ  ２２２は、ステップサイズ推定器２００内で遅延ロックループ（ＤＬＬ）を形成し、それによってＣＴＬ  ２２２は、受信したサンプル２１０の初期から末期のサンプルシーケンス２１７間の誤差信号を内部で生成する。ＣＴＬ  ２２２内の誤差信号は、補間器２１６を介して、平均がゼロにさせるように端数遅延（fractional delay）を促進する。端数遅延は、サンプリングレートの倍数の遅延（すなわち、サンプリングレートに関して整数倍の遅延）を含む。例えば、ＣＴＬ  ２２２が２つのサンプルの累積された遅延を生成した場合、入力データストリームは２サンプルの分だけ遅延する。端数遅延は、定時のサンプルシーケンス２１８が基準信号（例えば、ユニバーサル・モバイル・テレコミュニケーション・システム（ＵＭＴＳ）のＣＰＩＣＨチャネルなど）に関してゼロタイミングオフセットで設定されるようなある誤差量を補間器２１６に与える。端数遅延は、＋／−サンプリングレートの間の任意の値、例えば、−０．１Ｔｃ、０．２Ｔｃ、０．４Ｔｃなどをとることができる。ここで、Ｔｃはチップレートである。
【００５０】
初期から末期のサンプルシーケンス(サンプル系列)２１７は、ＣＴＬ  ２２２でスクランブリングコード系列と相関がとられる。ＣＴＬ  ２２２は、相関結果に基づいて、補間器インデックス信号２２０とバッファアドレス信号２２４（すなわち、整数倍サンプル遅延）を生成する。インデックス信号２２６は、所与のＦＳＰ位置信号とバッファアドレス信号２２４とを加算器２１５によって加算することによって生成することができる。遅延バッファ２１４は、追跡されるパス（例えばＦＳＰなど）に関する受信したサンプル２１０を、インデックス信号２２６に基づいて、ある分解能（例えば、チップ分解能）の範囲で調整する。遅延バッファ２１４は、移動するパスの追跡ができるほど十分に大きくなければならない。
【００５１】
補間器２１６は、遅延バッファ２１４から遅延サンプル２１９を受け取り、その遅延サンプル２１９を、＋／−０．５Ｔｃの範囲内で＋／−０．１２５Ｔｃ以下の増分でシフトする。遅延サンプル２１９の累積シフトが０．５Ｔｃを超えた場合は（例えば、０．６２５Ｔｃ）、補間器２１６は補間器インデックス信号２２０によって０．１２５Ｔｃだけの断片的シフトを実行し、バッファアドレス信号２２４が１だけ増やされる（すなわち、０．５Ｔｃ）。
【００５２】
補間器２１６およびＣＴＬ  ２２２は、ＦＳＰ、ＭＳＰ、または他の任意のパスを追跡するために使用される。定時のサンプルシーケンス２１８は、追跡されるパスの動きを追跡することによって生成される。ＦＳＰ位置情報２１２は、受け取ったサンプル２１０を遅延バッファ２１４によって遅延させること（すなわち、整数調整）、および／または受け取ったサンプル２１０を補間器２１６によって進めること（すなわち、端数調整）によって、ＣＴＬ  ２２２によって追跡される。補間器２１６は、ＣＴＬ  ２２２から補間器インデックス信号２２０を受け取り、定時のサンプルシーケンス２１８ならびに初期から末期のサンプルシーケンス２１７を生成する。ＣＴＬ  ２２２は、事前に定義された補間器重み（係数）を指示するインデックスにマップされる端数誤差を生成し、補間器重み（係数）は、断片的なサンプル遅延のためにＣＴＬ  ２２２から受け取ったサンプル２１０の端数遅延および／または進みを制御する。
【００５３】
遅延バッファ２１４のサイズは、タイミングドリフトとＦＳＰ更新レートの関数である。タイミングドリフトは、基地局とＷＴＲＵの間の周波数オフセットによって引き起こされる動きである。見掛けチャネル速度もまた周波数オフセットによって引き起こされる。したがって、パスが動いているように見える。例えば、モデムは、基地局に対する同期情報とチャネルのインパルス応答（すなわち、パス位置）についての知識とを有し、パス位置（すなわち、所与のＦＳＰ位置情報２１２に関して開始されたサンプリング）をＣＴＬ  ２２２にセットする。所与のパスに動きが存在する場合には、ＣＴＬ  ２２２は、複数のサンプル遅延またはサンプル進みのためにバッファリミットを超えるまでは、その動きに追従する。しかし、ＣＴＬ  ２２２がバッファ境界に達する前にＦＳＰ位置情報が適時に更新される場合は、ＣＴＬ  ２２２は問題なくパスに追従することができる。
【００５４】
図３は、図２のステップサイズ推定器２００で使用される例示的見掛けチャネル速度推定器２０４のブロック図である。見掛けチャネル速度推定器２０４は、制御ループ３０１、スクランブリングコード発生器３０４、複素共役ユニット３０８、３２６、乗算器３１２、３３１、３３３、逆拡散器（despreader）３１６、可変遅延ユニット３２２、固定遅延ユニット３３０、および速度マッピングユニット３７４を含む。
【００５５】
本実施形態によれば、図２のサイズステップ推定器２００の遅延バッファ２１４内で目標位相を達成するために現在のシンボルと遅延シンボルの間に必要な遅延の量は、制御ループ３０１によって推定される。制御ループ３０１は、遅延値３２０を速度の関数として生成する。次に、遅延値３２０は、測度マッピングユニット３７４によって速度にマッピングされる。
【００５６】
図２のステップサイズ推定器２００からの定時の（すなわち、定刻の）サンプルシーケンス２１８は、乗算器３１２の第１の入力に供給される。スクランブリングコード発生器３０４は、スクランブリングコード３０６を生成し、そのコードを複素共役ユニット３０８に供給する。次に、複素共役ユニット３０８はスクランブリングコードの共役３１０を生成し、それを乗算器３１２の第２の入力に供給する。定時のサンプルシーケンス２１８はスクランブリングコードの共役３１０と乗算され、スクランブルを解がれた（descrambled）サンプルシーケンス３１４を生成する。スクランブルを解かれたサンプルシーケンス３１４は、逆拡散器３１６によって拡散解除され（despread）、その後シンボルシーケンス３１８が生成される。
【００５７】
シンボルシーケンス３１８は可変遅延ユニット３２２、複素共役ユニット３２６、および固定遅延ユニット３３０に入力される。複素共役ユニット３２６は現在のシンボルの複素共役３２８を生成する。可変遅延ユニット３２２は、遅延値３２０に従ってシンボルシーケンス３１８を遅延させ、第１の遅延シンボルシーケンス３２４を生成する。固定遅延ユニット３３０は、シンボルシーケンスを１シンボルの期間だけ遅延させ、第２の遅延シンボルシーケンス３３２を生成する。
【００５８】
現在のシンボルの複素共役３２８は、乗算器３３１によって第１の遅延シンボルシーケンス３２４と乗算されて、第１の遅延共役信号３３４が生成される。現在のシンボルの複素共役３２８はまた、乗算器３３３によって第２の遅延シンボルシーケンス３３２とも乗算されて、第２の遅延共役信号３３６が生成される。
【００５９】
制御ループ３０１は、オプションのマッピングユニット３３８、３４０、ならびに制御ループ３４４、３４８、３６８、加算器３５５、３６４、除算器３５６、およびクリッパ３７２を備える。制御ループ３０１は、第１および第２の遅延共役信号３３４、３３６に基づいて遅延値３２０を出力する。第１および第２の遅延共役信号３３４、３３６の実部はオプションで、オプションのマッピングユニット３３８、３４０によってマップ値３４２、３４６（＋１または−１）にマップされる。遅延共役信号３３４は、可変遅延値３２４に基づく自己相関出力である。遅延共役信号３３６は、１つのシンボル遅延３３２に関する自己相関値である。信号３３４および３３６は、オプションでマッピングユニット３３８、３４０によってマップされ、次いでループフィルタ３４４、３４８によって平滑され、その後正規化が行われる。
【００６０】
正規化プロセスは、様々な信号対雑音比における速度の再現性を保証するために、いずれの場合にも必要になる。正規化が実施されなかった場合には、図３のフィルタリングされた共役信号３５０は０と１の間の値を提供しない可能性がある。マッピングユニット３３８、３４０が使用されない場合は、遅延共役信号３３４、３３６は、ループフィルタ３４４、３４８によって直接フィルタリングされる。
【００６１】
正規化の結果として得られる値は、０から１の範囲にある。図３の可変遅延ユニット３２２に与えることができる最小遅延３２０は常に、固定遅延ユニット３３０の正確な遅延である１シンボル遅延よりも大きい。したがって、正規化によって０と１の間の範囲の値を生成する。基準レベル値は、除算結果信号 (quotient result signal) ３６０の値に基づいて決定することができる。基になるプロセスは、図４および図５に示されるような、図３の除算結果信号３６０に対する応答を生成する。ループフィルタ３４４によって生成された、フィルタされた共役信号３５０は、除算器３５６の第１の入力に供給される。ループフィルタ３４８によって生成されたフィルタされた共役信号３５２は、加算器３５５を通して除算器３５６の第２の入力に供給される。加算器３５５は、ゼロによる除算を避けるために小さな定数値３５４を加算して加算結果信号３５８を生成する。除算器３５６は、フィルタされた共役信号３５０を加算結果信号３５８で除算して、除算結果信号３６０を生成する。これが、ＳＮＲ設定によるばらつきを防止するために使用される正規化プロセスである。
【００６２】
既知のシーケンス（すなわち、ＣＰＩＣＨ信号）を使用して相関が実施されるので、相関される信号のＳＮＲレベルは計算される相関値に直接影響を与える。基準／相関値信号３６２は、加算器３６４によって除算結果信号３６０から減算される。
【００６３】
正規化は、３３８および３４０のマッピングが０または１を生成するとき、図４および部分的に図５に示されるように、除算結果信号３６０を０と１の間の範囲に押し込む。０と１のマッピングが、最小のハードウェアで実行されると考えると、図４によれば、曲線が常に０．７未満の値を生成するので、０.７の基準レベルが最良値となる。マッピングが＋１と−１を生成するときは、０．７の代わりに、より小さい基準値を使用することもできる。しかし、＋１と−１のマッピングに対して、例えば０．４を使用すると、図３の３２２でより多くのハードウェアが必要となり、また各異なる基準レベルごとに速度マッピングユニット３７４を更新しなければならなくなる。したがって、値０．７は、減算結果信号３６６を生成するどちらのマッピングに対しても、より良い値となる。減算結果信号３６６は、ループフィルタ３６８およびクリッパ３７２に供給されて遅延値３２０が生成される。
【００６４】
ループフィルタ３６８は、制御ループ３０１内の雑音の影響を低減するために使用することができる。クリッパ３７２によるクリッピングは、２５０ｋｍｈよりも大きい速度および３ｋｍｈよりも小さい速度を推定する必要はないので妥当なものである。クリッピングは、速度マッピングユニット３７４のハードウェアサイズを低減することもできる。基準／相関値３６２は、制御ループ３０１が収束する先の目標値である。
【００６５】
図４は、図３の見掛けチャネル速度推定器２０４に対する、様々な速度におけるシンボル遅延対相関の図表による関係の一例を示す。図４の相関値は、雑音のシミュレーションを含まない状態での、図３の除算結果信号３６０に対応する。図４に示されるように、高速度での自己相関曲線は、基準レベルである０.７をより小さな遅延で横切り、低速度の曲線は基準をより大きな遅延で通過する。目標は、遅延３２０で適切な遅延が生成されたときに、図３の減算結果信号３６６がゼロ平均値となることである。ゼロ平均値を保証し、制御ループ３０１を収束させるために、基準４１５（すなわち、０．７相関）を減算しなければならない。
【００６６】
したがって、速度は、正規化された自己相関を基準レベル４１５に設定するための遅延量に逆比例する。正規化された自己相関値０．７を達成するために必要なシンボル遅延は、最初に逆数がとられ、次いである係数が乗算されて速度推定値２０５が生成される。
【００６７】
図３の見掛けチャネル速度推定器２０４の制御ループ３０１は、局所最大値に整定させてはならない。例えば、図４に示された２５０ｋｍｈ曲線については、最小シンボル遅延の状態で最大値４０５は１．０である。この曲線はまた、周期的な局所最大値と局所最小値を有する（例えば、値０．６は、３５のシンボル遅延値での局所最大値４１０である）。図３に示された第１の推定遅延３２０が、図４に示されるように、２５０ｋｍｈに対する３５の値に近いシンボル遅延を有する場合は、非常に高い雑音および／または干渉レベルのために、ループは３５のシンボル遅延値に整定し、２５０ｋｍｈより低い速度である６０ｋｍｈを推定する。基準／相関値３６２は、図４の速度に関連した自己相関曲線が複数の遅延ポイントで基準レベルの０．７を通過しないように選択される。遅延値３２０は、速度マッピングユニット３７４によって、事前定義のマッピング関数に従って速度推定値２０５にマップされる。
【００６８】
本発明は、ドップラスペクトルに対する自己相関関数が０次のベッセル関数であるという事実に基づくものである。ベッセル挙動により、相関値を設定して、現在のシンボルと遅延シンボルの間の所望の相関を達成するための遅延の量を推定することが可能になる。図４に示されるように、一般にシンボル間の相関は、遅延値が増大し、ＷＴＲＵの速度が増大するにつれて減少する。遅延値によって分離されたシンボルの間の相関を目標値に収束させることによって、事前に定義されたマッピング関数を用いて遅延量を速度にマップすることができる。目標値は、グラフ上の局所ピークよりも大きい０．７付近に設定される。制御ループ３０１が収束した後で、図４に示されるように、収束状態における遅延値を対応する速度にマップすることができるので、マッピング関数を定義することができる。
【００６９】
図３のオプションのマッピングユニット３３８、３４０は、０と１、または＋／−１のマッピングを使用することができる。図４は、０と１のマッピングを示す。
【００７０】
図５は、図３の見掛けチャネル速度推定器２０４に対する、様々なＳＮＲでのシンボル遅延対相関の図的関係の一例を示す。図５の相関値は、除算結果信号３６０、基準／相関値３６２と基になるプロセスの自己相関値の局所ピークの差に対応する。例えば、０または１のマッピングについての差分は、３５シンボルの遅延で０．７−０．６＝０．１である。一方、＋／−１のマッピングについての差分は、０．７−０．２＝０．５であり、雑音変動に対するより大きな耐性を有する。
【００７１】
本発明を、好ましい実施形態に即して説明してきたが、添付の特許請求の範囲に示された本発明の範囲に含まれる他の変形形態については、当業者には明らかであろう。
【図面の簡単な説明】
【００７２】
【図１Ａ】本発明の一実施形態に従って構成された見掛けチャネル速度推定器を備えた例示的ステップサイズ推定器のブロック図である。
【図１Ｂ】見掛けチャネル速度推定器が見掛けチャネル速度推定を実施するチャネルを介して他のトランシーバと通信する、図１Ａのステップサイズ推定器を備えたトランシーバのシステム図である。
【図２】本発明の他の実施形態による例示的ステップサイズ推定器のブロック図である。
【図３】図２のステップサイズ推定器で使用される例示的見掛けチャネル速度推定器のブロック図である。
【図４】図３の見掛けチャネル速度推定器に関する、様々な速度でのシンボル遅延対相関の図表による関係の一例を示す図である。
【図５】図３の見掛けチャネル速度推定器に関する、様々なＳＮＲでのシンボル遅延対相関の図表による関係の一例を示す図である。
【図１Ａ】
2008519557.tif 000024
【図１Ｂ】
2008519557.tif 000025
【図２】
2008519557.tif 000026
【図３】
2008519557.tif 000027
【図４】
2008519557.tif 000028
【図５】
2008519557.tif 000029
【手続補正書】
【提出日】平成19年7月5日(2007.7.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のトランシーバに組み込まれる適応等化器のステップサイズを制御するステップサイズ推定器であって、前記適応等化器によって使用される少なくとも１つのフィルタタップ係数が、前記第１のトランシーバと第２のトランシーバの間で確立されたチャネルの見掛け速度に基づいて更新され、前記ステップサイズ推定器が、
前記チャネルの前記見掛け速度を推定する速度推定器と、
前記フィルタタップ係数を更新するために、前記推定された見掛け速度を前記適応等化器によって使用される少なくとも１つのパラメータにマッピングするステップサイズマッピングユニットと、
共通パイロットチャネル（ＣＰＩＣＨ）信号対雑音比（ＳＮＲ）推定値を生成するＳＮＲアベレージャーであって、前記ステップサイズマッピングユニットが前記見掛け速度推定値と前記ＣＰＩＣＨ  ＳＮＲ推定値を使用して前記少なくとも１つのパラメータを生成するＳＮＲアベレージャーと
を備えることを特徴とするステップサイズ推定器。
【請求項２】
前記速度推定器が、前記チャネルのインパルス応答のドップラスペクトルに基づいて前記見掛け速度を測定することを特徴とする請求項１に記載のステップサイズ推定器。
【請求項３】
前記見掛け速度が、前記第１のトランシーバの動きに基づいていることを特徴とする請求項１に記載のステップサイズ推定器。
【請求項４】
前記見掛け速度が、前記第２のトランシーバの動きに基づいていることを特徴とする請求項１に記載のステップサイズ推定器。
【請求項５】
前記見掛け速度が、前記第１および第２のトランシーバの少なくとも一方が動作する環境に基づいていることを特徴とする請求項１に記載のステップサイズ推定器。
【請求項６】
前記見掛け速度が前記第１および第２のトランシーバの少なくとも一方で生じた発振器誤差による変化に基づいていることを特徴とする請求項１に記載のステップサイズ推定器。
【請求項７】
前記見掛け速度が、前記第１のトランシーバの動きと、前記第２のトランシーバの動きと、前記第１および第２のトランシーバの少なくとも一方が動作する環境内での物体の動きと、前記第１および第２のトランシーバの少なくとも一方で生じた発振器誤差との少なくとも１つに基づいていることを特徴とする請求項１に記載のステップサイズ推定器。
【請求項８】
前記少なくとも１つのパラメータが、ステップサイズパラメータμを含むことを特徴とする請求項１に記載のステップサイズ推定器。
【請求項９】
前記少なくとも１つのパラメータが、フィルタタップ漏れ係数パラメータαをさらに含むことを特徴とする請求項８に記載のステップサイズ推定器。
【請求項１０】
前記適応等化器内の等化器タップ更新ユニットが、アルゴリズム
【数１】
2008519557.tif 000030
に基づいてフィルタタップ係数を生成し、上式でベクトル
【数２】
2008519557.tif 000031
が前記適応等化器によって使用される前記フィルタ係数の現在の値を表し、
【数３】
2008519557.tif 000032
が新しい値を表し、ベクトル
【数４】
2008519557.tif 000033
が前記等化器タップ更新ユニットによって生成される誤差信号を表すことを特徴とする請求項９に記載のステップサイズ推定器。
【請求項１１】
前記速度推定器が、
前記等化器タップ更新ユニットによって生成された前記フィルタタップ係数から少なくとも１つの等化器フィルタタップ係数を抽出するタップ係数抽出器と、
前記抽出された等化器フィルタタップ係数の位相を生成する角度計算器と、
Ｎ個の遅延値からなるベクトルと前記抽出された等化器フィルタタップ係数の前記位相とに基づいてＮ個の遅延サンプルを生成するタップ付き遅延ライン（ＴＤＬ）と、
前記Ｎ個の遅延サンプルと前記抽出された等化器フィルタタップ係数の前記位相とに基づいてＮ個の位相差関数値を生成する位相差関数発生器と、
前記位相差関数値の大きさを平均して、複数の要素を有する平均位相差ベクトルを生成する平均化フィルタと、
前記平均された位相差ベクトルの前記要素を正規化して、複数の要素を有する正規化された位相差関数ベクトルを生成する正規化ユニットと、
前記正規化された位相差関数ベクトルの各要素を閾値と比較して前記閾値での遅延を生成する遅延計算器と、
前記閾値での前記遅延を前記速度推定値にマッピングする速度マッピングユニットと
を備えることを特徴とする請求項１０に記載のステップサイズ推定器。
【請求項１２】
前記閾値が前記正規化された位相差関数ベクトルの最小値よりも大きい場合は、線形内挿補間を使用して前記閾値での前記遅延が実施されることを特徴とする請求項１１に記載のステップサイズ推定器。
【請求項１３】
前記閾値が前記正規化された位相差関数ベクトルの最小値よりも小さい場合は、線形外挿補間を使用して前記閾値での前記遅延が実施されることを特徴とする請求項１１に記載のステップサイズ推定器。
【請求項１４】
前記フィルタタップ係数がＬ要素のベクトル信号の形で前記等化器タップ更新ユニットによって生成され、Ｌがタップの数に等しいことを特徴とする請求項１０に記載のステップサイズ推定器。
【請求項１５】
前記第１のトランシーバが、様々な速度で移動する無線送／受信ユニット（ＷＴＲＵ）であることを特徴とする請求項１に記載のステップサイズ推定器。
【請求項１６】
前記第２のトランシーバが、様々な速度で移動する無線送／受信ユニット（ＷＴＲＵ）であることを特徴とする請求項１に記載のステップサイズ推定器。
【請求項１７】
第１のトランシーバに組み込まれる適応等化器のステップサイズを制御するステップサイズ推定器であって、前記適応等化器によって使用される少なくとも１つのフィルタタップ係数が、前記第１のトランシーバと第２のトランシーバの間で確立されたチャネルの見掛け速度に基づいて更新され、前記ステップサイズ推定器が、
共通パイロットチャネル（ＣＰＩＣＨ）信号対雑音比（ＳＮＲ）推定値を生成するＳＮＲアベレージャーと、
前記フィルタタップ係数を更新するために、前記ＣＰＩＣＨ  ＳＮＲ推定値を前記適応等化器によって使用される少なくとも１つのパラメータにマッピングするステップサイズマッピングユニットと
を備えることを特徴とするステップサイズ推定器。
【請求項１８】
前記チャネルの前記見掛け速度を推定する速度推定器であって、前記ステップサイズマッピングユニットが前記速度推定値と前記ＣＰＩＣＨ  ＳＮＲ推定値を使用して前記少なくとも１つのパラメータを生成する速度推定器をさらに備えることを特徴とする請求項１７に記載のステップサイズ推定器。
【請求項１９】
前記速度推定器が、前記チャネルのインパルス応答のドップラスペクトルに基づいて前記見掛け速度を測定することを特徴とする請求項１８に記載のステップサイズ推定器。
【請求項２０】
前記見掛け速度が、前記第１のトランシーバの動きに基づいていることを特徴とする請求項１８に記載のステップサイズ推定器。
【請求項２１】
前記見掛け速度が、前記第２のトランシーバの動きに基づいていることを特徴とする請求項１８に記載のステップサイズ推定器。
【請求項２２】
前記見掛け速度が、前記第１および第２のトランシーバの少なくとも一方が動作する環境に基づいていることを特徴とする請求項１８に記載のステップサイズ推定器。
【請求項２３】
前記見掛け速度が、前記第１および第２のトランシーバの少なくとも一方で生じた発振器誤差による変化に基づいていることを特徴とする請求項１８に記載のステップサイズ推定器。
【請求項２４】
前記見掛け速度が、前記第１のトランシーバの動きと、前記第２のトランシーバの動きと、前記第１および第２のトランシーバの少なくとも一方が動作する環境内での物体の動きと、前記第１および第２のトランシーバの少なくとも一方で生じた発振器誤差との少なくとも１つに基づいていることを特徴とする請求項１８に記載のステップサイズ推定器。
【請求項２５】
前記少なくとも１つのパラメータが、ステップサイズパラメータμを含むことを特徴とする請求項１８に記載のステップサイズ推定器。
【請求項２６】
前記少なくとも１つのパラメータが、フィルタタップ漏れ係数パラメータαをさらに含むことを特徴とする請求項２５に記載のステップサイズ推定器。
【請求項２７】
前記適応等化器内の等化器タップ更新ユニットが、アルゴリズム
【数５】
2008519557.tif 000034
に基づいてフィルタタップ係数を生成し、上式でベクトル
【数６】
2008519557.tif 000035
が前記適応等化器によって使用される前記フィルタ係数の現在の値を表し、
【数７】
2008519557.tif 000036
が新しい値を表し、ベクトル
【数８】
2008519557.tif 000037
が前記等化器タップ更新ユニットによって生成される誤差信号を表すことを特徴とする請求項２６に記載のステップサイズ推定器。
【請求項２８】
前記速度推定器が、
前記等化器タップ更新ユニットによって生成された前記フィルタタップ係数から少なくとも１つの等化器フィルタタップ係数を抽出するタップ係数抽出器と、
前記抽出された等化器フィルタタップ係数の位相を生成する角度計算器と、
Ｎ個の遅延値からなるベクトルと前記抽出された等化器フィルタタップ係数の前記位相とに基づいてＮ個の遅延サンプルを生成するタップ付き遅延ライン（ＴＤＬ）と、
前記Ｎ個の遅延サンプルと前記抽出された等化器フィルタタップ係数の前記位相とに基づいてＮ個の位相差関数値を生成する位相差関数発生器と、
前記位相差関数値の大きさを平均して、複数の要素を有する平均位相差ベクトルを生成する平均化フィルタと、
前記平均された位相差ベクトルの前記要素を正規化して、複数の要素を有する正規化された位相差関数ベクトルを生成する正規化ユニットと、
前記正規化された位相差関数ベクトルの各要素を閾値と比較して前記閾値での遅延を生成する遅延計算器と、
前記閾値での前記遅延をドップラ速度推定値にマッピングする速度マッピングユニットと
を備えることを特徴とする請求項２７に記載のステップサイズ推定器。
【請求項２９】
前記閾値が、前記正規化された位相差関数ベクトルの最小値よりも大きい場合は、線形内挿補間を使用して前記閾値での前記遅延が実施されることを特徴とする請求項２８に記載のステップサイズ推定器。
【請求項３０】
前記閾値が、前記正規化された位相差関数ベクトルの最小値よりも小さい場合は、線形外挿補間を使用して前記閾値での前記遅延が実施されることを特徴とする請求項２８に記載のステップサイズ推定器。
【請求項３１】
前記フィルタタップ係数がＬ要素のベクトル信号の形で前記等化器タップ更新ユニットによって生成され、Ｌがタップの数に等しいことを特徴とする請求項２７に記載のステップサイズ推定器。
【請求項３２】
前記第１のトランシーバが、様々な速度で移動する無線送／受信ユニット（ＷＴＲＵ）であることを特徴とする請求項１７に記載のステップサイズ推定器。
【請求項３３】
前記第２のトランシーバが、様々な速度で移動する無線送／受信ユニット（ＷＴＲＵ）であることを特徴とする請求項１７に記載のステップサイズ推定器。
【請求項３４】
第１のトランシーバに組み込まれる適応等化器のステップサイズを制御する方法であって、前記適応等化器によって使用される少なくとも１つのフィルタタップ係数が、前記第１のトランシーバと第２のトランシーバの間で確立されたチャネルの見掛け速度に基づいて更新され、前記方法が、
（ａ）前記チャネルの前記見掛け速度を推定するステップと、
（ｂ）前記フィルタタップ係数を更新するために、前記推定された見掛け速度を前記適応等化器によって使用される少なくとも１つのパラメータにマッピングするステップと、
（ｃ）共通パイロットチャネル（ＣＰＩＣＨ）信号対雑音比（ＳＮＲ）推定値を生成するステップと、
（ｄ）前記少なくとも１つのパラメータを生成するために、前記見掛け速度推定値と前記ＣＰＩＣＨ  ＳＮＲ推定値を使用するステップと
を含むことを特徴とする方法。
【請求項３５】
前記見掛け速度が、前記チャネルのインパルス応答のドップラスペクトルに基づいて測定されることを特徴とする請求項３４に記載の方法。
【請求項３６】
前記見掛け速度が、前記第１のトランシーバの動きに基づいていることを特徴とする請求項３４に記載の方法。
【請求項３７】
前記見掛け速度が、前記第２のトランシーバの動きに基づいていることを特徴とする請求項３４に記載の方法。
【請求項３８】
前記見掛け速度が、前記第１および第２のトランシーバの少なくとも一方が動作する環境に基づいていることを特徴とする請求項３４に記載の方法。
【請求項３９】
前記見掛け速度が、前記第１および第２のトランシーバの少なくとも一方で生じた発振器誤差による変化に基づいていることを特徴とする請求項３４に記載の方法。
【請求項４０】
前記見掛け速度が、前記第１のトランシーバの動きと、前記第２のトランシーバの動きと、前記第１および第２のトランシーバの少なくとも一方が動作する環境内での物体の動きと、前記第１および第２のトランシーバの少なくとも一方で生じた発振器誤差との少なくとも１つに基づいていることを特徴とする請求項３４に記載の方法。
【請求項４１】
前記少なくとも１つのパラメータが、ステップサイズパラメータμを含むことを特徴とする請求項３４に記載の方法。
【請求項４２】
前記少なくとも１つのパラメータが、フィルタタップ漏れ係数パラメータαをさらに含むことを特徴とする請求項４１に記載の方法。
【請求項４３】
（ｅ）アルゴリズム
【数９】
2008519557.tif 000038
に基づいてフィルタタップ係数を生成するステップであって、上式でベクトル
【数１０】
2008519557.tif 000039
が前記適応等化器によって使用される前記フィルタ係数の現在の値を表し、
【数１１】
2008519557.tif 000040
が新しい値を表し、ベクトル
【数１２】
2008519557.tif 000041
が誤差信号を表すステップをさらに含むことを特徴とする請求項４２に記載の方法。
【請求項４４】
前記ステップ（ａ）が、
（ａ１）ステップ（ｅ）で生成された前記フィルタタップ係数から少なくとも１つの等化器フィルタタップ係数を抽出するステップと、
（ａ２）前記抽出された等化器フィルタタップ係数の位相を生成するステップと、
（ａ３）Ｎ個の遅延値からなるベクトルと前記抽出された等化器フィルタタップ係数の前記位相とに基づいてＮ個の遅延サンプルを生成するステップと、
（ａ４）前記Ｎ個の遅延サンプルと前記抽出された等化器フィルタタップ係数の前記位相とに基づいてＮ個の位相差関数値を生成するステップと、
（ａ５）複数の要素を有する平均位相差ベクトルを生成するために、前記位相差関数値の大きさを平均するステップと、
（ａ６）複数の要素を有する正規化された位相差関数ベクトルを生成するために、前記平均された位相差ベクトルの前記要素を正規化するステップと、
（ａ７）ある閾値での遅延を生成するために、前記正規化された位相差関数ベクトルの各要素を前記閾値と比較するステップと、
（ａ８）前記閾値での前記遅延を前記速度推定値にマッピングするステップと
をさらに含むことを特徴とする請求項４３に記載の方法。
【請求項４５】
前記閾値が前記正規化された位相差関数ベクトルの最小値よりも大きい場合は、線形内挿補間を使用して前記閾値での前記遅延が実施されることを特徴とする請求項４４に記載の方法。
【請求項４６】
前記閾値が前記正規化された位相差関数ベクトルの最小値よりも小さい場合は、線形外挿補間を使用して前記閾値での前記遅延が実施されることを特徴とする請求項４４に記載の方法。
【請求項４７】
前記フィルタタップ係数がＬ要素のベクトル信号の形で生成され、Ｌがタップの数に等しいことを特徴とする請求項４３に記載の方法。
【請求項４８】
前記第１のトランシーバが、様々な速度で移動する無線送／受信ユニット（ＷＴＲＵ）であることを特徴とする請求項３４に記載の方法。
【請求項４９】
前記第２のトランシーバが、様々な速度で移動する無線送／受信ユニット（ＷＴＲＵ）であることを特徴とする請求項３４に記載の方法。
【請求項５０】
第１のトランシーバに組み込まれる適応等化器のステップサイズを制御する方法であって、前記適応等化器によって使用される少なくとも１つのフィルタタップ係数が、前記第１のトランシーバと第２のトランシーバの間で確立されたチャネルの見掛け速度に基づいて更新され、前記方法が、
（ａ）共通パイロットチャネル（ＣＰＩＣＨ）ＳＮＲ推定値を生成するステップと、
（ｂ）前記フィルタタップ係数を更新するために、前記ＣＰＩＣＨ  ＳＮＲ推定値を前記適応等化器によって使用される少なくとも１つのパラメータにマッピングするステップと
を含むことを特徴とする方法。
【請求項５１】
（ｃ）前記チャネルの前記見掛け速度を推定するステップと、
（ｄ）前記少なくとも１つのパラメータを生成するために、前記見掛け速度推定値と前記ＣＰＩＣＨ  ＳＮＲ推定値を使用するステップと
をさらに含むことを特徴とする請求項５０に記載の方法。
【請求項５２】
前記少なくとも１つのパラメータが、ステップサイズパラメータμを含むことを特徴とする請求項５１に記載の方法。
【請求項５３】
前記少なくとも１つのパラメータが、フィルタタップ漏れ係数パラメータαをさらに含むことを特徴とする請求項５２に記載の方法。
【請求項５４】
（ｅ）アルゴリズム
【数１３】
2008519557.tif 000042
に基づいてフィルタタップ係数を生成するステップであって、上式でベクトル
【数１４】
2008519557.tif 000043
が前記適応等化器によって使用される前記フィルタ係数の現在の値を表し、
【数１５】
2008519557.tif 000044
が新しい値を表し、ベクトル
【数１６】
2008519557.tif 000045
が誤差信号を表すステップをさらに含むことを特徴とする請求項５３に記載の方法。
【請求項５５】
前記ステップ（ｃ）が、
（ｃ１）ステップ（ｅ）で生成された前記フィルタタップ係数から少なくとも１つの等化器フィルタタップ係数を抽出するステップと、
（ｃ２）前記抽出された等化器フィルタタップ係数の位相を生成するステップと、
（ｃ３）Ｎ個の遅延値からなるベクトルと前記抽出された等化器フィルタタップ係数の前記位相とに基づいてＮ個の遅延サンプルを生成するステップと、
（ｃ４）前記Ｎ個の遅延サンプルと前記抽出された等化器フィルタタップ係数の前記位相とに基づいてＮ個の位相差関数値を生成するステップと、
（ｃ５）複数の要素を有する平均位相差ベクトルを生成するために、前記位相差関数値の大きさを平均するステップと、
（ｃ６）複数の要素を有する正規化された位相差関数ベクトルを生成するために、前記平均された位相差ベクトルの前記要素を正規化するステップと、
（ｃ７）ある閾値での遅延を生成するために、前記正規化された位相差関数ベクトルの各要素を前記閾値と比較するステップと、
（ｃ８）前記閾値での前記遅延を前記速度推定値にマッピングするステップと
をさらに含むことを特徴とする請求項５４に記載の方法。
【請求項５６】
前記閾値が前記正規化された位相差関数ベクトルの最小値よりも大きい場合は、線形内挿補間を使用して前記閾値での前記遅延が実施されることを特徴とする請求項５５に記載の方法。
【請求項５７】
前記閾値が前記正規化された位相差関数ベクトルの最小値よりも小さい場合は、線形外挿補間を使用して前記閾値での前記遅延が実施されることを特徴とする請求項５５に記載の方法。
【請求項５８】
前記フィルタタップ係数がＬ要素のベクトル信号の形で生成され、Ｌがタップの数に等しいことを特徴とする請求項５４に記載の方法。
【請求項５９】
前記第１のトランシーバが、様々な速度で移動する無線送／受信ユニット（ＷＴＲＵ）であることを特徴とする請求項５０に記載の方法。
【請求項６０】
前記第２のトランシーバが、様々な速度で移動する無線送／受信ユニット（ＷＴＲＵ）であることを特徴とする請求項５０に記載の方法。
【請求項６１】
第１のトランシーバに組み込まれる適応等化器のステップサイズを制御するステップサイズ推定器であって、前記適応等化器によって使用される少なくとも１つのフィルタタップ係数が、前記第１のトランシーバと第２のトランシーバの間で確立されたチャネルの見掛け速度に基づいて更新され、前記ステップサイズ推定器が、
受信したサンプルと第１の重要なタップ（ＦＳＰ）の位置情報とに基づいて定時のサンプルシーケンスを生成する遅延ロックループ（ＤＬＬ）と、
前記定時のサンプルシーケンスに基づいて共通パイロットチャネル（ＣＰＩＣＨ）信号対雑音比（ＳＮＲ）推定値を生成するＣＰＩＣＨ  ＳＮＲ推定器と
を備えることを特徴とするステップサイズ推定器。
【請求項６２】
前記ＣＰＩＣＨ  ＳＮＲ推定値を、前記適応等化器に関連する少なくとも１つのフィルタタップ係数を更新するために使用される少なくとも１つのパラメータにマッピングするステップサイズマッピングユニットをさらに備えることを特徴とする請求項６１に記載のステップサイズ推定器。
【請求項６３】
前記定時のサンプルシーケンスに基づいて前記チャネルの前記見掛け速度を推定する速度推定器であって、前記ステップサイズマッピングユニットが前記見掛け速度推定値と前記ＣＰＩＣＨ  ＳＮＲ推定値を使用して前記少なくとも１つのパラメータを生成する速度推定器をさらに備えることを特徴とする請求項６２に記載のステップサイズ推定器。
【請求項６４】
前記少なくとも１つのパラメータが、ステップサイズパラメータμを含むことを特徴とする請求項６３に記載のステップサイズ推定器。
【請求項６５】
前記少なくとも１つのパラメータが、フィルタタップ漏れ係数パラメータαをさらに含むことを特徴とする請求項６４に記載のステップサイズ推定器。
【請求項６６】
前記ＤＤＬが、
前記受信したサンプルに基づいて遅延サンプルを生成する遅延バッファと、
前記遅延サンプルをシフトし、初期から末期の時間系列を生成し、前記定時のサンプルシーケンスを生成する補間器と、
補間インデックス信号とバッファアドレス信号を生成するコード追跡ループ（ＣＴＬ）と、
所与のＦＳＰ位置信号と前記バッファアドレス信号を加算してインデックス信号を生成する加算器であって、前記遅延バッファが、追跡されるＦＳＰの受信サンプルを前記インデックス信号に基づいてある分解能の範囲で整列させる加算器と
を備えることを特徴とする請求項６１に記載のステップサイズ推定器。
【請求項６７】
第１のトランシーバに組み込まれる適応等化器のステップサイズを制御するステップサイズ推定器であって、前記適応等化器によって使用される少なくとも１つのフィルタタップ係数が、前記第１のトランシーバと第２のトランシーバの間で確立されたチャネルの見掛け速度に基づいて更新され、前記ステップサイズ推定器が、
受信したサンプルと第１の重要なタップ（ＦＳＰ）の位置情報とに基づいて定時のサンプルシーケンスを生成する遅延ロックループ（ＤＬＬ）と、
前記定時のサンプルシーケンスに基づいて前記チャネルの前記見掛け速度を推定する速度推定器と
を備えることを特徴とするステップサイズ推定器。
【請求項６８】
前記見掛けの速度推定値を、前記適応等化器に関連する少なくとも１つのフィルタタップ係数を更新するために前記適応等化器によって使用される少なくとも１つのパラメータにマッピングするステップサイズマッピングユニットをさらに備えることを特徴とする請求項６７に記載のステップサイズ推定器。
【請求項６９】
前記定時のサンプルシーケンスに基づいて共通パイロットチャネル（ＣＰＩＣＨ）信号対雑音比（ＳＮＲ）推定値を生成するＣＰＩＣＨ  ＳＮＲ推定器であって、前記ステップサイズマッピングユニットが前記ＣＰＩＣＨ  ＳＮＲ推定値と前記見掛けの速度推定値を使用して前記少なくとも１つのパラメータを生成するＣＰＩＣＨ  ＳＮＲ推定器をさらに備えることを特徴とする請求項６８に記載のステップサイズ推定器。
【請求項７０】
前記少なくとも１つのパラメータが、ステップサイズパラメータμを含むことを特徴とする請求項６９に記載のステップサイズ推定器。
【請求項７１】
前記少なくとも１つのパラメータが、フィルタタップ漏れ係数パラメータαをさらに含むことを特徴とする請求項７０に記載のステップサイズ推定器。
【請求項７２】
前記ＤＤＬが、
前記受信したサンプルに基づいて遅延サンプルを生成する遅延バッファと、
前記遅延サンプルをシフトし、初期から末期の時間系列を生成し、前記定時のサンプルシーケンスを生成する補間器と、
補間インデックス信号とバッファアドレス信号を生成するコード追跡ループ（ＣＴＬ）と、
所与のＦＳＰ位置信号と前記バッファアドレス信号を加算してインデックス信号を生成する加算器であって、前記遅延バッファが、追跡されるＦＳＰの受信サンプルを前記インデックス信号に基づいてある分解能の範囲で整列させる加算器と
を備えることを特徴とする請求項６７に記載のステップサイズ推定器。
【請求項７３】
第１のトランシーバに組み込まれる適応等化器のステップサイズを制御する方法であって、前記適応等化器によって使用される少なくとも１つのフィルタタップ係数が、前記第１のトランシーバと第２のトランシーバの間で確立されたチャネルの見掛け速度に基づいて更新され、前記方法が、
（ａ）受信したサンプルと第１の重要なタップ（ＦＳＰ）の位置情報とに基づいて定時のサンプルシーケンスを生成するステップと、
（ｂ）前記定時のサンプルシーケンスに基づいて共通パイロットチャネル（ＣＰＩＣＨ）信号対雑音比（ＳＮＲ）推定値を生成するステップと
を含むことを特徴とする方法。
【請求項７４】
（ｃ）前記ＣＰＩＣＨ  ＳＮＲ推定値を、前記適応等化器に関連する少なくとも１つのフィルタタップ係数を更新するために使用される少なくとも１つのパラメータにマッピングするステップを
さらに含むことを特徴とする請求項７３に記載の方法。
【請求項７５】
（ｃ）前記定時のサンプルシーケンスに基づいて前記チャネルの前記見掛けの速度を推定するステップと、
（ｄ）前記少なくとも１つのパラメータを生成するために、前記見掛けの速度推定値と前記ＣＰＩＣＨ  ＳＮＲ推定値を使用するステップと
をさらに含むことを特徴とする請求項７３に記載の方法。
【請求項７６】
前記少なくとも１つのパラメータが、ステップサイズパラメータμを含むことを特徴とする請求項７５に記載の方法。
【請求項７７】
前記少なくとも１つのパラメータが、フィルタタップ漏れ係数パラメータαをさらに含むことを特徴とする請求項７６に記載の方法。
【請求項７８】
前記ステップ（ａ）が、
（ａ１）前記受信したサンプルに基づいて遅延サンプルを生成するステップと、
（ａ２）前記遅延サンプルをシフトし、初期から末期の時間系列を生成し、前記定時のサンプルシーケンスを生成するステップと、
（ａ３）補間インデックス信号とバッファアドレス信号を生成するステップと、
（ａ４）所与のＦＳＰ位置信号と前記バッファアドレス信号を加算してインデックス信号を生成するステップであって、前記受信したサンプルが、追跡されるＦＳＰのために前記インデックス信号に基づいてある分解能の範囲で整列されるステップと
をさらに含むことを特徴とする請求項７３に記載の方法。
【請求項７９】
第１のトランシーバに組み込まれる適応等化器のステップサイズを制御する方法であって、前記適応等化器によって使用される少なくとも１つのフィルタタップ係数が、前記第１のトランシーバと第２のトランシーバの間で確立されたチャネルの見掛け速度に基づいて更新され、前記方法が、
（ａ）受信したサンプルと第１の重要なタップ（ＦＳＰ）の位置情報とに基づいて定時のサンプルシーケンスを生成するステップと、
（ｂ）前記定時のサンプルシーケンスに基づいて前記チャネルの前記見掛け速度を推定するステップと
を含むことを特徴とする方法。
【請求項８０】
（ｃ）前記見掛けの速度推定値を、前記適応等化器に関連する少なくとも１つのフィルタタップ係数を更新するために前記適応等化器によって使用される少なくとも１つのパラメータにマッピングするステップをさらに含むことを特徴とする請求項７９に記載の方法。
【請求項８１】
（ｄ）前記定時のサンプルシーケンスに基づいて前記共通パイロットチャネル（ＣＰＩＣＨ）信号対雑音比（ＳＮＲ）の推定値を生成するステップと、
（ｅ）前記少なくとも１つのパラメータを生成するために、前記ＣＰＩＣＨ  ＳＮＲ推定値と前記見掛けチャネル推定値を使用するステップと
をさらに含むことを特徴とする請求項８０に記載の方法。
【請求項８２】
前記少なくとも１つのパラメータが、ステップサイズパラメータμを含むことを特徴とする請求項８１に記載の方法。
【請求項８３】
前記少なくとも１つのパラメータが、フィルタタップ漏れ係数パラメータαをさらに含むことを特徴とする請求項８２に記載の方法。
【請求項８４】
前記ステップ（ａ）が、
（ａ１）前記受信したサンプルに基づいて遅延サンプルを生成するステップと、
（ａ２）前記遅延サンプルをシフトし、初期から末期の時間系列を生成し、前記定時のサンプルシーケンスを生成するステップと、
（ａ３）補間インデックス信号とバッファアドレス信号を生成するステップと、
（ａ４）所与のＦＳＰ位置信号と前記バッファアドレス信号を加算してインデックス信号を生成するステップであって、前記受信したサンプルが、追跡されるＦＳＰのために前記インデックス信号に基づいてある分解能の範囲で整列されるステップと
を含むことを特徴とする請求項７９に記載の方法。
【請求項８５】
第１のトランシーバに組み込まれる適応等化器のステップサイズを制御する集積回路（ＩＣ）であって、前記適応等化器によって使用される少なくとも１つのフィルタタップ係数が、前記第１のトランシーバと第２のトランシーバの間で確立されたチャネルの見掛け速度に基づいて更新され、前記ＩＣが、
前記チャネルの前記見掛け速度を推定する速度推定器と、
前記推定された見掛け速度を、前記フィルタタップ係数を更新するために前記適応等化器によって使用される少なくとも１つのパラメータにマッピングするステップサイズマッピングユニットと
共通パイロットチャネル（ＣＰＩＣＨ）信号対雑音比（ＳＮＲ）推定値を生成するＳＮＲアベレージャーであって、前記ステップサイズマッピングユニットが前記見掛け速度推定値と前記ＣＰＩＣＨ  ＳＮＲ推定値を使用して前記少なくとも１つのパラメータを生成するＳＮＲアベレージャーと
を備えることを特徴とする集積回路。
【請求項８６】
第１のトランシーバに組み込まれる適応等化器のステップサイズを制御する集積回路（ＩＣ）であって、前記適応等化器によって使用される少なくとも１つのフィルタタップ係数が、前記第１のトランシーバと第２のトランシーバの間で確立されたチャネルの見掛け速度に基づいて更新され、前記ＩＣが、
共通パイロットチャネル（ＣＰＩＣＨ）信号対雑音比（ＳＮＲ）推定値を生成するＳＮＲアベレージャーと、
前記ＣＰＩＣＨ  ＳＮＲ推定値を、前記フィルタタップ係数を更新するために前記適応等化器によって使用される少なくとも１つのパラメータにマッピングするステップサイズマッピングユニットと
を備えることを特徴とする集積回路。
【請求項８７】
第１のトランシーバに組み込まれる適応等化器のステップサイズを制御する集積回路（ＩＣ）であって、前記適応等化器によって使用される少なくとも１つのフィルタタップ係数が、前記第１のトランシーバと第２のトランシーバの間で確立されたチャネルの見掛け速度に基づいて更新され、前記ＩＣが、
受信したサンプルと第１の重要なタップ（ＦＳＰ）の位置情報とに基づいて定時のサンプルシーケンスを生成する遅延ロックループ（ＤＬＬ）と、
前記定時のサンプルシーケンスに基づいて、共通パイロットチャネル（ＣＰＩＣＨ）信号対雑音比（ＳＮＲ）推定値を生成するＣＰＩＣＨ  ＳＮＲ推定器と
を備えることを特徴とする集積回路。
【請求項８８】
第１のトランシーバに組み込まれる適応等化器のステップサイズを制御する集積回路（ＩＣ）であって、前記適応等化器によって使用される少なくとも１つのフィルタタップ係数が、前記第１のトランシーバと第２のトランシーバの間で確立されたチャネルの見掛け速度に基づいて更新され、前記ＩＣが、
受信したサンプルと第１の重要なタップ（ＦＳＰ）の位置情報とに基づいて定時のサンプルシーケンスを生成する遅延ロックループ（ＤＬＬ）と、
前記定時のサンプルシーケンスに基づいて前記チャネルの前記見掛け速度を推定する速度推定器と
を備えることを特徴とする集積回路。
【国際調査報告】
2008519557.tif 000046
2008519557.tif 000047