(57)【特許請求の範囲】
【請求項１】
系統（３）と直流電源（４）との間に設けられ、少なくとも前記系統の交流電力を直流電力に変換可能なインバータ回路（１３）と、
前記系統（３）と前記直流電源（４）との間に設けられ、少なくとも前記インバータ回路から供給される直流電圧を降圧し前記直流電源に供給可能なコンバータ回路（１４、３１４、４１４）と、
前記系統と前記インバータ回路との間に設けられたノーマルコイル（Ｌｎ）と、
前記系統から前記直流電源へ給電する場合に、前記系統の交流電圧（Ｖａｃ）が前記直流電源の直流電圧（Ｖｄｃ）より高いとき、前記ノーマルコイルに流れる電流（ＩＬ）を目標値（ＩＬ＊）に制御する降圧のための比例積分制御を実行することによって、前記コンバータ回路を降圧作動させるコンバータ制御手段（３０、７０）と、
前記系統の交流電圧（Ｖａｃ）が前記直流電源の直流電圧（Ｖｄｃ）より低いとき、前記ノーマルコイルに流れる電流（ＩＬ）を前記目標値に基づいて設定された上限値と下限値との間に制御するヒステリシス制御を実行することによって、前記インバータ回路を制御するインバータ制御手段（５０）とを備えることを特徴とする電力変換装置。
【請求項２】
前記インバータ制御手段は、
前記ヒステリシス制御を実行するヒステリシス制御手段（５３−５８、６０、２６０）と、
前記交流電圧（Ｖａｃ）が前記直流電圧（Ｖｄｃ）より高いとき、前記系統の交流電力を直流電力に変換するように前記インバータ回路を制御する極性制御手段（５５−５９、６０、２６０）とを備えることを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記コンバータ制御手段は、
前記降圧のための比例積分制御を実行する降圧比例積分制御手段（３１−４３、４４、２４４）と、
前記交流電圧（Ｖａｃ）が前記直流電圧（Ｖｄｃ）より低いとき、前記コンバータ回路による降圧のためのスイッチングを停止する降圧停止手段（４３、４４、２４４）とを備えることを特徴とする請求項１または請求項２に記載の電力変換装置。
【請求項４】
さらに、前記ヒステリシス制御だけが実行される期間と前記比例積分制御だけが実行される期間との間に、前記ヒステリシス制御と前記比例積分制御との両方が実行される期間を設定する設定手段（２４４、２４５、２６０、２６１）を備えることを特徴とする請求項１から請求項３のいずれかに記載の電力変換装置。
【請求項５】
前記設定手段は、前記ヒステリシス制御と前記比例積分制御との両方が実行される期間を設けるために、前記交流電圧（Ｖａｃ）が前記直流電圧（Ｖｄｃ）より高い期間より長い期間にわたって前記比例積分制御を実行させること、および／または前記交流電圧（Ｖａｃ）が前記直流電圧（Ｖｄｃ）より低い期間より長い期間にわたって前記ヒステリシス制御を実行させることを特徴とする請求項４に記載の電力変換装置。
【請求項６】
前記設定手段は、前記ヒステリシス制御と前記比例積分制御との両方が実行される期間を設けるために、前記交流電圧（Ｖａｃ）および前記直流電圧（Ｖｄｃ）の少なくとも一方を補正する補正手段（２４５、２６１）を備えることを特徴とする請求項５に記載の電力変換装置。
【請求項７】
前記インバータ回路（１３）は、前記コンバータ回路から供給される直流電力を交流電力に変換可能な双方向型のインバータ回路であり、
前記コンバータ回路（４１４）は、前記直流電源から供給される直流電圧を昇圧し前記インバータ回路に供給可能な昇降圧型のコンバータ回路であり、
前記コンバータ制御手段は、
前記直流電源から前記系統へ給電する場合に、前記系統の交流電圧（Ｖａｃ）が前記直流電源の直流電圧（Ｖｄｃ）より高いとき、前記ノーマルコイルに流れる電流（ＩＬ）を前記目標値に制御する昇圧のための比例積分制御によって、前記コンバータ回路を昇圧作動させることを特徴とする請求項１から請求項６のいずれかに記載の電力変換装置。
【請求項８】
前記コンバータ制御手段は、
前記昇圧のための比例積分制御を実行する昇圧比例積分制御手段（７１−８３、８４、８５）と、
前記直流電源から前記系統へ給電する場合に、前記交流電圧（Ｖａｃ）が前記直流電圧（Ｖｄｃ）より低いとき、前記コンバータ回路による昇圧のためのスイッチングを停止する昇圧停止手段（８３、８４）とを備えることを特徴とする請求項７に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電力を直流電力に変換する電力変換装置に関する。
【背景技術】
【０００２】
交流電力と直流電力との間で、片方向または双方向の電力変換を提供する電力変換装置が知られている。このような電力変換装置は、パワーコンディショナ、または系統連系インバータなどとも呼ばれることがある。この種の電力変換装置においては、交流電力の品質を維持するために、交流電力に含まれる高調波を抑制する必要がある。
【０００３】
例えば、特許文献１は、交流電力を昇圧し、かつ整流するインバータ回路と、このインバータ回路の出力を降圧するコンバータ回路とを備えて、コンバータ回路によって蓄電池を充電する装置を開示している。
【０００４】
例えば、特許文献２ないし特許文献５は、交流電圧が電源の直流電圧より低い場合はインバータのみを駆動し、交流電圧が直流電圧より高い場合はコンバータ回路のみを駆動する装置を開示している。この構成では、コンバータ回路は、コンバータ回路のリアクトルに流れる電流を検出することによって制御されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３５２６２６２号
【特許文献２】特開２０００−１５２６４７号公報
【特許文献３】特開２０００−３５０４６７号公報
【特許文献４】特開２０００−３３３４７１号公報
【特許文献５】特開２００１−８４６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の構成では、インバータ回路の４つのスイッチ素子と、コンバータ回路のスイッチとがいつでもスイッチングされる。このため、スイッチング損失が大きいという問題点があった。
【０００７】
従来技術の構成では、コンバータ回路がリアクトル電流に応じて制御される。ところが、電流は平滑コンデンサにも流れる。すなわち、リアクトル電流は、交流電流を正確に反映していない。このため、交流電流における高調波成分を抑制することが困難であった。
【０００８】
また、従来技術の構成では、コンバータ回路による制御と、インバータ回路による制御とが切替えられる過渡期に交流電流に歪みを生じるという問題点があった。この歪みを抑制するために、特許文献４に記載の技術では、直流電圧検出値を補正することで切替タイミングを補正している。しかし、切換タイミングを前後させるだけの従来技術の構成では歪みを十分に抑制することが困難であった。
【０００９】
本発明は上記問題点に鑑みてなされたものであり、その目的は、交流電力における高調波を抑制することができる電力変換装置を提供することである。
【００１０】
本発明の他の目的は、コンバータ回路による直交変換とインバータ回路による直交変換との切り替わりに起因する高調波を抑制することができる電力変換装置を提供することである。
【課題を解決するための手段】
【００１１】
本発明は上記目的を達成するために以下の技術的手段を採用する。
【００１２】
請求項１に記載の発明は、系統（３）と直流電源（４）との間に設けられ、少なくとも系統の交流電力を直流電力に変換可能なインバータ回路（１３）と、系統（３）と直流電源（４）との間に設けられ、少なくともインバータ回路から供給される直流電圧を降圧し直流電源に供給可能なコンバータ回路（１４、３１４、４１４）と、系統とインバータ回路との間に設けられたノーマルコイル（Ｌｎ）と、系統から直流電源へ給電する場合に、系統の交流電圧（Ｖａｃ）が直流電源の直流電圧（Ｖｄｃ）より高いとき、ノーマルコイルに流れる電流（ＩＬ）を目標値（ＩＬ＊）に制御する降圧のための比例積分制御を実行することによって、コンバータ回路を降圧作動させるコンバータ制御手段（３０、７０）と、系統の交流電圧（Ｖａｃ）が直流電源の直流電圧（Ｖｄｃ）より低いとき、ノーマルコイルに流れる電流（ＩＬ）を目標値に基づいて設定された上限値と下限値との間に制御するヒステリシス制御を実行することによって、インバータ回路を制御するインバータ制御手段（５０）とを備えることを特徴とする。
【００１３】
この構成によると、交流電圧と直流電圧との高低関係に基づいて、インバータ回路のヒステリシス制御と、コンバータ回路の比例積分制御とが切替えられる。さらに、ヒステリシス制御と比例積分制御とは、それらの両方がノーマルコイルの電流に応じて実行される。ノーマルコイルの電流は、系統の交流電流に近いから、ノーマルコイルの電流が目標値に制御されることによって、系統の交流電流の高調波成分を抑制することができる。
【００１４】
請求項２に記載の発明は、インバータ制御手段は、ヒステリシス制御を実行するヒステリシス制御手段（５３−５８、６０、２６０）と、交流電圧（Ｖａｃ）が直流電圧（Ｖｄｃ）より高いとき、系統の交流電力を直流電力に変換するようにインバータ回路を制御する極性制御手段（５５−５９、６０、２６０）とを備えることを特徴とする。この構成によると、交流電圧が直流電圧より高いとき、すなわちヒステリシス制御が実行されない期間においては、インバータ回路は、交直変換を実行するように交流電力の極性に応じてスイッチングされる。このため、インバータ回路のスイッチングを抑制することができる。
【００１５】
請求項３に記載の発明は、コンバータ制御手段は、降圧のための比例積分制御を実行する降圧比例積分制御手段（３１−４３、４４、２４４）と、交流電圧（Ｖａｃ）が直流電圧（Ｖｄｃ）より低いとき、コンバータ回路による降圧のためのスイッチングを停止する降圧停止手段（４３、４４、２４４）とを備えることを特徴とする。この構成によると、交流電圧が直流電圧より低いとき、すなわち比例積分制御が実行されない期間においては、コンバータ回路による降圧のためのスイッチングが停止される。このため、コンバータ回路のスイッチングを抑制することができる。
【００１６】
請求項４に記載の発明は、さらに、ヒステリシス制御だけが実行される期間と比例積分制御だけが実行される期間との間に、ヒステリシス制御と比例積分制御との両方が実行される期間を設定する設定手段（２４４、２４５、２６０、２６１）を備えることを特徴とする。この構成によると、ヒステリシス制御だけが実行される期間と、比例積分制御だけが実行される期間との間に、ヒステリシス制御と比例積分制御との両方が実行される期間が設定される。すなわち、インバータ回路がヒステリシス制御されると同時に、コンバータ回路が比例積分制御される期間が設けられる。この結果、ヒステリシス制御と比例積分制御との間の切替わりの過渡期において、系統の交流電流の高調波成分を抑制することができる。
【００１７】
請求項５に記載の発明は、設定手段は、ヒステリシス制御と比例積分制御との両方が実行される期間を設けるために、交流電圧（Ｖａｃ）が直流電圧（Ｖｄｃ）より高い期間より長い期間にわたって比例積分制御を実行させること、および／または交流電圧（Ｖａｃ）が直流電圧（Ｖｄｃ）より低い期間より長い期間にわたってヒステリシス制御を実行させることを特徴とする。  この構成によると、比例積分制御の実行期間、および／またはヒステリシス制御の実行期間が延長されることによって、ヒステリシス制御と比例積分制御との両方が実行される期間が設定される。
【００１８】
請求項６に記載の発明は、設定手段は、ヒステリシス制御と比例積分制御との両方が実行される期間を設けるために、交流電圧（Ｖａｃ）および直流電圧（Ｖｄｃ）の少なくとも一方を補正する補正手段（２４５、２６１）を備えることを特徴とする。この構成によると、交流電圧および直流電圧の少なくとも一方を補正することにより、ヒステリシス制御と比例積分制御との両方が実行される期間が設定される。
【００１９】
請求項７に記載の発明は、インバータ回路（１３）は、コンバータ回路から供給される直流電力を交流電力に変換可能な双方向型のインバータ回路であり、コンバータ回路（４１４）は、直流電源から供給される直流電圧を昇圧しインバータ回路に供給可能な昇降圧型のコンバータ回路であり、コンバータ制御手段は、直流電源から系統へ給電する場合に、系統の交流電圧（Ｖａｃ）が直流電源の直流電圧（Ｖｄｃ）より高いとき、ノーマルコイルに流れる電流（ＩＬ）を目標値に制御する昇圧のための比例積分制御によって、コンバータ回路を昇圧作動させることを特徴とする。この構成によると、直流電源の電圧を昇圧してインバータ回路に供給し、インバータ回路によって直交変換された交流電力を系統へ供給することができる。さらに、直流電源から系統へ電力を供給する場合にも、昇圧のための比例積分制御は、ノーマルコイルの電流に応じて実行される。よって、系統の交流電流の高調波成分を抑制することができる。
【００２０】
請求項８に記載の発明は、コンバータ制御手段は、昇圧のための比例積分制御を実行する昇圧比例積分制御手段（７１−８３、８４、８５）と、直流電源から系統へ給電する場合に、交流電圧（Ｖａｃ）が直流電圧（Ｖｄｃ）より低いとき、コンバータ回路による昇圧のためのスイッチングを停止する昇圧停止手段（８３、８４）とを備えることを特徴とする。この構成によると、交流電圧が直流電圧より低いとき、すなわち比例積分制御が実行されない期間においては、コンバータ回路による昇圧のためのスイッチングが停止される。このため、コンバータ回路のスイッチングを抑制することができる。
【００２１】
なお、特許請求の範囲および上記手段の項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本発明の技術的範囲を限定するものではない。
【図面の簡単な説明】
【００２２】
【図１】本発明を適用した第１実施形態の電力変換装置を示すブロック図である。
【図２】第１実施形態の充電時の作動を示す各部の波形図である。
【図３】第１実施形態の交流電流を示す波形図である。
【図４】比較例の交流電流を示す波形図である。
【図５】本発明を適用した第２実施形態の電力変換装置を示すブロック図である。
【図６】第２実施形態の充電時の作動を示す各部の波形図である。
【図７】第２実施形態の交流電流を示す波形図である。
【図８】本発明を適用した第３実施形態の電力変換装置を示すブロック図である。
【図９】本発明を適用した第４実施形態の電力変換装置を示すブロック図である。
【発明を実施するための形態】
【００２３】
以下に、図面を参照しながら本発明を実施するための複数の形態を説明する。各形態において先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を適用することができる。また、後続の実施形態においては、先行する実施形態で説明した事項に対応する部分に百以上の位だけが異なる参照符号を付することにより対応関係を示し、重複する説明を省略する場合がある。各実施形態で具体的に組合せが可能であることを明示している部分同士の組合せばかりではなく、特に組合せに支障が生じなければ、明示してなくとも実施形態同士を部分的に組み合せることも可能である。
【００２４】
（第１実施形態）
図１は、本発明を適用した第１実施形態の電力変換装置１を含む電力システム２を示すブロック図である。電力システム２は、系統３に接続された需要家に設置されている。電力システム２は、例えば、個人の住宅、または事業所において構成されている。系統３は、電力供給会社などの供給者によって提供される電力網、または小規模発電施設によって提供される交流電源である。系統３を供給する小規模発電施設は、個人の住宅、または事業所に設置することができる。系統３は、単相３線方式の電源であり、中性線（Ｎ）と、電圧線（Ｕ、Ｖ）とを有する。電力システム２は、小規模な直流電源（ＤＣＳ）４を備える。直流電源４は、住宅などに設置された二次電池によって提供される。電力システム２は、系統３から電力を受ける負荷（ＬＤ）５を備える。電力システム２は、系統３から電力供給を受けることにより直流電源４を充電する機能を少なくとも備える。電力システム２は、電力変換装置１を備える。電力変換装置１は、系統３から直流電源４へ電力を出力する。
【００２５】
電力変換装置１は、系統３に接続された交流端１１と、直流電源４に接続された直流端１２とを備える。電力変換装置１は、交流端１１から供給される交流電力を直流電力に変換し、直流電力を直流端１２から直流電源４に供給する。電力変換装置１は、インバータ回路１３と、降圧型のコンバータ回路１４とを備える。
【００２６】
インバータ回路１３は、系統３と直流電源４との間に設けられている。インバータ回路１３は、少なくとも系統３の交流電力を直流電力に変換可能である。インバータ回路１３は、コンバータ回路１４と交流端１１との間に設けられている。インバータ回路１３は、交流電力を直流電力に変換する交直変換と、直流電力を交流電力に変換する直交変換とが可能な回路である。インバータ回路１３は、交流端１１から供給される交流電圧Ｖａｃを直流に変換してコンバータ回路１４に供給する。インバータ回路１３は、交流端１１から供給された交流電力を変調する変調機能と、交流電力を直流電力に変換する交直変換機能とを少なくとも有する。インバータ回路１３は、系統３の交流電圧の位相と入力電流の位相とを一致させることができる。インバータ回路１３は、系統３から交流電力を受け、全波整流された直流電力を出力する。インバータ回路１３は、フルブリッジ回路と、ノーマルコイルＬｎと、コンデンサＣｆとを備える。フルブリッジ回路は、複数のスイッチ素子Ｑ１−Ｑ４をＨブリッジに接続した回路である。フルブリッジ回路は、少なくとも４つのスイッチ素子Ｑ１、Ｑ２、Ｑ３、およびＱ４を備える。スイッチ素子Ｑ１、Ｑ２、Ｑ３、およびＱ４は、例えば、ＩＧＢＴ素子（絶縁ゲート型バイポーラトランジスタ）によって提供される。スイッチ素子Ｑ１およびＱ４は、直流電圧Ｖｄｃと同じ極性の電圧を出力するので、正転対のスイッチ素子と呼ばれる。スイッチ素子Ｑ２およびＱ３は、直流電圧Ｖｄｃと逆極性の電圧を出力するので、反転対のスイッチ素子と呼ばれる。ノーマルコイルＬｎは、系統３とインバータ回路１３との間に設けられている。ノーマルコイルＬｎは、フルブリッジ回路の交流端に接続されている。ノーマルコイルＬｎは、ブリッジ回路のひとつの交流端と、系統３との間に直列接続されている。コンデンサＣｆは、ノーマルコイルＬｎと交流端１１との間に並列接続されている。ノーマルコイルＬｎは、ノーマルモードコイルとも呼ばれる。
【００２７】
コンバータ回路１４は、系統３と直流電源４との間に設けられている。コンバータ回路１４は、少なくともインバータ回路１３から供給される直流電圧を降圧し直流電源４に供給可能である。コンバータ回路１４は、リアクトルＬｒと、スイッチ素子Ｑａと、ダイオードＤ１と、平滑コンデンサＣｓとを備える。スイッチ素子Ｑａは、例えば、ＩＧＢＴ素子によって提供される。リアクトルＬｒの一端には、直流電圧Ｖｄｃが供給される。リアクトルＬｒの他端は、スイッチ素子ＱａとダイオードＤ１との接続点に接続されている。スイッチ素子ＱａとダイオードＤ１とは、平滑コンデンサＣｓの両端間において直列接続されている。スイッチ素子Ｑａはブリッジ回路のアッパアームを提供し、ダイオードＤ１はブリッジ回路のロワアームを提供する。平滑コンデンサＣｓは、インバータ回路１３とコンバータ回路１４との間に位置している。
【００２８】
この構成によると、系統３のピークトゥピーク（Peak To Peak）電圧が２８２Ｖである場合、インバータ回路１３は、平滑コンデンサＣｓの電圧のピーク値が２８２Ｖ以上になるように作動する。すなわちインバータ回路１３は、平滑コンデンサＣｓの端子電圧が交流電圧のピーク値より高い電圧になるように昇圧制御される。コンバータ回路１４は、平滑コンデンサＣｓの端子電圧を直流電圧Ｖｄｃに降圧して直流電源４に供給する。
【００２９】
電力変換装置１は、インバータ回路１３と交流端１１との間にノイズを除去するためのフィルタ回路ＦＬＴを備える。電力変換装置１は、交流端１１とフィルタ回路ＦＬＴとの間に遮断器ＲＬ１、ＲＬ２を備える。遮断器ＲＬ１、ＲＬ２は、系統３と電力変換装置１との接続を遮断する。電力変換装置１は、直流端１２とコンバータ回路１４との間に、ノイズを除去するためのフィルタ回路ＦＬＴを備える。電力変換装置１は、各部の電圧、電流を検出するための複数のセンサを備える。電力変換装置１は、直流電圧Ｖｄｃを検出する電圧センサと、交流電圧Ｖａｃを検出する電圧センサと、ノーマルコイルＬｎに流れる電流を検出する電流センサＣＳ２とを備える。さらに、電力変換装置１は、直流電源４に供給される電流を検出する電流センサＣＳ１を備えてもよい。
【００３０】
電力変換装置１は、インバータ回路１３とコンバータ回路１４とを制御する制御装置１５を備える。制御装置１５は、コンピュータによって読み取り可能な記憶媒体を備えるマイクロコンピュータによって提供される。記憶媒体は、コンピュータによって読み取り可能なプログラムを非一時的に格納している。記憶媒体は、メモリによって提供されうる。プログラムは、制御装置１５によって実行されることによって、制御装置１５をこの明細書に記載される装置として機能させ、この明細書に記載される制御方法を実行するように制御装置１５を機能させる。制御装置１５が提供する手段は、所定の機能を達成する機能的ブロック、またはモジュールとも呼ぶことができる。
【００３１】
制御装置１５は、ノーマルコイルＬｎの電流に応じて、系統３から直流電源４を充電する。制御装置１５は、系統３の交流電力に同期した電流がノーマルコイルＬｎに流れるように、インバータ回路１３とコンバータ回路１４とを制御する。制御装置１５は、正弦波に相当する滑らかな凸状の電流波形が得られるように、インバータ回路１３のスイッチングと、コンバータ回路１４のスイッチングとを制御する。制御装置１５は、ノーマルコイルＬｎの電流ＩＬが目標電流ＩＬ＊に一致するように、インバータ回路１３を制御する。また、制御装置１５は、ノーマルコイルＬｎの検出電流ＩＬが目標電流ＩＬ＊に一致するように、コンバータ回路１４を制御する。
【００３２】
制御装置１５は、ヒステリシス制御によってインバータ回路１３を制御する。ヒステリシス制御においては、検出電流ＩＬが目標電流ＩＬ＊に一致するように、スイッチ素子Ｑ１−Ｑ４がスイッチングされる。ヒステリシス制御においては、目標電流ＩＬ＊に基づいて設定された上限値と下限値との間に検出電流ＩＬを維持するように、スイッチ素子Ｑ１−Ｑ４がスイッチングされる。
【００３３】
制御装置１５は、比例積分制御（ＰＩ制御）によってコンバータ回路１４を制御する。比例積分制御においては、検出電流ＩＬが目標電流ＩＬ＊に一致するように、スイッチ素子Ｑａがスイッチングされる。比例積分制御においては、検出電流ＩＬと目標電流ＩＬ＊との偏差に比例する比例成分と、偏差を積分した積分成分とに応じて、スイッチ素子Ｑａのスイッチングディーティ比が調節される。
【００３４】
制御装置１５は、目標電流ＩＬ＊を設定するための目標設定ブロック２０を備える。目標設定ブロック２０は、電流指令値を設定するための指令値設定ブロック（ＣＴＳ）２３を備える。電流指令値は、直流電源４が二次電池であり、それを充電する場合は、二次電池への充電のために望ましい電流値とすることができる。電流指令値は、直流電源４が二次電池であり、それから放電する場合は、二次電池からの出力を一定にするように設定された電流値とすることができる。また、電流指令値は、直流電源４が太陽電池の場合は、太陽電池の出力電力を最大とするように電流値を変化させる最大電力追従制御によって得られる電流値とすることができる。
【００３５】
目標設定ブロック２０は、系統３の電力波形に同期した目標電流ＩＬ＊を生成するために、同期回路を備える。同期回路は、位相同期制御ブロック（ＰＤＣ）２４と、正弦波発生ブロック（ＳＩＮ）２５と、乗算器ブロック２６とを備える。位相同期制御ブロック２４は、位相同期制御によって、系統３の交流電圧Ｖａｃがゼロクロスする時刻と周期とを求める。正弦波発生ブロック２５は、交流電圧Ｖａｃに同期した正弦波信号を生成する。乗算器ブロック２６は、正弦波信号と補正後の電流指令値とを乗算し、目標電流ＩＬ＊を出力する。
【００３６】
制御装置１５は、コンバータ回路を降圧作動させるコンバータ制御手段として機能するコンバータ制御ブロック３０を備える。コンバータ制御ブロック３０は、系統３から直流電源４へ給電する場合に、系統３の交流電圧Ｖａｃが直流電源４の直流電圧Ｖｄｃより高いとき、ノーマルコイルＬｎに流れる電流ＩＬを目標値に制御する降圧のための比例積分制御を実行する。コンバータ制御ブロック３０は、この制御を実行することによって、コンバータ回路を降圧作動させる。この実施形態では、コンバータ制御ブロック３０は、コンバータ回路１４を降圧作動させるように比例積分制御するから、降圧制御ブロック３０と呼ばれる。
【００３７】
降圧制御ブロック３０は、降圧のための比例積分制御を実行する降圧比例積分制御手段を提供するためのブロック群３１−４３を備える。コンバータ回路１４の入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの関係は、Ｖｏｕｔ＝Ｔｏｎ／Ｔ×Ｖｉｎによって表すことができる。ここで、Ｖｉｎは平滑コンデンサＣｓの端子電圧、Ｖｏｕｔは直流電源４の端子電圧、Ｔはスイッチ素子Ｑａのスイッチング周期である。Ｔｏｎはスイッチ素子Ｑａのオン期間である。さらに、Ｔｏｎ／Ｔ＝ＭＲとすると、上式は、ＭＲ＝Ｖｏｕｔ／Ｖｉｎと変形することができる。ここで、ＭＲは、変調率と呼ばれる。ブロック群３１−４３は、この変調率ＭＲを算出し、変調率に応じたデューティ信号によりスイッチ素子Ｑａを駆動する。
【００３８】
補正器（ＣＲ）３１は、平滑コンデンサＣｓ等による電流の遅れを補償するように目標電流ＩＬ＊を補正する。加算器ブロック３２は、目標電流ＩＬ＊と平均電流との偏差を求める。この偏差は、目標電流ＩＬ＊と検出電流ＩＬとの偏差に相当する。比例項ブロック（Ｋｐ）３３は、偏差に比例ゲインＫｐを掛けることにより、比例積分制御のための比例項を算出する。積分項ブロック（Ｋｉ）３５は、比例積分制御のための積分ゲインＫｉを設定する。乗算器ブロック３４は、偏差に積分ゲインＫｉを掛ける。さらに、乗算器ブロック３４の出力は、積分器ブロック３６によって積分され、比例積分制御のための積分項が算出される。比例項と積分項とは、加算器ブロック３７によって加算され、制御量が算出される。
【００３９】
絶対値ブロック（ＡＢＳ）３８は、交流電圧Ｖａｃの絶対値を算出する。加算器ブロック３９は、交流電圧Ｖａｃの絶対値と、加算器ブロック３７によって算出された制御量とを加算することにより、出力電圧Ｖｏｕｔに相当する電圧指令値を算出する。１／Ｎブロック（１／Ｎ）４０と、乗算器ブロック４１とは、変調率ＭＲを算出する。１／Ｎブロック４０は、電圧指令値の逆数を算出する。乗算器ブロック４１は、上記逆数に、入力電圧Ｖｉｎに相当する直流電圧Ｖｄｃを掛ける。この結果、変調率ＭＲが算出される。変調率ＭＲは、パルス幅変調ブロック（ＰＷＭ）４３に入力される。パルス幅変調ブロック４３は、変調率ＭＲに応じたデューティ信号をスイッチ素子Ｑａに供給する。
【００４０】
さらに、降圧制御ブロック３０は、直流電圧Ｖｄｃと交流電圧Ｖａｃとの関係に応じて比例積分制御の実行期間を制御する第１の切替制御ブロック（ＳＷＣ１）４４を備える。第１の切替制御ブロック４４は、交流電圧Ｖａｃの絶対値が直流電圧Ｖｄｃより大きいとき、コンバータ回路１４による降圧作用を活性化する。すなわち｜Ｖａｃ｜＞Ｖｄｃのとき、パルス幅変調ブロック４３をオン（ＯＮ）状態として、コンバータ回路１４が比例積分制御によって制御されることを許容する。これにより平滑コンデンサＣｓの電圧が降圧され、直流電源４に供給される。一方、第１の切替制御ブロック４４は、交流電圧Ｖａｃの絶対値が直流電圧Ｖｄｃより小さいとき、コンバータ回路１４による降圧作用を停止する。すなわち｜Ｖａｃ｜＜Ｖｄｃのとき、第１の切替制御ブロック４４は、パルス幅変調ブロック４３をオフ（ＯＦＦ）状態とし、コンバータ回路１４が比例積分制御によって制御されることを禁止する。このとき、スイッチ素子Ｑａは、オン（ＯＮ）状態に固定される。第１の切替制御ブロック４４は、交流電圧Ｖａｃが直流電圧Ｖｄｃより低いとき、コンバータ回路１４による降圧のためのスイッチングを停止する降圧停止手段を提供する。これにより、コンバータ回路１４は、｜Ｖａｃ｜＞Ｖｄｃのときだけ平滑コンデンサＣｓの電圧を降圧することにより直流電圧Ｖｄｃを供給する。｜Ｖａｃ｜＜Ｖｄｃのとき、コンバータ回路１４の直流側の出力には、スイッチ素子Ｑａを通して直流電圧Ｖｄｃが供給される。なお、｜Ｖａｃ｜＝Ｖｄｃのときには、パルス幅変調ブロック４３はオン状態またはオフ状態の状態におくことができる。降圧制御ブロック３０は、交流電圧Ｖａｃが直流電圧Ｖｄｃより高いとき、系統３から直流電源４に直流電力を供給するようにコンバータ回路１４を比例積分制御によって制御する比例積分制御手段を提供する。
【００４１】
制御装置１５は、インバータ回路１３を制御するインバータ制御手段としてのインバータ制御ブロック５０を備える。インバータ制御ブロック５０は、系統３の交流電圧Ｖａｃが直流電源４の直流電圧Ｖｄｃより低いとき、ノーマルコイルＬｎに流れる電流ＩＬを目標値ＩＬ＊に基づいて設定された上限値と下限値との間に制御するヒステリシス制御を実行する。
【００４２】
インバータ制御ブロック５０は、ヒステリシス制御を実行するヒステリシス制御手段を提供するためのブロック群５３−５８を備える。ブロック群５３−５８は、検出電流ＩＬが目標電流ＩＬ＊に追従して変化するように、インバータ回路１３のスイッチ素子Ｑ１−Ｑ４を駆動する。設定ブロック（ＣＲＨ）５３は、ヒステリシス幅を設定する。設定ブロック５３は、ヒステリシス制御のための上限値と下限値とを設定する。上限値と下限値とは、目標電流ＩＬ＊の近傍に設定される。上限値と下限値との間がヒステリシス幅に相当する。ヒステリシス制御ブロック（ＨＹＳ）５４は、検出電流ＩＬと、上限値と、下限値とを入力する。ヒステリシス制御ブロック５４は、検出電流ＩＬが上限値と下限値との間に維持されるように、スイッチング信号を出力する。ヒステリシス制御ブロック５４は、検出電流ＩＬが上限値または下限値に到達するごとに、正転対のスイッチング素子Ｑ１、Ｑ４と反転対のスイッチング素子Ｑ２、Ｑ３とが反転するようにスイッチング信号を出力する。より具体的には、検出電流ＩＬが上限値に到達すると、スイッチング素子Ｑ１およびＱ４をオン状態とし、スイッチ素子Ｑ２およびＱ３をオフ状態とするスイッチング信号を出力する。検出電流ＩＬが下限値に到達すると、スイッチング素子Ｑ２およびＱ３をオン状態とし、スイッチ素子Ｑ１およびＱ４をオフ状態とするスイッチング信号を出力する。ヒステリシス制御ブロック５４に関連するブロック５３−５８およびブロック６０は、系統３の電流を滑らかな正弦波に変調するために、かつ、系統３の交流電力を直流電力に変換するために、インバータ回路１３を制御するインバータ制御手段を提供する。
【００４３】
選択ブロック５５は、ヒステリシス制御ブロック５４からの信号と、後述する極性制御ブロック（ＰＳＣ）５９からの信号とのいずれかを選択する。デッドタイム付加ブロック５６は、選択ブロック５５を通過したスイッチング信号に、デッドタイムを付加して、スイッチ素子Ｑ１およびＱ４の駆動信号を出力する。反転ブロック（ＩＮＶ）５７は、選択ブロック５５を通過したスイッチング信号を反転する。デッドタイム付加ブロック５８は、反転ブロック５７によって反転されたスイッチング信号に、デッドタイムを付加して、スイッチ素子Ｑ２およびＱ３の駆動信号を出力する。
【００４４】
極性制御ブロック５９は、交流電圧Ｖａｃの極性に応じて反転するスイッチング信号を出力する。すなわち、交流電圧Ｖａｃがゼロ以上のとき、スイッチ素子Ｑ１およびＱ４をオン状態とし、スイッチ素子Ｑ２およびＱ３をオフ状態とするスイッチング信号を出力する。また、交流電圧Ｖａｃがゼロ未満のとき、スイッチ素子Ｑ２およびＱ３をオン状態とし、スイッチ素子Ｑ１およびＱ４をオフ状態とするスイッチング信号を出力する。極性制御ブロック５９は、系統３の交流電力を直流電力に変換するためだけにインバータ回路１３を制御する極性制御手段を提供する。極性制御ブロック５９は、交流電圧Ｖａｃが直流電圧Ｖｄｃより高いとき、系統３の交流電力を直流電力に変換するようにインバータ回路１３を制御する極性制御手段を提供する。
【００４５】
さらに、インバータ制御ブロック５０は、直流電圧Ｖｄｃと交流電圧Ｖａｃとの関係に応じてヒステリシス制御の実行期間を制御する第２の切替制御ブロック（ＳＷＣ２）６０を備える。第２の切替制御ブロック６０は、インバータ回路１３を、高速スイッチング状態と、低速スイッチング状態とに切替える切替手段でもある。高速スイッチング状態では、インバータ回路１３は、正弦波を出力するためにヒステリシス制御される。低速スイッチング状態では、インバータ回路１３は、系統３の交流電力を全波整流して出力するために交流電圧Ｖａｃの極性に応じて制御される。
【００４６】
第２の切替制御ブロック６０は、交流電圧Ｖａｃの絶対値が直流電圧Ｖｄｃより大きいとき、すなわち｜Ｖａｃ｜＞Ｖｄｃのとき、極性制御ブロック５９の出力だけによってインバータ回路１３が制御されることを許容する。このとき、第２の切替制御ブロック６０は、ヒステリシス制御ブロック５４の出力によってインバータ回路１３が制御されることを禁止する。これにより、｜Ｖａｃ｜＞Ｖｄｃのとき、インバータ回路１３は、系統３の交流電力を全波整流した電圧をコンバータ回路１４に供給する。このとき、コンバータ回路１４は、インバータ回路１３によって全波整流された直流電力を降圧し、直流電源４に供給する。一方、第２の切替制御ブロック６０は、交流電圧Ｖａｃの絶対値が直流電圧Ｖｄｃより小さいとき、すなわち｜Ｖａｃ｜＜Ｖｄｃのとき、ヒステリシス制御ブロック５４の出力だけによってインバータ回路１３が制御されることを許容する。このとき、第２の切替制御ブロック６０は、極性制御ブロック５９の出力によってインバータ回路１３が制御されることを禁止する。これにより、｜Ｖａｃ｜＜Ｖｄｃのとき、インバータ回路１３は、系統３の交流電圧をヒステリシス制御によって昇圧し、コンバータ回路１４に供給する。このとき、コンバータ回路１４は、インバータ回路１３によって昇圧され、かつ全波整流された直流電力を、変調することなく、直流電源４に供給する。なお、｜Ｖａｃ｜＝Ｖｄｃのときには、ヒステリシス制御ブロック５４または極性制御ブロック５９によってインバータ回路１３を制御することができる。
【００４７】
図２は、Ｖａｃは交流電圧を示し、Ｖｄｃは直流電圧を示す。Ｖｃｓは、平滑コンデンサＣｓの電圧を示す。コンバータ回路１４の作動状態（ＣＯＮＶ）は、スイッチＱａがＰＷＭ駆動によってスイッチングされている状態（Ｑａ：ＰＷＭ）と、スイッチＱａがオン（ＯＮ）状態に固定されている状態（Ｑａ：ＯＮ）とを示す。インバータ回路１３の作動状態（ＩＮＶ）は、ヒステリシス制御（ＨＹＳ）と、整流回路としての極性制御（ＰＳＣ）とを示す。Ｉａｃは、交流電流を示す。スイッチ素子Ｑａのスイッチング信号は、ＯＮとＯＦＦとの間を交互に切り替えられる。スイッチ素子Ｑ１、Ｑ４のスイッチング信号とスイッチ素子Ｑ２、Ｑ３のスイッチング信号も、ＯＮとＯＦＦとの間を交互に切替えられる。
【００４８】
交流電圧Ｖａｃの絶対値が直流電圧Ｖｄｃより小さい期間ｔ０−ｔ１、およびｔ２−ｔ３においては、インバータ回路１３は、ヒステリシス制御ブロック５４から供給されるスイッチング信号によって制御される。交流電流Ｉａｃは、インバータ回路１３によって交流電圧Ｖａｃに同期して正弦波状に制御される。このとき、降圧制御ブロック３０は、スイッチ素子Ｑａをオン状態に固定する。すなわち、コンバータ回路１４はスイッチング駆動されず、直結状態に制御される。よって、インバータ回路１３だけによって昇圧作用と直交変換とが提供される。このため、平滑コンデンサＣｓの両端には、直流電圧Ｖｄｃに相当する電圧が現れる。
【００４９】
交流電圧Ｖａｃの絶対値が直流電圧Ｖｄｃより大きい期間ｔ１−ｔ２、ｔ３−ｔ４においては、インバータ回路１３は、極性制御ブロック５９から供給されるスイッチング信号によって制御される。交流電圧Ｖａｃの極性は、期間ｔ１−ｔ２においては正である。交流電圧Ｖａｃの極性は、期間ｔ３−ｔ４においては負である。このような交流電圧Ｖａｃの極性の反転に応じて、期間ｔ１−ｔ２におけるインバータ回路１３のスイッチング状態と、期間ｔ３−ｔ４におけるインバータ回路１３のスイッチング状態とは、反転した関係にある。よって、インバータ回路１３の交直変換機能だけが利用される。このとき、コンバータ回路１４は、降圧制御ブロック３０によって比例積分制御される。このため、平滑コンデンサＣｓの両端の電圧は、コンバータ回路１４によって降圧され、直流電源４に供給される。このとき、交流電流Ｉａｃは、コンバータ回路１４によって交流電圧Ｖａｃに同期して正弦波状に制御される。このとき、インバータ回路１３によって直交変換が提供され、コンバータ回路１４によって降圧作用が提供される。このため、平滑コンデンサＣｓの両端には、交流電圧Ｖａｃに追従する電圧が現れる。
【００５０】
図３に示すように、この実施形態によると、交流電流Ｉａｃの高調波成分が十分に抑制される。交流電圧Ｖａｃが直流電圧Ｖｄｃより低いときには、コンバータ回路１４のスイッチングを停止し、ヒステリシス制御されるインバータ回路１３（ＩＮＶ（ＨＹＳ））によって直流電力の変調と、直交変換とを実行している。このため、コンバータ回路１４のスイッチング回数が抑制される。この結果、コンバータ回路１４に起因する高調波を抑制することができる。また、交流電圧Ｖａｃが直流電圧Ｖｄｃより低いときには、ヒステリシス制御によるスイッチング回数は比較的少ない。このため、インバータ回路１３に起因する高調波が抑制される。
【００５１】
交流電圧Ｖａｃが直流電圧Ｖｄｃより高いときには、極性制御されるインバータ回路１３によって交直変換を実行し、比例積分制御されるコンバータ回路１４（ＣＯＮＶ（ＰＩ））によって直流電力を降圧している。このとき、インバータ回路１３の交直変換機能だけが利用されるから、インバータ回路１３のスイッチング回数が抑制される。この結果、インバータ回路１３に起因する高調波を抑制することができる。
【００５２】
また、コンバータ回路１４とインバータ回路１３との両方がノーマルコイルＬｎに流れる電流ＩＬに応じて制御される。このため、コンバータ回路１４とインバータ回路１３との両方を、交流端１１に近い電流ＩＬに応じて制御することができる。この結果、交流端１１において正弦波に近い電流を流すことができ、系統３の電力品質を高くすることができる。
【００５３】
図４は、比較例の交流電流Ｉａｃを示す。この比較例では、第１実施形態のインバータ回路１３のためのヒステリシス制御に代えて比例積分制御を採用した。さらに、この比較例では、第１実施形態のコンバータ回路１４のための比例積分制御に代えてヒステリシス制御を採用した。比較例では、交流電流Ｉａｃに大きい高調波成分が現れている。
【００５４】
この実施形態によると、交流電圧Ｖａｃと直流電圧Ｖｄｃとの高低関係に基づいて、インバータ回路１３のヒステリシス制御と、コンバータ回路１４の比例積分制御とが切替えられる。さらに、ヒステリシス制御と比例積分制御とは、それらの両方がノーマルコイルＬｎの電流に応じて実行される。ノーマルコイルＬｎの電流は、系統３の交流電流に近いから、ノーマルコイルＬｎの電流が目標値に制御されることによって、系統３の交流電流Ｉａｃの高調波成分を抑制することができる。
【００５５】
交流電圧Ｖａｃが直流電圧Ｖｄｃより高いとき、すなわちヒステリシス制御が実行されない期間においては、インバータ回路１３は、交直変換を実行するように交流電力の極性に応じてスイッチングされる。このため、インバータ回路１３のスイッチングを抑制することができる。
【００５６】
交流電圧Ｖａｃが直流電圧Ｖｄｃより低いとき、すなわち比例積分制御が実行されない期間においては、コンバータ回路１４による降圧のためのスイッチングが停止される。このため、コンバータ回路１４のスイッチングを抑制することができる。
【００５７】
（第２実施形態）
図５に示すように、この実施形態では、第１の切替制御ブロック２４４と第２の切替制御ブロック２６０とが採用されている。第１の切替制御ブロック２４４は、コンバータ回路１４の比例積分制御の開始時期を早め、かつ、その終了時期を遅くするように構成されている。このために、切替制御ブロック２４４は、直流電圧Ｖｄｃよりわずかに小さい補正値Ｖｄｃ（−）を採用する。降圧制御ブロック３０は、直流電圧Ｖｄｃに基づいて、補正値Ｖｄｃ（−）を設定する補正ブロック２４５を備えることができる。すなわち｜Ｖａｃ｜＞Ｖｄｃ（−）のとき、第１の切替制御ブロック２４４は、パルス幅変調ブロック４３をオン（ＯＮ）状態として、コンバータ回路１４が比例積分制御によって制御されることを許容する。一方、｜Ｖａｃ｜＜Ｖｄｃ（−）のとき、第１の切替制御ブロック２４４は、パルス幅変調ブロック４３をオフ（ＯＦＦ）状態とし、コンバータ回路１４が比例積分制御によって制御されることを禁止する。このとき、スイッチ素子Ｑａは、オン（ＯＮ）状態に固定される。
【００５８】
第２の切替制御ブロック２６０は、インバータ回路１３のヒステリシス制御の開始時期を早め、かつ、その終了時期を遅くするように構成されている。このために、切替制御ブロック２６０は、直流電圧Ｖｄｃよりわずかに大きい補正値Ｖｄｃ（＋）を採用する。インバータ制御ブロック５０は、直流電圧Ｖｄｃに基づいて、補正値Ｖｄｃ（＋）を設定する補正ブロック２６１を備えることができる。すなわち｜Ｖａｃ｜＞Ｖｄｃ（＋）のとき、極性制御ブロック５９の出力だけによってインバータ回路１３が制御されることを許容する。一方、｜Ｖａｃ｜＜Ｖｄｃ（＋）のとき、第２の切替制御ブロック２６０は、ヒステリシス制御ブロック５４の出力だけによってインバータ回路１３が制御されることを許容する。
【００５９】
図６において、コンバータ回路１４のための比例積分制御は、時刻ｔ１１から時刻ｔ２２の期間、および時刻ｔ３１から時刻ｔ４２の期間において実行される。つまり、比例積分制御の開始時期は、｜Ｖａｃ｜が上昇してＶｄｃにまで到達する時刻ｔ１、ｔ３より早い時刻ｔ１１、ｔ３１にずれている。また、比例積分制御の終了時期は、｜Ｖａｃ｜が下降してＶｄｃにまで到達する時刻ｔ２、ｔ４より遅い時刻ｔ２２、ｔ４２にずれている。
【００６０】
インバータ回路１３のためのヒステリシス制御は、時刻ｔ１２までの期間、時刻ｔ２１から時刻ｔ３２の間、および時刻ｔ４１からの期間において実行される。つまり、ヒステリシス制御の終了時期は、｜Ｖａｃ｜が上昇してＶｄｃにまで到達する時刻ｔ１、ｔ３より遅い時刻ｔ１２、ｔ３２にずれている。また、ヒステリシス制御の開始時期は、｜Ｖａｃ｜が下降してＶｄｃにまで到達する時刻ｔ２、ｔ４より早い時刻ｔ２１、ｔ４１にずれている。
【００６１】
この結果、時刻ｔ１１と時刻ｔ１２との間、時刻ｔ２１と時刻ｔ２２との間、時刻ｔ３１と時刻ｔ３２との間、および時刻ｔ４１と時刻ｔ４２との間においては、コンバータ回路１４が比例積分制御によってスイッチング駆動されるとともに、同時に、インバータ回路１３がヒステリシス制御によってスイッチング駆動される。つまり、コンバータ回路１４の比例積分制御と、インバータ回路１３のヒステリシス制御との間の切替え時に、それら両方の制御が重畳して実行される期間が設けられる。
【００６２】
図７に示すように、この実施形態では、交流電流Ｉａｃの高調波成分が抑制される。特に、ヒステリシス制御と比例積分制御との切替わりの過渡期における高調波成分が抑制される。｜Ｖａｃ｜がＶｄｃを下回るときにインバータ回路１３のヒステリシス制御（ＩＮＶ（ＨＹＳ））が実行される。また、｜Ｖａｃ｜がＶｄｃを上回るときに、コンバータ回路１４の比例積分制御（ＣＯＮＶ（ＰＩ））が実行される。さらに、それら２つの制御の切り替わりの過渡期においては、インバータ回路１３のヒステリシス制御（ＩＮＶ（ＨＹＳ））と、コンバータ回路１４の比例積分制御（ＣＯＮＶ（ＰＩ））とが同時に実行される重畳制御（ＴＲ（ＯＶＬ））が実行される。
【００６３】
ブロック２４４、２４５、２６０、２６１は、ヒステリシス制御だけが実行される期間と比例積分制御だけが実行される期間との間に、ヒステリシス制御と比例積分制御との両方が実行される期間を設定する設定手段を提供する。設定手段は、ヒステリシス制御と比例積分制御との両方が実行される期間を設けるために、交流電圧Ｖａｃが直流電圧Ｖｄｃより高い期間より長い期間にわたって比例積分制御を実行させる。さらに、設定手段は、交流電圧Ｖａｃが直流電圧Ｖｄｃより低い期間より長い期間にわたってヒステリシス制御を実行させる。この実施形態によると、ヒステリシス制御と比例積分制御との両方が実行される期間が設定される。すなわち、インバータ回路がヒステリシス制御されると同時に、コンバータ回路が比例積分制御される期間が設けられる。この結果、ヒステリシス制御と比例積分制御との間の切替わりの過渡期において、系統３の交流電流Ｉａｃの高調波成分を抑制することができる。
【００６４】
（第３実施形態）
図８に示すように、この実施形態では、コンバータ回路３１４が採用されている。コンバータ回路３１４は、スイッチ素子ＱａとリアクトルＬｒとに並列に接続されたダイオードＤ２を備える。ダイオードＤ２のアノードは、リアクトルＬｒの直流側に接続され、カソードは、平滑コンデンサＣｓの正極側に接続されている。この構成によると、コンバータ回路１４によるスイッチングからインバータ回路１３によるスイッチングに切り替わった際に、直流電源４の電圧がダイオードＤ２によって平滑コンデンサＣｓに供給される。したがって、平滑コンデンサＣｓの電圧が直流電圧Ｖｄｃに維持される。この結果、コンバータ回路１４によるスイッチングからインバータ回路１３によるスイッチングに切り替わった際に、交流電流Ｉａｃの歪みが抑制される。
【００６５】
（第４実施形態）
図９に示すように、この実施形態では、直流電源４から系統３へ電力を出力する逆潮流機能を備える。上記実施形態では、電力システム２は、系統３から直流電源４へ電力を受ける機能だけを備えていた。これに代えて、この実施形態では、電力システム２は、さらに、系統３から直流電源４へ電力供給を受ける機能と、直流電源４から系統３へ電力を出力する機能との両方向の機能を有している。
【００６６】
インバータ回路１３は、コンバータ回路１４から供給される直流電力を交流電力に変換可能な双方向型のインバータ回路１３である。電力変換装置１は、直流電源４から供給される直流電圧を昇圧しインバータ回路１３に供給可能な昇降圧型のコンバータ回路４１４を備える。コンバータ回路４１４は、ロワアームを提供するスイッチ素子Ｑｂを備える。制御装置１５は、降圧駆動のための降圧制御ブロック（ＣＯＮＶ（ＤＷ））３０およびインバータ回路１３のための制御ブロック（ＩＮＶ（ＨＹＳ））５０に加えて、さらに昇圧駆動のための昇圧制御ブロック（ＣＯＮＶ（ＵＰ））７０を備える。降圧制御ブロック３０と昇圧制御ブロック７０とは、コンバータ回路１４を制御するためのコンバータ制御手段を提供する。昇圧制御ブロック７０は、直流電源４から系統３へ給電する場合に、系統３の交流電圧Ｖａｃが直流電源４の直流電圧Ｖｄｃより高いとき、コンバータ回路１４を昇圧作動させる。昇圧制御ブロック７０は、ノーマルコイルＬｎに流れる電流ＩＬを目標値に制御する昇圧のための比例積分制御によって、コンバータ回路１４を昇圧作動させる。昇圧制御ブロック７０は、直流電源４から系統３への電力供給を可能とするために、コンバータ回路４１４を昇圧回路として機能させる。
【００６７】
昇圧制御ブロック７０は、比例積分制御を提供するためのブロック群７１−８３を備える。これらのブロック群７１-８３は、上述のブロック群３１−４３に対応する機能を提供する。コンバータ回路４１４が昇圧回路として機能するとき、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの関係は、Ｖｏｕｔ＝Ｔ／（Ｔ−Ｔｏｎ）×Ｖｉｎによって表すことができる。ここで、Ｔは、スイッチ素子Ｑｂのスイッチング周期である。Ｔｏｎは、スイッチ素子Ｑｂのオン期間である。Ｖｉｎは直流電圧Ｖｄｃであり、Ｖｏｕｔは平滑コンデンサＣｓの端子電圧である。さらに、Ｔｏｎ／Ｔ＝ＭＲとすると、上式は、ＭＲ＝１−（Ｖｉｎ／Ｖｏｕｔ）と変形することができる。ここで、ＭＲは、変調率と呼ばれる。ブロック群７１−８３は、この変調率ＭＲを算出し、変調率に応じたデューティ信号によりスイッチ素子Ｑｂを駆動する。昇圧制御ブロック７０においては、１−Ｎブロック８２によって、変調率ＭＲが算出される。
【００６８】
さらに、昇圧制御ブロック７０は、直流電圧Ｖｄｃと交流電圧Ｖａｃとの関係に応じて比例積分制御の実行期間を制御する第３の切替制御ブロック（ＳＷＣ３）８４を備える。昇圧制御ブロック７０は、直流電圧Ｖｄｃに基づいて、補正値Ｖｄｃ（−）を設定する補正ブロック８５を備えることができる。第３の切替制御ブロック８４は、交流電圧Ｖａｃの絶対値が直流電圧Ｖｄｃ（−）より大きいとき、すなわち｜Ｖａｃ｜＞Ｖｄｃ（−）のとき、パルス幅変調ブロック８３をオン（ＯＮ）状態として、コンバータ回路４１４が比例積分制御によって制御されることを許容する。一方、第３の切替制御ブロック８４は、交流電圧Ｖａｃの絶対値が直流電圧Ｖｄｃ（−）より小さいとき、コンバータ回路４１４による昇圧作用を停止する。すなわち｜Ｖａｃ｜＜Ｖｄｃ（−）のとき、第３の切替制御ブロック８４は、スイッチ素子Ｑｂをオフ（ＯＦＦ）状態に固定することにより、パルス幅変調ブロック８３をオフ（ＯＦＦ）状態とする。すなわち、｜Ｖａｃ｜＜Ｖｄｃ（−）のとき、第３の切替制御ブロック８４は、コンバータ回路４１４が比例積分制御によって制御されることを禁止する。第３の切替制御ブロック８４は、直流電源４から系統３へ給電する場合に、交流電圧Ｖａｃが直流電圧Ｖｄｃより低いとき、コンバータ回路４１４による昇圧のためのスイッチングを停止する昇圧停止手段を提供する。これにより、コンバータ回路４１４は、｜Ｖａｃ｜＞Ｖｄｃ（−）のときだけ、直流電圧Ｖｄｃを昇圧し、昇圧された電圧を平滑コンデンサＣｓに供給する。｜Ｖａｃ｜＜Ｖｄｃ（−）のとき、コンバータ回路４１４の出力、すなわち平滑コンデンサＣｓには、ダイオードＤ２を通して直流電圧Ｖｄｃが供給される。なお、｜Ｖａｃ｜＝Ｖｄｃ（−）のときには、パルス幅変調ブロック８３はオン状態またはオフ状態の状態におくことができる。昇圧制御ブロック７０は、交流電圧Ｖａｃが直流電圧Ｖｄｃより高いとき、系統３に交流電力を出力するようにコンバータ回路４１４を比例積分制御によって制御する比例積分制御手段を提供する。昇圧制御ブロック７０に属するブロック７１−８３、８４、８５は、昇圧のための比例積分制御を実行する昇圧比例積分制御手段を提供する。
【００６９】
制御装置１５は、系統３から直流電源４へ電力供給を受ける機能と、直流電源４から系統３へ電力を出力する機能とを切換える第４の切替制御ブロック（ＳＷＣ４）９０を備える。第４の切替制御ブロック９０は、系統３から直流電源４へ電力供給を受けるとき、制御ブロック３０、５０を活性化する。第４の切替制御ブロック９０は、直流電源４から系統３へ電力を出力するとき、制御ブロック７０、５０を活性化する。
【００７０】
この実施形態によると、直流電源４の電圧を昇圧してインバータ回路１３に供給し、インバータ回路１３によって直交変換された交流電力を系統３へ供給することができる。さらに、直流電源４から系統３へ電力を供給する場合にも、昇圧のための比例積分制御は、ノーマルコイルＬｎの電流に応じて実行される。よって、系統３の交流電流の高調波成分を抑制することができる。
【００７１】
（他の実施形態）
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態に何ら制限されることなく、本発明の主旨を逸脱しない範囲において種々変形して実施することが可能である。上記実施形態の構造は、あくまで例示であって、本発明の範囲はこれらの記載の範囲に限定されるものではない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内での全ての変更を含むものである。
【００７２】
例えば、制御装置が提供する手段と機能は、ソフトウェアのみ、ハードウェアのみ、あるいはそれらの組合せによって提供することができる。例えば、制御装置をアナログ回路によって構成してもよい。
【００７３】
また、上記実施形態では、ヒステリシス制御の開始時期を早くずらす補正処理、比例積分制御の開始時期を早くずらす補正処理、ヒステリシス制御の終了時期を遅くずらす補正処理、および比例積分制御の終了時期を遅くずらす補正処理を含む４つの補正処理を採用した。これに代えて、ヒステリシス制御と比例積分制御とが同時に実行される期間を設けるように、種々の補正処理の組み合わせを採用してもよい。例えば、設定手段は、ヒステリシス制御と比例積分制御との両方が実行される期間を設けるために、交流電圧Ｖａｃが直流電圧Ｖｄｃより高い期間より長い期間にわたって比例積分制御を実行させること、または交流電圧Ｖａｃが直流電圧Ｖｄｃより低い期間より長い期間にわたってヒステリシス制御を実行させることを実行してもよい。これにより、比例積分制御の実行期間、および／またはヒステリシス制御の実行期間が延長されることによって、ヒステリシス制御と比例積分制御との両方が実行される期間が設定される。例えば、ヒステリシス制御の開始時期を早くずらす補正処理、およびヒステリシス制御の終了時期を遅くずらす補正処理を採用してもよい。また、ヒステリシス制御の開始時期を早くずらす補正処理、および比例積分制御の開始時期を早くずらす補正処理を採用してもよい。
【００７４】
また、上記実施形態では、直流電圧Ｖｄｃを補正した。これに代えて、ヒステリシス制御と比例積分制御との両方が実行される期間を設けるために、交流電圧Ｖａｃおよび直流電圧Ｖｄｃの少なくとも一方を補正する補正手段を採用することができる。すなわち、交流電圧Ｖａｃのみ、または直流電圧Ｖｄｃのみを補正してもよい。
【００７５】
さらに、上記実施形態では、ヒステリシス制御と比例積分制御とが同時に実行される期間を設けるために、観測値（ＶｄｃまたはＶａｃ）を補正する補正処理を実行した。これに代えて、ヒステリシス制御と比例積分制御との間の切替えの過渡時に、ヒステリシス制御と比例積分制御とが同時に実行される期間を設けるように、開始時期を先行させるタイマー処理、または終了時期を遅延させるタイマー処理を実行してもよい。
【符号の説明】
【００７６】
１  電力変換装置
２  電力システム
３  系統
４  直流電源
５  負荷
１１  交流端
１２  直流端
１３  インバータ回路
１４、３１４、４１４  コンバータ回路
１５  制御装置
２０  目標設定ブロック
３０  降圧制御ブロック
５０  インバータ制御ブロック
７０  昇圧制御ブロック
９０  切替制御ブロック
Ｌｎ  ノーマルコイル
Ｌｒ  リアクトル
Ｃｓ  平滑コンデンサ
【図１】
0005716631.tif 000002
【図２】
0005716631.tif 000003
【図３】
0005716631.tif 000004
【図４】
0005716631.tif 000005
【図５】
0005716631.tif 000006
【図６】
0005716631.tif 000007
【図７】
0005716631.tif 000008
【図８】
0005716631.tif 000009
【図９】
0005716631.tif 000010