(57)【要約】二方向一時電圧抑制装置ならびにその製造方法が提供される。本方法は第一導電型の半導体基板の提供に始まるとともに、該基板上に第一導電型に対向する第二導電型の第一エピタキシャルレイヤーを蒸着する。基板および第一エピタキシャルレイヤーが第一ｐ−ｎ接合を形成する。第二導電型の第二エピタキシャルレイヤーが第一エピタキシャルレイヤー上に蒸着される。該第二エピタキシャルレイヤーは第一エピタキシャルレイヤーより高い濃度のドーパントを有する。第一導電型の第三レイヤーが第二エピタキシャルレイヤー上に形成される。第二エピタキシャルレイヤーおよび第三レイヤーが第二ｐ−ｎ接合を形成する。【選択図】図３
2008536301.tif 000002
【特許請求の範囲】
【請求項１】
第一導電型半導体基板の提供、
前記基板上への前記第一導電型と対向する第二導電型の第一エピタキシャルレイヤーの、前記基板および前記第一エピタキシャルレイヤーが第一ｐ−ｎ接合を形成するような蒸着、
該第一エピタキシャルレイヤー上への、ドーピング濃度が前記第一エピタキシャルレイヤーより高い前記第二導電型の第二エピタキシャルレイヤーの蒸着、および、
前記第二エピタキシャルレイヤー上への前記第一導電型の第三レイヤーの、前記第二エピタキシャルレイヤーおよび前記第三レイヤーが第二ｐ−ｎ接合を形成するような形成、
を含む二方向一時電圧抑制装置の製造方法。
【請求項２】
前記第三レイヤーが前記第一導電型の前記第二エピタキシャルレイヤーへのドーパントの拡散によって形成される請求項１の方法。
【請求項３】
前記第一導電型がｐ型の導電率であると同時に、前記第二導電型がｎ型の導電率である請求項１の方法。
【請求項４】
前記基板がｐ＋基板であり、前記第一エピタキシャルレイヤーがｎ型エピタキシャルレイヤーであり、前記第二エピタキシャルレイヤーがｎエピタキシャルレイヤーであり、前記第三レイヤーがｐ＋レイヤーである、請求項３の方法。
【請求項５】
第一エピタキシャルレイヤーのドーピング濃度が約1.80xI014 cm−3から2.82xI014 cm−3までの範囲である請求項１の方法。
【請求項６】
第一エピタキシャルレイヤーが約57.6から 約70.4 ミクロンまでの範囲の厚みまで成長する請求項５の方法。
【請求項７】
前記第一導電型がｎ型導電率であると同時に、前記第二導電型がｐ型導電率である請求項１の方法。
【請求項８】
第一導電型半導体基板、
前記基板に形成される前記第一導電型に対向する第二導電型の第一エピタキシャルレイヤーであって、前記基板および前記第一エピタキシャルレイヤーが第一ｐ−ｎ接合を形成する第一エピタキシャルレイヤー、
該第一エピタキシャルレイヤー上に形成され、前記第一エピタキシャルレイヤーより高いドーピング濃度を有する第二導電型の第二エピタキシャルレイヤー、および、
前記第二エピタキシャルレイヤー上に形成される前記第一導電型の第三レイヤーであって、前記第二エピタキシャルレイヤーおよび前記第三レイヤーが第二ｐ−ｎ接合を形成する第三レイヤー、
を含む二方向一時電圧抑制装置。
【請求項９】
前記第三レイヤーが前記第一導電型ドーパントの前記第二エピタキシャルレイヤーへの拡散によって形成される請求項８の二方向一時電圧抑制装置。
【請求項１０】
前記第一導電型がｐ型の導電型であると同時に、前記第二導電型がｎ型の導電導電型である請求項８の二方向一時電圧抑制装置。
【請求項１１】
前記基板がｐ＋基板であり、前記第一エピタキシャルレイヤーがｎ型エピタキシャルレイヤーであり、前記第二エピタキシャルレイヤーがｎエピタキシャルレイヤーであり、前記第三レイヤーがｐ＋レイヤーである請求項８の二方向一時電圧抑制装置。
【請求項１２】
第一エピタキシャルレイヤーのドーピング濃度が約1.8OxIO14 cm−3 から約 2.82xlO14 ccm−3.までの範囲である請求項８の二方向一時電圧抑制装置。
【請求項１３】
第一エピタキシャルレイヤーが約57.6 から70.4ミクロンまでの範囲の厚みまで成長する請求項１２の二方向一時電圧抑制装置。
【請求項１４】
前記第一導電型がｎ型導電率であると同時に前記第二導電型がｐ型導電率である請求項８の二方向一時電圧抑制装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一時電圧抑制装置（ＴＶＳ）全般、中でも特に非対称二方向一時電圧抑制装置に関する。
【背景技術】
【０００２】
通信機器、コンピュ−タ、ホ−ムステレオアンプ、テレビならびにその他の電気器具は過電流（すなわち、一時的過電圧）からの被害を極めて受けやすい小型電子部品がますます多く利用されて製造される。電力や伝達系統電圧の異常変動は、深刻な損害を与えるとともに/または電子機器を破壊し得る。おまけに、これらの電子機器はその修繕や交換が極めて高価につく可能性がある。従って、異常電力からこれらの部品を防護するコスト効率のよい方法が必要とされる。このような異常電力あるいは一時的過電圧からこれらの種類の機器を防護するために一時電圧抑制装置（ＴＶＳ）として知られる装置が開発された。目立たない電圧参照ダイオ−ドと同様に、通常は、目につかない装置であるこれらの装置は、一時的な電流が回路全体等の構造に到達してこれらを損傷することのないよう電力供給装置等の一時的な高圧を抑制するために採用される。
【０００３】
従来式の過電圧防護付装置は逆方向バイアスがかけられたｐ＋ｎ＋ツエナーダイオードである。いずれの磁極も過電圧から防護するために、単一接合でなく複接合のある二方向一時電圧抑制装置が多く用いられる。しかしながら、このような二方向ＴＶＳ装置は両磁極について同一の遮断電圧が用意される点で対称であることが多い。従来の非対称ＴＶＳ１００の例が図１の横断面図に図式的に示されている。該装置はn基板１１０に形成される。ｎ型エピタキシャルレイヤー１２０がｎ基板１１０の上面に形成される。次に、ｐ型ド−パントが基板１１０の両側に拡散されてｐ＋拡散レイヤー１３０および１０４が形成される。この装置にはニケ所の接合が含まれ、該接合の一方（１）はｐ＋拡散レイヤー１３０とｎ型エピタキシャルレイヤー１２０との境界に形成されるとともに、他方の接合（２）はｎ基板１１０とｐ＋拡散レイヤー１０４の間の境界部に形成される。高い方の遮断電圧はｐ＋拡散レイヤー１３０とｎ型エピタキシャルレイヤー１２０の境界部で形成される接合によって支持される一方で、低い方の電圧はｎ基板１１０とｐ＋拡散レイヤー１０４間の境界部に形成される接合によって支持される。
【０００４】
図２に示されるように、図１の非対称二方向ＴＶＳには通常、接合終末処理向けに基板の両側にメサ構造が設置される。
【０００５】
図１および図２に示される非対称二方向ＴＶＳに関しては多くの問題が生じる。まず、拡散レイヤーは基板１１０の両側に形成されるので、パッシベーションは両接合を保護するよう両側に設置されなくてはならない。両側に生ずる傾斜終末構造により装置の力学的一体性が減少する。第二に、必要となる高度ドーピング基板はそのド−パント濃度が正確に制御されなくてはならないので高価であるため装置の製造が比較的高価につく。
【０００６】
従って、前述の問題を克服した非対称二方向ＴＶＳの提供が望まれるところである。
【発明の開示】
【０００７】
本発明によると、二方向一時電圧抑制装置とその製造方法が提供される。該方法は第一導電型の半導体基板の提供ならびに基板上での第一導電型に対向する第二導電型の第一エピタキシャルレイヤーの蒸着から始まる。該基板と該第一エピタキシャルレイヤーとが第一p−ｎ接合を形成する。第二導電型の第二エピタキシャルレイヤーが第一エピタキシャルレイヤー上に蒸着される。第二エピタキシャルレイヤーのドーピング濃度は第一エピタキシャルレイヤーよりも高い。第一導電型の第三レイヤーが第二エピタキシャルレイヤー上に形成される。該第二エピタキシャルレイヤーおよび該第三レイヤーにより第二ｐ−ｎ接合が形成される。
【０００８】
本発明のある局面によると、第三レイヤーは第一導電型ド−パントの第二エピタキシャルレイヤー内への拡散によって形成される。
【０００９】
本発明のもうひとつの局面によると、第一導電型はｐ型の導電率であると同時に、第二導電型はｎ型の導電率である。
【００１０】
本発明のさらに別の局面によると、基板はｐ＋基板であり、第一エピタキシャルレイヤーはｎ型エピタキシャルレイヤーであり、第二エピタキシャルレイヤーはｎエピタキシャルレイヤーであると同時に、第三レイヤーはｐ＋レイヤーである。
【００１１】
本発明のさらに別の局面によると、第一エピタキシャルレイヤーのドーピング濃度は約1.8OxIO14 cm−3 から 約2.82xlO14 cm−3まで変動する。  
【００１２】
本発明のさらに別の局面によると、第一エピタキシャルレイヤーは約57.6から約 70.4ミクロンまで変動する厚みまで成長する。
【００１３】
本発明のさらに別の局面によると、第一導電型はｎ型の導電率であると同時に第二導電型はｐ型導電率である。
【００１４】
本発明のさらに別の局面によると、二方向一時電圧抑制装置が提供される。該装置には第一導電型の半導体基板ならびに基板上に形成される第一導電型と対向する第二導電型の第一エピタキシャルレイヤーが含まれる。基板および第一エピタキシャルレイヤーは第一ｐ−ｎ接合を構成する。第二導電型の第二エピタキシャルレイヤーは第一エピタキシャルレイヤー上に形成される。第二エピタキシャルレイヤーのドーピング濃度は第一エピタキシャルレイヤーよりも高い。第一導電型の第三レイヤーは第二エピタキシャルレイヤー上に形成される。第二エピタキシャルレイヤーおよび第三レイヤーにより第二ｐ−ｎ接合が形成される。
【発明を実施するための最良の形態】
【００１５】
通常の専門技術者であれば本発明に関する以降の説明は例示的なものに過ぎず如何様にも限定されることはないことを理解しよう。このような技術者にとっては本発明の他の実施例はたやすく思いつかれよう。
【００１６】
図３を参照すると、本発明による非対称に方向ＴＶＳ３００の図式横断面図が示される。該装置はｐ＋基板３１０上に形成される。ｎ型第一エピタキシャルレイヤー３２０はｐ＋基板３１０の上面に形成される。第二エピタキシャルレイヤー３３０はｎ型第一エピタキシャルレイヤー３２０上に形成される。次いで、ｐ型ド−パントがｎ第二エピタキシャルレイヤー内に拡散されてｐ＋拡散レイヤー３４０を形成する。このような装置には、ｐ＋拡散レイヤー３４０とｎ第二エピタキシャルレイヤー３３０間の境界部に形成される接合（１）ならびに、ｐ＋基板３１０とｎ型第一エピタキシャルレイヤー３２０間の境界部に形成される接合（２）の二ヶ所の接合が含まれる。低いほうの遮断電圧はｐ＋拡散レイヤー３４０とｎ第二エピタキシャルレイヤー３３０の境界部に形成される接合によって支持される一方で、高いほうの遮断電圧はｐ＋基板３１０とｎ型第一エピタキシャルレイヤー３２０間の境界部に形成される接合によって支持される。
【００１７】
図３に描かれた構造は多くの理由で有利である。まず、ｐ＋基板３１０とｎ型第一エピタキシャルレイヤー３２０間の境界部に形成される接合によって支持される遮断電流は、拡散工程ではなくエピタキシャル成長工程によって決定されるのでより正確に制御可能である。第二に、これら二ヶ所の接合は同じパッシベーションならびに装置の上面側にある単一のメサ構造によって保護可能である。従来の非対称二方向ＴＶＳに必要とされる二重側面の傾斜終末構造の必要性を避けることによって、力学的一体性が維持可能となり、これによって破損の可能性が減少する。また、比較的高いドーピング濃度の基板が採用されるので、装置が良好な対逆方向異常電流能力を維持しながら期待電圧の支持が可能となる。
【００１８】
本発明の二方向一時電圧抑制装置は標準シリコンウェーハ製造技術を使用して製造可能である。通常の工程流れが図４Ａから図４Ｃを参照して下記に示される。通常の専門技術者であれば、ここで公開される工程流れは、二方向一時電圧抑制装置が生み出される数多くの方法があるので全く制限を与えようとするものではない点を認めるのは容易であろう。
【００１９】
さて、次に図４Ａを参照すると、本発明の二方向一時電圧抑制装置向けの当初基板材料４１０は、通常、約0.01から 0.002 オーム−cm−３までの出来るだけ低い抵抗性をもつｐ型（ｐ＋）シリコンである。約1.80 xlO14 から約 2.82xlO14 原子/cm3までの範囲のドーピング濃度のｎ型（ｎ−）エピタキシャルレイヤー４２０（より高い絶縁破壊電圧のためにはより低濃度が望まれる）は、その後、従来のエピタキシャル成長技術が用いられて基板４１０上で約57.6と約70.4ミクロン間の厚み（より高いｐ＋ドーピングのためにはより薄い厚みが望まれる）まで成長する。約4.88x1016 から約 6.46xlO16 原子/cm3までの変動範囲にあるドーピング濃度（より高い絶縁破壊電圧のためにはより低い濃度が望まれる）を有するエピタキシャルレイヤー４３０もまた、その後、ｎ型エピタキシャルレイヤー４２０上で、従来のエピタキシャル成長技術が利用されて約26.68 と 31.32ミクロン間の厚み（より高い絶縁破壊電圧のためにはより厚い厚みが望まれる）まで成長する。その後、ｐ型（ｐ＋）レイヤー４４０がｎエピタキシャルレイヤー４３０に拡散によって形成される。
【００２０】
本発明の特別なある実施例では、非対称二方向ＴＶＳが別々の電極について30V および 300Vの絶縁破壊電圧で作動するよう設計される。ｐ＋基板４１０には約0.004 オーム−cm−3の抵抗があり、第一ｎ型エピタキシャルレイヤー４２０はドーピング濃度が1x1015 cm−3で65ミクロンの厚みがある。第二エピタキシャルレイヤー４３０はドーピング濃度が5.5xlO16 cm−3で厚みが30ミクロンである。該構造の模擬ドーピング断面図が図５に示される。拡散レイヤー４４０はディスクソ−スが用いられてボロン拡散によって形成される。ボロンのドライブインは、望まれる場合には、絶縁破壊電圧のさらに正確な制御のため複数の段階を経て行われる。ボロン拡散後の構造の模擬ドーピング断面図が図６に示される。両電極の逆方向絶縁破壊電圧模擬曲線は図７に示される。
【００２１】
図４Ｂを参照すると、シリコンニトリドレイヤー４５０は、その後、低圧化学蒸着といった従来技術が利用されて全体表面に蒸着される。従来のフォトレジストマスキングやエッチング工程が利用されてシリコンニトリドレイヤー４５０に所望のパターンを形成する。モートトレンチ４６０が、その後、標準的な化学エッチング技術が利用されるマスクとして、パターン化シリコンニトリドレイヤー４５０が利用されて形成される。
トレンチ４６０は十分な基板深さ（すなわち、両接合を十分超える深さ）まで伸びて絶縁を提供すると同時にメサ構造を生み出す。図４Ｂはシリコンニトリドマスキングとトレンチエッチング段階の完了後に生ずる構造を示す。
【００２２】
次に本発明の実施例による図４Ｃを参照すると、シリコン酸化物レイヤー４７０をパッシベーションして、好ましくは約０．５ミクロンの厚みが図４Ｂの構造上に成長する。基板内で任意の付加拡散によりドーピング断面が影響されるので、高温や長期の拡散段階はこの処理の時点で最小限にされなくてはならない。従って、ある場合にはガラスパッシベーションが熱酸化物とのパッシベーションに好ましい場合がある。その後、最後に、接触開口部がシリコンニトリドレイヤー４５０の除去によって形成されると同時に、従来技術（図示されず）が用いられてｐ＋拡散レイヤー３４０およびｐ＋基板３１０との接触が形成される。
【００２３】
図８は単一のエピタキシャルレイヤーだけが採用される本発明の代替実施例を示す。この場合には、ｎ型エピタキシャルレイヤー８２０が形成される基板８１０が含まれるウェーハが用意される。ｎレイヤー８３０は燐などの適切なｎ型ド−パントの打ち込みによってｎ型エピタキシャルレイヤー８２０上に形成された後、アニールされる。本発明のある特別な実施例では、燐が3x1015 cm−２の一回あたり投入量と80 Kevのエネルギ−で打ち込みされる。アニールが約12650Cの温度で約15時間行われる。燐アニール後の模擬ドーピング断面図が図９に示される。その後、ｐ＋レイヤー８４０がボロンのような適切なｐ型ド−パントの打ち込みによって形成される。本発明のある特別な実施例では、ボロンは一回あたり2x1015 cm−２の投入量と80 Kevのエネルギ−で打ち込みされる。アニールは約12650Cの温度で約2時間行われる。ボロンアニール後の模擬ドーピング断面図が図１０に示される。両磁極に関して生ずる装置における逆方向絶縁破壊電圧模擬曲線は図７に示されるものと同様である。
【図面の簡単な説明】
【００２４】
【図１】従来の非対称二方向ＴＶＳの図式横断面図
【図２】メサ構造を伴う図１の非対称二方向ＴＶＳ
【図３】本発明による非対称二方向ＴＶＳの図式横断面図
【図４Ａ】図３に示されるＴＶＳの製造に利用可能な工程の流れ図
【図４Ｂ】図３に示されるＴＶＳの製造に利用可能な工程の流れ図
【図４Ｃ】図３に示されるＴＶＳの製造に利用可能な工程の流れ図
【図５】ボロン拡散に先立つ本発明のある特殊な実施例の模擬ドーピング断面図
【図６】ボロン拡散後の図５に示される構造の模擬ドーピング断面図
【図７】図５の構造に関する両磁極の逆方向絶縁破壊電圧曲線
【図８】単一のエピタキシャルレイヤーだけが採用される本発明の代替実施例
【図９】図８に描かれた装置の燐酸アニール後の模擬ドーピング断面図
【図１０】図８に描かれた装置のボロンアニール後の模擬ドーピング断面図
【図１】
2008536301.tif 000003
【図２】
2008536301.tif 000004
【図３】
2008536301.tif 000005
【図４Ａ】
2008536301.tif 000006
【図４Ｂ】
2008536301.tif 000007
【図４Ｃ】
2008536301.tif 000008
【図５】
2008536301.tif 000009
【図６】
2008536301.tif 000010
【図７】
2008536301.tif 000011
【図８】
2008536301.tif 000012
【図９】
2008536301.tif 000013
【図１０】
2008536301.tif 000014
【国際調査報告】
2008536301.tif 000015
2008536301.tif 000016