(57)【要約】  外部装置（１１０）とデータを交換するためのシステムバス（１１２）に接続可能な画像プロセッサ（１００）。画像プロセッサ（１００）は、走査レート変換された出力画像フレームを出力するためのメモリユニット（１０２、１０３）、動き推定器（１０４）及び動き補償ユニット（１０７）を有する。画像プロセッサ（１００）は、ビデオデータ信号が標準精細度ＴＶ信号である場合には、動き補償された走査レート変換を実行し、ビデオデータ信号が高精細度ＴＶ信号である場合には、動き補償されない走査レート変換を実行するように構成される。
2008509576.tif 000002
【特許請求の範囲】
【請求項１】
ビデオデータ信号に対して走査レート変換を実行するための画像プロセッサであって、前記画像プロセッサは外部装置とデータを交換するための通信手段に接続可能であり、前記画像プロセッサは、
前記ビデオデータ信号に関連する入力画像を保存するためのメモリユニットと、
保存された画像に基づき動きベクトルフィールドを推定する動き推定器と、
走査レート変換された出力画像フレームを出力する動き補償ユニットと、
を有し、前記画像プロセッサは、前記ビデオデータ信号が標準精細度ＴＶ信号である場合には、動き補償された走査レート変換を実行し、前記ビデオデータ信号が高精細度ＴＶ信号である場合には、動き補償されない走査レート変換を実行するように構成された画像プロセッサ。
【請求項２】
前記動き補償ユニットはデインタレース用サブユニットを有する、請求項１に記載の画像プロセッサ。
【請求項３】
前記画像プロセッサは、マルチパス処理モードにおいては、動き補償された走査レート変換を実行し、シングルパス処理モードにおいては、前記動き推定器をディスエーブルにし、前記動き補償ユニットへの入力としてゼロの動きベクトルフィールドを利用して、動き補償されない走査レート変換を実行するように構成された、請求項１に記載の画像プロセッサ。
【請求項４】
前記マルチパス処理モードは、動き推定パスと動き補償パスとを有する、請求項３に記載の画像プロセッサ。
【請求項５】
前記動き補償ユニットは更に、ビデオフィールド又はフレームレートを増加させるために、連続するビデオ画像間で時間的な補間を実行するアップコンバージョン用サブユニットを有する、請求項１に記載の画像プロセッサ。
【請求項６】
前記メモリユニットは、それぞれが２５６ｘ４８画素の画像データを保存するように構成された第１のローカルメモリユニットと第２のローカルメモリユニットとを有する、請求項１に記載の画像プロセッサ。
【請求項７】
ビデオデータ信号に対して走査レート変換を実行するための画像処理方法であって、前記方法は、
前記ビデオデータ信号が、標準精細度ＴＶ信号であるか高精細度ＴＶ信号であるかを決定するステップと、
前記ビデオデータ信号が高精細度ＴＶ信号である場合、動き補償されない走査レート変換メカニズムにより走査レート変換を実行するステップと、
前記ビデオデータ信号が標準精細度ＴＶ信号である場合、動き補償された走査レート変換メカニズムにより走査レート変換を実行するステップと、
を有し、前記動き補償されない走査レート変換メカニズム及び前記動き補償された走査レート変換メカニズムの両方が、略同一のハードウェア構成要素を利用して実行される画像処理方法。
【請求項８】
前記動き補償された走査レート変換メカニズムは、マルチパス処理モードで実行され、前記動き補償されない走査レート変換メカニズムは、ゼロの動きベクトルフィールドを利用してシングルパス処理モードで実行される、請求項７に記載の方法。
【請求項９】
前記マルチパス処理モードは、動き推定パスと動き補償パスとを有する、請求項８に記載の方法。
【請求項１０】
ビデオデータ信号を受信するための受信器、及び請求項１に記載の画像プロセッサを有する、テレビジョンセット又はビデオレコーダのような、画像受信機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビデオデータ信号に対して走査レート変換を実行する画像プロセッサに関する。更なる態様においては、本発明は、画像処理方法及び画像受信装置に関する。
【背景技術】
【０００２】
斯かる画像処理方法及び画像プロセッサ又はコプロセッサは、ＰＣＴ出願公開WO-A-02102058より知られている。本文献は、ビデオシーケンスの動き補償されたフレームレートのアップコンバージョン（走査レート変換）を開示している。該開示された方法は、複数の走査レート変換アルゴリズムから１つを選択して、とり得る最良の視覚品質を得、又は可能な限り利用可能なリソースを利用する。
【０００３】
既知の画像処理方法及び画像プロセッサは、特定のタイプのビデオソースデータについて最適化された走査レート変換を提供するように構成されている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、種々のタイプのディジタルビデオデータに対して高品質な走査レート変換を実行することを可能とする、画像処理方法及び画像プロセッサを提供することを目的とする。本発明は、独立請求項により定義される。従属請求項は、有利な実施例を定義する。
【０００５】
本発明は、外部装置とデータを交換するためのシステムバスに接続可能な画像プロセッサを提供する。前記画像プロセッサは、走査レート変換された出力画像フレームを出力するためのメモリユニット、動き推定器及び動き補償ユニットを有する。前記画像プロセッサは、ビデオデータ信号が標準精細度ＴＶ信号である場合には動き補償された走査レート変換を実行し、ビデオデータ信号が高精細度ＴＶ信号である場合には動き補償されない走査レート変換を実行するように構成される。
【０００６】
標準精細度ＴＶ信号は、例えば１９２０ｘ１９２０画素に対して１０２４ｘ５７６画素といったような、高精細度ＴＶ信号よりも低い解像度を持つ。動き補償されない走査レート変換は、より少ないリソース（メモリアクセス、処理）しか必要とせず、従ってＳＤＴＶ用の高品質画像プロセッサにＨＤＴＶ信号用の機能を追加することを可能とする。
【０００７】
ビデオデータ信号に関連する上述の入力画像は、直接走査レート変換処理（即ち、実際の入力画像のみをメモリユニットに保存する）又は再帰的処理（以前の画像から計算された画像もメモリユニットに保存される）をカバーしても良いことは留意されたい。
【０００８】
更なる実施例においては、前記動き補償ユニットは、デインタレース用サブユニットを有する。このことは、走査レート変換のためにとりわけ適した実装である。
【０００９】
更なる実施例においては、前記画像プロセッサは、マルチパス処理モードにおいては、動き補償された走査レート変換を実行するように構成され、シングルパス処理モードにおいては、動き推定器をディスエーブルにし、動き補償ユニットへの入力としてゼロの動きベクトル場を利用して、動き補償されない走査レート変換を実行するように構成される。ＨＤＴＶ信号については、このようにしてシングルパスのデインタレースが実行される。より多くの画素が処理される必要があるが、処理ステップの数は少なくなり、従ってＳＤＴＶ及びＨＤＴＶの信号処理についての処理パワーの要件を略同じにする。
【００１０】
動き補償された走査レート変換を含む、ＳＴＤＶ信号についての高品質画像処理を得るために、更なる実施例において、前記マルチパス処理モードは、動き推定パス及び動き補償パスを有する。前記動き補償パスは、デインタレースとアップコンバージョンを含む。動き推定と動き補償とに別個のステップを利用することにより、動き推定ステップにおける利用の前に付加的な外部（ホスト）ＣＰＵにより動き推定ベクトルの出力を改善することが可能となり、より高い品質の出力に帰着する。
【００１１】
前記動き補償ユニットは、更なる実施例において、ビデオフィールド又はフレームレートを増大させるために、連続するビデオ画像間の時間的な補間を実行するためのアップコンバージョン用サブユニットを有する。該アップコンバージョン用サブユニットは、ＳＤＴＶ信号処理及びＨＤＴＶ信号処理の両方に利用されても良い。
【００１２】
とりわけ有利な実施例においては、前記メモリユニットは、それぞれが２５６ｘ４８画素の画像エリアを保存するように構成された第１のローカルメモリユニット及び第２のローカルメモリユニットを有する。このことは、例えば１２８画素幅のストライプを処理する場合に、動き推定ステップ用の十分に大きな検索エリアを用いたＳＤＴＶ信号処理を可能とする。また、ＨＤＴＶ処理用にも同じ数の画素を収容しても良い。
【００１３】
更なる態様においては、ビデオデータ信号に対して走査レート変換を実行する画像処理方法が提供される。ＳＤＴＶ信号を処理するための既存の処理ステップがＨＤＴＶ信号を処理するために利用されるため、非常に限られた（ソフトウェア及び／又はハードウェアの）コストのみで、付加的なＨＤＴＶ信号処理機能を既存のＳＤＴＶ信号処理機能に備える点において、本方法は非常に効果的である。
【００１４】
動き補償された走査レート変換メカニズムは、マルチパス処理モードで実行され、動き補償されない走査レート変換メカニズムは、ゼロの動きベクトル場を利用してシングルパス処理モードで実行されても良い。動き補償されない走査レート変換は、より少ないメモリアクセス及び処理リソースしか必要としないため、同一のハードウェアプラットフォームが、ＳＤＴＶ処理及びＨＤＴＶ処理の両方に利用され得る。
【００１５】
更なる実施例においては、マルチパス処理モードは、動き推定パス及び動き補償パスを有する。前記動き補償パスは、デインタレースとアップコンバージョンを含む。更に、動き補償ステップにおける利用の前に付加的な外部（ホスト）ＣＰＵにより動き推定ベクトルの出力を改善することが可能となる。本画像プロセッサ及び／又は画像処理方法は、ビデオデータ信号を受信するための受信器を有する、（テープ、光ディスク又はハードディスク媒体を利用する）テレビジョンセット又はビデオレコーダのような、全ての種類の画像受信機器、及び本発明による画像プロセッサにおいて有利に利用され得る。このことは、ＳＤＴＶ放送受信からＨＤＴＶ放送受信へのよりスムーズな移行を可能とする。なぜなら、画像受信機器が、かなりの追加のコストなく、両方のタイプの信号を処理することが可能であるからである。
【発明を実施するための最良の形態】
【００１６】
本発明は、添付図面を参照しながら、幾つかの実施例を利用して、以下に詳細に議論される。
【００１７】
走査レート変換は、種々の周波数で画像が受信され表示される場合に必要であり、画像の記録及び表示のためにあらゆる種類の走査レートが存在するため、走査レート間の変換が重要である。例えば、ＮＴＳＣ及びＰＡＬテレビジョンは、それぞれ６０Ｈｚ及び５０Ｈｚで表示する。映画を記録するための周波数は２４、２５又は３０Ｈｚである。更に、高品質ディスプレイについては、受信され又は記録されたものよりも高い周波数で画像を表示することが望ましい。例えば５０ＨｚのＰＡＬビデオはしばしば、不快なフィールドのちらつきを生成する。フィールドのちらつきは、例えば該ＰＡＬビデオを１００Ｈｚで表示することにより回避され得る。
【００１８】
走査レート変換は、デインタレース、アップコンバージョン、水平及び垂直スケーリングの処理のうちの１以上を指す。デインタレースは、垂直のサンプリング密度を増加させることにより、画像フィールドを画像フレームに変換する処理である。一方アップコンバージョンは、通常は補間によって、ビデオシーケンス中の映像画像の数を増加させることである。水平及び垂直スケーリングは、水平又は垂直方向に、画素の数を増加又は減少させる処理である。
【００１９】
動き情報が利用されるか否かによって、走査レート変換手法は、大きく２つのカテゴリ、即ち動き補償されたものと動き補償されないものとに分けられる。動き補償された走査レート変換は、入力ビデオシーケンスから、しばしば動きベクトルの形で、動き情報が最初に抽出され、次いで所望の走査レートを持つビデオ画像の出力の生成に動き情報が適用される手法である。動き補償されない走査レート変換は、入力ビデオシーケンスに埋め込まれた動き情報を利用することなく、所望の走査レートを持つ出力ビデオ画像を生成する。
【００２０】
図１は、本発明の実施例による走査レート変換のための画像プロセッサ１００（又はコプロセッサ）のブロック図及びアーキテクチャを示す。
【００２１】
画像プロセッサ１００は、例えば入出力画像及び動きベクトルのデータを交換するように設計されたデータバス１１２に接続可能である。外部メモリ装置１１０はデータバス１１２に接続され、例えば入出力画像及び動きベクトルのデータを保存するように構成される。
【００２２】
データバス１１２（又はシステムバス）は、本実施例による画像プロセッサ１００を外部メモリ装置１１０に接続するために利用される。しかしながら、画像プロセッサ１００及びその構成要素を更なる外部装置に接続するために、他の通信手段が利用されることも想定され得る。
【００２３】
図１の実施例において、画像プロセッサ１００は、以下の幾つかのサブユニットを有する。
【００２４】
２つのローカルメモリ１０２及び１０３。図１に示されるように、コプロセッサ１００は、システムメモリ１１０からロードされ、動き推定、デインタレース及びアップコンバージョンのために利用されるべき画素を一時的に保存するための２つのローカルメモリ１０２及び１０３を含む。ローカルメモリ１０２は一般に前の画像の画像データをバッファリングするために利用され、ローカルメモリ１０３は一般に現在のフィールドからのデータ（及び任意に次のフィールドからのデータも）を保存する。このように、該メモリは、現在のフィールドをデインタレースするために、及び前の画像の時間インスタンスと現在の画像の時間インスタンスとの間を時間的に補間するために必要な全てのデータを含む。ローカルメモリ１０２に保存される画像データは一般に、ビデオ信号から前の入力画像に基づいて画像プロセッサ１００により計算される。それ故、該アーキテクチャは、時間的に再帰的なビデオアルゴリズムをサポートする。図示される実施例においては、各ローカルメモリ１０２及び１０３は、２５６ｘ４８画素＝１２ｋバイトを有し、１６個の水平に隣接する８ｘ８画素のブロックで構成される。全ての境界における４つの画素は、フィルタのランイン（run-in）として利用され、動き推定パスにおけるＳＡＤ（Sum of Absolute Difference）算出のための１６ｘ１６ブロックの整合を実現する。このことは、図２に示されるように、＋／−１６画素の動きベクトルの垂直方向範囲、及び＋／−６０画素の動きベクトルの水平方向範囲に帰着する。
【００２５】
動き推定ユニット１０４。動き推定は、動き補償された走査レート変換の２段階の処理の第１である。動き推定は、ビデオ画像の各８ｘ８ブロックの動きベクトルを計算する。該動きベクトルは次いで、動き補償されたデインタレース用及びアップコンバージョン用サブユニット（それぞれ１０６及び１０８、以下参照）のために利用される。
【００２６】
動き補償ユニット１０７。該ユニットは、２つのサブユニット１０６及び１０８を有する。
【００２７】
デインタレース用サブユニット１０６。デインタレース用サブユニット１０６は、ビデオフィールド（偶数又は奇数の画像の線から成る）を、垂直サンプリング密度を増加させることにより、ビデオフレームに変換する。動き補償された走査レート変換においては、デインタレースは、動き補償された画像データに基づく欠損したフィールド線の補間により達成される。
【００２８】
アップコンバージョン用サブユニット１０８。コプロセッサ１００のアップコンバージョン用サブユニット１０８は、ビデオフィールド又はフレームレートを増加させるために、ビデオシーケンスの連続するビデオ画像間の時間的補間を実行する。このことは、ちらつきを回避するため、又はビデオ表示品質を向上するため、ビデオシーケンスが高いフィールド又はフレームレートで表示される必要がある場合に、必須である。
【００２９】
時間ノイズ低減サブユニット１１６。時間ノイズ低減サブユニット１１６は、デインタレースされた画像データに対してノイズ低減を実行する。このことは、該アーキテクチャの再帰的な特性を利用して、一時的な画像データからの動き検出された情報により反復的に達成される。
【００３０】
空間ノイズ低減サブユニット１１４。該空間ノイズ低減サブユニットは、フィールドベースのシーケンスに対してノイズ低減を実行する。本アーキテクチャの再帰的な性質のため、空間ノイズ低減は、現在及び次のフィールドの入力画像、即ち第２のローカルメモリ１０３に保存されたビデオデータをフィルタリングするためのみに利用される。
【００３１】
垂直処理サブユニット１１８。垂直処理サブユニット１１８は、垂直方向におけるビデオ画像データに対する２つの演算を有する。これらの演算は、垂直ピーキング（peaking）及び垂直スケーリングである。垂直ピーキングは、アップコンバージョン処理の後の情報損失を補償し、信号の高周波についての利得を増大させるものであり、ピーキング又は平均化信号に帰着する種々のフィルタ特性を呈するプログラム可能なピーキング係数によって制御される。垂直スケーリング演算は、垂直方向に、ビデオ画像の伸張又は圧縮を実行する。垂直スケーリング機能はまた任意に、インタレースされた出力を生成し、過度のエイリアジングを回避するための適切なローパスフィルタリングを処理しても良い。
【００３２】
必要とされる動作モードによって、上述したユニットの１以上のものが、ディスエーブルにされ又はイネーブルにされても良い。例えば、図４の実施例においては、上述のユニットのうちの数個のみが利用される。実施例においてノイズ低減及び／又は垂直処理が必要とされない場合には、ユニット１１４、１１６及び／又は１１８は、完全に除外されても良い。必要とされる入力／出力信号に依存して、動き補償ユニット１０７は、デインタレースユニット１０６とアップコンバージョンユニット１０８との両方を有する必要はない。
【００３３】
動き推定器１０４及び動き補償ユニット１０７は有利にも、G. de Haanによる記事「IC for motion-compensated de-interlacing, noise reduction, and picture rate conversion」（IEEE Transactions on Consumer Electronics, Vol. 45, No. 3, 1999年8月、参照により本明細書に組み込まれたものとする）に記載されたようなアルゴリズムにより動作する。任意に、デインタレースは、G. de Haanによる「De-interlacing - An Overview」（IEEEのプロシーディング、Vol. 86, No. 9, 1998年9月、参照により本明細書に組み込まれたものとする）に記載されたような他の方法により実行される。
【００３４】
画像プロセッサ１００が１つのＩＣに実装される場合、有利である。代替として、画像プロセッサ１００は、比較的大きな帯域幅を持つ接続と相互接続された複数のＩＣを用いて実装される。
【００３５】
図３は、本発明により標準精細度ＴＶ（ＳＤＴＶ）信号に対して実行される、動き補償された走査レート変換処理のデータフローを表す論理図を示す。システムバス１１２は、画素入力をローカルメモリ１０２及び空間ノイズ低減ユニット１１４に供給する。前記システムバスは、動きベクトル入力ＭＶＩを、動き推定ユニット１０４及び３つのデインタレースユニット１０６に供給する。システムバス１１２は、３つの時間ノイズ低減ユニット１１６の１つから再帰的な出力ＲＯを受信する。２つの他の時間ノイズ低減ユニット１１６はそれぞれ垂直スケーリングユニット１１８に結合され、垂直スケーリングユニット１１８はシステムバス１１２に漸次的な出力ＰＯを供給する。
【００３６】
処理全体は、動き推定パス及び動き補償パスの２つのパスから成る。
【００３７】
第１のパスにおいては、動き推定ユニット１０４のみがイネーブルにされ、他の全てのサブユニットはディスエーブルにされる。動き推定は、全ての輝度入力フィールドに対して実行され、常にビデオ画像データの前のフレーム及び現在のフィールドを利用する。色差データに対しては動き推定は為されるべきではないが、輝度データの動き推定から得られた動きベクトルは、色差データのデインタレース及びアップコンバージョンのために利用される。
【００３８】
動き推定パスの出力は、動きベクトルのフィールド及びＳＡＤ（sum of absolute difference）である。これらは例えば、システムバス１１２を介して外部メモリ１１０に一時的に保存される。
【００３９】
第２のパスにおいては、動き推定ユニット１０４がディスエーブルにされ、他のユニットは必要に応じてイネーブル又はディスエーブルにされる。しかしながら、デインタレース用サブユニット１０６は、該パスの処理のため通常イネーブルにされる。実行毎に、１又は２の出力画像が生成される。デインタレース処理は再帰的であるため、最低のケースでも３つの画像が実行毎に生成される。デインタレースされノイズ低減された現在の画像は、再帰的なデインタレース及びノイズ低減サブユニットのために必要とされる。２つのアップコンバージョンされた画像が出力画像として必要とされ、該出力画像は、適切な時間位置において垂直にスケーリングされピーキングされる。
【００４０】
実行毎に、コプロセッサ１００は、画像の１つの垂直の「ストライプ」を処理する。該ストライプの幅は１６ブロック即ち１２８画素である。高さは画像の高さと等しい。
【００４１】
動き補償されたデータの読み取りの帯域幅オーバヘッドは２である。１２８バイトを水平に処理するため、２５６バイトが前記ローカルメモリに読み取られる。コプロセッサ１００により目標とされる入力ビデオシーケンスが、画像毎に１０２４ｘ５７６画素の全体サイズと５０Ｈｚの周波数とを持つ二重入力ストリームであるとすると、このことは最大のローカルメモリ帯域幅要件が毎秒約１１８Ｍバイトとなることに帰着する。このことは動き補償のみについてであるが、動き推定も必要とされる。このことが必要とされる時間の５０％を必要とすると仮定すると、動き補償の間の全体の入力帯域幅は２３６Ｍバイト／秒である。クロックサイクル毎に２つの入力サンプルという処理速度を用いると、このことはコプロセッサ１００が１１８ＭＨｚのクロック速度で動作することを必要とする。現実の実装においては、パイプラインの待ち時間及びホストＣＰＵのインタラクションのために幾分かの時間が必要とされるため、１４０ＭＨｚの設計目標が適切である。クロックサイクル毎に２つの入力サンプルは、クロック速度とハードウェア面積との間の妥協点であり、示された１４０ＭＨｚという速度は、標準的なセル設計技術を利用する現在のＩＣ技術を利用する場合の良い選択である。
【００４２】
コプロセッサ１００に動き補償されていない走査レート変換を組み込む目的は、高精細ＴＶ（ＨＤＴＶ）信号を処理することである。本発明によれば、ＨＤＴＶ信号は、少量の付加的なハードウェアコストのみを伴って、設計の複雑さも殆どなく、走査レート変換を適用される。
【００４３】
図４は、ＨＤＴＶ信号処理について、動き補償されない走査レート変換モードで動作する場合の、コプロセッサ１００のデータフローを示す。システムバス１１２は、画素入力ＰＩをローカルメモリ１０２及び１０３に供給し、ゼロの動きベクトルＭＶＩをデインタレースユニット１０６に供給する。システムバス１１２は、デインタレースユニット１０６から再帰的な出力ＲＯを受信する。
【００４４】
ＨＤＴＶ走査レート変換は、動き補償されたＳＤＴＶ走査レート変換と全く同一のハードウェア（ローカルメモリ１２０及び１０３、デインタレースユニット１０６、システムバス１１２）を利用することに留意されたい。本アーキテクチャ構成を利用すると、ＨＤＴＶについての動き補償されない走査レート変換のために付加的なハードウェアは必要ではない。
【００４５】
本モードにおいて、動き補償ユニット１０４はディスエーブルにされ、全体の処理は１つのパス、即ちデインタレース（デインタレース用サブユニット１０６において）のみを持つ。デインタレース用サブユニット１０６の入力動きベクトルのために、ゼロの動きベクトルが利用される。
【００４６】
更に、走査レート変換は１つの出力のみ、即ち再帰的な出力のみを持つ。該再帰的な出力は、システムバス１１２を介した外部のディスプレイへの出力信号のタイミングを適切にとることにより、表示出力のために再利用される。従って、表示出力を生成するために追加されるローカルメモリアクセスはない。
【００４７】
上述した動き補償された走査レート変換と同様に、実行毎に、コプロセッサ１００は画像の１つの垂直な「ストライプ」を処理する。該ストライプの幅は１６ブロック、即ち１２８画素である。高さは画像の高さと等しい。しかしながら動き補償された走査レート変換とは異なり、動き補償されたデータの読み取りの帯域幅オーバヘッドは１である。１２８バイトを水平に処理するため、ちょうど１２８バイトが前記ローカルメモリに読み取られる。
【００４８】
ＨＤＴＶが、６０Ｈｚの周波数で、画像毎に１９２０ｘ１０２０画素のサイズを持つと仮定すると、最大のローカルメモリ帯域幅は毎秒１１７．５Ｍバイトである。ここでも以前のフレームと現在及び次のフレームとの両方が必要とされるため２のファクターが必要とされるが、本例においては２のファクターのメモリオーバヘッドは存在しない。動き推定が必要とされないため、処理時間の全て（１００％）が利用可能であり、従って動き補償の間の全体の入力帯域幅は２３５Ｍバイト／ｓとなる。このことは、クロックサイクル毎に２つのデータサンプルを処理する、１４０ＭＨｚのコプロセッサ１００の下限ランニング周波数が、ＨＤＴＶ走査レート変換のためにも適していることを示す。ＳＤＴＶ及びＨＤＴＶ走査レート変換は、僅かの付加的なハードウェアコストのみを伴って、同一のコプロセッサ１００を用いてなされ得る。
【００４９】
画像プロセッサ１００、又は画像プロセッサ１００に関連して説明された画像処理方法は、ハイエンドのメディアプロセッサ、マルチメディアプロセッサ及びディジタル表示プロセッサ等において利用されることができる。例は、テレビジョンセット、セットトップボックス及びビデオレコーダ（テープ、ディスク又はハードディスクレコーダ）である。
【００５０】
コプロセッサ１００の個々の構成要素は、動作モードに依存してイネーブル又はディスエーブルにされ得る。この柔軟性は、標準精細度ＴＶビデオ信号のために利用されるものと同一のハードウェアを用いて高精細度ＴＶビデオ信号のための走査レート変換を実行することを可能とする。換言すれば、ＨＤＴＶ走査レート変換機能は、僅かな付加的なハードウェアコストのみを伴って実現される。
【００５１】
ＳＤＴＶ信号については、ビデオ処理は動き推定パスと動き補償とに分離される。それ故、ホストＣＰＵは更に、生成された動きベクトルを処理し、ことによると該動きベクトルをより正確なものとする。
【００５２】
上述の実施例は特定の例に関連して説明された。当業者は、示された実施例の構成要素に対して変更及び代替が可能であることを理解するであろう。これらの変更及び代替は、添付される請求項によって定義される本発明の範囲内である。請求項において、括弧に挟まれたいずれの参照記号も、請求の範囲を限定するものとして解釈されるべきではない。「有する（comprise）」なる語は、請求項に記載されたもの以外の要素又はステップの存在を除外するものではない。要素に先行する「１つの（a又はan）」なる語は、複数の斯かる要素の存在を除外するものではない。本発明は、幾つかの別個の要素を有するハードウェアによって、及び適切にプログラムされたコンピュータによって実装されても良い。幾つかの手段を列記した装置請求項において、これら手段の幾つかは同一のハードウェアのアイテムによって実施化されても良い。特定の手段が相互に異なる従属請求項に列挙されているという単なる事実は、これら手段の組み合わせが有利に利用されることができないことを示すものではない。
【図面の簡単な説明】
【００５３】
【図１】走査レート変換のための画像プロセッサのアーキテクチャのブロック図を示す。
【図２】図１の画像プロセッサのアーキテクチャにおいて利用されるローカルメモリのグラフィカルな表現を示す。
【図３】動き補償された走査レート変換における、図１の画像プロセッサのアーキテクチャの概念的なデータフローを示す。
【図４】動き補償されない走査レート変換における、図１の画像プロセッサのアーキテクチャの概念的なデータフローを示す。
【図１】
2008509576.tif 000003
【図２】
2008509576.tif 000004
【図３】
2008509576.tif 000005
【図４】
2008509576.tif 000006
【国際調査報告】
2008509576.tif 000007
2008509576.tif 000008
2008509576.tif 000009