【事件の表示】
　特許第２５７５２０８号「印刷装置」の特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第２５７５２０８号の特許請求の範囲第１項に記載された発明についての特許を維持する。
【理　由】
Ａ.手続の経緯
　特許第２５７５２０８号の請求項１及び２に係る発明は、平成元年４月２０日に特許出願され、平成８年１０月２４日にその特許の設定登録がなされ、その後、請求項１に係る発明の特許に対して、特許異議申立人佐藤光男により特許異議の申立てがなされ、平成９年１２月２５日付けで取消理由通知がなされ、その指定期間内である平成１０年３月２４日に訂正請求がなされたものである。
Ｂ.訂正の適否についての判断
１.訂正の内容
　特許権者が求めている訂正の内容は以下のとおりである。
ａ.特許請求の範囲の減縮を目的として、請求項１の「空白ブロックである場合には、ブロックの分の空白データを前記印刷部に出力する」を「空白ブロックである場合には、ブロックの分の空白データを生成して前記印刷部に出力する、」に訂正する。
ｂ.誤記の訂正を目的として、請求項１の「画像メモリに印刷用データを書き込む印刷制御と」を「画像メモリに印刷用データを書き込む印刷制御部と」に訂正する。
ｃ.明りょうでない記載の釈明を目的として、請求項１の「前記仮想ページ中で、有効ブロックと空白ブロックとを識別するマッピングフラグを格納するとともに、そのブロックが有効ブロックである場合にマッピングフラグに対応付け有効ブロックを書き込んだ前記画像メモリのブロックアドレスを記憶するアドレス変換部」を「前記仮想ページ中の全てのブロックについて有効ブロックか空白ブロックかを識別するマッピングフラグを格納し、そのブロックが有効ブロックである場合には、マッピングフラグと有効ブロックを書き込んだ前記画像メモリのブロックアドレスとを対応付けて記憶するアドレス変換部」に、「前記画像メモリの、前記アドレス変換部にマッピングフラグに対応して記憶されたアドレスから画像データを読み出して前記印刷部に出力し、」を「マッピングフラグに対応して記憶された前記画像メモリのブロックアドレスから画像データを読み出して前記印刷部に出力し、」に訂正する。
ｄ.明りょうでない記載の釈明を目的として、平成７年８月２８日付け手続補正書によって補正された明細書第１３頁１０行〜第１５頁１３行（特許公報第３頁右欄２８行〜第４頁左欄５行）に記載された、「（課題を解決するための手段）　本発明の印刷装置は、印刷用データを格納する画像メモリと、この画像メモリに印刷用データを書き込む印刷制御部と、前記画像メモリに記憶された印刷用データを印刷する印刷部とを有し、前記印刷制御部は、印刷出力に対応させて仮想的に設定された１ページ分の画像から成る仮想ページを、複数のブロックに分割して、その各ブロック毎に、それが空白データのみから成る空白ブロックか、有効データを含む有効ブロックかを判定するブロック判定部と、前記ブロック判定部の判定結果に基づいて、前記有効ブロックのみを選択して、そのブロック単位で、前記画像メモリにデータの書き込みを行なうメモリブロック割り当て制御部と、前記有効ブロックの前記仮想ページ中でのブロックアドレスと、前記有効ブロックを書き込んだ前記画像メモリのブロックアドレスとを対応付け、かつ、前記仮想ページ中で、有効ブロックと空白ブロックとを識別するマッピングフラグを格納するとともに、そのブロックが有効ブロックである場合にマッピングフラグに対応付け有効ブロックを書き込んだ前記画像メモリのブロックアドレスを記憶するアドレス変換部と、印刷の際、前記アドレス変換部のマッピングフラグを順次参照し、有効ブロックである場合には、前記画像メモリの、前記アドレス変換部にマッピングフラグに対応して記憶されたアドレスから画像データを読み出して前記印刷部に出力し、空白ブロックである場合には、ブロックの分の空白データを前記印刷部に出力するデータ読み出し制御手段とを設けたことを特徴とする印刷装置。」を、「本発明の印刷装置は、印刷用データを格納する画像メモリと、この画像メモリに印刷用データを書き込む印刷制御部と、前記画像メモリに記憶された印刷用データを印刷する印刷部とを有し、前記印刷制御部は、印刷出力に対応させて仮想的に設定された１ページ分の画像から成る仮想ページを、複数のブロックに分割して、その各ブロック毎に、それが空白データのみから成る空白ブロックか、有効データを含むブロックかを判定するブロック判定部と、前記ブロック判定部の判定結果に基づいて、有効ブロックのみを選択して、そのブロック単位で、前記画像メモリにデータの書き込みを行うメモリブロック割り当て制御部と、有効ブロックの前記仮想ページ中でのブロックアドレスと、有効ブロックを書き込んだ前記画像メモリのブロックアドレスとを対応づけ、かつ、前記仮想ページ中の全てのブロックについて有効ブロックか空白ブロックかを識別するマッピングフラグを格納し、そのブロックが有効ブロックである場合には、マッピングフラグと有効ブロックを書き込んだ前記画像メモリのブロックアドレスとを対応付けて記憶するアドレス変換部と、印刷の際、前記アドレス変換部のマッピングフラグを順次参照し、有効ブロックである場合には、マッピングフラグに対応して記憶された前記画像メモリのブロックアドレスから画像データを読み出して前記印刷部に出力し、空白ブロックである場合には、ブロックの��の空白データを生成して前記印刷部に出力する、データ読み出し制御手段とを設けたことを特徴とする印刷装置。」に訂正する。
２.訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　ａの訂正に関する記載として、願書に添付した明細書（以下「特許明細書」という。）の発明の詳細な説明には、「アドレス変換用メモリ４４ａを参照し、そのマッピングフラグＴがゼロである場合には、メモリブロック割り当て制御部４２が自ら空白データを生成し、これを接続切り換え回路４５を介して印刷部５０に出力する」（明細書第３１頁５〜１０行）と記載されていることから、「空白ブロックである場合には、ブロックの分の空白データを生成して前記印刷部に出力する」ことは特許明細書に記載されていることと認める。
　そして、かかる訂正は、特許明細書に記載された事項の範囲内において「空白ブロックである場合には、ブロックの分の空白データを前記印刷部に出力する」を限定したものといえるから、特許請求の範囲の減縮に該当するものであって、新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張し、又は変更するものでもない。
　ｂの訂正は誤記を訂正するものである。ｃの訂正は「アドレス変換部」及び「データ読み出し制御手段」を明りょうにするためのものであり、また、ｄの訂正は、ａ及びｃの訂正に伴って、それとの整合性を図るためになされた訂正であり、いずれも明瞭でない記載の釈明に相当する。そして、ｂ、ｃ、及びｄの訂正は、特許明細書に記載された事項の範囲内の訂正であって、実質上特許請求の範囲を拡張し、又は変更するものでもない。
３.独立特許要件
(1)訂正発明
　平成１０年３月２４日付けで提出された訂正明細書の請求項１に係る発明（以下、「訂正発明」という。）は、その特許請求の範囲の請求項１に記載された事項により特定される次のとおりのものである。
「印刷用データを格納する画像メモリと、この画像メモリに印刷用データを書き込む印刷制御部と、前記画像メモリに記憶された印刷用データを印刷する印刷部とを有し、前記印刷制御部は、印刷出力に対応させて仮想的に設定された１ページ分の画像から成る仮想ページを、複数のブロックに分割して、その各ブロック毎に、それが空白データのみから成る空白ブロックか、有効データを含むブロックかを判定するブロック判定部と、前記ブロック判定部の判定結果に基づいて、有効ブロックのみを選択して、そのブロック単位で、前記画像メモリにデータの書き込みを行うメモリブロック割り当て制御部と、有効ブロックの前記仮想ページ中でのブロックアドレスと、有効ブロックを書き込んだ前記画像メモリのブロックアドレスとを対応づけ、かつ、前記仮想ページ中の全てのブロックについて有効ブロックか空白ブロックかを識別するマッピングフラグを格納し、そのブロックが有効ブロックである場合には、マッピングフラグと有効ブロックを書き込んだ前記画像メモリのブロックアドレスとを対応付けて記憶するアドレス変換部と、印刷の際、前記アドレス変換部のマッピングフラグを順次参照し、有効ブロックである場合には、マッピングフラグに対応して記憶された前記画像メモリのブロックアドレスから画像データを読み出して前記印刷部に出力し、空白ブロックである場合には、ブロックの分の空白データを生成して前記印刷部に出力する、データ読み出し制御手段とを設けたことを特徴とする印刷装置。」
(2)引用文献
　当審が通知した取消理由で引用した刊行物１（特開昭６３−２４３２１号公報（異議申立人が提出した甲第１号証））には、「第２図(b)は、本発明イメージメモリのブロック構成図である。・・・イメージメモリは、このブロック単位で分割され、各イメージメモリの容量に応じたブロック数を持つことになる。・・・本発明のイメージメモリへのアクセスは、前記ブロック単位で行なわれる。第２図(a)は、本実施例で使用する仮想ページのブロック構成図である。・・・イメージメモリへのアクセスは、この仮想ページを介して行なわれ、仮想ページ内のブロックには、実際に使用される前記イメージメモリ内のブロックが割り当てられる。・・・スタティックＲＡＭには、仮想ページの各ブロック毎に、前記イメージメモリ内の対応する該当ブロックNo.と未登録フラグが記憶される。スタティックＲＡＭ内の仮想ページの該当ブロックNo.記憶領域にイメージメモリ内のブロックNo.が割り当てられていない場合には、その未登録フラグが”１”となる。逆に仮想ページの該当ブロックにイメージメモリ内のブロックが割り当てられた場合には、未登録フラグが”０”となり、イメージメモリ内の割り当てられたブロックのNo.も記憶している。」（公報第３頁右下欄７行〜第４頁左上欄２０行）、「本実施例では、前述したように１.５Ｍバイトのイメージメモリを使用しているので合計７６８個のブロックを有しており、ブロックNo.が０〜７６７に割り当てられている。この内、ブロックNo.”０”は、空白データのみを含むブロックであり、イメージメモリからプリンタへ画像データを転送する際、仮想ページの該当ブロックにブロックNo.が割り当てられていなければ、プリンタへは、このブロックNo.”０”の空白データが転送される。」（公報第６頁左下欄１０〜１８行）、「イメージメモリに対しては、空白データは書込まれないので、空白データのみを含むブロックに対しては、仮想ページ上にイメージメモリのブロックは割当てられない。従って、仮想ページの１ページで使用されるブロック数は、画像データを含むブロックのみの個数となる。」（公報第８頁左上欄１２〜１８行）、「スタティックＲＡＭ３から変換されたイメージメモリの実ブロックアドレスがイメージメモリのアドレスセレクタに送られる。そして、ＤＭＡコントローラによりイメージメモリからデータが読出されイメージプリンタへの画像データの転送が開始される。」（公報第８頁右上欄２０行〜左下欄６行）と記載されており、これらの記載を含む明細書及び図面の記載より、刊行物１には以下の発明が記載されているものと認める。
「印刷用データを格納するイメージメモリと、このイメージメモリに印刷用データを書き込む制御手段と、前記画像メモリに記憶された印刷用データを印刷するプリンタとを有し、前記制御部は、印刷出力に対応させて仮想的に設定された画像からなる仮想ページを複数のブロックに分割して、その各ブロック毎に、それが空白データのみを含むブロックか画像データを含むブロックかを判定し、画像データを含むブロックの場合には、ブロック単位で、前記イメージメモリにデータの書き込みを行う論理回路と、画像データを含むブロックにはイメージメモリのブロックNo.１〜７６７を割り当てて記憶するＳＲＡＭと、イメージメモリからプリンタへ画像データを転送する際、仮想ページの該当ブロックにブロックNo.が割り当てられていなければ、プリンタへは、イメージメモリのブロックNo.”０”の空白データが転送される印刷装置。」
  また、刊行物２（特開昭６１−１２３６４号公報（異議申立人が提出した甲第２号証））には、「本発明はデータ印刷方式、特にホストから通知された印字すべき文字コードをドットパターンの形に展開して１ライン分毎に順次印字機構に送出する際に、通知された文字コードの内スペース等の印字する必要のないコードおよび余白等について高速に受信データを処理して１ライン分毎のドットパターンデータに変換するデータ印字制御方式に関するものである。」（公報第１頁右下欄１１〜１８行）、「本発明は・・・ホストから通知された１行分のコードの内スペースコード等が位置する印刷しない列および印刷しない余白列にタグを付した形でバッファメモリ上に展開しておき、該タグを付した部分が読み出された場合に当該タグを付した列の部分全体を強制的に零からなるドットパターンデータに変換する」（公報第２頁左上欄１９行〜右上欄５行）、「第６図図示バッファメモリ１２、１３上の２列内の図示(1)および３列内の図示(2)の位置に夫々”タグ”を格納しておく。これにより・・・当該バッファメモリ１２、１３から印刷するためのドットパターンデータが読み出される場合に、当該２列および３列に対応する位置は・・・全て零からなるドットパターンデータに強制的に設定される。このため、当該２列および３列に対応する印刷紙面は空白の形で印刷処理される。第７図は・・・夫々のドットパターンを格納する領域・・・と各列の先頭に１バイト長のタグ領域とを設けたバッファメモリ１２、１３の他の構成例を示す。」（公報第３頁左上欄１９行〜右上欄１４行。なお、「図示(1)」及び「図示(2)」の数字は、同公報においては○で囲まれた数字で記載されている。）、「タグ情報の通知を受けた判別部１４がタグを検出した場合、即ち空白にすべき情報を検出した場合、当該検出した列のドットパターンデータを全て零にすべき指令をゲート１６に通知する。該通知を受けたゲート１６は・・・当該列の全てが零であるドットパターンデータを・・・図示出力データとして出力する。」（公報第４頁右上欄９〜１７行）と記載されており、これらの記載を含む明細書及び図面の記載より、甲第２号証には以下の発明が記載されているものと認める。
「印字すべき文字コードをドットパターンの形に展開して１ライン分毎に順次印字機構に送出する際に、印刷しない列および印刷しない余白列にタグを付した形でバッファメモリ上に展開しておき、該タグを付した部分が読み出された場合に当該タグを付した列の部分全体を強制的に零からなるドットパターンデータに変換して印刷部に出力すること。」
(3)対比・判断
　訂正発明と、上記刊行物１及び刊行物２に記載された発明とを比較すると、刊行物１及び刊行物２のいずれにも、訂正発明の構成要件である、「印刷の際、前記アドレス変換部のマッピングフラグを順次参照し、・・・空白ブロックである場合には、ブロックの分の空白データを生成して前記印刷部に出力する」ことについて記載されておらず、示唆する記載もない。そして当該構成要件により、訂正発明は、「印刷速度の高速化を図ることができる」という明細書記載の格別の効果を奏するものであるから、訂正発明は刊行物１及び刊行物２に記載された発明から容易に発明することができたものとはいえない。
　また、他に訂正発明に係る特許を取り消す理由を発見しない。
　したがって、訂正発明は、特許出願の際独立して特許を受けることができるものである。
４.むすび
　以上のとおりであるから、上記訂正は、特許法第１２０条第２項及び同条第３項において準用する同法第１２６条第２〜４項の規定に適合するので、当該訂正を認める。
Ｃ.特許異議申立について
１.本件発明
　Ｂ.に示したとおり、平成１０年３月２４日付け訂正請求を認めるので、本件請求項１に係る発明（以下「本件発明」という。）は、Ｂ.３.(1)訂正発明に記載したとおりのものである。
２.申立の理由の概要
  特許異議申立人佐藤光男は、本件発明は、甲第１号証（特開昭６３−２４３２１号公報）、甲第２号証（特開昭６１−１２３６４号公報）及び甲第３号証（特開昭６０−１８１９４２号公報）に記載された発明に基づいて容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができないものであり、特許を取り消すべきである旨主張している。
３.判断
(1)異議申立人が提出した甲各号証の記載事項
　異議申立人が提出した甲第１号証及び甲第２号証には、Ｂ.３.(2)引用文献に示した事項が記載されている。
　また、甲第３号証には、「メモリの実メモリ空間に対応した論理空間をセル単位に分割し、当該論理セルの指定によってメモリ上の実セルをアクセスするようにしたメモリ制御装置」（明細書第２頁左下欄９〜１３行）等が記載されている。
(2)対比・判断
  上記甲各号証には、Ｂ.３.(3)対比・判断で示した、本件発明の構成要件である、「印刷の際、前記アドレス変換部のマッピングフラグを順次参照し、・・・空白ブロックである場合には、ブロックの分の空白データを生成して前記印刷部に出力する」ことについて記載されておらず、示唆する記載もない。そして当該構成要件により、本件発明は、「印刷速度の高速化を図ることができる」という明細書記載の格別の効果を奏するものであるから、本件発明は甲各号証に記載された発明から容易に発明することができたものとはいえない。
４.むすび
　以上のとおりであるから、特許異議申立ての理由及び証拠によっては、本件発明の特許を取り消すことはできない。
　また、他に本件発明の特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１２年３月３１日（２０００．３．３１）
【訂正の要旨】
１．訂正の内容
　特許権者が求めている訂正の内容は以下のとおりである。
ａ．特許請求の範囲の減縮を目的として、請求項１の「空白ブロックである場合には、ブロックの分の空白データを前記印刷部に出力する」を「空白ブロックである場合には、ブロックの分の空白データを生成して前記印刷部に出力する、」に訂正する。
ｂ．誤記の訂正を目的として、請求項１の「画像メモリに印刷用データを書き込む印刷制御と」を「画像メモリに印刷用データを書き込む印刷制御部と」に訂正する。
ｃ．明りょうでない記載の釈明を目的として、請求項１の「前記仮想ページ中で、有効ブロックと空白ブロックとを識別するマッピングフラグを格納するとともに、そのブロックが有効ブロックである場合にマッピングフラグに対応付け有効ブロックを書き込んだ前記画像メモリのブロックアドレスを記憶するアドレス変換部」を「前記仮想ペジ中の全てのブロックについて有効ブロックか空白ブロックかを識別するマッピングフラグを格納し、そのブロックが有効ブロックである場合には、マッピングフラグと有効ブロックを書き込んだ前記画像メモリのブロックアドレスとを対応付けて記憶するアドレス変換部」に、「前記画像メモリの、前記アドレス変換部にマッピングフラグに対応して記憶されたアドレスから画像データを読み出して前記印刷部に出力し、」を「マッピングフラグに対応して記憶された前記画像メモリのブロックアドレスから画像データを読み出して前記印刷部に出力し、」に訂正する。
ｄ．明りょうでない記載の釈明を目的として、平成７年８月２８日付け手続補正書によって補正された明細書第１３頁１０行〜第１５頁１３行（特許公報第３頁右欄２８行〜第４頁左欄５行）に記載された、「（課題を解決するための手段）本発明の印刷装置は、印刷用データを格納する画像メモリと、この画像メモリに印刷用データを書き込む印刷制御部と、前記画像メモリに記憶された印刷用データを印刷する印刷部とを有し、前記印刷制御部は、印刷出力に対応させて仮想的に設定された１ぺージ分の画像から成る仮想ページを、複数のブロックに分割して、その各ブロック毎に、それが空白データのみから成る空白ブロックか、有効データを含む有効ブロックかを判定するブロック判定部と、前記ブロック判定部の判定結果に基づいて、前記有効ブロックのみを選択して、そのブロック単位で、前記画像メモリにデータの書き込みを行なうメモリブロック割り当て制御部と、前記有効ブロックの前記仮想ページ中でのブロックアドレスと、前記有効ブロックを書き込んだ前記画像メモリのブロックアドレスとを対応付け、かつ、前記仮想ページ中で、有効ブロックと空白ブロックとを識別するマッピングフラグを格納するとともに、そのブロックが有効ブロックである場合にマッピングフラグに対応付け有効ブロックを書き込んだ前記画像メモリのブロックアドレスを記憶するアドレス変換部と、印刷の際、前記アドレス変換部のマッピングフラグを順次参照し、有効ブロックである場合には、前記画像メモリの、前記アドレス変換部にマッピングフラグに対応して記憶されたアドレスから画像データを読み出して前記印刷部に出力し、空白ブロックである場合には、ブロックの分の空白データを前記印刷部に出力するデータ読み出し制御手段とを設けたことを特徴とする印刷装置。」を、「本発明の印刷装置は、印刷用データを格納する画像メモリと、この画像メモリに印刷用データを書き込む印刷制御部と、前記画像メモリに記憶された印刷用データを印刷する印刷部とを有し、前記印刷制御部は、印刷出力に対応させて仮想的に設定された１ページ分の画像から成る仮想ページを、複数のブロックに分割して、その各ブロック毎に、それが空白データのみから成る空白ブロックか、有効データを含むブロックかを判定するブロック判定部と、前記ブロック判定部の判定結果に基づいて、有効ブロックのみを選択して、そのブロック単位で、前記画像メモリにデータの書き込みを行うメモリブロック割り当て制御部と、有効ブロックの前記仮想ページ中でのブロックアドレスと、有効ブロックを書き込んだ前記画像メモリのブロックアドレスとを対応づけ、かつ、前記仮想ページ中の全てのブロックについて有効ブロックか空白ブロックかを識別するマッピングフラグを格納し、そのブロックが有効ブロックである場合には、マッピングフラグと有効ブロックを書き込んだ前記画像メモリのブロックアドレスとを対応付けて記憶するアドレス変換部と、印刷の際、前記アドレス変換部のマッピングフラグを順次参照し、有効ブロックである場合には、マッピングフラグに対応して記憶された前記画像メモリのブロックアドレスから画像データを読み出して前記印刷部に出力し、空白ブロックである場合には、ブロックの分の空白データを生成して前記印刷部に出力する、データ読み出し制御手段とを設けたことを特徴とする印刷装置。」に訂正する。
（５４）【発明の名称】
印刷装置
（５７）【特許請求の範囲】
　（１）印刷用データを格納する画像メモリと、この画像メモリに印刷用データを書き込む印刷制御部と、前記画像メモリに記憶された印刷用データを印刷する印刷部とを有し、前記印刷制御部は、印刷出力に対応させて仮想的に設定された１ページ分の画像から成る仮想ページを、複数のブロックに分割して、その各ブロック毎に、それが空白データのみから成る空白ブロックか、有効データを含むブロックかを判定するブロック判定部と、前記ブロック判定部の判定結果に基づいて、有効ブロックのみを選択して、そのブロック単位で、前記画像メモリにデータの書き込みを行うメモリブロック割り当て制御部と、有効ブロックの前記仮想ページ中でのブロックアドレスと、有効ブロックを書き込んだ前記画像メモリのブロックアドレスとを対応づけ、かつ、前記仮想ページ中の全てのブロックについて有効ブロックか空白ブロックかを識別するマッピングフラグを格納し、そのブロックが有効ブロックである場合には、マッピングフラグと有効ブロックを書き込んだ前記画像メモリのブロックアドレスとを対応付けて記憶するアドレス変換部と、印刷の際、前記アドレス変換部のマッピングフラグを順次参照し、有効ブロックである場合には、マッピングフラグに対応して記憶された前記画像メモリのブロックアドレスから画像データを読み出して前記印刷部に出力し、空白ブロックである場合には、ブロックの分の空白データを生成して前記印刷部に出力する、データ読み出し制御手段とを設けたことを特徴とする印刷装置。
　（２）請求項１記載の印刷装置に、画像メモリ検査のためのテストモードの表示を行うテストフラグレジスタを設け、テストモードの際、前記テストフラグレジスタがセットされ、前記仮想ページの有効ブロックと空白ブロックの全てを前記画像メモリに書き込み、前記画像メモリ上のブロックの相対位置と前記仮想ページ上のブロックの相対位置を一致させることを特徴とする印刷装置。
【発明の詳細な説明】
（産業上の利用分野）
　本発明は、印刷用データを画像メモリに格納し、これを読み出しながら用紙上に印刷を行なう印刷装置に関する。
（従来の技術）
　コンピュータやワードプロセッサ等の上位制御装置によって作成された印刷用データを、用紙上に印刷する装置としては、電子写真方式のプリンタ、サーマルプリンタ、ワイヤドット式プリンタ等、種々のものが知られている。
　第２図に、従来の電子写真方式を採用した印刷装置のブロック図を示す。
　この装置は、上位制御装置１にインタフェース２を介して接続されたシステムバス３に対し、プロセッサ４、プログラムメモリ５、ワーキングメモリ６、フォントメモリ７、画像メモリ８及びプリントエンジンインタフェース９が接続された構成のものである。プリントエンジンインタフェース９には、プリントエンジン１０が接続されている。
　上位装置１は、印刷用データを作成するコンピュータやワードプロセッサ、画像読取装置等の装置である。インタフェース２は、いわゆるＲＳ２３２Ｃインタフェースやパラレルインタフェース等から構成される既知の回路である。プロセッサ４は、この印刷装置全体の制御を行なう回路で、その実行用プログラムがプログラムメモリ５に格納されている。ワーキングメモリ６は、インタフェース２により送受信されたデータを記憶管理するためのメモリである。フォントメモリ７は、上位制御装置１から送り込まれた文字キャラクタコードやその他のコードを、印刷用のフォントデータに変換するメモリである。
　又、画像メモリ８は、編集処理されイメージ化された印刷用データを、例えば１ページ分格納するランダム・アクセス・メモリから構成される。プリントエンジン１０は、画像メモリ８に格納された印刷用データに基づいて、印刷用の用紙に印刷を行なう装置で、用紙搬送系や電子写真プロセス等を含む装置である。プリントエンジンインタフェース９は、プロセッサ４の指示に従って画像メモリ８から印刷用データ９ａを読み出してプリントエンジン１０に転送し、あるいはプリントエンジン１０から出力されるプリントコントロール信号９ｂを受け入れ、これをプロセッサ４等に送信するインタフェース回路である。
　以上のような印刷装置は、上位制御装置１からインタフェース２を介して受信された制御コマンドや文字キャラクタコード、グラフィックコマンド、ビットイメージデータ等を、必要に応じてワーキングメモリ６に一時格納し、プロセッサ４の制御に従ってイメージ化された印刷用データを画像メモリ８上に作成する。
　こうして作成された画像メモリ８内の印刷用データは、次のように処理される。
　第３図は、従来の画像メモリからの印刷出力の読み出し動作を説明する概念図である。
　図に示すように、画像メモリ８に対して読み出しアドレス８ａが入力すると、画像メモリ８中の各ラスター▲１▼，▲２▼，▲３▼，▲４▼…に対応するデータが順に読み出され、これがその順番に印刷されて（▲１▼，▲２▼，▲３▼，▲４▼…）印刷出力２０を得る。即ち、画像メモリ８から読み出されたデータは、各ラスター毎にビットストリーム化して第２図のプリントエンジン１０に送り込まれ、その読み出しと１対１に対応した印刷動作が行なわれて印刷出力２０が得られる。尚、通常、画像メモリ８からのデータの読み出しは、ビット単位でなくワード単位で行なわれる。
　第４図は、従来の画像メモリからの印刷出力の読み出し方法をより具体的に示した説明図である。
　図のように、画像メモリは、各ラスター▲１▼，▲２▼…毎にそれぞれ１ワード（例えば８ビット）単位で区切られている。データは、このワード単位で順番に（１），（２），（３）…というように読み出され、その右側に示したような印刷出力が得られる。
　この図からも分るように、画像メモリ８に格納されたデータとその印刷出力２０とは、完全に１対１に対応している。通常、画像メモリ８は、１ページ分程度の印刷出力２０が可能なメモリ容量に設定されており、印刷出力中の情報量が非常に少ない場合でも、必ずいったん１ページ分の印刷用データが画像メモリ８に格納され、その後印刷を行なうという処理がなされていた。又、新たな印刷用データを画像メモリに書き込む場合には、そのアルゴリズムの関係上、いったん画像メモリをクリアしてから書き込みを行なうようにしていた。
（発明が解決しようとする課題）
　ところで、電子写真方式の印刷装置においては、外周に感光体層を形成した感光ドラムを一定速度で回転させながら、その感光体上に印刷用データに対応する静電潜像を形成していく。その静電潜像は、トナーを用いて現像されて用紙上に転写され定着されるが、このような印刷工程は連続した動作で行なわれ、中断することができない。従って、通常、画像メモリ８に印刷用データを安全に編集し終わってから、用紙の搬送を開始し印刷工程を始動するようにしている。
　第５図は、このような印刷工程を実行するプリントエンジンの動作説明図である。
　図において、トレー１１ａ，１１ｂには、印刷されるべき用紙１２が収容されている。この用紙１２は、ホッピングローラ１３ａあるいは１３ｂによって引き出され、搬送路１４上を搬送される。
　搬送路１４の前方には、感光ドラム１５と、その外周に静電潜像を書き込む書き込み装置１６が配置されている。この書き込み装置１６は、例えば発光ダイオードアレイあるいはレーザヘッド等から構成される。
　この装置では、用紙１２が搬送路１４を搬送され、転写位置Ｗ０に達すると、感光ドラム１５上のトナーが転写され、図示しない定着器によって定着されて排出される。通常、用紙１２は、搬送路上の１点ＷＰにおいて、図示しないレジストローラ等によっていったん搬送を停止されて待機し、書き込み装置１６による静電潜像の書き込み開始と同時に搬送が再開される。即ち、感光ドラム１５がｌ０だけ（角度αだけ）回転する間に、用紙１２はｌ０′だけ搬送されてちょうど転写位置ＷＯに達する。
　このようなタイミングを制御するために、第２図の画像メモリ８から書き込み装置１６へ印刷用データを転送するタイミングは、ホッピングローラ１３ａが用紙１２をｌ１だけ搬送し、あるいはホッピングローラ１３ｂが用紙１２をｌ１＋ｌ２だけ搬送した後となる。
　第６図は、画像メモリヘのデータの書き込みとデータを読み出すタイミングを表わすタイムチャートである。
　図のように、先ず時刻ｔ０から時刻ｔ１までの間に、一画面分の画像メモリをクリアする。続いて時刻ｔ１から書き込みを開始し、１ページ目の印刷用データの画像メモリヘの書き込みが時刻ｔ２に終了すると、時刻ｔ３で第５図のホッピングローラ１３ａあるいは１３ｂが用紙１２の搬送を開始する。その後、時刻ｔ４まで待機した後、その１ページ目の印刷用データの画像メモリからの読み出しが開始される。時刻ｔ３〜ｔ４までの間に、第５図に示したトレー１１ａ，１１ｂから引き出された用紙１２が、搬送路１４上の１点ＷＰまで搬送される。そして、レジストローラ等によりタイミングを合わせて転写位置ＷＯ（第５図）へ向けて搬送される。こうして第１ページ目の印刷工程が進められる。
　一方、画像メモリヘの印刷用データの書き込みと読み出しを交互に行なうと、プリントエンジン側の待ち時間が増加する。
　従って、処理の高速化のために、第１ページ目のデータの読み出しが開始され、その読み出しが終了する前に、２ページ目のデータの書き込みが開始される。時刻ｔ４から時刻ｔ５までの時間は、１ページ目の読み出しが開始されて、２ページ目のデータを書き込むための一定のメモリエリアを確保するための時間である。又、時刻ｔ５から時刻ｔ６までの間は、読み出されたメモリエリアをクリアする時間である。
　故に、１ページ目の書き込みが終了して次の２ページ目の書き込みが開始されるまでの時間ｔｘは、ｔ２〜ｔ６の間となる。
　時刻ｔ６以降は、その都度順にメモリクリアを行ないながら２ページ目のデータが書き込まれていく。又、時刻ｔ７で１ページ目のデータの画像メモリからの読み出しが終了すると、最後のメモリクリアが時刻ｔ８まで行なわれ、時刻ｔ８から時刻ｔ９まで２ページ目のデータの書き込みが続けられる。２ページ目の書き込み中に１ページ目の印刷が実行され、これが終了して時刻ｔ１０に用紙が排出される。
　ここで、上記２ページ目の書き込みの際行なわれたメモリクリアのための時間は、実質的に１ページ全体のクリアに要する時間であり、時刻ｔ０からｔ１までの間に行なったメモリクリアと同一の時間となる。このメモリクリア時間は、データの書き込み時間と比べて無視できない比較的長時間となるため、データ書き込み時間短縮化のためには、何らかの対策が必要となる。
　そこで、例えばリードモディファイライト方式と呼ばれる方式を採用し、画像メモリの読み出しと同時にメモリクリアすることも提案されている。しかし、メモリクリアのためのデータライト時間だけ、画像メモリヘのアクセス時間が長くなり、高速読み出しの妨げとなっていた。特に、印刷画像の解像度が上がれば上がるほど大容量の画像メモリが必要となり、メモリクリア時間が増大して、印刷速度が著しく低下するという問題があった。
　本発明は以上の点に着目してなされたもので、不要な領域のメモリクリア動作を除去し、印刷の高速化を図り、更に画像メモリの不良を検査することも可能とした印刷装置を提供することを目的とするものである。
（課題を解決するための手段）
　本発明の印刷装置は、印刷用データを格納する画像メモリと、この画像メモリに印刷用データを書き込む印刷制御部と、前記画像メモリに記憶された印刷用データを印刷する印刷部とを有し、前記印刷制御部は、印刷出力に対応させて仮想的に設定された１ページ分の画像から成る仮想ページを、複数のブロックに分割して、その各ブロック毎に、それが空白データのみから成る空白ブロックか、有効データを含むブロックかを判定するブロック判定部と、前記ブロック判定部の判定結果に基づいて、有効ブロックのみを選択して、そのブロック単位で、前記画像メモリにデータの書き込みを行うメモリブロック割り当て制御部と、有効ブロックの前記仮想ページ中でのブロックアドレスと、有効ブロックを書き込んだ前記画像メモリのブロックアドレスとを対応づけ、かつ、前記仮想ページ中の全てのブロックについて有効ブロックか空白ブロックかを識別するマッピングフラグを格納し、そのブロックが有効ブロックである場合には、マッピングフラグと有効ブロックを書き込んだ前記画像メモリのブロックアドレスとを対応付けて記憶するアドレス変換部と、印刷の際、前記アドレス変換部のマッピングフラグを順次参照し、有効ブロックである場合には、マッピングフラグに対応して記憶された前記画像メモリのブロックアドレスから画像データを読み出して前記印刷部に出力し、空白ブロックである場合には、ブロックの分の空白データを生成して前記印刷部に出力する、データ読み出し制御手段とを設けたことを特徴とする印刷装置。
（作用）
　以上の装置は、例えば１ページ分の容量の画像メモリを持つ場合であっても、印刷用データの内容によっては数ページ分のデータの格納が可能である。
　通常の印刷動作モードにおいては、予めテストフラグレジスタをクリアし、先ず、印刷すべき各ページ毎にそれぞれプロセッサの側で仮想ページを設定する。
　そして、この仮想ページを複数のブロックに分割する。これらのブロックのうち、空白データのみからなる空白ブロックを除外して、有効データを含む有効ブロックのみを画像メモリに書き込むようにする。空白部分の多い仮想ページについては、この有効ブロック数は非常に少なくなる。従って、１ページ分の画像メモリに対し数ページ分の仮想ページの格納が可能になる。
　このようにして有効データを画像メモリの所定のブロックに格納し、あるいは画像メモリに格納されたデータを読み出して印刷を行なうために、アドレス変換部が用意されている。
　印刷制御部において、メモリブロック割り当て制御部は、各仮想ページの有効ブロックと空白ブロックとを識別し、どの仮想ページの有効ブロックが画像メモリのどのブロックアドレスに格納されているかを表示する情報をアドレス変換部に格納する。又、このアドレス変換部には、どの仮想ページのブロックが有効ブロックかを示すマッピングフラグも格納される。
　そして、このマッピングの際、画像メモリの該当するブロックがその都度クリアされる。又、データ読み出し時には、空白ブロック部分については印刷制御部が空白データを生成し、有効データのみ所定のタイミングで画像メモリから読み出すようにする。この読み出し後は、マッピングフラグ等をリセットする。
　これにより、仮想ページに対応する印刷出力が得られる。又、空白ブロックのメモリクリア動作が無くなるため、クリア時間が短縮される。
　一方、本発明の装置は、１ページ分の画像メモリに対して数ページ分の仮想ページの格納をしているため、画像メモリ上のブロックの相対位置と、仮想ページ上のブロックの相対位置とは、必ずしも一致していない。従って、画像メモリの一部が故障の際に、印刷画像を見てもどのメモリ素子が故障であるか判別しにくい。
　そのため、本発明の装置は、画像メモリの不良を検査するためのテストモードを設け、テストモードの際には、プロセッサがテストフラグレジスタをセットしてテストモードの表示を行なう。
　その後、テストのために印刷すべきページについてプロセッサの側で仮想ページを設定する。そして、その仮想ページを複数のブロックに分割する。このテストモードの時には、有効ブロックも空白ブロックも全て画像メモリに書き込む。こうして、画像メモリ上のブロックの相対位置と、仮想ページ上のブロックの相対位置を一致させると、印刷画像を見て、不良メモリ素子を容易に検査することができる。
（実施例）
　以下、本発明を実施例によって具体的に説明する。
＜装置の構成＞
　第１図は、本発明の印刷装置の実施例を示すブロック図である。この装置の全体構成は、第２図と同様のものであるが、この装置においては、図に示したような印刷制御部４０によって、画像メモリ３０のデータの書き込みと読み出しが制御される。
　この装置には、印刷用データ６０を受け入れるブロック判定部４１と、そのデータの画像メモリ３０への書き込みアドレスを割り当てるメモリブロック割り当て制御部４２と、ブロックアドレスを発生するアドレス発生部４３と、所定のアドレス変換等を行なうアドレス変換部４４と、画像メモリ３０への書き込みデータの入力あるいはこれからの読み出しデータの出力経路を切り換える接続切換回路４５と、印刷部５０とが設けられている。
　また、この他に、画像メモリの不良を検査するためのテストモードの際にセットされ、通常の印刷動作モードの際リセットされる、テストフラグレジスタ７０が設けられている。
　更に、テストモードの際に、メモリブロック割り当て制御部４２の動作を切り換えるセレクタ７１が設けられている。
＜通常の印刷動作モード原理＞
　本発明の装置の詳細な動作説明をする前に、先ず、第７図を用いて本発明の装置の原理的な動作説明を行なう。
　第７図において、この例は、２枚の仮想ページ▲１▼，▲２▼の印刷が要求されている場合を示している。
　先ず、ここで仮想ページ▲１▼と▲２▼とをそれぞれ複数のブロック６２，６２′に分割する。このブロックは、例えば１つが１２８×１２８ビット構成のブロックとする。このようにして、仮想ページを複数のブロックに分割すると、各ブロックはそれぞれ、空白データのみからなる空白ブロック６２′と、有効データを含む有効ブロック６２とに分類される。そして、第１図に示した印刷制御部４０は、画像メモリ３０に対し、各仮想ページ▲１▼，▲２▼の有効データを含む有効ブロック６２のみを書き込むようにする。このようにすれば、それぞれ仮想ページ▲１▼，▲２▼のイメージはバラバラに分解されてしまうが、１ページ分の容量の画像メモリ３０に対し、２ページ分の有効ブロック６２が十分余裕をもって格納されることになる。
　このようにして、画像メモリ３０に印刷用データを書き込んだ後、その第７図右側に示すような印刷出力▲１▼，▲２▼を得るためには、仮想ページ▲１▼の第１番目のブロック（座標（ｘ，ｙ）＝（０，０）のブロック）が空白ブロック６２’であるか否かを判断し、空白ブロックであれば第１図のメモリブロック割り当て制御部４２が空白データを生成して印刷部５０に向けて出力し、有効ブロック６２であれば画像メモリ３０からその有効ブロックに対応するデータを読み出して印刷部５０に出力するようにする。
　これにより、仮想ページ▲１▼と▲２▼に対応する印刷出力▲１▼と印刷出力▲２▼を再現することができる。又、これにより仮想ページ▲１▼の印刷出力▲１▼を印刷中に、仮想ページ▲２▼の印刷用データの画像メモリ３０への書き込みを並行して行なうことができ、処理の高速化を図ることができる。
　ここで、画像メモリのクリア動作について考える。
　従来の場合、仮想ページ▲１▼と画像メモリ３０の各ブロックは１対１に対応しており、空白ブロックについても全てメモリクリアを行なった後書き込みが実行されていた。しかし、本発明においては、空白ブロックの書き込みをしないため、その分のメモリクリア動作が省略される。
　即ち、本発明の装置は、画像メモリに有効ブロックのデータの書き込みを行なう直前に、その該当するブロックのメモリクリアを行なうようにし、メモリクリア動作の減少を達成している。
＜各ブロックの構成＞
　再び第１図に戻って、このような本発明の装置の具体的な構成と動作を説明する。
　第１図において、印刷用データ６０は、その仮想ページ６１について見た場合、多数のブロック６２に分割されて構成されている。
　書き込み動作を行なう場合そのデータは、１ワード（例えば８ビット）単位で、ブロック判定部４１と接続切換回路４５とに入力する。ブロック判定部４１は、仮想ページ６１を構成する各ブロック６２が空白ブロックか有効ブロックかを判定する回路である。即ち、ブロック判定部４１に設けられた比較器４１ｂには、書き込みデータと基準値４１ａ（空白データのレベルに設定されたデータ）とが入力する。そして、１ブロック分のデータについてこの比較を行なった後、その判定結果がメモリブロック割り当て制御部４２に対して出力される。
　メモリブロック割り当て制御部４２は、画像メモリ３０へのデータの書き込み等を制御するマイクロプロセッサ、又は、ＬＳＩ論理回路等から構成される回路である。このメモリブロック割り当て制御部４２は、動作開始直前にテストフラグレジスタ７０を参照する。通常の印刷モードでは、テストフラグレジスタ７０はリセット状態である。その確認後、比較器４１ｂの出力した判定結果を基に、仮想ページ６１のブロックが全て空白データのみからなる空白ブロックである場合、そのデータの画像メモリ３０への書き込みを阻止する。又、その一方で、有効データを含む有効ブロックの場合には、接続切り換え回路４５を介して、画像メモリ３０に入力する書き込みデータを所定のアドレスに書き込むよう制御する。
　アドレス発生部４３は、仮想ページ６１のデータを１ワードずつ読み出すために、そのアドレスを発生しメモリブロック割り当て制御部４２に出力する回路である。
　アドレス変換部４４は、仮想ページ６１の全てのブロックアドレスに対して、各ブロックが有効ブロックか空白ブロックかを識別するマッピングフラグＴを対応付け、かつ、有効ブロックの場合には、それを書き込んだ画像メモリ３０のブロックアドレスＲＭを対応付けたアドレス変換用メモリ４４ａを有している。このアドレス変換用メモリ４４ａは、複数の仮想ページ分のフラグ等を格納できる容量を備えている。又、この他に、画像メモリ３０の全てのブロックアドレスに対して、そのブロックアドレスにはどの仮想ページの有効ブロックが書き込まれているかを識別するページ識別フラグＰ１〜Ｐｘを格納した、空きブロック指示用メモリ４４ｂを備えている。
　メモリブロック割り当て制御部４２は、このアドレス変換部４４を参照しながら、画像メモリ３０に第７図において説明した要領で、各仮想ページのデータを書き込み、かつ、そのデータを接続切り換え回路４５を介して印刷部５０に向けて読み出す装置である。
　テストフラグレジスタ７０は、第２図に示すプロセッサ４がテストモードを指示した場合にセットされて、その状態を表示するレジスタである。例えば、通常の印刷動作モードの場合は、フラグが立たず“０”状態を記憶しているが、テストモードの際には、プロセッサ４がフラグをセットし“１”状態を記憶している。尚、このフラグのセットは、第２図に示した上位制御装置１によって行なわれる場合もある。
　セレクタ７１は、メモリブロック割り当て制御部４２がアドレス変換用メモリ４４ａに記憶させるために出力する画像メモリブロックアドレスを、テストフラグレジスタ７０の内容に応じて切り換える選択回路である。テストフラグレジスタ７０のフラグが立っていないとき、即ち通常の印刷動作モードの時には、メモリブロック割り当て制御部４２が空きブロック指示用メモリ４４ｂによって得られた、画像メモリ３０の空きブロックアドレスを選択してアドレス変換部４４に向け出力する。
　一方、フラグが立っているとき、即ちテストモードの時には、メモリブロック割り当て制御部４２から出力される仮想ページブロックアドレスに対応した画像メモリ３０のブロックアドレスが選択される。
　メモリブロック割り当て制御部４２は、テストフラグレジスタ７０を調べてフラグが立っているとき、即ちテストモードのときには、比較器４１ｂの出力した判定結果を無視し、仮想ページ６１のブロックが空白データのみの場合にも、そのデータの書き込みを行なうよう構成されている。
　印刷部５０は第５図で説明したような機構のプリントエンジンである。
＜通常の印刷動作モード＞
　以上の構成の本発明の印刷装置は次のように動作する。
　先ず、アドレス発生部４３から仮想ページのアドレスが発生されると、メモリブロック割り当て制御部４２はこのアドレス順に仮想ページ６１の最初のブロックのデータをワード単位で読み出し、ブロック判定部４１において得られた判定結果に基づき、空白ブロックを構成するデータの場合には画像メモリ３０への書き込みを行なわず、有効ブロックを構成する場合には画像メモリ３０への書き込みを行なう。読み出されたデータが有効ブロックを構成するという判定結果が、メモリブロック割り当て制御部４２に入力すると、メモリブロック割り当て制御部４２はアドレス変換部４４のアドレス変換用メモリ４４ａを参照する。
　第８図に、アドレス変換部の詳細な動作説明図を示す。
　図において、アドレス変換用メモリ４４ａには、今、仮想ページのブロックアドレスＶに対応して読み出されたデータを含むブロックが、空白ブロックか有効ブロックかを示すマッピングフラグＴと、そのブロックを書き込む画像メモリ３０のブロックアドレスＲＭとが格納されている。有効ブロックを構成する最初のデータを画像メモリ３０に格納する場合、マッピングフラグは初期値ゼロであり、画像メモリ３０のブロックアドレスＲＭも未定である。そこで、この場合には、マッピングフラグを１にセットし、画像メモリ３０のブロックアドレスＲＭにはセレクタ７１を通じて画像メモリ３０の最初のブロックアドレスを書き込み、次いで、画像メモリ３０のブロックアドレスＲＭのブロックについてメモリクリアを行なう。その後、上記１ワード分のデータを画像メモリ３０のそのブロックアドレスに書き込む。
　その１ワード分のデータに続いて、仮想ページ６１から連続して読み出される１ブロック分のデータは、全て同一の有効ブロックに含まれる。そして、その読み出しの都度マッピングフラグＴを参照した場合、それが１であって、マッピング済みであることを示すから、アドレス変換用メモリ４４ａに既に書き込まれたブロックアドレスＲＭにそのデータを書き込んでいく。尚、画像メモリ３０については、図示しないアドレスポインタが設けられ、メモリクリアの際には、１ワード分のデータが書き込まれる毎にインクリメントされて書き込みアドレスが制御されるものとする。
　一方、画像メモリ３０の所定のブロックアドレスに仮想ページ６１の所定の有効ブロックが書き込まれると、アドレス変換部４４の空きブロック指示用メモリ４４ｂには、その画像メモリ３０の各ブロックアドレス毎に、どの仮想ページのデータが格納されたかを識別するために、ページ識別フラグがセットされる。このページ識別フラグは、マッピングフラグと同様に、マッピングされていれば１、マッピングされていなければゼロ、という内容のものである。従って、画像メモリ３０の各ブロックについて、ページ識別フラグが全てゼロの場合には、なにもマッピングされていないブロックであることが分り、いずれかのページ識別フラグが１であれば既にマッピングされたブロックであることが分る。新たに有効ブロックを書き込むためには、画像メモリ中の空きとなっているブロックアドレスを定める場合、この空きブロック指示用メモリ４４ｂを参照する。
　このようにして、第１図のアドレス発生部４３が１ページ分のアドレスをメモリブロック割り当て制御部４２に供給すると、１ページ分の仮想ページの画像メモリ３０へのデータ書き込みが完了する。そして、続いて次の仮想ページのデータの書き込みが行なわれる。
　これと並行して、既に書き込まれたページの印刷を実行することができる。この場合には、先ず、第１図のアドレス発生部４３が、仮想ページ６１のラスター方向（Ｘ方向）にアドレスを発生させる。メモリブロック割り当て制御部４２は、このアドレスを基にアドレス変換部４４のアドレス変換用メモリ４４ａを参照する。
　ここで、そのブロックアドレスに対応するマッピングフラグＴが１であれば、それに対応する画像メモリ３０のブロックアドレスＲＭを参照して、画像メモリ３０からその有効データを読み出し、接続切り換え回路４５を介して印刷部５０に印刷用データを出力する。又、アドレス変換用メモリ４４ａを参照し、そのマッピングフラグＴがゼロである場合には、メモリブロック割り当て制御部４２が自ら空白データを生成し、これを接続切り換え回路４５を介して印刷部５０に出力する。
　このような動作を、１ブロック単位で順に実行すれば、第７図に示したように、仮想ページ６１上のイメージを印刷出力として再生することができる。読み出しが完了すると、その仮想ページのマッピングフラグＴ及びページ識別フラグは全てリセット（ゼロクリア）され、次の仮想ページの書き込みを可能にする。
＜通常の印刷動作モードフローチャート＞
　第９図は、本発明の装置の、通常の印刷動作モードのデータ書き込み動作を示すフローチャートである。
　図において、書き込み動作が開始されると、最初のページの印刷前に、アドレス変換用メモリ４４ａのマッピングフラグＴ、及び空きブロック指示用メモリ４４ｂのページ識別フラグＰ１〜Ｐｘを“０”クリアしておく（ステップＳ１）。
　次に、仮想ページの読み出しが行なわれる（ステップＳ２）。ここで、始めに読み出されたブロックが空白ブロックか否かが判断される（ステップＳ３）。
　一方、読み出されたブロックが空白ブロックでない場合には、Ｔフラグが“１”か否かが判断される（ステップＳ４）。該当ブロックの最初のデータが書き込まれる段階では、このＴフラグが“０”であるから、アドレス変換用メモリの該当仮想ページのブロックのＴフラグを“１”にする（ステップＳ５）。そして、空きブロック指示用メモリを参照し、画像メモリの書き込み対象のブロックアドレスを決定して、Ｐフラグを１にする（ステップＳ６）。
　次に、アドレス変換用メモリに該当するブロックアドレスＲＭをセレクタ７１を通じて書き込む（ステップＳ７）。ここで、データの書き込みの前に、画像メモリの該当ブロックを１ブロック分クリアする（ステップＳ８）。そして、画像メモリの該当ブロックへ仮想ページのデータを書き込む（ステップＳ９）。その後、仮想ページ１ページ分の書き込み動作が終了したか否かが判断される（ステップＳ１０）。１ページ分が終了していなければステップＳ１に戻る。又、有効ブロックの最初のデータの書き込みがされた後はＴフラグが“１”であるから、ステップＳ４において直接ステップＳ９に移行し、次のデータを画像メモリの該当ブロックへ重ね書きしていく。再び、新たな有効ブロックの最初のデータの書き込みを行なうときは、ステップＳ４からＳ５へ移行することになる。
　書き込み動作は以上のようにして実行される。
　第１０図は、データ読み出し動作を示すフローチャートである。
　読み出し動作が開始されると、アドレス変換用メモリのマッピングフラグＴが始めに参照される（ステップＳ１）。ここで、Ｔフラグが“０”か否かが判断される（ステップＳ２）。Ｔフラグが“０”の場合には、そのブロックは空白ブロックであるから、空白データを１ブロック分出力する（ステップＳ３）。一方、Ｔフラグが“０”でない場合には有効ブロックであるから、該当するブロックアドレスＲＭを参照する（ステップＳ４）。そして、画像メモリからそのアドレスの有効ブロックを１ブロック分読み出す（ステップＳ５）。その後、１ページ分の読み出しが全て終了したか否かが判断され（ステップＳ６）、未終了の場合にはステップＳ１に戻り、終了した場合にはステップＳ７に移行する。１ページ分の読み出しが終了すると、その読み出された仮想ページに該当するアドレス変換用メモリのＴフラグが全てリセットされる。又、空きブロック指示用メモリにおいてその仮想ページに該当するＴフラグが全てリセットされる（ステップＳ８）。
　即ち、このように読み出し段階においては、画像メモリのクリアが行なわれない。
　第１１図には、実際の仮想ページの構成例を２種示した。
　同図（ａ）には、８０のブロックから成る仮想ページが示されており、そのうちハッチングを付した３４のブロックが有効ブロック６２で、その他のブロックが空白ブロック６２′とされている。方、同図（ｂ）に示した仮想ページは８０のブロックから構成されており、そのうち１１のブロックが有効ブロック６２であり、残りのブロックが空白ブロック６２′とされている。
　このような、２種の仮想ページの印刷を行なった場合、メモリクリア時間は次のようになる。
　第１２図は、メモリクリア時間を比較したグラフである。
　図において、グラフ最上段に示したのは、従来方法によるメモリクリアの合計時間であり、その時間はｔ３になっている。ところが、本発明を実施した場合、第１１図（ａ）の仮想ページは、第１２図のようにより短い時間ｔ２でメモリクリアがされる。又、第１１図（ｂ）に示した仮想ページは、第１２図に示したように更に短い時間ｔ１でメモリクリアされる。
　このように、本発明の装置においては、画像メモリのメモリクリアは有効ブロックの書き込みの際、その有効ブロック分についてのみ行なわれるため、有効ブロックの占める割り合いに応じてメモリクリア時間が減少する。従って、有効ブロックの少ない仮想ページについては、メモリクリア時間が大幅に短縮される。
＜テストモードのデータ書き込み動作＞
　次に、テストモードで、テストフラグレジスタ７０が“１”にセットされている状態について説明する。
　テストモードの際には、通常印刷の場合とは異なり、空きブロック指示用メモリ４４ｂのページ識別フラグを、予め画像メモリ３０の１ページ分に必要な容量分セットしておく。
　先ず、アドレス発生部４３から仮想ページのアドレスが発生されると、メモリブロック割り当て制御部４２は、このアドレス順に仮想ページ６１の最初のブロックのデータをワード単位で読み出し、ブロック判定部４１において得られた判定結果には関係なく、空白ブロックを構成するデータの場合でも全て画像メモリ３０へ書き込みを行なう。
　読み出されたデータがメモリブロック割り当て制御部４２に入力されると、メモリブロック割り当て制御部４２は、アドレス変換部４４のアドレス変換用メモリ４４ａを参照する。しかし、ブロックを構成する最初のデータを画像メモリ３０に格納する場合、マッピングフラグは初期値ゼロであり、画像メモリ３０のブロックアドレスＲＭも未定である。そこで、この場合には、マッピングフラグを“１”にセットし、画像メモリ３０のブロックアドレスＲＭとして、仮想ページブロックアドレスと画像メモリ３０とが１対１の対応となるように、仮想ページブロックアドレスにあるオフセット値を加えたアドレスを、セレクタ７１を通して書き込み、次いで画像メモリ３０のブロックアドレスＲＭのブロックについてメモリクリアを行なう。その後、上記１ワード分のデータを画像メモリ３０のそのブロックアドレスに書き込む。
　同一のブロックに含まれるアドレスの書き込みの際には、マッピングフラグＴを参照すると、それが“１”であってマッピング済みであることを示すから、アドレス変換用メモリ４４ａに既に書き込まれたブロックアドレスＲＭにそのデータを書き込んでいく。
　本動作を、フローチャートにすると次のようになる。
　第１３図はテストモードのデータ書き込み動作フローチャートである。
　図において、書き込み動作が開始されると、最初のページの印刷前に、アドレス変換用メモリ４４ａのマッピングフラグＴ、及び空きブロック指示用メモリ４４ｂのページ識別フラグＰ１〜Ｐｘを“０”クリアしておく（ステップＳ１）。
　次に、印刷する仮想ページ容量分の空きブロック指示用メモリのＰフラグを１にセットする（ステップＳ２）。その後、仮想ページの読み出しが行なわれる（ステップＳ３）。
　さらにＴフラグが“１”か否かが判断される（ステップＳ４）。該当ブロックの最初のデータが書き込まれる段階では、このＴフラグが“０”であるから、アドレス変換用メモリの該当仮想ページのブロックのＴフラグを“１”にする（ステップＳ５）。そして、仮想ブロックアドレスに画像メモリを１対１に対応するようなオフセットを加算し、書き込みブロックを決定する（ステップＳ６）。
　次に、アドレス変換用メモリに該当するブロックアドレスＲＭをセレクタ７１を通じて書き込む（ステップＳ７）。ここで、データの書き込みの前に、画像メモリの該当ブロックを１ブロック分クリアする（ステップＳ８）。そして、画像メモリの該当ブロックへ仮想ページのデータを書き込む（ステップＳ９）。その後、仮想ページ１ページ分の書き込み動作が終了したか否かが判断される（ステップＳ１０）。１ページ分が終了していなければステップＳ３に戻る。
　データ読み出し動作に関しては、テストフラグレジスタが“１”のときも、“０”のときと同じ動作となる。但し、第１０図に示すステップＳ２において、Ｔフラグは、全てＴ＝１となっているのでステップＳ３の処理を行なうことはなくなる。
　このように、本発明の装置においては、テストモードにおいて、仮想ページと画像メモリを１対１に対応させて印刷することが可能となるので、画像メモリのテストを容易に行なうことが可能となる。
　本発明は以上の実施例に限定されない。
　印刷部の構成は電子写真のみならず、サーマルプリンタ方式、ワイヤドット方式等いずれの方式のものでもよい。又、印刷制御部は、同様の性能を持つ種々の回路におきかえて差し支えない。
（発明の効果）
　以上説明した本発明の印刷装置によれば、印刷用データに対応する仮想ページの有効ブロックに該当する部分だけ、画像メモリのクリアを行なうようにしたので、従来に比べて無用なクリア動作を大幅に省略でき、印刷速度の高速化を図ることができる。
　更に、テストモードにおいては、仮想ページ上のブロックの相対位置と画像メモリ上のブロックの相対位置を一致させるので、画像メモリの検査も容易に行なえる効果がある。
【図面の簡単な説明】
　第１図は本発明の印刷装置の実施例を示すブロック図、第２図は従来の印刷装置のブロック図、第３図は従来の画像メモリからの印刷出力の読み出し制御を説明する概念図、第４図は従来の画像メモリからの印刷出力の読み出し動作の具体例を説明する説明図、第５図はそのプリントエンジンの動作説明図、第６図は従来の画像メモリの書き込み読み出しタイミングを説明するタイムチャート、第７図は本発明の印刷装置の動作原理を説明する説明図、第８図は本発明の装置のアドレス変換部の詳細な動作説明図、第９図は本発明の装置の通常の印刷動作モードにおける書き込み動作を説明するフローチャート、第１０図は本発明の装置のデータ読み出し動作を説明するフローチャート、第１１図は仮想ページの構成例を示す説明図、第１２図はその仮想ページを印刷した場合のメモリクリア時間を比較したグラフ、第１３図はテストモードにおける書き込み動作を説明するフローチャートである。
　３０…画像メモリ、４０…印刷制御部、４１…ブロック判定部、４２…メモリブロック割り当て制御部、４３…アドレス発生部、４４…アドレス変換部、４４ａ…アドレス変換用メモリ、４４ｂ・・・空きブロック指示用メモリ、４５…接続切換回路、５０…印刷部、６０…印刷用データ、６１…仮想ページ、６２…ブロック、７０…テストフラグレジスタ、７１…セレクタ、Ｔ…マッピングフラグ、ＲＭ…画像メモリブロックアドレス、Ｐ１，Ｐ２‥Ｐｘ…ページ識別フラグ。