(57)【要約】  磁気抵抗装置メモリ装置が磁気抵抗セルを備え、各セルが自由磁性層および固定磁性層を含む。この装置は、各磁気抵抗セルのためのビット線と、ディジット線とをさらに備える。各ディジット線は、いくつかの磁気抵抗セルに共通のものであるとともにビット線と直交する方向に配置される。磁性層は、ビット線とディジット線との間に、ただし従来技術による通常の配置とは逆に配置され、すなわち、ディジット線は、自由磁性層よりも固定磁性層に近接して配置される。これにより、磁性層に近接する線内の書込み電流が離隔する線内の電流よりも低減されうるので、総書込み電流を低減することができる。ディジット線よりも多数のビット線が導通されるので、ビット電流とディジット電流の合計が低減されうる。総書込み電流の低減は、移動電池式適用例で電池寿命を最大にするために有用である。
2008500718.tif 000002
【特許請求の範囲】
【請求項１】
行と列の形で論理的に構成されたいくつかの磁気抵抗セルを備える磁気抵抗装置であって、各セルが自由磁性層および固定磁性層を含み、
磁気抵抗セルの各列のためのビット線と、ディジット線とをさらに備え、各ディジット線が、行内のいくつかの磁気抵抗セルに共通のものであるとともに前記ビット線と直交する方向に配置され、ディジット線と磁気抵抗セルの前記固定磁性層との間に第１の距離があり、前記ディジット線と同磁気抵抗セルの前記自由磁性層との間に第２の距離があり、前記第１の距離が第２の距離よりも小さい、磁気抵抗装置。
【請求項２】
前記磁性層が、それらのそれぞれのビット線に隣接し、かつ前記ディジット線に隣接し、前記ビット線が、前記固定磁性層に対する前記ディジット線よりも前記自由磁性層に近接して構成される、請求項１に記載の装置。
【請求項３】
前記磁気抵抗セル内にビットを記憶するためのメモリ装置であり、前記ビット線および前記ディジット線が書込み電流を伝導するように構成された、請求項１に記載の装置。
【請求項４】
前記メモリ装置が、ＭＲＡＭ装置である、請求項３に記載の装置。
【請求項５】
前記自由磁性層および前記固定磁性層が、前記ディジット線と前記ビット線との間に配置される、請求項１に記載の装置。
【請求項６】
前記装置が、前記ビット線のそれぞれに平行かつ隣接するローカル相互接続線をさらに備える、請求項１に記載の装置。
【請求項７】
前記磁気抵抗セルが、磁気トンネル接合（ＭＴＪ）セルを含む、請求項１に記載の装置。
【請求項８】
前記ＭＴＪセルが、前記ディジット線と前記固定磁性層との間にピン磁性層および強磁性（ＡＦ）層をさらに含む、請求項７に記載の装置。
【請求項９】
前記ビット線が基板とベース電極との間に位置し、前記ベース電極が装置の第１の面に配置され、前記ディジット線が装置の第２の面に位置し、前記装置の前記第１および第２の面が互いに反対側である、請求項１に記載の装置。
【請求項１０】
前記ディジット線が、８個以上の前記磁気抵抗セルに結合される、請求項１に記載の装置。
【請求項１１】
埋込みＭＲＡＭを含む集積回路であって、前記ＭＲＡＭが、前記請求項のいずれかに記載の装置を１つまたは複数備える、集積回路。
【請求項１２】
いくつかの磁気抵抗セルを備え、各セルが自由磁性層および固定磁性層を含む磁気抵抗装置を製造する方法であって、
前記装置が、磁気抵抗セルの各列のためのビット線と、ディジット線とをさらに含み、各ディジット線が、行内のいくつかの磁気抵抗セルに共通のものであるとともに前記ビット線と直交する方向に配置され、
基板上にビット線を形成すること、
前記ビット線の上に自由磁性層を形成すること、
前記自由磁性層の上にバリア層を形成すること、
前記バリア層の上に固定磁性層を形成すること、および、
前記固定磁性層の上にディジット線を形成することを含む方法。
【請求項１３】
ディジット線と磁気抵抗セルの前記固定磁性層との間に第１の距離があり、前記ディジット線と同磁気抵抗セルの自由磁性層との間に第２の距離があり、前記第１の距離が前記第２の距離よりも小さい、請求項１２に記載の方法。
【請求項１４】
前記固定磁性層と前記ディジット線との間にピン磁性層および強磁性層を形成することをさらに含む、請求項１２に記載の方法。
【請求項１５】
ビットの群を磁気抵抗メモリ装置のセル群に書き込むための方法であって、各セルが自由磁性層および固定磁性層を含み、
前記装置が、各磁気抵抗セルのためのビット線と、ディジット線とをさらに備え、各ディジット線が、前記セル群の各セルに共通のものであるとともにビット線と直交する方向に配置され、
少なくとも１つのセルの前記ビット線にビット書込み電流を流すこと、および、
前記ディジット線にディジット書込み電流を流すことを含む方法。
【請求項１６】
ディジット線と磁気抵抗セルの前記固定磁性層との間に第１の距離があり、前記ディジット線と同磁気抵抗セルの前記自由磁性層との間に第２の距離があり、前記第１の距離が前記第２の距離よりも小さい、請求項１５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗装置、かかる装置を備える集積回路、かかる装置を製造する方法、ならびに、かかる装置を書き込むおよび／または読み取る方法に関する。
【背景技術】
【０００２】
磁気抵抗ランダム・アクセス・メモリ（ＭＲＡＭ）は、不揮発性メモリ装置のうちの１つの知られたタイプである。ＭＲＡＭは、交互に積み重ねられた磁性層と非磁性層とを有する多層膜内に現れる磁気抵抗効果を利用する複数の磁気メモリ・セルを含む。磁気メモリ・セルの磁気抵抗は、磁性層内の磁気ベクトルが同一方向を指すかまたは逆方向を指すかによって、それぞれ最小値または最大値を示す。２つの磁性層内の磁気ベクトルの同一方向および逆方向は、それぞれ「平行」状態および「反平行」状態と呼ばれる。磁性材料がメモリ装置に使用される場合、平行方向および反平行方向は、例えば、論理的にそれぞれ「０」状態および「１」状態と定義される。
【０００３】
集積メモリ・セル・アレイを示す既知のＭＲＡＭの一部の例が、図１の斜視図に示されている。この構造とそれを製造する方法は、良く知られており、ここで詳細に改めて説明される必要はない。要約すると、そのようなＭＲＡＭは、磁気トンネル接合（ｍａｇｎｅｔｉｃ  ｔｕｎｎｅｌ  ｊｕｎｃｔｉｏｎ）（ＭＴＪ）を有するセルを含んでいる。ＭＴＪは、基本的に、自由磁性層１００と、絶縁層（トンネル・バリア１０２）と、ピン磁性層１０４と、ピン層の磁化を固定方向に「ピン留めする」ために使用される反強磁性ＡＦ層１０６とを含む。この図に示された例では、下層１０８もある。話を簡単にするために、図１に示された磁気トンネル接合（ＭＴＪ）スタックには４つの活性層しか示されていない。実際には、動作原理に関係ないより多くの層があってもよい。
【０００４】
ＭＲＡＭセルは、情報（１／０）を、相対する２方向の間で比較的自由に回転することができる自由磁性層の磁化方向の形で記憶する。ＭＴＪの抵抗は、自由層の方向がピン層の方向と平行である場合に小さく、この方向が逆向きである場合に大きい。特定のセルの情報を読み取るためには、選択されたセルのＭＴＪスタックにわずかな電圧が（垂直に）印加される。ＭＴＪを通る測定電流（抵抗に比例する）は、セルの情報を示す。セルの情報は、書込み操作時にメモリ・セルの下と上にパターン化されたワード線ＷＬ１〜３とビット線ＢＬ１〜３を通じて書込み電流を送ることによって変更されてもよい。この電流は、メモリ・セル内に磁場（磁化容易軸（ｅａｓｙ  ａｘｉｓ）の磁場および磁化困難軸（ｈａｒｄ  ａｘｉｓ）の磁場）を作り出す。これらの磁場は、それらが選択されたセルの自由層の（ワード線とビット線の交点における）磁化をビット線内の電流の方向で決まる向きに切り換えるのに十分な大きさとなるようにプログラムされる。ビット線はセルの磁化困難軸と平行であり、それによって磁化容易軸の磁場を作り出すが、そうでない場合はディジット線すなわちワード線が、磁化困難軸の磁場を作り出す。
【０００５】
ビット線およびワード線は、交点に磁気トンネル接合が置かれた状態で直交するものとして示されている。挿入図は、（ワード線によって作り出される）磁化困難軸の磁場と、（ビット線内の電流方向によって作り出される）磁化容易軸の磁場とを示す。得られる磁場は磁化容易軸に対して４５度の方向に向けられ、それによって必要に応じて選択されたセルの自由層の磁化を回転させることができるが、すべての非選択セルは影響を受けない。セルの下の電極は、読取り時のセル選択に使用される選択トランジスタにビアで接続されている。
【０００６】
得られる磁場は、セルの自由層の磁化容易軸に対して４５度の角度を成すので、自由層のスイッチング磁場は、最小であり、したがって、書込みは、最小電流で行われることができる。交点で得られる磁場の大きさは、（｜ＨＨＡ｜＋｜ＨＥＡ｜）／−√２であり、式中、ＨＨＡおよびＨＥＡは、それぞれ磁化困難軸および磁化容易軸に作り出される磁場である。それらは一般に、同じ大きさを有していなければならない。このようなＭＲＡＭに関するさらなる情報としては、例えば、Ｐ．Ｋ．Ｎａｊｉ、Ｍ．Ｄｕｒｌａｍ、Ｓ  Ｔｅｈｒａｎｉ、Ｊ．ＣａｌｄｅｒおよびＭ．Ｆ．ＤｅＨｅｒｒｅｒａ、「Ａ  ２５６ｋｂ  ３．０Ｖ  １  ＴＩＭＴＪ  ｎｏｎｖｏｌａｔｉｌｅ  ｍａｇｎｅｔｏｒｅｓｉｔｉｖｅ  ＲＡＭ」、ＩＥＥＥ  Ｉｎｔ．Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ  Ｃｏｎｆｅｒｅｎｃｅ  ２００１、セクション７．６．と、Ｒ．Ｓｃｈｅｕｅｒｌｅｉｎ、Ｗ．Ｇａｌｌａｇｈｅｒ、Ｓ．Ｐａｒｋｉｎ、Ａ．Ｌｅｅ、Ｓ．Ｒａｙ、Ｒ．Ｒｏｂｅｒｔａｚｚｉ、Ｗ．Ｒｅｏｈｒ、「Ａ  １０ｎｓ  Ｒｅａｄ  ａｎｄ  Ｗｒｉｔｅ  ｎｏｎｖｏｌａｔｉｌｅ  ｍｅｍｏｒｙ  ａｒｒａｙ  ｕｓｉｎｇ  ａ  ｍａｇｎｅｔｉｃ  ｔｕｎｎｅｌ  ｊｕｎｃｔｉｏｎ  ａｎｄ  ＦＥＴ  ｓｗｉｔｃｈ  ｉｎ  ｅａｃｈ  ｃｅｌｌ」、ＩＥＥＥ  Ｉｎｔ．Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ  Ｃｏｎｆｅｒｅｎｃｅ  ２０００、セクションＴＡ  ７．２．とを参照されたい。
【０００７】
図２に他の既知のＭＴＪセルが示されている。この場合、書込みビット線１０が、平行ローカル相互接続線２０の上に置かれている。セルの磁性層は、これらの線の下にある。自由磁性層３０は、ＡｌＯｘバリア層４０の上にあり、ＡｌＯｘバリア層４０は、固定磁性層５０の上にある。これらの層の下には、Ｒｕ（ルテニウム）層、続いて、ピン層７０およびＡＦ層８０がある。次に、ベース電極９０およびディジット線９５が、基板（図示せず）の上にある。ベース電極は、絶縁トランジスタを介してグラウンドに接続される。他のメモリ・セル、アドレス／タイミング回路、読み書き回路など、メモリ・チップの他の部分は、簡略にするため示されていない。同様に、これらの装置の読み書き操作は、既知の手法に従うことができ、ここでより詳細に説明される必要はない。
【０００８】
他の例が、米国特許第５９４６２２７号に示されている。この特許は、行と列の形でそれぞれ配置されたワード線とビット線の交点に磁気メモリ・セルを有するＭＲＡＭ装置を示している。ワード線およびビット線の活動化により、ＭＲＡＭ装置が読み取るまたは書き込むためのメモリ・セルを選択することが可能になる。この場合、ビット線はメモリ・セルに直接結合され、センス電流が磁性層内に流れ、その結果、センス電流は、磁性層内の磁気ベクトルの影響を受け、メモリ・セル内のセンス電流値またはメモリ・セル両端間の電圧降下は、磁気ベクトルの向きに依存する。一方、書込みプロセスは、十分な磁場を印加して磁性層内の磁気ベクトルを切り換えることによって行われる。磁気の要件を満たすために、トルクまたはディジット線は、ディジット電流をもたらすようにワード線と平行に配置される。ディジット電流、ワード電流、およびセンス電流のすべてが、全磁場を作り出し、それをメモリ・セルに印加し、それによってその全磁場の方向による状態を記憶する。ワード線の抵抗の増加を解決するためには、それがポリ・シリコンで製作されている場合、ワード線と平行ディジット線との間で接続が行われる。抵抗の低減により、アクセス時間を早くすることができる。
【０００９】
他の装置が、米国特許出願２００２／０１３１２９５から知られている。電流のアーキテクチャによる前述の問題としては、高いプログラミング電流、基板上の不十分なスペース、読取り時のメモリ・サイクルとプログラム・サイクルとの効率的なタイミングなどがある。米国特許出願２００２／０１３１２９５の方法では、２つのメモリ・セル・アレイの間で共有される単一のディジット線電流源を提案している。これにより、基板上のスペースを確保することができる。クロック・システムのタイミング信号により、非選択状態にされる過程でワード／ディジット線に電流が流れ込むのを阻止することが可能になる。
【００１０】
しかし、依然として消費電力を低減した磁気抵抗装置が必要である。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、改善された装置、操作方法、および製造方法を提供することである。
【課題を解決するための手段】
【００１２】
第１の態様によれば、本発明は、行と列の形で論理的に構成されたいくつかの磁気抵抗セルを備え、各セルが自由磁性層および固定磁性層を含む磁気抵抗装置を提供する。この装置は、磁気抵抗セルの各列のためのビット線と、ディジット線とをさらに備え、各ディジット線は、行内のいくつかの磁気抵抗セルに共通のものであるとともにビット線に直交して配置される。ディジット線と磁気抵抗セルのピン磁性層または固定磁性層との間の距離が第１の距離と呼ばれ、ディジット線と同セルの自由磁性層との間の距離が第２の距離と呼ばれる。本発明の装置の一態様では、第１の距離は、第２の距離よりも小さい。言い換えれば、磁性層は、それらのそれぞれのビット線に隣接し、かつディジット線に隣接し、ビット線がディジット線よりも自由磁性層に近接するように構成される。本発明では、ディジット線およびビット線は、それらの機能的な意味で参照され、磁性層に対するそれらの物理的位置とは無関係である。
【００１３】
本発明による装置の構造は、従来技術による磁性層の従来の相対位置に対して逆にされる。本発明による装置では、磁気抵抗素子の上の線がディジット線であり、磁気抵抗素子と基板との間の書込み線がビット線である。本発明は、磁性層に近接する線内の書込み電流量が、離隔する線内の電流量よりも低減されうるという洞察を利用する。書込み時、メモリにおいてディジット線よりも多数のビット線が導通されるので、セルの状態を変更するためのビット線電流とディジット線電流との合計は、ビット線が上記に示したように配置された場合に低減されうる。これは、この場合、２本の導電線の相対位置を逆にし、かつ磁性層の順序を逆にすることによって達成される。総書込み電流を低減することは、より多くのビットが単一チップ上に集積されることを可能にするために、あるいはより高速の装置を可能にするために特に有用である。それは、電池寿命を最大にするために移動電池式適用例で使用するために特に有用である。
【００１４】
一実施形態では、この装置は、磁気抵抗メモリ・セル内にビットを記憶するためのメモリ装置でもよい。メモリ装置は、例えば、ビットを記憶するためのＭＲＡＭセルを備えるＭＲＡＭ装置でもよい。これは、現在、そのような磁気抵抗装置の最も有益な適用例である。しかし、他の適用例も知られており、本発明から何らかの便益を得ることができる。そのような素子の書込みは、かなりの電流を必要とし、そうした装置の性能を限定する可能性があり、したがって、そのような書込み電流を低減できることは有益である。
【００１５】
他の実施形態では、自由磁性層および／または固定磁性層は、ディジット線とビット線の間に配置されてもよい。これは、効率的な操作のための一般的な構成であるが、他の構成も考えられ、本発明から何らかの便益を得ることができる。
【００１６】
一実施形態では、磁気抵抗装置は、ビット線のそれぞれに平行かつ隣接するローカル相互接続線を、本発明により磁性層の反対側にビット線としてさらに備えることができる。このローカル相互接続線は、ビット線内の書込み電流または書込み電流の一部（逆方向の電流フロー）を伝導することもでき、したがって、総書込み電流のさらなる低減が可能である。本発明の他の実施形態では、磁気抵抗セルは、それぞれ１つのＭＴＪセルを含む。実際上は、ＭＴＪセル内の層の順序は、上述の利点の恩恵を受けるように逆にされてもよい。ＭＴＪセルは、ディジット線と固定磁性層との間にピン磁性層および強磁性ＡＦ層をさらに含むことができる。これらの層は、そのようなセルの主要な層のうちのいくつかである。上述の利点は、他のタイプのセルに適用することもできる。それらの層は、例えば、磁性層と非磁性層とを交互に含むスタックを形成してもよい。
【００１７】
他の実施形態では、ビット線は、装置の基板とビット記憶部との間に位置し、ディジット線は、磁気抵抗セルであるビット記憶部の上に位置する。具体的には、ビット線は、基板とベース電極との間に位置し、ベース電極が装置の第１の面に配置されてもよく、ディジット線は、装置の第２の面に位置し、装置の第１および第２の面が互いに反対側であってもよい。
【００１８】
ディジット線は、例えば、８個以上の磁気抵抗セルに結合されてもよい。これは、８ビットからなるバイトが、アドレスされかつ読み書きされることを可能にする一般的な構成である。この場合、１バイトをプログラミングするために、書込みビット線電流の８倍とディジット線電流の１倍が必要である。
【００１９】
本発明の他の態様は、埋込みＭＲＡＭを含む集積回路を提供する。このＭＲＡＭは、本発明による装置を１つまたは複数備えることができる。
【００２０】
本発明の他の態様は、いくつかの磁気抵抗セルを備え、各セルが自由磁性層および固定磁性層を含む磁気抵抗装置を製造する方法を提供する。この装置は、磁気抵抗セルの各列のためのビット線と、ディジット線とをさらに含み、各ディジット線は、行内のいくつかの磁気抵抗セルに共通のものであるとともにビット線と直交する方向に配置される。ディジット線と磁気抵抗セルの固定磁性層またはピン磁性層との間の距離は、ディジット線と同磁気抵抗セルの自由磁性層との間の距離よりも小さい。この方法は、
基板上にビット線を形成すること、
前記ビット線の上に自由磁性層を形成すること、
前記自由磁性層の上にバリア層を形成すること、
前記バリア層の上に固定磁性層を形成すること、および、
前記固定磁性層の上にディジット線を形成することを含む。
【００２１】
一実施形態では、この方法は、固定磁性層とディジット線との間にピン磁性層および強磁性層を形成することをさらに含むことができる。
【００２２】
本発明は、ビットの群を磁気抵抗メモリ装置のセル群に書き込むための方法であって、各セルが自由磁性層および固定磁性層を含む、方法をさらに提供する。この装置は、各磁気抵抗セルのためのビット線と、ディジット線とをさらに備え、各ディジット線は、前記セル群の各セルに共通のものであるとともにビット線と直交する方向に配置される。磁気抵抗セルのディジット線と固定磁性層との間の距離は、ディジット線と同磁気抵抗セルの自由磁性層との間の距離よりも小さい。この方法は、
少なくとも１つのセルのビット線にビット書込み電流を流すこと、および、
ディジット線にディジット書込み電流を流すことを含む。
【００２３】
これらの追加特徴のいずれも、互いに組み合わされてもよく、あるいは本発明のいずれかの態様と組み合わされてもよい。他の利点は、特に発明者にまだ知られていない他の従来技術を考慮すると、当業者には明らかであろう。次に、本発明が実施されうる方法を、添付の概略的な図面を参照して説明する。本発明の精神から逸脱することなく、多くの変形および変更がなされうることは明らかである。したがって、本発明の形態が、例示にすぎず、本発明の範囲を限定するものでないことははっきり理解されるべきである。
【００２４】
これらおよび本発明のその他の特徴、機能および利点は、本発明の原理を例として示す添付図面とともに行われる以下の詳細説明から明らかになるであろう。本明細書は、本発明の範囲を限定することなく、例だけのために与えられる。以下で引用される参照図は、添付図面を参照する。
【００２５】
異なる図において、同じ参照符号は、同じまたは類似の要素を参照する。
【発明を実施するための最良の形態】
【００２６】
本発明は、特定の実施形態に関して特定の図面を参照しながら説明されるが、本発明は、それらに限定されないが、特許請求の範囲によってのみ限定される。記載されている図面は、略図にすぎず、非限定的なものである。図面では、いくつかの要素の寸法は、例示目的で誇張されており、原寸通りには描かれていないかもしれない。ここで、「含む（ｃｏｍｐｒｉｓｉｎｇ）」という用語は、本明細書および特許請求の範囲において使用され、他の要素またはステップを除外するものではない。不定冠詞または定冠詞、例えば「１つの（ａ）」または「１つの（ａｎ）」、「その（ｔｈｅ）」が、単数名詞を参照するときに使用される場合、これは、何か他のものが具体的に提示されない限り、その名詞の複数形を含む。
【００２７】
さらに、本明細書および特許請求の範囲における、第１の、第２の、第３の、などの用語は、類似の要素を区別するために使用され、必ずしも順序や時間順を示すためのものではない。そのように使用された用語は、適切な状況の下で置き換え可能であり、本明細書に記載されている本発明の実施形態は、本明細書に記載されているまたは例示されるものとは異なる順序で実施可能であることを理解されたい。
【００２８】
さらに、本明細書および特許請求の範囲における、上（ｔｏｐ）、底（ｂｏｔｔｏｍ）、上（ｏｖｅｒ）、下（ｕｎｄｅｒ）などの用語は、説明の目的で使用され、必ずしも相対的な位置を説明するためではない。そのように使用された用語は、適切な状況の下で置き換え可能であり、本明細書に記載されている本発明の実施形態は、本明細書に記載されているまたは例示されるものとは異なる向きで実施可能であることを理解されたい。
【００２９】
本明細書全体を通じて、「列」および「行」という用語は、互いに結合される配列要素の組を説明するために使用される。この結合は、行と列のデカルト配列の形式とすることができるが、本発明は、それに限定されない。当業者なら理解されるように、行と列は、容易に置き換えられることができ、本開示ではこれらの用語が置き換え可能であるものとする。また、非デカルト配列が、構成され、本発明の範囲内に含まれてもよい。したがって「行」および「列」という用語は、広く解釈されるべきである。この広い解釈を容易にするために、特許請求の範囲は、論理的に構成された行および列を参照する。これは、メモリ要素の組がトポロジカルに直線が交差する形で互いに結合されるが、物理的またはトポグラフィカルな構成がそうである必要がないことを意味する。例えば、行は円でもよく、列はこれらの円の半径でもよく、円および半径は、本発明において「論理的に構成された」行および列として説明される。また、様々な線の特定の名前、例えばビット線、ワード線またはディジット線は、説明を容易にするとともに特定の機能を参照するために使用される総称であることを目的としており、単語のこうした特定の選択は、本発明を何ら限定するものではない。すべてのこれらの用語は、説明される特定の構造のさらなる理解を容易にするだけのために使用され、本発明を何ら限定するものではないことが理解されるべきである。
【００３０】
図３、５  本発明の第１の実施形態
図３は、本発明の第１の実施形態による磁気抵抗装置の主要部分のいくつかを概略的に示す。この実施形態で示される装置は、例えば、メモリ装置または他の装置の一部でもよい。
【００３１】
この装置は、２つの磁性層３０、５０の間に自由磁性層３０、固定磁性層５０およびバリア層１４０を含む。この実施形態では、書込みディジット線１０が、セルの磁性層３０、５０の上に設けられる（図３）。この図から分かるように、磁性層３０、５０の順序は、図２に示した磁気抵抗装置と比べて逆である。本実施形態による装置の自由磁性層３０は、バリア層１４０の下に配置され、固定磁性層５０は、バリア層１４０の上にかつディジット線１０に隣接して配置される。これらの層３０、５０の下には、ビット線９５が基板（図示せず）の上にある。オプションとして、セルは、用途に応じて他の層をさらに含んでもよい。
【００３２】
この装置は、例えば、メモリ装置として操作されてもよい。その場合、書込みサイクルでは、書込みディジット線１０およびビット線９５に書込み電流が流される。上述のように、磁性層３０、５０が従来技術の装置に対して逆順であるため、磁気抵抗セルの総書込み電流は低減されうる。その場合、各セルに対するビット線電流は、書込みディジット線電流よりも低減されうる。
【００３３】
本発明では、もちろん、磁性層の順序を変えるために製造工程のプロセス・フローを変更する必要がある。しかし、そのような変更に対する理論的障害はない。
【００３４】
本発明による装置は、例えば、ＭＲＡＭが埋め込まれた集積回路やシステム・オン・チップとしてのＭＲＡＭメモリでの応用を見出すことができる。
【００３５】
図４  第２の実施形態
本発明による第２の実施形態が、図４に示されている。この実施形態では、磁気抵抗セルは、図２に示されたＭＴＪセルに対応するＭＴＪセルである。しかし、やはり、セル内の磁性層３０、５０の順序は、導電線に対して、また従来技術の装置に対して逆にされる。この実施形態では、ビット線９５は、基板９８の上に位置する。ビット線９５の上にはベース電極９０が配置され、ベース電極９０は、前述のように絶縁トランジスタを介してグラウンドに接続されうる（図示せず）。このベース電極は、ビット線から電気的に分離される。次に、セルの磁性層は、ベース電極９０の上に配置される。ベース電極９０の上には自由磁性層３０が配置され、続いて固定磁性層３０と自由磁性層５０を分離するＡｌＯｘトンネル・バリア層４０が配置され、それに続いて固定磁性層５０が配置される。これらの層３０、４０、５０の上には、固定およびピン磁性層で強い反平行結合を有する構造を形成する薄いＲｕ層６０が配置され、続いて、電気的に分離されかつ直交して走るピン層７０と、ＡＦ層８０が配置される。続いて、ビット線９５と平行なローカル相互接続線２０が配置され、続いて、それと直交して走る書込みディジット線１０が配置される。例えば他のメモリ・セル、アドレス／タイミング回路、読み書き回路など、メモリ・チップの他の部分は、明確にするため図４に示されていない。同様に、これらの装置の読み書き操作は、既知の手法に従うことができ、ここでより詳細には説明されない。
【００３６】
以下では、本発明による装置に必要な総書込み電流について論じる。図５は、８個のセルの８ビットからなるバイトをプログラミングするのに必要な書込み電流を図式的に示す。図で分かるように、ビット電流Ｉビット線の８倍と書込みディジット線電流Ｉディジットの１倍が必要である。１バイトのデータをＭＲＡＭメモリ内に書き込むためには、８ビットが必要である。１ビットを従来技術の装置にプログラミングするためには、ビット線９５を流れる約１２ｍＡの電流が必要であるとともに、ディジット線１０を流れる６ｍＡの電流が必要となりうる。セルのアーキテクチャからローカル相互接続部２０（図２）が除外された場合でも、図１の場合と同様に、書込みビット線電流は、依然としてディジット電流よりも大きくなりうる（「Ａ  Ｈｉｇｈ  Ｓｐｅｅｄ  １２８ｋｂｉｔ  ＭＲＡＭ  ｃｏｒｅ  ｆｏｒ  ｆｕｔｕｒｅ  ｕｎｉｖｅｒｓａｌ  ｍｅｍｏｒｙ  ａｐｐｌｉｃａｔｉｏｎｓ’」、Ａ．Ｂｅｔｔｅ等、ＶＬＳＩ  Ｃｉｒｃｕｉｔｓ、２００３．Ｄｉｇｅｓｔ  ｏｆ  Ｔｅｃｈｎｉｃａｌ  Ｐａｐｅｒｓ．２００３  Ｓｙｍｐｏｓｉｕｍ、２００３年７月１２〜１４日、２１７〜２２０頁に示されているように、６ｍＡ対５ｍＡ）。本発明による装置（図４）では、書込みディジット線電流は約１２ｍＡであり、ビット線電流は約６ｍＡである。ローカル相互接続部を除外した場合でも（図３）、ディジット線電流は、ビット線電流よりも大きくなると予想される。したがって、依然として総書込み電流の低減が可能となりうる。
【００３７】
次に、本発明による装置に必要な書込み電流と従来技術による装置に必要な書込み電流とを比較するために、いくつかの電流値の例が算出される。
【００３８】
図２の従来技術の例では、１バイトに対する最大総書込み電流は、１×Ｉディジット＋８×Ｉビット線となり、これは、１×６ｍＡ＋８×１２ｍＡ＝１０２ｍＡを与える。
【００３９】
図３および４による構成では、ビット線電流は８倍必要であり、ビット線電流よりも高いディジット線電流は１倍しか必要でない。したがって、図３および４のように導電線すなわちビット線９５およびディジット線１０に対する磁性層３０、５０の順序を逆にし、導電線の機能を再定義することにより、１バイトを書き込むのにかかるコストは、低電流の８倍分と、高電流の１倍分だけである。したがって、１バイトを書き込むための総電流は、１＊１２ｍＡ＋８×６ｍＡ＝６０ｍＡとなり、この電流は、図２の従来技術の装置の場合に必要な電流よりもずっと低い。
【００４０】
上述のように、磁気抵抗メモリ装置は、それぞれが自由磁性層３０と固定磁性層５０と書込み電流を伝導するためのビット線９５とを有するセルを備える。いくつかのセルに共通のディジット線１０は、ディジット書込み電流を伝導する。磁性層３０、５０は、ビット線９５とディジット線１０との間にあるが、通常の配置とは逆に、ビット線９５が自由磁性層に近接する。これにより、理論的には電流誘起磁場が距離に反比例するので、磁性層に近接する線内の書込み電流が減少し、総書込み電流の低減を可能にする。ディジット線１０よりもビット線９５の方が多いので、ビット電流とディジット電流との合計が低減されうる。総書込み電流の低減は、移動電池式適用例で電池寿命を最大にするために有用となりうる。特許請求の範囲内で他の変形形態も考えられる。
【００４１】
本発明による装置に関する好ましい実施形態、特定の構造および構成、ならびに材料について本明細書で論じてきたが、本発明の範囲および精神から逸脱することなく、その形状および細部に様々な変更または修正が加えられうることを理解されたい。
【図面の簡単な説明】
【００４２】
【図１】既知の構成を示す図である。
【図２】既知の構成を示す図である。
【図３】本発明の一実施形態を概略的に示す図である。
【図４】他の実施形態を示す図である。
【図５】ビット線の群およびディジット線の概略図である。
【符号の説明】
【００４３】
１０  書込ディジット線
３０  自由磁性層
４０  ＡｌＯｘトンネル・バリア層
５０  固定磁性層
６０  Ｒｕ層
７０  ピン層
８０  ＡＦ層
９０  ベース電極
９５  ビット線
９８  基板
【図１】
2008500718.tif 000003
【図２】
2008500718.tif 000004
【図３】
2008500718.tif 000005
【図４】
2008500718.tif 000006
【図５】
2008500718.tif 000007
【国際調査報告】
2008500718.tif 000008
2008500718.tif 000009
2008500718.tif 000010