(57)【要約】【課題】トレンチの内部に設けられる電極を絶縁するための充填酸化物層を、酸化による成長ではなく、蒸着によって形成したパワー半導体デバイスを提供する。【解決手段】Ｐ型またはＮ型の導電型を有するドリフト領域、およびこのドリフト領域の上にあって、ドリフト領域と反対の導電型を有するチャネル領域を含む半導体層と、  前記チャネル領域を貫通して前記半導体層に形成されたゲートトレンチと、前記ゲートトレンチの底部に形成されたゲート充填酸化物層と、前記ゲート充填酸化物層上に形成されたゲート電極と、前記トレンチの側壁と前記ゲート電極の間に挾まれ、かつゲート電極よりも密度が小さいゲート酸化膜とを備えるパワー半導体デバイス。【選択図】図１
2008519436.tif 000002
【特許請求の範囲】
【請求項１】
Ｐ型またはＮ型の導電型を有するドリフト領域、およびこのドリフト領域の上にあって、ドリフト領域と反対の導電型を有するチャネル領域を含む半導体層と、
前記チャネル領域を貫通して前記半導体層に形成されたゲートトレンチと、
前記ゲートトレンチの底部に形成されたゲート充填酸化物層と、
前記ゲート充填酸化物層上に形成されたゲート電極と、
前記トレンチの側壁と前記ゲート電極の間に挾まれ、かつゲート電極よりも密度が小さいゲート酸化膜とを備えるパワー半導体デバイス。
【請求項２】
前記ゲート充填酸化物層は、ＴＥＯＳ（テトラエトキシシラン）からなることを特徴とする請求項１記載のパワー半導体デバイス。
【請求項３】
前記ゲート充填酸化物層は蒸着によって形成されたものであり、前記ゲート酸化膜は酸化による成長によって形成されたものであることを特徴とする請求項１記載のパワー半導体デバイス。
【請求項４】
凹部をもつフィールド充填酸化物層と、前記凹部に一部が収容された断面Ｔ字形の電極とを有するフィールドレリーフトレンチをさらに備えることを特徴とする請求項１記載のパワー半導体デバイス。
【請求項５】
前記断面Ｔ字形の電極と電気的に接続されたもう１つの電極をさらに備えることを特徴とする請求項４記載のパワー半導体デバイス。
【請求項６】
前記半導体層と前記もう１つの電極との間に、ケイ化物層をさらに備えることを特徴とする請求項５記載のパワー半導体デバイス。
【請求項７】
前記断面Ｔ字形の電極と前記もう１つの電極との間に、ケイ化物層をさらに備えることを特徴とする請求項５記載のパワー半導体デバイス。
【請求項８】
フィールド充填酸化物層、およびこのフィールド充填酸化物層内に形成されたフィールド電極を有するフィールドレリーフトレンチと、前記チャネル領域と同一の導電型をもち、かつチャネル領域の側方に形成された高導電領域と、前記フィールド電極および前記高導電領域と電気的に接続されたもう１つの電極とをさらに備えることを特徴とする請求項１記載のパワー半導体デバイス。
【請求項９】
前記ゲート電極を覆う酸化物キャップをさらに備えることを特徴とする請求項１記載のパワー半導体デバイス。
【請求項１０】
半導体層に、トレンチを形成する工程と、前記トレンチの底部に酸化物層を蒸着する工程と、前記酸化物層上に電極を形成する工程とを含むパワー半導体デバイスの製造方法。
【請求項１１】
前記電極を形成する工程の前に、前記トレンチの側壁に酸化膜を成長させる工程をさらに含むことを特徴とする請求項１０記載の方法。
【請求項１２】
前記充填酸化物層を覆うように、前記トレンチの各側壁にスペーサを形成する工程と、前記充填酸化物層に凹部を形成するため、この充填酸化物層の一部を除去する工程とをさらに含むことを特徴とする請求項１０記載の方法。
【請求項１３】
前記凹部を充填するため、前記トレンチの内部に導電体を蒸着する工程と、このトレンチに断面Ｔ字形の電極を形成するため、前記導電体の一部を除去する工程とをさらに含むことを特徴とする請求項１２記載の方法。
【請求項１４】
複数のフィールドレリーフトレンチを形成する工程と、前記フィールドレリーフトレンチの底部に、フィールド充填酸化物層を形成する工程と、前記フィールド充填酸化物層を覆うように、各フィールドレリーフトレンチの側壁にスペーサを形成する工程と、前記フィールド充填酸化物層に凹部を形成するため、このフィールド酸化物層の一部を除去する工程とをさらに含むことを特徴とする請求項１０記載の方法。
【請求項１５】
前記凹部を充填するため、前記フィールドレリーフトレンチの内部に導電体を蒸着する工程と、このフィールドレリーフトレンチに断面Ｔ字形の電極を形成するため、前記導電体の一部を除去する工程とをさらに含むことを特徴とする請求項１４記載の方法。
【請求項１６】
前記半導体層をケイ化する工程と、このケイ化された半導体層の一部と電気的接続をとる工程とをさらに含むことを特徴とする請求項１５記載の方法。
【請求項１７】
前記断面Ｔ字形電極の一部をケイ化する工程をさらに含むことを特徴とする請求項１６記載の方法。
【請求項１８】
前記フィールドレリーフトレンチの側方に高導電領域を形成する工程と、この高導電領域と電気的接続をとる工程をさらに含むことを特徴とする請求項１４記載の方法。
【請求項１９】
前記フィールドレリーフトレンチの側方に高導電領域を形成する工程と、この高導電領域と電気的接続をとる工程をさらに含むことを特徴とする請求項１０記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、米国特許仮出願第６０／６２３６７９号（２００４年１０月２９日出願：発明の名称；「スペーサを用いて酸化物層を蒸着したトレンチを有するＭＯＳＦＥＴ」）に基づくものであり、この出願の内容を組み入れており、かつ同出願に基づく優先権を主張する。
【０００２】
本発明は、半導体装置に係り、より詳しくは、トレンチタイプのパワー半導体デバイスに関する。
【背景技術】
【０００３】
トレンチタイプのパワー半導体デバイスは、トレンチの内部にゲート構造を有している。ゲート構造は、通常、二酸化シリコンからなる絶縁体によってデバイスの半導体層から絶縁されたゲート電極を備えている。
【０００４】
トレンチの底部には強い電場が形成されるが、この電場がデバイスの統合性に影響を及ぼすことは避けなければならない。この問題を解決するため、ゲート電極の下方に位置するトレンチの底部には、厚い酸化膜が形成される。
【０００５】
公知の方法によれば、厚い酸化膜は、シリコンを酸化することによって形成される。しかし、このような酸化には、時間がかかり、かつコスト高となる。また、酸化は、シリコンの消費量を増やすことにもなる。さらに、デバイスにおけるセルとセルの間の部分に悪影響を及ぼし、デバイスの単位面積当たりの通電容量が低下する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記事情に鑑みてなされたものであり、公知のパワー半導体デバイスとその製造方法を改善したものを提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明は、上記の目的のために、Ｐ型またはＮ型の導電型を有するドリフト領域、およびこのドリフト領域の上にあって、ドリフト領域と反対の導電型を有するチャネル領域を含む半導体層と、前記チャネル領域を貫通して前記半導体層に形成されたゲートトレンチと、前記ゲートトレンチの底部に形成されたゲート充填酸化物層と、前記ゲート充填酸化物層上に形成されたゲート電極と、前記トレンチの側壁と前記ゲート電極の間に挾まれたゲート酸化膜とを備えるパワー半導体デバイスを提供する。
【０００８】
前記ゲート充填酸化物層は、二酸化シリコン（例えば、ＴＥＯＳ（テトラエトキシシラン））を蒸着させたものであり、前記ゲート酸化膜は、酸化によって成長させたものであるのが好ましい。したがって、前記ゲート充填酸化物層は、ゲート酸化膜よりも密度が小さい。
【０００９】
前記ゲート充填酸化物層は、ＴＥＯＳを蒸着によって形成されたものであり、前記ゲート酸化膜は酸化による成長によって形成されたものであるのが好ましい。
【００１０】
本発明に係るパワー半導体デバイスは、凹部をもつフィールド充填酸化物層と、前記凹部に一部が収容された断面Ｔ字形の電極とを有するフィールドレリーフトレンチをさらに備えているのが好ましい。
【００１１】
前記断面Ｔ字形の電極は、前記ゲート電極よりも深く延びているのが好ましい。また、この断面Ｔ字形の電極は、デバイスの絶縁破壊耐性を改善するため、もう１つの電極と電気的に接続される。
【００１２】
前記ゲート充填酸化物層とフィールド充填酸化物層は、同種の酸化物（例えばＴＥＯＳ）を蒸着して形成するのが好ましい。両充填酸化物層は、ゲート酸化膜よりも厚い。
【００１３】
本発明に係るパワー半導体デバイスを製造するには、半導体層に、トレンチを形成し、このトレンチの底部に酸化物層を蒸着し、さらに、この酸化物層上に電極を形成する。
【００１４】
本発明の１つの様相によれば、フィールド電極をゲート電極よりも下方まで延ばすための凹部を形成する際に、トレンチの内部において、スペーサを用いる。
【発明の効果】
【００１５】
本発明によれば、トレンチの内部に設けられる電極を絶縁するための充填酸化物層を、酸化による成長ではなく、蒸着によって形成するため、酸化物層を短時間に、かつ安価に形成することができる。
【発明を実施するための最良の形態】
【００１６】
本発明の上記以外の特徴と効果は、添付の図面を参照して行う以下の説明から明らかになると思う。
【００１７】
図１に示すように、本発明の一実施形態に係るパワー半導体デバイスは、半導体部10を有している。半導体部10は、半導体基板12（例えば、フロートゾーン型のシリコン単結晶）と、この半導体基板12上にエピタキシャル成長させた半導体層14（例えばシリコン）とからなっている。
【００１８】
半導体層14は、ドリフト領域16、このドリフト領域16の上に位置するチャネル領域18、およびこのチャネル領域18の上に位置する導電領域20を含んでいる。周知のように、ドリフト領域16と導電領域20は、同一の導電型（Ｎ型またはＰ型）であり、チャネル領域18は、もう一方の導電型（Ｐ型またはＮ型）である。したがって、ドリフト領域16と導電領域20がＮ型のときには、チャネル領域18はＰ型であり、他方、ドリフト領域16と導電領域20がＰ型のときには、チャネル領域18はＮ型である。
【００１９】
図示のパワー半導体デバイスは、垂直導電型のパワーＭＯＳＦＥＴである。したがって、基板12は、ドリフト領域16と同一の導電型であるが、通常、ドリフト領域16よりも高いドーピング濃度を有する。また、このパワー半導体デバイスは、ドリフト領域16がＮ型で、チャネル領域18がＰ型であるため、いわゆるＮチャネルデバイスである。一方、Ｐチャネルデバイスは、Ｎチャネルデバイスにおける各領域の極性を反対にすれば、得ることができる。
【００２０】
図示のパワー半導体デバイスは、チャネル領域18を貫通して延びるゲートトレンチ22を有している。ゲートトレンチ22の底部には、ゲート充填酸化物層24（例えば二酸化シリコン）が形成されている。
【００２１】
ゲート電極25（例えば、導電性のポリシリコンから形成される）は、このゲート電極25とゲートトレンチ22の側壁との間に位置するゲート酸化膜28を介して、チャネル領域16から離間されている。ゲート充填酸化物層24は、蒸着によって形成するが、ゲート酸化膜28は、酸化による成長によって形成したものである。ゲート充填酸化物層24は、ＴＥＯＳ（テトラエトキシシラン）を蒸着させるのが好ましい。ゲート充填酸化物層24は、ゲート酸化膜28よりも密度が小さい。
【００２２】
また、図示のパワー半導体デバイスは、シリサイド（ケイ化物）層32を介して導電領域20と電気的に接続している第１の電極30（ＡｌまたはＡｌＳｉ製）、および基板12と電気的に接続している第２の電極34（ＡｌまたはＡｌＳｉ製）を有している。第１の電極30をソース電極とし、第２の電極34をドレイン電極とするのが好ましい。
【００２３】
さらに、図示のパワー半導体デバイスは、ドリフト領域16まで進入しているフィールドレリーフトレンチ36を有している。フィールドレリーフトレンチ36の底部には、フィールド充填酸化物層38が形成されている。
【００２４】
フィールド充填酸化物層38は、ゲート充填酸化物層24と同じ酸化物（例えばＴＥＯＳ）から形成するのが好ましい。また、フィールド充填酸化物層38は、凹部40を有している。凹部40には、断面Ｔ字形のフィールド電極42（例えば、導電性のポリシリコンから形成される）が充填され、このフィールド電極42は、フィールド充填酸化物層38の上にまで延びている。
【００２５】
第１の電極30は、シリサイド層32を介して、フィールド電極42と電気的に接続されている。漏洩電流等に起因して寄生デバイスが活性化するおそれを減らし、シリサイド層32とチャネル領域18間の接触抵抗を減少させるため、フィールドレリーフトレンチ36の側方に、チャネル領域18と同じ導電型の高導電領域44が形成されている。
【００２６】
フィールド電極42は、デバイスの絶縁破壊耐性を高める役割を果たすため、ドリフト領域16の抵抗を減少させることができる。したがって、ドリフト領域16の厚さを減少させるか（デバイスのコスト削減にもつながる）、またはドリフト領域16におけるドーパント濃度を低下させることが可能になる。
【００２７】
第１の電極30の一部は、フィールドレリーフトレンチ36の内部に位置させるのが好ましい。また、ゲート充填酸化物層24とフィールド充填酸化物層38は、ゲート酸化膜28よりも厚い。
【００２８】
本発明のパワー半導体デバイスは、図２Ａ〜図２Ｑに示す工程に従って製造される。最初に、図２Ａに示すように、半導体基板（例えば、Ｎ+型シリコン）12上に、半導体層（例えば、Ｎ型シリコン）14をエピタキシャル成長させる。基板12には、赤リンをドープするのが好ましい。
【００２９】
次に、図２Ｂに示すように、チャネルインプラント領域46を形成するため、半導体層14に、チャネルドーパントをインプラントする。この後、チャネルインプラント領域46の上に、パッド酸化物層48を成長させる。
【００３０】
この後、図２Ｃに示すように、パッド酸化物層48の上に、硬質のマスク50（窒化物で形成するのが好ましい）を形成し、さらに、このマスク50をパターン付けして、半導体層14上に、エッチングによってトレンチを形成する複数の領域を区画する。
【００３１】
ついで、図２Ｄに示すように、半導体層14をエッチングして、ゲートトレンチ22とフィールドレリーフトレンチ36を形成する。
【００３２】
次に、図２Ｅに示すように、ゲートトレンチ22とフィールドレリーフトレンチ36の側壁と底部に、犠牲層52を成長させる。
【００３３】
この後、図２Ｆに示すように、ゲートトレンチ22とフィールドレリーフトレンチ36を充填するように、酸化物層54（例えばＴＥＯＳ）を蒸着する。
【００３４】
ついで、図２Ｇに示すように、ゲート充填酸化物層24とフィールド充填酸化物層38を残留させつつ、酸化物層54を除去し、さらに窒化物層56を蒸着する。
【００３５】
つぎに、図２Ｈに示すように、窒化物層56をエッチングし、窒化物のスペーサ58を残留させる。
【００３６】
次いで、図２Ｉに示すように、ゲートトレンチ22の上に、ゲート保護マスク60を形成し、さらに、凹部40を形成するため、フィールド充填酸化物層38をエッチングする。
【００３７】
この後、ゲート保護マスク60とスペーサ58を除去し、図２Ｊに示す構造物を得る。次に、ゲートトレンチ22とフィールドレリーフトレンチ36から、犠牲層52を除去し、かつゲート酸化膜28を形成するため、ゲート酸化プロセスによって、露出した各トレンチの側壁を酸化する。
【００３８】
さらに、図２Ｋに示すように、ゲートトレンチ22とフィールドレリーフトレンチ36を充填するため、導電性のポリシリコン層62を蒸着する。
【００３９】
ついで、図２Ｌに示すように、ポリシリコン層62は、ゲート電極25とフィールド電極42を残して除去する。
【００４０】
この後、図２Ｍに示すように、ＴＥＯＳ層64を蒸着し、ゲート電極25とフィールド電極42上の空間を充填する。
【００４１】
次に、図２Ｎに示すように、ゲート電極25とフィールド電極42上に絶縁キャップ29を残すように、ＴＥＯＳ層64をエッチングする。
【００４２】
ついで、図２Ｏに示すように、マスク50とパッド酸化物層48を除去し、さらに、導電領域20を形成するために、ドーパントをインプラントする。チャネルインプラント領域46におけるドーパントと、導電領域20を形成するためのドーパントは、ドリフト領域16、チャネル領域18、および導電領域20を得るために拡散させる。
【００４３】
この後、図２Ｐに示すように、ゲートトレンチ22上にゲート保護マスク66を形成し、かつフィールドレリーフトレンチ36上の絶縁キャップ29を除去する。さらに、フィールド電極42の頂面の一部と、絶縁キャップ29を除去した領域に隣接する酸化物層をエッチングし、フィールド電極42の上方において、フィールドレリーフトレンチ36の側壁を通じて、チャネル領域18を露出させる。
【００４４】
傾斜インプラント法を用いて、フィールドレリーフトレンチ36の露出した側壁に、チャネル領域18と同一の導電型のドーパントをインプラントし、さらにこのドーパントを拡散させて、高導電領域44を形成する。
【００４５】
その後、ゲート保護マスク66を除去し、さらに公知の方法によってシリサイド層32を形成することにより、図２Ｑに示す構造物を得る。
【００４６】
最後に、スパッタリング等によって、第１の電極30と第２の電極34を形成することにより、本発明のパワー半導体デバイスが得られる。
【００４７】
以上、本発明を、特定の実施形態に即して説明してきたが、当業者にとっては、他に多くの変形例や設計変更が自明であると思われる。したがって、本発明の技術的範囲は、本明細書において開示した特定の実施形態に限られるものではなく、特許請求の範囲の記載によって定められるべきである。
【図面の簡単な説明】
【００４８】
【図１】本発明の一実施形態に係るパワー半導体デバイスの能動セルの断面図である。
【図２Ａ】本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。
【図２Ｂ】本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。
【図２Ｃ】本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。
【図２Ｄ】本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。
【図２Ｅ】本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。
【図２Ｆ】本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。
【図２Ｇ】本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。
【図２Ｈ】本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。
【図２Ｉ】本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。
【図２Ｊ】本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。
【図２Ｋ】本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。
【図２Ｌ】本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。
【図２Ｍ】本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。
【図２Ｎ】本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。
【図２Ｏ】本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。
【図２Ｐ】本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。
【図２Ｑ】本発明に係るパワー半導体デバイスの製造方法における各工程を模式的に示す断面図である。
【符号の説明】
【００４９】
10  半導体部
12  半導体基板
14  半導体層
16  ドリフト領域
18  チャネル領域
20  導電領域
22  ゲートトレンチ
24  ゲート充填酸化物層
25  ゲート電極
28  ゲート酸化膜
30  第１の電極
32  シリサイド層
34  第２の電極
36  フィールドレリーフトレンチ
38  フィールド充填酸化物層
40  凹部
42  フィールド電極
44  高導電領域
46  チャネルインプラント領域
48  パッド酸化物層
50  マスク
52  犠牲層
54  酸化物層
56  窒化物層
58  スペーサ
60  ゲート保護マスク
62  ポリシリコン層
64  ＴＥＯＳ層
66  ゲート保護マスク
【図１】
2008519436.tif 000003
【図２Ａ】
2008519436.tif 000004
【図２Ｂ】
2008519436.tif 000005
【図２Ｃ】
2008519436.tif 000006
【図２Ｄ】
2008519436.tif 000007
【図２Ｅ】
2008519436.tif 000008
【図２Ｆ】
2008519436.tif 000009
【図２Ｇ】
2008519436.tif 000010
【図２Ｈ】
2008519436.tif 000011
【図２Ｉ】
2008519436.tif 000012
【図２Ｊ】
2008519436.tif 000013
【図２Ｋ】
2008519436.tif 000014
【図２Ｌ】
2008519436.tif 000015
【図２Ｍ】
2008519436.tif 000016
【図２Ｎ】
2008519436.tif 000017
【図２Ｏ】
2008519436.tif 000018
【図２Ｐ】
2008519436.tif 000019
【図２Ｑ】
2008519436.tif 000020
【手続補正書】
【提出日】平成19年6月4日(2007.6.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
Ｐ型またはＮ型の導電型を有するドリフト領域、およびこのドリフト領域の上にあって、ドリフト領域と反対の導電型を有するチャネル領域を含む半導体層と、
前記チャネル領域を貫通して前記半導体層に形成されたゲートトレンチと、
前記ゲートトレンチの底部に形成されたゲート充填酸化物層と、
前記ゲート充填酸化物層上に形成されたゲート電極と、
前記トレンチの側壁と前記ゲート電極の間に挾まれ、かつゲート電極よりも密度が小さいゲート酸化膜とを備えるパワー半導体デバイス。
【請求項２】
前記ゲート充填酸化物層は、ＴＥＯＳ（テトラエトキシシラン）からなることを特徴とする請求項１記載のパワー半導体デバイス。
【請求項３】
凹部をもつフィールド充填酸化物層と、前記凹部に一部が収容された断面Ｔ字形の電極とを有するフィールドレリーフトレンチをさらに備えることを特徴とする請求項１記載のパワー半導体デバイス。
【請求項４】
前記断面Ｔ字形の電極と電気的に接続されたもう１つの電極をさらに備えることを特徴とする請求項３記載のパワー半導体デバイス。
【請求項５】
前記半導体層と前記もう１つの電極との間に、ケイ化物層をさらに備えることを特徴とする請求項４記載のパワー半導体デバイス。
【請求項６】
前記断面Ｔ字形の電極と前記もう１つの電極との間に、ケイ化物層をさらに備えることを特徴とする請求項４記載のパワー半導体デバイス。
【請求項７】
フィールド充填酸化物層、およびこのフィールド充填酸化物層内に形成されたフィールド電極を有するフィールドレリーフトレンチと、前記チャネル領域と同一の導電型をもち、かつチャネル領域の側方に形成された高導電領域と、前記フィールド電極および前記高導電領域と電気的に接続されたもう１つの電極とをさらに備えることを特徴とする請求項１記載のパワー半導体デバイス。
【請求項８】
前記ゲート電極を覆う酸化物キャップをさらに備えることを特徴とする請求項１記載のパワー半導体デバイス。
【請求項９】
半導体層に、トレンチを形成する工程と、前記トレンチの底部に酸化物層を蒸着する工程と、前記酸化物層上に電極を形成する工程とを含むパワー半導体デバイスの製造方法。
【請求項１０】
前記電極を形成する工程の前に、前記トレンチの側壁に酸化膜を成長させる工程をさらに含むことを特徴とする請求項９記載の方法。
【請求項１１】
前記充填酸化物層を覆うように、前記トレンチの各側壁にスペーサを形成する工程と、前記充填酸化物層に凹部を形成するため、この充填酸化物層の一部を除去する工程とをさらに含むことを特徴とする請求項９記載の方法。