【事件の表示】
　特許第３０３９４６９号「　液晶表示装置用コントローラ／ドライバＩＣ」の請求項１、３、４に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第３０３９４６９号の請求項２，３に係る特許を維持する。
【理　由】
１．手続の経緯
　特許第３０３９４６９号の請求項１，３，４に係る発明についての出願は、平成９年８月２５日に出願され、平成１２年３月３日に設定登録され、その後、異議申立人　中川　徹　より特許異議の申立てがなされ、取消理由通知がなされ、その指定期間内である平成１３年３月２１日に訂正請求がなされたものである。
　
２．訂正の適否について
（１）訂正の内容
　特許権者が求める訂正の内容は以下のとおりである。　
ａ．特許明細書中の特許請求の範囲の減縮を目的として、請求項１を削除し、以下項数を繰り上げる。
　　　クレーム対応表
　　　　　特許時のクレーム　　　　　　　　　　訂正後のクレーム
　　　　　　　　１　　　　　　　　　　　　　　　削除
　　　　　　　　２　　　　　　　　　　　　　　　１
　　　　　　　　３　　　　　　　　　　　　　　　２
　　　　　　　　４　　　　　　　　　　　　　　　３
　　　　　　　　５　　　　　　　　　　　　　　　４
　　　　　　　　６　　　　　　　　　　　　　　　５
ｂ．特許明細書中の特許請求の範囲の請求項３は請求項１または請求項２の従属項となっていたが、請求項１の削除に伴い、請求項３は請求項２のみの従属項となるように訂正する（訂正後においては、請求項２は請求項１の従属項となる）。
ｃ．上記訂正後の特許請求の範囲の記載と発明の詳細な説明の「課題を解決するための手段」の記載との整合をとるため、明細書の０００７段落から０００８段落までを
「【０００７】
【課題を解決するための手段】かかる目的を達成するため、本発明の液晶表示装置用コントローラ／ドライバＩＣは、階調数を制御する階調コントロール信号と接続され基準クロックｎＨｚ（ｎは任意の自然数）を生成する発振回路と、基準クロックを分周する分周回路と、この分周回路の出力信号と階調コントロール信号とを入力信号とし所定周波数の信号を出力する階調生成回路とを有して構成され、階調コントロール信号の制御する階調数により、基準クロックの周波数ｎＨｚを切り替え可能とし、上記の分周回路は、少なくとも２回路の複数段に構成され、階調数により、各分周回路の分周動作を制御可能としたことを特徴としている。
【０００８】また、使用する最大の階調レベルの数により、発振回路の発振する周波数ｎＨｚを変更可能とし、階調レベルの数を下げた場合には、基準クロックの周波数ｎＨｚを低下させるとよい。」と訂正する。
ｄ．特許明細書中の００１４段落における
「階調生成回路４は、Ａクロック６とＢクロック７とを使って、これら５階調の出力パルス幅の１／４ＰＷＭ（ｐｕｌｓｅ ｗｉｄｔｈ ｍｏｄｕｌａｉｔｉｏｎ ）の出力パルスを生成して出力する。」の記載を「誤字の訂正」を目的として、「階調生成回路４は、Ａクロック６とＢクロック７とを使って、これら５階調の出力パルス幅の１／４ＰＷＭ（ｐｕｌｓｅ ｗｉｄｔｈ ｍｏｄｕｌａｔｉｏｎ ）の出力パルスを生成して出力する。」と訂正する。
　
（２）訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　上記訂正事項ａは、請求項１を削除すると共に、請求項２〜６の項数を繰り上げるものであるから、特許請求の範囲の減縮および不明瞭な記載の釈明を目的とした明細書の訂正に相当する。
　上記訂正事項ｂは、削除された請求項に対する従属項の記載を削除するものであるから、不明瞭な記載の釈明を目的とした明細書の訂正に相当する。
　上記訂正事項ｃは、訂正後の特許請求の範囲の記載と発明の詳細な説明の「課題を解決するための手段」の記載との整合をとるための訂正であるから、不明瞭な記載の釈明を目的とした明細書の訂正に相当する。
　上記訂正事項ｄは、綴りの訂正であるから、誤記の訂正を目的とした明細書の訂正に相当する。
　またいずれの訂正事項も、新規事項の追加には該当せず、実質的に特許請求の範囲を拡張又は変更するものではない。
　なお、異議申立に係る請求項以外の請求項の訂正は、項数の変更に伴う訂正であり、実質的な訂正はなされていない。
　
（３）むすび
　したがって、上記訂正は、特許法第１２０条の４第２項及び同条３項で準用する第１２６条第２項及び第３項の規定に適合するので、当該訂正を認める。
　
３．取消理由および特許異議の申立てについての判断
（１）取消理由通知の概要
ａ．平成１３年１月２９日付取消理由通知書で通知した取消理由の概要は次のとおり。
　請求項１，３，４に係る発明の特許は、刊行物１，２および周知例１，２に基づいて容易に発明をすることができたものであるから、特許法第２９条第２項の規定に違反してなされたものであるので、取り消すべきものである。
刊行物１：特開平２−１６０２８２号公報（下記異議申立人提出の甲第１号証）
刊行物２：特開平７−１４０９３０号公報（下記異議申立人提出の甲第２号証）
周知例１：特開平６−１７６４７９号公報
周知例２：特開平６−１２４１５０号公報
　
（２）特許異議申立の概要
ａ．異議申立人　中川　徹　は、甲第１，２号証を提出し、請求項１，３，４に係る発明の特許は、甲第１，２号証に基づいて容易に発明をすることができたものであるから、特許法第２９条第２項の規定に違反してなされたものであるので、取り消すべき旨、主張している。
　
（３）本件発明
　本件の訂正前の請求項１に係る発明は、上記訂正請求により、削除された。
　本件の訂正前の請求項３，４に係る発明は、上記訂正請求書の特許請求の範囲に記載された次のとおりの事項のうち、請求項２，３（以下、請求項２，３に係る発明を本件発明２，３という）に記載されたとおりの事項により特定されるものである。
「【請求項１】　階調数を制御する階調コントロール信号と接続され基準クロックｎＨｚ（ｎは任意の自然数）を生成する発振回路と、前記基準クロックを分周する分周回路と、該分周回路の出力信号と前記階調コントロール信号とを入力信号とし所定周波数の信号を出力する階調生成回路とを有して構成され、前記階調コントロール信号の制御する階調数により、前記基準クロックの周波数ｎＨｚを切り替え可能とし、前記分周回路は、少なくとも２回路の複数段に構成され、前記階調数により、前記分周回路の分周動作を制御可能としたことを特徴とする液晶表示装置用コントローラ／ドライバＩＣ。
【請求項２】　使用する最大の階調レベルの数により、前記発振回路の発振する周波数ｎＨｚを変更可能としたことを特徴とする請求項１記載の液晶表示装置用コントローラ／ドライバーＩＣ。
【請求項３】　前記階調レベルの数を下げた場合には、前記基準クロックの周波数ｎＨｚを低下させることを特徴とする請求項２記載の液晶表示装置用コントローラ／ドライバＩＣ。
【請求項４】　前記液晶表示装置用コントローラ／ドライバＩＣは、さらに、前記使用する最大階調レベルを設定する階調切り替え信号が入力信号として接続されて構成され、前記階調数切り替え信号にて、どの階調まで使用するかをあらかじめ決めておくことを特徴とする請求項２または３記載の液晶表示装置用コントローラ／ドライバＩＣ。
【請求項５】　前記階調数を所望の最低段数として設定し、該設定された階調数に応じて前記基準クロックの周波数ｎＨｚを下げ、かつ不使用の分周回路の動作を停止させ、消費電力を低減化したことを特徴とする請求項１から４のいずれか１項に記載の液晶表示装置用コントローラ／ドライバＩＣ。」
　
（４）上記引用刊行物および上記引用周知例に記載された発明
　平成１３年１月２９日付取消理由通知書に通知した取消の理由において引用した刊行物１，２（異議申立人　中川　徹　が提出した甲第１，２号証に対応）および周知例１，２にはそれぞれ次のとおりの発明が記載されている。
　
ａ．引用刊行物１：特開平２−１６０２８２号公報
　「多段階の中間調を明確に表現できる偏平型の画像表示装置に関するものである。」（第１頁右下欄第４〜５行）
　「一般に、偏平型の画像表示装置においては、グラフィック表示手段としてプラズマディスプレイパネル（ＰＤＰ）、液晶ディスプレイパネルまたはＥＬディスプレイパネル等が用いられている。」（第１頁右下欄第７〜１０行）
　「明暗の階調は、単位画素領域当たりの表示時間幅で制御することができ、前記表示時間幅はパルス幅で決められる。しかし、かかる階調の付与が無段階で、または情報信号を単にディジタル化しただけの信号で行われると、発光画像がかえって不自然にみえる結果を招く。また、かかる階調がコントラスト調整によって乱されるようなことがあると、画質が著しく損なわれる。
　本発明の目的とするところは、多段階の明暗階調がコントラスト調整に関係なく明確に現れる画像表示装置を提供することにある。」（第１頁右下欄第１７行〜第２頁左上欄第７行）
　「第１図に示すように、周波数可変発振器１の発振出力Ｓ０および同期信号ＳＨを入力とする分周回路２は、同期信号ＳＨをリセット信号として発振出力Ｓ０を分周するので、分周回路２からは第２図にＳＣで示すようなパルス列のパルス信号がとり出される。リセット時点からつぎのリセット時点までの間に分周回路２からとり出されるパルスの数は、設定しようとする階調ステップの数と同じで、階調ステップ数が１６である本例の場合は１６個である。パルス信号ＳＣのパルス間隔は均等でなく、明るいレベル領域へいくにしたがって順次に広がるようにデコードされている。
　パルス信号ＳＣを一方の入力信号とする階調パルス発生回路３は、第２図に符号Ｐ０，Ｐ１・・・Ｐ１５で示した１６階調用のパルス信号を発生する機能を有している。ただし、このパルス信号Ｐ０，Ｐ１・・・Ｐ１５はパルス信号列ＳＣを用いてつくり出したもので、それぞれの立ち上がり時点はリセット時点に対応し、それぞれの立ち下がり時点はパルス信号列ＳＣの各パルスに対応している。すなわち、階調パルス発生回路３は同期信号ＳＨを基準として、パルス幅の相異なるパルス群をつくり出す機能を有している。
　階調パルス発生回路３には、階調付情報信号がいま一つの入力信号として入力される。この情報信号はディジタル信号であるが、もしもアナログ信号であれば、アナログ−ディジタル変換回路４を通じて入力される。そして、この情報信号の階調特性にもとづいて１６種の階調用パルス信号のうちの一つが瞬時的に、かつ、順次に選ばれていく。つまり、選択されたパルス信号が階調付情報信号に代わって画像信号となるのであり、階調パルス発生回路３から時系列的にとり出されたこの画像信号ＰＷはドライバ回路５に印加され、ドライバ回路５はＰＤＰからなる表示パネル６の陽極群を画像信号にもとづき選択的にオン電位ならしめる。」（第２頁右上欄第１６行〜同頁右下欄第１２行）
　「以上のような構成としたことにより、多段階に階調付けされた画像を表示パネル６によって発光表示させることができる。また、発光画像のコントラスト調整（輝度調整でもある）を周波数可変発振器１の発振周波数を変えて行うため、コントラスト調整によって発光画像の階調を損なうことがない。この点をさらに詳しく説明すると、発振器１の発振周波数をたとえば高めた場合、分周回路２の分周分周比は固定であるので、第２図に対比して描いた第３図からわかるように、パルス信号ＳＣのパルス間隔が相対的な間隔比を保って圧縮される。また、パルス信号Ｐ０，Ｐ１・・・・・・Ｐ１５のパルス幅も相対的に縮まるだけであるから、発光画像の階調には影響が現れない。」（第３頁左上欄第６〜１９行）
と記載されると共に、第１図に画像表示装置の電気的構成を示すブロック図が示されている。
　
ｂ．引用刊行物２：特開平７−１４０９３０号公報
　「【０００１】
【産業上の利用分野】本発明は、液晶表示装置等の表示装置に用いられる表示装置用コントローラ、それを用いた表示装置およびそれを用いた表示システムに関する。」（第２頁第２欄第１〜４行）
　「【００２１】更に、この発明の表示システムによれば、一表示ライン分のｎビット幅階調データ群を制御信号に基づいてｍ（ｍはｎよりも小さい整数）ビット幅階調データ群となし、各重みビット毎に１グループとして駆動回路部に順次出力するため、利用者が利用者の好みに応じて表示階調を選べると共に、転送クロック自体を遅くすることもでき、これにより消費電力を低減させることができる。
【００２２】
【実施例】以下、本発明の一実施例の表示システム(301) を例にとり図面を参照して詳細に説明する。図１は、この表示システム(301) の概略構成図であり、ｎ（ｎ≦８の整数）ビット幅画像データを出力するグラフィック・プロセッサ(201) 、グラフィック・プロセッサ(201) からのｎビット幅画像データを保持可能な（６４０×８）ビットで構成されたフレームメモリ(211) 、フレームメモリ(211) からのｎビット幅画像データを順次読み出し赤（Ｒ），緑（Ｇ），青（Ｂ）のそれぞれｎもしくはｍ（ｍはｎより小さい整数）ビット幅階調データと成すカラー・ルックアップテーブル(221) 、グラフィック・プロセッ
サ(201) からフレームメモリ(211) への書き込み及びフレームメモリ(211) からカラー・ルックアップテーブル(221) への読み出しを制御する調停回路(231) を備えている。」（第３頁第４欄第４９行〜第４頁第５欄第２２行）
「【００４７】更に、この実施例の表示システム(301) において特徴的なことは、従来の構成であれば、８ビット幅対応で構成された液晶表示装置を４ビット幅階調データに基づいて駆動させた場合でも、液晶コントローラから信号電極駆動回路には各重みビット毎に並列に階調データが転送されるため、転送クロック数自体は各色毎にそれぞれ依然として４個必要であり、このため消費電力を十分に低減させることは困難であった。これに対して、この実施例によれば転送される各重みビット群は８ビット幅の場合に比べて４ビット幅の場合は、図２（ｂ）および（ｄ）との対比からも理解できるように１グループの各重みビット当たりの転送時間が十分に長くとれる。このため、階調データが８ビット幅の場合に比べて４ビット幅の場合は、転送クロック自体を十分に遅くすることかでき、これにより消費電力を低減させることができる。」（第６頁第９欄第２６〜４１行）
「【００５０】また、この実施例の表示システム(301) によれば、例えば写真などを表示する場合には階調データ幅を８ビット幅として２５６階調の表示を、ワードプロセッサ等として用いる場合は階調データ幅を４ビット幅として１６階調の表示をそれぞれ使い分けることにより、転送クロックを遅くし低消費電力化を達成することができる。
【００５１】即ち、図３（ａ）に示す液晶コントローラ(81)へ入力されるカラー・ルックアップテーブル(221) からの８ビット幅階調データは、上述した通り第１メモリ(83a) 、第２メモリ(83b) に保持される。ところで、液晶コントローラ(81)を構成する選択制御回路(89)は、外部からの選択信号（SE）に基づいて、選択出力回路(87)からの出力が２，４，６等の各種階調幅データに間引き出力されるよう構成されている。
【００５２】例えば、ワードプロセッサを４ビット幅階調データに基づき１６階調の画像表示で表現する場合、選択制御回路(89)に入力される選択信号（SE）に基づいて、入力される８ビット幅階調データは４ビット幅階調データにデータ間引きされ、各重みビット毎に１グループとして順次出力される。
【００５３】したがって、８ビット幅階調データを出力する場合に比べて転送クロック自体を遅くすることかでき、これにより消費電力を低減させることができる。このようにして表示システム(301) を構成することにより、液晶コントローラ(81)へ入力される階調データのビット幅がその利用者によって適宜選択可能となり、これにより例えば利用者が利用者の好みに応じて、また消費電力を考慮して階調数の選択も可能となる。」（第６頁第１０欄第１１〜３９行）
「【００５５】また、ここでは液晶コントローラ(81)によって階調データのデータ間引きを行ったが、グラフィック・コントローラ(201) 、フレームメモリ(211) あるいはカラー・ルックアップテーブル(221) からの読み出し時点でデータ間引きを行っても良く、これにより一層の低消費電力化が達成される。」（第６頁第１０欄第４５行〜第６頁第１０欄第５０行）
と記載されると共に、第１図に表示システムの概略構成図、第２図に液晶コントローラへの階調信号の入力・出力形態を示す図、第３図に第１図における液晶コントローラの概略構成図が示されている。
　
ｃ．引用周知例１：特開平６−１７６４７９号公報
　「また、記憶部制御回路９は記憶部１０の書き込みアドレスAwと読み出しアドレスArから記憶部１０内のデータ量を検出し、そのデータ量に応じてＶＣＯ８Ａへのコントロール電圧Vvc を変化させる。ＶＣＯ８Ａは、コントロール電圧Vvc に応じて発振周波数Fdckを変化させる。」（第４頁第６欄第６〜１１行）
　「一方、信号処理部６に供給されるクロックDCK は、DCK クロック生成部１６により生成されるものであるが、この周波数はＶＣＯ８Ａで発振された信号２６Ａの周波数Fdckにより決まり、即ち、記憶部制御回路部９からのコントロール電圧Vvc による。」（第４頁第６欄第３８〜４２行）
　「本発明によれば、記憶部にデータが満たされるまでは高速でディスクを回転させてピットを読み取り、信号処理、記憶部へのデジタルデータ書き込みを行い、記憶部が満たされている状態では再生速度を本来の再生速度と同じになるように制御することで、ディスクを回転させるモータ及び信号処理部での消費電力を必要最低限に抑えることが可能になる。」（第５頁第８欄第１９〜２６行）
と記載されている。
　
ｄ．引用周知例２：特開平６−１２４１５０号公報
　「ＣＰＵ２のクロック信号はクロック発生部３から供給される。クロック発生部２は状態判定回路７からの判定信号に従って以下に詳述するようにクロック周波数を５０ＭＨｚから１６ＭＨｚの範囲で変化させる。コンピュータシステム１のシステムバス６には状態判定回路７とアドレス監視回路８とアドレス検出回路９が接続され、これらによってＣＰＵ２のプログラム実行状態が監視され、ＣＰＵ２がアイドル状態になっているか否かを示す判定信号をクロック発生部３に向けて出力する。」（第３頁第３欄第２６〜３５行）
　「図１の実施例のクロック発生部３は、状態判定回路７から出力される判定信号を緩衝し適宜に増幅するバッファ３１と、バッファ３１を経た判定信号を積分する積分器３２と、その積分出力を所定の上限値と下限値の範囲に制限するリミッタ３３と、このリミッタ３３の出力を制御電圧とする電圧制御型可変周波数発振器（ＶＣＯ）３４とからなり、ＶＣＯ３４の発振出力がＣＰＵ２のクロック信号となる。」（第４頁第６欄第３６〜４３行）
　「以上詳細に説明したように、動作中のクロック周波数に例えば０．１％程度の高度な安定度を要求され、クロック周波数をステップ的に切換えることができないマイクロプロセッサであっても、この発明の駆動制御装置のように、クロック周波数を規定の変化率以下で徐々に変更することで、マイクロプロセッサの処理の連続性を保ちながら誤動作することなく高速モードと低速モードのモード移行を行うことができる。したがって、この種のマイクロプロセッサを用いたシステムでも、プログラム実行状態に応じて不必要な消費電力を削減するという節電制御を適用することができる。」（第５頁第８欄第１９〜２９行）
と記載されている。
　
（５）対比・判断
ａ．本件発明２について
　本件発明２と上記引用刊行物１に記載されたものとを対比する。
　上記引用刊行物１には、「多段階の中間調を明確に表現できる偏平型の画像表示装置に関するものである。」、「一般に、偏平型の画像表示装置においては、グラフィック表示手段としてプラズマディスプレイパネル（ＰＤＰ）、液晶ディスプレイパネルまたはＥＬディスプレイパネル等が用いられている。」と記載され、画像表示装置は一般に集積回路により構成されるから、上記引用刊行物１は「液晶表示装置用コントローラ／ドライバＩＣ」に関するものである。
　また、上記引用刊行物１には、「明暗の階調は、単位画素領域当たりの表示時間幅で制御することができ、前記表示時間幅はパルス幅で決められる。」、
「周波数可変発振器１の発振出力Ｓ０および同期信号ＳＨを入力とする分周回路２は、同期信号ＳＨをリセット信号として発振出力Ｓ０を分周するので、分周回路２からは第２図にＳＣで示すようなパルス列のパルス信号がとり出される。」、
「パルス信号ＳＣを一方の入力信号とする階調パルス発生回路３は、第２図に符号Ｐ０，Ｐ１・・・Ｐ１５で示した１６階調用のパルス信号を発生する機能を有している。ただし、このパルス信号Ｐ０，Ｐ１・・・Ｐ１５はパルス信号列ＳＣを用いてつくり出したもので、それぞれの立ち上がり時点はリセット時点に対応し、それぞれの立ち下がり時点はパルス信号列ＳＣの各パルスに対応している。すなわち、階調パルス発生回路３は同期信号ＳＨを基準として、パルス幅の相異なるパルス群をつくり出す機能を有している。
　階調パルス発生回路３には、階調付情報信号がいま一つの入力信号として入力される。」と記載されているから、上記引用刊行物１の「階調付情報信号」は本件発明２の「階調数を制御する階調コントロール信号」、上記引用刊行物１の「周波数可変発振器１」は本件発明２の「基準クロックの周波数を発生する発振回路」、上記引用刊行物１の「分周回路２」は本件発明２の「その基準クロックを分周する分周回路」、上記引用刊行物１の「階調パルス発生回路３」は本件発明２の「分周回路の出力信号と階調コントロール信号とを入力信号とし所定周波数の信号を出力する階調生成回路」にそれぞれ相当する。
　したがって、両者は「基準クロックｎＨｚ（ｎは任意の自然数）を生成する発振回路と、
前記基準クロックを分周する分周回路と、
該分周回路の出力信号と階調数を制御する階調コントロール信号とを入力信号とし所定周波数の信号を出力する階調生成回路とを有して構成されたこと、を特徴とする液晶表示装置用コントローラ／ドライバＩＣ。」
で一致し、次の点で相違する。
相違点
　（１）本件発明２のものは、「発振回路」が「階調コントロール信号」と接続され、「階調コントロール信号の出力する階調数により」、「基準クロックの周波数ｎＨｚを切り替え可能」であるのに対し、上記引用刊行物１では、「発振回路」の周波数が階調数に応じて切り替えられていない点。
　（２）本件発明２のものは、「前記分周回路は、少なくとも２回路の複数段に構成され、前記階調数により、前記分周回路の分周動作を制御可能とした」ものであるのに対し、上記引用刊行物１では、その旨記載されていない点。
　（３）本件発明２のものは、「使用する最大の階調レベルの数により、前記発振回路の発振する周波数ｎＨｚを変更可能」であるのに対して、上記引用刊行物１では、「発信回路」の周波数が「使用する最大の階調レベルの数」により変更可能でない点。
　
　上記相違点（１）について検討する。
　上記引用刊行物２は、「本発明は、液晶表示装置等の表示装置に用いられる表示装置用コントローラ、それを用いた表示装置およびそれを用いた表示システムに関する。」と記載され、画像表示装置は一般に集積回路により構成されるから、上記引用刊行物２は「液晶表示装置用コントローラ／ドライバＩＣ」に関するものである。
　また、上記引用刊行物２には、「この発明の表示システムによれば、一表示ライン分のｎビット幅階調データ群を制御信号に基づいてｍ（ｍはｎよりも小さい整数）ビット幅階調データ群となし、各重みビット毎に１グループとして駆動回路部に順次出力するため、利用者が利用者の好みに応じて表示階調を選べると共に、転送クロック自体を遅くすることもでき、これにより消費電力を低減させることができる。」と記載されているから、複数の階調表示を１つの表示装置用コントローラで行うと共に、転送クロックを切り替えて消費電力を低減させることができるものであり、上記引用刊行物２には「この実施例によれば転送される各重みビット群は８ビット幅の場合に比べて４ビット幅の場合は、図２（ｂ）および（ｄ）との対比からも理解できるように１グループの各重みビット当たりの転送時間が十分に長くとれる。このため、階調データが８ビット幅の場合に比べて４ビット幅の場合は、転送クロック自体を十分に遅くすることかでき、これにより消費電力を低減させることができる。」と記載されているから、「階調データ」即ち階調数の低下に合わせて「転送クロック」を遅くする即ち「転送クロック」の周波数を低く切り替えることにより、消費電力を低減させるものである。
　ここで、消費電力を低減させるために「クロック」の周波数を低く切り替えるために、発振回路の出力を低く切り替えることは、上記引用周知例１，２に記載されるように周知技術であり、また、「階調データ」に応じて「転送クロック」の周波数を切り替えるのであるから、発信回路の出力を低く切り替えることにより「クロック」を低く切り替える場合、「階調数を制御する階調コントロール信号」が「発信回路」に接続されるのは自明のことである。
　上記相違点（３）について検討すると、上記引用刊行物２は上記した通り、「階調データ」即ち階調数に合わせて「転送クロック」の周波数を切り替えるものであるから、「使用する最大の階調レベルの数」に応じて「転送クロック」は変更されるものである。
　上記相違点（２）について検討すると、上記引用刊行物１，２には何れにも「前記分周回路は、少なくとも２回路の複数段に構成され、前記階調数により、前記分周回路の分周動作を制御可能」とすることは記載されていない。
　更に、上記引用周知例１，２にも、この点は記載されていない。
　しかも、上記相違点（２）に係る構成は、異議申立のなされていない訂正前の請求項２において限定した事項であって、この構成について異議申立人は、何らの主張も立証もしていない。
　
　よって、本件発明２は、異議申立人提出の各刊行物に記載された発明から容易に想到し得るものと認められないから、特許法第２９条第２項の規定に違反したものとすることができない。
　
ｂ．本件発明３について
　本件発明３と上記引用刊行物１に記載されたものを比較する。
　本件発明３と上記引用刊行物１に記載された事項との一致点は上記「本件発明２について」と同様であり、次の点で相違する。
相違点
　（１）本件発明３のものは、「発振回路」が「階調コントロール信号」と接続され、「階調コントロール信号の出力する階調数により」、「基準クロックの周波数ｎＨｚを切り替え可能」であるのに対し、上記引用刊行物１では、「発振回路」の周波数が階調数に応じて切り替えられていない点。
　（２）本件発明３のものは、「前記分周回路は、少なくとも２回路の複数段に構成され、前記階調数により、前記分周回路の分周動作を制御可能とした」ものであるのに対し、上記引用刊行物１では、その旨記載されていない点。
　（３）本件発明３のものは、「使用する最大の階調レベルの数により、前記発振回路の発振する周波数ｎＨｚを変更可能」であるのに対して、上記引用刊行物１では、「発信回路」の周波数が「使用する最大の階調レベルの数」により変更可能でない点。
　（４）本件発明３のものは、「前記階調レベルの数を下げた場合には、前記基準クロックの周波数ｎＨｚを低下させる」のに対して、上記引用刊行物１では、「発信回路」の周波数が「階調レベルの数」を下げた場合に低下されていない点。
　
　上記相違点（１）（３）については、上記「本件発明２について」で記載した通りである。
　また、上記相違点（４）について検討すると、上記「本件発明２について」で記載したとおり、上記引用刊行物２には、「階調データ」即ち階調数の低下に合わせて「転送クロック」を遅くする即ち「転送クロック」の周波数を低く切り替えることにより、消費電力を低減させるものが記載されている。
　しかしながら、上記相違点（２）については、上記「本件発明２について」で記載したとおり、上記引用刊行物１，２、上記引用周知例１，２の何れにも記載されておらず、異議申立のなされていない訂正前の請求項２において限定した事項であって、この構成について異議申立人は、何らの主張も立証もしていない。
　
　よって、本件発明３は、異議申立人提出の各刊行物に記載された発明から容易に想到し得るものと認められないから、特許法第２９条第２項の規定に違反したものとすることができない。
　
（６）むすび
　以上のとおりであるから、各特許異議の申立ての理由および、証拠によっては、本件請求項２，３（訂正前の請求項３，４）の特許を取り消すことはできない。　
　また、他に本件発明の特許を取り消すべき理由を発見しない。
　よって結論のとおり決定する。　
【異議決定日】
平成１３年４月１７日（２００１．４．１７）
【訂正の要旨】
ａ．特許明細書中の特許請求の範囲の減縮を目的として、請求項１を削除し、以下項数を繰り上げる。
　クレーム対応表
　　特許時のクレーム　　訂正後のクレーム
　　　　　１　　　　　　　削除
　　　　　２　　　　　　　１
　　　　　３　　　　　　　２
　　　　　４　　　　　　　３
　　　　　５　　　　　　　４
　　　　　６　　　　　　　５
ｂ．特許明細書中の特許請求の範囲の請求項３は請求項１または請求項２の従属項となっていたが、請求項１の削除に伴い、請求項３は請求項２のみの従属項となるように訂正する（訂正後においては、請求項２は請求項１の従属項となる）。
ｃ．上記訂正後の特許請求の範囲の記載と発明の詳細な説明の「課題を解決するための手段」の記載との整合をとるため、明細書の０００７段落から０００８段落までを
「【０００７】
【課題を解決するための手段】かかる目的を達成するため、本発明の液晶表示装置用コントローラ／ドライバーＩＣは、階調数を制御する階調コントロール信号と接続され基準クロックｎＨｚ（ｎは任意の自然数）を生成する発振回路と、基準クロックを分周する分周回路と、この分周回路の出力信号と階調コントロール信号とを入力信号とし所定周波数の信号を出力する階調生成回路とを有して構成され、階調コントロール信号の制御する階調数により、基準クロックの周波数ｎＨｚを切り替え可能とし、上記の分周回路は、少なくとも２回路の複数段に構成され、階調数により、各分周回路の分周動作を制御可能としたことを特徴としている。
　【０００８】また、使用する最大の階調レベルの数により、発振回路の発振する周波数ｎＨｚを変更可能とし、階調レベルの数を下げた場合には、基準クロックの周波数ｎＨｚを低下させるとよい。」と訂正する。
ｄ．特許明細書中の００１４段落における
「階調生成回路４は、Ａクロック６とＢクロック７とを使って、これら５階調の出力パルス幅の１／４ＰＷＭ（ｐｕｌｓｅ　ｗｉｄｔｈ　ｍｏｄｕｌａｉｔｉｏｎ）の出力パルスを生成して出力する。」の記載を「誤字の訂正」を目的として、「階調生成回路４は、Ａクロック６とＢクロック７とを使って、これら５階調の出力パルス幅の１／４ＰＷＭ（ｐｕｌｓｅ　ｗｉｄｔｈ　ｍｏｄｕｌａｔｉｏｎ）の出力パルスを生成して出力する。」と訂正する。
（５４）【発明の名称】
液晶表示装置用コントローラ／ドライバＩＣ
（５７）【特許請求の範囲】
　【請求項１】　階調数を制御する階調コントロール信号と接続され基準クロックｎＨｚ（ｎは任意の自然数）を生成する発振回路と、前記基準クロックを分周する分周回路と、該分周回路の出力信号と前記階調コントロール信号とを入力信号とし所定周波数の信号を出力する階調生成回路とを有して構成され、前記階調コントロール信号の制御する階調数により、前記基準クロックの周波数ｎＨｚを切り替え可能とし、
前記分周回路は、少なくとも２回路の複数段に構成され、前記階調数により、前記各分周回路の分周動作を制御可能とした
　【請求項２】　
使用する最大の階調レベルの数により、前記発振回路の発振する周波数ｎＨｚを変更可能としたことを特徴とする請求項１記載の
　【請求項３】　
前記階調レベルの数を下げた場合には、前記基準クロックの周波数ｎＨｚを低下させることを特徴とする請求項２記載の
　【請求項４】　
前記液晶表示装置用コントローラ／ドライバＩＣは、さらに、前記使用する最大階調レベルを設定する階調切り替え信号が入力言号として接続されて構成され、前記階調数切リ替え信号にて、どの階調まで使用するかをあらかじめ決めておくことを特徴とする請求項２または３記載の
　【請求項５】　
前記階調数を所望の最低段数として設定し、該設定された階調数に応じて前記基準クロックの周波数ｎＨｚを下げ、かつ不使用の分周回路の動作を停止させ、消費電力を低減化したことを特徴とする請求項１から４のいずれか１項に記載の
【発明の詳細な説明】
　【０００１】
　【発明の属する技術分野】本発明は、液晶表示装置用コントローラ／ドライバＩＣに関し、特に、階調付きの液晶表示装置用コントローラ／ドライバＩＣに関する。
　【０００２】
　【従来の技術】従来、表示コントローラ／ドライバＩＣは一般に、発振回路と分周回路とを有するＩＣとして構成される。例えば、図６は、従来の一般的な表示コントローラ／ドライバＩＣの回路構成例を示すブロック図である。本従来例の表示コントローラ／ドライバＩＣのＩＣブロックは、基準クロックを発生する発振回路１７と、基準クロックを分周する１／２分周回路１８、１９と、出力パルス幅を切り替えて階調を生成する階調生成回路２０とにより構成される。
　【０００３】また、図７は図６の各部の波形例を示している。例えば今、５段階の濃淡が表示できる（５階調）表示コントローラ／ドライバＩＣを考える。つまり、１／４の単位で出力パルス幅２１が制御でき、０／４（出力パルスなし）、１／４、２／４、３／４、４／４の５段階を使用する。この出力パルス幅２１を制御するために、発振周波数のｎＨｚクロック２４、それを１／２分周したＢクロックの１／２ｎＨｚクロック２３、さらに１／２分周したＡクロックの１／４ｎＨｚクロック２２を使用する。これらＡクロック、Ｂクロックおよび階調コントロール信号３２を入力信号として、出力パルス２１のパルス幅を、点線で示した各幅に切り替えることを可能としている。
　【０００４】上記の従来例の表示コントローラ／ドライバＩＣは、基準クロックを最大階調数に固定的に合わせている。例えば、階調として０、２／４、４／４の３階調しか使用しない場合でも、最大クロックｎＨｚの基準クロックを使用している。よって、階調数を下げた場合でも高い周波数領域で周波数切リ替えを行っている。
　【０００５】
　【発明が解決しようとする課題】しかしながら、上記の従来例の表示コントローラ／ドライバＩＣは、階調数を下げた場合でも、例えば５階調を３階調に変更した場合でも、消費電力は５階調の場合と実質的に変わらない問題点を伴う。
　【０００６】本発明は、低消費電力化および高性能化した液晶表示装置用コントローラ／ドライバＩＣを提供することを目的とする。
　【０００７】
　【課題を解決するための手段】かかる目的を達成するため、本発明の液晶表示装置用コントローラ／ドライバＩＣは、階調数を制御する階調コントロール信号と接続され基準クロックｎＨｚ（ｎは任意の自然数）を生成する発振回路と、基準クロックを分周する分周回路と、この分周回路の出力信号と階調コントロール信号とを入力信号とし所定周波数の信号を出力する階調生成回路とを有して構成され、階調コントロール信号の制御する階調数により、基準クロックの周波数ｎＨＺを切り替え可能とし
、上記の分周回路は、少なくとも２回路の複数段に構成され、階調数により、各分周回路の分周動作を制御可能とした
　【０００８】
また、使用する
　【０００９】さらに、上記の液晶表示装置用コントローラ／ドライバＩＣは、使用する最大階調レベルを設定する階調切り替え信号が入力信号として接続されて構成され、階調数切り替え信号にて、どの階調まで使用するかをあらかじめ決めておくとよい。
　【００１０】なお、階調数を欲する最低段数として設定し、この設定された階調数に応じて基準クロックの周波数ｎＨｚを下げ、かつ不使用の分周回路の動作を停止させ、消費電力を低減化するとよい。
　【００１１】
　【発明の実施の形態】次に添付図面を参照して本発明による液晶表示装置用コントローラ／ドライバＩＣの実施の形態を詳細に説明する。図１〜図５を参照すると本発明の液晶表示装置用コントローラ／ドライバＩＣの実施形態が示されている。図１〜図３は第１の実施形態、図４は第２の実施形態、図５は実際に商品化された液晶表示装置用コントローラ／ドライバＩＣに本実施形態を適用した場合の消費電力の特性例のグラフである。
　【００１２】＜第１の実施形態＞
図１を参照すると、本発明の第１の実施形態の表示コントローラ／ドライバＩＣは、周波数ｎＨｚの基準クロックを生成する発振回路１、１／２分周回路２および３、階調生成回路４を有している。階調コントロール信号３０が発振回路１、１／２分周回路３、および階調生成回路４に入力されている。本構成の表示コントローラ／ドライバＩＣは、５階調の例であるので、１／２分周回路は２段になっている。しかし、階調数によって１／２分周回路の段数は増減し、この増減の制御のために階調コントロール信号３０が必要に応じて入力される。
　【００１３】次に、本実施形態の動作例について、図１、図２、図３を参照して詳細に説明する。周波数ｎＨｚの基準クロック８は、発振回路１で生成され、初段の１／２分周回路２に入力される。１／２分周回路２は、１／２ｎＨｚクロックを生成しＢクロック７として階調生成回路４に入力される。さらに、１／２ｎＨｚクロックは、次段の１／２分周回路３に入力され、１／４ｎＨｚクロックを生成しＡクロック６として階調生成回路４に入力される。階調段数は、階調の必要に応じて、１／２分周回路３と同じ回路を追加する。
　【００１４】今、５階調を考えた場合、出力パルスの幅は、０、１／４、２／４、３／４、４／４の５段階の値をとる。階調生成回路４は、Ａクロック６とＢクロック７とを使って、これら５階調の出力パルス幅の１／４ＰＷＭ（ｐｕｌｓｅ　ｗｉｄｔｈ
ｍｏｄｕｌａｔｉｏｎ
　【００１５】この５階調の場合における基準クロックの周波数はｎＨｚである。階調コントロール信号３０により設定する階調数により、半固定的に基準クロックの周波数を制御する場合を以下に説明する。但し、階調数に係わりなく、階調コントロール信号の制御信号に応じて、基準クロックの周波数を可変として動作させることも可能である。これは、階調数とダイナミックレンジとの係わりとなる。
　【００１６】階調コントロール信号３０により制御して、３階調しか使用しない場合を考える。使用する出力パルス幅は、０、２／４、４／４の３種類である。この場合、タイミング波形は図３の様になる。つまり、階調コントロール信号３０によって、発振回路１では、基準クロックとしてｎＨｚクロックの１／２の周波数であるｍＨｚクロック１１に切り替える。また、１／２分周回路２では、１／２ｍＨｚクロックを生成し、Ｂクロック１０として階調生成回路４に入力する。階調生成回路４は、Ｂクロック１０から、１／２ＰＷＭの出力パルス９を生成する。このとき、１／２分周回路３は必要ないので、階調コントロール信号３０によって動作を停止させる。この３階調の場合における基準クロックの周波数はｍＨｚである。なお、図３中のｎＨｚクロック１２は、参照のために掲示してある。
　【００１７】上記の第１の実施形態によれば、階調数を下げた場合には、基準クロックの発振周波数を低下させている。このことにより、発振回路１や１／２分周回路２の消費電力を下げることが可能となる。また、不必要な１／２分周回路３の動作を停止することによっても、消費電力を下げることが可能となる。
　【００１８】＜第２の実施形態＞
次に、本発明第２の実施形態について、図４を参照して詳細に説明する。図４に示すように、第２の実施形態の基本的な形態は第１の実施形態と同様である。異なる点は、あらかじめ階調数切り替え信号にて、どの階調まで使用するか決めておく点である。
　【００１９】図４を参照すると、第２の実施形態の表示コントローラ／ドライバＩＣは、発振回路１３、１／２分周回路１４および１５、階調生成回路１６を有している。階調コントロール信号３１が発振回路１、１／２分周回路１５、および階調生成回路１６に入力されている。本構成の表示コントローラ／ドライバＩＣは、第１の実施形態と同様に５階調の例であり、１／２分周回路は２段になっている。しかし、階調数によって１／２分周回路の段数は増減し、この増減の制御のために階調コントロール信号３１が必要に応じて入力される。さらに、階調切り替え信号４０により、発振回路１３、階調生成回路１６は、何階調まで使用するか決める。また、１／２分周回路１５についても、階調数切り替え信号４０により使用するか否かを決める。
　【００２０】各部の波形については、第１の実施形態と同様であり、図２および図３の形態となる。
　【００２１】本第２の実施形態の表示コントローラ／ドライバＩＣでは、階調コントロール信号３１を発振回路１３と１／２分周回路１５にも入力し、使用する階調によっては基準クロックの周波数を低くし、１／２分周回路１４を使用しない。よって、本第２の実施形態の効果は、第１の実施形態と同様に消費電力が低減化される。
　【００２２】図５は、基準クロックの発信周波数［ＫＨｚ］と消費電力［ｍＷ］の関係を表した特性グラフ例である。本グラフは、ＬＣＤコントローラ／ドライバＩＣ（日本電気株式会社の商品型式；μＰＤ１６６６１Ａ）を用いて、基準クロックの発振周波数と発振回路部の消費電力との関係を実測した測定値である。本特性グラフ例から知れるように、基準クロック（発振周波数）と消費電力の関係は、ほぼ比例になっている。つまり、階調数が増加するに比例して、消費電力も増加している。逆に、階調数を下げれば、階調数に略比例して消費電力は低減化される。本特性図５から知れるように、５階調の場合の基準基準クロックｎＨｚを３階調の場合にｍＨｚに変更すると、消費電力は約１／２となる。
　【００２３】尚、上述の実施形態は本発明の好適な実施の一例であるが、本発明はこれに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形実施が可能である。
　【００２４】
　【発明の効果】以上の説明より明かなように、本発明の液晶表示装置用コントローラ／ドライバＩＣは、周波数ｎＨｚ（ｎは任意の自然数）の基準クロックを生成して分周する。この分周回路への入力および出力信号と階調数を制御する階調コントロール信号とを入力信号とし、所定周波数の信号を出力する。この制御において、階調コントロール信号の制御する階調数により、基準クロックの周波数ｎＨｚを切り替え可能としている。よって、階調コントロール信号または、階調数切り替え信号により、発振回路または基準クロックを低くすることが出来る。これにより、消費電力の低減が可能となる。
【図面の簡単な説明】
　【図１】本発明の液晶表示装置用コントローラ／ドライバＩＣの第１の実施形態を示すブロック構成図である。
　【図２】図１を５階調で使用した場合の各部の波形図である。
　【図３】図１を３階調で使用した場合の各部の波形図である。
　【図４】本発明の第２の実施形態を示すのブロック構成図である。
　【図５】基準クロックの発振周波数と消費電力の関係例を表したグラフである
　【図６】従来例の表示コントローラ／ドライバＩＣのブロック構成図である。
　【図７】従来例の各部の波形図である。
　【符号の説明】
　１　発振回路
　２　１／２分周回路
　３　１／２分周回路
　４　階調生成回路
　５　出力パルス波形
　６　Ａクロック波形
　７　Ｂクロック波形
　８　基準クロック波形（ｎＨｚクロック）
　９　出力パルス波形
　１０　クロックＢ波形
　１１　基準クロック波形（ｍＨｚクロック）
　１２　基準クロック波形（参考用、ｎＨｚクロック）
　１３　発振回路
　１４　１／２分周回路
　１５　１／２分周回路
　１６　階調生成回路
　１７　発振回路
　１８　１／２分周回路
　１９　１／２分周回路
　２０　階調生成回路
　２１　出力パルス波形
　２２　クロックＡの波形
　２３　クロックＢの波形
　２４　基準クロック波形（ｎＨｚクロック）