(57)【要約】      （修正有）【課題】順方向電圧の低減を目的とした半導体装置を提供する。【解決手段】半導体装置においてはブレークダウンが半導体基板の中央側で起き、逆方向耐圧の変動が防止された構造を維持しつつ活性領域直下に高抵抗層が無いデバイス構造になっている。また、PN接合部は結晶歪等の少ないメサ溝の側面に露出している。これにより、低い順方向電圧と低いリーク電流を同時に実現する事が可能となる。この結果、半導体装置の信頼性の向上に寄与する事が可能である。【選択図】図１
0003141688.tif 000002
【実用新案登録請求の範囲】
【請求項１】
第１導電型の第１の半導体領域と、第１導電型を有しかつ前記第１の半導体領域より低い不純物濃度で前記第１の半導体領域の上面に隣接して形成された第２の半導体領域と、第１導電型を有し前記第２の半導体領域よりも高い不純物濃度で前記第１の半導体領域の上面に隣接して形成された第３の半導体領域と、第１導電型と異なる第２導電型を有しかつ前記第２の半導体領域および前記第３の半導体領域の上面に形成された第４の半導体領域とを備え、前記第２の半導体領域および前記第３の半導体領域と前記第４の半導体領域との間にＰＮ接合が形成され、第２の半導体領域は第３の半導体領域を環状に包囲するよう形成された事を特徴とする半導体装置。
【請求項２】
前記第２の半導体領域および第４の半導体領域は側面にメサ溝を有し、前記第２の半導体領域と前記第４の半導体領域との間に形成されたＰＮ接合が前記メサ溝の側面に露出している事を特徴とする請求項１に記載の半導体装置。
【請求項３】
第４の半導体領域が前記メサ溝側で相対的に深く形成されており、前記メサ溝から離間した側で相対的に浅く形成されている事を特徴とした請求項２に記載の半導体装置。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は順方向電圧の低減を目指した半導体装置に関する。
【背景技術】
【０００２】
従来の半導体装置を図２に示す。図示のように、従来の半導体装置では、アノード領域として機能する第３の半導体領域９が、カソード領域として機能する第２の半導体領域８と第１の半導体領域７の外側面を包囲して下方に延伸する外縁領域を有する。第３の半導体領域９は周知の不純物拡散によって形成されるため、深さ方向に不純物拡散濃度が減少し、外縁領域の外側（半導体基板の側面側）を通る経路ほど電気抵抗が増加する。また、第２の半導体領域８と第３の半導体領域９との間のＰＮ接合領域は、第１の半導体領域７と第３の半導体領域９との間のＰＮ接合領域に比較して、相対的に不純物濃度の高い領域が隣接してＰＮ接合が形成されている。
【０００３】
そして、第２の半導体領域８と第３の半導体領域９との間のＰＮ接合領域は、外縁領域に包囲された素子内側（半導体基板の中央側）に形成され、半導体基板の側面から完全に離間される。以上より、アノード領域とカソード領域との間に逆方向バイアスが印加されたとき、第２の半導体領域８と第３の半導体領域９との間のＰＮ接合領域に逆方向電流が流れ、半導体基板の側面側には電流が流れ難くなり、逆方向耐圧が変動することがない。
【特許文献１】特開2005-317894号公報
【考案の開示】
【考案が解決しようとする課題】
【０００４】
しかし従来の構造では、第２の半導体領域８と第３の半導体領域９との間に形成されたＰＮ接合領域を含む活性領域直下に、比較的高抵抗の半導体層(第１の半導体領域７)が存在することで順方向電圧が大きくなるという欠点があった。また、第１の半導体領域７と第３の半導体領域９との間に形成されたＰＮ接合が半導体基板の側面に露出し、この露出面には周知のウェーハダイス加工が施されるため、漏れ電流が大きくなるという問題が生じていた。
【課題を解決するための手段】
【０００５】
本考案は、ブレークダウン領域が半導体基板の中央側に形成され、逆方向電圧の変動が良好に防止された従来の構造を維持しつつ、活性領域直下に高抵抗層が無いデバイス構造になっている。また、PN接合部はダイスせず、化学処理（エッチング処理）することでＰＮ接合の露出面の半導体結晶に漏れ電流を増加させるような歪を与えない素子構造を実現する。
【考案の効果】
【０００６】
本考案によると、順方向電圧が大きくなるという従来の問題が解決され、かつＰN接合部の露出した表面をダイシングせず化学処理を行っているので結晶に歪を与えることなく、大きなリーク電流が発生する事が防止されている。よって本考案による半導体装置は低い順電圧と低いリーク電流を同時に実現する事が可能となる。
【０００７】
本考案においては活性領域直下に高抵抗層が存在しないため、ウェーハの比抵抗等が半導体素子の諸特性に影響を与え難い。またPN接合部の露出部分に異物等が付着しても、逆方向耐圧の変動は起こりにくい。このように本考案は半導体装置の信頼性の向上に寄与する事が可能である。
【考案を実施するための最良の形態】
【０００８】
本考案における第１の半導体領域１は、図１に示すように、ウェーハの他面（下面）からN型の不純物を拡散して形成された相対的に不純物濃度の高いN＋半導体領域となる。第２の半導体領域２は第１の半導体領域１の一方の主面側に形成され、第１の半導体領域１と比較して不純物濃度が低い事を特徴とする。
【０００９】
この第２の半導体領域２にＮ型不純物を部分的に拡散することにより、第２の半導体領域２に第３の半導体領域３を形成する。したがって、第３の半導体領域３は第２の半導体領域２に比較して不純物濃度が高くなっている。このとき、第３の半導体領域３は第２の半導体領域２の全体に形成するのではなく、第２の半導体領域２の半導体基板の中央側にのみ形成する。このため、半導体基板の外周側には第２の半導体領域２が残存し、平面的にみたとき、第３の半導体領域３は第２の半導体領域２によって環状に包囲されている。
【００１０】
更に、第２の半導体領域２と第３の半導体領域３の一方の主面の全体にP型不純物を拡散し、第４の半導体領域４を形成する。この際、第２の半導体領域２と第３の半導体領域３の濃度差（第３の半導体領域３の不純物濃度が第２の半導体領域２の不純物濃度よりも高い）により、不純物濃度が相対的に高い第３の半導体領域３には相対的に浅く第４の半導体領域が形成され、不純物濃度が相対的に低い第２の半導体領域２には相対的に深く第４の半導体領域が形成される。
【００１１】
これにより、第２の半導体領域２と第４の半導体領域４との間のＰＮ接合は、第３の半導体領域３と第４の半導体領域４との間のＰＮ接合に比較して、半導体基板の一方の面（上面）から離間した位置に形成される。また、第３の半導体領域３と第４の半導体領域４との間のＰＮ接合は、第２の半導体領域２と第４の半導体領域４との間のＰＮ接合に比較して、相対的に不純物濃度の高い領域が隣接してＰＮ接合が形成されている。これにより、上記の２つのＰＮ接合に印加される逆方向電圧が高まったとき、第３の半導体領域３と第４の半導体領域４との間のＰＮ接合でブレークダウンが発生する。
【００１２】
第３の半導体領域３と第４の半導体領域４との間のＰＮ接合は第４の半導体領域４によって環状に包囲され、半導体基板の側面に露出しない。したがって、逆方向耐圧が変動することがなく、漏れ電流が増大する事も効果的に抑制される。更に、第３の半導体領域３と第４の半導体領域４の間に形成されるＰＮ接合に逆方向バイアスが印加されて空乏層が伸びたとしても、このＰＮ接合から第４の半導体領域４上端部までの距離が確保されているために逆方向電流が増大する事も抑制される。
【００１３】
半導体基板の側面には、図示のように周知のエッチング加工によって形成されたメサ溝が形成されている。メサ溝は、半導体基板の一方の面（上面）から他面（下面）に向かって形成されており、その底面は第２の半導体領域２と第４の半導体領域４との間に形成されたＰＮ接合よりも半導体基板の他面側に位置している。このため、第２の半導体領域２と第４の半導体領域４との間のＰＮ接合は、メサ溝の側面に露出している。メサ溝の側面はエッチング加工が施されている為、破砕層等の少ない比較的結晶性の良い半導体面となっている。メサ溝と半導体基板の他面との間には、垂直切り立った側面が形成されている。この側面は周知のウェーハダイシングで形成されたものである為、メサ溝の側面に比較して結晶性は悪くなっている。図１の半導体装置では、この結晶性の悪い側面からはＰＮ接合が露出していない。メサ溝は、第４の半導体領域４を環状に包囲するように形成されている。
【００１４】
第１の電極部５は第４の半導体領域４の一方の主面上に形成される。第２の電極部６は第１の半導体領域１の他方の主面上に形成される。メサ溝は、第１の電極部５を部分的にエッチングして開孔を設け、これをマスクとしてエッチングして形成するのが一般的である。第１の電極部５と第２の電極部６は、それぞれアノード電極とカソード電極を構成する。
【００１５】
本考案は、上記実施形態に限られず種々の変形が可能である。例えば、各半導体領域の導電型反対に構成しても同様の効果を発揮する。
【図面の簡単な説明】
【００１６】
【図１】は本考案による半導体装置の断面図である。
【図２】は従来技術による半導体装置の断面図である。
【符号の説明】
【００１７】
１、第１の半導体領域
２、第２の半導体領域
３、第３の半導体領域
４、第４の半導体領域
５、第１の電極
６、第２の電極
７、従来技術における第１の半導体領域
８、従来技術における第２の半導体領域
９、従来技術における第３の半導体領域
１０、従来技術における第４の半導体領域
【図１】
0003141688.tif 000003
【図２】
0003141688.tif 000004