【事件の表示】
　特許第２９３７１６１号「液晶表示装置」の請求項１ないし請求項４に係る発明の特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第２９３７１６１号の請求項１ないし請求項４に係る発明の特許を取り消す。
【理　由】
１．手続きの経緯
　本件特許第２９３７１６１号は、平成２年３月９日に出願された特願平２年５６３７２号の一部を特許法第４４条第１項の規定により、平成９年３月２１日に特許出願されたものであって、平成１１年６月１１日にその設定登録がなされ、その後、鈴木玉緒及び根津仁より特許異議の申立てがなされ、取消理由通知がなされ、その指定期間内である平成１２年７月２４日に訂正請求がなされたものである。
２．訂正の適否についての判断
（１）訂正の内容
　訂正の内容は、特許請求の範囲の請求項１、
「【請求項１】一対の基板と、この一対の基板に挾持された液晶層とを有する液晶表示装置であって、上記一対の基板の一方の基板上に表示領域と、この表示領域を駆動するための周辺回路領域とを有し、上記表示領域にはマトリクス状に複数の第１の薄膜トランジスタが形成され、上記周辺回路領域には複数の第２の薄膜トランジスタが形成され、上記第１及び第２の薄膜トランジスタの能動層は多結晶シリコン膜からなり、上記第１の薄膜トランジスタのリーク電流は上記第２の薄膜トランジスタのリーク電流より小さいことを特徴とする液晶表示装置。」
を
「【請求項１】一対の基板と、この一対の基板に挾持された液晶層とを有する液晶表示装置であって、上記一対の基板の一方の基板上に表示領域と、この表示領域を駆動するための周辺回路領域とを有し、上記表示領域にはマトリクス状に複数の第１の薄膜トランジスタが形成され、上記周辺回路領域には複数の第２の薄膜トランジスタが形成され、上記第１及び第２の薄膜トランジスタの能動層は多結晶シリコン膜からなり、上記第１の薄膜トランジスタの最小加工寸法は上記第２の薄膜トランジスタの最小加工寸法より小さく、上記第１の薄膜トランジスタのリーク電流は上記第２の薄膜トランジスタのリーク電流より小さいことを特徴とする液晶表示装置。」
と訂正し、明細書の段落番号【０００９】の記載もこれに合わせて、
「第１及び第２の薄膜トランジスタの能動層は多結晶シリコン膜からなり、上記第１の薄膜トランジスタのリーク電流は上記第２の薄膜トランジスタのリーク電流より小さい。」
を、
「第１及び第２の薄膜トランジスタの能動層は多結晶シリコン膜からなり、上記第１の薄膜トランジスタの最小加工寸法は上記第２の薄膜トランジスタの最小加工寸法より小さく、上記第１の薄膜トランジスタのリーク電流は上記第２の薄膜トランジスタのリーク電流より小さい。」
と訂正するものである。
　
（２）訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　上記訂正は、特許請求の範囲においては、請求項１に係る発明に「上記第１の薄膜トランジスタの最小加工寸法は上記第２の薄膜トランジスタの最小加工寸法より小さく」という構成要件を付加して限定するものであるから、特許請求の範囲の減縮に該当し、特許明細書の段落番号【００１７】の記載に基づく訂正であるから、新規事項の追加には該当せず、実質的に特許請求の範囲を拡張・変更するものにも該当しない。
　また、段落番号【０００９】の訂正は、特許請求の範囲に整合するように訂正するものであるから、明りょうでない記載の釈明に該当し、新規事項の追加には該当せず、実質的に特許請求の範囲を拡張・変更するものにも該当しない。
（３）むすび
　以上のとおりであるから、本件訂正請求は、特許法第１２０条の４第２項及び同条第３項で準用する第１２６条第２項ないし第３項の規定に適合するので、当該訂正を認める。
　
３．特許異議の申立てについて
（請求項に係る発明）
　本件特許第２９３７１６１号の請求項１ないし請求項４に係る発明は、平成１２年７月２４日付け訂正請求書により訂正された明細書及び図面の記載からみて、特許請求の範囲の請求項１ないし請求項４に記載された、
「【請求項１】　一対の基板と、この一対の基板に挾持された液晶層とを有する液晶表示装置であって、上記一対の基板の一方の基板上に表示領域と、この表示領域を駆動するための周辺回路領域とを有し、上記表示領域にはマトリクス状に複数の第１の薄膜トランジスタが形成され、上記周辺回路領域には複数の第２の薄膜トランジスタが形成され、上記第１及び第２の薄膜トランジスタの能動層は多結晶シリコン膜からなり、上記第１の薄膜トランジスタの最小加工寸法は上記第２の薄膜トランジスタの最小加工寸法より小さく、上記第１の薄膜トランジスタのリーク電流は上記第２の薄膜トランジスタのリーク電流より小さいことを特徴とする液晶表示装置。
【請求項２】　請求項１において、上記第１の薄膜トランジスタのゲート電極は複数分割されていることを特徴とする液晶表示装置。
【請求項３】　請求項１又は２において、上記表示領域及び周辺回路領域に形成される上記第１及び第２の薄膜トランジスタは同一平面層に形成されていることを特徴とする液晶表示装置。
【請求項４】　請求項１、２又は３において、上記第１の薄膜トランジスタの耐圧は上記第２の薄膜トランジスタの耐圧より小さいことを特徴とする液晶表示装置。」
と認める。
　
（引用例）
  これに対して、取消理由通知に引用した本件出願前公知である特開昭５８−１１５８５０号公報（以下、引用例という。）には、
「薄膜トランジスタをアクティブマトリックスパネルに応用した場合の液晶表示装置は、一般に、上側のガラス基板と、下側の薄膜トランジスタ基板と、その間に封入された液晶とから構成されており、前記薄膜トランジスタ基板上にマトリックス状に配置された液晶駆動素子を外部選択回路により選択し、前記液晶駆動素子に接続された液晶駆動電極に電圧を印加することにより、任意の文字、図形、あるいは画像の表示を行なうものである。」（公報第１頁右欄第１３行〜第２頁左上欄第２行）、
「液晶駆動素子内の薄膜トランジスタは、液晶に印加する電圧のデータをスイッチングするために用いられ、このとき薄膜トランジスタに要求される特性は大きく次の２種類に分類される。
（１）薄膜トランジスタをＯＮ状態にした時、コンデンサを充電させるために充分な電流を流すことができること。
（２）薄膜トランジスタをＯＦＦ状態にした時、極力、電流が流れないこと。」（公報第２頁左上欄第１７行〜右上欄第６行）、
「各ゲート線あるいは各ソース線に信号を供給し、各液晶駆動素子を駆動するための周辺回路（以下、駆動回路という。）も薄膜トランジスタで構成した場合、その薄膜トランジスタに要求される特性について述べる。・・・駆動回路はパネル上に液晶駆動素子と同時に形成することが望ましい。これにより、アクティブマトリックスパネルから外部へ取り出す端子数は約１０本程度に激減させることが可能となる。この場合のアクティブマトリックスパネルの構成を第２図に示す。８は第１図（ａ）の１に対応する表示領域であり、その中に液晶駆動素子がマトリックス状に配置されている。９はソース線、１０はゲート線である。ソース線９への信号はデータ線１１からスイッチ１２を介して供給される。スイッチ１２の開閉はシフトレジスタ群より成るソース側駆動回路１３により行なわれる。ゲート線１０へのタイミング信号は、同じくシフトレジスタ群より成るゲート側駆動回路１４から直接供給される。ソース側駆動回路は通常高速で動作させる必要がある。・・・このためソース側駆動回路を構成する薄膜トランジスタは大きなＯＮ電流を有していなくてはならない。ＯＦＦ電流は回路が誤動作しない程度に多くても問題ない。一方、ゲート側駆動回路は高速で動作する必要はないが、数ｃｍもの長いゲート線を駆動するため、やはり大きなＯＮ電流が必要となる。ＯＦＦ電流は大きい問題とはならない。したがって周辺駆動回路を構成する薄膜トランジスタはソース側もゲート側も、ＯＦＦ電流が多くてもほとんど問題にならないが、ＯＮ電流は極力多くなる特性が要求される。以上の説明からわかるように、液晶駆動素子内の薄膜トランジスタと駆動回路内の薄膜トランジスタに要求される特性は異なっている。これらの特性を満足させるために従来ではトランジスタサイズを変えることで対応していた。すなわち、薄膜トランジスタのチャネル幅Ｗとチャネル長Ｌとの比Ｗ／Ｌを、液晶駆動素子内の薄膜トランジスタでは小さく、駆動回路内の薄膜トランジスタでは大きくすることにより、それぞれに要求される特性を満たそうとしていた。しかし、この方法では、駆動回路内のトランジスタサイズが極端に大きくなってしまうという欠点を有している。」（公報第２頁左下欄第９行〜第３頁右上欄第１行）、
「第３図は半導体薄膜の上側にのみゲート電極を設けた薄膜トランジスタ（以下、シングルゲート薄膜トランジスタという。）の断面構造の１例である。１５はガラス等の絶縁基板、１６は半導体薄膜、１７はソース領域、１８はドレイン領域、１９はゲート絶縁膜、２０はゲート電極、２１は層間絶縁膜、２２はソース電極、２３はドレイン電極である。このような構造の薄膜トランジスタは、ＯＮ電流はそれほど大きくできないが、ＯＦＦ電流を小さくすることができる。本出願人が行った実験によれば、トランジスタサイズをＬ＝１０μｍ、Ｗ＝１０μｍの小型にしても、数μＡ程度のＯＮ電流は比較的容易に得ることができる。・・・また、このときのＯＦＦ電流は１０ｐＡ程度にすることが可能であり、データの保持特性を確保する上でも充分低いＯＦＦ電流が得られる。」（公報第３頁左下欄第２行〜第２０行）、
「第４図は半導体薄膜の上側および下側の両方にゲート電極を設けた薄膜トランジスタ（以下、ダブルゲート薄膜トランジスタという。）の断面構造の１例である。２４はガラス等の絶縁基板、２５は第１ゲート電極、２６は第１絶縁膜、２７は半導体薄膜、２８はソース領域、２９はドレイン領域、３０は第２のゲート絶縁膜、３１は第２のゲート電極、３２は層間絶縁膜、３３はソース電極、３４はドレイン電極である。このようなダブルゲート薄膜トランジスタでは、シングルゲート薄膜トランジスタに比べて、ＯＦＦ電流、ＯＮ電流ともに増加することができる。」（公報第３頁右下欄第７行〜第１８行）、
「最後に、液晶駆動素子内の薄膜トランジスタにダブルゲート薄膜トランジスタを用いず、あえてシングルゲート薄膜トランジスタを用いる理由について述べる。液晶駆動素子内の薄膜トランジスタにダブルゲート薄膜トランジスタを採用すれば、トランジスタサイズを半分にした上で、シングルゲート薄膜トランジスタと同等の特性を得ることができるはずであるが、実際には、パターニング技術の制限からトランジスタサイズを半分にすることはできない。・・・最小パターン寸法は通常１０μｍ程度といわれているが、液晶駆動素子に用いられるトランジスタは、Ｗ＝１０μｍのシングルゲート薄膜トランジスタで既に充分な特性が得られており、あえてダブルゲート薄膜トランジスタを採用してＷ＝５μｍとすることは無意味である。つまり、パターニング技術の限界からＷは１０μｍ以上に制限されているため、同等の特性を維持するためにはＬを２倍にしなくてはならない。」（公報第４頁左上欄第１５行〜右上欄第１９行）と記載されている。
　この記載によれば、引用例には、
「上側のガラス基板と、下側の薄膜トランジスタ基板と、その間に封入された液晶とから構成され、前記薄膜トランジスタ基板上にマトリックス状に配置された駆動素子及びこれと同時に形成する周辺駆動回路を薄膜トランジスタで構成し、液晶駆動素子に接続された液晶駆動電極に電圧を印加して画像表示を行う液晶表示装置であって、両薄膜トランジスタは半導体薄膜からなり、液晶駆動素子内の薄膜トランジスタは、ＯＦＦ状態での電流を極力小さくし、周辺駆動回路を構成する薄膜トランジスタは、ＯＦＦ電流は大きくてもよく、ＯＮ電流を極力大きくするために、周辺駆動回路内の薄膜トランジスタサイズを大きくした液晶表示装置」
の発明（以下、引用発明という。）が記載されている。
　
Ａ．本件の請求項１に係る発明について
（対比）
　本件の請求項１に係る発明（以下、本件発明１という。）と引用発明とを対比すると、引用発明においても、画像表示を行う表示領域を具備していることは自明であり、本件発明１の能動層の多結晶シリコン膜は半導体薄膜の１種であるから、両者は、
「一対の基板と、この一対の基板に挾持された液晶層とを有する液晶表示装置であって、上記一対の基板の一方の基板上に表示領域と、この表示領域を駆動するための周辺回路領域とを有し、上記表示領域にはマトリクス状に複数の第１の薄膜トランジスタが形成され、上記周辺回路領域には複数の第２の薄膜トランジスタが形成され、上記第１及び第２の薄膜トランジスタの能動層は半導体薄膜からなる液晶表示装置」
である点で一致しており、
ａ．　能動層の半導体薄膜が、本件発明１では、多結晶シリコン膜からなるのに対し、引用発明では、具体的記載はない点、
ｂ．本件発明１では、第１の薄膜トランジスタの最小加工寸法は第２の薄膜トランジスタの最小加工寸法より小さいのに対し、引用発明では、最小加工寸法について記載されていない点、
ｃ．本件発明１では、第１の薄膜トランジスタのリーク電流は第２の薄膜トランジスタのリーク電流より小さいのに対し、引用発明では、リーク電流について明示されていない点、
で相違している。
　
（当審の判断）
　上記各相違点について検討する。
ａ．相違点ａについて
　液晶表示装置に使用される表示領域及び周辺回路領域の薄膜トランジスタの能動層を多結晶シリコンとすることは周知であり（取消理由通知に引用した引用例２及び引用例３参照）、引用発明の薄膜トランジスタの能動層の半導体薄膜として、従来周知の多結晶シリコンを採用することに何ら困難性はない。
　
ｂ．相違点ｂについて
  本件特許明細書の段落番号【００１４】には、「画素の中には最小寸法３μｍの多結晶シリコンＴＦＴが設置されている。ＴＦＴはＭＯＳ構造でその加工寸法はゲート長１０μｍ、ゲート幅３μｍである。１２及び１３は画素用ＴＦＴを駆動するための表示領域以外の領域である周辺回路領域で、約２万個の最小寸法は６μｍの多結晶シリコンＴＦＴが配置されている。・・・代表的ＴＦＴの加工寸法は負荷ＭＯＳのゲート長３０μｍ、ゲート幅１０μｍ、ドライバＭＯＳのゲート長６μｍ、ゲート幅５０μｍである。」と記載されており、段落番号【００１７】には、「このパターニングサイズは前述の様に画素用ＴＦＴと周辺回路用ＴＦＴでは異なる。次に膜厚１２０ｎｍのゲート絶縁膜としてのシリコン酸化膜２２及び膜厚２００ｎｍのゲート電極としての多結晶シリコン膜２３を堆積させ、ホトリソグラフィによりパターニングした。このパターンサイズは前述の寸法で、画素用ＴＦＴ部は周辺回路用ＴＦＴ部に比べて最小加工寸法が小さい。」と記載されている。
　これらの記載を参酌すれば、本件発明１において、第１の薄膜トランジスタの最小加工寸法を第２の薄膜トランジスタの最小加工寸法より小さくしているのは、第１の薄膜トランジスタのサイズを第２の薄膜トランジスタのサイズより小さくするためであると認められる。
　また、特許権者は平成１２年７月２４日付け特許異議意見書において、
「引用例１の薄膜トランジスタのサイズは、本発明の構成とは反対で、表示駆動素子内のシングルゲート薄膜トランジスタ（第１の薄膜トランジスタ）のサイズが、周辺駆動回路のダブルゲート薄膜トランジスタ（第２の薄膜トランジスタ）のサイズより大きくなっており、本発明の構成要件（Ｆ）のように第１の薄膜トランジスタの最小加工寸法は、第２の薄膜トランジスタの最小加工寸法より小さくなっているといった記載とは全く異なるものである。」（第６頁第２８行〜第７頁第４行）と主張している。
　これに対し、引用例には上記の如く、液晶駆動素子内の薄膜トランジスタと駆動回路内の薄膜トランジスタに要求される特性は異なること、これらの特性を満足させるために従来ではトランジスタサイズを変えることで対応していたこと、すなわち、薄膜トランジスタのチャネル幅Ｗとチャネル長Ｌとの比Ｗ／Ｌを、液晶駆動素子内の薄膜トランジスタでは小さく、駆動回路内の薄膜トランジスタでは大きくすることにより、それぞれに要求される特性を満たそうとしていたこと、この方法では、駆動回路内のトランジスタサイズが極端に大きくなってしまうという欠点を有していることが記載されており、第１の薄膜トランジスタのサイズよりも、第２の薄膜トランジスタのサイズを大きくすることが開示されている。
　してみれば、相違点ｂは、引用例の記載事項に基づいて、当業者が容易に想到し得る構成要件にすぎない。
　
ｃ．相違点ｃについて
　本件特許明細書の段落番号【００１１】の記載事項「ＴＦＴの特性上では、画素部分はＴＦＴのリーク電流（オフ電流）を低減でき鮮明な画像が得られる。」及び段落番号【００１８】の記載事項「表１は上記方法により形成したＴＦＴの特性を示す。１基板内５点，３基板の測定の平均値を示す。画素部のＴＦＴの特徴は、オフ電流が小さいことであり、これはＴＦＴの微細加工によるものである。」から、相違点ｃにおけるリーク電流はオフ電流と同義語と認められる。
　そうであれば、引用発明においても、液晶駆動素子内の薄膜トランジスタは、ＯＦＦ状態での電流は極力小さくし、周辺駆動回路を構成する薄膜トランジスタは、ＯＦＦ電流は大きくてもよいのであるから、液晶駆動素子内の薄膜トランジスタのリーク電流は、周辺駆動回路を構成する薄膜トランジスタのリーク電流より小さいことは明らかであり、相違点ｃは実質的な相違点ではない。
　
　よって、本件発明１は、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
Ｂ．本件の請求項２に係る発明について
　本件の請求項２に係る発明（以下、本件発明２という。）は、本件発明１を、「第１の薄膜トランジスタのゲート電極は複数分割されている」と限定したものであるが、液晶表示装置において、ゲート電極を分割することは周知であり（特開昭５８−１７１８６０号公報、特開昭６０−２４３６３７号公報参照）、該周知技術を引用発明に適用することに困難性はないから、本件発明２は、本件発明１と同様に、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
Ｃ．本件の請求項３に係る発明について
　本件の請求項３に係る発明（以下、本件発明３という。）は、本件発明１又は本件発明２を、「表示領域及び周辺回路領域に形成される上記第１及び第２の薄膜トランジスタは同一平面層に形成されている」と限定したものであるが、引用例には、駆動回路はパネル上に液晶駆動素子と同時に形成することが望ましいと記載されており、同様の構成要件を示唆しているから、本件発明３は、本件発明１及び本件発明２と同様に、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
Ｄ．本件の請求項４に係る発明について
　本件の請求項４に係る発明（以下、本件発明４という。）は、本件発明１ないし本件発明３を、「第１の薄膜トランジスタの耐圧は第２の薄膜トランジスタの耐圧より小さい」と限定したものである。
　本件特許明細書の段落番号【００１１】には、「ＴＦＴの特性上では、画素部分はＴＦＴのリーク電流（オフ電流）を低減でき鮮明な画像が得られる。また周辺回路部分はソース・ドレイン間を高耐圧化し、駆動能力を大きくすることができる。」と記載されており、段落番号【００１８】には、「表１は上記方法により形成したＴＦＴの特性を示す。１基板内５点，３基板の測定の平均値を示す。画素部のＴＦＴの特徴は、オフ電流が小さいことであり、これはＴＦＴの微細加工によるものである。一方、周辺回路部のＴＦＴの特徴は、ソース・ドレイン間の耐圧が高く、またキャリア移動度が大きいことであり、これはＴＦＴの寸法が大きくて多結晶シリコン膜の局時的なブレークダウンやパンチスルーが防止できるため及び多結晶シリコン層表面でのキャリア移動度のロスが低減されるためである。耐圧としては、画素部用ＴＦＴは約１０〜２０Ｖ、周辺駆動回路ＴＦＴは約３０Ｖ以上が望ましい。」と記載されている。
　これらの記載を参酌すれば、本件発明４において、第２の薄膜トランジスタの耐圧を大きくしているのは、駆動能力を大きくするためであり、第２の薄膜トランジスタのサイズを大きくすることにより、これを達成しているものと認められる。
　また、特許権者は平成１２年７月２４日付け特許異議意見書において、トランジスタのソース、ドレイン耐圧は、トランジスタのチャネル長Ｌ、ソース、ドレインの不純物濃度、電界緩和のための構造、チャネル層のドーピング濃度、半導体層の膜厚及びゲート絶縁膜厚等の要因で決定されるものであり、トランジスタサイズというだけでは足りず、チャネル長Ｌと明らかにすべきであり、さらに、チャネル長Ｌが小さくても他の要因によって耐圧を大きくすることは可能であるから、トランジスタサイズが小さければ耐圧も小さいということは必ずしも自明ではない旨、主張している。
　これに対し、引用発明においても、ＯＮ電流は、第２の薄膜トランジスタにおいて極力大きくするものであるから、第１の薄膜トランジスタより大きいことは明らかである。
　また、引用発明は第２の薄膜トランジスタサイズを第１の薄膜トランジスタサイズより大きくしたものであって、引用例には、第１の薄膜トランジスタのサイズとしてＬ＝１０μｍ、Ｗ＝１０μｍのものが例示されており、最小パターン寸法は１０μｍ程度であることを前提としているから、第２の薄膜トランジスタのチャネル長Ｌのサイズはこれより大きいものであることは自明である。
　そして、他の要因が同じであれば、チャネル長Ｌが大きいほど耐圧も大きくなることは特許権者も認めるところであるから、本件発明４において限定された構成要件と、引用発明の構成要件との間に、さしたる差異があるとすることはできない。
　よって、本件発明４は、本件発明１ないし本件発明３と同様に、引用発明及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
（結論）
　したがって、本件請求項１ないし請求項４に係る発明の特許は、特許法第２９条第２項の規定に違反してなされたものである。
４．むすび
  以上のとおり、本件の請求項１ないし請求項４に係る発明についての特許は、拒絶の査定をしなければならない特許出願に対してなされたものであるから、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第１４条の規定に基づく、特許法等の一部を改正する法律の一部の施行に伴う経過措置を定める政令（平成７年政令第２０５号）第４条第１項及び第２項の規定により、結論のとおり決定する。
【異議決定日】
平成１２年８月４日（２０００．８．４）