(57)【要約】【課題】  Ｃｕ配線を実装するＣＭＯＳ光学イメージング・アレイにおいてレンズの下にある誘電体層を最適化することによって、光学イメージ・センサの感度を向上させるための構造体及び方法を提供する。【解決手段】  厚さの均一性が改善された薄い層間誘電体スタック（１３０ａ−１３０ｃ）の組み込みを可能にして、増大された光感受性を示すピクセル・アレイをもたらす銅（Ｃｕ）メタライゼーション・レベル（Ｍ１、Ｍ２）を、センサが含む、ＣＭＯＳイメージ・センサ・アレイ（１００）及び製造方法である。センサ・アレイにおいて、各々のＣｕメタライゼーション・レベルは、各々のアレイ・ピクセル間の位置に形成されたＣｕ金属ワイヤ構造体（１３５ａ、１３５ｂ）を含み、バリア材料層（１３２ａ、１３２ｂ）が、ピクセル光路を横断する各Ｃｕ金属ワイヤ構造体の上に形成される。単一のマスク又は自己整合マスク法を実施することによって、単一のエッチングが行われ、光路を横断する層間誘電体及びバリア層を完全に除去する。次に、エッチングされた開口部（５１）が誘電体材料（１５０）で再充填される。再充填誘電体を付着する前に、エッチングされた開口部の側壁に沿って、反射性材料又は吸収性材料（１４０）のいずれかの層が形成され、光を下にあるフォトダイオード（１８）に反射させることによって、又は光反射をなくすことによって、ピクセルの感度を改善する。【選択図】      図１４
2008522408.tif 000002
【特許請求の範囲】
【請求項１】
ピクセルのアレイを含むイメージ・センサであって、各々のピクセルが、
光を受光するためのピクセル・マイクロレンズを含む上部層と、
前記ピクセル・マイクロレンズに入射する光を受光するための、内部に形成された光感受性要素を含む半導体基板と、
前記上部層と前記半導体基板内に形成された前記光感受性要素との間の光路内に設けられた誘電体材料構造体と、
各々のメタライゼーション・レベルが前記ピクセルの前記誘電体材料構造体に隣接して形成されたＣｕ金属ワイヤ構造体を含む、２つ又はそれ以上のＣｕメタライゼーション・レベルが間に形成された層間誘電体材料層のスタックであって、各々の前記Ｃｕ金属ワイヤ構造体は、上に形成されたバリア材料層を含んでいる、層間誘電体材料層のスタックと
を備え、
前記誘電体材料構造体は、前記ピクセル内に開口部をエッチングして前記光路を定めた後に、誘電体再充填処理の一部として形成される、イメージ・センサ。
【請求項２】
前記層間誘電体層の前記スタックの各々は、２ｋÅから２０ｋÅまでの間の範囲の厚さでできている、請求項１に記載のイメージ・センサ・ピクセル。
【請求項３】
前記半導体基板と第１の層間誘電体層との間に形成されたバリア材料層をさらに含む、請求項２に記載のイメージ・センサ・ピクセル。
【請求項４】
前記ピクセル・マイクロレンズの下かつ前記光路内に形成された前記誘電体材料構造体の上の前記上部層内に形成されたカラー・フィルタ要素をさらに備える、請求項１に記載のイメージ・センサ・ピクセル。
【請求項５】
前記光感受性要素の上かつ前記光路内の前記誘電体材料構造体の下の前記半導体基板の上に形成されたカラー・フィルタ要素をさらに備える、請求項１に記載のイメージ・センサ・ピクセル。
【請求項６】
前記誘電体材料構造体は、前記光路を定めるエッチングされたピクセル側壁間の開口部を部分的に充填し、前記センサ・ピクセルは、前記側壁間の前記光路の上部において前記誘電体材料構造体の上に形成されたカラー・フィルタ要素をさらに備える、請求項１に記載のイメージ・センサ・ピクセル。
【請求項７】
前記層間誘電体材料は、前記光路を定めるピクセル側壁間の前記光路を充填し、前記センサ・ピクセルは、前記光路内の前記層間誘電体材料のエッチバックされた部分に形成されたカラー・フィルタ要素をさらに備える、請求項１に記載のイメージ・センサ・ピクセル。
【請求項８】
各々のピクセルは、前記光路を定めるピクセル側壁上に形成された光反射性材料の層をさらに備え、前記光反射性材料層は、前記光感受性要素によって受光される光量の増大を可能にする、請求項１に記載のイメージ・センサ・ピクセル。
【請求項９】
各々のピクセルは、前記光路を定めるピクセル側壁上に形成された光吸収性材料の層を備える、請求項１に記載のイメージ・センサ・ピクセル。
【請求項１０】
各々のピクセルは、特定の誘電定数と、光学的領域の全域にわたって波長に依存しない多層スタックについての屈折率値とを達成するように、前記光路を定めるピクセル側壁上に形成された光吸収性材料の多層スタックをさらに備える、請求項１に記載のイメージ・センサ・ピクセル。
【請求項１１】
前記光路内に与えられた前記層間誘電体材料を囲む可動イオン・バリア構造体をさらに備え、前記可動イオン・バリア構造体は、前記半導体基板に結合され、かつ、上方に延びている、請求項１に記載のイメージ・センサ・ピクセル。
【請求項１２】
各々のピクセルが、光を受光するためのピクセル・マイクロレンズを有する上部層を含む、イメージ・センサ・ピクセル・アレイを製造する方法であって、
ａ．各々のアレイ・ピクセルについて半導体基板内に光感受性要素を形成するステップであって、前記光感受性要素が、それぞれのピクセル・マイクロレンズに入射する光を受光するように適合された、前記ステップと、
ｂ．前記半導体基板の上に層間誘電体層のスタックを形成し、隣接する層間誘電体層の前記スタックを形成する間に、前記アレイ内の各ピクセル間の位置に形成されたＣｕ金属ワイヤ構造体を含むＣｕメタライゼーション・レベルを形成し、前記Ｃｕ金属ワイヤ構造体の各々の上部にバリア材料層を形成するステップと、
ｃ．前記光感受性要素の上にある前記層間誘電体層のスタックの部分を除去し、ピクセルの光路を定めるステップと、
ｄ．前記光路内の前記スタックの前記除去された部分を、前記上部層と前記光感受性要素との間の誘電体材料で再充填するステップと、
を含む方法。
【請求項１３】
前記金属相互接続層の前記Ｃｕ金属ワイヤ構造体の上部にバリア材料層を形成する前記ステップｂ）は、前記層間誘電体層のスタックの各々の上にある前記Ｃｕ金属ワイヤ構造体の上にバリア材料層をブランケット付着させ、各々のアレイ・ピクセルの光路を横断するようにするステップを含み、前記除去するステップｃ）は、前記光路を横断する前記バリア材料層の部分を除去するステップをさらに含む、請求項１２に記載の方法。
【請求項１４】
前記層間誘電体層のスタックの部分を除去する前記ステップｃ）は、
各々のピクセルの光路を定める位置に孔を開けるようにパターン形成された前記層間誘電体材料スタックの最後の層の上にマスク構造体を適用するステップと、
エッチング処理を行い、前記層間誘電体スタックの部分を除去するステップと
を含む、請求項１２に記載の方法。
【請求項１５】
前記マスク構造体は、前記層間誘電体材料層のスタックの上にある各々のピクセル間の位置に形成された最後のメタライゼーション層の金属ボンディング構造体を含む自己整合されたマスクである、請求項１４に記載の方法。
【請求項１６】
前記半導体基板の上に前記層間誘電体層のスタックを形成する前記ステップｂ）の前に、前記半導体基板の上にバリア材料層を形成するステップを含む、請求項１２に記載の方法。
【請求項１７】
前記光路内に前記層間誘電体材料を再充填した後、前記ピクセル・マイクロレンズの下の前記光路内の前記上部層の部分を含むカラー・フィルタ要素を形成するステップを含む、請求項１２に記載の方法。
【請求項１８】
前記誘電体材料で再充填するステップｄ）の前に、前記光路内の前記光感受性要素の上の前記半導体基板の上にカラー・フィルタ要素を形成するステップを含む、請求項１２に記載の方法。
【請求項１９】
前記再充填するステップｄ）は、前記光路を定めるピクセル側壁間の前記光路を部分的に充填するステップを含み、前記方法は、前記側壁間の前記光路の上部において前記層間誘電体材料の上に作られるカラー・フィルタ要素を形成するステップをさらに含む、請求項１２に記載の方法。
【請求項２０】
前記再充填された層間誘電体材料は、前記光路を定めるピクセル側壁間の前記光路を充填し、前記方法は、
前記光路内の前記層間誘電体材料の部分をエッチバックするステップと、
前記エッチバックされた部分内に作られるカラー・フィルタ要素を形成するステップと、
をさらに含む、請求項１２に記載の方法。
【請求項２１】
前記層間誘電体材料を再充填するステップｄ）の前に、前記光路を定める側壁に沿う、光反射性材料の薄いライナを形成するステップを含む、請求項１２に記載の方法。
【請求項２２】
前記層間誘電体材料を再充填するステップｄ）の前に、前記光路を定める側壁に沿う、光吸収性材料の薄いライナを形成するステップを含む、請求項１２に記載の方法。
【請求項２３】
前記層間誘電体材料を再充填するステップｄ）の前に、特定の誘電定数と、光学的領域の全域にわたって波長に依存しない多層スタックについての屈折率値とを達成するように、前記光路を定めるピクセル側壁上に形成された光吸収性材料の多層スタックを形成するステップを含む、請求項１２に記載の方法。
【請求項２４】
前記光路内に与えられた前記層間誘電体材料を囲む可動イオン・バリア構造体を形成するステップをさらに含み、前記可動イオン・バリア構造体は、前記半導体基板に結合されかつ上方に延びている、請求項１２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、半導体ピクセル・イメージャ・アレイの製造に関し、より具体的には、レンズの下にある誘電体層を最適化することによって光学イメージ・センサの感度を増大するための、新規な半導体ピクセル・イメージャ構造体及び新規な製造方法に関する。
【背景技術】
【０００２】
ＣＭＯＳイメージ・センサが、デジタル・カメラ、携帯電話、ＰＤＡ（個人情報端末（（personal digital assistant））、パーソナル・コンピュータ等のような画像のピックアップを必要とする用途のための従来のＣＣＤセンサに取って代わりつつある。有利なことに、ＣＭＯＳイメージ・センサは、低コストの、フォトダイオード等のような半導体デバイスのための現在のＣＭＯＳ製造方法を利用することによって製造される。さらに、単一の電源によってＣＭＯＳイメージ・センサを動作させることができるので、その電力消費をＣＣＤセンサのものより低く抑えることができ、さらに、ＣＭＯＳ論理回路及び同様の論理処理装置がセンサ・チップ内に容易に統合され、よって、ＣＭＯＳイメージ・センサを小型化することが可能である。
【０００３】
特許文献は、ＣＭＯＳイメージ・センサ・アレイ及びそれらの製造の側面を説明する参考文献を十分備えている。特許文献１、特許文献２及び特許文献３は、発行された特許文献４、特許文献５及び特許文献６と同様に、当技術分野のＣＭＯＳイメージ・アレイ技術の一般的な状況を記載している。しかしながら、記載された当技術分野のデバイスのこれらの状況のいずれも、ピクセル設計において銅のメタライゼーション層を用いるものではない。つまり、Ａｌ金属の増大した抵抗率のためにより厚い誘電体スタックを必要とする現在のＣＭＯＳイメージ・センサにおいては、現在のところ、ＡｌＣｕ金属レベルが製造されている。より厚い誘電体は、より厚い層間誘電体層を必要とし、光変換要素（例えば、フォトダイオード）に達する光の強度が減少されることを意味する。したがって、ＣＭＯＳイメージャ・ピクセルの感度が損なわれる。
【０００４】
半導体業界は、０．１８μｍノードのＣＭＯＳイメージ・センサ技術のためにＡｌＣｕにとどまると考えられるので、サブトラクティブ・エッチングによるＡｌＣｕ配線に必要とされる誘電体ＣＭＰステップが排除され、そのため、より多くの光がフォトダイオードに達するにつれてピクセル・アレイの感度が増大する、厚さのばらつきがより少ない薄い層間誘電体スタックを必要とするメタライゼーション（例えば、Ｍ１、Ｍ２）のためのダマシン銅（Ｃｕ）金属ラインを有するＣＭＯＳイメージ・センサを提供することが、非常に望ましい。しかしながら、銅が酸化及び汚れに弱いため、Ｃｕ金属上にパッシベーション・レベルが必要とされるので、銅ワイヤの上に、ＳｉＮ、ＳｉＣ、ＳｉＣＮ又は同様のパッシベーション層を必要とする。すなわち、ＲＩＥ停止及びＣｕ拡散バリアのようなダマシン銅配線のために用いられるＳｉＮ、ＳｉＣ、ＳｉＣＮ又は同様の層は、屈折率の不一致の問題のために、光学イメージ・センサと両立しない。
【０００５】
【特許文献１】米国特許公開番号第２００３／００３８２９３号明細書
【特許文献２】米国特許公開番号第２００２／００３３４９２号明細書
【特許文献３】米国特許公開第２００１／００１０９５２号明細書
【特許文献４】米国特許第６，６３５，９１２号明細書
【特許文献５】米国特許第６，６１１，０１３号明細書
【特許文献６】米国特許第６，３６２，４９８号明細書
【特許文献７】米国特許出願連続番号第１０／９０５，２７７号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、屈折率の不一致の問題を解決し、同時に、レンズの下にある誘電体層を最適化することによって光学イメージ・センサの感度を随意的に向上させる、メタライゼーション・レベルのための銅（Ｃｕ）金属ラインを、センサが含む、ＣＭＯＳイメージ・センサ及び製造方法を提供することが、非常に望ましい。
【課題を解決するための手段】
【０００７】
本発明は、Ｃｕ配線を実装するＣＭＯＳ光学イメージング・アレイにおいてレンズの下にある誘電体層を最適化することによって、光学イメージ・センサの感度を向上させるための構造体及び方法に対するものである。
【０００８】
イメージ・フィルタリング・コーティング及びレンズの下にあるＣｕ拡散バリア誘電体材料（例えば、窒化物）の大部分又は全てを排除する新規な半導体光学イメージャ構造体の多数の実施形態がある。このことは、パターン形成し、シリコン基板までエッチングし、イメージ・センサの上の窒化物層を所定の位置に残すか、又はこれを除去することによって達成される。代替的な実施形態は、開口部の側壁に沿った誘電体又は導体スペーサ、及び／又は開口部の周りの金属ガードリング構造体を付加し、可動イオンの汚染問題を排除し、潜在的に光を側壁から検知器に反射させるものである。
【０００９】
したがって、イメージ・センサが、銅（Ｃｕ）メタライゼーション・レベルを含み、厚さのばらつきが減少された薄い層間誘電体スタックの組み込みを可能にし、増大した光感受性を示すピクセル・アレイをもたらす、ＣＭＯＳセンサ・アレイ及び製造方法が提供される。ＣＭＯＳイメージ・センサは、最初に、センサ・アレイ内の各ピクセルの光路を横断する各層間Ｃｕメタライゼーションの上に薄い（例えば、１ｎｍ−１００ｎｍの）誘電体バリア層（例えば、ＰＥＣＶＤ又はＨＤＰＣＶＤ  ＳｉＮ、ＳｉＣ、ＳｉＣＮ等）を含むように製造される。次に、単一のマスク又は自己整合された方法を実施することによって、エッチングが行われ、アレイ内の各ピクセルについて光路の位置でバリア層金属を完全に除去し、次に、再充填誘電体を与え、エッチングされた開口部を充填する。代替的な実施形態においては、再充填誘電体を付着する前に、エッチングされた開口部の側壁に沿って反射性材料又は吸収性材料のいずれかの層が形成され、下にあるフォトダイオードに光を反射させることによって、又は光の反射をなくすることによって、ピクセルの感度を改善する。
【００１０】
本発明の一態様によると、ピクセルのアレイを含むイメージ・センサが提供され、各々のピクセルは、
光を受光するためのピクセル・マイクロレンズを含む上部層と、
ピクセル・マイクロレンズに入射する光を受光するための内部に形成された光感受性要素を含む半導体基板と、
上部層と半導体基板内に形成された光感受性要素との間の光路内に設けられた誘電体材料構造体と、
各々のメタライゼーション・レベルがピクセルの誘電体材料構造体に隣接して形成されたＣｕ金属ワイヤ構造体を含む、２つ又はそれ以上のＣｕメタライゼーション・レベルが間に形成された層間誘電体材料層のスタックであって、各々のＣｕ金属ワイヤ構造体は、上に形成されたバリア材料層を含んでいる、層間誘電体材料層のスタックと、
を含み、
誘電体材料構造体は、ピクセル内に開口部をエッチングして光路を定めた後に、誘電体再充填処理の一部として形成される。
【００１１】
本発明の更に別の態様によると、各々のピクセルが光を受光するためのピクセル・マイクロレンズを有する上部層を含む、イメージ・センサ・ピクセル・アレイを製造する方法であって、
ａ．各々のアレイ・ピクセルについて半導体基板内に光感受性要素を形成するステップであって、光感受性要素は、それぞれのピクセル・マイクロレンズに入射する光を受光するように適合された、ステップと、
ｂ．半導体基板の上に層間誘電体層体のスタックを形成し、隣接する層間誘電体層のスタックを形成する間に、アレイ内の各ピクセル間の位置に形成されたＣｕ金属ワイヤ構造体を含むＣｕメタライゼーション・レベルを形成し、Ｃｕ金属ワイヤ構造体の各々の上部にバリア材料層を形成するステップと、
ｃ．光感受性要素の上にある層間誘電体のスタックの部分を除去し、ピクセルの光路を定めるステップと、
ｄ．光路内のスタックの除去された部分を、上部層と光感受性要素との間の誘電体材料で再充填するステップと、
を含む方法が提供される。
【００１２】
有利なことに、イメージ・センサ・ピクセル・アレイを製造する方法は、単一のエッチングを行い、誘電体スタックと、各々のピクセルの光路を横断するバリア層金属の一部又は全てを完全に除去することを可能にする単一のマスク又は自己整合マスク法を実施するステップを含む。
【００１３】
代替的な実施形態において、再充填誘電体を付着する前に、エッチングされた開口部の側壁に沿って反射性材料又は吸収性材料のいずれかの層を形成し、フォトダイオードに光を反射させることによって、又は光の反射をなくすことによって、ピクセルの感度を改善することができる。
【発明を実施するための最良の形態】
【００１４】
本発明の目的、特徴及び利点は、添付の図面と共に以下の詳細な説明に鑑みて、当業者には明らかになるであろう。
【００１５】
図１は、ＣＭＯＳイメージ・センサ・ピクセル・アレイ１０を示す。図示されるように、アレイは、カラー・フィルタ・アレイ１５の上に形成され、マイクロレンズ・アレイの形成を可能にする、例えば、スピン・オン・ポリマーなどの滑らかな平坦化層１７上に配置された、各々が半球形状を有する複数のマイクロレンズ１２を含む。カラー・フィルタ・アレイ１５は、個々の赤色フィルタ要素、緑色フィルタ要素及び青色フィルタ要素２５（原色フィルタ）、又は交互に、シアン・フィルタ要素、マゼンタ・フィルタ要素及びイエロー・フィルタ要素（補色フィルタ）を含む。マイクロレンズ・アレイ１２の各マイクロレンズ２２は、対応するカラー・フィルタ要素２５と位置合わせされ、ピクセル２０の上部受光部分を含む。ピクセル２０は、メタライゼーション相互接続レベルＭ１、Ｍ２、アルミニウム（Ａｌ）ワイヤ層３５ａ、３５ｂを組み込む１つ又は複数の層間誘電体層３０ａ−３０ｃを含むスタックを有している半導体基板１４の上に製造されたセル部分を含む。例えば、層間誘電体材料は、ポリマー又はＳｉＯ２を含むことができる。Ａｌメタライゼーション相互接続層３５ａ、３５ｂは、パッシベーションを必要としないので、それぞれのバリア層は示されない。図１にさらに示されるように、Ａｌメタライゼーション３５ａ、３５ｂを有する各々のピクセル・セル２０は、各ピクセル２０間でＭ１及びＭ２メタライゼーションへのワイヤボンディングを可能にする最終アルミニウム金属レベル３６をさらに含み、最終パッシベーション層２８が、ワイヤボンディング・レベル３６の上に形成される。この最終パッシベーション層２８は、ＳｉＮ、ＳｉＯ２、ＳｉＣ、ＳｉＣＮ、ＳｉＯＮ、又はこれらの組み合わせを含むことができる。詳細には示されないが、各々のピクセル２０は、光電変換を行うフォトダイオード１８のような光感受性要素を含む光電変換素子と、電荷の増幅及びスイッチングを行うＣＭＯＳトランジスタ（図示せず）とを含む。ピクセル２０の各々は、各々のピクセルが受光した光の強度に対応する信号電荷を生成し、半導体基板１４上に形成された光電変換（フォトダイオード）要素１８によって信号電流に変換される。例えば、ＳｉＮ層３８のような窒化物などの更なるバリア層又はキャッピング層が、Ｓｉ基板１４の表面に形成されたシリサイド化されていない拡散領域の上に形成される。
【００１６】
Ａｌ金属の増大した抵抗率のために、ＣＭＯＳイメージ・センサにおいてアルミニウム金属レベル３５ａ、３５ｂを使用するには、より厚い誘電体スタックが必要である。より厚い誘電体は、より厚い誘電体層３０ａ−３０ｃを必要とし、光変換要素（フォトダイオード）に達する光の強度が低減されること、すなわち、ピクセル２０の感度が損なわれることを意味する。
【００１７】
本発明は、サブトラクティブ・エッチングによるＡｌＣｕ配線に必要とされる誘電体ＣＭＰ又は他の平坦化ステップを排除することにより、厚さのばらつきがあまりなく、そのため、より多くの光がフォトダイオードに達するにつれてピクセル・アレイの感度が増大する、薄い層間誘電体スタックを必要とする、Ｍ１、Ｍ２のためのダマシン銅（Ｃｕ）金属ラインを有するＣＭＯＳイメージ・センサ技術に向けられる。銅が酸化及び汚れに弱いため、及び、周囲の誘電体への銅拡散をブロックするため、Ｃｕ金属上にパッシベーション・レベルが必要とされるが、銅ワイヤの上に、ＳｉＮ、ＳｉＣ、ＳｉＣＮ、又は同様のパッシベーション層が必要とされる。しかしながら、ＲＩＥ停止及びＣｕ拡散バリアのようなダマシン銅配線のために用いられるＳｉＮ、ＳｉＣ、ＳｉＣＮ、又は同様の層は、屈折率の不一致の問題のために、光学イメージ・センサと両立せず、よって、本発明によるイメージ・センサ内の光路から排除される。
【００１８】
図２は、「Ａ  ＣＭＯＳ  ＩＭＡＧＥＲ  ＷＩＴＨ  ＣＵ  ＷＩＲＩＮＧ  ＡＮＤ  ＭＥＴＨＯＤ  ＯＦ  ＥＬＩＭＩＮＡＴＩＮＧ  ＨＩＧＨ  ＲＥＦＬＥＣＴＩＶＩＴＹ  ＩＮＴＥＲＦＡＣＥＳ  ＴＨＥＲＥＦＲＯＭ」という名称の、２００４年１２月２３日に出願された、同一出願人による同時係属中の特許文献７に説明される、複数のＣｕ拡散バリア層を含む銅ワイヤを有する実施形態と類似したバック・エンド・オブ・ライン（ｂａｃｋ  ｅｎｄ  ｏｆ  ｌｉｎｅ、ＢＥＯＬ）ＣＭＯＳイメージ・センサ・アレイ１００を、断面図により示す。ピクセル２０の上部受光部分（マイクロレンズ２２及びカラー・フィルタ２５）は、図１に示される従来技術のものと同じであるが、本発明は、基板１４上に形成されたより薄いスタックの層間誘電体層１３０ａ−１３０ｃの形成を可能にするＣｕメタライゼーション相互接続部Ｍ１、Ｍ２の形成を含む。基板１４は、例えば、Ｓｉ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、ＧａＡｓ、ＩｎＰ、ＩｎＡｓ及び他のＩＩＩ−Ｖ族化合物半導体、ＩＩ−ＶＩ族、ＩＩ−Ｖ族等の化合物半導体、又はシリコン・オン・インシュレータ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒｓ、ＳＯＩ）、ＳｉＣオン・インシュレータ（ＳｉＣ−ｏｎ−ｉｎｓｕｌａｔｏｒｓ、ＳｉＣＯＩ）、又はシリコンゲルマニウム・オン・インシュレータ（ｓｉｌｉｃｏｎ  ｇｅｒｍａｎｉｕｍ−ｏｎ−ｉｎｓｕｌａｔｏｒｓ、ＳＧＯＩ）のような層状半導体、或いは石英又はアルミナのような絶縁基板を含む、バルク半導体とすることができる。層間誘電体材料は、スパッタリング、スピンオン、又はＰＥＣＶＤのような多数の公知技術のうちのいずれかによって付着させることができ、かつ、従来のスピンオン有機誘電体、スピンオン無機誘電体、又は約４．２又はそれより小さい誘電定数を有するこれらの組み合わせを含むことができる、有機又は無機層間誘電体（ＩＬＤ）材料を含み得ることが好ましい。本発明に用い得る適切な有機誘電体は、Ｃ、Ｏ、Ｆ及び／又はＨを含む誘電体を含む。本発明に用い得る幾つかのタイプの有機誘電体の例は、これらに限られるものではないが、例えば、商標ＳＩＬＫ（登録商標）の下でＤＯＷ  Ｃｈｅｍｉｃａｌ  Ｃｏｍｐａｎｙ社によって販売される樹脂、商標Ｆｌａｒｅ（登録商標）の下でＨｏｎｅｙｗｅｌｌ社によって販売される樹脂などの芳香族熱硬化性ポリマー樹脂、及び他の供給業者からの類似した樹脂、並びに他の同様の有機誘電体を含む。層間誘電体層として用いられるこれらの有機誘電体は、多孔質であっても多孔質でなくてもよいが、ｋ値の減少のために、多孔質有機誘電体層が好ましい。層間誘電体として用い得る適切な無機誘電体は、一般に、例えば、ＳｉＯ２、ＦＳＧ（フルオロケイ酸塩ガラス）、ＳｉＣＯＨ、炭素ドープ酸化物（ＣＤＯ）、シリコン・オキシカーバイド、プラズマ強化化学気相成長（ＣＶＤ）技術によって付着された有機ケイ酸塩ガラス（ＯＳＧ）など、Ｓｉ、Ｏ及びＨ、随意的にＣを含む。用い得る幾つかのタイプの無機誘電体の説明に役立つ実例は、これらに限られるものではないが、シルセスキオキサンＨＯＳＰ（Ｈｏｎｅｙｗｅｌｌ社によって販売される）、メチルシルセスキオキサン（ＭＳＱ）、水素シルセスキオキサン（���ＳＱ）、ＭＳＱ−ＨＳＱコポリマー、シリコン源としてテトラエチルオルソシリケート又はＳｉＨ４を用い、かつ、酸化剤としてＯ２、Ｎ２Ｏ、ＮＯ等を用いて付着されたＳｉＯ２、有機シラン及び他の何らかのＳｉ含有材料を含む。説明のために、無機誘電体材料がＳｉＯ２であると仮定する。
【００１９】
図２を参照すると、フロント・エンド・オブ・ライン（ｆｒｏｎｔ−ｅｎｄ−ｏｆ−ｌｉｎｅ、ＦＥＯＬ）の前第１配線レベル（Ｍ１）構造体すなわちＭＯＳトランジスタ、イメージ・センサ等と、ＦＥＯＬ構造体へのタングステン又は他の金属導体コンタクトとが、従来技術において周知のように製造される。このＭ１層を形成する方法は、最初に、基板キャッピング層３８の上に、例えば、約２ｋÅから２０ｋÅまでの間の範囲の厚さまで、好ましくは４ｋÅから５ｋÅまでの間の範囲の厚さまで、ＳｉＯ２又は他の誘電体層１３０ｃを付着するステップと、周知のリソグラフィ及びＲＩＥ技術を用いて、ＳｉＯ２層１３０ｃ内にトレンチをパターン形成するステップと、形成されたトレンチを、例えば、Ｔａ、ＴａＮ、ＴｉＮ、ＴｉＳｉＮ、Ｗ、ＷＣＮ、Ｒｕなどの１つ又は複数の高融点金属のような金属ライナで裏打ちするステップとを含む。次に、裏打ちされたトレンチが、銅材料で充填され、ＣｕのＭ１層１３５ｂを形成し、次いで、ＣｕのＭ１層１３５ｂは、周知のＣＭＰ技術を用いて研磨される。その後、ＳｉＮのようなバリア層又はＣｕ拡散層１３２ｂが、例えば、約２ｎｍから２００ｎｍまでの間の範囲の厚さまで、好ましくは約２０ｎｍから７０ｎｍまでの間の範囲の厚さまで、ＣｕのＭ１メタライゼーションの上に付着される。この実施形態において、Ｃｕ相互接続部の上にある窒化物層１３２ｂの厚さは、反射率を最小にするように減少される。これらに限られるものではないが、ＳｉＯＮ、ＳｉＣ、ＳｉＣＮ、ＳｉＣＯＮ、ＳｉＣＯ材料等を含む他のバリア層材料を用い得ることが理解される。このプロセスは、後続のデュアル・ダマシンの第２Ｃｕワイヤ・レベルＭ２及び第１ビア・レベルのＶ１メタライゼーション層について繰り返され、これにより、例えば、ＳｉＯ２などの薄いＭ２／Ｖ１誘電体層１３０ｂが、約２ｋÅから２０ｋÅまでの間の範囲の厚さまで、好ましくは１ミクロンまで、Ｃｕ拡散層１３２ｂの上に付着され、周知のリソグラフィ及びＲＩＥ技術を用いて、ＳｉＯ２層１３０ｂ内にトレンチ及びビアをパターン形成し、形成されたトレンチ及びビアを、高融点金属のような金属ライナで裏打ちし、裏打ちされたトレンチを銅材料で充填してＣｕのＭ２層１３５ａを形成し、次に、ＣｕのＭ２層１３５ａが周知のＣＭＰ技術を用いて研磨されることによって、Ｍ２／Ｖ１メタライゼーション層が形成される。その後、ＳｉＮのようなバリア層又はＣｕ拡散層１３２ａが、例えば、約２０Åから２ｋÅまでの間の範囲の厚さまで、ＣｕのＭ２層１３５ａの上に付着される。次のステップは、拡散層１３２ａの上に層間誘電体層１３０ａを形成するステップと、ダマシン・タングステン又は他の導体ビア、及び周知の技術による最終サブトラクティブ・エッチングによるＡｌＣｕメタライゼーション３６を形成するステップとを含む。代替的に、当技術分野において周知なように、ダマシン・タングステン・ビアの代わりにテーパ状ビアを用いることもできる。図２に示される実施形態においては、反射率を最小にするために、Ｍ１及びＭ２拡散バリア両方の全体の厚さは、約２０ｎｍ又はそれより小さくすることが好ましい。
【００２０】
図２に示されるように、例えば、銅のような金属などの導電性材料を含む、例えばＶ１などの金属ビアによってメタライゼーション・レベルＭ２に結合された層間メタライゼーション層Ｍ１と、同様にメタライゼーション・レベルＭ３に結合された層間メタライゼーション層Ｍ２とを含む、相互接続された金属ライン及びビアのスタックが設けられる。同様に、図２に示されるように、層間メタライゼーション層Ｍ１は、例えば、タングステンのような金属からなる、ダマシン・コンタクト、Ｃ１、又はプラグを介して、基板１４上に形成された活性デバイス領域１９（又は、他の拡散領域）に結合される。さらに図２に示される実施形態を参照すると、薄いＳｉＮ層１３２ａ、１３２ｂの上に、光反射の減少を助けるように同等な厚さ（例えば、約２０Åから２ｋÅまで）まで、ＳｉＯＮのような、ＳｉＮのもの（１．９８）とＳｉＯ２のもの（１．４６）の間の屈折率を有する付加的な材料層を形成することができる。
【００２１】
図２に関して説明される実施形態によると、光路内にＣｕメタライゼーション及び対応する薄い層間誘電体層１３０ａ−１３０ｃ、並びに極薄の拡散バリア層１３２ａ、１３２ｂを設けることにより、光反射率が最小になり、これにより、より多くの光量１３が、ピクセル２０の光路を通って流れ、下にあるフォトダイオード要素１８に達することが可能になる。さらに、図２に示される実施形態において、活性シリコン領域１９及び例えばフォトダイオード１８などの光感受性要素に隣接して形成された、付加的な浅いトレンチ分離（ＳＴＩ）誘電体領域１３８が示される。
【００２２】
本発明の好ましい実施形態によると、活性デバイス（トランジスタ）１９、基板キャッピング層３８、層間誘電体層１３０ａ、層間メタライゼーション１３５ｂ（Ｍ１）及び対応するバリア層間誘電体１３２ｂ、Ｍ２層間誘電体１３０ｂ、メタライゼーションＭ２の１３５ａ及び対応するバリア層間誘電体１３２ａ、並びに最終誘電体層１３０ｃを含む、図６のＣＭＯＳイメージャが、最終アルミニウム金属レベル３６からなる最後の金属レベルＭ３まで製造される。２つのレベルがＣｕ内にあり、１つのレベルがＡｌＣｕ内にある３つのレベルの配線が示されるが、如何なる数の配線レベルも用い得ることに留意されたい。続いて、フォトリソグラフィ・マスクがパターン形成され、次の単一ステップのエッチング処理における各ピクセルに対応する領域を開け、湿式又は乾式エッチングを行って孔５１を形成し、ピクセルの光路から、層間誘電体１３０ａの一部、Ｍ２層の窒化物バリア１３２ａを有効に除去し、同じエッチング処理ステップにおいて、Ｍ２誘電体層１３０ｂ及びＭ１バリア１３２ｂ、並びにＭ１誘電体層１３０ｃを除去する。ＲＩＥエッチングが用いられる場合には、当技術分野において周知のように、フッ素源として用いられるペルフルオロカーボン（ＰＦＣ）及び／又はヒドロフルオロカーボン（ＨＦＣ）、並びに希釈ガスとして用いられる酸素、水素、窒素、アルゴン等と共に、標準的な平行板、プラズマ分離形プラズマ、又は高密度プラズマ・チャンバを用いることができる。湿式エッチングが用いられる場合には、希フッ化水素酸を用いて、ＳｉＯ２又は類似した酸化物膜をエッチングし、リン酸を用いて、当技術分野において周知のようなＳｉＮ又は類似した膜等をエッチングすることができる。開口部５１がパターン形成され、窒化物バリア３８までエッチングされることが好ましいが、窒化物バリア３８を除去し、次に標準的な洗浄ステップを行うことによって、開口部５１を基板１４の表面までエッチングすることができることが理解される。ピクセル内に形成された開口部５１は、約１μｍから３μｍまでの深さのオーダー及び約１μｍから５μｍまでの幅のオーダーとすることができる。エッチングされた開口部５１は、テーパ状（すなわち、下部より広い上部開口部を有する）であるものとして図６に示されるが、開口部５１を逆テーパ状（上部開口部より下部が広い）に形成することができ、或いはエッチングがほぼ平行な側壁を形成してもよい。
【００２３】
図６に示されるようなこの単一のエッチング後、例えば、スピンオン誘電体（ＳｉＯ２）、スピンオン・ガラス等のようなスピンオン再充填処理によって、層間誘電体（例えば、酸化物）材料１５０が、元のエッチングされた開口部５１内に付着され、平坦化ステップが行われる。再充填誘電体材料は、代替的に、ポリマー誘電体（光感受性ポリイミド、Ｄｏｗ  Ｃｈｅｍｉｃａｌ社のＳｉＬＫ（登録商標）等）を含むこと、及び、ＣＶＤ又は（プラズマ強化）ＰＥ−ＣＶＤ処理のような優れたギャップ充填能力を有する層間誘電体（酸化物、ＳｉＯ２、又は炭素ベース酸化物等）を付着するための他の技術を用い得ることが理解される。９９％の適合性を達成するために、大気圧ＣＶＤ（ＡＰＣＶＤ）又は減圧ＣＶＤ（ＳＡＣＶＤ）付着技術を用いることが好ましく、４００℃の付着温度によるＳＡＣＶＤが用いられる場合には、付着後アニールを必要としないので、ドープされていないＳｉＯ２を使用する。付着された誘電体の厚さは、付着方法及び用いられる次の処理方法によって決まることを理解すべきである。例えば、イメージ・センサ・フィルタリング・コーティングの凹部が設計されない場合には、トレンチの深さ又はトレンチ幅の半分のより小さい方よりわずかに大きいＳＡＣＶＤのＳｉＯ２の厚さが付着され、代替的に、イメージ・センサ・フィルタリング・コーティングの随意的な自己整合された凹部が設計される場合には、トレンチ深さより浅い厚さが付着される。スピンオン誘電体が用いられる場合には、スピンオン・パラメータ（ショット・サイズ、スピン速度、次のベーク温度）を最適化し、ウェハ上のどこかに最小の付着を有する開口部１５０の充填を達成することができる。ウェハ全体にわたって再生可能なギャップ充填を提供する、用いられる幾つかのタイプの無機誘電体の他の例は、これらに限られるものではないが、シルセスキオキサンＨＯＳＰ、メチルシルセスキオキサン（ＭＳＱ（登録商標））、水素シルセスキオキサン（ＨＳＱ（登録商標））、ＭＳＱ−ＨＳＱコポリマー、及び酸化剤として酸素又はＮ２Ｏを用いるか、或いは、シリコン源としてテトラエチルオルソシリケート(ＴＥＯＳ)又はシランを用いて付着されたＳＡＣＶＤ又はＰＥＣＶＤのＳｉＯ２を含む。この処理ステップに対する重要な側面は、良好な充填の均一性を達成するために、エッチングされたピクセル開口部５１の各々が、全て同じアスペクト比を有することである。ギャップ再充填処理後、随意的に、エッチバック・プロセスに続いてリバース開口部マスク（反対の性質のレジスト）を用い得る平坦化ステップを行うことができ、図７乃至図１２に関してここで説明されるように、任意のＣＭＰステップを行うことができる。
【００２４】
特に図７に示されるように、ウェハが製造され、イメージ・センサが形成されるトレンチ１４９がエッチングされる。次に、図８に示される次のステップは、誘電体材料１５０（例えば、ＳｉＯ２）をトレンチが過剰に充填されるような厚さまで付着することを含む。次に、図９に示されるように、イメージ・センサ全体にわたってトレンチをパターン形成するために用いられたが、反対の性質のフォトレジストを有する、同じリソグラフィ・マスクを用いて（随意的に、類似しているが異なるリソグラフィ・マスクを用いて）、レジスト１７９を露光し、現像する。次に、図１０に示されるように、誘電体が、誘電体充填１５０の表面より上に所定の深さまでエッチングされる。次に、図１１に示されるように、フォトレジスト１７９が除去され、最終的に、図１２に示されるように、ＣＭＰ平坦化ステップが行われ、図１２に示される構造体がもたらされる。代替的に、開口部内の誘電体のＣＭＰエロージョンを防ぐために（すなわち、カラー・フィルタ２５の下の厚さの不均一を防ぐために）、当技術分野において周知の第２の誘電体（例えば、ＳｉＯ２が充填のために用いられる場合はＳｉＮ、又はポリマー再充填が用いられる場合にはＳｉＮ）の随意的な犠牲付着を用いて、ＣＭＰ処理ステップが用いられる。しかしながら、カラー・フィルタ材料に対して自己整合法を実施し、次に、開口部内の誘電体のＣＭＰエロージョンを防ぐ（カラー・フィルタの厚さの不均一性を防ぐ）ために、第２の誘電体（例えば、ＳｉＯ２が充填のために用いられる場合はＳｉＮ、又はポリマー再充填が用いられる場合にはＳｉＮ）の随意的な犠牲付着を用いて、エッチバックに続いてリバース開口部マスク、又はＣＭＰステップのいずれかを行うことができる。代替的な実施形態においては、「スキージ」処理を実施し、流動性を有する材料（ポリイミドのような）で孔を充填することができる。図６に示されないが、金属コンタクト／配線ガードリングを付加的に製造し、レンズ及びカラー・フィルタを通して入ることができる、活性ピクセル領域内への可動イオンの拡散（ナトリウム又はカリウムのような周囲のイオン）を防ぐことができる。こうした金属ガードリングは、可動イオン・バリアとして働き、光路と活性シリコン領域１９との間の再充填誘電体１５０を囲む金属及びビアを含む材料又は材料のスタックから形成される。
【００２５】
別の実施形態において、パッド内に開けられた最後の金属レベル３６に対して十分に高い選択性がある場合には、終端又は最終ビア・マスクを用いて、このエッチングを行うことができる。図３は、最終配線レベル及びパッシベーション誘電体２９により処理されるイメージ・センサを示す。次に、図４に示されるような１つのマスク及び誘電体エッチング・ステップを用いて、ワイヤボンディング・パッド又ははんだバンプ・パッド３６を開けるための終端ビア４９、及びイメージ・センサのカラー・フィルタのための開口部５９がパターン形成される。次に、図５に示されるように、チップをダイシングし、チップを光学レンズと共にパッケージングし、チップをパッケージにワイヤボンディングすること６９を含む、ウェハ処理及びパッケージングが行われる。このように、単一のステップのエッチング処理において、メタライゼーション・バリア層１３２ａ、１３２ｂの両方を除去するために、１つのマスクだけが必要とされる。
【００２６】
図１３に示される代替的な実施形態において、各々のピクセルの光路内に孔５１を開けた後、かつ、孔を層間誘電体（例えば、酸化物）で充填する前、エッチングされた孔の側壁及び下部に従う薄いライナ１４０が付着される。続いて、当技術分野において周知のように、スペーサ・エッチング処理が行われ、ライナを側壁上に残すが、これを下部１４２及び上面から除去する。好ましくは、例えばＳｉＮ、ＳｉＣ、ＳｉＣＮ等の薄い窒化物ライナ材料又は光反射特性を有する金属を付着させ、ＰＥ−ＣＶＤのような周知の付着技術を用いて、エッチングされた開口部の下部及び側壁を裏打ちすることができる。例えば、光反射特性を有する他のライナ材料は、これらに限られるものではないが、ＳｉＣ、例えばＡｌ、ＴｉＮ、タングステン、Ｒｕ、ポリＳｉ、ポリＧｅ等の特定の金属を含む。この薄いライナ１４０は、５０Åから２ｋÅまでの範囲の厚さまで付着することができ、チップの活性領域への可動イオンの進入を防ぐように有効に働き、さらに、入射光を反射するための反射面として働くので、レンズ２２に斜めに入射する如何なる光もフォトダイオード１８に達するようになる。次のステップにおいて、薄いライナ１４０を付着させた後、上記に説明されたように、例えば、スピンオンＳｉＯ２再充填処理又はＣＶＤ処理等を用いて、再び裏打ちされた孔の中に層間誘電体材料が付着され、最終平坦化ステップが、随意的に行われる。ブラッグの法則によって予測されるように、再充填された誘電体１５０が１．４６の屈折率ｎ（ｋ〜０）を有するＳｉＯ２であり、側壁ライナ１４０が１．９８の屈折率（ｋ〜０）を有するＳｉＮである場合には、ＳｉＮに入射する光の一定割合が反射される。代替的に、スペーサ１４０のために、シリコン又はタンタルのような高屈折率の導体又は半導体を用いることによって、反射の程度を増大させることができる。
【００２７】
図１４は、開口部５１がパターン形成され、基板窒化物バリア３８を除去するように、エッチングが基板１４の表面まで行われた、代替的な実施形態を示す。ピクセルの光路内に孔５１を開けた後、かつ、孔を層間誘電体（例えば、酸化物）１５０で充填する前、ＰＥ−ＣＶＤのようなここに説明される周知の付着技術を用いて、エッチングされた孔の側壁及び下部に従う薄い窒化物ライナ１４０が付着される。その後、スペーサ・エッチングによって、すなわちエッチングされた開口部の側壁に沿ってＳｉＮスペーサを形成するために用いられる何らかの方向性エッチングによって、孔の下部に従う反射性ライナ材料１４０が除去される。例えば、ＳｉＮスペーサを形成するために、ＣＦ４のようなフッ素源としてＰＦＣ又はＨＦＣを用いるＦベースの方向性エッチングが用いられる。次のステップにおいて、薄い窒化物を付着させ、エッチングしてスペーサ１４０を形成した後、例えば、スピンオンＳｉＯ２再充填処理又は本明細書に記載されるような他の技術を用いて、層間誘電体材料１５０を再び裏打ちされた孔内に付着させ、最終平坦化ステップを随意的に行う。
【００２８】
図１５は、開口部５１がパターン形成され、基板窒化物バリア３８を除去するように、エッチングが基板１４の表面まで行われた、（窒化物スペーサ材料１４０を含む）図１４に示される本発明の代替的な実施形態を示す。図１５に示されるように、レンズ及びカラー・フィルタを通して入ることができる、活性ピクセル領域内への可動イオンの進入を防ぐために、金属コンタクト／配線ガードリング１６０が付加的に作られた。この金属ガードリング１６０は、可動イオン・バリアとして働き、タングステン１６０と、光路と活性シリコン領域１９との間で再充填誘電体１５０を囲む高融点金属が裏打ちされた銅１３５ｂとを含む材料又は材料のスタックのウェハ上にある通常のワイヤ及びビアと一致するように形成される。一般に、ガードリングは、Ｃｕ、ＡｌＣｕ、Ｗ、Ｔａ、ＴａＮ、ＴｉＮ、ＷＮ、Ａｇ、Ａｕ等を含む、オンチップ配線のために用いられるどのような導体からも作られる。ガードリング１６０は、基板１４内に接続され、接地される（ウェハ内の最も低い電位に接続される）ので、正の可動イオンは、ガードリングに引き付けられ、チップの活性領域１９内に入らない。図１５に示されるように、金属コンタクト／配線ガードリング１６０は、例えば、Ｍ１メタライゼーション窒化物バリア１３２ｂなどの最も近い窒化物レベルまで垂直方向に作られるが、これを最後の金属レベルまで作ることもできる。
【００２９】
図１６は、ピクセル内に開口部５１をパターン形成し、エッチングした後、カラー・フィルタ２５’がトレンチ開口部の下部に形成された、本発明の代替的な実施形態を示す。この実施形態においては、再充填誘電体材料が付加されてもされなくてもよい。さらに、トレンチの全長を延びる、すなわちカラー・フィルタ材料の下部まで延びるか又はカラー・フィルタ材料の上部まで延びる、上述のような随意的な反射性側壁ライナが形成される。図１７は、ピクセル内に開口部５１をパターン形成し、エッチングした後、エッチングされた開口部内に再充填誘電体材料１５０が部分的に充填され、上記のトレンチ開口部の上部にカラー・フィルタ２５’が形成された、本発明の代替的な実施形態を示す。図１６に示される実施形態においては、側壁上に随意的な吸収性ライナ又は反射性ライナ１４１が形成され、トレンチの下部まで延びている。図１８に示される代替的な実施形態においては、エッチングされた開口部５１内に再充填誘電体材料１５０が充填された後、等方性エッチバック処理が行われ、再充填誘電体の浅い第２の開口部５２を形成し、そこで、引き続き、非自己整合処理において、カラー・フィルタ２５”が形成される。この実施形態は、自己整合されたカラー・フィルタなしで、本明細書に記載される他の孔のいずれとも組み合わせ得ることを理解すべきである。
【００３０】
図１６乃至図１８に関して本明細書に説明される実施形態を参照すると、シリコン又はタンタルのような、光を通さない（吸収性）側壁ライナ材料１４１が用いられる（すなわち、ｋ＞０）場合には、多層スタックにおいて２つ又はそれ以上の層を随意的に互いに組み合わせ、特定のｋ（誘電定数）、ｎ（屈折率）、又は光学的領域の全域にわたって波長（Ｗ１）にほぼ依存しないスタックについてのｎ値及びｋ値を達成することができる。可能な吸収性側壁ライナ材料は、これらに限られるものではないが、Ｔａ、ＴａＮ、Ｓｉ、Ｔｉ、Ｃｕ、ＡｌＣｕ、ＴｉＮ等を含む。下記の表１（ａ）及び表１（ｂ）は、示されるライナ材料についての、種々の波長におけるスタックのｎ値及びｋ値を示す。
【表１】
2008522408.tif 000003
【００３１】
例えば、等しい厚さの多数の層（２、４、６、８等）において、Ｔａ及びＳｉが互いに結合された場合には、結合されたｎ値及びｋ値の各々は、それぞれ１０％及び１５％のばらつきの範囲を有する。このｎ及びｋのばらつきの減少は、４００ｎｍから７００ｎｍまでの波長域にわたって均一な光反射率をもたらし、このばらつきは、いずれの単一の層よりずっと少ないものである。
【００３２】
本発明の好ましい実施形態であると考えられるものが示され、説明されたが、勿論、本発明の範囲から逸脱することなく、形態又は詳細における種々の修正及び変更を容易になし得ることが理解されるであろう。それゆえに、本発明は、説明され例示された正確な形態に制限されるものではなく、添付の特許請求の範囲内にあることが意図される。
【図面の簡単な説明】
【００３３】
【図１】ＣＭＯＳイメージ・センサ・ピクセル・アレイ１０を示す。
【図２】ピクセルの光路を横断する多数のＣｕ拡散バリア層を含む銅層間配線を有するＣＭＯＳイメージ・センサ・ピクセル・アレイを、断面図により示す。
【図３】最終配線レベル及びパッシベーション誘電体を有する構造体をもたらすＣＭＯＳイメージ・センサ処理ステップを断面図により示す。
【図４】終端ビア／ワイヤボンディング・パッド又ははんだバンプ・パッドのために続いてエッチングされた開口部、及びイメージ・センサ・カラー・フィルタのための開口部を有する構造体をもたらすＣＭＯＳイメージ・センサ処理ステップを断面図により示す。
【図５】随意的なレンズ及びワイヤボンディングを有するチップを処理し、パッケージングするウェハを有する構造体をもたらすＣＭＯＳイメージ・センサ処理ステップを断面図により示す。
【図６】エッチングされたピクセル開口部の側壁に、反射性ライナ材料なしに形成された、本発明のＣＭＯＳイメージ・センサ・ピクセル・アレイを、断面図により示す。
【図７】リバース開口部マスク（反対の性質のレジスト）を用いてイメージ・センサを平坦化し、続いてエッチバック処理及び随意的なＣＭＰステップを行うための、ＣＭＯＳイメージ・センサ処理ステップを、断面図により示す。
【図８】リバース開口部マスク（反対の性質のレジスト）を用いてイメージ・センサを平坦化し、続いてエッチバック処理及び随意的なＣＭＰステップを行うための、ＣＭＯＳイメージ・センサ処理ステップを、断面図により示す。
【図９】リバース開口部マスク（反対の性質のレジスト）を用いてイメージ・センサを平坦化し、続いてエッチバック処理及び随意的なＣＭＰステップを行うための、ＣＭＯＳイメージ・センサ処理ステップを、断面図により示す。
【図１０】リバース開口部マスク（反対の性質のレジスト）を用いてイメージ・センサを平坦化し、続いてエッチバック処理及び随意的なＣＭＰステップを行うための、ＣＭＯＳイメージ・センサ処理ステップを、断面図により示す。
【図１１】リバース開口部マスク（反対の性質のレジスト）を用いてイメージ・センサを平坦化し、続いてエッチバック処理及び随意的なＣＭＰステップを行うための、ＣＭＯＳイメージ・センサ処理ステップを、断面図により示す。
【図１２】リバース開口部マスク（反対の性質のレジスト）を用いてイメージ・センサを平坦化し、続いてエッチバック処理及び随意的なＣＭＰステップを行うための、ＣＭＯＳイメージ・センサ処理ステップを、断面図により示す。
【図１３】エッチングされたピクセル開口部の側壁に反射性ライナ材料を用いて形成され、かつ、基板の上にバリア材料層を含む、本発明のＣＭＯＳイメージ・センサ・ピクセル・アレイを、断面図により示す。
【図１４】エッチングされたピクセル開口部の側壁に反射性ライナ材料を用いて形成され、かつ、基板の上にバリア材料層を有していない、本発明のＣＭＯＳイメージ・センサ・ピクセル・アレイを、断面図により示す。
【図１５】再充填ピクセル誘電体を囲む付加的なコンタクト／金属ガードリング構造体を有するように形成された、図１４のＣＭＯＳイメージ・センサ・ピクセル・アレイの例示的な実施形態を、断面図により示す。
【図１６】光路を定めるエッチングされたピクセル開口部の下において基板の上に形成されたカラー・フィルタ要素を有するＣＭＯＳイメージ・センサ・ピクセル・アレイの例示的な実施形態を、断面図により示す。
【図１７】光路を定めるエッチングされたピクセル開口部を部分的に充填する、再充填誘電体構造体の上に形成されたカラー・フィルタ要素を含むＣＭＯＳイメージ・センサ・ピクセル・アレイを、断面図により示す。
【図１８】光路を定めるエッチングされたピクセル開口部を充填する再充填誘電体構造体のエッチバックされた部分に形成されたカラー・フィルタ要素を含むＣＭＯＳイメージ・センサ・ピクセル・アレイを、断面図により示す。
【図１】
2008522408.tif 000004
【図２】
2008522408.tif 000005
【図３】
2008522408.tif 000006
【図４】
2008522408.tif 000007
【図５】
2008522408.tif 000008
【図６】
2008522408.tif 000009
【図７】
2008522408.tif 000010
【図８】
2008522408.tif 000011
【図９】
2008522408.tif 000012
【図１０】
2008522408.tif 000013
【図１１】
2008522408.tif 000014
【図１２】
2008522408.tif 000015
【図１３】
2008522408.tif 000016
【図１４】
2008522408.tif 000017
【図１５】
2008522408.tif 000018
【図１６】
2008522408.tif 000019
【図１７】
2008522408.tif 000020
【図１８】
2008522408.tif 000021
【国際調査報告】
2008522408.tif 000022