(57)【特許請求の範囲】
【請求項１】
第１の面及び前記第１の面とは反対の第２の面を有する基板に対してブラスト処理を施すことによって前記基板の反りを矯正する半導体素子用基板の処理方法であって、
化合物半導体成膜が形成された、又は前記化合物半導体成膜が形成されるべき前記第１の面とは反対の前記第２の面に、前記基板に割れ及びクラックが発生しないように応力を付与するブラスト処理を施す工程を含む半導体素子用基板の処理方法。
【請求項２】
前記ブラスト処理は、砥粒と圧縮空気との混合物を固気二相流として噴射し、前記固気二相流を前記第２の面に衝突させる処理であり、噴射圧力が０．２ＭＰａから０．４ＭＰａである請求項１に記載の半導体素子用基板の処理方法。
【請求項３】
基板を作成する工程と、
該基板の前記第１の面に化合物半導体成膜を成膜する工程と、
該ブラスト処理を施した前記第２の面とは反対の前記第１の面にＬＥＤ電極又はＬＤ電極を形成してＬＥＤ素子又はＬＤ素子に切断する工程と、
をさらに含む請求項１又は２に記載の半導体素子用基板の処理方法。
【請求項４】
ブラスト処理を施す場合には、前記基板の前記第２の面の全範囲に亘ってブラスト処理が施される請求項１から３のいずれか１項に記載の半導体素子用基板の処理方法。
【請求項５】
前記ブラスト処理が施された面は、表面粗さが０．０１〜５．０μｍＲａの面である請求項１から３のいずれか１項に記載の半導体素子用基板の処理方法。
【請求項６】
前記基板のブラスト後の反り量が、前記基板上の９７ｍｍ×９７ｍｍの範囲での反り量で−４０μｍ以上４０μｍ以下である請求項１から３のいずれか１項に記載の半導体素子用基板の処理方法。
【請求項７】
前記第２の面は、前記第１の面に比べて表面粗さが大きい請求項１から３のいずれか１項に記載の半導体素子用基板の処理方法。
【請求項８】
前記ブラスト処理が、噴射材として、大きさが平均粒子径で２５μｍから７０μｍのアルミナ砥粒を用い、噴射量は１００ｇ／ｍｉｎから４００ｇ／ｍｉｎである請求項２に記載の半導体素子用基板の処理方法。
【請求項９】
前記基板がサファイア基板である請求項１から３のいずれか１項に記載の半導体素子用基板の処理方法。
【請求項１０】
前記化合物半導体成膜がＧａＮ系化合物である請求項１から３のいずれか１項に記載の半導体素子用基板の処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子用基板の処理方法に関する。
【背景技術】
【０００２】
従来、発光ダイオードの製造工程は、鏡面にしたサファイア等の材質で構成された基板の主面にエピタキシャル結晶成長によりＧａＮ系化合物半導体を材料とする発光層を形成、成膜して、そのエピタキシャル成長したウエハに電極を形成していく。エピタキシャル成長（ＥＰＩ成長）は、基板を加熱しながら成膜、その後常温へ冷却といった工程が取られる。このため、該成膜後の冷却の際に該基板とＧａＮ系化合物半導体の線膨張係数の差により、ＧａＮ系化合物半導体側へ凸に反り（歪み）が発生する。そこで、特許文献１には、その反りを矯正する技術が開示されている。この方法では、４．９×１０４Ｐａ〜４．９×１０６Ｐａの圧力で押圧する大型のプレス装置を用いている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−１２８４９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１記載の方法にあっては、エピタキシャル成長を行うＭＯＣＶＤ装置の中に、プレス機構を設ける必要がある。更には、製造工程で使用する基板のサイズが量産を目的とした市場の流れから今後２インチサイズから４インチサイズへ拡大していく傾向にある。このため、押圧する際の基板の割れの抑制、及びクラックの発生の抑制がますます重要となっている。本技術分野では、効率良く量産に適した半導体の製造方法且つ低コストで半導体素子用基板の反りを矯正する方法が望まれている。
【課題を解決するための手段】
【０００５】
本発明の一側面に係る半導体素子用基板の処理方法は、第１の面及び前記第１の面とは反対の第２の面を有する基板に対してブラスト処理を施すことによって基板の反りを矯正する半導体素子用基板の処理方法であって、化合物半導体成膜が形成された、又は前記化合物半導体成膜が形成されるべき前記第１の面とは反対の前記第２の面に、基板に割れ及びクラックが発生しないように応力を付与するブラスト処理を施す工程を含む。
【発明の効果】
【０００６】
本発明の一側面に係る半導体素子用基板の処理方法によれば、効率良く量産に適した方法で半導体用基板の反りを矯正する方法を提供できる。
【図面の簡単な説明】
【０００７】
【図１】一実施形態に係る方法を示す実施例のフローチャートである。
【図２】一実施形態に係る測定方法を示す模式図である。
【図３】一実施形態に係る評価方法を示す模式図である。
【図４】一実施形態に係るブラスト処理時におけるブラストノズルと基板の相対運動の軌跡を示す模式図である。
【図５】一実施形態に係るブラスト処理によるウエハの歪みを矯正する原理の模式図である。
【図６】他の実施形態に係る方法を示すフローチャートである。
【図７】さらに他の実施形態に係る方法を示すフローチャートである。
【発明を実施するための形態】
【０００８】
以下、本発明の一実施形態を説明する。一実施形態に係る方法は、発光ダイオードＬＥＤ素子等を製造するに際してサファイア等の基板に施されるブラスト処理を用いた反り矯正方法である。この方法では、ＬＥＤ素子又はＬＤ素子を製造するに際して半導体素子用基板に施されるブラスト処理を利用して、反りを矯正する。この方法は、例えば、基板を作成する工程と、該基板に化合物半導体成膜工程を実施する工程と、化合物半導体成膜を施す鏡面とは反対の面にブラスト処理を施す工程と、該ブラスト処理を施した面とは反対の面にＬＥＤ電極又はＬＤ電極を形成してＬＥＤ素子又はＬＤ素子に切断する工程と、を含んでもよい。
【０００９】
ここで、一実施形態において、ＬＥＤ素子には、例えば、ＩｎＧａＮ系高輝度ＬＥＤをいう。他にＡｌＧａＮｌｎＰ系高輝度ＬＥＤ、ＧａＰ系、ＧａＡｓ系などの種類がある。ＬＥＤは、発光ダイオードのことで、電気を流すと発光し、大面積の照明等に利用される。また、ＬＤは、レーザーダイオードのことで、電気を流すとレーザーを発し、通信や光ディスクの光源として利用される。
【００１０】
基板とは、単結晶インゴットからスライスされるサファイア、ＳｉＣ、ＧａＡＳ、ＧａＰ、ＧａＡｌＡｓ等のエピタキシャル成長させることが可能な基板をいう。この基板は、例えば半導体素子用基板であって、第１の面及び第１の面に対向する第２の面を有する。第１の面には、化合物半導体成膜が形成される。第２の面は、第１の面に比べて表面粗さが大きくてもよい。この基板は、両面研磨を施した状態であってもよい。ブラスト処理とは、矩形ノズル又は丸型ノズルを用いて、砥粒と圧縮空気との混合物を固気二相流として噴射し、前記固気二相粒を被加工物に衝突させて加工を行うことをいう。本実施形態では、被加工物を走査させながら加工を実施した（走査加工法）。
【００１１】
サファイア基板の鏡面とは、表面粗さで１〜５ÅＲａ程度の面をいう。ＧａＮ系化合物半導体成膜とは、気相成長法や液相成長法を用いて基板の鏡面側へ成膜する膜をいう。ＬＥＤ電極又はＬＤ電極を形成するとは、成膜した化合物半導体の上へ透明電極、パッド電極、保護膜等を形成することをいう。例えば、ＧａＮ系化合物半導体の膜を形成する。素子とは、電極を形成した後のＬＥＤ又はＬＤのチップをいう。切断とは、レーザー、ブレード、又はブラスト等の切断方法を用いて、基板から定寸法のチップへ切断することをいう。
【００１２】
以下、図面に基づき一実施形態に係る処理方法を説明する。図１は、ＬＥＤ素子又はＬＤ素子を製造するに際して基板に施されるブラスト処理を用いた反り矯正方法のフローチャートを示す。図１において、この処理方法は、基板を作成する工程（Ｓ１０）と、該基板に化合物半導体成膜工程を実施する工程（Ｓ１２）と、化合物半導体成膜を施す鏡面とは反対の面にブラスト処理を施す工程（Ｓ１４）と、該ブラスト処理を施した面とは反対の面にＬＥＤ電極又はＬＤ電極を形成してＬＥＤ素子又はＬＤ素子に切断する工程（Ｓ１６）と、を有する。なお、以下では、説明理解の容易性を考慮して、ＧａＮ系化合物半導体を成膜した場合を例に説明する。
【００１３】
まず、基板を作成する（Ｓ１０）。例えば、サイズが４インチで、厚みが０．６５ｍｍ、材質がサファイアの基板を作成する。次に、基板上に成膜する（Ｓ１２）。例えば、ＧａＮ系化合物半導体を成膜する。次に、ブラスト処理工程を行う（Ｓ１４）。ここで、基板のＧａＮ系化合物半導体が成膜された面とは反対の面の全範囲に亘ってブラスト処理を施すために、例えば次の様な条件で行われる（表１）。
【表１】
0005716834.tif 000002
【００１４】
表１の条件では、ノズル径が１５ｍｍ×４．８ｍｍの矩形ノズルを用いる場合を例としているが、ノズル径がφ８ｍｍなどの丸型ノズルを用いてもよい。また、表１の条件では、走査加工法を用いてサファイア基板全面にブラスト処理を施している場合を例としている。これによりウエハ全体に応力が付与され、ウエハの反りが矯正される。なお、ブラスト面の面粗度の均一性を必要としない場合は必ずしもウエハ全面にブラスト処理を施す必要はない。例えば、サファイア基板の中心部などに定点噴射を実施し、応力を付与してもよい。
【００１５】
なお、ブラスト機としては例えば新東工業株式会社製マイクロブラスタＭＢ−１を採用することができる。例えば、ノズルとして、矩形ノズルの吸引式フラットノズルを採用することができる。
【００１６】
また、ブラスト処理が施された面の表面粗さ（算術平均粗さＲａ）は、例えば０．０１〜５．０μｍＲａであってもよい。これによりブラスト処理の前後において、表面粗さを大きく変化させることなく、反りを矯正できる。また、より好ましくは０．５〜５．０μｍＲａであってもよい。表面粗さが０．５〜５．０μｍＲａである様にするために、例えば表２に示すブラスト条件で処理してもよい。
【表２】
0005716834.tif 000003
ここでは噴射材は、ＪＩＳ  Ｒ６００１の研磨微粉の粒度を有する材料である。
【００１７】
本ブラスト条件は一例である。サファイア基板の反り量は、サファイア基板のサイズ及び厚みに、更にはＧａＮ系化合物半導体の成膜条件によって変化する。このため、サファイア基板の矯正したい反り量によって、各ブラスト条件を任意に変更してもよい。
【００１８】
さらに、ブラスト処理においては、噴射材の硬度、噴射速度、カバレージ（基板に対して噴射される密度、これは噴射量にも起因）等により最適条件が選択される。たとえば、噴射材については、元素記号でＡｌ２Ｏ３となるアルミナ砥粒を採用する例を示したが、衝撃を付与させることが可能な噴射材であれば、材質は問わない。硬度も衝撃を付与させることが可能な噴射材であればよい。
【００１９】
噴射材は大きさが平均粒子径で２５μｍから７０μｍがよい。７０μｍより大きくなると表面が粗くなってしまうからである。２５μｍより小さくなると噴射圧力を上げても基板への衝突エネルギーが足らず、希望とする曲率半径まで反りを矯正できない可能性がある。
【００２０】
また、噴射速度は、噴射材の種類、噴射圧力、噴射量等により決められる。ここで、噴射圧力は０．２ＭＰａから０．４ＭＰａであってもよい。０．４ＭＰａより大きくなると、加工エネルギーが強すぎて基板の割れやクラックが発生する可能性がある。０．２ＭＰａより小さくなると、応力付与が弱く反りを矯正するのに加工時間が長くなる可能性がある。また、噴射量は１００ｇ／ｍｉｎから４００ｇ／ｍｉｎであってもよい。１００ｇ／ｍｉｎより少なくなるとカバレージを満たすための加工時間がかかってしまうからである。４００ｇ／ｍｉｎより多くなるとすぐにカバレージが満たされてしまい、希望する曲率半径まで反りを矯正できない可能性がある。
【００２１】
更に、カバレージは基板に対する噴射密度と類似の指標であるが、これは、噴射材の種類、噴射量、噴射時間、ノズル移動速度、ノズル送りピッチ、噴射角度等により影響を受ける。以上から、アルミナ砥粒を採用した場合には、噴射材は大きさが平均粒子径で２５μｍから７０μｍであってもよい。噴射圧力は０．２ＭＰａから０．５ＭＰａで、より好ましくは０．２ＭＰａから０．４ＭＰａであってもよい。噴射量は１００ｇ／ｍｉｎから４００ｇ／ｍｉｎであってもよく、より好ましくは２００ｇ／ｍｉｎから４００ｇ／ｍｉｎであってもよい。上記条件であれば、上記ブラスト機を用いて、走査回数が１回で２０秒前後の高速で処理をおこなうことができる。
【００２２】
なお、サファイア基板は、サファイアの単結晶をスライスした後、該スライスされた両面を研磨処理されていてもよい。研磨面の表面粗さは例えば以下の通りである（表３）。
【表３】
0005716834.tif 000004
【００２３】
本表面粗さは一例であり、基板へスライスした後の研磨工程の条件、及びＧａＮ系化合物半導体成膜時の成膜条件によって、成膜前の表面粗さは変更できる。
【００２４】
ただし、基板へのスライス後及び研磨工程の後の表面粗さは、表面と裏面の差を有してもよい。エピタキシャル成長時に均一且つ薄い膜を形成するためには、鏡面研磨を実施した面が必要だからである。一方、裏面は後の電極形成後にＢＧＰ（Ｂａｃｋ  Ｇｒｉｎｇｉｎｇ  Ｐｏｌｉｓｈ）と呼ばれる工程で、基板の板厚を０．１ｍｍ程度まで薄くする工程があるため、基板へスライスした後の研磨工程の時点で鏡面まで研磨する必要はない。
【００２５】
そして、基板の表面粗さが大きな面にブラストすることによりエピタキシャル成長させる基板の鏡面へブラストのダメージを与えることなく、反りを矯正できるため、予め表面と裏面に表面粗さの差を設けてもよい。裏面を表面の鏡面と同じ表面粗さにすると、研磨工程が余分に必要であるのに対して、その余分な工程の後にブラスト処理することは更に余分になるからである。また、予め表面と裏面に表面粗さの差を設けた場合には、エピタキシャル成長させる基板の鏡面へブラストのダメージを与えることなく、反りを矯正できるという利点がある。
【００２６】
なお、サファイア基板のブラスト前後の反り量の計測には、例えば表面粗さ測定機ＳＵＲＦＣＯＭ１４００Ｄ（株式会社東京精密製）を用いることができる。測定範囲の一例を図２に示す。測定範囲は例えばＬ＝９７ｍｍの辺を持つ矩形で囲まれた範囲である。ブラスト処理前後にて、本方式で２方向計測し、その反り量の平均値と、反り量を曲率半径に換算することでブラスト処理前後の反り矯正の効果を確認することができる。
【００２７】
図３は、評価方法を示す模式図である。反り量Ａｈは、前記サファイア基板表面における最大高さと最小高さの差異であり、表面に凸であればプラス値として、表面に凹であればマイナス値として記載している。反り量Ａｈから曲率半径Ｒを換算できる。この関係を、図３に示す。なお、表面粗さを測定する装置と測定方法は上記に限らない。
【００２８】
ブラスト処理時は、例えば吸着治具を用い、ＧａＮ系化合物半導体成膜側を吸引負圧により固定し、ノズルを走査させることでブラスト処理を実施する。図４は、本発明のブラスト処理時におけるブラストノズルと基板の相対運動の軌跡を示す模式図である。一実施形態においては、ノズル移動速度１００ｍｍ／ｓｅｃ、ノズル送りピッチＰ＝２０ｍｍ、走査回数１ｐａｓｓで、Ｓ１からＳ２に走査ブラスト処理してもよい。また、ノズルを走査させる手法を説明したが、サファイア基板を固定する吸着治具側を走査し、ノズルを固定する方法であってもよい。さらにはノズルを一軸移動、吸着治具をノズルに対し直交方向に移動させることにより、走査しつつブラスト処理を実施してもよい。要するに、相対的にウエハとノズルを移動させることによりサファイアウエハに対し走査加工が実施されさえすれば、走査手段は選ばない。
【００２９】
図５は、一実施形態に係るブラスト処理によるウエハの歪みを矯正する原理の模式図である。なお、以下では、ＧａＮ系化合物半導体成膜後にブラスト処理を実施する場合を説明する。図５において、ノズルＮから噴射材Ｆが、ＧａＮ系化合物半導体Ｇを成膜して反りを生じたサファイアウエハＷに噴射される。この結果、ＧａＮ系化合物半導体Ｇを成膜して反りを生じたサファイアウエハＷは、ＧａＮ系化合物半導体ＧｆがサファイアウエハＷｆ上に保持された状態で、反りが矯正される。
【００３０】
表４は、噴射材、噴射量、噴射圧力、ＥＰＩ工程後の反り量を変化させたときの測定結果の一例である。
【表４】
0005716834.tif 000005
投射材は新東工業株式会社製アルミナ砥粒（ホワイトアランダム）ＷＡ♯２４０から♯６００、粒径に換算すると、平均粒子径で２５μｍから７０μｍを用いた。また、噴射圧力は０．３ＭＰａから０．５ＭＰａを用いた。ここでは噴射材は、ＪＩＳ  Ｒ６００１の研磨微粉の粒度を有する材料である。ＥＰＩ工程後の４インチ（φ１００ｍｍ）基板（ウエハ）Ｗの９７ｍｍ×９７ｍｍの範囲での反り量は、８３μｍから２１０μｍのバラツキがあったが、ブラスト処理後には４０μｍ以下（３５μｍから２０μｍ）に矯正された。なお、反り量から曲率半径を換算するといずれも３０ｍ以上であった。また、ウエハのインチサイズが今後大きくなった場合には、全体の反り量としては４０μｍ以上となっても、φ１００ｍｍのウエハに換算した時に反り量が４０μｍ以下であれば良い。このような反り量の範囲においては、後工程でのチップ切断時のレーザー加工での歩留まりが向上するという利点がある。
【００３１】
図１に戻り、ブラスト処理工程が終了すると、電極形成工程へ移行する（Ｓ１６）。電極形成工程では、成膜した化合物半導体の上へ透明電極、パッド電極、保護膜等を形成する。電極形成工程が終了すると、素子切断工程へ移行する（Ｓ１８）。基板から定寸法のチップへ切断する。Ｓ１８の処理が終了すると図１に示す方法を終了する。
【００３２】
上記の説明から明らかなように、一実施形態に係る発明は、ＧａＮ系化合物半導体成膜後にブラスト処理を実施することによって、ＧａＮ系化合物半導体成膜時に発生する反りを矯正することができる。
【００３３】
なお、上述した実施形態は本発明に係る処理方法の一例を示すものである。本発明に係る処理方法は、上記実施形態に係る処理方法に限られるものではない。例えば、他の実施形態においては、ＧａＮ系化合物半導体成膜前にブラスト処理を実施することによって、ＧａＮ系化合物半導体成膜時に発生する反りを矯正することもできる。この例のフローチャートを図６に示す。図６は、図１に示すフローチャートとほぼ同様であり、Ｓ２０、Ｓ２６及びＳ２８の処理は、それぞれＳ１０、Ｓ１６及びＳ１８の処理に相当する。すなわち、図６においては、ブラスト処理工程（Ｓ２２）の後に、成膜工程（Ｓ２４）が実行される。
【００３４】
上記の説明から明らかなように、ＧａＮ系化合物半導体成膜前、もしくは後にブラスト処理を実施することによって、ＧａＮ系化合物半導体成膜時に発生する反りを矯正することができる。
【００３５】
ただし、ＧａＮ系化合物半導体成膜前にブラスト処理を実施する場合は、予め基板の鏡面側を凹にすることにより、ＧａＮ系化合物半導体成膜時に凸になる現象を相殺することが可能であるが、予め基板の鏡面側を凹にした場合はＧａＮ系化合物半導体成膜時に、熱源による加熱の仕方によっては成膜バラツキが発生する可能性がある。そこで、ブラスト処理はＧａＮ系化合物半導体成膜後に実施してもよい。
【００３６】
このように、ＬＥＤ素子又はＬＤ素子を製造するに際して、基板にＧａＮ系化合物半導体を成膜させる前、もしくは後にブラスト処理を行うように製造工程を構成したことから、ＧａＮ系化合物半導体成膜時に発生する基板の反りを、曲率半径３０ｍ以上にすることができる。
【００３７】
なお、研磨工程の前後、又は、ブラスト工程の後、電極形成の際の合間などに洗浄工程を加えて、研磨工程、ブラスト工程、電極形成工程によって生じた油脂分、酸化物や加工くず等の不純物などを洗浄・除去してもよい。洗浄工程を加えた場合の処理方法の一例を図７に示す。図７は、図１に示すフローチャートとほぼ同様であり、Ｓ３０は図１のＳ１０の処理、Ｓ３６〜Ｓ４０は図１のＳ１２〜Ｓ１６の処理、Ｓ４６は図１のＳ１８の処理に相当する。すなわち、図７においては、研磨工程（Ｓ３２、Ｓ４２）及び洗浄工程（Ｓ３４、Ｓ４４）が含まれている。
【００３８】
また、他の実施形態においては、表面粗さを測定しながらブラスト処理を行い、その結果を更に測定してブラスト処理にフィードバックすることもできる。一方、必ずしも表面粗さの測定を全品実施する必要はなく、処理条件が決まれば表面粗さの測定は通常の工程で不要である。
【産業上の利用可能性】
【００３９】
本発明の種々の側面及び実施形態によれば、ＬＥＤ素子又はＬＤ素子を製造するに際して、基板の反りを矯正できることにより、レーザーを用いて基板をそれぞれ素子に切断する後工程において、基板が反っていた際の焦点不良による切断不良を低減することができる。
【００４０】
また、本発明の種々の側面及び実施形態によれば、ＧａＮ系化合物半導体上に電極形成する際の形成時のバラツキを低減することもできる。
【００４１】
さらに、本発明の種々の側面及び実施形態によれば、ブラスト処理を行った場合、ブラストの加工条件を変化させることにより、ＧａＮ系化合物半導体を成膜した面の裏側をブラスト処理することで、任意の表面粗さを得ることができることから、ＧａＮ系化合物半導体を成膜する面と逆の面を発光側としたＬＥＤ素子又はＬＤ素子構造の場合、ＬＥＤ又はＬＤ光の波長に合わせた光の拡散性を向上させることが可能となる。
【符号の説明】
【００４２】
Ｗ・Ｗｆ…基板（ウエハ），Ｌ…表面粗さ計測範囲，Ａｈ…反り量，Ｒ…曲率半径，Ｎ…ブラストノズル，Ｇ・Ｇｆ…皮膜。
【図１】
0005716834.tif 000006
【図２】
0005716834.tif 000007
【図３】
0005716834.tif 000008
【図４】
0005716834.tif 000009
【図５】
0005716834.tif 000010
【図６】
0005716834.tif 000011
【図７】
0005716834.tif 000012