【事件の表示】
　特許第２９４０８０１号「固体撮像素子及びその駆動方法」の請求項１ないし２に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第２９４０８０１号の請求項１ないし２に係る特許を維持する。
【理　由】
　１．手続の経緯
　本件に係る特許第２９４０８０１号の特許請求の範囲（請求項の数３）に記載された発明は、平成６年１１月１１日に出願され、平成１１年６月１８日にその特許の設定登録がなされ、その後、特許異議の申立がなされ、取消理由通知がなされ、その指定期間内である平成１２年７月１１日に訂正請求がなされたものである。
　２．訂正の適否について
　(1)訂正明細書に係る発明
　訂正明細書に係る発明は、訂正明細書の特許請求の範囲（請求項の数３）に記載された次のとおりのものである。
【請求項１】行及び列方向に配置され、照射される光に応答して情報電荷を発生する複数の受光画素と、これら複数の受光画素の各列毎に対応付けられ、各受光画素から上記情報電荷を受けて垂直方向に転送する複数の垂直シフトレジスタと、これら複数の垂直シフトレジスタの各出力に各ビットが対応付けられ、各垂直シフトレジスタから上記情報電荷を受けて水平方向に転送する水平シフトレジスタと、この水平シフトレジスタから順次転送出力される上記情報電荷を電圧値に変換して映像信号を発生する出力部と、を備えた固体撮像素子において、上記複数の垂直シフトレジスタの出力側の端部に独立して駆動可能な少なくとも２本の出力制御ゲート電極が共通に配置されると共に、上記複数の垂直シフトレジスタと上記水平シフトレジスタとの接続部分で上記水平シフトレジスタ側に深くなる電位勾配が与えられ、上記複数の垂直シフトレジスタの奇数列と偶数列とで上記情報電荷が交互に読み出されることを特徴とする固体撮像素子
【請求項２】上記水平シフトレジスタは、上記複数の垂直シフトレジスタの各列毎に２本ずつ対応する転送ゲート電極を有することを特徴とする請求項１記載の固体撮像素子
【請求項３】行列配置された複数の受光画素の各列毎に対応する複数の垂直シフトレジスタの出力を水平シフトレジスタの各ビットに受け、上記複数の受光画素で発生する情報電荷を１行単位で出力する固体撮像素子の駆動方法において、上記複数の垂直シフトレジスタの出力側端部の少なくとも１ビットをその他のビットから独立してそれぞれ共通に駆動し、上記水平シフトレジスタの奇数列のビットをオン状態とすると共に偶数列のビットをオフ状態として上記複数の垂直シフトレジスタの奇数列から上記水平シフトレジスタの奇数列のビットに情報電荷を取り込んで出力した後、上記水平シフトレジスタの偶数列のビットをオン状態とすると共に奇数列のビットをオフ状態として上記複数の垂直シフトレジスタの偶数列から上記水平シフトレジスタの偶数列のビットに情報電荷を取り込んで出力することを特徴とする固体撮像素子の駆動方法
　(2)訂正の要旨の適否
　上記訂正請求は、上記【請求項１】に記載された「情報電荷を受けて垂直方向に転送する複数の垂直シフトレジスタ」を奇数列と偶数列とに区別して「複数の垂直シフトレジスタの奇数列と偶数列とで情報電荷が交互に読み出される」と限定する訂正である。
　したがって、上記訂正は、特許請求の範囲の減縮に該当し、願書に添付された明細書及び図面に記載された事項の範囲内であり、実質上特許請求の範囲を拡張し、又は変更するものではない。
　(3)訂正の適否についての結論
　以上のとおりであるから、上記訂正請求は、特許法第１２０条の４第２項ただし書き第１号に規定する特許請求の範囲の減縮を目的とするものであり、また、同法第１２０条の４第３項で準用する同法第１２６条第２項及び第３項の規定に適合するので、上記訂正が認められる。
　３．特許異議の申立の理由の概要
　(1)特許異議申立人は、本件請求項１、２に記載され発明は、次に掲げる甲第１、２号証に記載された発明又はこれらの発明に基づいて容易に発明をすることができたものであるから、本件請求項１、２に記載された発明に係る特許は、特許法第２９条第１項第３号、同法第２９条第２項の規定に違反してなされたもので、この特許は取り消すべきものである旨主張している。
　甲第１号証：特開平５−２９５９９号公報
　甲第２号証：特開平５−２１８３８２号公報
　(2)甲第１号証の発明
　そこで、上記証拠を検討すると、甲第１号証には、次に掲げる発明が記載されている。
「二次元固体撮像素子において、垂直電荷結合素子の転送電荷量を大きくすると同時に、水平電荷結合素子の低温における転送効率を高めるために、垂直電荷結合素子のチャネルおよびウェルの不純物濃度を高く、水平電荷結合素子のチャネル不純物濃度およびウェルの不純物濃度を低くし、垂直電荷結合素子の垂直?水平間のゲート電極(12)前に独立した転送電極(11e)を設け、チャネルおよびウェル不純物濃度が変化する境界線の位置を独立した転送電極と独立していない転送電極との間に置く個体撮像素子」（１頁要約の項を参照）
　(3)甲第２号証の発明
　また、甲第２号証には、次に掲げる発明が記載されている。
「撮像部の奇数列目の垂直ＣＣＤからの信号電荷を受けて水平走査方向に順次転送する第１の水平ＣＣＤと、偶数列目の垂直ＣＣＤからの信号電荷を受けて水平走査方向に順次転送する第２の水平ＣＣＤとを備えた二次元ＣＣＤ撮像素子」（１頁要約の項を参照）
　(4)本件請求項１の発明と甲第１，２号証の発明との対比・検討
　本件請求項１の発明と甲第１，２号証の発明とを対比すると、甲第１，２号証の発明は、本件請求項１の発明における「各垂直シフトレジスタから情報電荷を受けて水平方向に転送する水平シフトレジスタ」において「複数の垂直シフトレジスタの奇数列と偶数列とで情報電荷が交互に読み出される」ものではないし、また、甲第１、２号証には、「各垂直シフトレジスタから情報電荷を受けて水平方向に転送する水平シフトレジスタ」において「複数の垂直シフトレジスタの奇数列と偶数列とで情報電荷が交互に読み出されること」が記載されていないし、示唆する記載もなされていない。
　なお、甲第２号証の発明は、「複数の垂直シフトレジスタの奇数列及び偶数列の情報電荷をそれぞれ第１及び第２の水平シフトレジスタ転送する」ものであるが、本件請求項１の発明のように「１つの水平シフトレジスタにおいて情報電荷を交互に読み出す」ものではない。
　そして、本件請求項１の発明は、「各垂直シフトレジスタから情報電荷を受けて水平方向に転送する水平シフトレジスタ」において「複数の垂直シフトレジスタの奇数列と偶数列とで情報電荷が交互に読み出されること」によって、本願明細書に記載された「垂直シフトレジスタと水平シフトレジスタとの接続部の構造を簡略化し、垂直シフトレジスタの配列ピッチを狭くして高集積化を可能にする」という目的を達成し、「固体撮像素子の奇数列の情報電荷と偶数列の情報電荷とを交互に読み出すようにしたことで、複数の垂直シフトレジスタの出力を受ける水平シフトレジスタのビット数を少なくすることができる。このため、水平シフトレジスタには、垂直シフトレジスタ１列に対して２本の転送ゲート電極を配置すればよくなる。従って、転送ゲート電極の数の削減に伴って垂直シフトレジスタの配列ピッチを狭くすることができ、高集積化による解像度の向上、さらには、チップ面積の縮小によるコストダウンが望める。また、複数の色成分で構成されるカラーフィルタが装着されたカラー固体撮像素子においては、奇数列の受光画素からの映像信号と偶数列の受光画素からの映像信号とを、予め分離された状態で得ることができる。このため、色成分の分離処理が容易になり、映像信号の信号処理の簡略化が図れる」という効果を奏する。
　以上のとおり、本件請求項１の発明は、甲第１，２号証の発明と同一又はこれらの発明に基づいて当業者が容易に発明をすることができたものとは認められない。
　(5)本件請求項２の発明と甲第１，２号証の発明との対比・検討
　本件請求項２の発明は、本件請求項１を引用する発明であるから、上記(4)で検討したように甲第１，２号証の発明と同一又はこれらの発明に基づいて当業者が容易に発明をすることができたものとは認められない。
　４．むすび
　以上のとおりであるから、本件請求項１、２の発明は、甲第１，２号証の発明と同一又はこれらの発明に基づいて当業者が容易に発明をすることができたものとは認められない。
　また、他に本件請求項１、２の発明に係る特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１２年７月２６日（２０００．７．２６）
【訂正の要旨】
　　　訂正の要旨
　特許請求の範囲の請求項１の記載、
「【請求項１】　行及び列方向に配置され、照射される光に応答して情報電荷を発生する複数の受光画素と、これら複数の受光画素の各列毎に対応付けられ、各受光画素から上記情報電荷を受けて垂直方向に転送する複数の垂直シフトレジスタと、これら複数の垂直シフトレジスタの各出力に各ビットが対応付けられ、各垂直シフトレジスタから上記情報電荷を受けて水平方向に転送する水平シフトレジスタと、この水平シフトレジスタから順次転送出力される上記情報電荷を電圧値に変換して映像信号を発生する出力部と、を備えた固体撮像素子において、上記複数の垂直シフトレジスタの出力側の端部に独立して駆動可能な少なくとも２本の出力制御ゲート電極が共通に配置されると共に、上記複数の垂直シフトレジスタと上記水平シフトレジスタとの接続部分で上記水平シフトレジスタ側に深くなる電位勾配が与えられることを特徴とする固体撮像素子。」を、特許請求の範囲の減縮を目的として、
「【請求項１】　行及び列方向に配置され、照射される光に応答して情報電荷を発生する複数の受光画素と、これら複数の受光画素の各列毎に対応付けられ、各受光画素から上記情報電荷を受けて垂直方向に転送する複数の垂直シフトレジスタと、これら複数の垂直シフトレジスタの各出力に各ビットが対応付けられ、各垂直シフトレジスタから上記情報電荷を受けて水平方向に転送する水平シフトレジスタと、この水平シフトレジスタから順次転送出力される上記情報電荷を電圧値に変換して映像信号を発生する出力部と、を備えた固体撮像素子において、上記複数の垂直シフトレジスタの出力側の端部に独立して駆動可能な少なくとも２本の出力制御ゲート電極が共通に配置されると共に、上記複数の垂直シフトレジスタと上記水平シフトレジスタとの接続部分で上記水平シフトレジスタ側に深くなる電位勾配が与えられ
、上記複数の垂直シフトレジスタの奇数列と偶数列とで上記情報電荷が交互に読み出される
「【課題を解決するための手段】　本発明は上述の課題を解決するために成されたもので、行及び列方向に配置され、照射される光に応答して情報電荷を発生する複数の受光画素と、これら複数の受光画素の各列毎に対応付けられ、各受光画素から上記情報電荷を受けて垂直方向に転送する複数の垂直シフトレジスタと、これら複数の垂直シフトレジスタの各出力に各ビットが対応付けられ、各垂直シフトレジスタから上記情報電荷を受けて水平方向に転送する水平シフトレジスタと、この水平シフトレジスタから順次転送出力される上記情報電荷を電圧値に変換して映像信号を発生する出力部と、を備えた固体撮像素子において、上記複数の垂直シフトレジスタの出力側の端部に独立して駆動可能な少なくとも２本の出力制御ゲート電極が配置されると共に、上記複数の垂直シフトレジスタと上記水平シフトレジスタとの接続部分で上記水平シフトレジスタ側に深くなる電位勾配が与えられることを特徴とする。」を、
「【課題を解決するための手段】　本発明は上述の課題を解決するために成されたもので、行及び列方向に配置され、照射される光に応答して情報電荷を発生する複数の受光画素と、これら複数の受光画素の各列毎に対応付けられ、各受光画素から上記情報電荷を受けて垂直方向に転送する複数の垂直シフトレジスタと、これら複数の垂直シフトレジスタの各出力に各ビットが対応付けられ、各垂直シフトレジスタから上記情報電荷を受けて水平方向に転送する水平シフトレジスタと、この水平シフトレジスタから順次転送出力される上記情報電荷を電圧値に変換して映像信号を発生する出力部と、を備えた固体撮像素子において、上記複数の垂直シフトレジスタの出力側の端部に独立して駆動可能な少なくとも２本の出力制御ゲート電極が配置されると共に、上記複数の垂直シフトレジスタと上記水平シフトレジスタとの接続部分で上記水平シフトレジスタ側に深くなる電位勾配が与えられ
、上記複数の垂直シフトレジスタの奇数列と偶数列とで上記情報電荷が交互に読み出される
（５４）【発明の名称】
固体撮像素子及びその駆動方法
（５７）【特許請求の範囲】
　【請求項１】　行及び列方向に配置され、照射される光に応答して情報電荷を発生する複数の受光画素と、これら複数の受光画素の各列毎に対応付けられ、各受光画素から上記情報電荷を受けて垂直方向に転送する複数の垂直シフトレジスタと、これら複数の垂直シフトレジスタの各出力に各ビットが対応付けられ、各垂直シフトレジスタから上記情報電荷を受けて水平方向に転送する水平シフトレジスタと、この水平シフトレジスタから順次転送出力される上記情報電荷を電圧値に変換して映像信号を発生する出力部と、を備えた固体撮像素子において、上記複数の垂直シフトレジスタの出力側の端部に独立して駆動可能な少なくとも２本の出力制御ゲート電極が共通に配置されると共に、上記複数の垂直シフトレジスタと上記水平シフトレジスタとの接続部分で上記水平シフトレジスタ側に深くなる電位勾配が与えられ
、上記複数の垂直シフトレジスタの奇数列と偶数列とで上記情報電荷が交互に読み出される
　【請求項２】　上記水平シフトレジスタは、上記複数の垂直シフトレジスタの各列毎に２本ずつ対応する転送ゲート電極を有することを特徴とする請求項１記載の固体撮像素子。
　【請求項３】　行列配置された複数の受光画素の各列毎に対応する複数の垂直シフトレジスタの出力を水平シフトレジスタの各ビットに受け、上記複数の受光画素で発生する情報電荷を１行単位で出力する固体撮像素子の駆動方法において、上記複数の垂直シフトレジスタの出力側端部の少なくとも１ビットをその他のビットから独立してそれぞれ共通に駆動し、上記水平シフトレジスタの奇数列のビットをオン状態とすると共に偶数列のビットをオフ状態として上記複数の垂直シフトレジスタの奇数列から上記水平シフトレジスタの奇数列のビットに情報電荷を取り込んで出力した後、上記水平シフトレジスタの偶数列のビットをオン状態とすると共に奇数列のビットをオフ状態として上記複数の垂直シフトレジスタの偶数列から上記水平シフトレジスタの偶数列のビットに情報電荷を取り込んで出力することを特徴とする固体撮像素子の駆動方法。
【発明の詳細な説明】
　【０００１】
　【産業上の利用分野】
　本発明は、複数の受光画素がマトリクス状に配列される２次元の固体撮像素子及びその駆動方法に関する。
　【０００２】
　【従来の技術】
　ビデオカメラ等の撮像装置に用いられる２次元の固体撮像素子、所謂エリアセンサは、複数の受光画素がマトリクス状に配列され、光電変換によって各受光画素に発生する情報電荷を複数のシフトレジスタを介して所定の順序で読み出すように構成される。
　【０００３】
　フレームトランスファ方式のＣＣＤ固体撮像素子の場合、図４に示すように、撮像部から蓄積部まで連続する垂直シフトレジスタ１が複数本平行に配置され、これらの垂直シフトレジスタ１の出力側に水平シフトレジスタ２が配置される。撮像部は、垂直シフトレジスタ１を電気的に分離して複数の受光画素を構成する。これらの受光画素に発生する情報電荷は、フレーム転送クロックＦＳによって各垂直シフトレジスタ１内を撮像部から蓄積部へ転送されて一時的に蓄積される。蓄積部に転送された情報電荷は、垂直転送クロックＶＳによって各垂直シフトレジスタ１から水平シフトレジスタ２の各ビットヘ１行単位で転送される。そして、水平シフトレジスタ２に転送された情報電荷は、水平転送クロックＨＳによって１行毎にシリアルに出力部３へ転送され、この出力部３で電荷量が電圧値に変換されることによって映像信号として出力される。一方、インターライン方式のＣＣＤ固体撮像素子の場合、図５に示すように、行列配置される複数の受光画素４の各列の間にそれぞれ垂直シフトレジスタ５が配置され、これらの垂直シフトレジスタ５の出力側に水平シフトレジスタ６が配置される。各受光画素４に発生する情報電荷は、垂直シフトレジスタ５へ転送された後、垂直転送クロックＶＳによって垂直シフトレジスタ５から１行単位で水平シフトレジスタ６へ転送される。そして、水平シフトレジスタ６へ転送された情報電荷は、フレームトランスファ方式のＣＣＤ固体撮像素子と同様に、水平転送クロックＨＳによって１行毎にシリアルに出力部７へ転送され、この出力部３から映像信号として出力される。
　【０００４】
　このようなＣＣＤ固体撮像素子における垂直シフトレジスタと水平シフトレジスタとの接続部分の構造を図６に示す。垂直シフトレジスタ１０は、半導体基板上に形成されるチャネル領域１１及び２層構造の複数の転送ゲート電極１２、１３により構成される。チャネル領域１１は、選択酸化された厚い酸化膜等からなるチャネル分離領域１４によって区画され、それぞれが電気的に独立している。このチャネル領域１１は、Ｐ型領域の表面にＮ型領域を形成した埋め込みチャネル構造を有している。１層目の転送ゲート電極１２は、チャネル分離領域１４と交差して各チャネル領域１１上に一定の距離を隔てて互いに平行に配置される。２層目の転送ゲート電極１３は、転送ゲート電極１２の間隙を被うようにして、チャネル領域１１上に配置される。これらの転送ゲート電極１２、１３は、一部がオーバーラップし、各垂直シフトレジスタ１０で共通に形成される。そして、各転送ゲート電極１２、１３には、４相の垂直転送クロックＶＳ１〜ＶＳ４がそれぞれ印加され、これらの垂直転送クロックＶＳ１〜ＶＳ４によってチャネル領域１１内の情報電荷が垂直方向に順次転送される。水平シフトレジスタ２０は、チャネル領域２１及び２層構造の複数の転送ゲート電極２２、２３により構成される。チャネル領域２１は、垂直シフトレジスタ１０のチャネル分離領域１４に連続する島状のチャネル分離領域２４とこのチャネル分離領域２４と対向する分離領域２５とにより区画され、各チャネル分離領域２４の間を通して垂直シフトレジスタ１０のチャネル領域１１の端部と接続される。このチャネル領域２１も、垂直シフトレジスタ１０のチャネル領域１１と同様に、埋め込みチャネル構造を有している。１層目の転送ゲート電極２２は、各チャネル分離領域２４、２５の間に跨るようにして配置される。また、転送ゲート電極２２は、１本置きに垂直シフトレジスタ１０側まで延長され、垂直シフトレジスタ１０のチャネル領域１１とチャネル領域２１との接続部を被うと共に、垂直シフトレジスタ１０出力側端部の転送ゲート電極１３とオーバーラップする。２層目の転送ゲート電極２３は、転送ゲート電極２２の間隙を被うようにチャネル領域２１上に配置される。これらの転送ゲート電極２２、２３は、一部がオーバーラップし、隣合う転送ゲート電極２２、２３が２本ずつ共通に接続される。そして、転送ゲート電極２２、２３に２相の水平転送クロックＨＳ１、ＨＳ２が印加され、この水平転送クロックＨＳ１、ＨＳ２によってチャネル領域２１内の情報電荷が水平方向に転送される。この水平転送クロックＨＳ１、ＨＳ２は、垂直転送クロックＶＳ１〜ＶＳ４が垂直シフトレジスタ１０内の情報電荷を１ビット転送する毎に１行分の情報電荷の転送を完了するように設定される。従って、垂直シフトレジスタ１０から水平シフトレジスタ２０へ転送された情報電荷は、次の情報電荷が垂直シフトレジスタ１０から転送されてくる前に全て水平シフトレジスタ２０外へ出力される。
　【０００５】
　【発明が解決しようとする課題】
　上述のようなＣＣＤ固体撮像素子においては、水平シフトレジスタ２０の転送ゲート電極２２、２３が１列の垂直シフトレジスタ１０に対して４本ずつ配置される。このため、垂直シフトレジスタ１０の配列ピッチは、水平シフトレジスタ２０の転送ゲート電極２２、２３を４本配置するのに必要な最小間隔よりも狭くすることができない。従って、受光画素数を増やしてＣＣＤ固体撮像素子の解像度を高くするためには、素子のチップ面積を大きくしなければならず、コストアップの要因となっている。
　【０００６】
　そこで本発明は、垂直シフトレジスタと水平シフトレジスタとの接続部の構造を簡略化し、垂直シフトレジスタの配列ピッチを狭くして高集積化を可能にすることを目的とする。
　【０００７】
　【課題を解決するための手段】
　本発明は上述の課題を解決するために成されたもので、行及び列方向に配置され、照射される光に応答して情報電荷を発生する複数の受光画素と、これら複数の受光画素の各列毎に対応付けられ、各受光画素から上記情報電荷を受けて垂直方向に転送する複数の垂直シフトレジスタと、これら複数の垂直シフトレジスタの各出力に各ビットが対応付けられ、各垂直シフトレジスタから上記情報電荷を受けて水平方向に転送する水平シフトレジスタと、この水平シフトレジスタから順次転送出力される上記情報電荷を電圧値に変換して映像信号を発生する出力部と、を備えた固体撮像素子において、上記複数の垂直シフトレジスタの出力側の端部に独立して駆動可能な少なくとも２本の出力制御ゲート電極が配置されると共に、上記複数の垂直シフトレジスタと上記水平シフトレジスタとの接続部分で上記水平シフトレジスタ側に深くなる電位勾配が与えられ
、上記複数の垂直シフトレジスタの奇数列と偶数列とで上記情報電荷が交互に読み出される
　【０００８】
　そして、行列配置された複数の受光画素の各列毎に対応する複数の垂直シフトレジスタの出力を水平シフトレジスタの各ビットに受け、上記複数の受光画素で発生する情報電荷を１行単位で出力する固体撮像素子の駆動方法において、上記複数の垂直シフトレジスタの出力側端部の少なくとも１ビットを独立に駆動し、上記水平シフトレジスタの奇数列のビットをオン状態とすると共に偶数列のビットをオフ状態として上記複数の垂直シフトレジスタの奇数列から上記水平シフトレジスタの奇数列のビットに情報電荷を取り込んで出力した後、上記水平シフトレジスタの偶数列のビットをオン状態とすると共に奇数列のビットをオフ状態として上記複数の垂直シフトレジスタの偶数列から上記水平シフトレジスタの偶数列のビットに情報電荷を取り込んで出力することを特徴とする。
　【０００９】
　【作用】
　本発明の固体撮像素子によれば、垂直シフトレジスタの出力側端部に２本の出力制御ゲート電極を配置し、垂直シフトレジスタと水平シフトレジスタとの間に電位勾配を与えることにより、垂直シフトレジスタ内の情報電荷は、水平シフトレジスタ側の電位が低いときには水平シフトレジスタへ転送され、水平シフトレジスタ側の電位が高いときには出力制御電極の下に一旦蓄積される。このため、複数の垂直シフトレジスタから１列置きに情報電荷を水平シフトレジスタへ転送することができるようになり、水平シフトレジスタの転送ゲート電極の数を半減できる。
　【００１０】
　本発明の固体撮像素子の駆動方法によれば、垂直シフトレジスタの出力側端部の１ビットを独立して動作させ、水平シフトレジスタの奇数列のビットと偶数列のビットとを交互にオン状態及びオフ状態とすることにより、奇数列のビットに対応する垂直シフトレジスタあるいは偶数列のビットに対応する垂直シフトレジスタから交互に情報電荷が出力される。このため、水平シフトレジスタへ同時に転送される情報電荷のパケット数が半分になり、水平シフトレジスタのビット数を半減できる。
　【００１１】
　【実施例】
　図１は、本発明の固体撮像素子の垂直シフトレジスタ３０と水平シフトレジスタ４０との接続部分の構造を示す平面図である。尚、この接続部分の構造は、フレームトランスファ型、インターライン型さらにはフレームインターライン型の何れの方式の固体撮像素子にも採用可能である。
　【００１２】
　垂直シフトレジスタ３０は、半導体基板上に形成されるチャネル領域３１、複数の転送ゲート電極３２、３３及び２本の出力制御ゲート電極３４、３５により構成される。チャネル領域３１は、互いに平行に配置される複数のチャネル分離領域３６によって区画され、それぞれが電気的に独立している。このチャネル領域３１は、Ｐ型領域の表面にＮ型領域が形成される埋め込みチャネル構造を有している。複数の転送ゲート電極３２は、チャネル分離領域３６と交差して各チャネル領域３１上に互いに平行に配置される。ここで、転送ゲート電極３２は、１層構造であるが、２層構造とすることも可能である。第１の出力制御ゲート電極３４は、垂直シフトレジスタ３０の出力側に転送ゲート電極３２と並列に配置される。最終列の転送ゲート電極３３は、出力制御ゲート電極３４と転送ゲート電極３２との間に跨って２層に配置される。また、第２の出力制御ゲート電極３５は、第１の出力制御ゲート電極３４とオーバーラップしてチャネル領域３１の出力側端部上に配置される。これらの転送ゲート電極３２、３３及び出力制御ゲート電極３４、３５は、それぞれ各垂直シフトレジスタ１０で共通に形成される。そして、各転送ゲート電極３２、３３には、例えば、３相の垂直転送クロックＶＳ１〜ＶＳ３がそれぞれ印加され、同時に、出力制御ゲート電極３４、３５には、それぞれ出力制御クロックＴＧ１、ＴＧ２が印加される。従って、垂直転送クロックＶＳ１〜ＶＳ３によってチャネル領域３１内の情報電荷が垂直方向に順次転送されると共に、出力制御クロックＴＧ１、ＴＧ２によってチャネル領域３１の出力側で情報電荷が一時的に蓄積される。
　【００１３】
　水平シフトレジスタ４０は、チャネル領域４１及び２層構造の複数の転送ゲート電極４２、４３により構成される。チャネル領域４１は、垂直シフトレジスタ３０のチャネル分離領域３６に連続する島状のチャネル分離領域４４とこのチャネル分離領域４４と対向する分離領域５５とにより区画され、垂直シフトレジスタ３０側の各チャネル分離領域４４の間を通して垂直シフトレジスタ３０のチャネル領域３１の端部と接続される。このチャネル領域４１も、垂直シフトレジスタ３０のチャネル領域３１と同様に、埋め込みチャネル構造を有している。１層目の転送ゲー卜電極４２は、各チャネル分離領域４４、４５の間に跨り、垂直シフトレジスタ３０側まで延長されて垂直シフトレジスタ３０のチャネル領域３１とチャネル領域４１との接続部を被って配置される。２層目の転送ゲート電極４３は、転送ゲート電極４２の間隙を被うようにチャネル領域４１上に配置される。これらの転送ゲート電極４２、４３は、一部がオーバーラップし、隣合う転送ゲート電極４２、４３が２本ずつ共通に接続される。そして、転送ゲート電極４２、４３に２相の水平転送クロックＨＳ１、ＨＳ２が印加され、チャネル領域４１内の情報電荷が水平方向に転送される。
　【００１４】
　また、垂直シフトレジスタ３０と水平シフトレジスタ４０との間においては、出力制御ゲート電極３４、３５が共にオンして転送ゲート電極４２がオンしたときに、水平シフトレジスタ４０側のポテンシャルが垂直シフトレジスタ３０よりも深くなるようにしている。例えば、それぞれのチャネル領域３１、４１を形成するＮ型の拡散領域の不純物濃度に勾配を与えることで、チャネル領域４１内でポテンシャルがより深く形成されるように構成する。これにより、垂直シフトレジスタ３０のチャネル領域３１内にある情報電荷が、効率よく水平シフトレジスタ４０のチャネル領域４１内へ転送されるようになる。
　【００１５】
　図２は、垂直転送クロックＶＳ１〜ＶＳ３、出力制御クロックＴＧ１、ＴＧ２及び水平転送クロックＨＳ１、ＨＳ２のタイミング図で、図３は、図２の各タイミングＴ１〜Ｔ１３でのチャネル領域３１、４１内のポテンシャルの状態を示す図である。尚、各ゲート電極は、印加されるクロックがハイレベル（Ｈ）のときにオンし、ローレベル（Ｌ）のときにオフするものとする。
　【００１６】
　まず、ＨＳ１がＨ、ＨＳ２がＬに固定されており、ＶＳ２がＨ、ＶＳ１及びＶＳ３がＬとなっているＴ１では、ＶＳ２に対応する転送ゲート電極３２がオンしてポテンシャルウェルが形成される。情報電荷は、このポテンシャルウェルに蓄積されることになる。このとき、ＴＧ１及びＴＧ２は、共にしで、出力制御ゲート電極３４及び３５はそれぞれオフしている。ＶＳ３がＨとなったＴ２では、ＶＳ３に対応する転送ゲート電極３２、３３がオンしてポテンシャルウェルが形成され、続いて、ＶＳ２がＬとなったＴ３では、ＶＳ２に対応する転送ゲート電極３２がオフしてポテンシャルウェルが消滅する。これにより、情報電荷は、ＶＳ２に対応する転送ゲート電極３２の下からＶＳ３に対応する転送ゲート電極３２、３３の下へ転送される。このＴ１からＴ３までの情報電荷の転送は、奇数列及び偶数列とも同一である。
　【００１７】
　ＴＧ１及びＴＧ２がＨとなったＴ４では、出力制御ゲート電極３４、３５がオンしてポテンシャルウェルが形成される。このとき、奇数列ではＨＳ１がＨとなって垂直シフトレジスタ３０の転送ゲート電極４２がオンしており、転送ゲート電極３３の下に蓄積されている情報電荷は転送ゲート電極４２の下へ転送される。一方、偶数列では、ＨＳ２がＬとなって垂直シフトレジスタ３０の転送ゲート電極４２がオフしているため、転送ゲート電極３３の下に蓄積されている情報電荷は、出力制御ゲート電極３４、３５の下に蓄積される。また、Ｔ４では、ＶＳ１もＨとなって各列でＶＳ１に対応する転送ゲート電極３２がオンしてポテンシャルウェルが形成され、ＶＳ３がＬとなったＴ５では、ＶＳ３に対応する転送ゲート電極３２、３３がオフしてポテンシャルウェルが消滅する。これにより、ＶＳ３に対応する転送ゲート電極３２、３３の下の情報電荷が、ＶＳ１に対応する転送ゲート電極３２の下へ転送される。ＴＧ１がＬとなったＴ６では、出力制御ゲート電極３４がオフしてポテンシャルウェルが消滅し、偶数列の出力制御ゲート電極３４の下に蓄積されていた情報電荷は、出力制御ゲート電極３５の下に集められる。奇数列では、Ｔ４の時点で転送ゲート電極４２の下への情報電荷の転送が完了しているため、情報電荷の移動はない。また、Ｔ６では、ＶＳ２もＨとなって各列でＶＳ２に対応する転送ゲート電極３２がオンしてポテンシャルウェルが形成され、ＶＳ１がＬとなったＴ７では、ＶＳ１に対応する転送ゲート電極３２がオフしてポテンシャルウェルが消滅する。これにより、ＶＳ１に対応する転送ゲート電極３２の下の情報電荷が、ＶＳ２に対応する転送ゲート電極３２の下へ転送される。ここで、ＶＳ２に対応する転送ゲート電極３２の下へ転送された情報電荷は、偶数列の出力制御ゲート電極３５の下の情報電荷の転送が完了するまでの間そのままの状態で蓄積される。
　【００１８】
　ＴＧ１が再びＨとなったＴ８では、出力制御ゲート電極３４がオンしてポテンシャルウェルが形成され、ＴＧ２がＬとなったＴ９では、出力制御ゲート電極３５がオフしてポテンシャルウェルが消滅する。これにより、偶数列では出力制御ゲート電極３５の下の情報電荷が出力制御ゲート電極３４の下へ戻される。このＴ９の状態において、ＨＳ１及びＨＳ２の反転動作が繰り返され、奇数列の転送ゲート電極４２の下の情報電荷が水平シフトレジにタ４０のチャネル領域４１内を水平方向に転送される。ＨＳ１、ＨＳ２についには、水平シフトレジスタ４０内の１／２行分の情報電荷の転送を所定の期間内で完了するように周期が設定される。これにより、水平シフトレジスタ４０のチャネル領域４１内の情報電荷は、次の情報電荷が垂直シフトレジスタ３０から転送されてくるまでに全て水平シフトレジスタ４０外へ出力される。
　【００１９】
　水平シフトレジスタ４０の水平転送動作が完了したタイミングＴ１０では、ＨＳ１がＬ、ＨＳ２がＨに固定される。これにより、奇数列の転送ゲート電極４２がオフしてポテンシャルウェルが消滅し、偶数列の転送ゲート電極４２がオンしてポテンシャルウェルが形成される。ＴＧ２がＨとなったＴ１１では、出力制御ゲート電極３５がオンしてポテンシャルウェルが形成され、偶数列で出力制御ゲート電極３４の下に蓄積されていた情報電荷が垂直シフトレジスタ３０の転送ゲート電極４２の下へ転送される。ＴＧ１がＬとなったＴ１２で出力制御ゲート電極３４がオフしてポテンシャルウェルが消滅し、ＴＧ２がＬとなったＴ１３で出力制御ゲート電極３５がオフしてポテンシャルウェルが消滅する。そして、このＴ１３の状態において、ＨＳ１及びＨＳ２の反転動作が繰り返され、偶数列の転送ゲート電極４２の下の情報電荷が水平シフトレジにタ４０のチャネル領域４１内を水平方向に転送される。この情報電荷の水平転送動作は、奇数列の転送ゲート電極４２の下の情報電荷の転送動作と同一である。
　【００２０】
　以上のＴ１〜Ｔ１３の動作と、水平シフトレジスタ４０の水平転送動作とを繰り返すことにより、垂直シフトレジスタ３０内に蓄積されている情報電荷を１／２行毎に順次読み出すことができるようになる。このような情報電荷の読み出し方法によれば、１行分の情報電荷が奇数列と偶数列とで別々にまとめられるため、奇数列と偶数列とで異なる色成分が与えられるカラーフィルタが各受光画素に装着されるカラー固体撮像素子に好適である。また、１行毎に所定の順序で連続する映像信号を得る場合には、１／２行分の信号を記憶できるラインメモリを用いて奇数列の信号と偶数列の信号とを交互に取り出すようにすればよい。
　【００２１】
　【発明の効果】
　本発明によれば、固体撮像素子の奇数列の情報電荷と偶数列の情報電荷とを交互に読み出すようにしたことで、複数の垂直シフトレジスタの出力を受ける水平シフトレジスタのビット数を少なくすることができる。このため、水平シフトレジスタには、垂直シフトレジスタ１列に対して２本の転送ゲート電極を配置すればよくなる。従って、転送ゲート電極の数の削減に伴って垂直シフトレジスタの配列ピッチを狭くすることができ、高集積化による解像度の向上、さらには、チップ面積の縮小によるコストダウンが望める。
　【００２２】
　また、複数の色成分で構成されるカラーフィルタが装着されたカラー固体撮像素子においては、奇数列の受光画素からの映像信号と偶数列の受光画素からの映像信号とを、予め分離された状態で得ることができる。このため、色成分の分離処理が容易になり、映像信号の信号処理の簡略化が図れる。
【図面の簡単な説明】
　【図１】
　本発明の固体撮像素子の主要部分の構造を示す平面図である。
　【図２】
　本発明の固体撮像素子の駆動方法を説明するタイミング図である。
　【図３】
　本発明の固体撮像素子の駆動方法を説明するポテンシャル図である。
　【図４】
　フレームトランスファ方式の固体撮像素子の概略を示す摸式図である。
　【図５】
　インターライン方式の固体撮像素子の概略を示す摸式図である。
　【図６】
　従来の固体撮像素子の垂直シフトレジスタと水平シフトレジスタとの接続部の構造を示す平面図である。
　【符号の説明】
　１、５、１０、３０　垂直シフトレジスタ
　２、６、２０、４０　水平シフトレジスタ
　３、７　出力部
　１１、２１、３１、４１　チャネル領域
　１２、１３、２２、２３、３２、３３、４２、４３　転送ゲート電極
１４、２４、２５、３６、４４、４５　チャネル分離領域
３４、３５　出力制御ゲート電極