【事件の表示】
　特許第２８５９８９８号「チョッパ型コンパレータ」の請求項１、２、３に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第２８５９８９８号の請求項１に係る特許を維持する。
【理　由】
 （１）手続きの経緯
　特許２８５９８９８号の請求項１ないし３に係る発明は、平成１年８月２８日に特許出願され、平成１０年１２月４日にその特許の設定登録がなされ、その後、異議申立人・広瀬祥次により特許異議の申立がなされ、取消理由通知がなされ、その指定期間内である平成１２年１月１７日に訂正請求がなされたものである。
（２）訂正の適否
ア．訂正明細書の発明
　訂正明細書の請求項１に係る発明は、その特許請求の範囲に記載された次のとおりのものである。
　「【請求項１】電源電位と接地電位との間に直列に接続されたＰチャネル型ＭＯＳトランジスタ及びＮチャネル型ＭＯＳトランジスタからなる相補型ＭＯＳトランジスタ構成のインバータと、前記インバータの入力端子に一端が接続されたコンデンサと、前記コンデンサの他端に接続され、入力電圧を前記コンデンサの他端に与える第１のスイッチと、前記コンデンサの他端に接続され、参照電圧を前記コンデンサの他端に与える第２のスイッチと、前記インバータの入力端子と出力端子との間に接続され、該インバータの入力端子と出力端子との間を短絡する第３のスイッチとを有するチョッパ型コンパレータにおいて、
　前記Ｐチャネル型ＭＯＳトランジスタと前記Ｎチャネル型ＭＯＳトランジスタとの間に設けられ、前記インバータの出力端子に接続されたドレインと前記Ｎチャネル型ＭＯＳトランジスタに接続されたソースとを有するＭＯＳトランジスタで構成された第４のスイッチを備え、
　通常動作時における初期化期間においては、前記第１のスイッチはオフ状態に、前記第２、第３及び第４のスイッチはオン状態に各々制御され、通常動作時おける前記初期期間に続く比較期間においては、前記第１のスイッチはオン状態に、前記第２、第３のスイッチはオフ状態に、前記第４のスイッチはオン状態に各々制御され、スタンバイ時においては、前記第４のスイッチはオフ状態に制御されることを特徴とするチョッパ型コンパレータ。」
イ．訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　特許権者が求めている訂正の内容は以下のａ、ｂ、ｃのとおりである。
　ａ　請求項１及び請求項２を削除する。
　ｂ　請求項１または請求項２引用形式の請求項３に係る発明の請求項１引用形式を削除し、第４のスイッチを「前記インバータの出力端子に接続されたドレインと前記Ｎチャネル型ＭＯＳトランジスタに接続されたソースとを有するＭＯＳトランジスタ」として、上記ア．で示した訂正明細書の請求項１のように訂正する。
　ｃ　明細書第４頁第２６行〜第５頁第１６行の記載を特許請求の範囲の記載と同じように訂正する。
　上記訂正ａは、特許請求の範囲を削除するものであり、特許請求の範囲の減縮を目的とするものである。
　上記訂正ｂの前者は、請求項１または請求項２引用形式の請求項３に係る発明の内の請求項１を削除するものであり、上記訂正ｂの後者は第４のスイッチを特許明細書に記載された範囲において下位概念に限定したものといえるから、上記訂正ｂは、特許請求の範囲の減縮を目的とするものであって、新規事項の追加にも該当せず、また実質上特許請求の範囲を拡張又は変更するものではない。
　上記訂正ｃは、特許請求の範囲の記載と発明の詳細な説明の記載との整合を図るための訂正であり、明りょうでない記載の釈明を目的とするものであって、新規事項の追加に該当せず、また実質上特許請求の範囲を拡張又は変更するものではない。
ウ．独立特許要件の判断
　（引用刊行物の発明）
　訂正明細書の請求項１に係る発明に対して、当審が通知した取消理由（第２９条第２項）で引用した刊行物１（特開昭６４−５７８１１号公報）には、「リニアアンプ１０のＰＭＯＳトランジスタ１１と高電圧電源Ｖｃｃの間に、このコンパレータ使用時にオンとしスタンバイ時にオフとするＰＭＯＳトランジスタ２０を設けている点で相違する。・・・本実施例の使用時はＰＭＯＳトランジスタ２０をオンとし、ＮＭＯＳトランジスタ２２をオフとする。そして、スイッチ１４，１５，１８の動作は従来と同じく第４図に示されるようなタイミングで行う。一方、スタンバイ時にはＰＭＯＳトランジスタ２０をオフすることによってリニアアンプ１０を貫通する電流を遮断する。」（３頁左上欄６行〜右上欄４行）が記載されている。
　当審が通知した取消理由（第２９条第２項）で引用した刊行物２（特開平１−１２０１１７号公報）には、「Ｐチャネルトランジスタ１０，１３，Ｎチャネルトランジスタ１１，１４が直列接続（カスケード接続）された構成は、インバータ回路であり、Ｐチャネルトランジスタ１３のゲートに接続されている制御信号入力端子１５からは、少なくともスイッチ５がオンしている期間は”Ｈ”となる信号を与えてＰチャネルトランジスタ１３をオフとし、同様にＮチャネルトランジスタ１４のゲートに接続されている制御信号入力端子１６からは、少なくともスイッチ５がオンしている期間は”Ｌ”となる信号を与えてＮチャネルトランジスタ１４をオフとする。これにより、インバータ１がバイアス電圧Ｖｂを発生している期間は、Ｐチャネルトランジスタ１０，１３，Ｎチャネルトランジスタ１１，１４で構成するインバータ回路は停止状態となり、貫通電流が流れることを防止できる。スイッチ５がオフでスイッチ４がオンとなった状態、すなわち比較動作の状態では、制御信号入力端子１５には”Ｌ”、制御信号入力端子１６には”Ｈ”となる信号を与える。これにより、Ｐチャネルトランジスタ１０，１３，Ｎチャネルトランジスタ１１，１４で構成するインバータ回路は反転動作状態となり、出力端子９に”Ｈ”または”Ｌ”の比較結果が出力される。」（３頁左下欄２行〜右下欄５行）が記載されている。
　（対比・判断）
　訂正明細書の請求項１に係る発明と上記刊行物１に記載された発明とを対比すると、両者は「電源電位と接地電位との間に直列に接続されたＰチャネル型ＭＯＳトランジスタ及びＮチャネル型ＭＯＳトランジスタからなる相補型ＭＯＳトランジスタ構成のインバータと、前記インバータの入力端子に一端が接続されたコンデンサと、前記コンデンサの他端に接続され、入力電圧を前記コンデンサの他端に与える第１のスイッチと、前記コンデンサの他端に接続され、参照電圧を前記コンデンサの他端に与える第２のスイッチと、前記インバータの入力端子と出力端子との間に接続され、該インバータの入力端子と出力端子との間を短絡する第３のスイッチとを有するチョッパ型コンパレータにおいて、
　ＭＯＳトランジスタで構成された第４のスイッチを備え、
　通常動作時における初期化期間においては、前記第１のスイッチはオフ状態に、前記第２、第３及び第４のスイッチはオン状態に各々制御され、通常動作時おける前記初期期間に続く比較期間においては、前記第１のスイッチはオン状態に、前記第２、第３のスイッチはオフ状態に、前記第４のスイッチはオン状態に各々制御され、スタンバイ時においては、前記第４のスイッチはオフ状態に制御されることを特徴とするチョッパ型コンパレータ。」の点で一致する。
　訂正明細書の請求項１に係る発明と上記刊行物２に記載された発明とを対比すると、両者は「電源電位と接地電位との間に直列に接続されたＰチャネル型ＭＯＳトランジスタ及びＮチャネル型ＭＯＳトランジスタからなる相補型ＭＯＳトランジスタ構成のインバータと、前記インバータの入力端子に一端が接続されたコンデンサと、前記コンデンサの他端に接続され、入力電圧を前記コンデンサの他端に与える第１のスイッチと、前記コンデンサの他端に接続され、参照電圧を前記コンデンサの他端に与える第２のスイッチと、前記インバータの入力端子と出力端子との間に接続され、該インバータの入力端子と出力端子との間を短絡する第３のスイッチとを有するチョッパ型コンパレータにおいて、
　通常動作時における初期化期間においては、前記第１のスイッチはオフ状態に、前記第２、第３のスイッチはオン状態に各々制御され、通常動作時おける前記初期期間に続く比較期間においては、前記第１のスイッチはオン状態に、前記第２、第３のスイッチはオフ状態に各々制御されることを特徴とするチョッパ型コンパレータ。」の点で一致する。
　しかしながら、上記刊行物１、２に記載された発明には、訂正明細書の請求項１に係る発明の構成に欠くことができない事項すなわち必須の構成要件である「前記Ｐチャネル型ＭＯＳトランジスタと前記Ｎチャネル型ＭＯＳトランジスタとの間に設けられ、前記インバータの出力端子に接続されたドレインと前記Ｎチャネル型ＭＯＳトランジスタに接続されたソースとを有するＭＯＳトランジスタで構成された第４のスイッチ」を備えておらず、その構成要件により、訂正明細書の請求項１に係る発明は、「通常動作時におけるチョッパ型コンパレータの動作速度に制限を加えることなく、スタンバイモード時におけるチョッパ型コンパレータの電流消費を提言することができる。」という顕著な効果を奏するものであり、訂正明細書の請求項１に係る発明が、上記刊行物１、２に記載された発明であるとも、また上記刊行物１、２に記載された発明から当業者が容易に発明をすることができたものともいえない。
　したがって、訂正明細書の請求項１に係る発明は、特許出願の際独立して特許を受けることができない発明とすることはできない。
エ．むすび
　以上のとおりであるから、上記訂正請求は、特許法等の一部を改正する法律（平成６年法律第１１６号）附則第６条第１項の規定によりなお従前の例によるとされる、特許法第１２０条の４第２項及び同条第３項で準用する第１２６条第２〜４項の規定に適合するので、当該訂正を認める。
（３）特許異議の申立てについて
ア．申立て理由の概要
  異議申立人・広瀬祥次は、証拠として甲第１号証（刊行物１）、甲第２号証（刊行物２）を提出し、本件請求項１ないし３に係る発明は、甲第１号証および甲第２号証に記載された発明に基づいて当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定に違反してなされたものであるから、特許を取り消すべき旨主張している。　
イ．対比・判断
  訂正明細書の請求項１に係る発明は、上記（２）ウで述べたように、取消理由通知で示した刊行物１、２すなわち甲第１、２号証に記載された発明であるとも、またそれらから当業者が容易に発明をすることができたものとすることはできない。
ウ．異議申立人の主張
　申立人は、特許異議申立書１５頁１９行〜１６頁３行で「甲第２号証においては、貫通電流防止用のスイッチをＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの２つを用いている構成であるが、本件特許のように、インバータを構成する電源端子側に接続されたＰＭＯＳトランジスタと接地端子側に接続されたＮＭＯＳトランジスタとのドレイン間に１つのスイッチとしてのＭＯＳトランジスタを直列接続することは、当業者にとってはきわめて容易に構成が可能である。・・・同様に、上述した請求項３に関する考察から請求項１および請求項３の構成を含む請求項２に係る発明と甲第１号証のものは、回路構成が実質的に同一であり、当業者が甲第１号証に基づいて、本件特許を構成することは容易である。」と主張している。
　しかし、甲第２号証の後段のインバータ６とスイッチ５の構成を甲第１号証のリニアアンプ１０及びＰＭＯＳトランジスタ２０に適用した場合、インバータ６内のＮチャンネルトランジスタ１４及びＰチャネルトランジスタ１３の制御信号入力端子には、スイッチ１８（請求項１に係る発明の第３のスイッチに相当する）がオン状態に制御される期間に連動してＮチャンネルトランジスタ１４及びＰチャネルトランジスタ１３をオフ状態に制御する信号が与えられ、インバータ６に貫通電流が流れなくなるが、請求項１に係る発明では、この期間に貫通電流を流す必要がある初期化期間であるから、甲第１号証に甲第２号証を適用するとチョッパ型コンパレータが正常に動作しなくなる。
　また、甲第２号証の後段のインバータ６の構成のみを甲第１号証のリニアアンプ１０及びＰＭＯＳトランジスタ２０に適用した場合には、甲第２号証のＮチャネルトランジスタ１４（請求項１に係る発明の第４のスイッチに相当する）の制御信号入力端子１６への制御信号として甲第１号証のトランジスタ２０への制御信号を採用する動機付けがなく、さらに甲第２号証のＰチャンネルトランジスタ１３を削除してＮチャネルトランジスタ１４のみを甲第１号証に適用する理由もないから、甲第１号証に甲第２号証を適用しても初期化期間、比較期間、スタンバイ時におけるＮチャネルトランジスタ１４の制御状態が不明となり、チョッパ型コンパレータが正常に動作しなくなる。
　したがって、申立人の主張を採用することができない。
エ．むすび
　以上のとおりであるから、特許異議申立ての理由及び証拠によっては、訂正明細書の請求項１に係る発明の特許を取り消すことはできない。
　また、他に訂正明細書の請求項１に係る発明の特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１２年７月２４日（２０００．７．２４）
【訂正の要旨】
訂正の要旨
　訂正事項ａ）　請求項１及び請求項２を削除する。
　訂正事項ｂ）　請求項１または請求項２引用形式の請求項３に係る発明の請求項１引用形式を削除し、第４のスイッチを「前記インバータの出力端子に接続されたドレインと別記Ｎチャネル型ＭＯＳトランジスタに接続されたソースとを有するＭＯＳトランジスタ」として、訂正明細書の請求項１のように訂正する。
　訂正事項ｃ）　明細書第４頁第２６行〜第５頁第１６行の記載を特許請求の範囲の記載と同じように訂正する。
　上記訂正事項ａ）は、特許請求の範囲を削除するものであり、特許請求の範囲の減縮を目的とするものである。
　上記訂正事項ｂ）の前者は、請求項１または請求項２引用形式の請求項３に係る発明の内の請求項１を削除するものであり、上記訂正事項ｂ）の後者は第４のスイッチを特許明細書に記載された範囲において下位概念に限定したものといえるから、上記訂正事項ｂ）は、特許請求の範囲の減縮を目的とするものであって、新規事項の追加にも該当せず、また実質上特許請求の範囲を拡張又は変更するものではない。
　上記訂正事項ｃ）は、特許請求の範囲の記載と発明の詳細な説明の記載との整合を図るための訂正であり、明りょうでない記載の釈明を目的とするものであって、新規事項の追加に該当せず、また実質上特許請求の範囲を拡張又は変更するものではない。
（５４）【発明の名称】
チョッパ型コンパレータ
（５７）【特許請求の範囲】
　１．電源電位と接地電位との間に直列に接続されたＰチャネル型ＭＯＳトランジスタ及びＮチャネル型ＭＯＳトランジスタからなる相補型ＭＯＳトランジスタ構成のインバータと、
　前記インバータの入力端子に一端が接続されたコンデンサと、
　前記コンデンサの他端に接続され、入力電圧を前記コンデンサの他端に与える第１のスイッチと、
　前記コンデンサの他端に接続され、参照電圧を前記コンデンサの他端に与える第２のスイッチと、
　前記インバータの入力端子と出力端子との間に接続され、該インバータの入力端子と出力端子との間を短絡する第３のスイッチとを有するチョッパ型コンパレータにおいて、
　前記Ｐチャネル型ＭＯＳトランジスタと前記Ｎチャネル型ＭＯＳトランジスタとの間に設けられ、前記インバータの出力端子に接続されたドレインと前記Ｎチャネル型ＭＯＳトランジスタに接続されたソースとを有するＭＯＳトランジスタで構成された第４のスイッチを備え、
　通常動作時における初期化期間においては、前記第１のスイッチはオフ状態に、前記第２、第３及び第４のスイッチはオン状態に各々制御され、通常動作時における前記初期化期間に続く比較期間においては、前記第１のスイッチはオン状態に、前記第２及び第３のスイッチはオフ状態に、前記第４のスイッチはオン状態に各々制御され、スタンバイ時においては、前記第４のスイッチはオフ状態に制御されることを特徴とするチョッパ型コンパレータ。
【発明の詳細な説明】
（産業上の利用分野）
　本発明は、集積化されたアナログ／ディジタル変換器（以下、Ａ／Ｄ変換器という）等に使用され、相補型ＭＯＳトランジスタ（以下、ＣＭＯＳという）構成のインバータを用いたチョッパ型コンパレータ、特にスタンバイモード時の低消費電力化を実現するチョッパ型コンパレータに関するものである。
（従来の技術）
　従来、このような分野の技術としては、▲１▼日経エレクトロニクス（１９８７−１）日経マグロウヒル社「電化平衡型比較器を駆使した８ビットＭＯＳＩＣＡ−Ｄ変換器」Ｐ．１５９−１６２、▲２▼特開昭６０−６５６１３号公報、▲３▼特開昭６０−１１９１２０号公報、▲４▼特開昭６１−２８８６１５号公報等に記載されるものがあった。以下、その構成を図を用いて説明する。
　第２図は、上記文献▲１▼に記載された従来のチョッパ型コンパレータの一構成例を示す回路図である。
　このチョッパ型コンパレータは、参照電圧Ｖ１と入力電圧Ｖ２とを切り換えるためのスイッチ回路１を有している。そのスイッチ回路１はスイッチ１ａ，１ｂで構成され、出力側が結合コンデンサ２を介してインバータ３の入力側に接続されている。さらに、インバータ３は、Ｐチャネル型ＭＯＳトランジスタ（以下、ＰＭＯＳという）３ａとＮチャネル型ＭＯＳトランジスタ（以下、ＮＭＯＳという）３ｂとのＣＭＯＳで構成され、そのＰＭＯＳ３ａ及びＮＭＯＳ３ｂが電源電圧ＶＣＣと接地電圧ＶＳＳとの間に直列接続されている。そして、このインバータ３の入出力間には短絡用のスイッチ４が接続され、その上、インバータ３の出力側には、出力電圧Ｖｏ用の出力端子５が接続されている。
　次に、動作を説明する。
このチョッパ型コンパレータは、参照電圧Ｖ１と入力電圧Ｖ２との大小を判定するために、まず、初期化を行う。この初期化期間では、スイッチ１ａ，４をオンし、スイッチ１ｂをオフすることにより、コンデンサ２は、参照電圧Ｖ１とインバータ３のスレッショルド電圧ＶＴとで充放電される。その結果、コンデンサ２の入力側は参照電圧Ｖ１となり、インバータ３の入出力側はそれぞれスレッショルド電圧ＶＴで安定する。
　続いて、比較動作時ではスイッチ１ａ，４をオフし、スイッチ１ｂをオンする。この時、Ｖ１＝Ｖ２であれば、電位の変化はなく、出力端子５の出力電圧Ｖｏも初期化期間と同様にスレッショルド電圧ＶＴで安定している。ところが、Ｖ１＜Ｖ２であれば、インバータ３の入力電圧が上昇し、スレッショルド電圧ＶＴより高くなる。そのため、出力端子５は初期化期間の電圧ＶＴより低下し、出力電圧Ｖｏは確定した論理状態になる。
　逆に、Ｖ１＞Ｖ２であれば、インバータ３の入力電圧は低下し、スレッショルド電圧ＶＴより低くなるので、出力電圧Ｖｏは、初期化期間の電圧より高くなり、Ｖ１＜Ｖ２時とは反対の論理状態となる。このようにして、参照電圧Ｖ１と未知の入力電圧Ｖ２との比較を行うことできる。
（発明が解決しようとする課題）
　しかしながら、上記構成のチョッパ型コンパレータでは、次のような課題があった。
　このチョッパ型コンパレータを、例えばマイクロコンピュータ（以下、マイコンという）等に内蔵して用いる装置において、この装置を通常、スタンバイモードやパワーダウンモード等と呼称されている停止状態にすると、電源電圧ＶＣＣが印加されていても、マイコン動作は停止状態になる。この時、コンパレータの入力電圧が不定の状態で停止するため、コンパレータ内のインバータ３において、ＰＭＯＳ３ａ及びＮＭＯＳ３ｂがハーフオン状態になり、電源電圧ＶＣＣと接地電圧ＶＳＳとの間に貫通電流が流れる。これにより、スタンバイモード時に消費電力の著しい低減を図ろうとしても、その低消費電力化が阻害されるという問題があった。
　ここで、スタンバイモードとは、マイコン等のシステムにおいて重要な機能の一つであり、例えば、自動車制御システムをマイコンで構成した場合を用いて説明する。
　自動車制御にマイコンを用いた場合、自動車の運転時には、エンジンキーを挿入することでマイコンは動作状態に入る。逆に、自動車を使用しないときは、キーを外すことによりマイコンをスタンバイモードに入れる必要がある。
　マイコン内のメモリ部（スタティックＲＡＭ等）には、例えば動作時の状態を記憶しておき、再起動時にそのデータを用いて動作させる、あるいは異常が検出された場合にその異常データを記憶する等のために種々のデータが記憶されている。自動車は１２ｖのバッテリを使用しており、運転時は発電機によりバッテリの充電が行われている。しかしながら、上記のようにマイコン内のメモリ部にデータを残しておきたい場合は、自動車制御用電子機器への電源を切ることはできない。そのため、必要最小限の回路部分だけを動作させ、消費電力を極力、抑える必要がある。このときの電流消費が多ければ、自動車の未使用時のバッテリ放電時間が短縮され、自動車保管中や輸出入の際等、その度にバッテリを外さなければならないことになり、重大な問題になる。一例として、停止時の電子機器の消費電流を３０ｍＡとした場合、１〜２か月でバッテリが放電し、使用不可能となる。
　そのため、マイコンはスタンバイモードを有し、水晶発振回路を停止させ、内部状態を固定する。メモリ部はデータを保持したまま停止し、すべてディジタル回路で構成されているＣＭＯＳマイコンではリーク電流（例えば、１μＡ以下）しか、電流が流れない。しかし、近年の傾向としては、Ａ／Ｄ変換器またはディジタル／アナログ変換器等のアナログ回路を内蔵し、１チップ化するマイコンが多く使用され、Ａ／Ｄ変換器に使用されるコンパレータ部では前述のようにスタンバイモード時の電流消費が問題となっている。
　また、コンパレータの動作速度を向上させ、高速化を図るため、インバータ３の利得を大きくすると、さらに消費電流が増大するという問題もあった。
本発明は、前記従来技術が持っていた課題として、スタンバイモード時の低消費電力化が阻害されるという点、高速化を図る際にスタンバイモード時の消費電力が増大するという点について解決したチョッパ型コンパレータを提供するものである。
（課題を解決するための手段）
　前記課題を解決するために、本発明は、次のようなチョッパ型コンパレータを設けたものである。すなわち、電源電位と接地電位との間に直列に接続されたＰチャネル型ＭＯＳトランジスタ及びＮチャネル型ＭＯＳトランジスタからなる相補型ＭＯＳトランジスタ構成のインバータと、前記インバータの入力端子に一端が接続されたコンデンサと、前記コンデンサの他端に接続され、入力電圧を前記コンデンサの他端に与える第１のスイッチと、前記コンデンサの他端に接続され、参照電圧を前記コンデンサの他端に与える第２のスイッチと、前記インバータの入力端子と出力端子との間に接続され、該インバータの入力端子と出力端子との間を短絡する第３のスイッチとを有するチョッパ型コンパレータにおいて、前記Ｐチャネル型ＭＯＳトランジスタと前記Ｎチャネル型ＭＯＳトランジスタとの間に設けられ、前記インバータの出力端子に接続されたドレインと前記Ｎチャネル型ＭＯＳトランジスタに接続されたソースとを有するＭＯＳトランジスタで構成された第４のスイッチを備え、通常動作時における初期化期間においては、前記第１のスイッチはオフ状態に、前記第２、第３及び第４のスイッチはオン状態に各々制御され、通常動作時における前記初期化期間に続く比較期間においては、前記第１のスイッチはオン状態に、前記第２及び第３のスイッチはオフ状態に、前記第４のスイッチはオン状態に各々制御され、スタンバイ時においては、前記第４のスイッチはオフ状態に制御される。
（作用）
　本発明によれば、以上のようにチョッパ型コンパレータを構成したので、通常動作時には、第４のスイッチがオン状態になる。この通常動作時には、参照電圧をコンデンサの他端に供給する第２のスイッチとＣＭＯＳインバータの入出力端子間を短絡させる第３のスイッチとをオン状態にする初期化期間と、第２及び第３のスイッチをオフ状態にして未知の入力電圧をコンデンサの他端に供給する第１のスイッチをオン状態にする比較期間とが、繰り返される。一方、スタンバイモード時には、第４のスイッチがオフ状態になり、インバータの貫通電流が遮断される。
（実施例）
　第１図は、本発明の第１の実施例を示すチョッパ型コンパレータの回路図である。
　このチョッパ型コンパレータは、参照電圧Ｖ１と入力電圧Ｖ２とを切り換えるためのスイッチ回路１１を有している。スイッチ回路１１は、参照電圧Ｖ１用の入力端子１０ａとノードＮ１との間に接続された第２のスイッチ１１ａと、入力電圧Ｖ２用の入力端子１０ｂとノードＮ１との間に接続された第１のスイッチ１１ｂとを備えている。スイッチ回路１１の出力側ノードＮ１は、結合用コンデンサ１２の一端に、その結合用コンデンサ１２の他端はノードＮ２においてインバータ１３の入力側にそれぞれ接続されている。そして、インバータ１３の入出力間であるノードＮ２と出力端子１６との間には短絡用の第３のスイッチ１４が接続されている。
　インバータ１３は、各ゲートが結合用コンデンサ１２の他端に接続されているＰＭＯＳ１３ａとＮＭＯＳ１３ｂとからなるＣＭＯＳで構成されている。そのＰＭＯＳ１３ａのソースが電源電圧ＶＣＣに、ドレインがＮＭＯＳ１３ｂのドレインに接続されている。さらに、ＮＭＯＳ１３ｂのソースが電流遮断用の第４のスイッチであるＮＭＯＳ１５のドレインに、該ＮＭＯＳ１５のソースが接地電圧ＶＳＳにそれぞれ接続されている。その上、ＮＭＯＳ１５のゲートがスタンバイ制御信号ＳＢ用のスタンバイモード端子１５ａに接続されている。そして、ＰＭＯＳ１３ａ及びＮＭＯＳ１３ｂの各ドレインが出力端子１６に接続されている。
　次に、（イ）通常モード時の動作と、（ロ）スタンバイモード時の動作を説明する。（イ）通常モード時の動作スタンバイモード端子１５ａに、例えば電源電圧ＶＣＣの“Ｈ”レベルを印加してＮＭＯＳ１５をオンさせる。これにより、インバータ１３が動作可能状態になる。続いて、スイッチ１１ａ，１４をオンし、スイッチ１１ｂをオフすることで、参照電圧Ｖ１と入力電圧Ｖ２との大小を判定するための初期化を行う。この初期化期間に、インバータ１３の入出力間が短絡され、インバータ１３のスレッショルド電圧Ｖｔで、ノードＮ２及び出力端子１６がバイアスされる。さらに、ノードＮ１が参照電圧Ｖ１でバイアスされる。その結果、結合用コンデンサ１２の両端のノードＮ１，Ｎ２の電圧が参照電圧Ｖ１、スレッショルド電圧Ｖｔでそれぞれ確定する。
　次に、スイッチ１１ａ，１４をオフし、スイッチ１１ｂをオンすることで、参照電圧Ｖ１と入力電圧Ｖ２との大小を判定するための比較動作を行う。
　Ｖ１＝Ｖ２であれば、電位の変化はなく、出力端子１６の出力電圧Ｖｏも初期化期間と同様にスレッショルド電圧Ｖｔで安定している。ところが、Ｖ１＜Ｖ２であれば、電荷の逃げ場がないため、結合コンデンサ１２の両端の電位差は変化せず、Ｖ２−Ｖ１の差分だけインバータ１３の入力側ノードＮ２の電圧が上昇してスレッショルド電圧Ｖｔより高くなる。したがって、出力端子１６は初期化期間の電圧Ｖｔより低下し、出力電圧Ｖｏは確定した論理状態の“Ｌ”レベルとなる。
　逆に、Ｖ１＞Ｖ２であれば、同様に、Ｖ１−Ｖ２の差分だけインバータ１３の入力電圧は低下し、スレッショルド電圧Ｖｔより低くなる。したがって、出力電圧Ｖｏは、初期化期間の電圧より高くなり、Ｖ１＜Ｖ２時とは反対の論理状態の“Ｈ”レベルとなる。このようにして、参照電圧Ｖ１と未知の入力電圧Ｖ２との比較を行うことができる。
（ロ）　スタンバイモード時の動作
　スタンバイモード端子１５ａに、例えば接地電圧ＶＳＳの“Ｌ”レベルのスタンバイ制御信号ＳＢを印加してＮＭＯＳ１５をオフさせる、これにより、コンパレータが通常モード時の一連の動作におけるいかなるタイミングで停止したとしても、電源電圧ＶＣＣと接地電圧ＶＳＳとの間の電流経路を完全に遮断することができ、理論上の電流消費は皆無となる。
　ところで、出力端子１６には、比較結果を伝達するため、インバータやラッチ回路等のディジタル回路が接続されることが多い。その場合、スタンバイモード時に出力端子１６が不定状態になる。出力端子１６が不定状態になった場合でも、次段のディジタル回路において消費電流が流れないよう、スタンバイモード時のみ出力端子１６をプルアップまたはプルダウンする、あるいはアナログスイッチを用いて電流が流れないようにする等の考慮が必要である。
　本実施例では、次の（１）〜（３）のような利点がある。
（１）　従来の第２図のインバータにおいて、スタンバイモード時の消費電流を低減させるためには、論理レベルを確定させ、ハーフオン状態を避ける必要からインバータの入力側の電圧を電源電圧ＶＣＣまたは接地電圧ＶＳＳにプルアップ／プルダウンする必要がある。またはそれと同時に短絡用スイッチ４をオフする必要がある。例えば、インバータ３の入力側にスタンバイモード時のみオンするプルダウン用のＮＭＯＳを接続したり、プルアップ用のＰＭＯＳを接続したりすることも考えられる。この場合、インバータ３の入力側をプルアップまたはプルダウンし、短絡用スイッチ４をオフさせることでスタンバイモード時の消費電流を低減させることが実現可能となる。
　しかしながら、このようにプルアップまたはプルダウン手段を用いると、インバータ３の入力側と電源電圧ＶＣＣまたは接地電圧ＶＳＳ側との間に寄生容量ＣＰが付加され、通常モードの比較動作の際、結合コンデンサ２と寄生容量ＣＰとによる電荷分配が発生する。これにより、初期化２図から比較動作に切り換わる時のインバータ３の入力側の電圧変化が減少する。そのため、出力電圧Ｖｏの変化も小さくなり、参照電圧Ｖ１と入力電圧Ｖ２との両者の電圧差が微小の場合は、正常な比較動作が得られないという欠点がある。
　したがって、１０ビット以上の高分解能Ａ／Ｄ変換器等に使用するコンパレータでは、上記寄生容量ＣＰは極力、小さくする必要があり、消費電流の問題だけから容易にプルアップまたはプルダウン用のＭＯＳトランジスタ等を用いることはできないという問題があった。
　このような問題を解決するため、本実施例では、電源電圧ＶＣＣと接地電圧ＶＳＳとの間にスタンバイモード時にオフ状態になる電流遮断用のＮＭＯＳ１５を接続したので、インバータ１３の入力側に上記のような余分な寄生容量ＣＰを付加することなく、高度な比較精度を保ちつつ低消費電力化を実現することができる。
（２）　スタンバイモード時において、ＭＯＳトランジスタ等を用い、出力端子１６をプルアップあるいはプルダウンする場合、該出力端子１６に寄生容量が付加される。しかし、比較動作時に短絡用スイッチ１４をオフするので、結合用コンデンサ１２に対してその寄生容量は全く影響を与えないで済む。
（３）　スタンバイモード時におけるインバータ１３の貫通電流を防止したので、スタンバイモード時の電流消費を低減できる。したがって、スタンバイ機能を有するマイコン等に内蔵されるＡ／Ｄ変換器用のコンパレータに適用すれば、バッテリ使用の自動車や電子機器等の低消費電力化が可能となる。
　第３図は、本発明の第２の実施例を示すチョッパ型コンパレータの回路図であり、第１図中の要素と共通の要素には共通の符号が付されている。
　このチョッパ型コンパレータは、第１図に示すＮＭＯＳ１３ｂのソースと接地電圧ＶＳＳとの間に接続された電流遮断用スイッチであるＮＭＯＳ１５を、ＰＭＯＳ１３ａのドレインとＮＭＯＳ１３ｂのドレインとの間に直列接続した構成であり、第１の実施例と同様の作用効果を有している。
　第４図は、本発明の第３の実施例を示すチョッパ型コンパレータの回路図であり、第１図中の要素と共通の要素には共通の符号が付されている。
　このチョッパ型コンパレータは、第１図に示すＮＭＯＳ１３ｂのソースと接地電圧ＶＳＳとの間に接続された電流遮断用の第４のスイッチであるＮＭＯＳ１５をＰＭＯＳ１５−１に代え、該ＰＭＯＳ１５−１のソースを電源電圧ＶＣＣに、ドレインをＰＭＯＳ１３ａのソースにそれぞれ接続した構成である。
　スタンバイモードにするには、スタンバイモード端子１５ａに、例えば電源電圧ＶＣＣである“Ｈ”レベルのスタンバイ制御信号ＳＢを印加してＰＭＯＳ１５−１をオフ状態にさせ、電源電圧ＶＣＣと接地電圧ＶＳＳとの間の電流経路を遮断すればよい。その他、第１の実施例と同様の作用効果を有している。
　第５図は、本発明の第４の実施例を示すチョッパ型コンパレータの回路図であり、第１図及び第４図中の要素と共通の要素には共通の符号が付されている。
　このチョッパ型コンパレータは、第４図の電源電圧ＶＣＣとＰＭＯＳ１３ａのソースとの間に接続されたＰＭＯＳ１５−１を、ＰＭＯＳ１３ａのドレインとＮＭＯＳ１３ｂのドレインとの間に接続した構成であり、第３の実施例と同様の作用効果を有している。
　なお、本発明は図示の実施例に限定されず、種々の変形が可能である。その変形例としては、例えば、次の（ａ）〜（ｃ）のようなものがある。
（ａ）　上記第１、第２、第３、及び第４の実施例における電流遮断用スイッチは、電源電圧ＶＣＣと接地電圧ＶＳＳとの間にＮＭＯＳ１５またはＰＭＯＳ１５−１を接続した１段構成であるが、例えば電源電圧ＶＣＣと出力端子１６との間に、または出力端子１６と接地電圧ＶＳＳとの間にＮＭＯＳ、ＰＭＯＳをそれぞれ接続する２段構成でもよい。さらに、２段以上の構成も可能である。
（ｂ）　上記第１、第２、第３、及び第４の実施例において、スイッチ回路１１はスイッチ１１ａ，１１ｂを用いた構成であるが、例えばセレクタ等を用いてもよい。
（ｃ）　上記第１、第２、第３、及び第４の実施例では、電流遮断用スイッチとしてＭＯＳトランジスタを用いたが、例えば接合型電界効果トランジスタや他のスイッチ手段を用いてもよい。
（発明の効果）
　以上詳細に説明したように、第１〜第３の発明によれば、通常動作時にはオン状態に制御され、スタンバイモード時にはオフ状態に制御される第４のスイッチを設けたので、スタンバイモード時において該第４のスイッチがオフ状態になってインバータの貫通電流が遮断され、比較動作が行わない時に消費される電流を低減させることができる。しかも、通常動作時には第４のスイッチがオン状態になり、第２及び第３のスイッチをオン状態にする初期化期間と、第２及び第３のスイッチをオフ状態にして第１のスイッチをオン状態にする比較期間とが、間欠無く実行される。そのため、第４のスイッチは動作上、あたかも電流遮断用としてインバータには付加されていないかのように振る舞うので、スタンバイ時の消費電流を低減させるべく設けた第４のスイッチによって、チョッパ型コンパレータの動作速度に制限が加わることがない。よって、通常動作時におけるチョッパ型コンパレータの動作速度に制限を加えることなく、スタンバイモード時におけるチョッパ型コンパレータの電流消費を低減することができる。
その上、インバータの入力側に余分な寄生容量分を付加することなく貫通電流を防止できるので、回路設計が容易になり、しかも高度な比較精度を維持することができる。
【図面の簡単な説明】
　第１図は本発明の第１の実施例を示すチョッパ型コンパレータの回路図、第２図は従来のチョッパ型コンパレータの回路図、第３図は本発明の第２の実施例を示すチョッパ型コンパレータの回路図、第４図は本発明の第３の実施例を示すチョッパ型コンパレータの回路図、第５図は本発明の第４の実施例を示すチョッパ型コンパレータの回路図である。
　１１……スイッチ回路、１１ａ，１１ｂ，１４，１５，１５−１……スイッチ、１２……結合用コンデンサ、１３……インバータ、１３ａ……ＰＭＯＳ、１３ｂ……ＮＭＯＳ、ＶＣＣ……電源電圧、ＶＳＳ……接地電圧、Ｖ１……参照電圧、Ｖ２……入力電圧、ＳＢ……スタンバイ制御信号、Ｖｏ……出力電圧。