(57)【要約】【解決手段】メモリシステムが提供される。このメモリシステムは、各バンクが多くの行を有する多くのバンクを有する揮発性メモリと、目標バンクアドレスを揮発性メモリに提供するように構成され、前記揮発性メモリに対して自動リフレッシュモードで動作するよう指示するように構成されたメモリコントローラとを含む。揮発性メモリは、自動リフレッシュ動作を自動リフレッシュモードで実行するように構成されている。自動リフレッシュ動作は、前記目標バンクアドレスによって識別される目標バンクについて実行される。自動リフレッシュ動作が目標バンクについて実行されている間、目標バンク以外の複数のバンクにおける残りのバンクは、メモリアクセスのために利用可能である。【選択図】      図１
2008500644.tif 000002
【特許請求の範囲】
【請求項１】
メモリシステムであって、
それぞれ複数の行を有する複数のバンクを有する揮発性メモリと、
前記揮発性メモリに対して自動リフレッシュモードで動作するよう命令するように、更に、前記揮発性メモリに目標バンクアドレスを提供するように構成されたメモリコントローラとを備え、
前記揮発性メモリは、前記自動リフレッシュモードにおいて自動リフレッシュ動作を実行するように構成され、前記自動リフレッシュ動作は、前記目標バンクアドレスによって識別された目標バンクについて実行され、
前記自動リフレッシュ動作が、前記目標バンクについて実行されている間、前記目標バンク以外の複数のバンクにおける残りのバンクはメモリアクセスのために利用可能であるメモリシステム。
【請求項２】
請求項１のメモリシステムにおいて、
前記揮発性メモリは更に、複数のリフレッシュ行カウンタを備え、各リフレッシュ行カウンタは、対応するバンクに関連付けられ、目標行アドレスを保持するように構成され、
前記揮発性メモリは更に、前記目標バンクに関連付けられた前記リフレッシュ行カウンタに格納された前記目標行アドレスを用いて、前記目標バンクについて自動リフレッシュ動作を実行するように構成されたメモリシステム。
【請求項３】
請求項２のメモリシステムにおいて、前記複数のリフレッシュ行カウンタ内にそれぞれ格納された目標行アドレスは互いに独立しているメモリシステム。
【請求項４】
請求項２のメモリシステムにおいて、
前記メモリコントローラは更に、前記揮発性メモリに対して自己リフレッシュモードで動作するよう命令するように構成され、
前記揮発性メモリは更に、前記目標バンクアドレスをインクリメントすることによって、前記自己リフレッシュモードにおいて複数のバンクを循環し、現在の目標バンクアドレスを生成するように構成され、
各自己リフレッシュ動作中、前記揮発性メモリは更に、関連するリフレッシュ行カウンタに格納された目標行アドレスに基づいて、現在の目標バンクアドレスによって識別されたバンクをリフレッシュするように構成されたメモリシステム。
【請求項５】
請求項１に記載のメモリシステムにおいて、
前記目標バンクがアイドルであれば、前記揮発性メモリは更に、前記自動リフレッシュモードで前記目標バンクについて１つ又は複数の追加自動リフレッシュ動作を実行し、前記目標バンクのための１つ又は複数の先行したリフレッシュを生成するメモリシステム。
【請求項６】
請求項５のメモリシステムにおいて、前記揮発性メモリは、１つ又は複数の先行したリフレッシュが実行されたのであれば、更に、規則的にスケジュールされたリフレッシュの実行を回避し、通常の動作を続けるように構成されたメモリシステム。
【請求項７】
請求項１のメモリシステムにおいて、前記揮発性メモリは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）又はシンクロナスＤＲＡＭのうちの１つであるメモリシステム。
【請求項８】
メモリシステムであって、
バンクアドレスラッチ、複数のバンク、及びそれぞれが対応するバンクに関連付けられた複数のリフレッシュ行カウンタを有し、目標行アドレスを格納するように構成された揮発性メモリと、
前記揮発性メモリに対して自動リフレッシュモードで動作するよう命令するように構成され、更に、前記バンクアドレスラッチへ目標バンクアドレスをロードするように構成されたメモリコントローラとを備え、
前記揮発性メモリは、前記自動リフレッシュモードで自動リフレッシュ動作を実行するように構成され、前記自動リフレッシュ動作は、前記目標バンクに関連付けられた前記リフレッシュ行カウンタに格納された目標行アドレスを用いて、前記目標バンクアドレスによって識別された目標バンクについて実行されるメモリシステム。
【請求項９】
請求項８のメモリシステムにおいて、前記自動リフレッシュ動作が、前記目標バンクについて実行されている間、前記目標バンク以外の複数のバンクにおける残りのバンクがメモリアクセスのために利用可能であるメモリシステム。
【請求項１０】
請求項８のメモリシステムにおいて、前記複数のリフレッシュ行カウンタ内にそれぞれ格納された目標行アドレスは互いに独立しているメモリシステム。
【請求項１１】
請求項８のメモリシステムにおいて、
前記メモリコントローラは更に、前記揮発性メモリに対して自己リフレッシュモードで動作するよう命令するように構成され、
前記揮発性メモリは更に、前記バンクアドレスラッチをインクリメントすることによって、前記自己リフレッシュモードにおいて複数のバンクを循環し、現在の目標バンクアドレスを生成するように構成され、
各自己リフレッシュ動作中、前記揮発性メモリは更に、関連するリフレッシュ行カウンタに格納された目標行アドレスに基づいて、現在の目標バンクアドレスによって識別されたバンクをリフレッシュするように構成されたメモリシステム。
【請求項１２】
請求項８のメモリシステムにおいて、前記目標バンクがアイドルであれば、前記揮発性メモリは更に、前記自動リフレッシュモードにおいて前記目標バンクについて１つ又は複数の追加の自動リフレッシュ動作を実行し、１つ又は複数の先行するリフレッシュを生成するように構成されたメモリシステム。
【請求項１３】
請求項１２のメモリシステムにおいて、１つ又は複数の先行したリフレッシュが実行されたのであれば、前記揮発性メモリは更に、規則的にスケジュールされたリフレッシュの実行を回避し、通常の動作を続けるように構成されたメモリシステム。
【請求項１４】
請求項１１のメモリシステムにおいて、前記揮発性メモリが前記自己リフレッシュモードに入ると、前記バンクアドレスラッチに格納された前記目標バンクアドレスは、最後の自動リフレッシュ動作で使用された最後のバンクアドレスを表すメモリシステム。
【請求項１５】
請求項８のメモリシステムにおいて、前記揮発性メモリは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）又はシンクロナスＤＲＡＭのうちの１つであるメモリシステム。
【請求項１６】
メモリシステムであって、
複数のバンクを有する揮発性メモリと、
目標バンクアドレスを格納するラッチ手段と、
個々の対応するバンクの目標行アドレスを保持するカウンタ手段と、
前記揮発性メモリに対して自動リフレッシュモードで動作するように命令し、前記目標バンクアドレスを前記ラッチ手段にロードするコントローラ手段とを備え、
前記揮発性メモリは、前記ラッチ手段から前記目標バンクアドレスを検索し、前記自動リフレッシュモードで自動リフレッシュ動作を実行するように構成され、前記自動リフレッシュ動作は、前記目標バンクのための前記目標行アドレスを用いて、前記目標バンクアドレスによって識別された目標バンクについて実行されるメモリシステム。
【請求項１７】
請求項１６のメモリシステムにおいて、前記自動リフレッシュ動作が、前記目標バンクについて実行されている間、前記目標バンク以外の複数のバンクにおける残りのバンクはメモリアクセスのために利用可能であるメモリシステム。
【請求項１８】
請求項１６のメモリシステムにおいて、前記カウンタ手段によって保持される複数のバンクの前記目標行アドレスは互いに独立しているメモリシステム。
【請求項１９】
請求項１６のメモリシステムにおいて、
前記コントローラ手段は更に、前記揮発性メモリに対して、自己リフレッシュモードで動作するよう命令するために使用され、
前記揮発性メモリは更に、前記ラッチ手段をインクリメントすることによって、前記自己リフレッシュモードにおいて複数のバンクを循環し、現在の目標バンクアドレスを生成するように構成され、
各自己リフレッシュ動作中、前記揮発性メモリは更に、そのバンクの目標行アドレスに基づいて、現在の目標バンクアドレスによって識別されたバンクをリフレッシュするように構成されたメモリシステム。
【請求項２０】
請求項１６のメモリシステムにおいて、前記目標バンクがアイドルであれば、前記揮発性メモリは更に、前記自動リフレッシュモードで前記目標バンクについて１つ又は複数の追加自動リフレッシュ動作を実行し、前記目標バンクのための１つ又は複数の先行したリフレッシュを生成するメモリシステム。
【請求項２１】
請求項２０のメモリシステムにおいて、１つ又は複数の先行したリフレッシュが実行されたのであれば、前記揮発性メモリは更に、規則的にスケジュールされたリフレッシュの実行を回避し、通常の動作を続けるように構成されたメモリシステム。
【請求項２２】
請求項１９のメモリシステムにおいて、前記揮発性メモリが前記自己リフレッシュモードに入ると、前記ラッチ手段に格納された前記目標バンクアドレスは、最後の自動リフレッシュ動作で使用された最後のバンクアドレスを表すメモリシステム。
【請求項２３】
請求項１６のメモリシステムにおいて、前記揮発性メモリは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）又はシンクロナスＤＲＡＭのうちの１つであるメモリシステム。
【請求項２４】
複数のバンクを有する揮発性メモリのためにメモリリフレッシュを提供する方法であって、
前記複数のバンクの各々のための目標行アドレスを保持することであって、前記複数のバンクのための目標行アドレスは、互いに独立していることと、
目標バンクアドレスをロードすることと、
前記揮発性メモリに対して、自動リフレッシュモードに入り、前記目標バンクに対応する目標行アドレスを用いて前記目標バンクアドレスによって識別された目標バンクについて自動リフレッシュ動作を実行するように命令することとを備えた方法。
【請求項２５】
請求項２４の方法において、前記自動リフレッシュ動作が、前記目標バンクについて実行されている間、前記目標バンク以外の複数のバンクにおける残りのバンクはメモリアクセスのために利用可能である方法。
【請求項２６】
請求項２４の方法において、更に、
自己リフレッシュモードで動作するように前記揮発性メモリに命令することと、
前記目標バンクアドレスをインクリメントすることによって、前記自己リフレッシュモードにおいて複数のバンクを循環し、各自己リフレッシュ動作中、識別されたバンクに対応する前記目標行アドレスに基づいて前記目標バンクアドレスによって識別されたバンクについてリフレッシュを実行することとを備える方法。
【請求項２７】
請求項２４の方法において、更に、
前記目標バンクがアイドルであれば、前記自動リフレッシュモードで前記目標バンクに関する１つ又は複数の追加自動リフレッシュ動作を実行し、前記目標バンクのための１つ又は複数の先行したリフレッシュを生成することを備える方法。
【請求項２８】
請求項２７の方法において、更に、
１つ又は複数の先行したリフレッシュが実行された場合には、規則的にスケジュールされたリフレッシュの実行を回避し、前記揮発性メモリの通常動作を継続することを備える方法。
【請求項２９】
請求項２４の方法において、前記揮発性メモリは、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）又はシンクロナスＤＲＡＭのうちの１つである方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般に、メモリデバイスに関し、特に、揮発性メモリのために独立したバンクリフレッシュを提供する方法及びシステムに関する。
【背景技術】
【０００２】
揮発性メモリは、一般に、多くのアレイ（すなわちバンク）として構成されている記憶媒体である。各バンクは更に、行と列とからなる「メモリセル」のマトリックスとして構成されている。各列は更に、メモリの入力／出力（Ｉ／Ｏ）幅で分割されている。メモリ内の位置は、バンク、行、及び列によってユニークに指定される。メモリコントローラは、データのバンク、行及び列位置を示すことにより、メモリからデータを検索するために使用されうる。例えば、１６ビットの外部データバスを備えたカッドバンク１２８Ｍｂメモリの場合、可能な論理アドレスマップは、９ビットの列アドレス、２ビットのバンクアドレス、および１２ビットの行アドレスを含む。
【０００３】
記憶位置を読み書きする前に、先ず、対応する行が開かれねばならない。行を開くプロセスは、最少数のクロックサイクルｔＲＣＤを必要とする。これは、行から列への遅延を表わす。一旦行が開かれると、望まれるように、その行内の列アドレスが読み書きされる。シンクロナスＤＲＡＭ（ＳＤＲＡＭ）のようないくつかのダイナミックランダムアクセスメモリ（ＤＲＡＭ）の場合、１つのバンク当たり１度に１つの行のみが常に開かれている。そして、同じバンク内であるが、異なる行において実行されるその後のメモリアクセスは、現在の行を閉じ、新たな行を開くことを必要とする。
【０００４】
動的な揮発性メモリの場合には、データ整合性を維持するために、各セルは、平均間隔ｔＲＥＦＩで定期的にリフレッシュ、すなわち再印加（re-energized）されねばならない。各セルは、電気的なチャージを保持し、時間にわたって放電しうるコンデンサの周囲に設計されているので、リフレッシュを要する。リフレッシュは、メモリ内のセルを充電、すなわち再活性化するプロセスである。セルは一般に、一度に１行ずつリフレッシュされる。現在、揮発性メモリをリフレッシュするように設計された多くの方法が存在する。これらの方法のうちの幾つかは、全てではないにしても、効率及び／又は電力において高コストを招く。例えば、モデムデジタルシステムにおける揮発性メモリのリフレッシュを制御するために一般に使用される２つの一般的な方法すなわち技術がある。１つの方法は、メモリを用いて、メモリで使用可能な内蔵式リフレッシュメカニズムを使用して、リフレッシュされる必要のある行及びバンクを追跡する。他の方法は、メモリコントローラを用いて、リフレッシュする必要のある行及びバンクを追跡する。
【０００５】
この一般に使用されている第１の方法は、揮発性メモリの自動リフレッシュ機能及び自己リフレッシュ機能を利用している。これら機能は、メモリの内蔵式リフレッシュアドレスを使用する。メモリの動作中、リフレッシュサイクルが要求されると、メモリコントローラは、全てのバンクをプレチャージし、自動リフレッシュコマンドを用いて、メモリに対して、内部リフレッシュサイクルとなるように命じる。メモリは、この自動リフレッシュコマンドを受け取ると、内部リフレッシュアドレスカウンタをインクリメントし、内部リフレッシュサイクルを実行する。自動リフレッシュモードにおいて、メモリは、自分の内部リフレッシュアドレスカウンタにおけるリフレッシュアドレスを用いて、どの行／バンクにリフレッシュサイクルを実行するのかを決定し、関連する行を循環する。１つの実施では、内部リフレシュアドレスカウンタは、行アドレスレジスタと、バンクアドレスレジスタとを含む。内部リフレッシュアドレスカウンタは、リフレッシュクロックによって制御される。バンクアドレスレジスタは、バンクアドレスレジスタのキャリーアウトを用いて、メモリバンクの各々を循環するためにインクリメントされる。これによって、行アドレスレジスタをインクリメントする。他の実施は、全てのバンクが同時にリフレッシュされるので、バンクアドレスレジスタを持っていない。
【０００６】
現在の非同時バンク自動リフレッシュ実施の短所は、メモリコントローラは、どの内部バンクがリフレッシュされるか分からないので、自動リフレッシュコマンドを発行する前に、開いている全ての行を閉じる必要があることである。その結果、自動リフレッシュシーケンスの間、メモリデータバス利用率は０となる。最もよい場合でも、このシーケンスは、ｔＲＰ＋ｔＲＦＣ＋ｔＲＣＤサイクルを必要とする。ここで、ｔＲＰは行プレチャージ遅延、ｔＲＦＣはリフレッシュサイクル時間、ｔＲＣＤは行から列への遅延を表す。１３３ＭＨｚのメモリの場合、これは、１６クロックサイクル（１２０ｎｓ）となる。この間、メモリデータバスは使用可能ではないので、これらのサイクルはしばしばデッドサイクルと呼ばれる。
【０００７】
非使用期間中、メモリコントローラは、メモリを自己リフレッシュモードにする。自己リフレッシュモードにおいて、メモリは、自己の内部クロック及びリフレッシュアドレスカウンタを用いてリフレッシュを生成し、メモリの行をリフレッシュする。この方法は、自己リフレッシュモードを使用することができるので、アイドル状態中に電力を節電するのに好適である。自己リフレッシュ状態は、少量の電力を使用し、メモリをリフレッシュすることにより、メモリの内容を維持する。少量の電力しか必要とされないことにより、この方法は、一般に低電力用途に用いられる。
【０００８】
第２の方法は、上述したメモリデータバスに関するデッドサイクルを回避するためにしばしば使用される。この第２の方法によれば、リフレッシュの制御は、メモリコントローラ経由で達成される。この方法は、メモリで使用可能な内蔵式リフレッシュメカニズムのうちの何れをも使用しない。この方法では、規則的に与えられた間隔（ｔＲＥＦＩ）で、メモリコントローラが、バンクと行とのアドレスの組み合わせを用いて、連続的な方式で行を開閉することによってリフレッシュを明確に生成する。リフレッシュレートを決定するリフレッシュクロックと、バンクと行とのアドレスの組み合わせとは、メモリコントローラ内にある。この方法は、高速／高性能用途に最良である。この方法によって、メモリコントローラは、他のメモリバンクがアクセスのために開を維持することを許可しながら、特定のメモリバンクをリフレッシュすることが可能となる。これは高性能をもたらし、一般に、他のバンクへのリード及びライトが、並行して中断することなく継続することができる。この方法の欠点は、システム電源ダウン又は長いアイドル状態の間、メモリコントローラがメモリをリフレッシュしていない場合、メモリは、自己リフレッシュ状態を維持できないことである。上述したように、自己リフレッシュ状態は、ほとんどの揮発性メモリに組み込まれた機能である。メモリの自己リフレッシュ機能は、メモリコントローラとは独立して、メモリ内のリフレッシュアドレスカウンタに格納されたリフレッシュアドレス（すなわち、行／バンクアドレス）をインクリメントするので、メモリによって保持されるリフレッシュアドレスは使用されない。なぜなら、それはメモリコントーラと一致していないか、あるいは同期していないからである。
【０００９】
リフレッシュ動作は、メモリサブシステムの性能を低下させうる。なぜなら、各リフレッシュサイクルは、メモリをアイドル状態にし、その間、データアクセスができなくなるからである。例えば、アクティブ状態にある特定のメモリバンクに対してリフレッシュサイクルが要求されるのであれば、このバンクは、リフレッシュ動作の実行を可能にするためにシャットダウンされねばならない。バンクをシャットダウンすることは、実行されるあらゆるデータ動作が遅れ、システム性能に悪影響を与えることを意味する。
【００１０】
幾つかのスキームは、リフレッシュ動作の性能インパクトを低減するために使用可能である。そのようなスキームは、一般に、必要とされるものよりも高いリフレッシュレートを使用することを含むので、予め定めたリフレッシュ期間内に、より多くのメモリバンクをリフレッシュすることができる。より多くのメモリバンクをリフレッシュすることによって、リフレッシュのために動作中のメモリバンクをシャットダウンしなければならない機会が減る。しかしながら、より高いリフレッシュレートを用いることには欠点もある。例えば、リフレッシュレートの増加は、より電力が必要になることを意味する。これは、性能の低下をもたらす。また、より高いリフレッシュレートを使用することは、単に、リフレッシュが必要な場合に動作中のメモリバンクをシャットダウンする必要を必ずしも無くすとは限らない。それにも関わらず、いくつかの状況では、動作中のメモリバンクはシャットダウンされねばならない。これは、高いリフレッシュレートの使用から得られるあらゆる利益を打ち消す。
【００１１】
従って、揮発性メモリのために独立したバンクリフレッシュを提供する効率的な方法及びシステムを提供することが望まれる。
【発明の開示】
【００１２】
本出願は、２００４年５月２７日に出願された米国仮出願番号６０／５７５，３３３の優先権を主張する。本発明の１つの局面では、メモリシステムは、それぞれ複数の行を持つ複数のバンクを有する揮発性メモリと、自動リフレッシュモードで動作するように前記揮発性メモリに命令するように構成されたメモリコントローラとを含む。前記メモリコントローラは更に、前記揮発性メモリに目標バンクアドレスを提供するように構成され、前記揮発性メモリは、自動リフレッシュ動作を自動リフレッシュモードで実行するように構成され、自動リフレッシュ動作は、目標バンクアドレスによって識別された目標バンクについて行なわれる。ここでは、自動リフレッシュ動作が目標バンクについて実行されている間、目標バンク以外の複数のバンクにおける残りのバンクはメモリアクセスのために利用可能である。
【００１３】
本発明の別の局面では、メモリシステムは、揮発性メモリとメモリコントローラとを含んでいる。揮発性メモリは、バンクアドレスラッチと、複数のバンクと、それぞれが対応するバンクに関連付けられている複数のリフレッシュ行カウンタとを有し、目標行アドレスを格納するように構成されている。メモリコントローラは、自動リフレッシュモードで動作するように揮発性メモリに命令するように構成され、更に、バンクアドレスラッチに目標バンクアドレスをロードするように構成されている。揮発性メモリは、自動リフレッシュモードにおいて自動リフレッシュ動作を行うように構成され、自動リフレッシュ動作は、目標バンクに関連付けられたリフレッシュ行カウンタに格納された目標行アドレスを用いて、目標バンクアドレスによって識別される目標バンクについて実行される。
【００１４】
本発明の別の局面では、メモリシステムは、複数のバンクを有する揮発性メモリと、目標バンクアドレスを格納するラッチ手段と、個々の対応するバンクの目標行アドレスを保持するカウンタ手段と、揮発性メモリに対して、自動リフレッシュモードで動作し、目標バンクアドレスをラッチ手段へロードするように命令するコントローラ手段とを含む。ここで、揮発性メモリは、ラッチ手段から目標バンクアドレスを検索し、自動リフレッシュモードで自動リフレッシュ動作を実行するように構成され、自動リフレッシュ動作は、目標バンクの目標行アドレスを用いて、目標バンクアドレスによって識別される目標バンクについて実行される。
【００１５】
本発明の更なる局面では、複数のバンクを有する揮発性メモリのためにメモリリフレッシュを提供する方法は、複数のバンクの各々のための目標行アドレスを保持することであって、前記複数のバンクのための目標行アドレスは、互いに独立していることと、目標バンクアドレスをロードすることと、揮発性メモリを自動リフレッシュモードにし、目標バンクに対応する目標行アドレスを用いて、目標バンクアドレスによって識別される目標バンクについて自動リフレッシュ動作を実行するように命令することとを含む。
【００１６】
本発明の他の実施例も、本発明の様々な実施例が例示によって説明されている以下の詳細記述から、当該技術分野における熟練者に明らかに容易になることが理解される。理解されるように、本発明は、本発明の精神及び範囲から逸脱することなく、その他及び異なる実施例となることができ、また、その幾つかの詳細は、様々な別の局面での変形が可能である。従って、図面及び詳細記述は、本質における一例として見なされるべきであり、限定的されるものではない。
【発明を実施するための最良の形態】
【００１７】
本発明の局面は、添付図面において、一例として説明され、限定されるものではない。
【００１８】
添付図面に関連して以下に述べる詳細記載は、本発明の様々な実施例の記載として意図されており、本発明が実施される実施例のみを表すようには意図されていない。この詳細記載は、本発明の完全な理解を提供する目的で具体的な詳細を含んでいる。しかしながら、本発明は、これら具体的な詳細無しで実施されうることは、当該技術分野における熟練者に明白であろう。いくつかの実例では、本発明の概念を不明確にしないように、周知の構成及びコンポーネントが、ブロック図形式で示される。
【００１９】
メモリシステムの種々の実施例について記載する。１つの実施例では、独立したリフレッシュ方法が提供される。これは、リフレッシュ動作中、メモリ内のデータ利用度を高める。図１は、独立したリフレッシュ方法を実現するために使用することが可能な構成１００を示す。図１に示すように、独立したリフレッシュ方法は、揮発性メモリ１１０と、揮発性メモリを制御するように構成されたコントローラ１２０とで実現されうる。揮発性メモリ１１０は、例えばＤＲＡＭ（dynamic random access memory）、ＳＤＲＡＭ（シンクロナスＤＲＡＭ）、及びその他様々なタイプのＤＲＡＭ等でありうる。ここで提供される開示及び教示に基づいて、当該技術における通常の熟練者であれば、本開示を、リフレッシュ動作を必要とする別のタイプのメモリを用いてどのように実現するかを理解するだろう。１つの実装では、独立したリフレッシュ方法は、メモリコントローラ１２０及び揮発性メモリ１１０を制御する制御ロジック又はプロセッサによって達成されうる。この制御ロジック又はプロセッサは、独立したモジュールとして実装されるか、あるいは例えばメモリコントローラ１２０のような別のコンポーネントの一部として統合されうることが理解されるべきである。
【００２０】
図２は更に、指示されるリフレッシュ方法を実現するために使用することができる揮発性メモリ１１０の１つの実施例を示す。揮発性メモリ１１０は更に、バンクアドレスラッチ２００、リフレッシュトリガ２３０、多くのリフレッシュ行カウンタ２１０ａ〜ｄ、及び多くのバンク２２０ａ〜ｄを含む。
【００２１】
メモリコントローラ１２０（図１参照）は、揮発性メモリ１１０に対して、自動リフレッシュモードに入り、（例えば、バンク２２０ｂ〜ｄのような）他のバンクをアクセスのために利用可能に保ちながら、例えばバンク２２０ａのような揮発性メモリ１１０内の特定のバンクを自動リフレッシュモードに入るように命令することができる。自動リフレッシュサイクルを開始するために、メモリコントローラ１２０（図１参照）は、揮発性メモリ１１０へ自動リフレッシュコマンドを発行し、バンクアドレスラッチ２００にバンクアドレス２４０をロードする。バンクアドレス２４０は、リフレッシュのために目標とされるバンク２２０ａ〜ｄのうちの１つを識別するために使用される。バンクアドレス２４０もまた、リフレッシュされるバンクに関連した対応するリフレッシュ行カウンタを識別するために使用される。従って、バンクアドレスラッチ２００に格納されたバンクアドレスと、対応するリフレッシュ行カウンタに格納された目標行アドレスによって、特定のバンクにおける特定の行が、リフレッシュのために識別される。リフレッシュ動作が行なわれた後、リフレッシュされたバンクに関連付けられたリフレッシュ行カウンタが、（図示しない）制御ロジックによってインクリメントされる。メモリコントローラ１２０は、リフレッシュされる具体的なバンクを知っているので、他のバンクへのアクセスは、中断することなく継続することができる。これは、不必要な行閉／開シーケンスを回避することにより、メモリデータバス利用度を最大にし、電力消費を低減し、転送レイテンシを最小にする。
【００２２】
更に、バンク２２０ａ〜ｄは、それら自身のリフレッシュ行カウンタ２１０ａ〜ｄを持っているので、メモリカウンタ１２０は、具体的なバンクに対する独立したリフレッシュを記入する柔軟性を有している。言いかえれば、バンク２２０ａ〜ｄは、互いに独立してリフレッシュすることができる。例えば、１つのインスタンスでは、メモリコントローラ１２０は、バンク２２０ａを自動リフレッシュするために、揮発性メモリ１１０に対して自動リフレッシュコマンドを発行することができる。そして、バンク２２０ａ内の１つ又は複数の行は、バンク２２０ａに関連付けられたリフレッシュ行カウンタ２１０ａに格納された目標行アドレスから始まってリフレッシュされる。別のインスタンスでは、メモリコントローラ１２０は、異なるバンクであるバンク２２０ｃを自動リフレッシュするために、揮発性メモリ１１０に対して自動リフレッシュコマンドを発行する。その後、バンク２２０ｃ内の１つ又は複数の行が、バンクに２２０ｃに関連付けられたリフレッシュ行カウンタ２１０ｃに格納された目標行アドレスから始まってリフレッシュされる。リフレッシュ行カウンタ２１０ａ，２１０ｃそれぞれにおいて格納された目標行アドレスは、同じ又は異なることに注目されるべきである。
【００２３】
各バンクがそれぞれ独立してリフレッシュされることが可能になることによって、与えられたバンクが、自動リフレッシュコマンドを揮発性メモリ１１０に発行するためにアイドルである場合、メモリコントローラ１２０はその期間を利用することができる。これによって、予定前に、スケジュールに先立って、先行するリフレッシュが、アイドルなバンク上で実行されるようになる。結果的に、バンク２２０ａ〜ｄの利用度は高められる。なぜなら、スケジュールされたリフレッシュは、バンク２２０ａ〜ｄがアクティブである場合には、さほど頻繁には実行されないからである。一例において、バンク２２０ａが、長期間アイドルである場合、更なる先行するリフレッシュが、バンク２２０ａについて実行される。続いて、バンク２２０ａのためにスケジュールされたリフレッシュが、バンク２２０ａがアクティブである間、スキップされる。別の例では、バンク２２０ｂが、短期間アイドルである場合、メモリコントローラ１２０は、より少数の先行リフレッシュを開始することを選ぶかもしれない。
【００２４】
スケジュールに先んじてリフレッシュする能力を持つことによって、バンク２２０ａ〜ｄは、高データトラフィックの期間中、より効率的に動作することが可能となる。例えば、与えられたバンクが、スケジュールより進んだｎ個のリフレッシュであれば、メモリコントローラ１２０は、そのバンクに対してｎ個の規則的にスケジュールされたリフレッシュを発行するオーバヘッドを回避することができるが、その代りに、メモリアクセス動作を実行し続けることができる。これは、不必要な行閉／開シーケンスを回避することにより、メモリデータバス利用度を最大にし、電力消費を低減し、転送レイテンシを最小にする。
【００２５】
更に、メモリコントローラ１２０は、自己リフレッシュモードに入るように揮発性メモリ１１０に命令するかもしれない。自己リフレッシュモードに入る場合、揮発性メモリ１１０は、バンクアドレスラッチ２００内に格納された最も直近のバンクアドレスで始める。最も直近のバンクアドレスは、一般に、最新の自動リフレッシュ動作で使用されるバンクアドレスである。バンクアドレスラッチ２００に現在格納されているバンクアドレスを使用することによって、揮発性メモリ１１０は、最後の自動リフレッシュ動作の後、メモリコントローラ１２０が終わったところで再開することができる。
【００２６】
各自己リフレッシュ動作中、リフレッシュされる目標バンクは、バンクアドレスラッチ２００内に現在格納されているバンクアドレスによって識別される。リフレッシュされることになっている目標バンクの具体的な行は、目標バンクに関連付けられたフレッシュ行カウンタに現在格納されている目標行アドレスによって更に識別される。従って、リフレッシュ動作は、目標バンクにおける具体的な行について実行することができる。
【００２７】
更に、各自己リフレッシュ動作中、バンクアドレスラッチ２００は、リフレッシュトリガ２３０によってインクリメントされる。バンクアドレスラッチ２００をインクリメントすることによって、バンクアドレスは、リフレッシュされるべき次の目標バンクを識別するために更新される。更に、丁度リフレッシュされたバンクに関連したリフレッシュ行カウンタが、そのバンクのための更新された目標行アドレスを与えるために（図示しない）制御ロジックによってインクリメントされ、更新された目標行アドレスは、そのバンクがリフレッシュされるべき次の回に使用されるであろう。
【００２８】
その後、次の自己リフレッシュ動作は、バンクアドレスラッチ２００内の更新されたバンクアドレスと、更新されたバンクアドレスによって識別されるバンクに関連付けられた対応するリフレッシュ行カウンタとを用いて実行される。
【００２９】
その結果、揮発性メモリ１１０が自己リフレッシュモードに入る場合、バンク２２０ａ〜ｄは、それらの対応するリフレッシュ行カウンタ２１０ａ〜ｄを用いて循環する。
【００３０】
あるいは、揮発性メモリ１１０が自己リフレッシュモードに入る場合、全てのバンク２２０ａ〜ｄは、対応するリフレッシュカウンタ２１０ａ〜ｄ内にそれぞれ格納された目標行アドレスを用いて同時にリフレッシュすることができる。全てのバンク２２０ａ〜ｄの同時リフレッシュ、及びリフレッシュ行カウンタ２１０ａ〜ｄの関連動作は、（図示しない）制御ロジックによって達成される。本明細書によって提示された開示及び教示に基づいて、当該技術における通常の熟練者であれば、本開示で開示された概念に従って、どのようにして同時リフレッシュを達成するのかを理解するであろう。
【００３１】
ここで開示された実施例に関連して記述された方法やアルゴリズムは、制御ロジック、プログラミング命令、又はその他の命令の形態で、ハードウェアや、プロセッサによって実行されるソフトウェアモジュールや、これらの組み合わせによって直接的に具現化される。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、あるいは当該技術分野で知られているその他の型式の記憶媒体に収納されうる。記憶媒体は、プロセッサがそこから情報を読み取り、またそこに情報を書き込むことができるようにプロセッサに結合される。または、記憶媒体はプロセッサに統合されうる。
【００３２】
開示された実施例における上述の記載は、当該技術分野におけるいかなる人であっても、本発明の活用または使用を可能とするように提供される。これらの実施例への様々な変形例もまた、当該技術分野における熟練者に対しては明らかであって、ここで定義された一般的な原理は、本発明の主旨または範囲を逸脱せずに他の実施例にも適用されうる。このように、本発明は、ここで示された実施例に制限されるものではなく、特許請求の範囲に一致した全範囲に相当するものを意図している。特許請求の範囲では、単数形の要素に対する参照は、具体的に述べられていないのであれば、「１つ及び１つのみ」ではなく、「１つ又は複数の」を意味するように意図されている。本開示の全体にわたって記載され、当該技術における通常の熟練者に知られているか、あるいは後に知られるようになる様々な実施例の要素への構造的及び機能的な全ての等価物は、参照によって本明細書に明らかに組み込まれ、特許請求の範囲によって包含されるように意図される。更に、本明細書に記載された何れも、特許請求の範囲で明示的に記載されているかに関わらず、公衆に放棄されるように意図されていない。特許請求の範囲の要素が、用語"means for"、又は方法特許の場合には、用語 "step for"を用いて明確に記載されていないのであれば、どの要素も３５  Ｕ．Ｓ．Ｃ  １１２条、第６パラグラフのもとで解釈されるものではない。
【図面の簡単な説明】
【００３３】
【図１】図１は、本開示に従った独立したリフレッシュ方法を実現するために使用することができる構成を例示する簡略ブロック図である。
【図２】図２は、本開示に従った独立したリフレッシュ方法を実現するために使用することができる揮発性メモリを例示する簡略ブロック図である。
【図１】
2008500644.tif 000003
【図２】
2008500644.tif 000004
【国際調査報告】
2008500644.tif 000005
2008500644.tif 000006