【事件の表示】
　特許第２９１３８７６号「固体撮像装置」の特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第２９１３８７６号の特許を維持する。
【理　由】
（１）手続の経緯
　特許第２９１３８７６号の請求項１に係る発明についての出願は、平成３年３月８日に特許出願され、平成１１年４月１６日にその発明について特許の設定登録がなされ、その後、その特許について、異議申立人坂本陽より特許異議の申立がなされ、取消理由通知がなされ、その指定期間内である平成１２年７月２５日に訂正請求がなされたものである。
　
（２）訂正の適否についての判断
ア．訂正明細書の請求項１に係る発明
　訂正明細書の請求項１に係る発明は、その特許請求の範囲の請求項１に記載された次の事項により特定されるとおりのものである。
「２次元配列された複数画素の各画素毎に、光電変換された信号電荷を増幅して垂直信号線に出力する増幅用トランジスタを有し、各垂直信号線の夫々には複数の画素が接続されるとともに、該各垂直線の一端には水平信号線が接続され、前記複数の画素が接続された領域よりも前記水平信号線側に負荷用トランジスタが接続された構成の固体撮像装置において、
　前記負荷用トランジスタは、定電流特性の良好な領域で動作する第１のＦＥＴと、リニア領域で動作する第２のＦＥＴとを有し、前記第１のＦＥＴと前記第２のＦＥＴとが該第１のＦＥＴが前記垂直信号線側となるように互いに直列接続されてなる
　ことを特徴とする固体撮像装置。」
　
イ．訂正の目的の適否、新規事項の有無及び拡張・変更の存否
　特許権者が求めている訂正の内容は以下のａ、ｂのとおりである。
ａ．請求項１を訂正明細書のとおり訂正する。
ｂ．発明の詳細な説明の記載の【０００８】【００２０】、及び図面の簡単な説明の【符号の説明】を訂正明細書のとおり訂正する。
　上記訂正ａは、特許請求の範囲の減縮に該当し、新規事項の追加に該当せず、実質的に特許請求の範囲を拡張又は変更するものではない。
　また、上記訂正ｂは、明瞭でない記載の釈明及び誤記の訂正を目的とする訂正であって、新規事項の追加に該当せず、また、実質上特許請求の範囲を拡張し、又は変更するものでもない。
　
ウ．独立特許要件の判断
取消理由１）２９条第２項について
　訂正明細書の請求項１に係る発明（以下、「本件発明」という。）に対して、当審が通知した取消理由で引用した刊行物１（特開昭６３−１６１７８１号公報、異議の証拠の甲第１号証）の第１図及び第３頁右下欄第４行目〜第１５行目には、各画素にフォトダイオードを配列し、各フォトダイオードにおいて光励起された電荷に基づいて映像信号を出力する固体撮像装置において、容量素子Ｃ１の陽極がセンス増幅回路Ａ１を構成するトランジスタＦＴ４のゲートに接続され、そのトランジスタＦＴ４のドレインには電圧Ｖｒｅｆが印加され、そのソースが負荷抵抗を構成するトランジスタＦＴ６のドレインに接続され、トランジスタＦＴ６のソースがトランジスタＦＴ７のドレインに接続され、トランジスタＦＴ７のソースが接地された構成の固体撮像素子が記載されおり、また、第５頁右下欄第１５行〜第１７行には、「トランジスタＦＴ６とトランジスタＦＴ７の接続はアーリー効果を低減させるためである。」と記載されている。
　同刊行物２（特開平１−１５４６７８号公報、異議の証拠の甲第２号証）の第１図には、増幅用トランジスタを有した画素が２次元に配列された固体撮像素子が記載されている。
　同刊行物３（特開昭５５−１４７８１４号公報、異議の証拠の甲第３号証）の第１図及び第２図には、低出力インピーダンス回路が記載されている。
　同刊行物４（半導体回路設計技術・玉井監修、２４０−２４１頁、３０２−３０３頁、異議の証拠の甲第４号証）には、カレントミラー回路及びアーリー効果について記載されている。
　同刊行物５（電子回路、吉田祐一著、２７８頁、異議の証拠の甲第５号証）には、定電流源をもったソースホロアが記載されている。
　
（対比・判断）
　本願発明と上記刊行物１に記載の発明を対比すると、本願発明を特定する事項である、「各垂直信号線の夫々には複数の画素が接続されるとともに、該各垂直線の一端には水平信号線が接続され、前記複数の画素が接続された領域よりも前記水平信号線側に負荷用トランジスタが接続された構成」（以下、「相違点１」という。）及び「負荷用トランジスタは、定電流特性の良好な領域で動作する第１のＦＥＴと、リニア領域で動作する第２のＦＥＴとを有し、前記第１のＦＥＴと前記第２のＦＥＴとが該第１のＦＥＴが前記垂直信号線側となるように互いに直列接続されてなる」点（以下、相違点２という。）が記載されておらず、刊行物１に記載された発明と刊行物２〜５を組み合わせても上記相違点１、２が当業者が容易に想到できたことであるとすることはできない。そして、上記相違点１、２により本件発明は、特許公報第６欄第３８行〜第４２行に記載されたとおり「垂直信号線の抵抗値の大小にかかわらず常に同じ電圧が画素にかかることになり、画素間でゲイン変化は生じないため、垂直信号線をより細線化でき、これに伴い開口率をより向上できる」という顕著な効果を奏するものであり、本件発明が上記刊行物１〜５に記載のものから当業者が容易に発明をすることができたものではない。
　
取消理由２）３６条について
ａ．特許公報の段落５、６、９、１８、２１が不明であり、要するに、何故　定電流源として機能する第１のＦＥＴとリニア領域で動作する第２のＦＥＴとを直列に接続することによってＶｔｈムラに強くなるか、また、何故 この組み合わせにより負荷用ＭＯＳトランジスタに近い画素と遠い画素に同じ電圧がかかるかの理由が明らかでない旨の取消理由については、特許異議意見書第６頁第２行〜最下行の記載、特許公報段落１６の記載、及び段落６と１８に記載された式により解消した。
ｂ．異議申立書第９頁下から第７行〜第１０頁第１２行を引用した取消理由は、訂正請求書及び特許異議意見書第７頁第１行〜第９行の記載により解消した。
　
　したがって、本件発明は特許出願の際独立して特許を受けることができるものである。
　
エ．むすび
　以上のとおりであるから、上記訂正は、特許法等の一部を改正する法律（平成６年法律第１１６号。以下、「平成６年改正法」という。）付則第６条第１項の規定によりなお従前の例によるとされる、平成１１年改正前の特許法第１２０条の４第３項において準用する平成６年改正法による改正前の特許法（平成５年改正法）第１２６条第１項ただし書き、第２項及び第３項の規定に適合するので、当該訂正を認める。
　
（３）特許異議申立についての判断
ア．本件発明
　本件請求項１に係る発明は、その特許請求の範囲の請求項１に記載された次の事項により特定されるとおりのものである。
「２次元配列された複数画素の各画素毎に、光電変換された信号電荷を増幅して垂直信号線に出力する増幅用トランジスタを有し、各垂直信号線の夫々には複数の画素が接続されるとともに、該各垂直線の一端には水平信号線が接続され、前記複数の画素が接続された領域よりも前記水平信号線側に負荷用トランジスタが接続された構成の固体撮像装置において、
　前記負荷用トランジスタは、定電流特性の良好な領域で動作する第１のＦＥＴと、リニア領域で動作する第２のＦＥＴとを有し、前記第１のＦＥＴと前記第２のＦＥＴとが該第１のＦＥＴが前記垂直信号線側となるように互いに直列接続されてなる
　ことを特徴とする固体撮像装置。」
　
イ．申立の理由の概要
　異議申立人坂本陽は、請求項１に係る発明は、甲１号証〜甲５号証に基づいて、当業者が容易に発明できたものであり、特許法第２９条第２項の規定により、特許を受けることができないものであるから、特許を取り消すべきである旨主張している。
　また、異議申立人坂本陽は、請求項１に係る発明は特許法第３６条第５項第１号、第２号及び第６号に規定する要件を満たしていない旨主張している。
　
ウ．判断
　本件発明は、上記（２）ウ　取消理由１）２９条第２項について、で示したように、取消理由通知で示した刊行物に記載された発明から容易に発明をすることができたものとすることはできない。
　また、上記（２）ウ　取消理由２）３６条について、ｂ．で示したように特許法第３６条第５項第１号、第２号及び第６号に規定する要件を満たしている。
　
エ．むすび
　以上のとおりであるから、特許異議の申立の理由及び証拠によっては、本件発明についての特許を取り消すことはできない。
　また、他に本件発明についての特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１２年９月５日（２０００．９．５）
【訂正の要旨】
（３）訂正事項
　ａ．平成１０年１０月１９日提出の本件請求人に係る補正書により補正された特許請求の範囲の請求項１に係る記載
「イ）２次元配列された複数画素の各画素毎に、光電変換された信号電荷を増幅して垂直信号線に出力する増幅用トランジスタを有し、
　ロ）各垂直信号線には負荷用トランジスタが接続された構成の固体撮像装置において、
　ハ）前記負荷用トランジスタは、定電流特性の良好な領域で動作する第１のＦＥＴと、リニア領域で動作する第２のＦＥＴとを有し、
　ニ）前記第１のＦＥＴと前記第２のＦＥＴとが互いに直列接続されてなることを特徴とする固体撮像装置。」
を、
「イ）２次元配列された複数画素の各画素毎に、光電変換された信号電荷を増幅して垂直信号線に出力する増幅用トランジスタを有し、
　ロ′）各垂直信号線の
夫々
複数の画素が接続されるとともに、該各垂直信号線の一端には水平信号線が接続され、前記複数の画素が接続された領域よりも前記水平信号線側に
　ハ）前記負荷用トランジスタは、定電流特性の良好な領域で動作する第１のＦＥＴと、リニア領域で動作する第２のＦＥＴとを有し、
　ニ′）前記第１のＦＥＴと前記第２のＦＥＴとが
該第１のＦＥＴが前記垂直信号線側となるように
と訂正する。
　これに伴い、特許請求の範囲の記載と発明の詳細な説明の記載との整合をとるため、明細書の段落番号【０００８】
「上記の目的を達成するために、本発明は、２次元配列された複数画素の各画素毎に、光電変換された信号電荷を増幅して垂直信号線に出力する増幅用トランジスタを有し、各垂直信号線には負荷用トランジスタが接続された構成の固体撮像装置において、定電流特性の良好な領域で動作する第１のＦＥＴと、リニア領域で動作する第２のＦＥＴとを有し、これら第１，第２のＦＥＴが互いに直列接続された構成となっている。」
を、明りょうでない記載の釈明を目的として、
「上記の目的を達成するために、本発明は、２次元配列された複数画素の各画素毎に、光電変換された信号電荷を増幅して垂直信号線に出力する増幅用トランジスタを有し、各垂直信号線
夫々
複数の画素が接続されるとともに、該各垂直信号線の一端には水平信号線が接続され、複数の画素が接続された領域よりも水平信号線側に
第１のＦＥＴが垂直信号線側となるように
と訂正する。
　ｂ．明細書の段落番号【００２０】
「これにより、例えば、偶数ラインの画素出力がコンデンサＣ１に、奇数ラインの画素出力がコンデンサＣ２にそれぞれホールドされることになる。コンデンサＣ１，Ｃ２のホールド出力は、バッファアンプ１６−１，１６−２を経た後、水平ゲートスイッチ１７−１，１７−２によるスイッチングによって水平信号線１８−１，１８−２に導出される。水平ゲートスイッチ１６−１，１６−２のスイッチング制御は、水平走査回路１９から出力される水平シフトパルスΦＨによって行われる。」を、誤記の訂正を目的として、
「これにより、例えば、偶数ラインの画素出力がコンデンサＣ１に、奇数ラインの画素出力がコンデンサＣ２にそれぞれホールドされることになる。コンデンサＣ１，Ｃ２のホールド出力は、バッファアンプ１６−１，１６−２を経た後、水平ゲートスイッチ１７−１，１７−２によるスイッチングによって水平信号線１８−１，１８−２に導出される。水平ゲートスイッチ
１７
１７
と訂正する。
　ｃ．明細書の【符号の説明】
「３…リセット用ＭＯＳ−ＦＥＴ、４…増幅用ＭＯＳ−ＦＥＴ、５…ＦＤＡ（フローティング・ディフュージョン・アンプ）、１０…負荷用ＭＯＳトランジスタ、１０ａ…定電流特性を有するＭＯＳ−ＦＥＴ、１０ｂ…負帰還により抵抗作用をなすＭＯＳ−ＦＥＴ、１２…クランプスイッチ、１５…ＣＤＳ（相関二重サンプルホールド）回路」
を、誤記の訂正を目的として、
「３…リセット用ＭＯＳ−ＦＥＴ、４…増幅用ＭＯＳ−ＦＥＴ、５…ＦＤＡ（フローティング・ディフュージョン・アンプ）、１０…負荷用ＭＯＳトランジスタ、１０ａ…定電流特性を有するＭＯＳ−ＦＥＴ、１０ｂ…負帰還により抵抗作用をなすＭＯＳ−ＦＥＴ、１２…クランプスイッチ、１５…ＣＤＳ（相関二重
サンプリング
と訂正する。
（５４）【発明の名称】
固体撮像装置
（５７）【特許請求の範囲】
　　【請求項１】　２次元配列された複数画素の各画素毎に、光電変換された信号電荷を増幅して垂直信号線に出力する増幅用トランジスタを有し、各垂直信号線の
夫々
複数の画素が接続されるとともに、該各垂直信号線の一端には水平信号線が接続され、前記複数の画素が接続された領域よりも前記水平信号線側に
　前記負荷用トランジスタは、定電流特性の良好な領域で動作する第１のＦＥＴと、リニア領域で動作する第２のＦＥＴとを有し、前記第１のＦＥＴと前記第２のＦＥＴとが
該第１のＦＥＴが前記垂直信号線側となるように
　ことを特徴とする固体撮像装置。
【発明の詳細な説明】
　　　【０００１】
　　【産業上の利用分野】
　本発明は、固体撮像装置に関し、特に各画素毎に増幅素子を有する増幅型固体撮像装置に関する。
　　　【０００２】
　　【従来の技術】
　固体撮像装置のうち、ＣＣＤ（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　Ｄｅｖｉｃｅ）型固体撮像装置では、各画素の光電変換部に入射光に応じて蓄積された信号電荷を、ＣＣＤを用いて電荷のまま出力部に転送する構成となっているが、ＣＣＤによる電荷転送中に雑音成分が混入することにより、Ｓ／Ｎが劣化し易いという不具合があった。
　　　【０００３】
　かかる不具合を解消すべくなされた固体撮像装置として、入射光に応じて信号電荷を蓄積する光電変換部と、この光電変換部に蓄積された信号電荷を増幅して垂直信号線に出力する増幅用ＭＯＳトランジスタと、この増幅用ＭＯＳトランジスタの入力をリセットするリセット手段とを有するフォトセンサ部を、２次元配列された複数画素の各画素毎に設けた構成の増幅型固体撮像装置が知られている（例えば、特開平１−１５４６７８号公報参照）。この増幅型固体撮像装置においては、通常、各画素毎に増幅用ＭＯＳトランジスタを持つ他、各垂直信号線に１個の負荷用ＭＯＳトランジスタが接続された構成となっている。
　　　【０００４】
　　【発明が解決しようとする課題】
　ところで、垂直信号線は、アルミニウム線等によってパターン配線されることになるが、開口率を高めるためにはできるだけ細い方が良い。しかし、垂直信号線があまり細すぎると、垂直信号線に電流が流れたとき、垂直信号線内で電圧降下が起き、負荷用ＭＯＳトランジスタに近い画素と遠い画素で、同じ出力電圧でも電圧差が生じることになる。
　　　【０００５】
　例えば、幅が０．８μｍ、厚さが０．４μｍ、画素領域の全長が４ｍｍのアルミニウム線の両端では、線抵抗Ｒが４５０Ω程度になる。このとき、負荷用ＭＯＳトランジスタの定電流特性が良いと、画素にかかる電圧は負荷用ＭＯＳトランジスタの定電流源でコントロールされるから、垂直信号線の抵抗値の大小にかかわらず常に同じ電圧が画素にかかることになるため、画素間でゲイン変化は生じなくなる。
　　　【０００６】
　負荷用ＭＯＳトランジスタの定電流特性を良くするには、負荷用ＭＯＳトランジスタのチャネル長Ｌを長くし、ゲート電圧をＶｇ、スレッショルド電圧（閾値電圧）をＶｔｈとした場合、Ｖｇ−Ｖｔｈを小さくすれば良い。このとき、電流ＩＬは、電子の移動度をμｎ、酸化膜の単位面積当りの容量をＣＯＸ、ソース電圧をＶｓとすると、
　ＩＬ＝１／２μｎＣＯＸ（Ｖｇ−Ｖｔｈ−Ｖｓ）２
で表される。そして、この電流ＩＬは、Ｖｓ＝０で（Ｖｇ−Ｖｔｈ）が小さいと、スレッショルド電圧Ｖｔｈのバラツキ（以下、Ｖｔｈムラと称する）が２乗されることによって大きくなるという問題がある。
　　　【０００７】
　そこで、本発明は、垂直信号線に接続される負荷用ＭＯＳトランジスタのＶｔｈムラを低減し、垂直信号線の微細化に伴う開口率の向上を可能とした固体撮像装置を提供することを目的とする。
　　　【０００８】
　　【課題を解決するための手段】
　上記の目的を達成するために、本発明は、２次元配列された複数画素の各画素毎に、光電変換された信号電荷を増幅して垂直信号線に出力する増幅用トランジスタを有し、各垂直信号線
夫々
複数の画素が接続されるとともに、該各垂直信号線の一端には水平信号線が接続され、複数の画素が接続された領域よりも水平信号線側に
第１のＦＥＴが垂直信号線側となるように
　　　【０００９】
　　【作用】
　本発明による固体撮像装置において、第１のＦＥＴは定電流特性の良好な領域で動作することから、定電流源として機能し、負荷用トランジスタに対して定電流特性を持たせる。一方、第２のＦＥＴはリニア領域で動作することから、定電流源として機能する第１のＦＥＴと直列に接続されることで、負帰還による抵抗作用をなす。これにより、第１のＦＥＴにＶｔｈムラがあったとしても、第２のＦＥＴの負帰還による抵抗作用によってどの垂直信号線にも一定の電流ＩＬを流すことができる。
　　　【００１０】
　このように、負荷用トランジスタとして定電流特性に優れ、かつＶｔｈムラに強いものを用いることで、垂直信号線の抵抗値の大小にかかわらず常に同じ電圧が画素にかかることになるため、画素間でゲイン変化は生じない。その結果、垂直信号線をより細線化でき、これに伴って開口率をより向上できる。
　　　【００１１】
　　【実施例】
　以下、本発明の実施例を図面に基づいて詳細に説明する。
　図１は、本発明による固体撮像装置の一実施例の要部を示す回路図である。この図では、説明の都合上、水平及び垂直方向においてマトリクス状に２次元配列された複数画素のうち、隣り合うｎ番目及びｎ＋１番目の２ラインの各１画素のみの回路構成を示しているが、残りの画素も全て同じ回路構成となっているものとする。
　　　【００１２】
　図１において、各画素に光が入射すると、その入射光に応じた信号電荷がストレージ（ＳＴ）１に蓄えられる。このストレージ１及びその出力ゲート（ＯＧ）スイッチ２により１ビットのＣＣＤが構成されている。また、このＣＣＤと同一チップ上にリセット用ＭＯＳ−ＦＥＴ３とソースホロワの増幅用ＭＯＳ−ＦＥＴ４が作られ、増幅用ＭＯＳ−ＦＥＴ４のゲートがＦＤ（Ｆｌｏａｔｉｎｇ　Ｄｉｆｆｕｓｉｏｎ）に接続されてフローティング・ディフュージョン・アンプ（ＦＤＡ）５を構成している。
　　　【００１３】
　このフローティング・ディフュージョン・アンプ５において、出力ゲートスイッチ２のゲート電極が出力ゲート（ＯＧ）信号線６に接続され、またリセット用ＭＯＳ−ＦＥＴ３のゲート電極がリセットゲート（ＲＧ）信号線７ａに、リセット電極がリセットドレイン（ＲＤ）信号線７ｂにそれぞれ接続されている。そして、垂直走査回路８から、出力ゲートスイッチ２のゲート電極に出力ゲートパルスφＯＧが、またリセット用ＭＯＳ−ＦＥＴ３のゲート電極にリセットゲートパルスφＲＧが、ドレイン電極にリセットドレインパルスφＲＤがそれぞれ印加されることによって水平ラインの選択を行うように構成されている。
　　　【００１４】
　また、増幅用ＭＯＳ−ＦＥＴ４のドレイン電極には電源電圧ＶＤＤが印加され、そのソース電極が出力端ＶＯＵＴとして垂直信号線９に接続されている。そして、１の水平ラインが選択されると、その選択された水平ラインの全画素の信号電荷が増幅用ＭＯＳ−ＦＥＴ４によって増幅されて垂直信号線９に出力される。
　　　【００１５】
　垂直信号線９には、負荷用ＭＯＳトランジスタ１０及びＰ型ＭＯＳ−ＦＥＴからなる転送ゲートスイッチ１１が接続されており、この垂直信号線９に出力された各画素の増幅出力はノイズ除去用コンデンサＣ０に蓄えられる。このコンデンサＣ０の出力端にはクランプスイッチ１２が接続されており、クランプスイッチ１２がそのゲート電極にクランプパルスφＣＰＬが印加されることによってオン状態となることにより、コンデンサＣ０の出力端の電位がクランプパルスφＣＰＬにクランプされる。このノイズ除去用コンデンサＣ０及びクランプスイッチ１２により、増幅用ＭＯＳ−ＦＥＴ４のソース出力に含まれるリセット雑音等の雑音を低減するためのＣＤＳ（相関二重サンプリング）回路１５が構成されている。
　　　【００１６】
　負荷用ＭＯＳトランジスタ１０は、垂直信号線９と接地間に互いに直列接続されたＭＯＳ−ＦＥＴ１０ａ及びＭＯＳ−ＦＥＴ１０ｂによって構成されている。ところで、画素の増幅用ＭＯＳ−ＦＥＴ４を正常に動作させるためには、一定の電流（従来と同じ電流）を流すことが前提となる。この前提のもとに、ＭＯＳ−ＦＥＴ１０ａについては、チャネル幅Ｗとチャネル長しとの比Ｗ／Ｌを大きく設定する。例えば、チャネル幅Ｗを大きく設定することで、ＭＯＳ−ＦＥＴ１０ａには電流が多く流れやすくなり、低いゲート電圧Ｖｇでも多くの電流が流れることになる。このとき、（Ｖｇ−Ｖｔｈ）を小さく設定することで、ＭＯＳ−ＦＥＴ１０ａは、図２に実線Ａで示すように、定電流特性の良好な領域で動作することになる。
　　　【００１７】
　一方、ＭＯＳ−ＦＥＴ１０ｂについては、Ｗ／Ｌを小さく設定する。例えば、チャネル幅Ｗを小さく設定することで、ＭＯＳ−ＦＥＴ１０ｂには電流が流れにくくなる。この状態では、ゲート電圧Ｖｇを非常に高くして使用することになり、（Ｖｇ−Ｖｔｈ）を大きく設定することで、ＭＯＳ−ＦＥＴ１０ｂは、図２に一点鎖線Ｂで示すように、リニア領域で動作することになる。
　　　【００１８】
　このＭＯＳ−ＦＥＴ１０ｂにおいて、ドレイン電圧をＶＤとすると、その電流Ｉは、
　Ｉ＝μｎＣＯＸ（Ｗ／Ｌ）（Ｖｇ−Ｖｔｈ）ＶＤ
で決まることになり、ＭＯＳ−ＦＥＴ１０ｂは負帰還による抵抗作用をなすことになる。このＭＯＳ−ＦＥＴ１０ｂで主として電流が決まるようにパラメータを設定する。ここで、Ｖｇ≫Ｖｔｈとすると、Ｖｔｈムラに対して強いものとなる。
　　　【００１９】
　ノイズ除去用コンデンサＣ０の出力は、バッファアンプ１３を経た後切替えスイッチ１４によってサンプル／ホールド用コンデンサＣ１，Ｃ２に択一的に供給され、これらコンデンサＣ１，Ｃ２によってサンプル／ホールドされる。切替えスイッチ１４の切替え制御は、水平ブランキング期間において発生されるサンプル／ホールドパルスφＳＨによって１ライン毎に行われる。
　　　【００２０】
　これにより、例えば、偶数ラインの画素出力がコンデンサＣ１に、奇数ラインの画素出力がコンデンサＣ２にそれぞれホールドされることになる。コンデンサＣ１，Ｃ２のホールド出力は、バッファアンプ１６−１，１６−２を経た後、水平ゲートスイッチ１７−１，１７−２によるスイッチングによって水平信号線１８−１，１８−２に導出される。水平ゲートスイッチ
１７
１７
　　　【００２１】
　上述したように、各垂直信号線９に接続される負荷用ＭＯＳトランジスタ１０を、定電流特性の良好な領域で動作するＭＯＳ−ＦＥＴ１０ａと、リニア領域で動作するＭＯＳ−ＦＥＴ１０ｂとを直列接続して構成したことにより、負荷用ＭＯＳトランジスタ１０に対して定電流特性を持たせることができ、ＭＯＳ−ＦＥＴ１０ａにＶｔｈムラがあったとしても、ＭＯＳ−ＦＥＴ１０ｂの負帰還による抵抗作用によってどの垂直信号線９にも一定の電流を流すように動作する。
　　　【００２２】
　このように、負荷用ＭＯＳトランジスタ１０の定電流特性を良くし、かつＶｔｈムラに対して強いものとすることにより、垂直信号線９の抵抗値の大小にかかわらず常に同じ電圧が画素にかかることになるため、画素間でゲイン変化は生じない。その結果、垂直信号線９のより細線化が可能となり、これに伴い開口率をより向上できることになる。
　　　【００２３】
　なお、本発明は、上記実施例の回路構成への適用に限定されるものではなく、各垂直信号線９に接続された負荷用ＭＯＳトランジスタ１０を有する増幅型固体撮像装置全般に適用し得るものである。
　　　【００２４】
　　【発明の効果】
　以上説明したように、本発明によれば、増幅型固体撮像装置において、各垂直信号線に接続される負荷用トランジスタを、定電流特性の良好な領域で動作する第１のＦＥＴと、リニア領域で動作する第２のＦＥＴとを直列接続した構成としたことにより、負荷用トランジスタとして定電流特性に優れ、かつＶｔｈムラに対して強いものを使用することができる。これにより、垂直信号線の抵抗値の大小にかかわらず常に同じ電圧が画素にかかることになり、画素間でゲイン変化は生じないため、垂直信号線をより細線化でき、これに伴い開口率をより向上できる効果がある。
【図面の簡単な説明】
　　【図１】
　本発明による固体撮像装置の一実施例の要部を示す回路図である。
　　【図２】
　ＭＯＳトランジスタの定電流特性図である。
　　【符号の説明】
　３…リセット用ＭＯＳ−ＦＥＴ、４…増幅用ＭＯＳ−ＦＥＴ、５…ＦＤＡ（フローティング・ディフュージョン・アンプ）、１０…負荷用ＭＯＳトランジスタ、１０ａ…定電流特性を有するＭＯＳ−ＦＥＴ、１０ｂ…負帰還により抵抗作用をなすＭＯＳ−ＦＥＴ、１２…クランプスイッチ、１５…ＣＤＳ（相関二重
サンプリング