【事件の表示】
　特許第２８６０６４６号「半導体パッケージ及び製造方法」の請求項１〜８に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第２８６０６４６号の請求項１、５に係る特許を維持する。
【理　由】
［１］手続の経緯
　特許第２８６０６４６号（平成８年１２月１７日出願、平成１０年１２月１１日設定登録）は、異議申立人吉川喜一郎より特許異議の申立てがなされ、取消理由を通知し、その指定期間内である平成１２年１０月１８日に訂正請求がなされたものである。
　
［２］訂正の適否についての判断
（１）訂正事項
（１−１）訂正後の請求項１について
　訂正前の請求項１、２を合わせて、「【請求項１】電子回路が集積されており、この電子回路の信号を外部に引き出すためのボンドパッド（ＢｏｎｄＰａｄ）が上面外周側に配列、形成された半導体チップと、上面外周側に配列されたボンドフィンガー領域と上面中央部に複数列に配列されたソルダーボールランドを有する導電体回路パターンが形成された第１非伝導性フィルムと、前記ボンドフィンガー領域とソルダーボールランドをオープンするよう前記導電体回路パターンをラミネーションする第２非伝導性フィルムから形成されて、前記半導体チップ上面のボンドパッドを除外した領域に接着手段により付着された多層フィルムと、前記半導体チップのボンドパッドと前記導電性回路パターン間に信号を伝達するために、前記ボンドパッドと前記第２非伝導性フィルムにオープンされたボンドフィンガー領域の回路パターン間とに連結されたワイヤ一と、前記ワイヤ一がボンディングされた領域を外部の酸化及び腐蝕から保護するために、外側面が前記半導体チップの外周縁と一致し内側面が前記第２非伝導性フィルムの内側面と接するように封止する封止材と、前記ワイヤ一により前記導電体回路パターンに伝達された半導体チップの信号を外部に引き出すために前記第２非伝導性フィルムにオープンされたソルダボールランドから前記導電性回路パターンに融着されるソルダボールとからなることを特徴とする半導体パッケージ。」
と訂正する。
　
（１−２）訂正後の請求項５について
　訂正後の請求項２及び４（訂正前の請求項９及び１１に対応する。）を引用するとともに訂正前の請求項１、３を合わせて、「【請求項５】請求項２及び４に記載される製造方法により製造される半導体パッケージであって、電子回路が集積されており、この電子回路の信号を外部に引き出すためのボンドパッド（ＢｏｎｄＰａｄ）が上面中央部に配列形成された半導体チップと、ボンドフィンガー領域と上面両側に複数列に配列されたソルダーボールランドを有する導電体回路パターンが形成された第１非伝導性フィルムと、前記ボンドフィンガー領域とソルダーボールランドをオープンするよう前記導電体回路パターンをラミネーションする第２非伝導性フィルムから形成されて、前記半導体チップ上面のボンドパッドを除外した領域に接着手段により付着された多層フィルムと、前記半導体チップのボンドパッドと前記導電性回路パターン間に信号を伝達するために、前記ボンドパッドと前記第２非伝導性フィルムにオープンされたボンドフィンガー領域の回路パターン間とに連結されたワイヤ一と、前記ワイヤ一がボンディングされた領域を外部の酸化及び腐蝕から保護するために、別途のダム構造なく、外側面が前記第２非伝導性フィルムの内側面と接するように封止する封止材と、前記ワイヤ一により前記導電体回路パターンに伝達された半導体チップの信号を外部に引き出すために前記第２非伝導性フィルムにオープンされたソルダボールランドから前記導電性回路パターンに融着されるソルダボールとからなることを特徴とする半導体パッケージ。」
と訂正する。
　
（１−３）訂正前の請求項４〜８を削除する。
　
（１−４）訂正前の請求項９〜１１及び請求項１２〜１８についての請求項の番号を、請求項２〜４及び請求項６〜１２に訂正する。
　
（１−５）明細書の段落【０００９】の【課題を解決するための手段】を、　「前記目的を達成するために本発明においては、電子回路が集積されており．この電子回路の信号を外部に引き出すためのボンドパッド（ＢｏｎｄＰａｄ）が形成された半導体チップと、導電体回路パターンが形成された第１非伝導性フィルムと、前記導電体回路パターンをラミネーションする第２非伝導性フィルムから形成されて、前記半導体チップ上面のボンドパッドを除外した領域に接着手段により付着された多層フィルムと、前記半導体チップのボンドパッドと前記導電性回路パターン間に信号を伝達するために、前記ボンドパッドと前記第２非伝導性フィルムにオープンされたボンドフィンガー領域の回路パターン間とに連結されたワイヤ一と、前記ワイヤ一がボンディングされた領域を外部の酸化及び腐蝕から保護するために封止する封止材と、前記ワイヤ一により前記導電体回路パターンに伝達された半導体チップの信号を外部に引き出すために前記第２非伝導性フィルムにオープンされたソルダボールランドから前記導電性回路パターンに融着されるソルダボールとからなることを特徴とする。」
と訂正する。
　
（１−６）明細書の段落【０００１】及び段落【００３２】中の記載「アレアアレイ」を、「エリアアレイ」と訂正する。
　
（１−７）明細書の段落【００１８】中の記載「二つ非伝専性フィルム層ど導電体でなった多層フィルム２０」を、「一つの非伝導性フィルム層と導電体とでなった多層フィルム２０」と訂正する。
　
（２）訂正の目的の適否、新規事項の追加の有無、及び拡張・変更の存否
（２−１）上記訂正事項（１−１）については、訂正前の請求項１、２を合わせ、さらに、図２〜７に示された形状的特徴を特定したものであって、特許請求の範囲の減縮に該当する。
　
（２−２）上記訂正事項（１−２）については、訂正後の請求項２、４を引用することにより特定の製造方法を記載するとともに、訂正前の請求項１、３を合わせ、さらに、図８〜１３に示された形状的特徴を特定したものであって、特許請求の範囲の減縮に該当する。
　
（２−３）上記訂正事項（１−３）については、特許請求の範囲の減縮に該当する。
　
（２−４）上記訂正事項（１−４）については、明りょうでない記載の釈明に該当する。
（２−５）上記訂正事項（１−５）については、訂正後の特許請求の範囲の記載との整合を図るためのものであり、明りょうでない記載の釈明に該当する。
（２−６）上記訂正事項（１−６）については、誤訳の訂正に該当する。
　
（２−７）上記訂正事項（１−７）については、誤記の訂正に該当する。
　
　そして、上記訂正事項（１−１）〜（１−７）については、願書に添付した明細書又は図面（ただし、上記訂正事項（１−６）、（１−７）については、願書に最初に添付した明細書又は図面）に記載した事項の範囲内の訂正であり、特許請求の範囲を拡張し、又は変更するものでもないから、特許法第１２０条の４第３項で準用する同法第１２６条第２項及び第３項に適合するものである。
　
（３）独立特許要件
（３−１）本件発明
　訂正後の明細書（以下、「訂正明細書」という。）の請求項１〜１２に係る発明（以下、「本件発明１〜１２」という。）は、それぞれ特許請求の範囲の請求項１〜１２に記載された以下のとおりのものである。
　「【請求項１】電子回路が集積されており、この電子回路の信号を外部に引き出すためのボンドパッド（ＢｏｎｄＰａｄ）が上面外周側に配列、形成された半導体チップと、上面外周側に配列されたボンドフィンガー領域と上面中央部に複数列に配列されたソルダーボールランドを有する導電体回路パターンが形成された第１非伝導性フィルムと、前記ボンドフィンガー領域とソルダーボールランドをオープンするよう前記導電体回路パターンをラミネーションする第２非伝導性フィルムから形成されて、前記半導体チップ上面のボンドパッドを除外した領域に接着手段により付着された多層フィルムと、前記半導体チップのボンドパッドと前記導電性回路パターン間に信号を伝達するために、前記ボンドパッドと前記第２非伝導性フィルムにオープンされたボンドフィンガー領域の回路パターン間とに連結されたワイヤ一と、前記ワイヤ一がボンディングされた領域を外部の酸化及び腐蝕から保護するために、外側面が前記半導体チップの外周縁と一致し内側面が前記第２非伝導性フィルムの内側面と接するように封止する封止材と、前記ワイヤ一により前記導電体回路パターンに伝達された半導体チップの信号を外部に引き出すために前記第２非伝導性フィルムにオープンされたソルダボールランドから前記導電性回路パターンに融着されるソルダボールとからなることを特徴とする半導体パッケージ。
　【請求項２】各々の半導体チップに電子回路が集積されており、この電子回路の信号をパッケージの外部に引き出すためのボンドパッドが各々の半導体チップに形成されているウェーハを提供する段階と、前記ウェーハと同一の大きさに形成され、二つの非伝導性フィルム層と導電体でなり、下部の第１非伝導性フィルム上に所望形態の回路パターンを前記導電体で形成した後、前記回路パターン上に第２非伝導性フィルムをラミネーションするとともに前記ボンドパット領域が外部に露出するように開放部として開放された多層フィルムを形成する段階と、前記ウェーハの各々の半導体チップに形成されたボンドパッドの領域が前記多層フィルムの開放部を介して外部へ露出するように前記ウェーハと前記多層フィルムを接着手段により互いに付着する段階と、前記ウェーハの各々の半導体チップに形成されたボンドパッドと多層フィルムの回路パターンに形成されたボンドフィンガーとをワイヤ一でボンディングする段階と、前記ワイヤ一を外部の酸化及び腐蝕から保護するために前記開放部を封止材で覆う段階と、前記封止材を１５０℃以上のオープン（ｏｖｅｎ）又は炉（Ｆｕｒｎａｃｅ）で硬化させる段階と、前記ワイヤ一により前記回路パターンに伝達された半導体チップの信号を外部に引き出すために、前記第２非伝導性フィルムに開放されたソルダボールランドにソルダボールを安着させ、２２０℃以上の高温を維持するオーブン又は炉内で前記ソルダボールをリフローして回路パターンにソルダボールを融着させる段階と、前記段階を経た後、ソーイング（Ｓａｗｉｎｇ）装備を用いてウェーハのストリートライン（ＳｔｒｅｅｔＬｉｎｅ）に沿って半導体チップを切断して半導体チップの大きさと同一の大きさのチップサイズパッケージを形成する段階とからなることを特徴とする半導体パッケージの製造方法。
　【請求項３】前記ウェーハの各々の半導体チップに形成されたボンドパッドは各々の半導体チップの上面外側に配列されていることを特徴とする請求項２記載の半導体パッケージの製造方法。
　【請求項４】前記ウェーハの各々の半導体チップに形成されたボンドパッドは各々の半導体チップの上面中央部に配列されていることを特徴とする請求項２記載の半導体パッケージの製造方法。
　【請求項５】請求項２及び４に記載される製造方法により製造される半導体パッケージであって、電子回路が集積されており、この電子回路の信号を外部に引き出すためのボンドパッド（ＢｏｎｄＰａｄ）が上面中央部に配列形成された半導体チップと、ボンドフィンガー領域と上面両側に複数列に配列されたソルダーボールランドを有する導電体回路パターンが形成された第１非伝導性フィルムと、前記ボンドフィンガー領域とソルダーボールランドをオープンするよう前記導電体回路パターンをラミネーションする第２非伝導性フィルムから形成されて、前記半導体チップ上面のボンドパッドを除外した領域に接着手段により付着された多層フィルムと、前記半導体チップのボンドパッドと前記導電性回路パターン間に信号を伝達するために、前記ボンドパッドと前記第２非伝導性フィルムにオープンされたボンドフィンガー領域の回路パターン間とに連結されたワイヤ一と、前記ワイヤ一がボンディングされた領域を外部の酸化及び腐蝕から保護するために、別途のダム構造なく、外側面が前記第２非伝導性フィルムの内側面と接するように封止する封止材と、前記ワイヤ一により前記導電体回路パターンに伝達された半導体チップの信号を外部に引き出すために前記第２非伝導性フィルムにオープンされたソルダボールランドから前記導電性回路パターンに融着されるソルダボールとからなることを特徴とする半導体パッケージ。
　【請求項６】前記接着手段としてはエポキシ接着剤又は接着フィルムを使用することを特徴とする請求項２記載の半導体パッケージの製造方法。
　【請求項７】前記封止材としては、ポリイミドコーティング溶液を使用するか、又はエポキシタイプのエンキャプシュレーション材料を用いて、ワイヤ一が露出されないよう、開放部を覆うことを特徴とする請求項２記載の半導体パッケージの製造方法。
　【請求項８】前記ソルダボールを形成する段階は、ソルダボールランドに対応する貫通孔が形成されたステンシルスクリーンプリントを多層フィルム上に位置させた状態で、ソルダパウダーをプレードで押して貫通孔を介してソルダボールランドに挿入させた後、２２０℃以上の高温を維持するオープン又は炉でリフローして、ソルダボールランドを介して回路基板と融着させてソルダボールを形成することを特徴とする請求項２記載の半導体パッケージの製造方法。
　【請求項９】前記ステンシルスクリーンプリントは多層フィルムの開放部に封止材が満たされた領域が位置する底面に満を形成して前記封止材を保護するようにすることを特徴とする請求項８記載の半導体パッケージの製造方法。
　【請求項１０】前記ソルダボールランに安着されるソルダボールとしては予め球形に作られたソルダボールを使用することを特徴とする請求項２記載の半導体パッケージの製造方法。
　【請求項１１】前記ソルダボールランドにソルダボールを融着する時、フラックスを塗布しリフローさせてソルダボールを形成する段階後に不要なフラックスの残留物を除去するためクリアリング段階を含むことを特徴とする請求項２記載の半導体パッケージの製造方法。
　【請求項１２】前記多層フィルムに形成された回路パターンは多数の回路ラインを互いに連結してパワーボンディング又はグラウンドボンディングとして使用することを特徴とする請求項２記載の半導体パッケージの製造方法。」
　
（３−２）取消理由の概要
　取消理由の概要は、訂正前の請求項１〜８に係る発明は刊行物１〜３に記載の発明に基づいて当業者が容易に発明をすることができた、というものである。
　
（３−３）引用刊行物１〜３の記載事項
１）刊行物１
　刊行物１の特開平７−３２１２４４号公報には、回路パターンのパッド上にバンプを備えた電子部品とその製造方法に関する発明が、第１，４〜６図とともに開示され、さらに、
　図１について、
　「図１は本発明の第一実施例の電子部品の斜視図である。この電子部品２１は、チップ２２と、このチップ２２の上面に貼着され、絶縁性の合成樹脂よりつくられた基板としてのフィルムキャリア２３が主体となって構成されている。フィルムキャリア２３の上面両側部にはバンプ２４が、・・・形成されている。またフィルムキャリア２３の上面中央部には四角形の枠体２５が形成されており、枠体２５の内部には合成樹脂２６が塗布されている。この合成樹脂２６は、チップ２２の上面のパッドおよびワイヤ・・・を封止して保護している。」（段落【００１０】）、
　「チップ２２はフィルムキャリヤ２３の上面にボンド３５にてボンデイングされる。」（段落【００１８】）、
　図４，５について、
　「図４において、フィルムキャリア２３の裏面には、回路パターン５０が形成されている。このパッド５１は開口部４１の縁部に位置している。また回路パターン５０の外端部にもパッド５２が形成されている。パッド５２はアイランド４０の外縁部に位置している。・・・図５（ａ）において、フィルムキャリヤ２３の表面には半田レジスト膜５３が予め形成されている。この半田レジスト膜５３はパッド５１，５２以外の部分に形成されている。」（段落【００１９】）、
　図６について、
　「図６（ａ）に示すように、・・・合成樹脂ペースト２６’がアイランド４０の開口部４１へ吐き出される。図１に示す合成樹脂２６は、この合成樹脂ペースト２６’が硬化したものであり、この合成樹脂２６はワイヤ６４やパッド２７を封止して保護する。・・・
　・・・図６（ｂ）に示すように、半田ボール２４’はパッド５２上に搭載される。・・・
　・・・このように半田ボール２４’が溶融固化することにより、図１に示すバンプ２４となる。」（段落【００２２】〜段落【００２４】）
　
２）刊行物２
　刊行物２の特開平７−２９７２３６号公報には、半導体素子を実装する絶縁性フィルムの構成およびこれを利用した半導体素子の実装構造に関する発明が第１〜５図とともに開示され、さらに以下の事項が記載されている。
　実施例について、
　「半導体素子実装用フィルム１は、絶縁性フィルム２の片面に銅箔が張合わされ、エッチングなどにより回路パターン４が形成されている。・・・半導体素子用フィルム１の中央部周囲には回路パターン４の銅箔部の一部をリード部５として露出させるための孔６が設けられている。ここで、リード部５は半導体素子９の外部接続用電極１０の上に設けた金属突起１１との接続のためにＮｉメッキとＡｕメッキなどを施すことが必要である・・・」（段落【００１６】）、
　図５について、
　「図５は、その他の実施例を示す部分断面図で、絶縁性フィルム２の半導体素子９側に回路パターン１５と絶縁層１６が形成され、絶縁フィルム２に設けられた金属で埋められた孔１７を介して、回路パターン４と回路パターン１５が接続される構造である。」（段落【００２２】）
　
３）刊行物３の「ＶＬＳＩパッケージング技術（下）」（日経ＢＰ社　１９９３．５．３１　第７４、７５頁、第８０〜８４頁）には、３層のＴＡＢテープの材料として、樹脂テープにはポリイミド、配線材料には銅箔を用いることが記載され（第７５、８０頁）、銅箔とチップ側のバンプとの接合、および銅箔と基板との接合に必要なメッキ材料として、金メッキを使用すること、金メッキの下地にニッケルメッキを付けてから金メッキを付けることが記載されている（第８３、８４頁）。
　
（３−４）対比・判断
　訂正前の請求項１，２に記載の発明は合わせて本件発明１となり、訂正前の請求項３に記載の発明は訂正前の請求項１に記載の発明と合わせて本件発明５となり、さらに訂正前の請求項４〜８は削除され、且つ訂正前の請求項９〜１１に記載の発明及び請求項１２〜１８に記載の発明は、それぞれ本件発明２〜４及び本件発明６〜１２に訂正されることとなったので、本件発明１〜１２について検討する。
１）本件発明１について
　訂正後の本件発明１と刊行物１に記載の発明とを対比すると、刊行物１に記載の「パッド２７」、「回路パターン５０」、「フィルムキャリヤ２３」、「半田レジスト膜５３」、「ボンド」、「合成樹脂２６」、及び「半田ボール２４’」は、本件発明１における、「ボンドパッド」、「導電体回路パターン」、「第１非伝導性フィルム」、「第２非伝導性フィルム」、「接着手段」、「封止材」、及び「ソルダーボール」に相当する。
　また、刊行物１の図１、５、６の記載から明らかなように、フィルムキャリヤ２３の上面には、その上面内周側にワイヤ６４が接続する領域（本件発明１の「ボンドフィンガー領域」に相当する。）と、その上面外周側に複数列に配列された半田ボール２４’が搭載されるパッド５２（本件発明１の「ソルダーボールランド」に相当する。）とを有する回路パターン５０が形成されているものと認められる。
　そうすると、本件発明１と刊行物１に記載の発明とは、本件請求項１に記載の表現に沿って記載すると、「電子回路が集積されており、この電子回路の信号を外部に引き出すためのボンドパッドが上面に配列、形成された半導体チップと、上面に配列されたボンドフィンガー領域と上面に複数列に配列されたソルダーボールランドを有する導電体回路パターンが形成された第１非伝導性フィルムと、前記ボンドフィンガー領域とソルダーボールランドをオープンするよう前記導電体回路パターンをラミネーションする第２非伝導性フィルムから形成されて、前記半導体チップ上面のボンドパッドを除外した領域に接着手段により付着された多層フィルムと、前記半導体チップのボンドパッドと前記導電性回路パターン間に信号を伝達するために、前記ボンドパッドと前記第２非伝導性フィルムにオープンされたボンドフィンガー領域の回路パターン間とに連結されたワイヤ一と、前記ワイヤ一がボンディングされた領域を外部の酸化及び腐蝕から保護するために封止する封止材と、前記ワイヤ一により前記導電体回路パターンに伝達された半導体チップの信号を外部に引き出すために前記第２非伝導性フィルムにオープンされたソルダボールランドから前記導電性回路パターンに融着されるソルダボールとからなる半導体パッケージ。」の点で一致する。
　しかしながら、
　（Ａ）本件発明１においては、第１非伝導性フィルムには、その上面外周側に配列されたボンドフィンガー領域と上面中央部にソルダーボールランドを有する導電体回路パターンが形成されているのに対し、刊行物１に記載の発明はそのような構成を有してはいない点
　（Ｂ）本件発明１においては、封止材は、その外側面が前記半導体チップの外周縁と一致し、その内側面が前記第２非伝導性フィルムの内側面と接するように封止しているのに対し、刊行物１に記載の発明ではそのような構成を有してはいない点
で、それぞれ相違する。
　そこで上記相違点（Ａ）、（Ｂ）について検討すると、刊行物２には、半導体素子９の上面外周側には、金属突起１１（本件発明１のボンドパッド１２に相当する。）を半導体素子９の外部接続用電極１０の上に設け、半導体素子９の上面中央部には、絶縁性フィルム２を設けその上面に回路パターン４を形成し、その一部をリード部５として前記金属突起と接続した、本件発明１の相違点（Ａ）に相当する構造が記載されているから、刊行物１に記載のパッド２７、多層フィルム２３を刊行物２に記載のような関係に配置するようなことは、パッド２７、多層フィルム２３をチップ２２上面の外周側に設けるか中央部に設けるかの設計的事項にすぎない。
　しかしながら、刊行物２の図６、７に、従来普通に知られているモールドの配置が記載されているにしても、刊行物１、２には、本件発明１の相違点（Ｂ）に相当する封止材の配置については記載も開示もされていないし、仮に半導体素子を封止材により実装するにしても、どのようなモールドの配置にするのか不明であるから、本件発明１の相違点（Ｂ）のような封止材の配置にすることは容易に想到することはできない。
　また、刊行物３には、３層のＴＡＢテープの材料、及び銅箔とチップ側のバンプとの接合、および銅箔と基板との接合に必要なメッキ材料がそれぞれ具体的に記載されているだけである。
　そして、本件発明１は、半導体パッケージの大きさを機能低下なしに、半導体チップの大きさに小型化し、多ピン化を実現するとともに軽薄短小化した新たな形態のチップサイズパッケージとすることができたという明細書に記載の顕著な効果を奏するものである。
　したがって、本件発明１は、刊行物１、３に記載の発明に基づいて当業者が容易に発明をすることができたものではない。
　
２）本件発明２〜４について
　本件発明２〜４は、特許出願の際独立して特許を受けることができないとする理由を発見しない。
　
３）本件発明５について
　訂正後の本件発明５は、本件発明１のボンドパッドを、半導体チップの上面外周側ではなく上面中央部に配列形成するとともに、本件発明１のソルダーボールランドを、導電体回路パターンの上面中央部ではなく上面両側に複数列配列し、しかも封止材を別途のダム構造なく、外側面が第２非伝導体フィルムの内側面と接するように封止したものであるが、請求項５は請求項２及び４を引用する形成のものとなり、本件発明５は、本件発明２及び４を引用する発明となった。
　したがって、本件発明５は、本件発明２、４と同じく特許出願の際独立して特許を受けることができないとする理由を発見しない。
　
４）本件発明６〜１２について
　本件発明６〜１２は、特許出願の際独立して特許を受けることができないとする理由を発見しない。
　
（４）まとめ
　以上のとおりであるから、上記訂正は、平成１１年改正前の特許法第１２０条の４第２項及び同条第３項において準用する同法第１２６条第２〜４項の規定に適合するので、当該訂正を認める。
　
［３］異議申立てについて
（１）申立ての理由の概要
　訂正前の請求項１〜８に係る発明は、甲第１〜３号証に記載の発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により取り消すべきものである旨主張している。
　
（２）甲第１〜３号証の記載事項
　甲第１〜３号証は、当審が通知した取消理由で引用した刊行物１〜３に対応する。
　
（３）当審の判断
　上記［２］（３−４）のとおり、訂正前の請求項１、２に記載の発明は合わせて本件発明１となり、訂正前の請求項３に記載の発明は訂正前の請求項１に記載の発明と合わせて本件発明５となり、さらに訂正前の請求項４〜８は削除されることとなった。
　そして、本件発明１、５については、上記［２］（３−４）の１）、２）において説示したとおり、甲第１〜３号証に記載の発明に基づいて当業者が容易に発明をすることができたものではない。
　
［４］むすび
　以上のとおりであるから、特許異議の申立ての理由によっては、本件発明１、５についての特許を取り消すことはできない。
　また、他に本件発明１、５についての特許を取り消すべき理由を発見しない。
　よって、結論のとおり決定する。
【異議決定日】
平成１２年１１月２４日（２０００．１１．２４）
【訂正の要旨】
訂正の要旨
（１）特許請求の範囲の減縮を目的にして、訂正前の請求項１、２を合わせて請求項１として、以下のとおり訂正する。
　「【請求項１】電子回路が集積されており、この電子回路の信号を外部に引き出すためのボンドパッド（ＢｏｎｄＰａｄ）が上面外周側に配列、形成された半導体チップと、上面外周側に配列されたボンドフィンガー領域と上面中央部に複数列に配列されたソルダーボールランドを有する導電体回路パターンが形成された第１非伝導性フィルムと、前記ボンドフィンガー領域とソルダーボールランドをオープンするよう前記導電体回路パターンをラミネーションする第２非伝導性フィルムから形成されて、前記半導体チップ上面のボンドパッドを除外した領域に接着手段により付着された多層フィルムと、前記半導体チップのボンドパッドと前記導電性回路パターン間に信号を伝達するために、前記ボンドパッドと前記第２非伝導性フィルムにオープンされたボンドフィンガー領域の回路パターン間とに連結されたワイヤーと、前記ワイヤーがボンディングされた領域を外部の酸化及び腐蝕から保護するために、外側面が前記半導体チップの外周縁と一致し内側面が前記第２非伝導性フィルムの内側面と接するように封止する封止材と、前記ワイヤーにより前記導電体回路パターンに伝達された半導体チップの信号を外部に引き出すために前記第２非伝導性フィルムにオープンされたソルダボールランドから前記導電性回路パターンに融着されるソルダボールとからなることを特徴とする半導体パッケージ。」
と訂正する。
（２）特許請求の範囲の減縮を目的にして、訂正前の請求項１，３を合わせて請求項５として、以下のとおり訂正する。
　「【請求項５】請求項２及び４に記載される製造方法により製造される半導体パッケージであって、電子回路が集積されており、この電子回路の信号を外部に引き出すためのボンドパッド（ＢｏｎｄＰａｄ）が上面中央部に配列形成された半導体チップと、ボンドフィンガー領域と上面両側に複数列に配列されたソルダーボールランドを有する導電体回路パターンが形成された第１非伝導性フィルムと、前記ボンドフィンガー領域とソルダーボールランドをオープンするよう前記導電体回路パターンをラミネーションする第２非伝導性フィルムから形成されて、前記半導体チップ上面のボンドパッドを除外した領域に接着手段により付着された多層フィルムと、前記半導体チップのボンドパッドと前記導電性回路パターン間に信号を伝達するために、前記ボンドパッドと前記第２非伝導性フィルムにオープンされたボンドフィンガー領域の回路パターン間とに連結されたワイヤーと、前記ワイヤーがボンディングされた領域を外部の酸化及び腐蝕から保護するために、別途のダム構造なく、外側面が前記第２非伝導性フィルムの内側面と接するように封止する封止材と、前記ワイヤーにより前記導電体回路パターンに伝達された半導体チップの信号を外部に引き出すために前記第２非伝導性フィルムにオープンされたソルダボールランドから前記導電性回路パターンに融着されるソルダボールとからなることを特徴とする半導体パッケージ。」と訂正する。
（３）特許請求の範囲の減縮を目的にして、訂正前の請求項４〜８を削除する。
（４）明りょうでない記載を目的にして、訂正前の請求項９〜１１及び請求項１２〜１８を、請求項２〜４及び請求項６〜１２に訂正する。
（５）明りょうでない記載の釈明を目的にして、訂正前の明細書の段落【０００９】を、以下のとおり訂正する。
　「【課題を解決するための手段】前記目的を達成するために本発明においては、電子回路が集積されており．この電子回路の信号を外部に引き出すためのボンドパッド（ＢｏｎｄＰａｄ）が形成された半導体チップと、導電体回路パターンが形成された第１非伝導性フィルムと、前記導電体回路パターンをラミネーションする第２非伝導性フィルムから形成されて、前記半導体チップ上面のボンドパッドを除外した領域に接着手段により付着された多層フィルムと、前記半導体チップのボンドパッドと前記導電性回路パターン間に信号を伝達するために、前記ボンドパッドと前記第２非伝導性フィルムにオープンされたボンドフィンガー領域の回路パターン間とに連結されたワイヤーと、前記ワイヤーがボンディングされた領域を外部の酸化及び腐蝕から保護するために封止する封止材と、前記ワイヤーにより前記導電体回路パターンに伝達された半導体チップの信号を外部に引き出すために前記第２非伝導性フィルムにオープンされたソルダボールランドから前記導電性回路パターンに融着されるソルダボールとからなることを特徴とする。」
と訂正する。
（６）誤訳の訂正を目的にして、訂正前の明細書の段落【０００１】及び段落【００３２】中の記載「アレアアレイ」を、「エリアアレイ」と訂正する。
（７）誤記の訂正を目的にして、訂正前の明細書の段落【００１８】中の記載「二つ非伝専性フィルム層ど導電体でなった多層フィルム２０」を、「一つの非伝導性フィルム層と導電体とでなった多層フィルム２０」と訂正する。
（５４）【発明の名称】
半導体パッケージ及び製造方法
（５７）【特許請求の範囲】
　　【請求項１】　電子回路が集積されており、この電子回路の信号を外部に引き出すためのボンドパッド（Ｂｏｎｄ　Ｐａｄ）が上面外周側に配列、形成された半導体チップと、　
　上面外周側に配列されたボンドフィンガー領域と上面中央部に複数列に配列されたソルダーボールランドを有する導電体回路パターンが形成された第１非伝導性フィルムと、前記ボンドフィンガー領域とソルダーボールランドをオープンするよう前記導電体回路パターンをラミネーションする第２非伝導性フィルムから形成されて、前記半導体チップ上面のボンドパッドを除外した領域に接着手段により付着された多層フィルムと、
　前記半導体チップのボンドパッドと前記導電性回路パターン間に信号を伝達するために、前記ボンドパッドと前記第２非伝導性フィルムにオープンされたボンドフィンガー領域の回路パターン間とに連結されたワイヤーと、
　前記ワイヤーがボンディングされた領域を外部の酸化及び腐蝕から保護するために、外側面が前記半導体チップの外周縁と一致し内側面が前記第２非伝導性フィルムの内側面と接するように封止する封止材と、
　前記ワイヤーにより前記導電体回路パターンに伝達された半導体チップの信号を外部に引き出すために前記第２非伝導性フィルムにオープンされたソルダボールランドから前記導電性回路パターンに融着されるソルダボールとからなることを特徴とする半導体パッケージ。
　　【請求項２】　各々の半導体チップに電子回路が集積されており、この電子回路の信号をパッケージの外部に引き出すためのボンドパッドが各々の半導体チップに形成されているウェーハを提供する段階と、
　前記ウェーハと同一の大きさに形成され、二つの非伝導性フイルム層と導電体でなり、下部の第１非伝導性フィルム上に所望形態の回路パターンを前記導電体で形成した後、前記回路パターン上に第２非伝導性フィルムをラミネーションするとともに前記ボンドパット領域が外部に露出するように開放部として開放された多層フィルムを形成する段階と、
　前記ウェーハの各々の半導体チップに形成されたボンドパッドの領域が前記多層フィルムの開放部を介して外部へ露出するように前記ウェーハと前記多層フィルムを接着手段により互いに付着する段階と、
　前記ウェーハの各々の半導体チップに形成されたボンドパッドと多層フィルムの回路パターンに形成されたボンドフィンガーとをワイヤーでボンディングする段階と、
　前記ワイヤーを外部の酸化及び腐蝕から保護するために前記開放部を封止材で覆う段階と、
　前記封止材を１５０℃以上のオーブン（Ｏｖｅｎ）又は炉（Ｆｕｒｎａｃｅ）で硬化させる段階と、
　前記ワイヤーにより前記回路パターンに伝達された半導体チップの信号を外部に引き出すために、前記第２非伝導性フィルムに開放されたソルダボールランドにソルダボールを安着させ、２２０℃以上の高温を維持するオーブン又は炉内で前記ソルダボールをリフローして回路パターンにソルダボールを融着させる段階と、
　前記段階を経た後、ソーイング（Ｓａｗｉｎｒｇ）装備を用いてウェーハのストリートライン（Ｓｔｒｅｅｔ　Ｌｉｎｅ）に沿って半導体チップを切断して半導体チップの大きさと同一の大きさのチップサイズパッケージを形成する段階とからなることを特徴とする半導体パッケージの製造方法。
　　【請求項３】　前記ウェーハの各々の半導体チップに形成されたボンドパッドは各々の半導体チップの上面外側に配列されていることを特徴とする請求項２記載の半導体パッケージの製造方法。
　　【請求項４】　前記ウェーハの各々の半導体チップに形成されたボンドパッドは各々の半導体チップの上面中央部に配列されていることを特徴とする請求項２記載の半導体パッケージの製造方法。
　　【請求項５】　請求項２及び４に記載される製造方法により製造される半導体パッケージであって、
　電子回路が集積されており、この電子回路の信号を外部に引き出すためのボンドパッド（Ｂｏｎｄ　Ｐａｄ）が上面中央部に配列形成された半導体チップと、
　ボンドフィンガー領域と上面両側に複数列に配列されたソルダーボールランドを有する導電体回路パターンが形成された第１非伝導性フィルムと、前記ボンドフィンガー領域とソルダーボールランドをオープンするよう前記導電体回路パターンをラミネーションする第２非伝導性フィルムから形成されて、前記半導体チップ上面のボンドパッドを除外した領域に接着手段により付着された多層フィルムと、
　前記半導体チップのボンドパッドと前記導電性回路パターン間に信号を伝達するために、前記ボンドパッドと前記第２非伝導性フィルムにオープンされたボンドフィンガー領域の回路パターン間とに連結されたワイヤーと、
　前記ワイヤーがボンディングされた領域を外部の酸化及び腐蝕から保護するために、別途のダム構造なく、外側面が前記第２非伝導性フィルムの内側面と接するように封止する封止材と、
　前記ワイヤーにより前記導電体回路パターンに伝達された半導体チップの信号を外部に引き出すために前記第２非伝導性フィルムにオープンされたソルダボールランドから前記導電性回路パターンに融着されるソルダボールとからなることを特徴とする半導体パッケージ。
　　【請求項６】　前記接着手段としてはエポキシ接着剤又は接着フィルムを使用することを特徴とする請求項２記載の半導体パッケージの製造方法。
　　【請求項７】　前記封止材としては、ポリイミドコーティング溶液を使用するか、又はエポキシタイプのエンキャプシュレーション材料を用いて、ワイヤーが露出されないよう、開放部を覆うことを特徴とする請求項２記載の半導体パッケージの製造方法。
　　【請求項８】　前記ソルダボールを形成する段階は、ソルダボールランドに対応する貫通孔が形成されたステンシルスクリーンプリントを多層フィルム上に位置させた状態で、ソルダパウダーをブレードで押して貫通孔を介してソルダボールランドに挿入させた後、２２０℃以上の高温を維持するオーブン又は炉でリフローして、ソルダボールランドを介して回路基板と融着させてソルダボールを形成することを特徴とする請求項２記載の半導体パッケージの製造方法。
　　【請求項９】　前記ステンシルスクリーンプリントは多層フィルムの開放部に封止材が満たされた領域が位置する底面に溝を形成して前記封止材を保護するようにすることを特徴とする請求項８記載の半導体パッケージの製造方法。
　　【請求項１０】　前記ソルダボールランドに安着されるソルダボールとしては予め球形に作られたソルダボールを使用することを特徴とする請求項２記載の半導体パッケージの製造方法。
　　【請求項１１】　前記ソルダボールランドにソルダボールを融着する時、フラックスを塗布しリフローさせてソルダボールを形成する段階後に不要なフラックスの残留物を除去するためクリアリング段階を含むことを特徴とする請求項２記載の半導体パッケージの製造方法。
　　【請求項１２】　前記多層フィルムに形成された回路パターンは多数の回路ラインを互いに連結してパワーボンディング又はグラウンドボンディングとして使用することを特徴とする請求項２記載の半導体パッケージの製造方法。
【発明の詳細な説明】
　　　【０００１】
　　【発明の属する技術分野】
　本発明は半導体パッケージの構造及び製造方法に関するもので、より詳しくは半導体パッケージの大きさを半導体チップの大きさに形成することにより、半導体パッケージの大きさを縮小して軽簿短小化することは勿論、半導体チップのボンドパッドが半導体チップの上面外側に位置するタイプ，又は中央部に位置するタイプの全ての半導体チップに、エリアアレイ（Ａｒｅａ　Ａｒｒａｙ）形態に半導体パッケージの入出力端子を形成して、半導体パッケージを高集積化及び高性能化し得るようにした半導体パッケージの構造及び製造方法に関するものである。
　　　【０００２】
　　【従来の技術】
　一般に、半導体パッケージはその種類によって樹脂密封パッケージ、ＴＣＰパッケージ、ガラス密封パッケージ、金属パッケージ等がある。このような半導体パッケージは実装方法によって挿入型と表面実装（Ｓｕｒｆａｃｅ　ＭｏｕｎｔＴｅｃｈｎｏｌｏｇｙ：ＳＭＣ）型に分類され、挿入型として代表的なものはＤＩＰ（Ｄｕａｌ　Ｉｎ−ｌｉｎｅ　Ｐａｃｋａｇｅ），ＰＧＡ（Ｐｉｎ　Ｇｒｉｄ　Ａｒｒａｙ）等があり、表面実装型として代表的なものはＱＦＰ（Ｑｕａｄ　Ｆｌａｔ　Ｐａｃｋａｇｅ），ＰＬＣＣ（Ｐｌａｓｔｉｃ　ＬｅａｄｅｄＣｈｉｐ　Ｃａｒｒｉｅｒ），ＣＬＣＣ（Ｃｅｒａｍｉｃ　Ｌｅａｄｅｄ　Ｃｈｉｐ　Ｃａｒｒｉｅｒ），ＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）等がある。
　　　【０００３】
　最近には、電子製品の小型化により印刷回路基板の部品装着度を高めるため、挿入型半導体パッケージよりは表面実装型半導体パッケージが広く使用されている。このような従来のパッケージの構造を図１（Ａ）及び図１（Ｂ）を参照してＱＦＰとＢＧＡパッケージに関して説明すると次のようである。図１（Ａ）は従来の一般のパッケージのＱＦＰで、その構造は電子回路が集積されている半導体チップ１と、前記半導体チップ１がエポキシ３により付着される搭載板２と、前記半導体チップ１の信号を外部に伝達し得る多数のリード７と、前記半導体チップ１とリード７とを連結するワイヤー４と、前記半導体チップ１とその外周辺構成品を外部の酸化及び腐蝕から保護するため、その外部を取り囲む封止材５とからなるものである。
　　　【０００４】
　このような構成による従来のＱＦＰ半導体チップ１から出力された信号が、ワイヤー４を介してリード７に伝達される。このリード７はマザーボードに連結されているので、リード７に伝達された信号がマザーボードの周辺素子に伝達される。周辺素子で発生した信号が半導体チップ１に伝達される場合は、前述した経路と逆に信号が伝達される。
　　　【０００５】
　しかし、前記ＱＦＰ半導体チップが漸次高性能化されるにつれてピンの数がさらに多くなることから、ピンとピン間の距離を一定値以下に小さくすることは技術的に難しいため、多くのピンを収容するためにはパッケージが大きくなる欠点がある。これは、半導体パッケージの小型化の趨勢に逆行する結果を生む問題点がある。
　　　【０００６】
　このように多ピン化に応ずる技術的要求を満足させるために登場したものがＢＧＡパッケージである。これは、入出力手段として半導体パッケージの一面全体に融着されたソルダボールを用いることにより、ＱＦＰより多数の入出力信号を収容し得ることは勿論、その大きさもＱＦＰより小さく形成されたもので、その構成は、図１（Ｂ）に示すように、表面に回路パターン８ａが形成され、この回路パターン８ａを保護するためにソルダマスク８ｂがコーティングされた回路基板８と、前記回路基板８の上面中央に付着された半導体チップ１と、前記半導体チップ１と前記回路基板８の回路パターン８ａとを連結して信号を伝達するワイヤー４と、前記回路基板８の回路パターン８ａに融着されて外部に信号を伝達するソルダボール６と、前記半導体チップ１とその外周辺構成品を、外部の酸化及び腐蝕から保護するため、その外部を取り囲む封止材５とから構成される。このような構成のＢＧＡパッケージは、半導体チップ１から出力された信号がワイヤー４を介して回路パターン８ａに伝達され、前記回路パターン８ａに伝達された信号はこれに融着されているソルダボール６を介してマザーボードに伝達されて周辺素子に伝達される。周辺素子から発生された信号が半導体チップ１に伝達される場合は、前述した経路の逆順に信号が伝達される。
　　　【０００７】
　　【発明が解決しようとする課題】
　しかしながら、このようなＢＧＡパッケージは、内装された半導体チップの大きさに比べてパッケージの大きさが数倍以上大きいため、電子製品を小型化するには限界があった。又、前記ＢＧＡパッケージは、回路基板が高価であるために製品の値段が上昇する要因となることは勿論、前記回路基板を介して湿気が浸透することによりクラックが発生する問題点があった。
　　　【０００８】
　本発明は前記のような問題点を解決するためになされたもので、その目的は、電子製品，通信機器，コンピュータ等，半導体パッケージが実装される電子製品が小型化されていく趨勢に従って、半導体パッケージの大きさを、機能低下なしに小型化させ、多ピン化を実現し軽簿短小化しようとする新たな形態の半導体パッケージ構造で、半導体パッケージの大きさを半導体チップの大きさに似る大きさに形成することは勿論、その機能を多機能化することにより、電子製品への搭載時に、その搭載される面積を最少化して製品の小型化を図ることができる新たな形態の半導体パッケージ（Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ；チップサイズパッケージ）の構造及び製造方法を提供することにある。
　　　【０００９】
　　【課題を解決するための手段】
　前記目的を達成するために本発明においては、電子回路が集積されており、この電子回路の信号を外部に引き出すためのボンドパッド（Ｂｏｎｄ　Ｐａｄ）が上面外周側に配列、形成された半導体チップと、上面外周側に配列されたボンドフィンガー領域と上面中央部に複数列に配列されたソルダーボールランドを有する導電体回路パターンが形成された第１非伝導性フィルムと、前記ボンドフィンガー領域とソルダーボールランドをオープンするよう前記導電体回路パターンをラミネーションする第２非伝導性フィルムから形成されて、前記半導体チップ上面のボンドパッドを除外した領域に接着手段により付着された多層フィルムと、前記半導体チップのボンドパッドと前記導電性回路パターン間に信号を伝達するために、前記ボンドパッドと前記第２非伝導性フィルムにオープンされたボンドフィンガー領域の回路パターン間とに連結されたワイヤーと、前記ワイヤーがボンディングされた領域を外部の酸化及び腐蝕から保護するために、外側面が前記半導体チップの外周縁と一致し内側面が前記第２非伝導性フィルムの内側面と接するように封止する封止材と、前記ワイヤーにより前記導電体回路パターンに伝達された半導体チップの信号を外部に引き出すために前記第２非伝導性フィルムにオープンされたソルダボールランドから前記導電性回路パターンに融着されるソルダボールとからなることを特徴とする。
　　　【００１０】
　又、本発明の他の特徴によると、各々の半導体チップに電子回路が集積されており、この電子回路の信号をパッケージの外部に引き出すためのボンドパッドが各々の半導体チップに形成されているウェーハを提供する段階と、前記ウェーハと同一の大きさに形成され、二つの非伝導性フィルム層と導電体でなり、下部の第１非伝導性フィルム上に所望形態の回路パターンを前記導電体で形成した後、前記回路パターン上に第２非伝導性フィルムをラミネーションするとともに前記ボンドパット領域が外部に露出するように開放部として開放された多層フィルムを形成する段階と、前記ウェーハの各々の半導体チップに形成されたボンドパッドの領域が前記多層フィルムの開放部を介して外部へ露出するように前記ウェーハと前記多層フィルムを接着手段により互いに付着する段階と、前記ウェーハの各々の半導体チップに形成されたボンドパッドと多層フィルムの回路パターンに形成されたボンドフィンガーとをワイヤーでボンディングする段階と、前記ワイヤーを外部の酸化及び腐蝕から保護するために前記開放部を封止材で覆う段階と、前記封止材を１５０℃以上のオーブン（Ｏｖｅｎ）又は炉（Ｆｕｒｎａｃｅ）で硬化させる段階と、前記ワイヤーにより前記回路パターンに伝達された半導体チップの信号を外部に引き出すために、前記第２非伝導性フィルムに開放されたソルダボールランドにソルダボールを安着させ、２２０℃以上の高温を維持するオーブン又は炉内で前記ソルダボールをリフローして回路パターンにソルダボールを融着させる段階と、前記段階を経た後、ソーイング（Ｓａｗｉｎｇ）装備を用いてウェーハのストリートライン（Ｓｔｒｅｅｔ　Ｌｉｎｅ）に沿って半導体チップを切断して半導体チップの大きさと同一の大きさのチップサイズパッケージを形成する段階とからなることを特徴とする。
　　　【００１１】
　　【発明の実施の形態】
　以下、本発明を添付図面を参照して詳細に説明する。図２（Ａ）及び図２（Ｂ）は本発明の第１実施例による半導体パッケージを示す図で、その構成は、電子回路が集積されており、この電子回路の信号を外部に引き出すためのボンドパッド（Ｂｏｎｄ　Ｐａｄ）１２が形成された半導体チップ１１と、前記半導体チップ１１の上面のボンドパッド１２を除外した領域に接着手段３０により付着され、内部には導電体の回路パターン２６が形成され、その回路パターンの両面に非伝導性フィルムでコーティングされた多層フィルム２０と、前記半導体チップ１１のボンドパッド１２と回路パターン２６間に信号を伝達するために連結されたワイヤー４０と、前記ワイヤー４０がボンディングされた領域を外部の酸化及び腐蝕から保護するための封止材５０と、前記ワイヤー４０により伝達された半導体チップ１１の信号を外部に引き出すために回路パターン２６に融着されているソルダボール６０とからなる。
　　　【００１２】
　前記半導体チップ１１に形成されたボンドパッド１２は、半導体チップ１１の上面側に配列されたものであり、前記多層フィルム２０は図１４に示すように、二つの非伝導性フィルム２１，２２と回路パターン２６でなり、回路パターン２６を非伝導性フィルム２１，２２間に形成したもので、第１非伝導性フィルムルム２１上に厚さ２０μｍ以下の導電体で所望形態の回路パターン２６を形成した後、その上に第２非伝導性フィルム２２をラミネーション（Ｌａｍｉｎａｔｉｏｎ）して多層フィルム２０を形成したものである。前記第２非伝導性フィルム２２は、ソルダボール６０が回路パターン２６に融着される領域がオープンされてソルダボールランド２４が形成され、ワイヤー４０がボンディングされる領域がオープンされてボンドフィンガー２５が形成されるものである。前記ソルダボールランド２４は、図２（Ｂ）に示すように、一面に規則的に配列したものである。
　　　【００１３】
　このような非伝導性フィルム２１，２２の材質としてはポリマーテープ（Ｐｏｌｙｍａｅｒ　Ｔａｐｅ）又はポリイミド（Ｐｏｌｙｉｍｄ）等が使用でき、前記回路パターン２６の材質としては銅箔（ＣｏｐｐｅｒＦｏｉｌ）又はコンダクター（Ｃｏｎｄｕｃｔｏｒ）等が使用できる。又、前記ソルダボールランド２４とボンドフィンガー２５に露出される回路パターンの上面には、ニッケル（Ｎｉ）又は金（Ａｕ）鍍金をして、ソルダボール６０を融着するか、ワイヤー４０が連結される時、ボンディング力を向上させるものである。
　　　【００１４】
　このような多層フィルム２０を半導体チップ１１に付着させるための接着手段３０としてエポキシ接着剤（Ｅｐｏｘｙ　Ａｄｈｅｓｉｖｅ）又は接着フィルム（Ａｄｈｅｓｉ　Ｆｉｌｍ）等を用いて付着し、前記ワイヤー４０のボンディングされた領域を保護する封止材５０としてはポリイミドコーティング溶液を使用するか、又はエポキシタイプのエンキャプシュレーション材料（Ｅｎｃａｐｓｕｌｔｉｏｎ　Ｍａｔｅｒｉａｌ）等を用いて、ワイヤー４０が露出しないように覆うものである。
　　　【００１５】
　前記のように構成された本発明の半導体パッケージは半導体チップ１１の大きさと同一大きさに半導体パッケージを形成したチップサイズパッケージ（ＣＳＰ；Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）で、その作用は半導体チップ１１から出力された信号がワイヤー４０を介して回路パターン２６に伝達され、前記回路パターン２６に伝達された信号はこれに融着されているソルダボール６０を介してマザーボード（Ｍｏｔｈｅｒ　Ｂｏａｒｄ）に伝達されて周辺素子に伝達される。周辺素子から発生した信号が半導体チップ１１に伝達される場合は、前述した経路と逆に信号が伝達されるものである。
　　　【００１６】
　このような本発明のチップサイズパッケージの製造工程を説明すると、各々の半導体チップ１１に電子回路が集積されており、この電子回路の信号をパッケージの外部に引き出すためのボンドパッド１２が各々の半導体チップ１１に形成されているウェーハ１０を提供する段階と、前記ウェーハ１０と同一大きさに形成され、二つの非伝導性層と導電体でなり、下部の第１非伝導性フィルム上に導電体で所望形態の回路パターンを形成し、その回路パターン上に第２非伝導性フィルムをラミネーションして形成された多層フィルム２０を形成する段階と、前記ウェーハ１０の各々の半導体チップ１１に形成されたボンドパッド１２の領域が前記多層フィルム２０の開放部２３を介して外部へ露出されるよう、前記ウェーハ１０ど前記多層フィルム２０を接着手段３０により互いに付着する段階と、前記ウェーハ１０の各々の半導体チップ１１に形成されたボンドパッド１２と多層フィルム２０の回路パターン２６に形成されたボンドフィンガー２５とをワイヤー４０でボンディングする段階と、前記ワイヤー４０を外部の酸化及び腐蝕から保護するために前記開放部２３を封止材５０で覆う段階と、前記封止材５０を１５０℃以上のオーブン（Ｏｖｅｎ）又は炉（Ｆｕｒｎａｃｅ）で硬化させる段階と、前記多層フィルム２０のソルダボールランド２４にソルダボール６０を安着させ、２２０℃以上の高温を維持するオーブン又は炉内で前記ソルダボール６０をリフローして回路パターン２６にソルダボール６０を融着させる段階と、前記段階を経た後、ソーイング（Ｓａｗｉｎｇ）装備を用いてウェーハ１０のストリートライン（Ｓｔｒｅｅｔ　Ｌｉｎｅ）１３に沿って半導体チップ１１を切断して半導体チップ１１の大きさと同一の大きさのチップサイズパッケージを形成する段階とからなるもので、これを添付図面を詳細に説明すると次のようである。
　　　【００１７】
　図３（Ａ）は半導体チップ１１が形成されたウェーハ１０を示す平面図であり、図３（Ｂ）はこのようなウェーハ１０と同一大きさを有する多層フィルム２０を示すものであり、図３（Ｃ）は前記多層フィルム２０をウェーハ１０に付着させた状態を示すものである。前記ウェーハ１０の各々の半導体チップ１１には電子回路が集積されており、この電子回路の信号を外部に引き出すためのボンドパッド１２が各々の半導体チップ１１に形成されているものである。又、前記多層フィルム２０は二つの非伝導性層２１、２２でなり、その間に導電体の回路パターン２６が形成され、前記半導体チップ１１のボンドパッド１２が位置する領域には開放部２３が形成されるものである。ここで、前記ウェーハ１０の半導体チップ１１に形成されたボンドパッド１２は各々の半導体チップ１１の上面外側に配列されているものである。
　　　【００１８】
　このように二つの非伝導性フィルム層と導電体とでなった多層フィルム２０は、下部の第１非伝導性フィルム２１上に厚さ２０μｍ以下の導電体で所望形態の回路パターン２６を形成した後、その上に第２非伝導性フィルム２２をラミネーションして形成するもので、前記第２非伝導性フィルム２２には、ソルダボール６０が回路パターン２６に融着されるよう、ソルダボールランド２４がオープンされてアレイ形態に配列され、半導体チップ１１のボンドパッド１２とワイヤー４０により連結されるよう、ボンドフィンガー２５が開放部２３の外側にオープンされるように形成されるものである。
　　　【００１９】
　このようなウェーハ１０と多層フィルム２０を接着手段３０で付着すると、前記多層フィルム２０の開放部２３がウェーハ１０の各々の半導体チップ１１に形成されたボンドパッド１２の領域に位置して、ボンドパッド１２は開放部２３を介して外部へ露出されるように付着されるものである〔図３（Ｃ）〕。この際に、前記接着手段３０としてはエポキシ接着剤又は接着フィルム等を使用する。
　　　【００２０】
　図４（Ａ）は図３（Ｃ）の”Ａ”部を拡大した図であり、図４（Ｂ）はウェーハ１０に付着された多層フィルム２０の開放部２３を拡大して示す断面図である。図５（Ａ）及び図５（Ｂ）は多層フィルム２０の開放部２３を介して露出されたボンドパッド１２と多層フィルム２０の回路パターン２６により形成されたボンドフィンガー２５をワイヤー４０でボンディングした状態を示すものである。
　　　【００２１】
　図６（Ａ）及び図６（Ｂ）は本発明の第１の実施例による製造方法で、前記半導体チップ１１のボンドパッド１２と多層フィルム２０のボンドフィンガー２５をワイヤー４０でボンディングした後、ワイヤー４０を外部の酸化及び腐蝕から保護するため、前記開放部２３を封止材５０で覆ったものを示すもので、前記封止材５０としてはポリイミドコーティング溶液を使用するか、又はエポキシタイプのエンキャプシュレーション材料等を用いて、ワイヤー４０が露出されないように覆う。このように封止材５０で開放部２３を覆ってから１５０℃以上のオーブン又は炉内で前記封止材５０を硬化させるものである。
　　　【００２２】
　図７（Ａ）及び図７（Ｃ）は前記封止材５０を硬化させてから多層フィルム２０のソルダボールランド２４にソルダボール６０を形成させる方法を示すもので、図７（Ａ）では、ソルダボールランド２４と対応する貫通孔７１が形成されたステンシルスクリーンプリント（Ｓｔｅｎｃｉｌ　Ｓｃｒｅｅｎ　Ｐｒｉｎｔｅｒ）を多層フィルム２０上に位置させた状態で、ソルダパウダー（ＳｏｌｄｅｒＰｏｗｄｅｒ）６１をブレード（Ｂｌａｄｅ）７３で押して前記貫通孔７１を介してソルダボールランド２４に挿入した後、２２０℃以上の高温を維持するオーブン又は炉等でソルダボール６０を形成するものである〔図７（Ｃ）〕。この際に、前記封止材５０が満たされた領域に位置するステンシルスクリーンプリント７０の底面には溝７２を形成して、前記封止材５０を保護するようにする。
　　　【００２３】
　又、図７（Ｂ）では、予め球形に作られたソルダボール６０を多層フィルム２０のソルダボールランド２４に安着させた状態で、２２０℃以上の高温を維持するオーブン又は炉等で前記ソルダボール６０をリフローして回路パターン２６と融着させるものである〔図７（Ｃ）〕。
　　　【００２４】
　このようにソルダボールランド２４にソルダボール６０を融着する時は、フラックス（Ｆｌｕｘ）を塗布した後、ソルダボール６０をリフローするもので、ソルダボール６０をリフローした後は、不要なフラックスの残留物を除去するためにクリアリング（Ｃｌｅａｒｉｎｇ）工程を経ることになる。
　　　【００２５】
　このような段階を経た後、前記ウェーハ１０をソーイング装備を用いて、ウェーハ１０のストリートラインに沿って半導体チップ１１を切断すると、半導体チップ１１の大きさと同一の大きさのチップサイズパッケージが形成される。前記製造方法により形成されたチップサイズパッケージは多ピン化を実現するとともに軽薄短小化したもので、半導体チップ１１の大きさと同一大きさに形成される新たな形態の半導体パッケージである。
　　　【００２６】
　図８乃至図１４は本発明の第２実施例を示すもので、図８（Ａ）及び図８（Ｂ）は本発明の実施例による半導体パッケージを示すもので、その基本構成は図２（Ａ）及び図２（Ｂ）に示した本発明の半導体パッケージと同じであるが、半導体チップ１１の上面に形成されたボンドパッド１２が半導体チップ１１の上面中央部に形成されていることが異なる。又、前記半導体チップ１１の上面に付着されている多層フィルム２０も前記ボンドパッド１２が形成された領域である中央部を除ぎ付着されているものであり、パッケージの外部へ信号を引き出すソルダボール６０もやはりパッケージの上面に規則的に配列されているものである。このような本発明の第２実施例の作用は本発明の第１実施例と同様になされるものである。
　　　【００２７】
　このような本発明の第２実施例による半導体パッケージの製造工程もやはり本発明の第１実施例と同じなもので、図９Ａ及び図９Ｂに示すように、ウェーハ１０は半導体チップ１１を備えており、前記ウェーハ１０と同一大きさに形成され、内部に回路パターン２６がある多層フィルム２０を付着させる。この際に、前記ボンドパッド１２は各々の半導体チップ１１の上面中央部に配列されているものであり、前記多層フィルム２０の開放部２３も半導体チップ１１のボンドパッド１２が形成された領域の上面中央部に形成されているもので、前記ウェーハ１０に多層フィルム２０が付着されると、多層フィルム２０の開放部２３がウェーハ１０の各々の半導体チップ１１に形成されたボンドパッド１２の領域に位置して、ボンドパッド１２は開放部２３を介して外部へ露出されるものである（図１０）。図１１は図１０の“Ｂ”部の拡大断面図であり、図１１（Ｂ）は図１１（Ａ）のＩＶ−ＩＶ線についての拡大断面図である。
　　　【００２８】
　このようにウェーハ１０に多層フィルム２０を付着させた状態で、図１２及び図１２（Ｂ）のように半導体チップ１１のボンドパッド１２と回路パターン２６のボンドフィンガー２５をワイヤー４０でボンディングし、図１３（Ａ）及び図１３（Ｂ）のように前記開放部２３を封止材５０で覆って、ワイヤー４０が外部へ露出されないようにするものである。
　　　【００２９】
　このように封止材５０で開放部２３を覆ってから、１５０℃以上のオーブン又は炉で封止材５０を硬化させた後、ソルダボールランド２４にソルダボール６０を位置させ、２２０℃以上のオーブン又は炉でソルダボール６０をリフローしてソルダボール６０を形成する。
　　　【００３０】
　こうした後、ソーイング装備を用いて、ウェーハ１０のストリートラインに沿って半導体チップ１１を切断すると、半導体チップ１１の大きさと同一大きさのチップサイズパッケージが形成されるものである。このようにボンドパッド１２が半導体チップ１１の上面中央部に形成されている半導体チップにおいても、入出力端子をパッケージの一面に規則的に配列してチップサイズパッケージを形成することができる。
　　　【００３１】
　図１５及び図１６は本発明により多層フィルム２０に形成された回路パターン２６のさらに他の実施例を示すもので、前記回路パターン２６に多数の回路ラインを互いに連結してパワーボンディング（Ｐｏｗｅｒ　Ｂｏｎｄｉｇ）４１又はグラウンドボンディング（Ｇｒｏｕｎｄ　Ｂｏｎｄｉｎｇ）４２として使用することができるものである。
　　　【００３２】
　　【発明の効果】
　以上の説明のように、本発明による半導体パッケージは、半導体パッケージの大きさを機能低下なしに半導体チップの大きさに小型化し、多ピン化を実現するとともに軽薄短小化した新たな形態のチップサイズパッケージで、半導体チップの上面外側にボンドパッドが配列されるタイプ、又は半導体チップの中央部にボンドパッドが配列されるタイプの全ての半導体チップに、エリアアレイ形態に半導体パッケージの入出力端子を形成して、電子製品への搭載時、その搭載される面積を最少化して製品の小型化をもたらすことができる利点がある。
【図面の簡単な説明】
　　【図１】
　（Ａ），（Ｂ）は、従来の一般的な半導体パッケージ及びＢＧＡパッケージの構造を示す断面図である。
　　【図２】
　本発明の第１実施例による半導体パッケージの構造を示し、（Ａ）は断面図、（Ｂ）は平面図である。
　　【図３】
　（Ａ），（Ｂ），（Ｃ）は、本発明の第１実施例の製造工程によるウェーハとフィルムとの付着状態を示す平面図である。
　　【図４】
　（Ａ）は図３（Ｃ）の“Ａ”の拡大図、（Ｂ）は、Ｉ−Ｉ線についての拡大断面図である。
　　【図５】
　（Ａ）は、本発明の第１実施例の製造工程によりワイヤーボンディングされた状態の平面図で、（Ｂ）はＩＩ−ＩＩ線についての拡大断面図である。
　　【図６】
　（Ａ）は、本発明の第１実施例の製造工程によりワイヤーボンディングされた領域に封止材が満たされた状態を示す平面図、（Ｂ）はＩＩＩ−ＩＩＩ線についての断面図である。
　　【図７】
　（Ａ），（Ｂ），（Ｃ）は、本発明の第１実施例の製造工程によりソルダボールを形成する方法を示す断面図である。
　　【図８】
　本発明の第２実施例による半導体パッケージの構造を示し、（Ａ）は断面図、（Ｂ）は平面図である。
　　【図９】
　（Ａ），（Ｂ）は本発明の第２実施例による製造工程を示すもので、ウェーハとフィルムとの付着状態を示す平面図である。
　　【図１０】
　本発明の第２実施例による製造工程を示すもので、ウェーハとフィルムとの付着状態を示す平面図である。
　　【図１１】
　（Ａ）は図１０の“Ｂ”部の拡大図、（Ｂ）は（Ａ）のＩＶ−ＩＶ線についての拡大断面図である。
　　【図１２】
　（Ａ）は本発明の第２実施例による製造工程によりワイヤーボンディングされた状態の平面図、（Ｂ）はＶ−Ｖ線についての拡大断面図である。
　　【図１３】
　（Ａ）は本発明の第２実施例によりワイヤーボンディングされた領域に封止材が満たされた状態を示す平面図、（Ｂ）はＶＩ−ＶＩ線についての拡大斜視図である。
　　【図１４】
　本発明によるフィルムの分離斜視図である。
　　【図１５】
　本発明によりフィルムに形成された回路パターンのさらに他の実施例を示す分離斜視図である。
　　【図１６】
　本発明によりフィルムに形成された回路パターンのさらに他の実施例を示す分離斜視図である。
　　【符号の説明】
　１０　ウェーハ
　１１　半導体チップ
　１２　ボンドパッド
　２０　多層フィルム
　２１　第１非伝導性フィルム
　２２　第２非伝導性フィルム
　２３　開放部
　２４　ソルダボールランド
　２５　ボンドフィンガー
　２６　回路パターン
　３０　接着手段
　４０　ワイヤー
　５０　封止材
　６０　ソルダボール
　７０　ステンシルスクリーンプリント