【事件の表示】
　特許第３１２１４９８号「ＩＣカード」の請求項１ないし３に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　特許第３１２１４９８号の請求項１ないし３に係る特許を維持する。
【理　由】
（本件発明）
　本件特許第３１２１４９８号の請求項１乃至３に係るそれぞれの発明（平成６年７月２５日出願、平成１２年１０月２０日設定登録）は、特許明細書及び図面の記載からみて、その特許請求の範囲に記載された次のとおりのものである。
「【請求項１】異なる機能を持つ集積回路を複数内蔵し、各集積回路をホスト装置に接続するコネクタを具備するＩＣカードにおいて、
　上記ＩＣカードのコネクタに配列された複数のピンを備え、
　上記複数のピンのうち、各集積回路に入出力されるアドレス信号およびデータ信号ならびにチップイネーブル信号のピンが、それぞれ上記コネクタにおける複数のピンの配列の中心線に対して対称的に配置され、かつ、上記アドレス信号のピンが各集積回路のアドレス端子に、上記データ信号のピンが各集積回路のデータ端子に、上記チップイネーブル信号のピンが対応する集積回路のチップイネーブル端子に、それぞれ接続される一方、
　上記各集積回路は、上記チップイネーブル端子にチップイネーブル信号が供給されているときに上記ホスト装置とのコミュニケーションが可能となることを特徴とするＩＣカード。
【請求項２】異なる機能を持つ２つの集積回路をホスト装置に接続し得るコネクタに、各集積回路に入出力されるアドレス信号およびデータ信号のピンの複数が、各集積回路に共用して接続され、かつ、各集積回路に出力されるチップイネーブル信号のピンのそれぞれが、各集積回路に独立して接続されるように１列をなして配列され、
　上記アドレス信号およびデータ信号ならびにチップイネーブル信号のピンが、上記コネクタにおける複数のピンの配列の中心線に対し、対称的に配置される一方、
　上記各集積回路は、上記チップイネーブル信号が供給されているときに上記ホスト装置とのコミュニケーションが可能となることを特徴とするＩＣカード。
【請求項３】　上記ホスト装置以外の外部機器と接続する端子を、ＩＣカードのコネクタを設けた側と反対側に設けたことを特徴とする請求項１または２に記載のＩＣカード。」
（特許異議の申立ての理由の概要）
  特許異議申立人野村由美子は、証拠として甲第１号証（実願昭６２−８３６７９号（実開昭６３−１９２０７２号）のマイクロフィルム）、甲第２号証（特開平３−３０９９８号公報）、甲第３号証（実開昭６３−６１６７８号（実開平１−１７３８６７号）のマイクロフィルム）、甲第４号証（特開昭６３−３１７３９１号公報）、甲第５号証（実公平５−６６３７号公報）、甲第６号証（特開平６−１７６８１３号公報）を提出し、本件請求項１乃至３に係るそれぞれの発明の特許は、特許法第２９条第２号の規定に違反してなされたものであるから取り消すべき旨主張している。
（甲第１乃至６号証記載の発明）
　甲第１号証には、カードモジュールの発明が記載されており、その実施例（第１図）に関し、「回路ユニット２３が２つの異なる機能回路を備え、コネクタ２４a、２４bがこの２つの機能回路それぞれに対応して接続されているものとすれば、コネクタ２４a、２４bにそれぞれ異なる装置（機器）を接続することができる。すなわち、カードモジュール２１は、複数（この場合、２つ）の異なる機能回路を備え、全く別の用途に使用できる。」（第７頁第１５行〜第８頁第２行）と説明されている。
　甲第２号証には、端子配列に特徴を有するメモリカード、ＩＣカードの発明が記載されており、その実施例（第１図）に関し、「電源を含めた回路配線をその種別毎に二分し、これを左右対称に各端子に振り分けた構成としている。具体例を挙げると、電源（５Ｖ／ＧＮＤ）と、データライン（Ｄ０〜Ｄ７）と、アドレスライン（Ａ０〜Ａ７）と、制御信号ライン（ＣＴＬ）等を、それぞれピン（端子）の中心（図では２／４０ピン＝20ピン）を境に左右対称にピン接続した構成とする。」（第２頁右下欄第８〜１５行）と説明されている。
　甲第３号証には、メモリカードに関し、「記憶部１は、例えばスタティック型のＲＡＭで構成されており、保護抵抗５を有するアドレスバス７から与えられるアドレスにしたがって、情報が保護抵抗９を有するデータバス１１を介して入出力される。この入出力動作は、本体装置（図示せず）側から保護抵抗１３を有する制御信号線１５を介して与えられる制御信号に従って制御される。この制御信号は、チップイネーブル（ＣＥ）信号、アウトプットイネーブル（ＯＥ）信号、ライトイネーブル（ＷＥ）信号である。」（第２頁第１２行〜第３頁第１行）と説明されている。
  甲第４号証には、メモリカードに関し、「この回路ではチップイネーブルＣＥをＬＯレベル、アドレス入力Ａ１６をＨＩレベルにするとＰ−ＲＯＭ１がアクセス可能状態になり．チップイネーブルＣＥをＬＯレベル、アドレス入力Ａ１６をＬＯレベルにするとＰ−ＲＯＭ２がアクセス可能状態になる」（第１頁右下欄第１８行〜第２頁左上欄第３行）、「第１図は本発明の一実施例の構成を示す回路図である。同図において５はＪＥＤＥＣ標準の２８ピン５１２ＫビットＰ−ＲＯＭ、６はＪＥＤＥＣ標準の３２ピン１ＭビットＰ−ＲＯＭである。・・・。２つのＰ−ＲＯＭがコネクタ用の端子群に対して並列的に接続される。」（第３頁左上欄第１１行〜右欄第１４行。・・・は文章省略箇所を示す。また、ＣＥの上バーは省略している。）と説明されている。
　甲第５号証には、メモリカードに関し、「また図中（P１−i）で示されている端子は読出し用接続端子２を構成している複数個の端子の一部、（P２−ｉ）で示されている端子は書込み用接続端子３を構成している複数個の端子の一部、２３は３２ＫＢ ＥＰＲＯＭ接続時にショートされるショート端子を表す。更にＡ０ないしＡ１３はアドレス信号、Ｏ１ないしＯ８は読出し書込み信号、ＣＥはチップ・エネーブル端子、ＯＥはアウトプットイネーブル端子、ＶＰＰはプログラム電源端子、十５Ｖは電源を表している。」（第４頁第７欄第１１〜２１行）と説明されている。
　甲第６号証には、モジュラーコネクタの収納構造に関し、「【０００３】図９には、従来におけるＩＣカードの一例構成が示されている。この図に示されるＩＣカード１０は内部にモデムを内蔵したＩＣカードであり、このモデムと外部との接続のためその一端にモジュラーコネク夕１２が配置された構成を有している。このモジュラーコネクタ１２にモジュラージャック１４を挿入し、更にＩＣカード１０を例えばパーソナルコンピュータ等の外部機器に装着することにより、当該ＩＣカード１０をモデムとして使用することが可能である。」と説明されている。
（対比・判断）
   本件の請求項１に係る発明（以下、本件第１発明）と甲第１号証記載の発明とを対比すると、甲第１号証には、２つの異なる機能回路を備え、コネクタがこの２つの機能回路それぞれに対応して接続されたカードモジュールが記載されており、本件第１発明のＩＣカードが、異なる機能を持つ集積回路を複数内蔵し、各集積回路をホスト装置に接続するコネクタを具備するとする点と一致する。
　ただ、本件第１発明のピンの構成は、各集積回路に入出力されるアドレス信号およびデータ信号ならびにチップイネーブル信号のピンが、それぞれコネクタにおける複数のピンの配列の中心線に対して対称的に配置されており、各集積回路と複数のピンとの接続に関しては、アドレス信号のピンが各集積回路のアドレス端子に、データ信号のピンが各集積回路のデータ端子に、チップイネーブル信号のピンが対応する集積回路のチップイネーブル端子に、それぞれ接続されているとしているのに対し、甲第１号証には、その点についての記載がなく、この点で本件第１発明と甲第１号証記載の発明とは相違する。また、本件第１発明が、「上記各集積回路は、上記チップイネーブル端子にチップイネーブル信号が供給されているときに上記ホスト装置とのコミュニケーションが可能となる」としているのに対し、甲第１号証には、その点についての言及がなく、この点でも本件第１発明と甲第第１号証記載の発明とは相違する。
　これら相違点に関連し、甲第２号証には、電源、データライン、アドレスライン、制御信号ライン等を、それぞれピン（端子）の中心を境に左右対称にピン接続した構成が記載されているところ、チップイネーブル信号のラインに接続されるピンについての直接的な記載はないが、当該ピンを備えているとすることは容易に想定されるところであるから、ピンの構成に関し、本件第１発明のピンの構成と類似する。しかるに、甲第２号証記載の発明は、表裏逆にした場合に復旧不可能な回路損傷が起こるのを防止するために、ピン（端子）の中心を境に左右対称に配置するものであって、表裏逆にして異なる機能部品を使い分けるためにピン（端子）の中心を境に左右対称に配置したものではない。すなわち、復旧不可能な回路部品（メモリ部品）は１つしかなく、イネーブル信号の供給ピンは、同じメモリ部品に接続されていると推定されるのであって、この回路部品（メモリ部品）を表裏逆にしても、同じメモリ部品が活性化されるだけである。したがって、ただちに、甲第２号証記載の技術内容を２つの異なる機能回路を備えた甲第１号証記載の発明に適用できるとか、本件第１発明の、チップイネーブル信号の（２つの）ピンが、チップイネーブル端子にチップイネーブル信号が供給されているときにホスト装置とのコミュニケーションが可能となるように、それぞれの集積回路につながるラインに接続する、との構成が導き出せるとかいうことにはならない。
　そして、他の甲第３乃至６号証の記載をみても、甲第３号証には、１つのチップイネーブル信号のピンが記憶部のチップイネーブル端子に接続され、チップイネーブル信号により記憶部が活性化されることが示されているだけであり、甲第４号証においては、５１２Ｋビットのメモリチップを並列ないし直列に接続して、合計１Ｍビットのメモリカードを構成するものであって、１つのチップイネーブル信号のピンを備え、そのピンから供給されるチップイネーブル信号により２つメモリチップを（並列接続したもの（第１図）に対しては同時に、そして、直列接続したもの（第２図）に対しては、上位のアドレス信号により選択的に）活性化することが示されているにすぎず、甲第５号証においては、２個の１６ＫＢ ＥＰＲＯＭを用いて、全体として３２Ｋ ＥＰＲＯＭとする場合、１つのチップイネーブル信号のピンからの信号をそれぞれのＥＰＲＯＭに供給することが示されているにすぎず、そして、甲第６号証には、チップイネーブル信号のピンに関する記述がなされていないのであるから、仮に、これら甲第３乃至６号証記載の技術内容を甲第２号証記載の発明に適用できたとしても、その結果は甲第２号証記載の発明の技術内容の域を出るものではない。
　したがって、本件第１発明は、甲第１乃至６記載の発明に基づいて当業者が容易に発明をすることができたものであるとすることはできない。
  また、本件の請求項２に係る発明（以下、本件第２発明という。）は、本件第１発明と同様な構成要件からなるものであるから、その余を検討するまでもなく、本件第１発明に関して述べたと同様な理由で、本件第２発明は、甲第１乃至６記載の発明に基づいて当業者が容易に発明をすることができたものであるとすることはできない。
　さらに、本件の請求項３に係る発明（以下、本件第３発明という。）は、本件第１発明または本件第２発明を引用するものであるところ、その余を検討するまでもなく、本件第１発明または本件第２発明で述べたと同様な理由で、本件第３発明は、甲第１乃至６記載の発明に基づいて当業者が容易に発明をすることができたものであるとすることはできない。
（むすび）
　したがって、特許異議申立ての理由及び証拠によって、本件第１発明、本件第２発明及び本件第３発明の特許を取り消すことはできない。
　
　また、他に本件第１発明、本件第２発明及び本件第３発明の特許を取り消すべき理由を発見しない。      
【異議決定日】
平成１３年１０月９日（２００１．１０．９）