(57)【要約】  パワートランジスタスイッチをドライブする方法であって、ドライブ入力信号を受信する段階と、ドライブ入力信号を変換ドライブ入力信号に変換する段階と、変換ドライブ入力信号をスイッチの制御電極に与えて、スイッチをオンにする段階とを含み、変換ドライブ入力信号は、時間に関する３つの領域を有し、各々はスロープを有し、第１領域は、スイッチのミラープラトー（Ｍｉｌｌｅｒ  Ｐｌａｔｅａｕ）までの第１スロープがある時間であり、第２領域は、第１スロープに比べて小さいスロープより成る第２スロープがある時間であり、第３領域は、第２スロープよりも大きい第３スロープがある時間であり、それによって、制御電極電圧はミラープラトー電圧に急速に達し、次に、スイッチのしきい値電圧に低速で達し、次に、スイッチがほぼ完全にオンになると、制御電極電圧は急速に増大する。スイッチ遅延時間は、トランジスタ制御電極プリチャージ電圧を調整することによって、ほぼ一定に維持される。【選択図】      図３
2008519529.tif 000002
【特許請求の範囲】
【請求項１】
パワートランジスタスイッチをドライブする方法であって、
ドライブ入力信号を受信する段階と、
前記ドライブ入力信号を変換ドライブ入力信号に変換する段階と、
前記変換ドライブ入力信号を前記スイッチの制御電極に与えて、前記スイッチをオンにする段階、
とを有し、前記変換ドライブ入力信号は、時間に関する３つの領域を有し、それらの各々はスロープを有し、第１領域は、前記スイッチのミラープラトー（Ｍｉｌｌｅｒ  Ｐｌａｔｅａｕ）までの第１スロープがある時間であり、第２領域は、前記第１スロープに比べて小さいスロープより成る第２スロープがある時間であり、第３領域は、前記第２スロープよりも大きい第３スロープがある時間であり、それによって、前記制御電極電圧は、前記ミラープラトー電圧に急速に達し、次に、前記スイッチのしきい値電圧に低速で達し、次に、前記スイッチがほぼ完全にオンになると、前記制御電極電圧は急速に増大するようになっている方法。
【請求項２】
スイッチの制御電極に加えるプリチャージ電圧を調整して、ドライブ入力信号の開始と、前記スイッチがほぼ完全にオンになる時間との間の所望の遅延時間を維持する段階をさらに含む請求項１に記載の方法。
【請求項３】
スロープを有する制御電極ドライブ信号を与える第１ドライバを設ける段階と、
大きいスロープを有する制御電極ドライブ信号を与える第２ドライバを設ける段階と、
ドライブ入力信号によって第１領域でスイッチをドライブする段階と、
前記スイッチからの出力電圧を検出する段階と、
前記出力電圧が第１レベルである場合に、前記スイッチを前記第１ドライバでドライブする段階と、
前記出力電圧が第２レベルである場合に、前記スイッチを前記第２ドライバでドライブする段階、
とをさらに有する請求項１に記載の方法。
【請求項４】
ドライブ入力信号を受信する段階と、
前記ドライブ入力信号の開始をスイッチからの出力信号と比較し、前記ドライブ入力信号の前記開始と前記出力信号との間の時間遅延の量を決定する段階と、
プリチャージ電圧が、前記遅延時間が所望の遅延時間よりも大きい場合に増加し、前記遅延時間が前記所望の遅延時間よりも小さい場合に減少するように、前記スイッチに加えるプリチャージ電圧を調整する段階、
とをさらに有する請求項２に記載の方法。
【請求項５】
スイッチをオフにする必要がある場合に、時間的に順々に、第４スロープ、前記第４スロープと比較して小さい第５スロープ、および前記第５スロープと比較して大きい第６スロープを有するターンオフ信号が与えられるように、変換ドライブ入力信号を与える段階をさらに有する請求項１に記載の方法。
【請求項６】
変換ドライブ入力信号が、ＥＭＩを低下させる請求項１に記載の方法。
【請求項７】
変換ドライブ入力信号がスイッチング損失を低減させる請求項１に記載の方法。
【請求項８】
スイッチがＭＯＳＦＥＴであり、プリチャージ電圧を調整する段階が、前記スイッチのゲート容量に加える電圧を調整するようになっている請求項２に記載の方法。
【請求項９】
半導体スイッチをドライブするドライブ入力信号の開始と、前記スイッチがほぼ完全にオンした状態との間の所望の遅延時間を達成する方法であって、
前記スイッチの制御電極に加えるプリチャージ電圧を調整して、所望の遅延時間を維持する段階を有する方法。
【請求項１０】
ドライブ入力信号を受信する段階と、
前記ドライブ入力信号の開始を、スイッチがほぼ完全にオンしたときの前記スイッチからの出力信号と比較し、前記ドライブ入力信号の開始と前記出力信号との間の時間遅延の量を決定する段階と、
プリチャージ電圧が、前記遅延時間が所望の遅延時間よりも大きい場合に増加し、前記遅延時間が前記所望の遅延時間よりも小さい場合に減少するように、前記スイッチに加える前記プリチャージ電圧を調整する段階、
とをさらに含む請求項９に記載の方法。
【請求項１１】
パワートランジスタスイッチをドライブする回路であって、
ドライブ入力信号を受信する回路と、
前記ドライブ入力信号を変換ドライブ入力信号に変換する回路と、
を備え、前記変換ドライブ入力信号は前記スイッチの制御電極に与えられて、前記スイッチをオンにし、前記変換ドライブ入力信号は時間に関する３つの領域を有し、各々はスロープを有し、第１領域は、前記スイッチのミラープラトー（Ｍｉｌｌｅｒ  Ｐｌａｔｅａｕ）までの第１スロープがある時間であり、第２領域は、前記第１スロープに比べて小さいスロープより成る第２スロープがある時間であり、第３領域は、前記第２スロープよりも大きい第３スロープがある時間であり、それによって、前記制御電極電圧は前記ミラープラトー電圧に急速に達し、次に、前記スイッチのしきい値電圧に低速で達し、次に、前記スイッチがほぼ完全にオンになると、前記制御電極電圧は急速に増大するようになっている回路。
【請求項１２】
スイッチの制御電極に加えるプリチャージ電圧を調整して、ドライブ入力信号の開始と、前記スイッチがほぼ完全にオンになる時間との間の遅延時間を維持する回路を、さらに備える請求項１１に記載の回路。
【請求項１３】
スロープを有する制御電極ドライブ信号を与える第１ドライバと、
大きいスロープを有する制御電極ドライブ信号を与える第２ドライバと、
スイッチからの出力電圧を検出する検出器、
とをさらに備え、前記スイッチは、前記ドライブ入力信号によって第１領域でドライブされ、前記出力電圧が第１レベルである場合に、前記スイッチを前記第１ドライバでドライブし、前記出力電圧が第２レベルである場合に、前記スイッチを、前記第２ドライバでドライブするようになっている請求項１１に記載の回路。
【請求項１４】
ドライブ入力信号の開始をスイッチからの出力信号と比較し、前記ドライブ入力信号の前記開始と前記出力信号との間の時間遅延の量を決定する回路と、
プリチャージ電圧が、前記遅延時間が所望の遅延時間よりも大きい場合に増加し、前記遅延時間が前記所望の遅延時間よりも小さい場合に減少するように、前記スイッチに加える前記プリチャージ電圧を調整する回路、
とをさらに備える請求項１２に記載の回路。
【請求項１５】
時間的に順々に、第４スロープ、前記第４スロープと比較して小さい第５スロープ、および前記第５スロープと比較して大きい第６スロープを有するターンオフ信号が与えられるように、変換ドライブ入力信号を与えることによって、スイッチをオフにするように動作するようになっている請求項１１に記載の回路。
【請求項１６】
変換ドライブ入力信号が、ＥＭＩを低下させるようになっている請求項１１に記載の回路。
【請求項１７】
変換ドライブ入力信号が、スイッチング損失を低減させるようになっている請求項１１に記載の回路。
【請求項１８】
スイッチはＭＯＳＦＥＴであり、プリチャージ電圧を調整する回路は、前記スイッチのゲート容量に加える電圧を調整する回路を備えている請求項１２に記載の回路。
【請求項１９】
半導体スイッチをドライブするドライブ入力信号の開始と、前記スイッチがほぼ完全にオンした状態との間の所望の遅延時間を達成する回路であって、
前記スイッチの制御電極に加えるプリチャージ電圧を調整して、所望の遅延時間を維持する回路を備える回路。
【請求項２０】
ドライブ入力信号の開始を、スイッチがほぼ完全にオンしたときの前記スイッチからの出力信号と比較し、前記ドライブ入力信号の開始と前記出力信号との間の時間遅延の量を決定する回路と、
プリチャージ電圧が、前記遅延時間が所望の遅延時間よりも大きい場合に増加し、前記遅延時間が前記所望の遅延時間よりも小さい場合に減少するように、前記スイッチに加える前記プリチャージ電圧を調整する回路、
とをさらに備える請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、「ｄＩ／ｄｔを低下させ、遅延補正を施すドライバ」という名称の発明に関する２００４年１１月５日に出願の米国仮特許願第６０／６２５２１４号に関連するものである。
【０００２】
本発明は、ドライバに関し、より詳細には、スイッチング時の電流変化率（ｄＩ／ｄｔ）を低下させ、その結果、ＥＭＩ（電磁妨害）を低下させるドライバに関する。また本発明の目的は、大きいｄｖ／ｄｔ、すなわち大きい電圧変化率を得て、電力消費およびスイッチング損失を低減させることである。さらに、本発明の目的は、ゲートプリチャージ電圧を調整することによる遅延補正付きのドライバを提供することである。
【発明の開示】
【課題を解決するための手段】
【０００３】
本発明によると、電源スイッチ、例えばパワーＭＯＳＦＥＴ用の３スロープゲートドライブを実行するドライバが提供される。本発明は、ドライブ入力信号を受信する段階と、ドライブ入力信号を変換ゲートドライブ入力信号に変換する段階と、変換ドライブ入力信号をスイッチの制御電極に与えて、スイッチをオンにする段階とを含む、パワートランジスタスイッチをドライブする方法に関し、変換ドライブ入力信号は、時間に関する３つの領域を有し、その各々は、スロープを有し、第１領域は、スイッチのミラープラトー（Ｍｉｌｌｅｒ  Ｐｌａｔｅａｕ）までの第１スロープがある時間であり、第２領域は、第１スロープに比べて小さいスロープより成る第２スロープがある時間であり、第３領域は、第２スロープよりも大きい第３スロープがある時間であり、それによって、制御電極電圧は、ミラープラトー電圧に急速に達し、次に、スイッチのしきい値電圧に低速で達し、次に、スイッチがほぼ完全にオンになると、制御電極電圧は急速に増大する。
【０００４】
別の態様によれば、スイッチのプリチャージ電圧は、自動的に調整されて、遅延時間をほぼ一定に維持できるように、スイッチをオンにする場合に、遅延時間は制御される。
【０００５】
次に本発明を、添付図面に基づいて、詳細に説明する。
【発明を実施するための最良の形態】
【０００６】
本発明によると、電源スイッチ、例えばパワーＭＯＳＦＥＴ用の３スロープゲートドライブを実行するドライバが提供される。図１は、誘導負荷Ｌである負荷をドライブする電源スイッチ回路を示す。スイッチング回路は、例えば変換出力回路、またはモータードライブである。
【０００７】
本発明によれば、電源スイッチ１０は、３つの異なる領域を有するゲート信号によってオンになる。図１に示すパワースイッチングトランジスタ１０の最初のゲートドライブ中、スイッチングトランジスタ１０のゲートは、図２に示すように、ミラープラトーＭに達するまで急速に立ち上がるゲート電圧（領域１）が供給される。図２（ａ）参照。
【０００８】
これは、極端な遅延を防止するために必要である。いったん、ミラープラトーＭ（これは、通常スイッチングトランジスタのしきい値電圧Ｖth（図２（ａ））より低い）に達すると、第２の変化率の小さいゲート電圧が領域２で加えられて、ｄＩ／ｄｔおよびＥＭＩを低下させる。
【０００９】
最後に、図１に示すように、フリーホイーリングダイオード２０が導通を止めると、ゲート電圧は、領域３において、大きい電圧変化率で急速に増大する。これは、図２（ａ）に示されている。
【００１０】
次にゲート電圧は、最大ゲート電圧、例えば通常５ボルトに達する。ダイオード２０が示されているが、ダイオードは、同期トランジスタスイッチであってもよい。
【００１１】
本発明による３スロープゲートドライブは、ｄＩ／ｄｔ従ってＥＭＩ放射を低下させる一方で、同時に、ｄＶ／ｄｔをより小さいスイッチング損失、および電力消費に向上させる効果を有する。
【００１２】
電源スイッチがオフである間に、図２（ａ）の右側部分に示すように、動作は逆転する。すなわち、低下する方向における急速な電圧変化率（領域４）が先ず実行され、その後、ミラープラトーに達するまで、より緩やかな変化率（領域５）が続き、次に、より急速な変化率（領域６）が続く。
【００１３】
図２（ｂ）は、ダイオード２０の電流（Ｉdiode）、ならびにスイッチ１０の電流（ＩMOS）を示す。図２（ｃ）は、接地に対するソース電圧Ｖoutを示し、ダイオード２０が導通している場合に、電圧は約−０．６ボルトである。スイッチ１０が完全にオンになって、ダイオードが導通を止めると、ゲートドライブは領域３にある。
【００１４】
ゲート電圧が急速に上昇すると、ダイオードは導通を止め、ソースの電圧、すなわちダイオードの両端子間の電圧は、１４ボルトで、図示されたＶCCレベルに達する。図２（ｃ）の右側部分に、ダイオードの両端子間の波形、すなわちソース電圧はオフであることが示されている。
【００１５】
図３は、３スロープゲートドライバの一実施例を示す。負荷の両端子間の出力電圧Ｖoutは、トランジスタ３０のゲートに供給される。
【００１６】
最初の領域１で、ミラープラトーに達する前に、スイッチングトランジスタ１０は、オンに急速にドライブされて、大きいｄＶ／ｄｔを達成する。これは、トランジスタ１０を所定のゲート電圧Ｖgsでドライブすることによって行うことができる。
【００１７】
ソース電圧が−０．６ボルトである場合に、ダイオードは導通する。ダイオード２０が導通すると、出力トランジスタ１０はオンにならない。従ってスイッチ３０はオフであり、高論理信号が演算増幅器４０に与えられて、それをオフに保ち、従って、スイッチ１０は急速にオンにドライブされない。
【００１８】
この間に、演算増幅器５０はオンに制御され、抵抗Ｒ2を通して、トランジスタ１０のゲートをドライブする。これは、ミラープラトーに達した後で、ダイオード２０が未だ導通している間に、領域２において、低速の小さいスロープゲートドライブを与える。
【００１９】
ダイオードが導通を止め、スイッチ１０が完全に導通し、かつ負荷をドライブし始めると、出力電圧は、図２（ｃ）に示すように増大する。これは、スイッチ３０を完全にオンにして、抵抗Ｒの両端子間の電圧を増大させ、トランジスタ３０のドレインをおおむね接地する。これは演算増幅器４０を制御して、出力にトランジスタ１０をオンに急速にドライブさせ、それによって、ゲート電圧の第３スロープ領域を実行する。
【００２０】
本発明の別の実施形態では、閉ループ制御回路が、ゲートプリチャージ電圧を自動調整して、ターンオン遅延を補正するために用いられる。図４は、前述の基本波形を示す。
【００２１】
最初の領域１では、ゲートは、ゲートプリチャージ電圧Ｖprechまで急速に充電される。領域２では、ゲートは、定電流で充電される。領域３では、Ｖgsは、ＭＯＳＦＥＴしきい値電圧Ｖthに達する。領域３から４では、ゲートは定電流でなお充電されて、スイッチ１０を通る電流ＩMOSは増大する。図４（ｃ）参照。
【００２２】
領域４で、ＩMOSは、負荷電流値Ｉloadに達する。検出されるＶdsは減少し始め、ゲート電流は、Ｖgsを急速に増大させることによって大きい値に増大する。
【００２３】
図５は、Ｖthを変化させて、ＩloadおよびＶCCを保つ作用を示す。ゲートは、Ｖprechまで急速に充電される。Ｖprechは、固定電圧である。問題は、スイッチ１０のしきい値電圧Ｖthが、プロセス変動または温度変化によって変化する場合は、スイッチがオンし、ＩMOSが立ち上がり始めるポイントが、図５に示すように、Ｖthに応じて波形１から２、そして３へ移ることである。
【００２４】
これは、ゲートが定電流で充電しつつあるので、図示のように、非常に大きいＴdon（ターンオン遅延時間）変化を生じる。Ｖthがより大きくて、Ｖprechが固定である場合には、Ｖthに達するのにより時間がかかるので、より長い遅延時間を生じる。
【００２５】
図６は、負荷電流が変化する場合には、遅延時間もまた大幅に変化することを同様に示す。
【００２６】
図７は、本発明の実施形態によって実現する波形を示し、遅延時間は、Ｖprechの閉ループ制御によって制御される。
【００２７】
この実施例では、入力制御電圧ＩＮは、ドライバに供給される。ドライバの出力は、Ｖgs、前述の３スロープドライブ（図７（ｂ））である。スイッチ１０の両端子間のドレインソース間電圧Ｖdsは、図７（ｃ）に示され、遅延時間Ｔdonは、図７（ｄ）に示されている。図７（ｄ）に示すような目標Ｔdonを有することが望ましい。
【００２８】
図８は、目標遅延時間を達成する回路例を示す。この実施例では、論理回路６０は、出力電圧を監視するために用いられる。ブロック５０は、上述の３スロープドライブを実行するドライバである。この制御を実行するために、例えば単安定マルチバイブレータＭＶ（図８）が、入力電圧ＩＮの立ち上がりエッジでトリガーされる。これは、図７（ｄ）に示されている。
【００２９】
Ｖoutの論理信号イメージＯＵＴは、トリガーデバイスＴ（図８）によって発生し、ゲート６１および６２で単安定出力と比較される。Ｖoutのターンオンがより長い場合には、Ｖprechは上昇し、それがより短い場合には、Ｖprechは低下する。このようにして、システムは、プリチャージ電圧Ｖprechを自動調整し、スイッチのプロセスおよび他のパラメータの変化に関係なく、固定Ｔdonを与える。
【００３０】
図９に示すように、遅延時間が長過ぎる場合は、論理回路６０は、論理ゲート６１によって、遅延入力信号ＩＮ*および出力信号ＯＵＴの逆から、信号ＩＮ*  ＡＮＤ  ＯＵＴＮＯＴを生成する。これにより、コンデンサＣの両端子間の電圧Ｖprechは、図９Ａに示すように上昇させられ、それによって、より高いプリチャージ電圧から、しきい値電圧Ｖthに急速に達するので、遅延時間を短縮する。
【００３１】
その一方、図９Ｂに示すように、遅延時間が短過ぎる場合には、Ｖprechは低下する。この場合には、ＯＵＴ  ＡＮＤ  ＩＮ*ＮＯＴの論理結合を含む論理回路の出力（ゲート６２による）は、Ｖprechを低下させ、それにより、遅延時間を増大させて所望の量にする。
【００３２】
図１０は、単一ドライバ集積回路化した図８の回路の実施例を示す。閉ループは、コンデンサＣを図８と同じように充放電する。
【００３３】
図１１Ａは、遅延tdonが、本来ならＶthに応じて変化することを示す。本発明によるこの回路を使用し、Ｖprechを調整することによって、図１１Ｂに示すように、tdonは一定に保たれる。
【００３４】
本発明の回路は、このようにしてｄＩ／ｄｔを低下させ、ＥＭＩを低下させ、その上、スイッチング損失を最小限にするのに十分なｄｖ／ｄｔを施す。回路はまた、ゲートプリチャージ電圧を調整することによって、しきい値電圧の変化による遅延の変化を補正する。
【００３５】
以上本発明を、その特定の実施形態に則して説明したが、多くの他の変形例と変更態様、および他の用途が考えられることは、当業者には明らかであると思う。従って本発明は、本明細書の特定の開示によってではなく、添付の特許請求の範囲によってのみ限定されるものである。
【図面の簡単な説明】
【００３６】
【図１】負荷をドライブする電源スイッチ回路を示す。
【図２】図１の回路に関連して波形を示す。
【図３】３スロープゲートドライバの一実施例を示す。
【図４】３スロープゲートドライバの基本波形を示す。
【図５】一定の電流負荷、および一定の電源電圧のままでしきい値電圧を変化させる作用を示す。
【図６】負荷電流変化の遅延時間に及ぼす作用を示す。
【図７】本発明の実施形態によって実現される波形を示し、遅延時間は、閉ループ制御によって制御される。
【図８】本発明によって遅延時間を制御する回路例を示す。
【図９Ａ】図８の回路における波形を示す。
【図９Ｂ】図８の回路における波形を示す。
【図１０】単一ドライバ集積回路化した図８の回路の実施例を示す。
【図１１Ａ】遅延時間のしきい値電圧に応じた変化を示す。
【図１１Ｂ】遅延時間のしきい値電圧に応じた変化を示す。
【符号の説明】
【００３７】
１０  スイッチ（スイッチングトランジスタ）
２０  ダイオード
３０  スイッチ（スイッチングトランジスタ）
４０  演算増幅器
５０  演算増幅器
６０  論理回路
６１  ゲート
６２  ゲート
Ｃ  コンデンサ
Ｉdiode  ダイオード電流
Ｉload  負荷電流
ＩMOS  スイッチ電流
ＩＮ  入力制御電圧
ＩＮ*  遅延入力信号
Ｌ  誘導負荷
Ｍ  ミラープラトー
ＭＶ  単安定マルチバイブレータ
ＯＵＴ  論理信号イメージ
Ｒ  抵抗
Ｒ2  抵抗
Ｔ  トリガーデバイス
Ｔdon  ターンオン遅延時間
tdon  遅延
ＶCC  電源電圧
Ｖds  ドレインソース間電圧
Ｖgs  ゲートソース間電圧
Ｖout  出力電圧
Ｖprech  ゲートプリチャージ電圧
Ｖth  しきい値電圧
【図１】
2008519529.tif 000003
【図２】
2008519529.tif 000004
【図３】
2008519529.tif 000005
【図４】
2008519529.tif 000006
【図５】
2008519529.tif 000007
【図６】
2008519529.tif 000008
【図７】
2008519529.tif 000009
【図８】
2008519529.tif 000010
【図９Ａ】
2008519529.tif 000011
【図９Ｂ】
2008519529.tif 000012
【図１０】
2008519529.tif 000013
【図１１Ａ】
2008519529.tif 000014
【図１１Ｂ】
2008519529.tif 000015
【手続補正書】
【提出日】平成19年6月27日(2007.6.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
パワートランジスタスイッチをドライブする回路であって、
ドライブ入力信号を受信する回路と、
前記ドライブ入力信号を変換ドライブ入力信号に変換する回路、
とを備え、前記変換ドライブ入力信号は、前記スイッチの制御電極に与えられて、前記スイッチをオンにし、前記変換ドライブ入力信号は、時間に関する３つの領域を有し、各々はスロープを有し、第１領域は、前記スイッチのミラープラトー（Ｍｉｌｌｅｒ  Ｐｌａｔｅａｕ）までの第１スロープがある時間であり、第２領域は、前記第１スロープに比べて小さいスロープより成る第２スロープがある時間であり、第３領域は、前記第２スロープよりも大きい第３スロープがある時間であり、それによって、前記制御電極電圧は、前記ミラープラトー電圧に急速に達し、次に、前記スイッチのしきい値電圧に低速で達し、次に、前記スイッチがほぼ完全にオンになると、前記制御電極電圧は急速に増大するようになっている回路。
【請求項２】
スイッチの制御電極に加えるプリチャージ電圧を調整して、ドライブ入力信号の開始と、前記スイッチがほぼ完全にオンになる時間との間の所望の遅延時間を維持する回路をさらに備える請求項１に記載の回路。
【請求項３】
スロープを有する制御電極ドライブ信号を与える第１ドライバと、
大きいスロープを有する制御電極ドライブ信号を与える第２ドライバと、
スイッチからの出力電圧を検出する検出器、
とをさらに備え、前記スイッチは、前記ドライブ入力信号によって第１領域でドライブされ、前記出力電圧が第１レベルである場合に、前記スイッチを前記第１ドライバでドライブし、前記出力電圧が第２レベルである場合に、前記スイッチを前記第２ドライバでドライブするようになっている請求項１に記載の回路。
【請求項４】
ドライブ入力信号の開始をスイッチからの出力信号と比較し、前記ドライブ入力信号の前記開始と前記出力信号との間の時間遅延の量を決定する回路と、
プリチャージ電圧が、前記遅延時間が所望の遅延時間よりも大きい場合に増加し、前記遅延時間が前記所望の遅延時間よりも小さい場合に減少するように、前記スイッチに加える前記プリチャージ電圧を調整する回路、
とをさらに備える請求項２に記載の回路。
【請求項５】
時間的に順々に、第４スロープ、前記第４スロープと比較して小さい第５スロープ、および前記第５スロープと比較して大きい第６スロープを有するターンオフ信号が与えられるように、変換ドライブ入力信号を与えることによって、スイッチをオフにするように動作する請求項１に記載の回路。
【請求項６】
変換ドライブ入力信号が、ＥＭＩを低下させるようになっている請求項１に記載の回路。
【請求項７】
変換ドライブ入力信号が、スイッチング損失を低減させるようになっている請求項１に記載の回路。
【請求項８】
スイッチがＭＯＳＦＥＴであり、プリチャージ電圧を調整する回路が、前記スイッチのゲート容量に加える電圧を調整する回路を備える請求項２に記載の回路。
【請求項９】
半導体スイッチをドライブするドライブ入力信号の開始と、前記スイッチがほぼ完全にオンした状態との間の所望の遅延時間を達成する回路であって、
前記スイッチの制御電極に加えるプリチャージ電圧を調整して、所望の遅延時間を維持する回路を備える回路。
【請求項１０】
ドライブ入力信号の開始を、スイッチがほぼ完全にオンしたときの前記スイッチからの出力信号と比較し、前記ドライブ入力信号の開始と前記出力信号との間の時間遅延の量を決定する回路と、
プリチャージ電圧が、前記遅延時間が所望の遅延時間よりも大きい場合に増加し、前記遅延時間が前記所望の遅延時間よりも小さい場合に減少するように、前記スイッチに加える前記プリチャージ電圧を調整する回路、
とをさらに備える請求項９に記載の方法。
【国際調査報告】
2008519529.tif 000016