(57)【要約】  メモリアレイ（１４０）は、導体の第１の集合（１４２）および第２の集合（１４４）と複数のメモリダイオード（１３０）とを含み、各々は順方向において第１の集合（１４２）の導体（ＢＬ）を第２の集合（１４４）の導体（ＷＬ）に接続する。選択されたメモリダイオード（１３０）にわたって、順方向において高い電位から低い電位へと電位が与えられ、選択されたメモリダイオード（１３０）をプログラムするよう意図される。この意図されたプログラミング中に、アレイ（１４０）の互いのメモリダイオード（１３０）は、そこにわたって順方向においてその閾値電圧より低い電位を与える。各メモリダイオード（１３０）の閾値電圧は、そのメモリダイオード（１３０）にわたって逆方向において高い電位から低い電位へと電位を与えることにより確立することができる。このように十分な閾値電圧を確立することによって、およびアレイ（１４０）の導体に与えられた適切な電位を選択することによって、漏れ電流および妨害と関係する問題が回避される。
2008525935.tif 000002
【特許請求の範囲】
【請求項１】
メモリダイオード（１３０）の状態を与える方法であって、
メモリダイオード（１３０）に導電状態を与えるためにメモリダイオード（１３０）にわたって第１の電位を与えるステップと、
メモリダイオード（１３０）に閾値電圧を確立するためにメモリダイオード（１３０）にわたって第２の電位を与えるステップとを含む、方法。
【請求項２】
第１の電位はメモリダイオード（１３０）の順方向において高い電位から低い電位へと与えられる、請求項１に記載の方法。
【請求項３】
第２の電位はメモリダイオードの逆方向において高い電位から低い電位へと与えられる、請求項２に記載の方法。
【請求項４】
第２の電位はメモリダイオード（１３０）の逆方向において高い電位から低い電位へと与えられる、請求項１に記載の方法。
【請求項５】
メモリダイオード（１３０）にわたってメモリダイオード（１３０）の逆方向において高い電位から低い電位へと第３の電位を与えるステップをさらに含み、第３の電位は第２の電位より大きい、請求項１に記載の方法。
【請求項６】
メモリダイオード（１３０）にわたってメモリダイオード（１３０）の逆方向において高い電位から低い電位へと第３の電位を与えるステップをさらに含み、第３の電位は第２の電位より大きい、請求項４に記載の方法。
【請求項７】
メモリダイオード（１３０）にわたってメモリダイオード（１３０）の逆方向において高い電位から低い電位へと第３の電位を与えるステップはメモリダイオード（１３０）消去ステップである、請求項６に記載の方法。
【請求項８】
導電メモリダイオード（１３０）の閾値電圧を確立する方法であって、メモリダイオード（１３０）にわたってメモリダイオード（１３０）の逆方向において高い電位から低い電位へと電位を与えるステップを含む、方法。
【請求項９】
メモリダイオード（１３０）の確立された閾値電圧は、メモリダイオード（１３０）にわたってメモリダイオード（１３０）の逆方向において高い電位から低い電位へと与えられた電位の大きさに依存する、請求項８に記載の方法。
【請求項１０】
メモリダイオード（１３０）の確立された閾値電圧は、メモリダイオード（１３０）にわたってメモリダイオード（１３０）の逆方向において高い電位から低い電位へと与えられた電位の大きさの増加とともに増加する、請求項９に記載の方法。
【請求項１１】
メモリダイオード（１３０）に手順を行う方法であって、
メモリダイオード（１３０）にわたってメモリダイオード（１３０）の逆方向において高い電位から低い電位へと電位を与えるステップを含み、メモリダイオード（１３０）の消去状態を与えることが意図され、
メモリダイオード（１３０）の状態を検証するために、メモリダイオード（１３０）にわたってメモリダイオード（１３０）の順方向において高い電位から低い電位へと電位を与えるステップとを含む、方法。
【請求項１２】
メモリダイオード（１３０）にわたってメモリダイオード（１３０）の順方向において
高い電位から低い電位へと電位を与えるステップはメモリダイオード（１３０）読出ステップである、請求項１１に記載の方法。
【請求項１３】
導電状態にあるメモリダイオード（１３０）に手順を行なう方法であって、
メモリダイオード（１３０）にわたってメモリダイオード（１３０）の順方向において高い電位から低い電位へと電位を与えるステップを含み、メモリダイオード（１３０）の状態を読出すことが意図され、
メモリダイオード（１３０）に閾値電圧を確立するために、メモリダイオード（１３０）にわたってメモリダイオード（１３０）の逆方向において高い電位から低い電位へと電位を与えるステップを含む、方法。
【請求項１４】
メモリダイオード（１３０）に行なわれる手順は読出完了手順である、請求項１３に記載の方法。
【請求項１５】
メモリアレイ（１４０）の選択されたメモリダイオード（１３０）に手順を行なう方法であって、前記メモリアレイ（１４０）は、第１の複数の導体（１４２）と、第２の複数の導体（１４４）と、複数のメモリダイオード（１３０）とを含み、各々は、第１の複数（１４２）の導体（ＢＬ）を第２の複数（１４４）の導体（ＷＬ）と接続し、方法は、
選択されたメモリダイオード（１３０）にわたって選択されたメモリダイオード（１３０）の順方向において高い電位から低い電位へと電位を与えるステップを含み、選択されたメモリダイオード（１３０）を導電状態にプログラムすることが意図され、
選択されたメモリダイオード（１３０）の意図されたプログラミング中、アレイ（１４０）における互いのプログラムされたメモリダイオード（１３０）がそこにわたって順方向においてその閾値電圧よりも低い電位を与えるステップを含む、方法。
【請求項１６】
メモリアレイ（１４０）の選択されたプログラムされたメモリダイオード（１３０）を消去する方法であって、前記メモリアレイ（１４０）は、第１の複数の導体（１４２）と、第１の複数の導体（１４２）に交差する第２の複数の導体（１４４）と、複数のメモリダイオード（１３０）とを含み、各々は、第１の複数（１４２）の導体（ＢＬ）を第２の複数（１４４）の導体（ＷＬ）とこれらの導体（ＢＬ，ＷＬ）の交差点近くで接続し、方法は、
選択されたメモリダイオード（１３０）にわたって選択されたメモリダイオード（１３０）の逆方向において高い電位から低い電位へと電位を与えるステップを含み、選択されたメモリダイオード（１３０）を消去することが意図され、
選択されたメモリダイオード（１３０）の意図された消去中、アレイ（１４０）における互いのプログラムされたメモリダイオード（１３０）がそこにわたって逆方向において選択されたメモリダイオード（１３０）を消去するために与えられた電位よりも低い電位を与えたことをもたらすステップを含む、方法。
【請求項１７】
メモリアレイ（１４０）の選択されたメモリダイオード（１３０）に手順を行なう方法であって、前記メモリアレイ（１４０）は、第１の複数の並行導体（１４２）と、第１の複数の導体（１４２）に直角かつ交差する第２の複数の並行導体（１４４）と、複数のメモリダイオード（１３０）とを含み、各々は、第１の複数（１４２）の導体（ＢＬ）を第２の複数（１４４）の導体（ＷＬ）とこれらの導体（ＢＬ，ＷＬ）の交差点近くで接続し、方法は、
選択されたメモリダイオード（１３０）にわたって選択されたメモリダイオード（１３０）の順方向において高い電位から低い電位へと電位を与えるステップを含み、選択されたメモリダイオード（１３０）を導電状態にプログラムすることが意図され、
選択されたメモリダイオード（１３０）の意図されたプログラミング中に、アレイの互いのメモリダイオード（１３０）がそこにわたって順方向においてその閾値電圧よりも低
い電位を与えたことをもたらすステップと、
選択されたメモリダイオード（１３０）にわたって選択されたメモリダイオード（１３０）の逆方向において高い電位から低い電位へと電位を与えるステップとを含み、選択されたメモリダイオード（１３０）を消去することが意図され、
選択されたメモリダイオード（１３０）の意図された消去中、アレイ（１４０）における互いのプログラムされたメモリダイオード（１３０）がそこにわたって逆方向において選択されたメモリダイオード（１３０）を消去するために与えられた電位よりも低い電位を与えたことをもたらすステップとを含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の背景
１．技術分野
本発明は一般にメモリ装置に関し、より特定的にはメモリダイオードを組入れたメモリアレイに関する。
【背景技術】
【０００２】
２．背景技術
一般に、コンピュータに関連付けられたメモリ装置および他の電子装置は、その動作のために情報を記憶し維持するために採用される。典型的には、このようなメモリ装置はメモリセルのアレイを含み、各メモリセルはそれをプログラムし、消去し、読出すためにアクセスすることができる。各メモリセルは、そのメモリセルの読出ステップ中に読出され得る情報を、それぞれ「０」および「１」とも呼ばれる「オフ」状態または「オン」状態で維持する。
【０００３】
このような電子装置が開発され改良され続けている間、記憶され、維持されることが必要な情報量は増え続けている。図１は、これらのニーズに合致するための有利な特性を含むメモリダイオード３０として知られるメモリセルの１つの型を示す。メモリダイオード３０は、電極３２、電極３２上の超イオン層３４、超イオン層３４上の活性層３６、および活性層３６上の電極３８を含む。当初はメモリダイオード３０がプログラムされていないと仮定すると、メモリダイオード３０をプログラムするために、負の電圧が電極３８に与えられる一方で電極３２は接地に保持され、その結果、メモリダイオード３０にわたって、メモリダイオード３０の順方向において高い電位から低い電位へと電位Ｖpg（「プログラミング」電位）が与えられる（メモリダイオード電流対メモリダイオード３０にわたって与えられる電位のプロットである図２を参照）。この電位は、銅イオンが超イオン層３４から電極３８へ、次に活性層３６へと（Ａ）引付けられるようにするのに十分であり、活性層３６（およびメモリダイオード３０全体）を（順方向の）低抵抗状態または導電状態にする。このような電位の除去（Ｂ）の際、プログラミングステップ中に活性層３６に引寄せられた銅イオンはそこに残り、その結果、活性層３６（およびメモリダイオード３０）は導電状態または低抵抗状態のまま残る。
【０００４】
図３はそのプログラムされた（導電）状態におけるメモリダイオード３０の読出ステップを示す。メモリダイオード３０にわたって、メモリダイオード３０の順方向において高い電位から低い電位へと電位Ｖr（「読出」電位）が与えられる。この電位はメモリダイオード３０の固有のダイオード特性である閾値電圧Ｖtを超えるのに十分であるが、プログラミングのためにメモリダイオード３０にわたって与えられる電位Ｖpg（上記参照）よりも小さい。この状況において、メモリダイオード３０は容易に電流を伝導し、それはメモリダイオード３０がそのプログラムされた状態にあることを示唆する。
【０００５】
メモリダイオードを消去するために（図４）、正の電圧が電極３８に与えられる一方で電極３２は接地に保持され、その結果、メモリダイオード３０にわたって、メモリダイオード３０の逆方向において高い電位から低い電位へと電位Ｖer（「消去」電位）が与えられる。この電位は、銅イオンが活性層３６から電極３２へ、次に超イオン層３４へとはね返されるようにするのに十分であり、活性層３６（およびメモリダイオード３０全体）を高抵抗または実質的に非導電状態にする（メモリダイオード３０にわたる電位Ｖerの印加を示す図５を参照）。この状態は、この電位をメモリダイオード３０から除去する際にも
残る。
【０００６】
図６は、消去された（実質的に非導電）状態におけるメモリダイオード３０の読出ステップを示す。ここでも上述のように、メモリダイオード３０にわたって、メモリダイオード３０の順方向において高い電位から低い電位へと電位Ｖrが与えられる。活性層３４（およびメモリダイオード３０）が高抵抗状態または実質的に非導電状態にあるので、メモリダイオード３０は有意の電流を伝導せず、それはメモリダイオード３０がその消去された状態にあることを示唆する。
【０００７】
図７は上述の型のメモリダイオード３０を組込んだメモリダイオードアレイ４０を示す。図７に示されたように、メモリダイオードアレイ４０は、並行導体（ビット線）ＢＬ0，ＢＬ1，…ＢＬnの第１の複数体４２と、第１の複数の導体４２の上にあり、そこから間隔をあけて置かれ、それに直角で、交差する並行導体（ワード線）ＷＬ0，ＷＬ1，…ＷＬnの第２の複数体４４を含む。上述の型の複数のメモリダイオード３０が含まれる。各メモリダイオード３０は、第１の複数４２の導体ＢＬを第２の複数の導体ＷＬとこれらの導体の交差点において接続し、メモリダイオード３０は、第１の複数４２のＢＬ導体から第２の複数４４の導体ＷＬへの順方向にある。たとえば、図７に示されるように、メモリダイオード３０00は、第１の複数の導体４２の導体ＢＬ0を第２の複数の導体４４の導体ＷＬ0とこれらの導体ＢＬ0，ＷＬ0の交差点において接続し、メモリダイオード３０10は、第１の複数の導体４２の導体ＢＬ1を第２の複数の導体４４の導体ＷＬ0とこれらの導体ＢＬ1，ＷＬ0の交差点において接続し、などとなる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
選択されたメモリダイオード、たとえば選択されたメモリダイオード３０00をプログラムするために（図７）、導体ＢＬ0に与えられる電圧Ｖ1は、導体ＷＬ0に与えられる電圧Ｖ2よりもＶpgだけ大きくなければならない。しかしながら、アレイ４０における他のメモリダイオードのうちのいずれかの望ましくない妨害状態を回避するためには、以下の手法を行うことができる。その促進のために、導体ＷＬ1−ＷＬnの各々に電圧Ｖ2より大きな電圧Ｖ3が与えられ、電圧Ｖ1と電圧Ｖ3との差はＶpgよりも小さい。さらに、導体ＢＬ1−ＢＬnの各々に電圧Ｖ2より大きい電圧Ｖ4が与えられ、電圧Ｖ4と電圧Ｖ2との差はＶpgよりも小さい。さらに、電圧Ｖ3およびＶ4は等しいように選択されることができ、その結果、アレイ４０におけるメモリダイオードの大多数、すなわち導体ＢＬ0または導体ＷＬ0のいずれにも接続されないメモリダイオードの各々は、そこを通る漏れ電流を最小限にするよう、そこにわたって与えられる電位を実質的に有さない。
【０００９】
しかしながら、プログラムされたメモリダイオードの閾値電圧は極めて低くなりがちであることがわかっており、それがここで説明されるような問題となる。
【００１０】
上述のように、選択されたメモリダイオード３０00は、選択されたメモリダイオード３０00のプログラミング中、メモリダイオード３０00にわたって順方向においてＶpgすなわちＶ1−Ｖ2を与えている。一方（図７および図８）、導体ＢＬ0に接続された他のメモリダイオード３０01−３０0nの各々は、そこにわたって順方向において（Ｖ1−Ｖ3）を与えており、それはＶpgより小さい。しかしながら、導体ＢＬ0に接続されたメモリダイオードのグループ内のプログラムされたメモリダイオードの場合はその閾値電圧が極めて低いので、これらのプログラムされたメモリダイオードの各々にわたって順方向において与えられる電位（Ｖ1−Ｖ3）はそれぞれの閾値電圧Ｖtを超えるのに十分であり、そのためかなりの電流がそこを通ることができることとなる。一方（図７および図８）、導体ＷＬ0に接続された他のメモリダイオードの各々はそこにわたって（Ｖ4−Ｖ2）を与え、それはＶpgよりも小さい。ここでも、導体ＷＬ0に接続されたメモリダイオード３０01−３０0n
のグループ内のプログラムされたメモリダイオードの場合にはその閾値電圧が極めて低いので、これらのプログラムされたメモリダイオードの各々にわたって順方向において与えられる電位（Ｖ4−Ｖ2）はそれぞれの閾値電圧Ｖtを超えるのに十分であり、そのためかなりの電流がそこを通ることができることとなる。この手法が、選択されたメモリダイオード３０00のプログラミング中に著しい漏れ電流を生じる結果となり、メモリダイオードアレイ４０の性能を著しく劣化させる結果となることが容易に理解される。
【００１１】
上述の問題を克服する手法が必要である。
【課題を解決するための手段】
【００１２】
発明の開示
広義には、本発明は、選択されたメモリダイオードに手順を行う方法であって、メモリアレイは、第１の複数の並行導体と、第１の複数の並行導体に直角で、かつ交差する第２の複数の並行導体と、複数のメモリダイオードとを含み、各々は順方向において、第１の複数の導体を第２の複数の導体とそれらの導体の交差点近くで接続する。この方法は、選択されたメモリダイオードにわたって、選択されたメモリダイオードの順方向において高い電位から低い電位へと電位を与えるステップを含み、選択されたメモリダイオードを導電状態にプログラムすることが意図され、さらに、選択されたメモリダイオードの意図されたプログラミング中に、アレイの互いのメモリダイオードが、そこにわたって順方向においてその閾値電圧よりも低い電位を与えるステップと、選択されたメモリダイオードにわたって、選択されたメモリダイオードの逆方向において高い電位から低い電位へと電位を与えるステップとを含み、選択されたメモリダイオードを消去することが意図され、さらに、選択されたメモリダイオードの意図された消去中に、アレイの互いのメモリダイオードが、そこにわたって逆方向において、選択されたメモリダイオードを消去するために与えられた電位よりも低い電位を与えるステップを含む。
【００１３】
本発明は、添付の図面に関連して下記の詳細な説明を考慮すると一層よく理解される。以下の説明から当業者に容易に明らかになるように、本発明の実施例は単に発明の実行のための最良の形態の例示として示され、説明されている。認識されるように、本発明は他の実施例が可能であり、そのいくつかの詳細は、すべて本発明の範囲を逸脱することなく修正およびさまざまな明白な局面が可能である。したがって、図面および詳細な説明はその性質上例示的であって限定的ではないとみなされる。
【００１４】
本発明の特徴と考えられる新規な機能が添付の請求項で述べられる。しかしながら、本発明自体は、前記好ましい使用形態ならびにそのさらなる目的および利点と同じく、添付の図面に関連して読まれると、以下の例示的実施例の詳細な説明を参照することによって最もよく理解される。
【発明を実施するための最良の形態】
【００１５】
発明の最良の形態
本発明の実行のために発明者らによって現在想定される最良の形態を示す本発明の特定の実施例が、ここで詳細に言及される。
【００１６】
図９は図１に類似し、メモリダイオード１３０のプログラミングを示す。メモリダイオード１３０は、たとえば、Ｃｕ電極１３２、電極１３２上の超イオンＣｕ2Ｓ層１３４、Ｃｕ2Ｓ層１３４上の活性ＷＯ3層またはＦ８Ｔ２層１３６、活性層１３６上のＴｉ電極１３８を含む。メモリダイオード１３０のプログラミングにおいて、負の電圧が電極１３８に加えられる一方で電極１３２が接地で保持され、その結果、メモリダイオード１３０にわたって、メモリダイオード１３０の順方向において高い電位から低い電位へとプログラミング電位Ｖpgが与えられる（図１０も参照）。この電位は、銅イオンが超イオン層１３
４から電極１３２へ、次に活性層１３６へと引付けられるようにするのに十分であり、活性層１３６（およびメモリダイオード１３０全体）を（順方向の）低抵抗状態または導電状態にする。メモリダイオード１３０からのこのような電位の除去の際、プログラムステップ中に活性層１３６に引寄せられた銅イオンはそこに残り、その結果、活性層１３６（およびメモリダイオード１３０）は導電状態または低抵抗状態のまま残る。
【００１７】
上述のように、メモリダイオード１３０がこの導電状態または低抵抗状態にあるので、メモリダイオード１３０の固有のダイオード特性は極めて低い閾値電圧Ｖt1（図１０）を有しがちであり、上述の問題に至る。しかしながら、プログラム完了ステップとして、メモリダイオード１３０にわたってメモリダイオード１３０の逆方向において高い電位から低い電位へと電界を与えることにより、メモリダイオード１３０の閾値電圧Ｖtが増加され得ることが知られた。たとえば、図１１に示されるように、メモリダイオード１３０にわたって、メモリダイオード１３０の逆方向において高い電位から低い電位へと電界Ｖs1を与えることにより、メモリダイオード１３０の閾値電圧がＶt1からＶt2まで増大し、メモリダイオード１３０の閾値電圧をＶt2で確立する。新しい閾値電圧Ｖt2を確立するためにメモリダイオード１３０に与えられたこの電位Ｖs1はメモリダイオード１３０を消去するためにメモリダイオード１３０の逆方向において与えられた電位Ｖerよりも小さく、そのため、プログラムされたメモリダイオード１３０の状態を妨害することを回避する。
【００１８】
図１２は、図１１に示されるようにプログラムされた（導電）状態におけるメモリダイオード１３０の読出ステップを示す。メモリダイオード１３０にわたって、メモリダイオード１３０の順方向において高い電位から低い電位へと電位Ｖrが与えられる。この電位Ｖrはメモリダイオード１３０の閾値電圧Ｙt2を超えるのに十分であるが、プログラミングのためにメモリダイオード１３０にわたって与えられた電位Ｖpgよりも小さい。この状況において、メモリダイオード１３０は容易に電流を伝導し、それはメモリダイオード１３０がそのプログラムされた状態にあることを示唆する。
【００１９】
今しがた説明した読出ステップは、メモリダイオード１３０の閾値電圧が以前に選択され確立されたレベルＶt2から低下することにより、メモリダイオード１３０の確立された閾値電圧を妨害し得ることがわかっている。選択された閾値電圧Ｖt2を再確立するために読出完了ステップが行われ（図１３）、メモリダイオード１３０にわたって、メモリダイオード１３０の逆方向において高い電位から低い電位へと電界Ｖs1を与えることにより、再びメモリダイオード１３０の閾値電圧Ｖtが以前に確立されたレベルＶt2にまで増加され、それによりメモリダイオード１３０の閾値電圧がＶt2にまで増加して、再びメモリダイオードの閾値電圧がＶt2で確立される。
【００２０】
メモリダイオード１３０の閾値電圧Ｖtの増加量は、メモリダイオード１３０にわたってその逆方向において高い電位から低い電位へとそのように与えられた電位Ｖsの大きさに依存することがわかっている。すなわち、ある大きさの電位Ｖs1が閾値電圧Ｖt2を決定する一方、Ｖs1より大きいとして選ばれたある大きさの電位Ｖs2は、Ｖt2より大きい閾値電圧Ｖt3（図１１と図１４とを比較されたい）を決定する。すなわち、電位Ｖsと閾値電圧Ｖtとの大きさの間には比例関係が存在する。しかしながら、電位Ｖsが閾値電圧Ｖtの大きさを決定するために与えられていた場合（たとえば閾値電圧Ｖt3を決定するために電位Ｖs2が与えられた場合）、元来与えられた電位Ｖsよりも大きさにおいて小さい別の電位Ｖsが与えられた場合（たとえばＶs2より大きさが小さいＶs1）、閾値電圧（Ｖt3）のレベルは変わらない。すなわち、閾値電圧Ｖtのレベルは与えられた最も大きい電位Ｖsによって確立される（そしてこの例ではＶt3のまま残る）。
【００２１】
このように、メモリダイオード１３０の閾値電圧は、適用例について特定のニーズに適合することができる。ここでも、新しい閾値電圧を確立するためにメモリダイオード１３
０に与えられたこの電位Ｖsは、メモリダイオード１３０を消去するためにメモリダイオード１３０の逆方向において与えられた電位Ｖerよりも小さく、そのため、プログラムされたメモリダイオード１３０の状態の妨害状態を回避する。
【００２２】
図１５は、図１４に示されるようにプログラムされた（導電）状態におけるそのようにプログラムされたメモリダイオード１３０の読出ステップを示す。メモリダイオード１３０にわたってメモリダイオード１３０の順方向において高い電位から低い電位へと電位Ｖrが与えられる。この電位はメモリダイオード１３０の閾値電圧Ｖt3を超えるのに十分であるが、プログラミングのためにメモリダイオード１３０にわたって与えられた電位Ｖpgよりも小さい。この状況において、メモリダイオード１３０は容易に電流を伝導し、それはメモリダイオード１３０がそのプログラムされた状態にあることを示す。ここでも、上述の読出完了ステップが行われて、メモリダイオード１３０の閾値電圧Ｖt3を再確立する。
【００２３】
図１６は図４に類似し、メモリダイオード１３０の消去を示す。電極１３８に正の電圧が加えられる一方で電極１３２が接地で保持され、その結果、メモリダイオード１３０にわたって、メモリダイオード１３０の逆方向において高い電位から低い電位へと電位Ｖerが与えられる（図１７も参照）。この電位は、上述のようにメモリダイオード閾値電圧を確立するために与えられた電位Ｖsより大きく、銅イオンが活性層１３６から電極１３２へ、次に超イオン層１３４へとはね返るようにするのに十分であり、そのため活性層１３６（およびメモリダイオード１３０全体）が高抵抗状態または本質的に非導電状態にあるようにさせる。この状態は、メモリダイオード１３０からそのような電位を除去する際にも残る。
【００２４】
図１８は、消去手順の直後に行われる、消去された（本質的に非導電）状態のメモリダイオード１３０の検証ステップを示す。電位Ｖr（下記を参照して、このステップは実際には読出ステップなので、これはメモリダイオード１３０の状態を読出す際に与えられた電位である）が、メモリダイオード１３０にわたってメモリダイオード１３０の順方向において高い電位から低い電位へと与えられる。この電位はプログラミングのためにメモリダイオード１３０にわたって与えられた電位Ｖpgよりも小さい。メモリダイオード１３０が適切に消去されている場合、すなわち、メモリダイオード１３０がその高抵抗状態または実質的に非導電状態にある場合、メモリダイオード１３０は有意の電流を伝導しない。
【００２５】
図１８は、メモリダイオード１３０の状態を決定するために行われる、消去された状態におけるそのメモリダイオード１３０の読出ステップをも示す。ここでも、メモリダイオード１３０にわたって、メモリダイオード１３０の順方向において高い電位から低い電位へと電位Ｖrが与えられる。メモリダイオード１３０は、その消去された状態、すなわち高抵抗状態または実質的に非導電状態においては有意の電流を伝導しない。
【００２６】
図１９は図７に類似し、説明した型のメモリダイオード１３０を組込んだメモリダイオードアレイ１４０を示す。図１９に示されるように、および図２０を参照して、メモリダイオードアレイ１４０は、並行導体（ビット線）ＢＬ0，ＢＬ1，…ＢＬnの第１の複数１４２と、第１の複数１４２の上にあり、そこから間隔をあけて置かれ、それに直角で、交差する並行導体（ワード線）ＷＬ0，ＷＬ1，…ＷＬnの第２複数１４４を含む。説明した型の複数のメモリダイオード１３０が含まれる。各メモリダイオード１３０は、第１の複数１４２の導体ＢＬを第２の複数１４４の導体ＷＬとそれらの導体の交差点において接続し、メモリダイオード１３０は、第１の複数１４２の導体ＢＬから第２の複数１４４の導体ＷＬへの順方向にある。たとえば、図１９に示されるように、メモリダイオード１３０00は、第１の複数の導体１４２の導体ＢＬ0を第２の複数の導体１４４の導体ＷＬ0とそれらの導体ＢＬ0，ＷＬ0の交差点において接続し、メモリダイオード１３０10は、第１の複
数の導体１４２の導体ＢＬ1を第２の複数の導体１４４の導体ＷＬ0にそれらの導体ＢＬ1，ＷＬ0の交差点において接続し、などとなる。
【００２７】
選択されたメモリダイオード、たとえば選択されたメモリダイオード１３０00をプログラムするために、メモリダイオード１３０00にわたってその順方向において電位Ｖpgが与えられる。明らかにするために、電位Ｖpgがメモリダイオード１３０00にわたってその順方向において確立されるように、電圧Ｖpgは導体ＢＬ0に与えられるように示される一方、導体ＷＬ0には０の電圧が与えられるように示される。導体に加えられた電圧がアレイ１４０における選択されていないメモリダイオードの閾値電圧を超え、実質的な漏れ電流を与える、上述の問題を克服するために、導体ＢＬ1−ＢＬnおよび導体ＷＬ1−ＷＬnに電圧が加えられて、選択されたメモリダイオード１３０00以外の、導体ＢＬ0−ＢＬnに接続されたメモリダイオードの各々、および導体ＷＬ0−ＷＬnに接続されたメモリダイオードの各々が順方向においてそこに電位ｒＶpgを与えていることを確立し、ここで、ｒ＜１、かつ、ｒＶpg＜電位ｒＶpgが与えられるメモリダイオードの閾値電圧（たとえばＶt2）である（図２０も参照）。ｒの値の選択は、確立された閾値電圧のレベルの選択に結び付けられることができ、その逆も成立することが理解される。すなわち、比較的高レベルの閾値電圧が確立されると、値ｒは比較的高くなり得、反対に比較的低レベルの閾値電圧が確立されると、ｒの値は比較的低くなければならない。
【００２８】
電位ｒＶpgは、導体ＢＬ1−ＢＬnの各々に電圧ｒＶpgを加えることにより、（選択されたメモリダイオード１３０00以外の）導体ＷＬ0に接続されたメモリダイオードの各々にわたって確立することができる。導体ＢＬ1に接続された（選択されたメモリダイオード以外の）メモリダイオードの各々にわたって電位ｒＶpgを確立するために、各導体ＷＬ1−ＷＬnに電圧（ｌ−ｒ）Ｖpgが与えられる。ｒの値は、選択されたメモリダイオード１３０00以外の、導体ＢＬ0および導体ＷＬ0に接続されたプログラムされたメモリダイオードの各々に、そこにわたって順方向において、閾値電圧Ｖt2よりも低い電位が与えられるように選択される。さらに、アレイ１４０における他のメモリダイオード、すなわち導体ＢＬ0にも導体ＷＬ0にも接続されないメモリダイオード１３０の各々は、そこにわたって順方向において電位（２ｒ−ｌ）Ｖpgを与えている。（２ｒ−ｌ）Ｖpgが負の場合、メモリダイオードにわたって逆方向において高い電位から低い電位へと与えられた電位（２ｒ−ｌ）Ｖpgが、逆方向において高い電位から低い電位へと与えられた（閾値Ｖt2を確立する）電位Ｖs1よりも小さいようにｒの値が与えられ、閾値電圧Ｖt2の妨害を回避する。これはまた、メモリダイオードにわたって逆方向において高い電位から低い電位へと与えられた電位（２ｒ−ｌ）Ｖpgが、逆方向において高い電位から低い電位へと与えられた電位Ｖerよりも小さいことを確立する。（２ｒ−ｌ）Ｖpgが正の場合、メモリダイオードにわたってメモリダイオードの順方向において高い電位から低い電位へと与えられた電位（２ｒ−ｌ）Ｖpgが、それが与えられる閾値電圧Ｖt2よりも小さいように、ｒの値が与えられる。したがって、そのような電位を受けるいかなるプログラムされたメモリダイオードの状態も妨害されず、すなわち維持され、かついかなる選択されないメモリダイオードの閾値電圧を超えることもない。したがって、アレイにおける（選択されたメモリダイオード１３０00以外の）各メモリダイオードが、そこにわたって順方向においてそのメモリダイオードの閾値電圧Ｖt2よりも低い電位を与えたことが理解される。
【００２９】
アレイのメモリダイオードの閾値電圧を選択する能力は、値ｒの選択において幅広い自由裁量を可能にし、手法の全体的な柔軟性を増加させる。
【００３０】
図２１は図１９に類似するが、選択されたメモリダイオードを消去することを示す。
選択されたメモリダイオード、たとえば選択されたメモリダイオード１３０00を消去するためには、そこにわたってメモリダイオードの逆方向において電位Ｖerが与えられなければならない。明らかにするために、メモリダイオード１３０00にわたってその逆方向に
おいて高い電位から低い電位へと電位Ｖerが確立されるように、電圧Ｖerは導体ＷＬ0に与えられるように示される一方、導体ＢＬ0には０の電圧が与えられるように示される。導体ＢＬ1−ＢＬnおよび導体ＷＬ1−ＷＬnに電圧が加えられて、（選択されたメモリダイオード１３０00以外の）導体ＢＬ0に接続されたメモリダイオードの各々、および導体ＷＬ0に接続されたメモリダイオードの各々が逆方向においてそこに電位ｐＶer（順方向−ｐＶer）を与えていることを確立し、ここで、ｐ＜１である（図２２も参照）。
【００３１】
この逆方向の電位ｐＶerは、導体ＷＬ1−ＷＬnの各々に電圧ｐＶerを加えることにより、導体ＢＬ0に接続された（選択されたメモリダイオード１３０00以外の）メモリダイオードの各々にわたって確立することができる。導体ＷＬ0に接続された（選択されたメモリダイオード１３０00以外の）メモリダイオードの各々にわたって逆方向において電位ｐＶerを確立するために、導体ＢＬ1−ＢＬnの各々に電圧（ｌ−ｐ）Ｖerが与えられる。選択されたメモリダイオード１３０00以外の、導体ＢＬ0および導体ＷＬ0に接続されたメモリダイオードの各々は、ここで、そこにわたって順方向において、閾値電圧よりも低い（実際、順方向において負の）電位を有することがもたらされた。さらに、ｒの値は、メモリダイオードの逆方向において高い電位から低い電位へと与えられた値ｐＶerがそのメモリダイオードのために閾値電圧Ｖt2を確立する値Ｖs1より小さいように選択され、閾値電圧Ｖt2の妨害を回避する。さらに、アレイ１４０における他のメモリダイオード、すなわち導体ＢＬ0にも導体ＷＬ0にも接続されないメモリダイオードの各々は、そこにわたって順方向において電位（ｌ−２ｐ）Ｖerを与えている。（ｌ−２ｐ）Ｖerが正の場合、それを受けるメモリダイオードにわたって順方向において高い電位から低い電位へと与えられた電位（１−２ｐ）Ｖerがその閾値電圧よりも小さいようにｐの値が与えられ、この電位を受けるプログラムされたメモリダイオードがオンにならないことを確実にする。（１−２ｐ）Ｖerが負の場合、それを受けるメモリダイオードにわたって逆方向において高い電位から低い電位へと与えられた電位（１−２ｐ）Ｖerが、逆方向において高い電位から低い電位へと与えられた、メモリダイオード閾値Ｖt2を確立するのに用いられた電位Ｖs1よりも小さいように、ｐの値が与えられ、設定された閾値電圧Ｖt2の妨害を回避する。これは、このように与えられた電位のレベルが、それが与えられるプログラムされたメモリダイオードを消去するには不十分であることを保証する。このように、電位ｐＶerまたは電位（ｌ−２ｐ）Ｖerを受けたいかなるプログラムされたメモリダイオードの状態も維持され、すなわち妨害されない。さらに、メモリダイオードの順方向において与えられたと考えられる、上記で特定されたいかなる電位も、明らかにそのメモリダイオードの閾値電圧Ｖtよりも小さいことに注意されたい。このように、アレイ１４０における（選択されたメモリダイオード１３０00以外の）各メモリダイオードが、そこにわたって順方向において、そのメモリダイオードの閾値電圧Ｖt2よりも低い電位を与えたことが理解される。
【００３２】
図２３は図１９および図２１に類似するが、選択されたメモリダイオード１３０00を読出すことを示す。選択されたメモリダイオード１３０00の状態を読出すためには、メモリダイオード１３０00にわたってその順方向において高い電位から低い電位へと電位Ｖｒが与えられなければならない。この電位は、そのメモリダイオード１３０00がプログラムされた状態にある場合は選択されたメモリダイオード１３０00の閾値電圧Ｖt2を超えるのに十分であるが、消去された状態のメモリダイオードを望ましくなくプログラムする電位Ｖpgよりも小さい。その促進のため、また明らかにするために、メモリダイオード１３０00にわたってその順方向において電位Ｖrが確立されるように、電圧Ｖrは導体ＢＬ0に与えられるように示される一方、導体ＷＬ0には０の電圧が与えられるように示される。ページモードの読出では、他の導体ＢＬ1−ＢＬnの各々もそこにＶrを与えている。他の導体の各々はそこに電圧（ｌ−ｑ）Ｖｒを与え、ここでｑ＜１である。ｑに０に近い値が選ばれれば、導体ＷＬ１−ＷＬnに接続されたメモリダイオードの各々にわたって与えられる電位は０に近いであろう。この電位は、導体ＷＬ１−ＷＬnに接続されたいかなるプログラムされたメモリダイオードに伝導させるにも十分ではなく、また導体ＷＬ1−ＷＬnに接
続されたいかなる消去されたメモリダイオードにもそのように伝導させないであろう（図２４）。
【００３３】
メモリダイオードアレイにおけるメモリダイオードをプログラムし、消去し、読出すための非常に効率的な手法が本願明細書で与えられることが理解される。上述のように、この手法は、漏れ電流および妨害の問題を回避するのに極めて有効である。
【００３４】
本発明の実施例の上述の説明は例示および説明の目的のために示された。これは網羅的ではなく、または本発明を開示された形式に正確に限定するようにも意図されない。上記の教示に照らして他の修正または変形が可能である。
【００３５】
実施例は発明の原理の最良の例示を与えるよう選ばれ、説明された。またその実行上の適用は、それによって本発明を想定される特定の使用に適するように、さまざまな実施例において、さまざまな修正を備えて、当業者が本発明を利用することを可能にする。このような修正および変形はすべて、それが適正に、法的に公平に与えられる幅に従って解釈されると、添付の請求項によって決定される本発明の範囲内にある。
【図面の簡単な説明】
【００３６】
【図１】典型的なメモリダイオードの断面図であってそのプログラミングを示す図である。
【図２】図１のメモリダイオードのプログラミングにおける電流対電圧のプロットの図である。
【図３】図１のプログラムされたメモリダイオードの読出における電流対電圧のプロットの図である。
【図４】メモリダイオードの消去を示す、図１に示された図に類似の図である。
【図５】図４によるプログラムされたメモリダイオードの消去における電流対電圧のプロット図である。
【図６】図５による消去されたメモリダイオードの読出における電流対電圧のプロット図である。
【図７】図１によるメモリダイオードを含むメモリアレイの概略図である。
【図８】図７のアレイのプログラムされたメモリダイオードの漏れ電流の問題を示す電流対電圧のプロット図である。
【図９】メモリダイオードのプログラミングを示す、図１および図４に示された図に類似の図である。
【図１０】図９のメモリダイオードのプログラミングにおける電流対電圧のプロット図であって、メモリダイオードのプログラミングから結果として生じる、固有の閾値電圧特性を示す図ある。
【図１１】プログラムされたメモリダイオードの閾値電圧のシフトを示す、電流対電圧のプロット図である。
【図１２】シフトされた閾値電圧を有するプログラムされたメモリダイオードの読出を示す、電流対電圧のプロット図である。
【図１３】読出ステップに続くメモリダイオードの閾値電圧のリセットを示す、電流対電圧のプロット図である。
【図１４】閾値電圧を異なるレベルにシフトすることを示す、電流対電圧のプロット図である。
【図１５】異なるレベルにシフトされた閾値電圧を有するメモリダイオードの読出を示す、電流対電圧のプロット図である。
【図１６】メモリダイオードの消去を示す、図１、図４および図９に示された図に類似の図である。
【図１７】図１６のメモリダイオードの消去における電流対電圧のプロット図である。
【図１８】消去されたメモリダイオードの読出を示す、電流対電圧のプロット図である。
【図１９】メモリダイオードを含むメモリアレイの概略図であって、選択されたメモリダイオードのプログラミングを示す図である。
【図２０】プログラムされたメモリダイオードの異なる条件下における特性を示す、電流対電圧のプロット図である。
【図２１】図１９のメモリアレイの概略図であって、選択されたメモリダイオードの消去をさらに示す図である。
【図２２】消去されたメモリダイオードの異なる状況下における特性を示す、電流対電圧のプロット図である。
【図２３】図１９および図２１のメモリアレイの概略図であって、選択されたメモリダイオードの読出をさらに示す図である。
【図２４】読出条件下におけるメモリダイオードの特性を示す、電流対電圧のプロット図である。
【図１】
2008525935.tif 000003
【図２】
2008525935.tif 000004
【図３】
2008525935.tif 000005
【図４】
2008525935.tif 000006
【図５】
2008525935.tif 000007
【図６】
2008525935.tif 000008
【図７】
2008525935.tif 000009
【図８】
2008525935.tif 000010
【図９】
2008525935.tif 000011
【図１０】
2008525935.tif 000012
【図１１】
2008525935.tif 000013
【図１２】
2008525935.tif 000014
【図１３】
2008525935.tif 000015
【図１４】
2008525935.tif 000016
【図１５】
2008525935.tif 000017
【図１６】
2008525935.tif 000018
【図１７】
2008525935.tif 000019
【図１８】
2008525935.tif 000020
【図１９】
2008525935.tif 000021
【図２０】
2008525935.tif 000022
【図２１】
2008525935.tif 000023
【図２２】
2008525935.tif 000024
【図２３】
2008525935.tif 000025
【図２４】
2008525935.tif 000026
【国際調査報告】
2008525935.tif 000027
2008525935.tif 000028