(57)【要約】  マクロブロックに分割可能な画像のビデオ・データを符号化するためのビデオ・エンコーダおよび対応する方法が提供される。ビデオ・エンコーダは、イントラ・モードの第１の部分集合をテストしてレート歪みコストを計算し、このレート歪みコストを利用して、イントラ・モード選択を終了するかどうか、および追加イントラ・モードがあればどの追加イントラ・モードを現マクロブロックに対して調べるべきかを決定することにより、現マクロブロックの符号化時にイントラ・モード選択を実施するためのエンコーダ（４００）を備える。
2008519484.tif 000002
【特許請求の範囲】
【請求項１】
マクロブロックに分割可能な画像のビデオ・データを符号化するための装置であって、
イントラ・モードの第１の部分集合をテストしてレート歪みコストを計算することによりイントラ・モード選択を実施するためのエンコーダ（４００）を備え、
前記レート歪みコストは、前記イントラ・モード選択を終了するかどうかを判定するのに使用される装置。
【請求項２】
前記レート歪みコストはまた、追加イントラ・モードがあればどの追加イントラ・モードを調べるべきかを決定するのに使用される、請求項１に記載の装置。
【請求項３】
前記イントラ・モードの第１の部分集合は｛ＤＣ，垂直，水平｝モードを含む、請求項１に記載の装置。
【請求項４】
前記第１の部分集合のイントラ・モードのうちどれが最低コストを有したかに基づいて、残りのイントラ・モードの第２の部分集合がテストのために選択される、請求項１に記載の装置。
【請求項５】
前記最低コストは差分二乗値の和である、請求項４に記載の装置。
【請求項６】
前記第１の部分集合のイントラ・モードのうちどれが最低コストを有するかに基づいて、前記残りのイントラ・モードの第２の部分集合がテストのために選択され、前記第１の部分集合中で垂直モードが最小レート歪みコストを有するときには、前記第２の部分集合は｛対角線−下／右，垂直−右，垂直−左｝モードを含み、前記第１の部分集合中で水平モードが最小レート歪みコストを有するときには、前記第２の部分集合は｛水平−上，水平−下，対角線−下／右｝モードを含む、請求項４に記載の装置。
【請求項７】
画像のビデオ・データを符号化するための装置であって、
最良インター・モードのブロック・タイプ・パーティションに基づいてイントラ予測方向を実施するためのエンコーダ（４００）を備える装置。
【請求項８】
最良インター・モードが１６×８または８×４であるときには、イントラ予測は水平配向モードおよびＤＣモードのみをテストし、最良インター・モードが８×１６または４×８であるときには、イントラ予測は垂直配向モードおよびＤＣモードのみをテストする、請求項７に記載の装置。
【請求項９】
画像のビデオ・データを符号化するための装置であって、
ＩＮＴＲＡ１６×１６の最良サブモードに基づいてＩＮＴＲＡ４×４予測方向を決定することによりＩＮＴＲＡ４×４予測を実施するためのエンコーダ（４００）を備える装置。
【請求項１０】
最良ＩＮＴＲＡ１６×１６サブモードが水平であるときには、前記ＩＮＴＲＡ４×４予測は水平配向モードおよびＤＣモードのみをテストし、最良ＩＮＴＲＡ１６×１６サブモードが垂直であるときには、前記ＩＮＴＲＡ４×４予測は垂直配向モードおよびＤＣモードのみをテストする、請求項９に記載の装置。
【請求項１１】
マクロブロックに分割可能な画像のビデオ・データを符号化する方法であって、
現マクロブロックの符号化時にイントラ・モード選択を実施するステップを含み、
前記実施するステップは、
イントラ・モードの第１の部分集合をテストしてレート歪みコストを計算するステップ（７１５）と、
前記レート歪みコストに応じて、前記イントラ・モード選択を終了するかどうか判定するステップ（７３０、７３５）を含む方法。
【請求項１２】
前記イントラ・モードの第１の部分集合は｛ＤＣ，垂直，水平｝モードを含む、請求項１１に記載の方法。
【請求項１３】
前記第１の部分集合のイントラ・モードのうちどれが最低コストを有したかに基づいて、残りのイントラ・モードの別の第２の部分集合をテストのために選択するステップ（７４０、７４５、７５０）をさらに含む、請求項１１に記載の方法。
【請求項１４】
前記第１の部分集合のイントラ・モードのうちどれが最低コストを有したかに基づいて、前記残りのイントラ・モードの第２の部分集合がテストのために選択される、請求項１３に記載の方法。
【請求項１５】
前記最低コストは差分二乗値の和である、請求項１４に記載の方法。
【請求項１６】
前記第１の部分集合のイントラ・モードのうちどれが最低コストを有するかに基づいて、前記残りのイントラ・モードの第２の部分集合がテストのために選択され、前記第１の部分集合中で垂直モードが最小レート歪みコストを有するときには、前記第２の部分集合は｛対角線−下／右，垂直−右，垂直−左｝モードを含み、前記第１の部分集合中で水平モードが最小レート歪みコストを有するときには、前記第２の部分集合は｛水平−上，水平−下，対角線−下／右｝モードを含む、請求項１３に記載の方法。
【請求項１７】
前記レート歪みコストはまた、追加イントラ・モードがあればどの追加イントラ・モードを調べるべきかを決定するのに使用される、請求項１１に記載の方法。
【請求項１８】
画像のビデオ・データを符号化する方法であって、最良インター・モードのブロック・タイプ・パーティションに基づいてイントラ予測方向を実施するステップ（８００）を含む方法。
【請求項１９】
最良インター・モードが１６×８または８×４であるときには、イントラ予測は水平配向モードおよびＤＣモードのみをテストし、最良インター・モードが８×１６または４×８であるときには、イントラ予測は垂直配向モードおよびＤＣモードのみをテストする、請求項１８に記載の方法。
【請求項２０】
画像のビデオ・データを符号化する方法であって、ＩＮＴＲＡ１６×１６の最良サブモードに基づいてＩＮＴＲＡ４×４予測方向を決定することによりＩＮＴＲＡ４×４予測を実施するステップ（９００）を含む方法。
【請求項２１】
最良ＩＮＴＲＡ１６×１６サブモードが水平であるときには、前記ＩＮＴＲＡ４×４予測は水平配向モードおよびＤＣモードのみをテストし、最良ＩＮＴＲＡ１６×１６サブモードが垂直であるときには、前記ＩＮＴＲＡ４×４予測は垂直配向モードおよびＤＣモードのみをテストする、請求項２０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２００４年１１月４日に出願された米国仮出願６０／６２４，８７１号の利益を請求する。
【０００２】
本発明は一般にビデオ符号化に関し、より詳細には、ビデオ・エンコーダにおける高速モードのイントラ・モード予測のための方法および装置に関する。
【背景技術】
【０００３】
イントラ・モード予測は、イントラ・フレームとインター・フレームの両方に使用される。イントラ・フレーム中では、すべてのマクロブロックはイントラ・モードで符号化される。インター・フレーム（ＰおよびＢフレーム）では、インター予測とイントラ予測の両方がＨ．２６４標準（ＪＶＴおよびＭＰＥＧ−４  ＡＶＣとも呼ばれる）では使用される。個々のマクロブロックは、イントラとして、すなわち空間的相関のみを使用して符号化されるか、あるいはインターとして、すなわち前に符号化されたフレームからの時間的相関を使用して符号化される。一般にエンコーダは、符号化効率および主観的品質の考慮に基づいて、インター／イントラ符号化決定を各マクロブロックについて行うことができる。インター符号化は通常、前のピクチャからうまく予測されるマクロブロックに使用され、イントラ符号化は通常、前のピクチャからうまく予測されないマクロブロック、および／または空間的活動の低いマクロブロックに使用される。
【０００４】
Ｈ．２６４標準において、インター符号化では、１６×１６マクロブロックを予測するために様々なブロック・パーティション（例えばマクロブロックの場合は１６×１６、１６×８、８×１６、８×８であり、８×８サブマクロブロック・パーティションの場合は８×８、８×４、４×８、４×４）および複数の参照ピクチャを使用することができる。さらに、ＪＶＴは、ＳＫＩＰモードおよびＤＩＲＥＣＴモードもサポートする。
【０００５】
イントラ予測では、ＩＮＴＲＡ４×４およびＩＮＴＲＡ１６×１６という２つのブロック・タイプがサポートされる。
【０００６】
図１Ａに目を向けると、ＩＮＴＲＡ４×４予測モードが、参照番号１００で一般に示されている。ＩＮＴＲＡ４×４予測モード１００は、垂直モード０、水平モード１、ＤＣモード２、対角線−下／左モード３、対角線−下／右モード４、垂直−右モード５、水平−下モード６、垂直−左モード７、および水平−上モード８を含む。
【０００７】
図１Ｂに移ると、ＩＮＴＲＡ１６×１６予測モードが、参照番号１５０で一般に示されている。ＩＮＴＲＡ１６×１６予測モード１５０は、垂直モード０、水平モード１、ＤＣモード２、および平面モード３を含む。
【０００８】
従来技術では、モード決定にはレート歪み最適化（ＲＤＯ）フレームワークが使用される。インター・モードの場合、動き推定をモード決定とは別に考慮する。最初に動き推定をインター・モードのすべてのブロック・タイプに対して実施し、次いでインター・モードとイントラ・モードそれぞれのコストを比較することによってモード決定を行う。最小コストのモードを、最良のモードとして選択する。
【０００９】
イントラ符号化（Ｉ）ピクチャ中の１つのマクロブロックｓを符号化するための従来の手順は、次のように要約される。以下、この手順を「従来マクロブロック符号化手順」と呼ぶ。
【００１０】
従来マクロブロック符号化手順の第１ステップでは、最後に復号されたピクチャと、ラグランジュ乗数λＭＯＤＥ、λＭＯＴＩＯＮと、マクロブロック量子化パラメータＱＰとを提供する。
【００１１】
従来マクロブロック符号化手順の第２ステップでは、ＭＯＤＥが変動するときＱＰおよびλＭＯＤＥが与えられた場合に、Ｊ（ｓ，ｃ，ＭＯＤＥ｜ＱＰ，λＭＯＤＥ）＝ＳＳＤ（ｓ，ｃ，ＭＯＤＥ｜ＱＰ）＋λＭＯＤＥ・Ｒ（ｓ，ｃ，ＭＯＤＥ｜ＱＰ）を最小化することにより、マクロブロック・イントラ予測モードを選択する。記号ｃは、再構築されたマクロブロックを表す。記号ＳＳＤは、元の信号と再構築された信号との間の差分二乗和（Ｓｕｍ  ｏｆ  Ｓｑｕａｒｅ  Ｄｉｆｆｅｒｅｎｃｅｓ）を表す。記号Ｒ（ｓ，ｃ，ＭＯＤＥ）は、マクロブロック・ヘッダおよびすべてのＤＣＴ係数のためのビットを含めた、ＭＯＤＥ選択に関連するビットの数を表す。記号ＭＯＤＥは、以下のとおり、潜在的なマクロブロック・モードの集合のうちのモードを表す。
ＭＯＤＥ∈｛ＩＮＴＲＡ４×４，ＩＮＴＲＡ１６×１６｝
【００１２】
ＩＮＴＲＡ４×４モードは、以下を含む。
【００１３】
【数１】
2008519484.tif 000003
【００１４】
ＩＮＴＲＡ１６×１６モードは、以下を含む。
ＭＯＤＥ∈｛垂直，水平，ＤＣ，平面｝
【００１５】
インター符号化（ＰまたはＢ）ピクチャ中の１つのマクロブロックｓを符号化するためには、以下の２つの追加ステップを利用する。
【００１６】
第１の追加ステップは、可能なマクロブロック・モードの各参照ピクチャおよび動きベクトルについて以下の式を最小化することにより、動き推定および参照ピクチャ選択を実施することを含む。
Ｊ（ＲＥＦ，ｍ（ＲＥＦ）｜λＭＯＴＩＯＮ）＝ＳＡＤ（ｓ，ｃ（ＲＥＦ，ｍ（ＲＥＦ）））＋λＭＯＴＩＯＮ・（Ｒ（ｍ（ＲＥＦ）−ｐ（ＲＥＦ））＋Ｒ（ＲＥＦ））
上式で、ｍは考察中の現動きベクトルを表し、ＲＥＦは参照ピクチャを表し、ｐは動きベクトル符号化中に予測に使用される動きベクトルを表し、Ｒ（ｍ−ｐ）は動きベクトルを符号化するのに使用されるビットを表し、Ｒ（ＲＥＦ）は参照ピクチャを符号化するためのビットを表す。ＳＡＤは、元の信号と動きベクトルによって予想される参照信号との間の差分絶対値和（Ｓｕｍ  ｏｆ  Ａｂｓｏｌｕｔｅ  Ｄｉｆｆｅｒｅｎｃｅｓ）を表す。
【００１７】
第２の追加ステップは、ＭＯＤＥが変動するときＱＰおよびλＭＯＤＥが与えられた場合に、以下の式を最小化することにより、マクロブロック予測モードを選択することを含む。
Ｊ（ｓ，ｃ，ＭＯＤＥ｜ＱＰ，λＭＯＤＥ）＝ＳＳＤ（ｓ，ｃ，ＭＯＤＥ｜ＱＰ）＋λＭＯＤＥ・Ｒ（ｓ，ｃ，ＭＯＤＥ｜ＱＰ）
Ｒ（ｓ，ｃ，ＭＯＤＥ）は、マクロブロック・ヘッダと、動きと、すべてのＤＣＴ係数とのためのビットを含む。ＭＯＤＥは、以下のように、潜在的なマクロブロック・モードの集合のうちのモードを表す。
【００１８】
【数２】
2008519484.tif 000004
【００１９】
Ｉピクチャの場合は、上記の第２の追加ステップの代わりに、従来マクロブロック符号化手順の第２ステップを利用することを理解されたい。
【００２０】
従来技術では、特に、前述の従来マクロブロック符号化手順に関連して、図２Ａおよび２Ｂのように最初にエッジ検出を使用してピクチャを分析する。優勢なエッジ方向により近い配向を有するモードだけを調べる。
【００２１】
図２Ａに移ると、エッジ情報を使用してＩＮＴＲＡ１６×１６ルマ・サンプルに対するモード決定を実施する方法が、参照番号２００で一般に示されている。方法２００は開始ブロック２０２を含み、開始ブロック２０２は制御を機能ブロック２０５に渡す。機能ブロック２０５は、エッジ方向ヒストグラムを得て、制御を機能ブロック２１０に渡す。機能ブロック２１０は、エッジ方向ヒストグラム中で最大振幅を有するモード、および隣接する２つのモードをチェックし、制御を判定ブロック２１５に渡す。判定ブロック２１５は、振幅（最大振幅のモードおよび隣接する２つのモードの）がすべて類似するか否か判定する。すべての振幅が類似しない場合は、制御を機能ブロック２２０に渡す。そうではなくすべての振幅が類似する場合は、制御を機能ブロック２３０に渡す。
【００２２】
機能ブロック２２０は、テストされたモードのうちで最良のＩＮＴＲＡ１６×１６（ルマ）予測モードを選択し、制御を終了ブロック２２５に渡す。
【００２３】
判定ブロック２３０は、ＤＣモードをチェックし、制御を機能ブロック２２０に渡す。
【００２４】
図２Ｂに移ると、エッジ情報を使用してＩＮＴＲＡ４×４サンプルに対するモード決定を実施する方法が、参照番号２５０で一般に示されている。
【００２５】
方法２５０は開始ブロック２５２を含み、開始ブロック２５２は制御を機能ブロック２５５に渡す。機能ブロック２５５は、エッジ方向ヒストグラムを得て、制御を機能ブロック２６０に渡す。機能ブロック２６０は、エッジ方向ヒストグラム中で最大振幅を有するモードをチェックし、制御を判定ブロック２６５に渡す。すなわち、機能ブロック２６０は、ある方向の最大振幅をチェックしてから他の方向の振幅をチェックして、判定ブロック２６５と共に、ＤＣモードをチェックしたいかどうか判定する。判定ブロック２６５は、すべての振幅が類似するか否かを判定する。すべての振幅が類似しない場合は、制御を機能ブロック２７０に渡す。そうではなくすべての振幅が類似する場合は、制御を機能ブロック２８０に渡す。
【００２６】
機能ブロック２７０は、テストされたモードのうちで最良のＩＮＴＲＡ４×４予測モードを選択し、制御を終了ブロック２７５に渡す。
【００２７】
判定ブロック２８０は、ＤＣモードをチェックし、制御を機能ブロック２７０に渡す。
【００２８】
別の従来技術アプローチでは、インター・フレームについて、最初にＳＫＩＰモードおよび１６×１６モードを調べる。歪みが十分に小さい（ＳＫＩＰモードと１６×１６モードの何れかがこのマクロブロックに対してすでに良好なモードである）場合は、ＩＮＴＲＡ４×４のすべてのサブモードをテストする必要はない。従って、品質に多くの影響を与えずにより早く検索を終了することができる。このように、このアプローチは、インター符号化からの情報を使用してイントラ・モード決定の複雑さを低減する。このアプローチを図３に関して図示および記述する。
【００２９】
図３に移ると、インター・イントラ混合モード決定の方法が、参照番号３００で一般に示されている。方法３００は開始ブロック３０２を含み、開始ブロック３０２は制御を機能ブロック３０４に渡す。機能ブロック３０４は、ＳＫＩＰモードおよび１６×１６モードをチェックし、制御を判定ブロック３０６に渡す。判定ブロック３０６は、ＭＣ２＞Ｔ１であるか否かを判定する。ここで、ＭＣ２＝ｍｉｎ（Ｊ（ＳＫＩＰ），Ｊ（１６×１６））、すなわちＳＫＩＰモードと１６×１６モードとの間の最小歪みであり、Ｔ１は第１の閾値である。ＭＣ２≦Ｔ１である場合は、制御を判定ブロック３０８に渡す。そうではなくＭＣ２＝ｍｉｎ（Ｊ（ＳＫＩＰ），Ｊ（１６×１６））＞Ｔ１である場合は、制御を機能ブロック３１０および機能ブロック３１２に渡す。
【００３０】
判定ブロック３０８は、ＭＣ２がＴ２（第２の閾値）よりも大きいか否か判定する。ＭＣ２がＴ２以下である場合は、制御を機能ブロック３１０および機能ブロック３１２に渡す。そうではなくＭＣ２がＴ２よりも大きい場合は、制御を機能ブロック３１８に渡す。
【００３１】
機能ブロック３１０は、他のインター・モードをチェックし、制御を機能ブロック３１２に渡す。機能ブロック３１２は、テストされていない他のイントラ・モードをチェックし、制御を機能ブロック３１４に渡す。機能ブロック３１４は、評価されたモードのうちで最良のモードを選択し、制御を終了ブロック３１６に渡す。終了ブロック３１６はマクロブロック符号化を終了する。
【００３２】
機能ブロック３１８は、ＩＮＴＲＡ４×４  ＤＣをチェックし、制御を判定ブロック３２０に渡す。判定ブロック３２０は、Ｊ（ＩＮＴＲＡ４×４  ＤＣ）がａ＊ＭＣ２＋ｂ未満であるか否か判定する。ここでａおよびｂは定数である。Ｊ（ＩＮＴＲＡ４×４  ＤＣ）がａ＊ＭＣ２＋ｂ以上である場合は、制御を機能ブロック３１０および機能ブロック３１２に渡す。そうではなくＪ（ＩＮＴＲＡ４×４  ＤＣ）がａ＊ＭＣ２＋ｂ未満である場合は、制御を機能ブロック３１２に渡す。
【００３３】
従って、従来技術の前述の問題を克服する、ビデオ・エンコーダにおける高速イントラ・モード予測のための方法および装置を有することが、望ましく非常に有利であろう。
【発明の開示】
【発明が解決しようとする課題】
【００３４】
従来技術のこれらや他の欠点および不都合は、ビデオ・エンコーダにおける高速イントラ・モード予測のための方法および装置を対象とする本発明によって対処される。
【課題を解決するための手段】
【００３５】
本発明の一態様によれば、マクロブロックに分割可能な画像のビデオ・データを符号化するためのビデオ・エンコーダが提供される。このビデオ・エンコーダは、イントラ・モードの部分集合Ｓ１をテストしてレート歪み（ＲＤ）コストを計算し、このＲＤコストを利用して、イントラ・モード選択を終了するかどうか、および追加イントラ・モードがあればどの追加イントラ・モードを現マクロブロックに対して調べるべきかを決定することにより、現マクロブロックの符号化時にイントラ・モード選択を実施するためのエンコーダを備える。
【００３６】
本発明の別の態様によれば、画像のビデオ・データを符号化するためのビデオ・エンコーダが提供される。このビデオ・エンコーダは、最良インター・モードのブロック・タイプ・パーティションに基づいてイントラ予測方向を実施するためのエンコーダを備える。
【００３７】
本発明の別の態様によれば、画像のビデオ・データを符号化するためのビデオ・エンコーダが提供される。このビデオ・エンコーダは、ＩＮＴＲＡ１６×１６の最良サブモードに基づいてＩＮＴＲＡ４×４予測方向を実施するためのエンコーダを備える。
【００３８】
本発明の別の態様によれば、マクロブロックに分割可能な画像のビデオ・データを符号化する方法が提供される。この方法は、現マクロブロックの符号化時にイントラ・モード選択を実施するステップを含む。この実施するステップは、イントラ・モードの部分集合Ｓ１をテストしてレート歪み（ＲＤ）コストを計算するステップを含む。実施するステップはさらに、ＲＤコストを利用して、イントラ・モード選択を終了するかどうか、および追加イントラ・モードがあればどの追加イントラ・モードを現マクロブロックに対して調べるべきかを決定するステップを含む。
【００３９】
本発明の別の態様によれば、画像のビデオ・データを符号化する方法が提供される。この方法は、最良インター・モードのブロック・タイプ・パーティションに基づいてイントラ予測方向を実施するステップを含む。
【００４０】
本発明の別の態様によれば、画像のビデオ・データを符号化する方法が提供される。この方法は、ＩＮＴＲＡ１６×１６の最良サブモードに基づいてＩＮＴＲＡ４×４予測方向を実施するステップを含む。
【００４１】
本発明のこれらや他の態様、特徴、および利点は、添付の図面と共に読むべき以下の例示的な実施例に関する詳細な記述から明らかになるであろう。
【００４２】
本発明は、例示的な図に従ってよりよく理解することができる。
【発明を実施するための最良の形態】
【００４３】
本発明は、ビデオ・エンコーダにおける高速イントラ・モード予測のための方法および装置を対象とする。有利なことに本発明は、高速イントラ・モード予測の従来技術アプローチと比較して、イントラ・モード予測の複雑さを低減すると同時に、符号化効率を維持する。
【００４４】
この記述は、本発明の原理を例示するものである。従って、本明細書に明示的に記述または図示されていない構成であっても、本発明の原理を組み入れており本発明の趣旨および範囲に含まれる様々な構成を当業者なら考案できるであろうことは理解されるであろう。
【００４５】
本明細書に述べるすべての例および条件付け言語は、本発明の原理と、当技術分野を推進するために本発明者により寄与される概念とを、読者が理解するのを助けるための教示目的に向けられており、このような具体的に述べる例および条件に限定されないものと解釈されるべきである。
【００４６】
さらに、本発明の原理、態様、実施例、ならびにその具体例を述べる本明細書におけるすべての言明は、その構造上と機能上の両方の均等物を包含するものとする。加えて、このような均等物は、現在知られている均等物と将来開発される均等物の両方、すなわち、構造にかかわらず同じ機能を実施する任意の開発された要素を含むものとする。
【００４７】
従って例えば、本明細書に提示するブロック図が、本発明の原理を組み入れた例示的な回路の概念図を表すことは、当業者には理解されるであろう。同様に、フローチャート、流れ図、状態遷移図、擬似コードなどはどれも、コンピュータ可読媒体中でほぼ表すことができコンピュータまたはプロセッサによって（そうしたコンピュータまたはプロセッサが明示的に示されているか否かにかかわらず）そのように実行することができる様々なプロセスを表すことは、理解されるであろう。
【００４８】
図に示す様々な要素の機能は、専用ハードウェアを使用して、ならびに適切なソフトウェアと共同してソフトウェアを実行することのできるハードウェアを使用して、提供することができる。プロセッサによって提供されるときは、これらの機能は、単一の専用プロセッサ、単一の共有プロセッサ、または複数の個別プロセッサ（いくつかは共有される場合もある）によって提供することができる。さらに、用語「プロセッサ」または「コントローラ」の明示的な使用は、ソフトウェアを実行することのできるハードウェアのみを指すものと解釈すべきではなく、ディジタル信号プロセッサ（「ＤＳＰ」）ハードウェア、ソフトウェア記憶用の読取り専用メモリ（「ＲＯＭ」）、ランダム・アクセス・メモリ（「ＲＡＭ」）、および不揮発性記憶装置（これらに限定しない）を暗黙的に含む場合がある。
【００４９】
従来型および／またはカスタムの、その他のハードウェアを含めることもできる。同様に、図に示すスイッチはどれも概念的なものに過ぎない。これらの機能は、プログラム・ロジックの動作を介して、または専用ロジックを介して、またはプログラム制御と専用ロジックとの対話を介して、さらには手動でも実施することができ、特定の技法は、コンテキストからより具体的に理解されるように実施者が選択可能である。
【００５０】
本明細書の特許請求の範囲では、指定の機能を実施する手段として表現される要素はどれも、その機能を実施するためのどんな方法をも包含するものとする。例えば、ａ）その機能を実施する回路要素の組合せ、または、ｂ）任意の形式のソフトウェア、従ってそのソフトウェアを実行してその機能を実施するための適切な回路と組み合わせられたファームウェアやマイクロコードなどを含めたソフトウェアが含まれる。このような特許請求の範囲によって定義される本発明は、列挙される様々な手段によって提供される機能が、請求項が要求するようにして組み合わせられまとめられることにある。従って、これらの機能を提供することのできる手段はどれも、本明細書に示す手段と均等であるとみなされる。
【００５１】
本発明は、高速イントラ・モード予測のための方法および装置を提供する。有利なことに、本発明はモード決定の複雑さを低減する。インター符号化からの情報を使用してイントラ・モード決定の複雑さを低減する図３のアプローチとは対照的に、有利にも本発明を図３のアプローチと組み合わせて、イントラ符号化からの情報を使用してイントラ・モード決定の複雑さを低減することができる。すなわち、ＩＮＴＲＡ１６×１６およびＩＮＴＲＡ４×４予測からの情報を使用して、複雑さを低減する。従って、計算オーバーヘッドを追加するコンテンツ分析の代わりに、イントラ符号化中の中間情報を利用して、モード決定の複雑さを低減する。本発明の例示的な一実施例では、ＩＮＴＲＡ１６×１６モードをＩＮＴＲＡ４×４の前に調べる。当然、本明細書に提供する本発明の教示が与えられれば、当業者なら、本発明の範囲を維持しながら、本発明の原理により使用される他の検討順序および対応するモードを企図するであろう。
【００５２】
図４に移ると、ビデオ・エンコーダが、参照番号４００で一般に示されている。
【００５３】
ビデオ・エンコーダ４００への入力は、エンコーダ・コントローラ４０４の入力と、加算接合部４０２の非反転入力と、且つ動き推定部４１４の第１の入力と、信号通信で接続される。エンコーダ・コントローラ４０４の第１の出力は、エントロピー・コーダ４０８の第１の入力と信号通信で接続される。エンコーダ・コントローラ４０４の第２の出力は、フレーム内予測部４１８の第１の入力と信号通信で接続される。エンコーダ・コントローラ４０４の第３の出力は、動き補償部４１６の第１の入力と信号通信で接続される。エンコーダ・コントローラ４０４の第４の出力は、動き推定部４１４の第２の入力と信号通信で接続される。エンコーダ・コントローラ４０４の第５の出力は、スケーラ／逆変換部４１０の第１の入力と信号通信で接続される。エンコーダ・コントローラ４０４の第６の出力は、デブロッキング・フィルタ４１２の第１の入力と信号通信で接続される。
【００５４】
加算接合部４０２の出力は、整数変換部／スケーラ／量子化器４０６の入力と信号通信で接続される。整数変換部／スケーラ／量子化器４０６の出力は、エントロピー・コーダ４０８の第２の入力と、且つスケーラ／逆変換部４１０の第２の入力と、信号通信で接続される。スケーラ／逆変換部４１０の出力は、加算接合部４２０の第１の入力と信号通信で接続される。加算接合部４２０の出力は、デブロッキング・フィルタ４１２の第２の入力と、且つフレーム内予測部４１８の第２の入力と、信号通信で接続される。デブロッキング・フィルタ４１２の出力は、動き補償部４１６の第２の入力と、且つ動き推定部４１４の第３の入力と、信号通信で接続され、またエンコーダ４００のビデオ出力としても利用可能である。エントロピー・コーダ４０８の出力は、出力ビットストリームを出力するためのエンコーダ４００の出力として利用可能である。動き推定部４１４の出力は、エントロピー・コーダ４０８の第３の入力と、且つ動き補償部４１６の第３の入力と、信号通信で接続される。動き補償部４１６の出力とフレーム内予測部４１８の出力との何れかが、加算接合部４０２の反転入力と、且つ加算接合部４２０の第２の入力と、信号通信で接続される。
【００５５】
エンコーダ４００はデコーダ４５０を含み、デコーダ４５０は、スケーラ／逆変換部４１０、加算接合部４２０、デブロッキング・フィルタ４１２、動き補償部４１６、およびフレーム内予測部４１８から形成される。
【００５６】
図５に移ると、ＩＮＴＲＡ１６×１６に対するモード決定の方法が、参照番号５００で一般に示されている。方法５００は開始ブロック５０５を含み、開始ブロック５０５は制御を機能ブロック５１０に渡す。機能ブロック５１０は、ＤＣ予測モード（ＤＣ＿ＰＲＥＤ）をチェックし、制御を判定ブロック５１５に渡す。判定ブロック５１５は、ＤＣ予測モードのレート歪みコストｒｄｃｏｓｔ（ＤＣ＿ＰＲＥＤ）が閾値ＴＤＣ１６未満であるか否か判定する。ｒｄｃｏｓｔ（ＤＣ＿ＰＲＥＤ）が閾値ＴＤＣ１６以上である場合は、制御を機能ブロック５２０に渡す。そうではなくｒｄｃｏｓｔ（ＤＣ＿ＰＲＥＤ）が閾値ＴＤＣ１６未満である場合は、制御を終了ブロック５２５に渡す。
【００５７】
機能ブロック５２０は、ＨＯＲ＿ＰＲＥＤおよびＶＥＲＴ＿ＰＲＥＤをチェックし、制御を終了ブロック５２５に渡す。
【００５８】
図５に示すように、ＩＮＴＲＡ１６×１６モード内では、垂直モードおよび水平モードの前にＤＣモードをテストする。Ｊ（ｓ，ｃ，ＭＯＤＥ｜ＱＰ，λＩ１６×１６，ＤＣ＿ＰＲＥＤ）が閾値ＴＤＣ１６未満であるときは、モード決定プロセスを終了し、ＤＣモードをＩＮＴＲＡ１６×１６に使用する。そうでないときは、垂直モードおよび水平モードをテストする。
【００５９】
図６に移ると、ＩＮＴＲＡ１６×１６モード決定から得られる情報を使用したＩＮＴＲＡ４×４に対するモード決定の方法が、参照番号６００で一般に示されている。方法６００は開始ブロック６０５を含み、開始ブロック６０５は制御を機能ブロック６１０に渡す。機能ブロック６１０は、ＩＮＴＲＡ１６×１６モードをチェックし、制御を判定ブロック６１５に渡す。判定ブロック６１５は、ＩＮＴＲＡ１６×１６モードのレート歪みコストｒｄｃｏｓｔ（Ｉ１６×１６）が閾値Ｔ１未満であるか否かを判定する。ｒｄｃｏｓｔ（Ｉ１６×１６）が閾値Ｔ１以上である場合は、制御を機能ブロック６２０に渡す。そうではなくｒｄｃｏｓｔ（Ｉ１６×１６）が閾値Ｔ１未満である場合は、制御を機能ブロック６３５に渡す。
【００６０】
機能ブロック６２０は、他のすべてのモードをチェックし、制御を機能ブロック６２５に渡す。機能ブロック６２５は、テストされたモードのうちで最良のＩＮＴＲＡ１６×１６モードを選択し、制御を終了ブロック６３０に渡す。
【００６１】
機能ブロック６３５は、ＤＣモード、水平予測モード（ＨＯＲ＿ＰＲＥＤ）、および垂直予測モード（ＶＥＲＴ＿ＰＲＥＤ）をチェックし、制御を終了ブロック６３０に渡す。
【００６２】
図６に示すように、ＩＮＴＲＡ１６×１６を調べた後、従来マクロブロック符号化手順のステップ２（Ｉピクチャの場合）からのＪ（ｓ，ｃ，ＭＯＤＥ｜ＱＰ，λ１６×１６）が閾値Ｔ１未満である場合は、３つのモード（ＤＣ、垂直、水平）のみをＩＮＴＲＡ４×４についてテストすることになる。そうでない場合は、可能な９つのモードすべてをＩＮＴＲＡ４×４についてテストすることになる。
【００６３】
ＩＮＴＲＡ４×４モード内では、９つのモードを調べる順序は｛垂直，水平，ＤＣ，対角線−下／左，対角線−下／右，垂直−右，水平−下，垂直−左，水平−上｝から、｛ＤＣ，垂直，水平，対角線−下／左，対角線−下／右，垂直−右，水平−下，垂直−左，水平−上｝に変更される。本発明では、｛垂直，対角線−下／右，垂直−右，垂直−左｝を垂直配向モードと定義し、｛水平，水平−上，水平−下，対角線−下／右｝を水平配向モードと定義する。対角線下／右は両方の集合でカバーされていることに留意されたい。ＤＣモードを調べた後、Ｊ（ｓ，ｃ，ＭＯＤＥ｜ＱＰ，λＩ４×４，ＤＣ＿ＰＲＥＤ）が閾値ＴＤＣ４未満である場合は、検索を終了し、ＤＣをＩＮＴＲＡ４×４に対する最良のサブモードとして選択することができる。そうでない場合は、垂直モードと水平モードの両方を調べ、これら３つのサブモードのうちで垂直モードが最小のＪ（ｓ，ｃ，ＭＯＤＥ｜ＱＰ，λＩ４×４）を有する（すなわちこのブロックが垂直配向である傾向がある）場合は、他の３つの垂直配向サブモード｛対角線−下／右，垂直−右，垂直−左｝をテストすることになる。同様に、これら３つのサブモードのうちで水平モードが最小のＪ（ｓ，ｃ，ＭＯＤＥ｜ＱＰ，λＩ４×４）を有する（すなわちこのブロックが水平配向である傾向がある）場合は、他の３つの水平配向サブモード｛水平−上，水平−下，対角線−下／右｝をテストすることになる。これを図７にも示す。
【００６４】
図７に移ると、ＩＮＴＲＡ４×４に対するモード決定の方法が、参照番号７００で一般に示されている。方法７００は開始ブロック７０５を含み、開始ブロック７０５は制御を機能ブロック７１０に渡す。機能ブロック７１０は、ＤＣ予測モード（ＤＣ＿ＰＲＥＤ）をチェックし、制御を判定ブロック７１５に渡す。判定ブロック７１５は、ＤＣ予測モードのレート歪みコストｒｄｃｏｓｔ（ＤＣ＿ＰＲＥＤ）が閾値ＴＤＣ４未満であるか否かを判定する。ｒｄｃｏｓｔ（ＤＣ＿ＰＲＥＤ）が閾値ＴＤＣ４以上である場合は、制御を機能ブロック７２０に渡す。そうではなくｒｄｃｏｓｔ（ＤＣ＿ＰＲＥＤ）が閾値ＴＤＣ４未満である場合は、制御を終了ブロック７６０に渡す。
【００６５】
機能ブロック７２０は、水平予測モード（ＨＯＲ＿ＰＲＥＤ）および垂直予測モード（ＶＥＲＴ＿ＰＲＥＤ）をチェックし、制御を機能ブロック７２５、機能ブロック７３０、および機能ブロック７３５に渡す。機能ブロック７２５は、ＤＣ予測モードのレート歪みコストｒｄｃｏｓｔ（ＤＣ＿ＰＲＥＤ）が最小であるか否かを判定し、制御を機能ブロック７４０に渡す。機能ブロック７３０は、水平予測モードのレート歪みコストｒｄｃｏｓｔ（ＨＯＲ＿ＰＲＥＤ）が最小であるか否かを判定し、制御を機能ブロック７４５に渡す。機能ブロック７３５は、垂直予測モードのレート歪みコストｒｄｃｏｓｔ（ＶＥＲＴ＿ＰＲＥＤ）が最小であるか否かを判定し、制御を機能ブロック７５０に渡す。
【００６６】
機能ブロック７４０は、他のすべてのモードをチェックし、制御を機能ブロック７５５に渡す。
【００６７】
機能ブロック７４５は、水平−上予測モード（ＨＯＲ＿ＵＰ＿ＰＲＥＤ）、水平−下予測モード（ＨＯＲ＿ＤＯＷＮ＿ＰＲＥＤ）、および対角線−下／右予測モード（ＤＩＡＧ＿ＤＯＷＮ＿ＲＩＧＨＴ）をチェックし、制御を機能ブロック７５５に渡す。
【００６８】
機能ブロック７５０は、対角線−下／右予測モード（ＤＩＡＧ＿ＤＯＷＮ＿ＲＩＧＨＴ）、垂直−右予測モード（ＶＥＲＴ＿ＲＩＧＨＴ）、および垂直−左予測モード（ＶＥＲＴ＿ＬＥＦＴ＿ＰＲＥＤ）をチェックし、制御を機能ブロック７５５に渡す。
【００６９】
機能ブロック７５５は、テストされたモードのうちで最良のＩ４×４モードを選択し、制御を終了ブロック７６０に渡す。
【００７０】
最良のインター・モードなど、他の情報をイントラ・モード決定プロセス中で考慮することもできることを理解されたい。例えば、最良のモードが１６×８または８×４である場合は、マクロブロックは水平配向である傾向がより強く、水平配向イントラ・モードおよびＤＣモードのみをテストする。しかし、最良のモードが８×１６または４×８である場合は、マクロブロックは垂直配向である傾向がより強く、垂直配向イントラ・モードおよびＤＣモードのみをテストする。さらに、ＩＮＴＲＡ４×４では、ＩＮＴＲＡ１６×１６からの最良のサブモードを使用して、どの部分集合をテストするか決定することができる。例えば、ＩＮＴＲＡ１６×１６からの最良のモードが垂直モードである場合は、ＩＮＴＲＡ４×４についての垂直配向サブモードおよびＤＣモードのみをテストする。しかし、ＩＮＴＲＡ１６×１６からの最良のモードが水平モードである場合は、ＩＮＴＲＡ４×４について水平配向サブモードおよびＤＣモードのみをテストする。
【００７１】
統計的に、クロマＩＮＴＲＡ８×８についてはＤＣモードのみを考慮して、ＩＮＴＲＡ１６×１６予測から平面モードを除去すると、符号化効率をあまり失わずに計算を大幅に節約することができる。従って、クロマＩＮＴＲＡ８×８についてはＤＣモードのみを考慮し、ＩＮＴＲＡ１６×１６から平面モードを除去する。
【００７２】
図８に移ると、インター・モード・パーティションに基づく高速イントラ・モード決定の例示的な方法が、参照番号８００で一般に示されている。
【００７３】
開始ブロック８０２は、制御を機能ブロック８０５に渡す。機能ブロック８０５は、インター・モードをチェックし、制御を判定ブロック８１０に渡す。判定ブロック８１０は、最良のインター・モードが１６×８または８×４であるか否かを判定する。最良のインター・モードが１６×８でも８×４でもない場合は、制御を判定ブロック８２０に渡す。そうではなく最良のインター・モードが１６×８または８×４である場合は、制御を機能ブロック８１５に渡す。
【００７４】
判定ブロック８２０は、最良のインター・モードが８×１６または４×８であるか否かを判定する。最良のインター・モードが８×１６でも４×８でもない場合は、制御を機能ブロック８３０に渡す。そうではなく最良のインター・モードが８×１６または４×８である場合は、制御を機能ブロック８２５に渡す。
【００７５】
機能ブロック８１５は、水平配向イントラ・モードおよびＤＣイントラ・モードをチェックし、制御を機能ブロック８３５に渡す。機能ブロック８２５は、垂直配向イントラ・モードおよびＤＣイントラ・モードをチェックし、制御を機能ブロック８３５に渡す。
【００７６】
機能ブロック８３０は、すべてのイントラ・モードをチェックし、制御を機能ブロック８３５に渡す。機能ブロック８３５は、テストされたモードのうちで最良のモードを選択し、制御を終了ブロック８４０に渡す。
【００７７】
図９に移ると、ＩＮＴＲＡ１６×１６モードに基づく高速ＩＮＴＲＡ４×４モード決定の例示的な方法が、参照番号９００で一般に示されている。開始ブロック９０５は、制御を機能ブロック９１０に渡す。機能ブロック９１０は、ＩＮＴＲＡ１６×１６をチェックし、制御を機能ブロック９１５、機能ブロック９２５、および機能ブロック９３５に渡す。
【００７８】
機能ブロック９１５は、最良のＩＮＴＲＡ１６×１６モードがＤＣまたはＰＬＡＮＥであるか否かを判定し、制御を機能ブロック９２０に渡す。機能ブロック９２０は、他のすべてのモードをチェックし、制御を機能ブロック９４５に渡す。
【００７９】
機能ブロック９２５は、最良のＩＮＴＲＡ１６×１６モードがＨＯＲ＿ＰＲＥＤであるか否かを判定し、制御を機能ブロック９３０に渡す。機能ブロック９３０は、ＤＣ、ＨＯＲ＿ＵＰ＿ＰＲＥＤ、ＨＯＲ＿ＤＯＷＮ＿ＰＲＥＤ、およびＤＩＡＧ＿ＤＯＷＮ＿ＲＩＧＨＴモードをチェックし、制御を機能ブロック９４５に渡す。
【００８０】
機能ブロック９３５は、最良のＩＮＴＲＡ１６×１６モードがＶＥＲＴ＿ＰＲＥＤであるか否かを判定し、制御を機能ブロック９４０に渡す。機能ブロック９４０は、ＤＣ、ＤＩＡＧ＿ＤＯＷＮ＿ＲＩＧＨＴ、ＶＥＲＴ＿ＲＩＧＨＴ、およびＶＥＲＴ＿ＬＥＦＴ＿ＰＲＥＤモードをチェックし、制御を機能ブロック９４５に渡す。
【００８１】
機能ブロック９４５は、テストされたモードのうちで最良のＩＮＴＲＡ４×４モードを選択し、制御を機能ブロック９５０に渡す。機能ブロック９５０は、テストされたモードのうちで最良のイントラ・モードを選択し、制御を終了ブロック９５５に渡す。
【００８２】
次に、本発明に付随する多くの利点／特徴のいくつかについて述べる。例えば、利点／特徴の１つは、イントラ・モードの部分集合Ｓ１をテストしてレート歪み（ＲＤ）コストを計算し、ＲＤコストを利用して早期の終了およびテストすべき追加モードを決定することにより、マクロブロックの符号化時にイントラ・モード選択を実施する、ビデオ・エンコーダである。別の利点／特徴は、前述のビデオ・エンコーダであって、イントラ・モードの部分集合が｛ＤＣ，垂直，水平｝を含むビデオ・エンコーダである。別の利点／特徴は、前述のビデオ・エンコーダであって、Ｓ１のイントラ・モードのうちどれが最低コストを有したかに基づいて残りのイントラ・モードの別の部分集合Ｓ２がテストのために選択される、ビデオ・エンコーダである。さらに、別の利点／特徴は、前述の残りのイントラ・モードの別の部分集合Ｓ２を伴うビデオ・エンコーダであって、コストを差分二乗値の和とすることのできるビデオ・エンコーダである。さらに、別の利点／特徴は、前述の残りのイントラ・モードの別の部分集合Ｓ２を伴うビデオ・エンコーダであって、部分集合Ｓ１中で垂直モードが最小ＲＤコストを有するときには、残りのイントラ・モードの別の部分集合Ｓ２が｛対角線−下／右，垂直−右，垂直−左｝モードを含み、部分集合Ｓ１中で水平モードが最小ＲＤコストを有するときには、残りのイントラ・モードの別の部分集合Ｓ２が｛水平−上，水平−下，対角線−下／右｝モードを含む、ビデオ・エンコーダである。さらに、別の利点／特徴は、イントラ予測方向が最良インター・モードのブロック・タイプ・パーティションに基づくビデオ・エンコーダである。また、別の利点／特徴は、前述のイントラ予測方向を伴うビデオ・エンコーダであって、最良インター・モードが１６×８または８×４であるときには、イントラ予測が水平配向モードおよびＤＣモードのみをテストし、最良インター・モードが８×１６または４×８であるときには、イントラ予測が垂直配向モードおよびＤＣモードのみをテストする、ビデオ・エンコーダである。さらに、別の利点／特徴は、ＩＮＴＲＡ４×４予測方向がＩＮＴＲＡ１６×１６の最良サブモードに基づくビデオ・エンコーダである。さらに、別の利点／特徴は、前述のＩＮＴＲＡ４×４予測方向を伴うビデオ・エンコーダであって、最良ＩＮＴＲＡ１６×１６サブモードが水平であるときには、ＩＮＴＲＡ４×４予測が水平配向モードおよびＤＣモードのみをテストし、最良ＩＮＴＲＡ１６×１６サブモードが垂直であるときには、ＩＮＴＲＡ４×４予測が垂直配向モードおよびＤＣモードのみをテストする、ビデオ・エンコーダである。
【００８３】
本発明のこれらや他の特徴および利点は、本明細書の教示に基づいて、当業者により容易に確かめることができる。本発明の教示は、様々な形式のハードウェア、ソフトウェア、ファームウェア、専用プロセッサ、またはこれらの組合せで実現できることを理解されたい。
【００８４】
本発明の教示は、ハードウェアとソフトウェアの組合せとして実現されることが最も好ましい。さらに、ソフトウェアは、プログラム記憶ユニットに有形に組み入れられたアプリケーション・プログラムとして実現されることが好ましい。アプリケーション・プログラムは、任意の適したアーキテクチャを備えるマシンにアップロードし、このマシンによって実行することができる。マシンは、１つまたは複数の中央処理装置（「ＣＰＵ」）、ランダム・アクセス・メモリ（「ＲＡＭ」）、入出力（「Ｉ／Ｏ」）インタフェースなどのハードウェアを有するコンピュータ・プラットフォーム上で実現されることが好ましい。コンピュータ・プラットフォームはまた、オペレーティング・システムおよびマイクロ命令コードを備えることもできる。本明細書に述べた様々なプロセスおよび機能は、マイクロ命令コードの一部またはアプリケーション・プログラムの一部、あるいはこれらの任意の組合せとすることができ、これはＣＰＵによって実行することができる。加えて、追加のデータ記憶ユニットや印刷ユニットなど、その他の様々な周辺ユニットをコンピュータ・プラットフォームに接続することができる。
【００８５】
さらに、添付の図面に示す構成システム・コンポーネントおよび方法ステップのいくつかはソフトウェアで実現されることが好ましいので、システム・コンポーネント間またはプロセス機能ブロック間の実際の接続は、本発明がプログラムされる方式に応じて異なる可能性があることも理解されたい。本明細書の教示が与えられれば、当業者なら本発明のこれらおよび類似の実現形態または構成を想到することができるであろう。
【００８６】
説明に役立つ実施例について、添付の図面を参照しながら本明細書に述べたが、本発明はこれらの具体的な実施例に限定されず、本発明の範囲または趣旨を逸脱することなく当業者によってその他の様々な変更および修正をこれらの実施例に加えてもよいことを理解されたい。このような変更および修正はすべて、添付の特許請求の範囲に述べる本発明の範囲に含まれるものとする。
【図面の簡単な説明】
【００８７】
【図１Ａ】本発明を適用することのできるＩＮＴＲＡ４×４予測モードを示す図である。
【図１Ｂ】本発明を適用することのできるＩＮＴＲＡ１６×１６予測モードを示す図である。
【図２Ａ】従来技術による、エッジ情報を使用してＩＮＴＲＡ１６×１６ルマ・サンプルに対するモード決定を実施する方法を示す流れ図である。
【図２Ｂ】従来技術による、エッジ情報を使用してＩＮＴＲＡ４×４サンプルに対するモード決定を実施する方法を示す流れ図である。
【図３】従来技術によるインター・イントラ混合モード決定の方法を示す流れ図である。
【図４】本発明の原理によるビデオ・エンコーダの流れ図である。
【図５】本発明の原理による、ＩＮＴＲＡ１６×１６に対するモード決定の方法を示す流れ図である。
【図６】本発明の原理による、ＩＮＴＲＡ１６×１６モード決定から得られる情報を使用したＩＮＴＲＡ４×４に対するモード決定の方法を示す流れ図である。
【図７】本発明の原理による、ＩＮＴＲＡ４×４に対するモード決定の別の方法を示す流れ図である。
【図８】本発明の原理による、インター・モード・パーティションに基づく高速イントラ・モード決定の方法を示す流れ図である。
【図９】本発明の原理による、ＩＮＴＲＡ１６×１６モードに基づく高速ＩＮＴＲＡ４×４モード決定の方法を示す流れ図である。
【図１Ａ】
2008519484.tif 000005
【図１Ｂ】
2008519484.tif 000006
【図２Ａ】
2008519484.tif 000007
【図２Ｂ】
2008519484.tif 000008
【図３】
2008519484.tif 000009
【図４】
2008519484.tif 000010
【図５】
2008519484.tif 000011
【図６】
2008519484.tif 000012
【図７】
2008519484.tif 000013
【図８】
2008519484.tif 000014
【図９】
2008519484.tif 000015
【国際調査報告】
2008519484.tif 000016
2008519484.tif 000017
2008519484.tif 000018