【事件の表示】
　特許第３１１６９８８号「画像信号圧縮処理回路」の請求項１に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　特許第３１１６９８８号の請求項１に係る特許を維持する。
【理　由】
１．手続の経緯
　特許第３１１６９８８号の請求項１に係る出願は、平成７年３月２２日に出願され、平成１２年１０月６日にその発明について特許権の設定登録がなされたものであって、その後、島田洋より特許異議の申立てがなされたものである。
　
２．本件発明
  特許第３１１６９８８号の請求項１に係る発明(以下「本件発明１」という。)は、その特許明細書及び図面の記載からみて、その請求項１に記載された次のとおりのものである。
　
「【請求項１】水平フィルタと垂直フィルタとの直列接続より成り、外部から画像信号が供給される水平・垂直フィルタ部と、
　前記水平・垂直フィルタ部の出力信号を記憶する画像メモリと、
　外部ＣＰＵから供給される圧縮率情報に応じて、前記水平フィルタの係数と、前記垂直フィルタの係数とを制御すると共に、前記画像メモリのライトイネーブル信号を生成して前記画像メモリの書込み動作を制御する書込みタイミング制御回路とを備えた画像信号圧縮処理回路において、
　前記書込みタイミング制御回路から供給される前記ライトイネーブル信号に応じてリードイネーブル信号を生成し、前記画像メモリの読出し動作を制御する読出しタイミング制御回路を設け、
　前記読出しタイミング制御回路は、
　前記ライトイネーブル信号をカウントすることによって前記画像メモリへの書込み画素数を検出する第１のカウンタと、
　前記第１のカウンタによって検出された前記書込み画素数を記憶する画素数メモリと、
　前記画素数メモリから出力される画素数情報に従って前記リードイネーブル信号を生成する第２のカウンタとを備えたことを特徴とする画像信号圧縮処理回路。」
　
３．特許異議の申立ての概要
　特許異議申立人島田洋は、甲第１号証(特開昭６０−２３５５８５号公報)，甲第２号証(特開平１−１２６７２２号公報)を提出し、本件発明１の特許は特許法第２９条第２項の規定に違反してなされたものであるから、本件発明１の特許を取り消すべきと主張している。
　
４．特許異議申立人が提出した甲各号証
４−１．甲第１号証(特開昭６０−２３５５８５号公報)
　甲第１号証の第３頁左下欄第１９行〜右下欄第４行，第４頁左上欄第７〜１７行，同頁右上欄第１１行〜左下欄第１２行，第１図の記載からみて、甲第１号証には、「直列に配列され、入力端子１を介して外部から画像信号の供給される垂直フィルタ３、水平フィルタ４と、前記垂直フィルタ４、水平フィルタ４からの出力信号を記憶するフィールド記憶装置７と、前記垂直フィルタ３、水平フィルタ４のフィルタ係数の発生を制御すると共に、フィールド記憶装置７のどの位置に画像を記憶するかの書き込み動作を制御する制御回路８を備えたビデオ処理回路」が記載されている。
　
４−２．甲第２号証(特開平１−１２６７２２号公報)
　甲第２号証の第１頁右下欄第８行〜第２頁右上欄第４行，第４図の記載からみて、甲第２号証には、「ＲＡＭ１，アドレスセレクタ２，ライトアドレスカウンタ３，リードアドレスカウンタ４，演算回路５，６からなるＦＩＦＯメモリ回路において、書き込み信号ＷＲをカウントしてＲＡＭへの書き込みデータ数を検出すると共に、その出力であるライトアドレスがアドレスセレクタ２を介してＲＡＭ１に供給されるライトアドレスカウンタ３と、読出し信号ＲＤをカウントしてＲＡＭからの読み出しデータ数を検出すると共に、その出力であるリードアドレスがアドレスセレクタ２を介してＲＡＭ１に供給されるリードアドレスカウンタ４と、ライトアドレスカウンタ３から出力されるライトアドレスとリードアドレスカウンタ４から出力されるリードアドレスとの差がＲＡＭ１のメモリ容量である２ｎでなければ、INPUT READY信号を出力する演算回路５と、ライトアドレスカウンタ３から出力されるライトアドレスとリードアドレスカウンタ４から出力されるリードアドレスとの差が０でなければ、OUTPUT READY信号を出力する演算回路６と、ライトアドレスカウンタ３から出力されるライトアドレスとリードアドレスカウンタ４から出力されるリードアドレスとの差が０でなければ、OUTPUT READY信号を出力する演算回路６と、ライトアドレスカウンタ３から出力されるライトアドレスとリードアドレスカウンタ４から出力されるリードアドレスとの差が０でなければ、OUTPUT READY信号を出力する演算回路６を有することを特徴とするＦＩＦＯメモリ回路」が記載されている。
　
５．対比・判断
　本件発明１と特許異議申立人が提出した甲各号証に記載された発明を比較する。
　
５−１．甲第１号証
　甲第１号証には、本件発明１の「画像メモリのライトイネーブル信号を生成」すること、および、「書込みタイミング制御回路から供給される前記ライトイネーブル信号に応じてリードイネーブル信号を生成し、前記画像メモリの読出し動作を制御する読出しタイミング制御回路を設け、前記読出しタイミング制御回路は、前記ライトイネーブル信号をカウントすることによって前記画像メモリへの書込み画素数を検出する第１のカウンタと、前記第１のカウンタによって検出された前記書込み画素数を記憶する画素数メモリと、前記画素数メモリから出力される画素数情報に従って前記リードイネーブル信号を生成する第２のカウンタとを備え」ることのいずれも記載されていない。
　
５−２．甲第２号証
　本件特許明細書段落【００１７】の「図３に示す例では、書込みの１水平期間のWCK クロック数を１２個とし、圧縮時の画素数を５個として説明している。画像信号の１水平期間（書込み側の水平同期信号の間隔）は図３（ｃ）から分かる通り１２個のWCK 期間に相当する。また、１水平期間には５個のWEパルスが存在することが（ｂ）と（ｃ）の関係から分かる。」という記載を勘案すると、本件発明１の「ライトイネーブル信号」はそのパルス一回に対応して画素を一つ書き込むものであるから、甲第２号証記載の発明の「書き込み信号ＷＲ」が本件発明１の「ライトイネーブル信号」に対応する。
　また、本件特許明細書段落【００１８】の「これによって、５個のRCK 期間の長さを持ったREを、読出し側の水平同期信号RHに同期して任意の位相で得ることができる。（画像メモリの書込みを制御する１水平期間のWEパルスの数が読出しを制御する連続したREパルスに正しく変換される。）このREによって、連続的に５個の水平方向の画素が画像メモリ３２から読出されるように、画像メモリ３２を動作させることができる。」という記載を勘案すると、本件発明１の「リードイネーブル信号」はそのパルスによって画像メモリから読み出すものである。これに対し甲第２号証の「ライトアドレスカウンタ３から出力されるライトアドレスとリードアドレスカウンタ４から出力されるリードアドレスとの差が０でなければ、OUTPUT READY信号を出力する演算回路６」という記載からみて「OUTPUT READY信号」とは「ＲＡＭ」内に読み出すべきデータが記憶されているか否かを表示する信号であり、また、甲第２号証の「読出し信号ＲＤをカウントしてＲＡＭからの読み出しデータ数を検出すると共に、その出力であるリードアドレスがアドレスセレクタ２を介してＲＡＭ１に供給されるリードアドレスカウンタ４」という記載からみて、「読出し信号ＲＤ」はそのパルスに応じてデータを読み出すものである。したがって、甲第２号証記載の発明の「OUTPUT READY信号」ではなく「読出し信号ＲＤ」が本件発明１の「リードイネーブル信号」に対応することとなる。
　ここで、甲第２号証記載の発明の「読出し信号ＲＤ」は、第４図の記載からも明らかなように外部から供給されるものであって、甲第２号証には、書き込み信号ＷＲに応じて読出し信号ＲＤを生成すること、ないし、書き込み信号ＲＤをカウントし処理することによって読出し信号ＲＤを生成することは記載されていない。
　したがって、上記甲第２号証にも本件発明１の「ライトイネーブル信号に応じてリードイネーブル信号を生成」すること、ないし、「ライトイネーブル信号をカウントすることによって前記画像メモリへの書込み画素数を検出する第１のカウンタと、前記第１のカウンタによって検出された前記書込み画素数を記憶する画素数メモリと、前記画素数メモリから出力される画素数情報に従って前記リードイネーブル信号を生成する第２のカウンタ」が記載されていない。
　
　よって、本件発明１を規定する上記技術事項が甲第１，２号証のいずれにも記載されていないから、これらを組み合わせたとしても本件発明１に到達することができず、しかもこれらの事項が技術常識であるとも設計的事項であるとも認めることが出来ない。
　
５−３．まとめ
　したがって、本件発明１は上記甲各号証記載の発明から当業者が容易に発明できたものではない。
　
５−４．特許異議申立人の主張
　特許異議申立人は「甲第２号証の構成では、OUTPUT READY信号(リードイネーブル信号)はRAM1(画像メモリ)に直接アクセスしていない。しかしながら、甲第２号証に記載の構成は、本件特許発明と実質的に同じ効果を有するものであることは明らかであり、実施例の構成に対応して請求項１の構成を限定したとしても、甲第２号証記載の構成をもとに当業者が適宜になしうる設計的事項にすぎず、特許を受けられないとの判断に影響を与えるものではない。」等と、甲第２号証記載の発明の「OUTPUT READY信号」が本件発明１の「リードイネーブル信号」に対応することを前提とした主張をしているが、上記「５−２．甲第２号証」で示したように、甲第２号証記載の発明の「OUTPUT READY信号」と本件発明１の「リードイネーブル信号」は対応するものではないので、この主張を採用することはできない。
　
６．むすび
　したがって、特許異議の申立ての理由及び証拠によっては本件発明１についての特許を取り消すことはできない。
　また、他に本件発明１についての特許を取り消すべき理由を発見しない。
　よって、結論の通り決定する。
【異議決定日】
平成１３年９月２６日（２００１．９．２６）