(57)【要約】  分割トランスアクション機能を用いたバッファレスＤＭＡコントローラを実施する方法であり、ある実施形態では、ディスクコントローラからデータ転送先ユニットに向けて、一意識別子を有する書き込みコマンドを生成する工程と、前記ディスクコントローラからデータ転送元ユニットに向けて、前記書き込みコマンドの一意識別子と一致する識別子を有する読み取りコマンドを生成する工程と、前記読み取りコマンドの一意識別子を有する読み取りデータを、分割トランスアクションバスに転送する工程と、前記読み取りデータの一意識別子が前記書き込みコマンドの識別子と一致する場合に、前記分割トランスアクションバスを介して、前記読み取りデータを、前記データ転送先ユニットにて受け取る工程とを含む方法。【選択図】なし
2008519333.tif 000002
【特許請求の範囲】
【請求項１】
ディスクコントローラからデータ転送先ユニットに向けて、一意識別子を有する書き込みコマンドを生成する工程と、
前記ディスクコントローラからデータ転送元ユニットに向けて、前記書き込みコマンドの一意識別子と一致する識別子を有する読み取りコマンドを生成する工程と、
前記データ転送元ユニットは、前記読み取りコマンドの一意識別子を有する読み取りデータを、分割トランスアクションバスに転送し、
前記読み取りデータの一意識別子が前記書き込みコマンドの識別子と一致する場合に、前記分割トランスアクションバスを介して、前記読み取りデータを、前記データ転送先ユニットにて受け取る工程とを含む方法。  
【請求項２】
前記ディスクコントローラは、バッファを含まない請求項１に記載の方法。
【請求項３】
前記書き込みコマンドは、さらに一意バイト数を有し、前記読み取りコマンドは、さらに前記書き込みコマンドのバイト数と一致するバイト数を有する請求項１に記載の方法。
【請求項４】
前記読み取りデータを受け入れる方法は、さらに前記読み取りデータの一意バイト数が、前記書き込みコマンドのバイト数と一致する場合に、読み取りデータを受け入れる方法を有する請求項３に記載の方法。
【請求項５】
前記データ転送先ユニットはローカルメモリであり、前記データ転送元ユニットはホストメモリである請求項１に記載の方法。
【請求項６】
前記データ転送先ユニットはホストメモリであり、前記データ転送元ユニットはローカルメモリである請求項１に記載の方法。
【請求項７】
前記データ転送先ユニットは、ローカルメモリ内のあるロケーションであり、前記データ転送元ユニットはローカルメモリ内の他のロケーションである請求項１に記載の方法。
【請求項８】
前記データ転送先ユニットはホストメモリ内のあるロケーションであり、前記データ転送元ユニットはホストメモリ内の他のロケーションである請求項１に記載の方法。
【請求項９】
書き込みコマンド識別子を有する書き込みコマンド、及び前記書き込みコマンド識別子と一致する読み取りコマンド識別子を有し、データ転送元ユニットに向けて転送される読み取りコマンドを生成するディスクコントローラと、
読み取りコマンド識別子を有し、読み取りコマンドに応じてデータ転送元ユニットによりバスへ送信される読み取りデータを転送する分割トランスアクションバスと、
前記書き込みコマンドを受け取り、前記書き込みコマンド識別子と前記読み込みコマンド識別子が一致する場合に、分割トランスアクションバスから、前記読み取りデータを転送するデータ転送先ユニットとを備える装置。  
【請求項１０】
ＤＭＡコントローラは、バッファを有さない請求項９に記載の装置。  
【請求項１１】
前記書き込みコマンドは、さらに一意バイト数を有し、前記読み取りコマンドは、さらに前記書き込みコマンドの一意バイト数と一致するバイト数を有する請求項９に記載の装置。  
【請求項１２】
前記分割トランスアクションバスから読み取りデータを転送する前記データ転送先ユニットは、さらに前記読み取りデータのバイト数が前記書き込みコマンドのバイト数と一致する場合に、分割トランスアクションバスから前記読み取りデータを転送する請求項１１に記載の装置。  
【請求項１３】
前記データ転送先ユニットがローカルメモリであり、前記データ転送元ユニットがホストメモリである請求項９に記載の装置。
【請求項１４】
前記データ転送先ユニットがホストメモリであり、前記データ転送元ユニットがローカルメモリである請求項９に記載の装置。
【請求項１５】
前記データ転送先ユニットがローカルメモリ内のあるロケーションであり、また、前記データ転送元ユニットがローカルメモリ内の他のロケーションである請求項９に記載の装置。
【請求項１６】
前記データ転送先ユニットがホストメモリ内のあるロケーションであり、また、前記データ転送元ユニットがホストメモリ内の他のロケーションである請求項９に記載の装置。
【請求項１７】
前記システムは、
ローカルメモリと、
入力／出力プロセッサを備え、
前記システムは、
書き込みコマンド識別子を有する書き込みコマンド、及び前記書き込みコマンド識別子と一致する読み取りコマンド識別子を有し、データ転送元ユニットに向けて転送される読み取りコマンドを生成するディスクコントローラと、
読み取りコマンド識別子を有し、読み取りコマンドに応じてデータ転送元ユニットによりバスへ送信される読み取りデータを転送する分割トランスアクションバスと、
前記書き込みコマンドを受け取り、前記書き込みコマンド識別子と前記読み込みコマンド識別子が一致する場合に、分割トランスアクションバスから、前記読み取りデータを転送するデータ転送先ユニットとを備えるシステム。  
【請求項１８】
ＤＭＡコントローラは、バッファを有さない請求項１７に記載のシステム。
【請求項１９】
前記入力／出力プロセッサは、さらに、
前記分割トランスアクションバスに接続された中央処理装置と、
前記分割トランスアクションバスに接続されたメモリコントローラと、
前記分割トランスアクションバスに接続された外部バスインタフェースとを備える請求項１７に記載のシステム。
【請求項２０】
前記書き込みコマンドは、さらに一意バイト数を有し、前記読み取りコマンドは、さらに前記書き込みコマンドの一意バイト数と一致するバイト数を有する請求項１７に記載のシステム。  
【請求項２１】
前記分割トランスアクションバスから読み取りデータを転送する前記データ転送先ユニットは、さらに前記読み取りデータのバイト数が前記書き込みコマンドのバイト数と一致する場合に、分割トランスアクションバスから前記読み取りデータを転送する請求項２０に記載のシステム。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、一般に、入力／出力（Ｉ／Ｏ）プロセッサに関し、特に、ダイレクト・メモリ・アクセス（ＤＭＡ）コントローラに関する。
【背景技術】
【０００２】
多くの記憶装置、ネットワークの構築、及び埋め込みアプリケーションには、光学性能に対する高速な入力／出力処理能力が求められる。Ｉ／Ｏプロセッサにより、サーバー、ワークステーション、及び記憶サブシステムが、データをより早く転送すること、通信障害を低減すること、また、Ｉ／Ｏプロセス機能をホスト中央処理装置（ＣＰＵ）からオフロードすることによる全体的なシステム・パフォーマンスを向上することが可能となる。
【０００３】
通常、Ｉ／ＯプロセッサにおけるＣＰＵは、ダイレクト・メモリ・アクセス（ＤＭＡ）コントローラをプログラミングすることにより、例えばローカルメモリとホストメモリとの間のような、特定の転送元と転送先との間におけるデータ転送を行う。ＤＭＡコントローラがプログラムされると、ＤＭＡコントローラは、データ転送元のインターフェイスあるいはコントローラに対し、読み取りコマンドを生成する。このコントローラあるいはインターフェイスが、データ転送元に対する読み取りコマンドを生成することにより、読み取りデータを受け取ると、このコントローラあるいはインターフェイスは、ＤＭＡコントローラに対するバスに、この読み取りデータを置く。一般のＤＭＡコントローラは、例えばホストメモリとローカルメモリとの間のような、データ転送元とデータ転送先との間にデータを転送する際に、このデータを一時的に保存するためのバッファを有する。ＤＭＡコントローラは、読み取りデータを受け入れ、この読み取りデータを、ＤＭＡコントローラデータバッファに保存する。このとき、ＤＭＡコントローラは、データ転送先のインターフェイスあるいはコントローラに対する書き込みコマンドを生成し、データ転送先のインターフェイスあるいはコントローラがこの書き込みコマンドを受け入れる。最後に、ＤＭＡコントローラが、ＤＭＡコントローラデータバッファに保存された書き込みデータを、データ転送先のインターフェイスあるいはコントローラに転送し、データ転送先に、この書き込みデータを書き込む。
【０００４】
ＤＭＡコントローラデータバッファを使用した場合、Ｉ／Ｏプロセッサの領域要求量、及び電力要求量が増大し、Ｉ／Ｏプロセッサが複雑化し、また、Ｉ／Ｏプロセッサの処理能力が低下し、コストも増大してしまう。
【図面の簡単な説明】
【０００５】
本発明は、以下の詳細な説明、及び様々な実施形態における添付図面からより十分に理解できるが、添付図面は、本発明を特定の実施形態に限定するものではなく、あくまでも説明及び理解するためだけのものである。
【０００６】
【図１】コンピュータシステムの一実施形態に係わるブロック図を示す。
【０００７】
【図２】バッファレス・ＤＭＡ・コントローラを実施するための一実施形態に係わるフローチャートを示す。
【０００８】
【図３】バッファレス・ＤＭＡ・コントローラを実施するための他の実施形態に係わるフローチャートを示す。
【０００９】
【図４】バッファレス・ＤＭＡ・コントローラを実施するための他の実施形態に係わるフローチャートを示す。
【００１０】
【図５】バッファレス・ＤＭＡ・コントローラを実施するための他の実施形態に係わるフローチャートを示す。
【発明を実施するための最良の形態】
【００１１】
分割トランスアクションを用いたバッファレス・ダイレクトメモリ・アクセス（ＤＭＡ）コントローラを実施するための方法及び装置を説明する。本発明の明細書に記載の「一実施形態、または、ある実施形態を参照」とは、その実施形態に記載の特定の特徴、構造、あるいは性質が、本発明の少なくとも１つの実施形態に含まれていることを意味する。それゆえ、本発明の明細書のあらゆる箇所に記載の「一実施形態における」とは、必ずしも全ての実施形態が同じであるとは限らないことを意味する。
【００１２】
以下に様々な詳細を説明するが、本発明はこれらに限定しなくても実施可能であることが当業者にとって明らかである。その他、本発明を不明瞭としないために、ブロック図に示す公知の構造及び装置については詳細には述べない。
【００１３】
図１は、分割トランスアクションを用いたバッファレス・ＤＭＡ・コントローラを実施するためのコンピュータシステム１００の一実施形態に係わるブロック図を示す。システム１００は、ローカルメモリ１１０、Ｉ／Ｏプロセッサ１２０、外部バス１３２、ホストシステム１４０、及びホストメモリ１４５を備える。本発明の本実施形態は、ローカルメモリ及びホストメモリにより実施されるシステムに限定されるものではなく、一般に、Ｉ／Ｏプロセッサによりアクセスしたあらゆるデータ転送元ユニットとデータ転送先ユニットとの間において実施されるシステムである。
【００１４】
Ｉ／Ｏプロセッサ１２０は、さらにまた、メモリコントローラ１２２、分割トランスアクションバス１２４、ＣＰＵ１２６、ＤＭＡコントローラ１２８、及び外部バスインターフェイス１３０を備える。本発明の実施形態に記載のシステムは、ＤＭＡ・コントローラを使用したものであるが、他のディスクコントローラを用いたシステムであってもよい。Ｉ／Ｏプロセッサ１２０により、分割トランスアクションバス１２４に接続されたＣＰＵ１２６及びメモリコントローラ１２２を用いたインテリジェントＩ／Ｏが提供される。ある実施形態においては、ＣＰＵ１２６は、インテル社（カルフォニア州サンタサンタクララ）製のペンティアム(r)IIプロセッサ系、ペンティアム(r)IIIプロセッサ、及びペンティアム(r)IＶプロセッサを備えたペンティアム(r)系のプロセッサを用いているが、他のＣＰＵを用いてもよい。
【００１５】
メモリコントローラは、ローカルメモリ１１０とインターフェイスで接続されており、ローカルメモリ１１０は、同時性のダイナミックＲＡＭ（ＳＤＲＡＭ）のようなランダム・アクセス・メモリ（ＲＡＭ）を備えてもよい。ローカルメモリ１５４は、命令及び実行データを有し、ＣＰＵ１２６により使用される。
【００１６】
分割トランスアクションバス１２４は、読み取りコマンド及び書き込みコマンドの明示分割トランスアクションをサポートすることが可能なバスである。ある実施形態においては、分割トランスアクションバス１２４は、ＸＳＩオンチップバスであるが、他の分割トランスアクションケイパブルバスであってもよい。
【００１７】
一般に、分割トランスアクションは、アドレスフェーズ及びデータ情報フェーズに分割してデータ転送を行う。このようなフェーズの分割は、例えば、シーケンスＩＤのような識別子を用いて実施される。分割トランスアクションのアドレスフェーズとデータフェーズはこの識別子を用いて接続される。アドレスフェーズを転送する際には、要求ユニットが識別子に命令及び属性を提供する。
【００１８】
データ転送フェーズを転送する際には、ユニット供給データが、同一の識別子を用いて各ユニットにおけるコマンドを互いに接続する。読み取りの際は、読み取りコマンドを要求したエージェントがデータを供給し、書き込みの際は、書き込みコマンドを生成したエージェントがデータを提供するが、このような識別子と共に、一意のバイト数を用いて、分割トランスアクションのアドレスフェーズとデータフェーズを連結してもよい。
【００１９】
ある実施形態においては、ＤＭＡコントローラ１２８が、ローカルメモリ１１０からホストメモリ１４５へ、あるいは、ホストメモリ１４５からローカルメモリ１１０へとデータを転送する。データの転送は、ＤＭＡコントローラにおけるデータバッファを使用せずに行われる。
【００２０】
例えば、ホストメモリ１４５からローカルメモリ１１０へとデータを転送するために、ＣＰＵ１２６は、最初に、ＤＭＡコントローラ１２８をプログラミングすることによりデータを転送する。次に、ＤＭＡコントローラ１２８が、メモリコントローラ１２２に対し、書き込みコマンドを生成する。この書き込みコマンドは、一意の識別子、また、ある実施形態においては、一意バイト数を有する。次に、ＤＭＡコントローラ１２８が、外部インターフェイス１３０に対し、書き込みコマンド生成時と同一の識別子及びバイト数情報を有する読み取りコマンドを生成する。
【００２１】
外部インターフェイス１３０は、次に、読み取りコマンドを要求し、外部バス１３２に読み取りコマンドを生成する。外部インターフェイス１３０が、ホストシステム１４０から読み取りデータを受け取ると、書き込みコマンドの識別子及びバイト数と同一の識別子及びバイト数を有する読み取りデータを、分割トランスアクションバス１２４に置く。最後に、読み取りデータの識別子及びバイト数が、前工程にて、ＤＭＡコントローラ１２８から受け取ったメモリコントローラ１２２の書き込みコマンドの識別子及びバイト数と一致した場合、メモリコントローラ１２２は、読み取りデータを受け入れる。
【００２２】
その他の実施形態においては、ローカルメモリ１１０からホストメモリ１４５に、データを転送するために、ＣＰＵ１２６は、最初に、ＤＭＡコントローラ１２８をプログラミングすることによりデータを転送する。次に、ＤＭＡコントローラ１２８が、外部バスインターフェイス１３０に対し、書き込みコマンドを生成する。この書き込みコマンドは、一意の識別子、また、ある実施形態においては、一意のバイト数を有する。次に、ＤＭＡコントローラ１２８が、メモリコントローラ１２２に対し、書き込みコマンド生成時と同一の識別子及びバイト数情報を有する読み取りコマンドを生成する。
【００２３】
メモリコントローラ１２２は、その後、読み取りコマンドを要求し、書き込みコマンドの一意識別子及び一意バイト数と同一の識別子及びバイト数を有するローカルメモリ１１０からの読み取りデータを、分割トランスアクションバス１２４に置く。最後に、読み取りデータの識別子及びバイト数が、前工程にて、ＤＭＡコントローラ１２８から受け取った外部バスインターフェイス１３０の書き込みコマンドの識別子及びバイト数と一致した場合、外部バスインターフェイス１３０は、分割トランスアクションバス１２４における読み取りデータを受け入れる。
【００２４】
ある実施形態においては、ローカルメモリロケーション１１０から他のローカルメモリロケーション１１０に、データを転送するために、ＣＰＵ１２６は、最初に、ＤＭＡコントローラ１２８をプログラミングすることによりデータを転送する。次に、ＤＭＡコントローラ１２８が、メモリコントローラ１２２に対し、書き込みコマンドを生成する。この書き込みコマンドは、一意識別子、また、ある実施形態においては、一意バイト数を有する。次に、ＤＭＡコントローラ１２８が、メモリコントローラ１２２に対し、書き込みコマンド生成時と同一の識別子及びバイト数情報を有する読み取りコマンドを生成する。
【００２５】
メモリコントローラ１２２は、次に、読み取りコマンドを要求し、書き込みコマンドの一意識別子及び一意バイト数と同一の識別子及びバイト数を有するローカルメモリ１１０からの読み取りデータを、分割トランスアクションバス１２４に置く。最後に、読み取りデータの識別子及びバイト数が、前工程にて、ＤＭＡコントローラ１２８から受け取ったメモリコントローラ１２２の書き込みコマンドの識別子及びバイト数と一致した場合、メモリコントローラ１２２は、分割トランスアクションバス１２４における読み取りデータを受け入れる。
【００２６】
その他の実施形態においては、あるホストメモリロケーション１４５から他のホストメモリロケーション１４５に、データを転送するために、ＣＰＵ１２６は、最初に、ＤＭＡコントローラ１２８をプログラミングすることによりデータを転送する。次に、ＤＭＡコントローラ１２８が、外部バスインターフェイス１３０に対し、書き込みコマンドを生成する。この書き込みコマンドは、一意識別子、また、ある実施形態においては、一意バイト数を有する。次に、ＤＭＡコントローラ１２８が、外部バスインターフェイス１３０に対し、書き込みコマンド生成時と同一の識別子及びバイト数情報を有する読み取りコマンドを生成する。
【００２７】
外部インターフェイス１３０は、次に、読み取りコマンドを要求し、外部バス１３２に読み取りコマンドを生成する。外部インターフェイス１３０がホストシステム１４０から読み取りデータを受け取ると、書き込みコマンドの識別子及びバイト数と同一の識別子及びバイト数を有する読み取りデータを、分割トランスアクションバス１２４に置く。最後に、読み取りデータの識別子及びバイト数が、前工程にて、ＤＭＡコントローラ１２８から受け取った外部バスインターフェイス１３０の書き込みコマンドの識別子及びバイト数と一致した場合、外部バスインターフェイス１３０は、分割トランスアクションバス１２４に、読み取りデータを受け入れる。
【００２８】
図２は、分割トランスアクションを用いたバッファレスＤＭＡコントローラを実施するための一実施形態に係わるフローチャートを示す。特に、このフローチャートは、本発明の一実施形態において、ホストメモリからローカルメモリへのデータ転送を示す。工程２１０にて、ＣＰＵは、ＤＭＡコントローラをプログラミングすることによりデータを転送する。工程２２０にて、分割トランスアクションバスの機能を用いて、ＤＭＡコントローラが、メモリコントローラに対し、一意識別子及び一意バイト数を有する書き込みコマンドを生成する。
【００２９】
工程２３０にて、ＤＭＡコントローラが、外部インターフェイス（データ転送元のアドレスを使用）に対し、前工程にて、メモリコントローラに与えられた書き込みコマンドの識別子及びバイト数と同一の識別子及びバイト数を有する読み取りコマンドを生成する。工程２４０にて、外部インターフェイスが、読み取りコマンドを要求し、工程２５０にて、外部インターフェイスが、外部バスに読み取りコマンドを生成する。工程２６０にて、外部インターフェイスがホストシステムから読み取りデータを受け取ると、工程２７０にて、このデータを分割トランスアクションバス１２４に置く。最後に、工程２８０にて、メモリコントローラが、前工程にてＤＭＡコントローラにより与えられた書き込みコマンドの識別子及びバイト数と一致する分割トランスアクションバスにおける読み取りデータを受け入れる。
【００３０】
図３は、分割トランスアクションを用いたバッファレス・ＤＭＡ・コントローラを実施するための一実施形態に係わるフローチャートを示す。特に、このフローチャートは、本発明の一実施形態において、ローカルメモリからホストメモリへのデータ転送を示す。工程３１０にて、ＣＰＵは、ＤＭＡコントローラをプログラミングすることによりデータを転送する。工程３２０にて、ＤＭＡコントローラは、次に、外部インターフェイスに対し、一意識別子及び一意バイト数を有する書き込みコマンド（データ転送先のアドレスを使用）を生成する。
【００３１】
工程３３０にて、ＤＭＡコントローラが、メモリコントローラに対し、書き込みコマンド生成時と同一の識別子及びバイト数を有する読み取りコマンド（データ転送元のアドレスを使用）を生成する。工程３４０にて、メモリコントローラ１２２が、読み取りコマンドを要求し、工程３５０にて、メモリコントローラ１２２が、読み取りデータを分割トランスアクションバス１２４に戻す。工程３６０にて、外部インターフェイスは、前工程にてＤＭＡコントローラにより与えられた書き込みコマンドの識別子及びバイト数と一致する分割トランスアクションバスにおける読み取りデータを受け入れる。
【００３２】
図４は、分割トランスアクションを用いたバッファレスＤＭＡコントローラを実施するための一実施形態に係わるフローチャートを示す。特に、このフローチャートは、本発明の一実施形態において、ローカルメモリ内のあるロケーションから他のロケーションへのデータ転送を示す。工程４１０にて、ＣＰＵは、ＤＭＡコントローラをプログラミングすることによりデータを転送する。工程４２０にて、分割トランスアクションバスの機能を用いて、ＤＭＡコントローラが、メモリコントローラに対し、一意識別子及び一意バイト数を有する書き込みコマンドを生成する。
【００３３】
工程４３０にて、ＤＭＡコントローラが、次に、メモリコントローラに対し、書き込みコマンド生成時と同一の識別子及びバイト数を有する読み取りコマンドを生成する。工程４４０にて、メモリコントローラが、読み取りコマンドを要求し、工程４５０にて、メモリコントローラが、読み取りデータを分割トランスアクションバスに戻す。工程４６０にて、メモリコントローラが、前工程にてメモリコントローラにより受け入れられた書き込みコマンドの識別子及びバイト数と一致する分割トランスアクションバスにおける読み取りデータを受け入れる。
【００３４】
図５は、分割トランスアクションを用いたバッファレスＤＭＡコントローラを実施するための一実施形態に係わるフローチャートを示す。特に、このフローチャートは、本発明の一実施形態において、ホストメモリ内のあるロケーションから他のロケーションへのデータ転送を示す。工程５１０にて、ＣＰＵは、ＤＭＡコントローラをプログラミングすることによりデータを転送する。工程５２０にて、分割トランスアクションバスの機能を用いて、ＤＭＡコントローラが、外部インターフェイスに対し、一意識別子及び一意バイト数を有する書き込みコマンドを生成する。
【００３５】
工程５３０にて、ＤＭＡコントローラが、外部インターフェイスに対し、前工程にて外部インターフェイスに与えられた書き込みコマンドと同一の識別子及びバイト数を有する読み取りコマンドを生成する。工程５４０にて、外部インターフェイスが、読み取りコマンドを要求し、工程５５０にて、外部インターフェイスが、外部バスに読み取りコマンドを生成する。工程５６０にて、外部インターフェイスがホストシステムから読み取りデータを受け取ると、工程５７０にて、このデータを分割トランスアクションバスに置く。最後に、工程５８０にて、外部インターフェイスが、前工程にてＤＭＡコントローラにより与えられた書き込みコマンドの識別子及びバイト数と一致する分割トランスアクションバスにおける読み取りデータを受け入れる。
【００３６】
図２〜５において、ホストメモリとローカルメモリとの間、及びホストメモリとローカルメモリ内におけるデータ転送に係わる分割トランスアクションを用いてバッファレス・ＤＭＡ・コントローラを実施することを説明したが、他の実施形態として、周辺機器とホストメモリとの間におけるデータ転送に係わる分割トランスアクションを用いてバッファレス・ＤＭＡ・コントローラを実施してもよい。一般的には、本発明に記載の装置及び方法は、Ｉ／Ｏプロセッサがデータを転送するあらゆるデータ転送元ユニットとデータ転送先ユニットとの間において実施可能である。
【００３７】
本発明の実施形態においては、分割トランスアクションケイパブルバスにより与えられる分割トランスアクション機能を用いて、データバッファ無しでＤＭＡコントローラを実施する。データバッファをＤＭＡコントローラから除去することにより、データが、一旦、ＤＭＡデータバッファに保存されることなく、あるメモリから他のメモリへと直接転送されるため、結果的に、ＤＭＡコントローラを実施する際の処理能力が向上し、また、コストも削減される。
【００３８】
本発明は、様々な変更及び改良が可能であり、図面を用いて説明した特定の実施形態に限定されるものではないことが、本発明の明細書を読んだ当業者にとって明らかである。よって、様々な実施形態における詳細な説明が、本発明に係わる特徴のみを記載した請求の範囲に限定されるものではない。
【図１】
2008519333.tif 000003
【図２】
2008519333.tif 000004
【図３】
2008519333.tif 000005
【図４】
2008519333.tif 000006
【図５】
2008519333.tif 000007
【国際調査報告】
2008519333.tif 000008
2008519333.tif 000009
2008519333.tif 000010