(57)【要約】集積回路において漏れ電力を低減するための回路及び方法について記載される。集積回路の論理トランジスタ（例えば、論理回路、ラッチ、及び／又は出力段）は、１又はそれ以上の制御可能なソーストランジスタを介して電力を供給される。一例として、回路は、集積回路内の段へ選択的に電力を供給する少なくとも１つのソーストランジスタ（例えば、電源、接地、又は電源及び接地の両方）を有する。ソーストランジスタの状態を調節するための手段は、集積回路の動作モードの変化に応答して、論理トランジスタをオンする前にソーストランジスタをオンするよう及び／又は論理トランジスタをオフした後にソーストランジスタをオフするよう動作する。１つの態様で、論理トランジスタをオフする前の遅延は、短期間の間にソーストランジスタを不必要にオン及びオフすることにより生ずる電力消費を低減するよう十分に延長され得る。
2008519538.tif 000002
【特許請求の範囲】
【請求項１】
集積回路デバイス内のソーストランジスタを制御する回路であって、
集積回路デバイス内の論理トランジスタへ電力を選択的に供給するよう構成された、少なくとも１つのソーストランジスタ、電源若しくは接地、又は電源及び接地の組合せと、
前記論理トランジスタをオンする前に前記ソーストランジスタをオンするよう前記集積回路デバイスの動作モードの変化に応答して前記ソーストランジスタの状態を調節する手段とを有する回路。
【請求項２】
前記論理トランジスタはラッチ又は出力段を有する、請求項１記載の回路。
【請求項３】
前記ソーストランジスタは、前記集積回路内の出力段若しくはラッチ又はラッチ及び出力段の組合せへ電力を供給する、請求項１記載の回路。
【請求項４】
前記ソーストランジスタの状態を調節する前記手段は、選択信号を受信して、前記論理トランジスタへ第２の経路遅延を介して前記選択信号を伝える前に前記ソーストランジスタへ第１の経路遅延を介して前記選択信号を伝えるよう構成された回路を有し、
前記第１の経路遅延は、前記論理トランジスタを作動させる前にソース電源を安定化させるために、前記第２の経路遅延よりも小さい、請求項１記載の回路。
【請求項５】
前記選択信号はチップ選択又はブロック選択信号を含む、請求項４記載の回路。
【請求項６】
前記ソーストランジスタの状態を調節する前記手段は、前記デバイスの前記論理トランジスタの前に前記ソーストランジスタを作動させるように、非同期信号と同期信号との間のタイミング差を使用するよう構成された回路を有する、請求項１記載の回路。
【請求項７】
前記非同期信号は、正のデバイス設定時間に応答して前記同期信号の前に到達するよう構成される、請求項６記載の回路。
【請求項８】
前記非同期信号はチップ選択信号又はブロック選択信号であり、
前記同期信号はクロック信号又は該クロックに同期した信号である、請求項６記載の回路。
【請求項９】
前記非同期信号は、第１の論理グループのために前記ソーストランジスタの状態を調節するよう適合し、
前記同期信号は、第２又は後の論理グループのために前記ソーストランジスタの状態を調節するよう適合する、請求項６記載の回路。
【請求項１０】
前記ソーストランジスタの状態を調節する前記手段は、低電力非作動電圧レベルと、通常のデバイス動作を支持するのに十分な電圧レベルとの間でソース電源を制御する回路を有する、請求項１記載の回路。
【請求項１１】
基準電圧によって制御される出力レベルを有し、且つ、デバイス選択信号又はブロック選択信号によって決定される作動状態を有する誤差増幅器を有する、請求項１０記載の回路。
【請求項１２】
前記論理トランジスタがオンされた後の時間期間の間、前記ソーストランジスタをオン状態に保つ手段を更に有する、請求項１記載の回路。
【請求項１３】
前記ソーストランジスタをオン状態に保つ前記手段は、作動選択信号を受信すると前記ソーストランジスタを作動させ、前記選択信号が非作動となった後の所望の時間期間の間、前記ソーストランジスタの非作動を遅延させるよう構成された回路を有する、請求項１２記載の回路。
【請求項１４】
前記選択信号はチップ選択又はブロック選択信号を含む、請求項１３記載の回路。
【請求項１５】
集積回路デバイス内のソーストランジスタを制御する回路であって、
論理トランジスタを有する集積回路デバイスへ電力を選択的に供給するよう構成された少なくとも１つのソーストランジスタであって、電源ソーストランジスタ、接地ソーストランジスタ、又は電源ソーストランジスタ及び接地ソーストランジスタの組合せであるソーストランジスタと、
前記ソーストランジスタをオンして、前記論理トランジスタがオンされた後の時間期間の間、前記ソーストランジスタをオン状態に保つよう、前記集積回路デバイスの動作モードの変化に応答して前記ソーストランジスタの状態を調節する手段とを有する回路。
【請求項１６】
集積回路デバイス内のソーストランジスタを制御する回路であって、
バイナリ状態を保持するよう結合された少なくとも２つの論理トランジスタを有し、アクセスモードで読出又は書込のためにアクセスされるよう構成されたラッチ回路と、
仮想ソース電位を保持可能な電源又は接地のいずれか一方である少なくとも１つのソース接続と、
低電力非作動電圧レベルから通常アクセス電圧レベルへと前記ソース接続を駆動する手段とを有し、
前記通常アクセス電圧レベルは、前記デバイスにおいて通常のデバイス読出及び書込アクセスを支持するよう構成される回路。
【請求項１７】
前記低電力非作動モードは、データ保持を伴って又は伴わずに実施される待機又は遊休モードを含む、請求項１６記載の回路。
【請求項１８】
前記ラッチは少なくとも２つのＣＭＯＳインバータを有し、
前記ＣＭＯＳインバータにおいて、第１のインバータの出力は第２のインバータの入力へ接続され、前記第２のインバータの出力は該第２のインバータの入力へ接続され、前記第１及び第２のインバータのＰＭＯＳトランジスタのソースは所与の第１ノードへ接続され、前記第１及び第２のインバータのＮＭＯＳトランジスタのソースは所与の第２ノードへ接続される、請求項１６記載の回路。
【請求項１９】
前記ソース接続は前記第１ノード又は前記第２ノードへ結合され、
代替ノード、第１又は第２は、電源ソース又は電源ソーストランジスタへ結合され、あるいは、接地ソース又は接地ソーストランジスタへ接続される、請求項１６記載の回路。
【請求項２０】
前記ソース接続を駆動する前記手段は、集積回路の動作モードに応答して前記第１ノードの電圧電位を変化させるよう構成される、請求項１６記載の回路。
【請求項２１】
前記ソース接続を駆動する前記手段は、基準電圧を受けたことに応答して前記ソース接続の電圧電位を制御するよう構成された増幅器を有し、
前記基準電圧は動的又は静的にプログラミングされる、請求項２０記載の回路。
【請求項２２】
第１のアクセス経路は前記第１のインバータの出力へ接続され、
あるいは、第２のアクセス経路は前記第２のインバータの出力へ接続され、
あるいは、第１及び第２のアクセス経路は、夫々、前記第１のインバータ及び前記第２のインバータの出力への接続である、請求項１６記載の回路。
【請求項２３】
前記アクセス経路は、通常アクセスモードではない少なくとも１つのモードで動作している場合に、アドレス情報の変更に関わりなく前記アクセス経路をオフにするアドレス選択回路によって制御される、請求項１６記載の回路。
【請求項２４】
前記アクセス経路は、所与の時間期間が経過した後にアドレス変更がない場合にオフされる、請求項１６記載の回路。
【請求項２５】
前記ソース接続は、前記アクセス経路の状態に従って制御される、請求項１６記載の回路。
【請求項２６】
前記アクセス経路がオフされる場合にアドレス情報を記憶し、前記アクセス経路のゲートがオンされる場合に当該ラッチからアドレス情報を回復するよう構成されたラッチ回路を更に有する、請求項１６記載の回路。
【請求項２７】
集積回路デバイスにおいて低電力動作を制御する方法であって、
第１の選択信号を検出するステップと、
前記第１の選択信号の受信に応答して、前記集積回路内で出力段、ラッチ、又は出力段とラッチの組合せへ電力を供給するようソーストランジスタを作動させるステップと、
前記ソーストランジスタを作動させた後に前記集積回路内の論理トランジスタを作動させるステップとを有し、
十分な遅延は、前記ソーストランジスタからの電力を安定させるよう、前記ソーストランジスタの作動と前記論理トランジスタの作動との間に設けられる方法。
【請求項２８】
前記論理トランジスタを非作動とした後に前記集積回路内の前記ソーストランジスタを非作動とするステップを更に有する、請求項２７記載の方法。
【請求項２９】
十分な遅延は、電力安定化の損失を防ぐよう、前記論理トランジスタの非作動と前記ソーストランジスタの非作動との間に設けられる、請求項２８記載の方法。
【請求項３０】
前記ソーストランジスタの頻繁な切り換えにより生ずる動作電力損失を低減するよう、前記論理トランジスタ及び前記ソーストランジスタの非作動の間に十分な遅延期間を導入するステップを更に有する、請求項２８記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、半導体論理回路及び、更に具体的には、低電力の静的ランダムアクセスメモリ（ＳＲＡＭ）回路に関する。
【背景技術】
【０００２】
静的ランダムアクセスメモリ（ＳＲＡＭ）は、電力が供給される限りデータを保持する電子データ記憶媒体の形式である。スタティック（静的）ＲＡＭは、電子デバイスの全ての形態において幅広く使用され、高性能のデバイス用途はもちろん、特に、携帯型又は手持ち式の用途での使用に適する。例えば携帯電話などの携帯型又は手持ち式のデバイス用途で、ＳＲＡＭは、回路に対応せずとも安定したデータ保持を提供し、このようにして、ローバストなデータ保持を提供しながら複雑性を低く保つ。
【０００３】
しかし、トランジスタがプロセス技術の進歩により小型化されるにつれて、ターンオフトランジスタの漏れ電流は著しく増大してきた。従って、漏れ電流による静的電力消費は、総体的な電力消費の大部分を占め、ＶＬＳＩ（Ｖｅｒｙ  Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）設計において深刻な問題となっている。漏れを低減するための既存の技術の中で、図１及び図２に示されるように、例えば出力段のようなデバイスの部分へ電力を供給するための電源及び／又は接地ソーストランジスタ（即ち、１又は複数のドライバ）の使用がある。ソーストランジスタは、出力段への電源及び／又は接地をオフに切り換えるようオフされて、著しく漏れ電流を低減する。ソーストランジスタの使用は、漏れ電流を抑制するための実用的方法を提供する。例えば待機モードなどの動作モードで、ソーストランジスタはオフされ、一方、それらは通常動作モードではオンされる。
【０００４】
更なる幾つかの問題が、例えば速度低下、過剰な電力消費、データ情報の安全な維持などの問題を引き起こさないように、設計がこのようにしてソーストランジスタを用いて実施される場合には注意深く考えられるべきである。
【０００５】
留意すべきは、ソーストランジスタを有して実施される設計では、チップ動作モードが（ソーストランジスタがオフされる）待機モードから通常動作モードへ変更される場合に、ソーストランジスタが不安定な電源電位及び接地電位のために異常となりうる点である。
【０００６】
ソーストランジスタの使用に伴う他の設計上の問題は、ソーストランジスタを頻繁に切り換え、電力節約をもたらすには不十分な時間期間の間それらがオフされることによって生ずる。大きなソーストランジスタのゲート容量を充電及び放電する結果として、相当な電力が不必要に消費される。
【０００７】
これらの欠点は、ＳＲＡＭ回路内及び、それ程ではないにせよ他のメモリ回路内並びに、更に一般的にはデジタル論理素子を含む多数の集積回路内で生ずる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従って、データ又は動作のインテグリティを妥協することなく、例えばＳＲＡＭなどのデジタル回路において静的電力消費を低減するシステム及び方法が必要とされる。この必要性その他は本発明において満足される。本発明は、従来の漏れ抑制の方法及び回路の欠点を解消する。
【課題を解決するための手段】
【０００９】
方法及び装置は、高速且つ低電力の論理回路、更に具体的には、例えば静的ランダムアクセスメモリ（ＳＲＡＭ）のようなメモリデバイスを作ることについて記載される。一例として、マクロアーキテクチャが記載される。マクロアーキテクチャは、ＳＲＡＭデバイス内で如何なる所与のアクセス速度に関してもセル毎に低減された待機及び動作電力消費をもたらす。新規回路は、集積回路を含む多数のデジタル論理に適用可能であり、（１）待機／遊休モードと通常モードとの間の切り換えにもかかわらず適切な回路動作を確保する早期有効化（ｅａｒｌｙ−ｅｎａｂｌｅ）ソーストランジスタ手段、（２）通常モードと待機／遊休モードとの間の切り換えにもかかわらず適切な低電力回路動作を確保する遅延無効化（ｌａｔｅ−ｄｉｓａｂｌｅ）ソーストランジスタ手段、（３）切り換え電力消費を低減する遅延無効化の時間期間の延長、及び／又は（４）セル電流漏れを低減するＶＳＢ逆バイアス方式により構成される。本発明は、別々に利用される発明要素により、あるいは、この中で記載されるもの及び所謂当業者に知られるものとともに、本発明の技術的範囲から逸脱することなく行われ得る。
【００１０】
回路及び方法は、適切なデバイス動作を保ちながら低減された漏れ動作を提供する。発明態様がＳＲＡＭメモリデバイス回路へ適用される場合に、メモリの領域は約２０％だけ低減可能であり、メモリ速度は約２５％だけ増大可能であり、漏れ電流は約一桁だけ低減可能である。
【００１１】
本発明は、論理回路及び出力ドライバを含む集積回路内の漏れを制御する方法及び回路として記載される。一実施例は、例えば静的ランダムアクセスメモリなどのメモリデバイスのセルの夫々において再現されるマクロアーキテクチャに従う。
【００１２】
供給される電力を制御するためにソーストランジスタを用いる場合に、例えばメモリアクセス又は論理動作などの通常動作に達する前にソーストランジスタ又はトランジスタを作動させることが好ましいことが、本発明を実現する際に十分に認識されている。従って、例えば、図１及び２のＭＰＬ１１、ＭＮＬ１１、ＭＰＬ１２及びＭＮＬ１２のような論理回路のトランジスタの電源及び接地電位は、チップが通常動作モードに入る前に安定すべきである。
【００１３】
本発明は、以下の記載を含むが、それに限定されない多数の方法で具体化され得る。
【００１４】
本発明の一実施例は、概して、集積回路デバイス内のソーストランジスタを制御する回路であって、（ａ）論理トランジスタを有する集積回路デバイスへ電力を選択的に供給するよう構成された、少なくとも１つのソーストランジスタ、電源若しくは接地、又は電源及び接地の組合せと、（ｂ）前記論理トランジスタをオンする前に前記ソーストランジスタをオンするよう前記集積回路デバイスの動作モードの変化に応答して前記ソーストランジスタの状態を調節する手段とを有する回路として記載可能である。
【００１５】
前記論理トランジスタは、ラッチ（即ちメモリの一部）又は出力段などを有することができる。前記ソーストランジスタは、前記集積回路内の出力段若しくはラッチ又はラッチ及び出力段の組合せへ電力を供給する。前記ソーストランジスタの状態を調節する前記手段は、選択信号を受信して、前記論理トランジスタへ第２の経路遅延を介して前記選択信号を伝える前に前記ソーストランジスタへ第１の経路遅延を介して前記選択信号を伝えるよう構成された回路を有し、前記第１の経路遅延は、前記論理トランジスタを作動させる前にソース電源を安定化させるために、前記第２の経路遅延よりも小さい。前記選択信号はチップ選択又はブロック選択信号を含むことができる。
【００１６】
一実施に従って、前記ソーストランジスタの状態を調節する前記手段は、前記デバイスの前記論理トランジスタの前に前記ソーストランジスタを作動させるように、非同期信号と同期信号との間のタイミング差を使用するよう構成された回路を有する。前記非同期信号は、正のデバイス設定時間に応答して前記同期信号の前に到達するよう構成される。一実施に従って、前記非同期信号はチップ選択信号又はブロック選択信号を含み、前記同期信号はクロック信号又は該クロックに同期した信号を含む。前記非同期信号は、第１の論理グループのために前記ソーストランジスタの状態を調節するよう本発明に従って利用可能であり、前記同期信号は、第２又は後の論理グループのために前記ソーストランジスタの状態を調節するよう適合する。
【００１７】
一実施に従って、前記ソーストランジスタの状態を調節する前記手段は、低電力（ｌｏｗ−ｐｏｗｅｒ）非作動（ｎｏｎ−ａｃｔｉｖｅ）電圧レベルと、通常のデバイス動作を支持するのに十分な電圧レベルとの間でソース電源を制御する回路を有する。一実施において、当該回路は誤差増幅器を有し、該誤差増幅器の出力レベルは基準電圧によって制御され、該誤差増幅器の作動状態はデバイス選択信号又はブロック選択信号によって決定される。
【００１８】
一実施例で、当該回路に、前記論理トランジスタがオンされた後の時間期間の間、前記ソーストランジスタをオン状態に保つ手段が設けられる。好ましい実施例で、前記時間期間は、オンとオフとの間のソーストランジスタの不必要に頻繁な切り換えを制限することによって、更なる電力節約を提供するのに十分である。前記ソーストランジスタをオン状態に保つ前記手段は、作動選択信号を受信すると前記ソーストランジスタを作動させ、前記選択信号が非作動となった後の所望の時間期間の間前記ソーストランジスタの非作動を遅延させるよう構成された回路を有することができる。一実施例で、前記選択信号はチップ選択又はブロック選択信号を含むことができる。
【００１９】
本発明の一実施例は、概して、集積回路デバイス内のソーストランジスタを制御する回路であって、（ａ）論理トランジスタを有する集積回路デバイスへ電力を選択的に供給するよう構成された少なくとも１つのソーストランジスタ、電源若しくは接地、又は電源及び接地の組合せと、（ｂ）前記ソーストランジスタをオンして、前記論理トランジスタがオンされた後の時間期間（遅延期間）の間前記ソーストランジスタをオン状態に保つよう、前記集積回路デバイスの動作モードの変化に応答して前記ソーストランジスタの状態を調節する手段とを有する回路として記載される。一実施に従って、前記遅延期間は、電力消費を低減し、且つ、前記ソーストランジスタのゲート容量の過度に頻繁な充放電により生ずる不必要な損失を防ぐ用途のために十分な存続期間を設定される
本発明の一実施例は、概して、集積回路デバイス内のソーストランジスタを制御する回路であって、（ａ）アクセスモードで読出又は書込のためにアクセス可能なバイナリ状態を保持するよう結合された少なくとも２つの論理トランジスタを有するラッチ回路と、（ｂ）仮想ソース電位を保持可能な電源又は接地のいずれか一方である少なくとも１つのソース接続と、（ｃ）低電力非作動電圧レベルから、前記論理トランジスタにアクセスする前に通常のデバイス読出及び書込アクセスを支持するよう設定された通常アクセス電圧レベルへと前記ソース接続を駆動する手段とを有する回路として記載され得る。
【００２０】
一実施例で、前記低電力非作動モードは、データ保持を伴って又は伴わずに実施される待機又は遊休モードを含む。一実施例で、前記ラッチは少なくとも２つのＣＭＯＳインバータを有し、該ＣＭＯＳインバータにおいて、（ａ）第１のインバータの出力は第２のインバータの入力へ接続され、（ｂ）前記第２のインバータの出力は該第２のインバータの入力へ接続され、（ｃ）前記第１及び第２のインバータのＰＭＯＳトランジスタのソースは所与の第１ノードへ接続され、（ｄ）前記第１及び第２のインバータのＮＭＯＳトランジスタのソースは所与の第２ノードへ接続される。この実施例の１つのモードで、前記ソース接続は前記第１ノード又は前記第２ノードへ結合され、代替ノード、第１又は第２は、電源ソース又は電源ソーストランジスタへ結合され、あるいは、接地ソース又は接地ソーストランジスタへ接続される。
【００２１】
一実施に従って、前記ソース接続を駆動する前記手段は、集積回路の動作モードに応答して前記第１ノードの電圧電位を変化させるよう構成される。一実施に従って、前記ソース接続を駆動する前記手段は、基準電圧を受けたことに応答して前記ソース接続の電圧電位を制御するよう構成された増幅器（例えば、誤差検出、差動、比較器など）を有する。好ましい特徴として、前記基準電圧は動的又は静的にプログラミングされる。
【００２２】
前出の実施例の一実施に従って、第１のアクセス経路は前記第１のインバータの出力へ接続され、あるいは、第２のアクセス経路は前記第２のインバータの出力へ接続され、あるいは、第１及び第２のアクセス経路は、夫々、前記第１のインバータ及び前記第２のインバータの出力へ接続される。前出の実施例の一実施に従って、前記アクセス経路は、通常アクセスモードではない少なくとも１つのモード（即ち、電源停止、遊休など）で動作している場合に、アドレス情報の変更に関わりなく前記アクセス経路をオフにするアドレス選択回路によって制御される。一実施に従って、前記アクセス経路は、所与の時間期間が経過した後にアドレス変更がない場合にオフされる。一実施に従って、前記ソース接続は、前記アクセス経路の状態に従って制御される。
【００２３】
一実施例で、更なるラッチ回路が含まれ、該ラッチ回路は、前記アクセス経路がオフされる場合にアドレス情報を記憶し、前記アクセス経路のゲートがオンされる場合に当該ラッチからアドレス情報を回復するよう構成される。
【００２４】
本発明の一実施例は、概して、集積回路デバイスにおいて低電力動作を制御する方法であって、（ａ）第１の選択信号を検出するステップと、（ｂ）前記第１の選択信号の受信に応答して、前記集積回路内で出力段、ラッチ、又は出力段とラッチの組合せへ電力を供給するようソーストランジスタを作動させるステップと、（ｃ）前記ソーストランジスタを作動させた後に前記集積回路内の論理トランジスタを作動させるステップとを有し、（ｄ）十分な遅延は、前記ソーストランジスタからの電力を安定させるよう、前記ソーストランジスタの作動と前記論理トランジスタの作動との間に設けられる方法として記載され得る。一実施例は、前記論理トランジスタを非作動とした後に前記集積回路内の前記ソーストランジスタを非作動とするステップを更に有する。一実施に従って、十分な遅延期間は、回路が作動する間に電力安定化の損失を防ぐよう、前記論理トランジスタの非作動と前記ソーストランジスタの非作動との間に設けられる。一実施に従って、十分な遅延期間は、前記ソーストランジスタの頻繁な切り換えにより生ずる動作電力損失を低減するよう、前記論理トランジスタ及び前記ソーストランジスタの非作動の間に十分な遅延期間を導入される。
【００２５】
本発明の一実施例は、早期有効化遅延無効化ソーストランジスタ制御回路を有する高速低電力ＳＲＡＭマクロアーキテクチャである。一実施に従って、前記回路は、待機モードでの頻繁な移行（ｔｒａｎｓｉｔｉｏｎ）に起因する過度の電力消費を回避するよういくらかの遅延を有してソーストランジスタを非作動状態にする手段を有することができる。一実施に従って、前記回路は、作動モードでチップ選択信号によってソーストランジスタを高速且つ瞬時に作動させる手段を有することができる。一実施に従って、前記回路は、待機モードで約０．１ボルトから０．２ボルトだけ仮想ソースノードを昇圧する逆バイアス手段を有する。一実施に従って、前記回路は、作動周期でタイミングマージンを有して前記ソーストランジスタを早期に有効とする早期有効化手段を有する。一実施に従って、前記回路は、遅延の後に前記ソーストランジスタを遅れて無効とする遅延無効化手段を有する。本実施例の１つのモードで、前記遅延無効化手段の遅延期間は、ゲート容量の充放電に応答して更なる電力が消費されることを防ぐのに十分な長さを有する。
【００２６】
本発明の一実施例は、ソーストランジスタを制御する高速低電力ＳＲＡＭマクロアーキテクチャであって、待機モードでの頻繁な電力移行に起因する過度の電力消費を回避するよう所与の遅延の後に前記ソーストランジスタを無効とする手段と、作動モードでチップ選択信号によって前記ソーストランジスタを高速且つ瞬時に有効とする手段とを有するＳＲＡＭマクロアーキテクチャである。一実施に従って、待機モードで約０．１ボルトから０．２ボルトだけ仮想ソースノードを昇圧する手段が設けられる。
【００２７】
本発明の一実施例は、ソーストランジスタを制御する高速低電力ＳＲＡＭマクロアーキテクチャであって、作動モードでタイミングマージンを有して前記ソーストランジスタを早期に有効とする手段と、遅延後に前記ソーストランジスタを遅れて無効とする手段とを有するＳＲＡＭマクロアーキテクチャである。一実施に従って、待機モードで約０．１ボルトから０．２ボルトだけ仮想ソースノードを昇圧する手段が更に設けられる。
【００２８】
本発明の一実施例は、高速低電力ＳＲＡＭ動作のためにソーストランジスタを制御する方法であって、待機モードでの頻繁な移行に起因する過度の電力消費を回避するよういくらかの遅延を有して前記ソーストランジスタ無効とするステップと、作動モードでチップ選択信号によって前記ソーストランジスタを高速且つ瞬時に有効とするステップとを有する方法である。一実施に従って、逆バイアスは、待機モードで約０．１ボルトから０．２ボルトだけ仮想ソースノードを昇圧するよう供給される。
【００２９】
本発明の一実施例は、高速低電力ＳＲＡＭ動作のためにソーストランジスタを制御する方法であって、作動モードでタイミングマージンを有して前記ソーストランジスタを早期に有効とするステップと、遅延後に前記ソーストランジスタを遅れて無効とするステップとを有する方法である。一実施に従って、逆バイアスは、待機モードで約０．１ボルトから０．２ボルトだけ仮想ソースノードを昇圧するよう供給される。
【００３０】
以下を含むが、それに制限されることなく、本発明の技術的範囲内で、多数の発明態様が記載される。
【００３１】
本発明の態様は、ソーストランジスタを調節することに応答して、漏れ電流の少ない論理回路動作を提供する。
【００３２】
本発明の他の態様は、論理、メモリ、静的メモリ、動的メモリなどを含むデジタル集積回路において利用され得る、漏れ電流の少ない制御回路を提供する。
【００３３】
本発明の他の態様は、高速低電力ＳＲＡＭマクロアーキテクチャを提供する。
【００３４】
本発明の他の態様は、更なる電力消費を防ぐよう遅延に応答してソーストランジスタが無効とされるＳＲＡＭアーキテクチャである。
【００３５】
本発明の他の態様は、回路が通常動作モードに入る前にソーストランジスタ又はトランジスタが作動するＳＲＡＭアーキテクチャである。
【００３６】
本発明の他の態様は、仮想ソースノードの逆バイアスを提供するＳＲＡＭアーキテクチャである。
【００３７】
本発明の他の態様は、異なる動作モードに従って制御される電源及び／又は接地ソーストランジスタを有する論理回路である。
【００３８】
本発明の他の態様は、異なる経路遅延に従うが同一である入力によって制御される電源及び／又は接地ソーストランジスタを有する論理回路である。
【００３９】
本発明の他の態様は、チップ無効化信号又はブロック無効化信号である入力信号を有する論理回路である。
【００４０】
本発明の他の態様は、入力信号がチップ無効化信号又はブロック無効化信号であるところの論理回路である。
【００４１】
本発明の他の態様は、ソーストランジスタの制御信号がより長い経路遅延に従うところの論理回路である。
【００４２】
本発明の他の態様は、非同期信号と同期信号との間のタイミング差を使用することによってソーストランジスタ又はトランジスタがオフされるところの論理回路である。
【００４３】
本発明の他の態様は、ソーストランジスタが同期信号よりも速く到達する非同期信号に応答して制御される（即ち、正の設定時間を有する）ところの論理回路である。
【００４４】
本発明の他の態様は、非同期信号がチップ無効化信号又はブロック無効化信号であるところの論理回路である。
【００４５】
本発明の他の態様は、同期信号がクロック信号又はクロック信号に同期する信号であるところの論理信号である。
【００４６】
本発明の他の態様は、１よりも多いソーストランジスタ（又はひと組のソーストランジスタ）が存在する場合に、前記ソーストランジスタが、第１のグループは第１の非同期信号によって制御され、第２のグループは第１の同期信号によって制御されるようにグループ分けされるところの論理回路である。
【００４７】
本発明の他の態様は、第１の同期信号よりも速く到達する第１の非同期信号を有する論理回路である。
【００４８】
本発明の他の態様は、２つのＣＭＯＳインバータを有する論理回路であって、該ＣＭＯＳインバータで、第１のインバータの出力は第２のインバータの入力へ接続され、前記第２のインバータの出力は該第２のインバータの入力へ接続され、前記第１及び第２のインバータのＰＭＯＳトランジスタのソースは任意の第１ノードへ接続され、前記第１及び第２のインバータのＮＭＯＳトランジスタのソースは任意の第２ノードへ接続され、更に、電源又は電源ソーストランジスタは前記第１ノードへ接続され、接地又は接地ソーストランジスタは前記第２ノードへ接続される論理回路である。
【００４９】
本発明の他の態様は、第１ノードの電位が動作モードに応答して変化するところのＣＭＯＳ論理回路である。
【００５０】
本発明の他の態様は、第１ノードの電位が、通常動作モード以外のモードにある間は通常モードでよりも低いところのＣＭＯＳ論理回路である。
【００５１】
本発明の他の態様は、通常アクセスモード以外のモードが、データ保持を伴って又は伴わずに実施される待機又は遊休モードであるところのＣＭＯＳ論理回路である。
【００５２】
本発明の他の態様は、第２ノードの電位が動作モードに応答して変化するところのＣＭＯＳ論理回路である。
【００５３】
本発明の他の態様は、第２ノードの電位が、通常モード以外のモードにある間は通常モードでよりも高いところのＣＭＯＳ論理回路である。
【００５４】
本発明の他の態様は、電源ソーストランジスタがＰＭＯＳ、ＮＭＯＳ、又はＰＭＯＳ及びＮＭＯＳの組合せであるところのＣＭＯＳ論理回路である。
【００５５】
本発明の他の態様は、接地ソーストランジスタがＰＭＯＳ、ＮＭＯＳ、又はＰＭＯＳ及びＮＭＯＳの組合せであるところのＣＭＯＳ論理回路である。
【００５６】
本発明の他の態様は、電源ソーストランジスタのゲート電位が動作モードに応答して変えられるところのＣＭＯＳ論理回路である。
【００５７】
本発明の他の態様は、ＮＭＯＳ電源ソーストランジスタのゲート電位が通常アクセスモードでの電位レベルよりも高いところのＣＭＯＳ論理回路である。
【００５８】
本発明の他の態様は、ＮＭＯＳ電源ソーストランジスタのゲート電位が、通常アクセスモード以外のモードにある間は、前記レベルに等しいか、又は該レベルよりも低く、あるいは通常モードのレベルよりも低いあるレベルであるところのＣＭＯＳ論理回路である。
【００５９】
本発明の他の態様は、通常アクセスモード以外のモードがデータ保持を伴う又は伴わない待機又は遊休モードを含むところのＣＭＯＳ論理回路である。
【００６０】
本発明の他の態様は、ＰＭＯＳ接地ソーストランジスタのゲート電位が通常アクセスモードでの接地レベルよりも低いところのＣＭＯＳ論理回路である。
【００６１】
本発明の他の態様は、ＰＭＯＳ接地ソーストランジスタのゲート電位が、回路が通常アクセスモード以外のモードにある間は、接地レベルに等しいか、又は該レベルよりも高く、あるいは通常モードのレベルよりも高いあるレベルであるところのＣＭＯＳ論理回路である。
【００６２】
本発明の他の態様は、通常アクセスモード以外のモードがデータ保持を伴う又は伴わない待機又は遊休モードを含むところのＣＭＯＳ論理回路である。
【００６３】
本発明の他の態様は、ＮＭＯＳ電源ソーストランジスタのゲート電位が基準電圧及び誤差検出増幅器によって制御されるところのＣＭＯＳ論理回路である。
【００６４】
本発明の他の態様は、動的に又は静的にプログラミングされる基準電圧を有するＣＭＯＳ論理回路である。
【００６５】
本発明の他の態様は、ＰＭＯＳ電源ソーストランジスタのゲート電位が、通常アクセスモード以外のモードにある間は、第１ノードの電位が通常アクセスモードの電位よりも低くなるように制御されるところのＣＭＯＳ論理回路である。
【００６６】
本発明の他の態様は、ＰＭＯＳ電源ソーストランジスタのゲート電位が、通常アクセスモードでの電位よりも高くなるところのＣＭＯＳ論理回路である。
【００６７】
本発明の他の態様は、ＰＭＯＳ電源ソーストランジスタのゲート電位が基準電圧及び誤差検出増幅器によって制御されるところのＣＭＯＳ論理回路である。
【００６８】
本発明の他の態様は、ＮＭＯＳ電源ソーストランジスタのデート電位が基準電圧及び誤差検出増幅器によって制御されるところのＣＭＯＳ論理回路である。
【００６９】
本発明の更なる態様は、従来の集積回路製造技術により実施可能な静的電力消費を低減する方法を提供することである。
【００７０】
本発明の更なる態様は、明細書の以下の記載で明らかにされる。詳細な記載は、本発明を限定することなく、本発明の好ましい実施例を十分に開示する目的のために明示される。
【発明を実施するための最良の形態】
【００７１】
本発明は、単に説明目的のためである以下の図面を参照することによって、更に十分に理解されるであろう。
【００７２】
説明目的のために更に具体的に図面を参照して、本発明は、概して図３から図７に示された装置において具体化される。当然、本願で開示される基本概念から逸脱することなく、装置は、構成に関して及び部分の詳細に関して様々であっても良く、方法は、特定のステップ及び手順に関して様々であっても良い。
【００７３】
図３は、本発明の一態様を表し、この態様で、ソーストランジスタは、従来のＣＭＯＳラッチへ供給される電力を調節するために用いられる。ソーストランジスタが作動する場合に、ラッチは、データ情報を記憶し、保持することができる。しかし、ソーストランジスタをオフする際に問題が生じうる。これは、多くの用途で、ラッチが、電力がデバイスへ供給される限りデータビットを保持すべきことが望まれることによる。本発明は、概して、ラッチ、メモリ、及び論理回路においてソーストランジスタの状態を制御するための方法及び回路について記載する。
【００７４】
本発明の１つの原理は、ソーストランジスタの早期有効化が論理回路の異常を回避するのに有益であることである。本明細書は、ソーストランジスタの早期有効化を提供する実施例及び方法並びに他の関連する方法を記載する。ある実施例では、様々な制御信号の使用等とともに、様々な遅延が、例えば信号及び回路経路などにおいて提供される。
【００７５】
図４は、アドレス経路が異なる信号遅延を有するところの実施例を一例として表し、一方、図５は信号タイミングを表す。
【００７６】
図４の回路を考えると、インバータＩＮＶ３１は、通常は集積回路内部のデバイスよりもずっと大きいので、高い漏れ電流を生じさせる傾向を有すると考えられる。電源ソーストランジスタＭＰＳ３１は、漏れ電流を抑制するようＩＮＶ３１のＰＭＯＳソーストランジスタへ加えられている。当然、実施例は、図２に示されたようなＮＭＯＳソーストランジスタ（ＭＮＳ２１）により作られても良い。チップ選択信号（ＣＳ）が有効にされる場合に、ノードＡはロー（Ｌｏｗ）となり（図５に表されるようなロー有効信号）、ソーストランジスタＭＰＳ３１を作動させる（オンする）。
【００７７】
チップ選択信号は、アドレスを受け取るためのアドレスバッファ（ＡＢＵＦ）を有効にする他の経路を有する。受け取ったアドレスは予め復号され、ノードＣはいくらかの時間遅延の後にハイ（Ｈｉｇｈ）となる。予備充電信号（ＰＰＲＥ）は、静電流経路を削除するようノードＣがハイになる前に無効にされる。ＭＮＬ３１、ＭＮＬ３２及びＭＮＬ３３の全てのゲート信号がハイになる場合に、ノードＤは放電されて、ローとなる。ノードＤの低電位は、ＩＮＶ３１のＰＭＯＳトランジスタをオンにし、出力ノード（ＯＵＴ３１）をハイにする。
【００７８】
留意すべきは、ノードＤがローとなって、ＩＮＶ３１のＰＭＯＳトランジスタをオンする前に、ＩＮＶ３１の電源ラインは安定すべきであり、従って、電源ソーストランジスタＭＰＳ３１は、ノードＤがローになる前にオンされるべき点である。この回路実施では、電源ソーストランジスタＭＰＳ３１は、異なる信号遅延（即ち、短い信号遅延）を有した同じ信号を用いることによって制御されて有効にされるので、ＭＰＳ３１は、インバータ回路の如何なる異常も引き起こさないように、より早くオンされ得る。図５に示されるように、ソーストランジスタを適切に制御するよう信号Ａと信号Ｃとの間にはタイミングマージン（ＴＭ１）が存在する。
【００７９】
ソーストランジスタの動作を制御するために本明細書中で記載される他の方法は、チップ上で様々な信号形式を用いることである。例えば、チップ選択（ＣＳ）などの非同期信号は、設定時間マージンを有してクロックの前にチップに入力する。従って、チップ選択などの非同期信号の早期到達に関連する情報は、たとえアドレスなどの他の入力が、クロックなどの同期信号の立ち上がり又は立ち下がりで捕捉されるとしても、ソーストランジスタをオンするために使用され得る。
【００８０】
図４及び図５は、また、電源ソーストランジスタの不必要な有効化及び無効化を防ぐ方法を示す。回路が極めて頻繁に電源トランジスタを有効及び無効にする場合に、必要以上の電力が消費されうることが知られる。これは、例えば、ソーストランジスタが順次的なアクセスの間で非作動とされる場合に生ずる。更なる電力は、入力コンデンサの充電及び放電に応答する極めて頻繁な無効化に応答して消費される。
【００８１】
この欠点を解決するために、本発明の態様は、例えば無効信号が作動している（即ち、チップ選択が有効でなくなる）としても、ある遅延の後にソーストランジスタの無効化を提供する。図４の実施例で、たとえチップ選択信号（ＣＳ）がハイになるとしても、ノードＡの電位は、例えば、（図４で「遅延」と記された）遅延回路又はソーストランジスタからの電力安定を確実にするのに十分な信号遅延を導入する他の手段に応答して、所望の信号遅延（即ち、１００マイクロ秒）後にハイになる。この与えられる例で、十分な遅延は、チップ選択信号が無効となった後の短期間の間、ソーストランジスタがオンのままであることを確実にする。遅延によって決定される相対的な無効の期間の間にのみ、ソーストランジスタはオフに切り換え復帰されて、容量充電及び放電に関連する電力損失を低減する。
【００８２】
当然、ソーストランジスタは、それが論理回路へ十分な電流を供給することを可能にする大きさを有するので、そのゲート容量の充電及び放電に起因する電力消費は、有意な要素となりうる。従って、遅延の使用は、ＣＳが、ソーストランジスタをオフに切り換える状態として遅延期間の間はローにならないので、チップが事実上待機モードにあることを確実にする。
【００８３】
遅延は、静的、プログラム可能、あるいは、それほど望ましくはないが、他の信号の受信又は変量に応答して、といったように、如何なる所望の方法でも発生しうる。当然、遅延の最適な存続期間は、電力消費を最小限とするように、回路、その用途及び使用に依存する。本発明の一態様は、ユーザが彼らの特定の実施を最適化することを可能にするよう、プログラム可能な遅延期間を提供する。一例として、遅延は、ヒューズを飛ばすことによってプログラムされる。
【００８４】
本発明の他の態様で、漏れ電流は、ソーストランジスタを加えて、速度遅延を導入することなく制御するよう、例えば従来のＣＭＯＳラッチなどのラッチ回路において低減され得る。図３は、ＮＭＯＳ電源ソーストランジスタ及びＰＭＯＳ接地ソーストランジスタを有するＣＭＯＳラッチについて記載した。ＣＭＯＳラッチに記憶されたデータが保持される必要がない場合に、例えば、本例におけるＭＮＳ２及びＭＰＳ２などのソーストランジスタは、漏れ経路を取り除くようオフに切り換えられる。
【００８５】
しかし、ＣＭＯＳラッチに記憶されたデータが保持されるべき場合には、ソーストランジスタはオフに切り換えられない。本発明のこのような態様に従って、ＮＭＯＳ及びＰＭＯＳソーストランジスタ（ＭＮＳ２及びＭＰＳ２）のゲート電位は、通常動作の間に存在するゲート電位とは異なる電圧レベルを供給するよう制御され得る。一例として、ＮＭＯＳソーストランジスタ（ＭＮＳ２）のゲート電位は、ＶＤＤよりも大きいブースト電圧（＞ＶＤＤ）からＶＤＤにある電圧（＝ＶＤＤ）へと変更され、ＰＭＯＳソーストランジスタ（ＭＰＳ２）のゲート電位は、また、ＶＳＳよりも低いブースト電圧（＜ＶＳＳ）からＶＳＳ（＝ＶＳＳ）へと変更されうる。従って、ＶＶＤＤ２及びＶＶＳＳ２の電位レベルは、夫々、ＶＤＤ−Ｖｔｎ（ＭＮＳ２）及びＶｔｐ（ＭＰＳ２）となる。なお、Ｖｔｎ（ＭＮＳ２）及びＶｔｐは、夫々、ＭＮＳ２及びＭＰＳ２の閾値電圧である。ＶＶＤＤ２及びＶＶＳＳ２の充電電位レベルは、ＣＭＯＳラッチトランジスタの閾値電圧を増大させることができる。例えば、夫々、ＭＰＬ２１及びＭＰＬ２２のバルク−ソース電圧はＶｔｎ（ＭＮＳ２）だけ低下し、ＭＮＬ２１及びＭＮＬ２２のソース−バルク電圧はＶｔｐ（ＭＰＳ２）だけ増大する。このような電圧変化の方法を用いることは、ＣＭＯＳラッチトランジスタの増大した閾値電圧をもたらし、従って、ＣＭＯＳラッチを流れる漏れ電流は抑制され得る。
【００８６】
図６は、ＳＲＡＭ（静的ランダムアクセスメモリ）セルにおいてＮＭＯＳ接地ソーストランジスタ（ＭＮＳ５１）を有する論理回路の他の実施例を表す。当然、同様の回路が、ＤＲＡＭ（動的ランダムアクセスメモリ）のビットライン検知増幅器に関して利用され得る。この実施において、仮想接地電位（ＶＶＳＳ５）は、基準電圧（Ｖｒｅｆ）及び、例えば誤差検出増幅器（ＡＭＰ５）などの増幅器によって適宜制御され得る。その場合に、接地電位は、例えば、チップ選択（ＣＳ）又はブロック選択信号等の選択信号によって反映されるデバイスモードの変化に応答して、作動論理回路モードと非作動論理回路モードとの間で切り換えられる。基準電圧レベルは、ヒューズオプションなどの異なる方法によって設定され得る。この技術の１つの利点は、仮想設定レベル（ＶＶＳＳ５）の制御性である。当然、同様の構造が、代替的に又は更に、ラッチへの仮想ＶＤＤ電位を制御するために実施され得る。
【００８７】
図３に記載されるＣＭＯＳラッチでは、仮想電源レベル及び仮想接地レベルは、ＮＭＯＳ及びＰＭＯＳソーストランジスタの閾値電圧によって決定され、制御不可能である。このようなレベルは、温度、動作電圧などのようなチップの動作状態に反応し、また、組み立て工程のばらつきの影響を受けやすい。例えば、ＭＯＳトランジスタの閾値電圧は、温度が増大すると低下する。従って、実際の電源及び接地レベルと仮想の電源及び接地レベルとの間の差は、温度が増大する場合に小さくなる。このようにして、たとえ漏れ電流が高温でより深刻になるとしても、閾値電圧増大の効果による漏れ抑制は小さくなる。
【００８８】
対照的に、本発明のこのような態様は、仮想電源レベル及び仮想接地レベルがＶｒｅｆレベルに応答して制御され得るので、図６によって表されるような有効な漏れ抑制を提供する。多数の技術のいずれもが、適切に基準レベルを制御してプログラミングするよう適合可能である。接地ソーストランジスタ（ＭＮＳ５１）の状態は、それが、アクセス（即ち、読出）速度の低下を防ぐようワードライン（ＷＬ）の有効化の前にオンにされるように回路によって制御され得る。更に、接地ソーストランジスタは、図４に関連して記載されたようなチップ選択（ＣＳ）などの制御信号を用いることによって、一定の遅延の後にオフにされ得る。
【００８９】
Ｖｒｅｆのレベルは、意図された動作温度、電圧及び回路処理特性に応答して、所与の用途のために設定される。チップ選択信号（ＣＳ）がローとなる場合に、ノードＡ５１はハイとなる（又は、より速い読出速度のためにＭＮＳ５１の電流駆動能力を高めるようＶＤＤよりも高い電圧となる）。ワードライン（ＷＬ）がハイとなる場合に、ビットライン（ＢＬ又はＢＬバー）は、ＣＭＯＳラッチに記憶されたデータに従って放電され、通常の読出又は他のアクセス動作が実行され得る。
【００９０】
本発明の遅延されたソーストランジスタ非作動の態様は、動作を完了した後の十分に長い時間期間の間チップが遊休状態であることに応答して選択的に適用され得る。時間期間の長さは、電力節約が得られないような短い時間期間の間の不必要なソーストランジスタのオフ動作を低減する場合に、あるいは、より少ない時間期間と比べて電力消費を低減する用途及び動作に基づいて、十分であると考えられる。
【００９１】
例えば、メモリセルが、読出動作の実行後、長時間アクセスされなかった後に、チップ選択信号（ＣＳ）はハイにはならず、ワードラインは有効なままである。この状況では、ワードラインはハイであるから、パスゲートトランジスタＭＮＬ５３及びＭＮＬ５４はオンされる。従って、ビットライン負荷（図示せず。）からＳＲＡＭセルのプルダウントランジスタ（ＭＮＬ５１又はＭＮＬ５２）への漏れ電流は、ＣＭＯＳラッチの漏れ電流に加えられる。従って、この状況で、一定の遅延が信号又は信号の組合せによって決定されるように生じた後に、ワードラインレベルはローへ移り、ワードラインの情報はレジスタに記憶され、接地ソーストランジスタ（ＭＮＳ５１）は仮想接地の電位（ＶＶＳＳ５）を高めるよう制御される。新しい動作が開始すると、ノードＡ５２及びＡ５３の電位レベルは、ワードラインをオンして、ソーストランジスタを制御することによって、リフレッシュされて、前の状態へ戻される。
【００９２】
図６によって表される実施例は、２つのＣＭＯＳインバータを含む回路を示す。このＣＭＯＳインバータにおいて、第１のインバータの出力は第２のインバータの入力へ接続され、第２のインバータの出力は第２のインバータの入力へ接続されている。第１及び第２のインバータのＰＭＯＳトランジスタのソースは任意の第１ノードへ接続され、第１及び第２のインバータのＮＭＯＳトランジスタのソースは任意の第２ノードへ接続されている。電源又は電源ソーストランジスタは第１ノードへ接続され、接地又は接地ソーストランジスタは第２ノードへ接続されている。第１のアクセス経路（例えば、読出又は書込）は第１のインバータの出力へ接続され、且つ／あるいは、第２のアクセス経路は第２のインバータの出力へ接続されている。
【００９３】
望ましくは、本実施例における回路のアクセス経路は、アドレス情報を保持することによって制御され、一方、通常アクセスモード以外のモードで、アクセス経路は、アドレス情報の変化に関わりなくオフされ、アドレス情報は他の場所で保持される。１つのモードで、アクセス経路は、一定期間の間にアドレスの変更がなかった場合にオフされる。１つのモードで、アクセス経路は、一定期間の間にアドレスの変更がなかった場合にオフされ、アドレス情報は他の場所に記憶され、アクセス経路を制御する回路における電源及び／又はソーストランジスタはオフされる。
【００９４】
一実施例で、アドレス情報は他の場所に記憶され、アクセス経路ゲートは一定の遅延の後又は所与の制御信号に応答してオフされ得る。第１ノードの電圧電位は、通常アクセスモードの電圧電位を下回る所与の量に下がり、第２ノードの電圧電位は、通常アクセスモードの電圧電位を上回る所与のレベルまで上昇する。アクセス経路ゲートは、他の制御信号又はコマンドによってオンされ、第１ノード及び第２ノードの電位は、通常アクセスモードレベルへ回復される。１つのモードで、アクセス経路ゲートは、電源及び／又は接地ソーストランジスタをも制御する回路によって制御され、ソーストランジスタは、アクセス経路ゲートの状態に応答して調節される。１つのモードで、電源及び／又は接地ソーストランジスタは、アクセス経路ゲートがオフされる場合にオフされる。
【００９５】
一実施例で、回路は、アクセス経路ゲートがオフされる場合にアドレス情報を記憶するラッチを有し、アドレス情報は、アクセス経路ゲートがオンされる場合にこのラッチから取り戻される。通常アクセス以外の１つのモードで、アクセス経路は通常モードでよりも速くオフされ、アドレスは他の場所に記憶され、更に、アクセス経路ゲートがある制御信号又は命令によってオンされる場合には、記憶されたアドレス情報が使用される。
【００９６】
図７は、ソーストランジスタのグループ分けの実施例を表す。グループ分けの使用は、全体的な電力使用が不安定性を回路動作に導入することなく低減されうるように、電力が回路タイミングに応答して印加されることを可能にする。一例として、具体化された回路は、夫々のグループにおけるソーストランジスタを制御するための非同期信号及び同期信号の使用を示す。しかし、当然、他のメカニズムが、グループに対して夫々のソーストランジスタを制御するために使用され得る（例えば、遅延、非同期信号及び／又は同期信号からの遅延オフセットなど）。第１の論理グループは、非同期情報及び／又は制御信号に応答してソース制御回路１によって制御されるソーストランジスタＭＮＳＧ１（電源ソース）及びＭＰＳＧ１（接地ソース）により表される。第２の論理グループは、同期情報及び／又は制御信号に応答してソース制御回路２によって制御されるソーストランジスタＭＮＳＧ２（電源ソース）及びＭＰＳＧ２（接地電位）により表される。この簡単な例で、第１の論理グループは、入力信号を受信して、第２の論理グループを介して伝えられる出力を発生させる。
【００９７】
非同期信号よりも速く到達する非同期信号を用いることによる１つの利点は、ソーストランジスタの高速な作動をもたらし、ひいては、論理動作のためにタイミングマージンをもたらすことである。当然、非同期信号の到達は予測不可能であり、更に、非同期信号の状態は、チップが遊休又は待機モードにある場合でさえ変化することがある。
【００９８】
他の論理グループ（即ち、図中の論理グループ２）よりも前に有効にされる論理グループ（即ち、図中の論理グループ１）に関して、例えばＭＮＳＧ１及びＭＰＳＧ１のようなソーストランジスタの状態は、高速な有効化のために非同期情報からの制御に従う制御回路（即ち、ソース制御回路１）によって調節される。回路の配置は、第２の論理グループに更なるタイミングマージンを与える。この場合に、ソーストランジスタは、同期情報及び／又は制御信号の組合せに応答して作動され得る。この例で、ソーストランジスタは、チップが有効な動作を実行し始めることにのみ応答して、第２段の論理へ電力を供給する。
【００９９】
明らかなように、ソーストランジスタは、２よりも多いグループにグループ分けされても良く、当該方法は、示された二元的な電源及び接地ソーストランジスタのみならず、単一のソーストランジスタによる使用のために修正可能である。
【０１００】
上記記載は多数の詳細を含むが、これらは、単に本発明の目下好ましい実施例の幾つかの実例を提供するに過ぎず、本発明の適用範囲を限定するよう解釈されるべきではない。従って、明らかなように、本発明の適用範囲は、当業者には明白となりうる他の実施例を完全に包含しており、従って、本発明の適用範囲は、添付の特許請求の範囲以外の何ものにも限定されない。特許請求の範囲で、単数での要素への言及は、明示的に示されない限りは「１つ及び唯一無二」を意味しているわけではなく、むしろ「１又はそれ以上」を意味する。当業者に知られる上記好ましい実施例の要素と構造上及び機能上等価な全てのものは、明示的に本明細書中に組み込まれており、特許請求の範囲に包含されるよう意図されている。更に、装置又は方法が本発明によって解決される夫々及び全ての問題を扱い、それが特許請求の範囲に包含されることは必須ではない。更に、本開示中の要素、部品又は方法ステップは、これらの要素、部品又は方法ステップが特許請求の範囲に明示的に列挙されているかどうかに関わらず、公衆に捧げられることを目的としているわけではない。本願のクレーム要素は、この要素が「〜する（ための）手段」という言い回しを用いて明示的に挙げられない限り、３５Ｕ．Ｓ．Ｃ１１２第６段落の規定に基づいて解釈されない。
【０１０１】
本願は、本願でその全体を参照することによって援用された、２００４年１１月８日出願の米国仮出願整理番号６０／６２６，１２０に基づく優先権を主張する。
【０１０２】
本特許文献における題材の一部は、アメリカ合衆国及び他の国の著作権法の下で著作権保護に従う。著作権の所有者は、特許文献又は特許開示の第三者による複製に対して、それが米国特許商標局の公衆に利用可能なファイル又は記録として現されているので異議を有さないが、別な方法でいずれにせよ全ての著作権を留保する。これによって、著作権者は、秘密に保持された本特許文献を有するためにその権利のいずれも放棄せず、３７Ｃ．Ｆ．Ｒ．１．１４章に従ってその権利を制限なく有する。
【図面の簡単な説明】
【０１０３】
【図１】待機漏れを低減するために接地及びソーストランジスタを有する従来のＭＴＣＭＯＳ回路の回路図である。
【図２】待機漏れを低減するために接地及びソーストランジスタを有する従来の自己反転バイアス回路の回路図である。
【図３】待機漏れを低減するために接地及びソーストランジスタを有するＣＭＯＳラッチ回路の回路図である。
【図４】ソーストランジスタの早期有効化及び遅延無効化の組合せを提供することを示された、本発明の態様に従うソーストランジスタを用いる回路の回路図である。
【図５】本発明の態様に従う図３に示された回路のタイミング図である。
【図６】ＮＭＯＳ接地ソーストランジスタを用いることを示された、本発明の態様に従うソーストランジスタを用いた回路の回路図である。
【図７】２つの論理グループが制御されることを示された、本発明の態様に従うソーストランジスタのグループ分けを用いた回路の回路図である。
【図１】
2008519538.tif 000003
【図２】
2008519538.tif 000004
【図３】
2008519538.tif 000005
【図４】
2008519538.tif 000006
【図５】
2008519538.tif 000007
【図６】
2008519538.tif 000008
【図７】
2008519538.tif 000009