(57)【要約】モノリシックマイクロ波集積回路を提供する。ＭＭＩＣは、少なくとも一つの半導体材料系素子（例えば、窒化ガリウム材料系素子）を含み、そして一つ以上の追加回路要素を含むこともできる。回路要素は能動回路要素（例えば、トランジスタまたはダイオードのような半導体材料系素子）または受動回路要素（例えば、インダクタ、キャパシタ、抵抗体）とすることができる。ＭＭＩＣは、極めて優れた電気的特性を示し、電気的特性として種々の特性の中でもとりわけ、高出力電力、高電力密度、広帯域、高動作電圧、高効率、高利得だけでなく、信号を高周波数（例えば、２ＧＨｚ超）で送信し、かつ高温（例えば１５０℃以上）で動作する機能を挙げることができる。
2008519441.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板と、
シリコン基板の上に形成される少なくとも一つの窒化ガリウム材料系素子と、
少なくとも一つの回路要素とを備えるＭＭＩＣ。
【請求項２】
回路要素は半導体材料系素子である、請求項１記載のＭＭＩＣ。
【請求項３】
回路要素は窒化ガリウム材料系素子である、請求項１記載のＭＭＩＣ。
【請求項４】
回路要素はシリコン基板の上に形成される、請求項１記載のＭＭＩＣ。
【請求項５】
回路要素は窒化ガリウム材料領域の上に形成される、請求項１記載のＭＭＩＣ。
【請求項６】
回路要素は受動回路要素である、請求項１記載のＭＭＩＣ。
【請求項７】
回路要素はインダクタ、キャパシタ、または抵抗体の内の一つとして選択される、請求項１記載のＭＭＩＣ。
【請求項８】
回路要素はダイオードである、請求項１記載のＭＭＩＣ。
【請求項９】
回路要素は窒化ガリウム材料系素子に電気的に接続される、請求項１記載のＭＭＩＣ。
【請求項１０】
ＭＭＩＣは入力信号を受信し、かつ出力信号を送信するように構成される、請求項１記載のＭＭＩＣ。
【請求項１１】
ＭＭＩＣは入力信号を増幅して出力信号を形成する、請求項１０記載のＭＭＩＣ。
【請求項１２】
窒化ガリウム材料ベースの第１トランジスタ及び窒化ガリウム材料ベースの第２トランジスタを備える、請求項１記載のＭＭＩＣ。
【請求項１３】
更に、ＭＭＩＣのインピーダンスを変換するように適合させた少なくとも一つの整合回路を備える、請求項１記載のＭＭＩＣ。
【請求項１４】
整合回路は、基板の上に形成される少なくとも一つの回路要素を含む、請求項１３記載のＭＭＩＣ。
【請求項１５】
ＭＭＩＣの入力インピーダンスを変換するように適合させた入力整合回路、及びＭＭＩＣの出力インピーダンスを変換するように適合させた出力整合回路を備える、請求項１記載のＭＭＩＣ。
【請求項１６】
一つよりも多くの回路要素を備える、請求項１記載のＭＭＩＣ。
【請求項１７】
シリコン基板は、基板に形成される裏面ビアを有する、請求項１記載のＭＭＩＣ。
【請求項１８】
更に、裏面ビアの中に形成される電極を備える、請求項１７記載のＭＭＩＣ。
【請求項１９】
ＭＭＩＣは少なくとも１０Ｗ／ｍｍの電力密度で動作するように適合させる、請求項１記載のＭＭＩＣ。
【請求項２０】
ＭＭＩＣは、少なくとも２Ｗ／ｍｍの電力密度で、かつ少なくとも１０ボルトの動作電圧で動作するように適合させる、請求項１記載のＭＭＩＣ。
【請求項２１】
ＭＭＩＣは、４．０Ｗ／ｍｍ以上の電力密度で、かつ少なくとも４８ボルトの動作電圧で動作するように適合させる、請求項１記載のＭＭＩＣ。
【請求項２２】
ＭＭＩＣは、出力信号を３ＧＨｚ超の周波数で、かつ４８ボルト以上の動作電圧で送信するように適合させる、請求項１記載のＭＭＩＣ。
【請求項２３】
ＭＭＩＣは、出力信号を３ＧＨｚ超の周波数で、かつ１００ボルト以上の動作電圧で送信するように適合させる、請求項１記載のＭＭＩＣ。
【請求項２４】
ＭＭＩＣは、出力信号を６ＧＨｚ超の周波数で送信するように適合させる、請求項１記載のＭＭＩＣ。
【請求項２５】
ＭＭＩＣは、出力信号を約８ＧＨｚ〜約１２ＧＨｚの周波数で送信するように適合させる、請求項１記載のＭＭＩＣ。
【請求項２６】
ＭＭＩＣは、出力信号を１０Ｗ以上の電力で、かつ約８ＧＨｚ〜１２ＧＨｚの周波数で送信するように適合させる、請求項１記載のＭＭＩＣ。
【請求項２７】
ＭＭＩＣは、出力信号を約１００Ｗ超の電力で送信するように適合させる、請求項１記載のＭＭＩＣ。
【請求項２８】
ＭＭＩＣは１桁の帯域で動作するように適合させる、請求項１記載のＭＭＩＣ。
【請求項２９】
ＭＭＩＣであって、
シリコン基板と、そして
シリコン基板の上に形成される少なくとも一つの半導体材料系素子と、を備え、
ＭＭＩＣは少なくとも２Ｗ／ｍｍの電力密度で動作するように適合させる、ＭＭＩＣ。
【請求項３０】
出力信号を送信するように適合させたＭＭＩＣであって、前記ＭＭＩＣは、
シリコン基板と、そして
シリコン基板の上に形成される少なくとも一つの半導体材料系素子と、を備え、
ＭＭＩＣは出力信号を３ＧＨｚ以上の周波数で、かつ２８ボルト以上の動作電圧で送信するように適合させる、ＭＭＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概してモノリシックマイクロ波集積回路（ＭＭＩＣ）に関し、特に窒化ガリウム材料を用いるＭＭＩＣに関する。
関連出願の相互参照
本出願は、２００４年１０月２８日出願の米国仮出願番号６０／６２２，８７１の優先権を主張するものであり、この米国仮出願は、本明細書において参照することにより本明細書に組み込まれる。
【背景技術】
【０００２】
モノリシックマイクロ波集積回路は少なくとも一つの半導体素子、及び通常、他の回路要素（例えば、インダクタ、キャパシタ、抵抗体）を含み、これらの回路要素は、所望の電気的機能を実行するように配置される。素子（群）及び回路要素群は基板の上に形成されてモノリシック構造を形成する。ＭＭＩＣは、アンプ（例えば、パワーアンプ及び低雑音アンプ）、スイッチ、及び電圧制御発振器を含む種々の用途に使用される。
【０００３】
窒化ガリウム半導体材料は窒化ガリウム（ＧａＮ）及び窒化ガリウムの合金を含み、窒化ガリウムの合金として、窒化ガリウムアルミニウム（ＡｌＧａＮ）、窒化ガリウムインジウム（ＩｎＧａＮ）、及び窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）を挙げることができる。これらの材料は、高エネルギー準位にある電子の遷移を可能にする非常に大きなバンドギャップを有する半導体化合物である。
【発明の開示】
【課題を解決するための手段】
【０００４】
モノリシックマイクロ波集積回路、及び同集積回路に関連する方法が提供される。
一の態様では、本発明はＭＭＩＣを提供する。ＭＭＩＣはシリコン基板と、そしてシリコン基板の上に形成される少なくとも一つの窒化ガリウム材料系素子を備える。ＭＭＩＣは、少なくとも２Ｗ／ｍｍの電力密度で動作するように適合させる。
【０００５】
一の態様では、本発明は、出力信号を送信するように構成されるＭＭＩＣを提供する。ＭＭＩＣはシリコン基板と、そしてシリコン基板の上に形成される少なくとも一つの半導体材料系素子を備える。ＭＭＩＣは、出力信号を３ＧＨｚ以上の周波数で、かつ２８ボルト以上の動作電圧で送信するように適合させる。
【０００６】
本発明の他の態様、実施形態、及び特徴は、本発明に関する以下の詳細な記述を、添付の図と関連付けながら参照することにより明らかになる。添付の図は模式図であり、寸法通りには描かれていない。これらの図では、種々の図に示される各同一の、またはほぼ類似する構成要素は単一参照番号または記号により示される。説明を明瞭にするために、全ての構成要素に対して、全ての図において記号を付すということはしない。更に、本発明の各実施形態の全ての構成要素も、例示によって、この技術分野の当業者が本発明を理解することができるようには必ずしもならない場合には、示されない。本明細書において参照することにより本明細書に組み込まれることになる特許出願及び特許は、本明細書において参照することによりこれらの特許出願及び特許の内容全てが本明細書に組み込まれる。特許出願及び特許の内容が本明細書の内容と相容れない事態が生じる場合には、定義を含む本明細書が優先する。
【発明を実施するための最良の形態】
【０００７】
本発明はモノリシックマイクロ波集積回路を提供する。ＭＭＩＣは少なくとも一つの半
導体材料系素子（例えば、窒化ガリウム材料を用いた素子）を含み、そして一つ以上の追加回路要素を含むこともできる。回路要素は能動回路要素（例えば、トランジスタまたはダイオードのような半導体材料系素子）または受動回路要素（例えば、インダクタ、キャパシタ、抵抗体）とすることができる。「モノリシック」という用語は、ＭＭＩＣの半導体材料系素子及び追加回路要素（群）が基板の上に、そして／または基板のバルクに形成されることを意味する。素子（群）及び他の回路要素（群）は所望の電気的機能（例えば、信号増幅）を実行するように配置される。基板はシリコンとすることができる。素子（群）は基板上に形成される窒化ガリウム材料領域の上に、または中に形成することができる。以下に更に説明するように、本発明のＭＭＩＣは、種々の機能の中でもとりわけ、高出力電力、高電力密度、広帯域幅、高動作電圧、高効率、高利得だけでなく、信号を高周波数（例えば、２ＧＨｚ超）で送信し、そして高温（例えば、１５０℃以上の温度）で動作する機能を含む極めて優れた電気的特性を示す。
【０００８】
或る構造（例えば、層及び／又は素子）が別の構造（例えば、層または基板）の「上に（ｏｎ）」在る、または別の構造を「覆って（ｏｖｅｒ）」いる、と表現される場合、当該或る構造を別の構造の上に直接位置させることができる、または中間構造（例えば、層、エアギャップ）を更に設けることができる。別の構造の「上に直接（ｄｉｒｅｃｔｌｙ
ｏｎ）」配置される構造とは、中間構造が設けられないことを意味する。ここで、或る構造が別の構造の「上に（ｏｎ）」在る、または別の構造を「覆っている（ｏｖｅｒ）」と表現される場合、当該或る構造が別の構造の全体を、または別の構造の一部分を覆うことができることも理解されたい。
【０００９】
図１は、本発明の一の実施形態によるＭＭＩＣ１００を模式的に示している。ＭＭＩＣ１００は、基板１０２の上に形成される多数の異なる回路要素を含む。図示の実施形態では、半導体素子１０４は入力パッド１０６に伝送線路１０８ａを通して接続され、かつ出力パッド１１０に伝送線路１０８ｂを通して接続される。
【００１０】
ここで、図１に示すＭＭＩＣは、ＭＭＩＣを模式的に表現したものに過ぎないことを理解されたい。いずれかの適切なＭＭＩＣ構造を用いることができる。通常、ＭＭＩＣ構造は追加回路要素及び他の機能を含む。或る実施形態では、ＭＭＩＣは複数の半導体素子を含む。例えば、或る適切なＭＭＩＣ構造（例えば、プレーナインダクタ、金属−絶縁膜−金属キャパシタ、薄膜抵抗体のような受動回路要素）については、ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｍｉｃｒｏｗａｖｅ  Ｔｈｅｏｒｙ  ａｎｄ  Ｔｅｃｈｎｉｑｕｅｓ，  Ｖｏｌ．  ＭＴＴ−２９，  Ｎｏ．６，  Ｊｕｎｅ  １９８１に掲載された「モノリシックマイクロ波回路の設計手法」と題する論文に記載されており、この論文は、当該論文をここで参照することにより当該論文の内容が本明細書に組み込まれる。
【００１１】
ここで、本発明のＭＭＩＣは、同じ基板にモノリシックに集積化されることがない他の回路要素に電気的に接続することができることも理解されたい。すなわち、他の回路要素は基板の外に設けることができる。
【００１２】
本実施形態では、ＭＭＩＣは入力信号をパッド１０６において受信し、当該信号は素子１０４に送信される。素子は信号を必要に応じて処理し、当該信号は出力パッドに送信され、次にＭＭＩＣから、出力信号として出力される。例えば、ＭＭＩＣ１００が高出力アンプである場合、素子は入力信号を増幅して出力信号を生成することができる。
【００１３】
伝送線路１０８ａは入力整合回路の一部分を構成し、そして伝送線路１０８ｂは出力整合回路の一部分を構成することができる。これらの伝送線路に関連する多数の変数（例えば、数、材料、寸法）を選択して所望のインピーダンス整合をとることができる。
【００１４】
入力整合回路は、素子の入力インピーダンスを所望のインピーダンスに変換するように設計することができる（例えば、相対的に大きいインピーダンスに変換して、続いて行なわれる外部整合の全てを容易にする）。出力整合回路は、素子の出力インピーダンスを所望のインピーダンスに変換するように設計することができる（例えば、相対的に大きいインピーダンスに変換して、続いて行なわれる外部整合の全てを容易にする）。
【００１５】
ここで、通常、入力整合回路及び出力整合回路は追加の構成要素を含むことを理解されたい。例えば、これらの整合回路は、インピーダンスを変換するいずれかの構成要素または機能を備えることができる。このような構成要素は、インピーダンスを既知の量だけ変換する複数の素子（例えば、キャパシタ、インダクタ）を含む。従って、これらの素子を接続して、インピーダンスを必要に応じて変換する回路網を形成することができる。この技術分野の当業者であれば、どのようにして適切な整合回路を設計すればよいかが分かるであろう。
【００１６】
或る実施形態では、素子１０４はトランジスタである。適切なトランジスタ構造については、本出願と同じ出願人が保有する米国特許出願公開第２００５−０１６７７７５号に記載されており、この文献は、当該文献をここで参照することにより当該文献の内容が本明細書に組み込まれ、かつ２００４年８月５日出願の「窒化ガリウム材料を用いたトランジスタ、及び同トランジスタに関連する方法」と題する米国特許出願番号１０／９１３，２９７に基づいている。トランジスタ構造について以下に更に説明する。上に記載したように、ＭＭＩＣは、基板の上に形成される一つよりも多くのトランジスタを含むことができる。
【００１７】
或る実施形態では、素子１０６はダイオードである。上に記載したように、ＭＭＩＣは、基板の上に形成される一つよりも多くのダイオードを含むことができる。
図２Ａは、本発明の一の実施形態による１段ＭＭＩＣアンプのブロック図である。アンプは入力整合回路と、トランジスタと、そして出力整合回路と、を含み、これらの回路要素は全て、同じ基板の上にモノリシックに形成される（すなわち、「オンチップ」）。ここで、これらの整合回路及びトランジスタは全て、例えば伝送線路を使用して電気的に接続されることを理解されたい。
【００１８】
図２Ｂは、本発明の一の実施形態による１段ＭＭＩＣアンプのブロック図である。アンプは入力整合回路と、トランジスタと、そして出力整合回路と、を含む。本実施形態では、入力整合回路及びトランジスタは同じ基板の上に形成されるが、出力整合回路は基板の外部に設けられる（すなわち、「オフチップ」）。ここで、これらの整合回路及びトランジスタは全て、例えば伝送線路を使用して電気的に接続されることを理解されたい。
【００１９】
図２Ｃは、本発明の一の実施形態による２段ＭＭＩＣアンプのブロック図である。アンプは入力整合回路と、１段目トランジスタと、中間段整合回路と、２段目トランジスタと、そして出力整合回路と、を含み、これらの回路要素は全て、同じ基板の上に形成される（すなわち、「オンチップ」）。ここで、これらの整合回路及びトランジスタは全て、例えば伝送線路を使用して電気的に接続されることを理解されたい。
【００２０】
図２Ｄは、本発明の一の実施形態による２段ＭＭＩＣアンプのブロック図である。アンプは、同じ基板の上に形成される入力整合回路と、１段目トランジスタと、中間段整合回路と、２段目トランジスタと、を含むが、出力整合回路は基板の外部に設けられる（すなわち、「オフチップ」）。ここで、これらの整合回路及びトランジスタは全て、例えば伝送線路を使用して電気的に接続されることを理解されたい。
【００２１】
図６は、本発明の一の実施形態による２段ＭＭＩＣアンプ１９０の例である。本実施形
態では、ＭＭＩＣは第１トランジスタ２０４（例えば、０．６ｍｍの合計ゲート周辺長を有する）、及び第２トランジスタ２２４（例えば、６ｍｍの合計ゲート周辺長を有する）を含む。電気信号は回路にボンディングパッド２００に接続されるボンディングワイヤを通して入力される。ボンディングパッド２００におけるインピーダンスは、入力整合回路によって大きくすることができる。本実施形態では、入力整合回路はインダクタ２０２を含む。第１段の信号利得はトランジスタ２０４によって決まる。抵抗体２０８及びキャパシタ２０６はパラレルフィードバック回路を構成してトランジスタ２０４の安定性を向上させ、かつアンプ全体の利得をフラットにする。トランジスタ２０４をバイアスするために使用されるドレイン電流がインダクタ２１０を経由して流れ込み、このインダクタはシャントキャパシタ２１２と組み合わされて、２８Ｖ直流電源を回路のＲＦ経路から分離する。アンプは中間段整合回路を含み、この整合回路は、インダクタ素子２１４，２１８，及び２２０だけでなく、シャントキャパシタ素子２１６及び２２２により構成される。中間段構成及び素子の値は、トランジスタ２０４と２２４との間のＲＦエネルギー伝達効率が高くなるように設計されている。インダクタ２２０及びシャントキャパシタ２２２は、ゲートバイアスを出力段トランジスタ２２４に供給するようにも機能する。最終段の信号利得はトランジスタ２２４によって決まる。増幅信号はチップの外に、ボンディングパッド２２６に接続されるボンディングワイヤを通して取り出される。本実施形態では、出力整合はチップの外で行なわれて、所望レベルのドレイン効率を達成する。
【００２２】
ここで、本発明のＭＭＩＣは、バイアス回路網、電力制御回路、ＥＳＤ保護回路、フィードバック回路、及び安定化素子（例えば、熱的安定化及び電気的安定化を行なうための）のようなモノリシックに集積化された追加の回路網を含むことができることを理解されたい。
【００２３】
更に、本発明のＭＭＩＣは、ここに示す回路構成以外の他の回路構成を含むことができることを理解されたい。特定の構成は、ＭＭＩＣの特定の用途によって部分的に変わる。本発明のＭＭＩＣは多種多様な用途に使用することができる。例えば、ＭＭＩＣは高出力アンプ、低雑音アンプ、スイッチ、発振器（例えば、電圧制御発振器）、ミキサ、及びダブラーとして使用することができる。
【００２４】
上に記載したように、本発明のＭＭＩＣは、種々の機能の中でもとりわけ、高電力密度、高出力電力、高動作電圧、高効率、低雑音指数特性だけでなく、信号を高周波数（例えば、２ＧＨｚ超）で送信する機能を含む極めて優れた電気的特性を示す。
【００２５】
本発明のＭＭＩＣは、高出力電力及び／又は高電力密度を実現することができる。電力密度（Ｗ／ｍｍ）は、この技術分野の当業者には公知のことであるが、出力電力をＭＭＩＣの出力段の合計ゲート幅で割った値である。出力電力は標準の技術を使用して測定することができ、かつ電力密度は測定値に基づいて計算することができる。
【００２６】
例えば、本発明のトランジスタは２．０Ｗ／ｍｍ以上（例えば、約２．０Ｗ／ｍｍ〜約１５．０Ｗ／ｍｍ）の、または４．０Ｗ／ｍｍ以上の、或いは８．０Ｗ／ｍｍ以上の電力密度を有することができる。
【００２７】
或る実施形態では、出力電力は１０Ｗ以上（例えば、約１０Ｗ〜約１０００Ｗ）、または１００Ｗ以上、或いは５００Ｗ以上とすることができる。
効率（すなわち、ドレイン効率）は、出力電力を、ドレイン電流及びドレイン電圧の積で除算した値として定義される。本発明のＭＭＩＣは、２０％以上（例えば、２０％〜３０％）の効率で動作することができる。或る実施形態では、トランジスタは３０％以上の効率で動作することができ、そして或る実施形態では、トランジスタは４０％以上の効率で動作する。
【００２８】
本発明のＭＭＩＣは出力信号を高周波数で送信することができる。例えば、ＭＭＩＣを使用して、出力信号を０．１ＧＨｚ以上の周波数で送信することができる。或る実施形態では、ＭＭＩＣを使用して出力信号を３ＧＨｚ以上の、または６ＧＨｚ以上の、或いは１８ＭＨｚ以上の周波数で送信することができる。或る場合においては、ＭＭＩＣを使用して出力信号を最高７７ＧＨｚまでの周波数で送信することができる。
【００２９】
ＭＭＩＣは、所定の高周波数帯域の出力信号を送信するために特に有用である。例えば、ＭＭＩＣは、Ｘバンド（例えば、８ＧＨｚ〜１２ＧＨｚ、及び８ＧＨｚ〜１０．５ＧＨｚ）の、またはＢバンド（例えば、４ＧＨｚ〜８ＧＨｚ）の出力信号を送信するために特に有用である。とりわけ、信号は、上述の周波数帯域を含む上述の周波数で、上述の高出力電力及び電力密度で、かつ上述の高効率（及び以下に説明する利得）で送信することができる。
【００３０】
或る場合においては、ＭＭＩＣは、２８ボルト以上の、または４８ボルト以上の動作電圧（ドレイン電圧）で動作させる。或る場合においては、動作電圧は最大１２０ボルト、または最大５０ボルト（例えば、２８ボルトまたは４８ボルト）とすることができる。適切なゲート電圧は０ボルト〜−１０ボルトとすることができる。上述の特性は、これらの動作電圧及び上述の送信周波数で得られる。
【００３１】
本発明のＭＭＩＣは電力利得を実現することもできる。電力利得（または利得）は、出力電力を入力電力で除算した値として定義され、かつｄＢ単位で表わすことができる。本発明のトランジスタは、５ｄＢ以上の利得を有することができる。或る実施形態では、利得は１２ｄＢ以上（例えば、１２〜１５ｄＢ）とすることができる。
【００３２】
ここで、本発明のＭＭＩＣは、特性の他の組み合わせを有することができることを理解されたい。
図３Ａ及び３Ｂはそれぞれ、本発明の一の実施形態によるトランジスタビルディングブロック構造１０の断面図及び上面図である。以下に更に説明するように、複数のビルディングブロック構造１０を組み合わせてパワートランジスタ素子を構成することができる。パワートランジスタ素子は、上述のような本発明のＭＭＩＣの構成要素（例えば、素子１０４）とすることができる。
【００３３】
図示の実施形態では、構造１０は窒化ガリウム材料領域１２を含む。図示の実施形態では、トランジスタ構造はソース電極１４と、ドレイン電極１６と、そしてゲート電極１８と、を含み、これらの電極は窒化ガリウム材料領域の上に形成される。窒化ガリウム材料領域は基板２０の上に形成され、そして図示のように、遷移層２２は基板と窒化ガリウム材料領域との間に形成することができる。トランジスタは保護層２４を含み、保護層は窒化ガリウム材料領域の表面を保護し、そして被覆する。図示の実施形態では、ビア２６が保護層の内部に形成され、保護層には、ゲート電極の一部分が形成される。
【００３４】
ここで、図３Ａ及び３Ｂに示すトランジスタ構造は本発明の実施形態の一例であり、本発明を制限するものとして捉えられるべきではない。異なる層（群）、異なる層配列、及び異なる機能を有するトランジスタ構造を含む他のトランジスタ構造も本発明の技術範囲に含まれる。
【００３５】
図４は、本発明の一の実施形態によるトランジスタユニットセル３０の平面図である。この実施形態では、トランジスタユニットセルは１０個のトランジスタビルディングブロック構造を含む。図示のように、ユニットセルのソース電極群は共通ソースパッド３２に接続され、ゲート電極群は共通ゲートパッド３４に接続され、そしてドレイン電極群は共
通ドレインパッド３６に接続される。図示のユニットセルでは、１０個のゲート電極がゲートパッドに接続され、６個のソース電極がソースパッドに接続され、そして５個のドレイン電極がドレインパッドに接続される。
【００３６】
ここで、本発明の他の実施形態では、トランジスタセルユニットは異なる数のビルディングブロック構造を含み、そして／または異なるタイプの電極接続及びパッド接続を有することができることを理解されたい。
【００３７】
図５は、本発明の一の実施形態によるパワートランジスタ４０の平面図である。パワートランジスタは、並列に配置される複数のトランジスタセルユニットセル３０を含む。図示の実施形態では、トランジスタは１８個のユニットセルを含むが、他の数のユニットセルを含むことができる。ユニットセル群のそれぞれのドレインパッド３６を並べて一つのドレインバス４２を形成する。それぞれのソースパッド３２を一つのソースバス４３に接続し（図４）、そしてそれぞれのゲートパッド３４を一つのゲートバス４４に接続する（図４）。
【００３８】
本発明のトランジスタはソース接地で動作することができる。この構成では、ソースパッド（及びソース電極）は接地に（例えば、ウェハビアを通して構造の裏面の接地面に）接続され、信号源からの入力信号はゲートパッド（及びゲート電極）で受信し、そして出力信号はドレインパッド（及びドレイン電極）から、トランジスタによって駆動される負荷に送信される。しかしながら、トランジスタは他の構成で動作することができる。
【００３９】
図３Ａに戻ってこの図を参照すると、トランジスタ構造の窒化ガリウム材料領域１２は活性領域として機能することが分かる。すなわち、ソース電極からドレイン電極に延びる導電チャネルは窒化ガリウム材料領域に形成される。窒化ガリウム材料領域は少なくとも一つの窒化ガリウム材料層を含む。本明細書において使用するように、「窒化ガリウム材料」という表現は、窒化ガリウム（ＧａＮ）、及び窒化ガリウム合金のいずれかの合金を指し、窒化ガリウム合金として、種々の材料の中でもとりわけ、窒化アルミニウムガリウム（ＡｌｘＧａ（１−ｘ）Ｎ），窒化インジウムガリウム（ＩｎｙＧａ（１−ｙ）Ｎ），窒化アルミニウムインジウムガリウム（ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ），窒化ガリウム砒素リン（ＧａＡｓａＰｂＮ（１−ａ−ｂ））、窒化アルミニウムインジウムガリウム砒素リン（ＡｌｘＩｎｙＧａ（１−ｘ−ｙ）ＡｓａＰｂＮ（１−ａ−ｂ））を挙げることができる。通常、砒素及び／又はリンは、これらの元素が含まれる場合、低濃度である（すなわち、５重量％未満）。或る好適な実施形態では、窒化ガリウム材料は高濃度のガリウムを含み、かつアルミニウム及び／又はインジウムをほとんど含まない、または全く含まない。高濃度のガリウムを含む実施形態では、和（ｘ＋ｙ）は０．４未満、０．２未満、０．１未満、またはこれらの値よりも小さい値とすることができる。或る場合においては、窒化ガリウム材料層がＧａＮの組成を有する（すなわち、ｘ＋ｙ＝０）ことが好ましい。窒化ガリウム材料はｎ型ドープ材料またはｐ型ドープ材料とすることができる、或いは真性材料とすることができる。適切な窒化ガリウム材料は、本出願の譲受人が保有する米国特許第６，６４９，２８７号に記載されており、この文献を参照することにより、この文献の内容が本明細書に組み込まれる。
【００４０】
或る場合においては、窒化ガリウム材料領域は窒化ガリウム材料層を一つだけ含む。他の場合においては、窒化ガリウム材料領域は一つよりも多くの窒化ガリウム材料層を含む。例えば、窒化ガリウム材料領域は図示のように複数の層（１２ａ，１２ｂ，１２ｃ）を含むことができる。或る実施形態では、層１２ｂの窒化ガリウム材料が、層１２ａの窒化ガリウム材料のアルミニウム濃度よりも高いアルミニウム濃度を有することが好ましい。例えば、層１２ｂの窒化ガリウム材料の（上に説明した窒化ガリウム材料のいずれかに関する）ｘの値は、層１２ａの窒化ガリウム材料のｘの値よりも大きい、０．０５〜１．０
の間の値を有することができる、または層１２ａの窒化ガリウム材料のｘの値よりも大きい、０．０５〜０．５の間の値を有することができる。例えば、層１２ｂはＡｌ０．２０Ｇａ０．８０Ｎにより形成することができ、層１２ａはＧａＮにより形成することができる。アルミニウム濃度のこの差によって、非常に高い導電率を持つ領域（例えば、２次元電子ガス領域）を層１２ａと層１２ｂとの界面に形成することができる。図示の実施形態では、層１２ｃはＧａＮにより形成することができる。
【００４１】
窒化ガリウム材料領域１２は、他のIII−V族化合物または合金、酸化膜層、及び金属層のような、窒化ガリウム材料組成を持たない一つ以上の層を含むこともできる。
窒化ガリウム材料領域は、素子を当該領域に形成することができるように十分に高い品質を有する。好適には、窒化ガリウム材料領域は、クラックサイズ及び欠陥レベルが小さい。以下に更に説明するように、遷移層２２（特に、組成に傾斜を付ける場合）によってクラック及び／又は欠陥形成を減らすことができる。クラックサイズが小さい低い窒化ガリウム材料については、上の記述において参照することにより本明細書に組み込まれる米国特許第６，６４９，２８７号に記載されている。或る場合においては、窒化ガリウム材料領域は、０．００５μｍ／μｍ２未満のクラックサイズを有する。或る場合においては、窒化ガリウム材料領域は０．００１μｍ／μｍ２未満の非常に小さいクラックサイズを有する。或る場合においては、窒化ガリウム材料領域を、０．０００１μｍ／μｍ２未満のクラックサイズにより定義されるほとんどクラックがない状態とすることが好ましい。
【００４２】
或る実施形態では、窒化ガリウム材料の転位密度が低いことが好ましい。適切な窒化ガリウム材料、及び同材料を形成するプロセスについては、本出願の譲受人が保有し、かつ同時係属中の、２００４年７月７日出願の「転位密度の低いIII族窒化物材料及び同材料
に関する方法」と題する米国特許出願番号１０／８８６，５０６に記載されており、この文献を参照することにより、この文献の内容が本明細書に組み込まれる。
【００４３】
或る場合においては、窒化ガリウム材料領域は単結晶構造を有する一つの層または複数の層を含む。或る場合においては、窒化ガリウム材料領域はウルツ鉱型（六方晶系）構造を有する一つ以上の層を含む。
【００４４】
窒化ガリウム材料領域の膜厚、及び異なる層の数は少なくとも部分的に、特定の素子の要件により決定される。最低限の条件として、窒化ガリウム材料領域の膜厚は、所望の構造または素子の形成が可能になるような十分な大きさの値である。窒化ガリウム材料領域は一般的に、必ずではないが、０．１ミクロン超の膜厚を有する。他の場合においては、窒化ガリウム材料領域１２は、０．５ミクロン超、０．７５ミクロン超、１．０ミクロン超、２．０ミクロン超の膜厚を有する、または５．０ミクロンをも超える膜厚を有する。
【００４５】
上述のように、素子は窒化ガリウム材料領域１２の表面の上に形成される保護層２４を含む。複数の適切な保護層（これらの層の内の幾つかは、電極決定層としても機能する）は、本出願の譲受人が保有する米国特許出願公開第２００５−０１３３８１８号に記載されており、当該文献はここで参照することにより当該文献の内容が本明細書に組み込まれ、かつ２００３年１２月１７日出願の「電極決定層を含む窒化ガリウム材料素子、及び同素子を形成する方法」と題する米国特許出願番号１０／７４０，３７６に基づいている。
【００４６】
保護層２４の適切な組成物は、これらには制限されないが、窒化物系化合物（例えば、窒化シリコン化合物）、酸化物系化合物（例えば、酸化シリコン化合物）、ポリイミド、他の誘電体材料、またはこれらの組成物の組み合わせ（例えば、酸化シリコン及び窒化シリコン）を含む。或る場合においては、保護層が窒化シリコン化合物（例えば、Ｓｉ３Ｎ４）または非化学量論組成の窒化シリコン化合物であることが好ましい。
【００４７】
或る好適な実施形態では、基板２０はシリコン基板である。シリコン基板は、当該基板が容易に入手でき、非常に安価であり、かつ結晶品質が高いので好ましい。
本明細書において使用するように、シリコン基板は、シリコン表面を含む全ての基板を指す。適切なシリコン基板の例として、種々の基板の中でもとりわけ、全体がシリコンにより構成される基板（例えば、バルクシリコンウェハ）、シリコンオンインシュレータ（ＳＯＩ）基板、シリコンオンサファイア（ＳＯＳ）基板、及びＳＩＭＯＸ基板を挙げることができる。適切なシリコン基板として更に、シリコンウェハを第２の材料に接着させた構成の、またはシリコン層を第２の材料の上に堆積させた構成の基板を挙げることができる。これらの場合においては、第２の材料はダイヤモンド、ＡＩＮ，ＳｉＣ、または他の多結晶材料とすることができる。異なる結晶方位を有するシリコン基板を使用することができる。或る場合においては、（１１１）シリコン基板が好ましい。他の場合においては、（１００）シリコン基板が好ましい。
【００４８】
ここで、サファイア基板、炭化シリコン基板、インジウムリン基板、シリコンゲルマニウム基板、砒化ガリウム基板、窒化ガリウム材料基板、窒化アルミニウム基板、及び他のIII−V族化合物基板を含む他のタイプの基板を使用することもできることを理解されたい。しかしながら、シリコン基板を使用しない実施形態では、シリコン基板に関連する利点の全てを得る、ということができなくなる。
【００４９】
基板２０はいずれかの適切な寸法を有することができ、その特定の寸法は、用途及び基板のタイプによって部分的に決定される。或る実施形態では、相対的に大きな直径（例えば、１００ｍｍ以上、及び／又は１５０ｍｍ以上）の基板を窒化ガリウム材料処理に使用することが好ましく、この直径として、約１００ｍｍ（または約４インチ）、約１５０ｍｍ（または約６インチ）、約２００ｍｍ（または約８インチ）、或いは更には約４００ｍｍ（または約１２インチ）を挙げることができる。直径を大きくすることにより、所定の基板に対する合計の素子面積が大きくなるという利点がある。ここで、基板上に成長させた窒化ガリウム材料領域は、基板の直径と同じ直径を持つことができることを理解されたい。
【００５０】
或る場合においては、基板を、約１２５ミクロン超（例えば、約１２５ミクロン〜約８００ミクロン、または約４００ミクロン〜８００ミクロン）のように相対的に厚くすることが好ましい。相対的に厚い基板は容易に入手し、処理することができ、かつ相対的に薄い基板を使用する場合に生じることのある曲げに強い。他の実施形態では、相対的に薄い基板（例えば、１２５ミクロン未満）が使用される。相対的に薄い基板は、相対的に厚い基板に関連する利点をもたらすことができないが、相対的に薄い基板は、処理が容易になり、そして／または処理工程の回数が少なくなるという利点を含む他の利点をもたらすことができる。或るプロセスでは、基板は最初、相対的に厚く（例えば、約２００ミクロン〜８００ミクロン）、次に後続の処理工程の間に薄くなる（例えば、１５０ミクロン未満の厚さに）。
【００５１】
遷移層２２は、窒化ガリウム材料領域１２の堆積の前に基板２０の上に形成することができる。遷移層は、次の効果の内の一つ以上の効果をもたらす。すなわち、窒化ガリウム材料の熱膨張率と基板の熱膨張率の差から生じる熱応力が小さくなることによって窒化ガリウム材料領域１２におけるクラック発生が少なくなり、窒化ガリウム材料の格子定数と基板の格子定数の差から生じる格子応力が小さくなることによって窒化ガリウム材料領域における欠陥発生が少なくなり、そして基板のバンドギャップと窒化ガリウム材料のバンドギャップの差が小さくなることによって基板と窒化ガリウム材料領域との間の導電性が増す。遷移層はシリコン基板を用いる場合に設けることが特に好ましい、というのは、窒化ガリウム材料及びシリコンの熱膨張率の差、及び格子定数の差が大きいからである。ここで、遷移層は、種々の他の理由により、基板と窒化ガリウム材料領域との間に形成する
こともできることを理解されたい。例えば、シリコン基板を使用しない或る場合においては、素子は遷移層を含む必要がない。
【００５２】
遷移層２２の組成は、基板のタイプ、及び窒化ガリウム材料領域１２の組成によって少なくとも部分的に変わる。シリコン基板を用いる或る実施形態では、遷移層は、層の少なくとも一部分に渡って変化する組成を有する組成傾斜遷移層を含むことが好ましい。適切な組成傾斜遷移層については、例えば本出願と同じ譲受人が保有する２０００年１２月１４日出願の「窒化ガリウム材料及び方法」と題する米国特許第６，６４９，２８７号に記載されており、この文献を本明細書において参照することにより、この文献の内容が本明細書に組み込まれる。組成傾斜遷移層は、窒化ガリウム材料領域におけるクラック発生を、窒化ガリウム材料の熱膨張率と基板（例えば、シリコン）の熱膨張率の差から生じる熱応力を小さくすることにより少なくするために特に効果的である。或る実施形態では、遷移層の組成に傾斜を付ける場合、０≦ｘ≦１、０≦ｙ≦１とすると、遷移層はＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ，ＡｌｘＧａ（１−ｘ）Ｎ，またはＩｎｙＧａ（１−ｙ）Ｎのような窒化ガリウム合金により形成される。これらの実施形態では、合金の元素（例えば、Ｇａ，Ａｌ，Ｉｎ）の内の少なくとも一つの元素の濃度を通常、当該層の断面における膜厚の少なくとも一部分に渡って変える。例えば、遷移層がＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎの組成を有する場合、ｘ及び／又はｙを変えることができ、遷移層がＡｌｘＧａ（１−ｘ）Ｎの組成を有する場合、ｘを変えることができ、そして遷移層がＩｎｙＧａ（１−ｙ）Ｎの組成を有する場合、ｙを変えることができる。
【００５３】
或る好適な実施形態では、遷移層は、ガリウム濃度が裏面で低く、ガリウム濃度が前面で高くなるように、ガリウム濃度に傾斜を付けることが望ましい。このような遷移層は、窒化ガリウム材料領域内部の内部応力を緩和するために特に効果的であることが判明している。例えば、遷移層はＡｌｘＧａ（１−ｘ）Ｎの組成を有することができ、この場合、ｘが遷移層の裏面から前面に向かって小さくなる（例えば、ｘは遷移層の裏面での値１から遷移層の前面での値０にまで小さくなる）。遷移層の組成は、例えば不連続に（例えば、階段状に）、または連続的に変わるように傾斜を付けることができる。或る不連続傾斜では、ＡｌＮ，Ａｌ０．６Ｇａ０．４Ｎ，及びＡｌ０．３Ｇａ０．７Ｎの構成の組成が窒化ガリウム材料領域に向かう方向に階段状に変化する。
【００５４】
或る場合においては、遷移層は単結晶構造を有する。
ここで、或る実施形態では、遷移層２２は一定の（すなわち、変化しない）組成を当該層の膜厚に渡って有することができることを理解されたい。
【００５５】
ソース電極、ドレイン電極、及びゲート電極は、金属（例えば、Ａｕ，Ｎｉ，Ｐｔ）、金属化合物（例えば、ＷＳｉ，ＷＳｉＮ）、合金、半導体、ポリシリコン、窒化物、またはこれらの材料の組み合わせのような、いずれかの適切な導電材料により形成することができる。詳細には、ゲート電極の寸法は素子性能にとって非常に重要である。図示の実施形態では、保護層に形成されるビア２６によって、ゲート電極寸法が（少なくとも部分的に）決定される。従って、ビアの形状を制御することにより、所望のゲート寸法を決定することができる。適切なビア寸法及びゲート寸法については、米国特許出願番号１０／７４０，３７６に記載されており、この文献は、ここで参照することにより当該文献の内容が本明細書に組み込まれる。
【００５６】
或る実施形態では、電極は窒化ガリウム材料領域にまで延在することができる。例えば、窒化ガリウム材料領域の表面に堆積する電極材料（例えば、金属）は窒化ガリウム材料領域に、電極を形成する場合の後続のアニール工程（例えば、ＲＴＡ）の間に拡散することができる。詳細には、ソース電極及びドレイン電極は窒化ガリウム材料領域に拡散するこのような部分を含むことができる。本明細書において使用される表現のように、このよ
うな電極は以上のような現象が観察されるのではあるが、窒化ガリウム材料領域の上に形成されると表現される。
【００５７】
ソースパッド、ゲートパッド、及びドレインパッドは、金属（例えば、Ａｕ，Ｎｉ，Ｐｔ）、金属化合物（例えば、ＷＳｉ，ＷＳｉＮ）、合金、半導体、ポリシリコン、窒化物、またはこれらの材料の組み合わせのような、いずれかの適切な導電材料により形成することができる。或る実施形態では、これらのパッドは該当する電極群と同じ材料により形成することができる。
【００５８】
図１Ａ及び１Ｂに示す素子は封止層３６も含み、当該封止層はこの技術分野では公知のように、構造の下地層を封止して化学的及び／又は電気的保護層となる。封止層は酸化物または窒化物を含むいずれかの適切な材料により形成することができる。
【００５９】
ここで、トランジスタ構造は他の層を含むことができることを理解されたい。例えば、トランジスタ構造は図１Ａ及び１Ｂには図示しない追加要素を含むことができる。例えば、トランジスタ構造は、基板２０の表面に直接形成される歪吸収層を含むことができる。適切な歪吸収層については、本出願と同じ譲受人が保有する同時係属中の、２００４年６月２８日出願の「窒化ガリウム材料及び同材料に関連する方法」と題する米国特許出願番号１０／８７９，７０３に記載されており、この文献を本明細書において参照することにより、この文献の内容が本明細書に組み込まれる。一の実施形態では、歪吸収層は非常に薄くし（例えば、約１０オングストローム〜約１００オングストロームの膜厚）、かつ非晶質窒化シリコン系材料により形成することが好ましい。
【００６０】
或る実施形態では、他の層（例えば、中間層）を設けることができる。適切な中間層については、例えば米国特許第６，６４９，２８７号に記載されており、この文献はここで参照することにより、この文献の内容が本明細書に組み込まれている。本発明の他の実施形態では、本明細書に示す層（群）は設けなくてもよい。本明細書に示す構造及び素子に関する他の変形はこの技術分野の当業者には公知であり、かつ本発明に包含される。
【００６１】
本発明の構造及び素子は従来の処理技術を用いる方法を使用して形成することができる。一般的に、複数の材料層から成る積層構造が基板の上に形成され、この基板は後の工程において処理されて（例えば、ダイシングされて）所望の最終構造（例えば、トランジスタ）を形成する。
【００６２】
例えば、図１Ａ及び１Ｂのトランジスタ構造の層及び領域は従来の技術を使用して形成することができ、更にこれらの層及び領域に対して、パターニング、エッチング、及びイオン注入を施すことができる。
【００６３】
遷移層２２及び窒化ガリウム材料領域１２は、例えば種々の技術の中でもとりわけ、有機金属化学気相成長（ＭＯＣＶＤ）プロセス、分子線エピタキシー法（ＢＭＥ）、及びハライド気相エピタキシー法（ＨＶＰＥ）を使用して堆積させることができる。好適な方法は、複数の層の組成によって部分的に変わる。ＭＯＣＶＤプロセスが好ましい。遷移層（例えば、組成傾斜遷移層）及び窒化ガリウム材料領域をシリコン基板の上に形成するために適切するＭＯＣＶＤプロセスについては米国特許第６，６４９，２８７号に記載されており、この文献はここで参照することにより、この文献の内容が本明細書に組み込まれている。半導体材料領域が異なる層を含む場合、堆積工程（例えば、ＭＯＣＶＤ工程）を１回だけ使用して窒化ガリウム材料領域全体を形成することが好ましい場合がある。堆積工程を１回だけ使用する場合、処理パラメータを適切な時点で適切に変更して異なる層を形成する。所定の好適な事例では、成長工程を１回だけ使用して遷移層及び窒化ガリウム材料領域を形成することができる。
【００６４】
設けるとすれば、歪吸収層は米国特許出願番号１０／８７９，７０３に記載される方法を使用して形成することができ、この文献はここで参照することにより、この文献の内容が本明細書に組み込まれる。
【００６５】
保護層２４はいずれかの適切な方法を使用して堆積させることができる。使用する方法は、保護層の組成によって部分的に変わる。適切な方法として、これらには制限されないが、ＣＶＤ，ＰＥＣＶＤ，ＬＰ−ＣＶＤ，ＥＣＲ−ＣＶＤ，ＩＣＰ−ＣＶＤ，蒸着、及びスパッタリングを挙げることができる。保護層が窒化シリコン材料により形成される場合、ＰＥＣＶＤを使用して層を堆積させることが好ましい。
【００６６】
設けるとすれば、ビア２６は保護層内にエッチングを使用して形成することができる。プラズマエッチングを使用してビアを高精度に制御された寸法で形成することが好ましい。
【００６７】
ソース電極、ドレイン電極、及びゲート電極は、窒化ガリウム材料領域の上に、蒸着法のような公知の方法を使用して堆積させることができる。電極が２つの金属を含む場合には、これらの金属は通常、連続工程で堆積させる。堆積金属層は、従来の方法を使用してパターニングすることにより電極を形成することができる。或る実施形態では、アニール工程（例えば、ＲＴＡ）を使用することもでき、この工程では、堆積電極材料は窒化ガリウム材料領域に、特にソース電極及びドレイン電極を形成する場合に拡散する。
【００６８】
保護層、ビア、及び電極を形成する適切な方法については、本出願と同じ譲受人が保有する同時係属中の米国特許出願番号１０／７４０，３７６に記載されており、この文献はここで参照することにより、この文献の内容が本明細書に組み込まれる。
【００６９】
ソース電極パッド、ドレイン電極パッド、及びゲート電極パッドは、公知の方法を使用して堆積させ、そしてパターニングすることもできる。
或る実施形態では、活性領域を電気的に分離する分離領域を形成することができる。分離領域を形成する適切なプロセスについては、本出願と同じ譲受人が保有する同時係属中の、２００４年６月２８日出願の「分離領域を含む窒化ガリウム材料構造及び方法」と題する米国特許出願番号１０／８７９，７９５に記載されており、この文献はここで参照することにより、この文献の内容が本明細書に組み込まれる。
【００７０】
上述のプロセスを使用して、所望の材料層及び機能を含む半導体構造を形成する。構造は、従来の方法を使用して更に処理することにより所望の構造を形成することができる。或る方法では、構造を当該構造の裏面から薄くすることができる。従って、金属層（例えば、金）を裏面に堆積させることができる。
【００７１】
或る方法では、構造を処理することにより構造の裏面から延在するビアを設けることができる。或る場合においては、裏面ビアは基板の厚さ全体を貫通して延びて貫通ビアを形成することができる。電極は裏面ビアの中に堆積させることができる。適切な裏面ビア、及び同ビアを形成するプロセスについては、例えば本出願と同じ譲受人が保有する米国特許第６，６１１，００２号、及び本出願と同じ譲受人が保有する米国特許出願公開第２００５−０１３０００２号に記載されており、米国特許出願公開第２００５−０１３０００２号は、当該文献をここで参照することにより当該文献の内容が本明細書に組み込まれ、かつ２００３年８月２５日出願の「窒化ガリウム材料素子及び同素子を形成する方法」と題する米国特許出願番号１０／６５０，１２２に基づき、この文献はここで参照することにより、この文献の内容が本明細書に組み込まれる。
【００７２】
ここで、本発明は本明細書に特定の形で記載される方法以外の方法を包含することを理解されたい。更に、上に説明した方法の変形はこの技術分野の当業者には公知であり、かつ本発明の技術範囲に含まれる。
【００７３】
次の実施例は本発明を制限するものではなく、本発明を例示するために提示される。
（実施例１）
この実施例では、Ｓｉ基板の上に形成されるＧａＮパワーＭＭＩＣの特徴について記載する。
【００７４】
図６に示す２段ＭＭＩＣアンプに類似するＧａＮ  ＭＭＩＣは、１．０ワットのリニアパワーをＯＦＤＭ変調が施されている状態で、非常に広い周波数帯域（３．３〜３．９ＧＨｚ）に渡って２８Ｖの電源電圧で供給するように設計されている。アンプの動作に基づく小信号シミュレーション結果が、Ａｇｉｌｅｎｔ社が販売する最先端デザインシステムソフトウェアを使用して得られた。図７は、２０ｄＢ超の小信号利得及び−１０ｄＢ未満のリターンロスを周波数レンジで表示している。
【００７５】
この結果から、本発明のＧａＮオンシリコンＭＭＩＣが、３ＧＨｚ超の周波数の極めて広い帯域に渡って高利得を示すことが分かる。
上述のようにして本発明の少なくとも一つの実施形態の幾つかの態様について説明してきたが、この技術分野の当業者であれば、種々の変更、変形、及び改良を容易に本発明に加え得ることが理解できるであろう。このような変更、変形、及び改良は本開示の一部分となるものであり、かつ本発明の技術思想及び技術範囲に含まれるものである。従って、これまでの記述及び図は例示としてのみ示される。
【図面の簡単な説明】
【００７６】
【図１】本発明の一の実施形態によるＭＭＩＣを示すブロック図。
【図２Ａ】本発明の一の実施形態によるＭＭＩＣアンプを示すブロック図。
【図２Ｂ】本発明の一の実施形態によるＭＭＩＣアンプを示すブロック図。
【図２Ｃ】本発明の一の実施形態によるＭＭＩＣアンプを示すブロック図。
【図２Ｄ】本発明の一の実施形態によるＭＭＩＣアンプを示すブロック図。
【図３Ａ】本発明の一の実施形態によるＭＭＩＣにおける使用に適するトランジスタビルディングブロック構造の断面図。
【図３Ｂ】本発明の一の実施形態によるＭＭＩＣにおける使用に適するトランジスタビルディングブロック構造の上面図。
【図４】本発明の一の実施形態によるＭＭＩＣにおける使用に適するトランジスタユニットセルの平面図。
【図５】本発明の一の実施形態によるＭＭＩＣにおける使用に適するパワートランジスタの平面図。
【図６】本発明の一の実施形態による２段ＭＭＩＣアンプを示す平面図。
【図７】実施例１に説明される２段ＭＭＩＣアンプを使用して得られるシミュレートデータを示すグラフ。
【図１】
2008519441.tif 000003
【図２Ａ】
2008519441.tif 000004
【図２Ｂ】
2008519441.tif 000005
【図２Ｃ】
2008519441.tif 000006
【図２Ｄ】
2008519441.tif 000007
【図３Ａ】
2008519441.tif 000008
【図３Ｂ】
2008519441.tif 000009
【図４】
2008519441.tif 000010
【図５】
2008519441.tif 000011
【図６】
2008519441.tif 000012
【図７】
2008519441.tif 000013
【国際調査報告】
2008519441.tif 000014
2008519441.tif 000015
2008519441.tif 000016
2008519441.tif 000017
2008519441.tif 000018