【事件の表示】
　特許第２８８６１９２号「像出力方法及び装置」の請求項１、２、３、４、５に係る特許に対する特許異議の申立てについて、次のとおり決定する。
【結　論】
　訂正を認める。
　特許第２８８６１９２号の請求項１ないし５に係る特許を維持する。
【理　由】
１．手続きの経緯
　特許第2886192号の請求項１乃至５に係る発明は、平成1年8月16日（パリ条約による優先権主張1988年8月16日、米国）に特許出願され、平成11年2月12日にその特許の設定登録がなされ、その後、江原隆彦（以下「第１異議申立人」という。）及び長岡千恵子（以下「第２異議申立人」という。）より特許異議の申立てがなされ、取消理由通知がなされ、その指定期間内である平成12年9月25日に特許異議意見書の提出とともに、訂正請求がなされたものである。
　
２．訂正の適否についての判断
（１）訂正の内容
［訂正事項ａ］
　請求項１の構成（ｄ）の
「（ｄ）前記中心ビットを含めて前記予め定められた個数のビットによって形成された前記サンプル・ウインドウのビット・パターンを、複数の予め定められた突き合わせビット・パターンと比較する；」
を、
「（ｄ）前記中心ビットを含めて前記予め定められた個数のビットによって形成された前記サンプル・ウインドウのビット・パターンを、複数の予め定められた突き合わせビット・パターンと比較する；各々の突き合わせビット・パターンが、１つの中心エラー・セル及び関連する補償サブセルと、任意に定義される突き合わせビット・マップ・パターン・セルを持つ；」
と訂正する。
［訂正事項ｂ］
　請求項１の構成（ｅ）の
「（ｅ）前記サンプル・ウインドウのビット・パターンが前記複数の予め定められた突き合わせビット・パターンの少なくとも１つと一致した場合には、前記中心ビットを修正して所定のドット・サイズよりも小さなサイズのドットを形成するための修正信号を生成し、前記一致がなかった場合には前記ステップ（ａ）で生成されたビット・マップ像中の前記中心ビットを出力する。」
を、
「（ｅ）前記サンプル・ウインドウのビット・パターンが前記複数の予め定められた突き合わせビット・パターンの少なくとも１つと一致した場合には、一致した突き合わせビット・パターンの前記補償サブセルに対応して、前記中心ビットを修正して所定のドット・サイズよりも小さなサイズのドットを形成するための修正信号を生成し、前記一致がなかった場合には前記ステップ（ａ）で生成されたビット・マップ像中の前記中心ビットを出力する。」
と訂正する。
［訂正事項ｃ］
　請求項３の構成（ｂ）の
「（ｂ）前記一時記憶手段に結合され、前記中心ビット及び前記サンプル・ウインドウ中のそれ以外の隣接するビットによって形成されるビット・パターンを、複数の予め定められたエラー突き合わせビット・パターンと比較する突き合わせネットワーク：前記エラー突き合わせビット・パターンの各々は複数の修正信号の１つと対応付けられている；」
を、
「（ｂ）前記一時記憶手段に結合され、前記中心ビット及び前記サンプル・ウインドウ中のそれ以外の隣接するビットによって形成されるビット・パターンを、複数の予め定められたエラー突き合わせビット・パターンと比較する突き合わせネットワーク：前記エラー突き合わせビット・パターンの各々は１つの中心エラー・セル及び関連する補償サブセルと、任意に定義される突き合わせビット・マップ・パターン・セルを持ち、複数の修正信号の１つと対応付けられている；」
と訂正する。
［訂正事項ｄ］
　請求項３の構成（ｃ）の
「（ｃ）前記突き合わせネットワーク及び前記像出力手段に結合され、前記サンプル・ウインドウ・ビット・パターンが前記複数のエラー突き合わせビット・パターンの少なくとも１つと一致した場合に、前記複数の修正信号のうちの対応付けられたものを生成する信号生成手段：前記像出力手段は、前記対応付けられた修正信号に基づいて、前記中心ビットに対応付けられたところの、所定のドットサイズよりも小さなサイズのドットである修正された像要素を出力し、前記一致が無かった場合には前記文字パターン発生手段の発生した前記ビット・マップ像中の前記中心ビットをそのまま出力する。」
を、
「（ｃ）前記突き合わせネットワーク及び前記像出力手段に結合され、前記サンプル・ウインドウ・ビット・パターンが前記複数のエラー突き合わせビット・パターンの少なくとも１つと一致した場合に、一致したエラー突き合わせビット・パターンの前記補償サブセルに対応して、前記複数の修正信号のうちの対応付けられたものを生成する信号生成手段：前記像出力手段は、前記対応付けられた修正信号に基づいて、前記中心ビットに対応付けられたところの、所定のドットサイズよりも小さなサイズのドットである修正された像要素を出力し、前記一致が無かった場合には前記文字パターン発生手段の発生した前記ビット・マップ像中の前記中心ビットをそのまま出力する。」
と訂正する。
［訂正事項ｅ］
　明細書第37頁第3行及び7行、38頁第10行〜11行、39頁第10行、及び40頁第2行の「補償ザブセル」を「補償サブセル」と訂正する。
［訂正事項ｆ］
　明細書第40頁第8行の「ザブセット」を「サブセット」と訂正する。
　
（２）訂正の目的の適否、新規事項の有無及び拡張・変更の存否
ア）訂正事項ａは、「突き合わせビットパターン」を「各々の突き合わせビット・パターンが、１つの中心エラー・セル及び関連する補償サブセルと、任意に定義される突き合わせビット・マップ・パターン・セルを持つ」と限定するもので、特許請求の範囲の減縮を目的とするものである。
イ）訂正事項ｂは、中心ビットの修正を「一致した突き合わせビット・パターンの前記補償サブセルに対応して」行うと限定するもので、特許請求の範囲の減縮を目的とするものである。
ウ）訂正事項ｃは、「前記エラー突き合わせビット・パターンの各々は複数の修正信号の１つと対応付けられている」を「前記エラー突き合わせビット・パターンの各々は１つの中心エラー・セル及び関連する補償サブセルと、任意に定義される突き合わせビット・マップ・パターン・セルを持つ」と限定するもので、特許請求の範囲の減縮を目的とするものである。
エ）訂正事項ｄは、「前記複数の修正信号のうちの対応付けられたものを生成する信号生成手段」において、対応付けられた修正信号を「一致したエラー突き合わせビット・パターンの前記補償サブセルに対応」したものと限定するもので、特許請求の範囲の減縮を目的とするものである。
オ）訂正事項ｅは、「補償ザブセル」とある誤記を「補償サブセル」に訂正することを目的とするものである。
カ）訂正事項ｆは、「ザブセット」とある誤記を「サブセット」に訂正することを目的とするものである。
　そして訂正事項ア）乃至カ）は、新規事項の追加に該当しないし、実質的に特許請求の範囲を拡張又は変更するものではない。
　
（３）独立特許要件
ア）本件発明
　訂正明細書の請求項１乃至５に係る発明は、その特許請求の範囲の請求項１乃至５に記載された次のとおりのものである。（以下、それぞれ「本件発明１」、「本件発明２」、「本件発明３」、「本件発明４」、「本件発明５」という。また、総称して「本件発明」という。）
「１　以下のステップ（ａ）ないし（ｅ）を設け、デジタル化された像をドット・マトリクス・フォーマットで生成する出力像の品質を改善する像出力方法：
（ａ）所望の文字の少なくとも１つのビット・マップ像を表すビット・データ信号を生成する；
（ｂ）前記ビット・マップ像の一部を一時記憶手段にストアする；
（ｃ）予め定められた形状を有し、前記ストアされたビット・マップ像からの予め定められた個数のビットを含み、かつ中心ビットを有するサンプル・ウインドウを選択する；
（ｄ）前記中心ビットを含めて前記予め定められた個数のビットによって形成された前記サンプル・ウインドウのビット・パターンを、複数の予め定められた突き合わせビット・パターンと比較する；各々の突き合わせビット・パターンが、１つの中心エラー・セル及び関連する補償サブセルと、任意に定義される突き合わせビット・マップ・パターン・セルを持つ；
（ｅ）前記サンプル・ウインドウのビット・パターンが前記複数の予め定められた突き合わせビット・パターンの少なくとも１つと一致した場合には、一致した突き合わせビット・パターンの前記補償サブセルに対応して、前記中心ビットを修正して所定のドット・サイズよりも小さなサイズのドットを形成するための修正信号を生成し、前記一致がなかった場合には前記ステップ（ａ）で生成されたビット・マップ像中の前記中心ビットを出力する。
２　前記ストアされた前記ビット・マップ像の一部は、前記ビット・マップ像のＭ本の連続したラインの夫々のＮ個の連続したビットであることを特徴とする請求項１記載の像出力方法。
３　以下の（ａ）ないし（ｃ）を設け、所望の像のビット・マップ像を表す文字パターン発生手段からのビット・データ信号を受け取って、品質を改善した像を像出力手段へ出力する像出力装置：
（ａ）前記文字発生器に接続され、前記文字発生器からの前記ビット・マップ像の一部をストアすることによって、前記ビット・マップ像の部分集合を形成する一時記憶手段：前記部分集合の予め定められた個数のビットは、前記予め定められた個数のビットのマトリクス位置によって定義される予め定められた形状を有するサンプル・ウインドウを定義し、前記サンプル・ウインドウは中心ビットを有する；
（ｂ）前記一時記憶手段に結合され、前記中心ビット及び前記サンプル・ウインドウ中のそれ以外の隣接するビットによって形成されるビット・パターンを、複数の予め定められたエラー突き合わせビット・パターンと比較する突き合わせネットワーク：前記エラー突き合わせビット・パターンの各々は１つの中心エラー・セル及び関連する補償サブセルと、任意に定義される突き合わせビット・マップ・パターン・セルを持ち、複数の修正信号の１つと対応付けられている；
（ｃ）前記突き合わせネットワーク及び前記像出力手段に結合され、前記サンプル・ウインドウ・ビット・パターンが前記複数のエラー突き合わせビット・パターンの少なくとも１つと一致した場合に、一致したエラー突き合わせビット・パターンの前記補償サブセルに対応して、前記複数の修正信号のうちの対応付けられたものを生成する信号生成手段：前記像出力手段は、前記対応付けられた修正信号に基づいて、前記中心ビットに対応付けられたところの、所定のドットサイズよりも小さなサイズのドットである修正された像要素を出力し、前記一致が無かった場合には前記文字パターン発生手段の発生した前記ビット・マップ像中の前記中心ビットをそのまま出力する。
　
４　前記ストアされた前記ビット・マップ像の一部は、前記ビット・マップ像のＭ本の連続したラインの夫々のＮ個の連続したビットであることを特徴とする請求項３記載の像出力装置。
　
５　前記像出力手段はラス夕走査で各ドット位置に所定時間作用して完全なドットを形成することによって像を形成する手段であって、前記修正信号に応答して対応するドット位置に対する前記作用を前記所定時間よりも短い時間だけ行うことによって前記完全なドットの有する前記所定のサイズよりも小さなドットを形成することを特徴とする請求項３または４記載の像出力装置。」
　
イ）刊行物記載の発明
　当審が通知した取消理由で引用した刊行物１乃至８には以下のような発明が記載されている。
［刊行物１（米国特許第4437122号明細書）］
ａ）本発明は、低解像度ラスター画像の改善、特に低解像度ラスター画像から高解像度画像への変換に関する。（日本語訳第1頁第3行〜4行）
ｂ）１．最初のストレージに複製対象の画像の連続線、デジタル信号で表現される画像の画素を保持し、２つ目の記憶手段の中にそれらの画像線の各々の信号の事前決定部分を隔離し、中心画素と同じ線の画像からの画素信号、中心画素の上下の線からの画素信号をはじめ、隣接画素信号で取り囲まれた中心画素信号などの隔離デジタル信号から画素パターンを構成し、隔離画素パターンを一意に記述する識別子を生成し、その識別子を、多数の標準画素形式を表す識別子と比較し、１つの標準画素形式との隔離画素パターンの特定の一致に従って中央画素を改善するステップを構成する多数の画素によって表現される画像の複製の改善方法。（日本語訳第7頁クレームの項）
ｃ）図２では、図１の各領域が小領域の３×３マトリクスに細分されている。このため図２の文字は、図１の文字Ｒの３倍の画素濃度、つまり解像度を持っている。・・・これらの小領域を修正することにより元の領域を改善するできる。（日本語訳第3頁第12行〜15行）
ｄ）この画質改善手順は次のように機能する。システムは、それぞれの行のラスターデータを走査し、画素毎にその画素の３×３小画素画質向上を決定する。（日本語訳第3頁第21行〜22行）
　
［刊行物２（特開昭59-163958号公報）］
ａ）画像、文字等の線画を微小のドットに分割して記録・表示を行なう画像処理装置において、前記線画を多値出力により記録・表示する様構成したことを特徴とする画像処理装置。（公報の特許請求の範囲）
ｂ）第８図はかかる文字を発生するキャラクター・ジェネレータ（以下ＣＧと称す）51を用いた画像処理装置の一構成例である。（公報第2頁左下欄第7行〜10行）
ｃ）このため第11図（ａ）の如き小さい黒面積の印字ドットが得られる。（公報第2頁右下欄第15行〜17行）
　
［刊行物３、刊行物８（いずれも特開昭61-214666号公報）］
ａ）（１）画素マトリックスにより画像再現を行う画像出力方式であって、該画素マトリックスの画素を走査線方向にｍ個の要素に分割し、１画素内で該ｍ個の要素のうち任意の要素を出力するようにしたことを特徴とする画像出力方式。
（２）出力される要素は文字出力に対しては１画素内の任意の位置に出力可能で、階調画像に対しては、一方向から順次出力していくようにしたことを特徴とする特許請求の範囲第１項記載の画像出力方式。
（３）文字・線画出力に対しては線分の傾きに応じて１画素内の出力される要素を決定し、階調画像に対してはディザ法又は濃度パターン法に基づき出力する要素を決定することを特徴とすることを特徴とする特許請求の範囲第１項記載の画像出力方式。（公報の特許請求の範囲）
ｂ）ステップＳ3では各フォント情報に基づいてΔｌを決定する。即ち、これは第４図（ｃ）に示すように、微画素37を配置して、ギザギザ感を少なくするような処理を指す。（公報第4頁左上欄第7行〜10行）
　
［刊行物４（特開昭61-214661号公報）］
ａ）（１）水平方向に隣接する左右の画素のうち少くともいずれかが出力要素で、かつ垂直方向に隣接する上下の画素のうち少くとも いずれかが出力画素である、出力されない画素であって、該画素上に該画素の幅の１／ｎの幅をもつ画素を、水平方向に隣接する左右いずれかの画素の中心より距離ｑの位置に出力するようにしたことを特徴とする画像出力方式。（公報の特許請求の範囲）
ｂ）［目的］本発明は上述従来例の欠点を除去し、斜め方向の線あるいはエッジ部を滑らかにして出力画像の品位の向上をはかった画像出力方式を提供することを目的とする。（公報第2頁右上欄第9行〜13行）
　
［刊行物５（特開昭59-163948号公報）］
ａ）ドットマトリクスで構成されたドットパターンを、出力装置対応の画素パタンに変換するドット文字出力処理方式において、ドット文字を行毎にドット単位で読み出す第１の手段と、第１の手段で読み出されたドットパタンからｐ×ｑドット分の部分パタンを取り出す第２の手段と、拡大および補間処理を行うための複数種類の画素パタンをあらかじめ格納しておく第３の手段と、第２の手段により取り出した参照ドットの論理条件から第３の手段により格納された複数種類の置換画素パタンの１つを選択する第４の手段と、縦／横の拡大率を入力する第５の手段と、第４の手段によって選択された置換画素パタンを読み出しかつ第５の手段により入力される拡大率に従ってサンプル出力せしめる第６の手段とを有し、第１の手段によってｐ×ｑの部分パターンに対応する参照範囲を１ドットずつ順次移動させながら当該参照範囲の中心ドットに対応して当該ドットに対する置換画素パタンを出力することにより、ドット文字の縦／横の拡大処理と同時に黒画素の付加あるいは除去を伴う補間処理とを行うことを特徴とするドット文字出力処理方式。（公報の特許請求の範囲）
ｂ）本発明は、ドット文字出力処理方式、特にドット文字で構成される文字等を縦／横に拡大してファクシミリ等のドットイメージ出力装置に出力する場合において、高品質な画面を得るドット文字出力処理に関するものである。（公報第1頁右下欄第11行〜15行）
　
［刊行物６（特公昭61-58037号公報）］
ａ）文字パターンを発生する手段と、一つの文字パターンの一部を記憶するとともにその記憶内容の一部を順次取出せる構成の記憶手段と、この記憶手段から取出された記憶内容の一部のうちの中央のドットに対してそのドットとその周囲のドットとを参照して補間される部分パターンの割り当て方を判定するための複数のアドレス変換手段と、そのアドレス変換手段の出力に１対１に結合された補間または補間拡大された情報を記憶する複数の部分パターンメモリと、その複数の部分パターンメモリの出力の論理和をとる手段とを備えた文字パターン補間方式（公報の特許請求の範囲）
ｂ）以上拡大する場合の補間について述べたが、本方式は拡大しない場合、すなわち拡大率が１でその文字の品質を高める場合にも応用することができる。この場合には部分パターンメモリが１ドット分の信号を出力するようにし、第４図のＳ1，Ｓ3，Ｓ4，Ｓ7，Ｓ8，ＳＢ，ＳＤ，ＳＦ，Ｓ11，Ｓ12，Ｓ13，Ｓ14，Ｓ15の部分パターンを検出した場合には、部分パターンメモリより黒ドットを出力するようにしておくことにより、拡大率が１である場合の補間方式を構成することができる。（公報第6頁第12欄第3行〜13行）
　
［刊行物７（特開昭62-107575号公報）］
ａ）（１）多階調画像データからその分解能よりも高い分解能の２値画像データを生成する方法において、所定の大きさの画像領域内における中心画素の階調値とその周辺画素のデータパターンとの組合せの各々に対して上記多階調画像データの分解能よりも高い分解能の２値画像パターンのデータを予め関連づけておき、上記多階調画像データの個々の画素に対して、その階調値とその周辺画素のデータパターンとに応じて、上記関連づけに従って上記高分解能２値画像パターンデータを出力することを特徴とする、高分解能２値画像データの生成方法。（公報の特許請求の範囲）
ｂ）従来の安価な低分解能の画像入力装置を利用して、その入力画像データからより高分解能な２値画像データを得ることができる高分解能２値画像データの生成方法および装置を提供することである。（公報第2頁左下欄第9行〜13行）
　
ウ）対比・判断
　刊行物１乃至８と対比する上で、本件発明の特徴を分析すると大きく分けて次の２点にある。
（ａ）中心ビットを含めて予め定められた個数のビットによって形成されたサンプル・ウインドウのビット・パターンを、複数の予め定められた突き合わせビット・パターンと比較し、サンプル・ウインドウのビット・パターンが複数の予め定められた突き合わせビット・パターンの少なくとも１つと一致した場合には、一致した突き合わせビット・パターンの補償サブセルに対応して、中心ビットを修正する。
（ｂ）補償サブセルに対応して、中心ビットを修正して所定のドット・サイズよりも小さなサイズのドットを形成するための修正信号を生成する。
　この２つの特徴点にしたがって、上記刊行物１乃至８記載の発明を分類すると、（ａ）の特徴点に関係する発明を開示するものが刊行物１、５、６、７であり、（ｂ）の特徴点に関係する発明を開示するものが刊行物２、３（８）、４である。
　そこで、まず本件発明１を刊行物１、５、６、７のそれぞれに記載された発明と対比する。
［刊行物１記載の発明との対比］
　刊行物１記載の発明は「低解像度ラスター画像から高解像度画像への変換に関する」ものであって、画素毎に３×３の小画素に細分されているもの、すなわち３倍の解像度を持つものであり、そのようなものにあっては画素の改善に当たってドット・サイズを小さくする理由はなく、ドット・サイズを小さくして画像改善を図る技術が刊行物２、３（８）、４に記載されているように公知であるとしても、この公知技術を刊行物１記載の発明と組み合わせて本件発明１を構成することが、当業者が容易に考えつくことができたとすることができない。
［刊行物５記載の発明との対比］
　刊行物５記載の発明は、「ドット文字で構成される文字等を縦／横に拡大してファクシミリ等のドットイメージ出力装置に出力する場合において、高品質な画面を得るドット文字出力処理に関する」ものであって、ドット文字の１ドットを例えば４倍に拡大した場合、相対的に４倍の解像度を持つことになり、そのようなものにあっては画素の改善に当たってドット・サイズを小さくする理由はなく、ドット・サイズを小さくして画像改善を図る技術が刊行物２、３（８）、４に記載されているように公知であるとしても、この公知技術を刊行物１記載の発明と組み合わせて本件発明１を構成することが、当業者が容易に考えつくことができたとすることができない。
［刊行物６記載の発明との対比］
　刊行物６記載の発明は、「文字パターンを拡大して表示すると、文字を構成する斜めの線や角の部分のパターン上の欠点が目立つようになる。」ことを前提に「いくつかのマス目のスミに補間を施す技術」であり、そもそも「中心ビットを修正して所定のドット・サイズよりも小さなサイズのドットを形成するための修正信号を生成する」ことを想定していない発明であるし、また文字の拡大によって相対的に数倍の解像度を持つことになり、そのようなものにあっては画素の改善に当たってドット・サイズを小さくする理由はなく、以上のことから、ドット・サイズを小さくして画像改善を図る技術が刊行物２、３（８）、４に記載されているように公知であるとしても、この公知技術を刊行物１記載の発明と組み合わせて本件発明１を構成することが、当業者が容易に考えつくことができたとすることができない。
　なお、刊行物６記載の発明は拡大しない場合の補間方式についても記載されているが、その場合にあってもドットサイズを変更することを示唆するものではない。
［刊行物７記載の発明との対比］
　刊行物７記載の発明は、「従来の安価な低分解能の画像入力装置を利用して、その入力画像データからより高分解能な２値画像データを得ることができる高分解能２値画像データの生成方法および装置を提供する」ものであり、入力画像の１画素を５×５ドットに分割した高分解能パターンデータを求めるものであるから、そのようなものにあっては画素の改善に当たってドット・サイズを小さくする理由はなく、ドット・サイズを小さくして画像改善を図る技術が刊行物２、３（８）、４に記載されているように公知であるとしても、この公知技術を刊行物１記載の発明と組み合わせて本件発明１を構成することが、当業者が容易に考えつくことができたとすることができない。
　次ぎに、本件発明１を刊行物２、３（８）、４のそれぞれに記載された発明と対比する。
［刊行物２記載の発明との対比］
　刊行物２記載の発明は、線画を多値出力により記録・表示することにより斜め線などの記録・表示品質を向上させるものであるが、どのような場合に、どのような手段によって品質改善するかについては記載されておらず、周辺の画像要素のパターンに応じて対象となる画像要素を修正する技術が刊行物１、５、６、７に記載されているように公知であるとしても、この公知技術を刊行物２記載の発明と組み合わせて本件発明１を構成することが、当業者が容易に考えつくことができたとすることができない。
［刊行物３（８）記載の発明との対比］
　刊行物３（８）記載の発明は、１画素を多階調に記録・表示できるようにするとともに、斜め線などの記録・表示品質を向上させるものであるが、斜め線の品質向上のために微画素を補間するものであって、画素そのものを修正するものではないから、周辺の画像要素のパターンに応じて対象となる画像要素を修正する技術が刊行物１、５、６、７に記載されているように公知であるとしても、この公知技術を刊行物３（８）記載の発明と組み合わせて本件発明１を構成することが、当業者が容易に考えつくことができたとすることができない。
［刊行物４記載の発明との対比］
　刊行物４記載の発明は、出力されない画素に微小画素を補間することによって品質の改善を図るものであって、「中心ビットを修正して所定のドット・サイズよりも小さなサイズのドットを形成するための修正信号を生成する」ことを想定していない発明であるから、周辺の画像要素のパターンに応じて対象となる画像要素を修正する技術が刊行物１、５、６、７に記載されているように公知であるとしても、この公知技術を刊行物４記載の発明と組み合わせて本件発明１を構成することが、当業者が容易に考えつくことができたとすることができない。
　
　以上のことから、本件発明１は刊行物１乃至８記載の発明に基づいて、当業者が容易に発明をすることができたものではなく、特許出願の際独立して特許を受けることができるものである。
　また、本件発明２は本件発明１を引用するものであるから、本件発明１が特許出願の際独立して特許を受けることができるものである以上、本件発明２も特許出願の際独立して特許を受けることができるものである。
　本件発明３は、本件発明１の「出力像の品質を改善する像出力方法」を「品質を改善した像を像出力手段へ出力する像出力装置」として規定したものであり、本件発明１が特許出願の際独立して特許を受けることができる理由と同じ理由で、本件発明３も特許出願の際独立して特許を受けることができるものである。
　本件発明４は本件発明３を引用するものであるから、本件発明３が特許出願の際独立して特許を受けることができるものである以上、本件発明４も特許出願の際独立して特許を受けることができるものである。
　本件発明５は本件発明３及び４を引用するものであるから、本件発明３及び４が特許出願の際独立して特許を受けることができるものである以上、本件発明５も特許出願の際独立して特許を受けることができるものである。
　
（４）むすび
　以上のとおりであるから、上記訂正は平成６年改正法附則第6条第1項の規定によりなお従前の例によるとされる、平成１１年改正前の特許法第120条の4第3項において準用する平成６年改正法による改正前の特許法第126条第1項ただし書き、第２項及び第3項の規定に適合するので、当該訂正を認める。
　
３．特許異議の申し立てについての判断
（１）申立の理由の概要
　第１異議申立人は、請求項１乃至５に係る発明は、甲第１号証（上記刊行物１）、甲第２号証（上記刊行物２）及び甲第３号証（上記刊行物３）に記載された発明に基づいて、当業者が容易に発明をすることができたもので、特許法第29条第2項の規定により特許を受けることができない、と主張する。
　第２異議申立人は、請求項１乃至５に係る発明は、甲第１号証（上記刊行物４）と甲第２号証（上記刊行物５）、甲第１号証と甲第３号証（上記刊行物６）、甲第１号証と甲第４号証（上記刊行物７）、甲第２号証と第５号証（上記刊行物８）に記載された発明に基づいて、当業者が容易に発明をすることができたもので、特許法第29条第2項の規定により特許を受けることができない、と主張する。
（２）判断
　本件発明１乃至５は、上記２．（３）独立特許要件　で示したように、取消理由通知で引用した刊行物１乃至８に記載された発明から当業者が容易に発明をすることができたものとはできず、特許異議の申立ての理由によっては本件発明１乃至５についての特許を取り消すことはできない。
　また、他に本件発明１乃至５を取り消すべき理由を発見しない。
　したがって、本件発明１乃至５についての特許は拒絶の査定をしなければならない特許出願に対してされたものとは認めない。
　よって、平成６年改正法附則第14条の規定に基づく、特許法等の一部を改正する法律の施行に伴う経過措置を定める政令（平成７年政令第205号）第4条第2項の規定により、上記のとおり決定する。
【異議決定日】
平成１３年１月５日（２００１．１．５）
【訂正の要旨】
訂正の要旨
１．訂正事項ａ
　請求項１の構成（ｄ）の
「（ｄ）前記中心ビットを含めて前記予め定められた個数のビットによって形成された前記サンプル・ウインドウのビット・パターンを、複数の予め定められた突き合わせビット・パターンと比較する；」
を特許請求の範囲の減縮を目的として、
「（ｄ）前記中心ビットを含めて前記予め定められた個数のビットによって形成された前記サンプル・ウインドウのビット・パターンを、複数の予め定められた突き合わせビット・パターンと比較する；各々の突き合わせビット・パターンが、１つの中心エラー・セル及び関連する補償サブセルと、任意に定義される突き合わせビット・マップ・パターン・セルを持つ；」
と訂正する。
２．訂正事項ｂ
　請求項１の構成（ｅ）の
「（ｅ）前記サンプル・ウインドウのビット・パターンが前記複数の予め定められた突き合わせビット・パターンの少なくとも１つと一致した場合には、前記中心ビットを修正して所定のドット・サイズよりも小さなサイズのドットを形成するための修正信号を生成し、前記一致がなかった場合には前記ステップ（ａ）で生成されたビット・マップ像中の前記中心ビットを出力する。」
を特許請求の範囲の減縮を目的として、
「（ｅ）前記サンプル・ウインドウのビット・パターンが前記複数の予め定められた突き合わせビット・パターンの少なくとも１つと一致した場合には、一致した突き合わせビット・パターンの前記補償サブセルに対応して、前記中心ビットを修正して所定のドット・サイズよりも小さなサイズのドットを形成するための修正信号を生成し、前記一致がなかった場合には前記ステップ（ａ）で生成されたビット・マップ像中の前記中心ビットを出力する。」
と訂正する。
３．訂正事項ｃ
　請求項３の構成（ｂ）の
「（ｂ）前記一時記憶手段に結合され、前記中心ビット及び前記サンプル・ウインドウ中のそれ以外の隣接するビットによって形成されるビット・パターンを、複数の予め定められたエラー突き合わせビット・パターンと比較する突き合わせネットワーク：前記エラー突き合わせビット・パターンの各々は複数の修正信号の１つと対応付けられている；」
を特許請求の範囲の減縮を目的として、
「（ｂ）前記一時記憶手段に結合され、前記中心ビット及び前記サンプル・ウインドウ中のそれ以外の隣接するビットによって形成されるビット・パターンを、複数の予め定められたエラー突き合わせビット・パターンと比較する突き合わせネットワーク：前記エラー突き合わせビット・パターンの各々は１つの中心エラー・セル及び関連する補償サブセルと、任意に定義される突き合わせビット・マップ・パターン・セルを持ち、複数の修正信号の１つと対応付けられている；」
と訂正する。
４．訂正事項ｄ
　請求項３の構成（ｃ）の
「（ｃ）前記突き合わせネットワーク及び前記像出力手段に結合され、前記サンプル・ウインドウ・ビット・パターンが前記複数のエラー突き合わせビット・パターンの少なくとも１つと一致した場合に、前記複数の修正信号のうちの対応付けられたものを生成する信号生成手段：前記像出力手段は、前記対応付けられた修正信号に基づいて、前記中心ビットに対応付けられたところの、所定のドットサイズよりも小さなサイズのドットである修正された像要素を出力し、前記一致が無かった場合には前記文字パターン発生手段の発生した前記ビット・マップ像中の前記中心ビットをそのまま出力する。」
を特許請求の範囲の減縮を目的として、
「（ｃ）前記突き合わせネットワーク及び前記像出力手段に結合され、前記サンプル・ウインドウ・ビット・パターンが前記複数のエラー突き合わせビット・パターンの少なくとも１つと一致した場合に、一致したエラー突き合わせビット・パターンの前記補償サブセルに対応して、前記複数の修正信号のうちの対応付けられたものを生成する信号生成手段：前記像出力手段は、前記対応付けられた修正信号に基づいて、前記中心ビットに対応付けられたところの、所定のドットサイズよりも小さなサイズのドットである修正された像要素を出力し、前記一致が無かった場合には前記文字パターン発生手段の発生した前記ビット・マップ像中の前記中心ビットをそのまま出力する。」
と訂正する。
５．訂正事項ｅ
　明細書第３７頁第３行及び７行、３８頁第１０行〜１１行、３９頁第１０行、及び４０頁第２行の「補償ザブセル」を、誤記の訂正を目的として「補償サブセル」と訂正する。
６．訂正事項ｆ
　明細書第４０頁第８行の「ザブセット」を、誤記の訂正を目的として「サブセット」と訂正する。
（５４）【発明の名称】
像出力方法及び装置
（５７）【特許請求の範囲】
　１　以下のステップ（ａ）ないし（ｅ）を設け、デジタル化された像をドット・マトリクス・フォーマットで生成する出力像の品質を改善する像出力方法：
　（ａ）所望の文字の少なくとも１つのビット・マップ像を表すビット・データ信号を生成する；
　（ｂ）前記ビット・マップ像の一部を一時記憶手段にストアする；
　（ｃ）予め定められた形状を有し、前記ストアされたビット・マップ像からの予め定められた個数のビットを含み、かつ中心ビットを有するサンプル・ウインドウを選択する；
　（ｄ）前記中心ビットを含めて前記予め定められた個数のビットによって形成された前記サンプル・ウインドウのビット・パターンを、複数の予め定められた突き合わせビット・パターンと比較する；
各々の突き合わせビット・パターンが、１つの中心エラー・セル及び関連する補償サブセルと、任意に定義される突き合わせビット・マップ・パターン・セルを持つ；
　（ｅ）前記サンプル・ウインドウのビット・パターンが前記複数の予め定められた突き合わせビット・パターンの少なくとも１つと一致した場合には、
一致した突き合わせビット・パターンの前記補償サブセルに対応して、
　２　前記ストアされた前記ビット・マップ像の一部は、前記ビット・マップ像のＭ本の連続したラインの夫々のＮ個の連続したビットであることを特徴とする請求項１記載の像出力方法。
　３　以下の（ａ）ないし（ｃ）を設け、所望の像のビット・マップ像を表す文字パターン発生手段からのビット・データ信号を受け取って、品質を改善した像を像出力手段へ出力する像出力装置：
　（ａ）前記文字発生器に接続され、前記文字発生器からの前記ビット・マップ像の一部をストアすることによって、前記ビット・マップ像の部分集合を形成する一時記憶手段：前記部分集合の予め定められた個数のビットは、前記予め定められた個数のビットのマトリクス位置によって定義される予め定められた形状を有するサンプル・ウインドウを定義し、前記サンプル・ウインドウは中心ビットを有する；
　（ｂ）前記一時記憶手段に結合され、前記中心ビット及び前記サンプル・ウインドウ中のそれ以外の隣接するビットによって形成されるビット・パターンを、複数の予め定められたエラー突き合わせビット・パターンと比較する突き合わせネットワーク：前記エラー突き合わせビット・パターンの各々は
１つの中心エラー・セル及び関連する補償サブセルと、任意に定義される突き合わせビット・マップ・パターン・セルを持ち、
　（ｃ）前記突き合わせネットワーク及び前記像出力手段に結合され、前記サンプル・ウインドウ・ビット・パターンが前記複数のエラー突き合わせビット・パターンの少なくとも１つと一致した場合に、
一致したエラー突き合わせビット・パターンの前記補償サブセルに対応して、
　４　前記ストアされた前記ビット・マップ像の一部は、前記ビット・マップ像のＭ本の連続したラインの夫々のＮ個の連続したビットであることを特徴とする請求項３記載の像出力装置。
　５　前記像出力手段はラスタ走査で各ドット位置に所定時間作用して完全なドットを形成することによって像を形成する手段であって、前記修正信号に応答して対応するドット位置に対する前記作用を前記所定時間よりも短い時間だけ行うことによって前記完全なドットの有する前記所定のサイズよりも小さなドットを形成することを特徴とする請求項３または４記載の像出力装置。
【発明の詳細な説明】
〔発明の技術分野〕
　本発明は、電子写真式プリンタのようなドットマトリックス・プリンタに用いられるプリント像質を高める技術に関するものであり、とりわけ、デジタル化された標準的なビットマップをセル毎に（小片単位で）あらかじめ記憶されている所定のパターンと突き合わせて、補償プリント信号を発生し、合成による、高解像度で、質の向上したプリント像が得られるようにすることに関するものである。
〔従来技術およびその問題点〕
　一般に、ノンインパクト・プリンタは、紙のようなプリント媒体に一連の画素、ピクセルすなわちドットをプリントすることによって、プリント像を形成するように設計されている。例えば、レーザ・プリンタのような電子写真プリンタの場合、所望の像は分離した走査線で光電性材料の荷電表面を走査する光源によって形成できる。
　各走査線は、ピクセル領域に分割され、光線やレーザ・ビームは変調されて、あるピクセル領域は、光にさらされ、他のものはさらされず、その結果として、各走査線毎に所定の一連の重なり合ったピクセルができる。ピクセル領域のどこかにレーザ・ビームが照射されると、そこの光電性材料が放電される。このようにして、光電性材料には、プリントされているすなわち再生されている対象の像を形成するピクセルの電荷パターンができる。ここで、プリントの仕上りは、荷電パターンを現像し、現像した像をプリント媒体に転写することによって得られる。
　ドット・マトリクス・プリンタによって生じるプリント像は、所望のアナログ像のデジタル化すなわち量子化された像であり、ビット・マップ像と呼ばれることもある。アナログ対象はデジタルビットマップ像によって正確に表わすことはできない。アナログ像の成分はどの方向へも連続的であってもよいが、ビット・マップ像の成分は直交する増分的ステップで形成していかねばならない。この制約のため、アナログ像をビット・マップ表現するとそこにゆがみが生じる。ビット・マップ像は一般に所定の（空間的）パターンに構成された多数の離散的ピクセルつまりドットから構成される。各ドットは位置座標、明度、色、及びサイズといった特性を持つ。各特性は他の特性から独立しており、独立した次元とみなすことができる。
　ドット・マトリクス・プリンタによって得られるビット・マップ像の解像度は、一般に単位長当りのプリントされるピクセル数すなわちドット数によって表わされる。例えば、インチ当りドット数（ｄｐｉ）が３００のプリンタは、２４０ｄｐｉのプリンタに比べて解像度が高い。水平な行方向に３００ｄｐｉ、垂直な例方向に３００ｄｐｉのプリンタの解像度は、３００×３００ｄｐｉである。走査方向に対して水平または垂直方向に３００×３００ｄｐｉの解像度でプリントされた線は、プリントによるひずみをほとんど視認することができない。しかし、プリンタ・ドットの異なる領域間の対角線や境界線は、人間の眼にとって極めて明らかな、ぎざぎざのステップまたは階段状のゆがみを発生する。
　ビット・マップ表現におけるゆがみは、ビット・マップの解像度が低いためまたは所望のアナログ像のサンプリング・レートが低いために起る。このゆがみを減少させるための一般的アプローチは、一定のサイズの像中のドット数を増す、すなわちドット・サイズを縮小して空間的解像度を高くすることによって、ビット・マップ像の解像度を高くするというやり方であった。解像度が高くなると、ステップ状ゆがみのサイズが縮小し、かつ低解像度の場合には失われる、微細な部分が保存される。しかしながら、解像度を高くするには、費用がかさむ。処理し記憶すべきデータ量は、ビット・マップ中のピクセル数すなわちセル数に比例する。例えば、３００×３００ｄｐｉの２次元ビット・マップの解像度を倍にすると６００×６００ｄｐｉのビットマップが得られるが、この場合４倍のメモリと処理能力が必要になる。さらに、この解像度の高められた像の表示が可能な、例えば陰極線管（ＣＲＴ）やプリンタといったビット・マップ像出力装置を用いなければならないが、これによってさらにコストが増大する。明度レベルまたは色についても解像度を高める必要がある場合には、コストがいっそう増大する。多くのさらに精巧なハイエンドのプリンタにはこの解決法が利用されているが、低コストのローエンドのプリンタにとっては実際的な解決策とはいえない。
　デジタル化処理によって引き起されるゆがみを減少させる目的のアプローチでは、補間技法を利用して、ぎざぎざになったエッジの突き出た角をつないで連続したスロープにするか、あるいは隣接するドットの明度を平均してぎざぎざになったエッジをぼやけさせる。単純な補間法を使ったのでは、ぎざぎざになったすなわち階段状のエッジはなめらかになり、ビットマップ像そのままのものに比べると一般により許容できる結果が得られるが、デジタル化によって生じたもとの余計な高調波ノイズに劣らず混乱を生じる多くの副作用がある。例えば、グレー・スケール・アンチエイリアシング法を使えば、エッジのぎざぎざの出入がぽかされてなめらかにはなるが、コントラストが犠牲になる。とがった形状が平均化されてなめらかになるが、細かな形状も取り除かれてしまう。すなわち、補間によってつないでいくという処理は、ビットマップ変換であるデジタル化処理による初期のデータ損失の後でさらにデータ損失を生じさせてしまう。
　１９８６年１１月２５日にＢａｓｓｅｔｔｉ他に対し発行された“Ｉｎｔｅｒａｃｔｉｎｇ　Ｐｒｉｎｔ　Ｅｎｈａｎｃｅｍｅｎｔ　Ｔｅｃｈｎｉｑｕｅｓ”と題する米国特許第４，６２５，２２２号には、細線幅拡大として知られる技法によって、デジタル化による階段状効果をなめらかにするための技法が開示されている。平滑化の機能を果たすため、斜線を形成する黒のドットに隣接して、この斜線の両方のエッジに沿ってグレーのような中間の可視レベルのドットを生じさせる。幅拡大機能のため、走査方向と平行な次元に、黒のドットにすぐ隣接してグレイのドットを付加し、他方走査方向と垂直な次元で拡大された黒のドットが生じる。平滑化と拡大というプリントの質を高める技法を組み合わせる場合にはさまざさまな相互作用について考慮され、ある場合には質の向上したドットを生じる信号が禁止されることもある。１９８５年１０月１日にＢａｓｓｅｔｔｉ他に対し発行された、“Ｆｉｎｅ　Ｌｉｎｅ　Ｐｒｉｎｔ　Ｅｎｈａｎｃｅｍｅｎｔ”と題する米国特許第４，５４４，２６４号には、細線の少なくとも片側の黒のドットにグレイのドットを隣接させることによって、プリンタの走査方向と平行な方向の細線のプリンタの質を向上させる技法が開示されている。走査方向に対し垂直な方向の細線については、通常のドットに比べて、ドット変調の時間期間を通常のドットに比べて所定の量だけ増すことによって、その幅を拡大する。これによって、細線のサイズが増す、すなわちその幅が拡大される。プリントの質を高める技法を実現し、文字発生器とプリンタのレーザ・プリントヘッドの間に挿入される回路について説明されている。上記米国特許に開示のプリントの質を高める技法は線幅拡大技法を用いているが、それによって生じる像では細部が失なわれてとがったエッジ形状がはっきりと結像されない。
　１９８５年１０月１日に　Ｗａｔａｎａｂｅ　他に対し発行された、“Ｓｍｏｏｔｈｉｎｇ　Ｃｉｒｃｕｉｔ　Ｆｏｒ　Ｄｉｓｐｌａｙ　Ａｐｐａｒａｔｕｅ”と題する米国特許第４，５４４，９２２号には、ドット・パターンの特定の部分に対し、選択的に幅が標準的なドット幅の１／３の小さなドットを付加したり、あるいはその特定の部分から前記小さなドットを除去することを含む平滑化技法が開示されている。また、表示装置用の平滑化回路として、表示すべき文字を表わすドット・マトリックスのうち選択された標準的な幅のドットから構成されるデータを記憶するメモリ手段と、そのデータに応答して所定の条件を満たす論理演算を行なうことによって、考慮されているマトリックス位置における、幅が標準的なドット幅の１／３の小さなドットの付加または除去に対応して選択的にデータ変更を行なう論理演算回路手段を含んでいる回路が開示されている。選択的に変更されたデータは、比較的輪郭のなめらかな所望の文字を表わしている。
　もっと最近の出願では、パターン認識またはテンプレート突き合わせ処理が実現されている。これらの技法において、テンプレート突き合わせは重み付きマトリクス演算子として実現される。この演算子は、任意のビット・マップ像の全ての位置に渡って乗算されて、ビット・マップ像と比較されるテンプレートまたはパターン間の係数の相関を得る。これら複雑なマトリックス計算によって、コントラストのはっきりとした、はっきりと結像したまたダイナミックレンジが拡大されたプリント像を得ることができる。像の細部における特徴を失なうことなく、バックグラウンド・ノイズ（空間不変）を選択的に排除することができる。しかしながら、この複雑な処理は、緩慢で、ハードウェア集約的であり、非常にコストが高くつくため、その用途は軍隊または宇宙研究組織によって利用されるリモート・センシング処理に制限される。
〔発明の目的〕
　本発明の目的は上述の従来技術の問題点を解消し、ドット・マトリクス像を高品質かつ低コストで出力することにある。
〔発明の概要〕
　本発明の一実施例によれば、ビットマップと、所定の記憶されているテンプレートまたはパターンとを小片毎に突き合わせること（ｐｉｅｃｅ−ｗｉｓｅ　ｍａｔｃｈｉｎｇ）により、あらかじめ選択されたビット・マップの特徴があるのを検出するようにして、ビット・マップ像のプリントの質を高める。この突き合わせで一致が起る毎にエラー信号が発生し、補正または補償ドットすなわちセルを作って一致が起ったビット・マップセルを置換するようにする。このようにして、所望のビット・マップ像は、元のビット・マップ像において、小片毎にまたはセル毎に、あらかじめ選択された特徴を持つセルをエラー補正したサブセルで置き換えることによって、そのプリント像の質が高められる。全てのビット・マッフ像に共通した複合エラー要素を表わしている経験的に導き出されたビット・パターンすなわちテンプレート、各テンプレートに関連した補償信号、及び一致をみたテンプレートとそれに関連した補償信号との関係を支配するルールが、高速並列論理アレイによって実現したインデクス突き合わせ表にまとめられている。
　このプリントの質を高める技法は、文字発生器回路要素（フォーマッタ）と、レーザ・ビーム・プリンタの走査レーザのようなノンインパクト・プリンタのプリント・メカニズムの間に挿入される回路要素によって実現される。文字発生器によつて生成されるビット・マップ像のデータは直列化されて先入れ先出し（ＦＩＦＯ）データ・バッファに入力される。ＦＩＦＯバッファ・ストレージ・セルのある固定のサブセットがサンプル窓を形成している。このサンプル窓を通してビットマップ像データの選択されたブロックが観測される。直列化データがこのバッファを通ってシフトし続けていくにつれて、この窓の中心セルとそれを囲む隣接セルに位置するビット・マップ・セルによって形成されるビット・パターンがこのサンプル窓を介して次々に観測される。ビット・マップ像セルを表わすデータの各ビットはサンプル窓の異なる位置を数ステップにわたって通って中心セル位置に達する。中心セルを占めるビットとそのまわりのビットによって形成される各ビット・パターンは突き合わせネットワークに通される。突き合わせネットワークが１つもしくは複数のテンプレート一致を見出すと、関連する補償サブセルで中心セルを占めているビットを置換する。一致が見出されなかった場合には、中心ビットは不変のまま出力に現れる。一致したとき、同一の補償サブセルを生じる全てのテンプレートがいっしょにＯＲされる。従って、ＯＲをとられたグループ中のテンプレートの１つがサンプリング窓ビット・パターンと一致すると、それに関連する補償サブセルの出力が活性化される。出力コントローラ（補償サブセル発生器）はレーザ制御回路素に結合されるべき出力に対して、無修正の中心セルを、あるいは突き合わせ論理ネットワークが一致を検出した場合には補償セルを送る。補償サブセルは標準の修正されていないビット・マップのドットよりも小さなドットをプリントする。レーザ・ビーム・プリンタに対し水平方向及び垂直方向の補正技法を用いることによって、水平方向及び垂直方向に、無修正のドット・サイズより小さい距離だけ歩進させることが可能になる。出力コントローラは、レーザが補償サブセルに関連した修正ドットをプリントするのに必要なパルス変調信号を発生する。この技法を用いることによって、直接の補正領域における実効解像度が、元来発生されたビット・マップ像の有効解像度よりも高いプリント出力が得られる。
　テンプレート突き合わせによって実現されるところの、小片毎に像質を高めるこの技法によって、各ビット・マップセル毎に独立したテスト及び補償を行なえるようになり、他方セル間の相関関係は維持される。この処理は、ビット・マップ像の故障許容性及びビット・マップ像の丸め誤差特性の一貫性を利用したものである。従って、別個に補償された一連のエラー・セルは、統合されて連続した補償済みの複合エラー要素（Ｃｏｍｐｏｕｎｄ　ｅｒｒｏｒ　ｅｌｅｍｅｎｔ）を形成する。このアプローチによれば、ユニークでより融通性のあるテンプレートのセットを開発し、特殊な場合を含める拡張を行なうことが可能になるだけでなく、極めて複雑な複数パス像処理演算を単純で並列の実時間ハードウェアで実現された高速インデックス突き合わせ表によって実現される比較的単純で反復可能でありあらかじめ割り当てられる突き合わせ処理に変えられる。ビット・マップ像のプリントの質を向上させるための他の技法に比較して、本発明の小片毎の突き合わせ処理の場合には、記憶スペースや像の処理能力をあまり大きくしなくても、精密な質の向上がもたらされる。
〔発明の実施例〕
　本発明はレーザ・ピーム・プリンタのような電子写真式プリンタに適用されるものとして説明を行なうが、もちろん本発明は熱インクジェット・プリンタやＣＲＴといった、他のドット・マトリクス表示装置にも適合するものである。（本願においては「表示」とはソフトコピーとハードコピーのいずれの意味にも用いていることをここで注意しておく。）ドット・マトリクス・プリンタでは、各文字はセルのマトリクスから構成されており、ドットは充填されたセルでありまたブランクは空のセルであり、これらはいっしょになって所望の文字を形成する。ドット及びブランクは一般に、隣接し平行で均等に間隔をあけて水平方向の行と垂直方向の列をなすように構成されたマトリクスの位置に配される。行と列の交点がセル、ドット及びブランクの位置を決める。マトリクスの交点とセルの直径との間隔によっては、セルが重なり合うこともある。各々マトリクスは表示位置に２進データ要素で表されるが、一般に２進数の１はドットすなわち充填されたセルを表わし、２進数の０はプランクすなわち空のセルを表わしている。この装置に記憶されて、１つまたは複数の所望の文字つまり文字セットを表わすデータは一般にビット・マップまたはビット・マップ像として知られている。こうしたビット・マップはアナログ文字のデジタル表現とみなすことができる。レーザ・ビーム・プリンタのような電子写真式プリント装置では、受光表面に静電気表現による所望の像を形成し、その像を現像し、さらに、紙のようなプリント媒体にその像を融着させることによって、プリントが行なわれる。レーザ・ビームプリンタによるプリントでは、１ページ分のプリント出力を得るのに、いくつかの異なるテクノロジーによる相互作用が必要になる。通常ボンド紙や、受光材料をコーティングしていないその他の受像媒体を利用するプリンタでは、プリント処理は回転式感光性ドラム上での像形成を中心に行なわれる。
　ここで、第１Ａ図、第１Ｂ図及び第１Ｃ図を参照すると、典型的な電子写真式レーザ・ビーム・プリンタを示すブロック図が例示されている。感光性ドラム１１はモータ（図示せず）によって方向Ａに駆動される。感光性ドラム１１は、一般に、有機光導電性材料の層でコーティングされた、押出しアルミニウムのような金属シリンダである。プリント処理の間、感光性ドラム１１は絶えず回転しており、１ページプリントする毎に、数回完全に回転することもある。プリントの所与のセクションについて像を形成する前に、物理的かつ静電的に感光性ドラム１１を清浄化することによって、所望の静電像の保持に備えてドラムの静電表面１３に前処理を施さねばならない。物理的清浄化は、ゴム製のクリーニング・ブレード１２で、前のサイクルから残存しているトナーを感光性ドラム１１から廃物用キャビティ内へこすり落とすことによって行なわれる。さらに、感光性ドラム１１は、消去用ランプ１４でドラムの光電性材料を照射し、感光性ドラム１１に以前から存在しているかもしれない電荷を中性化することによって、静電的に清浄化される。感光性ドラム１１の清浄化された静電表面１３は次に均一な負の電荷を付与することによってコンディショニングが施される。感光性ドラム１１が回転して、電荷コロナ発生器（ｃｈａｒｇｅ　ｃｏｒｏｎａ　ｇｅｎｅｒａｔｏｒ）１６によって生じるイオン化領域を光電性材料が通過すると、負の電荷がコロナ発生器１６がから感光性ドラム１１の表面に移動する。感光性ドラム１１が回転して電荷コロナ発生器１６を通過した後では、感光性ドラム１１の静電表面１３は６００ボルトの均一な負電位を持つ。書込みの間には、レーザ・ビーム１７を利用し、感光性ドラムの静電表面１３の選択された部分にレーザ光の焦点を合わせることによって、選択された領域におけるドラム１１の表面電位を放電させる。こうして静電像が形成され、これは後で可視像に現象されて、プリント媒体に転写される。
　レーザ・ビーム１７は、電力を供給したり供給を停止したりするだけで、オンになったり、オフになったりする固体レーザ１９によって発生する。ダイオードつまり固体レーザ１９によって発生するレーザ光は、コリメータ・レンズ２１で平行化されて、輪郭のはっきりしたビームとなり、円柱レンズ２５で走査ミラー２３上へと収束される。走査ミラー２３は６面からなる回転多面鏡であり、スキャナ用モータ２７によって定速回転する。走査ミラー２３の回転につれて、レーザ・ビーム１７が、矢印Ｂで示すアーチ状の方向に掃引を行なう。集束レンズ３１とミラー３３によって、ドラム１１の感光性の表面１３における水平線に、掃引するレーザ・ビーム１７の焦点が合わせられる。
レーザ・ビーム１７は、方向Ｂの向きに感光性ドラムＨの長さだけ掃引するので、また感光性ドラムは１１方向Ａに回転するため、感光性ドラム１１の全表面１３がラスタ像でカバーされる。走査ミラー２３を回転させるスキャナ用モータ２７の速度及び感光性ドラム１１を回転させる主モータの速度は、レーザ・ビーム１７は次掃引１回毎に約８４．７ミクロン（３００分１インチ）ずつ感光ドラム１１の表面でずれるように同期がとられている。固体レーザ１９もオン、オフが可能であり、これによってライン２９に沿った水平方向において約８４．７ミクロン（１／３００インチ）毎に光のドットを当てる速度でレーザ・ビーム１７に変調がかけられ、その結果インチ当たりドット数（ｄｐｉ）が３００×３００の解像度が得られる。各掃引の開始に当たって、レーザ・ビームがドラム１１に達する前に、レーザ・ビーム１７はビーム検出ミラー３５で反射されて光ファイバ３７に送り込まれる。この瞬時的光パルスは光ファイバ３７によって直流コントローラ３９に送られ、そこで電気信号に変換される。この電気信号はある掃引（走査線）についてのデータ出力と他のデータとの同期をとるのに利用されたり、他のプリンタ制御及びテスト機能に利用される。
　書込みがすむと、感光性ドラム１１の光電性表面１３には不可視の静電潜像が形成される。レーザ・ビーム１７にさらされなかったドラムの表面１３部分には、まだ６００ボルトの負電位が存在するが、レーザ・ビーム１７にさらされた部分は今では放電により約１００ボルトの負電位になっている。書込み後、静電像はドラムの表面１３上の可視像に現像される。
　現像ステーションでは、トナーと呼ばれる現像剤が静電像に乗せられる。トナーの材料は、鉄の粒子に結合された黒い合成樹脂から作られた粉末状の物質である。トナー中の鉄によって、シリンダの長さにわたって延びる永久磁石（図示せず）を備えた金属製の回転シリンダ２０に対してトナーが吸引される。プラスチックのトナー粒子１８は、負の直流電源に接続された回転シリンダ２０にこすりつけることによって、負の表面電荷を得る。トナーが得たこの静電荷は、トナー粒子１８がレーザ光に露出されたドラムの表面１３の領域には吸引されるが露出されなかった表面領域からは反発されるような静電荷である。
　転写ステーション２４では、ドラムの表面１３のトナー像がプリント紙２２で転写される。プリント紙２２は感光性ドラム１１の表面速度と同じ速度で進行しドラム表面に接触する。コロナ・アセンブリ２８は、プリント紙２２の裏面に蓄積する正の電荷を発生する。紙の正の電荷が強まると、感光性ドラム１１の表面１３から負に帯電したトナー粒子１８が引き離させる。静電荷除去器３２は負の電荷を有するドラム表面１３と正の電荷を有するプリント紙２２の間の吸引力を弱めて、プリント紙２２が感光性ドラム１１に巻きつくのを防止する。プリント紙２２は転写ステーション２４から融着ステーション２６に移動し、感光性ドラム１１は回転して清浄ステーションに達して次のプリント・セクションを受け入れる準備をする。
　融着ステーション２６においては、熱と圧力によってトナーが融解してプリント紙２２に押しつけられ、永久的なプリント像が形成される。融着ステーション２６には、高輝度のランプ３６によって内部加熱される非粘着性の加熱ローラ３４と、圧力を加えると、わずかに縮んでプリント紙と上部にある加熱ローラ（すなわち融着ローラ）３４との間の接触面積が大きくなる軟らかい加圧ローラ３８が設けられている。この地点で、プリント紙２２に推積したトナー粒子１８が溶融して紙の繊維に押し込まれる。
　直流コントローラ・プリント回路アセンブリ（ＰＣＡ）３９はプリンタ制御システムであり、プリント処理にかかわる全ての活動の統合を担当する。直流コントローラ３９はレーザ・ビーム１７を駆動する制御信号を発生して、インターフェースＰＣＡ４１からのドット・パターン・データと、紙のサイズ、感度及びレーザ・ビーム運動に関する情報との調整を行なう。
　インターフェースＰＣＡ４１には、インターフェースＰＣＡ４１の動作を制御する中央演算処理装置（ＣＰＵ）と、所望の文字セットのドット・パターンすなわちビット・マップ像を記憶するための読取り専用メモリ（ＲＯＭ）のブロックが含まれる。追加ビット・マップ像のデータを追加ＲＯＭカートリッジに記憶しておくことができる。インターフェースＰＣＡ４１はプリンタとパーソナル・コンピュータのような外部デバイス４３１との間での、プリンタ制御パネル４３３（第５図に示す）で選択された構成セッティングによって確立された通信を正しく行なうことを担当する。従って、制御パネル４３３のセッティングまたはプリンタのコマンドに従って、外部デバイス４３１からのコード化データが処理されてドット・データに変換されて、レーザ・ビーム１７を変調する。
　上述のように、所望の文字及び図形に関する実際のデータすなわちビット・マップ像はインターフェースＰＣＡ４１中のメモリ（ＲＯＭ）にストアされ、追加文字セットは追加ＲＯＭ（プラグイン）フォント・カートリッジによって供給される。インターフェースＰＣＡ４１に含まれたビデオ回路は文字及び図形データつまりビットマップ像を、固体レーザ１９を駆動する直流コントローラ３９に出力されるドット・データに変換する。アナログ文字をデジタル・ビット・マップに変換するプロセスで生じるエラーつまり誤差を補償するため、必要なところでは、これらのビデオ信号は補正または補償信号によって修正される。
　ここで第２図、第３図及び第４図を参照すると、第２図に示す文字“＆”５０、第３図に示す傾斜した直線７０及び第４図に示すイタリック体の英字“＆”といったビット・マップ像は皆、円５１で指示されたステップ状の垂直エッジのような多くの小部分に分解することができる。これら各ステップ状エッジ・エラーは３つの垂直方向のドットから構成されるので、このエラーは３：１の合成エラー要素（３：１Ｃｏｍｐｏｕｎｄ　ｅｒｒｏｒ　ｅｌｅｍｅｎｔ）とみなすことができる。これら３対１の複合要素３：１は、数多く反復でき、また互いに対称な８つの可能な配向をとることができる。３：１の複合エラー要素の第２の例は、円５３で示され、文字“＆”の水平方向の先端を形成する３つの水平方向のドットからなるグループである。これらの複合エラー要素は、なめらかなエッジ・カーブ部分（円５１）でも、とがった部分（円５３）でも、任意のビット・マップ像の他の部分でもよい。これらの複合エラー要素は全てのビット・マップ像のための基本的な構成ブロックである。それらは２：２、５：１、または、第３図の７１で示すような６：１といった他の特殊な形をとることも可能である。全てのビット・マップ像は、これらの複合エラー要素の有限のセットから構成される。さまざまな複合エラー要素は、ねじれたエッジ、丸み先端、充填されていない谷、または方形の丘といったタイプによって分類される。単一の複合エラー要素は、単一セグメント（１つのマトリクス・セルすなわちドットの寸法）から連続した２０のセグメントに及ぶ長さにわたるエッジの境界をカバーすることができる。複数のセグメントを持つ複合エラー要素はさらに小さな部分に分割することができる。
　垂直的な斜線７０は、それぞれが、その上の複合エラー要素のすぐ下で、かつその右側ヘマトリクス・セル１つ分だけずれた位置に置かれた、複数の垂直方向に向けられたセグメント６つの分の長さの複合エラー要素から構成されている。各複合エラー要素７１は６つのエッジ・セルを持っている。そのうちの中心の２つのエラー・セルは丸め誤差が少なく修正の必要はないが、複合エラー要素７１の両端にあるドット対中の各ドットは、階段状の斜線７０を平滑化する修正が必要とされる。例えば、ドットすなわちエラー・セルフ７２に必要とされる修正はドット７２の左側から一部を除去すなわち切り取ってドット７２の右側に加える。すなわち充填する（すなわち隣接するブランク・セルの一部に充填する）ことである。複合エラー要素７３は、複合エラー要素７１の各ドットすなわちエラー・セルに施される修正を明らかにするために拡大し複合エラー要素７１である。実際に、エラー・セルのどちらかの側に充填するというエラー・セル７２に対する修正は、エラー・セル７２にすぐ隣接したブランク・セルつまり空のセルの一部に充填することである。複合エラー要素７１に対する平滑化補償は、複合エラー要素７１の上端と下端にある対中の各エラー・セルについて行なう切取り及び充填補正からなる。８つの独立した補正を必要とする。８つのパターン突き合わせテンプレート７７、７９、８１、８３、８５、８７、８９及び９１は、丸め誤差をともなって各セグメントについて生じる。ユニークなエラー・セル編成すなわちパターンを検出することが必要とされる。複合エラー要素７５は、複合エラー要素７１の各エラー・セルに対する充填及び切取りを示す複合エラー要素７３の拡大図である。テンプレート７７、７９、８５及び８７は充填修正を与え、一方テンプレート８１、８３、８９及び９１は切取り修正を与える。複合エラー要素７３に示されるように、プリント結果は、上部のドット対７４がわずかに左にシフトし、下部のドット対７６がわずかに右シフトして、これにより斜面７０の階段効果が平滑化される。この例から分るように、複合エラー要素の各ドットすなわちエラー・セルとテンプレートのセットとの突き合わせによって、必要とされるかもしれない適正な修正が決定される。
　パターン突き合わせテンプレートのそれぞれはデジタル化エラーのユニークなビット・マップ・シグナチュア（ｂｉｔ　ｍａｐ　ｓｉｇｎａｔｕｒｃ）と一致し、補償または補正信号に関連した適切な補償
サブ
サブ
　本発明の質向上技法はビット・マップ像に対する階層的アプローチを用いる。ここで、トップ・レベルにあるのは、複合エラー要素からなるビット・マップ像自体である。これら複合エラー要素はエラー・セル成分から構成される。各エラー・セル成分はそれに割当てられた補償サブセルを有している。他のエラー・セルと隣接するかもしれないエラー・セルの全てには、互いになめらかにつなぎ合わさる補償サブセルが割り当てられている。これらのエラー・セルは、関連する補償サブセルに基づいて、相互にまた排他的にグループ化されている。ビット・マップ像から複合エラー要素へ、さらにエラー・セル成分へと縮約し、また各エラー・セル成分に対して適合する補償
サブ
　各エラー・セル成分は全ての複合エラー要素とは独立している。補償サブセルの内部従属制約（ｉｎｎｅｒ　ｄｅｐｅｎｄｅｎｃｅ　ｃｏｎｓｔｒａｉｎｔ）である全ての可能な結合関係はすでに最終的な突き合わせテンプレートの仕様に取り込まれている。ビット・マップ・パターンがテンプレートの全ての要件に合致する場合、セルが曲線、傾斜またはノッチのいずれの複合エラー要素の一部であるかを知らなくても、またそのまわりのセルにどんな補償
サブ
　各テンプレートは、ただ１つの中心エラー・セルと関連する補償
サブ
サブ
　なめらかなエッジ曲線に加え、とがった先端やノッチももとのアナログ像に見られる別の共通した特徴である。デジタル化処理の際、先端やノッチの幅がセル１個分の長さよりも狭くなると、先端は切り取られ、ノッチは埋められる。その結果得られるビット・マップ像は、特殊な設計を施されたテンプレートのグループを利用することによって、検出し、補償することができる区別可能なシグナチュアを持っている。第２図には、５５で示す黒い領域の先端を検出し、復元するために用いられるテンプレート５９、６１及び６３のセットが示されている。テンプレート６１は、２つのエッジが鋭角に交差する場所である先端の複合エラー要素５３を検出する。この場合、形状の丸め誤差はエラー・セル５４においては平均して＋２５％になる。従って、このテンプレート６１に割り当てられた補償サブセルは、エラー・セル５４の領域を切り取り、先端５５の補外方向の傾向によって決まる方向にエラー・セルのエッジを引っ込める。サンプリング窓がセル１つ分だけ右の位置へ移動すると、その中心は、エラー・セル５４にすぐ隣接したエラー・セルの位置にくる。このエラー・セルは空すなわちブランクである。このセルにおいては、形状の丸め誤差は平均して−２５％である。従ってテンプレート６３には充填補償サブセルが割り当てられ、その結果、先端５５の補外方向に充填補正が行なわれる。
　もとのアナログ像の黒い領域中にあるとがったノッチ５７または９１は隣接する白の領域中でのとがった先端として認められる。しかい、白い紙の上に黒のトナーを推積させるレーザ・ビーム・プリンタの特性のために、狭い白領域は隣接する黒領域が重なり合って埋没してしまう可能性があるので、白の領域からできている。先端は黒の領域の場合と同じやり方では補償されない。ビット・マップ像の生成は、この効果を予測していないかもしれないし、補償することもできない。多くのビット・マップ像構成には、正しくプリントすることができない。例えば、“ｂ”９０におけるノッチ９１（第４図に示す）のような、いくつかの黒のセル（ドット）によって囲まれた白のセル（ブランクすなわち空のセル）が含まれている。テンプレート９３及び９５は、こうした場合にまわりの黒の領域を切り詰めることによって、黒の領域の中へのノッチすなわち白い先端を予測される所望の形状に復元するように設計されている。黒い先端５５について上述した方法と同様にして、白い先端を延長すなわち補外することで、所望のアナログ像をより正確に表現することが可能になる。
　上述のテンプレートの突き合わせにより質を高める技法の実現形態は、少なくとも部分的には、その技法を利用する表示装置またはプリント装置によって左右される。出力装置が異なれば、補償の技法も異なることがある。上述のレーザ・プリンタは、各セルが１ビットの（黒／白）パラメータを有する、２レベル２次元ラスタ像出力装置である。固体レーザ１９は、インターフェースＰＣＡ４１が直流コントローラ３９に与える単一の直列データ変調信号（ビデオ）によって駆動される。
　第５図は、本発明に従ってプリント像の質を高めるための、また、第１Ａ図及び第１Ｂ図に示すレーザ・プリンタと共に用いられる実施態様を目的とした、回路コンポーネントの配置を示す、レーザ・ビームプリンタのインターフェースＰＣＡ４１に関するブロック図である。文字発生器４１１は所望の文字あるいは図形を与えるため、直列データ信号を与えてレーザ・ビーム１７を変調する。文字発生器４１１からのデータは直接コントローラＰＣＡ３９のレーザ駆動回路３９１に与えられる。
　レーザ・プリンタのインターフェースＰＣＡ４１は、ＲＯＭ４１５に記憶されたプログラムを実行する１６ビットのマイクロプロセッサから成るＣＰＵ４１３によって制御される。ＲＯＭ４１５はＣＰＵ４１３が実行すべきマイクロプロセッサ・コントローラ・プログラムを記憶していることに加え、ＲＯＭ４１５の主たる目的は、プリンタ文字セットすなわちフォントのドット・パターンすなわちビット・マップ像を記憶することにある。またテンプレート突き合わせ操作が、ソフトウェアまたはファームウェアによって制御されるテーブル・サーチあるいはルックアップ操作として実施される別の実施例において、ＲＯＭ４１５を使ってテンプレート・ビット・パターンを記憶することもできる。フォント・カートリッジ４３５、４３７は、さまざまなオプションのフォントについての追加文字セットのドット・パターン・データをプリンタヘ供給するプラグイン式ＲＯＭカートリッジから構成される。特殊な字体または特注効果のための追加のつまりオプションの突き合わせテンプレートも、オプションのフォント・カートリッジ４３５、４３７を介して、文字発生器４１１及び質向上回路Ｃｅｎｈａｎｃｅｎｅｎｔ　ｃｉｒｃｕｉｔｒｙ　４２１に入力することができる。フォント・カートリッジ・インターフェース４３９はフォント・カートリッジ４３５、４３７のコネクタを主データ・バス４４１にバッファリングする。制御パネル４３３を介して入力されるプリント・データ構成やページ・カウント情報といった基本的なデータを記憶するため、不揮発生ＲＡＭ（ＮＶＲＡＭ）４１７が設けられている。スタティックＲＡＭ（ＳＲＡＭ）４１９はＣＰＵ４１３中のマイクロプロセッサ用にアドレス・スペースを追加する。アドレス・コントローラ４２３はＲＯＭ４１５の４つの独立したセクションに記憶されたデータヘのアクセスをできるようにするアドレス情報を送り出す。アドレス・コントローラ４２３は単一のゲートアレイ回路として実現される。外部デバイス４３１から入力されるプリント情報、フォント情報及びその他の情報を記憶するため、拡張可能なダイナミックＲＡＭ（ＤＲＡＭ）４２５が設けられている。ＣＰＵ４１３中のマイクロプロセッサは、必要に応じて、ＤＲＡＭメモリ・スペースを細区分する。アドレス・コントローラ４２３はまたＤＲＡＭ４２５に記憶されたデータヘのアクセスができるようにするアドレス情報も送り出す。ＤＲＡＭ４２５に対してデータの書込みまたは読取りを行なうべき時には、タイミング・コントローラ４２９が必要なタイミング信号を発生し、またＤＲＡＭ４２５のためのデータ・リフレッシュ信号も発生する。ビット・シフタ４２７は制御パネル４３３または外部デバイス４３１からのコマンドに応答して、プリントされる文字をオフセットしたりまたはオーバーレイするためまたデータを１ビット〜１５ビットシフトさせるのに必要なコマンドを発生する。１／Ｏコントローラ４４３は、パラレル・インターフェース・コネクタ４４５を介して外部デバイス４３１からＣＰＵ４１３へ入力されるデータのタイミングを制御する。１／Ｏコントローラ４４３はまた、インタフェースＰＣＡ４１と直流コントローラＰＣＡ３９との間の通信のタイミングも制御する。文字発生器４１１は、ＣＰＵ４１３からのコマンドに応答してＲＯＭ４１５またはフォント・カートリッジ４３５、４３７に記憶されているビット・マップ像データ直列データ信号の形でレーザ駆動回路３９１に対し連続的に出力されるドット・データに変換する。プリントの質を高める技法を実現できるように、直列データ信号を修正または補償するため、文字発生器４１１とレーザ駆動回路３９１の間にプリントの質を高める質向上回路４２１が挿入される。
　第６図は質向上回路４２１の概念的なブロック図である。例えば、イタリック体の“ｂ”９０のようなビット・マップ像全体についてのデータが直列化され、先入れ先出し（ＦＩＦＯ）バッファ１０１の第１の入力に結合される。ビット・マップ像９０は、ＦＩＦＯバッファ１０１中で部分的に再アセンブルされる。ＦＩＦＯストレージ・セルの固定されたＭＸＮのサブセット１０７はビット・マップ像のブロックを観測するサンプル窓１０９を形成する。直列化されたデータがＦＩＦＯバッファ１０１中をシフトし続けるにつれて、サンプル窓１０９は連続的に中心セル１１１とまわりの隣接セル観測する。
　データの各ビットはサンプル窓１０９中のさまざまな位置を数ステップかかって通った後、サンプル窓１０９の中心セルに達する。この中心ビット１１１はそのまわりビット・パターンと共にサンプル窓１０９によって観測され、突き合わせネットワーク（ｍａｔｃｈｉｎｇ　ｎｅｔｗｏｒｋ）１０３に通される。突き合わせネットワーク０３がテンプレートとの一致を見つけた場合には、その中心ビットは割り当てられた補償サブセルで置換される。一致が見い出されなければ、中心ビットは変更を受けずにそのまま出力１１３に現れる。バッファリングにより、ビットが、ＦＩＦＯバッファ１０１の入力に現れた時点からそれに関連した補償サブセルが出力１１３に現れるまでに、（Ｎ−１）／２ラインと（Ｍ−１）／２ビットの遅延がもたらされる。このビットは、更に（Ｎ−１）／２ラインの間ＦＩＦＯバッファ１０１内にとどまって、そのビットに後続するこれらのライン中の連続する中心ビットに対して隣接セルとして働く。
　小片毎突き合わせ倫理ネットワーク１０３は、プログラマブル倫理アレイ（ＰＬＡ）で実現される。ＰＣＡはＡＮＤマトリクス、ＯＲマトリクス及び複数の数列をなす最小項（ｍｉｎ−ｔｅｒｍ）すなわちノードから成る複数の系列を含み、これら系列の各々は突き合わせテンプレートの異なる１つを表している。各ＡＮＤマトリクス入力はビット・マップ・サンプル窓１０９中のセル状態を表している。各最小項はテンプレート・ビットすなわちセルを表しており、対応するサンプル窓のビットすなわちセルと一致するとアクティブになる（論理ＡＮＤ）。同じ補償サブセルが割り当てられた全テンプレートはまとめてＯＲされる。従ってグループ内のテンプレートの１つが入力ビット・マップ・パターン（サンプル窓１０９のビット・パターン）と一致すると、それに関連する補償サブセルの出力がアクティブになる（論理ＯＲ）。
　サンプル窓１０９のセルの状態に基づいて特定の補償サブセルが選択されるので、補償サブセル選択信号は積和関数になる。特定の補償サブセルが必要になる各場合について、テンプレートはサンプル窓１０９のセル入力に関する積項としてコード化され、新たな独立した最小項になる。特定の補償サブセルに関する選択信号は、その補償サブセルに関連した積の最小項を全て合計することによって形成される。ＡＮＤマトリクスの各ノードは、接続されていることもあるし（指定されたビット・マップ・パターン）、オープンのままになってこともある。各最小項の出力は、ひとつの行（ユニークな補償サブセル解）にしか接続されない。サンプル窓１０９のサイズによって、ＡＮＤマトリクスの寸法が決まる。テンプレートの数によって最小項の数が決まり、用いられる補償サブセルの数によって独立したＯＲ項出力の数が決まる。
　このマトリックス構造によって、テンプレートの設計は簡単になるだけではなく大幅な融通性が得られる。例外的な事例を扱うには、サンプル窓１０９内の全てのビット・セルに依存した極めて複雑なテンプレートが必要となるかもしれない。ＰＬＡは高速並列インデクス突き合わせテーブルと同様の機能を果たす。サンプリング窓１０９中のビット・マップ・パターンはＰＬＡ中を伝わっていく１組の複合した入力信号である。そのデータ経路従って倫理機能は、突き合わせネットワーク１０３中のノードの接続によって決まる。
　突き合わせネットワーク１０３では、もとのビップ・マップ像でのゆがみを減少させるためにサンプル窓１０９の中心セル１１１が補正を必要とするかどうかの判定を行なう。従って、サンプル窓１０９の中心セル１１１は被試験セルであり、サンプル窓１０９中の近隣セルによって形成されるパターンの環境下で検査される。突き合わせネットワーク１０３は、もしあるとすれば、どんな補償サブセルが必要かを示す出力信号を送り出す。データがＦＩＦＯバッファ１０１を通ってシフトするにつれて、サンプル窓１０９を介して、順次からは中心セル１１１とそのまわりのビット・マップ・パターンが次々に連続して観測され、これにより小片単位の突き合わせネットワーク１０３内で、各セルが個々にテストされていく。独立した離散的セル補償信号が累積９２していく結果、一連の結合された補償サブセルが不連続なビット・マップ像の輪郭を平滑化し、もとの連続したアナログ形状にさらに近くなるようにする。トナー及び融着プロセスの物理的特性のため、最終的に得られる質の向上したプリント像はもとのアナログ像に極めて近似したものになる。
　補償サブセル発生器１０５は、突き合わせネットワーク１０３の出力信号に応答して、突き合わせネットワーク１０３が選択した特定の補償サブセルに関連する補償信号を送り出す。補償の必要がなければ、補償サブセル発生器１０５が、無修正状態の中心セル１１１をそのデータ出力１１３に送る。
　望ましい実施例では、８つの異なる補償サブセルが用いられる。第７図中で１２１〜１３５によって表わされた補償サブセルは、無修正のビットマップセルのパラメータに通常許されるところの増加していく離散値の範囲内にある値のパラメータを有している。例えば、標準的な無修正のドットをプリントするには、例えば５３０マイクロ秒といっプリントするには、例えば５３０マイクロ秒といった特定の時間期間の間、固体レーザ１９をオンにしておくが、１２１で表わした補償サブセルをプリントするには、この時間期間の最初の１／３だけ固体レーザ１９をオンにし、この時間期間の残りについてはオフにすることにより、無修正のドットの約１／３のサイズのドットを得る。セル・サイズを縮小することは、通常は、ビット・マップの解像度９５を高くすることによって可能となり、その表示には解像度の高い出力メカニズムが必要になる。固体レーザ１９の制御信号の変調によって、セル・サイズの縮小ができるようになり、これによって小さいサイズを持ち、また所定の形状を得るためにビット・マップ・セルの選択された部分が充填された補償サブセルが得られる。補償サブセルを用いることにより、そのすぐそばの領域におけるビット・マップの解像度が実効的に高められる。補償サブセル発生器１０５は、固体レーザ１９に対し、第７図に示す補償サブセルのプリントに必要なパルス変調信号を与える。１２１〜１２７で表わされている補償サブセルは、上述の標準的なドット時間期間よりも短い期間、固体レーザ１９をオンにすることによって作られる。これら補償サブセル１２７〜１３５で表された補償サブセルは、レーザ・ビーム１７の走査の次元に垂直な次元で、トナー濃度の中心線を実効的にシフトさせるさらに複雑なレーザ変調信号によって作られる。こちらの方の補償サブセルは、レーザ・ビームの走査次元に垂直な次元での補償を行う。レーザ・ビーム・プリンタで他の水平方向及び垂直方向の補償技法を持ちいることにより、第７図に示すものと比べて更に小さいまたは異なるサイズのドットをもたらす水平方向及び垂直方向の補償サブセルも可能である。別の像出力装置で同じ目的を達成するために異なる技法を用いてもよい。
　ここに記載した望ましい実施例では、ＦＩＦＯバッファ１０１、突き合わせネットワーク１０３及び補償サブセル発生器１０５は、ハードウェアとハード布線論理回路で実現する。そうするかわりとして、ＲＡＭまたはＲＯＭに記憶されたテンプレート・セットとそれに関連する補償サブセル・セットを有するソフトウエアまたはファームウエアによって、質向上回路４２１を実現することもできる。フォント・スケーリング・ソフトウエア・プログラムを用いてプリント像の物理的サイズを拡大すると、ビット・マップ像の実効解像度が低下し、その結果、デジタル化エラーの影響が大きくなる。ここでこれらのエラーを補償するために突き合わせテンプレートにスケーリングヲ施し、スケーリング・ファクタが１よりも大きなところでのプリントの質を向上することもできる。
　ここで、第８図、第９図、第１１図及び第１１図を参照すると、質向上回路４２１は５つの回路ブロックに分かれる。ＦＩＦＯバッファ１０１には第９図に示すＲＡＭバッファ１２０と、第１０図に示すシフト・マトリクス１４０が設けられている。第１１図にはＰＬＡ１６１，１６２で実現された小片毎の付き合わせネットワーク１０３と補償サブセル発生器１８０が示されている。また、第９図には周期及びシステム・タイミング回路１２２も示されている。第８図は、第９図、第１０図、及び、第１１図に示す質向上回路４２１の制御に利用されるタイミング信号及び同期信号のうちの選択されたものを示したタイミング図である。
　質向上回路４２１は文字発生器４１１とレーザ駆動回路３９１（第５図）の間に挿入された後処理回路ブロックである。質向上回路４２１は、あるページにプリントすべきドットを表す直列ビット・データ・ストリームＶＤＯをターミナル・ブロック１２１のピン２で受信し、また同期信号ＢＤをターミナル・ブロック１２１のピン１で受信する。同期信号ＢＤはそのページにおける文字発生器４１１からの水平線に対応する、感光性ドラム上での各水平走査線の開始を指示するものである。質向上回路４２１は直列ビットデータ・ストリーム信号をレーザ駆動回路３９１に対し、ターミナル・ブロック１２１のピン４に出力する。質向上回路Ｄ４２１は、文字発生回路４１１からクロック信号を受け取るが、望ましい実施例では、そのタイミング・クロックは水晶発振器１２３及びラッチ１２５によって発生する。さらに、質向上回路４２１の機能をイネーブル／ディスエーブルするのに用いられる信号ＥＮがターミナル・ブロック１２１のピン３に入力される。ＲＡＭバッファ・ブロック１２０には４つのカウンタ１２２、１２４、１２６及び１２８、ＲＡＭ１３０及び８桁Ｄフリップ・フロップ１３２から構成される。ＲＡＭバッファ・ブロック１２０は、１つのページ上の連続するドット・ラインを表わすデータを記憶することによって、ＦＩＦＯバッファ１０１の第１の内部機能を実現する。４つのカウンタ１２２、１２４、１２６及び１２８はＲＡＭ１３０のためのアドレス・カウンタを形成する。ＢＤの立下がりは新しいラインの開始を示しており、従ってその時点でＲＡＭ用のアドレス・カウンタ１２２、１２４、１２６、１２８はＢＤ信号の立下がりで生起する。タイミングＰＬＡ１２７からの同期ビーム検出信号によってリセットされる。１つのＰ２７入力ドットすなわちセルのデータ・ビットはＲＡＭ１３０中では１ビットを占めるので、ＲＡＭアドレスはドット時間期間毎に１回インクリメントする。システム・クロックは、入力ビット・マップ・データ転送速度の８倍にあたるカウンタ１２２、１２４、１２６及び１２８を実現する。カウンタ１２２の下位３ビットはアドレスには用いられず、後述のような他のシステムのタイミング機能に用いられる。ＲＡＭアドレスがインクリメントすると、新しいビット・マップ・データ・ビットがメモリに記憶される。第８図のシステム・タイミング図を参照すると、ＲＡＭ１３０のアドレスは状態７−０の遷移時点（クロック信号１０２の立下がり）にインクリメントする。ＲＡＭ書込みイネーブル信号１０４（ＷＥ）が高レベルであるので、ＲＡＭ１３０はデータの読み出しを行なう。８桁Ｄフリップ・フロップ１３２の入力にはこのデータ及びライン１２９上の次のもの（ＶＤＯからの新しいドット・データ・ビット）が順次セットアップされる。状態２から３への遷移時には、シフト・マトリクス・ラッチ信号１０６（ＳＭＬＡＴ）が立ち上がり、８桁Ｄフリップ・フロップは、ライン１２９上の新しいデータ・ビットとＲＡＭ１３０のデータを記憶する。状態４、５の及び６の間・ＷＥ１０４は低いままであり、フリップ・フロップ１３２はそこに記憶しているデータをラインＤ０〜Ｄ７に出力し、このデータは状態６から７の遷移時にＲＡＭ１３０に書き込まれる。第９図から分るように、新しいビット・マップデータのビットはフリップ・フロップ１３２の位置Ｄ０に記憶されるが、以前のＤ０、Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、及びＤ６の値はそれぞれＤ１・Ｄ２・Ｄ３、Ｄ４、Ｄ５、Ｄ６、及びＤ７に記憶され、以前のＤ７の値は廃棄される。このプロセスは、各アドレスのインクリメント毎に繰り返されるので、ＶＤＯから送られてくる現在のライン（行）のビット・マップ・データはＲＡＭ１３０のＤ０ビット中にバッファされ、一方以前のＤ０ビット中の行はＤ１ビットに記憶され、Ｄ１ビット中の秒はＤ２ビットに移行し、…といった形をとることがわかる。こうして、１つのページの連続するラインを記憶する際、ビット・マップ・データの以前の７本のライン（行）がＤ１〜Ｄ７のビットに保持される。ＲＡＭ１３０の所与のＲＡＭ１３０のアドレスについて、記憶される８つのビット（ビット・マップ・データ）は全て１つのページの同じカラムに納まる。ＲＡＭアドレスはＢＤの立下がりでリセットされ、各ドット時間期間毎に１回インクリメントする。データ・ビットは同様にして文字発生器から送り出される。つまり各ドット時間期間毎に１回、ＢＤの立下がりの後、所定の時間をおいて開始される。従って、ＲＡＭアドレスはドット・カラム・アドレスであり、あるライン上の１２番目のドットは他の任意のライン上の１２番目のドットと同じカラム・アドレスを有する。
　シフト・マトリクス・ブロック１４０はシフトレジスタ１４１〜１４９から構成される。シフト・マトリクス・ブロック１４０の機能は、突き合わせネットワークＰＬＡ１６１、１６２がサンプル窓１０９（第６図）内の全てのデータ・ビットを並列信号ライン上で同時に利用できるようにすることである。望ましい実施例では、サンプル窓は４９個のセルすなわちデータ・ビットから構成され、第６図に示すような形状をしている。中心セル１１１が、修正のため検査させるビットであり、残りの４８個の周囲ビットはテンプレートとの突き合わせが行なわれるビット・パターンを形成している。サンプル窓１０９は、７本の連続したラインから、ビットの１１本までの連続したカラムを含んでいる。ＲＡＭバッファ・ブロック１２０は、各ＲＡＭアドレスのインクリメントの後、７本の連続したラインから１カラム分のビットしか、ラインＤ１〜Ｄ７上に出力しない。従って、シフト・マトリクス・ブロック１４０は、１１本の連続したＲＡＭバッファ・カラム出力からのビットを記憶し、また同時に出力しなければならない。状態７から０への遷移の際、ＲＡＭアドレス・カウンタがインクリメントし、ＲＡＭ１３０によってラインＤｌ〜Ｄ７上に出力されるビットは、７本の連続したライン（行）上のビット（ビット・マップ・データ）である。Ｄ１〜Ｄ７はＤ７ビット・シフト・レジスタ１４１〜１４７へ入力される。Ｄ３、Ｄ４及び１１４Ｄ５は、それぞれシフト・レジスタ１４８及び１４９に結合されたシフト・レジスタ１４３、１４４及び１４５にそれぞれ、付加的に３ビットの拡張が行なわれている。シフト・レジスタ１４１〜１４９は７つの入力ビットをシフト・レジスタ１４１〜１４９にシフトするＦＭＬＡＰ１０６によって、状態２から３への遷移の際、同時にクロックされる。各ドット時間時期毎に起る後続するアドレスのインクメント及びレジスタのシフトにより、シフト・レジスタの並列出力上に、その直列入力に対応する中の連続したビットが現れる。シフト・マトリクスの出力（シフト・レジスタの並列出力）上に、７本の連続したラインからの連続したカラムのビットが現れるが、突き合わせネットワーク１０３中で検査されるサンプル窓１０９のビットは並列シフト・マトリクス出力のサブセットである。
　シフト・マトリクス・ブロック１４０によって出力されるビットのサンプル窓１０９は、ページを横切って下方へ走査し、またそのページの各ビットは１つのドット期間にわたりサンプリング・マトリクスの中心にあり、起り得る修正に備えて検査を受ける。
　突き合わせネットワーク・ブロック１６０はＰＬＡネットワーク１６１と１６２から構成されており、ビット・パターンをテンプレートと突き合わせる機能を実行し、一致を検出すると、適切な補償サブセルを発生するための信号を与える。
　望ましい実施例では、１つのビットについて可能性のある出力修正（補償サブセル）は８つあり、これら修正のそれぞれは周囲のビット状態に関する組合わせパターンつまりは認識パータンの対応するセットを有している。ＰＬＡ１６１及び１６２は中心ビット（第６図に示す中心セル１１１）とシフト・マトリクス・ブロック１４０からのその周囲ビットを受信する。各認識パターンすなわちテンプレートは、ＰＬＡ１６１、１６２の一方における積項によって検出され、特突の出力ビット修正（関連する補償サブセル）に対応する積項のセットがＯＲされる。従って、シフト・マトリクス１４０によって出力されるサンプル窓のビット・パターンとテンプレートが一致する度に、ＰＬＡ１６１、１６２の一方の中の積項がアクティブになり、対応するＯＲ出力が項となって８通りのビット修正のうちどれを実行すべきかが指示される。
　認識パターンを検出するために望ましい実施例で使用されているＰＬＡ１６１，１６２には、埋め合わせを必要とするようないくつかの物理的制限を有している。各デバイスヘの最大許容入力数は３６であり、ビット修正の選択のためまとめてＯＲすることができる積項（従って認識パターン）の最大数は８である。しかしながら、認識パターンの全てを検出するには４９個のビットを検査しなければならず、起こり得るビット修正の選択のためまとめてＯＲする必要のある積項の数は２４を越えることがあるかもしれない。この入力数の制限を克服するため、４９のビット・サンプル窓１０９を、協同して全ての認識パターンすなわちテンプレートを検出することのできる２つのより小さな窓に分割することができる。各ＰＬＡ１６１，１６２の入力ピンのうちの２４本は、実際には入力／出力マクロ・セル・ピンである。従って、各修正の事例についてマイクロセルがセット積項の合計（ＯＲ）をラッチしている間に、サンプル窓の入力を与える必要があり、次にマイクロセルが結果を出力している間は、サンプル窓の入力（シフト・マトリクス・ブロック１４０の出力）をディスエーブルしなければならない。各マクロセルの出力は８つの積項をＯＲできるだけなので、出力修正の事例を検出するのに充分なだけの積項（テンプレート）を合計する必要がある。
　状態１、２及び３の間、シフト・マトリクス出力のイネーブル信号１０８（ＳＭＯＥ）は低レベルであり、シフト・レジスタ１４１〜１４９からのシフト・マトリクス・ブロック１４０の出力をイネーブルする。ＰＬＡ１６１、１６２の積項は、８個以下の要請のサブセットに分けてＯＲされる認識パターンを検出する。これらのサブセットは、認識ラッチ信号１１２（ＲＥＣＬＡＴ）が立ち上がる状態２から３への遷移時に、マイクロセルによってラッチされる。状態４、５、６及び７の間、ＳＭＯＥ１０８は高レベルであってシフト・マトリクス・ブロック１４０の出力がデイスエーブルされ、認識出カイネーブル信号１１０（ＲＥＣＯＥ）は低レベルであり、これにより、サブセットのマイクロセル出力がイネーブルされる。これらイネーブルされたマイクロセルの出力は、ここで、入力として動作するＰＬＡにフィードバックされる。ビット出力の修正の事例を検出する認識パターンの８つの完全なセットをチェックするため、サブセット・マイクロセルがＯＲされる。認識パターンが検出された場合、ＲＥＣＬＡＴ１１２が、状態５から６への遷移時に、もう１度立ち上がる際、対応するビット修正の事例がアクティブになる。ラインＬ２０、Ｒ２０、Ｌ８０、Ｒ８０、Ｖ２０、Ｖ４０、Ｖ６０、Ｖ８０上の８通りの可能なビット修正の事例は、第７図に示す１２１〜１３５によって表わされた補償サブセルに対応する。補償サブセル発生器ブロックには、８桁Ｄフリップフロップ回路１８１、ＰＬＡ１８３、排他的ＯＲ回路１８５及び１８７、及びＤ型フリップフロップ１８９及び１９１が設けられる。補償サブセル発生器は、レーザ駆動回路３９１に対し修正ビット・マップ・データを与える。サンプル窓１０９の中心ビット１１１及びその周囲のビットが認識パターンすなわちテンプレートに一致すると、ラインＬ２０〜Ｖ８０の対応するビット修正事例の出力がアクティブになり、補償サブセル発生器は突き合わせネットワークによって選択される特定の補正サブセルに対応した、所定の１６ビット・パルス・パターンを出力する。一致の検出されない場合には、ラインＬ２０〜Ｖ８０は全て非アクティブとなり、中心ビット１１１は、修正を受けないで、ライン１８２によって、出カライン１８８及び１９０に結合され、レーザは全ドット時間期間にわたってオンまたはオフになる。
　ＰＬＡ１８１は、８桁フリップ・フロップとして、全ドット時間期間にわたってラインＬ２０〜Ｖ８０へのビット修正事例の出力を保持するようにプログラムされる。ＰＬＡ１８１は、状態７から０への遷移の際、ラインＬ２０〜Ｖ８０を保持するが、認識ＰＬＡ１６１、１６２の出力はまだアクティブである。
　フリップ・フロップ回路１２５は、５０％のデューティ・サイクルを有する。真及び否定の（２相）クロック信号であるＣＬＫ及び／ＣＬＫを出力する。このクロック信号は、ビット・マップ・データ信号ＶＤＯのレートの８倍である。ＣＬＫと／ＣＬＫの両方の立上がりを利用して、回路の出力状態を変化させると、ドット時間期間当り１６の個別の時間期間が得られる。ライン１８８及び１９０での出力信号はレーザに対するデューティ・サイクル変調信号を構成し、１６ビットの出力シーケンスにおいて、各ビットは、ＰＬＡ１８３中で実現される論理式によって制御される（高または低）。ＰＬＡ１８３は、Ｌ２０〜Ｖ８０の状態によって選択された出力パルス・パターンに関するビットを出力する。１６ビット・パターンは連続するビット（夫々ＶＤＯＡ、ＶＤＯＢ）の対が８個連続したものとして出力される。すなわち、ＶＤＯＡとＶＤＯＢは同時に出力されるがＶＤＯＢはＶＤＯＡの次に続くビットの値である。カウンタ１２２によって出力される３つの下位ビット１１４（ａ０）、１１６（ａｌ）及び１１８（ａ２）の状態によって、どのビット対を出力すべきかが指示される。ＰＬＡ１８３はビット・マップ・データ・レートの８倍の速度でＶＤＯＡ及びＶＤＯＢを同時に出力する。排他的ＯＲゲート１８５、１８７及びフリップ・フロップ１８９・１９１から構成される回路の残りの部分によって、これらの出力はビット・マップ・データ・レートの１６倍の速度で定まる所要の出力シーケンスに変換される。
　クロック１０２の立上がりの後、Ｄ型フリップ・フロップ１８９の入力にデータがセットアップされる。このデータは、フリップ・フロップ１９１のライン１９０上の出力であるＥＶＤＯＢ信号と共に排他的ＯＲされたＰＬＡ１８３の出力であるＶＤＯＡＣ（／ＣＬＫの立上がりに出力されるべき次のビット）である。この排他的ＯＲ演算は、グレイ・コード生成のためのデータ・コード化である。／ＣＬＫの立上がりにおいて、ライン１９８上のフリップ・フロップ出力であるこのデータ、ＥＶＤＯＡ信号、がラッチされる。ＥＶＤＯＡ信号及びＥＶＤＯＢ信号は、ＰＬＡ１２７中で排他的ＯＲされ（グレイ・コード化）、ターミナル・ブロック１２１のピン４に次のビットの出力信号Ｖｏｕｔを与える。フリップ・フロップ１９１及びライン１９０のＥＶＤＯＢ信号は、ＥＶＤＯＢがＣＬＫ１０２の立上がりにラッチされる点を除けば同様に機能し、後続のビット出力を生じさせる。出力ビットのグレイ・コード化によって、同じ状態の２つの連続したビット間で出力にグリッチが生じないように保証される。ＰＬＡ１２７は、システムのタイミング図に示し、また上で説明したタイミング信号を発生する。同期及びシステム・タイミング回路ブロックである。３つの低位ビットａ０、ａ１、ａ２、すなわち１１４、１１６、１１８は、それぞれシステムのタイミング状態を定義する。同期及びシステム・タイミング回路ブロック１２７のその他の機能には、入力直列データ信号ＶＤＯを同期させて、文字発生器のクロックと質向上回路のクロック（水晶発振器　１２３）との位相差を補償することが含まれる。ターミナルボート１２１のピン３におけるＥＮ入力が高レベルの場合、ピン４のＶｏｕｔは上述のようにＥＶＤＯＢと排他的ＯＲされるＥＶＤＯＡと等しい。ＥＮが低レベルの場合には、質向上機能がディスエーブルされ、ＶｏｕｔはＶＤＯに等しくなる。
　特に、望ましい実施例に関連して本発明を図示し、説明してきたが、当該技術の熟練者には明らかなように、本発明の精神及び範囲を逸脱することなく、その形態及び細部について、既述の及びそれ以外の変更を加えることができる。
〔発明の効果〕
　以上詳細に説明したように、本発明により表示等の品質を簡単かつ大幅に向上することができる。
【図面の簡単な説明】
　第１Ａ図は典型的な電子写真式プリンタの主要部のブロック図、
　第１Ｂ図は第１Ａ図に示す電子写真式プリンタ中で用いられる固体レーザ及びその周辺を説明する図、
　第１Ｃ図は第１Ａ図に示す電子写真式プリンタ中で用いられる感光性ドラム上への書き込みプロセスを説明する図、
　第２図ないし第４図は本発明の実施例におけるテンプレートおよびその使用を説明する図、
　第５図は本発明の実施例のブロック図、
　第６Ａ図および第６Ｂ図は本発明の実施例中の主要部を説明するブロック図、
　第７図は補償サブセルを説明する図、
　第８図は本発明の実施例中の主要信号のタイミング図、
　第９Ａ図ないし第９Ｃ図、第１０Ａ図及び第１０Ｂ図、及び、第１１Ａ図及び第１１Ｂ図は本発明の実施例の主要部の回路図である。
　　　　１１：感光性ドラム
　　　　１２：クリーニング・ブレード
　　　　１３：表面
　　　　１４：消去用ランプ
　　　　１６：電荷コロナ発生器
　　　　１７：レーザ・ビーム
　　　　１８：トナー粒子
　　　　１９：固体レーザ
　　　　２０：回転シリンダ
　　　　２１：コリメータ・レンズ
　　　　２２：プリント紙
　　　　２３：走査ミラー
　　　　２４：転写ステーション
　　　　２５：円柱レンズ
　　　　２６：融着ステーション
　　　　２７：スキュナ用モータ
　　　　２８：コロナ・アセンブリ
　　　　３１：収束レンズ
　　　　３２：静電荷除去器
　　　　３３：ミラー
　　　　３４：加熱ローラ
　　　　３５：ビーム検出ミラー
　　　　３６：ランプ
　　　　３７：光ファイバ
　　　　３９：直流コントローラ
　　　　４１：インターフェースＰＣＡ
　　　　１０１：ＦＩＦＯバッファ
　　　　１０３：突き合わせネットワーク
　　　　１０５：補償サブセル発生器
　　　　１０９：サンプル窓
　　　　１１１：中心セル
　　　　１２１，１２３，１２５，１２７，１２９，１３１，１３３，１３５：補償サブセル
　　　　３９１：レーザ駆動回路
　　　　４１１：文字発生器
　　　　４１３：ＣＰＵ
　　　　４１５：ＲＯＭ
　　　　４１７：ＮＶＲＡＭ
　　　　４１９：ＳＲＡＭ
　　　　４２１：質向上回路
　　　　４２３：アドレス・コントローラ
　　　　４２５：ＤＲＡＭ
　　　　４２７：ビット・シフタ
　　　　４２９：タイミング・コントローラ
　　　　４３１：外部デバイス
　　　　４３３：プリンタ制御パネル
　　　　４３５，４３７：フォント・カートリッジ
　　　　４３９：フォント・カートリッジ・インターフェース
　　　　４４１：文字発生器
　　　　４４３：Ｉ／Ｏコントローラ
　　　　４４５：パラレル・インターフェース