(57)【要約】  電子デバイスは、第１アクティブマトリクスピクセルアレイデバイス（５２）と、第２ピクセルアレイデバイス（５４）とを有する。前記第１及び第２ピクセルアレイは、別体の基板（５６，５８）上に設けられ、前記第１アクティブマトリクスアレイデバイス（５２）の一部（６２）のアドレス指定又は処理回路は、前記第２ピクセルアレイの基板（５８）上に設けられる。本発明は、２つのアレイデバイス（５２，５４）をもつデバイスにおける２つの基板（５６，５８）間の制御回路の配分を提供する。こうすることは、行及び列駆動回路の欠陥に関連するコストの最小化を可能にすることができる。
2008500594.tif 000002
【特許請求の範囲】
【請求項１】
ピクセルの行及び列の第１ピクセルアレイと、該ピクセルの行及び／又は列に関連付けられた信号を供給及び／又は処理するための回路とを有する第１アレイデバイスと、
第２ピクセルアレイを有する第２アレイデバイスと
を有し、前記第１及び第２ピクセルアレイが別体の基板上に設けられ、前記第１アレイデバイスの一部の回路が前記第２ピクセルアレイの基板上に設けられ、前記第１及び第２ピクセルアレイが独立して制御される、電子デバイス。
【請求項２】
前記第１アレイデバイスがアクティブマトリクスアレイデバイスを有する、請求項１に記載の電子デバイス。
【請求項３】
前記第１アレイデバイスがアクティブマトリクスディスプレイを有する、請求項２に記載の電子デバイス。
【請求項４】
前記第１アレイデバイスが液晶ディスプレイを有する、請求項３に記載の電子デバイス。
【請求項５】
前記第２アレイデバイスがアクティブマトリクスディスプレイを有する、請求項１乃至４の何れか一項に記載の電子デバイス。
【請求項６】
前記第２アレイデバイスが画像センサデバイスを有する、請求項１乃至４の何れか一項に記載の電子デバイス。
【請求項７】
前記第２アレイデバイスがタッチセンサデバイスを有する、請求項１乃至４の何れか一項に記載の電子デバイス。
【請求項８】
前記第１アレイデバイスの前記一部の回路が、デジタルアナログコンバータ回路を有する、請求項１乃至７の何れか一項に記載の電子デバイス。
【請求項９】
前記第１アレイデバイスの前記一部の回路が、チャージポンプ回路を有する、請求項１乃至８の何れか一項に記載の電子デバイス。  
【請求項１０】
前記第１アレイデバイスの前記一部の回路が、制御又はタイミング回路を有する、請求項１乃至９の何れか一項に記載の電子デバイス。  
【請求項１１】
前記第１アレイデバイスの前記一部の回路が、メモリ回路素子を有する、請求項１乃至１０の何れか一項に記載の電子デバイス。    
【請求項１２】
前記第１及び第２ピクセルアレイの一方又は両方が、低温ポリシリコンプロセスを用いて形成される、請求項１乃至１１の何れか一項に記載の電子デバイス。
【請求項１３】
前記第１ピクセルアレイがアモルファスシリコンプロセスを用いて形成され、前記第２ピクセルアレイが低温ポリシリコンプロセスを用いて形成される、請求項１２に記載の電子デバイス。
【請求項１４】
第１基板上に設けられた第１ピクセルアレイデバイスを駆動する方法であって、
前記第１ピクセルアレイデバイスのピクセルの制御信号を生成するステップと、
第２ピクセルアレイデバイスを担持する基板上に設けられた回路を用いて、前記制御信号を処理するステップと、
処理された前記制御信号を前記第１アレイデバイスの基板に供給するステップと、
前記処理された制御信号を用いて、前記第２ピクセルアレイデバイスの制御と独立して、前記第１ピクセルアレイデバイスの前記ピクセルを制御するステップと
を有する方法。
【請求項１５】
前記第１ピクセルアレイデバイスがアクティブマトリクスディスプレイを有する、請求項１４に記載の方法。
【請求項１６】
前記制御信号を処理するステップが、デジタルアナログ変換を実施するステップを有する、請求項１５に記載の方法。
【請求項１７】
前記制御信号を処理するステップが、チャージポンプ回路を用いるステップを有する、請求項１５又は１６に記載の方法。
【請求項１８】
前記制御信号を処理するステップが、制御又はタイミング回路を用いるステップを有する、請求項１５乃至１７の何れか一項に記載の方法。
【請求項１９】
前記制御信号を処理するステップが、メモリ回路素子を用いるステップを有する、請求項１５乃至１８の何れか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のアレイデバイス、例えばマルチプルアクティブマトリクスディスプレイを持つ電子デバイスに関する。
【背景技術】
【０００２】
アクティブマトリクス液晶ディスプレイ（ＡＭＬＣＤ）は、アレイデバイスのよく知られた一例である。このようなディスプレイでは、アクティブプレート及びパッシブプレートが、液晶を間に挟んでいる。アクティブプレートは、電界を液晶に印加するための多くの電極を含み、該電極は、通常アレイ状に配置される。行及び列の電極は、ピクセル電極の行及び列に沿って延在し、各ピクセル電極を駆動する薄膜トランジスタを駆動する。
【０００３】
行及び列電極は、対応するピクセル電極に格納された電荷を制御する薄膜トランジスタを制御するために駆動される。各ピクセルは、典型的にピクセルの電荷を維持するためのコンデンサを含む。
【０００４】
１つの難点は、入ってくる信号を復号化すると共に行及び列電極を駆動するために必要な回路を設けることにある。一般にこのような駆動回路は、ピクセルアレイの外側に専用の集積回路の形態で配置されている。
【０００５】
ＡＭＬＣＤ（又は他のアクティブマトリクスディスプレイデバイス）のガラス上に駆動ＩＣのいくつかの機能を集積化するために、低温ポリシリコン（ＬＴＰＳ）を使用することが、現在非常に関心を持たれている。集積化は、ＩＣのコストのいくらかの節約を促進し、ディスプレイをよりコンパクトに、より信頼できるようにすることができ、組み立てを単純化することもできる。例えば、集積化することが望ましい機能の１つは、デジタルの入力データを、ＬＣピクセルの透過を固定するために使用されるアナログ電圧に、変換するために使用されるデジタルアナログコンバータ（ＤＡＣ）である。
【０００６】
しかしながら、集積回路の複雑さが増大するにつれて、完全なアレイデバイスの歩留まりは低下し、回路のある部分の欠陥は、全体のデバイスの基板が捨てられることを必要とするので、結果として製造コストが増大する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明によると、
ピクセルの行及び列の第1ピクセルアレイ、並びにピクセルの行及び／又は列に関連付けられた信号を供給及び／又は処理するための回路を有する第1アレイデバイスと、
第２ピクセルアレイを有する第２アレイデバイスとを有し、
第１及び第２ピクセルアレイは、別体の基板上に設けられ、第１アレイデバイスの一部の回路は、第２ピクセルアレイの基板上に設けられ、第１及び第２ピクセルアレイは独立して制御される、電子デバイスが設けられる。
【課題を解決するための手段】
【０００８】
本発明は、２つのアレイデバイスを有するデバイスにおいて、２つの基板間の制御／処理回路の配分を提供する。このようにすることは、回路の欠陥に関連するコストの最小化を可能にすることができる。これらのコストは、生産能力の効率の悪い利用及び材料の無駄を通じて上昇し得る。第１アレイデバイスは、好ましくはアクティブマトリクスアレイデバイスである。
【０００９】
２つのアレイデバイスは、独立して制御される。これは、２つのデバイスの出力が独立して選択されうるということを意味する。例えば２つのディスプレイは、独立して制御される出力画像を供給されうる。代替として、前記デバイスは、異なるタイプのデバイスであり得るので、その結果２つのデバイスの制御は、完全に異なる制御信号による。各々の場合に、一方のピクセルアレイの信号を供給及び／又は処理する回路の部分を、他方のピクセルアレイの基板上に設けることは、どちらのアレイデバイスの機能性も妥協するわけではない。両方のデバイスが出力デバイスであり得、又は一方が出力デバイスであり、他方が入力デバイスであり得る。
【００１０】
好ましくは、第２アレイデバイスは、第１のものよりも低いコストになる。例えば低解像度又はカラーの代わりに白黒になり得る。該第２アレイデバイスは、第１アレイデバイスよりも、（その代わりに）小さくなることもあり得る。
【００１１】
第１アレイデバイスは、好ましくはアクティブマトリクスディスプレイ、例えば液晶ディスプレイを有する。第２アレイデバイスは、ディスプレイ、指紋センサのような画像センサデバイス又はタッチセンサデバイスを有し得る。
【００１２】
第１アレイデバイスの回路の一部は、デジタルアナログコンバータ回路、チャージポンプ回路、制御若しくはタイミング回路、及び／又はメモリ回路素子を有し得る。他方の基板に設けられた第１アレイデバイスの回路は、好ましくは、第１基板への必要とされる相互接続の数が増加する必要がないように選択される。例えば、ラッチ回路又はマルチプレクス回路は、第１アレイデバイスの基板上に残ったままであり得る。
【００１３】
第１及び第２ピクセルアレイの一方又は両方は、ＩＣ機能の集積化に適した低温ポリシリコンプロセスを用いて形成され得る。一例では、第１ピクセルアレイは、アモルファスシリコンプロセスを用いて形成され（これは集積回路コンポーネントの形成にあまり適していない）、第２ピクセルアレイは、低温ポリシリコンプロセスを用いて形成される。このように、改善されたＴＦＴ特性を持つ技術がより複雑な回路を担持する基板のために使用される。該技術は、より低い性能要件のアレイデバイスを担持する基板に使用されてもよい。より一般的には、２つのアレイが異なるプロセスパラメータ又は技術を持つように形成され得る。
【００１４】
本発明は、第１ピクセルアレイデバイスを駆動する方法も提供し、該第１ピクセルアレイデバイスは、第１基板に設けられ、前記方法は、
第１ピクセルアレイデバイスのピクセルのための制御信号を生成するステップと、
第２ピクセルアレイデバイスを担持する基板上に設けられた回路を用いて、前記制御信号を処理するステップと、
処理された制御信号を第１アレイデバイスの基板に供給するステップと、
第２ピクセルアレイデバイスの制御と独立して、処理された制御信号を用いて、第１ピクセルアレイデバイスのピクセルを制御するステップとを有する。
【００１５】
本発明をより理解するために、添付の図を参照して純粋に例によって、実施例が説明されるだろう。
【００１６】
どの図も一定の縮尺ではないことは、留意されるべきである。対応するコンポーネントは、異なる図において通常同じ参照符号で与えられる。
【発明を実施するための最良の形態】
【００１７】
図１は、アクティブマトリクス液晶ディスプレイの従来のピクセルコンフィギュレーションを示す。ディスプレイは、行及び列のピクセルのアレイとして構成される。ピクセルの各行は、共通の行コンダクタ１０を共用し、ピクセルの各列は、共通の列コンダクタ１２を共用する。各ピクセルは、列コンダクタ１２と共通電極１８との間に直列に配置された薄膜トランジスタ１４及び液晶セル１６を有する。トランジスタ１４は、行コンダクタ１０に供給された信号によりオン及びオフに切り替えられる。したがって、行コンダクタ１０は、関連する行ピクセルの各トランジスタ１４のゲート１４ａに接続される。各ピクセルは、付加的に、一方の端部２２で次の行電極、前の行電極、又は別体のコンデンサ電極に接続されたストレージコンデンサ２０を有する。このコンデンサ２０は、トランジスタ１４がターンオフした後でも、信号が液晶セル１６間で維持されるように、駆動電圧を記憶する。
【００１８】
液晶セル１６を必要とされるグレイレベルを得るための所望の電圧に駆動するために、適切なアナログ信号が、行コンダクタ１０における行アドレスパルスと同期して、列コンダクタ１２に供給される。この行アドレスパルスは、薄膜トランジスタ１４をターンオンし、これにより列コンダクタ１２が液晶セル１６を所望の電圧までチャージさせると共に、ストレージコンデンサ２０も同じ電圧までチャージさせることを可能にする。行アドレスパルスの終わりでは、トランジスタ１４はターンオフされ、他の行がアドレス指定されているとき、ストレージコンデンサ２０は、セル１６間の電圧を維持する。ストレージコンデンサ２０は、液晶リークの影響を軽減し、液晶セルコンデンサの電圧依存性により生じる、ピクセル容量のパーセンテージ変化を低減させる。
【００１９】
全ての行が、１フレーム期間においてアドレス指定され、後続のフレーム期間においてリフレッシュされるように、行は、順次にアドレス指定される。
【００２０】
図２において示されるように、行アドレス信号は行駆動回路３０によって供給され、ピクセル駆動信号は列アドレス回路３２によって、ディスプレイピクセルのアレイ３４に供給される。列アドレス回路は、デジタル制御信号（例えば６ビット制御信号）をＤＡＣに関連付けられた列コンダクタ１２を駆動するために適切なアナログレベルに変換するための、デジタルアナログコンバータ（ＤＡＣ）を含む。
【００２１】
図３は、従来の列駆動回路を示す。異なるピクセル駆動信号レベルの数ｎは、グレイレベル生成器４０（例えば抵抗器アレイ）により生成される。スイッチングマトリクス４２は、必要とされるレベルのスイッチングを各列に制御し、ラッチ４４から、デジタル入力に基づくｎ個のグレイレベルの１つを選択するためのアレイ状コンバータ４３を有する。デジタル入力は、必要とされる画像データ４５を格納するＲＡＭから導出される。各列は、列のピクセルを、行アドレス期間の持続期間全体で必要とされる駆動信号レベルに保持するためのバッファ４６を備える。列駆動回路は、図３には示されていないが、タイミング／制御回路も含む。
【００２２】
行アドレス回路は、所望の行電圧波形を順にピクセルの行に供給する。行アドレス回路は通常、行アドレス信号の基を形成する異なる行電圧レベルを発生する行電圧発生部分と、行アドレス信号を発生するためのタイミング／制御回路と、順にピクセルの行に行アドレス信号をラッチするために動作するラッチ回路とを有する。行アドレス信号は、２レベルの信号であり得るが、多くの異なる駆動スキームがあり、該スキームのいくつかは、マルチレベルの行アドレス信号波形を必要とする。これらは、当業者には明らかだろう。
【００２３】
アクティブマトリクスディスプレイデバイスのフレーム（フィールド）期間、行のピクセルが短い時間の期間でアドレス指定されることを必要とし、液晶材料を所望の電圧レベルに充電又は放電するように、アクティブマトリクスピクセルトランジスタの電流駆動能力の要件を課す。これらの電流要件を満たすために、薄膜トランジスタに供給されるゲート電圧は、約３０ボルト隔てられた値の間を変動する必要があり得る。この要件は、高電圧コンポーネントを用いて実施される行駆動回路を必要とする。行駆動回路においてマルチ電圧レベルを発生させることは、典型的にチャージポンプ回路を用いて達成される。これらは、行又は列駆動回路の一部に考えられ得、又は、別体の素子として設けられ得る。
【００２４】
本発明は、２つ（又はそれより多く）のアレイ基板を含む電子デバイスに関する。このタイプのデバイスは、ますます人気になっている。例えば携帯電話は、外側のケーシングに小さめの低解像度のディスプレイを設けられ、これは近い位置で電話と共に見ることができ、より大きな高解像度のディスプレイは、内部表面に設けられ、電話のケーシングが開かれたときに現れる。
【００２５】
図４は、本発明を概略的に説明するために使用され、典型的にアクティブマトリクスアレイデバイスである第１アレイデバイス５２及び第２アレイデバイス５４（これもアクティブマトリクスアレイデバイスでもよい）を有し、各々がピクセルアレイを有する電子デバイス５０を示す。第１デバイス５２のピクセルアレイは第１基板５６上に設けられ、第２デバイス５４のピクセルアレイは第２の別体の基板５８上に設けられる。
【００２６】
第１デバイス５２の回路の一部６０は、第１基板５６上に設けられるが、別の部分６２は、第２基板５８上に設けられる。この部分６２は、行及び／又は列駆動回路の部分を有し得、及び／又は該部分は、ピクセルの行及び／又は列に関連付けられた信号を供給及び／又は処理する他の回路素子を有し得る。
【００２７】
第１デバイス５２のための制御／駆動回路は、したがって、２つの基板にまたがって配分される。こうすることは、行及び列駆動回路における欠陥に関連したコストの最小化を可能化することができる。図４に示されるように、第２デバイス５４は、（他の異なる低性能特性を持ちうるが）損じた第２基板に関連するコストが損じた第１基板に関連するコストよりも低くなるように、より小さくなっている。
【００２８】
第２デバイス５４は、より小さくなり得、及び／又はより低い解像度を持ち得、及び／又はカラーの代わりに白黒になり得る。
【００２９】
別体の外部集積回路６８により実施される追加の回路機能があるだろうが、第２基板５４のための制御回路、すなわち行６４及び列６６のアドレス指定回路は、第２基板５８上に設けられる。図４に概略的に示されるように、２つの基板間における信号の直接通信があるが、２つの基板と外部回路６８との間もまたあるだろう。
【００３０】
第１アクティブマトリクスアレイデバイス５２は、典型的にアクティブマトリクスディスプレイ、例えば液晶ディスプレイ又はエレクトロルミネセンスディスプレイを有するだろう。第２アクティブマトリクスアレイデバイスは、ディスプレイも有し得るが、指紋センサのような画像センサデバイス又はタッチセンサデバイスでもあり得る。
【００３１】
示されるように第１デバイス５２の行又は列駆動回路の一部６２は、第２基板５８上に設けられる。どの回路機能が第２基板に移されるのかを決定する際、必要とされる基板間の相互接続の複雑さが考慮される。非常に多くの信号接続が必要とされるため、全ての行及び列アドレス指定回路が、好ましくは移されない。例えばデジタルアナログコンバータ回路、チャージポンプ回路、制御又はタイミング回路及びメモリ回路のような回路機能を移動することによって、第１基板上に担持される回路の複雑さを低下させることが望ましい。これらの機能は、相対的に少ない接続が必要とされるが、第１デバイス５２の歩留まりにかなりの影響を及ぼし得る。
【００３２】
（非常に多くの出力部を持つ）ラッチ回路又はマルチプレクス回路は、第１デバイス５２の基板５６上に残ったままであり得る。
【００３３】
第１基板５６上の回路の複雑さを軽減することにより、基板幅を最小化することができる。この第１デバイスは、典型的にデバイスのメインのフル機能のディスプレイになるだろう。ハンドヘルドデバイスにとっては、ディスプレイの最大の可能領域を占有することが通常望ましい。第２デバイスの基板領域は、通常あまり決定的ではなく、この領域は、デバイス全体の設計を妥協することなく追加の回路を収容するために、増加させることができる。
【００３４】
２つのピクセルアレイは、低温ポリシリコンプロセスを用いて形成され得、該プロセスはＩＣ機能の集積化に適している。２つのピクセルアレイは、同じ技術を用いて形成され得るが、その代わりこの技術は、２つの基板で異なって最適化され得る。例えばよりよい設計ルール及び改善されたＴＦＴ特性を持つ高性能技術は、低い性能の要件をもつアレイデバイスも担持するとしても、より複雑な回路を担持する第２基板に適用されうる。例えば第１ピクセルアレイは、（集積回路のコンポーネント形成にあまり適していない）アモルファスシリコンプロセスを用いて形成され得、第２ピクセルアレイは、低温ポリシリコンプロセスを用いて形成される。代替として、異なるタイプのＬＴＰＳプロセスが、２つの基板のために使用され得る。
【００３５】
図５は、本発明が２つのディスプレイ（電話のケーシングが開かれた場合に見ることができる第１のメインディスプレイ７０及び該ケーシングが閉じられたときに使用されるより小さいサブディスプレイ７２）をもつ携帯電話にどの様に適用することができるのかを示す。メインディスプレイ７０は、より大きなサイズ及び高解像度を持ち、高品質画像により利益を得る動作時に使用される。小さいディスプレイは、電話がスタンバイモードである場合など、多くの情報内容が必要とされない場合に使用される。
【００３６】
本発明は、上記の例のように２つのディスプレイをもつデバイスに適用することができ、これらのディスプレイはＬＣＤ、ポリマー又は有機ＬＥＤディスプレイデバイスの組み合わせであり得る。該ディスプレイは、アクティブマトリクス若しくはパッシブマトリクスデバイス又はこれらの組み合わせであり得る。しかしながら、本発明は、複数のディスプレイデバイスに制限されるわけではなく、デバイスの一方又は両方は、画像センサアレイ、指紋センサアレイ又はタッチ入力デバイスであり得る。第２デバイスは、パッシブマトリクスデバイスでもあり得る。
【００３７】
本発明によるデバイスは、２より多くのアレイデバイスを持ち得、そのとき回路の共有は、２より多くの基板間であり得る。
【００３８】
２つのアレイデバイスの１つは、例えば線形スキャンアレイのような線形アレイデバイス（すなわち１×Ｎ）であり得、当該明細書及び請求項において使用される「アレイ」という言葉は、少なくとも１つのデバイスが線形アレイデバイスである可能性をカバーすることを意図されている。
【００３９】
他の例は、当業者には明らかだろう。
【図面の簡単な説明】
【００４０】
【図１】図１は、既知の液晶ピクセル回路を示す。
【図２】図２は、液晶ディスプレイの一般的なコンポーネントを示す。
【図３】図３は、従来の列を駆動する回路を示す。
【図４】図４は、一般的な形態の本発明のデバイスを示す。
【図５】図５は、携帯電話に応用された本発明を示す。
【図１】
2008500594.tif 000003
【図２】
2008500594.tif 000004
【図３】
2008500594.tif 000005
【図４】
2008500594.tif 000006
【図５】
2008500594.tif 000007
【国際調査報告】
2008500594.tif 000008
2008500594.tif 000009