(57)【要約】実施形態例では二重変換利得電荷容量を具えた撮像子を提供し、これによりダイナミックレンジを改善する。二重変換利得素子（Schottkyダイオードなど）が、浮遊拡散領域と対応するキャパシタとを繋ぐ。この二重変換利得素子は、キャパシタの静電容量で切り換わり、則ち、浮遊拡散領域に収まった電荷と、浮遊拡散領域の変換利得の第一の変換利得から第二の変換利得への変遷とに応じて、切り換わることになる。付加的な特徴として、実施形態例では、ソースフォロアトランジスタのゲートと浮遊拡散領域との間のohmic接触も提供し、このohmic接触はピクセルの二重変換利得出力信号の読み出し（readout）を補助する。【選択図】図４
2008537340.tif 000002
【特許請求の範囲】
【請求項１】
光センサーと、
前記光センサーからの電荷を受容するために接続され、第一の静電容量を有する拡散領域と、
Schottky接触により前記拡散領域と接続した、電荷を充填する静電容量を有する回路と
を含み、ここで、
前記回路が前記Schottky接触により活性化されて、前記回路と前記拡散領域とが繋がれた際に、前記回路は、前記拡散領域に第二の静電容量を与える
ことを特徴とする、撮像装置。
【請求項２】
前記拡散領域が、n領域であって、また、
前記Schottky接触が、前記n拡散領域と接触するひとつ以上の導電性層を含む
ことを特徴とする、請求項１記載の撮像装置。
【請求項３】
前記拡散領域とohmic接触を介して接続するゲート、を有する出力トランジスタ
をさらに含むことを特徴とする、請求項２記載の撮像装置。
【請求項４】
前記Schottky接触が、前記拡散領域内に収集された電荷の量が所定の閾値を超えた際に、前記回路を前記拡散領域に接続する
ことを特徴とする、請求項１記載の撮像装置。
【請求項５】
前記所定の電荷閾値が、前記Schottky接触の障壁高さに相関するものであることを特徴とする、請求項４記載の撮像装置。
【請求項６】
前記回路の前記静電容量が、キャパシタにより与えられるものであることを特徴とする、請求項１記載の撮像装置。
【請求項７】
前記ohmic接触が、前記拡散領域内部のn+拡散領域として形成されることを特徴とする、請求項２記載の撮像装置。
【請求項８】
電荷を蓄積する、光センサーと、
前記光センサーからの前記電荷を受けるように接続され、且つ、付随的な第一の変換利得を有する、拡散領域と、
静電容量性素子（capacitive element）と前記拡散領域とを切換自在に接続して、前記付随的な第一の変換利得とは異なる付随的な第二の変換利得を、前記拡散領域に与える、Schottkyダイオードと
を含むことを特徴とする、撮像ピクセル。
【請求項９】
出力トランジスタのゲートを、前記拡散領域に接続する、ohmic接触
をさらに含み、ここで前記トランジスタは、収められた電荷を出力信号に変換する
ことを特徴とする、請求項８記載の撮像ピクセル。
【請求項１０】
前記拡散領域がn-領域であって、また、
前記Schottky接触が、前記n-拡散領域と接触する導電層を少なくとも含む
ことを特徴とする、請求項８記載の撮像ピクセル。
【請求項１１】
前記静電容量性素子が、キャパシタにより実装されることを特徴とする、請求項８記載の撮像ピクセル。
【請求項１２】
撮像ピクセルであって、
電荷を蓄積する、光センサーと、
前記ピクセルをリセットする、第一のトランジスタと、
前記光センサーからの前記電荷を転送する、第二のトランジスタと、
前記光センサーからの前記電荷を前記第二のトランジスタを介して受け、且つ、付随的な第一の変換利得を有する、拡散領域と、
静電容量性素子と、
前記拡散領域と前記静電容量性素子との間に結合され、且つ、前記静電容量性素子と前記拡散領域との接続を切換自在に制御することで、前記静電容量性素子が前記拡散領域に接続した際に、前記拡散領域が付随的な第二の変換利得を得られるようにする、Schottky接触と
を含むことを特徴とする、撮像ピクセル。
【請求項１３】
前記拡散領域にohmic接触によって接触するゲートを有する、第三の出力トランジスタ
をさらに含むことを特徴とする、請求項１２記載の撮像ピクセル。
【請求項１４】
複数のピクセルセルから形成されたピクセルセルアレイ
を含み、ここで各ピクセルが、
電荷を蓄積する、光センサーと、
前記ピクセルをリセットする、第一のトランジスタと、
前記光センサーからの前記電荷を転送する、第二のトランジスタと、
前記光センサーからの前記電荷を前記第二のトランジスタを介して受け、且つ、付随的な第一の変換利得を有する、拡散領域と、
静電容量性素子と、
前記拡散領域と前記静電容量性素子との間に結合され、且つ、前記静電容量性素子と前記拡散領域との接続を切換自在に制御することで、前記静電容量性素子が前記拡散領域に接続した際に、前記拡散領域が付随的な第二の変換利得を得られるようにする、Schottky接触と
を含む
ことを特徴とする、撮像子。
【請求項１５】
プロセッサと、
前記プロセッサに電気的に結合し、且つピクセルアレイを含む、撮像装置と
を含み、ここで、前記アレイのうちの少なくともひとつのピクセルが、
電荷を蓄積する、光センサーと、
前記光センサーからの電荷を受容するために接続され、付随的な第一の変換利得を有する拡散領域と、
接触を含み、前記拡散領域と繋がった、変換利得変更回路と
を含んでおり、ここで、前記変換利得変更回路は、前記拡散領域内の電荷の量に応じて、前記付随的な第一の変換利得を、前記付随的な第二の変換利得に変更する
ことを特徴とする、撮像システム。
【請求項１６】
前記変換利得変更回路が、静電容量性素子を含み、また、
前記接触が、電荷が前記変換利得変更回路内に蒐められた際に制御を行う、Schottkyダイオードである
ことを特徴とする、請求項１５記載のシステム。
【請求項１７】
前記拡散領域が、前記付随的な第一の変換利得に関連する第一の静電容量を有し、また、
前記静電容量性素子が、第二の静電容量を有し、また、
前記第一の静電容量と前記第二の静電容量との組み合わせが、前記付随的な第二の変換利得と関連するものである
ことを特徴とする、請求項１６記載のシステム。
【請求項１８】
前記光センサーが、前記第一の静電容量よりも大きく且つ前記第一の静電容量と前記第二の静電容量との前記組み合わせよりも小さい、静電容量を有することを特徴とする、請求項１７記載のシステム。
【請求項１９】
前記静電容量性素子が、キャパシタであることを特徴とする、請求項１６記載のシステム。
【請求項２０】
撮像装置の作動方法であって、
光生成した電荷を、拡散領域へと転送するステップと、
転送された電荷の量が閾値を超えた際に、Schottkyダイオードを活性化して、前記拡散領域の変換利得を変更するステップと、
前記浮遊拡散領域内の前記電荷を表す信号を出力するステップと
を含むことを特徴とする、方法。
【請求項２１】
前記拡散領域へと転送された電荷を、活性化された前記ダイオードに接続する蓄電素子（storage element）内に蓄積するステップ
をさらに含むことを特徴とする、請求項２０記載の方法。
【請求項２２】
前記拡散領域からの前記電荷を、前記拡散領域にohmic接触により繋った回路を用いて、出力信号に変換するステップ
をさらに含むことを特徴とする、請求項２０記載の方法。
【請求項２３】
撮像装置の作動方法であって、
光センサーを用意するステップと、
第一の静電容量を有する拡散領域を用意するステップと、
前記光センサーからの光生成した電荷を、前記拡散領域内に収めるステップと、
前記拡散領域の前記静電容量を、前記拡散領域内に収まった前記電荷が所定の値に達することに応じて、変更するステップと
を含むことを特徴とする、方法。
【請求項２４】
前記変更ステップにより、電荷がSchottkyダイオードを介して静電容量性素子へと流れることを特徴とする、請求項２３記載の方法。
【請求項２５】
前記変更ステップが、Schottkyダイオードにより行われることを特徴とする、請求項２３記載の方法。
【請求項２６】
前記拡散領域とohmic接触を介して繋ったゲートを有するトランジスタを用いて、前記拡散領域からの前記電荷を出力信号に変換するステップ
をさらに含むことを特徴とする、請求項２３記載の方法。
【請求項２７】
二重変換利得ピクセルの構築方法であって、
感光性領域を構築するステップと、
前記ピクセルをリセットするための第一のトランジスタを、前記基板内に形成するステップと、
付随的な第一の変換利得を有する拡散領域を用意するステップと、
前記感光性領域と前記浮遊拡散領域との間に、前記感光性領域内に蒐められた電荷を前記拡散領域へと転送するための第二のトランジスタを用意するステップと、
前記拡散領域を静電容量性素子に切換自在に接続して、前記拡散に付随的な第二の変換利得を与える、Schottkyを形成するステップと
を含むことを特徴とする、方法。
【請求項２８】
前記拡散領域が、n-領域であって、また、
前記Schottky接触が、前記n-拡散領域と接触する導電層をひとつ以上含む
ことを特徴とする、請求項２７記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、全般的には撮像装置に関し、特には、二重変換利得撮像装置（dual conversion gain imaging devices）に関する。
【背景技術】
【０００２】
電荷結合装置（CCD）や相補性金属酸化膜半導体（CMOS）撮像子などの撮像装置は、撮影用途に汎く用いられている。
CMOS撮像回路には、ピクセルの焦点面アレイが含まれ、また、これらのピクセルのそれぞれが、光により基板の一部に生成した電荷を蓄積するするための光センサー（光ゲート、光導電体、もしくは光ダイオードなど）を含む。各ピクセルは、基板上もしくは基板中につくられた蓄電荷領域を有しており、この蓄電荷領域は、読み出し（リードアウト）回路の一部である出力トランジスタのゲートと接続されている。蓄電荷領域を、浮遊拡散領域として構築することも可能である。いくつかの撮像回路では、各ピクセルには、ひとつ以上の電子装置が含まれ、例えば、トランジスターを含めて、光センサーから、蓄積領域および或る装置へと電荷を移すことができ、この或る装置というのも典型的にはトランジスターであって、電荷転送に先立って蓄積領域を所定の電荷量にリセットする役目を担う。
【０００３】
CMOS撮像子では、ピクセル（画素）の能動要素群は、必要な以下に挙げる機能を実施する。即ち、（１） 光電変換、（２） 画像電荷（image charge）の蓄積、（３） 蓄積領域を既知の状態へとリセットすること、（４） 電荷増幅にともない電荷を蓄積領域へと転送すること、（５） 読み出すピクセルの選択、ならびに（６） リセットレベル（reset level）とピクセル電荷を表す信号の出力および増幅、という機能である。光電荷は、初期電荷蓄積領域から蓄積領域へと移る際に増幅可能である。蓄積領域に在る電荷は、典型的には、ソースフォロワー出力トランジスタによって、ピクセル出力電圧に変換される。
【０００４】
上述した類のCMOS撮像子は公知であって、例えば、U.S. Patent no. 6,140,630、U.S. Patent no. 6,376,868、U.S. Patent no. 6,310,366、U.S. Patent no. 6,326,652、U.S. Patent no. 6,204,524、およびU.S. Patent no. 6,333,205（Micron Technology, Inc.に譲渡されたものであり、それらの全体がこの参照により本開示に含まれる）において開示されている。
【０００５】
典型的な四個のトランジスタを持つ（4T）CMOS撮像ピクセル 10 を図１に示した。ピクセル 10 には、光センサー 12 （光ダイオード、光ゲート、など）と、転送トランジスタ 14 と、浮遊拡散領域 FD と、リセットトランジスタ 16 と、ソースフォロワートランジスタ 18 と、行選択トランジスタ 20 とが含まれる。転送トランジスタ 14 が転送ゲート制御信号 TX を承けて活性化した際には、光センサー 12 が、転送トランジスタ 14 により浮遊拡散領域 FD と接続する。
【０００６】
リセットトランジスタ16 は、浮遊拡散領域 FD とアレイピクセル供給電圧 Vaa_pix との間に接続される。リセット制御信号 RST を用いて、リセットトランジスタ 16 が活性化されると、リセットトランジスタ 16 が、浮遊拡散領域 FD をアレイピクセル供給電圧 Vaa_pix の電位にリセットする。
【０００７】
ソースフォロワートランジスタ 18 は、浮遊拡散領域 FD に繋ったゲートを有しており、また、ソースフォロワートランジスタ 18 は、アレイピクセル供給電圧 Vaa_pix と行選択トランジスタ 20 との間に接続される。ソースフォロワートランジスタ 18 は、浮遊拡散領域 FD に収まった電荷を、浮遊拡散領域 FD がリセットされる際に生じる電気的出力電圧信号 Vrst と、電荷がトランジスタ 14 によって光センサー 12 から浮遊拡散領域 FD へと転送される際に生じる Vsig とに変換する。行選択トランジスタ 20 は、行選択信号 SEL によって制御可能であって、ソースフォロワートランジスタ 18 およびその出力電圧信号 Vout を、ピクセルアレイの列線路（列ライン） 22 に選択的に接続するように制御される。
【０００８】
あらゆる撮像子について重要な性能特性と云えるものは、そのダイナミックレンジである。弱い光信号を検出する用途や、照度もしくは輝度が大きく変動する画像を撮る用途では、ダイナミックレンジが大きい方が望ましい。とりわけ、撮像子のダイナミックレンジとは、撮像子が飽和時に検出する最小照度と、撮像子が信号-ノイズ比（SNR）が1となる時に検出する照度との比として定義できる。また、場面（scene）のダイナミックレンジは、その最高照度と最低照度との比として表せる。
【０００９】
場面内ダイナミックレンジ（intrascene dynamic range）とは、画像データ中の単一のフレーム内で、撮像子が適応できる照射信号の範囲のことを指す。大きなダイナミックレンジの照射信号を生じる場面の例としては、戸外へひらけた窓のある室内、陰翳と陽射しが交錯する戸外、くらがりに人為光が煌く夜景、さらには、自動車関係では、トンネルまたは晴天の日蔭に、自動車が侵入してくる際かもしくはそこから出てゆきそうな際、といったものが含まれる。
【００１０】
図２は、ピクセルアレイ240 を有するCMOS撮像装置 308 のブロック図であって、このピクセルアレイ 240 内の各ピクセルは、上述のように構築されたものであるか、もしくは、他の既知のピクセル構造に従って構築されたものであってもよい。ピクセルアレイ 240 は、所定の数の行と列となるよう配置された複数のピクセルを含む。行選択線路（行選択ライン）により、アレイ 240 内の各行のピクセルのすべてが同時にオンとなり、また、各列のピクセルは選択的に、対応する列選択線路により出力される。複数の行線路と複数の列線路が、全体アレイ 240 に実装される。行線路は、行アドレスデコーダー 255 に応答して行駆動子 245 により選択的に活性化され、また、列選択線路は、列アドレスデコーダー 270 に応答して列駆動子 260 によって選択的に活性化される。したがって、行アドレスおよび列アドレスが各ピクセルに付与されることになる。
【００１１】
撮像子 308 は、制御回路 250 により作動する。制御回路 250 は、ピクセルの読み出し（リードアウト）をする上で適切な行線路および列線路を選択するアドレスデコーダー 255, 270 と、選択された行線路の駆動トランジスタおよび選択された列線路の駆動トランジスタに駆動電圧をかけるための行駆動回路 245 および列駆動回路 260 と、を制御する。ピクセル列信号（典型的には、ピクセルリセット信号 Vrst およびピクセル画像信号 Vsig を含む）が、列デバイス（column device） 260 につながったサンプル・アンド・ホールド回路 261 により読み込まれる。差動信号 Vrst-Vsig が、差分増幅器 262 により生成され増幅される。この差動信号は、アナログ→デジタル変換器 275 により変換される。アナログ→デジタル変換器 275 は、アナログ差動信号をデジタル信号に変換して画像処理器 280 に供給し、デジタル画像を形成して出力する。
【００１２】
従来技術にかかるピクセル10 （図１）の光-電荷変換信号 Vsig に関する輝度-電圧プロファイルは、典型的には図３に示したように線型となる。図３では、従来技術にかかるピクセル 10 についての輝度対電圧のグラフを描いている。ピクセル 10 の最大電圧 Vmax には、比較的低い輝度である Imaxで達してしまうと思われ、このことによりピクセル 10 は容易に飽和してしまうと云える。光センサー 12 が光を捕捉して電荷に変換する際に光センサー 12 の能力を越えてしまう場合には、過剰な電荷がオーバーフローして基板に転送され、さらには隣接するピクセルへと転送されてしまうことになる。これは望ましくない事態である。したがって、撮像ピクセル 10 および撮像子 308 の全般に亘っての飽和応答を改善したいという要請がある。飽和応答が改善されれば、ひいては撮像子のダイナミックレンジの改善にもつながることになろう。
【発明の開示】
【００１３】
本発明は、実施形態例において、二重変換利得蓄電器を具えることにより改善されたダイナミックレンジを有する撮像子、を提供する。二重変換利得素子（Schottkyダイオードなど）は、浮遊拡散領域と対応するキャパシタとの間に接続される。この二重変換利得素子は、浮遊拡散領域に収まった電荷と、浮遊拡散領域の変換利得における第一の変換利得から第二の変換利得への変化とに応じて、キャパシタの静電容量を切り換える。
【００１４】
付加的な特徴として、本発明は、実施形態例において、ソースフォロワートランジスタのゲートと、ピクセルの二重変換利得出力信号の読み出しを援ける浮遊拡散領域との間のohmic接触を提供する。
【発明を実施するための最良の形態】
【００１５】
以下の詳細な記載では、本明細書の一部であり且つあくまで本発明をその裡で実施可能である特定の実施形態を例示するために示すものであるところの付図を参照してゆく。これらの実施形態群は、当業者が本発明を実施する上で充分な詳細を以って記載してある。そして、他の実施形態もまた利用可能であり、且つ、構造的・論理的・電気的な変化を本発明の本質から逸脱すること無く施すことができる、ということを理解されたい。
【００１６】
「基板」（"substrate"）という語は、半導体を礎とする物質のことであって、たとえば、珪素、silicon-on-insulator（SOI）製品もしくはsilicon-on-sapphire（SOS）製品、添加済半導体および未添加半導体、半導体礎材に支持される珪素のエピタキシャル層、ならびに、他の半導体構造物、が含まれる。さらに、以降の説明において「基板」を参照している場合、従前の工程を使って、半導体基礎構造もしくは礎材の中に、部分もしくは接合部を形成しておくことが可能である。加えて、半導体は珪素に基づいたものである必要は無く、珪素-ゲルマニウム、ゲルマニウム、もしくは砒化ガリウムに基づくものであってもよい。
【００１７】
「ピクセル（画素）」（"pixel"）という語は、照射光を電気信号に変換するための光センサーおよびトランジスタを含む画像素子単位セルを指す。あくまで例示のために、代表的なピクセルを図および明細書本文に記載してある。またこのとき同時に、すべてのピクセルを撮像アレイを成すように同様のやりかたで構築していっている、と考えてよい。
【００１８】
後述するように本発明は、ピクセルの浮遊拡散領域の蓄電容量を増やし、それによってピクセルのダイナミックレンジを増大する。図４は、本発明の或る実施形態にしたがって構築された例示的なピクセル 110 の一部の断面図である。ピクセル 110 は浮遊拡散領域 30 を含み、この浮遊拡散領域 30 は、光センサー（図４ではp-n-pダイオードとして示してある）から転送トランジスタを介して電荷を受ける。ピクセル 110 の二重変換利得スイッチ素子は、浮遊拡散領域 30 とキャパシタ C1 との間に形成される。この二重変換利得スイッチ素子は、SchottkyダイオードをつくるSchottky接触 32 であるのが好ましい。ohmic接触 34 は、浮遊拡散領域 30 とソースフォロワートランジスタゲート 18 との間に形成される。ohmic接触 34 は、n-添加浮遊拡散領域内のn+添加部位 34 により形成される。Schottky接触 32 はn-添加浮遊拡散領域 30 上に形成され、このn-添加浮遊拡散領域 30 はp型層 26 と接触している。Schottky接触 32 によって、二重変換利得ピクセルが実現できている。これはつまり、以降でさらに詳述するように、ピクセル 110 が、比較的低光量の照射光に起因する少量の電荷の浮遊拡散領域 30 への転送下での第一の変換利得と、比較的高光量の照射光に起因する多量の電荷の浮遊拡散領域 30 への転送下での第二の変換利得と、を有することになるということである。Schottky接触 32 により、照射応答に「屈曲点」（"knee"）が生じる（図５参照）。ここでは、応答と屈曲点が、Schottky接触 32 の障壁高さにより定まっている。
【００１９】
ピクセル 110 のそれ以外の部分は、図１に示したピクセルのそれと同様である。図７は、図４のピクセル 110 と等価な回路図である。これはつまり、ピクセル 110 が、転送トランジスタ 14 に接続した光センサー 12 を含む、ということである。転送トランジスタ 14 は、電荷を浮遊拡散領域 30 に転送する。リセットトランジスタ 16 は、浮遊拡散領域 30 とアレイピクセル供給電圧 Vaa_pix との間に接続される。リセット制御信号 RST を使って、リセットトランジスタ 16 を活性化する。このリセットトランジスタ 16 は、浮遊拡散領域 30 をアレイピクセル供給電圧 Vaa_pix の電位になるようリセットする。
【００２０】
ソースフォロワートランジスタ 18 は、浮遊拡散領域 30 に接続したゲートを有しており、且つ、アレイピクセル供給電圧 Vaa_pix と行選択トランジスタ 20 との間に接続される。ソースフォロワートランジスタ 18 は、浮遊拡散領域 30 に収まった電荷を、電気的出力電圧信号 Vrst および Vsig へと変換する。この Vrst は、浮遊拡散領域がリセットされた際に生じ、また、 Vsig は、電荷がトランジスタ 14 により光センサー 12 から浮遊拡散領域 30 へと転送された後に生じる。行選択トランジスタ 20 は、行選択信号 SEL によって制御可能であって、ソースフォロワートランジスタ 18 およびその出力電圧信号 Vout を、ピクセルアレイの列線路 22 へと選択的に接続するようにはたらく。Schottkyダイオードを形成するSchottky接触 32 は、浮遊拡散領域 30 に接続する。所定の量の電荷が浮遊拡散領域 30 内に蒐まると、自動的にSchottkyダイオード 32 がキャパシタ C1 を浮遊拡散領域 30 に接続して、浮遊拡散領域 30 の変換利得が増大することになる。
【００２１】
上述したように、小抵抗ohmic接触 34 が、図４に示すように浮遊拡散領域 30 と接するよう形成される。接触 34 を形成するために、小さなn+領域を、全体的にn-添加されている浮遊拡散領域 30 内に形成する。ohmic接触 34 は、ソースフォロワートランジスタ 18 のゲートと浮遊拡散領域 30 との間に、バッファをつくりだす。ohmic接触 34 の添加量の例は、 cm3 あたり 1e x 1014 から 4e x 1015 原子数であって、好ましくは、 cm3 あたり 2e x 1015 原子数である。小抵抗ohmic接触 34 は、ソースフォロワートランジスタのゲート障壁を下げ、また、ソースフォロワートランジスタ 18 の出力において見られるSchottkyダイオード 32 の効果を発揮させる。
【００２２】
Schottkyダイオード 32 （障壁や接触とも称する）は、浮遊拡散領域 30 の上に形成される。しかしながら、図４ではSchottkyダイオード 32 が浮遊拡散領域 30 の上に形成されるとして示してあるものの、ダイオード 32 を浮遊拡散領域 30 の内部に形成するようにしてもよい。ダイオード 32 は、純金属または金属珪化物の層 32 が、n-珪素層 30 に接触する場合に形成できる。Schottkyダイオードに使用できる金属珪化物の例としては、タングステン（W6）、珪化コバルト（CoSi2）、珪化白金（PtSi）、および珪化チタン（TaSi2）、が含まれる。これらの珪化物のそれぞれの障壁は0.55から0.93Vであって、ダイオードスイッチの活性化には過剰である。特定の用途に応じて材料を択ぶにあたっては、択んだ特定の材料に基づくダイオードの再現性および耐熱性に縛られることになる。加えて、純金属の銀（Ag）、アルミニウム（Al）、金（Au）、クロム（Cr）、ハフニウム（Hf）、マグネシウム（Mg）、モリブデン（Mo）、ニッケル（Ni）、パラジウム（Pd）、白金（Pt）、チタン（Ti）、およびタングステン（W）も、n型珪素上にSchottkyダイオードを形成する上で使用可能である。これらの金属の障壁は、約0.5から0.9Vである。また、純金属のうちのいくつかは、上述したように珪素と反応すれば珪化物にもなる。これらすべての材料がSchottkyダイオード 32 を形成できるとは云え、これらの金属のうちのいくつか（AuとCuを含む）は、CMOS工程での不純物となってしまうことが知られている。したがって、こうした金属については、CMOSを実施する際の使用は望ましくないであろうと云える。本明細書に記載された発明は、本発明の特徴たる二重変換利得を実現するにあたり、非常に低い障壁を必要とはしない。
【００２３】
導電性金属窒化物層（TiNなど）を使って、図４に示したような接触 32 が形成されている間（Schottkyダイオードが形成されている間など）の薄い障壁層 38 をつくることがある。例えば、Ptを礎とするSchottkyダイオードでは、非常に低い障壁が得られることが知られており、これはつまり容易に再現できるダイオードが得られるということである。Tiも非常に低い障壁をn型珪素上につくることができると考えられるのだが、従来技術にかかる珪素処理工程では低温を用いるため、低温で生じるTiSi構造が障壁を上げてしまう。ともかく、多数の材料のうちの任意のものを使って、（障壁が）非常に低いSchottkyダイオードを実施可能ではあるが、本明細書に記載した発明には、n型珪素への非常に低い障壁は必要では無い。障壁高さを、選択する材料、もしくはn-添加濃度の調節によって調整して、変換利得のための所望の「屈曲点」を得ることができる。
【００２４】
電荷は、浮遊拡散領域30 の電荷ポテンシャルが所定の閾値に達すると、ダイオード 32 を介して自動的に流れ、キャパシタ C1 に収まる。Schottkyダイオード 32 の利点は、トランジスタを活性化して浮遊拡散領域 30 をキャパシタ C1 に接続するステップを必要としないことである。所定のポテンシャル閾値は、ダイオード 32 上の障壁高さに依存する。ダイオード 32 を通って流れる電荷は、接続されたキャパシタ C1 に収まる。また、キャパシタ C1 は、アレイピクセル供給電圧 Vaa_pix にも接続している。Schottkyダイオード 32 とキャパシタ C1 との組み合わせによって、ピクセル 110 の蓄電容量を増大させることができる。ダイオード 32 のポテンシャル閾値に達して電荷がキャパシタ C1 へと流入すると、照度応答の屈曲点がつくりだされる（図５参照）。
【００２５】
したがって、Schottky接触 32 によって、自動的な二重変換利得ピクセルを電気的に実現できる。ソースフォロワートランジスタ 18 は、浮遊拡散領域 30 に在る電荷を、電気的出力電圧へと変換する。ohmic接触 34 は、ソースフォロワートランジスタ 18 のゲートを浮遊拡散領域 30 に接続し、ソースフォロワートランジスタのゲートにおけるポテンシャル障壁を下げる。さらにまた、ohmic接触 34 は、ソースフォロワートランジスタ 18 が、浮遊拡散領域 30 に収められた電荷と、Schottkyダイオード 32 がキャパシタ C1 を浮遊拡散領域 30 に結合する際にキャパシタ C1 内に収まる電荷とにより生じる電圧振幅（voltage swing）の全範囲を捕捉できるようにする。したがって、図５に示したようなSchottky接触 32 により生じる出力電圧に対する照度における屈曲点は、ohmic接触 34 に因るソースフォロワートランジスタの出力電圧を、意図的に反映するものとなりうる。
【００２６】
図５は、本発明にかかる、ピクセル照度対出力電圧のグラフの例である。屈曲点という語は以下の事実を表すものである。則ち、グラフの照度-電圧プロファイル中に角ができ、従来技術にかかるピクセル（図３）が最大飽和電圧に達する点Aよりも照度が大きい点Bで、最大飽和電圧に達する、ということである。例えば、図５では、ダイオード 32 の電圧閾値に達するところまで、傾きを持った照度-電圧プロファイルが伸びている。このダイオード 32 の電圧閾値に達すると、屈曲点が点Cにでき、新たな傾きを持った照度-電圧プロファイルができる。図表内に示してある点Bは、二重変換利得を実施するにあたって、飽和が起こる照度-電圧点である。他方、実施にあたって飽和点が点Aであった場合には、本発明の特徴である二重変換利得は実現されないことになる。
【００２７】
Schottkyダイオード 32 の障壁高さの目標は、特定の用途に関して屈曲点応答が最適であるかどうかの判断に基づいて選択される。この屈曲点とは、本発明にかかる二重変換利得ピクセルの二重変換が、高い変換利得（低い信号レベルに必要）から低い変換利得（高い信号レベルに必要）へと変化する点である。例えば、浮遊拡散領域 30 の飽和点が1.0Vであって、屈曲点が0.4Vに在るのが望ましい場合には、Schottkyダイオードの障壁高さの目標を0.4Vとする。屈曲点は、飽和信号の比として表わせる。
【００２８】
コスト効率の観点から述べると、現行のW/TiN/Ti接触工程を使って、内在型Schottkyダイオード 32 を注入して整備することが可能である。図４の例で云うと、Schottkyダイオード 32 を、n-浮遊拡散領域 30 と直接に触れているTi層 36 から形成でき、また、TiN障壁層 38 を、Ti層 36 の上面と、TiN障壁層 38 の上面上につくられるW層 40 との間に形成する。内在型Schottkyダイオード 32 の障壁高さは仕事函数の差に依るため、n型添加もしくはp型添加を接触部位の珪素に施すことでさらに調整可能である。つまり、最終的なダイオード 32 の障壁高さは、材料の選択、ならびに、焼戻し処理の条件および注入の条件、に依存することになる。
【００２９】
図６は、図４のピクセル 110 についてのポテンシャルエネルギー対静電容量のグラフである。電荷が光ダイオード PD 内に蓄積されてゆくと、やがてpinning電圧 Vpin で最大蓄積点（maximum collection point）に達する。転送トランジスタが活性化すると、電荷が浮遊拡散領域 30 へと転送される。浮遊拡散領域 30 が単独で保持可能な電荷の量を、区域 2 として示してある。Schottkyダイオード 32 およびキャパシタ C1 を追加すると、区域 1 に示される分の電荷をさらに蓄積できる。
【００３０】
また、上述したSchottkyダイオード 32 およびohmic接触を、図８に示すような分散型ピクセル構成（shared pixel arrangement）内で実施することも可能である。図８は、四方に分かれたピクセルの実施例を見下ろした図である。光センサー 12a, 12b, 12c, 12d のそれぞれには、対応する転送トランジスタ 14a, 14b, 14c, 14d が付属しており、この転送トランジスタが電荷を浮遊拡散領域 30 へと転送する。光センサー 12a, 12b, 12c, 12d は、リセットトランジスタ 16 とソースフォロワートランジスタ 18 と行選択トランジスタ 20 と浮遊拡散領域 30 とキャパシタ C1 とを共有している。図８には四方に分かれた実施例を示してあるが、上述したSchottkyダイオード 32 およびohmic接触 34 を、他の分散型ピクセル構成や非分散型ピクセル構成を使って実施することも可能である。
【００３１】
図９は、典型的なプロセッサシステムであるシステム 300 を示しており、システム 300 は、本発明にかかるピクセル 110 を含んだ撮像装置 200 を含むように修正を施されている。撮像装置 200 は、アレイ 240 が本発明に従って構築されたピクセル 110 を含むことを除き、装置 308 （図２）と同様である。プロセッサに基づくシステム 300 は、画像センサー装置を含められるデジタル回路を有するシステムの一例である。限定をしようとするものでは無いが、こうしたシステムには、コンピュータシステム、カメラシステム、スキャナー、マシンビジョン、カーナビゲーション（vehicle navigation）、テレビ電話（video phone）、監視システム、オートフォーカスシステム、天文追跡システム（star tracker system）、挙動感知システム、画像安定化システム、およびデータ圧縮システム、が含まれうる。
【００３２】
システム 300 （例えばカメラシステム）は、一般に云って、中央計算ユニット（CPU） 302 （マイクロプロセッサなど）を含み、これが入出力（I/O）デバイス 306 とバス 304 を介して接続している。また、撮像装置 200 も、CPU 302 とバス 304 を介して繋がっている。プロセッサに基づくシステム 300 は、ランダムアクセスメモリ（RAM） 310 をさらに含み、また、CPU 302 とバス 304 を介して通信するリムーバブルメモリ 315 （フラッシュメモリなど）を含むこともできる。撮像装置 200 は、プロセッサ（CPUなど）、デジタル信号プロセッサ、もしくはマイクロプロセッサと組み合わせることができる。撮像装置 200 は、これらのプロセッサ類と共に単一の集積回路（メモリストレージを含めてもよいしもしくは含めなくともよい）として構成してもよく、あるいは、プロセッサとは別のチップ上に形成してもよい（メモリストレージを含めてもよいしもしくは含めなくともよい）。
【００３３】
上述した実施形態は、図２に示した撮像装置と同様の手法で実施可能である。図２のピクセルアレイ 240 を、上述したSchottkyダイオード 32 およびohmic接触 34 を含んだピクセル 110 から成るようにしてもよい。
【００３４】
本発明の他の実施形態は、図４に示したような本発明にかかる回路の組立方法を含む、ということを当業者は正しく理解できる。例えば、或る実施形態例においては、二重変換利得ピクセルの構築方法が、基板内に感光性領域を構築する行為と、前記ピクセルをリセットするための第一のトランジスタを前記基板内に形成する行為と、第一の静電容量を有する浮遊拡散領域を用意する行為と、前記感光性領域からの電荷を前記拡散領域へと転送するよう制御可能である第二のトランジスタを前記感光性領域と前記浮遊拡散領域との間に用意する行為と、前記基板上に静電容量性素子を形成する行為と、前記基板内および前記基板上にSchottkyダイオードを形成する行為と、を含み、ここで、前記ダイオードは、前記拡散領域と前記静電容量性素子との間に接続され、前記ダイオードが活性化されると、前記静電容量性素子の静電容量に、前記浮遊拡散領域の前記第一の静電容量が加わる。
【００３５】
上記した工程および装置は、数多の使用可能な方法のうちから好ましい方法を、そして数多の生産可能な装置のうちから典型的な装置を、示したものである。上述の記載および図面は、本発明の目的・特徴・利点を実施できる実施形態を示すものである。しかしながらそうであるからといって、本発明を上記記載で示した実施形態に厳密に限定しようとするつもりはない。現在予見できないものまで含めた本発明の任意の変形例は、付随する請求項の範囲内に収まり、本発明の一部と見做される。
【図面の簡単な説明】
【００３６】
本発明のこれらの特徴および他の特徴を、ここに述べる詳細な説明を付図を参照しつつ読むことでさらによく理解できよう。
【図１】図１は、四個のトランジスタを持つ（4T）ピクセルの回路図である。
【図２】図２は、撮像装置のブロック図である。
【図３】図３は、図１のピクセルについての輝度対電圧のグラフである。
【図４】図４は、本発明の或る実施形態に係る、浮遊拡散領域の例を描いている。
【図５】図５は、本発明の或る実施形態に係る、輝度対電圧のグラフの例である。
【図６】図６は、図４のピクセルの動作を示す電位図（ポテンシャル図）である。
【図７】図７は、本発明の或る実施形態に係る、回路図の例である。
【図８】図８は、本発明の例示的な実施形態に係る、四方に分かれたピクセルの実施例を見下ろした図の例である。
【図９】図９は、本発明の或る実施形態に係る、一個以上の撮像装置を組み込んだプロセッサシステムを描いたものである。
【図１】
2008537340.tif 000003
【図７】
2008537340.tif 000004
【図２】
2008537340.tif 000005
【図３】
2008537340.tif 000006
【図４】
2008537340.tif 000007
【図５】
2008537340.tif 000008
【図６】
2008537340.tif 000009
【図８】
2008537340.tif 000010
【図９】
2008537340.tif 000011
【手続補正書】
【提出日】平成19年12月7日(2007.12.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
光センサーと、
前記光センサーからの電荷を受容するために接続され、第一の静電容量を有する拡散領域と、
Schottky接触により前記拡散領域と接続した、電荷を充填する静電容量を有する回路と
を含み、ここで、
前記回路が前記Schottky接触により活性化されて、前記回路と前記拡散領域とが繋がれた際に、前記回路は、前記拡散領域に第二の静電容量を与える
ことを特徴とする、撮像装置。
【請求項２】
前記拡散領域が、n-拡散領域であって、また、
前記Schottky接触が、前記n-拡散領域と接触するひとつ以上の導電性層を含む
ことを特徴とする、請求項１記載の撮像装置。
【請求項３】
前記拡散領域とohmic接触を介して接続するゲート、を有する出力トランジスター
をさらに含むことを特徴とする、請求項２記載の撮像装置。
【請求項４】
前記Schottky接触が、前記拡散領域内に収集された電荷の量が所定の閾値を超えた際に、前記回路を前記拡散領域に接続する
ことを特徴とする、請求項１記載の撮像装置。
【請求項５】
前記所定の閾値が、前記Schottky接触の障壁高さに相関するものであることを特徴とする、請求項４記載の撮像装置。
【請求項６】
前記回路の前記静電容量が、キャパシタにより与えられるものであることを特徴とする、請求項１記載の撮像装置。
【請求項７】
前記ohmic接触が、前記拡散領域内部のn+拡散領域として形成されることを特徴とする、請求項２記載の撮像装置。
【請求項８】
電荷を蓄積する、光センサーと、
前記光センサーからの前記電荷を受けるように接続され、且つ、付随的な第一の変換利得を有する、拡散領域と、
静電容量性素子（capacitive element）と前記拡散領域とを切換自在に接続して、前記付随的な第一の変換利得とは異なる付随的な第二の変換利得を、前記拡散領域に与える、Schottkyダイオードと
を含むことを特徴とする、撮像ピクセル。
【請求項９】
出力トランジスタのゲートを、前記拡散領域に接続する、ohmic接触
をさらに含み、ここで前記トランジスタは、収められた電荷を出力信号に変換する
ことを特徴とする、請求項８記載の撮像ピクセル。
【請求項１０】
前記拡散領域がn-領域であって、また、
前記Schottky接触が、前記n-拡散領域と接触する導電層を少なくとも含む
ことを特徴とする、請求項８記載の撮像ピクセル。
【請求項１１】
前記静電容量性素子が、キャパシタにより実装されることを特徴とする、請求項８記載の撮像ピクセル。
【請求項１２】
撮像ピクセルであって、
電荷を蓄積する、光センサーと、
前記ピクセルをリセットする、第一のトランジスタと、
前記光センサーからの前記電荷を転送する、第二のトランジスタと、
前記光センサーからの前記電荷を前記第二のトランジスタを介して受け、且つ、付随的な第一の変換利得を有する、拡散領域と、
静電容量性素子と、
前記拡散領域と前記静電容量性素子との間に結合され、且つ、前記静電容量性素子と前記拡散領域との接続を切換自在に制御することで、前記静電容量性素子が前記拡散領域に接続した際に、前記拡散領域が付随的な第二の変換利得を得られるようにする、Schottky接触と
を含むことを特徴とする、撮像ピクセル。
【請求項１３】
前記拡散領域にohmic接触によって接触するゲートを有する、第三の出力トランジスタ
をさらに含むことを特徴とする、請求項１２記載の撮像ピクセル。
【請求項１４】
複数のピクセルセルから形成されたピクセルセルアレイ
を含み、ここで各ピクセルが、
電荷を蓄積する、光センサーと、
前記ピクセルをリセットする、第一のトランジスタと、
前記光センサーからの前記電荷を転送する、第二のトランジスタと、
前記光センサーからの前記電荷を前記第二のトランジスタを介して受け、且つ、付随的な第一の変換利得を有する、拡散領域と、
静電容量性素子と、
前記拡散領域と前記静電容量性素子との間に結合され、且つ、前記静電容量性素子と前記拡散領域との接続を切換自在に制御することで、前記静電容量性素子が前記拡散領域に接続した際に、前記拡散領域が付随的な第二の変換利得を得られるようにする、Schottky接触と
を含む
ことを特徴とする、撮像子。
【請求項１５】
プロセッサと、
前記プロセッサに電気的に結合し、且つピクセルアレイを含む、撮像装置と
を含み、ここで、前記アレイのうちの少なくともひとつのピクセルが、
電荷を蓄積する、光センサーと、
前記光センサーからの電荷を受容するために接続され、付随的な第一の変換利得を有する拡散領域と、
接触を含み、前記拡散領域と繋がった、変換利得変更回路と
を含んでおり、ここで、前記変換利得変更回路は、前記拡散領域内の電荷の量に応じて、前記付随的な第一の変換利得を、前記付随的な第二の変換利得に変更する
ことを特徴とする、撮像システム。
【請求項１６】
前記変換利得変更回路が、静電容量性素子を含み、また、
前記接触が、電荷が前記変換利得変更回路内に蒐められた際に制御を行う、Schottkyダイオードである
ことを特徴とする、請求項１５記載のシステム。
【請求項１７】
前記拡散領域が、前記付随的な第一の変換利得に関連する第一の静電容量を有し、また、
前記静電容量性素子が、第二の静電容量を有し、また、
前記第一の静電容量と前記第二の静電容量との組み合わせが、前記付随的な第二の変換利得と関連するものである
ことを特徴とする、請求項１６記載のシステム。
【請求項１８】
前記光センサーが、前記第一の静電容量よりも大きく且つ前記第一の静電容量と前記第二の静電容量との前記組み合わせよりも小さい、静電容量を有することを特徴とする、請求項１７記載のシステム。
【請求項１９】
前記静電容量性素子が、キャパシタであることを特徴とする、請求項１６記載のシステム。
【請求項２０】
撮像装置の作動方法であって、
光生成した電荷を、拡散領域へと転送するステップと、
転送された電荷の量が閾値を超えた際に、Schottkyダイオードを活性化して、前記拡散領域の変換利得を変更するステップと、
前記拡散領域内の前記電荷を表す信号を出力するステップと
を含むことを特徴とする、方法。
【請求項２１】
前記拡散領域へと転送された電荷を、活性化された前記ダイオードに接続する蓄電素子（storage element）内に蓄積するステップ
をさらに含むことを特徴とする、請求項２０記載の方法。
【請求項２２】
前記拡散領域からの前記電荷を、前記拡散領域にohmic接触により繋った回路を用いて、出力信号に変換するステップ
をさらに含むことを特徴とする、請求項２０記載の方法。
【請求項２３】
撮像装置の作動方法であって、
光センサーを用意するステップと、
第一の静電容量を有する拡散領域を用意するステップと、
前記光センサーからの光生成した電荷を、前記拡散領域内に収めるステップと、
前記拡散領域の前記静電容量を、前記拡散領域内に収まった前記電荷が所定の値に達することに応じて、変更するステップと
を含むことを特徴とする、方法。
【請求項２４】
前記変更ステップにより、電荷がSchottkyダイオードを介して静電容量性素子へと流れることを特徴とする、請求項２３記載の方法。
【請求項２５】
前記変更ステップが、Schottkyダイオードにより行われることを特徴とする、請求項２３記載の方法。
【請求項２６】
前記拡散領域とohmic接触を介して繋ったゲートを有するトランジスタを用いて、前記拡散領域からの前記電荷を出力信号に変換するステップ
をさらに含むことを特徴とする、請求項２３記載の方法。
【請求項２７】
二重変換利得ピクセルの構築方法であって、
感光性領域を構築するステップと、
前記ピクセルをリセットするための第一のトランジスタを、前記基板内に形成するステップと、
付随的な第一の変換利得を有する拡散領域を用意するステップと、
前記感光性領域と前記拡散領域との間に、前記感光性領域内に蒐められた電荷を前記拡散領域へと転送するための第二のトランジスタを用意するステップと、
前記拡散領域を静電容量性素子に切換自在に接続して、前記拡散領域に付随的な第二の変換利得を与える、Schottkyダイオードを形成するステップと
を含むことを特徴とする、方法。
【請求項２８】
前記拡散領域が、n-領域であって、また、
前記Schottky接触が、前記n-拡散領域と接触する導電層をひとつ以上含む
ことを特徴とする、請求項２７記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
撮像子 308 は、制御回路 250 により作動する。制御回路 250 は、ピクセルの読み出し（リードアウト）をする上で適切な行線路および列線路を選択するアドレスデコーダー 255, 270 と、選択された行線路の駆動トランジスタおよび選択された列線路の駆動トランジスタに駆動電圧をかけるための行駆動回路 245 および列駆動回路 260 と、を制御する。ピクセル列信号（典型的には、ピクセルリセット信号 Vrst およびピクセル画像信号 Vsig を含む）が、列駆動回路260 につながったサンプル・アンド・ホールド回路 261 により読み込まれる。差動信号 Vrst-Vsig が、差分増幅器 262 により生成され増幅される。この差動信号は、アナログ→デジタル変換器 275 により変換される。アナログ→デジタル変換器 275 は、アナログ差動信号をデジタル信号に変換して画像処理器 280 に供給し、デジタル画像を形成して出力する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
Schottkyダイオード 32 （障壁や接触とも称する）は、浮遊拡散領域 30 の上に形成される。しかしながら、図４ではSchottkyダイオード 32 が浮遊拡散領域 30 の上に形成されるとして示してあるものの、ダイオード 32 を浮遊拡散領域 30 の内部に形成するようにしてもよい。ダイオード 32 は、純金属または金属珪化物の層 32 が、n-珪素層 30 に接触する場合に形成できる。Schottkyダイオードに使用できる金属珪化物の例としては、タングステン（W6）、珪化コバルト（CoSi2）、珪化白金（PtSi）、珪化チタン（TiSi2）、珪化タンタル（TaSi2）、が含まれる。これらの珪化物のそれぞれの障壁は0.55から0.93Vであって、ダイオードスイッチの活性化には過剰である。特定の用途に応じて材料を択ぶにあたっては、択んだ特定の材料に基づくダイオードの再現性および耐熱性に縛られることになる。加えて、純金属の銀（Ag）、アルミニウム（Al）、金（Au）、クロム（Cr）、ハフニウム（Hf）、マグネシウム（Mg）、モリブデン（Mo）、ニッケル（Ni）、パラジウム（Pd）、白金（Pt）、チタン（Ti）、およびタングステン（W）も、n型珪素上にSchottkyダイオードを形成する上で使用可能である。これらの金属の障壁は、約0.5から0.9Vである。また、純金属のうちのいくつかは、上述したように珪素と反応すれば珪化物にもなる。これらすべての材料がSchottkyダイオード 32 を形成できるとは云え、これらの金属のうちのいくつか（AuとCuを含む）は、CMOS工程での不純物となってしまうことが知られている。したがって、こうした金属については、CMOSを実施する際の使用は望ましくないであろうと云える。本明細書に記載された発明は、本発明の特徴たる二重変換利得を実現するにあたり、非常に低い障壁を必要とはしない。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
Schottkyダイオード 32 の障壁高さの目標は、特定の用途に関して屈曲点応答が最適であるかどうかの判断に基づいて選択される。この屈曲点とは、本発明にかかる二重変換利得ピクセルの変換利得の利得が、高い変換利得（低い信号レベルに必要）から低い変換利得（高い信号レベルに必要）へと変化する点である。例えば、浮遊拡散領域 30 の飽和点が1.0Vであって、屈曲点が0.4Vに在るのが望ましい場合には、Schottkyダイオードの障壁高さの目標を0.4Vとする。屈曲点は、飽和信号の比として表わせる。
【国際調査報告】
2008537340.tif 000012
2008537340.tif 000013
2008537340.tif 000014
2008537340.tif 000015