(57)【要約】【課題】【解決手段】バーストモード受信器は、入来信号を受信するデジタル位相検出器を含む。前記受信器はまた、前記デジタル位相検出器からのパルス信号を受信して、前記入来クロック位相と前記ローカル生成ロック位相を比較して前記電荷ポンプを制御する電荷ポンプと、前記電荷ポンプからの電荷値を受信し、制御信号を生成するループフィルタと、前記制御信号を受信し、回復されたクロックを生成し、前記回復されたクロックをデジタル位相検出器に供給するローカルクロック生成器とを含む。【選択図】図１
2008503931.tif 000002
【特許請求の範囲】
【請求項１】
バーストモード受信器であって、
入来信号を受信するデジタル位相検出器と、
制御するために前記位相検出器からのパルス信号を受信する電荷ポンプと、
前記電荷ポンプからの電荷値を受信し、制御信号を生成するループフィルタと、
前記制御信号を受信し、回復されたクロックを生成し、前記回復されたクロックを前記位相検出器に供給するローカルクロック生成器と、
基準クロック信号を生成する基準クロックソースと、
前記基準クロック信号を受信し、第２のパルス信号を生成する第２の位相検出器と、
前記第２のパルス信号を受信し、第２の電荷値を前記ループフィルタに付加する第２の電荷ポンプと、
を備えることを特徴とするバーストモード受信器。
【請求項２】
前記基準クロックソースと直列の遮断スイッチをさらに備え、
前記第２の位相検出器及び前記第２の電荷ポンプは、前記第２の電荷値が前記ループフィルタに供給されるのを回避するように構成されることを特徴とする請求項１に記載のバーストモード受信器。
【請求項３】
前記回復されたクロックを受信し、分割された周波数回復クロック信号を前記第２の位相検出器に供給する周波数分割器をさらに備えることを特徴とする請求項１に記載のバーストモード受信器。
【請求項４】
バーストモード受信器中のクロック信号を回復させる方法であって、
位相検出器によって入来信号を受信する工程と、
電荷ポンプを制御するため、前記位相検出器からのパルス信号を前記電荷ポンプによって受信する工程と、
前記電荷ポンプからの電荷値をループフィルタによって受信する工程と、
前記ループフィルタによって制御信号を生成する工程と、
回復されたクロックを生成するため、前記制御信号を通じて前記位相検出器を制御する工程と、
基準クロックソースによって基準クロック信号を生成する工程と、
第２の位相検出器によって前記基準クロック信号を受信する工程と、
前記第２の位相検出器によって第２のパルス信号を生成する工程と、
第２の電荷ポンプによって前記第２のパルス信号を受信する工程と、
前記第２のパルス信号に基づいて第２の電荷値を前記ループフィルタに付加する工程と、
を含むことを特徴とする方法。
【請求項５】
バーストモード受信器であって、
入来信号を受信する受信手段と、
前記入来信号に基づいて、パルス信号を生成する生成手段と、
前記パルス信号に基づいて電荷をポンピングする電荷ポンピング手段と、
前記電荷ポンピング手段から電荷を受信してフィルタリングされた制御信号を生成するループフィルタリング手段と、
制御信号に基づいて前記生成手段を制御し、回復されたクロックを生成する制御手段と、
基準クロック信号を生成する生成手段と、
前記基準クロック信号に基づいて第２のパルス信号を生成する第２の生成手段と、
前記第２のパルス信号に基づいて前記ループフィルタリング手段に対する第２の電荷値をさらにポンピングする第２の電荷ポンピング手段と、
を備えることを特徴とするバーストモード受信器。
【請求項６】
前記第２の電荷値を遮断する遮断手段をさらに備え、これにより、前記第２の電荷値が前記ループフィルタリング手段に供給されるのを回避し、
前記遮断手段は、前記生成手段、前記第２の生成手段及び前記第２の電荷ポンピング手段と直列であることを特徴とする請求項５に記載のバーストモード受信器。
【請求項７】
受信された信号の周波数を分割する周波数分割手段をさらに備え、
前記周波数分割手段は、前記回復されたクロックを受信し、分割された周波数回復クロック信号を前記生成手段に供給するように構成されることを特徴とする請求項５に記載のバーストモード受信器。
【請求項８】
バーストモード受信器であって、
ローカル信号を入来信号に引き寄せるように構成された強ループと、
前記ローカル信号をローカル基準クロックに引き寄せるように構成された弱ループと、を備え、
前記強ループは、前記入来信号が利用可能である場合に、ローカルクロックソースを前記入来信号にロックするように構成され、
前記弱ループは、前記入来信号が利用不可能である場合に、前記ローカルクロックソースを前記ローカル基準クロックにロックするように構成されることを特徴とするバーストモード受信器。
【請求項９】
前記強ループは、
電圧制御発振器と、
前記入来信号の位相を、電圧制御発振器の出力と比較するように構成された位相検出器と、
を備えることを特徴とする請求項８に記載のバーストモード受信器。
【請求項１０】
前記弱ループは、
電圧制御発振器の出力をより低い周波数に分割するように構成された周波数分割器と、
前記ローカルクロックソースと、を備え、
前記ローカルクロックソースは、前記周波数分割器の出力周波数に近い周波数を有することを特徴とする請求項８に記載のバーストモード受信器。
【請求項１１】
前記弱ループは、遮断スイッチを含むことを特徴とする請求項８に記載のバーストモード受信器。
【請求項１２】
前記強ループは、前記弱ループの電流よりも高い電流を生成するように構成されることを特徴とする請求項８に記載のバーストモード受信器。
【請求項１３】
前記弱ループは、前記受信器中の漏洩電流よりも高い電流を生成するように構成されることを特徴とする請求項８に記載のバーストモード受信器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ネットワーク環境における信号の処理に関する。本発明は、順次受信間において可能なアイドル期間でバースティモードにおいてパケットを受信するバーストモード受信器の実施に関する。本発明に関連するバーストモード受信器の機能は、入来信号をロックし、当該信号からのクロック及びデータを回復することである。詳細には、本発明は、高速（例えば、１０Ｇｂｐｓ又は４０Ｇｂｐｓ）の光学システム、クロスバースイッチ及び全ての光学ネットワークにおけるこのようなバーストモード受信器の使用に関する。
【背景技術】
【０００２】
光ファイバインフラストラクチャは、急速に変化する今日の世界ネットワークの重要部分である。新規アプリケーションの結果、相互接続性のための駆動及びデータトラフィックの指数関数的成長が生じると、新規ソリューション、特に光学パケットを扱うルータを具現化する光学ルーティングソリューションを採用することが必要となる。これらの新世代光学ルータは、バーストモードにおける異なるソースから到着するテラバイト単位のデータと、ＤＷＤＭ光学に基づいた多層ルーティング構造とを処理できなければならない。バーストモードトラフィックを処理するために、光学ルータは、宛先ルータにバースティパケットを送信し、ソースルータからのバースティパケットを受信できる必要がある。
【０００３】
光学ルータ中の重要な構成要素は、バーストモード受信器（ＢＭＲ）がある。この構成要素は、バーストモードにおいて順次受信間の可能な未知のアイドル期間で固定サイズ又は可変サイズのパケットを高速で受信し、この信号からクロック及びデータを回復させる。一般的に、クロック及びデータ回復受信器（ＣＤＲ）は、入来信号上にロックされておらず、入来信号から正確なクロック及びデータを抽出できるようになる前に、アクティブ信号の期間を必要とする。この期間は、受信器「ロッキング時間」又は「取得時間」と呼ばれる。
【０００４】
連続システムにおいて、送信器は、受信器にパケットを連続送信するため、受信器は、入来信号の初出時に当該入来信号をロックするための単一のロッキング時間を必要とする。入来信号がロック保持された後、当該信号が干渉無しに到着したと認識する。送信器が送信すべきパケットを持たない場合でも、送信器は、受信器をロックし続けるためにダミーシーケンスを送信する。
【０００５】
バーストモードシステムにおいて、送信器は、バースト中の信号を送信するため、データの各バーストの開始時、受信器は、当該信号をロックするためのロッキング時間を必要とする。ロッキング時間の間、受信器は、有効クロック及びデータを抽出することができないため、送信器は、ロッキング時間のためのプリアンブルシーケンスと共に各バーストを開始する。その後、データそのものが送信される。一般的に、プリアンブルシーケンスはロックするのに最も簡単なパターンである「１０１０１０．．．」である。
【０００６】
バーストモードシステムにおいて、ロッキング時間の間継続するプリアンブルシーケンスは、有効データを搬送しないため、無駄な送信時間となる。そのため、高性能システムを達成するために、ロッキング時間をできるだけ最小限にする。バーストモード受信器は、連続モード受信器と比較するとロッキング時間が極めて短い受信器である。
【０００７】
バーストモード受信器は、オーバーサンプリングクロック回復受信器と、非オーバーサンプリングクロック回復受信器の２つに分類することができる。オーバーサンプリングクロック回復受信器は、より高速のサンプラで各ビットの入来信号のサンプリングを数回にわたって行い、サンプル中の転移を検出するコンセプトに基づく。このような受信器の有利点は、そのロッキング時間が極めて短い点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、このような受信器の場合、ビット当たり少なくとも４つのサンプルのオーバーサンプリングが必要となるため、この種の受信器は、低速システム（１Ｇｂｐｓ未満）に限定される。このような受信器の使用は、６２２Ｍｂｐｓで動作するパッシブ光学ネットワーク（ＰＯＮ）標準において一般的なものである。１０Ｇｂｐｓ又は４０Ｇｂｐｓシステムなどの高速システムにおいて、これらの種類の受信器は、実施が非常に困難でありかつ今日の技術では不可能である４０Ｇ又は１０Ｇｂｐｓサンプリングレートが必要となるため、使用することができない。さらに、この方法の場合、受信器クロック及び送信器クロックは、適切なロックを達成するのに充分な程度まで近接しなければならない。
【０００９】
このようなより高速なネットワークの場合、非オーバーサンプリングクロック回復受信器は、１０Ｇｂｐｓ及びさらには４０Ｇｂｐｓラインレートに達することが可能であり、多大な利点がある。
【００１０】
よって、回復したクロック中のノイズ増加を引き起こすこと無くロッキング時間を短くでき、かつ、ロック取得後にロック喪失が発生する傾向が低いバーストモード受信器に対する需要が、従来技術において存在する。
本発明は、上記に鑑みてなされたもので、その目的としては、回復したクロック中のノイズ増加を引き起こすこと無くロッキング時間を短くでき、かつ、ロック取得後にロック喪失が発生する傾向が低いバーストモード受信器を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の一実施形態によれば、バーストモード受信器が開示される。前記受信器は、入来信号及び前記ローカル回復されたクロックを受信するデジタル位相検出器と、制御するために前記デジタル位相検出器からのパルス信号を受信する電荷ポンプと、前記電荷ポンプからの電荷値を受信し、制御信号を生成するループフィルタと、前記制御信号を受信し、回復されたクロックを生成し、前記回復されたクロックを前記デジタル位相検出器に供給するクロック生成器と、を備える。
【００１２】
さらに、前記クロック生成器は、電圧制御発振器又はダイレクトデジタルシンセサイザであればよい。前記ループフィルタは抵抗器及び直列のコンデンサであればよく、前記電荷ポンプは、前記電荷値を前記ループフィルタに供給して、これにより、電位変化が前記ループフィルタの前記コンデンサに注入されるか又は除去されるように、構成され得る。前記バーストモード受信器は、回復されたクロック信号を出力するクロック生成器を含み、前記デジタル位相検出器は、前記回復されたクロック信号を受信し得る。また、前記デジタル位相検出器は、前記入来信号をローカル生成クロックと比較するように構成され得る。前記デジタル位相検出器は、前記ローカル生成クロックが前記入来信号から遅延するかあるいは前記入来信号に先行するか否かに基づいて、前記電荷値を出力するように構成され得る。
【００１３】
また、前記バーストモード受信器は、ローカル生成クロック信号を生成する基準クロックソースと、前記ローカル生成クロック信号を受信し、第２のパルス信号を生成する第２のデジタル位相検出器と、前記第２のパルス信号を受信し、前記ループフィルタに第２の電荷値を供給する第２の電荷ポンプとを含み得る。前記受信器は、前記基準クロックソースと直列の遮断スイッチも含み得る。前記第２のデジタル位相検出器及び前記第２の電荷ポンプは、前記第２の電荷値が前記ループフィルタに供給されるのを回避するように、構成される。前記バーストモード受信器は、前記回復されたクロックを受信し、分割された周波数回復されたクロック信号を前記第２のデジタル位相検出器に供給する周波数分割器を含んでもよい。
【００１４】
さらなる実施形態によれば、バーストモード受信器においてクロック信号を回復させる方法も開示される。前記方法は、デジタル位相検出器によって入来信号を受信する工程と、前記入来信号位相を前記ローカル回復されたクロック位相と比較する工程と、前記電荷ポンプを制御するため、前記デジタル位相検出器からのパルス信号を電荷ポンプによって受信する工程と、前記電荷ポンプからの電荷値をループフィルタによって受信する工程と、前記ループフィルタによって制御信号を生成する工程と、回復されたクロックを生成するため、ローカルクロック生成器を制御する工程と、を含む。
【００１５】
さらなる実施形態によれば、バーストモード受信器が開示される。前記受信器は、入来信号を受信する受信手段と、前記入来信号に基づいてパルス信号を生成する生成手段と、前記パルス信号に基づいて電荷をポンピングする電荷ポンピング手段と、フィルタリングされた制御信号を生成し、前記電荷ポンピング手段からの電荷を受信するループフィルタリング手段と、前記制御信号に基づいて前記生成手段を制御し、回復されたクロックを生成する制御手段と、を備える。
【発明の効果】
【００１６】
本発明によれば、回復したクロック中のノイズ増加を引き起こすこと無くロッキング時間を短くでき、かつ、ロック取得後にロック喪失が発生する傾向を低くすることができる。
【発明を実施するための最良の形態】
【００１７】
本発明の容易な理解及び容易な実施のため、ここで、例示及び非限定の目的のため、好適な実施形態について、以下の図面と関連して説明する。
【００１８】
本発明は、電荷ポンプＰＬＬアプローチに基づいたバーストモード受信器の実施に関連する。さらに、本発明の実施形態は、ループコンデンサ放電問題を回避し、かつ、長いアイドル期間の後でも高速ロッキングを可能にするアイドル期間ループスタビライザに関連する。このアイドル期間ループスタビライザは、さらなるデジタル位相検出器、電荷ポンプ及び電流減衰器／増幅器モジュールを含む。
【００１９】
一般の位相ロックループ（ＰＬＬ）に基づいた受信器を図１に示し、この受信器は、ローカルクロック信号を生成する電圧制御発振器１０３（ＶＣＯ）又はダイレクトデジタルシンセサイザ（ＤＤＳ）と、位相検出器１０１と、ループフィルタ１０２とを有する。位相検出器１０１は、ローカルクロック信号位相を入来信号位相と比較し、位相エラー信号を生成する。この信号は、ループフィルタ１０２によって平滑化される。ループフィルタ１０２の出力を用いて、位相エラーが低減する方向においてローカルクロック発振器１０３（ＶＣＯ又はＤＤＳ）のチューニングを行う。位相エラーが充分小さい場合、受信器がロックされ、回復されたクロックを用いて、入来信号（ビット当たり１サンプル）のサンプリング及びデータ抽出を行うことができる。
【００２０】
遅延ロックループ（ＤＬＬ）を用いた受信器は、正確な受信クロックにおいて固定ローカルクロック発振器を使用している点及びローカルクロック発振器の位相のチューニングに位相エラー信号を使用している点以外は、ＰＬＬと同様である。
【００２１】
ＤＬＬ受信器及びＰＬＬ受信器双方において、ロッキング時間の低減は、ループのローカルクロック発振器を充分速くチューニングする能力及びローカルクロック発振器を入来信号クロックに近接させる能力によって限定される。このパラメータは、ループフィルタによって制御される。より広いループフィルタは、ループフィルタのより短い遅延を意味し、その結果、より速い応答が得られる。しかし、ループフィルタを広くすることによって生じる欠陥として、ループにより多くのノイズが入り、ローカルクロックにジッターが付加され、ロッキング達成後に受信器がロックを失う可能性が急上昇する。
【００２２】
改善のため、本発明は、一実施形態による電荷ポンプに基づいたＰＬＬを有するＰＬＬを用いた受信器に関する。この受信器を図２に示す。電荷ポンプＰＬＬは、デジタル論理ブロックから実施可能なデジタル位相検出器２０１と、電流電荷ポンプ２０２と、電圧制御発振器に対する制御電圧を生成するローパスフィルタ２０３と、電圧制御発振器２０４とを有する。デジタル位相検出器２０１は、入来信号位相と、ローカル生成クロック（ＶＣＯの出力）とを比較して、内部クロックが入来信号よりも遅延しているか又は先行しているかを表す一連のパルスを生成することができる。これらのパルスは、ローパスフィルタのコンデンサ２０３ｂに電荷をゆっくり注入するか又はそこからゆっくり電荷を除去する電荷ポンプ２０２を駆動する。このコンデンサ２０３ｂは、ＶＣＯの動作周波数を設定するＶＣＯ制御電圧を保持する。本発明が従来技術方法に勝る改善点としては、この電荷ポンプに基づいたＰＬＬが、動作フリップフロップを作製可能なプロセスにおいて最高速度で動作することができる点がある。さらに、この実施形態は実施が容易であるため、この種のＰＬＬは、高速クロックデータ回復デバイスにおいて極めて有用である。
【００２３】
この電荷ポンプＰＬＬの別の利点を挙げると、周波数をロックするプロセスはより長時間必要とするものの、入来信号位相を即座にロックすることができる点である。この特性により、電荷ポンプＰＬＬは、他のアプローチよりもバーストモード受信器を実施するためのより適切なアプローチとなることができる。しかし、バーストモード受信器用に電荷ポンプＰＬＬを使用する際の主要な障害として、（アイドル時間中に）ループが信号と共に送信されていない場合、ループコンデンサが放電する傾向となる。その場合、長時間アイドル後に信号が到着した場合、ループコンデンサを再充電してからＰＬＬが有効ロックを達成する必要が出てくる。
【００２４】
アイドル期間中のこのループ安定性問題を解決するために、図３に示す本発明のさらなる実施形態を開示する。この構成では、ローカル信号を入来信号に引き寄せる強ループと、ローカル信号をローカル基準クロックに引き寄せる弱ループとの２つのループを用いる。強ループは、入力信号が利用可能な場合に入来信号に対するローカルクロックソースをロックすることを担当する。入力信号が利用不可能である場合、電荷ポンプ３０２は電流パルスを生成せず、弱ループが、ローカル基準クロックに対するローカルクロックソースをロックすることを担当する。
【００２５】
特定の実施形態において、強ループは、入来信号位相をと電圧制御発振器３０４出力とを比較するデジタル位相検出器３０１を有する。ローカル信号位相が遅延しているかあるいは先行しているかに応じて、デジタル位相検出器の入来信号位相は、アップコマンド又はダウンコマンドを電荷ポンプ３０２に対して生成する。電荷ポンプ３０２は、アップコマンド及びダウンコマンドに応じて、ループフィルタ３０３におけるコンデンサ３０３ｂを充電又は放電させる正電流パルス又は負電流パルスを生成する。その結果、ＶＣＯ３０４に対する入力電圧が変化し、ＶＣＯ出力周波数及び位相が変化する。
【００２６】
弱ループは、ＶＣＯ３０４出力をより低い周波数に分割するオプショナルの周波数分割器３０９と、周波数分割器３０９の周波数出力と近接するか又は必ずしも必要でないが、同一の周波数を有するローカルクロックソース３１０とを有する。位相検出器３０５は、これら２つの信号を比較し、電荷ポンプ３０６に対してアップコマンド及びダウンコマンドを生成する。電荷ポンプ３０６からの出力電流パルスは、オプショナルの遮断スイッチ３０７を通じて通過する。遮断スイッチは、外部制御又は入来信号パワー検出制御に応じて、弱ループを「オフ」にする。電荷ポンプ出力電流は、所望レベルに適合するように必要に応じて電流減衰器回路３０８によって減衰又は増幅され、その後、ループフィルタ３０３へと導かれる。
【００２７】
上記回路において遮断スイッチ３０７が用いられない場合、ループフィルタ３０３は、強ループからの電流Ｉｐ及び弱ループからの電流Ｉｓを受信する。弱ループと強ループとの干渉を回避するため、強ループ電流Ｉｐと比較して弱ループ電流Ｉｓを小さくすることが好適である。所望動作を達成するために、コンピュータシミュレーション及び実験室試験に基づいて、Ｉｐは、Ｉｓ（Ｉｓ〜Ｉｐ／１０）よりも１０倍強くするべきである。一方、Ｉｓが、コンデンサを放電させる漏洩電流を補正出来ることが重要である。弱ループからの電流が漏洩電流よりも著しく小さい場合、前記コンデンサ３０３ｂは放電し、正しい周波数の領域中にループを保持する効果は失われる。
【００２８】
図４は、図３中の電流減衰器回路（素子）３０８中に示すような電流減衰器又は増幅器として使用可能な回路を示す。この回路は、２つの広帯域動作増幅器４０１及び４０２を含み、これらの広帯域動作増幅器４０１及び４０２は、相互にカスケード状に配置され、これにより所望機能を実施するようになっており、抵抗器Ｒ１〜Ｒ４を有する。
【００２９】
本発明の一実施形態によるバーストモード受信器中のクロック信号の回復プロセスを図５に示す。工程５０１において、デジタル位相検出器によって入来信号が受信され、工程５０２において、デジタル位相検出器によってパルス信号が生成され、電荷ポンプによって受信され、工程５０３において、当該パルス信号に基づいて、電荷ポンプは、ループフィルタに電荷値を供給する。工程５０４において、ループフィルタは、ローカルクロック生成器に制御信号を供給し、工程５０５において、デジタル位相検出器は、ローカル生成されたクロック位相と入来クロック位相とを比較する。このループを通じて、工程５０６において、回復されたクロックが生成され、これにより、受信器は、受信された信号を適切に処理することができる。
【００３０】
本発明についてこれらの好適な実施形態に基づいて説明してきたが、特定の変更、改変及び代替的構成が本発明の精神及び範囲から逸脱することなく当業者にとって明らかであることは明白である。よって、本発明の範囲を決定するためには、添付請求項を参照すべきである。
【図面の簡単な説明】
【００３１】
【図１】図１は、従来技術設計による典型的な位相ロックループ回路を示す回路図である。
【図２】図２は、本発明の一実施形態による典型的な電荷ポンプに基づいた位相ロックループ回路を示す回路図である。
【図３】図３は、本発明の一実施形態による、バーストモードアプリケーションのためのアイドル期間スタビライザを持つ電荷ポンプに基づいた位相ロックループを示す回路図である。
【図４】図４は、本発明の一実施形態による、図３に示すバーストモード回路と関連して使用することが可能な提案された電流減衰器／増幅器を示す回路図である。
【図５】図５は、本発明の一実施形態による、バーストモード受信器においてロックを達成する方法を示すフローチャートである。
【符号の説明】
【００３２】
１０１  位相検出器
１０２  ループフィルタ
１０３  電圧制御発振器
２０１  デジタル位相検出器
２０２  電荷ポンプ
２０３  ローパスフィルタ
２０４  電圧制御発振器
３０１  デジタル位相検出器
３０２  電荷ポンプ
３０３  ループフィルタ
３０４  電圧制御発振器
３０５  位相検出器
３０６  電荷ポンプ
３０７  遮断スイッチ
３０８  電流減衰器回路
３０９  周波数分割器
３１０  ローカル（基準）クロックソース
４０１，４０２  広帯域動作増幅器
【図１】
2008503931.tif 000003
【図２】
2008503931.tif 000004
【図３】
2008503931.tif 000005
【図４】
2008503931.tif 000006
【図５】
2008503931.tif 000007
【国際調査報告】
2008503931.tif 000008
2008503931.tif 000009