(57)【要約】  本発明は、標準的な浅いトレンチ分離作製方法を適用してバイポーラートランジスターを作製するための方法を提供するものであり、第一トレンチ（５，５０）の中に縦型バイポーラートランジスター（２９）又は横型バイポーラートランジスター（４９）と、第二トレンチ（７，７０）の中に浅いトレンチ分離領域（２７，２７０）を同時に形成する。更に本作製方法は、第一トレンチ（５，５０）の中に縦型バイポーラートランジスター（２７）、第三トレンチの中に横型バイポーラートランジスター（４９）、及び第二トレンチ（７，７０）の中に浅いトレンチ分離領域（２７，２７０）を同時に形成することもある。
2008539578.tif 000002
【特許請求の範囲】
【請求項１】
バイポーラートランジスターの作製方法であって、
基板領域（１，１０）の上にある追加の基板領域（３，３０）の上に第一絶縁層（１３，１３０）を提供し、
第一トレンチ（５，５０）と第二トレンチ（７，７０）を、第一絶縁層（１３，１３０）の中と追加の基板領域（３，３０）の中に形成し、各トレンチは底部を有し、
第二絶縁層（１７，１７０）を形成し、それによって第一絶縁層（１３，１３０）を覆い、かつ第一トレンチ（５，５０）と第二トレンチ（７，７０）を充填し、
第一トレンチ（５，５０）から第二絶縁層（１７，１７０）を除去し、
第一トランジスター領域（１９，４１）を追加の基板領域（３，３０）の一部分の中に形成し、その部分は第一トレンチ（５，５０）の底部に位置し、
第一トランジスター領域（１９，４１）の一部分の上に第二トランジスター領域（２１，４１）を形成し、
第二トランジスター領域（２１，４１）の一部分の上に第三トランジスター領域（２５，２５０）を形成し、および
曝された表面を平坦化し、それによって、第一絶縁層（１３，１３０）を曝し、かつ第二トレンチ（７，７０）の中に浅いトレンチ分離領域（２７，２７０）を形成する、
という工程から構成される、バイポーラートランジスターの作製方法。
【請求項２】
バイポーラートランジスターが縦型バイポーラートランジスター（２９）から構成され、縦型バイポーラートランジスターにおいて、第一トランジスター領域（１９）がコレクター領域から構成され、第二トランジスター領域（２１）がベース領域から構成され、及び第三トランジスター領域（２５）がエミッター領域から構成されている、請求項１記載の方法。
【請求項３】
バイポーラートランジスターが横型バイポーラートランジスター（４９）から構成され、横型バイポーラートランジスター（４９）において、第一トランジスター領域（４１）がベース領域から構成され、第二トランジスター領域（４１）が追加のベース領域から構成され、第一トレンチ（５０）に隣接している基板領域（３）が追加のエミッター領域（４５）と追加のコレクター領域（４３）から構成され、追加のエミッター領域（４５）と追加のコレクター領域（４３）が第一トレンチ（５０）の反対側に位置している、請求項１記載の方法。
【請求項４】
縦型バイポーラートランジスター（２９）が第一トレンチ（５）の中で作製され、横型バイポーラートランジスター（４９）が第三トレンチの中で同時に作製される請求項２又は請求項３記載の方法において、該方法が第一トランジスター領域（１９，４１）を形成する前にマスキング層を形成する工程を更に含んでいる方法。
【請求項５】
基板領域（１，１０）が絶縁材料から構成される、請求項１記載の方法。
【請求項６】
第二トランジスター領域（２１，２１０）がSiGe:Cから構成される、請求項１記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
WO 03/100845においてバイポーラートランジスターの作製方法が開示されており、その中で基板には、n型エピタキシャルコレクター領域を中間に有する２つの浅いトレンチ分離領域と、基板を覆っている絶縁層が提供されている。導電層を含んでいる層構造が絶縁層の上に形成され、その後にウィンドウ又はトレンチが導電層を通ってエッチングされる。このトレンチの中に、SiGeヘテロ接合バイポーラートランジスターが作られている。この方法の不利な点は、その中でバイポーラートランジスターが作製されるトレンチを形成するのに、余分の層と別個のマスキング工程が必用であるということである。
【０００２】
本発明の目的は、追加の作製工程の数を最小限にして、トレンチの中でバイポーラートランジスターを作製する方法を提供することである。本発明によればこの目的は、請求項１に特許請求された方法を提供することによって達成される。
【０００３】
本発明は、標準的な浅いトレンチ分離作製方法を適用してバイポーラートランジスターの作製方法を提供するものであり、第一トレンチの中にバイポーラートランジスターと、第二トレンチの中に浅いトレンチ分離領域を同時に形成する。この目的のために第一絶縁層が、基板領域の上にある追加の基板領域の上に提供される。第一トレンチと第二トレンチは各々底部を有し、第一絶縁層の中と追加の基板領域の中に同時に形成される。引き続いて第二トレンチは第二の絶縁層で充填される。第一トランジスター領域は追加の基板領域の、第一トレンチの底部に位置する一部分の中に形成され、第二トランジスター領域は第一トランジスター領域の一部分の上に形成される。その後に、第三トランジスター領域が、第二トランジスター領域の一部分の上に形成される。そしてバイポーラートランジスターが第一トレンチの中に形成され、かつ浅いトレンチ分離領域が曝された表面の平坦化によって第二トレンチの中に同時に形成され、その後に第一絶縁層が曝される。本作製方法では、標準的な浅いトレンチ分離作製方法で作製されたトレンチを有利に使用し、第一トレンチの中にバイポーラートランジスターを作製し、かつ第二トレンチの中に浅いトレンチ分離領域を同時に作製し、それによって、バイポーラートランジスターのみのために別途のトレンチを形成する作製工程を節約する。
【０００４】
第一の態様において、縦型バイポーラートランジスターが第一トレンチの中に形成され、そこで第一トランジスター領域はコレクター領域を備え、第二トランジスター領域は第一ベース領域を備え、第三のトランジスター領域はエミッター領域から構成される。
【０００５】
第二の態様において、横型バイポーラートランジスターが第一トレンチの中に形成され、そこで第一トランジスター領域は第一ベース領域を備え、第二トランジスター領域は第二ベース領域を備え、第一トレンチに隣接している追加の基板領域の一部分は、追加のエミッター領域及び追加の基板領域の他の一部分を備え、それは第一トレンチに隣接し、かつ追加のエミッター領域に相対しており、追加のコレクター領域から構成される。追加のコレクター領域と追加のエミッター領域は、第一トレンチの反対側に位置している。
【０００６】
第三の態様において、縦型バイポーラートランジスターが第一トレンチの中に形成され、同時に、横型バイポーラートランジスターが第三トレンチの中に形成される。
【０００７】
本作製方法は、図１に描かれているように、標準的な浅いトレンチ分離（STT）作製方法の第一作製工程の結果と共に開始する。シリコン・オン・インシュレーター（SOI）基板が提供され、それは基板絶縁領域１及び基板絶縁領域１の上にある基板領域３から構成される。代わりに、基板絶縁領域１を有さない標準的な半導体基板も適用できる。基板絶縁領域１は二酸化ケイ素を備えてもよく、かつ基板絶縁領域３は例えばn-型シリコンなどの半導体材料を備えてもよい。第一トレンチ５と第二トレンチ７が基板領域３の中に提供され、それによって、第一トレンチ５の底部と第二トレンチ７の底部は両者とも基板領域３を曝す。更に、第一トレンチ５と第二トレンチ７の底部と側壁は第一絶縁ライナー層１１で覆われ、第一トレンチ５と第二トレンチ７に隣接している基板領域３は第一の絶縁ライナー層１１で覆われ、その上に第一絶縁層１３が形成されている。第一絶縁ライナー層１１は二酸化ケイ素を備えてもよく、第一絶縁層１３は窒化ケイ素を備えてもよい。標準的なCMOS及び他の半導体装置を、第一トレンチ５と第二トレンチ７に隣接している基板領域３の中で後の段階で作製してもよい。
【０００８】
図２に見られるように第一スペーサー１５が、標準的なスペーサー形成技術を用いて、第一トレンチ５の中と第二トレンチ７の中に形成される。第一スペーサー１５は非晶質シリコンを備えてもよく、好ましくはD-サイズの形状を有する。後の段階において、第一スペーサー１５は、コレクターをベースキャパシタンスへ限定するために提供されることが明らかになるであろう。第一スペーサー１５は標準的なSTI作製方法の一部ではないが、本作製方法の次の段階において説明されるように、それらを除外してもよい。第二絶縁層１７が堆積され、その中に例えば高密プラズマ（HDP）二酸化ケイ素を適用することができる。第二絶縁層１７は第一トレンチ５と第二トレンチ７を充填し、かつ第一絶縁層１３を覆う。この時点から先では、本作製方法は標準的なSTI作製方法から逸脱する。フォトリソグラフィー法の工程が適用され、後のSTI領域（この場合には第二トレンチ７）がレジスト層でマスクされ、かつ、その中で縦型バイポーラートランジスターが作製されるであろうトレンチ（この場合には第一トレンチ５）が曝される。図２は、殆んどシリコンをエッチングしないドライエッチング法を用いて、第二絶縁層１７が第一トレンチ５から除去されることを示す。代わりに、第一トレンチ５の一部分のみをオープンにしてもよく、それによって第一スペーサー１５の作製を省くことができる。レジスト層が除去され、かつ、ヒ素又はリン等のn-型ドーパントの打ち込みによりコレクター領域１９が形成される。第一トレンチ５の底部はコレクター領域１９の頂上部を形成し、コレクター領域１９は基板絶縁領域１へ到達し、それによってコレクター領域１９は、第一のトレンチ５の底部に位置している基板領域３の一部分と置き換わっている。第一のスペーサー１５を、レジスト層の除去の後であって、コレクター領域１９を形成する前に作製することもできる。
【０００９】
ウェットエッチングにより、第一絶縁ライナー層１１の、第一トレンチ５の中で曝されている部分を除く。図３に描かれているように、その後に、エピタキシャル成長によりベース領域２１が形成され、曝されている全ての領域を覆う。ベース領域２１は、好ましくはSiGe:C層から構成されるが、他の任意のp-型半導体材料も適用することができる。ベース領域２１の一部分はコレクター領域１９の一部分を覆い、それによって、第一トレンチ５の中にベース-コレクター接合点を形成する。次に、第二絶縁ライナー層２２がベース領域２１の上に堆積し、かつ、第二スペーサー２３が窒化ケイ素の堆積と異方性エッチングにより形成される。第二絶縁ライナー層２２は、例えば二酸化ケイ素を備えてもよい。
【００１０】
その後、ウェットエッチングにより第二絶縁ライナー層２２の曝された部分、特に、コレクター領域１９の部分を覆っているベース領域２１の被覆部分である、曝された部分を除去する。図４に示されるように、n-型ポリシリコン又はモノシリコン層の堆積あるいは成長により、エミッター領域２５が形成される。エミッター領域２５の一部分は、ベース領域２１の一部分であってコレクター領域１９の部分を覆っている部分を覆い、それによって第一トレンチ５の中にエミッターとベースの接合部分を形成する。
【００１１】
この時点で、化学機械研磨（CMP）を用いた表面の平坦化を伴ない、標準的なSTT作製方法が継続される。しかしながらこの場合にCMP法は、第二絶縁層１７のみならず、エミッター領域２５とベース領域２１も平坦化できなければならず、それらの領域はモノシリコン、ポリシリコン又はSiGeを備えてもよい。図５に描かれているように、第一絶縁層１３と第二スペーサー２３の頂上部分は、平坦化の後に曝される。
【００１２】
その後に、図６に描かれているように、ベース領域２１の一部分とエミッター領域２５の一部分は、等方性シリコンエッチングまたは湿式酸化の工程で除去される。この作製工程は標準的なSTI作製方法の中に導入され、縦型バイポーラートランジスターの平面表面の改善を可能としている。
【００１３】
標準的なSTI作製方法がウェットエッチングにより続けられ、それによって第一絶縁層１３、第二絶縁層１７の一部分及び第二スペーサー２３の一部分が除去され、それによって図７に描かれたような平面表面がもたらされる。この時点で縦型バイポーラートランジスター２９が第一トレンチ５の中に形成され、第一トレンチ５はコレクター領域１９、ベース領域２１及びエミッター領域２５から構成される。更にSTI領域２７が、第二絶縁層１７によって満たされている第二トレンチ７の中に同時に形成される。要するに本作製方法は、通常はSTI領域のためのトレンチとして使用されるトレンチの中に、縦型バイポーラートランジスターを形成する。
【００１４】
この時点から先は、CMOSトランジスターなど他の装置の形成を伴い、標準的な半導体の作製方法が継続する。縦型バイポーラートランジスターは、縦型バイポーラートランジスターに対する追加の作製工程の影響を低下させるために、絶縁層で覆われてもよい。この絶縁層は、シリサイド保護マスクなどの既存のマスクを用いてパターニングされてもよい。ベース領域２１と電気的に接続しているベース接触領域は、第一トレンチ５と隣接している基板領域３の曝された部分の上に、金属層を提供することによって形成してもよい。CMOSトランジスターのためのソース／ドレーンの打ち込みをベース接触領域に適用してもよく、それによってベース抵抗を有利に低下させる。コレクター領域１９と電気的に接続しているコレクター接触領域は、基板絶縁領域１の一部分を除去し、かつコレクター領域１９の曝された領域の上に金属層を提供することにより形成される。エミッター領域２５と電気的に接続しているエミッター接触領域は、エミッター領域２５の上に金属層を提供することにより形成される。
【００１５】
本発明による横型バイポーラートランジスター作製の各々の段階を、図８から１３の横断面図の中で描く。
【００１６】
横型バイポーラートランジスターの作製方法は、図８に描かれた状況と共に開始し、それは縦型バイポーラートランジスターの作製のための出発点でもある。シリコン・オン・インシュレーター（SOI）基板が提供され、それは基板絶縁領域１０及び基板絶縁領域１０の上にある基板領域３０から構成される。基板絶縁領域１０は二酸化ケイ素を備えてもよく、基板領域３０は、例えばn-型シリコンなどの半導体材料を備えてもよい。第一トレンチ５０と第二トレンチ７０が基板領域３０の中に提供され、それによって第一トレンチ５０と第二トレンチ７０の底部は基板領域３０を曝す。更に第一トレンチ５０と第二トレンチ７０の底部と側壁７０は第一絶縁ライナー層１１０により覆われ、かつ第一トレンチ５０と第二トレンチ７０に隣接している基板領域３は第一絶縁ライナー層１１０により覆われ、その上に第一絶縁層１３０が形成される。第一絶縁ライナー層１１０は二酸化ケイ素を備えてもよく、第一絶縁層１３０は窒化ケイ素を備えてもよい。標準的なCMOS及び他の半導体装置は、第一トレンチ５０と第二トレンチ７０に隣接している基板領域３０の中に、後の段階で作製されてもよい。
【００１７】
図９に示されるように、第二絶縁層１７０が堆積され、その中に例えば高密プラズマ（HDP）二酸化ケイ素を適用してもよい。第二絶縁層１７０は第一トレンチ５０及び第二トレンチ７０を満たし、かつ第一絶縁層１３０を覆う。この時点から先は、本作製方法は標準的なSTI作製方法から逸脱する。フォトリソグラフィー法の工程が適用され、後のSTI領域（この場合には第二トレンチ７０）がレジスト層でマスクされ、かつ、その中で横型バイポーラートランジスターが作製されるであろうトレンチ（この場合には第一トレンチ５０）が曝される。図９は、殆んどシリコンをエッチングしないドライエッチング法を用いて、第二絶縁層１７０が第一トレンチ５０から除去されることを示す。更に、第一トレンチ５０に隣接している基板領域３０の一部分は追加のコレクター領域４３を備え、基板領域３０の他の部分は、第一トレンチ５０に隣接し且つ追加のコレクター領域４３に相対しており、追加のエミッター領域４５を備えている。次にレジスト層が除かれ、追加の基板領域４１が、ホウ素などのp-型ドーパントの打ち込みによって形成される。第一のトレンチ５０の底部は追加のベース領域４１の頂上部を形成し、それは基板絶縁領域１０へ到達し、それによって追加のベース領域４１は、基板領域３０の、第一トレンチ５０の底部に位置している部分を置換する。
【００１８】
ウェットエッチングは、第一絶縁ライナー層１０１の、第一トレンチ５０の中で曝されている部分を除去する。図１０の中で描かれているように、ベース領域２１０は、全ての曝された表面を覆っているエキタキシャル成長によって形成される。ベース領域２１０は好ましくはSiGe:C層から構成されるが、他の任意のp-型半導体材料も適用することができる。ベース領域２１０の一部分は、第一トレンチ５０の中で追加のベース領域４１０の一部分を覆う。その後に第二絶縁ライナー層２２０が、ベース領域２１０の上に堆積する。
【００１９】
次に、第二スペーサー２３０は窒化ケイ素の堆積と異方性エッチングにより形成される。第一トレンチ５０は、第二スペーサーの窒化ケイ素材料が第一トレンチ５０の底部を覆い、かつ第一トレンチ５０の一部分を充填するような寸法及び／又は形状を有している。図１１に示されているように、ウェットエッチングは第二絶縁ライナー層２２０の曝された部分を除去し、かつ、エミッター領域２５０は、n-型のポリシリコンまたはモノシリコン層の堆積または成長によって形成される。エミッター領域２５０は第一トレンチ５０の残っている部分を充填し、ベース領域２１０の上に伸展する。
【００２０】
この時点で、CMPを用いて表面を平坦化しながら標準的なSTI作製方法が続けられ、その方法は第二絶縁層１７０のみならず、エミッター領域２５０とベース領域２１０も平坦化して除去することが可能であり、それらの領域は、モノシリコン、ポリシリコン、又はSiGeを備えてもよい。図１２に描かれているように、CMPの工程の後に、第一絶縁層１３０と第二スペーサー２３０の頂上部分が曝され、エミッター領域２５０は完全に除去される。
【００２１】
その後にベース領域２１０の一部分は、等方性シリコンエッチング又は湿式酸化の工程により除かれる。この作製工程が標準的なSTI作製工程の中に導入され、横型バイポーラートランジスターの平面表面の改良を可能とする。標準的なSTI作製方法はウェットエッチングにより続けられ、それにより第一絶縁層１３０、第二絶縁層１７０の一部分、及び第二スペーサー２３０の一部分が除去され、図１３に描かれたような平面表面をもたらす。この時点でSTI領域２７０が、第二絶縁層１７０によって充填されている第二トレンチ７０の中に形成される。更に、横型バイポーラートランジスター４９０が第一トレンチ５０の中に同時に形成され、第一トレンチ５０は追加のコレクター領域４３０、追加のエミッター領域４５０、追加のベース領域４１０及びベース領域２１０から構成される。ベース領域２１０は、ベース領域２１０がSiGeから構成される場合には、最大のコレクター電流を提供するであろう。要するに本作製方法は、通常はSTI領域のためのトレンチとして使用されるトレンチの中に、横型バイポーラートランジスターを形成する。
【００２２】
この時点から先は、CMOSトランジスターなど他の装置の形成を伴い、標準的な半導体の作製が継続する。横型バイポーラートランジスターに対する追加の作製工程の影響を減らすために、横型バイポーラートランジスターが絶縁層で覆われることもある。この絶縁層は、ケイ化物保護マスクなどの既存のマスクを用いてパターニングされてもよい。そして、追加のベース領域４１と電気的に接続しているベース接触領域、追加のコレクター領域４３と電気的に接続しているコレクター接触領域、及び追加のエミッター領域４５と電気的に接続しているエミッター接触領域が、金属層を提供することによって適切な領域の上に形成されてもよい。
【００２３】
縦型バイポーラートランジスターのための、又は横型バイポーラートランジスターのための作製方法もまた、第一トレンチ５の中に縦型バイポーラートランジスター２９、及び第三トレンチの中に横型バイポーラートランジスター４９を、同時に提供することがある。第二トレンチ７の中に、浅いトレンチ分離領域２７及び／又は２７０が同時に提供される。この目的のためにスペーサー１５を省き、余分のマスキング工程を加えることもあり、それが、その中にコレクター領域１９と追加のベース領域４１が形成されている領域を規定する。
【００２４】
上記の態様はNPN-型バイポーラートランジスターの作製の実施例である。しかし本発明はNPN-型バイポーラートランジスターに限定されるものではないことに注意するべきであり、なぜならば、上記の作製工程は、n-型の材料をp-型の材料で置換することにより、PNP-型バイポーラートランジスターも含むように改変できるからであり、逆も同様である。
【００２５】
要するに本発明は、標準的な浅いトレンチ分離作製方法を適用してバイポーラートランジスターを作製するための方法を提供するものであり、第一トレンチの中に縦型バイポーラートランジスター又は横型バイポーラートランジスターと、第二トレンチの中に浅い分離領域を同時に形成する。更に本作製方法は、第一トレンチの中に縦型バイポーラートランジスター、第三トレンチの中に横型バイポーラートランジスター、及び第二トレンチの中に浅いトレンチ分離領域を同時に形成することもある。
【００２６】
上記の態様は本発明を限定するというよりは説明するものであり、添付された請求の範囲の範囲から逸脱することなく、当業者は多くの替わりの態様を設計できるであろうことに留意するべきである。請求の範囲において、括弧の間に置かれたいずれの参照符号も、請求の範囲を限定するものであると解釈されるべきではない。「から構成される（comprising）」という用語は、請求の範囲の中で挙げられた他の要素又は工程の存在を除外するものではない。要素に先立つ”a”又は”an”の用語は、そのような要素が複数で存在することを除外するものではない。
【００２７】
本発明のこれら及び他の観点は図面を参照にして更に明らかにされ、かつ述べられるであろう。これらの図は原寸に比例して描かれているのではない。一般的に図の中では、同じ成分は同じ参照番号で示される。
【図面の簡単な説明】
【００２８】
【図１】図１は、本発明の縦型バイポーラートランジスターを作製する各々の段階を横断面図で図解するものである。
【図２】図２は、本発明の縦型バイポーラートランジスターを作製する各々の段階を横断面図で図解するものである。
【図３】図３は、本発明の縦型バイポーラートランジスターを作製する各々の段階を横断面図で図解するものである。
【図４】図４は、本発明の縦型バイポーラートランジスターを作製する各々の段階を横断面図で図解するものである。
【図５】図５は、本発明の縦型バイポーラートランジスターを作製する各々の段階を横断面図で図解するものである。
【図６】図６は、本発明の縦型バイポーラートランジスターを作製する各々の段階を横断面図で図解するものである。
【図７】図７は、本発明の縦型バイポーラートランジスターを作製する各々の段階を横断面図で図解するものである。
【図８】図８は、本発明の横型バイポーラートランジスターを作製する各々の段階を横断面図で図解するものである。
【図９】図９は、本発明の横型バイポーラートランジスターを作製する各々の段階を横断面図で図解するものである。
【図１０】図１０は、本発明の縦型バイポーラートランジスターを作製する各々の段階を横断面図で図解するものである。
【図１１】図１１は、本発明の縦型バイポーラートランジスターを作製する各々の段階を横断面図で図解するものである。
【図１２】図１２は、本発明の縦型バイポーラートランジスターを作製する各々の段階を横断面図で図解するものである。
【図１３】図１３は、本発明の縦型バイポーラートランジスターを作製する各々の段階を横断面図で図解するものである。
【符号の説明】
【００２９】
１  基板領域
３  追加の基板領域
５  第一トレンチ
７  第二トレンチ
１０  基板領域
１１  第一絶縁ライナー層
１３  第一絶縁層
１５  第一スペーサー
１７  第二絶縁層
１９  第一トランジスター領域
２１  第二トランジスター領域
２３  第二スペーサー
２５  第三トランジスター領域
２７  浅いトレンチ分離領域
２９  縦型バイポーラートランジスター
３０  追加の基板領域
４１  第一トランジスター領域
４３  追加のコレクター領域
４５  追加のエミッター領域
４９  横型バイポーラートランジスター
５０  第一トレンチ
７０  第二トレンチ
１３０  第一絶縁層
１７０  第二絶縁層
２１０  第二トランジスター領域
２５０  第三トランジスター領域
２７０  浅いトレンチ分離領域
【図１】
2008539578.tif 000003
【図２】
2008539578.tif 000004
【図３】
2008539578.tif 000005
【図４】
2008539578.tif 000006
【図５】
2008539578.tif 000007
【図６】
2008539578.tif 000008
【図７】
2008539578.tif 000009
【図８】
2008539578.tif 000010
【図９】
2008539578.tif 000011
【図１０】
2008539578.tif 000012
【図１１】
2008539578.tif 000013
【図１２】
2008539578.tif 000014
【図１３】
2008539578.tif 000015
【国際調査報告】
2008539578.tif 000016
2008539578.tif 000017
2008539578.tif 000018