(57)【要約】  単結晶のチタン酸ストロンチウム又はチタン酸バリウム（１０）のボディを有するＭＯＳ（Metal-Oxide-Semiconductor）デバイスが提供され、ボディは、絶縁領域に隣接するドープされた半導体領域（２４）を備えている。ボディは、絶縁領域により、半導体領域から分離した、ドープされた導通領域を、さらに備えていてもよい。様々な手法でドープされた場合の単結晶チタン酸ストロンチウムの材料特性は、ＭＯＳスタックの絶縁構成部、導通構成部、及び、半導体構成部を提供するために、用いられる。有利なことに、単一のボディを用いることにより、スタック構成部の間のインターフェースレイヤの存在を回避することができ、電界効果トランジスタなどのＭＯＳデバイスの特性を改善する。
2008518435.tif 000002
【特許請求の範囲】
【請求項１】
単結晶のチタン酸ストロンチウム又はチタン酸バリウムのボディを有するＭＯＳ（Metal-Oxide-Semiconductor）デバイスであって、前記ボディは、絶縁領域に隣接するドープされた半導体領域を備える、ことを特徴とするＭＯＳデバイス。
【請求項２】
前記半導体領域は、少なくとも１つの希土類酸化物でドープされている、ことを特徴とする請求項１に記載のＭＯＳデバイス。
【請求項３】
前記希土類酸化物は、Ｌａ２Ｏ３である、ことを特徴とする請求項２に記載のＭＯＳデバイス。
【請求項４】
前記ボディは、前記絶縁領域により、前記半導体領域から分離した、ドープされた導通領域を、さらに備えることを特徴とする請求項１乃至請求項３のいずれかに記載のＭＯＳデバイス。
【請求項５】
前記導通領域はゲートとしての役割を果たし、前記絶縁領域はゲート絶縁膜としての役割を果たし、前記半導体領域は導通チャネルを備える、ことを特徴とする請求項４に記載のＭＯＳデバイス。
【請求項６】
絶縁領域により、導通領域から分離された半導体領域を備えるＭＯＳ（Metal-Oxide-Semiconductor）デバイスの製造方法であって、
単結晶のチタン酸ストロンチウム又はチタン酸バリウムのボディの第１の面に、第１の濃度で希土類酸化物をドーピングし、前記絶縁領域を形成する前記ボディの絶縁化領域に隣接する半導体領域を形成する工程を、
備えることを特徴とするＭＯＳデバイスの製造方法。
【請求項７】
前記ボディの反対側の第２の面に、前記第１の濃度より高い第２の濃度で希土類酸化物をドーピングする工程と、
前記第２の面をアニールし、還元して、前記絶縁領域により前記半導体領域から分離された前記導通領域を形成する工程と、
をさらに備えることを特徴とする請求項６に記載のＭＯＳデバイスの製造方法。
【請求項８】
前記第２の面上に還元性材料を堆積し、空気中で前記面を加熱することにより、前記第２の面はアニールされ、還元される、ことを特徴とする請求項７に記載のＭＯＳデバイスの製造方法。
【請求項９】
前記第２の面を還元性雰囲気で加熱することにより、前記第２の面はアニールされ、還元される、ことを特徴とする請求項７に記載のＭＯＳデバイスの製造方法。
【請求項１０】
前記第１の面は、アニールの間、酸化レイヤによりカバーされる、ことを特徴とする請求項９に記載のＭＯＳデバイスの製造方法。
【請求項１１】
前記第２の面は、レーザーを用いる局所的なラピッドサーマルアニールにより加熱される、ことを特徴とする請求項９又は請求項１０に記載のＭＯＳデバイスの製造方法。
【請求項１２】
前記還元性雰囲気は、Ｎ２及び／又はＨ２ガスを含んでいる、ことを特徴とする請求項９、請求項１０又は請求項１１に記載のＭＯＳデバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁領域に隣接するドープされた半導体領域を有するＭＯＳ（Metal - Oxide - Semiconductor）デバイスに関する。
【背景技術】
【０００２】
ＭＯＳデバイスは、半導体領域を導通領域から分離する絶縁領域を備えている。このようなデバイスの例には、電界効果トランジスタ（ＭＯＳＦＥＴ）、ＦＲＡＭ、ＤＲＡＭ、及び、ＬＤＭＯＳデバイスが含まれている。ＭＯＳＦＥＴでは、半導体領域は電流が流れるチャネルを提供し、導通領域はゲートとしての機能を果たす。電流は、ゲートに印加される電圧信号により制御される。ゲートと絶縁領域と半導体領域は、複数のレイヤのシーケンスで共通に形成され、集合的にゲートスタックと呼ばれる。
【０００３】
絶縁膜又はゲート絶縁膜は、半導体を導通ゲートから電気的に絶縁する役割を果たす。過剰なトンネル電流又はリーク電流を防止するため、ゲート絶縁膜は、十分に厚くなければならない。絶縁膜の現実的な最小の厚さは、使用材料の誘電率ｋにより、決定される。ゲート絶縁膜は、容認できるリーク電流にするために、十分に厚くなければならない。
【０００４】
今日の電子マーケットにおいては、より小さく、よりコンパクトな電子デバイスを望んでおり、より小さい、よりコンパクトな集積回路部品を提供するための製造への挑戦を、もたらしている。例えば、より狭いゲート幅のＭＯＳＦＥＴが望まれている。しかし、効率的な動作のための十分なゲート容量を維持するために、高いｋのゲート絶縁膜が採用されている。これは、十分なゲート容量を維持しながら、より小さいゲート幅を用いる場合に、ゲート絶縁膜の厚さの増大を認めることとなる。
【０００５】
用語「高いｋの絶縁体」は、ＭＯＳデバイス及び容量キャパシタに共通に絶縁体として用いられる材料であるＳｉＯ２についてのｋ値で、３．９より大きい誘電率を有する絶縁体に用いられる。高いｋの絶縁体の例は、ＳｒＴｉＯ３、つまり、チタン酸ストロンチウム（strontium titanate）がある。
【０００６】
Panらによる論文「ＬａをドープしたＳｒＴｉＯ３ヘテロ構造に基づく薄膜電界効果トランジスタ、"Thin-film field-effect transistors based on La-doped SrTiO3 heterostructures"」Appl Phys Letts、ボリューム８４、Ｎｏ．９の１５７３頁〜１５７５頁には、絶縁ゲートとしてＳｒＴｉＯ３を用い、ｎ型埋め込み半導体チャネルとしてランタンをドープしたＳｒＴｉＯ３を用いて製造されたＦＥＴが開示されている。エピタキシャルヘテロ構造が、ゲートスタックを形成するために、順次、基板上に成長される。第１に、ランタンをドープしたＳｒＴｉＯ３の半導体レイヤが、基板上に成長される。ランタンは、ストロンチウムサイトに代替ドーパントとして機能する希土類元素である。ドープされた材料は、半導体特性を示す。第２に、ＳｒＴｉＯ３のゲート絶縁レイヤが成長される。第３に、メタルコンタクトが、熱蒸発方式とリフトオフ技術を用いて堆積されて、ゲートとゲートコンタクトを定義するようにパターニングされる。
【０００７】
ＳｒＴｉＯ３のエピタキシャル堆積は、速度が遅く、比較的難しいプロセスである。これは、ＣＭＯＳデバイスの大量生産の高価格化もたらし、大規模なＣＭＯＳプロセスにおけるＳｒＴｉＯ３の使用を妨げるであろう。
【発明の開示】
【課題を解決するための手段】
【０００８】
本発明の第１の観点によれば、単結晶のチタン酸ストロンチウム又はチタン酸バリウムのボディを有するＭＯＳ（Metal-Oxide-Semiconductor）デバイスであって、ボディが絶縁領域に隣接するドープされた半導体領域を備えるＭＯＳデバイスが提供される。ＭＯＳデバイスのゲート絶縁膜及び半導体は、単結晶のボディにより提供されるため、これらの構成部レイヤの間のインターフェースレイヤの存在を回避する。有利なことに、ＭＯＳ構造の重要な特性は維持され、デバイスのパフォーマンスを改善する。
【０００９】
単結晶のチタン酸ストロンチウム又はチタン酸バリウムのボディは、絶縁領域及び半導体領域を提供するように、ドープできるという発明者による認識を、本発明は包含している。
【００１０】
好適な実施形態においては、ボディは、絶縁領域により、半導体領域から分離した、ドープされた導通領域を、さらに備えている。単結晶のチタン酸ストロンチウム及びチタン酸バリウム（特に、前者）は、材料に導電性を持たせるように処理できると、発明者はさらに認識している。この有益な特性は、インターフェースレイヤのないゲートスタックを提供するために用いられる。したがって、単結晶は、ＭＯＳデバイスのゲート、ゲート絶縁膜、及び、半導体の領域を提供する役割を果たす。有利なことに、メタルゲート電極に関する結晶方位の局所的な差異は回避され、これにより、駆動機能の均一性が改善する。
【００１１】
用語「チタン酸ストロンチウム」及び「チタン酸バリウム」は、その派生物を含むと解釈されるべきであると、理解されるべきである。例えば、チタン酸バリウムの単結晶におけるバリウムサイトの小さな割合が、（Ｂａ，Ｓｒ）ＴｉＯ３、（Ｂａ，Ｃａ）ＴｉＯ３、又は、（Ｂａ，Ｐｂ）ＴｉＯ３の単結晶を与える他の元素で、占められるようにしてもよい。同様に、チタンサイトの所定の割合が、例えば、Ｂａ（Ｔｉ，Ｓｎ）Ｏ３、又は、Ｂａ（Ｔｉ，Ｚｒ）Ｏ３を与えるスズ又はジルコニウムで、占められるようにしてもよい。
【００１２】
好ましくは、導通領域及び／又は半導体領域は、Ｌａ又はその酸化物などの少なくとも１つの希土類イオンで、ドープされる。他の代替物には、Ｎｄ、Ｈｏ、Ｄｙ、Ｓｍ、Ｐｒ、Ｇｄ、Ｎｂ及びＴａが含まれる。
【００１３】
本発明の第２の観点によれば、絶縁領域により、導通領域から分離された半導体領域を備えるＭＯＳ（Metal-Oxide-Semiconductor）デバイスの製造方法であって、単結晶のチタン酸ストロンチウム又はチタン酸バリウムのボディの第１の面に、第１の濃度で希土類酸化物をドーピングし、絶縁領域を形成するボディの絶縁化領域に隣接する半導体領域を形成する方法が提供される。
【００１４】
エピタキシャルの堆積を避けることで、半導体領域及び絶縁領域の形成に必要とされるステップが、より少なくなる。有利なことに、これは、製造コストを低減し、高いｋの絶縁体を組み込んだ電子デバイスの大量生産を実現する現実的な手段を提供する。
【００１５】
好適な実施形態においては、方法は、ボディの反対側の第２の面に、第１の濃度より高い第２の濃度で希土類酸化物をドーピングする工程と、第２の面をアニールし、還元して、絶縁領域により半導体領域から分離された導通領域を形成する工程とを、さらに備えている。これは、エピタキシャルの堆積をせずに、半導体領域、絶縁領域及び導通領域の形成を可能にし、これにより有利なことに、必要なプロセスステップ数をさらに削減する。
【００１６】
第２の面上に還元性材料を堆積し、空気中でこの面を加熱することにより、第２の面をアニールし、還元するようにしてもよい。或いは、第２の面を還元性雰囲気で加熱することにより、第２の面をアニールし、還元するようにしてもよい。この場合、第１の面は、アニールの間、酸化レイヤによりカバーされるようにしてもよく、及び／又は、第２の面を、レーザーを用いる局所的なラピッドサーマルアニールにより加熱するようにしてもよい。これは、第１の面の還元を防止する役割を果たす。還元性雰囲気は、Ｎ２及び／又はＨ２ガスを含んでいてもよい。
【発明を実施するための形態】
【００１７】
ここで、単なる例示として、添付している図面を参照して、本発明を説明する。
【００１８】
本発明を、ＭＯＳＦＥＴに関連して説明する。しかしながら、これはＭＯＳデバイスの単なる一例であると認識されるべきであり、本発明は序論で述べたような他のＭＯＳデバイスにも同様に適用可能であると認識されるべきである。
【００１９】
ＭＯＳＦＥＴは、半導体領域上のゲート絶縁領域上に導通ゲート領域を有するゲートスタックを、備えている。ゲート領域に印加される電圧形式の電気的なゲート信号は、半導体領域にあるチャネルを流れる電流を制御する役割を果たす。ゲート絶縁膜は、ゲート領域を、下側のチャネルから、電気的に絶縁する役割を果たす。
【００２０】
図１は、単結晶のチタン酸ストロンチウムのボディから形成されたゲートスタック１０を示している。図面は模式的なものであり、ＭＯＳＦＥＴの一部だけを示していることは、理解されるべきである。単純化及び理解の容易化を図るために、ソース及びドレイン電極などの他の構成部は、この図には示されていない。以下の実施形態で記述されるボディは単結晶のチタン酸ストロンチウムにより形成されているが、チタン酸バリウム（barium titanate）、又は、チタン酸ストロンチウム若しくはチタン酸バリウムの派生物を、代わりに用いるようにしてもよい。例えば、単結晶の（Ｂａ，Ｓｒ）ＴｉＯ３、（Ｂａ，Ｃａ）ＴｉＯ３、（Ｂａ，Ｐｂ）ＴｉＯ３、Ｂａ（Ｔｉ，Ｓｎ）Ｏ３、又は、Ｂａ（Ｔｉ，Ｚｒ）Ｏ３を、用いてもよい。
【００２１】
単結晶のチタン酸ストロンチウムのボディは、ドープされた導通ゲート領域２２と、ドープされた半導体領域２４とを備えており、これらは、ゲート絶縁領域２６により分離されている。これらの構成領域に施される電気的接続は、示していない。
【００２２】
図２Ａ乃至図２Ｅを参照して、本発明に基づくデバイスの製造工程の例示的方法を、説明する。
【００２３】
ゲートスタックは、未加工である単結晶のチタン酸ストロンチウムのウェハ又は薄い矩形プレートを処理することにより、形成される。ウェハは（図示しない）サンプルホルダに支持されている。第１に、図２Ａに示すように、ウェハの第１の主面３０（裏側）に、１００で示されているように、Ｌａ又はＬａ２Ｏ３ソースを用いるランタンイオンを打ち込む。Ｎｄ、Ｈｏ、Ｄｙ、Ｓｍ、Ｐｒ、Ｇｄ、Ｎｂ及びＴａを含む他の希土類元素及びそれらの酸化物を代わりに用いてもよい。或いは、Ｓｎ又はＣｅをウェハに打ち込むために用いることができる。打ち込み領域２４の一部は、最終デバイスの半導体チャネルを形成する。面３０へのイオンの打ち込みに続いて、例えばＳｉＯ２（図示せず）の保護レイヤが、その上に堆積される。
【００２４】
そして、フォトレジストのレイヤが、第１の主面３０の反対側である第２の主面３１に、堆積される。そして、フォトレジストの一部はＵＶ照射に曝され、図２Ｂに示したように、マスクとしての役割を果たすフォトレジスト部３２を残すように、レジストの一部を取り除くために、ウエットエッチングが用いられる。しかしながら、他の既知の技術をマスク３２形成のために利用できることは、理解されるべきである。そして、２００で示されているように、ランタンイオンがウェハの第２の主面３１の露出部分に打ち込まれ、これは、用いられたドーパントに依存して、５０〜３００ｎｍの範囲の所定の深さに達する。第２の面３１に適用されるドーピング濃度は、第１の面３０に適用されるドーピング濃度より、高い。例えば、第１の面３０（半導体領域）に適用されるドーピング濃度は０．１５ｍｏｌ％より小さくてよく、第２の面３１に適用されるドーピング濃度は０．１５〜０．２５ｍｏｌ％の範囲内でよい。第２の打ち込み領域２２は、最終デバイスの導通ゲートを形成し、ゲートは絶縁（誘電体）領域２６により半導体チャネル２４から分離される。
【００２５】
そして、ゲート領域２２内の希土類ドーパントは、加熱により活性化され、（化学的に）領域を還元する。このプロセスの効果は、下側の絶縁領域２６の導電性が大きく変化するのを避けるように、ゲート領域だけに限られるべきである。Ｎ２−Ｈ２混合などの還元性雰囲気の中で第２の面を加熱することにより、ゲート領域２２は、アニールされ、還元される。他の領域の露出面は、還元を防止するために、酸化レイヤによりカバーすることができる。第２の面だけが還元されるようにするために、例えばレーザーを用いるような、局所的なフラッシュラピッドサーマルアニール（Rapid Thermal Anneal:RTA）を用いることができる。
【００２６】
或いは、（図示しない）窒化シリコン（Silicon nitride）のレイヤを、高濃度ドープゲート領域２２上に選択的に堆積する。そして、ドーパント及びボディ材料に依存して、１分から１時間、１０００℃より高い温度に加熱した空気の中で、ウェハをアニールする。窒化シリコンのレイヤは、アニールステップの間、ゲート２２だけを還元する役割を果たす。しかしながら、例えば窒化チタン（titanium nitride）及び窒化アルミニウム（aluminum nitride）など、他の還元性材料を代わりに用いてもよい。
【００２７】
そして、図２Ｃを参照すると、例えばＳｉ３Ｎ４、ＡｌＮ、又は、ＴｉＮの保護レイヤ３５がウェハ上に堆積され、活性化された導通ゲート領域２２上の窒化ハードマスク３５を残して、フォトレジスト部３２が除去される。
【００２８】
そして、図２Ｄに示すように、ドープされていない材料の部分を取り除くように、半導体領域２４の境界の下まで、ウェハの露出面がエッチングされる。そして、ウェハの半導体領域の現在露出している面にドーパント種３００を打ち込むことにより、ソース及びドレイン領域４０、４２が形成される。そして、ドーパントイオンは、サーマルアニールにより活性化される。そして、図２Ｅに示すように、ハードマスク３５が除去されて、ＭＯＳデバイスが残される。
【００２９】
ソース及びドレイン領域は、多くの異なる手法で、及び、既知のｎ型及びｐ型のドーパント種を用いて、形成することができることは、理解されるべきである。しかしながら、ソース／ドレインの形成は、本発明に係るデバイス及び方法にとって重要ではなく、その詳細は更には説明しない。
【００３０】
ゲートスタックは絶縁されていると説明したが、そのようなゲートスタックを有するＭＯＳＦＥＴは、例えば集積回路チップなどの、多くの異なる分野に組み込むことができると、理解されるべきである。
【００３１】
単結晶のチタン酸ストロンチウム又はチタン酸バリウムは、絶縁領域に隣接する半導体領域を提供するためにドープされ得るという認識を、本発明は包含している。したがって、上述した実施形態における単結晶のボディは導通領域も備えているが、本発明に係るＭＯＳデバイスにとって、これは本質的なことではないと理解されるべきである。例えば、半導体及び絶縁領域を提供する単結晶のチタン酸バリウムのボディを有し、エピタキシャル的に形成された導通領域を有するＭＯＳデバイスは、本発明の範囲にある。
【００３２】
要約すると、単結晶のチタン酸ストロンチウム又はチタン酸バリウムのボディを有するＭＯＳデバイスが提供され、このボディは、絶縁領域に隣接するドープされた半導体領域を備えている。ボディは、絶縁領域により半導体領域から分離した、ドープされた導通領域をさらに備えていてもよい。様々な手法でドープされた場合の単結晶のチタン酸ストロンチウムの材料特性は、ＭＯＳスタックの絶縁構成部、導通構成部、及び、半導体構成部を提供するために、用いられる。有利なことに、単一のボディを用いることにより、スタック構成部の間のインターフェースレイヤの存在を回避することができ、電界効果トランジスタなどのＭＯＳデバイスの特性を改善する。
【００３３】
本開示を読むことにより、当業者にとって、他の変形及び改造は明白であろう。そのような変形及び改造は、半導体の設計、製造及び利用において既知である均等物及び他の特徴を含んでいてもよく、それらは、ここに開示する特徴に加えて、又は、特徴に代えて、用いてもよい。
【図面の簡単な説明】
【００３４】
【図１】図１は、本発明に係る電界効果トランジスタの一部の非常に模式的な断面図である。
【図２Ａ】図２Ａは、本発明に基づく製造工程における各段階のＭＯＳデバイスの模式的な断面図である。
【図２Ｂ】図２Ｂは、本発明に基づく製造工程における各段階のＭＯＳデバイスの模式的な断面図である。
【図２Ｃ】図２Ｃは、本発明に基づく製造工程における各段階のＭＯＳデバイスの模式的な断面図である。
【図２Ｄ】図２Ｄは、本発明に基づく製造工程における各段階のＭＯＳデバイスの模式的な断面図である。
【図２Ｅ】図２Ｅは、本発明に基づく製造工程における各段階のＭＯＳデバイスの模式的な断面図である。
【図１】
2008518435.tif 000003
【図２Ａ】
2008518435.tif 000004
【図２Ｂ】
2008518435.tif 000005
【図２Ｃ】
2008518435.tif 000006
【図２Ｄ】
2008518435.tif 000007
【図２Ｅ】
2008518435.tif 000008
【国際調査報告】
2008518435.tif 000009
2008518435.tif 000010
2008518435.tif 000011