(57)【要約】多数のプローブによる使用の電子的要素試験装置。各プローブは下極および上極を有する。装置は：第一面および第二面を有する第一のプレート、その第一面はそこに配置された一連の下極領域を有し、下極領域はそれぞれプローブの下極を受容するよう構成されており、および；一連の下極領域に近接して配置された信号線領域、信号線領域はそれぞれ下極領域とスイッチング回路の間に無ケーブル電気パスを提供するよう手配される：を含む。スイッチング回路は、電子的要素をそれぞれ、上下極を経由して、試験回路を連続的に接続するよう操作が可能である。【選択図】図４
2008537108.tif 000002
【特許請求の範囲】
【請求項１】
多数のプローブとともに使用する電子的要素の試験装置において、
プローブはそれぞれ上極と下極を有し、該装置は、
第一面および第二面を有する第一プレートであって、その第一面はそこに配置された一連の下極領域を有し、下極領域はそれぞれプローブの下極を受容するよう構成された第一プレート、および、
一連の下極領域に近接して配置された複数の信号線領域であって、各信号線領域が下極領域とスイッチング回路の間に無ケーブル電気パスを提供するよう手配される信号線領域、から成り、
下極が少なくともいくつかの下極領域に配置される場合、下極がそれぞれ電子的要素の第一末端領域と接する場合、上極がそれぞれの下極の補助として電子的要素の第二末端領域に接する場合、および、信号線領域がそれぞれ下極領域とスイッチング回路の間に無ケーブル電気パスを提供する場合、スイッチング回路は、電子的要素がそれぞれ上下極を経由して試験回路に連続して接続するよう作動する、試験装置。
【請求項２】
プローブの数が少なくとも約５０個から成る、請求項１に記載の装置。
【請求項３】
下極領域は第一プレートの穴から成る、請求項１に記載の装置。
【請求項４】
上極および下極は銅から成る、請求項１に記載の装置。
【請求項５】
上極はそれぞれ、電子的要素を取り上げ、その電子的要素を下極に近接して設置するよう適合する、請求項４に記載の装置。
【請求項６】
上極は、第一プレートに大体並行に、上極および下極がその間に設置された電子的要素と電気接触できるよう、第一プレートおよび上部プローブプレートのどちらかはもう一方に対して可動に、上部プローブプレートに固着される、請求項４に記載の装置
【請求項７】
第一プレートは回路基板から成る、請求項１に記載の装置。
【請求項８】
スイッチング回路は第二プレートに配置され、第二プレートは複数の信号線領域を経由した第一プレートとの電気通信のため構成される、請求項７に記載の装置。
【請求項９】
第二プレートおよび第一プレートは、携帯用スイッチング装置を形成するため、接続が可能である、請求項８に記載の装置。
【請求項１０】
装置はさらに、
複数のスイッチング回路であって、各スイッチング回路は信号線領域との電気通信のため構成されるスイッチング回路、
から成る、請求項１に記載の装置。
【請求項１１】
スイッチング回路はリードリレーから成る、請求項１０に記載の装置
【請求項１２】
装置はさらに、
スイッチング回路を経由して、複数の下極領域に切り替えできる接続が可能であり、および電子的要素の電気特性を測定するよう配された試験回路から成る、請求項１０に記載の装置。
【請求項１３】
電子的要素はダイオードから成る、請求項１２に記載の装置。
【請求項１４】
電気特性はダイオードの逆電流から成る、請求項１３に記載の装置。
【請求項１５】
電気特性はダイオードの順電圧およびダイオードの逆方向ブレークダウン電圧から成る、請求項１３に記載の装置。
【請求項１６】
多数のプローブを使用する多数の電子的要素試験のシステムにおいて、プローブはそれぞれ、下極および上極を有し、システムは、
第一面および第二面を有する第一プレート、その第一面はそこに配置された一連の下極領域を有し、下極領域はそれぞれプローブの下極を受容するよう構成されており、および、
一連の下極領域に近接して配置された信号線領域、信号線領域はそれぞれ下極領域とスイッチング回路の間に無ケーブル電気パスを提供するよう手配される、から成る試験装置、
コンピュータ可読ストレージ媒体、および、
試験装置、コンピュータ可読ストレージ媒体、およびコンピュータプログラムに迅速に反応し、コンピュータプログラムがプロセッサにロードされると、
下極が少なくともいくつかの上極に配置された場合、下極がそれぞれ電子的要素の第一末端領域に接する場合、下極に補助的に反応する上極が電子的要素の第二末端領域に接する場合、および、信号線領域がそれぞれ下極とスイッチング回路の間に無ケーブル電気パスを供給する場合、それぞれの電子的要素がプローブの上下極を経由して、試験回路に連続的に接続するスイッチング回路が生じることにより、試験結果を出す試験装置をコントロール、および、
コンピュータ可読ストレージ媒体の試験結果の保存をコントロールするよう作動する、プロセッサ、
から成るシステム。
【請求項１７】
コンピュータ可読保存媒体は、メモリマップ、そのメモリマップは多数のメモリゾーンを有し、あらかじめ決められた試験結果の範囲にそれぞれ対応するメモリゾーン、そのメモリゾーンはそれぞれ多数の電子的要素に対応する多数の試験結果範囲を有し、試験結果に基づいて、特定のメモリゾーン、およびメモリマップの試験結果範囲内の特定の試験結果の保存をコントロールするよう作動するコンピュータプログラム、から成る、請求項１６に記載のシステム。
【請求項１８】
システムはさらに、
試験装置から電子的要素を受容するよう配された多数の分類レセプタクル、メモリゾーンの数に対応する数の分類レセプタクル、特定のメモリゾーンの試験結果範囲のコンテンツに基づいた特定のメモリゾーンに関連する特定の分類レセプタクル中へ電子的要素をほぼ同時に配置させるよう、さらに作動するコンピュータプログラム、
から成る、請求項１７に記載のシステム。
【請求項１９】
試験装置および複数のプローブを使用して、複数の電子的要素を複数の分類レセプタクル中に分類する方法において、
プローブはそれぞれ上極と下極を有し、
試験装置は、第一面および第二面を有する第一プレート、その第一面はそこに配置された一連の下極領域を有し、下極領域はそれぞれプローブの下極を受容するよう構成されており、および、
一連の下極領域に近接して配置された信号線領域、信号線領域はそれぞれ下極領域とスイッチング回路の間に無ケーブル電気パスを提供するよう手配される、から成り、方法は、
下極が少なくともいくつかの下極領域に配置された場合、下極と電子的要素の第一末端領域の間にそれぞれ電気接触の構築を手配、
それぞれが下極の補助となる複数の上極と電子的要素の第二末端領域の間にそれぞれ、電気接触の構築を手配、
各下極とスイッチング回路の間に無ケーブル電気パスの構築を手配、
それぞれの電子的要素をプローブの上下極を経由して試験回路に連続的に接続するスイッチング回路が生じることによって、電子的要素を試験、その試験回路は試験結果一式を出す、
メモリに試験結果一式の保存を手配、および、
試験結果一式に基づいて、第一分類レセプタクルに属する電子的要素をそれぞれ、第一分類レセプタクルの中に、ほぼ同時の配置を手配、
および、第一分類レセプタクルに属する電子的要素をそれぞれ、第一分類レセプタクルの中に、配置するステップの後、試験結果一式に基づいて、第二分類レセプタクルに属する電子的要素をそれぞれ、第二分類レセプタクルの中に、ほぼ同時の配置を手配、から成る方法。
【請求項２０】
メモリ中に試験結果一式の保存を手配するステップはさらに、
メモリ中に多数のメモリゾーンを設置、メモリゾーンはそれぞれあらかじめ決定された試験結果範囲に対応し、および電子的要素の数に対応する多数の試験結果範囲を有し、そのメモリゾーンおよび試験結果範囲は集合的にメモリマップを構成する、
および、メモリマップに試験結果一式の特定の試験結果の保存を手配、
から成る、請求項１９に記載の方法。
【請求項２１】
メモリマップに試験結果一式の特定の試験結果の保存を手配するステップは、
特定の電子的要素試験の後、各メモリゾーンの特定の試験結果内に、試験結果の保存の手配、から成る請求項２０に記載の方法。
【請求項２２】
各メモリゾーンの特定の試験結果内に、試験結果の保存の手配するステップは、各メモリゾーンの特定の試験結果内のフラグの設定またはクリアのうち一つから成る、請求項２１に記載の方法。
【請求項２３】
フラグがひとつのメモリゾーンの特定の試験結果範囲に設定される場合、他のメモリゾーンの対応する試験結果内でのフラグはクリアされる、請求項２２に記載の方法。
【請求項２４】
分類レセプタクルの数はメモリゾーンの数に対応する、請求項２２に記載の方法。
【請求項２５】
第一分類レセプタクルに属する電子的要素をそれぞれ、第一分類レセプタクルの中に、ほぼ同時の配置を手配するステップはさらに、
第一分類レセプタクルに対応する特定のメモリゾーンを認識、
認識されたメモリゾーンの試験結果にそれぞれ、各試験結果範囲内のフラグが第一分類レセプタクルに属する試験結果範囲に関連する電子的要素を示しているかを決定、および、
電子的要素に関連する試験結果範囲内のフラグが、電子的要素が第一分類レセプタクルに属すと示した場合、電子的要素をそれぞれ第一分類レセプタクルの中にほぼ同時の配置を手配する、
請求項２４に記載の方法。
【請求項２６】
プロセッサにロードされると、請求項１９の方法を実行する、コンピュータプログラムによってエンコード化されるコンピュータ可読媒体。
【発明の詳細な説明】
【背景技術】
【０００１】
本発明の態様は、概して電子的要素の試験に関するものであり、およびより具体的には、多数のプローブを使用した、半導体デバイスのような多数の電子的要素試験のための装置およびシステムに関し、また多数の電子的要素を多数のレセプタクルに分類する方法に関するものである。
【０００２】
半導体デバイスのような電子的要素は通常、包装の様々な段階に先立って試験が行われる。図１は、少量のホウ素、ヒ素、リン、亜鉛、ゲルマニウム、または他の要素の、ドープ塗料を塗ったチップ型の（標準的にはシリコン）能動素子１０２を含む、ダイオードなどの標準的な電子的要素１００の簡易化した図である。能動素子１０２は末端領域１０４に接触している。二つの末端領域１０４が図示されているが、末端領域を追加することは可能である。末端領域１０４は、リードフレーム（図示せず）に接着される前に、アルミニウム、金、またはチタンなどの金属の薄層の型を取ってよい。リードフレームに接着後、末端領域１０４は、金またはアルミニウムのワイヤの型をとってよい。
【０００３】
リードフレームを電子的要素１００に接着する前、かつ／また、ガラス、プラスチック、または金属のケースに電子的要素１００を封入する前など、電子的要素１００を包装する様々な段階の前に、プローブおよび試験回路を使用して電子的要素１００の特定の電気特性を測定するため、末端領域１０４を使用することが望ましい。――そして、電気特性が充分な類似のデバイスは電気特性が不十分なデバイスと分けられる。
【０００４】
プローブは、電子的要素１００の末端領域１０４と接触する導体素子で、少なくとも電気パスの一部を試験回路に提供する。図１に示されるように、プローブ１０５は、電子的要素１００の一つの末端領域１０４と接する上極１０６、および他の末端領域１０４と接する下極１０８を有するが、電子的要素１００の二つ以上の末端領域がプローブと接してもよい。
【０００５】
測定されたダイオードの電気特性の例として、ダイオードの逆電流、ダイオードの順電圧、およびダイオードの逆方向ブレークダウン電圧などが含まれるが、これに限定されるものではない。ダイオード逆電流試験（IR）に適合する試験回路２００の回路図が図２に、およびダイオード順電圧試験（VF）に適合する試験回路３００の回路図が図３に示されている。
【０００６】
従来のある試験技術では、半導体デバイスは個々に――ひとつずつ、試験および分類され、デバイスは機械的に試験局に、かつ試験局から移され、そこでプローブおよび試験回路に電子的に接続される。
【０００７】
他の既知の試験技術は、いくつかの（たいてい１０個以下）装置を試験局で、単一回路で行う試験に関する。後者の技術では、プローブはワイヤーケーブルを使用してスイッチに接続され、そして、スイッチは、試験回路に反応する。スイッチおよび試験回路は、スイッチング板上に一体化されていることが多い。
【０００８】
半導体デバイスの製造かつ／また組立作業の能率を減少させる一つの因子は、デバイスが試験局におよび試験局から移されるのにかかる時間である。試験中のデバイス移動時間を短縮する一つの方法は、回路につき試験されるデバイスの数を増やすことである。
しかし、通常、回路につき試験されるデバイスの数に比例して、対応するハードウェア試験およびコントロールの複雑性は増す。特に、（１）プローブをスイッチング板と接続するワイヤーケーブルの量が増えと複雑さが増すと、試験ハードウェアの維持や再構成がより難しくなる。
（２）試験結果の管理を含む、分類作業の試験前実行は、より難しくなる。メンテナンス、再構成、および結果管理は、異なる形状、サイズ、および電気特性のデバイスが同一回路で試験される場合に、さらに難しくなる。
【０００９】
ゆえに、試験ハードウェアの有用性および構造化可能性を高めながら試験処理能率を上げる、電子的要素試験の装置、システム、および方法が必要とされる。
【発明の開示】
【００１０】
本発明の態様により、前述の必要性は、多数のプローブ（１００など）を使用するための電子的要素試験装置によって、取り組まれる。各プローブは下極および上極を有する。装置は：第一面と第二面を有する第一プレート、マザーボードのようなプリント基板になり得る第一面は、そこに配置された一連の下極領域を有し、下極領域はそれぞれ、プローブの下極を受容するよう構成されており；および、一連の下極領域に近接して配置された複数の信号線領域、各信号線領域は、下極領域およびスイッチング回路の間に、無ケーブル電気パスを提供するよう手配される：を含む。下極が少なくともいくつかの下極領域に配置される場合、下極がそれぞれ電子的要素の第一末端領域と接する場合、上極がそれぞれの下極の補助として電子的要素の第二末端領域に接する場合、および、信号線領域がそれぞれ下極領域とスイッチング回路の間に無ケーブル電気パスを提供する場合、スイッチング回路は、電子的要素がそれぞれ上下極を経由して試験回路に連続して接続するよう作動する
【００１１】
上極はそれぞれ、ダイオードなどの電子的要素を受け取り、その電子的要素を下極に近接して設置するよう適合している。上極は、第一プレートに大体並行に、上極および下極がその間に設置された電子的要素と電気接触できるよう、第一プレートおよび上部プローブプレートのどちらかはもう一方に対して可動に、上部プローブプレートに固着され得る。
【００１２】
リードリレーになり得るスイッチング回路は、複数の信号線領域を経由して、第一プレートと電気通信をするよう構成される、第二プレートに配置される。第二プレートおよび第一プレートは、携帯用スイッチング装置を形成するよう接続が可能である。試験回路は、スイッチング回路を経由して複数の下極領域に切り替えできる接続が可能で、電子的要素の電気特性を測定するよう手配され得る。
【００１３】
本発明の他の態様により、プローブがそれぞれ下極と上極を有する多数のプローブを使用する、多数の電子的要素試験のためのシステムは、試験装置を含む。試験装置は：第一面および第二面を有する第一プレート、その第一面はそこに配置された一連の下極領域を有し、下極領域はそれぞれプローブの下極を受容するよう構成されており：および、一連の下極領域に近接して配置された信号線領域、信号線領域はそれぞれ下極領域とスイッチング回路の間に無ケーブル電気パスを提供するよう手配される、を含む。システムはさらに、コンピュータ可読のストレージ媒体、および試験装置、コンピュータ可読のストレージ媒体、およびコンピュータプログラムに応答するプロセッサを含む。コンピュータプログラムがプロセッサにロードされると、
下極が少なくともいくつかの上極に配置された場合、下極がそれぞれ電子的要素の第一末端領域に接する場合、下極に補助的に反応する上極が電子的要素の第二末端領域に接する場合、および、信号線領域がそれぞれ下極とスイッチング回路の間に無ケーブル電気パスを供給する場合、それぞれの電子的要素がプローブの上下極を経由して、試験回路に連続的に接続するスイッチング回路が生じることにより、試験結果を出す試験装置をコントロールするよう、および、コンピュータ可読ストレージ媒体の試験結果の保存をコントロールするよう作動する、
【００１４】
コンピュータ可読のストレージ媒体は、多数のメモリゾーンを有するメモリマップになり得る。メモリゾーンはそれぞれ、あらかじめ定められた試験結果範囲に対応し、電子的要素の数に対応する多数の試験結果範囲を有する。コンピュータプログラムは、試験結果に基づいて、特定のメモリゾーンおよびメモリマップの試験結果範囲中の特定の試験結果の保存をコントロールするため、作動する。
【００１５】
メモリゾーンの数に対応する多数の分類レセプタクルは、試験装置から電子的要素を受容するよう手配され得る。コンピュータプログラムはさらに、特定のメモリゾーンの試験結果範囲のコンテンツに基づいた特定のメモリゾーンに関連する特定の分類レセプタクルに、電子的要素をほぼ同時に配置させるよう作動する。
【００１６】
本発明のさらなる態様により、多数の電子的要素を、試験装置およびそれぞれが下極および上極を有する多数のプローブを使用して、複数の分類レセプタクル中に分類する方法が提供される。試験装置は、第一面および第二面を有する第一プレート、その第一面はそこに配置された一連の下極領域を有し、下極領域はそれぞれプローブの下極を受容するよう構成されており、および、一連の下極領域に近接して配置された信号線領域、信号線領域はそれぞれ下極領域とスイッチング回路の間に無ケーブル電気パスを提供するよう手配される：を含む。手法は：下極が少なくともいくつかの下極領域に配置された場合、下極と電子的要素の第一末端領域の間にそれぞれ電気接触の構築を手配；それぞれが下極の補助となる複数の上極と電子的要素の第二末端領域の間にそれぞれ、電気接触の構築を手配；各下極とスイッチング回路の間に無ケーブル電気パスの構築を手配；それぞれの電子的要素をプローブの上下極を経由して試験回路に連続的に接続するスイッチング回路が生じることによって、電子的要素を試験、その試験回路は試験結果一式を産出；メモリに試験結果一式の保存を手配；および、試験結果一式に基づいて、第一分類レセプタクルに属する電子的要素をそれぞれ、第一分類レセプタクル中に、ほぼ同時の配置を手配；および、第一分類レセプタクルに属する電子的要素をそれぞれ、第一分類レセプタクルの中に、配置するステップの後、試験結果一式に基づいて、第二分類レセプタクルに属する電子的要素をそれぞれ、第二分類レセプタクルの中に、ほぼ同時の配置を手配：を含む。
【００１７】
メモリ中に一連の試験結果の保存を手配するステップはさらに：複数のメモリゾーン（多数の分類レセプタクルに対応する）をメモリ中に設置、メモリゾーンはそれぞれ、あらかじめ決められた試験結果範囲に対応し、電子的要素の数に対応する多数の試験結果範囲を有し、メモリゾーンおよび試験結果範囲は集合的にメモリマップを構成する；および、メモリマップ中に、一連の試験結果の特定の試験結果の保存を手配：を含み得る。
【００１８】
メモリ中に一連の試験結果の特定の試験結果の保存を手配するステップは、特定の電子的要素試験の後に、各メモリゾーンの一定の試験結果中の試験結果の保存の手配を含み、および、各メモリゾーンの特定の試験結果範囲中の試験結果の保存を手配するステップは、各メモリゾーンの特定の試験結果範囲中のフラグの設定またはクリアを含み得る。一つのメモリゾーンの特定の試験結果範囲中にフラグが設定された場合、フラグは、対応する他のメモリゾーンの試験結果範囲内でクリアされる。
【００１９】
第一分類レセプタクルに属する各電子的要素を、第一分類レセプタクル中にほぼ同時の設置を手配するステップはさらに：第一分類レセプタクルに対応する特定のメモリゾーンを認識；認識されたメモリゾーンの各試験結果範囲において、各試験結果範囲のフラグが、第一分類レセプタクルに属する試験結果範囲に関連付けられている電子的要素を示すかどうかを決定；および、電子的要素に関連付けられている各試験結果範囲のフラグが、電子的要素が第一分類レセプタクルに属すると示す場合、第一分類レセプタクル中に電子的要素をそれぞれ、ほぼ同時に配置を手配：を含む。
【００２０】
本発明のまたさらなる態様により、コンピュータ可読の媒体は、プロセッサにロードされる場合に、前述の方法を実行するコンピュータプログラムによってエンコード化される。
【発明を実施するための最良の形態】
【００２１】
部材同様、数字が指定する図に移る。図４は、好ましくはチップ型ダイオードで、要素の電気特性および、測定された電気特性に基づく要素の分類と連結する、多数（最小で約５０個）の電子的要素１００（図１）を操作するための、本発明の様々な態様で使用するシステム４００の前面図である。好ましくは、ダイオードはチップ状で、電子特性を測定する要素および測定電子特性に基づいて分類する要素と連結している。システム４００は、フィーダー４０２、振動ローディング局４０４、トランスファープレート４０６、トランスファーアーム４０８、試験局４１０、および複数のレセプタクルを有する分類局４１２を含む。図５の側面図に示されるように、システム４００は少なくともいくつかのの冗長部分を含んでいる。
【００２２】
フィーダー４０２は、ホッパー、リニア・フィーダー、およびスタンドなど、商業用部品および機械加工部品の組み合わせの既知の手法（詳細は説明せず）によって構成されている。
【００２３】
振動ローディング局４０４は、機械加工部品から作られた振動ローダー６０１（図６と連結して、下記でさらに論じる）、および機械加工部品、シリンダー、モーターを有する振動ユニット（図示せず）を含んでもよい。振動ローディング局４０４は同業者に既知の手法で構成および操作される。図６の上面図に示されるように、振動ローダー６０１は、６０２の配列上に電子的要素１００を整列させるよう作動し、あらゆる所望のサイズになり得るが、少なくとも１００個の電子的要素１００を受容するよう手配されることが好ましい。
【００２４】
再び図４を参照して、図７により詳細に示される試験局４１０は、特に、スイッチングボックス７０２およびテスター７０３を含む。スイッチングボックス７０２（上面図で図示）は、一つかそれ以上の試験回路２００（図２に図示）かつ／また試験回路３００（図３に図示）を含むことが好ましいテスター７０３に、迅速に反応し、ダイオードの逆電流（ＩＲ）およびダイオードの順電圧（ＶＦ）の試験にそれぞれ、対応している。 
【００２５】
図８はスイッチングボックス７０２の第一の内部側面図である；図９は、図８に表される範囲８０２の拡大図である；図１０はスイッチングボックスの上面透視図である；図１１はスイッチングボックスの第二の内部側面図である；および、図１２は、図１１に表される範囲１１０２の拡大図である。
【００２６】
スイッチングボックス７０２は特に、上面７０６（図７に初出）と底面７０８（図８に初出）の二面を有するプレート７０４、および一つかそれ以上のスイッチング板８２０（図８に一つが見られる）を含む。マザーボード９０６（図９に図示、および下記でさらに論じる）は底面７０８に取り付けられている。
【００２７】
スイッチング板８２０は、上にリードリレーなどの多数のスイッチング回路８４０が手配される、プリント基板であることが好ましい。図１０に示されるように、スイッチングボックス７０２内に、複数のスイッチング板８２０が位置することが望ましい。例として、板８２０はバックプレーン１００２に固着され、プレート７０４の下に、また垂直に位置され得る（しかしプリント配線板７０４およびスイッチング板が互いに対する他の方向が、可能であることが理解される）。
【００２８】
再び図７、８および９を参照して、プレート７０４はいかなる表面にも適合され得る。マザーボード９０６（図９に図示）は、底面７０８に付着されることが好ましい。プレート７０４かつ／またマザーボード９０６の穴または切り込みに、または、プローブが接続されて接するマザーボード９０６にハンダ付けされたプローブレセプタクルになり得る、一連の下極領域７１０は、上面７０６あたりに設置される。図示されるように、上面７０６は１００の下極領域７１０を含む。図９をさらに見られるように、各下極領域７１０はプローブの下極８０１を受容するか、またはその一部になるよう構成されている（例として、プローブの容易な再構成が可能なプローブレセプタクルはマザーボード９０６にハンダ付けされ、プローブレセプタクルに接続されたプローブに接触させてもよい）。信号線領域８０３は、好ましくは、銅などの伝導性のある金属で作成され、一連の下極領域７１０に近接して配置される。各信号線領域８０３は、下極７１０とスイッチング板８２０の一つ以上のスイッチング回路８４０の間の、無ケーブル電気パスの少なくとも一部を提供する。信号線領域８０３は、いくつかの要素のうち特に、マザーボード９０６を貫通する金属コートのスルーホールを含んでもよい。スイッチング板８２０のエッジコネクター９０２（より具代的には、そのピン）も、マザーボード９０６かつ／またプレート７０４の底面を貫通して、およびハンダ付けされて配置されてよい。
【００２９】
図９、図１１（スイッチングボックス７０２の第二内面図）および図１２（図１１で示された範囲１１０２の拡大図）を併せて、下極８０１およびスイッチング板（複数可）８２０の電気通信がどのように手配され得るかが図示される。信号線領域８０３（図１２に図示）は、下極８０１またはその一部（選択された下極領域７１０に配置された場合）が、スイッチング板８２０（複数可）のスイッチング回路８４０と、通常プローブとスイッチング板の間の特徴的な接続である、大容量のケーブルタイプのワイヤを使用しない電気通信を可能にする、エッジコネクター９０２（図９および１２に図示）のピンに（少なくとも一部に）なり得る、または、と接触し得る。図９の矢印９１０によって示されるように、プローブおよびエッジコネクターがマザーボード９０６にハンダ付けされると、試験信号はスイッチング板８２０、エッジコネクター／ピン９０２、信号線領域８０３（金属コーティングしたスルーホールなど）および下極８０１を通って、電子的要素１００に到達する。したがって（このように）、スイッチング板７０２は、従来の試験局ハードウェアよりも、より手軽な再構成およびより容易なサービスがなされ得る、多数の電子的要素を試験する、携帯用プラットフォームを提供する。
【００３０】
図１３はトランスファープレート４０６（図４に図示）の部分図である。トランスファープレートは、金属であることが好ましいが、他の適合する材料でもよい。銅であることが好ましい吸引チップ１３０２は、配向７１０（図７に図示）に補足的な配列パターンで、トランスファープレート４０６上に配される。
【００３１】
図１４は分類局４１２（図４に図示）の上面図である。図に示されるように、分類局４１２は蓋つきの容器であることが好ましい、３つのレセプタクル１４０２、１４０４、および１４０６を含む。レセプタクルはこれより多くも少なくもできるが、レセプタクルかつ／また蓋つきの容器以外のパッケージを使用してもよい。
【００３２】
図４を再び参照すると、システム４００の通常操作中は、二つの試験局４１０が使用され、それぞれは、１００個の下極８０１を有するスイッチングボックス７０２（図７に図示）、およびダイオードの逆電流（ＩＲ）試験に適合する、試験回路２００を含むような一つかそれ以上のテスター７０３（同じく図７）を有する。
【００３３】
電子的要素１００は、電子的要素１００を振動ローディング局４０４に導入する既知の手法で作動する、フィーダー４０２に到着する。トランスファーアーム４０８は、トランスファープレート４０６を、振動ローディング局４０４、試験回路４１０、または分類局４１２の上方など、トランスファープレート４０６に大体平行になる範囲の上方、に位置を合わせる。トランスファープレート４０６の吸引チップ１３０２（図１３に図示）は、ある位置から電子的要素１００を取り上げ、他の位置に電子的要素１００を置く既知の手法で、一つかそれ以上のエアーシリンダー（図示せず）によって垂直に、および一つかそれ以上のアクチュエーター（図示せず）によって水平に、移動され得る。
【００３４】
例として、図１５に示されるように、電子的要素１００が振動ローディング局４０４から取り上げられ、そして試験局４１０に置かれと、トランスファーアーム４０８は、吸引チップ１３０２が電子的要素１００の末端領域１０４と接し、および、下極８０１が対応する電子的要素１００の末端領域１０４に接する補助となるように、トランスファープレート４０６を配置する。
【００３５】
図１６は、電子的要素１００が図１５で示されるように、試験局４１０に配置される場合の、一つのスイッチングボックスが作動する、回路の回路図である。デコーダー１６０２は、リードリレーなどのスイッチング回路８４０を別に操作するよう、そして選択された電子的要素１００を続いて試験するテスター７０３を始動するよう、コントロールシステム１６０４（図１８と連結して下記にさらに論じる）に迅速に反応する。プローブの各上極１３０２と各下極８０１の間のそれぞれの導電性パス１６０６は、プローブをスイッチング回路８４０かつ／またテスター７０３に連結する。
【００３６】
図１７は、電子的要素が図１５で示されるように試験局４１０に配置された後、システム４００（図４に図示）を使用して行われた一連の特定の作業を示したタイミング図である。二つのスイッチングボックス７０２および二つのテスター７０３が使用されるのが示されており、第一の１００個の電子的要素一式が試験局４１０で試験され、次に、第一の１００個の電子的要素一式が移動かつ／また分類局４１２で分類されている間、第二の１００個の電子的要素一式が試験局４１０で試験され得ることがわかる。
【００３７】
図１８は、電子的要素が図１５に示されるように試験局４１０に配置される場合に、スイッチングボックス７０２およびテスター７０３がどのようにコントロールされるかを示した、コントロールシステム１６０４（図１６に図示）の、簡易化したブロック図である。コントロールシステム１６０４は、コンピュータ可読のストレージ媒体１８０２、プロセッサ１８０４、コンピュータプログラム１８０６、スキャナー／デコーダー１８０８、ロボットコントローラー１８１０、およびコントロールパネル１８１２などのアイテムを含む処理を有する。コントロールシステム１６０４はまた、物理メモリ；追加のストレージデバイス；ディスクコントローラー；およびヒューマンまたはデバイスアダプター、またはインターフェースなど、他の要素（図示せず）も含んでもよい。
【００３８】
プロセッサ１８０４はコンピュータ可読ストレージ媒体１８０２およびコンピュータプログラムに迅速に反応する。コンピュータプログラム１８０６は通常、電子的要素の試験および分類に関連する機能部品の中に、システム４００（図４に図示）によって体系化される。コンピュータプログラム１８０は、コンピュータ可読ストレージ媒体１８０２などのコンピュータ可読メモリに保存されるソフトウェアになり得る。ハードウェアまたはファームウェア、またはそのいずれの組み合わせでもよい。
【００３９】
コンピュータ可読ストレージ媒体１８０２は特に、図１９に示されるように、メモリゾーン１
１９０１、メモリゾーン２  １９０２、およびメモリゾーン３  １９０３を含むメモリマップ１８２０を保存する。メモリゾーンの数は、分類局４１２（図４に図示）で、同じ数の分類レセプタクル―３つの１４０２、１４０４、１４０６の容器に対応することが望ましい。テスター７０３からの試験結果値の範囲は、特定のメモリゾーン／容器に関連付けられ得る（例として、（二つの）容器は試験値を合格する二つのタイプのダイオード用に設定され、および一つの容器は試験値に不合格のダイオード用に設置され得る）。各メモリゾーンの大きさ（サイズ）は好ましくは、多数のビットなどのメモリエリア１９２０で、スイッチングボックスに関連するプローブの数に対応する。図１８に示される、１００個のプローブが関連付けられたスイッチングボックスの場合は、各メモリゾーンは、１００のメモリエリア１９２０を有する。１００個の電子的要素一式が試験される場合、一方のテスターは要素１から５０を試験し、同時にもう一方が要素５１から１００を試験する。メモリエリアはそれぞれ、値を１に設定、または値を０にクリアし得るビットなどのフラグを保存する。ひとつのメモリエリアを提示するよう作動するポインター１９１０は、それぞれのメモリゾーンに関連する。メモリマップはまた、スキャナー／デコーダー１８０８によって、作成かつ／また保存され得る。作動中、システムは１００個の電子的要素一式の試験を開始する間（スイッチングボックス１  ７０２と仮定）、スイッチング選択回路７０５（図１５に図示）はボックス１を選択し（ボックス１のスイッチはすべてオンになる）、そしてスイッチングボックス１  ７０２のプローブ１およびプローブ５１のスイッチを強制的にオンにする。一方、メモリゾーンではそれぞれ、ポインター１９１０が対応するメモリエリアを提示する（ゾーン１  １９０１、ゾーン２  １９０２、およびゾーン３  １９０３のビット１（テスター１用）およびビット５１（テスター２用）を提示）。メモリゾーンの数は、好ましくは分類局４１２（図４に図示）での分類レセプタクルの数に対応し、この場合は、３つの容器１４０２、１４０４、および１４０６（図１４に図示）に対応する。（例として、（二つの）容器は試験値をパスする合格する二つのタイプのダイオード用に設定され、および一つの容器は試験値に不合格のダイオード用に設置され得る）。次に、プローブ１およびプローブ５１の電子的要素を同時に試験するために、テスター１およびテスター２  ７０３を始動する。テスターの設定に基づいて、電子的要素は三つの容器の一つに分類される。各メモリゾーンの提示されたアドレスは、１の値に設定または０の値にクリアされる。例として、テスターは現在、スイッチングボックス４１０の１番目と５１番目の電子的要素を試験しており、ポインター１９１０はメモリマップ１８２０（図１９に図示）のそれぞれのメモリゾーンの１番目および５１番目のビットを提示、電子的要素１は容器２に保存され、電子的要素５１は不合格の――容器３に、ゾーン２  １９０２の１番ビットおよびゾーン３  １９０３の５１番ビットは１に保存され、ゾーン１とゾーン３の１番ビットおよびゾーン１とゾーン２の５１ビットは０にクリアされる。図２０���よび２１はそれぞれ、多数の電子的要素１００（図１に図示）を操作する、本発明の様々な態様で使用する、第二のシステム２０００の前面図および側面図であり、好ましくは、ダイオードはチップ型で、要素の電気特性の測定、電気特性の測定に基づく要素の分類に連結している。システム２０００は、フィーダー２００２、振動ローディング局２００４、トランスファープレート２００６、トランスファーアーム２００８、試験局２０１０、および分類局２０１２を含む。
【００４０】
フィーダー４０２は、ホッパー、リニア・フィーダー、およびスタンドなど、商業用部品および機械加工部品の組み合わせの既知の手法（詳細は説明せず）によって構成されている。
【００４１】
振動ローディング局２００４は、図６に連結して論じられたように構成され、および振動ローダーと振動ユニットを含む。また、図６に連結して論じられたように、振動ローディング局６０１は、電子的要素を整列させるように作動し、あらゆる所望のサイズになり得るが、少なくとも１２０個の電子的要素を受容するよう手配されることが好ましい。
【００４２】
分類局２０１２は、容器などの複数のレセプタクル（図には見えず）の下に配置され得るホッパーを含む。
【００４３】
図２２および２３に拡大図が示される、試験局２０１０は特に、スイッチングボックス２２０２および一つかそれ以上のテスター２２０３を含む。（二つのテスターが使用され得る。例として、一つは電子的要素１から６０までを試験し、もう一つは電子的要素６１から１２０までを試験する）。スイッチングボックス２２０２は、好ましくはそれぞれが、ダイオード逆電流（ＩＲ）およびダイオード順電圧（ＶＦ）の試験を行う、一つかそれ以上の試験回路２００（図２に図示）かつ／また試験回路３００（図３に図示）を含むテスター２２０３に、迅速に反応する。
【００４４】
内部は、スイッチングボックス２２０２は、スイッチングボックス７０２と同様の要素（図示せず。図７、８、および９参照）を含み、とくに、上面７０６と底面７０８の二つの面を有するプレート７０４、および一つかそれ以上のスイッチング板８２０を含む。マザーボード９０６（図９初出）は、底面７０８に付着されたプリント基板であり、およびプローブの下極はマザーボード９０６に貫通して配置され、エッジコネクター９０２のピンもまた、貫通して配置され、マザーボード９０６の底面にハンダ付けされる。プレート７０４の穴もしくは切り込み線になり得る一連の下極領域７１０は、上面７０６あたりに設置される。図８および９により、各下極領域はプローブの下極８０１を受容するか、またはその一部になるよう構成されることがわかる。信号線領域８０３は銅などの伝導性の金属で作られることが望ましく、一連の下極領域７１０に近接して配置される。各信号線領域８０３は、通常プローブとスイッチング板間の特徴的な接続である大容量のケーブルタイプのワイヤを使用せずに、下極８０１（それらが選択された下極領域７１０に配置された場合）がスイッチング板（複数可）８２０のスイッチング回路８４０と電気通信できるよう、下極領域７１０とスイッチング板８２０の一つかそれ以上のスイッチング回路の間に、無ケーブル電気パスの少なくとも一部を提供する。図９の矢印９１０によって示されるように、プローブおよびエッジコネクターがマザーボード９０６にハンダ付けされると、試験信号はスイッチング板８２０、エッジコネクター／ピン９０２、信号線領域８０３（金属コーティングしたスルーホールなど）および下極８０１を通って、電子的要素１００に到達する。したがって、スイッチングボックス２２０２は、従来の試験局ハードウェアよりも、より手軽な再構成およびより容易なサービスがなされ得る、多数の（少なくとも１２０個の）電子的要素１００を試験する、携帯用プラットフォームを提供する。
【００４５】
図２２および２３を再び参照して、外部では、スイッチングボックス２２０２は、プレート７０４（図７初出）で下極８０１（図８初出；選択された下極領域７１０にそれらが配置された場合）の配向に補助的に近接する一連の上極２２０８を、水平および垂直方向に配置するよう作動する、カム・アセンブリ（組み立て部）によって、側面に配置される。一連の上極２２０８は、バー（複数可）上に、プレート７０４にほぼ平行に位置することが望ましい。二つのワイヤ（図示せず）は上極２２０８からマザーボード９０６に直接接続される。
【００４６】
再び図２０および２１を参照して、二つのトランスファープレート２００６は、その上で電子的要素を取り上げおよび設置する配列のパターンに手配された、ゴム吸引チップを利用する。そのうちの一つが、振動ローディング局２００４から電子的要素を取り上げ、そしてそれら電子的要素を試験局２０１０に試験のため配置するよう使用され、および他の一つが試験局２０１０から試験された電子的要素を取り上げ、それらを分類局２０１２に移動させ、そしてその後、電子的要素を分類ボックスに分類するよう使用される。
【００４７】
システム２０００の通常操作中、電子的要素１００（図１に図示）は振動ローディング局２００４に到着する。トランスファーアーム２００８は、トランスファープレート２００６を、振動ローディング局２００４、試験回路２０１０、または分類局２０１２の上方など、トランスファープレートに大体平行になる範囲の上方、に位置を合わせる。トランスファープレート２００６のゴム吸引チップは、ある位置から電子的要素１００を取り上げ、他の位置に電子的要素１００を置く既知の手法で、一つかそれ以上のエアーシリンダー（図示せず）によって垂直に、および一つかそれ以上のアクチュエーター（図示せず）によって水平に、移動され得る。
【００４８】
例として、トランスファープレート２００６が電子的要素を振動ローディング局２００４から取り上げ、下極８０１が電子的要素の選択された末端領域に接するよう電子的要素を２０１０に設置するよう作動された場合、カム・アセンブリ２２０４は、下極が電子的要素の選択された末端領域に接するよう、上極２２０８を補足的配向に位置づけるよう操作され得る。カム・アセンブリ２２０４は、電子的要素がそれぞれ、一つかそれ以上の試験回路を使用して試験され得るよう、同一の電子的要素の異なる末端領域に、配向２２０８を再配置できるようにする。
【００４９】
図２４は、電子的要素が試験局２０１０（図２０に図示）で配置される場合の、スイッチングボックス２２０２が稼動する回路の回路図である。デコーダー２４０２は、コントロールシステム２４０４（図２６に連結して下記にさらに論じる）に、リードリレーなどのスイッチング回路８４０を別に操作するよう、および続いて選択された電子的要素を試験するテスター２２０３を始動するよう、迅速に反応する。プローブの各上極２２０８と各下極８０１間のそれぞれの伝導パス２４０６は、スイッチング回路８４０を通ってかつ／またテスター２２０３へプローブを接続する。二つのテスター（図２６に図示）が、 試験時間を半減するため、（スイッチングボックス２２０２の）プローブ（各上極２２０８と各下極８０１の間の）上の二つの電子的要素を同時に試験するよう、使用される。一方のテスターがプローブ１から６０の電子的要素を試験し、もう一方のテスターがプローブ６１から１２０の電子的要素を試験する。
【００５０】
図２５は、電子的要素が試験局２０１０に配置された後の、システム２０００（図２０に図示）を使用して実行された、連続した特定の操作のタイミングチャートである。スイッチングボックス２２０２および二つのテスター２２０３を使用することによって、１２０個の電子的要素が試験局２０１０で試験され、その後移動かつ／また分類局２０１２で分類され得ることがわかる。
【００５１】
図２６は、電子的要素が試験局２０１０に配置される場合に、スイッチングボックス２２０２およびテスター２２０３がどのようにコントロールされるかを示した、コントロールシステム２４０４の簡易化されたブロック図である。コントロールシステム２４０４はコンピュータ可読のストレージ媒体２６０２、プロセッサ２６０４、コンピュータプログラム２６０６、スキャナー／デコーダー２６０８、ロボットコントローラー２６１０、およびコントロールパネル２６１２などのアイテムを含む処理を有している。コントロールシステム２４０４はまた、物理メモリ；追加のストレージデバイス；ディスクコントローラー；およびヒューマンまたはデバイスアダプター、またはインターフェースなど、他の要素（図示せず）を含んでもよい。
【００５２】
プロセッサ２６０４はコンピュータ可読ストレージ媒体２６０２およびコンピュータプログラムに迅速に反応する。コンピュータプログラム２６０６は通常、電子的要素の試験および分類に関連する機能部品の中に、システム２０００によって体系化される。コンピュータプログラム２６０６は、コンピュータ可読ストレージ媒体２６０２などのコンピュータ可読メモリに保存されるソフトウェアになり得る。ハードウェアまたはファームウェア、またはそのいずれの組み合わせでもよい。
【００５３】
コンピュータ可読ストレージ媒体２６０２は、特に、図１９に示されるように、メモリゾーン１  ２７０１、メモリゾーン２  ２７０２、メモリゾーン３  ２７０３、メモリゾーン４  ２７０４、メモリゾーン５  ２７０５、メモリゾーン６  ２７０６、メモリゾーン７  ２７０７、およびメモリゾーン８  ２７０８を含むメモリマップ２６２０を保存する。メモリゾーンの数は、分類局２０１２で、分類レセプタクルの数（図示せず、好ましくは８個）に対応する。テスター２００３からの試験結果値の範囲は、特定のメモリゾーン／容器に関連し得る（例として、（複数の）容器は試験結果値に合格した様々なタイプのダイオード用に設定され、一つの容器は試験結果値に不合格のダイオード用に設定され得る）。各メモリゾーンの大きさは、スイッチングボックスに関連したプローブの数に対応する、ビットなど多数のメモリエリア２７２０であることが好ましい。図２６に示される、１２０個のプローブと関連するスイッチングボックス２２０２の場合は、各メモリゾーンは１２０のメモリエリア２７２０を有する。各メモリエリアは、１の値に設定するまたは０の値にクリアするビットなどのフラグを保存する。ポインター２７１０（二つのメモリエリア／アドレスを同時に提示するよう操作できる、二つのポインターがある）は、メモリゾーンと関連する一つのメモリエリアを提示するよう操作できる。メモリマップはまた、スキャナー／デコーダー２６０８によって、作成かつ／また保存される。 
【００５４】
図１から２７の参照に続いて、本発明の特定の態様により、図２８はシステム４００（図４に図示）かつ／またシステム２０００（図２０に図示）などのシステムを使用した、電子的要素１００（図１に図示）などの多数の電子的要素を分類する方法のフローチャートである。電子的要素は、分類容器１４０２、１４０４、１４０６などの複数の分類レセプタクルの中に保存、または分類局２０１２（図２０に図示）と連結した分類容器（図示せず）に保存される。多数のプローブおよび試験装置が分類工程で使用される。各プローブは下極８０１（図８に初出）のような下極、および上極１３０２（図１３に初出）または上極２２０８（図２２に図示）のような上極を有する。
【００５５】
試験装置はプレート７０４（図７に初出）のような二面を有するプレートを含む。一方の面は、面に配置され、および下極領域がそれぞれプローブの下極を受容するよう構成された、領域７１０（同じく図７に初出）のような一連の下極領域を有する、マザーボード９０６のようなプリント基板になり得る。試験装置はまた、一連の下極領域に近接して配置された信号線領域８０３（図８に図示）のような、多数の信号線領域を含む。各信号線領域は、スイッチング板８２０上で、下極領域とリードリレー８４０のようなスイッチング回路の間に無ケーブル電気パスを提供する。
【００５６】
方法は楕円２８００で始まり、下極が少なくともいくつかの下極領域に配置されるとき、下極と、電子的要素１００（図１に図示）の一つの末端領域１０４のような、電子的要素の第一末端領域の間にそれぞれ、電子接続の構築が手配される、ブロック２８０２に続く。ブロック２０８４では、下極の補助となる多数の上極と電子的要素の第二の末端領域の間にそれぞれ、電子接続の構築が手配される。
【００５７】
システム４００（図４に図示）の操作と連結して、トランスファープレート４０６の吸引チップ１３０２（図１３に初出）は、吸引チップが上極として、電子的要素の選択された末端領域と接し、適合する電子的要素の末端領域と接する下極８０１の補助となる機能をするような手法で、電子的要素を振動ローディング局４０４から取り上げ、電子的要素を試験局４１０に設置する、トランスファーアーム４０８によって操作され得る
【００５８】
システム２０００（図２０に図示）は、下極８０１（図８に初出）が電子的要素の選択された末端領域に接するような手法で、トランスファープレート２００６のゴム吸引チップが振動ローディング局２００４から電子的要素を取り上げ、および電子的要素を試験局２０１０に設置させるよう、操作され得る。カム・アセンブリ２２０４（図２２および２３に図示）は、上極が電子的要素の対応する末端領域に接するように、上極の配列を配置するよう操作され得る。例として、トランスファープレート２００６が振動ローディング局２００４から電子的要素を取り上げ、および電子的要素を試験局２０１０に、下極８０１が電子的要素の選択された末端領域に接するよう配置するとき、カム・アセンブリ２２０４は電子的要素の他の選択された末端領域に、上極２２０８が補助的に接するよう、配置かつ／また再配置するため操作され得る。 
【００５９】
各下極とスイッチング回路間の無ケーブル電気パスの構築を手配するステップは、ブロック２８０６に示される。プローブ８０１およびスイッチング板８２０を一体化するためのマザーボード９０６の使用は、各下極領域７１０（図７に初出）と、スイッチング板８２０（図８に初出）かつ／またリードリレー８４０（図８に図示）のような一つかそれ以上のスイッチングボックスの間に、無ケーブル電気パスの少なくとも一部を提供し得る。無ケーブル電気パスの他の部分は、プレート７０４（図７に初出）またはスイッチング板８２０（図８に初出）のエッジコネクター９０２（図１２に図示）かつ／また他の要素を含み得る。
【００６０】
ブロック２８０８では、電子的要素が上下極を経由して、試験回路に連続的に接続するスイッチング回路が生じることにより、電子的要素は試験され、および結果一式が出される。
【００６１】
システム４００（図４に図示）では、例として、図１６に図示されているように、デコーダー１６０２は、スイッチング回路８４０（図８に図示）を別に操作するよう、および、続いて選択された電子的要素が試験されるテスター７０３（図７に初出）を始動するよう、コントロールシステム１６０４に、迅速に反応する。プローブの各上極１３０２（図１３に初出）と各下極８０１（図８に初出）の間のそれぞれの導電性パス１６０６は、スイッチング回路８４０かつ／またテスター７０３へのプローブに接続する。
【００６２】
同様に、図２４に図示されるように、システム２０００（図２０に図示）では、デコーダー２４０２は、スイッチング回路８４０（図８に図示）が別々に操作するため、および、続いて選択された電子的要素が試験されるようテスター２２０３（図７に初出）を作動するため、コントロールシステム２４０４に、迅速に反応する。プローブの各上極２２０８（図２２に図示）と各下極８０１の間のそれぞれの導電性パス２４０６は、スイッチング回路８４０かつ／またテスター２２０３へのプローブに接続する。リードリレー８４０は電子的要素に関連し、プローブは試験回路に接続し、そして試験結果が出される。
【００６３】
一連の試験結果は、ブロック２８１０で、メモリに保存されるよう配される。メモリマップ１８２０および２６２０（図１８および２６にそれぞれ図示）は、コンピュータ可読ストレージ媒体１８０２および２６０２（同じく、図１８および２６にそれぞれ図示）に、それぞれ設置されており、一連の試験結果を構成かつ／また保存し得る。
【００６４】
図１９および２７を参照して、特定のプローブを使用する特定の電子的要素の試験時には、各メモリゾーンでは、ポインター１９１０および２７１０が対応するメモリエリアを提示する。例として、図１９に対し、メモリゾーン１  １９０１に関連するポインター１９１０はメモリゾーン１  １９０１内の第一のメモリエリア１９２０を提示し、メモリゾーン２  １９０２に関連するポインター１９１０はメモリゾーン２  １９０２内の第一のメモリエリア１９２０を提示し、および、メモリゾーン３  １９０３に関連するポインター１９１０はメモリゾーン３  １９０３内の第一のメモリエリア１９２０を提示する。電子的要素が特定のプローブを使用する試験回路によって試験された後、試験結果はフラグの設定により（例として、ビットを１の値に設定することにより）、電子的要素が属する容器に対応するメモリゾーンのメモリエリアに保存され得る。他の容器に対応するメモリゾーンのメモリエリアのフラグは、クリアされ得る（例として、ビットを０の値に設定することにより）。試験結果の値の範囲は、特定のメモリゾーンに関連する。図１９を再び参照して、例として、試験結果値が試験された電子的要素が容器１に属することを示す場合には、その後、メモリゾーン１  １９０１内の第一のメモリエリア１９２０に１の値が保存され、そして、メモリゾーン２  １９０２および３  １９０３内の第一のメモリエリア１９２０には０の値が保存され得る。工程が全ての電子的要素試験を連続的に繰り返す場合は、各メモリゾーンの全てのメモリエリア内のフラグは、ポインター１９１０を支援して設定またはクリアされるであろう。
【００６５】
次に、ブロック２８１２では、一連の試験結果に基づき、第一分類レセプタクルに属する電子的要素はそれぞれ、ほぼ同時に第一分類レセプタクルの中に配置されるよう手配され、およびブロック２８１４では、ブロック２８１２のステップ完了後、第二分類レセプタクルに属する電子的要素はそれぞれ、ほぼ同時に第二分類レセプタクルの中に設置されるよう手配される。
【００６６】
システム４００（図４に図示）の操作では、例として、トランスファープレート４０６の吸引チップ１３０２（図１３に図示）は、一つかそれ以上のエアーシリンダー（図示せず）によって垂直に、および一つかそれ以上のアクチュエーター（図示せず）によって平行に、電子的要素を試験局４１０から取り上げ、電子的要素を分類局４１２の上に配置するよう、移動され得る。同様に、システム２０００（図２０に図示）に対し、トランスファープレートレート２００６のゴム吸引チップは、一つかそれ以上のエアーシリンダー（図示せず）によって垂直に、および一つかそれ以上のアクチュエーター（図示せず）によって平行に、電子的要素を試験局２０１０から取り上げ、電子的要素を分類局２０１２の上に配置するよう、移動され得る。
【００６７】
システム４００および２０００の第一分類容器に対応するメモリゾーン１  １９０１（図１９に図示）および２７０１（図２７に図示）はそれぞれ（図４および図２０にそれぞれ図示）、電子的要素を第一分類容器の中に放出する決定のため調査され得る。例として、それぞれ、１の値にフラグを設定する、メモリゾーン１  １９０１および２７０１内のメモリエリア１９２０および２７２０に対応する吸引チップの中に位置する電子的要素は、第一分類容器に放出される。同様に、メモリゾーン２  １９０２および２７０２のメモリエリア１９２０および２７２０それぞれの中で設定されるフラグは、第二分類容器に放出されるべき電子的要素を認識する、などとなる。
【００６８】
前述の方法はソフトウェア、ファームウェア、ハードウェア、またはそれらの組み合わせで、実行され得る。例として、コンピュータプログラム１８０６（図１８に図示）または２６０６（図２６に図示）などの一つ以上のコンピュータプログラムは、ストレージ媒体１８０２または２６０２などの、一つかそれ以上のコンピュータ可読の媒体に、それぞれエンコード化され、また、プロセッサ１８０４または２６０４などのプロセッサに、それぞれロードされたとき、方法を実行し得る。そのようなコンピュータプログラムは、既知のソフトウェアエンジニアリング方式にしたがって、実行され得る。しかしながら、本発明の態様はコンピュータソフトウェアまたは信号処理方法の、いかなる特定の実施例を限定するものではないことが、理解されるであろう。例として、一緒にまたは別々のパッケージになった一つかそれ以上のプロセッサは、様々な方法でここに記述された機能を実行し得る。コンピュータプログラム１８０６および２６０６は、ここに記述された電子的コントロール機能の一つまたはそれ以上の部分において、いかなる指示が保存され得ることもまた賞賛されるであろう。
【００６９】
特定の機能的要素および配備がここで記述されたが、本文中のシステム、装置、および方法は、様々な方法で実行され得ることが意図される。機能的要素は一緒にまたは別々のパッケージにされ得る。またはより少ない、より多い、または異なるデバイスによって実行され得る。一つの要素が他の要素に反応することが表された場合、要素は直接または関節に連結され得る。ここに表された接続は、要素間の連結または通信インターフェースを達成するための、論理的または物理的方式になり得る。接続は、ソフトウェアプロセスの中で、プロセス間通信として実行され得る。
【００７０】
本発明の他のまたはさらなる形、および、上記に記載の特定の実施例以外の実施例が、付随する特許請求およびそれと同等の精神および範囲を逸脱しない範囲内で考案され得ることは、さらに明らかであり、そして、ゆえに、本発明の範囲は追随する特許請求の範囲およびそれ同等のものによってのみ規定されることを意味する。
【図面の簡単な説明】
【００７１】
【図１】本発明の種々の態様で使用する、操作を受ける電子的要素の、簡易化した図である。
【００７２】
【図２】図１に示された電子的要素の逆電流試験回路の回路図である。
【００７３】
【図３】図１に示された電子的要素の順電圧試験回路の回路図である。
【００７４】
【図４】本発明の種々の態様で使用する、図１に示された、操作を受ける電子的要素の第一システムの前面図である。
【００７５】
【図５】図４に示されたシステムの側面図である。
【００７６】
【図６】図４に示された振動ローディング局の上面図である。
【００７７】
【図７】図４に示された試験局に設置されたスイッチングボックスの上面図である。
【００７８】
【図８】図７に示されたスイッチングボックスの第一内部側面図である。
【００７９】
【図９】図８に示されたスイッチングボックスの一部の拡大図である。
【００８０】
【図１０】図７に示されたスイッチングボックスの上面透視図である。
【００８１】
【図１１】図７に示されたスイッチングボックスの第二内部側面図である。
【００８２】
【図１２】図１１の一部の拡大図である。
【００８３】
【図１３】図４に示されたトランスファープレートの部分側面図である。
【００８４】
【図１４】図４に示された分類局の上面図である。
【００８５】
【図１５】図４に示された試験局で、通常操作中の図１３のトランスファープレートの部分側面図である。
【００８６】
【図１６】試験局が図１５のような通常操作時の、図７に示されたスイッチングボックスの特定の回路の高レベル回路図である。
【００８７】
【図１７】図４に示されたシステムによって実行された一連の特定の操作の、タイミング図である。
【００８８】
【図１８】図１６に示されたコントロールシステムの簡易化したブロック図、および、試験局が図１５のような通常操作時の、試験局での特定の回路のコントロールを図示した、高レベル回路図である。
【００８９】
【図１９】図１８に示されたメモリマップの図である。
【００９０】
【図２０】本発明の種々の態様で使用する、図１に示された電子的要素を操作するための第二システムの前面図である。
【００９１】
【図２１】図２０に示されたシステムの側面図である。
【００９２】
【図２２】図２０に示された試験局に設置されたスイッチングボックスの、第一の外部側面図である。
【００９３】
【図２３】図２２に示されたスイッチングボックスの、第二の外部側面図である。
【００９４】
【図２４】図２０で示された試験局が通常操作時の、図２２に示されたスイッチングボックスの特定の回路の、高レベル回路図である。
【００９５】
【図２５】図２０に示されたシステムによって実行された一連の特定の操作の、タイミング図である。
【００９６】
【図２６】図２４に示されたコントロールシステムの簡易化したブロック図、および、試験局が通常操作時の、図２０に示された試験局での特定の回路のコントロールを図示した、高レベル回路図である。
【００９７】
【図２７】図２６に示されたメモリマップの図である。
【００９８】
【図２８】本発明の特定の態様による、図４かつ／また図２０に示されたシステムを使用した図１で表されたような、多数の電子的要素の分類方法のフローチャートである。
【符号の説明】
【００９９】
１００．電子的要素
１０２．能動素子
１０４．末端領域
１０５．プローブ
１０６．上極
１０８．下極
２００．試験回路
３００．試験回路
４００．システム
４０２．フィーダー
４０４．振動ローディング局
４０６．伝送プレート
４０８．伝送アーム
４１０．試験局
４１２．分類局
６０１．振動ローダー
６０２．配列
７０２．スイッチングボックス
７０３．テスター
７０４．プレート
７０６．上面
７０８．底面、
７１０．下極領域
７０７．プレート
８０１．下極
８０２．範囲
８０３．信号線領域
８２０．スイッチング板
８４０．スイッチング回路
９０２．エッジコネクター
９０６．マザーボード
９１０．矢印
１００２．バックプレーン
１１０２．範囲？  エリア
１３０２．吸引チップ、上極
１４０２．レセプタクル
１４０４．レセプタクル
１４０６．レセプタクル
１６０２．デコーダー
１６０４．コントロールシステム
１６０６．導電性パス
１８０２．ストレージ媒体
１８０４．プロセッサ
１８０６．コンピュータプログラム
１８０８．スキャナー／デコーダー
１８１０．ロボットコントローラー
１８１２．コントロールパネル
１８２０．メモリマップ
１９０１．メモリゾーン１
１９０２．メモリゾーン２
１９０３．メモリゾーン３
１９１０．ポインター
１９２０．メモリエリア
２０００．システム
２００２．フィーダー
２００４．振動ローディング局
２００６．トランスファープレート
２００８．トランスファーアーム
２０１０．試験局
２０１２．分類局
２２０２．スイッチングボックス
２２０３．テスター
２２０４．カム・アセンブリ
２２０８．上極
２４０２．デコーダー
２４０４．コントロールシステム
２４０６．伝導パス
２６０２．ストレージ媒体
２６０４．プロセッサ
２６０６．コンピュータプログラム
２６０８．スキャナー／デコーダー
２６１０．ロボットコントローラー
２６１２．コントロールパネル
２６２０．メモリマップ
２７０１．メモリゾーン１
２７０２．メモリゾーン２
２７０３．メモリゾーン３
２７０４．メモリゾーン４
２７０５．メモリゾーン５
２７０６．メモリゾーン６
２７０７．メモリゾーン７
２７０８．メモリゾーン８
２７１０．ポインター
２７２０．メモリエリア
２８００．楕円
２８０２．ボックス
２８０４．ボックス
２８０６．ボックス
２８０８．ボックス
２８１０．ボックス
２８１２．ボックス
２８１４．ボックス
【図１】
2008537108.tif 000003
【図２】
2008537108.tif 000004
【図３】
2008537108.tif 000005
【図４】
2008537108.tif 000006
【図５】
2008537108.tif 000007
【図６】
2008537108.tif 000008
【図７】
2008537108.tif 000009
【図８】
2008537108.tif 000010
【図９】
2008537108.tif 000011
【図１０】
2008537108.tif 000012
【図１１】
2008537108.tif 000013
【図１２】
2008537108.tif 000014
【図１３】
2008537108.tif 000015
【図１４】
2008537108.tif 000016
【図１５】
2008537108.tif 000017
【図１６】
2008537108.tif 000018
【図１７】
2008537108.tif 000019
【図１８】
2008537108.tif 000020
【図１９】
2008537108.tif 000021
【図２０】
2008537108.tif 000022
【図２１】
2008537108.tif 000023
【図２２】
2008537108.tif 000024
【図２３】
2008537108.tif 000025
【図２４】
2008537108.tif 000026
【図２５】
2008537108.tif 000027
【図２６】
2008537108.tif 000028
【図２７】
2008537108.tif 000029
【図２８】
2008537108.tif 000030
【国際調査報告】
2008537108.tif 000031
2008537108.tif 000032