(57)【要約】  電源システムは、線形増幅器（ＬＡ）とＤＣ−ＤＣコンバータ（ＣＯ）との並列配置を備える。線形増幅器（ＬＡ）は、第１の電流（Ｉ１）を負荷（ＬＯ）に供給する増幅器出力を有する。ＤＣ−ＤＣコンバータ（ＣＯ）は、第２の電流（Ｉ２）を負荷（ＬＯ）に供給するコンバータ出力と、第１のインダクタ（Ｌ１）と、第１のインダクタ（Ｌ１）内に電流を生成する第１のインダクタ（Ｌ１）に結合されたスイッチ（ＳＣ）と、第１のインダクタ（Ｌ１）と負荷（ＬＯ）との間に配置されたローパスフィルタ（ＦＩ）とを備える。ローパスフィルタ（ＦＩ）は、スイッチ（ＳＣ）に結合された第１の端子と、基準電圧レベル（ＧＮＤ）に結合された第２の端子とを有する第１のキャパシタ（Ｃ１；ＣＡ）と、第１のインダクタ（Ｌ１）に結合された第１の端子と、負荷（ＬＯ）に結合された第２の端子とを有する第２のインダクタ（Ｌ２；ＬＣ）とを備える。ローパスフィルタは、（ｉ）第１のキャパシタ（Ｃ１）と並列に配置された、第２のキャパシタ（Ｃ２）と制動抵抗器（Ｒ２）との直列配置または、（ｉｉ）第１のキャパシタ（ＣＡ）と直列に配置された、第３のキャパシタ（Ｒ３）と制動抵抗器（ＲＢ）との並列配置または、（ｉｉｉ）第２のインダクタ（Ｌ２）と並列に配置された、第３のインダクタ（Ｌ３）と制動抵抗器（ＲＢ）との直列配置または、（ｉｖ）第２のインダクタ（ＬＣ）と直列に配置された、第４のインダクタ（ＬＤ）と制動抵抗器（ＲＤ）との並列配置のいずれかをさらに備える。【選択図】図２
2008537467.tif 000002
【特許請求の範囲】
【請求項１】
線形増幅器とＤＣ−ＤＣコンバータとの並列配置を備える電源システムであって、
前記線形増幅器が、第１の電流を負荷に供給する増幅器出力を有し、
前記ＤＣ−ＤＣコンバータが、第２の電流を前記負荷に供給するコンバータ出力と、第１のインダクタと、前記第１のインダクタ内に変動電流を生成する前記第１のインダクタに結合されたスイッチと、前記第１のインダクタと前記負荷との間に配置されたローパスフィルタとを備え、
前記ローパスフィルタが、
前記スイッチに結合された第１の端子と、基準電圧レベルに結合された第２の端子とを有する第１のキャパシタと、
前記第１のインダクタに結合された第１の端子と、前記負荷に結合された第２の端子とを有する第２のインダクタと、
（ｉ）前記第１のキャパシタと並列に配置された、第２のキャパシタと制動抵抗器との直列配置または、
（ｉｉ）前記第１のキャパシタと直列に配置された、第３のキャパシタと制動抵抗器との並列配置または、
（ｉｉｉ）前記第２のインダクタと並列に配置された、第３のインダクタと制動抵抗器との直列配置または、
（ｉｖ）前記第２のインダクタと直列に配置された、第４のインダクタと制動抵抗器との並列配置のいずれかと、を備える、ことを特徴とする電源システム。
【請求項２】
使用に際して、前記第２の電流が、前記負荷を流れるＤＣおよび全電流の低周波数部を提供し、前記第１の電流が、前記負荷を流れる前記全電流の高周波数部を提供し、クロスオーバ周波数は、前記高周波数部が、前記ＤＣおよび低周波数部と大きさが同等である周波数として規定されるとともに、前記ローパスフィルタの帯域幅は、前記クロスオーバ周波数を超えて選択される、ことを特徴とする請求項１に記載の電源システム。
【請求項３】
前記ローパスフィルタの帯域幅が、前記スイッチング周波数で前記ローパスフィルタの電流伝達抑制を得るように、前記ＤＣ−ＤＣコンバータのスイッチング周波数未満で選択される、ことを特徴とする請求項１に記載の電源システム。
【請求項４】
前記ローパスフィルタが、前記第２のインダクタと、前記第２のキャパシタと前記制動抵抗器との前記直列配置とを、備えるとともに、前記第２のキャパシタが、前記第１のキャパシタのインピーダンスより少なくとも２倍小さいインピーダンスを有する、ことを特徴とする請求項１に記載の電源システム。
【請求項５】
前記第１のキャパシタと、前記第２のキャパシタと、前記第２のインダクタとが、共振回路を形成し、
この共振回路は、前記第１のキャパシタ、前記第２のキャパシタおよび前記第２のインダクタの値によって決定される第１の共振周波数と、前記第１のキャパシタおよび前記第２のインダクタによって決定される第２の共振周波数とを有し、
前記第１の共振周波数は、前記第２の共振周波数より低く、
前記第１のキャパシタ、前記第２のキャパシタおよび前記第２のインダクタの値が、前記ＤＣ−ＤＣコンバータのスイッチング周波数より低くかつクロスオーバ周波数より高い前記第２の共振周波数を得るように選択され、
使用に際して、前記負荷を流れる全電流の高周波数部を提供する前記第１の電流が、前記負荷を流れるＤＣおよび前記全電流の低周波数部を提供する前記第２の電流と大きさが同等である周波数として、前記クロスオーバ周波数は規定される、
ことを特徴とする請求項４に記載の電源システム。
【請求項６】
前記ローパスフィルタが、前記第２のインダクタと、前記第３のインダクタと前記制動抵抗器との前記直列配置とを、備えるとともに、前記第３のインダクタが、前記第２のインダクタのインピーダンスより少なくとも２倍小さいインピーダンスを有する、ことを特徴とする請求項１に記載の電源システム。
【請求項７】
前記第１のキャパシタと、前記第２のインダクタと、前記第３のインダクタとが、共振回路を形成し、
この共振回路は、前記第１のキャパシタおよび前記第２のインダクタの値によって決定される第１の共振周波数と、前記第１のキャパシタ、前記第２のインダクタおよび前記第３のインダクタによって決定される第２の共振周波数とを有し、
前記第１の共振周波数が前記第２の共振周波数より低く、
前記第１のキャパシタ、前記第２のインダクタおよび前記第３のインダクタの値が、前記ＤＣ−ＤＣコンバータのスイッチング周波数より低くかつクロスオーバ周波数より高い前記第２の共振周波数を得るように選択され、
使用に際して、前記負荷を流れる全電流の高周波数部を提供する前記第１の電流が、前記負荷を流れるＤＣおよび前記全電流の低周波数部を提供する前記第２の電流と大きさが同等である周波数として、前記クロスオーバ周波数は規定される、
ことを特徴とする請求項６に記載の電源システム。
【請求項８】
前記線形増幅器が、
前記第１の電流を前記負荷に供給する、前記負荷に直接接続された出力を有する第１の増幅段と、
前記第１の電流に比例する第３の電流を生成する第２の増幅段であって、前記第１の増幅段と整合する構成要素を有する、第２の増幅段と、
基準信号を受信する非反転入力と、前記負荷に対するシステム出力電圧に比例する電圧を受ける反転入力と、前記第１の増幅段の入力および前記第２の増幅段の入力の両方に結合された出力とを有する、差動入力段とを備え、
前記ＤＣ−ＤＣコンバータは、前記第３の電流により生成された電圧を受ける制御入力を有する制御器であって、前記第１の電流のＤＣ成分を最小限にするために、前記第２の電流を制御する、制御器をさらに備える、ことを特徴とする請求項１に記載の電源システム。
【請求項９】
請求項１に記載の電源システムを備える装置であって、
前記負荷が、前記装置の回路を備える、ことを特徴とする装置。
【請求項１０】
当該装置は通信システムを備えており、前記負荷はＲＦ増幅器を備えている、ことを特徴とする請求項９に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、線形増幅器とＤＣ−ＤＣコンバータとの並列配置を有する電源システム、およびそのような電源システムを備える装置に関する。
【背景技術】
【０００２】
米国特許第５，９０５，４０７号は、線形およびスイッチング技術を組み合わせて用いた、フィードバックシステムを有する、高効率電力増幅器を開示している。線形増幅器は、出力電流を検知抵抗器を介して負荷に供給する。制御可能スイッチと２つの直列配置ＬＣ部とを備えるスイッチング増幅器は、ＤＣ−ＤＣコンバータとして用いられるとともに、さらなる出力電流を負荷に供給する。抵抗器は、線形増幅器の出力と、電源システムの出力ノードとの間に配置されており、出力ノードでは、出力電圧が負荷に対して存在する。線形増幅器の出力電流は、この抵抗器を流れる。抵抗器の電圧は、ＤＣ−ＤＣコンバータを制御して、線形増幅器の出力電流の最小限のＤＣ成分を得るために用いられる。この最小限のＤＣ成分はゼロであることが好ましい。
【０００３】
線形増幅器とＤＣ−ＤＣコンバータとのこの並列配置は、無線送信機内に適用されている。無線送信機は、基準信号を線形増幅器に供給して基準信号に追随するシステム出力電圧を生成する、電源基準生成器を備える。無線送信機は、ＲＦ信号を増幅する無線周波数（さらにＲＦと称される）電力増幅器をさらに備える。ＲＦ増幅器は、出力ノードに結合されて、システム出力電圧を供給電圧として受ける。基準信号は、ＲＦ増幅器の入力信号の振幅変化に追従するように調整される。そのためＲＦ増幅器の供給電圧は、ＲＦ電力増幅器の要求を満たして、ＲＦ増幅器の効率を改善するように制御される。
【０００４】
比較的低速なＤＣ−ＤＣコンバータが、比較的高い電力効率でＤＣおよび低周波数電流を負荷に供給するとともに、電力の比較的非効率な線形増幅器が、高周波数電流を負荷に供給するに過ぎない。
【０００５】
スイッチング増幅器は、２段ＬＣフィルタを備える。ＬＣフィルタの２つのインダクタは、負荷と、スイッチング増幅器のスイッチとの間に直列に配置され、そのスイッチは、ＤＣ入力電圧に接続されている。ＬＣフィルタのキャパシタの一方は、２つのインダクタの接合とグランドとの間に接続されており、ＬＣフィルタの他方のキャパシタは、負荷と並列に接続されている。２つのインダクタの接合における電圧は、フィードバック網により用いられて、スイッチング増幅器のスイッチの制御に影響を与える。
【発明の概要】
【０００６】
本発明の目的は、ＤＣ−ＤＣコンバータの制御がより単純な、並列配置線形増幅器およびＤＣ−ＤＣコンバータを提供することである。
【０００７】
本発明の第１の態様は、請求項１に記載されている、線形増幅器とＤＣ−ＤＣコンバータとの並列配置を備える電源システムを提供する。本発明の第２の態様は、請求項９に記載されている、電源システムを備える装置を提供する。有利な実施形態は従属請求項に規定されている。
【０００８】
電源システムは、線形増幅器とＤＣ−ＤＣコンバータとの並列配置を備える。線形増幅器は、第１の電流を負荷に供給し、第１の電流は、負荷により引き込まれる電流の高周波数成分を含む。ＤＣ−ＤＣコンバータ（さらにコンバータとも称される）は、第２の電流を負荷に供給するコンバータ出力を有し、第２の電流は、ＤＣおよび負荷により引き込まれる電流の低周波数成分を含む。コンバータは、第１のインダクタと、第１のインダクタ内に変動電流を生成するように第１のインダクタに結合された制御スイッチとをさらに備える。電源システムは、第１のインダクタと負荷との間に配置されたローパスフィルタをさらに備える。ローパスフィルタは、スイッチに結合された第１の端子と、基準電圧レベルに結合された第２の端子とを有する第１のキャパシタと、第１のインダクタに結合された第１の端子と、負荷に結合された第２の端子とを有する第２のインダクタとを備える。ローパスフィルタは、以下の副回路、
（ｉ）第１のキャパシタと並列に配置された、第２のキャパシタと制動抵抗器との直列配置または、
（ｉｉ）第１のキャパシタと直列に配置された、第３のキャパシタと制動抵抗器との並列配置または、
（ｉｉｉ）第２のインダクタと並列に配置された、第３のインダクタと制動抵抗器との直列配置または、
（ｉｖ）第２のインダクタと直列に配置された、第４のインダクタと制動抵抗器との並列配置、のうちの１つをさらに備える。
【０００９】
共通の問題は、制動抵抗器がキャパシタと直列に、またはインダクタと並列に配置されていることである。これはダンピングなしに追加ＬＣフィルタのみを用いる従来技術のコンバータ用途とは異なっている。しかしこれらの比較的損失のない追加ＬＣフィルタは、高品質係数を有するため、不要な共振を生じる。従来技術の米国特許第５，９０５，４０７号は、追加ＬＣフィルタの入力における電圧を検知することにより、さらにフィードバックを適用することにより、これらの共振を抑制する。これはフィードバックシステムを複雑にするとともに、フィードバックループの不安定性または性能の悪化につながる場合がある。小型の信号フィルタリング用途において、ＬＣフィルタの共振を、主電流ループ内に存在する制動抵抗器で制動することが、一般に知られている。しかしこれらの小型の信号フィルタにおいて、制動抵抗器内の散逸は、問題ではない。対照的に、ＤＣ−ＤＣコンバータの出力電流をフィルタリングするローパスフィルタにおいて、コンバータの出力効率が、非常に関連のある問題である。ＤＣ−ＤＣコンバータ用のフィルタにおける制動された小型フィルタトポロジーの実施は、明らかではないが、それはこれらが、コンバータの出力効率が、制動抵抗器内の高散逸により損なわれるという、一般的に認められた欠点を有するためである。
【００１０】
本発明は、線形増幅器とＤＣ−ＤＣコンバータとの並列配置を備える電源システムにローパスフィルタを設け、そのフィルタは、制動抵抗器内のさらなるＤＣ電力散逸を防止するための特別な構成を有する一方で、良好なＨＦ抑制を提供する。
【００１１】
本発明は、制動抵抗器が、コンバータの主電流ループ内に存在するべきではないという見識に基づいている。制動抵抗器は、通常グランドである基準電圧に対して、キャパシタと直列に配置してもよい。または制動抵抗器は、インダクタと並列に配置されている。これは、制動抵抗器を通るＤＣ電流による制動抵抗器における高散逸なく、追加ＬＣ部の制動を可能にする。
【００１２】
そのため本発明は２つの概念に基づいている。１つは、制動抵抗器内のＤＣ電力散逸は、制動抵抗器をキャパシタと直列に配置してＤＣ電流を遮断することにより、または制動抵抗器をインダクタと並列に配置してＤＣ電流バイパスを提供することにより、回避できるという見識であるが、それはインダクタの抵抗が抵抗器のものより低いためである。他の見識は、フィルタのＨＦ（高周波数）抑制を改善するために、ＨＦ挙動が制動抵抗器によって統制されてはならないが、二次ＬＣ挙動により統制されなければならないということである。
【００１３】
キャパシタと、わずかなＤＣ電流を伝導する制動抵抗器との直列配置は、２つの等価回路によって得ることができる。第１の回路において、キャパシタは、制動抵抗器と直列に配置されているとともに、この直列配置は、第１のキャパシタと並列に配置され、第１のキャパシタは、第１のインダクタと基準電圧レベルとの間の主電流経路内に配置されている。第２の回路において、キャパシタは、制動抵抗器と並列に配置されているとともに、並列配置は、第１のキャパシタと直列に配置されている。
【００１４】
追加インダクタと並列の抵抗器を通るＤＣ電流は、比較的小さいが、それは抵抗器の抵抗が、直列配置が並列に配置されるインダクタの抵抗に対して、比較的大きいためである。この並列配置は、２つの等価回路によって得ることができる。第１の回路において、インダクタは、制動抵抗器と直列に配置されているとともに、直列配置は、第２のインダクタと並列に配置されており、第２のインダクタは、主電流経路内に、第１のインダクタと負荷との間に配置されている。第２の回路において、インダクタは、制動抵抗器と並列に配置されているとともに、並列配置は、第２のインダクタと直列に配置されている。同一の論法は、低周波数電流に対して当てはまる。他方でフィルタのＨＦ抑制は最適であるが、それはフィルタが、一次フィルタに劣化されないためである。
【００１５】
請求項２に記載された実施形態において、第２の電流が、ＤＣおよび負荷電流の低周波数部を提供するとともに、第１の電流が、負荷電流の高周波数部を提供する。クロスオーバ周波数は、高周波数寄与の大きさが、ＤＣおよび低周波数寄与の大きさと同等である周波数として規定される。ローパスフィルタの帯域幅は、クロスオーバ周波数を超えて選択され、その電流伝達の大きさが、クロスオーバ周波数で十分に大きいとともに、フィルタが、制御ループ安定性を悪化させないようになっている。
【００１６】
請求項３に記載された実施形態において、ローパスフィルタの帯域幅が、スイッチング周波数でフィルタの電流伝達抑制を得るように、ＤＣ−ＤＣコンバータのスイッチング周波数未満で選択される。
【００１７】
請求項４に記載された実施形態において、ローパスフィルタは、第２のインダクタと、第２のキャパシタと制動抵抗器との直列配置とを備える。第２のキャパシタは、第１のキャパシタのインピーダンスより少なくとも２倍小さいインピーダンスを有する。フィルタ性能に効果的に影響を与えるために、第２のキャパシタのインピーダンスが、第１のキャパシタのインピーダンスより、少なくとも２倍小さくなければならないが、少なくとも１０倍小さいことが好ましい。
【００１８】
請求項５に記載された実施形態において、第１のキャパシタと、第２のキャパシタと、第２のインダクタとが、第１のキャパシタ、第２のキャパシタおよび第２のインダクタの値によって決定される第１の共振周波数と、第１のキャパシタおよび第２のインダクタによって決定される第２の共振周波数とを有する共振回路を形成する。第１の共振周波数は第２の共振周波数より低い。第１のキャパシタ、第２のキャパシタおよび第２のインダクタの値は、ＤＣ−ＤＣコンバータのスイッチング周波数より低くかつクロスオーバ周波数より高い第２の共振周波数を得るように選択される。クロスオーバ周波数は、負荷を流れる全電流の高周波数部を含む第１の電流の大きさが、負荷を流れるＤＣおよび全電流の低周波数部を含む第２の電流の大きさと同等である周波数として規定される。
【００１９】
請求項６に記載された実施形態において、ローパスフィルタは、第２のインダクタと、第３のインダクタと制動抵抗器との直列配置とを備える。フィルタ性能へ効果的に影響を与えるために、第３のインダクタが、第２のインダクタのインピーダンスより、少なくとも２倍小さいが、好適には少なくとも１０倍小さいことが好ましいインピーダンスを有する。
【００２０】
請求項７に記載された実施形態において、第１のキャパシタと、第２のインダクタと、第３のインダクタとが、第１のキャパシタおよび第２のインダクタの値によって決定される第１の共振周波数と、第１のキャパシタ、第２のインダクタおよび第３のインダクタによって決定される第２の共振周波数とを有する共振回路を形成する。第１の共振周波数は第２の共振周波数より低い。第１のキャパシタ、第２のインダクタおよび第３のインダクタの値は、ＤＣ−ＤＣコンバータのスイッチング周波数より低くかつクロスオーバ周波数より高い第２の共振周波数を得るように選択される。またクロスオーバ周波数は、負荷を流れる全電流の高周波数部を含む第１の電流の大きさが、負荷を流れるＤＣおよび全電流の低周波数部を含む第２の電流の大きさと同等である周波数として規定される。
【００２１】
請求項８に記載された実施形態において、線形増幅器は、第１の増幅段と、第２の増幅段と、差動入力段とを備える。差動入力段は、基準信号を受信する非反転入力と、負荷の両側のシステム出力電圧に比例する電圧を受ける反転入力と、第１の増幅段の入力および第２の増幅段の入力の両方に結合された出力とを備える。
【００２２】
第１の増幅段は、第１の電流を負荷に供給する、負荷に直接接続された出力を有する。第１の増幅段の出力を負荷に直接接続することにより、通常ＤＣ−ＤＣＶコンバータに対する制御電圧を得るために存在する、第１の増幅段の出力と直列の検知抵抗器は必要ない。第１の増幅段と第２の増幅段とは、第１の電流に比例する第３の電流を得るための整合構成要素を有する。ＤＣ−ＤＣコンバータは、第２の電流を制御するために第３の電流により生成された電圧を受ける制御入力を有する制御器を備え、第２の電流は、ＤＣ−ＤＣコンバータにより負荷に供給されて、第１の電流のＤＣ成分を最小限にするようになっている。
【００２３】
本発明のこれらのおよび他の態様は、本明細書に記載の実施形態から明らかになるとともに、実施形態を参照して説明する。
【発明を実施するための形態】
【００２４】
異なる図において同一の参照番号を有する品目が、同一構造特徴と同一機能とを有するか、または同一信号であることに留意すべきである。このような品目の機能および／または構造が、説明された場合、詳細な説明においてその繰り返し説明の必要はない。
【００２５】
図１は、本発明による電源システムを備える装置のブロック図を示す。単なる一例として、図示の装置は、通信システムである。電源システムは、効率的かつ高速電源を必要とする任意の他の装置内で有利であり、効率的かつ高速電源は、出力電圧を高速で変化させることが可能である、または装置の回路の負荷の変化にすばやく応じることが可能である。
【００２６】
例えば２．５Ｇ、３Ｇ、または４Ｇ通信システムで用いられる電力効率の高いＲＦ（高周波）電力増幅器ＲＡは、高速かつ電力効率の高い電源変調器を必要とする。この電源変調器または電源供給システムは、迅速に変化する電源電圧ＶＯをＲＦ電力増幅器ＲＡに供給する。電源電圧ＶＯは、ＲＦ電力増幅器ＲＡによって供給されるべき電力に適合している。電源電圧ＶＯ、ひいては電源システムによって供給される電流の高速かつ適正な制御は、例えば携帯電話などの手持ち式の電池により動作する通信デバイスでは、１回の充電がシステムに電力を供給できる時間を最大にするために特に重要である。電源電圧ＶＯのレベルは、高出力が必要とされる時間中のみ高い。そのため低出力が可能であればすぐに、電源電圧ＶＯのレベルは迅速に低下されて低出力に最適に適合し、およびその逆にならなければならない。
【００２７】
電源システムは、線形増幅器ＬＡと、ＤＣ−ＤＣコンバータＣＯとを備える。線形増幅器ＬＡは、差動入力段ＯＳ３と、増幅段ＯＳ１およびＯＳ２とを備える。差動入力段ＯＳ３は、出力電圧ＶＯに比例する電圧を受ける反転入力と、基準電圧ＶＲを受ける非反転入力と、エラー信号ＶＥを供給する出力とを有する。増幅段ＯＳ１は、エラー信号ＶＥを受信する入力と、線形増幅器ＬＡの出力電流Ｉ１を負荷に直接供給する出力とを有し、負荷は、ここではＲＦ電源増幅器ＲＡを備える。増幅段ＯＳ２は、エラー電圧ＶＥを受ける入力と、差動出力対間に配置された抵抗器Ｒ３を介して、電流Ｉ３を得る差動出力対とを有する。電流Ｉ３は、抵抗器Ｒ３の両端に電圧Ｖ３を生じる。ＤＣ−ＤＣコンバータＣＯの制御器（図示せず）は、電圧Ｖ３を用いてＤＣ−ＤＣコンバータのスイッチを制御して、ＤＣ−ＤＣコンバータＣＯの出力電流Ｉ２を得る。ＤＣ−ＤＣコンバータは、スイッチング部ＳＭとローパスフィルタＦＩとを備える。スイッチング部ＳＭは、制御器によって制御されるスイッチにおける制御器と、スイッチに結合されてインダクタの変動電流を得るインダクタとを備える。厳密なトポロジーは、用いられるＤＣ−ＤＣ制御器の種類に依存する。
【００２８】
スイッチング部ＳＭによって供給され電流Ｉ２’は、ローパスフィルタＦＩによってフィルタリングされて、負荷に供給されるフィルタリングされた電流Ｉ２を得る。フィルタＦＩは、ＤＣ−ＤＣコンバータＣＯのリップルを抑制する。本発明は、ローパスフィルタＦＩの構成を対象とする。
【００２９】
もう１つの基準電圧ＶＲ’は、ＲＦ電源増幅器ＲＡに供給される。通常基準電圧ＶＲが、振幅情報のみを備える一方で基準電圧ＶＲ’は、位相情報を備えるとともに振幅情報を備える場合もある。そのためＲＦ増幅器の出力が、急速に増加する場合には、制御信号ＶＲが、電源システムに電流Ｉ１およびＩ２を増加させるように命令する。比較的低速ＤＣ−ＤＣコンバータＣＯは、基準信号ＶＲの高速ステップに即座に追従することができない。負荷に対して必要な電流とＤＣ−ＤＣコンバータＣＯによって供給される電流Ｉ２との間の差は、線形増幅器によって電流Ｉ１として供給されることになる。安定状態に到達すると、ＤＣおよびＲＦ電源増幅器ＲＡにより必要とされる電流の低周波数部が、ＤＣ−ＤＣコンバータＣＯによって送達されるとともに、電流Ｉ１は、ＲＦ電源増幅器ＲＡにより必要とされる電流の高周波数部を加えるとともに、ＤＣ−ＤＣコンバータＣＯの固有のリップル（の一部）を減じる。電流Ｉ３をＤＣ−ＤＣコンバータＣＯ用の制御電圧に変換する抵抗器Ｒ３の代わりに、抵抗器Ｒ３と置き換わる、または反転増幅器ＯＳ２の入力と出力との間にミラーキャパシタとして配置される、キャパシタを用いてもよい。
【００３０】
出力が負荷に直接接続されている増幅段ＯＳ１と、電流Ｉ１に比例する電流Ｉ３を生成する増幅段ＯＳ２とを有する線形増幅器ＬＡを備える、ＤＣ−ＤＣコンバータＣＯを制御する図示のトポロジーの代わりに、代替的に他のトポロジーを用いてＤＣ−ＤＣコンバータＣＯを制御してもよい。例えば負荷への増幅器ＯＳ１の出力の直接接続は、電流Ｉ１を検知する要素を加える必要がないという利点を有するが、このような要素が主電流ループに存在してもよい。この要素は抵抗器またはもう１つの電流センサであってもよい。ここで抵抗器の両側の電圧を用いて、ＤＣ−ＤＣコンバータＣＯを制御するとともに、増幅器ＯＳ２は、もはや必要ない。しかし線形増幅器ＬＡの主電流ループに存在するこのような電流センサは、ループ安定性に影響を及ぼすとともに比較的高い散逸を生じる。
【００３１】
図２は、電源システムのブロック図と、ローパスフィルタの実施形態の回路図とを示す。
【００３２】
ＤＣ−ＤＣコンバータＣＯのスイッチング部ＳＭは、制御器ＣＯＮと、スイッチＳＣと、スイッチＳＹと、インダクタンスＬ１とを備える。スイッチＳＣおよびＳＹは、直列に配置されて入力電源電圧ＶＩを受ける主電流経路を有する。インダクタンスＬ１の一端は、スイッチＳＣおよびＳＹの主電流経路の接合に接続されている。制御器は、スイッチＳＣおよびＳＹをそれぞれ制御信号ＤＲ１およびＤＲ２で制御する。図示のスイッチング部ＳＭが、一例に過ぎないことに注意しなければならない。インダクタンスＬ１は、コイルまたは変圧器でもよい。現存のローパスフィルタＦＩを、他のＤＣ−ＤＶＣコンバータと一緒に有利に用いることもできる。
【００３３】
線形増幅器ＬＡは、出力電圧ＶＯに比例する電圧ＶＯ’を受ける反転入力と、基準電圧ＶＲを受ける非反転入力と、出力電流Ｉ１を負荷ＬＯに直接供給する出力と、電流Ｉ３をＤＣ−ＤＣコンバータＣＯのスイッチング部ＳＭの制御器ＣＯＮに供給する出力とを備える。電流Ｉ３は制御器ＣＯＮに供給される前に電圧に変換され得る。線形増幅器ＬＡは、図１に示すようなものと同様に構成され得る。制御器ＣＯＮは、電流Ｉ３を受けてスイッチＳＣおよびＳＹを制御し、電流Ｉ１の平均値が実質的にゼロであるような電流Ｉ２を得る。
【００３４】
ローパスフィルタＦＩは、ノードＮＡにおけるインダクタンスＬ１の自由端と、ノードＮＢにおける負荷ＬＯとの間に配置されている。負荷ＬＯは、平滑キャパシタＣＬと、抵抗であることが多い負荷インピーダンスＲＬとの並列配置を備える。負荷ＬＯを通る電流は、ＩＴと称される。ローパスフィルタＦＩは、ノードＮＡとＮＢとの間に配置されたインダクタＬ２と、ノードＮＡとグランドとの間に配置されたキャパシタＣ１と、ノードＮＡとグランドとの間に配置されたキャパシタＣ２と抵抗器Ｒ２との直列配置とを備える。
【００３５】
以下にローパスフィルタＦＩの寸法決定が、実用化のために説明されている。これは単に一例であり、他の実用的な実施も可能である。第１の重要なパラメータは、ＤＣ−ＤＣコンバータＣＯのスイッチング周波数であり、スイッチング周波数は、この特定の例において１０ＭＨｚである。ＤＣ−ＤＣコンバータＣＯは、リップル電流をシステムに加える。さらなるフィルタＦＩが、このリップルを抑制すべきである。もう１つの重要な周波数は、クロスオーバ周波数であり、クロスオーバ周波数において、ローパスフィルタＦＩの出力電流Ｉ２の負荷電流ＩＴへの寄与は、大きさが、線形増幅器ＬＡの出力電流Ｉ１の負荷電流ＩＴへの寄与と、実質的に同等である。説明した例において、クロスオーバ周波数は、０．２ＭＨｚである。
【００３６】
さらなるローパスフィルタＦＩは、クロスオーバ周波数で十分に大きい電流伝達の大きさを得るように設計されるべきである。ここでフィルタは、制御ループ安定性を悪化させない。スイッチング周波数において、その電流伝達抑制は、十分なリップル抑制を得るには十分に大きい。
【００３７】
図２に示すローパスフィルタは、２つの共振周波数を有する。
【数１】
2008537467.tif 000003
ここでＦＲＥＳ１＜ＦＲＥＳ２である。
【００３８】
制動抵抗Ｒ２が小さい値である場合、フィルタは、共振周波数ＦＲＥＳ１に近い周波数で共振することになるが、抵抗Ｒ２が大きい値である場合、フィルタは、共振周波数ＦＲＥＳ２に近い周波数で共振することになる。
【００３９】
ローパスフィルタの実用化において、キャパシタＣ２は、キャパシタＣ１の値の少なくとも２倍である値を有さなければならないが、その値は好適には因数１０〜１００大きく、キャパシタＣ２と抵抗器Ｒ２との直列配置がフィルタ性能に効果的に影響を与えるようになっている。共振周波数ＦＲＥＳ２は、スイッチング周波数より低くかつクロスオーバ周波数より高く選択されなければならない。例えば共振周波数ＦＲＥＳ２は、１．４ＭＨｚであるように選択されてもよい。インダクタＬ２の値は、必要なフィルタ出力電流Ｉ２の時間変化速度、インダクタＬ２の体積およびサイズ、ならびにインダクタＬ２の飽和電流リミットなどのパラメータによって決定される。スイッチング周波数が１０ＭＨｚである本例において、好適にはインダクタＬ２の値は、０．１μＨ〜５μＨの範囲で選択される。一例として、インダクタＬ２の値は１μＨにあるように選択される。そしてキャパシタＣ１の値は、１２ｎＦである。キャパシタＣ２の値は、キャパシタＣ１の値より大きい因数２２．５が選択され、Ｃ２＝２７０ｎＦである。
【００４０】
制動抵抗Ｒ２に対して、好適にはほぼ特性インピーダンスＺＫＡＲ２の範囲にある値が選択される。
【数２】
2008537467.tif 000004
好適にはＲ２の抵抗値の範囲は、特性インピーダンスＺＫＡＲ２より５倍小さい下限と、特性インピーダンスＺＫＡＲ２より５倍大きい上限との間の値により規定される。説明した例では、特性インピーダンスＺＫＡＲ２＝４．２Ωであるとともに、Ｒ２の抵抗値は１〜２０Ωから選択され、例えばＲ２＝４．７Ωであり得る。
【００４１】
本発明によるもう１つの実施形態においてインダクタが、キャパシタＣ２と制動抵抗器Ｒ２との直列配置に加えられ、インダクタと、キャパシタＣ２と抵抗器Ｒ２との直列配置が、キャパシタＣ１と並列に配置されるようになっている。またキャパシタＣ２のインピーダンスは、キャパシタＣ１のインピーダンスより小さい。インダクタと、キャパシタＣ２と抵抗器Ｒ２との直列回路は、スイッチング周波数に、またはこのローパスフィルタの−３ｄＢ帯域幅を大幅に超えるもう１つの周波数に調整され得る。
【００４２】
図３は、電源システムのブロック図とローパスフィルタのもう１つの実施形態の回路図とを示す。この電源システムは、図２で示したものに基づいている。唯一の違いは、キャパシタＣ２と抵抗器Ｒ２との直列配置が、インダクタＬ３と抵抗器Ｒ３との直列配置により置換されているということである。後者の直列配置は、インダクタＬ２と並列に配置されている。
【００４３】
また２つの共振周波数は以下のように示すことができる。
【数３】
2008537467.tif 000005
ここでＦＲＥＳ１＜ＦＲＥＳ２である。
【００４４】
制動抵抗器Ｒ３が大きい値である場合、フィルタは、共振周波数ＦＲＥＳ１に近い周波数で共振することになるが、制動抵抗器Ｒ３が小さい値である場合、フィルタは、共振周波数ＦＲＥＳ２に近い周波数で共振することになる。
【００４５】
ローパスフィルタの実用化において、インダクタＬ３は、インダクタＬ２の値より少なくとも２倍小さい値を有さなければならないが、その値は好適には、因数１０〜１００小さく、インダクタＬ３と抵抗器Ｒ３との直列配置がフィルタ性能を効果的に影響を与えるようになっている。共振周波数ＦＲＥＳ２は、ＤＣ−ＤＣコンバータのスイッチング周波数より低くかつクロスオーバ周波数より高く選択されなければならない。インダクタＬ２の値は、必要なフィルタ出力電流Ｉ２の時間変化速度、インダクタＬ２の体積およびサイズ、ならびにインダクタＬ２の飽和電流リミットなどの必要なパラメータによって決定される。スイッチング周波数が好適に１０ＭＨｚである本例において、インダクタＬ２の値は、好適には０．１μＨ〜５μＨの範囲から選択される。
【００４６】
制動抵抗器Ｒ３に対して、好適にはほぼ特性インピーダンスＺＫＡＲ３の範囲にある値が選択される。
【数４】
2008537467.tif 000006
好適にはＲ３の抵抗値の範囲は、特性インピーダンスＺＫＡＲ３より５倍小さい下限と、特性インピーダンスＺＫＡＲ３より５倍大きい上限との間の値により規定される。
【００４７】
実施形態において、以下の値が選択される。すなわち共振周波数ＦＲＥＳ２は１．４ＭＨｚ、インダクタＬ２＝１μＨ、インダクタＬ３＝１００ｎＨ、キャパシタＣ１＝１５０ｎＦ、特性インピーダンスＺＫＡＲ３＝１．５Ω、および抵抗器Ｒ３は、０．３〜１０Ωの範囲内で選択される。例えば抵抗器Ｒ３＝１．５Ωである。
【００４８】
制動抵抗器を追加することにより、ＬＣフィルタが制動され得ることが既知であることは留意しなければならない。しかしこれらのフィルタは、通常小電流が流れている用途で実施されるため、制動抵抗器における散逸は、問題ではない。これらの既知のダンピング解決策は、図２および３に示すような本発明による実施形態に対して、以下に説明されている。
【００４９】
１つの従来技術の解決策において、図２のキャパシタＣ２は、存在していない。同様に図３において抵抗器Ｒ３とインダクタＬ３との直列配置は存在せず、さらに制動抵抗器Ｒ３は、インダクタＬ２と直列に配置されている。この手法は、良好な高周波数抑制が得られるという利点を有するが、高ＤＣ電力散逸が抵抗器内に発生するという欠点を有する。
【００５０】
もう１つの従来技術のダンピング技術において、図２に示すキャパシタＣ１または図３のインダクタＬ３は存在しない。これらの技術は、さらなるＤＣ電力散逸を蒙らないが、これらの技術は、米国特許第５，９０５，４０７号に開示された４次２ＬＣ部フィルタに対する高周波数抑制の低下という欠点を有する。上記したように変更された図２および３において、高周波数に対して、キャパシタＣ２とインダクタＬ２とを有する２次部は、それぞれ抵抗器Ｒ２とインダクタＬ２とを有する１次部として、およびキャパシタＣ２と抵抗器Ｒ３とを有する１次部として働く。このため４次フィルタの代わりに、単に３次フィルタが得られる。
【００５１】
本発明は、制動抵抗器内のさらなるＤＣ電力散逸を防止する一方で、良好なＨＦ抑制（すなわち４次ＬＣ挙動）を提供する目的を有する。
【００５２】
本発明によるもう１つの実施形態において、キャパシタが、制動抵抗器Ｒ３と並列に追加され、抵抗器Ｒ３とキャパシタとの並列配置がインダクタＬ３と直列に配置されるようになっている。またインダクタＬ３のインピーダンスは、インダクタＬ２のインピーダンスより小さい。インダクタＬ３と、キャパシタと抵抗器Ｒ３との並列配置との直列回路は、スイッチング周波数に、またはこのローパスフィルタの−３ｄＢ帯域幅を大幅に超えるもう１つの周波数に調整され得る。
【００５３】
図４は、ローパスフィルタのさらに他の実施形態の回路図を示す。図４は、第１のインダクタＬ１と、ノードＮＡとＮＢとの間に配置されたローパスフィルタＦＩとを含む図２の一部を示す。図２のキャパシタＣ１と、キャパシタＣ２と制動抵抗器Ｒ２との直列配置との並列配置は、キャパシタＣＡおよびＣＢの直列配置と、キャパシタＣＢと並列に配置された制動抵抗器ＲＢとの同等回路により置換されている。キャパシタＣＡおよびＣＢの直列配置は、ノードＮＡと基準電圧レベル（ＧＮＤ）との間に配置されている。キャパシタＣＡは、図２のキャパシタＣ１と置き換わっている。
【００５４】
キャパシタＣＡ、ＣＢおよび抵抗器ＲＢの値は、図２に示した等価回路に対して選択された値から容易に決定することができる。
ＣＡ＝Ｃ１＋Ｃ２
ＣＢ＝（Ｃ１＋Ｃ２）＊Ｃ１／Ｃ２
ＲＢ＝Ｒ２＊（Ｃ２＊Ｃ２／（（Ｃ１＋Ｃ２）＊（Ｃ１＋Ｃ２）））
【００５５】
図５は、ローパスフィルタのさらに他の実施形態の回路図を示す。図５は、第１のインダクタＬ１と、ノードＮＡとＮＢとの間に配置されたローパスフィルタＦＩとを含む図３の一部を示す。制動抵抗器Ｒ３とインダクタンスＬ３との直列配置は、インダクタンスＬＤと制動抵抗器ＲＤとの並列配置により置換されている。この並列配置は、図３のインダクタＬ２と置き換わるインダクタＬＣと直列に配置されている。
【００５６】
インダクタＬＣ、ＬＤおよび抵抗器ＲＤの値は、図３に示した等価回路に対して選択された値から容易に決定することができる。
ＬＣ＝Ｌ２＊Ｌ３／（Ｌ２＋Ｌ３）
ＬＤ＝Ｌ２＊Ｌ２／（Ｌ２＋Ｌ３）
ＲＤ＝Ｒ３＊（Ｌ２＊Ｌ２／（（Ｌ２＋Ｌ３）＊（Ｌ２＋Ｌ３）））
【００５７】
上記の実施形態は、本発明を限定するのではなく図示するものであるとともに、当業者は、添付の特許請求の範囲から逸脱することなく、多数の代替的実施形態を設計することが可能であることに留意すべきである。
【００５８】
特許請求の範囲において、かっこ内に配置された参照符号は、特許請求の範囲を限定するものとして解釈されるべきではない。動詞「備える（ｃｏｍｐｒｉｓｅ）」およびその活用形の使用は、特許請求の範囲に述べたもの以外の要素またはステップの存在を除外するものではない。要素の前の冠詞「１つの（ａ）」または「１つの（ａｎ）」は、複数のそのような要素の存在を除外するものではない。本発明はいくつかの個々の要素を備えるハードウェアにより、および適当なプログラム化コンピュータによって実施することができる。いくつかの手段を列挙する装置請求項において、これらの手段のいくつかは、ハードウェアの同一の品目によって実施することができる。ある対策が互いに異なる従属請求項で参照されるという単なる事実は、これらの対策の組み合わせを有利に用いることができないということを示すものではない。
【図面の簡単な説明】
【００５９】
【図１】図１は、本発明に係る電源システムを備える装置のブロック図を示す。
【図２】図２は、電源システムのブロック図とローパスフィルタの実施形態の回路図とを示す。
【図３】図３は、電源システムのブロック図とローパスフィルタのもう１つの実施形態の回路図とを示す。
【図４】図４は、ローパスフィルタのさらに他の実施形態の回路図を示す。
【図５】図５は、ローパスフィルタのさらに他の実施形態の回路図を示す。
【図１】
2008537467.tif 000007
【図２】
2008537467.tif 000008
【図３】
2008537467.tif 000009
【図４】
2008537467.tif 000010
【図５】
2008537467.tif 000011
【国際調査報告】
2008537467.tif 000012
2008537467.tif 000013