(57)【要約】放射の強度(1)を前記強度に応じて電流(i-i,a2)に変換するイメージセンサーデバイス(5)を製造する方法であって、真空蒸着デバイスにおいて以下の段階：誘電性の絶縁表面上に、背面の電気的コンタクトとしての電気伝導パッド(7a,7b)のマトリックスを蒸着する段階、前記パッドを備えた表面を、シリコン含有ガスを加えないドナー供給ガスにプラズマ支援露出する段階、ドープ層(17)を蒸着するシリコン供給ガスから真性シリコン層(15)を蒸着する段階、および、前記放射(1)に対して透明な電気伝導性の層(19)を前面コンタクトとして配置する段階、を有する。イメージセンサーデバイスを製造する方法とイメージセンサーデバイスは従来技術の不利点を回避する。これは、本発明のイメージセンサーデバイスが良好なオーム接触、低い暗電流を持ち、画素クロストークを持たず、再現可能な製造プロセスを持つことを意味する。
2008532296.tif 000002
【特許請求の範囲】
【請求項１】
放射の強度（１）を前記強度に応じて電流（ｉ１、ｉ２）に変換するイメージセンサーデバイス（５）を製造する方法であって、真空蒸着デバイスにおいて以下の段階：
・誘電性で絶縁性の表面上に、背面の電気的コンタクトとしての電気伝導パッド（７ａ，７ｂ）のマトリックスを蒸着する段階、
・前記パッドを備えた表面を、シリコン含有ガスを加えないドナー供給ガスにプラズマ支援露出する段階、
・シリコン供給ガスから真性シリコン層（１５）を蒸着する段階、
・ドープ層（１７）を蒸着する段階、および、
・前記放射（１）に対して透明な電気伝導性の層（１９）を前面コンタクトとして配置する段階、
を有することを特徴とする方法。
【請求項２】
前記プラズマ支援露出によって極薄いドープ領域（１３）が作られ、その状況で、前記マトリックスの大きさに対するその厚さは、パッド（７ａ，７ｂ）と光活性薄膜構造（５）との間のオーム接触が与えられるが、パッド（７ａ，７ｂ）の間に電気伝導が生成されないような方法で選択され、そして前記光活性薄膜構造（５）は前記極薄いドープ領域（１３）、前記真性シリコン層（１５）、および前記ドープ層（１７）から成ることを特徴とする請求項１に記載の方法。
【請求項３】
光活性薄膜層構造（５）はＰＥＣＶＤ(plasma-enhanced chemical vapour)技術で蒸着され、透明な電気伝導性の層（１９）はＰＶＤ(physical vapor deposition)技術で蒸着されることを特徴とする請求項２に記載の方法。
【請求項４】
パッド（７ａ，７ｂ）は、前記構造（３）が誘電体層（９）によって覆われるＣＭＯＳ半導体構造（３）を終端処理していることを特徴とする請求項１から３のいずれか１項に記載の方法。
【請求項５】
ドナー供給ガスにプラズマ露出する段階は、ドナーとして化学的周期表のＶ族の元素、またはその元素の少なくとも１つの化合物を供給していることを特徴とする請求項１から４のいずれか１項に記載の方法。
【請求項６】
プラズマは、ＰＥＣＶＤリアクター（炉）内で、１５０℃から３５０℃の間の温度、０．１ｍｂａｒから１０ｍｂａｒの間の圧力、１０ｓｃｃｍから１０００ｓｃｃｍの間の流速のＨ２に２％希釈したＰＨ３ガスにより、１０秒から１０分の時間で、ＲＦ周波数によって生成されることを特徴とする請求項１から５のいずれか１項に記載の方法。
【請求項７】
真性シリコン層（１５）は、ＰＥＣＶＤリアクター内で、１５０℃から３５０℃の間の温度、１０ｓｃｃｍから５００ｓｃｃｍの間のＳｉＨ４ガス流量、０．１ｍｂａｒから１０ｍｂａｒの間の圧力によって蒸着されることを特徴とする請求項１から６のいずれか１項に記載の方法。
【請求項８】
ドープ層（１７）は、ＰＥＣＶＤリアクター内で、１５０℃から３５０℃の間の温度、１０ｓｃｃｍから５００ｓｃｃｍの間のＳｉＨ４ガス流速、それと共に流す１０ｓｃｃｍから５００ｓｃｃｍの間の流速のＨ２に２％希釈したトリメチルボロンガス（ＴＭＢガス）によって、ｐドープ層として蒸着されることを特徴とする請求項１から７のいずれか１項に記載の方法。
【請求項９】
特にｐドープ層に対するドープ層（１７）の蒸着の際に、１０ｓｃｃｍから５００ｓｃｃｍの間の流量のＣＨ４ガスを加える手段によって炭素が層に組み入れられることを特徴とする請求項１から８のいずれか１項に記載の方法。
【請求項１０】
極薄いドープ領域（１３）、真性シリコン層（１５）、ドープ層、特にｐドープ層（１７）、および透明な伝導層（１９）は、ＰＥＣＶＤおよびＰＶＤリアクターを持ったクラスタツール(cluster tool)内の雰囲気にイメージセンサーを露出せずに蒸着されることを特徴とする請求項１から９のいずれか１項に記載の方法。
【請求項１１】
放射の強度（１）を前記強度に応じて電流（ｉ１、ｉ２）に変換するイメージセンサーデバイス（５）であって、
・電気的に絶縁性で誘電性の層（９）の表面上に蒸着された、背面の電気的コンタクトとしての電気伝導パッド（７ａ，７ｂ）のマトリックスと、
・前記絶縁性で前記パッド（７ａ，７ｂ）を含む層（９）の前記表面上における極薄いドープ領域（１３）であって、シリコン含有ガスを加えないドナー供給ガスに前記表面をプラズマ支援露出することによって作られた極薄いドープ領域（１３）と、
・ドープ領域（１３）に続く真性シリコン層（１５）と、
・ドープ層（１７）と、
・前記放射（１）に対して透明な電気伝導性の層（１９）と、
を有することを特徴とするイメージセンサーデバイス（５）。
【請求項１２】
集積されたＣＭＯＳ半導体回路構造（３）の回路であって、前記絶縁性で誘電性の層（９）が前記回路構造（３）の少なくともいくつかの部分を覆い、前記パッド（７ａ，７ｂ）が前記回路構造（３）に電気的に結合されるような回路によって特徴付けられた請求項１１に記載のイメージセンサーデバイス（５）。
【請求項１３】
透明な電気伝導性の層（１９）は上端層であり、その状況で、極薄いドープ領域（１３）、真性シリコン層（１５）、ドープ層（１７）、および電気伝導性上端層（１９）は、光活性薄膜層構造（５）であり、前記光活性構造（５）は前記誘電体層（９）によってＣＭＯＳ半導体構造（５）から電気的に分離され、さらに、前記極薄い領域（１３）の厚さおよびマトリックスの大きさは、電気伝導パッド（７ａ，７ｂ）と光活性薄膜層構造（５）との間のオーム接触与えられるが、パッド（７ａ，７ｂ）の間に電気伝導が生成されないような方法で選択されることを特徴とする請求項１２に記載のイメージセンサーデバイス（５）。
【請求項１４】
ドープ層はｐドープ層（１７）であり、真性層（１５）と前記ｐドープ層（１７）のためのベースとして、アモルファスシリコンまたは微結晶シリコンまたは多結晶シリコンが使われることを特徴とする請求項１０から１３のいずれか１項に記載のイメージセンサーデバイス（５）。
【請求項１５】
真性層（１５）は、本質的に、２００ｎｍから１０００ｎｍの間の厚さを持つアモルファスシリコンであることを特徴とする請求項１４に記載のイメージセンサーデバイス（５）。
【請求項１６】
ドープ層（１７）は、本質的に、５ｎｍから５０ｎｍの間の厚さのボロンドープされたアモルファスシリコンであることを特徴とする請求項１４に記載のイメージセンサーデバイス（５）。
【請求項１７】
ドープ層（１７）は炭素によってもドープされることを特徴とする請求項１４から１６のいずれか１項に記載のイメージセンサーデバイス（５）。
【請求項１８】
透明な電気伝導性の層（１９）は、本質的に、１０ｎｍから１００ｎｍの間の厚さのインジウムスズ酸化物（ＩＴＯ）であることを特徴とする請求項１０から１７のいずれか１項に記載のイメージセンサーデバイス（５）。
【請求項１９】
真性層とドープ層との間に配置され、ｉ層からｐ層への勾配を付けたｐドーピング濃度変化を持ったｐドープ層としての中間層によって特徴付けられた請求項１０から１７のいずれか１項に記載のイメージセンサーデバイス（５)。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサーデバイスを製造するための方法と、放射の発光強度を前記強度に応じて電流に変換するこのデバイスに関する。
【背景技術】
【０００２】
集積型半導体回路構造の回路を有するイメージセンサーは、デジタルカメラ、セル方式携帯電話、ビデオカメラ、マイスセンサー(micesensor)のような用途に使われている。
【０００３】
今日では、２つの主要な技術が競合している：ＣＣＤ(charge coupled device；電荷結合素子)とＣＭＯＳ(complementary metal oxide semiconductor；相補型金属酸化物半導体）イメージセンサーである。両技術において、センサーは配列状画素で構成されている。画素はロウ(row)とカラム(column)に配置される。それぞれの画素は、光を電荷に変換する光センシング-デバイスを含む。ＣＭＯＳ技術においては、ＣＭＯＳ回路がフォトダイオードの次に集積される。集積回路は画素の個別の読み出しを可能にする。これに対し、ＣＣＤ技術では、ライン毎に、および画素毎に、電荷が共通の読み取り増幅器に転送される。
【０００４】
最近の市場発展が、多数の画素と低コストのイメージセンサーの必要性を生み出してきた。ＣＭＯＳイメージセンサー技術は、ある程度ＣＭＯＳ大量生産を利用するため、より低いコストを有している。さらにＣＭＯＳは、ＣＭＯＳプロセス技術開発に続いて一層複雑な機能をそれぞれの画素に加えることができる、という利点を持っている。これは、ノイズの減少と感度の増加を可能にし、同一表面上への、また同等の性能のための多くの画素を集積することにつながる。
【０００５】
しかしながら、従来のＣＭＯＳ画像化技術は制限を有している。実際に、回路に続く光センサーは、通常、シリコン基板中にインプラントされたｐｎ接合である。基板表面上にスタックされるＣＭＯＳ回路に必要とされる、金属レベル（面）の数の増加に起因して、接点は深いウェルの底面に位置している。光カラークロストーク(light-color-cross-talk)を避けるため、光線は、対応するセンサーに届くようにウェル壁と平行に焦点合わせされなければならない。マイクロレンズのような高価で複雑な光学機構が、これまで開発されてきた。
【０００６】
この問題を克服する１つの方法は、ＣＭＯＳ回路上に薄いフォトダイオードを蒸着（堆積）することである。この技術を使って、カラークロストーク問題は解決されなければならず、さらにフォトダイオードはセンサー表面積の１００％を占有し（１００％の充填率）、それによって画素サイズのさらなる縮小さえをも可能にする強化された感度をもたらす。このようなデバイスが特許文献１、特許文献２、および特許文献３に記載されている。
【０００７】
このようなデバイスにおける主な困難の一つは、隣接した画素間での可能な限りの電気的絶縁を持つことである。貧弱な絶縁は、いわゆる画素クロストークにつながりうる。
【０００８】
この問題を克服するために、特許文献１は、一番下のｎドープ層を、蒸着後で真性層の蒸着前にパターンニングおよびエッチングしうることを教示している。その不利点は、ｎドープ層と真性層との間に制御可能でない界面が存在することである。実際に、ｎドープ層の蒸着後に、集積半導体回路構造の基板を、蒸着システムから通常の気圧中に取り出されなければならず、次にレジストを塗布してパターンニングし、次にｎ−ドープ層に乾式または湿式エッチングを施し、そして最終的にレジストを剥離ししなければならない。これらすべての工程ステップは、真性層蒸着に先立つ層の制御されない表面をもたらす。この制御されない界面は、低いダイオード感度と高い暗電流につながりうる。
【０００９】
引用文献２においては、２つの構造が記載されている。１つの例に目を向けると、一番下の層はＰ型のものであるので、引用文献２のスタックは、引用文献１と比較して逆の構造を持っている。実際に、Ｐ型層はａ−Ｓｉ：Ｈで必然的に低濃度にドープされている。その不利点は、ボロンのようなＰ型原子が真性層中に拡散する一方で、最新のものが蒸着されつつ、弱いｐ−ｉ接点と貧弱なダイオード特性につながる、ことが知られていることである。さらに、光吸収は、ドープ領域において電界が弱く、従ってキャリア再結合度が高い一番上のドープ層において最小にされなければならない。そのため、一番上におけるｎドープ層を有することは、光吸収を最小にするために炭素のような原子を組み入れることを必要とすることになる。これは、より高い暗電流（＝電子注入）と低いオーム接触につながりうる。
【００１０】
特許文献２における他の構造は、一番下にｎドープ層を持ち、それは、層中に炭素を加えることによって意図的に悪化させている。その不利点は、ｎドープ層が、キャリア（＝電子）収集を悪化させる低いオーム接触として動作することである。さらにそれは、ダイオードが逆バイアスである時に少数キャリア（＝ホール）に対する貧弱なバリアとして働き、高い暗電流につながりうる（＝ダイオードが点灯しない時の高いノイズ）。
【００１１】
特許文献４においては、異なったフォトダイオードスタックが提案されている。ｐ−ｉ−ｎまたはｎ−ｉ−ｐ接点の代わりにショットキーｉ−ｐ構造が提案されている。ａ−Ｓｉ：Ｈによるショットキー障壁を形成するために正確なフェルミ準位を持つ金属（クロムのような）が選択されなければならない。その不利点は、ショットキー障壁の性能が、金属／半導体界面状態に非常に依存していることである。パターンニングの後で真性層蒸着の前に金属の表面を規定することは、良好に制御されず、そして再現可能ではないであろう。
【特許文献１】米国特許第６,５０１,０６５  Ｂ１号明細書
【特許文献２】米国特許第６,７９１,１３０  Ｂ２号明細書
【特許文献３】国際公開  ＷＯ  ０２／５０９２１号パンフレット
【特許文献４】欧州特許出願公開第１  ３４４  ２５９号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明の目的は、イメージセンサーデバイスを製造するための方法と、従来技術の不利点を回避するイメージセンサーデバイスを提供することである。これは、良好なオーム接触と低い暗電流を持ち、画素クロストークを持たず、再現可能な製造プロセスを持つことを意味する。
【課題を解決するための手段】
【００１３】
この目的は、真空蒸着においてイメージセンサーデバイスを製造するため以下の段階を有することで達成される：誘電性で絶縁性の表面上に、背面の電気的コンタクトとしての電気伝導パッドのマトリックスを蒸着する段階。そして、前記パッドを備えた表面を、シリコン含有ガスを加えないドナー供給ガスにプラズマ支援露出する段階。シリコン供給ガスから真性シリコン層を蒸着する段階。ドープ層を蒸着する段階、および、透明な電気伝導性の層を前面コンタクトとして配置する段階。
【００１４】
前記プラズマ支援露出によって極薄いドープ領域が蒸着される。その領域の厚さとマトリックスの大きさ、これはパッド間の距離を意味する。それは、パッドと以下で述べる光活性薄膜構造(photo-active-thin-film-structure)との間のオーム接触が与えられるが、パッドの間に電気伝導が生成されないような方法で選択される。この結果を得るため、この極薄いドープ領域の厚さ（通常、１ｎｍから１０ｎｍ）と比較して非常に大きな２つの隣接した画素間の距離（通常、数ミクロン）を、考慮しなければならない。界面におけるドープ原子は、「縦方向」のオーム接触を改善することになるが、一方で界面における横方向の抵抗はほとんど影響を受けないことになる。
【００１５】
極薄いドープ領域、真性シリコン層、およびドープ層は光活性薄膜構造を形成する。ここで、それぞれのパッドが１つの電極であり、透明で電気的な被覆が保護層かつ他の電極である。この光活性薄膜構造は独立した配列状の光センサーである。しかし、この光活性薄膜構造は、優先的に、半導体構造、例えばＣＭＯＳ半導体構造の最初で述べたような増幅器、と共に動作することができる。
【００１６】
新規な方法はＣＭＯＳフォトダイオードだけに限定されず、他の半導体構造も可能である。また、シリコン含有ガスを加えないドナー供給ガスにプラズマ支援露出する段階は、単に極薄いドープ領域を作るためにのみ有用というわけではない。
【００１７】
ドナー供給ガスにプラズマ露出する段階は、ドナーとして化学的周期表のＶ族の元素、またはその元素の少なくとも１つの化合物を供給している。化学周期表のＶ族の元素は、窒素、リン、ヒ素、アンチモン、およびビスマスを含む。通常は２つの第１元素が使われる。ＰＨ３のような希釈されないガス、またはアルゴン（Ａｒ）または水素（Ｈ２）のようなガスで希釈されたもので良好な結果が得られる。さらに純粋な、または希釈されたＮＨ３を使うことができる。ｎプラズマ処理の時間は、好ましくは、１から１０分の間続けられる。利用される無線周波数パワー（ｒｆパワー）は、光活性薄膜構造の層を蒸着するためのものと同じ範囲にある。
【００１８】
好ましくは、光活性薄膜層構造はＰＥＣＶＤ(plasma-enhanced chemical vapour；プラズマ促進化学蒸着)技術で蒸着され、透明な電気伝導性の層はＰＶＤ(physical vapor deposition；物理的気相蒸着)技術で蒸着される。特に、真性シリコン層、ドープ層、特にｐドープ層は、ＰＥＣＶＤ技術で蒸着され、また透明な伝導層はＰＶＤ技術で蒸着される。蒸着は、ＰＥＣＶＤおよびＰＶＤリアクターを持ったクラスタツール(cluster tool)内の雰囲気にイメージセンサーを露出せずに行なわれる。このような組み合わせられたＰＥＣＶＤ／ＰＶＤリアクターは、例えばＵｎａｘｉｓから入手可能なＣＬＮ２００である。ＰＥＣＶＤは、２００℃から４００℃の間の温度で使用する。
【００１９】
このような組み合わせられた装備は、いわゆるクラスタ形態を持っており、中央のハンドリング・マニピュレータの周りの真空気密な容器において、様々なワークステーションが配列されている。通常、周囲大気に対する門としての１つまたは２つのロードロック(load-lock)が、ウエハを提供するために存在する。好ましくは、イメージセンサーデバイスは８インチウエハ上に製造されるが、他の大きさも可能である。ロードロックを真空にし た後、マニピュレーターが１つのウエハをつかんで、選択されたワークステーションに運ぶ。これらのワークステーションは、通常、特別な用途に適合される単一基板ステーションである。用途としては、ＣＶＤ、ＰＶＤ、加熱ステーション、冷却ステーション、測定ステーション、ＲＴＰ（例えばアニーリングなどの高速熱処理(rapid thermal processing)）などでありうる。プログラムによって制御され、ウエハは対応するステーションに渡り、いくつかの処理ステップの後に、周囲大気中に解放するように選択されたロードロックに置かれる。
【００２０】
以下の詳細な説明およびすべての請求項は、さらなる本発明の有利な実施の形態と特徴の組み合わせを与える。
【発明を実施するための最良の形態】
【００２１】
本発明の特性、目的、および利点は、添付の図面に関連する以下の詳細な説明を考慮に入れた後に、当業者にとっていっそう明白になるであろう。
【００２２】
以下の好ましい実施形態の説明においては、添付の図面には参照符号が付されており、それは本発明の特定の実施形態の実例として示されている。他の実施形態を利用できること、および、構造並びに手続き上の変更を、本発明の範囲を逸脱することなく成しうる、ということは、当技術分野の当業者によって理解されるべきものである。
【００２３】
図１は、放射１の強度を発光放射１の強度に応じて電流のｉ１とｉ２にそれぞれ変換するためのイメージセンサーを示す。イメージセンサーデバイスはＣＭＯＳ半導体構造３および光活性薄膜層構造５から作られた半導体構造である。光活性薄膜層構造５はＣＭＯＳ半導体構造３上に蒸着される。ＣＭＯＳ半導体構造３は、マトリックスに配置された電気伝導性パッドによって終端処理される。ここで、図１は前記マトリックス配列パッドのうち２つのパッド７ａおよび７ｂのみを示す。パッド７ａおよび７ｂは誘電性の絶縁層９によって電気的に分離される。誘電体層９はＣＭＯＳ回路３上に蒸着され、そこでは、パッド７ａおよび７ｂのための電気的コンタクトとしての背面電極１１ａおよび１１ｂのためのビアがエッチングされた。背面電極１１ａおよび１１ｂ、並びにパッド７ａおよび７ｂは、例えばＴｉＮ、クロム、またはアルミニウムから成る。
【００２４】
第１の処理ステップでは、極薄いドープ領域１３が作られる。この第１ステップでは、前記パッド７ａおよび７ｂを含む誘電体層９の表面が、シリコン含有ガスを加えないドナー供給ガスにプラズマ支援露出される。プラズマは、ＰＥＣＶＤリアクター内で、１５０℃から３５０℃の間の温度でｒｆ周波数によって生成される。リアクター内圧力は０．１ｍｂａｒから１０ｍｂａｒの間である。ドナー供給ガスは、ドナーとして化学的周期表のＶ族の元素、またはその元素の少なくとも１つの化合物が供給される。好ましくはリンまたは窒素が使われ、使用ガスはＰＨ３でありうる（ＡｒまたはＨ２のガス流での希釈、または希釈なし）。Ｈ２に２％で希釈したＰＨ３ガスを使って、１０秒から１０分の処理時間、１０ｓｃｃｍから１０００ｓｃｃｍ(standard centimeter cube per minute)の流量で、良好な結果が達成される。
【００２５】
極薄いドープ領域１３の厚さおよびマトリックスの大きさ、これはパッド間の距離を意味する。それは、パッドと以下で述べる光活性薄膜構造との間のオーム接触が与えられるが、パッドの間に電気伝導が生成されないような方法で選択される。仮説の物理的、および／または化学的説明をすることができる。つまり、２つの隣接したパッドの間の距離、それは通常数ミクロンであるが、その距離は通常、１ｎｍから１０ｎｍであるところのドープ領域の厚さと比較して非常に大きいので、界面におけるドープ原子は「縦方向」のオーム接触を改善することになるが、一方で界面における横方向の抵抗はほとんど影響を受けないことになる。
【００２６】
第２の処理ステップにおいては、極薄いドープ領域１３上に真性層１５を蒸着する。第３の処理ステップにおいては、真性層１５上に、ドープされたさらなる層１７を蒸着し、第４の処理ステップにおいて、発光放射に対して透明な電気伝導性の一番上の層１９を蒸着する。領域１３と、層１５および１７を備えた光活性薄膜層構造はＰＥＣＶＤ技術で蒸着され、透明な電気伝導性の層１９はＰＶＤ技術で作られる。この処理に対しては、上述のＵｎａｘｉｓから入手可能なＣＬＮ２００を使うことができる。それは、イメージセンサーを作る段階は、周囲大気に露出せずに行なわれうるからである。
【００２７】
真性層１５に対する第２の処理ステップでは、ベースとして、アモルファスシリコンまたは微結晶シリコンまたは多結晶シリコンが使われる。真性という表現は層１５がドープされていないことを意味する。ＰＥＣＶＤプロセスは、１５０℃から３５０℃の間の温度、０．１ｍｂａｒから１０ｍｂａｒの間の圧力のＳｉＨ４ガス流量で、１００ｎｍから１０００ｎｍの間の層厚さ、好ましくは２００ｎｍから１０００ｎｍの間の層厚さに達するような方法で行なわれる。この厚さは典型的なものである。光活性薄膜層構造５の量子効率の間の妥協、これは生成された電荷キャリアの入射フォトン（放射）に対する比を意味し、また、パッド７ａおよび７ｂのエージング(aging)は正確な厚さにつながる。非常に薄い層１５は光活性薄膜層構造５の量子効率に影響を与えることになるが、一方で非常に薄い層１５は光活性薄膜層構造５のより速い劣化につながることになる。
【００２８】
ドープ層１７に対する第３の処理ステップでは、真性層１５に関するものと同じ基本的なガス流（ＳｉＨ４）が使われるが、ボロンドーピングを得るために加えられる、１０ｓｃｃｍから５００ｓｃｃｍの間の流速の、２％希釈したトリメチルボロンガスをドーピングすることのみが異なる。層１７の厚さは５ｎｍから５０ｎｍの間になるであろう。この第３の処理ステップでは、１０ｓｃｃｍから５００ｓｃｃｍの間の流量のＣＨ４を、トリメチルボロンガスに追加して加えることができる。ＣＨ４からの炭素は、ｐ層１７における弱い電界に起因して電子−ホール再結合率が高い該層１７における光吸収を最小にするために、この層１７に加えることができる。層１７の典型的な厚さは５ｎｍから５０ｎｍ、好ましくは１０ｎｍから５０ｎｍである。
【００２９】
真性層１５とドープ層１７のＰＥＣＶＤ技術による蒸着は、領域１３を作るためのプラズマ支援露出とは大きく異なることとなる。ＰＥＣＶＤ技術を使って層が蒸着される。ドープ層を受け取るために、ドーピングにマッチしたガス流と共にシリコン含有ガスが使われる。プラズマの支援によって蒸着を受ける。電気エネルギー、開始ガスのガス流、および処理時間が層の厚さを決定する。層を蒸着するためのガスなしでの上述のプラズマ支援露出に反して、シリコン含有ガスを加えないこの手段は、ドーピングガスで行なうのみである。当技術分野で知られているような実質的な層は蒸着されない。
【００３０】
透明な電気伝導性の層１９に対する第４の処理ステップでは、１０ｎｍから１００ｎｍの間の厚さのインジウムスズ酸化物を蒸着するためにＰＥＣＶＤが使われる。
【００３１】
デバイスの状況と正確な仕様に応じて、またさらに、使用される処理システムに応じて、上述のそれぞれの層における物理的特性は変化しうる。そのため、正確なプロセスパラメータの最終的なリストは、ここでは与えることができない。当技術分野の当業者は、好ましい結果を達成するために、独創的な努力を追加することなく、いかなるステップを施すべきかということを本発明の範囲内で決定することができる。
【００３２】
動作時には、光活性薄膜層構造５は、通常、逆バイアスをかけられる。電極はパッド７ａ／ｂと層１９である。層１９は光学フィルター特性を持ちうる。そのため、層１９は選択されたスペクトル領域（色）に対してのみ透明でありうる。構造５に光が照射される時、吸収されたフォトンは電子／ホール対を生成する。生成されたキャリアはｐドープ層１７およびｎドープ領域１３に向かって電界に沿って移動する（ホールはｐ層に向かって、また電子はｎ領域に向かって）。そしてキャリアは電極上に集められる。真性層１５は、電子／ホール再結合を最小にし、それにより電気信号を最大にするために低い欠陥濃度を持っていなければならない。電極上へのキャリア収集を高めるために、層１７と領域１３には良好なオーム接触がもたらされなければならない。構造５が放射１に照射されていない時、残留する暗電流は２つの原因を有する。１つ目は低いエネルギー状態からのキャリアの熱生成に因るものである。高品質の真性層１５が必要とされるだけでなく、層１７と領域１３の間の良好で適切に制御された界面も必要である。２つ目は金属電極（パッド７ａ／７ｂと層１９）から領域１３と層１７を介して注入される少数キャリアに因るものである。領域１３と層１７は少数キャリアに対する効果的な障壁を可能にする。さらに、通常、このような構造５の主な困難の１つは、隣接したパッド間の電気的分離を可能な限り持たせるということである。貧弱な分離は、いわゆる画素クロストークにつながりうる。上述のように、本発明のパッド間の分離は良好である。
【００３３】
必須ではないが、中間層を真性層およびドープ層１５および１７の間に配置することができる。この図示しない中間層は、真性層１５からドープ層１７への勾配を付けたドーピング濃度変化を持つ。中間層は、青色スペクトル領域における放射１によって生成されたキャリア収集を改善するために、構造５内の電界のさらに良好な分布を可能にする。
【００３４】
本発明の利点は以下の通りである。
＞ｎプラズマ処理（領域１３）が効果的なドーピング効果を示すことによる、良好なオーム接触。
＞ｎプラズマ処理が効果的なドーピング効果を示し、少数キャリア注入を回避する効果的な障壁となることによる、低い暗電流。
＞ｎ層に対するｎプラズマ処理が２つの隣接したパッド間のいかなる電気的短絡をも起こさないので、画素クロストークがない。
＞ｎプラズマ処理のおかげによる、また、ＰＥＣＶＤ処理前のパッドの金属表面状態のようなパラメータにあまり依存しない背面の電気的コンタクトのおかげによる、再現可能な処理技術。
＞真性層１５が、リアクターから周囲大気にウエハを取り出すことなく、ｎプラズマの処理後に蒸着されることによる、ｎ／真性の界面の良好な制御。
＞どんな金属でも背面側のコンタクトのために使うことができる（特許文献４で提案されたこととは対照的に）。
【００３５】
新規な光活性薄膜層構造５の好ましい実施形態の本特性を図２に示す。逆方向モードで２ｐＡ／ｃｍ２の非常に低い暗電流は、小数キャリア注入を阻止するためのｎプラズマ処理（シリコン含有ガスを加えないドナー供給ガスにプラズマ支援露出すること）の効果を明白に示している。順方向モードでの電流の急激な増加は良好なオーム接触を示している。
【図面の簡単な説明】
【００３６】
【図１】本発明における半導体回路の提案されたスタックを横切る概略断面図である。
【図２】本発明の好ましい実施形態の電流特性である。
【符号の説明】
【００３７】
１  放射
３  ＣＭＯＳ半導体構造
５  光活性薄膜層構造
７ａ、７ｂ  パッド
９  誘電体層
１１ａ、１１ｂ  背面電極
１３  極薄いドープ領域
１５  真性シリコン層
１７  ドープ層
１９  透明な電気伝導性の層（インジウムスズ酸化物）
ｉ１、ｉ２  電流
【図１】
2008532296.tif 000003
【図２】
2008532296.tif 000004
【国際調査報告】
2008532296.tif 000005
2008532296.tif 000006
2008532296.tif 000007