(57)【要約】  本発明によるアクティブマトリクスディスプレイ装置は、表示画素のアレイを備え、各画素は、電流駆動発光表示素子（２）と、前記表示素子を流れる電流を駆動する駆動トランジスタ（２２）と、光帰還素子（３８）を含む画素回路であって、前記表示画素の所望の出力レベルと前記比帰還素子の光帰還信号とに依存する持続時間中前記表示素子をほぼ一定の電流で駆動するように前記駆動トランジスタを制御する画素回路とを具える。前記ディスプレイに対して出力設定を行い、この出力設定は少なくとも画素電源電圧の値、フィールド期間の値及び画素駆動レベルの許容レンジの値を含む。この出力設定は、前記表示素子の経時変化に応答して変更する。この装置では、出力設定が装置の経時変化につれて変更されるため、光帰還システムは表示素子の異なる経時変化をディスプレイの長い使用期間に亘って補償し続ける。
2008501994.tif 000002
【特許請求の範囲】
【請求項１】
表示画素のアレイを具えるアクティブマトリクスディスプレイ装置であって、各表示画素が、
電流駆動発光素子と、
前記表示素子を電流駆動する駆動トランジスタと、
光帰還素子を含む画素回路であって、前記表示画素の所望の出力レベルと前記比帰還素子の光帰還信号とに依存する持続時間中前記表示素子をほぼ一定の電流で駆動するように前記駆動トランジスタを制御する画素回路と、
前記ディスプレイに対して出力設定を行う制御手段とを具え、前記出力設定は少なくとも画素電源電圧の値、フィールド期間の値及び画素駆動レベルの許容レンジの値を含み、前記制御手段は前記表示素子の経時変化に応答して前記値の１つ以上を変えることにより前記出力設定を変更するように構成されていることを特徴とするアクティブマトリクスディスプレイ装置。
【請求項２】
前記画素回路は前記駆動トランジスタをアドレス指定するための電圧を蓄積する蓄積キャパシタを具えることを特徴とする請求項１記載のディスプレイ装置。
【請求項３】
前記画素回路は、前記蓄積キャパシタを放電させて前記駆動トランジスタをスイッチオフさせる放電トランジスタを具え、前記光帰還素子が、前記放電トランジスタに供給されるゲート電圧を前記表示素子の光出力に依存して変化させることにより前記放電トランジスタの動作のタイミングを制御することを特徴とする請求項２記載のディスプレイ装置。
【請求項４】
前記光帰還素子は前記放電トランジスタのオフからオンへのスイッチングのタイミングを制御することを特徴とする請求項３記載のディスプレイ装置。
【請求項５】
前記光帰還素子は放電フォトダイオードを具えることを特徴とする請求項３又は４記載のディスプレイ装置。
【請求項６】
放電キャパシタが前記放電トランジスタのゲートと定電圧ラインとの間に設けられ、前記光帰還素子が前記放電キャパシタを充電又は放電させることを特徴とする特徴とする請求項３−５の何れかに記載のディスプレイ装置。
【請求項７】
前記駆動トランジスタは電源ラインと前記表素子との間に接続されていることを特徴とする請求項１−６の何れかに記載のディスプレイ装置。
【請求項８】
前記蓄積キャパシタは前記駆動トランジスタのゲートとソースとの間に接続されていることを特徴とする請求項７記載のディスプレイ装置。
【請求項９】
各画素は、充電ラインと前記駆動トランジスタのゲートとの間に接続された充電トランジスタを更に具えることを特徴とする請求項１−８の何れかに記載のディスプレイ装置。
【請求項１０】
各画素は、前記駆動トランジスタと直列に接続されたアイソレーショントランジスタを更に具えることを特徴とする請求項１−９の何れかに記載のディスプレイ装置。
【請求項１１】
画素列ごとに電源ラインが設けられていることを特徴とする請求項１−１０の何れかに記載のディスプレイ装置。
【請求項１２】
異なる色の画素列に対して異なる電源ラインが設けられていることを特徴とする請求項１１記載のディスプレイ装置。
【請求項１３】
各画素が前記駆動トランジスタの状態を列導体から検出可能とする読出しトランジスタを更に具えることを特徴とする請求項１−１２の何れかに記載のディスプレイ装置。
【請求項１４】
各画素列が該列内の前記駆動トランジスタの状態を検出可能とする読出しトランジスタを更に具えることを特徴とする請求項１−１２の何れかに記載のディスプレイ装置。
【請求項１５】
前記電流駆動発光表示素子はエレクトロルミネスセンス表示素子を具えることを特徴とする請求項１−１４の何れかに記載のディスプレイ装置。
【請求項１６】
表示画素のアレイを具え、各表示画素が駆動トランジスタと、電流駆動発光表示素子と、光帰還素子を含む画素回路を具えるアクティブマトリクスディスプレイ装置を駆動する方法において、
(i)前記ディスプレイに対して、少なくとも画素電源電圧の値、フィールド期間の値及び画素駆動レベルの許容レンジの値を含む出力設定を行うステップと、
(ii)各表示画素を、該表示画素の所望の出力レベルと前記比帰還素子の光帰還信号とに依存する持続時間中前記表示素子をほぼ一定の電流で駆動するように前記駆動トランジスタを制御することによってアドレス指定するステップと、
(iii)前記アレイの表示素子の経時変化をモニタし、前記表示素子の経時変化に応答して前記チャネルの１つ以上を変えることにより前記出力設定を変更し、変更された出力設定に対してステップ(1)及び(ii)を繰り返すステップと、
を具えることを特徴とするアクティブマトリクスディスプレイ装置の駆動方法。
【請求項１７】
前記アレイのディスプレイ素子の経時変化をモニタするステップは、フィールド期間の開始時又は終了時に駆動トランジスタのオン又はオフ状態をモニタすることを特徴とする請求項１６記載の方法。
【請求項１８】
所定数以上の駆動トランジスタがフィールド期間の終了時にターンオンする場合に、前記出力設定を変えることを特徴とする請求項１７記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクスディスプレイ装置、特に各画素と関連する薄膜スイッチングトランジスタを有するアクティブマトリクスエレクトロルミネスセンスディスプレイ装置に関するものであるが、これに限定されない。
【背景技術】
【０００２】
エレクトロルミネスセンス発光素子を用いるマトリクスディスプレイ装置は周知である。このディスプレイ装置は、例えばポリマ材料を用いる有機薄膜エレクトロルミネスセンス素子を具えるもの又は従来のIII−Ｖ半導体化合物を用いる他の発光ダイオード（ＬＥＤ）を具えるものがある。有機エレクトロルミネスセンス材料、特にポリマ材料の最近の発展はこれらの材料をビデオディスプレイ装置に実用可能にしている。これらの材料は、1対の電極間に挟まれた1以上の半導体共役ポリマの層を具え、一方の電極は透明材料、他方の電極はポリマ層へ正孔又は電子を注入するのに適した材料からなる。
【０００３】
図１は既知のアクティブマトリクスアドレスエレクトロルミネスセンスディスプレイ装置を示す。このディスプレイ装置は、一群の行（選択）アドレス導体４と一群の列（データ）アドレス導体６の交点に、関連するスイッチング素子と一緒にエレクトロルミネスセンス素子を具える、ブロック１で示す規則正しい間隔の画素の行列マトリクスアレイを有するパネルを具える。図を簡単にするために図には少数の画素のみを示す。実際には数百行及び列の画素が存在し得る。画素1は、それぞれの導体群に接続された行走査駆動回路8及び列データ駆動回路９を具える周辺駆動回路により行及び列アドレス導体群を経てアドレスされる。
【０００４】
このタイプのディスプレイ装置は電流アドレス表示素子を有する。表示素子を経て制御可能な電流を流す多数の画素回路があり、これらの画素回路は一般に電流源トランジスタを含み、電流源トランジスタに供給されるゲート電圧が表示素子を流れる電流を決定する。蓄積キャパシタがアドレスフェーズ後もゲート電圧を保持する。
【０００５】
ポリシリコンを基礎とする回路では、トランジスタのチャネル内のポリシリコン粒子の統計的分布によるトランジスタの閾値電圧の変化がある。しかし、ポリシリコントランジスタは電流及び電圧ストレス下においてかなり安定であるため、閾値電圧はほぼ一定にとどまる。
【０００６】
閾値電圧の変化は、アモルファスシリコントランジスタでは、少なくとも基板上の小範囲に亘って小さいが、閾値電圧は電圧ストレスに極めて敏感である。駆動トランジスタに必要とされる閾値電圧を越える高電圧の印加が閾値電圧に大きな変化を生じさせ、この変化は表示画像の情報内容に依存する。従って、常にオンとなるアモルファストランジスタの閾値電圧はそうでないトランジスタの閾値電圧と比較して大きな差を生じる。この経時変化の差はアモルファスシリコントランジスタで駆動されるＬＥＤディスプレイの重要な問題である。
【０００７】
トランジスタ特性の変化に加えて、ＬＥＤ自体の経時変化にも差が生ずる。これは、電流ストレス後に発光材料の効率が低下するためである。殆どの場合、ＬＥＤを流れる電流及び電荷が多くなればなるほど、効率は低下する。
【０００８】
ＬＥＤ材料の経時変化を補償する電圧アドレス画素が提案されている。例えば、光検出素子を含む種々の画素回路が提案されている。この検出素子は表示素子の光出力に応答し、光出力に応答して蓄積キャパシタの蓄積電荷をリークさせてアドレス期間中のディスプレイの積分光出力を制御する。図２はこの目的のための画素の構成の一例を示す。このタイプの画素構成の種々の例がＷＯ01/20591及びＥＰ1096466に詳細に記載されている。
【０００９】
駆動トランジスタ２２はそのゲート電圧で駆動され、このゲート電圧はアドレスフェーズ中にキャパシタ２４に蓄積される。アドレスフェーズ中、所望の電圧が列6からキャパシタ２４へ、アドレスフェーズ中のみターンオンされるアドレスと6により転送される。
【００１０】
図２の画素回路では、フォトダイオード２７がキャパシタ２４に蓄積されたゲート電圧を放電させる。ＥＬ表示素子２は、駆動トランジスタ２のゲート電圧が閾値電圧に達するともはや発光せず、蓄積キャパシタ２４は放電を停止する。電荷がフォトダイオード２７からリークする速度は表示素子の出力の関数であるため、フォトダイオード２７は光帰還装置として機能する。フォトダイオード２７の効果を考慮に入れた積分光出力は、
【数１】
2008501994.tif 000003
で与えられる。
【００１１】
この等式において、ηPDはディスプレイ全域で極めて均等なフォトダイオードの効率、Ｃsは蓄積キャパシタンス、ＴFはフレーム期間、Ｖ(0)は駆動トランジスタの初期ゲート−ソース電圧、ＶTは駆動トランジスタの閾値電圧である。従って、光出力はＥＬ素子の効率に無関係であり、これにより経時変化の補償が与えられる。しかし、ＶT値はディスプレイ全域で変化するため、不均等を示す。
【００１２】
この基本回路の改良版があるが、問題はそのままで、実際の電圧駆動回路は依然として閾値電圧の変化を受ける。従って、図２の回路はアモルファスシリコン駆動トランジスタのストレスにより誘起される閾値電圧の変化を補償しない。更に、ゲート−ソース電圧を保持するキャパシタが放電するとき、表示素子に対する駆動電流が徐々に低下する。従って、輝度が徐々に低下する。これは低い平均光強度を生ずる。
【００１３】
出願人は、表示素子から一定の光を出力するように駆動トランジスタを制御する代替光帰還画素回路を提案した。この光帰還回路は、経時変化の補償のために、放電トランジスタの動作（特にターンオン）のタイミングを制御し、駆動トランジスタを急速にスイッチオフさせる。放電トランジスタの動作のタイミングは画素に供給されるデータ電圧にも依存させる。このようすると、駆動トランジスタを光出力に応答してゆっくりスイッチオフさせる方法より平均光出力を高くすることができる。従って、表示素子はもっと効率よく動作することができる。駆動トランジスタの閾値電圧のドリフトはそれ自体表示素子の(一定)輝度の変化として現れる。その結果として、出願人により提案された代替光帰還回路はＬＥＤの経時変化及び駆動トランジスタの閾値電圧変化の両方により生ずる出力輝度の変化を補償する。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
既知の画素回路及び特に上述した出願人提案の画素回路（以下でも説明する）は異なる画素のＬＥＤ表示素子の異なる経時変化の補償を提供し得るが、ディスプレイの寿命を延長しない。
【課題を解決するための手段】
【００１５】
本発明によるアクティブマトリクスディスプレイ装置は、表示画素のアレイを備え、各画素は、
電流駆動発光表示素子と、
前記表示素子を流れる電流を駆動する駆動トランジスタと、
光帰還素子を含む画素回路であって、前記表示画素の所望の出力レベルと前記比帰還素子の光帰還信号とに依存する持続時間中前記表示素子をほぼ一定の電流で駆動するように前記駆動トランジスタを制御する画素回路と、
前記ディスプレイに対して出力設定を行う制御手段とを具え、前記出力設定は少なくとも画素電源電圧の値、フィールド期間の値及び画素駆動レベルの許容レンジの値を含み、前記制御手段は前記表示素子の経時変化に応答して前記値の１つ以上を変えることにより前記出力設定を変更するように構成されていることを特徴とする。
【００１６】
この装置では、出力設定が装置の経時変化につれて変更されるため、光帰還システムは表示素子の経時変化の差をディスプレイの長い使用期間に亘って補償し続ける。
【００１７】
前記画素回路は前記駆動トランジスタをアドレス指定するための電圧を蓄積する蓄積キャパシタと、前記蓄積キャパシタを放電させて前記駆動トランジスタをスイッチオフさせる放電トランジスタを具えることができる。この場合、光依存装置が、前記放電トランジスタに供給されるゲート電圧を前記表示素子の光出力に依存して変化させることにより前記放電トランジスタの動作のタイミングを制御する。このデューティサイクル制御方法は表示素子をほぼフル輝度で動作させることができ、これによりフィールド期間を低減することができ、これは大型のディスプレイに望ましい。
【００１８】
放電キャパシタを前記放電トランジスタのゲートと定電圧ラインとの間に設けることができ、この場合には前記光依存装置が前記放電キャパシタを充電又は放電する。
【００１９】
各画素は充電ラインと前記駆動トランジスタのゲートとの間に接続された充電トランジスタを更に具えることができるとともに、各画素は前記駆動トランジスタと直列に接続されたアイソレーショントランジスタを更に具えることができる。
【００２０】
一実施例では、画素の列ごとに電源ラインを設ける。例えば、異なる色の画素の列に対して異なる電源ラインを設ける。これらの垂直電源ラインは表示素子の経時変化をモニタするモニタリング用に使用することもできる。例えば、各画素は列導体から駆動トランジスタの状態の検出を可能にする読出しトランジスタを更に具えることができる。駆動トランジスタの状態をフレーム期間の終了時に決定することによって、光帰還システムが駆動トランジスタをターンオフしたか否かを決定することができる。ターンオフしてなければ、これは表示素子の経時変化の程度が、ディスプレイの現在の動作特性は正しい補償を行えない程度であることを示す。
【００２１】
一実施例では、各画素は、列導体から駆動トランジスタの状態の検出を可能にする読出しトランジスタを更に具えるものとする。或いは又、各画素列が該列内の駆動トランジスタの状態の検出を可能にする読出しトランジスタを更に具えるものとする。
【００２２】
本発明は、表示画素のアレイを具え、各表示画素が駆動トランジスタと、電流駆動発光表示素子と、光帰還素子を含む画素回路を具えるアクティブマトリクスディスプレイ装置を駆動する方法にも関するものであり、本発明の方法は、
(i)前記ディスプレイに対して、少なくとも画素電源電圧の値、フィールド期間の値及び画素駆動レベルの許容レンジの値を含む出力設定を行うステップと、
(ii)各表示画素を、該表示画素の所望の出力レベルと前記比帰還素子の光帰還信号とに依存する持続時間中前記表示素子をほぼ一定の電流で駆動するように前記駆動トランジスタを制御することによってアドレス指定するステップと、
(iii)前記アレイの表示素子の経時変化をモニタし、前記表示素子の経時変化に応答して前記チャネルの１つ以上を変えることにより前記出力設定を変更し、変更された出力設定に対してステップ(1)及び(ii)を繰り返すステップと、
を具えることを特徴とする。
【発明を実施するための最良の形態】
【００２３】
本発明を図面を参照して実施例につき説明する。
これらの図は略図であって、一定の比率で描かれていない。これらの図の各部分の相対的寸法及び比率は図を明瞭にするため及び図解の便宜上拡大もしくは縮小して示されている。
【００２４】
最初に、出願人により提案された（本願出願点ではまだ公開されていない）画素回路について説明する。この画素回路では、駆動トランジスタは所定のフレーム期間中に一定のゲート電圧で駆動され、表示素子が（一定の輝度で）発光する期間はＬＥＤ材料と駆動トランジスタの経時変化効果並びに所望の輝度出力を考慮に入れる。
【００２５】
図３は提案の画素構成の一例を示す。この画素回路は図１に示すようなディスプレイ用である。図３の回路はアモルファスシリコンｎ型トランジスタを用いて実現するのに好適である。
【００２６】
駆動トランジスタ２２のゲート−ソース電圧は蓄積キャパシタ３０に保持される。しかし、このキャパシタは充電ライン３２から充電トランジスタ３４により固定電圧に充電される。従って、駆動トランジスタ２２は、表示素子が発光するとき、画素へのデータ入力と無関係に一定のレベルに駆動される。輝度は、デューティサイクル、特に駆動トランジスタがターンオフする時間を変化させることにより制御される。
【００２７】
駆動トランジスタ２２は蓄積キャパシタ３０を放電する放電トランジスタ３６によりターンオフされる。放電トランジスタ３６がターンオンすると、キャパシタ３０が急速に放電し、駆動トランジスタがターンオフする。
【００２８】
放電トランジスタ３６は、ゲート電圧が十分な電圧になるときターンオンする。フォトダイオード３８は表示素子２により照明され、表示素子２の光出力に依存して光電流を発生する。この光電流が放電キャパシタ４０を充電し、所定の時点で、キャパシタ４０の電圧が放電トランジスタ３６の閾値電圧に到達し、これをターンオンする。この時間はキャパシタ４０に最初に蓄積された電荷と光電流とに依存し、よって表示素子の光出力に依存する。
【００２９】
従って、データライン６上の画素へ供給されるデータ信号がアドレストランジスタ１６により供給され、放電キャパシタ４０に充電される。低輝度は高いデータ信号で表され（トランジスタ３６のスイッチオフに少量の追加の電荷を必要とするのみとするため）、高輝度は低いデータ信号で表される（トランジスタ３６のスイッチオフに多量の追加の電荷を必要とするようにするため）。
【００３０】
従って、この回路は、表示素子の経時変化を補償する光帰還を有するとともに、駆動トランジスタ２２の閾値補償も有する。なぜなら、駆動トランジスタ特性の変化も表示素子出力に差を生じ、この差も光帰還により補償されるからである。トランジスタ３６に対しては、その閾値電圧を越えてゲート電圧が極めて小さく維持されるため、その閾値電圧変動は重要ではなくなる。
【００３１】
図３に示すように、各画素は駆動トランジスタ２２のソースとバイパスライン４４との間に接続されたバイパストランジスタ４２（Ｔ３）も有する。バイパスライン４４は全ての画素に対して共通にできる。これを用いて、蓄積キャパシタ３０の充電中駆動トランジスタのソースを一定電圧にする。こうして、ソース電圧が表示素子を流れる電流の関数である表示素子の電圧降下に依存しないようにする。従って、固定のゲート−ソース電圧がキャパシタ３０に蓄積され、表示素子はデータ電圧が画素に蓄積される間ターンオフされる。
【００３２】
図４は図３の回路の動作説明用のタイミング図であり、この図を用いて回路動作を詳細に説明する。
【００３３】
電源ラインは印加されたスイッチト電圧を有する。プロット５０はこの電圧を示す。画素にデータを書込み中、電源ライン２６は低電圧にスイッチされるため、駆動トランジスタ２２はターンオフする。これはバイパストランジスタ４２が良好な接地基準を与えることを可能にする。
【００３４】
３つのトランジスタ１６，３４，４２の制御ラインは相互接され、この３つのトランジスタは、電源ラインが低電圧のとき、すべてターンオンされる。この共用制御ライン信号はプロット５２として示されている。
【００３５】
トランジスタ１６のターンオンは充電キャパシタ４０をデータ電圧に充電する作用をする。トランジスタ３４のターンオンは蓄積キャパシタ３０を充電ライン３２から一定電圧に充電する作用をし、トランジスタ４２のターンオンは表示素子２をバイパスし駆動トランジスタ２２のソース電圧を固定する作用をする。プロット５４で示すように、データ（線影部分）がこの時間中に画素に供給される。
【００３６】
上述の回路はｎ型のみの構成であり、アモルファスシリコン実装に好適である。
【００３７】
図５は低温ポリシリコンプロセスを用いる実装に好適なｎ型及びｐ型回路を示し、この回路はｎ型及びｐ型デバイスを使用する。
【００３８】
駆動トランジスタ２２はｐ型デバイスとして実現される。そのソースが電源ライン２６に接続されるため、蓄積キャパシタ３０は電源ライン２６と駆動トランジスタ２２のゲートとの間に接続される。同様に、放電トランジスタ３６もｐ型デバイスであり、従って放電キャパシタ４０は電源ライン２６とトランジスタ３６のゲートとの間に接続される。この回路では、フォトダイオード３８によりキャパシタ４０から電荷が除去され、放電トランジスタ３６のゲート電圧の低下がこのトランジスタがターンオンするまで生ずる。
【００３９】
充電トランジスタ３４もｐ型デバイスであり、駆動トランジスタ２２のゲートと大地との間に接続される。従って、トランジスタ３４により行われる充電動作はキャパシタ３０をこれに全電源電圧が充電されるまで充電する。これは駆動トランジスタ２２のゲートを大地に保持し、（駆動トランジスタはｐ型デバイスであるため）これを完全にターンオンする。
【００４０】
従って、基本的には、ｐ型デバイスの使用を可能としたこの回路は上述した回路と同一に動作する。
【００４１】
アイソレーショントランジスタ６２は、ブラック特性を維持するために表示素子２をアドレスフェーズ中ターンオフさせることを可能とする。図５では、このトランジスタはｐ型デバイスであるが、ｎ型デバイスを使用することもできること勿論である。
【００４２】
図６に示すように、ゲート制御信号５６がロウのときｐ型トランジスタ６２をターンオンし、アドレス期間中ハイになると、トランジスタ６２がターンオフされるとともに、トランジスタ１６，３４が（５６の反転信号である制御信号により）ターンオンされる。
【００４３】
ＯＬＥＤディスプレイの総合寿命は、このタイプのディスプレイ、特に青色ＬＥＤ画素に対する最も重要な要素である。従って、寿命の延長を可能とする何らかの手段が重要である。
【００４４】
本発明は、寿命の延長を得るために、上述したタイプの画素回路を経時変化の差を補償する利点を維持しながらその寿命に亘り制御する技術に関するものである。ディスプレイの寿命に影響を与える要素は電源電圧、フレーム時間及びデータ電圧レンジである。本発明は、これらのパラメータを最小の経時変化の差で最長のディスプレイ寿命が得られるように制御するものである。
【００４５】
本発明は、光帰還補償システムを用いてディスプレイの寿命を延長するが、光帰還システムがその補正能力の限界に到達したときこれを決定し、次いでディスプレイのための出力設定を変える。この出力設定は画素電源電圧の値、フィールド周期の値及び画素駆動レベルの許容レンジの値を含む。これらのパラメータの１つ以上を変えることにより、補正能力を延長する。
【００４６】
本発明の方法及び回路変更を説明するために、上述の回路の動作を詳細に分析するのが有用である。この目的のために、図７に分析のための構成要素値を付加した図６の回路を示す。脚符１は駆動トランジスタ２２（ＴD）に関連し、脚符２は放電トランジスタ３６（Ｔs）に関連する。
【００４７】
ＴDによりＯＬＥＤに供給される電流はＩ1＝ｆ(Ｖ1,ＶDS)と書き表せ、ＯＬＥＤの輝度はＬ＝ηLEDＩ1/ＡLEDであり、ここに、ηLEDはＯＬＥＤの効率、ＡLEDは画素アパーチャの面積である。Ｔsは完全なスイッチであると仮定することができるため、Ｉ1＝H(Ｖ2−ＶT2)であり、ここにＨはＶ2がＶT2に等しくなるまで零のステップ関数である。回路動作を表す微分法的式は方程式［２］で与えられる。
【数２】
2008501994.tif 000004
【００４８】
上記の２つの方程式の第１の方程式はキャパシタＣ1の放電に由来し、第２の方程式は効率ηPD（単位はＡ/Ｃd）及び面積ＡPDを有するフォトダイオードによるキャパシタＣ2の充電に由来する。Hはステップ関数であるから、これらの結合方程式は容易に解くことができる。Ｖ1の解は簡単に、
【数３】
2008501994.tif 000005
である。ここに、ＴONは回路が図８に示すように光を発光する時点である。
【００４９】
Ｖ1(t)はｔONになるまで固定であるから、ＶDS(t)は求めることができる。
【数４】
2008501994.tif 000006
ここにＶpは電源電圧、ＶLEDはＯＬＥＤのアノード電圧、ＶTLEDはＯＬＥＤの閾値電圧である。
【００５０】
Ｖ2についても容易に解くことができる。
【数５】
2008501994.tif 000007
ｔONは、Ｔsがスイッチオンする時点、即ちＶ2(t)＝ＶT2になるときであるため、求めることができる。
【００５１】
回路の平均輝度は次式で与えられる。
【数６】
2008501994.tif 000008
ここに、ＴFはフレーム時間である。従って、ｔON＜ＴFのとき、
【数７】
2008501994.tif 000009
である。
【００５２】
これは、Ｔsが完全なスイッチであると仮定すると、回路はＯＬＥＤ効率及び駆動ＴＦＴ ＴDのパラメータと無関係であることを示す。輝度を制御するのに使用できるパラメータは電圧Ｖ2(0)及びフレーム時間ＴFである。
【００５３】
しかし、ｔON＞ＴFの場合には、回路の経時変化差の補正能力に誤差が生じる。この場合には、輝度誤差は、
【数８】
2008501994.tif 000010
であり、これは正であり、回路は、図９に示すようにフレーム時間の終点に到達したために過度の輝度を提供したことになる。
【００５４】
この誤差は零以下、即ちΔＬ≦０にする必要があり、
【数９】
2008501994.tif 000011
となる。
【００５５】
駆動ＴＦＴ ＴDについて仮定を行うことができる。回路の最低電力消費は、ＴDがその線形領域で駆動されるときに達成することができるので、
【数１０】
2008501994.tif 000012
であると仮定することができる。ここに、βはＴDの相互コンダクタンスパラメータである。
【００５６】
ＯＬＥＤに対して簡単なモデル、即ち
【数１１】
2008501994.tif 000013
を仮定すると、
【数１２】
2008501994.tif 000014
となり、これを方程式［４］に代入すると、
【数１３】
2008501994.tif 000015
又は
【数１４】
2008501994.tif 000016
となり、ここにτは、
【数１５】
2008501994.tif 000017
で与えられる時定数である。
【００５７】
ＯＬＥＤは老化するので、ηLED及びαが低下し、これはτを増大し、従ってフレーム時間内に十分な輝度を与えるとともにフレーム時間内に回路を確実にターンオフさせるのに必要な初期ＯＬＥＤ電圧を増大する。TDは線形領域にあるので、電源電圧はＯＬＥＤ電圧より僅かに高い。従って、電源電圧又はフレーム時間の何れかをＯＬＥＤの劣化につれて増大させるか、データ電圧レンジを増大させる必要がある。
【００５８】
ＡＭＰＬＥＤディスプレイに関する画素使用を図１０に示す。この図は、寿命に亘る画素使用の確率Ｐ(Ｔp)＝Ｔp/Ｔmaxを時間Ｔに対して示す。Ｔpは総合画素オン時間、Ｔmaxは画素がオンである最大可能時間である。３つのプロットは所定のオン時間を有する画素の確率を示し、各プロットは異なる経時変化のディスプレイに対する画素を表す。
【００５９】
ディスプレイ寿命の開始時（Ｔ１）における画素使用(即ち画素オン時間)のばらつきは極めて小さく、従ってバーンインの可視効果は無視できる。ディスプレイの寿命中（Ｔ２，Ｔ３）分布が広くなり、バーンイン効果が大きくなる。
【００６０】
これは、ディスプレイ寿命の開始時にはバーンイン効果（即ちＬＥＤディスプレイ素子の異なる経時変化）は小さいため、光帰還補償手段は経時変化差の補償を実行するためにフルフレーム期間を必要としないことを示す。
【００６１】
その結果、ディスプレイの開始時には、ディスプレイは低い電源（Ｖp）で動作させることができ、バーンインを発生しない。これはＯＬＥＤの発熱を低減し、従ってＯＬＥＤの劣化を低減する。ディスプレイは老化すると、画素使用のばらつきが深刻になり、光帰還の補正手段を作用させる必要がある。この手段は、
（Ａ）（フィールド期間内に十分な光出力を供給可能とするために）電源電圧を増大させるステップ、
（Ｂ）（すべての画素に補償積分光出力を供給するために十分な時間を使用可能とするために）フレーム時間を増大させるステップ、
（ｃ）（画素が最大輝度出力に駆動されないようにするために）データ電圧レンジを減少させるステップ、
を必要とする。
【００６２】
ステップ（Ａ）は、大きな発熱、従って寿命の短縮を犠牲にして寿命時間に亘り一定の輝度を可能とする。ステップ（Ｂ）及び（Ｃ）は輝度を低下するがバーンインを生じない。例えば、フレーム時間を増大させることにより、フレームレートが減少するが、これは平均光出力を減少し、フリッカも誘起し得る。
【００６３】
本発明は、電源電圧及び／又はフレーム時間及び／又はデータ電圧レンジをディスプレイの寿命に亘って操作して、経時変化差の補償をディスプレイの延長された寿命に亘って有効にする。
【００６４】
好適実施例では、電源ラインを垂直に走行するように配置し、赤、緑及び青ディスプレイ素子に対して別々の電源を用いる。各電源は各色の電圧操作に合わせて調整され、従って総合電力消費が低下し、寿命が向上する。
【００６５】
ディスプレイ動作特性の制御を実現するためには、ディスプレイ内の画素使用の分布を決定する必要がある。垂直電源ラインを有するディスプレイに対して、これは駆動トランジスタのゲート電圧のための蓄積キャパシタ（図７のＣ1）の電圧状態を検出することにより達成することができる。
【００６６】
Ｃ1がフィールド期間の終了時に完全に充電されている場合、画素をターンオフさせるに十分な輝度になっていない。この場合には、本発明は、この画素に対して電源電圧を増大させるステップ、フレーム時間を増大させるステップ、又はデータ電圧レンジを減少させるステップの何れかを必要とするものと認識する。
【００６７】
本発明は、全ての画素の状態を検出し、これらの３つのステップのどれを実行する必要があるかについて判断する。
【００６８】
図１１は、Ｃ1の電圧を表す駆動トランジスタの導通状態を検出可能に変更した図７の画素回路を示す。この画素回路は追加のトランジスタ７０を含み、このトランジスタはアイソレーショントランジスタ６２と同一の制御ラインでゲートされるが、相補動作する。この回路はＣ1の電圧の状態を列ラインから検出でき、1つの追加のＴＦＴを必要とするが、追加の列又はアドレスラインを必要としない。
【００６９】
トランジスタ７０は駆動トランジスタと直列であり、駆動トランジスタがターンオンすると、駆動トランジスタを経て電源ラインへの接続ができ、これを検出できる。
【００７０】
トランジスタ７０は、特定の画素行がアドレスされるときにのみターンオンされる。従って、どの列においても、常に１つの画素のみがターンオンされたトランジスタ７０を有し、Ｃ1の状態を個々の画素について決定することができる。
【００７１】
図１２は列ドライバ内の検出回路を示し、図１３は画素アドレスラインと図１２の列ドライバスイッチＭ１，Ｍ２及びＭ３（ハイで閉じる）のタイミングを示す。
【００７２】
直前に（即ち前フィールド期間の終了時に）１つの画素がアドレスされ、列がスイッチＭ３の閉成により低電圧でプリチャージされる。
【００７３】
次にＭ３が開き、Ｍ２が閉じて列電圧の状態を測定する。Ｃ1が放電されていなければ、駆動ＴＦＴはオンであるから、列は高電圧に維持されるが、Ｃ1が放電されていれ、駆動ＴＦＴはオフであるから、列は低電圧のままとなる。従って、列電圧の充電はオン駆動トランジスタを表し、これは光帰還システムが完全な補正を提供できなかったことを示す。
【００７４】
列の状態はメモリに記憶される。次にＭ２が開き、Ｍ１が閉じるため、列は次のデータ電圧に充電される。次に正規のアドレスフェーズが続き、本発明はアドレスサイクルにおける追加のステップとして実現され、このステップはＭ２の制御パルスの持続時間に対応する持続時間を有する。この持続時間は列キャパシタンスをオン駆動トランジスタを介して電源ラインにより充電するのに十分とする必要があり、数マイクロ秒程度とすることができる。
【００７５】
フィールド時間の終了時に、全ての画素が検出されるので、収集したデータに応答してディスプレイパラメータを複数の方法で制御することができる。
【００７６】
一つの方法では、何れかの画素がフィールド時間の終了時に放電されてない蓄積キャパシタＣ1を有する場合、補正手段を実行する。上述したように、これらの補正手段は、
（i）  どの列からもハイが検出されなくなるまで各フィールド後に電源ライン電圧をΔＶだけ増大させる、及び／又は、
（ii）  どの列からもハイが検出されなくなるまで各フィールド後にフレーム時間をΔTだけ増大させる、及び／又は、
（iii）  どの列からもハイが検出されなくなるまで各フィールド後にデータ電圧レンジをΔＶDだけ減少させる、
とすることができる。
【００７７】
本発明の他の制御方法では、所定数Ｎ以上の画素がフィールド時間の終了時に放電されていないキャパシタＣ1を有する場合にのみこれらの補正手段を使用する。
【００７８】
個々の画素に基づく補正方法は如何なるバーンインも許容し得ないが、画素故障があり得るのでこの方法は望ましくない。このため、所定数Ｎで規定されるバーンインレベルを許容する補正方法が好ましい。
【００７９】
図１４は画素状態を検出する別の方法を示し、この方法は１列につき１つの追加のトランジスタ８０を必要とするだけである。複数の画素に対して低電位ラインが列に並列に配置され、追加のトランジスタ８０が低電位ラインを低電圧源（大地）に選択的に結合する。
【００８０】
本例では、低電位ラインを低電位にプチチャージすることができる。検出出動作中、低電位ラインをトランジスタにより低電圧源から分離し、次にこのラインの電圧をモニタする。この構成では、キャパシタＣ1が放電されている場合に、放電トランジスタＴsを用いて低電位列ラインをハイに充電する。キャパシタＣ1が放電されている場合、これは光帰還システムが放電トランジスタをターンオンしたためである。その結果、電源ラインから放電トランジスタ及び充電トランジスタ３４（フィールド期間中オン）を経る導通路が存在する。
【００８１】
この場合、放電トランジスタＴsはその閾値電圧にあり、充電時間が極めて長くなる。従って、この方法は、例えばディスプレイのターンオフごとに十分な時間が使用可能である場合に最良に実現できる。
【００８２】
列が高電圧に充電される場合（これはＣ1が放電されているときに起こる）におけるこの検出のタイミング図が図１５に示されている。図１５は画素が検出直後にアドレスされる場合を示している。この構成も各画素の放電トランジスタの状態をディスプレイの全アドレスサイクル中に決定することができる。
【００８３】
上記の回路における列状態の記憶はアナログモード又はディジタルモードで行うことができる。
【００８４】
図１６はアナログ実現例を示す。Ｍ２が閉じると列が充電される場合(図１２参照)、電流がトランジスタＴMを経て流れる。ハイとなる他の任意の列も当該列のＴMを経て電流を流すため、測定ライン（全ての列に共用される場合）の電流はハイになった全ての列の合計となり、これを測定する。これは一行内の画素の組み合わせの分析を表す。この電流に対応する値を蓄積し、ディスプレイ内の他の全ての行に対して発生された電流と累積する。得られた値を用いて電源、フレーム時間等を調整することができる。
【００８５】
ディジタル方法は、列ドライバシフトレジスタの出力にラッチを使用して列で検出された値を記憶し、クロックアウトすることができる。次にこれらの値を累積し、適切なパターンを調整する決定論理へ供給する。
【００８６】
上記の例では、検出機能はラインが再アドレスされる直前に生ずると記載されているが、これはフレーム開のないの任意の時点に延長することができる。例えば、ＬＥＤ表示素子のデューティサイクルは５０％以下に制限するの望ましい場合がある。表示素子を短いデューティサイクルで高い輝度で発光させることにより、ディジタルの寿命を更に延長することができる。この場合には、検出機能はフィールド期間の途中の光出力のない部分中に行うことができる。
【００８７】
各アドレスフェーズが検出期間を含む場合、任意のライン(例えば行導体)を検出のために使用し、他のラインをアドレッシングのために使用することができる。アドレスされるラインと検出されるラインは図１７に示すように２つの出力を有する行ドライバにより制御することができる。
【００８８】
図１７は２つの出力Ａ，Ｂを有する行ドライバ８を示す。任意の時点に、一方の出力Ａが各画素行のアドレッシングのために使用され、他の出力Ｂが検出機能のために使用される。２つの出力はフィールド周期の一部分８１だけずれているため、検出機能は各画素行の発光後に行われる。
【００８９】
タイミング図に示すように、各行のアドレス期間８２は２つの部分を具える。１つの部分８４（第１部分）は検出機能のために使用され、第２部分８６はアドレシング機能のために使用される。
【００９０】
検出動作中、列導体は最初高インピーダンス（ハイZ）であるが、次に低インピーダンスに駆動されて画素をオフにする。画素アドレッシング動作中、行パルス８６は通常の如く列導体上のデータ信号のタイミングに一致する。従って、各フィールド期間ごとに、各列が検出用とアドレッシング用の２回使用される。
【００９１】
上述した好適実施例は垂直直電力ラインを使用する。しかし、水平電力ラインを使用することもできる。この場合にも、水平電力ラインを流れる電流を適切な時点に検出し、上述の実施例と同様に調整を行うことができる。
【００９２】
以上の説明は本発明を一つの特定の光帰還画素設計に実現したものに関する。本発明を適用できる光帰還システムの他の種々の実現例がある。
【００９３】
ズ１８は図７の画素回路の変更例を示す。本例では放電トランジスタのゲートと接地レインとの間に追加のトランジスタ９０が設けられ、このトランジスタは光帰還システムが表示素子をスイッチオフする動作をするとき、放電速度を増大させる作用をする。
【００９４】
図１８に示す回路は、回路がスイッチオフするときＴＦＴ９０が列を低電位に駆動するため、検出のために使用することもできる。
【００９５】
アモルファスシリコン光帰還回路の一例が図３に示されているが、上述した本発明の実施例はポリシリコン駆動ＴＦＴを使用することもできる。図３に対する一つの変更は、フォトダイオードを充電ライン３２に結合し、電源ライン２６は駆動トランジスタ２２にのみ接続することにある。これにより電源ライン２６をスイッチングして、表示素子をアドレスフェーズ中ターンオフすることができる。これは黒に駆動される画素の黒度を改善する。更に、これによりバイパストランジスタを省略することができる。このタイプの回路の本発明の実現例を図１９に示す。
【００９６】
図１９は上述した変更を除いて図３に本質的に対応し、本例では、表示素子のアノードと列ラインとの間に追加のトランジスタスイッチ１００を接続して検出動作を実行可能にする。
【００９７】
上記の例では、制御パラメータは電源電圧を含む。これは電源ライン２６に供給する電圧とし得るが、充電ライン３２の電圧を変更することによりディスプレイの制御を達成することもできる。この充電ライン電圧は画素電源電圧の一つとする。従って、画素電源電圧は充電ライン３２の電圧（主電源ラインと分離されている）及び電源ライン２６の電圧を含む。
【００９８】
上記の例はカソード接地実現例であり、この例ではＬＥＤ表示素子のアノード側をパターン化し、全てのＬＥＤ素子のカソード側を共通の非パターン化電極とする。これは、ＬＥＤ表示素子アレイの製造に使用される材料およびプロセスの結果として現在好適な実施例である。しかし、パターン化カソード設計も実現されており、これは画素回路を簡単化できる。
【００９９】
上記の例では、光帰還をＬＥＤ材料及び駆動トランジスタの経時変化の補償のために使用している。アモルファスシリコン駆動トランジスタの場合に起こり得るように、閾値電圧の変化が極めて大きい場合には、かなり大きな電気的閾値電圧補償が要求される。これは、駆動トランジスタのゲート−ソース電圧を２つの直列キャパシタ、即ち蓄積キャパシタと閾値キャパシタ、に保持することにより達成できる。放電キャパシタはターンオフするための放電キャパシタは蓄積キャパシタを短絡するように配置する。この回路は蓄積キャパシタに(固定の)駆動電圧レベルを供給し、駆動トランジスタの閾値電圧を閾値キャパシタに保持する。
【０１００】
上述した光帰還システムに対しては多くの他の種々の変更点や改良点がある。
【０１０１】
上記の例では、光依存素子はフォトダイオードであるが、画素回路はフォトトランジスタやフォトレジスタを用いて構成することもできる。種々のトランジスタ半導体技術を使用する回路を示した。多くの変更が可能で、例えば多結晶シリコン、水素化アモルファスシリコン、ポリシリコン及び半導体ポリマを使用することができる。これらはすべて特許請求の範囲に記載された本発明の範囲に含まれる。ディスプレイ装置は、ポリマＬＥＤデバイス、誘起ＬＥＤデバイス、蛍光体含有材料及び他の発光構造とすることができる。
【０１０２】
ディスプレイ設定に対する調整は全画素に対する調整を変化させることができる。これは、例えばフレーム時間を変化させるとき適切である。しかし、ディスプレイ設定に対する調整は個々の画素群、特に画素列に対して行うことができる。従って、異なる電源電圧を異なる列に供給することができる。この電圧の電圧変化は処理すべき画像データを必要とすることがある。特に、ＬＥＤ表示素子の経時変化は全ての出力レベルに亘ってリニアでないことがあり、調整する列に対する画素データに関数を与える必要があることもある。その代わりに、電圧変化はフルディスプレイに対して行うこともでき、この場合には画素データ処理は必要ない。
【０１０３】
出力設定を変更する上述した手段の１つ以上を任意の組み合わせで適用することができる。
【０１０４】
ディスプレイ動作特性を変化させる制御手段は慣例の設計のものとし、行及び列アドレス回路の電圧及び／又はタイミング動作を制御し、このような制御回路が図１に参照符号１０で示されている。電圧レベルの変更を実現するために、慣例の回路を、例えば列ドライバ電源レベル、ディスプレイ電源レベル又は画素充電ライン電源レベルなどの電源レベルを調整するために使用することができる。
【０１０５】
検出動作及びディスプレイ設定の制御の実現は当業者に容易である。
他の種々の変更も当業者に明らかである。
【図面の簡単な説明】
【０１０６】
【図１】既知のＥＬディスプレイ装置を示す。
【図２】経時変化の差を補償する既知の画素設計を示す。
【図３】本出願人により提案された画素回路を示す。
【図４】図３の回路の動作を説明するためのタイミング図である。
【図５】図３の回路の変更例を示す。
【図６】図５の回路の動作を説明するためのタイミング図である。
【図７】図６の回路の動作を詳細に説明するために図６の回路の装置特性を示す図である。
【図８】１フィールド中の画素出力を示す。
【図９】経時変化の影響が重大となった後どのように画素出力を補正できなくなるかを示す。
【図１０】画素出力能力が時間の経過につれてどのように変化するかを示す。
【図１１】本発明の変更画素回路を示す。
【図１２】本発明を実現する変更列回路の第１の例を示す。
【図１３】図１２の回路の動作を説明するためのタイミング図である。
【図１４】本発明を実現する変更列回路の第２の例を示す。
【図１５】図１４の回路の動作を説明するためのタイミング図である。
【図１６】本発明を実現する変更列回路の第３の例を示す。
【図１７】本発明の他の回路動作を説明するためのタイミング図である。
【図１８】本発明により変更可能な画素回路の他の例を示す。
【図１９】図３に示す回路に類似するアモルファスシリコン回路を本発明に従ってどのように変更できるかを示す。
【図１】
2008501994.tif 000018
【図２】
2008501994.tif 000019
【図３】
2008501994.tif 000020
【図４】
2008501994.tif 000021
【図５】
2008501994.tif 000022
【図６】
2008501994.tif 000023
【図７】
2008501994.tif 000024
【図８】
2008501994.tif 000025
【図９】
2008501994.tif 000026
【図１０】
2008501994.tif 000027
【図１１】
2008501994.tif 000028
【図１２】
2008501994.tif 000029
【図１３】
2008501994.tif 000030
【図１４】
2008501994.tif 000031
【図１５】
2008501994.tif 000032
【図１６】
2008501994.tif 000033
【図１７】
2008501994.tif 000034
【図１８】
2008501994.tif 000035
【図１９】
2008501994.tif 000036
【国際調査報告】
2008501994.tif 000037
2008501994.tif 000038