(57)【要約】各スイッチの非飽和、または飽和している各スイッチにオフを指令する前に飽和した各スイッチが損傷する前の時間量に基づく遅延期間の満期を待機すると共に、障害電流を伝導している各スイッチを非飽和にすべく３相出力間に完全短絡を人為的に生成する、誘導性負荷を駆動するのに使用する、３相多レベルのインバータ・ブリッジにおける短絡回復用の障害処理システム。障害の際にインバータ・ブリッジのオフへの切替えを遅延することによって、非飽和が生じるのを待機し、スイッチが残存し得る統計的確度を向上させる。
2008504000.tif 000002
【特許請求の範囲】
【請求項１】
おのおのが誘導性負荷を駆動する３相出力のうちの１相をもたらす３個の分岐を有すると共に、“L”(L ≧ 2)個のバス電圧レベルを有する３相インバータ・ブリッジを制御する方法において、
前記L個のレベルのうちの１個が最も負のバス電圧であり、前記L個のレベルのうちの１個が最も正のバス電圧であり、各前記分岐は２個の半分岐を備え、第１の半分岐は前記
最も正のバス電圧と各自の位相出力との間に接続した各トランジスタ・スイッチを備え、かつ、第２の半分岐は前記最も負のバス電圧と前記各自の位相出力との間に接続した各トランジスタ・スイッチを備え、
半分岐内において、外側が前記最も正のまたは最も負のバス電圧に向いているものとして定義され、かつ、内側が前記位相出力に向いているものとして定義され、
各分岐に対して前記方法が、       
前記インバータ・ブリッジの前記３相出力の位相の瞬時出力電流(Io)の大きさを、前記分岐の前記各トランジスタ・スイッチの１個のトランジスタ・スイッチの定格公称電流(INom)と過負荷電流閾値(IOL)の和と比較すること(IOL+ INomはImax > IOL + INom ≧INomを満たし、Imaxは前記分岐の前記各トランジスタ・スイッチの最大定格電流である)と、
IoをINom + IOLと比較したことに応じて、|Io| > INom + IOLであれば、前記分岐の各半分岐に対して、
INom + IOLを超える前記瞬時出力電流(Io)を伝導している前記半分岐の各トランジスタ・スイッチを同定することと、
オフ状態にあると同定した前記半分岐の各トランジスタ・スイッチに対してオフ状態を固定することと、
INom + IOLを超える前記瞬時出力電流(Io)を伝導していない前記半分岐の各トランジスタ・スイッチを逐次的にオフにすることと、
INom + IOLを超える前記瞬時出力電流(Io)をImaxと比較し、|Io| ≦ Imaxであれば、
|Io| > Imaxが成り立つか否かについての比較を行いながら、オン状態に留まっている前記半分岐の全てのトランジスタ・スイッチに対してオフ状態をとるように逐次的に指令することと、
逐次的に指令する前記段階の後に経過した時間がtoffを超えるまで、|Io| > Imaxが成り立つか否かについての比較を継続すること（toffはターンオフ遅延期間と電流立下り時間の和である前記各トランジスタ・スイッチの定格ターンオフ時間として定義される）と、
また、
|Io| > Imaxであれば、
非飽和になっているか否かについてオン状態に留まっている最も外側のトランジスタ・スイッチを調べることと、
また、非飽和になっていなければ、
オン状態に留まっている前記最も外側のトランジスタ・スイッチと、該最も外側のトランジスタ・スイッチ及び前記位相出力の間のどのトランジスタ・スイッチをもオン状態に維持し、かつ、前記最も外側のトランジスタ・スイッチと、該最も外側のトランジスタ・スイッチ及び前記位相出力の間のどのトランジスタ・スイッチもオフ状態に指令された場合、これらのトランジスタ・スイッチをオン状態に戻すように指令することと、
オン状態に留まっている前記最も外側のトランジスタ・スイッチの非飽和、オン状態に留まっている前記最も外側のトランジスタ・スイッチが損傷する前の時間量に基づく遅延期間の満期、及び|Io| < Imaxの成立の直後まで遅延することと、
かつ、最も外側のトランジスタ・スイッチが非飽和であれば、前記遅延期間が満期になった場合、即ち、|Io| < Imaxが成立する場合、
オン状態に留まっている前記最も外側のトランジスタ・スイッチをオフにすることと、
前記半分岐のどのトランジスタ・スイッチをもオン状態に留まっていれば、INom + IOLを超える前記瞬時出力電流(Io)をImaxと比較する前記段階から前記方法を繰り返すことと、を具備したことを特徴とする前記方法。
【請求項２】
非飽和になっているか否かについてオン状態に留まっている最も外側のトランジスタ・スイッチを調べる前記段階が、前記トランジスタ・スイッチ間の電圧が前記トランジスタ・スイッチの定格飽和電圧を上回っているか否かを決定することを具備したことを特徴とする請求項１に記載の方法。
【請求項３】
前記遅延期間は、オン状態に留まっている前記最も外側のトランジスタ・スイッチの温度が最大定格温度値に達する時間に対応していることを特徴とする請求項１に記載の方法。
【請求項４】
前記各トランジスタ・スイッチが絶縁ゲートバイポーラトランジスタ(IGBT: Insulated Gate Bipolar Transistor)またはバイポーラ接合型トランジスタ(BJT: Bipolar Junction Transistor)であり、かつ、
非飽和になっているか否かについてオン状態に留まっている最も外側のトランジスタ・スイッチを調べる前記段階が、前記トランジスタ・スイッチのコレクタ・エミッタ間電圧(Vce)が前記トランジスタ・スイッチの定格飽和コレクタ・エミッタ間電圧(Vce sat)を上回っているか否かを決定し、Vce≦Vce satであれば前記トランジスタ・スイッチが非飽和になっておらず、かつ、Vce> Vce satであれば非飽和になっていることを具備したことを特徴とする請求項１に記載の方法。
【請求項５】
前記遅延期間は、オン状態に留まっている前記最も外側のトランジスタ・スイッチの温度が最大定格温度値に達する時間に対応すると共に、次式によって決定される
【数１】
2008504000.tif 000009
(式中、Vce maxはオン状態に留まっているトランジスタ・スイッチ間の最大定格コレクタ・エミッタ間電圧として定義され、かつ、Iscはトランジスタ・スイッチ当りの最大定格短絡電流として定義される) ことを特徴とする請求項４に記載の方法。
【請求項６】
前記遅延期間は、オン状態に留まっている前記最も外側のトランジスタ・スイッチの温度が最大定格温度値に達する時間に対応すると共に、近似的に次の関係に等しい
【数２】
2008504000.tif 000010
（ここで、Vce maxはオン状態に留まっているトランジスタ・スイッチ間の最大定格コレクタ・エミッタ間電圧として定義され、かつ、tsc maxはVce max及びIscを受けた場合に前記トランジスタ・スイッチが耐えることができる定格最大短絡持続時間として定義される）ことを特徴とする請求項４に記載の方法。
【請求項７】
オン状態に留まっている前記最も外側のトランジスタ・スイッチが非飽和になることなく前記遅延期間が満期になった場合、前記最も外側のトランジスタ・スイッチをオフにするのに先立って、
前記半分岐によってもたらされる前記位相出力を、未だ中性電圧レベルに変えられていなければ、中性レベルに変え、
該中性電圧レベルは前記最も正のバス電圧と前記最も負のバス電圧の差を２で割った値でなることを更に具備したことを特徴とする請求項１に記載の方法。
【請求項８】
前記半分岐が第１の半分岐である場合、前記位相出力を前記中性レベルに変える前記段階は、前記３相インバータ・ブリッジの全ての３個の分岐の第１の半分岐を分路すると共に、
前記半分岐が第２の半分岐である場合、前記位相出力を前記中性レベルに変える前記段階は、前記３相インバータ・ブリッジの全ての３個の分岐の第２の半分岐を分路することを特徴とする請求項７に記載の方法。
【請求項９】
前記位相出力を前記中性レベルに変える前記段階は、前記３相インバータ・ブリッジの全ての３個の分岐の全ての半分岐を分路することを特徴とする請求項７に記載の方法。
【請求項１０】
おのおのが誘導性負荷を駆動する３相出力のうちの１相をもたらす３個の分岐を有すると共に、“L” (L ≧ 2)個のバス電圧レベルを有する３相インバータ・ブリッジを制御するように構成した制御装置用のプログラム命令のセットを記憶する記憶媒体において、
前記L個のレベルのうちの１個が最も負のバス電圧であり、前記L個のレベルのうちの１個が最も正のバス電圧であり、各前記分岐は２個の半分岐を備え、第１の半分岐は前記最も正のバス電圧と各自の位相出力との間に接続した各トランジスタ・スイッチを備え、かつ、第２の半分岐は前記最も負のバス電圧と前記各自の位相出力との間に接続した各トランジスタを備え、
半分岐内において、外側が前記最も正のまたは最も負のバス電圧に向いているものとして定義され、かつ、内側が前記位相出力に向いているものとして定義され、
前記制御装置によって実行される場合、プログラム命令の前記セットは前記制御装置に対して、前記３相インバータ・ブリッジの前記分岐に対して以下の各段階を実行させ、該各段階が、
前記インバータ・ブリッジの前記３相出力の位相の瞬時出力電流(Io)の大きさを、前記分岐の前記各トランジスタ・スイッチの１個のトランジスタ・スイッチの定格公称電流(INom)と過負荷電流閾値(IOL)の和と比較すること(IOL+ INomはImax > IOL + INom ≧INomを満たし、Imaxは前記分岐の前記各トランジスタ・スイッチの最大定格電流である)と、
IoをINom + IOLと比較したことに応じて、|Io| > INom + IOLであれば、前記分岐の各半分岐に対して、
INom + IOLを超える前記瞬時出力電流(Io)を伝導している前記半分岐の各トランジスタ・スイッチを同定することと、
オフ状態にあると同定した前記半分岐の各トランジスタ・スイッチに対してオフ状態を固定することと、
INom + IOLを超える前記瞬時出力電流(Io)を伝導していない前記半分岐の各トランジスタ・スイッチを逐次的にオフにすることと、
INom + IOLを超える前記瞬時出力電流(Io)をImaxと比較し、|Io| ≦ Imaxであれば、
|Io| > Imaxが成り立つか否かについての比較を行いながら、オン状態に留まっている前記半分岐の全てのトランジスタ・スイッチに対してオフ状態をとるように逐次的に指令することと、
逐次的に指令する前記段階の後に経過した時間がtoffを超えるまで、|Io| > Imaxが成り立つか否かについての比較を継続すること（toffはターンオフ遅延期間と電流立下り時間の和である前記各トランジスタ・スイッチの定格ターンオフ時間として定義される）と、
また、
|Io| > Imaxであれば、
非飽和になっているか否かについてオン状態に留まっている最も外側のトランジスタ・スイッチを調べることと、
また、非飽和になっていなければ、
オン状態に留まっている前記最も外側のトランジスタ・スイッチと、該最も外側のトランジスタ・スイッチ及び前記位相出力の間のどのトランジスタ・スイッチをもオン状態に維持し、かつ、前記最も外側のトランジスタ・スイッチと、該最も外側のトランジスタ・スイッチ及び前記位相出力の間のどのトランジスタ・スイッチもオフ状態に指令された場合、これらのトランジスタ・スイッチをオン状態に戻すように指令することと、
オン状態に留まっている前記最も外側のトランジスタ・スイッチの非飽和、オン状態に留まっている前記最も外側のトランジスタ・スイッチが損傷する前の時間量に基づく遅延期間の満期、及び|Io| < Imaxの成立の直後まで遅延することと、
かつ、最も外側のトランジスタ・スイッチが非飽和であれば、前記遅延期間が満期になった場合、即ち、|Io| < Imaxが成立する場合、
オン状態に留まっている前記最も外側のトランジスタ・スイッチをオフにすることと、
前記半分岐のどのトランジスタ・スイッチもオン状態に留まっていれば、INom + IOLを超える前記瞬時出力電流(Io)をImaxと比較する前記段階から前記方法を繰り返すことと、を具備したことを特徴とする制御装置用のプログラム命令のセットを記憶する前記記憶媒体。
【請求項１１】
前記遅延期間は、オン状態に留まっている前記最も外側のトランジスタ・スイッチの温度が最大定格温度値に達する時間に対応することを特徴とする請求項１０に記載の制御装置用のプログラム命令のセットを記憶する記憶媒体。
【請求項１２】
前記制御装置によって実行される場合、プログラム命令の前記セットは前記制御装置に対して以下の段階を実行させ、該段階が、
オン状態に留まっている前記最も外側のトランジスタが非飽和になることなく前記遅延期間が満期になった場合、前記最も外側のトランジスタをオフにするのに先立って、
前記半分岐によってもたらされる前記位相出力を、未だ中性電圧レベルに変えられていなければ、中性レベルに変え、
該中性電圧レベルは前記最も正のバス電圧と前記最も負のバス電圧の差を２で割った値でなることを更に具備したことを特徴とする請求項１０に記載の制御装置用のプログラム命令のセットを記憶する記憶媒体。
【請求項１３】
おのおのが誘導性負荷を駆動する３相出力のうちの１相をもたらす３個の分岐を有すると共に、“L” (L ≧ 2)個のバス電圧レベルを有する３相インバータ・ブリッジを制御する３相インバータ制御装置において、
前記L個のレベルのうちの１個が最も負のバス電圧であり、前記L個のレベルのうちの１個が最も正のバス電圧であり、各前記分岐は２個の半分岐を備え、第１の半分岐は前記
最も正のバス電圧と各自の位相出力との間に接続した各トランジスタ・スイッチを備え、かつ、第２の半分岐は前記最も負のバス電圧と前記各自の位相出力との間に接続した各トランジスタ・スイッチを備え、
半分岐内において、外側が前記最も正のまたは最も負のバス電圧に向いているものとして定義され、かつ、内側が前記位相出力に向いているものとして定義され、
各分岐に対して、前記制御装置が少なくとも第１の比較回路、第２の比較回路、遅延回路、及び論理回路構成を備え、
前記第１の比較回路が、前記インバータ・ブリッジの前記３相出力の位相の瞬時出力電流(Io)の大きさを、前記分岐の前記各トランジスタ・スイッチの定格公称電流(INom)と過負荷電流閾値(IOL)の和と比較し(IOL+ INomはImax > IOL + INom ≧INomを満たし、Imaxは前記分岐の前記各トランジスタ・スイッチの最大定格電流である)、
|Io| > INom + IOLが成立すれば、前記論理回路構成は、
INom + IOLを超える前記瞬時出力電流(Io)を伝導している前記分岐の各トランジスタ・スイッチを同定し、
オフ状態にあると同定された各トランジスタ・スイッチにオフ状態を固定し、
オン状態を有するが、INom + IOLを超える前記瞬時出力電流(Io)を伝導していない各トランジスタ・スイッチを含む半分岐の各トランジスタ・スイッチを外側から内側にかけて逐次的にオフに指令し、
前記第２の比較回路が前記瞬時出力電流(Io)をImaxと比較し、|Io| > INom + IOLかつ|Io| ≦Imaxが成立する間、前記論理回路構成は、
オン状態に留まっている全てのトランジスタ・スイッチを外側から内側にかけてオフ状態を取るように逐次的に指令し、
|Io| > Imaxが成立する間、前記論理回路構成は、
オン状態に留まっている最も外側のトランジスタ・スイッチが非飽和であるか否かを決定し、
オン状態に留まっている前記最も外側のトランジスタ・スイッチが非飽和であれば、前記論理回路構成は、
オン状態に留まっている前記最も外側のトランジスタ・スイッチと、該最も外側のトランジスタ・スイッチ及び前記位相出力の間のどのトランジスタ・スイッチをもオン状態に維持し、前記最も外側のトランジスタ・スイッチと、該最も外側のトランジスタ・スイッチ及び前記位相出力の間のどのトランジスタ・スイッチもオフ状態を取るように指令されていたら、これらのトランジスタ・スイッチをオン状態に戻るように指令し、かつ、
オン状態に留まっている前記最も外側のトランジスタ・スイッチの非飽和、オン状態に留まっている前記最も外側のトランジスタ・スイッチが損傷する前の時間量に基づく前記遅延回路の遅延期間の満期、及び|Io| < Imaxの成立の直後まで待機し、
かつ、オン状態に留まっている最も外側のトランジスタ・スイッチが非飽和であれば、前記遅延期間が満期の場合、即ち、|Io| < Imaxの場合、前記論理回路構成は、
オン状態に留まっている前記最も外側のトランジスタ・スイッチをオフにし、この後、もしあるならば、オン状態に留まっている次の最も外側のトランジスタ・スイッチを非飽和になっているか否かについて調べること、を特徴とする前記３相レベルインバータ制御装置。
【請求項１４】
前記論理回路構成は、前記最も外側のトランジスタ・スイッチを駆動するドライバ・カードから受信した信号を調べることによって、オン状態に留まっている前記最も外側のトランジスタ・スイッチが非飽和になっているか否かを調べることを特徴とする請求項１３に記載の３相レベルインバータ制御装置。
【請求項１５】
前記遅延回路の前記遅延期間は、前記遅延期間の満期がオン状態に留まっている前記最も外側のトランジスタ・スイッチの温度が最大定格温度値に達する時間に対応するように設定したことを特徴とする請求項１３に記載の３相レベルインバータ制御装置。
【請求項１６】
前記第１の比較回路は第１の比較器を備え、かつ、前記第２の比較回路は第２の比較器を備えたことを特徴とする請求項１３に記載の３相レベルインバータ制御装置。
【請求項１７】
短絡が生じると共に、各トランジスタ・スイッチのうちの少なくとも１個が短絡インダクタンスによって飽和し得る場合に、３相インバータ・ブリッジの前記各トランジスタ・スイッチを保護するクローバー回路であって、前記３相インバータ・ブリッジがおのおのが誘導性負荷を駆動する３相出力のうちの１相をもたらす３個の分岐を有すると共に、“L” (L ≧ 2)個のバス電圧レベルを有し、前記L個のレベルのうちの１個が最も負のバス電圧であり、前記L個のレベルのうちの１個が最も正のバス電圧であり、(L > 2)であれば、どの中間のバス電圧レベルも前記最も正のバス電圧及び前記最も負のバス電圧の差を(L-1)で割ったものによって他のバス電圧レベルとは区別されてなる前記クローバー回路において、
前記インバータ・ブリッジの前記３相出力の各相を中性電圧レベルに選択的に変える少なくとも１個のスイッチであって、前記中性レベルが前記最も正のバス電圧及び前記最も負のバス電圧の差を２で割ったものでなる前記少なくとも１個のスイッチを具備し、
各相を前記中性電圧に選択的に変える前記少なくとも１個のスイッチを閉じることによって、前記３相インバータ・ブリッジの飽和した各トランジスタ・スイッチが非飽和になることを特徴とする前記クローバー回路。
【請求項１８】
“L”が奇数であれば、前記中性電圧レベルは前記インバータ・ブリッジの前記“L”個のバス電圧レベルのうちの１個であり、かつ、
“L”が偶数であれば、前記中性電圧レベルは前記インバータ・ブリッジの前記“L”個のバス電圧レベルのうちの２個の間にあることを特徴とする請求項１７に記載のクローバー回路。
【請求項１９】
前記クローバー回路は前記３相インバータ・ブリッジから分離し、前記インバータ・ブリッジの前記３相出力に電気的に接続して構成した分離ハウジング内に設けられていることを特徴とする請求項１７に記載のクローバー回路。
【請求項２０】
前記少なくとも１個のスイッチは第１にスイッチ及び第２のスイッチを具備しており、
前記クローバー回路は、
３個のダイオードの第１のセットであって、該第１のセットの各ダイオードが前記インバータ・ブリッジの前記３相出力の各自の位相出力に接続した陽極を有し、３個のダイオードの前記第１のセットの各陰極が前記第１のスイッチに接続し、前記第１のスイッチが前記３相出力の第１の半波整流部分を前記中性電圧レベルに選択的に変えてなる３個のダイオードの前記第１のセットと、
３個のダイオードの第２のセットであって、該第２のセットの各ダイオードが前記インバータ・ブリッジの前記３相出力の各自の位相出力に接続した陰極を有し、３個のダイオードの前記第２のセットの各陽極が前記第２のスイッチに接続し、前記第２のスイッチが前記３相出力の第２の半波整流部分を前記中性電圧レベルに選択的に変えてなる３個のダイオードの前記第２のセットと、を更に具備したことを特徴とする請求項１７に記載のクローバー回路。
【請求項２１】
前記第１及び第２のスイッチは一括して閉じられるように構成していることを特徴とする請求項２０に記載のクローバー回路。
【請求項２２】
前記第１及び第２のスイッチは個別に閉じられるように構成していることを特徴とする請求項２０に記載のクローバー回路。
【請求項２３】
短絡が生じると共に、各トランジスタ・スイッチのうちの少なくとも１個が短絡インダクタンスによって飽和し得る場合に、３相インバータ・ブリッジの前記各トランジスタ・スイッチを保護する方法であって、前記３相インバータ・ブリッジがおのおのが誘導性負荷を駆動する３相出力のうちの１相をもたらす３個の分岐を有すると共に、“L” (L ≧ 2)個の電圧レベルを有し、前記L個のレベルのうちの１個が最も負のバス電圧であり、前記L個のレベルのうちの１個が最も正のバス電圧である前記方法において、
前記インバータ・ブリッジの前記３相出力の各位相の出力電流を閾値レベルと比較することによって、短絡を検出することと、
短絡が検出された前記３相出力のうちの１個をもたらす各分岐にて、オン状態を有する前記分岐の各トランジスタ・スイッチが飽和しているか否かを決定することと、
少なくとも１個のトランジスタ・スイッチが飽和していると決定したなら、前記分岐に対応する前記位相を中性電圧レベルに変え、該中性電圧レベルが前記最も正のバス電圧及び前記最も負のバス電圧の差を２で割ったものでなること、とを具備したことを特徴とする前記方法。
【請求項２４】
前記インバータ・ブリッジの各分岐は２個の半分岐を備え、第１の半分岐は前記最も正のバス電圧及び前記位相出力の間に接続した各トランジスタ・スイッチを備えると共に、第２の半分岐は前記最も負のバス電圧及び前記位相出力の間に接続した各トランジスタ・スイッチを備え、
飽和したトランジスタ・スイッチが前記インバータ・ブリッジの前記各第１の半分岐のうちの一方にある場合、前記変える段階は、
前記中性電圧レベルよりもより正のバス電圧レベルを有する前記位相出力の前記部分を前記中性電圧レベルに変えることと、
飽和したトランジスタ・スイッチが前記インバータ・ブリッジの前記各第２の半分岐のうちの一方にある場合、前記変える段階は、
前記中性電圧レベルよりもより負のバス電圧レベルを有する前記位相出力の前記部分を前記中性電圧レベルに変えることと、を更に具備したことを特徴とする請求項２３に記載の方法。
【請求項２５】
前記変えることが、前記中性電圧レベルよりもより正のバス電圧レベルを有する前記位相出力の前記部分を前記中性電圧レベルに変えることと、
前記中性電圧レベルよりもより負のバス電圧レベルを有する前記位相出力の前記部分を前記中性電圧レベルに変えることと、を備えたことを特徴とする請求項２３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
絶縁ゲート・バイポーラトランジスタ(IGBT: Insulated Gate Bipolar Transistor)を利用するインバータ・ブリッジ、及び３相交流モータにて利用されるインバータ・ブリッジ等の同様のスイッチ素子における障害処理。
【背景技術】
【０００２】
インバータ・ブリッジは誘導性負荷を駆動するのに使用する制御されたエネルギーをもたらす。インバータ・ブリッジ内の複数のスイッチを逐次的に切り替えて、インバータ・ブリッジの出力電圧を変えるようになっている。一般に、出力は３相交流電圧である。逐次的切替え体系を実行するインバータ・ブリッジ接続形態、逐次的切替え構成、回路及び手順に関する一般的背景の説明に対して、２００２年５月１０日付けで公表された特許文献１（PCT刊行物）及び２００４年２月１９日付けで公表された特許文献２（PCT刊行物）は参照によって本願に導入される。例示的３レベルのインバータ・ブリッジ形態を図１に図示する。
【０００３】
従来のインバータ・ブリッジにおいて、障害状態(短絡)は２つのカテゴリのうちの１つに入るものとして特徴付けられる。第１のカテゴリは形式I障害である。一般に、形式I障害は駆動装置の内部の障害（例えば、IGBT故障または低インダクタンスを有する出力障害）の結果である。低インピーダンスがもたらされる結果、IGBTを介して流れる電流の増加(di/dt)が高くなり、IGBTは強制的に非飽和となる。
【０００４】
形式I障害を検出した場合、インバータ・ブリッジの各スイッチは逐次的に指令されてオフ状態になる。各スイッチは飽和していないため、電流は緩やかに減少し、かなりの電圧スパイクを引き起こすことはない。従って、２レベルのインバータ・ブリッジに対する形式I障害は取り扱い易く、多数の方法が技術上知られている。
【０００５】
第２のカテゴリは形式II障害であり、この形式II障害は、一般に、ケーブル短絡またはモータ障害等のインバータ・ブリッジの外部に起こる障害である。障害を受ける回路のインピーダンスは一般に高く、このためIGBTを通して流れる電流は緩やかに立ち上がる。この結果、IGBTは形式II障害条件下で飽和するか、または特定のIGBTが既に飽和状態にある間、形式II障害が起こり得ることになる。
【０００６】
形式II障害条件下では、飽和状態にある間にIGBTがオフ状態となるように指令される場合、IGBTを素早くオフにすることができる。しかしながら、飽和状態にある間にこのような切替えを行うと、トランジスタを破壊し得る電圧スパイクを引き起こすことになる。この電圧スパイクは、負の電流di/dtに回路の漏洩インダクタンスを掛けたものによって起こされる逆起電力に起因する。形式II障害の下で、電流はIGBTの定格公称電流の数倍のレベルまで上昇する。
【０００７】
形式II短絡障害は、障害状態の際にIGBTを飽和させ得るため、インバータ・ブリッジにとって、特に、多レベル（３以上のレベル）のインバータ・ブリッジにおいて最悪のケースである。形式II障害は、制約された電流di/dtの増大を引き起こす短絡経路インダクタンスを包含し、このことによってIGBTの最大定格電流の十分上方まで電流を上昇させ得るが、IGBTを非飽和に至らしめることにはならない。
【０００８】
この問題に対する既存の解法は一般には他の諸問題を生んでしまう。例えば、実用上の事態として、IGBTをオフにすることを指令することなく、誘導性負荷への電力を遮断すべくインバータ・ブリッジに付加的な回路構成を付加すると、インバータ・ブリッジ回路の漏洩インダクタンスが増加させてしまい、どちらかと言えば無害の電流切替えdi/dtを引き起こして、有害な電圧スパイクを発生させることになる。比較すれば、各スイッチが形式II障害の際にオフになるように指令されると共に、障害電流がIGBTの最大定格電流を上回って上昇すれば、IGBTは負の電流di/dtによって発生された電圧スパイクによって最も破壊され得ることとなる。
【０００９】
図２に示すように、形式II障害の開始時(t1)、電流は緩やかに上昇する。しかしながら、インバータ制御装置が過負荷状況を認識するとき(t2)及び短絡電流が最大定格電流を超過するとき(t3)の間の時間は、個々のIGBTがオフに切り替わるのに必要とする時間に比してしばしば少ない時間である。使用するスイッチの電力処理能力と共に増大する本来の時間遅延のために、障害電流は上昇し続けて、制御装置が作動できる前、または遮断を指令されたスイッチが実際に遮断する前にスイッチの遮断の禁止領域に入ってしまう。
【特許文献１】国際公開番号第０２/３７６５４ A２号
【特許文献２】国際公開番号第２００４/０１５８５１ A２号
【発明の開示】
【発明が解決しようとする課題】
【００１０】
立上がり時間をスローダウンさせる１つの方法は、インバータ・ブリッジの出力のインダクタンスを人為的に更に増大させることである。しかしながら、インダクタンス自体が短絡の原因である場合、この方法は損失を増大させると共に、この状況に取り組むものではない。
【００１１】
一旦、障害電流がスイッチの遮断の禁止領域に入ると、しかる後に電流がIGBTの最大定格電流(Imax)を下回って減少するか、または電流が所要な電流の超過して、IGBTを非飽和にする場合に安全な遮断が可能になるに過ぎない。しかしながら、一旦、IGBTが障害条件下で非飽和電流レベルに達すると(t4)、IGBTに熱的損傷が生じる前にスイッチをオフにするには極めて僅かな時間しかない。
【００１２】
現在まで、従来の設計では、常に障害電流インダクタンスがあり、この障害電流インダクタンスは形式II障害の際にIGBTをオフ状態に指令する際に、どんなインバータ・ブリッジをも破壊に対するリスクを強いるものである。更に、従来のインバータ・ブリッジでは、インバータ・ブリッジ制御装置が正規のシーケンスで各スイッチをオフに指令する場合でさえも、非飽和は通常、各スイッチの間で連続してランダムに生じるため、各スイッチの破壊はそれでもなお起こり得る。
【課題を解決するための手段】
【００１３】
この発明は、形式II障害を含めて短絡の場合に、インバータ・ブリッジの絶縁ゲート・バイポーラトランジスタ(IGBT: Insulated Gate Bipolar Transistor)を保護する新規の制御構成である。形式II障害を受ける各トランジスタは迅速にオフになる。この発明の原理は、如何なる製造業者からの低、中または高電圧等の如何なる交流駆動に対しても有効である。追加的に述べると、インバータ・ブリッジの各スイッチが、例えばバイポーラ接合型トランジスタ(BJT: bipolar junction transistor)及び電界効果トランジスタ(FET: field effect transistor)等の、障害条件下で非飽和になる他の形式のトランジスタである場合にこの原理は当てはまる。
【００１４】
３相インバータ・ブリッジは３個の分岐と“L”(L ≧ 2)個のバス電圧レベルを有している。各分岐は誘導性負荷を駆動する３相出力のうちの１つの相をもたらす。例示的な３レベルのインバータ・ブリッジを図１に図示し、２レベル、４レベル及び５レベルのインバータ・ブリッジの各単一の分岐を図３、図４及び図５に図示する。
【００１５】
L個のレベルのうちの１個は最も負のバス電圧であり、またL個のレベルのうちの１個は最も正のバス電圧である。任意の中間のバス電圧レベルは次の関係によって他のバス電圧レベルとは区別される。
【数３】
2008504000.tif 000003
【００１６】
インバータ・ブリッジの各分岐は２個の半分岐を備えている。即ち、第１の半分岐は最も正のバス電圧及び各自の位相出力の間に接続した各スイッチを備え、第２の半分岐は最も負のバス電圧及び各自の位相出力の間に接続した各スイッチを備えている。
【００１７】
３以上のレベルを有するインバータ・ブリッジの半分岐では、最も正のレールまたは最も負のレールに向かう方向を“外側(outer)”と称するのに対し、位相出力に向かう方向を“内側(inner)”と称する。例えば、図５を参照すると、スイッチS1及びS8は最も外側のスイッチであるのに対し、スイッチS4及びS5は最も内側のスイッチである
【００１８】
各スイッチを遮断する場合、通常の動作条件下は障害条件下であろうといずれにせよ、技術上知られているように、外側から内側にかけて逐次的に各半分岐の各スイッチを遮断することは本質的なことである。本発明は、外側の各スイッチが最初に非飽和になり遮断する確率を増大することによって、外側の各スイッチを安全に遮断することを容易にするものである。
【００１９】
この発明の第１の態様は、インバータ・ブリッジを制御する方法であって、各分岐に対して、前記インバータ・ブリッジの３相出力の位相の瞬時出力電流(Io)を、前記分岐の各スイッチの１個のスイッチの定格公称電流(INom)と過負荷電流閾値(IOL) の和と比較することを備えた前記方法である。IOL + INomがImax > IOL+ INom ≧ INom (Imaxは分岐の各スイッチの最大定格電流)を満たすように過負荷電流閾値IOLを選択する。|Io| > INom+ IOLが成立すれば、INom + IOLを超える瞬時出力電流(Io)を伝導している各スイッチを同定し、Ioを伝導していなくてオフ状態にあると同定した各スイッチに対してはオフ状態を同定する。分岐の各スイッチが、INom + IOLを超える瞬時出力電流(Io)を伝導していない半分岐でオン状態を有していれば、その半分岐の各スイッチは従来の方法で逐次的にオフにされる。
【００２０】
瞬時出力電流(Io)はまたImaxと比較する。INom + IOL < |Io| ≦Imaxが成立すれば、|Io| > Imaxが成立するか否かについての比較を継続しながら、オン状態に留まっていると共にIoを伝導している半分岐の全てのスイッチは逐次的にオフ状態を取るように指令される。最後のスイッチがオフ状態になることを指令された後に経過した時間が待機時間(toff)を超えるまで、|Io| > Imaxが成立するか否かについての比較が継続される。この待機時間(toff)は、ターンオフ遅延期間と電流立下り時間の和である、各スイッチの定格ターンオフ時間として定義される。
【００２１】
|Io| > Imaxが成立すれば、オン状態に留まっている最も外側のスイッチが非飽和か否かについて調べる。非飽和か否かについて調べる方法は、各スイッチが絶縁ゲート・バイポーラトランジスタ(IGBT)またはバイポーラ接合型トランジスタ(BJT)であれば、スイッチのコレクタ・エミッタ間電圧(Vce)がこのスイッチの定格飽和コレクタ・エミッタ間電圧(Vce  sat)を上回っているか否かを決定することによって行われる。ここで、Vce≦ Vce  satであれば、このスイッチは非飽和になっておらず、Vce> Vce  satであれば非飽和になっている。
【００２２】
スイッチが非飽和になっていなければ、オン状態に留まっている最も外側のスイッチはオン状態に維持され、かつ、最も外側のスイッチ及び位相出力の間にあるどのスイッチもオン状態に保たれる。最も外側のスイッチ、及びオン状態に留まっているこの最も外側のスイッチと位相出力の間にあるどのスイッチもオフ状態になることを指令されていれば、これらのスイッチはオン状態に戻るように指令される。次いで、待機期間が開始し、非飽和、及びオン状態に留まっている各スイッチが損傷する前の時間量に基づく遅延期間の満期の直後まで遅延する。この遅延期間は予め設定されたものまたはフィードバックベースのものの何れかであり得、オン状態に留まっている最も外側のスイッチの温度が最大定格温度値に達する時間に対応することが好ましい。
【００２３】
最も外側のトランジスタ・スイッチが非飽和になっていたりあるいは遅延期間が満期の場合、オン状態に留まっている最も外側のスイッチがオフにされ、次いで、どのスイッチもオン状態に留まっていれば、INom + IOLを超える瞬時出力電流(Io)をImaxと比較することから工程を繰り返す。
【００２４】
フィードバックベースの遅延期間を利用すると共に、各スイッチが絶縁ゲート・バイポーラトランジスタ(IGBT)またはバイポーラ接合型トランジスタ(BJT)であれば、下記の数式１によりオン状態に留まっている最も外側のトランジスタ・スイッチの温度が、瞬時電流Ioに基づく最大定格温度値に達する時間を決定する。
【数４】
2008504000.tif 000004
（式中、Vce maxはオン状態に留まっている最も外側のトランジスタ・スイッチの最大定格コレクタ・エミッタ間電圧として定義され、Iscはトランジスタ・スイッチ当りの最大定格短絡電流として定義される。）
【００２５】
予め設定した遅延期間を利用すると共に、各スイッチが絶縁ゲート・バイポーラトランジスタ(IGBT)またはバイポーラ接合型トランジスタ(BJT)であれば、オン状態に留まっている最も外側のトランジスタ・スイッチの温度が、最大定格温度値に達する時間を決定することは、次の関係
【数５】
2008504000.tif 000005
に近似的に等しく決定することができる(tsc maxはトランジスタ・スイッチがVce max及びIscを受けるときに耐え得る定格最大短絡持続時間として定義される)。
【００２６】
トランジスタ・スイッチがVce max及びIscを受けるときに耐えることができるトランジスタ・スイッチの定格公称電流(INom)、トランジスタ・スイッチの最大定格電流(Imax)、定格飽和コレクタ・エミッタ間電圧(Vce sat)、最大定格温度値、トランジスタ・スイッチ当りの最大定格短絡電流(Isc)、及び定格最大短絡持続時間(tsc max)は、トランジスタ・スイッチ用の製造業者の仕様書から通常決定することができる。
【００２７】
この発明の第１の態様についての更なる変更としては、非飽和になることなく遅延期間が満期になる場合、オン状態を有する最も外側のトランジスタをオフにするのに先立って、（未だ変えられていなければ）位相出力を中性電圧レベルに変える(shunt)。この中性電圧レベルは、最も正のバス電圧及び最も負のバス電圧の差を２で割ったものである。
【００２８】
この更なる変更の実施例としては、Ioを伝導している半分岐が第１の半分岐（最も正のバス電圧及び位相出力の間にある各スイッチ）である場合、位相出力を中性レベルに変えることは、３相インバータ・ブリッジの全ての３個の分岐の第１の半分岐を分路(shunt)することである。Ioを伝導している半分岐が第２の半分岐（最も負のバス電圧及び位相出力の間にある各スイッチ）である場合、位相出力を中性レベルに変えることは、３相インバータ・ブリッジの全ての３個の分岐の第２の半分岐を分路することである。
【００２９】
別の実施例としては、位相出力を中性レベルに変えることは、３相インバータ・ブリッジの全ての３個の分岐の全ての半分岐を分路することである。
【００３０】
この発明の第２の態様は、３相インバータ・ブリッジを制御する３相インバータ制御装置である。各分岐に対して、前記制御装置は少なくとも第１の比較回路、第２の比較回路、遅延回路、及び論理回路構成を具備している。
【００３１】
第１の比較回路は、インバータ・ブリッジの３相出力のうちの１相の瞬時出力電流(Io)を、分岐の各スイッチの定格公称電流(INom)プラス過負荷電流閾値(IOL)と比較する。IOL+ INomがImax > IOL + INom ≧INom (Imaxは分岐の各スイッチの最大定格電流)を満たすように過負荷電流閾値IOLを選択する。
【００３２】
|Io| > INom+ IOLではあるが、|Io| ≦ Imaxであれば、論理回路構成はINom+ IOL超える瞬時出力電流(Io)を伝導している分岐の各スイッチを同定し、Ioを伝導せずオフ状態にあると同定された各スイッチをオフ状態に固定し、かつ、オフ状態を有するが、INom+ IOL超える瞬時出力電流(Io)を伝導していない各スイッチを含む半分岐の各スイッチを外側から内側にかけて逐次的にオフに指令する。
【００３３】
第２の比較回路は瞬時出力電流(Io)をImaxと比較する。|Io| > INom+ IOL及び|Io| ≦ Imaxが成立する間、論理回路構成はオン状態に留まっている全てのスイッチに対して外側から内側にかけて逐次的にオフ状態を取るように指令する。
【００３４】
|Io| > Imaxが成立する間、論理回路構成はオフ状態に留まっている最も外側のスイッチが非飽和になっているか否かを逐次的に調べる。非飽和状態になっていなければ、論理回路構成はオン状態に留まっている最も外側のスイッチと、この最も外側のスイッチ及び位相出力の間のどのスイッチをもオン状態に維持し、また最も外側のスイッチと、オン状態に留まっている最も外側のスイッチ及び位相出力の間のどのスイッチをもオフ状態に指令されていたなら、これらのトランジスタ・スイッチはオン状態に戻るように指令される。次いで、論理回路構成は非飽和及び遅延回路の遅延期間の満期の直後まで待機する。遅延期間はオン状態に留まっている各スイッチが損傷する前の時間量に基づいて設定されることが好ましい。
【００３５】
オン状態に留まっている最も外側のスイッチが非飽和（になるの）であれば、または遅延期間が満期になる場合、論理回路構成はオン状態に留まっている最も外側のスイッチをオフにし、しかる後に、もしあれば、オンに留まっている次の最も外側のスイッチが非飽和になっているか否かを調べる。
【００３６】
この発明の第２の態様の実施例として、論理回路構成はオン状態に留まっている最も外側のトランジスタ・スイッチを駆動するドライバ・カードから受信した信号を調べることによって、オン状態に留まっている最も外側のスイッチが非飽和になっているか否かを調べる。この実施例は機能として飽和をモニタすることを含む各ドライバ・カードを利用する場合に便利である。
【００３７】
遅延回路の遅延期間は、オン状態に留まっている最も外側のトランジスタ・スイッチの温度が最大定格温度値に達する時間に遅延期間の満期が対応するように設定することが好ましい。
【００３８】
この発明の第２の変更の実施例として、第１の比較回路が第１の比較器を備えると共に、第２の比較回路が第２の比較器を備えている。
【００３９】
この発明の第３の態様は、短絡が発生し、各トランジスタ・スイッチのうちの少なくとも１個が短絡インダクタンスによって飽和できるようになっている場合に３相インバータ・ブリッジの各スイッチを保護する方法である。インバータ・ブリッジの３相出力の各相の出力電流を閾値電流レベルと比較することによって短絡を検出する。短絡が検出された３相出力のうちの１相をもたらす各分岐において、オン状態を有する分岐の各スイッチが飽和しているか否かについて決定がなされ、少なくとも１個のトランジスタ・スイッチが飽和していると決定されれば、この分岐に対応する位相が中性電圧レベルに変えられる。この中性電圧レベルは最も正のバス電圧と最も負のバス電圧の差を２で割ったものである。
【００４０】
この発明の第３の態様の実施例として、飽和していると決定された各スイッチに対して、半分岐が各自のスイッチを含んでいるか否かについて決定を行う。飽和したトランジスタ・スイッチがインバータ・ブリッジの第１の半分岐のうちの１個（最も正のバス電圧及び各自の位相出力間の各スイッチ）内にあると決定した場合、変えることは、中性電圧レベルよりもより正のバス電圧レベルを有する位相出力のその部分をパスするように位相出力を半波整流することと、この半波整流した位相出力を中性電圧レベルに接続することとを備えている。飽和したトランジスタ・スイッチがインバータ・ブリッジの第２の半分岐のうちの１個（最も負のバス電圧及び各自の位相出力間の各スイッチ）内にあると決定した場合、変えることは、中性電圧レベルよりもより負の電圧レベルを有する位相出力のその部分をパスするように位相出力を半波整流することと、この半波整流した位相出力を中性電圧レベルに接続すること、とを備えている。
【００４１】
この発明の第３の態様の別の実施例として、中性電圧レベルを上回る（正）と共に、中性電圧レベルを下回る（負）位相出力の各部分を中性電圧レベルに変えるように、位相出力を整流すると共に変える。
【００４２】
この発明の第４の態様は、短絡が発生すると共に、各スイッチのうちの少なくとも１個が短絡インダクタンスによって飽和できるようになっている場合に３相インバータ・ブリッジの各スイッチを保護する“クローバー(crowbar)”保護回路である。このクローバー回路は、インバータ・ブリッジの３相出力の各相を中性電圧レベルに選択的に変える、少なくとも１個のスイッチを備えている。この中性電圧レベルは、最も正のバス電圧と最も負のバス電圧の差を２で割ったものである。この少なくとも１個のスイッチを閉じることによって、各位相を中性電圧に変え、３相インバータ・ブリッジの飽和した各スイッチは非飽和になる。
【００４３】
インバータ・ブリッジが奇数のレベル(L)を有していれば、中性電圧レベルはインバータ・ブリッジの“L”個のバス電圧レベルのうちの１個に相当する。しかしながら、“L”が偶数であれば、中性電圧レベルはインバータ・ブリッジの“L”個のバス電圧レベルのうちの２個のレベルの間にある。
【００４４】
この発明の第４の態様の実施例において、クローバー回路は、インバータ・ブリッジの３相出力に電気的に接続するように構成し、３相インバータ・ブリッジから分離した分離ハウジング内に設けられている。
【００４５】
この発明の第４の態様の更に別の実施例として、クローバー回路の少なくとも１個のスイッチは第１のスイッチ及び第２のスイッチを備えている。クローバー回路は更に、３個のダイオードの第１のセットを備えており、この第１のセットの各ダイオードはインバータ・ブリッジの３相出力の各自の位相出力に接続した陽極を有し、３個のダイオードのこの第１のセットの各陰極は前記第１のスイッチに接続している。この第１のスイッチを閉じることによって、この第１のスイッチは３相出力の第１の半波整流部分を中性電圧レベルに変える。クローバー回路はまた３個のダイオードの第２のセットを備えており、この第２のセットの各ダイオードはインバータ・ブリッジの３相出力の各自の位相出力に接続した陰極を有し、３個のダイオードのこの第２のセットの各陽極は前記第２のスイッチに接続している。この第２のスイッチを閉じることによって、この第２のスイッチは３相出力の第２の半波整流部分を中性電圧レベルに選択的に変える。
【００４６】
第１及び第２のスイッチは一括して閉じるように構成することができ、この結果、双方の半波整流部分を中性電圧レベルに変え、または第１及び第２のスイッチは個別に閉じるように構成することができる。
【００４７】
この発明の第５の態様は、制御装置用のプログラム指令のセットを記憶する記憶媒体であり、この制御装置は３相インバータ・ブリッジを制御するように構成されている。プログラム指令のこのセットは、制御装置によって実行される場合、この発明の前述したどの態様に従っても制御装置に対しインバータ・ブリッジを制御させる。
【００４８】
この発明のこれらの前述した態様は、形式I及び形式II障害からの損傷を軽減する。飽和が生じた場合、オン状態に留まっている最も外側のトランジスタの非飽和及び遅延期間の満期の直後まで遅延を行うことによって、スイッチが残存し得る統計的確度が著しく改善される。スイッチが依然として飽和していれば、破壊のぎりぎりまで待ってスイッチをオフすることは-di/dtの電圧スパイクによって依然として破壊が引き起こされ得ることになるが、過負荷電流を伝導しているスイッチがオフ状態に指令された後に飽和になり得るか、または既に飽和にある間に直ちにオフ状態に指令される場合と比較して統計的にスイッチが残存し得る確度は向上する。遅延期間を各スイッチの破壊が生じることとなる時間に近くに設定すればするほど、過負荷を検出するやいなや各スイッチをオフに指令するのに比較して、非飽和の生じる確率は一層大きくなる。
【００４９】
更に、過負荷電流を中性レベルに変えることによって、過負荷電流に対してより低いインピーダンス経路が提供され、オン状態に留まっている最も外側のスイッチを直ちに非飽和になし、この結果、インバータ・ブリッジを迅速かつ安全に遮断できるようにする。
【発明を実施するための最良の形態】
【００５０】
本開示において、切替えの文脈では、“オン状態(on-state)”、“伝導(conducting)”及び“閉塞(closed)”の用語は、“オフ状態(off-state)”、“非伝導(non-conducting)”及び“開成(open)”の用語の場合と同様に、交換可能である。
【００５１】
図６A、図６B、図７A、図７B、図８A及び図８Bは、インバータ・ブリッジを制御する例示的実施例を図示するフロー図である。各実施例はインバータ・ブリッジの単一の相出力に焦点を合わせており、３相出力のおのおのに対して何がなされるかを象徴している。
【００５２】
図６Aを参照すると、この相の瞬時出力電流Ioを、分岐の各スイッチの定格公称電流定格公称電流(INom)プラス過負荷電流閾値(IOL)と比較する（ステップ６０１）。INomは（温度がスイッチの定格範囲内にあると仮定した場合）温度を顧慮せずにスイッチが耐え得る公称最大電流（１００％電流）である。比較すれば、Imaxはスイッチが耐え得ると共に安全にオフすることができる一般に最大の連続した電流である、分岐の各スイッチの最大定格電流である。一般に、Imaxは公称電流の２００％であり、スイッチが非飽和になっていない場合にターンオフが許容されない閾値を表す。
【００５３】
IOLの選択は特定の応用に対して所望される障害感度等の要件によって決まるが、IOL + ImaxはImax> IOL + INom ≧ INomを満たすべきである。大きなIOLを選択することによって、厄介な（“誤った実在の(false positive)”）短絡検出の回数を低減するが、瞬時電流IoがImaxに達する前にうまく遮断する機会は減少する。何故ならば、形式II障害の場合に|Io| > Imaxが成立する領域に入る前に各スイッチに応答してこれらを遮断する時間が少ないからである。比較すると、小さいIOLを選択することによって、短絡に対するシステム感度は増大し、飽和に達する前にうまく遮断する機会が増える。しかしながら、感度を増大することによる妥協で負荷の動作上の変動で厄介な遮断が引き起こされる。IOL+ INomに対する好ましい値は公称電流の１２５％である。
【００５４】
検査で分岐においてIo がIOL + INomを超えていなければ、分岐は障害あるいは短絡を受けていないと推定される。他のどの分岐も障害を受けていないか否かについて調べることが好ましい（ステップ６０２）。他の分岐のうちの１個に障害があれば、元々の分岐を従来の方法で逐次的に遮断する（ステップ６０４）。この方法が単パス式に周期的検査として実施されれば、一旦分岐は遮断されるか、または何らかの障害もが検出されないならば、その分岐に対する手順は終了する。代替案では、図６Bに示すように、分岐に対する最初の障害検出処理を連続ループとして実施することができ、この連続ループでは、各分岐は障害状態にあるか否かについて継続的に調べられる（ステップ６０１及び６０３によって形成されるループ）。
【００５５】
障害が検出されれば（|Io| > INom+ IOL）、幾つかの段階を実行して、過負荷経路にはない各スイッチを遮断する。障害経路にある各スイッチを同定し（ステップ６１０）、既にオフ（非導通）になっているどのスイッチをもオフ状態に固定し（ステップ６１１）、かつ、オン状態を有するが、Ioを伝導していない各スイッチを従来の方法で外側から内側にかけて逐次的にオフに切り替える（ステップ６１２）。
【００５６】
図７Aに示すように、瞬時出力電流IoはまたImaxと比較される（ステップ６２０）。INom+ IOLを上回る瞬時電流IoがImaxを超えていなければ、各スイッチを従来の方法で逐次的に遮断することができる（ステップ６２１）。しかしながら、通常動作の際にはあることだが、スイッチの最大動作電圧を超える電圧でスイッチがバイアスされるのを回避すべく、各スイッチを逐次的に遮断する必要がある。IGBTまたはBJTに対して、この最大動作電圧はVce maxである。逐次的切替えに対するこの必要性ゆえに、またオフに指令されたスイッチはtoff（スイッチのターンオフ遮断時間プラス電流立下り時間の和）が経過するまで実際に導通を中止しないため、遮断の際にはスイッチ電流はImaxを超えていないことを保証すべく、逐次的遮断の際には瞬時出力電流を継続的にモニタしなければならない（ステップ６２１）。一旦、最後のスイッチをオフに指令すると、Imax電流レベルは検出されていないにも拘わらず、スイッチをオフに指令すること及びスイッチが実際に伝導している電流を停止する場合の遅延に起因してtoffが起こるまでに瞬時出力電流IoがImaxを超えているか否かをモニタすることが依然として必要である（ステップ６２２、６２３）。
【００５７】
図７Bは図７Aに示した手順に対する代替的アプローチである。従来の逐次的スイッチ遮断手順は半分岐の外側のスイッチをオフに指令し、次いで、この外側のスイッチに対してtoffに達する前に半分岐の次のスイッチをオフに指令し得るのに対し、図７Bは次のスイッチの遮断に取り掛かる前に、各スイッチを完全に遮断する簡易的手順を図示している。瞬時出力電流IoをImaxと比較する（ステップ６２５）。IoがImaxレベルに達していなければ、オン状態を有する最も外側のスイッチをオフに指令する（ステップ６２６）。次いで、ループに入って、IoがImaxレベルに達していないことを保証すべく継続的に検査する間（ステップ６２８）、スイッチを完全に遮断するのを待つ（ステップ６２７）。一旦、スイッチが完全に遮断されると、オン状態を有する半分岐に留まっている何れかのスイッチがあれば（ステップ６２９）、オン状態を有する最も外側のスイッチ（即ち、遮断した最後のスイッチから内側の次のスイッチ）についての工程を繰り返すことによって遮断を続ける。
【００５８】
図７Bの半分岐遮断ルーチンは従来の逐次的遮断に比して概念的に簡単であるが（図７Aのステップ６２１）、分岐を完全に遮断する前に比較的長い時間が必要と思われる。従って、遮断シーケンスの際のImaxに達するIoの機会は増大する。しかしながら、２レベルのインバータが遮断中であれば、半分岐で遮断するスイッチは１個のみであるので、図７A及び図７Bの各プロセスを完了する時間は実質的に同一である。
【００５９】
図８Aに示すように、IoがImaxを正に超過すれば、Ioの経路のスイッチは飽和状態に入るけれども、異なる遮断ルーチンが開始される。オン状態（導通）に留まっている最も外側のスイッチは非飽和か否かについて調べられる（ステップ６３０）。オン状態を有するこの最も外側のスイッチが非飽和になっていなければ、スイッチはオフにされる。スイッチをオフにすることは、スイッチをオフに指令すること（ステップ６３１）と、次いでスイッチが遮断されているか否か（ステップ６３３）及びスイッチがもはや非飽和にならないか否か（ステップ６３４）を調べることとを備えることが好ましい。オフに指令された後にスイッチが飽和になれば、スイッチはオンに戻るように指令される（ステップ６４０）。さもなければ、一旦スイッチをオフに指令すると、半分岐のどのスイッチもオンに留まっているか否かについての検査が行われる（ステップ６３６）。各スイッチがオンに留まっていれば、オンに留まっている次の最も外側のスイッチに対して工程を繰り返し、ステップ６２０（図７A）またはステップ６２５（図７B）に戻る。
【００６０】
非飽和になっているか否かの検査を終了した後（ステップ６３０）、オフ状態に留まっている次の最も外側のスイッチが非飽和になっていなければ、オン状態を有する最も外側のスイッチ及び位相出力の間の半分岐の全てのスイッチは勿論、オン状態を有する最も外側のスイッチをオンに維持するか、またはオンに指令する（ステップ６４０）。次いで、待機を開始し、遅延期間の満期（ステップ６５０）またはオン状態を有する最も外側のスイッチの非飽和の早期まで待機を持続する。遅延期間は、オン状態に留まっている最も外側のスイッチの温度が最大定格温度値に達する時間に対応することが好ましい。予め設定した遅延を使用すると共に、各スイッチがBJTまたはIGBTであれば、図８Aに図示するように、遅延期間は近似的に次の関係に等しくなることが好ましい。
【数６】
2008504000.tif 000006
（ここで、Vce maxはスイッチの最大定格コレクタ・エミッタ間電圧として定義され、Iscはスイッチ当りの最大定格短絡電流として定義され、かつ、tsc maxはVce max及びIscを受ける場合にスイッチが耐え得る定格最大短絡持続時間として定義される）。
【００６１】
比較すれば、フィードバックベースの遅延を図８Bに示すように使用すれば（ステップ６５５）、遅延期間は近似的に下記の数式７であるべきである。
【数７】
2008504000.tif 000007
【００６２】
現在のレベル情報が継続的に得られると共に、絶えず更新されつことから、フィードバックベースの更新の利点はより正確であり得るというここである。
【００６３】
概念的に、飽和したスイッチをオフに切り替える前にできるだけ長く待つことによって、生じる非飽和の確率は増大し、スイッチがその間に破壊されない限り、スイッチの残存し得る確度を統計的に向上させる。予め設定されたりまたはフィードバックベースであろうとなかろうと、こういった遅延を決定するどんな方法も適切に利用することができる。
【００６４】
更なる改良として、どちらかの遅延期間（ステップ６５０または６５５）が満期になれば、位相出力は中性電圧レベルに変えられる（ステップ６６０、６６１）。位相出力を変えて形式II障害を各スイッチを強制的に非飽和にすべきである形式I障害に変換する。位相出力を変えることは、インバータ・ブリッジの各スイッチの残存し得る確度を更に向上させる。
【００６５】
図９、図１０及び図１１はインバータ・ブリッジを制御する別の例示的な実施例のフロー図であり、指標変数の使用を含む図６A、図７A及び図８Bの方法の実施を図示している。
【００６６】
図９を参照すると、位相の瞬時出力電流Ioを分岐の各スイッチの定格公称電流該定格公称電流(INom)プラス過負荷電流閾値(IOL)と比較する（ステップ９０１）。検査の下で分岐にてIoがIOL+ INomを超えていなければ、他の分岐の何れかが障害に会っているか否かについて検査を行う（ステップ９０２）。障害がなければ、手順を（図示するように）終了するかまたはステップ９０１から繰り返すことができる。他の分岐の何れかで障害があれば、本来の分岐を従来の方法で逐次的に遮断する（ステップ９０４）。
【００６７】
障害が検出されれば（|Io| > INom+ IOL）、どの半分岐がIoを伝導しているのかを決定するために障害電流の極性を決定する（ステップ９１０）。瞬時電流が正であれば、障害は正の側の半分岐に在るのに対し、瞬時電流が負であれば、障害は負の側の半分岐に在る。
【００６８】
障害が正の側の半分岐に在れば、変数“i”はインバータ・ブリッジ内のレベルの数“L”に等しく設定され（ステップ９１１）、変数“p”は２に等しく設定される（ステップ９１２）。各分岐に対して、スイッチ１が最も負のバイアスに最も近接したスイッチであり、かつ、スイッチ2(L-1)が最も正のバスに最も近接したスイッチである本開示に使用されるスイッチ番号付けパターンを参照すると、スイッチ(L-1)から１はオフに維持され（ステップ９１３）、最も負のバス及び位相出力の間の半分岐の各スイッチに対応している。
【００６９】
スイッチ“i”がオン状態を有するか否かについて決定する（ステップ９１４）。スイッチ“i”がオンであれば、変数“i”を増分し（ステップ９１５）、“i”が分岐中のスイッチ数を超えているか否か(i > 2(L-1))を決定すべく検査を行う（ステップ９１６）。“i”が分岐中のスイッチ数を超えていなければ、ループをステップ９１４から繰り返す。“i”が分岐中のスイッチ数を超えていれば（ステップ９１６）、または正の側の半分岐の外側のスイッチがオフであれば（ステップ９１４）、“i”を減分する（ステップ９１７）。“i”を減分することによって（ステップ９１７）、“i”の値は、オン状態に留まっている半分岐の最も外側のスイッチに参照符を付けるように設定される。
【００７０】
比較すると、負の側の半分岐が障害電流を伝導していれば、ステップ９２１において、“i”の値を負の側の半分岐の最も内側のスイッチの参照番号に設定される(i = L-1)。変数“p”はステップ９２２において１に等しく設定される。スイッチLから2(L-1)はオフに維持され（ステップ９２３）、最も正のバス及び位相出力の間の半分岐の各スイッチに対応する。
【００７１】
スイッチ“i”がオン状態を有しているか否かについて決定する（ステップ９２４）。スイッチ“i”がオンであれば、変数“i”を減分し（ステップ９２５）、“i”が零に等しいか否かについて決定すべく検討が行われる（ステップ９２６）。“i”が零でなければ、ループをステップ９２４から繰り返す。“i”が零であれば（ステップ９２６）、または負の側の半分岐の外側のスイッチがオフであれば（ステップ９２４）、“i”を増分する（ステップ９２７）。“i”を増分することによって（ステップ９２７）、“i”の値をオン状態に留まっている半分岐の最も外側のスイッチに参照符を付けるように設定する。
【００７２】
図示していないが、瞬時電流Ioを伝導する半分岐の最も内側のスイッチがオフ（非導通）であると決定されれば、工程を終了するか或いはステップ９０１から繰り返すことができる。しかしながら、こういった発生は、出力電流をモニタする回路または最も内側のスイッチをモニタする回路の故障を含めて、センサ故障を示し得る。こういった発生を処理する一つのアプローチは、半分岐の最も外側のスイッチを示す“i”を設定すると共に、逐次的遮断を始めることである。
【００７３】
図１０に示すように、瞬時出力電流IoをImaxと比較する（ステップ９３０）。INom + IOLを超える瞬時電流IoがImaxを超えていなければ、各スイッチを従来の方法で逐次的に遮断することができる（ステップ９３１）。しかしながら、オフに指令されたスイッチはtoffまで実際に導通を停止することはないので、スイッチの飽和が遮断の際に起きないことを保証すべく、逐次的遮断の際に、瞬時出力電流を継続的にモニタしなければならない（ステップ９３１）。一旦、最後のスイッチをオフに指令すると、Imax電流レベルは検出されていないにも拘わらず、スイッチをオフに指令すること及びこのスイッチが実際に導通電流を停止する場合の間に遅延があるので、toffが起こるまでに瞬時出力電流IoがImaxを超えるか否かをモニタすることが依然として必要である（ステップ９３８、９３９）。
【００７４】
図１１に示すように、Ioが正にImaxを超えるならば、非飽和になっているか否かについてオン状態に留まっている最も外側のスイッチを検査する（ステップ９４０）。オン状態を有するこの最も外側のスイッチが非飽和になっていれば、このスイッチをオフにする（ステップ９４１）。
【００７５】
半分岐のどのスイッチもオンに留まっているか否かについて検査を行い、各スイッチがオンに留まっていれば、オンに留まっている次の最も外側のスイッチに対して工程を繰り返し、ステップ９３０に戻る（図１０）。このことは、“p”が２に等しいか否かを調べることによって行われ（ステップ９４３）、もしそうであれば、“i”を減分し（ステップ９４４）、“i”が正の半分岐の最も内側のスイッチの参照番号以上であることを確かめるべく検査を行う（ステップ９４５）。“p”が２に等しくなければ、“i”を増分し（ステップ９４６）、“i”が負の半分岐の最も内側のスイッチの参照番号以下であることを確かめるべく検査を行う（ステップ９４７）。
【００７６】
非飽和か否かについての検査を行った後（ステップ９４０）、オン状態に留まっている最も外側のスイッチ(SWi)が非飽和でなければ、オン状態を有する最も外側のスイッチ及び位相出力の間の半分岐の全てのスイッチは勿論、オン状態を有する最も外側のスイッチをオンに維持するか、またはオンに指令する（ステップ９５０、９５１、９５２）。次いで、待機を開始し、この待機が遅延期間の満期（ステップ９５３）またはオン状態を有する最も外側のスイッチの非飽和の早期まで続く。この遅延期間はオン状態に留まっている最も外側のスイッチの温度が最大定格温度値に達する時間に対応する。フィードバックベースの遅延を使用し（ステップ９５３）、遅延期間は近似的に下記の数式８によって表される。
【００７７】
【数８】
2008504000.tif 000008
【００７８】
更なる改良として、遅延期間（ステップ９５３）が満期になれば、位相出力は以下において更に説明するクローバー回路を用いて中性電圧レベルに変えられ（ステップ９６０、９６１）。位相出力を変えることにより形式II障害を、強制的に各スイッチを非飽和にすると共に、インバータ・ブリッジの残存し得る確度を更に向上すべきである形式I障害に変換する。
【００７９】
図１２、図１３及び図１４は本発明の更なる例示的な各実施例を図示している。図１２は制御装置１２０２のブロック図であり、この制御装置１２０２は記憶媒体１２０１、インバータ・ブリッジの各スイッチに接続した種々のドライバ・カード及びインバータ・ブリッジの３相出力をモニタする各変換器１２０３からもたらされる各信号と協動して動作する。図１３は従来のドライバ・カードの例示的図である。図１４は出力変換器及びクローバー回路を備えた３レベルのインバータ・ブリッジを図示している。
【００８０】
制御装置は本願で述べる実施例の何れかに開示する方法、手順及び構成に従ってアナログ及び/又はデジタル回路及び個別論理から構築することができ、及び/又はデジタル信号プロセッサ(DSP: Digital Signal Processor)、マイクロコントローラ、マイクロプロセッサ、または復合プログラム可能論理デバイス(CPLD: Complex Programmable Logic Device)等のプログラム可能論理デバイスにプログラムすることができる。光学的記憶媒体１２０１は制御装置１２０２によってまたは制御装置１２０２上で実施されるソフトウェアまたはファームウェアを含むことができ、制御装置の外部または内部に設けることができる。この発明の更なる実施例は、本願にて開示する実施例の何れかにおける方法、手順及び/又は回路の何れかを実施する制御装置用のプログラム指令のセットを含む記憶媒体１２０１である。
【００８１】
複数のドライバ・カードを利用する。制御装置１２０２はまたインバータ・ブリッジの各スイッチを駆動するのに従来より使用した複数の“ドライバ・カード”（“ゲート・カード”としても知られている）から各スイッチについてのデータを収集する。各ドライバ・カードは、図１３に図示するように、インバータ・ブリッジのスイッチを駆動する駆動回路を備えている。各駆動回路は各自のスイッチをオン状態またはオフ状態に駆動する励磁制御信号をもたらす。この励磁制御信号の諸例として、実施例がスイッチとして各IGBTを利用すれば、各励磁制御信号は各自のIGBTのゲート及びエミッタ間に印加される電圧であり、各スイッチがFETであれば、各励磁制御信号は各自のFETのゲート及びソース間に印加される電圧であり、また、各スイッチがBJTであれば、各励磁制御信号は各自のBJTのベース及びエミッタ間に加えられる電流である。
【００８２】
ドライバ・カードはおのおのがオン状態にある各自のスイッチ間の電圧またはオン状態の各自のスイッチを通して流れる電流をモニタするモニタ回路を備えることが好ましい。例えば、実施例がインバータ・スイッチとしてIGBT、FETまたはBJTを利用すれば、各スイッチはオン状態の各自のスイッチ間の電圧を少なくともモニタすることが好ましい。
【００８３】
閾値をスイッチ間のモニタした電圧値と比較することを設定することによって、ドライバ・カードはスイッチが非飽和になっているか否かを決定することができる。具体的に言えば、スイッチがオン状態にあると共に、このスイッチ間の電圧が閾値レベルを上回っている場合（例えば、IGBT Vce > 5V）、このスイッチは非飽和であると考えられる。ドライバ・カードは、飽和/非飽和を示すと共に、スイッチが導通または非導通であることを示す信号を制御装置１２０２に出力することが好ましい。
【００８４】
また、ドライバ・カードはおのおのが、オン状態にある各自のスイッチの電圧または電流を閾値レベルと比較することによって過負荷状態を検出する過負荷状態検出回路を備えることが好ましい。IGBTを用いるインバータ・ブリッジでは、IGBTを通して流れる瞬時電流の尺度をもたらすIGBTゲート電圧をモニタする。IGBTの動作の際に形式I障害を検出した場合、典型的ゲート・カードは自動的にIGBTをオフにすべく装着される。飽和/非飽和、導通状態及び過負荷検出に関するフィードバックをもたらすドライバ/ゲート・カードは技術上既知である。
【００８５】
また、ドライバ/ゲート・カード及び/又は制御装置１２０２はまた切替え障害が生じたか否かについて決定を行うことが好ましい。スイッチがオフ状態に指令されるが、導通のままであり、このスイッチが障害を起こしたことを示す場合にこういった障害が生じる。こういった障害を決定する簡単な方法は、スイッチがオフ状態に指令されるが、このスイッチが依然として導通している後にtoffが超過するか否かを測定することである。
【００８６】
制御装置１２０２はまた、各スイッチについての瞬時情報は勿論のこと、負荷に対する３相全ての瞬時過電流状況を受信して、この制御装置１２０２の論理回路構成が障害状態の進行情報を予め知り得るようになす。
【００８７】
制御装置１２０２は負荷への各位相に対して設けられた流電気的に絶縁された各変換器から負荷に関するデータを収集すると共に、どの位相が過電流を受けているかをモニタすることによって過剰電流の経路を正確に指摘する。各変換器は双方向電流測定（直流及び交流の双方）を行うことができると共に、各位相に対する電流の瞬時測定をもたらす。こういった変換器の例は、LEM等のホール効果センサである。各変換器は駆動出力電流の少なくとも２倍に定格されるべきである。
【００８８】
経過時間及び持続時間情報と一緒に、各変換器及び各ドライバ・カードからのデータを使用して、制御装置は障害状態についてのアドバンス警報をもたらすと共に、取り扱っている過負荷の形式を推断する。どの位相が過電流を受けているかをモニタして過剰電流の経路を正確に指摘することによって、所定の出力位相が過電流状態(|Io| > Imax)を示すものの、非飽和信号がゲート・カードから得られなければ、形式IIの短絡があると推断する。
【００８９】
例えば、３レベルのシステムを参照すると、障害が検出された場合(|Io| > Imax)、制御装置１２０２は含まれる外側のIGBT（即ち、正または負の電力バスに最も近接するIGBT）が非飽和になるのを待つこととなる。外側のIGBTが一旦非飽和になると、制御装置１２０２は最も外側のIGBTのゲート・カードにトランジスタをオフに切り替えるように冗長的に指令することとなるにも拘らず、対応するゲート・ドライバは自動的にターンオフ工程を開始することになる。制御装置１２０２は、外側のIGBTのゲート・ドライバ・カードからの非飽和信号を待っている間、過電流警報の発生から経過時間が判ることとなる。最大時間及び外側のゲート・カード及び/又は出力モニタ用変換器がIGBTの定格電流の２倍よりも大きい出力電流を連続して示した後に信号が来なかったら、内側のIGBTのゲート・ドライバが非飽和障害を出し、次いで制御装置１２０２が外側のIGBTには欠陥があることを知ることとなり、この結果、対応する内側のIGBTを強制的にターンオフにする。この機構は形式II短絡を検出するのにも使用される。
【００９０】
制御装置のまた別の各実施例を図１５、図１６及び図１７に図示する。図１５及び図１６は各ゲート・カードによってもたらされる各非飽和信号を使用してインバータ・ブリッジの１個の分岐を制御する制御装置の論理を図示している。図１７は各非飽和信号をもたらす各ゲート・カードに依ることなく、インバータ・ブリッジの半分岐を制御する論理を図示している。制御装置のこれらの実施例はソフトウェア、ファームウェア及び/又ははハードウェアとして実施することができる。
【００９１】
図１５に示すように、２つの比較回路１５１０及び１５１１はインバータ・ブリッジの３相出力の位相の瞬時出力電流Ioの大きさをモニタするために設けてある。変換器出力１５０１はバッファ１５０２を通過して、Ioの大きさをINom+ IOL（比較回路１５１０）及びImax（比較回路１５１１）と比較するようになっている。Ioの大きさがINom+ IOLよりも大きければ、信号FLT1は真であり、さもなければ、FLT1は偽である。同様に、Ioの大きさがImaxよりも大きければ、信号FLT2は真であり、さもなければ、FLT2は偽である。
【００９２】
FLT1及びFLT2が偽であれば、何にも起こらない。FLT1が真であれば、論理回路は障害経路にはない各スイッチを逐次的にオンにすると共に、オンに固定する（１５５０）。FLT1が真で、FLT2が偽であれば、論理回路はオン状態に留まっている分岐中の全てのスイッチを逐次的にオフに指令する（１５５２）。Imax> IOL + INom ≧INomが成立することから、論理回路１５５０及び論理回路１５５２は同時に能動的となることが可能である。
【００９３】
FLT1及びFLT2が真であれば、スイッチを逐次的に遮断することが、各スイッチが非飽和であるか否かに基づいて半分岐に対して始まる。|Io| > INom+ IOLかつ|Io| > Imaxが成立することを示唆すべくANDゲート１５２３を図示してはいるが、実際問題として、Imax> IOL + INomが成立するので、FLT2が真であればFLT1は必然的に真であり、ANDゲート２３はFLT2のみのために省略することができる。
【００９４】
FLT1及びFLT2双方が真の場合に各スイッチを遮断するために２つの回路を図示している。第１の回路は最も正のバス電圧レベル及び位相出力の間の各スイッチ（スイッチLからスイッチ2(L-1)）を取り扱い、また第２の回路は最も負のバス電圧レベル及び位相出力の間の各スイッチ（スイッチLからスイッチ(L-1)）を取り扱う。
【００９５】
第１の回路を参照すると、マルチプレクサ/カウンタ１６６０は半分岐の各スイッチが非飽和になっているか否かを示すドライバ・カードからの各信号を受信する。一例として、図５に図示するような５レベルのインバータ分岐の第１の半分岐にはあることだが、４個の非飽和信号を入力する。しかしながら、任意数のレベルを使用しても良い。２レベルのインバータ・ブリッジを使用すれば、単一の非飽和信号がインバータ１６２７及びANDゲート１６２５を直接駆動することができることから、マルチプレクサ/カウンタ１６６０は省略することができる。
【００９６】
マルチプレクサ/カウンタ１６６０出力(OutM)はスイッチMの非飽和入力に対応している。Mをオフ状態を有する半分岐の最も外側のスイッチに予め設定するように、マルチプレクサ/カウンタ１６６０を初期化することが好ましい。しかしながら、図１５から理解されるように、例えMを最も外側のトランジスタ（即ち、図５のスイッチ８）に初期化して最も外側のトランジスタをオフにし切れたとしても、オフにし切れたスイッチは必ず非飽和になることから、システムはオンにある最も外側のトランジスタに達するまで迅速にMを減分することとなろう。
【００９７】
FLT1及びFLT2が真でスイッチMが非飽和になっていなければ、論理回路構成（１６５４）はスイッチLからスイッチMをオンに維持するかまたはオンに指令する。遅延回路（１６５６）によって発生される遅延の満期及びスイッチMの非飽和の直ぐ後に、論理回路構成１６５８はスイッチMをオフにする。このスイッチをオフにした後、Mを減分し、次のスイッチに対して手順を繰り返す。
【００９８】
遅延回路１６５６からの遅延の満期が生じた場合にクローバー回路が存在すれば、ラッチ１６６４はクローバー回路１６７０をオンにする。例示的クローバー回路を図１４に図示する。クローバー回路１６７０は図１４のスイッチAを具備することが好ましく、この結果、最も正のバスレベル及び位相出力の間のスイッチが障害電流を伝導している場合、位相出力の正の部分は中性電圧レベルに変えられるようになっている。
【００９９】
外側（スイッチ１）から内側（スイッチ(L-１)）にかけて各非飽和信号が出力(OutN)されるように、マルチプレクサ/カウンタ１５６０がNを増分することを除いて、第２の回路は同じ様にして動作する。遅延回路１５５６からの遅延の満期が発生した場合にクローバー回路が存在すれば、ラッチ１５６４はクローバー回路１５７０をオンにする。このクローバー回路１５７０は図１４のスイッチBを具備することが好ましく、この結果、最も負のバスレベル及び位相出力の間のスイッチが障害電流を伝導している場合、位相出力の負の部分は中性電圧レベルに変えられるようになっている。
【０１００】
遅延が正の半回路または負の半回路において満期になった場合、正及び負の双方の位相出力部分に対してラッチ１７６４がクローバー回路１７７０をオンにすることを除いて、図１６の論理概要は図１５と同じである。この例では、クローバー回路１７７０は図１４からのスイッチA及びスイッチBの双方を具備することが好ましい。
【０１０１】
図１７に示す論理概要は、各ドライバー・カードからの非飽和信号を使用する代わりに、Ioの大きさがトランジスタ・スイッチ当りの最大定格短絡電流(Isc)を超えたか否かに基づいて非飽和を決定する図１５及び図１６についての変更である。この実施例では、|Io| > Iscが成立する場合、信号FLT3は真であり非飽和を示す。カウンタ１７５２は外側から内側にかけてMの値を減分する。図１７は図示してはいないが、他方の半分岐（スイッチ１からスイッチ(L-1)）に対して複製回路を使用し、図１５及び図１６で述べたと同じ方法でクローバー回路を駆動することができる。また、Isc及び各ゲート・カード非飽和信号に基づいて非飽和を決定する方法は、付加的冗長性のために組合わせて良い。
【０１０２】
更に、図１８A及び図１８Bに示すように、FLT1及びFLT2双方が真の場合に各スイッチを遮断するために、スイッチ障害処理を図１５から図１７に図示する２つの回路に組み込むことができる。各スイッチ障害信号はスイッチに何時障害が起きたかを決定するのに活用される。スイッチ障害の例は、スイッチがオフ状態に指令されるが、このスイッチが非導通になることなく時間toffが起こる場合に生じる。各ドライバ・カードによって、制御装置によって、または個別回路による何れかで各障害信号を発生することができる。各マルチプレクサ１８００及び１８０５が考慮中のスイッチに対する障害指示を受信した場合、回路は半分岐中の次のスイッチに進む。２レベルのインバータ・ブリッジを利用すれば、ORゲート（１８０１，１８０６）を直接駆動する障害信号を使用して、スイッチ障害マルチプレクサ（１８００、１８０５）を省略することができる。また、スイッチ障害信号を図１７の回路において使用すれば、各非飽和信号マルチプレクサは各カウンタと置換することが好ましい。
【０１０３】
図１５、図１６、図１７、図１８A及び図１８Bの各要素はハードウェア、ファームウェア、ソフトウェア、またはこれらの混合体に対応し得る抽象概念として解釈される。例えば、３相出力変換器（１５０１）及びバッファ回路（１５０２）は、絶対項（|Io|）で電流モニタをもたらすものとして図示されているのに対して、出力変換器は（±Io|）という条件で電流極性を指示することができる。電流極性が変換器によってもたらされれば、モニタした電流信号を整流して|Io|を導出できるか、各極性に対して各個別比較回路を設けることができるか、または１個の回路が双方の極性を処理することができる。極性情報が各変換器によってもたらされれば、極性を検査することによってどの半分岐が瞬時電流を伝導しているのかを決定する。極性を検査する例示的論理を図１９に図示し、この例示的論理は変換器１９０１、バッファ回路１９０２、ダイオード１９０３、１９０４、及び比較回路１９０５、１９０６を含んでいる。
【０１０４】
更に、各変換器１５０１及び１９０１の出力は出力電流を表す信号であるが、それ自体は必ずしも電流ではない（例えば、電圧または周波数）。各バッファ回路１５０２及び１９０２は電流フォロア、増幅器回路、A/D変換器、または変換器から出力された信号を各閾値レベルと比較することができる形式に変換する他の回路として実施することができよう。同様に、各電流源１５０３、１５０４、１５０５は実際の電流源であって良く、或いは（各比較回路が電流の代わりに電圧を比較するならば）等価的基準電圧であって良く、電流レベルを表すデジタル値であって良く、或いは種々の閾値に対応する他の表現であって良い。被比較値Ioは勿論のこと、各基準レベル１５０３、１５０４、１５０５は全て相対的値であると共に、特定の出力状態を表すべくスケール化され、実際の出力電流と１対１の対応はする必要はない。比較回路１５１０、１５１１、１５１２、１９０５及び１９０６は入力デジタル信号を比較するデジタル比較回路であって良く、または電流を電圧に変換する各抵抗を入力に有する電圧比較器、電流比較器、またはメモリやレジスタに記憶したデジタル値を比較する機械語指令、或いは各閾値レベルと瞬時信号の間で比較を行うことができる任意の他の形式の回路であって良い。各遅延回路１５５６及び１６５６は予め設定した値（例えば、図８A）を有しても良いし、フィードバックベース（例えば、図８B）であって良い。同様に、図示の種々のゲートは、実際のゲート、指令、または論理的等価物であって良い各論理的機能を図示することを意図している。
【０１０５】
この発明のまた別の実施例は、図１４に例示するようなクローバー回路自体である。インバータ・ブリッジの出力のこの付加的整流器回路は、駆動時に直ちに人為的に低インピーダンス障害を生成することができる。形式II障害が制御装置によって検出された場合、インバータ・ブリッジ出力間に設けた各スイッチA及びBはオンに切り替えられて、完全短絡をもたらす。この急激なインピーダンスドロップによってIGBTは直ちに飽和状態から抜け出すこととなる。短絡が短期間（例えば、２０μs）のみに対してもたらされれば、人為的短絡を生成する各スイッチA及びBに対して僅かな熱伝達または損傷が与えられる、或いは熱伝達または損傷は全く与えられない。
【０１０６】
各スイッチA及びBはインバータ・ブリッジの各スイッチに関して等しいかまたはそれ以上の電流容量を有するように定格されるべきである。前述の各実施例によるインバータ・ブリッジの各スイッチは飽和を受ける形式のもの（例えば、BJT、IGBT、及びFET）であるのに対して、クローバー回路の各スイッチA及びBは、BJT、IGBT、FET、絶縁ゲート制御式サイリスタ(IGCT: Insulated Gate Controlled Thyristor)、ゲート・ターンオフ(GTO: Gate-Turn-off) サイリスタ、シリコン制御式スイッチ、トランジスタ、スイッチング・ダイオード、及びサイリスタを含めて、任意の形式のスイッチであることができる。
【０１０７】
奇数のバス電圧レベルを有するインバータ・ブリッジは中性レベルを備えるが（図１４の“中性バス”、図１５の“N2”）、こういったレベルは偶数のバスレベルを有する従来のインバータ・ブリッジ（図３及び図５）には見当たらない。従って、図２０及び図２１は、中性レベルを人為的に導出する２レベル及び４レベルのインバータ・ブリッジ分岐を図示している。こういった構成はまた６レベル及びそれ以上のレベルのブリッジをもたらすこととなる。偶数（図２０及び図２１）及び奇数（図５及び図１４）のインバータ・ブリッジ双方に対する中性レベルは接地していてもいなくとも良い。
【０１０８】
特許請求の範囲に定義されるこの発明の精神及び範囲から逸脱することなく、多数の変形を本発明の各実施例及び各実施に対して行い得ると考えられる。
【図面の簡単な説明】
【０１０９】
【図１】誘導性負荷として交流モータを有する例示的な３レベルのインバータ・ブリッジ回路である。
【図２】形式II障害の際の電流オーバータイムの変化を図示する電流-時間のグラフである。
【図３】２レベルのインバータ・ブリッジの単一分岐である。
【図４】４レベルのインバータ・ブリッジの単一分岐である。
【図５】５レベルのインバータ・ブリッジの単一分岐である。
【図６Ａ】インバータ・ブリッジを制御する例示的実施例のフロー図である。
【図６Ｂ】インバータ・ブリッジを制御する例示的実施例のフロー図である。
【図７Ａ】インバータ・ブリッジを制御する例示的実施例のフロー図である。
【図７Ｂ】インバータ・ブリッジを制御する例示的実施例のフロー図である。
【図８Ａ】インバータ・ブリッジを制御する例示的実施例のフロー図である。
【図８Ｂ】インバータ・ブリッジを制御する例示的実施例のフロー図である。
【図９】インバータ・ブリッジを制御する別の例示的実施例によるフロー図である。
【図１０】インバータ・ブリッジを制御する別の例示的実施例によるフロー図である。
【図１１】インバータ・ブリッジを制御する別の例示的実施例によるフロー図である。
【図１２】本発明による各ドライバ・カード及び各インバータ・ブリッジ出力変換器とインターフェースする制御装置の例示的実施例である。
【図１３】IGBTに接続するドライバ・カードである。
【図１４】各出力変換器及び“クローバー”保護回路を用いて本発明により変形したインバータ・ブリッジである。
【図１５】各ドライバ・カードによってもたらされる非飽和信号を用いてインバータ・ブリッジを制御する制御装置の論理図である。
【図１６】各ドライバ・カードによってもたらされる非飽和信号を用いてインバータ・ブリッジを制御する制御装置の論理図である。
【図１７】出力電流に基づいて非飽和を決定するインバータ・ブリッジを制御する制御装置の論理図である。
【図１８Ａ】各非飽和障害信号を各ドライバ・カードから図１５、図１６及び図１７の各設計に組み込む方法を説明する図である。
【図１８Ｂ】各非飽和障害信号を各ドライバ・カードから図１５、図１６及び図１７の各設計に組み込む方法を説明する図である。
【図１９】瞬時出力電流の極性を決定する論理図である。
【図２０】本発明のクローバー保護回路に使用する中性電圧レベルをもたらす２レベルのインバータ・ブリッジ分岐である。
【図２１】本発明のクローバー保護回路に使用する中性電圧レベルをもたらす４レベルのインバータ・ブリッジ分岐である。
【符号の説明】
【０１１０】
１２０１  記憶媒体
１２０２  制御装置
１２０３、１５０１、１９０１  変換器
１５０２、１９０２  バッファ回路
１５０３、１５０４、１５０５  電流源
１５１０、１５１１、１５１２、１９０５、１９０６  比較回路
１５２３、１６２５  ANDゲート
１５５０、１５５２  論理回路
１５５４、１６５４、１６５８  論理回路構成
１５５６、１６５６  遅延回路
１５６４、１６６４、１７６４  ラッチ
１５７０、１６７０、１７７０  クローバー回路
１６２７  インバータ
１６６０  マルチプレクサ/カウンタ
１７５２  カウンタ
１９０３、１９０４  ダイオード
A、B  スイッチ
FLT1、FLT2、FLT３  信号
【図１】
2008504000.tif 000011
【図２】
2008504000.tif 000012
【図３】
2008504000.tif 000013
【図４】
2008504000.tif 000014
【図５】
2008504000.tif 000015
【図６Ａ】
2008504000.tif 000016
【図６Ｂ】
2008504000.tif 000017
【図７Ａ】
2008504000.tif 000018
【図７Ｂ】
2008504000.tif 000019
【図８Ａ】
2008504000.tif 000020
【図８Ｂ】
2008504000.tif 000021
【図９】
2008504000.tif 000022
【図１０】
2008504000.tif 000023
【図１１】
2008504000.tif 000024
【図１２】
2008504000.tif 000025
【図１３】
2008504000.tif 000026
【図１４】
2008504000.tif 000027
【図１５】
2008504000.tif 000028
【図１６】
2008504000.tif 000029
【図１７】
2008504000.tif 000030
【図１８Ａ】
2008504000.tif 000031
【図１８Ｂ】
2008504000.tif 000032
【図１９】
2008504000.tif 000033
【図２０】
2008504000.tif 000034
【図２１】
2008504000.tif 000035
【国際調査報告】
2008504000.tif 000036