(57)【要約】  光変換デバイスと、少なくとも１つの構造体とを有する画素セルは、光変換デバイスに隣接する重水素化材料を含む。
2008506261.tif 000002
【特許請求の範囲】
【請求項１】
光変換デバイスと、
前記光変換デバイスに隣接する重水素化材料を備える少なくとも１つの構造体と、
を備えることを特徴とする画素セル。
【請求項２】
前記構造体は、基板内に前記光変換デバイスに隣接して形成されたトレンチを備える、絶縁領域であり、前記トレンチは、部分的に重水素化材料が充填されている、ことを特徴とする請求項１に記載の画素セル。
【請求項３】
重水素が、前記基板の表面において、前記トレンチ内に組み込まれている、ことを特徴とする請求項２に記載の画素セル。
【請求項４】
前記トレンチは、重水素化窒化物によりライニングされている、ことを特徴とする請求項２に記載の画素セル。
【請求項５】
前記重水素化窒化物ライナは、約５０〜１５０Åの範囲内の厚さを有する、ことを特徴とする請求項４に記載の画素セル。
【請求項６】
前記重水素化窒化物ライナと前記基板の間に、酸化物ライナをさらに備える、ことを特徴とする請求項４に記載の画素セル。
【請求項７】
前記酸化物ライナは、重水素化酸化物ライナである、ことを特徴とする請求項６に記載の画素セル。
【請求項８】
前記酸化物ライナは、約５０〜１５０Åの範囲内の厚さを有する、ことを特徴とする請求項６に記載の画素セル。
【請求項９】
前記トレンチは、重水素化酸化物によりライニングされている、ことを特徴とする請求項２に記載の画素セル。
【請求項１０】
前記重水素化酸化物ライナは、約５０〜１５０Åの範囲内の厚さを有する、ことを特徴とする請求項９に記載の画素セル。
【請求項１１】
第１の導電型のドープウェルをさらに備え、前記絶縁領域は、前記ドープウェルに囲まれている、ことを特徴とする請求項２に記載の画素セル。
【請求項１２】
前記トレンチは、高密度プラズマ、酸化シリコン、酸窒化物、窒化物、および高温重合体からなる群から選択された誘電体材料をさらに含む、ことを特徴とする請求項２に記載の画素セル。
【請求項１３】
前記光変換デバイスと結合されたトランジスタをさらに備え、前記トランジスタは、重水素化ゲート酸化層を備える、ことを特徴とする請求項１に記載の画素セル。
【請求項１４】
前記光変換デバイス上の重水素化誘電体層をさらに備える、ことを特徴とする請求項１に記載の画素セル。
【請求項１５】
前記重水素化誘電体層は、少なくとも１つのトランジスタゲートおよびフローティング拡散領域上に延びる、ことを特徴とする請求項１４に記載の画素セル。
【請求項１６】
前記光変換デバイスは、フォトダイオードである、ことを特徴とする請求項１に記載の画素セル。
【請求項１７】
ＰＩＮフォトダイオードと、
重水素化窒化物によりライニングされ、少なくとも一部が、前記ＰＩＮダイオードに隣接している、シャロートレンチ分離（shallow trench isolation）領域と、
を備えることを特徴とする画素セル。
【請求項１８】
ＰＩＮフォトダイオードと、
重水素化窒化物によりライニングされ、少なくとも一部が、前記ＰＩＮダイオードに隣接している、シャロートレンチ分離領域と、
前記光変換デバイスと結合され、重水素化ゲート酸化層を備えるトランジスタと、
前記光変換デバイス上の重水素化誘電体層と、
を備えることを特徴とする画素セル。
【請求項１９】
前記シャロートレンチ分離領域は、重水素化酸化物ライナを備える、ことを特徴とする請求項１８に記載の画素セル。
【請求項２０】
基板内に形成されたトレンチを備え、前記トレンチは、部分的に重水素化材料が充填されている、
ことを特徴とする分離領域。
【請求項２１】
重水素が、前記基板の表面において、前記トレンチ内に組み込まれる、ことを特徴とする請求項２０に記載の分離領域。
【請求項２２】
前記トレンチは、重水素化窒化物によりライニングされている、ことを特徴とする請求項２０に記載の分離領域。
【請求項２３】
前記重水素化窒化物ライナは、約５０〜１５０Åの範囲内の厚さを有する、ことを特徴とする請求項２２に記載の分離領域。
【請求項２４】
前記重水素化窒化物ライナと前記基板の間に、酸化物ライナをさらに備える、ことを特徴とする請求項２２に記載の分離領域。
【請求項２５】
前記トレンチは、重水素化酸化物によりライニングされている、ことを特徴とする請求項２０に記載の分離領域。
【請求項２６】
前記重水素化酸化物ライナは、約５０〜１５０Åの範囲内の厚さを有する、ことを特徴とする請求項２５に記載の分離領域。
【請求項２７】
前記トレンチは、高密度プラズマ、酸化シリコン、酸窒化物、窒化物、および高温重合体からなる群から選択された誘電体材料をさらに含む、ことを特徴とする請求項２０に記載の分離領域。
【請求項２８】
撮像デバイスのためのシャロートレンチ分離領域であって、
基板内に形成されたトレンチを備え、前記トレンチは、重水素化窒化物によりライニングされており、誘電体材料が充填されている、
ことを特徴とするシャロートレンチ分離領域。
【請求項２９】
重水素化酸化物ライナをさらに備える、ことを特徴とする請求項２８に記載のシャロートレンチ分離領域。
【請求項３０】
複数の画素セルのアレイを備える画像センサであって、
前記画素セルの少なくとも１つは、
光変換デバイスと、
前記光変換デバイスに隣接する重水素化材料を備える少なくとも１つの構造体と、
を備えることを特徴とする画像センサ。
【請求項３１】
前記構造体は、基板内に前記光変換デバイスに隣接して形成されるトレンチを備える、絶縁領域であり、前記トレンチは、部分的に重水素化材料が充填されている、ことを特徴とする請求項３０に記載の画像センサ。
【請求項３２】
重水素が、前記基板の表面において、前記トレンチ内に組み込まれている、ことを特徴とする請求項３１に記載の画像センサ。
【請求項３３】
前記トレンチは、重水素化窒化物によりライニングされている、ことを特徴とする請求項３１に記載の画像センサ。
【請求項３４】
前記重水素化窒化物ライナは、約５０〜１５０Åの範囲内の厚さを有する、ことを特徴とする請求項３３に記載の画像センサ。
【請求項３５】
前記重水素化窒化物ライナと前記基板の間に、酸化物ライナをさらに備える、ことを特徴とする請求項３３に記載の画像センサ。
【請求項３６】
前記酸化物ライナは、重水素化酸化物ライナである、ことを特徴とする請求項３５に記載の画像センサ。
【請求項３７】
前記酸化物ライナは、約５０〜１５０Åの範囲内の厚さを有する、ことを特徴とする請求項３６に記載の画像センサ。
【請求項３８】
第１の導電型のドープウェルをさらに備え、前記絶縁領域は、前記ドープウェルに囲まれている、ことを特徴とする請求項３１に記載の画像センサ。
【請求項３９】
前記トレンチは、高密度プラズマ、酸化シリコン、酸窒化物、窒化物、および高温重合体からなる群から選択された誘電体材料をさらに含む、ことを特徴とする請求項３１に記載の画像センサ。
【請求項４０】
前記少なくとも１つの構造体は、前記光変換デバイスと結合されたトランジスタであり、前記トランジスタは、重水素化ゲート酸化層を備える、ことを特徴とする請求項３０に記載の画像センサ。
【請求項４１】
前記少なくとも１つの構造体は、前記光変換デバイス上の重水素化誘電体層である、ことを特徴とする請求項３０に記載の画像センサ。
【請求項４２】
前記重水素化誘電体層は、少なくとも１つのトランジスタゲートおよびフローティング拡散領域上に延びる、ことを特徴とする請求項４１に記載の画像センサ。
【請求項４３】
前記光変換デバイスは、フォトダイオードである、ことを特徴とする請求項３０に記載の画像センサ。
【請求項４４】
プロセッサベースのシステムであって、
（ｉ）プロセッサと、
（ｉｉ）前記プロセッサに結合された画像センサと、を備え、
前記画像センサは、
基板と、
画素セルのアレイと、を備え、
前記画素セルの少なくとも１つは、光変換デバイスと、前記光変換デバイスに隣接する重水素化材料とを備える、少なくとも１つの構造体と、
を備えることを特徴とするプロセッサベースのシステム。
【請求項４５】
画素セルを形成する方法であって、
光変換デバイスを形成する工程と、
前記光変換デバイスに隣接する重水素化材料を備える少なくとも１つの構造体を形成する工程と、を備える、
ことを特徴とする方法。
【請求項４６】
前記少なくとも１つの構造体を形成する前記工程は、前記基板内にトレンチを形成し、前記トレンチに部分的に重水素化材料を充填することにより、分離領域を形成する工程を備える、ことを特徴とする請求項４５に記載の方法。
【請求項４７】
前記トレンチに少なくとも部分的に充填する前記工程は、前記トレンチを、重水素化窒化物によりライニングする工程を備える、ことを特徴とする請求項４６に記載の方法。
【請求項４８】
前記重水素化窒化物ライナは、約５０〜１５０Åの範囲内の厚さを有して形成される、ことを特徴とする請求項４７に記載の方法。
【請求項４９】
酸化物ライナを、前記トレンチ内に形成する工程をさらに備える、ことを特徴とする請求項４７に記載の方法。
【請求項５０】
前記トレンチに少なくとも部分的に充填する前記工程は、前記トレンチを、重水素化酸化物によりライニングする工程を備える、ことを特徴とする請求項４６に記載の方法。
【請求項５１】
前記酸化物ライナは、約５０〜１５０Åの範囲内の厚さを有して形成される、ことを特徴とする請求項５０に記載の方法。
【請求項５２】
第１の導電型のドープウェルを、前記基板内に前記トレンチを囲んで形成する工程をさらに備える、ことを特徴とする請求項４６に記載の方法。
【請求項５３】
前記トレンチに、高密度プラズマ、酸化シリコン、酸窒化物、窒化物、および高温重合体からなる群から選択された誘電体材料を充填する工程をさらに備える、ことを特徴とする請求項４６に記載の方法。
【請求項５４】
重水素を、前記基板内において、前記トレンチ内の前記基板の表面に打ち込む工程をさらに備える、ことを特徴とする請求項４６に記載の方法。
【請求項５５】
打ち込む前記工程は、前記トレンチに少なくとも部分的に充填する前記工程の前に行なわれる、ことを特徴とする請求項５４に記載の方法。
【請求項５６】
重水素を打ち込む前記工程は、約１×１０１３〜１×１０１５原子／ｃｍ２の範囲内の打ち込み量を使用する工程を備える、ことを特徴とする請求項５４に記載の方法。
【請求項５７】
重水素を打ち込む前記工程は、約２×１０１４原子／ｃｍ２の打ち込み量を使用する工程を備える、ことを特徴とする請求項５６に記載の方法。
【請求項５８】
重水素を打ち込む前記工程は、約１０〜１００ｋｅＶの範囲内のエネルギーで打ち込む工程を備える、ことを特徴とする請求項５４に記載の方法。
【請求項５９】
重水素を打ち込む前記工程は、約４０ｋｅＶのエネルギーで打ち込む工程を備える、ことを特徴とする請求項５８に記載の方法。
【請求項６０】
打ち込む前記工程の後に、不活性アニールを行なう工程をさらに備える、ことを特徴とする請求項５４に記載の方法。
【請求項６１】
不活性アニールを行なう前記工程は、約８００〜１０００℃の範囲内の温度でアニールする工程を備える、ことを特徴とする請求項６０に記載の方法。
【請求項６２】
不活性アニールを行なう前記工程は、約８５０℃の温度でアニールする工程を備える、ことを特徴とする請求項６１に記載の方法。
【請求項６３】
不活性アニールを行なう前記工程は、約１０〜３０分の範囲内の時間にわたってアニールする工程を備える、ことを特徴とする請求項６０に記載の方法。
【請求項６４】
不活性アニールを行なう前記工程は、約２０分にわたってアニールする工程を備える、ことを特徴とする請求項６３に記載の方法。
【請求項６５】
約１〜５ａｔｍの範囲内の圧力でアニールする工程をさらに備える、ことを特徴とする請求項４６に記載の方法。
【請求項６６】
アニールする前記工程は、前記トレンチに少なくとも部分的に充填する前記工程に続いて行なわれる、ことを特徴とする請求項６５に記載の方法。
【請求項６７】
アニールする前記工程は、約５ａｔｍの圧力でアニールする工程を備える、ことを特徴とする請求項６６に記載の方法。
【請求項６８】
アニールする前記工程は、約３００〜５００℃の範囲内の温度でアニールする工程を備える、ことを特徴とする請求項６５に記載の方法。
【請求項６９】
アニールする前記工程は、約４００℃の温度でアニールする工程を備える、ことを特徴とする請求項６８に記載の方法。
【請求項７０】
アニールする前記工程は、約３０〜１２０分の範囲内の時間にわたってアニールする工程を備える、ことを特徴とする請求項６５に記載の方法。
【請求項７１】
アニールする前記工程は、３０分にわたってアニールする工程を備える、ことを特徴とする請求項７０に記載の方法。
【請求項７２】
前記少なくとも１つの構造体を形成する前記工程は、前記光変換デバイスに結合されたトランジスタを、重水素化ゲート酸化層を備える前記トランジスタを形成することにより、形成する工程を備える、ことを特徴とする請求項４５に記載の方法。
【請求項７３】
前記少なくとも１つの構造体を形成する前記工程は、前記光変換デバイス上に重水素化誘電体層を形成する工程を備える、ことを特徴とする請求項４５に記載の方法。
【請求項７４】
重水素化誘電体層を形成する前記工程は、少なくとも１つのトランジスタゲートおよびフローティング拡散領域上に延びる前記重水素化誘電体層を形成する工程を備える、ことを特徴とする請求項７３に記載の方法。
【請求項７５】
分離領域を形成する方法であって、
基板内に、トレンチをエッチングする工程と、
前記トレンチに、重水素化材料を部分的に充填する工程と、
を備えることを特徴とする方法。
【請求項７６】
前記トレンチに部分的に充填する前記工程は、前記トレンチを、重水素化窒化物によりライニングする工程を備える、ことを特徴とする請求項７５に記載の方法。
【請求項７７】
前記重水素化窒化物ライナは、約５０〜１５０Åの範囲内の厚さを有して形成される、ことを特徴とする請求項７６に記載の方法。
【請求項７８】
酸化物ライナを、前記重水素化窒化物ライナと前記基板の間に形成する工程をさらに備える、ことを特徴とする請求項７６に記載の方法。
【請求項７９】
前記トレンチに部分的に充填する前記工程は、前記トレンチを、重水素化酸化物によりライニングする工程を備える、ことを特徴とする請求項７５に記載の方法。
【請求項８０】
前記酸化物ライナは、約５０〜１５０Åの範囲内の厚さを有して形成される、ことを特徴とする請求項７９に記載の方法。
【請求項８１】
前記トレンチをエッチングする工程の前に、前記基板上に重水素化酸化層を形成する工程をさらに備える、ことを特徴とする請求項７５に記載の方法。
【請求項８２】
前記トレンチをエッチングする工程の前に、前記重水素化酸化層上に、重水素化誘電体層を形成する工程をさらに備える、ことを特徴とする請求項８１に記載の方法。
【請求項８３】
前記重水素化誘電体層を形成する前記工程は、重水素化窒化層を形成する工程を備える、ことを特徴とする請求項８２に記載の方法。
【請求項８４】
重水素を、前記基板内において、前記トレンチ内の前記基板の表面に打ち込む工程をさらに備える、ことを特徴とする請求項７５に記載の方法。
【請求項８５】
打ち込む前記工程は、前記トレンチに部分的に充填する前記工程の前に行なわれる、ことを特徴とする請求項８４に記載の方法。
【請求項８６】
重水素を打ち込む前記工程は、約１×１０１３〜１×１０１５原子／ｃｍ２の範囲内の打ち込み量を使用する工程を備える、ことを特徴とする請求項８４に記載の方法。
【請求項８７】
重水素を打ち込む前記工程は、約２×１０１４原子／ｃｍ２の打ち込み量を使用する工程を備える、ことを特徴とする請求項８６に記載の方法。
【請求項８８】
重水素を打ち込む前記工程は、約１０〜１００ｋｅＶの範囲内のエネルギーで打ち込む工程を備える、ことを特徴とする請求項８４に記載の方法。
【請求項８９】
重水素を打ち込む前記工程は、約４０ｋｅＶのエネルギーで打ち込む工程を備える、ことを特徴とする請求項８８に記載の方法。
【請求項９０】
打ち込む前記工程の後に、不活性アニールを行なう工程をさらに備える、ことを特徴とする請求項８４に記載の方法。
【請求項９１】
不活性アニールを行なう前記工程は、約８００〜１０００℃の範囲内の温度でアニールする工程を備える、ことを特徴とする請求項９０に記載の方法。
【請求項９２】
不活性アニールを行なう前記工程は、約８５０℃の温度でアニールする工程を備える、ことを特徴とする請求項９１に記載の方法。
【請求項９３】
不活性アニールを行なう前記工程は、約１０〜３０分にわたってアニールする工程を備える、ことを特徴とする請求項９０に記載の方法。
【請求項９４】
不活性アニールを行なう前記工程は、約２０分にわたってアニールする工程を備える、ことを特徴とする請求項９３に記載の方法。
【請求項９５】
約１〜５ａｔｍの範囲内の圧力でアニールする工程をさらに備える、ことを特徴とする請求項７５に記載の方法。
【請求項９６】
アニールする前記工程は、前記トレンチに少なくとも部分的に充填する前記工程に続いて行なわれる、ことを特徴とする請求項９５に記載の方法。
【請求項９７】
アニールする前記工程は、約５ａｔｍの圧力でアニールする工程を備える、ことを特徴とする請求項９５に記載の方法。
【請求項９８】
アニールする前記工程は、約３００〜５００℃の範囲内の温度でアニールする工程を備える、ことを特徴とする請求項９７に記載の方法。
【請求項９９】
アニールする前記工程は、約４００℃の温度でアニールする工程を備える、ことを特徴とする請求項９８に記載の方法。
【請求項１００】
アニールする前記工程は、約３０〜１２０分の範囲内の時間にわたってアニールする工程を備える、ことを特徴とする請求項９５に記載の方法。
【請求項１０１】
アニールする前記工程は、３０分にわたってアニールする工程を備える、ことを特徴とする請求項１００に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して半導体デバイスの分野に関し、より具体的には、ＣＭＯＳ画像センサを含む半導体デバイスで使用するためのトレンチ分離技術に関する。
【背景技術】
【０００２】
ＣＭＯＳ画像センサは、低コストの撮像デバイスとして、ますます使用されるようになっている。ＣＭＯＳ画像センサ回路は、画素セルの焦点面アレイを含み、それぞれのセルは、基板内に、光生成電荷を集めるための関連付けられた電荷集積領域を有するフォトゲート、フォトコンダクタ、またはフォトダイオードを含む。各画素セルは、電荷集積領域から検知ノードに電荷を転送するためのトランジスタと、電荷転送の前に検知ノードを所定の電荷レベルにリセットするためのトランジスタと、を含むことができる。画素セルは、また、検知ノードから電荷を受信し増幅するためのソースフォロワトランジスタ（source follower transistor）と、ソースフォロワトランジスタからのセル内容の読み出しを制御するためのアクセストランジスタとを含むことができる。
【０００３】
ＣＭＯＳ画像センサ内では、画素セルのアクティブ素子は、（１）光子から電荷への変換、（２）画像電荷の集積、（３）電荷増幅を伴う検知ノードへの電荷の転送、（４）検知ノードに電荷を転送する前の、検知ノードの既知の状態へのリセッティング、（５）読み出す画素の選択、および（６）検知ノードからの画素電荷を表す信号の出力および増幅、の必要な機能を行なう。
【０００４】
上述の種類のＣＭＯＳ画像センサは、例えば、固体素子回路のＩＥＥＥジャーナル（IEEE Journal of Solid-State Circuits）、Ｖｏｌ．３１（１２）、２０４６〜２０５０頁（１９９６年）における、ニクソン（Nixon）らの“２５６×２５６ ＣＭＯＳアクティブ画素センサカメラオンチップ（256 x 256 CMOS Active Pixel Sensor Camera-on-a-Chip）”、および電子装置に関するＩＥＥＥ会報（IEEE Transactions on Electron Devices）、Ｖｏｌ．４１（３），４５２〜４５３頁（１９９４年）における、メンディス（Mendis）らの“ＣＭＯＳアクティブ画素画像センサ（CMOS Active Pixel Image Sensors）”、に述べられているように、一般的に知られている。また、米国特許第６，１７７，３３３号および第６，２０４，５２４号も参照されたい。これらは、従来のＣＭＯＳ画像センサの動作を述べており、マイクロンテクノロジー（Micron Technology, Inc）に譲渡されており、その内容は参考のためにここに組み込まれる。
【０００５】
従来のＣＭＯＳ画素セル１０の概略図が、図１に示されている。図示されたＣＭＯＳ画素セル１０は、４トランジスタ（４Ｔ）セルである。ＣＭＯＳ画素セル１０は、通常、画素セル１０に入射した光によって生成される電荷を生成および収集する光変換デバイス２３と、光変換デバイス２３から検知ノード、典型的にはフローティング拡散領域５に、光電電荷を転送するための転送トランジスタ１７と、を備える。フローティング拡散領域５は、出力ソースフォロワトランジスタ１９のゲートに電気的に接続されている。画素セル１０は、また、フローティング拡散領域５を所定の電圧にリセットするためのリセットトランジスタ１８と、アドレス信号に応じてソースフォロワトランジスタ１９から出力端子に信号を出力するための行選択トランジスタ１６とを含む。
【０００６】
図２は、光変換デバイス２３を示す図１の画素セル１０の断面図である。典型的なＣＭＯＳ画素セル１０は、光変換デバイス２３を有し、これは、ＰＩＮフォトダイオードとして形成してもよい。フォトダイオード２３は、ｐ型表面層２２と、ｐ型アクティブ層１１内のｎ型フォトダイオード領域２１とを備えるｐｎｐ構造を有する。フォトダイオード２３は、転送トランジスタ１７と隣接し、かつ部分的にその下にある。リセットトランジスタ１８は、フォトダイオード２３とは反対の転送トランジスタ１７の側にある。図２に示されるように、リセットトランジスタ１８は、ソース／ドレイン領域２を含む。フローティング拡散領域５は、転送およびリセットトランジスタ１７，１８の間にある。
【０００７】
図１および図２に示されているＣＭＯＳ画素セル１０において、電子は、光変換デバイス２３に入射する光によって生成され、ｎ型フォトダイオード領域２１に蓄積される。これらの電荷は、転送トランジスタ１７がアクティブ化された際に、転送トランジスタ１７によってフローティング拡散領域５に転送される。ソースフォロワトランジスタ１９は、転送された電荷から、出力信号を生成する。最大の出力信号は、ｎ型フォトダイオード領域２１から抽出された電子の数に比例する。
【０００８】
従来より、電荷収集領域２１に隣接するシャロートレンチ分離（ＳＴＩ：shallow trench isolation）領域３を用いて、画素セル１０を、画像センサの他の画素セルおよびデバイスから分離している。ＳＴＩ領域３は、典型的には、従来のＳＴＩプロセスを用いて形成される。ＳＴＩ領域３は、典型的には、酸化物ライナ３８によりライニングされ、誘電材料３７を充填される。また、ＳＴＩ領域３は、窒化物ライナ３９を、酸化物ライナ３８と誘電体材料３７の間に含むことができる。
【０００９】
窒化物ライナ３９は、いくつかの利点を提供し、利点は、ＳＴＩ領域３の角付近の、改善された面取りを含む。窒化物ライナ３９は、典型的には、引張り応力を有する。誘電体材料３７が、典型的には、圧縮応力を導入するため、窒化物ライナ３９の存在は、ストレスレベルの全体的な増加をもたらす。減少されたストレスレベルは、光変換デバイス２３内で、減少したリーク電流をもたらす。特に、トラップ補助されたトンネリング（trap-assisted tunneling）およびトラップ−トラップトンネリング機構からのリークが、減少される。
【００１０】
上述のＳＴＩ領域３に関連する共通の問題は、トレンチの底８および側壁９に沿った、基板１１の表面におけるダングリングボンド（例えば、ダングリングＳｉボンド）である。ダングリングボンドは、トレンチの底８および側壁９に沿って、高密度のトラップサイトを生成する。これらのトラップサイトは、通常、荷電しないが、電子および空孔がサイトにトラップされると荷電する。ＳＴＩ領域３の底８および側壁９に沿って形成されたこれらのトラップサイトの結果として、トレンチの底８および側壁９の付近に沿った電流の生成が、顕著となり得る。フォトダイオード２３の空乏領域の内部またはその近傍のトラップサイトから生成された電流は、不要な暗電流および固定のパターン雑音の増加を生じさせる。
【００１１】
従来、水素不動態化（hydrogen passivation）を用いて、ダングリングボンドが減少される。しかし、窒化物ライナ３９は、不動態化の間、水素（Ｈ２）に対する拡散バリアとして働き、ダングリングボンドの不動態化を減少させる。従って、窒化物ライナ３９が用いられる場合、暗電流が増加する可能性がある。
【００１２】
窒化物ライナおよび減少されたダングリングボンドを有する分離領域を持つことが、望ましい。
【発明の概要】
【００１３】
本発明の代表的な実施形態は、光変換デバイスと、光変換デバイスに隣接する重水素化材料を含む少なくとも１つの構造体とを有する画素セルを提供する。
【発明を実施するための形態】
【００１４】
本発明の上述および他の態様は、以下の本発明の詳細な説明によって、より良く理解され、詳細な説明は、添付の図面と関連して提供される。
【００１５】
以下の詳細な説明では、添付の図面が参照され、図面は、本明細書の一部を形成し、本発明を実行することが可能な特定の実施形態を示している。図面において、類似する参照番号は、複数の図面を通して、ほぼ類似する構成要素を述べる。これらの実施形態は、当業者が本発明を実行できるようにするために十分に詳しく説明されており、また、他の実施形態を用いてもよいこと、ならびに、本発明の要旨および範囲から逸脱することなく、構造的、論理的および電気的な変更が可能であることを理解すべきである。
【００１６】
用語“ウェハ”および“基板”は、シリコン、シリコンオンインシュレータ（ＳＯＩ：silicon-on-insulator）、シリコンオンサファイア（ＳＯＳ：silicon-on-sapphire）、およびシリコンオンナッシング（ＳＯＮ：silicon-on-nothing）技術、ドープおよび非ドープ半導体、ベース半導体基礎によって支持されたシリコンのエピタキシャル層、ならびに他の半導体構造を含むと理解すべきである。さらに、以下の説明において、“ウェハ”または“基板”が述べられる際には、ベース半導体構造または基礎において、先のプロセスステップを用いて領域または接合を形成してもよい。加えて、半導体は、シリコンベースである必要はなく、シリコンゲルマニウム、ゲルマニウム、またはガリウムヒ素に基づいてもよい。
【００１７】
用語“画素”または“画素セル”は、光変換デバイスと、電磁放射を電気信号に変換するトランジスタとを含む画素単位セルを指す。例示を目的として、代表の画素セルが、ここで図面および説明において示され、画像センサ内の全ての画素セルの製造は、概して、同時に、同様のやり方で進められる。
【００１８】
図３は、本発明の好適な実施形態に係る画素セル３００の断面図である。画素セル３００は、１つまたは複数の画素セル３００構造が、水素を含む従来の構造ではなく、重水素を含む材料を含むことを除いて、図１および図２に示される画素セル１０と同様である。特に、画素セル３００は、重水素化窒化物ライナ３３９と重水素化酸化物ライナ３３８とを有する改善された分離領域３３３と、重水素化酸化層３４１ａを有する改善された転送トランジスタ３１７ゲートスタック３４７とを含む。画素セル３００は、また、転送ゲートスタック３４７の上の重水素化酸化層３０７と、フォトダイオード２３と、フローティング拡散領域５と、リセットゲートスタック３４８の各部分と、を含む。
【００１９】
さらに、画素セル３００は、第１の導電型のドープウェル、例えば分離領域３３３を囲むｐ型ウェル３３４およびフローティング拡散領域５の下のｐ型ウェル３３５と、リセットトランジスタ３１８と、転送トランジスタ３１７の一部とを含んでもよい。図３には示されていないが、画素セル３００は、（図１に示すように）ソースフォロワおよび行選択トランジスタ１９，１６をそれぞれ含む。
【００２０】
近年、重水素は、水素よりも３０の因数ではるかに優れる、不動態化する種であることが示されている。例えば、２００２年３月の電子装置に関するＩＥＥＥ会報（IEEE Transactions on Electron Devices）、Ｖｏｌ．４９、Ｎｏ．３、５２９〜５３１頁における、チェン（Cheng）らの、酸化物／シリコン界面における欠陥の重水素化不動態化によるＳＯＩトランジスタの改善されたホットキャリア信頼性（Improved Hot-Carrier Reliability of SOI Transistors by Deuterium Passivation of Defects at Oxide/Silicon Interfaces）、を参照されたい。また、２００３年１２月のＩＥＥＥインターナショナル、電子装置会議（Electron Devices Meeting）２００３、ＩＥＤＭ‘０３技術ダイジェスト（Technical Digest）、４．１．１〜４．１．４頁における、ツェン（Tseng）らの、改善されたＭＯＳＦＥＴ安定性のためのＡＬＤ  ＨｆＯ２重水（Ｄ２Ｏ）（ALD HfO2 Heavy Water (D2O) for improved MOSFET Stability）、も参照されたい。この文献は、参考のためにここに組み込まれる。本質的に、重水素は、水素の同位体であり、より大きな分子サイズを有し、水素よりも、ホットキャリアによる置換がされにくい。重水素化構造体３３８，３３９，３４１ａ，３０７は、重水素の安定したソースとして機能し、これは、ダングリングボンドの不動態化を改善する。重水素化ライナ３３８，３３９は、特に、分離領域の側壁９および底８に沿ったダングリングボンドの不動態化を改善し、これにより、暗電流を減少させる。
【００２１】
水素（Ｈ）によるシリコンダングリングボンドの不動態化は、１．５１ｅＶ（Ｓｉ−＋Ｈ２＝Ｓｉ−Ｈ＋Ｈ）の活性化エネルギーを必要とする。重水素（Ｄ）によるシリコンダングリングボンドの不動態化は、同様の１．５１ｅＶ（Ｓｉ−＋Ｄ２＝Ｓｉ−Ｄ＋Ｄ）の活性化エネルギーを必要とする。これに対して、水素不動態化ボンドを重水素で置換すること（Ｓｉ−Ｈ＋Ｄ２＝Ｓｉ−Ｄ＋ＨＤ）は、１．８４ｅＶの活性化エネルギーを必要とする。結果として、基板１１／酸化物ライナ３３８界面における水素の組み込みは、既存の水素を重水素で置換することにより、大きく制限される。
【００２２】
図４Ａ〜図４Ｋは、本発明の好適な実施形態に係る画素セル３００の形成を示している。前の工程の結果を論理的に必要とする工程を除き、ここに説明されるどの工程についても、特定の順番は必要でない。よって、以下の工程が、一般的な順番で行なわれるものとして説明される一方、この順番は、単なる好適な例であり、必要に応じて変更することができる。
【００２３】
図４Ａに示すように、パッド酸化層４４１が、基板１１に形成される。好ましくは、パッド酸化層４４１は、重水素化パッド酸化層として形成される。重水素化パッド酸化層４４１は、例えば、重水（Ｄ２Ｏ）が存在する状態での熱酸化で形成することができる。必要であれば、パッド酸化層４４１は、代わりに、従来の（重水素化されていない）パッド酸化層４４１として形成することもできる。
【００２４】
犠牲層４４２を、重水素化パッド酸化層４４１に形成することができる。図示された実施形態では、犠牲層４４２は、重水素化窒化シリコン層である。当該技術分野で知られているように、窒化物材料を含む重水素は、水素含有化合物（例えばアンモニア（ＮＨ３）およびシラン（ＳｉＨ４））の代わりに、重水素含有化合物（例えばアンモニア（ＮＤ３）およびシラン（ＳｉＤ４））を用いて形成することができる。このようにして、重水素化窒化シリコン層４４２を形成することができる。必要であれば、犠牲層４４２は、代わりに、既知の方法で形成された従来の窒化層または誘電体反射防止コーティング（ＤＡＲＣ：dielectric anti-reflective coating）層とすることもできる。
【００２５】
図４Ｂは、基板１１内での、基板１１上の層４４１，４４２を通したトレンチ４３０の形成を示している。トレンチ４３０は、任意の既知の技術によって形成することができる。例えば、当該技術分野で既知のフォトレジストマスク（図示せず）、正または負いずれかの（好ましくは正の）レジストを、犠牲層４４２に塗布して、標準的なフォトリソグラフィーパターニング技術を用いてパターニングする。犠牲層４４２およびパッド酸化層４４１は、ドライエッチプロセスでエッチされる。エッチプロセスは、基板１１内まで継続され、トレンチ４３０を形成する。一度の実施において、トレンチ４３０は、基板１１内に、約１０００〜８０００Åの深さまで延びる。プラズマなどの異方性エッチまたは反応性イオンエッチ（ＲＩＥ）プロセスを、ドライエッチとして用いることができる。フォトレジストマスク（図示せず）は、標準的なフォトレジスト剥離技術を用いて、好ましくはプラズマエッチによって除去される。
【００２６】
厚さ約５０〜１５０Åの酸化物３８８の薄層が、トレンチ４３０の側壁９および底８に、図４Ｃで示すように形成される。好ましくは、酸化層３３８は、重水素化酸化層である。重水素化酸化層３３８は、図４Ａと関連して上に述べた重水素化パッド酸化層４４１と同様に形成される。あるいは、トレンチ４３０は、従来の酸化層によりライニングすることが可能である。
【００２７】
任意で、酸化層３８８の形成の前または後に、重水素を、酸化層３３８ならびにトレンチ４３０の側壁および底８に打ち込むことができる。重水素の打ち込みは、酸化物３３８／基板１１界面での重水素濃度を増加させる。重水素の打ち込みは、当該技術分野で既知の方法によって行なうことができる。例えば、マスク（例えばフォトレジスト）（図示せず）を、基板１１上に形成し、パターニングして、トレンチ４３０への開口を設けることができる。本発明の実施形態によると、打ち込み量は、約１０〜１００ｋｅＶの範囲内のエネルギーで、約１×１０１３〜１×１０１５原子／ｃｍ２の範囲内である。好ましくは、打ち込み量は、約４０ｋｅＶのエネルギーで、約２×１０１４原子／ｃｍ２である。打ち込み後、不活性アニールステップを、摂氏約８００〜１０００℃の範囲内の温度で、約１０〜３０分間行う。好ましくは、不活性アニールステップは、約８５０℃で、約２０分間行う。
【００２８】
あるいは、重水素打ち込みおよび不活性アニールステップは、代わりに、以下に図４Ｄと関連して説明される窒化物ライナ３３９の形成後に行なうこともできる。
【００２９】
図４Ｄに示されるように、トレンチ４３０は、窒化物ライナ３３９によりライニングされる。好ましくは、窒化物ライナ３３９は、重水素化窒化物ライナ、例えば、重水素化窒化シリコンである。重水素化窒化物ライナ３３９は、任意の適切な技術によって、約５０〜１５０Åの範囲内の厚さに形成することができる。例えば、重水素化窒化物ライナ３３９は、重水素含有化合物（例えばアンモニア（ＮＤ３）およびシラン（ＳｉＤ４））を用いて堆積することができる。あるいは、トレンチ４３０を、従来の窒化物ライナによりライニングすることができ、または窒化物ライナをなくすこともできる。
【００３０】
任意で、窒化物ライナ３３９がひとたび形成されると、高圧重水素アニールを行なうことができ、これは、酸化物３３８／基板１１界面における重水素の組み込みを増加する役割を果たす。高圧アニールは、約１〜５気圧（ａｔｍ）の範囲内の圧力および約３００℃〜５００℃の範囲内の温度で行なうことができる。アニール時間は、約３０〜１２０分の範囲内である。好ましくは、高圧アニールは、約５ａｔｍの圧力および約４００℃の温度で、約３０分間行なうことができる。
【００３１】
トレンチ４３０に、次いで、図４Ｅに示すように誘電体材料３３７が充填される。誘電体材料３３７は、酸化物材料、例えば、ＳｉＯやＳｉＯ２などの酸化シリコン、酸窒化物、窒化シリコンなどの窒化物材料、炭化シリコン、高温重合体、または他の適切な誘電体材料とすることができる。図示された実施形態において、誘電体材料３３７は、高密度プラズマ（ＨＤＰ）酸化物である。
【００３２】
化学機械研磨（ＣＭＰ）ステップを行ない、図４Ｆに示されるように、基板１１の表面上の、トレンチ４３０の外側の窒化層４４２が除去される。また、例えばフィールド濡れバッファされた酸化物エッチステップおよび洗浄ステップを用いて、パッド酸化層４４１が除去される。
【００３３】
図４Ｇは、転送トランジスタ３１７（図３）ゲートスタック３４７およびリセットトランジスタ３１８（図３）ゲートスタック３４８の形成を示している。第１の絶縁層３４１ａが、基板１１に形成される。好ましくは、第１の絶縁層は、重水素化酸化層、例えば重水素化酸化シリコンである。重水素化酸化層３４１ａは、続いて形成されるトランジスタゲート３４１ｂのためのゲート酸化層３４１ａとして機能する。あるいは、１つまたは複数のゲートスタック３４７，３４８内のゲート酸化層３４１ａは、重水素なしで形成することもできる。
【００３４】
次に、導電材料３４１ｂの層が、重水素化酸化層３４１ａ上に堆積される。導電層３４１ｂは、トランジスタ３１７，３１８（図３）のゲート電極として機能する。導電層３４１ｂは、ポリシリコンの層であってもよく、このポリシリコンの層は、第２の導電型、例えばｎ型にドープしてもよい。第２の絶縁層３４１ｃが、導体層３４１ｂ上に堆積される。絶縁層３４１ｃは、例えば、酸化物（ＳｉＯ２）、窒化物（窒化シリコン）、酸窒化物（酸窒化シリコン）、ＯＮ（酸化物−窒化物）、ＮＯ（窒化物−酸化物）、またはＯＮＯ（酸化物−窒化物−酸化物）で形成してもよい。
【００３５】
導電層３４１ｂおよび第２の絶縁層３４１ｃは、従来の堆積方法、特に化学気相堆積法（ＣＶＤ）またはプラズマ化学気相堆積法（ＰＥＣＶＤ：plasma enhanced chemical vapor deposition）などによって形成してもよい。相３４１ａ、３４１ｂ、３４１ｃを、次いでパターニングおよびエッチングし、図４Ｇに示されるように多層ゲートスタック３４７，３４８を形成する。
【００３６】
本発明は、上述のゲートスタック３４７，３４８の構造体に限定されない。追加の層を加えてもよく、または、ゲートスタック３４７，３４８を、必要であれば当該技術分野で知られているように変更してもよい。例えば、シリサイド層（図示せず）を、ゲート電極３４１ｂと第２の絶縁層３４１ｃの間に形成してもよい。シリサイド層は、ゲートスタック３４７，３４８、または画像センサ回路内の全てのトランジスタゲートスタック構造に含めてもよく、チタンシリサイド、タングステンシリサイド、コバルトシリサイド、モリブデンシリサイド、またはタンタルシリサイドであってもよい。この追加の導体層は、窒化チタン／タングステン（ＴｉＮ／Ｗ）または窒化タングステン／タングステン（ＷＮｘ／Ｗ）などの、バリア層／耐熱金属としてもよく、あるいは、全体を窒化タングステン（ＷＮｘ）で形成することもできる。
【００３７】
図示されていないが、ソースフォロワおよび行選択トランジスタ１９，１６（図１）は、それぞれ、以下に述べられるように、転送およびリセットトランジスタ３１７，３１８と、同時に、同じやり方で形成することができる。よって、ソースフォロワおよび行選択トランジスタ１９，１６は、重水素化ゲート酸化層３４１ａを有しても、有しなくてもよい。
【００３８】
ドープｐ型ウェル３３４，３３５が、図４Ｈに示されるように、基板１１に打ち込まれる。第１のｐウェル３３４が、基板１１内で、分離領域３３３を囲み、分離領域３３３の下に延びて形成される。第２のｐウェル３３５が、基板１１内で、転送ゲートスタック３４７の下の点から、基板１１内のフォトダイオード２３（図３）が形成される位置から離れる方向に延びて形成される。ｐウェル３３４，３３５は、既知の方法で形成される。例えば、フォトレジスト（図示せず）の層を、基板１１上に、ｐウェル３３４，３３５が形成される領域上に開口を有してパターニングすることができる。ホウ素などのｐ型ドーパントを、フォトレジスト内の開口を通して基板１１に打ち込むことができる。ｐウェル３３４，３３５は、基板１１の隣接部分よりも高いｐ型ドーパント濃度を有して形成される。あるいは、ｐウェル３３４，３３５は、トレンチ４３０の形成前に形成することもできる。
【００３９】
図４Ｉに示されるように、ドープｎ型領域２１が、（図３のフォトダイオード２３のために）基板１１に打ち込まれる。例えば、フォトレジストの層（図示せず）を、基板１１上に、基板１１の表面のフォトダイオード２３（図３）が形成される位置上に開口を有してパターニングしてもよい。リン、ヒ素、またはアンチモンなどのｎ型ドーパントを、開口を通して基板１１に打ち込んでもよい。複数の打ち込み（multiple implants）を用いて、領域２１の外形を調整してもよい。必要であれば、基板１１の表面に対して９０度以外の角度で打ち込みが行なうなどの、斜めの打ち込みを行なってドープ領域２１を形成してもよい。
【００４０】
図４Ｉに示されるように、ｎ型領域２１は、基板１１内で、転送ゲートスタック３４７に隣接する点から、ゲートスタック３４７および分離領域３３３の間で延びて形成される。領域２１は、光生成された電荷を集めるための感光性の電荷集積領域を形成する。
【００４１】
フローティング拡散領域５およびソース／ドレイン領域２を、既知の方法によって打ち込み、図４Ｉに示される構造を達成する。フローティング拡散領域５およびソース／ドレイン領域２は、ｎ型領域として形成される。リン、ヒ素、またはアンチモンなどの、任意の適切なｎ型ドーパントを用いてもよい。フローティング拡散領域５は、ｎ型フォトダイオード領域２１の反対の転送ゲートスタック３４７の側に形成される。ソース／ドレイン領域２は、フローティング拡散領域５の反対のリセットゲートスタック３４８の側に形成される。
【００４２】
図４Ｊは、誘電体層３０７の形成を示している。例として、層３０７は、重水素化酸化層であるが、層３０７は、任意の適切な重水素化誘電体材料、特に、当該技術分野で既知の方法により形成される重水素化窒化物などとしてもよい。あるいは、誘電体層３０７は、重水素なしで形成することもできる。
【００４３】
フォトダイオード２３のためのドープ表面層２２が、図４Ｋに示されるように打ち込まれる。ドープ表面層２２は、高ドープｐ型表面層として形成され、約０．１μｍの深さまで形成される。ホウ素、インジウム、または他の適切なｐ型ドーパントなどの、ｐ型ドーパントを用いて、ｐ型表面層２２を形成してもよい。
【００４４】
ｐ型表面層２２は、既知の技術によって形成することができる。例えば、層２２は、ｐ型イオンを、開口を通してフォトレジストの層に打ち込むことにより形成してもよい。代わりに、層２２を、ガスソースプラズマドーピングプロセス、あるいはもとの位置のドープ層または層２２が形成される領域の上に堆積されるドープ酸化層から、基板１１にｐ型ドーパントを拡散することによって形成してもよい。
【００４５】
重水素化酸化層３０７は、残り部分が、リセットゲートスタック３４８の側壁に側壁スペーサを形成するようにエッチされる。層３０７は、転送ゲートスタック３４７、フォトダイオード２３、フローティング拡散領域５、およびリセットゲートスタック３４８の一部の上に残り、図３に示される構造を達成する。あるいは、ドライエッチステップを行なって、重水素化酸化層３０７の各部分を、転送ゲートスタック３４７およびリセットゲートスタック３４８上に側壁スペーサ（図示せず）のみが残るようにエッチすることができる。
【００４６】
従来の処理方法を用いて、画素３００の他の構造を形成することができる。例えば、ゲートラインを接続する絶縁、遮蔽、および金属化層、ならびに画素３００への他の接続を形成してもよい。また、全面を、例えば、二酸化シリコン、ホウケイ酸ガラス（ＢＳＧ）、リンケイ酸塩ガラス（ＰＳＧ：phosphosilicate glass）、またはホウリンケイ酸ガラス（ＢＰＳＧ：borophosphosilicate glass）の不動態化層（図示せず）により覆ってもよく、不動態化層は、ＣＭＰ平坦化およびエッチされてコンタクトホールが設けられ、次いで、金属化されてコンタクトが設けられる。従来の導体および絶縁体の層を用いて、構造を相互接続し、画素３００を周辺回路に接続してもよい。
【００４７】
画素セル３００は、複数の重水素化構造体を含めて説明されたが、本発明の実施形態は、重水素化構造体のうちの１つのみを有する画素セルと、図３の実施形態に関連して上述されたよりも少ない重水素化構造体を有する画素セルとを含む。
【００４８】
上述の実施形態は、ｐｎｐ型のフォトダイオードの形成に関連して説明されたが、本発明は、これらの実施形態に限定されない。本発明は、基板内のｎｐまたはｎｐｎ領域から形成されたフォトダイオード、フォトゲート、またはフォトコンダクタなどの、他の種類の光変換デバイスへの適用可能性も有する。ｎｐｎ型のフォトダイオードが形成された場合、これに応じて、全ての構造のドーパントおよび導電型も変更される。
【００４９】
上述の実施形態は、４Ｔ画素セル３００に関連して説明されたが、画素セル３００の構成は、単なる好適な例であり、本発明は、異なる数のトランジスタを有する他の画素回路に組み込むこともできる。限定はしないが、このような回路は、３トランジスタ（３Ｔ）画素セル、５トランジスタ（５Ｔ）画素セル、６トランジスタ（６Ｔ）画素セル、および７トランジスタ画素セル（７Ｔ）を含んでもよい。３Ｔセルは、転送トランジスタを省略するが、フォトダイオードに隣接するリセットトランジスタを有し得る。５Ｔ、６Ｔ、および７Ｔ画素セルは、１、２、または３個のトランジスタをそれぞれ加えることで、４Ｔ画素セルとは異なっており、シャッタトランジスタ、ＣＭＯＳフォトゲートトランジスタ、およびアンチブルーミング（anti-blooming）トランジスタなどとなる。
【００５０】
典型的な単一チップＣＭＯＳ画像センサ５００を、図５のブロック図により示す。画像センサ５００は、１つまたは複数の上述の画素セル３００（図３）を有する画素セルアレイ５８０を含む。アレイ５８０の画素セル３００は、所定数の行および列で配置される。
【００５１】
図３および図５を参照すると、動作において、アレイ５８０内の画素セル３００の行は、１つずつ読み出される。よって、アレイ５８０の行内の画素セル３００は、行選択ラインによって全て同時に読み出すために選択され、選択された行内の各画素セル３００は、その列のための読み出しラインに、受信光を表す信号を供給する。アレイ５８０において、各列は、選択ラインも有し、各列の画素セル３００は、列選択ラインに応じて選択的に読み出される。
【００５２】
アレイ５８０内の行ラインは、行アドレスデコーダ５８１に応じて、行ドライバ５８２によって選択的にアクティブ化される。列選択ラインは、列アドレスデコーダ５８５に応じて、列ドライバ５８４によって選択的にアクティブ化される。アレイ５８０は、タイミングおよび制御回路５８３によって動作され、この回路は、アドレスデコーダ５８１，５８５を制御して、画素信号読み出しのための適切な行および列ラインを選択させる。
【００５３】
列読み出しラインの信号は、典型的に、各画素セル向けの画素リセット信号（Ｖｒｓｔ）と、画素画像信号（Ｖｐｈｏｔｏ）とを含む。両方の信号は、列ドライバ５８４に応じて、サンプルおよびホールド回路（Ｓ／Ｈ）５８６に読み込まれる。差動信号（Ｖｒｓｔ−Ｖｐｈｏｔｏ）が、各画素セルに対して、差動増幅器（ＡＭＰ）５８７により生成され、各画素セルの差動信号が、アナログ−デジタル変換器（ＡＤＣ）５８８によってデジタル化される。アナログ−デジタル変換器５８８は、デジタル化された画素信号を、画像プロセッサ５８９に供給し、画像プロセッサ５８９は、画像出力を定義するデジタル信号を供給する前に適切な画像処理を行なう。
【００５４】
図６は、図５の画像センサ５００を含むプロセッサベースのシステム６００を示している。プロセッサベースのシステム６００は、画像センサデバイスを含むことができるデジタル回路を有するシステムの好適な例である。限定ではないが、このようなシステムは、コンピュータシステム、カメラシステム、スキャナ、マシンビジョン、車両ナビゲーション、テレビ電話、監視システム、オートフォーカスシステム、スタートラッカー（star tracker）システム、動き検出システム、画像安定化システム、およびデータ圧縮システムを含むことができる。
【００５５】
プロセッサベースのシステム６００、例えばカメラシステムは、一般的に、マイクロプロセッサなどの中央処理ユニット（ＣＰＵ）６９５を備え、ＣＰＵ６９５は、バス６９３を介して入出力（Ｉ／Ｏ）デバイス６９１と通信する。画像センサ５００も、バス６９３を介して、ＣＰＵ６９５と通信する。プロセッサベースのシステム６００は、また、ランダムアクセスメモリ（ＲＡＭ）６９２を含み、かつ、フラッシュメモリなどのリムーバブルメモリ６９４を含むことができ、このメモリも、バス６９３を介してＣＰＵ６９５と通信する。画像センサ５００は、ＣＰＵ、デジタル信号プロセッサ、またはマイクロプロセッサなどのプロセッサと、単一の集積回路上、またはプロセッサとは異なるチップ上に、メモリ記憶部を有して、または有さずに、組み合わせてもよい。
【００５６】
再び、上の説明および図面は、好適な例であり、本発明の目的、機能および利点を達成する好ましい実施形態を示すことに留意すべきである。本発明は、示された実施形態に限定されることを意図していない。添付の特許請求の範囲内でのどのような本発明の修正も、本発明の一部とみなされるべきである。
【図面の簡単な説明】
【００５７】
【図１】図１は、従来の画素セルの概略図である。
【図２】図２は、従来の画素セルの側面断面図である。
【図３】図３は、本発明の好適な実施形態に係る画素セルの側面断面図である。
【図４Ａ】図４Ａは、処理の初期段階における図３の画素セルを示している。
【図４Ｂ】図４Ｂは、処理の中間段階における図３の画素セルを示している。
【図４Ｃ】図４Ｂは、処理の中間段階における図３の画素セルを示している。
【図４Ｄ】図４Ｂは、処理の中間段階における図３の画素セルを示している。
【図４Ｅ】図４Ｂは、処理の中間段階における図３の画素セルを示している。
【図４Ｆ】図４Ｂは、処理の中間段階における図３の画素セルを示している。
【図４Ｇ】図４Ｂは、処理の中間段階における図３の画素セルを示している。
【図４Ｈ】図４Ｂは、処理の中間段階における図３の画素セルを示している。
【図４Ｉ】図４Ｂは、処理の中間段階における図３の画素セルを示している。
【図４Ｊ】図４Ｂは、処理の中間段階における図３の画素セルを示している。
【図４Ｋ】図４Ｂは、処理の中間段階における図３の画素セルを示している。
【図５】図５は、本発明の好適な実施形態に係るＣＭＯＳ画像センサのブロック図である。
【図６】図６は、図５のＣＭＯＳ画像センサを組み込んだコンピュータプロセッサシステムの概略図である。
【図１】
2008506261.tif 000003
【図２】
2008506261.tif 000004
【図３】
2008506261.tif 000005
【図４Ａ】
2008506261.tif 000006
【図４Ｂ】
2008506261.tif 000007
【図４Ｃ】
2008506261.tif 000008
【図４Ｄ】
2008506261.tif 000009
【図４Ｅ】
2008506261.tif 000010
【図４Ｆ】
2008506261.tif 000011
【図４Ｇ】
2008506261.tif 000012
【図４Ｈ】
2008506261.tif 000013
【図４Ｉ】
2008506261.tif 000014
【図４Ｊ】
2008506261.tif 000015
【図４Ｋ】
2008506261.tif 000016
【図５】
2008506261.tif 000017
【図６】
2008506261.tif 000018
【国際調査報告】
2008506261.tif 000019
2008506261.tif 000020
2008506261.tif 000021