(57)【要約】  高電圧半導体装置用のウエハーが、先ず砒素をＰ型シリコン基板ウエハーの上面に約０．１ミクロンの深さまで注入することによって形成される。次にＮ型の非傾斜エピタキシャル層が、砒素が意図的に動かされないように、どんな拡散工程も無しに基板上に成長させられる。次に装置の接合がエピタキシャル成長層中に拡散させられる。【選択図】      図４
2008506256.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置を受け入れるウエハーを形成する方法であって、遅く拡散するＮ型インプラントをＰ型シリコン基板の表面に注入する工程と、次に接合受入層を前記基板の上にエピタキシャル堆積する工程と、次に前記接合受入層に接合を形成する間に前記インプラントに施される第１拡散工程を実施する工程とを含み、前記インプラントは約０．３ミクロン未満の深さを有するウエハーを形成する方法。
【請求項２】
インプラントが砒素である請求項１に記載のウエハーを形成する方法。
【請求項３】
インプラントが、Ｐ型シリコン基板の表面のほぼ全面にわたって一定の濃度を有するブランケットインプラントである請求項１に記載のウエハーを形成する方法。
【請求項４】
インプラントが、Ｐ型シリコン基板の表面のほぼ全面にわたって一定の濃度を有するブランケットインプラントである請求項２に記載のウエハーを形成する方法。
【請求項５】
インプラントが約０．１ミクロンの深さを有する請求項１に記載のウエハーを形成する方法。
【請求項６】
インプラントが約０．１ミクロンの深さを有する請求項４に記載のウエハーを形成する方法。
【請求項７】
砒素インプラントが、５Ｅ１１〜３Ｅ１２ａｔｏｍｓ／ｃｍ2のドーズを有する請求項２に記載のウエハーを形成する方法。
【請求項８】
砒素インプラントが、１．３Ｅ１２ａｔｏｍｓ／ｃｍ2のドーズを有する請求項７に記載のウエハーを形成する方法。
【請求項９】
砒素インプラントが、１．３Ｅ１２ａｔｏｍｓ／ｃｍ2のドーズを有する請求項５に記載のウエハーを形成する方法。
【請求項１０】
エピタキシャル層が、約５ミクロン未満の厚さを有し、Ｎ型である請求項１に記載のウエハーを形成する方法。
【請求項１１】
エピタキシャル層が、約５ミクロン未満の厚さを有し、Ｎ型である請求項２に記載のウエハーを形成する方法。
【請求項１２】
インプラントが、Ｐ型シリコン基板の表面のほぼ全面にわたって一定の濃度を有するブランケットインプラントである請求項１１に記載のウエハーを形成する方法。
【請求項１３】
インプラントが約０．１ミクロンの深さを有する請求項１２に記載のウエハーを形成する方法。
【請求項１４】
砒素インプラントが、１．３Ｅ１２ａｔｏｍｓ／ｃｍ2のドーズを有する請求項１３に記載のウエハーを形成する方法。
【請求項１５】
６００ボルトを超える定格電圧を有する半導体接合用のＰ型基板を含むウエハーであって、深さ０．３ミクロン未満の砒素インプラントが前記基板の上面にわたってその中に均一に形成され、Ｎ型接合受入エピタキシャル層が前記基板の前記砒素注入面の上に堆積され、また前記砒素インプラントは、接合を前記エピタキシャル層に形成するその後の拡散によってだけ拡散され、前記Ｐ型基板から前記エピタキシャル層へのドーピングに対する緩衝層の機能を果たすウエハー。
【請求項１６】
砒素インプラントが、その後のエピタキシャル層中への拡散によって、約５ミクロン未満の厚さに増大する請求項１５に記載のウエハー。
【請求項１７】
Ｐ型基板にホウ素が添加され、このＰ型基板が７０ｏｈｍ―ｃｍの抵抗率を有し、砒素インプラントが、約１．３Ｅ１２ａｔｏｍｓ／ｃｍ2のインプラントドーズによって規定される抵抗率を有する請求項１５に記載のウエハー。
【請求項１８】
Ｐ型基板にホウ素が添加され、このＰ型基板が７０ｏｈｍ―ｃｍの抵抗率を有し、砒素インプラントが、約１．３Ｅ１２ａｔｏｍｓ／ｃｍ2のインプラントドーズによって規定される抵抗率を有する請求項１６に記載のウエハー。
【請求項１９】
エピタキシャル層に燐が添加され、このエピタキシャル層が約５ミクロン未満の厚さおよび約１．０ｏｈｍ―ｃｍの抵抗率を有する請求項１７に記載のウエハー。
【請求項２０】
エピタキシャル層に燐が添加され、このエピタキシャル層が約５ミクロン未満の厚さおよび約１．０ｏｈｍ―ｃｍの抵抗率を有する請求項１８に記載のウエハー。
【請求項２１】
砒素インプラントが、エピタキシャル層中の電荷よりも少ない電荷を有し、インプラントおよび前記エピタキシャル層の全電荷の約４０％を含む請求項１５に記載のウエハー。
【請求項２２】
エピタキシャル層と砒素インプラントの全電荷の比が、約６０対４０である請求項１５に記載のウエハー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造に用いるシリコンウエハーを形成する方法およびウエハーに関する。
【背景技術】
【０００２】
エピタキシャル成長シリコン接合受入層をシリコンウエハー上に形成することは、半導体装置の製造において一般的である。エピタキシャル層は低濃度のＮ型またはＰ型不純物を有するのに対して、基板はより薄くてより高濃度の層である。次に任意の型の接合パターンがエピタキシャル層に形成されて、既知の装置、例えばＭＯＳＦＥＴ、ＩＧＢＴ、ダイオード、集積回路などを形成する。
【０００３】
高電圧半導体装置は、通常、電位差が大きい領域の間に低濃度領域であるリサーフ領域を用いる。電圧差が増大するにつれて、リサーフ領域は空乏化し、最大電圧差が加えられる前に完全に空乏化する。ダブルリサーフ技術では、２つの反対極性のリサーフ領域があり、加えられる電位差が増大するにつれて、両リサーフ領域とも空乏化する。このような装置およびダブルリサーフ技術を用いる利点は特許文献１に詳細に述べられている。
【特許文献１】米国特許第４８６６４９５号公報
【特許文献２】米国特許第５８６１６５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ダブルリサーフ技術を用いる高電圧装置では、１つの極性のリサーフ領域は、反対極性のエピタキシャル成長層中への適切なドーパントの注入および拡散によって形成される。拡散リサーフ領域によって挟まれたエピタキシャル層は第２リサーフ領域としての機能を果たす。上部（拡散）リサーフ層の電荷が約１×１０12／ｃｍ2に調整され、下部（挟まれたエピタキシャル）リサーフ領域の電荷が約１．５×１０12／ｃｍ2に調整される場合に、高耐圧は達成される。かかる構成の結果として、拡散リサーフ層の深さがわずかに変化すると、耐圧の制御ができなくなるように、挟まれたエピタキシャル領域の電荷は大幅に変化する。この作用はより厚いエピタキシャル層を用いることによって弱める必要がある。より厚いエピタキシャル層はいくつかの欠点を有する。
１．より深い分離拡散が、集積回路における回路の様々な部品を電気的にお互いに分離するために必要であるので、１２００℃以上の温度でより長い拡散時間を必要とするので、処理量が小さい。
２．１２００℃以上の非常に長い拡散時間はより多くの欠陥を引き起こして、より小さい歩留まりをもたらす。
３．１２００℃以上の長い拡散時間はまた、より大きい横方向拡散に因って、より広い分離拡散をもたらし、従ってチップの有用な面積を減らす。
【０００５】
１９９９年１月１９日にニラジ・ランヤン（Ｎｉｒａｊ  Ｒａｎｊａｎ）に対し許可され、本出願の譲受人に譲渡された特許文献２は上記に対する改良を提案しており、それによってエピタキシャル層の厚さは大幅に減少され、電荷分布は変更される。従って、下部リサーフ電荷（挟まれたエピタキシャル領域）の大部分（約７５％を超える、好ましくは８０％を超える）は、エピタキシャル層の下部１〜４ミクロンあるいはエピタキシャル層の下部約２５％または好ましくは２０％に含有される。エピタキシャル層の上部はかなり薄くドープされ、下部リサーフ電荷のごくほんの一部を含有する。
【０００６】
下部エピタキシャル領域で増加する電荷は、次の２つの手段のどちらかによってウエハー製造プロセスの始めに導入される。
１．薄くドープされる領域のエピタキシャル成長に先だって、適切なドーパントの基板ウエハーへの注入と、その後に続く拡散。
２．薄い濃くドープされるエピタキシーが最初に成長させられ、その後により薄い薄くドープされるエピタキシャル成長が続くエピタキシャル成長プロセス。
【０００７】
結果として生じる構造では、上部（拡散）リサーフ領域の深さの変化がその下の挟まれた領域内に含有された電荷に与える影響はずっと小さい。これは、所与の耐圧に対して、かなり薄いエピタキシャル層の耐圧のより良い制御をもたらす。その結果として、より薄いエピタキシャル層は、分離拡散を形成するのに必要な分離拡散時間を減らし、分離拡散はより小さい横方向の広がりを有し、より小さいチップ面積を占める。
【課題を解決するための手段】
【０００８】
本発明によれば、例えば、深さが約０．３ミクロン未満の非常に浅い砒素または他の遅い拡散ドーパントが、従来のＮ型の非傾斜エピタキシャル接合受入層の成長前に、Ｐ型シリコン基板に注入される。次の拡散を次に成長させられるエピタキシャル層に形成するのに用いられる熱工程以外に、計画的拡散工程はこの浅い注入に続いて決して用いられない。次に通常３〜６ミクロンの厚さを有するエピタキシャル成長Ｎ型層が、浅いインプラントの上に成長させられる。次に約１ミクロンの厚さのリサーフ領域がエピタキシャル層中に拡散させられる。
【０００９】
接合パターンの形成後に、最初に拡散した砒素は例えば深さが約３ミクロンまで深まることになる。対照的に、特許文献２は、燐かそれとも砒素が注入され、次にＰ型基板中に１〜２ミクロンの厚さまで拡散する必要があることを提案している。装置を形成するための従来の拡散工程の後に、この最初のインプラントは、同じ次の熱処理の間に３ミクロンをはるかに越えて深まる。
【００１０】
Ｐ型基板中の極端に浅い注入Ｎ型バッファ領域を用いることによって、エピタキシャル層における全Ｎ型キャリア濃度のずっと良い分布および調整が実現し、例えば、ずっと良く調整された、かつより予想可能なリサーフダイオードをもたらすことが分かった。
【００１１】
さらに、本発明の新規プロセスでは、接合受入層における電荷の約４０％は層の下部にあり、特許文献２で教示される７０％と対照的である。
【００１２】
注入層は出来るだけ幅が狭いままであることが重要である。従って、燐ではない、より遅く拡散する砒素が必要である。好ましい実施形態では、最初の砒素インプラントは、非傾斜Ｎ型エピタキシャル層の成長前にＰ型基板に入る深さがわずか約０．１ミクロンである。
【００１３】
注入の直後に、計画的熱拡散は砒素を基板中へ特定的に拡散させるために決して行われない。勿論、装置を製造するために必要な他の熱工程による後の付随的拡散が砒素を動かす。
【００１４】
新たな発明の利点は、例えば、６００〜１２００ボルトを阻止することを目的としているリサーフ装置にとって重要である、エピタキシャル層における正味の全Ｎ型ドーピングのかなり良い調整および精度を与えることである。
【発明を実施するための最良の形態】
【００１５】
（ａ）先行技術
図１を参照すると、先行技術による横方向導通ダイオードが示され、このダイオードの接合は、Ｐ型基板１１上に堆積した単結晶シリコンのＮ-型エピタキシャル層のＮ-型ウェル１０に形成される。Ｎ+型拡散は低抵抗接触を端子「Ｋ」を有する陰極電極１２に与える。環状電極１３は装置の陽極「Ａ」である。
【００１６】
エピタキシャル層１０（時々「エピ」と略称される）は、環状配置である拡散２３のような、１つ以上のＰ型分離拡散によって、複数の分離ウェル２０、２１、および２２に分割されるが、その他の所望の配置を有することができる。陽極電極１３はＰ+型領域２３の上に堆積される。拡散２３は、領域またはウェル２０、２１、および２２を分離するために、領域１０と１１との間のＰ／Ｎ境界と交差するのに十分なほど深いことが必要である。ウェル２１および２２は、任意の接合パターンを含み、ダイオード、ＭＯＳゲート装置、および／またはバイポーラ装置を任意の個別または集積回路の構成で形成する。
【００１７】
図１の装置が例えば６００ボルトを超える高電圧装置である場合に、環状リサーフＰ-型領域３０が設けられ、このＰ-領域３０は約１×１０12ａｔｏｍｓ／ｃｍ2の全電荷を有し、最大逆電圧がダイオードの電極１２と１３との間に加えられる場合に、完全に空乏化する傾向がある。逆バイアスに因るパンチスルー降伏を防止するために、例えば６００ボルト以上の高電圧用の先行技術によるエピタキシャル層１０が、約２０〜２５ミクロンの厚さで作られ、その表面で約３ｏｈｍ―ｃｍの均一なＮ-型抵抗率を測定した。
【００１８】
比較的厚いエピタキシャル層１０の結果として、Ｐ型分離拡散２３はまた横方向拡散に因って比較的広くなる。これによって拡散２３は全チップ面積の比較的大きい部分を占めるので、種々の接合受入ウェルの有効面積を減らす。さらに、より厚いエピタキシャル層１０は、個々のチップ（またはダイ）が形成されるウエハーのコストを増大させ、処理時間を増大させ、そしてより長い高温処理時間が必要なので付加的破損を引き起こす。
【００１９】
領域３０は通常約５ミクロンの深さである。この深さが製造変化に因って変わると、その電荷濃度が領域３０の下に大きいエピ体積を用いることによって減らされない限り、領域３０の下のエピ・ピンチは下にある電荷に大きな影響を与える。
【００２０】
図２は、図１と同一の数字が同一の部材を示す特許文献２の構造と同一である。図２は、図１と同じ数字が同じ要素を示す特許文献２の先行技術構造を示す。図１の層１０のＮキャリアの同じ総濃度は図２で用いられるが、総濃度の大部分をエピタキシャル層１０の下部にある厚さが小さい部分４０に置くことによって再分布される。例えば、領域４０は層１０の全厚さの１０％〜４０％の厚さを有し、層１０の２〜４倍の濃度を有する。また一方、領域４０の厚さと濃度の組み合せは、１．２〜１．５×１０12／ｃｍ2の全電荷をこの領域に生じさせる。領域４０は２ミクロンの厚さであり（形成時）、約７×１０15ａｔｏｍｓ／ｃｍ3のドーピング濃度を有する。砒素インプラント層の電荷は、インプラント層およびエピ層の両方の全電荷の約４０％である。
【００２１】
領域１０の全電荷を再分布させることによって、エピタキシャル層または領域１０の厚さは、例えば、６００Ｖの耐圧に対して２０ミクロンから１０ミクロンへ大幅に減らされる。そのときこれは分離拡散２３に必要な深さ、ひいてはその側面積を大幅に減らす。その結果として、能動回路または部品用のより大きい面積がチップに保たれる。さらに、拡散２３を動かすのに必要な時間は、例えば、２０ミクロン厚のエピに対する２４時間から１０ミクロン厚のエピに対する６時間へ大幅に減らされる。
【００２２】
最後に、リサーフ領域３０の下の挟まれたエピ領域の全電荷のほんの一部がエピ（領域１０）の上部から生じるので、領域３０の深さの変化が挟まれたエピ領域の電荷に与える影響はより小さい。
【００２３】
基板１１は任意の従来のＰ型基板であり、５〜２５ミルの厚さを有する。基板の抵抗率は耐圧要求に基づいて選ばれる。例えば、６００Ｖの耐圧に対して基板１１の抵抗率は約６０ｏｈｍ―ｃｍであり、１２００Ｖに対してその抵抗率は約１５０ｏｈｍ―ｃｍである。
【００２４】
先行技術の図２における６００Ｖ装置用のエピ層部分４０は、先ず比較的小さい抵抗率、例えば０．５〜１ｏｈｍ―ｃｍおよび１〜４ミクロンの厚さで成長させられる。領域４０の厚さと抵抗率の組み合せは、この層の全電荷が１．２〜１．５×１０12／ｃｍ2であって、３０００〜４０００Ω／平方のエピタキシャルシート抵抗を生じるように選ばれる。
【００２５】
比較的濃くドープした領域４０は、（領域１０に比べて）燐または砒素イオンを直接Ｐ型基板１１に注入し、その後に（エピ層１０の堆積に先立って）拡散を続けて、ドーパントを１〜２ミクロンの深さへ動かすことによって生成される。インプラント量およびドライブイン拡散条件は、３０００〜４０００Ω／平方のシート抵抗を達成するように選ばれる。次にエピ１０を拡散４０の上に成長させる。
【００２６】
上部エピ層（領域１０）の厚さは、Ｐ型リサーフ領域３０の深さおよび濃くドープした領域４０のドーパント種に基づいて選ばれる。例えば、Ｐ型リサーフ領域３０が約５ミクロンの深さであり、砒素ドーパントが領域４０に用いられる場合は、約８ミクロンの厚さが領域１０に対して選ばれる。Ｐ型リサーフ領域３０の厚さを減らすことによって、上部エピ（領域１０）の厚さをさらに減らすことが可能である。
【００２７】
先行技術の図２における領域１０の抵抗率は、集積回路の他の部品によって課せられる要求に基づいて、２〜４ｏｈｍ―ｃｍである。領域１０の抵抗率が小さくなればなるほど、Ｐ型リサーフ領域３０の電荷を調整することがますます困難になる。全ての処理工程の最後における１．５〜２．０×１０12／ｃｍ2の下部エピ・ピンチド・エピ電荷（Ｐ型リサーフ領域３０の下）または２８００〜３５００Ω／平方のピンチド・エピ・シート抵抗の厚さおよび抵抗率の選択。
【００２８】
領域１０およびその従属領域４０は、燐かそれとも砒素がドープされる。砒素は燐よりも小さい拡散係数を有し、従って濃くドープした領域４０から薄くドープした領域１０への自動ドーピングが少ないので、より薄い領域が要求される場合に、砒素は好ましい（しかし注入後に拡散する）。
【００２９】
（ｂ）本発明
本発明に従って、図２の領域４０は、砒素または類似の遅い拡散種（燐ではない）のＰ型基板１１中の約０．１ミクロンの深さへのインプラントによって形成される。拡散工程は、領域１０の形成前に、このインプラントに決して続かない。インプラントに施される拡散は、接合パターンをエピタキシャル成長領域１０に形成するために後で実行されるものだけである。通常のプロセスでは、かかる拡散工程は、砒素インプラント領域４０の最終深さを約３ミクロンに増大させるかもしれない。対照的に、層１０が堆積される前に１〜２ミクロンに拡散させられた、図２の（燐または砒素の）先行技術による最初の打ち込まれたインプラント４０は、後で３ミクロンを超えて、例えばエピタキシャル領域１０の接合パターンの生成中に５または６ミクロンに動かされる。
【００３０】
インプラント形成領域４０はマスキングしない「ブランケット」インプラントである。必要に応じて、マスキングして選択的に注入される砒素層が、後で形成される高電圧装置の下の部分にだけ形成されるということもあり得る。
【００３１】
本発明による方法は次のように６００Ｖの製品に使用される。
【００３２】
Ｐ型ウエハー１１は７０〜１００（好ましくは９０）ｏｈｍ―ｃｍの抵抗率を有する。ウエハーは従来の方法で洗浄され、インプラントに対応できるように準備され、そしてＡｓ埋め込み層は１８０ｋＶで１．１Ｅ１２±約２０％のドーズで注入される。
【００３３】
次にＮ型層１０は、約１．０ｏｈｍ―ｃｍの抵抗率で約３．５ミクロンの厚さにエピタキシャル堆積される。
【００３４】
その後に、従来の処理工程が接合パターンを形成するために実施される。従って、リサーフ領域３０は、従来のフォトリソグラフィーマスキングを用いて、１８０ｋｅＶで４．７Ｅ１２のホウ素インプラントによって形成され、その後に１１００℃で５時間の拡散ドライブが続く。この拡散ドライブなどの結果として、最初のインプラント４０は、先行技術の１〜２ミクロンの最初の拡散よりもはるかにわずかしか深まらない。
【００３５】
図３は、横方向導通ＮチャンネルＭＯＳＦＥＴが図２のウェル２１に形成される場合に、本発明がどのように使用され得るかを示す。図２の数字と同じ数字は同じ部品を示す。図３において、接合パターンは環状リサーフ拡散５１によって囲まれる中央ドレイン拡散５０を含む。ソースリング５６を含む拡散Ｐ型ベース５５は領域１０の上面に拡散させられる。適切なゲート酸化物６０はポリシリコンゲートリング６１の下に形成され、ウェル１０の全面はパシベーション酸化物６２によって覆われる。環状であるソース電極６５はソース５６およびベース５５に接続され、ドレイン電極６６はドレイン領域５０に接続される。ゲート電極５７はポリシリコンゲート６１に接続される。
【００３６】
動作中、図３の構造は、ソース電極６５とドレイン電極６６との間の高逆電圧、例えば６００ボルト以上に耐える。装置をオンにするために、ベース５５内のチャンネル領域の反転を引き起こす電圧がゲート６１に加えられる。その結果、電子電流は、ソース電極６５から反転チャンネルを通ってリサーフ拡散５１の下をドレイン６６へ流れることができる。
【００３７】
図３に示す接合パターンは他の所望の既知接合パターン、例えば細胞状、かみ合わせ型であってもよい。
【００３８】
６００ボルトの実施例では、ゲートリング６１の外縁から分離拡散２３の縁までの横方向距離は約２５ミクロンである。領域１０は約４ミクロンの深さである。ゲートリング６１は約１０ミクロンの幅を有する。リング６１の内縁と接合５０の外縁との間の横方向距離は、６００ボルトの装置の場合は約７０ミクロン、１２００ボルトの装置の場合は約１４０ミクロンである。Ｐリサーフ領域５１は約１ミクロンの深さを有する。全電荷の約６０％がピンチ領域内にあるので、１ミクロンの深さの製造変化が領域５１の下の「エピ・ピンチ」に及ぼす影響はわずかであることに留意すべきである。
【００３９】
１２００ボルトの装置の場合は、上の大きさを保つことができる。しかしながら、基板の抵抗率は約２００ｏｈｍ―ｃｍに増大する。
【００４０】
図４は高電圧ＰＭＯＳで実施される本発明を示す。図４において、図２および３の構成要素と同じ構成要素は同じ識別数字を有する。従って、図２および３の構造は組み合せられ、ゲート６１はＰ+型領域１００と中央Ｐ-型領域１０１との間の反転可能チャンネルの上に重なる。中央Ｐ+型コンタクト領域１０２はドレインコンタクト６６と接触するために設けられる。Ｎ+型コンタクト領域１０３も領域１００の縁と接触して設けられる。接地コンタクト１３はＰ+型領域２３に接続される。
【００４１】
本発明を特定の実施形態に関して説明したが、多くの他の変形例と変更態様、および他の用途が当業者には明らかである。従って本発明は本明細書の上記の実施形態により限定されるものではない。
【図面の簡単な説明】
【００４２】
【図１】高電圧ダイオードを従来の先行技術によるウエハーエピタキシャル層の分離ウェルに含むチップの一部の断面図を示す。
【図２】図１のエピタキシャル層の電荷を再分布させて、より薄いエピタキシャル層の使用および耐圧のより良い調整を可能にする先行技術の構造を示す。
【図３】図２のチップの別のＮ-型ウェルにあるＮチャンネル横方向導通ＭＯＳＦＥＴに対する本発明の使用例を示す。
【図４】本発明による高電圧ＰチャンネルＭＯＳＦＥＴを示す。
【符号の説明】
【００４３】
１０    エピタキシャル層
１１    Ｐ型基板
２０、２１、２２    分離ウェル
２３    拡散
３０、４０    領域
５１    環状リサーフ拡散
５５    ベース
５６    ソースリング
６１    ゲートリング
６６    ドレインコンタクト
【図１】
2008506256.tif 000003
【図２】
2008506256.tif 000004
【図３】
2008506256.tif 000005
【図４】
2008506256.tif 000006
【国際調査報告】
2008506256.tif 000007