(57)【要約】  イオン注入方法が、半導体基板を提供するステップと、該半導体基板の表面への法線に対して２０〜６０°の範囲の角度の注入方向で該半導体基板にアモルファス化前の注入を実行するステップと、該半導体基板にドーパントの注入を実行して浅い接合を提供するステップとを備えている。本発明の特徴において、該方法はさらに、該半導体基板に欠陥トラップ要素の注入を実行するステップを備えており、該アモルファス化前の注入ステップが第１の注入エネルギで実行され、欠陥トラップ要素の該注入が第２の注入エネルギで実行され、該第２の注入エネルギに対する該第１の注入エネルギの比が１０〜４０％の範囲である。【選択図】  なし
2008524840.tif 000002
【特許請求の範囲】
【請求項１】
イオン注入方法であって、
ａ）半導体基板を提供するステップと、
ｂ）第１の注入エネルギで前記半導体基板にアモルファス化前の注入（pre-amorphisation implant）を実行するステップと、
ｃ）第２の注入エネルギで前記半導体基板に欠陥トラップ要素の注入を実行するステップと、
ｄ）前記半導体基板にドーパントの注入を実行して浅い接合を提供するステップであって、前記第１の注入エネルギに対する前記第２の注入エネルギの比が１０〜４０％の範囲にあるステップと、
を備える方法。
【請求項２】
前記比が実質的に２５％である、請求項１に記載の方法。
【請求項３】
アモルファス化前の注入を実行する前記ステップが、以下の半導体材料：ゲルマニウム、シリコン、フッ素、アンチモンのうちのいずれか１つを前記半導体基板に注入する工程を備える、請求項１または２のいずれか一項に記載の方法。
【請求項４】
前記欠陥トラップ要素が以下の材料：炭素、窒素およびフッ素のうちのいずれか１つである、請求項１〜３のいずれか一項に記載の方法。
【請求項５】
アモルファス化前の注入を実行する前記ステップが、ゲルマニウムを前記半導体基板に注入する工程を備えており、前記欠陥トラップ要素が炭素であり、前記第１の注入エネルギに対する前記第２の注入エネルギの比が実質的に２５％である、請求項の１〜４のいずれか一項に記載の方法。
【請求項６】
ステップｃ）、ｃ）およびｄ）が任意の順序で実行される、請求項１〜５のいずれか一項に記載の方法。
【請求項７】
前記ドーパントが、以下の材料：ホウ素、ヒ素およびリンのうちのいずれか１つである、請求項１〜６のいずれか一項に記載の方法。
【請求項８】
アモルファス化前の注入を実行する前記ステップが、注入方向が前記半導体基板の表面への法線に対して２０〜６０°の範囲の角度であるように注入を実行する工程を備える、請求項１〜７のいずれか一項に記載の方法。
【請求項９】
ステップｄ）が、注入方向が前記半導体基板の表面への法線に対して２０〜６０°の範囲の角度になるように注入を実行する工程を備える、請求項８に記載の方法。
【請求項１０】
イオン注入方法であって、
ａ）シリコン基板を提供するステップと、
ｂ）第１の注入エネルギで前記シリコン基板にゲルマニウムのアモルファス化前の注入を実行するステップと、
ｃ）第２の注入エネルギで前記シリコン基板に、炭素を備える欠陥トラップ要素の注入を実行するステップと、
ｄ）前記シリコン基板にホウ素ドーパントの注入を実行して浅い接合を提供するステップであって、前記第１の注入エネルギに対する前記第２の注入エネルギの比が実質的に２５％であるステップと、
を備える方法。
【請求項１１】
イオン注入方法であって、
ａ）半導体基板を提供するステップと、
ｂ）前記半導体基板の表面への法線に対して２０〜６０°の範囲の角度の注入方向で前記半導体基板にアモルファス化前の注入を実行するステップと、
ｃ）前記半導体基板にドーパントの注入を実行して浅い接合を提供するステップと、
を備える方法。
【請求項１２】
前記角度が３５〜４０°の範囲にある、請求項１１に記載の方法。
【請求項１３】
アモルファス化前の注入を実行する前記ステップがさらに、前記注入角度に左右される注入エネルギでプレアモルファス化材料を注入する工程を備える、請求項１１または１２のいずれか一項に記載の方法。
【請求項１４】
ステップｃ）が、注入方向が前記半導体基板の表面への法線に対して２０〜６０°の範囲の角度になるように注入を実行する工程を備える、請求項１１〜１３のいずれか一項に記載の方法。
【請求項１５】
ｄ）前記半導体基板に欠陥トラップ要素の注入を実行するステップをさらに備える、請求項１１〜１４のいずれか一項に記載の方法。
【請求項１６】
ステップｂ）が、第１の注入エネルギで前記半導体基板に前記アモルファス化前の注入を実行する工程を備えており、ステップｄ）が、第２の注入エネルギで前記半導体基板に欠陥トラップ要素の前記注入を実行する工程を備えており、前記第２の注入エネルギに対する前記第１の注入エネルギの比が１０〜４０％の範囲にある、請求項１５に記載の方法。
【請求項１７】
前記比が実質的に２５％である、請求項１６に記載の方法。
【請求項１８】
アモルファス化前の注入を実行する前記ステップが、以下の半導体材料：ゲルマニウム、シリコンおよびフッ素のうちのいずれか１つを前記半導体基板に注入する工程を備える、請求項１１〜１７のいずれか一項に記載の方法。
【請求項１９】
前記欠陥トラップ要素が以下の材料：炭素、窒素およびフッ素のうちのいずれか１つである、請求項１５〜１７のいずれか一項に記載の方法。
【請求項２０】
アモルファス化前の注入を実行する前記ステップが、ゲルマニウムを前記半導体基板に注入する工程を備えており、前記欠陥トラップ要素が炭素であり、前記第２の注入エネルギに対する前記第１の注入エネルギの比が実質的に２５％である、請求項１６または１７のいずれか一項に記載の方法。
【請求項２１】
ステップｂ）、ｃ）およびｄ）が任意の順序で実行される、請求項１５〜１７のいずれか一項に記載の方法。
【請求項２２】
前記ドーパントが以下の材料：ホウ素、ヒ素およびリンのうちのいずれか１つである、請求項１１〜２１のいずれか一項に記載の方法。
【請求項２３】
アニーリングプロセスを実行するステップをさらに備える、請求項１１〜２２のいずれか一項に記載の方法。
【請求項２４】
前記アニーリングプロセスが、急速加熱アニーリングおよび不均衡アニーリングのうちの一方を備える、請求項２３に記載の方法。
【請求項２５】
イオン注入方法であって、
ａ）シリコン基板を提供するステップと、
ｂ）前記シリコン基板の表面への法線に対して２０〜６０°の範囲の角度の注入方向で前記シリコン基板へのゲルマニウムのアモルファス化前の注入を実行するステップと、
ｄ）前記シリコン基板にホウ素ドーパントの注入を実行して浅い接合を提供するステップと、
を備える方法。
【請求項２６】
イオン注入方法であって、
シリコン基板を提供するステップと、
第１の注入エネルギで前記半導体基板に第１のアモルファス化前の注入を実行するステップと、
第２の注入エネルギで前記半導体基板に第２のアモルファス化前の注入を実行するステップと、
前記半導体基板にドーパントの注入を実行して浅い接合を提供するステップであって、前記第１の注入エネルギが前記第２の注入エネルギよりも大きいステップと、
を備える方法。
【請求項２７】
イオン注入方法であって、
シリコン基板を提供するステップと、
第１の注入用量で前記半導体基板に第１のアモルファス化前の注入を実行するステップと、
第２の注入用量で前記半導体基板に第２のアモルファス化前の注入を実行するステップと、
前記半導体基板にドーパントの注入を実行して浅い接合を提供するステップであって、前記第１の注入用量が前記第２の注入用量よりも大きいステップと、
を備える方法。
【発明の詳細な説明】
【発明の分野】
【０００１】
本発明は、過渡的増速拡散を削減するためのイオン注入方法に関する。
【発明の背景】
【０００２】
半導体デバイスのシリコン基板におけるホウ素層などのとりわけ浅いドープ層の過渡的増速拡散（ＴＥＤ）は既知の問題である。
【０００３】
ホウ素層などの浅いドープ層や領域がイオン注入によって半導体基板に形成されると、接合深さはイオン注入エネルギに左右されるわけではないが、注入されたイオンが後続の熱処理時に結晶格子を介して移動する場合にチャネリングやＴＥＤなどの現象に左右される可能性がある。チャネルリングを排除するために、シリコン、ゲルマニウムおよびフッ素などの非電気的活性イオンを使用する、例えばイオン注入によって半導体基板をアモルファス化するプレアモルファス化技術を使用することが既知である。しかしながら、アモルファス化前の注入は基板に、下地結晶半導体材料に隣接するアモルファス表面層を作成し、アモルファス／結晶（ａ／ｃ）界面を超えて多数の欠陥を発生させる。これらの結晶欠陥は普通エンドオブレンジ（Ｅｎｄ  ｏｆ  Ｒａｎｇｅ）（ＥＯＲ）欠陥と呼ばれる。半導体デバイスのアニーリングおよび活性化の後続の熱プロセス時に事前注入ドーパントイオンの拡散を高めるためのこの種の欠陥が既知である。（アニーリングおよび活性化についての）熱処置時に、アモルファス化層が再結晶化し、ＥＯＲ欠陥が、構造の表面に対して効果的に移動する半導体格子を溶解するため、これらは表面ドープ層に存在するようになりＴＥＤに機構を提供することが既知である。
【０００４】
既知であるように、ＴＥＤはドープ層におけるドーパントの拡散率を増大させ、浅いドープ層の深さが増大されるという結果をもたらす。半導体デバイスのサイズの縮小を所望することによって、ＥＯＲ欠陥を削減することによってドープ層の深さを縮小するためにＴＥＤの効果を削減させるための複数の技術が提案されている。
【０００５】
国際公開公報第０３／０４９１６３号は、表面注入ホウ素層と、アモルファス／結晶（ａ／ｃ）界面を超えたＥＯＲ欠陥との間に配置されたトラップ要素において豊富な層を提供することによってＴＥＤを削減または排除することを記載している。そして、熱処置時に、移動する欠陥はこの層によって本質的に停止またはトラップされ、表面まで移動できずにＴＥＤ機構をホウ素層に提供する。結果として、接合は、より浅く、またより急なプロファイルを有する基板に形成可能である。
【０００６】
上記ＰＣＴ公開は、トラップ要素（通常炭素原子）の層がアモルファス化注入の前または後の注入によって導入可能であることを示唆しているが、この出願に詳細に記載されている実施形態は、分子線エピタキシ（ＭＢＥ）を使用してシリコン基板上に濃縮炭素シリコン層を成長させ、そしてこれは純粋シリコンのさらなる層によってカバーされる。ＰＣＴ出願はまた、活性炭素接合領域における炭素原子の存在を回避して接合の電気特性の障害を回避することが重要であると示唆している。
【０００７】
本発明は、簡単な注入技術によってＴＥＤ削減という利点を提供する注入手順を提案している。
【発明の概要】
【０００８】
本発明の第１の態様に従って、半導体基板を提供するステップと、第１の注入エネルギで該半導体基板にアモルファス化前の注入（pre-amorphisation implant）を実行するステップと、第２の注入エネルギで該半導体基板に欠陥トラップ要素の注入を実行するステップと、該半導体基板にドーパントの注入を実行して浅い接合を提供するステップとを備えており、該第２の注入エネルギに対する該第１の注入エネルギの比が１０〜４０％の範囲にあるイオン注入方法が提供される。
【０００９】
本発明によると、基板は、第１のエネルギでのアモルファス化前の注入（通常ゲルマニウム）と、第２のエネルギでの欠陥トラップ要素、通常炭素の注入と、所望のドーパント、通常ホウ素の注入とを付与されて浅い接合を提供する。明確には、該アモルファス化前の注入の該エネルギは、該アモルファス／結晶界面が該浅いホウ素層のかなり下方にある程度に十分でなければならない。本発明者らは、該炭素が該ゲルマニウムアモルファス化注入の該エネルギの約４分の１で注入されるならば、ＴＥＤを最小化する点について、該注入の後続熱処置時に最良の結果が得られることを発見した。そして、深さによる炭素密度のピークは該アモルファス／結晶（ａ／ｃ）界面の上方にある。さらに、該炭素ピークは該ホウ素層よりも深い必要がある。該アモルファス化注入がより高いエネルギでより深いａ／ｃ界面を形成している場合、ゲルマニウムアモルファス化注入エネルギに対する炭素注入エネルギの比は４分の１未満であってもよい。
【００１０】
要約すると、該アモルファス化注入と該トラップ要素注入とのエネルギ比は、該基板の該表面への該格子移動をトラップするために、該浅い接合と、該半導体基板のアモルファス半導体材料と結晶半導体材料間の界面（つまりａ／ｃ界面）との間に該トラップ要素が位置決めされるように選択される。該アモルファス化注入と該トラップ要素注入との同様のエネルギ比が他の材料について導出可能である。アモルファス化の代替例はシリコンイオンの注入である。欠陥トラップ要素として他の考えられる要素は窒素およびフッ素である。
【００１１】
本発明の第２の態様に従って、半導体基板を提供するステップと、該半導体基板の表面への法線に対して２０〜６０°の範囲の角度の注入方向で該半導体基板にアモルファス化前の注入を実行するステップと、該半導体基板にドーパントの注入を実行して浅い接合を提供するステップとを備えるイオン注入方法が提供される。
【００１２】
該第２の態様に従った該方法はさらに、該半導体基板に欠陥トラップ要素の注入を実行するステップを備えてもよい。
【００１３】
本発明の該第２の態様の特徴は、該角度が３５〜４０°の範囲にあることである。
【００１４】
浅い接合を提供するための該半導体基板におけるドーパントの注入は、注入方向が、該半導体基板の表面への法線に対して２０〜６０°の範囲の角度であるように注入を実行するステップを備えてもよい。
【００１５】
上記第２の態様は、上記第１の態様とは別個にまたはこれと関連して使用されてもよいことが認識される。
【００１６】
本発明の第３の態様に従って、シリコン基板を提供するステップと、第１の注入エネルギで該半導体基板に第１のアモルファス化前の注入を実行するステップと、第２の注入エネルギで該半導体基板に第２のアモルファス化前の注入を実行するステップと、該半導体基板にドーパントの注入を実行して浅い接合を提供するステップとを備えており、該第１の注入エネルギが該第２の注入エネルギよりも大きいイオン注入方法が提供される。
【００１７】
代替的に、該第３の態様に従った方法は、シリコン基板を提供するステップと、第１の注入用量で該半導体基板に第１のアモルファス化前の注入を実行するステップと、第２の注入用量で該半導体基板に第２のアモルファス化前の注入を実行するステップと、該半導体基板にドーパントの注入を実行して浅い接合を提供するステップとを備えており、該第１の注入用量が該第２の注入用量よりも大きい。
【００１８】
さらにまた、該第１のアモルファス化前の注入ステップの該注入エネルギおよび該注入用量は、該第２のアモルファス化前の注入ステップの該注入エネルギおよび該注入用量よりも大きくてもよいことが認識される。
【００１９】
上記第３の態様が、上記第１の態様および／または上記第２の態様あるいはこれらの組み合わせとは別個にあるいはこれらと関連して使用されてもよいことが認識される。
【図面の詳細な説明】
【００２０】
本発明に従ったイオン注入方法について次に、添付の図面を参照して単に例証として説明する。
【００２１】
本発明の利点を明示する実験について次に図面を参照して説明する。
【００２２】
説明されているように、本発明の第１の態様は、例えばＧｅ、ＣおよびＢを共注入しかつスパイクアニーリングを使用することによって最も浅くかつ最も急な接合を形成するためのトラップ要素（炭素）とアモルファス化（ゲルマニウム）注入エネルギとの比についてである。上述のＰＣＴ出願の著者は、アモルファス層内のこの炭素層の位置決めに関するホウ素過渡的増速拡散（ＴＥＤ）削減のいかなる依存性も論じることなくアモルファス深さ内の炭素の位置決めについて記載している。
【００２３】
本発明者らは、炭素が注入されて、炭素の位置決めが最適化されて、最も浅くかつ最も急な接合を形成してホウ素ＴＥＤを効率的に削減することを提案する。
【００２４】
本発明者らは、炭素エネルギはゲルマニウムエネルギの１０〜４０％の範囲、好ましくは２５％であるべきであり、そうでなければホウ素の削減は最適ではないことを発見した。本発明者らは、２つの異なるアモルファス層（３００Ａおよび１１００Ａ）によってこれを実験的に検証した。
【００２５】
図１は、注入がなされる表面１５を有するアニーリング前の（シリコン基板が使用された実験における）半導体基板４５の一部と、プレアモルファス化プロセスによって形成されたシリコン基板４５におけるアモルファスシリコン領域つまり層２５と、シリコン基板４５における結晶シリコン領域３５とを示している。１１００Ａという深いアモルファス層を取得するために、８０ｋｅＶおよび１Ｅ１５用量で注入されたゲルマニウムを使用した。本発明者らは、２Ｅ１４、１Ｅ１５、３Ｅ１５、４Ｅ１５イオン／ｃｍ２の用量で１ｋｅＶ、１０ｋｅＶ、３７ｋｅＶおよび６０ｋｅＶで炭素を注入した。シリコン基板における炭素トラップ要素の得られる位置が図１に示されている：位置１０は２Ｅ１４イオン／ｃｍ２の用量での１ｋｅＶの炭素注入エネルギに対応し、位置２０は、１Ｅ１５イオン／ｃｍ２の用量での１０ｋｅＶの炭素注入エネルギに対応し、位置３０は３Ｅ１５イオン／ｃｍ２の用量での３７ｋｅＶの炭素注入エネルギに対応し、位置４０は４Ｅ１５イオン／ｃｍ２の用量での６０ｋｅＶの炭素注入エネルギに対応する。
【００２６】
炭素エネルギ増加に伴って用量を増加させることによって、本発明者らは、０．５ａｔ％の炭素の一定のピーク原子濃度を維持した。
【００２７】
１ｋｅＶ、１０ｋｅＶ、３７ｋｅＶおよび６０ｋｅＶの炭素エネルギは、ホウ素とａ／ｃ界面の間に、これを超えてＥＯＲ欠陥が生成されるａ／ｃ界面に、かつａ／ｃ界面をはるかに超えた結晶シリコンにおいてそれぞれ０．５ｋｅＶホウ素ＲＰで炭素を位置決めする。
【００２８】
すべてのサンプルは０．５ｋｅＶ  １Ｅ１５イオン／ｃｍ２でホウ素によって注入されて、１０５０Ｃスパイクでアニーリングされた。
【００２９】
４つの異なる炭素エネルギによって取得されたホウ素ＳＩＭＳプロファイルは図２に提示される。以下のことが明らかである：
１−最適炭素エネルギは、ホウ素ＴＥＤを効率的に削減するために１０ｋｅＶであることを必要とする。
２−炭素は、ａ／ｃ界面に、またはこれを超えてではなくアモルファス層内に位置決めされる必要がある。
３−炭素はホウ素に重畳すべきではない。
【００３０】
回答すべき質問は、アモルファス層内に位置決めされる炭素の最適炭素エネルギが１０ｋｅＶ  Ｃである場合に、アモルファス層の最小深さは１１００Ａであるか、あるいはこれを超えては１０ｋｅＶ炭素エネルギがホウ素ＴＥＤを全体的に削減しない最小深さ閾値があるかということである。
【００３１】
この質問に回答するために、本発明者らは、ホウ素および炭素のエネルギを０．５ｋｅＶおよび１０ｋｅＶにそれぞれ保ち、そして本発明者らは、５ｋｅＶ、１０ｋｅＶおよび４０ｋｅＶおよび８０ｋｅＶでゲルマニウムを注入することによってアモルファス深さを変更した。
【００３２】
対応する接合のホウ素ＳＩＭＳプロファイルが図３に提示されており、異なるＧｅエネルギに対応する注入された１０ｋｅＶ炭素および異なるａ／ｃ界面の位置決めもまた示されている。
【００３３】
５および１０ｋｅＶのゲルマニウムを使用することによって、（注入ピークとしての）最大炭素濃度は４００Ａに位置決めされ、それぞれ１００および１８０Ａに対応する２つのＧｅエネルギによって生成されたａ／ｃ界面を超えていることが明らかである。
【００３４】
４０ｋｅＶまたは８０ｋｅＶのいずれかでのゲルマニウムエネルギを使用することによって、ほぼ同一の接合が取得されるため、約５８０Ａのアモルファス深さに対応する最小ゲルマニウムエネルギは４０ｋｅＶである。
【００３５】
４０ｋｅＶというこの最小ゲルマニウムエネルギは炭素エネルギの４倍である。
【００３６】
最小ゲルマニウムエネルギと炭素エネルギのエネルギ比が４であることを検証するために、本発明者らは、２０ｋｅＶ  １Ｅ１５用量のＧｅと、０．５ｋｅＶ、１Ｅ１５イオン／ｃｍ２のホウ素とによる１セットのウェーハを注入した。炭素は２ｋｅＶ、５ｋｅＶ、６ｋｅＶ、７ｋｅＶ、８ｋｅＶおよび１０ｋｅＶの異なるエネルギで注入された。
【００３７】
図４に示されたホウ素ＳＩＭＳプロファイルから以下のことが明らかである：
１−炭素共注入プロセスは、接合が変化する１ｋｅＶだけ炭素エネルギを増大させることによって、炭素エネルギｉｅに対して非常に感応性である。
２−１０ｋｅＶの炭素を使用することによって、（注入ピークとしての）最大炭素濃度は約４００Ａに位置決めされ、これは２０ｋｅＶ  Ｇｅ（３００Ａのアモルファス深さ）によって作成されたａ／ｃ界面を超えて置かれる。これは８ｋｅＶ〜１０ｋｅＶの炭素で生じるリバース挙動を説明する。
３−最適炭素エネルギは５ｋｅＶであり、８０ｋｅＶ  Ｇｅプレアモルファス化による前の実験において見られる炭素とゲルマニウムの１〜４のエネルギ比を検証する。
【００３８】
本発明の第１の態様は炭素トラップ要素、プレアモルファス化ゲルマニウム注入、シリコン基板およびホウ素の浅い接合に関して先に論じられてきたが、これは単に説明の便宜のためであり制限する意図はないことが認識される。当業者は、本明細書に付与された、種々の材料が使用可能であるという記載に基づいて理解する。例えば、アモルファス化前の注入プロセスは、以下の半導体材料：ゲルマニウム、シリコン、アンチモン、フッ素などのうちのいずれか１つを半導体基板に注入するステップを備えてもよい。欠陥トラップ要素は以下の材料：炭素、窒素およびフッ素などのうちのいずれか１つであってもよい。ドーパントは以下の材料：ホウ素、ヒ素およびリンなどのうちのいずれか１つであってもよい。半導体基板はシリコン基板、ゲルマニウムヒ素基板または類似の基板であってもよい。
【００３９】
注入ステップは任意の特定の順序で実施されてもよいこともまた認識される。
【００４０】
本発明者らは、注入物、例えばＧｅ、Ｘｅ、Ａｒ、Ｓｂ、Ｉｎ、Ｓｉ、Ａｓ、Ａｓ２をプレアモルファス化するために傾斜を使用する方法も考案した。傾斜注入を使用することの利点は、ＥＯＲ欠陥が排除、または少なくとも実質的に削減されるという点である。このことは、傾斜方法が不均衡アニーリングプロセス、例えばレーザアニーリングと組み合わせて使用されてもよいことを意味している。
【００４１】
以下に記載される傾斜方法は、上記の方法と組み合わせて、または別個に使用されてもよい。
【００４２】
本発明に従ったイオン注入傾斜方法は、半導体基板を提供するステップと、半導体基板の表面への法線に対して２０〜６０°の範囲の角度の注入方向で半導体基板にアモルファス化前の注入を実行するステップと、半導体基板にドーパントの注入を実行して浅い接合を提供するステップとを備えている。
【００４３】
半導体基板に欠陥トラップ要素の注入を実行するステップもまた使用されてもよい。
【００４４】
本発明の第２の態様に従った傾斜方法の特徴は、注入角度に左右されるエネルギでプレアモルファス化材料を注入する工程をさらに備えるアモルファス化前の注入を実行するステップを含んでもよい。
【００４５】
次に、注入がなされる表面１０２を有するアニーリング前の（シリコン基板が使用された実験における）半導体基板１００の一部を示している図５〜７を参照すると、シリコン基板１００のアモルファスシリコン領域つまり層１０４はプレアモルファス化プロセスによって形成され、結晶シリコン領域１０６はシリコン基板１００に形成された。アモルファスシリコン領域１０４と結晶シリコン領域１０６との間のａ／ｃ界面は参照符号１１０で指示される。ＥＯＲ欠陥１０８は注入プロセス時に生成されて、ａ／ｃ界面１１０の下方の結晶シリコン領域１０６に集まる。
【００４６】
図５は、アモルファス化前の注入が基板１００の表面への法線方向で、つまり傾斜角度θ＝０°で生じる場合のａ／ｃ界面１１０およびＥＯＲ欠陥１０８の位置を示している。
【００４７】
図６は、アモルファス化前の注入が基板１００の表面への法線に対して３０°の角度、つまり傾斜角度θ＝３０°の注入方向で生じる場合のａ／ｃ界面１１０およびＥＯＲ欠陥１０８の位置を示している。
【００４８】
図７は、アモルファス化前の注入が、基板１００の表面への法線に対して４０°の角度、つまり傾斜角度θ＝４０°の注入方向で生じる場合のａ／ｃ界面１１０およびＥＯＲ欠陥１０８の位置を示している。
【００４９】
図５〜７から分かるように、傾斜角度を増大させる効果は、基板の表面１０２とａ／ｃ界面１１０との間の距離を縮小することである。これは単純な三角法によるものである。注入イオンは注入方向に一定距離貫通する。注入方向がシリコン基板の表面法線に対して角度を付けられる場合（この角度＝傾斜角度）、貫通の深さはｃｏｓθだけ傾斜と比較して縮小されており、ここでθは傾斜角度である。
【００５０】
加えて、ＥＯＲ欠陥１０８とａ／ｃ界面１１０との間の距離が縮小される。ａ／ｃ界面深さは、傾斜なしで注入された同じアモルファス化注入エネルギについて縮小されるが、ＥＯＲのａ／ｃ界面の下方の深さもまた縮小される。ＥＯＲ欠陥はａ／ｃ界面により近くなるため、これらは統計的に、アニーリングプロセスなどの後続の熱処理中のアモルファス層の基板再結晶化時に再結晶化される可能性が高い。従って、熱処理時にエピタキシ再成長される場合に、ＥＯＲ欠陥は、排除または少なくとも実質的に削減されるＥＯＲ欠陥に良質な結晶材料を残してアモルファス層を溶解／これに吸収されることになる。例えば、２０ｋｅＶ  １Ｅ１５ゲルマニウムアモルファス化前の注入は、基板の表面からａ／ｃ界面の３０ｎｍの深さをもたらし、ＥＯＲ欠陥の位置は基板の表面からおよそ５０〜５５ｎｍにある。
【００５１】
傾斜角度は２０〜６０°の範囲であってもよく、また上記利点を依然として提供可能である。しかしながら、３５〜４０°の傾斜角度が好ましい。
【００５２】
アモルファスシリコン領域１０６の全厚が傾斜角度θ＝０°の場合と同じになるように（つまり、ａ／ｃ界面１１０の位置が同じ）傾斜角度（θ）が増大されると注入エネルギが（例えば、ｃｏｓθだけ）増大することがある点に注目する。しかしながら、このシナリオにおいて、ＥＯＲ欠陥がａ／ｃ界面１１０に近くなることによってａ／ｃ界面によって吸収される確率が統計的に高くなるように、ＥＯＲ欠陥が（傾斜注入なしのＥＯＲ欠陥の位置と比較して）ａ／ｃ界面１１０に近くなる現象は依然として生じる。ＥＯＲ欠陥という結果は排除または少なくとも実質的に削減される。
【００５３】
図８〜１０は、それぞれ２０、２３、２６ｋｅＶ、かつそれぞれ０°の注入傾斜、３０°の注入傾斜および４０°の注入傾斜について１３２５℃でのレーザアニーリングが続くシリコン基板への１Ｅ１５用量でゲルマニウムを注入した後の半導体基板の断面のＴＥＭ図を示している。シリコン基板の表面は参照符号１０２で指示される。ＥＯＲ欠陥は参照符号１０８で指示される。図１０に見られるように、より大きな傾斜角度によって、ＥＯＲ欠陥は実質的に消えている。
【００５４】
注入方向が基板の表面に対してある角度にある傾斜注入、例えばＧｅ／Ｘｅアモルファス化前の注入（ＰＡＩ）はＥＯＲ欠陥を、かなりダメージを受けた、つまりアモルファス／結晶（ａ／ｃ）界面の縁に近づける。このＥＯＲ欠陥はアモルファス層に結合される。ＥＯＲ欠陥を排除または実質的に削減することによって、これは、デバイス性能を改良するＥＯＲ欠陥の有無にリンクされた接合漏れを削減可能である。
【００５５】
アモルファス化前の注入に傾斜方法を使用することのさらなる利点は、ＥＯＲ欠陥数が傾斜角度の増大に伴って削減されると、ドープ領域ＴＥＤが削減されるということである。これは、ドープ領域の良好な活性化と、良好なデバイス性能をもたらすシート抵抗（Ｒｓ）の低下をもたらす。これは図１１に見られ、これはレーザアニーリングプロセスの異なる傾斜角度および異なる温度の異なるシート抵抗（Ｒｓ）を示している。
【００５６】
傾斜角度での注入を定義することはまた、（三角法に基づいて）イオンの横方向散乱の削減をもたらすことができ、これは注入プロファイルの「幅」を縮小し、プロファイルの後縁の険しさを増大させる。両方の効果は、傾斜角度が接合領域に注入するのに使用される場合に形成された接合を改良する助けとなる。
【００５７】
レーザやフラッシュアニーリングなどの従来の高速熱アニーリングや不均衡／無拡散アニーリングなどのアニーリングプロセスは短時間に高温を使用するため、再結晶化時に吸収されるＥＯＲ欠陥に対して十分な時間がないため、通常ドープ領域の活性化不良を提供する。ある角度でアモルファス化前の注入を実行する方法はＥＯＲ欠陥を削減するため、このアプローチは、レーザやフラッシュアニーリングなどの従来の高速熱アニーリングや不均衡／無拡散アニーリングと組み合わせて使用可能である。これらのアニーリングプロセスの利点は、デバイス性能を高めるデバイス活性化が改良されることである。
【００５８】
このアプローチはまた、注入のうちの１つ以上がある傾斜角度で実行可能な３つ以上の注入（例えば、プレアモルファス化傾斜注入およびドープ領域傾斜注入および／またはトラップ要素傾斜注入）の共注入スキームの一部として使用可能である。
【００５９】
文献の報告は、炭素は格子を吸収することによるＥＯＲダメージの排除を助けることを示唆している。アモルファス化前の注入ならびに炭素およびホウ素の用量およびエネルギを最適化することによって、シリコン中のホウ素の固体溶解度を調節することができる。最適ＰＡＩ／Ｃ／Ｂ注入をレーザアニーリングと結合させることによって、相当な拡散なく非常に高い活性化レベルを取得することができる。
【００６０】
本発明の第３の態様に従った方法は、以下の：
シリコン基板を提供するステップと、
第１の注入エネルギで半導体基板に第１のアモルファス化前の注入を実行するステップと、
第２の注入エネルギで半導体基板に第２のアモルファス化前の注入を実行するステップと、
半導体基板にドーパントの注入を実行して浅い接合を提供するステップであって、第１の注入エネルギが第２の注入エネルギよりも大きいステップと、
を備える。
【００６１】
３つ以上のアモルファス化前の注入ステップがあってもよく、また第１のプレアモルファス化ステップおよび第２のプレアモルファス化ステップが任意の順序で生じてもよいことが認識される。
【００６２】
異なるプレアモルファス化ステップの注入エネルギを変更することによって、異なるステップのＥＯＲ欠陥は結晶シリコン領域の異なる位置に配置される。低エネルギ注入ステップは１つの（または複数の）高エネルギ注入ステップよりもａ／ｃ界面の近くにＥＯＲ欠陥を発生させる。低エネルギＥＯＲ欠陥は高エネルギＥＯＲ欠陥をａ／ｃ界面に結合させる。結果は、ＥＯＲ欠陥経路が最も遠いＥＯＲ欠陥（つまり、ａ／ｃ界面から最も離れたもの）と、アニーリングなどの熱処理時にａ／ｃ界面によってＥＯＲ欠陥の吸収を容易にするａ／ｃ界面との間に提供されることである。上述のように、これは、ＥＯＲ欠陥の排除または実質的な削減をもたらす。ＥＯＲ欠陥の排除または削減の利点が上記されている。
【００６３】
第１の注入エネルギおよび第２の注入エネルギの値は、組み合わせが通常のアモルファス化前の注入ステップのエネルギに実質的に等しくなるように配列される。言い換えると、通常のアモルファス化前の注入ステップは、第３の態様に従って第１の注入ステップおよび第２の注入ステップに分岐される。例えば、エネルギＥ１および用量Ｄを有する通常のプレアモルファス化ステップについて、第１のアモルファス化前の注入ステップは第１のエネルギＥ１であり、用量は０．５Ｄ〜１Ｄの範囲にあり、第２の注入ステップは第２のエネルギＥ２であり（ここでＥ２は０．７Ｅ１〜０．９５Ｅ１の範囲にある）、用量は０．３Ｄ〜０．５Ｄの範囲にある。従って、第１の用量および第２の用量の総量はＤの１００〜１５０％である。
【００６４】
一実施例として、第１のアモルファス化前の注入ステップは、１８ｋｅＶ  ７Ｅ１４用量のゲルマニウムの注入を備えており、第２のアモルファス化前の注入ステップは、１６ｋｅＶ  ５Ｅ１４用量のゲルマニウムの注入を備えている。
【００６５】
本発明のこの第３の態様は、上記第１の態様に従った方法および／または上記第２の態様に従った方法あるいはこれらの組み合わせとは別個に、あるいはこれらと共に使用されてもよい。
【００６６】
異なる注入エネルギを有する異なるアモルファス化前の注入ステップの代わりに、本発明の第３の態様は異なる注入用量を有する異なるアモルファス化前の注入ステップを有してもよいことが認識される。ＥＯＲ欠陥の位置の影響は、異なる注入エネルギによるものと同じである、つまりＥＯＲ欠陥経路は最も遠いＥＯＲ欠陥とａ／ｃ界面との間に形成される。
【００６７】
第１の注入用量および第２の注入用量の値は、組み合わせが通常のアモルファス化前の注入ステップの用量に実質的に等しくなるように配列される。言い換えると、通常のアモルファス化前の注入ステップは、第３の態様に従って第１の注入ステップおよび第２の注入ステップに分岐される。例えば、用量Ｄを有する通常のプレアモルファス化ステップについて、第１の注入用量はＤの５０〜１００％の範囲であり、第２の注入ステップはＤの３０〜５０％である。従って、第１の用量および第２の用量の総量はＤの１００〜１５０％であり得る。
【図面の簡単な説明】
【００６８】
【図１】熱処理前の異なる注入エネルギに対する半導体基板の一部の異なる層と炭素トラップ要素の位置とを示す概略断面図である。
【図２】異なる炭素トラップ要素エネルギのホウ素層ＳＩＭＳプロファイルを示すグラフである。
【図３】異なるゲルマニウムプレアモルファス化エネルギに対応する異なるａ／ｃ界面のホウ素層ＳＩＭＳプロファイルを示すグラフである。
【図４】異なる炭素トラップ要素エネルギのホウ素層ＳＩＭＳプロファイルを示すグラフである。
【図５】熱処理前の半導体基板の表面への法線に対して０°の角度でのアモルファス化前の注入後の半導体基板の一部の異なる層を示す概略断面図である。
【図６】熱処理前の半導体基板の表面への法線に対して３０°の角度でのアモルファス化前の注入後の半導体基板の一部の異なる層を示す概略断面図である。
【図７】熱処理前の半導体基板の表面への法線に対して４０°の角度でのアモルファス化前の注入後の半導体基板の一部の異なる層を示す概略断面図である。
【図８】半導体基板の表面への法線に対して０°の角度でのアモルファス化前の注入後であり、かつアニーリングプロセスが続く半導体基板の断面を示す透過電子顕微鏡（ＴＥＭ）図である。
【図９】半導体基板の表面への法線に対して３０°の角度でのアモルファス化前の注入後であり、かつアニーリングプロセスが続く半導体基板の断面を示すＴＥＭ図である。
【図１０】半導体基板の表面への法線に対して４０°の角度でのアモルファス化前の注入後であり、かつアニーリングプロセスが続く半導体基板の断面を示すＴＥＭ図である。
【図１１】異なる傾斜角度の異なるアニーリング温度に対するシート抵抗を示すグラフである。
【符号の説明】
【００６９】
１５…表面、２５…アモルファスシリコン層、４５…シリコン基板、１００…シリコン基板、１０４…アモルファスシリコン領域、１０６…結晶シリコン領域、１０８…ＥＯＲ欠陥、１１０…ａ／ｃ界面。
【図１】
2008524840.tif 000003
【図２】
2008524840.tif 000004
【図３】
2008524840.tif 000005
【図４】
2008524840.tif 000006
【図５】
2008524840.tif 000007
【図６】
2008524840.tif 000008
【図７】
2008524840.tif 000009
【図８】
2008524840.tif 000010
【図９】
2008524840.tif 000011
【図１０】
2008524840.tif 000012
【図１１】
2008524840.tif 000013
【国際調査報告】
2008524840.tif 000014
2008524840.tif 000015
2008524840.tif 000016
2008524840.tif 000017
2008524840.tif 000018