(57)【要約】  受信機はシグマ・デルタＡＤＣ（１２６）および適応デジタル・フィルタ（１３２）を使用する。検出器回路は、フィルタ処理の前にオーバーサンプルされたデジタル信号からの信号の不要な部分に関する情報を検出し、検出された情報をフィルタにフィード・フォワードしてフィルタを適応させる。フィルタの出力をフィード・バックするのではなく、検出情報をフィード・フォワードすることによって、適応は不要な干渉の急速な変化に非常に速く応答することができる。これにより、フィルタが正しく適応され得る前に干渉の急激な増加がエラーのなだれを引き起こす危険がなく、干渉が低い場合フィルタ処理を減少させて電力を節約することができる。フィルタはオーバーサンプルされたデジタル信号を受け取り、１つの段でデシメーションとチャネル・フィルタ処理を組み合わせる。
2008518542.tif 000002
【特許請求の範囲】
【請求項１】
入力信号をデジタル信号に変換するためのアナログ・デジタル変換器（ＡＤＣ）と、前記デジタル信号をフィルタ処理するための適応デジタル・フィルタと、前記入力信号からまたは前記フィルタの前の前記デジタル信号から前記入力信号の不要な部分に関する情報を検出するための検出器と、前記情報に応じて適応するように構成される前記フィルタに前記検出された情報をフィード・フォワードするための手段とを備える回路。
【請求項２】
前記入力信号が多くのチャネルを備え、前記デジタル・フィルタが所望のチャネルを選択するためのチャネル・フィルタを備える請求項１に記載の回路。
【請求項３】
前記ＡＤＣがオーバーサンプルされたデジタル信号を出力するための変調器を有するシグマ・デルタＡＤＣおよびデシメータを備える請求項１または請求項２に記載の回路。
【請求項４】
前記デジタル・フィルタが前記オーバーサンプルされたデジタル信号を受け取り、前記ＡＤＣデシメータ動作および前記チャネル・フィルタ動作を組み合わせるように構成される請求項２または請求項３に記載の回路。
【請求項５】
前記検出器が前記オーバーサンプルされたデジタル信号からの前記信号の前記不要な部分を検出するように構成される請求項３または請求項４に記載の回路。
【請求項６】
前記検出器が、前記不要な部分に対応して、前記オーバーサンプルされたデジタル信号内にある数のシーケンスがどれくらい頻繁に現れるかを検出するように構成される請求項５に記載の回路。
【請求項７】
前記検出器が前記不要な部分の周波数を決定するための回路を含む請求項１ないし請求項６のいずれかに記載の回路。
【請求項８】
前記検出器が前記入力信号の必要な部分および不要な部分に関する情報を決定するための回路を備えると共に、前記デジタル・フィルタが前記必要な部分および前記不要な部分に関する前記情報の比較により適応可能になる請求項１ないし請求項７のいずれかに記載の回路。
【請求項９】
前記デジタル・フィルタが、前記比較がより弱い信号を示す場合よりも、前記比較が強い信号を示す場合に低減された量の処理を実行するように構成される請求項８に記載の回路。
【請求項１０】
前記適応デジタル・フィルタがフィルタ次数、フィルタ係数、および量子化レベルのいずれにも適応するように構成される請求項１ないし請求項９のいずれかに記載の回路。
【請求項１１】
前記情報に応じて動作可能な信号を復調するように構成される回路をさらに含む請求項１ないし請求項１０のいずれかに記載の回路。
【請求項１２】
前記ＡＤＣがノイズ整形回路を備え、前記検出器が前記ノイズ整形回路の出力を使用するように構成される請求項１ないし請求項１１のいずれかに記載の回路。
【請求項１３】
前記ノイズ整形回路が２つまたはそれ以上の直列に結合された積分器段を備え、２つまたはそれ以上の前記段の出力が前記検出器に結合される請求項１２に記載の回路。
【請求項１４】
前記検出器が前記段の前のものにより多くの重みを与えるように前記２つまたはそれ以上の前記出力を組み合わせるための回路を備える請求項１３に記載の回路。
【請求項１５】
請求項１ないし請求項１４のいずれかに記載の前記回路を有する集積回路。
【請求項１６】
請求項１ないし請求項１４のいずれかに記載の前記回路を有するバッテリ給電移動デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路およびそれを有するデバイスに対して、入力で検出された不要な信号の量に応じて適応可能な適応フィルタをもつ回路に関する。
【背景技術】
【０００２】
携帯電話および他の移動通信デバイスなどの用途向けの受信機は、一般にアナログ・デジタル変換器（ＡＤＣ―Analogue to Digital Converters―）ならびにデジタル・チャネル・フィルタおよび復調機能を有する。デジタル・ドメインでそのような機能を扱うことにより一層柔軟な受信機構成が可能になる。一般的な受信機構成が図１に示される。アンテナ５は、選択されたチャネルを、（０のこともある）中間周波数（ＩＦ―Intermediate Frequency―）に変換する無線周波数（ＲＦ―Radio Frequency―）フロントエンド１０に給電する。ＲＦおよび／またはＩＦで、ある信号調整（例えば増幅）および（隣接するチャネルおよび干渉を減衰させるために）チャネル・フィルタ処理をすることもできる。選択されたチャネルの信号が過度に小さいかまたは過度に大きい場合、自動利得制御（ＡＧＣ―Automatic Gain Control―）回路４０を使用して入来信号を増幅するかまたは減衰させてそれを調整することができる。これは、図示のようにＡＤＣの後で、この場合アナログ回路の量を低減することができ、またはＡＤＣの前で、この場合必要な信号を最大入力レベルでＡＤＣに入れ、ＡＤＣのノイズ寄与をできるだけ低くすることができるように行うことができる。図示された受信機では、デジタル・フィルタ３０が使用され、ＡＤＣ２０によって給電される。ＡＧＣはデジタル・フィルタ処理の後のデジタル・ドメインにある。
【０００３】
ＡＧＣは、信号強度の指示に応じて制御する必要がある。これは、不要な信号が含まれることがある場合のアナログ・ドメインで、または後にフィルタ処理後のデジタル・ドメインで検出することができる。一例が図１に示される。デジタルＡＧＣ部分４０は受信信号強度表示（ＲＳＳＩ―Received Signal Strength Indicator―）出力を有する。デジタル・フィルタ３０の後、出力電力が測定され、ＡＤＣの入力信号が過度に大きいかどうかを示すＲＳＳＩ出力信号が生成される。この種のＡＧＣ構成は、ＡＤＣへの入力信号が過度に小さいかまたは過度に大きいかを検出することができるように信号がまずＡＤＣおよびデジタル処理を通らなければならないために遅い。
【０００４】
ＡＧＣを設定する別の方法はアナログ回路でＡＤＣの入力電力を測定することである。このトポロジーの利点は、入力電力がＡＤＣの前で測定されるので測定を早くすることができることである。このトポロジーは、複雑なアナログ回路を必要とするという注目すべき欠点も有する。
【０００５】
ＡＧＣがデジタル・ドメインで実行されることになる場合、ＡＤＣに対してより広いダイナミック・レンジが必要とされる。移動受信機でこれを達成するためにシグマ・デルタ・タイプＡＤＣを使用し、シグマ・デルタ・タイプＡＤＣのデシメーション段の後にデジタル・チャネル・フィルタを設けることが知られている。
【０００６】
信号強度に基づいてデジタル・フィルタの帯域幅を変更することによって携帯電話受信機における干渉チャネルのフィルタ処理を改善することが、米国特許出願第２００３／０８１７０６Ａ１号から分かる。信号強度はデジタル・フィルタの後のＡＧＣ回路によって検出され、フィルタを制御するためにフィード・バックされる。ＡＧＣ回路は、可変利得増幅器（ＶＧＡ―Variable Gain Amplifier―）およびフィルタ制御器部分に受信信号強度表示（ＲＳＳＩ）を与える。フィルタ制御器はＲＳＳＩを使用して、デジタル・フィルタの帯域幅を制御する。フィルタ制御信号は、シリアル・バス・インターフェイス（ＳＢＩ―Serial Bus Interface―）データワードまたは単にアナログ制御電圧とすることができる。フィルタ制御器は、ＲＳＳＩが第１の所定の閾値を超える場合、フィルタの通常の帯域幅を維持するためにフィルタ制御信号を生成する。すなわち、フィルタの帯域幅は従来のＣＤＭＡシステムのフィルタの帯域幅と整合する。比較的強い受信信号がある状態では、フィルタからＡＤＣの入力への信号の帯域幅を最大にすることが望ましい。受信信号が非常に低いとき、ＲＳＳＩが第２の所定の閾値未満である場合、フィルタ制御器によって生成されたフィルタ制御信号はフィルタを第２のより狭い帯域幅に設定する。帯域幅が減少するとノイズ帯域幅が効果的に減少し、隣接チャネル除去が効果的に改善される。ＡＤＣはシグマ・デルタ・タイプまたは他のタイプとすることができる。
【０００７】
米国特許出願第２００３／０１５７９１０Ａ１号は、可変利得レベル、アナログ・デジタル変換器段、チャネル選択のためのデジタル・フィルタ構成、および信号強度推定器を備えた制御可能な増幅器をもつ移動無線受信機用の受信機回路を開示している。信号強度推定器は、信号経路中のフィルタ構成の下流側に接続され、選択されたユーザー信号の信号強度を決定する目的を有する。増幅器は、信号強度推定器によって決定されたユーザー・チャネル信号強度に依存して制御される。
【０００８】
適応デジタル有限インパルス応答ＦＩＲチャネル・フィルタを有することによって、そのような受信機の電力消費を低減させることが、オーストラリア遠距離通信協同研究センタ［Australian Telecommunications Cooperative Research Centre］のヴェルヤノフスキー［Veljanovski］等による論文「ＵＴＲ−ＴＤＤ移動体端末受信機用の低電力で構造変更可能なデジタル・パルス整形フィルタ［A low power reconfigurable digital pulse shaping filter for an UTR-TDD mobile terminal receiver］」から分かる。フィルタ長はフィルタ出力で検出された隣接チャネル干渉（ＡＣＩ―Adjacent Channel Interface―）の量に応じて適応される。帯域内および帯域外で、電力がチャネル・フィルタの出力を使用してモニターされて、フィルタの長さを制御するためにフィード・バックされる。ＡＣＩが低い場合、ＦＩＲフィルタによって使用されるフィルタ・タップの数は減少される。インテリジェント・コントローラはタップの数を調整して、信号対雑音比を所与の閾値より上に維持するのに必要とする最小量が使用される。しかし、この構成はシグマ・デルタＡＤＣでの使用に適しておらず、その理由はそのようなＡＤＣによって実行されるデシメーションはそれを非常に複雑にするので帯域外電力を取り出せないからである。    
回路の改善への必要は残されたままである。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は改善された装置または方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の第１の態様によれば、入力信号をデジタル信号に変換するためのアナログ・デジタル変換器（ＡＤＣ）と、デジタル信号をフィルタ処理するための適応デジタル・フィルタと、入力信号からまたはフィルタの前のデジタル信号から入力信号の不要な部分に関する情報を検出するための検出器と、および情報に応じて適応するように構成されているフィルタに検出された情報をフィード・フォワードするための手段とを備える回路が提供される。
【００１１】
フィルタの出力をフィード・バックするのではなく、検出情報をフィード・フォワードすることによって、適応は不要な干渉の急速な変化に対して非常に速く応答することができる。これは、干渉の増加が検出の前にデジタル・フィルタを通って伝搬するときにフィード・フォワードが遅延を防止するからである。したがって、フィルタが正しく適応され得る前に干渉の急激な増加がエラーのなだれを下流処理に伝搬する恐れがなく、干渉が低い場合に、フィード・フォワードはフィルタ処理を減少させて電力を節約することができる。それは、例えば、検出とフィルタ処理を無関係に設計し最適化することができ、より遅いフィルタ処理、またはより速い、より完全な、またはより効率的な検出を可能にすることも意味する。フィルタは、例えば、復調、等価、ＡＤＣ、またはＡＧＣなどの他の回路機能と容易に組み合わせること、特にシグマ・デルタＡＤＣと組み合わせることができる。情報は、電力レベル、平均電力レベル、信号レベル、周波数、ＲＳＳＩ信号のうちの１つまたは複数を含むことができ、任意の形式にすることができる。
【００１２】
従属請求項の追加の特徴として、入力信号は多くのチャネルを備え、デジタル・フィルタは所望のチャネルを選択するためのチャネル・フィルタを備えることができる。
【００１３】
別のそのような追加の特徴として、ＡＤＣは、オーバーサンプルされたデジタル信号を出力するための変調器を有するシグマ・デルタＡＤＣおよびデシメータを備えることができる。このタイプのＡＤＣは、アナログＡＧＣ回路の必要性を緩和し、例えば、より柔軟または経済的なシステム、またはより少ない電力消費をもたらす。
【００１４】
別のそのような追加の特徴として、デジタル・フィルタは、オーバーサンプルされたデジタル信号を受け取り、ＡＤＣデシメータ動作とチャネル・フィルタ動作を組み合わせるように構成することができる。これにより、デシメーションの後にチャネル・フィルタ処理を行う従来の構成と比べて、全体の処理要件の低減が可能になり、したがって電力消費の低下が可能になる。
【００１５】
別のそのような追加の特徴として、検出器は、オーバーサンプルされたデジタル信号からの信号の不要な部分を検出するように構成することができる。これは、デジタル・フィルタ処理の前に検出することの速度の利点のいくつかは、個別のアナログ検出回路の複雑さの欠点がまったくなしに達成することができることを意味する。
【００１６】
別のそのような追加の特徴として、検出器は、不要な部分に対応してある数のシーケンスがどれくらい頻繁に現れるか検出するように構成することができる。これは、不要な部分がフィルタ処理で除去される前に、ＡＤＣの変調器が、信号の部分の周波数および電力に関する情報を提供する１または０のシーケンス、シーケンスの長さ、およびシーケンスの繰返しの間の周期を出力することができることを活用している。この情報は、精度または出力速度に関して高い性能を有する必要がない、アナログフィルタ、デジタル・フィルタ、またはコリレータなどの比較的簡単な回路で引き出すことができる。検出された不要な部分の多くが正弦波信号の形態のブロッカである場合、これは有用である。変調器シグマ・デルタＡＤＣの出力はパルス幅変調と同様の特徴的なパターンを有することがある。このパターンはブロッカの周波数で繰り返し、したがって、例えば簡単な相関によって検出することができる。
【００１７】
別のそのような追加の特徴として、検出器は、不要な部分の周波数を決定するための回路を備えることができる。これは、デジタル・フィルタがより効率的に適応され、ロールオフ速度、またはロールオフの周波数を調節することを可能にするのに役立つ。
【００１８】
別のそのような追加の特徴として、検出器は、入力信号の必要な部分および不要な部分に関する情報を決定する回路ならびに必要な部分および不要な部分に関する情報の比較によって適応可能になるデジタル・フィルタを備えることができる。これにより、デジタル・フィルタは、検出効率を改善するためにまたは他の目的のためにそれ自体を構成することができる。必要な信号情報は利得制御および信号検出などの他の機能にも使用することができる。
【００１９】
従属請求項の追加の特徴として、デジタル・フィルタは、比較が弱い信号を示す場合に対して比較が強い信号を示す場合の処理の量を低減させるように構成することができる。これは、強い信号が存在する場合、電力消費を低減するのに役立つことができる。
【００２０】
従属請求項の追加の特徴は、適応デジタル・フィルタがフィルタ次数、フィルタ係数、および量子化レベルのいずれにも適応するように構成されることである。これは、電力消費が低減されることを可能にし、例えば、フィルタの周波数応答の両極端に影響する回路の部分の使用をブロックすること、通過帯域の外側の減衰レベルを変更すること、または通過帯域の周波数またはロールオフ速度を変更することを備えることができる。
【００２１】
従属請求項の別のそのような追加の特徴は、回路が情報に応じて動作可能な信号を復調するように構成されることである。例えば、高い信号対雑音比がある場合、そのような復調は少ない処理で行なうことができる。他の後続の回路も情報に応じて動作させることができる。
【００２２】
別のそのような追加の特徴として、ＡＤＣはノイズ整形回路を備えることができ、検出器はノイズ整形回路の出力を使用するように構成することができる。
【００２３】
別のそのような追加の特徴として、ノイズ整形回路は、２つまたはそれ以上の直列結合の積分器段を備えることができ、２つまたはそれ以上の段の出力が検出器に結合される。
【００２４】
別のそのような追加の特徴として、検出器は、段のうちの前のものにより大きな重みを与えるように２つまたはそれ以上の積分器段の出力を組み合わせるための回路を備えることができる。
【００２５】
別の態様は前述の回路を有する集積回路を提供する。
【００２６】
別の態様は、前述の回路を有するバッテリ給電移動デバイスを提供する。
【００２７】
当業者には明白であるように、追加の特徴のいずれも本発明の態様のいずれかと緊密にまたはいずれかと組み合わせることができる。他の利点が、当業者には、特に発明者等に知られていない他の従来技術と比較して明白であろう。
【００２８】
次に、本発明の実施形態が、例として、および添付の図面を参照しながら説明される。
【発明を実施するための最良の形態】
【００２９】
第１の実施形態が図２に示される。これは、必ずしもシグマ・デルタ・タイプではないＡＤＣ１２０および適応デジタル・フィルタ１３０を有する回路を示す。検出器９０は、所望の信号帯域の外からの干渉のレベルを決定し、この情報を適応フィルタ１３０にフィード・フォワードする。さらに、ＡＤＣ１２０の前の他のアナログ回路段１２２、および適応デジタル・フィルタ１３０の後の他のデジタルプロセス段１２４もまた示される。適応デジタル・フィルタ１３０の前に他のデジタルプロセス段、例えばＡＧＣがある場合もある。この構成は、無線受信機の一部を形成することができ、または干渉信号の変化の影響を受けやすい他のシステムに適用することができる。情報は、随意に、例えば、イコライザなどの他の後続の回路段、または復調器にフィード・フォワードすることができる。これらの後続の段による処理の量は、様々な状態に適合するように情報に応じて調節することができる。例えば、使用される最下位ビットの数は変更することができ、電力消費を節約するためにいくつかの段は変更することができる。さらに、随意に、検出器はＡＤＣの前のアナログ信号から供給され得る。この場合、比較的簡単なフィルタがアナログ構成要素で実施することができ、または信号はデジタル形式に変換することができ、簡単なデジタル・フィルタが比較的低い数の係数および比較的低い更新速度で実施され得る。
【００３０】
図３に示される実施形態への導入として、シグマ・デルタＡＤＣの動作が説明される。シグマ・デルタＡＤＣは、大きなダイナミック・レンジの信号を少量の電力消費で受け取ることができる点で性能上の利点を与えることができる。シグマ・デルタの後のデジタル・フィルタを効率的に実行することができる場合、シグマ・デルタＡＤＣを使用することの電力上の利点が単に最大化される。シグマ・デルタ・コンバータの高度にオーバーサンプルされた出力は余分な処理負担をデジタル・ドメインに与え、その結果、電力消費が増大することになる。シグマ・デルタ・コンバータ（１ビットＡＤＣ）のアナログ側は非常に簡単である。デジタル側はフィルタ処理およびデシメーションを行い、シグマ・デルタＡＤＣを実際に生産するのを安価にする。シグマ・デルタ変調器の動作原理はよく知られており、ここで詳細に説明する必要はない。要約すると、入力アナログ情報信号は、ノイズ整形用の積分器などの連続時間アナログフィルタ、サンプラ、およびデジタル・アナログ・コンバータ（ＤＡＣ―Digital to Analogue Converter―）を含むフィードバック・ループに供給される。シグマ・デルタ変調器の出力信号は高度にオーバーサンプルされた速度のビットのストリームである。オーバーサンプルされたビット・ストリームは後続のデジタル処理に送られ、ビット・ストリームは、デシメーションによって、サンプリング周波数Ｆsがオーバーサンプリング比ｋによって増加させられたｋＦsをもつ情報信号の正確なデジタル化表現に変換される。オーバーサンプリングは、ノイズ・フロアを低下させる。ＳＮＲは前と同じであるが、ノイズ・エネルギーは、より広い周波数範囲に拡げられた。シグマ・デルタ・コンバータはデジタル・フィルタをもつ１ビットＡＤＣが引き継ぐことによってこの効果を引き出す。ノイズの大部分はデジタル・フィルタによって除去されるので、ＲＭＳノイズは低減される。この措置によりシグマ・デルタ・コンバータは、低分解能ＡＤＣから広いダイナミック・レンジを達成することができる。エラー電圧を合計することによって、積分器機能の形態のループフィルタは、入力信号にはローパスフィルタとして、量子化ノイズにはハイパスフィルタとして作動する。したがって、量子化ノイズの大部分はより高い周波数に押し込まれ、それはデジタル・フィルタ処理によって除去される。オーバーサンプリングおよび集積化は総ノイズ電力ではなくその分布を変更した。
【００３１】
デジタル・フィルタは１ビット・データ・ストリームを平均して、ＡＤＣ分解能を改善し、注目する帯域の外にある量子化ノイズを除去する。それは信号帯域幅、整定時間、および阻止帯域排除を決定する。デジタル・ローパス機能用のフィルタ・トポロジーの一例は、Ｓｉｎｃ３タイプである
図３では、受信機は適応デジタル・フィルタ１３２およびシグマ・デルタＡＤＣ１２６を有することが示されている。図２におけるように、検出器９０は情報を供給してデジタル・フィルタ１３２を適応させる。この場合、適応デジタル・フィルタ１３２は、ＡＤＣ１２６のデシメーション機能とチャネル・フィルタ機能を組み合わせる。これは、ＡＳＩＣ（特定用途集積回路―Application Specific Integrated Circuit―）またはＦＰＧＡ（利用者書き込み可能論理アレイ―Field Programmable Logic Array―）タイプの回路で実行するか、またはＤＳＰ（デジタル信号処理装置―Digital Signal Processor―）によって所望のように実行することができる。この例では、ＤＳＰ１３５は、復調、等価などの後続のデジタル処理のために設けられている。
【００３２】
受信機はアンテナ５、ＲＦフィルタ１０３を含むアナログ回路、局部発振器信号ＬＯを混合するための後続のミクサ１０５を含む。アナログ・ローパス・フィルタ１０７の後にシグマ・デルタ・タイプＡＤＣ１２６が続く。これにより、デジタル信号が不要な信号の情報に応じて適応される適応デジタル・フィルタ１３２に供給され、チャネル・フィルタ機能が適応されてそれが電力効率に対して最適化される。
【００３３】
検出器９０は、適応デジタル・フィルタ１３２よりも非常に簡単にすることができ、電力が節約されるかまたは複雑さが低減される。一例が図７を参照しながら以下に説明される。特に、デジタル・フィルタ処理の適応は相対的に独立に、すなわち、システムを制御する高レベルなソフトウェアまたは回路を使用するアプリケーションと無関係にすることができ、したがって、そのようなソフトウェアへのインターフェイスを複雑にする必要がない。検出情報は、電力レベル、平均レベル、周波数、周波数領域、閾値との比較、信号の必要な部分との比較、これらの組合せなどの１つまたは複数を含むことができる。
【００３４】
どのようにしてシグマ・デルタＡＤＣ１２６を実行することができるかのより詳細な例が図４および５に示される。どのようにしてチャネル・フィルタおよびデシメーション機能を実行することができるかのより詳細な例が図６に示される。図４において、ＡＤＣ１２６は、多数の積分器段を含む、ノイズ整形用のループフィルタに給電する少なくとも減算器１６０を含み、積分器段は第１段１７０および第２段１８０の２つが示されているが一般にはより多くが使用される。このループフィルタの別の例が以下に説明する図５に示される。積分器段１７０、１８０の出力がサンプラ１９０に供給される。これはオーバーサンプルされた１ビット・データ・ストリームを出力する。これはフィルタ処理およびデシメーションのためにデジタル処理部分１３２に供給される。これは図３に示されたチャネル・フィルタ処理および信号検出と独立した機能であり、けれどもそれらは同じハードウェアで実行することができ、単一のフィルタ処理に組み合わせることができる。デシメーションは、通常、アンチエイリアシングの目的のために初期ローパスフィルタを必要とする。チャネル・フィルタはバンドパス機能とすることができるが、図３の受信機ではＩＦ回路が所望の信号を最も低い周波数に移動させてチャネル選択性をローパスフィルタとすることができる。デジタル・アナログ・コンバータ（ＤＡＣ）２００を介する、減算器１６０の他の入力へのフィード・バック経路もある。
【００３５】
この場合、シグマ・デルタＡＤＣ１２６は、信号電力情報を決定するために検出回路９０に出力を供給する。この部分は、ＡＤＣ１２６の内部積分器の出力からの信号電力を測定する。これは検出器が３つの異なる信号レベル、すなわち低電力（アサートされた信号がない）中間電力（中間電力信号がアサートされる）、および高電力（高電力信号がアサートされる）を認識することができるように構成することができる。これらの信号はチャネル・フィルタ１３２に入力され、デジタル回路を適応させるために使用される。
【００３６】
ノイズ波形整形用のループフィルタ（図５の例では、４次である）は、積分器、コンパレータ、およびフィード・フォワード係数からなる。積分器の数はノイズ波形整形の次数を決定する。フィード・フォワード係数は、ループ安定性を確実にするために伝達関数を高周波で確実に１次にするのに役立つように使用される。ＡＤＣが過励振される場合、積分器の出力信号が上位レベルまたは下位レベルに確実に制限されるようにクリップレベルまたは制限があるようにもできる。これはシグマ・デルタ変調器の大きな信号不安定性を避けることである。図５に示される例では、直列に結合された４つの積分器段３００、３１０、３２０、および３３０がある。サンプラに最終出力を供給することと同様に、コンパレータの出力はデジタル論理信号であり、信号電力情報を出力する組合せまたは時間平均論理回路３８０に供給される。
【００３７】
このＡＤＣでそのようなＲＳＳＩを実行するために、各積分器段の出力は、シグマ・デルタ変調器がまだクリップを始めていないように選ばれるフィード・フォワード係数によって決定されるように、個々に基準と比較するためにコンパレータ３５０、３６０、３７０、３４０に供給される。積分器出力レベルが基準レベルを超える場合、ＲＳＳＩビットが設定される。ビット設定の数（異なるコンパレータによって設定された）は、ＡＤＣがどれくらい厳しく過励振されているかを示す。ＲＳＳＩ出力は、様々な方法でビット設定を組み合わせることによって形成することができる。ＲＳＳＩ出力ビットを使用して、例えば、デジタル・フィルタ処理が適応され、ＡＧＣが設定され、ＡＤＣの過負荷が避けられる。ビット（この場合、４）の組合せは、例えば、単純なＡＮＤゲートによって行うことができる。ＡＮＤゲートの出力が論理「１」である場合、これはＡＤＣが過励振である可能性があることを意味する。
【００３８】
ＲＳＳＩを生成する別の方法は重み付けの方法でビットを組み合わせることである。なぜならば、シグマ・デルタ・コンバータが過励振されている場合、最初に最後の積分器がクリッピングになり、２番目に最後から２つ目の積分器がクリッピングになるなどのように、およびコンバータは優雅に性能が低下するようにシグマ・デルタ・コンバータ係数は設計されるからである。ある段がクリッピングを始める場合、それはシグマ・デルタＡＤＣループの内部信号を歪ませる。シグマ・デルタＡＤＣループの性能の劣化は、全体として、４番目の積分器がクリッピングである場合に最低であり、最初の積分器の場合に最悪である。これは、４番目の積分器がループフィルタの最後にあり、４番目の積分器の前に多くの利得があることを意味するからである。ここで生じたエラーは、依然として適切に作動しているループフィルタの部分によって（量子化ノイズのように）整形される。重み付けされたＲＳＳＩを使用することによって、最初の積分器から来るＲＳＳＩ情報は、４番目の積分器から来るＲＳＳＩ情報と比較してより重要となり得る。
【００３９】
図６において、ＡＤＣ１２０および検出回路１２０、９０はデジタル回路４００に、デジタルデータ信号１２１および中間電力９１および高電力９２を示すデジタル電力情報信号を出力する。デジタル回路は多くの機能を含むことができ、ここではデジタル・フィルタ機能だけが示される。フィルタは電力情報信号によって適応されるように構成される。フィルタは、データ（簡明のために１ビットデータとして示される）に、記憶されたフィルタ係数を乗ずるいくつかの乗算器４２０に給電するためにシリアルデータをパラレル形態に変換するためのシフトレジスタ４３０を含む。乗算器によって出力された結果は加算器４１０によって加算され、出力される。
【００４０】
この例では、適応は、フィルタ応答の両極端にあるフィルタの部分の動作を停止することまたは電力低下することを含む。図６では、これは、入力データ値がフィルタ係数を乗ぜられる前にそれらをブロックすることによって行われる。これは、乗算器のアレイの両端にある乗算器のうちのいくつかをオフに切り替えるためのスイッチ４４０、４５０を含むことができる。少数のスイッチ４５０が中間電力信号に結合され、多数のスイッチ４４０が高電力信号に結合される。このように、通過帯域周波数および阻止帯域周波数は同じままにすることができるが、阻止帯域の減衰は多少劣化する。他のデジタル・フィルタまたは他のデジタル機能を使用し、電力情報によって適応して、所望のように、例えば、電力消費を低減しまたは性能を改善し、メモリまたは処理負荷を低減し、またはフィルタ処理性能を改善することができる。
【００４１】
電力消費を低減するさらなる方法は、シグマ・デルタ信号電力情報を使用してどれだけのビットをフィルタ係数で使用するか適応することである。これにより、後の算術の複雑さが低減され、かつ電力が節約され、または計算時間もしくは計算資源が節約される。
【００４２】
通常の手順に対する利点には次のものが含まれる。
１）受信機の電力消費は様々な入力信号状態に対して最適化することができる。
２）省電力モードへの切替えおよびそれからの切替えをいつ行うかの決定は独立しており、したがって上位層の制御に対して隠されている。これにより、インターフェイスの複雑さが低減され、我々の解決策をより魅力的なものにしている。
【００４３】
通常の手順に対する１つの欠点は、シグマ・デルタＡＤＣの高電力の検出が強い必要な信号、強い干渉、またはブロッカのいずれかであり得ることである。それが干渉またはブロッカである場合、これらの信号を排除するのに十分なフィルタ減衰を保持するのが有用である。これは隣接したチャネル干渉には実現可能であり、それは電力差があまり大きくないからである。特に３ＭＨｚのブロッカが高度に減衰されなければならないＧＳＭのブロッカの場合、この問題はシグマ・デルタＡＤＣのデータ出力を観測することによって解決することができる。大きな正弦波が受信されている場合、シグマ・デルタＡＤＣの出力は、パルス波変調のように見える特有の形状を有する。この変調はブロッカの周波数で繰り返し、したがって、単純な相関によって検出することができる。
【００４４】
図７は、信号の不要な部分に関する情報を決定するのに適する検出器９０の部分の主要機能のいくつか（ブロッカ検出とも言われる）の概略図を示す。これは、入力として、図４のサンプラ１９０の出力として示された、デシメーション前の、シグマ・デルタＡＤＣのオーバーサンプルされたデジタル出力を使用する。まず、ステップ１４３で、静的な値が検出され、すなわち、デジタル出力に変化がないことが検出される。次に、１４４で、前回の値の変化からの時間が決定され、すなわち、前回の静的な値から現在の静的な値までの周期が算出される。１４５で、検出器は、変化の間が特有の周期または一般的な周期であるか、比較的頻繁に繰返し起こる周期であるかを決定する。特有の周期は干渉があることを示す。これを使用して、チャネル・フィルタ処理の量の増加を開始させ、干渉の影響を低減することができる。または、フィルタ処理の増加は必要な信号強度に依存して行うこともできる。所望ならば、干渉の周波数を決定してフィルタが適切に適応されるようにできる。これは、例えば、検出器の中間電力出力９１および高電力出力９２が、検出された干渉がないことまたは検出された干渉のレベルおよび周波数によって決まるようにすることを含むことができる。周波数はほぼ１／周期に等しい。この値はフィルタ適応制御器に出力することができる。これを、フィルタ係数を変更するのに使用して、例えば、通過帯域周波数またはロールオフ速度を変更することができる。
【００４５】
図７に示されたステップを実行し、静的な出力シーケンス間の周期が何であるか解くために使用されるプログラムの一例は以下のよう構成される。よく知られているＭＡＴＬＡＢ言語または他の一般に用いられている言語を使用することができる。以降のステップは特定のコンピュータ言語を使用せずに、一般的な用語で説明される。
ステップ１：前回のシグマ・デルタ・オーバーサンプルされたデジタル出力をロードする。
ステップ２：電流出力をロードする。
ステップ３：出力が静的かどうか確かめるために電流を前の出力と比較する。
ステップ４：そうならば、ＡＤＣの出力はどれだけのサンプルが静的にとどまるかを計数するカウンタを開始させる。
ステップ５：例えば、５つの同一のサンプルの間一定にとどまる場合、その周期のサンプルの数を計数する周期カウンタを開始させる。
ステップ６：信号が一定であるのを止め、別の一定周期が検出された後、この周期カウンタを停止する。
ステップ７：ステップ２から６を繰り返して様々な周期の発生数のプロファイルを作る（図９および１１のヒストグラムなど）。
ステップ８：プロファイルのピークを所定の閾値と比較する。
ステップ９：閾値が所与の時間的周期を超える場合、周期的な干渉が存在すると推定して、発生数からその電力レベルを、ピークの周期からその周波数を引き出す。
【００４６】
実際には、これらのステップは、例えば、ＡＳＩＣまたはＦＰＧＡの論理で、または、例えば、標準言語で書き込まれたソフトウェアを実行するように構成されたプロセッサで実行することができる。
【００４７】
図８および９は、１５３．６ＭＨｚで実行するＵＭＴＳモードのシグマ・デルタＡＤＣを使用する実施例の出力のグラフを示す。図８は２つのライン、すなわちシグマ・デルタへのアナログ入力（破線）およびデジタル・シグマ・デルタ出力（実線）を示す。下端に沿ったスケールはシグマ・デルタ出力のサンプル時間を与える。これは必要な信号が大きい場合のものである。シグマ・デルタの出力はかなりランダムで、容易に識別できるパターンでない。
【００４８】
図９は同じ実施例のヒストグラムを示し、シグマ・デルタ出力の重要フラット・パッチ［significant flat patch］間の測定された周期を示す。１００サンプル未満の周期に重要なピークはない。１００サンプルでのピークは０から十分に離れた周波数であり、注目する範囲の外側にある。これは、受信機に対して必要な周波数が最も低い周波数であり、ゼロＩ．Ｆ．タイプ構成の場合であることを仮定している。
【００４９】
図１０は図８と同様であるが、５ＭＨｚで変調された干渉（すなわち別のＵＭＴＳチャネル）によって影響されている入力信号の場合のグラフである。この場合、矩形波が現れ始める。この矩形波の周波数は干渉の周波数に関連する。図１１は、図１０の場合について出力変化の間の各周期の頻度のヒストグラムを示す。２つのヒストグラムの比較は、２つの状況の間に重要な違いがあり、この違いを使用して大きい必要なもの／干渉の有無を検出することができることを示している。さらに、干渉の周波数は、ヒストグラムのピークがどこに位置するかを調べることによって推定することができる。
【００５０】
利点は多くのシグマ・デルタＡＤＣ応用に関連する。電力節約の利点は、それが特に携帯移動受信機などのバッテリ給電用途または移動用途に関連することを意味する。
【００５１】
結論として、前述されたように、受信機はシグマ・デルタＡＤＣおよび適応デジタル・フィルタを使用する。検出器回路は、フィルタ処理の前にオーバーサンプルされたデジタル信号から信号の不要な部分に関する情報を検出し、検出された情報をフィルタにフィード・フォワードしてフィルタを適応させる。フィルタの出力をフィード・バックするのではなく、検出情報をフィード・フォワードすることによって、適応は不要な干渉の急速な変化に非常に速く応答することができる。これにより、フィルタが正しく適応され得る前に干渉の急激な増加がエラーのなだれを引き起こす恐れがなく、干渉が低い場合にフィルタ処理を減少させて電力を節約することができる。フィルタはオーバーサンプルされたデジタル信号を受け取り、１つの段でデシメーションとチャネル・フィルタ処理を組み合わせる。特許請求の範囲内の他の変形および実施例は当業者には明白であろう。
【００５２】
本明細書および特許請求の範囲では、１つの要素［an element］の前の単語である「１つの［a］」または「１つの［an］」は複数のそのような要素の存在を排除しない。さらに、単語「備える、含む［comprising］」は、リストされたもの以外の他の要素またはステップの存在を排除しない。
【００５３】
特許請求の範囲の括弧の中に含まれている参照符号は、理解を助けることを意図しており、限定することを意図していない。
【００５４】
この開示を読むことから、他の変更は当業者には明白であろう。そのような変更は、アナログ・デジタル変換回路の技術およびそのような回路を使用する用途で既に知られており、本明細書で既に説明された特徴の代わりにまたはそれに加えて使用することができる他の特徴を含む。
【図面の簡単な説明】
【００５５】
【図１】既知の原理による受信機の構成を示す図である。
【図２】第１の実施形態による回路を示す図である。
【図３】別の実施形態による受信機を示す図である。
【図４】図２または３の構成で使用するためのＡＤＣの図である。
【図５】実施形態による、デシメーションとチャネル・フィルタ処理を組み合わせることができるＡＤＣおよびデジタル・フィルタの図である。
【図６】図４の構成で使用するための集積化フィルタ、ＡＤＣ、および検出回路の図である。
【図７】検出器の機能のいくつかの図である。
【図８】シグマ・デルタＡＤＣの変調器の入力および出力のグラフである。
【図９】シグマ・デルタＡＤＣの変調器の入力および出力のグラフである。
【図１０】シグマ・デルタＡＤＣの変調器の入力および出力のグラフである。
【図１１】シグマ・デルタＡＤＣの変調器の入力および出力のグラフである。
【図１】
2008518542.tif 000003
【図２】
2008518542.tif 000004
【図３】
2008518542.tif 000005
【図４】
2008518542.tif 000006
【図５】
2008518542.tif 000007
【図６】
2008518542.tif 000008
【図７】
2008518542.tif 000009
【図８】
2008518542.tif 000010
【図９】
2008518542.tif 000011
【図１０】
2008518542.tif 000012
【図１１】
2008518542.tif 000013
【国際調査報告】
2008518542.tif 000014
2008518542.tif 000015