(57)【要約】本発明は、マスターバスサブスクライバを有するシリアルデータバスのためのスレーブバスサブスクライバに関するものであり、このスレーブバスサブスクライバは、前記データバスを経て受信されるデータパケットのビットレートを、同期ブレイクフィールド、同期フィールドおよびＩＤフィールドを有するヘッダーを有する前記データパケットのヘッダーを用いて認識する。このビットレートの認識は、少なくとも同期フィールドおよび同期ブレイクフィールドの既知のビット間隔を有するビットのエッジ間の期間を評価し、評価した前記期間からビットレートを決定することにより行われる。
2008518497.tif 000002
【特許請求の範囲】
【請求項１】
マスターバスサブスクライバを有するシリアルデータバスのためのスレーブバスサブスクライバにおいて、前記スレーブバスサブスクライバは、前記データバスを経て受信されるデータパケットのビットレートを、同期ブレイクフィールド、同期フィールドおよびＩＤフィールドを有するヘッダーを有する前記データパケットのヘッダーを用いて認識するために、少なくとも同期フィールドおよび同期ブレイクフィールドの既知のビット間隔を有するビットのエッジ間の期間を評価し、評価した前記期間からビットレートを決定することを特徴とするスレーブバスサブスクライバ。
【請求項２】
前記同期ブレイクフィールド、前記同期フィールドおよび前記ＩＤフィールドが、各々１つのスタートビットを有し、前記同期フィールドおよび前記ＩＤフィールドが、各々１つのストップビットを有し、前記同期ブレイクフィールドが１つ以上のストップビットを有することを特徴とする請求項１に記載のスレーブバスサブスクライバ。
【請求項３】
前記同期ブレイクフィールドのストップビットの長さまたは数が前記スレーブバスサブスクライバに前もって知られていない場合、この長さを、前記スレーブバスサブスクライバに指示できる、または、前記スレーブバスサブスクライバ内でプログラムできることを特徴とする請求項２に記載のスレーブバスサブスクライバ。
【請求項４】
前記期間を決定するときに、１ビットからずれる前記同期ブレイクフィールドのストップビットの長さを考慮することを特徴とする請求項１に記載のスレーブバスサブスクライバ。
【請求項５】
前記スレーブバスサブスクライバは、前記同期ブレイクフィールドの第１ビットの立下りエッジと、前記同期フィールドの５ビット分の立下りエッジと、前記ＩＤフィールドの少なくとも第１ビットの立下りエッジとの間の期間を少なくとも評価することを特徴とする請求項１〜４のいずれかに記載のスレーブバスサブスクライバ。
【請求項６】
前記スレーブバスサブスクライバが、前記ＩＤフィールドの既知のビットの立下りエッジの期間と位置もまた評価することを特徴とする請求項５に記載のスレーブバスサブスクライバ。
【請求項７】
前記シリアルデータバスが、ＬＩＮデータバスであることを特徴とする請求項１〜６のいずれかに記載のスレーブバスサブスクライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリアルデータバスのためのスレーブバスサブスクライバに関するものであり、このシリアルデータバスには、少なくとも１つのマスターバスサブスクライバとおそらくいくつかのスレーブバスサブスクライバがさらに接続する。
【背景技術】
【０００２】
このようなシリアルデータバスシステムは、制御信号およびデータを周辺装置に伝送するために自動車に多く用いられている。このような既知のシリアルデータバスシステムは、例えば、伝送速度または信頼性に関しての極めて厳しい要求がなされない目的に使われるＬＩＮデータバスである。
【０００３】
このようなシリアルデータバスシステムには、たいてい１つのマスターバスサブスクライバとおそらくいくつかのスレーブバスサブスクライバが設けられる。特に、スレーブバスサブスクライバは費用効果的な方法で実現されるので、通常、水晶発振子を持たない。しかし、このようなスレーブバスサブスクライバによって所要のビットレートまたはボーレートでシリアル通信を可能にするために、このようなシリアルデータバスのデータバスプロトコルにおいては、同期フィールド、例えば１０ビット（スタートビットおよびストップビットを含む）の既知のビット値を有するフィールド、を有するヘッダーを設けて、ビットレートまたはボーレートを個々のビットエッジの時間系列から決定できるようにしている。しかし、通常、このような同期フィールドは比較的短いので、すなわち、しばしば１０ビット（スタートビットおよびストップビットを含む）なので、ビットレートの決定はあまり正確ではない。さらに、多くのアプリケーションにおいて、妨害がシリアル伝送された信号上に、従って同期フィールド上にも重畳される。またさらに、信号はジッタすなわち時間軸誤差を有するので、所定の信号系列はその限定長のためにビットレートの不正確な決定を招くことになる。
【０００４】
上述した全ての問題によって、実際には、ビットレートの決定がまったく不正確になりうる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、ビットレートまたはボーレートのより正確な決定を、場合によって提供可能なスレーブバスサブスクライバを開示することにある。
【課題を解決するための手段】
【０００６】
この目的は、本発明の第１実施形態においては、請求項１の特徴によって達成される。
【０００７】
マスターバスサブスクライバを有するシリアルデータバスのためのスレーブバスサブスクライバにおいて、前記スレーブバスサブスクライバは、前記データバスを経て受信されるデータパケットのビットレートを、同期ブレイクフィールド、同期フィールドおよびＩＤフィールドを有するヘッダーを有する前記データパケットのヘッダーを用いて認識するために、少なくとも同期フィールドおよび同期ブレイクフィールドの既知のビット間隔を有するビットのエッジ間の期間を評価し、評価した前記期間からビットレートを決定する。
【０００８】
ビットレートを認識するために、本発明に係るスレーブバスサブスクライバは、実際に提供される同期フィールドのビットだけでなく、ヘッダー内で付加的に伝送される同期ブレイクフィールドの既知のビットおよび、好ましくはさらに伝送されるＩＤフィールドの既知のビットも評価する。
【０００９】
これらの他のフィールドの評価の必要条件は、これらのフィールドが既知の位置および既知の値を有するビットを含むということであり、それらの位置、すなわちビットの相互間隔が分かっていなければならない。また、既知の位置および既知のビット値を用いて、これらの既知のビットエッジの時間系列を評価することもできる。これは、原則として、同期フィールドのビットの評価と同様の方法で行われる。しかし、他フィールドの他ビットを用いることによって、明らかに高い精度が達成でき、例えば、ビットレート検出の精度は、従来用いられている８ビットの代わりに初めの２フィールドの合計２４ビットを用いることによって３倍になる。ビットレートは、第３フィールドの始まりまでのこれら２フィールドの既知のビットのエッジを評価して定めた間隔から既知の方法で決定できる（注：第３フィールドのスタートビットの立下りエッジが必要である！）。
【００１０】
さらに、妨害およびジッタに対する感度は、広範囲なビット、すなわちビットレート認識が基づくビット数が多いことによって、明らかに低減される。
【００１１】
さらにまた、本発明に従って動作するスレーブバスサブスクライバは、従来技術で提供されるような、ビットレート認識のために複数フィールドを評価せず、ビットレート認識のために１フィールドだけを使用するスレーブバスサブスクライバと共通のデータバスに使用することができるという利点がある。
【００１２】
都合のよいことに、請求項２に記載の本発明の一実施形態に従って提供されるように、これらのフィールドのスタートビットおよびストップビットを用いて、特定のビットの間隔を決定できる。なぜなら、これらのスタートビットおよびストップビットは既知の位置および値を有するためである。
【００１３】
３フィールド内の既知のビット、すなわち、既知の値および既知の位置のビットの評価は、同期ブレイクフィールドのストップビットも規定の時間長、好ましくは１ビットまたは予め決められた数のストップビットに対してあらかじめ決められた期間を有するものとと仮定する。これは、既知のシステムによくある事例である。しかし、システム内にはマスターバスサブスクライバが存在してもよく、マスターバスサブスクライバは、これらの規則に従わず、同期ブレイクフィールドのストップビットの期間または数を異なってまたは可変的に選択する。従って、請求項３に記載の本発明の他の実施形態では、同期ブレイクフィールドのストップビットの時間長が既知の場合、この時間長をスレーブに信号で知らせるかまたはスレーブ内でプログラムすることを提案している。
【００１４】
請求項４に記載の本発明の他の実施形態は、ヘッダーの上記のフィールドにおいて通常固定的にあらかじめ決められている既知の値を有する特定のビット、従って本発明に係るビットレート認識のために都合よく用いることができる特定のビットを記載している。
【００１５】
請求項５に記載の本発明の他の実施形態では、ＩＤフィールドのいくつかのビットも既知であればビットレート認識に用いる。マスターバスサブスクライバのＩＤコードが既知の場合（通常は既知なものである）、ビットレート認識の精度および信頼性がさらに向上する。
【００１６】
すでに始めの段落で言及したように、本発明に係るスレーブバスサブスクライバは、ＬＩＮデータバスに有利に用いることができる。なぜなら、ＬＩＮデータバスは、その標準化仕様によればヘッダーに上述の３フィールドを有し、特定のビットが定義されているので、特にＩＤフィールドの内容が不明であっても、これらの特定ビットに基づいてビットレート認識を行うことができるからである。
【００１７】
本発明のこれらおよびその他の態様は、以下に記載されている一例としての実施形態を参照すると明らかになり、さらに説明される。
【発明を実施するための最良の形態】
【００１８】
図１は、本発明のスレーブバスサブスクライバ1をブロック回路図の形態で示し、このスレーブバスサブスクライバは、シリアルデータバスDBで他のバスサブスクライバに接続される。これらのバスサブスクライバは、図１には詳細に示さないが、特にマスターバスサブスクライバやおそらく他のスレーブバスサブスクライバである。
【００１９】
図１に示されるスレーブバスサブスクライバは、シリアルデータバスであるデータバスDBに物理的接続を確立するトランシーバ2を有する。
【００２０】
データバスは、例えば、自動車内で安全性に関連しない制御データを伝送するためにしばしば使われる、いわゆるＬＩＮデータバスであってもよい。
【００２１】
発振器3がスレーブバスサブスクライバ1内に設けられ、この発振器の周波数精度は低いので、水晶発振器である必要はない。この発振器の構成により、スレーブバスサブスクライバの構成はかなり費用効率のよいものとなる。
【００２２】
図１は、ビットレートまたはボーレート認識のための回路ブロック4を、スレーブバスサブスクライバ1内にさらに示す。ビットレートおよびボーレート認識のための回路ブロック4は、一方では、発振器3の発振器信号を受信し、他方では、データバスDBを経てシリアルに受信され、トランシーバ2によってビットレート認識のために回路ブロック4に伝送されるデータを受信する。
【００２３】
これらのデータは、シリアルに受信したデータをパラレルデータに変換するシリアル−パラレルコンバータ5に供給される。これらのパラレルデータは、スレーブバスサブスクライバ1内に設けられるパラレルデータバス6で制御部7に伝送され、この制御部7はデータの評価を行い、図１には詳細に示さないが、スレーブバスサブスクライバ1の他の回路ブロックも制御する。
【００２４】
図１に示す発振器3をできるだけ単純にするために、例えば、いかなる水晶発振器も設けずに、さらに、回路ブロック4によるビットレート認識をできるだけ正確かつ安全に実行するために、全てのデータブロックに先行するヘッダーの数フィールドの特別な評価を実行する。このことは、３つのデータパケットを有するこの種のヘッダー構造の概略図を示す図２を参照して、以下にさらに説明される。
【００２５】
図２に示すように、ヘッダー全体は最長３４ビットを有する。ヘッダーは、３フィールド、すなわち、同期ブレイクフィールド、同期フィールドおよびＩＤフィールドに分割される。図２では、同期ブレイクフィールド、同期フィールドおよびＩＤフィールドは、各々１つのスタートビットを有し、同期フィールドおよびＩＤフィールドは各々１つのストップビットを有し、同期ブレイクフィールドは１つ以上のストップビットを有する。
【００２６】
従来技術に従う既知の方式では、同期フィールドのみを用いて、スレーブバスサブスクライバのビットレート認識を行う。同期フィールドの初めの８ビットは既知の位置および既知の値を有するビットを表すので、これらのビットのビットエッジまでの時間間隔を評価することができ、ビットレート認識に用いることができる。この方式の主な不利な点は、８ビットしかビットレート認識に使われず、それゆえ、ビットレート認識の精度が比較的低いということである。さらに、評価されるビットの数が少ないため、妨害およびジッタに対する感度及びこのデータバス妨害の重畳に対する感度が比較的高くなる。
【００２７】
それゆえ、図１に示すように、本発明に係るスレーブバスサブスクライバ内のビットレート認識ブロック4は、他のフィールド、すなわち同期ブレイクフィールドとＩＤフィールドの既知の位置および既知の値を有するビットも評価するように設計される。
【００２８】
図２は、連続するビットがそれぞれ変化するビット値を有するところを示す。同期ブレイクフィールドは１４ビットであり、この例では、ストップビット以外は０にセットされている。ＩＤフィールドは１０ビットであり、スタートビットとストップビット以外の内容はおそらく不明である。
【００２９】
初めの２フィールドは、各々、初めにスタートビット０を有し、終わりにストップビット１を有する。これは、ＩＤフィールドも同様である。同期ブレイクフィールドは複数のストップビットを有してもよく、このことは、おそらく、対応する信号またはプログラミングを用いて、スレーブ1に知らせることができる。
【００３０】
このように、これらのビット位置またはこれらのビットのエッジ並びにこれらのフィールドの有用ビットを用いて、ビットレート認識を行うことができる。最も単純な場合では、同期ブレイクフィールドおよび同期フィールドの最長２４ビットを用いて、ビットレート認識を行うことができる。また、ＩＤフィールドの７つの有用ビットをスタートビットとともに用いて、ビットレート認識を行ってもよいので、ビットレート認識は２４ビットまたは３４ビットの転送時間を考慮に入れることができ、それゆえ、従来技術に従う方式のように８ビットの転送時間のみに基づく場合より動作は明らかに正確になる。
【００３１】
本発明に係るスレーブバスサブスクライバは、ＬＩＮデータバスのためのバスサブスクライバを参照する実施形態において説明してきが、本発明は、この種のデータバスのためのスレーブバスサブスクライバに制限されるものではなく、既知の構造のヘッダーを有するシリアルデータバスのための多くの場合にも用いることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明のスレーブバスサブスクライバのブロック回路図である。
【図２】データパケットのヘッダーのタイミング図である。
【図１】
2008518497.tif 000003
【図２】
2008518497.tif 000004
【国際調査報告】
2008518497.tif 000005
2008518497.tif 000006
2008518497.tif 000007