(57)【要約】  フッ化ビニリデンオリゴマー又はフッ化ビニリデンコオリゴマーの強誘電性薄膜を形成するための方法において、オリゴマー材料が、真空室内で蒸着され且つ基板上に薄膜として堆積され、基板は、堆積されたＶＤＦオリゴマー又はコオリゴマー薄膜のプロセスパラメータ及び物理特性によって決定される範囲の温度に冷却される。強誘電性メモリセル又は強誘電性メモリデバイスを製造するための本発明の方法の適用において、強誘電性メモリ材料は、電極構造間に配置されるＶＤＦオリゴマー又はＶＤＦコオリゴマーの薄膜の形態で設けられる。この方法で製造される強誘電性メモリセル又は強誘電性メモリデバイスは、薄膜が、少なくとも１つの電極構造上に又は第１電極構造と第２電極構造との間に設けられるように、少なくとも１つの第１電極構造及び第２電極構造上に設けられたＶＤＦオリゴマー又はＶＤＦコオリゴマーの薄膜の形態のメモリ材料を有する。
2008540841.tif 000002
【特許請求の範囲】
【請求項１】
フッ化ビニリデン（ＶＤＦ）オリゴマー又はフッ化ビニリデン（ＶＤＦ）コオリゴマーの強誘電性薄膜を形成するための方法であって、他のオリゴマーとＶＤＦコオリゴマー又はＶＤＦオリゴマーが、蒸着によって基板上に堆積され、薄膜を形成し、その蒸着は、基板及び蒸着源を含む密閉されたエンクロージャ内で行われ、
ａ）１ｍｂａｒ未満の圧力に密閉されたエンクロージャを排気するステップと、
ｂ）オリゴマー又はコオリゴマーの過半部分が、極性結晶相で、かつ基板に平行に配向されて結晶化するが、エンクロージャ内の水の飽和蒸気圧が、冷却が開始する前に水蒸気の分圧に等しくなる温度以上の範囲の温度に、基板を冷却するステップと、
ｃ）基板上にオリゴマー又はコオリゴマーを蒸着させて所定厚みを有する薄膜を形成するステップと、
ｄ）堆積されたオリゴマー又はコオリゴマー薄膜が、所定厚みに到達した後、基板の温度を室温まで上昇させるステップとを含むことを特徴とする方法。
【請求項２】
１００個未満の繰り返し単位を有するＶＤＦオリゴマー又はＶＤＦコオリゴマーを選択することを特徴とする請求項１に記載の方法。
【請求項３】
特定の長さを有する開始ＶＤＦオリゴマー又はＶＤＦコオリゴマーのみを選択することを特徴とする請求項１に記載の方法。
【請求項４】
１より大きな多分散性を有する粉末として、開始ＶＤＦオリゴマー又はＶＤＦコオリゴマーを選択することを特徴とする請求項１に記載の方法。
【請求項５】
ＶＤＦコオリゴマー又は形態Ｙ−（Ａ）ｘ−（ＶＤＦ）ｙ−Ｚ（式中、Ｙ及びＺは異なる末端基であり、ＡはＶＤＦとは異なるモノマーであり、ｘ及びｙは整数である）の任意のオリゴマーを選択することを特徴とする請求項１に記載の方法。
【請求項６】
トリフルオロエチレン（ＴｒＦＥ）オリゴマー、クロロトリフルオロエチレン（ＣＴＦＥ）オリゴマー、クロロジトリフルオロエチレン（ＣＤＦＥ）オリゴマー、又はテトラフルオロエチレン（ＴＦＥ）オリゴマーとして、ＶＤＦコオリゴマーのオリゴマーを選択することを特徴とする請求項１に記載の方法。
【請求項７】
ＣＣｌ３、ＯＨ、ＳＨ、ＣＯＯＨ、ＣＯＨ、又はＰＯＯＨとして選択された官能基を有するオリゴマー又はコオリゴマーの末端基の少なくとも１つを選択することを特徴とする請求項５に記載の方法。
【請求項８】
１０−４ｍｂａｒ（１０−５ｋＰａ）から１０−６ｍｂａｒ（１０−７ｋＰａ）の範囲の圧力に、ステップａ）において密閉されたエンクロージャを排気することを特徴とする請求項１に記載の方法。
【請求項９】
−４０℃から−１５０℃の範囲の温度にステップｂ）において基板を冷却することを特徴とする請求項１に記載の方法。
【請求項１０】
強誘電性薄膜がＶＤＦオリゴマーであり、
−８０℃未満の範囲の温度に基板を冷却することを特徴とする請求項９に記載の方法。
【請求項１１】
強誘電性薄膜がＶＤＦコオリゴマーであり、
−４０℃未満の範囲の温度に基板を冷却することを特徴とする請求項９に記載の方法。
【請求項１２】
ＶＤＦオリゴマー又はＶＤＦコオリゴマーの極性結晶相が、β結晶相であることを特徴とする請求項１に記載の方法。
【請求項１３】
冷却された基板を、基板の温度に冷却され且つステップｃ）の直前にエンクロージャ内に設けられるホルダに移送することを特徴とする請求項１に記載の方法。
【請求項１４】
エンクロージャ内に低温表面を提供し、且つ冷却された基板の温度より低い温度にエンクロージャを冷却することを特徴とする請求項１に記載の方法。
【請求項１５】
−１４０℃未満の温度に低温表面を冷却することを特徴とする請求項１に記載の方法。
【請求項１６】
２Å／分から２０００Å／分の蒸着速度を使用することを特徴とする請求項１に記載の方法。
【請求項１７】
５０Åから３０００Å範囲のＶＤＦオリゴマー又はＶＤＦコオリゴマー薄膜の所定厚みを選択することを特徴とする請求項１に記載の方法。
【請求項１８】
３Ｋ／分を超える速度でステップｄ）において温度を上昇させることを特徴とする請求項１に記載の方法。
【請求項１９】
５０℃−１５０℃の範囲の温度にオリゴマー又はコオリゴマーの堆積された薄膜を加熱し、堆積された薄膜をアニールし、それによって残留非極性結晶相を極性結晶相に変換することを特徴とする請求項１に記載の方法。
【請求項２０】
開放型蒸着源、好ましくは穿孔された蓋で覆われる蒸着源を使用することを特徴とする請求項１に記載の方法。
【請求項２１】
基板上に溶融したＶＤＦオリゴマー又はＶＤＦコオリゴマーのスパッタリング又はスプラッシングを避けるように、エンクロージャ内に蒸着源を配置することを特徴とする請求項１に記載の方法。
【請求項２２】
蒸着源と基板との間に間接的な経路を得るように、基板に対して蒸着源を配置することを特徴とする請求項２１に記載の方法。
【請求項２３】
強誘電性材料が、１つ以上の第１電極構造と第２電極構造との間に配置されたＶＤＦオリゴマー又はＶＤＦコオリゴマーの薄膜の形態で設けられる、強誘電性メモリセル又は強誘電性メモリデバイスの製造における請求項１から２２のいずれか一項に記載の方法の使用。
【請求項２４】
電極構造の材料が、チタン、金、アルミニウム、又は窒化チタン、或いは導電ポリマー若しくはそれらの組み合わせとして選択される請求項２３に記載の方法の使用。
【請求項２５】
境界層が、前記第１及び第２電極構造の少なくとも１つと、ＶＤＦオリゴマー又はＶＤＦコオリゴマーの薄膜との間に設けられる請求項２３に記載の方法の使用。
【請求項２６】
高誘電定数を有する境界層の材料が選択される請求項２５に記載の方法の使用。
【請求項２７】
境界層の材料が、導電ポリマー薄膜又はポリビニルホスホン酸（ＰＶＰＡ）薄膜材料として選択される請求項２５に記載の方法の使用。
【請求項２８】
第１及び第２電極構造の少なくとも１つの間に設けられたＶＤＦオリゴマー又はＶＤＦコオリゴマーの薄膜の形態の強誘電性メモリ材料を含む強誘電性メモリセル又は強誘電性メモリデバイスであって、ＶＤＦオリゴマー又はＶＤＦコオリゴマーの薄膜が、請求項１から２２のいずれか一項に記載の方法によって、電極構造の少なくとも１つに、又は前記少なくとも１つの第１及び第２電極構造の第１及び第２電極構造の間に設けられることを特徴とする強誘電性メモリセル又は強誘電性メモリデバイス。
【請求項２９】
第１及び第２電極構造が、それぞれ非導電基板又は背面上に平行短冊状電極の組としてそれぞれ設けられ、設けられた電極構造を有する前記非導電基板は、前記第１及び第２組の電極が、相互に垂直に配向され、ＶＤＦオリゴマー又はＶＤＦコオリゴマーの薄膜の形態の強誘電性メモリ材料が、それらの間に設けられるように配置され、それによって、メモリセルが、交差する電極間の強誘電性メモリ材料に形成されることを特徴とする請求項２８に記載の強誘電性メモリデバイス。
【請求項３０】
第１及び第２電極構造が、絶縁基板又は背面上に設けられ、そこから外側に突出し、ＶＤＦオリゴマー又はＶＤＦコオリゴマーの薄膜の形態の強誘電性メモリ材料が、隣接し突出する第１及び第２電極構造間に形成された凹部内に設けられ、それによってメモリセルが、それらの間に形成されることを特徴とする請求項２８に記載の強誘電性メモリデバイス。
【請求項３１】
電極構造が、絶縁基板又は背面上に設けられ、そこから外側に突出し、ＶＤＦオリゴマー又はＶＤＦコオリゴマーの薄膜の形態の強誘電性材料が、前記電極構造の１つ以上の表面上のコンフォーマル被覆として設けられ、それによって、メモリセルが、第１及び第２電極構造の表面間に形成されることを特徴とする請求項２８に記載の強誘電性メモリデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フッ化ビニリデン（ＶＤＦ）オリゴマー又はフッ化ビニリデン（ＶＤＦ）コオリゴマーの強誘電性薄膜を形成するための方法に関し、他のオリゴマーとＶＤＦコオリゴマー又はＶＤＦオリゴマーは、蒸着によって基板上に堆積され、薄膜を形成し、その蒸着は、基板と蒸着源とを含む密閉されたエンクロージャで行われ、強誘電性メモリセル又は強誘電性メモリデバイスの製造における本発明の使用に関し、最後に、少なくとも１つの第１電極構造と第２電極構造との間に設けられるＶＤＦオリゴマー又はＶＤＦコオリゴマーの薄膜の形態で、強誘電性メモリ材料を含む強誘電性メモリセル又は強誘電性メモリデバイスに関する。
【背景技術】
【０００２】
所定の状況下で様々なポリマーは、強誘電性特性を示す、即ち、それらポリマーは、それらが反対の分極方向に切り替えられることができるように、二極性特性を有するエレクトレットとして見なされることができることは良く知られている。このために、強誘電性メモリセルが、特定の分極状態の１つに設定され、且つ一方の分極状態から他方の分極状態へ切り替えられることができるので、強誘電性ポリマーは、二値データ格納のためのそれらの極性性質を利用する、強誘電性メモリにおけるメモリ材料として提案され且つ適用される。一組の２つの分極状態は、このように、論理０状態又は論理１状態のいずれかを表すために使用されることができる。強誘電性メモリセルにおける設定された残留分極は、ほぼ無限に保持されることができるので、強誘電性メモリは、長期間データ格納に非常に良好に適する。強誘電性ポリマーの良く知られた例は、ポリフッ化ビニリデン（ＰＶＤＦ）であり、ポリフッ化ビニリデンは、フッ化ビニリデン単位で大きな電気双極子モーメントを示し、且つ異なる単位セル及び分子配座を有するいくつかの結晶相を有する。これらは、相Ｉ即ちβ相、相ＩＩ即ちα相、及び相ＩＩＩ即ちγ相と呼ばれる。もちろん、これらの相のうち相Ｉ及びＩＩＩだけが、強誘電性性質を示す。相Ｉ即ちβ相の場合に、分子鎖又は全結晶のｃ軸に垂直な大きな電気双極子は、特定の方向に配置される、なぜなら、分子鎖は、他の結晶形態とは異なる全てトランス配座を有するジグザク平面構造を有するからである。したがって、β相のＰＶＤＦは、それを強誘電性メモリ材料として特に適させる大きな自発分極を有する。ＰＶＤＦでの問題は、β相が、機械力又は電気力を印加することによってだけ得られることができるが、これらの方法は、強誘電体メモリでの使用に好ましくあるべきなど、ＰＶＤＦの非常に薄い膜の調製に容易に適用できないことである。全ての実用目的のために、ＰＶＤＦは、鋳造し且つ次に鋳造膜を多数回機械的な延伸を受けることによって、厚い強誘電性膜を形成するために最初に使用されることができる。しかしながら、少なくとも１９９０年から、適切な強誘電性薄膜は、一般にＰ（ＶＤＦ−ＴｒＦＥ）と省略される、フッ化ビニリデン（ＶＤＦ）及びトリフルオロエチレン（ＴｒＦＥ）のコポリマーを合成することによって得られることができることが分かっている。トリフルオロエチレンは、強誘電性膜が、溶液からスピンコート又は鋳造することによって得られることができるように、結晶化プロセスの動的速度論を変更する。さらに、Ｐ（ＶＤＦ−ＴｒＦＥ）コポリマーは、それらが、強誘電性からパラ電気的性質へ変化する温度であるそれらのキュリー温度が、常に約１５０℃である融点より低い利点を有する。しかし、スピンコートされたＰ（ＶＤＦ−ＴｒＦＥ）薄膜は、十分に均一ではないので、Ｐ（ＶＤＦ−ＴｒＦＥ）の薄い膜であっても、９０ｎｍ未満のライン幅を有して製造されるデバイスでの使用に適していないことが欠点である。典型的に、フィラメントを形成し、走査電子顕微鏡によって見られることができるように、それらは、約４０ｎｍから１００ｎｍにわたって広がることができる。また強誘電性ドメインは、さらに９０ｎｍのライン幅より大きい。
【０００３】
Ｐ（ＶＤＦ−ＴｒＦＥ）薄膜のさらなる欠点は、強誘電性ドメイン又は粒子境界の配向は、堆積プロセスで制御されることができず、これは、Ｐ（ＶＤＦ−ＴｒＦＥ）膜が、長時間単独のままであり、即ち分極反転又は切り替えを受けない設定された分極状態としてインプリントする強い傾向を有し、設定された分極状態に張り付く傾向があり、したがってインプリントされたメモリセルを読み取り又は再書き込みすることを非常に困難にすることである。インプリント現象を避けるために、任意のインプリント電界は、切り替え電界と垂直であり、したがって切り替え、即ちメモリセルの読み出し又は再書き込みの動作に影響を及ぼさないように、粒子境界は、電極表面に垂直に形成されるべきであることを提案されている。しかしながら、アドレス指定されていない強誘電性メモリセルの分極を適切な高周波数で前後に切り替えることによって、フレッシュ動作を実行することを除いて、現在まで、インプリントを避ける適切な技術は開示されていない。しかしながら、これは、メモリセルを疲労させ、その使用寿命を低下させる。
【０００４】
上述のように、薄膜を形成するために、Ｐ（ＶＤＦ−ＴｒＦＥ）コポリマーを処理する好ましい方法は、溶剤を使用するスピンコーティングである。１つのポリマー薄膜層の堆積に使用される溶剤は、堆積プロセスにおいて前に堆積された層を侵食することがあるので、これは、達成可能な構造の複雑さを本質的に制限する。溶液からスピンコーティングによって多層を作るとき、新たな層を形成するために使用される溶液は、既に堆積された層を濡らすことができることを確実にしなければならない。濡れ性適合のこの問題は、溶剤の選択を制限する。スピンコーティングの他の欠点、即ち全体又は完全な表面の堆積は、堆積及びパターニングが、同一の動作で実行し局所的なパターン形成を提供することができないことである。いくつかの種類の電子デバイスに関して、ときには実質的な面内のパターン形成を与えることを必要とするので、これは欠点である。さらなる問題は、シリコンベースの構成要素を有する集積されたハイブリッド回路におけるＰ（ＶＤＦ−ＴｒＦＥ）材料では、Ｐ（ＶＤＦ−ＴｒＦＥ）のキュリー温度又は低い融点が、処理に用いられる温度に対する所定の制限を課すことである。最後に、コポリマーＰ（ＶＤＦ−ＴｒＦＥ）は、純粋なポリフッ化ビニリデンより低い残留分極を有することも欠点である。この理由は、トリフルオロエチレンモノマーは、フッ化ビニリデンモノマーより非常に低い双極子モーメントを有し、且つコポリマーＰ（ＶＤＦ−ＴｒＦＥ）薄膜は、非晶質、即ち非結晶領域を常に含むことである。ＶＤＦオリゴマーが、強誘電性結晶相とともに形成されることがあることは何年にもわたり知られており、また、それが分極切り替えを示すことも示されている。さらに、ＶＤＦオリゴマーは、実際に最近文献に提案されているように、ＶＤＦオリゴマーを強誘電性メモリ材料の優れた候補にする高い双極子モーメントを有する。この事実の認識において、本発明は、強誘電性メモリデバイスのメモリ材料としての強誘電性オリゴマーの使用の調査に基づく。
【０００５】
Ｔａｋｅｄａらによる「真空蒸着によるβ形態ポリ（フッ化ビニリデン）薄膜の準備及び圧電性（Ｐｒｅｐａｒａｔｉｏｎ  ａｎｄ  ｐｉｅｚｏｅｌｅｃｔｒｉｃｉｔｙ  ｏｆ  β  ｆｏｒｍ  ｐｏｌｙ（ｖｉｎｙｌｉｄｅｎｅ  ｆｌｕｏｒｉｄｅ）  ｔｈｉｎ  ｆｉｌｍ  ｂｙ  ｖａｐｏｕｒ  ｄｅｐｏｓｉｔｉｏｎ）」、Ｔｈｉｎ  Ｓｏｌｉｄ  Ｆｉｌｍｓ、２０２、２０５〜２１１頁（１９９１年）に開示されるように、１９９１年に既に、ポリフッ化ビニリデン及びフッ化ビニリデンオリゴマーの薄膜が、真空蒸着によって調製された。ＰＶＤＦ及びオリゴマーＶＤＦの両方の薄膜は、−１５０℃未満の温度に冷却された基板に蒸着することによって堆積された。堆積された薄膜ＰＶＤＦポリマー及びオリゴマーＶＤＦは、基板に平行な分子配向を有するβ相を示し、ＶＤＦオリゴマー薄膜の圧電定数は、ＰＶＤＦの圧電定数より約５０倍大きいことが言及された。
【０００６】
蒸着プロセスの間の電界の印加は、Ｎｏｄａらによる文献「ハロゲン化アルカリ基板上のフッ化ビニリデンオリゴマー薄膜の構造（Ｓｔｒｕｃｔｕｒｅｓ  ｏｆ  ｖｉｎｙｌｉｄｅｎｅ  ｆｌｕｏｒｉｄｅ  ｏｌｉｇｏｍｅｒ  ｔｈｉｎ  ｆｉｌｍｓ  ｏｎ  ａｌｋａｌｉ  ｈａｌｉｄｅ  ｓｕｂｓｔｒａｔｅ）」、Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ、第８６巻、第７号、３６８８〜３６９３頁（１９９９年）の主題であった。この文献は、ＶＤＦオリゴマーは、室温から９０℃の温度に維持されたＫＣｌ（００１）基板上に真空蒸着され、５０℃未満の温度で非極性α相を有して形成されるが、この相から極性β相への相変換は、５０℃から８０℃への基板の温度を上昇することによって引き起こされることができることを開示する。ＶＤＦオリゴマーの分子鎖は、十分な熱移動の下で静電相互作用を用いて、Ｋ＋又はＣｌ−の（１１０）列に沿ってそれらのｃ軸に整列することが示唆された。
【０００７】
Ｎｏｄａらによる文献「エピタキシー成長されたフッ化ビニリデンオリゴマー薄膜の構造及び強誘電性性質（Ｓｔｒｕｃｔｕｒｅｓ  ａｎｄ  Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｎａｔｕｒｅｓ  ｏｆ  Ｅｐｉｔａｘｉａｌｌｙ  Ｇｒｏｗｎ  Ｖｉｎｙｌｉｄｅｎｅ  Ｆｌｕｏｒｉｄｅ  Ｏｌｉｇｏｍｅｒ  Ｔｈｉｎ  Ｆｉｌｍｓ）」、Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ、第３９号、６３５８〜６３６３頁、第１部、第１１号、（２０００年、１１月）において、ＶＤＦオリゴマー薄膜の強誘電性特徴は、最初に明らかになった。ＫＢｒ基板上のエピタキシャル成長されたＶＤＦオリゴマー薄膜の３７ｎｍ厚みの薄膜は、約２００ＭＶ／ｍの保磁力を示し、ＶＤＦオリゴマー薄膜における分極反転は、圧電応答像及びヒステリシス曲線の両方によって確認された。推定された約２００ＭＶ／ｍの保磁力は、ポリマーフッ化ビニリデンの保磁力より非常に大きいことが留意されるべきである。ＶＤＦオリゴマーの薄膜は、分子規模で強誘電性機能を有することができ、したがって、例えば、高密度分子メモリ及び他のナノスケールデバイスにおける新規な電子材料の候補とすることができることを、この研究も明らかに示した。
【０００８】
Ｎｏｄａらによる文献「原子力顕微鏡によって研究されたフッ化ビニリデンオリゴマーの分子強誘電性（Ｍｏｌｅｃｕｌａｒ  Ｆｅｒｒｏｅｌｅｃｔｒｉｃｉｔｙ  ｏｆ  Ｖｉｎｙｌｉｄｅｎｅ  Ｆｌｕｏｒｉｄｅ  Ｏｌｉｇｏｍｅｒ  Ｉｎｖｅｓｔｉｇａｔｅｄ  ｂｙ  Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｙ）」、Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ、第４号（２００１年）、４３６１〜４３６４頁、第１部、第６Ｂ号、（２０００年、６月）において、ＶＤＦオリゴマーの薄膜に形成された局所的な強誘電性ドメインのナノスケール電気特性がさらに研究された。局所的なポーリング及び圧電応答の観察は、分極されたドメインが、導電ＡＦＭ先端と底部電極との間に直流又はパルス電圧を印加することによって、ナノメートル厚みのＶＤＦオリゴマー薄膜に可逆的に形成及び消去されることを明らかにした。６５ｎｍの局所的な強誘電性ドメインが作られ、著者は、ＶＤＦオリゴマーが、高密度データ格納デバイスなどの強誘電性用途の見込みがある候補であり得ることを示唆した。またＮｏｄａらは、２００２年の文献「フッ化ビニリデンオリゴマーの蒸着された膜における分極反転（Ｐｏｌａｒｉｚａｔｉｏｎ  Ｒｅｖｅｒｓａｌ  ｉｎ  Ｖｉｎｙｌｉｄｅｎｅ  Ｆｌｕｏｒｉｄｅ  Ｏｌｉｇｏｍｅｒ  Ｅｖａｐｏｒａｔｅｄ  Ｆｉｌｍｓ）」、Ｐｏｌｙｍｅｒ  Ｐｒｅｐｒｉｎｔｓ  Ｊａｐａｎ、第５１巻、第１２号において、それぞれ１５ＭＨｚ及び８００Ｈｚの周波数で測定された５００ｎｍ厚みのＶＤＦオリゴマー膜のヒステリシス曲線を公開した。電気変位の最大分極は、±１５０ｍＣ／ｍ２の間の範囲にあることが見出され、保磁力は、前者の場合の約１２０Ｖから、はるかに方形のヒステリシス曲線を示す後者の場合の１５０Ｖを超えるまで変わった。さらに、Ｎｏｄａらの「フッ化ビニリデンオリゴマーの蒸着された膜の強誘電性特性の研究（Ｉｎｖｅｓｔｉｇａｔｉｏｎ  ｏｆ  Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｐｒｏｐｅｒｔｉｅｓ  ｏｆ  Ｖｉｎｙｌｉｄｅｎｅ  Ｆｌｕｏｒｉｄｅ  Ｏｌｉｇｏｍｅｒ  Ｅｖａｐｏｒａｔｅｄ  Ｆｉｌｍｓ）」、Ｍａｔｅｒｉａｌ  Ｒｅｓｅａｃｈ  Ｓｏｃｉｅｔｙ  Ｓｙｍｐ．Ｐｒｏｃｅｅｄｉｎｇｓ、第７４８号（２００３年）は、ほぼ液体窒素の温度で様々な基板上に蒸着されたフッ化ビニリデンオリゴマー膜の研究を開示した。ＶＤＦオリゴマー膜は、主に強誘電性相、即ち形態Ｉ即ちβ相での結晶化で形成され、分子鎖は、基板材料及びＶＤＦオリゴマー膜の厚みに関わらず、基板表面に平行に配向されることが示された。強誘電性特性及び性質は、実験的に確認され、５００ｎｍ厚みの膜に関する分極は、６０Ｖ程度の保磁電圧で２５０ｍＣ／ｍ２程度であることが見出された。保磁電圧で、電流応答は７５ｎＡ程度であった。換言すれば、この文献は、約２５０ｍＣ／ｍ２の残留分極及び１００ＭＶ／ｍより幾分高い保磁力強度を有する強誘電性薄膜に関して初期に見出されたことを確認した。
【０００９】
Ｍａｔｓｕｓｈｉｇｅ及びＹａｍａｄａの「ナノ顕微鏡的高密度メモリを有する強誘電性分子膜（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｍｏｌｅｃｕｌａｒ  Ｆｉｌｍｓ  ｗｉｔｈ  Ｎａｎｏｓｃｏｐｉｃ  Ｈｉｇｈ−Ｄｅｎｓｉｔｙ  Ｍｅｍｏｒｉｅｓ）」、Ａｎｎａｌｓ  ｏｆ  ｔｈｅ  Ｎｅｗ  Ｙｏｒｋ  Ａｃａｄｅｍｙ  ｏｆ  Ｓｃｉｅｎｃｅｓ  ９６０、１〜１５頁（２００２年）において、極薄強誘電性分子膜内のナノメートル規模の分極ドメインの形成及び可視化が、ＰＶＤＦ及びＰＶＤＦコポリマーの両方、並びにフッ化ビニリデン（ＶＤＦ）オリゴマーについて記載された。ＶＤＦオリゴマーの薄膜を形成するために蒸着が使用され、分極切り替え性質は、これら膜について特許請求された。Ｍａｔｓｕｓｈｉｇｅ及びＹａｍａｄａは、この極性形態におけるＶＤＦオリゴマーは、分子規模の強誘電性を実現するための可能性を有し、したがってメモリ材料、即ち高密度分子メモリ材料の候補に考えられることができることを結論付けた。しかしながら、ＶＤＦオリゴマーの特定の定量化された結果は、この文献には与えられない。
【００１０】
Ｎｏｄａらの「フッ化ビニリデンオリゴマーの蒸着膜の残留分極（Ｒｅｍａｎｅｎｔ  ｐｏｌａｒｉｚａｔｉｏｎ  ｏｆ  ｅｖａｐｏｒａｔｅｄ  ｆｉｌｍｓ  ｏｆ  ｖｉｎｙｌｉｄｅｎｅ  ｆｌｕｏｒｉｄｅ  ｏｌｉｇｏｍｅｒｓ）」Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ、第９３巻、第５号、２８６６〜２８７０頁（２００３年）は、１３０±３ｍＣ／ｍ２の残留分極及び矩形Ｄ−Ｅヒステリシス曲線が、ほぼ液体窒素温度の白金表面上に蒸着された合成されたフッ化ビニリデンオリゴマー［ＣＦ３（ＣＨ２ＣＦ２）１７］膜で実現されたことを開示した。結果は、ビニリデンオリゴマー薄膜は、非常に高い結晶性を有し、且つ電気双極子が、膜表面にほぼ垂直に配置されることを示唆した。強誘電性ポリマーの保磁力より大きい保磁力は、ＶＤＦオリゴマー鎖でヨウ素原子から生じる立体障害に寄与した。
【００１１】
上述の従来技術刊行物は、ＶＤＦオリゴマーが、強誘電性メモリ材料の見込みがある候補であり得ることを明らかに示した。しかし、後で分かったように公開された研究結果は、ナノ規模強誘電性ドメイン及び残留場に関する強誘電性特性を示し、且つ電流出力が、ＶＤＦオリゴマー自体を強誘電性メモリの関する見込みがある候補材料とすることができるが、従来技術は、市販で実現可能な強誘電性メモリの実現を可能にする強誘電性メモリ材料の都合良い製造に関する明らかな方向性を提供しないことを明らかにした。しかしながら、これは、結局、適切な処理方法が開発されることができるかどうか次第である。
【００１２】
ある程度、本発明の従来技術と見なされることができる上で引用された研究刊行物は、オリゴマー薄膜を強誘電性メモリにおける強誘電性メモリ材料として使用させる可能性を指摘し、さらに分極切り替え及び高い残留分極を含むＶＤＦオリゴマーの強誘電性性質が証明されたが、これらの知見は、主にかなり厚い膜、即ちほぼ５００ｎｍの厚みを有する膜に基づく。より薄い膜に関しては、利用可能なデータはほとんどなく、引用された研究文献は高密度強誘電性メモリにおけるＶＤＦオリゴマー膜の使用に対する明確な推奨を与えるが、どのように所望の強誘電性特性を有する高品質の極薄ＶＤＦオリゴマー膜が、それらを高密度強誘電性メモリ又は１００ｎｍ未満の範囲のライン幅を有するメモリ材料としての用途に適させる方法で作られることができるかの明確な指示を与えない。引用された研究文献は、高品質の極薄ＶＤＦオリゴマー膜の形成を確実にすることに作用するが、同時に、膜の品質に有害であり、それらをメモリ材料として使用することに適させない状況及び条件を避ける、処理ステップにもパラメータの問題にも対処しない。上述のように、コポリマーＰ（ＶＤＦ−ＴｒＦＥ）は、メモリ材料として特に適することを証明した。全く切迫した困難性ではない類似性によって、同様のことが、強誘電性コオリゴマーで予測されるが、文献においてこれらに関するデータは無く、且つそれら適用に関するヒントも無い。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
したがって、本発明の第１の目的は、極薄ＶＤＦオリゴマー又はＶＤＦコオリゴマー強誘電性膜を作製し、高密度強誘電性メモリにおけるメモリ材料としてその十分な範囲までその利用を可能にする方法を提供することである。これに関連して、強誘電性ＶＤＦオリゴマー又はＶＤＦコオリゴマーは、０．１μｍ未満のライン幅及び匹敵する小さなピッチを有するマトリクスアドレス指定可能な強誘電性メモリの実現を可能にすべきことが、特に望ましい。
【００１４】
本発明の第２の目的は、堆積プロセスにおける外部及び環境要因が、そのような要因のために堆積された膜の品質における劣化を避けるように制御される方法を提供することである。
【００１５】
本発明の第３の目的は、強誘電性メモリセル又は強誘電性メモリデバイスの製造における本発明の方法による方法の使用を提供することである。
【００１６】
最後に、本発明の第４の目的は、最小の幾何学的制限を有する強誘電性メモリセル又は強誘電性メモリデバイスを提供することであり、メモリ材料は、本発明の方法によって提供される強誘電性オリゴマー又はコオリゴマーである。
【課題を解決するための手段】
【００１７】
上述の目的並びにさらなる特徴及び利点は、本発明により達成され、方法は、以下のステップを特徴とし、即ち、１ｍｂａｒ未満の圧力に密閉されたエンクロージャを排気するステップと、オリゴマー又はコオリゴマーの過半部分が、極性結晶相で結晶化し、基板に平行に配向されるが、エンクロージャ内の水の飽和蒸気圧が、冷却が開始する前に水蒸気の分圧に等しくなる温度以上の範囲の温度に、基板を冷却するステップと、基板上にオリゴマー又はコオリゴマーを蒸着させて所定厚みを有する薄膜を形成するステップと、堆積されたオリゴマー又はコオリゴマー薄膜が、所定厚みに到達した後、基板の温度を室温まで上昇させるステップとを含み、並びに本発明の方法の使用で、強誘電性材料が、１つ以上の第１電極構造と第２電極構造との間に配置されたＶＤＦオリゴマー又はＶＤＦコオリゴマーの薄膜の形態で提供され、最後に、強誘電性メモリセル又は強誘電性メモリデバイスは、ＶＤＦオリゴマー又はＶＤＦコオリゴマーの薄膜が、本発明による方法によって、少なくとも１つの電極構造上に設けられ、又は前記少なくとも１つの第１及び第２電極構造の第１及び第２電極構造の間に設けられる。
【００１８】
本発明のさらなる特徴及び利点は、添付の従属請求項から明らかである。
【００１９】
本発明は、本発明の全体的な背景の簡単な説明及び本発明による方法に関する例示的な実施形態に関連して、強誘電性メモリセル又はデバイスの製造におけるその使用、その上、添付図面に関連して行われる本発明による方法で作られる強誘電性メモリセル又は強誘電性メモリデバイスの例に関連して、より詳細に以下に説明される。
【００２０】
本発明の任意の特定の実施形態が開示される前に、本発明の理解を容易にするために、本発明の全体的な背景の考察が与えられる。
【００２１】
本出願の導入部で述べられたように、ＶＤＦオリゴマーは、堆積温度及び堆積速度を制御することによって、α相、即ちパラ電気相の結晶に直接結晶化された薄膜を形成するために使用されることができることは、１９９１年に見出された。これは、特に日本において、基本並びにＶＤＦオリゴマー薄膜の電気特性の極めて広範な研究を導くが、それは、ごく最近まで、即ち２００１年に、ＶＤＦオリゴマーが、強誘電性メモリにおけるその適用に必要な要件である双極子極性性質及びヒステリシス並びに分極反転を示したことを、Ｎｏｄａらが見出すまで導かれなかった。しかしながら、原子力顕微鏡が、膜をサブミクロン範囲で局所的に探り且つ極性反転を生じる強誘電性ドメインを検出するために使用されたが、最近まで、極薄オリゴマー膜、特にＶＤＦオリゴマーの強誘電体特性に関する特定の結果は、開示されなかった。かなり厚い、即ち５００ｎｍの厚みを有するＶＤＦオリゴマー膜の公開された研究結果は、１３ｍＣ／ｃｍ２程度の大きな残留分極を有する十分に規定されたヒステリシス曲線、及び１２０ＭＶ／ｍ程度の保磁力を示して開示された。原子力顕微鏡を使用することによって、極薄オリゴマー膜を局所的に探り、且つその中の強誘電性ドメイン並びに分極反転を生じることを検出することが可能になった。極薄膜に関して、測定されたヒステリシス曲線又はいわゆるＰＵＮＤ測定値の形態での電気データ、２つの正パルス及び２つの負パルスが続く負の事前設定パルスを有する、強誘電性材料を探るために使用される標準のパルスシーケンスは、公開されていない。強誘電性オリゴマーの極薄膜に関するそのようなデータの欠如は、恐らく、必要な品質を有するそのような膜を作成することができないこと、例えば、その強誘電性性質に不利な影響を生じさせることがある欠陥の不在に関連する。しかしながら、極薄ＶＤＦオリゴマー又はコオリゴマー強誘電性膜を製造する適切な方法に到達するために本出願人によって実施される研究は、全体的に、本発明による方法が、高品質膜、及び記載の終わりでより多く述べられる本発明の上述の目的を実現することができることを示す、ヒステリシス曲線及び疲労曲線に関して測定結果を与えた。
【００２２】
強誘電性薄膜メモリにおけるメモリ材料として極薄ＶＤＦオリゴマー膜を適用することを可能にするために、品質に関する要件は、ＰＶＤＦ又はＰ（ＶＤＦ−ＴｒＦＥ）メモリ膜に関して同様に設定される要件にかなり類似する。特に、膜におけるクラック及びピンホール、頂部金属電極が既に堆積されたメモリ材料上に堆積されるときに、短絡を導くことがある欠陥を避けることが必要である。この問題は、従来技術として上記で引用された公開された研究で全く対処されていないと考えられる。したがって、本出願の研究は、工業規模での製造のために本発明による方法の実施に向けられ、これは、堆積されたオリゴマー薄膜の品質が、大きな面積にわたって維持されなければならず、少なくとも４インチ（約１０．２ｃｍ）ウェーハを覆うことができなければならないことを意味する。また、これに関連して、及び工業適用のための経済的なプロセスの要件を満たすために、堆積時間は長すぎることはできない。上に引用した研究刊行物において、特に、Ｎｏｄａらの論文「エピタキシャル成長されたフッ化ビニリデンオリゴマー薄膜の構造及び強誘電性性質（Ｓｔｒｕｃｔｕｒｅｓ  ａｎｄ  Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｎａｔｕｒｅｓ  ｏｆ  Ｅｐｉｔａｘｉａｌｌｙ  Ｇｒｏｗｎ  Ｖｉｎｙｌｉｄｅｎｅ  Ｆｌｕｏｒｉｄｅ  Ｏｌｉｇｏｍｅｒ  Ｔｈｉｎ  Ｆｉｌｍｓ）」、Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ、第３９号、６３５８〜６３６３頁、第１部、第１１号、（２０００年、１１月）、「原子力顕微鏡によって研究されたフッ化ビニリデンオリゴマーの分子強誘電性（Ｍｏｌｅｃｕｌａｒ  Ｆｅｒｒｏｅｌｅｃｔｒｉｃｉｔｙ  ｏｆ  Ｖｉｎｙｌｉｄｅｎｅ  Ｆｌｕｏｒｉｄｅ  Ｏｌｉｇｏｍｅｒ  Ｉｎｖｅｓｔｉｇａｔｅｄ  ｂｙ  Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｙ）」、Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ、第４号（２００１年）、４３６１〜４３６４頁、第１部、第６Ｂ号（２０００年、６月）、「フッ化ビニリデンオリゴマーの蒸着された膜における分極反転（Ｐｏｌａｒｉｚａｔｉｏｎ  Ｒｅｖｅｒｓａｌ  ｉｎ  Ｖｉｎｙｌｉｄｅｎｅ  Ｆｌｕｏｒｉｄｅ  Ｏｌｉｇｏｍｅｒ  Ｅｖａｐｏｒａｔｅｄ  Ｆｉｌｍｓ）」、Ｐｏｌｙｍｅｒ  Ｐｒｅｐｒｉｎｔｓ  Ｊａｐａｎ、第５１巻、第１２号（２００２年）、「フッ化ビニリデンオリゴマーの蒸着された膜の強誘電性特性の研究（Ｉｎｖｅｓｔｉｇａｔｉｏｎ  ｏｆ  Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｐｒｏｐｅｒｔｉｅｓ  ｏｆ  Ｖｉｎｙｌｉｄｅｎｅ  Ｆｌｕｏｒｉｄｅ  Ｏｌｉｇｏｍｅｒ  Ｅｖａｐｏｒａｔｅｄ  Ｆｉｌｍｓ）」、Ｍａｔｅｒｉａｌ  Ｒｅｓｅａｃｈ  Ｓｏｃｉｅｔｙ  Ｓｙｍｐ．Ｐｒｏｃｅｅｄｉｎｇｓ、第７４８号（２００３年）、Ｍａｔｓｕｓｈｉｇｅ及びＹａｍａｄａの「ナノ顕微鏡的高密度メモリを有する強誘電性分子膜（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｍｏｌｅｃｕｌａｒ  Ｆｉｌｍｓ  ｗｉｔｈ  Ｎａｎｏｓｃｏｐｉｃ  Ｈｉｇｈ−Ｄｅｎｓｉｔｙ  Ｍｅｍｏｒｉｅｓ）」、Ａｎｎａｌｓ  ｏｆ  ｔｈｅ  Ｎｅｗ  Ｙｏｒｋ  Ａｃａｄｅｍｙ  ｏｆ  Ｓｃｉｅｎｃｅｓ  ９６０、１〜１５頁（２００２年）、及び最後に、Ｎｏｄａらの「強誘電性フッ化���ニリデンオリゴマーの蒸着された薄膜のパイロ電気性（Ｐｙｒｏｅｌｅｃｔｒｉｃｉｔｙ  ｏｆ  Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｖｉｎｙｌｉｄｅｎｅ  Ｆｌｕｏｒｉｄｅ  Ｏｌｉｇｏｍｅｒ−Ｅｖａｐｏｒａｔｅｄ  Ｔｈｉｎ  Ｆｉｌｍｓ）」、Ｊａｐａｎｅｓｅ  ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ、第４２号（２００３年）、１３３４〜１３３６頁、２００３年１１月は、分極結果を開示し又は示し、各基板又はウェーハの処理時間に関して顕著に目立つ２つのパラメータが存在する。第１のパラメータは、２Å／分〜４Å／分の範囲にある堆積速度であり、これは、本発明の目的を満たすゴールとして、５００Å厚みのＶＤＦオリゴマー膜に関しても、堆積時間が１２５分〜２５０分程度であることを意味する。各オリゴマー被覆されたウェーハに関するターンアラウンド時間を増大する第２のパラメータは、堆積時の非常に低い基板温度から室温までウェーハを加熱するために必要な時間である。全ての従来技術は、ＶＤＦオリゴマー膜の堆積の後に、ウェーハは、真空で周囲温度に非常にゆっくり加熱されなければならないことを示す。しかしながら、これは実際の消費時間に関して何を意味するかを指示しないが、本出願人は、全体のサイクル時間に関して、３°Ｋ／分の加熱速度が最小値として考慮されなければならず、それは、非常に大きいことが有利であり得ることを見出した。
【００２３】
本発明は、特に、フッ化ビニリデンオリゴマー（ＶＤＦオリゴマー）又はフッ化ビニリデンコオリゴマー（ＶＤＦコオリゴマー）を使用して、強誘電性薄膜メモリにおけるメモリ材料として強誘電性薄膜を形成するための方法に関する。ビニリデンモノマーは、一般的に、式−Ｈ２ＣＣＸ２を有する単位であり、式中Ｘは、通常、塩化物、フッ化物、又はビニリデン樹脂と呼ばれるシアン化物ラジカル化合物である。ビニリデン自体は、エチレンから１つの原子を取り除くことによって誘導されるビニル基ＣＨ２＝ＣＨ−に基づく。換言すれば、フッ化ビニリデンは、単に２つのフッ素原子を有するビニリデン樹脂である。ＶＤＦオリゴマーは、制限された数のそのようなともに鎖状にされた単位によって形成され、上述のように強誘電性、即ち特定の状態下で形成されたときに極性結晶相を有することを示された。
【００２４】
図１ａは、ＶＤＦモノマーの構造を示す。２つの水素原子は、第２の炭素原子への二重結合を形成する第１の炭素原子に結合される。２つのフッ素分子は、第２の炭素原子に結合される、図１ｂは、ＶＤＦコオリゴマーの構造を示し、ここで、５つのＶＤＦモノマーの鎖として表現されるが、特定の末端基を示すことはない。ＶＤＦ分子の炭素原子は、それらの隣接する炭素原子に結合し、選択された末端基（図示されず）に取り付けられたオリゴマー鎖のバックボーンを形成する。
【００２５】
図２は、異なる基板温度で、即ちそれぞれ−８０℃と−９０℃の基板温度で堆積されたＶＤＦオリゴマー薄膜のフーリエ変換赤外（ＦＴＩＲ）スペクトログラフを示す。非極性結晶相ＩＩ（α相）が−８０℃で支配的であるが、極性結晶相Ｉ（β相）が−９０℃の堆積温度で支配的であり、−８０℃と−９０℃との間の温度で堆積された薄膜は、極性β相の部分を増大すること示すことが見られる。分光測定に基づき、それぞれ非極性結晶相ＩＩ（α相）及び極性結晶相Ｉ（β相）の部分は、温度の関数として評価されることができる。これは、スペクトログラフを使用することによって行われることができる。８８０ｃｍ−１帯域に対する１２１０ｃｍ−１帯域の比は、薄膜における非極性α相の部分を確立し、一方、８８０ｃｍ−１帯域に対する１２７３ｃｍ−１帯域の比は、その中の極性β相の部分を確立するために使用された。これらの比が図３に示される。ここで、非極性α相が上昇された温度で支配的であるが、極性β相が実質的に室温で現れ、β相の部分が、温度が低下するにつれて連続して増大することが分かる。−８０℃で、β相は、ＶＤＦオリゴマー膜の過半部分を形成し、約−１５０℃でピークに達し、約−１５０℃は、強誘電性薄膜を得るためにＶＤＦオリゴマーの堆積のための最小基板温度と考えられることができる。８８０ｃｍ−１でのＩＲ帯域は、全ての試料において常に存在し、その強度は、試料の調製条件によってそれほど変更されないことは留意されるべきである。したがって、オリゴマー及びコオリゴマー薄膜におけるα及びβ相の部分を評価するための内部基準として適している。
【００２６】
本発明者らによって実行された研究に基づいて、ＶＤＦコオリゴマー、即ちトリフルオロエチレンを有するＶＤＦ（ＶＤＦ−ＴｒＦＥ）の堆積は、同様のラインに沿って行われることが見出された。しかしながら、コオリゴマーＶＤＦ−ＴｒＦＥとともに、極性β相は、恐らくほぼ−４０℃から−５０℃のＶＤＦオリゴマーの場合より非常に高い温度で、ＶＤＦ−ＴｒＦＥコオリゴマー薄膜の過半部分として現れる。
【００２７】
以下に本発明による方法の例示的な実施形態が詳述され、これに関連して、オリゴマー又はコオリゴマーを形成する適切な堆積温度の選択に重要性は、強調されなければならない。堆積は、上限及び下限を有する温度間隔内で行わなければならない。上限は、所望の結晶相（即ち強誘電性）及びその配向に従う。
【００２８】
極性結晶相の可能な限り多くの部分を得ることが重要であるだけでなく、ＶＤＦオリゴマーが、−８０℃未満の温度で堆積され、極性結晶相ＩＩ即ちβ相が、基板に平行に配向されたオリゴマーの結晶軸を有して得られることも見出された。これは、純粋なＶＤＦオリゴマーに当てはまる。温度が−８０℃より上に上昇するなら、非極性α相が支配的になり始める。より高い温度で、オリゴマーは、ランダムに配向されたそれらの結晶軸を有して堆積される。下限温度は、堆積のために基板ホルダを冷却する前の真空システムの特徴に依存する。下限温度は、したがって、水の飽和蒸気圧が、基板ホルダの冷却の前にシステムにおける水蒸気の分圧に等しい温度によって与えられるべきである。これは、基板が、極性結晶形態Ｉを得るために−８０℃未満の温度に冷却される必要がある事実に関連する。冷却プロセスの間に、真空室内のある程度の残留水蒸気は、基板の表面上に凝結する、即ちウェーハに凝結する。例えば、１０−６ｍｂ（１０−７ｋＰａ）の水蒸気の分圧及び１の付着係数で、水分子の単層は、３秒毎に形成される。図４は、温度の関数として水の蒸気圧を示す。ほぼ−１２２℃で、水の蒸気圧は１０−６ｍｂ（１０−７ｋＰａ）であり、一方−１４０℃で、水の蒸気圧は１０−９ｍｂ（１０−１０ｋＰａ）に低下することが分かる。真空システム内の残留ガスの６５％〜９５％は、水蒸気であり、システムが排気されたとき、より重い分子はより軽い分子に対して優先して取り除かれるので、ほとんどの通常の高真空システムは、１０−７ｍｂ（１０−８ｋＰａ）から１０−６ｍｂ（１０−７ｋＰａ）の範囲のベース圧力及び同程度の水の分圧を有する。換言すれば、約−１４０℃の温度が、高真空システム内の堆積温度として使用されるなら、かなりの量の水が表面上に凝結するが、−１４０℃未満の堆積温度は、１０−１１ｍｂ（１０−１２ｋＰａ）ほど低い圧力を有する超高真空システムで許容可能であり得る。さらに、下限温度よりわずかに高い温度でも、水は表面上に凝結し、したがって可能な限り高い温度が選択されるべきである。これは、基板のウェーハが、真空室からそれが取り除かれる前に周囲温度に加熱されるべきであるとき、堆積後に何が起こるかに関連する。このプロセスの間に、凝結された水は、ウェーハから放出される。より速く水が加熱されるほど、より早く水が放出される。水の放出は、より低いウェーハにおける気泡又はクラックの形成を導くことがある。ウェーハ基板上の凝結された水の効果を緩和する１つの方法は、オリゴマー薄膜の堆積後に低速でウェーハを加熱することであり、それによって、システムのより延長された静定時間を可能にする。
【００２９】
オリゴマー又はコオリゴマー薄膜は、蒸着によって堆積され、このために、当技術にそれ自体知られ且つ図５に示される蒸着器システムが使用されることができる。図５は、蒸気堆積室又はエンクロージャを通る概略断面を表し、真空堆積室又はエンクロージャは、単に蒸着器と呼ばれる蒸着るつぼ２と、その露出された表面上に設けられたストリップ状電極メタライゼーションで基板８を支持する基板ホルダ３とを含み、露出された表面は、ここでは基板ホルダ３に接続されたるつぼ冷却剤移送パイプ７の表面に実質的に平行に向けられる。蒸着器２は、開放タイプ又は穿孔された蓋を有するタイプであり得る。エンクロージャ１は、室を排気するために真空ポンプ４に接続され、さらに室は、堆積時間を制御するように動作可能な、即ち、オリゴマー又はコオリゴマー層の所望の厚みに到達されたときにそれが閉鎖するシャッタ５、並びに堆積されたオリゴマー又はコオリゴマー薄膜の厚みを監視するための手段６を含む。堆積速度、並びに堆積された薄膜の成長及び厚みは、図５に示されるように、エンクロージャ１内に設けられた厚みモニタの手段によって制御されることができる。強誘電性メモリデバイスを形成するために、オリゴマー又はコオリゴマー膜は、基板８の表面上に設けられた堆積された被覆電極構造である。これら電極は、強誘電性メモリデバイス内に設定された第１電極を形成するために、平行なストリップ状メタライゼーションとして通常堆積される。
【００３０】
オリゴマー又はコオリゴマー薄膜の形態のメモリ材料が、電極上に堆積された後、及び最終処理の後で、第１電極組及び堆積された強誘電性薄膜を有する基板は、第２組の電極が第１組の電極に垂直に向けられるように、メモリ薄膜層上に設けられ且つ配置されるが、第１組における電極に類似する第２組の平行なストリップ状電極を有する絶縁背面を含む第２の構成部品に結合されることができ、それによって、２つの分極状態のいずれかとして二値を格納することができるメモリセルが、いずれかの組の２つの交差する電極間のメモリ材料に規定され且つ生成される。蒸着室の真空システムの他の可能な変形例、並びに本発明の方法により強誘電性薄膜で被覆されることができる他の種類の電極構造は、以下にさらにより詳細に考察される。
【００３１】
フッ化ビニリデンオリゴマーの強誘電性薄膜を適用するための本発明による方法の第１の実施形態は、次に考察される。
【００３２】
図１ｂに示されるような構造、即ちＹ−（ＶＤＦ）ｙ−Ｚ（式中Ｙ及びＺは異なる末端基であり、ｙは整数である）の形態を有する開始ＶＤＦオリゴマーは、蒸着及び堆積のために選択され、好ましくは１より大きな多分散性を有する粉末として選択される。また、好ましくは、開始ＶＤＦオリゴマーは、特定の長さで選択される。ＶＤＦオリゴマーは、さらに１００個未満の繰り返し単位で選択される。オリゴマー膜によって覆われる電極組を有する基板８は、基板ホルダ３内に搭載され、図５に示されるように真空室内に配置される。真空室は、次に上述のように選択される温度で排気され、ＶＤＦオリゴマー薄膜の堆積の場合には、−８０℃から−１０５℃の間の範囲にあるように選択される。−８０℃の温度で、堆積されたＶＤＦオリゴマーは、極性結晶相Ｉ即ちβ相の過半部分を有して形成される。他方、基板ホルダ３及び基板８の温度は、エンクロージャ内の水の飽和蒸気圧が、冷却が開始する前の分圧に等しい温度より高くあるべきである。理由は、凝結が避けられなければならないことであり、換言すれば、冷却が始まる前に、分圧が１０−４ｍｂ（１０−５ｋＰａ）であるなら、冷却後の適用可能な最低温度は、−１００℃程度である。しかしながら、図５に示されるように、真空室は、エンクロージャ１内のいずれかの場所に配置される低温トラップ９を備えることができ、蒸気がまだ凝結し且つその上で凍結できるように、例えば−１４０℃又はそれ以下の実質的により低い温度に冷却されることができる。後続のステップにおいて、基板ホルダに適切な冷却剤を供給することによって行われることができる基板の適切な冷却の後で、ＶＤＦオリゴマーは、るつぼ又は蒸着器から選択された蒸着堆積速度で蒸着される。ＶＤＦ結晶は、既に６０℃で昇華を始め、且つ溶解曲線は、１５０℃でのピークに増大することが示された。プロセスの経済性は、蒸着速度が、可能な限り高くあるべきであり、そのことは蒸着器の温度は１００℃より高くあるべきであり、約２Å／ｓ−１の蒸着速度を与えることを意味する。蒸着器温度を上昇させ、即ち、るつぼ内のＶＤＦオリゴマーの温度を１５０℃に近づく値に上昇させることは、実質的により高い蒸着速度を生じる。今日の開発は、１５０ｎｍから１００ｎｍ厚み程度の膜厚みの可能性を目指しているので、これら膜が、１分などで堆積されることができることが好ましい。実際の問題として、７００Å／分即ち約１２Å／ｓの堆積速度は、ＶＤＦオリゴマーを堆積するために本発明による方法の実際の実施形態で首尾よく得られた。堆積されたＶＤＦオリゴマー膜の所望の厚みが到達された後、真空室内に設けられた厚みモニタ６によって測定されたとき、例えば、堆積は図５に示されるように蒸着器２と基板ホルダ３との間に設けられたシャッタ５を閉鎖することによって終了され、基板温度は、次に、室温にかなり低速で上昇される。温度上昇は、好ましくは、室温に３０分間よりわずかに長い間に到達されることを示す、３Ｋ／分を超える速度で行われることができる。真空室内の残留水蒸気は、それが、凝結された水が上述のようにウェーハから放出される場所で、ピンホール、気泡、及びクラックなどの堆積されたオリゴマー薄膜における様々な表面欠���の形成を導くことがあるので問題であることに、特に留意するべきである。
【００３３】
既に上述のように、基板温度は、ＶＤＦオリゴマーの堆積の間にあまり低すぎないことは重要であるが、堆積が−８０℃から−１０５℃の温度範囲で行われる場合のように、堆積されたＶＤＦオリゴマーのある部分が、非極性結晶相ＩＩ即ちα相で結晶化することは、同時に許容されなければならない。したがって、本発明による方法のこの実施形態において、基板が室温に加熱された後、及び堆積後に実行される最終ステップは、非常に重要な態様であり、堆積されたＶＤＦオリゴマー薄膜のその熱処理又はアニーリングが、５０℃から１５０℃の範囲の温度で行われる。図６に示されるＦＴＩＲスペクトログラムから、−９０℃で堆積されたＶＤＦオリゴマー薄膜が、極性β相で結晶化された過半部分を含むが、まだある量のα相非極性結晶を含むことを見ることができる。次に、１００℃で堆積されたＶＤＦオリゴマー膜をアニーリングすることによって、−９０℃で記録されたＦＴＩＲスペクトログラムと、１００℃でのＦＴＩＲスペクトログラムとの比較から、α相からのスペクトルへの寄与は大きく消滅したことを示し、したがって非極性α相結晶が、極性β結晶相へ変換され、堆積されたＶＤＦオリゴマーの均一な結晶性を改善し、結果としてさらに強化された強誘電性特徴を有する非常に改善されたオリゴマー薄膜を生じることを意味する。
【００３４】
本発明による方法の上述された実施形態で堆積されたＶＤＦオリゴマー薄膜の有利な強誘電性特性は、ヒステリシス曲線の測定、分極切り替え性質、及び疲労曲線の決定によって確認される。図７は、金電極間に堆積された６００Å（６０ｎｍ厚み）のＶＤＦオリゴマー膜で得られたヒステリシス曲線を示す。ヒステリシスは、１１ボルトの振幅及び１０Ｈｚの周波数を有する三角波を用いて測定された。ヒステリシス曲線から、良好に規定されるが、ほぼ方形形状、先端及び約１２．５ｍＣ／ｍ２の残留分極、並びに実際にはあまり高くない飽和分極を有することが見られる。保磁電圧は６ボルトであり、６０ｎｍ厚みの膜を有し、これは、保磁力が１００ＭＶ／ｍで推定されることができることを示す。当業者に良く知られているように、次に例えば一方の残留分極状態が、格納された論理０を表すために使用されることができ、他方の残留分極状態が、格納された論理１を表し規定するために使用されることができる。残留分極状態は、無限大に長い持続期間安定しており、一組の残留分極状態は、保磁電圧Ｖｃより高い切り替え電圧Ｖｓを印加することによって反対方向に切り替えられることができる。図７から見られることができるように、切り替え電圧は、例えば約１０ボルトとすることができる。それが正であれば、残留分極状態のメモリセルは、飽和に極性化されるだけであり、切り替え電圧をオフにした後、メモリセルは、再び元の分極状態に戻り、このように格納された論理０を維持する。他方、論理１を格納する負の残留分極状態のメモリセルは、正の切り替え電圧によって切り替えられ、正の飽和状態に到達するまで、分極状態がヒステリシス曲線に沿って反時計方向に進み、切り替え電圧をオフにした後、メモリセルは、正の分極状態へ反転し、したがって次に論理０を格納すると見なされることができる。これが、再書き込みプロセスであることを意図されないなら、元の論理１は、ただ類似する大きな切り替え電圧−Ｖｓを印加し、且つ正の残留分極状態から負の残留飽和値へヒステリシス曲線に沿って極性を駆動することによってリセットされることができ、切り替え電圧−Ｖｓをオフにした後、その元の状態に、即ち負の残留分極状態にメモリセルを戻し、したがって、格納された論理１はリセットされる。
【００３５】
測定されたヒステリシス曲線によって示される結果を確認するために、さらなる試験が、いわゆるＰＵＮＤ（ｐｏｓｉｔｉｖｅ  ｕｐ，ｎｅｇａｔｉｖｅ  ｄｏｗｎ）測定手順を実行することによって行われた。測定手順は、強誘電性材料を探るために標準のパルスシーケンスを使用し、２つの正のパルス及び２つの負のパルスのシーケンスが続く負のプリセットパルスを含む。非常に厚い膜、即ち５００ｎｍ程度の厚みを有する膜に関するそのような測定は、公開されたが、本発明による方法の上述された実施形態で得られた極薄ＶＤＦオリゴマー膜に関しては以前には公開されていない。図８は、１１ボルトで３０ｍｓの持続期間のパルスを用いて実行されたＰＵＮＤ測定の結果を示す。図８から分かるように、結果は、予想された優れた切り替え性質を確認し、得られた出力応答曲線は、１００ｍｓ〜２００ｍｓ範囲の切り替え時間、及び２０ｍＣ／ｍ２程度の大きな分極振幅を示す。
【００３６】
最後に、図９は、金電極を有するＶＤＦオリゴマー薄膜の疲労曲線を示す。図９から分かるように、ＰＵＮＤ測定は、±２０ボルト程度の切り替え分極Ｐ＊を確認する。図９において、切り替え分極Ｐ＊は、切り替えサイクルの数、換言すれば分極反転の数の関数として、その正及び負の値に関して示される。またＰ＾で指定された非切り替え分極は、正及び負状態の両方に関して、切り替えサイクルの数の関数として示される。分極状態間に信頼性のある識別を生じさせるために、切り替え分極と非切り替え分極との間の差異が、非常に多数の切り替えサイクルまで可能な限り大きいことが明らかに有利である。さらに、ヒステリシス曲線のほぼ方形形状は、非常にゼロに近い非切り替え分極を生じる。図９に示されるように、全ての曲線は、１０６ボルトまでほぼ線形であり、従来技術から類似する場合に関して、結果は、ＶＤＦポリマー又はＰＤＶＦで得られるが、ＰＤＶＦ薄膜は、より迅速に疲労するが、ＶＤＦオリゴマー薄膜は、１０８切り替えサイクルを十分に超えるまで、著しく疲労しないことを推定することは、図９に基づいて許容可能である。この結果は、不揮発性受動アドレス指定可能な強誘電性マトリクスメモリにおけるメモリ材料としてのその適用を実際に満足する。当業者に知られているように、疲労は、増加する切り替えサイクルの数に伴う残留分極状態の減少として明確であり、最後には、強誘電性メモリ材料を、設定された残留分極状態の分極間の安全で信頼性がある識別としてデータ格納のために不適切にすることを生じ、したがって、格納された論理値はもはや作られることができない。換言すれば、完全に疲労したメモリ材料は、全ての実際の目的に関して活動を停止したと仮定されることができる。高い疲労抵抗は、したがって、強誘電性メモリにおける任意のポリマー又はオリゴマー候補メモリ材料の非常に望ましい特性である。ＶＤＦオリゴマーに関して得られた疲労曲線は、したがって、ＶＤＦオリゴマーはこれまでメモリに使用するのに好ましい強誘電性ポリマーであった例えばＰＶＤＦ又はコポリマーＰ（ＶＤＦ−ＴｒＦＥ）のいずれかと少なくとも同等、又はＰＶＤＦ又はコポリマーＰ（ＶＤＦ−ＴｒＦＥ）より良好な性能を発揮することを明らかに示す。
【００３７】
要約すれば、本発明による方法のこの実施形態を使用することによって、ヒステリシス曲線の形状、分極の時間応答、及び疲労性質を含む優れた強誘電性特性を有する、極薄ＶＤＦオリゴマー薄膜が得られる。第１及び第２電極組間に挟まれたメモリ材料として使用される堆積された薄膜が、欠陥が無く、且つメモリ膜の分極状態及び性質を問題の無い電気プロービングを許容すべきであることが不可欠である。これは、図１０ａ、図１０ｂ、及び図１０ｃの顕微鏡写真に示される。図１０ａ及び図１０ｂは、実際に現実に引用された従来技術で与えられるように、非最適条件下で堆積するＶＤＦオリゴマーの結果を示す。堆積段階又は基板を室温まで加熱するステップのいずれかにおいて正確には水の放出であり、図１０ａに示される気泡の形態又は図１０ｂに示されるクラックの形態の欠陥を現させる。本発明による方法の上述の実施形態を用いて、図１０ｃから分かるように、本質的に完全に傷が無く且つ欠陥が無いＶＤＦオリゴマー薄膜が得られる。さらに、実施された方法を用いて堆積を実行することによって、８インチ（約２０．３ｃｍ）ウェーハの欠陥の無いＶＤＦオリゴマー薄膜を超える、基板を覆う本質的に欠陥の無いＶＤＦオリゴマー薄膜を作ることが可能である。得られた結果は、本発明によって与えられるプロセスパラメータを最適化し、これを下記、即ち水の分圧を低下することによって、堆積時間及び周囲温度への再加熱の両方を短縮することと組み合わせることに依存し、その結果、水の放出及び凝結を避け、又はそれを最小に止めることにより、優れた品質及び強誘電性特性のＶＤＦオリゴマー膜を得ることができる。
【００３８】
本発明による方法の第２の実施形態において、ＶＤＦコオリゴマーの薄膜は、ＶＤＦオリゴマーの極薄膜の堆積のために使用される本発明の方法の上述の第１の実施形態において、ＶＤＦオリゴマーを堆積するために使用される処理ステップに類似する処理ステップを用いて堆積される。本発明で使用されるようなＶＤＦコオリゴマーは、一般式Ｙ−（Ａ）ｘ−（ＶＤＦ）ｙ−Ｚを有し、式中、ＡはＶＤＦコオリゴマーの追加のモノマーであり、ｘ及びｙは整数であり、且つＹ及びＺは異なる末端基である。ＶＤＦコオリゴマーの追加のオリゴマーとして、トリフルオロエチレン（ＴｒＦＥ）オリゴマー、クロロトリフルオロエチレン（ＣＴＦＥ）オリゴマー、クロロジフルオロエチレン（ＣＤＦ）オリゴマー、又はテトラフルオロエチレン（ＴＦＥ）オリゴマーが、使用されることができるが、好ましい追加のオリゴマーのこれら例は、同様に適用可能であり得る極性結晶相を提供する他の候補のオリゴマーとして限定されないと考慮されるべきである。再び、ＶＤＦコオリゴマーは、好ましくは１００未満の繰り返し単位を有して選択され、開始コオリゴマーは、特定の長さを有し及び好ましくは１より大きな多分散性を有する粉末として選択される。
【００３９】
しかしながら、以下の例示的な実施形態において、追加のコオリゴマーは、広範に使用される強誘電性コポリマーＰ（ＶＤＦ−ＴｒＦＥ）と類似するトリフルオロエチレン又はＴｒＦＥオリゴマーとして選択される。当業者に良く知られているように、ＴｒＦＥ基は、ＶＤＦ基より小さな双極子モーメントを有するが、Ｐ（ＶＤＦ−ＴｒＦＥ）コポリマーは、それが、容易に極性結晶相Ｉ即ちβ相を有する薄膜を形成するために溶液からスピンコートされることができる事実のために、強誘電性メモリ材料としての第１の選択であった。ＴｒＦＥモノマーの構造は、図１１ａに示され、且つＶＤＦ及びＴｒＦＥ分子のコオリゴマー鎖は、特定の末端基を有さないが図１１ｂに示される。ＴｒＦＥ分子は、水素原子の代わりに過剰なフッ素原子を有することだけＶＤＦ分子と異なる。ＶＤＦオリゴマーにおいてのように、ＶＤＦ−ＴｒＦＥコオリゴマーのバックボーンは、隣接する炭素原子間に形成される。電気双極子は、示されるように、鎖即ち結晶ｃ軸に垂直に向けられる。ＶＤＦ分子と比較してＴｒＦＥ分子は、１つの水素原子が少なく且つ１つのフッ素原子が多いので、なぜＰ（ＶＤＦ−ＴｒＦＥ）コポリマーに類似するコオリゴマーが、より低い双極子モーメントを有するかは、同様に容易に認識されることができる。本発明の方法のこの第２の実施形態において、プロセスステップは、プロセスパラメータのいくつかは幾分異なるが、ＶＤＦオリゴマーを堆積するために使用されるプロセスステップに実質的に類似する。ＶＤＦオリゴマーとは対照的に、ＶＤＦ−ＴｒＦＥコオリゴマーは、−４０℃で極性β形態での過半部分を有して蒸着及び堆積されることができ、結果として、真空システムは、図４における曲線から収集されることができるように、約１ｍｂ（約０．１ｋＰａ）の圧力にだけ排気されなければならない。
【００４０】
Ａｋｉｙｏｓｈｉ  Ｔａｋｅｎｏらの「真空蒸着によるβ形態ポリ（フッ化ビニリデン）薄膜の調製及び圧電性（Ｐｒｅｐａｒａｔｉｏｎ  ａｎｄ  ｐｉｅｚｏｅｌｅｃｔｒｉｃｉｔｙ  ｏｆ  β  ｆｏｒｍ  ｐｏｌｙ（ｖｉｎｙｌｉｄｅｎｅ  ｆｌｕｏｒｉｄｅ）  ｔｈｉｎ  ｆｉｌｍ  ｂｙ  ｖａｐｏｕｒ  ｄｅｐｏｓｉｔｉｏｎ）」、Ｅｌｅｃｔｒｏｎｉｃｓ  ａｎｄ  Ｏｐｔｉｃｓ、Ｔｈｉｎ  Ｓｏｌｉｄ  Ｆｉｌｍｓ、２０２、２０５〜２１１頁（１９９１年）に開示されるように、極性ＶＤＦの部分は、低下された温度とともに増大するが、約−１０５℃以下の温度で、堆積された薄膜が、１００ｎｍ未満の厚みを有する極薄膜が企図されるときに、容認できない増大する凹凸を示すことは、出願人によって見出された。この欠点は、関心が、５００ｎｍ程度の厚みを有する膜にあったので、従来技術の研究において全く開示されなかった。しかしながら、ＶＤＦ−ＴｒＦＥコオリゴマーが、既に−４０℃で極性β相の過半部分を示す事実は、−１０５℃の好ましい下限に温度を低下することによって、極性β相の部分を最大化することを可能にするが、まだ、そうでなければ、ＶＤＦオリゴマー又はＶＤＦコオリゴマーの極薄膜を、強誘電性メモリ材料として実用に適さなくする凹凸を避けることを可能にする状況を示す。本発明の方法にしたがって、所望の厚みに堆積されたＶＤＦ−ＴｒＦＥコオリゴマーを有する基板は、１時間未満などの好ましい速度で室温まで加熱される。次に、ＶＤＦ−ＴｒＦＥコオリゴマーが、極性β相の最大部分を有して堆積されているなら、全ての残留非極性α相がＶＤＦ−ＴｒＦＥコオリゴマーの無視可能な部分を構成するので、本発明の方法における最終の好ましいステップは、削除されることができることは、追加の利点である。しかしながら、それにもかかわらず、結晶性を最適化するために５０℃を超える温度でポストアニール処理を実行することは、推奨できると考えられる。
【００４１】
堆積されたＶＤＦ−ＴｒＦＥコオリゴマー薄膜の強誘電性特性は、対応して堆積されたＶＤＦオリゴマーに関して見出される強誘電性特性に類似する測定結果を実証する。ＶＤＦ−ＴｒＦＥコオリゴマーの切り替え性質は、幾分より低い分極応答を有することが予想されるが、ＶＤＦオリゴマーの切り替え性質に類似する。
【００４２】
本発明の主要な目的は、本発明の方法によって、強誘電性メモリセルの電極構造間に極薄膜として提供されるメモリ材料として、ＶＤＦコオリゴマーのＶＤＦオリゴマーを有する強誘電性メモリセル又は強誘電性メモリデバイスを製造することである。従来技術で開示され且つ当業者に良く知られているメモリデバイスと類似して、極薄ＶＤＦオリゴマー又はコオリゴマーは、第１及び第２電極組間に挟まれた全体層として提供される。多数のマトリクスアドレス指定可能な強誘電性メモリアレイは、大きなウェーハ構造から作られ、且つ最終アセンブリのための所望の寸法に切断されることができる。また従来技術で知られているように、電極構造の材料は、例えばチタン、金、アルミニウム、又は窒化チタンとして選択されることができるが、それらに制限されることなく、導電、即ち共役ポリマー又はこれら導電材料の組み合わせから作られることができる。電極材料１０とＶＤＦオリゴマー又はコオリゴマーメモリ材料との間の疲労又は望ましくない反応を最小化するために、電極構造ε１、ε２を有するウェーハは、図１２に示されるように、オリゴマー又はコオリゴマーがその上に堆積される前に介在層材料１１で被覆されることができる。高い誘電定数を有する界面層１１の材料が選択されることができ、可能な候補は、国際公開特許出願第ＷＯ０３／０４４８０１号パンフレットに開示される任意のバリア材料とすることができる。これらバリア材料は、ダイヤモンド状ナノ合成物、導電炭素物、導電酸化物、導電ホウ化物、導電窒化物、導電シリサイド、及び導電炭素ベースの材料の中から選択される。しかしながら、境界層１１の材料は、国際公開特許出願第ＷＯ０２／０４３０７１号パンフレットに開示されるような導電ポリマー薄膜でもあることができ、次に例えば、ドープされたポリピロール、ドープされたポリアニリン、及びドープされたポリチオフェン、又はそのような化合物の誘導物の中から選択されることができる。最後に、境界層１１の材料は、ポリビニルホスホン酸（ＰＶＰＡ）薄膜材料とすることができる。界面薄膜層が使用される場合、それは、第１組の電極上のウェーハに堆積され、第１組の電極は、次に、完成したデバイスのワードラインとして機能するが、この種の層として、疲労を低減し又は排除するために重要な処置であることが示され、類似する界面材料は、ＶＤＦオリゴマー又はコオリゴマーメモリ材料の対向する側に堆積されることもでき、次に、完成したメモリデバイスのビットラインになる第２組の電極に対する界面を形成する。
【００４３】
強誘電性メモリデバイスのための製造プロセスの実際の実現において、界面材料は、第２組の電極が堆積され且つパターン形成される前に、メモリ材料上に堆積されることができ、その後、２の組の電極が、所望の電極構造を提供するために、例えばイオン反応性エッチングによってパターン形成されなければならない金属膜として設置される場合、そのいくつかは、特に有利であることができ且つメモリ材料の強化された保護を生じることができる。高い誘電定数及び低い導電率を有する介在層材料を加える追加の及び有利な態様は、強誘電性オリゴマー又はコオリゴマー薄膜で生じることがあるピンホール及び他の欠陥が、ほとんど取り除かれ、もはや問題を示さないということである。
【００４４】
無視されることができない蒸着プロセスの実際の態様は、真空又は高真空における蒸着が、主に弾道的であり、即ち、オリゴマー又はコオリゴマー分子が、各方向に統計的機構の法則にしたがって分散されるそれらの運動エネルギー及び速度を有して蒸着器から出て、それらの経路は、重力に影響されるだけであるということである。これは、電極構造が、基板と本質的に同一面にない即ち非平坦であるときに、実際の意味を有することができ、したがって、堆積のための示される表面は、蒸着器の表面に平行であると考えられない。それとは対照的に、拡散蒸着、即ち大気圧などの周囲圧力で行われる蒸着は、蒸着される分子の経路は、エンクロージャ雰囲気内の分子との衝突を介して連続して変化し、それら分子が電極表面に当たる角度は、多少なりとも等しく分散される。したがって、所定の場合の弾道的蒸着は、蒸着器表面のオリゴマー又はコオリゴマー分子の配向と平行ではない、表面上に堆積されたオリゴマー又はコオリゴマー分子の望ましくない配向を導くことが考えられる。例えば、突出する又は柱状電極構造が、オリゴマー又はコオリゴマー薄膜で被覆されるなら、基板は、２つ以上の軸を中心として基板ホルダに対する回転及び／又は傾斜運動を課す遊星歯車機構を装備されることができ、それによって、堆積の間に突出する又は三次元電極構造の表面は、平均して蒸着器表面の表面角度と同じ表面角度を表す。蒸着器は、最適には、任意に穿孔された蓋で覆われる開放型蒸着源として選択されるので、それは、溶融したオリゴマー又はコオリゴマーのスパッタリング又はスプラッシングを避けるために、基板ホルダに対する軸を外れてエンクロージャ内に配置されることができる。この場合及び蒸着器の通常の配置の両方において、基板に対する直接の経路において、エンクロージャ内にバッフル又は偏向器を提供することによって使用されることができる。そのような手段は、オリゴマー又はコオリゴマーの薄膜によって覆われる表面上に当たる分散された角度を得るために、蒸着された分子を散乱するように作用することもできる。
【００４５】
しかしながら、従来の研究によって既に示されるように、且つ本発明の方法を用いて得られるように、被覆されるべき表面に垂直にそれらの電気双極子を有するオリゴマー又はコオリゴマー分子が堆積されることが判明した。これは、図１１ａのように配向されたＶＤＦオリゴマー薄膜に、及び図１１ｂのようにＶＤＦ−ＴｒＦＥコオリゴマー薄膜に適用される。これは、ｃ軸が、極性結晶のために電極表面（又は基板）に平行であることを意味する。当技術で知られているように、電界は、例えば、電極構造と真空システム内に設けられる補助電極との間に電位差を印加することによって、オリゴマー又はコオリゴマー分子を配向するために用いられることができる。この補助電極は、当技術で知られているように、蒸着器と基板との間のメッシュ電極とすることができるが、そのような処置は、実際に冷却されていない基板とともに使用することを意図され、したがって、本発明に関連して完全に不必要である。
【００４６】
堆積されたＶＤＦオリゴマー又はコオリゴマー膜の理想的な構成が、図１４に示され、オリゴマー結晶は、電極又は基板表面に平行な、即ち電極又は基板表面に平行に配向された結晶のｃ軸を有する規則的な層を形成している。オリゴマー分子の電気双極子並びにそれらの粒子又はドメイン境界は、基板に垂直である。本発明者らによって見出されたように、オリゴマー又はコオリゴマー結晶のこの理想的な構成は、本発明の方法によって得られることができ、したがってこの方法は、強誘電性メモリデバイスの動作に有害であるいわゆるインプリント現象を避ける実際の方法を提供する。インプリントは、メモリセルが、より長い時間の持続期間、通常数秒に同一の残留分極状態にとどまり、且つ保磁力における増大として現れ、したがって切り替え電圧が分極状態を変更する必要があり、即ちそれらの論理状態間でメモリセルを切り替えるときに現れる。インプリント効果は、通常の切り替え状態の戻るために特定の処置を必要とすることがあり、メモリセルを劣化させることがある電位レベルで電圧サイクルの印加を含むことができる。インプリントは、粒子又はドメイン境界で電荷をトラップして、電極から強誘電性材料への電荷の電界注入によって引き起こされると考えられることができる。通常、強誘電性薄膜における粒子境界がランダムに配向されるとき、電荷は、分極方向に電界、したがってメモリセルの分極状態を変更するために必要である切り替え電界とは反対方向の電界を作る。本発明の方法は、粒子境界の配向が、図１４から明らかなように電極に垂直に配向されるように、粒子境界の配向を制御する方法を提供する。作られる任意のインプリント電界は、印加された電界に垂直であり、したがって分極状態の切り替えに影響を与えない。換言すれば、本発明は、本発明の方法により堆積されたＶＤＦオリゴマー又はコオリゴマーメモリ材料を有する、インプリントの無い強誘電性メモリセルのかなりの利点を提供する。
【００４７】
本発明による方法は、ＶＤＦオリゴマー又はＶＤＦコオリゴマーの薄膜の形態のメモリ材料を有する強誘電性メモリセル又は強誘電性メモリデバイスを作ることを意図する。当技術で最も一般的なタイプは、強誘電性ポリマーメモリであり、強誘電性コンデンサが、第１電極と第２電極との間に強誘電性メモリ材料を配置することによって提供される。これら強誘電性コンデンサは、能動タイプ及び受動タイプの両方であり得るいわゆるマトリクスアドレス指定可能な強誘電性メモリデバイスのメモリセルを構成する。能動タイプにおいて、各メモリセルは、少なくとも１つのトランジスタ、及び接点に接続された１つの電極を有する１つの強誘電性コンデンサを備え、例えば、電界効果トランジスタが、アドレス指定動作に関して電気回路における強誘電性コンデンサを切り替えるために使用される。これは、大きなマトリクスアドレス指定可能なアレイにおいて、アドレス指定されたメモリセルだけが、アドレス指定されていないメモリセルが分離されているときに、アドレス指定動作の間だけに電極に接触する利点を有する。受動マトリクスアドレス指定可能な強誘電性メモリアレイにおいて、メモリセルが、常時、アドレス指定電極、即ちワードライン及びビットラインとオーミック接触し、これは、アドレス指定されていないセルをいわゆる擾乱電圧の影響を受けやすくさせ、アレイにおける他のセルへの書き込み又は読み取りのためのアドレス指定動作の間に電流を流れさせる。
【００４８】
もちろん、メモリ材料が強誘電性オリゴマー又はコオリゴマーの薄膜であるメモリセルは、したがってやはり本発明の範囲内に入る能動アドレス指定可能なメモリにおける使用が決して除外されるべきではないが、簡略性のために、本発明による強誘電性メモリセル又は強誘電性メモリデバイスは、以下において、受動アドレス指定可能なセル又は受動マトリクスアドレス指定可能なメモリデバイスに関連して考察される。
【００４９】
図１５ａは、基板８上に設けられた多数の平行ストリップ状電極ε１を備える基板を含む本発明による概略的なメモリデバイス１２の平面図を示し、及び図１５ｂは、図１５ａの線Ａ−Ａに沿って取られた断面を示す。これらは、次に、メモリ媒体を形成するために強誘電性ＶＤＦオリゴマー又はコオリゴマーの薄膜で覆われ、もちろん次に最終ステップにおいて、第２組の平行ストリップ状電極ε２が、サンドイッチ構造で第３の層として設けられるが、平行電極ε２は、第１組の電極ε１に実質的に垂直に向けられる。メモリセル例えば１２は、次に、交差する底部電極ε２と頂部電極ε１との間のメモリ材料１０に画定される。この種のメモリデバイス及びその動作のさらなる考察は、それらが、当業者には良く知られているので、必要であるとは考えられない。
【００５０】
本発明による方法を実施するときに、底部電極ε１を有する基板８は、基板ホルダ３内に設けられ、電極ε１は、通常、図５に示されるように蒸着器に面する。ＶＤＦオリゴマー又はコオリゴマーの薄膜の層は、次に、既に述べられ且つ図５に示されるように、蒸着器又はるつぼ２からオリゴマー材料を蒸着することによって所望の厚みまで構築される。
【００５１】
蒸着に基づく本発明による方法は、もちろん平坦である必要は無い、より複雑な構造上にオリゴマー又はコオリゴマーメモリ材料の堆積を可能にする。例が、例えば架橋された電極を有するメモリデバイスを示す図１５ｃに示され、底部電極ε１は、絶縁要素１３によって頂部電極ε２から分離され、メモリ材料１０は、両方の電極構造ε１、ε２が覆われるように次に堆積される。メモリセル１２は、メモリ材料１０内に形成され、絶縁要素１３の両側に沿って底部電極ε１と頂部電極ε２との間に延びる。この種の架橋電極は、迷電界に依存し、分極は、強誘電性サンドイッチコンデンサ構造で得られることができる分極より著しく弱いことがあるが、架橋電極を有する実施形態は、オリゴマー又はコオリゴマーメモリ材料１０は、両方の電極ε１、ε２を覆って堆積されることができ、したがって、メモリ材料１０の表面上に直接実施された頂部電極ε１を形成するためのメタライゼーションは、避けられることができる利点を提供する。しかしながら、メモリ材料１０が、電極層間に挟まれるときでも、メモリ材料は、その上に電極ε１の組が設けられた冷却された基板上に蒸着されることができ、一方、第２組の電極ε２は、次に、Ｉで示されるように別個の構成要素として背面１４上に製造されることができる。互いに実質的に真っ直ぐな角度にそれぞれの組の電極を向けた後で、２つの構成要素Ｉ、ＩＩは、ともに積層されることができ、メモリデバイスのための所望のサンドイッチ構造は、メモリ材料１０上に直接第２電極層を堆積する必要無く得られる。
【００５２】
複雑な電極幾何形状及び特に三次元幾何形状は、もちろん本発明の方法の使用に著しく適するが、もはや本質的に平坦であると考えられることができない、又は三次元に延びることができない構造上に、蒸着によって堆積されるオリゴマー又はコオリゴマーメモリ層は、基板又は電極表面に垂直に配向された電気双極子を有する強誘電性メモリ層を実現することを困難にする。しかしながら、最近、本出願人に譲渡された同時係属特許出願において、非平坦な、即ち三次元電極構造、特に柱状電極が開示され、メモリセルが、例えば一対の柱状電極の対向する表面間に形成されるように、メモリ材料が、電極間に堆積される。ｍ列及びｎ行を有する直交メモリアレイが、次に、２ｍｎ−（ｍ＋ｎ）に等しい理論的な数のメモリセルを有して形成されることができることを意味する。アレイが、ｍ列及びｍ行を有する方形であるなら、この式は、２ｍ２−２ｍと簡単になる。これは、接触の問題のために達成することが困難であり得る理想的な数であるが、そのような電極は、関心のある幾何形状、特に高い格納密度を有する容量測定強誘電性メモリを提供する。本発明に関連して、これは、柱状電極の側方表面、即ち基板から突出する構造が、好ましくは、結晶軸が表面に平行に配向されたＶＤＦオリゴマー又はコオリゴマーメモリ膜で覆われるべきであることを意味する。図１６ａは、例えば、集積回路製造で使用される従来の方法で作られることができる、柱状電極εの方形ｍ×ｍアレイが設けられた基板８の平面図を示す。図１６ｂは、図１６ａの線Ａ−Ａに沿って取られたメモリアレイを通る断面を示し、柱状電極ε又は電極ポストは、隣接する電極の垂直表面に平行なそれらの垂直側方表面を有する基板平面における方形フットプリントを有する。柱状電極εを有する基板８は、真空室内に基板ホルダ３に搭載され、ＶＤＦオリゴマー又はコオリゴマーは、全ての表面にわたって層を形成するために蒸着される。したがって、覆われるべき全ての構造は、もちろん、ＶＤＦオリゴマーを堆積する場合には例えば約−８０℃から−１０５℃に、本発明の方法で使用される好ましい温度に冷却されるので、堆積されたオリゴマー鎖の結晶軸は、電極εの側方表面に及び同様にそれらの間の基板８に平行である。
【００５３】
図１７ａ〜図１７ｅを参照すると、この種の隣接する電極の対向する側方表面間に画定されるメモリセルを有する柱状電極構造を実現するための本発明による方法の実施形態におけるプロセスステップは、以下にある程度詳細に考察される。柱状又はポスト状構造の形態の電極は、半導体デバイス及び集積回路の製造で良く知られている処置によって基板８上に設けられる。パターン形成後、電極εは、大きなアスペクト比を有して現れ、したがって電極ε間の分離又は距離は、これらのパラメータが、適用されたパターン形成プロセスの設計ルールによって制限されないので、選択されたその高さ又は深さの一部であり得る。突出する電極構造を有する基板８は、エンクロージャ内に配置され、ＶＤＦオリゴマー又はコオリゴマーは、電極ε１上並びに基板８の露出された表面上に成長する堆積物１０を形成するために蒸着される。この薄膜層１０の構築は、さらに電気双極子の方向又は配向が層１０内に示される、図１８ａに示されるようにまだ完全ではない。この配向は、もちろん下にある冷却された表面の配向に依存する。図１７ｂにおいて、電極εを有する基板８は、電極ε間の容積が完全に充填されるＶＤＦオリゴマー又はコオリゴマーの薄膜１０によって完全に覆われる。換言すれば、全体構造は、次に、電極ε２上にある距離ｈ１まで延びるＶＤＦオリゴマー又はコオリゴマーの薄膜層１０によって覆われる。見られるように、電気双極子は、電極εの中間部分に電極εの側方表面に垂直であり、一方、この配向は、下にある又は隣接する冷却された表面の向きのために、基板表面の近傍及び薄膜層のｈ１の一部に分散される。部分ｈ１は、次に、例えば化学ミリングによって取り除かれ、平坦化されるなら、結果としての表面は、その後、図１７ｃに示されるように電極εのための示されてない適切な接触及び接続手段を含む基板又は背面１４ａで被覆される。その後の処理ステップにおいて、基板８は剥離され、電極の部分ｈ２及び堆積されたＶＤＦオリゴマー又はコオリゴマーは、例えば化学ミリングによって完全に取り除かれる。結果としての平坦表面は、平坦化され、且つ電極εを接触するための適切な手段を含む基板又は背面８ａが設けられる。それが図１７ｄにおける断面に現れるように、結果としてのデバイスは、柱状電極構造εの行を通る断面を示す。メモリセル１２は、電極ε間の容積を充填するメモリ材料１０内に形成され、示されるように電極表面に垂直な電気双極子を有する。基板又は背面８ａ、１４ａは、記述されたように、メモリセルへの書き込み及び読み取りを実行するために、電極を接触し且つアドレス指定する必要な手段を含まなければならない。メモリセルは、図１７ｅに示され、電極対の対向する表面間のメモリ材料１０の容積に形成され、矢印によって示される可能な組み合わせを有する。メモリセルは、３×３の柱状電極の方形アレイに概略的に配置させる。上記式を使用することによって、可能な個別にアドレス指定可能なメモリセルの理論的な数が、２×３２−（２×３）＝１２であることは容易に分かる。したがって、この方法で、電極対の対向する表面間に実現されることができるメモリセルの最大数は、アレイの寸法、即ち積ｍ×ｎが増大すれば、電極の数の２倍に近���き、式中、ｍはアレイの列の数であり、ｎはアレイの行の数である。
【００５４】
非常に複雑な幾何形状、一般に基板上に設けられる任意の三次元構造は、本発明の方法で取り扱われ、ＶＤＦオリゴマー又はコオリゴマー薄膜の層で覆われることができることに留意すべきである。しかしながら、任意の表面に平行である全ての場所に、結晶軸を有するメモリ層を提供することは常に可能ではないが、メモリの製造で実施される所定の後処理動作は、電極表面に対して適切な配向を有するＶＤＦオリゴマー又はコオリゴマー薄膜を有する強誘電性メモリセルの形成を可能にし、もはや、必要な接触及びアドレス指定手段を含み、電極がそこから突出する基板及び背面を有し平坦である必要は無い。しかしながら、そのような後処理動作は、適切な処置及び解決方法が当業者には知られていると考えられることができるが、本出願の範囲外にあると考えられる。
【図面の簡単な説明】
【００５５】
【図１ａ】ＶＤＦモノマーの構造を示す。
【図１ｂ】５単位のＶＤＦオリゴマーの構造を示す。
【図２】本発明による方法で異なる堆積温度で堆積されたＶＤＦオリゴマー膜のＦＴＩＲスペクトルを示す。
【図３】それらのＩＲスペクトル帯域を参照する、基板温度の関数として非極性α相及び極性β相のスペクトル比を示す。
【図４】温度の関数として水の蒸気圧を示す。
【図５】本発明で使用されるような、蒸着器装置を通る断面を示す。
【図６】本発明による方法で使用されるような、アニーリングステップ前後の−９０℃で堆積されたＶＤＦオリゴマー膜のＦＴＩＲスペクトルを示す。
【図７】本発明による方法で堆積された、Ａｕ電極を有する６００Å厚みのＶＤＦオリゴマー膜のヒステリシス曲線を示す。
【図８】本発明による方法で堆積されたような、強誘電性ＶＤＦオリゴマーのいわゆるＰＵＮＤ測定値を示す。
【図９】本発明による方法で堆積され、金電極を有するメモリセル内のＶＤＦオリゴマー膜の疲労曲線を示す。
【図１０ａ】非最適条件下で堆積されたＶＤＦオリゴマー膜内の気泡形態の欠陥を示す。
【図１０ｂ】非最適条件下で堆積されたＶＤＦオリゴマー膜内のクラック形成を示す。
【図１０ｃ】本発明による方法で堆積されたＶＤＦオリゴマー膜を示す。
【図１１ａ】ＴｒＦＥモノマーの構造を示す。
【図１１ｂ】２つ単位のＶＤＦ−ＴｒＦＥコオリゴマーの構造を示す。
【図１２】本発明による方法で堆積されたオリゴマー又はコオリゴマーのコンフォーマル層を有する三次元電極構造を通る断面を示す。
【図１３ａ】本発明による方法で堆積されたような、ＶＤＦオリゴマーの構造及び配向を示す。
【図１３ｂ】本発明による方法で堆積されたような、ＶＤＦ−ＴｒＦＥコオリゴマーの構造及び配向を示す。
【図１４】本発明による方法で堆積された層内のＶＤＦオリゴマー結晶の配向及び秩序を示す。
【図１５ａ】受動マトリクスアドレス指定可能な強誘電性メモリの平面図である。
【図１５ｂ】線Ａ−Ａに沿って取られた図１５ａにおけるメモリデバイスを通る断面を示す。
【図１５ｃ】図１５ａにおけるメモリデバイスに類似するが、電極及びメモリ材料の異なる構成を有する受動マトリクスアドレス指定可能なメモリを通る断面である。
【図１５ｄ】受動マトリクスアドレス指定可能な強誘電性メモリの２つの構成部品を結合部の概略断面図である。
【図１６ａ】柱状電極及び電極間に側方に配置されたメモリセルを有するマトリクスアドレス指定可能な強誘電性メモリの平面図である。
【図１６ｂ】図１６ａのメモリデバイスを通る断面である。
【図１７ａ】双極子が示された本発明による方法で堆積されたＶＤＦオリゴマー又はコオリゴマーの成長層を有する一組の柱状電極を通る断面である。
【図１７ｂ】完全に堆積された後、電気双極子が示された図１７ａと同一の電極の組を通る断面である。
【図１７ｃ】柱状電極を有する図１６ａにおけるメモリデバイスの製造ステップを示す。
【図１７ｄ】図１６ａにおけるメモリデバイスの以降の製造ステップを示す。
【図１７ｅ】側方メモリセル間のメモリ材料で規定される側方メモリセルを有する、図１６ａにおけるメモリデバイスの柱状電極の構成の平面図である。
【図１ａ】
2008540841.tif 000003
【図１ｂ】
2008540841.tif 000004
【図２】
2008540841.tif 000005
【図３】
2008540841.tif 000006
【図４】
2008540841.tif 000007
【図５】
2008540841.tif 000008
【図６】
2008540841.tif 000009
【図７】
2008540841.tif 000010
【図８】
2008540841.tif 000011
【図９】
2008540841.tif 000012
【図１０ａ】
2008540841.tif 000013
【図１０ｂ】
2008540841.tif 000014
【図１０ｃ】
2008540841.tif 000015
【図１１ａ】
2008540841.tif 000016
【図１１ｂ】
2008540841.tif 000017
【図１２】
2008540841.tif 000018
【図１３ａ】
2008540841.tif 000019
【図１３ｂ】
2008540841.tif 000020
【図１４】
2008540841.tif 000021
【図１５ａ】
2008540841.tif 000022
【図１５ｂ】
2008540841.tif 000023
【図１５ｃ】
2008540841.tif 000024
【図１５ｄ】
2008540841.tif 000025
【図１６ａ】
2008540841.tif 000026
【図１６ｂ】
2008540841.tif 000027
【図１７ａ】
2008540841.tif 000028
【図１７ｂ】
2008540841.tif 000029
【図１７ｃ】
2008540841.tif 000030
【図１７ｄ】
2008540841.tif 000031
【図１７ｅ】
2008540841.tif 000032
【手続補正書】
【提出日】平成20年1月18日(2008.1.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
フッ化ビニリデン（ＶＤＦ）オリゴマー又はフッ化ビニリデン（ＶＤＦ）コオリゴマーの強誘電性薄膜を形成するための方法であって、他のオリゴマーとＶＤＦコオリゴマー又はＶＤＦオリゴマーが、蒸着によって基板上に堆積され、薄膜を形成し、その蒸着は、基板及び蒸着源を含む密閉されたエンクロージャ内で行われ、
ａ）１ｍｂａｒ未満の圧力に密閉されたエンクロージャを排気するステップと、
ｂ）オリゴマー又はコオリゴマーの過半部分が、極性結晶相で、かつ基板に平行に配向されて結晶化するが、エンクロージャ内の水の飽和蒸気圧が、冷却が開始する前に水蒸気の分圧に等しくなる温度以上の範囲の温度に、且つ常に−１５０℃以上に基板を冷却するステップと、
ｃ）基板上にオリゴマー又はコオリゴマーを蒸着させて所定厚みを有する薄膜を形成するステップと、
ｄ）堆積されたオリゴマー又はコオリゴマー薄膜が、所定厚みに到達した後、基板の温度を室温まで上昇させるステップと、
ｅ）５０℃−１５０℃の範囲の温度にオリゴマー又はコオリゴマーの堆積された薄膜を加熱し、堆積された薄膜をアニールし、それによって残留非極性結晶相を極性結晶相に変換するステップとを含むことを特徴とする方法。
【請求項２】
１００個未満の繰り返し単位を有するＶＤＦオリゴマー又はＶＤＦコオリゴマーを選択することを特徴とする請求項１に記載の方法。
【請求項３】
特定の長さを有する開始ＶＤＦオリゴマー又はＶＤＦコオリゴマーを選択することを特徴とする請求項１に記載の方法。
【請求項４】
１より大きな多分散性を有する粉末として、開始ＶＤＦオリゴマー又はＶＤＦコオリゴマーを選択することを特徴とする請求項１に記載の方法。
【請求項５】
ＶＤＦコオリゴマー又は形態Ｙ−（Ａ）ｘ−（ＶＤＦ）ｙ−Ｚ（式中、Ｙ及びＺは異なる末端基であり、ＡはＶＤＦとは異なるモノマーであり、ｘ及びｙは整数である）の任意のオリゴマーを選択することを特徴とする請求項１に記載の方法。
【請求項６】
トリフルオロエチレン（ＴｒＦＥ）オリゴマー、クロロトリフルオロエチレン（ＣＴＦＥ）オリゴマー、クロロジトリフルオロエチレン（ＣＤＦＥ）オリゴマー、又はテトラフルオロエチレン（ＴＦＥ）オリゴマーとして、ＶＤＦコオリゴマーのオリゴマーを選択することを特徴とする請求項１に記載の方法。
【請求項７】
ＣＣｌ３、ＯＨ、ＳＨ、ＣＯＯＨ、ＣＯＨ、又はＰＯＯＨとして選択された官能基を有するオリゴマー又はコオリゴマーの末端基の少なくとも１つを選択することを特徴とする請求項５に記載の方法。
【請求項８】
１０−４ｍｂａｒ（１０−５ｋＰａ）から１０−６ｍｂａｒ（１０−７ｋＰａ）の範囲の圧力に、ステップａ）において密閉されたエンクロージャを排気することを特徴とする請求項１に記載の方法。
【請求項９】
−４０℃から−１０５℃の範囲の温度にステップｂ）において基板を冷却することを特徴とする請求項１に記載の方法。
【請求項１０】
強誘電性薄膜がＶＤＦオリゴマーであり、
−８０℃から−１０５℃の範囲の温度に基板を冷却することを特徴とする請求項９に記載の方法。
【請求項１１】
強誘電性薄膜がＶＤＦコオリゴマーであり、
−４０℃から−１０５℃の範囲の温度に基板を冷却することを特徴とする請求項９に記載の方法。
【請求項１２】
ＶＤＦオリゴマー又はＶＤＦコオリゴマーの極性結晶相が、β結晶相であることを特徴とする請求項１に記載の方法。
【請求項１３】
冷却された基板を、基板の温度に冷却され且つステップｃ）の直前にエンクロージャ内に設けられるホルダに移送することを特徴とする請求項１に記載の方法。
【請求項１４】
エンクロージャ内に低温表面を提供し、且つ冷却された基板の温度より低い温度にエンクロージャを冷却することを特徴とする請求項１に記載の方法。
【請求項１５】
−１４０℃未満の温度に低温表面を冷却することを特徴とする請求項１４に記載の方法。
【請求項１６】
２Å／分から２０００Å／分の蒸着速度を使用することを特徴とする請求項１に記載の方法。
【請求項１７】
５０Åから３０００Å範囲のＶＤＦオリゴマー又はＶＤＦコオリゴマー薄膜の所定厚みを選択することを特徴とする請求項１に記載の方法。
【請求項１８】
３Ｋ／分を超える速度でステップｄ）において温度を上昇させることを特徴とする請求項１に記載の方法。
【請求項１９】
開放型蒸着源、好ましくは穿孔された蓋で覆われる蒸着源を使用することを特徴とする請求項１に記載の方法。
【請求項２０】
基板上に溶融したＶＤＦオリゴマー又はＶＤＦコオリゴマーのスパッタリング又はスプラッシングを避けるように、エンクロージャ内に蒸着源を配置することを特徴とする請求項１に記載の方法。
【請求項２１】
蒸着源と基板との間に間接的な経路を得るように、基板に対して蒸着源を配置することを特徴とする請求項２０に記載の方法。
【請求項２２】
強誘電性材料が、１つ以上の第１電極構造と第２電極構造との間に配置されたＶＤＦオリゴマー又はＶＤＦコオリゴマーの薄膜の形態で設けられる、強誘電性メモリセル又は強誘電性メモリデバイスの製造における請求項１から２１のいずれか一項に記載の方法の使用。
【請求項２３】
電極構造の材料が、チタン、金、アルミニウム、又は窒化チタン、或いは導電ポリマー若しくはそれらの組み合わせとして選択される請求項２２に記載の方法の使用。
【請求項２４】
境界層が、前記第１及び第２電極構造の少なくとも１つと、ＶＤＦオリゴマー又はＶＤＦコオリゴマーの薄膜との間に設けられる請求項２２に記載の方法の使用。
【請求項２５】
高誘電定数を有する境界層の材料が選択される請求項２４に記載の方法の使用。
【請求項２６】
境界層の材料が、導電ポリマー薄膜又はポリビニルホスホン酸（ＰＶＰＡ）薄膜材料として選択される請求項２４に記載の方法の使用。
【請求項２７】
第１及び第２電極構造（ε１；ε２）の少なくとも１つの間に設けられたＶＤＦオリゴマー又はＶＤＦコオリゴマーの薄膜の形態の強誘電性メモリ材料（１０）を含む強誘電性メモリセル又は強誘電性メモリデバイスであって、ＶＤＦオリゴマー又はＶＤＦコオリゴマーの薄膜が、その表面に対して平行配向を有し、欠陥無く、完全にその極性結晶相で、電極構造（ε１；ε２）の少なくとも１つの上に、又は前記少なくとも１つの第１及び第２電極構造の第１及び第２電極構造（ε１；ε２）の間に設けられることを特徴とする強誘電性メモリセル又は強誘電性メモリデバイス。
【請求項２８】
第１及び第２電極構造が、それぞれ非導電基板又は背面（８）上に平行短冊状電極の組としてそれぞれ設けられ、設けられた電極構造（ε１；ε２）を有する前記非導電基板は、前記第１及び第２組の電極が、相互に垂直に配向され、ＶＤＦオリゴマー又はＶＤＦコオリゴマーの薄膜の形態の強誘電性メモリ材料（１０）が、それらの間に設けられるように配置され、それによって、メモリセル（１２）が、交差する電極（ε１；ε２）間の強誘電性メモリ材料に形成されることを特徴とする請求項２７に記載の強誘電性メモリデバイス。
【請求項２９】
第１及び第２電極構造（ε）は、絶縁基板又は背面（８）上に設けられ、そこから外側に突出し、ＶＤＦオリゴマー又はＶＤＦコオリゴマーの薄膜の形態の強誘電性メモリ材料（１０）が、隣接し突出する第１及び第２電極構造間に形成された凹部内に設けられ、それによってメモリセルが、それらの間に形成されることを特徴とする請求項２７に記載の強誘電性メモリデバイス。
【請求項３０】
電極構造（ε）は、絶縁基板又は背面（８）上に設けられ、そこから外側に突出し、ＶＤＦオリゴマー又はＶＤＦコオリゴマーの薄膜の形態の強誘電性材料（１０）が、前記電極構造の１つ以上の表面上のコンフォーマル被覆として設けられ、それによって、メモリセル（１２）が、第１及び第２電極構造の表面間に形成されることを特徴とする請求項２７に記載の強誘電性メモリデバイス。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フッ化ビニリデン（ＶＤＦ）オリゴマー又はフッ化ビニリデン（ＶＤＦ）コオリゴマーの強誘電性薄膜を形成するための方法に関し、他のオリゴマーとＶＤＦコオリゴマー又はＶＤＦオリゴマーは、蒸着によって基板上に堆積され、薄膜を形成し、その蒸着は、基板と蒸着源とを含む密閉されたエンクロージャで行われ、強誘電性メモリセル又は強誘電性メモリデバイスの製造における本発明の使用に関し、最後に、少なくとも１つの第１電極構造と第２電極構造との間に設けられるＶＤＦオリゴマー又はＶＤＦコオリゴマーの薄膜の形態で、強誘電性メモリ材料を含む強誘電性メモリセル又は強誘電性メモリデバイスに関する。
【背景技術】
【０００２】
所定の状況下で様々なポリマーは、強誘電性特性を示す、即ち、それらポリマーは、それらが反対の分極方向に切り替えられることができるように、二極性特性を有するエレクトレットとして見なされることができることは良く知られている。このために、強誘電性メモリセルが、特定の分極状態の１つに設定され、且つ一方の分極状態から他方の分極状態へ切り替えられることができるので、強誘電性ポリマーは、二値データ格納のためのそれらの極性性質を利用する、強誘電性メモリにおけるメモリ材料として提案され且つ適用される。一組の分極状態は、このように、論理０状態又は論理１状態のいずれかを表すために使用されることができる。強誘電性メモリセルにおける設定された残留分極は、ほぼ無限に保持されることができるので、強誘電性メモリは、長期間データ格納に非常に良好に適する。強誘電性ポリマーの良く知られた例は、ポリフッ化ビニリデン（ＰＶＤＦ）であり、ポリフッ化ビニリデンは、フッ化ビニリデン単位で大きな電気双極子モーメントを示し、且つ異なる単位セル及び分子配座を有するいくつかの結晶相を有する。これらは、相Ｉ即ちβ相、相ＩＩ即ちα相、及び相ＩＩＩ即ちγ相と呼ばれる。もちろん、これらの相のうち相Ｉ及びＩＩＩだけが、強誘電性性質を示す。相Ｉ即ちβ相の場合に、分子鎖又は全結晶のｃ軸に垂直な大きな電気双極子は、特定の方向に配置される、なぜなら、分子鎖は、他の結晶形態とは異なる全てトランス配座を有するジグザク平面構造を有するからである。したがって、β相のＰＶＤＦは、それを強誘電性メモリ材料として特に適させる大きな自発分極を有する。ＰＶＤＦでの問題は、β相が、機械力又は電気力を印加することによってだけ得られることができるが、これらの方法は、強誘電体メモリでの使用に好ましくあるべきなど、ＰＶＤＦの非常に薄い膜の調製に容易に適用できないことである。全ての実用目的のために、ＰＶＤＦは、鋳造し且つ次に鋳造膜を多数回機械的な延伸を受けることによって、厚い強誘電性膜を形成するために最初に使用されることができる。しかしながら、少なくとも１９９０年から、適切な強誘電性薄膜は、一般にＰ（ＶＤＦ−ＴｒＦＥ）と省略される、フッ化ビニリデン（ＶＤＦ）及びトリフルオロエチレン（ＴｒＦＥ）のコポリマーを合成することによって得られることができることが分かっている。トリフルオロエチレンは、強誘電性膜が、溶液からスピンコート又は鋳造することによって得られることができるように、結晶化プロセスの動的速度論を変更する。さらに、Ｐ（ＶＤＦ−ＴｒＦＥ）コポリマーは、それらが、強誘電性からパラ電気的性質へ変化する温度であるそれらのキュリー温度が、常に約１５０℃である融点より低い利点を有する。しかし、スピンコートされたＰ（ＶＤＦ−ＴｒＦＥ）薄膜は、十分に均一ではないので、Ｐ（ＶＤＦ−ＴｒＦＥ）の薄い膜であっても、９０ｎｍ未満のライン幅を有して製造されるデバイスでの使用に適していないことが欠点である。典型的に、フィラメントを形成し、走査電子顕微鏡によって見られることができるように、それらは、約４０ｎｍから１００ｎｍにわたって広がることができる。また強誘電性ドメインは、さらに９０ｎｍのライン幅より大きい。
【０００３】
Ｐ（ＶＤＦ−ＴｒＦＥ）薄膜のさらなる欠点は、強誘電性ドメイン又は粒子境界の配向は、堆積プロセスで制御されることができず、これは、Ｐ（ＶＤＦ−ＴｒＦＥ）膜が、長時間単独のままであり、即ち分極反転又は切り替えを受けない設定された分極状態としてインプリントする強い傾向を有し、設定された分極状態に張り付く傾向があり、したがってインプリントされたメモリセルを読み取り又は再書き込みすることを非常に困難にすることである。インプリント現象を避けるために、任意のインプリント電界は、切り替え電界と垂直であり、したがって切り替え、即ちメモリセルの読み出し又は再書き込みの動作に影響を及ぼさないように、粒子境界は、電極表面に垂直に形成されるべきであることを提案されている。しかしながら、アドレス指定されていない強誘電性メモリセルの分極を適切な高周波数で前後に切り替えることによって、フレッシュ動作を実行することを除いて、現在まで、インプリントを避ける適切な技術は開示されていない。しかしながら、これは、メモリセルを疲労させ、その使用寿命を低下させる。
【０００４】
上述のように、薄膜を形成するために、Ｐ（ＶＤＦ−ＴｒＦＥ）コポリマーを処理する好ましい方法は、溶剤を使用するスピンコーティングである。１つのポリマー薄膜層の堆積に使用される溶剤は、堆積プロセスにおいて前に堆積された層を侵食することがあるので、これは、達成可能な構造の複雑さを本質的に制限する。溶液からスピンコーティングによって多層を作るとき、新たな層を形成するために使用される溶液は、既に堆積された層を濡らすことができることを確実にしなければならない。濡れ性適合のこの問題は、溶剤の選択を制限する。スピンコーティングの他の欠点、即ち全体又は完全な表面の堆積は、堆積及びパターニングが、同一の動作で実行し局所的なパターン形成を提供することができないことである。いくつかの種類の電子デバイスに関して、ときには実質的な面内のパターン形成を与えることを必要とするので、これは欠点である。さらなる問題は、シリコンベースの構成要素を有する集積されたハイブリッド回路におけるＰ（ＶＤＦ−ＴｒＦＥ）材料では、Ｐ（ＶＤＦ−ＴｒＦＥ）のキュリー温度又は低い融点が、処理に用いられる温度に対する所定の制限を課すことである。最後に、コポリマーＰ（ＶＤＦ−ＴｒＦＥ）は、純粋なポリフッ化ビニリデンより低い残留分極を有することも欠点である。この理由は、トリフルオロエチレンモノマーは、フッ化ビニリデンモノマーより非常に低い双極子モーメントを有し、且つコポリマーＰ（ＶＤＦ−ＴｒＦＥ）薄膜は、非晶質、即ち非結晶領域を常に含むことである。ＶＤＦオリゴマーが、強誘電性結晶相とともに形成されることがあることは何年にもわたり知られており、また、それが分極切り替えを示すことも示されている。さらに、ＶＤＦオリゴマーは、実際に最近文献に提案されているように、ＶＤＦオリゴマーを強誘電性メモリ材料の優れた候補にする高い双極子モーメントを有する。この事実の認識において、本発明は、強誘電性メモリデバイスのメモリ材料としての強誘電性オリゴマーの使用の調査に基づく。
【０００５】
Ｔａｋｅｄａらによる「真空蒸着によるβ形態ポリ（フッ化ビニリデン）薄膜の準備及び圧電性（Ｐｒｅｐａｒａｔｉｏｎ  ａｎｄ  ｐｉｅｚｏｅｌｅｃｔｒｉｃｉｔｙ  ｏｆ  β  ｆｏｒｍ  ｐｏｌｙ（ｖｉｎｙｌｉｄｅｎｅ  ｆｌｕｏｒｉｄｅ）  ｔｈｉｎ  ｆｉｌｍ  ｂｙ  ｖａｐｏｕｒ  ｄｅｐｏｓｉｔｉｏｎ）」、Ｔｈｉｎ  Ｓｏｌｉｄ  Ｆｉｌｍｓ、２０２、２０５〜２１１頁（１９９１年）に開示されるように、１９９１年に既に、ポリフッ化ビニリデン及びフッ化ビニリデンオリゴマーの薄膜が、真空蒸着によって調製された。ＰＶＤＦ及びオリゴマーＶＤＦの両方の薄膜は、−１５０℃未満の温度に冷却された基板に蒸着することによって堆積された。堆積された薄膜ＰＶＤＦポリマー及びオリゴマーＶＤＦは、基板に平行な分子配向を有するβ相を示し、ＶＤＦオリゴマー薄膜の圧電定数は、ＰＶＤＦの圧電定数より約５０倍大きいことが言及された。
【０００６】
蒸着プロセスの間の電界の印加は、Ｎｏｄａらによる文献「ハロゲン化アルカリ基板上のフッ化ビニリデンオリゴマー薄膜の構造（Ｓｔｒｕｃｔｕｒｅｓ  ｏｆ  ｖｉｎｙｌｉｄｅｎｅ  ｆｌｕｏｒｉｄｅ  ｏｌｉｇｏｍｅｒ  ｔｈｉｎ  ｆｉｌｍｓ  ｏｎ  ａｌｋａｌｉ  ｈａｌｉｄｅ  ｓｕｂｓｔｒａｔｅ）」、Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ、第８６巻、第７号、３６８８〜３６９３頁（１９９９年）の主題であった。この文献は、ＶＤＦオリゴマーは、室温から９０℃の温度に維持されたＫＣｌ（００１）基板上に真空蒸着され、５０℃未満の温度で非極性α相を有して形成されるが、この相から極性β相への相変換は、５０℃から８０℃への基板の温度を上昇することによって引き起こされることができることを開示する。ＶＤＦオリゴマーの分子鎖は、十分な熱移動の下で静電相互作用を用いて、Ｋ＋又はＣｌ−の（１１０）列に沿ってそれらのｃ軸に整列することが示唆された。
分子配向は、さらにＯｓｈｉｄａらの「フッ化ビニリデンオリゴマーの蒸着された薄膜における分子配向への基板温度の効果（Ｅｆｆｅｃｔ  ｏｆ  ｓｕｂｓｔｒａｔｅ  ｔｅｍｐｅｒａｔｕｒｅ  ｏｎ  ｍｏｌｅｃｕｌａｒ  ｏｒｉｅｎｔａｔｉｏｎ  ｉｎ  ｅｖａｐｏｒａｔｅｄ  ｔｈｉｎ  ｆｉｌｍｓ  ｏｆ  ｖｉｎｙｌｉｄｅｎｅ  ｆｌｕｏｒｉｄｅ  ｏｌｉｇｏｍｅｒ）」、Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ、第３６号、７３８９〜７３９４頁（１９９７年）文献で実証された。ＶＤＦオリゴマーの薄膜は、真空蒸着によって高い結晶性で得られた。分子配向は、−３０℃と−５０℃との間の基板温度で基板に対して垂直から平行に変化することが観察され、安定結晶構造は、その後、非強誘電性結晶形態である相ＩＩ、即ちα相であった。
【０００７】
Ｎｏｄａらによる文献「エピタキシー成長されたフッ化ビニリデンオリゴマー薄膜の構造及び強誘電性性質（Ｓｔｒｕｃｔｕｒｅｓ  ａｎｄ  Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｎａｔｕｒｅｓ  ｏｆ  Ｅｐｉｔａｘｉａｌｌｙ  Ｇｒｏｗｎ  Ｖｉｎｙｌｉｄｅｎｅ  Ｆｌｕｏｒｉｄｅ  Ｏｌｉｇｏｍｅｒ  Ｔｈｉｎ  Ｆｉｌｍｓ）」、Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ、第３９号、６３５８〜６３６３頁、第１部、第１１号、（２０００年、１１月）において、ＶＤＦオリゴマー薄膜の強誘電性特徴は、最初に明らかになった。ＫＢｒ基板上のエピタキシャル成長されたＶＤＦオリゴマー薄膜の３７ｎｍ厚みの薄膜は、約２００ＭＶ／ｍの保磁力を示し、ＶＤＦオリゴマー薄膜における分極反転は、圧電応答像及びヒステリシス曲線の両方によって確認された。推定された約２００ＭＶ／ｍの保磁力は、ポリマーフッ化ビニリデンの保磁力より非常に大きいことが留意されるべきである。ＶＤＦオリゴマーの薄膜は、分子規模で強誘電性機能を有することができ、したがって、例えば、高密度分子メモリ及び他のナノスケールデバイスにおける新規な電子材料の候補とすることができることを、この研究も明らかに示した。
【０００８】
Ｎｏｄａらによる文献「原子力顕微鏡によって研究されたフッ化ビニリデンオリゴマーの分子強誘電性（Ｍｏｌｅｃｕｌａｒ  Ｆｅｒｒｏｅｌｅｃｔｒｉｃｉｔｙ  ｏｆ  Ｖｉｎｙｌｉｄｅｎｅ  Ｆｌｕｏｒｉｄｅ  Ｏｌｉｇｏｍｅｒ  Ｉｎｖｅｓｔｉｇａｔｅｄ  ｂｙ  Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｙ）」、Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ、第４号（２００１年）、４３６１〜４３６４頁、第１部、第６Ｂ号、（２０００年、６月）において、ＶＤＦオリゴマーの薄膜に形成された局所的な強誘電性ドメインのナノスケール電気特性がさらに研究された。局所的なポーリング及び圧電応答の観察は、分極されたドメインが、導電ＡＦＭ先端と底部電極との間に直流又はパルス電圧を印加することによって、ナノメートル厚みのＶＤＦオリゴマー薄膜に可逆的に形成及び消去されることを明らかにした。６５ｎｍの局所的な強誘電性ドメインが作られ、著者は、ＶＤＦオリゴマーが、高密度データ格納デバイスなどの強誘電性用途の見込みがある候補であり得ることを示唆した。またＮｏｄａらは、２００２年の文献「フッ化ビニリデンオリゴマーの蒸着された膜における分極反転（Ｐｏｌａｒｉｚａｔｉｏｎ  Ｒｅｖｅｒｓａｌ  ｉｎ  Ｖｉｎｙｌｉｄｅｎｅ  Ｆｌｕｏｒｉｄｅ  Ｏｌｉｇｏｍｅｒ  Ｅｖａｐｏｒａｔｅｄ  Ｆｉｌｍｓ）」、Ｐｏｌｙｍｅｒ  Ｐｒｅｐｒｉｎｔｓ  Ｊａｐａｎ、第５１巻、第１２号において、それぞれ１５ＭＨｚ及び８００Ｈｚの周波数で測定された５００ｎｍ厚みのＶＤＦオリゴマー膜のヒステリシス曲線を公開した。電気変位の最大分極は、±１５０ｍＣ／ｍ２の間の範囲にあることが見出され、保磁力は、前者の場合の約１２０Ｖから、はるかに方形のヒステリシス曲線を示す後者の場合の１５０Ｖを超えるまで変わった。さらに、Ｎｏｄａらの「フッ化ビニリデンオリゴマーの蒸着された膜の強誘電性特性の研究（Ｉｎｖｅｓｔｉｇａｔｉｏｎ  ｏｆ  Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｐｒｏｐｅｒｔｉｅｓ  ｏｆ  Ｖｉｎｙｌｉｄｅｎｅ  Ｆｌｕｏｒｉｄｅ  Ｏｌｉｇｏｍｅｒ  Ｅｖａｐｏｒａｔｅｄ  Ｆｉｌｍｓ）」、Ｍａｔｅｒｉａｌ  Ｒｅｓｅａｃｈ  Ｓｏｃｉｅｔｙ  Ｓｙｍｐ．Ｐｒｏｃｅｅｄｉｎｇｓ、第７４８号（２００３年）は、ほぼ液体窒素の温度で様々な基板上に蒸着されたフッ化ビニリデンオリゴマー膜の研究を開示した。ＶＤＦオリゴマー膜は、主に強誘電性相、即ち形態Ｉ即ちβ相での結晶化で形成され、分子鎖は、基板材料及びＶＤＦオリゴマー膜の厚みに関わらず、基板表面に平行に配向されることが示された。強誘電性特性及び性質は、実験的に確認され、５００ｎｍ厚みの膜に関する分極は、６０Ｖ程度の保磁電圧で２５０ｍＣ／ｍ２程度であることが見出された。保磁電圧で、電流応答は７５ｎＡ程度であった。換言すれば、この文献は、約２５０ｍＣ／ｍ２の残留分極及び１００ＭＶ／ｍより幾分高い保磁力強度を有する強誘電性薄膜に関して初期に見出されたことを確認した。
【０００９】
Ｍａｔｓｕｓｈｉｇｅ及びＹａｍａｄａの「ナノ顕微鏡的高密度メモリを有する強誘電性分子膜（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｍｏｌｅｃｕｌａｒ  Ｆｉｌｍｓ  ｗｉｔｈ  Ｎａｎｏｓｃｏｐｉｃ  Ｈｉｇｈ−Ｄｅｎｓｉｔｙ  Ｍｅｍｏｒｉｅｓ）」、Ａｎｎａｌｓ  ｏｆ  ｔｈｅ  Ｎｅｗ  Ｙｏｒｋ  Ａｃａｄｅｍｙ  ｏｆ  Ｓｃｉｅｎｃｅｓ  ９６０、１〜１５頁（２００２年）において、極薄強誘電性分子膜内のナノメートル規模の分極ドメインの形成及び可視化が、ＰＶＤＦ及びＰＶＤＦコポリマーの両方、並びにフッ化ビニリデン（ＶＤＦ）オリゴマーについて記載された。ＶＤＦオリゴマーの薄膜を形成するために蒸着が使用され、分極切り替え性質は、これら膜について特許請求された。Ｍａｔｓｕｓｈｉｇｅ及びＹａｍａｄａは、この極性形態におけるＶＤＦオリゴマーは、分子規模の強誘電性を実現するための可能性を有し、したがってメモリ材料、即ち高密度分子メモリ材料の候補に考えられることができることを結論付けた。しかしながら、ＶＤＦオリゴマーの特定の定量化された結果は、この文献には与えられない。
【００１０】
Ｎｏｄａらの「フッ化ビニリデンオリゴマーの蒸着膜の残留分極（Ｒｅｍａｎｅｎｔ  ｐｏｌａｒｉｚａｔｉｏｎ  ｏｆ  ｅｖａｐｏｒａｔｅｄ  ｆｉｌｍｓ  ｏｆ  ｖｉｎｙｌｉｄｅｎｅ  ｆｌｕｏｒｉｄｅ  ｏｌｉｇｏｍｅｒｓ）」Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ、第９３巻、第５号、２８６６〜２８７０頁（２００３年）は、１３０±３ｍＣ／ｍ２の残留分極及び矩形Ｄ−Ｅヒステリシス曲線が、ほぼ液体窒素温度の白金表面上に蒸着された合成されたフッ化ビニリデンオリゴマー［ＣＦ３（ＣＨ２ＣＦ２）１７］膜で実現されたことを開示した。結果は、ビニリデンオリゴマー薄膜は、非常に高い結晶性を有し、且つ電気双極子が、膜表面にほぼ垂直に配置されることを示唆した。強誘電性ポリマーの保磁力より大きい保磁力は、ＶＤＦオリゴマー鎖でヨウ素原子から生じる立体障害に寄与した。
【００１１】
上述の従来技術刊行物は、ＶＤＦオリゴマーが、強誘電性メモリ材料の見込みがある候補であり得ることを明らかに示した。しかし、後で分かったように公開された研究結果は、ナノ規模強誘電性ドメイン及び残留場に関する強誘電性特性を示し、且つ電流出力が、ＶＤＦオリゴマー自体を強誘電性メモリの関する見込みがある候補材料とすることができるが、上記の従来技術は、市販で実現可能な強誘電性メモリの実現を可能にする強誘電性メモリ材料の都合良い製造に関する明らかな方向性を提供しないことを明らかにした。しかしながら、これは、結局、適切な処理方法が開発されることができるかどうか次第である。
この目的への提案が、ＪＰ２００４０７６１０８（Ｎｏｄａら）として公開された日本国特許出願ＪＰ２００２２３９４３７によって開示された。この出願において設定された目的は、わずかな制約で製造されることができる良好な強誘電性特性を有する強誘電性薄膜を提供することである。フッ化ビニリデンオリゴマー薄膜が、真空堆積によって形成され、ＶＤＦオリゴマーは、基板が−１３０℃以下に維持される間に、真空内で又は乾燥気体内で基板上に形成される。これは、基本的に上に引用した従来技術から何が推論されるかを意味するが、それらの明確な強誘電性性質を除いて、そのように堆積された強誘電性薄膜の品質に関して示されていない。
【００１２】
ある程度、本発明の従来技術と見なされることができる上で引用された研究刊行物は、オリゴマー薄膜を強誘電性メモリにおける強誘電性メモリ材料として使用させる可能性を指摘し、さらに分極切り替え及び高い残留分極を含むＶＤＦオリゴマーの強誘電性性質が証明されたが、これらの知見は、主にかなり厚い膜、即ちほぼ５００ｎｍの厚みを有する膜に基づく。より薄い膜に関しては、利用可能なデータはほとんどなく、引用された研究文献は高密度強誘電性メモリにおけるＶＤＦオリゴマー膜の使用に対する明確な推奨を与えるが、どのように所望の強誘電性特性を有する高品質の極薄ＶＤＦオリゴマー膜が、それらを高密度強誘電性メモリ又は１００ｎｍ未満の範囲のライン幅を有するメモリ材料としての用途に適させる方法で作られることができるかの明確な指示を与えない。引用された研究文献は、高品質の極薄ＶＤＦオリゴマー膜の形成を確実にすることに作用するが、同時に、膜の品質に有害であり、それらをメモリ材料として使用することに適させない状況及び条件を避ける、処理ステップにもパラメータの問題にも対処しない。上述のように、コポリマーＰ（ＶＤＦ−ＴｒＦＥ）は、メモリ材料として特に適することを証明した。全く切迫した困難性ではない類似性によって、同様のことが、強誘電性コオリゴマーで予測されるが、文献においてこれらに関するデータは無く、且つそれら適用に関するヒントも無い。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
したがって、本発明の第１の目的は、極薄ＶＤＦオリゴマー又はＶＤＦコオリゴマー強誘電性膜を作製し、高密度強誘電性メモリにおけるメモリ材料としてその十分な範囲までその利用を可能にする方法を提供することである。これに関連して、強誘電性ＶＤＦオリゴマー又はＶＤＦコオリゴマーは、０．１μｍ未満のライン幅及び匹敵する小さなピッチを有するマトリクスアドレス指定可能な強誘電性メモリの実現を可能にすべきことが、特に望ましい。
【００１４】
本発明の第２の目的は、堆積プロセスにおける外部及び環境要因が、そのような要因のために堆積された膜の品質における劣化を避けるように制御される方法を提供することである。
【００１５】
本発明の第３の目的は、強誘電性メモリセル又は強誘電性メモリデバイスの製造における本発明の方法による方法の使用を提供することである。
【００１６】
最後に、本発明の第４の目的は、最小の幾何学的制限を有する強誘電性メモリセル又は強誘電性メモリデバイスを提供することであり、メモリ材料は、本発明の方法によって提供される強誘電性オリゴマー又はコオリゴマーである。
【課題を解決するための手段】
【００１７】
上述の目的並びにさらなる特徴及び利点は、本発明により達成され、方法は、以下のステップを特徴とし、即ち、１ｍｂａｒ未満の圧力に密閉されたエンクロージャを排気するステップと、オリゴマー又はコオリゴマーの過半部分が、極性結晶相で、かつ基板に平行に配向されて結晶化するが、エンクロージャ内の水の飽和蒸気圧が、冷却が開始する前に水蒸気の分圧に等しくなる温度以上の範囲の温度に、基板を冷却するステップと、いずれの場合でも−１３０℃以上で、基板上にオリゴマー又はコオリゴマーを蒸着させて所定厚みを有する薄膜を形成するステップと、堆積されたオリゴマー又はコオリゴマー薄膜が、所定厚みに到達した後、基板の温度を室温まで上昇させるステップと、５０℃から１５０℃の範囲の温度にオリゴマー又はコオリゴマーの堆積された薄膜を加熱し、堆積された薄膜をアニールし、それによって残留非極性結晶相を極性結晶相に変換するステップとを含み、並びに本発明の方法の使用で、強誘電性材料が、１つ以上の第１電極構造と第２電極構造との間に配置されたＶＤＦオリゴマー又はＶＤＦコオリゴマーの薄膜の形態で設けられ、最後に、強誘電性メモリセル又は強誘電性メモリデバイスは、ＶＤＦオリゴマー又はＶＤＦコオリゴマーの薄膜が、その表面に対して平行配向を有し、欠陥無く、完全にその極性結晶相で、電極構造の少なくとも１つの上に、又は前記少なくとも１つの第１及び第２電極構造の第１及び第２電極構造の間に設けられることを特徴とする。
【００１８】
本発明のさらなる特徴及び利点は、添付の従属請求項から明らかである。
【００１９】
本発明は、本発明の全体的な背景の簡単な説明及び本発明による方法に関する例示的な実施形態に関連して、強誘電性メモリセル又はデバイスの製造におけるその使用、その上、添付図面に関連して行われる本発明による方法で作られる強誘電性メモリセル又は強誘電性メモリデバイスの例に関連して、より詳細に以下に説明される。
【００２０】
本発明の任意の特定の実施形態が開示される前に、本発明の理解を容易にするために、本発明の全体的な背景の考察が与えられる。
【００２１】
本出願の導入部で述べられたように、ＶＤＦオリゴマーは、堆積温度及び堆積速度を制御することによって、α相、即ちパラ電気相の結晶に直接結晶化された薄膜を形成するために使用されることができることは、１９９１年に見出された。これは、特に日本において、基本並びにＶＤＦオリゴマー薄膜の電気特性の極めて広範な研究を導くが、それは、ごく最近まで、即ち２００１年に、ＶＤＦオリゴマーが、強誘電性メモリにおけるその適用に必要な要件である双極子極性性質及びヒステリシス並びに分極反転を示したことを、Ｎｏｄａらが見出すまで導かれなかった。しかしながら、原子力顕微鏡が、膜をサブミクロン範囲で局所的に探り且つ極性反転を生じる強誘電性ドメインを検出するために使用されたが、最近まで、極薄オリゴマー膜、特にＶＤＦオリゴマーの強誘電体特性に関する特定の結果は、開示されなかった。かなり厚い、即ち５００ｎｍの厚みを有するＶＤＦオリゴマー膜の公開された研究結果は、１３ｍＣ／ｃｍ２程度の大きな残留分極を有する十分に規定されたヒステリシス曲線、及び１２０ＭＶ／ｍ程度の保磁力を示して開示された。原子力顕微鏡を使用することによって、極薄オリゴマー膜を局所的に探り、且つその中の強誘電性ドメイン並びに分極反転を生じることを検出することが可能になった。極薄膜に関して、測定されたヒステリシス曲線又はいわゆるＰＵＮＤ測定値の形態での電気データ、２つの正パルス及び２つの負パルスが続く負の事前設定パルスを有する、強誘電性材料を探るために使用される標準のパルスシーケンスは、公開されていない。強誘電性オリゴマーの極薄膜に関するそのようなデータの欠如は、恐らく、必要な品質を有するそのような膜を作成することができないこと、例えば、その強誘電性性質に不利な影響を生じさせることがある欠陥の不在に関連する。しかしながら、極薄ＶＤＦオリゴマー又はコオリゴマー強誘電性膜を製造する適切な方法に到達するために本出願人によって実施される研究は、全体的に、本発明による方法が、高品質膜、及び記載の終わりでより多く述べられる本発明の上述の目的を実現することができることを示す、ヒステリシス曲線及び疲労曲線に関して測定結果を与えた。
【００２２】
強誘電性薄膜メモリにおけるメモリ材料として極薄ＶＤＦオリゴマー膜を適用することを可能にするために、品質に関する要件は、ＰＶＤＦ又はＰ（ＶＤＦ−ＴｒＦＥ）メモリ膜に関して同様に設定される要件にかなり類似する。特に、膜におけるクラック及びピンホール、頂部金属電極が既に堆積されたメモリ材料上に堆積されるときに、短絡を導くことがある欠陥を避けることが必要である。この問題は、従来技術として上記で引用された公開された研究で全く対処されていないと考えられる。したがって、本出願の研究は、工業規模での製造のために本発明による方法の実施に向けられ、これは、堆積されたオリゴマー薄膜の品質が、大きな面積にわたって維持されなければならず、少なくとも４インチ（約１０．２ｃｍ）ウェーハを覆うことができなければならないことを意味する。また、これに関連して、及び工業適用のための経済的なプロセスの要件を満たすために、堆積時間は長すぎることはできない。上に引用した研究刊行物において、特に、Ｎｏｄａらの論文「エピタキシャル成長されたフッ化ビニリデンオリゴマー薄膜の構造及び強誘電性性質（Ｓｔｒｕｃｔｕｒｅｓ  ａｎｄ  Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｎａｔｕｒｅｓ  ｏｆ  Ｅｐｉｔａｘｉａｌｌｙ  Ｇｒｏｗｎ  Ｖｉｎｙｌｉｄｅｎｅ  Ｆｌｕｏｒｉｄｅ  Ｏｌｉｇｏｍｅｒ  Ｔｈｉｎ  Ｆｉｌｍｓ）」、Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ、第３９号、６３５８〜６３６３頁、第１部、第１１号、（２０００年、１１月）、「原子力顕微鏡によって研究されたフッ化ビニリデンオリゴマーの分子強誘電性（Ｍｏｌｅｃｕｌａｒ  Ｆｅｒｒｏｅｌｅｃｔｒｉｃｉｔｙ  ｏｆ  Ｖｉｎｙｌｉｄｅｎｅ  Ｆｌｕｏｒｉｄｅ  Ｏｌｉｇｏｍｅｒ  Ｉｎｖｅｓｔｉｇａｔｅｄ  ｂｙ  Ａｔｏｍｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｙ）」、Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ、第４号（２００１年）、４３６１〜４３６４頁、第１部、第６Ｂ号（２０００年、６月）、「フッ化ビニリデンオリゴマーの蒸着された膜における分極反転（Ｐｏｌａｒｉｚａｔｉｏｎ  Ｒｅｖｅｒｓａｌ  ｉｎ  Ｖｉｎｙｌｉｄｅｎｅ  Ｆｌｕｏｒｉｄｅ  Ｏｌｉｇｏｍｅｒ  Ｅｖａｐｏｒａｔｅｄ  Ｆｉｌｍｓ）」、Ｐｏｌｙｍｅｒ  Ｐｒｅｐｒｉｎｔｓ  Ｊａｐａｎ、第５１巻、第１２号（２００２年）、「フッ化ビニリデンオリゴマーの蒸着された膜の強誘電性特性の研究（Ｉｎｖｅｓｔｉｇａｔｉｏｎ  ｏｆ  Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｐｒｏｐｅｒｔｉｅｓ  ｏｆ  Ｖｉｎｙｌｉｄｅｎｅ  Ｆｌｕｏｒｉｄｅ  Ｏｌｉｇｏｍｅｒ  Ｅｖａｐｏｒａｔｅｄ  Ｆｉｌｍｓ）」、Ｍａｔｅｒｉａｌ  Ｒｅｓｅａｃｈ  Ｓｏｃｉｅｔｙ  Ｓｙｍｐ．Ｐｒｏｃｅｅｄｉｎｇｓ、第７４８号（２００３年）、Ｍａｔｓｕｓｈｉｇｅ及びＹａｍａｄａの「ナノ顕微鏡的高密度メモリを有する強誘電性分子膜（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｍｏｌｅｃｕｌａｒ  Ｆｉｌｍｓ  ｗｉｔｈ  Ｎａｎｏｓｃｏｐｉｃ  Ｈｉｇｈ−Ｄｅｎｓｉｔｙ  Ｍｅｍｏｒｉｅｓ）」、Ａｎｎａｌｓ  ｏｆ  ｔｈｅ  Ｎｅｗ  Ｙｏｒｋ  Ａｃａｄｅｍｙ  ｏｆ  Ｓｃｉｅｎｃｅｓ  ９６０、１〜１５頁（２００２年）、及び最後に、Ｎｏｄａらの「強誘電性フッ化���ニリデンオリゴマーの蒸着された薄膜のパイロ電気性（Ｐｙｒｏｅｌｅｃｔｒｉｃｉｔｙ  ｏｆ  Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｖｉｎｙｌｉｄｅｎｅ  Ｆｌｕｏｒｉｄｅ  Ｏｌｉｇｏｍｅｒ−Ｅｖａｐｏｒａｔｅｄ  Ｔｈｉｎ  Ｆｉｌｍｓ）」、Ｊａｐａｎｅｓｅ  ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ、第４２号（２００３年）、１３３４〜１３３６頁、２００３年１１月は、分極結果を開示し又は示し、各基板又はウェーハの処理時間に関して顕著に目立つ２つのパラメータが存在する。第１のパラメータは、２Å／分〜４Å／分の範囲にある堆積速度であり、これは、本発明の目的を満たすゴールとして、５００Å厚みのＶＤＦオリゴマー膜に関しても、堆積時間が１２５分〜２５０分程度であることを意味する。各オリゴマー被覆されたウェーハに関するターンアラウンド時間を増大する第２のパラメータは、堆積時の非常に低い基板温度から室温までウェーハを加熱するために必要な時間である。全ての従来技術は、ＶＤＦオリゴマー膜の堆積の後に、ウェーハは、真空で周囲温度に非常にゆっくり加熱されなければならないことを示す。しかしながら、これは実際の消費時間に関して何を意味するかを指示しないが、本出願人は、全体のサイクル時間に関して、３°Ｋ／分の加熱速度が最小値として考慮されなければならず、それは、非常に大きいことが有利であり得ることを見出した。
【００２３】
本発明は、特に、フッ化ビニリデンオリゴマー（ＶＤＦオリゴマー）又はフッ化ビニリデンコオリゴマー（ＶＤＦコオリゴマー）を使用して、強誘電性薄膜メモリにおけるメモリ材料として強誘電性薄膜を形成するための方法に関する。ビニリデンモノマーは、一般的に、式−Ｈ２ＣＣＸ２を有する単位であり、式中Ｘは、通常、塩化物、フッ化物、又はビニリデン樹脂と呼ばれるシアン化物ラジカル化合物である。ビニリデン自体は、エチレンから１つの水素原子を取り除くことによって誘導されるビニル基ＣＨ２＝ＣＨ−に基づく。換言すれば、フッ化ビニリデンは、単に２つのフッ素原子を有するビニリデン樹脂である。ＶＤＦオリゴマーは、制限された数のそのようなともに鎖状にされた単位によって形成され、上述のように強誘電性、即ち特定の状態下で形成されたときに極性結晶相を有することを示された。
【００２４】
図１ａは、ＶＤＦモノマーの構造を示す。２つの水素原子は、第２の炭素原子への二重結合を形成する第１の炭素原子に結合される。２つのフッ素分子は、第２の炭素原子に結合される、図１ｂは、ＶＤＦオリゴマーの構造を示し、ここで、５つのＶＤＦモノマーの鎖として表現されるが、特定の末端基を示すことはない。ＶＤＦ分子の炭素原子は、それらの隣接する炭素原子に結合し、選択された末端基（図示されず）に取り付けられたオリゴマー鎖のバックボーンを形成する。
【００２５】
図２は、異なる基板温度で、即ちそれぞれ−８０℃と−９０℃の基板温度で堆積されたＶＤＦオリゴマー薄膜のフーリエ変換赤外（ＦＴＩＲ）スペクトログラフを示す。非極性結晶相ＩＩ（α相）が−８０℃で支配的であるが、極性結晶相Ｉ（β相）が−９０℃の堆積温度で支配的であり、−８０℃と−９０℃との間の温度で堆積された薄膜は、極性β相の部分を増大すること示すことが見られる。分光測定に基づき、それぞれ非極性結晶相ＩＩ（α相）及び極性結晶相Ｉ（β相）の部分は、温度の関数として評価されることができる。これは、スペクトログラフを使用することによって行われることができる。８８０ｃｍ−１帯域に対する１２１０ｃｍ−１帯域の比は、薄膜における非極性α相の部分を確立し、一方、８８０ｃｍ−１帯域に対する１２７３ｃｍ−１帯域の比は、その中の極性β相の部分を確立するために使用された。これらの比が図３に示される。ここで、非極性α相が上昇された温度で支配的であるが、極性β相が実質的に室温で現れ、β相の部分が、温度が低下するにつれて連続して増大することが分かる。−８０℃で、β相は、ＶＤＦオリゴマー膜の過半部分を形成し、約−１５０℃でピークに達し、約−１５０℃は、強誘電性薄膜を得るためにＶＤＦオリゴマーの堆積のための最小基板温度と考えられることができる。８８０ｃｍ−１でのＩＲ帯域は、全ての試料において常に存在し、その強度は、試料の調製条件によってそれほど変更されないことは留意されるべきである。したがって、オリゴマー及びコオリゴマー薄膜におけるα及びβ相の部分を評価するための内部基準として適している。
【００２６】
本発明者らによって実行された研究に基づいて、ＶＤＦコオリゴマー、即ちトリフルオロエチレンを有するＶＤＦ（ＶＤＦ−ＴｒＦＥ）の堆積は、同様のラインに沿って行われることが見出された。しかしながら、コオリゴマーＶＤＦ−ＴｒＦＥとともに、極性β相は、恐らくほぼ−４０℃から−５０℃のＶＤＦオリゴマーの場合より非常に高い温度で、ＶＤＦ−ＴｒＦＥコオリゴマー薄膜の過半部分として現れる。
【００２７】
以下に本発明による方法の例示的な実施形態が詳述され、これに関連して、オリゴマー又はコオリゴマーを形成する適切な堆積温度の選択に重要性は、強調されなければならない。堆積は、上限及び下限を有する温度間隔内で行わなければならない。上限は、所望の結晶相（即ち強誘電性）及びその配向に従う。
【００２８】
極性結晶相の可能な限り多くの部分を得ることが重要であるだけでなく、ＶＤＦオリゴマーが、−８０℃未満の温度で堆積され、極性結晶相ＩＩ即ちβ相が、基板に平行に配向されたオリゴマーの結晶軸を有して得られることも見出された。これは、純粋なＶＤＦオリゴマーに当てはまる。温度が−８０℃より上に上昇するなら、非極性α相が支配的になり始める。より高い温度で、オリゴマーは、ランダムに配向されたそれらの結晶軸を有して堆積される。下限温度は、堆積のために基板ホルダを冷却する前の真空システムの特徴に依存する。下限温度は、したがって、水の飽和蒸気圧が、基板ホルダの冷却の前にシステムにおける水蒸気の分圧に等しい温度によって与えられるべきである。これは、基板が、極性結晶形態Ｉを得るために−８０℃未満の温度に冷却される必要がある事実に関連する。冷却プロセスの間に、真空室内のある程度の残留水蒸気は、基板の表面上に凝結する、即ちウェーハに凝結する。例えば、１０−６ｍｂ（１０−７ｋＰａ）の水蒸気の分圧及び１の付着係数で、水分子の単層は、３秒毎に形成される。図４は、温度の関数として水の蒸気圧を示す。ほぼ−１２２℃で、水の蒸気圧は１０−６ｍｂ（１０−７ｋＰａ）であり、一方−１４０℃で、水の蒸気圧は１０−９ｍｂ（１０−１０ｋＰａ）に低下することが分かる。真空システム内の残留ガスの６５％〜９５％は、水蒸気であり、システムが排気されたとき、より重い分子はより軽い分子に対して優先して取り除かれるので、ほとんどの通常の高真空システムは、１０−７ｍｂ（１０−８ｋＰａ）から１０−６ｍｂ（１０−７ｋＰａ）の範囲のベース圧力及び同程度の水の分圧を有する。換言すれば、約−１４０℃の温度が、高真空システム内の堆積温度として使用されるなら、かなりの量の水が表面上に凝結するが、−１４０℃未満の堆積温度は、１０−１１ｍｂ（１０−１２ｋＰａ）ほど低い圧力を有する超高真空システムで許容可能であり得る。さらに、下限温度よりわずかに高い温度でも、水は表面上に凝結し、したがって可能な限り高い温度が選択されるべきである。これは、基板のウェーハが、真空室からそれが取り除かれる前に周囲温度に加熱されるべきであるとき、堆積後に何が起こるかに関連する。このプロセスの間に、凝結された水は、ウェーハから放出される。より速く水が加熱されるほど、より早く水が放出される。水の放出は、より低いウェーハにおける気泡又はクラックの形成を導くことがある。ウェーハ基板上の凝結された水の効果を緩和する１つの方法は、オリゴマー薄膜の堆積後に低速でウェーハを加熱することであり、それによって、システムのより延長された静定時間を可能にする。
【００２９】
オリゴマー又はコオリゴマー薄膜は、蒸着によって堆積され、このために、当技術にそれ自体知られ且つ図５に示される蒸着器システムが使用されることができる。図５は、蒸気堆積室又はエンクロージャを通る概略断面を表し、真空堆積室又はエンクロージャは、単に蒸着器と呼ばれる蒸着るつぼ２と、その露出された表面上に設けられたストリップ状電極メタライゼーションで基板８を支持する基板ホルダ３とを含み、露出された表面は、ここでは基板ホルダ３に接続されたるつぼ冷却剤移送パイプ７の表面に実質的に平行に向けられる。蒸着器２は、開放タイプ又は穿孔された蓋を有するタイプであり得る。エンクロージャ１は、室を排気するために真空ポンプ４に接続され、さらに室は、堆積時間を制御するように動作可能な、即ち、オリゴマー又はコオリゴマー層の所望の厚みに到達されたときにそれが閉鎖するシャッタ５、並びに堆積されたオリゴマー又はコオリゴマー薄膜の厚みを監視するための手段６を含む。堆積速度、並びに堆積された薄膜の成長及び厚みは、図５に示されるように、エンクロージャ１内に設けられた厚みモニタの手段によって制御されることができる。強誘電性メモリデバイスを形成するために、オリゴマー又はコオリゴマー膜は、基板８の表面上に設けられた堆積された被覆電極構造である。これら電極は、強誘電性メモリデバイス内に設定された第１電極を形成するために、平行なストリップ状メタライゼーションとして通常堆積される。
【００３０】
オリゴマー又はコオリゴマー薄膜の形態のメモリ材料が、電極上に堆積された後、及び最終処理の後で、第１電極組及び堆積された強誘電性薄膜を有する基板は、第２組の電極が第１組の電極に垂直に向けられるように、メモリ薄膜層上に設けられ且つ配置されるが、第１組における電極に類似する第２組の平行なストリップ状電極を有する絶縁背面を含む第２の構成部品に結合されることができ、それによって、２つの分極状態のいずれかとして二値を格納することができるメモリセルが、いずれかの組の２つの交差する電極間のメモリ材料に規定され且つ生成される。蒸着室の真空システムの他の可能な変形例、並びに本発明の方法により強誘電性薄膜で被覆されることができる他の種類の電極構造は、以下にさらにより詳細に考察される。
【００３１】
フッ化ビニリデンオリゴマーの強誘電性薄膜を適用するための本発明による方法の第１の実施形態は、次に考察される。
【００３２】
図１ｂに示されるような構造、即ちＹ−（ＶＤＦ）ｙ−Ｚ（式中Ｙ及びＺは異なる末端基であり、ｙは整数である）の形態を有する開始ＶＤＦオリゴマーは、蒸着及び堆積のために選択され、好ましくは１より大きな多分散性を有する粉末として選択される。また、好ましくは、開始ＶＤＦオリゴマーは、特定の長さで選択される。ＶＤＦオリゴマーは、さらに１００個未満の繰り返し単位で選択される。オリゴマー膜によって覆われる電極組を有する基板８は、基板ホルダ３内に搭載され、図５に示されるように真空室内に配置される。真空室は、次に上述のように選択される温度で排気され、ＶＤＦオリゴマー薄膜の堆積の場合には、−８０℃から−１０５℃の間の範囲にあるように選択される。−８０℃の温度で、堆積されたＶＤＦオリゴマーは、極性結晶相Ｉ即ちβ相の過半部分を有して形成される。他方、基板ホルダ３及び基板８の温度は、エンクロージャ内の水の飽和蒸気圧が、冷却が開始する前の分圧に等しい温度より高くあるべきである。理由は、凝結が避けられなければならないことであり、換言すれば、冷却が始まる前に、分圧が１０−４ｍｂ（１０−５ｋＰａ）であるなら、冷却後の適用可能な最低温度は、−１００℃程度である。しかしながら、図５に示されるように、真空室は、エンクロージャ１内のいずれかの場所に配置される低温トラップ９を備えることができ、蒸気がまだ凝結し且つその上で凍結できるように、例えば−１４０℃又はそれ以下の実質的により低い温度に冷却されることができる。後続のステップにおいて、基板ホルダに適切な冷却剤を供給することによって行われることができる基板の適切な冷却の後で、ＶＤＦオリゴマーは、るつぼ又は蒸着器から選択された蒸着堆積速度で蒸着される。ＶＤＦ結晶は、既に６０℃で昇華を始め、且つ溶解曲線は、１５０℃でのピークに増大することが示された。プロセスの経済性は、蒸着速度が、可能な限り高くあるべきであり、そのことは蒸着器の温度は１００℃より高くあるべきであり、約２Å／ｓ−１の蒸着速度を与えることを意味する。蒸着器温度を上昇させ、即ち、るつぼ内のＶＤＦオリゴマーの温度を１５０℃に近づく値に上昇させることは、実質的により高い蒸着速度を生じる。今日の開発は、１５０ｎｍから１００ｎｍ厚み程度の膜厚みの可能性を目指しているので、これら膜が、１分などで堆積されることができることが好ましい。実際の問題として、７００Å／分即ち約１２Å／ｓの堆積速度は、ＶＤＦオリゴマーを堆積するために本発明による方法の実際の実施形態で首尾よく得られた。堆積されたＶＤＦオリゴマー膜の所望の厚みが到達された後、真空室内に設けられた厚みモニタ６によって測定されたとき、例えば、堆積は図５に示されるように蒸着器２と基板ホルダ３との間に設けられたシャッタ５を閉鎖することによって終了され、基板温度は、次に、室温にかなり低速で上昇される。温度上昇は、好ましくは、室温に３０分間よりわずかに長い間に到達されることを示す、３Ｋ／分を超える速度で行われることができる。真空室内の残留水蒸気は、それが、凝結された水が上述のようにウェーハから放出される場所で、ピンホール、気泡、及びクラックなどの堆積されたオリゴマー薄膜における様々な表面欠���の形成を導くことがあるので問題であることに、特に留意するべきである。
【００３３】
既に上述のように、基板温度は、ＶＤＦオリゴマーの堆積の間にあまり低すぎないことは重要であるが、堆積が−８０℃から−１０５℃の温度範囲で行われる場合のように、堆積されたＶＤＦオリゴマーのある部分が、非極性結晶相ＩＩ即ちα相で結晶化することは、同時に許容されなければならない。したがって、本発明による方法のこの実施形態において、基板が室温に加熱された後、及び堆積後に実行される最終ステップは、非常に重要な態様であり、堆積されたＶＤＦオリゴマー薄膜のその熱処理又はアニーリングが、５０℃から１５０℃の範囲の温度で行われる。図６に示されるＦＴＩＲスペクトログラムから、−９０℃で堆積されたＶＤＦオリゴマー薄膜が、極性β相で結晶化された過半部分を含むが、まだある量のα相非極性結晶を含むことを見ることができる。次に、１００℃で堆積されたＶＤＦオリゴマー膜をアニーリングすることによって、−９０℃で記録されたＦＴＩＲスペクトログラムと、１００℃でのＦＴＩＲスペクトログラムとの比較から、α相からのスペクトルへの寄与は大きく消滅したことを示し、したがって非極性α相結晶が、極性β結晶相へ変換され、堆積されたＶＤＦオリゴマーの均一な結晶性を改善し、結果としてさらに強化された強誘電性特徴を有する非常に改善されたオリゴマー薄膜を生じることを意味する。
【００３４】
本発明による方法の上述された実施形態で堆積されたＶＤＦオリゴマー薄膜の有利な強誘電性特性は、ヒステリシス曲線の測定、分極切り替え性質、及び疲労曲線の決定によって確認される。図７は、金電極間に堆積された６００Å（６０ｎｍ厚み）のＶＤＦオリゴマー膜で得られたヒステリシス曲線を示す。ヒステリシスは、１１ボルトの振幅及び１０Ｈｚの周波数を有する三角波を用いて測定された。ヒステリシス曲線から、良好に規定されるが、ほぼ方形形状、先端及び約１２．５μＣ／ｍ２の残留分極、並びに実際にはあまり高くない飽和分極を有することが見られる。保磁電圧は６ボルトであり、６０ｎｍ厚みの膜を有し、これは、保磁力が１００ＭＶ／ｍで推定されることができることを示す。当業者に良く知られているように、次に例えば一方の残留分極状態が、格納された論理０を表すために使用されることができ、他方の残留分極状態が、格納された論理１を表し規定するために使用されることができる。残留分極状態は、無限大に長い持続期間安定しており、一組の残留分極状態は、保磁電圧Ｖｃより高い切り替え電圧Ｖｓを印加することによって反対方向に切り替えられることができる。図７から見られることができるように、切り替え電圧は、例えば約１０ボルトとすることができる。それが正であれば、論理０を記憶する正の残留分極状態のメモリセルは、飽和に極性化されるだけであり、切り替え電圧をオフにした後、メモリセルは、再び元の分極状態に戻り、このように格納された論理０を維持する。他方、論理１を格納する負の残留分極状態のメモリセルは、正の切り替え電圧によって切り替えられ、正の飽和状態に到達するまで、分極状態がヒステリシス曲線に沿って反時計方向に進み、切り替え電圧をオフにした後、メモリセルは、正の分極状態へ反転し、したがって次に論理０を格納すると見なされることができる。これが、再書き込みプロセスであることを意図されないなら、元の論理１は、ただ類似する大きな切り替え電圧−Ｖｓを印加し、且つ正の残留分極状態から負の残留飽和値へヒステリシス曲線に沿って極性を駆動することによってリセットされることができ、切り替え電圧−Ｖｓをオフにした後、その元の状態に、即ち負の残留分極状態にメモリセルを戻し、したがって、格納された論理１はリセットされる。
【００３５】
測定されたヒステリシス曲線によって示される結果を確認するために、さらなる試験が、いわゆるＰＵＮＤ（ｐｏｓｉｔｉｖｅ  ｕｐ，ｎｅｇａｔｉｖｅ  ｄｏｗｎ）測定手順を実行することによって行われた。測定手順は、強誘電性材料を探るために標準のパルスシーケンスを使用し、２つの正のパルス及び２つの負のパルスのシーケンスが続く負のプリセットパルスを含む。非常に厚い膜、即ち５００ｎｍ程度の厚みを有する膜に関するそのような測定は、公開されたが、本発明による方法の上述された実施形態で得られた極薄ＶＤＦオリゴマー膜に関しては以前には公開されていない。図８は、１１ボルトで３０μｓの持続期間のパルスを用いて実行されたＰＵＮＤ測定の結果を示す。図８から分かるように、結果は、予想された優れた切り替え性質を確認し、得られた出力応答曲線は、１００ｍｓ〜２００ｍｓ範囲の切り替え時間、及び２０μＣ／ｍ２程度の大きな分極振幅を示す。
【００３６】
最後に、図９は、金電極を有するＶＤＦオリゴマー薄膜の疲労曲線を示す。図９から分かるように、ＰＵＮＤ測定は、±２０ボルト程度の切り替え分極Ｐ＊を確認する。図９において、切り替え分極Ｐ＊は、切り替えサイクルの数、換言すれば分極反転の数の関数として、その正及び負の値に関して示される。またＰ＾で指定された非切り替え分極は、正及び負状態の両方に関して、切り替えサイクルの数の関数として示される。分極状態間に信頼性のある識別を生じさせるために、切り替え分極と非切り替え分極との間の差異が、非常に多数の切り替えサイクルまで可能な限り大きいことが明らかに有利である。さらに、ヒステリシス曲線のほぼ方形形状は、非常にゼロに近い非切り替え分極を生じる。図９に示されるように、全ての曲線は、１０６ボルトまでほぼ線形であり、従来技術から類似する場合に関して、結果は、ＶＤＦポリマー又はＰＤＶＦで得られるが、ＰＤＶＦ薄膜は、より迅速に疲労するが、ＶＤＦオリゴマー薄膜は、１０８切り替えサイクルを十分に超えるまで、著しく疲労しないことを推定することは、図９に基づいて許容可能である。この結果は、不揮発性受動アドレス指定可能な強誘電性マトリクスメモリにおけるメモリ材料としてのその適用を実際に満足する。当業者に知られているように、疲労は、増加する切り替えサイクルの数に伴う残留分極状態の減少として明確であり、最後には、強誘電性メモリ材料を、設定された残留分極状態の分極間の安全で信頼性がある識別としてデータ格納のために不適切にすることを生じ、したがって、格納された論理値はもはや作られることができない。換言すれば、完全に疲労したメモリ材料は、全ての実際の目的に関して活動を停止したと仮定されることができる。高い疲労抵抗は、したがって、強誘電性メモリにおける任意のポリマー又はオリゴマー候補メモリ材料の非常に望ましい特性である。ＶＤＦオリゴマーに関して得られた疲労曲線は、したがって、ＶＤＦオリゴマーはこれまでメモリに使用するのに好ましい強誘電性ポリマーであった例えばＰＶＤＦ又はコポリマーＰ（ＶＤＦ−ＴｒＦＥ）のいずれかと少なくとも同等、又はＰＶＤＦ又はコポリマーＰ（ＶＤＦ−ＴｒＦＥ）より良好な性能を発揮することを明らかに示す。
【００３７】
要約すれば、本発明による方法のこの実施形態を使用することによって、ヒステリシス曲線の形状、分極の時間応答、及び疲労性質を含む優れた強誘電性特性を有する、極薄ＶＤＦオリゴマー薄膜が得られる。第１及び第２電極組間に挟まれたメモリ材料として使用される堆積された薄膜が、欠陥が無く、且つメモリ膜の分極状態及び性質を問題の無い電気プロービングを許容すべきであることが不可欠である。これは、図１０ａ、図１０ｂ、及び図１０ｃの顕微鏡写真に示される。図１０ａ及び図１０ｂは、実際に現実に引用された従来技術で与えられるように、非最適条件下で堆積するＶＤＦオリゴマーの結果を示す。堆積段階又は基板を室温まで加熱するステップのいずれかにおいて正確には水の放出であり、図１０ａに示される気泡の形態又は図１０ｂに示されるクラックの形態の欠陥を現させる。本発明による方法の上述の実施形態を用いて、図１０ｃから分かるように、本質的に完全に傷が無く且つ欠陥が無いＶＤＦオリゴマー薄膜が得られる。さらに、実施された方法を用いて堆積を実行することによって、８インチ（約２０．３ｃｍ）ウェーハの欠陥の無いＶＤＦオリゴマー薄膜を超える、基板を覆う本質的に欠陥の無いＶＤＦオリゴマー薄膜を作ることが可能である。得られた結果は、本発明によって与えられるプロセスパラメータを最適化し、これを下記、即ち水の分圧を低下することによって、堆積時間及び周囲温度への再加熱の両方を短縮することと組み合わせることに依存し、その結果、水の放出及び凝結を避け、又はそれを最小に止めることにより、優れた品質及び強誘電性特性のＶＤＦオリゴマー膜を適切な最終アニーリング後に得ることができる。
【００３８】
本発明による方法の第２の実施形態において、ＶＤＦコオリゴマーの薄膜は、ＶＤＦオリゴマーの極薄膜の堆積のために使用される本発明の方法の上述の第１の実施形態において、ＶＤＦオリゴマーを堆積するために使用される処理ステップに類似する処理ステップを用いて堆積される。本発明で使用されるようなＶＤＦコオリゴマーは、一般式Ｙ−（Ａ）ｘ−（ＶＤＦ）ｙ−Ｚを有し、式中、ＡはＶＤＦコオリゴマーの追加のモノマーであり、ｘ及びｙは整数であり、且つＹ及びＺは異なる末端基である。ＶＤＦコオリゴマーの追加のオリゴマーとして、トリフルオロエチレン（ＴｒＦＥ）オリゴマー、クロロトリフルオロエチレン（ＣＴＦＥ）オリゴマー、クロロジフルオロエチレン（ＣＤＦ）オリゴマー、又はテトラフルオロエチレン（ＴＦＥ）オリゴマーが、使用されることができるが、好ましい追加のオリゴマーのこれら例は、同様に適用可能であり得る極性結晶相を提供する他の候補のオリゴマーとして限定されないと考慮されるべきである。再び、ＶＤＦコオリゴマーは、好ましくは１００未満の繰り返し単位を有して選択され、開始コオリゴマーは、特定の長さを有し及び好ましくは１より大きな多分散性を有する粉末として選択される。
【００３９】
しかしながら、以下の例示的な実施形態において、追加のコオリゴマーは、広範に使用される強誘電性コポリマーＰ（ＶＤＦ−ＴｒＦＥ）と類似するトリフルオロエチレン又はＴｒＦＥオリゴマーとして選択される。当業者に良く知られているように、ＴｒＦＥ基は、ＶＤＦ基より小さな双極子モーメントを有するが、Ｐ（ＶＤＦ−ＴｒＦＥ）コポリマーは、それが、容易に極性結晶相Ｉ即ちβ相を有する薄膜を形成するために溶液からスピンコートされることができる事実のために、強誘電性メモリ材料としての第１の選択であった。ＴｒＦＥモノマーの構造は、図１１ａに示され、且つＶＤＦ及びＴｒＦＥ分子のコオリゴマー鎖は、特定の末端基を有さないが図１１ｂに示される。ＴｒＦＥ分子は、水素原子の代わりに過剰なフッ素原子を有することだけＶＤＦ分子と異なる。ＶＤＦオリゴマーにおいてのように、ＶＤＦ−ＴｒＦＥコオリゴマーのバックボーンは、隣接する炭素原子間に形成される。電気双極子は、示されるように、鎖即ち結晶ｃ軸に垂直に向けられる。ＶＤＦ分子と比較してＴｒＦＥ分子は、１つの水素原子が少なく且つ１つのフッ素原子が多いので、なぜＰ（ＶＤＦ−ＴｒＦＥ）コポリマーに類似するコオリゴマーが、より低い双極子モーメントを有するかは、同様に容易に認識されることができる。本発明の方法のこの第２の実施形態において、プロセスステップは、プロセスパラメータのいくつかは幾分異なるが、ＶＤＦオリゴマーを堆積するために使用されるプロセスステップに実質的に類似する。ＶＤＦオリゴマーとは対照的に、ＶＤＦ−ＴｒＦＥコオリゴマーは、−４０℃で極性β形態での過半部分を有して蒸着及び堆積されることができ、結果として、真空システムは、図４における曲線から収集されることができるように、約１ｍｂ（約０．１ｋＰａ）の圧力にだけ排気されなければならない。
【００４０】
Ａｋｉｙｏｓｈｉ  Ｔａｋｅｎｏらの「真空蒸着によるβ形態ポリ（フッ化ビニリデン）薄膜の調製及び圧電性（Ｐｒｅｐａｒａｔｉｏｎ  ａｎｄ  ｐｉｅｚｏｅｌｅｃｔｒｉｃｉｔｙ  ｏｆ  β  ｆｏｒｍ  ｐｏｌｙ（ｖｉｎｙｌｉｄｅｎｅ  ｆｌｕｏｒｉｄｅ）  ｔｈｉｎ  ｆｉｌｍ  ｂｙ  ｖａｐｏｕｒ  ｄｅｐｏｓｉｔｉｏｎ）」、Ｅｌｅｃｔｒｏｎｉｃｓ  ａｎｄ  Ｏｐｔｉｃｓ、Ｔｈｉｎ  Ｓｏｌｉｄ  Ｆｉｌｍｓ、２０２、２０５〜２１１頁（１９９１年）に開示されるように、極性ＶＤＦの部分は、低下された温度とともに増大するが、約−１０５℃以下の温度で、堆積された薄膜が、１００ｎｍ未満の厚みを有する極薄膜が企図されるときに、容認できない増大する凹凸を示すことは、出願人によって見出された。この欠点は、関心が、５００ｎｍ程度の厚みを有する膜にあったので、従来技術の研究において全く開示されなかった。しかしながら、ＶＤＦ−ＴｒＦＥコオリゴマーが、既に−４０℃で極性β相の過半部分を示す事実は、−１０５℃の好ましい下限に温度を低下することによって、極性β相の部分を最大化することを可能にするが、まだ、そうでなければ、ＶＤＦオリゴマー又はＶＤＦコオリゴマーの極薄膜を、強誘電性メモリ材料として実用に適さなくする凹凸を避けることを可能にする状況を示す。本発明の方法にしたがって、所望の厚みに堆積されたＶＤＦ−ＴｒＦＥコオリゴマーを有する基板は、１時間未満などの好ましい速度で室温まで加熱される。次に、ＶＤＦ−ＴｒＦＥコオリゴマーが、極性β相の最大部分を有して堆積されているなら、全ての残留非極性α相がＶＤＦ−ＴｒＦＥコオリゴマーの無視可能な部分を構成するので、本発明の方法における最終のステップは、削除されることができることは、追加の利点である。しかしながら、それにもかかわらず、結晶性を最適化するために５０℃を超える温度でポストアニール処理を実行することは、推奨できると考えられる。
【００４１】
堆積されたＶＤＦ−ＴｒＦＥコオリゴマー薄膜の強誘電性特性は、対応して堆積されたＶＤＦオリゴマーに関して見出される強誘電性特性に類似する測定結果を実証する。ＶＤＦ−ＴｒＦＥコオリゴマーの切り替え性質は、幾分より低い分極応答を有することが予想されるが、ＶＤＦオリゴマーの切り替え性質に類似する。
【００４２】
本発明の主要な目的は、本発明の方法によって、強誘電性メモリセルの電極構造間に極薄膜として提供されるメモリ材料として、ＶＤＦコオリゴマーのＶＤＦオリゴマーを有する強誘電性メモリセル又は強誘電性メモリデバイスを製造することである。従来技術で開示され且つ当業者に良く知られているメモリデバイスと類似して、極薄ＶＤＦオリゴマー又はコオリゴマーは、第１及び第２電極組間に挟まれた全体層として提供される。多数のマトリクスアドレス指定可能な強誘電性メモリアレイは、大きなウェーハ構造から作られ、且つ最終アセンブリのための所望の寸法に切断されることができる。また従来技術で知られているように、電極構造の材料は、例えばチタン、金、アルミニウム、又は窒化チタンとして選択されることができるが、それらに制限されることなく、導電、即ち共役ポリマー又はこれら導電材料の組み合わせから作られることができる。電極材料１０とＶＤＦオリゴマー又はコオリゴマーメモリ材料との間の疲労又は望ましくない反応を最小化するために、電極構造ε１、ε２を有するウェーハは、図１２に示されるように、オリゴマー又はコオリゴマーがその上に堆積される前に介在層材料１１で被覆されることができる。高い誘電定数を有する界面層１１の材料が選択されることができ、可能な候補は、国際公開特許出願第ＷＯ０３／０４４８０１号パンフレットに開示される任意のバリア材料とすることができる。これらバリア材料は、ダイヤモンド状ナノ合成物、導電炭素物、導電酸化物、導電ホウ化物、導電窒化物、導電シリサイド、及び導電炭素ベースの材料の中から選択される。しかしながら、境界層１１の材料は、国際公開特許出願第ＷＯ０２／０４３０７１号パンフレットに開示されるような導電ポリマー薄膜でもあることができ、次に例えば、ドープされたポリピロール、ドープされたポリアニリン、及びドープされたポリチオフェン、又はそのような化合物の誘導物の中から選択されることができる。最後に、境界層１１の材料は、ポリビニルホスホン酸（ＰＶＰＡ）薄膜材料とすることができる。界面薄膜層が使用される場合、それは、第１組の電極上のウェーハに堆積され、第１組の電極は、次に、完成したデバイスのワードラインとして機能するが、この種の層として、疲労を低減し又は排除するために重要な処置であることが示され、類似する界面材料は、ＶＤＦオリゴマー又はコオリゴマーメモリ材料の対向する側に堆積されることもでき、次に、完成したメモリデバイスのビットラインになる第２組の電極に対する界面を形成する。
【００４３】
強誘電性メモリデバイスのための製造プロセスの実際の実現において、界面材料は、第２組の電極が堆積され且つパターン形成される前に、メモリ材料上に堆積されることができ、その後、２の組の電極が、所望の電極構造を提供するために、例えばイオン反応性エッチングによってパターン形成されなければならない金属膜として設置される場合、そのいくつかは、特に有利であることができ且つメモリ材料の強化された保護を生じることができる。高い誘電定数及び低い導電率を有する介在層材料を加える追加の及び有利な態様は、強誘電性オリゴマー又はコオリゴマー薄膜で生じることがあるピンホール及び他の欠陥が、ほとんど取り除かれ、もはや問題を示さないということである。
【００４４】
無視されることができない蒸着プロセスの実際の態様は、真空又は高真空における蒸着が、主に弾道的であり、即ち、オリゴマー又はコオリゴマー分子が、各方向に統計的機構の法則にしたがって分散されるそれらの運動エネルギー及び速度を有して蒸着器から出て、それらの経路は、重力に影響されるだけであるということである。これは、電極構造が、基板と本質的に同一面にない即ち非平坦であるときに、実際の意味を有することができ、したがって、堆積のための示される表面は、蒸着器の表面に平行であると考えられない。それとは対照的に、拡散蒸着、即ち大気圧などの周囲圧力で行われる蒸着では、蒸着される分子の経路は、エンクロージャ雰囲気内の分子との衝突を介して連続して変化し、それら分子が電極表面に当たる角度は、多少なりとも等しく分散される。したがって、所定の場合の弾道的蒸着は、蒸着器表面のオリゴマー又はコオリゴマー分子の配向と平行ではない、表面上に堆積されたオリゴマー又はコオリゴマー分子の望ましくない配向を導くことが考えられる。例えば、突出する又は柱状電極構造が、オリゴマー又はコオリゴマー薄膜で被覆されるなら、基板は、２つ以上の軸を中心として基板ホルダに対する回転及び／又は傾斜運動を課す遊星歯車機構を装備されることができ、それによって、堆積の間に突出する又は三次元電極構造の表面は、平均して蒸着器表面に対して同じ表面角度を表す。蒸着器は、最適には、任意に穿孔された蓋で覆われる開放型蒸着源として選択されるので、それは、溶融したオリゴマー又はコオリゴマーのスパッタリング又はスプラッシングを避けるために、基板ホルダに対する軸を外れてエンクロージャ内に配置されることができる。この場合及び蒸着器の通常の配置の両方において、基板に対する直接の経路において、エンクロージャ内にバッフル又は偏向器を提供することによって使用されることができる。そのような手段は、オリゴマー又はコオリゴマーの薄膜によって覆われる表面上に当たる分散された角度を得るために、蒸着された分子を散乱するように作用することもできる。
【００４５】
しかしながら、従来の研究によって既に示されるように、且つ本発明の方法を用いて得られるように、被覆されるべき表面に垂直にそれらの電気双極子を有するオリゴマー又はコオリゴマー分子が堆積されることが判明した。これは、図１３ａのように配向されたＶＤＦオリゴマー薄膜に、及び図１３ｂのようにＶＤＦ−ＴｒＦＥコオリゴマー薄膜に適用される。これは、ｃ軸が、極性結晶のために電極表面（又は基板）に平行であることを意味する。当技術で知られているように、電界は、例えば、電極構造と真空システム内に設けられる補助電極との間に電位差を印加することによって、オリゴマー又はコオリゴマー分子を配向するために用いられることができる。この補助電極は、当技術で知られているように、蒸着器と基板との間のメッシュ電極とすることができるが、そのような処置は、実際に冷却されていない基板とともに使用することを意図され、したがって、本発明に関連して完全に不必要である。
【００４６】
堆積されたＶＤＦオリゴマー又はコオリゴマー膜の理想的な構成が、図１４に示され、オリゴマー結晶は、電極又は基板表面に平行な、即ち電極又は基板表面に平行に配向された結晶のｃ軸を有する規則的な層を形成している。オリゴマー分子の電気双極子並びにそれらの粒子又はドメイン境界は、基板に垂直である。本発明者らによって見出されたように、オリゴマー又はコオリゴマー結晶のこの理想的な構成は、本発明の方法によって得られることができ、したがってこの方法は、強誘電性メモリデバイスの動作に有害であるいわゆるインプリント現象を避ける実際の方法を提供する。インプリントは、メモリセルが、より長い時間の持続期間、通常数秒に同一の残留分極状態にとどまり、且つ保磁力における増大として現れ、したがって切り替え電圧が分極状態を変更する必要があり、即ちそれらの論理状態間でメモリセルを切り替えるときに現れる。インプリント効果は、通常の切り替え状態の戻るために特定の処置を必要とすることがあり、メモリセルを劣化させることがある電位レベルで電圧サイクルの印加を含むことができる。インプリントは、粒子又はドメイン境界で電荷をトラップして、電極から強誘電性材料への電荷の電界注入によって引き起こされると考えられることができる。通常、強誘電性薄膜における粒子境界がランダムに配向されるとき、電荷は、分極方向に電界、したがってメモリセルの分極状態を変更するために必要である切り替え電界とは反対方向の電界を作る。本発明の方法は、粒子境界の配向が、図１４から明らかなように電極に垂直に配向されるように、粒子境界の配向を制御する方法を提供する。作られる任意のインプリント電界は、印加された電界に垂直であり、したがって分極状態の切り替えに影響を与えない。換言すれば、本発明は、本発明の方法により堆積されたＶＤＦオリゴマー又はコオリゴマーメモリ材料を有する、インプリントの無い強誘電性メモリセルのかなりの利点を提供する。
【００４７】
本発明による方法は、ＶＤＦオリゴマー又はＶＤＦコオリゴマーの薄膜の形態のメモリ材料を有する強誘電性メモリセル又は強誘電性メモリデバイスを作ることを意図する。当技術で最も一般的なタイプは、強誘電性ポリマーメモリであり、強誘電性コンデンサが、第１電極と第２電極との間に強誘電性メモリ材料を配置することによって提供される。これら強誘電性コンデンサは、能動タイプ及び受動タイプの両方であり得るいわゆるマトリクスアドレス指定可能な強誘電性メモリデバイスのメモリセルを構成する。能動タイプにおいて、各メモリセルは、少なくとも１つのトランジスタ、及び接点に接続された１つの電極を有する１つの強誘電性コンデンサを備え、例えば、電界効果トランジスタが、アドレス指定動作に関して電気回路における強誘電性コンデンサを切り替えるために使用される。これは、大きなマトリクスアドレス指定可能なアレイにおいて、アドレス指定されたメモリセルだけが、アドレス指定されていないメモリセルが分離されているときに、アドレス指定動作の間だけに電極に接触する利点を有する。受動マトリクスアドレス指定可能な強誘電性メモリアレイにおいて、メモリセルが、常時、アドレス指定電極、即ちワードライン及びビットラインとオーミック接触し、これは、アドレス指定されていないセルをいわゆる擾乱電圧の影響を受けやすくさせ、アレイにおける他のセルへの書き込み又は読み取りのためのアドレス指定動作の間に電流を流れさせる。
【００４８】
もちろん、メモリ材料が強誘電性オリゴマー又はコオリゴマーの薄膜であるメモリセルは、したがってやはり本発明の範囲内に入る能動アドレス指定可能なメモリにおける使用が決して除外されるべきではないが、簡略性のために、本発明による強誘電性メモリセル又は強誘電性メモリデバイスは、以下において、受動アドレス指定可能なセル又は受動マトリクスアドレス指定可能なメモリデバイスに関連して考察される。
【００４９】
図１５ａは、基板８上に設けられた多数の平行ストリップ状電極ε１を備える基板を含む本発明による概略的なメモリデバイス１２の平面図を示し、及び図１５ｂは、図１５ａの線Ａ−Ａに沿って取られた断面を示す。これらは、次に、メモリ媒体を形成するために強誘電性ＶＤＦオリゴマー又はコオリゴマーの薄膜で覆われ、もちろん次に最終ステップにおいて、第２組の平行ストリップ状電極ε２が、サンドイッチ構造で第３の層として設けられるが、平行電極ε２は、第１組の電極ε１に実質的に垂直に向けられる。メモリセル例えば１２は、次に、交差する底部電極ε２と頂部電極ε１との間のメモリ材料１０に画定される。この種のメモリデバイス及びその動作のさらなる考察は、それらが、当業者には良く知られているので、必要であるとは考えられない。
【００５０】
本発明による方法を実施するときに、底部電極ε１を有する基板８は、基板ホルダ３内に設けられ、電極ε１は、通常、図５に示されるように蒸着器に面する。ＶＤＦオリゴマー又はコオリゴマーの薄膜の層は、次に、既に述べられ且つ図５に示されるように、蒸着器又はるつぼ２からオリゴマー材料を蒸着することによって所望の厚みまで構築される。
【００５１】
蒸着に基づく本発明による方法は、もちろん平坦である必要は無い、より複雑な構造上にオリゴマー又はコオリゴマーメモリ材料の堆積を可能にする。例が、例えば架橋された電極を有するメモリデバイスを示す図１５ｃに示され、底部電極ε１は、絶縁要素１３によって頂部電極ε２から分離され、メモリ材料１０は、両方の電極構造ε１、ε２が覆われるように次に堆積される。メモリセル１２は、メモリ材料１０内に形成され、絶縁要素１３の両側に沿って底部電極ε１と頂部電極ε２との間に延びる。この種の架橋電極は、迷電界に依存し、分極は、強誘電性サンドイッチコンデンサ構造で得られることができる分極より著しく弱いことがあるが、架橋電極を有する実施形態は、オリゴマー又はコオリゴマーメモリ材料１０は、両方の電極ε１、ε２を覆って堆積されることができ、したがって、メモリ材料１０の表面上に直接実施された頂部電極ε１を形成するためのメタライゼーションは、避けられることができる利点を提供する。しかしながら、メモリ材料１０が、電極層間に挟まれるときでも、メモリ材料は、その上に電極ε１の組が設けられた冷却された基板上に蒸着され、構成要素Ｉを形成することができ、一方、第２組の電極ε２は、次に、図１５ｄに示されるように別個の構成要素ＩＩとして背面１４上に製造されることができる。互いに実質的に真っ直ぐな角度にそれぞれの組の電極を向けた後で、２つの構成要素Ｉ、ＩＩは、ともに積層されることができ、メモリデバイスのための所望のサンドイッチ構造は、メモリ材料１０上に直接第２電極層を堆積する必要無く得られる。
【００５２】
複雑な電極幾何形状及び特に三次元幾何形状は、もちろん本発明の方法の使用に著しく適するが、もはや本質的に平坦であると考えられることができない、又は三次元に延びることができない構造上に、蒸着によって堆積されるオリゴマー又はコオリゴマーメモリ層は、基板又は電極表面に垂直に配向された電気双極子を有する強誘電性メモリ層を実現することを困難にする。しかしながら、最近、本出願人に譲渡された同時係属特許出願において、非平坦な、即ち三次元電極構造、特に柱状電極が開示され、メモリセルが、例えば一対の柱状電極の対向する表面間に形成されるように、メモリ材料が、電極間に堆積される。ｍ列及びｎ行を有する直交メモリアレイが、次に、２ｍｎ−（ｍ＋ｎ）に等しい理論的な数のメモリセルを有して形成されることができること意味する。アレイが、ｍ列及びｍ行を有する方形であるなら、この式は、２ｍ２−２ｍと簡単になる。これは、接触の問題のために達成することが困難であり得る理想的な数であるが、そのような電極は、関心のある幾何形状、特に高い格納密度を有する容量測定強誘電性メモリを提供する。本発明に関連して、これは、柱状電極の側方表面、即ち基板から突出する構造が、好ましくは、結晶軸が表面に平行に配向されたＶＤＦオリゴマー又はコオリゴマーメモリ膜で覆われるべきであることを意味する。図１６ａは、例えば、集積回路製造で使用される従来の方法で作られることができる、柱状電極εの方形ｍ×ｍアレイが設けられた基板８の平面図を示す。図１６ｂは、図１６ａの線Ａ−Ａに沿って取られたメモリアレイを通る断面を示し、柱状電極ε又は電極ポストは、隣接する電極の垂直表面に平行なそれらの垂直側方表面を有する基板平面における方形フットプリントを有する。柱状電極εを有する基板８は、真空室内に基板ホルダ３に搭載され、ＶＤＦオリゴマー又はコオリゴマーは、全ての表面にわたって層を形成するために蒸着される。したがって、覆われるべき全ての構造は、もちろん、ＶＤＦオリゴマーを堆積する場合には例えば約−８０℃から−１０５℃に、本発明の方法で使用される好ましい温度に冷却されるので、堆積されたオリゴマー鎖の結晶軸は、電極εの側方表面に及び同様にそれらの間の基板８に平行である。
【００５３】
図１７ａ〜図１７ｅを参照すると、この種の隣接する電極の対向する側方表面間に画定されるメモリセルを有する柱状電極構造を実現するための本発明による方法の実施形態におけるプロセスステップは、以下にある程度詳細に考察される。柱状又はポスト状構造の形態の電極は、半導体デバイス及び集積回路の製造で良く知られている処置によって基板８上に設けられる。パターン形成後、電極εは、大きなアスペクト比を有して現れ、したがって電極ε間の分離又は距離は、これらのパラメータが、適用されたパターン形成プロセスの設計ルールによって制限されないので、選択されたその高さ又は深さの一部であり得る。突出する電極構造を有する基板８は、エンクロージャ内に配置され、ＶＤＦオリゴマー又はコオリゴマーは、電極ε１上並びに基板８の露出された表面上に成長する堆積物１０を形成するために蒸着される。この薄膜層１０の構築は、さらに電気双極子の方向又は配向が層１０内に示される、図１８ａに示されるようにまだ完全ではない。この配向は、もちろん下にある冷却された表面の配向に依存する。図１７ｂにおいて、電極εを有する基板８は、電極ε間の容積が完全に充填されるＶＤＦオリゴマー又はコオリゴマーの薄膜１０によって完全に覆われる。換言すれば、全体構造は、次に、電極ε２上にある距離ｈ１まで延びるＶＤＦオリゴマー又はコオリゴマーの薄膜層１０によって覆われる。見られるように、電気双極子は、電極εの中間部分に電極εの側方表面に垂直であり、一方、この配向は、下にある又は隣接する冷却された表面の向きのために、基板表面の近傍及び薄膜層のｈ１の一部に分散される。部分ｈ１は、次に、例えば化学ミリングによって取り除かれ、平坦化されるなら、結果としての表面は、その後、図１７ｃに示されるように電極εのための示されてない適切な接触及び接続手段を含む基板又は背面１４ａで被覆される。その後の処理ステップにおいて、基板８は剥離され、電極の部分ｈ２及び堆積されたＶＤＦオリゴマー又はコオリゴマーは、例えば化学ミリングによって完全に取り除かれる。結果としての平坦表面は、平坦化され、且つ電極εを接触するための適切な手段を含む基板又は背面８ａが設けられる。それが図１７ｄにおける断面に現れるように、結果としてのデバイスは、柱状電極構造εの行を通る断面を示す。メモリセル１２は、電極ε間の容積を充填するメモリ材料１０内に形成され、示されるように電極表面に垂直な電気双極子を有する。基板又は背面８ａ、１４ａは、記述されたように、メモリセルへの書き込み及び読み取りを実行するために、電極を接触し且つアドレス指定する必要な手段を含まなければならない。メモリセルは、図１７ｅに示され、電極対の対向する表面間のメモリ材料１０の容積に形成され、矢印によって示される可能な組み合わせを有する。メモリセルは、３×３の柱状電極の方形アレイに概略的に配置させる。上記式を使用することによって、可能な個別にアドレス指定可能なメモリセルの理論的な数が、２×３２−（２×３）＝１２であることは容易に分かる。したがって、この方法で、電極対の対向する表面間に実現されることができるメモリセルの最大数は、アレイの寸法、即ち積ｍ×ｎが増大すれば、電極の数の２倍に近���き、式中、ｍはアレイの列の数であり、ｎはアレイの行の数である。
【００５４】
非常に複雑な幾何形状、一般に基板上に設けられる任意の三次元構造は、本発明の方法で取り扱われ、ＶＤＦオリゴマー又はコオリゴマー薄膜の層で覆われることができることに留意すべきである。しかしながら、任意の表面に平行である全ての場所に、結晶軸を有するメモリ層を提供することは常に可能ではないが、メモリの製造で実施される所定の後処理動作は、電極表面に対して適切な配向を有するＶＤＦオリゴマー又はコオリゴマー薄膜を有する強誘電性メモリセルの形成を可能にし、もはや、必要な接触及びアドレス指定手段を含み、電極がそこから突出する基板及び背面を有し平坦である必要は無い。しかしながら、そのような後処理動作は、適切な処置及び解決方法が当業者には知られていると考えられることができるが、本出願の範囲外にあると考えられる。
【図面の簡単な説明】
【００５５】
【図１ａ】ＶＤＦモノマーの構造を示す。
【図１ｂ】５単位のＶＤＦオリゴマーの構造を示す。
【図２】本発明による方法で異なる堆積温度で堆積されたＶＤＦオリゴマー膜のＦＴＩＲスペクトルを示す。
【図３】それらのＩＲスペクトル帯域を参照する、基板温度の関数として非極性α相及び極性β相のスペクトル比を示す。
【図４】温度の関数として水の蒸気圧を示す。
【図５】本発明で使用されるような、蒸着器装置を通る断面を示す。
【図６】本発明による方法で使用されるような、アニーリングステップ前後の−９０℃で堆積されたＶＤＦオリゴマー膜のＦＴＩＲスペクトルを示す。
【図７】本発明による方法で堆積された、Ａｕ電極を有する６００Å厚みのＶＤＦオリゴマー膜のヒステリシス曲線を示す。
【図８】本発明による方法で堆積されたような、強誘電性ＶＤＦオリゴマーのいわゆるＰＵＮＤ測定値を示す。
【図９】本発明による方法で堆積され、金電極を有するメモリセル内のＶＤＦオリゴマー膜の疲労曲線を示す。
【図１０ａ】非最適条件下で堆積されたＶＤＦオリゴマー膜内の気泡形態の欠陥を示す。
【図１０ｂ】非最適条件下で堆積されたＶＤＦオリゴマー膜内のクラック形成を示す。
【図１０ｃ】本発明による方法で堆積されたＶＤＦオリゴマー膜を示す。
【図１１ａ】ＴｒＦＥモノマーの構造を示す。
【図１１ｂ】２つ単位のＶＤＦ−ＴｒＦＥコオリゴマーの構造を示す。
【図１２】本発明による方法で堆積されたオリゴマー又はコオリゴマーのコンフォーマル層を有する三次元電極構造を通る断面を示す。
【図１３ａ】本発明による方法で堆積されたような、ＶＤＦオリゴマーの構造及び配向を示す。
【図１３ｂ】本発明による方法で堆積されたような、ＶＤＦ−ＴｒＦＥコオリゴマーの構造及び配向を示す。
【図１４】本発明による方法で堆積された層内のＶＤＦオリゴマー結晶の配向及び秩序を示す。
【図１５ａ】受動マトリクスアドレス指定可能な強誘電性メモリの平面図である。
【図１５ｂ】線Ａ−Ａに沿って取られた図１５ａにおけるメモリデバイスを通る断面を示す。
【図１５ｃ】図１５ａにおけるメモリデバイスに類似するが、電極及びメモリ材料の異なる構成を有する受動マトリクスアドレス指定可能なメモリを通る断面である。
【図１５ｄ】受動マトリクスアドレス指定可能な強誘電性メモリの２つの構成部品を結合部の概略断面図である。
【図１６ａ】柱状電極及び電極間に側方に配置されたメモリセルを有するマトリクスアドレス指定可能な強誘電性メモリの平面図である。
【図１６ｂ】図１６ａのメモリデバイスを通る断面である。
【図１７ａ】双極子が示された本発明による方法で堆積されたＶＤＦオリゴマー又はコオリゴマーの成長層を有する一組の柱状電極を通る断面である。
【図１７ｂ】完全に堆積された後、電気双極子が示された図１７ａと同一の電極の組を通る断面である。
【図１７ｃ】柱状電極を有する図１６ａにおけるメモリデバイスの製造ステップを示す。
【図１７ｄ】図１６ａにおけるメモリデバイスの以降の製造ステップを示す。
【図１７ｅ】側方メモリセル間のメモリ材料で規定される側方メモリセルを有する、図１６ａにおけるメモリデバイスの柱状電極の構成の平面図である。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図１ａ
【補正方法】変更
【補正の内容】
【図１ａ】
2008540841.tif 000033
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正の内容】
【図９】
2008540841.tif 000034
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図１３ｂ
【補正方法】変更
【補正の内容】
【図１３ｂ】
2008540841.tif 000035
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図１４
【補正方法】変更
【補正の内容】
【図１４】
2008540841.tif 000036
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図１５ｄ
【補正方法】変更
【補正の内容】
【図１５ｄ】
2008540841.tif 000037
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図１６ｂ
【補正方法】変更
【補正の内容】
【図１６ｂ】
2008540841.tif 000038
【手続補正９】
【補正対象書類名】図面
【補正対象項目名】図１７ｂ
【補正方法】変更
【補正の内容】
【図１７ｂ】
2008540841.tif 000039
【手続補正１０】
【補正対象書類名】図面
【補正対象項目名】図１７ｅ
【補正方法】変更
【補正の内容】
【図１７ｅ】
2008540841.tif 000040
【国際調査報告】
2008540841.tif 000041
2008540841.tif 000042