(57)【要約】  活性エッジの絶縁分離と増大した放射線耐性を有するシャロー・トレンチ・アイソレーション（ＳＴＩ）構造のための酸化膜スペーサの製造法を提供する。本発明は基板上にパッド酸化膜層を形成することを含む。次いでマスキング層をパッド酸化膜上に形成し、パターン化してＳＴＩ構造のトレンチとスペーサの位置を規定する。コンフォーマルな酸化膜層を堆積させ、基板の活性エッジ上に広がる酸化膜スペーサ１０５にする。次にＳＴＩ構造のトレンチをエッチングし、内張酸化膜１０７をトレンチ壁上に形成する。次にトレンチを誘電体１０４で満たして中央の酸化膜領域を形成する。次に中央の酸化膜領域と酸化膜スペーサをエッチングして所望の高さにし、平坦化する。最後にマスキング層とパッド酸化膜層の部分を除去する。【選択図】図１
2008537319.tif 000002
【特許請求の範囲】
【請求項１】
基板上のシャロー・トレンチ・アイソレーション構造のための酸化膜スペーサを製造する方法であって、該方法は、
基板の上面にマスキング層を形成し；
マスキング層の部分を完全にエッチングしてマスキング層にギャップを規定し；
コンフォーマルなスペーサ酸化膜の層をマスキング層の上及びマスキング層のギャップ内に堆積させ；そして
スペーサ酸化膜への異方性エッチングを実施することにより、コンフォーマルなスペーサ酸化膜の層から酸化膜スペーサを形成する
ことを含む方法。
【請求項２】
基板がシリコン・オン・インシュレータ（ＳＯＩ）であり、その活性シリコン層は＜１００＞の結晶方位及び約２００〜約３０００オングストロームの厚さを有する、請求項１に記載の方法。
【請求項３】
第一の酸化膜層が、厚さ約２０〜約３００オングストロームの熱形成二酸化ケイ素であり、約７００〜約１１００℃の温度で形成される、請求項１に記載の方法。
【請求項４】
マスキング層が、プラズマ化学気相成長（ＰＥＣＶＤ）又は低圧化学気相成長（ＬＰＣＶＤ）によって約４００〜約２５００オングストロームの厚さに堆積された窒化ケイ素の層の上面にＰＥＣＶＤ又はＬＰＣＶＤによって約２００〜約２５００オングストロームの厚さに堆積された二酸化ケイ素の層からなる、請求項１に記載の方法。
【請求項５】
マスキング層が、ＰＥＣＶＤによって約４００〜約２５００オングストロームの厚さに堆積された窒化ケイ素の層である、請求項１に記載の方法。
【請求項６】
マスキング層が、エッチャントとして塩素又はフッ素を用いる反応性イオンエッチング（ＲＩＥ）プロセスを用いてエッチングされる、請求項１に記載の方法。
【請求項７】
コンフォーマルなスペーサ酸化膜が、ＰＥＣＶＤ又は高密度プラズマ化学気相成長（ＨＤＰＣＶＤ）によって堆積されたＣＶＤ二酸化ケイ素である、請求項１に記載の方法。
【請求項８】
コンフォーマルなスペーサ酸化膜が、低温酸化（ＬＴＯ）を用いて約５００〜約３０００オングストロームの厚さに熱形成される、請求項１に記載の方法。
【請求項９】
コンフォーマルなスペーサ酸化膜及び第一の酸化膜層のエッチングが、エッチャントとして塩素又はフッ素を用いるＲＩＥプロセスを用いて実施される、請求項１に記載の方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
分野
本発明は半導体デバイスのプロセシングの分野に関し、更に詳しくは改良された放射線耐性を有するシャロー・トレンチ・アイソレーション構造の創作法に関する。
背景
半導体回路は一般に、多数及び多様なデバイスを用いて単一基板上にプロセシングされる。プロセシング技術が改良されてデバイス寸法の縮小が可能になるに従い、デバイスの近接性も実質的に増大している。その結果、各デバイスとその隣接物との電気的な絶縁分離（アイソレーション）も低下している。隣接デバイス間の絶縁分離の欠如は、リーク電流の増加、トランジショナル・デバイスのラッチアップ、ノイズマージン及び閾値の低下、並びに電気ノイズ及び放射線誘発エラーに対する感受性の増大といった様々な性能劣化の問題を引き起こしうる。
【０００２】
単一基板上の個々のデバイスの電気的絶縁分離を増大しつつ半導体領域の有効使用も維持するために、シャロー・トレンチ・アイソレーション（ＳＴＩ）が頻繁に利用されている。この方法では、浅い縦型のトレンチ（溝）をデバイス間に創出し、二酸化ケイ素又は誘導体のような誘電体をそれに充填する。トレンチは半導体領域を使い過ぎないように十分狭いが、基板内部に深く伸びて、キャリアの移動及びデバイス間の電荷共有を防止している。シリコン・オン・インシュレータ（ＳＯＩ）基板の場合、トレンチは一般にシリコン下の絶縁層にまでずっと伸びて、各デバイスと近隣デバイス素子との電気的絶縁分離を高めている。
【０００３】
ＳＴＩプロセスによって改良された絶縁分離が提供されるようになったにも拘わらず、活性半導体、ゲート酸化膜、及び多結晶シリコンゲートのインターフェースが交差する所でトレンチによって作り出される境界は、余計な望まざる効果を起こす原因になりうる。活性半導体の上部コーナー（角）でゲート酸化膜がこのエッジをどの程度包み込むかは、ゲート酸化膜の完全性、サブスレッショルド電圧特性の安定性、及び放射線耐性に関連する問題につながりうる。より具体的には、包み込みの増大は、張りつめたゲート酸化膜、サブスレッショルド電圧の漏れ、並びに放射イオン化効果及びシングルイベントエラー効果に対する感受性の増大をもたらす。
【０００４】
半導体の上部コーナーにおける境界とは別に、活性半導体とトレンチの誘電体との間のインターフェースもデバイスの放射線耐性に影響を及ぼす。広面積の誘電体は放射線によるイオン化損傷を特に受けやすい。このタイプの損傷は、高エネルギー放射粒子が材料に衝突し、電子正孔対を生み出すことに由来する。これらの対は通常、半導体材料中では永久的損傷を起こすことなく再結合する。しかしながら、誘電体中及び印加電圧の存在下では、電子は材料から一掃されるが、比較的不動の正に帯電した正孔は後に残される。アイソレーショントレンチでは、こうしたことは酸化膜インターフェースにおける正味電荷の蓄積をもたらし、インターフェースがデバイスのチャネルに位置する場合はスレッショルド電圧の低下を起こしうる。
【０００５】
ＳＴＩトレンチの活性エッジで生ずる問題は、従来はエッジ自体の形状を変えることによって解決されていた。半導体エッジの上部コーナーに丸みを付けると、薄いゲート酸化膜でなだらかに変遷する形状を包み込むことが可能になる。これはインターフェースの電界を下げる効果があり、寄生コーナートランジスタの形成を回避するのにも役立つ。しかしながら、コーナーの丸み付けを実施するには、製造プロセスのある地点で活性アイソレーションエッジを物理的に露出しなければならない。その結果、このコーナーにおけるその後の局所的酸化は、放射線の影響をより受けやすい高ストレス膜をもたらす。その上、コーナーの丸み付け技術は、トレンチ誘電体における放射線イオン化損傷の影響を軽減するのに役立たない。
【０００６】
そこで、活性半導体の上部コーナーの鋭い形状に伴う問題に対処し、トレンチの誘電体領域へのイオン化損傷に由来する放射線の影響に対する耐性の増大も提供するＳＴＩプロセスの開発が望まれている。さらに、該プロセスは現在の半導体デバイス製造プロセスとの適合性を維持することも求められている。
詳細な説明
現段階で好適な態様を図面と共に以下に説明する。図面中、同様の参照番号は各図面における同様のエレメントを表す。
【０００７】
図１は、本明細書中に記載の放射線耐性向上プロセスを用いてＳＯＩ上に形成されたシャロー・トレンチ・アイソレーション（ＳＴＩ）構造１００の態様を示す。ＳＴＩ構造は４つの主な酸化膜領域からなり、これらが一緒になって隣接する活性シリコン領域との間の絶縁分離を提供するほか、活性シリコン領域からゲート層も絶縁分離する。
【０００８】
中央のフィールド酸化膜領域１０４は、隣接する活性シリコン領域１０３間の構造的分離バリアを提供し、反応性ガスとしてＳｉＨ４及びＯ２を用いる高密度プラズマ化学気相成長（ＨＤＰＣＶＤ）プロセスを用いて形成できる。酸化膜スペーサ領域１０５は、プラズマ化学気相成長（ＰＥＣＶＤ）もしくはＨＤＰＣＶＤプロセス、又は低温酸化（ＬＴＯ）成長を用いて形成できる。酸化膜スペーサ領域１０５は、活性シリコン領域１０３とその上に後で形成されうる何らかの層との間の電気的バリアとして働く。パッド酸化膜領域１０６及び内張（ライナー）酸化膜領域１０７は熱形成酸化膜からなり、両領域とも電気的絶縁分離の増大を提供している。パッド酸化膜領域１０６は、スペーサ酸化膜領域１０５と活性シリコン領域１０３間のストレス緩和に役立っており、一方内張酸化膜領域は、中央のフィールド酸化膜領域１０４と活性シリコン領域１０３間の機械的ストレスの緩和に役立っている。機械的ストレスの高い領域は放射線感受性が高いので、内張酸化膜領域は構造の放射線耐性の増大にも役立っている。
【０００９】
スペーサ酸化膜領域１０５と内張酸化膜領域１０６とで形成される側葉（サイドローブ）は、活性領域のコーナーに見られる高い電界集中を緩和するのに役立つほか、放射線の影響に対抗する酸化膜バリアも提供する。放射線衝突によるイオン化作用は、誘電体分離領域、特に二酸化ケイ素で構成される領域で最も顕著なので、側葉はＭＯＳデバイスのチャネル領域とイオン化の可能性があるシャロー・トレンチ・アイソレーション構造との間のバッファになっている。
【００１０】
図２は、典型的態様によるＳＯＩ基板上へのプロセシングの初期段階におけるＳＴＩ構造１００を示す。シリコンベース基板１０１に絶縁分離酸化膜層１０２を被せる。活性シリコン層１０３は埋込酸化膜層１０２の上に形成できる。活性シリコン層１０３は、厚さ２００〜３０００オングストローム及び結晶方位＜１００＞を有しうる。あるいは、ＳＴＩ構造１００の製造にはＳＯＩ層スタックの代わりに別の半導体基板を利用してもよい。
【００１１】
活性シリコン層１０３の上にパッド酸化膜層１０６を形成する。パッド酸化膜層１０６は２０〜３００オングストロームの厚さであり、熱的に形成されうる。次に二層のマスキング層をパッド酸化膜層１０６の上に形成する。マスキング層の下層は窒化膜のマスク層１０８からなり得る。これは、パッド酸化膜層１０６の上にＰＥＣＶＤ、ＨＤＰＣＶＤ、低圧化学気相成長（ＬＰＣＶＤ）、又は関連プロセスを用いて４００〜２５００オングストロームの厚さに堆積できる。マスキング層の上層は酸化膜のハードマスク層１０９からなり得、窒化膜のマスク層１０８の上にＰＥＣＶＤ、ＨＤＰＣＶＤ、又は低温酸化膜（ＬＴＯ）プロセスを用いて２００〜２５００オングストロームの厚さに堆積されている。あるいは、マスキング層は、窒化膜、酸化膜、又はその他の適切なマスキング材料の単層だけからなるものであってもよい。
【００１２】
パターン化されたフォトレジストの層１１０をマスキング層のパターン化のマスクとして使用するためにマスキング層の上に形成することができる。この層は、電子感受性レジスト、又はドライエッチングプロセスに対して耐性傾向を持つ別のパターン化可能膜からなっていてもよい。
【００１３】
図３は、典型的態様によるＳＴＩ構造１００の続きのプロセシングを示す。マスキング層を、フォトレジスト１１０をマスクとして用いてエッチングし、それによってマスキング層にギャップを創出する。このギャップはＳＴＩトレンチを規定するのに使用できる。マスキング層のエッチングは、塩素系ガスを用いＩＣＰ−ＲＩＥシステムを用いて実施できる。あるいは、任意のドライプラズマエッチング法をマスキング層の選択的エッチングに利用することもできる。
【００１４】
図４は、典型的態様によるＳＴＩ構造１００の続きのプロセシングを示す。パターン化されたレジストマスク１１０が除去され、コンフォーマル（均一）な酸化膜スペーサ層１０５がサンプルの上に堆積されている。この酸化膜スペーサ層１０５はＰＥＣＶＤプロセスを用いて堆積でき、厚さは５００〜３０００オングストロームであり得る。あるいは、この層はＨＤＰＣＶＤ又はＬＴＯプロセスを用いて堆積することもできる。
【００１５】
図５は、典型的態様によるＳＴＩ構造１００の続きのプロセシングを示す。堆積されたスペーサ酸化膜層１０５は十分な深さに異方性エッチングされ、酸化膜のハードマスク層１０９が除去され、ＳＯＩ基板の活性シリコン層１０３が露出している。このエッチングは、塩素系又はフッ素系ガスを用いるＩＣＰ−ＲＩＥプロセスのようなドライエッチプロセスを用いて実施できる。しかしながら、他の異方性エッチングプロセスも利用できる。酸化膜スペーサ層１０５堆積物のコンフォーマル性のために、マスキング層のギャップのサイドウォールに最も近い酸化膜スペーサ層の部分は他の部分より厚みが大きい。その結果、方向性エッチングによって、まずマスキング層を覆っているスペーサ酸化膜の部分とマスキング層のギャップの中央に位置している部分が、それらの厚みが比較的小さいために除去される。しかしながら、マスキング層のサイドウォールに最も近い酸化膜スペーサの比較的厚い部分はエッチングの進行が遅く、エッチングプロセスを生き延びることができる。
【００１６】
図６は、典型的態様によるＳＴＩ構造１００の続きのプロセシングを示す。酸化膜のハードマスク１０９及びスペーサ酸化膜層１０５がエッチマスクとして働いて、活性シリコン層１０３の部分が選択的にエッチングされる。エッチングは塩素系又はフッ素系のガスを用いるＩＣＰ−ＲＩＥプロセスのようなドライエッチプロセスを用いて実施できる。しかしながら他の選択的エッチングプロセスも利用できる。このエッチングプロセスで活性シリコン層にＳＴＩ構造のトレンチが規定される。
【００１７】
次に、エッチングプロセスで創出されたトレンチのサイドウォール上に内張酸化膜１０７を形成する。この内張酸化膜１０７は、従来の熱炉又は高速熱処理（ＲＴＰ）システムを用いて熱的に形成できる。内張酸化膜１０７の厚さは５０〜４００オングストロームとすることができる。
【００１８】
図７は、典型的態様によるＳＴＩ構造１００の続きのプロセシングを示す。フィールド酸化膜１０４を酸化膜で内張したトレンチ内に堆積させる。フィールド酸化膜１０４は、化学気相成長（ＣＶＤ）法を用いて堆積できる。具体的には、ベースガスとしてＳｉＨ４を用いるＨＤＰＣＶＤを使用すると、より良好な段差被覆性（step coverage）が確保できる。しかしながら、十分な段差被覆性を示す他の酸化膜堆積法も利用できる。堆積される酸化膜の量は一般にトレンチを完全に満たすに十分な量であり、厚さは１０００〜７０００オングストロームの範囲である。
【００１９】
フィールド酸化膜の堆積後、サンプルを平坦化すると、滑らかで平らな表面が創出できる。この平坦化プロセスは窒化膜のマスク層１０８も露出する。平坦化は、窒化膜選択性３：１〜１０００：１を有する化学機械研磨（ＣＭＰ）プロセスによって達成できる。
【００２０】
図８は、典型的態様によるＳＴＩ構造１００の続きのプロセシングを示す。酸化膜のエッチングをまず実施してＳＴＩ構造１００の高さを設定する。希ＨＦ（ＤＨＦ）溶液を用いてフィールド酸化膜１０４及びスペーサ酸化膜１０５の領域に５０〜４００オングストロームエッチングできる。あるいは緩衝化酸化膜エッチング（ＢＯＥ）溶液をエッチャントとして使用することもできる。酸化膜のエッチングを実施することは、窒化膜マスク層１０８上面から何らかの残渣を除去し、基板を窒化膜のエッチングプロセスのために準備するのにも役立つ。
【００２１】
酸化膜エッチングの後、窒化膜マスク層１０８を除去することができる。窒化膜は熱リン酸の溶液を用いてエッチングできる。あるいは、当該技術分野の経験者には公知の他の窒化膜剥離技術もある。このプロセスによって窒化膜マスク層１０８を選択的に除去すると、次にプロセシングされるパッド酸化膜層１０６が露出する。
【００２２】
露出されたパッド酸化膜層１０６はＤＨＦ溶液を用いて完全にエッチングできる。あるいはパッド酸化膜を除去するのにＢＯＥ溶液を使用することもできる。このエッチングプロセスで次にプロセシングされる活性シリコン層１０３が露出する。
【００２３】
フィールド酸化膜１０４とスペーサ酸化膜１０５、窒化膜マスク層１０８、及びパッド酸化膜層１０６の三つの別のエッチングを一つの窒化膜エッチングと一つの酸化膜エッチングにまとめることも可能である。この場合、後者が前者より先である。この態様では、窒化膜マスク層１０８は完全に除去され、次いでフィールド酸化膜１０４とスペーサ酸化膜１０５の高さが、パッド酸化膜層１０６の完全除去に使用したのと同じエッチングプロセスを用いて設定される。
【００２４】
図９は、典型的態様によるＳＴＩ構造１００の続きのプロセシングを示す。ゲート酸化膜層１１１が露出された活性シリコン領域１０３の上に形成できる。このゲート酸化膜層１１１は従来の熱炉で１０〜２００オングストロームの厚さに熱的に形成できる。あるいは、ＲＴＰプロセスを用いてゲート酸化膜を形成してもよい。
【００２５】
ゲート酸化膜が形成されたら、多結晶シリコン又はアモルファスシリコンゲートがゲート酸化膜の上面に形成できる。多結晶シリコンゲートはＬＰＣＶＤプロセスを用い、２５０℃〜８００℃の温度で堆積できる。ゲートは一般に５００〜３０００オングストローム厚であるが、実際のゲート厚は変動しうる。
【００２６】
図１０に、態様に従ってＳＴＩ構造１００を形成する方法２００を示すフローチャートを提供する。この方法２００は、図２〜図９を参照しながら上で説明したプロセシングステップをまとめたものである。さらに、この方法２００には、典型的態様による追加のプロセシングステップも含まれる。
【００２７】
図３に示したマスク層のエッチング２０５の後、図４に示したスペーサ酸化膜の堆積２０８の前に、ＳＴＩ構造の放射線耐性を増大するために二つのプロセシングステップを実施することができる。第一のステップは、イオン注入を用いる自己整合チャネルストップの創出２０６で、窒化膜マスク層１０８、ハードマスク層１０９、及びフォトレジスト層１１０をマスクとして使用する。チャネルストップはパッド酸化膜層１０６を通って活性半導体基板１０３に注入されなければならない。チャネルストップに使用されるイオン注入量は約１×１０１１〜約１×１０１４イオン／ｃｍ２であろう。
【００２８】
フローチャートに示されている第二の追加プロセスは熱酸化２０７である。このステップは、チャネルストップの創出後、コンフォーマルなスペーサ酸化膜層の堆積の前に行うことができる。また、チャネルストップが創出されない場合、この熱酸化はマスキング層のエッチングの後に連続してよい。酸化は従来の熱炉又はＲＴＰシステムで実施できる。酸化は約３００〜約１０００℃で実施され、約１０秒〜３時間持続しうる。熱酸化は、マスキング層のエッチング又はチャネルストップのイオン注入プロセスに由来するパッド酸化膜層１０６の何らかの損傷を修復するのに役立つ。
【００２９】
本発明の典型的態様を示し説明してきた。図面は縮尺通りに描かれているわけではなく、典型的態様の近似であることに注意する。例えば、コーナーは、描かれているように直線的ではなく典型的態様では丸みを帯びていることもある。以下の特許請求の範囲によって定義される本発明の精神及び範囲から逸脱することなく、形態及び詳細における変更が可能であることは理解されるであろう。
【図面の簡単な説明】
【００３０】
【図１】図１は、一態様に従ってＳＯＩ基板上に製造されたＳＴＩ構造を示す断面図である。
【図２】図２は、一態様に従う様々な製造段階中の図１に示されたＳＴＩデバイス構造を示す断面図である。
【図３】図３は、一態様に従う様々な製造段階中の図１に示されたＳＴＩデバイス構造を示す断面図である。
【図４】図４は、一態様に従う様々な製造段階中の図１に示されたＳＴＩデバイス構造を示す断面図である。
【図５】図５は、一態様に従う様々な製造段階中の図１に示されたＳＴＩデバイス構造を示す断面図である。
【図６】図６は、一態様に従う様々な製造段階中の図１に示されたＳＴＩデバイス構造を示す断面図である。
【図７】図７は、一態様に従う様々な製造段階中の図１に示されたＳＴＩデバイス構造を示す断面図である。
【図８】図８は、一態様に従う様々な製造段階中の図１に示されたＳＴＩデバイス構造を示す断面図である。
【図９】図９は、一態様に従う様々な製造段階中の図１に示されたＳＴＩデバイス構造を示す断面図である。
【図１０】図１０は、一態様に従う図１に示されたＳＯＩデバイス構造の形成法を示すプロセスフローチャートである。
【図１】
2008537319.tif 000003
【図２】
2008537319.tif 000004
【図３】
2008537319.tif 000005
【図４】
2008537319.tif 000006
【図５】
2008537319.tif 000007
【図６】
2008537319.tif 000008
【図７】
2008537319.tif 000009
【図８】
2008537319.tif 000010
【図９】
2008537319.tif 000011
【図１０】
2008537319.tif 000012
【手続補正書】
【提出日】平成19年10月25日(2007.10.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上のシャロー・トレンチ・アイソレーション構造のための酸化膜スペーサを製造する方法であって、該方法は、
基板の上面にマスキング層を形成し；
マスキング層の部分を完全にエッチングしてマスキング層にギャップを規定し；
コンフォーマルなスペーサ酸化膜の層をマスキング層の上及びマスキング層のギャップ内に堆積させ；そして
スペーサ酸化膜への異方性エッチングを実施することにより、コンフォーマルなスペーサ酸化膜の層から酸化膜スペーサを形成する
ことを含む方法。
【請求項２】
マスキング層が、エッチャントとして塩素又はフッ素を用いる反応性イオンエッチング（ＲＩＥ）プロセスを用いてエッチングされる、請求項１に記載の方法。
【請求項３】
コンフォーマルなスペーサ酸化膜が、低温酸化（ＬＴＯ）を用いて約５００〜約３０００オングストロームの厚さに熱形成される、請求項１に記載の方法。
【国際調査報告】
2008537319.tif 000013
2008537319.tif 000014
2008537319.tif 000015