(57)【要約】  調整可能電荷結合素子（ＣＣＤ）電荷スプリッタが、チャネル制御構造と、関連する複数の出力チャネルとを含む。このチャネル制御構造に印加される制御信号が、複数の出力チャネルのそれぞれを通過する電荷量を決定する。
2008506263.tif 000002
【特許請求の範囲】
【請求項１】
入力チャネルと、
前記入力チャネルに結合された複数の出力チャネルと、
前記入力チャネルの少なくとも一部分および前記複数の出力チャネルのうちの少なくとも２つの一部分の上に配置され、制御信号に応答して前記複数の出力チャネルに流れ込むそれぞれの電荷量を調整するように構成された、チャネル制御構造と、
を含む、電荷結合素子（ＣＣＤ）電荷スプリッタ。
【請求項２】
前記チャネル制御構造は、
前記入力チャネルの少なくとも一部分の上に配置され、かつ前記入力チャネルから電荷を受け取るように結合された蓄積／分割ゲートと、
前記複数の出力チャネルのうちの少なくとも１つの上に配置され、かつ前記蓄積／分割ゲートから前記電荷の第１の部分を通過させるように結合された第１の障壁ゲートとを含む、請求項１に記載の電荷結合素子（ＣＣＤ）電荷スプリッタ。
【請求項３】
前記第１の障壁ゲートから前記電荷の前記第１の部分を受け取るように結合された第１の電荷収集構造をさらに含む、請求項２に記載の電荷結合素子（ＣＣＤ）電荷スプリッタ。
【請求項４】
前記第１の電荷収集構造は、
前記第１の障壁ゲートから前記電荷の前記第１の部分を受け取るように結合された第１の電荷収集構造蓄積ゲートと、
前記第１の蓄積ゲートから前記電荷の前記第１の部分を通過させるように結合された第１の電荷収集構造障壁ゲートとを含む、請求項３に記載の電荷結合素子（ＣＣＤ）電荷スプリッタ。
【請求項５】
前記第１の電荷収集構造が拡散構造を含む、請求項３に記載の電荷結合素子（ＣＣＤ）電荷スプリッタ。
【請求項６】
前記電荷の前記第１の部分に関係する電圧は、前記拡散構造で利用可能である、請求項５に記載の電荷結合素子（ＣＣＤ）電荷スプリッタ。
【請求項７】
前記複数の出力チャネルのうちの別の少なくとも１つの上に配置され、かつ前記蓄積／分割ゲートから前記電荷の第２の部分を通過させるように結合された第２の障壁ゲートをさらに含む、請求項２に記載の電荷結合素子（ＣＣＤ）電荷スプリッタ。
【請求項８】
前記第１の障壁ゲートは、それに印加された第１の制御信号に可変応答し、前記第２の障壁ゲートは、それに印加された第２の制御信号に可変応答し、前記第１の制御信号の特性値と前記第２の制御信号の特性値との関係が、前記電荷の前記第１の部分と前記電荷の前記第２の部分との関係を決定する、請求項７に記載の電荷結合素子（ＣＣＤ）電荷スプリッタ。
【請求項９】
前記第１の障壁ゲートから前記電荷の前記第１の部分を受け取るように結合された第１の電荷収集構造と、
前記第２の障壁ゲートから前記電荷の前記第２の部分を受け取るように結合された第２の電荷収集構造とをさらに含む、請求項７に記載の電荷結合素子（ＣＣＤ）電荷スプリッタ。
【請求項１０】
前記第１の電荷収集構造は、
前記第１の障壁ゲートから前記電荷の前記第１の部分を受け取るように結合された第１の電荷収集構造蓄積ゲートと、
前記第１の蓄積ゲートから前記電荷の前記第１の部分を通過させるように結合された第１の電荷収集構造障壁ゲートとを含み、
前記第２の電荷収集構造は、
前記第２の障壁ゲートから前記電荷の前記第２の部分を受け取るように結合された第２の電荷収集構造蓄積ゲートと、
前記第２の蓄積ゲートから前記電荷の前記第２の部分を通過させるように結合された第２の電荷収集構造障壁ゲートとを含む、
請求項９に記載の電荷結合素子（ＣＣＤ）電荷スプリッタ。
【請求項１１】
前記入力チャネルの少なくとも一部分の上に配置され、かつ前記入力チャネルから電荷を受け取るように結合された入力蓄積ゲートと、
前記入力チャネルの上に配置され、かつ前記蓄積／分割ゲートへ前記電荷を通過させるように結合された入力障壁ゲートとをさらに含む、請求項１０に記載の電荷結合素子（ＣＣＤ）電荷スプリッタ。
【請求項１２】
入力チャネルと、複数の出力チャネルと、前記入力チャネルの少なくとも一部分および前記複数の出力チャネルのうちの少なくとも２つの一部分の上に配置されたチャネル制御構造とを有する電荷結合素子（ＣＣＤ）において電荷を分割する方法であって、
前記入力チャネルで電荷を受け取るステップと、
前記電荷を前記チャネル制御構造に移動するステップと、
前記チャネル制御構造に１つまたは複数の制御信号を供給するステップと、を含み、
前記チャネル制御構造は、前記１つまたは複数の制御信号に応答して前記複数の出力チャネルに流れ込むそれぞれの電荷量を調整するように構成されている、
電荷を分割する方法。
【請求項１３】
前記チャネル制御構造は、
前記入力チャネルの少なくとも一部分の上に配置され、かつ前記入力チャネルから前記電荷を受け取るように結合された蓄積／分割ゲートと、
前記複数の出力チャネルのうちの少なくとも１つの上に配置され、かつ前記１つまたは複数の制御信号に応答して前記蓄積／分割ゲートから前記電荷の第１の部分を通過させるように結合された第１の障壁ゲートとを含む、請求項１２に記載の方法。
【請求項１４】
前記第１の障壁ゲートから前記電荷の前記第１の部分を受け取るように結合された第１の電荷収集構造で前記電荷量のうちの１つを受け取るステップをさらに含む、請求項１３に記載の方法。
【請求項１５】
前記第１の電荷収集構造は、
前記第１の障壁ゲートから前記電荷の前記第１の部分を受け取るように結合された第１の蓄積ゲートと、
前記第１の蓄積ゲートから前記電荷の前記第１の部分を通過させるように結合された第１の電荷収集構造障壁ゲートとを含む、請求項１４に記載の方法。
【請求項１６】
前記第１の電荷収集構造は拡散構造を含む、請求項１４に記載の方法。
【請求項１７】
前記電荷の前記第１の部分に関係する電圧は、前記拡散構造で利用可能である、請求項１６に記載の方法。
【請求項１８】
前記電荷制御構造は、前記複数の出力チャネルのうちの別の少なくとも１つの上に配置され、かつ前記蓄積／分割ゲートから前記電荷の第２の部分を通過させるように結合された第２の障壁ゲートをさらに含む、請求項１３に記載の方法。
【請求項１９】
前記電荷量のうちの１つを前記第１の障壁ゲートに結合された第１の電荷収集構造で受け取るステップと、
前記電荷量のうちの別の１つを前記第２の障壁ゲートに結合された第２の電荷収集構造で受け取るステップとをさらに含む、請求項１８に記載の方法。
【請求項２０】
前記第１の電荷収集構造は、
前記第１の障壁ゲートから前記電荷の前記第１の部分を受け取るように結合された第１の電荷収集構造蓄積ゲートと、
前記第１の蓄積ゲートから前記電荷の前記第１の部分を通過させるように結合された第１の電荷収集構造障壁ゲートとを含み、
前記第２の電荷収集構造は、
前記第２の障壁ゲートから前記電荷の前記第２の部分を受け取るように結合された第２の電荷収集構造蓄積ゲートと、
前記第２の蓄積ゲートから前記電荷の前記第２の部分を通過させるように結合された第２の電荷収集構造障壁ゲートとを含む、請求項１９に記載の方法。
【請求項２１】
ＣＣＤによって入力電荷を受け取り保持するように結合されたチャネルと、
第１および第２の電荷収集構造と、
前記入力電荷の各部分がそれぞれ前記第１および第２の電荷収集構造に供給されるように、前記入力電荷の分割を制御するためのコントローラと、
を含む電荷結合素子（ＣＣＤ）内で入力電荷を分割するための電荷分割装置。
【請求項２２】
前記第１および第２の電荷収集構造に供給される入力電荷量が分割比率入力信号のパラメータと合致するように、前記コントローラが分割比率制御信号に追加応答する、請求項２１に記載の装置。
【請求項２３】
前記入力電荷は前記チャネル内に保持されながら分割されるように、前記コントローラが前記チャネルに結合される、請求項２１に記載の装置。
【請求項２４】
前記入力電荷の前記分割を制御するための、前記チャネルに隣接して配置された１つまたは複数の障壁ゲートをさらに含む、請求項２３に記載の装置。
【請求項２５】
前記コントローラはさらに、前記分割を制御するための前記障壁ゲートのうちの少なくとも１つにクロック信号を供給する、請求項２４に記載の装置。
【請求項２６】
電荷が保持ゲートから出る間に前記入力電荷の前記分割が行われるように、前記１つまたは複数の障壁ゲートの前の前記チャネルに隣接して配置された１つまたは複数の前記保持ゲートをさらに含む、請求項２４に記載の装置。
【請求項２７】
入力電荷パケットを前記装置を通して受け取り保持するように結合されたレシーバと、
少なくとも２つの電荷収集構造と、
入力信号のパラメータに従って前記電荷収集構造のそれぞれに供給された前記入力電荷の各部分を制御するための、入力信号に応答するコントローラと、
を含む、入力電荷パケットを複数の出力電荷パケットに分割するための電荷結合素子（ＣＣＤ）装置。
【請求項２８】
前記コントローラは、前記入力電荷が前記電荷収集構造に配分され前記収集構造内に保持されるように構成される、請求項２７に記載の装置。
【請求項２９】
前記入力電荷の前記分割を制御するための１つまたは複数の障壁ゲートをさらに含む、請求項２７に記載の装置。
【請求項３０】
前記コントローラはさらに、前記入力電荷の前記分割を制御するための前記障壁ゲートのうちの少なくとも１つにクロック信号を供給する、請求項２８に記載の装置。
【請求項３１】
電荷が保持ゲートから出る間に前記入力電荷の前記分割が行われるように、前記障壁ゲートに隣接して配置された１つまたは複数の前記保持ゲートをさらに含む、請求項２８に記載の装置。
【請求項３２】
前記保持ゲートは前記レシーバの一部を形成する、請求項３１に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電荷分割素子（ｃｈａｒｇｅ  ｓｐｌｉｔｔｉｎｇ  ｄｅｖｉｃｅ）に関し、より詳細には電荷結合素子（ＣＣＤ）を用いた電荷分割に関する。
【背景技術】
【０００２】
電荷結合素子（ＣＣＤ）は、分離された電荷パケットを蓄えかつ移動させる基本的な機能を提供する。電荷パケットに関する様々な操作が行われることができる。たとえば、複数のパケットが、互いに加算される（併合される）ことができ、単一のパケットが、２つ以上に分割され、条件付きで誘導され、破壊的にまたは非破壊的に検知されることもできる。これらの操作により、信号を電荷パケットで表すことによって、様々な離散時間アナログ信号処理操作のためにＣＣＤベースの回路を使用することが可能となる。
【０００３】
本発明は、電荷分割素子に関し、より詳細には入電荷パケットがその中で複数の出電荷パケットに分割される電荷結合素子（ＣＣＤ）構造に関する。
当技術分野で知られるように、電荷結合素子（ＣＣＤ）電荷スプリッタ（ｃｈａｒｇｅ  ｓｐｌｉｔｔｅｒ）は、単一の入電荷パケットがその中で２つ以上の出パケットに分割されるＣＣＤ構造である。分割比率すなわち出パケットの比率は、その構造の設計パラメータである。
【０００４】
１つの既知タイプの電荷スプリッタは、一連の蓄積ゲートおよび障壁ゲートを使用している。分割されるべき入力電荷は、最初に「分割」蓄積ゲートに供給される。この分割ゲートにより、入電荷パケットがその中で２つ以上の出電気パケットに一時的に蓄えられ分割される構造が可能となる。次に、それらのパケットが、出障壁ゲートからあふれ出ることが許可されたとき、それぞれ別個の出力蓄積ゲート内に収集され蓄積される。分割比率は、分割ゲートの下のチャネルの幾何形状で決まる。分割プロセスは、分割ゲートの下の最初の電荷分割にも、分割ゲートからそれぞれの出力蓄積ゲートまでの電荷流出速度にも依存する。
【０００５】
既知タイプの電荷スプリッタにおける分割比率は、設計で決定されるが、実現時にばらつきやすい。これらのばらつきは、複数の理由で生じるが、集積回路（ＩＣ）プロセスのばらつき（フォトマスキングプロセスやゲート閾値レベルの違いなど）や動作条件（供給電圧、温度、外部雑音源など）に起因することがある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
既存タイプの電荷スプリッタにおける上述の分割比率のばらつきを考えると、回路の動作中に分割比率を調整する手段を提供することが望ましい。
【課題を解決するための手段】
【０００７】
本発明によれば、電荷結合素子（ＣＣＤ）の電荷スプリッタが、入力チャネルと、この入力チャネルに結合された複数の出力チャネルとを含む。電荷スプリッタはまた、少なくとも入力チャネルの一部分と複数の出力チャネルのうちの少なくとも２つの一部分の上に配置されたチャネル制御構造も含む。チャネル制御構造は、制御信号に応答して複数の出力チャネルに流れ込むそれぞれの電荷量を調整するように構成される。
【０００８】
本発明の他の態様によれば、入力チャネルと、複数の出力チャネルと、入力チャネルの少なくとも一部分および複数の出力チャネルのうちの少なくとも２つの一部分の上に配置されたチャネル制御構造とを有する電荷結合素子（ＣＣＤ）内で電荷を分割する方法が、入力チャネルで電荷を受け取ることを含む。この方法はまた、電荷をチャネル制御構造に移動すること、およびチャネル制御構造に１つまたは複数の制御信号を印加することも含む。チャネル制御構造は、１つまたは複数の制御信号に応答して複数の出力チャネルに流れ込むそれぞれの電荷量を調整するように構成される。
【０００９】
本発明の他の態様によれば、電荷結合素子（ＣＣＤ）内の入力電荷を分割するための電荷分割装置が、ＣＣＤによって入力電荷を受け取り保持するように結合されたチャネルを含む。電荷分割装置はまた、入力電荷の一部分がそれぞれ第１および第２の電荷収集構造に供給されるように、第１および第２の電荷収集構造と、入力電荷の分割を制御するためのコントローラとを含む。
【００１０】
本発明の他の態様によれば、入力電荷パケットを複数の出力電荷パケットに分割するための電荷結合素子（ＣＣＤ）装置が、この装置によって入力電荷パケットを受け取り保持するように結合されたレシーバを含む。この装置はまた、少なくとも２つの電荷収集構造と、入力信号に応答し、入力信号のパラメータに従ってそれらの電荷収集構造のそれぞれに供給された入力電荷の一部分を制御するためのコントローラとを含む。
【００１１】
前述の本発明の特徴ならびに本発明自体は、図面の以下の説明からより十分に理解されるであろう。
【発明を実施するための最良の形態】
【００１２】
調整可能電荷結合素子（ＣＣＤ）電荷スプリッタの下記説明では、２つの一般的なタイプのゲートを用いる「４相」ＣＣＤ技術の使用が前提とされている。これらの２つのタイプのゲートは、いわゆる「蓄積ゲート」およびいわゆる「障壁ゲート」である。蓄積ゲートは、電荷パケットがその下にかなりの時間存在するゲートである。障壁ゲートは、電荷がその下を動的に通過するが、通常は蓄積されないゲートである。当然のことながら、もちろん「４相」ＣＣＤ技術以外の技術が使用されてもよい。
【００１３】
蓄積ゲートおよび障壁ゲートは、２つの別々のゲート材料層で構成されてもよく、部分的に重なり合っていてもよい。あるいは、蓄積ゲートおよび障壁ゲートは、重なり合わずに単一のゲート材料層で構成されてもよい。他の技術が、ＣＣＤゲートを構成するように使用されてもよい。したがって、当然のことながら、本明細書に記載され特許請求される概念は、特定タイプのＣＣＤ技術や特定の製造技術には限定されない。
【００１４】
次に図１を参照すると、入力電荷パケットを複数の出力電荷パケットに分割するための電荷結合素子（ＣＣＤ）装置５０（本明細書では、調整可能ＣＣＤ電荷スプリッタと称されることもあり、より簡単には調整可能電荷スプリッタと称されることもある）は、入力チャネル５２と、チャネル制御構造５４（本明細書では、簡単にコントローラと称されることもある）と、複数の出力チャネル５６ａ〜５６Ｎとを含む。
【００１５】
コントローラ５４は、１つまたは複数の入力信号５５（本明細書では制御信号とも称される）に応答し、制御信号５５のパラメータに従ってＮ本の出力チャネル５６ａ〜５６Ｎのそれぞれに供給される入力電荷の一部分を制御する。例示的なコントローラの実施形態および例示的な制御信号の詳細は、本明細書で以下に提供される。しかし、一般に、コントローラ５４は、入力電荷をＮ個のより小さい出力電荷に分割するように機能する。さらに、コントローラ５４は、１つまたは複数の制御信号５５に応答して出力チャネル５４ａ〜５４Ｎのそれぞれに供給される入力電荷の比率を変えることができるように設計される。
【００１６】
当然のことながら、出力チャネル５６ａ〜５６Ｎは、すべてが同じ寸法を有する必要はない。たとえば、いくつかの出力チャネルが、他の出力チャネルの幅と異なる（たとえば、より広いまたはより狭い）幅を有していてもよく、いくつかの出力チャネルが、他の出力チャネルの長さと異なる（たとえば、より短いまたはより長い）長さを有していてもよく、また、いくつかの出力チャネルは、他の出力チャネルと異なる形状を有していてもよい。各出力チャネルの特定のサイズ、形状および寸法は、ＣＣＤ電荷スプリッタが使用されている特定の用途を含むがそれに限定されない様々なファクタに依存する。当業者なら、特定の用途に応じて出力チャネルの数ならびに各出力チャネルに対する特定のサイズ形状および寸法を選択する方法を理解するであろう。
【００１７】
チャネル制御構造の２つの例示的な実施形態について、図２および３に関連して以下に説明される。しかし、ここでは、チャネル制御構造は、入力電荷を受け取ることができかつ電荷が出力チャネルの方へ移動するときに出力チャネル５６ａ〜５６Ｎに供給される入力電荷量を調整することができる構造に対応すると言えば十分であろう。したがって、チャネル制御構造５４は、入力電荷を出力チャネル５６ａ〜５６Ｎの間で調整可能に分割するために使用されうる構造として設けることができる。
【００１８】
動作に際して、調整可能電荷スプリッタ５０は、入力電荷を入力チャネル５２で受け取る。チャネル制御構造５４は、入力電荷を複数部分に分割するように動作し、それらの電荷部分を出力チャネル５６ａ〜５６Ｎに供給する。出力チャネル５６ａ〜５６Ｎに供給される電荷量は、入力チャネル５０に与えられた入力電荷の複数部分と同等でも同等でなくてもよい。
【００１９】
いくつかの実施形態では、ほぼ同じ電荷量がその中で出力チャネル５６ａ〜５６Ｎのそれぞれに供給される電荷スプリッタを望ましくは設けることができる。設けることが望ましいかもしれない。しかし、調整可能電荷スプリッタ５０は、不完全な回路をもたらす集積回路加工技術を用いて製作されるので、調整可能電荷スプリッタ５０は、出力チャネル５６ａ〜５６Ｎに供給される電荷量を不均等にする構造的なばらつきを有しうることが認識されるべきである。さらに、上述のように、他のファクタ（たとえば、供給電圧、温度ならびに外部雑音源の変動）によっても、出力チャネル５６ａ〜５６Ｎに供給される電荷量が不均等となりうる。これらの影響を補償するためには、電荷スプリッタ５０に対する入力制御信号５５がアラートされ、それによって、いくつかの出力チャネル５６ａ〜５６Ｎに供給される電荷を調整することができる。この構成により、チャネル制御構造５４は、上述の誤差要因にもかかわらず、出力チャネル５６ａ〜５６Ｎでほぼ同じ電荷量になるように調整されることができる。
【００２０】
いくつかの他の実施形態では、異なる電荷量がその中で出力チャネル５６ａ〜５６Ｎのうちの１つまたは複数に供給される電荷スプリッタを設けることが望ましいかもしれない。これらの実施形態では、出力チャネル５６ａ〜５６Ｎのうちの１つまたは複数に特定の所望の電荷量を供給することが望ましいかもしれない。上述と同様の理由で、様々な影響により、特定の所望の電荷量と出力チャネル５６ａ〜５６Ｎに供給された実際の電荷量との間に差が生じやすくなりうる。しかし、上述の方法と同じように、これらの影響を補償するために、電荷スプリッタ５０に対する入力制御信号５５がアラートされ、それによって、いくつかの出力チャネル５６ａ〜５６Ｎに供給される電荷を調整することができる。この構成により、チャネル制御構造５４は、出力チャネル５６ａ〜５６Ｎで特定の所望の電荷量になるように調整することができる。
【００２１】
図２を参照すると、調整可能電荷スプリッタ１００は、入力チャネル１０２、第１の出力チャネル１０４ａおよび第２の出力チャネル１０４ｂをそれぞれ含む。入力チャネル１０２は、図１の入力チャネル５２と同じまたは類似のものでもよく、出力チャネル１０４ａ、１０４ｂは、図１の複数の出力チャネル５６ａ〜５６Ｎと同じまたは類似のものでもよい。
【００２２】
入力チャネル１０２および出力チャネル１０４ａ、１０４ｂの一部分の上には、チャネル制御構造１０６が配置される。チャネル制御構造１０６は、図１に関連して上述されたチャネル制御構造５４と同じまたは同様の機能を提供する。この特定の実施形態では、チャネル制御構造１０６は、図示の制御信号Ｃ１、Ｃ２およびＣ３をそれぞれ受け取る蓄積／分割ゲート１０８、第１の障壁ゲート１１０ａおよび第２の障壁ゲート１１０ｂからなる。この制御構造１０６は、以下で説明されるように制御信号に応答する。
【００２３】
第１の出力チャネル１０４ａは、それに関連する第１の電荷収集構造１１２ａ（電荷パケット収集構造とも称される）を有し、第２の出力チャネル１０４ｂは、それに関連する第２の電荷収集構造１１２ｂを有する。
【００２４】
電荷収集構造１１２ａ、１１２ｂは、ゲート（たとえば、蓄積ゲート、障壁ゲートまたは分割ゲート）としてまたは拡散部として設けられてもよい。同様に当然のことながら、電荷収集構造１１２ａ、１１２ｂが同じである必要はない。すなわち、一方の電荷収集構造がゲートとして設けられ、他方の電荷収集構造が拡散部として設けられてもよい。別法として、電荷収集構造１１２ａ、１１２ｂは、様々なタイプのゲートとして（すなわち、各出力チャネル上に様々なタイプのゲートとして）、あるいは様々なタイプの拡散部（すなわち、各出力チャネル上で多くのＣＣＤ機能のうちのいずれか１つを果たす拡散部）として設けられてもよい。
【００２５】
動作に際して、調整可能電荷スプリッタ１００は、入力チャネル１０２で入力電荷を受け取り、その電荷は、蓄積／分割ゲート１０８の下に蓄えられる。制御信号Ｃ１、Ｃ２およびＣ３は、ゲート１０８、１１０ａおよび１１０ｂに供給される。信号Ｃ２およびＣ３の電位は、トランジスタの差動対がアナログ回路内で電流を「誘導」できるのと全く同様に、蓄積／分割ゲート１０８から出力チャネル１０４ａおよび１０４ｂまで通じているＣＣＤチャネルのコンダクタンスを管理する。特に、ゲート１１０ａによって制御されかつ制御信号Ｃ２によって管理されるチャネルのコンダクタンスが、ゲート１１０ｂによって制御されかつ制御信号Ｃ３によって管理されるチャネルのコンダクタンスよりも大きくなったとき、より大きな電荷の流れ（電流）が、ゲート１１０ａによって管理されるチャネルを通じて誘導される。したがって、ゲート１０８内に蓄えられた最初の電荷のより大きな部分が、出力チャネル１０４ｂと比べて出力チャネル１０４ａに転送され、そこから、電荷収集構造１１２ｂと比べて電荷収集構造１１２ａに転送される。チャネルのコンダクタンスを制御して電荷を分割することによって、電荷スプリッタ１００の分割比率は、制御信号Ｃ２、Ｃ３を介して調整されることができる。
【００２６】
したがって、制御信号Ｃ１、Ｃ２およびＣ３をゲート１０８、１１０ａおよび１１０ｂに供給することにより、電荷は、蓄積／分割ゲート１０８から出力チャネル１０４ａ、１０４ｂまで移動する。具体的には、蓄積／分割ゲート１０８の下に蓄えられた電荷は、このゲートから出るときに２つの出電荷パケットに分割され、全電荷の制御された部分が、制御信号に応答して、ゲート１１０ａ、１１０ｂによって制御されたチャネルを通りそれぞれ出力チャネル１０４ａ、１０４ｂに供給される。したがって、制御信号Ｃ１〜Ｃ３をゲート１０８、１１０ａおよび１１０ｂに供給することにより、入力電荷が、電荷収集構造１１２ａ、１１２ｂに通じる出力チャネル１０４ａ、１０４ｂに分割されることになる。
【００２７】
第１の電荷収集構造１１２ａは、「信号出力Ａ」を生成し、第２の電荷収集構造１１２ｂは、「信号出力Ｂ」を生成する。いくつかの実施形態では、信号出力Ａおよび信号出力Ｂは、それぞれ電荷制御構造１０６によって出力チャネル１０４ａおよび１０４ｂに供給された電荷の一部分であってもよい。他の実施形態では、信号出力Ａおよび信号出力Ｂは、それぞれ電荷制御構造１０６によって第１および第２の出力チャネル１０４ａ、１０４ｂに供給された電荷に比例する電圧値を有する電圧信号に対応していてもよい。
【００２８】
当然のことながら、入力チャネル１０２および出力チャネル１０４ａ、１０４ｂは、ほぼＹ形の構成で配置される。しかし、これらの入出力チャネルは、Ｔ形を含むがそれに限定されない他の形状を形成するように配置されてもよい。当然のことながら、チャネル１０４ａ、１０４ｂは、領域１１４から互いに分岐し始め、領域１１４の幾何形状は、様々な形状をしていてもよい。たとえば、チャネル１０４ａ、１０４ｂは、領域１１４で合流し、鋭角、直角または鈍角を有するコーナを形成していてもよい。他の実施形態では、チャネル１０４ａ、１０４ｂは、領域１１４で合流し、湾曲したコーナまたは丸みのあるコーナを形成していてもよい。
【００２９】
次に図３を参照すると、調整可能電荷スプリッタ１５０は、入力電荷を受け取る入力チャネル１５２と、入力蓄積ゲート１５４と、入力障壁ゲート１５６と、蓄積／分割ゲート１６０とを含み、蓄積／分割ゲート１６０は、第１の出力チャネル１６２ａおよび第２の出力チャネル１６２ｂに通じている。調整可能電荷スプリッタ１５０はまた、第１および第２の障壁ゲート１６４ａ、１６４ｂと、第１および第２の電荷収集構造蓄積ゲート１６６ａ、１６６ｂと、第１および第２の電荷収集構造障壁ゲート１６８ａ、１６８ｂも含む。ゲート１６６ａ、１６８ａおよび１６６ｂ、１６８ｂは、図２に関連して先に論じられた電荷収集構造の実施例である。出力電荷は、出力チャネル１６２ａ、１６２ｂに供給される。
【００３０】
動作において、電荷は、入力チャネル１５２で受け取られ、入力蓄積ゲート１５４の下に蓄えられる。図４〜４Ｂにおいて以下に示されるように制御信号Ｓ１、Ｓ２およびＳ３がそれぞれゲート１５４、１５６および１６０に印加されて、電荷を入力蓄積ゲート１５４から入力障壁ゲート１５６を経由して蓄積／分割ゲート１６０まで移動させる。蓄積／分割ゲート１６０の下に蓄えられた電荷は、このゲートから出たときに２つの出電荷パケットに分割される。
【００３１】
これらの電荷パケットは、蓄積／分割ゲート１６０から出ると、蓄積／分割ゲート１６０からの電荷の流出を管理する第１の障壁ゲート１６４ａおよび第２の障壁ゲート１６４ｂの下のチャネルを通過する。第１および第２の障壁ゲート１６４ａ、１６４ｂは、それぞれ別々の制御信号Ｓ４ＡおよびＳ４Ｂによって駆動される。いくつかの実施形態では、制御信号Ｓ４ＡおよびＳ４Ｂはそれぞれ、２つの電圧状態を有する。
【００３２】
具体的には、いくつかの実施形態では、第１および第２の障壁ゲート１６４ａ、１６４ｂに印加される制御信号Ｓ４ＡおよびＳ４Ｂの電圧（図４Ｃ、４Ｄに示される）が、それぞれ蓄積／分割ゲート１６０から第１および第２の電荷収集構造蓄積ゲート１６６ａ、１６６ｂに至るまでの領域１７０ａ、１７０ｂのコンダクタンスを管理する。
【００３３】
蓄積／分割ゲート１６０からの電荷の流出を管理する障壁ゲート１６４ａ、１６４ｂは、ここではＳ４ＡおよびＳ４Ｂとして識別表示された別々のクロックによって駆動される。電荷転送中のこれら２つのクロックのそれぞれの電圧は、分割ゲートからそれぞれの出力蓄積ゲートまでの流出速度に影響を及ぼすかもしれない。この構造を用いたスプリッタ調整は、制御信号Ｓ４ＡおよびＳ４Ｂ間の電圧差を調整することによって実現される。これらの実施形態では、制御信号Ｓ４ＡおよびＳ４Ｂの電圧が制御信号の「特性」であり、その特性の値は、第１の電荷収集構造蓄積ゲート１６６ａおよび第２の電荷収集構造蓄積ゲート１６６ｂにそれぞれ流れ込む電荷量を制御するために変動しうる（すなわち、制御信号Ｓ４Ａの電圧は、制御信号Ｓ４Ｂの電圧と異なりうる）。
【００３４】
第１の障壁ゲート１６４ａおよび関連する信号Ｓ４Ａによって管理されたチャネルのコンダクタンスが、第２の障壁ゲート１６４ｂおよび制御信号Ｓ４Ｂによって管理されたチャネルのコンダクタに比べて大きくなったとき、領域１７０ｂよりも領域１７０ａに大きな電荷量が流れる。この目的のために、これらの実施形態では、制御信号Ｓ４Ａが制御信号Ｓ４Ｂよりも大きな電圧を有するように作られてもよい。逆の状態が達成されてもよい。したがって、蓄積／分割ゲート１６０に最も近いＣＣＤ領域１７０ａ、１７０ｂのコンダクタンスを制御することによって、調整可能電荷スプリッタ１５０の「分割比率」が、調節または調整されることができる。
【００３５】
制御信号Ｓ４Ａ、Ｓ４Ｂの特性値（たとえば電圧）が異なる結果として、蓄積／分割ゲート１６０内に蓄えられた入力電荷の異なる部分（すなわち分割比率）が、第１および第２の電荷収集構造蓄積ゲート１６６ａ、１６６ｂに転送されうる。分割比率は、制御信号Ｓ４ＡおよびＳ４Ｂの特性値の差に関係している。上述のように、いくつかの実施形態では、分割比率は、制御信号Ｓ４ＡおよびＳ４Ｂの電圧差に比例する。
【００３６】
いくつかの他の実施形態では、制御信号Ｓ４ＡおよびＳ４Ｂのデューティサイクルが制御信号の特性であり、その特性の値は、それぞれ第１および第２の電荷収集構造の蓄積ゲート１６６ａ、１６６ｂに流れ込む電荷量を制御するために変動しうる（すなわち、制御信号Ｓ４Ａのデューティサイクルは、制御信号Ｓ４Ｂのデューティサイクルと異なりうる）。これらの実施形態では、分割比率は、制御信号Ｓ４ＡおよびＳ４Ｂのデューティサイクル差に比例する。いくつかの他の実施形態では、制御信号Ｓ４ＡおよびＳ４Ｂの電圧とデューティサイクルの両方が制御信号の特性であり、その特性の値は、それぞれ第１および第２の電荷収集構造の蓄積ゲート１６６ａ、１６６ｂに流れ込む電荷量を制御するために変動しうる。制御信号Ｓ１〜Ｓ３、Ｓ４Ａ、Ｓ４Ｂ、Ｓ５Ａ、Ｓ５Ｂ、Ｓ６Ａ、Ｓ６Ｂについては、図５に関連して以下により詳細に説明される。
【００３７】
調整可能電荷スプリッタ１５０が使用されているいくつかの電子システムでは、たとえば製造時に調整が静的に行われ、制御信号Ｓ４Ａ、Ｓ４Ｂの電圧および／またはデューティサイクルが、たとえば製造工程のばらつきを補償するように静的に決定され設定される。調整可能電荷スプリッタ１５０が使用されている他の電子システムでは、調整は動的に行われる。たとえば、システムの電源投入時に動的調整が１回行われることができ、そのシステムは、分割比率に関係する誤差を測定し、それに応じて制御信号Ｓ４ＡおよびＳ４Ｂの電圧および／またはデューティサイクルを調整することができる。別の例では、システムが動作しているときに動的調整が連続的にまたは間欠的に行われることができ、そのシステムは、分割比率に関係する誤差を連続的にまたは間欠的に測定し、それに応じて制御信号Ｓ４ＡおよびＳ４Ｂの電圧および／またはデューティサイクルを調整することができる。
【００３８】
当然のことながら、好ましい実施形態では、制御信号Ｓ４Ａ、Ｓ４Ｂは別個のものであり、制御信号Ｓ４Ａ、Ｓ４Ｂの特性値（たとえば電圧）は、調整可能電荷スプリッタ１５０の分割比率を調整するために変更される。制御信号Ｓ４Ａ、Ｓ４Ｂの特性値は共に、電荷が蓄積／分割ゲート１６０から第１および第２の電荷収集構造蓄積ゲート１６６ａ、１６６ｂまで転送されるときに、安定しているべきである。たとえば、制御信号Ｓ４Ａの過渡的な電圧変化（すなわちエッジ）が、ある電圧と結合して制御信号Ｓ４Ｂになった場合、この結合された電圧の変化は、得られる分割比率に影響を及ぼすかもしれない。したがって、制御信号Ｓ４ＡおよびＳ４Ｂの両方の状態をほぼ同時に変化させることが好ましい。また、電荷が第１および第２の障壁ゲート１６４ａ、１６４ｂを通過できるようになる前に、制御信号Ｓ４ＡおよびＳ４Ｂの遷移後に適当な時間が経過するのを待つことも好ましい。この遅延は、制御信号Ｓ３を操作することによって達成されることができる。
【００３９】
分割比率の調整の（制御信号Ｓ４Ａ、Ｓ４Ｂの電圧および／またはデューティサイクルの差で除された分割比率と定義される）「利得」に影響を及ぼす様々な変量がある。そのような変量としては、調整可能電荷スプリッタの幾何形状、入力電荷量、電荷が蓄積／分割ゲート１６０から転送される速度、その他の制御信号の電圧レベル（Ｓ１−Ｓ３、Ｓ５Ａ、Ｓ５Ｂ、Ｓ６Ａ、Ｓ６Ｂ）、制御信号Ｓ４Ａ、Ｓ４Ｂのコモンモード電圧などがあるが、それらに限定されない。
【００４０】
当然のことながら、この例示的な実施形態では、入力チャネル１５２および出力チャネル１６２ａ、１６２ｂは、ほぼＹ字形の構成で配置される。しかし、この入力および出力チャネルは、Ｔ字形を含むがそれに限定されない他の形状を形成するように配置されてもよい。同様に当然のことながら、チャネル１６２ａ、１６２ｂは、領域１７２で互いに分岐し始め、領域１７２の幾何形状は、様々な形状を有していてもよい。たとえば、チャネル１６２ａ、１６２ｂは、領域１７２で合流し、鋭角、直角または鈍角を有するコーナを形成していてもよく、あるいは、円形形状、楕円形状、長方形形状、正方形形状、三角形形状、および台形形状を含むがそれらに限定されない様々な異なる幾何学的形状のいずれか１つまたは一部分を形成していてもよい。
【００４１】
次に、図３と同じ制御信号が同じ参照符号で示されている図４〜４Ｅを参照すると、制御信号Ｓ１〜Ｓ３、Ｓ４Ａ、Ｓ４Ｂ、Ｓ５Ａ、Ｓ５Ｂはそれぞれ、時間単位の横軸目盛および電圧単位の縦軸目盛と共に示されている。時間目盛はそれぞれが同じ時間尺度を有するが、電圧目盛はそれぞれが必ずしも同じ電圧尺度を有してはいない。
【００４２】
いくつかの実施形態では、制御信号Ｓ１、Ｓ３、Ｓ５ＡおよびＳ５Ｂのハイ状態電圧値が約３．３ボルトであり、それらのロー状態電圧値が約０．５ボルトであり、制御信号Ｓ２、Ｓ６ＡおよびＳ６Ｂのハイ状態電圧値が約１．５ボルトであり、それらのロー状態電圧値が約０．０ボルトであり、制御信号Ｓ４ＡおよびＳ４Ｂのハイ状態電圧値が約１．５ボルトであり（電圧差を含まない）、それらのロー状態電圧値が約０．０ボルトである。
【００４３】
図示されている制御信号は、４相構成に対応する。しかし、他の相構成も本発明で可能である。
電荷は、障壁ゲート制御信号がハイでありかつ蓄積ゲート制御信号がローに遷移するときに転送される。たとえば、図３の入力障壁ゲート１５６に関連する制御信号Ｓ２がハイであり、かつ図３の入力蓄積ゲート１５４に関連するＳ１がローに遷移するとき、電荷は、図３の入力蓄積ゲート１５４から蓄積／分割ゲート１６０まで転送される。
【００４４】
上述と同様に、図３の第１の障壁ゲート１６４ａに関連する制御信号Ｓ４Ａがハイであり、図３の第２の障壁ゲート１６４ｂに関連する制御信号Ｓ４Ｂがハイであり、かつ図３の蓄積／分割ゲート１６０に関連する制御信号Ｓ３がローに遷移するとき、電荷は、図３の蓄積／分割ゲート１６０から第１および第２の電荷収集構造蓄積ゲート１６６ａおよび１６６ｂまで転送される。いくつかの実施形態では、第１の電荷収集構造蓄積ゲート１６６ａに転送される電荷量と第２の電荷収集構造蓄積ゲート１６６ｂに転送される電荷量は、電圧ＶＡ（図４Ｃ）と電圧ＶＢ（図４Ｄ）の電圧差に関係している。
【００４５】
いくつかの実施形態では、分割比率が、他のファクタの影響を受けず、普通なら５０：５０であるはずの場合、制御電圧値ＶＡがＶｃｏｍｍｏｎ−ΔＶ、制御電圧値ＶＢがＶｃｏｍｍｏｎ＋ΔＶ、式中ΔＶが数百ミリボルトであると、分割比率は約４５：５５になる。電圧ＶＡおよびＶＢとして使用されうる例示的な電圧値は、１．０ボルト〜１．４ボルトの範囲であり、それによって分割比率は０．４５〜０．５５となりうる。しかし、これらの電圧は幾何形状および製造工程が異なる場合に異なりうることが認識されるべきである。
【００４６】
他の制御信号Ｓ１〜Ｓ３、Ｓ５Ａ、Ｓ５Ｂ、Ｓ６Ａ、Ｓ６Ｂの典型的な電圧値は、０．０ボルト〜３．３ボルトの範囲である。他の制御信号Ｓ１〜Ｓ３、Ｓ５Ａ、Ｓ５Ｂ、Ｓ６Ａ、Ｓ６Ｂの電圧は、同じ電圧でも異なる電圧でもよい。やはり、これらの電圧は幾何形状および製造工程が異なる場合に異なりうることが認識されるべきである。
【００４７】
１つの特定の実施形態では、制御信号Ｓ４Ａ、Ｓ４Ｂのタイミングが同等である。より正確に言えば、両クロックは、制御信号Ｓ３がオフされるすなわちローに遷移するときにそれらの最終ハイ状態にあるべきである。この状態では、電荷は、蓄積／分割ゲート１６０（図３）から第１および第２の障壁ゲート１６４ａ、１６４ｂ（図３）を経由して第１および第２の電荷収集構造蓄積ゲート１６６ａ、１６６ｂ（図３）まで転送される。制御信号Ｓ３が降下する（低下する）ときに制御信号Ｓ４Ａ、Ｓ４Ｂが共にハイであるかぎり、各制御信号Ｓ４Ａ、Ｓ４Ｂが実際にいつハイまたはローに遷移するのかは、一般に重要でない。
【００４８】
他の実施形態では、分割比率は、想像線で示されている信号Ｓ４Ａ’に代表されるように、制御信号Ｓ４ＡおよびＳ４Ｂのデューティサイクルによって制御される。上述のように、デューティサイクルは、電圧制御と組み合わせて調整されてもよく、あるいは電圧制御から分離して調整されてもよい。
【００４９】
本明細書における上述の構成とは異なる、蓄積ゲートと障壁ゲートの構成を有する調整可能ＣＣＤ電荷スプリッタが使用されてもよい。
特定用途で使用するための、蓄積ゲートと障壁ゲートの特定の構成は、刻時方式、機能的適用、製造公差、幾何学的限界、電荷容量、およびＣＴＥ（電荷転送効率）要件を含むがそれらに限定されない様々なファクタに従って選択される。
【００５０】
本明細書で提供された上記の説明では、蓄積ゲートおよび障壁ゲートを交互に有する４相ＣＣＤを含む電荷結合素子（ＣＣＤ）電荷スプリッタの例示的な実施形態を参照してきた。当然のことながら、もちろん、他の実施形態が本発明の精神から逸脱することなく使用されてもよい。たとえば、４相よりも少ないまたは多い相を有するＣＣＤ電荷スプリッタが使用されてもよい。たとえば、２相、３相、５相、または６相以上が使用されてもよい。
【００５１】
特定用途で使用する特定相数は、システム設計、利用可能なクロック信号、使用されるプロセス技術、およびチップレイアウトの容易さを含むがそれらに限定されない様々なファクタに従って選択される。
【００５２】
上記の図および例のいくつかに関連して２つの出力チャネルについて示され説明されたが、たとえば図１に示されたように異なる数の出力チャネルでもよいことが認識されるべきである。
【００５３】
図１、２および３の調整可能電荷スプリッタ５０、１００、１５０は、様々な用途に使用されることができる。１つのそのような用途は、図５に関連して以下に説明されるアナログ−デジタル（Ａ／Ｄ）変換器を対象にしている。
【００５４】
次に図５を参照すると、アナログ−デジタル変換器（ＡＤＣ）２００は、サンプル／ホールド回路２０２と、２つの信号チャネル２０６および２０８と、２つのスケーリングチャネル２１０および２１２と、比較器２２４ａ〜２２４ｃとを備える。信号チャネル２０６は、３つの条件付き加算段２２０ａ〜２２０ｃを含み、信号チャネル２０８もまた、３つの条件付き加算段２２２ａ〜２２２ｃを含む。スケーリングチャネル２１０は、３つの調整可能電荷スプリッタ２１４ａ〜２１４ｃを含み、スケーリングチャネル２１２もまた、３つの調整可能電荷スプリッタ２２６ａ〜２２６ｃを含む。
【００５５】
調整可能電荷スプリッタ２１４ａ〜２１４ｃ、２２６ａ〜２２６ｃは、図１〜３に関連してそれぞれ上述された調整可能電荷スプリッタ５０、１００、１５０と同じまたは類似のものでもよい。
【００５６】
調整可能電荷スプリッタ２１４ａを他の調整可能電荷スプリッタ２１４ｂ、２１４ｃ、２２６ａ〜２２６ｃの代表として取り上げると、調整可能電荷スプリッタ２１４ａは、入力チャネル２１４ａａと２つの出力チャネル２１４ａｂ、２１４ａｃとを含む。入力チャネル２１４ａａは、図３の入力チャネル１５２と同じまたは類似のものでもよく、２つの出力チャネル２１４ａｂ、２１４ａｃは、図３の第１および第２の出力チャネル１６２ａ、１６２ｂと同じまたは類似のものでもよい。調整可能電荷スプリッタ２１４ａは、入力チャネル２１４ａに供給された電荷を５０：５０に分割して、出力チャネル２１４ａｂ、２１４ａｃでそれぞれ入力電荷の１／２および１／２となるように、上述の構造および技法によって調整される。
【００５７】
条件付き加算段２２０ａを他の条件付加算段２２０ｂ、２２０ｃ、２２２ａ〜２２２ｃの代表として取り上げると、条件付き加算段２２０ａは、２つの入力ポート２２０ａａ、２２０ａｂと出力ポート２２０ａｃとを含む。出力ポート２２０ａｃに供給される電荷は、制御信号（図示せず）の状態に応じて、入力ポート２２０ａａで受け取られた電荷と同じでもよく、あるいはその代わりに、２つの入力ポート２２０ａａおよび２２０ａｂで受け取られた電荷の和でもよい。
【００５８】
ここに記載されているＡＤＣ  ２００は、３つの比較器２２４ａ〜２２４ｃに関連する３つの段を含む。しかし、当然のことながら、使用される段の数はいくつでもよい。使用される段の数によって、ＡＤＣ  ２００の解像度が決まる。
【００５９】
ＡＤＣ  ２００は、以下のように動作する。入力信号Ｖｉｎが、差動信号電荷対２１６および２１８を生成するサンプル／ホールド回路２０２に供給される。信号電荷２１６および２１８の差は、Ｖｉｎの標本値に比例する。信号電荷２１６は信号チャネル２０６に供給され、信号電荷２１８は信号チャネル２０８に供給される。それぞれ条件付き加算段２２０ａ、２２２ａの前の、信号チャネル２０６、２０８内の電荷は、第１の比較器２２４ａによって比較される。比較器２２４ａの決定は、この段からのデジタル出力２３２ａをもたらし、２つの信号電荷のどちらが大きいかを示す。２つの公称上は同じ基準電荷が、調整可能電荷スプリッタ２１４ａ、２２６ａによってポート２１４ａｃ、２２６ａｃで供給される。比較器出力２３２ａの状態は、信号電荷対の小さい方に調整可能電荷スプリッタポート２１４ａｃまたは調整可能電荷スプリッタポート２２６ａｃからの基準電荷を加算するようにし、すなわち、条件付き加算段２２０ａまたは２２２ａでの加算をもたらす（すなわち、比較器出力信号２３２ａは、条件付き加算段２２０ａ、２２２ａを制御する）。（たとえば、ポート２１４ａｃでの）未使用の基準電荷は廃棄される。これらの比較および加算動作によって生じた電荷対は、それぞれ信号チャネル２０６および２０８の、次の条件付き加算段２２０ｂ、２２２ｂに供給される。
【００６０】
条件付き加算段２２０ｂ、２２２ｂの前の電荷がこの時に比較器２２４ｂによって比較される動作が繰り返される。比較器２２４ｂの決定は、この段からのデジタル出力２３２ｂをもたらし、２つの信号電荷のどちらが大きいかを示す。２つの公称上は同じ基準電荷が、調整可能電荷スプリッタ２１４ｂおよび２２６ｂによって供給される。これらの段における基準電荷は、好ましい実施形態では前段の基準電荷の値の半分である。比較器出力信号２３２ｂの状態は、信号電荷対の小さい方に調整可能電荷スプリッタ２１４ｂまたは調整可能電荷スプリッタ２２６ｂからの基準電荷を加算するようにする（すなわち、比較器出力信号２３２ｂは、条件付き加算段２２０ｂ、２２２ｂを制御する）。次いで、これらの比較および加算動作によって生じた電荷対は、それぞれ信号チャネル２０６および２０８の、次の条件付き加算段２２０ｃ、２２２ｃに供給される。
【００６１】
条件付き加算段２２０ｃ、２２２ｃの前のそれぞれの電荷が比較器２２４ｃによって比較される動作が第３の段で同様に繰り返される。比較器２２４ｃの決定は、この段からのデジタル出力２３２ｃをもたらし、２つの信号電荷のどちらが大きいかを示す。２つの公称上は同じ基準電荷が、調整可能電荷スプリッタ２１４ｃおよび２２６ｃによって供給される。この段における基準電荷は、好ましい実施形態では前段の基準電荷の値の半分である。比較器出力信号２３２ｃの状態は、信号電荷対の小さい方に調整可能電荷スプリッタ２１４ｃまたは調整可能電荷スプリッタ２２６ｃからの基準電荷を加算するようにする（すなわち、比較器出力信号２３２ｃは、条件付き加算段２２０ｃ、２２２ｃを制御する）。これらの比較および加算動作によって生じた電荷対は、ＡＤＣ  ２０２の差動出力部２３０、２３４から出力される。
【００６２】
当然のことながら、調整可能電荷スプリッタ２１４ａ〜２１４ｃ、２２６ａ〜２２６ｃは、ＡＤＣ  ２００に従来の非調整可能電荷スプリッタで達成されうる精度よりも良い精度（たとえば、直線性）を提供することができる。精度の向上は、一般に調整なしで達成されうる５０：５０の分割比率よりも正確な５０：５０の分割比率を有するように、調整可能電荷スプリッタ２１４ａ〜２１４ｃ、２２６ａ〜２２６ｃを調整することによって達成される。
【００６３】
当然のことながら、本明細書に含まれる発明概念の本文および説明をより明確にするために、本明細書では単一の例示的な実施形態を参照したに過ぎない。
本発明のほんの２〜３の例示的な実施形態について上記に詳細に説明されたが、当業者なら、多くの変更形態が、本発明の新規な教示および利点から実質的に逸脱することなくそれらの例示的な実施形態で可能であることを容易に理解するであろう。したがって、そのような変更形態はすべて、以下の特許請求の範囲で定義される本発明の範囲に含まれるものとする。さらに本明細書で参照された特許、特許出願、および刊行物の全体が、参照により組み込まれることに留意されたい。
【図面の簡単な説明】
【００６４】
【図１】チャネル制御構造を有する調整可能電荷結合素子（ＣＣＤ）電荷スプリッタのブロック図である。
【図２】図１のチャネル制御構造がより詳細に示されている、２つの電荷収集構造を有する調整可能電荷結合素子（ＣＣＤ）電荷スプリッタの別のブロック図である。
【図３】図２のチャネル制御構造および電荷収集構造がより詳細に示されている、調整可能電荷結合素子（ＣＣＤ）電荷スプリッタの別のブロック図である。
【図４】図４Ａは図３の調整可能電荷結合素子（ＣＣＤ）電荷スプリッタを制御するために使用される波形を示すチャートである。図４Ｂは図３の調整可能電荷結合素子（ＣＣＤ）電荷スプリッタを制御するために使用される波形を示すチャートである。図４Ｃは図３の調整可能電荷結合素子（ＣＣＤ）電荷スプリッタを制御するために使用される波形を示すチャートである。図４Ｄは図３の調整可能電荷結合素子（ＣＣＤ）電荷スプリッタを制御するために使用される波形を示すチャートである。図４Ｅは図３の調整可能電荷結合素子（ＣＣＤ）電荷スプリッタを制御するために使用される波形を示すチャートである。
【図５】図１〜３の調整可能電荷結合素子（ＣＣＤ）電荷スプリッタが使用されている例示的な回路、この場合はアナログ−デジタル回路（ＡＤＣ）のブロック図である。
【図１】
2008506263.tif 000003
【図２】
2008506263.tif 000004
【図３】
2008506263.tif 000005
【図４】
2008506263.tif 000006
【図５】
2008506263.tif 000007
【国際調査報告】
2008506263.tif 000008