(57)【要約】  トランジスタ、典型的にはＭＥＳＦＥＴを製造する方法は、ダイヤモンド材料のさらなる層を堆積させることができる成長面を有する単結晶ダイヤモンド材料を含む基板を形成することを含む。基板は、好ましくは、ＣＶＤプロセスにより形成され、高純度である。成長面は、３ｎｍ以下の二乗平均平方根粗さを有するか、又は３ｎｍを超える段差若しくは突起部を有しない。さらなるダイヤモンド層が、成長面上に堆積され、トランジスタの活性領域を定める。任意選択のｎ＋遮蔽層を基板内又は基板上に形成し、続いて、高純度ダイヤモンドの追加層を堆積する。この方法の一実施形態では、真性ダイヤモンドの層は、高純度層の上面に直接形成され、その後に、ホウ素ドープ（「デルタドープ」）層が続く。デルタドープ層内にトレンチが形成され、これによりゲート領域を定める。
2008539575.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタを製造する方法であって、
（ｄ）ダイヤモンド材料の他の層を堆積できる成長面を有し、前記成長面又はその一領域は３ｎｍ以下の二乗平均平方根粗さを有するか、又は３ｎｍを超える段差若しくは突起部を持たない、単結晶ダイヤモンド材料を含む基板を実現する工程と、
（ｅ）複数の他のダイヤモンド層を基板成長面上に堆積する工程と、
（ｆ）適切な接触部をそれぞれのダイヤモンド層に取り付けて、これによりトランジスタ構造を定める工程とを含む方法。
【請求項２】
前記成長面又はその領域は、０．５ｎｍ未満の二乗平均平方根粗さを有する請求項１に記載の方法。
【請求項３】
前記成長面又はその領域は、０．１ｎｍ未満の二乗平均平方根粗さを有する請求項２に記載の方法。
【請求項４】
前記表面上の段差又は突起部の高さは、最も薄い隣接層の厚さの５０％未満であり、段差又は突起部は一定の距離にわたって前記表面の高さの変化として定められ、前記表面に平行であり、最も薄い隣接層の厚さよりも大きい請求項１に記載の方法。
【請求項５】
段差又は突起部は、一定の距離にわたる表面の高さの変化として定義され、前記表面に平行であり、最も薄い隣接層の厚さの少なくとも２倍である請求項４に記載の方法。
【請求項６】
トランジスタのゲート長又は他の直線的特徴は、低い表面粗さ又は低い最大段差高を有する基板の表面の方向に対応する方向に配列される請求項１から５までのいずれか一項に記載の方法。
【請求項７】
前記成長面又はその領域は、５×１０３ｍｍ−２未満の転位密度を有する請求項１から６までのいずれか一項に記載の方法。
【請求項８】
前記基板は、５×１０１７ｃｍ−３未満の濃度の単一置換窒素を含む請求項１から７までのいずれか一項に記載の方法。
【請求項９】
前記基板は、３×１０１５ｃｍ−３超の濃度の単一置換窒素を含む請求項１から８までのいずれか一項に記載の方法。
【請求項１０】
前記基板は、０．９未満の、位相ずれの正弦係数により例示される、複屈折性を有する請求項１から９までのいずれか一項に記載の方法。
【請求項１１】
基板材料は、ＨＰＨＴ又はＣＶＤプロセスにより生産されるダイヤモンドを含む請求項１から１０までのいずれか一項に記載の方法。
【請求項１２】
ｎ＋遮蔽層を前記基板の表面のところ、又は隣接して形成することを含む請求項１から１１までのいずれか一項に記載の方法。
【請求項１３】
窒素又はリンで遮蔽層をドープすることを含む請求項１２に記載の方法。
【請求項１４】
遮蔽層内のドーパント濃度は、１×１０２０ｃｍ−３未満であり、遮蔽層の厚さは、１５０μｍ未満である請求項１３に記載の方法。
【請求項１５】
前記基板の表面は、制御されたエッチング及び／又は成長技術により必要な滑らかさが得られるように処理される請求項１から１４までのいずれか一項に記載の方法。
【請求項１６】
前記制御されたエッチング及び／又は成長技術は、プラズマエッチング及び低速成長を含む請求項１５に記載の方法。
【請求項１７】
さらに、前記基板表面の機械研磨を含む請求項１６に記載の方法。
【請求項１８】
前記基板の表面は、制御されたエッチング及び／又は成長と組み合わせた軸外研磨により必要な滑らかさが得られるように処理される請求項１から１４までのいずれか一項に記載の方法。
【請求項１９】
前記基板の表面滑らかさは、異なる方向に異なる請求項１８に記載の方法。
【請求項２０】
単一成長セクタを含むダイヤモンド基板材料上にトランジスタ構造の活性領域に使用される少なくとも一領域を加工することと、前記成長セクタを制御することとを含む請求項１から１９までのいずれか一項に記載の方法。
【請求項２１】
複数の前記トランジスタ構造の活性領域の加工に使用されるウェハの表面全体は、単一成長セクタから形成され、前記成長セクタは制御される請求項２０に記載の方法。
【請求項２２】
前記基板表面の配向、したがって前記（複数の）トランジスタ構造の（複数の）活性領域の加工のため選択された前記成長セクタは、ＣＶＤダイヤモンド合成のための一次成長セクタ、つまり成長セクタ｛１００｝、｛１１０｝、｛１１３｝、又は｛１１１｝のうちの１つに対応する請求項２０又は請求項２１に記載の方法。
【請求項２３】
前記基板表面の配向、したがって前記（複数の）トランジスタ構造の（複数の）活性領域の加工のため選択された前記成長セクタは、一次ＣＶＤ成長セクタ｛１００｝、｛１１０｝、｛１１３｝、又は｛１１１｝のうちの１つの１５°以内にある請求項２０又は請求項２１に記載の方法。
【請求項２４】
前記一次成長セクタは、｛１００｝セクタである請求項２３に記載の方法。
【請求項２５】
前記一次成長セクタは、｛１１１｝セクタである請求項２３に記載の方法。
【請求項２６】
前記選択された一次成長セクタからの前記基板表面のオフセットの方向は、前記選択された一時成長セクタと他の一次成長セクタのうちの１つを通過する大円の１５°以内にある請求項２３から２５までのいずれか一項に記載の方法。
【請求項２７】
前記選択された一次成長セクタは、（００１）セクタであり、前記選択された（００１）一次成長セクタからの前記基板表面のオフセットの方向は、前記選択された（００１）一次成長セクタを通過する大円の１５°以内、並びにａ）（１１１）及び（１１０）結晶方位又はｂ）（−１１１）及び（−１１０）結晶方位内にある請求項２６に記載の方法。
【請求項２８】
前記トランジスタのゲート長は、ａ）［−１１０］方向に沿った場合、又は［１１０］方向に沿った場合に、配向される請求項２７に記載の方法。
【請求項２９】
前記基板上に堆積された他のダイヤモンド層は、少なくとも１つのホウ素（「デルタ」）ドープ層及びデバイスグレード又は真性ダイヤモンドの少なくとも１つの隣接する層を含み、それぞれの層の間に明確に定められた界面がある請求項１から２８までのいずれか一項に記載の方法。
【請求項３０】
チャネルを定めるデバイスグレード又は真性ダイヤモンド材料の少なくとも１つの層は、デルタドープダイヤモンド材料の層に堆積される請求項２９に記載の方法。
【請求項３１】
前記デルタドープ層は、１×１０１７原子ｃｍ−３を超えるドーパント濃度を有する請求項２９又は請求項３０に記載の方法。
【請求項３２】
前記デルタドープ層は、５×１０２１原子ｃｍ−３未満のドーパント濃度を有する請求項２９から３１までのいずれか一項に記載の方法。
【請求項３３】
前記デバイスグレード又は真性ダイヤモンドは、１×１０１６ｃｍ−３未満の残留不純物濃度を有する高純度ダイヤモンドを含む請求項２９から３２までのいずれか一項に記載の方法。
【請求項３４】
他の層が堆積される層の表面上の段差又は突起部の高さは、最も薄い隣接層の厚さの５０％未満であり、段差又は突起部は一定の距離にわたって前記表面の高さの変化として定められ、前記表面に平行であり、最も薄い隣接層の厚さに等しい請求項２９から３３までのいずれか一項に記載の方法。
【請求項３５】
他の層が堆積される任意の層の表面は、３ｎｍ以下の二乗平均平方根粗さを有するか、又は３ｎｍを超える段差若しくは突起部がない請求項２９から３４までのいずれか一項に記載の方法。
【請求項３６】
前記少なくとも１つのデルタドープ層は、隣接する真性層上に堆積され、ドーピング濃度は、前記デルタドープ層と前記真性層との間の層厚さの２０％未満の距離において少なくとも１桁だけ下がる請求項２９から３５までのいずれか一項に記載の方法。
【請求項３７】
前記少なくとも１つの真性層は、隣接するデルタドープ層上に堆積され、ドーピング濃度は、１０ｎｍ未満の距離において少なくとも１×１０１８ｃｍ−３まで高まる請求項２９から３５までのいずれか一項に記載の方法。
【請求項３８】
前記デルタドープ層のそれぞれの厚さは、１００ｎｍ未満である請求項２９から３７までのいずれか一項に記載の方法。
【請求項３９】
前記デルタドープ層のそれぞれの厚さは、２０ｎｍ未満である請求項３８に記載の方法。
【請求項４０】
前記デルタドープ層のそれぞれの厚さは、５ｎｍ未満である請求項３９に記載の方法。
【請求項４１】
前記デルタドープ層のそれぞれの厚さは、１ｎｍ未満である請求項４０に記載の方法。
【請求項４２】
チャネルを定めるデバイスグレード又は真性ダイヤモンド材料の層は、１００００ｎｍ未満の厚さを有する請求項３０から４１までのいずれか一項に記載の方法。
【請求項４３】
チャネルを定めるデバイスグレード又は真性ダイヤモンド材料の層は、１００ｎｍ未満の厚さを有する請求項４２に記載の方法。
【請求項４４】
チャネルを定めるデバイスグレード又は真性ダイヤモンド材料の層は、１０ｎｍ未満の厚さを有する請求項４３に記載の方法。
【請求項４５】
チャネルを定めるデバイスグレード又は真性ダイヤモンド材料の層は、２ｎｍ未満の厚さを有する請求項４４に記載の方法。
【請求項４６】
チャネルに隣接する陥凹部内にショトキゲート接点を形成することを含む請求項３０から４５までのいずれか一項に記載の方法。
【請求項４７】
レーザー切断、誘導黒鉛化及び化学エッチング、反応性イオンエッチング、又は誘導結合プラズマ処理をリソグラフィ技術と併用して、チャネルを形成し、露出させることを含む請求項４６に記載の方法。
【請求項４８】
アルミニウム、金、又は白金を含む金属化層をチャネルを定めるデバイスグレード又は真性ダイヤモンド材料の層上に堆積させることによりゲート接点を形成すること含む請求項４６又は請求項４７に記載の方法。
【請求項４９】
少なくとも２つのオーミックソース及びドレイン接点をそれぞれのダイヤモンド層上に堆積することを含む請求項２９から４８までのいずれか一項に記載の方法。
【請求項５０】
前記オーミック接点は、それぞれ、第１のドープ層上に直接堆積される請求項４９に記載の方法。
【請求項５１】
前記基板上に堆積された他のダイヤモンド層は、デルタドープ層から外部拡大した電荷キャリアのオーバーラップのせいで電流が流れる真性ダイヤモンド層により隔てられる第１のデルタドープ層及び第２のデルタドープ層を含み、前記第２のデルタドープ層は、金属化又はデバイスを外部回路に接続する他の接点を形成するために使用されるか、若しくは容易にアクセス可能であり、デバイスのゲート領域内で中断される請求項２９から５０までのいずれか一項に記載の方法。
【請求項５２】
金属炭化物界面を通して少なくとも１つのトンネリング接点を形成することを含む請求項５１に記載の方法。
【請求項５３】
前記トンネリング接点の金属は、チタン、クロム、ニッケル、又はＷＳｉを含む請求項５２に記載の方法。
【請求項５４】
前記トンネリング接点の金属は、白金、金、及びアルミニウムを含む群から選択された他の金属でキャップされる請求項５２又は請求項５３に記載の方法。
【請求項５５】
チャネル上に非ダイヤモンド不動態化材料の層を堆積させて、ショトキゲート接点とチャネルとの間に追加の絶縁を形成することを含む請求項４６から５４までのいずれか一項に記載の方法。
【請求項５６】
前記不動態化材料は、サファイヤ、ｎ型ダイヤモンド、真性ダイヤモンド、炭化ケイ素、窒化ガリウム、窒化アルミニウム、窒化アルミニウムガリウム、及び窒化ホウ素を含む群から選択されたワイドバンドギャップ材料である請求項５５に記載の方法。
【請求項５７】
他の固体層は、チャネルを定める真性ダイヤモンド層に施される請求項３０から５６までのいずれか一項に記載の方法。
【請求項５８】
他の固体層は、接点金属化の形態をとる請求項５７に記載の方法。
【請求項５９】
他の固体層は、ゲート誘電体の形態をとる請求項５７に記載の方法。
【請求項６０】
他の固体層は、さらなるダイヤモンド層である請求項５７に記載の方法。
【請求項６１】
前記デルタドープ層は、真性ダイヤモンド層上に堆積された中断されたデルタドープ層である請求項２９から４９までのいずれか一項に記載の方法。
【請求項６２】
段差は、中断されたデルタドープ層と真性ダイヤモンド層との間の界面のところでゲート陥凹部により定められ、前記陥凹部は５ｎｍ未満の深さを有する請求項６１に記載の方法。
【請求項６３】
さらに、トランジスタ内にフィールドプレート又はエッジ終端構造を組み込むことを含む請求項２９から６２までのいずれか一項に記載の方法。
【請求項６４】
さらに、ｎ型導電性基板を使用して、トランジスタ内にバック接点を組み込むことを含む請求項２９から６３までのいずれか一項に記載の方法。
【請求項６５】
Ｎは、ｎ型導電性基板を形成するためにドーパントとして使用される請求項６４に記載の方法。
【請求項６６】
前記トランジスタ構造は、電界効果トランジスタを定める請求項１から６５までのいずれか一項に記載の方法。
【請求項６７】
限界振動数ＦＴが０．１〜５００ＧＨｚまでの範囲内にあり、最大出力Ｐｍａｘが０．０５Ｗ／ｍｍから１０００Ｗ／ｍｍまでの範囲内にあり、限界振動数（ＧＨｚ）と最大出力（Ｗ／ｍｍ）との積ＦＴ×Ｐｍａｘは、０．００５を超える請求項１に記載の方法により生産される高周波トランジスタ。
【請求項６８】
前記限界振動数（ＧＨｚ）と前記最大出力（Ｗ／ｍｍ）の積ＦＴ×Ｐｍａｘは、０．０５を超える請求項６７に記載の高周波トランジスタ。
【請求項６９】
前記限界振動数（ＧＨｚ）と前記最大出力（Ｗ／ｍｍ）の積ＦＴ×Ｐｍａｘは、５００００を超える請求項６８に記載の高周波トランジスタ。
【請求項７０】
前記限界振動数（ＧＨｚ）と前記最大出力（Ｗ／ｍｍ）の積ＦＴ×Ｐｍａｘは、１０６以下である請求項１に記載の方法により生産される高周波トランジスタ。
【請求項７１】
前記限界振動数（ＧＨｚ）と前記最大出力（Ｗ／ｍｍ）の積ＦＴ×Ｐｍａｘは、１０５以下である請求項７０に記載の高周波トランジスタ。
【請求項７２】
前記限界振動数（ＧＨｚ）と前記最大出力（Ｗ／ｍｍ）の積ＦＴ×Ｐｍａｘは、１０４以下である請求項７１に記載の高周波トランジスタ。
【請求項７３】
前記限界振動数（ＧＨｚ）と前記最大出力（Ｗ／ｍｍ）の積ＦＴ×Ｐｍａｘは、１０３以下である請求項７２に記載の高周波トランジスタ。
【請求項７４】
限界振動数ＦＴが０．１〜５００ＧＨｚまでの範囲内にあり、最大出力Ｐｍａｘが０．０５Ｗ／ｍｍから１０００Ｗ／ｍｍまでの範囲内にあり、前記限界振動数（ＧＨｚ）と前記全デバイス出力Ｐｄｅｖ（Ｗ）との積ＦＴ×Ｐｄｅｖは、０．００５を超える請求項１に記載の方法により生産される高周波トランジスタ。
【請求項７５】
前記限界振動数（ＧＨｚ）と前記全デバイス出力Ｐｄｅｖ（Ｗ）の積ＦＴ×Ｐｄｅｖは、５を超える請求項７４に記載の高周波トランジスタ。
【請求項７６】
前記限界振動数（ＧＨｚ）と前記全デバイス出力Ｐｄｅｖ（Ｗ）の積ＦＴ×Ｐｄｅｖは、５００００を超える請求項７５に記載の高周波トランジスタ。
【請求項７７】
限界振動数ＦＴが０．１〜５００ＧＨｚまでの範囲内にあり、出力Ｐｍａｘが０．０５Ｗ／ｍｍから１０００Ｗ／ｍｍまでの範囲内にあり、前記限界振動数（ＧＨｚ）と前記全デバイス出力Ｐｄｅｖ（Ｗ）との積ＦＴ×Ｐｄｅｖは、１０６以下である請求項１に記載の方法により生産される高周波トランジスタ。
【請求項７８】
前記限界振動数（ＧＨｚ）と前記全デバイス出力Ｐｄｅｖ（Ｗ）の積ＦＴ×Ｐｄｅｖは、１０５以下である請求項７７に記載の高周波トランジスタ。
【請求項７９】
前記限界振動数（ＧＨｚ）と前記全デバイス出力Ｐｄｅｖ（Ｗ）の積ＦＴ×Ｐｄｅｖは、１０４以下である請求項７８に記載の高周波トランジスタ。
【請求項８０】
前記限界振動数（ＧＨｚ）と前記全デバイス出力Ｐｄｅｖ（Ｗ）の積ＦＴ×Ｐｄｅｖは、１０３以下である請求項７９に記載の高周波トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイヤモンド材料から形成されたトランジスタ、特に電界効果トランジスタ（ＦＥＴ）、及びそのようなトランジスタを製造する方法に関する。
【背景技術】
【０００２】
高周波（ＨＦ）及びマイクロ波信号の発生は、現在では、ほとんど、シリコン及びガリウムヒ素デバイスに基づいている。物理的制限があるため、これらのデバイスは、単純な固体デバイス構成では数百ワット（増幅される周波数に応じて）を超える電力レベルに達することはできない。ワイドバンドギャップ材料（ダイヤモンド、ＳｉＣ、ＧａＮなど）は、原理上、マイクロ波周波数では単位ゲート長についてより高い電力増幅度に対応できる。これは、より大きなバイアス電圧、したがってマイクロ波信号の電圧振幅が、電流が変調されるトランジスタチャネル領域上で維持されうるからである。実際、ワイドバンドギャップ半導体の高い破壊電界が利用される。マイクロ波電力トランジスタでは、高電圧に対応できることが、特に望ましいが、それは、一般的に、電力が比較的高いインピーダンス（５０Ω）の負荷に伝達されなければならないからである。
【０００３】
この種のトランジスタを製造する際にダイヤモンドを使用することについては、ＪＰ−Ａ−６０２４６６２７、ＥＰ  ０  ３４３  ９６３  Ｂ１、及びＵＳ００５４９１３４８Ａにおいて説明されている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、製造のしやすさ及び性能に関して特に有利な、代替えトランジスタ構造及びその製造方法を提供することである。
【課題を解決するための手段】
【０００５】
本発明の一態様によれば、トランジスタを製造する方法は、
【０００６】
（ａ）ダイヤモンド材料の他の層を堆積できる成長面を有し、前記成長面又はその一領域は３ｎｍ以下の二乗平均平方根粗さを有するか、又は３ｎｍを超える段差若しくは突起部を持たない、単結晶ダイヤモンド材料を含む基板を実現する工程と、
【０００７】
（ｂ）複数の他のダイヤモンド層を基板成長面上に堆積する工程と、
【０００８】
（ｃ）適切な接触部をそれぞれのダイヤモンド層に取り付けて、これによりトランジスタ構造を定める工程とを含む。
【０００９】
本発明の一実施形態では、基板の成長面又はその領域は、好ましくは、１ｎｍ未満、より好ましくは０．１ｎｍ未満、最も好ましくは０．０５ｎｍ未満の二乗平均平方根（ｒｍｓ）粗さ（又はＲＱ）を有する。本出願ではＲＡ及びＲＱがもっぱら使用されるので、これらの間の関係式を述べておくことは無駄ではなく、表面高さのガウス分布については、関係式、ＲＱ＝１．２５ＲＡである。
【００１０】
基板の表面は、そのＲＴ値によりさらに特徴付けることができ、これは、測定された最高高さと最低高さとの差の最大値である。低ＲＡ又はＲＱを有する表面は、それでもまだ、少数の深いくぼみ又は高い丘が表面に存在し、ＲＴ値を大きくするため、適していない場合がある。基板のＲＴ値は、３ｎｍ未満であるのが好ましく、より好ましくは１ｎｍ未満、さらに好ましくは０．５ｎｍ未満、最も好ましくは０．２ｎｍ未満である。
【００１１】
ｒｍｓ、ＲＱ、ＲＡ、及びＲＴ粗さ要件を満たすのに必要な領域の横方向の広がりは、好ましくは、デバイス、又は電気的に接続されているデバイスのアセンブリの横方向の広がりにより定められるか、或いはこれらの横方向の寸法のより好ましくは２倍、最も好ましくは３倍である。
【００１２】
デバイスは、当業において従来から理解されているように、ソース、ドレイン、ゲート、チャネル、及び接触部位を含む。
【００１３】
電気的に接続されているデバイスのアセンブリとは、単一のデバイスの特性よりも大きい電気的特性（特に、全電力及び全電流処理容量）を有する単一デバイスとして振る舞うように接続されている２つ又はそれ以上のデバイスのことである。
【００１４】
絶対寸法に関して、個々のデバイスは、１μｍ×１μｍと小さな横方向寸法をとりうる。アセンブリは、ダイヤモンドのウェハ全体を含むことも可能であり、将来、これは、１００ｍｍ×１００ｍｍ、或いはそれ以上に大きくできることも考えられる。
【００１５】
その後薄いデバイス層を加工するのに好適な表面を形成するために、平坦さ又は滑らかさの高い成長面が要求される。多くの用途において、ｒｍｓ粗さ以外の重要なパラメータは、特定のサイズよりも高い段差が０であること、典型的には任意選択のさらなる平坦処理が施される前に構造内で使用される最も薄いその後の層の厚さの数分の一であることである。
【００１６】
したがって、本発明の他の実施形態では、段差又は突起部の高さは、好ましくは最も薄い隣接する層厚さの５０％未満、より好ましくは２０％未満、なおいっそう好ましくは１０％未満、なおいっそう好ましくは５％未満、最も好ましくは２％未満であり、ただし、段差又は突起部は、最も薄い隣接層の厚さ以上の、表面に平行な、一定距離にわたる表面の高さの変化として定義される。
【００１７】
好ましくは、段差又は突起部は、一定の距離にわたる表面の高さの変化として定義され、表面に平行であり、最も薄い隣接層の厚さの少なくとも２倍、より好ましくは５倍、最も好ましくは１０倍に等しい。
【００１８】
言い換えると、これは、トランジスタ構造内の２つの隣接する層の間の界面の鋭さは、材料のデバイ長未満でなければならないことを意味する。
【００１９】
多くのデバイス構造において、臨界ゲート構造は、直線又は直線に似た構造なので、表面上の直交方向と比べて、特定の方向に沿って低い表面粗さ又は低い最大段差高を有する表面を形成するうえで有利であり、次いで、この方向は、このような直線的な特徴の主要寸法の方向、例えばゲートが横方向に広がる方向である。
【００２０】
そこで、本発明の他の実施形態によれば、成長面は、好ましくは、特定の方向に沿って低い表面粗さ、又は低い最大段差高を有し、その方向はトランジスタの接触部又は他の直線的特徴の線寸法に対応する。
【００２１】
特に、トランジスタのゲート長又は他の直線的特徴は、低い表面粗さ又は低い最大段差高を有する基板の表面の方向に対応する方向に配列されることが好ましい。
【００２２】
上記の説明から、ダイヤモンドを成長させるため滑らかな表面を有する基板を形成することは、本発明の重要な特徴であることは明白である。このことは、本質的に、使用すべき基板材料の慎重な選択、及び所望の滑らかさに合わせた基板表面の処理を含む。
【００２３】
基板材料は、典型的には、低ひずみ、低複屈折性、及び低転位密度により特徴付けられる単結晶ダイヤモンド材料である。
【００２４】
基板材料のダイヤモンドは、ＨＰＨＴ、ＣＶＤ、又は天然ダイヤモンドとすることができるが、ＨＰＨＴ及びＣＶＤダイヤモンドが好ましい。
【００２５】
基板材料は、より好ましくは、低ひずみ、低複屈折性、及び低転位密度により特徴付けられる化学気相成長技術により調製された単結晶ダイヤモンド材料（「ＣＶＤダイヤモンド」と呼ばれる）である。
【００２６】
低ひずみ、低複屈折性（低ひずみを示す）、低転位密度の特性、及びこのような特性の測定を行う方法は、すでに、参照により本明細書に組み込まれている、ＷＯ２００４／０４６４２７及びＷＯ２００４／０２７１２３において出願人により、そのような材料を作る方法とともに、説明されている。
【００２７】
これらの特性の典型的な値は、以下の通りである。
【００２８】
ａ）０．９未満である、位相ずれの正弦係数により例示される複屈折性。
【００２９】
ｂ）好ましくは５×１０３／ｍｍ２未満、より好ましくは１×１０３／ｍｍ２未満、さらにより好ましくは５×１０２／ｍｍ２未満、最も好ましくは１０２／ｍｍ２未満の、「暴露エッチング」の使用により測定される、転位密度。
【００３０】
ｃ）材料の表面は、好ましくは１ｎｍよりもよいＲＡ、より好ましくは０．６ｎｍよりもよいＲＡに合わせて研磨することができる。これは、デバイスを作るために必要なＲＡを指定するわけではなく、点の密度及び拡張欠陥のため一部のＣＶＤはこのような表面仕上げに処理できないので必要な材料の性質を指定するのである。
【００３１】
ｄ）電子常磁性共鳴の技術により測定されるＣＶＤ基板中の単一置換窒素の濃度は、好ましくは５×１０１７ｃｍ−３未満であり、より好ましくは２×１０１７ｃｍ−３未満である。
【００３２】
ｅ）電子常磁性共鳴の技術により測定されるＣＶＤ基板中の単一置換窒素の濃度は、好ましくは３×１０１５ｃｍ３超であり、より好ましくは１×１０１６ｃｍ−３超であり、最も好ましくは５×１０１６ｃｍ−３超である。
【００３３】
このような特性を有する基板材料が好ましいが、上記範囲を外れる材料を使用して本発明のデバイスを作ることは、除外されず、値の範囲は、最良の性能を有するデバイスを生産する材料の特性の指標として単に意図されていることに留意されたい。
【００３４】
好ましい基板材料は、上述の特性を有する単結晶ＣＶＤダイヤモンドであるが、他の合成ダイヤモンド又は天然ダイヤモンドを使用することも可能である。他の合成ダイヤモンドとしては、高圧高温技術により合成されたダイヤモンド（「ＨＰＨＴダイヤモンド」）が考えられる。本発明の範囲内に他の実施形態として含まれるのは、その後の電気的に活性のある層の調製に先立って上記と同じ特性を有する高品質の層が成長させられるＨＰＨＴダイヤモンドを基板として使用することである。
【００３５】
多結晶ＣＶＤダイヤモンド又は高配向多結晶ダイヤモンドを本発明のダイヤモンド基板として使用することは可能であるが、いずれも好ましい選択肢ではない。
【００３６】
結晶性物質であるダイヤモンドは、結晶学の用語で、特に（ｈｋｌ）又は｛ｈｌｋ｝のいずれかとする平面のミラー指数、及び方向［ｕｖｗ］又は＜ｕｖｗ＞で特徴付けることができ、異なる種類の角括弧の意味は、当業で従来から知られている通りとする。
【００３７】
ＣＶＤダイヤモンド合成の一次成長分域は、｛１００｝、｛１１０｝、｛１１１｝、｛３１１｝、及び｛３３１｝を含む低指数面である。一実施形態では、基板として使用されるダイヤモンド板は、主表面として、好ましくは｛１００｝、｛１１０｝、｛１１１｝、又は｛３１１｝平面から１５度以内、より好ましくは１０度以内、なおいっそう好ましくは７度以内、最も好ましくは４度以内の平面を有することが好ましい。
【００３８】
便宜上、好ましい｛１００｝平面は、（００１）と呼ばれ、方向［００１］を法線方向とする平面を有する。
【００３９】
板の表面の法線方向は、意図的に結晶面に対しある角度をなすようにダイヤモンド板を処理することが可能である。このような処理又は研磨は、「軸外」処理又は研磨と呼ばれる。軸外研磨は、ＣＶＤダイヤモンド成長後に表面粗さを低くすることができるが、それは、原子レベルの段差の一般的な流れに対する方向を定め、これらの段差は原子面のエッジとなるからである。
【００４０】
本発明の好ましい一実施形態では、ダイヤモンド基板は、主表面に対する法線方向が、好ましくは［００１］方向から１５度未満、より好ましくは［００１］方向から７度未満であり、好ましくは選択された（００１）一次分域を通る大円の１５度以内、より好ましくは１０度以内、なおいっそう好ましくは７度以内、最も好ましくは４度以内にある方向、並びに（ａ）（１１１）及び（１１０）結晶方位又は（ｂ）（−１１１）及び（−１１０）結晶方位のいずれとなるように調製される。（ａ）の場合、トランジスタのゲート長は、方向［−１１０］に平行に揃えられ、（ｂ）の場合、方向［１１０］に平行に揃えられると都合がよい。
【００４１】
ＣＶＤダイヤモンド成長により生産される基板材料は、特に好ましいが、これは、例えば、制御された低レベルの窒素が存在しているときにダイヤモンド材料を成長させることなど、転位密度を下げ、滑らかにする高度な表面処理を改善することに関連する多数のパラメータを実質的に制御するからである。
【００４２】
この点に関して、基板は一般的にはデバイスの活性層を構成しないので（遮蔽層の可能な存在又は「バック接点」構成の使用に関しては除く）、基板を含む単結晶ダイヤモンド材料は、特にさらなるデバイス加工のため滑らかにされた成長面に近いものは、電子的特性に関してこのデバイスに適合している必要があるが、品質基準は、デバイス層に比べてあまり厳格でなく、エレクトロニクス製品グレードでないダイヤモンドを使用することができる。
【００４３】
例えば、いわゆる光学グレードのＣＶＤ単結晶ダイヤモンドは、ＷＯ２００４／０４６４２７で開示されているが、本発明の方法を実施するうえで基板材料として特に適していることが判明している。
【００４４】
基板を生産する方法において使用される窒素のレベルは、好ましくは、欠陥を生じる局所的ひずみを防止又は低減するのに十分なレベルとなるように、また有害な吸収及び結晶品質の低下を防止又は低減するのに十分低いレベルとなるように、選択される。上記の望ましい特性を得るために、ＣＶＤ合成が行われる雰囲気は好ましくは少なくとも３００ｐｐｂ（１０億分の１）、より好ましくは少なくとも５００ｐｐｂ、最も好ましくは少なくとも８００ｐｐｂ、好ましくは５ｐｐｍ未満（１００万分の１）、より好ましくは２ｐｐｍ未満、最も好ましくは１．５ｐｐｂ未満の窒素を含むことが実験で判明しており、すべて分子窒素として計算される。
【００４５】
基板の他の態様は、これが、全体又は一部として、ｎ＋遮蔽層を含むことであり、遮蔽層は典型的には窒素又はリンでドープされる。このような遮蔽層の使用は、バック接点の使用の代わりとなる。
【００４６】
ｎ型ドーパント、つまり窒素又はリンの濃度は、遮蔽層内において、典型的には、１×１０１５ｃｍ−３から１×１０２０ｃｍ−３までの範囲内にある。採用されている構成におけるこの層の厚さは、重要でないが、この厚さは１ｎｍから５ｍｍまでの範囲内であることが好ましい。薄い遮蔽層（厚さは典型的には１ｎｍ超、１５０μｍ未満である）は、遮蔽層が基板全体を含まない場合に好ましい（つまり、窒素及び／又はリン濃度により基板から区別可能な離散層である）。厚い遮蔽層（厚さは典型的には１５０μｍ超、５ｍｍ未満である）は、基板が遮蔽層をなす構成においては好ましい（つまり、遮蔽層と基板との間の窒素及び／又はリン濃度に関して区別されない）。
【００４７】
他の実施形態では、遮蔽層は、イオン注入プロセスにより加工することが可能である。
【００４８】
遮蔽層内では、ドーパント濃度は、固定されてよいか、又は一方の表面から他方の表面へ直線的に変化してもよいか、或いは他の何らかの好適なドーパント濃度プロファイル若しくは特性プロファイルに従っていてもよい。遮蔽層は、通常、デバイス構造が成長させられる表面に隣接するか、又は近い位置にある。遮蔽層は、ＣＶＤダイヤモンド成長により、又はイオン注入により、又は好適なダイヤモンド源からのダイヤモンドのプレドープ層を使用して形成され、この上に、ＣＶＤ法により他のダイヤモンドを付着させて基板のバルクを形成するか、又は遮蔽層は、基板全体を含み、したがって好適なダイヤモンド源からのダイヤモンドとしてよい。
【００４９】
所望の滑らかさで基板表面を処理することは、さまざまな方法で実施することができる。これは、慎重な表面特徴付けと組み合わせた従来のラッピング及び研磨技術を使用する機械的処理ルートを必要とすることがある。また、これは、用意された機械的研磨ルートと組み合わせていくつかの場合において、制御されたエッチング及び／又は成長技術、例えばプラズマエッチング又は低速成長により実現することも可能である。制御されたエッチング又はより好ましくは制御された成長と組み合わせた軸外研磨を使用し、これにより、適宜その後の機械処理の後に、エッチング／成長プロセスにおける表面段差の動き、したがってより滑らかな表面を付加的に制御することもできる。
【００５０】
軸外研磨技術とその後のエッチング又は成長は、表面の滑らかさが、異なる方向、典型的には２つの直交する方向において異なる場合に特に好ましい。
【００５１】
他のダイヤモンド層は、好ましくは、高品質ダイヤモンドを生産するのに好適な条件の下でＣＶＤダイヤモンド成長により基板上に堆積（成長される）。
【００５２】
本発明の好ましい一実施形態では、高品質ダイヤモンドのＣＶＤ成長は、典型的には、基板のその場成長前処理エッチングとその後の堆積を含む。エッチングは、２つの段階を含むことができ、まず酸素エッチングを行い、次いで水素エッチングを行う。
【００５３】
前処理で得られた滑らかさを保持することが重要なので、エッチング処理は、好ましくは、主に又は全体として、水素エッチングである。好適なエッチング条件の詳細は、ＷＯ０１／９６６３３ですでに開示されている。
【００５４】
本発明の他の実施形態では、基板は、ＣＶＤ成長プロセスに先立って、誘導結合プラズマ（ＩＣＰ）エッチング、イオンビーム加工（ＩＢＭ）、及び反応性イオンエッチング（ＲＩＥ）を含む、他のエッチング技術が施されることが可能である。これらの技術は、成長室の室外又は室内のいずれかで使用することができる。これらのエッチングのいずれか、又は両方に続けて、上述の好ましい実施形態の酸素及び水素プラズマエッチングを行うことができる。
【００５５】
この方法は、ドープされたダイヤモンド材料の少なくとも１つの層を堆積することと、ドープされたダイヤモンド材料のその層の上にチャネルを定める真性ダイヤモンド材料の少なくとも１つの層を堆積することを含むことができる。
【００５６】
基板上に堆積された（成長させた）他のダイヤモンド層は、好ましくは、少なくとも１つのホウ素ドープ層（「デルタドープ」層）及びデバイスグレードのダイヤモンドの少なくとも１つの隣接する層を含み、それぞれの層の間に境界がはっきりした界面がある。
【００５７】
デルタドープ層は、好ましくは、１×１０１６原子ｃｍ−３を超える、より好ましくは１×１０１８原子ｃｍ−３を超える、より好ましくは１×１０１９原子ｃｍ−３を超える、より好ましくは５×１０１９原子ｃｍ−３を超える、より好ましくは１×１０２０原子ｃｍ−３を超える、最も好ましくは５×１０２０原子ｃｍ−３を超えるドーパント濃度を有する。
【００５８】
デルタドープ層は、好ましくは、５×１０２１原子ｃｍ−３未満、より好ましくは１×１０２１原子ｃｍ−３未満、最も好ましくは８×１０２０原子ｃｍ−３未満のドーパント濃度を有する。
【００５９】
デバイスグレードの高純度ダイヤモンドは、好ましくは、１×１０１６ｃｍ−３未満、より好ましくは１×１０１５ｃｍ−３未満、さらにより好ましくは１×１０１４ｃｍ−３未満、最も好ましくは５×１０１３ｃｍ−３未満の残留不純物濃度を有する高純度ダイヤモンドを含む。このダイヤモンドは、本明細書では、真性ダイヤモンドと呼ばれる。
【００６０】
それぞれの層の間の界面は、好ましくは滑らかであり、前記の最大段差又は突起部高さが基板表面に対し定められている。
【００６１】
理想的には、非ドープ層がドープ層の上に堆積されている、ドープ層と非ドープ層との間の界面は、完全に明確でなければならず、ドーパント濃度は界面の交差するところで鋭く変化する。現実には、このような完全性は、実現可能でなく、非ドープ層がドープ層上に堆積されたときに、ドーパントレベルは、有限な距離にわたって非ドープの層と共存できるレベルまで下がる。
【００６２】
ドープ濃度は、ドープ層と非ドープ層との間の層厚さの２０％未満、より好ましくは１０％未満、より好ましくは５％未満、なおいっそう好ましくは２％未満、最も好ましくは１％未満の距離において、少なくとも１桁、ただし、より好ましくは少なくとも３桁、なおいっそう好ましくは少なくとも５桁、最も好ましくは少なくとも７桁だけ下がるべきである。
【００６３】
真性層上に堆積されたドープ層の場合、ドーパント濃度は、完全に明確な遷移を理想的なケースとして、できる限り短い距離にわたってできる限り素早く所望のレベルまで上昇しなければならない。しかし、現実には理想に達しがたく、したがって、ドーパント濃度は、好ましくは１０ｎｍ未満、より好ましくは５ｎｍ未満、なおいっそう好ましくは２ｎｍ未満、なおいっそう好ましくはさらに１ｎｍ未満、なおいっそう好ましくはさらに０．５ｎｍ未満、最も好ましくは０．１ｎｍの距離において、真性層のレベル（典型的には、１０１６ｃｍ−３）から少なくとも１×１０１８ｃｍ−３、より好ましくは少なくとも１×１０１９ｃｍ−３、なおいっそう好ましくは少なくとも１×１０２０ｃｍ−３、なおいっそう好ましくはさらに少なくとも５×１０２０ｃｍ−３、最も好ましくは少なくとも１×１０２１ｃｍ−３まで上昇することが好ましい。
【００６４】
理想的には、ドープ層は、単分子層厚さに等しい厚さを有する。これは、実際には達成しがたく、ドープ層が堆積されている真性層の表面の粗さにより損なわれる可能性がある。
【００６５】
（複数の）ホウ素デルタドープダイヤモンド層（図２の層３及び５）の厚さは、好ましくは１００ｎｍ未満、より好ましくは５０ｎｍ未満、より好ましくは２０ｎｍ未満、より好ましくは１０ｎｍ未満、なおいっそう好ましくは５ｎｍ未満、なおいっそう好ましくは２ｎｍ未満、なおいっそう好ましくは１ｎｍ未満、最も好ましくは０．３ｎｍ未満である。理想的には、ドープ層は、単分子層の厚さに等しい厚さを有する。
【００６６】
チャネルを定める（複数の）真性ダイヤモンド層の厚さは、好ましくは１０００ｎｍ未満、より好ましくは２００ｎｍ未満、なおいっそう好ましくは１００ｎｍ未満、なおいっそう好ましくは５０ｎｍ未満、なおいっそう好ましくは２０ｎｍ未満、なおいっそう好ましくは１０ｎｍ未満、なおいっそう好ましくは５ｎｍ未満、最も好ましくは２ｎｍ未満である。チャネルを定める（複数の）真性ダイヤモンド層の厚さは、デバイテールよりも厚くなければならない。チャネルを定める（複数の）真性ダイヤモンド層の厚さは、デバイテールよりも厚くなければならない。
【００６７】
本発明の他の好ましい実施形態は、チャネルと接触する陥凹部内に一般的に配置されている、ショトキゲート接点を備えることを含む。チャネルは、例えば、レーザー切断、誘導黒鉛化及び化学エッチング、反応性イオンエッチング、イオンビーム加工、又は誘導結合プラズマ処理などの処理技術をリソグラフィ技術と併用して、凹ませ、露出させることができる。
【００６８】
ゲート接点は、例えばニッケル、アルミニウム、金、又は白金、又は超硬合金を使用する金属化層を含むことができる。
【００６９】
ゲート接点に加えて、一般的に、少なくとも２つの抵抗源及びドレイン接点をデバイス毎に堆積する必要もある。
【００７０】
オーミック接点は、第１のドープ層に直接、又は第２のドープ層上に堆積され、キャリア拡散を介して第１のドープ層と接触し、この接点は典型的にはドープ層との非常に低い抵抗接触を形成する。これは、金属炭化物界面を介したトンネリング接点を形成することを含む、多くの技術を使用して達成されうる。このような典型的な金属及び他の材料としては、チタン、クロム、ニッケル、ケイ化タングステン（ＷＳｉ）がある。これらの材料は、デバイスを何らかの外部回路に結合することに関連する理由から、白金、金、及びアルミニウムを含む他のいくつかの金属でキャップすることができる。
【００７１】
本発明の他の実施形態では、ショトキゲートと２つのオーミック接点との間をさらに絶縁するダイヤモンド又は非ダイヤモンド不動態化材料の層が実現される。これは、好ましくは、ワイドバンドギャップ材料を含み、例えば、サファイヤ、ｎ型ダイヤモンド、真性ダイヤモンド、酸化ケイ素、炭化ケイ素、窒化ガリウム、窒化アルミニウムガリウム、及び窒化ホウ素のうちの１つ又は複数とすることができる。
【００７２】
ゲート接点は、好ましくは、不動態化材料の層に施されるショトキゲート接点であるが、ただし、場合によっては、ゲートは、露出されているチャネルに直接施すことができる。
【００７３】
本発明の方法は、隣接する層の間のひずみ、又は一般的にデバイスの層構造全体にわたるひずみの増大を制御するために制御された同位体比率を使用することを含むことができる。特に、１２Ｃと１３Ｃの比率は、調節可能であり、或いは異なる層において、若しくは層内で、又は層の境界においてドーピング原子の同位体比率（例えば、１０Ｂ：１１Ｂ）を調節することができ、ここでは、層という概念は、同位体組成ではなく化学組成により定められる。
【００７４】
本発明は、上で定義された方法により製造される電界効果トランジスタ（「ＭＥＳＦＥＴ」）に拡大適用される。
【００７５】
本出願で説明されている材料及び方法を使用した結果得られる高周波ＭＥＳＦＥＴは、高度なモデリング技術と材料の特性に関する実際のデータを用いてモデル化されている。この理由の一部は、これらのデバイスの合成及び試験のサイクルタイムが長く、可能なあらゆる種類のデバイスを対象とするには、実質的に１年では済まないからである。
【００７６】
ＭＥＳＦＥＴを特徴付ける２つの重要なパラメータに、限界振動数ＦＴとゲート長１ｍｍ当たりのワット数を単位とするＦＴにおける最大出力Ｐｍａｘがある。本発明のＳＣ  ＣＶＤダイヤモンドＭＥＳＦＥＴについては、デバイスの限界振動数ＦＴは０．１ＧＨｚから５００ＧＨｚまでの範囲内にあり、電力Ｐｍａｘは、０．０５Ｗ／ｍｍから１０００Ｗ／ｍｍまでの範囲内であることが予想される。ＭＥＳＦＥＴの限界振動数が高くなるにつれ、電力容量は一般に低下するため、デバイスの性能を特徴付ける最良の方法は、積Ｐｍａｘ×ＦＴとしてである。したがって、以下の性能係数は、本発明の方法に従って実現されることが予想される。
【００７７】
限界振動数ＦＴが０．１から５００ＧＨｚの範囲内であり、最大出力Ｐｍａｘが０．０５Ｗ／ｍｍから１０００Ｗ／ｍｍまでの範囲内にあるデバイスの場合、限界振動数（ＧＨｚ）と最大出力（Ｗ／ｍｍ）との積ＦＴ×Ｐｍａｘは、好ましくは、０．００５を超え、より好ましくは０．０５を超え、より好ましくは０．５を超え、さらにより好ましくは５を超え、なおいっそう好ましくは５０を超え、なおいっそう好ましくは５００を超え、さらになおいっそう好ましくは５０００を超え、最も好ましくは５００００を超える。
【００７８】
限界振動数ＦＴが０．１から５００ＧＨｚの範囲内であり、最大出力Ｐｍａｘが０．０５Ｗ／ｍｍから１０００Ｗ／ｍｍまでの範囲内にあるデバイスの場合、限界振動数（ＧＨｚ）と最大出力（Ｗ／ｍｍ）との積ＦＴ×Ｐｍａｘは、好ましくは、１０６以下、より好ましくは１０５以下、なおいっそう好ましくは１０４以下、最も好ましくは１０３以下である。
【００７９】
完成したデバイスでは、ゲート長（したがって、ゲート長１ｍｍ当たりのワット数を単位とするＰｍａｘ）は、簡単に調べられないことがあり、そのため、デバイス性能は、限界振動数ＦＴ（ＧＨｚ）とデバイスの最大出力Ｐｄｅｖ（Ｗ）の積に関して表すことができる。本発明のデバイスの予想性能は、以下の通りである。
【００８０】
限界振動数ＦＴが０．１から５００ＧＨｚの範囲内であり、最大出力Ｐｍａｘが０．０５Ｗ／ｍｍから１０００Ｗ／ｍｍまでの範囲内にあるデバイスの場合、限界振動数（ＧＨｚ）とデバイスの最大出力（Ｗ）との積ＦＴ×Ｐｄｅｖは、好ましくは、０．００５を超え、より好ましくは０．０５を超え、より好ましくは０．５を超え、さらにより好ましくは５を超え、なおいっそう好ましくは５０を超え、なおいっそう好ましくは５００を超え、さらになおいっそう好ましくは５０００を超え、最も好ましくは５００００を超える。
【００８１】
限界振動数ＦＴが０．１から５００ＧＨｚの範囲内であり、最大出力Ｐｍａｘが０．０５Ｗ／ｍｍから１０００Ｗ／ｍｍまでの範囲内にあるデバイスの場合、限界振動数（ＧＨｚ）とデバイスの最大出力（Ｗ）との積ＦＴ×Ｐｄｅｖは、好ましくは、１０６以下、より好ましくは１０５以下、なおいっそう好ましくは１０４以下、最も好ましくは１０３以下である。
【発明を実施するための最良の形態】
【００８２】
ＧａＮ、ＳｉＣ、及びダイヤモンドなどのワイドバンドギャップ材料は、すべて、単純なデバイス構成で高出力の固体高周波（ＲＦ）デバイスを形成することが可能であり、これらの材料のうち、ダイヤモンドは、群を抜く最良の材料特性を有する（図１を参照）。
【００８３】
理論上、ダイヤモンドの固有性能は、ダイヤモンドデバイスが、数百ＧＨｚまでの周波数のＲＦ発電市場全体を占有する可能性があることを示唆している（Ｘ帯域周波数で１００ワットを出力する）。１１ＧＨｚを超える電流増幅率遮断周波数Ｆｔで、ダイヤモンドに基づく予備的なマイクロ波デバイスが実証されている。しかし、これらのデバイスは、本出願により開発された最新技術のＳＣ  ＣＶＤダイヤモンドに基づいておらず、またそれ用に最適化されてもいない。
【００８４】
ＲＦパワーデバイスは、低い寄生容量及び抵抗、短い輸送時間、及び低い熱抵抗を必要とし、また拡大された高電界ドリフト領域を発生できる必要がある。デバイスの性能に影響を及ぼすコア物理パラメータを以下の表１にまとめた。２番目の欄は、デバイス特性に対する所定のパラメータの影響を示している。この表の中で、最高値では、可能な最良のデバイスが得られる。ダイヤモンドは、すべての適切なパラメータの中で際だっている。
【００８５】
ＲＦ電力用途では、デバイスからパワーを引き出すうえで、最高の電界及び飽和速度が最も重要なパラメータである。表１は、さらに、異なる材料から予想されるジョンソンの性能指数も示している。現在まで、この法則からの逸脱は観察されていない。これは、物理学に基づくモデルであり、温度管理のみが、実験とジョンソンの性能指数との食い違いの要因である。ダイヤモンドの熱伝導性が非常に高いため、この温度限度による影響はごくわずかに留まっている。ダイヤモンドは、高出力、高周波数デバイス用の究極的半導体であり、動作周波数は１００ＧＨｚをはるかに超える。
【００８６】
本発明の出願人の最近の発明は、ＷＯ０１／９６６３３及びＷＯ０１／９６６３４において開示されているように、化学気相成長（ＣＶＤ）による超高品質合成単結晶（ＳＣ）ダイヤモンドの合成を飛躍的に発展させたものとなっている。この研究の結果として、キャリアの寿命と移動性が最も楽観的な予想並びに天然及び他の合成ダイヤモンドに関する以前の結果すらはるかに超える、大面積の独立したＳＣ  ＣＶＤダイヤモンドが生成された。
【表１】
2008539575.tif 000003
【００８７】
本発明では、上述の特許出願で開示されている技術の一部を多くの新しい概念と組み合わせて利用し、レーダー、衛星通信、及び次世代移動体通信で使用されるような高周波信号の増幅及びスイッチングにおいて使用するのに好適なダイヤモンド電界効果トランジスタを生産する。周波数に関しては、これは、７００ＭＨｚから１００ＧＨｚ超までの周波数範囲に対応している。しかし、一般的なデバイス概念は、この範囲を外れる周波数で動作するデバイス、例えば高電圧スイッチングで使用されるデバイスにも応用される。
【００８８】
本発明では、ＳＣ  ＣＶＤダイヤモンドの生産における近年の技術躍進を利用しており、また特定の種類のダイヤモンドトランジスタを生産するためにこの技術と整合性のある加工経路を使用する。その最も単純な形態では、本明細書においてＳＣ  ＣＶＤダイヤモンドトランジスタ１、ＳＣ  ＣＶＤダイヤモンドトランジスタ２、及びＳＣ  ＣＶＤダイヤモンドトランジスタ３と呼ばれる、このトランジスタ３種類の変更形態がある。
【００８９】
ダイヤモンドは、他の半導体と比較して、ドーピングが比較的難しく、このことは、その接着と、外部不純物をダイヤモンド格子内に組み込むことを難しくしている格子パラメータの小ささに大きく関係している。しかし、関連文献では、炭素原子の代わりにホウ素を使用してダイヤモンドをドープすることで、濃度が〜１０１９［Ｂ］ｃｍ−３よりも高くなるとゼロに近づく〜０．３７ｅＶの熱活性化エネルギーを有するｐ型伝導性を与えることが可能であることが示されている。本明細書で説明されている３つのＳＣ  ＣＶＤダイヤモンドトランジスタでは、ホウ素を使用して、オン状態で導通に寄与する正孔を形成する。
【００９０】
しかし、本発明の一部は、ｎ型層を使用することに関係する。窒素とリンは両方とも、ダイヤモンド格子内のｎ型特性を示す置換位置に組み込むことができる。実際、Ｎ及びＰドーピングでは、非常に深いドナー（それぞれ１．７ｅＶ及び０．６ｅＶ）が得られ、室温で少数のキャリアをなす。しかし、これらは、そのままでも、いくつかのデバイス設計において有用な場合がある。例えば、デバイスが高温で動作する場合にキャリアを供給することができるか、又は本発明のように、フェルミエネルギーをバンドギャップの上側部分内にピン止めし、漏れ電流及び過渡電流を空乏デルタドープ層の下で最小になるようにするために使用することができる。ｎ型層が存在することで、さらに、デバイスのベース面にバイアスを加えることができる。このような層は、「遮蔽層」と呼ばれる。
【００９１】
ダイヤモンドの処理及び接触に関して文献には多くのコメントが残されているが、これらは、実際の能動デバイスとともに、ほとんど注目されていなかった。本発明は、材料特性（つまり、高キャリア速度及び高絶縁破壊電圧）を最大にすることと矛盾しない経路を利用し、ＣＶＤを使用してＳＣ電界効果トランジスタを加工する方法とともに、ダイヤモンドのエッチング及びダイヤモンドとの接触を形成することに関係する課題を提示している。
【００９２】
本発明によるトランジスタは、設計の詳細に応じて、デプリーションモード又はエンハンスメントモードのいずれかで動作する。
【００９３】
図２は、本発明のトランジスタを製造する際に使用される基本的な層構造を示している。この構造は、以下の表２に示されている層１から５、及び１０と１１に対応している。本発明のどの実施形態が加工されるのかに応じて、これらの層のうちの１つ又は複数を省くことができる。例えば、いくつかの実施形態では、第２のドープ層５は使用されない。
【００９４】
この構造の第１の層１は、非常に平坦な、又は滑らかな表面を有する、低ひずみ、低複屈折性、及び低転位性の単結晶ダイヤモンド材料の基板である。
【００９５】
本発明の好ましい一実施形態では、ＣＶＤダイヤモンド材料の複数の層の成長は、結晶の欠陥の実質的にない表面を有するダイヤモンド基板上で行われる。この文脈では、欠陥は、主に、転位及びマイクロクラックを意味するが、さらに、双晶境界、ドーパントＮ原子又は意図的に存在する他のドーパント原子に本質的には関連していない点欠陥、小傾角粒界、及び結晶格子への他の長時間破壊も含む。好ましくは、基板は、低複屈折型Ｉａ天然、Ｉｂ、又はＩＩａ高圧／高温合成ダイヤモンド又はＣＶＤ合成単結晶ダイヤモンドである。
【００９６】
欠陥密度は、例えば、後述の種類の短時間プラズマエッチングを使用して、欠陥を暴露させる（暴露プラズマエッチングと呼ばれる）ように最適化されたプラズマ又は化学エッチングを使用した後に光学的評価を行うことにより最も容易に特徴付けられる。以下の２種類の欠陥を暴露できる。
【００９７】
１）基板材料品質に固有の欠陥。選択された天然ダイヤモンドにおいて、これらの欠陥の密度は、５０／ｍｍ２と低く、より典型的な値は１０２／ｍｍ２であるが、他のものでは、１０６／ｍｍ２以上の場合もある。
【００９８】
２）研磨線に沿ってチャタートラックを形成する転位構造及びマイクロクラックを含む、研磨の結果による欠陥。サンプル上では、これらの密度は非常に異なることがあり、標準値は、約１０２／ｍｍ２から、研磨の程度がよくない領域又はサンプルにおける１０４／ｍｍ２超までの範囲である。
【００９９】
欠陥の好ましい低密度は、上述のように、欠陥に関係する表面エッチング特徴の密度が、５×１０３／ｍｍ２未満、より好ましくは１０３／ｍｍ２未満、さらにより好ましくは５×１０２／ｍｍ２未満、最も好ましくは１０２／ｍｍ２未満となるようなものである。
【０１００】
したがって、ＣＶＤ成長が行われる基板表面のところ、及びその下の欠陥レベルは、基板を慎重に調製することにより、また好ましくはその場の後続のプラズマエッチングを使用することにより、最小に抑えることができる。これは、例えば、ＷＯ０１／９６６３３で詳しく開示されている。調製の下でここに含まれるのは、鉱物回収（天然ダイヤモンドの場合）又は合成（合成材料の場合）から得られる材料に適用されるプロセスであり、それぞれの段階は、基板としての調製が完了したときに最終的に基板表面を形成する平面における材料内の欠陥密度に影響を及ぼす可能性がある。
【０１０１】
特定の処理工程は、機械式鋸による鋸引き、ラッピング、及び研磨（本出願では、低欠陥レベルに合わせて特に最適化されている）などの従来のダイヤモンド処理加工、及びレーザー加工、反応性イオンエッチング、イオンビーム加工又はイオン注入及びリフトオフ技術、化学／機械式研磨、並びに液体化学処理技術、プラズマ処理技術、及び高温高圧アニーリング技術などの従来あまり使われていない技術を含むことができる。
【０１０２】
それに加えて、触針式表面形状測定装置により測定された、好ましくは長さ０．０８ｍｍにわたって測定された表面ＲＱは、最小にされなければならず、プラズマエッチングの前の標準値は、数ナノメートル以下、つまり、１０ナノメートル未満である。ＲＱは、平坦面からの表面形状の二乗平均平方根偏差である（表面高さのガウス分布についてはＲＱ＝１．２５、ＲＡ：定義については、例えば、「摩擦学：エンジニアリング材料の摩擦及び磨耗（Ｔｒｉｂｏｌｏｇｙ：  Ｆｒｉｃｔｉｏｎ  ａｎｄ  Ｗｅａｒ  ｏｆ  Ｅｎｇｉｎｅｅｒｉｎｇ  Ｍａｔｅｒｉａｌｓ）」，ＩＭ  Ｈｕｔｃｈｉｎｇｓ，（１９９２），Ｐｕｂｌ．Ｅｄｗａｒｄ  Ａｒｎｏｌｄ，  ＩＳＢＮ  ０−３４０−５６１８４を参照）。
【０１０３】
基板の表面損傷を最小にする具体的な一方法は、ホモエピタキシャルダイヤモンド成長が生じる表面上にその場プラズマエッチングを施すことである。原理上、このエッチングは、その場である必要はなく、また成長プロセスの直前でなくてもよいが、最大の利点は、他の物理的損傷又は化学薬品汚染の危険性を回避するので、その場であればもたらされる。その場エッチングは、さらに、成長プロセスがプラズマベースでもある場合に、一般的には最も都合がよい。プラズマエッチングでは、堆積又はダイヤモンド成長プロセスに似た条件を用いることができるが、炭素含有ソースガスが存在せず、また一般的にエッチング速度の制御性を高めるためにわずかに低い温度である。例えば、これは、以下のうちの１つ又は複数で構成されうる。
【０１０４】
１．適宜少量のＡｒ及び少しの必要量のＯ２とともに主に水素を使用する酸素エッチング。典型的な酸素エッチング条件は、５０〜４５０×１０２Ｐａの圧力であり、エッチングガスは１から４％の酸素分、０から３０％のアルゴン分、及びバランス水素を含み、すべての割合は、体積パーセントであり、基板温度は６００〜１１００℃（より典型的には８００℃）であり、典型的持続時間は３〜６０分である。
【０１０５】
２．（１）に類似しているが、酸素が存在していない、水素エッチング。
【０１０６】
３．アルゴン、水素、及び酸素のみに基づくのではないエッチング、例えば、ハロゲン、他の不活性ガス、又は窒素を使用するエッチングの代替え方法。
【０１０７】
エッチングは、酸素エッチングの後に、水素エッチング、反応性イオンエッチング（ＲＩＥ）、若しくは誘導結合プラズマエッチング（ＩＣＰ）、又はさまざまな種類のエッチングの何らかの組み合わせを続けることができる（次いで、好ましくは、炭素ソースガスの導入により直接合成に入る）。
【０１０８】
前処理で得られた滑らかさを保持することが重要なので、エッチング処理は、本発明の方法では、好ましくは、主に又は全体として、水素エッチングである。エッチング時間／温度は、処理による残りの表面損傷を除去できるように、また表面汚染物質を取り除けるように、ただし、ひどく荒れている表面を形成せず、また表面と交差し、したがって深いくぼみを作る転位などの拡張欠陥に沿って広範囲にわたりエッチングすることもないように選択される。エッチングは攻撃性が強いので、この段階では、コンポーネントに対する室設計及び材料選択は、プラズマにより室から気相又は基板表面へ材料が移動しないような選択であることが特に重要である。水素エッチングは、結晶欠陥に対し特異性が低く、角張ったところ（使用した場合に、そのような欠陥を強く攻撃する水素エッチングにより生じるものを含む）を丸め、滑らかで、その後成長しやすいような表面にする。
【０１０９】
好ましいエッチング戦略は、酸素エッチングと、その後の成長プロセスを開始する直前に成長室内のその場で実行される水素エッチングとを使用することであるが、そうであっても、基板が成長室に入れられる前に実行される室外ＲＩＥ及び／又はＩＣＰエッチングを使用できないわけではない。実際、室外エッチングを使用することにはメリットがあり、例えば、選択性が低い（方向、又は欠陥材料が優先的にエッチングされる速度に関して）、及び／又は高速である、及び／又は制御性がよいエッチング液を利用できる。最終的なその場酸素及び水素エッチング工程に先立つ室外エッチング工程の使用は、特に、本発明から除外されるわけではない。室外エッチング工程を使用すると、さらに、最終的に成長させるものにかなり近い状態で表面を調べることができるという付加的な利点も得られる。そのため、本発明の他の実施形態は、基板の表面を機械的に調製すること、室外でエッチングすること、適宜表面を調べて、それが高品質単結晶ＣＶＤダイヤモンドの成長に適していることを確認すること、その場酸素及び水素エッチング（好ましい実施形態よりも短い持続時間）、及び高品質単結晶ＣＶＤダイヤモンド層の成長を含むことが考えられる。
【０１１０】
基板は、全体又は一部として、ｎ＋遮蔽層（図２の層２）を備えることができ、これは、典型的には、窒素又はリンをドープされ、典型的には、さらなるダイヤモンド層が成長させられる表面に隣接するか、又はそれに近い位置に配置される。基板全体がｎ＋遮蔽層を含む実施形態では、好ましい厚さは、１００μｍから５ｍｍまでの範囲である。基板のごく一部がｎ＋遮蔽層を含む実施形態では、好ましい厚さは、1ｎｍから１５０ｍｍまでの範囲である。これら２つの実施形態においてｎ＋遮蔽層の厚さが好ましい厚さであっても、好ましい範囲の外で他の厚さを使用できないわけではない。
【０１１１】
ｎ＋遮蔽層のドーパント濃度は、好ましくは５×１０１９ｃｍ−３未満である。ドーパント濃度は、固定されてよいか、又は一方の表面から他方の表面へ直線的に変化してもよいか、或いは他の何らかの好適なドーパント濃度プロファイル若しくは特性プロファイルに従っていてもよい。遮蔽層は、ＣＶＤダイヤモンド成長により、又はイオン注入により、又は好適なダイヤモンド源からのダイヤモンドのプレドープ層を使用して形成され、この上に、ＣＶＤ法により他のダイヤモンドを付着させて基板のバルクを形成するか、又は遮蔽層は、基板全体を含み、したがって好適なダイヤモンド源からのダイヤモンドとしてよい。
【０１１２】
本発明の電界効果トランジスタを合成するのに好適な基板（図２の層０及び／又は層１）は、以下のように調製することができる。
【０１１３】
ｉ）原料物質（Ｉａ型の天然石及びＩｂ型のＨＰＨＴ石）の選択は、ひずみ及び欠陥のない基板を識別するために顕微鏡を用いた研究及び複屈折イメージングに基づいて最適化された。
【０１１４】
ｉｉ）暴露プラズマエッチングの方法を使用して表面下欠陥を最小にし、処理の際に入り込む欠陥のレベルを決定するレーザーソーイング、ラッピング、及び研磨。
【０１１５】
ｉｉｉ）最適化の後、暴露エッチングの後に測定可能な欠陥の密度が材料品質に主に依存し、５×１０３／ｍｍ２未満であり、一般的に１０２／ｍｍ２未満である基板を日常的に生産することは可能であった。次いで、このプロセスで調製される基板は、後続の合成に使用される。
【０１１６】
本出願に適するであろう基板の代替え供給源については、ＷＯ２００４／０２７１２３において出願人により説明されている。説明されている方法を使用することで、転位密度の低い基板を得ることができる。
【０１１７】
構造に必要な一連の合成工程においてデバイスが加工される表面の平坦さを保持することも重要である。それぞれの個別の合成工程は、成長工程を原子数個分の高さ、好ましくは２原子分の高さ、なおいっそう好ましくは１原子分の高さに制限して、平坦な成長となるように最適化することができる。それとは別に、又はそれに加えて、それぞれの成長工程の後に表面を再処理し、平坦で、前の表面に平行な表面にすることができる。この場合、基板の裏面は、基準面として使用され、すべての成長面は、その表面に対し平行になるように調製される。
【０１１８】
本発明の電界効果トランジスタは、高品質又は真性ダイヤモンド材料の少なくとも１つの層を含む。このような真性ダイヤモンド層は、好ましくは、参照により本明細書に組み込まれている、ＷＯ０１／９６６３３及びＷＯ０１／９６６３４において開示されている方法に従って成長させる。この層は、ＣＶＤにより調製され、好ましくはバルク形態で、以下のような特性のうちの少なくとも１つ、より好ましくは２つ、最も好ましくは３つ又はそれ以上を有する。
【０１１９】
（ｉ）オフ状態において、抵抗Ｒ１は１×１０１２Ωｃｍ超、好ましくは２×１０１３Ωｃｍ超、より好ましくは５×１０１４Ωｃｍ超であり、典型的には室温で測定される。
【０１２０】
（ｉｉ）オフ状態で、高い絶縁破壊電圧、及びオン状態で、長いキャリア寿命を有する、大電流であり、より具体的には、積μτは１．５×１０−６ｃｍ２／Ｖ超、好ましくは４．０×１０−６ｃｍ２／Ｖ超、より好ましくは６．０×１０−６ｃｍ２／Ｖ超であり、すべて３００Ｋで測定される。μは、移動度であり、τは、電荷キャリアの寿命であり、その積は電荷の移動又は電流の合計に対する電荷キャリアの寄与を表す。この特性は、さらに、電荷収集距離として測定され、表されることも可能である。
【０１２１】
（ｉｉｉ）３００Ｋで測定された電子移動度（μｅ）は２４００ｃｍ２Ｖ−１ｓ−１超であり、好ましくは３０００ｃｍ２Ｖ−１ｓ−１超であり、より好ましくは４０００ｃｍ２Ｖ−１ｓ−１超である。測定に使用されるこの技術は、ｌｓｂｅｒｇ  ｅｔ  ａｌ，Ｓｃｉｅｎｃｅ，ｖｏｌ  ２９７，ｐｐ  １６７０−１６７２において示されている。
【０１２２】
（ｉｖ）３００Ｋで測定された正孔移動度（μｈ）は２１００ｃｍ２Ｖ−１ｓ−１超であり、好ましくは２５００ｃｍ２Ｖ−１ｓ−１超であり、より好ましくは３０００ｃｍ２Ｖ−１ｓ−１超である。高品質型のＩＩａ天然ダイヤモンドでは、正孔移動度は、典型的には３００Ｋのときに１２００ｃｍ２Ｖ−１ｓ−１であると報告されているが、例外値は、最大１９００ｃｍ２Ｖ−１ｓ−１までと報告されている。
【０１２３】
（ｖ）高電荷収集距離は１５０μｍ超、好ましくは少なくとも４００μｍ、より好ましくは少なくとも６００μｍであり、すべての収集距離は１Ｖ／μｍの印加電界及び温度３００Ｋで測定されている。高品質型ＩＩａ天然ダイヤモンドでは、電荷収集距離は、３００Ｋで実質的に１００μｍ未満、より典型的には約４０μｍであり、印加電界は１Ｖ／μｍと報告されている。
【０１２４】
上記の特性は、厚さ約１００μｍの高純度ＣＶＤダイヤモンド層に特徴的であり、それよりも薄い層については異なる場合がある。
【０１２５】
ダイヤモンドから加工されたものなどのワイドバンドギャップ電子デバイスでは、平衡条件の下で存在する自由電荷キャリアの個数は、極端に小さく、これは格子欠陥及び不純物の寄与が大きい。このようなデバイスは、「オフ状態」にあると言われる。デバイスは、光学的励起（主にバンドギャップに近いか、又はそれよりも大きい光エネルギーを使用する）又は荷電粒子励起（例えば、アルファ又はベータ粒子）などの手段による電荷キャリアの付加的励起により「オン状態」にすることができる。オン状態では、自由キャリア密度は、平衡レベルを超え、励起源が取り除かれたときに、デバイスはオフ状態に戻る。
【０１２６】
上記のことから、本発明の方法において使用される真性ダイヤモンドは、天然の高品質ダイヤモンド中に一般的に存在するものに比べて著しく優れている電子的特性を有することに留意されたい。これにより、ダイヤモンドは、本発明の電界効果トランジスタを生産するうえで有用な特性を持つことになる。
【０１２７】
適切な基板材料に加えて、本発明の方法では、ＣＶＤ成長が行われる環境の不純物含量が適切に制御されることも重要である。より具体的には、真性ダイヤモンド層については、ダイヤモンド成長は、好ましくは、実質的に窒素を含まない、つまり、窒素含量が３００ｐｐｂ（ｐａｒｔｓ  ｐｅｒ  ｂｉｌｌｉｏｎ、全ガス量の分子画分として）未満、好ましくは１００ｐｐｂ未満である雰囲気の存在下で行われる。この方法は、上で参照されているＷＯ０１／９９６３３及びＷＯ０１／９９６３４で詳述されている。
【０１２８】
ソースガスは、当業で知られている好適な気体又は気体混合物とすることができ、生成ラジカル又は他の反応種を解離する炭素含有物質を含む。気体混合物は、さらに、一般的に、原子形態の水素又はハロゲンを供与するのに適しているガスを含む。
【０１２９】
ガス源の解離は、当業で知られている多くの方法のうちの１つにより実行されるが、好ましくは、当業で知られている任意の反応器においてマイクロ波エネルギーを使用して実行される。しかし、不純物が反応器から成長しているダイヤモンドに移動することは、最小限に抑えなければならない。マイクロ波システムは、ダイヤモンド成長が行われる基板表面及びそのマウントを除くすべての表面からプラズマを離して配置するように使用することができる。好ましいマウント材料の例としては、モリブデン、タングステン、シリコン、及び炭化ケイ素がある。好ましい反応器室材料の例としては、ステンレス、アルミニウム、銅、金、及び白金がある。
【０１３０】
マイクロ波システムが使用される場合、一般的に、高プラズマ出力密度を使用すべきであるが、これは高いマイクロ波電力（典型的には、５０〜１５０ｍｍの基板直径に対し３〜６０ｋＷ）及び高いガス圧（５０〜５００×１０２Ｐａ、及び好ましくは１００〜４５０×１０２Ｐａ）から結果として得られる。
【０１３１】
上記条件を用いることで、１．５×１０−６ｃｍ２／Ｖを超える、例えば電子については３２０×１０−６ｃｍ２／Ｖ、及び正孔については３９０×１０−６ｃｍ２／Ｖの移動度と寿命の積の値μ（バルク層において測定される）を持つ高品質単結晶ＣＶＤダイヤモンド層を生産することが可能になった。
【０１３２】
本発明の電界効果トランジスタは、さらに、「デルタ」ドープ層とも呼ばれる、１つ又は複数のホウ素ドープ層も含む（例えば、図２の層３及び５）。
【０１３３】
このようなホウ素ドープＣＶＤダイヤモンド単結晶層は、すでに説明されているような隣接する層との明確な界面を有し、また垂直方向（つまり、成長方向に対し平行な、層の厚さを通る）、及び少なくとも個別のデバイスの領域上で横方向に、一様なドーパント濃度を有することが重要である。これらの要件を満たすために、すでに前のほうで説明されているように、実質的に結晶欠陥のないダイヤモンド表面上で成長させることが非常に好ましい。
【０１３４】
ホウ素ドープ層という状況では、欠陥がある場合に材料の劣化の仕方は２通りあり、電子的特性（例えば、正孔移動度）に悪影響を及ぼすだけでなく、ホウ素の局所的取り込みにも影響を与える。
【０１３５】
ホウ素ドープ層を生成する方法では、ＣＶＤ成長が行われる環境の不純物含量が適切に制御されることも重要である。より具体的には、ダイヤモンド成長は、実質的に汚染物質を含まない雰囲気の存在下で行われなければならず、意図的に加えられたホウ素（及び使用される場合には窒素）の濃度は、適切に制御されなければならない。
【０１３６】
ホウ素及び窒素ドーパント濃度に必要な制御の程度は、用途により異なるが、典型的には、２０％以上、より典型的には１０％以上、なおいっそう典型的には３％以上安定している必要がある。このような制御を行うには、窒素がよくある混入物質であるため、ソースガス中の窒素不純物を慎重に制御する必要がある。この程度の制御を行うために、意図的な窒素添加に先立って、ソースガス中の窒素のレベルは、一般的に、気相において５００ｐｐｂ未満に（全ガス量の分子画分として）、好ましくは３００ｐｐｂ未満に、より好ましくは１００ｐｐｂ未満に維持される。１００ｐｐｂと低い濃度の気相中の絶対及び相対窒素（及びホウ素）濃度の測定は、例えば、参照により本明細書に組み込まれているＷＯ０３／０５２１７４で詳しく説明されているように、ガスクロマトグラフィにより実現できるような高度な監視機器を必要とする。
【０１３７】
典型的なホウ素は、制御を簡素化するために、Ｈ２中の公称１００ｐｐｍのＢ２Ｈ６の較正源を使用してＢ２Ｈ６としてプロセスに加えられ、同様に、窒素は、制御を簡素化するために、Ｈ２中の公称１００ｐｐｍのＮ２の較正源を使用してＮ２としてプロセスに加えられる。Ｂ及びＮの添加量は、ｐｐｍを単位として表され、Ｂについては、［Ｂ２Ｈ６］はＢ２Ｈ６のモル数を表し、［すべてのガス］は、存在するすべてのガスのモル数を表すものとして［Ｂ２Ｈ６］／［すべてのガス］として、同様にＮ２については［Ｎ２］／［すべてのガス］として計算される。当業で知られているホウ素源（又は窒素、若しくはリン、これらは意図されたドーパントである）をドープ層の合成に使用することができる。
【０１３８】
合成プロセスで使用される気体混合物は、当業で知られている気体を含むことができ、生成ラジカル又は他の反応種を解離する炭素含有物質を含む。気体混合物は、さらに、一般的に、原子形態の水素又はハロゲンを供与するのに適しているガスを含む。
【０１３９】
ソースガスの解離は、当業で知られている多くの方法のうちの１つにより実行されるが、好ましくは、実施例が当業で知られている反応器においてマイクロ波エネルギーを使用して実行される。しかし、不純物が反応器から移動することは、最小限に抑えなければならない。マイクロ波システムは、ダイヤモンド成長が行われる基板表面及びそのマウントである基板担体を除くすべての表面からプラズマを離して配置するように使用することができる。好ましいマウント材料の例としては、モリブデン、タングステン、シリコン、及び炭化ケイ素がある。好ましい反応器室材料の例としては、ステンレス、アルミニウム、銅、金、及び白金がある。
【０１４０】
本発明のデバイスの活性部分に必要な薄層は、できる限り単分子層に近いのが理想的である。バルク層（例えば、厚さが０．５μｍを超える）の堆積に使用される技術を用いるのは、このような状況下では適さない。プラズマは、層の堆積のための活性種を形成するために使用することができるが、層の厚さ、組成、及び品質は、非常に高いレベルで制御される必要があり、これは、低圧、低出力、さらにバルク堆積には典型的である質量流量よりも低い質量流量の下で動作させることにより最もよい成果が得られる。典型的な一組の条件は、２．４５ＧＨｚのマイクロ波源からの０．１〜５ｋＷの出力、３〜１０ｋＰａの圧力、１００〜２０００ｓｃｃｍの全気体流範囲にある可能性がある。堆積が生じる温度は、４００℃から１０００℃の範囲に保持され、これは、堆積される層の性質によって異なる。それぞれの工程に必要な正確なパラメータは、当業者にはよく知られているように、使用される正確な堆積システムに大きく依存する。
【０１４１】
上記の条件を使用することは、高品質の真性ダイヤモンド層及びホウ素ドープ単結晶ＣＶＤダイヤモンド層の両方を生産するために可能である。真性層の特性により、電荷キャリアは異常に高い移動性を帯びることができ、ホウ素ドープ層は、真性層に容易に輸送されうる多数の電荷キャリアの効果的な発生源である。互いに関する層の配列は、電界効果トランジスタの作成に使用できるように最適化されている。
【０１４２】
本発明の他の実施形態では、ショトキゲートと２つのオーミック接点との間をさらに絶縁するダイヤモンド又は非ダイヤモンド不動態化材料（図２の層９）の層が実現される。これは、好ましくは、ワイドバンドギャップ材料を含み、例えば、サファイヤ、ｎ型ダイヤモンド、真性ダイヤモンド、酸化ケイ素、炭化ケイ素、窒化ガリウム、窒化アルミニウム、窒化アルミニウムガリウム、及び窒化ホウ素のうちの１つ又は複数とすることができる。これらの層は、当業で知られている多くの技術のうちのどれか１つにより押さえつけられうる。前の方で説明されているように、基板層、つまり層１は、ＨＰＨＴ及び天然ダイヤモンドを含む、多数のダイヤモンド材料から生産することができる。しかし、一般的に、ＣＶＤダイヤモンドを使用するほうが便利であり、また用途によっては、好ましい。簡単のため、以下の説明では、ＣＶＤダイヤモンド基板が一般的に仮定される。
【０１４３】
基板層１として使用するために成長させた、ＣＶＤダイヤモンド層は、典型的には、以下のうちの１つを含む。
【０１４４】
ａ．残留不純物濃度＜１０１５ｃｍ−３、好ましくは＜１０１４ｃｍ−３、より好ましくは＜５×１０１３ｃｍ−３の高純度ダイヤモンド。
【０１４５】
ｂ．場合によっては、この層は窒素ドープされ、この場合、窒素濃度は、好ましくは＜５×１０１９ｃｍ−３、より好ましくは＜５×１０１８ｃｍ−３、より好ましくは＜５×１０１７ｃｍ−３、最も好ましくは＜５×１０１６ｃｍ−３である。
【０１４６】
ｃ．好ましくは５×１０１７ｃｍ−３未満、より好ましくは２×１０１７ｃｍ−３未満であり、好ましくは３×１０１５ｃｍ−３超、より好ましくは１ｘ１０１６ｃｍ−３超、最も好ましくは５×１０１６ｃｍ−３超である電子常磁性共鳴の技術により測定される固体中の単一置換窒素のある濃度まで層が窒素ドープされる好ましい一実施形態。
【０１４７】
ｄ．場合によっては、この層は、基板層１の表面にある、又はそこを通る途中にある、高純度層（上の（ａ）により定義される）及び薄いドープ遮蔽層（図２の層２）からなる。この遮蔽層は、濃度が１×１０１５〜１×１０１９ｃｍ−３の範囲の窒素又はリンなどのｎ型ドーパント（又は他の何らかの好適ｎ型ドーパント）を含み、その正確な詳細は層の厚さ、キャリア活性化、及び次の層３の下のその位置により決定される。場合によっては、この層２内のドーピングに勾配を付ける必要があり、これにより濃度はその厚さにわたって１００００倍ほど変化する。
【０１４８】
基板は、その片面に成長面を定める。デバイスの活性部分の基盤を形成する後続のホモエピタキシャル層では、成長面は、できる限り原子レベルでほぼ平坦／滑らかであり、表面二乗平均平方根（ｒｍｓ）粗さ＜３ｎｍ、又は好ましくは＜１ｎｍ、なおいっそう好ましくは＜０．１ｎｍ、最も好ましくは＜０．０５ｎｍであることが不可欠である。
【０１４９】
この条件が満たされる仕方も、本発明の一部である。これは、以下のプロセスのうちの１つ又は複数により達成される。
【０１５０】
ａ．当業で知られている従来の方法を使用する機械研磨。
【０１５１】
ｂ．化学処理、プラズマ処理、及びイオンビーム処理の組み合わせ。
【０１５２】
ｃ．ｒｍｓ粗さの低い結晶学的方向に沿ったデバイスの整列。
【０１５３】
基盤層１は、デバイスの活性部分に寄与する後続の層に対する機械的支持材として働くとともに、活性層内に散逸される電力に対する有用な熱拡散器を形成する。
【０１５４】
これらの後続の層を、表２にまとめた。
【表２−１】
2008539575.tif 000004
【表２−２】
2008539575.tif 000005
【０１５５】
次に、本発明のさまざまな特定の実施形態について、さらに詳しく説明する。
【０１５６】
ＳＣ  ＣＶＤダイヤモンドトランジスタ１
単結晶ＣＶＤダイヤモンドトランジスタの第１の実施形態の構造は、ＳＣ  ＣＶＤダイヤモンドトランジスタ１と呼ばれ、これは図３に示されている。層の番号付けは、表２に示されている層の番号付けと一致している。
【０１５７】
ＳＣ  ＣＶＤトランジスタ１の構造は、ソース及びドレイン端子として働くオーミック接点を有し、ショトキゲート接点がソースとドレインとの間に配置された３端子デバイスである。用語に関しては、この設計は、金属絶縁体電界効果トランジスタ（ＭＩＳＦＥＴ）と呼ばれる場合がある。
【０１５８】
図３を参照すると、デバイスは、以下を含む。
【０１５９】
１．例えば、ＨＰＨＴダイヤモンドとすることができる、任意選択の層０。
【０１６０】
２．高純度ＣＶＤダイヤモンドの層１。
【０１６１】
３．層１上に形成された任意選択の遮蔽層である、層２。
【０１６２】
層０及び１は、基板を含み、主要表面は、この段階においてできる限り平行に近い。
【０１６３】
４．層２上に堆積された、層１のと類似の、高純度ダイヤモンドの追加層である、層１０。
【０１６４】
他の実施形態では、層２は、基板１の表面の下に形成される。
【０１６５】
５．層１０の上面に直接形成された真性層である、層１１。層１１の成長面は、好ましくは、この段階で再処理され、これにより、基準面として働く基板の裏面と構造との平行性が保証される。このような再処理で、層１１の所望の厚さ、所望の表面滑らかさにする必要があり、また表面下の傷が入り込むのを最小限に抑える必要がある。
【０１６６】
６．層３は、適切に処理された後、層１１の上に堆積される。層３は、表２で説明されているようなデルタドープ層である。層３内に形成されるトレンチは、層３が堆積されるときにはマスキングすることにより、又はゲート領域を定めるために、堆積後に層３をエッチングすることにより形成される。このトレンチの下に真性ダイヤモンドがある、つまり、デルタドープ層のいずれも残らないが、さらにトレンチの底部がデルタドープ層の底面にきちんと合わさり、しかもそれを過剰に超えて広がらないようにすることが重要である。特に、陥凹部の縁のところで真性ダイヤモンドの中へ降りて行くのを最小限に抑えることが必要である。好ましくは、この段差は１０ｎｍ以下であり、より好ましくは５ｎｍ以下であり、より好ましくは２ｎｍ以下であり、最も好ましくは１ｎｍ以下である。トレンチの底部は、真性ダイヤモンド内へ降りて行く際にわずかな湾曲を示すことがあるが、これは好ましくは最小にされる。
【０１６７】
７．次いで、絶縁体の層９は、トレンチ及びデルタドープ層３の隣接部分の上に堆積される。絶縁層９は、ダイヤモンド以外であってもよく、サファイヤ、炭化ケイ素、窒化ガリウム、窒化アルミニウム、窒化アルミニウムガリウム、及び窒化ホウ素で形成するか、又はこれらの何らかの組み合わせから形成することができる。それとは別に、これはダイヤモンドであってもよく、この場合、ダイヤモンドは真性ダイヤモンドであり、活性チャネルの一部をなし、チャネルを形成する際のチャネルの縁の段差を制御するときに必要な条件を緩和することができ、或いはダイヤモンドはｎ型ダイヤモンドであってもよい。さらなる代替え方法として、ダイヤモンド層を含み、次いで非ダイヤモンド層を含むようにすることができる。
【０１６８】
８．金属ゲート接点８が、層９上のゲート領域の上に形成され、表２に従ってそれぞれ層６及び７を含むオーミックソース及びドレイン接点は、露出されているデルタドープ層３の相隔てて並ぶ領域に対し形成される。ゲート接点８は、デルタドープ層３と電気的に接触しないことが必要である。
【０１６９】
このデバイスの真性ダイヤモンドチャネルは、デルタドープ層３内の陥凹部又はトレンチの領域内で層１１の上側領域により効果的に定められ、それに加えて、この領域が真性ダイヤモンドを含む場合、デルタドープ層の裂け目内のゲート誘電体層９の領域内にある場合もある。
【０１７０】
真性ダイヤモンドチャネル内を流れるチャネル電流は、ゲート電圧により制御される。標準的な用語でいえば、これは、電荷注入ＰＩＰ  ＭＩＳＦＥＴと呼ばれる。空間電荷制限キャリア輸送に基づくＰＩＰトランジスタの概念にとって本質的なのは以下のものである。
【０１７１】
デルタドープ層３に隣接する真性ダイヤモンドの表面近くにある真性ダイヤモンド層１１内のチャネル、及びデバイスの動作電圧と一致してできる限り小さい、図３のソース−ドレイン間の間隔ｘ（つまり、ゲート長）。ｘで表される距離は、デルタドープ層内の裂け目の幅に対応し、この設計には重要なものである。典型的には、ｘは２μｍ未満、より典型的には５００ｎｍ未満、なおいっそう典型的には１５０ｎｍ未満、最も好ましくは２０ｎｍ未満である。
【０１７２】
層９の形成に先立って、最終的にゲートの下に来る層１１の露出されているダイヤモンド表面（図３の層８）は、当業で知られている多くの方法により終端され、とりわけ、水素終端、酸素終端、又は非終端（つまり、むき出しのダイヤモンド表面）とすることができる。
【０１７３】
このデバイスは、少なくとも１つの明確に定められた界面が真性層１１とデルタドープ層３との間の界面であることを必要とする。
【０１７４】
ＳＣ  ＣＶＤダイヤモンドトランジスタ２
ＳＣ  ＣＶＤダイヤモンドトランジスタ２は、図４に断面が示されている。この実施形態は、デルタドープ層３及びデルタドープ層３の上に成長させた真性層４を組み込んでいる。層３と４との間、及び層３と１１との間の界面は、すでに説明されているように、できる限り明確でなければならない。この構造の考えられる変更形態について、さらに詳しく説明する。
【０１７５】
基板層１は、バルク内、又は上面に、遮蔽層２を含むことができる（図４に示されている変更形態は、基板層１の上面の遮蔽層２であり、他の基板層１０は、その遮蔽層の上に成長させた）。好ましくは、真性層１１は、基板層１０上に成長させるが、作業デバイス構造は、デルタドープ層３を直接基板層１上に、又はより好ましくは遮蔽層２上に配置することにより調製することができる。
【０１７６】
真性層１１を成長させた後、成長面は、好ましくは、再処理され、これにより、その表面と基準面として働く基板の裏面とが平行になる。このような再処理で、層１１の好適な厚さ、好適な表面滑らかさにする必要があり、また表面下の傷が入り込むのを最小限に抑える必要がある。
【０１７７】
次いで、デルタドープ層３は、下の層との明確な界面とともに形成される。層が薄いため、デルタドープ層の後の表面の機械式再処理は、通常は、行われない。
【０１７８】
次いで、他の真性層４をデルタドープ層上に成長させ、明確な界面を得る。この層は、典型的には、非常に薄く、例えば、１０ｎｍである。ここでもまた、これは薄い層なので、表面は、通常、平行になるように機械的に再処理されることはなく、したがって、平行であるということは、一般的にはあまり重要でない。
【０１７９】
それぞれオーミック形成層６及び好ましくはキャッピング接着層７を含むオーミックソース及びドレイン接点は、デルタドープ層３上に直接形成される。これは、例えば、成長させた後に真性チャネル層４をエッチングするか、又は堆積前に例えば、接触領域のマスキングを使用して層４の選択的堆積を行うことにより、行うことができる。それとは別には、接点は、層４の堆積前に加工することができ、したがってそれ自体、マスクとして作用する。層４のエッチングは、この層と層３の厚さのせいで十分正確に完成させることは比較的困難である。
【０１８０】
ゲート陥凹部は、好ましくは、例えば、反応性イオンエッチング又はＡｒスパッタリングにより加工される。典型的には、ゲート領域内の真性層４の厚さは、数ｎｍ、例えば、１〜２ｎｍに減らされる。ショトキゲート接点を陥凹設計とする利点の１つは、これにより、ダイヤモンドの絶縁破壊電圧を超えることなく、電界強度を高めてチャネルをピンチオフすることができるという点にある。
【０１８１】
ＳＣ  ＣＶＤダイヤモンドトランジスタ２は、ゲート誘電体層９ありで、又はなしで形成されうる（図４に示されている実施形態は、ゲート誘電体層９を有する）。ショトキゲート接点８は、真性層４上に直接形成されるか、又は図４に例示されているように層９上に形成されうる。
【０１８２】
ゲート誘電体層９は、使用される場合、好ましくは、サファイヤ、炭化ケイ素、窒化ガリウム、窒化アルミニウム、真性ダイヤモンド、ｎ型ダイヤモンド、窒化アルミニウムガリウム、及び窒化ホウ素で形成されるか、又はこれらの何らかの組み合わせから形成される。
【０１８３】
ゲート陥凹部を形成するトレンチの幅は、通常、ゲート長と呼ばれる。ゲート長は、好ましくは、５００ｎｍ未満、より好ましくは２５０ｎｍ未満、より好ましくは１００ｎｍ未満、より好ましくは５０ｎｍ未満、より好ましくは２０ｎｍ未満、最も好ましくは１０ｎｍ未満である。
【０１８４】
ＳＣ  ＣＶＤダイヤモンドトランジスタ３
ＳＣ  ＣＶＤトランジスタ３の構造は、図５に断面が示されている。前のデバイスと同様に、これは、ソース及びドレイン端子として働くオーミック接点を有し、またショトキゲート接点がソースとドレインとの間に配置された３端子デバイスである。
【０１８５】
図５のＳＣ  ＣＶＤダイヤモンドトランジスタ３は、図４のＳＣ  ＣＶＤダイヤモンドトランジスタ２とは、チャネルを定める真性層４が他のホウ素デルタドープ層５により過成長させられるという点で異なる。次いで、層６及び７を含むオーミックソース及びドレイン接点は、ホウ素デルタドープ層５上に直接堆積される。デルタドープ層５の実質的部分を、エッチングするか、又は何らかの手段で取り除き、これにより、ショトキゲート接点を真性チャネル層４に形成することができる。この方法の一バージョンでは、デルタドープ層５は、それぞれのホウ素ドープダイヤモンドをエッチングする必要性をなくす選択的堆積により形成される。
【０１８６】
図５のトランジスタのその他の詳細は、図４のトランジスタの詳細と類似している。
【０１８７】
この設計の利点は、２つのデルタドープ層からのキャリアの外部拡散のオーバーラップがそれらの間に電気的接続部を形成し、第２のデルタドープ層を施すことで、プロセスダウンして第１の層を露出させる必要がなくなる点である。
【０１８８】
上で説明されている実施形態はすべて、図９に示されている変更形態の利益を享受することができる。この図は、ショトキゲート接点をいわゆるフィールドプレートとして使用することを例示している。このフィールドプレートは、上述のショトキ接点と同様に加工され、好ましくは、ゲート陥凹部と組み合わせて使用される。これは、フィールドプレートの一実施例を表しており、当業で知られている他のものも適用することが可能であろう。例えば、Ｕｍｅｓｈ  Ｋ．Ｍｉｓｈｒａ、「ＡｌＧａＮ／ＧａＮ  ＨＥＭＴ技術の状況−ＵＣＳＢの展望（Ｓｔａｔｕｓ  ｏｆ  ＡＩＧａＮ／ＧａＮ  ＨＥＭＴ  Ｔｅｃｈｎｏｌｏｇｙ−Ａ  ＵＣＳＢ  ｐｅｒｓｐｅｃｔｉｖｅ）」、ＧＡＡＳ  ２００５  Ｐｒｏｃｅｅｄｉｎｇｓ，ｐ２１−２６を参照のこと。
【０１８９】
本発明の一態様は、明確な薄層を堆積する方法である。必要な明確な層（ドープ層と真性層の両方）を得るために、気相反応工学が必要である。これを行うための方法は、以下の通りである。
【０１９０】
ａ．ドーピングガスを脈動させる。
【０１９１】
ｂ．マイクロ波電力を脈動させ、一方のプラズマ蒸着方式から次の方式へ移動する。
【０１９２】
ｃ．サンプルをドープ材料合成に使用される室から真性材料合成に使用される室に移動する。この移動は、外部環境を介して行うことができるか、又は２つの室を接続し、移動前のサンプルの移動又は停止の際にそれぞれの室内のプロセス（プラズマなど）を連続稼働させることができる。
【０１９３】
ｄ．ホウ素又はドーピング物の固体源をプラズマ内に挿入する。
【０１９４】
ｅ．ドーピングガスをプロセス内に導入することにより気相組成を変える。
【０１９５】
ｆ．安定したプラズマを保持しながらサンプルをその成長様式に出し入れする。
【０１９６】
ｇ．低い成長率を有する加熱表面上にこのような気相輸送堆積などの堆積技術を使用する。
【０１９７】
ｈ．レーザー切断、エッチング、及び機械的処理などの技術を使用して層を合成し、その後材料を取り除く。
【０１９８】
しかし、デルタドープ層は非常に薄く、この層上への金属接点のエッチングダウン及び形成は、非常に難しいので、これらのデバイスの加工は、自明なことではない。望ましい解決策は、図２に概略が示されている一連の層などの、さまざまなデバイスのさらなる加工に適している共通の構造を形成し、次いで、これから、図３から５及び９に例示されているような個々のデバイス設計を加工することである。
【０１９９】
説明されているトランジスタの活性部分を構成する層のかさは薄いが、これらの層は、ドーピング濃度について大きく異なることがある。この違いがあるため、応力が生じ、潜在的に、後続の層のキャリア特性が減少しうる。場合によっては、これらの層は擬似格子整合であり、応力伝播を生じないが、本発明のすべての実施形態に当てはまるわけではない。この応力を最小にするために、同位体工学の方法を使用することができる。例えば、ホウ素によるドープでは、ダイヤモンド格子にひずみが生じるが、これは、ホウ素ドープ層又は隣接する真性ダイヤモンド層について１２Ｃと１３Ｃの比を変えることで格子定数を一致させることにより緩和できる。それとは別に、又はそれと組み合わせて、ドープ層内のＢ１０／Ｂ１１の同位体比を変えることができる。
【０２００】
当業者であれば、ダイヤモンドウェハ上に複数のデバイスを形成できることは理解するであろう。これらのデバイスは、基板を定める真性層１までメサエッチングで掘り下げることにより分離することができる。
【０２０１】
合成及び処理工程は、一度に１つ、２つ、又はそれ以上のデバイスに施すことができる。図２に概略が示されている一連の層などの共通基本構造からデバイスを加工することにより、さまざまな異なるデバイス構造を単一ウェハ上に加工することが可能である。
【０２０２】
ＷＳｉを使用してオーミック接点を形成するＳＣ  ＣＶＤダイヤモンドトランジスタ１に類似のデバイスのオーミック接点に対する接触比抵抗は、１０４Ωｃｍ２未満と測定された。さまざまな利点があるため、ＷＳｉは、本発明のデバイスで使用するうえで好ましい接点となる。ダイヤモンドは、一般的にはＷＳｉ上に成長しないので、この接点材料を使用することで、さらに、実効マスクは、例えばＣＶＤダイヤモンドトランジスタ１及びＣＶＤダイヤモンドトランジスタ２において有用なものとなる。また、優れたオーミック接触が得られ、高温安定性もあり、一般的半導体処理技術とも親和性があり、特に、ダイヤモンド加工処理に関連する技術と親和性がある。
【０２０３】
アルミニウムショトキ接点は、図７において温度の関数として評価される。このデータは、〜１．３ｅＶのショトキ障壁高さに対応する。好ましいショトキ接点は、Ａｌ、Ｎｉ、又はＡｕから加工され、Ａｌが最も好ましい。
【０２０４】
ＳＣ  ＣＶＤダイヤモンドトランジスタ１に類似の単結晶ＣＶＤダイヤモンドトランジスタのＩ／Ｖ特性を示す実験データは、図８に示されている。場合によっては、デバイス加工に先立って材料構造をアニーリングすることで、デバイス性能が向上することがわかる。これは、真性チャネルにおけるキャリア濃度及び移動度を低減する浅いトラップと深いトラップからのアニーリングに関連している。
【実施例】
【０２０５】
加工されたＭＥＳＦＥＴの具体的実施例を、その予想性能とともに、以下で取りあげる。この実施例は、限定されないものとして意図されている。
【０２０６】
デバイスの設計は、図３に示されているＳＣ  ＣＶＤトランジスタ１のと非常によく似ているが、これは、出願人により提案されたデバイスの最も単純なものだからである。
【０２０７】
基板の平面内にある＜１００＞方向の１つに沿ってＳｃａｉｆｅ研磨を行うことにより、主要表面（００１）を備えるＨＰＨＴ基板１を慎重に調製し、原子間力顕微鏡を使用して測定された、０．３ｎｍ未満のＲＡ値を得た。この表面粗さは、単一デバイスを加工するのには十二分に広い、より大きな５０μｍ×５０μｍの面積にわたって得られた。
【０２０８】
高品質真性単結晶ＣＶＤダイヤモンドを堆積するための当業で知られている条件（ＷＯ０１／９６６３３を参照）を使用し、厚さ約１μｍの層１１を特別に調製された基板表面上に堆積した。真性層１１の上に、厚さ約１０ｎｍの高ホウ素デルタドープ層３が堆積された。デルタドープ層内のホウ素濃度は、二次イオン質量分析計（ＳＩＭＳ）により測定したところ、５×１０１９ｃｍ−３を超えていた。ＳＩＭＳ深さ方向分析から、ホウ素濃度が、約２ｎｍの距離において約１０１６ｃｍ−３（真性層とデルタドープ層との間の界面のところで）から５×１０１９ｃｍ−３まで上昇することがわかった。デバイスを機能させるために、デルタドープ層のホウ素濃度は、１×１０１９ｃｍ−３を超えている必要があり、この濃度を使用して、デルタドープ層の縁を定める。
【０２０９】
ゲート誘電体層９を形成するため、第１の真性層１１に使用された条件と似た条件を用いてさらなる真性層が、デルタドープ層の上に堆積された。この場合、層厚さは、約３０ｎｍであった。ＳＩＭＳ深さ方向分析を使用することで、ホウ素濃度は、約３ｎｍの距離にわたって、界面での値１×１０１９ｃｍ−３から１０１８ｃｍ−３未満まで下がったことがわかる。ホウ素濃度は、上昇するよりもわずかに遅く下がり、真性ゲート誘電体層９内のホウ素濃度は、第１の真性層１１の場合よりもわずかに高い。これらの特徴は両方とも、デバイスの最終的な性能に影響を及ぼすが、いずれも動作を妨げることはない。
【０２１０】
次いで、アルゴン−酸素プラズマ及びフォトレジストマスクを使用して反応性イオンエッチングによりゲート誘電体層９のある領域を選択的にエッチングすることでチャネルを調製した。このプロセスをうまく制御した結果、ゲート領域内のゲート誘電体層の厚さは、１〜２ｎｍとなった。
【０２１１】
標準的なプロセスを使用して、アルミニウムゲート接点８及びＷＳｉソース及びドレイン接点７が施された。
【０２１２】
ソース−ドレイン間電流ＩＳＤは、デバイスの性能を評価するために使用された。ＩＳＤは、測定したところ、３０ｍＡ／ｍｍを超えていた。
【０２１３】
測定されなかったパラメータは、ｆＴ＝２６ＧＨｚ及びＰＯＵＴ＝７Ｗ／ｍｍとなるようにモデル化されており、出願人は、モデル化された値に近い値が得られることを確信している。
【図面の簡単な説明】
【０２１４】
【図１】さまざまな異なる半導体材料の振動数の関数として達成可能な出力を示す図である。
【図２】本発明によるトランジスタの実施形態を製造するために必要な単結晶（ＳＣ）化学気相成長（ＣＶＤ）ダイヤモンド層の複数の層を示す概略断面図である（縮尺通りでない）。
【図３】本発明によるダイヤモンドトランジスタの第１の実施形態の概略断面図である。
【図４】本発明によるダイヤモンドトランジスタの第２の実施形態の概略断面図である。
【図５】図２の概略層構造を使用して製造される、本発明によるダイヤモンドトランジスタの第３の実施形態の概略断面図である。
【図６】図３のダイヤモンドトランジスタに類似のダイヤモンドトランジスタのオーミック接点の接触抵抗を示すグラフである。
【図７】本発明のトランジスタ内の温度の関数として、アルミニウムショトキ接触の性能を例示するグラフである。
【図８】図３のトランジスタに類似のダイヤモンドトランジスタのＩ／Ｖ特性を例示するグラフである。
【図９】図３、４、及び５に示されている実施形態の変更形態の概略断面図である。
【図１】
2008539575.tif 000006
【図２】
2008539575.tif 000007
【図３】
2008539575.tif 000008
【図４】
2008539575.tif 000009
【図５】
2008539575.tif 000010
【図６】
2008539575.tif 000011
【図７】
2008539575.tif 000012
【図８】
2008539575.tif 000013
【図９】
2008539575.tif 000014
【国際調査報告】
2008539575.tif 000015
2008539575.tif 000016