(57)【要約】ＤＲＡＭに対してのパーシャルリフレッシュスキームを可能とする方法、装置及びシステム。リフレッシュサイクル中にリフレッシュする必要のある行の数を減らすことにより、リフレッシュ中の電力消費量を減少させる目的で、バーシャールリフレッシュスキームは、少なくともリフレッシュスタート値、又は、リフレッシュスタート値及びリフレッシュエンド値を指定する工程を含む。【選択図】なし
2008524774.tif 000002
【特許請求の範囲】
【請求項１】
メモリセルアレイと、
リフレッシュ動作を開始する目的で、前記メモリセルアレイ内の特定の地点を示すリフレッシュスタート値を格納する少なくとも１つの読み出し可能及び書き込み可能リフレッシュスタート／エンドデータストレージ素子とを含むメモリデバイス。
【請求項２】
前記少なくとも１つの読み出し可能及び書き込み可能リフレッシュスタート／エンドデータストレージ素子は更に、リフレッシュ動作を終了する目的で、前記メモリセルアレイ内の特定の地点を示すリフレッシュエンド値を格納する請求項１に記載のメモリデバイス。
【請求項３】
前記メモリセルアレイは、１つ以上のバンクに配される請求項１に記載のメモリデバイス。
【請求項４】
それぞれのバンクは、１つのリフレッシュスタート／エンドデータストレージ素子に対応している請求項３に記載のメモリデバイス。
【請求項５】
前記リフレッシュスタート値は、リフレッシュサイクルが開始されるメモリ内のロケーションに対応するアドレスである請求項２に記載のメモリデバイス。
【請求項６】
前記リフレッシュエンド値は、リフレッシュサイクルが終了するメモリ内のロケーションに対応するアドレスである請求項５に記載のメモリデバイス。
【請求項７】
前記リフレッシュエンド値は、リフレッシュサイクルの間にリフレッシュされるメモリ内のロケーションの数に対応する数である請求項５に記載のメモリデバイス。
【請求項８】
リフレッシュスタート値を指定する工程と、
リフレッシュエンド値を指定する工程と、
前記リフレッシュスタート値及び前記リフレッシュエンド値によって定義された、メモリ内の連続するブロックをリフレッシュする工程とを含む方法。
【請求項９】
リフレッシュスタート値を指定する前記工程は、アドレスバスを介して、リフレッシュスタートレジスタに書き込む工程を含む請求項８に記載の方法。
【請求項１０】
リフレッシュエンド値を指定する前記工程は、アドレスバスを介して、リフレッシュスタート／エンドレジスタに書き込む工程を含む請求項９に記載の方法。
【請求項１１】
リフレッシュスタート値を指定する前記工程は、データバスを介して、リフレッシュスタート／エンドレジスタに書き込む工程を含む請求項８に記載の方法。
【請求項１２】
リフレッシュエンド値を指定する前記工程は、データバスを介して、リフレッシュスタート／エンドレジスタに書き込む工程を含む請求項１１に記載の方法。
【請求項１３】
前記リフレッシュスタート／エンドレジスタはモードレジスタである請求項１０に記載の方法。
【請求項１４】
メモリのバンクを指定する工程を更に含む請求項８に記載の方法。
【請求項１５】
前記リフレッシュスタート値及び前記リフレッシュエンド値によって定義されたメモリ内の前記連続したブロックは、メモリの指定されたバンク内に存在する請求項１４に記載の方法。
【請求項１６】
リフレッシュ書き込みコマンドを受信する工程と、
リフレッシュ値を受信する工程とを含む方法。
【請求項１７】
前記リフレッシュ書き込みコマンドは、メモリコントローラデバイスから受信される請求項１６に記載の方法。
【請求項１８】
前記リフレッシュ値は、リフレッシュスタート値及びリフレッシュエンド値を含む請求項１７に記載の方法。
【請求項１９】
前記リフレッシュ値は、リフレッシュスタート値を含む請求項１７に記載の方法。
【請求項２０】
リフレッシュ値を受信する前記工程は、データバスを介して、前記リフレッシュ値を受信する工程を含む請求項１７に記載の方法。
【請求項２１】
リフレッシュ値を受信する前記工程は、アドレスバスを介して、前記リフレッシュ値を受信する工程を含む請求項１７に記載の方法。
【請求項２２】
前記リフレッシュ値を第１のレジスタに格納する工程を更に含む請求項２１に記載の方法。
【請求項２３】
前記第１のレジスタはモードレジスタである請求項２２に記載の方法。
【請求項２４】
前記第１のレジスタはメモリ内にある請求項２２に記載の方法。
【請求項２５】
前記第１のレジスタから前記リフレッシュ値を読み出す工程と、
前記リフレッシュ値をリフレッシュカウンタに格納する工程とを更に含む請求項２１に記載の方法。
【請求項２６】
リフレッシュサイクルを開始する工程を更に含む請求項２５に記載の方法。
【請求項２７】
リフレッシュ読み出しコマンドを受信する工程と、
リフレッシュカウンタから値を読み出して、レジスタに前記値を格納する工程と、
前記レジスタから前記値を読み出す工程と、
前記値をメモリコントローラデバイスに送信する工程とを含む方法。
【請求項２８】
前記リフレッシュ読み出しコマンドは、前記メモリコントローラデバイスから受信される請求項２７に記載の方法。
【請求項２９】
前記値は、リフレッシュされる次のメモリロケーションを表す請求項２８に記載の方法。
【請求項３０】
前記値を送信する前記工程は、データバスを介して、前記値を送信する工程を含む請求項２９に記載の方法。
【請求項３１】
前記値を送信する工程は、アドレスバスを介して、前記値を送信する工程を含む請求項３０に記載の方法。
【請求項３２】
コントロールユニットと、
リフレッシュスタート値を格納するための、前記コントロールユニットに接続されたリフレッシュスタート／エンドレジスタと、
リフレッシュサイクルの間に、行アドレスをインクリメント又はデクリメントするための、前記リフレッシュスタート／エンドレジスタに接続されたリフレッシュカウンタとを含む装置。
【請求項３３】
前記リフレッシュスタート／エンドレジスタは更に、リフレッシュエンド値を格納する請求項３２に記載の装置。
【請求項３４】
前記コントロールユニットに接続されたバンクコントロールロジックを更に含む請求項３２に記載の装置。
【請求項３５】
前記リフレッシュカウンタ、前記バンクコントロールロジック、及びメモリセルアレイに接続された行アドレスコントロール・デコードロジックを更に含む請求項３４に記載の装置。
【請求項３６】
前記メモリセルアレイは、ＤＲＡＭメモリセルアレイを含む請求項３５に記載の装置。
【請求項３７】
前記リフレッシュスタート／エンドレジスタは、前記メモリセルアレイ内にある請求項３４に記載の装置。
【請求項３８】
命令を格納するマシンアクセス可能メディアを含む製造物品であって、
前記命令は、マシンによって実行されたとき、
リフレッシュスタート値を指定する工程と、
リフレッシュエンド値を指定する工程と、
前記リフレッシュスタート値及び前記リフレッシュエンド値によって定義された、メモリ内の連続するブロックをリフレッシュする工程とをマシンに実行させる製造物品。
【請求項３９】
前記命令は更に、前記マシンによって実行されたとき、メモリのバンクを指定する工程を前記マシンに実行させる請求項３７に記載の物品。
【請求項４０】
命令を格納するマシンアクセス可能メディアを含む製造物品であって、
前記命令は、マシンによって実行されたとき、
リフレッシュスタート値を指定する工程と、
メモリの分割された部分を指定する工程と、
前記リフレッシュスタート値及び前記メモリの分割された部分によって定義された、メモリ内の連続するブロックをリフレッシュする工程とをマシンに実行させる製造物品。
【請求項４１】
前記命令は更に、前記マシンによって実行されたとき、メモリのバンクを指定する工程を前記マシンに実行させる請求項４０に記載の物品。
【請求項４２】
前記メモリの分割された部分は、１／４である請求項４１に記載の物品。
【請求項４３】
前記メモリの分割された部分は、１／２である請求項４１に記載の物品。
【請求項４４】
プロセッサと、
リフレッシュスタート値及びリフレッシュエンド値を送信することができる、前記プロセッサに接続されたメモリコントローラデバイスと、
前記リフレッシュスタート値及び前記リフレッシュエンド値を受信及び格納することができる、前記メモリコントローラデバイスに接続されたメモリデバイスとを含むシステム。
【請求項４５】
前記メモリデバイスは更に、前記リフレッシュスタート値及び前記リフレッシュエンド値の間のメモリロケーションをリフレッシュすることができる請求項４４に記載のシステム。
【請求項４６】
前記メモリデバイスは、ＤＲＡＭメモリデバイスである請求項４５に記載のシステム。
【請求項４７】
前記メモリデバイスは、ダイナミックデータレート（ＤＤＲ）メモリデバイスである請求項４５に記載のシステム。
【請求項４８】
前記メモリコントローラデバイスは、インテル（登録商標）グラフィック・メモリコントローラハブ（ＧＭＣＨ）である請求項４５に記載のシステム。
【請求項４９】
前記メモリデバイスは、データバスを介して、前記リフレッシュスタート値及び前記リフレッシュエンド値を受信することができる請求項４４に記載のシステム。
【請求項５０】
前記メモリデバイスは、アドレスバスを介して、前記リフレッシュスタート値及び前記リフレッシュエンド値を受信することができる請求項４４に記載のシステム。
【請求項５１】
メモリセルアレイと、
リフレッシュ動作を開始するための、前記メモリセルアレイ内の特定のポイントを示すリフレッシュスタート値を格納する、少なくとも１つの読み出し可能及び書き込み可能データストレージ素子と、
リフレッシュ動作を終了するための、前記メモリセルアレイ内の特定のポイントを示すリフレッシュエンド値を格納する、少なくとも１つの読み出し可能及び書き込み可能データストレージ素子とを含むメモリデバイス。
【請求項５２】
前記メモリセルアレイは、１つ以上のバンクに配される請求項５１に記載のメモリデバイス。
【請求項５３】
それぞれのバンクは、スタートリフレッシュ値を格納する読み出し可能及び書き込み可能データストレージ素子と、エンドリフレッシュ値を格納する読み出し可能及び書き込み可能データストレージ素子とに対応する請求項５２に記載のメモリデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はダイナミックランダムアクセスメモリ（ＤＲＡＭ）に関する。より具体的には、本発明はＤＲＡＭリフレッシュスキームに関する。
【背景技術】
【０００２】
ダイナミックデータレート（ＤＤＲ）メモリシステムにおいては、メモリコントローラは、メモリデバイスに対してのオートリフレッシュをキューする。通常動作モード中は、コントローラは、パフォーマンスを最大限生かす目的で、バースト方式でリフレッシュ動作を管理する。ＤＲＡＭは、リフレッシュされるバンク行をトラッキングする内部リフレッシュカウンタを保持する。それぞれのオートリフレッシュコマンドを受信すると、ＤＲＡＭはリフレッシュカウンタをインクリメント又はデクリメントする。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
オートリフレッシュスキームにおいては、メモリコントローラは、リフレッシュされるメモリロケーションの正確なアドレスを知らない。それゆえ、電力とパフォーマンスの関係を最適化する、洗練されたリフレッシュマネージメントスキームを実現することは困難である。
【０００４】
ＤＲＡＭが高密度になると共に、リルレッシュされるトータルページの数は大幅に増加して、その結果、全体のリフレッシュ動作における電力消費量が増加する。ロケーションがデータのために使用されていようがなかろうが、コントローラは全てのメモリロケーションをリフレッシュしなければならないので、不必要なリフレッシュサイクルにおいて多くの電力が消費される。
【０００５】
パーシャルアレイセルフリフレッシュ（ＰＡＳＲ）ＤＲＡＭはメモリのバンクの１／４、１／２、又は３／４をリフレッシュすることができる。これにより、それぞれのリルレッシュサイクル中にリフレッシュされるメモリロケーションの数を減らすことができるので、リフレッシュ動作電力を減らすことができる。しかしながら、ＰＡＳＲ  ＤＲＡＭは、リフレッシュスタートロケーション又はリフレッシュエンドロケーションを指定することはできない。
【０００６】
ＤＲＡＭの高密度化に伴い、より洗練されたリフレッシュスキームを実現することによって更に電力を低減する必要が生じてくる。
【図面の簡単な説明】
【０００７】
本発明のより良い理解は、以下の図面と併せて、以下の詳細の記載によって促進されるであろう。
【０００８】
【図１】１つの実施形態に係わるメモリデバイスのブロック図を示す。
【０００９】
【図２】１つの実施形態に係わる方法を示すフロー図である。
【００１０】
【図３】１つの実施形態に係わる方法を示すフロー図である。
【００１１】
【図４】１つの実施形態に係わる方法を示すフロー図である。
【００１２】
【図５】１つの実施形態に係わる、メモリコントローラデバイスに接続したメモリデバイスのブロック図を示す。
【００１３】
【図６】１つの実施形態に係わるタイミングチャートである。
【００１４】
【図７】１つの実施形態に係わるタイミングチャートである。
【００１５】
【図８】１つの実施形態に係わるシステムブロック図である。
【発明を実施するための最良の形態】
【００１６】
以下の記載においては、説明の目的で、本発明の実施形態の全体の理解を提供するべく、多くの詳細が説明されている。しかしながら、これら具体的な詳細は、本発明を実現するためには必要でないことは当業者であれば明らかであろう。
【００１７】
本発明の実施形態は、ＤＲＡＭに対してのパーシャルリフレッシュスキームに関する。これは、リフレッシュサイクルの間のリフレッシュする必要がある行の数を減らす目的で、少なくともリフレッシュスタート値及びメモリの分割された部分、又はリフレッシュスタート値及びリフレッシュエンド値を指定することに関連する。それにより、リフレッシュ中に消費される電力量を減らすことができる。以下の議論は、ＤＲＡＭデバイスに重点を置いているが、以下に請求される本発明は、内容を保持する目的で、一定間隔でリフレッシュ動作、或いは、保持動作を行う必要のあるセルを含む如何なるタイプのメモリデバイスをもサポートできることは当業者であれば理解できるであろう。以下の議論は、メモリセルが行と列を含む２次元配列で構成されたメモリデバイスに重点を置いているが、インターリーブあり又はなしのバンク構成、２次元より多くのアレイ、連想メモリ等の数多くのあらゆる方法で、メモリセルが構成されても良いことは当業者であれば理解できるであろう。以下の議論の少なくとも一部は、コンピュータシステム内のメモリに重点を置いているが、以下に請求される本発明は、メモリデバイスを含むほかの電子デバイス又はシステムと組み合わせて実現できることは当業者であれば理解できるであろう。
【００１８】
本発明の１つの実施形態における、メモリデバイスの概略ブロック図を図１に示す。メモリデバイスは、リフレッシュコントロールユニット（ＲＣＵ）１０５を含んでも良いコントロールユニット１０４、１つ以上のリフレッシュスタート／エンドレジスタ１０６、１つ以上のリフレッシュカウンタ１０８、１つ以上の行アドレスコントロール・デコーダロジックユニット１１０、バンクコントロールロジック１１８、リフレッシュスタート／エンドレジスタを格納するメモリエリア１１２を含んでも良い１つ以上のメモリバンク１１４内に配置された１つ以上のメモリセルアレイ、センスアンプ１１６、読み出しラッチ１２０、マルチプレクサ１２２、１２８、Ｉ／Ｏバッファ１２４、１３０、及び書き込みラッチ１２６によって少なくとも部分的に構成されても良い。メモリデバイスはまた、外部コントロールインターフェース、又はコマンドバス１０２を含む（これらに限定されない）幾つかの外部インターフェース、及び、リフレッシュスタート／エンドレジスタから読み出し／へと書き込みするためのインターフェース１４２、１４４を含んでも良い。メモリデバイス内のコンポーネントの配置及び構成はこのとおりでなくても良く、本発明の精神及び範囲から逸脱しない範囲において、縮小、拡張又は変更が行われても良い。
【００１９】
リフレッシュスタート／エンドレジスタ１０６は、リフレッシュスタート値及び／又はリフレッシュエンド値を含むリフレッシュ値を格納しても良い。リフレッシュスタート／エンドレジスタのそれぞれに格納されたリフレッシュ値は、リフレッシュサイクル中にリフレッシュされるメモリバンクアレイ１１４内の連続したメモリブロックを示す。例えば、リフレッシュスタート値は、リフレッシュ動作が開始されるメモリ内のアドレスを示しても良い。リフレッシュエンド値は、リフレッシュ動作が終了するメモリ内のアドレスを示しても良い。あるいは、リフレッシュエンド値は、リフレッシュサイクル中にリフレッシュされるメモリ内の行の数を示しても良い。
【００２０】
それぞれのリフレッシュスタート／エンドレジスタ１０６は、メモリバンクアレイ１１４の１つと対応しても良い。例えば、８つのバンクを含むメモリシステムにおいては、８つのリフレッシュスタート／エンドレジスタ、つまり、バンク毎に１つのリフレッシュスタート／エンドレジスタが存在しても良い。
【００２１】
１つの形態においては、ＰＡＳＲ（ｐａｒｔｉａｌ ａｒｒａｙ ｓｅｌｆ ｒｅｆｒｅｓｈ）ＤＲＡＭは、リフレッシュスタート値だけを格納するリフレッシュスタート／エンドレジスタ１０６等の、読み出し及び書き込み可能データストレージ素子を含んでも良い。この実施形態においては、リフレッシュスタート値は、リフレッシュ動作が開始されるメモリ内のアドレスを示す。リフレッシュが終了するロケーションは、パーシャルリフレッシュの間にリフレッシュされるメモリの分割された部分に基づいて決定されても良い。例えば、リフレッシュを開始するロケーションが指定されて、１／２バンクリフレッシュがＰＡＳＲ  ＤＲＡＭにおいて選択された場合は、リフレッシュサイクルは指定されたロケーションで開始され、メモリバンクの１／２がリフレッシュされるまで継続される。
【００２２】
リフレッシュスタート／エンドレジスタ１０６は、読み出し及び書き込み可能データストレージ素子である。リフレッシュスタート／エンドレジスタはＤＲＡＭ内のモードレジスタとして実現されても良く、リフレッシュカウンタメモリ（ＲＣＭ）１１２、プロテクテッドメモリ、又は他のノンアクセシブルメモリ等の揮発性又は不揮発性メモリ内に格納されても良い。
【００２３】
リフレッシュスタート／エンドレジスタは、外部のデバイス（図示せず）又はコントロールユニット１０４によって書き込みされても良い。リフレッシュ値は、バス１４４を介して外部デバイスによってプログラムされても良い。リフレッシュ値は、マルチプレクサ１２８及び書き込みラッチ１２６と接続されたＩ／Ｏバッファ１３０において受信される。
書き込みラッチは、リフレッシュスタート／エンドレジスタ１０６に接続される。リフレッシュスタート／エンドレジスタ１０６内の値は、Ｉ／Ｏバッファ１３０において受信されたデータに基づいて設定される。
【００２４】
１つの実施形態においては、リフレッシュ値は、アドレスバスを介してリフレッシュスタート／エンドレジスタ１０６に書き込まれても良い。この実施形態においては、リフレッシュ値は、アドレスバスを介して、バンク毎を原則として格納されても良い。例えば、リフレッシュスタート／エンドレジスタをプログラミングするときに、リフレッシュ値及びバンクの両方が指定されても良い。
【００２５】
他の実施形態においては、データバスを介して、リフレッシュスタート／エンドレジスタ１０６において、全てのバンクに対してのリフレッシュ値がプログラムされても良い。この実施形態においては、リフレッシュスタート／エンドレジスタのそれぞれの中に格納されるリフレッシュ値は、１回のバースト書き込み動作において、データバスを介して送られても良い。データ書き込みパスは、タイミングの最適化がされても良い。
【００２６】
リフレッシュ値がリフレッシュスタート／エンドレジスタ１０６内にプログラムされた後で、リフレッシュスタート値を、リフレッシュスタート／エンドレジスタからリフレッシュカウンタ１０８に移動して保存しても良い。リフレッシュカウンタは、リフレッシュサイクル中にリフレッシュされる次の行のアドレスを示しても良い。従って、リフレッシュされる次の行は、スタートリフレッシュ値によって示されたアドレスを含む行であっても良い。更に、次のリフレッシュサイクルは、リフレッシュコントロールユニット１０５によって開始されても良く、リフレッシュスタート値によって示されたメモリロケーションにおいてリフレッシュを開始しても良い。
【００２７】
それぞれの行がリフレッシュされた後で、リフレッシュカウンタはリフレッシュエンド値に到達するまでインクリメント又はデクリメントされても良い。リフレッシュエンド値に到達したとき、又は、ＰＡＳＲ ＤＲＡＭに対しては、メモリブロックの所定の部分量（例えば１／４、１／２、３／４等）がリフレッシュされたときに、リフレッシュサイクルは完了する。このような方法で、所定のロケーションで始まり終わる、メモリ内の連続するブロックが、メモリの１つ以上のバンクにおいてリフレッシュされても良い。
【００２８】
リフレッシュスタート／エンドレジスタ１０６はまた読み出し可能である。１つの実施形態においては、リフレッシュスタート／エンドレジスタの読み出しコマンドが発せられたとき、その読み出し前に、現在のリフレッシュカウンタ値がリフレッシュスタート／エンドレジスタに格納されても良い。これにより、リフレッシュされる次の行のアドレスへアクセスすることができる。他の実施形態においては、新しい値はリフレッシュスタート／エンドレジスタには格納されず、リフレッシュスタート／エンドレジスタに書き込まれた初期リフレッシュ値をリフレッシュスタート／エンドレジスタから読み出しても良い。
【００２９】
リフレッシュ値は、バス１４２を介してリフレッシュスタート／エンドレジスタから読み出されても良い。バス１４２はアドレスバス又はデータバスであっても良い。バス１４２がアドレスバスである場合、アドレスバスは双方向バスである必要がある。バス１４２がデータバスの場合、リフレッシュ値は、読み出しタイミングパスを最適化する目的で、読み出しデータパス上において多重化されても良い。
【００３０】
図２〜４は、本発明の実施形態に係わる方法を示すフロー図である。以下の動作はシーケンシャルのプロセスとして記載しているが、パラレル又は同時に当動作の幾つかを実行しても良い。更に、動作の順序は、本発明の実施形態の精神に逸脱しない範囲において、並び替えられても良い。
【００３１】
図２は、メモリの指定された部分をリフレッシュする方法の１つの実施形態を示すフロー図である。最初に、ブロック２０２に示したとおり、リフレッシュスタート値が指定される。次に、ブロック２０４に示したとおり、リフレッシュエンド値が場合によっては指定されても良い。本発明の実施形態においては、リフレッシュスタート値及びリフレッシュエンド値をＤＲＡＭ内のモードレジスタ、又はメモリに格納しても良い。リフレッシュスタート値及びリフレッシュエンド値は、ＤＲＡＭ内のメモリバンク毎に指定されても良い。最後に、ブロック２０６に示したとおり、リフレッシュスタート値によって指定されたロケーションで開始され、場合によっては、リフレッシュエンド値によって指定されたロケーションにおいて終了する、メモリ内の連続したブロックがリフレッシュされる。
【００３２】
図３は、リフレッシュスタート値及び／又はリフレッシュエンド値を外部デバイスによって、メモリデバイスに書き込む方法の１つの実施形態を示すフロー図である。ブロック３０２に示したとおり、リフレッシュ書き込みコマンドは、メモリデバイスによって受信されても良い。リフレッシュ書き込みコマンドは、メモリコントローラ又は他のデバイスによって、メモリデバイスに対して発行されても良く、リフレッシュ書き込みコマンドはコマンドバスを介して送られても良い。
【００３３】
次に、ブロック３０４に示されるとおり、リフレッシュ値はメモリデバイスによって受信される。リフレッシュ値は、リフレッシュスタート値だけを含んでもよく、リフレッシュエンド値だけを含んでも良く、又は、リフレッシュスタート値及びリフレッシュエンド値の両方を含んでも良い。リフレッシュ値は、コントローラ又は他のデバイスによってメモリデバイスに送られても良い。１つの実施形態においては、リフレッシュ値はアドレスバス上でプログラムされても良い。この形態においては、リフレッシュ値に対応するバンクを指定することができても良い。他の実施形態では、リフレッシュ値はデータバスを介して送られても良い。全てのバンクに対するリフレッシュ値が１回のバースト書き込み動作で送られても良い。
【００３４】
ブロック３０６に示したとおり、受信したリフレッシュ値はレジスタに格納される。レジスタはモードレジスタであっても良く、メモリデバイス内の他のレジスタであっても良い。あるいは、１つの実施形態においては、受信したリフレッシュ値はリザーブされたメモリロケーションに格納されても良い。
【００３５】
ブロック３０８に示すとおり、その後、リフレッシュ値はレジスタから読み出されて、リフレッシュカウンタに格納されても良い。リフレッシュカウンタは、メモリ内のリフレッシュされる次の行のロケーションを含んでも良い。
【００３６】
最後に、ブロック３１０に示されるとおり、リフレッシュサイクルが開始される。リフレッシュコントロールユニットによってリフレッシュサイクルが開始されるとき、リフレッシュされる最初の行は、リフレッシュカウンタ内の値、つまりリフレッシュスタート値によって表される。１つの実施形態においては、リフレッシュサイクルは、リフレッシュエンド値に到達するまで、又は、例えば１／２又は１／４等のメモリの所定の部分がリフレッシュされるまで続けられる。
【００３７】
図４は、メモリコントローラデバイス等の外部デバイスがリフレッシュスタート値及び／又はリフレッシュエンド値をメモリデバイスから読み出す方法の１つの実施形態を示すフロー図である。ブロック４０２によって示すとおり、リフレッシュ読み出しコマンドは、メモリデバイスによって受信される。リフレッシュ読み出しコマンドは、メモリコントローラ又は他のデバイスによってメモリデバイスに送られても良く、リフレッシュ読み出しコマンドは、コマンドバスを介して送られても良い。
【００３８】
次に、ブロック４０４に示すとおり、リフレッシュカウンタから値が読み出される。リフレッシュカウンタから読み出された値は、メモリリフレッシュサイクル中にリフレッシュされる、メモリ内の次のロケーションを表す。リフレッシュカウンタから読み出された値は、レジスタに格納されても良い。１つの実施形態においては、リフレッシュカウンタから読み出された値は、リフレッシュスタート／エンドレジスタ内に格納されても良い。値は他のレジスタに格納されても良く、メモリ内のあるロケーションに格納されても良い。
【００３９】
それから、ブロック４０６に示すとおり、レジスタから値が読み出される。最後に、ブロック４０８に示すとおり、外部デバイスに値を送っても良い。１つの実施形態においては、データバス又はアドレスバスを介して、値はメモリコントローラデバイスに送られても良い。
【００４０】
図５は、本発明の１つの実施形態に係わるメモリデバイスとコントローラデバイスとの間の相互接続を表すブロック図である。メモリコントローラデバイス５０２はメモリデバイス５０４に接続している。図３〜４に関連して先に述べたとおり、メモリコントローラデバイス５０２は、リフレッシュ書き込み及び／又はリフレッシュ読み出しコマンドを発しても良い。リフレッシュ読み出し及びリフレッシュ書き込みコマンドは、メモリコントローラデバイス５０２によって発行されて、コマンドバス５０６を介してメモリデバイス５０４に送られる。
【００４１】
リフレッシュ書き込みコマンドが発行された場合、リフレッシュ値は、データバス５０８を介してのバーストデータ転送により、メモリコントローラデバイス５０２からメモリデバイス５０４に送られても良い。リフレッシュ読み出しコマンドが発行された場合、リフレッシュ値は、データバス５０８を介してのバーストデータ転送により、メモリデバイス５０４からメモリコントローラデバイス５０２に送られても良い。
【００４２】
図６は、１つの実施形態における、リフレッシュ書き込みコマンドを表すタイミングチャートである。リフレッシュ値（Ｄ０：７）のバーストデータ転送６０４後に、メモリデバイスはリフレッシュ書き込みコマンド６０２を受信する。リフレッシュ値は、データストローブ（ＤＱＳ）の立ち上がり及び立下りエッジにおいてラッチされる。
【００４３】
図７は、１つの実施形態における、リフレッシュ読み出しコマンドを表すタイミングチャートである。メモリデバイスは、リフレッシュ読み出しコマンド７０２を受信する。リフレッシュレイテンシ期間７０３の後、リフレッシュ値（Ｄ０：７）はデータバスを介して送られても良い。
【００４４】
本発明におけるシステムの１つの実施形態を図８に示す。システム８００は、少なくともプロセッサ又はＣＰＵ８０２、メモリコントローラデバイス８０６、Ｉ／Ｏコントローラデバイス８１８、及び１つ以上のメモリデバイス８１０を含む。メモリデバイス８１０のブロック図を図１に示す。
【００４５】
システムはまた、ネットワークポート又はインターフェース８２０を含んでも良く、システムは有線又は無線ネットワーク８３０に接続されても良い。メモリコントローラデバイス８０６は、バス８０４によってＣＰＵ８０２に接続される。メモリコントローラデバイス８０６は、ＣＰＵ８０２に１つ以上のメモリデバイス８１０とのアクセスを提供する。メモリデバイスには、メモリコントローラデバイス８０６がメモリバス８０８によって接続される。Ｉ／Ｏコントローラハブ８１８は、バス８１６によってメモリコントローラデバイス８０６に接続される。Ｉ／Ｏコントローラハブ８１８は、ネットワーク８３０との接続を可能とするネットワークポート８２０に接続されても良い。Ｉ／Ｏコントローラハブ８１８はまた、マスストレージデバイス８２２及び不揮発性メモリ８２４に接続されても良い。
【００４６】
同時に、これらのコンポーネントは、ＣＰＵ８０２によってマシン読み出し可能命令を実行すること、及びメモリデバイス８１０内に命令を含むデータの格納をすることをサポートすることができるシステム８００を形成しても良い。システムの動作中、ＣＰＵ８０２は、リフレッシュスタート値及び／又はリフレッシュエンド値を１つ以上のメモリデバイス８１０に書き込む命令を実行しても良い。結果として、メモリデバイスに対してのリフレッシュサイクルが開始されたとき、リフレッシュサイクルは、リフレッシュスタート値によって指定されたメモリ内のロケーションにおいて開始されても良く、リフレッシュエンド値によって指定されたロケーションにおいて終了しても良い。それにより、メモリデバイス内の行の所定の部分だけをリフレッシュできる。ＣＰＵ８０２はまた、リフレッシュスタート値及び／又はリフレッシュエンド値を１つ以上のメモリデバイスから読み出す命令を実行しても良い。
【００４７】
本発明の実施形態においてはまた、システム８００内の特定のコンポーネントは変更されても良い。例えば、ＣＰＵ８０２は、様々なタイプのＣＰＵのなかのどの１つであっても良く、メモリデバイス８１０は、ＤＲＡＭ又はリフレッシュ動作を必要とする他のタイプのメモリを含む、様々なタイプのメモリのなかのどの１つであっても良い。メモリコントローラデバイス８０６は、メモリデバイス８１０との適切なインターフェースを有する如何なるデバイスであっても良い。システムの実施形態は、グラフィックコントローラデバイス及び Ｉ／Ｏデバイス等の（これらに限定されない）図８に示していない他のデバイスを含んでも良い。
【００４８】
ここまで、アクティブリフレッシュマネージメントに関する方法、装置及びシステムを開示してきた。上記記載において、多数の特定の詳細を説明した。しかしながら、実施形態はこれらの特定の詳細の記載無しでも実現できることは理解できるであろう。他の例としては、本記載の理解を不透明にしない目的で、周知の回路、構造及び手法を詳細に記していない。実施形態は、特定の実施形態を参照して記載してきた。しかしながら、ここに記した本実施形態のより広い精神及び範囲から逸脱しない範囲において、これらの実施形態に対しての多様な改良及び変更がされても良いことは本記載の恩恵をこうむる人にとっては明らかであろう。従って、明細書及び図面を限定するものと解釈するのではなく、むしろ説明のためのものであると解釈するべきである。
【図１】
2008524774.tif 000003
【図２】
2008524774.tif 000004
【図３】
2008524774.tif 000005
【図４】
2008524774.tif 000006
【図５】
2008524774.tif 000007
【図６】
2008524774.tif 000008
【図７】
2008524774.tif 000009
【図８】
2008524774.tif 000010
【国際調査報告】
2008524774.tif 000011
2008524774.tif 000012
2008524774.tif 000013