(57)【要約】  入力及び出力を有するインバータを具備する、温度補償された集積ＲＣ発振回路。ＲＣ網は、前記インバータと、比較器の対との間に接続されている。第１比較器は、第１基準電圧に接続された反転入力と、前記ＲＣ網に接続された非反転入力と、出力とを具備する。第２比較気は、前記ＲＣ網に接続された反転入力と、第２談笑電圧に接続された非反転入力と、出力とを具備する。セット・リセット・フリップフロップは、前記第１比較器の出力に接続されているセット入力と、前記第２比較器の出力に接続されているリセット入力と、前記インバータの入力に接続されている出力とを具備する。前記比較器の差動増幅器は、各々ミラー接続されたｐチャネルＭＯＳトランジスタを制御する、ダイオード接続されたｐチャネルＭＯＳトランジスタを具備し、前記ｐチャネルＭＯＳトランジスタのチャネル幅は、前記ダイオード接続されたｐチャネルカレントミラートランジスタの幅より狭い。
2008524962.tif 000002
【特許請求の範囲】
【請求項１】
入力及び出力を有するインバータと、
第１端子及び第２端子を有する抵抗と、
前記抵抗の前記第２端子及び固定電位の間に接続されたキャパシタと、
第１基準電圧に接続された反転入力、及び前記抵抗の前記第２端子に接続された非反転入力、及び出力を有する第１アナログ比較器と、
前記抵抗の前記第２端子に接続された非反転入力、及び第２基準電圧に接続された反転入力、及び出力を有する第２アナログ比較器と、
前記第１アナログ比較器の前記出力に接続されたセット入力、及び前記第２アナログ比較器の前記出力に接続されたリセット入力、及び前記インバータの前記入力に接続された出力を有するセット・リセット・フリップフロップと、 
各々が、非反転入力ＭＯＳトランジスタと直列にダイオード接続されたカレントミラーＭＯＳトランジスタ、及び反転入力トランジスタと直列にミラー接続されたＭＯＳトランジスタを有する差動増幅器を有する、第１及び第２アナログ比較器とを具備し、
前記抵抗の前記第１端子は、前記インバータの前記出力に接続され、前記ダイオード接続されたカレントミラーＭＯＳは、前記ミラー接続されたＭＯＳトランジスタの幅より大きい幅を具備し、前記差動増幅器は、反転入力及び非反転入力の入力トランジスタのソースに接続されているドレインと、接地接続されたソースと、バイアス電圧供給に接続されたゲートとを有するＭＯＳバイアストランジスタを具備することを特徴とする温度補償された集積ＲＣ発振回路。
【請求項２】
前記第１及び第２アナログ比較器の、反転入力及び非反転入力の入力トランジスタが、等しいチャネル幅を具備することを特徴とする請求項１に記載の温度補償された集積ＲＣ発振回路。
【請求項３】
前記バイアス電圧供給が、バンドギャップ基準電圧回路から生成されることを特徴とする請求項１に記載の温度補償された集積ＲＣ発振回路。
【請求項４】
前記第１及び第２アナログ比較器内の、前記ダイオード接続されたトランジスタの幅が、前記ミラー接続されたｐチャネルＭＯＳトランジスタの幅の約２倍であることを特徴とする請求項１に記載の温度補償された集積ＲＣ発振回路。
【請求項５】
前記ダイオード接続されたカレントミラーＭＯＳトランジスタと、前記ミラー接続されたＭＯＳトランジスタとのソースが、ソースバイアスＶＴを具備することを特徴とする請求項１に記載の温度補償された集積ＲＣ発振回路。
【請求項６】
前記カレントミラーＭＯＳトランジスタと、前記ミラー接続されたＭＯＳトランジスタとのソースが、ダイオード接続されたＭＯＳトランジスタを介してソース電位と接続されていることを特徴とする請求項１に記載の温度補償された集積ＲＣ発振回路。
【請求項７】
前記第１比較器内の前記カレントミラーＭＯＳトランジスタ及び前記ミラー接続されたＭＯＳトランジスタと、前記反転入力ＭＯＳトランジスタと、前記非反転入力トランジスタと、前記第２比較器内の前記バイアストランジスタとが、第１導電タイプであるとともに、
前記第２比較器内の前記カレントミラーＭＯＳトランジスタ及び前記ミラー接続されたＭＯＳトランジスタと、前記反転入力ＭＯＳトランジスタと、前記非反転入力トランジスタと、前記第１比較器内の前記バイアストランジスタとが、第１導電タイプと反対の第２導電タイプであることを特徴とする請求項１に記載の温度補償された集積ＲＣ発振回路。
【請求項８】
分圧網が、前記第１及び第２基準電圧を生成するために使用され、
前記分圧網は、第１電源電位及び第１ノードの間に接続された第１抵抗と、前記第１ノード及び第２ノードの間に接続された第２抵抗と、第３ノード及びグラウンドの間に接続された第３抵抗とを具備し、
前記第１ノードは、前記第１アナログ比較器の前記反転入力に接続されているとともに、前記第２ノードは前記第２アナログ比較器の前記非反転入力に接続されていることを特徴とする請求項１に記載の温度補償された集積ＲＣ発振回路。
【請求項９】
入力及び出力を有するインバータと、
第１端子及び第２端子を有する抵抗と、
前記抵抗の前記第２端子及び固定電位の間に接続されたキャパシタと、
反転入力、及び前記抵抗の第２端子に接続された非反転入力、及び出力を有する第１アナログ比較器と、
前記抵抗の第２端子に接続された反転入力、及び非反転入力と、及び出力とを有する第２アナログ比較器と、
電源電位及び第１ノードの間に接続された第１抵抗、並びに前記第１ノード及び第２ノードの間に接続された第２抵抗、並びに第３ノード及びグラウンドの間に接続された第3抵抗を有する分圧網と、
前記第１アナログ比較器の前記出力に接続されたセット入力、及び前記第２アナログ比較器の前記出力に接続されたリセット入力、及び前記インバータの前記入力に接続された出力を有するセット・リセット・フリップフロップとを具備し、
前記抵抗の第１端子は、前記インバータの出力に接続され、
前記第１ノードは、前記第１アナログ比較器の前記反転入力に接続されているとともに、前記第２ノードは前記第２アナログ比較器の前記非反転入力に接続され、
前記第１及び第２アナログ比較器は、各々が、反転入力ＭＯＳトランジスタと直列にダイオード接続されたＭＯＳトランジスタ、及び非反転入力トランジスタと直列にミラー接続されたＭＯＳトランジスタを有し、
前記反転入力及び非反転入力の入力トランジスタは、等しいチャネル幅を有するとともに、
ダイオード接続されたカレントミラートランジスタは、前記ミラー接続されたＭＯＳトランジスタの幅より大きい幅を具備し、前記差動増幅器は、前記反転入力及び非反転入力ｎチャネル入力トランジスタのソースに接続されているドレインと、接地接続されたソースと、バイアス電圧供給に接続されたゲートとを具備することを特徴とする電圧補償及び温度補償された集積ＲＣ発振回路。
【請求項１０】
前記反転入力及び非反転入力の入力トランジスタが、等しいチャネル幅を具備することを特徴とする請求項９に記載の電圧補償及び温度補償された集積ＲＣ発振回路。
【請求項１１】
前記バイアス電圧供給が、バンドギャップ基準電圧回路から生成されることを特徴とする請求項９に記載の電圧補償及び温度補償された集積ＲＣ発振回路。
【請求項１２】
前記ダイオード接続されたｐチャネルトランジスタの幅が、前記ミラー接続されたｐチャネルＭＯＳトランジスタの幅の約２倍であることを特徴とする請求項９に記載の電圧補償及び温度補償された集積ＲＣ発振回路。
【請求項１３】
電源電位に接続されたソース、並びに互いに接続されたゲート及びドレインを有する、ダイオード接続されたｐチャネルＭＯＳトランジスタと、
前記ダイオード接続されたｐチャネルＭＯＳトランジスタのドレインに接続されたドレイン、及び反転入力ノードに接続されたゲート、及びソースを有する、反転入力ｎチャネルＭＯＳトランジスタと、
電源電位に接続されたソース、及び前記ダイオード接続されたｐチャネルＭＯＳトランジスタのゲートに接続されたゲート、及びドレインを有する、ミラー接続されたｐチャネルＭＯＳトランジスタと、
前記ミラー接続されたｐチャネルＭＯＳトランジスタのドレインに接続されたドレイン、及び非反転入力ノードに接続されたゲート、及び前記反転入力ｎチャネルＭＯＳトランジスタのソースに接続されたソースを有する、非反転入力ｎチャネルトランジスタと、
前記反転及び非反転入力ｎチャネルＭＯＳトランジスタのソースに接続されたドレイン、並びに接地接続されたソース、並びにバイアス電圧ノードに接続されたゲートを有する、ｎチャネルＭＯＳバイアストランジスタとを具備し、
前記反転入力及び非反転入力ｎチャネル入力トランジスタは、等しいチャネル幅を具備するとともに、前記ダイオード接続されたｐチャネルＭＯＳトランジスタは、前記ミラー接続されたｐチャネルＭＯＳトランジスタの幅よりも大きい幅を具備することを特徴とする温度補償されたアナログ比較器。
【請求項１４】
前記ダイオード接続されたｐチャネルトランジスタの幅が、前記ミラー接続されたｐチャネルＭＯＳトランジスタの幅の約２倍であることを特徴とする請求項１３に記載の温度補償されたアナログ比較器。
【請求項１５】
前記バイアス電圧ノードが、バンドギャップ基準電圧回路からバイアス電圧を生成する回路に接続されていることを特徴とする請求項１３に記載の温度補償されたアナログ比較器。
【請求項１６】
電源電位に接続されたソース、並びに互いに接続されたゲート及びドレインを有する、ダイオード接続されたｎチャネルＭＯＳトランジスタと、
前記ダイオード接続されたｐチャネルＭＯＳトランジスタのドレインに接続されたドレイン、及び反転入力ノードに接続されたゲート、及びソースを有する、反転入力ｐチャネルＭＯＳトランジスタと、
前記電源電位に接続されたソース、及び前記ダイオード接続されたｐチャネルＭＯＳトランジスタのゲートに接続されたゲート、及びドレインを有する、ミラー接続されたｎチャネルＭＯＳトランジスタと、
前記ミラー接続されたｐチャネルＭＯＳトランジスタのドレインに接続されたドレイン、及び非反転入力ノードに接続されたゲート、及び前記反転入力ｐチャネルＭＯＳトランジスタのソースに接続されたソースを有する、非反転入力ｐチャネルトランジスタと、
前記反転及び非反転入力ｐチャネルＭＯＳトランジスタのソースに接続されたドレイン、並びに接地接続されたソース、並びにバイアス電圧ノードに接続されたゲートを有する、ｐチャネルＭＯＳバイアストランジスタとを具備し、
前記反転入力及び非反転入力ｐチャネル入力トランジスタは、等しいチャネル幅を具備するとともに、前記ダイオード接続されたｎチャネルＭＯＳトランジスタは、前記ミラー接続されたｎチャネルＭＯＳトランジスタの幅よりも大きい幅を具備することを特徴とする温度補償されたアナログ比較器。
【請求項１７】
前記ダイオード接続されたｎチャネルトランジスタの幅が、前記ミラー接続されたｎチャネルＭＯＳトランジスタの幅の約２倍であることを特徴とする請求項１６に記載の温度補償されたアナログ比較器。
【請求項１８】
前記バイアス電圧ノードが、バンドギャップ基準電圧回路からバイアス電圧を生成する回路に接続されていることを特徴とする請求項１６に記載の温度補償されたアナログ比較器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路に関する。より具体的には、本発明は、集積回路のための電圧補償及び温度補償されたＲＣ発振回路に関する。
【背景技術】
【０００２】
従来、集積回路には、ＲＣ発振回路及び水晶発振回路の両方を具備するオンボード発振回路が設けられてきた。ＲＣ発振回路は、周波数安定性については公知でなく、かつ電圧源に関する不安定性及び温度に関する不安定性の両方の影響を受けやすい。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
電圧補償及び温度補償された集積ＲＣ発振回路を開示する。
【０００４】
本発明の特徴及び利点は、本発明の原理が利用される例示的な実施形態を説明する、以下の本発明の詳細な説明と、添付図面とを参照することによって、より深く理解される。
【発明を実施するための最良の形態】
【０００５】
当業者は、本発明に係る以下の説明は、例示的であるに過ぎず、かついかなる方法で限定するものでもないことを理解する。本発明の他の実施形態は、それら当業者には容易に示唆される。
【０００６】
最初に図１を参照する。説明図は、本発明による例示的な電圧補償及び温度補償された集積回路ＲＣ発振回路１０を示している。インバータ１２の出力は、前記インバータ１２の出力と、キャパシタ１６の第１プレートとの間に接続された抵抗１４を具備するＲＣ網を駆動する。キャパシタ１６の第２プレートは、接地接続されている。
【０００７】
前記抵抗１４及び抵抗１６に共通するノードは、第１アナログ比較器１８の非反転入力と、第２アナログ比較器２０の反転入力とに接続されている。本明細書でさらに開示されるように、本発明によって、アナログ比較器１８，２０の両方は温度補償される。
【０００８】
第１アナログ比較器１８の反転入力と、第２アナログ比較器２０の非反転入力とは、ＶＣＣ及びグラウンド間に直列接続された抵抗２２，２４及び２６を具備する分圧網に接続されている。第１アナログ比較器１８のトリップポイントが常に２／３ＶＣＣとなるとともに、第２比較器２０のトリップポイントが常に１／３ＶＣＣとなるように、抵抗２２，２４及び２６は値が等しい。当業者には明らかであるように、前記分圧は、固定抵抗２２，２４及び２６の関数として、固定されているので、これらの比較器のトリップポイントは、ＶＣＣの変化と独立である。
【０００９】
前記第１アナログ比較器１８の出力は、セット・リセット・フリップフロップ２８のセット入力Ｓに接続されている。第２アナログ比較器２０の出力は、セット・リセット・フリップフロップ２８のリセット入力Ｒに接続されている。セット・リセット・フリップフロップ２８のＱ出力は、インバータ１２の入力に接続されている。
【００１０】
図２を参照する。説明図は、本発明に従った、図１の電圧補償及び温度補償された集積回路ＲＣ発振回路内に設けられ得る例示的な電圧補償回路３０を示している。バンドギャップ基準回路３２は、オペアンプ３４の反転入力を駆動する。オペアンプ３４の出力は、ｎチャネルＭＯＳトランジスタ３６のゲートを駆動する。ｎチャネルＭＯＳトランジスタ３６のソースは接地されている。３個の抵抗３８，４０及び４２は、ＶＣＣ及びグラウンド間の、直列分圧器として接続されている。抵抗３８は、抵抗４０，４２の値よりもずっと小さい値を有し、抵抗４０，４２の値は等しい。ｎチャネルＭＯＳトランジスタ３６のドレインは、抵抗３８，４０の共通接続に接続されているとともに、オペアンプ３４の非反転入力は、抵抗４０，４２の共通接続に接続されている。この回路は、ｎチャネルＭＯＳトランジスタ３６のゲートに、非常に安定した電圧を供給する。
【００１１】
ダイオード接続されたｐチャネルＭＯＳトランジスタ４４は、ＶＣＣ及びグラウンド間に、ｎチャネルＭＯＳトランジスタ４６と直列に接続されている。ｎチャネルＭＯＳトランジスタ４６は、そのゲートがｎチャネルＭＯＳトランジスタ３６のゲートに接続されている。ｐチャネルＭＯＳトランジスタ４８は、カレントミラーとして、ｐチャネルＭＯＳトランジスタ４４に接続されている。ｐチャネルＭＯＳトランジスタ５０は、そのゲートが接地接続されているとともに、そのソースに電流ＩＲＥＦ１を生成するので、ターンオンされる。ｐチャネルＭＯＳトランジスタ５２もまた、カレントミラーとして、ｐチャネルＭＯＳトランジスタ４４に接続されている。もし、ｐチャネルＭＯＳトランジスタ５４が、トリムビット切り替え線５６を使用してターンオンされると、前記ｐチャネルＭＯＳトランジスタ５４は、ｐチャネルＭＯＳトランジスタ５０のソースと共通に接続されている前記ｐチャネルＭＯＳトランジスタ５４のソースに電流ＩＲＥＦ１を生成する。ｐチャネルＭＯＳトランジスタ５８もまた、カレントミラーとして、ｐチャネルＭＯＳトランジスタ４４に接続されている。もし、ｐチャネルＭＯＳトランジスタ６０が、トリムビット切り替え線６２を使用してターンオンされると、前記ｐチャネルＭＯＳトランジスタ６０は、ｐチャネルＭＯＳトランジスタ５０のソースと共通に接続されている前記ｐチャネルＭＯＳトランジスタ６０のソースに電流ＩＲＥＦ１を生成する。図２の例示的な回路では、ＩＲＥＦ１の値は、３つの値のうち１つに設定可能である。当業者には明らかであるように、もし、追加のスイッチト又はアンスイッチトｐチャネル及びｎチャネルトランジスタの対が設けられると、ウェハソートでＩＲＥＦ１の値をトリムするために、電流ＩＲＥＦ１の追加レベルが選択的に生成可能になる。
【００１２】
ｐチャネルＭＯＳトランジスタ６４は、カレントミラーとして、ｐチャネルＭＯＳトランジスタ４４に接続されている。ｐチャネルＭＯＳトランジスタ６６は、そのゲートが接地接続されているとともに、そのソースに電流ＩＲＥＦ２を生成するので、ターンオンされる。ｐチャネルＭＯＳトランジスタ６８もまた、カレントミラーとして、ｐチャネルＭＯＳトランジスタ４４に接続されている。もし、ｐチャネルＭＯＳトランジスタ７０が、トリムビット切り替え線７２を使用してターンオンされると、前記ｐチャネルＭＯＳトランジスタ７０は、ｐチャネルＭＯＳトランジスタ６６のソースと共通に接続されている前記ｐチャネルＭＯＳトランジスタ７０のソースに電流ＩＲＥＦ２を生成する。ｎチャネルＭＯＳトランジスタ７４もまた、カレントミラーとして、ｐチャネルＭＯＳトランジスタ４４に接続されている。もし、ｐチャネルＭＯＳトランジスタ７６が、トリムビット切り替え線７８を使用してターンオンされると、前記ｐチャネルＭＯＳトランジスタ７６は、ｐチャネルＭＯＳトランジスタ６６のソースと共通に接続されている前記ｐチャネルＭＯＳトランジスタ７６のソースに電流ＩＲＥＦ２を生成する。ｐチャネルＭＯＳトランジスタ６６，７０及び７６のソースは、ｎチャネルＭＯＳトランジスタ８０のゲート及びドレインに接続されている。ｎチャネルＭＯＳトランジスタ８２は、カレントミラーとして、ｎチャネルＭＯＳトランジスタ８０に接続されている。当業者には解かるように、電流−ＩＲＥＦ２は、ｎチャネルＭＯＳトランジスタ８２のドレインでの電流である。電流−ＩＲＥＦ１は、電流ＩＲＥＦ２と符号が逆である。
【００１３】
図２の例示的な回路では、−ＩＲＥＦ２の値もまた、３つの値の１つに設定可能である。当業者には明らかであるように、もし、追加のスイッチト又はアンスイッチトｐチャネル及びｎチャネルトランジスタの対が設けられると、ウェハソートで−ＩＲＥＦ２の値をトリムするために、電流−ＩＲＥＦ２の追加レベルが選択的に生成可能になる。
【００１４】
図３Ａは、図１の電圧補償及び温度補償された集積回路ＲＣ発振回路内にアナログ比較器２０として設けられ得る、例示的な温度補償されたアナログ比較回路９０の説明図である。ｐチャネルＭＯＳトランジスタ９２，９４と、ｎチャネルＭＯＳトランジスタ９６，９８とは、ｎチャネルＭＯＳトランジスタ９６，９８のソースと、グラウンドとの間に接続されたバイアストランジスタ１００とともに、差動増幅器として構成される。ｎチャネルＭＯＳトランジスタ９６のゲートは、比較器の非反転入力１０２として設けられているとともに、ｎチャネルＭＯＳトランジスタ９８のゲートは、前記比較器の反転入力１０４として設けられている。前記比較器の出力は、ｐチャネルＭＯＳトランジスタ９４と、ｎチャネルＭＯＳトランジスタ９８とのドレインへの共通接続である。ｎチャネルＭＯＳバイアストランジスタ１００のゲートは、ダイオード接続されたｎチャネルＭＯＳトランジスタ１０６と、従ってミラーＩＲＥＦ１とから駆動される。ダイオード接続されたｐチャネルＭＯＳトランジスタ１０８は、当業者に公知であるように、ＶＣＣよりＶＴ下で、ｐチャネルＭＯＳトランジスタ９２，９４のソースをバイアスするために、ｐチャネルＭＯＳトランジスタ９２，９４のソースと、ＶＣＣとの間に選択的に接続されても良い。
【００１５】
図３Ａを確認すると判るように、ｎチャネルＭＯＳトランジスタ９６，９８の幅は、同一であるとともにＡに等しい。ｐチャネルＭＯＳトランジスタ９２の幅はＢに等しいとともに、ｐチャネルＭＯＳトランジスタ９４の幅はＢ／２に等しい。本発明の例示的及び非限定的実施態様では、Ａは２０ミクロンに等しくても良く、Ｂは１０ミクロンに等しくても良い。
【００１６】
図３Ａのアナログ比較器９０は、温度補償される。温度が上昇すると、差動増幅回路の傾向として、同一電圧入力条件が与えられた場合に、より遅い時点で切り替えるようになる。 図３Ａに示されるように、ｐチャネルＭＯＳトランジスタ９４を、ｐチャネルＭＯＳトランジスタ９２よりも小さくなるように、ｐチャネルＭＯＳトランジスタ９２，９４を異なるサイズにすることによって、前記回路のトリップポイントは、両方のｐチャネルトランジスタが同一サイズであった場合よりも、より早い時点で発生する傾向を有し、従って温度変化を補償する。ｐチャネルＭＯＳトランジスタ９２，９４のサイズ間の比率が増大すると、温度補償量も増大する。
【００１７】
図３Ｂは、図１の電圧補償及び温度補償された集積回路ＲＣ発振回路内にアナログ比較器１８として設けられ得る、例示的な温度補償されたアナログ比較回路１１０の説明図である。
ｎチャネルＭＯＳトランジスタ１１２，１１４と、ｐチャネルＭＯＳトランジスタ１１６，１１８とは、ｐチャネルＭＯＳトランジスタ１１６，１１８のソースと、ＶＣＣとの間に接続されたバイアストランジスタ１２０とともに、差動増幅器として構成される。ｐチャネルＭＯＳトランジスタ１１６のゲートは、比較器の反転入力１２２として設けられているとともに、ｐチャネルＭＯＳトランジスタ１１８のゲートは、前記比較器の非反転入力１２４として設けられている。前記比較器の出力は、ｎチャネルＭＯＳトランジスタ１１４と、ｐチャネルＭＯＳトランジスタ１１８とのドレインへの共通接続である。ｐチャネルＭＯＳバイアストランジスタ１２０のゲートは、ダイオード接続されたｎチャネルＭＯＳトランジスタ１２６と、従ってミラーＩＲＥＦ２とから駆動される。ダイオード接続されたｎチャネルＭＯＳトランジスタ１２８は、当業者に公知であるように、グラウンドよりVＴ上で、ｎチャネルＭＯＳトランジスタ１１２，１１４のソースをバイアスするために、ｎチャネルＭＯＳトランジスタ１１２，１１４のソースと、グラウンドとの間に選択的に接続されても良い。
【００１８】
図３Ｂを確認すると判るように、ｐチャネルＭＯＳトランジスタ１１６，１１８の幅は、同一であるとともにＣに等しい。ｎチャネルＭＯＳトランジスタ１１２の幅はＤに等しいとともに、ｎチャネルＭＯＳトランジスタ１１４の幅はＤ／２に等しい。本発明の例示的及び非限定的実施態様では、Ｃは４０ミクロンに等しくても良く、Ｄは５ミクロンに等しくても良い。
【００１９】
図３Ｂのアナログ比較器９０は、温度補償される。温度が上昇すると、差動増幅回路の傾向として、同一電圧入力条件が与えられた場合に、より遅い時点で切り替えるようになる。図３Ｂに示されるように、ｎチャネルＭＯＳトランジスタ１１４を、ｎチャネルＭＯＳトランジスタ１１２よりも小さくなるように、ｎチャネルＭＯＳトランジスタ１１２，１１４を異なるサイズにすることによって、前記回路のトリップポイントは、両方のｎチャネルトランジスタが同一サイズであった場合よりも、より早い時点で発生する傾向を有し、従って温度変化を補償する。ｎチャネルＭＯＳトランジスタ１１２，１１４のサイズ間の比率が増大すると、温度補償量も増大する。
【００２０】
本発明の実施形態及び応用例を提示するとともに説明してきたが、本発明の概念から逸脱せずに、上述のものより多くの修正例が実施可能であることは、当業者には明らかである。従って、本発明は、本願特許請求の範囲の趣旨以外によって限定されるべきではない。
【図面の簡単な説明】
【００２１】
【図１】図１は、本発明の例示的な電圧補償及び温度補償された集積回路ＲＣ発振回路の説明図である。
【図２】図２は、図１の電圧補償及び温度補償された集積回路ＲＣ発振回路内に設けられ得る例示的な電圧補償回路の説明図である。
【図３Ａ】図３Ａは、図１の電圧補償及び温度補償された集積回路ＲＣ発振回路内に設けられ得る例示的な温度補償回路の説明図である。
【図３Ｂ】図３Ｂは、図１の電圧補償及び温度補償された集積回路ＲＣ発振回路内に設けられ得る例示的な温度補償回路の説明図である。
【符号の説明】
【００２２】
１０  ＲＣ発振回路
１２  インバータ
１４  抵抗
１６  キャパシタ
１８  第１アナログ比較器
２０  第２アナログ比較器
２２  固定抵抗
２４  固定抵抗
２６  固定抵抗
２８  セット・リセット・フリップフロップ
【図１】
2008524962.tif 000003
【図２】
2008524962.tif 000004
【図３】
2008524962.tif 000005
【図３Ａ】
2008524962.tif 000006
【図３Ｂ】
2008524962.tif 000007
【国際調査報告】
2008524962.tif 000008
2008524962.tif 000009