(57)【要約】  本発明の一観点は、静電アクチュエータを有するマイクロミラー・デバイスの偏向のドリフトに対する安定化方法において、前記マイクロミラーと前記マイクロミラーの下の少なくとも１つの電極とである少なくとも２つの部材を含むアクチュエータであって、前記少なくとも２つの部材の少なくとも１つが半導体材料で形成されているアクチュエータを提供する行為と、前記アクチュエータの前記他の部材に面する前記少なくとも１つの半導体部材上に、１０１７ｃｍ３以上のキャリア密度を有する表面層を提供する行為とを含む方法を含む。【特許請求の範囲】
【請求項１】
静電アクチュエータを有するマイクロミラー・デバイスの偏向のドリフトに対する安定化方法において、
前記マイクロミラーと前記マイクロミラーの下の少なくとも１つの電極とである少なくとも２つの部材を含むアクチュエータであって、前記少なくとも２つの部材の少なくとも１つが半導体材料で形成されているアクチュエータを提供する行為と、
前記アクチュエータの前記他の部材に面する前記少なくとも１つの半導体部材上に、１０１７ｃｍ３以上のキャリア密度を有する表面層を提供する行為と
を含む方法。
【請求項２】
前記キャリア密度が５×１０１７ｃｍ３以上である請求項１に記載の方法。
【請求項３】
前記キャリア密度が１０１９ｃｍ３以上である請求項１に記載の方法。
【請求項４】
前記半導体材料が、シリコンまたはゲルマニウム、あるいは前記材料の組み合わせである請求項１に記載の方法。
【請求項５】
前記表面層が導電性である請求項１に記載の方法。
【請求項６】
前記導電層が、多くて１０００オーム／スクエアの表面抵抗を有する請求項５に記載の方法。
【請求項７】
前記表面層が金属的特性を有する請求項１に記載の方法。
【請求項８】
前記表面層が縮退した半導体である請求項１に記載の方法。
【請求項９】
前記表面層が半導体の層であり、該半導体の層において、フェルミ準位とその最も近いバンド縁部との間隔が前記半導体のバルク内での間隔より小さい請求項１に記載の方法。
【請求項１０】
前記表面層が蓄積層である請求項１に記載の方法。
【請求項１１】
前記表面に垂直な電磁場によって前記表面層を生成する行為をさらに含む請求項１に記載の方法。
【請求項１２】
前記表面層が、組み込まれた電荷を伴う薄膜である請求項１に記載の方法。
【請求項１３】
複数の静電アクチュエータを含むＳＬＭであって、前記アクチュエータが、マイクロミラーと、該マイクロミラーを静電気的に引きつけることができる前記マイクロミラーの下の少なくとも１つの電極とである少なくとも２つの部材を含み、前記部材の少なくとも１つが半導体材料で形成され、前記半導体部材の少なくとも１つが前記アクチュエータの前記他の部材に面する表面層を備え、前記表面層が１０１７ｃｍ３以上のキャリア密度を有するＳＬＭ。
【請求項１４】
前記キャリア密度が５×１０１７ｃｍ３以上である請求項１３に記載のＳＬＭ。
【請求項１５】
前記キャリア密度が１０１９ｃｍ３以上である請求項１３に記載のＳＬＭ。
【請求項１６】
前記半導体材料が、シリコンまたはゲルマニウム、あるいは前記材料の組み合わせである請求項１３に記載のＳＬＭ。
【請求項１７】
前記表面層が導電性である請求項１３に記載のＳＬＭ。
【請求項１８】
前記導電層が、多くて１０００オーム／スクエアの表面抵抗を有する請求項１７に記載のＳＬＭ。
【請求項１９】
前記表面層が金属的特性を有する請求項１３に記載のＳＬＭ。
【請求項２０】
前記表面層が、縮退した半導体である請求項１３に記載のＳＬＭ。
【請求項２１】
前記表面層が半導体の層であり、該半導体の層において、フェルミ準位とその最も近いバンド縁部との間隔が、前記半導体のバルク内での前記フェルミ準位と前記最も近いバンド縁部との間隔より小さい請求項１３に記載のＳＬＭ。
【請求項２２】
前記表面層が蓄積層である請求項１３に記載のＳＬＭ。
【請求項２３】
前記表面に垂直な電磁場によって前記表面層を生成する行為をさらに含む請求項１３に記載のＳＬＭ。
【請求項２４】
前記表面層が、組み込まれた電荷を伴う薄膜である請求項１３に記載のＳＬＭ。
【請求項２５】
マイクロミラーと、該マイクロミラーを静電気的に引きつけることができる前記マイクロミラーの下の少なくとも１つの電極とである少なくとも２つの部材を含む静電アクチュエータであって、前記部材の少なくとも１つが半導体材料で形成されている静電アクチュエータにおいて、前記半導体部材の少なくとも１つが、前記アクチュエータの前記他の部材に面する表面層を備え、前記表面層が１０１７ｃｍ３以上のキャリア密度を有する静電アクチュエータ。
【請求項２６】
前記キャリア密度が５×１０１７ｃｍ３以上である請求項２５に記載の静電アクチュエータ。
【請求項２７】
前記キャリア密度が１０１９ｃｍ３以上である請求項２５に記載の静電アクチュエータ。
【請求項２８】
前記半導体材料が、シリコンまたはゲルマニウム、あるいは前記材料の組み合わせである請求項２５に記載の静電アクチュエータ。
【請求項２９】
前記表面層が導電性である請求項２５に記載の静電アクチュエータ。
【請求項３０】
前記導電層が、多くて１０００オーム／スクエアの表面抵抗を有する請求項２９に記載の静電アクチュエータ。
【請求項３１】
前記表面層が金属的特性を有する請求項２５に記載の静電アクチュエータ。
【請求項３２】
前記表面層が、縮退した半導体である請求項２５に記載の静電アクチュエータ。
【請求項３３】
前記表面層が半導体の層であり、該半導体の層において、フェルミ準位とその最も近いバンド縁部との間隔が、前記半導体のバルク内での前記フェルミ準位と前記最も近いバンド縁部との間隔より小さい請求項２５に記載の静電アクチュエータ。
【請求項３４】
前記表面層が蓄積層である請求項２５に記載の静電アクチュエータ。
【請求項３５】
前記表面に垂直な電磁場によって前記表面層を生成する行為をさらに含む請求項２５に記載の静電アクチュエータ。
【請求項３６】
前記表面層が、組み込まれた電荷を伴う薄膜である請求項２５に記載の静電アクチュエータ。
【請求項３７】
マイクロミラーと少なくとも１つの電極とである少なくとも２つの要素を有し、前記要素の少なくとも１つが半導体材料で製造されている静電アクチュエータの偏向のドリフトに対する安定化方法であって、
表面電位の絶対値を減少させるように、前記アクチュエータの他の要素に面する前記半導体材料の表面の表面特性を変化させる行為を含む方法。
【請求項３８】
前記表面が、１×１０１７ｃｍ３以上のキャリア密度を有する請求項３７に記載の方法。
【請求項３９】
前記キャリア密度が１０１９ｃｍ３以上である請求項３７に記載の方法。
【請求項４０】
前記半導体材料が、シリコンまたはゲルマニウム、あるいは前記材料の組み合わせである請求項３７に記載の方法。
【請求項４１】
前記表面層が導電性である請求項１に記載の方法。
【請求項４２】
前記導電層が、多くて１０００オーム／スクエアの表面抵抗を有する請求項４１に記載の方法。
【請求項４３】
前記表面層が金属的特性を有する請求項３７に記載の方法。
【請求項４４】
前記表面層が、縮退した半導体である請求項３７に記載の方法。
【請求項４５】
前記表面層が半導体の層であり、該半導体の層において、フェルミ準位とその最も近いバンド縁部との間隔が前記半導体のバルク内での間隔より小さい請求項３７に記載の方法。
【請求項４６】
前記表面層が蓄積層である請求項３７に記載の方法。
【請求項４７】
前記表面に垂直な電磁場によって前記表面層を生成する行為をさらに含む請求項３７に記載の方法。
【請求項４８】
前記表面層が、組み込まれた電荷を伴う薄膜である請求項３７に記載の方法。
【請求項４９】
静電アクチュエータを有するマイクロミラー・デバイスの偏向のドリフトに対する安定化方法において、
前記マイクロミラーと前記マイクロミラーの下の少なくとも１つの電極とである少なくとも２つの部材を含むアクチュエータであって、前記少なくとも２つの部材の少なくとも１つが半導体材料で形成されているアクチュエータを提供する行為と、
電圧駆動手順を提供し、それによって、偏向の重要な段階の間、電場が各半導体性表面からまたは各半導体性表面に向かって常に同じ方向を有するようにする行為と、
前記偏向の重要な段階中の前記電場が蓄積層を生成するように、少なくとも１つの半導体性表面のドーピングを提供する行為と
を含む方法。
【請求項５０】
前記ミラー・デバイスが、被加工物パターンをリソグラフィ形成するために使用されるＳＬＭ（空間光変調器）である請求項１、３７、４９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、空間光変調器（ＳＬＭ）に関し、特にアナログ電圧によって作動され、その構造に半導体材料を含む多値ＳＬＭに関する。
【背景技術】
【０００２】
マイクロミラーを備えたＳＬＭは、例えば本発明と同じ出願人による米国特許第６７４７７８３号明細書などから、当技術分野ではよく知られている。ＳＬＭは、アナログ作動とデジタル作動の２つの異なる方法で作動すると言える。ミラー素子のアナログ作動では、電極とミラー素子の間の静電気力を用いて、ミラー素子を３つ以上の複数の偏向状態に偏向させることができる。アナログ作動では、作動中のミラーの位置、すなわち偏向の程度は、作動力と、例えばヒンジなどミラー素子の支持体のばね定数との間の釣り合いによって決まる。アナログ作動では、前記ミラー素子は、完全に偏向された状態と全く偏向されていない状態との間でいくつかの状態に設定されることが好ましい。尚、前記完全な偏向状態は、固定止め（ストッパ）によって決まるわけではない。
【０００３】
デジタル作動では、ミラーには完全オンと完全オフの２つの異なる偏向状態しかなく、完全オンを固定止めによって決めることができ、したがってミラー素子を固定止めに向けて駆動させるために高い十分な作動力が加えられる。そうした構造はＤＭＤ構造（デジタル・マイクロミラー・デバイス）と呼ばれることがあり、そのようなデバイスでは完全オン状態と完全オフ状態の間の偏向状態は存在しない。
【０００４】
従来から、前記ＳＬＭはアルミニウム合金で製造されている。すなわち、アクチュエータ、ならびにミラー素子およびヒンジ素子は、前記アルミニウム合金で製造されている。前記アルミニウム合金は、ある程度の非弾性挙動を有することが示されており、すなわち、特定の駆動電圧の値だけではなく印加された電圧値の履歴にも依存して前記駆動電圧によるミラー素子の偏向を行うある種のメモリ効果を有している。それをヒステリシス効果と考えることもできるが、その時間依存性の点で、一般にはより複雑になる。従来から使用されているアルミニウム合金だけがある程度の量の非弾性挙動を示すのではなく、ほとんどの金属も同様の挙動を示すようである。測定できる非弾性挙動を示さない材料は、単結晶シリコンである。シリコンは、室温での完全な弾性挙動、エッチングに対する十分に発達した技術、電気の伝導、ＤＵＶ電磁放射線の適当な反射など、複数の魅力的な特性を有している。
【０００５】
ただし、高精度のアナログＳＬＭにおいてアクチュエータおよび／またはミラー素子に単結晶シリコンを使用することに伴う１つの問題は、表面電位が安定しないことである。前記表面電位は、例えば空気からのイオン化された分子や、シリコン表面の自然酸化膜上またはその内部に捕捉された電子など、表面に存在している電荷のために１Ｖも変わることが実験によって示されている。そうした表面電位の差によって、同じ偏向に対する作動電圧のシフト（ずれ）、すなわちアクチュエータの特性のドリフトが生じる。前記シフトは、時間、温度、電磁放射線照射、パージ処理、および印加された電圧の履歴によって変わる可能性がある。このすべてが共に、部分的または全体的に単結晶シリコンなどの半導体性の単結晶材料で製造されたＳＬＭを、高精度の用途に使用することをきわめて困難にしている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、先に言及した特性のドリフトを伴う問題のない、少なくとも部分的に半導体材料で製造されたＳＬＭ構造を開発することが望ましい。
【０００７】
したがって、本発明の目的は、測定可能な特性のドリフトが全く、またはほとんどない、少なくとも部分的に半導体材料で製造されたＳＬＭ構造を提供することである。
【課題を解決するための手段】
【０００８】
本発明の第１の観点によれば、この目的はとりわけ、静電アクチュエータを有するマイクロミラー・デバイスの偏向のドリフトに対する安定化方法において、前記マイクロミラーと、前記マイクロミラーの下の少なくとも１つの電極とである少なくとも２つの部材を含むアクチュエータであって、前記少なくとも２つの部材の少なくとも１つが半導体材料で形成されたアクチュエータを提供する行為と、前記アクチュエータの前記他方の部材に面する前記少なくとも１つの半導体部材上に、１０１７ｃｍ３以上のキャリア密度を有する表面層を提供する行為とを含む方法によって達成される。前記マイクロミラーの下とは、マイクロミラー・デバイスの特定の向きを指す。反転したマイクロミラー・デバイス、またはそのデバイスの任意の他の向きの機能は、もちろん幾何学的な向きとは無関係であり、「下」とはこの文脈で解釈されるべきである。
【０００９】
本発明の他の特徴およびその利点は、以下に示す本発明の好ましい実施例についての詳細な記述、および添付の図１〜８から明らかになるであろう。それらは例示のみの目的で示され、したがって本発明を限定するものではない。
【００１０】
以下の詳細な記述は図面を参照して行う。好ましい実施例は本発明を例示するために記載するものであり、特許請求の範囲によって定められるその範囲を限定するものではない。当分野の技術者には、以下の記述について様々な同等の変形例が認められるであろう。
【実施例】
【００１１】
本発明の少なくとも１つの例示的な実施例では、マイクロミラー・デバイスをＳＬＭとすることができる。前記ＳＬＭは、当分野の技術者にはよく知られた技術に従って、例えばリソグラフィのパターン形成、デジタルまたはアナログ作動に用いることが可能であり、したがってこの文脈においてさらに説明する必要はない。
【００１２】
図１は、マイクロミラー・アレイ１０における３つのミラー１００の上面図を示し、明確にするために３つのミラー１００のみを示しているが、実際のマイクロミラー・アレイではミラーの数は数百万でもよい。
【００１３】
図１に示したマイクロミラーは、時計回りまたは反時計回りに偏向させることができるヒンジ式ミラー・タイプのものである。マイクロミラー１００は、アンカーまたはポスト１１０に支持されたヒンジ１２０の周りを回転させることができる。
【００１４】
図２は、図１と同じ３つのミラーを示している。図示した実施例では、ミラー１００と電極１３０、１４０は共にシリコンで製造され、ミラーの反射面だけではなく、撓みヒンジ、およびアンカーまたはポストもシリコンで製造される。図２の本発明の少なくとも１つの例示的な実施例における中央のミラーによって示されるように、電圧が印加されたとき、ミラーが傾斜するようにすることができる。
【００１５】
図３は、図１に示したのと同じ３つのミラーを示しているが、ここではそれらのいずれにも電圧が印加されていない。電圧がなくても、一部のミラーは、シリコン表面での静電荷によって生成される表面電位の差のために傾斜する傾向があり、図３では、わずかに傾斜した一番左および中央のミラーによって示されている。
【００１６】
図７は、本発明によるマイクロミラー・アレイの実施例を示している。ここでは、電極１３０、１４０は高いキャリア密度を有する表面層を備えている。表面抵抗を、多くて１０００Ω／スクエアとすることができる。ミラー１００も、高いキャリア密度を有する表面層を備えている。前記ミラーの表面は、電極１３０、１４０、すなわちミラー１００と電極１３０、１４０との間のギャップに面している。図７に示した本発明の実施例では、前記ミラー素子および少なくとも１つの電極からなるアクチュエータ構造内の半導体材料の表面に、依然として静電気力が生じる可能性がある。しかし、結果として生じる表面電位のドリフトをはるかに小さくすることが可能であり、したがってミラーの偏向をはるかに小さくすることができる。
【００１７】
本発明の少なくとも１つの例示的な実施例によれば、少なくとも１つの電極および前記ミラーの少なくとも１つを半導体材料で製造することができる。本発明の少なくとも１つの例示的な実施例によれば、前記半導体材料は、高いキャリア密度を生じさせる電子エネルギーのところでフェルミ準位が下降する表面層、すなわち許容帯（伝導帯または価電子帯）内で、またはバンド・ギャップ内ではあるがバンド縁部（バンド・エッジ）の近くでフェルミ準位が下降する表面層をさらに備えることができる。ほとんどの場合、これは導電性の表面層を生成することと同等になり得る。本発明の例示的な一実施例では、あるレベルのキャリア密度が、前記フェルミ準位の位置を決めることができる。高いキャリア密度は、高濃度のドーピング、導電層によるコーティング、半導体のドーピングによる表面の反転または蓄積、薄膜内の固定電荷の生成または電場によってなど、いくつかの方法で実現することができる。
【００１８】
図８は、本発明の他の実施例を示している。本発明の例示的な実施例では、半導体へと向かう電場の方向を固定して常に同一の符号を有するようにすることが可能である場合、半導体表面のドーピングを、それが常に蓄積状態になるようにすることができる。図８では、アクチュエータ（ミラー１００および電極１３０、１４０）は、シリコン面および金属面を有している。ここでは、金属面は金属電極１３０、１４０であり、シリコン面はシリコンまたは他のタイプの半導体材料で製造されたミラーである。ミラー１００が電極に対して常に負である場合、半導体のミラーをｎドープ型とすべきである。さらに、有限体は電荷の存在下でも蓄積を保証することが必要とされるため、動作中の電場がゼロに近づかないようにすべきである。
【００１９】
他の実施例では、電極１３０、１４０とミラー１００とが共に半導体材料で製造される。この場合、ミラー１００のドーピングを電極と反対にすべきであり、例えばｎドープ型のミラーであればｐドープ型の電極とすべきである。本発明の例示的な実施例では、場が特定の方向を有していなければならないのは、アクティブな（偏向の重要な）段階の間、すなわち、それが光を変調するために使用され、高精度の偏向を必要とするときだけである。電場の方向が反対、すなわち常に正のミラーであれば、ドーピングを反転させるべきであり、すなわち、ミラーと電極が共に半導体材料で製造されている場合には、ｐドープ型のミラーおよびｎドープ型の電極とすべきである。
【００２０】
図４および図５は、本発明がどのように機能するかを説明するバンド・ダイアグラムを示している。バンド・ダイアグラムは、例えばＳ．Ｍ．Ｓｚｅ：「Ｓｅｍｉｃｏｎｄｕｔｏｒ  Ｄｅｖｉｃｅｓ  Ｐｈｙｓｉｃｓ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ」、Ｊｏｈｎ  Ｗｉｌｅｙ  ＆  Ｓｏｎｓ  Ｉｎｃ，  Ｎｅｗ  Ｙｏｒｋ（２００１）（ＩＳＢＮ  ０４７１３３３７２７）など半導体物理学およびＭＯＳ技術に関する多くの教科書に記載されている。
【００２１】
図４は、一方のプレート（電極）上の金属と他方（ミラー）のｎドープ型半導体とがエア・ギャップ４２０によって隔てられた、アクチュエータ（電極５００およびミラー４３０）のバンド・ダイアグラムを示している。金属電極４１０内をあるフェルミ準位に、また半導体ミラー４７０内を別のフェルミ準位にすることができる。外部回路に見られる電圧は、フェルミ準位の差とすることができる。図４は、半導体ミラー４３０の表面に表面電荷を伴う場合と伴わない場合のフェルミ準位および様々なバンドを示している。表面に電荷が蓄積される／加えられると、前記電荷を反対の電荷によって平衡させなければならない。しばしばそうであるように、ｎドープ型半導体は表面４５０の近くで空乏化されるため、平衡した電荷が見出される最も近い場所は空乏層の内側である。平衡電荷は空乏層４５５の深さの変化によって生成される。正電荷と負電荷の間には、半導体上に表面電位変化を与えるように調整することができる電場が存在していてもよい。表面電位の変化は、電荷の間隔４９０に比例していてもよい。図４から分かるように、電荷を伴わないｎドープ型半導体内のフェルミ準位４７０は、電荷を伴うｎドープ型半導体内のフェルミ準位４７５より金属内のフェルミ準位４１０に近づき得る。やはり図４の本発明の例示的な一実施例から推定できるように、ミラーのバルク材料を比べると、電荷を伴わない価電子帯４８０は、電荷を伴う価電子帯４８５より半導体内のフェルミ準位４７０に近づくことができる。反対に、電荷を伴わない伝導帯４６０は、電荷を伴う伝導帯４６５より半導体ミラーのバルク材料内のフェルミ準位４７０から離れることができる。
【００２２】
図５は、本発明によるアクチュエータ、すなわちエア・ギャップ５２０によって隔てられた金属電極５００および半導体ミラー５３０のバンド・ダイアグラムを示している。金属電極５００に面する半導体ミラー５３０の表面は、縮退させるのに十分な高い濃度にドープされ、すなわち、前記ミラー５３０は金属的特性を有していると言える。この用途における金属的特性とは、本発明の例示的な実施例におけるフェルミ準位が、許容帯、この場合には例えば価電子帯５８０の内部にあることを意味している。
【００２３】
例えば反転層、縮退した表面層または金属層など、本発明の例示的な実施例における導電層が空乏化された領域の外側に形成される場合、電気的に浮いた状態になることを回避するために、前記層を基板または他の任意の適切な点に接触させることができる。
【００２４】
半導体ミラー５３０の表面には移動可能な電荷が存在し、ある程度の電荷を加えると、ちょうど前記ミラー５３０の表面に平衡電荷が見られるようになる。図４に示した現況技術のアクチュエータ構造における電荷の間隔４９０と比べて電荷の間隔５９０ははるかに小さく、数ナノメートル程度とすることが可能であり、したがって表面電位をより小さくすることができる。表面電位が小さくなると、ミラーと電極の間に電圧が印加されていないときのミラーの偏向がきわめて小さくなる。また、本発明の例示的な一実施例では、電荷を伴わないミラー内のフェルミ準位５７０が、電荷を伴うミラー内のフェルミ準位５７５とほぼ等しくなるため、電荷による電圧の変化５４０をほとんどなくすことができる。やはり図５の本発明の例示的な実施例から分かるように、価電子帯５８０は電荷を伴う価電子帯５８５と一致し、伝導帯５６０は電荷を伴う伝導帯と一致する。
【００２５】
図４および図５では、ミラー４３０、５３０と電極４００、５００との間の力を一定にすることができ、すなわち、アクチュエータ内のエア・ギャップ４２０、５２０における電場は一定であると想定することができる。加えられた電荷の影響は、フェルミ準位の変化、すなわち力（ミラー４３０、５３０の偏向）を一定に保つために必要な外部電圧として示される。
【００２６】
図６ａ〜６ｅは、本発明による他の実施例を示している。図６ａには、ほとんど縮退および反転したｐシリコンのバンド・ダイアグラムが示されている。同じバンド・ダイアグラムを、ほとんど縮退したｎシリコン（反転もしくは非反転）または富化層に適用することができる。半導体材料は、シリコン、ダイヤモンド状カーボン、ゲルマニウムなどの基本的な半導体とすることができ、あるいは混合された半導体、またはシリコン−ゲルマニウム、ＧａＡｓ、シリコン・カーバイドなどの半導体化合物とすることができる。
【００２７】
図６ａでは、アクチュエータは、金属で製造された電極６００、シリコンで製造されたミラー６３０、および前記ミラー６３０と前記電極６００との間のエア・ギャップ６２０を有している。本発明の例示的な実施例では、金属電極６００内のフェルミ準位６１０は半導体内のフェルミ準位６７０より低い。金属電極６００に面する表面での伝導帯６６０は、ミラーのバルク材料内、すなわちミラー材料内のさらに深いところでの伝導帯６６０よりミラー６３０内のフェルミ準位６７０に近い。一方、前記金属電極６００に面するミラー素子６３０の表面での価電子帯６８０は、バルク材料内で価電子帯６８０がフェルミ準位６７０に対するのと比べて、フェルミ準位６７０から離れている。
【００２８】
図６ｂの本発明の例示的な実施例は、垂直な電場によって金属電極に面する表面に導電層を生成するように駆動される、ｎシリコン・ミラーのバンド・ダイアグラムである。金属内のフェルミ準位６１０は、半導体ミラー６３０内のフェルミ準位６７０より低い。金属電極６００に面する半導体ミラー６３０の表面での伝導帯６６０は、半導体ミラー内のさらに深いところでフェルミ準位６７０が伝導帯に対するのと比べて、フェルミ準位６７０に近い。しかし、半導体ミラー６３０の表面での価電子帯６８０は、ミラー素子６３０内のさらに深いところで価電子帯６８０がフェルミ準位６７０に対するのと比べて、フェルミ準位６７０から離れている。
【００２９】
図６ｃは、半導体ミラー６３０を金属電極６００に面する表面上の電荷から保護する金属膜６９５のバンド・ダイアグラムである。金属電極６００内のフェルミ準位６１０は、半導体ミラー６３０内のフェルミ準位６７０より低い。金属膜６９５での伝導帯６６０は、半導体ミラー６３０のさらに内部で伝導帯６６０がフェルミ準位６７０に対するのと比べて、フェルミ準位６７０から離れている。金属膜６９５での価電子帯６８０は、半導体ミラー６３０のさらに内部で価電子帯６８０がフェルミ準位６７０に対するのと比べて、フェルミ準位に近い。
【００３０】
図６ｄは、金属電極に面したその表面上だけではなく、そのボリューム全体にわたって縮退させた半導体ミラーのバンド・ダイアグラムを示している。金属電極６００内のフェルミ準位６１０は、半導体ミラー６３０内のフェルミ準位６７０より低い。半導体ミラー６３０のフェルミ準位６７０は、そのボリューム全体にわたって伝導帯６６０および価電子帯６８０のいずれよりも高い。前記フェルミ準位６７０と前記伝導帯６８０との間隔は、ボリューム全体にわたって一定であり、前記フェルミ準位６７０と前記価電子帯６６０との間隔も同様である。
【００３１】
図６ｅは、高濃度の固定イオンを伴う薄膜によって生成された、ほとんど縮退した導電性の表面層のバンド・ダイアグラムを示している。金属電極６００内のフェルミ準位６１０は、半導体ミラー６３０内のフェルミ準位６７０より低い。この実施例では、高濃度のイオンを伴う薄膜６９７でのフェルミ準位６７０は、半導体ミラー６３０のさらに内部でフェルミ準位６７０が伝導帯６６０に対するのと比べて、伝導帯６６０に近い。しかし、高濃度の固定イオンを伴う薄膜での価電子帯は、半導体ミラーのさらに内部で前記価電子帯がフェルミ準位に対するのと比べて、フェルミ準位６７０から離れている。
【００３２】
アクチュエータ内の半導体表面に最小限に抑えられた表面電位を生じさせるのに十分な高さである高いキャリア密度の場合、キャリアのわずかな物理的変位によって電荷を平衡させることが可能である。蓄積または反転層が空乏にならずに、１０１１キャリア／ｃｍ２の変化を吸収することができるようにすべきである。エア・ギャップ６２０内の場は、通常１０〜５０ＭＶ／ｍである。この場は、５〜２５＊１０１０キャリア／ｃｍ２の必要な電荷の再配置に相当する。この変化を吸収するには、表面の近くでは１０〜５０×１０１０キャリア／ｃｍ２とすべきである。この量のキャリアを０．０１μｍ以内に有するには、層内には１〜５×１０１７キャリア／ｃｍ３が必要である。これによって、必要なキャリア密度の概算が得られる。もう１つの概算は縮退に対する制限であり、それはシリコン内で約１０１９キャリア／ｃｍ３になる。
【００３３】
本発明を先に詳述した好ましい実施形態および実施例を参照して開示したが、これらの実施例は、限定的ではなく例示的なものであることが理解される。当分野の技術者には容易に変更および組み合わせが見出されるが、その変更および組み合わせは、本発明の趣旨および以下の特許請求の範囲の範囲内であると考えられる。
【図面の簡単な説明】
【００３４】
【図１】マイクロミラー・アレイにおける３つのミラーの概略的な上面図である。
【図２】１つのミラーがアドレス指定された状態の、図１のＡ−Ａに沿ったマイクロミラーの側面図である。
【図３】電圧が印加されていない状態の、図１のＡ−Ａに沿ったマイクロミラーの側面図である。
【図４】電圧のシフトが半導体表面上の電荷によって生成されるバンド・ダイアグラムである。
【図５】図４と同じであるが、ギャップに面する縮退した「金属的な」層を伴うバンド・ダイアグラムである。
【図６ａ】ほとんど縮退および反転したＰシリコンのバンド・ダイアグラムである。
【図６ｂ】垂直な電場によって表面に導電層を生成するように駆動される、ｎシリコンのバンド・ダイアグラムである。
【図６ｃ】半導体を表面の電荷から保護する金属膜のバンド・ダイアグラムである。
【図６ｄ】そのボリューム全体にわたって縮退した半導体のバンド・ダイアグラムである。
【図６ｅ】高濃度の固定イオンを伴う薄膜によって生成された、ほとんど縮退した導電性の表面層のバンド・ダイアグラムである。
【図７】図１のＡ−Ａに沿った本発明のマイクロミラーの側面図である。
【図８】マイクロミラーに関する本発明の他の実施例の側面図である。
【図１】
2008524666.tif 000002
【図２】
2008524666.tif 000003
【図３】
2008524666.tif 000004
【図４】
2008524666.tif 000005
【図５】
2008524666.tif 000006
【図６ａ】
2008524666.tif 000007
【図６ｂ】
2008524666.tif 000008
【図６ｃ】
2008524666.tif 000009
【図６ｄ】
2008524666.tif 000010
【図６ｅ】
2008524666.tif 000011
【図７】
2008524666.tif 000012
【図８】
2008524666.tif 000013
【手続補正書】
【提出日】平成19年2月19日(2007.2.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
静電アクチュエータを有するマイクロミラー・デバイスの偏向のドリフトであって、変化する空乏層によって引き起こされるドリフトに対する安定化方法において、
前記マイクロミラーと前記マイクロミラーの下の少なくとも１つの電極とである少なくとも２つの部材を含むアクチュエータであって、前記少なくとも２つの部材の少なくとも１つが半導体材料で形成されているアクチュエータを提供する行為と、
前記アクチュエータの前記他の部材に面する前記少なくとも１つの半導体部材の内部であるがちょうど表面のところにキャリアを有する表面層を提供する行為であって、前記表面層が１０１７ｃｍ３以上のキャリア密度を有し、その表面上の移動可能な電荷と前記表面層の平衡電荷との間隔が、前記半導体部材の空乏層より非常に小さく、それによって、より小さい前記半導体部材の偏向が導かれる行為と
を含む方法。
【請求項２】
前記キャリア密度が５×１０１７ｃｍ３以上である請求項１に記載の方法。
【請求項３】
前記キャリア密度が１０１９ｃｍ３以上である請求項１に記載の方法。
【請求項４】
前記半導体材料が、シリコンまたはゲルマニウム、あるいは前記材料の組み合わせである請求項１に記載の方法。
【請求項５】
前記表面層が導電性である請求項１に記載の方法。
【請求項６】
前記導電層が、多くて１０００オーム／スクエアの表面抵抗を有する請求項５に記載の方法。
【請求項７】
前記表面層が金属的特性を有する請求項１に記載の方法。
【請求項８】
前記表面層が縮退した半導体である請求項１に記載の方法。
【請求項９】
前記表面層が半導体の層であり、該半導体の層において、フェルミ準位とその最も近いバンド縁部との間隔が前記半導体のバルク内での間隔より小さい請求項１に記載の方法。
【請求項１０】
前記表面層が蓄積層である請求項１に記載の方法。
【請求項１１】
前記表面に垂直な電磁場によって前記表面層を生成する行為をさらに含む請求項１に記載の方法。
【請求項１２】
前記表面層が、組み込まれた電荷を伴う薄膜である請求項１に記載の方法。
【請求項１３】
複数の静電アクチュエータを含むＳＬＭであって、前記アクチュエータが、マイクロミラーと、該マイクロミラーを静電気的に引きつけることができる前記マイクロミラーの下の少なくとも１つの電極とである少なくとも２つの部材を含み、前記部材の少なくとも１つが半導体材料で形成され、前記半導体部材の少なくとも１つが前記アクチュエータの前記他の部材に面する表面層を備え、前記表面層が１０１７ｃｍ３以上のキャリア密度を有し、その表面上の移動可能な電荷と前記表面層の平衡電荷との間隔が、前記半導体部材の空乏層より非常に小さく、それによって、より小さい前記半導体部材の偏向が導かれるＳＬＭ。
【請求項１４】
前記キャリア密度が５×１０１７ｃｍ３以上である請求項１３に記載のＳＬＭ。
【請求項１５】
前記キャリア密度が１０１９ｃｍ３以上である請求項１３に記載のＳＬＭ。
【請求項１６】
前記半導体材料が、シリコンまたはゲルマニウム、あるいは前記材料の組み合わせである請求項１３に記載のＳＬＭ。
【請求項１７】
前記表面層が導電性である請求項１３に記載のＳＬＭ。
【請求項１８】
前記導電層が、多くて１０００オーム／スクエアの表面抵抗を有する請求項１７に記載のＳＬＭ。
【請求項１９】
前記表面層が金属的特性を有する請求項１３に記載のＳＬＭ。
【請求項２０】
前記表面層が、縮退した半導体である請求項１３に記載のＳＬＭ。
【請求項２１】
前記表面層が半導体の層であり、該半導体の層において、フェルミ準位とその最も近いバンド縁部との間隔が、前記半導体のバルク内での前記フェルミ準位と前記最も近いバンド縁部との間隔より小さい請求項１３に記載のＳＬＭ。
【請求項２２】
前記表面層が蓄積層である請求項１３に記載のＳＬＭ。
【請求項２３】
前記表面に垂直な電磁場によって前記表面層を生成する行為をさらに含む請求項１３に記載のＳＬＭ。
【請求項２４】
前記表面層が、組み込まれた電荷を伴う薄膜である請求項１３に記載のＳＬＭ。
【請求項２５】
マイクロミラーと、該マイクロミラーを静電気的に引きつけることができる前記マイクロミラーの下の少なくとも１つの電極とである少なくとも２つの部材を含む静電アクチュエータであって、前記部材の少なくとも１つが半導体材料で形成されている静電アクチュエータにおいて、前記半導体部材の少なくとも１つが、前記アクチュエータの前記他の部材に面する表面層を備え、前記表面層が１０１７ｃｍ３以上のキャリア密度を有し、その表面上の移動可能な電荷と前記表面層の平衡電荷との間隔が、前記半導体部材の空乏層より非常に小さく、それによってより小さい前記半導体部材の偏向が導かれる静電アクチュエータ。
【請求項２６】
前記キャリア密度が５×１０１７ｃｍ３以上である請求項２５に記載の静電アクチュエータ。
【請求項２７】
前記キャリア密度が１０１９ｃｍ３以上である請求項２５に記載の静電アクチュエータ。
【請求項２８】
前記半導体材料が、シリコンまたはゲルマニウム、あるいは前記材料の組み合わせである請求項２５に記載の静電アクチュエータ。
【請求項２９】
前記表面層が導電性である請求項２５に記載の静電アクチュエータ。
【請求項３０】
前記導電層が、多くて１０００オーム／スクエアの表面抵抗を有する請求項２９に記載の静電アクチュエータ。
【請求項３１】
前記表面層が金属的特性を有する請求項２５に記載の静電アクチュエータ。
【請求項３２】
前記表面層が、縮退した半導体である請求項２５に記載の静電アクチュエータ。
【請求項３３】
前記表面層が半導体の層であり、該半導体の層において、フェルミ準位とその最も近いバンド縁部との間隔が、前記半導体のバルク内での前記フェルミ準位と前記最も近いバンド縁部との間隔より小さい請求項２５に記載の静電アクチュエータ。
【請求項３４】
前記表面層が蓄積層である請求項２５に記載の静電アクチュエータ。
【請求項３５】
前記表面に垂直な電磁場によって前記表面層を生成する行為をさらに含む請求項２５に記載の静電アクチュエータ。
【請求項３６】
前記表面層が、組み込まれた電荷を伴う薄膜である請求項２５に記載の静電アクチュエータ。
【請求項３７】
マイクロミラーと少なくとも１つの電極とである少なくとも２つの要素を有し、前記要素の少なくとも１つが半導体材料で製造されている静電アクチュエータの偏向の、変化する空乏層によって引き起こされるドリフトに対する安定化方法であって、
表面電位の絶対値を減少させるように、前記アクチュエータの他の要素に面する前記半導体材料の表面の表面特性を変化させる行為であって、その表面上の移動可能な電荷と前記蓄積層の平衡電荷との間隔が、前記半導体部材の空乏層より非常に小さく、それによってより小さい前記半導体部材の偏向が導かれる行為を含む方法。
【請求項３８】
前記表面が、１×１０１７ｃｍ３以上のキャリア密度を有する請求項３７に記載の方法。
【請求項３９】
前記キャリア密度が１０１９ｃｍ３以上である請求項３７に記載の方法。
【請求項４０】
前記半導体材料が、シリコンまたはゲルマニウム、あるいは前記材料の組み合わせである請求項３７に記載の方法。
【請求項４１】
前記表面層が導電性である請求項１に記載の方法。
【請求項４２】
前記導電層が、多くて１０００オーム／スクエアの表面抵抗を有する請求項４１に記載の方法。
【請求項４３】
前記表面層が金属的特性を有する請求項３７に記載の方法。
【請求項４４】
前記表面層が、縮退した半導体である請求項３７に記載の方法。
【請求項４５】
前記表面層が半導体の層であり、該半導体の層において、フェルミ準位とその最も近いバンド縁部との間隔が前記半導体のバルク内での間隔より小さい請求項３７に記載の方法。
【請求項４６】
前記表面層が蓄積層である請求項３７に記載の方法。
【請求項４７】
前記表面に垂直な電磁場によって前記表面層を生成する行為をさらに含む請求項３７に記載の方法。
【請求項４８】
前記表面層が、組み込まれた電荷を伴う薄膜である請求項３７に記載の方法。
【請求項４９】
静電アクチュエータを有するマイクロミラー・デバイスの偏向のドリフトであって、変化する空乏層によって引き起こされるドリフトに対する安定化方法において、
前記マイクロミラーと前記マイクロミラーの下の少なくとも１つの電極とである少なくとも２つの部材を含むアクチュエータであって、前記少なくとも２つの部材の少なくとも１つが半導体材料で形成されているアクチュエータを提供する行為と、
電圧駆動手順を提供し、それによって、偏向の重要な段階の間、電場が各半導体性表面からまたは各半導体性表面に向かって常に同じ方向を有するようにする行為と、
前記偏向の重要な段階中の前記電場が蓄積層を形成するように、少なくとも１つの半導体性表面の内部であるがちょうど表面のところにキャリアのドーピングを提供する行為であって、その表面上の移動可能な電荷と前記蓄積層の平衡電荷との間隔が、前記半導体部材の空乏層より非常に小さく、それによって、より小さい前記半導体部材の偏向が導かれる行為と
を含む方法。
【請求項５０】
前記ミラー・デバイスが、被加工物パターンをリソグラフィ形成するために使用されるＳＬＭ（空間光変調器）である請求項１、３７、４９に記載の方法。
【国際調査報告】
2008524666.tif 000014
2008524666.tif 000015
2008524666.tif 000016