(57)【要約】エミッタフォロワートランジスタまたはソースフォロワートランジスタは、低電力ＤＵＴがテストシステムチャネルを駆動することができるようにするために、ＤＵＴとテストシステムコントローラとの間に、ウエハテストシステムのチャネルにおいて提供される。バイパス抵抗器は、双方向信号伝達がＤＵＴチャネルとテストシステムコントローラとの間に提供されることができるようにするために、およびパラメトリックテストが実行されることができるようにするために、エミッタフォロワートランジスタのベースとエミッタとの間に含まれる。エミッタフォロワートランジスタおよびバイパス抵抗器は、プローブカード上に提供され得、プルダウンターミネーション回路は、テストシステムコントローラに含まれる。テストシステムコントローラは、エミッタフォロワートランジスタのベース・エミッタ電圧降下に対する補正を提供し得る。
2008524594.tif 000002
【特許請求の範囲】
【請求項１】
プローブカードであって、
テストチャネルにおいて提供された電圧フォロワー増幅器
を備える、プローブカード。
【請求項２】
前記電圧フォロワー増幅器は、エミッタフォロワーランジスタを備える、請求項１に記載のプローブカード。
【請求項３】
前記電圧フォロワー増幅器と並列に提供されたバイパス抵抗器をさらに備える、請求項１に記載のプローブカード。
【請求項４】
前記電圧フォロワー増幅器は、
ＤＵＴに接続するためにチャネルの一部に接続されたベースと、テストコントローラに接続するためにチャネルの一部に接続するためのエミッタと、コレクタとを有する、エミッタフォロワートランジスタと、
エミッタフォロワートランジスタのエミッタにベースを接続するバイパス抵抗器と
を備える、請求項１に記載のプローブカード。
【請求項５】
エミッタフォロワーランジスタのコレクタが、エミッタフォロワートランジスタのベース・エミッタオフセット電圧にほぼ等しい電圧をプラスしたシステム電源電圧を受信するために接続されている、請求項１に記載のプローブカード。
【請求項６】
温度センサと、
該温度センサに接続された電源回路であって、該電源回路は、エミッタフォロワートランジスタのコレクタへの電圧に、温度センサによって示されるような温度変化が原因で起きる、エミッタフォロワートランジスタのベース・エミッタ電圧変化に対する補正を提供する、電源回路と
をさらに備える、請求項１に記載のプローブカード。
【請求項７】
前記電圧フォロワー増幅器は、ソースフォロワートランジスタを備える、請求項１に記載のプローブカード。
【請求項８】
請求項１に記載のプローブカードを使用してテストされる、デバイス。
【請求項９】
ＤＵＴをテストシステムコントローラへ接続するためにテストシステムのチャネルにおいて提供された電圧フォロワー増幅器を備える、装置。
【請求項１０】
前記電圧フォロワー増幅器は、前記ＤＵＴにリンクするために前記チャネルの一部へ接続されたベースと、前記テストシステムコントローラにリンクするために該チャネルの一部に接続されたエミッタとを有するトランジスタを含むエミッタフォロワーを備える、請求項９に記載の装置。
【請求項１１】
前記エミッタフォロワートランジスタの前記ベースと前記エミッタとを接続するバイパス抵抗器をさらに備える、請求項１０に記載の装置。
【請求項１２】
前記エミッタフォロワートランジスタの前記エミッタを、抵抗器を介してアースに選択的に接続するためのスイッチをさらに備える、請求項１１に記載の装置。
【請求項１３】
前記テストシステムコントローラは、前記エミッタフォロワートランジスタの前記エミッタからの電流シンク経路を選択的に提供するようにプログラムされ得る、請求項１１に記載の装置。
【請求項１４】
前記システムコントローラは、
抵抗器によって、前記エミッタフォロワートランジスタの前記エミッタに接続されたドライババッファであって、該ドライババッファは、該エミッタフォロワートランジスタのベース・エミッタ電圧を補正するための電圧を提供するように構成された、ドライババッファと、
該エミッタフォロワートランジスタの該エミッタに接続された比較器バッファと
を備える、請求項１１に記載の装置。
【請求項１５】
前記エミッタフォロワートランジスタのコレクタは、前記エミッタフォロワートランジスタのベース・エミッタ電圧にほぼ等しい電圧をプラスしたシステムテストシステムＶｄｄに接続されている、請求項１１に記載の装置。
【請求項１６】
前記エミッタフォロワートランジスタのベース・エミッタ電圧降下を補正するための手段をさらに備える、請求項１１に記載の装置。
【請求項１７】
前記補正するための手段は、
温度センサと、
該温度センサに接続された電源回路であって、該電源回路は、前記エミッタフォロワートランジスタのコレクタへの電圧に、前記ベース・エミッタ電圧降下、および該温度センサによって示されるような温度変化が原因で起きる前記ベース・エミッタ電圧における変化に対する補正を提供する、電源回路と
を備える、請求項１６に記載の装置。
【請求項１８】
前記補正するための手段は、
ベース・エミッタ電圧降下対温度の較正を格納するために電源回路に接続されたメモリをさらに備える、請求項１６に記載の装置。
【請求項１９】
テストシステムコントローラに含まれた、請求項９に記載の装置。
【請求項２０】
プローブカードに含まれた、請求項１２に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
（技術分野）
本発明は一般的に、集積回路の測定対象（ＤＵＴ；Ｄｅｖｉｃｅｓ  Ｕｎｄｅｒ  Ｔｅｓｔ）をテストするためのテストシステムに関する。より詳細には、本発明は、ウエハテストシステムを介して、ＤＵＴから伝送される低電力信号の効果的な受信のためのシステムに関する。
【背景技術】
【０００２】
（関連技術）
図１は、半導体ウエハ上でＤＵＴをテストするための通常のテストシステムの簡略化されたブロック図を示す。テストシステムは、通信ケーブル６によってテストヘッド８およびプローブカード１８に接続されたテストコントローラまたはテスタ４を含む。テストシステムはさらに、テストされるウエハ１４を取り付けるためのステージ１２から成るプローバを含むが、ステージ１２は動かされて、プローブカード１８上のプローブ１６と接触し、プローブ１６はウエハ上に形成されたＤＵＴのパッドと接触するためのものである。プローブ１６の例は、弾力性のバネプローブ、ポーゴー（登録商標）ピン、コブラタイプのプローブ、伝導性のバンプまたは当該技術で公知の、ＤＵＴと接触するための他の形式のプローブを含む。カメラ２０および２２は、プローバステージ１２およびテストヘッド８に取り付けられて図示され、プローブ１６が、ウエハ１４上に形成されるＤＵＴと接触する正確なアラインメントを可能にする。
【０００３】
テストシステムにおいて、テストデータは、テストコントローラ４によって生成され、通信ケーブル６を介して、テストヘッド８に伝送される。テスト結果は、ウエハ上のＤＵＴから、テストヘッド８を介してテストコントローラ４に提供される。テストヘッド８は、テストチャネルのセットを含む。通常、テストコントローラ４から提供されるテストデータは、ケーブル６を通り、テストヘッド８において分離されている、個々のテスタチャネルを介して提供され、これにより、各チャネルは、プローブカード１８を介して、個別のプローブ１６に搬送される。チャネルは、電気的な接続２４によって、テストヘッド８からプローブカード１８へリンクされている。
【０００４】
プローブ１６のそれぞれは通常、ウエハ１４のテストされるＤＵＴ上の単一の入力／出力（Ｉ／Ｏ）端子またはパッドと接触する。各テスタチャネルは、ＤＵＴ入力へテスト信号を伝送するか、またはＤＵＴ出力信号をモニタするかいずれかをなし得て、ＩＣが期待通りに振舞っているかどうかを決定する。
【０００５】
図２は、テストコントローラ４とＤＵＴ３５１との間に提供されたチャネル３１を図解する詳細を示す。図示のように、図示されたチャネル３１に対するテストコントローラ４は、信号を伝送するためにチャネルライン３１に接続する出力バッファ部分３０と、ライン３１から信号を受信する入力バッファ部分３２とを有する双方向バッファを含む。図１においてと同様、図２のチャネルライン３１は、テストコントローラ４から、テストヘッド８、コネクタ２４、プローブカード１８、およびプローブ１４のうちの１つを介して、ＤＵＴ３５１上のパッドに提供される。チャネルライン３１は、テストシステムとの交互のインピーダンスとマッチするように通常セットされている５０  Ｏｈｍラインとして示されている。いったん、テストが完了すると、ウエハは、ＤＵＴ３５１〜ＤＵＴ３５３を分離するためにさいころ状に切断される。
【０００６】
図１および図２に示されたテストシステムに対する欠点は、ＤＵＴ出力信号が、一部の場合において、テスタへの５０  Ｏｈｍラインインタフェースを充分に駆動するに足りる電力を有しないことである。５０  Ｏｈｍテストラインを駆動し得ない低電力信号を含んで、ＤＵＴからの一方向の信号をテストし得る一方、同時に、逆方向にテスタからＤＵＴへの信号経路を提供するテストシステムを提供することが望ましい。そのようなインタフェースの別の重要な要件は、テストシステムによってなされる、例えば漏れテスト測定のようなＤＣパラメトリック測定に干渉しないことである。
【発明の開示】
【課題を解決するための手段】
【０００７】
（発明の概要）
本発明に従って、低電力または高インピーダンスＤＵＴ駆動信号をイネーブルして低インピーダンス［５０  Ｏｈｍ］テスタチャネルを駆動する一方、同時にテスタとＤＵＴとの間で双方向信号伝達を可能にするテストシステムのために、回路網が提供される。
【０００８】
本発明による回路網は、チャネル伝送ラインを駆動するためにＤＵＴとテストコントローラとの間のテストチャネルにおいて提供されるエミッタフォロワートランジスタ、またはソースフォロワートランジスタを含む。エミッタフォロワートランジスタまたはソースフォロワートランジスタは、プローブカード上に提供され得、テストコントローラにおける回路網はプルダウンターミネーションを提供するために使用される。
【０００９】
本発明による回路はさらに、ＤＵＴチャネルとテストコントローラとの間で双方向信号伝達をイネーブルし、バッファがチャネルに配置されるときは、２方向信号が通常妨げられることを認識する。双方向信号伝達は、エミッタフォロワートランジスタかまたはソースフォロワートランジスタのゲート・ソースのベースとエミッタとの間にバイパス抵抗器を使用することによって提供され、ＤＵＴがトランジスタを介してテストコントローラを駆動することを可能にし、かつテストコントローラがバイパス抵抗器を介して信号を駆動してＤＵＴに信号を戻すことを可能にする。バイパス抵抗器はまた、漏れ測定（電圧を強制して電流を測定するか、または電流を強制して電圧を測定する）がテスタによってなされることを可能にする。なぜならば、抵抗値は、通常測定される低い漏れ電流に比べて、比較的小さいからである。テスタが信号をＤＵＴへ駆動しているとき、ＤＵＴ入力は高インピーダンスであり、従って、抵抗器にわたって電圧降下がほとんどまたは全くなく、抵抗器のＶｂｅはゼロボルトに近く、トランジスタがオフであることを確実なものにする。コレクタ電圧が最大テスタ駆動電圧（ＶｄｄまたはＶｄｄ＋Ｖｂｅボルト）よりも大きい場合は、バッファのベースおよびエミッタ接合の両方ともがコレクタに対して逆バイアスされ、電流はトランジスへ交互に流れない。
【００１０】
ＤＵＴがテストチャネルを駆動しているとき、エミッタフォロワートランジスタに対すターミネーションは、テストコントローラによって、伝送ラインのテスタ末端において提供される。通常のテストコントローラは、このターミネーションを提供するために２つの便利な方法を提供する。第１の方法は、トランジスタのＶｂｅ電圧降下、通常約１ボルトを差し引いたＤＣ低レベルＤＵＴ出力電圧へプログラムされたテストコントローラドライバを使用することである。他方の方法は、テストコントローラがプログラム可能なチャネルターミネーションオプションの能力を提供している場合は、この能力を使用することである。プログラム可能なチャネルターミネーションは、低電力ＤＵＴが、エミッタフォロワーかまたはソースフォロワートランジスタを使用してチャネルを駆動しているとき、電流シンクかまたはプルダウンターミネーションを提供するように、かつエミッタフォロワーもソースフォロワートランジスタもいずれも使用されていないときは、プルダウンターミネーションを削除するようにプログラムされ得る。プルダウンターミネーションとして機能するテストコントローラはさらに、正確なテスト結果を提供するように作動しているときエミッタフォロワートランジスタによって経験されるベース・エミッタ電圧降下を補正するようにプログラムされ得る。
【発明を実施するための最良の形態】
【００１１】
本発明のさらなる詳細が、添付された図面の助けにより説明される。
【００１２】
図３は、低電力または低電流ＤＵＴ信号が、本発明の一実施形態によるテストシステムを駆動することができるようにするために、チャネル３１において提供されたエミッタフォロワートランジスタ４０を示す。エミッタフォロワートランジスタ４０は、チャネル３１において提供され、そのベースはＤＵＴ３５とつながり、そのエミッタはテストコントローラ４に接続され、ベースとエミッタはさらに抵抗器４２によって共に接続されている。抵抗器４２は、双方向信号伝達に対する経路を提供し、これによって、ＤＵＴ３５がチャネル３１を駆動しているときに、テストコントローラ４はＤＵＴ３５に信号を提供し得、さらにこれによって、テストコントローラ４はチャネル３１を駆動し得、かつパラメトリックテストを提供するためにチャネル３１から信号を受信し得る。トランジスタ４０のコレクタは、一実施形態においてＶｄｄとして示されているシステム電源に接続されている。図３に示されているような別の実施形態においては、トランジスタ４０のコレクタは、トランジスタ４０を介して、約１Ｖベース・エミッタＶｂｅ降下を補正するために、Ｖｄｄ＋１Ｖに接続されている。Ｖｂｅに対する補正により、ＤＵＴ３５は信号をＶｄｄまで駆動することが可能となる。エミッタフォロワー構成が使用される。なぜならば、エミッタフォロワー構成は、ユニティに近い電圧利得を有し、従ってベース電圧における変化は、エミッタのターミネーションにわたって、低電圧オフセットとして現われ、増加した駆動電流により、低出力電流ＤＵＴ３５が５０  Ｏｈｍ伝送ラインおよびターミネーション４６またはバッファ３０を駆動することが可能となる。ユニティの電圧利得を用いることにより、正確な電圧テスト測定が、トランジスタ４０の定電圧オフセット、ＶｂｅによってオフセットされるＤＵＴ３５チャネル電圧を受信してテストコントローラ４によって実行され得る。エミッタフォロワー構成の１つが、図３に示されているけれども、異なるエミッタフォロワー構成が、デザインの要件に依存して使用され得ることが理解される。
【００１３】
テストコントローラ４は、ＤＵＴ３５に双方向信号伝達を提供し、ピンエレクトロニックスと時々称されるバッファ３０および３２を含むように示される。テストコントローラ駆動バッファ３２は、残りのチャネルラインの５０  Ｏｈｍインピーダンスとマッチする５０  Ｏｈｍの価値を有する抵抗器４４を介して提供されるように示されている。本発明を利用しない通常のテスト構成においては、テストコントローラドライバ３２は、ＤＵＴ３５がチャネルを駆動し、テスト信号がテストコントローラ４の比較器バッファ３０を介して測定されているとき、高インピーダンス、または「トライステート（ｔｒｉ−ｓｔａｔｅ）」レベルにプログラムされ得る。本発明によって、テストコントローラ４は、代替案として、抵抗器４０に対して、５０  ｏｈｍプルダウンターミネーションを提供する便利な方法を提供する。ドライバ３２がターミネーションを提供するように使用されるとき、それは単にＤＣ電圧にプログラムされる。例えば、ＤＵＴ３５の低レベル電圧出力が、ゼロボルトである場合、ドライバ３２は、例えば−１．０ボルトの固定出力電圧を有するようにプログラムされ得る。この場合、ＤＵＴ３５がゼロボルトを出力しているとき、比較器３０での電圧は、ゼロボルトより低いトランジスタ４０のＶｂｅである。Ｖｂｅ＝−０．７ボルトである場合、ＤＵＴ３５からのゼロボルトは、比較器３０の入力において−０．７ボルトを生成する。比較器３０からドライバ３２へ抵抗器４４にわたる電圧は、−０．７Ｖ〜（−１．０Ｖ）かまたは０．３ボルトである。
【００１４】
代替案として、テストコントローラは、エミッタフォロワートランジスタに対するプルダウンターミネーションを物理的に含み得る。図３に示されるように、テストコントローラ４は、トランジスタ４０のＶｂｅ電圧降下を補正するために、チャネル３１をアースまたは例えば−１ボルトのような他の基準電圧に選択的に接続するためのスイッチ４８を含み得る。スイッチ４８は、信号がＤＵＴ３５から伝送されているとき、アースに接続し、かつトランジスタ４１をイネーブルするためにテストコントローラ４によって制御される。同様に、スイッチ４８は、信号が出力バッファ３２を介してテストコントローラから伝送されているとき、テストコントローラ４によって開かれる。デザイン要件に依存して、異なる抵抗値が使用され得るけれども、スイッチ４８を介するアースへの経路は、上述のようにチャネルインピーダンスにマッチするように、５０  Ｏｈｍ抵抗器４６を介して提供される。
【００１５】
抵抗器４２は、上述のように、ＤＵＴ３５とテストコントローラ４との間での双方向信号伝達のための経路を提供する。抵抗器４２は、テストコントローラ４からＤＵＴへ伝送される信号に対する比較的低いインピーダンス経路を提供する１Ｋデバイスとして示されている。低インピーダンス抵抗器４２はさらに、パラメトリックテスト（すなわち、電圧を強制して電流を測定することによって、および電流を強制して電圧を測定することによって決定されるＤＣ漏れ）のための、ＤＵＴ３５からテストコントローラ４への戻り経路を提供する。通常、例えばエミッタフォロワートランジスタ４０を使用することによってのように、チャネル経路におけるバッファリングを提供することの欠点の１つは、テストコントローラ４がＤＵＴインプットピンを開き、ショートすることをバッファが妨げることであり、漏れテストは時々、集合的にパラメトリックテストと称される。バッファリングはＤＵＴを分離し、このために、ショートおよび開回路テストのためのテストコントローラ４からの信号を使用して故意に生成された戻り信号は、ブロックされる。同様に、ＤＵＴからの漏れ電流はブロックされ、漏れテスト測定を妨げる。パラメトリックテストは、バッファ３２からの伝送を使用して実行されるので、スイッチ４８は開き、エミッタフォロワートランジスタ４０は、非活動となるが、しかし、抵抗器４２はなおも、テストコントローラバッファ３２からの信号のための、およびＤＵＴからの戻り信号のための経路を提供するように働き、パラメトリックテストを可能にする。１Ｋデバイスが抵抗器４２に対して示されているけれども、他の低インピーダンスバイパス抵抗器が、デザイン要件に依存して使用され得る。
【００１６】
テストチャネルにバッファを含めることの別の欠点は、双方向バッファリング要素が、通常含まれ、方向制御信号を提供する必要性が導入されることである。本発明により、方向制御信号は必要とされない。ＤＵＴ３５が、インプットピンとして構成されるとき、ＤＵＴ３５は、ＣＭＯＳインプットデバイスのための、通常メガＯｈｍの高いインピーダンスインプットを有する。従ってテストコントローラ４が、バッファ３２から信号を駆動するとき、抵抗器４２にわたって、ほとんど電圧降下は起こらない。従って、コレクタがＶｄｄにおいて逆バイアスであるか、またはドライバ３２の高レベル出力電圧よりも上のままである場合は、トランジスタ４０において、電流は発生しない。従って、ＤＵＴ３２がチャネルを駆動しているとき、トランジスタ４０は、エミッタフォロワー増幅器として動作し、テストコントローラ４がチャネルを駆動しているとき、トランジスタ４０は「オフ」であり、ＤＵＴ３５への経路は、抵抗器４２を介してのみである。追加的な制御信号は、テストチャネルの信号方向を変えるために必要ではない。
【００１７】
図４は、エミッタフォロワートランジスタ４０に取って代わるソースフォロワートランジスタ５２を有するように変更された図３の回路を示す。便宜上、図３から図４へ持ち越されたコンポーネントは、同様に呼ばれるが、以後の図面に持ち越されるコンポーネントも同様である。図４のソースフォロワートランジスタ５２は、ゲートがＤＵＴ３５に接続され、ソースがテストコントローラ４に接続され、かつ約１Ｖのゲート・ソース降下を克服するために、ドレーンがシステム電源電圧ＶｄｄまたはＶｄｄ＋１Ｖに接続されている、ＦＥＴ増幅器である。図３と同様に、低インピーダンスバイパス抵抗器４２が、双方向信号伝達を提供するために使用され、ＦＥＴトランジスタ５２のゲートとソースとの間に接続されている。エミッタフォロワー構成と同様に、ソースフォロワー構成が使用される。なぜならば、ソースフォロワー構成はユニティに近い電圧利得を有するからであり、従って、ゲート電圧における変化は、ソースにおける等しい電圧変化として現われ、低電力ＤＵＴ３５がチャネルライン３１を駆動することを可能にする。ソースフォロワー構成の１つが、図４に示されているけれども、異なるソースフォロワー構成が、デザインの要件に依存して使用され得ることが理解される。
【００１８】
図５は、エミッタフォロワートランジスタ４０が、プローブカード６０に含まれ得ることを示すように変更された図３の回路を示し、テストシステムコントローラは、アースと接続するためにスイッチ４８を提供するのではなく、インプットバッファ３０を介して直接的にターミネーション経路を提供し得る。エミッタフォロワートランジスタ４０かまたはソースフォロワートランジスタが、テストコントローラに含まれ得ることが考えられるけれども、好ましくはトランジスタはプローブカード６０において提供される。プローブカードは、トランジスタ４０をテストコントローラ４が提供するよりも、ＤＵＴ３５により近づけて配置する第１の利点を提供し、低電力ＤＵＴがもしそうでなければ、トランジスタ４０に到着する前に駆動しなければならない、チャネル３１の大部分を削除する。第２の利点として、トランジスタ４０をローブカード６０の中に含めることによって、コストを削減し得る。すべてのＤＵＴ接続が低電力というわけではないので、テストされるデバイスに依存して、限定された数のトランジスタ４０が、プローブカード上に提供され得る。このとき、異なるプローブカードが、テストコントローラを変更するよりも著しく低価格で、異なるテストに対して使用され得る。
【００１９】
図５はさらに、テストコントローラ４が、例えば、アースへの経路を提供するためにインストールされた、図３のスイッチ４８のような個別のスイッチを有するよりむしろ、アースへの経路を提供するための内部回路網を使用し得ることを示す。テストコントローラの内部制御は、いつチャネルがエミッタフォロワーまたはソースフォロワートランジスタを含んだかを認識し、かつＤＵＴが低電力信号を伝送しているとき、ドライバ３２を使用してトランジスタ４０に電流シンクをしかるべく提供するようにプログラムされている。
【００２０】
図５のプローブカード６０はさらに、例えばピン電源電圧Ｖｄｄのような電圧を外部電源から受信し、その電圧をトランジスタ４０のコレクタへ供給する、例えばＤＣ・ＤＣ変換器のような電力制御回路６２をさらに含み得る。電力制御回路６２は、トランジスタ４０のエミッタにおける出力電圧がオフセットを有さないことを確実なものにするために、補正電圧Ｖｂｅをトランジスタ４０のコレクタにおける電圧Ｖｄｄに付け加えるようにさらにプログラムされ得るか、または制御され得る。電力制御回路６２を使用して追加的な電圧Ｖｂｅを提供することに対する代替案として、一実施形態においては、テストコントローラ４は、正確なテスト結果を提供するように作動しているときに、エミッタフォロワートランジスタによって経験されるベース・エミッタ電圧降下Ｖｂｅをさらに補正するプルダウンターミネーションとして機能するようにプログラムされ得る。
【００２１】
図５はさらに、バッファトランジスタ４０を含むプローブカードまたは他のデバイスは、トランジスタ４０のＶｂｅを原因とする任意の電圧オフセットに対する正確な制御を維持するために、温度センサ６４を含むように構成され得ることを示す。トランジスタ４２の電圧Ｖｂｅは通常、摂氏１度につき−２．５ｍＶだけ変化する。温度変化をモニタするために、一実施形態においては、温度センサ６４が各バッファトランジスタの近くに提供されている。温度センサ６４から電力制御回路６２への接続により、温度によるＶｂｅの制御が可能となり、バッファ４０の出力において、電圧オフセットが提供されないことが確実となる。代替案として、温度センサ６４は、直接的にテストコントローラ４に接続され得、これにより、電圧補正がドライバ３２を使用して、テストコントローラ４において提供され得る。
【００２２】
補正が、Ｖｂｅの変化対温度に対して提供され、温度変化が原因で生じたテスト測定における任意のＶｂｅオフセットを較正するために、較正が含まれ得る。テストコントローラ４、プローブカード６０における電力制御回路６２、または他のメモリデバイスは、そのような温度補正を可能にするために電圧対温度の較正を含み得る。較正は、一実施形態においては、システムメーカーによって実行され得、または別の実施形態においては、テストシステムの起動後のユーザ制御手順として実行され得る。較正は、１つの温度範囲にわたって、プローブカード６０を使用して、既知の特性によってデバイスの測定を行うことによって実行され得る。
【００２３】
本発明は、ウエハ上のＤＵＴをテストするためのシステムとともに記述されたけれども、上記システムは、例えば、ダイがウエハから分離されたあとばかりではなく、テストのためにダイを挿入するためのソケットの一部としてテストシステムが提供されている場所でのパーケージの前にもダイをテストするような他の構成においても、ＤＵＴをテストするために同様に使用され得ることは考えられる。
【００２４】
本発明は、詳細に上述されたけれども、これは単に当業者に、本発明をいかにして構成し、使用するかを教示するにすぎない。多くの追加的な変更が本発明の範囲内に入り、その範囲は添付の特許請求の範囲によって規定されているようなものである。
【図面の簡単な説明】
【００２５】
【図１】図１は、半導体ウエハ上のＤＵＴをテストするための従来のテストシステムの簡略化されたブロック図を示す。
【図２】図２は、テストシステムを介して提供されたチャネルを示す従来のテストシステムのさらなる詳細を示す。
【図３】図３は、低電力ＤＵＴ信号が、本発明の一実施形態によるテストシステムを駆動することができるようにするために、チャネルにおいて提供されたエミッタフォロワートランジスタを示す。
【図４】図４は、エミッタフォロワートランジスタに取って代わるソースフォロワートランジスタを有するように変更された図３の回路を示す。
【図５】図５は、エミッタフォロワートランジスタが、エミッタフォロワートランジスタの導入が原因で生じた電圧変動を正すための温度補正と共に、プローブカードに含まれ得ることを示すように変更された図３の回路を示す。
【図１】
2008524594.tif 000003
【図２】
2008524594.tif 000004
【図３】
2008524594.tif 000005
【図４】
2008524594.tif 000006
【図５】
2008524594.tif 000007
【国際調査報告】
2008524594.tif 000008
2008524594.tif 000009