(57)【要約】【課題】シリアル・データ通信用の、特に高速シリアル・データ通信用の自動適応型等化方法及びシステムを提供する。【解決手段】  データ通信システム（９００）は、送信機ユニット（１００）と、受信機ユニット（２００）とを含む。送信機ユニット（１００）は、等化情報に従って調整可能な送信特性を有する。送信機ユニット（１００）は、所定の信号を送信するように動作可能であり、受信機ユニット（２００）は、所定の信号を受信するように動作可能である。受信機ユニット（２００）はさらに、受信された信号のアイ開口を検査することによって等化情報を生成し、等化情報を送信機ユニット（１００）に送信するように動作可能である。【選択図】  図３
2008503929.tif 000002
【特許請求の範囲】
【請求項１】
等化情報に従って調整可能な送信特性を有し、所定の信号を送信するように動作可能な送信機ユニット（１００）と、
前記所定の信号を受信し、受信した前記信号のアイ開口を検査することによって前記等化情報を生成し、前記等化情報を前記送信機ユニット（１００）に送信するように動作可能な、受信機ユニット（２００）と、
を有する、データ通信システム（９００）。
【請求項２】
前記送信機ユニットはフィードフォワード等化器（ＦＦＥ）を含み、前記等化情報は前記ＦＦＥの係数を設定するための情報を含む、請求項１に記載のシステム。
【請求項３】
前記送信機ユニットはフィードフォワード等化器（ＦＦＥ）を含み、前記等化情報は前記ＦＦＥの係数を含む、請求項１に記載のシステム。
【請求項４】
前記アイ開口は、統計的分析によって検査される、請求項１に記載のシステム。
【請求項５】
前記送信機ユニットは、異なるレベルに同時に遷移する１対の差動信号として前記所定の信号をその上で伝送する１対の信号伝導体を含む伝送回線に結合され、前記送信機ユニットはアップ・チャネル受信機をさらに含み、前記受信機ユニットは前記伝送回線を介して前記アップ・チャネル受信機に前記等化情報を含むアップ・チャネル信号を送信するように動作可能なアップ・チャネル送信機をさらに含み、前記受信機ユニットは前記伝送回線上の前記所定の信号の存在又は不在を検出するように動作可能な検出器をさらに含み、前記伝送回線から前記所定の信号を受信するように動作可能であって、前記検出器が前記所定の信号の不在を検出したことに応答して、前記受信機ユニットの受信機能はディスエーブルされるように動作可能であり、前記アップ・チャネル送信機はイネーブルされるように動作可能である、請求項１に記載のシステム。
【請求項６】
前記送信機ユニットは、前記伝送回線の前記伝導体の各々を、各々の第１の抵抗器を経て第１の電圧基準に終端させるように動作可能な第１の終端回路をさらに含み、前記受信機ユニットは、前記伝送回線の前記伝導体の各々を、各々の第２の抵抗器を経て第２の電圧基準に終端させるように動作可能な第２の終端回路をさらに含み、前記アップ・チャネル送信機がイネーブルされた場合、前記第１の終端回路がイネーブルされ、前記第２の終端回路がディスエーブルされ、その結果前記所定の信号のレベルと前記アップ・チャネル信号のレベルとが各々、前記第１の電圧基準と、前記第２の電圧基準と、前記第１及び第２の抵抗器とに従って変動する、請求項５に記載のシステム。
【請求項７】
前記アップ・チャネル受信機はヒステリシス比較器を含み、前記アップ・チャネル信号は上昇遷移と下降遷移とを有し、前記ヒステリシス比較器は、第１のレベルの上昇遷移と、前記上昇遷移よりも低い第２のレベルの下降遷移とを検出するように動作可能である、請求項５に記載のシステム。
【請求項８】
前記所定の信号は所定の疑似ランダム・ビット・シーケンス（ＰＲＢＳ）を含む、請求項１に記載のシステム。
【請求項９】
所定の信号を受信し、受信した前記所定の信号のアイ開口を検査することによって等化情報を生成し、前記所定の信号を送信する送信機ユニット（１００）に前記等化情報を送信するように動作可能な、データ受信機ユニット（２００）。
【請求項１０】
統計的分析によって前記アイ開口を検査するように動作可能な、請求項９に記載のデータ受信機ユニット。
【請求項１１】
前記送信機ユニットに結合された１対の伝導体を有する伝送回線から、反対方向に同時に遷移する１対の差動信号として前記所定の信号を受信するようにさらに動作可能であり、（ａ）前記伝送回線を介して前記送信機ユニットに前記等化情報を含むアップ・チャネル信号を送信するように動作可能なアップ・チャネル送信機と、（ｂ）前記伝送回線上の前記所定の信号の存在又は不在を検出するように動作可能な検出器とをさらに含み、前記検出器が前記所定の信号の不在を検出したことに応答して、前記受信機ユニットの受信機能はディスエーブルされるように動作可能であり、前記アップ・チャネル送信機はイネーブルされるように動作可能である、請求項９に記載のデータ受信機ユニット。
【請求項１２】
前記所定の信号は、所定の疑似ランダム・ビット・シーケンス（ＰＲＢＳ）を含む、請求項９に記載のデータ受信機ユニット。
【請求項１３】
送信機ユニットから所定の信号を送信するステップと、
前記所定の信号を受信機ユニットによって受信するステップと、
等化情報を決定するために、受信された前記信号のアイ開口を分析するステップと、
前記等化情報を使用して前記送信機ユニットの送信特性を調整するステップと、
を有する、通信システムの等化を実施する方法。
【請求項１４】
前記送信特性はプリエンファシスを含む、請求項１３に記載の方法。
【請求項１５】
前記送信特性は、前記送信機ユニットに結合されたフィードフォワード等化器（ＦＦＥ）を介して調整される、請求項１３に記載の方法。
【請求項１６】
前記所定の信号は、前記送信機ユニットから前記受信機ユニットへと伝送チャネル上でダウン・チャネル方向に送信され、前記等化情報は、前記受信機ユニットから前記送信機ユニットへと前記伝送チャネル上でアップ・チャネル方向に送信される、請求項１３に記載の方法。
【請求項１７】
前記伝送チャネルは少なくとも１つの伝送回線を含み、前記所定の信号は、第１の間隔中に前記伝送回線上で送信され、前記等化情報は、前記第１の間隔と重複しない第２の間隔中に前記伝送回線上で送信される、請求項１３に記載の方法。
【請求項１８】
前記アイ開口が所定の基準を上回るまで、前記送信するステップと、前記受信するステップと、前記分析するステップと、前記調整するステップとを自動的に繰り返すステップをさらに有する、請求項１３に記載の方法。
【請求項１９】
前記アイ開口がそれ以上顕著な改善を示さなくなるまで、前記送信するステップと、前記受信するステップと、前記分析するステップと、前記調整するステップとを自動的に繰り返すステップをさらに有する、請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ通信に関する。
【背景技術】
【０００２】
データ通信ネットワークの高速シリアル・リンクでは、リンクの両端の送信機カードと受信機カードの間にある同軸ケーブル又はバックプレーン等の理想的でないチャネルを介してデータ信号が通信される場合に、信号の整合性の損失が生じる。データ信号は、理想的でないチャネル内を伝搬する場合、理想的でない伝送回線の影響だけでなく、ビア（via）内、コネクタ内、パッケージ内等に存在し、チャネルに沿って発生し、又、高周波数成分を効果的に減衰させ、それによって信号に歪みを生じさせる、集中的な寄生要素によっても損失を経験する。歪みがもたらす結果の１つが、ジッタの増加である。ジッタの効果は、受信機によって受信されるデータ信号のアイ開口（eye opening）幅を減少させる。アイ開口が狭い程、データ信号によって搬送される個々のデータ・ビットが正しく受信される可能性は低くなり、アイ開口が広い程、ビットが正しく受信される可能性は高くなる。それ故、受信された信号のアイ開口は、ビット誤り率と高い相関関係を有する。したがって、アイ開口は、チャネルの品質、ならびにチャネルを介して通信する送信機及び受信機の品質の性能指数である。
【０００３】
データ通信システムの課題の１つは、異なる結合モード及び公称伝送周波数を有する伝送チャネルと共に使用可能な適応型等化（adaptive equalization）を自動的に実施するシステム及び方法を提供することである。
【０００４】
別の課題は、例えば損失が送信機、受信機、及びそれらの間の伝送チャネルの特定の設置によるものである場合、事前に知られることのないより高い周波数の損失を打ち消す自動適応型等化を提供することである。
【０００５】
理想的でない伝送チャネルでは、送信機、受信機、及び伝送回線の内のいずれかの周波数上限に近い信号の振幅が減衰される。周波数の特性は、広い周波数範囲に及ぶ傾向があり、そのため信号の整合性を低下させやすい。これは特に、シリアライザ／デシリアライザ（ＳｅｒＤｅｓ）機能を有する集積回路チップ及びチップのコア要素、すなわち、高い切り替え速度でシリアル・データの送信、受信、又はその両方を実施するチップとチップのサブシステム（これらを「ＳｅｒＤｅｓチップ」と総称する）とによって感知される。ＳｅｒＤｅｓチップは典型的には、バックプレーン、単数又は複数のケーブル、あるいはバックプレーンとケーブルの両方を介して相互接続される。ＳｅｒＤｅｓチップの設計目標は、より高い周波数の減衰を打ち消すことであり、したがって、理想的でない伝送チャネルを介して伝送される信号の整合性を改善することである。
【０００６】
図１を参照すると、並列入力データＤＩＮ０、ＤＩＮ１、ＤＩＮ２、及びＤＩＮ３がまずシリアライザ１０によって直列化され、次にＮタップＦＦＥ１１に渡される、従来のデータ送信機が示されている。送信機の出力は、直列化高速差動データ信号（serialized high-speed differential data signal）ＴＸＤＰ及びＴＸＤＮであり、これらは反射を避けるために、送信機の抵抗終端回路１３によって１００オームのインピーダンスで差動的に終端される。フィードフォワード等化器（ＦＦＥ）１１の目的は、伝送されるデータに関するより高い周波数のスペクトル成分を他の周波数のスペクトル成分よりも多く増幅することである。別の目的は、符号間干渉（ＩＳＩ）を打ち消すことである。スペクトル成分が様々な周波数で増幅され程度は、ＦＦＥ１１のタップ係数の相対振幅及び符号によって制御可能である。
【０００７】
ＦＦＥ１１は一般に、有限インパルス応答（ＦＩＲ）フィルタ１１ａと、その後に続くドライバ段１１ｃとを含んでいる。図１に示される特定の例では、ＦＩＲフィルタ１１ａとドライバ段１１ｃの間に任意選択の前ドライバ段１１ｂが結合されている。ＦＩＲフィルタには典型的には、先行ビット、現在ビット、及び後続ビットを含めたデータ・ビット・ストリームが伝送のためにそこに直列にロードされる一連のタップを含む、シフト・レジスタが含まれている。ＦＩＲフィルタの出力は、任意の所与の時点にシフト・レジスタ内に所在するデータ・ビット・ストリームの加重和として、すなわち、ストリームの個々のデータ・ビットをタップ係数で重み付けすることから得られる和として生成される。加重和は、ｚドメインにおけるＦＩＲフィルタの入力と出力の間の伝達関数として表すことができ、典型的には、Ｈ（ｚ）＝Ｓ［１＋（ｂ１）ｚ−１＋（ｂ２）ｚ−２＋（ｂ３）ｚ−３．．．＋（ｂｎ）ｚ−ｎ］の形をとり、ここでｂ１、ｂ２、ｂ３、及びｂｎは、タップ係数である（タップ係数は通常、ロジック内のレジスタによって設定される）。Ｓは倍率であり、プリエンファシスでは係数は全て負である。ＦＩＲフィルタの係数の決定要因としては、伝送媒体の特性、伝送データ・レート、ボード・コネクタ及びパッケージのタイプ等が挙げられる。
【０００８】
具体的には、ＮタップＦＦＥ１１は、ＮタップＦＩＲ１１ａと、その後に並列に続くＮ個の前ドライバ１１ｂ又はＮ個のドライバ１１ｃあるいはその両方とを含んでいる。ＦＦＥのタップ係数ｂ０、ｂ１、ｂ２、及びｂｎは、デジタル／アナログ変換機（ＤＡＣ）１２に提示される場合に制御信号Ｔ０、Ｔ１、Ｔ２、及びＴｍによって決定される、ドライバ段のバイアス電流である。これらの制御信号Ｔ０、Ｔ１、Ｔ２、及びＴｍは、ロジックによって他の場所で生成され、レジスタを介してＤＡＣ１２に提供される。概して顧客は、そのようなレジスタを介して、顧客自身の具体的な応用例の必要に応じてＦＦＥのタップ係数に関する制御信号Ｔ０、Ｔ１、Ｔ２、及びＴｍを、ベンダの推奨値にセットする。
【０００９】
図２には、送信機１００によって送信されるようなタイプの信号を受信する従来のデータ受信機が示されている。図に示されるように、伝送チャネル（図示せず）から着信した直列化高速差動データ信号ＲＸＤＰ及びＲＸＤＮは、反射を低減するために、受信機の抵抗終端回路２３によって１００オームのインピーダンスで差動的に終端される。受信機の同相電圧バイアス回路（common mode voltage bias circuit) ２４は、異なる動作モード（ＡＣ結合モード又はＤＣ結合モード）について最適なデータ受信機の同相電圧選択を可能にするために使用される。直列化データＲＸＤＰ及びＲＸＤＮは、データ受信機の前方回路２０で受信され、次にデシリアライザ２１によって非直列化されて並列形式に戻される。一般に、データ受信機の前方に有効な着信データが存在するかどうかを検出できる能力を有するには、データ受信機の一部として信号検出回路２２が必要とされる。
【００１０】
実際には、ＳｅｒＤｅｓチップを使用位置に配置する最初のステップとして、いくつかの異なる長さのケーブル又はバックプレーンの相互接続あるいはその両方は、ジッタが最小限に抑えられるデータ送信機１００用の最適なＦＦＥ設定を判定するように特徴付けられる。次に、ＦＦＥのタップ係数を設定するための情報が顧客に与えられる。次に、レジスタ・インターフェイスを介してタップ係数に関する設定を入力することができる。
【００１１】
ＳｅｒＤｅｓチップが作動された場合、タップ係数の設定を含めた制御設定を手動で操作し、オシロスコープ上の結果を観察することによって、システム内の所与の点の出力に関する伝送データ・アイ（transmitted data eye）を最適化することができる。次に、制御設定は、同様の手法で使用される全てのＳｅｒＤｅｓユニットに、すなわち、特定の速度で動作する、特定の伝送パラメータを有する等、特定の応用例で使用するために設置された全てのＳｅｒＤｅｓユニットに適用される。
【００１２】
適切な制御設定を決定する前述の各種技法は一般に、「事前設定（preset）」等化として説明されることもある、伝送信号の特定の周波数が強調される度合いである「等化」機能に関与する。事前設定等化では、ＳｅｒＤｅｓユニットが設置される各々の特定の応用例について、個別に設定を決定する必要がある。このため、事前設定等化は、制御設定を決定するには柔軟性に欠ける手法と考えられる。しかしながら、事前設定等化ではいくつかのＳｅｒＤｅｓユニットに関して誤った設定がなされ、その結果問題が発生する可能性がある。不十分な等化が適用される場合には、高い周波数の損失に関する補償がさほど効果を発揮しなくなる。その一方、過度の等化が適用される場合には、過剰な電力が消費され、過剰なクロストーク雑音が生成され、隣接するＳｅｒＤｅｓユニットからの信号を搬送するリンクに流入する恐れもある。
【特許文献１】米国特許第６５６３８６３号
【発明の開示】
【発明が解決しようとする課題】
【００１３】
前述のＦＦＥ（フィードフォワード等化器）、ＤＦＥ（判定フィードバック等化器）、及び理想的でない伝送チャネルに起因する高い周波数の減衰を補償する他の組込型プレディストーション回路等、様々な既存の等化回路が存在する。しかしながら、これらの等化回路は、データ送信機に基づくか、又はデータ受信機に基づくか、のいずれかである。言い換えれば、データ送信機とデータ受信機の間にはフィードバックが確立されず、すなわちいかなる通信も確立されない。これらの等化回路はいずれも伝送チャネルの特性を完全には分析することができず、それ故、等化パラメータを調整することもできない。これらの等化回路はいずれも、伝送チャネルに起因する高い周波数の損失を最適な形で補償することはできない。
【００１４】
米国特許第６５６３８６３号（「８６３号特許」）には、中央処理装置（ＣＰＵ）を有するコンピュータ・モデムで使用するエコー消去スキームが記載されている。コンピュータ・モデムは、電話回線（伝送チャネル）上での伝送のためにサンプルとアナログ信号の間の変換を行うデジタル／アナログ変換機（データ送信機）とアナログ／デジタル変換機（データ受信機）とを含む、トランシーバ・インターフェイスを有する。従来の２つの適応型ＦＩＲ（有限インパルス応答）フィルタが使用される。第１のフィルタは、通常の動作中に、モデムの送信チャネルを介して送信されたデータと、トランシーバ・インターフェイスの受信チャネル上で受信されたデータとの間のエコー補正に応答して適応化を図るために使用される。８６３号特許ではエコー・キャンセラと称される第２のフィルタは、第１のフィルタがデータ「欠乏状態（starved）」にあった期間中に、第１のフィルタによって推定されたエコーに応答して適応化を図る。次に、エコー・キャンセラは、通常の動作中に受信された前記信号から適応化済みのエコーを抜き取って、遠方のモデム信号（far modem signal）だけを取得するのに使用される。伝送パスのエコー特性が変更されたことに応答して２つのＦＩＲフィルタを適応的に調整するために、送信機と受信機の間に閉ループ・フィードバック・パスが確立される。しかしながら、８６３号特許において、閉ループ・フィードバック・パスは、トランシーバ・インターフェイスを経由する代わりにＣＰＵとのインターフェイスを経由している。
【課題を解決するための手段】
【００１５】
本明細書に記載される本発明の諸態様によれば、シリアル・データ通信用の、特に高速シリアル・データ通信用の自動適応型等化方法及びシステムが提供される。
【００１６】
本発明の一態様によれば、データ伝送システム９００は、送信機ユニット１００と、受信機ユニット２００とを含んでいる。送信機ユニット１００は、等化情報に従って調整可能な送信特性を有する。送信機ユニット１００は、所定の信号を送信するように動作可能であり、受信機ユニット２００は、所定の信号を受信するように動作可能である。受信機ユニット２００はさらに、受信された信号のアイ開口を検査することによって等化情報を生成し、等化情報を送信機ユニット１００に送信するように動作可能である。
【００１７】
本発明の別の態様によれば、通信システムの等化を実施する方法は、送信機ユニット１００から所定の信号を送信するステップと、所定の信号を受信機ユニット２００によって受信するステップと、等化情報を決定するために、受信された信号のアイ開口を分析するステップと、等化情報を使用して送信機ユニット１００の送信特性を調整するステップとを含む。
【００１８】
本発明のさらに別の態様によれば、データ受信機ユニット２００は、所定の信号を受信し、受信した所定の信号のアイ開口を検査することによって等化情報を生成し、所定の信号を送信する送信機ユニット１００に等化情報を送信するように動作可能である。
【００１９】
本発明の好ましい一態様に従った方法は、任意のＳｅｒＤｅｓの適用環境下で実時間で使用される自動適応型等化を含む。こうした方法によれば、伝送チャネルの特性は、疑似ランダム・データ・パターンの送受信を通じて学習される。伝送チャネルの特性が学習された場合、それに従って、理想的でない伝送チャネルに起因する信号周波数スペクトルの上限に近い損失が等化されるように、ＳｅｒＤｅｓの送信機におけるＦＦＥのタップ係数が適応的に調整される。
【００２０】
本発明の好ましい諸態様に従い、高速シリアル・データ・リンク用の自動適応型等化システムが提供される。本発明のこうしたシステムの実施形態において、一般的なデータ送信機（ＴＸ）１００には、データ送信機１００側に常駐するアップ・チャネル（upchannel）受信機（ＵｐｃｈＲｘ）５００およびアップ・チャネル受信機ロジック（ＵｐｃｈＲｘＬｏｇｉｃ）４００、ならびにデータ受信機２００側に常駐するアップ・チャネル送信機（ＵｐｃｈＴｘ）６００およびアップ・チャネル送信機ロジック（ＵｐｃｈＴｘＬｏｇｉｃ）７００が備えられる。アップ・チャネル送信機ロジック７００は、受信されたデータのアイ開口を分析し、高い周波数の損失をより良い形で補償するＦＦＥのタップ係数（アップ・チャネル・データ）を計算する。アップ・チャネル送信機６００は、アップ・チャネル送信機ロジック７００から符号化されたアップ・チャネル・データを受信し、チャネルを介してデータをアップストリームに送信する。アップ・チャネル受信機５００は、チャネルからアップ・チャネル・データを受信し、このデータをアップ・チャネル受信機ロジック４００に配信する。アップ・チャネル受信機ロジックは、アップ・チャネル受信機２００から受信したアップ・チャネル・データを復号化し、それに従ってＦＦＥのタップ係数を更新する。
【００２１】
本発明の他の好ましい諸態様によれば、データ受信機側で受信されたデータ信号のアイ開口を分析するステップと、次に、高い周波数の損失が打ち消されるようにデータ送信機のＦＦＥのタップ係数を調整してチャネルを適応的に等化するステップとによって、チャネル特性を評価するための自動化された方法が提供される。
【００２２】
本発明の別の好ましい態様によれば、自動適応型等化は次のように実施される。データ送信機１００は、ある期間にわたって疑似ランダム・データ・パターンをダウンストリームのデータ受信機に送信する。次に、データ送信機は、送信を停止して高インピーダンス（高Ｚ）状態に入る。そのような状態において、データ送信機１００は、送信機のドライバ段を作動させるのに使用されるバイアス電流をオフに切り替えることによってディスエーブルされる。データ送信機が疑似ランダム・データ・パターンを送信している間に、データ受信機２００はデータ・パターンを受信し、これを非直列化して並列形式に戻す。次に、受信機のアップ・チャネル送信機ロジック７００を使用して、受信されたデータ信号のアイ開口が統計的に分析される。受信された信号のアイ開口を分析することによって、伝送チャネルの特性が評価され学習される。
【００２３】
本発明の好ましい一態様によれば、受信された信号のアイ開口の測定に基づいて、信号のアイ開口が改善されるようにＦＦＥのタップ係数を設定又は調整するための制御情報が決定される。制御情報は、データ受信機側のアップ・チャネル送信機からデータ送信機側のアップ・チャネル受信機へとデータ伝送チャネルのアップ・チャネル方向に送信される。
【００２４】
本発明の他の好ましい諸態様によれば、データ伝送チャネル３００のデータ送信機１００側において、アップ・チャネル受信機５００は、送信された制御情報を受信し、アップ・チャネル受信機ロジック４００は、この制御情報を復号化する。これに従ってＦＦＥのタップ係数が更新された後、データ送信機１００が再アクティブ化され、データ伝送チャネルのダウンストリーム方向のデータ受信機２００に疑似ランダム・データ・パターンが再送信される。その後、データ・パターンを受信し、信号のアイ開口を測定し、アップ・チャネル受信機へのアップ・チャネル方向の再送信を行うために更新された制御情報を決定する、前述のプロセスが再開される。この反復性適応型等化（iterative adaptive equalization）プロセスは、最適なデータのアイ開口が達成されるまで、すなわちデータのアイ開口が所定の基準を上回るまで、又は反復による顕著な改善がそれ以上達成されなくなるまで、あるいはその両方が達成されるまで続く。
【００２５】
本発明の他の好ましい諸態様によれば、アップ・チャネル受信機を単一のチップ内にあるデータ送信機１００の出力に接続できる能力によって、アップ・チャネル受信機５００を使用してデータ送信機の動作を監視することが可能となる。このようにして、アップ・チャネル受信機５００は、チップの実動検証テスト中に（ウェーハ・レベルでのパッケージ化前テスト中、又はモジュール・レベルでのパッケージ化中もしくはパッケージ化後のテスト中、あるいはその両方のテスト中に）データ送信機１００によって出力されたテスト信号を受信する、データ送信機１００のアナログ・テスト及びロジック・テスト用の受信機として利用することができる。次に、アップ・チャネル受信機５００の出力は、ロジック・レベル信号としてチップの走査インターフェイスに転送され、外部のテスト装置に出力される。アップ・チャネル受信機は、小さい領域を占有し、クリティカル（critical）直列化高速データ・パスに対して無視できる寄生負荷しか加えない、前記データ送信機の最も出力側に常駐する光受信機である。
【００２６】
同様に、本発明のこうした好ましい諸態様によれば、アップ・チャネル送信機６００を同一のチップ内にあるデータ受信機２００の前端の入力（ＴＸＤＰ、ＴＸＤＮ）に接続できる能力を使用して、同一のチップ上のデータ受信機２００に、テスト信号（チップの走査インターフェイスからデータ受信機２００に提供されるテスト信号等）を送信することが可能となる。このようにして、アップ・チャネル送信機６００は、アップ・チャネル受信機に関して前述したように、ウェーハ・レベル及びモジュール・レベルでのチップの実動検証テスト中にデータ受信機２００の動作をテストする、低周波数送信機として利用することができる。次に、データ受信機の出力は、典型的にはロジック・レベル信号として又はアナログ信号としてあるいはその両方としてチップの走査インターフェイスに転送され、外部のテスト装置に出力される。アップ・チャネル受信機５００の場合と同様に、アップ・チャネル送信機６００も、小さい領域を占有し、クリティカル直列化高速データ・パスに対して無視できる寄生負荷しか加えない光受信機である。
【００２７】
このようにして、本発明の本態様によれば、ＳｅｒＤｅｓのデータ送信機側のアップ・チャネル受信機５００と、ＳｅｒＤｅｓの受信機側のアップ・チャネル送信機６００とは、ウェーハ・レベルとモジュール・レベルの両方で、ＳｅｒＤｅｓチップに関するより集中的なアナログ・テスト及びロジック・テストを容易にする。それによって改善されるテストの例としては、例えば、ウェーハ・レベルでのＬＳＳＤ（ロジック・レベル走査設計）テスト、モジュール・レベルでのＤＣマクロ・テスト、ＪＴＡＧ（ジョイント・テスト・アクション・グループ）規格に準拠する境界テスト、及び、例えば疑似ランダム・ビット・シーケンス（ＰＲＢＳ）の送信を使用したＳｅｒＤｅｓの動作に関するオン・スピード・テスト等が挙げられる。こうしたテストを用いた場合は、パッケージ化に先立つウェーハ・レベル等、プロセスの早期段階で故障チップが識別できるようになり、それによってパッケージ化の費用が低減されるだけでなくそのような故障チップを識別するのに要する総テスト時間も短縮される。ウェーハ・レベルでより良いテストを行うことにより、パッケージ化チップの生産歩留まりを改善することが可能となる。
【発明を実施するための最良の形態】
【００２８】
図３は、本発明の一実施形態に従った高速シリアル・データ伝送システム９００を示すブロック図である。図３に示される前記システムは、自動適応型等化システムと呼ばれる。こうしたシステムは、一般的なデータ送信機１００と、一般的なデータ受信機２００とを含む。並列入力データＤＩＮ０、ＤＩＮ１、ＤＩＮ２、及びＤＩＮ３はデータ送信機１００に供給され、データ送信機１００はこのデータを直列化して、高速差動データ信号ＴＸＤＰ及びＴＸＤＮとして逐次出力する。これらの信号は、理想的でない伝送チャネル３００を介してデータ受信機２００にダウンストリーム送信される。差動データ信号ＲＸＤＰ及びＲＸＤＮは、伝送チャネル３００を通過することによって修正された、これらの信号を表す。データ受信機２００は、伝送チャネル３００から直列化高速差動データ信号ＲＸＤＰ及びＲＸＤＮを受信し、そこから受信したデータを非直列化して、データ信号ＤＯＵＴ０、ＤＯＵＴ１、ＤＯＵＴ２、及びＤＯＵＴ３のような並列形式に戻す。伝送チャネル３００は、ＤＣ結合型またはＡＣ結合型のいずれでも可能である。伝送チャネル３００がＡＣ結合型である場合、伝送チャネル３００を通る差動信号ＴＸＤＰ及びＴＸＤＮのパス内に、１対の大きなオフ・チップＤＣ阻止コンデンサＣＰ及びＣＮが挿置される。
【００２９】
データ伝送システム９００はさらに、データ受信機側に設けられたアップ・チャネル送信機６００およびアップ・チャネル送信機ロジック７００、ならびにデータ送信機側に設けられたアップ・チャネル受信機５００およびアップ・チャネル受信機ロジック４００を含む。ＤＣ結合型の場合、伝送チャネル３００を通る信号のパス内にＤＣ阻止コンデンサが挿置される。アップ・チャネル回路７００、６００、５００、及び４００が追加される場合、伝送チャネル３００は、直列化高速データ信号が送信されるダウンストリーム方向とは反対のアップストリーム方向で利用され、その結果、同一の伝送チャネル３００を介してデータ受信機２００からデータ送信機１００に等化を実施するための情報が送信されるようになる。このようにすれば、データ送信機１００と、伝送チャネル３００と、データ受信機２００との間には、適応型等化を可能にするフィードバック・ループが効果的に確立される。データ送信機１００のＦＦＥのタップ係数が適応的に最適化され、それによって、理想的でない伝送チャネル３００に起因する高い周波数の損失が補償される。アップ・チャネル対応データ受信機２００の目的は、受信されたデータのアイ開口を分析することによって伝送チャネルを特徴付け、データのアイ開口が改善されるように、ＦＦＥの新しい１組のタップ係数を計算することである。次に、アップ・チャネル送信機６００を使用して、ＦＦＥのタップ係数を設定するための情報が、データ受信機側からデータ送信機側へと伝送チャネル３００に沿って、アップストリームに送信される。
【００３０】
自動適応型等化プロセスは、データ送信機１００と、データ受信機２００と、アップ・チャネル送信機の回路（アップ・チャネル送信機６００及びアップ・チャネル送信機ロジック７００）と、アップ・チャネル受信機の回路（アップ・チャネル受信機５００及びアップ・チャネル受信機ロジック４００）との間で連動的な対話を行うことによって実現されるものである。自動適応型等化は、疑似ランダム・データ／高ｚ（高インピーダンス）モード／疑似ランダム・データ／高ｚモード／．．．／疑似ランダム・データ／高ｚモード、という等化データ・パターンを、データ送信機１００に繰返し送信させることによって達成されるものである。疑似ランダム・データを送信する時間間隔は、データのアイ開口に関する有益かつ表象的な分析を行うに足る十分なデータ・サンプルを、データ受信機２００に蓄積するのに十分な長さとなるように選択される。又、高ｚモードにある間の時間間隔は、データ受信機側のアップ・チャネル送信機６００と、データ送信機側のアップ・チャネル受信機５００との間での、アップ・チャネル・データの送受信（ＮタップＦＦＥの１組の係数）を完了させるのに十分な長さの時間間隔となるように選択される。
【００３１】
疑似ランダム・データが送信されている間、データ送信機１００は、疑似ランダム・ビット・ストリーム（ＰＲＢＳ）等の組込型の疑似ランダム・データを送信する通常の動作モードにある。こうした送信中に、データ受信機２００は、信号ＲＸＤＰ及びＲＸＤＮから直列化高速データを受け取り、次に、このデータを非直列化して並列データ信号ＤＯＵＴ０、ＤＯＵＴ１、ＤＯＵＴ２、及びＤＯＵＴ３の形に戻す。アップ・チャネル送信機ロジック７００は、非直列化されたデータＤＯＵＴ０、ＤＯＵＴ１、ＤＯＵＴ２、及びＤＯＵＴ３を受信し、受信したデータのアイ開口を統計的に分析し、次に、伝送チャネルに起因する高い周波数の損失の取消しがさらに調整されるように、ＦＦＥの新しい１組のタップ係数を計算する。
【００３２】
データ送信機１００が疑似ランダム・データの送信を完了させるとすぐに、データ送信機１００は、アップ・チャネル受信機ロジック４００によって強制的に高ｚモードにされる。データ送信機１００は、ドライバ段に対するバイアス電流ｌＢをオフに切り替えることによってディスエーブルされる。その時点で、データ送信機の出力ＴＸＤＰ及びＴＸＤＮはいずれも、抵抗終端回路１１３（図６）によってＶＴＴまで引き上げられる。データ受信機の前方にある信号検出回路１２２は、ゼロ差動入力データ・ストリームを感知し、それを非有効着信データとしてフラグ付けする（ＳｉｇＤｅｔＯｕｔ＝Ｌｏｗ）。この状態すなわちＳｉｇＤｅｔＯｕｔ＝Ｌｏｗは、アップ・チャネル送信機６００をイネーブルして（ＵｐｃｈＴｘＥｎ＝Ｈｉｇｈ）アップ・チャネル受信機５００へのアップ・チャネル・パケット（ＦＦＥのタップ係数）の送信を開始することが可能になるように、アップ・チャネル送信機ロジック７００にシグナリングする。これに従って、アップ・チャネル送信機６００は次に、アップ・チャネル・パケットをアップストリームに送出する。高ｚモードの間はデータ送信機１００がディスエーブルされるので、アップ・チャネル・データは衝突せずに伝送チャネル３００のデータ送信機側に着信する。アップ・チャネル受信機５００は、無衝突のアップ・チャネル・データを受信し、このデータをアップ・チャネル受信機ロジック４００に配信する。アップ・チャネル受信機ロジック４００は、アップ・チャネル・データを復号化し、それに従ってデータ送信機のＦＦＥのタップ係数を更新する。
【００３３】
データ受信機２００側でのアップ・チャネル・データの送信が完了すると、アップ・チャネル送信機６００はディスエーブルされ、アップ・チャネル送信機ロジック７００からの次のアクティブ化信号を待つ。同様に、データ送信機１００側でのＦＦＥのタップ係数の更新が完了すると、データ送信機１００が再アクティブ化されて疑似ランダム・データが送信される。データ受信機２００は、直列化高速データＲＸＤＰ及びＲＸＤＮを受信し、直列化高速データを非直列化して並列形式に戻し、アップ・チャネル送信機ロジックは、受信されたデータを蓄積し、データのアイ開口を再び分析する。本反復性等化プロセスは、最適なデータのアイ開口が達成されるまで続く。本発明によれば、本反復性等化プロセスは自動適応型等化と呼ばれる。
【００３４】
自動適応型等化は、レジスタ（ＵｐｃｈＴｘＬＥｎ＝Ｈｉｇｈ及びＵｐｃｈＲｘＬＥｎ＝Ｈｉｇｈ）を介して顧客によっていつでも開始することができる。自動適応型等化が完了すると、データ送信機のＦＦＥは、理想的でない伝送チャネルに起因する高い周波数の減衰を効果的に打ち消すＦＦＥの１組の新しいタップ係数を用いて最適化される。しかしながら、等化プロセスの間に実際のデータ伝送を行うことは許可されない。それ故、本等化プロセスは一般に、データ伝送システム９００が電源投入されたときに、又は新しいライン・カードが設置された後に、又はＦＦＥのタップ係数に関する再最適化が必要となる他の状況下で発生するものである。
【００３５】
伝送チャネルに起因する高い周波数の損失を打ち消すために、本発明に従ってＦＦＥのタップ係数を調整することによってデータのアイ開口を最適化することは、完全自動型の等化プロセスとして特徴付けることができる。完全自動型とは、代表的な伝送チャネルを収集し特徴付けるのに人的努力が何ら必要とされないことを意味する。さらに、ＦＦＥのタップ係数の様々な組合せを調整するのにも人的努力は何ら必要とされず、又、データのアイ開口を観察及び分析する実験機器をセット・アップするためにこれまでなされてきた活動はもはや必要とされず、それについての人的努力も解消される。顧客は、レジスタ（ＵｐＣｈＴｘＬＥｎ＝Ｈｉｇｈ及びＵｐＣｈＲｘＬＥｎ＝Ｈｉｇｈ）を制御して、アップ・チャネルの適応型等化プロセスをいつでもアクティブ化することができ、その後数ミリ秒程度で、使用される適用環境の伝送チャネルを完全に分析し、理解することができる。このようにすれば、最適なＦＦＥの１組のタップ係数が発見され、係数が疑似ランダム・データを用いて完全にテストされた後に、実際のデータ伝送が行われるようになる。
【００３６】
本発明の一実施形態によれば、データ受信機内のアップ・チャネル送信機ロジックが受信したデータを蓄積し、データのアイ開口の品質を統計的に評価する、適応型等化が実施される。アップ・チャネル送信機を介してデータのアイ品質をどのように調整すべきかに関する情報が、データ送信機にフィードバックされる。等化プロセスは反復性があり、最適なデータのアイ開口が達成されるまで引き続きＦＦＥのタップ係数を調整することになる。
【００３７】
図４に示されるように、アップ・チャネル送信機６００は、一般的なシングル・エンド差動変換機デバイス対（デバイス６０及び６１）と、その後に続く、一方のレッグ上又は他方のレッグ上のテール・バイアス電流ｌｂｉａｓの進路を操作するのに使用される一般的な差動ＮＦＥＴ対、ＴＩＮＰ及びＴＩＮＮとを含んでいる。ＵｐＣｈＴｘＤａｔａは、アップ・チャネル・データであり、ＵｐＣｈＴｘＥｎは、信号検出回路の出力ＳｉｇＤｅｔＯｕｔに基づいてアップ・チャネル送信機をイネーブル又はディスエーブルするロジック制御信号である。いずれの信号もアップ・チャネル送信機ロジックによってフィードされるものである。ＵｐＣｈＴｘＥｎ＝Ｌｏｗである場合、ＵｐＣｈＴｘＤＰとＵｐＣｈＴｘＤＮはいずれもＬｏｗとなり、ＴＩＮＰとＴＩＮＮはいずれもオフに切り替えられ、又、電圧バイアスＶＢＩＡＳをオフに切り替えることによってテール電流デバイスＴＢＩＡＳがディスエーブルされ、それによって、アップ・チャネル送信機６００はｘ完全にディスエーブルされる。ＵｐＣｈＴｘＥｎ＝Ｈｉｇｈである場合、アップ・チャネル・データＵｐＣｈＴｘＤａｔａに従ってＴＩＮＰとＴＩＮＮとが切り替わり、テール電流デバイスＴＢＩＡＳは、定バイアス電流ＩＢＩＡＳを伴って完全にオン状態となる。例えば、ＵｐＣｈＴｘＥｎ＝Ｈｉｇｈ及びＵｐＣｈＴｘＤａｔａ＝Ｈｉｇｈであり、ＵｐＣｈＴｘＤＰ＝Ｈｉｇｈ及びＵｐＣｈＴｘＤＮ＝Ｌｏｗであり、ＴＢＩＡＳが定量のＩＢＩＡＳを伴うオン状態にある場合、ＴＩＮＰがオン状態となってＲＸＤＮ＝Ｌｏｗになるまで引き下げられ、ＴＩＮＮがオフ状態となってＲＸＤＰ＝Ｈｉｇｈになるまで引き上げられる。
【００３８】
図５に示されるように、アップ・チャネル受信機５００は、従来のヒステリシス比較器５０と、その後に続く、アナログ電源ドメインＶＴＴからロジック電源ドメインＶＤＤへの遷移を行う一般的なレベル・シフタ５１とを含む。ヒステリシス比較器５０は、正開閉装置（positive trip）（ＬｏｗからＨｉｇｈに出力が遷移する）を１つと、負開閉装置（negative trip）（ＨｉｇｈからＬｏｗに出力が遷移する）を１つ、合わせて２つの標準的な比較器を含む。ヒステリシス比較器５０は、アップ・チャネル受信機が電源雑音の影響を受けないように良好な雑音マージンを確立するのに必要である。ヒステリシスの閾値は、アクティブ負荷ＰＦＥＴ（ＴＮＬ／ＴＰＬ及びＴＮＲ／ＴＰＲ）とバイアス電流ｌｂｉａｓとの比で決定される。一般に、この比が高くなるほど、又はバイアス電流が高くなるほど、ヒステリシスの閾値も高くなる。必要とされるヒステリシスの閾値量は、アップ・チャネル・データの振幅、ならびにＴＸＤＰ及びＴＸＤＮに流入する雑音の量に依存する。
【００３９】
図６は、データ・トランシーバがＤＣ結合モードにある場合のアップ・チャネルの動作を示す。ＤＣ結合モードとは、ＤＣ阻止コンデンサＣＰ及びＣＮを介在させることなく、データ送信機１００が伝送チャネルを介してデータ受信機２００に接続されることを意味する。受信機の同相電圧バイアス回路１２４は、受信機の抵抗終端回路１２３に抵抗終端電圧（ＶＴＲ）を配信し、これによって同相電圧がＶＴＲにセットされる。適応型等化プロセスの間に、データ送信機１００がチャネルを介して疑似ランダム・データをダウンストリームに送信している場合、抵抗終端回路１１３および１２３はいずれも１００オームに差動的に調整され、信号検出回路が通常の直列化着信データ（ＳｉｇＤｅｔＯｕｔ＝Ｈｉｇｈ）を感知すると、ＵｐＣｈＴｘＥｎを強制的にＬｏｗにするため、アップ・チャネル送信機６００がディスエーブルされる。疑似ランダム・データの送信が完了すると、データ送信機１００は直ちに、アップ・チャネル受信機ロジック４００によって高ｚモードにされ、ＴＸＤＰとＴＸＤＮはいずれもＶＴＴまで引き上げられる。かくして、ゼロ差動直列化データは、データ受信機２００の信号検出回路によって感知される。信号検出回路は、非有効着信データを決定し、それによってＳｉｇＤｅｔＯｕｔがＬｏｗに切り替えられ、ＵｐＣｈＴｘＥｎが強制的にＨｉｇｈにされる。ＵｐＣｈＴｘＥｎ＝Ｈｉｇｈは次に、アップ・チャネル送信機をイネーブルすると同時に、データ受信機の抵抗終端回路１２３をディスエーブルする（ＲＸＲＤｉｓ＝Ｈｉｇｈとは、データ受信機上のＲＸＤＰ及びＲＸＤＮが有限抵抗器で終端されることを意味する）。アップ・チャネル送信機ロジック７００からのアップ・チャネル・データ、例えばＵｐＣｈＴｘＤａｔａ＝Ｈｉｇｈ（「１」というアップ・チャネル・データ）が着信した場合、テール電流ｌｂｉａｓはＲＸＤＮレッグを通過するが、ＲＸＤＰレッグを通過する電流は存在せず、それ故、ＲＸＤＮ＝Ｌｏｗ（ＶＴＴ−５０オーム＊ｌｂｉａｓと等しい）及びＲＸＤＰ＝Ｈｉｇｈ（ＶＴＴと等しい）となる。アップ・チャネル受信機５００は、ＴＸＤＮとＴＸＤＰとを比較して、ＴＸＤＮがＴＸＤＰ未満であり、その差が前記ヒステリシスの閾値を超える場合には、Ｈｉｇｈを出力し、一方、ＴＸＤＮがＴＸＤＰよりも高く、その差がヒステリシスの閾値を超える場合には、Ｌｏｗを出力する。データ受信機側で最後のアップ・チャネル・データが完了すると、アップ・チャネル送信機６００がアップ・チャネル送信機ロジック７００によってディスエーブルされると同時に、ＲＸＤＰ及びＲＸＤＮ上では、受信機の抵抗終端回路１２３が１００オームで差動的にイネーブルされる。同様に、データ送信機側でも、最後のアップ・チャネル・パケットが受信され、アップ・チャネル受信機ロジック４００によるＦＦＥのタップ係数の更新が完了すると、データ送信機６００がイネーブルされ、疑似ランダム・データの送信が再開される。適応型等化プロセスが続行される。
【００４０】
図７は、図６を参照しながら前述したＤＣ結合モードにおける動作の信号レベルを示す。図７を左から右に見ていくと、データ送信機によるＰＲＢＳの送信中にデータ受信機２００の入力部に提示されるデータ信号ＲＸＤＰ及びＲＸＤＮが、２２０で表されている。それ故、個々の信号スイングを約０．５０Ｖとした場合、ＲＸＤＰ信号とＲＸＤＮ信号の各々のレベルはそれぞれ、０．６８Ｖと１．１８Ｖとなる（ピーク間ではない）。この差動対に関するピーク間の信号スイングは、上記のスイングの２倍、すなわち１．００Ｖとなる。この後に続く約１００ナノ秒の間隔２３０は、その時間にデータ送信機が（前述のように）ディスエーブルされ、アップ・チャネル・データ受信機の送信準備が行われるものである。ＵｐＣｈＴｘＤａｔａの信号レベルは、２４０で表されている。ＵｐＣｈＴｘＤａｔａは、典型的にはＰＲＢＳよりも遥かに低い周波数を有し、ＰＲＢＳは、これとは対照的に通常のＳｅｒＤｅｓ動作用の速度で送信される。ＵｐＣｈＴｘＤａｔａは、約１マイクロ秒間送信される。例えば、前記ＵｐＣｈＴｘＤａｔａは、０．９３から１．１８Ｖの間の信号スイングを有する。この後に続く別の間隔２５０は、その時間中にアップ・チャネル送信機がディスエーブルされ、データ送信機の作動準備が再び行われるものである。データ送信機は２６０でＰＲＢＳの送信を再開する。
【００４１】
図８は、データ・トランシーバがＡＣ結合モードにある場合のアップ・チャネルの動作を示す。ＡＣ結合モードとは、２つのＤＣ阻止コンデンサＣＰ及びＣＮを介在してデータ送信機１００が伝送チャネルを介してデータ受信機２００に接続されることを意味する。同相電圧バイアス回路１２４は、データ受信機２００にとって最適な同相電圧となるように予め選択された０．８＊ＶＤＤの電圧を、抵抗終端回路１２３に配信する。適応型等化プロセスの間に、データ送信機１００が前記チャネルのダウンストリームを介して疑似ランダム・データを送信している場合、抵抗終端回路１１３及び１２３はいずれも１００オームに差動的に調整され、信号検出回路が通常の直列化着信データ（ＳｉｇＤｅｔＯｕｔ＝Ｈｉｇｈ）を感知すると、ＵｐＣｈＴｘＥｎを強制的にＬｏｗにするため、アップ・チャネル送信機６００がディスエーブルされる。疑似ランダム・データの送信中は、データ送信機の出力ＴＸＤＰ及びＴＸＤＮにおいてＶＴＴ−（ＴＸＤＰ−ＴＸＤＮ）の長期間の同相電圧が確立される。疑似ランダム・データの送信が完了すると、データ送信機１００は直ちに、アップ・チャネル受信機ロジック４００によって高ｚモードにされる。ドライバ電流をオフに切り替えることによってデータ送信機のドライバ段がディスエーブルされるので、データ送信機の出力ＴＸＤＰ及びＴＸＤＮはそれ以前のＶＴＴ−（ＴＸＤＰ−ＴＸＤＮ）の長期間の同相電圧からＶＴＴの同相電圧に引き上げられる。データ送信機１００における本同相電圧の増分（ＴＸＤＰ−ＴＸＤＮ）は、大きなＤＣ阻止コンデンサＣＰ及びＣＮがあるために、データ受信機２００に見えない形で伝達され、それによって、ＲＸＤＰとＲＸＤＮはいずれもそれ以前の長期間の同相電圧０．８＊ＶＤＤから０．８＊ＶＤＤ＋（ＲＸＤＰ−ＲＸＤＮ）の同相電圧まで上昇する。
【００４２】
データ送信機１００が強制的に高ｚモードにされるとすぐにＴＸＤＰ及びＴＸＤＮがＶＴＴまで引き上げられ、ゼロ差動直列化データがチャネルを介して送られ、データ受信機２００の信号検出回路によって感知される。信号検出回路は、非有効着信データを決定し、ＳｉｇＤｅｔＯｕｔをＬｏｗとするフラグ付けを行い、ＵｐＣｈＴｘＥｎをＨｉｇｈに変更する。ＵｐＣｈＴｘＥｎ＝Ｈｉｇｈによってアップ・チャネル送信機６００がイネーブルされ、抵抗終端回路１２３がディスエーブルされる。次に、アップ・チャネル送信機ロジック７００からのアップ・チャネル・データ、例えばＵｐＣｈＴｘＤａｔａ＝Ｈｉｇｈ（「１」というアップ・チャネル・データ）が着信した場合、テール電流ｌｂｉａｓは全てＲＸＤＮレッグを通過するが、ＲＸＤＰレッグを通過する電流は存在せず、それ故、ＲＸＤＮ＝Ｌｏｗ（ＶＴＴ−５０オーム＊ｌｂｉａｓと等しい）、ＲＸＤＰ＝Ｈｉｇｈ（ＶＴＴと等しい）となる。アップ・チャネル受信機５００は、ＴＸＤＮとＴＸＤＰとを比較する。ＴＸＤＮがＴＸＤＰ未満であり、その差がヒステリシスの閾値を超える場合には、アップ・チャネル受信機５００はロジックＨｉｇｈを出力し、一方、ＴＸＤＮがＴＸＤＰよりも高く、その差がヒステリシスの閾値を超える場合には、アップ・チャネル受信機５００はＬｏｗを出力する。
【００４３】
ＡＣ結合モードにおいてアップ・チャネル・データを送信する際はまず、データ受信機２００のＲＸＤＰ上及びＲＸＤＮ上で、ＤＣ阻止コンデンサＣＰ及びＣＮが０．８＊ＶＤＤ＋（ＴＸＤＰ−ＴＸＤＮ）でフル・チャージされる。向けてデータ受信機２００からデータ送信機１００にアップ・チャネル・データがアップストリームに送信されている間は、アップ・チャネル送信機６００からのＤＣ電流ｌｂｉａｓがＤＣ阻止コンデンサ内を流れ、それによってＤＣ阻止コンデンサがテール電流のソースを介して放電を開始し、その結果さらに多くのアップ・チャネル・データが送信されるようになるため、ＲＸＤＰ及びＲＸＤＮは、低い方の電圧へのシフトを開始する。周知の通り、先にフル・チャージされたコンデンサが放電を開始する場合、Δｔ＝Ｃ＊ΔＶｃａｐ／Ｉｃａｐとなるが、これは、コンデンサが大きくなるに従って、又はテール電流ｌｂｉａｓが小さくなるに従って、あるいはその両方に従って、コンデンサの放電が長くなり、又、遅くなることを意味している。約ｎＦの大きなＤＣ阻止コンデンサと、比較的小さい数ｍＡの放電電流ｌｂｉａｓとを用いると、ＲＸＤＰ及びＲＸＤＮは非常にゆっくりと放電し、各々の同相電圧も非常にゆっくりと減少する。したがって、テール電流のソースが飽和状態に保たれる限り、一定のＤＣテール電流ｌｂｉａｓが維持される。例えば、ＣＰ＝ＣＮ＝１０ｎＦのＤＣ阻止コンデンサと、５ｍＡのテール・バイアス電流ｌｂｉａｓとを用いると、データ送信機１００における３００ｍＶの同相電圧の上昇をデータ受信機２００に容易に伝達することができる。テール電流ソース・デバイスＴＢＩＡＳ（図５）のソース電圧に対するドレーン（ＶＤＳ）は、当該デバイスを飽和状態に維持して一定の電流ソースを保証するのに十分である。
【００４４】
かくして、ＶＤＤ＝１．０Ｖで、Δｔ＝Ｃ＊ΔＶｃａｐ／Ｉｃａｐ＝１０ｎＦ＊［０．８＊ＶＤＤ＋３００ｍＶ−３００ｍＶ］／５ｍＡ＝１．６マイクロ秒となる。この時間量（１．６マイクロ秒）は、ＦＦＥの１組のタップ係数の送信を完了させるのに十分な長さである。さらに、ＲＸＤＰ及びＲＸＤＮが同一のレートで放電するため、各々の差動電圧ＲＸＤＰ−ＲＸＤＮが維持され、それによってデータ送信機側の差動電圧ＴＸＤＰ−ＴＸＤＮも維持される。データ送信機１００のアップ・チャネル受信機５００は、ＴＸＤＮとＴＸＤＰとを比較する。ＴＸＤＮがＴＸＤＰ未満であり、その差がヒステリシスの閾値を超える場合には、アップ・チャネル受信機５００はＨｉｇｈを出力する。ＴＸＤＮがＴＸＤＰよりも高く、その差がヒステリシスの閾値を超える場合には、アップ・チャネル受信機５００はＬｏｗを出力する。
【００４５】
ＡＣ結合モードにおけるアップ・チャネル・データの送信が完了すると、アップ・チャネル送信機１００は、データ受信機２００上のアップ・チャネル送信機ロジック７００によってディスエーブルされる（ＵｐＣｈＴｘＥｎ＝Ｌｏｗ）。同様に、データ送信機１００では、アップ・チャネル受信機ロジック４００がＦＦＥのタップ係数の更新を終了するとすぐに、アップ・チャネル受信機ロジック４００は、アップ・チャネル受信機５００をディスエーブルし、データ送信機１００をイネーブルして疑似ランダム・データの送信を再開する。疑似ランダム・データの送信が再開されると同時に、データ送信機１００は、ＴＸＤＰ及びＴＸＤＮを迅速に出力し、ＶＴＴからＶＴＴ−（ＴＸＤＰ−ＴＸＤＮ）まで同相電圧を低下させる。この（ＴＸＤＰ−ＴＸＤＮ）の正味低下は、データ受信機の入力ＲＸＤＰ及びＲＸＤＮに見えない形で伝達される。かくして、ＲＸＤＰ及びＲＸＤＮは、通常の０．８＊ＶＤＤよりも遥かに低い同相電圧から開始し、データ受信機２００が着信側の高速差動データを正しくサンプリングするために、ある期間だけ待機してから０．８＊ＶＤＤに戻らなければならない。ＤＣ阻止コンデンサはｎＦ単位であることから、同相電圧の回復を迅速化する小さい時定数を得るには、小さい直列抵抗器が必要となる。したがって、アップ・チャネル送信機６００が最後のアップ・チャネル・データの送信を完了させるとすぐに、データ受信機２００上の抵抗終端回路１２３は直ちに、１００オームで差動的にイネーブルされる。こうすることにより、ＤＣ阻止コンデンサは、同相電圧バイアス回路１２４の等化インピーダンスで直列化された５０オームの終端抵抗器を介して放電するようになる。したがって、同相電圧バイアス回路１２４が低インピーダンスになるように設計することが不可欠である。さらに、当該回路１２４は、回復を迅速化するのを積極的に助けるように設計されるものとする。１つの単純な実装は、電圧調節装置を使用して同相電圧が常に０．８＊ＶＤＤになるように積極的に調節することである。データ受信機の同相電圧が妥当な動作範囲に収まるまで回復されると、データ受信機２００は、着信側の高速差動データの通常のサンプリングを開始する。等化プロセスが続行される。
【００４６】
図９は、図８を参照しながら前述したＡＣ結合モードにおける動作の信号レベルを示し、この場合のＤＣ阻止コンデンサＣＰ及びＣＮは典型的には１０ｎＦの値を有し、データ送信機から着信したＲＸＤＰ信号及びＲＸＤＮ信号のパス内で結合される。図９を左から右に見ていくと、データ送信機によるＰＲＢＳの送信中にデータ受信機の入力部に提示されるデータ信号ＲＸＤＰ及びＲＸＤＮが、３２０で表されている。この後に続く約１００ナノ秒の間隔３３０は、その時間にデータ送信機が（前述のように）ディスエーブルされ、アップ・チャネル・データ受信機の送信準備が行われるものである。送信開始時のＵｐＣｈＴｘＤＮの信号レベルは、３４０で表されている。図９から明らかなように、又、図８に関して前述したように、ＡＣモード動作において、ＵｐＣｈＴｘＤａｔａの送信が開始されたときのＤＣ阻止コンデンサＣＰ及びＣＮのチャージ状態に応じて、同相のＵｐＣｈＴｘＤａｔａ信号は、それらの送信開始時に（ＲＸＤＰ−ＲＸＤＮ）の量だけ有益な上昇が見られる。しかしながら、阻止コンデンサの電圧が減少するに従って、ＵｐＣｈＴｘＤａｔａ信号のレベルが低下し、最終的には、例えば約０．７７Ｖ及び１．１０Ｖのレベルまで低下することになる。図７に関して前述したＤＣモードの例と同様に、ＵｐＣｈＴｘＤａｔａは、約１マイクロ秒間送信される。この後に続く別の間隔３５０は、その時間中にアップ・チャネル送信機がディスエーブルされ、データ送信機の作動準備が再び行われるものである。データ送信機は３６０でＰＲＢＳの送信を再開する。前述したＴＸＤＰ及びＴＸＤＮの同相電圧の低下は、ＰＲＢＳの送信の開始点３６０を見れば明らかである。さらに、図９を見れば明らかなように、同相電圧が回復するまで（間隔３７０まで）約２マイクロ秒掛かっている。データ受信機によって受信されたＰＲＢＳ信号のアイ開口に関するこの時間中の測定値は実際の動作を表さないので、考慮に入れられないことが好ましく、又はその他の方法で破棄されることが好ましい。間隔３７０では同相が回復されており、ＰＲＢＳ信号の測定を再開することができる。
【００４７】
本発明について、好ましい実施形態に従って説明してきたが、当業者であれば、本発明の範囲及び趣旨から逸脱することなく本発明に多くの修正及び機能拡張を施すことができ、又、本発明の趣旨及び範囲は添付の特許請求範囲によってのみ限定されることを理解するであろう。
【産業上の利用可能性】
【００４８】
本発明は、データ通信用のシステム及び方法に適用可能である。
【図面の簡単な説明】
【００４９】
【図１】組込型のフィードフォワード等化器（ＦＦＥ）を有する従来の高速シリアル・データ送信機を示す図である。
【図２】従来の高速シリアル・データ受信機を示すブロック図である。
【図３】データ送信機とデータ受信機とを含み、自動適応型等化を実施するように動作可能な本発明の諸実施形態に従った高速シリアル・データ伝送システムを示す図である。
【図４】本発明の一実施形態で使用されるアップ・チャネル送信機の例示的な実装を示す図である。
【図５】本発明の一実施形態で使用されるアップ・チャネル受信機の例示的な実装を示す図である。
【図６】ＤＣ結合モードにおけるアップ・チャネルの動作を示す図である。
【図７】ＤＣ結合モードにおけるダウン・チャネルＰＲＢＳ信号及びアップ・チャネル・データ信号の代表的なレベルを示すグラフである。
【図８】ＡＣ結合モードにおけるアップ・チャネルの動作を示す図である。
【図９】ＡＣ結合モードにおけるダウン・チャネルＰＲＢＳ信号及びアップ・チャネル・データ信号の代表的なレベルを示すグラフである。
【図１】
2008503929.tif 000003
【図２】
2008503929.tif 000004
【図３】
2008503929.tif 000005
【図４】
2008503929.tif 000006
【図５】
2008503929.tif 000007
【図６】
2008503929.tif 000008
【図７】
2008503929.tif 000009
【図８】
2008503929.tif 000010
【図９】
2008503929.tif 000011
【国際調査報告】
2008503929.tif 000012
2008503929.tif 000013