(57)【要約】  送信回路（２）を有し送信されるべきデジタル・データの非接触の送信が意図された通信パートナ装置（１）において、送信回路（２）は搬送信号（ＣＳ）の振幅変調用の変調回路（１７）を備え、変調回路（１７）は信号出力端（ＴＸ１、ＴＸ２）に作用する複数の異なる抵抗値（ＲＷ１、ＲＷ１’）をもたらすための回路段（２０、２０’）を備え、この抵抗値（ＲＷ１、ＲＷ１’）は通信パートナ装置（１）に在る抵抗値を変換するように設計された信号処理回路（３）によって変換された抵抗値（ＲＷ２、ＲＷ２’）に変換されることができ、この変換された抵抗値（ＲＷ２、ＲＷ２’）は変調ローレベル搬送信号区間が変調搬送信号に生成されたときに通信パートナ装置（１）の送信コイル（７）を制動する役割を果たす。
2008506288.tif 000002
【特許請求の範囲】
【請求項１】
送信されるべきデータの非接触の送信が意図された通信パートナ装置のための送信回路であって、その通信パートナ装置で送信モードの動作が可能であり、搬送信号が前記送信モード中に前記送信されるべきデータに従って所与の変調度の振幅変調を受け、無変調搬送信号区間および変調搬送信号区間を有する変調搬送信号がその結果得られ、前記通信パートナ装置は、前記送信回路に接続された信号処理回路、および前記信号処理回路に接続された送信コイルを有し、前記信号処理回路は抵抗値を変換するように設計され、前記送信回路は前記搬送信号を生成するための搬送信号生成器と、前記送信されるべきデータを考慮した変調制御信号を生成するための変調制御回路と、前記変調制御信号に応じて前記搬送信号を変調し前記変調搬送信号を生成するための変調回路と、前記変調搬送信号を送出するための信号出力端とを有し、前記信号出力端は前記信号処理回路に供給するように意図され、前記変調回路は回路段を含み、この回路段は前記信号出力端に作用し前記信号処理回路によって変換され得る抵抗値をもたらすように設計され、前記回路段は前記信号出力端に作用する複数の異なる抵抗値をもたらすよう制御可能に設計され、前記変調制御回路は前記異なる抵抗値に割り当てられた異なる変調制御信号を生成するように設計され、前記異なる抵抗値のそれぞれは、問題とする前記抵抗値に割り当てられる前記異なる変調制御信号が前記回路段に供給される結果としてもたらされる送信回路。
【請求項２】
前記変調段は、前記信号出力端に作用する複数の異なる抵抗値をもたらすための回路段として少なくとも１つのトランジスタを備え、このトランジスタの主電流路は一方で前記信号出力端に接続され、他方で基準電位（大地）に接続され、その前記主電流路によって異なる抵抗値がもたらされ得る請求項１に記載の送信回路。
【請求項３】
前記信号出力端に作用する複数の異なる抵抗値をもたらすための前記回路段は、互いに並列に接続された複数のＮＭＯＳトランジスタを有する請求項２に記載の送信回路。
【請求項４】
互いに並列に接続された前記複数のＮＭＯＳトランジスタは互いに並列に接続された複数のＰＭＯＳトランジスタに直列に接続され、前記ＰＭＯＳトランジスタは前記信号出力端に作用する複数のさらに異なる抵抗値をもたらすように意図され、それらの主電流路によって、一方では互いに並列に接続された前記ＮＭＯＳトランジスタの前記主電流路に接続され、他方では直流電圧源に接続され、前記変調制御回路によって制御され得る、請求項３に記載の送信回路。
【請求項５】
送信回路と、送信コイルと、前記送信回路と前記送信コイルとの間に設けられ、前記送信回路に接続された信号処理回路と、を有する通信パートナ装置であって、前記信号処理回路は抵抗値を変換するように設計され、前記通信パートナ装置は請求項１から請求項４のいずれかに記載の送信回路を含む通信パートナ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は送信されるべきデータの非接触の送信が意図された通信パートナ装置のための送信回路に関し、この通信パートナ装置は送信モードの動作が可能であり、搬送信号がこの送信モード中に送信されるべきデータに従って所与の変調度の振幅変調を受け、無変調搬送信号区間および変調搬送信号区間を有する変調搬送信号がその結果得られ、この通信パートナ装置は、送信回路に接続された信号処理回路およびこの信号処理回路に接続された送信コイルを有し、この信号処理回路は抵抗値を変換するように設計され、この送信回路は搬送信号を生成するための搬送信号生成器と、送信されるべきデータを考慮した変調制御信号を生成するための変調制御回路と、変調制御信号に応じて搬送信号を変調するためおよび変調搬送信号を生成するための変調回路と、変調搬送信号を送出するための信号出力端とを有し、この信号出力端は信号処理回路に供給するように意図され、変調回路は回路段を含み、この回路段は信号出力端に作用し信号処理回路によって変換され得る抵抗値をもたらすように設計される。
【０００２】
本発明は送信回路と、送信コイルと、この送信回路と送信コイルとの間に設けられ送信回路に接続された信号処理回路とを有する通信パートナ装置にさらに関し、この信号処理回路は抵抗値を変換するように設計される。
【背景技術】
【０００３】
上記の第１段落で明細に述べた種類の送信回路を有する上記第２段落で明細に述べた種類の通信パートナ装置は、いくつかの異なるデザインにおいて本出願人によりすでに販売されており、したがって問題とする装置および回路は知られている。既知の通信パートナ装置においては送信回路は、受信回路をも含みまたは形成し、本出願人によって型式番号ＭＦ  ＲＣ  ５００のもとで販売されている集積回路すなわちＩＣにより形成される。送信回路として使用されるこのＩＣは２つの送信信号出力端を有する。この２つの送信信号出力端のそれぞれに接続されるものは信号処理回路の送信信号入力端である。この信号処理回路はインダクタおよびキャパシタを備えるフィルタ段を含み、当局によって規定された電磁環境両立性を保証することを意図されたいわゆるＥＭＣフィルタを形成するように設計される。このフィルタ段に接続されるものは、直列キャパシタおよび並列キャパシタの組合せを備えた信号処理回路の整合（ｍａｔｃｈｉｎｇ）段であり、これによって信号処理回路に接続された送信コイルのインピーダンスが所与の所望の値に変換され得る。この整合段に接続されるものは２つの抵抗器により形成された信号処理回路の制動（ｄａｍｐｉｎｇ）段であり、上記の送信コイルはこの制動段に接続されている。送信コイルのＱ（ｑｕａｌｉｔｙ  ｆａｃｔｏｒ）は制動段によって必要とされる所望の値に減少され得る。既知の設計では信号処理回路は本質においてインダクタおよびキャパシタだけを備え、この信号処理回路は抵抗値の変換に適しそしてそのために設計され構成され、この抵抗値の変換は抵抗値自体（実部）だけでなくリアクタンス値（虚部）にも作用する。
【０００４】
既知の設計では搬送信号を変調するための変調段は、第１に並列に接続された複数のＰＭＯＳトランジスタ、および第２に並列に接続された複数のＮＭＯＳトランジスタを備えた２つの直列回路を有し、この２つの直列回路のそれぞれにおいて並列に接続された複数のＰＭＯＳトランジスタは、並列に接続されたＰＭＯＳトランジスタの主電流路（ｍａｉｎ  ｃｕｒｒｅｎｔ  ｐａｔｈ）の全抵抗（ｔｏｔａｌ  ｒｅｓｉｓｔａｎｃｅ）に関してこの抵抗の複数の異なる値の間で制御されることができ、一方、２つの直列回路のそれぞれにおいて並列に接続された複数のＮＭＯＳトランジスタは、並列に接続されたＮＭＯＳトランジスタの主電流路の全抵抗に関して導通状態とブロック状態との間だけで制御されることができる。振幅変調（振幅シフトキーイング（ＡＳＫ）変調））は、ハイレベル（ｈｉｇｈ−ｌｅｖｅｌ）搬送信号区間およびローレベル（ｌｏｗ−ｌｅｖｅｌ）搬送信号区間を有する変調搬送信号を得るために変調段の助けをかりて実行されることができる。ハイレベル搬送信号区間を生成するために周期的に連続して行われるのは、搬送信号の第１半サイクル期間中にすべてのＰＭＯＳトランジスタが導通状態に制御され同時にすべてのＮＭＯＳトランジスタがブロック状態に制御され、搬送信号の第２半サイクル期間中にすべてのＰＭＯＳトランジスタがブロック状態に制御され同時にすべてのＮＭＯＳトランジスタが導通状態に制御されることである。１００％振幅シフトキーイング変調の場合にローレベル搬送信号区間を生成するために、各ローレベル搬送信号区間の全期間にわたってすべてのＰＭＯＳトランジスタはブロック状態に制御され同時にすべてのＮＭＯＳトランジスタは導通状態に制御される。最後に述べた場合、すなわちローレベル搬送信号区間が生成される場合は、導通状態のＮＭＯＳトランジスタによってもたらされ信号出力端に作用するきわめて低レベルの抵抗が、抵抗値を変換するように構成された信号処理回路によって送信コイルにおいて比較的高い抵抗値に変換される。しかしながら、達成されるべきデータ送信速度をできる限り高速にさせるために送信コイルに現れる電圧の急速な降下が必要とされる場合には、送信コイルにおけるそうした高い抵抗値が送信コイルに現れる電圧についてのいかなる急速な降下をも妨害し邪魔をするものであり、このことはたとえば１０６キロボーの比較的低速のデータ送信速度を達成するために必要とされる種類の高いＱを有する送信コイルを用いては、たとえば８４８キロボーのかなり高速なデータ送信速度でデータを送信することは不可能であることを意味する。同様に既知のデザインでは信号処理回路が変換する抵抗の比は、構成要素の値すなわち信号処理回路の構成要素の値つまりフィルタ段および整合段の構成部品に依存し、このことは、製造に関連したばらつきに影響されるインダクタのインダクタンスおよびキャパシタのキャパシタンスの既存の値に応じて、抵抗の変換において起こる比率が異なることを意味する。この結果はすなわち異なった通信パートナ装置の間で送信コイルにおいて変換された抵抗値が異なることが起こり得て、そして現に起こっており、この結果、個々の送信コイルの制動に関連した異なる制動比が異なる通信パートナ装置の間に存在することになり、これは送信コイルに供給される振幅変調送信信号中の振幅レベルの急速な切り換え、特に急速な降下の観点から不利であり、また、異なる通信パートナ装置におけるできる限りほぼ同一の急速切り替えの観点から不利である。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は既知の送信回路および既知の通信パートナ装置で生ずる課題を克服し、改善された送信回路および改善された通信パートナ装置を提供することである。
【課題を解決するための手段】
【０００６】
上記の目的を達成するために本発明による特徴は本発明による送信回路の中に実現され、したがって本発明による送信回路が以下に明示された態様を特徴とすることが可能になる。すなわち；
送信されるべきデータの非接触の送信が意図された通信パートナ装置のための送信回路に関し、この通信パートナ装置は送信モードの動作が可能であり、搬送信号がこの送信モード中に送信されるべきデータに従って所与の変調度の振幅変調を受け、無変調搬送信号区間および変調搬送信号区間を有する変調搬送信号がその結果得られ、この通信パートナ装置は、送信回路に接続された信号処理回路およびこの信号処理回路に接続された送信コイルを有し、この信号処理回路は抵抗値を変換するように設計され、この送信回路は搬送信号を生成するための搬送信号生成器と、送信されるべきデータを考慮した変調制御信号を生成するための変調制御回路と、変調制御信号に応じて搬送信号を変調するためおよび変調搬送信号を生成するための変調回路と、変調搬送信号を送出するための信号出力端とを有し、この信号出力端は信号処理回路に供給するように意図され、変調回路は回路段を含み、この回路段は信号出力端に作用し信号処理回路によって変換され得る抵抗値を作るように設計され、この回路段は信号出力端に作用する複数の異なる抵抗値を作るために制御可能に設計され、変調制御回路は異なる抵抗値に割り当てられた異なる変調制御信号を生成するように設計され、異なる抵抗値のそれぞれは、問題とする前記抵抗値に割り当てられる異なる変調制御信号が回路段に供給される結果としてもたらされる。
【０００７】
上記の目的を達成するために、本発明による特徴は本発明による通信パートナ装置の中に実現され、したがって本発明による通信パートナ装置が以下に明示された態様を特徴とすることが可能になる、すなわち；
送信回路と、送信コイルと、この送信回路と送信コイルとの間に設けられ送信回路に接続され抵抗値を変換するように設計された信号処理回路とを有する通信パートナ装置であって、この通信パートナ装置は上記のように特徴付けられた本発明による送信回路を含む。
【０００８】
本発明による特徴の実現によって容易におよびわずかな付加的費用で達成されることは、変調ローレベル搬送信号区間が搬送信号の変調期間中に生成されるときには送信回路の出力端に作用する抵抗値は複数の抵抗値から選択されたある抵抗値に設定され得ることである。このようにして、変調ローレベル搬送信号区間が生成されるときには信号出力端に作用するこの種のある抵抗値を以下のように作用させることが可能となる、すなわち、抵抗変換特性を有する信号処理回路によってもたらされる抵抗の変換によって、既知の従来技術に比較して比較的低くしたがって有利な或る抵抗値が信号処理回路に接続した送信コイルの領域に確保され、したがって送信コイルに現れる電圧を有利に急速な方法で降下させることが可能となり、この方法によって、用意された送信コイルがそれ自体は比較的低速度のデータ送信を意図された高いＱを有するコイルである場合にも高速なデータ送信速度が達成され得る。本発明による設計を用いて得られるさらなる利点は、信号出力端に接続された信号処理回路およびその構成部品のインピーダンスに依存する抵抗変換比（ｒｅｓｉｓｔａｎｃｅ−ｔｒａｎｓｆｏｒｍｉｎｇ  ｒａｔｉｏ）のそれぞれに対して、問題とする抵抗変換比に整合した或る抵抗値（信号出力端に作用する）を設定することが可能になることであり、このことは所与のケースにおいて設定された抵抗値および信号処理回路の抵抗変換比に基づいて、すべての通信パートナ装置のそれぞれの送信コイルにおいて実質的に同一の変換された抵抗値が保証されることを意味し、これは結果として、すべての通信パートナ装置においてそれらの送信コイルにとっての最適な制動条件が存在し、振幅の切り換えに関する最適特性が結果として得られることを意味する。本発明による設計では、振幅の切り換えに関する特性を決定するための検出手段が送信コイル領域に与えられることが可能であり、検出手段による決定の結果に応じて変調制御信号の生成に関して変調制御回路が作用され得て、したがって送信回路の信号出力端に作用する抵抗値が作用され得る。
【０００９】
本発明による変調回路では、送信回路は信号出力端に作用する複数の抵抗を、もたらすための回路段として少なくとも１つの制御可能なダイオードを有してもよい。しかしながら、きわめて有利であることが明らかされたことは、変調段が、信号出力端に作用する複数の抵抗値をもたらすための回路段として、その主電流路が一方では信号出力端に接続し他方では基準電位に接続しその主電流路によって異なる抵抗値がもたらされ得る少なくとも１つのトランジスタを含むことである。このことは、送信回路の信号出力端に作用する抵抗値の制御をできる限り細かく徐々に変化させる観点から有利である。
【００１０】
このトランジスタはバイポーラトランジスタであってよい。しかしながら特に有利であることが明らかにされたことは、信号出力端に作用する複数の異なる抵抗値をもたらすための回路段が互いに並列に接続された複数のＮＭＯＳトランジスタを有することである。このようにして得られることは、これが集積回路の形態に実装するのにきわめて有利な解決法である。
【００１１】
回路段が並列に接続された複数のＮＭＯＳトランジスタを有するような解決法においては、互いに並列に接続された複数のＮＭＯＳトランジスタが互いに並列に接続された複数のＰＭＯＳトランジスタと直列に接続され、信号出力端に作用する複数のさらに異なる抵抗値をもたらすように意図された複数のＰＭＯＳトランジスタが、その主電流路によって一方では互いに並列に接続されたＮＭＯＳトランジスタの主電流路に接続され他方では直流電圧源に接続され、変調制御回路によって制御可能ならばきわめて有利であることが明らかにされた。このようにして有利に達成されたことは、放射され得る電力および放射される電力が加えて容易かつ正確に作用されることが可能である。
【００１２】
本発明のこれらおよび他の特徴は以下に説明される実施形態から明らかでありその実施形態を参照して解明されるが、しかし本発明はこの実施形態に限定されるものではない。
【発明を実施するための最良の形態】
【００１３】
図１は既知の従来技術に従う既知の通信パートナ装置１を示す。通信パートナ装置１は、少なくとも実質的に同一設計を有する他の通信パートナ装置との非接触の通信のためにそれぞれ意図され設計され構成される。送信モード動作と受信モード動作はともに通信パートナ装置１を用いて可能であるが、送信モードに必要とされる構成要素だけが図１に示される。送信されるべきデジタル・データは、通信パートナ装置１を用いて他の通信パートナ装置に送信されることができる。
【００１４】
専門家団体の間で長く知られてきた方式およびたとえば標準ＩＳＯ１４４４３またはＩＳＯ１５６９３またはＩＳＯ１８０９２などのさまざまな標準にも規定された方式においては、所与の送信モードにおいて所与の動作周波数の搬送信号が所与の変調周波数において所与の変調度すなわち１００％の変調度で振幅変調を受ける。搬送信号の振幅変調の結果、無変調ハイレベル搬送信号区間および変調ローレベル搬送信号区間を交互に連続して含む変調搬送信号が得られ、このとき、元の搬送信号は無変調搬送信号区間のその最大振幅に現れ、変調搬送信号区間においては無視され得る程度に小さな振幅に現れるかまたはまったく現れない。この種の振幅変調においては、無変調ハイレベル搬送信号区間から変調ローレベル搬送信号区間への移行すなわち搬送信号の最大振幅から実質的に消滅した搬送信号振幅への移行がきわめて急速に起こることがきわめて重要であり、変調ローレベル搬送信号区間から無変調ハイレベル搬送信号区間への移行もまた急速に行われることがきわめて重要であるが、それは、できる限り急峻な信号移行によってのみ可能な限り早いデータ送信速度が達成できるからである。
【００１５】
通信パートナ装置１は送信回路２を含み、この送信回路２は送信モードにおいて送信されるべきデジタル・データを処理するように意図され構成され設計される。本事例では送信回路２は概略的に１つのブロックで示される。送信回路２は実際には１つの集積回路（ＩＣ）であり、これは本事例ではマイクロプロセッサと、暗号回路と、ステータス／制御回路と、データ処理回路と、アナログ信号処理回路とを含む。本事例で送信回路２として用意されるものは、本出願人によって型式番号ＭＦ  ＲＣ  ５００のもとに販売されているＩＣである。しかしながら、通信パートナ装置１に同様に使用されてもよいものは、他の市販の複数のＩＣであり、およびいまだ市販されていないが本出願人が開発中のＩＣである。
【００１６】
送信回路２は２つの送信信号出力端ＴＸ１およびＴＸ２とこの２つの送信信号出力ＴＸ１およびＴＸ２に関連付けられたＩＣポートＴＶＳＳを有する。
【００１７】
通信パートナ装置１はまた、送信回路２にすなわち２つの送信信号出力端ＴＸ１およびＴＸ２とＩＣポートＴＶＳＳに接続された信号処理回路３を有する。信号処理回路３はアナログ信号の処理を意図され構成される。信号処理回路３は送信回路に接続されたフィルタ段４と、フィルタ段４の下流に接続された整合段５と、整合段５の下流に接続された制動段６とを有する。フィルタ段４は２つの直列インダクタＬ１およびＬ１’と２つの並列キャパシタＣ１およびＣ１’を含む。それらの値に関しては、フィルタ段４の構成部品はフィルタ段４が動作周波数に対応する共振周波数を有するように選択される。本事例では動作周波数の値は１３．５６ＭＨｚであるように選択される。この場合変調周波数は１０６キロボーのデータ速度に関連付けられる。これらの周波数の値およびこのデータ速度は標準ＩＳＯ１４４４３および標準ＩＳＯ１８０９２に含まれる。これらの標準では複数の変調周波数がたとえば１０６ｋＨｚ、２１２ｋＨｚ、４２４ｋＨｚおよび８４８ｋＨｚなどとして規定される。フィルタ段４はその略語ＥＭＣが「電磁環境両立性」を意味するＥＭＣ段と呼ばれるように意図されている。
【００１８】
整合段５は２つの直列キャパシタＣ２およびＣ２’と２つの並列キャパシタＣ３およびＣ３’を有する。整合段５で達成されることは、制動段６に接続される送信コイル７のインピーダンスが所与の所望の値に設定され、これにより送信コイル７をできるかぎり最適に信号処理回路３に整合することを可能にし、そしてその結果できるかぎり最適に電力の送信を確実にすることである。
【００１９】
制動段６は２つの直列抵抗Ｒ１、Ｒ１’を含む。２つの直列抵抗Ｒ１、Ｒ１’によって送信コイル７のＱは望まれた所望の値まで減じられる。本事例では所望の値として選択された値は３０である。
【００２０】
送信コイル７は、第１コイル端子８と、第２コイル端子９と、第３コイル端子１０とを有する。第３コイル端子１０はＩＣポートＴＶＳＳに接続された接地端子と呼ばれるものであり、このＩＣポートＴＶＳＳは大地に接続されている。本事例では送信コイル７は送信コイル７に分割（ｃｒｏｓｓ―ｏｖｅｒ）１１が与えられる目的で両面性（ｔｗｏ−ｓｉｄｅｄ）になるようにおよび第３コイル端子１０に対して対称になるように構成される。送信コイル７によって磁場が送信モードにおいて送信されることができる。他の通信パートナ装置１の送信コイルが通信パートナ装置１の送信コイルと誘導（すなわちトランスタイプ）結合にある場合またはその状態にされる場合には、これは他の送信コイルに信号が生成される結果をもたらす。上述の他のコイルにとっては、通信パートナ装置１から他の通信パートナ装置へデジタル・データが送信されることが可能となる。同様にして通信パートナ装置１が受信モードにあるときは反対方向へデータが送信されることもあり得るが、しかしこのことはここでは詳細には検討されない。
【００２１】
信号処理回路３に関して、この信号処理回路３が本質的にインダクタおよびキャパシタだけすなわちリアクタンスだけを備える（言いかえると送信コイル７の直前の上流に備えられた２つの制動抵抗Ｒ１、Ｒ１’は別として）ことについても言及されるべきである。この構成によって達成されることは信号処理回路３が抵抗値を変換することに適し、そうすることによって図２の矢印１２により概略的に示されるように信号処理回路３の信号入力端、すなわちＩＣポートＴＶＳＳに関連した送信回路２の信号出力端ＴＸ１、ＴＸ２に生じる比較的高い抵抗値を、信号処理回路３の出力側の比較的低い抵抗値にすることができるようになる。
【００２２】
送信回路２は搬送信号ＣＳを生成するための搬送信号生成器１３を含む。送信回路２はまたデータ信号源１４を含み、このデータ信号源１４は接続バス１５に沿ってデータ信号ＤＳを送出する。
【００２３】
送信回路２は変調制御信号を生成するための変調制御回路１６をさらに含む。変調制御回路１６は、搬送信号生成器１３およびデータ信号源１４の下流に接続され搬送信号ＣＳおよびデータ信号ＤＳを処理するように意図され構成される。搬送信号ＣＳおよびデータ信号ＤＳを用いて変調制御回路１６は４つの出力端Ａ１、Ａ２、Ａ１’、Ａ２’から送出される変調制御信号を生成する。変調制御回路１６は、第１変調制御信号ＭＣＳ１を第１出力端Ａ１から送出し、第２変調制御信号ＭＣＳ２を第２出力端Ａ２から送出し、第３変調制御信号ＭＣＳ１’を第３出力端Ａ１’から送出し、第４変調制御信号ＭＣＳ２’を第４出力端Ａ２’から送出する。
【００２４】
送信回路２は、変調制御信号ＭＣＳ１、ＭＣＳ２、ＭＣＳ１’およびＭＣＳ２’に応じて搬送信号ＣＳを変調し、２つの変調搬送信号ＭＯＤ、ＭＯＤ’（この変調搬送信号ＭＯＤ、ＭＯＤ’は２つの信号出力端ＴＸ１およびＴＸ２から送出される）のそれぞれを生成するための変調回路１７をさらに含む。変調回路１７は第１ＰＭＯＳ段１９および第１ＮＭＯＳ段２０を備えた第１直列回路１８と、第２ＰＭＯＳ段１９’および第２ＮＭＯＳ段２０’を備えた第２直列回路１８’とを含む。２つのＰＭＯＳ段１９、１９’は本事例では互いに並列に接続された複数のＰＭＯＳトランジスタを備え、これらはただ１つのＰＭＯＳトランジスタとして図１に概略的に示されている。２つのＮＭＯＳ段２０、２０’はそれぞれただ１つのＮＭＯＳトランジスタを備える。ＰＭＯＳ段１９、１９’の場合には、変調制御信号ＭＣＳ１、ＭＣＳ１’によって適切な方法でそれらを駆動することにより（この場合変調制御信号ＭＣＳ１、ＭＣＳ１’は複数のＰＭＯＳトランジスタに対応する複数の配線を介してＰＭＯＳトランジスタに与えられることが可能である）、互いに並列接続された複数のＰＭＯＳトランジスタにより設定される全抵抗を異なる抵抗値に制御されるようにすることは容易に可能である。ＰＭＯＳトランジスタは信号出力端ＴＸ１、ＴＸ２に作用する複数のさらに異なる抵抗値をもたらすように意図される。このＰＭＯＳトランジスタはそれらの主電流路によって一方ではＮＭＯＳ段２０、２０’の１つのＮＭＯＳトランジスタの主電流路に接続され他方では直流電圧源ＴＶＤＤに接続される。ＰＭＯＳ段１９、１９’のＰＭＯＳトランジスタによって信号出力端ＴＸ１、ＴＸ２から送出される変調搬送信号ＭＯＤ、ＭＯＤ’の出力電力を制御されるようにすることができる。
【００２５】
変調回路１７では２つのＮＭＯＳ段２０、２０’はそれぞれ１つの回路段を形成し、この回路段は関連する信号出力端ＴＸ１、ＴＸ２に作用する抵抗値ＲＷ１、ＲＷ１’をもたらすように構成され、この抵抗値ＲＷ１、ＲＷ１’は信号処理回路３によって信号処理回路３の入力側と信号処理回路３の出力側との間で変換され得て、図２の矢印１２で概略的に示されるように抵抗値ＲＷ２、ＲＷ２’へ変換される。
【００２６】
図１および図２に示された既知の従来技術に従う通信パートナ装置１の場合には、ＮＭＯＳ段２０、２０’によってもたらされる抵抗値ＲＷ１、ＲＷ１’は固定され変えられない値である。このことは、変換された抵抗値ＲＷ２、ＲＷ２’もまた固定され、その結果送信コイル７に対して可能な制動効果も同様にただ固定され変えられないことを意味する。これは本説明の最初の部分で説明した問題と短所の元となり、これが解決し克服すべき本発明の目的である。前記の目的を達成する方法として見出されたものは本発明による送信回路２であり、この回路は図３に示された通信パートナ装置１を参照して以下に説明されよう。
【００２７】
図３は本発明による通信パートナ装置１を示す。本発明による通信パートナ装置１は本発明による送信回路２を有する。本発明による通信パートナ装置１および送信回路２は、既知の従来技術に従った通信パートナ装置１および送信回路２に類似した構成のものであるが、しかし既知の従来技術に従った送信回路２と比べて本発明による送信回路２には本質的な相違があり、この本質的な相違が本発明による利点を与える。
【００２８】
本発明による送信回路２の場合は、ＮＭＯＳ段２０、２０’すなわち関連する信号出力端ＴＸ１、ＴＸ２に作用し信号処理回路３によって変換され得る抵抗値ＲＷ１、ＲＷ１’を作るための回路段は、関連する信号出力端ＴＸ１、ＴＸ２に作用する複数の異なる抵抗値を作るために制御可能なように構成される。本事例では、ＮＭＯＳ段２０、２０’は、図４に詳細に見られるように互いに並列に接続された１６個の（１６）ＮＭＯＳトランジスタ２１によって形成される（図４に示されたＮＭＯＳトランジスタ２１の数は８個だけであるけれども）。ＰＭＯＳ段１９、１９’は互いに並列に接続された総数６４個（６４）のＰＭＯＳトランジスタ２２を備える（図４に示されたＰＭＯＳトランジスタ２２の数は１６個（１６）だけであるけれども）。ＮＭＯＳトランジスタ２１のそれぞれおよびＰＭＯＳトランジスタ２２のそれぞれは制御線を介して変調制御回路１６に接続される。変調制御回路１６は、異なる抵抗値ＲＷ１、ＲＷ１’に割り当てられた異なる変調制御信号を生成するのに有利に構成される。異なる変調制御信号によってＰＭＯＳトランジスタ２２およびＮＭＯＳトランジスタ２１を適切な方法で駆動することにより、異なる数のＰＭＯＳトランジスタ２２を備えたＰＭＯＳトランジスタ２２の並列構成および異なる数のＮＭＯＳトランジスタ２１を備えたＮＭＯＳトランジスタ２１の並列構成が生み出されることができる。このことにより、本事例で生み出されたＰＭＯＳトランジスタの並列構成によって変調搬送信号ＭＯＤ、ＭＯＤ’の異なる振幅およびその結果として異なる出力電力を得ることが可能となる。しかし、ＮＭＯＳトランジスタ２１の異なる並列構成を生み出すことによって、このことがまた加えて異なる抵抗値ＲＷ１、ＲＷ１’を得られるようにする。関連する抵抗値ＲＷ１、ＲＷ１’に割り当てられる異なる変調制御信号ＭＣＳ１、ＭＣＳ２、ＭＣＳ１’、ＭＣＳ２’が関連するＮＭＯＳ段２０、２０’に与えられる結果、複数の異なる抵抗値ＲＷ１、ＲＷ１’のうちから任意所望の抵抗値（ＮＭＯＳ段２０、２０’によってもたらされ信号出力端ＴＸ１、ＴＸ２に作用する）を得ることができる。変調制御信号ＭＣＳ１、ＭＣＳ１’は本事例では総数６４個（６４）のスイッチング信号を備え、すなわち１個のＰＭＯＳトランジスタ２２ごとに１つのスイッチング信号を備える。変調制御信号ＭＣＳ２、ＭＣＳ２’は本事例では総数１６個（１６）のスイッチング信号を備え、すなわち１個のＰＭＯＳトランジスタ２１ごとに１つのスイッチング信号を備える。図２の矢印１２で概略的に示されるように、ＮＭＯＳ段２０、２０’によってもたらされ得る異なる抵抗値ＲＷ１、ＲＷ１’は、すべての異なる抵抗値を変換するように構成された信号処理回路３によって送信コイル７に導く方向に変換されることが可能である。
【００２９】
すべてのＰＭＯＳトタンジスタ２２は同一の種類のものであってもよくこれはそれらの主電流路が公称上等しい抵抗値を有することを意味する。すべてのＮＭＯＳトタンジスタ２１も同様に同じ種類のものであってよく、これはそれらの主電流路もまた公称上等しい抵抗値を有することを意味する。しかし、互いに同じではないＮＭＯＳトランジスタ２１およびＰＭＯＳトランジスタ２２をもつ構成すなわちそれらの主電流路の抵抗値に関して重み付けられるような構成を有してもよく、必要な場合にはそうすることが有利かもしれない。また、ＰＭＯＳトランジスタ２２およびＮＭＯＳトランジスタ２１が複数のグループに組み合わされてもよく、各グループは所与の数のＰＭＯＳトランジスタ２２またはＮＭＯＳトランジスタ２１を備え、あるグループ内のすべてのトランジスタは変調制御回路１６によってただ１本の制御線を介して制御されてもよい。この複数のグループはすべてがたとえば２個（２）または４個（４）などの同数のトランジスタを含んでもよい。このグループはしかしながらまた、たとえばそれぞれのケースで１、２、４、８、１６または３２および１、２、４または８などの異なる数のトランジスタを含んでもよい。
【００３０】
上記ですでに説明された利点は、図３に示された本発明による送信回路２によって本発明に従って達成される。この場合特に本質的に重要なことは、送信コイル７に生起する信号電圧を特に急速に降下または消滅させることを確実にするために、送信コイル７のＱへの利点の多い作用が搬送信号の変調ローレベル区間を生成するための搬送信号の変調期間中に得られるべきであるということである。
【００３１】
変調搬送信号ＭＯＤ（最上部の時間に対する第１プロットを参照されたい）が図５の区間の中に示される。変調搬送信号ＭＯＤのうち図５に示されたものは、２つの無変調搬送信号区間Ｋ１およびＫ２と１つの変調搬送信号区間Ｎ１である。無変調搬送信号区間Ｋ１およびＫ２を生成するために交互に連続して行われることは、搬送信号の最初の半サイクルにおいてすべてのＰＭＯＳトランジスタ２２が導通状態に制御され（コンダクタンスが高）、すべてのＮＭＯＳトランジスタ２１がブロック状態に制御され（コンダクタンスが実質上ゼロ）、搬送信号の引き続く半サイクルにおいてはすべてのＰＭＯＳトランジスタ２２がブロック状態に制御され（コンダクタンスが実質上ゼロ）すべてのＮＭＯＳトランジスタ２１が導通電状態（コンダクタンスが高）に制御される。図５の中央部の時間に対する第２プロットおよび図５の底部の時間に対する第３プロットはこれに関連して参照されるべきであり、時間に対するそれらのプロットにおいて上記のコンダクタンスが示される。搬送ローレベル信号区間Ｎ１を生成するために、すべてのＰＭＯＳトランジスタ２２はブロック状態に制御され（コンダクタンスが実質的にゼロ）、所与の数のＮＭＯＳトランジスタ２１は導通状態に制御される、これは図５の時間に対する第２および第３プロットから明らかなように変調ローレベル搬送信号区間Ｎ１の全区間に対して行われる。ＮＭＯＳトランジスタ２１のすべてのトランジスタ２１は導通状態（コンダクタンスが高）に制御され得て、この場合には互いに並列に接続されたすべてのＮＭＯＳトランジスタ２１の主電流路は図５中で双方向の矢印で示されるような１つ総合コンダクタンス（ｔｏｔａｌ  ｃｏｎｄｕｃｔａｎｃｅ）Ｇ１およびＧ１’をもたらすであろう。すべてのトランジスタ２１が導通状態に実際に制御される場合には、これは図１を参照して説明された従来技術に対応するであろう。本発明によればしかしながら、図３に示された本発明による解決策においてすべてのＮＭＯＳトランジスタ２１が導通状態（コンダクタンスが高）に制御されるのではなく、その代わりにいくつかのＮＭＯＳトランジスタ２１だけが導通状態（コンダクタンスが高）に制御され、この結果、導通状態に制御されその電流路が互いに並列に接続されたＮＭＯＳトランジスタ２１の主電流路によって、図５内の一転鎖線および双方向の矢印で示された種類の総合コンダクタンスＧ２およびＧ２’が得られる。上に説明したような方法で変調度１００％を有する振幅変調搬送信号ＭＯＤが得られる。上に説明した方法で同様に達成されることは、ＮＭＯＳトランジスタ２１により形成されたＮＭＯＳ段２０、２０’によって、信号出力端ＴＸ１、ＴＸ２に作用する総合コンダクタンスＧ２、Ｇ２’およびその結果信号出力端ＴＸ１、ＴＸ２に作用する抵抗値ＲＷ１、ＲＷ１’が得られ、この後者は、送信コイル７を適切に制動するのに役立つ抵抗値ＲＷ２、ＲＷ２’が得られるような方法で信号処理回路３によって変換されることが可能である。このようにして、搬送信号の変調区間が生じている期間中すなわち搬送信号の変調区間Ｎ１が発生している期間の間ずっと送信コイル７に関する有利な制動が得られる。
【００３２】
ただ説明のために、変調度３０％を有するある変調搬送信号ＸＯＤが図６に示される。無変調ハイレベル搬送信号区間Ｘ１およびＸ２を生成するために交互に連続して行われることは、搬送信号の半サイクルごとに、最初にすべてのＰＭＯＳトランジスタ２２は導通状態に制御されすべてのＮＭＯＳトランジスタ２１はブロック状態に制御され、次いですべてのＰＭＯＳトランジスタ２２がブロック状態に制御され、すべてのＮＭＯＳトランジスタ２１が導通状態に制御される（時間に対する第２および第３プロットを参照されたい）。変調ローレベル搬送信号区間Ｙ１を生成するために交互に連続して行われることは、搬送信号の半サイクルごとにいくつかのＰＭＯＳトランジスタ２２だけが最初に導通状態に制御されすべてのＮＭＯＳトランジスタ２１はブロック状態に制御され、次いでいくつかのＰＭＯＳトランジスタ２２だけがブロック状態に制御されすべてのＮＭＯＳトランジスタ２１が導通状態に制御され（時間に対する第２および第３プロットを参照されたい）、それによりその主電流路が互いに並列に接続されたＰＭＯＳトランジスタ２２の主電流路はより高い全抵抗値をもたらし、これがより低い信号振幅をもたらす（最上部の時間に対する第１プロットを参照されたい）。
【００３３】
図３に示された通信パートナ装置１には、接地に対して対称にレイアウトされた信号処理回路３がある。これは片側非対称レイアウトが選択されてもよいので必ずそうである必要はなく、この場合、片側非対称レイアウトの場合にはフィルタ回路４はしたがってただ１つの直列インダクタおよびただ１つの並列キャパシタを含み、整合回路５はただ１つの直列キャパシタおよびただ１つの並列インダクタを含み、制動段６はただ１つの制動抵抗を含む。
【図面の簡単な説明】
【００３４】
【図１】既知の従来技術に従った信号処理回路を含む既知の従来技術に従った通信パートナ装置の一部は概略的な回路構成図である。
【図２】特定モードの動作に関する図１に示された通信パートナ装置の、変調回路とともに図１と同様な方法で示された等価回路構成図である。
【図３】本発明の第１の実施形態による信号処理回路を含む本発明の一実施形態による通信パートナ装置の図１と同様な方法で示された図である。
【図４】図３に示された通信パートナ装置の変調回路のための回路段の実際の設計を示す図である。
【図５】搬送信号の振幅変調が１００％変調度で実行される場合に図３に示された通信パートナ装置内に生じる信号を時間に対するプロットの形態で示す図である。
【図６】３０％の変調度を有するこの種の振幅変調が図３に示された通信パートナ装置で実行された場合に、３０％の変調度の搬送信号の振幅変調内に生じる信号を図５と同様な方法で示す図である。
【図１】
2008506288.tif 000003
【図２】
2008506288.tif 000004
【図３】
2008506288.tif 000005
【図４】
2008506288.tif 000006
【図５】
2008506288.tif 000007
【図６】
2008506288.tif 000008
【国際調査報告】
2008506288.tif 000009
2008506288.tif 000010
2008506288.tif 000011