(57)【要約】ハイブリッドチャネルを有するＭＯＳＦＥＴチャネルデバイスおよびそのようなデバイスの作製方法が提供される。例示的デバイスには、炭化ケイ素のハイブリッド井戸領域、すなわち、エピタキシャルに形成された領域および注入された領域の両方を備える炭化ケイ素デバイスの井戸領域を備える縦型パワーＭＯＳＦＥＴが含まれ、そのようなデバイスの作製方法が提供される。ハイブリッド井戸領域は、ｐ型炭化ケイ素エピタキシャル層内の注入されたｐ型炭化ケイ素井戸部分、注入されたｐ型炭化ケイ素井戸部分に接しｐ型エピタキシャル層の表面まで延びる注入されたｐ型炭化ケイ素コンタクト部分、および／またはエピタキシャルｐ型炭化ケイ素部分を備え、エピタキシャルｐ型炭化ケイ素井戸部分の少なくとも一部がＭＯＳＦＥＴのｐ型チャネル領域に対応する。
2008503894.tif 000002
【特許請求の範囲】
【請求項１】
炭化ケイ素ＭＯＳＦＥＴを作製する方法であって、
ドリフト領域を有する炭化ケイ素基板の上にハイブリッドｐ型炭化ケイ素井戸領域を形成するステップであって、前記ハイブリッドｐ型炭化ケイ素井戸領域は、
ｐ型炭化ケイ素エピタキシャル層内の注入されたｐ型炭化ケイ素井戸部分と、
前記注入されたｐ型炭化ケイ素井戸部分と接し、前記ｐ型エピタキシャル層の表面まで延びる、注入されたｐ型炭化ケイ素コンタクト部分と、
エピタキシャルｐ型炭化ケイ素部分であって、前記エピタキシャルｐ型炭化ケイ素部分の少なくとも一部は、前記ＭＯＳＦＥＴのｐ型チャネル領域に対応するエピタキシャルｐ型炭化ケイ素部分と
を備えるステップと、
少なくとも部分的に前記ハイブリッドｐ型炭化ケイ素井戸領域内に、第１のｎ型炭化ケイ素領域を形成するステップと、
前記ｐ型チャネル領域に近接し、前記ドリフト領域まで延びる第２のｎ型炭化ケイ素領域を形成して、ｎ型チャネル領域を設けるステップと、
前記第２のｎ型炭化ケイ素の上、および前記第１のｎ型炭化ケイ素領域の少なくとも一部の上にゲート誘電体を形成するステップと、
前記ゲート誘電体の上にゲートコンタクトを形成するステップと、
前記ハイブリッドｐ型炭化ケイ素井戸領域の前記コンタクト部分、および前記第１のｎ型炭化ケイ素領域の一部と接するように第１のコンタクトを形成するステップと、
前記基板の上に第２のコンタクトを形成するステップと
を含む方法。
【請求項２】
前記ドリフト領域は、ｎ型炭化ケイ素ドリフト領域であり、ハイブリッドｐ型炭化ケイ素井戸領域を形成するステップは、
前記ｎ型炭化ケイ素ドリフト領域の上にｐ型炭化ケイ素エピタキシャル層を形成するステップと、
前記ｐ型炭化ケイ素エピタキシャル層内に埋め込みｐ型炭化ケイ素領域を形成するステップであって、前記埋め込みｐ型領域は、前記ｐ型エピタキシャル層のキャリア濃度よりも高いキャリア濃度を有するステップと、
前記ｐ型炭化ケイ素エピタキシャル層内に、前記埋め込みｐ型領域から前記ｐ型炭化ケイ素エピタキシャル層の表面まで延びる第２のｐ型炭化ケイ素領域を形成するステップと
を含むことを特徴とする請求項１に記載の方法。
【請求項３】
埋め込みｐ型炭化ケイ素領域を形成するステップは、
前記ｐ型炭化ケイ素エピタキシャル層の上に第１のイオン注入マスクを形成するステップであって、前記第１のイオン注入マスクは、前記埋め込みｐ型炭化ケイ素領域の位置に対応する開口を有するステップと、
前記第１のイオン注入マスクを利用して前記ｐ型エピタキシャル層内にｐ型ドーパントを注入するステップと
を含み、
第１のｎ型炭化ケイ素領域を形成ステップは、前記第１のイオン注入マスクを利用して前記ｐ型エピタキシャル層内にｎ型ドーパントを注入するステップを含むことを特徴とする請求項２に記載の方法。
【請求項４】
第２のｐ型炭化ケイ素領域を形成するステップは、
前記ｐ型炭化ケイ素エピタキシャル層の上に第２のイオン注入マスクを形成するステップであって、前記第２のイオン注入マスクは、前記第２のｐ型炭化ケイ素領域の位置に対応する開口を有するステップと、
前記第２のイオン注入マスクを利用してｐ型エピタキシャル層内にｐ型ドーパントを注入するステップと
を含むことを特徴とする請求項３に記載の方法。
【請求項５】
第２のｎ型炭化ケイ素領域を形成するステップは、
前記ｐ型炭化ケイ素エピタキシャル層の上に第２のイオン注入マスクを形成するステップであって、前記第３のイオン注入マスクは、前記第２のｎ型炭化ケイ素領域の位置に対応する開口を有するステップと、
前記第３のイオン注入マスクを利用して前記ｐ型エピタキシャル層内にｎ型ドーパントを注入するステップと
を含むことを特徴とする請求項４に記載の方法。
【請求項６】
前記注入されたｎ型およびｐ型ドーパントを、前記ｐ型エピタキシャル層を約１２００℃から約１８００℃の温度にさらすことにより活性化するステップをさらに含むことを特徴とする請求項５に記載の方法。
【請求項７】
前記注入されたｎ型およびｐ型ドーパントを活性化するステップは、前記ｐ型エピタキシャル層の露出部分を、パッシべーション材料で覆うステップにより先行されることを特徴とする請求項６に記載の方法。
【請求項８】
ゲート誘電体を形成するステップは、前記パッシべーション材料をパターニングして、前記ゲート誘電体を設けるステップを含むことを特徴とする請求項７に記載の方法。
【請求項９】
前記炭化ケイ素デバイスＭＯＳＦＥＴの周りに電圧吸収領域を形成するステップをさらに含むことを特徴とする請求項１に記載の方法。
【請求項１０】
前記ドリフト領域は、前記炭化ケイ素基板の上にｎ型炭化ケイ素エピタキシャル層を備え、前記ｐ型エピタキシャル層は、前記ｎ型炭化ケイ素エピタキシャル層の上に形成されることを特徴とする請求項１に記載の方法。
【請求項１１】
炭化ケイ素パワーデバイスを作製する方法であって、
ｎ型炭化ケイ素基板の上のｎ型炭化ケイ素ドリフト領域の上に、第１のｐ型炭化ケイ素エピタキシャル層を形成するステップと、
前記ｐ型炭化ケイ素エピタキシャル層を通じて前記ｎ型炭化ケイ素ドリフト領域まで延びる少なくとも１つのｎ型炭化ケイ素の第１の領域を形成して、前記第１のｐ型炭化ケイ素エピタキシャル層内に少なくとも１つのチャネル領域を設けるステップと、
前記第１のｐ型炭化ケイ素エピタキシャル層内に、前記ｎ型炭化ケイ素の第１の領域に近接し、前記第１の領域と距離をあけられた少なくとも１つのｎ型炭化ケイ素の第２の領域を形成するステップと、
前記ｐ型炭化ケイ素エピタキシャル層内にｐ型ドーパントを注入し、前記第１のｐ型炭化ケイ素エピタキシャル層内にｐ型炭化ケイ素の少なくとも１つの埋め込み領域を形成するステップであって、前記少なくとも１つの埋め込み領域は、前記ｐ型炭化ケイ素エピタキシャル層よりも高いキャリア濃度を有し、前記ｎ型炭化ケイ素の少なくとも１つの第２の領域と前記ドリフト領域との間に位置付けられ、前記ｎ型炭化ケイ素の少なくとも１つの第１の領域に近接する、前記ｎ型炭化ケイ素の少なくとも１つの第２の領域の側面と実質的に位置合わせされているステップと、
前記ｐ型炭化ケイ素エピタキシャル層内にｐ型ドーパントを注入し、前記ｎ型炭化ケイ素の少なくとも１つの第２の領域を通じて前記ｐ型炭化ケイ素の少なくとも１つの埋め込み領域まで延びる、ｐ型炭化ケイ素の少なくとも１つのコンタクト領域を形成するステップと、
前記ｎ型炭化ケイ素の第１の領域の上、および前記ｎ型炭化ケイ素の第２の領域の少なくとも一部の上にゲート誘電体を形成するステップと
を含む方法。
【請求項１２】
前記ゲート誘電体の上のゲートコンタクトを形成するステップと、
前記ｐ型炭化ケイ素のコンタクト領域および前記ｎ型炭化ケイ素の第２の領域の一部と接するように第１のコンタクトを形成するステップと、
前記基板の上に第２のコンタクトを形成するステップと
をさらに含むことを特徴とする請求項１１に記載の方法。
【請求項１３】
ｎ型炭化ケイ素の少なくとも１つの第２の領域を形成するステップと、前記ｐ型炭化ケイ素エピタキシャル層内にｐ型ドーパントを注入して少なくとも１つの埋め込み領域を形成するステップは、
前記ｐ型エピタキシャル層の上に第１のマスク層をパターニングするステップであって、前記第１のマスク層は、前記ｎ型炭化ケイ素の少なくとも１つの第２の領域、および前記少なくとも１つの埋め込み領域に対応する開口を有するステップと、
前記パターニングされた第１のマスク層を利用してｐ型ドーパントを注入して、前記少なくとも１つの埋め込み領域を設けるステップと、
前記パターニングされた第１のマスク層を利用してｎ型ドーパントを注入して、前記ｎ型炭化ケイ素の少なくとも１つの第２の領域を設けるステップと
を含むことを特徴とする請求項１１に記載の方法。
【請求項１４】
前記ｐ型炭化ケイ素エピタキシャル層内にｎ型ドーパントを注入するステップとｐ型ドーパントを注入するステップに、前記注入されたｎ型ドーパントおよびｐ型ドーパントを活性化するステップが続くことを特徴とする請求項１３に記載の方法。
【請求項１５】
前記注入されたｎ型ドーパントおよびｐ型ドーパントを活性化するステップは、前記注入された第１のｐ型エピタキシャル層を約１２００℃から約１８００℃の温度にさらすステップを含むことを特徴とする請求項１４に記載の方法。
【請求項１６】
前記注入された第１のｐ型エピタキシャル層をさらすステップは、前記第１のｐ型エピタキシャル層の露出部分をパッシべーション材料で覆うステップにより先行されることを特徴とする請求項１５に記載の方法。
【請求項１７】
ゲート誘電体を形成するステップは、前記パッシべーション材料をパターニングして前記ゲート誘電体を設けるステップを含むことを特徴とする請求項１６に記載の方法。
【請求項１８】
前記ｐ型炭化ケイ素エピタキシャル層内にｐ型ドーパントを注入してｐ型炭化ケイ素の少なくとも１つのコンタクト領域を形成するステップは、
前記ｐ型炭化ケイ素エピタキシャル層の上に第２のマスク層を形成するステップであって、前記第２のマスク層は、前記少なくとも１つのコンタクト領域の位置に対応する開口を有するステップと、
前記第２のマスク層を利用して前記ｐ型エピタキシャル層内にｐ型ドーパントを注入するステップと
を含むことを特徴とする請求項１３に記載の方法。
【請求項１９】
ｎ型炭化ケイ素領域の少なくとも１つの第２の領域を形成するステップは、
前記ｐ型炭化ケイ素エピタキシャル層の上に第３のマスク層を形成するステップであって、前記第３のマスク層は、ｎ型炭化ケイ素の前記少なくとも１つの第２の領域の位置に対応する開口を有するステップと、
前記第３のマスク層を利用して前記ｐ型エピタキシャル層内にｎ型ドーパントを注入するステップと
を含むことを特徴とする請求項１８に記載の方法。
【請求項２０】
前記炭化ケイ素デバイスの周囲に電圧吸収領域を形成するステップをさらに含むことを特徴とする請求項１１に記載の方法。
【請求項２１】
前記炭化ケイ素基板の上にｎ型炭化ケイ素エピタキシャル層を形成するステップであって、前記ｎ型炭化ケイ素エピタキシャル層は、前記ｎ型ドリフト領域を提供するステップをさらに含むことを特徴とする請求項１１に記載の方法。
【請求項２２】
前記少なくとも１つの埋め込み領域は前記ドリフト領域まで延びることを特徴とする請求項１１に記載の方法。
【請求項２３】
縦型炭化ケイ素ＭＯＳＦＥＴであって、
炭化ケイ素基板の上のハイブリッドｐ型炭化ケイ素井戸領域と、
前記ハイブリッドｐ型炭化ケイ素井戸領域内のｎ型炭化ケイ素ソース領域と、
前記ｎ型炭化ケイ素ソース領域に近接し、前記ｎ型炭化ケイ素ソース領域から距離をあけられたｎ型炭化ケイ素チャネル領域と、
前記ｎ型炭化ケイ素チャネル領域の上、および前記ｎ型炭化ケイ素ソース領域の少なくとも一部の上のゲート誘電体と、
前記ゲート誘電体の上のゲートコンタクトと、
前記ハイブリッドｐ型炭化ケイ素井戸領域および前記ｎ型炭化ケイ素ソース領域の一部の上の第１のコンタクトと、
前記基板の上の第２のコンタクトと
を備える縦型炭化ケイ素ＭＯＳＦＥＴ。
【請求項２４】
前記ハイブリッドｐ型炭化ケイ素井戸領域は、
ｐ型炭化ケイ素エピタキシャル層内の注入されたｐ型炭化ケイ素井戸部分と、
前記注入されたｐ型炭化ケイ素井戸部分に接し、前記ｐ型エピタキシャル層の表面まで延びる、注入されたｐ型炭化ケイ素コンタクト部分と、
前記ｐ型炭化ケイ素エピタキシャル層のエピタキシャルｐ型炭化ケイ素部分であって、少なくとも一部が前記ＭＯＳＦＥＴのｐ型チャネル領域に対応するエピタキシャルｐ型炭化ケイ素部分と
を備えることを特徴とする請求項２３に記載の縦型炭化ケイ素ＭＯＳＦＥＴ。
【請求項２５】
前記ハイブリッドｐ型炭化ケイ素井戸領域と前記基板との間に、ｎ型エピタキシャル層をさらに備えることを特徴とする請求項２３に記載の縦型炭化ケイ素ＭＯＳＦＥＴ。
【請求項２６】
前記ｎ型ソース領域および前記ｎ型チャネル領域は、注入されたｎ型ドーパントを有する前記ｐ型エピタキシャル層の領域を備えることを特徴とする請求項２４に記載の縦型炭化ケイ素ＭＯＳＦＥＴ。
【請求項２７】
前記炭化ケイ素デバイスＭＯＳＦＥＴの周囲に電圧吸収領域をさらに備えることを特徴とする請求項２３に記載の縦型炭化ケイ素ＭＯＳＦＥＴ。
【請求項２８】
前記ｐ型エピタキシャル層の露出部分の上のパッシべーション層をさらに備えることを特徴とする請求項２４に記載の縦型炭化ケイ素ＭＯＳＦＥＴ。
【請求項２９】
縦型炭化ケイ素パワーデバイスの単位セルであって、
ｎ型炭化ケイ素基板の上のｎ型炭化ケイ素ドリフト領域の上の、第１のｐ型炭化ケイ素エピタキシャル層と、
ｎ型炭化ケイ素の少なくとも１つの第１の領域であって、前記第１のｐ型炭化ケイ素エピタキシャル層を通じて前記ｎ型ドリフト領域まで延びる第１の領域と、
ｎ型炭化ケイ素の少なくとも１つの第１の領域であって、前記ｎ型炭化ケイ素の第１の領域に近接し、前記第１の領域から距離をあけられた第２の領域と、
前記第１のｐ型炭化ケイ素エピタキシャル層内の、ｐ型炭化ケイ素の少なくとも１つの注入された埋め込み領域であって、前記ｐ型炭化ケイ素エピタキシャル層よりも高いキャリア濃度を有し、前記ｎ型炭化ケイ素の少なくとも１つの第２の領域と前記ドリフト領域との間に位置付けられ、ｎ型炭化ケイ素の前記少なくとも１つの第１の領域に近接した前記ｎ型炭化ケイ素の少なくとも１つの第２の領域の側面と実質的に位置合わせされている埋め込み領域と、
前記ｐ型炭化ケイ素層内の、前記ｎ型炭化ケイ素の第１の領域の上、および前記ｎ型炭化ケイ素の第２の領域の少なくとも一部の上のゲート誘電体と
を備えることを特徴とする単位セル。
【請求項３０】
前記ｎ型炭化ケイ素の少なくとも１つの第２の領域を通じて前記ｐ型炭化ケイ素の少なくとも１つの埋め込み領域まで延びる、ｐ型炭化ケイ素の少なくとも１つのコンタクト領域
をさらに備えることを特徴とする請求項２９に記載の単位セル。
【請求項３１】
前記ゲート誘電体の上のゲートコンタクトと、
前記少なくとも１つのコンタクト領域、および前記ｎ型炭化ケイ素の第２の領域の一部と接する第１のコンタクトと、
前記基板の上の第２のコンタクトと
をさらに備えることを特徴とする請求項３０に記載の単位セル。
【請求項３２】
前記第１のｐ型炭化ケイ素エピタキシャル層と前記基板との間にｎ型エピタキシャル層をさらに備えることを特徴とする請求項２９に記載の単位セル。
【請求項３３】
前記ｎ型炭化ケイ素の第１および第２の領域は、注入されたｎ型ドーパントを有する前記第１のｐ型エピタキシャル層の領域であることを特徴とする請求項２９に記載の単位セル。
【請求項３４】
前記第１のｐ型エピタキシャル層内のトレンチをさらに備え、前記ｎ型炭化ケイ素の少なくとも１つの第１の領域は、前記トレンチの側壁に近接するｎ型炭化ケイ素の領域を備えることを特徴とする請求項２９に記載の単位セル。
【請求項３５】
前記ｐ型エピタキシャル層の露出部分の上のパッシべーション層をさらに備えることを特徴とする請求項２９に記載の単位セル。
【請求項３６】
前記炭化ケイ素デバイスの周囲に電圧吸収領域をさらに備えることを特徴とする請求項２９に記載の単位セル。
【請求項３７】
炭化ケイ素ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ゲートデバイスを作製する方法であって、
第１の導電型のハイブリッド炭化ケイ素井戸領域を形成するステップであって、
第１の導電型の第１の炭化ケイ素エピタキシャル層を形成するステップと、
前記炭化ケイ素エピタキシャル層にイオンを注入して、前記炭化ケイ素エピタキシャル層内に前記第１の導電型の注入された井戸領域を設けるステップと、
前記炭化ケイ素エピタキシャル層にイオンを注入して、前記注入された井戸領域に接し、前記エピタキシャル層の表面まで延びる注入されたコンタクト部分を設けるステップと
を含むステップと、
第２の導電型の第１の炭化ケイ素領域を、少なくとも部分的に前記ハイブリッド炭化ケイ素領域内に形成するステップと、
前記井戸領域に近接して、前記第１の炭化ケイ素領域から距離をあけられた前記第２の導電型の第２の炭化ケイ素領域を形成するステップと、
前記第２の炭化ケイ素領域の上、および前記第１の炭化ケイ素領域の少なくとも一部の上にゲート誘電体を形成するステップと、
前記ゲート誘電体の上にゲートコンタクトを形成するステップと
を含み、
前記エピタキシャル層の注入されていない部分はデバイスのチャネル領域に対応することを特徴とする方法。
【請求項３８】
前記第１の導電型はｐ型であり、前記第２の導電型はｎ型であることを特徴とする請求項３７に記載の方法。
【請求項３９】
前記第１の導電型はｎ型であり、前記第２の導電型はｐ型であることを特徴とする請求項３７に記載の方法。
【請求項４０】
エピタキシャル層を形成するステップは、前記第２の導電型のドリフト領域の上にエピタキシャル層を形成するステップを含み、前記炭化ケイ素の第１の領域は前記ドリフト領域まで延び、前記デバイスは電界効果トランジスタを備えることを特徴とする請求項３７に記載の方法。
【請求項４１】
前記ドリフト領域は、炭化ケイ素のエピタキシャル層を備えることを特徴とする請求項４０に記載の方法。
【請求項４２】
前記ドリフト領域は、炭化ケイ素基板を備えることを特徴とする請求項４０に記載の方法。
【請求項４３】
エピタキシャル層を形成するステップは、第１の導電型の炭化ケイ素の層の上にエピタキシャル層を形成するステップを含み、前記炭化ケイ素の第１の領域は第１の導電型の炭化ケイ素の層まで延び、前記デバイスは絶縁ゲートバイポーラトランジスタを備えることを特徴とする請求項３７に記載の方法。
【請求項４４】
前記第１の導電型の炭化ケイ素の層は、炭化ケイ素のエピタキシャル層を備えることを特徴とする請求項４３に記載の方法。
【請求項４５】
前記第１の導電型の炭化ケイ素の層は、炭化ケイ素基板を備えることを特徴とする請求項４３に記載の方法。
【請求項４６】
炭化ケイ素ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ゲートデバイスであって、
第１の導電型のハイブリッド炭化ケイ素井戸領域であって、
第１の導電型の第１の炭化ケイ素エピタキシャル層と、
前記炭化ケイ素エピタキシャル層内の前記第１の導電型の注入された井戸部分と、
前記注入された井戸部分と接し、前記エピタキシャル層の表面まで延びている注入されたコンタクト部分と
を備えるハイブリッド炭化ケイ素井戸領域と、
少なくとも部分的に前記ハイブリッド炭化ケイ素井戸領域内の、第２の導電型の第１の炭化ケイ素領域と、
前記井戸領域に近接し、前記第１の炭化ケイ素領域から距離をあけられた前記第２の導電型の第２の炭化ケイ素領域と、
前記第２の炭化ケイ素領域の上、および前記第１の炭化ケイ素領域の少なくとも一部の上のゲート誘電体と、
前記誘電体の上のゲートコンタクトと
を備え、
前記エピタキシャル層の注入されていない部分はデバイスチャネル領域に対応することを特徴とするデバイス。
【請求項４７】
前記第１の導電型はｐ型であり、前記第２の導電型はｎ型であることを特徴とする請求項４６に記載のデバイス。
【請求項４８】
前記第１の導電型はｎ型であり、前記第２の導電型はｐ型であることを特徴とする請求項４６に記載のデバイス。
【請求項４９】
前記エピタキシャル層は、前記第２の導電型のドリフト領域の上のエピタキシャル層を備え、前記炭化ケイ素の第１の領域は前記ドリフト領域まで延び、前記デバイスは電界効果トランジスタを備えることを特徴とする請求項４６に記載のデバイス。
【請求項５０】
前記ドリフト領域は、炭化ケイ素のエピタキシャル層を備えることを特徴とする請求項４９に記載のデバイス。
【請求項５１】
前記ドリフト領域は、炭化ケイ素基板を備えることを特徴とする請求項４９に記載のデバイス。
【請求項５２】
前記エピタキシャル層は、第１の導電型の炭化ケイ素の層の上のエピタキシャル層を備え、前記炭化ケイ素の第１の領域は前記第１の導電型の炭化ケイ素の層まで延び、前記デバイスは絶縁ゲートバイポーラトランジスタを備えることを特徴とする請求項４６に記載のデバイス。
【請求項５３】
前記第１の導電型の炭化ケイ素の層は、炭化ケイ素のエピタキシャル層を備えることを特徴とする請求項５２に記載のデバイス。
【請求項５４】
前記第１の導電型の炭化ケイ素の層は、炭化ケイ素基板を備えることを特徴とする請求項５２に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワーデバイスを作製する方法および結果として得られるデバイスに関し、より詳細には、炭化ケイ素パワーデバイスおよび炭化ケイ素パワーデバイスを作製する方法に関する。
【背景技術】
【０００２】
パワーデバイスは、大電流を伝え、高電圧に対応するために広く使用されている。最新のパワーデバイスは一般に、単結晶シリコン半導体材料で作製されている。広く使用されているパワーデバイスの１つは、パワーＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）である。パワーＭＯＳＦＥＴでは、介在する絶縁体により半導体から分離されたゲート電極に制御信号が供給される。介在する絶縁体は、二酸化ケイ素とすることができるがこれに限定されない。バイポーラトランジスタの動作で使用される小数キャリア注入の存在なしに、多数キャリアの輸送により電流伝導が生じる。パワーＭＯＳＦＥＴは、優れた安全動作（ｓａｆｅ  ｏｐｅｒａｔｉｎｇ）領域を提供することができ、また単位セル構造で並列に並べることができる。
【０００３】
当業者に良く知られているように、パワーＭＯＳＦＥＴは、横型構造または縦型構造を備えることができる。横型構造では、ドレイン、ゲートおよびソース端子が基板の同一表面上にある。対照的に縦型構造では、ソースとドレインが基板の対向する表面上にある。
【０００４】
広く使用されているシリコンパワーＭＯＳＦＥＴの１つは、二重拡散（ｄｏｕｂｌｅ−ｄｉｆｆｕｓｉｏｎ）プロセスを用いて作製されるＤＭＯＳＦＥＴ（ｄｏｕｂｌｅ  ｄｉｆｆｕｓｅｄ  ＭＯＳＦＥＴ）である。これらのデバイスでは、ｐベース（ｐ−ｂａｓｅ）領域およびｎ＋ソース領域がマスクの共通開口を通じて拡散される。ｐベース領域は、ｎ＋ソースよりも深く拡散される。ｐベース領域とｎ＋ソース領域との間の側方拡散の違いは、表面チャネル領域を形成する。ＤＭＯＳＦＥＴを含むパワーＭＯＳＦＥＴの概説が非特許文献１に記載されており、特に「パワーＭＯＳＦＥＴ」と題された第７章に記載されている。非特許文献１の開示は、参照により本明細書に組み込まれている。
【０００５】
パワーデバイスに関する近年の開発努力には、炭化ケイ素のパワーデバイスとしての使用の研究も含まれる。炭化ケイ素はシリコンと比較して、広いバンドギャップ、低誘電率、高破壊電界強度、高熱伝導率、および高飽和電離ドリフト速度を有する。これらの特性は、炭化ケイ素パワーデバイスが従来のシリコンベースのパワーデバイスよりも、高温度、高電力水準、および低比オン抵抗で動作することを可能にすることができる。シリコンデバイスに対する炭化ケイ素デバイスの優位性に関する理論的分析が非特許文献２にある。炭化ケイ素で作製されたパワーＭＯＳＦＥＴが特許文献１に説明されている。
【０００６】
【特許文献１】米国特許第５５０６４２１号明細書
【特許文献２】米国特許第６１０７１４２号明細書
【特許文献３】ＰＣＴ国際出願第ＷＯ９８／０２９１６号明細書
【特許文献４】米国特許第６４２９０４１号明細書
【特許文献５】米国特許出願公開第１０／６８６７９５号明細書
【特許文献６】米国特許第６６１０３６６号明細書
【特許文献７】米国特許出願公開第２００２／００７２２４７Ａ１号明細書
【特許文献８】米国特許出願公開第２００２／０１０２３５８Ａ１号明細書
【非特許文献１】B. J. Baliga,“Power Semiconductor Devices,”PWS Publishing Company, 1996
【非特許文献２】Bhatnagar et al., “Comparison of 6H-SiC, 3C-SiC and Si for Power Devices,”IEEE Transactions on Electron Devices, Vol. 40, 1993, pp. 645-655
【非特許文献３】Shenoy et al., “High-Voltage Double-Implanted Power MOSFET’s in 6H-SiC,” IEEE Electron Device Letters, Vol. 18, No. 3, March 1997, pp. 93-95
【発明の開示】
【発明が解決しようとする課題】
【０００７】
これらの潜在的利点にもかかわらず、炭化ケイ素でパワーＭＯＳＦＥＴを含むパワーデバイスを作製することは困難でありうる。たとえば、上述したようにＤＭＯＳＦＥＴは一般に二重拡散プロセスを用いてシリコンで作製され、ｐベース領域がｎ＋領域よりも深く拡散される。不運にも、炭化ケイ素では、従来のｐ型およびｎ型ドーパントの拡散係数がシリコンと比して小さく、したがって、許容可能な拡散の時間と温度の下で要求される深さのｐベース領域およびｎ＋領域を得ることが困難な可能性がある。イオン注入によりｐベース領域およびｎ＋領域を注入することもできる。たとえば、非特許文献３を参照されたい。しかしながらイオン注入領域の深さおよび横方向の広がりを制御することは困難な場合がある。さらに、ソース領域を囲う表面チャネルを形成する必要性から、２つの別個の注入マスクの使用が要求される場合がある。そうであると、ｐベース領域とソース領域とをお互いに位置合わせすることが困難となり、それによりデバイス性能に潜在的な影響が及ぼされる。
【０００８】
ｐ型注入を利用して炭化ケイ素でＦＥＴを形成する方法が、例えば特許文献２に説明されており、その開示は、本明細書に完全に記載されたかのように参照により本明細書に組み込まれる。また、特許文献３には、電圧制御半導体デバイスを作製するための、横方向に対向する側面上にドープされたｎ型領域を有する、ドープされたｐ型チャネル領域層を炭化ケイ素層内に作製する方法が説明されている。軽くｎ型ドープされた炭化ケイ素層の上端にマスク層が塗布される。炭化ケイ素層まで延びる開口がマスク層内にエッチングされる。ｎ型ドーパントが、開口により画定される炭化ケイ素層の領域内に注入され、その領域の下の炭化ケイ素層の表面近接層（ｓｕｒｆａｃｅ−ｎｅａｒ  ｌａｙｅｒ）に、高ドーピング濃度のｎ型が得られる。ｎ型ドーパントよりも相当に速い炭化ケイ素内の拡散速度を有するｐ型ドーパントが、表面近接層のドーピングの型が維持される程度まで、その開口により画定される炭化ケイ素層の領域内に注入される。ついで炭化ケイ素層が、表面近接層に注入されたｐ型ドーパントが周囲領域である軽くｎ型ドープされた炭化ケイ素層中に拡散する温度で加熱され、ｐ型ドーパントが支配的であるチャネル領域層が、高密度にドープされたｎ型表面近接層の横に、この表面近接層と炭化ケイ素層の軽くｎ型ドープされた領域との間に生成される。
【０００９】
ｐ型注入を使用せずに形成された炭化ケイ素ＭＯＳＦＥＴが特許文献４に説明されており、その開示は、完全に記載されたかのように参照により本明細書に組み込まれている。
【課題を解決するための手段】
【００１０】
本発明のいくつかの実施形態は、炭化ケイ素ＭＯＳＦＥＴの作製を可能にし、ドリフト領域を有する炭化ケイ素基板上にハイブリッドｐ型炭化ケイ素井戸領域を形成することを含む。ハイブリッドｐ型炭化ケイ素井戸領域は、ｐ型炭化ケイ素エピタキシャル層内の注入されたｐ型炭化ケイ素井戸部分と、注入されたｐ型炭化ケイ素井戸部分に接し、ｐ型エピタキシャル層の表面まで延びる注入されたｐ型炭化ケイ素コンタクト部分と、エピタキシャルｐ型炭化ケイ素部分であって少なくともエピタキシャルｐ型炭化ケイ素部分の一部がＭＯＳＦＥＴのｐ型チャネル領域に対応する部分とを備える。ＭＯＳＦＥＴの作製は、また、第１のｎ型炭化ケイ素領域を形成することを含む。第１のｎ型炭化ケイ素領域は、少なくとも部分的に、ハイブリッドｐ型炭化ケイ素井戸領域内にある。ＭＯＳＦＥＴの作製は、また、ｐ型チャネル領域に近接してドリフト領域まで延びる第２のｎ型炭化ケイ素領域を形成して、ｎ型チャネル領域を設けることと、第２のｎ型炭化ケイ素の上および第１のｎ型炭化ケイ素領域の少なくとも一部の上にゲート誘電体を形成することとを含む。ゲートコンタクトが、ゲート誘電体の上に形成される。第１のコンタクトが、ハイブリッドｐ型炭化ケイ素井戸領域のコンタクト部分および第１のｎ型炭化ケイ素領域の一部と接するように形成される。第２のコンタクトが、基板の上に形成される。
【００１１】
ドリフト領域がｎ型炭化ケイ素ドリフト領域である本発明のさらなる実施形態では、ハイブリッドｐ型炭化ケイ素領域を形成することは、ｎ型炭化ケイ素ドリフト領域の上にｐ型炭化ケイ素エピタキシャル層を形成することと、ｐ型炭化ケイ素エピタキシャル層に埋め込み（ｂｕｒｉｅｄ）ｐ型炭化ケイ素領域を形成することであって、埋め込みｐ型領域はｐ型エピタキシャル層よりも高いキャリア濃度を有することと、埋め込みｐ型領域からｐ型炭化ケイ素エピタキシャル層の表面まで延びるｐ型炭化ケイ素エピタキシャル領域に第２のｐ型炭化ケイ素領域を形成することとを含む。埋め込みｐ型炭化ケイ素領域を形成することは、ｐ型炭化ケイ素エピタキシャル層の上に第１のイオン注入マスクを形成すること、および第１のイオン注入マスクを利用してｐ型エピタキシャル層にｐ型ドーパントを注入することにより設けることができる。第１のイオン注入マスクは、埋め込みｐ型炭化ケイ素領域の位置に対応した開口を有している。第１のｎ型炭化ケイ素領域を形成することは、第１のイオン注入マスクを利用してｐ型エピタキシャル層にｎ型ドーパントを注入することにより行うことができる。
【００１２】
本発明の追加的実施形態では、第２のｐ型炭化ケイ素領域を形成することは、ｐ型炭化ケイ素エピタキシャル層の上に第２のイオン注入マスクを形成すること、および第２のイオン注入マスクを利用してｐ型エピタキシャル層にｐ型ドーパントを注入することにより行うことができる。第２のイオン注入マスクは、第２のｐ型炭化ケイ素領域の位置に対応した開口を有している。さらに、第２のｎ型炭化ケイ素領域を形成することは、第３のイオン注入マスクを利用してｐ型エピタキシャル層にｎ型ドーパントを注入することにより行うことができる。
【００１３】
本発明の追加的実施形態では、ＭＯＳＦＥＴの作製は、約１２００℃から約１８００℃の間の温度にｐ型エピタキシャル層をさらすことにより、注入されたｎ型およびｐ型ドーパントを活性化することを含む。注入されたｎ型およびｐ型ドーパントを活性化することは、ｐ型エピタキシャル層の露出した部分をパッシべーション材料で覆うことにより先行されることができる。ゲート誘電体を形成することは、パッシべーション材料をパターニングしてゲート誘電体を設けることにより行うことができる。炭化ケイ素デバイスＤＭＯＳＦＥＴの周囲に電圧吸収領域（ｖｏｌｔａｇｅ  ａｂｓｏｒｂｉｎｇ  ｒｅｇｉｏｎ）を形成することができる。
【００１４】
本発明のさらなる実施形態では、ドリフト領域は、炭化ケイ素基板の上のｎ型炭化ケイ素エピタキシャル層を備え、ｐ型エピタキシャル層は、ｎ型炭化ケイ素エピタキシャル層の上に形成される。
【００１５】
本発明の他の実施形態では、炭化ケイ素パワーデバイスを作製することは、ｎ型炭化ケイ素基板の上のｎ型炭化ケイ素ドリフト領域の上の第１のｐ型炭化ケイ素エピタキシャル層を形成することと、第１のｐ型炭化ケイ素エピタキシャル層を通じてｎ型炭化ケイ素ドリフト領域まで延びるｎ型炭化ケイ素の少なくとも１つの第１の領域を形成し、第１のｐ型炭化ケイ素エピタキシャル層に少なくとも１つのチャネル領域を設けることと、第１のｐ型炭化ケイ素エピタキシャル層に、ｎ型炭化ケイ素の第１の領域に近接し第１の領域から距離をあけられたｎ型炭化ケイ素の少なくとも１つの第２の領域を形成することと、ｐ型炭化ケイ素エピタキシャル層にｐ型ドーパントを注入して、少なくとも１つのｐ型炭化ケイ素の埋め込み領域を第１のｐ型炭化ケイ素エピタキシャル層に形成することとを含む。埋め込み領域は、ｐ型炭化ケイ素エピタキシャル層より高いキャリア濃度を有し、ｎ型炭化ケイ素の第２の領域とドリフト領域との間に位置付けられ、ｎ型炭化ケイ素の第１の領域に近接するｎ型炭化ケイ素の第２の領域の側面と実質的に位置合わせされている。ｐ型ドーパントはまた、ｐ型炭化ケイ素エピタキシャル層に注入され、ｎ型炭化ケイ素の第２の領域を通じてｐ型炭化ケイ素の埋め込み領域まで延びるｐ型炭化ケイ素の少なくとも１つのコンタクト領域を形成する。ゲート誘電体が、ｎ型炭化ケイ素の第１の領域の上およびｎ型炭化ケイ素の第２の領域の少なくとも一部の上に形成される。
【００１６】
本発明のさらに他の実施形態では、炭化ケイ素パワーデバイスの作製は、ゲート誘電体の上にゲートコンタクトを形成することと、第１のコンタクトを形成し、ｐ型の炭化ケイ素のコンタクト領域の一部とｎ型炭化ケイ素の第２の領域とを接触させることと、基板の上に第２のコンタクトを形成することとを含む。
【００１７】
本発明のいくつかの実施形態では、ｎ型炭化ケイ素の少なくとも１つの第２の領域を形成することと、ｐ型炭化ケイ素エピタキシャル層にｐ型ドーパントを注入して少なくとも１つの埋め込み領域を形成することは、ｐ型エピタキシャル層の上に第１のマスク層をパターニングすることであって、第１のマスク層はｎ型炭化ケイ素の少なくとも１つの第２の領域および少なくとも１つの埋め込み領域に対応する開口を有することと、パターニングされた第１のマスク層を利用してｐ型ドーパントを注入して少なくとも１つの埋め込み領域を設けることと、パターニングされた第１のマスク層を利用してｎ型ドーパントを注入してｎ型炭化ケイ素の少なくとも１つの第２の領域を設けることにより行うことができる。ｐ型炭化ケイ素エピタキシャル層にｎ型ドーパントを注入することおよびｐ型ドーパントを注入することの後に、注入されたｎ型ドーパントおよびｐ型ドーパントを活性化することができる。注入されたｎ型ドーパントおよびｐ型ドーパントを活性化することは、約１２００℃から約１８００℃の間の温度に注入された第１のｐ型エピタキシャル層をさらすことにより行うことができる。注入された第１のｐ型エピタキシャル層をさらすことに前に、第１のｐ型エピタキシャル層の露出部分をパッシべーション材料で覆うことができる。ゲート誘電体を形成することは、パッシべーション材料をパターニングしてゲート誘電体を設けることにより行うことができる。
【００１８】
本発明のさらなる実施形態では、ｐ型炭化ケイ素エピタキシャル層にｐ型ドーパントを注入して、ｐ型炭化ケイ素の少なくとも１つのコンタクト領域を形成することは、ｐ型炭化ケイ素エピタキシャル層の上に第２のマスク層を形成することであって、第２のマスク層は少なくとも１つのコンタクト領域の位置に対応する開口を有することと、第２のマスク層を利用してｐ型エピタキシャル層にｐ型ドーパントを注入することにより行われる。さらに、ｎ型炭化ケイ素領域の少なくとも１つの第２の領域を形成することは、ｐ型炭化ケイ素エピタキシャル層の上に第３のマスク層を形成することであって、第３のマスク層はｎ型炭化ケイ素の少なくとも１つの第２の領域の位置に対応する開口を有することと、第３のマスク層を利用してｐ型エピタキシャル層にｎ型ドーパントを注入することとにより行われる。
【００１９】
炭化ケイ素パワーデバイスの作製はまた、炭化ケイ素デバイスの周囲に電圧吸収領域を形成することを含む。ｎ型炭化ケイ素エピタキシャル層を、また、炭化ケイ素基板の上に形成することができ、ｎ型炭化ケイ素エピタキシャル層はｎ型ドリフト領域を提供する。さらに埋め込み領域は、ドリフト領域まで延びることができる。
【００２０】
本発明の追加的実施形態は、炭化ケイ素基板上のハイブリッドｐ型炭化ケイ素井戸領域と、ハイブリッドｐ型炭化ケイ素井戸領域内のｎ型炭化ケイ素ソース領域と、ｎ型炭化ケイ素ソース領域に近接しソース領域と距離をあけられたｎ型炭化ケイ素チャネル領域と、ｎ型炭化ケイ素チャネル領域の上およびｎ型炭化ケイ素ソース領域の少なくとも一部の上のゲート誘電体とを備える縦型炭化ケイ素ＭＯＳＦＥＴを提供する。ゲートコンタクトが、ゲート誘電体の上に設けられる。第１のコンタクトが、ハイブリッドｐ型炭化ケイ素井戸領域およびｎ型炭化ケイ素ソース領域の一部の上に設けられる。第２のコンタクトが基板の上に設けられる。
【００２１】
本発明のさらに他の実施形態では、ハイブリッドｐ型炭化ケイ素井戸領域は、ｐ型炭化ケイ素エピタキシャル層内の注入されたｐ型炭化ケイ素井戸領域と、注入されたｐ型炭化ケイ素井戸領域に接しｐ型エピタキシャル層の表面まで延びる注入されたｐ型炭化ケイ素コンタクト部分と、ｐ型炭化ケイ素エピタキシャル層のエピタキシャルｐ型炭化ケイ素部分であって、少なくとも一部がＭＯＳＦＥＴのｐ型チャネル領域に対応する部分とを備える。ｎ型エピタキシャル層は、また、ハイブリッドｐ型炭化ケイ素井戸領域と基板との間に設けることができる。
【００２２】
本発明のいくつかの実施形態では、ｎ型ソース領域およびｎ型チャネル領域は、注入されたｎ型ドーパントを有するｐ型エピタキシャル層の領域を備える。さらに、炭化ケイ素デバイスＭＯＳＦＥＴの周囲に電圧吸収領域を設けることができる。パッシべーション層を、ｐ型エピタキシャル層の露出した部分に設けることもできる。
【００２３】
本発明の他の実施形態では、縦型炭化ケイ素パワーデバイスの単位セルは、ｎ型炭化ケイ素基板の上のｎ型炭化ケイ素ドリフト領域の上の第１のｐ型炭化ケイ素エピタキシャル層と、第１のｐ型炭化ケイ素エピタキシャル層を通じてｎ型ドリフト領域まで延びるｎ型炭化ケイ素の少なくとも１つの第１の領域と、ｎ型炭化ケイ素の第１の領域に近接し第１の領域と距離をあけられたｎ型炭化ケイ素の少なくともの第２の領域と、第１のｐ型炭化ケイ素エピタキシャル層内のｐ型炭化ケイ素の少なくとも１つの注入された埋め込み領域とを備える。注入された埋め込み領域は、ｐ型炭化ケイ素エピタキシャル層よりも高いキャリア濃度を有し、ｎ型炭化ケイ素の少なくとも１つの第２の領域とドリフト領域との間に位置付けられ、ｎ型炭化ケイ素の第１の領域に近接したｎ型炭化ケイ素の第２の領域の側面と実質的に位置合わせされている。ゲート誘電体を、第１のｐ型炭化ケイ素層内のｎ型炭化ケイ素の第１の領域の上およびｎ型炭化ケイ素の第２の領域の少なくとも一部の上に設けられる。
【００２４】
本発明のさらなる実施形態では、単位セルは、ｎ型炭化ケイ素の少なくとも１つの第２の領域を通じてｐ型炭化ケイ素の少なくとも１つの埋め込み領域まで延びるｐ型炭化ケイ素の少なくとも１つのコンタクト領域を備える。さらにゲートコンタクトを、ゲート誘電体の上に設けることができる。第１のコンタクトを、コンタクト領域の一部とｎ型炭化ケイ素の第２の領域に接するように設けることができる。第２のコンタクトを、基板の上に設けることができる。
【００２５】
本発明の追加的実施形態では、ｎ型エピタキシャル層が、第１のｐ型炭化ケイ素エピタキシャル層と基板との間に設けられる。ｎ型炭化ケイ素の第１および第２の領域は、注入されたｎ型ドーパントを有する第１のｐ型エピタキシャル層の領域とすることができる。第１のｐ型エピタキシャル層にトレンチを設けることができ、ｎ型炭化ケイ素の第１の領域はトレンチの側壁に近接したｎ型炭化ケイ素の領域を備えることができる。第１のｐ型エピタキシャル層の露出部分の上にパッシバーション層を設けることができる。電圧吸収領域を炭化ケイ素デバイスの周囲に設けることもできる。
【００２６】
本発明のさらに他の実施形態は、第１の導電型のハイブリッド炭化ケイ素井戸領域を形成することによって、炭化ケイ素ＭＯＳゲートデバイスおよび類似デバイスを作製する方法を提供する。ハイブリッド炭化ケイ素井戸領域を形成することは、第１の導電型の第１の炭化ケイ素エピタキシャル層を形成することと、イオンを炭化ケイ素エピタキシャル層に注入して、炭化ケイ素エピタキシャル層に第１の導電型の注入された井戸部分を設けることと、炭化ケイ素エピタキシャル層にイオンを注入して、注入された井戸部分と接しエピタキシャル層の表面まで延びる注入されたコンタクト部分を設けることとを含む。第２の導電型の第１の炭化ケイ素領域が、ハイブリッド炭化ケイ素井戸領域内の少なくとも一部に形成される。第２の導電型の第２の炭化ケイ素井戸領域が、井戸領域に近接して第１の炭化ケイ素領域から距離をあけて形成される。ゲート誘電体が、第２の炭化ケイ素領域の上および第１の炭化ケイ素領域の少なくとも一部の上に形成され、ゲート電極が、ゲート誘電体の上に形成される。エピタキシャル層の注入されていない部分が、デバイスのチャネル領域に対応する。
【００２７】
本発明の追加的実施形態では、第１の導電型はｐ型であり、第２の導電型はｎ型である。本発明の他の実施形態では、第１の導電型はｎ型であり、第２の導電型はｐ型である。
【００２８】
本発明のいくつかの実施形態では、エピタキシャル層は、第２の導電型のドリフト領域の上に形成され、炭化ケイ素の第１の領域は、ドリフト領域まで延びて電界効果トランジスタをもたらす。ドリフト領域は、炭化ケイ素のエピタキシャル層および／または炭化ケイ素基板とすることができる。
【００２９】
本発明の他の実施形態では、エピタキシャル層は、第１の導電型の炭化ケイ素の層の上に形成され、炭化ケイ素の第１の領域は、第１の導電型の炭化ケイ素の層まで延びて絶縁ゲートバイポーラトランジスタを提供する。第１の導電型の炭化ケイ素の層は、炭化ケイ素のエピタキシャル層および／または炭化ケイ素基板とすることができる。
【発明を実施するための最良の形態】
【００３０】
本発明をこれから、本発明の実施形態が示されている添付図面を参照して詳細に説明する。しかしながら、本発明は、多くの異なる形で具現することができ、本明細書に記載する実施形態に限定して解釈すべきでない。むしろ、これらの実施形態は、この開示が徹底的で完全になり、本発明の範囲を当業者に十分に伝えるために提供されている。図面において、層および領域の大きさおよび相対的大きさが、明瞭性のために強調されている場合がある。ある要素が別の要素または層「の上にある」、「と接続している」、または「と結合している」ものとして言及されるとき、その要素は他の要素または層の上に直接あるか、または直接接続もしくは結合されていることができ、または介在要素または層が存在することができる。対照的に、ある要素が別の要素または層「の上に直接ある」、「と直接接続している」、または「と直接結合している」ものとして言及されるとき、介在要素または層は存在しない。同様の数字は同様の要素を本明細書全体を通じて示す。本明細書で使用されるとき、「および／または」という用語は、関連付けられた列挙事項の１つまたは複数の任意ですべての組み合わせを含む。
【００３１】
第１、第２などの用語が、本明細書で、様々な要素、部品、領域、層および／または部分を記述するために使用されることがあるが、これらの要素、部品、領域、層および／または部分は、これらの用語によって限定されるべきでないことを理解されたい。これらの用語は、１つの要素、部品、領域、層または部分を別の領域、層または部分と区別するために使用されるだけである。したがって、以下で述べられる第１の要素、部品、領域、層または部分を、本発明の教示から逸脱することなく、第２の要素、部品、領域、層または部分と呼ぶこともできる。
【００３２】
さらに、「下の」または「下端の」および「上の」または「上端の」のような相対的な用語は、本明細書では、図に示されるようにある要素の別の要素に対する関係を記述するために使用されることがある。これらの用語は、図に示された位置付けのほかに、デバイスの異なる位置付けを含むことが意図されていることを理解されたい。たとえば、図中のデバイスが反転された場合、他の要素の「下の」面の上にあると記述された要素は、他の要素の「上の」面の上に位置付けられることになる。それゆえ、例示的用語「下の」は、図の特定の位置付けに応じて「下の」と「上の」の両方の位置付けを含むことができる。同様に、図の１つに示されたデバイスが反転されると、他の要素「の下に」と記述された要素は、他の要素「の上に」位置付けられることになる。それゆえ、例示的用語「の下の」は、上と下の両方の位置付けを含むことができる。
【００３３】
本発明の実施形態は、本発明の理想化された実施形態の略図である断面図を参照して、本明細書に説明される。したがって、例えば製造技法および／または許容誤差の結果としての説明図の形からの変形形態が予期されるべきである。それゆえ、本発明の実施形態は、本明細書で示される領域の特定の形に限定されるものとして解釈されるべきではなく、例えば製造などの結果である形の偏差を含む。例えば、長方形として図示される注入された領域は、一般に、注入された領域から注入されていない領域への二値的（ｂｉｎａｒｙ）変化よりもむしろ、丸みのある又は曲がった形態、および／または注入濃度の傾斜を縁部に有するだろう。同様に、注入により形成された埋め込み領域は、埋め込み領域と表面との間のそこを通じて注入が起きる領域内にいくらかの注入をもたらす可能性がある。したがって、図面に示した領域は本質的に図式的であり、それらの形は、デバイスの領域の正確な形を示すことを意図されておらず、また本発明の範囲を限定することを意図されていない。
【００３４】
本発明の実施形態は、様々な層／領域についての特定の極性導電型に言及して説明される。しかしながら、当業者は理解するように、領域／層の極性を反転し、反対の極性デバイスを提供することができる。
【００３５】
本発明のいくつかの実施形態は、炭化ケイ素のハイブリッド井戸領域を備える縦型パワーＭＯＳＦＥＴおよび／またはＩＧＢＴを提供する。本明細書で使用されるとき、「ハイブリッド井戸領域」という用語は、エピタキシャルに形成された領域および注入された領域の両方を備える炭化ケイ素デバイスの井戸領域を示す。当業者に知られているように、  炭化ケイ素のドープ領域は、エピタキシャル成長および／または注入を通じて形成することができる。たとえば、炭化ケイ素のｐ型領域は、ｐ型ドーパントの存在下でのエピタキシャル成長、またはアンドープのｐ型またはｎ型エピタキシャル層へのｐ型ドーパントの注入を通じて形成することができる。エピタキシャル成長から得られる構造は、注入から得られる構造と異なる。したがって、「エピタキシャル領域」および「注入領域」という用語は、炭化ケイ素の異なる領域を構造的に識別し、炭化ケイ素の領域の構造的特徴の説明として、および／またはそのような炭化ケイ素の領域を形成する方法の説明として本明細書に使用することがある。
【００３６】
本発明の実施形態はＭＯＳＦＥＴおよびＩＧＢＴに言及して説明されるが、ハイブリッド井戸領域は、低濃度ドープ（ｌｉｇｈｔ  ｄｏｐｅｄ）ＭＯＳＦＥＴ（ＬＤＭＯＳＦＥＴ）などの他のデバイスに使用することができる。したがって、本発明のいくつかの実施形態は、本明細書でＭＯＳＦＥＴおよび／またはＩＧＢＴに言及して説明されるハイブリッド井戸領域を有するＭＯＳゲートデバイスのうち任意のものを備えることができる。
【００３７】
図１を参照すると、縦型パワーＭＯＳＦＥＴの実施形態、および縦型パワーＭＯＳＦＥＴの単位セルが示されている。当業者は、縦型炭化ケイ素ＭＯＳＦＥＴは一般に単位セルで複製されることを理解するだろう。そのような単位セルが線１００ａと１００ｃとの間、または１００ｂと１００ｃとの間に示されている。図示を容易にするため２つの単位セルが説明されるが、当業者は理解するように、追加の単位セルを、本発明の教示から利益を受けつつ１つの方向または一般には直交する方向である２つの方向に沿って、ＭＯＳＦＥＴ内に組み込むことができる。
【００３８】
図１から分かるように、本発明のいくつかの実施形態であるＭＯＳＦＥＴは、ｎ＋単結晶炭化ケイ素基板１０を備える。ｎ−炭化ケイ素層１２が基板１０の第１の面上に設けられる。ｐ型エピタキシャル形成（ｅｐｉｔａｘｉｔｉａｌｌｙ  ｆｏｒｍｅｄ）炭化ケイ素領域１４がｎ型層１２の上にあり、ｐ井戸領域を提供することができる。ｐ＋炭化ケイ素の埋め込み領域１８が、ｐ井戸領域１４内に、これもｐ井戸領域１４内に設けられている炭化ケイ素のｎ＋領域２０の下に、設けられる。ｎ＋領域２０は、デバイスのソース領域を提供することができる。ｐ＋＋領域１９が、ｐ井戸領域１４の面から埋め込み領域１８まで延び、コンタクト領域を提供することができる。ｎ＋ソース領域２０に近接しそこから距離をあけられているのは、ｎ−層１２まで延びるｎ型炭化ケイ素領域２１である。ｎ型炭化ケイ素領域２１は、ｎ型チャネル領域を提供することができる。ｎ＋ソース領域２０間のエピタキシャル井戸領域１４の領域は、ｐ型炭化ケイ素チャネル領域を提供することができる。ＳｉＯ２などの適切な誘電体材料のゲート絶縁層２２が、チャネル領域２１の上に、ｎ＋ソース領域２０まで延びている。ゲートコンタクト２６が、ゲート層のチャネル領域２１と対向する側に設けられている。ソースコンタクト２４が、ｐ＋＋コンタクト領域１９とｎ＋ソース領域２０との間に設けられ、ドレインコンタクト２８が、基板１０のｐ型エピタキシャル領域１４と対向する面に設けられている。
【００３９】
本発明のいくつかの実施形態では、ｎ−炭化ケイ素基板１０を使用することができ、炭化ケイ素層１２を省くことができる。ｎ＋エピタキシャル層、および／または基板１０の裏面注入物を設けることができ、ドレインコンタクト２８をエピタキシャル層／注入領域の上に設けることができる。したがって、本発明の実施形態によるＭＯＳゲートおよびハイブリッド井戸構造を、特許文献５で説明されているようなデバイスと共に利用することができる。特許文献５の開示は、本明細書に完全に記載されたかのように参照により本明細書に組み込まれている。
【００４０】
埋め込みｐ型領域１８の、ｐ型エピタキシャル領域よりも増加したドープ濃度により、ｎ型領域１４とドリフト層１２との間のパンチスルーを防止することができる。いくつかの実施形態では、埋め込みｐ型領域は、ｎ型領域２０とドリフト層１２との間にある。さらにｐ型領域１８は、ｎ型チャネル領域２１に近接するｎ型領域２０の側面と実質的に位置合わせすることができる。特に本発明のいくつかの実施形態では、ｐ型領域１８は、ｎ型領域２０の縁を越えないが縁まで延びている。
【００４１】
注入埋め込みｐ型領域１８およびエピタキシャルｐ型チャンネル領域を備えるハイブリッドｐ型井戸領域を設けることにより、プレーナＭＯＳＦＥＴを設けることができる。プレーナＭＯＳＦＥＴの作製が容易になり、非プレーナデバイスよりも改善された信頼性を有することができる。さらに、埋め込みｐ型領域１８はｐ型チャネル領域内に実質的に延びないので、イオン注入により引き起こされる劣化を伴わずにｐ型チャネル領域を設けることができる。さらに、一般的なキャリア移動度は、ｐ型ドーピングに半比例して関係しており、ドーピングが多ければキャリア移動度が低くなる。ｐ型チャネル領域およびｐ型埋め込み領域に対して異なるドーピングを与えることにより、チャネル領域におけるキャリア移動度を実質的に低減することなく、パンチスルーの見込みを低減することができる。したがって、例えば、本発明のいくつかの実施形態のデバイスは、５０ｃｍ２／Ｖ−ｓもの移動度を有することが予想される。
【００４２】
加えて、ＭＯＳＦＥＴの周囲の電界を分布させ、フィールドクラウディング（ｆｉｅｌｄ  ｃｒｏｗｄｉｎｇ）を低減する電圧吸収領域を設けることができる。特に、電圧吸収領域は、１つ又は複数のステップをｐ型エピタキシャル領域１４内に形成することにより形成することができる。そのようなステップは、デバイスを囲う側壁を有するメサを形成することができる。さらに、ｐ−領域をデバイスの外周に形成して、さらに電界を分布させることができる。そのような電圧吸収領域の形成、およびそのような電圧吸収領域の代替的実施形態を以下にさらに詳細に説明する。しかしながら、本発明を特定の電圧吸収領域の構成に限定して解釈すべきでない。例えば、ｐ型エピタキシャル領域１４内に複数の段差（ｓｔｅｐ）を設けることができる。同様に、デバイスの外周に形成されたｐ−領域を傾斜させ、さらに電界を分布することができる。
【００４３】
電圧吸収領域を有する本発明の実施形態において、電圧吸収領域は、ｐ型エピタキシャル層１４の厚さを徐々に低減するように１つ又は複数の段差を有することができる。段差の領域内のｐ型エピタキシャル層１４の厚さを、厚さとｐ型エピタキシャル層１４のドーピングのキャリア濃度との積が、約１×１０１２ｃｍ−２と約１×１０１３ｃｍ−２の間になるように低減することができる。ｐ−炭化ケイ素の領域を、例えば当業者に既知であるイオン注入技法によりｐ型エピタキシャル層１４に形成することができる。そのような注入は、マスキングし、ついで当業者に既知である技法を利用してｐ型エピタキシャル層１４の領域を補償するためにｎ型ドーパントを注入することにより達成することができる。コンタクト領域１８とｐ−炭化ケイ素の領域との間の距離は、デバイスの所望の破壊電圧に基づくことができる。例えば、２ｋＶデバイスには約１５０μｍの距離が適している。当業者は理解するように、本発明の教示から利益を受けながら他の距離を利用することも可能である。
【００４４】
電圧吸収領域をエッチングして、デバイスを分離することもできる。そのようなエッチングプロセスは、ｐ型エピタキシャル層１４を通じてｎ型エピタキシャル層１２までエッチングし、ｎ型エピタキシャル層１２までおよび／またはｎ型エピタキシャル層１２内に延びる側壁を有するメサを形成することができる。あるいは、メサの側壁は、ｎ型エピタキシャル層１２を通じて基板までおよび／または基板内に延びることができる。好ましくは、メサの側壁は、ソースコンタクト領域１８から上述したようにデバイスの所望の破壊電圧に基づいた距離にある電圧吸収ｐ−領域を通じて延びている。あるいは、電圧吸収領域は、マスキングおよびエピタキシャル層１４の選択的エピタキシャル成長により形成することができる。本発明のそのような実施形態において、以下に検討する図２の構造の形成は、選択的エピタキシャル成長プロセスを組み込むように修正することができる。
【００４５】
本発明のいくつかの実施形態の作製方法を説明する。図２から分かるように、ｎ−エピタキシャル層１２がｎ＋炭化ケイ素基板１０の上に形成される。ｎ−層１２は、約５から約２００μｍの厚さを有し、約１×１０１４ｃｍ−３から約１×１０１７ｃｍ−３のキャリア濃度を与えるドーピングを有する。本発明の特定の実施形態において、ｎ層１２は、厚さ約１２μｍであり、約５×１０１５ｃｍ−３のキャリア濃度を与えるようにドーピングされている。ついで、ｐ型エピタキシャル層１４が、ｎ−エピタキシャル層１２の上に成長される。ｐ型エピタキシャル層１４は、約０．５から約３μｍの厚さを有し、約２×１０１６ｃｍ−３から約５×１０１７ｃｍ−３のキャリア濃度を与えるドーピングを有する。本発明の特定の実施形態において、ｐ型エピタキシャル層１４は、厚さ約０．５μｍであり、約１×１０１６ｃｍ−３のキャリア濃度を与えるようにドーピングされている。マスク層１００がｐ型エピタキシャル層１４の上に形成され、デバイスのソース領域２０および埋め込みｐ型領域１８に対応する開口を形成するようにパターニングされる。
【００４６】
図３および４から分かるように、埋め込みｐ型領域１８およびソース領域２０は、ソース領域２０の位置に対応する開口を有するマスク層１００をパターニングすることにより形成することができる。埋め込みｐ型領域１８は、パターニングされたマスク１００を用いてｐ型ドーパントをイオン注入することにより形成される。埋め込みｐ型領域１８は、ドリフト領域（例えば、ｎ型エピタキシャル層１２）まで、又いくつかの実施形態ではドリフト領域内に延びることができる。ｐ型ドーパントは、アルミニウムまたは他の適切なｐ型ドーパントとすることができる。本発明のある実施形態では、ｐ型領域１８は、領域２１が形成される厚さ（例えば、約０．２μｍから約１μｍ）未満の厚さを有する。本発明の特定の実施形態では、埋め込みｐ型領域１８は、ｐ型エピタキシャル層１４の表面から約０．２μｍから約０．７μｍの深さまで延びる。さらに、ｐ型領域１８は、約１０１７ｃｍ−３から約１０１８ｃｍ−３のキャリア濃度を与えるようにドーピングされることができる。本発明の特定の実施形態では、ｐ型領域１８は、約１×１０１８ｃｍ−３のキャリア濃度を与えるようにドーピングされることができる。
【００４７】
図４から分かるように、ソース領域２０を、パターニングされたマスク１００を利用してｐ型エピタキシャル層１４内にｎ型ドーパントを注入することにより形成することができる。すべてのｎ型注入に利用されるｎ型ドーパントは、窒素および／または燐とすることができるが、他のｎ型ドーパントを利用することもできる。ｎ型ソース領域２０は、ｐ型エピタキシャル層内に、約０．２μｍから約０．３μｍの距離延びることができる。ｎ型ソース領域は、良好なオーミックコンタクトの形成を可能するのに十分なキャリア濃度を与えるようにドーピングされることができる。本発明の特定の実施形態では、ｎ型ソース領域は、ｐ型エピタキシャル層内に約０．２μｍの深さまで延び、約１×１０１９ｃｍ−３のキャリア濃度を与えるようにドーピングされる。
【００４８】
本発明の実施形態は、ｐ型領域１８およびソース領域２０の両方の注入にパターニングされたマスク１００の同一のウィンドウを用いて説明されているが、本発明のいくつの実施形態では、注入のストラグル（ｓｔｒｕｇｇｌｅ）を補償するために、異なる大きさのウィンドウを用いることができる。
【００４９】
図５および６から分かるように、マスク１１０が除去され、追加のマスク１１０が形成され、コンタクト領域１９に対応する開口を提供するようにパターニングされる。ｐ型コンタクト領域１９が、パターニングされたマスク１３０を利用してイオン注入により形成される。コンタクト領域１９は、エピタキシャル層１４の表面から埋め込みｐ型領域１８まで延びることができ、約５×１０１８ｃｍ−３から約１×１０２１ｃｍ−３のキャリア濃度を与えるようにドーピングされることができる。本発明の特定の実施形態では、コンタクト領域１９は約１×１０１９ｃｍ−３のキャリア濃度を有し、ｐ型エピタキシャル層１４内に約０．４μｍの深さまで延びる。
【００５０】
図７および８は、本発明のいくつかの実施形態のチャネル領域２１の形成を示している。図７から分かるように、マスク１１０が除去され、追加のマスク層１２０がコンタクト領域１９に対応する開口を有するようにパターニングされる。図８から分かるように、チャネル領域２１は、パターニングされたマスク１２０を利用してｐ型エピタキシャル層１４内にｎ型ドーパントを注入することにより形成して、ｐ型エピタキシャル層１４を貫通してドリフト領域（例えば、ｎ型エピタキシャル層１２）まで延びるチャネル領域２１を形成することができる。デバイスがターンオンされたとき、このｎ型チャネルはＭＯＳチャネルから軽くドープされたドリフト領域までの経路を提供し、電子がソース領域からドレイン領域まで流れることを可能にする。オフ状態において、このｎチャネル領域は、逆バイアスされたｐｎ接合から電子が欠乏されることがあり、ｐｎ接合は、チャネル領域の両側に形成されている。チャネル領域の両側のｐｎ接合は、オフ状態でＭＯＳ領域を高電界から保護し、その結果ＵＭＯＳＦＥＴなどのトレンチデバイスと比較して高いデバイス信頼度が得られる可能性がある。
【００５１】
任意の適したｎ型ドーパントを利用することができる。本発明のいくつかの実施形態では、窒素がｎ型ドーパントとして利用される。本発明のいくつかの実施形態におけるｎ型チャネル２１のキャリア濃度は、ｐ型エピタキシャル層１４のそれの１から２００％であり、本発明の特定の実施形態では、３０から５０％（例えば、約１×１０１６）である。ｎ型チャネル２１は、ｐ型エピタキシャル領域からドリフト領域まで延びている。特定の実施形態では、ｎ型チャネル２１は、ｐ型エピタキシャル領域内に約０．５μｍ延びている。
【００５２】
本発明の代替的実施形態では、チャネル領域２１は、まずｐ型エピタキシャル層にトレンチをエッチングし、次いでトレンチの露出部分（底部および側壁）にｎ型ドーパントを注入してチャネル領域２１を提供することによって形成することもできる。図３を参照して検討したのと同じようなキャリア濃度を利用することができる。
【００５３】
図９は、堆積された酸化物および／または他のパッシべーション材料で構成された追加のキャップ層１４０の形成を示している。キャップ層１４０は、約０．０１μｍから約１μｍの厚さを有することができる。キャップ層１４０が利用されていようとされていまいと、いずれにしてもデバイスは、いくつかの実施形態で約９００℃から約１８００℃の範囲の高温度アニール、いくつかの実施形態では５分など数分間約１６００℃にさらされ、ｎ型およびｐ型注入物が活性化されることがある。
【００５４】
図１０から分かるように、アニールの後、キャップ層１４０がデバイスから取り除かれ、誘電体材料で構成された層３０’がデバイスの上に堆積されて、ゲート誘電体材料が提供される。あるいは、キャップ層１４０をゲート誘電体材料として使用することができる。本発明のいくつかの実施形態では、誘電体材料および／またはキャップ層は、特許文献６、７および／または８に説明されているように形成することができる。これらの開示は、その全体が開示されているかのように本明細書に組み込まれている。いずれの場合においても、ゲートコンタクト２６は、ゲート誘電体材料の上に金属コンタクトを形成することにより形成することができる。適切なゲートコンタクト材料は、これらに限定されないが、アルミニウム、ポリシリコン、およびモリブデンが含まれる。さらに、当業者は理解するように多層ゲートコンタクトを利用することもできる。
【００５５】
図１１に示されているように、誘電体材料３０’にコンタクトホールを形成し、コンタクトホール内にオーミックコンタクトを形成してソースコンタクト２４を形成することができる。同様に、基板１０の上にオーミックコンタクト２８を形成することができる。適切なオーミックコンタクト材料には、これらに限定されないが、ニッケル、チタン合金、およびアルミニウムが含まれる。堆積された金属コンタクトは次いで、約５００℃から約１２００℃の範囲の高温で焼結することができる。コンタクトの上に上層（ｏｖｅｒｌａｙｅｒ）金属を堆積して、例えばデバイスへの接続を促すことができる。
【００５６】
図２から１１のステップの順序は変更することができることを当業者は理解するだろう。それゆえ、例えば、図８のチャネル領域２１を、図４のｎ＋領域２０の形成前に形成することができる。同様に、埋め込みｐ＋領域１８および／またはコンタクト領域１９は、ｎ＋領域２０またはチャネル領域２１の形成の前または後のどちらで形成してもよい。同様に、コンタクト２４は、例えば、金属層を堆積してパターニングし、次いで誘電体層１４０を設け、誘電体層にコンタクト２４まで開口を形成することによって形成することができる。したがって、本発明は、本明細書に説明された動作の順序の通りに限定して解釈すべきではなく、本開示に照らして当業者に明らかとなる他の作成順序を含むことが意図されている。
【００５７】
図１２は、ハイブリッド井戸領域を有するＭＯＳゲートデバイスがＩＧＢＴとして設けられている本発明のさらなる実施形態を示している。図１２から分かるように、ｐ型基板２１０およびｐ型エピタキシャル層２１２を利用して、図１に示されている構造をＩＧＢＴとしてとして設けることができる。あるいは、ｎ型基板およびエピタキシャル層が使用される場合、エピタキシャル層１４および注入された領域１９および１８は、ｎ型であり、注入された領域２０および２１はｐ型であることができる。図１２のデバイスは、上述の導電型に関する様々な変更を除いて、実質的に図２から１１を参照して説明したように作成することができる。
【００５８】
図面および明細書において、本発明の一般的で好ましい実施形態を開示し、特定の用語を用いてきたが、それらは一般的で記述的意味で使用されており限定を意図していない。本発明の範囲は添付の特許請求の範囲に記載されている。
【図面の簡単な説明】
【００５９】
【図１】本発明のいくつかの実施形態のパワーＭＯＳＦＥＴの断面図である。
【図２】本発明のいくつかの実施形態の図１のパワーＭＯＳＦＥＴを作製する方法を示す断面図である。
【図３】本発明のいくつかの実施形態の図１のパワーＭＯＳＦＥＴを作製する方法を示す断面図である。
【図４】本発明のいくつかの実施形態の図１のパワーＭＯＳＦＥＴを作製する方法を示す断面図である。
【図５】本発明のいくつかの実施形態の図１のパワーＭＯＳＦＥＴを作製する方法を示す断面図である。
【図６】本発明のいくつかの実施形態の図１のパワーＭＯＳＦＥＴを作製する方法を示す断面図である。
【図７】本発明のいくつかの実施形態の図１のパワーＭＯＳＦＥＴを作製する方法を示す断面図である。
【図８】本発明のいくつかの実施形態の図１のパワーＭＯＳＦＥＴを作製する方法を示す断面図である。
【図９】本発明のいくつかの実施形態の図１のパワーＭＯＳＦＥＴを作製する方法を示す断面図である。
【図１０】本発明のいくつかの実施形態の図１のパワーＭＯＳＦＥＴを作製する方法を示す断面図である。
【図１１】本発明のいくつかの実施形態の図１のパワーＭＯＳＦＥＴを作製する方法を示す断面図である。
【図１２】本発明のいくつかの実施形態によるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）の断面図である。
【図１】
2008503894.tif 000003
【図２】
2008503894.tif 000004
【図３】
2008503894.tif 000005
【図４】
2008503894.tif 000006
【図５】
2008503894.tif 000007
【図６】
2008503894.tif 000008
【図７】
2008503894.tif 000009
【図８】
2008503894.tif 000010
【図９】
2008503894.tif 000011
【図１０】
2008503894.tif 000012
【図１１】
2008503894.tif 000013
【図１２】
2008503894.tif 000014
【手続補正書】
【提出日】平成18年4月24日(2006.4.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
炭化ケイ素ＭＯＳＦＥＴを作製する方法であって、
ドリフト領域を有する炭化ケイ素基板の上にハイブリッドｐ型炭化ケイ素井戸領域を形成するステップであって、前記ハイブリッドｐ型炭化ケイ素井戸領域は、
ｐ型炭化ケイ素エピタキシャル層内の注入されたｐ型炭化ケイ素井戸部分と、
前記注入されたｐ型炭化ケイ素井戸部分と接し、前記ｐ型エピタキシャル層の表面まで延びる、注入されたｐ型炭化ケイ素コンタクト部分と、
エピタキシャルｐ型炭化ケイ素部分であって、前記エピタキシャルｐ型炭化ケイ素部分の少なくとも一部は、前記ＭＯＳＦＥＴのｐ型チャネル領域に対応するエピタキシャルｐ型炭化ケイ素部分と
を備えるステップと、
少なくとも部分的に前記ハイブリッドｐ型炭化ケイ素井戸領域内に、第１のｎ型炭化ケイ素領域を形成するステップと、
前記ｐ型チャネル領域に近接し、前記ドリフト領域まで延びる第２のｎ型炭化ケイ素領域を形成して、ｎ型チャネル領域を設けるステップであって、前記ｎ型チャネル領域は、前記第１のｎ型炭化ケイ素領域から距離をあけられているステップと、
前記第２のｎ型炭化ケイ素の上、および前記第１のｎ型炭化ケイ素領域の少なくとも一部の上にゲート誘電体を形成するステップと、
前記ゲート誘電体の上にゲートコンタクトを形成するステップと、
前記ハイブリッドｐ型炭化ケイ素井戸領域の前記コンタクト部分、および前記第１のｎ型炭化ケイ素領域の一部と接するように第１のコンタクトを形成するステップであって、前記第２のｎ型炭化ケイ素領域は、前記第１のコンタクトと接していないステップと、
前記基板の上に第２のコンタクトを形成するステップと
を含む方法。
【請求項２】
前記ドリフト領域は、ｎ型炭化ケイ素ドリフト領域であり、ハイブリッドｐ型炭化ケイ素井戸領域を形成するステップは、
前記ｎ型炭化ケイ素ドリフト領域の上にｐ型炭化ケイ素エピタキシャル層を形成するステップと、
前記ｐ型炭化ケイ素エピタキシャル層内に埋め込みｐ型炭化ケイ素領域を形成するステップであって、前記埋め込みｐ型領域は、前記ｐ型エピタキシャル層のキャリア濃度よりも高いキャリア濃度を有するステップと、
前記ｐ型炭化ケイ素エピタキシャル層内に、前記埋め込みｐ型領域から前記ｐ型炭化ケイ素エピタキシャル層の表面まで延びる第２のｐ型炭化ケイ素領域を形成するステップと
を含むことを特徴とする請求項１に記載の方法。
【請求項３】
埋め込みｐ型炭化ケイ素領域を形成するステップは、
前記ｐ型炭化ケイ素エピタキシャル層の上に第１のイオン注入マスクを形成するステップであって、前記第１のイオン注入マスクは、前記埋め込みｐ型炭化ケイ素領域の位置に対応する開口を有するステップと、
前記第１のイオン注入マスクを利用して前記ｐ型エピタキシャル層内にｐ型ドーパントを注入するステップと
を含み、
第１のｎ型炭化ケイ素領域を形成ステップは、前記第１のイオン注入マスクを利用して前記ｐ型エピタキシャル層内にｎ型ドーパントを注入するステップを含むことを特徴とする請求項２に記載の方法。
【請求項４】
第２のｐ型炭化ケイ素領域を形成するステップは、
前記ｐ型炭化ケイ素エピタキシャル層の上に第２のイオン注入マスクを形成するステップであって、前記第２のイオン注入マスクは、前記第２のｐ型炭化ケイ素領域の位置に対応する開口を有するステップと、
前記第２のイオン注入マスクを利用してｐ型エピタキシャル層内にｐ型ドーパントを注入するステップと
を含むことを特徴とする請求項３に記載の方法。
【請求項５】
第２のｎ型炭化ケイ素領域を形成するステップは、
前記ｐ型炭化ケイ素エピタキシャル層の上に第２のイオン注入マスクを形成するステップであって、前記第３のイオン注入マスクは、前記第２のｎ型炭化ケイ素領域の位置に対応する開口を有するステップと、
前記第３のイオン注入マスクを利用して前記ｐ型エピタキシャル層内にｎ型ドーパントを注入するステップと
を含むことを特徴とする請求項４に記載の方法。
【請求項６】
前記注入されたｎ型およびｐ型ドーパントを、前記ｐ型エピタキシャル層を約１２００℃から約１８００℃の温度にさらすことにより活性化するステップをさらに含むことを特徴とする請求項５に記載の方法。
【請求項７】
前記注入されたｎ型およびｐ型ドーパントを活性化するステップは、前記ｐ型エピタキシャル層の露出部分を、パッシべーション材料で覆うステップにより先行されることを特徴とする請求項６に記載の方法。
【請求項８】
ゲート誘電体を形成するステップは、前記パッシべーション材料をパターニングして、前記ゲート誘電体を設けるステップを含むことを特徴とする請求項７に記載の方法。
【請求項９】
前記炭化ケイ素デバイスＭＯＳＦＥＴの周りに電圧吸収領域を形成するステップをさらに含むことを特徴とする請求項１に記載の方法。
【請求項１０】
前記ドリフト領域は、前記炭化ケイ素基板の上にｎ型炭化ケイ素エピタキシャル層を備え、前記ｐ型エピタキシャル層は、前記ｎ型炭化ケイ素エピタキシャル層の上に形成されることを特徴とする請求項１に記載の方法。
【請求項１１】
炭化ケイ素パワーデバイスを作製する方法であって、
ｎ型炭化ケイ素基板の上のｎ型炭化ケイ素ドリフト領域の上に、第１のｐ型炭化ケイ素エピタキシャル層を形成するステップと、
前記ｐ型炭化ケイ素エピタキシャル層を通じて前記ｎ型炭化ケイ素ドリフト領域まで延びる少なくとも１つのｎ型炭化ケイ素の第１の領域を形成して、前記第１のｐ型炭化ケイ素エピタキシャル層内に少なくとも１つのチャネル領域を設けるステップと、
前記第１のｐ型炭化ケイ素エピタキシャル層内に、前記ｎ型炭化ケイ素の第１の領域に近接し、前記第１の領域と距離をあけられた少なくとも１つのｎ型炭化ケイ素の第２の領域を形成するステップと、
前記ｐ型炭化ケイ素エピタキシャル層内にｐ型ドーパントを注入し、前記第１のｐ型炭化ケイ素エピタキシャル層内にｐ型炭化ケイ素の少なくとも１つの埋め込み領域を形成するステップであって、前記少なくとも１つの埋め込み領域は、前記ｐ型炭化ケイ素エピタキシャル層よりも高いキャリア濃度を有し、前記ｎ型炭化ケイ素の少なくとも１つの第２の領域と前記ドリフト領域との間に位置付けられ、前記ｎ型炭化ケイ素の少なくとも１つの第１の領域に近接する、前記ｎ型炭化ケイ素の少なくとも１つの第２の領域の側面と実質的に位置合わせされているステップと、
前記ｐ型炭化ケイ素エピタキシャル層内にｐ型ドーパントを注入し、前記ｎ型炭化ケイ素の少なくとも１つの第２の領域を通じて前記ｐ型炭化ケイ素の少なくとも１つの埋め込み領域まで延び、前記第１のｐ型炭化ケイ素エピタキシャル層の表面まで延びるｐ型炭化ケイ素の少なくとも１つのコンタクト領域を形成するステップと、
前記ｎ型炭化ケイ素の第１の領域の上、および前記ｎ型炭化ケイ素の第２の領域の少なくとも一部の上にゲート誘電体を形成するステップと
を含む方法。
【請求項１２】
前記ゲート誘電体の上のゲートコンタクトを形成するステップと、
前記ｐ型炭化ケイ素のコンタクト領域および前記ｎ型炭化ケイ素の第２の領域の一部と接するように第１のコンタクトを形成するステップと、
前記基板の上に第２のコンタクトを形成するステップと
をさらに含むことを特徴とする請求項１１に記載の方法。
【請求項１３】
ｎ型炭化ケイ素の少なくとも１つの第２の領域を形成するステップと、前記ｐ型炭化ケイ素エピタキシャル層内にｐ型ドーパントを注入して少なくとも１つの埋め込み領域を形成するステップは、
前記ｐ型エピタキシャル層の上に第１のマスク層をパターニングするステップであって、前記第１のマスク層は、前記ｎ型炭化ケイ素の少なくとも１つの第２の領域、および前記少なくとも１つの埋め込み領域に対応する開口を有するステップと、
前記パターニングされた第１のマスク層を利用してｐ型ドーパントを注入して、前記少なくとも１つの埋め込み領域を設けるステップと、
前記パターニングされた第１のマスク層を利用してｎ型ドーパントを注入して、前記ｎ型炭化ケイ素の少なくとも１つの第２の領域を設けるステップと
を含むことを特徴とする請求項１１に記載の方法。
【請求項１４】
前記ｐ型炭化ケイ素エピタキシャル層内にｎ型ドーパントを注入するステップとｐ型ドーパントを注入するステップに、前記注入されたｎ型ドーパントおよびｐ型ドーパントを活性化するステップが続くことを特徴とする請求項１３に記載の方法。
【請求項１５】
前記注入されたｎ型ドーパントおよびｐ型ドーパントを活性化するステップは、前記注入された第１のｐ型エピタキシャル層を約１２００℃から約１８００℃の温度にさらすステップを含むことを特徴とする請求項１４に記載の方法。
【請求項１６】
前記注入された第１のｐ型エピタキシャル層をさらすステップは、前記第１のｐ型エピタキシャル層の露出部分をパッシべーション材料で覆うステップにより先行されることを特徴とする請求項１５に記載の方法。
【請求項１７】
ゲート誘電体を形成するステップは、前記パッシべーション材料をパターニングして前記ゲート誘電体を設けるステップを含むことを特徴とする請求項１６に記載の方法。
【請求項１８】
前記ｐ型炭化ケイ素エピタキシャル層内にｐ型ドーパントを注入してｐ型炭化ケイ素の少なくとも１つのコンタクト領域を形成するステップは、
前記ｐ型炭化ケイ素エピタキシャル層の上に第２のマスク層を形成するステップであって、前記第２のマスク層は、前記少なくとも１つのコンタクト領域の位置に対応する開口を有するステップと、
前記第２のマスク層を利用して前記ｐ型エピタキシャル層内にｐ型ドーパントを注入するステップと
を含むことを特徴とする請求項１３に記載の方法。
【請求項１９】
ｎ型炭化ケイ素領域の少なくとも１つの第２の領域を形成するステップは、
前記ｐ型炭化ケイ素エピタキシャル層の上に第３のマスク層を形成するステップであって、前記第３のマスク層は、ｎ型炭化ケイ素の前記少なくとも１つの第２の領域の位置に対応する開口を有するステップと、
前記第３のマスク層を利用して前記ｐ型エピタキシャル層内にｎ型ドーパントを注入するステップと
を含むことを特徴とする請求項１８に記載の方法。
【請求項２０】
前記炭化ケイ素デバイスの周囲に電圧吸収領域を形成するステップをさらに含むことを特徴とする請求項１１に記載の方法。
【請求項２１】
前記炭化ケイ素基板の上にｎ型炭化ケイ素エピタキシャル層を形成するステップであって、前記ｎ型炭化ケイ素エピタキシャル層は、前記ｎ型ドリフト領域を提供するステップをさらに含むことを特徴とする請求項１１に記載の方法。
【請求項２２】
前記少なくとも１つの埋め込み領域は前記ドリフト領域まで延びることを特徴とする請求項１１に記載の方法。
【請求項２３】
縦型炭化ケイ素ＭＯＳＦＥＴであって、
炭化ケイ素基板の上のハイブリッドｐ型炭化ケイ素井戸領域と、
前記ハイブリッドｐ型炭化ケイ素井戸領域内のｎ型炭化ケイ素ソース領域と、
前記ｎ型炭化ケイ素ソース領域に近接し、前記ｎ型炭化ケイ素ソース領域から距離をあけられたｎ型炭化ケイ素チャネル領域と、
前記ｎ型炭化ケイ素チャネル領域の上、および前記ｎ型炭化ケイ素ソース領域の少なくとも一部の上のゲート誘電体と、
前記ゲート誘電体の上のゲートコンタクトと、
前記ハイブリッドｐ型炭化ケイ素井戸領域および前記ｎ型炭化ケイ素ソース領域の一部の上の第１のコンタクトと、
前記基板の上の第２のコンタクトと
を備える縦型炭化ケイ素ＭＯＳＦＥＴ。
【請求項２４】
前記ハイブリッドｐ型炭化ケイ素井戸領域は、
ｐ型炭化ケイ素エピタキシャル層内の注入されたｐ型炭化ケイ素井戸部分と、
前記注入されたｐ型炭化ケイ素井戸部分に接し、前記ｐ型エピタキシャル層の表面まで延びる、注入されたｐ型炭化ケイ素コンタクト部分と、
前記ｐ型炭化ケイ素エピタキシャル層のエピタキシャルｐ型炭化ケイ素部分であって、少なくとも一部が前記ＭＯＳＦＥＴのｐ型チャネル領域に対応するエピタキシャルｐ型炭化ケイ素部分と
を備えることを特徴とする請求項２３に記載の縦型炭化ケイ素ＭＯＳＦＥＴ。
【請求項２５】
前記ハイブリッドｐ型炭化ケイ素井戸領域と前記基板との間に、ｎ型エピタキシャル層をさらに備えることを特徴とする請求項２３に記載の縦型炭化ケイ素ＭＯＳＦＥＴ。
【請求項２６】
前記ｎ型ソース領域および前記ｎ型チャネル領域は、注入されたｎ型ドーパントを有する前記ｐ型エピタキシャル層の領域を備えることを特徴とする請求項２４に記載の縦型炭化ケイ素ＭＯＳＦＥＴ。
【請求項２７】
前記炭化ケイ素デバイスＭＯＳＦＥＴの周囲に電圧吸収領域をさらに備えることを特徴とする請求項２３に記載の縦型炭化ケイ素ＭＯＳＦＥＴ。
【請求項２８】
前記ｐ型エピタキシャル層の露出部分の上のパッシべーション層をさらに備えることを特徴とする請求項２４に記載の縦型炭化ケイ素ＭＯＳＦＥＴ。
【請求項２９】
縦型炭化ケイ素パワーデバイスの単位セルであって、
ｎ型炭化ケイ素基板の上のｎ型炭化ケイ素ドリフト領域の上の、第１のｐ型炭化ケイ素エピタキシャル層と、
ｎ型炭化ケイ素の少なくとも１つの第１の領域であって、前記第１のｐ型炭化ケイ素エピタキシャル層を通じて前記ｎ型ドリフト領域まで延びる第１の領域と、
ｎ型炭化ケイ素の少なくとも１つの第１の領域であって、前記ｎ型炭化ケイ素の第１の領域に近接し、前記第１の領域から距離をあけられた第２の領域と、
前記第１のｐ型炭化ケイ素エピタキシャル層内の、ｐ型炭化ケイ素の少なくとも１つの注入された埋め込み領域であって、前記ｐ型炭化ケイ素エピタキシャル層よりも高いキャリア濃度を有し、前記ｎ型炭化ケイ素の少なくとも１つの第２の領域と前記ドリフト領域との間に位置付けられ、ｎ型炭化ケイ素の前記少なくとも１つの第１の領域に近接した前記ｎ型炭化ケイ素の少なくとも１つの第２の領域の側面と実質的に位置合わせされている埋め込み領域と、
前記ｐ型炭化ケイ素層内の、前記ｎ型炭化ケイ素の第１の領域の上、および前記ｎ型炭化ケイ素の第２の領域の少なくとも一部の上のゲート誘電体と
を備えることを特徴とする単位セル。
【請求項３０】
前記ｎ型炭化ケイ素の少なくとも１つの第２の領域を通じて前記ｐ型炭化ケイ素の少なくとも１つの埋め込み領域まで延びる、ｐ型炭化ケイ素の少なくとも１つのコンタクト領域
をさらに備えることを特徴とする請求項２９に記載の単位セル。
【請求項３１】
前記ゲート誘電体の上のゲートコンタクトと、
前記少なくとも１つのコンタクト領域、および前記ｎ型炭化ケイ素の第２の領域の一部と接する第１のコンタクトと、
前記基板の上の第２のコンタクトと
をさらに備えることを特徴とする請求項３０に記載の単位セル。
【請求項３２】
前記第１のｐ型炭化ケイ素エピタキシャル層と前記基板との間にｎ型エピタキシャル層をさらに備えることを特徴とする請求項２９に記載の単位セル。
【請求項３３】
前記ｎ型炭化ケイ素の第１および第２の領域は、注入されたｎ型ドーパントを有する前記第１のｐ型エピタキシャル層の領域であることを特徴とする請求項２９に記載の単位セル。
【請求項３４】
前記第１のｐ型エピタキシャル層内のトレンチをさらに備え、前記ｎ型炭化ケイ素の少なくとも１つの第１の領域は、前記トレンチの側壁に近接するｎ型炭化ケイ素の領域を備えることを特徴とする請求項２９に記載の単位セル。
【請求項３５】
前記ｐ型エピタキシャル層の露出部分の上のパッシべーション層をさらに備えることを特徴とする請求項２９に記載の単位セル。
【請求項３６】
前記炭化ケイ素デバイスの周囲に電圧吸収領域をさらに備えることを特徴とする請求項２９に記載の単位セル。
【請求項３７】
炭化ケイ素ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ゲートデバイスを作製する方法であって、
第１の導電型のハイブリッド炭化ケイ素井戸領域を形成するステップであって、
第１の導電型の第１の炭化ケイ素エピタキシャル層を形成するステップと、
前記炭化ケイ素エピタキシャル層にイオンを注入して、前記炭化ケイ素エピタキシャル層内に前記第１の導電型の注入された井戸領域を設けるステップと、
前記炭化ケイ素エピタキシャル層にイオンを注入して、前記注入された井戸領域に接し、前記エピタキシャル層の表面まで延びる注入されたコンタクト部分を設けるステップと
を含むステップと、
第２の導電型の第１の炭化ケイ素領域を、少なくとも部分的に前記ハイブリッド炭化ケイ素領域内に形成するステップと、
前記井戸領域に近接して、前記第１の炭化ケイ素領域から距離をあけられた前記第２の導電型の第２の炭化ケイ素領域を形成するステップと、
前記第２の炭化ケイ素領域の上、および前記第１の炭化ケイ素領域の少なくとも一部の上にゲート誘電体を形成するステップと、
前記ゲート誘電体の上にゲートコンタクトを形成するステップと
を含み、
前記エピタキシャル層の注入されていない部分はデバイスのチャネル領域に対応することを特徴とする方法。
【請求項３８】
前記第１の導電型はｐ型であり、前記第２の導電型はｎ型であることを特徴とする請求項３７に記載の方法。
【請求項３９】
前記第１の導電型はｎ型であり、前記第２の導電型はｐ型であることを特徴とする請求項３７に記載の方法。
【請求項４０】
エピタキシャル層を形成するステップは、前記第２の導電型のドリフト領域の上にエピタキシャル層を形成するステップを含み、前記炭化ケイ素の第１の領域は前記ドリフト領域まで延び、前記デバイスは電界効果トランジスタを備えることを特徴とする請求項３７に記載の方法。
【請求項４１】
前記ドリフト領域は、炭化ケイ素のエピタキシャル層を備えることを特徴とする請求項４０に記載の方法。
【請求項４２】
前記ドリフト領域は、炭化ケイ素基板を備えることを特徴とする請求項４０に記載の方法。
【請求項４３】
エピタキシャル層を形成するステップは、第１の導電型の炭化ケイ素の層の上にエピタキシャル層を形成するステップを含み、前記炭化ケイ素の第１の領域は第１の導電型の炭化ケイ素の層まで延び、前記デバイスは絶縁ゲートバイポーラトランジスタを備えることを特徴とする請求項３７に記載の方法。
【請求項４４】
前記第１の導電型の炭化ケイ素の層は、炭化ケイ素のエピタキシャル層を備えることを特徴とする請求項４３に記載の方法。
【請求項４５】
前記第１の導電型の炭化ケイ素の層は、炭化ケイ素基板を備えることを特徴とする請求項４３に記載の方法。
【請求項４６】
炭化ケイ素ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ゲートデバイスであって、
第１の導電型のハイブリッド炭化ケイ素井戸領域であって、
第１の導電型の第１の炭化ケイ素エピタキシャル層と、
前記炭化ケイ素エピタキシャル層内の前記第１の導電型の注入された井戸部分と、
前記注入された井戸部分と接し、前記エピタキシャル層の表面まで延びている注入されたコンタクト部分と
を備えるハイブリッド炭化ケイ素井戸領域と、
少なくとも部分的に前記ハイブリッド炭化ケイ素井戸領域内の、第２の導電型の第１の炭化ケイ素領域と、
前記井戸領域に近接し、前記第１の炭化ケイ素領域から距離をあけられた前記第２の導電型の第２の炭化ケイ素領域と、
前記第２の炭化ケイ素領域の上、および前記第１の炭化ケイ素領域の少なくとも一部の上のゲート誘電体と、
前記誘電体の上のゲートコンタクトと
を備え、
前記エピタキシャル層の注入されていない部分はデバイスチャネル領域に対応することを特徴とするデバイス。
【請求項４７】
前記第１の導電型はｐ型であり、前記第２の導電型はｎ型であることを特徴とする請求項４６に記載のデバイス。
【請求項４８】
前記第１の導電型はｎ型であり、前記第２の導電型はｐ型であることを特徴とする請求項４６に記載のデバイス。
【請求項４９】
前記エピタキシャル層は、前記第２の導電型のドリフト領域の上のエピタキシャル層を備え、前記炭化ケイ素の第１の領域は前記ドリフト領域まで延び、前記デバイスは電界効果トランジスタを備えることを特徴とする請求項４６に記載のデバイス。
【請求項５０】
前記ドリフト領域は、炭化ケイ素のエピタキシャル層を備えることを特徴とする請求項４９に記載のデバイス。
【請求項５１】
前記ドリフト領域は、炭化ケイ素基板を備えることを特徴とする請求項４９に記載のデバイス。
【請求項５２】
前記エピタキシャル層は、第１の導電型の炭化ケイ素の層の上のエピタキシャル層を備え、前記炭化ケイ素の第１の領域は前記第１の導電型の炭化ケイ素の層まで延び、前記デバイスは絶縁ゲートバイポーラトランジスタを備えることを特徴とする請求項４６に記載のデバイス。
【請求項５３】
前記第１の導電型の炭化ケイ素の層は、炭化ケイ素のエピタキシャル層を備えることを特徴とする請求項５２に記載のデバイス。
【請求項５４】
前記第１の導電型の炭化ケイ素の層は、炭化ケイ素基板を備えることを特徴とする請求項５２に記載のデバイス。
【国際調査報告】
2008503894.tif 000015
2008503894.tif 000016
2008503894.tif 000017