(57)【要約】  半導体試験装置に使用されるプログラマブル電源において、電流レンジや出力リレーにおける大電流の高速切り換えを可能とする。  半導体試験装置１のプログラマブル電源１０に設けられたスイッチ部２０のＭＯＳＦＥＴ駆動回路２２において、光絶縁素子２２−１の受光部２２−１２からの電流によりコンデンサ部２２−１２に電荷が蓄積される。アナログスイッチ部２２−３の切り換えによりＳＷＡがＯＮ（ＳＷＢがＯＦＦ）となると、コンデンサ部２２−１２に蓄積されていた電荷によりＭＯＳＦＥＴ部２１の各ＭＯＳＦＥＴのゲートがチャージされＯＮ状態となる。一方、アナログスイッチ部２２−３のＳＷＢがＯＮ（ＳＷＡがＯＦＦ）となると、ＭＯＳＦＥＴのゲートがディスチャージされる。
2008503751.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳＦＥＴを駆動するＭＯＳＦＥＴ駆動回路であって、
前記ＭＯＳＦＥＴのゲートをチャージするための電荷を蓄積する電荷供給源と、
前記電荷供給源に蓄積された電荷により前記ＭＯＳＦＥＴのゲートをチャージするか否かを切り換える第一のアナログスイッチと、
前記ＭＯＳＦＥＴのゲートとソースとの短絡により前記ＭＯＳＦＥＴのゲートをディスチャージするか否かを切り換える第二のアナログスイッチを備えた
ことを特徴とするＭＯＳＦＥＴ駆動回路。
【請求項２】
入力信号を受けて発光する発光部と、この発光部から光を受けて前記電荷供給源に電流を流す受光部とを有する光絶縁素子を備えた
ことを特徴とする請求項１記載のＭＯＳＦＥＴ駆動回路。
【請求項３】
前記電荷供給源の充電を補助する充電補助回路を備えたことを特徴とする請求項１又は２に記載のＭＯＳＦＥＴ駆動回路。
【請求項４】
ＭＯＳＦＥＴを駆動するＭＯＳＦＥＴ駆動回路であって、
電気的制御によりＯＮ／ＯＦＦされてＭＯＳＦＥＴのゲートをチャージするスイッチ手段と、
電気的制御によりＯＮ／ＯＦＦされてＭＯＳＦＥＴのゲートをディスチャージする他のスイッチ手段と、を備える
ことを特徴とするＭＯＳＦＥＴ駆動回路。
【請求項５】
電源供給の対象である負荷に流れる電流を測定するとともに、前記電流の値に応じたレンジの切り換えを可能とするプログラマブル電源であって、
抵抗とＭＯＳＦＥＴとを含む分流枝回路を各前記レンジに対応させて一又は二以上備え、これら各分流枝回路をそれぞれ並列に接続した分流回路と、
この分流回路の有する前記ＭＯＳＦＥＴをそれぞれ個別に駆動するＭＯＳＦＥＴ駆動回路とを備え、
前記ＭＯＳＦＥＴ駆動回路は、請求項１〜４のいずれかに記載のＭＯＳＦＥＴ駆動回路からなる
ことを特徴とするプログラマブル電源。
【請求項６】
被測定デバイスに電源供給を行うとともに前記被測定デバイスに流れる電流を測定するプログラマブル電源を備えた半導体試験装置であって、
前記プログラマブル電源は、請求項５記載のプログラマブル電源からなる
ことを特徴とする半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳＦＥＴ（金属酸化絶縁膜半導体ＦＥＴ（電界効果トランジスタ））を駆動させるＭＯＳＦＥＴ駆動回路、このＭＯＳＦＥＴ駆動回路を備えたプログラマブル電源及び半導体試験装置に関し、特に、ＭＯＳＦＥＴの高速切り換えを実現できるＭＯＳＦＥＴ駆動回路、プログラマブル電源及び半導体試験装置に関する。
【背景技術】
【０００２】
半導体試験装置に用いられるプログラマブル電源は、被測定デバイス（ＤＵＴ：Device Under Test）に電圧を印加してＤＵＴの消費電流を測定する機能（電圧印加電流測定機能）や、ＤＵＴに電流を流してＤＵＴの出力電圧を測定する機能（電流供給電圧測定機能）などを備えている。
このようなプログラマブル電源は、一般に最大１Ａ近くまで電流を供給することが可能であるが、ＤＵＴの電源電流は、品種により異なり、数μＡ〜１Ａと極めて幅広い。このため、例えば、電圧印加電流測定機能を用いてＤＵＴの電源電流を測定する場合には、その測定結果の精度を高めるために、測定対象であるＤＵＴの電源電流の規格値に応じて、プログラマブル電源での測定レンジの切り換えを行う必要がある。
【０００３】
この従来のプログラマブル電源の回路構成を図６に示す。
同図に示すように、半導体試験装置１のプログラマブル電源１０は、主要な構成として、ＤＡ変換器１１と、抵抗Ｒ１２及びＲ１３と、差動パワーアンプ１４と、バッファアンプ１５と、小電流測定部１６と、大電流測定部１７とを備えている。
ここで、大電流測定部１７は、ＤＵＴ３０の電源電流の中でも大電流を測定する部分であり、電流検出用の抵抗Ｒ１７−１１〜Ｒ１７−１ｎと、電位差検出器１７−２と、ＡＤ変換器１７−３と、スイッチ部２０とを有している。
【０００４】
それらのうち、抵抗Ｒ１７−１１は、電源電流を常時流す抵抗であり、抵抗Ｒ１７−１２〜１７−１ｎは、測定レンジを拡大するための分流用抵抗である。これら抵抗Ｒ１７−１〜１７−１ｎは、同一の低抵抗値Ｒａを使用することができる。
なお、図６においては、抵抗を二つのみ（抵抗Ｒ１７−１１とＲ１７−１２のみ）設けてあるが、二つに限るものではなく、三つ以上（抵抗Ｒ１７−１１〜Ｒ１７−１ｎ）設けることもできる。
【０００５】
スイッチ部２０は、電流測定時に設定されたレンジに対応する分流用抵抗Ｒ１７−１２〜Ｒ１７−１ｎに電流を流し、一方、対応しない分流用抵抗Ｒ１７−１２〜Ｒ１７−１ｎには電流を流さないように切り換えを行う部分であって、図７に示すように、ＭＯＳＦＥＴ部２１と、ＭＯＳＦＥＴ駆動回路１００とを有している。
【０００６】
ＭＯＳＦＥＴ部２１は、二つのＭＯＳＦＥＴが対をなして構成されている。このＭＯＳＦＥＴ部２１は、分流用抵抗Ｒ１７−１２〜Ｒ１７−１ｎと同数設けられており、一の分流用抵抗Ｒ１７とこれに電流を流すか否かを決めるＭＯＳＦＥＴ部２１との組合せにより分流枝回路が構成されている。そして、分流枝回路が複数設けられてそれぞれ並列に接続されることで分流回路が構成される。
【０００７】
ＭＯＳＦＥＴ駆動回路１００は、ＭＯＳＦＥＴ部２１に設けられた各ＭＯＳＦＥＴを駆動する回路であり、発光素子１１０と、フォトダイオード１２０と、光ＭＯＳ１３０とを有している。
発光素子１１０は、入力側からの入力信号を受けると光を放出する。
フォトダイオード１２０は、発光素子１１０から光を受けるとＭＯＳＦＥＴ部２１のＭＯＳＦＥＴのゲートをチャージする。これにより、そのチャージされたＭＯＳＦＥＴに接続されている抵抗Ｒ１７に電流が流れて、対応するレンジによる電流の測定が可能となる。
【０００８】
光ＭＯＳ１３０は、発光素子１１０から光を受けるとＭＯＳＦＥＴ部２１のＭＯＳＦＥＴのゲートをディスチャージする。これにより、そのディスチャージされたＭＯＳＦＥＴに接続されている抵抗Ｒ１７に電流が流れなくなる。
なお、それら発光素子１１０とフォトダイオード１２０との間、そして、発光素子１１０と光ＭＯＳ１３０との間は、それぞれ電気的に絶縁されている。
【０００９】
さらに、スイッチ部２０の入力側からの信号（入力信号）とＭＯＳＦＥＴの状態（ＯＮ状態／ＯＦＦ状態）との関係を、図８に示す。
まず、入力信号が入力された場合は、フォトダイオード１２０がＯＮとなるとともに、光ＭＯＳ１３０がＯＦＦとなる。これにより、ＭＯＳＦＥＴ部２１のＭＯＳＦＥＴのゲートがチャージされてＯＮ状態となる。
一方、入力信号が入力されていない場合は、フォトダイオード１２０がＯＦＦとなるとともに、光ＭＯＳ１３０がＯＮとなる。これにより、ＭＯＳＦＥＴ部２１のＭＯＳＦＥＴのゲートがディスチャージされてＯＦＦ状態となる。
【００１０】
これらのように、スイッチ部２０の入力側に入力される信号を切り換えることで、ＭＯＳＦＥＴ部２１のＭＯＳＦＥＴのＯＮ／ＯＦＦを切り換えることができる。これにより、ＯＮ状態となったＭＯＳＦＥＴに接続されている分流用抵抗Ｒ１７−１２〜Ｒ１７−１ｎに電流が流れるようになり、この分流用抵抗Ｒ１７−１２〜Ｒ１７−１ｎに対応するレンジでの電流測定が可能となる（例えば、特開平１１−００６８６０号公報参照。）。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上述した従来のプログラマブル電源においては、入力信号が入力されてからＭＯＳＦＥＴのゲートのチャージが完了するまでの時間や、入力信号が入力されなくなってからディスチャージが開始されるまでの応答時間が、それぞれ相当時間を要していた。
【００１２】
例えば、ＭＯＳＦＥＴのゲートのチャージにはフォトダイオードの出力電流が用いられるが、その出力電流は比較的小さいため、ＭＯＳＦＥＴのチャージが完了するまでに相当の時間が必要となっていた（図８「ｔ１」）。
一方、ＭＯＳＦＥＴのゲートのディスチャージは、光ＭＯＳにより行われているが、まずその光ＭＯＳをチャージしてからでなければＭＯＳＦＥＴのゲートのディスチャージが開始されないため、その光ＭＯＳをチャージする時間分だけＭＯＳＦＥＴのディスチャージの開始が遅れる結果となっていた（図８「ｔ２」）。
【００１３】
具体的には、入力信号が入力されてからＭＯＳＦＥＴのゲートのチャージが完了するまでの時間（ｔ１）や、入力信号が入力されなくなってからディスチャージが開始されるまでの応答時間（ｔ２）は、それぞれ数１０μｓから数ｍｓ程度となっていた。
こうした状況は、ＭＯＳＦＥＴのＯＮ／ＯＦＦの切り換えが素早く行われないことを示すものであり、プログラマブル電源や半導体試験装置においては、電流レンジや出力リレー等において大電流が高速に切り換わらないという問題を生じさせていた。
【００１４】
ここで、その問題の解決策として、フォトダイオードを多数接続することが考えられる。
この解決策によれば、出力電流が増加するため、確かに、ＭＯＳＦＥＴのゲートのチャージ時間を短縮できる。
ところが、そのチャージ時間が大幅に短縮できるくらいにフォトダイオードを多数接続すると回路面積が大きくなる。このため、プログラマブル電源等の小型化に寄与できないという問題が新たに発生していた。
【００１５】
本発明は、上記の問題を解決すべくなされたものであり、ＭＯＳＦＥＴのゲートのチャージ時間やディスチャージ応答時間を短くして、電流レンジ等における大電流の切り換えを高速に行うことができるとともに、その高速化を実現できる回路の面積を小型化可能とするＭＯＳＦＥＴ駆動回路、プログラマブル電源及び半導体試験装置の提供を目的とする。
【課題を解決するための手段】
【００１６】
この目的を達成するため、本発明のＭＯＳＦＥＴ駆動回路は、ＭＯＳＦＥＴを駆動するＭＯＳＦＥＴ駆動回路であって、ＭＯＳＦＥＴのゲートをチャージするための電荷を蓄積する電荷供給源を備えた構成としてある。
ＭＯＳＦＥＴ駆動回路をこのような構成とすると、コンデンサに蓄積された電荷によりＭＯＳＦＥＴのゲートをチャージできるため、フォトダイオードのみによるＭＯＳＦＥＴのゲートのチャージに比べてそのチャージ時間を短縮できる。
【００１７】
特に、フォトダイオードからの出力電流とコンデンサからの電荷との双方によってＭＯＳＦＥＴのゲートのチャージを行うこととすれば、そのチャージ時間をより短縮できる。
これにより、プログラマブル電源や半導体試験装置においては、電流レンジや出力リレー等における大電流の切り換えを高速で行うことができる。
【００１８】
しかも、コンデンサを設けてＭＯＳＦＥＴのゲートのチャージ時間を短縮する場合と、これと同じ効果を得るためにフォトダイオードを多数設ける場合とでは、コンデンサを設けた場合の方が回路面積を小さくできる。
このため、プログラマブル電源等の小型化に寄与できる。
【００１９】
また、本発明のＭＯＳＦＥＴ駆動回路は、電荷供給源に蓄積された電荷によりＭＯＳＦＥＴのゲートをチャージするか否かを切り換える第一のアナログスイッチを備えた構成としてある。
ＭＯＳＦＥＴ駆動回路をこのような構成とすれば、第一のアナログスイッチを切り換えることにより、ＭＯＳＦＥＴのゲートを、コンデンサ（電荷供給源）からの電荷によりチャージすることができる。このため、そのチャージ時間の短縮化が可能となる。
【００２０】
また、本発明のＭＯＳＦＥＴ駆動回路は、ＭＯＳＦＥＴのゲートとソースとの短絡によりＭＯＳＦＥＴのゲートをディスチャージするか否かを切り換える第二のアナログスイッチを備えた構成としてある。
ＭＯＳＦＥＴ駆動回路をこのような構成とすれば、第二のアナログスイッチを切り換えることにより、ＭＯＳＦＥＴのゲートをディスチャージできる。しかも、そのディスチャージがゲートとソースとを短絡させたことにより可能としているため、従来用いられていた光ＭＯＳが不要となる。このため、ＭＯＳＦＥＴにおけるディスチャージ開始の応答時間を短縮できる。
【００２１】
また、本発明のＭＯＳＦＥＴ駆動回路は、入力信号を受けて発光する発光部と、この発光部から光を受けて電荷供給源に電流を流す受光部とを有する光絶縁素子を備えた構成としてある。
ＭＯＳＦＥＴ駆動回路をこのような構成とすると、コンデンサへの電流の供給が可能となり、そのコンデンサに電荷を蓄積させることができる。
さらに、光絶縁素子の受光部をフォトダイオードとし、このフォトダイオードからの出力電流とコンデンサからの電荷とによりＭＯＳＦＥＴのゲートをチャージすることとすれば、フォトダイオードからの出力電流のみによりチャージする場合に比べて、そのチャージ時間を大幅に短縮できる。
【００２２】
また、本発明のＭＯＳＦＥＴ駆動回路は、コンデンサの充電を補助する充電補助回路を備えた構成としてある。
ＭＯＳＦＥＴ駆動回路をこのような構成とすれば、ＭＯＳＦＥＴのＯＮ／ＯＦＦの切り換えを繰り返し行うことでコンデンサでの電圧降下が無視できなくなる事態を回避できる。
【００２３】
また、本発明のＭＯＳＦＥＴ駆動回路は、ＭＯＳＦＥＴを駆動するＭＯＳＦＥＴ駆動回路であって、電気的制御によりＯＮ／ＯＦＦされてＭＯＳＦＥＴのゲートをチャージするスイッチ手段と、電気的制御によりＯＮ／ＯＦＦされてＭＯＳＦＥＴのゲートをディスチャージする他のスイッチ手段とを備える構成としてある。このスイッチ手段は、例えば、ＭＯＳＦＥＴのゲートとソースとの短絡によりＭＯＳＦＥＴのゲートをディスチャージするか否かを切り換えるアナログスイッチにより構成することができる。
ＭＯＳＦＥＴ駆動回路をこのような構成とすれば、アナログスイッチを切り換えることでＭＯＳＦＥＴのゲートをディスチャージすることができる。しかも、ゲートとソースとを短絡させることによりそのディスチャージを実現するため、従来の光ＭＯＳが不要となる。このため、ＭＯＳＦＥＴにおけるディスチャージ開始の応答時間を短縮できる。
【００２４】
また、本発明のプログラマブル電源は、電源供給の対象である負荷に流れる電流を測定するとともに、電流の値に応じたレンジの切り換えを可能とするプログラマブル電源であって、抵抗とＭＯＳＦＥＴとを含む分流枝回路を各レンジに対応させて一又は二以上備え、これら各分流枝回路をそれぞれ並列に接続した分流回路と、この分流回路の有するＭＯＳＦＥＴをそれぞれ個別に駆動するＭＯＳＦＥＴ駆動回路とを備え、ＭＯＳＦＥＴ駆動回路は、請求項１〜４のいずれかに記載のＭＯＳＦＥＴ駆動回路からなる構成としてある。
【００２５】
プログラマブル電源をこのような構成とすると、電源供給の対象である負荷（例えば、被測定デバイスなど）に流れる大電流を測定する場合に、設定されたレンジに合わせて分流回路のＭＯＳＦＥＴを高速で切り換えることができる。
例えば、ＭＯＳＦＥＴをＯＮ状態にする場合には、コンデンサからの電荷によりそのゲートがチャージされるため、フォトダイオードからの出力電流のみによってチャージする場合に比べて、そのチャージ時間を短縮できる。
【００２６】
一方、ＭＯＳＦＥＴをＯＦＦ状態にする場合には、アナログスイッチの切り換えによりそのゲートがディスチャージされるため、光ＭＯＳによってディスチャージする場合に比べて、そのディスチャージ開始までの応答時間を短縮できる。
したがって、プログラマブル電源においては、電流レンジ等における大電流の切り換えを高速で行うことができる。
【００２７】
また、本発明の半導体試験装置は、被測定デバイスに電源供給を行うとともに被測定デバイスに流れる電流を測定するプログラマブル電源を備えた半導体試験装置であって、プログラマブル電源は、請求項５記載のプログラマブル電源からなる構成としてある。
半導体試験装置をこのような構成とすれば、この半導体試験装置において、電流レンジ等における大電流の切り換えを高速で行うことができる。
【発明の効果】
【００２８】
本発明によれば、コンデンサからの電荷によりＭＯＳＦＥＴのゲートをチャージし、また、アナログスイッチの切り換えによりＭＯＳＦＥＴのゲートをディスチャージするため、チャージ開始から完了までの時間や、ディスチャージが開始されるまでの応答時間を早めることができる。
これにより、プログラマブル電源や半導体試験装置において、電流レンジ等における大電流の切り換えを高速で行うことができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明に係るＭＯＳＦＥＴ駆動回路、プログラマブル電源及び半導体試験装置の好ましい実施形態について、図面を参照して説明する。
【００３０】
まず、本発明のＭＯＳＦＥＴ駆動回路、これを備えたプログラマブル電源及び半導体試験装置の回路構成について、図１を参照して説明する。
同図は、本実施形態のプログラマブル電源の有するスイッチ部の回路構成を示す電子回路図である。
【００３１】
図１に示すスイッチ部２０は、図６に示した従来と同様のプログラマブル電源１０に備えられているスイッチ部２０であり、このスイッチ部２０を含むプログラマブル電源１０の主要な構成としては、図６に示したように、ＤＡ変換器１１と、抵抗Ｒ１２及びＲ１３と、差動パワーアンプ１４と、バッファアンプ１５と、小電流測定部１６と、大電流測定部１７とを備えている。
そして、大電流測定部１７は、電流検出用の抵抗Ｒ１７−１１〜Ｒ１７−１ｎと、電位差検出器１７−２と、ＡＤ変換器１７−３と、スイッチ部２０とを有している。
【００３２】
ここで、スイッチ部２０は、図１に示すように、ＭＯＳＦＥＴ部２１と、ＭＯＳＦＥＴ駆動回路２２とを有している。
ＭＯＳＦＥＴ駆動回路２２は、同図に示すように、光絶縁素子２２−１と、コンデンサ部２２−２と、アナログスイッチ部２２−３とを有している。
光絶縁素子２２−１は、例えば、フォトカプラなどで構成でき、発光部２２−１１（例えば、発光ダイオードなど）と受光部２２−１２（例えば、フォトダイオードなど）とを有している。これら発光部２２−１１と受光部２２−１２との間は電気的に絶縁されている。
この光絶縁素子２２−１の発光部２２−１１（すなわち、入力側）には、電源が接続されている。これにより、発光部２２−１１が発光し受光部２２−１２が電流を流してコンデンサ部２２−２に電荷を蓄えることができる。
なお、本実施形態においては、光絶縁素子２２−１として発光ダイオードやフォトダイオードを用いることとしているが、光絶縁素子２２−１はそれら発光ダイオード等に限るものではなく、例えば太陽電池などを用いることもできる。
【００３３】
コンデンサ部２２−２は、本発明の電荷供給源を構成する。このコンデンサ部２２−２は、光絶縁素子２２−１の受光部２２−１２からの電流により電荷を蓄積する。この蓄積された電荷は、ＭＯＳＦＥＴ部２１の各ＭＯＳＦＥＴのゲートをチャージするために用いられる。
【００３４】
なお、コンデンサ部２２−２は、ＭＯＳＦＥＴを繰り返し動作させることで、電圧降下が無視できなくなる。
そこで、図２に示すように、コンデンサ部２２−２での充電を補助するための回路（充電補助回路２２−４）を必要に応じて接続することができる。これにより、コンデンサでの電圧降下が無視できなくなる事態を回避できる。
この充電補助回路２２−４は、電源やスイッチなどで構成できる。
【００３５】
アナログスイッチ部２２−３は、内部にＦＥＴやダイオードなどをスイッチ素子として使用した電子的スイッチ回路であり、アナログ信号を扱うことができる。
このアナログスイッチ部２２−３は、ＭＯＳＦＥＴ部２１の各ＭＯＳＦＥＴにコンデンサ部２２−２の電荷を供給してそのゲートをチャージさせるスイッチＡ（ＳＷＡ、第一のアナログスイッチ）と、ＭＯＳＦＥＴ部２１の各ＭＯＳＦＥＴのゲート電荷を放電してディスチャージするスイッチＢ（ＳＷＢ、第二のアナログスイッチ）とを有している。
【００３６】
すなわち、ＳＷＡがＯＮ（ＳＷＢがＯＦＦ）とされた場合は、コンデンサ部２２−２に蓄積されている電荷によりＭＯＳＦＥＴのゲートがチャージされ、そのＭＯＳＦＥＴがＯＮとなる。一方、ＳＷＢがＯＮ（ＳＷＡがＯＦＦ）とされた場合は、ＭＯＳＦＥＴのゲート電荷が放電（ディスチャージ）するため、そのＭＯＳＦＥＴはＯＦＦとなる。
なお、ＳＷＢがＯＮになるとＭＯＳＦＥＴのゲートとソースが短絡される。これにより、ＭＯＳＦＥＴのゲート電荷が放電可能となる。
【００３７】
このようなアナログスイッチ部２２−３における各アナログスイッチの切り換えと、これにともなうＭＯＳＦＥＴの切り換えの様子を、図３に示す。
同図に示すように、例えば、アナログスイッチ部２２−３のＳＷＡが「ＯＮ」でＳＷＢが「ＯＦＦ」の場合、ＭＯＳＦＥＴのゲートがチャージされて「ＯＮ」となる。
これに対し、ＳＷＡが「ＯＦＦ」になり、ＳＷＢが「ＯＮ」になると、ＭＯＳＦＥＴのゲートがディスチャージされて、このＭＯＳＦＥＴが「ＯＦＦ」となる。
すなわち、ＭＯＳＦＥＴを「ＯＮ」させるためには、ＳＷＡを「ＯＮ」とし、ＳＷＢを「ＯＦＦ」とする。一方、ＭＯＳＦＥＴを「ＯＦＦ」させるためには、ＳＷＡを「ＯＦＦ」とし、ＳＷＢを「ＯＮ」とする。
【００３８】
このアナログスイッチ部２２−３におけるＳＷＡとＳＷＢの切り換え（スイッチング）の制御は、電流設定回路（図示せず）からのパルス波（アナログ制御信号）により行われる。
電流設定回路は、プログラマブル電源１０で測定される電流のレンジを決める構成部分である。
アナログ制御信号には、アナログスイッチ部２２−３のＳＷＡを制御するパルスＡと、ＳＷＢを制御するパルスＢとがある。
例えば、「ＯＮ」を示すパルスＡが送られてくると、ＳＷＡは「ＯＮ」となり、「ＯＦＦ」を示すパルスＡが送られてくると、ＳＷＡは「ＯＦＦ」となる。同様に、「ＯＮ」を示すパルスＢが送られてくると、ＳＷＢは「ＯＮ」となり、「ＯＦＦ」を示すパルスＢが送られてくると、ＳＷＢは「ＯＦＦ」となる。
【００３９】
次に、本実施形態のＭＯＳＦＥＴ駆動回路を用いた場合におけるＭＯＳＦＥＴのゲートのチャージ時間及びディスチャージの応答時間について、図４を参照して説明する。
光絶縁素子２２−１の受光部２２−１２（フォトダイオード）によりコンデンサ部２２−２にチャージされた電圧をＶｃとする。また、アナログスイッチ部２２−３のＳＷＡ、ＳＷＢのＯＮ時の抵抗をｒｏｎとする。さらに、ＭＯＳＦＥＴ部２１の各ＭＯＳＦＥＴのゲート−ソース間容量をＣｉｓｓとする。ただし、Ｃ（コンデンサ部２２−２の容量）＞＞Ｃｉｓｓとする。
【００４０】
過渡応答の式より各ＭＯＳＦＥＴのゲート−ソース間電圧（Ｖｇｓ）は、次の式で求められる。
Ｖｇｓ＝Ｖｃ×{１−ｅｘｐ（−ｔ／τ）}              ・・・（式１）
ここで、アナログスイッチ部２２−３のＯＮ抵抗ｒｏｎと各ＭＯＳＦＥＴのゲート−ソース間容量Ｃｉｓｓによる時定数τは、
τ＝ｒｏｎ×２×Ｃｉｓｓ                            ・・・（式２）
となる。
【００４１】
そして、ＭＯＳＦＥＴのしきい値をＶｔｈとするとき、
Ｖｇｓ＞Ｖｔｈとなる時間ｔｏｎでＭＯＳＦＥＴは「ＯＮ」
Ｖｇｓ＜Ｖｔｈとなる時間ｔｏｆｆでＭＯＳＦＥＴは「ＯＦＦ」
となる。
ただし、コンデンサ部分Ｃは、ＭＯＳＦＥＴのゲート−ソース間容量Ｃｉｓｓに対して十分大きいものとする。
【００４２】
上記式１、式２を用いて、具体的な数値を示す。
例えば、アナログスイッチ部２２−３のＳＷＡ、ＳＷＢのＯＮ時の抵抗ｒｏｎを２０［Ω］、ＭＯＳＦＥＴのゲート−ソース間容量Ｃｉｓｓを１０００［ｐＦ］とすると、時定数τは、式２を用いて次のように求められる。
τ＝２０×２×１０００×１０−１２＝４０×１０−９  →４０［ｎｓ］
・・・（式３）
【００４３】
そして、光絶縁素子２２−１のフォトダイオードの出力電圧を８［Ｖ］、ＭＯＳＦＥＴのしきい値を５［Ｖ］とすると、５÷８＝０．６２５となる。
これにより、ＭＯＳＦＥＴのゲートのチャージ時間は４０［ｎｓ］、ディスチャージ応答時間は１８［ｎｓ］となる。これらチャージ時間及びディスチャージ応答時間は、従来の各時間（数１０μｓから数ｍｓ程度）に比べて非常に短い時間となる。
【００４４】
以上、本発明のＭＯＳＦＥＴ駆動回路、プログラマブル電源及び半導体試験装置の好ましい実施形態について説明したが、本発明に係るＭＯＳＦＥＴ駆動回路、プログラマブル電源及び半導体試験装置は上述した実施形態にのみ限定されるものではなく、本発明の範囲で種々の変更実施が可能であることは言うまでもない。
例えば、上述した実施形態では、プログラマブル電源に備えられたスイッチ部を一つのみ示して説明したが、従来よりプログラマブル電源には分流用抵抗が複数設けられており、それら分流用抵抗とともに分流枝回路を構成するスイッチ部も複数設けられている。このため、図５に示すように、プログラマブル電源１０やこれを有する半導体試験装置１においては、本発明のＭＯＳＦＥＴ駆動回路２２を含むスイッチ部２０を複数設けることもできる。
【産業上の利用可能性】
【００４５】
本発明は、ＭＯＳＦＥＴを高速でドライブするための発明であるため、ＭＯＳＦＥＴを使用した装置等に利用可能である。
【図面の簡単な説明】
【００４６】
【図１】本発明のＭＯＳＦＥＴ駆動回路を含むスイッチ部の構成を示す電子回路図である。
【図２】本発明のＭＯＳＦＥＴ駆動回路を含むスイッチ部の他の構成を示す電子回路図である。
【図３】本発明のＭＯＳＦＥＴ駆動回路を含むスイッチ部の動作を示す波形図である。
【図４】本発明のＭＯＳＦＥＴ駆動回路を用いた場合のＭＯＳＦＥＴのチャージ時間及びディスチャージ応答時間を説明する波形図である。
【図５】分流枝回路が複数設けられたプログラマブル電源の回路構成を示す電子回路図である。
【図６】従来のプログラマブル電源の回路構成を示す電子回路図である。
【図７】従来のプログラマブル電源に設けられたスイッチ部のの回路構成を示す電子回路図である。
【図８】従来のＭＯＳＦＥＴ駆動回路を含むスイッチ部の動作を示す波形図である。
【図１】
2008503751.tif 000003
【図２】
2008503751.tif 000004
【図３】
2008503751.tif 000005
【図４】
2008503751.tif 000006
【図５】
2008503751.tif 000007
【図６】
2008503751.tif 000008
【図７】
2008503751.tif 000009
【図８】
2008503751.tif 000010
【国際調査報告】
2008503751.tif 000011