(57)【要約】  本発明はソース電極、ドレイン電極およびゲート電極を備えた電界効果トランジスタに関する。ゲート電極とソース電極との間、またはゲート電極とドレイン電極との間、またはゲート電極と基板との間に漏れ電流を案内する接続部を有する。
2008546171.tif 000002
【特許請求の範囲】
【請求項１】
ソース電極、ドレイン電極およびゲート電極を備えた電界効果トランジスタにおいて、
前記ゲート電極と前記ソース電極との間、または前記ゲート電極と前記ドレイン電極との間、または前記ゲート電極と基板との間に漏れ電流を案内する接続部を有することを特徴とする、電界効果トランジスタ。
【請求項２】
前記漏れ電流を案内する接続部は二酸化シリコン層であり、該二酸化シリコン層には高抵抗の電流経路を形成するためにイオンが打ち込まれている、請求項１記載の電界効果トランジスタ（図１）。
【請求項３】
前記漏れ電流を案内する接続部は高抵抗の抵抗（Ｒ）を有する、請求項１記載の電界効果トランジスタ（図２）。
【請求項４】
前記漏れ電流を案内する接続部はショットキーダイオードである、請求項１記載の電界効果トランジスタ（図３）。
【請求項５】
前記ゲート電極（Ｇ）と前記ソース電極（Ｓ）との間にＰシリコンブロックが設けられている、請求項４記載の電界効果トランジスタ。
【請求項６】
前記ＰシリコンブロックのＰドープ量は前記ゲート電極からの距離が増すと共に増加する、請求項５記載の電界効果トランジスタ。
【請求項７】
前記ＰシリコンブロックのＰドープ量は前記ゲート電極からの距離が増すと共線形に増加する、請求項６記載の電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はソース電極、ドレイン電極およびゲート電極を有する電界効果トランジスタに関する。
【０００２】
従来技術
自動車の分野において使用される制御装置との関連において、はんだ箇所、接着接続部およびワイヤボンディング部を回路支持体を有するモジュールまたはモジュールパッケージの電気的な接続部として使用することが既に公知である。回路支持体は例えば有機回路基板またはセラミック回路基板である。
【０００３】
さらには、ＭＯＳ電界効果トランジスタを電力出力段においてスイッチングエレメントとして、例えば自動車の分野におけるファンモータに使用することが公知である。
【０００４】
使用されるＭＯＳ電界効果トランジスタはｎ型またはｐ型のエンハンスメント型ＭＯＳＦＥＴでよい。この種のＭＯＳＦＥＴはソース電極、ドレイン電極およびゲート電極を有する。ｐ型のエンハンスメント型ＭＯＳＦＥＴではドレイン電極とソース電極との間に正の電圧が印加され、且つゲート電極とソースとの間に所定量の正の電圧（ゲート電圧）も印加されるとＭＯＳＦＥＴは導通する。ゲート電圧が所定値以下に降下すると、ＭＯＳＦＥＴは阻止される。ＭＯＳＦＥＴを阻止するこのゲート電圧は外部より設定されなければならない。何故ならば、ＭＯＳＦＥＴはゲート電極における電界を自身で分解することができないからである。このことは換言すれば、公知のＭＯＳＦＥＴにおけるゲート電極の電荷をモジュール自体によってアースないしソースに流すことができないということを意味している。したがって、ゲート電極からアースへの外部的な電流経路を設けることが既に提案されている。この電流経路はボンディングワイヤ接続部、はんだ箇所または接着接続部を使用して実現されている。この外部的な電流経路を介してゲート電極に存在する電荷を流すことができ、これによりゲート電極とソース電極との間の電界もしくはゲート電極とドレイン電極との間の電界が分解され、ＭＯＳＦＥＴが阻止される。
【０００５】
ここで動作時に熱的、熱機械的または化学的な負荷によって、既存のワイヤボンディング接続部、はんだ箇所または接着接続部の損傷が生じると、ゲート電極に存在する電荷を流すことができない。これによりＭＯＳＦＥＴは不所望に導通状態にとどまることになる。その結果、ＭＯＳＦＥＴのドレイン・ソース間の電流経路内に配置されている電子モジュールが過熱される。このような電子モジュールにはＭＯＳＦＥＴ自体ならびに抵抗およびコイル／チョークコイルが属する。自動車の制御装置との関連においてＭＯＳＦＥＴが電力出力段におけるスイッチングエレメントとして使用される場合には、制御装置また場合によっては自動車全体が完全に破壊される、および／または、燃えてしまう可能性もある。
【０００６】
発明の利点
請求項１に記載されている特徴を有する電界効果トランジスタの使用時には、既存のボンディングワイヤ接続部、はんだ箇所または接着接続部の損傷またはそれ自体に欠陥がある場合でも上述の欠点は生じない。何故ならば、請求項１に記載されているＭＯＳＦＥＴ自体における漏れ電流を案内する接続部によって、ＭＯＳＦＥＴのゲート電極をゲートとアース（すなわち、基板ないしソースまたはドレイン）との間に流れる漏れ電流によって放電させることができるからである。
【０００７】
この漏れ電流経路は従来の集積半導体出力段回路とは異なり、ゲート電極の放電を簡単に実現することができるという利点を有する。高抵抗の電流経路である漏れ電流経路は数秒の範囲の比較的大きい時定数を有する。ＭＯＳＦＥＴはゲート電極とアースの外部的な接続部の損傷時に十分な速さで遮断され、ＭＯＳＦＥＴ自体またはドレイン・ソース間の経路内に配置されている別のモジュールの過熱が回避されることのみが考慮されればよい。
【０００８】
従来公知の全ての電力用ＭＯＳＦＥＴには非常に複雑な周辺回路が設けられている。それらの周辺回路は確かにＭＯＳＦＥＴの過負荷に対する保護を提供するが非常に煩雑なものであり、したがってコストが掛かる。さらには公知の周辺回路はゲート電極とアースとの間の損傷した接続部に対する直接的な保護を提供するわけではないので、ゲート電極を放電させることができない。
【０００９】
本発明のさらなる利点は図面に基づく以下の例示的な説明より明らかになる。
【００１０】
図面
図１は本発明の第１の実施形態によるＭＯＳ電界効果トランジスタを示す。図２は本発明の第２の実施形態によるＭＯＳ電界効果トランジスタを示す。図３は本発明の第３の実施形態によるＭＯＳ電界効果トランジスタを示す。図４は図３に示したｐ型領域のドープ量とゲート電極からの距離の関係を説明するためのグラフを示す。
【００１１】
実施例の説明
図１は本発明の第１の実施形態によるＭＯＳ電界効果トランジスタを示す。図示されているＭＯＳ電界効果トランジスタはｎ型のエンハンスメント型ＭＯＳ電界効果トランジスタである。この種のＭＯＳＦＥＴはゲート電極Ｇ、ソース電極Ｓおよびドレイン電極Ｄを有する。ゲート端子はアルミニウムおよびＮ＋ポリシリコンから成り、また二酸化シリコン層ＳｉＯ2を介してｐ基板と接続されている。Ｐ基板にはＭＯＳ電界効果トランジスタの第４の端子Ｂが配属されている。端子Ｂはこの実施形態において制御を目的として使用されるのではなく、ソース電極Ｓと接続されている。Ｐ基板内には２つのＮ＋ドープされた領域が存在する。これらの領域のうちの一方はソース電極Ｓと接続されている。このＮ＋ドープされた領域のうちの他方はドレイン電極Ｄと接続されている。
【００１２】
本発明のこの第１の実施形態によれば、二酸化シリコン層ＳｉＯ2にイオンないしアクセプタが弱いドーピングで打ち込まれており、このイオンないしアクセプタはゲート電極Ｇとアースとの間もしくはゲート電極Ｇと基板Ｓ（すなわちアース）との間の高抵抗の電流経路を形成する。この電流経路を介して漏れ電流が流れ、この漏れ電流によって、ＭＯＳＦＥＴが阻止状態に移行されるべき場合には、ゲート電極Ｇを放電させることができる。この漏れ電流経路は、動作時に熱的、熱機械的または化学的な負荷に基づき、ゲートとそれぞれ設けられている回路支持体またはそれぞれ設けられているモジュールパッケージとの間に製造されるべきはんだ箇所、ワイヤボンディング接続部および接着箇所が損傷するような場合にも生じる。
【００１３】
図２は本発明の第２の実施形態によるＭＯＳ電界効果トランジスタを示す。図２に示されているＭＯＳ電界効果トランジスタもｎ型のエンハンスメント型ＭＯＳ電界効果トランジスタである。この種のＭＯＳＦＥＴはゲート電極Ｇ、ソース電極Ｓおよびドレイン電極Ｄを有する。ゲート電極ＧはアルミニウムおよびＮ＋ポリシリコンから成り、また二酸化シリコン層ＳｉＯ2を介してＰ基板と接続されている。Ｐ基板にはＭＯＳ電界効果トランジスタの第４の端子Ｂが配属されている。図２に示されている実施例においても、この端子Ｂは制御を目的として使用されるのではなく、ソース電極Ｓと接続されている。Ｐ基板内には２つのＮ＋ドープされた領域が存在する。これらの領域のうちの一方はソース電極Ｓと接続されている。このＮ＋ドープされた領域のうちの他方はドレイン電極Ｄと接続されている。
【００１４】
本発明のこの第２の実施形態によれば、ゲート電極Ｇが抵抗Ｒを介してＮ＋ドープされた領域、したがってソース電極Ｓと接続されている。この抵抗Ｒはゲート電極Ｇとソース電極Ｓとの間の高抵抗の漏れ電流経路を形成する。ＭＯＳＦＥＴが阻止状態に移行されるべき場合には、この電流経路を介して漏れ電流が流れ、この漏れ電流によってゲート電極Ｇを放電させることができる。この漏れ電流経路は、動作時に熱的、熱機械的または化学的な負荷に基づき、ゲートとそれぞれ設けられている回路支持体またはそれぞれ設けられているモジュールパッケージとの間に製造されるべきはんだ箇所、ワイヤボンディング接続部および接着箇所が損傷するような場合にも生じる。
【００１５】
図３は本発明の第３の実施形態によるＭＯＳ電界効果トランジスタを示す。図３に示されているＭＯＳ電界効果トランジスタもｎ型のエンハンスメント型ＭＯＳ電界効果トランジスタである。この種のＭＯＳＦＥＴはゲート電極Ｇ、ソース電極Ｓおよびドレイン電極Ｄを有する。ゲート電極ＧはアルミニウムおよびＮ＋ポリシリコンから成り、また二酸化シリコン層ＳｉＯ2を介してＰ基板と接続されている。Ｐ基板にはＭＯＳ電界効果トランジスタの第４の端子Ｂが配属されている。図３に示されている実施例においても、この端子は制御を目的として使用されるのではなく、ソース電極Ｓと接続されている。Ｐ基板内には２つのＮ＋ドープされた領域が存在する。これらの領域のうちの一方はソース電極Ｓと接続されている。このＮ＋ドープされた領域のうちの他方はドレイン電極Ｄと接続されている。さらには、ソース電極Ｓと接続されているＮ＋ドープされた領域とゲートとの間にＰシリコンブロックが設けられている。
【００１６】
この第３の実施形態はゲート電極Ｇとソース電極Ｓとの間のショットキーダイオードを実現する。ゲート電極Ｇは上述したようにアルミニウムおよびＮ＋ポリシリコンからなる。アルミニウムおよびＮ＋ポリシリコンの仕事関数はゲート電極Ｇとソース電極Ｓとの間に設けられているＰシリコンブロックの仕事関数よりも小さいので、図示されている装置はショットキーダイオードの効果を示す。ゲート電極Ｇはソース電極Ｓよりも高い電位を有するので、ショットキーダイオードは反対に極性付けられている、もしくは阻止される。これによってゲートとソースとの間には専ら漏れ電流が流れる。
【００１７】
ＰシリコンとＮ＋ポリシリコンとの間の仕事関数はＰシリコン領域のドープ量と共に高まるので、Ｐシリコン領域のドープ量はゲート電極Ｇの近傍においては有利には低くもしくは弱く選定されている。しかしながらゲート電極Ｇまでの距離が長くなるにつれＰドープ量は増加する。何故ならば、漏れ電流はドープ量と共にほぼ比例的に増加し、したがってＮ＋ソース領域とＰシリコン領域との間の空間電荷領域はＰシリコン領域全体を覆わないからである。この種のドーピングプロフィールの選択によって、漏れ電流を所望のように調整することができる。
【００１８】
上記においては本発明をｎ型のエンハンスメント型ＭＯＳＦＥＴに基づき説明した。しかしながら本発明をｐ型のエンハンスメント型ＭＯＳＦＥＴにおいても使用することができ、このｐ型のエンハンスメント型ＭＯＳＦＥＴにおいてはゲート電極の放電がドレイン電極Ｄを介して行われる。デプレション型ＭＯＳＦＥＴが設けられている場合には、ＭＯＳＦＥＴを確実に阻止するために適切な正または負の電圧が印加されなければならない。
【００１９】
図４は図３に示したＰ領域のドープ量とゲート電極からの距離との関係を説明するためのグラフを示す。この図からは、Ｐドープ量はゲート電極からの距離が増すにつれ増加し、この増加量は線形の経過を有することが見て取れる。
【００２０】
本発明の有利な使用領域は自動車の領域である。この自動車の領域においては例えば制御装置を用いて、１つまたは複数のＭＯＳＦＥＴを有する電力出力段が制御される。制御装置はファンモータ制御装置でよい。しかしながら、大電流を切り替える他の制御装置との関連においても本発明の対象を有利に使用することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１の実施形態によるＭＯＳ電界効果トランジスタ。
【図２】本発明の第２の実施形態によるＭＯＳ電界効果トランジスタ。
【図３】本発明の第３の実施形態によるＭＯＳ電界効果トランジスタ。
【図４】図３に示したｐ型領域のドープ量とゲート電極からの距離の関係を説明するためのグラフ。
【図１】
2008546171.tif 000003
【図２】
2008546171.tif 000004
【図３】
2008546171.tif 000005
【図４】
2008546171.tif 000006
【国際調査報告】
2008546171.tif 000007
2008546171.tif 000008
2008546171.tif 000009
2008546171.tif 000010
2008546171.tif 000011
2008546171.tif 000012
2008546171.tif 000013
2008546171.tif 000014