(57)【要約】  直流的に絶縁された信号条件付けシステムは、集積回路チップ上の信号条件付け回路と、フライイング・コンデンサと、１つの状態において一対の入力端子を横切ることから、もう１つの状態において前記信号条件付け回路の入力端子を横切ることに、前記フライイング・コンデンサを選択的にスイッチングするための集積回路チップ上の直流的に絶縁するＭＥＭＳスイッチング装置と、を含む。
2008531297.tif 000002
【特許請求の範囲】
【請求項１】
直流的に絶縁された信号条件付けシステムであって、
集積回路チップ上の信号条件付け回路と、
フライイング・コンデンサと、
１つの状態において一対の入力端子を横切ることから、もう１つの状態において前記信号条件付け回路の入力端子を横切ることに、前記フライイング・コンデンサを選択的にスイッチングするための集積回路チップ上の直流的に絶縁するＭＥＭＳスイッチング装置と、を備えた直流的に絶縁された信号条件付けシステム。
【請求項２】
前記信号条件付け回路は、アナログ・ディジタル変換器を含む請求項1に記載の直流的に絶縁された信号条件付けシステム。
【請求項３】
前記信号条件付け回路は、差増幅器回路を含む請求項1に記載の直流的に絶縁された信号条件付けシステム。
【請求項４】
前記信号条件付け回路は、その入力において保持コンデンサを含む請求項1に記載の直流的に絶縁された信号条件付けシステム。
【請求項５】
前記信号条件付け回路は第１のチップ上にあり、前記ＭＥＭＳスイッチング装置は第２のＭＥＭＳチップ上にある請求項1に記載の直流的に絶縁された信号条件付けシステム。
【請求項６】
前記信号条件付け回路及び前記ＭＥＭＳスイッチング装置は、同じチップ上にある請求項1に記載の直流的に絶縁された信号条件付けシステム。
【請求項７】
前記第１のチップはＣＭＯＳチップであり、前記第２のチップはＳＯＩチップである請求項５に記載の直流的に絶縁された信号条件付けシステム。
【請求項８】
前記第１のチップはＳＯＩチップである請求項６に記載の直流的に絶縁された信号条件付けシステム。
【請求項９】
前記第２のチップは前記第１のチップ上に装着される請求項５に記載の直流的に絶縁された信号条件付けシステム。
【請求項１０】
前記第２のチップは、ワイヤ・ボンディングにより前記第１のチップに電気的に接続される請求項９に記載の直流的に絶縁された信号条件付けシステム。
【請求項１１】
前記第２のチップは、バンプ−アタッチ・マウンティングにより前記第１のチップに電気的に接続される請求項９に記載の直流的に絶縁された信号条件付けシステム。
【請求項１２】
前記第２のチップは、前記第１のチップに隣接して配置されて、ワイヤ・ボンディングによりそれに電気的に接続される請求項５に記載の直流的に絶縁された信号条件付けシステム。
【請求項１３】
前記フライイング・コンデンサは、前記ＭＥＭＳスイッチング装置と共に装着される請求項1に記載の直流的に絶縁された信号条件付けシステム。
【請求項１４】
前記フライイング・コンデンサは、前記ＭＥＭＳスイッチング装置の外部に装着される請求項1に記載の直流的に絶縁された信号条件付けシステム。
【請求項１５】
前記ＭＥＭＳスイッチング装置は、キャッピングされ、テストされたＭＥＭＳ装置である請求項1に記載の直流的に絶縁された信号条件付けシステム。
【請求項１６】
前記保持コンデンサは、前記ＭＥＭＳスイッチング装置と共に配置される請求項４に記載の直流的に絶縁された信号条件付けシステム。
【請求項１７】
前記保持コンデンサは、前記信号条件付け回路と共に配置される請求項４に記載の直流的に絶縁された信号条件付けシステム。
【請求項１８】
前記保持コンデンサは、前記信号条件付け回路及びＭＥＭＳスイッチング装置の外部に配置される請求項４に記載の直流的に絶縁された信号条件付けシステム。
【請求項１９】
前記保持コンデンサ及び前記フライイング・コンデンサは、前記ＭＥＭＳスイッチング装置内に配置される請求項４に記載の直流的に絶縁された信号条件付けシステム。
【請求項２０】
前記保持コンデンサ及び前記フライイング・コンデンサは、前記ＭＥＭＳスイッチング装置及び前記信号条件付け回路の外部にある請求項４に記載の直流的に絶縁された信号条件付けシステム。
【請求項２１】
前記ＭＥＭＳスイッチング装置は、一対の片持ちビーム（片持ちばり）を含む請求項1に記載の直流的に絶縁された信号条件付けシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流的に（ｇａｌｖａｎｉｃａｌｌｙ）絶縁された信号条件付けシステムに関し、特に、ＭＥＭＳ（微小電子機械システム）によりスイッチングされるフライイング・コンデンサ（ｆｌｙｉｎｇ  ｃａｐａｃｉｔｏｒ）を用いた、かかる直流的に絶縁された信号条件付けシステムに関するものである。
【背景技術】
【０００２】
差動増幅器のような信号条件付け回路は、例えば、監視される装備の潜在的に非常に高い電圧と、信号条件付け回路のより低い電圧との間に絶縁が望まれるデータ取得適用においてしばしば用いられる。
【０００３】
差動増幅器は、その２つの入力間の電位差を増幅する。差動信号は、電流感知適用における感知抵抗を横切る単純な抵抗降下から標準の抵抗ブリッジまたは負荷セルの出力までの多くの応用において、見られ得る。通常時は、感知された差動電圧はかなり小さく、普通、マイクロボルトからおそらく数百ミリボルトまでの程度のものである。
【０００４】
共通モード電圧は、普通、各差動電圧と関連している。この共通モード電圧は、差動信号よりも相当高い程度のものであり得る。感知された差動信号の各側は、ゼロボルトまたは接地のような或る共通電位と称されるとき、共通のゼロボルトまたは接地よりもかなり上のまたは下の電圧電位にあり得る。感知された差動信号の双方の側に共通であるこの電圧は、共通モード電圧と呼ばれる。この共通モード電圧は、一般に測定信号に関する有用な情報を含まず、それ故、理想的には、差動増幅器は、その２つの入力における信号間の差だけを増幅して、共通モード電圧を無視するかもしくは拒絶するべきである。適用に応じて、この共通モード電圧は、数百ボルトまたはそれ以上までであり得る。それは、また、接地またはゼロボルトのような共通点に対して正であっても負であっても良い。
【０００５】
さらに、プロセス制御のような幾つかの産業においては、感知された信号と測定回路との間に直流的な（ｇａｌｖａｎｉｃ）絶縁を提供することが必要である。換言すれば、関連の共通モード電圧を有する感知された信号と、通常ゼロボルトである異なった共通モード電圧を有し得る、引き続く信号の条件付け回路との間にはａｃまたはｄｃの経路が存在することができない。
【０００６】
過去においてはこのような要件のすべてを叶えることができる入力信号条件システムを履行するために、共通の方法は、フライイング・コンデンサ技術と呼ばれる技術を用いることであった。この方法においては、コンデンサは、信号源を横切ることから差動増幅器入力を横切ることまで、光学的に制御されるスイッチまたはリレーかのいずれかによってスイッチングされる。このような手段によって、入力共通モード電圧は、完全に除去され、そして差動入力信号だけが差動増幅器に提起される。この方法は、機械的なリレーに起因してプリント回路基板またはプリント配線基板の比較的大きな面積を消費する解決法に帰結し得る。好結果であった他の技術は、変流器を用いるものであり、かつホール効果の変流器に基づくものである。変流器の方法の欠点は、特に測定電流が増加するにつれ物理的寸法及び重量が大きいこと、価格が高いこと、ｄｃ電流及び電圧を測定することができないこと、及び精度が制限されることである。ホール効果の方法の欠点は、開ループ・センサを有して制度が低いこと、絶縁された側に電力を供給するために絶縁された電源が必要なこと、ホール効果素子に起因するオフセットがあること、価格が高いこと、そして閉ループ・センサに対して物理的寸法が大きいことである。
【０００７】
フライイング・コンデンサ技術に基づかない他の方法は、一般的に、アナログイン・アナログアウト絶縁増幅器を駆動する差動増幅器に基づいている。絶縁増幅器は、一般に、共通モード電圧絶縁及び信号送信の双方を達成するために、磁気結合を用いた変圧器ベースのものである。差動増幅器及び絶縁増幅器の絶縁側の双方は、充分に連続する絶縁電圧定格を有する絶縁された電源から付勢される。この方法の欠点は、物理的寸法が大きいこと、価格が高いこと、絶縁された側を付勢するために絶縁された電源が必要なこと、そして精度が貧弱なことである。
【０００８】
もう１つの方法は、アナログ入力電圧をディジタル化するためにデルタ−シグマ変調器のようなアナログ・ディジタル変換器を用いることである。デルタ−シグマ変調器からのディジタル・ビット・ストリームは、光障壁（より普通である）または磁気障壁のいずれかの絶縁障壁を横切って送信され、そして該障壁の遠方側でデコーディングされて、アナログ入力を表す直列出力データ・ストリームを生成するか、もしくは一層普通には、送信されたデータ・ストリームはデコーディングされてディジタル領域からアナログ領域に変換されて障壁の出力側にアナログ電圧を生成する。この方法の欠点は、絶縁された側に電力を与えるために絶縁された電源が必要なことであり、データ・ストリームをフィルタリングして、感知された信号、高周波クロック及びデータ信号を抽出することが必要なことであり、これらは、時間及び温度に渡って、潜在的に高周波妨害（ＲＦＩ）、フロント−エンド・オフセット・ドリフト及びゲイン・ドリフトの問題の原因であり、そして比較的高価な低ドリフト感知抵抗が必要なことである。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従って、本発明の目的は、改良された直流的に絶縁された信号条件付けシステムを提供することである。
【００１０】
本発明のもう１つの目的は、フライイング・コンデンサを有するＭＥＭＳスイッチング装置を用いて直流絶縁を行う、かかる改良された直流的に絶縁された信号条件付けシステムを提供することである。
【００１１】
本発明のさらなるもう１つの目的は、寸法及び重量が小型であり、測定された電流と物理的にスケールアップせず、より低い価格であり、正確であり、ＡＣ及びＤＣ電流及び電圧を測定することができ、そして特別な電源を必要としない、かかる改良された直流的に絶縁された信号条件付けシステムを提供することである。
【００１２】
本発明のさらにもう１つの目的は、信号条件付け回路及びＭＥＭＳスイッチング装置が、小さい積重ねられたもしくは隣接集積回路チップ上に履行され得るかもしくは小さいコンパクト・パッケージに帰結する安価な高容積半導体プロセスによって作られた全く同一の集積回路チップ上に履行され得る、かかる改良された直流的に絶縁された信号条件付けシステムを提供することである。
【課題を解決するための手段】
【００１３】
本発明は、小型で、コンパクトで、安価で、かつ正確な、本当に直流的に絶縁される信号条件付けシステムは、ＭＥＭＳスイッチング装置を用いて、より高い電圧入力と、より低い電圧信号条件付け回路と、の間のフライイング・コンデンサを選択的にスイッチングすることにより行われ得るという認識からの結果であり、ここに、ＭＥＭＳスイッチング装置と信号条件付け回路との双方は、離れているが隣接している集積回路上にあるか、積重ねられたチップ上にあるか、または全く同一のチップ上にあるかのいずれかの集積回路上にある。
【００１４】
しかしながら、本発明は、他の実施形態では、これらの目的のすべてを達成する必要はなく、特許請求の範囲の記載は、これらの目的を達成することができる構造及び方法に制限されるべきではない。
【００１５】
本発明は、集積回路チップ上の信号条件付け回路と、フライイング・コンデンサと、を含んだ、直流的に絶縁された信号条件付けシステムを特徴とする。集積回路チップ上の直流的に絶縁するＭＥＭＳスイッチング装置は、１つの状態において一対の入力端子を横切ることから、もう１つの状態において前記信号条件付け回路の入力端子を横切ることに、前記フライイング・コンデンサを選択的にスイッチングする。
【００１６】
好適な実施形態においては、信号条件付け回路は、アナログ・ディジタル変換器を含んでいて良い。信号条件付け回路は、差増幅器回路を含んでいて良い。信号条件付け回路は、その入力において保持コンデンサを含んでいて良い。信号条件付け回路は第１のチップ上にあって良く、ＭＥＭＳスイッチング装置は第２のＭＥＭＳチップ上にあって良い。信号条件付け回路及び前記ＭＥＭＳスイッチング装置は、同じチップ上にあって良い。信号条件付け装置及びＭＥＭＳスイッチング装置が別のチップ上にあるとき、ＭＥＭＳスイッチング装置はＳＯＩチップ上にあって良く、信号条件付け装置はＣＭＯＳチップ上にあって良い。双方が同じチップ上にあるとき、該チップはＳＯＩチップであって良い。ＭＥＭＳスイッチング装置チップは、信号条件付け回路チップ上に装着されて良い。それらは、ワイヤ・ボンディングにより、または、バンプ−アタッチ・マウンティング技術により、電気的に接続されて良い。ＭＥＭＳスイッチング装置チップ及び信号条件付け回路チップは、互いに隣接して配置されて、ワイヤ・ボンディングまたは他の手段により電気的に接続されて良い。フライイング・コンデンサは、ＭＥＭＳスイッチング装置と共に装着されるか、または、ＭＥＭＳスイッチング装置の外部に装着されて良い。ＭＥＭＳスイッチング装置は、テストされて、キャッピングされたＭＥＭＳ装置であって良い。保持コンデンサは、ＭＥＭＳスイッチング装置内に配置されるか、または、信号条件付け回路内に配置されて良い。保持コンデンサは、信号条件付け回路及びＭＥＭＳスイッチング装置の外部にあって良い。保持コンデンサ及びフライイング・コンデンサは、ＭＥＭＳスイッチング装置内に配置されるか、または、ＭＥＭＳスイッチング装置及び信号条件付け回路の外部にあって良い。ＭＥＭＳスイッチング装置は、一対の片持ちビーム（片持ちばり）を含んでいて良い。
【００１７】
他の目的、特徴及び長所は、好適な実施形態の以下の説明及び添付図面から当業者には分かるであろう。
【発明を実施するための最良の形態】
【００１８】
以下に説明する好適な実施形態もしくは幾つかの実施形態とは別に、本発明は、他の実施形態とすることもでき、かつ種々の方法で実行するもしくは行うことができる。従って、本発明は、その応用において、以下の説明で述べるまたは図面に示される構成の詳細及び構成要素の配列に制限されるものではないことを理解すべきである。もしただ一つの実施形態がここで説明されたとしても、特許請求の範囲はその実施形態に制限されるべきではない。さらに、特許請求の範囲は、或る除外、制限、もしくは放棄を明示した明瞭かつ確証的な証拠が無い限り、制限的に読まれるべきではない。
【００１９】
本発明の改良された直流的に絶縁された信号条件付けシステムは、その長所を達成するために、製造技術の組み合わせを用いている。標準の集積回路製造プロセスで標準の集積回路技術を用いて製造された差動増幅器またはアナログ・ディジタル変換器のような信号条件付け回路と一緒に、ＭＥＭＳ−ベースのプロセスを用いて製造されたスイッチを用いることにより、直流的に絶縁された差動増幅器またはアナログ・ディジタル変換器システムを創成することが可能である。このような装置に至る１つの経路は、完全に一体化された解決法に帰結するシリコンの同じピース上に、ＭＥＭＳベースのスイッチ及び差動増幅器またはアナログ・ディジタル変換器を製造することである。このことは、標準の集積回路プロセスが、ＭＥＭＳスイッチを加えるために、ＭＥＭＳベースのプロセス・モジュールを組み込む能力を有するということを必要とする。このような装置は、ＭＥＭＳスイッチを保護するために、低価格の密閉したパッケージにパッケージングされ得る。
【００２０】
代替的には、別の異なったプロセスを用いて、シリコンの別のピース上に、ＭＥＭＳスイッチ及び差動増幅器またはアナログ・ディジタル変換器を製造し、そしてそれらを、最終の製造中に一緒にもたらして、例えば、ＭＥＭＳのためのＳＯＩ、信号条件付け回路のためのＣＭＯＳのような一体化された解決法をユーザに提供することが可能である。代替的には、ＭＥＭＳはプラスチック・パッケージでキャッピングされて（ｃａｐｐｅｄ）パッキングされ得る。１００％動作成果に前以って電気的にテストされてキャッピングされているＭＥＭＳスイッチだけを用いることにより；差動増幅器及び／またはアナログ・ディジタル変換器のような専用の信号条件付け回路を含む集積回路に隣接してまたは該集積回路の上部にこれらのキャッピングされたＭＥＭＳスイッチを装着することにより、サイズにおいて一層小さく、一層低い製造価格を有し、そして、機械的リレー及び変流器に基づくもののような、非−シグマ−デルタ・ベースの製品と競合するよりも一層の信頼性を提供する、直流的に絶縁された信号条件付けシステムを創成することが可能である。シグマ−デルタ−ベースの解決法と比較して、この解決法は、絶縁された電源に対する必要性を除去し、かなり低電力を消費し、高周波クロック及びデータ信号を回避し、そしてフロント・エンド・オフセット及び利得ドリフトの問題を除去する。
【００２１】
フロント・エンド・フライング・コンデンサ構造において用いられる双方のコンデンサは、完成されたパッケージの内部または外部に装着された別個の構成要素であって良いか、もしくは、それらは、ＭＥＭＳ構造内にまたは標準の集積回路構造内のいずれかに一体化され得る。
【００２２】
図１には、信号条件付け回路１２及びＭＥＭＳスイッチング装置１４を含む直流的に絶縁された信号条件付けシステム１０が示されている。信号付け回路１２は、差動回路及び／またはＡ／Ｄ変換器を含み得、シリコン・チップ１６上のＣＭＯＳプロセスによって作られ得る。ＭＥＭＳスイッチング装置１４は、チップ１６上に積重ねられ、絶縁チップ（ＳＯＩ２３）上のシリコン上に形成され得、そして粘着性または共晶性のダイ接着２０によってシリコン・チップ１６に接着される。ＭＥＭＳ装置１４は、代表的には、信号条件付け回路１２を含むチップ１６上に設置される前に、テストされてから、例えばキャップ２１でキャッピングされる。組み合わせパッケージの完全な閉鎖は、点線２２で示されるように達成され得る。
【００２３】
動作中、監視されるべき幾つかの装備２６に装着されたセンサ２４は、端子２８に電圧Ｖｉｎ（＋）を提供し、かつ端子３０にＶｉｎ（―）を提供する。これらの電圧は、例えば、２００または３００ボルトもしくはそれ以上の高い共通モード電圧を含み得、そして、感知されるべき情報を含む数ミリボルトもしくは数ボルトさえの代表的な差動電圧を含み得る。これらの２つの入力電圧信号、Ｖｉｎ（＋）及びＶｉｎ（―）は、ＭＥＭＳスイッチング装置１４の入力端子３２、３４に与えられる。ＭＥＭＳスイッチング装置１４は、選択的に、接点３８及び４０を介する１つの状態においてはフライイング・コンデンサ３６を端子３４及び３２に接続し、第２の状態においては保持コンデンサ（ｈｏｌｄ  ｃａｐａｃｉｔｏｒ）４２を接点４４及び４６を介して端子４８及び５０に接続する。保持コンデンサ４２は、図５の下方おいて仮想線内の（ｉｎ  ｐｈａｎｔｏｍ）保持コンデンサ４２ｄによって示されるように信号条件付け回路１２の入力回路であり、かつ代表的にはそれに関連するか、または含まれ得る。フライイング・コンデンサ３６の、接点３８及び４０へのまたは接点４４及び４６へのいずれかへの独立して選択的な接続は、感知されるべき差動入力電圧だけの保持コンデンサ４２への適用及び共通モード電圧の除去に帰結する。保持コンデンサ４２を横切る電圧は、端子４８及び５０を横切って現れ、ワイヤ・ボンド５２及び５４を介して信号条件付け回路１２の端子５６及び５８に通信される。例として、差動増幅器回路またはＡ／Ｄ変換器を条件付けした後、出力は端子６０に現れる。センサ２４の端子２５及び２７は、この実施形態においてはワイヤ６３及び６５によって端子２８及び３０にも接続される。
【００２４】
図２のシステム１０ａは、フライイング・コンデンサ３６ａ及び保持コンデンサ４２ａがＭＥＭＳスイッチング装置１４ａ並びにチップ１６上の信号条件付け回路１２の外部に装着される、ということを除いて、図１のシステム１０と同じである。双方の信号条件付け回路１２ａ及びＭＥＭＳスイッチング装置１４ａの外部にあるけれども、それらは２２ａで示されるように全パッケージ内にあっても良く、または、それらは、パッケージが２２’ａに示されるように縮小されている場合には全パッケージの外部にあっても良い。
【００２５】
図３の直流的に絶縁された信号条件付けシステム１０ｂは、フライイング・コンデンサ３６ｂが外部にあって、保持コンデンサ４２ｂが内部にある、ということを除いて、システム１０及び１０ａと類似している。
【００２６】
図４の直流的に絶縁された信号条件付けシステム１０ｃは、ＭＥＭＳスイッチング装置１４ｃがバンプ・アタッチ装着によって集積回路チップ１６ｃ上の信号条件付け回路１２ｃに装着される、ということを除いて、図１に示されたものと類似しており、ここに、７０、７２、７４及び７６のようなバンプを装着するバンプ・アタッチは、ＭＥＭＳスイッチング装置１４ｃ及び信号条件付け回路１２ｃ、チップ１６ｃ間の機械的及び電気的相互接続の双方を行う。
【００２７】
図５のシステム１０ｄは、フライイング・コンデンサ３６ｄ及び保持コンデンサ４２ｄの双方がＭＥＭＳスイッチング装置１４ｄ及び信号条件付け回路１２ｄ、チップ１６ｄの外部にあるという事実によって図１４におけるシステム１０ｃとは異なっており、他方、図６の直流的に絶縁された信号条件付けシステム１０ｅは、フライイング・コンデンサ３６ｅがＭＥＭＳスイッチング装置１４ｅの外部にあり、保持コンデンサ４２ｅがＭＥＭＳスイッチング装置１４ｅによって担持されるという点において異なっている。
【００２８】
先の実施形態と類似した図７の直流的に絶縁された信号条件付けシステム１０ｆは、ＣＭＯＳチップ１６ｆ及びＳＯＩチップ２３ｆ上にそれぞれ装着された信号条件付け１２ｆ及びＭＥＭＳスイッチング装置１４ｆを示している。しかしながら、ここで、先の積重ねられたアレイとは対照的に、チップ１６ｆ及び２３ｆは互いに近接しており、ワイヤ・ボンド５２ｆ及び５４ｆによって相互接続されている。
【００２９】
図８の直流的に絶縁された信号条件付けシステム１０ｇは、フライイング・コンデンサ３６ｇ及び保持コンデンサ４２ｇが今や双方ともＭＥＭＳスイッチング装置１４ｇの外部に担持されている、ということを除いて、図７に示されるものと類似している。この類似性は、図９の直流的に絶縁された信号条件付けシステム１０ｈに関しても同様であり、ここに、フライイング・コンデンサ３６ｈは、未だ、ＭＥＭＳスイッチング装置１４ｈの外部に担持されているが、保持コンデンサ４２ｈは、今や内部に担持されている。
【００３０】
今までは、直流的に絶縁された信号条件付けシステムの小さいコンパクトなパッケージが、信号条件付け回路及びＭＥＭＳスイッチング装置と共に離れて示されてきたが、異なったプロセスによって行われる密接に近接したチップであるけれども、これは本発明の必要な制限ではない。例えば、図１０の直流的に絶縁された信号条件付けシステム１０ｉに関して示されているように、信号条件付け回路１２ｉ及びＭＥＭＳスイッチング装置１４ｉの双方は、例えば、絶縁体上のシリコン（ＳＯＩ）プロセスの単一のチップ８０上に構成され得る。このことは、ＭＥＭＳスイッチング装置がチップの面積の多くを占めるので、一層訴え的でありかつ経済的である。該構成は、フライイング・コンデンサ３６ｉ及び保持コンデンサ４２ｉの双方が、ＭＥＭＳスイッチング装置１４ｉと共に配置されているという先のものと同じであっても良く、または、図１１の直流的に絶縁された信号条件付けシステム１０ｊに示されているように、フライイング・コンデンサ３６ｊ及び保持コンデンサ４２ｊの双方が、ＭＥＭＳスイッチング装置１４ｊ並びに信号条件付け回路１２ｊに対して外部に配置されても良い。代替的には、図１２の直流的に絶縁された信号条件付けシステム１０ｋに示されているように、フライイング・コンデンサ３６ｋは外部に関連され得、保持コンデンサ４２ｋは、チップ８０ｋ上で、ＭＥＭＳスイッチング装置１４ｋ及び信号条件付け回路１６ｋと内部的に関連している。
【００３１】
本発明と共に用いるための代表的なＭＥＭＳ装置は、図１３に示されるＳＯＩもしくは絶縁体上のシリコンのプロセスを用いて構成され、ここに、シリコン・ウェハ９０は、代表的には、酸化物及び窒化物の化合物から成り、約２μｍの幅の１つまたは２つ以上のエッチングされて充填されたトレンチによって結合された、埋設酸化物層９６、代表的には１−５μｍの酸化物、によって限定されるシリコン９２、９４の絶縁されたポケットもしくはウェルを含む。これらの素子を用いた簡単なスイッチング装置は、１つのポケット９２と接続された図１４の接点１０２と、ポケット９４と接続され第２の接点１０４とを有するであろう。ポケット９２及び９４は、それぞれそれらの表面上に横たわる金属化パターン９６及び９８を有する。接点１０２及び１０４は、それらが双方とも作られている導電材料１０８を介して一緒に電気的に接続される。接点１０８は、該接点１０８の材料とは異なった材料から作られたもので良いアクチュエータ（作動）・ビーム１０６に装着される。
【００３２】
このアクチュエータ・ビームは、１１０に示されるヒンジもしくはピポット軸、並びに対向するピポット点１１２及び１１４を有し、該ピポット点の回りではアクチュエータ・ビームが物理的に旋回もしくは回転する。適切な作動信号がビーム１０６に与えられたとき、ビームは１１０の回りに反時計回りに旋回し、接点１０２及び１０４を、それぞれのポケット９２及び９４におけるそれぞれの金属化パターン９６及び９８と同時に接触させる。従って、金属化パターン９６は、金属化パターン９８と電気的に接続される。他の適切な作動信号がビーム１０６に与えられたとき、ビームは軸１１０の回りに時計回りに旋回し、接点１０２及び１０４をポケット９２及び９４から離れる方向に移動させ、それにより、金属化パターン９６及び９８間の電気接続を遮断する。これは、単一のＭＥＭＳスイッチのメーク・アンド・ブレイク動作である。図１５のＭＥＭＳスイッチング装置１４１は、４つのこのようなスイッチを含んでいる。図１から図１２までの装置のこのような履行の概略的平面図が図１５に示されており、ここに、ＭＥＭＳスイッチング装置１４１は、固定された支持１２８、１３０及び１３２、１３４にそれぞれ装着されたヒンジ１２４及び１２６の回りに揺動可能な一対のＭＥＭＳ片持ちビーム（片持ちばり）１２０及び１２２を含むものとして示されており、それらは、作動パッド１３６及び１３８の選択的動作によって本質的に双投スイッチとして動作される。
【００３３】
動作において、作動パッド１３６が付勢されたとき、ビーム１２０及び１２２の端部１４０及び１４２は、３８１及び４０１において接点を閉じるよう下方にもたらされ、それにより入力端子３２１及び３４１を横切ってフライイング・コンデンサ３６１を接続する。この時点において、片持ちビーム（片持ちばり）１２０及び１２２の他方の端部１４４及び１４６は、接点４４１及び４６１を閉じない。本作動パッド１３６が消勢もしくは不活性され、次の作動パッド１３８が付勢されたとき、端部１４０及び１４２が持ち上がって、３８１及び４０１における接点を開く。この時点において、ビームの端部１４４及び１４６は、接点４４１及び４６１を閉じるように下方にもたらされ、それにより、フライイング・コンデンサ３６１を端子４８１及び５０１に接続する。ビーム１２０の片持ちばりの性質は、図１６に一層明瞭に示されており、ここに、接点３８１及び４４１を橋渡しするスイッチ接点金属化１５０、１５２を見ることができる。
【００３４】
ＭＥＭＳスイッチング装置を用いることの相当の利点は、ソリッド・ステート・スイッチのオン抵抗に比較してＭＥＭＳスイッチのオン抵抗の拡張性（ｓｃａｌａｂｉｌｉｔｙ）である。オン抵抗は、それがオン状態にあるときの電気スイッチの電気的抵抗（オームにおける）である。それは、エネルギ損失（スイッチにおいて消失される電力／熱）の原因であり、フライイング・コンデンサの構造においては、それは、コンデンサ３６を入力電圧に充電する際の遅延の原因である。この遅延は、（フライイング・コンデンサ回路に対して大きくなければならない）サンプリング・コンデンサの容量（Ｃ）と、スイッチの抵抗（Ｒ）との積、いわゆる、ＲＣ時定数によって制御される。コンデンサを充電するために必要な時間は、スイッチング回路の速度を制限する（すなわち、それは、コンデンサが充分に充電／放電するための時間を持ってしまう前にはスイッチングしてはならない）。スイッチング速度は、入力信号のどの周波数が測定され得るかを決定し、すなわち、回路が早くスイッチングできればできるほど、測定され得る入力信号の周波数は高い。容量が大きいということを必要性とするものであるならば、次に、信号の可能な最も高い周波数が測定されるのを許容するためにスイッチ・オン抵抗を最小にすることが望ましい。
【００３５】
機械スイッチにおいて、ソリッド・ステート・スイッチのオン抵抗と等価である電気接点抵抗（Ｒｃ）は、機械的な項
【数１】
2008531297.tif 000003
における、接点の金属化の抵抗率（ｐ）、金属化の硬さ（Ｈ）、及び接点表面が一緒に押される力（Ｆ）の関数である。
【００３６】
スイッチの寸法は、この式には無く、従って、スイッチの寸法は、オン抵抗を減少するために増加される必要は無い、ということに留意されたし。金属化特性及び接点の力は、決定因子である。
【００３７】
ソリッド・ステート・スイッチに対しては、オン抵抗はスイッチの寸法の関数であり、特に、任意の与えられたソリッド・ステート技術に対しては、ＦＥＴスイッチのオン抵抗は、スイッチの幅に逆比例する。一層低いオン抵抗を有するスイッチを作るために、スイッチのサイズを増加することが必要である。
【００３８】
ＭＥＭＳスイッチ及びソリッド・ステート・スイッチのオン抵抗が制御される方法におけるこの基本的な違いは、ＭＥＭＳ構造を有する低いオン抵抗スイッチを、等価な抵抗を有するソリッド・ステート・スイッチよりも小さい面積で創成するための可能性を提起する。
【００３９】
フライイング・コンデンサにおいて用いられる本発明のＭＥＭＳスイッチによって提供されるもう１つの重要な利点は、それが本質的に“フェールセーフ”であるということである。フライイング・コンデンサ回路の標準的なソリッド・ステートの履行においては、２入力上の電圧、Ｖｉｎ（＋）及びＶｉｎ（−）、（信号電圧と不所望の共通モード電圧とを加えたもの）、は、第１の信号によって制御される第１の対のＦＥＴスイッチを閉じることによってフライイング・コンデンサの２つのプレート上でスイッチングされる。フライイング・コンデンサは、差動入力信号電圧の値に充電され（共通モード電圧は拒絶される）、次に、第１の対のスイッチは開かれ、そして第２の対のスイッチは、第２の信号によって閉じられる。これは、必要な差動信号電圧を出力に伝える。
【００４０】
このことが有する内在的な問題は、ＦＥＴスイッチの漏れの場合もしくは制御信号の故障の場合において、直流経路が入力からＦＥＴスイッチを通して出力に存在することが可能であるということである。このことは、絶縁の損失、出力に現れる正しくない電圧、及び出力に接続された電気回路に対する潜在的損傷に帰結する。
【００４１】
ソリッド・ステート・スイッチの代わりに、図１５に示される型の２つのＭＥＭＳスイッチを使用することは、この種の故障が生じ得ないということを意味する。ＭＥＭＳスイッチの使用は、制御ロジックに関する故障状態の場合に、入力及び出力端子間に機械的な絶縁が存在するのを保証する。
【００４２】
スイッチ端子が片持ちばり上にあるという事実は、スイッチの一方の側だけが任意の１つの時点において物理的かつ電気的な接触を為し得るということを意味する。制御信号が失敗した場合でさえ、スイッチは、フライイング・コンデンサを同時に入力及び出力に物理的に（または電気的に）接続することができない。これは、制御電気機器の故障の場合でさえ、直流的な絶縁が維持されることの保証である。電子機器の故障に対するこのフェールセーフは、ソリッド・ステート回路の履行では可能ではない。
【００４３】
本発明の特定の特徴は、幾つかの図面において示され、他の図面においては示されていないけれども、これは便宜のためだけであり、各特徴は本発明に従って任意またはすべての他の特徴と組み合わされ得る。ここで使用された用語“含む”、“備える”、“有する”、及び“でもって”は、広範かつ包括的に解釈されるべきであり、何等かの物理的な相互関連に制限されるものではない。さらに、本件出願で開示した幾つかの実施形態は、単に可能な実施形態として取られるべきではない。
【００４４】
さらに、この特許のための出願の手続き中に提示される任意の補正は、提出された出願に提示された任意の特許請求の範囲の要素の否認ではなく、当業者は、すべての可能な等価物を事実上包含するであろう特許請求の範囲を起草するよう合理的に期待されることができず、多くの等価物は、補正の時点において予見できないものであって、放棄されるべき（もしあれば）ところのものの正当な解釈を超えているものであり、補正の根底にある理論的根拠は多くの等価物と逸脱した関係以上のものを有さないかもしれず、及び／または、補正された任意の特許請求の範囲の要素の代わりに或る実質的でない代替物を出願人が記載するように期待されることができない他の多くの理由がある。
【００４５】
他の実施形態も当業者に想到されるであろうし、それらも特許請求の範囲内のものである。
【図面の簡単な説明】
【００４６】
【図１】信号条件付け回路チップ上に積重ねられたＭＥＭＳスイッチング装置チップ及びＭＥＭＳスイッチング装置内にフライイング・コンデンサ及び保持コンデンサを有する本発明による直流的に絶縁された信号条件付け回路を示す概略側面図である。
【図２】フライイング・コンデンサ及び保持コンデンサがＭＥＭＳスイッチング装置及び信号条件付けシステムの外部にある図１と同様の図である。
【図３】フライイング・コンデンサがＭＥＭＳスイッチング装置の外側及び保持コンデンサが内側にある図１と同様の図である。
【図４】ＭＥＭＳスイッチング装置チップがバンプ−アタッチ・マウンティング技術により信号条件付け回路チップに装着された図１と同様の図である。
【図５】ＭＥＭＳスイッチング装置チップがバンプ−アタッチ・マウンティング技術により信号条件付け回路チップに装着された図２と同様の図である。
【図６】ＭＥＭＳスイッチング装置チップがバンプ−アタッチ・マウンティング技術により信号条件付け回路チップに装着された図３と同様の図である。
【図７】ＭＥＭＳスイッチング装置及び信号条件付け回路が隣接チップ上にある図１と同様の図である。
【図８】ＭＥＭＳスイッチング装置及び信号条件付け回路が隣接チップ上にある図２と同様の図である。
【図９】ＭＥＭＳスイッチング装置及び信号条件付け回路が隣接チップ上にある図３と同様の図である。
【図１０】ＭＥＭＳスイッチング装置及び信号条件付け回路が同じチップ上にある図１と同様の図である。
【図１１】ＭＥＭＳスイッチング装置及び信号条件付け回路が同じチップ上にある図２と同様の図である。
【図１２】ＭＥＭＳスイッチング装置及び信号条件付け回路が同じチップ上にある図３と同様の図である。
【図１３】絶縁上のシリコン（ＳＯＩ）チップ上のその構成を示す、本発明において使用可能なＭＥＭＳスイッチング装置の部分を示す概略側面図である。
【図１４】図１３のＭＥＭＳスイッチング装置において履行可能な単一スイッチ素子を示す概略側面図である。
【図１５】本発明において使用可能な片持ちされたＭＥＭＳスイッチング装置を示す概略平面図である。
【図１６】本発明において使用可能なＭＥＭＳスイッチング装置の図１５の線１６−１６に沿ってみた概略断面立面図である。
【符号の説明】
【００４７】
１０      信号条件付けシステム
１２      信号条件付け回路
１４      ＭＥＭＳスイッチング装置
１６      シリコン・チップ
３６      フライイング・コンデンサ
４２      保持コンデンサ
【図１】
2008531297.tif 000004
【図２】
2008531297.tif 000005
【図３】
2008531297.tif 000006
【図４】
2008531297.tif 000007
【図５】
2008531297.tif 000008
【図６】
2008531297.tif 000009
【図７】
2008531297.tif 000010
【図８】
2008531297.tif 000011
【図９】
2008531297.tif 000012
【図１０】
2008531297.tif 000013
【図１１】
2008531297.tif 000014
【図１２】
2008531297.tif 000015
【図１３】
2008531297.tif 000016
【図１４】
2008531297.tif 000017
【図１５】
2008531297.tif 000018
【図１６】
2008531297.tif 000019
【国際調査報告】
2008531297.tif 000020
2008531297.tif 000021