(57)【要約】半導体デバイスは、半導体のチャネル領域１８、このチャネル領域１８に隣接する導電性ゲート電極１２、およびこの導電性ゲート電極１２とチャネル領域１８との間のゲート誘電体１０を有する。ゲート誘電体１０は、バルクで強誘電体だが、超常誘電状態になる材料により形成する。このゲート誘電体は例えば化学式ＡＸＯ３とすることができ、だだし、ＡはＩ族またはII族の元素、Ｘはチタン、ニオブ、ジルコニウム、および／またはハフニウムとする。この種のゲート誘電体１０は、例えば、ゲート誘電体１０の低温堆積によって、または、強誘電体分域の成長を防止するための金属酸化物のドーパントを用いることによって、または、これら双方の手法を用いることによって形成する。
2008524866.tif 000002
【特許請求の範囲】
【請求項１】
半導体のチャネル領域（１８）と、
前記チャネル領域（１８）に隣接した導電性のゲート電極（１２）と、および
この導電性のゲート電極（１２）と前記チャネル領域（１８）との間に設けたゲート誘電体（１０）と
を備えた半導体デバイスにおいて、
前記ゲート誘電体（１０）を、バルクでは強誘電性である材料によって形成した超常誘電性のゲート誘電体としたことを特徴とする半導体デバイス。
【請求項２】
請求項１に記載の半導体デバイスにおいて、前記ゲート誘電体の材料を、バルクで化学式がＡＸＯ３であるペロブスカイトとし、ただし、ＡはＩ族元素、II属元素または希土類元素、Ｘはチタン、ニオブ、ジルコニウムおよび／またはハフニウムとしたことを特徴とする半導体デバイス。
【請求項３】
請求項１または２に記載の半導体デバイスにおいて、前記ゲート誘電体（１０）は、強誘電体分域の成長を阻止するドーパントであって、ゲート誘電体の材料内では固溶体を形成しない該ドーパントを含むものとしたことを特徴とする半導体デバイス。
【請求項４】
請求項３に記載の半導体デバイスにおいて、前記ドーパントを、Ｎｂ、Ｌａ、Ｚｒ、Ｐｂ、Ｓｒ、Ｍｎ、Ｗまたは希土類元素の酸化物としたことを特徴とする半導体デバイス。
【請求項５】
請求項１〜４のいずれか一項に記載の半導体デバイスにおいて、前記ゲート誘電体（１０）の厚さを、１００ナノメートル未満としたことを特徴とする半導体デバイス。
【請求項６】
請求項１〜５のいずれか一項に記載の半導体デバイスにおいて、前記ゲート誘電体（１０）の材料は、ほぼ化学量論的にＢａＴｉＯ３である組成物としたことを特徴とする半導体デバイス。
【請求項７】
請求項１〜６のいずれか一項に記載の半導体デバイスにおいて、前記ゲート誘電体（１０）の誘電率は、３０〜２００の範囲内の値としたことを特徴とする半導体デバイス。
【請求項８】
半導体のチャネル領域（１８）を形成するステップと、
ゲート誘電体（１０）を堆積させるステップと、
前記ゲート誘電体を前記チャネル領域とゲート導体（１２）との間に挟むようにこのゲート導体（１２）を堆積させるステップと
を有する半導体デバイス製造方法において、
前記ゲート誘電体（１０）を堆積させるステップで、前記ゲート誘電体（１０）を、バルクでは強誘電性である材料により、超常誘電性となるよう形成することを特徴とする半導体デバイス製造方法。
【請求項９】
請求項８に記載の半導体デバイス製造方法において、前記ゲート誘電体の材料を、化学式がＡＸＯ３であるペロブスカイト材料とし、ただしＡはＩ族元素、II属元素または希土類元素とし、Ｘはチタン、ニオブ、ジルコニウムおよび／またはハフニウムとしたことを特徴とする半導体デバイス製造方法。
【請求項１０】
請求項８または９に記載の半導体デバイス製造方法において、前記ゲート誘電体（１０）を、分子ビームエピタキシ、パルスレーザー堆積または原子層堆積を用いて、３００℃以下の温度でサブストレートに堆積させることを特徴とする半導体デバイス製造方法。
【請求項１１】
請求項８〜１０のいずれか一項に記載の半導体デバイス製造方法において、前記ゲート誘電体（１０）内にドーパントを形成して、強誘電体分域の成長を阻止することを特徴とする半導体デバイス製造方法。
【請求項１２】
請求項１１に記載の半導体デバイス製造方法において、前記ドーパントを、前記ゲート誘電体（１０）の材料に対して固溶体を形成しない酸化物とすることを特徴とする半導体デバイス製造方法。
【請求項１３】
請求項１２に記載の半導体デバイス製造方法において、前記ドーパントを、Ｓｉ、Ｃａ、Ａｌ、Ｎｂ、Ｌａ、Ｚｒ、Ｐｂ、Ｓｒ、Ｍｎ、Ｗもしくは希土類元素の酸化物、またはこれらの酸化物の組合せとすることを特徴とする半導体デバイス製造方法。
【請求項１４】
請求項９〜１３のいずれか一項に記載の半導体デバイス製造方法において、前記ゲート誘電体（１０）の材料を、ＢａＴｉＯ３とすることを特徴とする半導体デバイス製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高い誘電率を有するゲート絶縁体を有する半導体デバイスおよびこの半導体デバイスを製造する方法に関する。
【背景技術】
【０００２】
よく知られているように、電界効果トランジスタ（ＦＥＴ）は、薄いゲート絶縁体によって半導体チャネル領域から分離したゲート導体を使用する。ゲートに電圧を印加することによって、チャネル領域を介する電流の導通を制御する。
【０００３】
従来、二酸化ケイ素が、ゲート誘電体として使用されてきたのは、二酸化ケイ素は単にシリコンを酸化させることによってシリコン上に成長させることができることからである。また、他の材料として、例えば、窒化シリコン、および酸化ケイ素と窒化シリコンとの多層膜も広く使用されてきた。
【０００４】
一般的に、単一サブストレート上にこの種のＦＥＴをより数多く集積し、また一層処理速度を向上させることが望ましい。しかし、これにはゲート誘電体を薄くすることが必要となるが、酸化ケイ素および他の従来のゲート材料を将来の回路において必要とされる厚さまで薄くしたときには問題を生じる。
【０００５】
このことは、一方で、より高い誘電率のゲート誘電体を必要とし、このより高い誘電率のゲート誘電体によれば、性能を向上しかつ小型化が可能になる。
【０００６】
過去には、多数の材料が提案されてきた。
【０００７】
誘電体材料の候補の多くは、例えばＨｆＯ２ 、ＺｒＯ２ 、Ａｌ２Ｏ３、Ｙ２Ｏ３，Ｌａ２Ｏ３，Ｐｒ２Ｏ３、Ｇｄ２Ｏ３、珪酸塩およびこれらの混合物などの二元系金属酸化物である。この種の材料の誘電率は、１０〜３０の範囲である。この種の材料を使用することよりゲート誘電体をより厚くし、このより厚いゲート誘電体によってトンネルリーク電流を減らすことができる。しかし、３０より高い誘電率を有するゲート誘電体の必要性は依然としてある。
【０００８】
米国特許第６，００５，２７４号は、種々の材料、例えばチタン酸ジルコニウム酸バリウム（Ｂａ（ＺｒＴｉ）Ｏ３ ）、チタン酸ストロンチウム（ＳｒＴｉＯ３ ）または五酸化タンタル（ＴａＯ５ ）を使用できることを教示している。これらの材料は、極めて高い誘電率を有する強誘電性材料である。
【特許文献１】米国特許第６，００５，２７４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし残念なことに、一般の強誘電材料は、温度および周波数によって電気的特性が安定しない。高い極性と、それから生じる高い誘電率は、高い双極子モーメントがあり、また、双極の入れ替わりが起き得ることを意味する。温度および周波数による電気的特性のこのような変動は、使用中の半導体デバイスの熱的安定性及び周波数安定性のためには極めて望ましくなく、また、デバイス製造プロセス中に半導体デバイスが熱プロセスに耐える能力のためにも望ましくない。
【課題を解決するための手段】
【００１０】
本発明によれば、
半導体のチャネル領域と、
このチャネル領域に隣接した導電性のゲート電極と、および
この導電性のゲート電極とチャネル領域との間に設けたゲート誘電体と
を備えた半導体デバイスにおいて、
ゲート誘電体を、バルクで強誘電性である材料によって形成した超常誘電性のゲート誘電体とした半導体デバイスを提供する。
【発明の効果】
【００１１】
超常誘電性の材料を用いることで、たとえこの材料がバルクで強誘電性であっても、強誘電性の誘電体の不利な点を被ることなく、すなわち、温度や周波数に対して強誘電体の電気特性と同様な過敏な反応がない、高い誘電率のゲート誘電体を実現することができる。
【発明を実施するための最良の形態】
【００１２】
ゲート誘電体の材料を、バルクで化学式がＡＸＯ３であるぺロブスカイト材料とすることができ、ただしＡはI族もしくはII族の元素または希土類元素とし、Ｘはチタン、ニオブ、ジルコニウムおよび／またはハフニウムとする。
【００１３】
ゲート誘電体は、強誘電体分域の成長を阻止するドーパントであって、ゲート誘電体の材料内では固溶体を全く形成しない該ドーパントを含むものとする。
【００１４】
このドーパントは、Ｓｉ、Ｃａ、Ａｌ、Ｎｂ、Ｌａ、Ｚｒ、Ｐｂ、Ｓｒ、Ｍｎ、Ｗまたは希土類の酸化物とすることができる。
【００１５】
ゲート誘電体の厚さは、１００ナノメートル未満とすることができる。
【００１６】
ゲート誘電体の材料は、化学量論的にＢａＴｉＯ３ の組成物とすることができる。
【００１７】
ゲート誘電体の誘電率は、好ましくは３０から２００の範囲であって、更に好ましくは５０から１００の間の範囲における値とする。
【００１８】
また、本発明は半導体デバイスを製造する方法にも関し、その方法は、
チャネル領域を形成するステップと、
ゲート誘電体を堆積させるステップと、
このゲート誘電体をチャネル領域およびゲート導体の間に挟むようにこのゲート導体を堆積させるステップと
を有する半導体デバイス製造方法において、
ゲート誘電体を堆積させるステップで、このゲート誘電体を、バルクでは強誘電体性である材料により、超常誘電性となるよう形成する、半導体製造方法である。
【００１９】
ゲート誘電体の材料を、ＡＸＯ３ のペロブスカイト材料とすることができ、ＡはＩ族もしくはII族の元素または希土類元素とし、Ｘはチタン、ニオブ、ジルコニウムおよび／またはハフニウムとし、ゲート誘電体は強誘電体となるには十分な強誘電体分域がなく、そして、ゲート誘電体が超常誘電性ゲート誘電体として作用するようなゲート誘電体の厚さを有するゲート誘電体とする。望ましくは、Ａは、I族またはII族の元素である。
【００２０】
一般に、強誘電体材料を堆積させると、それ自体で強誘電性のある薄膜となる。このため本発明では、ゲート誘電体が堆積したときに、それが強誘電体の特性を持つことを回避する手法を使用することを必要とする。強誘電体として作用せず、超常誘電性材料として作用するような方法で強誘電材料を堆積させることができる方法としては複数の方法がある。
【００２１】
第１に、低温堆積プロセスを使うことができる。この場合、ゲート誘電体を分子ビームエピタキシ（ＭＢＥ）、パルスレーザー堆積（ＰＬＤ）または原子層堆積（ＡＬＤ）を用いて、３００°Ｃ以下の温度でサブストレートに堆積させることができる。好ましくは、サブストレートを、成長中には公称室温（nominal room temperature）に保持し、また１００°Ｃを越えないようにする。
【００２２】
第２に、強誘電体分域の成長を阻止するためにゲート誘電体内にドーパントを形成するステップを有する手法をとることができる。
【００２３】
ドーパントは、例えばＮｂ、Ｌａ、Ｚｒ、Ｐｂ、Ｓｒ、Ｍｎ、Ｗまたは希土類の酸化物など、ゲート誘電体に対して固溶体を形成しない酸化物とする。
【００２４】
ゲート誘電体は、ＢａＴｉＯ３ とすることができる。
【００２５】
ドーパントを使用して、例えばＭＯＣＶＤやゾル−ゲル法など、より高温の堆積プロセスを用いることもできる。
【００２６】
第３に、これらの技術を組合せて使うことができる。すなわち、ＭＢＥ、ＡＬＤまたはＰＬＤを使用した低温堆積と、強誘電体分域の成長を阻止するためのドーパントを加える手法とを組合せることができる。
【００２７】
本発明をよりよく理解するために、以下に図面につき、単なる実施態様としての実施例を説明する。
【実施例１】
【００２８】
図１につき説明すると、半導体サブストレート２は、ｐ型ドープしたエピ層４と、このエピ層に形成し、ｎ＋ドープしたソース６およびドレイン８の拡散部とを備えている。
【００２９】
ゲート誘電体１０を、サブストレート上で、ソースおよびゲートの拡散部６，８間に形成し、また、ゲート電極１２をゲート誘電体１０上に形成する。
【００３０】
ソースおよびドレイン側の接点１４および１６を、それぞれソースおよびドレインの拡散部６，８に接触するよう形成する。
【００３１】
ゲート電極の下側におけるサブストレートの領域は、チャネル１８を画定する。
【００３２】
当業者は、このタイプのトランジスタをどのように製造するかは熟知しているため、これらの製造プロセスの詳細を本明細書で説明することは不要であろう。
【００３３】
本発明は、ゲート誘電体１０の選択によって、従来のこのタイプのトランジスタとは異なる。
【００３４】
本発明の実施例において、ゲート誘電体は、ペロブスカイト（perovskite）構造すなわち化学式がＡＸＯ３である材料により形成し、ただし、ＡはＩ族もしくはII族の元素または希土類元素であり、Ｘはチタン、ニオブ、ハフニウムおよび／またはジルコニウムとする。この種の材料は、通常、強誘電体である。
【００３５】
しかし、そのゲート誘電体の形成は、ゲート誘電体が強誘電性の特性を示さず、代わりに超常誘電性材料として作用するように、形成する。
【００３６】
本発明の実施例においては、この形成は、ゲート誘電体の厚み幅を十分に薄くするのを確実にし、更に、強誘電分域が形成しないのを確実にすることによって実現する。
【００３７】
本発明の第一の実施例では、分子ビームエピタキシ法（ＭＢＥ）によりこの実施例における化学量論的ＢａＴｉＯ３から形成されるゲート誘電体を成長させ、かつ、ゲート誘電体を１００ｎｍ未満の厚さに成長させることで、この形成を実現する。この薄膜の厚さの寸法効果、および大きな強誘電分域がないことが、化学量論的チタン酸バリウムの使用と相まって、強誘電分域が存在しないという結果をもたらす。
【００３８】
サブストレートに適合するチタン酸バリウムの格子構造を成長させることが好ましい。この成長は、ドーピングまたは堆積制御を使用するによって行うことができる。
【００３９】
更に、ゲート誘電体を形成した後の処理は、３００°Ｃ以上の温度に上昇させないようにする。
【００４０】
このようにして、強誘電分域は成長することができず、ゲート誘電体は誘電率（定数）が３０〜２００の範囲となる超常誘電特性を示すようにできる。
【００４１】
これはバルクでのチタン酸バリウムの誘電率では約１００００に匹敵し、この値は正確な超微細（マイクロ）構造およびこの超微細加工に依存する。
【００４２】
バルクの強誘電材料の代わりに超常誘電性の薄膜を形成することにより、この薄膜は、その後に続く熱処理やデバイス動作中の加熱に対しても安定する。これは、強誘電材料を使用するよりも非常に良好な再現性を保証し、さらに高い値の誘電率を実現する。
【実施例２】
【００４３】
本発明の第２実施例を、図２に示す。
【００４４】
この構成では、サブストレート上における擬似ペロブスカイト、すなわちペロブスカイトに類似する構造、ペロブスカイト自体、または、超格子の若干数の分子層が、境界層２０をなす。この境界層２０は、歪みのないゲート誘電体１２の層を成長させる良好な基盤をなすよう選択する。
【００４５】
この構成において、酸化ニオブ（Ｎｂ２Ｏ５）のドーパントを、成長中のゲート誘電体に添加する。このドーパントは、ゲート誘電体のチタン酸バリウムとは固溶体を全く形成しない。強誘電分域の形成が始まると、ドーパントは強誘電体分域境界で分離して、更なる分域の成長を阻止する。このようにして、この強誘電体分域は、チタン酸バリウムが強誘電性の特性を示すには小さすぎる状態に留める。Ｎｂ２Ｏ５または他のドーパントは、ペロブスカイト構造に対して部分的に固溶体をなすことができる。換言すれば、少量のドーパントをペロブスカイト構造に組み入れるが、それらのほとんどは強誘電体分域の境界に存在する。
【００４６】
第２実施例における成長も、やはり低温分子ビームエピタキシを使用する。
【００４７】
他の成長手段として使用可能な方法がある。分子ビームエピタキシ法を使用する代わりに、パルスレーザー堆積法または原子層堆積法もまた適している。
ＭＯＣＶＤなどの化学蒸着法（ＣＶＤ）またはゾル−ゲル処理を使用することも可能である。この種の処理方法は、一般に、強誘電分域が成長させる温度で動作する。しかし、第２実施例におけるようなドーパントを含むことによって、これらの処理方法を使用しても超常誘電性の薄膜を形成することが可能になる。
【００４８】
ドーパントは、ゲート誘電体に対して固溶体を形成せず、強誘電体の形成と成長を阻止する任意の酸化物とすることができる。したがって、ドーパントは、Ｓｉ、Ｃａ、Ａｌ、Ｎｂ、Ｌａ、Ｚｒ、Ｐｂ、Ｓｒ、Ｍｎ、Ｗ、もしくは希土類元素の酸化物、またはこれら酸化物の組合せとすることができる。ＭＢＥによって誘電体を成長させるとき、分子ビーム源にドーパントの金属を添加し、これによって、ドーパントとドープしようとしている金属との混合物の成長を実現できる。
【００４９】
第３実施例においては、トランジスタは横型電界効果トランジスタでなく、図３で示すように縦型電界効果トランジスタとする。類似の構成要素は、同一の参照符号で示す。このデバイスでは、図示のように、ゲート電極１２およびゲート誘電体１０をトレンチ２２内に形成する。ｐ型エピ層２４は本体を形成し、エピ層のソース拡散部６はソースを形成し、そして、エピ層４はｎ型にドープしてドレインとして作用する。ドレイン接点１６は、この実施例で背面接点である。
【００５０】
この実施例においては、ゲート誘電体１０を、トレンチ２２においてＭＯＣＶＤにより強誘電体分域の形成を阻止するドーパントを加えることにより形成する。
【００５１】
本発明は、これらの実施例に限定することなく、高い誘電率薄膜材料を必要とするいかなる構造にも適用できる。
【００５２】
ゲート誘電体はチタン酸バリウムである必要はなく、必ずしもペロブスカイト構造ではない任意の薄膜で、通常はバルクで強誘電体だが大きな強誘電体分域のない薄膜による寸法効果を用いて超常誘電体になる薄膜であれば良い。
【００５３】
いずれの実施例おいても、必要であれば、ドーピング、ならびにｎ型およびｐ型領域のタイプ変更をすることができ、例えば、ｎ型、ｐ型トランジスタを形成するか、または必要に応じてエンハンスメント型もしくはディプレッション型のトランジスタを形成することができる。
【００５４】
実用的なデバイスにおいて、当業者であれば、単一の回路に多数のトランジスタを形成して、集積回路にすることができるであろう。
【図面の簡単な説明】
【００５５】
【図１】本発明の第１実施態様による半導体デバイスを示す。
【図２】本発明の第２実施態様による半導体デバイスを示す。
【図３】本発明の第３実施態様による半導体デバイスを示す
【図１】
2008524866.tif 000003
【図２】
2008524866.tif 000004
【図３】
2008524866.tif 000005
【国際調査報告】
2008524866.tif 000006
2008524866.tif 000007
2008524866.tif 000008