(57)【要約】  本発明は、デジタルＢＢ（ベースバンド）信号をアナログＩＦ（中間周波数）信号へと変換する方法に関し、この方法においては、デジタルＢＢプロセッサ信号は、ＢＢ／ＩＦ変換器を用いてＫ回オーバーサンプリングされ、Ｋ個のチャネルのうちの各ｉ番目のチャネルは、ＢＢ／ＩＦ変換器中に含まれ、Ｋ個のステップで制御可能である制御可能なｉ番目のデジタル補間フィルタを用いてその後に選択され、アナログＩＦ信号のスペクトル中のｉ番目の周波数位置へとシフトされる。信号処理中に行われ、Ｄ／Ａ変換中にギャップ関数（ｓｉ）の効果により、また伝送方法および変調モードの使用によって引き起こされる周波数応答の歪みについての標準化された補償をＷ−ＬＡＮユニット中で実行可能なように生成するという本発明の目的は、デジタルＢＢプロセッサ信号の周波数応答が、プリエンファシスなしに実現される点で達成される。補償されていないデジタルＩＦ信号を供給するＢＢ／ＩＦ変換器の後に、またその信号をアナログＩＦ信号に変換するＤ／Ａ変換器に先立って、デジタル補償フィルタは、補償されたデジタルＩＦ信号のプリエンファシスにより、アナログＩＦ信号についての周波数応答を補正する。
2008506296.tif 000002
【特許請求の範囲】
【請求項１】
デジタルＢＢ（ベースバンド）信号をアナログＩＦ（中間周波数）信号へと変換する方法において、前記デジタルＢＢプロセッサ信号が、ＢＢ／ＩＦ変換器を用いてＫ回（Ｋ＝チャネル数）オーバーサンプリングされ、Ｋ個のチャネルのうちの各ｉ番目のチャネルが、前記ＢＢ／ＩＦ変換器中に含まれ、Ｋ個のステップで制御可能である制御可能なｉ番目のデジタル補間フィルタを用いてその後に選択され、前記アナログＩＦ信号のスペクトル中のｉ番目の周波数位置へとシフトされ、前記アナログＩＦ信号を供給するＤ／Ａ変換器の周波数応答が、前記デジタルＢＢプロセッサ信号のプリエンファシスによって補正される方法であって、前記デジタルＢＢプロセッサ信号の周波数応答が、プリエンファシスなしに実現され、補償されていないデジタルＩＦ信号を供給する前記ＢＢ／ＩＦ変換器の後に、また前記信号を前記アナログＩＦ信号に変換するＤ／Ａ変換器に先立って、デジタル補償フィルタが、補償されたデジタルＩＦ信号のプリエンファシスにより、前記アナログＩＦ信号についての周波数応答を補正することを特徴とする方法。
【請求項２】
前記デジタル補償フィルタのフィルタ特性が、ギャップ関数（ｓｉ）によって引き起こされるＤ／Ａ変換器の周波数応答に相補的に形成されるようにして、補償されたデジタルＩＦ信号が、事前に強調されることを特徴とする請求項１に記載の方法。
【請求項３】
前記デジタル補償フィルタのフィルタ特性が、使用される伝送方法および変調モード、ならびにそのパラメータによって引き起こされる周波数応答にさらに相補的に形成されるようにして、補償されたデジタルＩＦ信号が、事前に強調されることを特徴とする請求項２に記載の方法。
【請求項４】
前記デジタル補償フィルタが、好ましくは１から５個の遅延要素を伴うＦＩＲフィルタとして形成されることを特徴とする請求項３に記載の方法。
【請求項５】
前記デジタル補償フィルタが、２進数で重み付けされたフィルタ係数を用いて形成されることが好ましいことを特徴とする請求項３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルＢＢ（ベースバンド）信号をアナログＩＦ（中間周波数）信号へと変換する方法に関し、この方法においては、デジタルＢＢプロセッサ信号は、ＢＢ／ＩＦ変換器を用いてＫ回（Ｋ＝チャネル数）オーバーサンプリングされ、Ｋ個のチャネルのうちの各ｉ番目のチャネルは、ＢＢ／ＩＦ変換器中に含まれ、Ｋ個のステップで制御可能である制御可能なｉ番目のデジタル補間フィルタを用いてその後に選択され、アナログＩＦ信号のスペクトル中のｉ番目の周波数位置へとシフトされ、アナログＩＦ信号を供給するＤ／Ａ変換器の周波数応答は、デジタルＢＢプロセッサ信号のプリエンファシスによって補正される。
【背景技術】
【０００２】
最新技術においては、例えばアクセス・ポイント（Access Point）またはＷ−ＬＡＮ（Wireless Local Area Network無線ローカル・エリア・ネットワーク）クライアントによって実施されるなど、無線ネットワーク中の連絡機構（communicator）は、多くの場合にＷ−ＬＡＮユニットによって実現されることが好ましい。例えば、ＰＣ（personal computerパーソナル・コンピュータ）用の拡張カード、ノートブックのＰＣカードなどとして使用されるこれらのＷ−ＬＡＮユニットは、少なくとも２つの部分から構成される。
【０００３】
第１の部分、すなわちＢＢ／ＩＦユニットにおいては、デジタルＢＢ信号は、最初に信号処理プロセッサを用いて生成される。
【０００４】
最新技術においては、この信号は、信号処理プロセッサによって別個の実数部と別個の虚数部として供給され、その後にまたアナログＩＦ信号に至るまで別々に処理される。
【０００５】
各デジタルＢＢ信号のデジタル複素サンプリング値は、各Ｋチャネルが、使用されるべき規格による周波数シフトを用いてＩＦ信号のスペクトル中で構成されるように、Ｋ個のチャネルについてＢＢ／ＩＦ変換器中で与えられる。各Ｋバンドは、補間フィルタを用いて選択される。
【０００６】
ＩＦ信号は、したがって複素信号形式で使用可能なＫ個のチャネルを含んでいる。
【０００７】
別個の実数部と別個の虚数部において処理されるこの複素デジタルＩＦ信号は、実数部と虚数部に割り当てられており、高いサンプリング周波数で動作させられる各Ｄ／Ａ変換器（Ｄ／Ａ−Ｕ）において、アナログＩＦ伝送信号へと変換される。
【０００８】
これらのデジタル信号値は、時間離散的なステップで出力される離散的な電圧値および電流値によって表現されるので、アナログ出力信号は、諸ステージ中において生成される。
【０００９】
信号解析的に、これらの出力信号は、Ｄ／Ａ−Ｕの方形波ユニット・パルス応答のシーケンスとして、したがってデジタルＩＦ信号の方形波サンプリングとして解釈されてもよい。
【００１０】
これは、出力信号が、その周波数変動中のギャップ関数（ｓｉ）と重ね合わせられ、それによって変形させられることを意味する。
【００１１】
各Ｄ／Ａ−Ｕの出力信号は、ＩＦ入力信号の実数部として、または虚数部として、Ｗ−ＬＡＮユニットの第２の部分を表すＲＦ（radio-frequency無線周波数）ユニットの入力に対して印加される。Ｗ−ＬＡＮユニットのこの第２の部分において、ＩＦ信号は、さらなる平滑化を行う帯域通過フィルタを経由してアナログの方法で形成され、そのＩＦ信号が、ＲＦ伝送信号を用いて変調されるようにして平滑化され、処理される。次にそのＲＦ伝送信号は、アンテナを経由した伝送の目的のためにＲＦユニットの出力から供給される。
【００１２】
これらの従来技術解法の非常に不利な点は、実数部と虚数部について別々に実施される非常に手の込んだ動作が、ＢＢ／ＩＦ変換器中で行われる必要があることである。
【００１３】
さらに、多数の構成要素が、複素ＩＦ信号にフィルタをかけ、この信号を平滑化するために使用される必要があることが他の不利な点である。例えば、デジタルＢＢ信号のプリエンファシス、またはアナログ帯域通過フィルタ中のアナログＩＦ信号の事後の等価に起因したＤ／Ａ変換器の出力で発生する（ｓｉ）歪み（ギャップ関数による減衰特性）は、非常に不完全な程度まで、実現されるだけでもよい。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
したがって、本発明の一目的は、信号処理中に行われ、Ｄ／Ａ変換中にギャップ関数（ｓｉ）の効果により、また伝送方法および変調モードの使用によって引き起こされる周波数応答の歪みについての標準化された補償をＷ−ＬＡＮユニット中で実行可能なように生成することである。
【課題を解決するための手段】
【００１５】
本発明によれば、その目的は、デジタルＢＢプロセッサ信号の周波数応答がプリエンファシスなしに実現される点で達成される。補償されていないデジタルＩＦ信号を供給するＢＢ／ＩＦ変換器の後に、またその信号をアナログＩＦ信号に変換するＤ／Ａ変換器に先立って、デジタル補償フィルタは、補償されたデジタルＩＦ信号のプリエンファシスにより、アナログＩＦ信号についての周波数応答を補正する。
【００１６】
この解法は、デジタルＩＦ信号を供給するＢＢ／ＩＦ変換器とその信号をアナログＩＦ信号に変換するＤ／Ａ変換器との間のデジタル補償フィルタによる直接の周波数応答補正を目指しており、この補正は、このフィルタが、他のデジタル処理ステップとは独立に、ＩＦ伝送信号の周波数応答の上に専用に補償のプリエンファシスを重ね合わせる点で直接に実施される。
【００１７】
本発明の一実施形態は、デジタル補償フィルタのフィルタ特性が、ギャップ関数（ｓｉ）によって引き起こされたＤ／Ａ変換器の周波数応答に相補的に形成されるようにして補償されたデジタルＩＦ信号が、事前に強調されることを特徴とする。
【００１８】
この解法は、デジタルＩＦ信号に関連して、そのスペクトルの（通常２５％未満の）小さな一部分だけが、有用なスペクトルとして考えられてもよいことを利用している。また（ｓｉ）変動が補償されることは、この周波数範囲中においてだけである。
【００１９】
本発明のさらなる実施形態は、デジタル補償フィルタのフィルタ特性が、使用される伝送方法と変調モード、ならびにそのパラメータによって引き起こされる周波数応答にさらに相補的に形成されるようにして、補償されたデジタルＩＦ信号が、事前に強調されることを特徴とする。
【００２０】
この解法は、その目的について、その使用された伝送方法と変調モードによってのみ引き起こされる特定の歪みが、特に補償されてもよいことを有する。それによって、高い変調精度も達成される。
【００２１】
本発明による方法の変形形態は、デジタル補償フィルタが、好ましくは１個から５個の遅延要素を伴うＦＩＲフィルタとして形成されることを特徴とする。
【００２２】
この解法は、デジタル・フィルタリング動作が、少ない構成要素と低コストで実施されることを明確にすることが有利である。
【００２３】
本発明による方法のさらなる変形形態は、デジタル補償フィルタが、２進数で重み付けされたフィルタ係数を用いて形成されることが好ましいことを特徴とする。
【００２４】
この変形形態においては、これらの値の２進数形式に適合させられたフィルタ係数の選択は、短いビット長とこれらの係数の正常な２進数処理をもたらす。
【００２５】
本発明のこれらの態様および他の態様は、以降で説明される本実施形態から明らかであり、また本実施形態に関連して明らかにされることになる。
【発明を実施するための最良の形態】
【００２６】
図１は、デジタルＢＢプロセッサ信号３が、ベースバンド・プロセッサ３０中において生成され、ＢＢ／ＩＦ変換器２の入力に印加されることを示している。そのＢＢ／ＩＦ変換器の出力は、補償されていないデジタルＩＦ信号９をデジタル補償フィルタ４に供給する。
【００２７】
このフィルタにおいて、Ｄ／Ａ変換器５のための補償されたデジタルＩＦ信号１０が、その出力に生成されるようにするために専用のプリエンファシスが実施される。Ｄ／Ａ変換器５は、補償されたデジタルＩＦ信号１０を変換し、第１の平滑化帯域通過フィルタ６を用いて平滑化され、アナログＩＦ信号７にする。ＢＢ／ＩＦユニット１は、このアナログＩＦ信号７をＲＦ伝送ユニット８に対して供給する。
【００２８】
ＲＦ伝送ユニット８において、そのアナログＩＦ信号は、第２の平滑化帯域通過フィルタ１３を用いて平滑化され、無線周波数と混合され、その信号は、その出力からアンテナ１２へと供給される。
【００２９】
図２は、デジタル補償フィルタ４のフィルタ特性を決定するフィルタ係数が、それぞれ第１の係数メモリ１８、第２の係数メモリ２０、第３の係数メモリ２３、およびさらなる係数メモリ２６に記憶されることを示している。
【００３０】
第１の状態において、デジタル補償フィルタ４の入力に印加された補償されていないデジタルＩＦ信号９の瞬間的現在値は、第１のステータス・メモリ１４の入力に供給され、同時に第１の乗算要素１９に到達する。
【００３１】
この要素において、その値は、第１の係数メモリ１８によってもたらされる値によって直ちに乗ぜられる。第１の乗算要素１９の出力にもたらされる積値は、第１の加算要素２２の第１の入力に印加される。
【００３２】
第１のステータス・メモリ１４に記憶された、補償されていないデジタルＩＦ信号９の現行値は、第２のステータス・メモリ１５の入力において、また同時に第２の乗算要素２１の入力において直接に使用可能である。
【００３３】
この第２の乗算要素において、その値は、第２の係数メモリ２０によってもたらされる値により、直ちに乗ぜられる。第２の乗算要素２１の出力にもたらされる積値は、第１の加算要素２２の第２の入力に印加され、ここでその第１の入力とその第２の入力の値の和が直接に計算される。第１の加算要素２２の出力から供給される和は、第２の加算要素２５の第１の入力に印加される。
【００３４】
さらに、第２のステータス・メモリ１５に記憶された補償されていないデジタルＩＦ信号９の以前の値は、さらなるステータス・メモリ１７の入力において、また同時に第３の乗算要素２４の入力において直接に使用可能である。
【００３５】
この第３の乗算要素において、その値は、第３の係数メモリ２３によってもたらされる値により、直ちに乗ぜられる。第３の乗算要素２４の出力にもたらされる積値は、第２の加算要素２５の第２の入力に印加され、ここでその第１の入力とその第２の入力の値の和が直接に計算される。第２の加算要素２５の出力から供給される和は、さらなる加算要素２８の第１の入力に印加される。
【００３６】
最後に第３のステータス・メモリ１７に記憶された補償されていないデジタルＩＦ信号９のうちの２つ以外の最後の値は、さらなる乗算要素２７の入力において直接に使用可能である。
【００３７】
この値は、さらなる係数メモリ２６によってもたらされる値によって直ちに乗ぜられる。さらなる乗算要素２７の出力にもたらされる積値は、さらなる加算要素２８の第２の入力に印加され、ここでその第１の入力と第２の入力の値の和が直接に計算される。さらなる加算要素２８の出力からもたらされる和は、デジタル補償フィルタ４の出力に補償されたデジタルＩＦ信号１０の瞬間的な現行値を供給する。
【図面の簡単な説明】
【００３８】
【図１】Ｗ−ＬＡＮユニット（１１）のブロック図である。
【図２】デジタル補償フィルタ（４）のブロック図である。
【符号の説明】
【００３９】
１  ＢＢ／ＩＦユニット
２  ＢＢ／ＩＦ変換器
３  デジタルＢＢプロセッサ信号
４  デジタル補償フィルタ
５  Ｄ／Ａ変換器
６  第１の平滑化帯域通過フィルタ
７  アナログＩＦ信号
８  ＲＦ伝送ユニット
９  補償されていないデジタルＩＦ信号
１０  補償されたデジタルＩＦ信号
１１  Ｗ−ＬＡＮユニット
１２  アンテナ
１３  第２の平滑化帯域通過フィルタ
１４  第１のステータス・メモリ
１５  第２のステータス・メモリ
１７  さらなるステータス・メモリ
１８  第１の係数メモリ
１９  第１の乗算要素
２０  第２の係数メモリ
２１  第２の乗算要素
２２  第１の加算要素
２３  第３の係数メモリ
２４  第３の乗算要素
２５  第２の加算要素
２６  さらなる係数メモリ
２７  さらなる乗算要素
２８  さらなる加算要素
【図１】
2008506296.tif 000003
【図２】
2008506296.tif 000004
【国際調査報告】
2008506296.tif 000005