(57)【要約】  アクティブマトリックスディスプレイ装置は、が測道信号を画素の列に提供し及び電流源回路を有する列駆動装置回路を有する。各電流源回路は、電流源が列に電流を供給する又は列から電流を引き込む時間を制御する供給スイッチ（７８）を有する。マッピング手段（７４）は、画素駆動レベルから、各電流源回路の供給スイッチ（７８）の制御のための時間期間を表すデジタル値を引き出す。マッピング手段（７４）は、全ての電流源回路にデジタル値を提供する際に使用される単一マッピング機能を実施する。各列に電流源回路を有することは、反転パターンの使用を容易にする。画素駆動レベルの時間を表す値への変換は、共有方法で実行され、従って要求される領域は最小限に保たれる。
2008532084.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリックスディスプレイ装置であって：
行及び列に配置された画素の配列；
画素駆動信号を画素の列に供給する列駆動装置回路、を有し、前記列駆動装置回路は電流源回路の配列を有し、個々の電流源回路は画素の各列に設けられ、各電流源回路は：
電流源；及び
前記電流源が列へ電流を供給する又は列から電流を引き込む時間を制御する供給スイッチ、を有し、
及び前記装置は、画素駆動レベルから、各電流源回路の前記供給スイッチの制御の時間期間を表すデジタル値を引き出すマッピング手段を更に有し、前記マッピング手段は、前記デジタル値を全ての電流源回路に供給する際に使用する単一マッピング機能を実施する、アクティブマトリックスディスプレイ装置。
【請求項２】
前記マッピング手段は、ルックアップテーブルを有する、請求項１記載の装置。
【請求項３】
各電流源回路は、前記デジタル値を時間値に変換するカウンターを更に有する、請求項１又は２記載の装置。
【請求項４】
各電流源回路は、前記列を事前充電電圧に接続する事前充電スイッチを有する、前記請求項の何れか１項記載の装置。
【請求項５】
各電流源回路の前記電流源は、単極性電流源を有する、前記請求項の何れか１項記載の装置。
【請求項６】
前記事前充電電圧は、最低画素駆動電圧より下か又は最高画素駆動電圧より上である、請求項４及び５記載の装置。
【請求項７】
各電流源回路の前記電流源は、双極性電流源を有する、請求項１乃至４の何れか１項記載の装置。
【請求項８】
前記事前充電電圧は、最低画素駆動電圧と最高画素駆動電圧の間である、請求項４及び７記載の装置。
【請求項９】
各電流源回路の前記電流源は、長い間に一定電流を供給するか又は引き込む、前記請求項の何れか１項記載の装置。
【請求項１０】
前記ルックアップテーブルは、前記ディスプレイ装置の色レベルの数に対応するビット数より多いビットを有する時間を表すデジタル値を格納する、請求項２記載の装置。
【請求項１１】
前記電流源回路の電流源を較正する際に使用される少なくとも１つの較正画素を識別する手段、を更に有する前記請求項の何れか１項記載の装置。
【請求項１２】
前記較正画素は、所定の駆動レベルに駆動される画素として識別される、請求項１１記載の装置。
【請求項１３】
前記所定の駆動レベルは、最大又は最小駆動レベルである、請求項１２記載の装置。
【請求項１４】
画素をアドレス指定した後に前記較正画素に生じる駆動電圧を格納するサンプル・アンド・ホールド回路、を更に有する請求項１１乃至１３の何れか１項記載の装置。
【請求項１５】
前記電流源回路の電流源の電流出力を、前記駆動電圧に応じて調整する手段、を更に有する請求項１４記載の装置。
【請求項１６】
前記識別する手段は複数の較正画素を識別するためであり、及びそれぞれ個々の較正測定は、列の個々のグループの電流源回路を制御するためである、請求項１１乃至１５の何れか１項記載の装置。
【請求項１７】
１個又は複数の前記較正画素は、通常の画素表示領域の外側の１個又は複数の専用較正画素を有する、請求項１１乃至１５の何れか１項記載の装置。
【請求項１８】
アクティブマトリックス液晶ディスプレイを有する、前記請求項の何れか１項記載の装置。
【請求項１９】
前記列駆動装置回路は、極性反転方式を使用するよう適応される、請求項１８記載の装置。
【請求項２０】
方法であって、行及び列に配置された画素の配列を有するアクティブマトリックスディスプレイ装置の画素を駆動し、前記方法は：
時間期間を表すデジタル値を、列毎に、各列の画素駆動レベルから、画素駆動レベルのデジタル値への共通マッピングを使用して引き出す段階；
電流源回路の配列を駆動する段階、を有し、個々の電流源回路は画素の列毎にあり、各電流源回路は前記個々のデジタル値に対応する時間値の間、駆動される、方法。
【請求項２１】
デジタル値を引き出す段階は、ルックアップテーブルをアドレス指定する段階を有する、請求項２０記載の方法。
【請求項２２】
電流源回路の前記配列を駆動する前に、前記列を事前充電電圧と接続する段階、を更に有する請求項２０又は２１記載の方法。
【請求項２３】
電流源回路の前記配列を駆動する段階は、長い間に一定電流を供給するか又は引き込む段階を有する、請求項２０乃至２２の何れか１項記載の方法。
【請求項２４】
前記電流源回路を較正する際に使用される少なくとも１つの較正画素を識別する段階、を更に有する請求項２０乃至２３の何れか１項記載の方法。
【請求項２５】
前記較正画素は、所定の駆動レベルに駆動される画素として識別される、請求項２４記載の方法。
【請求項２６】
前記所定の駆動レベルは、最大又は最小駆動レベルである、請求項２５記載の方法。
【請求項２７】
画素をアドレス指定した後に前記較正画素に生じる駆動電圧を格納する段階、を更に有する請求項２４乃至２６の何れか１項記載の方法。
【請求項２８】
電流源回路の電流出力を前記駆動電圧に応じて調整する段階、を更に有する、請求項２４乃至２７の何れか１項記載の方法。
【請求項２９】
複数の較正画素を識別する段階を有し、及び各較正画素に基づき列の個々のグループの電流源回路を制御する段階を更に有する、請求項２４乃至２８の何れか１項記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリックスディスプレイ装置、及び特に代替の駆動方式が利用されるディスプレイ装置、例えばアクティブマトリックス液晶ディスプレイ（ＡＭＬＣＤ）に関する。本発明は、特にこのような装置の統合駆動装置回路に関する。
【背景技術】
【０００２】
ＡＭＬＣＤは多数の液晶画素を有し、当該液晶画素に渡る電圧は、当該液晶画素の光の透過率を決定する。画素は列及び行に配置される。ＡＭＬＣＤは、各ＬＣＤ画素と各ＬＣＤ画素の対応する列ラインとの間にスイッチを形成する、ガラス上の薄膜トランジスター（ＴＦＴ）を有する。これらＴＦＴのゲートは水平方向に一緒に接続され、従ってゲート駆動装置ＩＣは行を順次「イネーブル」し得る。個々の行が選択される時間は、ラインアドレス指定時間として参照される。ラインアドレス指定時間の間、ソース駆動装置ＩＣは、選択された行内の各画素の所望の透過率に対応する電圧を列に印加する。基本的に、ソース駆動装置ＩＣの各出力はバッファーされたＤＡＣ出力である。ゲート及びソース駆動装置ＩＣを有するＡＭＬＣＤの基本概念は、ｎビットの色深さを備えたＮ行及びＭ列の画面解像度の場合に図１に図示される。これは、各ＬＣ画素が２ｎ個の透過率レベルのうちの１つに駆動され得ることを示唆する。例として、行は最上部から最下部へ順次駆動される。別の順序は、適用される走査アルゴリズムに依存して可能である。全ての行がアドレス指定され且つ全ての画素が所望の透過率レベルに達すると、完全なフレームが書き出され及び次のフレームを書き出すため行の選択が繰り返す。ＬＣＤ画面の大きさ／解像度に依存して、いくつかのゲート駆動装置ＩＣ及びいくつかのソース駆動装置ＩＣは、実用に適用される。
【０００３】
各ラインアドレス指定時間の終了時に各画素で達せられる電圧の精度に関する強い要求が課される。ＬＣＤ画素の達成された透過率は、図１で「ＬＣ」と付されたキャパシタンスに渡る電圧により決定される。これらＬＣＤ画素の一番下の極板は、電位Ｖ共通を有する共通電極と接続される。理想的なデジタル入力を有する２個の隣接する列の間の出力レベルの変動のような、ソース駆動装置ＩＣの出力の非理想性は、画像アーティファクトを生じ、及び最小化されるべきである。大抵のＬＣＤ画面では、追加キャパシターは、画素電圧の安定化のため、ＬＣ液晶画素キャパシタンスと並列に使用される。このキャパシターの一番下の極板は、Ｖ共通、別個の電極又は隣接する行ラインの何れかに接続され得る。このキャパシターは、簡単のため図１では省略されている。
【０００４】
如何なるＬＣＤ駆動方式の必要条件も、各画素がＡＣ信号で駆動されることである。これは、画素が電圧レベルＶグレーレベルに対応する特定の透過率を有するべきである場合、ソース駆動装置ＩＣはあるフレームの間に＋Ｖグレーレベルの電圧で、及び次のフレームの間に−Ｖグレーレベルの電圧で画素をアドレス指定するべきであることを意味する。これは、一般的にフレーム反転として参照される。ＬＣＤ画素の透過率は、印加電圧の符号に敏感ではない。実際にソース駆動装置ＩＣを実施するため、極性信号はデジタル透過率レベル信号に加えて使用され、ソース駆動装置ＩＣの出力においてアナログ電圧の符号を決定する。この信号は、画素毎にフレーム間で正と負の間をトグルする。極性の別の順序は、画像の広い領域のフリッカーを低減するため、実際のディスプレイの各ラインで使用される。これは、所謂反転方式として定められる。例えば、ドット反転では、隣接する画素は同一フレーム内で反対極性を有する。ＡＭＬＣＤに適用される如何なる方式も、ＡＣ駆動を保証し及び種々の反転方式を許容する。
【０００５】
ＬＣＤ画素の所望の透過率をソース駆動装置ＩＣの出力電圧へ転換することは、所謂ガンマ曲線を通じて生じる。このガンマ曲線は、非常に非線形である。ＡＣ駆動が必要とされ及び完全な有効なガンマ曲線は通常非対称なので（例えば、非対称信号をＴＦＴのゲート電極を介し注入することにより引き起こされる）、別個のガンマ曲線が、それぞれ正及び負の駆動装置出力電圧に使用される。ソース駆動装置ＩＣを種々のＬＣＤ画面に提供可能にするため、ガンマ曲線は実際の装置内でプログラム可能であるべきである。
【０００６】
ＤＡＣ機能をソース駆動装置ＩＣ内に実施する一般的な方法は、梯子形抵抗器回路及び選択マトリックスの使用による。従来の駆動方式では前のフレームで反対極性である、画素の所望の極性に依存して、タップは、正のガンマ曲線又は負のガンマ曲線を実施する梯子から選択される。これは、１行及び１列の場合に図２に示される。
【０００７】
図２で分かるように、正（２０）及び負（２２）の両方の梯子は２ｎ個のタップを有する。
これらの梯子は共有される。つまりこれらの梯子は、全ての個々の選択マトリックスに対し基準電圧を生成する。各選択マトリックス（２４）は、これらレベルの１つを正又は負の梯子から選択する。従って２ｎ＋１本のラインは、梯子から選択マトリックスへ供給される。実際のＩＣの実装では、梯子はＩＣの中心に配置され、２ｎ＋１本のラインはＩＣ全体に亘り供給される。ここで、隣接する列が反対極性を有する場合、ハードウェアは隣接する列の間で共有され得るので、選択マトリックスは列の対に対し使用される（２６）。
【０００８】
図２に図示された概念を使用する場合、ディスプレイの色深さは電圧領域で実施される。これは、色深さが増大すると、電圧レベルの数が追加ビット毎に２の指数で増大することを意味する。結果として、選択マトリックスの大きさは、追加ビット毎に倍になる。これはこの構成の不利点である。
【０００９】
代案は、色深さを時間領域に設定することである。この例は、特許文献１に見られる。特許文献１の基本構造は図３に示される。前述のように、追加キャパシターは、各液晶セルと並列に使用される。異なる画素構成が使用され、及びゲートはデータ信号でアドレス指定される。当該データ信号のパルス幅は、接続されたＬＣ画素の所望の透過率の関数である。これは、ＴＦＴが、ラインアドレス指定時間全体の間、もはやオンに切り替えられる必要がないことを示唆する。共通電極は、ライン毎に別個であり、全ての画素に対する１つの共通電極に向かい合っており、及び「走査信号駆動回路」３０により駆動される。この回路は、隔離された共通電極へ提供される信号Ｖｙ１、Ｖｙ２等を介しラインを順次走査する。ラインが走査される度に、対応する「グレースケール電圧選択回路」３２は、当該ライン内の全ＴＦＴのドレインに傾斜電圧を提供する。これは、ＴＦＴが、ＴＦＴのゲートを駆動する対応するパルス幅を使用することにより、液晶セルの正しい電圧レベルのサンプル採取に使用されることを意味する。従って、画素の電圧は、ＴＦＴスイッチがパルス幅信号により開かれるまで、傾斜電圧を辿る。その後、電圧は、次のフレームで新しい電圧が書き込まれるまで安定を保つ。ガンマ曲線は非線形なので、傾斜電圧は線形の傾斜である必要はなく、如何なる種類の曲線でもあり得る。
【００１０】
同様の手法は、特許文献２、特許文献３及び特許文献４に提案されている。またこれら特許文献は、画素により辿られサンプル採取される傾斜電圧の使用を含む。このシステムは、図１のような１つの共通電極を有するパネルのためのものである。基本構造は図４に示される。ラインアドレス指定時間全体の間、導通する通常のＴＦＴ（４０）と直列に、追加ＴＦＴ（４２）が使用され、画素の傾斜電圧の所望の値をサンプル採取する。
【００１１】
図５の回路では、サンプリングスイッチはソース駆動装置ＩＣ５０内に、伝達ゲート５２（並列のＮＭＯＳ及びＰＭＯＳスイッチ）の形式で移動される。なぜならば、図４の追加サンプリングＴＦＴは各画素に置かれた場合、光スループットを低下させ、及びＴＦＴはＩＣ技術のシリコンで実現されるトランジスターと比較して劣った性能を有するからである。しかしながら、主要な考えは同一である。画素構成は従って図１と同一である。
【００１２】
連続駆動がＡＭＬＣＤの色深さを１０ビット以上に増大する状態では、これらソース駆動装置ＩＣのシリコン領域は、図２に示された接続形態／アーキテクチャ、及び梯子形抵抗器回路を使用する駆動方法のような駆動方式を使用して許容できない広さになる傾向がある。同時に、特に中程度の色深さ６−８ビットを備えた可搬式ディスプレイでは、低価格のＬＣＤ駆動装置ＩＣを得るための連続駆動は、より小さいシリコン領域を示唆する。
【００１３】
梯子形抵抗器回路の配置では、シリコン領域は、２ｎに対応するｎビットのＬＣＤ画面の色深さを実施するために必要とされる。これは、追加ビット毎に抵抗器タップの数は倍になり、選択マトリックス内のスイッチの数も同様である。各マトリックスは抵抗器タップと接続されたトラックを有し、つまりＩＣ全体に亘り送られる。これは梯子形抵抗器回路を使用する駆動アーキテクチャに固有なので、このアーキテクチャは基本的に低シリコン領域駆動装置ＩＣの実現に適さない。
【００１４】
梯子形抵抗器回路を使用する更なる不利点は、大きなＬＣＤパネルのために複数のソース駆動装置ＩＣが縦列接続されなければならない場合、明らかになる。その場合、縦列接続されたＩＣのいくつかの梯子タップは、画像アーティファクトを生じ得る電圧レベルの相違を防ぐため、ＩＣ間で接続される必要がある。特に、梯子間の高オーム接続を生じるチップ・オン・グラス技術に移行する場合、梯子タップの電圧の精度は、接続抵抗値が梯子抵抗値とほぼ同一になる場合、妥協され得る。
【００１５】
図３乃至５を参照して以上に議論された従来技術は、色深さを時間領域で実現することによりこれらの問題を克服する方法を示す。この場合、列が供給されるべき全ての値を有する特定の波形を有する電圧信号が各列に提供され、アドレス指定された画素の全ての可能な透過率の値を保証する。当該波形の例は傾斜電圧である。追加ビット毎に、使用される時間グリッドの密度は２の指数で増大する。しかしこれは領域を２の指数で増大することなくシリコンに実現され得る。更に、デジタル透過率レベルのアナログソース駆動装置出力への転換は、時間期間値への転換により達成される。時間期間値は、例えばデジタルルックアップテーブル（ＬＵＴ）に実施され得る。もはや縦列接続されたＩＣの場合に、ＩＣ間の複数の梯子タップを移送する必要はない。これはまた、ガンマ曲線のプログラム可能性に好ましい効果を与える。
【００１６】
時間領域駆動方式の主な不利点は、各ラインアドレス指定時間の間、全ての列に同時に提供される１つの傾斜電圧の使用から引き出される。これは、ドット反転を実現するため、傾斜電圧が全ての負及び正のガンマ電圧を１つのラインアドレス指定時間の間に保証するべきであることを意味する。これは、負又は正のガンマ曲線の何れかのみを保証する電圧波形と比較して、２の指数より多くの時間点が必要とされるので、所要の時間分解能に好ましくない効果をもたらす。
【００１７】
単一の傾斜電圧を全ての列に対し同時に使用することの別の不利点は、この信号がＩＣの中心点で生成される必要があり及び全ての列に分配される必要があるという事実である。ＬＣＤパネル内の駆動装置ＩＣのスイッチ特性により、不要に擾乱された信号が傾斜に結合される危険が現実味を帯びる。更に、これら擾乱信号の個々の列駆動装置部への結合は、等価ではない。これは、ソース駆動装置ＩＣが実際には例外的な幅を有するので、特に真である。これは、個々の列駆動装置出力で使用される傾斜電圧がそれらに重ね合わされる異なる擾乱信号を有し、従って同一のデジタル入力でさえも列駆動装置出力に相違を生じることを意味する。
【００１８】
時間領域駆動方式の主な不利点は、各ラインアドレス指定時間の間、全ての列に同時に提供される１つの傾斜電圧の使用から引き出される。これは、ドット反転を実現するため、傾斜電圧が全ての負及び正のガンマ電圧を１つのラインアドレス指定時間の間に保証するべきであることを意味する。これは、負又は正のガンマ曲線の何れかのみを保証する電圧波形と比較して、２の指数より多くの時間点が必要とされるので、所要の時間分解能に好ましくない効果をもたらす。
【００１９】
単一の傾斜電圧を全ての列に対し同時に使用することの別の不利点は、この信号がＩＣの中心点で生成される必要があり及び全ての列に分配される必要があるという事実である。ＬＣＤパネル内の駆動装置ＩＣのスイッチ特性により、不要に擾乱された信号が傾斜に結合される危険が現実味を帯びる。更に、これら擾乱信号の個々の列駆動装置部への結合は、等価ではない。これは、ソース駆動装置ＩＣが実際には例外的な幅を有するので、特に真である。これは、個々の列駆動装置出力で使用される傾斜電圧がそれらに重ね合わされる異なる擾乱信号を有し、従って同一のデジタル入力でさえも列駆動装置出力に相違を生じることを意味する。
【００２０】
図３に示された構成を使用する駆動方法の更なる不利点は、ＴＦＴが画素の傾斜電圧の正しいレベルのサンプリングに使用されるという事実である。適用されるシリコン技術により、このＴＦＴトランジスターは、大きい寄生重複キャパシタンスを含む粗悪な性能を有する。これは、比較的大きいサンプリング誤差が導入されることを意味する。
【００２１】
図４に示された回路の問題は、各画素内に追加ＴＦＴを必要とすることである。これは光スループットを低下させ、及びＴＦＴがサンプリングに使用される。特許文献３及び特許文献４では、これは、ソース駆動装置ＩＣ内にサンプリングトランジスターを配置することにより克服される。
【特許文献１】米国特許第６５６７０６２号明細書
【特許文献２】特開平１０-０５４９９８号明細書
【特許文献３】特開平１１-３０５７４１号明細書
【特許文献４】特開２００２-１２３２３０号明細書
【発明の開示】
【発明が解決しようとする課題】
【００２２】
以上に議論された従来技術の一般的な不利点は、傾斜生成器出力から画素への経路内の直列抵抗器の影響である。ラインアドレス指定時間と比較した列の抵抗値及びキャパシタンスのＲＣ時間に依存して、傾斜の正しい終了値は、列の画素側に到達しない。傾斜の前歪みは、これを補償する。しかしこれは列の抵抗値及びキャパシタンスの両方に関するデータを必要とする。
【課題を解決するための手段】
【００２３】
本発明によると、アクティブマトリックスディスプレイ装置が提供される。前記アクティブマトリックスディスプレイ装置は：
行及び列に配置された画素の配列；
画素駆動信号を画素の列に供給する列駆動装置回路、を有し、前記列駆動装置回路は電流源回路の配列を有し、個々の電流源回路は画素の各列に設けられ、各電流源回路は：
電流源；及び
前記電流源が列へ電流を供給する又は列から電流を引き込む時間を制御する供給スイッチ、を有し、
及び前記装置は、画素駆動レベルから各電流源回路の前記供給スイッチの制御の時間期間を表すデジタル値を引き出すマッピング手段を更に有し、前記マッピング手段は、前記デジタル値を全ての電流源回路に供給する際に使用する単一マッピング機能を実施する。
【００２４】
この構成は、列毎に電流源回路を設ける。またこの構成は、各列が独立に制御されるので、反転パターンの適用を容易にする。電流源回路により必要とされる制御信号は、サンプル採取される信号ではなく、タイミング制御信号である。これらの制御信号は、情報を失うことなく、大面積に亘り容易に提供され得る。
【００２５】
画素駆動レベルの時間を表す値への変換は、共有方法で実行され、従って要求される領域は最小限に保たれる。しかしながら、必要ならば個々の電流源回路を独立に較正することが可能である。
【００２６】
制御回路は、望ましくはルックアップテーブル（ＬＵＴ）を有する。
【００２７】
各電流源回路は、列を事前充電電圧に接続する事前充電スイッチを有して良い。これは、各列が電流源回路により充電（又は放電）される開始点を定める。
【００２８】
各電流源回路の電流源は、単極性電流源を有して良い。またこの場合、事前充電電圧は、最低画素駆動電圧より下か、又は最高画素駆動電圧より上である。
【００２９】
或いは、各電流源回路の電流源は、双方向電流源を有して良い。またこの場合、事前充電電圧は、最低画素駆動電圧と最高画素駆動電圧との間である。
【００３０】
各電流源回路の電流源は、長い間、一定電流を供給するか又は引き込み得る。
【００３１】
電流源回路の電流源を較正する際に使用される少なくとも１つの較正画素を識別する手段が提供されて良い。例えば、較正画素は、最大又は最小駆動レベルのような所定の駆動レベルに駆動される画素として識別され得る。サンプル・アンド・ホールド（Ｓ＆Ｈ）回路は従って、画素をアドレス指定した後に較正画素に生じる駆動電圧を格納するために使用され得る。また、電流源回路の電流源の電流出力は、当該駆動電圧に応じて調整可能であり得る。
【００３２】
この調整は、画素データの時間値への変換と言うより電流源に行われ得る。またこれは、列又は列のグループの電流源回路の較正を、制御回路に必要な空間量に関し効率的な方法で可能にする。
【００３３】
本発明は、列駆動装置回路が極性反転方式を使用するために適応されるアクティブマトリックス液晶ディスプレイで特に有益である。
【００３４】
本発明はまた、行及び列に配置された画素の配列を有するアクティブマトリックスディスプレイ装置の画素を駆動する方法を提供する。前記方法は：
時間期間を表すデジタル値を、列毎に、各列の画素駆動レベルから、画素駆動レベルのデジタル値への共通マッピングを使用して引き出す段階；
電流源回路の配列を駆動する段階、を有し、個々の電流源回路は画素の列毎にあり、各電流源回路は前記個々のデジタル値に対応する時間値の間、駆動される。
【００３５】
本発明の例は、添付の図面を参照し詳細に説明される。
【００３６】
本発明は、選択された時間期間の間に各列に電荷を提供するために電流源回路が使用される列駆動装置回路を提供する。この時間期間はまた、列に所望の終了電圧をもたらす電荷量を増加する。ルックアップテーブル（ＬＵＴ）は、全ての列により共有される。また個々のカウンターは、ＬＵＴからのデジタル値を時間に変換するため、各列に存在する。
【発明を実施するための最良の形態】
【００３７】
好適な実施例では、電流源回路は、しかしながら、個々に較正され得る。これは、列駆動装置回路の基板領域の効率的な使用を提供し、同時に画素輝度出力の正確な制御を可能にする。
【００３８】
本発明を実行する原理は、図６を参照して説明される。図６は、本発明に従い画素の列が駆動される方法を図式的に示す。
【００３９】
図６は、（列駆動装置として機能する）単一電流源回路６０を示す。単一電流源回路６０は、電流源６２、及び電流源が電流を列に供給する又は列から引き込む時間を制御する供給スイッチ６４を有する。双方向電流源６２及びスイッチ６４は、勿論単なる機能の略図であり、及びまたそれぞれスイッチを有する２個の単極性電流源により実施されて良い。更に、スイッチ機能は、必ずしも電流源と直列のスイッチとして実施される必要はなく、電流源の出力インターフェースの一部として実施され得る。時間を表すデジタル値は、画素駆動レベルから引き出される。また共通マッピングは、画素駆動レベルからデジタル値を引き出す際に全ての列に対し使用される。このデジタルデータは、ローカルカウンター（図６に示されない）を使用してローカルに時間期間に変換される。
【００４０】
各列駆動装置６０は、列及び画素の容量性負荷を駆動しなければならない。またこの負荷キャパシタンスＣ負荷が駆動されなければならない電圧値は、Ｃ負荷に格納された特定の電荷量に対応しなければならない。所定の時間量ｔグレーの間、電流源の電流出力ＩｉｎｔをこのキャパシターＣ負荷と統合することにより、キャパシターに渡る所望の電圧終了値が達成され得る。時間ｔグレーは、所望の透過率レベルに依存する。キャパシターは、事前充電（Ｐｃ）により、ラインアドレス指定時間の始めに印加される事前充電電圧レベルＶ事前充電に知られている電荷で開始する。電圧の所望の極性に依存して、電流源Ｉｉｎｔは、図６に示されるように電流を流れ込ませるか又は流れ出させ得る。一定値電流源は図６に示され、キャパシターに傾斜電圧を生じさせ、図６の下部に示されるように、キャパシタンスを充電及び放電させる。本発明は、しかしながら、定電流に限定されない。
【００４１】
図２の梯子形抵抗器回路と比較して主な利点は、色深さが電圧領域で実施されないことである。これは面積が２Ｎに対応しないことを意味する。Ｉｉｎｔ及びｔグレーの両方は、Ｃ負荷の電荷を決定する。これは、色深さが電流及び／又は時間領域で実施され得ることを意味する。Ｉｉｎｔの値を変化するため、Ｃ負荷の電圧は、図６に示された形状と異なる形状を有する。
【００４２】
更なる利点は、縦列接続されたＩＣの場合にもはや複数の梯子タップ電圧がＩＣ間で移送される必要がないことである。代わりに、単純なデジタルＬＵＴが各ＩＣ内で使用され、画素の所望の透過率レベルをＩｉｎｔ及びｔグレーの組み合わせに転換し得る。これは、ガンマ曲線のプログラム可能性を強化する。デジタルＬＵＴは、代わりに、全ての列駆動装置ＩＣに機能を提供する中央資源としてオフチップで提供されて良い。
【００４３】
また１個の電流源が列毎に使用され、従って如何なる共通傾斜信号も存在しない。これは、ドット反転が簡易な方法で可能であることを意味する。なぜなら２個の隣接する列の電流源は反対方向に流れ、１個の列内の正のガンマ電圧を保証する電圧曲線、及び隣接する列内の負のガンマ電圧を保証する電圧曲線をもたらすからである。このように、ガンマ曲線の所与の分解能に対し半分の時間分解能が要求され、簡易な実施をもたらす。如何なる反転方式も、列毎に電流方向を定めることにより簡易に実施され得る。幅の広いＩＣ全体に亘り供給される、雑音ピックアップの影響を受け易い、共通傾斜電圧の問題はまた、回避される。動的傾斜信号をＩＣに渡り供給する代わりに、電流源値Ｉｉｎｔの適正な定義のための基準信号のみが、ＩＣに渡り供給される。このような基準ＤＣ値を外部の擾乱から遮蔽することは遙かに容易である。これは、画像アーティファクトの低減に好ましい効果を与える。
【００４４】
ローカル較正ループは、全てのガンマ電圧に及ぶ、列内のＩｉｎｔと画素キャパシタンスＣ負荷を統合することにより生成された電圧波形が、ラインアドレス指定時間の間、単一の（又は複数の）定められた中間値に達するのを保証するために使用される。
【００４５】
サンプリングは、図６のｔグレーにより動作されるスイッチにより駆動装置ＩＣ内で行われる。またタイミング精度はＩＣに容易に実施される。
【００４６】
この駆動方式は、図１に示されるような１個の共通電極を備えた従来のＬＣＤパネルに適用され得る。この手法は勿論、他のアクティブマトリックスＬＣＤパネル構成にも同様に適用され得る。
【００４７】
電流源６２は、固定時間ｔグレーの間、使用される。これは、スイッチ及び列が直列抵抗器を有する場合でさえ（常に当てはまる）、正しい量の電荷が列及び画素に供給されることを意味する。画素の正しい透過率を達成するために、列及び画素のキャパシタンス値（Ｃ負荷）が知られている必要があるだけである。
【００４８】
列に電圧波形を実現することは非常に簡単である。電流源が列及び画素キャパシタンスに接続される必要があるだけである。そして電圧波形は電流統合により生成される。
【００４９】
第１の実施例は図７に示される。電流源７０は単極性である。これは、正及び負の両方のガンマ電圧を生成するため、電流統合により生成された電圧波形が少なくともＶ負，０からＶ正，０まで（これらは２極性駆動により必要とされる電圧レベルの極値である）に及ぶ必要があることを意味する。電流源が一方向のみに、例えば電源電流が図７に示されるように、アドレス指定された画素７２へ流れる場合、列は電圧範囲の一番下（又は電流源へ流れ込む場合には一番上）に事前充電される必要がある。つまり図７のＶ事前充電である。
【００５０】
簡単のため定電流源を仮定すると、透過率情報は、ＬＵＴ７４を用い時間ｔグレーに転換される。ガンマ曲線は非線形なので、線形スケールのより精細な時間グリッドは、非線形ガンマ曲線の全ての値を実現するために使用され得る。実際に、１３ビット線形グリッドは、１０ビット非線形ガンマ曲線の全ての値を十分な精度で実現するために適し得る。１３ビットデジタルコードは、各回路のローカルカウンター７５により時間値に転換される。このカウンター７５は、入力としてＬＵＴ７４からデジタルデータ出力を受信し、そして出力として時間値ｔグレーを提供する。カウンターは、基準クロック信号によりクロック供給される。
【００５１】
図８は、考えを明確にするための可能な波形を示す。
【００５２】
説明を目的として、１０ｍｓラインアドレス指定時間が想定される。この時間中の負及び正の両方のガンマ電圧の実現は、共に１３ビット（１０ビットの非線形変換を実現するため）、１４ビットの線形時間グリッド分解能を有し、全時間グリッドを実現するために必要である。これは、ソース駆動装置ＩＣを実施するために使用される従来技術のＩＣ工程で実現可能な６００ｐｓの時間グリッドを示唆する。
【００５３】
図８の一番上のグラフは、各ラインアドレス指定時間の終了時に事前充電電圧に戻る列電圧を示し、及び２つの極性範囲に交互に位置する電圧に充電される列を示す。図８の２番目のグラフは、事前充電スイッチ７６（図７を参照）の制御を示す。３番目は、電流源スイッチ７８（図７を参照）の制御を示す。また一番下のグラフは極性制御信号を示す。
【００５４】
第２の、及び好適な実施例は図９に示される。双極性電流源９０が使用され、従って電流Ｉｉｎｔは所望の極性に依存して２方向に流れ得る。示されるように、極性制御信号は従って、電流源９０及びＬＵＴ７４を制御する。図９は、その他の点では図７と合致する。再び、双方向電流源は多くの異なる方法で実施され得る。
【００５５】
事前充電は、中間電圧レベルＶ共通に生じる。この実施例の主な電圧波形は、図１０に図示される。図１０は、図８と同一のグラフ及び所望の透過率レベルを示す。
【００５６】
双極性電流源を使用する多数の利点がある。事前充電レベルＶ共通は、負と正のガンマ曲線の間の中点の中間レベルであり得る。これは、特に正のガンマ電圧でより効果的である。何故ならキャパシターは、もはやＶ負，０より低い電圧Ｖ事前充電から充電を開始される必要がないからである。図１０は、列電圧の変動が低減されるため、事前充電がより効果的であることを示す。
【００５７】
単極性電源に必要な時間グリッドと比較して２の指数で粗い時間グリッドが使用され得る。傾斜の傾きは少なく、信号ｔグレー及び／又はＩｉｎｔの値も変化されている。
【００５８】
駆動装置回路の性能に関するパラメータの変動の影響はまた、負及び正のガンマ曲線に対し等価である。これは、以下に説明されるようにより少ない画像フリッカーをもたらす。
【００５９】
上述の両方の実施例では、電流Ｉｉｎｔは、ＬＵＴにより決定される、時間ｔグレーに対する列及び画素のキャパシタンスＣ負荷に統合される。従って、電流Ｉｉｎｔは、生成された電圧波形が対応するｔグレー値に対し所望の値を達成するように、キャパシタンス値Ｃ負荷に基づき大きさを決定される必要がある。実際の実施例では、Ｉｉｎｔ及びＣ負荷の両方の広がりは、列及び画素の到達電圧値の偏差をもたらす。この広がりの影響は、以上の２つの実施例で異なる。
【００６０】
生成された電圧波形におけるＩｉｎｔ及びＣ負荷の広がりの影響の相違は、低電流源及び従ってＣ負荷の傾斜電圧の場合に図１１に示される。
【００６１】
図１１Ａは図７の実施例に関し、及び図１１Ｂは図９の実施例に関する。図１１Ｃは、画素電圧を光透過レベルに関連付けるガンマ曲線を示す。
【００６２】
時間の統合により誤差が累積されるので、誤差はラインアドレス指定時間の終了時ｔラインで最も大きい。単極性電流源の場合、傾斜はＶ負，０乃至Ｖ正，０の全域に渡らなければならない。そして従って誤差は負のガンマ曲線より正のガンマ曲線のほうが大きい。これは、正及び負のフレームの透過率レベルの相違により望ましくないフリッカーをもたらす。双極性電流源が使用される場合、図１１Ｂに示されるように負及び正のガンマ曲線の誤差は同一なので、この問題は克服される。
【００６３】
しかしながら、Ｃ負荷へ分配される変化の変動（ＩＣの広がりによる電流Ｉｉｎｔの変動により引き起こされる）及びＣ負荷自体の変動は、画素の電圧の終了値に影響する。時間値（ｔグレー）はデジタルＬＵＴから得られるので、従ってこれらの値はプログラミングの後に変化しない。電流及び／又は付加キャパシタンスの変動による終了電圧値の変動が無視できない場合、それらは目に見える画像アーティファクトを生じる。このような場合、較正方式が使用され得、電流及び負荷キャパシタンスの変動の影響を中和する。ガンマ曲線の実際の形状は、電圧誤差が約半分の透過レベルにおける光透過率で最も影響を受け易いことを示唆する。較正方式は従って、必要ならばこのような透過率レベルに合わせて調整し得る。
【００６４】
図１２は、本発明による較正方式を実施する１列の駆動装置出力の回路を図示する。
【００６５】
回路は、図７のような画素７２、ＬＵＴ７４、電流源７０、タイミングスイッチ７８及び事前充電スイッチ７６を有する。
【００６６】
更に、サンプル・アンド・ホールド（Ｓ＆Ｈ）回路１２０は、列電圧のサンプリングのために設けられ、及びタイミングユニット１２２を使用し、行制御パルスから引き出されたタイミング情報を有する。Ｓ＆Ｈ増幅器回路１２０が使用され、データを、電流源７０を制御する制御ループ１２４に提供する。制御ループはまた、較正ロジックユニット１２６からの入力を使用する。
【００６７】
図１２の回路は、選択された「較正画素」の応答を分析する。どれが選択された「較正画素」かを定めるいくつかの可能性が存在する。較正方式の土台は、較正透過レベルを定めることである。達成された透過レベルの予想変動は、ガンマ曲線の端（図１１を参照して説明されたように、単極性又は双極性電流源に依存してＶ負，０の近く及び／又はＶ正，０の近く）で最も大きいので、較正レベルをガンマ曲線の端に選択することが望ましい。これは、「通常白色の」ＬＣＤ画面の黒色画素に相当する。勿論他のレベルも選択されて良い。
【００６８】
較正方式の基本原理は、図１２を参照し、説明を目的として黒色較正透過率レベルを想定して説明される。
【００６９】
ラインアドレス指定時間の始めに、アドレス指定された行「ｘ」内のそれぞれ個々の画素が書き込まれる透過率は、到来するビデオデータに基づき知られている。これは、それぞれ個々の列駆動装置出力「ｙ」がアドレス指定された画素を駆動しなければならない電圧が知られていることを意味する。透過率レベルが選択された較正透過率レベル（この例では黒色）に対応する各列に対し、較正ループがアクティブにされる。これは、ユニット１２６により検出される。従って、到来するビデオデータで定められるように、行「ｘ」で（この例では）黒色に書き込まれる如何なる画素も、較正画素として使用され得る。
【００７０】
上述のように、駆動装置出力は、電荷Ｉｉｎｔｔグレーを列及び画素キャパシタンスＣ負荷に分配する。この電荷の値は、透過率レベルに依存する。
【００７１】
図示された列ｙに対し、透過率が選択された較正レベル、つまりこの例では黒色に対応すると仮定すると、画素は「較正画素」である。ユニット１２６は従って、Ｓ＆Ｈ増幅器１２０をアクティブにする。ラインアドレス指定時間の終わりに達した列の電圧は、次にＳ＆Ｈ増幅器１２０によりサンプル採取され、そして制御ループへ供給される。フレーム時間中に他のラインを書き込む時に列出力は種々の終了値を実現するので、Ｓ＆Ｈ増幅器が必要とされる。タイミングユニット１２２は、ゲート信号がラインアドレス指定時間の終了時にＬｏｗになる直前に列電圧がサンプル採取されることを保証する。列電圧のサンプリングは、上述のように他の時間に実施されても良い。
【００７２】
サンプル採取された列電圧値は、制御ループ内で所望の電圧値Ｖ基準と比較される。
【００７３】
例えば、この基準電圧は、正極性を有する黒色画素ではＶ正，０、又は負極性を有する黒色画素ではＶ負，０であり得る。ユニット１２６はまた、正しい基準電圧の選択を制御する。
【００７４】
サンプル採取された電圧とＶ基準との間の差に基づき、電流源の値Ｉｉｎｔは調整され、それにより駆動装置出力により画素に分配される電荷Ｉｉｎｔｔグレーの較正が提供される。制御ループの時定数は、電流Ｉｉｎｔが所望の値に留まることを保証するよう十分大きく選択されるべきである。
【００７５】
較正方式は、負荷キャパシタンスの電圧が正しい値に達するが、画素駆動電圧レベルの時間値への変換に如何なる変化も要求しないことを保証する。従って、共通マッピングがこの目的で使用され、及び単一ＬＵＴ（又はＩＣ間の必要な相互接続を減少するため異なるＩＣに同一のＬＵＴ）として実施され得る。
【００７６】
上述のような較正方式の効果は、どれだけ頻繁に画面全域の画素が黒色（又は他の選択された較正透過レベル）に書き込まれるかに依存する。画面全域のより多くの画素がフレーム時間中に（この例では）黒色に書き込まれるほど、較正方式はより効果的である。しかしながら、如何なる画素も十分な時間量の間、（この例では）黒色に書き込まれない状況が生じ得る。その場合、専用較正画素を使用し、画面の端にある行又は列が使用され得る。この画素、行、又は列は、連続的に較正透過レベルに書き込まれる。ＬＵＴ７４へ入力される「透過率列ｙ」は、従って、単なる較正レベルである。またＳ＆Ｈ増幅器１２０は引き続きアクティブのままである。ユニット１２６へ入力される「透過率列ｙ」もまた省略され得る。較正ループの動作は同一のままである。
【００７７】
専用較正画素を定めることは、ＬＣＤ画面の画素、行、又は列を犠牲にすることを有する。上述の例のように、この画素、行又は列が黒色に書き込まれ、且つ画面の端近くに位置付けられる場合、如何なる特別な事前の注意も必要ない。なぜなら画面の端近くの黒色ライン又は列は、ユーザーを不快にしないからである。最も端にある電極は、両側に隣接する電極を有する端から２番目の電極より、パネルを描かない。従って、ダミー画素が、端又は端近くにあって良い。他の較正透過レベルに関する他の色では、専用較正画素は、ＬＣＤ画面のケーシングに隠されて良い。
【００７８】
図１２に図示された基本原理の多数の詳細な実施が可能である。３個の設計態様が以下に記載される。勿論、これらの態様と関連して記載される特徴の種々の組み合わせが考えられる。
【００７９】
異なる態様は、一般的実施手法（多数の制御電流源、専用較正画素の可能な使用、等）、制御ループの詳細な実施（アナログ又はデジタル）、及び較正アルゴリズムの詳細な検討（多数の較正レベル、単極性又は双極性電流源、等）に関する。
【００８０】
多くの可能な異なる一般的な手法が、図１２の基本動作を実施するために考えられる。
（ｉ）専用較正画素を使用しない手法  この手法では、如何なる専用較正画素、Ｓ＆Ｈ、サンプルタイミング、較正制御ロジック及び制御ループを有する図１２に示された較正回路も、それぞれ個々の列出力に追加されない。この場合、画素が列内の所定の較正透過レベルに書き込まれる度に、到来するビデオデータに依存して、列駆動装置出力で使用される電流源Ｉｉｎｔが較正される。
【００８１】
ＬＣＤ画面全域の列及び画素キャパシタンスＣ負荷の予想変動に依存して、追加較正回路は、１つ又は画面の幅に亘り分割された複数の列に追加されるだけで良い。これら較正ループの結果に基づき、全ての列駆動装置出力の全ての電流源は、正しい値に制御され得る。限定数の制御ループを使用する理由は、シリコン領域を節約するためである。
【００８２】
較正回路は、１つの列に追加されるだけで良い。しかし較正機会は、当該列の画素が所定の較正透過レベルに書き込まれる時に、到来するビデオデータに依存して生じるだけである。これは、負荷キャパシタンスの予想変動に依存して、較正機会の数が減少するが、問題ではないことを意味する。全ての列内の全ての電流源は従って、較正に使用される列の低減された終了電圧と基準電圧との間の差に基づき制御され得る。
【００８３】
１つより多い列が較正に使用される場合、他の列の電流源は、較正に使用される列の周囲のグループ内で制御され得る。
【００８４】
較正回路が、領域を節約するため限定数の列に追加される場合、全ての電流源は、較正列で得られた終了電圧の平均と基準電圧との間の差に基づき、同時に較正され得る。各フレーム時間中、到来するビデオデータに依存して、ゼロから全ての較正列まで範囲の如何なる数も、平均回路への入力に分配され得る。これは、負荷キャパシタンスの変動の効果を画面全域に平均させ、画面特性に依存して有益であり得る。
【００８５】
列キャパシタンスが負荷キャパシタンスの決定に支配的な場合では、画素は、Ｃ負荷を較正するため駆動装置出力に接続される必要はない。なぜならＣ負荷は列キャパシタンスにより主に決定されるからである。その場合、１つの追加時間スロットは、ラインアドレス指定時間と期間が等しく、各フレーム時間期間内で追加される。この追加時間スロット中、全てのＴＦＴはオフに切り替えられたままであり、如何なる画素電圧も較正周期により影響されることを防ぐ。
【００８６】
較正周期は従って、全ての列を較正電圧レベルに充電すること、及び電圧終了値を検査することを含む。較正ループは従って、較正周期中にアクティブにされる必要があるだけである。再び、全ての列出力内の全ての電流源を制御する単一列内の１つの較正ループから、全ての個々の列駆動装置出力内の較正ループまで、何れが使用されても良い。
【００８７】
この実施例の可能なタイミング図は、Ｎ行及び較正時間ｔ較正の場合に、図１３に与えられる。較正時間ｔ較正は、フレーム時間中の如何なる時刻に位置付けられても良い。較正時間スロットは、説明を目的として、フレーム時間の終了時に位置付けられている。
（ｉｉ）専用較正画素を使用する手法
１個以上の専用較正画素が使用される場合、多くの異なる手法はまた可能である。専用較正画素、行又は列を有する利点は、較正が各フレーム時間で確実に生じることである。なぜなら、各フレーム時間で、この較正画素は較正透過率レベルに駆動されるからである。
【００８８】
第１の可能性は、ＬＣＤ画面の端にある１個の較正画素を使用することである。各フレーム時間で、この画素は較正透過率レベル、例えば黒色に駆動される。ユーザーは、画面の端に結果として生じた黒色点が見えない。不利点は、１つの画面位置のみにおけるＣ負荷の変動が考慮されることである。
【００８９】
第２の可能性は、１つの較正列を使用することである。これは図１４に示される手法である。
【００９０】
列駆動装置回路１４０は調整可能な電流源１４２を列毎に有するが、１個の列電流源１４２Ａのみが帰還ループを有する。
【００９１】
図１４では、画面の端にある列番号１は、較正列として犠牲にされている。各ライン時間で、列内の１個の画素は較正透過率レベルに書き込まれる。較正列は、各ライン時間に較正透過率レベルに書き込まれる。また回路は回路自体の出力電流、及び列２−Ｍにビデオデータを書き込むために使用される他の列の出力の電流源を較正する。
【００９２】
較正制御ループ内の時定数が十分大きい場合、Ｃ負荷の変動は、ＬＣＤ画面の異なる行を書き込む場合、平均される。
【００９３】
行駆動装置１４４のラインアドレス指定信号は、サンプルタイミングを制御するため、構成制御ループの入力として使用される。基準電圧Ｖ基準及び時間ｔグレーは、以上に説明されたように選択された較正レベル（例えば、黒色基準レベルの負極性の場合、Ｖ基準＝Ｖ負，０）に書き込まれる較正画素の極性に依存する。
【００９４】
この場合、ユーザーは画面の端にある黒色ラインが見えて良い。以上に説明されたように、他の較正透過率レベルも使用されて良い。また列がケーシング背後に隠れることが望ましい。勿論、１つより多い較正列、例えば画面の左端に１つ及び右端に１つが使用されて良い。
【００９５】
第３の可能性は、画面の一番上又は一番下にある１個の較正行を使用することである。これは、較正列を定めることと同様である。各フレーム時間で、行は、追加行時間中、図１３の時間ｔ較正と同様の方法で較正透過レベルに駆動される。ユーザーは、画面の一番上又は一番下（又は両方）にある黒色行が見えて良い。この方式は、考慮されるべき画面の幅に沿ってＣ負荷を変動させる。これらの実施は拡張され、如何なる数（１乃至Ｍ個）の較正ループも有し得る。勿論、専用較正列及び行、例えば２行、つまり一番上の１行と一番下の１行、及び２列、つまり左の１列と右の１列は結合され得る。
【００９６】
専用較正画素の使用には種々の利点及び不利点があり、以上にいくつかの概要が列挙された。更なる課題は、以下に議論される。専用較正画素がない場合、ＬＣＤ画面全域に亘るキャパシタンスの変動は、どれだけ頻繁に及びどこで画素が較正透過率レベルに書き込まれるかに依存して、考慮されて良い。これは、較正効果をビデオデータに依存させる。これは、専用較正画素を使用する場合と異なる。しかしこれらは画像を乱さないために画面の端に位置付けられなければならないので、画面の端のキャパシタンスの変動のみが考慮される。バックライトが較正の瞬間にオフになるよう構成される場合、ビデオデータに使用されるＬＣＤ領域内の較正行はまた、較正のために使用され得る。これは、起動中に適用され得るか、又は走査バックライト技術を利用するシステムで使用され得る。これは、画面全域に亘るキャパシタンス変動を考慮可能であるという利点を、較正効果のためビデオデータに依存しない利点と結合する。
【００９７】
制御ループは、アナログ又はデジタル領域で実施され得る。
【００９８】
アナログ領域に実施される制御ループの可能な実施例は、図１５に示される。
【００９９】
図１２のサンプルタイミングブロック１２２は、ＡＮＤポート１５０及び遅延ブロック１５２で実施される。これは、Ｓ＆Ｈ回路がライン時間の終了時にのみアクティブにされることを意味する。これは、どのように実施され得るかの単なる一例である。較正画素が位置付けられるラインのラインアドレス指定信号Ｖラインは、ラインアドレス指定時間ｔラインの間「オン」であり（図１２も参照）、入力として使用される。ＡＮＤポートは、図１５に太線で示されるように、ラインアドレス指定時間の終了時にパルスを発行し、Ｓ＆Ｈ増幅器１２０へ供給する。
【０１００】
ラインアドレス指定時間の終了直前にサンプル採取された列電圧の終了値は、演算相互コンダクタンス増幅器（ＯＴＡ）１５４へ供給される。ＯＴＡ１５４の他方の入力は、基準電圧Ｖ基準へ接続される。
【０１０１】
理想的な場合には、サンプル採取された列終了電圧は基準電圧と等しく、そしてゼロ出力電流Ｉ出力がＯＴＡから流れる。相違があるならば、ＯＴＡの出力電流は、電流ミラーの入力時に、基準電流Ｉ基準と合算されるか又はそれから差し引かれる。電流ミラー回路１５６の出力Ｉ列，ｉは、個々の列駆動装置出力で使用される。
【０１０２】
実施される方式の種類は、上述のように、制御される電流源の数、及び従って必要な制御ループの数、同様に電流ミラーの出力の数を決定する。図１５は、全ての列１−Ｍの電流ミラー出力を示す。
【０１０３】
基準電流の追加は、単極性電流源に適する。双極性電流源では、以下に更に議論されるように、２個の制御ループが必要である。
【０１０４】
図１６は、制御ループのデジタルの実施を図示する。
【０１０５】
遅延ブロックとＡＮＤポートとを使用する同一のサンプルタイミングブロックが図１６に示される。図示された例では、比較器１６０は、ＯＴＡの代わりに使用され、サンプル採取された列終了電圧を基準電圧と比較する。比較器のデジタル出力は、デジタル制御ブロック１６２に、列電圧及び従って列出力電流が低すぎるか又は高すぎるかを知らせる。電流が低すぎる場合、制御部は追加基準電流Ｉ基準，ｉを電流ミラーの入力で加算し得る。電流が高すぎる場合、１つ以上の基準電流がオフに切り替えられて良い。デジタル制御部は、システムクロック及びメモリー１６４を使用する。メモリー１６４は、制御部の最後の動作を格納するために使用される。例えば、比較器の出力が３回続けて（例えば）電流が低すぎると示した場合、オンに切り替えられる追加基準電源の数は増加され、応答時間を増大して良い。基準電流源は値に符号化されて良い。例えば２進符号が適用され、第２の基準電流をＬＳＢ電流の２倍にし、３番目をＬＳＢ電流の４倍にする、等である。電流源が追加される又は固定基準電流源から差し引かれる他の実施例も可能である。
【０１０６】
デジタル制御部１６４の出力はまた、如何なる適切なＤＡＣ機能にも接続され、スイッチド電流源を置き換え得る。
【０１０７】
デジタル制御ループの多数の実施が可能である。例えば２個の比較器を不感帯制御部として使用することを含む。その場合、サンプル採取された列終了電圧と基準電圧との差は、２つの接近した分離された基準レベルの間に保たれる。双極性電流源が列駆動装置部で使用される場合、再び２個の制御ループが必要である。
【０１０８】
単極性電流源が列毎に使用される場合、単一電流源の値は、単一基準電圧を上記のように使用する制御ループにより調整可能である。図１１Ａに示されたように、列電圧の可能な偏差は、この場合正のガンマ曲線（又は反対の電流方向が使用される場合、負のガンマ曲線）の場合に最も大きい。従って、単極性電流源の較正ループの好適な実施例では、較正画素は全てのフレームでＶ正，０（又は反対の電流方向が使用される場合、Ｖ負，０）に駆動され、及び電流源は当該電圧が所定の精度内で正確にラインアドレス指定時間内に達するよう較正される。
【０１０９】
双極性電流源が各列で使用される場合、２個の電流源は、列毎に１つは流れ込む電流に、及び１つは流れ出す電流にと効率的に使用される。列極性に依存して、流れ込む電流源又は流れ出す電流源の何れかが較正される。図１７に例が示される。
【０１１０】
図１７は、１つの「較正画素」のための電流源回路を示す。図１７は２個の並列電流源１７０を有する。帰還制御回路の全ての素子は、ブロック１７２のように図式的に示される。
【０１１１】
図１７で分かるように、電流源Ｉ正は、電流を流れ出させ、正のフレームで列及び画素を事前充電電圧Ｖ事前充電より高い電圧に充電するために使用される（正極性）。同様に、電流源Ｉ負は、負のフレームで列及び画素キャパシタンスを事前充電電圧Ｖ事前充電より低い電圧に放電するために使用される（負極性）。較正画素が書き込まれる極性、正又は負はまた、どの時間ｔグレーがサンプルスイッチに使用されるか、選択された較正レベルに対応しどの基準電圧が使用されるか（例えば、正のフレーム、黒色較正レベルにＶ基準，正＝Ｖ正，０、負のフレーム、黒色較正レベルにＶ基準，負＝Ｖ負，０）、及び制御ループのどの制御出力が使用されるか（正のフレームに正、負のフレームに負）、を決定する。
【０１１２】
上述の実施例は、各フレームに対し単一較正レベルを使用する。例えば正のフレーム及び黒色較正レベルに対しＶ正，０、及び負のフレーム及び黒色較正レベルに対しＶ負，０である。実際には、如何なる較正レベルも、又は複数の較正レベルさえも使用され得る。後者の場合には、レベル生成器が使用され、フレーム間の較正透過レベルを決定し得る。
【０１１３】
上述の実施例には、多数の更なる変更が可能である。条件付き事前充電を有する単極性電流源が使用され得る。列は従って、極性が負の場合にＶ事前充電、又は極性が正の場合にＶ共通の何れかに事前充電される。これはまた、時間グリッドに好ましい影響を与え、時間グリッドは２の指数より粗くなり得る。何故なら傾斜は負極性に対しＶ負，０−Ｖ共通、正極性に対しＶ共通−Ｖ正，０の範囲を保証すればよいだけだからである。
【０１１４】
正及び負のガンマ曲線は異なって良いので、以上の実施例のＬＵＴは、実際には２個のサブＬＵＴを有し得る。つまり１個は負のガンマ曲線を実施し、及び１個は正のガンマ曲線を実施する。どのサブＬＵＴが特定のフレームに使用されるかは、所望の極性、従ってＶ極性の値に依存する。
【０１１５】
所望の透過率に基づきｔグレーの値を定めることにより色深さを時間領域で実施することに加え、電流源Ｉｉｎｔの値はまた可変にされ得る。このように、如何なる電圧波形も生成され得る。ＬＵＴは従って、所望の透過率レベルをＩｉｎｔ及びｔグレーの組み合わせに転換するために使用される。しかしながら、単一マッピング動作は、依然として全ての列駆動装置電流源回路に提供される。
【０１１６】
列キャパシタンスは、純粋な電流源により充電される必要はない。また直列抵抗が負荷キャパシタンスと比較して支配的又は重要でない場合、電流源は、直列インピーダンスを備えた電圧源としても実施され得る。
【０１１７】
本発明は、ＡＭＬＣＤパネルのソース駆動装置ＩＣに特に有利であり、及び中程度の色深さを備えたディスプレイの簡易な、小領域のソース駆動装置を製造可能にする。本発明はまた、回路面積を飛躍的に増加することなく、より高い色深さを実現するために使用され得る。本発明は、駆動装置出力電流の大きな広がり、及び画面に亘り許容される負荷キャパシタンスを可能にする。
種々の他の変更は、当業者に明らかである。
【図面の簡単な説明】
【０１１８】
【図１】Ｎ行及びＭ列の分解能を備えた、知られているＡＭＬＣＤ画面を示す。
【図２】ソース駆動装置ＩＣ内にＤＡＣ機能の実施する、知られている梯子形抵抗器回路の使用を示す。
【図３】特許文献１の駆動方式の画素構成及び駆動回路を示す。
【図４】特許文献２の駆動方式の画素構成のブロック図を示す。
【図５】特許文献３の駆動方式の画素構成のブロック図を示す。
【図６】本発明の回路を実施する原理を説明するために使用される。
【図７】列毎に単極性電流源を使用する、本発明の第１の詳細な実施例を示す。
【図８】図７の回路の動作を説明する波形を示す。
【図９】本発明の第２の詳細な実施例を示す。
【図１０】図９の回路の動作を説明する波形を示す。
【図１１Ａ】図７の実施例に関し、（一定Ｉｉｎｔの場合）Ｉｉｎｔ及びＣ負荷の変動がＣ負荷に生成された電圧波形に与える影響の違いを示す。
【図１１Ｂ】図９の実施例に関し、（一定Ｉｉｎｔの場合）Ｉｉｎｔ及びＣ負荷の変動がＣ負荷に生成された電圧波形に与える影響の違いを示す。
【図１１Ｃ】画素電圧と輝度との間の関係を示すガンマ曲線である。
【図１２】電流源較正を実施する、本発明の第３の詳細な実施例を示す。
【図１３】どのように追加時間スロットが較正に使用され得るかを説明するために使用される。
【図１４】列が較正専用である、電流源較正を実施する、本発明の第４の詳細な実施例を示す。
【図１５】サンプル採取された列の終了電圧と基準電圧との間の差に基づく、電流値の較正のためのアナログ制御ループを示す。
【図１６】サンプル採取された列の電圧と基準電圧との間の差に基づく、電流値の較正のためのデジタル制御ループを示す。
【図１７】１つの列の双極性電流源と共に使用する較正ループを示す。
【図１】
2008532084.tif 000003
【図２】
2008532084.tif 000004
【図３】
2008532084.tif 000005
【図４】
2008532084.tif 000006
【図５】
2008532084.tif 000007
【図６】
2008532084.tif 000008
【図７】
2008532084.tif 000009
【図８】
2008532084.tif 000010
【図９】
2008532084.tif 000011
【図１０】
2008532084.tif 000012
【図１１Ａ】
2008532084.tif 000013
【図１１Ｂ】
2008532084.tif 000014
【図１１Ｃ】
2008532084.tif 000015
【図１２】
2008532084.tif 000016
【図１３】
2008532084.tif 000017
【図１４】
2008532084.tif 000018
【図１５】
2008532084.tif 000019
【図１６】
2008532084.tif 000020
【図１７】
2008532084.tif 000021
【国際調査報告】
2008532084.tif 000022
2008532084.tif 000023