(57)【要約】  少なくとも１つのガス放電ランプを駆動するための安定器制御集積回路（ＩＣ１）である。この回路は、第１の発振信号を生成するための第１の発振器回路と、ハーフブリッジ構成で接続された第１および第２の出力トランジスタ（Ｑ１、Ｑ２）を駆動するためのドライバ回路であって、第１の発振信号から抽出されたパルス信号が供給され、第１および第２のトランジスタ（Ｑ１、Ｑ２）を駆動するためのパルス駆動信号を生成するドライバ回路と、調光入力信号のレベルに依存して、調光入力信号に応答して、ドライバ回路がパルス駆動信号をバーストの形でもたらすようにドライバ回路を駆動し、それによってランプを調光する調光制御回路とを備えている。この安定器制御集積回路は、過電流および過電圧感知も提供し、マスタ／スレーブ動作も可能にする。
2008506245.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つのガス放電ランプを駆動するための安定器制御集積回路であって、
第１の発振信号を生成するための第１の発振器回路と、
ハーフブリッジ構成で接続された第１および第２の出力トランジスタを駆動するためのドライバ回路であって、前記第１の発振信号から抽出されたパルス信号が供給されて、前記第１および第２のトランジスタを駆動するためのパルス駆動信号を生成するドライバ回路と、
調光入力信号のレベルに依存して、前記調光入力信号に応答し、前記ドライバ回路が前記パルス駆動信号をバーストの形でもたらすように、前記ドライバ回路を駆動し、それによって前記ランプを調光する調光制御回路とを備える安定器制御集積回路。
【請求項２】
前記調光制御回路は、第２の発振信号を、前記第１の発振信号の周波数より実質的に低い周波数で生成するための第２の発振器回路と、
前記第２の発振信号を前記調光入力と比較するための、また前記第１の発振器回路からのパルス信号が前記ドライバ回路にいつ供給されるかを制御し、それによって、前記パルス駆動信号のバーストの持続期間を制御するバースト制御信号を生成するための比較器回路とを備える、請求項１に記載の安定器制御集積回路。
【請求項３】
前記第２の発振信号は、傾斜信号を有し、かつ前記調光入力は、さまざまな直流レベルを有する、請求項２に記載の安定器制御集積回路。
【請求項４】
前記傾斜信号の周波数は、外部のコンデンサによって決められる、請求項３に記載の安定器制御集積回路。
【請求項５】
前記調光回路は、前記調光入力があるデューティサイクルを有するパルス幅変調信号を受け取るようにして、前記バーストを生成するように動作可能であり、前記第２の発振器回路は、外部のコンデンサに接続可能な外部端子を有し、固定直流レベルが前記外部端子に供給される場合、前記パルス駆動信号のバーストの持続期間が、前記パルス幅変調信号のデューティサイクルとの関係によって決まるようになっている、請求項１に記載の安定器制御集積回路。
【請求項６】
前記バーストは、前記パルス幅変調された信号のオン期間中にもたらされる、請求項５に記載の安定器制御集積回路。
【請求項７】
前記ドライバ回路は、さらに、第２のハーフブリッジ構成で接続されている第３および第４のトランジスタを駆動し、前記第１、第２、第３および第４のトランジスタは、フルブリッジ構成で接続されている、請求項１に記載の安定器制御集積回路。
【請求項８】
前記第１のトランジスタと第２のトランジスタの間の切換ノードに結合された少なくとも１つのブートストラップコンデンサをさらに備え、ローサイドトランジスタとして機能する前記第１および第２のトランジスタのうちの１つが、バーストとバーストの間のオフ期間中にオンにされて、前記ブートストラップコンデンサが充電されるようにする、請求項１に記載の安定器制御集積回路。
【請求項９】
少なくとも１つのガス放電ランプを駆動するための第１の安定器回路の安定器制御集積回路であって、
第１の発振信号を生成するための第１の発振器回路と、
ハーフブリッジ構成で接続された第１および第２の出力トランジスタを駆動するためのドライバ回路であって、
前記第１の発振信号から抽出されたパルス信号が供給されて、前記第１および第２の出力トランジスタを駆動するためのパルス駆動信号を生成するドライバ回路と、
前記集積回路がマスタ回路として動作するか、あるいはスレーブ回路として動作するかを決定し、それによって、第１のモードでは、前記第１の発振器回路が、アクティブにされて、前記ドライバ回路を駆動するための前記第１の発振信号を生成し、かつ少なくとも１つの他の安定器回路内の出力トランジスタのスイッチング遷移が、前記第１の安定器回路の出力トランジスタのスイッチング遷移に同期されるように、前記少なくとも１つの他の安定器回路を駆動することができる出力信号を生成し、第２のモードでは、前記第１の安定器回路がスレーブとして動作し、それによって、前記第１の発振器回路は非アクティブにされて、前記ドライバ回路は、前記第１の安定器回路の前記出力トランジスタのスイッチング遷移が他の安定器回路の出力トランジスタのスイッチング遷移に同期されるように、前記他の安定器回路からの発振信号に応答するためのモード信号に応答するモード入力とを備えてなる安定器制御集積回路。
【請求項１０】
前記第１および他の安定器回路の前記出力トランジスタのスイッチング遷移は、同位相で同期されるか、または１８０°位相外れで同期される、請求項９に記載の安定器制御集積回路。
【請求項１１】
前記ドライバ回路は、第２のハーフブリッジ構成で接続された第３および第４のトランジスタを駆動し、それによって、前記第１、第２、第３および第４のトランジスタは、フルブリッジ構成で接続されている、請求項９に記載の安定器制御集積回路。
【請求項１２】
少なくとも１つのガス放電ランプを駆動するための安定器制御集積回路であって、
第１の発振信号を生成するための第１の発振器回路と、
ハーフブリッジ構成で接続された第１および第２の出力トランジスタを駆動するためのドライバ回路であって、前記第１の発振信号から抽出されたパルス信号が供給されて、前記第１および第２のトランジスタを駆動するためのパルス駆動信号を生成するようになっているドライバ回路とを備え、
さらに、前記少なくとも１つのランプを備える出力回路からの電圧帰還信号に応答する停止回路を備え、帰還電圧が、前記少なくとも１つのランプの両端間の電圧に関係し、前記電圧がしきい値を超える場合、前記停止回路によって、前記ドライバ回路が前記パルス駆動信号をもたらすのが不能とされ、さらに、前記電圧帰還信号に応答するタイミング回路を備え、それによって、前記ドライバ回路が前記パルス駆動信号をもたらすのを不能にするために、前記電圧は、前記しきい値を所定時間にわたって超えるようになっている安定器制御集積回路。
【請求項１３】
前記停止回路は、前記電圧帰還信号を受け取る停止入力を有し、前記停止入力は、基準電圧に結合された第２の入力を有し前記基準電圧との比較に基づく出力をもたらす比較器の第１の入力に供給され、さらに、前記比較器の出力によって制御されるスイッチを有し、前記スイッチは、タイミングコンデンサに結合されて、前記帰還電圧が前記しきい値より高い電圧を示すとき、前記コンデンサが充電されることを可能にし、さらに、前記コンデンサが、前記ドライバ回路をディスエーブルするために、所定レベルより高く充電するようになっている、請求項１２に記載の安定器制御集積回路。
【請求項１４】
前記停止入力があるレベルより下方にとどまり、それによって、前記電圧が前記しきい値より下方にとどまる場合、前記スイッチは、前記ドライバ回路がイネーブルされたままとなって、前記パルス駆動信号を生成するように、前記タイミングコンデンサを放電状態に維持するようになっている、請求項１３に記載の安定器制御集積回路。
【請求項１５】
前記ドライバ回路は、さらに、第２のハーフブリッジ構成で接続された第３および第４のトランジスタを駆動し、それによって、前記第１、第２、第３および第４のトランジスタが、フルブリッジ構成で接続されている、請求項１２に記載の安定器制御集積回路。
【請求項１６】
少なくとも１つのガス放電ランプを駆動するための安定器制御集積回路であって、
第１の発振信号を生成するための第１の発振器回路と、
ハーフブリッジ構成で接続された第１および第２のトランジスタを駆動する、また前記少なくとも１つのガス放電ランプを含むランプ出力回路を駆動するためのドライバ回路であって、前記第１の発振信号から抽出されたパルス信号が供給されて、前記第１および第２のトランジスタを駆動するためのパルス駆動信号を生成するドライバ回路と、
電流感知入力とを備え、それによって、前記ランプ出力回路内の電流から発生する前記電流感知入力での電圧がしきい値を超える場合に、前記第１の発振器回路の周波数が増大されて、前記パルス駆動信号の周波数が増大され、それにより、前記ランプ出力回路に供給される電力が低減されるようになっている安定器制御集積回路。
【請求項１７】
前記第１の発振器回路は、前記発振器周波数を制御するための電圧がもたらされるＶＣＯ入力を有する電圧制御発振器を備え、前記電流感知入力は、前記ＶＣＯ入力から電流を引き込んでＶＣＯ入力電圧を低減させて、前記発振周波数を増大させるために、電流感知比較回路に結合されている、請求項１６に記載の安定器制御集積回路。
【請求項１８】
前記電流感知比較回路は、前記電流感知入力に結合された第１の入力と、基準電圧に結合された第２の入力とを有する比較器を備え、それによって、前記比較器が、スイッチに結合された出力を有し、前記スイッチが、前記比較器出力によって制御されて、前記ＶＣＯ入力電圧を低減させることによって、前記発振周波数を増大させるようになっている、請求項１６に記載の安定器制御集積回路。
【請求項１９】
前記ドライバ回路は、さらに、第２のハーフブリッジ構成で接続された第３および第４のトランジスタを駆動し、それによって、前記第１、第２、第３および第４のトランジスタは、フルブリッジ構成で接続されている、請求項１６に記載の安定器制御集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共にＣＣＦＬ／ＥＥＦＬ（冷陰極蛍光ランプおよび外部電極蛍光ランプ）用のＢＡＬＬＡＳＴ  ＣＯＮＴＲＯＬＬＥＲ  ＩＣ（安定器コントローラ集積回路）という名称の、２００４年７月１２日出願の特許文献１、および２００４年１１月８日出願の特許文献２の利益および優先権を主張するものである。それらの開示全体を、ここに、参照のために組み込む。
【背景技術】
【０００２】
本発明は、蛍光ランプ安定器に関し、より詳細には、表示装置、例えばＬＣＤディスプレイおよびＬＣＤテレビジョン用のバックライト用途において一般に使用される、ＣＣＦＬ／ＥＥＦＬ（冷陰極蛍光ランプおよび外部電極蛍光ランプ）用の安定器コントローラに関する。さらに詳細には、本発明は、このようなランプ用の安定器コントローラ集積回路に関する。
【特許文献１】米国仮出願第６０／５８７，６７４号
【特許文献２】米国仮出願第６０／６２６，２３３号
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、プログラム可能な点弧傾斜（ｉｇｎｉｔｉｏｎ  ｒａｍｐ）を含む完全な制御機能性を提供するもので、アナログまたはＰＷＭ制御電圧によって調光をサポートする、蛍光ランプ用、具体的には、ＣＣＦＬランプおよびＥＥＦＬランプ用の電子安定器に関する。
【０００４】
一実施形態では、高電圧ハーフブリッジドライバが集積回路内に集積され、別の実施形態では、高電圧フルブリッジドライバ回路が提供される。
【０００５】
本発明は、例えば、特にＣＣＦＬ／ＥＥＦＬバックライト用途に合わせて設計され、かつこれらの用途に向けた包括的な過電流および過電圧保護、ならびに多数のランプを動作させるために、安定器回路が他の安定器回路と同期することを可能にするマスタ／スレーブ接続を行う電子安定器を提供するものである。
【課題を解決するための手段】
【０００６】
一態様によれば、本発明は、少なくとも１つのガス放電ランプを駆動するための安定器制御集積回路であって、第１の発振信号を生成するための第１の発振器回路と、ハーフブリッジ構成で接続された第１および第２の出力トランジスタを駆動するためのドライバ回路であって、前記第１の発振信号から抽出されたパルス信号が供給されて、前記第１および第２のトランジスタを駆動するためのパルス駆動信号を生成するドライバ回路と、調光入力信号のレベルに依存して、前記調光入力信号に応答し、前記ドライバ回路が前記パルス駆動信号をバーストの形でもたらすように、前記ドライバ回路を駆動し、それによって前記ランプを調光する調光制御回路とを備える安定器制御集積回路に関する。
【０００７】
別の態様によれば、本発明は、少なくとも１つのガス放電ランプを駆動するための第１の安定器回路の安定器制御集積回路であって、第１の発振信号を生成するための第１の発振器回路と、ハーフブリッジ構成で接続された第１および第２の出力トランジスタを駆動するためのドライバ回路であって、前記第１の発振信号から抽出されたパルス信号が供給されて、前記第１および第２の出力トランジスタを駆動するためのパルス駆動信号を生成するドライバ回路と、前記集積回路がマスタ回路として動作するか、あるいはスレーブ回路として動作するかを決定し、それによって、第１のモードでは、前記第１の発振器回路がアクティブにされて、前記ドライバ回路を駆動するための前記第１の発振信号を生成し、かつ少なくとも１つの他の安定器回路内の出力トランジスタのスイッチング遷移が、第１の安定器回路の出力トランジスタのスイッチング遷移に同期されるように、少なくとも１つの他の安定器回路を駆動することができる出力信号を生成し、第２のモードでは、前記第１の安定器回路がスレーブとして動作し、それによって、第１の発振器回路は非アクティブにされて、前記ドライバ回路は、前記第１の安定器回路の出力トランジスタのスイッチング遷移が他の安定器回路の出力トランジスタのスイッチング遷移に同期されるように、前記他の安定器回路からの発振信号に応答するためのモード信号に応答するモード入力とを備えてなる安定器制御集積回路に関する。
【０００８】
さらに別の態様によれば、本発明は、少なくとも１つのガス放電ランプを駆動するための安定器制御集積回路であって、第１の発振信号を生成するための第１の発振器回路と、ハーフブリッジ構成で接続された第１および第２の出力トランジスタを駆動するためのドライバ回路であって、前記第１の発振信号から抽出されたパルス信号が供給されて、前記第１および第２のトランジスタを駆動するためのパルス駆動信号を生成するようになっているドライバ回路とを備え、さらに、前記少なくとも１つのランプを備える出力回路からの電圧帰還信号に応答する停止回路を備え、電圧帰還信号が、前記少なくとも１つのランプの両端間の電圧に関係し、前記電圧がしきい値を超える場合、前記停止回路によって、前記ドライバ回路が前記パルス駆動信号をもたらすのが不能とされ、さらに、前記電圧帰還信号に応答するタイミング回路を備え、それによって、前記ドライバ回路が前記パルス駆動信号をもたらすのを不能にするために、前記電圧が前記しきい値を所定時間にわたって超えるようになっている安定器制御集積回路に関する。
【０００９】
さらに別の態様によれば、本発明は、少なくとも１つのガス放電ランプを駆動するための安定器制御集積回路であって、第１の発振信号を生成するための第１の発振器回路と、ハーフブリッジ構成で接続された第１および第２の出力トランジスタを駆動する、また前記少なくとも１つのガス放電ランプを含むランプ出力回路を駆動するためのドライバ回路であって、前記第１の発振信号から抽出されたパルス信号が供給されて、前記第１および第２のトランジスタを駆動するためのパルス駆動信号を生成するドライバ回路と、さらに、電流感知入力とを備え、それによって、ランプ出力回路内の電流から発生する電流感知入力での電圧がしきい値を超える場合に、前記第１の発振器回路の周波数が増大されて、前記パルス駆動信号の周波数が増大され、それにより、前記ランプ出力回路に供給される電力が低減されるようになっている安定器制御集積回路に関する。
【００１０】
本発明の上記以外の目的、特徴、および利点は、以下の詳細な説明から明らかとなると思う。
【００１１】
以下本発明を、図面を参照して、詳細に説明する。
【発明を実施するための最良の形態】
【００１２】
図１は、本発明による集積回路を使用した、本発明による回路の第１の実施形態を示す。図１の集積回路ＩＣ１には、ＣＣＦＬ／ＥＥＦＬ安定器用の完全な制御機能性を組み込んだフロントエンド部を備える、高電圧ハーフブリッジゲートドライバが組み込まれている。この集積回路は、制御された点弧傾斜を有し、論理レベル入力からのＰＷＭ調光をサポートする。
【００１３】
集積回路を、耐久性が高められたモノリシック構造を可能にする、ＨＶＩＣ（高電圧ＩＣ）技術、およびラッチ耐性のあるＣＭＯＳ技術を使用して作製するのが好ましい。出力ドライバは、ドライバのクロスコンダクション（ｃｒｏｓｓ  ｃｏｎｄｕｃｔｉｏｎ）が最小となるように設計された、高パルス電流バッファ段を特徴としている。ノイズ耐性は、ゲートドライバのｄｉ／ｄｔピークが低いこと、また不足電圧ロックアウトのヒステリシスが１Ｖよりも大きいことによって実現されている。ランプの過電流および過電圧用の保護機能も組み込まれている。
【００１４】
図１はハーフブリッジ回路を示し、集積回路ＩＣ１は、ハーフブリッジドライバを組み込んでいるが、図４および図５では、図示のフルブリッジ回路を駆動するフルブリッジドライバを組み込んだ集積回路を利用した実装形態を示している。これらの集積回路の相違については、本明細書で述べるが、図４および図５の集積回路には、類似の技術が用いられている。
【００１５】
図１を参照すると、集積回路ＩＣ１は、適当な整流器、およびブースト段からもたらされる、高電圧直流バス入力からの電力に結合されている。整流器およびブースト段は、図示されていないが、従来型である。整流器には、一般に交流幹線からの電力が供給される。
【００１６】
ＩＣ１には、ドロッピング抵抗器ＲＳを介して、端子ＶＣＣから電力がもたらされる。ＩＣ１は、図示のようにコモン（ＣＯＭ）に接続されている。集積回路は、図２を参照してより詳細に説明する内部発振器の発振周波数を確立するためのタイミング構成要素ＣＴおよびＲＭＩＮを有する。さらに、発振器周波数を制御するための、コンデンサＣＶＣＯに結合された電圧制御発振器入力ＶＣＯも、設けられている。ＰＷＭ信号によって制御されてＥＮＮに入力される調光入力も設けられている。それについて、より詳細に説明する。
【００１７】
ハーフブリッジトランジスタＱ１およびＱ２を駆動するための出力は、図示のＨＯおよびＬＯである。トランジスタＱ１とＱ２の間にあり、共振回路構成要素およびランプを含む負荷出力回路を駆動する切換ノードＶＳが、集積回路に結合され、ブートストラップコンデンサＣＢが、既知の方式で、増大後の電圧ＶＢをハイサイドドライバに提供する。ハーフブリッジを通る電流を、抵抗器ＲＣＳを介して感知する、電流感知入力ＣＳが設けられている。
【００１８】
電流基準が、抵抗器ＲＩＲＥＦを介してコモンに結合された端子ＩＲＥＦからもたらされる。さらに、本明細書でより詳細に説明する端子ＶＦが、出力回路からの電圧帰還をもたらす。ダイオードＤＣＰ１およびＤＣＰ２、ならびにコンデンサＣＶＣＣが、ＶＣＣ電圧用のチャージポンプを形成している。コンデンサＣＶＣＣおよびＣＶＣＣ１によって、フィルタ後のＶＣＣ電圧が、集積回路電力としてもたらされる。
【００１９】
トランジスタＱ１とＱ２の間の切換ノードＶＳの出力は、直列コンデンサＣＤＣおよび変圧器Ｔ１のインダクタンスを含む、共振出力回路に供給される。変圧器Ｔ１は、２つの２次側を有し、一方の２次側Ｓは、直列コンデンサＣＬ１、ＣＬ２それぞれを介して、そのそれぞれが駆動される１つ、または複数のＣＣＦＬ／ＥＥＦＬランプを含む出力回路を駆動する。共振コンデンサＣＲＥＳによって、共振回路が完全なものとなる。共振コンデンサは、変圧器Ｔ１の２次側の両端間に結合されている。
【００２０】
補助２次側Ａは、出力回路の電流帰還を、整流ダイオードＤ１および電圧制限ツェナーダイオードＤＺ２を介して、集積回路の端子ＶＦに供給する。図１の回路では、変圧器Ｔ１の２次側によって、電圧の分離を集積回路にもたらしている。
【００２１】
抵抗器ＲＭＩＮは、ＶＣＯ発振器最小周波数を設定し、入力ＶＣＯが、発振器周波数を決定するための発振器制御電圧である。端子ＥＮＮが、５Ｖ論理レベルで高レベルのとき出力をディスエーブルし、後により詳細に説明する、図１において無接続で示されている端子ＳＹＮＣが、スレーブモードとして構成された他の安定器回路を駆動するのに使用することができる同期出力である。
【００２２】
端子ＣＴも、同期入力として使用され、ＩＣ１をスレーブモードで使用するとき、別の安定器回路によって駆動される。端子ＩＲＥＦは、ランプに流れる電流を制御するための基準を設定する。端子ＶＦは、開回路の対アーク放電保護を実現するためのランプ電圧帰還をもたらす。
【００２３】
図２に移ると、この図は、図１の集積回路の機能ブロック図を示している。不足電圧ロックアウト回路ＵＶＬＯが、ＶＣＣでの電圧がＵＶＬＯ＋しきい値を超えるまで、微小電力モードにとどまるように動作する。ＶＣＣがＵＶＬＯ＋しきい値を超えると、発振器回路１０が始動し、ゲート駆動信号が、ＬＯ出力およびＨＯ出力にもたらされる。
【００２４】
レベルシフト回路２０が、ハイサイドドライバ３０に設けられている。ローサイドドライバは、３２のところに示されている。回路は、始動すると同時に、ＬＯ出力が常に最初に高レベルになるように設計されている。ＵＶＬＯ状態および停止状態の間、ＶＣＯ端子での電圧が、ＣＯＭ（コモン）に保持される。
【００２５】
構成要素ＵＶＬＯ、３６および４２によって、これらの状態の間、ＵＶＬＯがＵＶＬＯコマンドを発したとき、端子ＶＣＯがＣＯＭに保持されることが可能になる。このコマンドは始動時に解除され、ＣＶＣＯ（図１）が内部電流源４０から充電されることが可能になる。発振器周波数は、ＶＣＯの入力電圧によって決まり、ＶＣＯがＣＯＭのとき最大となり、ＶＣＯでの電圧が増大するにつれて低下して、ＶＣＯでの電圧が約５Ｖのとき、最小周波数に到達する。これにより、ランプを点弧するのに必要な点弧傾斜が形成される。
【００２６】
ＲＭＩＮによって、回路がその点のすぐ下の共振周波数を有するように設計されるような最小発振器周波数が設定される。ＶＣＯピンが、５Ｖおよび最小周波数に到達したとき、ランプ出力で大きな電圧が発生して、点弧が行われる。出力が開回路である場合、非常に大きな電圧が出力で発生する。この電圧は、出力変圧器Ｔ１の補助巻線ＡからＶＦ端子に帰還され、集積回路が即座にラッチオフする。ＶＦ端子のしきい値は、必要ならマイクロコントローラからの制御を可能にするために、例えば２Ｖである。
【００２７】
端子ＥＮＮも、マイクロコントローラからの制御を可能にするために、例えば２Ｖのしきい値を有する。端子ＥＮＮは、回路が出力をディスエーブルにすることを可能にする。しかし、本明細書で説明するように、端子ＥＮＮは、パルス幅変調される場合、調光機能をも助ける。
【００２８】
端子ＶＦも端子ＥＮＮも、内部比較器に結合されている。端子ＶＦ用の内部比較器４８が、図２に示されている。
【００２９】
調光は、アナログまたはＰＷＭ電圧制御によって端子ＥＮＮを制御することにより行われる。端子ＥＮＮには、論理レベル入力が供給される。この端子が無接続のままにされる場合、端子は、抵抗器ＲＰを介して、内部的にＣＯＭに接続され、集積回路は、動作できるようにイネーブルされる。端子が高レベルのとき、集積回路は、ディスエーブルされる。
【００３０】
ＰＷＭ調光またはアナログ調光を使用することができる。ＰＷＭ調を使用するとき、低周波数パルス信号が、ＥＮＮ入力に印加される。集積回路は、ＥＮＮ入力が低レベルになる度にランプを再度点弧し、高レベルになる度にスイッチオフする。ＰＷＭ信号のデューティサイクルによって、ランプの輝度レベルが決まる。すなわち、１００％ＰＷＭのときゼロ出力となり、０％のとき最大出力となる。調光が動作するためには、ＣＶＣＯが、ＰＷＭ調光信号のサイクルタイムに比べて、短い時間内で充電されることが必要である。
【００３１】
さらに、動作中に過度の電力がランプに供給された場合、集積回路は、発振器周波数を増大し、それによって、出力電流を低減することによって、補償することができるように、ハーフブリッジ内の電流が端子ＣＳで監視される。これにより、ランプがオーバードライブされるのが妨げられる。というのも、これらのランプをオーバードライブすることによって、その寿命が短くなるためである。
【００３２】
さらに、以下により詳細に説明するように、スレーブモードとして構成される追加の安定器が、マスタ安定器の発振器で動作することを可能にし、多数のランプを駆動することができる安定器アレイを実現させることができる同期出力が設けられている。
【００３３】
図３は、図１および図２の集積回路に関する状態図を示す。図示のように、ＵＶＬＯモードおよび点弧傾斜モード、運転モード、ならびに障害モードの４つのモードがある。異なるモード間の切換は、図３に示すとおりである。
【００３４】
図４は、フルブリッジドライバを組み込んだ集積回路ＩＣ１を使用する回路の、別の実施形態を示す。集積回路内に追加の回路があるので、より多くの端子を有する集積回路のパッケージが必要である。しかし、この回路は、図１の回路とほとんど同じ方式で動作する。回路には、図示のように、両方のハイサイドスイッチ（Ｑ１およびＱ４）にハイ出力をもたらすドライバ、ならびに両方のローサイドスイッチ（Ｑ２およびＱ３）にロー出力をもたらすドライバを組み込んである。
【００３５】
図４の回路は、図１の回路と同様に動作する、調光入力を有する。調光入力が０Ｖのとき、出力輝度は最大である。調光入力が５Ｖのとき、出力輝度は最小である。同様に、回路は、電圧制御発振器ＶＣＯおよびいくつかの追加の端子を有する。端子ＣＴが、発振器タイミングコンデンサ入力である。端子ＤＴが、デッドタイムの設定を可能にし、図４に示すように、同期出力でもある。
【００３６】
同期出力により、接続された安定器のマスタ／スレーブ動作が可能になる。端子ＭＩＮによって、図１と同様に、抵抗器ＲＭＩＮを介して発振器最小周波数の設定が可能になる。端子ＶＣＯが、発振器制御電圧である。端子ＭＯＤＥが、集積回路がマスタモードであるか、それともスレーブモードであるかを制御する。
【００３７】
図示の実施形態により、マスタモードでは、０Ｖの入力が供給され、スレーブモードでは、ＶＣＣ、例示の実施形態では１５Ｖの入力が供給される。端子ＣＲは、調光バースト周波数を設定する調光傾斜コンデンサＣＲに結合され、それについては、後に説明する。端子ＣＤが、停止遅延コンデンサＣＤに結合されている。
【００３８】
端子ＳＤは、変圧器Ｔ１の補助巻線Ａによって制御される停止入力である。端子ＣＳは、図４に示す実施形態での、出力回路と電流感知入力ＣＳの間で高電圧を分離する電流感知変圧器Ｔ２によってもたらされる電流感知入力である。端子ＶＢ１およびＶＢ２は、それぞれ、ブートストラップコンデンサＣＢ１およびＣＢ２に結合され、２つのハイサイドドライバに、ハイサイドゲートドライバフローティング給電を行う。
【００３９】
図５は、フルブリッジ出力回路の別の実施形態を示す。変圧器Ｔ１の補助巻線Ａおよび変圧器Ｔ２が端子ＣＳおよびＳＤに分離された入力をもたらす図４の回路とは対照的に、これらの端子に、非分離の低電圧入力が供給される。
【００４０】
図６は、図４および図５の集積回路に関する状態図である。図示のように、ＵＶＬＯモード、点弧傾斜モード、運転モード、オフモード、ＳＤすなわち停止タイマモード、および障害モードの６つのモードがある。
【００４１】
図１０は、図４および図５の集積回路の機能ブロック図である。スイッチＱ４およびスイッチＱ３用の追加のドライバは、それぞれ、３０Ａおよび２０Ａに示されている。図１の回路と同様に、集積回路は、ＶＣＣでの電圧がＵＶＬＯしきい値を超えるまで微小電力モードにとどまる、不足電圧ロックアウト回路ＵＶＬＯを含んでいる。ＭＯＤＥピンがコモンＣＯＭに接続されているという条件のもとで、ＶＣＣがＵＶＬＯ＋しきい値を超えると、発振器は始動し（ＵＶＬＯコマンドが発行されると、トランジスタ４２がＶＣＯをオフに保持する）、ゲート駆動信号が、４つの出力トランジスタ用のＬＯ出力およびＨＯ出力にもたらされる。
【００４２】
始動後約３０μｓの期間にわたり、集積回路が通常動作を始める前に、２つのブートストラップコンデンサＣＢ１およびＣＢ２を予め充電するために、ＬＯ１出力およびＬＯ２出力が両方とも高レベルになる。通常動作では、ＬＯ１およびＨＯ２がオン、ＬＯ２およびＨＯ１がオフであり、その逆も同様である。
【００４３】
ＵＶＬＯ状態および停止状態の間、ＶＣＯ端子での電圧がＣＯＭに保持される。これは始動時に解除され、ＣＶＣＯが端子ＭＩＮからＲＭＡＸを介して充電され、例えば４Ｖが供給される。発振器周波数は、ＶＣＯの入力電圧によって決まり、ＶＣＯがＣＯＭのとき最大となり、ＶＣＯでの電圧が増大するにつれて低下して、ＶＣＯが約４Ｖのとき最小周波数に到達する。これにより、ランプを点弧するのに必要な点弧傾斜が形成される。
【００４４】
ＲＭＩＮによって、回路がその点のすぐ下の共振周波数を有するように設計されるような最小発振器周波数が設定され、最大周波数が、ＲＭＡＸによって設定される。ＶＣＯピンの電圧が４Ｖに到達し、周波数が出力回路の共振周波数に近づいたとき、ランプ出力で大きな電圧が発生して、点弧が行われることが可能になる。
【００４５】
図４および図５を参照すると、集積回路は、バースト調光機能を提供する。具体的には、集積回路は、２つの調光モード、線形調光モードおよびＰＷＭ調光モードをサポートする。
【００４６】
図７は、これらの２つのモードの動作を示す。バースト調光では、ランプに対する出力駆動が、低周波数でパルスバーストの形で、オンおよびオフにパルス化される。これは、線形調光モードおよびＰＷＭ調光モードの２つの方式で達成することができる。図７Ｂは、線形モードを示す。出力は、両モードに関して、図７Ｃ、Ｄ、ＥおよびＦに示してある。
【００４７】
線形モードでは、ランプが低周波数でオンおよびオフにパルス化され、そのデューティサイクルが、平均電流を制御し、したがって、ランプの光出力を制御するように調整される。集積回路は、低周波数発振器を備える。低周波数発振器は、ＣＲピンに、０．２Ｖ〜５Ｖの値をとる傾斜波形を発生させる。これは、図７Ｂに示してある。
【００４８】
傾斜周波数は、外部のＣＲコンデンサの値に依存する。図４および図５を参照されたい。直流調光制御電圧が、ＤＩＭ端子に供給され、内部比較器５０を用いて、調光傾斜と比較される。比較器５０の出力は、ＮＯＲゲート５２に供給され、その出力は、ＡＮＤゲート５４および５６に供給されて、ドライバが制御される。
【００４９】
比較器５０の出力が、ＣＲがＤＩＭよりも大きいことに相当する高レベルのとき、ゲート５２の出力は低レベルになり、次いで、ＡＮＤゲート５４および５６の出力は低レベルになり、それによって、出力がディスエーブルされる。調光制御信号の一例を、図７Ｂに示してある。
【００５０】
調光信号が傾斜信号よりも大きいとき、内部のＰＷＭ信号が内部的に使用されて、出力をオンおよびオフに切り換える。したがって、調光電圧が５Ｖのとき、出力は常時パルス幅変調され、調光電圧が０Ｖのとき、出力は常時オフである。
【００５１】
図７Ｂは、調光入力が０．２Ｖと５Ｖの間のほぼ中間、すなわちほぼ２．５Ｖであり、この調光入力によって、出力がほぼ半分の時間バーストの形でパルス化され、他方の半分の時間ロー出力が高レベルであり、ハイ出力が低レベルであり、これはランプがオフであることを意味する状況を示している。これにより、ランプがバーストの形でパルス化されるとき、およびランプがオフであるときの時間を平均化することによる、ランプの調光レベルがもたらされる。
【００５２】
上記で説明したように、調光レベルが５Ｖに維持される場合、出力は全時間パルス化されることになる。調光レベルが０Ｖである場合、傾斜は、常に調光レベルより上方にあり、したがって、出力が常時オフである。すなわちランプがオフであることになる。
【００５３】
集積回路は、図７Ａに示すＰＷＭ調光モードもサポートする。このモードでは、図７Ａに示すＣＲ入力に、固定レベル入力、図示の実施形態では２Ｖが与えられる。したがって、コンデンサＣＲは、ＣＲ入力に接続されず、その代わりに、２ＶレベルがＣＲ入力に供給される。この接続を利用して、ＰＷＭ調光制御信号を、ＤＩＭ端子に直接供給することができる。
【００５４】
ＰＷＭ調光制御信号は、図７ＡにＤＩＭとして示されている。このＰＷＭ制御信号は、５０％のデューティサイクルを有する。図示のように、ＤＩＭレベルが、オフすなわち０Ｖであるとき、ロー出力は、両方とも高レベルになって、ブートストラップコンデンサをＶＢ１からＶＳ１に、またＶＢ２からＶＳ２に充電する。
【００５５】
図７ＡのＰＷＭ調光制御信号がオンである期間中、出力は、通常の方式でオンおよびオフにパルス化される。したがって、これによりバースト調光機能が実現される。
【００５６】
バースト調光サイクルがオフである期間中、すなわち、ＣＲ傾斜がＤＩＭを超えているとき、両方のブートストラップコンデンサに対して満充電を維持するために、ＬＯ１出力およびＬＯ２出力が両方とも高レベルになる。
【００５７】
図８および図９は、本発明による回路の２つのさらなる実施形態を示す。図８は、フルブリッジ出力段を使用している回路を示し、図９は、ハーフブリッジ出力段を示している。さらに、図８および図９は、スレーブモードの動作を示している。
【００５８】
図８では、ＭＯＤＥ入力が図示のようにＶＣＣに接続されるとき、ＶＣＯ回路が、ピンＣＴが集積回路の発振器によって充電も放電もされないように、スイッチ４４（図１０を参照）によって、非アクティブにされる。スレーブモードでは、ＬＯ出力およびＨＯ出力が、マスタとして構成された別の集積回路のＤＴピンからのＳＹＮＣ出力から直接駆動される。マスタ回路のＤＴからのこの信号は、図８に示すように、ＣＴコンデンサが接続されていないスレーブのＣＴピン（ＳＹＮＣ  ＩＮ）に直接供給される。
【００５９】
ハーフブリッジ回路を示す図９から分かるように、端子ＶＣＯは、この場合も、ＶＣＣに接続されている。ＶＣＯ回路は、ＣＴが、集積回路の内部電流源によって充電も放電もされないように、非アクティブにされる。スレーブモードでは、ＬＯ出力およびＨＯ出力が、マスタとして構成された別の集積回路からもたらされるＳＹＮＣ出力から直接駆動される。
【００６０】
図９に示すように、この信号は、スレーブのＣＴピンに直接供給される。端子ＳＹＮＣは、ＩＣがマスタとして機能するとき、出力をもたらし、その場合、ＶＣＯはＶＣＣに接続されない。
【００６１】
このようにして、多くのスレーブ安定器回路を、多くのランプからなるシステムがある周波数で動作することができるように、１つのマスタに接続して、互いの位相をロックさせることができる。位相は、マスタから１８０°シフトすることができる。しかし、スイッチング遷移が、すべて同じ時間に起こるので、こうすることにより、ランプ内に目に見える不安定性を引き起こす恐れのある、安定器間のどのような干渉も回避される。
【００６２】
ＣＣＦＬランプおよびＥＥＦＬランプが冷えているとき、それらは、点弧するのにより高い電圧を必要とする。点弧中に過電圧が発生したとき、停止して安定器およびユーザを保護する前に、安定器が一定期間、一般には１秒〜１．５秒にわたり、依然として高電圧をランプに供給することが望ましい。したがって、本発明では、ＳＤ端子上に、プログラム可能な遅延ラッチ停止機能を集積している。
【００６３】
出力が開回路、すなわちランプが接続されていない場合、非常に大きな電圧が出力に発生する。この電圧は、例えば図４に示すように、変圧器Ｔ１上の補助巻線ＡおよびダイオードＤ１を経由し、Ｒ１およびＣ１によってフィルタをかけられる感知ネットワークを介して、ＳＤピンに帰還される。
【００６４】
図５では、帰還電圧は、コンデンサＣＲＥＳ１とＣＲＥＳ２の間に発生し、整流ダイオードＤ１に帰還される。構成要素は、開回路状態の間、しきい値を超える電圧、例えば２Ｖが、過電圧状態の間にＳＤピンに発生するように選択される。これにより、ＳＤピンに接続された比較器４８の出力に結合されたトランジスタ４９がオフにされて、コンデンサＣＤ（図４および図５を参照）が電流源５１によって充電され始めることが可能になる。
【００６５】
ＳＤでの電圧が２Ｖより下方に降下した場合、トランジスタ４９がオンにされると、コンデンサＣＤは０Ｖに再度放電される。ＳＤが、ＣＤコンデンサ電圧が５Ｖに到達するのに十分なほど長く、２Ｖより上方にとどまる場合、集積回路は、停止して障害モードに入る。停止遅延時間は、コンデンサＣＤの値によってプログラムされる。したがって、過電圧状態が、コンデンサＣＤによって設定された遅延時間よりも長い時間持続する場合、回路は危険な過電圧から保護される。
【００６６】
本発明によれば、ＣＳピンからの帰還によってランプ電力が制御される。図１、図４および図５に示すように、動作中に、過度の電力がランプに供給された場合、集積回路が、発振器周波数を増大させ、それによって電流を低減させることによって補償することができるように、ハーフブリッジ内の電流がＣＳ端子で監視される。
【００６７】
図１では、電流が抵抗器ＲＣＳを介して感知される。図４では、電流が、変圧器Ｔ２によって感知され、その出力が感知抵抗器ＲＣＳの両端間にもたらされる。図５では、電流が抵抗器ＲＬの両端間で感知される。ＣＳ端子の電圧が所定のしきい値、図示の実施形態では、１．２Ｖを超えるサイクルの度に、少量の電流が、端子ＶＣＯからトランジスタ６１を介して引き込まれて、ＶＣＯ電圧が低減され、したがってＶＣＯ周波数が増大される。これは、図１０の、端子ＣＳに結合された比較器６０の動作によって引き起こされる。
【００６８】
これは、図２の回路内の、端子ＣＳに結合された比較器６０の動作によっても引き起こされる。最大ＶＣＯ電圧、図１０の図示の実施形態では４Ｖのとき、安定器が最小周波数で動作し、最小ＶＣＯ電圧である０Ｖのとき、動作周波数が最大になる。したがって、周波数が増大されると、電力出力が低減される。このことが、ランプがオーバードライブされるのを妨げて、早期の寿命終了を防止する。
【００６９】
さらに、ＤＴピンにもたらされる出力が、スレーブモードとして構成される追加の安定器がマスタ安定器の発振器で動作することを可能にして、多数のランプを駆動することができる安定器アレイの実現を可能にすることができる。ピンＤＴとピンＣＴの間の抵抗器ＲＤＴは、デッドタイムを設定する。
【００７０】
動作周波数およびデッドタイムは、次のようにして決められる。
【００７１】
【数１】
2008506245.tif 000003
ただし、Ｖｖｃｏ＝４Ｖ、すなわち、点弧傾斜が完了し、ＲMAXが発振器に及ぼす影響は、それ以上はない。点弧傾斜の開始時の最大周波数は、次式で与えられる。
【００７２】
【数２】
2008506245.tif 000004
（ＬＯ１、ＬＯ２、ＨＯ１およびＨＯ２での）出力駆動信号のオン時間は、次式で与えられる。
【００７３】
【数３】
2008506245.tif 000005
デッドタイムは次式で算出される。
ＴDT＝ＲDT・ＣT・ｌｎ（２）
【００７４】
以上、本発明を、その特定の実施形態に即して説明してきたが、他の多くの変形形態および修正形態、ならびに他の使用法が、当業者には明らかであると思う。したがって、本発明は、本明細書における特定の開示によってではなく、特許請求の範囲によってのみ限定されるものである。
【図面の簡単な説明】
【００７５】
【図１】ハーフブリッジドライバを組み込んだ、本発明の集積回路を使用した回路の、第１の実施形態を示す図である。
【図２】図１の集積回路の機能ブロック図である。
【図３】図２の集積回路に関する状態図である。
【図４】フルブリッジおよび分離された高電圧帰還入力を組み込んだ、本発明による回路の第２の実施形態を示す図である。
【図５】フルブリッジ回路および分離のない低電圧帰還入力を組み込んだ、本発明のさらに別の実施形態を示す図である。
【図６】図４および５の集積回路に関する状態図である。
【図７】２つの調光モードでの回路の調光動作を説明するための波形図である。
【図８】本発明に従って安定器のスレーブモード接続を可能にする、本発明の一態様を示す図である。
【図９】ハーフブリッジを使用した本発明の別の実施形態に関する、スレーブモード接続図である。
【図１０】図４および５の集積回路に関する機能ブロック図である。
【符号の説明】
【００７６】
Ａ  補助２次側、補助巻線
ＣＢ  ブートストラップコンデンサ
ＣＢ１  ブートストラップコンデンサ
ＣＢ２  ブートストラップコンデンサ
ＣＤ  端子、停止遅延コンデンサ
ＣＯＭ  コモン
ＣＲ  端子、コンデンサ
ＣＳ  電流感知入力、端子
ＣＴ  端子、ピン、タイミング構成要素
ＣＶＣＯ  コンデンサ
ＥＮＮ  端子
ＤＩＭ  端子
ＤＴ  端子、ピン
ＨＯ  出力
ＨＯ１  出力
ＨＯ２  出力
ＩＣ１  安定器制御集積回路
ＩＲＥＦ  端子
ＬＯ  出力
ＬＯ１  出力
ＬＯ２  出力
ＭＩＮ  端子
ＭＯＤＥ  端子
Ｑ１  第１の出力トランジスタ、ハーフブリッジトランジスタ、ハイサイドスイッチ
Ｑ２  第２の出力トランジスタ、ハーフブリッジトランジスタ、ローサイドスイッチ
Ｑ４  ハイサイドスイッチ
Ｑ３  ローサイドスイッチ
ＲＤＴ  抵抗器
ＲＭＩＮ  タイミング構成要素、抵抗器
Ｓ  ２次側
ＳＤ  端子
ＳＹＮＣ  端子
Ｔ１  出力変圧器
Ｔ２  電流感知変圧器
ＶＢ１  端子
ＶＢ２  端子
ＶＣＣ  端子
ＶＣＯ  端子、電圧制御発振器入力、電圧制御発振器
ＶＦ  端子
ＶＳ  切換ノード
２０  レベルシフト回路
２０Ａ  スイッチＱ３用ドライバ
３０  ハイサイドドライバ
３０Ａ  スイッチＱ４用ドライバ
３２  ローサイドドライバ
４０  内部電流源
４２  トランジスタ
４４  スイッチ
４８  内部比較器
４９  トランジスタ
５０  内部比較器
５１  電流源
５２  ＮＯＲゲート
５４  ＡＮＤゲート
５６  ＡＮＤゲート
６０  比較器
６１  トランジスタ
【図１】
2008506245.tif 000006
【図２】
2008506245.tif 000007
【図３】
2008506245.tif 000008
【図４】
2008506245.tif 000009
【図５】
2008506245.tif 000010
【図６】
2008506245.tif 000011
【図７】
2008506245.tif 000012
【図８】
2008506245.tif 000013
【図９】
2008506245.tif 000014
【図１０】
2008506245.tif 000015
【国際調査報告】
2008506245.tif 000016
2008506245.tif 000017