(57)【要約】自己整合共振器フィルタ、自己整合結合式共振器フィルタ回路（２００）、ならびに、フィルタおよび回路を組み込むテレビジョンチューナ回路が本明細書に開示される。自己整合共振器フィルタは、チューナ回路の局部発振器（２０８）を梃子にし、オフチップコンポーネントの量を大幅に低減して実現することができる。自己整合共振器フィルタは、同調モード中に、抵抗素子の両端で測定される位相差に応答して所望の周波数で共振するように、同調可能共振器（２０６）の整合をとるように構成され、抵抗素子（２１４）は、ランモード中に、自己整合共振器フィルタからはずれるように切換えられる。自己整合結合式共振器フィルタ回路は、各共振器段が、他の共振器段によって影響を受けない状態で整合をとられることができるように、同調中に、個々の共振器段を分離するように構成される。テレビジョンチューナ回路は、比較的低コストで製造されることができ、一方、使用している間、高性能と動的に整合をとる能力を保持する。
2008546273.tif 000002
【特許請求の範囲】
【請求項１】
自己整合共振器フィルタ回路であって、
フィルタ出力ノードを有する同調可能共振器と、
発振器出力ノードを有しており、同発振器出力ノードで同調信号を発生するように構成された発振器と、
自己整合共振器フィルタ回路が同調モードにあるときに、前記発振器出力ノードと前記フィルタ出力ノードとの間に接続される抵抗素子と、
前記発振器出力ノードと前記フィルタ出力ノードとの間に結合されており、前記抵抗素子の両端の位相差を測定し、同位相差に応答して前記同調可能共振器を調整するように構成された位相検出器ループコントローラと、
を備える回路。
【請求項２】
回路入力ノードと、
前記回路入力ノード、前記抵抗素子、および前記フィルタ出力ノードに結合されており、自己整合共振器フィルタ回路用のランモードに相当するラン状態と、前記同調モードに相当する同調状態との間で切換わるように制御可能であるスイッチと、を備え、
同スイッチが、自己整合共振器フィルタ回路がランモードにあるときに、前記抵抗素子を前記フィルタ出力ノードからはずし、自己整合共振器フィルタ回路が同調モードにあるときに、前記抵抗素子を前記フィルタ出力ノードに接続するように構成される請求項１に記載の自己整合共振器フィルタ回路。
【請求項３】
前記スイッチが、自己整合共振器フィルタ回路がランモードにあるときに、前記回路入力ノードを前記フィルタ出力ノードに接続し、自己整合共振器フィルタ回路が同調モードにあるときに、前記回路入力ノードを前記フィルタ出力ノードからはずすように構成される請求項２に記載の自己整合共振器フィルタ回路。
【請求項４】
前記同調可能共振器が、可変キャパシタンス素子に並列にインダクタンス素子を備え、前記位相検出器ループコントローラが、前記位相差に応答して前記可変キャパシタンス素子を調整するように構成される請求項１に記載の自己整合共振器フィルタ回路。
【請求項５】
前記局部発振器、前記抵抗素子、前記位相検出器ループコントローラ、および前記可変キャパシタンス素子が、オンチップコンポーネントであり、
前記インダクタンス素子がオフチップコンポーネントである請求項４に記載の自己整合共振器フィルタ回路。
【請求項６】
前記位相検出器ループコントローラが、前記位相差がゼロ度の方へ駆動されるべく、前記同調可能共振器を調整するように構成される請求項１に記載の自己整合共振器フィルタ回路。
【請求項７】
前記発振器が、基準周波数で前記同調信号を発生するように構成され、前記位相検出器ループコントローラが、前記基準周波数で共振するように前記同調可能共振器を調整するように構成される請求項１に記載の自己整合共振器フィルタ回路。
【請求項８】
前記同調モードが、自己整合共振器フィルタ回路を含むシステムの各パワーアップサイクルにおいて実施される請求項１に記載の自己整合共振器フィルタ回路。
【請求項９】
前記同調モードが、チューナチャネルが自己整合共振器フィルタ回路について選択されるたびに実施される請求項１に記載の自己整合共振器フィルタ回路。
【請求項１０】
自己整合結合式共振器フィルタ回路であって、
第１フィルタ出力ノードを有する第１同調可能共振器段と、
前記第１フィルタ出力ノードに結合する第２フィルタ入力ノードを有する第２同調可能共振器段と、
自己整合結合式共振器フィルタ回路が第１同調モードにあるときに、前記第１同調可能共振器段の閉ループ同調のために、前記第１同調可能共振器段を前記第２同調可能共振器段から分離し、自己整合結合式共振器フィルタ回路が第２同調モードにあるときに、前記第２同調可能共振器段の同調を容易にするように構成されるスイッチングアーキテクチャと、
を備える自己整合結合式共振器フィルタ回路。
【請求項１１】
前記スイッチングアーキテクチャが、自己整合結合式共振器フィルタ回路が前記ランモードにあるときに、前記第１フィルタ出力ノードと前記第２フィルタ入力ノードとの間で結合用キャパシタンス素子を接続するように構成される請求項１０に記載の自己整合結合式共振器フィルタ。
【請求項１２】
前記第１同調可能共振器段が、第１同調可能共振器を備え、前記スイッチングアーキテクチャが、自己整合結合式共振器フィルタ回路が前記第１同調モードにあるときに、前記結合用キャパシタンス素子を前記第１同調可能共振器に並列に接続するように構成される請求項１１に記載の自己整合結合式共振器フィルタ回路。
【請求項１３】
前記第２同調可能共振器段が、第２同調可能共振器を備え、前記スイッチングアーキテクチャが、自己整合結合式共振器フィルタ回路が前記第２同調モードにあるときに、前記結合用キャパシタンス素子を前記第２同調可能共振器に並列に接続するように構成される請求項１１に記載の自己整合結合式共振器フィルタ回路。
【請求項１４】
発振器出力ノードを有する発振器をさらに備え、前記発振器が、前記発振器出力ノードで同調信号を発生するように構成され、前記第１同調可能共振器段が、前記発信器出力ノードに結合された第１基準入力ノードを含み、前記第２同調可能共振器段が、前記発信器出力ノードに結合された第２基準入力ノードを含む請求項１０に記載の自己整合結合式共振器フィルタ回路。
【請求項１５】
前記第１同調可能共振器段が、
前記第１フィルタ出力ノードに結合した第１同調可能共振器と、
自己整合結合式共振器フィルタ回路が前記第１同調モードにあるときに、前記第１基準入力ノードと前記第１フィルタ出力ノードとの間に接続された第１抵抗素子と、
前記第１基準入力ノードと前記第１フィルタ出力ノードとの間で結合されており、前記第１抵抗素子の両端の第１位相差を測定し、前記第１位相差に応答して前記第１同調可能共振器を調整するように構成された第１位相検出器ループコントローラとを備える請求項１４に記載の自己整合結合式共振器フィルタ回路。
【請求項１６】
回路入力ノードをさらに備え、前記スイッチングアーキテクチャが、
前記回路入力ノード、前記第１抵抗素子、および前記第１フィルタ出力ノードに結合されており、自己整合結合式共振器フィルタ回路用のランモードに相当するラン状態と、前記第１同調モードに相当する第１同調状態との間で切換わるように制御可能である第１スイッチを備え、
前記第１スイッチが、自己整合結合式共振器フィルタ回路が前記ランモードにあるときに、前記第１抵抗素子を前記第１フィルタ出力ノードからはずし、自己整合結合式共振器フィルタ回路が前記第１同調モードにあるときに、前記第１抵抗素子を前記第１フィルタ出力ノードに接続するように構成される請求項１５に記載の自己整合結合式共振器フィルタ回路。
【請求項１７】
前記第２同調可能共振器段が、
前記第２フィルタ出力ノードに結合する第２同調可能共振器と、
自己整合結合式共振器フィルタ回路が前記第２同調モードにあるときに、前記第２基準入力ノードと前記第２フィルタ出力ノードとの間に接続される第２抵抗素子と、
前記第２基準入力ノードと前記第２フィルタ出力ノードとの間に結合されており、前記第２抵抗素子の両端の第２位相差を測定し、前記第２位相差に応答して前記第２同調可能共振器を調整するように構成された第２位相検出器ループコントローラとを備える請求項１４に記載の自己整合結合式共振器フィルタ回路。
【請求項１８】
前記スイッチングアーキテクチャが、
前記第２抵抗素子と前記第２フィルタ出力ノードに結合されており、前記ラン状態と前記第２同調モードに相当する第２同調状態との間で切換わるように制御可能である第２スイッチを備え、
前記第２スイッチが、自己整合結合式共振器フィルタ回路が前記ランモードにあるときに、前記第２抵抗素子を前記第２フィルタ出力ノードからはずし、自己整合結合式共振器フィルタ回路が前記第２同調モードにあるときに、前記第２抵抗素子を前記第２フィルタ出力ノードに接続するように構成される請求項１７に記載の自己整合結合式共振器フィルタ回路。
【請求項１９】
第１同調可能共振器と、第２同調可能共振器と、前記第１同調可能共振器の出力と前記第２同調可能共振器の入力との間に結合された結合用コンデンサと、前記第１同調可能共振器の出力と前記第２同調可能共振器の入力との間に結合されたスイッチングアーキテクチャとを備える自己整合結合式共振器フィルタ回路を同調させる方法であって、
前記自己整合結合式共振器フィルタ回路が第１同調モードにあるときに、前記結合用コンデンサを前記第１同調可能共振器に並列に接続し、また、前記第１同調可能共振器の閉ループ同調のために、前記第１同調可能共振器を前記第２同調可能共振器から分離する第１同調状態に前記スイッチングアーキテクチャを設定すること、および、
前記自己整合結合式共振器フィルタ回路が第２同調モードにあるときに、前記結合用コンデンサを前記第２同調可能共振器に並列に接続し、また、前記第２同調可能共振器の閉ループ同調のために、前記第２同調可能共振器を前記第１同調可能共振器から分離する第２同調状態に前記スイッチングアーキテクチャを設定することを含む方法。
【請求項２０】
前記結合用コンデンサを介して、前記第１同調可能共振器の出力を前記第２同調可能共振器の入力に接続するラン状態に前記スイッチングアーキテクチャを設定することをさらに含む請求項１９に記載の方法。
【請求項２１】
前記自己整合結合式共振器フィルタ回路が、回路入力ノードをさらに備え、
前記ラン状態に前記スイッチングアーキテクチャを設定することが、前記第１同調可能共振器の入力を前記回路入力ノードに接続する請求項２０に記載の方法。
【請求項２２】
前記自己整合結合式共振器フィルタ回路が、回路入力ノードをさらに備え、
前記第１同調状態に前記スイッチングアーキテクチャを設定することが、前記第１同調可能共振器の入力を前記回路入力ノードからはずす請求項１９に記載の方法。
【請求項２３】
前記自己整合結合式共振器フィルタ回路の同調が、前記自己整合結合式共振器フィルタ回路を含むシステムの各パワーアップサイクルにおいて実施される請求項１９に記載の方法。
【請求項２４】
前記自己整合結合式共振器フィルタ回路のタイミングが、チューナチャネルが前記自己整合結合式共振器フィルタ回路について選択されるたびに実施される請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に電子回路に関し、より詳細には、テレビジョン受像機において使用するのに適したチューナ回路に関する。
【背景技術】
【０００２】
テレビジョンチューナシステム、回路、およびコンポーネントに関しては、多くの従来技術がある。チューナは、テレビジョン受像機の無線周波数（「ＲＦ」）入力段であり、チューナの役割は、全ての他のチャネルおよび望ましくないＲＦ信号を抑圧して所望のチャネルを選択することである。選択は、通常、３つの同調可能フィルタと１つまたは２つの固定フィルタを使用することによって達成される。３つの同調可能フィルタは、通常、増幅器に給電する単一同調式低損失段、および、増幅器に続く選択性が高く損失が大きい２重同調式段を利用する。固定同調式フィルタ（複数可）は、ダウンコンバージョンまたはミキサ段に続く。
【０００３】
テレビジョン受信をサポートするのに必要とされる全周波数範囲にわたって段を同調させることは実用的ではない。そのため、従来のチューナは、テレビジョン周波数範囲を３つの帯域（ＵＨＦ、ＶＨＦＨ、およびＶＨＦＬ）に分割し、それぞれの帯域は、全部で９つの同調可能段についてそれ自身の同調可能フィルタのセットを有する。通常動作では、チャネル選択は、ＲＦフィルタを所望周波数に同調させ、局部発振器を、中間周波数（「ＩＦ」）の中心周波数によって、所望周波数と異なる周波数に設定することによって達成される。
【０００４】
従来の単一変換テレビジョンチューナは、製造段階で、多数のコイルインダクタを物理的に調整することによって整合させた。多くの実際のチューナ内の９つの同調可能フィルタについて実施されなければならない、手作業による整合手順は、人手がかかり、高価な試験機器を必要とし、コストがかかる。さらに、こうしたテレビジョンチューナの工場での設定は、使用年数、温度変動、および物理的ハンドリングによって引き起こされるドリフトを受け易い。このように工場での設定で固定された同調可能フィルタのドリフトが大きいと、チューナ性能が低下する場合がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、工場での精密な整合の必要がない低コストテレビジョンチューナ回路が望ましい。さらに、コンポーネントのドリフトおよび変動によって普通なら生じることになる悪影響を減少させるために、使用時に、または、その寿命にわたって定期的に自己整合をとることになるテレビジョンチューナ回路が望ましい。
【課題を解決するための手段】
【０００６】
さらに、本発明の他の望ましい特徴および特性は、添付図面ならびに先の技術分野および背景技術に関連して考えられる、後続の詳細な説明および添付特許請求の範囲から明らかになるであろう。
【０００７】
本発明のより完全な理解は、以下の添付図を参照した詳細な説明、および特許請求の範囲を参照することによって得られるであろう。図では、同じ参照数字は、図全体を通して類似の要素を指す。
【発明を実施するための最良の形態】
【０００８】
以下の詳細な説明は例証であって、本発明や本出願の使用を制限することを意図しない。さらに、先行する技術分野、背景技術、要約、または以下の詳細な説明において明示されるかまたは暗示される、どんな理論によっても制限されない。
【０００９】
本発明は、本明細書において機能、ロジックブロックコンポーネントおよび種々の処理ステップに関して述べられる。こうしたブロックコンポーネントは、指定された機能を実施するように構成された任意の数のハードウェア、ソフトウェア、および／または、ファームウェアによって実現され得る。たとえば、本発明の実施形態は、１つ以上のマイクロプロセッサあるいは他の制御デバイスの制御下で種々の機能を実行することができる、種々の集積回路コンポーネント、たとえば、メモリ素子、ロジック素子、検索表などを採用してもよい。さらに、本発明が、任意の数の広帯域無線受信機用途に関連して実施され得ること、および、本明細書に述べるテレビジョンチューナ回路が、本発明についての１つの例示的な用途に過ぎない。
【００１０】
簡潔にするために、テレビジョン信号受信および処理、共振器フィルタ設計、位相検出、ＲＦスイッチングに関連する従来技法、およびシステムの他の機能（およびシステムの個々の動作コンポーネント）は、本明細書では詳細には述べない。さらに、本明細書に含まれる種々の図に示す接続線は、種々の要素間の機能的関係や物理的結合を例示的に表す。多くの代替のまたは付加的な機能または物理的接続が、実用的な実施形態に存在してもよい。
【００１１】
本明細書で使用されるように、「ノード」は、所与の信号、ロジックレベル、電圧、データパターン、電流、または量が、そこに存在する、任意の内部または外部基準点、接続点、接合部、信号線、導電性要素などを意味する。さらに、１つの物理要素によって、２つ以上のノードが実現されてもよい（また、共通ノードで受信されるかまたは出力されても、２つ以上の信号が、多重化されるか、変調されるか、または、その他の方法で識別されることができる）。
【００１２】
以下の説明は、「接続される(connected)」または「結合される(coupled)」ノードまたは特徴部を指す。本明細書で使用されるように、特に明示的に述べなければ、「結合される」は、１つのノード／特徴部が、必ずしも物理的にではなく、別のノード／特徴部に直接的にまたは間接的に結合することを意味する。本明細書で使用されるように、特に明示的に述べなければ、「接続される」は、１つのノード／特徴部が、別のノード／特徴部に直接的に接続することを意味する。特に、スイッチは、複数のノードに「結合され」てもよいが、それらのノードの全てが、常に、互いに「接続される」必要はない。スイッチは、スイッチの状態に応じて、異なるノードを互いに接続してもよい。さらに、本明細書に示す種々の略図は、要素のある例の配置構成を示すが、さらなる介在する要素、デバイス、特徴部、またはコンポーネントが、実際の実施形態で存在してもよい（所与の回路の機能が悪い影響を及ぼさないと仮定する）。
【００１３】
図１は、従来技術の単一変換テレビジョンチューナ１００の略回路図である。チューナ１００は、一般に、同調可能共振器フィルタ部１０２および図１において破線で示されるミキサ発振器ＰＬＬ（「ＭＯＰ」）集積回路（「ＩＣ」）１０４を含む。テレビジョンチューナ１００において、ＭＯＰ  ＩＣ１０４内のコンポーネントは、「オンチップ」コンポーネントであると考えられ、残りのコンポーネントは、「オフチップ」コンポーネントであると考えられる。一般に、テレビジョンチューナ１００は、チューナ入力１０６で広帯域ブロードキャストテレビジョン信号を受信し、入力信号を処理して、選択された視聴チャネルに相当する所望の出力信号を得る。出力信号は、チューナ出力１０８に提供される。
【００１４】
フィルタ部１０２は、３つの帯域（ＵＨＦ、ＶＨＦＨ、およびＶＨＦＬ）について同調可能フィルタリングを行うように分割される。この観点から、フィルタ部１０２は、ＵＨＦブランチ１１０、ＶＨＦＨブランチ１１２、およびＶＨＦＬブランチ１１４を含む。各ブランチは、選択された視聴チャネルに従って調整される３つの同調可能共振器フィルタを含む。テレビジョンチューナ１００は、選択された視聴チャネルに従ってＭＯＰ  ＩＣ１０４によって制御されるスイッチ１１６を介して３つのブランチのうちの１つを選択する。
【００１５】
ＭＯＰ  ＩＣ１０４は、一般に、スイッチ１１６、ミキサ１１８、増幅器１２０、局部発振器１２２、位相検出器ループコントローラ１２４、および分割器要素１２５を含む。テレビジョンチューナ１００はまた、オフチップＰＬＬループフィルタ１２６および水晶１２８などのオフチップ周波数基準を含む。これらのコンポーネントは、よく知られているＲＦ受信機方法およびＭＯＰ  ＩＣ１０４の基本動作に従って機能するように制御され、テレビジョンチューナ１００については、本明細書では詳細には述べない。簡潔に言うと、テレビジョンチューナ１００は、選択された視聴チャネルに応答して、スイッチ１１６を設定し、局部発振器１２２の周波数を調整し、フィルタ部１０２の選択されたブランチを同調させる。テレビジョンチューナ１００が、選択された視聴チャネルに同調すると、フィルタ部１０２の選択されたブランチは、所望のチャネル周波数の画像周波数を減衰させ、スイッチ１１６は、フィルタリングされた入力信号をミキサ１１８に提供する。ミキサ１１８は、フィルタリングされた入力信号を処理し、増幅器１２０への入力として使用するための所望の中間周波数（「ＩＦ」）信号を発生する。
【００１６】
フィルタ部１０２内の各共振器フィルタ（全部で９つ）は、通常、テレビジョンチューナ１００の生産中に製造現場で調整される。共振器フィルタは、周波数に対して局部発振器制御電圧を適切に追従させるように整合をとられなければならない。工場での初期整合の後、同調は、開ループ方式で実施され、フィルタ部１０２へ制御信号は、送出されるが、測定は行われない。手動同調に関連する労働コスト、経時的な共振器フィルタのドリフト、周波数変動に伴う性能差、およびユニットごとの性能差が、このタイプのテレビジョンチューナ１００に関連する実際の問題である。
【００１７】
本発明の例の実施形態に従って構成されたチューナは、一般に、テレビジョンチューナ１００に関連して上述したように動作する。しかし、こうしたチューナは、オンチップで作製することができる自己整合共振器フィルタ回路を採用する。チューナは、試験信号源としての局部発信器および共振器フィルタ回路の位相偏移を測定する単純な比較器を利用して、共振フィルタ回路が、その正しい共振周波数にいつ同調したかを決定する。チューナトポロジは、検出器および同調駆動回路と共に、内部試験信号源として局部発信器を使用することによる精密工場整合についての必要性をなくし、また、実施するのが非常に容易である。（工場整合の長期の安定性に依存するのではなく）各チャネル／周波数選択を、使用時に最適にすることができるため、チューナは、機械同調式チューナに比べて改善された性能を持つ。この観点から、チューナは、各パワーアップサイクルにおいてチャネルが選択されるたびに、または、必要とみなされるときはいつでも実施することができる閉ループ決定論的同調法を採用する。
【００１８】
上述したように、本発明の実用的な実施形態に従って構成されたチューナは、いくつかの自己整合共振器フィルタ回路を採用してもよい。この観点から、図２は、本発明の例の実施形態に従って構成された自己整合共振器フィルタ回路２００の略回路図である。実際には、共振器フィルタ回路２００の９つの個別具体化は、３つの帯域（たとえば、テレビジョンチューナ１００を参照されたい）を有する単一変換テレビジョンチューナにおいて利用され得る。
【００１９】
共振器フィルタ回路２００は、一般に、回路入力ノード２０２、回路出力ノード２０４、同調可能共振器２０６、発振器２０８、位相検出器ループコントローラ２１０、スイッチ２１２、および抵抗素子２１４を含む。
【００２０】
回路入力ノード２０２は入力信号を受信し、回路出力ノード２０４は入力信号に基づくフィルタリングされた出力信号を提供する。スイッチ２１２（この例では、単極双投スイッチである）は、回路入力ノード２０２に結合した第１入力２１６、抵抗素子２１４に結合した第２入力２１８、および、同調可能共振器２０６と回路出力ノード２０４に結合した共通出力ノード２２０を有する。スイッチ２１２は、共振器フィルタ回路２００用のランモードに相当するラン状態と共振器フィルタ回路２００用の同調モードに相当する同調状態との間で切換わるように制御可能である。図２では、スイッチ２１２の実線が、ラン状態を表し、スイッチ２１２の破線が、同調状態を表す。
【００２１】
同調可能共振器２０６は、回路出力ノード２０４に結合したフィルタ出力ノード２２２を含む（この例の実施形態では、フィルタ出力ノード２２２は、回路出力ノード２０４に相当する）。本発明の必要条件ではないが、同調可能共振器２０６は、可変キャパシタンス素子２２６に並列にインダクタンス素子２２４を含む。インダクタンス素子２２４の特定の値および可変キャパシタンス素子２２６のキャパシタンスの範囲は、所与の用途のニーズに合うように選択される。典型的なテレビジョンチューナ用途の場合、インダクタンス素子２２４は、３０ｎＨ〜１０００ｎＨの値を有してもよく、可変キャパシタンス素子２２６は、２ｐＦ〜３０ｐＦの調整可能なキャパシタンス範囲を有してもよい。この例の回路では、インダクタンス素子２２４および可変キャパシタンス素子２２６は、それぞれ、フィルタ出力ノード２２２とアースとの間に結合される。実際には、物理的サイズが比較的大きいため、インダクタンス素子２２４は、共振器フィルタ回路２００のオフチップコンポーネントであってよい（図２に示す全ての他のコンポーネントは、オンチップコンポーネントであることができる）。可変キャパシタンス素子２２６は、好ましくは、位相検出器ループコントローラ２１０によって提供される制御信号２２８に応答して調整される、オンチップバラクタ、スイッチトキャパシタンスアレイなどとして実現される。
【００２２】
発振器２０８（共振器フィルタ回路２００を組み込むチューナまたは受信機によって利用される局部発振器であってよい）は、発振器出力ノード２３０を有する。発振器２０８は、発振器出力ノード２３０において同調信号を発生するように適切に構成され制御され、共振器フィルタ回路２００が同調モードにあるときに、同調信号が基準周波数で発生する。同調信号が、必要に応じて位相検出器ループコントローラ２１０によって監視されることができるように、発振器出力ノード２３０は、位相検出器ループコントローラ２１０の第１入力２３２に結合されてもよい。この例では、発振器出力ノード２３０は、抵抗素子２１４の端にも結合される。そのため、抵抗素子２１４は、共振器フィルタ回路２００が同調モードにあるとき、発振器出力ノード２３０とフィルタ出力ノード２２２との間に接続される。抵抗素子２１４の値（共振器フィルタ回路２００の性能にとって重要ではない）は、検出可能な位相偏移特性を提供するように選択される。
【００２３】
位相検出器ループコントローラ２１０はまた、フィルタ出力ノード２２２に結合する第２入力２３４を含む。知られている技法によれば、位相検出器ループコントローラ２１０は、第１入力２３２上に存在する信号と第２入力２３４上に存在する信号との位相差を測定し、その位相差に応答して制御信号２２８を発生するように構成される。本明細書に述べる例の実施形態では、位相検出器ループコントローラ２１０は、発振器出力ノード２３０とフィルタ出力ノード２２２との間に結合され、抵抗素子２１４の両端の位相差を測定するように適切に構成され、共振器フィルタ回路２００が同調モードにあるときに、位相差に応答して同調可能共振器２０６を調整するように適切に構成される。この例では、制御信号２２８は、測定される位相差に応答して可変キャパシタンス素子２２６を調整する。
【００２４】
共振器フィルタ回路２００が同調モードにあるとき、スイッチ２１２は、同調状態に設定される。同調状態にあるときに、スイッチ２１２は、抵抗素子２１４をフィルタ出力ノード２２２に接続し、回路入力ノード２０２をフィルタ出力ノード２２２からはずす。こうして、スイッチ２１２は、同調可能共振器２０６を、回路入力ノード２０２を通して普通なら結合することになる任意の外部源または影響から分離する。共振器フィルタ回路２００がランモードにあるとき、スイッチ２１２は、ラン状態に設定される。ラン状態にあるとき、スイッチ２１２は、抵抗素子２１４をフィルタ出力ノード２２２からはずし、回路入力ノード２０２をフィルタ出力ノード２２２に接続する。
【００２５】
共振器フィルタ回路２００についての同調方法は、ここで、図３を参照して述べられるであろう。図３は、本発明の例の実施形態に従って構成された共振器フィルタ回路の同調特性を示すグラフである。図３では、プロット３００は、共振器フィルタ回路についての振幅応答を示し、プロット３００は、図３の右垂直スケールを使用する。プロット３００は、この例について、振幅応答が、７２．７ＭＨｚ（所望の共振周波数）においてどのようにピークに達するかを示す。残りのプロット（図３の左垂直スケールを使用する）は、可変キャパシタンス素子（たとえば、図２のキャパシタンス素子２２６）の異なる値について、抵抗素子（たとえば、図２の抵抗素子２１４）の両端で測定された位相を示す。プロット３０６は、２０ｐＦのキャパシタンス値についての周波数範囲にわたる位相測定値を示す。プロット３０６は、ピーク振幅が、７２．７ＭＨｚにおいて、抵抗素子の両端のゼロ度位相偏移に一致することを示す。特に、位相差が、周波数が７２．７ＭＨｚより高い場合に負であり、周波数が７２．７ＭＨｚより低い場合に正であることを、プロット３０６が、同様に示す。その結果、これは、測定された位相差の大きさと符合によって、共振器フィルタ回路の中心周波数を調整する決定論的技法を提供する。
【００２６】
プロット３０２は、１０ｐＦのキャパシタンス値についての位相測定値を示し、プロット３０４は、１５ｐＦのキャパシタンス値についての位相測定値を示し、プロット３０８は、２５ｐＦのキャパシタンス値についての位相測定値を示し、プロット３１０は、３０ｐＦのキャパシタンス値についての位相測定値を示す。これらの付加的なプロットは、異なるキャパシタンス値が、７２．７ＭＨｚにおいて、どのように非ゼロ位相をもたらすかを示す。図示するように、所望の中心周波数における正の位相は、キャパシタンス値が低過ぎることを示し、一方、所望の中心周波数における負の位相は、キャパシタンス値が高過ぎることを示す。これは、測定された位相差の大きさと符合によって、共振器フィルタ回路を同調させる決定論的技法を提供する。実際には、最大振幅値が、異なる動作条件について、また、同調される帯域の異なる位置について、変動する可能性があるため、共振器フィルタ回路の整合をとるのに、振幅応答だけ（プロット３００）を利用することはない。しかし、ゼロ位相値は、異なる動作条件および同調した帯域の複数の部分にわたって中心のままである。
【００２７】
上述したように、共振器フィルタ回路２００が同調モードにあるとき、発振器２０８は、同調可能共振器２０６についての所望の共振周波数に相当する基準周波数において同調信号を発生するように設定される。実際のテレビジョンチューナ用途では、発振器２０８は、約５０〜８００ＭＨｚの範囲内の周波数を発生するように構成される。位相検出器ループコントローラ２１０は、抵抗素子２１４の両端の位相差を測定し、位相差を解析して、制御信号２２８をどのように調節するかを決定する。たとえば、位相差が正である場合、位相検出器ループコントローラ２１０は、可変キャパシタンス素子２２６の値が増加するように、制御信号２２８を調整するであろう。対照的に、位相差が負である場合、位相検出器ループコントローラ２１０は、可変キャパシタンス素子２２６の値が減少するように、制御信号２２８を調整するであろう。この観点から、位相検出器ループコントローラ２１０は、位相差が、ゼロ度の方に追いやられるように同調可能共振器２０６を調整するように構成される。同調可能共振器２０６のこの調整によって、共振器２０６が、所望の共振周波数で（または、所望の共振周波数の実用的な閾量内にある周波数で）共振する。
【００２８】
同調可能共振器２０６が、整合をとられた後、その中心周波数についての同調パラメータは、必要なときに取り出すことができるように保存される。あるいは、同調可能共振器２０６が、各チャネル選択によって動的に同調する場合、スイッチ２１２がラン状態に置かれた後、その時の同調パラメータが維持されてもよい。ランモードで動作するとき、共振器フィルタ回路２００は、可変キャパシタンス素子２２６の値が維持されるように、同調パラメータを保存する。
【００２９】
実用的な実施形態では、共振器フィルタ回路２００の動作は、適したスイッチング制御ロジック、メモリ、およびおそらく他のコンポーネント（図２では示さず）によって、影響を受ける、支配される、かつ／または制御されてもよい。たとえば、スイッチ２１２は、適切なデジタルロジックによって制御されるＲＦスイッチであってよく、また、同調可能共振器２０６についての同調パラメータは、１つ以上のメモリ素子に記憶され（また、そこから取り出され）てもよい。こうした付加的なコンポーネントは、共振器フィルタ回路２００の実用的な実施態様に応じて、任意の数のオンチップおよび／またはオフチップ素子を含んでもよい。
【００３０】
上述した複数の共振器フィルタ回路は、スイッチングアーキテクチャを使用して組合されて、結合式共振器フィルタ回路を形成することができる。この観点から、図４は、第１同調モード状態で示される、本発明の例の実施形態に従って構成された自己整合結合式共振器フィルタ回路４００の略回路図であり、図５は、第２同調モード状態で示される、結合式共振器フィルタ回路４００の略回路図であり、図６は、ランモード状態で示される、結合式共振器フィルタ回路４００の略回路図である。結合式共振器フィルタ回路４００は、２つだけの共振器フィルタ段を含むが、実用的な実施形態は、任意の数の結合式共振器フィルタ段を含んでもよい。結合式共振器フィルタ回路４００は、共振器フィルタ回路２００と、いくつかの特徴、要素、および態様を共有し、こうした共通の特徴、要素、および態様は、本明細書では詳細には述べない。
【００３１】
結合式共振器フィルタ回路４００は、一般に、回路入力ノード４０２、回路出力ノード４０４、第１同調可能共振器段４０６、第２同調可能共振器段４０８、スイッチングアーキテクチャ(この例では、ＳＷ１、ＳＷ２、ＳＷ３、およびＳＷ４と表示されたスイッチを含む)、および発振器２０８を含む。図４〜６はまた、発振器４０９の２重使用、すなわち、整合回路要素用の信号源として、また、ランモードにおける受信機機能についての局部発振器としての使用を示すために、ミキサ４１１も示す。回路入力ノード４０２は、入力信号を受信し、回路出力ノード４０４は、入力信号に基づくフィルタリングされた出力信号を提供する。第１同調可能共振器段４０６は、第１フィルタ入力ノード４１０（この例では、回路入力ノード４０２に相当する）および第１フィルタ出力ノード４１２を含む。同様に、第２同調可能共振器段４０８は、第２フィルタ入力ノード４１４および第２フィルタ出力ノード４１６（この例では、回路出力ノード４０４に相当する）を含む。特に、第２フィルタ入力ノード４１４は、ＳＷ２および結合用キャパシタンス素子４１８を介して第１フィルタ出力ノード４１２に結合してもよい。実際には、結合用キャパシタンス素子４１８は、各チャネルについて固定である比較的小さなキャパシタンスである。たとえば、結合用キャパシタンス素子４１８は、実用的な実施形態では、同調コンデンサの値の約１％〜５％であってよい。一般に、各同調可能共振器段４０６／４０８は、実質的に、自己整合共振器フィルタ回路２００に関連して上述したように動作するように構成される。
【００３２】
第１同調可能共振器段４０６は、一般に、第１同調可能共振器（第１可変キャパシタンス素子４２２に並列の第１インダクタンス素子４２０を備える）、第１抵抗素子４２４、第１位相検出器ループコントローラ４２６を含む。第１同調可能共振器は、第１フィルタ出力ノード４１２に結合し、第１同調可能共振器段４０６の残りのコンポーネントは、共振器フィルタ回路２００について上述したように、互いに結合される。第２同調可能共振器段４０８は、一般に、第２同調可能共振器（第２可変キャパシタンス素子４３０に並列の第２インダクタンス素子４２８を備える）、第２抵抗素子４３２、第２位相検出器ループコントローラ４３４を含む。第２同調可能共振器は、第２フィルタ出力ノード４１６に結合し、第２同調可能共振器段４０８の残りのコンポーネントは、共振器フィルタ回路２００について上述したように、互いに結合される。
【００３３】
実用的な実施形態では、可変キャパシタンス素子４２２／４３０は、約２〜３０ｐＦの同調可能範囲を有することができる。図示しないが、同調可能共振器段４０６／４０８は、共通位相検出器ループコントローラを共有してもよい。
【００３４】
発振器４０９（結合式共振器フィルタ回路４００を組み込むチューナまたは受信機によって利用される局部発振器であってよい）は、発振器出力ノード４３６を有する。発振器４０９は、発振器出力ノード４３６において同調信号を発生するように適切に構成され制御され、共振器フィルタ回路４００が同調モードにあるときに、同調信号が基準周波数で発生する。発振器出力ノード４３６は、第１同調可能共振器段の第１基準入力ノード４３８および第２同調可能共振器段の第２基準入力ノード４４０に結合してもよい。この例では、発振器出力ノード４３６はまた、第１抵抗素子４２４の端に、第２抵抗素子４３２の端に、また、ミキサ４１１の発振器入力ノードに結合される。
【００３５】
結合式共振器フィルタ回路４００によって利用されるスイッチングアーキテクチャは、結合式共振器フィルタ回路４００が第１同調モード（図４に示す）にあるときに、第１同調可能共振器段４０６の閉ループ同調のために、第１同調可能共振器段４０６を第２同調可能共振器段４０８から分離するように適切に構成される。スイッチングアーキテクチャはまた、結合式共振器フィルタ回路４００が第２同調モードにあるときに、第２同調可能共振器段４０８の同調を容易にするように適切に構成される。この例では、スイッチングアーキテクチャは、結合式共振器フィルタ回路４００が第２同調モード（図５に示す）にあるときに、第２同調可能共振器段４０８の閉ループ同調のために第２同調可能共振器段４０８を第１同調可能共振器段４０６から分離するように構成される。上述したように、スイッチングアーキテクチャは、少なくとも、ＳＷ１、ＳＷ２、ＳＷ３、およびＳＷ４スイッチを含み、スイッチはそれぞれ、ランモードに相当するラン状態と、第１同調モードに相当する第１同調状態または第２同調モードに相当する第２同調状態との間で切換わるように制御可能である。
【００３６】
ＳＷ１スイッチは、回路入力ノード４０２に結合した１つの入力、第１抵抗素子４２４に結合した１つの入力、および第１フィルタ出力ノード４１２に結合した共通出力を有する。図４は、第１同調状態のＳＷ１スイッチを示し、図６は、ラン状態のＳＷ１スイッチを示す。結合式共振器フィルタ回路４００が第２同調モードにあるときに、ＳＷ１スイッチは、いずれかの位置にあることができる。ＳＷ２スイッチは、第１フィルタ出力ノード４１２に結合した１つの入力、アースに結合した１つの入力、および結合用キャパシタンス素子４１８の入力側に結合した共通出力を有する。図４は、第１同調状態のＳＷ２スイッチを示し、図５は、第２同調状態のＳＷ２スイッチを示し、図６は、ラン状態のＳＷ２スイッチを示す。ＳＷ３スイッチは、アースに結合した１つの入力、第２フィルタ出力ノード４１６に結合した１つの入力、および第２フィルタ入力ノード４１４に結合した共通入力を有する。図４は、第１同調状態のＳＷ３スイッチを示し、図５は、第２同調状態のＳＷ３スイッチを示し、図６は、ラン状態のＳＷ３スイッチを示す。ＳＷ４スイッチは、１つのフローティング入力、第２抵抗素子４３２に結合した１つの入力、および第２フィルタ出力ノード４１６に結合した共通出力を有する。図５は、第２同調状態のＳＷ４スイッチを示し、図６は、ラン状態のＳＷ４スイッチを示す。結合式共振器フィルタ回路４００が第１同調モードにあるときに、ＳＷ４スイッチは、いずれかの位置にあることができる。
【００３７】
図４を参照すると、第１同調モードの場合、スイッチングアーキテクチャ（すなわち、ＳＷ１スイッチ）は、回路入力ノード４０２を第１同調可能共振器段４０６からはずし、回路入力ノード４０２を第１フィルタ出力ノード４１２からはずし、第１抵抗素子４２４を第１フィルタ出力ノード４１２に接続する。さらに、スイッチングアーキテクチャ（すなわち、ＳＷ２スイッチおよびＳＷ３スイッチ）は、第１同調可能共振器に並列に結合用キャパシタンス素子４１８を接続する。換言すれば、第１インダクタンス素子４２０、第１可変キャパシタンス４２２、および結合用キャパシタンス素子４１８は、全て、共振器フィルタ回路４００が第１同調モードにあるときに、第１フィルタ出力ノード４１２とアースとに間に接続される。さらに、スイッチングアーキテクチャ（すなわち、ＳＷ３スイッチ）は、第１同調可能共振器段４０６を第２同調可能共振器段４０８からはずし、第２同調可能共振器段４０８の存在が、第１同調可能共振器段４０６のタイミングに影響を与えないように、第１同調可能共振器段４０６の閉ループ同調のために分離を提供する。
【００３８】
第１同調可能共振器段４０６の同調は、共振器フィルタ回路２００について上述したように実施される。しかし、結合用キャパシタンス素子４１８は、第１同調可能共振器に含まれ、可変キャパシタンス素子４２２の調整は、結合用キャパシタンス素子４１８の包含を反映するであろう。簡潔に言うと、第１抵抗素子４２４は、第１基準入力ノード４３８と第１フィルタ出力ノード４１２との間に接続され、第１位相検出器ループコントローラ４２６が、第１抵抗素子４２４の両端の位相差を測定することを可能にする。上述したように、第１位相検出器ループコントローラ４２６は、測定された位相差に応答して第１同調可能共振器（たとえば、可変キャパシタンス素子４２２）を調整して、位相差をゼロ度の方へ追いやる。
【００３９】
図５を参照すると、第２同調モードの場合、スイッチングアーキテクチャ（すなわち、ＳＷ１スイッチ）は、回路入力ノード４０２を第１同調可能共振器段４０６に接続し、回路入力ノード４０２を第１フィルタ出力ノード４１２に接続し、第１抵抗素子４２４を第１フィルタ出力ノード４１２からはずす。第２同調モードでは、ＳＷ１スイッチは、いずれかの位置にあることができるが、ＳＷ１スイッチは、図５に示す位置にある場合、図６に示すランモードについて既に正しい状態にある。さらに、スイッチングアーキテクチャ（すなわち、ＳＷ２スイッチおよびＳＷ３スイッチ）は、第２同調可能共振器に並列に結合用キャパシタンス素子４１８を接続する。換言すれば、第２インダクタンス素子４２８、第２可変キャパシタンス４３０、および結合用キャパシタンス素子４１８は、全て、共振器フィルタ回路４００が第２同調モードにあるときに、第２フィルタ出力ノード４１６とアースとに間に接続される。特に、結合用キャパシタンス素子４１８は、第１と第２の両方の同調可能共振器段についての同調パラメータの決定に寄与する。さらに、スイッチングアーキテクチャ（すなわち、ＳＷ２スイッチ）は、第１同調可能共振器段４０６を第２同調可能共振器段４０８からはずし、第１同調可能共振器段４０６の存在が、第２同調可能共振器段４０８のタイミングに影響を与えないように、第２同調可能共振器段４０８の閉ループ同調のために分離を提供する。最後に、スイッチングアーキテクチャ（すなわち、ＳＷ４スイッチ）は、第２抵抗素子４３２を第２フィルタ出力ノード４１６に接続する。
【００４０】
第２同調可能共振器段４０８の同調は、共振器フィルタ回路２００について上述したように実施される。しかし、結合用キャパシタンス素子４１８は、第２同調可能共振器に含まれ、可変キャパシタンス素子４３０の調整は、結合用キャパシタンス素子４１８の包含を反映するであろう。簡潔に言うと、第２抵抗素子４３２は、第２基準入力ノード４４０と第２フィルタ出力ノード４１６との間に接続され、第２位相検出器ループコントローラ４３４が、第２抵抗素子４３２の両端の位相差を測定することを可能にする。上述したように、第２位相検出器ループコントローラ４３４は、測定された位相差に応答して第２同調可能共振器（たとえば、可変キャパシタンス素子４３０）を調整して、位相差をゼロ度の方へ追いやる。
【００４１】
第１および第２共振器段４０６／４０８の同調は、それぞれの所望のチャネル周波数について実施されて、各チャネルについて同調パラメータおよび設定を得ることができる。同調パラメータおよび設定は、特定のチャネルが選択されるときに取り出すために、適したメモリ素子（図示せず）に保存されてもよい。あるいは、第１および第２共振器段４０６／４０８は、特定のチャネルの選択に応答してリアルタイムに同調することができる。
【００４２】
共振器フィルタ回路４００の代替の実施形態は、第２同調可能共振器段４０８の同調中に、第１同調可能共振器段４０６を第２同調可能共振器段４０８から分離する必要はない。むしろ、第１同調可能共振器段４０６は、同調すると、第２同調可能共振器段４０８についての試験信号源の役をすることができ、第２同調可能共振器段４０８は、上述した方法と同じ方法で同調することができる。共振器フィルタ回路が３つ以上の段を含む場合、それぞれの後続の同調可能共振器段は、先行する段が同調した後に、同様に同調することができる。換言すれば、それぞれの後続の同調可能共振器段は、先行する段の組合せから得られる試験信号に基づいて同調することができる。
【００４３】
図６を参照すると、ランモードの場合、スイッチングアーキテクチャ（すなわち、ＳＷ１スイッチ）は、回路入力ノード４０２を第１同調可能共振器段４０６に接続し、回路入力ノード４０２を第１フィルタ出力ノード４１２に接続し、第１抵抗素子４２４を第１フィルタ出力ノード４１２からはずす。さらに、スイッチングアーキテクチャ（すなわち、ＳＷ２スイッチおよびＳＷ３スイッチ）は、第１フィルタ出力ノード４１２と第２フィルタ出力ノード４１４との間に結合用キャパシタンス素子４１８を接続する。換言すれば、結合用キャパシタンス素子４１８は、２つの同調可能共振器段を一緒に結合するのに役立つ。さらに、スイッチングアーキテクチャ（すなわち、ＳＷ３スイッチ）は、結合用キャパシタンス素子４１８を第２フィルタ出力ノード４１６に接続し、スイッチングアーキテクチャ（すなわち、ＳＷ４スイッチ）は、第２抵抗素子４３２を第２フィルタ出力ノード４１６からはずす。ランモードでは、発振器４０９は、所望の基準周波数に設定される（実用的なテレビジョンチューナ用途では、発振器４０９は、選択された視聴チャネルに従って調整される）。さらに、第１および第２共振器段４０６／４０８についての適切な同調パラメータは、結合式共振器フィルタ回路４００が正しい周波数をフィルタリングすることを可能にするように提供される。
【００４４】
実際には、結合式共振器フィルタ回路４００は、ＩＣ４５０上で実現することができる（図６において、破線として示されるが、図４および図５では示されない）。図６に示すように、第１インダクタンス素子４２０および第２インダクタンス素子４２８は、その物理的サイズのために、オフチップコンポーネントとして実現されてもよく、結合式共振器フィルタ回路４００の全ての他のコンポーネントは、オンチップコンポーネントとして実現することができる。そのため、共振器フィルタ回路４００は、４つの入／出力ポート（１つは回路入力用、１つは回路出力用、１つは第１インダクタンス素子４２０用、１つは第２インダクタンス素子４２８用）を持つように作製することができる。
【００４５】
上述した自己整合同調可能共振器フィルタ回路は、実用的なテレビジョンチューナ回路において利用されてもよい。この観点から、組合せた状態の図７および図８は、本発明の例の実施形態に従って構成されたテレビジョンチューナ回路５００の略回路図である。テレビジョンチューナ回路５００の一般的なトポロジは、図１に示す従来技術の単一変換チューナトポロジと同じである。テレビジョンチューナ回路５００は、一般に、ＭＯＰ部５０１に結合した同調可能共振器フィルタ部を含む。同調可能共振器フィルタ部は、ＵＨＦブランチ（インダクタンス素子Ｌ１、Ｌ４、Ｌ７および対応する並列接続された可変キャパシタンス素子を含む上ブランチ）、ＶＨＦＨブランチ（インダクタンス素子Ｌ２、Ｌ５、Ｌ８および対応する並列接続された可変キャパシタンス素子を含む中央ブランチ）、および、ＶＨＦＬブランチ（インダクタンス素子Ｌ３、Ｌ６、Ｌ９および対応する並列接続された可変キャパシタンス素子を含む下ブランチ）を含む。各ブランチは、選択された視聴チャネルに従って調整される３つの同調可能共振器フィルタを含む。テレビジョンチューナ回路５００は、スイッチ５０２、５０４、５０６、５０８、５１０、および５１２を介して３つのブランチの１つを選択し、スイッチはそれぞれ、選択された視聴チャネルに応答して制御される。図７および図８は、ＵＨＦブランチが、ランモードの動作のために選択されたスイッチング状態を示す。
【００４６】
この例では、任意所与のブランチについて第１同調可能共振器段が、位相検出器ループコントローラ５１４によって同調し、任意所与のブランチについて第２同調可能共振器段が、位相検出器ループコントローラ５１６によって同調し、任意所与のブランチについて第３同調可能共振器段が、位相検出器ループコントローラ５１８によって同調する。これらの位相検出器ループコントローラは、上述した自己整合技法を実施するように適切に構成される。スイッチ５０２、５０４、５０６、５０８、５１０、および５１２、ならびに、スイッチＳＷ１、ＳＷ２、およびＳＷ３は、各ブランチにおいて、結合式共振器フィルタ回路の分離された同調を可能にするように制御される。たとえば、ＵＨＦブランチ内で第１同調可能共振器段の同調をとるとき、スイッチ５０２は、スイッチ５０２は、その極がフローティングになるように設定され、スイッチ５０４は、図７に示すように設定され、ＳＷ１スイッチは、Ｒ１抵抗素子をノード５２０に接続するように設定され、スイッチ５０６は、その極がフローティングになるように設定される。実際には、入力フィルタ出力インピーダンスが、対象となる周波数で非リアクタンス性であるとき、入力は、フローティングのままにされる。そうでなければ、入力フィルタ内の任意のリアクタンスを補償するために、入力は接続されたままにされ、入力フィルタの前で切換えが行われる。この構成は、この同調可能共振器段を、その入力と出力に普通なら接続されることになるコンポーネントから分離する。発振器５２２は、同調用の所望の基準周波数で同調信号を発生する。
【００４７】
各ブランチにおける第２および第３同調可能共振器段は、結合式共振器フィルタ回路４００について上述した方法と同じ方法で一緒に結合される。したがって、テレビジョンチューナ回路５００内のスイッチは、必要に応じてそれぞれの同調可能共振器段を分離して、それぞれの同調可能共振器に並列に結合用キャパシタンス素子５２４を接続するように、また、テレビジョンチューナ回路５００がランモードにあるときに、同調可能共振器段間に結合用キャパシタンス素子５２４を接続するように適切に制御される。
【００４８】
図には示さないが、上述した自己整合共振器フィルタ回路はまた、ＩＦ  ＳＡＷフィルタ（通常、費用がかかるオフチップコンポーネントである）を置換えるために、その他の点では従来の２重変換チューナ回路構成内に組み込まれることができる。こうした実施態様では、自己整合共振器フィルタ回路は、ＳＡＷフィルタに対する、費用がかからず、実施が容易な代替物を提供する。
【００４９】
上述した技法および回路は、テレビジョンセット、ＶＣＲ、ケーブルテレビジョンセットトップボックス、パーソナルコンピュータチューナカードなどに組み込まれるチューナ回路などの広帯域受信機において実施されることができる。上述した技法および回路は、携帯電話などの他の無線受信機デバイスにおいて実施されてもよい。自己整合共振器フィルタ回路は、低電力で動作し、手動同調技法およびより多くのオフチップコンポーネントを利用する従来回路より低コストで製造することができる。実際には、本明細書で述べる回路は、単一変換チューナに対して高い性能と低い組み立てコストをもたらし、２重変換チューナの高コストＳＡＷフィルタをなくすことが可能である。さらに、共振器フィルタ回路は、集積化されたＲＦスイッチング、ＰＬＬ回路、および制御状態マシンが、従来のチップベースチューナにおいて全て共通要素であるため、実現するのが比較的簡単である。
【００５０】
要約すると、本発明の例の実施形態に従って構成されるシステム、デバイス、および方法は、
自己整合共振器フィルタ回路であって、フィルタ出力ノードを有する同調可能共振器と、
発振器出力ノードを有しており、発振器出力ノードで同調信号を発生するように構成された発振器と、自己整合共振器フィルタ回路が同調モードにあるときに、発振器出力ノードとフィルタ出力ノードとの間に接続される抵抗素子と、発振器出力ノードとフィルタ出力ノードとの間に結合されており、抵抗素子の両端の位相差を測定し、位相差に応答して同調可能共振器を調整するように構成された位相検出器ループコントローラとを備える自己整合共振器フィルタ回路に関する。自己整合共振器フィルタ回路は、さらに、回路入力ノードと、回路入力ノード、抵抗素子、およびフィルタ出力ノードに結合されており、自己整合共振器フィルタ回路用のランモードに相当するラン状態と、同調モードに相当する同調状態との間で切換わるように制御可能であるスイッチとを備えてもよく、スイッチは、自己整合共振器フィルタ回路がランモードにあるときに、抵抗素子をフィルタ出力ノードからはずし、自己整合共振器フィルタ回路が同調モードにあるときに、前記抵抗素子を前記フィルタ出力ノードに接続するように構成される。スイッチは、自己整合共振器フィルタ回路がランモードにあるときに、回路入力ノードをフィルタ出力ノードに接続し、自己整合共振器フィルタ回路が同調モードにあるときに、回路入力ノードをフィルタ出力ノードからはずすように構成されてもよい。同調可能共振器は、可変キャパシタンス素子に並列にインダクタンス素子を備え、位相検出器ループコントローラは、位相差に応答して可変キャパシタンス素子を調整するように構成される。局部発振器、抵抗素子、位相検出器ループコントローラ、および可変キャパシタンス素子は、オンチップコンポーネントであることができ、インダクタンス素子は、オフチップコンポーネントであることができる。位相検出器ループコントローラは、位相差がゼロ度の方へ追いやられるように同調可能共振器を調整するように構成される。発振器は、基準周波数で同調信号を発生するように構成されてもよく、位相検出器ループコントローラは、基準周波数で共振するように同調可能共振器を調整するように構成されてもよい。同調モードは、自己整合共振器フィルタ回路を含むシステムの各パワーアップサイクルにおいて、かつ／または、チューナチャネルが自己整合共振器フィルタ回路について選択されるたびに実施されることができる。
【００５１】
自己整合結合式共振器フィルタ回路であって、第１フィルタ出力ノードを有する第１同調可能共振器段と、第１フィルタ出力ノードに結合する第２フィルタ入力ノードを有する第２同調可能共振器段と、自己整合結合式共振器フィルタ回路が第１同調モードにあるときに、第１同調可能共振器段の閉ループ同調のために、第１同調可能共振器段を第２同調可能共振器段から分離し、自己整合結合式共振器フィルタ回路が第２同調モードにあるときに、第２同調可能共振器段の同調を容易にするように構成されるスイッチングアーキテクチャとを備える自己整合結合式共振器フィルタ回路。スイッチングアーキテクチャは、自己整合結合式共振器フィルタ回路が第２同調モードにあるときに、第２同調可能共振器段の閉ループ同調のために、第２同調可能共振器段を第１同調可能共振器段から分離するように構成されてもよい。自己整合結合式共振器フィルタ回路は、さらに、回路入力ノードを備えてもよく、スイッチングアーキテクチャは、自己整合結合式共振器フィルタ回路がランモードにあるときに、回路入力ノードを第１同調可能共振器段に接続し、自己整合結合式共振器フィルタ回路が第２同調モードにあるときに、回路入力ノードを第１同調可能共振器段からはずすように構成される。スイッチングアーキテクチャは、自己整合結合式共振器フィルタ回路がランモードにあるときに、第１フィルタ出力ノードと第２フィルタ入力ノードとの間で結合用キャパシタンス素子を接続するように構成されてもよい。第１同調可能共振器段は、第１同調可能共振器を備えてもよく、スイッチングアーキテクチャは、自己整合結合式共振器フィルタ回路が第１同調モードにあるときに、結合用キャパシタンス素子を第１同調可能共振器に並列に接続するように構成されてもよい。第２同調可能共振器段は、第２同調可能共振器を備えてもよく、スイッチングアーキテクチャは、自己整合結合式共振器フィルタ回路が第２同調モードにあるときに、結合用キャパシタンス素子を第２同調可能共振器に並列に接続するように構成されてもよい。自己整合結合式共振器フィルタ回路は、さらに、発振器出力ノードを有する発振器を備えてもよく、発振器は、発振器出力ノードで同調信号を発生するように構成され、第１同調可能共振器段は、発信器出力ノードに結合された第１基準入力ノードを含み、第２同調可能共振器段は、発信器出力ノードに結合された第２基準入力ノードを含む。第１同調可能共振器段は、第１フィルタ出力ノードに結合した第１同調可能共振器と、自己整合結合式共振器フィルタ回路が第１同調モードにあるときに、第１基準入力ノードと第１フィルタ出力ノードとの間に接続された第１抵抗素子と、第１基準入力ノードと第１フィルタ出力ノードとの間で結合されており、第１抵抗素子の両端の第１位相差を測定し、第１位相差に応答して第１同調可能共振器を調整するように構成された第１位相検出器ループコントローラとを備えてもよい。第１同調可能共振器は、第１可変キャパシタンス素子に並列に第１インダクタンス素子を備えてもよく、第１位相検出器ループコントローラは、第１位相差に応答して第１可変キャパシタンス素子を調整するように構成される。第１位相検出器ループコントローラは、第１位相差がゼロ度に追いやられるように第１同調可能共振器を調整するように構成されることができる。自己整合結合式共振器フィルタ回路は、さらに、回路入力ノードをさらに備えてもよく、スイッチングアーキテクチャは、回路入力ノード、第１抵抗素子、および第１フィルタ出力ノードに結合されており、自己整合結合式共振器フィルタ回路用のランモードに相当するラン状態と、第１同調モードに相当する第１同調状態との間で切換わるように制御可能である第１スイッチを備えてもよく、第１スイッチは、自己整合結合式共振器フィルタ回路がランモードにあるときに、第１抵抗素子を第１フィルタ出力ノードからはずし、自己整合結合式共振器フィルタ回路が第１同調モードにあるときに、第１抵抗素子を第１フィルタ出力ノードに接続するように構成される。第２同調可能共振器段は、第２フィルタ出力ノードに結合する第２同調可能共振器と、自己整合結合式共振器フィルタ回路が第２同調モードにあるときに、第２基準入力ノードと第２フィルタ出力ノードとの間に接続される第２抵抗素子と、第２基準入力ノードと第２フィルタ出力ノードとの間に結合されており、第２抵抗素子の両端の第２位相差を測定し、第２位相差に応答して第２同調可能共振器を調整するように構成された第２位相検出器ループコントローラとを備えてもよい。第２同調可能共振器は、第２可変キャパシタンス素子に並列に第２インダクタンス素子を備えてもよく、第２位相検出器ループコントローラは、第２位相差に応答して第２可変キャパシタンス素子を調整するように構成されてもよい。第２位相検出器ループコントローラは、第２位相差がゼロ度に追いやられるように第２同調可能共振器を調整するように構成されてもよい。スイッチングアーキテクチャは、第２抵抗素子と第２フィルタ出力ノードに結合されており、ラン状態と第２同調モードに相当する第２同調状態との間で切換わるように制御可能である第２スイッチを備え、第２スイッチは、自己整合結合式共振器フィルタ回路がランモードにあるときに、前記第２抵抗素子を第２フィルタ出力ノードからはずし、自己整合結合式共振器フィルタ回路が第２同調モードにあるときに、第２抵抗素子を第２フィルタ出力ノードに接続するように構成される。
【００５２】
第１同調可能共振器と、第２同調可能共振器と、第１同調可能共振器の出力と第２同調可能共振器の入力との間に結合された結合用コンデンサと、第１同調可能共振器の出力と第２同調可能共振器の入力との間に結合されたスイッチングアーキテクチャとを備える自己整合結合式共振器フィルタ回路を同調させる方法であって、自己整合結合式共振器フィルタ回路が第１同調モードにあるときに、結合用コンデンサを第１同調可能共振器に並列に接続し、また、第１同調可能共振器の閉ループ同調のために、第１同調可能共振器を第２同調可能共振器から分離する第１同調状態にスイッチングアーキテクチャを設定すること、および、自己整合結合式共振器フィルタ回路が第２同調モードにあるときに、結合用コンデンサを第２同調可能共振器に並列に接続し、また、第２同調可能共振器の閉ループ同調のために、第２同調可能共振器を第１同調可能共振器から分離する第２同調状態にスイッチングアーキテクチャを設定することを含む方法。方法は、さらに、結合用コンデンサを介して、第１同調可能共振器の出力を第２同調可能共振器の入力に接続するラン状態にスイッチングアーキテクチャを設定することを含む。自己整合結合式共振器フィルタ回路は、さらに、回路入力ノードを備え、ラン状態にスイッチングアーキテクチャを設定することは、第１同調可能共振器の入力を回路入力ノードに接続する。自己整合結合式共振器フィルタ回路は、さらに、回路入力ノードを備え、第１同調状態にスイッチングアーキテクチャを設定することは、第１同調可能共振器の入力を回路入力ノードからはずす。
【００５３】
少なくとも１つの例の実施形態が、先の詳細な説明で提示されたが、多数の変形が存在することが理解されるべきである。本明細書に述べる１つ以上の例の実施形態が、本発明の範囲、適用可能性、または構成をいずれの点でも制限することを意図しないこと    も理解されるべきである。むしろ、先の詳細な説明は、１つ以上の述べた実施形態を実施するための好都合なロードマップを当業者に提供するであろう。添付特許請求の範囲に述べる本発明の範囲およびその法的な等価物から逸脱することなく、要素の機能および配置構成に種々の変更を行うことができることが理解されるべきである。
【図面の簡単な説明】
【００５４】
【図１】従来技術の単一変換テレビジョンチューナの略回路図。
【図２】本発明の例の実施形態に従って構成された共振器フィルタ回路の略回路図。
【図３】本発明の例の実施形態に従って構成された共振器フィルタ回路の同調特性を示すグラフ。
【図４】第１同調モード状態で示される、本発明の例の実施形態に従って構成された結合式共振器フィルタ回路の略回路図。
【図５】第２同調モード状態で示される、図４に示す結合式共振器フィルタ回路の略回路図。
【図６】ランモード状態で示される、図４に示す結合式共振器フィルタ回路の略回路図。
【図７】本発明の例の実施形態に従って構成されたテレビジョンチューナ回路の略回路図の第１部分。
【図８】図７に示す略回路図の第２部分。
【図１】
2008546273.tif 000003
【図２】
2008546273.tif 000004
【図３】
2008546273.tif 000005
【図４】
2008546273.tif 000006
【図５】
2008546273.tif 000007
【図６】
2008546273.tif 000008
【図７】
2008546273.tif 000009
【図８】
2008546273.tif 000010
【国際調査報告】
2008546273.tif 000011