(57)【要約】  第１の出力信号（ＶＯＰ）および第２の出力信号（ＶＯＮ）を発生する回路（４００）。この回路は、基準値を有する基準信号入力（ＶＲＥＦ）と、第１の位置決め回路（３００）と、第２の位置決め回路（３２０）とを含む。第１の位置決め回路は、第１の差動入力信号（ＶＯＰ）および基準信号に応じて第１の出力信号を発生し、第２の位置決め回路は、第２の差動入力信号（ＶＮ）および基準信号に応じて第２の出力信号（ＶＯＮ）を発生する。一実施態様の場合には、位置決め回路は逆ピーク検出器であってもよい。第１の出力信号の最小値および第２の出力信号の最小値は、基準値以上の値のところの共通の軸に沿って位置する。
2008539653.tif 000002
【特許請求の範囲】
【請求項１】
第１の出力信号および第２の出力信号を発生するように構成された回路であって、
基準値を有する基準信号入力と、
第１の差動入力信号および前記基準信号に応じて、第１の出力信号を発生するように構成された第１の位置決め回路と、
第２の差動入力信号および前記基準信号に応じて、第２の出力信号を発生するように構成された第２の位置決め回路と、を備え、
前記第１の出力信号の最小値および前記第２の出力信号の最小値が、前記基準値以上である回路。
【請求項２】
前記第１の位置決め回路が、第１の逆ピーク検出器を備える請求項１に記載の回路。
【請求項３】
前記第１の逆ピーク検出器が、
第１のノードのところで第１の抵抗と結合する第１のコンデンサであって、前記第１の差動入力信号を受信する第１のコンデンサと、
前記第１のノードと結合している第１のダイオードと、
前記第１のノードとアースとの間に結合している第１のスイッチと、
第２のノードと前記第１のダイオードの間に結合している第１のアンプであって、前記基準信号および前記第１の出力信号を受信するように構成された第１のアンプと、
前記第１のノードと前記第２のノードとの間に結合している第１のバッファであって、前記第１の出力信号を発生するように構成された第１のバッファと、を備え、
前記第１の出力信号の最小値が前記基準値より上に位置する請求項２に記載の回路。
【請求項４】
前記第１のダイオードが、前記第１の差動入力信号が最小値に等しい場合に、前記第１のノードのところの電圧が、前記基準値に維持されるように、前記コンデンサを駆動する請求項３に記載の回路。
【請求項５】
前記第１の出力信号の最小値が前記基準値以下にならないように、前記第１の出力信号の最小値が前記基準値より大きい請求項３に記載の回路。
【請求項６】
前記第１の差動入力信号が最小値を有している場合に、前記第１の出力信号の最小値が、ほぼ前記基準値に等しい請求項３に記載の回路。
【請求項７】
前記第１の出力信号が、前記基準値より大きい値にシフトした前記第１の差動入力信号のレプリカである請求項３に記載の回路。
【請求項８】
前記第２の位置決め回路が、第２の逆ピーク検出器を備える請求項１に記載の回路。
【請求項９】
前記第２の逆ピーク検出器が、
第３のノードのところで第２の抵抗と結合している第２のコンデンサであって、前記第２の差動入力信号を受信する第２のコンデンサと、
前記第３のノードと結合している第２のダイオードと、
前記第３のノードとアースとの間に結合している第２のスイッチと、
前記第４のノードと前記第２のダイオードとの間に結合している第２のアンプであって、前記基準信号および前記第２の出力信号を受信するように構成された第２のアンプと、
前記第３のノードと前記第４のノードとの間に結合している第２のバッファであって、前記第２の出力信号を発生するように構成された第２のバッファと、を備え、
前記第２の出力信号の最小値が前記基準値より上に位置する請求項８に記載の回路。
【請求項１０】
前記第２のダイオードが、前記第２の差動入力信号が最小値に等しい場合に、前記第３のノードのところの電圧が前記基準値に維持されるように、前記コンデンサを駆動する請求項９に記載の回路。
【請求項１１】
前記第２の出力信号の最小値が前記基準値より低くならないように、前記第２の出力信号の最小値が前記基準値より大きい請求項９に記載の回路。
【請求項１２】
前記第２の差動入力信号が最小値を有している場合に、前記第２の出力信号の最小値が、ほぼ前記基準値に等しい請求項９に記載の回路。
【請求項１３】
前記第２の出力信号が、前記基準値より大きい値にシフトした第２の差動入力信号のレプリカである請求項９に記載の回路。
【請求項１４】
前記第１の出力信号および前記第２の出力信号が相互にオフセットしないように、前記第１の出力信号および前記第２の出力信号が共通の基準を共有する請求項１に記載の回路。
【請求項１５】
前記基準値以上の値のところの共通の軸に沿って前記第１の差動入力信号および前記第２の差動入力信号を位置決めすることにより、前記第１の差動入力信号および前記第２の差動入力信号の論理しきい値を暗黙のうちに入手するために、前記第１の位置決め回路および前記第２の位置決め回路が使用される請求項１に記載の回路。
【請求項１６】
入力信号を受信するように構成され、また第１の入力信号および第２の入力信号を発生するように構成された差動コンバータと、
前記第１の入力信号および前記第２の入力信号を受信するように構成され、また第１の差動入力信号および第２の差動入力信号を発生するように構成されたアンプと、をさらに備える請求項１に記載の回路。
【請求項１７】
前記入力信号が論理１を有するか否かを判定するために、前記第１の入力信号と前記第２の入力信号を比較するように構成された比較器をさらに備える請求項１６に記載の回路。
【請求項１８】
前記比較器が、前記第１の出力信号が前記第２の出力信号より大きいと判定した場合に、前記入力信号が論理１を有し、前記比較器が、前記第１の出力信号が前記第２の出力信号より小さいと判定した場合に、前記入力信号が論理０を有する請求項１７に記載の回路。
【請求項１９】
逆ピーク検出器回路であって、
基準値を有する基準信号入力と、
ノードのところで抵抗と結合しているコンデンサであって、差動入力信号を受信するように構成されたコンデンサと
前記ノードに結合しているダイオードと、
前記ノードとアースとの間に結合しているスイッチと、
前記ノードと第２のノードとの間に結合しているバッファであって、出力信号を発生するように構成されたバッファと、
前記第２のノードと前記ダイオードとの間に結合しているアンプであって、前記アンプが前記基準信号および前記出力信号を受信するように構成され、前記出力信号の最小値が前記基準値以上であるアンプとを備える逆ピーク検出器回路。
【請求項２０】
前記出力信号が、前記基準信号の値より大きい値にシフトした前記差動入力信号のレプリカである請求項１９に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、光通信に関し、特に、論理しきい値を取得する方法に関する。
【背景技術】
【０００２】
光ネットワークは、ネットワークを介してデータを送信するために光信号を使用する。光信号は、データを運ぶために使用されるが、光信号は、通常、データを抽出し、処理するために電気信号に変換される。光信号の電気信号への変換は、多くの場合光受信機を使用することにより行われる。光受信機は、光ファイバを介して受信した光信号を電気信号に変換し、この電気信号を増幅して、デジタル・データ・ストリームに変換する。
【０００３】
バースト・モード受動光ネットワーク（ＢＰＯＮ）は、家庭の光送信機から、ハブ／縁石のところに位置する光モジュールに光信号を送信するためにケーブル業界で広く使用されている。光モジュールは通常光受信機を備える。ＢＰＯＮ用途で使用される典型的な光信号は１５５Ｍｂｐｓ以上の周波数を有することができる。バースト・モード技術を使用するには、着信信号の高速で正確な処理、および送信機側および光受信機側両方での光パワーレベルの正確な処理が必要になる。光受信機は、ユーザ・グループ内の各ユーザからの上りトラヒックのバーストの形をしている着信光信号を受信する。各ユーザは、通常、ネットワーク内の異なる地点に位置する。各上りバーストは、通常、５００ビットのような固定サイズである。減衰のために、各上りバーストの強度または振幅は、光受信機からユーザまでの距離、上りバーストが移動する光ファイバの長さ、上りバーストを送信する送信機の強度等によりかなり変化する場合がある。例えば、電圧に変換した後、１人のユーザからの上りバーストは１Ｖの振幅を有する場合があり、一方、他のユーザからの他の上りバーストは１ｍＶの振幅を有する場合がある。各上りバーストは、８ビットのプリアンブル（１０１０１０１０）を含む。ＢＰＯＮシステムにおいては、１５５Ｍｂｐｓのバースト・モード光受信機は、論理１と論理０とを判別することができるように、この８ビット・プリアンブル中の上りバーストの論理しきい値を入手しなければならない。論理しきい値とは、論理１と論理０とを判別するために使用する値である。論理しきい値は各上りバーストに対して決定される。次に、光受信機モジュールは、着信信号をスライスして、デジタル出力を生成するためにこの論理しきい値を使用する。
【０００４】
図１は、トランスインピーダンス・アンプ２５と、論理しきい値取得回路（ＬＴＡＣ）４０と、比較器４５とを含む従来の光受信機モジュール５０のブロック図である。トランスインピーダンス・アンプ２５は、ＬＴＡＣ４０と結合し、また比較器４５と結合し、ＬＴＡＣ４０は比較器４５と結合している。
【０００５】
上りバーストは、トランスインピーダンス・アンプ２５と結合しているフォトダイオードに入射する。トランスインピーダンス・アンプ２５は、フォトダイオードが発生した入力電流信号を、比較的大きな振幅の出力電圧（Ｖｏ）信号に増幅する。トランスインピーダンス・アンプ２５は、この出力電圧（Ｖｏ）信号を論理しきい値（ＬＴ）を発生するＬＴＡＣ４０に送信する。ＬＴＡＣ４０は、論理しきい値（ＬＴ）を比較器４５に送信する。次に、上りバーストが論理１または論理０であるか否かを判定するために、論理しきい値（ＬＴ）をトランスインピーダンス・アンプ２５からの出力電圧（Ｖｏ）信号と比較するために比較器４５を使用する。例えば、上りバーストが論理しきい値より大きい場合には、上りバーストは論理１であると判定され、上りバーストが論理しきい値より小さい場合には、上りバーストは論理０であると判定される。
【０００６】
図２は、図１の光受信機モジュール５０で使用する従来のＬＴＡＣ４０の回路図である。論理しきい値取得回路４０は、山または正のピーク検出器（ＰＰＴ）回路１４、谷または負のピーク検出器回路（ＮＰＤ）１６および抵抗ストリング１８を有する。
【０００７】
ＰＰＤ回路１４は、入力信号（Ｖｉｎ）に応じて正の出力電圧（Ｖｏｐ）を発生する。ＮＰＤ回路１６は、入力信号（Ｖｉｎ）に応じて負の出力電圧（Ｖｏｎ）を発生する。それ故、ＰＰＤ回路１４は最大ピーク値を測定し、ＮＰＤ回路１６は上りバーストの最小ピーク値を測定する。
【０００８】
抵抗ストリング１８は、ＰＰＤ回路１４およびＮＰＤ回路１６の出力間に直列に結合することができる。上りバーストの最大ピーク値（Ｖｏｐ）は、抵抗ストリング１８の一方の端部のところで受信され、上りバーストの最小ピーク値（Ｖｏｎ）は、抵抗ストリング１８の他方の端部のところで受信される。平均値は、抵抗ストリング１８の中間のところから入手することができる。これにより、上りバーストの最大ピーク値（Ｖｏｐ）および上りバーストの最小ピーク値（Ｖｏｎ）の平均値（または算術平均）を明示的に決めることができる。この平均値は、論理１と論理０を判別するために使用される論理しきい値である。上りバーストは、論理しきい値と比較され、上りバーストが論理しきい値を超えた場合には、光受信機モジュール５０は論理１を受信中であると判定され、入力バーストがしきい値より小さい場合には、光受信機モジュール５０は論理０を受信中であると判定する。
【０００９】
あるＢＰＯＮ用途の場合には、高速および低電力用に設計された光受信機モジュール５０を使用したい場合がある。例えば、ある実施態様の場合には、光受信機モジュール５０の電源電圧は３ボルトである。上記従来のＬＴＡＣ４０は、電源のヘッドルームがないためにこれらの用途に適していない場合がある。さらに、ＬＴＡＣ４０は、高い精度で論理しきい値を入手しなければならない。例えば、一実施態様の場合には、ＬＴＡＣ４０は、論理しきい値を検出する際に最大誤差が１ｍＶである論理しきい値を入手しなければならない。都合の悪いことに、このような低電力の実施態様の場合、正の出力電圧（Ｖｏｐ）および負の出力電圧（Ｖｏｎ）は、任意の量だけ相互にオフセットしていて、予め定められた関係を有していない。正の出力電圧（Ｖｏｐ）および負の出力電圧（Ｖｏｎ）が基準電圧（Ｖｒｅｆ）に対してどこに位置するのかを正確に判定するのが難しい場合がある。
【００１０】
図３は、図２のＬＴＡＣ４０で使用する従来の正のピーク検出器（ＰＰＤ）回路１４の回路図である。ＰＰＤ回路１４は、コンデンサ２と、抵抗４と、ダイオード６と、抵抗７と、リセット・スイッチ８と、バッファ１０と、アンプ１２とを使用する。抵抗４は、コンデンサ２と第１のノードＢとの間に結合している。ダイオード６は、ノードＢとノードＣとの間に結合し、スイッチ８は、ノードＢとアースへの抵抗７との間に結合している。バッファ１０は、ノードＢとノードＡとの間に結合し、アンプ１２は、ノードＡとノードＣのところのダイオード６との間に結合している。
【００１１】
コンデンサ２は接地されている。バッファ１０は、正の出力電圧（Ｖｏｐ）を発生する。アンプ１２は、第１の出力電圧（Ｖｏｐ）および入力電圧（Ｖｉｎ）を受信する。アンプ１２は、１００〜１０００の間であってもよい利得Ａを有する高利得アンプである。アンプ１２は、ダイオード６と結合しているノードＢを駆動する。
【００１２】
最初に、スイッチ８がオンになっているためにノードＢは接地電位になっている。新しい論理しきい値の取得が開始する前に、リセットおよび放電ノードＢおよび接地電位へのコンデンサ２を除去するためにリセット・スイッチ８をオフにすることができる。次に、入力電圧（Ｖｉｎ）が印加される。ダイオード６は、入力電圧（Ｖｉｎ）が正の出力電圧（Ｖｏｐ）より大きい場合には、正の電圧に応じてオンになる。入力電圧（Ｖｉｎ）がノードＢのところの電圧（Ｖ１）よりに小さい場合には、何事も起こらず、正の出力電圧（Ｖｏｐ）は同じままである。入力電圧（Ｖｉｎ）がノードＢのところの電圧（Ｖ１）より大きい場合には、正の出力電圧（Ｖｏｐ）は、入力電圧（Ｖｉｎ）の値に追従するかまたはその値と見なす。例えば、入力電圧（Ｖｉｎ）がノードＢのところの電圧（Ｖ１）より大きい場合には、入力電圧（Ｖｉｎ）とＶ１との間の差が、アンプ１２の利得にほぼ等しい量だけ増幅され、ダイオード６がオンになり、ノードＢのより高い電位への充電が開始する。正の出力電圧（Ｖｏｐ）は、ノードＢのところで電圧（Ｖ１）を追随し、アンプ１２に入力される。入力電圧（Ｖｉｎ）が下降を始めると、アンプ１２の利得に比例してアンプ１２の出力が急速に低減するように、アンプ１２が反応する。最終的には、これによりダイオード６をオフにすることができる。次に、ノードＢのところの電圧（Ｖ１）が、コンデンサを介してノードＢのところに「蓄積」され、もはや入力電圧（Ｖｉｎ）に依存しなくなる。
【００１３】
谷ピーク検出器１６は、アノードおよびカソードが逆になるようにダイオード６を単に反転させるだけで構成することができることを理解されたい。このようにして、ダイオード６は、入力電圧（Ｖｉｎ）が負の出力電圧（Ｖｏｎ）より低い場合には、負の電圧に応じてオンになる。入力電圧（Ｖｉｎ）がノードＢのところの電圧Ｖ１より低い場合には、負の出力電圧（Ｖｏｎ）は、入力電圧（Ｖｉｎ）の値に追従するかまたはその値と見なす。入力電圧（Ｖｉｎ）がノードＢのところの電圧Ｖ１より大きい場合には、何事も起こらず、負の出力電圧（Ｖｏｎ）は同じままである。
【００１４】
差動信号（Ｖｏｐ）および（Ｖｏｎ）は、通常、未知の電圧量またはオフセットにより相互に分離またはオフセットしている。そのため、論理しきい値を入手しようとして、正の出力電圧（Ｖｏｐ）および負の出力電圧（Ｖｏｎ）を単に比較するだけの従来のＬＴＡＣを使用して論理しきい値を決定するのが難しくなる。大入力信号範囲（１Ｖ）に対する要件により、またダイオード６の両端間の電圧降下により、アンプ１２内および単一利得バッファ１０内においては、このようなピーク検出器を、妥当な精度およびオフセット性能を提供しながら、Ｖｃｃ＝３．０Ｖで設計することができる。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
それ故、低電力光受信機モジュールで正の出力電圧を負の出力電圧と比較するための高精度技術を提供することは望ましいことである。例えば、論理しきい値を明示的に判定しなくてもすむように、どの程度正の出力電圧信号が負の出力電圧信号からオフセットしているかを判定しなくてもよい技術を提供することは望ましいことである。
【課題を解決するための手段】
【００１６】
さらに、添付の図面および上記技術分野および発明の背景を参照しながら以下の詳細な説明および添付の特許請求の範囲を読めば、本発明の他の望ましい機能および特徴を理解することができるだろう。
【００１７】
類似の参照符号が類似の素子を示す添付の図面を参照しながら、以下に本発明について説明する。
【発明を実施するための最良の形態】
【００１８】
下記の詳細な説明は単に例示としてのものであって、本発明または本発明の適用および使用を制限するものではない。さらに、本発明は、上記技術分野、発明の背景、発明の概要または下記の詳細な説明に記載するすべての明示的または暗黙的理論により制限を受けない。
【００１９】
本明細書で使用する場合、「ノード」という用語は、所与の信号、論理レベル、電圧、データ・パターン、電流または量が提示される、任意の内部または外部の基準点、接続点、接合部、信号線、導電性素子等を意味する。さらに、２つ以上のノードを１つの物理的素子により実現することもできる（また、２つ以上の信号を、共通のノードのところで受信または出力した場合でも、多重化、変調または他の方法で区別することができる）。
【００２０】
以下に一緒に「接続している」、または「結合している」ノードまたは機能について説明する。本明細書で使用する場合、他に別段の指定がない限り、「接続している」という用語は、１つのノード／機能が他のノード／機能と直接または間接に接続していることを意味し、その接続は必ずしも機械的なものでなくてもよいことを意味する。同様に、他に別段の指定がない限り、「結合している」という用語は、１つのノード／機能が他のノード／機能と直接または間接に結合していることを意味し、その結合は必ずしも機械的なものでなくてもよいことを意味する。それ故、図１〜図５および図８に示す略図は、素子の例示としての配置を示すが、（回路の機能に悪影響を与えないと仮定して）追加の介入素子、装置、機能または構成要素を実際の実施形態で使用することができる。さらに、本明細書の種々の図面に示す接続線は、種々の素子間の例示としての機能的関係および／または物理的結合を表すためのものである。実際の実施形態においては、多くの代案、または追加の機能的関係または物理的接続を使用することができることに留意されたい。
【００２１】
下記の実施形態は、電源のヘッドルームの問題（Ｖｃｃ＝３．０Ｖ）を解決しながら、高精度しきい値取得を可能にする。しきい値取得回路は、差動信号の論理しきい値を暗黙のうちに取得するために、正の逆ピーク検出器、および負の逆ピーク検出器を実施するためのものである。「逆」ピーク検出器は、図３の従来のピーク検出器に関して、入力電圧（Ｖｉｎ）および基準電圧（Ｖｒｅｆ）が交換されるピーク検出器である。これらの逆ピーク検出器は、「ペデスタル位置決め回路」（ＰＰＣ）と呼ぶことができる。逆ピーク検出器は、リセット・スイッチと、アンプと、ダイオードと、コンデンサと、バッファとを備える。逆ピーク検出器のリセットが除去されると、リセット・スイッチがオフになる。次に、出力電圧（Ｖｏｕｔ）は、強制的に基準電圧（Ｖｒｅｆ）と等しくなるか、またはアンプおよびダイオードによりもっと高くなる。これによりコンデンサが、入力電圧（Ｖｉｎ）がその最小値である場合に、出力電圧（Ｖｏｕｔ）を基準電圧（Ｖｒｅｆ）に等しくする値に充電される。取得が終了すると、基準電圧（Ｖｒｅｆ）を若干低い値にシフトすることにより、逆ピーク検出器が「凍結（ｆｒｏｚｅｎ）」する。それ故、出力電圧（Ｖｏｕｔ）は、基準電圧（Ｖｒｅｆ）に等しい「ペデスタル」上に位置する入力電圧（Ｖｉｎ）のレプリカである。入力電圧（Ｖｉｎ）は、コンデンサにより回路の残りの部分とＡＣ結合しているので、回路パラメータおよび基準電圧（Ｖｒｅｆ）を、入力電圧（Ｖｉｎ）からほとんど独立して選択することができる。これにより、もっと電源のヘッドルームが広くなるので、Ｖｃｃ＝３．０Ｖの電源のところで高い精度を取得することができる。
【００２２】
各逆ピーク検出器は、シングル・エンドで、差動入力信号（Ｖｐ，Ｖｎ）の半体上で動作する。逆ピーク検出器は同一のものであり、逆ピーク検出器が発生し、しきい値取得のために使用する２つの出力電圧（Ｖｏｐ，Ｖｏｎ）は同じ方法で取得される。それ故、系統的オフセットを除去することができる。取得中、差動入力信号（Ｖｐ，Ｖｎ）の両方の半体は、基準電圧（Ｖｒｅｆ）に等しい同じペデスタル上に位置し、出力電圧ＶｏｐおよびＶｏｎとして逆ピーク検出器の出力のところに現れる。データ・スライシングは、比較器の入力に出力電圧（Ｖｏｐ，Ｖｏｎ）を直接送ることにより行うことができる。それ故、明示的論理しきい値の値を取得する必要はない。
【００２３】
図４は、例示的実施形態による光受信機モジュール５００のブロック図である。光受信機モジュール５００は、比較器４５０と、これと結合している論理しきい値取得回路（ＬＴＡＣ）４００と、これと結合している差動コンバータ３５０と、これと結合しているトランスインピーダンス・アンプ２５０とを備える。
【００２４】
トランスインピーダンス・アンプ２５０は、光の上りバーストを受信し、この光に基づいて出力電圧（Ｖｏ）を発生する。
差動コンバータ３５０は、トランスインピーダンス・アンプ３５０のシングル・エンドの出力信号（Ｖｏ）を受信し、第１の入力電圧（Ｖｉｐ）およびＬＴＡＣ４００に送られる第２の入力電圧（Ｖｉｎ）を発生するように構成される。差動信号Ｖｉｐは、シングル・エンドの出力信号（Ｖｏ）と同一のものであり、差動信号（Ｖｉｎ）は、シングル・エンドの出力信号（Ｖｏ）の反転したバージョンである。
ＬＴＡＣ４００は、第１の出力電圧（Ｖｏｐ）および第２の出力電圧（Ｖｏｎ）を発生するために、第１の入力電圧（Ｖｉｐ）および第２の入力電圧（Ｖｉｎ）を使用する。
【００２５】
比較器４５は、シングル・エンドの出力信号（Ｖｏ）が論理１または論理０を含むか否かを判定するために、第１の出力電圧（Ｖｏｐ）および第２の出力電圧（Ｖｏｎ）を比較する。一実施形態の場合には、シングル・エンドの出力信号（Ｖｏ）は、比較器４５が第１の出力電圧（Ｖｏｐ）が第２の出力電圧（Ｖｏｎ）より大きいと判定した場合には、論理１を含み、比較器４５が第１の出力電圧（Ｖｏｐ）が第２の出力電圧（Ｖｏｎ）より小さいと判定した場合には、論理０を含む。
【００２６】
図５は、例示的実施形態による論理しきい値取得回路（ＬＴＡＣ）４００の回路図である。ＬＴＡＣ４００は、第１の位置決め回路３００および第２の位置決め回路３２０と結合しているアンプ２００とを備える。
【００２７】
アンプ２００は、差動信号（Ｖｉｐ，Ｖｉｎ）を受信し、差動信号（Ｖｉｐ，Ｖｉｎ）から差動信号（Ｖｐ）および（Ｖｎ）を発生する。差動信号（Ｖｎ）は、差動信号（Ｖｐ）を反転したものを含み、（Ｖｐ）から逆相を有する。差動信号（Ｖｐ）上のすべてのノイズは、同じ方法で他の差動入力信号（Ｖｎ）に影響を与え、そのためノイズが打ち消される。差動信号（Ｖｐ）および（Ｖｎ）は、電圧ヘッドルームの点でシングル・エンドの入力信号（Ｖｎ）よりももっと広いダイナミック・レンジを提供するのを助ける。何故なら、ダイナミック・レンジは、差動信号（Ｖｐ）および（Ｖｎ）の間の差をチェックすることにより決定されるからである。
【００２８】
図６は、差動信号ＶｐおよびＶｎを示す波形図である。第１の入力電圧（Ｖｉｐ）および第２の入力電圧（Ｖｉｎ）に応じるアンプ２００は、第１の差動入力信号（Ｖｐ）および第２の差動入力信号（Ｖｎ）を発生する。
【００２９】
図６に示すように、差動信号（Ｖｐ）および（Ｖｎ）は、通常、未知の電圧量またはオフセットにより相互に分離またはオフセットしている。これにより、論理しきい値を入手しようとして、（Ｖｐ）および（Ｖｎ）を単に比較するだけの従来のＬＴＡＣ４０を使用して論理しきい値を決定するのが難しくなる。ＬＴＡＣ４００を使用すれば、ＬＴを正確に判定するために、差動信号（Ｖｐ）および（Ｖｎ）が相互にどの程度オフセットしているかを判定する必要がなくなる。
【００３０】
図７は、第１の位置決め回路３００および第２の位置決め回路３２０がそれぞれ発生した差動信号（Ｖｏｐ）および（Ｖｏｎ）を示す波形図である。
正の出力電圧（Ｖｏｐ）および負の出力電圧（Ｖｏｎ）は、正の出力電圧（Ｖｏｐ）および負の出力電圧（Ｖｏｎ）が相互にオフセットしないように、（ｘ軸上の）共通の基準値を共有する。正の出力電圧（Ｖｏｐ）および負の出力電圧（Ｖｏｎ）は、両方とも基準電圧（Ｖｒｅｆ）よりも高い。
【００３１】
正の出力電圧（Ｖｏｐ）は、正の出力電圧（Ｖｏｐ）が基準電圧（Ｖｒｅｆ）よりも小さくならないように、基準電圧（Ｖｒｅｆ）より上に位置する。正の出力電圧（Ｖｏｐ）は、（Ｖｐ）が最小値になった場合に、正の出力電圧（Ｖｏｐ）が基準電圧（Ｖｒｅｆ）にほぼ等しくなるように、基準電圧（Ｖｒｅｆ）上にシフトした（Ｖｐ）のレプリカである。
【００３２】
負の出力電圧（Ｖｏｎ）は、負の出力電圧（Ｖｏｎ）が基準電圧（Ｖｒｅｆ）よりも低くならないように、基準電圧（Ｖｒｅｆ）より上に位置する。負の出力電圧（Ｖｏｎ）は、（Ｖｎ）が最小値になった場合に、負の出力電圧（Ｖｏｎ）が基準電圧（Ｖｒｅｆ）にほぼ等しくなるように、基準電圧（Ｖｒｅｆ）上にシフトした（Ｖｎ）のレプリカである。
【００３３】
一実施形態の場合には、正の差動出力信号（Ｖｏｐ）および負の差動出力信号（Ｖｏｎ）を、正の差動出力信号（Ｖｏｐ）と負の差動出力信号（Ｖｏｎ）とを比較する比較器に送ることができる。比較器の出力は、比較器が論理０または論理１を受信しているか否かを判定する。正の差動出力信号（Ｖｏｐ）が負の差動出力信号（Ｖｏｎ）より大きい場合には、受信機は、論理１を受信中であると見なす。正の差動出力信号（Ｖｏｐ）が負の差動出力信号（Ｖｏｎ）より小さい場合には、受信機は、論理０を受信中であると見なす。
【００３４】
それ故、ＬＴＡＣ４００は、従来のＬＴＡＣ４０の場合のように、オフセットまたは論理しきい値（最大ピーク値と最小ピーク値との間の平均値）を明示的に判定しない。それどころか、図７に示すように、差動信号（Ｖｐ，Ｖｎ）間のオフセットを、その下で正の差動出力信号（Ｖｏｐ）および負の差動出力信号（Ｖｏｎ）が低減することができない同じ（Ｖｒｅｆ）ペデスタル上の差動出力信号（Ｖｏｐ，Ｖｏｎ）の２つの半体を置くことにより、黙視的に判定することができ、次に、正の差動出力信号（Ｖｏｐ）および負の差動出力信号（Ｖｏｎ）の２つの半体を直接比較する。
【００３５】
再度図５を参照すると、基準電圧（Ｖｒｅｆ）上の共通の軸に沿って第１の差動入力電圧（Ｖｐ）および第２の差動入力電圧（Ｖｎ）を位置決めすることにより、第１の差動入力電圧（Ｖｐ）および第２の差動入力電圧（Ｖｎ）の論理しきい値を暗黙のうちに入手するために、第１の位置決め回路３００および第２の位置決め回路３２０を使用することができる。第１の位置決め回路３００は、第１の差動入力信号（Ｖｐ）および基準電圧Ｖｒｅｆに応じて第１の出力電圧（Ｖｏｐ）を発生し、第２の位置決め回路３２０は、第２の差動入力信号（Ｖｎ）および基準電圧（Ｖｒｅｆ）に応じて第２の出力電圧（Ｖｏｎ）を発生する。第１の出力電圧（Ｖｏｐ）の最小値および第２の出力電圧（Ｖｏｎ）の最小値は、基準電圧（Ｖｒｅｆ）上の共通の軸に沿って位置する。第１の位置決め回路３００および第２の位置決め回路３２０は、１対の逆ピーク検出器を使用して実施することができる。
【００３６】
図８は、例示的実施形態による正の逆ピーク検出器３００の回路図である。正の逆ピーク検出器３００は、コンデンサ２０と、抵抗４０と、ダイオード６０と、抵抗７０と、スイッチ８０と、バッファ１００と、アンプ１２０とを備える。負の逆ピーク検出器３２０は、そのアノードおよびカソードが逆になるようにダイオード６０を単に反転させるだけで実施することができることを理解されたい。
【００３７】
抵抗４０は、コンデンサ２０とノードＢとの間に結合している。ダイオード６０は、ノードＢとノードＣとの間に結合することができる。リセット・スイッチ８０は、ノードＢとアースへの抵抗７０との間に結合することができる。アンプ１２０は、ノードＡとノードＣのところのダイオード６０との間に結合することができる。バッファ１００は、ノードＢとノードＡとの間に結合することができる。
【００３８】
ノードＢのところの電圧（Ｖ１）をほぼゼロにするために、正の差動入力信号（Ｖｐ）バーストが到着する前に、リセット・スイッチ８０はオフになる。
コンデンサ２０は、第１の差動入力（Ｖｐ）を受信する。バッファ１００が非常に高い入力インピーダンスを有し、ダイオード６０がオフになっているので、コンデンサ２０の両端の電圧を変えることはできない。何故なら、電流が流れていない状態で、コンデンサ２０の電荷を直ちに変えることはできないし、ダイオード６０がオフになっていると電流は流れることができないからである。正の差動入力信号（Ｖｐ）に応じて、ノードＢのところの電圧（Ｖ１）は、正の差動入力信号（Ｖｐ）を追随する。それ故、正の差動入力信号（Ｖｐ）は、ノードＢのところの電圧（Ｖ１）が最終的には正の差動入力信号（Ｖｐ）と等しくなるようにノードＢに完全に移行する。第１の差動入力信号（Ｖｐ）に何が起こったにしても、ダイオード６０は、正の出力電圧（Ｖｏｐ）が基準電圧（Ｖｒｅｆ）より下がるたびに、導通を開始する。正の差動入力電圧（Ｖｐ）が最小値に等しくなると、ダイオード６０がオンになり、ノードＢのところの電圧（Ｖ１）が基準電圧（Ｖｒｅｆ）に維持または保持されるように、コンデンサ２０を駆動する。
【００３９】
アンプ１２０は、基準電圧（Ｖｒｅｆ）およびバッファ１００が発生した正の出力電圧（Ｖｏｐ）を受信し、ダイオード６０を駆動する信号を発生する。
第１の差動入力信号（Ｖｐ）が低減し始めると、正の出力電圧（Ｖｏｐ）と等しいノードＢのところの電圧（Ｖ１）が基準電圧（Ｖｒｅｆ）より低くなる。それ故、アンプ１２０の出力が増大し始める。何故なら、ダイオード６０がオンになると、正の出力電圧（Ｖｏｐ）が低減し始めるからである。ダイオード６０がオンになると、ダイオード６０がノードＢのところの電圧（Ｖ１）を強制的に基準電圧（Ｖｒｅｆ）にしているコンデンサ２０を駆動する。正の差動入力電圧（Ｖｐ）が前の最小値より低くなった時だけ、正の差動入力信号（Ｖｐ）が回路に影響を与える。それ故、正の逆ピーク検出器回路３００は、ノードＢのところの電圧（Ｖ１）、それ故、ノードＢのところの電圧（Ｖ１）に等しい正の出力電圧（Ｖｏｐ）が、基準電圧（Ｖｒｅｆ）より低くなるのを効果的に防止する。
【００４０】
バッファ１００は、正の出力電圧（Ｖｏｐ）の最小値が基準電圧（Ｖｒｅｆ）より大きくなるように正の出力電圧（Ｖｏｐ）を発生する。正の出力電圧（Ｖｏｐ）が基準電圧（Ｖｒｅｆ）より大きくなるのは、コンデンサ２０が、正の出力電圧（Ｖｏｐ）が基準電圧（Ｖｒｅｆ）より低くなることができない値に充電されるからである。要するに、正の出力電圧（Ｖｏｐ）は、正の出力電圧（Ｖｏｐ）がそれより低減することができない基準電圧（Ｖｒｅｆ）ペデスタル上に位置する。
【００４１】
コンデンサ２０が第２の差動入力（Ｖｎ）を受信し、アンプ１２がバッファ１００から負の出力電圧（Ｖｏｎ）を受信し、負の出力電圧（Ｖｏｎ）の最小値が基準電圧（Ｖｒｅｆ）より大きくなるように、バッファ１００が負の出力電圧（Ｖｏｎ）を発生するように構成されている点を除けば、逆ピーク検出器回路３２０の構造は、正のピーク検出器３００の構造と同一である。
【００４２】
一実施態様は、例えば、基準値を有する基準信号入力と、ノードのところで抵抗と結合し、差動入力信号を受信するように構成されたコンデンサと、ノードに結合しているダイオードと、ノードとアースとの間に結合しているスイッチと、ノードと第２のノードとの間に結合しているバッファと、第２のノードとダイオードとの間に結合しているアンプとを含むことができる逆ピーク検出器回路を提供する。バッファは、出力信号を発生するように構成されている。アンプは、基準信号および出力信号を受信するように構成されている。この場合、出力信号の最小値は基準値以上である。出力信号は、基準信号の値より大きい値にシフトした差動入力信号のレプリカである。
【００４３】
一実施態様は、第１の出力信号および第２の出力信号を発生するように構成された回路を含む。この回路は、例えば、基準値を有する基準信号入力と、第１の差動入力信号および基準信号に応じて、第１の出力信号を発生するように構成された第１の位置決め回路と、第２の差動入力信号および基準信号に応じて、第２の出力信号を発生するように構成された第２の位置決め回路とを含むことができる。第１の出力信号の最小値および第２の出力信号の最小値は、基準値以上である。
【００４４】
また、この回路は、入力信号を受信するように構成され、第１の入力信号および第２の入力信号を発生するように構成された差動コンバータと、第１の入力信号および第２の入力信号を受信するように構成され、第１の差動入力信号および第２の差動入力信号を発生するように構成されたアンプと、入力信号が論理１を含むか否かを判定するために、第１の出力信号と第２の出力信号を比較するように構成された比較器とを含むことができる。一実施態様によれば、比較器が第１の出力信号が第２の出力信号より大きいと判定した場合には、入力信号は論理１を含み、この場合、比較器が第１の出力信号が第２の出力信号より小さいと判定した場合には、入力信号は論理０を含む。
【００４５】
一実施態様によれば、第１の位置決め回路は、第１の逆ピーク検出器を備える。第１の逆ピーク検出器は、例えば、第１のノードのところで第１の抵抗と結合し、第１の差動入力信号を受信する第１のコンデンサと、第１のノードと結合している第１のダイオードと、第１のノードとアースとの間に結合している第１のスイッチと、第２のノードと第１のダイオードとの間に結合し、基準信号および第１の出力信号を受信するように構成された第１のアンプと、第１のノードと第２のノードとの間に結合し、第１の出力信号を発生するように構成された第１のバッファとを備える。第１の出力信号の最小値は、基準値より上に位置する。
【００４６】
一実施態様によれば、第１のダイオードは、第１の差動入力信号が最小値に等しくなった場合に、第１のノードのところの電圧が基準値に維持されるようにコンデンサを駆動する。
【００４７】
一実施態様によれば、第１の出力信号の最小値が基準値以下にならないように、第１の出力信号の最小値は基準値より大きい。一実施態様によれば、第１の差動入力信号が最小値を有している場合には、第１の出力信号の最小値は、ほぼ基準値に等しい。
【００４８】
一実施態様によれば、第１の出力信号は、基準値より大きい値にシフトした第１の差動入力信号のレプリカである。
一実施態様によれば、第２の位置決め回路は、第２の逆ピーク検出器を備える。第２の逆ピーク検出器は、例えば、第３のノードのところで第２の抵抗と結合し、第２の差動入力信号を受信する第２のコンデンサと、第３のノードと結合している第２のダイオードと、第３のノードとアースとの間に結合している第２のスイッチと、第４のノードと第２のダイオードとの間に結合し、基準信号および第２の出力信号を受信するように構成された第２のアンプと、第３のノードと第４のノードとの間に結合し、第２の出力信号を発生するように構成された第２のバッファとを備える。第２の出力信号の最小値は、基準値より上に位置する。
【００４９】
一実施態様によれば、第２のダイオードは、第２の差動入力信号が最小値と等しい場合には、第３のノードのところの電圧が基準値に維持されるように、コンデンサを駆動する。一実施態様によれば、第２の出力信号の最小値が、基準値より低くならないように、第２の出力信号の最小値は基準値より大きい。
【００５０】
一実施態様によれば、第２の差動入力信号が最小値を有している場合には、第２の出力信号の最小値は基準値にほぼ等しい。
一実施態様によれば、第２の出力信号は、基準値より大きい値にシフトした第２の差動入力信号のレプリカである。
【００５１】
一実施態様によれば、第１の出力信号および第２の出力信号が相互にオフセットしないように、第１の出力信号および第２の出力信号は、（ｘ軸上の）共通の基準を共有する。
一実施態様によれば、基準値以上の値のところの共通の軸に沿って第１の差動入力信号および第２の差動入力信号を位置決めすることにより、第１の差動入力信号および第２の差動入力信号の論理しきい値を暗黙のうちに入手するために、第１の位置決め回路および第２の位置決め回路が使用される。
【００５２】
上記詳細な説明の中で、少なくとも１つの例示的実施形態を説明してきたが、非常に多くの変形例が存在することを理解されたい。また、１つまたは複数の例示的実施形態は、例示としてのものに過ぎず、如何なる意味でも本発明の範囲、用途または構成を制限するものでないことを理解されたい。それどころか、上記詳細な説明は、当業者に１つまたは複数の例示的実施形態を実施するために便利なロード・マップを提供する。添付の特許請求の範囲およびその合法的な等価物に記載する本発明の範囲から逸脱することなしに、素子の機能および配置を種々に変更することができることを理解されたい。
【図面の簡単な説明】
【００５３】
【図１】従来の光受信機モジュールのブロック図。
【図２】図１の光受信機モジュールで使用する論理しきい値取得回路（ＬＴＡＣ）の回路図。
【図３】図２のＬＴＡＣで使用する従来の山ピーク検出器の回路図。
【図４】例示的実施形態による光受信機モジュールのブロック図。
【図５】本発明の例示的実施形態によるＬＴＡＣの回路図。
【図６】差動信号ＶｐおよびＶｎを示す波形図。
【図７】基準電圧（Ｖｒｅｆ）ペデスタル上に位置する差動出力信号ＶｏｐおよびＶｏｎを示す波形図。
【図８】例示的実施形態による逆ピーク検出器の回路図。
【図１】
2008539653.tif 000003
【図２】
2008539653.tif 000004
【図３】
2008539653.tif 000005
【図４】
2008539653.tif 000006
【図５】
2008539653.tif 000007
【図６】
2008539653.tif 000008
【図７】
2008539653.tif 000009
【図８】
2008539653.tif 000010
【国際調査報告】
2008539653.tif 000011