(57)【要約】  薄膜トランジスタ回路は、メイン薄膜トランジスタ（１０）と、メイン薄膜トランジスタの動作を制御する制御入力部（１２）と、制御入力部とメイン薄膜トランジスタのゲートとの間に接続されたしきい値調整コンデンサ（１４）と、を有している。チャージ回路（１６，１８）は、しきい値調整コンデンサを所望のしきい値調整電圧にチャージするために使用される。この回路を使用して、制御入力部に印加される電圧の電圧シフトが行われる。メイントランジスタゲートと制御入力部との相対的な電圧を変化することによって、しきい値電圧変化が効果的に実行される。
2008506278.tif 000002
【特許請求の範囲】
【請求項１】
メイン薄膜トランジスタ、
前記メイン薄膜トランジスタの動作を制御する制御入力部、
前記制御入力部と前記メイン薄膜トランジスタのゲートとの間に接続されたしきい値調整コンデンサ、および
前記しきい値調整コンデンサを所望のしきい値調整電圧にチャージするチャージ回路、
を有する薄膜トランジスタ回路。
【請求項２】
前記チャージ回路は、前記メイン薄膜トランジスタのゲートとしきい値調整電源ラインとの間に接続された薄膜トランジスタを有する、請求項１に記載の薄膜トランジスタ回路。
【請求項３】
前記メイン薄膜トランジスタは、有機薄膜トランジスタを構成している、請求項１又は２に記載の薄膜トランジスタ回路。
【請求項４】
前記薄膜トランジスタ回路は、２つのモードで動作可能であり、
前記２つのモードのうちの一方のモードは、前記チャージ回路を使用して前記しきい値調整コンデンサが所望のしきい値調整電圧にチャージされる第１のリセットモードであり、
前記２つのモードのうちの他方のモードは、制御電圧が前記制御入力部に印加され、前記制御電圧が前記しきい値調整コンデンサを介して前記メイン薄膜トランジスタのゲートに結合される第２のモードである、請求項１〜３のうちのいずれか一項に記載の薄膜トランジスタ回路。
【請求項５】
前記しきい値調整電圧は、有効しきい値電圧の極性が変化するように選択される、請求項１〜４のうちのいずれか一項に記載の薄膜トランジスタ回路。
【請求項６】
複数の薄膜トランジスタと、少なくとも一つの薄膜トランジスタ回路と、を有する電子回路であって、
前記少なくとも一つの薄膜トランジスタ回路は、請求項１〜５のうちのいずれか一項に記載の薄膜トランジスタ回路である、電子回路。
【請求項７】
前記電子回路はインバータを有し、
前記インバータは、電源ラインと電源ラインとの間に直列に接続された第１の薄膜トランジスタ回路および第２の薄膜トランジスタ回路を有しており、
前記第１の薄膜トランジスタ回路および前記第２の薄膜トランジスタ回路は、請求項１〜５のうちのいずれか一項に記載の薄膜トランジスタ回路である、請求項６に記載の電子回路。
【請求項８】
前記第１の薄膜トランジスタ回路は、前記しきい値電圧を低減するために第１のしきい値調整電圧に関連するものであり、
前記第２の薄膜トランジスタ回路は、前記しきい値電圧を増加させるために第２のしきい値調整電圧に関連するものである、請求項７に記載の電子回路。
【請求項９】
前記電子回路はフリップフロップを有し、
前記フリップフロップは複数の薄膜トランジスタ回路を有しており、
前記複数の薄膜トランジスタ回路は、請求項１〜６のうちのいずれか一項に記載の薄膜トランジスタ回路である、請求項６に記載の電子回路。
【請求項１０】
前記各薄膜トランジスタ回路は、前記しきい値電圧を正の値から負の値に低減させるために、又は前記しきい値電圧を負の値から正の値に増加させるために、共有しきい値調整電圧に関連したものである、請求項９に記載の電子回路。
【請求項１１】
薄膜トランジスタ回路のしきい電圧を制御する方法であって、前記薄膜トランジスタ回路は、メイン薄膜トランジスタ、前記メイン薄膜トランジスタの動作を制御する制御入力部、および前記制御入力部と前記メイン薄膜トランジスタのゲートとの間に接続されたしきい値調整コンデンサを有し、
前記方法は、
リセットモードにおいて、前記しきい値調整コンデンサを所望のしきい値調整電圧にチャージするステップ、および、
動作モードにおいて、制御電圧を前記制御入力部に供給し、前記制御電圧を、前記しきい値調整コンデンサを介して、前記メイン薄膜トランジスタのゲートに結合するステップ、
を有する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタのしきい値電圧の調整に関する。
【背景技術】
【０００２】
トランジスタ特性は、一般的には設計段階で規定され、次いで、トランジスタの必要な設計パラメータに合うように半導体プロセスが選択される。有機薄膜トランジスタに対して、半導体のドーピング量、半導体と絶縁体との界面の特性、使用される誘電絶縁体の電気的な純度を制御し選定することは困難である。これは、一つには、単純な低温技術工程が使用されることが原因であり、有機半導体のドーピングを正確に制御可能な技術が現在は得られていないという事実も原因である。
【０００３】
結果として、特に、有機薄膜トランジスタのしきい値電圧（又は、もっと正確には、現在利用可能な有機トランジスタは蓄積デバイスであるので、フラットバンド電圧）は、プロセス技術によって微調整することができない。
【０００４】
しかし、多くの電子回路では、適切な動作を行えるかは、しきい値電圧レベルにかかっている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、使用される半導体技術のプロセス工程に頼らないで薄膜トランジスタのしきい値電圧の制御を可能にする必要性がある。
【課題を解決するための手段】
【０００６】
本発明によれば、薄膜トランジスタ回路が提供される。この薄膜トランジスタ回路は、
メイン薄膜トランジスタ、
上記メイン薄膜トランジスタの動作を制御する制御入力部、
上記制御入力部と上記メイン薄膜トランジスタのゲートとの間に接続されたしきい値調整コンデンサ、および
上記しきい値調整コンデンサを所望のしきい値調整電圧にチャージするチャージ回路、
を有している。
【０００７】
本発明の薄膜トランジスタ回路は、制御入力部とメイントランジスタのゲートとの間のコンデンサを使用して、制御入力部に印加される電圧の電圧シフトを行う。これにより、メイントランジスタのゲートと制御入力部との相対的な電圧が変化し、しきい値電圧変化を効果的に実現する。
【０００８】
上記チャージ回路は、上記メイン薄膜トランジスタのゲートとしきい値調整電源ラインとの間に接続された薄膜トランジスタを有していてもよい。この薄膜トランジスタを使用して、コンデンサをしきい値調整電源ラインの電圧にチャージする。
【０００９】
しきい値電圧調整は、有機薄膜トランジスタの製造時において特に困難であるので、上記メイン薄膜トランジスタは、有機薄膜トランジスタを構成していることが好ましい。
【００１０】
上記薄膜トランジスタ回路は、２つのモードで動作可能であり、
上記２つのモードのうちの一方のモードは、上記チャージ回路を使用して上記しきい値調整コンデンサが所望のしきい値調整電圧にチャージされる第１のリセットモードであり、
上記２つのモードのうちの他方のモードは、制御電圧が上記制御入力部に印加され、上記制御電圧が上記しきい値調整コンデンサを介して上記メイン薄膜トランジスタのゲートに結合される第２のモードである。
【００１１】
このリセットモードは、記憶コンデンサの電荷漏れを考慮して、必要に応じて何度も繰返し行うことができる。
【００１２】
一つの電子回路の中に、本発明のメイン薄膜トランジスタ回路を多数使用してもよい。上記電子回路は例えばインバータを有していてもよい。上記インバータは、電源ラインと電源ラインとの間に直列に接続された本発明の第１のメイン薄膜トランジスタ回路および第２のメイン薄膜トランジスタ回路を有している。これらの薄膜トランジスタ回路の一方の回路を、上記しきい値電圧を低減するために第１のしきい値調整電圧に関連するものとすることができ、他方の回路を、上記しきい値電圧を増加させるために第２のしきい値調整電圧に関連するものとすることができる。これにより、インバータの動作特性が改良される。
【００１３】
別の例では、上記電子回路はフリップフロップを有し、上記フリップフロップは本発明の薄膜トランジスタ回路を複数有している。この場合、上記各薄膜トランジスタ回路を、上記しきい値電圧を負の値に低減させるために、共有しきい値調整電圧に関連するものとすることができる。
【００１４】
本発明は、薄膜トランジスタ回路のしきい電圧を制御する方法も提供する。上記薄膜トランジスタ回路は、メイン薄膜トランジスタ、上記メイン薄膜トランジスタの動作を制御する制御入力部、および上記制御入力部と上記メイン薄膜トランジスタのゲートとの間に接続されたしきい値調整コンデンサを有し、
上記方法は、
リセットモードにおいて、上記しきい値調整コンデンサを所望のしきい値調整電圧にチャージするステップ、および、
動作モードにおいて、制御電圧を上記制御入力部に供給し、上記制御電圧を、上記しきい値調整コンデンサを介して、上記メイン薄膜トランジスタのゲートに結合するステップ、
を有している。
【００１５】
本発明の例は、添付図面を基準にして詳細に記載されている。
【発明を実施するための最良の形態】
【００１６】
上記のように、多くの電子回路は、適切な動作を行うためには、しきい値電圧を制御する必要がある。以下に、２つの例を挙げる。
【００１７】
図１は、いわゆる「Ｖｇｓ＝０」インバータを示す。このインバータでは、負荷は、ゼロのゲート−ソース電圧を有するように接続されたトランジスタである。駆動トランジスタおよび負荷トランジスタの幅／長さ（Ｗ／Ｌ）比は、出力部における安定ハイレベル（Ｖｈｉｇｈ）および安定ローレベル（Ｖｌｏｗ）ができるだけ離れるように選択される。図２は、インバータの入出力特性を示す。
【００１８】
ｐ型有機トランジスタのしきい値電圧は、通常は、わずかに正の値である（０Ｖ〜２Ｖ）。これにより、負荷に流れるプルダウン電流を小さくすることが可能となり、良好なゲインが提供される。しかし、プルダウン電流が小さいと、斯かるインバータのプルダウン遅延が極端に長くなり、この種の論理回路の動作速度を制限してしまう。負荷の正のしきい値をわずかに大きくすると、一部の電圧範囲では、論理回路の速度を速くするのに有利であり、ゲインが極端に低下することもない（ゲートソース電圧は一定であり、トランジスタは電流源と見なすことができる）。
【００１９】
駆動トランジスタに関しては、図２の入出力特性はかなり非対称であり、ゲインが良好であってもノイズマージンが不十分になる。駆動トランジスタのしきい値が負であれば、図２の特性はＶｉｎ軸に沿って左にシフトするので、不十分なノイズマージンは改善されるだろう。
【００２０】
したがって、負荷トランジスタのしきい値電圧が正であり駆動トランジスタのしきい値電圧が負であれば、Ｖgs＝０のインバータは高速で良好なノイズマージンを有する。
【００２１】
図３は、ｐＭＯＳデバイスのみを用いたダイナミック・フリップフロップの回路を概略的に示す。クロック信号（Ｃlk1〜Ｃlk4）は、通常は０Ｖであり、適切なタイミングでアクティブ（−Ｖｄｄ）になる。適切な回路動作のため、例えば、ノード「Ｘ」およびノード「ＩＮ」が０Ｖの場合、ノード「Ｙ」から電源に向かうインピーダンスは非常に高い必要があり、ノード「Ｙ」の電圧が保持される。インピーダンスを高くするためには、ｐＭＯＳデバイスが負のしきい値であることが要求されるが、負のしきい値は有機トランジスタの技術では通常は使用できない。同様の考察は、ノード「ＯＵＴ」および信号「row」にも当てはまる。特に、ノード「ＯＵＴ」は、「Ｘ」および「Ｙ」が０Ｖの場合はハイインピーダンスでなければならず、信号「row」は、ノード「Ｘ」および「ＯＵＴ」が０Ｖの場合はハイインピーダンスでなければならない。
【００２２】
図３は、単に、トランジスタのしきい値電圧が重要である回路を示すために提供されており、この回路の動作を詳細には記載しない。この回路の動作は、当業者には明らかである。
【００２３】
上記の２つの例は、トランジスタのしきい値電圧の値を選択できることが望ましいことを示している。
【００２４】
図４を使用して、本発明のトランジスタ回路の基本動作が説明されている。
【００２５】
この回路は、メイン薄膜トランジスタ１０と、このメイン薄膜トランジスタ１０の動作を制御する制御入力部１２と、を有している。この制御入力部１２とメイン薄膜トランジスタ１０のゲートとの間には、しきい値調整コンデンサ１４が接続されている。電源ライン１８に接続されたチャージトランジスタ１６を有するチャージ回路は、しきい値調整コンデンサ１４を所望のしきい値調整電圧にチャージするために使用される。
【００２６】
この回路は、回路入力部１２とメイントランジスタ１０のゲートとの間のコンデンサを使用して、制御入力部１２に印加される電圧の電圧シフトを行う。これにより、メイントランジスタのゲートと制御入力部との相対的な電圧が変化し、しきい値電圧変化を効果的に実現する。
【００２７】
トランジスタ１０および１６の製造時におけるしきい値電圧制御が特に困難である場合は、有機薄膜トランジスタが使用できる。
【００２８】
図４の回路は、２つのモードで動作可能である。リセットモードでは、チャージ回路１６、１８を使用して、しきい値調整コンデンサ１４が所望のしきい値調整電圧にチャージされる。動作モードでは、制御電圧が制御入力部１２に印加され、この制御電圧は、しきい値調整コンデンサ１４を介して、メイン薄膜トランジスタのゲートに結合される。リセット状態を使用することは、デジタルシステムおよびアナログシステム（例えば、シフトレジスタ、カウンタ、有限状態機械、ＲＦ回路、およびＤ／Ａ変換回路又はＡ／Ｄ変換回路）では周知である。
【００２９】
コンデンサ１４は、リセット状態の間に、電源ライン１８から、所与の電圧Ｖにチャージされ、通常の回路動作の間、この電圧Ｖを保持する（回路は全ての他の動作を行う）。コンデンサ１４の電圧は、有効しきい値電圧をＶ（正又は負）だけシフトさせる。
【００３０】
トランジスタ１６はリセットフェーズの間はオンであり、トランジスタ１０のゲートがライン１８の電圧Ｖにチャージされる。入力部１２の電圧はリセットフェーズの間は一定であり（例えば、０Ｖ）、このため、リセットフェーズにおいては、コンデンサ１４の両端の電圧は一義的に規定される。
【００３１】
リセットフェーズの後、トランジスタ１６はオフになり（in depletion）、通常動作の間、トランジスタ１０のゲートをチャージし続け、コンデンサ電圧を維持する。寄生トランジスタ容量を介してトランジスタ１６のゲートに電荷が注入されてトランジスタ１６を通じて電荷がリークしても、通常動作の間は電圧Ｖを保持できるように、コンデンサ１４は十分大きくなければならない。コンデンサ１４の電荷は、どのリセットフェーズの間でも、リフレッシュすることができる。
【００３２】
蓄積コンデンサからの電荷のリークを考慮して、必要なだけリセットモードを繰り返することができる。
【００３３】
図４を基準にして記載された回路を使用して、図１の駆動トランジスタおよび負荷トランジスタのしきい値電圧を変えることができる。図４の回路を使用して、図５に示すインバータが得られる。
【００３４】
この回路では、容量Ｃ０が駆動トランジスタ５０のしきい値をシフトさせ、容量Ｃ１が負荷トランジスタ５２のしきい値をシフトさせる。したがって、駆動トランジスタ５０は電源ライン５６およびトランジスタ１６０に対応したものになっており、負荷トランジスタ５２は電源ライン５８およびトランジスタ１６１に対応したものになっている。これらの容量の電圧は、別々に選ぶことができる。追加のトランジスタ５４は、リセットフェーズの間、出力ノードを０Ｖに引き上げるために備えられている。これによって、容量Ｃ０およびＣ１をチャージ（充電）するときの基準点が与えられる。リセットの間、どの「in」ノードおよび「out」ノードも０Ｖであり、電源ライン５６の電圧は正に選択され、電源ライン５８の電圧は負に選択される。これにより、インバータの動作特性が改善される。
【００３５】
図６は、図５のインバータの静的入出力特性を示し、図７は、このインバータの矩形波７２に対するダイナミックレスポンス７０を示す。電源ライン５６および５８の電圧を適切な値に選択することによって、良好なノイズマージンが実現できるとともに、（有機電子回路であっても）対称且つ高速なダイナミックレスポンスを実現することができる。
【００３６】
図４の基本回路を図３のダイナミックフリップフロップに適用することによって、図８のダイナミックフリップフロップが得られる。
この回路では、全てのトランジスタの有効しきい値を、電圧「Ｖｔｈ」を選択することによって負になるように修正することができる。このようにして、上記のトランジスタの正のしきい値電圧が引き起こす問題を克服することができる。
【００３７】
本発明により提供される構成要素を使用して、他の多くの回路を構成することができる。例えば、上記のインバータ論理素子に基づいてシフトレジスタを構成できる。
有機薄膜トランジスタ、および他の技術（例えば、アモルファスシリコン）では、トランジスタが電気的にバイアスされる場合、しきい値電圧は安定しない。この現象はバイアスストレス（bias stress）として知られており、これは有機トランジスタをデジタル回路で使用する場合にも相当の難題である。しきい値電圧の値の影響をほとんど受けない回路であって、結果としてバイアスストレスに対して強い回路を設計することは、実際にはかなり困難である。特に、高分子絶縁体を使用したｐ型有機トランジスタでは、空気中で測定されるバイアスストレスは、以下の特性を有する。
【００３８】
ゲートに印加される負の電圧によって、トランジスタは正のしきい値を有し、ゲートに印加される正の電圧によって、しきい値は負の値に移動する。シフト量は、バイアスストレスの大きさにほぼ比例する。
【００３９】
しきい値シフトの時定数は、ゲートに正の電圧が印加されようと負の電圧が印加されようと同じであり、このシフトは可逆的である（所与の時間の間、正のゲート電圧を印加し、同じ時間の間、正のゲート電圧を印加すると、残留シフトは非常に小さい）。
【００４０】
しきいシフトはバイアスをしないことによって元に戻すこともできるが、この緩和過程の時定数はシフト自体の時定数よりも非常に長い（１時間の負のゲートストレスから回復するのに、約１日の緩和時間が必要である）。
【００４１】
電圧がドレインにのみ印加される場合、縦型電界を受けるチャネルの領域が全体のチャネル領域のうちの僅かの部分であるので、しきい値シフトが低減することが予想される。
【００４２】
本発明は、バイアスストレスの影響を打ち消すのに適用できる。バイアスストレスにより回路動作中にシフトするしきい値は、しきい値電圧の電圧シフトを考慮して、生じる電圧シフトを変化させることによって、適切な値に戻すことができる。
【００４３】
加えて、メイントランジスタのゲートをチャージするのに使用される図４のスイッチ１６は、通常の動作の間は、小さい正のゲートバイアスが比較的長時間使用され、リセットフェーズの間は、大きい負のゲートバイアスが短時間使用される。この２つの作用は部分的に相殺される。さらに、トランジスタ１６のゲートには、この回路の外部からアクセス可能であり、回路動作中に、トランジスタ１６のゲートに印加されるバイアス電圧を調整して、残留しきい値変化に対処することができる。
【００４４】
有機エレクトロニクスに基づく回路は、大面積アプリケーションおよび／又は低コストアプリケーションに特に適している。現在の主に重要なことは、有機トランジスタに基づくフレキシブルディスプレイ用のアクティブマトリックス・バックプレーンの製造である。このバックプレーンは、頑丈さ、適切な形状的要素、および低コストが確保されるように、集積ドライバを必要とする。集積ディスプレイドライバは、周期的なリセットフェーズを有するアプリケーションの典型的な例である。本発明は、周期的なリセットフェーズを使用し、有機エレクトロニクスを使用して実現されることが知られているＲＦＩＤ（Radio Frequency ID）タグに適用することもできる。
【００４５】
アモルファスシリコンＴＦＴも、有機トランジスタについて記載したのと同様に電気的ストレスを被る（しきい値シフトの方向は、反対である）。したがって、本発明をａ−Ｓｉで作られた回路に適用してバイアスストレスの影響を補償することができる。
【００４６】
２つの回路の例が挙げられたが、本発明を使用して、任意の回路内の有効しきい値電圧を制御することにより、一つ以上の薄膜トランジスタに所望の動作をさせることができる。上記のように、本発明は有機薄膜トランジスタに最も適している。有機薄膜トランジスタは、（カーボンベースの）有機材料を含む複数の機能層（ゲート導体層、絶縁層、ソース／ドレイン導体層、半導体層）のうちの少なくとも一層を有している。
【００４７】
明細書および特許請求の範囲において、用語「しきい値電圧」は、「フラットバンド電圧」がより適している場合には、この「フラットバンド電圧」も含むものである。
【００４８】
本発明では、薄膜トランジスタの有効しきい値電圧の変更を可能にする。これは、しきい値電圧の変化に対して補償を行う既知の回路とは対照的である。特に、しきい値調整電圧を、メイントランジスタの実際のしきい値電圧のばらつきとは無関係に選択できる。他に、本発明は、有効しきい値電圧をもっと巨視的にシフト（例えば、正の値から負の値へのシフト）させる。あるいは、本発明を使用して、有効しきい値電圧を十分に増加させることができ、これにより、メイントランジスタが蓄積デバイス特性（Ｖｔ＞０）を有する場合はデプレッションデバイス動作（Ｖｔ ＞＞ ０）が提供される。
【００４９】
本発明は、装置のノイズマージンを改善することを可能にし、これにより、歩留まりの増加に貢献することができる。
【００５０】
本発明の回路は、電圧ストレスの影響を克服するために、ダイナミックしきい値電圧制御を補うことができる。これは、しきい値電圧を測定し、しきい値電圧調整レベルを変化することによって実現することができる。
【００５１】
上記の例では、トランジスタが正のしきい電圧を有するｐ型の実現例が与えられている。本発明は、しきい値電圧を負の値から正の値にシフトさせるのにも等しく使用することができる。この場合、ｎ型トランジスタが適切であり、ｎ型トランジスタも有機トランジスタとすることができ、又はアモルファスシリコントランジスタとすることもできる。
【００５２】
種々の修正例は当業者に明らかである。
【図面の簡単な説明】
【００５３】
【図１】薄膜トランジスタを使用した既知のインバータ回路を示す図である。
【図２】図１の回路の入出力応答を示す図である。
【図３】既知のフリップフロップ回路を示す図である。
【図４】本発明のトランジスタ回路を示す図である。
【図５】本発明のトランジスタ回路を使用したインバータ回路を示す図である。
【図６】図５の回路の入出力応答を示す図である。
【図７】図５の回路の時間応答を示す図である。
【図８】本発明のトランジスタ回路を使用したフリップフロップを示す図である。
【図１】
2008506278.tif 000003
【図２】
2008506278.tif 000004
【図３】
2008506278.tif 000005
【図４】
2008506278.tif 000006
【図５】
2008506278.tif 000007
【図６】
2008506278.tif 000008
【図７】
2008506278.tif 000009
【図８】
2008506278.tif 000010
【国際調査報告】
2008506278.tif 000011
2008506278.tif 000012
2008506278.tif 000013