(57)【要約】【課題】  ＣＭＯＳデバイスのための自己整合型二元シリコン窒化物ライナを形成する方法を提供すること【解決手段】  ＣＭＯＳデバイスのための自己整合型二元シリコン窒化物ライナを形成する方法は、第１の極性型のデバイス（１０２）及び第２の極性型のデバイス（１０４）の上に第１の型の窒化物層（１１６）を形成するステップと、第１の型の窒化物層（１１６）の上にトポグラフィック層（１１８）を形成するステップとを含む。第２の極性型のデバイス（１０４）の上の第１の型の窒化物層（１１６）及びトポグラフィック層（１１８）の部分は、パターン付けされて除去される。第２の極性型のデバイス（１０４）の上と、第１の極性型のデバイス（１０２）の上のトポグラフィック層（１１８）の残りの部分の上とに第２の型の窒化物層（１２０）が形成されて、トポグラフィック層（１１８）の側壁に沿った第２の型の窒化物材料の垂直柱（１２４）を画定し、第２の型の窒化物層（１２０）は第１の型の窒化物層（１１６）の側壁に接触する。トポグラフィック層（１１８）は除去され、そして垂直柱（１２４）は除去される。【選択図】      図９
2008532316.tif 000002
【特許請求の範囲】
【請求項１】
相補型金属酸化膜半導体（ＣＭＯＳ）デバイスのための自己整合型二元シリコン窒化物ライナを形成する方法であって、
第１の極性型のデバイス（１０２）及び第２の極性型のデバイス（１０４）の上に第１の型の窒化物層（１１６）を形成するステップと、
前記第１の型の窒化物層（１１６）の上にトポグラフィック層（１１８）を形成するステップと、
前記第２の極性型のデバイス（１０４）の上の前記第１の型の窒化物層（１１６）及び前記トポグラフィック層（１１８）の部分をパターン付けして除去するステップと、
前記第２の極性型のデバイス（１０４）の上と、前記第１の極性型のデバイス（１０２）の上の前記トポグラフィック層（１１８）の残りの部分の上とに第２の型の窒化物層（１２０）を形成して前記トポグラフィック層（１１８）の側壁に沿った第２の型の窒化物材料の垂直柱（１２４）を画定するステップであって、前記第２の型の窒化物層（１２０）は前記第１の型の窒化物層（１１６）の側壁と接触する、ステップと、
前記トポグラフィック層（１１８）を除去するステップと、
前記垂直柱（１２４）を除去するステップと
を含む、方法。
【請求項２】
前記第１の窒化物層（１１６）は引張窒化物層であり、前記第２の型の窒化物層（１２０）は圧縮窒化物層である、請求項１に記載の方法。
【請求項３】
前記第１の極性型のデバイス（１０２）はＮＦＥＴであり、前記第２の極性型のデバイス（１０４）はＰＦＥＴである、請求項２に記載の方法。
【請求項４】
前記引張窒化物層（１１６）及び前記圧縮窒化物層（１２０）は、それらの所望の最終的な厚さの２倍の厚さに形成される、請求項３に記載の方法。
【請求項５】
前記垂直柱（１２４）を除去するステップは、さらに前記引張窒化物層（１１６）及び前記圧縮窒化物層（１２０）の厚さを所望の最終的な厚さにする、請求項４に記載の方法。
【請求項６】
前記トポグラフィック層（１１８）は、酸化物層及びポリシリコン層のうちの１つをさらに含む、請求項５に記載の方法。
【請求項７】
前記圧縮窒化物層（１２０）の上にフォトレジスト層を形成するステップと、
前記フォトレジスト層を、前記トポグラフィック層（１１８）の上の前記圧縮窒化物層（１２０）の部分より下のレベルまで窪ませるステップと、
前記トポグラフィック層（１１８）の上の前記圧縮窒化物層（１２０）の前記部分を除去するステップと、
前記垂直柱（１２４）を除去する前に、前記フォトレジスト層及び前記トポグラフィック層（１１８）を除去するステップと
をさらに含む、請求項６に記載の方法。
【請求項８】
前記トポグラフィック層（１１８）は５０００オングストロームの厚さに形成される、請求項６に記載の方法。
【請求項９】
前記圧縮窒化物層（１２０）は、その所望の最終的な厚さの２倍の厚さに形成され、前記引張窒化物層（１１６）は、その所望の最終的な厚さに形成される、請求項３に記載の方法。
【請求項１０】
前記垂直柱（１２４）を前記除去するステップは、さらに、前記圧縮窒化物層（１２０）の前記初期厚さを前記所望の最終的な厚さにする、請求項９に記載の方法。
【請求項１１】
前記トポグラフィック層（１１８）を形成する前に、前記引張窒化物層（１１６）の上に酸化物ライナを形成するステップをさらに含み、前記パターン付けするステップはまた、前記ＰＦＥＴデバイスの上の前記酸化物ライナの部分を除去する、請求項１０に記載の方法。
【請求項１２】
前記トポグラフィック層（１１８）はさらにポリシリコン層を含む、請求項１１に記載の方法。
【請求項１３】
前記圧縮窒化物層（１２０）の上にフォトレジスト材料を塗布するステップと、
前記フォトレジスト材料を、前記トポグラフィック層（１１８）の上の前記圧縮窒化物層（１２０）の部分より下のレベルまで窪ませるステップと、
前記トポグラフィック層（１１８）の上の前記圧縮窒化物層（１２０）の前記部分を除去するステップと、
前記垂直柱（１２４）を除去する前に、前記フォトレジスト材料及び前記トポグラフィック層（１１８）を除去するステップと
をさらに含み、
前記酸化物ライナ材料は、前記垂直柱（１２４）の除去中、及び前記圧縮窒化物層（１２０）の厚さの減少中に、前記引張窒化物層（１１６）を保護する、
請求項１２に記載の方法。
【請求項１４】
前記トポグラフィック層（１１８）は３０００オングストロームの厚さに形成される、請求項１２に記載の方法。
【請求項１５】
前記引張窒化物層（１１６）及び前記圧縮窒化物層（１２０）は、その所望の最終的な厚さに形成される、請求項３に記載の方法。
【請求項１６】
前記トポグラフィック層（１１８）を形成する前に、前記引張窒化物層（１１６）の上に酸化物ライナを形成するステップをさらに含み、前記パターン付けするステップはまた、前記ＰＦＥＴデバイスの上の前記酸化物ライナの部分を除去する、請求項１５に記載の方法。
【請求項１７】
前記トポグラフィック層（１１８）はポリシリコン層をさらに含む、請求項１６に記載の方法。
【請求項１８】
前記圧縮窒化物層（１２０）の上に酸化物層を加えるステップと、
前記酸化物層を、前記トポグラフィック層（１１８）の上の前記圧縮窒化物層（１２０）の部分より下のレベルまで窪ませるステップと、
前記トポグラフィック層（１１８）の上の前記圧縮窒化物層（１２０）の前記部分を除去するステップと、
前記垂直柱（１２４）を除去する前に、前記トポグラフィック層（１１８）を除去するステップと
をさらに含み、
前記酸化物ライナ材料は、前記垂直柱（１２４）の除去中に前記引張窒化物層（１１６）を保護し、前記酸化物層は、前記垂直柱（１２４）の除去中に前記圧縮窒化物層（１２０）を保護する、
請求項１７に記載の方法。
【請求項１９】
前記トポグラフィック層（１１８）は３０００オングストロームの厚さに形成される、請求項１７に記載の方法。
【請求項２０】
半導体デバイスのための自己整合型二元材料ライナを形成する方法であって、
基板の上に第１の型の層（３０２）を形成するステップと、
前記第１の型の層（３０２）の上にトポグラフィック層（３０６）を形成するステップと、
前記基板の第１の領域の上の前記第１の型の層（３０２）及び前記トポグラフィック層（３０６）の部分をパターン付けして除去するステップと、
前記基板の第１の領域の上と、前記基板の第２の領域の上の前記トポグラフィック層（３０６）の残りの部分の上とに第２の型の層（３０８）を形成して前記トポグラフィック層（３０６）の側壁に沿った第１の型の層材料の垂直柱（３１２）を画定するステップであって、前記第２の型の層（３０８）は前記第１の型の層（３０２）の側壁と接触する、ステップと、
前記トポグラフィック層（３０６）を除去するステップと、
前記垂直柱（３１２）を除去するステップと
を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、半導体デバイス加工法に関し、より具体的には、自己整合型二元シリコン窒化物ライナを形成することによってＣＭＯＳデバイスの性能を改善する方法に関する。
【背景技術】
【０００２】
二元ライナ法は、Ｐ型ＭＯＳデバイス内にＮ型ＭＯＳデバイスと比較して異なる応力を与えるために導入されている。例えば、第１の型の窒化物ライナがＣＭＯＳデバイスのＰＦＥＴの上に形成され、一方、第２の型の窒化物ライナは該ＣＭＯＳデバイスのＮＦＥＴの上に形成される。より具体的には、ＰＦＥＴチャネル内への圧縮応力の印加がその中のキャリア移動度を改善し、一方、ＮＦＥＴチャネル内への引張応力の印加がその中のキャリア移動度を改善することが発見されている。従って、ＰＦＥＴデバイス上の第１の型の窒化物ライナは、圧縮応力をもたらすような様式で形成され、一方、ＮＦＥＴデバイス上の第２の型の窒化物ライナは、引張応力をもたらすような様式で形成される。
【０００３】
このような二元ライナを用いたＣＭＯＳデバイスに関しては、従来の方法は別々のリソグラフィ・パターン付けステップを用いて２つの異なる窒化物を形成することである。言い換えると、例えば、第１の型の窒化物ライナがＰＦＥＴ及びＮＦＥＴデバイスの両方の上に形成され、該ＮＦＥＴデバイス上の第１の型の窒化物ライナの部分がその後パターン付けされて除去される。酸化物層の随意的な形成の後、第２の型の窒化物ライナが両領域上に形成され、続いて、ＰＦＥＴデバイス上の第２の型の窒化物ライナの部分を除去するために、第２のパターン付けステップが用いられる。残念ながら、前の層に対してリソグラフィ・レベルを整合させるステップに伴う内在的な不正確さのために、２つのライナの形成はそれらの間にギャップを生ずる可能性がある。これは、次に、下にあるデバイス層に可動イオンの劣化をもたらすことになる。
【０００４】
一方、２つのライナは、１つのライナが他方と重なるような様式で形成することもできる。実際に、２つの別々のパターン付けステップに用いられるレチクルは、典型的には、２つのライナ材料の間にギャップが生じないように、重なりを確実にするように設計される。しかしながら、重なった窒化物ライナをもつある領域を有することは、信頼性及びレイアウトの非効率性などの問題のために、次の加工ステップに別の問題を引き起こす。例えば、次のコンタクト形成のための反応性イオンエッチング（ＲＩＥ）処理は、回路のいくつかの領域において単一厚さのライナに適応し、一方、界面領域においては二元の厚さ（重なり）のライナにも適応しなければならない可能性がある。さらに、このような重なり領域がコンタクト形成から除外される場合には、利用可能なレイアウト領域及び限界寸法（ＣＤ）公差による制約が生じる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従って、二元ライナＣＭＯＳデバイスの形成を、異なる型のライナ間のギャップ及び／又はそれらの重なりを生じない自己整合様式で実行できることが望ましい。
【課題を解決するための手段】
【０００６】
従来技術の前述の欠点及び欠陥は、ＣＭＯＳデバイスのための自己整合型二元シリコン窒化物ライナを形成する方法によって克服又は緩和される。例示的な一実施形態において、この方法は、第１の極性型のデバイス及び第２の極性型のデバイスの上に第１の型の窒化物層を形成するステップと、第１の型の窒化物層の上にトポグラフィック層を形成するステップとを含む。第２の極性型のデバイス上の第１の型の窒化物層及びトポグラフィック層の部分がパターン付けされて除去される。第２の型の窒化物層が第２の極性型のデバイスの上、及び第１の極性型のデバイス上のトポグラフィック層の残りの部分の上に形成され、その結果、トポグラフィック層の側壁に沿った第２の型の窒化物材料の垂直な柱が画定され、第２の型の窒化物層は第１の型の窒化物層の側壁に接触する。トポグラフィック層が除去され、垂直柱が除去される。
【０００７】
別の実施形態において、半導体デバイスのための自己整合型二元材料ライナを形成する方法は、基板上に第１の型の層を形成するステップと、第１の型の層の上にトポグラフィック層を形成するステップとを含む。基板の第１の領域の上の第１の型の層及びトポグラフィック層の部分がパターン付けされて除去される。第２の型の層が基板の第１の領域の上、及び、基板の第２の領域の上のトポグラフィック層の残りの部分の上に形成され、その結果、トポグラフィック層の側壁に沿った第１の型の層の材料の垂直柱が画定され、第２の型の層は第１の型の層の側壁に接触する。トポグラフィック層が除去され、垂直な柱除去される。
【発明を実施するための最良の形態】
【０００８】
幾つかの図面において類似の要素が類似の番号付けがされる例示的な図面を参照する。
【０００９】
本明細書において、自己整合型二元シリコン窒化物ライナを形成してＣＯＭＳデバイスの信頼性を改善する方法が開示される。簡単に述べると、本明細書に開示される実施形態は、２つの型の窒化物ライナの間の重なり領域を除去する結果を生じ、一方、有効な拡散バリアとして機能するように、デバイス全域にわたる連続的なライナを維持する。２つの窒化物ライナは、それらの間の急峻に画定された自己整合型界面で接合され、従って、連続且つ均一な単一の窒化物層を形成し、その結果、次のコンタクト・エッチング処理は複雑にならず、及び／又は、追加の制限的なグラウンド・ルールは生じない。
【００１０】
最初に図１を参照すると、その上に形成され、浅いトレンチ分離１０５によって互いに分離された、一対の例示的な相補型金属酸化膜半導体（ＣＭＯＳ）デバイス（即ち、ＮＦＥＴデバイス１０２及びＰＦＥＴデバイス１０４）を有する半導体基板１００の断面図が示される。そこに示されるデバイス製造の特定の加工段階で、ゲート１０６の材料（例えば、ポリシリコン）及びソース／ドレーン拡散領域１０８のシリサイド化が行われるが、それは、その上の第１の中間レベルの誘電体（ＩＬＤ）層の形成に先立って行なわれる。図１は、さらに、当業者によって認識されるであろうように、２つのＮＦＥＴ（図２のＦＥＴ１０２及びＰＥＦＴ１０４）の形成に用いられる、ゲート酸化物層１１０（例えば、ＳｉＯ２）及び窒化物スペーサ層１１２、１１４を示す。
【００１１】
第１の実施形態によると、図２から図９までは、シリサイド化されたＮＦＥＴ１０２及びＰＦＥＴ１０４デバイスの上に自己整合型二元シリコン窒化物ライナを形成するための例示的なプロセス・フローを示す。図２において、引張窒化物層１１６（例えば、ＢＴＢＡＳ（ビス（３級ブチルアミノ）シラン）前駆物質を用いて堆積させたＳｉ３Ｎ４）は、１５００オングストローム（Å）の例示的な厚さで、構造体全体の上に形成される。さらに一般的には、引張窒化物層１１６は、最終的な二元窒化物ライナの所望の厚さの２倍の厚さに堆積させる。次に、図３において、厚いトポグラフィック層（酸化物層）１１８（又は、代替的に、ポリシリコン層）が、５０００Åの例示的な厚さで引張窒化物層１１６の上に形成される。
【００１２】
第１の実施形態は厚いトポグラフィック層１１８用に酸化物材料を利用するが、以下に示されるように他の材料を使用することもできる。しかしながら、後で認識されることになるように、各実施形態は、後でパターン付けされてステップ高を作る厚いトポグラフィック層を利用する。トポグラフィック層１１８及び下にある引張窒化物層１１６は、次に、硬化フォトレジスト層（図示せず）を用いてリソグラフィでパターン付けされ、その際、ＰＦＥＴデバイス１０４上のトポグラフィック層１１８／引張窒化物層１１６の積層体の露出部分が、図４に示されるように除去される（例えば、エッチング停止として機能するサリサイド化ゲート及び拡散領域を用いるエッチングによって）。以前の方法とは異なり、最終的に二元窒化物ライナを形成するのに、この単一の最初のリソグラフィ・ステップのみが用いられる。
【００１３】
図５に進むと、次に、圧縮窒化物層１２０（例えば、シラン（ＳｉＨ２）前駆物質を使用してプラズマ増強化学気相堆積（ＰＥＣＶＤ）によって堆積されるＳｉ３Ｎ４）が、ＮＦＥＴデバイス１０２上の厚い酸化膜層１１８の残りの部分を含む構造体全体の上に形成される。圧縮窒化物層１２０はまた、１５００Å（引張窒化物層１１６の厚さに等しい）の例示的な厚さに形成することができる。次に第２のリソグラフィ・パターン付けステップを実行する代わりに、フォトレジスト層１２２をデバイス上に塗布し、厚い酸化物層（トポグラフィック層）１１８の上にある圧縮窒化物層１２０の部分より下のレベルまで、しかしＰＦＥＴデバイス１０４の上にある圧縮窒化物層１２０の部分のレベルよりは上まで窪ませる。これは図６に示される。次に、図７において、厚い酸化物層（トポグラフィック層）１１８の上の圧縮窒化物層１２０の部分が、例えば、化学的ドライエッチング（ＣＤＥ）又はＲＩＥなどにより、所定の位置のフォトレジスト層１２２を用いて除去される。
【００１４】
図８に示されるように、レジスト材料１２２がＰＦＥＴデバイス１０４の上から除去される。さらに、厚い酸化物層（トポグラフィック層）１１８もまた、例えば、４０：１緩衝ＨＦ（ＢＨＦ）溶液などにより、ＮＦＥＴデバイス１０２の上から除去される。厚いポリシリコン材料が酸化物材料の代わりに用いられるところでは、トポグラフィック層１１８は代わりに水酸化アンモニウム溶液で剥がすことができる。いずれの場合でも、図７の圧縮窒化物層１２０のエッチングの結果として、圧縮窒化物材料の犠牲垂直柱１２４は、ＮＦＥＴデバイス１０２とＰＥＦＴデバイス１０４との間に画定されることに注意されたい。最後に、図９に示されるように、露出した窒化物材料（即ち、引張窒化物層１１６及び圧縮窒化物層１２０）は、例えば、ＨＦ／ＥＧ又はＣＤＥのような部分的異方性エッチング剤に曝される。
【００１５】
このエッチングを、最初に堆積させた引張及び圧縮窒化物層の厚さの半分の厚さより大きな厚さまで除去すること（例えば、８００Åの窒化物の厚さを除去すること）を目標とすることにより、これは引張窒化物層１１６及び圧縮窒化物層１２０の両方の最終的な厚さを最終的な二元窒化物ライナの所望の厚さ（例えば、７００Å）まで削減することになる。さらに、この部分エッチングはまた、犠牲垂直柱１２４の大部分の材料を、その両側でエッチングして除去するのに役立つ。これは、重なり又はギャップを生じることなしに、そして第２のリソグラフィ操作を使用せずに、引張窒化物層１１６と圧縮窒化物層１２０の間の急峻に画定された界面１２６を生ずる。
【００１６】
ここで図１０から図１９までを一般的に参照すると、本発明の第２の実施形態による、ＣＭＯＳデバイスのための自己整合型二元シリコン窒化物ライナを形成するための別の例示的なプロセス・フローが示される。第１の実施形態の場合と同様に、第２の実施形態のプロセス・フローは構造体全体の上に引張窒化物層３０２を形成するステップで開始する。図２の第１の実施形態においては、引張窒化物層１１６が初めに、二元窒化物ライナの所望の最終的な厚さの２倍を超える例示的な厚さに形成されるのに対して、第２の実施形態の引張窒化物層３０２は、二元窒化物ライナの最終的な所望の厚さ（例えば、７００Å）に形成される。
【００１７】
次に、図１１に示されるように、薄い酸化物ライナ３０４が引張窒化物層３０２の上に形成され、後にエッチング停止層として機能することになる。図１２において、厚いトポグラフィック層３０６は、酸化物ライナ３０４の上に形成されるポリシリコン層（例えば、３０００Å）によって具体化される。次に、リソグラフィのパターン付けステップが、図１３に示されるように、デバイスのＰＦＥＴ１０４領域から層３０２、３０４及び３０６を除去するために（例えば、ＲＩＥにより）実行される。
【００１８】
図１４に進むと、圧縮窒化物層３０８が、ＮＦＥＴデバイス１０２の上の厚いポリシリコン層（トポグラフィック層）３０６の残りの部分を含む構造体全体の上に堆積される。引張窒化物層３０２とは対照的に（しかし第１の実施形態の圧縮窒化物層１２０に類似して）、圧縮窒化物層３０８は、引張窒化物層３０２の厚さ（例えば１５００Å）の２倍の例示的な厚さに形成される。再び、この段階で第２のリソグラフィ・パターン付けステップを実行する代わりに、フォトレジスト層３１０をデバイスの上に塗布し、次に、厚いポリシリコン層（トポグラフィック層）３０６の上面より下のレベルまで、しかしＰＦＥＴデバイス１０４の上にある圧縮窒化物層３０８の部分のレベルよりは上まで窪ませる。これは図１５に示される。
【００１９】
次に、図１６において、厚いポリシリコン層（トポグラフィック層）３０６の上の圧縮窒化物層３０８の部分が、所定の位置のフォトレジスト層３１０を用いて除去される。次のポリシリコン層３０６及びレジスト層３１０の除去により、圧縮窒化物材料の犠牲垂直柱３１２は、図１７に示されるように、ＮＦＥＴデバイス１０２とＰＦＥＴデバイス１０４の間に画定される。図１８において、露出した圧縮窒化物材料は、次に、部分的異方性エッチング剤（例えば、第１の実施形態に対して説明されたものと類似した）に曝される。圧縮窒化物層３０８は、初め、引張窒化物層３０２の厚さの２倍より大きな厚さに形成したので、エッチングは、最初に堆積させた圧縮窒化物層の厚さの半分より大きな厚さを除去することを目標とする。これは、その両側でエッチングを受けるので、犠牲垂直柱３１２の材料の大部分を除去するのと同時に、２つの窒化物層の厚さをおおよそ等しくするように働く。特に、引張窒化物層は、このエッチングの間酸化物ライナ３０４によって保護される。
【００２０】
部分エッチングの結果として、急峻に画定された界面３１４が、重なり又はギャップを生じることなしに、そして第２のリソグラフィ操作を用いずに、引張窒化物層３０２と圧縮窒化物層３０８の間に形成される。エッチングが完了した後、保護の酸化物ライナ３０４が除去されて、図１９に示される自己整合型二元窒化物ライナが出現し、当該技術分野において既知のさらなる加工処理を進めることができる。
【００２１】
最後に、図２０から図２９までは、本発明の第３の実施形態による、ＣＭＯＳデバイスのための自己整合型二元シリコン窒化物ライナを形成するためのさらに別の例示的なプロセス・フローを示す。この実施形態において、図２０から図２３までに示されるプロセス・フローは、図１０から図１３までに示されて上述されたものと同じであり、簡単のために類似の参照番号が使用されている。図２４において、圧縮窒化物層３０８は、ＮＦＥＴデバイス１０２上の厚いポリシリコン層（トポグラフィック層）３０６の残りの部分を含む全体の構造体の上に堆積させる。図１４における第２の実施形態とは対照的に、図２４の圧縮窒化物層３０８は、引張窒化物層３０２と同様に、二元窒化物層の所望の最終的な厚さ（例えば、７００Å）に形成される。
【００２２】
ブランケット・レジスト材料の代わりに、図２５は、最初のブランケット酸化物層４０２（例えば、５０００Åの厚さ）の形成と、それに続くその層４０２の（例えば、化学的機械平坦化又はＲＩＥにより）ポリシリコン層（トポグラフィック層）３０６の上面より下のレベルまでの窪み形成とを示す。図２６に示されるように、厚いポリシリコン層（トポグラフィック層）３０６の上の圧縮窒化物層３０８の部分は、所定の位置の酸化物層４０２を用いて除去する。次の、ポリシリコン層（トポグラフィック層）３０６の除去（例えば、酸化物及び窒化物の両方に対する選択的な水酸化アンモニウム剥離処理による）によって、圧縮窒化物材料の犠牲垂直柱３１２が、図２７に示されるように、ＮＦＥＴデバイス１０２とＰＦＥＴデバイス１０４の間に画定される。
【００２３】
第２の実施形態とは対照的に、柱３１２のエッチングは、図２８に示されるように、圧縮窒化物層３１８の厚さを保護するように所定位置の酸化物層４０２を用いて実行される。言い換えると、柱３１２の材料が酸化物層４０２の側壁から除去されて、重なり又はギャップを生じることなしに、そして第２のリソグラフィ操作を用いずに、引張窒化物層３０２と圧縮窒化物層３０８の間に形成される急峻に画定された界面３１４が生じる。この段階で、新規に形成された二元窒化物ライナの上の残りの層３０４及び４０２は、両方とも酸化物材料であるので、第１のＩＬＤ酸化物（図示せず）は、通常のデバイス加工の次の段階のために直接堆積できることにも注意されたい。代替的に、層４０２及び３０４は、通常のデバイス加工を進める前に、図２９に示されるように、窒化物に選択的な処理によって除去することができる。
【００２４】
また認識されることになるように、上述の方法はまた、２つの別々の層材料から均一の単一層材料を形成することが望ましい場合に一般的に適用できることがさらに予想される。パターン付けされた第１の型の層を覆うトポグラフィック層の使用により、次に第２の型の層をその上に形成して、トポグラフィック層のパターン付けされた側壁に沿った垂直柱を画定することができる。さらに、第２の層は、パターン付けされた第１の層の側壁と隣接し、第２のリソグラフィのパターン付けステップなしに、それに自己整合する。垂直柱が除去されると、急峻に画定された界面が第１の型及び第２の型の層材料の間に生じる。形成された第１の型の層及び第２の型の層の最初の厚さは、結合した単一層の最終的な所望の厚さに依存し、さらに、垂直柱の除去中に第１及び第２の型の層の上に何らかの保護層があるかどうかに依存する。
【００２５】
本発明は好ましい実施形態を参照して説明されたが、本発明の範囲から逸脱することなしに、種々の変更を加えることができ、また、要素の代わりにその同等物を用いることができることは、当業者によって理解されるであろう。さらに、本発明の本質的な範囲から逸脱することなしに、特定の状況又は材料を本発明の教示に適合させるために、多くの修正を施すことができる。それゆえに、本発明は、本発明を実施するために企図された最良の形態として開示された特定の実施形態に限定されず、本発明は添付の特許請求の範囲内にある全ての実施形態を含むことが意図されている。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施形態による使用に好適な、その上に形成された一対の相補型金属酸化膜半導体（ＣＭＯＳ）デバイスを有する半導体基板の断面図である。
【図２】本発明の第１の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図３】本発明の第１の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図４】本発明の第１の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図５】本発明の第１の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図６】本発明の第１の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図７】本発明の第１の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図８】本発明の第１の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図９】本発明の第１の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図１０】本発明の第２の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図１１】本発明の第２の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図１２】本発明の第２の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図１３】本発明の第２の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図１４】本発明の第２の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図１５】本発明の第２の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図１６】本発明の第２の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図１７】本発明の第２の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図１８】本発明の第２の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図１９】本発明の第２の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図２０】本発明の第３の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図２１】本発明の第３の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図２２】本発明の第３の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図２３】本発明の第３の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図２４】本発明の第３の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図２５】本発明の第３の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図２６】本発明の第３の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図２７】本発明の第３の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図２８】本発明の第３の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【図２９】本発明の第３の実施形態によるＣＭＯＳデバイスのための自己整合型二元窒化物ライナを形成するための例示的なプロセス・フローを示す。
【符号の説明】
【００２７】
１００：半導体基板
１０２：ＮＦＥＴデバイス
１０４：ＰＦＥＴデバイス
１０５：トレンチ
１０６：ゲート
１０８：ソース／ドレーン拡散領域
１１０：ゲート酸化物層
１１２，１１４：窒化物スペーサ層
１１６：引張窒化物層
１１８：酸化物層（トポグラフィック層）
１２０：圧縮窒化物層
１２２：フォトレジスト層
１２４：犠牲垂直柱
１２６：界面
３０２：引張窒化物層
３０４：酸化物ライナ
３０６：ポリシリコン層（トポグラフィック層）
３０８：圧縮窒化物層
３１０：フォトレジスト層
３１２：犠牲垂直柱
３１４：界面
４０２：酸化物層
【図１】
2008532316.tif 000003
【図２】
2008532316.tif 000004
【図３】
2008532316.tif 000005
【図４】
2008532316.tif 000006
【図５】
2008532316.tif 000007
【図６】
2008532316.tif 000008
【図７】
2008532316.tif 000009
【図８】
2008532316.tif 000010
【図９】
2008532316.tif 000011
【図１０】
2008532316.tif 000012
【図１１】
2008532316.tif 000013
【図１２】
2008532316.tif 000014
【図１３】
2008532316.tif 000015
【図１４】
2008532316.tif 000016
【図１５】
2008532316.tif 000017
【図１６】
2008532316.tif 000018
【図１７】
2008532316.tif 000019
【図１８】
2008532316.tif 000020
【図１９】
2008532316.tif 000021
【図２０】
2008532316.tif 000022
【図２１】
2008532316.tif 000023
【図２２】
2008532316.tif 000024
【図２３】
2008532316.tif 000025
【図２４】
2008532316.tif 000026
【図２５】
2008532316.tif 000027
【図２６】
2008532316.tif 000028
【図２７】
2008532316.tif 000029
【図２８】
2008532316.tif 000030
【図２９】
2008532316.tif 000031
【国際調査報告】
2008532316.tif 000032