(57)【要約】【課題】  ＭＭＷ（ミリメートル波）用途における使用のためのコンパクト且つ最適化されたアーキテクチャを有する集積回路変圧器デバイスを構築するため方法を提供すること。【解決手段】  集積回路変圧器デバイスは、ミリメートル波用途のための種々のタイプのオンチップ・デバイスを構成するためのテンプレート又はビルディング・ブロックとして使用することができる汎用的で拡大縮小可能アーキテクチャを有する。【選択図】      図２
2008537849.tif 000002
【特許請求の範囲】
【請求項１】
集積回路変圧器であって、
基板と、
前記基板上に形成される接地シールドと、
細長い導電性ストリップを含む一次導体と、
細長い導電性ストリップを含む二次導体と、
を備え、
前記一次導体及び前記二次導体が、前記接地シールドに隣接して配置される結合ワイヤ構造体を形成するように位置合わせされ、
前記接地シールドが、前記一次及び二次導体に対して直交して配置される閉端した平行な細長いスロットのパターンを備え、且つ、前記接地シールドが、前記一次及び二次導体に対して共線的な電流リターンパスを提供する縁部領域を備える、
集積回路変圧器。
【請求項２】
前記接地シールド、前記一次導体及び前記二次導体が、集積回路の異なる層上に配置され、積層構造体を形成するように位置合わせされる、請求項１に記載の集積回路変圧器。
【請求項３】
前記接地シールドと前記二次導体との間に配置される第１の絶縁層、
前記二次導体と前記一次導体との間に配置される第２の絶縁層、
をさらに備える、請求項２に記載の集積回路変圧器。
【請求項４】
前記接地シールド、並びに前記一次及び二次導体が異なるＢＥＯＬ（バック・エンド・オブ・ライン）メタライゼーション層から形成される、請求項１に記載の集積回路変圧器。
【請求項５】
前記一次導体及び前記二次導体が同じ長さ及び幅を有する、請求項１に記載の集積回路変圧器。
【請求項６】
前記一次導体が前記二次導体の厚さより大きい厚さを有する、請求項１に記載の集積回路変圧器。
【請求項７】
半導体ＩＣ（集積回路）チップであって、
変圧器を含む集積回路を備え、
前記変圧器が、
接地シールドと、
少なくとも１つの細長い導電性ストリップを含む一次導体と、
少なくとも１つの細長い導電性ストリップを含む二次導体と、
を備え、
前記一次導体及び前記二次導体が、前記接地シールドに隣接して配置される結合ワイヤ構造体を形成するように位置合わせされ、
前記接地シールドが、前記一次及び二次導体に対して直交して配置される閉端した平行な細長いスロットのパターンと、前記一次及び二次導体に対して共線的な電流リターンパスを提供する縁部領域とを備える、
半導体ＩＣ（集積回路）チップ。
【請求項８】
前記接地シールド、前記一次導体及び前記二次導体が、異なる層上に配置され、積層構造体を形成するように位置合わせされる、請求項７に記載のＩＣチップ。
【請求項９】
前記変圧器が共振同調回路として実装される、請求項７に記載の半導体ＩＣチップ。
【請求項１０】
前記変圧器が２０ＧＨｚ又はそれより大きい周波数で共振を与えるように同調される、請求項９に記載の半導体ＩＣチップ。
【請求項１１】
前記集積回路が増幅器を含む、請求項７に記載の半導体ＩＣチップ。
【請求項１２】
前記変圧器が前記増幅器の入力又は出力に接続される、請求項１１に記載の半導体ＩＣチップ。
【請求項１３】
前記増幅器が差動プッシュプル増幅器を含み、前記一次導体が前記増幅器の差動出力ノード間に接続され、ＤＣバイアス電圧が前記一次導体に印加される、請求項１１に記載の半導体ＩＣチップ。
【請求項１４】
前記集積回路がパワー・コンバイナ回路である、請求項７に記載の半導体ＩＣチップ。
【請求項１５】
前記変圧器の前記一次導体が複数の分離した細長い導電性ストリップを含み、前記変圧器の前記二次導体が互いに直列に接続された複数の細長い導電性ストリップを含み、前記一次導体の分離した細長い導電性ストリップの各々が、前記二次導体の直列に接続された細長い導電性ストリップのうちの１つと位置合わせされる、請求項１４に記載の半導体ＩＣチップ。
【請求項１６】
前記一次導体の分離した細長い導電性ストリップの各々が差動増幅器の出力ノード間に接続される、請求項１５に記載の半導体チップ。
【請求項１７】
前記変圧器が環状のレイアウト・パターンを備える、請求項１４に記載の半導体ＩＣチップ。
【請求項１８】
前記一次導体の分離した細長い導電性ストリップの各々の中央領域への供給電圧接続部を備えるＤＣ供給電圧回路をさらに備える、請求項１５に記載の半導体ＩＣチップ。
【請求項１９】
前記集積回路変圧器がバランとして実装される、請求項７に記載の半導体ＩＣチップ。
【請求項２０】
半導体デバイスを製造する方法であって、接地シールド、一次導体及び二次導体を形成するステップを含み、前記接地シールドを形成するステップが、前記一次及び二次導体に対して直交して配置される閉端した平行な細長いスロットと前記一次及び二次導体に対して共線的な電流リターンパスを提供する縁部領域とを形成するように導電性材料の層をパターン形成するステップを含む、半導体デバイスを製造する方法。
【請求項２１】
前記接地シールド、前記一次導体及び前記二次導体が、集積回路の異なる層上に形成され、積層された変圧器デバイスを形成する、請求項２０に記載の方法。
【請求項２２】
前記接地シールド、前記一次導体及び前記二次導体が、ＢＥＯＬプロセスを用いて、異なるメタライゼーション層から形成される、請求項２１に記載の方法。
【請求項２３】
集積回路の設計及びシミュレーションのためのコンピュータによって実行される方法であって、
回路の仮想モデルを、前記回路の各コンポーネントに対するモデルを用いて生成するステップであって、少なくとも１つの前記モデルが接地平面の上に積層された一次及び二次導体を有する集積回路変圧器構造体の集中等価回路表示を含み、ここで前記導体の長さはユーザ指定パラメータである、ステップと、
前記導体の長さに対する１つ又は複数のユーザ指定パラメータ値に基づいて、回路シミュレーションを実行するステップと、
前記シミュレーションの結果を提示するステップと、
を含む、前記コンピュータによって実行される方法。
【請求項２４】
前記集積回路変圧器の集中等価回路表示がＲＬＣフィルタ・回路を含む、請求項２３に記載の方法。
【請求項２５】
前記仮想モデルを生成するステップが、
ユーザが、前記回路コンポーネントの概略的なアイコン表示を用いて前記回路の概略的な表示を構築することを可能にするユーザ・インターフェースを提供するステップと、
所定のモデルのライブラリから前記概略的なアイコン表示の各々に対応するモデルを得るステップと、
を含む、請求項２４に記載の方法。
【請求項２６】
前記仮想モデルを生成するステップが、
ユーザが、前記回路の３Ｄ回路レイアウト表示を構築することを可能にするユーザ・インターフェースを提供するステップと、
前記３Ｄ回路の３ＤのＥＭ解析を実行するステップと、
前記３ＤのＥＭ解析の結果を用いて、回路コンポーネントの各々に対する等価モデルを生成するステップと、
を含む、請求項２４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、ＭＭＷ（ミリメートル波）用途における使用のためのコンパクト且つ最適化されたアーキテクチャを有する集積回路変圧器デバイスに関する。より具体的には、本発明は、ミリメートル波用途のための種々のタイプのオンチップ・デバイスを構成するためのテンプレート又はビルディング・ブロックとして使用することができる汎用的且つ拡大縮小可能な構造を有する集積回路変圧器に関する。
【背景技術】
【０００２】
一般的に、変圧器は、コア（例えば、磁性の）、一次コイル及び１つ又は複数の二次コイルを備えるデバイスである。一次コイルは電源から電気エネルギーを受け取り、磁場を変えることによって二次コイルにエネルギーを結合し、ここで、エネルギーはコイルを横切る電磁場として現れる。負荷が二次コイルに接続されている場合には、エネルギーはこの負荷に伝送される。変圧器の出力電力は変圧器への入力電力を超えることができないので、出力電流は電圧における利得に正比例して減少する（逆も同様）。
【０００３】
ＲＦ（無線周波数）変圧器は、通常、インピーダンス整合（最大電力伝送のため）、ＡＣ電圧昇圧／降圧、２つの回路間のＤＣ絶縁、同相モード除去、フィルタなどのような用途のために電子回路で使用される。さらに、変圧器は、例えば、両方の入力ポートが接地から絶縁されている平衡入力から、１つの出力ポートが接地に接続されている不平衡出力までを有するバランを構成するために使用することができる。
【０００４】
オンチップの用途のためには、変圧器は、典型的には、一次及び二次導体である結合ワイヤ（coupled wire）を使用して構成される。簡単な変圧器構造は、両側部に同じ巻数をもつ２つのワイヤを備え、１：１変圧器又は単に結合ワイヤと呼ばれる。例として、図１は従来の集積変圧器デバイスを有する半導体デバイスの斜視図である。図１において、半導体デバイス（１０）は、その表面上に形成された集積コプレーナ変圧器（１２）を有する基板（１１）を備える。変圧器（１２）は、同じ層上に平行して配置される一次導体（１３）及び二次導体（１４）を備える。導体は、基板表面上に形成される金属層からパターン形成され、次に、誘電層又は絶縁層に封入される。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図１に示されるような変圧器デバイスは、典型的には、電気的性能が不十分であり（例えば、低い結合、ｋ＝０．０６）、特に、高周波用途のために実装される場合には、高損失を示す。実際、シリコンのような損失性の基板については、金属線（１３）、（１４）及び基板（１１）の間の容量結合は、電力散逸の増大をもたらす。そのような容量結合を制限するために一次導体、二次導体の幅を狭めた場合には、一次導体、二次導体の抵抗は（例えば、表皮効果によって）増大し、電力散逸の増大をもたらす。さらに、図１におけるような従来の変圧器設計は、閉環境のＥＭ条件に対して明確なリターンパスを有さず、結果として周囲の金属コンポーネントにより影響を受けやすい電気的性能をもたらす。従って、図１に示されるような集積回路コプレーナ変圧器デバイスは、典型的には、より低い結合係数、表皮効果による損失、並びにハードウェアに対するモデルの矛盾に起因する不正確さを許容することができる、より低い周波数で使用される。
【課題を解決するための手段】
【０００６】
一般に、本発明の例示的な実施形態は、ＭＭＷ（ミリメートル波）用途での使用のためのコンパクト且つ最適化されたアーキテクチャを有する集積回路変圧器デバイスを含む。より具体的には、本発明の例示的な実施形態は、例えば、パワー・コンバイナ、バラン、分散型能動変圧器及びフィルタを含む、ミリメートル波用途のための種々のタイプのオンチップ・デバイスを構成するためのテンプレート又はビルディング・ブロックとして使用することができる、汎用的且つ拡大縮小可能な構造を有する集積回路変圧器を含む。
【０００７】
１つの例示的な実施形態において、集積回路変圧器は、基板と、基板上に形成される接地シールドと、細長い導電性ストリップを含む一次導体と、細長い導電性ストリップを含む二次導体とを備える。一次及び二次導体は、接地シールドに隣接して配置される結合ワイヤ構造体を形成するように位置合わせされる。さらに、接地シールドは、一次及び二次導体に対して直交して配置される閉端した平行な細長いスロットのパターンと、一次及び二次導体に対して共線的な（同一線上に並んだ）電流リターンパスを提供する縁部領域とを備える。
【０００８】
本発明の１つの例示的な実施形態において、接地シールド、一次導体及び二次導体は集積回路の異なる層上に配置され、積層構造体を形成するように位置合わせされる。第１の絶縁層が接地シールドと二次導体との間に配置され、第２の絶縁層が二次導体と一次導体との間に配置される。１つの実施形態において、接地シールド、並びに一次及び二次導体は、異なるＢＥＯＬ（バック・エンド・オブ・ライン）メタライゼーション層から形成される。
【０００９】
例示的な１：１集積回路変圧器構造体は、直交する閉端スロットと一次及び二次導体に対して共線的な電流リターンパスを提供する縁部領域とをもつ接地シールド設計を有し、３Ｄ／２Ｄコンパクト・モデリングを用いて正確にモデル化され、長さによって拡大縮小可能な１：１変圧器テンプレート・モデルを構築することができる。より具体的には、例示的な接地シールド構造体は、寄生効果及び境界条件を緩和する閉環境のＥＭ条件を提供し、それにより、レイアウトにおける他の構造体の近接性とは無関係に、長さによって拡大縮小可能な、１：１集積回路変圧器テンプレートのコンパクト・モデルが定義されることを可能にする。
【００１０】
従って、例示的な１：１集積回路変圧器テンプレート・デバイスは、導体の長さＬｃ（及び、他の可能な幾何学的パラメータ）によって拡大縮小可能な集中等価素子モデル（例えば、ＲＬＣ回路）を用いて正確にモデル化することができる。例示的な１：１集積回路変圧器テンプレート・デバイスの集中等価素子モデルは、回路のレイアウトに関係なく、このような１：１集積回路変圧器テンプレートを有する回路の正確なシミュレーションを得るために、回路シミュレーション用アプリケーションで使用することができる。
【００１１】
本発明のこれら及び他の例示的な実施形態、特徴及び利点は、添付の図面と一緒に読むべき例示的な実施形態の以下の詳細な記述から説明され、明らかとなるであろう。
【発明を実施するための最良の形態】
【００１２】
図２及び図３は、本発明の例示的な実施形態よる集積変圧器デバイスを概略的に示す図である。特に、図２は、その上に形成された集積変圧器デバイス（２２）を有する基板（２１）を備える半導体デバイス（２０）の略側面図であり、図３は、図２の例示的なデバイス（２０）の略平面図である。図２及び図３に示されるように、変圧器（２２）は、接地シールド（又は接地シールド）（２３）、二次導体（２４）及び一次導体（２５）を備え、それらは基板（２１）上に形成される集積回路の別個の層上に形成され、積層された変圧器構造体（２２）を形成する。変圧器（２２）は、絶縁／誘電材料（２６）（例えば、二酸化シリコン、あるいは、他の絶縁又は誘電材料）に封入され、絶縁／誘電材料（２６）の薄い層が、接地シールド（２３）と二次導体（２４）との間、及び二次導体（２４）と一次導体（２５）との間に配置される。図２及び図３に示される例示的な実施形態は、等しい長さＬｃ及び幅Ｗｃを有する積層された結合ワイヤとして一次及び二次導体（２４）及び（２５）を示す。さらに、一次導体（２５）は、ｔ１で示される厚さを有し、二次導体（２４）はｔ２で示される厚さを有する。以下に説明されるように、用途に応じて、より高い電流密度（ＤＣ電流）に適応するために、一次導体（２５）を、二次導体（２４）より厚く形成することができる。
【００１３】
図３は、さらに、本発明の例示的な実施形態による接地シールド（２３）のためのパターンを示す。例示的な接地シールド（２３）は、長さＬｓの一連の平行な閉端スロット（２３ａ）を形成するようにパターン形成された平面の金属シートを備える。閉端スロット（２３ａ）の形成は、接地シールド（２３）の縁部領域（２３ｃ）（又は「サイドバー」素子）に沿った端部で共通して接続される一連の平行な導電性ストリップ（２３ｂ）を有する接地シールド（２３）をもたらす。閉端スロット（２３ａ）及び導電性ストリップ（２３ｂ）は、一次及び二次導体（２４）及び（２５）に対して、スロット（２３ａ）及びストリップ（２３ｂ）が積層された二次及び一次導体（２４）及び（２５）の長さ（長手方向）に沿った（ＡＣ電流についての方向矢印Ｉによって示されるような）波動伝搬の方向に対して直交して配置されるように、配置される。スロット（２３ａ）及びストリップ（２３ｂ）の例示的な交互パターンは、積層された結合ワイヤとしての二次及び一次導体（２４）及び（２５）の長さＬｃの全体にわたって延びる。さらに、側部領域（２３ｃ）（又はサイドバー素子）は、積層された二次及び一次導体（２４）及び（２５）の長さに沿って縦に波動伝搬の方向に対して共線的に延びる電流リターンパスを提供するように設計される。
【００１４】
図２及び図３に示されるような積層された一次導体（２５）、二次導体（２４）及びスロット形成された接地シールド（２３）を有する集積変圧器デバイスは、ミリメートル波用途における使用のための、高効率な、且つ高い結合係数（例えば、ｋ＝０．８又はそれ以上）をもたらす、コンパクトな１：１集積回路変圧器構造体を提供することが理解される。実際、積層された１：１集積回路変圧器構造体は（図１の従来のコプレーナ構造体と比較して）、ＥＭ場を一次導体（２５）と二次導体（２４）との間に限定し、それによって一次導体（２５）と二次導体（２４）との間の結合の増大、及び電流集中効果がより少ない（幅による表皮効果がより少ない）ことによる損失の低下がもたらされ、並びに、より高い帯域幅のモデル化を可能にする周波数依存性の低減がもたらされる。
【００１５】
さらに、スロット形成された接地シールド（２３）は、一次及び二次導体（２５及び２４）に沿った波動伝搬に直交して配列された一連の密に離間配置された導電性ストリップ（２３ｂ）及び閉端スロット（２３ａ）を有し、これは、基板により誘導される損失をかなり減少させる基板（例えば、シリコン基板）からの有効なＥＭ遮蔽を提供し、一次導体と二次導体との間の結合係数ｋを増大させる。より具体的には、導電性ストリップ（２３ｂ）は、ＥＭエネルギーが基板（２１）へと流れ込むのを防止するための手段を提供する。さらに、積層された導体（２４）及び（２５）に沿った波動伝搬に対して直交して配列される閉端スロット（２３ａ）の使用は、波動伝搬の方向に接地シールドの中を流れるイメージ電流の発生を減少させるための手段を提供し、それによって導体（２４）及び（２５）と接地シールド（２３）との間の結合を減少させ、且つ、一次及び二次導体（２５）及び（２４）の間の結合係数を効果的に増大させる。
【００１６】
さらに、接地シールド（２３）の縁部領域（２３ｃ）（又はサイドバー素子）は、波動伝搬に対して共線的な、（閉環境ＥＭ条件のための）明確な電流リターンパスを提供する。さらに、縁部領域（２３ｃ）は、変圧器を囲む、あるいは変圧器近傍の他のコンポーネント／素子（例えば、バイアス、増幅器、配線、接地など）の影響から変圧器構造体を遮蔽／絶縁するための手段を提供する。
【００１７】
実際には、以下に説明されるように、サイドバー素子をもつスロット形成された接地シールドは、集積回路変圧器構造体の極めてコンパクトなモデル化を可能にして、長さＬｃによって拡大縮小可能な集中等価モデル（例えば、ＲＬＣ要素）を構築する。集積変圧器デバイスのための集中等価モデルは、集積回路の完全な３Ｄシミュレーションを必要とすることなく、１つ又は複数の変圧器のテンプレートを有する集積回路の回路／回路分析を可能にする。この点に関して、図２及び図３に示されるような集積回路１：１変圧器デバイスは、それらに制限されるものではないが、電力増幅器、ｎ：１インピーダンス変圧器、及びパワー・コンバイナを含む種々の集積回路デバイス及びモジュール構造体を構成するための、長さによってパラメータ化されたテンプレート（又はビルディング・ブロック）として容易に使用することができることがさらに理解される。１：１集積変圧器テンプレートを実装する集積回路デバイスの例示的な実施形態は、例えば、図６−図８を参照して以下に説明される。
【００１８】
さらに、図２及び図３に示されるようなＩＣ変圧器デバイスは、例えば、二次導体の両端部に単純な静電容量を用いること、あるいは、導体の長さＬｃを基本動作周波数に対する１／２波長に等しく設計することによって、共振同調回路として使用され、高効率共振構造体を提供することができる。ＩＣ変圧器構造体は、電流結合において強いピークを提供し、タンク共振回路によって得られる結合と比較して増大した電圧結合を可能にする。さらに、ＩＣ変圧器構造体は、電力結合における強いピークを提供し、（リアクティブではなく）実効入力インピーダンスを提供する。さらに、集積回路変圧器は、等しい入力及び出力インピーダンスを提供するために対称的なフレームワークで設計することができる（例えば、接地シールドにおいて、平行した均等に離間配置された閉端スロットを設計すること）。
【００１９】
図２及び図３に示されるようなＩＣ変圧器デバイスを構成するために、種々の半導体製造方法を使用することができることが理解される。高周波用途に対しては、例示的なＩＣ変圧器デバイスは、ＧａＡｓ（ガリウムヒ素）又はＳｉＧｅ（シリコンゲルマニウム）のような化合物半導体技術、あるいは、ミリメートル波周波数領域で動作する高集積回路に好適な他の技術に基づいて製造することができる。
【００２０】
１つの例示的な実施形態において、ＩＣ変圧器デバイスは、ＢＥＯＬ（バック・エンド・オブ・ライン）プロセスを用いて堆積され加工される異なるメタライゼーション層から一次及び二次導体（２５及び２４）並びに接地シールド（２３）を形成することによって製造することができる。より具体的には、１つの例示的な実施形態において、基板上に能動回路領域を形成した後、絶縁層（例えば、二酸化シリコン（ＳｉＯ２））及び第１のメタライゼーション層を、能動領域上に順次形成することができる。接地シールド（２３）は、第１のメタライゼーション層の一部をパターン形成することによって形成することができる。第１のメタライゼーションに続いて、第２の絶縁層及び第２の金属層が順次形成される。接地シールド（２３）に位置合わせされた第２の金属層の一部がパターン形成されて、二次導体（２４）を形成する。その後、第３の絶縁層及び第３のメタライゼーション層が順次堆積され、二次導体（２４）に位置合わせされた金属層の一部がパターン形成されて、一次導体（２５）を形成する。本発明の別の例示的な実施形態において、上述のプロセスを逆転して、二次及び一次導体の上に配置される接地シールドをもつ積層ＩＣ変圧器を形成することができる。このような実施形態において、一次導体を形成する金属層は、以下に説明されるようないくつかの用途については、増加した電流密度を扱うのに十分な厚さであることが好ましい。
【００２１】
１つの特定の例示的な実施形態において、積層ＩＣ変圧器は、インターナショナル・ビジネスマシーンズ・コーポレーションの現在のＳｉＧｅ８ＨＰ半導体技術を用いて形成することができ、ＢＥＯＬプロセスは、能動チップ表面の上に形成される５層のメタライゼーションを含む。このような技術では、上の３つの金属層は、一次、二次及び接地シールドのために利用することができ、下の２つの層は、能動コンポーネント間の接続を形成するために、ならびに、能動コンポーネントから変圧器素子のコンポーネントまでの接続を形成するために利用される。
【００２２】
図２及び図３に示されるようなＩＣ変圧器デバイスの寸法は、用途及び実施される半導体加工技術によって変わることが理解される。例えば、スロットの長さＬｓは、二次導体と接地シールドとの間のＥＭ場の結合に起因する接地シールド上の長手方向のイメージ電流の形成を防止するために、導体（２４）及び（２５）の側部を越えて延びるのに十分な長さでなければならない。さらに、スロット（２３ａ）及びストリップ（２３ｂ）の幅及び間隔は、導電性ストリップ（２３ｂ）上の長手方向のイメージ電流の形成をさけるために動作波長より十分に小さくなければならない。さらに、基板と二次導体との間の容量結合を最小にするために、密なパターンの導電性ストリップ（２３ｂ）を設けることが好ましい。実際には、スロット／ストリップ幅は所与の製造プロセスの設計ルールによって制限される。
【００２３】
さらに、一次導体と二次導体との間の距離／分離は動作波長より十分に小さくなければならない。さらに、導体の幅ＷＣは、一次導体及び二次導体を形成するのに使用される材料の動作周波数及び抵抗率のような因子に基づいて選択され、それにより表皮効果現象からもたらされる抵抗損失を最小にするために十分な表面領域を提供する。本発明の１つの例示的な実施形態において、一次導体からのフリンジ磁場の増大した結合を提供するために、二次導体を一次導体より広く形成することができる。導体の厚さｔ１及びｔ２は、実施される製造方法に基づいて決定され、及び／又は、所与の用途についての電流密度に適応するように選択することができる。
【００２４】
本発明の別の例示的な実施形態において、結合した一次導体（２５）及び二次導体（２４）を、図４に示されるように、接地シールド（２３）の上に水平方向に積層する（互いに隣接して垂直方向に伸びるように配置する）ことができる。実質的には、得られる構造体は、図４における導体（２４）及び（２５）が幅よりも厚さが大きいことを除いては、図１に示されるようなコプレーナ導体（１３）及び（１４）として見ることができる。この様式においては、集積回路の同じ層の上に導体（２４）及び（２５）を形成する一方で、導体（２４）と（２５）との間に増大した結合を達成することができる。
【００２５】
本発明のさらに別の例示的な実施形態において、接地シールドの縁部領域はそこに形成される長手方向のスロットを有することができ、このスロットは波動伝搬に対して共線的に形成される。例えば、図５は、側縁部領域が接地シールド構造体に接続される導電性ストリップ（２３ｅ）を形成する長手方向のスロット（２３ｄ）を有することを除いては、図３の接地シールド（２３）と同様の例示的な接地シールド２３´である。スロット形成された縁部領域は、近くのオブジェクトからの絶縁を増大させ、基板上を流れる渦電流の結合を防止する。
【００２６】
図６は、本発明の例示的な実施形態による集積回路変圧器デバイスを使用して構成される集積回路電力増幅器を概略的に例示する。より具体的には、図６はＭＭＷ用途での使用のための例示的な集積回路電力増幅器（３０）を示し、これは、出力電力の高効率な結合のために集積回路変圧器（３３）を実装する。一般に、電力増幅器（３０）は、カスケード差動増幅器（３２）の差動入力に接続される入力整合回路（３１）、差動増幅器（３２）の差動出力ノードに接続される集積変圧器（３３）、及び出力整合回路（３４）を備える。入力整合回路（３１）は、直列の誘導マイクロストリップライン（３１ａ）及び並列コンデンサ（３１ｂ）を使用して、差動入力Ｖｉｎを所望の特性インピーダンス（例えば、５０オーム）に整合させる。出力整合回路（３４）は、直列の誘導マイクロストリップライン（３４ａ）及び並列コンデンサ（３４ｂ）を使用して、差動出力Ｖｏｕｔを所望の特性インピーダンス（５０オーム）に整合させる。
【００２７】
カスケード差動増幅器（３２）は、直列に接続されたトランジスタＴ１及びＴ３を備える第１のカスケード段、ならびに、直列に接続されたトランジスタＴ２及びＴ４を備える第２のカスケード段を含む。トランジスタＴ３及びＴ４（エミッタ共通入力段）が、それぞれトランジスタＴ１及びＴ２（ベース共通出力段）を駆動する。バイアス電圧Ｖｂｉａｓが、トランジスタＴ３及びＴ４のベース端子に印加され、定ＤＣ電圧Ｖｇｂｓが、トランジスタＴ１及びＴ２のベース端子に印加される。これらのバイアス電圧は、トランジスタＴ１〜Ｔ４の各々を横切るベース−コレクタ間の電圧がカスケードアレイにおけるトランジスタの破壊電圧を超えることを防ぐため、及び、破壊を防ぐためにＴ１及びＴ２のコレクタとそれぞれのトランジスタＴ３及びＴ４のエミッタとの間に印加されるピーク電圧を分割するために選択される。
【００２８】
図６の例示的な実施形態において、集積回路変圧器（３３）は、入力端子（ノードＮ１及びＮ２）をもつ一次導体（３３ａ）、ならびに、出力端子（ノードＮ１´及びＮ２´）をもつ二次導体（３３ｂ）を有するように概略的に示される。トランジスタＴ１及びＴ２のコレクタ端子は、ノードＮ１及びＮ２にそれぞれ接続される。１つの例示的な実施形態において、集積回路変圧器（３３）は、図２及び図３に説明されるようなフレームワークを有する１：１のＩＣ変圧器を含み、一次導体（３３ａ）及び二次導体（３３ｂ）はスロット形成された接地シールド上に積層される。この実施形態において、トランジスタＴ１及びＴ２のコレクタ（出力ノードＮ１、Ｎ２）は、集積変圧器（３３）の一次導体（３３ａ）の長さ方向の端部に接続され、バイアス電圧ＶＣＣ接続が、一次導体（３３ａ）の長さ方向の端部間の中央領域に作られる。
【００２９】
図６の例示的なフレームワークによって、１：１のＩＣ変圧器（３３）は、差動増幅器（３２）の差動出力電圧（ＶＮ１−ＶＮ２）をノードＮ１´及びＮ２´において二次導体（３３ｂ）に結合する。１：１のＩＣ変圧器（３３）は、増幅器の出力電力の高効率結合を提供するための共振器として利用される。別の例示的な実施形態において、１：１のＩＣ変圧器は、差動増幅器回路の入力に結合することができる。
【００３０】
さらに、図６の例示的な実施形態において、入力端子Ｖｉｎは、等振幅で逆位相のＲＦ信号で差動的に駆動され、一次導体（３３ａ）上のＶＣＣ給電接続が作られているポイント、ならびに、トランジスタＴ３及びＴ４のソース間の接地Ｇ接続において、仮想ＡＣ接地を作り出す。仮想ＡＣ接地は低損失及び低インピーダンスのポイントである。従って、ＶＣＣ接続ポイントでの仮想ＡＣ接地は、ＶＣＣ給電接続における別個のチョーク・インダクタ及び／又は大きいオンチップ・バイパス・コンデンサに対する必要性を排除する。
【００３１】
複数の１：１のＩＣ変圧器デバイスを、ＭＭＷ用途のための他のＩＣコンポーネント／デバイスを構成するためのテンプレート又はビルディング・ブロックとして使用できることが理解される。例えば、図７は、本発明の例示的な実施形態による集積パワー・コンバイナ回路を示す回路図である。より具体的には、図７は、四角又は円形の幾何学的形状で配列される、４つの変圧器テンプレート・デバイス（４１、４２、４３及び４４）及び複数の差動プッシュプル増幅器（４５、４６、４７及び４８）を使用して実装されるパワー・コンバイナ回路（４０）を概略的に示す。各々の変圧器テンプレート・デバイス（４１、４２、４３及び４４）は、それぞれ、図２及び図３の例示的なＩＣ変圧器フレームワークと同様に、一次導体（４１ａ、４２ａ、４３ａ及び４４ａ）、二次導体（４１ｂ、４２ｂ、４３ｂ及び４４ｂ）及びスロット形成された接地シールド（４１ｃ、４２ｃ、４３ｃ及び４４ｃ）を有するように概略的に示されている。
【００３２】
例示的な実施形態において、二次導体は直列に接続され、変圧器（４１）の二次導体（４１ｂ）は、その中央区域で分離されて、差動＋−出力端子Ｖｏｕｔを提供する。さらに、各々の一次導体（４１ａ、４２ａ、４３ａ及び４４ａ）は、隣接する電力増幅器の差動出力の間に接続され、これらの増幅器にＤＣバイアス電圧を提供するためにＶＣＣ端子に接続される中央ポイントを有する。パワー・コンバイナ回路（４０）は、二次導体が直列に接続された（図６に示されるような）１：１の変圧器をそれぞれ有する４つのプッシュプル増幅器を用いて構成することができる。このような例示的な実施形態では、入力電圧Ｖｉｎは４つの等振幅で等位相の信号に分割され、それらは同時に増幅器（４５、４６、４７及び４８）の＋差動入力のうちの異なる１つに印加され、反転された入力電圧Ｖｉｎは４つの等振幅で等位相の信号に分割され、それらは同時に増幅器（４５、４６、４７及び４８）の−差動入力のうちの異なる１つに印加され、それにより、各一次導体上に交流を生成する。一次導体上のＡＣ電流は、直列に接続された二次導体に結合し、合成された出力電圧Ｖｏｕｔを生成する。この例示的な実施形態では、一次導体が独立しているので、この分散型アーキテクチャは、パワー・コンバイナと同時に４：１インピーダンス変圧器を提供する。言い換えると、例示的なパワー・コンバイナ（４０）は、電力増幅器用途のための合成（combining）及びインピーダンス変換を提供する。
【００３３】
図８は、本発明の例示的な実施形態による図７のパワー・コンバイナ回路の例示的な回路レイアウト（５０）を概略的に示す。より具体的には、図８は、接地シールド（５１）、バイアス電圧ＶＣＣ回路（５２）、連続的な二次導体（５３）、コネクタ（５４）、並びにプッシュプル増幅器（４５、４６、４７及び４８）のための例示的な実施形態を備える、例示的なレイアウトパターン（５０）を概略的に示す。例示的な接地シールド（５１）のパターンは、図７に示される変圧器テンプレート・デバイス（４２、４３、４４及び４５）の分離した接地シールド（４２ｃ、４３ｃ、４４ｃ及び４５ｃ）の各々を一体化して組み合わせる。接地シールド（５１）は、それぞれの変圧器導体に対して直交して延びる閉端スロットの分離したパターンを形成するようにパターン形成される。
【００３４】
分散型変圧器フレームワークは、差動出力端子Ｖｏｕｔを有する連続的な二次導体（５３）、二次導体（５３）の長さに沿った異なる部分の上に積層され、位置合わせされた分離した一次導体（４１ａ、４２ａ、４３ａ、４４ａ）を備える。ＤＣ供給電圧回路（５２）は、一次導体（４１ａ、４２ａ、４３ａ、４４ａ）の各々の中央部分に接続する複数のワイヤを備える。
【００３５】
図８はさらに、ＢＪＴ（バイポーラ接合トランジスタ）を有するエミッタ共通利得段（４５ａ／４５ｂ）、（４６ａ／４６ｂ）、（４７ａ／４７ｂ）、（４８ａ／４８ｂ）のそれぞれの組を用いて実装されるプッシュプル増幅器（４５）、（４６）、（４７）及び（４８）の各々を示す。図８に示される差動プッシュプル増幅器フレームワークは単に例示的であって、図６に示されるような、他の差動プッシュプル増幅器設計も実装できることが理解される。さらに、増幅器はＣＭＯＳデバイスを用いて実装することができる。一次導体（４１ａ、４２ａ、４３ａ、４４ａ）の各々は、コネクタ（５４）を介してそれぞれのプッシュプル増幅器の差動出力に接続される角度の付いた長さ方向の端部部分を有する。
【００３６】
例示的な実施形態において、差動増幅器（４５、４６、４７及び４８）は、各々の一次導体（４２ａ、４３ａ、４４ａ、４５ａ）が対応するプッシュ／プル増幅器の組を有するように、すなわち、一次導体（４１ａ）が増幅器の組（４８ａ／４５ｂ）、一次導体（４２ａ）が増幅器の組（４５ａ／４６ｂ）、一次導体（４３ａ）が増幅器の組（４６ａ／４７ｂ）及び一次導体（４４ａ）が増幅器の組（４７ａ／４８ｂ）を有するように、一次導体（４２ａ、４３ａ、４４ａ、４５ａ）に接続される。一次導体は、ＤＣ給電部からトランジスタのドレインに流れるｄｃ電流のための低抵抗経路を提供する。隣接する増幅器の隣接するトランジスタのソース端子は一緒に接続され、共通の接地を共用する。「＋」及び「−」の記号で示されるように、隣接するトランジスタの各々の組は、逆位相で駆動される。
【００３７】
電力分配回路（図示せず）を用いて、同期された差動電力をトランジスタのゲートに印加する。例えば、図７及び図８の例示的な実施形態において、３つのウィルキンソン型電力分配器の２つの組を実装して、入力信号Ｖｉｎと反転入力信号／Ｖｉｎの両方を４つの等位相、等振幅の入力信号に分配し、これが増幅器４５、４６、４７及び４８の異なる入力に同期して印加される。図８の例示的なパワー・コンバイナ回路は、プッシュプル増幅器を動作させて、それぞれの一次導体上に基本周波数の同期した同一のａｃ電流を伝導し、それにより連続的な二次導体において対応するａｃ電流を誘導することによって、電力の合成を達成する。二次導体（５３）は、誘導されたＡＣ電力を利用して、４つのプッシュプル増幅器の差動電圧の合計に等しい電圧を端子Ｖｏｕｔで生成する。
【００３８】
本発明の別の例示的な実施形態において、図７及び図８の回路を拡張して、電力スプリッタを構成することができる。このような例において、図８における連続的な二次導体は、入力信号を（Ｖｏｕｔ端子で）受け取る一次導体となり、図８における各々の分離した一次導体は、各々が一次導体のＥＭエネルギーの約１／４と結合する二次導体となる。この様式において、対称的な１：４の電力スプリッタを実施することができる。
【００３９】
本発明の例示的な実施形態による集積変圧器デバイスは、集中等価素子を用いて正確にモデル化され、導体の長さＬｃ及び集積変圧器の他の可能な幾何学的パラメータによって拡大縮小可能なモデルを定義することができることが、理解される。より具体的には、例えば、図２及び図３を参照して上述されたような直交するスロット及び共線的なサイドバーを備えた接地シールド設計を有する例示的な１：１変圧器構造体は、寄生効果及び境界条件を緩和する閉環境ＥＭ条件を提供することによって、集積変圧器構造のコンパクトなモデル化を可能にする。これは、レイアウト中の他の構造の近接性とは無関係に長さによって拡大縮小可能な１：１変圧器テンプレートのコンパクト・モデルを定義する能力を提供する。
【００４０】
現在、種々の型の２Ｄ／３Ｄ集積回路、コンポーネント、並びにマイクロ波及びＲＦ用途のための他の構造体を構築し、シミュレーションするのに使用できる種々のアプリケーションが市販されている。これらのアプリケーションは、設計者が、相互接続をもつ３Ｄ／２Ｄ集積回路のレイアウトを作成すること、並びに、他の変圧器、ワイヤ、相互接続、又は、実際問題として回路性能に影響を及ぼす望ましくないインピーダンス（寄生容量及びインダクタンス）与える他の放射構造体の影響を考慮に入れて集積回路設計の電気的性質及び応答を決定する、全波３Ｄ回路ＥＭシミュレータを適用することを可能にする。いくつかのアプリケーションは、３Ｄ処理結果を用いて種々の回路コンポーネントの２ポート周波数依存回路表示を抽出するための方法を含み、そのようなコンポーネントのための集中等価回路を作成する。しかしながら、３Ｄ回路レイアウトが変更された場合には、この集中等価回路は、変更された３Ｄ回路の特性／性質をもはや正確には定義せず、例えば、単純な接点解析を用いた回路シミュレーションのための集中等価回路を再び作成するための関連するパラメータを抽出するために、完全な３ＤのＥＭシミュレーションを再び実行しなければならない。
【００４１】
しかしながら、サイドバー付きのスロット形成された接地シールド設計をもつ例示的な１：１変圧器構造体は、集積変圧器テンプレートに近接した金属物（オンチップ伝送線路、インダクタ、ボンディングパッド、相互接続など）の影響を考慮するための全波３Ｄ解析を実行することなく、回路シミュレーションを用いて、変圧器構造体を分離して解析することを可能にすることが理解されるべきである。この様式において、１：１変圧器構造のコンパクト・モデルは、回路シミュレーションのために汎用的に適用することのできる集中等価モデルで正確に定義することができる。例えば、概略的なパワー・コンバイナ回路（４０）は、３Ｄ構成及び回路レイアウト（例えば、図８）に関係なく、概略的に示される変圧器（４１、４２、４３及び４４）の各々について、本発明の実施形態による１：１変圧器テンプレート構造体の集中等価モデルを使用して、正確にシミュレーションすることができる。この点に関して、この変圧器モデルは互いに及び他の回路コンポーネントから切り離され、集中等価モデルで単純な接点解析を使用して回路をシミュレーションすることを可能にする。これは、ＭＭＷ用途における異なるレイアウト及び回路構成に対して３ＤのＥＭシミュレーションを必要とする（図１に示されるような）従来の集積回路結合線路変圧器と対照的である。
【００４２】
以下に説明される１つの例示的な実施形態において、図２及び図３に示されるようなフレームワークを有する集積回路１：１変圧器デバイスは、回路シミュレーション用アプリケーションのために単純なＲＬＣフィルタ・回路（結合インダクタ及び従属電源を含む）を使用してモデル化することができる。集積回路変圧器デバイスのコンパクト・モデルは、全ての動作モード及び全ての二次／一次複合負荷における集積回路変圧器の電気的性質／特性、並びに基本ミリメートル波周波数の第３高調波までのこのような電気的性質を正確に記述することができる。この集中等価モデルは、単純な２ＤのＥＭシミュレーションによって回路値を容易に決定するために使用することができる。
【００４３】
本発明の１つの例示的な実施形態において、長さによって拡大縮小可能な、スロット形成された接地シールドをもつ例示的な積層１：１変圧器テンプレートのためのシミュレーション・モデルは、以下のように構築することができる。最初に、１：１集積回路変圧器テンプレート構造体は、３Ｄ回路レイアウト・ツールを用いて設計することができる。その後、３ＤＥＭソルバ法を適用して、単位長さ当たりの変圧器構造体のパラメータを抽出する。特に、２×２静電容量行列は、接地平面（２つの共線的なサイドバー及び直交する導電性ストリップからなる）の上の２つの信号線路（一次導体及び二次導体）に対して、３Ｄの静的な静電容量ソルバを用いて計算することができる。サイドバー構造体は、閉ＥＭ環境の仮定の下でモデルを抽出するための、変圧器テンプレートの３Ｄ全波エミュレーションの使用を可能にする。しかしながら、直交するストリップのパターンが十分に密である場合（これはシリコン基板損失に対して遮蔽するために好適である）には、２Ｄソルバを良好な近似として使用できることが理解される。さらに、金属間の分離が波長と比較して無視できる場合には、静電容量パラメータを決定するには、静的なソルバで十分である。
【００４４】
その後、周波数依存性２×２インダクタンス行列及び周波数依存性２×２抵抗行列が、２つの信号線と、直交するストリップを含まず２つの共線的なサイドバー（リターンパス線路）のみを含む縮小された接地平面とを備えた、縮小された変圧器構造体の２Ｄシミュレーションを用いて得られる。縮小された構造体を使用する解析は、モデルのＺ成分が縦電流の分布のみを記述するので、正当な理由がある。これらのＥＭシミュレーションに必要とされる最小の帯域幅は、基本ＭＭＷ周波数から第３高調波までである。表皮効果及び近接効果に対する完全な解は、このミリメートル波周波数によって実行される。
【００４５】
次に、ＥＭソルバのデータを用いて、ＲＬＣ回路が接地平面の上の２つの結合線路に対して構築される。ＲＬＣ回路は、所与の帯域幅における抵抗及びインダクタンス行列の周波数依存性を記述する適切なフィルタ・回路（はしご型回路）を含む。ＲＬＣ受動素子及びインダクタ間の相互インダクタンス結合素子に加えて、偶数モード及び奇数モードの両方における周波数依存性を正確に記述するために、従属電源もまた含まれる。これらの従属電源は、モデルの受動性（無条件の安定性）を保証する様式で接続される。このようなＲＬＣセグメントのいくつかが、分散モデルを達成するために使用される（例えば、１波長につき少なくとも１０セグメントが使用される）。
【００４６】
従って、上述の例示的なモデル構築方法を用いて、長さ（又は他の幾何学的パラメータ）によって拡大縮小可能で、回路設計及びシミュレーションに汎用的に適用することができる１：１集積変圧器テンプレート・デバイスのための集中等価モデルを定義することができる。実際、変圧器テンプレート・デバイスのための種々のコンパクト・モデルを、例えば、スロットの距離、スロット幅、導体の幅及び厚さのような異なる幾何学的パラメータを有する構造体に対して、並びに、例えば、異なる半導体製造技術を使用して形成される構造体に対して定義することができる。
【００４７】
このような方法で、１つ又は複数の変圧器モデルを、本発明による例示的な変圧器テンプレート・デバイスを実装するＭＭＷ用途のための集積回路の設計及びシミュレーションを可能にするために、回路シミュレーション用アプリケーションにおけるモデルの設計キット又はライブラリの一部として含めることができる。モデルは、シミュレーションに対して指定できるユーザ定義のパラメータ（例えば、導体の長さなど）によるパラメータ化を可能にして構築することができる。図９は、シミュレーション用アプリケーションにおいて使用できる１：１変圧器テンプレート・モデルのための例示的なＩＣＯＮ表示を示す。図９のアイコンは、ｕｍで表される導体の長さＬの値がユーザ定義されることが可能な１：１変圧器テンプレート・モデルのための、接地平面（６３）の上に一次導体（６１）及び二次導体（６２）を有する変圧器（６０）の概略的な表示である。
【００４８】
図１０は、本発明の例示的な実施形態による、長さ又は他のユーザ指定のパラメータによって拡大縮小可能な集積回路変圧器の集中等価モデルを使用して回路シミュレーションを実行するための方法のフロー図である。図１０の方法は、例えば、ユーザが概略的な回路を構築することを可能にするユーザ・インターフェースを有する任意の適切な３Ｄ／２Ｄ設計及びシミュレーション用のアプリケーションに実装することができる。図１０を参照すると、ユーザは、図９の変圧器テンプレート・アイコンのようなデバイス／コンポーネント・アイコンを使用して概略的な回路を構築することができる（ステップ７０）。このような例において、アプリケーションはコンポーネントの各々についてのモデルのライブラリを有する。上述のように、本発明の１つの例示的な実施形態によると、ユーザは、長さのような１つ又は複数の幾何学的パラメータがユーザによって定義される変数となる、（ライブラリの一部として提供される）１つ又は複数のタイプの変圧器テンプレート・モデルを選択することができる（ステップ７１）。モデルの設計に応じて、スラブ幅などのような他の幾何学的パラメータをユーザによって入力される変数とすることができる。
【００４９】
概略的な回路が作成された後、ユーザは、ユーザ指定のパラメータの入力を可能にする集中等価モデルの１つ又は複数のパラメータ（例えば、電圧、周波数領域、デバイス値など）に対して値を指定し、次に、ユーザ指定のパラメータに基づいて回路の所望の電気的応答／特性を得るための適切なコマンドを実行することによって、回路シミュレーションを実行することができる（ステップ７２）。回路シミュレーションは、ユーザ指定のパラメータによってパラメータ化された構成要素である回路コンポーネント／デバイスについての集中モデルを用いて所与の回路の接点解析を実行することによって実行される（ステップ７３）。その後、回路シミュレーションの結果が、検討用にユーザに示される（ステップ７４）。
【００５０】
上述の例示的なモデル構築及び回路シミュレーションの方法は、単に例示的なものであることが理解されるべきである。１つの実施形態において、回路設計及びシミュレーション・ツールは、回路解析に使用することができる、拡大縮小可能なパラメータ有する１つ又は複数の所定の変圧器テンプレート・デバイス・モデルのライブラリを含むことができる。本発明の他の例示的な実施形態において、２Ｄ／３Ｄ回路設計及びシミュレーション・ツールは、上述の変圧器テンプレート・モデル構築方法を含むように拡張することができ、これは、ユーザが、カスタムの変圧器テンプレート構造体を生成することによってカスタムのユーザ定義されたコンパクトな変圧器モデルを作成し、次に、対応する集中等価モデルを構築するために必要とされる２Ｄ／３ＤのＥＭパラメータを抽出するための関連するモデル構築方法を適用することを可能にする。他の実施形態において、２Ｄ／３Ｄツールは、所定の変圧器テンプレート・モデルのライブラリ、及びカスタムの変圧器テンプレート・モデルを生成するために必要とされるツールの両方を実装することができる。
【００５１】
例示的な実施形態を添付の図面を参照して本明細書中で説明してきたが、本発明がそれらのそのとおりの実施形態に制限されるものではなく、本発明の範囲又は精神から逸脱することなく、種々の他の変更及び改変が当業者によってここで実施できることが理解される。全てのこのような変更及び改変は、添付の特許請求の範囲によって定義される本発明の範囲内に含まれることが意図される。
【図面の簡単な説明】
【００５２】
【図１】従来の集積回路変圧器デバイスの概略図である。
【図２】本発明の例示的な実施形態による集積回路変圧器デバイスの概略図である。
【図３】本発明の例示的な実施形態による集積回路変圧器デバイスの概略図である。
【図４】本発明の別の例示的な実施形態による集積回路変圧器デバイスの概略図である。
【図５】本発明の例示的な実施形態による接地シールドのパターンの概略図である。
【図６】本発明の例示的な実施形態による集積変圧器整合電力増幅器回路の回路図である。
【図７】本発明の例示的な実施形態による集積パワー・コンバイナ回路の回路図である。
【図８】本発明の例示的な実施形態による、図７の集積パワー・コンバイナ回路の例示的な概略的回路のレイアウトである。
【図９】本発明の例示的な実施形態による、長さによって拡大縮小可能な集積回路変圧器デバイスの集中等価モデルを表す例示的なコンポーネントのアイコンである。
【図１０】本発明の例示的な実施形態による、長さ又は他のユーザ指定のパラメータによって拡大縮小可能な集積回路変圧器モデルを使用して回路シミュレーションを実行するための方法のフロー図である。
【符号の説明】
【００５３】
２０：半導体デバイス
２１：基板
２２：集積変圧器デバイス
２３：接地シールド
２３ａ：閉端スロット
２３ｂ：導電性ストリップ
２３ｃ：側部領域
２４：二次導体
２５：一次導体
２６：絶縁／誘電材料
３０：電力増幅器
４０、５０：パワー・コンバイナ回路
【図１】
2008537849.tif 000003
【図２】
2008537849.tif 000004
【図３】
2008537849.tif 000005
【図４】
2008537849.tif 000006
【図５】
2008537849.tif 000007
【図６】
2008537849.tif 000008
【図７】
2008537849.tif 000009
【図８】
2008537849.tif 000010
【図９】
2008537849.tif 000011
【図１０】
2008537849.tif 000012
2008537849.tif 000013
2008537849.tif 000014
2008537849.tif 000015
2008537849.tif 000016
2008537849.tif 000017
2008537849.tif 000018
2008537849.tif 000019
2008537849.tif 000020
2008537849.tif 000021
【国際調査報告】
2008537849.tif 000022
2008537849.tif 000023
2008537849.tif 000024