(57)【要約】低雑音増幅器は、各カスコードトランジスタ（Ｍ３，Ｍ４）へ接続されたドレインを有する一対の差動増幅器トランジスタ（Ｍ１，Ｍ２）を有する。増幅器トランジスタ（Ｍ１，Ｍ２）のゲートはＲＦ入力信号を受信する入力差動インダクタ（Ｌ１）へ接続され、一方、増幅器トランジスタのソースはソース差動インダクタ（Ｌ２）へ接続される。カスコードトランジスタ（Ｍ３，Ｍ４）のドレインは、負荷差動インダクタ（Ｌ３）と、２つのソース・フォロワ（ＭＯ１，ＭＯ２）を有するバッファ回路（２６０）の入力部とへ接続される。差動増幅器のテール電流は電流ミラー（Ｍ５，Ｍ６）を介して電流源（２７２）によって供給される。
2008539674.tif 000002
【特許請求の範囲】
【請求項１】
入力端子を有する入力部で入力抵抗を整合させるよう第１及び第２の差動インダクタを有し、入力電圧を供給する入力整合回路と、
前記入力整合回路へ結合され、前記入力電圧を電流に変換する差動増幅器回路と、
出力端子を有する出力部で低出力インピーダンスを有する出力電圧バッファを提供する出力回路と、
前記差動増幅器回路へ結合され、前記入力端子と前記出力端子との間のアイソレーションを増大させるカスコード回路とを有する装置。
【請求項２】
前記カスコード回路へ結合され、動作周波数で関連する寄生容量とともに共振する第３の差動インダクタを更に有する、請求項１記載の装置。
【請求項３】
バイアス電流を供給する電流源と、
前記電流源へ結合され、前記差動増幅器回路にバイアスをかけるよう前記バイアス電流を再現する電流ミラー回路とを更に有する、請求項１記載の装置。
【請求項４】
前記入力部及び前記出力部にあって、少なくともバイアス電流を前及び次の段から分離し、帯域外干渉及び低雑音増幅器（ＬＮＡ）の非線形性によって引き起こされる偶数次歪みを低減するコンデンサと、
第１のバイアス電圧源へ結合され、該第１のバイアス電圧源から前記入力整合回路への雑音結合をアイソレートする抵抗器回路とを更に有する、請求項１記載の装置。
【請求項５】
前記差動増幅器回路は、前記第１の差動インダクタへ接続されるゲートと、前記第２の差動インダクタへ接続されるソースとを有する第１及び第２のトランジスタを有する、請求項２記載の装置。
【請求項６】
前記カスコード回路は、供給電圧へ接続されるゲートと、前記第１及び第２のトランジスタのドレインへ接続されるソースと、前記第３の差動インダクタへ接続されるドレインとを有する第３及び第４のトランジスタを有する、請求項５記載の装置。
【請求項７】
前記出力回路は、
前記第３の差動インダクタへ接続されるゲートと、供給電圧へ接続されるドレインと、前記出力部を与えるソースとを有する第１及び第２の出力トランジスタと、
前記第１及び第２の出力トランジスタのソースへ結合されるドレインと、第２のバイアス電圧へ接続されるゲートとを有する第３及び第４の出力トランジスタとを有する、請求項２記載の装置。
【請求項８】
前記第１、第２、及び第３の差動インダクタの少なくとも１つは、八角形の螺旋形状を有する、請求項２記載の装置。
【請求項９】
前記動作周波数は、およそ４ギガヘルツ（ＧＨｚ）から６ＧＨｚの間の範囲にある、請求項２記載の装置。
【請求項１０】
入力電圧を与える２つの差動インダクタにより入力抵抗を整合するステップと、
差動増幅器回路により前記入力電圧を電流に変換するステップと、
出力端子を有する出力部で低出力インピーダンスを有する出力電圧バッファを提供するステップと、
カスコード回路により入力端子と出力端子との間のアイソレーションを増大させるステップとを有する方法。
【請求項１１】
第３の差動インダクタを設け、動作周波数で前記第３の差動インダクタにより関連する寄生容量を共振させるステップを更に有する、請求項１０記載の方法。
【請求項１２】
電流源によりバイアス電流を供給するステップと、
前記差動増幅器回路にバイアスをかけるよう前記バイアス電流を再現するステップとを更に有する、請求項１０記載の方法。
【請求項１３】
前記入力部及び前記出力部でコンデンサにより帯域外干渉によって引き起こされる偶数次歪みを低減するステップと、
抵抗器回路により前記入力整合回路から第１のバイアス電圧源をアイソレートするステップとを更に有する、請求項１０記載の方法。
【請求項１４】
単一ポート構成及び２ポート構成のうちの１つにおいて八角形の螺旋形状で前記第１、第２、及び第３の差動インダクタの少なくとも１つを配置するステップを更に有する、請求項１１記載の方法。
【請求項１５】
前記第３の差動インダクタを設けるステップは、およそ４ギガヘルツ（ＧＨｚ）から６ＧＨｚの間の範囲にある前記動作周波数で共振するよう前記第３の差動インダクタを設けるステップを有する、請求項１１記載の方法。
【請求項１６】
アンテナへ結合され、無線周波数（ＲＦ）入力信号を受信するＲＦフィルタと、
前記ＲＦフィルタへ結合され、前記ＲＦ入力信号を増幅する低雑音増幅器（ＬＮＡ）と、
前記ＬＮＡへ結合され、画像信号を減衰させ、該画像信号が所望のＲＦ信号に悪影響を与えることを防ぐ画像阻止フィルタと、
前記画像阻止フィルタへ結合され、前記ＲＦ信号をローカル増幅器からの増幅器信号と混合する混合器と、
前記混合器へ結合され、前記混合された信号から所望の中間周波数（ＩＦ）信号を取り出すＩＦフィルタとを有し、
前記ＬＮＡは、
入力端子を有する入力部で入力抵抗を整合させるよう第１及び第２の差動インダクタを有し、入力電圧を供給する入力整合回路と、
前記入力整合回路へ結合され、前記入力電圧を電流に変換する差動増幅器回路と、
出力端子を有する出力部で低出力インピーダンスを有する出力電圧バッファを提供する出力回路と、
前記差動増幅器回路へ結合され、前記入力端子と前記出力端子との間のアイソレーションを増大させるカスコード回路とを有するシステム。
【請求項１７】
前記ＬＮＡは、前記カスコード回路へ結合され、動作周波数で関連する寄生容量とともに共振する第３の差動インダクタを更に有する、請求項１６記載のシステム。
【請求項１８】
前記ＬＮＡは、
バイアス電流を供給する電流源と、
前記電流源へ結合され、前記差動増幅器回路にバイアスをかけるよう前記バイアス電流を再現する電流ミラー回路とを更に有する、請求項１６記載のシステム。
【請求項１９】
前記第１、第２、及び第３の差動インダクタの少なくとも１つは、八角形の螺旋形状を有する、請求項１７記載のシステム。
【請求項２０】
前記動作周波数は、およそ４ギガヘルツ（ＧＨｚ）から６ＧＨｚの間の範囲にある、請求項１７記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体分野に関し、より具体的には、低雑音増幅器に関する。
【背景技術】
【０００２】
無線周波数（ＲＦ）受信器のフロントエンドは、一般に、低雑音増幅器（ＬＮＡ）と、混合器と、幾つかのフィルタとを有する。ＬＮＡは受信器の第１の段であるので、その性能は、しばしば、受信器性能の限界を決める。通常、ＬＮＡは、電力搬送を最大限とするように、アンテナに対して５０Ωの入力インピーダンスを示す。このような入力整合を提供するために、インダクタを有する差動ＬＮＡが用いられ得る。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、従来の差動ＬＮＡは幾つかの欠点を有することがある。標準的な差動ＬＮＡは、一般に、６個のシングルエンドのインダクタを必要とし、従って、３個のシングルエンドのインダクタを使用するシングルエンドのＬＮＡと比較して、およそ２倍のシリコン面積を占有し、更には、より多くの電力を消費する。他方で、シングルエンドのＬＮＡは、差動ＬＮＡよりもコモンモード阻止及び偶数次歪みが悪い。
【発明を実施するための最良の形態】
【０００４】
本発明の実施形態は、本発明の実施形態を説明するために使用される以下の記載及び添付の図面を参照することによって、最も良く理解され得る。
【０００５】
以下の記載で、多数の具体的な詳細が説明される。しかし、明らかなように、本発明の実施形態は、かかる具体的な詳細を用いずに実施されても良い。他の例において、周知の回路、構成、及び技術は、本記載の理解を不明瞭にすることがないよう示されていない。
【０００６】
本発明の一実施形態は、フローチャート、流れ図、構成図、又はブロック図として通常表される処理として記載され得る。フローチャートは連続した処理として動作を記載することができるが、動作の多くは並行して又は同時に行われ得る。更に、動作の順序は並べ替えられても良い。処理は、その動作が完了すると終了する。処理は、方法、プログラム、手順、製造又は生産の方法等に対応しても良い。
【０００７】
本発明の一実施形態は、３個の差動インダクタを用いて差動ＬＮＡを設計する技術である。この設計は、６個のシングルエンドのインダクタを用いる従来の差動ＬＮＡと比較して、およそ半分のシリコン面積で済む。全ての差動インダクタを用いることによって、結果として得られる差動ＬＮＡは、差動インダクタ構造の対称性のおかげで、シングルエンドのＬＮＡと比較して、一層より良いコモンモード阻止と、より少ない２次歪みとを達成することができる。
【実施例】
【０００８】
図１は、本発明の一実施例が実施され得るところのシステム１００を表す図である。システム１００は、アンテナ１１０と、無線周波数（ＲＦ）フィルタ１２０と、低雑音増幅器（ＬＮＡ）１３０と、画像阻止フィルタ１４０と、混合器１５０と、ローカル増幅器（ＬＯ）１６０と、中間周波数（ＩＦ）フィルタ１７０とを有する。
【０００９】
アンテナ１１０は、通信システムの一部としてＲＦ信号を受信する。ＲＦ信号は、モバイル機器や携帯電話等のような如何なる適切な発信源から発生しても良い。ＲＦフィルタ１２０は、受信したＲＦ信号にフィルタをかけて、如何なる不必要な雑音成分も除去する。一実施形態として、ＲＦ信号は４〜６ギガヘルツ（ＧＨｚ）までの周波数範囲内にある。
【００１０】
ＬＮＡ１３０は、フィルタ処理されたＲＦ入力信号へ増幅を与える。ＬＮＡ１３０は、後の段で発生する雑音を低減するのに十分な利得を与えるとともに、入力信号へ可能な限りほとんど雑音を導入しない。望ましくは、ＬＮＡ１３０は、低い雑音指数と、十分な線形性を備えた利得と、適切な入力整合とを有する。入力整合は、通常、シングルエンドのＬＮＡに関しては５０Ωであり、差動ＬＮＡに関しては１００Ωである。一実施例において、ＬＮＡ１３０は差動ＬＮＡである。差動ＬＮＡは、通常、シングルエンドのＬＮＡと比較して、干渉に対する良好なコモンモード阻止と、２次高調波の理論的には完全な除去とを有する。ＬＮＡ１３０は、差動インダクタを利用して、有効なシリコン面積利用と、費用削減と、雑音指数の改善とを提供する。
【００１１】
画像阻止フィルタ１４０は、所望のＲＦ信号と同じ中間周波数（ＩＦ）帯域へダウンコンバートされることで元の所望のＲＦ信号に悪影響を及ぼす画像信号を減衰させる。混合器１５０は、フィルタ処理された入力信号をローカル増幅器１６０からの増幅器信号と混合する。増幅器信号は、信号処理のために望ましい周波数にある。ＩＦフィルタ１７０は、混合された信号から不必要な信号成分を除去し、更なる処理のためにＩＦ周波数に所望の信号成分を保持する。
【００１２】
図２は、本発明の一実施例に従う低雑音増幅器（ＬＮＡ）１３０を表す図である。ＬＮＡ１３０は、入力フロントエンド回路２１０と、入力整合回路２２０と、差動増幅器回路２３０と、カスコード回路２４０と、同調回路２５０と、出力回路２６０と、電流バイアス回路２７０とを有する。ＬＮＡ１３０は、入力部２０５及び出力部２９５を有する。入力部２０５及び出力部２９５は、夫々、差動入力端子及び差動出力端子である。
【００１３】
入力フロントエンド回路２１０は、コンデンサＣ１２７１、Ｃ２２７４及びＣ５２８６と、抵抗Ｒ１２８２及びＲ２２８４と、バイアス電圧源２８５とを有する。コンデンサＣ１２７１及びＣ２２７４は、ＬＮＡ１３０の入力部２０５にある。それらは、異なるバイアス電圧を他の回路段からアイソレートし、且つ、大きな帯域外干渉及びＬＮＡの非線形性によって引き起こされる偶数次の歪みを低減するために使用される交流（ＡＣ）結合コンデンサである。Ｃ５２８６並びに抵抗Ｒ１２８２及びＲ２２８４は、バイアス電圧源２８５から入力整合回路２２０への雑音結合をアイソレートするために使用される。
【００１４】
入力整合回路２２０は整合機能を提供する。一実施例において、この整合入力抵抗は１００Ωである。それは、第１及び第２の差動インダクタＬ１２２２及びＬ２２２４を有する。第１の差動インダクタＬ１２２２は、入力部２０５の差動入力部で、及び、差動増幅器回路２３０へ、接続されている。第２の差動インダクタＬ２２２４は、差動増幅器回路２３０と電流バイアス回路２７０との間に接続されている。
【００１５】
差動増幅器回路２３０は、入力整合回路２２０へ結合され、入力電圧を入力電流に変換する。それは、トランジスタＭ１２２２及びＭ２２２４を有する。かかる２個のトランジスタのゲートは、第１の差動インダクタＬ１２２２の２つの差動端子へ接続されている。かかる２個のトランジスタのソースは、第２の差動インダクタＬ２２２４の２つの端子へ接続されている。かかる２個のトランジスタのドレインは、カスコード回路２４０へ接続されている。ともに、トランジスタＭ１２２２及びＭ２２２４は、差動入力電圧を差動入力電流に変換する。
【００１６】
カスコード回路２４０は、差動増幅器回路２３０及び出力回路２６０へ結合され、差動増幅器回路２３０と出力回路２６０との間の分離を増大させる。それは、トランジスタＭ３２４２及びＭ４２４４を有する。かかる２個のトランジスタのゲートは、供給電圧ＶＤＤへ接続されている。それらのソースは、差動増幅器回路２３０のトランジスタＭ１２２２及びＭ２２２４のドレインへ接続されている。それらのドレインは、同調回路２５０及び出力回路２６０へ接続されている。
【００１７】
同調回路２５０は、第３の差動インダクタＬ３２５２を有する。第３の差動インダクタＬ３２５２は、原則的に、動作周波数でカスコード回路２４０及び出力回路２６０から発生した寄生容量と共振するために使用される。一実施例で、動作周波数は４から６ＧＨｚの範囲を有する。
【００１８】
出力回路２６０は、次の段を駆動するよう、低出力インピーダンスを有する出力電圧バッファを提供する。出力回路２６０は、第１、第２、第３及び第４の出力トランジスタＭＯ１２３２、ＭＯ２２３４、ＭＯ３２３６及びＭＯ４２３８と、２つのコンデンサＣ３２７６及びＣ４２７８とを有する。第１及び第２の出力トランジスタＭＯ１２３２及びＭＯ２２３４は、同調回路２５０の第３の差動インダクタＬ３２５２へ接続されたゲートと、供給電圧ＶＤＤへ接続されたドレインと、コンデンサＣ３２７６及びＣ４２７８を介して出力部２９５を与えるソースとを有する。コンデンサＣ３２７６及びＣ４２７８は、帯域外干渉及びＬＮＡの非線形性によって引き起こされる偶数次歪みを低減する助けをするＡＣ結合コンデンサである。第３及び第４の出力トランジスタＭＯ３２３６及びＭＯ４２３８は、第１及び第２の出力トランジスタＭＯ１２３２及びＭＯ２２３４のソースへ結合されたドレインと、第２のバイアス電圧２７５へ接続されたゲートと、接地電圧へ接続されたソースとを有する。
【００１９】
電流バイアス回路２７０は、電流源２７２と、電流ミラー回路２７４とを有する。電流源２７２はバイアス電流を供給する。電流ミラー回路２７４は、第２の差動インダクタＬ２２２４を介して差動増幅器回路２３０及びカスコード回路２４０へのバイアス電流を再現する。電流ミラー回路２７４は、電流ミラー構造で接続された２つのトランジスタＭ５２６４及びＭ６２６６を有する。
【００２０】
上記回路のインダクタ、コンデンサ及び抵抗器の典型的な値は、以下の通りである：Ｃ１＝２ピコファラデ（ｐＦ）、Ｃ２＝２ｐＦ、Ｃ３＝２ｐＦ、Ｃ４＝２ｐＦ、Ｃ５＝２ｐＦ、Ｌ１＝５ナノヘンリ（ｎＨ）、Ｌ２＝０．８ｎＨ、Ｌ３＝５ｎＨ、Ｒ１＝Ｒ２＝２ｋΩ。差動インダクタは、１１よりも大きいクオリティファクタＱを有するよう設計され得る。結果として得られるＬＮＡは、４ＧＨｚから６ＧＨｚの動作周波数範囲を有する。ＬＮＡ全体は、相補型金属酸化膜半導体（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ；ＣＭＯＳ）処理、又は、例えば、ガリウムヒ素（ＧａＡｓ）、バイポーラＣＭＯＳ及びシリコンゲルマニウム（ＳｉＧｅ）のようないずれかの他の適切な処理を用いてオンチップで実施されても良い。
【００２１】
図３は、本発明の一実施例に従うＬＮＡのレイアウト３００を表す図である。レイアウト３００は、入力／出力（Ｉ／Ｏ）パッド３１２、３１４、３１６及び３１８と、第１、第２、及び第３の差動インダクタ３２２、３２４及び３２６と、他の構成要素及び回路３３０とを有する。
【００２２】
Ｉ／Ｏパッド３１２は、３１４、３１６及び３１８は、ＬＮＡ１３０の入力部及び出力部へ接続するパッドを設ける。第１、第２及び第３の差動インダクタ３２２、３２４及び３２６は、夫々、図２に示される第１、第２及び第３の差動インダクタ２２２、２２４及び２５２に対応する。それらのうちの少なくとも１つは八角形の螺旋形状を有する。図３に示されるように、３つ全てが八角形の螺旋形状を有し、差動構造を構成される。しかし、差動インダクタの形状は、円形、四角形、又は六角形であっても良い。インダクタ３２２は２ポート差動構造に対応しうる。インダクタ３２４及び３２６は、単一ポート差動構造に対応しうる。他の構成要素及び回路３３０は、図２に示される残りの回路及び構成要素に対応する。
【００２３】
差動インダクタの対称構造により、結果として得られるＬＮＡは、シングルエンドのインダクタを用いる同等のＬＮＡと比較して、一層より良いコモンモード阻止及び一層少ない２次歪みを有する。更に、円形、四角形、及び六角形のような八角形形状以外の形状が、また、使用されても良い。
【００２４】
ＬＮＡに関するシミュレーションは以下の結果を示す。５ＧＨｚで、雑音指数（ＮＦ）は１．８ｄＢであり、ＳパラメータはＳ１１＝−２４ｄＢ、Ｓ２２＝−２４ｄＢ、Ｓ２１＝１７ｄＢ及びＳ１２＝−４３ｄＢである。電力損失は１．２Ｖ電源から１４ｍＷである。処理は９０ｎｍＲＦ−ＣＭＯＳプロセスである。占有される物理的なシリコン面積は０．４ｍｍ２である。Ｓパラメータに関して同様の電気的性能を有する６個のシングルエンドのインダクタを用いる従来のＬＮＡと比較して、かかるレイアウトは、少なくとも３６％のダイ（ｄｉｅ）低減面積を示し、結果として著しい費用削減をもたらす。
【００２５】
本発明は幾つかの実施形態に関して記載されてきたが、当業者には明らかなように、本発明は記載される実施形態に限定されず、添付の特許請求の範囲の精神及び適用範囲の中で変形及び変更を伴って実施され得る。従って、本記載は、限定ではなく説明とみなされるべきである。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施例が実施されるところのシステムを表す図である。
【図２】本発明の一実施例に従う低雑音増幅器（ＬＮＡ）を表す図である。
【図３】本発明の一実施例に従うＬＮＡのレイアウトを表す図である。
【図１】
2008539674.tif 000003
【図２】
2008539674.tif 000004
【図３】
2008539674.tif 000005
【国際調査報告】
2008539674.tif 000006
2008539674.tif 000007
2008539674.tif 000008