(57)【要約】【課題】メモリセルに好適に使用できる電極を有するキャパシタを備えた集積回路およびキャパシタを製造するための方法を提供すること。【解決手段】本発明は、電極を有する少なくとも１つのキャパシタを備えた集積回路（ＩＣ）に関しており、キャパシタの電極のうちの少なくともいずれか一方（１０または３０）は、少なくとも表面がケイ化物化された半球状結晶粒のシリコンまたはシリコン合金から形成されている。  また、本発明は、ケイ化物化電極を有するこのようなキャパシタを得るための製造方法に関している。【選択図】図１
2008503077.tif 000002
【特許請求の範囲】
【請求項１】
２つの電極を有する少なくとも１つのキャパシタを備えた集積回路（ＩＣ）であって、前記キャパシタの前記２つの電極のうちの少なくともいずれか一方が、少なくとも表面がケイ化物化された半球状結晶粒のシリコンまたはシリコン合金から形成されることを特徴とする集積回路（ＩＣ）。
【請求項２】
前記電極が完全に金属ケイ化物から形成される、請求項１に記載の集積回路。
【請求項３】
前記キャパシタの第２の電極が、少なくとも表面がケイ化物化された半球状結晶粒のシリコンまたはシリコン合金から形成される、請求項１または２に記載の集積回路。
【請求項４】
前記キャパシタの前記第２の電極がすべて金属ケイ化物から形成される、請求項３に記載の集積回路。
【請求項５】
前記キャパシタの前記第２の電極が金属層を備えた、請求項１から３までのいずれか一項に記載の集積回路。
【請求項６】
第１の電極を製造することと、誘電体を製造することと、第２の電極を製造することとを含む、集積回路の中にキャパシタを製造するための方法であって、前記第１の電極を製造することは、半球状結晶粒のシリコンまたはシリコン合金の層の形成および前記層の少なくとも表面のケイ化物化することを含むことを特徴とする方法。
【請求項７】
半球状結晶粒のシリコンまたはシリコン合金の前記層が完全にケイ化物化される、請求項６に記載の方法。
【請求項８】
前記第２の電極を製造することが前記第１の電極を製造することと類似している、請求項６または７に記載の方法。
【請求項９】
前記第２の電極の製造が金属の堆積を含む、請求項６または７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は集積回路に関し、より詳細には、電極を有するキャパシタに関する。このキャパシタは、とりわけメモリプレーンのメモリセルに使用される。
【背景技術】
【０００２】
キャパシタの製造は、直面している、高集積密度に関わる問題がますます深刻化している。これは、集積密度の増加が、メモリセルの面積を縮小し、尚かつ実効容量を維持しなければならないことを意味していることによるものである。したがって、現在の技術ではいくつかの手法が可能である。
【０００３】
最も一般的な手法は、キャパシタをトレンチに形成することであり、それによりメモリセルの面積を広くすることなくキャパシタの面積を広くすることができる。キャパシタの面積は、多結晶シリコン・タイプのＨＳＧ（半球状結晶粒の）のドープト・ポリシリコンを下部電極として使用することによってさらに約２倍に広くすることができる。
【非特許文献１】「Ｆａｂｒｉｃａｔｉｏｎ  ａｎｄ  ｐｅｒｆｏｒｍａｎｃｅ  ｏｆ  ｓｅｌｅｃｔｉｖｅ  ＨＳＧ  ｓｔｏｒａｇｅ  ｃｅｌｌｓ  ｆｏｒ  ２５６Ｍｂ  ａｎｄ  １Ｇｂ  ＤＲＡＭ  ａｐｐｌｉｃａｔｉｏｎｓ」、Ａ．Ｂａｎｅｒｊｅｅ、Ｒ．Ｌ．Ｗｉｓｅ、Ｄ．Ｌ．Ｐｌｕｎｔｏｎ、Ｍ．Ｂｅｖａｎ、Ｍ．Ｌ．Ｃｒｅｎｓｈａｗ、Ｓ．Ａｏｙａｍａ  ａｎｄ  Ｍ．Ｍ．Ｍａｎｓｏｏｒｉ、ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ、Ｖｏｌ．４７、Ｎｏ．３、２０００年３月
【発明の開示】
【発明が解決しようとする課題】
【０００４】
集積密度がさらに高くなったとしても、小さくなる一方のセルにキャパシタを統合することができるいくつかの可能な手法が存在している。
【０００５】
従来の手法は、トレンチの深さを深くすることからなっている。しかしながらこの手法は、容易に制御することができない要因を形成する原因になっている。もう１つの手法は誘電体の厚さを薄くすることからなっており、漏れ電流が増加する危険がある。
【０００６】
最近、電極を有する、誘電率の大きい絶縁体を使用する研究が進められており、三次元多結晶シリコン電極のドーピングに関わる問題の解決、および多結晶シリコン電極に関連する空乏容量の低減を可能にしている。しかしながら従来の電極（たとえばＴｉＮ製の電極）は平らであり、したがってそれらを使用することにより、ＨＳＧ多結晶シリコンの使用によって提供される２倍分が失われることになる。
【０００７】
本発明の目的は、これらの問題を解決することである。
【０００８】
本発明の目的の１つは、ますます小さくなる集積回路のサイズに見合うサイズのキャパシタを容量のリダクションを伴うことなく得ることである。
【０００９】
本発明のもう１つの目的は、三次元多結晶シリコン電極に関わるドーピングおよび空乏容量の問題を解決し、かつ、半球状結晶粒タイプ(hemispherical grain type)の堆積形態を依然として維持することができる電極を使用することである。
【００１０】
また、本発明によるキャパシタにより、誘電体の漏れ電流の増加を伴うことなく実効容量を有する利点が得られる。
【００１１】
したがって本発明は、たとえばＨＳＧ多結晶シリコン電極のケイ化物化（金属ケイ化物の形成）に基づいている。
【課題を解決するための手段】
【００１２】
したがって本発明により、電極を有する少なくとも１つのキャパシタを備えた集積回路が提案される。キャパシタの２つの電極のうちの少なくともいずれか一方は、少なくとも表面がケイ化物化(surface-silicided)された半球状結晶粒のシリコン（hemispherical grain silicon）またはシリコン合金(silicon alloy)から形成されている。
【００１３】
したがってこの電極は、部分的なケイ化物化が可能であり、あるいは好ましくは全面的なケイ化物化、つまり金属ケイ化物(metal silicide)で電極全体を形成することも可能である。
【００１４】
本発明の第２の実施形態によれば、キャパシタの第２の電極も、部分的または全面的にケイ化物化された半球状結晶粒のシリコンまたはシリコン合金の層から形成されている。
【００１５】
変形態様として、キャパシタの第２の電極は、金属層、たとえばＴｉＮ層を備えることができる。
【００１６】
キャパシタの構造は、平面構造またはトレンチ構造にすることができる。
【００１７】
また、本発明により、集積回路の中に上で定義したキャパシタを製造するための方法が提案される。第１の電極の製造には、半球状結晶粒のシリコンまたはシリコン合金の層の形成および前記層の少なくとも表面のケイ化物化が含まれている。
【００１８】
この方法によれば、前記第１の電極を部分的にケイ化物化することができ、あるいは好ましくは全面的にケイ化物化することができるキャパシタを得ることができる。
【００１９】
本発明の変形態様によれば、第２の電極は、第１の電極と類似した方法、つまり半球状結晶粒の多結晶シリコンの堆積およびそれに続くケイ化物化によって製造されるか、あるいは金属、たとえばＴｉＮの堆積によって製造される。
【００２０】
本発明の他の利点および特徴については、本発明を何ら制限することのない実施形態および実施方法についての詳細な説明ならびに添付の図面を考察することによって明らかになるであろう。
【発明を実施するための最良の形態】
【００２１】
図１は、本発明による、２つの半球状結晶粒のケイ化物化電極（hemispherical-grain silicided metal electrodes）を有するキャパシタＣＰを備えた集積回路ＩＣを示したものである。
【００２２】
集積回路ＩＣは、中空トレンチが形成された基板ＳＢを備えている。中空トレンチは、誘電体２で覆われた第１の半球状結晶粒のケイ化物化電極１０を備えており、誘電体２は、第２の半球状結晶粒のケイ化物化電極３０で覆われている。
【００２３】
以下、図１に示すキャパシタを得ることができる本発明によるプロセスの実施方法の主要なステップについて、より詳細に説明する。
【００２４】
したがって図２では、参照符号ＳＢは、たとえばシリコンでできた半導体基板を表している。トレンチ４は、それ自体知られている従来の方法で基板ＳＢの中に形成されている。
【００２５】
本発明によるプロセスの次のステップは、第１の電極１０の形成である。第１の電極１０を形成するために、同じくそれ自体知られている従来の方法で、たとえば堆積によって半球状結晶粒のシリコン、ゲルマニウムまたはたとえばシリコン−ゲルマニウム合金などのシリコン合金の層１が形成される（図３）。たとえば「Ｆａｂｒｉｃａｔｉｏｎ  ａｎｄ  ｐｅｒｆｏｒｍａｎｃｅ  ｏｆ  ｓｅｌｅｃｔｉｖｅ  ＨＳＧ  ｓｔｏｒａｇｅ  ｃｅｌｌｓ  ｆｏｒ  ２５６Ｍｂ  ａｎｄ  １Ｇｂ  ＤＲＡＭ  ａｐｐｌｉｃａｔｉｏｎｓ」、Ａ．Ｂａｎｅｒｊｅｅ、Ｒ．Ｌ．Ｗｉｓｅ、Ｄ．Ｌ．Ｐｌｕｎｔｏｎ、Ｍ．Ｂｅｖａｎ、Ｍ．Ｌ．Ｃｒｅｎｓｈａｗ、Ｓ．Ａｏｙａｍａ  ａｎｄ  Ｍ．Ｍ．Ｍａｎｓｏｏｒｉ、ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ、Ｖｏｌ．４７、Ｎｏ．３、２０００年３月に、このような堆積の特徴が記載されている。
【００２６】
一例として、半球状結晶粒のシリコンまたはシリコン合金の層１の厚さは、１０００Åから１５００Åである。
【００２７】
ここで説明する実施例では、ケイ化物化、つまり金属ケイ化物の形成は、コバルトによって達成されている。しかしながら、このケイ化物化は、たとえばタングステン、チタンまたはニッケルなどの他の金属を使用して達成することも可能である。
【００２８】
ニッケル層は、たとえば半球状結晶粒のシリコンまたはシリコン合金の層１へのプラズマ気相蒸着（ＰＶＤ）によって堆積される。
【００２９】
当然、ニッケル層の厚さは、相および得ることが望ましい最終金属ケイ化物の厚さに応じて決定されるが、ニッケルを使用する場合、１Åのニッケルによって２．２Åのケイ化物が得られることが分かっている。
【００３０】
次に、一般的には６００℃未満の温度、たとえば４５０℃の温度で第１の初期焼きなまし操作が施される。この焼きなまし温度は、ケイ化物化に使用される物質の性質で決まる。次にニッケルと層１のシリコンが反応してＮｉＳｉが形成される（図４）。
【００３１】
次に、未反応の過剰ニッケルをケイ化物に対して選択的に除去することができる。この選択的な除去操作は、たとえばウェット・エッチングによって施される。このようなウェット・エッチングは、それ自体知られている従来のエッチングであり、たとえばＨ２ＳＯ４／Ｈ２Ｏ２／Ｈ２Ｏ化学エッチング用液またはＨＣｌ／Ｈ２Ｏ２／Ｈ２Ｏ化学エッチング用液が使用される。
【００３２】
したがって、半球状結晶粒の形態を備えたケイ化物化電極１０が得られ、このケイ化物化電極１０の上に誘電体２が堆積される。
【００３３】
この誘電体には、たとえば相対誘電率ｋが５の従来の誘電体を使用することができる。従来技術に対するこの事例の主要な改善は、打込みによるシリコンまたはシリコン合金電極のドーピング（この操作は、トレンチの側壁上では場合によってはとりわけ困難である）が不要である限りにおいては、空乏容量の改善、直列抵抗の著しいリダクション、および本発明による方法の単純化によるものである。
【００３４】
また、誘電率の大きい誘電体、たとえば二酸化ハフニウムＨｆＯ２（ｋ＝１７）を使用することも可能であり、それによりキャパシタの容量がさらに大きくなる。
【００３５】
誘電体２は、第２の電極で覆われている。図１に示すように、電極３０は、第１の電極１０と類似の方法、つまりＨＳＧ多結晶シリコンの堆積、それに続くケイ化物化、好ましくは完全なケイ化物化、および未反応金属の除去によって形成することができる。
【００３６】
また、たとえば誘電体の上に金属（たとえばＴｉＮ）を直接堆積させることによって第２の電極を形成することも可能である。この事例（図５）では、キャパシタは、誘電体２で覆われた第１の半球状結晶粒のケイ化物化電極１０を備えており、誘電体２は、第２の電極３１で覆われている。
【００３７】
本発明による集積回路の場合、キャパシタは、上で説明したようなトレンチ構造に限定されず、たとえば平面タイプの構造を使用することも可能である。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１の実施形態による集積回路を示す略図である。
【図２】図１に示す集積回路を得るための方法の主要なステップを示す略図である。
【図３】図１に示す集積回路を得るための方法の主要なステップを示す略図である。
【図４】図１に示す集積回路を得るための方法の主要なステップを示す略図である。
【図５】本発明の第２の実施形態による集積回路を示す略図である。
【符号の説明】
【００３９】
ＣＰ  キャパシタ
ＩＣ  集積回路
ＳＢ  基板
１  半球状結晶粒のシリコン、ゲルマニウムまたはシリコン合金の層
２  誘電体
４  トレンチ
１０  第１の半球状結晶粒のケイ化物化電極
３０  第２の半球状結晶粒のケイ化物化電極
３１  第２の電極
【図１】
2008503077.tif 000003
【図２】
2008503077.tif 000004
【図３】
2008503077.tif 000005
【図４】
2008503077.tif 000006
【図５】
2008503077.tif 000007
【国際調査報告】
2008503077.tif 000008
2008503077.tif 000009
2008503077.tif 000010
2008503077.tif 000011
2008503077.tif 000012
2008503077.tif 000013