(57)【要約】  炭化シリコンが、その表面に少なくとも１つの電源電極と、少なくとも１つのパッシベーション層とを有し、はんだ付け可能コンタクトが電源電極に形成され、かつパッシベーション層は、はんだ付け可能コンタクトを囲んでいるが、はんだ付け可能コンタクトから隔離されており、それによって隙間を形成している。【選択図】      図１Ｃ
2008518445.tif 000002
【特許請求の範囲】
【請求項１】
上面を有する炭化ケイ素基板と、
前記基板の上面を覆う少なくとも１つの電源電極と、
前記基板の上面を覆い、前記電源電極の外周辺端部を囲むパッシベーション層と、
前記電源電極の上面の一部に配置されているはんだ付け可能コンタクト
とを備え、前記はんだ付け可能コンタクトと、前記パッシベーション層の隣接する側部が、前記電源電極の上面まで広がる隙間を形成するように、前記はんだ付け可能コンタクトは、前記パッシベーション層から隔離されている半導体デバイス。
【請求項２】
はんだ付け可能コンタクトの上面および側面の全体は、はんだ接続のために露出されている、請求項１に記載の半導体デバイス。
【請求項３】
はんだ付け可能コンタクトは銀含有コンタクトであり、はんだ付け後に、前記はんだ付け可能コンタクトの上面および側面の全体が、完全にはんだ合金に変わっている、請求項２に記載の半導体デバイス。
【請求項４】
隙間の幅は、約５μｍ〜約８０μｍである、請求項１に記載の半導体デバイス。
【請求項５】
はんだ付け可能コンタクトは、銀を含んでいる、請求項１に記載の半導体デバイス。
【請求項６】
はんだ付け可能コンタクトは、はんだ付け可能な３種類の金属からなり、かつ前記３種類から成る金属の上部は、銀から成っている、請求項１に記載の半導体デバイス。
【請求項７】
パッシベーション層は、アモルファスシリコン層である、請求項１に記載の半導体デバイス。
【請求項８】
パッシベーション層は第１パッシベーション層であり、前記第１パッシベーション層を覆うように配置された第２パッシベーション層をさらに備えている、請求項１に記載の半導体デバイス。
【請求項９】
第２パッシベーション層の側部は、はんだ付け可能コンタクトの側部に隣接し、かつ前記第２パッシベーション層は、前記隙間をさらに定めるように、前記隙間まで広がっている、請求項８に記載の半導体デバイス。
【請求項１０】
はんだ付け可能コンタクトの側部は、基板の上面の上の第１高さまで伸び、第２パッシベーション層の側部は、前記基板の前記上面の上の第２高さまで伸び前記第２高さは、前記第１高さとほぼ等しいか、またはそれよりも大きい、請求項９に記載の半導体デバイス。
【請求項１１】
第２パッシベーション層は、感光性ポリイミド層、ＰＳＧ酸化層、あるいは窒化シリコン層のいずれかである、請求項８に記載の半導体デバイス。
【請求項１２】
ショットキーダイオードであり、少なくとも１つの電源電極は、アノード電極である、請求項１に記載の半導体デバイス。
【請求項１３】
少なくとも１つのガードリングを含むターミネーション領域をさらに備えている、請求項１２に記載の半導体デバイス。
【請求項１４】
約３００Ｖ〜約１６００Ｖのブロッキング電圧に対応できるようになっている、請求項１３に記載の半導体デバイス。
【請求項１５】
はんだ付け可能コンタクトに電気的に接続された導電性クリップ、またはリードフレームをさらに備えている、請求項１に記載の半導体デバイス。
【請求項１６】
上面を有する炭化ケイ素基板と、
前記基板の上面を覆う少なくとも１つの電源電極と、
前記基板の上面を覆い、前記電源電極の外周辺端部を囲む第１パッシベーション層と、
前記第１パッシベーション層を覆い、前記電源電極の外周辺端部を囲む第２パッシベーション層と、
前記電源電極の上面の一部に配置されているはんだ付け可能コンタクト
とを備え、前記はんだ付け可能コンタクト、および前記第１と第２パッシベーション層が、それらの間に隙間を形成するように、前記はんだ付け可能コンタクトは、前記第１と第２パッシベーション層から隔離されている半導体デバイス。
【請求項１７】
隙間の幅は、約５μｍ〜約８０μｍである、請求項１６に記載の半導体デバイス。
【請求項１８】
第１パッシベーション層はアモルファスシリコン層であり、第２パッシベーション層は、感光性ポリイミド層か、ＰＳＧ酸化層か、あるいは窒化シリコン層かである、請求項１６に記載の半導体デバイス。
【請求項１９】
はんだ付け可能コンタクト、および第２パッシベーション層の隣接する側部は、隙間の一部を形成し、前記隣接する側部は、基板の上面と大体同じ高さまで伸びている、請求項１６に記載の半導体デバイス。
【請求項２０】
はんだ付け可能コンタクトの上面および側面の全体は、はんだ接続のために露出され、かつはんだ付け後に、前記はんだ付け可能コンタクトの上面および側面の全体は、はんだ合金に完全に変わっている、請求項１６に記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、「炭化ケイ素ダイ用のはんだ付け可能上部金属」という発明の名称で、２００４年１０月２１日に提出した米国仮特許願第６０／６２０７５６号に関連するものである。
【０００２】
本発明は、一般的には半導体デバイス、より詳細には、炭化ケイ素半導体デバイス用のはんだ付け可能コンタクトに関する。
【背景技術】
【０００３】
炭化ケイ素（ＳｉＣ）は、高出力デバイス用の成熟技術になりつつあり、例えば、ショットキーダイオード、トランジスタＪＦＥＴ、およびＭＯＳＦＥＴなどの高性能デバイスを製作するのに使用される。ＳｉＣデバイスは、ワイヤーボンドが、例えば、デバイスの電極をデバイスパッケージのリードフレームに接続させるように、パッケージすることができる。
【０００４】
しかし、ＳｉＣデバイスの高性能特性を十分に引き出すために、デバイスパッケージのタイプは、例えば、デバイスの１つ以上の電極が、デバイスパッケージに電気的かつ機械的に直接接続されるか、またはクリップ／ストラップによって、デバイスパッケージのリードフレームに接続されることが必要である。
【０００５】
これらのタイプのデバイスパッケージは、標準のはんだ付け可能パッケージ、フリップドＳｉＣパッケージ、クリップアタッチパッケージ、およびダイレクトＦＥＴ（登録商標）（ＤｉｒｅｃｔＦＥＴ（登録商標））パッケージを含んでいる。
【０００６】
ＳｉＣデバイスの電極へ、これらのタイプの直接接続するために、はんだなどのような導電性接着剤が必要である。しかし、ＳｉＣデバイスの１つ以上の電極は、多くの場合、アルミニウムのような、はんだに容易に付着しない金属から形成されている。
【０００７】
従って、これらの電極へのはんだベースの接続を形成するために、多くの場合、はんだ付け可能コンタクトが電極の表面に直接形成され、次に、例えば、パッケージ接続が、このはんだ付け可能コンタクトに行われる。はんだ付け可能コンタクトの一例は、銀を含有する合金である。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
周知のように、デバイスの電極は、絶縁パッシベーション層によって、デバイスターミネーションのようなデバイスの他の表面から絶縁される。このように、はんだ付け可能コンタクトとともに、信頼性の高いパッシベーションを形成することは難しい。例えば、はんだ付け可能コンタクトを形成するのに必要である金属堆積、洗浄、およびエッチング工程は、パッシベーション／ターミネーション層を損傷するか、または変質させるおそれがある。
【０００９】
その上に、電界および湿気に長期にわたって曝されると、例えば、銀イオンが、はんだ付け可能コンタクトから移動し、デンドライトを形成することがわかった。このマイグレーションは、金属エレクトロマイグレーションと呼ばれる。
【００１０】
はんだが、例えば電極をデバイスパッケージに取り付けるために、はんだ付け可能コンタクトの表面に施されると、はんだは、通常コンタクトの表面に沿って露出した銀を溶解し、はんだ合金を形成する。その結果、銀は合金内に捕捉され、はんだ付け可能コンタクトから移動して、デンドライトを生じることはない。
【００１１】
しかし、デバイスのパッシベーション層は、多くの場合、例えば電極の端部に重なる。その結果、パッシベーション層は、所与の電極のはんだ付け可能コンタクトに当接接触し、コンタクトの外面の部分を隠すので、これらの面に沿った銀に、はんだ付け中に達することができない。
【００１２】
この銀は、移動するイオンの源であり、パッシベーション層を越えて移動し、デンドライトを形成する。時間がたてば、このデンドライトは、パッシベーション層を損傷して、デバイスの信頼性を低下させる。一例として、デンドライトは、デバイス電極とデバイスターミネーションとの間に導電性ブリッジを形成する。
【００１３】
従って、ＳｉＣデバイスの信頼性に影響を及ぼさない、はんだ付け可能コンタクトを提供することが望ましい。
【課題を解決するための手段】
【００１４】
本発明の実施形態によれば、ＳｉＣデバイスは、ＳｉＣ基板の上面に少なくとも１つの電源電極を含んでいる。このデバイスは、例えばショットキーダイオードである。
【００１５】
またこのデバイスは、例えば電源電極の外周辺端部に重なり、かつ電極の外周辺端部を囲む半絶縁性パッシベーション層を備えている。ショットキーダイオードの場合には、このパッシベーション層は、電源電極を囲むターミネーション領域に広がっている。
【００１６】
さらに、このデバイスは、電源電極の上面に堆積したはんだ付け可能コンタクトを備えている。はんだ付け可能コンタクトは、例えば、銀を含有する３種類の金属から成る積み重ねのような銀含有コンタクトである。一例として、３種類の金属から成る積み重ねは、チタニウム／ニッケル／銀の積み重ね、クロム／ニッケル／銀の積み重ね、または当技術分野で周知である他の３種類の金属から成る積み重ねである。
【００１７】
本発明の一実施形態によれば、はんだ付け可能コンタクトの端部／側部は、アモルファス・シリコン・パッシベーション層の直面／隣接する端部／側部から隔離され、それによって、はんだ付け可能コンタクトとパッシベーション層との間に隙間／開口を形成するように、はんだ付け可能コンタクトは形成されている。
【００１８】
この隙間は、電極の上面まで垂直に広がっていることが好ましく、その上、はんだ付け可能コンタクトの外周を囲んでいることが好ましい。従って、電極が例えばアルミニウムから作られる場合は、隙間は、アルミニウムフレームをはんだ付け可能コンタクトの周囲に形成される。隙間の幅は、約５μｍ〜約８０μｍであり、約１０μｍであることが好ましい。
【００１９】
本発明の一実施形態によれば、例えば、はんだがはんだ付け可能コンタクトに施されて、コンタクトを、デバイスパッケージのリードフレーム、またはクリップ／ストラップに接続させる場合に、はんだがリフローされるとき、隙間は、はんだをはんだ付け可能コンタクト部分内に閉じ込めるのに役立つ。
【００２０】
従って、例えば、デバイスが囲んでいるターミネーション領域を含む場合には、隙間は、はんだがターミネーション領域に及ぶのを防止するのに役立つ。その上、隙間は、はんだ付け可能コンタクトの上面および側面の全体を露出し、それによって、アモルファス・シリコン・パッシベーション層が、コンタクト表面を少しも隠すことはない。
【００２１】
その結果、はんだがはんだ付け可能コンタクトに施され、リフローされるとき、はんだは、はんだ付け可能コンタクトの露出外面全体を覆い、それによって、これらの面に沿って露出した銀を溶かし、はんだ合金を形成することができる。このようにして、銀は、合金内に完全に捕捉されて、銀イオンのエレクトロマイグレーションの作用、およびパッシベーション層上のデンドライトの形成を制限する。
【００２２】
本発明の別の実施形態によれば、第２絶縁パッシベーション層は、アモルファス・シリコン・パッシベーション層の上面を覆って形成され、特に、上述の隙間から、アモルファス・シリコン・パッシベーション層の外端／縁まで広がっていることが好ましい。
【００２３】
本発明の別の態様によれば、第２パッシベーション層は、アモルファス・シリコン・パッシベーション層の外端／縁を越えて広がっている。この第２絶縁パッシベーション層は、表面粗さが大きく、かつ信頼性が要求される場合に付加され、例えば、感光性ポリイミド層、ＰＳＧ（燐ケイ酸塩ガラス）酸化層、または窒化シリコン層である。
【００２４】
本発明によれば、はんだ付け可能コンタクトの端部／側部、および第２パッシベーション層の直面／隣接する端部／側部は、隙間をさらに規定するのに役立っている。
【００２５】
本発明の一実施形態によれば、パッシベーション層の上面が、はんだ付け可能コンタクトの上面と同じ高さを、隙間の部分に少なくとも有するように、第２パッシベーション層は、厚さを有していることが好ましい。このようにすると、隙間および第２パッシベーション層の側部／端部は、上述のように、はんだがリフローされるとき、はんだ付け可能コンタクトの部分内に、はんだを閉じ込めるのに役立つ。
【００２６】
本発明による半導体デバイスは、例えばワイヤーボンドを用いて、パッケージされる類似デバイス（すなわち、ボンディング可能デバイス）を形成するために用いられるほぼ同じ工程段階を用いて製造され、それによって、現行のＳｉＣ処理段階に適合する本発明のデバイスは製造される。
【００２７】
例えば、ＳｉＣショットキーダイオードを製造する場合には、ショットキーコンタクト、アノード電極、デバイスターミネーション、およびデバイスターミネーション上のアモルファス・シリコン・パッシベーション層は、ボンディング可能デバイスを製造するために用いられる工程段階を経て形成される。
【００２８】
その後、はんだ付け可能上部金属が、デバイス上面を覆って施され、エッチングされて、本発明のはんだ付け可能コンタクト、および周囲の隙間は形成される。デバイスの信頼性／表面粗さが問題である場合は、第２パッシベーション層は、アモルファス・シリコン・パッシベーション層は、覆って形成される。
【００２９】
本発明によるショットキーダイオードのようなデバイスは、例えば、様々な形のフィールドプレート、ガードリング（例えば、単一、多重、およびフローティング）、およびＪＴＥターミネーションを含む、様々な形のターミネーションを有する。
【００３０】
さらに、本発明によると、強固なターミネーション、およびパッシベーションを、約３００Ｖから約１６００ＶまでのＳｉＣデバイスに確実に施すことができる。
【００３１】
本発明の他の特徴および利点について、添付図面に基づく本発明の次の説明より明らかにする。
【発明を実施するための最良の形態】
【００３２】
図１Ａは、本発明の好ましい実施形態による半導体デバイス１００ａのほんの一部を、断面で示している（図１Ａに示す寸法は、例示的なものであり、デバイス１００ａは、正確に縮尺されていない）。
【００３３】
一例として、デバイス１００ａは、単一リングフィールドプレートターミネーション、および約６００Ｖのブロッキング電圧を備えるＳｉＣショットキーダイオードであり、ダイの大きさが、約１４５０×１４５０μｍである６Åデバイスである。しかし、当業者には、本発明が、ＳｉＣショットキーダイオードに限定されず、またこれらの寸法に限定されないことは分かると思う。
【００３４】
図１Ａに示すように、デバイス１００ａは、ＳｉＣ基板１０２を備えている。一例として、基板１０２は、次のパラメータを有するが、当業者には、本発明がこれらのパラメータに限定されないことは理解されると思う。
【００３５】
すなわち、ＣSバルク０．０１９オーム／ｃｍ＝３Ｅ１８ＴX３５０μ、エピ７μ濃度ドーピング９Ｅ１５ドーパント型窒素、およびエピ７μｍ。能動部分１５０に沿う基板１０２の上面に、例えばチタニウムから作られているショットキーバリア金属１０４があり、これは、基板１０２とのショットキーコンタクトを形成している。一例として、デバイス１００ａは、１．０１ｅＶのＴｉバリア長さを有する。
【００３６】
ショットキーバリア金属１０４を覆って、コンタクト金属１０６は形成される。このコンタクト金属は、例えばアルミニウムから作られ、例えば１μｍの厚さを有する。コンタクト金属１０６は、デバイス１００ａのアノード電源電極を形成し、ショットキーバリア金属１０４を、はんだ付け可能コンタクト１１０のような、他の金属による相互作用から守る拡散バリアの機能を果たす。
【００３７】
ターミネーション領域１５２は、能動部分１５０の周囲を囲み、基板１０２の上面に沿って形成されたフィールド酸化膜リング１０８を有し、この酸化膜リングは、例えば約７０００Åの厚さを有する。ターミネーション領域１５２は、基板１０２の上面内に形成されたＰ+導電率のガードリング１１２をさらに備えている。このガードリングは、フィールド酸化膜リング１０８に沿って、かつショットキーバリア金属１０４の一部の下に広がっている。
【００３８】
図１Ａに示すように、コンタクト金属／アノード電極１０６の一部は、ターミネーション領域１５２内に、かつフィールド酸化膜リング１０８の一部を覆って広がり、それによって、フィールドプレート１１４を形成している。半絶縁性パッシベーション層１１６は、フィールド酸化膜リング１０８およびフィールドプレート１１４の露出した上面、および側面を覆っている。
【００３９】
パッシベーション層１１６は、またアノード電源電極１０６の外周端部を覆って広がり、電極の外周端部を取り囲んでいる。パッシベーション層１１６は、例えば約１９００Åの厚さを有し、例えばアモルファスシリコン層である。
【００４０】
カソード電極を形成する通常のコンタクト金属１２０が、基板１０２の底面に沿っている。
【００４１】
デバイス１００ａは、アノード電極１０６の上面に堆積され、かつ基板１０２の上面の上、例えば４．７μｍまで広がるはんだ付け可能コンタクト１１０をさらに有している。このはんだ付け可能コンタクトは、例えば、銀を含有する３種類の金属から成る積み重ねのような、銀含有コンタクトである。
【００４２】
一例として、３種類の金属から成る積み重ねは、チタニウム／ニッケル／銀の積み重ねであり、それぞれの厚さは、例えば約２０００Å、１０００Å、および３５０００Åである。あるいは、３種類の金属から成る積み重ねは、クロム／ニッケル／銀の積み重ね、または当技術分野で周知である他の従来の３種類の金属から成る積み重ねである。
【００４３】
本発明の一実施形態によれば、図１Ａに示すように、はんだ付け可能コンタクトの端部／側部１１０ａは、パッシベーション層１１６の直面／隣接する端部／側部１１６ａから隔離され、それによって、その間に隙間／開口１２５を形成するように、はんだ付け可能コンタクト１１０は形成される。
【００４４】
隙間１２５は、アノード電極１０６の上面まで垂直に広がり、それによって、その上面およびアルミニウム（電極がアルミニウムから作られていると仮定）を露出することが好ましい。
【００４５】
デバイス１００ａの上面全体の平面図である図１Ｂに示すように、隙間１２５は、はんだ付け可能コンタクト１１０の外周を囲み、それによって、例えば、アルミニウムフレームをはんだ付け可能コンタクトの周囲に形成することが好ましい（図１Ｂに示す寸法は例示である）。隙間１２５の幅は、約５μｍ〜約８０μｍであり、約１０μｍであることが好ましい。
【００４６】
重要なことであるが、デバイス１００ａのはんだ付け可能コンタクト１１０が、はんだによって、例えばデバイスパッケージのクリップ／ストラップ、またはリードフレームに取り付けられる場合に、隙間１２５は、はんだがリフローされるとき、はんだをはんだ付け可能コンタクト部分内に閉じ込め、それによって、はんだがターミネーション領域１５２に及ぶのが防止される。
【００４７】
その上、隙間１２５ははんだ付け可能コンタクト１１０の上面および側面の全体を露出し、それによって、パッシベーション層１１６がはんだ付け可能コンタクトの表面を少しも隠すことはない。その結果、はんだがはんだ付け可能コンタクトに施され、リフローされるとき、はんだは、はんだ付け可能コンタクトの露出外面全体を覆い、それによって、これらの面に沿って露出した銀を溶かし、はんだ合金を形成することができる。
【００４８】
このようにして、銀は合金内に完全に捕捉され、銀イオンのエレクトロマイグレーション作用、およびパッシベーション層１１６上のデンドライト形成を制限する。
【００４９】
次に、同じ符号が同じ機能を同定している図１Ｃには、本発明の実施形態による半導体デバイス１００ｂの一部が断面で示されている。デバイス１００ｂは、デバイス１００ａと類似であり、パッシベーション層１１６を覆って形成された第２絶縁パッシベーション層１１８をさらに含んでいる。
【００５０】
パッシベーション層１１８は、パッシベーション層１１６の側部／端部１１６ａから、その全長に沿って広がっている。あるいは、図１Ｃに示すように、パッシベーション層１１８は、例えばターミネーション層全体を封止するために、例えばパッシベーション層１１６の端部１１６ｂを越えて、切断ストリート１５４内まで広がっている。
【００５１】
パッシベーション層１１８は、表面粗さが大きく、かつ信頼性が要求される場合に付加される。パッシベーション層１１８は、例えば、約３μｍの厚さを、ほぼその長さにわたって有し、デバイスの応用またはデバイスの信頼性要求に応じて、例えば、感光性ポリイミド層、ＰＳＧ（燐珪酸塩ガラス）酸化層、または窒化シリコン層である。
【００５２】
本発明の一実施形態によれば、図１Ｃに示すように、はんだ付け可能コンタクト１１０の側部／端部に隣接するパッシベーション層１１８の端部／側部１１８ａは、隙間１２５をさらに規定している。
【００５３】
パッシベーション層１１８の厚さ、すなわち高さは、層が形成される材料のパッシベーション品質、およびデバイスのブロッキング電圧に基づいている。しかしながら、パッシベーション層１１８は、パッシベーション層の上面が、図１Ｃに示すように、はんだ付け可能コンタクト１１０の上面と同じ高さを隙間１２５の部分に有するような厚さを有することが好ましい。
【００５４】
このようにして、隙間１２５およびパッシベーション層１１８の側部／端部１１８ａは、はんだがリフローされるとき、はんだ付け可能コンタクト１１０の部分内にはんだを閉じ込め、それによって、はんだがターミネーション領域内に広がるのを防止している。
【００５５】
通常、本発明は、はんだ付け可能コンタクトが必要である全ての場合に適用できる。例えば、図２Ａおよび図２Ｂには、本発明の実施形態によるデバイス１００ｂのはんだ付け可能コンタクト１１０に取り付けられたクリップ／ストラップ１３０が示されている（クリップ／ストラップはデバイス１００ａに同様に取り付けられる）。クリップ／ストラップ１３０は、アノード電極１０６を、例えばＴＯ２２０クリップアタッチパッケージのような、デバイスパッケージのリードフレームに接続する（図１Ｃはクリップとリードフレームとの間の相互接続を示していない）。
【００５６】
図２Ａに示すように、例えば、先ずはんだペーストが、はんだ付け可能コンタクト１１０に置かれ、次にクリップ１３０ははんだ付け可能コンタクトの表面に直接置かれる。次にはんだは、リフローされて、図２Ｂに示すように、クリップをはんだ付け可能コンタクトに取り付ける。この図に示し、かつ上述したように、はんだがリフローされるとき、はんだは、はんだ付け可能コンタクト１１０の露出外面全体を覆い、それによって、これらの面に沿って露出した銀を溶かし、デンドライトの形成を防止するのに役立つはんだ合金１３４を形成する。
【００５７】
別の例として、トップサイドリードフレームを備えるパッケージの場合、リードフレームは、図２Ａに示すものと同様に、はんだ付け可能コンタクト１１０に直接置かれ、図２Ｂに示すものと同様に取り付けられる。
【００５８】
更なる例として、例えば、ＳｉＣダイが基板に、フリップチップ接続されるデバイスパッケージの場合、はんだ付け可能コンタクト１１０は、基板のパッドに直接置かれ、それにはんだ付けされる。
【００５９】
本発明による半導体デバイスは、例えばワイヤーボンドを用いてパッケージされる類似デバイス（すなわち、ボンディング可能デバイス）を形成するために用いられるほぼ同じ工程段階を用いて製造され、それによって、現行のＳｉＣ処理段階に適合する本発明のデバイスは製造される。
【００６０】
例えば、図３Ａを参照すると、デバイス１００ａおよび１００ｂに似ている、製造途中のＳｉＣショットキーダイオードが示されている。ダイオードをボンディングする必要がある場合には、デバイスは、コンタクト金属１２０をデバイスの底面に施して、カソード電極を形成することによって完成される。あるいは、いくつかの追加の製造段階が、本発明のはんだ付け可能コンタクト１１０、および、任意に、パッシベーション層１１８を形成するために実行される。
【００６１】
要約すれば、一例として、図３Ａのデバイスは、次の工程によって製造される。最初に、例えば、酸化膜ベースのマスクがＳｉＣ基板１０２の上面に形成され、このマスクは、基板上面を露出するために、ターミネーション領域１５２および能動部分１５０の一部に沿って開口を有する。その後、例えばボロン注入が開口を通して基板上面に実行される。
【００６２】
次に、例えば燐注入が基板底面に沿って実行される。その後、基板上面のマスクは取り除かれ、ボロンおよび燐はアニールされる。その結果、Ｐ+導電率のガードリング１１２が基板上面に形成され、底面は濃くドープされ、それによって、コンタクト金属１２０が底面に堆積される場合に、オーミックコンタクトが形成される。
【００６３】
次に、例えばＬＴＯ  ＴＥＯＳの層が基板１０２の上面に堆積され、その後マスキングされ、かつエッチングされて、フィールド酸化膜リング１０８が形成される。
【００６４】
次に、チタンのようなショットキーバリア金属層１０４、およびアルミニウムのようなコンタクト金属層１０６が、デバイス上面に堆積され、その後、シンターされ、能動部分１５０に沿って、ショットキーコンタクトが形成される。その後、ショットキーバリア金属層およびコンタクト金属層がマスキングされ、次に、ターミネーション領域１５２および切断ストリート１５４に沿ってエッチングされる。次に、マスクが取り除かれて、アノード電極１０６およびフィールドプレート１１４が形成される。
【００６５】
次に、アモルファスシリコンのようなパッシベーション層が、デバイスの上面を覆って施される。次に、アモルファスシリコン層がマスキングされ、能動部分および切断ストリートに沿ってエッチングされ、次にマスクが取り除かれる。
【００６６】
その後、アモルファスシリコンはシンターされて、パッシベーション層１１６、従って図３Ａに示すデバイスが形成される。この場合も、先と同様に、デバイスをボンディングする必要がある場合には、デバイスは、カソード電極をその底面に形成することによって完成される。
【００６７】
あるいは、本発明のはんだ付け可能コンタクト１１０、および、任意的なものであるパッシベーション層１１８は、例えば次の追加の工程段階を経て形成される。
【００６８】
図３Ｂを参照すると、はんだ付け可能上部金属１３６が、図３Ａに示すデバイスの上面を覆うように施される。この場合も、前と同様に、このはんだ付け可能上部金属は、銀を含有する３種類の金属から成る積み重ね、例えばチタニウム／ニッケル／銀の積み重ねであり、それぞれの厚さは、例えば約２０００Å、１０００Å、および３５０００Åである。
【００６９】
次に、マスク（図示せず）が、例えば写真蝕刻を用いて、はんだ付け可能上部金属の表面を覆って形成される。次に、金属がエッチングされて、金属をターミネーション領域および切断ストリートから除去し、はんだ付け可能コンタクト１１０を形成する。エッチング工程中に、隙間１２５もまた形成されて、はんだ付け可能コンタクトとパッシベーション層１１６をある間隔で分離する。
【００７０】
次に、はんだ付け可能コンタクト１１０を覆う残りのマスク層が取り除かれて、図３Ｃに示すデバイスを生じる。この場合も、先と同様に、隙間１２５は、アノード電極１０６の表面まで広がることが好ましく、はんだ付け可能コンタクト１１０の外周を囲んでいることが好ましい。
【００７１】
最後に、例えば、図１Ａのデバイス１００ａを形成するために、裏面のコンタクト金属１２０が、図３Ｃのデバイスの底面に沿って施され、それによって、カソード電極を形成する。
【００７２】
あるいは、デバイスの信頼性／表面粗さが、上述のように問題である場合には、例えば、第２パッシベーション層１１８は、第１パッシベーション層１１６を覆って形成され、図１Ｃのデバイス１００ｂが形成される。パッシベーション層１１８は、例えば、感光性ポリイミド層、ＰＳＧ酸化層、または窒化シリコン層である。層１１８が感光性ポリイミドから作られると仮定すれば、層１１８は、先ず図３Ｃに示すデバイスの表面を覆って感光性ポリイミドを堆積することにより形成される。
【００７３】
次に、マスクが堆積された感光性ポリイミドの表面を覆って形成され、感光性ポリイミド層は、能動部分および切断ストリートに沿ってエッチングされて、はんだ付け可能コンタクト１１０の表面、隙間１２５、および切断ストリート１５４から感光性ポリイミドを取り除き、それによって、パッシベーション層１１８を、図１Ｃに示すように形成する。
【００７４】
パッシベーション層１１８は、例えば、パッシベーション層１１６の全長に広がるか、またはパッシベーション層１１６の端部１１６ｂを越えて、切断ストリートの中まで広がる。その上、パッシベーション層の上面が、図１Ｃに示すように、はんだ付け可能コンタクト１１０の上面と同じ高さを隙間１２５の部分に少なくとも有するように、パッシベーション層１１８は厚さを有することが好ましい。しかし、この厚さは必要ではなく、上述のように、パッシベーション材料およびデバイスのブロッキング電圧に依存する。
【００７５】
デバイス１００ｂを完成するために、裏面のコンタクト金属１２０が、基板１０２の底面に沿って施される。
【００７６】
以上のように、本発明のはんだ付け可能コンタクト、および第２パッシベーション層の製造工程は、既存のＳｉＣ製造工程段階に適合する。
【００７７】
当業者には、本発明によるデバイスが、上述のように、単一リングフィールドプレートターミネーションを備えるショットキーダイオードに限定されず、例えば、様々な形のフィールドプレート、ガードリング（例えば、単一、多重、およびフローティング）、およびＪＴＥターミネーションを備えるショットキーダイオードにも適用できることがわかると思う。
【００７８】
また、本発明は、６００Ｖデバイスに限定されず、特に、強固なターミネーション、およびパッシベーションを、約３００Ｖから約１６００ＶまでのＳｉＣデバイスに確実に施すことができる。
【００７９】
例えば、図４Ａ〜図４Ｅにおいて、同じ符号は同じ機能を示し、本発明の一実施形態によるＳｉＣショットキーダイオード４００ａ〜４００ｅが示されている。各ダイオードは、代替ターミネーションを有している（図４Ａ〜４Ｅに示す寸法は例示であり、デバイス４００ａ〜４００ｅは縮尺されて描かれていない）。
【００８０】
デバイス１００ａおよび１００ｂと同様に、デバイス４００ａ〜４００ｅは、はんだ付け可能コンタクト１１０と、このコンタクトと隣接するパッシベーション層１１６および１１８との間に形成された隙間１２５とを有している。デバイス４００ａ〜４００ｅが、パッシベーション層１１８を含むものとして示されているが、このパッシベーション層は、必要ないことに留意するべきである。
【００８１】
要約すれば、例えば、図４Ａのデバイス４００ａは、デバイス１００ｂと類似しているが、ここでは、切断ストリート１５４に沿って、ダイ端部を横方向に囲むＮ+拡散１４０をさらに含んでいる。
【００８２】
図４Ｂ、図４Ｃ、および図４Ｄのデバイス４００ｂ、４００ｃ、および４００ｄは、例えば、多重段フィールド酸化膜リング１０８、およびＰ+導電率の多重段ガードリング１１２を備えている。図４Ｅのデバイス４００ｅは、単一フィールド酸化膜リング１０８、および多重段ガードリング１１２ａ〜ｄを備え、リング１１２ｂ〜ｄは、フローティングガードリングである。
【００８３】
当業者にはまた、本発明のはんだ付け可能コンタクト１１０、隙間１２５、およびパッシベーション層１１８は、ＳｉＣショットキーダイオードに限定されず、ＭＯＳＦＥＴのような、他のＳｉＣパワーデバイスにも適用できることはわかると思う。
【００８４】
また本発明は、縦方向および横方向導通デバイスのいずれにも適用できる。一例として、２つ以上の電極を上面に備えるＭＯＳＦＥＴの場合には、各電極は、本発明のはんだ付け可能コンタクト１１０を有し、各はんだ付け可能コンタクトは、隙間１２５によって、隣接するパッシベーション層から隔離される。
【００８５】
以上、本発明を、その特定の実施形態に即して説明してきたが、多くの他の変形形態と変更態様、および他の用途が、当業者には明らかであると思う。従って本発明は、本明細書の特定の開示によってではなく、添付の特許請求の範囲によってのみ限定されるものである。
【図面の簡単な説明】
【００８６】
【図１Ａ】本発明の実施形態による半導体デバイスの一部の断面図である。
【図１Ｂ】図１Ａの半導体デバイスの平面図、すなわちデバイスの完全な上面である。
【図１Ｃ】本発明の別の実施形態による半導体デバイスの一部の断面図である。
【図２Ａ】本発明の実施形態による、パッケージクリップを図１Ｃの半導体デバイスの電源電極に取り付ける工程段階を示す図である。
【図２Ｂ】本発明の実施形態による、パッケージクリップを図１Ｃの半導体デバイスの電源電極に取り付ける工程段階を示す図である。
【図３Ａ】本発明の実施形態による図１Ａおよび１Ｃの半導体デバイスを製造する工程を示す図である。
【図３Ｂ】本発明の実施形態による図１Ａおよび１Ｃの半導体デバイスを製造する、工程を示す図である。
【図３Ｃ】本発明の実施形態による図１Ａおよび１Ｃの半導体デバイスを製造する工程を示す図である。
【図４Ａ】本発明の実施形態による半導体デバイスの一部の断面図であり、このデバイスは、図４Ｂ、図４Ｃ、図４Ｄ、および図４Ｅのデバイスと異なるターミネーションを有する。
【図４Ｂ】本発明の実施形態による半導体デバイスの一部の断面図であり、このデバイスは、図４Ａ、図４Ｃ、図４Ｄ、および図４Ｅのデバイスと異なるターミネーションを有する。
【図４Ｃ】本発明の実施形態による半導体デバイスの一部の断面図であり、このデバイスは、図４Ａ、図４Ｂ、図４Ｄ、および図４Ｅのデバイスと異なるターミネーションを有する。
【図４Ｄ】本発明の実施形態による半導体デバイスの一部の断面図であり、このデバイスは、図４Ａ、図４Ｂ、図４Ｃ、および図４Ｅのデバイスと異なるターミネーションを有する。
【図４Ｅ】本発明の実施形態による半導体デバイスの一部の断面図であり、このデバイスは、図４Ａ、図４Ｂ、図４Ｃ、および図４Ｄのデバイスと異なるターミネーションを有する。
【符号の説明】
【００８７】
１００ａ、１００ｂ  半導体デバイス
１０２  ＳｉＣ基板
１０４  ショットキーバリア金属
１０６  コンタクト金属
１０８  フィールド酸化膜リング
１１０  はんだ付け可能コンタクト
１１０ａ  はんだ付け可能コンタクトの端部／側部
１１２  ガードリング
１１２ａ〜１１２ｄ  多重ガードリング
１１４  フィールドプレート
１１６  パッシベーション層
１１６ａ  パッシベーション層の端部／側部
１１６ｂ  パッシベーション層の端部
１１８  パッシベーション層
１１８ａ  パッシベーション層の端部／側部
１２０  コンタクト金属
１２５  隙間
１３０  クリップ／ストラップ
１３２  はんだペースト
１３４  はんだ合金
１３６  はんだ付け可能上部金属
１４０  Ｎ+拡散
１５０  能動部分
１５２  ターミネーション領域
１５４  切断ストリート
４００ａ〜４００ｅ  ＳｉＣショットキーダイオード
【図１Ａ】
2008518445.tif 000003
【図１Ｂ】
2008518445.tif 000004
【図１Ｃ】
2008518445.tif 000005
【図２Ａ】
2008518445.tif 000006
【図２Ｂ】
2008518445.tif 000007
【図３Ａ】
2008518445.tif 000008
【図３Ｂ】
2008518445.tif 000009
【図３Ｃ】
2008518445.tif 000010
【図４Ａ】
2008518445.tif 000011
【図４Ｂ】
2008518445.tif 000012
【図４Ｃ】
2008518445.tif 000013
【図４Ｄ】
2008518445.tif 000014
【図４Ｅ】
2008518445.tif 000015
【国際調査報告】
2008518445.tif 000016