(57)【要約】【課題】  試験システムコントローラが適切に機能していることを保証すること。【解決手段】  ウエハプローブカード上の診断インターフェースが、試験システムコントローラと、ウエハの試験中のウエハ上の１つまたは複数のＤＵＴとの間に提供される試験信号をモニタすることを可能にするために提供される。チャネルライン上の試験信号のひずみを回避するために、一実施形態では、バッファが、チャネルに接続する診断インターフェースの一部としてプローブカード上に提供される。他の実施形態では、インターフェースアダプタポッドが提供され、そのアダプタポッドは、試験結果を処理しパーソナルコンピュータなどのユーザインターフェースにその結果を提供するために、プローブカード上の診断インターフェースに接続している。【選択図】  図６
2008537593.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイス（ＤＵＴ）のパッドに接続するための接点に対するチャネルを介して試験システムコントローラからの信号を提供するように構成されたプローブカードと、
前記ＤＵＴの少なくとも１つに接続するための前記チャネルの少なくともいくつかへの電気的接続部を含む、前記プローブカードに取り付けられた診断インターフェースと、
を備える試験システム。
【請求項２】
前記診断インターフェースの前記電気的接続部を前記チャネルに接続するバッファをさらに備える請求項１に記載の試験システム。
【請求項３】
前記診断インターフェースの前記電気的接続部のそれぞれに接続された補正コンデンサをさらに備える請求項１に記載の試験システム。
【請求項４】
前記診断インターフェースを形成するコネクタに接続される入力、およびユーザインターフェースに接続するための出力を有するアダプタポッドをさらに備え、前記アダプタポッドが、前記チャネルからの信号を処理し、前記ユーザインターフェースによって表示するためにデータ結果を提供するように構成されたプロセッサを含む、請求項１に記載の試験システム。
【請求項５】
前記アダプタポッドが、前記診断インターフェースの前記コネクタと、前記プロセッサとの少なくともいくつかのライン間にＡ／Ｄコンバータをさらに備える、請求項４に記載の試験システム。
【請求項６】
前記診断インターフェースを形成するコネクタに接続される入力と、前記診断インターフェースからの信号を複数の追加のインターフェースコネクタに分配するための複数の出力と、を有するアダプタポッドをさらに備える請求項１に記載の試験システム。
【請求項７】
前記複数の追加のインターフェースコネクタが、前記診断インターフェースからの前記ラインを、ＤＵＴの入力ライン、ＤＵＴの出力ラインおよび電源ラインのうち少なくとも２つを含む異なるカテゴリに分けるように接続される、請求項６に記載の試験システム。
【請求項８】
前記プローブカードが、前記診断インターフェースを支持するＰＣＢ、及び前記ＰＣＢからの前記チャネルを前記試験システムコントローラに接続するための試験ヘッドコネクタを含む、請求項１に記載の試験システム。
【請求項９】
前記プローブカードが、
前記ＤＵＴのパッドに接続するための前記接点を形成するスプリングプローブを支持するスペーストランスフォーマと、
前記ＰＣＢの前記チャネルを前記スペーストランスフォーマの前記スプリングプローブに取り付けられた電気的接点に接続するインターポーザと、
をさらに備える、請求項８に記載の試験システム。
【請求項１０】
前記接点が弾性スプリングプローブを備える、請求項１に記載の試験システム。
【請求項１１】
試験システムコントローラと、
被試験デバイス（ＤＵＴ）と電気的に接触するための手段と、
前記ＤＵＴと電気的に接触するための前記手段に、前記試験システムコントローラを接続するチャネルと、
試験信号をユーザインターフェースに提供するための前記チャネルの少なくとも一部分に接続するための手段と、
を備える試験システム。
【請求項１２】
前記ＤＵＴと電気的に接触するための前記手段が、前記チャネルを含み、ウエハ上の前記ＤＵＴにパッドを接触させるための前記チャネルに接続された接点を支持するプローブカードを備え、
前記チャネルの少なくとも一部分に接続するための前記手段が、前記チャネルの前記一部分に接続された入力と、ユーザインターフェースに接続するために構成された出力とを有するバッファを備える、請求項１１に記載の試験システム。
【請求項１３】
前記接点が弾性スプリングプローブを含む、請求項１２に記載の試験システム。
【請求項１４】
試験結果を前記ユーザインターフェースに提供するために、前記チャネルの少なくとも一部分に接続するための前記手段から受け取った試験信号を処理するための手段をさらに含む、請求項１１に記載の試験システム。
【請求項１５】
ウエハ試験システムにおいて診断インターフェースを提供するステップと、
前記診断インターフェースを使用して、試験システムコントローラと少なくとも１つの被試験デバイス（ＤＵＴ）との間に提供される試験信号を監視するステップと、
を含むウエハ上の被試験デバイス（ＤＵＴ）を試験する方法。
【請求項１６】
前記ウエハ試験システム内の信号上のノイズを最小限に抑えるために、前記ウエハ試験システムから前記診断インターフェースに提供される信号をバッファリングするステップをさらに含む、請求項１５に記載の方法。
【請求項１７】
複数のユーザインターフェースに提供するために、前記診断インターフェース内で提供される信号を分けるステップをさらに含む、請求項１５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウエハ上の被試験デバイス（ＤＵＴ）と接触しそのデバイスを試験するために使用されるプローブカードに、およびプローブカードから提供される試験信号をモニタするためのインターフェースに関する。
【背景技術】
【０００２】
製造中のウエハ上のＤＵＴを試験するための試験システムは、典型的には、自動試験装置（ＡＴＥ）のテスタまたは試験システムコントローラ、およびウエハ上のＤＵＴに試験システムコントローラからのチャネルを接続するためのプローブカードを含む。従来の試験システムを図１に示し、より詳細を逐次説明する。
【０００３】
ＡＴＥ試験システムコントローラは、試験システムの中では大きなコストがかかる要因であり、複数のＤＵＴ上のパッドと接触することを可能にするために、試験信号をチャネル上に生成するための装置を含む。試験システムコントローラは、さらには、ＤＵＴからの応答を受け取り、分析する。ウエハ上のすべてのＤＵＴについての試験結果が、ユーザインターフェース上に試験システムコントローラによって表示される。
【０００４】
試験システムコントローラとウエハ上のＤＵＴとの間の信号を伝えるプローブカードは、試験システムコントローラに比べてはるかに安価である。したがって、ウエハ上のＤＵＴの各構成について新規の試験システムコントローラを購入する費用を削減するために、種々のプローブカードを使用して、単一の試験システムコントローラをウエハ上のできる限り多くＤＵＴのピン構成に接続する。試験システムコントローラとウエハとの間のインターフェースとして働くプローブカードは、典型的には、試験システムコントローラに比べてはるかに安価であり、プローブカード上のプローブが磨耗するために、典型的には、試験システムのコントローラに比べてかなり短いライフサイクルの後に、取り替えられる。
【０００５】
典型的には、ある事例では、ウエハ試験システムを使用して、ウエハが個々のチップにダイシングされる前に、製造中のウエハ上のダイナミックランダムアクセスメモリ（ＤＲＡＭ）などのメモリ構成要素を試験する。ＤＲＡＭには、メモリデバイスの冗長列が生成される可能性があり、試験システムを使用して、不合格のメモリセルまたはメモリ位置による列を識別する。１つの製造方法では、不良セルを持つＤＵＴの列は、製造が完了する前に接続が切られる。他の処理では、試験の後、製造が完了する前に特定のセルの不具合を修正するために、追加の製造段階が行われることが可能である。
【０００６】
図１に、半導体ウエハ上のＤＵＴを試験するためのプローブカードを使用した試験システムの構成図を示す。試験システムは、ＡＴＥテスタまたは汎用コンピュータであるような、通信ケーブル６によって試験ヘッド８に接続される試験システムコントローラ４を含む。試験システムは、試験されるウエハ１４を載置するための試料台１２から構成されたプローバ１０をさらに含み、この試料台１２はウエハ１４をプローブカード１８上のプローブ１６と接触させるために移動可能になっている。プローバ１０は、ウエハ１４上に形成されたＤＵＴと接触するプローブ１６を支持するプローブカード１８を含む。
【０００７】
試験システムでは、試験信号は、試験システムコントローラ４によって生成され、通信ケーブル６、試験ヘッド８、プローブカード１８、プローブ１６を通って、最終的にはウエハ１４上のＤＵＴに送信される。試験システムコントローラ４から提供される試験データは、ケーブル６を通じて提供される個々の試験チャネルに分割され、試験ヘッド８内で分けられ、それにより、各チャネルはプローブ１６の個々に運ばれる。試験ヘッド８からのチャネルは、コネクタ２４によってプローブカード１８に結合される。プローブカード１８は、その場合には、各チャネルをプローブ１６のそれぞれに結合する。そして、試験結果は、試験システムコントローラ４への返信のために、ウエハ１４上のＤＵＴからプローブカード１８を逆に通って試験ヘッド８に提供される。試験が完了するごとに、ウエハは、ＤＵＴを分けるためにダイシングされる。
【０００８】
図２に、一般的なプローブカード１８の構成要素の断面図を示す。プローブカード１８は、ウエハと直接接触することになるスプリングプローブ１６に対して、電気的経路および機械的支持の両方を提供するように構成されている。プローブカードの電気的経路は、プリント回路ボード（ＰＣＢ）３０、インターポーザ３２、およびスペーストランスフォーマ３４を通じて提供される。試験ヘッド８からの試験データは、典型的には、ＰＣＢ３０の周辺部の周りに接続されたコネクタ２４を通じて提供される。コネクタ２４は、ポゴピンコネクタ、または弾性ケーブルコネクタを含む数多くの種々のタイプのコネクタの１つであってよい。チャネル送信ライン４０は、スペーストランスフォーマ３４上のパッドのルーティングピッチを合わせるために、ＰＣＢ３０上のパッドに接触するようにＰＣＢ３０内で水平にコネクタ２４からの信号を分配する。インターポーザ３２は、両側に配置されたスプリングプローブ電気的接点４４を有する基板４２を含む。インターポーザ３２は、ＰＣＢ３０上の個々のパッドを、スペーストランスフォーマ３４上のランドグリッドアレイ（ＬＧＡ）を形成するパッドに電気的に接続する。スペーストランスフォーマ３４の基板４５内のトレース４６は、ＬＧＡからの接続を配列で構成されたスプリングプローブ１６に分配、または「スペーストランスフォーム（間隔変換）」する。
【０００９】
電気的構成要素の機械的支持は、背板５０、ブラケット（プローブヘッドブラケット）５２、フレーム（プローブヘッドロケーティングフレーム）５４、板ばね５６、およびレベリングピン６２によって提供される。背板５０は、ＰＣＢ３０の一方の側に設けられ、一方、ブラケット５２は他方の側に設けられ、ねじ５９によって取り付けられる。板ばね５６は、ねじ５８によってブラケット５２に取り付けられる。板ばね５６は、ブラケット５２の内壁の内側にフレーム５４を移動可能に保持するように延在する。また、フレーム５４は、その内壁の内側にスペーストランスフォーマ３４を支持するための水平拡張部６０を含む。フレーム５４は、プローブヘッドを取り囲み、横移動が制限されるようにブラケット５２への精密許容範囲を維持する。
【００１０】
レベリングピン６２は、電気的素子に対する機械的支持を達成し、スペーストランスフォーマ３４をレベリング（水平調整）することを提供する。レベリングピン６２は、真鍮の球体６６がスペーストランスフォーマ３４と点接触が可能となるように調整される。球体６６は、電気的構成要素からの隔離性を維持するために、スペーストランスフォーマ３４のＬＧＡの周辺部外側で接触する。基板の水平調整は、前進ねじやレベリングピン６２を使用することで、これらの球体を精密に調整することにより達成される。レベリングピン６２は、背板５０およびＰＣＢ３０内の支持部６５を通ってねじ込まれる。水平保持ピンねじ６２の動作は、リーフスプリング５６によって相反され、それにより、球体６６はスペーストランスフォーマ３４との接触が保たれる。図３は、図２のプローブカードの構成要素の分解組立図を示している。２００３年１月２１日発行の「Ｐｌａｎａｒｉｚｅｒ  ｆｏｒ  ａ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｃｏｎｔａｃｔｏｒ」という表題の米国特許第６，５０９，７５１号、および２０００年３月１７日出願の「Ｍｅｔｈｏｄｓ  ｆｏｒ  Ｐｌａｎａｒｉｚｉｎｇ  ａ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｃｏｎｔａｃｔｏｒ」という表題の同係属中米国特許第０９／５２７，９３１号を参照されたく、参照することにより本明細書に組み込まれる。図４は、図３のＰＣＢ３０を反対側から見た斜視図を示し、その周辺部を囲むコネクタ２４の配置を示している。
【００１１】
あるケースでは、ウエハ上のＤＵＴを試験するメーカは、ただ１つのＤＵＴからの、あるいは試験されるすべてのＤＵＴからではなく、結果を判定することを望む。１つの例では、１つのＤＵＴからの試験結果をモニタすることは、試験されるすべてのＤＵＴ上で試験システムコントローラによって行われる試験結果の正確性を検証するために望まれる。他の例では、ただ１つのＤＵＴからの試験は、１つまたは複数のＤＵＴに必要とされる修正箇所を示すために望まれるだろう。これは、試験システムに接続されたすべてのＤＵＴからの結果を受け取り、処理するために時間を取ることは不要であり、時間を消費するからである。したがって、１つまたは限定された数のＤＵＴからの試験結果を提供するための選択的なインターフェースを提供するとともに、いくつかのＤＵＴを試験するためのシステムを提供することが望まれる。
【発明の開示】
【課題を解決するための手段】
【００１２】
本発明によれば、試験信号のモニタリングが、試験システムコントローラと、試験中の１つまたは複数のＤＵＴとの間で行われる。このようなモニタリングにより、少なくとも１つのＤＵＴから試験結果の確認が可能になる。さらには、このようなモニタリングは、多くの特徴を提供する。−その特徴は、（１）試験システムコントローラが適切に機能していることを保証すること、（２）試験操作者が、試験システムコントローラからの一まとまりのデータを待たずに、動作をより早く検証することを可能にすること、および（３）試験操作者が、問題を起こしている特定のＤＵＴを迅速にモニタすることが可能になり、あるいは、修正が特定のＤＵＴ上でなされ、同様の修正がウエハ上の残りのＤＵＴになされる前に確認できるように、迅速にモニタすることが可能になること、を含む。
【００１３】
試験信号のモニタリングは、プローブカードのＰＣＢ上に診断インターフェース接続を含むことによって提供される。診断インターフェースは、１つまたは複数の特定のＤＵＴに提供されるチャネルラインと接触するコネクタを含む。プローブカードのＰＣＢへの診断インターフェース接続は、パーソナルコンピュータのようなユーザインターフェースに接続するために都合の良い位置から信号が引き出されることを可能にする。診断インターフェースのラインは長いので、チャネルライン上の試験信号における信号のひずみを回避するために、一実施形態では、バッファが、チャネルに接続するインターフェースコネクタの一部として、ＰＣＢ上に設けられる。
【００１４】
一実施形態におけるインターフェースコネクタからの信号はさらに、試験結果がシステムユーザに直接表示可能になるように処理するためのアダプタポッドに提供される。アダプタポッドは、ＤＵＴに、およびＤＵＴから供給されるアナログ電流と電圧とを受け取るためにＡ／Ｄコンバータを介して接続されるデジタル信号プロセッサ（ＤＳＰ）を含むことができる。ＤＳＰは、モニタされている１つまたは複数のＤＵＴの特定の入力および出力から試験電圧および試験電流についての表示可能な一覧表を作成するように機能する。他の実施形態では、インターフェースポッドは、Ａ／Ｄコンバータをバイパスする、ＤＳＰでのＤＵＴに、およびＤＵＴから提供されるデジタル信号を受け取り、ＤＳＰは、その受け取ったデジタル信号に基づいて試験結果の正確性を示すデータを提供するように機能する。
【００１５】
他の実施形態では、アダプタポッドは、ＤＳＰによる処理なしに、試験信号を複数の出力コネクタに分配するように作用する。一実施形態のアダプタポッドの出力コネクタは、同一の信号をいくつかの異なった表示装置に分配する。他の実施形態では、出力コネクタは、入力インターフェースコネクタからの信号ラインを分割するために接続される。例えば、１つのアダプタポッドの出力コネクタは、入力信号だけをＤＵＴに伝えることが可能であるが、他のコネクタはＤＵＴからの出力信号だけを伝えることができ、さらに他のコネクタは、電源ライン信号を伝えることができる。
【００１６】
本発明のさらなる詳細を添付の図面を用いて説明する。
【発明を実施するための最良の形態】
【００１７】
図５は、本発明に係る診断インターフェースを有する試験システムの構成要素の斜視図を示している。図示のように、診断インターフェースは、プローブカードのＰＣＢ３０に取り付けられたコネクタ７０を含む。ＰＣＢ３０上のコネクタ７０に隣接した試験ヘッドコネクタ２４は、図５には示されていない。診断インターフェースコネクタ７０は、試験システムコントローラと１つまたは複数のＤＵＴに接続するためのプローブとの間の信号を伝送するＰＣＢ３０内のチャネルライン４０に対する接続を含む。ウエハ上のＤＵＴと接触するためのプローブ１６に、インターポーザ３２およびスペーストランスフォーマ３４を介して結合するＰＣＢ３０のチャネルライン４０を含む図２に関連して、ＰＣＢ３０に対する診断インターフェースコネクタ７０を除けばプローブカードの構成要素は同じである。
【００１８】
診断インターフェースコネクタ７０は、好ましくは、ポゴピンタイプのコネクタ、ＺＩＦコネクタ、あるいは設計要件に依存する他の垂直的なインターフェースコネクタであることが可能なファインピッチのインピーダンス制御ソケットである。診断インターフェースコネクタ７０は、可撓性のリボンケーブルタイプのコネクタ７２に接続されて図示されている。コネクタ７２は、可撓性リボンケーブルタイプのコネクタとして図示されているが、半田付けされたワイヤの、または他のより硬性なタイプのコネクタなど、いくつかの接続タイプのうちの１つであることが可能である。コネクタ７２は、パーソナルコンピュータなどのユーザインターフェースに直接に接続でき、あるいは図５に示すように、アダプタポッド７４を通じて１つまたは複数のユーザインターフェースに接続できる。
【００１９】
アダプタポッド７４は、試験結果を１つまたは複数のユーザインターフェースに提供する前に、望まれる試験信号の処理の量に応じて、異なる構成要素を含むことが可能である。一実施形態では、アダプタポッド７４は、試験結果のデータをユーザインターフェース装置に提供するためにＤＵＴから提供される信号を処理する構成要素を含む。アダプタポッド７４はさらに、処理を遂行するアダプタポッド７４に拘わらず、図示のように、インターフェースコネクタ７０から受け取った信号を複数の接続部７６に分配する構成要素を含む。複数の接続部７６は、同一信号を複数のユーザインターフェース装置に提供することができ、あるいは、その信号をＤＵＴ入力、ＤＵＴ出力、およびＤＵＴ電源ラインなど、１つまたはいくつかのカテゴリに分けることができる。ユーザインターフェース装置への接続は、図５に示すリボンケーブルコネクタ７８によって提供可能になる。
【００２０】
図６は、図５の試験システムを構成する構成要素の一実施形態のブロック図を示している。診断インターフェースコネクタ７０は、ＰＣＢのチャネルライン４０への直接的な接続を含むことができる。しかし、図６に示すように、バッファ８０を、チャネルライン４０上の信号によるひずみを制限するために含めることができる。一実施形態におけるバッファ８０は、プローブカードＰＣＢ３０に取り付けられる能動素子であり、高インピーダンスをチャネルライン４０に提供するために試験システムコントローラ４によって電力供給される。バッファ８０は、インターフェースコネクタ７０に接続された構成要素を駆動させるために、チャネルライン上の電流および電圧を正確に示す出力を提供するように作用する。一実施形態におけるバッファ８０は、高スピード非反転デジタル信号のラインドライバである。バッファ８０に加えて、あるいはそのバッファに対する代替として、減結合コンデンサ８１を診断インターフェースコネクタ７０に含めることができる。減結合コンデンサ８１は、インターフェースコネクタ７０に接続された信号ラインが長いことにより、限定される補償だけを行うことになるが、減結合コンデンサ８１は、チャネル上の試験信号のひずみを制限することができる。
【００２１】
コネクタ７０の一部として設けられて図示されているが、一実施形態では、バッファ８０およびコンデンサ８１は、ＰＣＢ３０に取り付けられるバッファカード内に設けられることができる。バッファカードは、ＰＣＢ３０の個別層として形成することができ、あるいはＰＣＢ３０上のコネクタによって個別ドータカードとしてＰＣＢ３０に取り付けることができる。そして、バッファカード上に支持されるバッファ８０およびコンデンサ８１は、ＰＣＢ３０のチャネルラインを個々の診断インターフェースコネクタ７０に接続する。
【００２２】
図６のインターフェースコネクタ７０からのラインは、可撓性コネクタケーブル７２を通ってアダプタポッド７４に延びている。アダプタポッド７４は、アナログ信号およびデジタル信号の個別処理を行うために、バッファ８２および８４の２つの個々の組を通じて信号を分配していることが図示されている。アナログおよびデジタル信号の双方を処理するための状態が図示されているが、試験結果のうち１つの組だけが必要である場合には、１つのタイプの接続だけで足りる。アナログ信号は、Ａ／Ｄコンバータ８６を通じてデジタル信号プロセッサ（ＤＳＰ）８８に提供されるが、デジタル信号は、ＤＳＰ８８に直接提供され、試験結果を処理する。
【００２３】
ＤＳＰ８８は、受け取った信号に基づいて行われている試験を認識するようにプログラム可能であり、代替としては、ＤＳＰ８８が試験のタイプを判定し、試験の結果を処理することが可能になるように、試験システムコントローラ４への接続（図示せず）を有することが可能である。ＤＳＰ８８に対する代替としては、他のタイプのプロセッサを、付属のメモリ装置内に保存されたソフトウェアによって制御されるプログラミングにより使用することができる。ＤＳＰ８８によって評価される試験信号は、バッファ８２からの試験結果を処理するためにＡ／Ｄコンバータ８６およびアナログ測定による解析を必要としながら、リーク電流または電圧が測定される場合のパラメトリック試験から生じ得る。評価される試験信号は、代替としては、ＤＵＴ出力からのデジタル信号を含むことが可能であり、ＤＳＰ８８が試験結果を処理することが可能になるためにはバッファ８４から提供されるデジタル信号を必要とする。ＤＳＰ８８からの試験結果は、結果の表示、さらには試験結果の操作が行われ得る場合には、ユーザインターフェース装置にコネクタ７６および７８を通じて提供される。
【００２４】
図７は、複数の出力がアダプタポッド７４から供給可能になる図５の試験システムを構成する構成要素の代替の実施形態のブロック図を示す。図７のバッファ８２および８４と同様に、アダプタポッド７４への入力信号は、バッファ９２および９４の２つの組に提供される。しかし、バッファ９２および９４の出力は、アダプタポッド７４の出力として別個のコネクタ７６および７８に直接提供される。２つの別個のコネクタ７６への入力信号の分配が図示されているが、追加のバッファリングが、より多くの出力コネクタに信号を分配するために含めることができる。また、アダプタポッド７４へのすべての入力信号が各出力コネクタ７６に等しく分配されて図示されているが、代替の種々の入力信号が異なった出力に分配することができる。このようにして、出力コネクタ７６は、ＤＵＴへの入力、ＤＵＴからの出力、およびＤＵＴ電源の接続など、入力信号をグループに分けることができる。
【００２５】
図７は、図６のアダプタポッド７６内で行われるＤＳＰ処理を除外することにより、さらに修正されている。単一のＤＵＴの試験信号の処理は、パーソナルコンピュータと同じぐらいシンプルなユーザインターフェースによって行うことができるので、ソフトウェアは、受け取った信号から試験結果を判定するために、ユーザインターフェース内に格納され得る。図６に説明したＤＳＰと同様に、行われている試験をユーザインターフェースが判定できるようになるために、接続を、試験システムコントローラ４から提供することができる。図７は、プロセッサを備えずに設けられた複数の出力接続部７６を示しているが、図６のアダプタポッド７４内に含まれるプロセッサの出力を、試験結果を複数の試験装置に提供するために複数の出力コネクタに分配可能である。
【００２６】
本発明を詳細に上述してきたが、これは単に、本発明を構成し使用する方法を当業者に教示したことに過ぎない。多くの追加修正は、本発明の範囲が添付の請求項によって規定されるように、その範囲内に入るであろう。
【図面の簡単な説明】
【００２７】
【図１】従来のウエハ試験システムの構成要素のブロック図である。
【図２】図１のウエハ試験システムのための従来のプローブカードの断面図である。
【図３】図２のプローブカードの構成要素の分解組立図である。
【図４】試験ヘッドに接続するためのコネクタを示す図２のＰＣＢの斜視図である。
【図５】本発明に係る診断インターフェースを有する試験システムの構成要素を示す斜視図である。
【図６】図５の試験システムを形成する構成要素の一実施形態を示すブロック図である。
【図７】図５の試験システムを形成する構成要素の他の実施形態を示すブロック図である。
【図１】
2008537593.tif 000003
【図２】
2008537593.tif 000004
【図３】
2008537593.tif 000005
【図４】
2008537593.tif 000006
【図５】
2008537593.tif 000007
【図６】
2008537593.tif 000008
【図７】
2008537593.tif 000009
【国際調査報告】
2008537593.tif 000010
2008537593.tif 000011