(57)【要約】  本発明は、第１の構成要素（１５）用の第１の制御プログラム（２０）と第２の構成要素（１６）用の第２の制御プログラム（２１）とを備える制御装置（１）が設けられた輸送手段内の複数の構成要素（１０、１５、１６）を制御する方法に関する。それぞれの制御プログラム（２０、２１）が、割り当てられた構成要素（１５、１６）を制御するよう、時間的に限られた工程を行う。それぞれの工程は、開始時間及び終了時間によって決まる。開始時間は起動イベントによって定義される。並行して作動し得る構成要素（１５、１６）用の工程（２１、２２、２５、２６、３０）は、同じ制御装置（１）内で実行される。本発明によれば、優先順位識別子が、それぞれ、工程（２１、２２、２５、２６、３０）に割り当てられ、第１の工程の開始時間に、別の動作工程が既に実行されたかどうかが検査される。この場合に、第１の工程が待ちメモリ（１３）内に入力された場合、かつ正規の終了又は中断のいずれかにより動作工程が終わった後に、最高の優先順位を有する工程が、割り当てられた構成要素を制御するよう開始される。優先順位識別子が動的に割り振られ、輸送手段の異なる走行又は動作状況においては、異なる優先順位が各工程に割り振られる。
2008532148.tif 000002
【特許請求の範囲】
【請求項１】
第１の構成要素（１５）用の第１の制御プログラム（２０）と第２の構成要素（１６）用の第２の制御プログラム（２１）とを備える制御装置（１）が設けられた輸送手段内の複数の構成要素（１０、１５、１６）を制御する方法であり、
それぞれの制御プログラム（２０、２１）は、割り当てられた前記構成要素（１５、１６）を制御するよう時間的に限られた制御工程を実行し、それぞれの制御工程が開始時間及び終了時間によって定められ、前記開始時間は起動イベントによって定義され、制御工程（２１、２２、２５、２６、３０）が、前記同じ制御装置（１）内で並行して作動し得る、構成要素（１５、１６）のために実行される方法であって、
前記制御工程（２１、２２、２５、２６、３０）のそれぞれに、優先順位識別子が割り当てられ、前記第１の制御工程の開始時間に、別の実行中の制御工程が既に実行されたかどうかが検査され、この場合に、前記第１の制御工程が待ちメモリ（１３）内に入力され、実行されるべき次の制御工程が、該優先順位識別子に従って前記待ちメモリ（１３）から読み出され、正規の終了又は中断のいずれかにより、前記実行中の制御工程（２１、２２、２５、２６、３０）が終わった後に、最高の優先順位を有する制御工程が、前記割り当てられた構成要素を制御するよう開始され、前記優先順位識別子が動的に割り振られ、前記輸送手段の異なる走行状況又は操作者制御状況がある場合には、優先順位が、異なって各工程に割り振られることを特徴とする方法。
【請求項２】
少なくとも２つの状態の区別が、前記動的な優先順位識別子の割り振り中に行われ、１つの状態が、前記輸送手段の作動状態であり、さらなる状態が、前記輸送手段が道路上を通行していない前記輸送手段の休止状態であることを特徴とする請求項１に記載の方法。
【請求項３】
前記作動状態のときとは異なる動的な優先順位が、前記輸送手段の休止状態における制御工程に割り当てられることを特徴とする請求項１或いは２に記載の方法。
【請求項４】
侵入及び／又は盗難を警告するシステムが、前記休止状態においては高い動的な優先順位識別子を有することを特徴とする請求項１〜３のいずれか一項に記載の方法。
【請求項５】
乗員室構成要素を制御するための工程が、前記休止状態においては比較的低い動的な優先順位識別子を有し、これに対して、前記作動状態においては比較的高い優先順位識別子を有することを特徴とする請求項１〜４のいずれか一項に記載の方法。
【請求項６】
前記待ちメモリ（１３）内の先行する工程が終わった時に、最高の優先順位識別子を有する工程が選択され、前記制御装置（１）の前記ハードウェアモジュール内で実行するために準備されることを特徴とする請求項１〜４のいずれか一項に記載の方法。
【請求項７】
外部データバス（９）とのインターフェースとハードウェアモジュール（２、３、４、５）とデータ処理に必要なデータを利用可能にするためのメモリ（１１）を備えた輸送手段内の構成要素を制御する制御装置であり、
さらなる制御工程（２１、２２、２５、２６、３０）を互いに並行して行い、かつ前記データバスとのインターフェースを介して又はセンサ／アクチュエータを用いて直接通信しあう、プログラマブルハードウェアモジュール（２、３、４、５）を備えた制御装置であって、
前記制御装置（１）が、前記データバスからのメッセージを用いて、第１の制御工程を前記プログラマブルハードウェアモジュールの１つに、及びさらなる制御工程を同じハードウェアモジュールに又は前記プログラマブルハードウェアモジュール（２〜５）の別のものに、割り当てる分散ユニット（８）を備え、第１のハードウェアモジュール（２〜５）が、前記第１の制御工程を行うよう構成され、さらなるハードウェアモジュール（２〜５）が、前記さらなる制御工程を行うよう構成されることを特徴とする制御装置。
【請求項８】
前記ハードウェアモジュール（２、３、４、５）が、該メモリセルがプログラマブル接続ラインを用いて構成され得る、プログラマブル制御ユニット（ＦＰＧＡ）であることを特徴とする請求項７に記載の制御装置。
【請求項９】
前記ハードウェアモジュール（２〜５）が、前記割り当てられた輸送手段の実行時間中に、即ち、他の工程のために製造工場から納入されてきた後の静止時間又は走行時間中に、再構成され得ることを特徴とする請求項７或いは８に記載の制御装置。
【請求項１０】
前記第１のハードウェアモジュール（２〜５）が、工程（２１、２２、２５、２６、３０）を実行し、一方では、同じ又は他の前記ハードウェアモジュール（２〜５）が、さらなる工程を制御するよう前記再構成後に該工程を実行し、
前記ハードウェアモジュール（２〜５）のデータ処理能力が、各工程が終わった直後に、前記次の制御工程（２１、２２、２５、２６、３０）に再び使用可能となることを特徴とする請求項７〜９のいずれか一項に記載の制御装置。
【請求項１１】
異なる制御工程（２１、２２、２５、２６、３０）を同時にかつ並行して行うハードウェアモジュール（２〜５）を備えた装置において、前記工程を制御するための、請求項１〜６のいずれか一項に記載の方法の使用。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１の構成要素用の第１の制御プログラムと第２の構成要素用の第２の制御プログラムとを備える制御装置が設けられた輸送手段内の複数の構成要素を制御する方法に関するものであり、これによれば、それぞれの制御プログラムが、割り当てられた構成要素を制御するよう時間的に限られた工程を行い、それぞれの工程は開始点及び終点によって決まる。この装置は、外部データバスとのインターフェースとハードウェアモジュールとデータを提供するためのメモリを備えた輸送手段内の構成要素を制御するための、１つの機器である。
【背景技術】
【０００２】
昨今、たとえば、ウィンドウリフタ、サンルーフ、及びエンジン構成要素などの、異なる構成要素を作動させる制御装置が、輸送手段内で使用されている。制御装置は、電気データバスを用いて通信するよう互いにネットワークされている。輸送手段内の電子ネットワーキングは、最大７０のネットワークされた制御装置を備えるなど、ますます複雑になってきている。
【０００３】
制御装置によって実行される工程は、時間的に限られた制御タスクであるので、ウィンドウリフタ及びサンルーフ用の制御装置は、車両の全実行時間と比べて比較的短い時間枠内で制御タスクを行う。割り当てられた構成要素が作動しない時間フレーム内では、制御装置のデータ処理リソースが使用されないままである。他方、乗員室の１つの制御装置の制御タスクを詰め込むことにより、実行時間に問題が生じ、重要な制御タスクは、恐らく、先行する制御タスクがシリアルデータ処理プロセッサによって実行されるまで待たなければならなくなる。このため、これまでは、他の機能のために追加の制御装置をしばしば輸送手段内に設置してきた。この結果、乗員室内で複数の機能が同時に必要とされることはめったになく、したがって、多数の制御装置が、主として、車両乗員からの要請を受動的に待っている状態である。
【０００４】
第１の手法によれば、通信タスクと制御タスクとが制御装置内で分離され、したがって、通信プロセッサに加えて、別個のプロセッサが構成要素を作動させるために設けられ、この結果、同じ制御装置の異なる構成要素のために、より高い密度の制御工程を提供することができる。特許文献１では、演算時間がかかる、エンジン又はトランスミッションを作動させる場合に２つのプロセッサを備えた、このような制御装置について開示している。
【０００５】
さらに、従来のマイクロコンピュータを備え、かつそのインターフェースがプログラマブルゲートアレイ（ＦＰＧＡ）を用いて実施される、制御装置が公知である。このようなハードウェアが、特許文献２より公知である。インターフェースハードウェアは、ＦＰＧＡを用いて再構成（再定義）され得る。修正ソフトウェアの通例のローディングとは異なり、この場合、ＦＰＧＡの個々のメモリセルを異なる方法で互いにワイヤリングするプロパティが使用される。ＦＰＧＡでは、それぞれのメモリセルが、再構成によって修正され得るネットワーキング行列に接続される。たとえば、ＦＰＧＡを用いて、論理モジュールをシミュレートすることができ、前記モジュールはハードウェア記述言語で記述される。ハードウェア記述から生成されたハードウェア構成（ハードウェア定義）をネットワーキングコントローラにダウンロードすることにより、メモリセルの間でワイヤリングを設定することができ、所望の論理ゲートが作られる。
【０００６】
通例の従来のハードウェアは、実行時間中に修正され得ない。これに対して、ＦＰＧＡでは、このネットワーキングが、さらなるハードウェア構成をＦＰＧＡにダウンロードすることによって設定でき、別の論理モジュールが作られる。この場合、ＦＰＧＡのメモリセルは、フリップフロップとしてワイヤリングされ、これらのフリップフロップから、すべての論理ユニット及びデータ処理ハードウェア構造を構築することができる。
【０００７】
ＦＰＧＡを再構成することにより、たとえば、第１の論理ゲートから、マイクロコンピュータの構造を有するデータ処理ユニットを作ることができる。次いで、従来の実行用ソフトウェアをこのＦＰＧＡデータ処理ユニットに再びロードすることができる。論理ゲート及びシミュレートされた演算装置などのデータ処理機能を有する、このような再構成可能なメモリユニットを、以下、ハードウェアモジュールと呼ぶ。ハードウェアモジュールは、再構成不可能なデータ処理ユニット及びハードウェア回路をも含むとは考えられない。
【０００８】
輸送手段内のシステムアーキテクチャについての将来の要求事項は、制御装置の数を減少させ、同時に、データ処理ユニットの稼働率を増加させることである。
【０００９】
【特許文献１】独国特許出願公開第１０１６０４７６号明細書
【特許文献２】独国特許出願公開第１０１３９６１０号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、重要な工程の実行が遅すぎることなく、輸送手段内の制御工程（制御プロセス）がハードウェアモジュールにおいて高いデータ処理密度で行われ得る方法を提供することである。さらに、このような方法が行われ得る、拡張された制御装置も提案される。
【課題を解決するための手段】
【００１１】
本発明は、方法についての請求項１の特徴に従って達成される。前記請求項によれば、工程のそれぞれに、優先順位識別子が割り当てられる。第１の工程の開始時に、別の動作工程が既に実行されたかどうか、かつこの場合、第１の工程が待ちメモリに入力されたかどうかが検査される。実行されるべき次の工程が、その優先順位識別子に従って待ちメモリから読み出され、正規の終了又は中断のいずれかにより動作工程が終わった後に、最高の優先順位を有する新しい工程が、データ処理に割り当てられた構成要素を制御するよう開始される。
【００１２】
本発明によれば、優先順位識別子は動的に割り振られ、輸送手段の異なる走行状況又は操作者制御状況がある場合には、優先順位が異なる工程に異なる方法で割り振られる。制御工程のためのこの優先順位付け方法により、待ちメモリ内に格納されている複数の制御工程から、最も重要な又はそのタイミングが最も重大な制御工程を選択し、これを実行用のハードウェアモジュールに割り当てることができる。優先順位付け方法は、データ処理のための複数のハードウェアモジュール上で実行されるべき制御工程を分散するのに特に好適である。この場合、待ちメモリに割り当てられた分散ユニットが、それらの優先順位付けに従って順序付けられた制御工程をデータ処理のための異なるハードウェアモジュールに割り当てる。
【００１３】
ハードウェアモジュールは、本明細書においては、論理回路又はマイクロコンピュータなどの従来のデータ処理ユニット、又はたとえばＦＰＧＡなどの再構成可能なメモリユニットのいずれかである。本方法は、待ちメモリから最高の優先順位を有する工程を選択し、これを並行して利用可能なハードウェアモジュールの１つに割り当てるので、可能な最も素早くかつ信頼できる実行が行われ得る。
【００１４】
特に、ハードウェアモジュールが再構成可能なハードウェアとして具現化される場合、柔軟に適応され得る電子モジュールを生成することができる。この場合、１つのＦＰＧＡを構成することにより、複数の演算装置が１つのハードウェアモジュール内に作られるようにすることもできる。このため、これを再構成するために、ハードウェア構成が毎回ＦＰＧＡにロードされる。次いで、制御工程がこのＦＰＧＡ上で行われ、この実行後に、ＦＰＧＡがこれに割り当てられている次の工程のために構成される。このようなハードウェアモジュールの一部分動的な再構成が、異なる構成のために、小さいライブラリ内に格納されている予めプログラムされたハードウェア構成を用いて制御される。次いで、工程が要請される時間によって、これに対応するハードウェア構成がＦＰＧＡにロードされ、ＦＰＧＡが再構成され、制御工程がここで実行される。
【００１５】
本発明による方法は、ハードウェアモジュールの拡張機能と合わせて、輸送手段における制御装置アーキテクチャ内の制御装置の数を減少することができる。異なる制御工程のために異なるハードウェアモジュールを多重に使用することにより、必要な全チップエリアを減少することができる。真に並行でありながら連結していない工程が、１つのチップ又は１つのハードウェアモジュール上で実行可能であり、チップエリア部分が再構成され、工程が、これらのチップエリア部分において完全に実行される。互いに独立して試験され得るかつ再使用され得る機能が作られる。たとえば、ウィンドウリフタが作動し、ＦＰＧＡがハードウェアモジュール上で構成された場合、さらなるウィンドウリフタを制御するために、このトポロジが適宜使用され得る。ハードウェアモジュールの再構成により、要求事項に従って機能を利用可能にする方法が作られ、この結果、リソースの無用な管理の必要がなくなる。
【００１６】
本発明の１つの好ましい発展形態においては、動的な優先順位識別子の割り振りについて、少なくとも２つの状態の区別が行われる。輸送手段のこの第１の作動状態において、輸送手段がたとえば道路上を移動している場合、輸送手段が、駐車している又は少なくとも道路上を通行していないような休止状態である場合とは異なる優先順位識別子が、同じ構成要素又は同じ工程に割り振られる。
【００１７】
このような優先順位識別子の異なる割り振りにより、たとえば、高い優先順位付けを休止状態のサンルーフ設備に割り当てることが可能となり、したがって、これは、優先して実行され、一方、走行状態においては、より低い優先順位付けのために、サンルーフが稼動された場合にその工程が実行されるまで数秒の待ち時間ができ得る。運転者は、その比較的短い待ち時間にはほとんど気づかないであろう。一方、ハードウェアモジュールは、その間に、たとえば安全に関する信号の送信及び作動、たとえばエアバッグの起動などの、高い優先順位の工程を実行し得る。この結果、比較的低い優先順位識別子が、輸送手段の作動状態におけるサンルーフのための工程に割り当てられ得るので、サンルーフを稼動するための工程は、より高い優先順位の工程後まで行われ得ない。このため、それぞれの工程に、この工程を実行しなければならない一定の時間帯を設けることができる。この時間帯が切れた後に、優先順位識別子が増加し得る又は実際の工程が直ちに行われる。
【００１８】
同様に、侵入及び／又は盗難を警告するシステムが、休止状態においては、高い動的な優先順位識別子を有し、一方、輸送手段の作動状態又は走行状態においては、侵入及び／又は盗難を警告するシステムは低い優先順位識別子を有し得る又は全く有さない。優先順位識別子がない場合、その工程はこの走行状態においては全く行われない。
【００１９】
待ちメモリを利用可能にすることにより、すべての工程をそこで設定し、優先順位識別子に従ってソートすることができる。次いで、最高の優先順位識別子を有する工程が、次のデータ処理リソースを利用可能にするデータ処理ユニット又はハードウェアモジュールによって実行される。たとえば、複数のハードウェアモジュールが並行に設けられた場合、工程は、優先順位に従って連続してこれらに割り当てられる。再構成可能なメモリ手段、たとえばＦＰＧＡの場合には、ハードウェア構成をダウンロードすることにより、ＦＰＧＡのある部分が論理回路内に再構成され得るので、制御工程は、ハードウェアを使用して自動的に行われ得る。このため、本発明による方法においては、それぞれの工程にまた、適宜、ハードウェアモジュールを再構成できるようにするための特定のハードウェア構成が割り当てられる。
【００２０】
上記目的はまた、本発明に従って、独立請求項７の特徴を用いて達成される。外部データバスとのインターフェースを備えた輸送手段内の構成要素を制御する制御装置がこれにより明らかであり、前記制御装置は、少なくとも１つのハードウェアモジュールと、データ処理に必要なデータを利用可能にするための１つのメモリとを備える。本明細書においては、さらなる制御工程を互いに並行して行い得る、かつデータバスとのインターフェースを介してかつセンサを用いて直接通信し得る、複数のプログラマブルハードウェアモジュールを備えている。制御装置は、特定のハードウェアモジュールをそれぞれの工程に割り当てる分散ユニットを備える。最後の制御工程が実行された後に、ハードウェアモジュールは、まずハードウェア構成を用いて再構成され、したがって、新しい制御工程の準備がなされる。その後、待ちメモリ内で最高の優先順位を有する、制御工程は、再構成されたハードウェアモジュールで行われる。この制御工程が操作された後に、ＦＰＧＡは、ハードウェア構成を用いて再び再構成され、したがって、次に最高の優先順位付け識別子を有する新しい工程が、実行用のハードウェアモジュールにロードされ得る。
【００２１】
本発明によれば、制御装置は、分散ユニットにより工程の実行を互いに並行して割り当てることができる、複数のハードウェアモジュールを備える。分散ユニットは、本明細書においては、待ちメモリ内で最高の優先順位を有する制御工程のためのすべての要請を利用可能にし、したがって、実行は、先行する工程が終わった直後に開始され得る。このため、一定の事情においては、実行されるべき工程のための各ハードウェアモジュールを再構成するために、ハードウェア構成を利用可能にする必要がある。たとえば、本明細書においては、ハードウェアモジュールのほんの一部だけが影響を受け、したがって、別の工程は、ハードウェアモジュールの残りのチップエリアで動作し続けることができる。本発明による制御装置は、分散ユニットに加えて、優先順位識別子を各制御工程に割り当てる手段を備える。内部バスを設けることができ、これにより、電子式フォームの制御工程が利用可能となる。即ち、そのデータ又は情報及びハードウェア構成が各ハードウェアモジュールで利用可能となる。次いで、複数の、たとえば２つ〜６つのハードウェアモジュールが、内部データバスに配置される。分散ユニットは、各制御装置が接続された外部データバスとのインターフェースを備える。この結果、外部データバスを介して制御装置に信号が送られた工程の要請に優先順位が付けられ、これに対応して直ちに処理される。復元ユニット及びフラッシュメモリも、制御装置内に存在することがある。フラッシュメモリにおいて、モジュールを再構成するためのハードウェア構成と、データ処理ユニットとして構成されたハードウェアモジュールで行われ得るソフトウェアモジュールとの両方を利用可能にすることができる。さらに、フラッシュメモリで個々の工程に優先順位を付けるための情報を利用可能にすることもできる。構成可能なメモリモジュール、たとえばＦＰＧＡを初期化しパワーアップするために、さらなるメモリが設けられる。
【００２２】
既に記載したように、ＦＰＧＡなどの再構成可能なメモリユニットが、ハードウェアモジュールとして設けられ得るが、並行して接続され、かつ優先順位付け工程に基づいて割り当てが行われる、複数のマイクロコンピュータ又はハードウェア回路を設けることもできる。このようにして、異なる工程を使用する分散ユニットを用いて機能が割り当てられる、かつ機能の稼働率がこれに対応してできる限り均一かつ効果的であるような形で稼動される、並列データ処理システムが作られる。
【００２３】
ＦＰＧＡの実装形態又は構成可能なハードウェアモジュールを用いた実装形態においては、重要なデータバスデータが、１ミリ秒未満の応答時間でリアルタイムに処理され得ることが特に好ましい。この時間内で、高い優先順位の工程が利用可能となる一方、ハードウェアモジュールが、適宜、ハードウェア構成に従って再構成され、この時間内で実行が行われるので、ハードウェアモジュールはさらなる工程に利用可能となる。ハードウェアモジュールの再構成後に、待ちメモリ内のデータバスメッセージが、適宜、できる限り素早く実行される。
【００２４】
現代のデータバス周波数について、ハードウェアモジュールを備えた並列接続された制御装置は、最大処理周波数のかなり下で操作されるので、本明細書においては、高い拡張可能性を有する。並行オペレーションにより、マイクロコンピュータを備えたシリアル制御装置を用いて別々に処理され得る工程を、１つの制御装置内で実行することもできる。柔軟な優先順位付け識別子により、このような工程が直ちに実行され得るが、一方、遅い工程、又はウィンドウリフタ、シート調整信号、又はサンルーフ信号などの比較的低い優先順位付け識別子を有する工程は、その後に実行され得る。
【００２５】
ハードウェアモジュールは、関連付けられた輸送手段において、即ち、他の工程のために製造工場から納入されてきた後の静止時間又は走行時間中に、再構成され得ることが好ましい。この結果、初期化データ及び工程記述データ又は優先順位付け情報を用いて、制御タスクに動的に適応され得る、非常に柔軟なシステムが作られる。この結果、本システムはまた、そのマイクロコンピュータ又は個々のハードウェアモジュールが今日ではもはや製造されていない、伝統的な制御装置の使用に好適である。ハードウェア構成により、本発明による制御装置は、これらの従来の制御装置の要求事項に適応され、それらのタスクをシミュレートし得る。この結果、本発明による制御装置はまた、先の世代の輸送手段内の予備部品を提供するのにも優れている。
【００２６】
本発明による制御装置は、第１のハードウェアモジュールは現在の工程を実行し、一方、同じ又は他のハードウェアモジュールはさらなる工程を制御するよう再構成後に前記工程を実行する、本発明による方法を処理するのに非常に好適である。各ハードウェアモジュールのデータ処理能力は、各工程が終わった直後、次の制御工程に再び使用可能となる。分散ユニットは、その後、フリーなハードウェアモジュールを待ちメモリ内で最高の優先順位識別子を有する制御工程に割り当て、必要とされるハードウェア構成及び工程に必要な情報を利用可能にし、ハードウェアモジュールを適宜構成し、工程に関連付けられた情報を内部データバスを介してハードウェアモジュールに送信し、したがって、この制御工程が実行され得る。またこの結果、制御されるべき構成要素が稼動され得る。
【００２７】
本発明の教示を好ましい方法で構成し展開することのできる様々な方法がある。この点について、一方で従属請求項、及び他方で以下の実施形態についての記載において言及する。本発明による装置の実施形態を図面に例示してある。図面は、それぞれ概略図である。
【発明を実施するための最良の形態】
【００２８】
輸送手段の構成要素（図示せず）を制御する制御装置１は、内部データバス６を介して及び内部データバスＩ／Ｏ７を介して分散ユニット８に導電接続された、４つの内部で構成可能なハードウェアモジュール２、３、４、及び５を備える。分散ユニット８は、制御装置１の外側に置かれた外部データバス９に接続される。さらに、分散ユニット８は、電気構成要素、たとえば電動機１０に、及び適宜センサに接続される。制御装置１に必要な情報を利用可能にするために、フラッシュメモリ１１が内側又は外側に設けられ、ハードウェアモジュール２〜５用のハードウェア構成などの情報、又はハードウェアモジュール２〜５にロードするための個々の工程又はソフトウェアモジュール用の優先順位付け情報を利用可能にすることができる。最後に、初期化メモリ１２も、制御装置をパワーアップするのに、かつこれに対応してハードウェアモジュール２〜５及び制御装置１の他のハードウェア構成要素を初期化するのに必要なデータを利用可能にする。
【００２９】
たとえば制御工程を開始するためのスイッチの稼動を示すメッセージが、たとえばＣＡＮ、フレックスレイ（Ｆｌｅｘｒａｙ）、リン（ＬＩＮ）、又はファイアワイヤ（Ｆｉｒｅｗｉｒｅ）データバスであり得る外部データバス９を介して送信される場合、このメッセージは、外部データバス９の入出力ユニット（Ｉ／Ｏ）を介して分散ユニット８に送信される。分散ユニット８は、フラッシュメモリ１１から前もってロードされた情報に従って着信メッセージに優先順位を付け、それらの割り当てられた優先順位識別子に従って、待ちメモリ１３内にこれらの制御工程を配置する。フラッシュメモリ１１からの情報は、圧縮／復元ユニット１４によって復元され、したがって、分散ユニット８は、フラッシュメモリ１１から情報を読み取り得る。格納されているデータは、メモリ空間をできるだけとらないようにするために、フラッシュメモリ１１内で圧縮される。
【００３０】
ハードウェアモジュール２〜５は、互いに独立して構成され得る。ハードウェアモジュール２〜５とは、工程が実行される前に、ハードウェアが再構成され得るデータ処理ユニットである。メモリとは、本明細書においては、たとえばＦＰＧＡとして又は他の名称で知られている、再構成可能なメモリである。モジュールチップ上のハードウェアモジュールの個々のメモリセルは、冗長形式で互いにネットワークされており、したがって、ネットワーキングは再構成され得る。この結果、メモリセルは、互いに別々にワイヤリングされ得る。この結果、論理ゲートがシミュレートされ得る。又は複雑なデータ処理工程がシミュレートされ得る。論理ゲートは、追加のソフトウェアなしで制御工程を行い、センサ及びアクチュエータ用の作動信号を利用可能にし得る。次いで、構成可能なメモリユニット又はデータ処理ユニットの場合には、適宜、フラッシュメモリ１１からソフトウェアをダウンロードすることができる。次いで、このソフトウェアは、構成可能なハードウェアモジュール２〜５で動作し得る。
【００３１】
ハードウェアモジュール２〜５は、待ちメモリ１３内に配置された工程に従って動的に構成され、分散ユニット８は、工程を特定のハードウェアモジュール２、３、４、又は５に割り当てる。この場合、緊急の又は重要なタスクに相当する、高い優先順位付け識別子を有する工程が、優先して、次のフリーなハードウェアモジュール２〜５に渡される。次いで、この情報は、内部バスＩ／Ｏ７を介して及び内部データバス６を介して各ハードウェアモジュール２〜５に渡され、ここで処理される。様々なアクチュエータ１５、１６が、モジュール２〜５に導電接続され、したがって、ハードウェアモジュール２は、たとえばチップフィールド１７上で具現化された論理回路を用いて、アクチュエータ１５を作動させ、同時に、アクチュエータ１６、たとえばウィンドウコントローラ又はサンルーフを作動させるために、さらなるデータ処理ユニットが、チップ面１８上のハードウェアモジュール２の同じチップ上で形成される。
【００３２】
図２は、輸送手段内の複数の構成要素１０、１５、１６を制御する方法を例示している。構成要素１０、１５、１６は、本明細書においては、制御装置１に直接接続され、制御装置１は、外部データバス９を介してさらなる制御装置にネットワークされる。ウィンドウリフタ２０を制御するための第１の制御プログラム及びシートを調整するための第２の制御プログラム２１が、制御装置１で利用可能となる。ウィンドウリフタ２０用の制御工程及びシートを調整するための制御工程２１は、それぞれ、時間的に限られており、開始時間は、たとえば、ウィンドウリフタ用の又はシートを調整するための調整つまみを稼動することによって生成される。信号エッジは、本明細書においては、制御装置内で起動イベントを生成する。この場合、たとえば、工程用のメッセージが、制御装置１の分散ユニット８内に格納される。本明細書においては、シート調整手段２１より高い優先順位識別子が、ウィンドウリフタ２０に割り当てられる。
【００３３】
たとえば、両方の工程が、ハードウェアモジュール２内で行われ、次々と実行される場合、本発明による方法は、図２の工程を実現する。本明細書においては、たとえばシート調整手段２１の要請が、シート調整スイッチを稼動することによってトリガされ、一方では、ウィンドウリフタ２０用の工程が実行される。２２で、シートを調整するための工程が、待ちメモリ８内で設定され、優先順位識別子が設けられる。
【００３４】
次の時間ステップでは、ウィンドウリフタ工程２０が実行された後に、その工程が待ちメモリ１３から削除され、最初に、シート調整が２３で待ちメモリ内の最大優先順位識別子で提示される。バックミラーを調整するための工程２４が要請され、これがシート調整より高い優先順位識別子を有する場合、バックミラーを調整するための工程は、最初に２５で行われる。バックミラーを調整するための工程が操作された後に、シート調整用の工程が２６で稼動され、実行され、一方、バックミラー調整用の工程が、たとえば稼動が継続されていたために、短時間非活動状態となり、シートコントローラは、その間作動し続ける。２７で、スライド及びリフト式サンルーフの調整用の工程が、前記サンルーフを稼動することによって始動される。この場合、比較的高い優先順位識別子のために、スライド及びリフト式サンルーフ又はその工程は２８で最初に実行され、一方、バックミラーの調整は、２８で非活動状態のままであり、スライド及びリフト式サンルーフ工程が終わるまで行われない。
【００３５】
たとえば、自動駐車システムが３０で要請され、前記システムがまた比較的高い優先順位識別子を有する場合、両方の工程が３０で同時に実行されなければならず、この場合、１つの工程はハードウェアモジュール２に割り振られ、さらなる工程はハードウェアモジュール３に割り振られ、ハードウェアモジュール３が前もって構成され、次いで駐車システム用の工程が実行される。２つの工程が操作された後に、２つの非活動状態の機能が、最後に３１で待ちメモリ１３から削除され、したがって、さらなる工程が実行され得る。
【００３６】
それぞれの工程に、それぞれ、優先順位識別子が割り当てられ、それぞれの工程の開始時間に、別の動作工程が既に行われているかどうかが検査される。次いで、この場合、第１の工程が待ちメモリ内に入力され、動作工程が終わった後に、最高の優先順位識別子で待ちメモリ内に格納されている工程が、読み出され、対応するハードウェアモジュール２〜５に割り当てられる。
【００３７】
優先順位識別子は、それぞれの工程に動的に割り振られ得る。即ち、優先順位識別子は、輸送手段の作動状態に応じて変更し得る。たとえば、輸送手段が駐車状況であるか又は低速で移動している場合、駐車システム又はサンルーフ或いはイモビライザに、輸送手段が比較的高い速度で移動している場合より高い優先順位識別子が設けられる。優先順位識別子を動的に割り振り、各フリーなハードウェアモジュール２〜５に最高の優先順位を有する工程を割り当てることにより、異なる工程の直列又は並列処理を輸送手段内で特に効果的に行うことができる。
【図面の簡単な説明】
【００３８】
【図１】４つの構成可能なハードウェアモジュールを備えた、本発明による制御装置を示す図である。
【図２】優先順位識別子を割り振ることにより工程を実行するための、本発明による方法を示す流れ図である。
【符号の説明】
【００３９】
１  制御装置
２〜５  ハードウェアモジュール
６  内部データバス
７  内部データバスＩ／Ｏ
８  分散ユニット
９  外部データバス
１０  アクチュエータ
１１  フラッシュメモリ
１２  初期化ユニット
１３  待ちメモリ
１４  圧縮／復元ユニット
１５、１６  アクチュエータ
１７  ハードウェアモジュール用のチップエリア
１８  ハードウェアモジュール用のチップエリア
１９  フリー
２０  ウィンドウリフタ用の工程
２１  シート調整用の工程
２２  優先順位識別子の割り振り
２３  シート調整の工程実施中
２４  バックミラー調整の要請
２５  バックミラー調整の工程実施中
２６  シート調整の工程実施中
２７  スライド及びリフト式サンルーフの要請
２８  スライド及びリフト式サンルーフ工程実施中
２９  駐車システムの要請
３０  並行工程の実行
３１  工程の完了及び待ちメモリを使用可能にすること
【図１】
2008532148.tif 000003
【図２】
2008532148.tif 000004
【国際調査報告】
2008532148.tif 000005
2008532148.tif 000006
2008532148.tif 000007
2008532148.tif 000008
2008532148.tif 000009
2008532148.tif 000010