(57)【要約】LADARシステムおよびその操作方法が開示される。このLADARシステムは、N個の離散サンプルを使用して光信号検出器により電気信号を発生させる回路と、それぞれが関連するサンプル／ホールドクロックにより動作するM個の並列したサンプル／ホールド回路ユニットセルのバンクであって、それぞれのサンプル／ホールドクロックは、隣接するサンプル／ホールド回路ユニットセルのサンプル／ホールドクロックに対し一定またはプログラム可能な量のΔtだけ時間がシフトされる、バンクと、さらに前記M個の並列サンプル／ホールド回路ユニットセルの少なくともいくつかのそれぞれの第一出力部からのアナログ−デジタル変換回路への電気信号のサンプル値を連続的に結合する回路とを含む。前記M個の並列サンプル／ホールド回路ユニットセルのそれぞれは、関連したサンプル／ホールドクロックが到着時間の決定を可能にする間に、状態（低または高）を示すデジタル信号を出力するための第二出力部を有する。このLADARシステムは、第一および第二出力での信号に基づき、物体の画像および物体までの距離を導き出す信号プロセッサをさらに含むか、または信号プロセッサに結合される。サンプル／ホールド回路の実効サンプリング速度を毎秒Xサンプルと仮定すると、それぞれのM個の並列サンプル／ホールド回路ユニットセルのサンプリング速度は、毎秒X／Mサンプルとなることができる。【選択図】図１
2008537116.tif 000002
【特許請求の範囲】
【請求項１】
光信号の発生の検出に反応して生成される電気信号を処理するための回路装置であって、複数の検出器を備える光検出器手段を備え、それぞれの検出器は、アナログ−デジタル変換回路に結合せしめられる出力部を有するサンプル／ホールド回路の入力部へ前記電気信号を出力する出力部を有し、前記サンプル／ホールド回路は、隣接するサンプル／ホールド回路ユニットセルのサンプル／ホールドクロックに対しΔtだけ時間がシフトされた、関連したサンプル／ホールドクロックを使ってそれぞれが動作する、M個の並列するサンプル／ホールド回路ユニットセルのバンクを備え、前記回路装置は、前記M個の並列するサンプル／ホールド回路ユニットセルの少なくともいくつかのそれぞれの第一出力部から前記アナログ−デジタル変換回路への前記電気信号のサンプル値を逐次的に結合する読み出し手段をさらに備える、回路装置。
【請求項２】
前記M個の並列したサンプル／ホールド回路ユニットセルのそれぞれは、関連した前記サンプル／ホールドクロックが存在する間に、前記電気信号の到着時間を表すデジタル信号を出力する第二出力部を備える、請求項1に記載の回路装置。
【請求項３】
前記電気信号のデジタル化されたサンプル値は、前記物体の画像を導き出す信号プロセッサへ関連せしめられ、前記デジタル信号は前記物体までの距離を導き出す前記信号プロセッサに関連せしめられる、請求項2に記載の回路装置。
【請求項４】
前記光検出手段は、赤外線（IR）感応固体検出器のアレイを備える、請求項1に記載の回路装置。
【請求項５】
前記光信号は、光学エネルギーのパルスを送信する光送信器に反応して物体から反射される光学エネルギーのリターンパルスを備える、請求項1に記載の回路装置。
【請求項６】
前記サンプル／ホールド回路は、サンプル間に時間的な間隔Δtをおいて複数回前記リターンパルスをサンプルするよう動作する、請求項5に記載の回路装置。
【請求項７】
複数の検出器に結合せしめられる複数のサンプル／ホールド回路の出力に基づき、前記物体の画像を導き出す信号プロセッサをさらに備える、請求項6に記載の回路装置。
【請求項８】
前記光信号は、送信される光学エネルギーのパルスを光学送信器が送信することに応じて物体から反射される、光学エネルギーのリターンパルスを備え、前記N個の並列したサンプル／ホールド回路ユニットセルのそれぞれから出力される前記デジタル信号は、前記光学送信器が光学エネルギーのパルスを送信する時間と前記リターンパルスが検出される時間との間の時間遅延を示すデジタルワードを形成する、請求項2に記載の回路装置。
【請求項９】
前記M個の並列したサンプル／ホールド回路ユニットセルの少なくとも一つからのデジタルワード出力に基づき前記物体までの距離を導き出す信号プロセッサをさらに備える、請求項8に記載の回路装置。
【請求項１０】
サンプル／ホールド回路の実効サンプリング速度は毎秒Xサンプルであり、前記M個の並列したサンプル／ホールド回路ユニットセルのそれぞれのサンプリング速度は毎秒X／Mサンプルである、請求項1に記載の回路装置。
【請求項１１】
光信号の発生の検出に反応して生成される電気信号を処理する方法であって、
光信号検出器を使用して前記電気信号を発生させるステップと、
関連したサンプル／ホールドクロックを使ってそれぞれが動作するM個の並列したサンプル／ホールド回路ユニットセルのバンクで前記電気信号をサンプリングしホールドするステップであって、ここでそれぞれのサンプル／ホールドクロックは、隣接するサンプル／ホールド回路ユニットセルのサンプル／ホールドクロックに対しΔtだけ時間がシフトされている、ステップと、
前記M個の並列したサンプル／ホールド回路ユニットセルの少なくともいくつかのそれぞれの第一出力部からアナログ−デジタル変換回路への前記電気信号のサンプル値を順次結合するステップと、
を備える方法。
【請求項１２】
前記M個の並列したサンプル／ホールド回路ユニットセルのそれぞれは、関連した前記サンプル／ホールドクロックが存在する間、前記電気信号の存在または不在を表示するデジタル信号を出力する第二出力部を備える、請求項11に記載の方法。
【請求項１３】
前記第一および第二出力部での信号に基づき前記物体の画像および前記物体までの距離を導き出すステップをさらに含む、請求項12に記載の方法。
【請求項１４】
前記光信号検出器は赤外線（IR）感応固体検出器のアレイを備える、請求項11に記載の方法。
【請求項１５】
前記光信号は、光学エネルギーのパルスを光送信器が送信することに応じて物体から反射される光学エネルギーのリターンパルスを備える、請求項11に記載の方法。
【請求項１６】
前記サンプリングしホールドするステップは、サンプル間に時間的な間隔Δtをおいて複数回前記リターンパルスをサンプルするよう動作する、請求項15に記載の方法。
【請求項１７】
複数の光信号検出器に結合せしめられる複数のサンプル／ホールド回路に基づき前記物体の画像を導き出すステップをさらに含む、請求項16に記載の方法。
【請求項１８】
前記光信号は、送信される光学エネルギーのパルスを光学送信器が送信することに応じて物体から反射される、光学エネルギーのリターンパルスを備え、前記方法は、前記N個の並列したサンプル／ホールド回路ユニットセルのそれぞれから出力される前記デジタル信号によりデジタルワードを形成するステップをさらに含み、前記デジタルワードは、前記光学送信器が光学エネルギーのパルスを送信する時間と前記リターンパルスが検出される時間の間の時間遅延を示す、請求項12に記載の方法。
【請求項１９】
前記N個の並列したサンプル／ホールド回路ユニットセルの少なくとも一つから出力されるデジタルワードに基づき、前記物体までの距離を導き出すステップをさらに含む、請求項18に記載の方法。
【請求項２０】
サンプル／ホールド回路の実効サンプリング速度は毎秒Xサンプルであり、M個の並列したサンプル／ホールド回路ユニットセルのそれぞれのサンプリング速度は毎秒X／Mサンプルである、請求項11に記載の方法。
【請求項２１】
リターン光信号パルスの発生の検出に反応して生成される前記電気信号を処理するための手段を備えるLADARシステムであって、前記処理手段は、
光信号検出器により前記電気信号を発生させる手段と、
関連したサンプル／ホールドクロックを使ってそれぞれが動作するN個の並列するサンプル／ホールド回路ユニットセルのバンクを備える、前記電気信号をサンプリングおよびホールドするための手段であって、ここでそれぞれのサンプル／ホールドクロックは、隣接するサンプル／ホールド回路ユニットセルのサンプル／ホールドクロックに対してΔtだけ時間がシフトされている、手段と、
N個の並列するサンプル／ホールド回路ユニットセルの少なくともいくつかのそれぞれの第一出力部からのアナログ−デジタル変換回路への前記電気信号のサンプル値を順次結合する手段であって、ここで前記N個の並列したサンプル／ホールド回路ユニットセルのそれぞれは、関連する前記サンプル／ホールドクロックが存在する間に前記電気信号の存在または不在を表るデジタル信号を出力する第二出力部を備える、手段と、
さらに、前記第一および第二出力での信号に基づき前記物体の画像および前記物体までの距離を導き出す手段とを備え、サンプル／ホールド回路の実効サンプリング速度は毎秒Xサンプルであり、前記M並列サンプル／ホールド回路ユニットセルのそれぞれのサンプリング速度は毎秒X／Mサンプルである、
LADARシステム。
【請求項２２】
前記サンプリングおよびホールドするための手段は、サンプル間に時間的な間隔Δtをおいて複数回前記リターン光信号パルスをサンプルするように動作する、請求項21に記載のLADARシステム。
【請求項２３】
Δtは前記LADARシステムの作動中にプログラム可能である、請求項22に記載のLADARシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本文献における教示は概して光信号の検出器に関し、より具体的には、レーザー測距および検出、ならびに他の型のシステムにおいて光検出を使用した読み出し電子回路に関する。
【０００２】
〔政府権利の声明〕
本発明は、陸軍により与えられた契約書番号DAAB07-00-C-L528のもとの政府支援により行なわれた。政府は本発明において特定の権利を有する。
【背景技術】
【０００３】
従来、RADAR（Radio Detecting And Ranging；無線検出および測距）システムにより物体検出および測距が行なわれてきた。レーダー電波は、幅の広いレーダービームを生み出す比較的長い波長を有する。多くの検出状況では、幅の広いビームは全体の標的をカバーし、標的の形状情報を得るのが困難となる。従って、RADARは概して、標的検出、認識および識別を必要とするこれらの適用において物体の形状を正確に決定できない。
【０００４】
近年、LADAR（Laser Detecting And Ranging；レーザー検出および測距）システムが導入されてきている。LADARシステムは、電磁波の代わりに短波長を有するレーザービームを使用する。短波長レーザービームは、格段に細いビームおよび標的を照射するためのより大きな出力を提供する。例えば、ビームは直径1メートル未満であってもよい。これら多くの距離測定から、標的の三次元形状を得ることができ、それにより標的を非標的（「散乱物」と称す）から区別することができる。
【０００５】
LADARシステムは、照射器としてのレーザーと、レーザーのリターンを検出しリターンにかかる時間を距離値へ変換する受信器とを使用する電気光学システムである。いくつかのLADARシステムは走査法を用いており、走査型LADARシステムと称される。この型のLADARでは、対象となる標的領域の部分に対し、レーザーはピクセル（画素）につき1パルスというパルス数でパルスにされる。視野（FOV； field of view）の中のそれぞれのピクセルが照射され、検出されるようにレーザーを走査する。それぞれのレーザーパルスは標的領域から反射され、LADAR部で検出器により受信されることができる。受信器は、レーザービームにより照射される標的領域の部分に反応する瞬間視野（IFOV； instantaneous field of view）を有する検出器と、収集開口部とを有する。受信器IFOVはFOVより小さいため、FOV内のピクセルを決定する。
【０００６】
検出器が常に、最新のレーザーパルスから反射されるどのようなレーザービームをも受信するよう位置できるように、検出器およびレーザーは協働して走査を行う。全体の標的領域を走査した後は、LADARシステムは、標的領域内の任意の物体に対するおおよその範囲および検出された任意の物体のおおよその形状を決定するのに十分な情報を有する。LADARシステムは可動型となる場合があり、また標的領域内の物体はしばしば可動であるため、LADARを走査する間のレーザー光源および標的物体の相対的な動きのために、走査型LADARシステムに歪みが入り込む。不正確な距離の決定や不明確な形状でこれらの歪みが現れる。さらに、走査型LADARシステムで使用されるような完全アナログ距離プロセッサは、完全デジタルまたは複合型アナログ−デジタルプロセッサほど正確ではない。
【０００７】
走査型LADARシステムに関する問題を解決するフラッシュLADARシステムが導入されてきている。フラッシュLADARシステムは、レーザーからの単一パルスで全体の標的領域を照射する。その後このレーザーパルスは、標的領域内の任意の物体から反射される。次に反射されたレーザーパルスが受信され、物体が検出される。フラッシュLADARシステムは通常、標的領域を再現するために、またFOV内に含まれる任意の物体までの距離とおおよその形状とを効率的に決定するために、二次元の検出器アレイが配置される多くの検出器を使用する。物体を識別するために、また物体の位置を決定するために、距離および形状情報を使用することができる。
【０００８】
この点については一般に、本発明の譲受人に譲受された、John B. Allen and Kent McCormackに対する2002年5月21日発行の米国特許番号6,392,747 Bl「Method and Device for Identifying an Object and Determining its Location」を参照することができ、その開示内容は参照することにより全体が本明細書に組み込まれる。
【０００９】
高速レーザーリターンパルス、例えば分解能が1ナノ秒（ns）より低いものをデジタル化する場合、検出器アレイピクセルにつき毎秒1ギガサンプル（>109）（GSPS）を超えるアナログ−デジタル変換器（ADC）を使用することが知られている。このようなサンプル速度でデジタル化ができる高速バイポーラに基づく8-10ビットADCが現在では市販されている。
【００１０】
しかしながら、各ピクセルに個別のADCが必要となる。ADCは個装されているので、n個のピクセルアレイにはn個の個別ADC回路パーケージまたは装置が必要であろう。さらに、これらのADCは通常、使用されるプロセス技術によるが、1つの装置につき0.5から6ワットまたはそれ以上を消費する。このように、焦点面アレイ（FPA； focal plane array）の観点から、この手法は検出器の小さな直線状のアレイに対してのみ実現可能である。
【００１１】
その上、ADCデータは、より低速のCMOS信号プロセッサに適切なクロック速度まで逆多重化され（DMUXed； demultiplexed）なければならない。例えば、8:1のDMUX機能を考慮すると、従来のCMOSプロセッサが受け入れることのできる、クロック速度125 MHzまでADCデータを下げることができる。しかしながら、DMUX機能それ自体は、ADCにつき少なくとも3〜6ワットのワット損を示す。
【００１２】
これらの説明によれば、この手法は大きな電力量を必要とし、従って本質的に費用および複雑性の問題と同様に熱的問題、パッケージングに関する問題（パッケージングに関する渦流問題を含む）を引き起こすことが理解できる。このように、深刻な作動上および設計上の制約が、必要なLADAR読み出し集積回路（ROICs； readout integrated circuits）に発生する。
【００１３】
例えば、この手法を小さなもの（例えば10×10の検出器アレイ）に使用すると、従来のCMOS信号プロセッサによって処理するために適切なデジタルデータを発生するためのADCおよびDMUX機能は、600〜1200ワットのオーダーにある。この数字は、DMUXedデータとCMOS信号プロセッサとの間で必要なI／O回路で消費される、約150ワットとなり得る電力を考慮していない。そうするとCMOSプロセッサを含まない総電力は約750ワットより大きくなり、上述の問題が発生する。
【００１４】
進化したシリコンゲルマニウムBiCMOSプロセス技術を使用し、I／Oオンチップを維持すしてADCおよびDMUX電力を縮小することにより、要求される総電力を低下させることができるかもしれない。しかしながら、最大でも省電力化は約50%に近づくのみで、比較的小さな直線状の検出器アレイ以外は必要な動作電力が大きくなり過ぎる。
【００１５】
また、比較的小さな10×10アレイであっても、現在達成可能な集積レベルのために、すべてのピクセルアレイ電子部品が1つのチップ上に集積できるわけではない。その結果として、マルチチップ設計が必要となり、言い換えると高作動周波数から引き起こされる渦流問題を回避するために注意深くパッケージングすることが必要となる。
【００１６】
従って、従来の手法に関する電力、サイズ、費用、およびパフォーマンスに不利な条件をもたらさず、LADARシステム内の増加したパルスサンプリングおよび分解能の要件に対する現実的なソリューションを提供する必要性が存在することが理解できる。
【特許文献１】米国特許第6,392,747号公報
【好ましい実施形態のまとめ】
【００１７】
こうした教示の具現化であって現在のところ好適であるものによれば、上述のおよび他の問題は克服され、他の利点が実現される。
【００１８】
本発明は、合理的なワット損や、現実的なチップサイズ、ならびに（シリコンゲルマニウムバイポーラプロセスを必要とすることとは対照的に）安価で良い特性を有するCMOSソリューションを活用する能力という、LADARシステムの好ましいパフォーマンス要件を満たすことにより、上記の問題のソリューションを提供する。
【００１９】
本発明の教示に従って、それぞれのリターンパルスの複数の高速サンプルが得られ、前記サンプルはデジタル化され、例えば、カムフラージュの後ろにある物体など、1つの送信されたパルスからの複数のリターンが存在しているかどうかだけでなく、リターンパルス波形のピーク強度または振幅を決定するために、前記サンプルに対し信号プロセスアルゴリズムが実行される。本発明による手法は、低クロック速度や従来通りのパッケージング、他に知られている手法より極めて低いワット損という、業界基準のCMOSプロセスが使用されることを可能にする。
【００２０】
本発明の1つの目的は、高周波数サンプルクロックの必要なく1ナノ秒以下の時間分解能を示し、それにより従来技術の約50倍から100倍エネルギー消費を削減することができるLADARシステムを提供することである。従って、従来技術の手法で懸念される熱に関する問題は克服される。
【００２１】
本発明の他の目的は、前記検出器アレイに対する従来の接合法を使用して、単一チップソリューションが実現できることであり、それによりパッケージングの懸念事項およびパッケージングに関する渦流問題（parasitic problem）を軽減できる。本発明はまた、高度バイポーラ技術の必要性を取り除き、既存の標準CMOS技術に対応し、それにより費用および複雑性もまた軽減できる。
【００２２】
本発明は、並列で隔絶されたN個のサンプル／ホールド回路のバンクを採用する（Nはリターンパルスごとに必要なサンプルの数である）。前記サンプル／ホールド回路は、低雑音増幅器検出器（LNA； low noise amplifier）により、前記検出器アレイのそれぞれのピクセル内の光検出から駆動される（それは検出器ユニットセルの直線状のアレイまたは二次元の検出器ユニットセルの領域型アレイであってもよい）。好ましい実施形態では、高い周波数では渦流結合効果（parasitic coupling effect）を最小にすることが好ましいという事実に少なくとも部分的に基き、前記検出器アレイはLNAアレイへのインターフェイスを有し、そこではそれぞれのLNAは前記インジウムのバンプにより検出器に接合せしめられていてもよい。それぞれLNAからの前記電気信号出力は、好ましくは前記検出器アレイの外側に位置するオンチップ電子部品へと分配される。LNAアレイのためにデザインされたチップ領域の外側にある電子部品は、ピクセルごとにN個のサンプル／ホールド回路を含む。それぞれのサンプル／ホールド回路は、異なる時点で前記リターンパルス波形の前記パルスリターンのサンプルを取る。サンプリングポイントは一定間隙であることができ、サンプリングポイント間の時間的間隔（以下Δtと記載される）は、1ナノ秒またはそれ未満であることができる。トラッキングからホールドモードへのそれぞれのサンプル／ホールド回路の移行は時間Δtだけ離れ、ここでΔtの持続時間は多様な技術を使用して決定することができる。例えば、Δtの長さは、パッシブRCネットワークにより決定されてもよく、別々のレジスタおよび／またはキャパシタ要素により、または特定のプロセス技術における抵抗的および容量的な渦流効果により、決定されることができる。また、インバータのようなアクティブ回路による伝搬遅延により定義されもよい。これらの手段および時間遅延を発生させる他の手段を使用することにより、サンプリング分解能はサブナノ秒とすることができ、またN個のサンプル／ホールド回路間にΔtの遅延変化があるとしても、前記サンプリングプロセスが単調的であることを保証できる。
【００２３】
M個の並列サンプル／ホールド回路のバンク（ここでMはNの約数である）を使用するこのプロセスを通して、Δtは前記信号の実効サンプル速度を設定するが、それぞれ個別のサンプル／ホールド回路のクロックは設定しない。従って、それぞれのサンプル／ホールド回路は、リターンパルス信号の総合的なサンプリング速度（N／M+Δt）よりもずっと遅いクロック速度で作動できる。
【００２４】
リターンパルスのサンプルが取られるとすぐに、サンプリングプロセスは停止し、サンプルは（効率的なサンプリング速度に比べ）比較的遅いクロック速度で読み出され、（ここでも効率的なサンプリング速度に比べ）比較的遅い速度ADCによりデジタル化される。
【００２５】
従って、本発明の教示は、従来技術を超えて多くの利点を提供する。第一に、総合的なワット損は、高速サンプル／ホールド回路および高速ADCを使用する、従来のフルクロック速度での信号の直接的なサンプリングと比較して、50から100倍減少できる。第二に、クロック速度を低下させることにより、標準CMOSプロセス技術を使用することができる。これはシリコンゲルマニウムバイポーラ技術のようなより高速なプロセス技術の使用よりも大幅な費用節減を可能にする。第三に、標準ROICパッケージング化技術が使用でき、それにより他のソリューションと比較して、結果として生じる回路アセンブリのサイズおよび複雑性を大幅に削減できる。これはまた、熱的問題の削減を考慮して、結果として生じるパッケージアセンブリの重量を劇的に減少させる。
【００２６】
LADARシステムおよびその動作方法が開示される。前記LADARシステムは、
光信号検出器により電気信号を発生させる回路と、
それぞれが関連するサンプル／ホールドクロックにより動作するM個の並列するサンプル／ホールド回路ユニットセルのバンクであって、それぞれのサンプル／ホールドクロックは、隣接するサンプル／ホールド回路ユニットセルのサンプル／ホールドクロックに対して一定またはプログラム可能な量のΔtだけ時間がシフトされる、バンクと、
さらに前記M個の並列するサンプル／ホールド回路ユニットセルの少なくともいくつかのそれぞれの第一出力部からのアナログ−デジタル変換回路への電気信号のサンプル値を順次結合する回路とを含む。前記M個の並列するサンプル／ホールド回路ユニットセルのそれぞれは、関連した前記サンプル／ホールドクロックが存在する間に前記電気信号の存在または不在を表示するデジタル信号を出力する第二出力部を有する。前記LADARシステムは、第一および第二出力部での信号に基づき前記物体の画像および前記物体までの距離を導き出す信号プロセッサをさらに含むか、または信号プロセッサに結合される。毎秒Xサンプルの効率的なサンプル／ホールド回路サンプリング速度を仮定すると、それぞれのM並列サンプル／ホールド回路ユニットセルのサンプリング速度は、毎秒X／Mサンプルとなることができる。
【図面の簡単な説明】
【００２７】
添付の図面と共に読むことにより、以下の好ましい実施例の詳細な説明において、これらの教示に関する上述の及び他の側面がより明白となる。
【００２８】
【図１】N個のサンプル／ホールド回路の並列バンクを含むように構成された本発明に従うユニットセル読み出し回路電子部品の簡易化した概念図である。
【００２９】
【図２】サンプル／ホールドクロックエッジの関係およびタイミングを示す波形図である。
【００３０】
【図３】図2のサンプル／ホールドタイミングを使用した典型的な5ナノ秒リターンパルスのサンプリングを示す。
【００３１】
【図４】図2のサンプル／ホールドタイミングを生成させるのに適切であり、また実例として0.2から5ナノ秒の範囲の遅延を示す、ディレイラインユニットセルの実施形態の概念図である。
【００３２】
【図５】図4の回路から出力される最初の3つのサンプル／ホールドクロックを示すより詳細な波形図であり、サンプル／ホールドクロックエッジおよび5ナノ秒リターンパルス幅との間の遅延を1ナノ秒と仮定している。
【００３３】
【図６】図4の回路に対するクロックエッジ遅延対電流制御を示し、5マイクロアンペアから25マイクロアンペアの電流範囲にわたり達成可能な3ナノ秒の遅延を仮定している。
【００３４】
【図７】図1に示す1つのサンプル／ホールドおよびカウンタ回路ユニットセルの実施形態の概略図である。
【００３５】
【図８】29〜31ナノ秒で発生するリターンパルスの例として、32個のサンプル／ホールドユニットセルの実施例およびそこからのデジタルの距離関連の出力を示す。
【好ましい実施形態の詳細な説明】
【００３６】
以下に説明される電子機器（電子部品）は、リターンパルス信号の完全性を悪化させる可能性があるシングルエンドのノイズの同相除去を提供するために、差動モードで構成および作動されると仮定される。この手法は全体のエネルギー消費量をいくらか増加する傾向があるとはいえ、エネルギー消費量の増加はこれに伴うパフォーマンスの向上により正当化される。
【００３７】
図1は、本発明に従って、改善されたユニットセル読み出し電子部品の簡易化した概念図を示す。IR反応検出器1（例えば、HgCdTeから構成されるものなどの固体のII-VI族検出器）は、低雑音増幅器（LNA； low noise amplifier）2の入力に結合される出力を有する。レーザー送信器10（例えば1.06ミクロンまたは1.5ミクロンの波長）のIR源の使用を仮定する。LNA2の出力は、N個のサンプル／ホールド回路4と並列のN個のバッファ3を介して分配されている。それぞれのサンプル／ホールド回路4はスイッチ（SW； switch）4A、ホールドキャパシタンス4Bおよび出力バッファ4Cを含む。それぞれのサンプル／ホールド回路4は、それぞれのピクセルの実効クロック速度よりも非常に遅いクロック速度となる。
【００３８】
ＴSAMPLEはサンプル／ホールド回路4のクロックであり、サンプリングスイッチ4Aの開（立ち下りエッジ）および閉（立ち上がりエッジ）のために使用される。それぞれのサンプル／ホールド回路4のトラッキングモードからホールドモード（サンプリングスイッチ4が開）への移行が、前のサンプル／ホールドクロックエッジに対して時間Δtだけ間隔があくように、それぞれのサンプル／ホールド回路4は、隣接するサンプル／ホールド回路から時間Δtだけ間隔があけられる。N=5の場合、それぞれのサンプル／ホールドクロックエッジが対応する前のサンプル／ホールドクロックエッジに対しΔtだけ異なる場合の、限定されない例としてのサンプル／ホールドタイミングを図2に示す。結果として、図3に示されているように、それぞれのサンプル／ホールド回路4は、隣接するサンプル／ホールド回路からΔtだけ時間が異なるリターンパルスをサンプリングする。
【００３９】
動作中、リターンパルス信号が得られると、サンプル／ホールド回路4はサンプルモードを終了してホールドモードに入り、その後、サンプル／ホールド能力により、（低速な）ADC6に（低速な）アナログN:1デマルチプレクサ（DEMUX； demultiplexer）5を介してサンプルが読み出されるまで、サンプリングされた信号をホールドする。N個のサンプルに対し、リターンパルス信号が適切に獲得されホールドされなければならないという事実により、最小クロック速度が決定される。すべてのサンプルが取られた後、出力部MUX5は低速ADC6にホールドされた値を読み出す。STOP SAMPLINGコマンドはサンプリングプロセスを停止する。
【００４０】
デジタル化されたADC6の出力は、他の検出器ユニットセルからの対応する出力信号と連動して、デジタルワードの到着時間信号（図7および図8を参照して以下に説明される）とともに信号プロセッサ8に入力され、物体9の画像および距離を導き出す。
【００４１】
図3は典型的な5ns幅のリターンパルスを示す。N=5である場合の限定されない例として、リターンパルス信号の5つのサンプルを取り、図2に示されるように遅延する個別のサンプル／ホールドクロックＴSAMPLEの制御のもと、そのサンプルがΔtだけ時間間隔があいていることがわかる。このように、遅延するサンプルは、高速クロックまたは高速で高いワット損の回路を用いる必要なく、実効１GSPSクロック速度となる1nsの分解能を提供する。
【００４２】
それぞれのサンプルクロックエッジの遅延Δtを設定するために使用されるサンプルクロック発生器回路は、図1には便宜上ディレイライン7として示されている。しかしながら、回路はシフトレジスタとして考えられることもあり得る。図4は、サンプルクロック発生器7の1つのユニットセルの現在の好ましい実施形態を示す。サンプルクロック発生器7は、電流制御インバータ7A（電圧vpDおよびvnD間に接続される4つのトランジスタから成る）とそれに続く標準的なインバータ7B、および複数のユニットセルへのサンプル／ホールドライン（psh）を駆動するために使用されるバッファを含む。列の第一のユニットセル以外に対し、遅延される（d）入力クロック信号は、前のユニットセルの出力（q）から得られる。通常、検出器アレイの全ての行（または列またはピクセル）に対するもののような、複数のサンプルクロック発生器7があるだろう。電流制御インバータ7Aの入力電流源を通る電流は、入力ipを介して、またそれぞれのサンプルクロック発生器7の遅延を調整するために必要に応じて設定される。制御電流の値は好ましくは、しかし必ずというわけではないが、LADARの動作中にプログラムで制御でき、Δtの値にわたりリアルタイム制御を可能にする（例えば、約0.2から約5ナノ秒の範囲で）。例えば、信号プロセッサ8または他のいくつかのデータプロセッサは、サンプルクロック発生器7のユニットセルのすべてまたはいくつかに対する制御電流の大きさをプログラムするために採用でき、それによりΔtの値を変えることができる。
【００４３】
図5は、サンプルクロック発生器7からの最初の3つのサンプル／ホールドクロックパルスを示し、そこではpstrtはサンプルクロック発生器ユニットセルに対する入力信号であり、それぞれのセルの遅延はインバータ7Aで電流を調節することによりシフトされる。3つのユニットセルの遅延出力信号はpsh<l>、psh<2>およびpsh<3>である。
【００４４】
図6は、サンプルクロック発生器ユニットセル遅延のアナログ制御を示す。図示されるように、調節可能な電流源7Aを使用して3ナノ秒遅延の範囲があり、電流は5μAから25μAまで変化する。
【００４５】
図7は、1つのサンプル／ホールド4ユニットセルの構成を示す。サンプリングクロックのサンプリングのために使用されるクロック信号は、「SH有効」と示される。サンプルおよびホールドプロセスは、検出サイクルの最初にON（SH有効）になり、信号が一定の遅延をもって検出された後OFFになる、有効化スイッチにより開閉する。検出サイクルの後で、キャパシタ16Aおよび16Bの電荷が感知されオフチップで多重化される。アナログ電圧を感知することにより、デジタル信号処理技術を使用してピーク値および時間を含むパルス再生が可能になる。デジタルワードを感知することにより、プロセッサはサンプリングが1つまたは複数のN個のユニットセルのどこで停止したかを決定することができる。スタートパルスの数を数える低速カウンタからのカウントとともに、このカウントにより32ナノ秒の時間範囲にわたりlナノ秒より高い精度が可能となる。
【００４６】
より具体的には、図7では、サンプル／ホールドクロックパルス（図5および図6に示されるpsh。図1ではＴSAMPLEと称される）は、バッファ13および閾値検出比較器12から出力される差動モード信号「SH有効」および「SH有効」を介して、図1のChold 4Bに対応するバッファ14および第一サンプル／ホールドキャパシタ16Aに対する入力信号vinの開閉に使用される。入力信号vinは、図1のスイッチ4Aに対応するトランジスタスイッチを通して開閉される。SH有効信号もまたトランジスタ15をオンにするために使用され、開閉されるvinがサンプル／ホールドキャパシタ16Aに届くことを可能にする。サンプリング期間後、そしてホールド期間の開始後、読み出しを可能にする信号は、図1のバッファ4Cに対応する出力バッファトランジスタを介して、出力信号voutSHとして、電圧変換への電荷が発生する電荷増幅器（図示せず）へ、サンプル／ホールドキャパシタ16Aの蓄積電荷を転送するために使用される。この出力信号は、pshにより表されるサンプル時間でのリターンパルス信号の強度または大きさを示し、ADC6およびリターンパルスが反射した物体9の画像を導き出すための信号処理によりデジタル化された後で使用できる、アナログ出力信号である。N並列サンプルおよびホールドユニットセル4のバンクに対して連続的に読み出し可能な信号を与えることにより、図1に示されるマルチプレクサ5の機能を実行できる。
【００４７】
また、図7に示されるのは、「SH有効」によりオンにされるトランジスタスイッチ18を介して、通常はより小さなキャパシタ16Bの上にサンプリングクロックpshの値をサンプリング／ホールドし、また読み出し可能な信号によりオンにされるトランジスタ19を通した出力信号voutCountとしてホールドされた値を読み出すために使用される回路である。出力信号voutCountは、リターンパルスの存在を検出し、時間的な位置を探すために使用されるデジタルセンシングアンプに提供される。比較器12に対する入力信号が、pshクロックが発生した間にリターンパルス検出のために設定された閾値より大きいかどうかにもよるが、この出力信号はゼロまたは1である。
【００４８】
例として、図8を参照して、N=32であり、またそれぞれの検出器1ユニットセルに対して図7に示される32個のサンプル／ホールドユニットセル4があると仮定する。同様に、32pshサンプルクロックは1ナノ秒の間隙があり、また送信されたレーザーパルスは5ナノ秒の長さを有すると仮定する。この場合、psh<29>、psh<30>およびpsh<31>に対応するサンプル／ホールドユニットセル4の出力が1で、他のものがゼロであると、この特定の検出器ピクセルでのリターンパルスの発生は、レーザー10から送信される光パルスの開始に通常対応するpshクロック発生器7の開始から29ナノ秒から31ナノ秒までになるように時間的に分解される。破線で示される15〜18ナノ秒の時間で発生するもののように、1つの送信されたレーザーパルスからの複数のリターンパルスは、同様の方法で分解されることができる。バッファ17からのリターンパルス振幅情報出力と相まって、デジタル信号プロセッサ8は、物体9を特徴化できようになり、また物体9の二次元または三次元の画像を発生させてもよい。
【００４９】
フラッシュLADARシステムのようなLADARシステムとともに使用するための電子回路として上記に説明しているが、当業者にはこれらの教示の少なくとも特定の側面は測距および検出システムの他の型に適用できることが理解されるはずである。さらに、説明された回路の実施形態は、本発明の実装に関して限定的に解釈されるべきではない。例えば、いわゆるウィンドウイング技法（windowing technique）は、信号プロセッサ8へアクセス可能なメモリ8A内のサンプル／ホールド回路4の出力データを格納するのに使用でき、リターン信号パルス上の好ましい点の前および後の両方で検出されるデータにより、検出されたリターン信号パルスをまとめることが可能になる。同様に例えば、図4に示すように、能動回路ベースの可変遅延サンプルクロック発生器7は、例えば、集中インピーダンスおよび／または渦流インピーダンスを使用して構成される受動回路ベースの遅延サンプルクロック発生器により置換されてもよい。もう一つの方法として、Δtの持続タイミングを確立するために使用することができるバッファのような論理素子を介して伝達を遅延させることができる。これは、より多くの領域およびより多くのエネルギーが必要であったとしても、デジタル遅延によりシフトレジスタを介して生成されてもよい。同様に、これらの技法は、IRスペクトル内の光学的放射源および検出器と一緒の使用には限定されない。さらに、信号プロセッサ8はM個の並列したサンプル／ホールド回路ユニットセル4からの少なくとも１つからのデジタルワード出力に基づき物体9までの距離を導き出してもよく、また信号プロセッサ8は、同じ物体9上の異なる点までの距離を得るために複数の検出器ユニットセルからの複数のデジタルワード出力を使用して、複数のサンプル／ホールド回路ユニットセル4から対応する強度データ出力を組み合わせて物体9の三次元画像を導き出せる。
【００５０】
上に述べたように、本発明はその現在の好ましい典型的な実施形態に即して説明されてきたが、開示されたこれらの実施形態は、本発明の実践に関して限定的に解釈されるべきではない。
【図１】
2008537116.tif 000003
【図２】
2008537116.tif 000004
【図３】
2008537116.tif 000005
【図４】
2008537116.tif 000006
【図５】
2008537116.tif 000007
【図６】
2008537116.tif 000008
【図７】
2008537116.tif 000009
【図８】
2008537116.tif 000010
【国際調査報告】
2008537116.tif 000011
2008537116.tif 000012
2008537116.tif 000013