(57)【要約】  本発明はアナログの振動素子（ＳＥ）を備えた振動回路に関する。本発明の核となる着想は、振動回路が少なくとも１つのアナログ・ディジタル変換手段（Ａ／Ｄ）を有することである。さらに本発明は、機械的な発振器（ＳＥ）が固有周波数での振動を行う振動回路の作動方法に関する。振動振幅は測定され（Ｄ１，Ｄ２）、ディジタル化される（Ａ／Ｄ）。ディジタルの振幅制御器（ＡＧＣ）を用いてディジタル制御信号（２１０）が形成され、このディジタル制御信号（２１０）からまた駆動信号（１２０）が形成され、この駆動信号（１２０）は駆動部（Ａ１，Ａ２）を用いて機械的な発振器（ＳＥ）を駆動させる。この制御回路は振動振幅を安定させる。
2008527340.tif 000002
【特許請求の範囲】
【請求項１】
アナログの振動素子（ＳＥ）を備えた振動回路において、
少なくとも１つのアナログ・ディジタル変換手段（Ａ／Ｄ）を有することを特徴とする、振動回路。
【請求項２】
−振動素子（ＳＥ）として機械的な発振器を有し、
−前記機械的な発振器と相互作用する電気的な駆動経路を有し、
−前記電気的な駆動経路はアナログ・ディジタル変換手段（Ａ／Ｄ）を有する、請求項１記載の振動回路。
【請求項３】
前記振動素子（ＳＥ）はマイクロメカニック発振器である、請求項１または２記載の振動回路。
【請求項４】
少なくとも１つのディジタル・アナログ変換手段（Ｄ／Ａ）を有する、請求項１または２記載の振動回路。
【請求項５】
有効周波数帯域外の信号を抑制するフィルタ、例えばディジタルフィルタを有する、請求項１または２記載の振動回路。
【請求項６】
有効周波数帯域外の信号を抑制するバンドパスフィルタ、例えばディジタルバンドパスフィルタ（ＢＰ）を有する、請求項５記載の振動回路。
【請求項７】
振動振幅、例えば最も低い桁値を有するビットの変化をディジタル的に評価する手段（ＡＳ）を有する、請求項１または２記載の振動回路。
【請求項８】
振動周波数をディジタル的に評価する手段（ＡＳ）、例えば正および／または負のゼロ通過をカウントする手段を有する、請求項１または２記載の振動回路。
【請求項９】
前記駆動経路は、
−機械的な発振器（ＳＥ）の振動振幅を測定する手段（Ｄ１，Ｄ２）と、
−前記振動振幅をディジタル化する少なくとも１つのアナログ・ディジタル変換手段（Ａ／Ｄ）と、
−前記振動振幅を制御するディジタル振幅制御器（ＡＧＣ）と、
−前記機械的な発振器（ＳＥ）を駆動させる手段（Ａ１，Ａ２）とを有する、請求項２記載の振動回路。
【請求項１０】
前記駆動経路は、前記機械的な発振器（ＳＥ）の静止位置から振動を生じさせる手段（ＡＳ）を有する、請求項９記載の振動回路。
【請求項１１】
前記振動振幅に依存して前記振動を生じさせる手段（ＡＳ）をアクティブにする状態自動判定装置を有する、請求項７および１０記載の振動回路。
【請求項１２】
前記振動を生じさせる手段（ＡＳ）は、前記振動周波数に依存して振動を生じさせる信号を形成するよう構成されている、請求項８および１０記載の振動回路。
【請求項１３】
振動回路の作動方法において、
−通常の作動状態において機械的な発振器（ＳＥ）が固有周波数での振動を実施し、
−前記機械的な発振器（ＳＥ）の振動振幅を測定するための手段によって前記振動を時間分解能測定し、
−アナログ・ディジタル変換手段（Ａ／Ｄ）により前記振動振幅をディジタル化し、
−ディジタル振幅制御器（ＡＧＣ）によりディジタル化された前記振動振幅から、前記振動振幅を制御するディジタル制御信号（２１０）を形成し、
−前記ディジタル制御信号（２１０）から駆動信号（１２０）を形成し、
−前記駆動信号（１２０）を、前記機械的な発振器（ＳＥ）を駆動させる駆動手段（Ａ１，Ａ２）に供給する、
ことを特徴とする、振動回路の作動方法。
【請求項１４】
−時間的に変化しないディジタル化された振動振幅を有する特殊な動作状態において、前記機械的な発振器（ＳＥ）を少なくとも１つのパルスによって振動させ、通常の動作状態に移行するために振動回路を励起する、請求項１３記載の振動回路の作動方法。
【請求項１５】
−前記機械的な発振器（ＳＥ）を少なくとも１つの２番目のパルスにより振動させ、振動回路を通常の動作状態に移行するよう励起し、
−前記少なくとも１つの２番目のパルスは位相位置を最初のパルスの時点に関して、またアナログの振動素子（ＳＥ）の励起すべき固有周波数に関して有しており、励起すべき振動のポジティブフィードバックが行われる、請求項１４記載の振動回路の作動方法。
【請求項１６】
振動回路の発振の間に駆動電圧（１２０）を最大にする、請求項１３から１５までのいずれか１項記載の振動回路の作動方法。
【請求項１７】
例えば正および／または負のゼロ通過をカウントすることにより、振動周波数をディジタル的に評価する手段（ＡＳ）において振動の位相位置を検出し、所定の周波数帯域内の振動周波数に対応するカウンタ結果のみを有効なものとして評価する、請求項１５記載の振動回路の作動方法。
【請求項１８】
振動振幅をディジタル的に評価する手段（ＡＳ）においてディジタル化された振動振幅を評価し、該振動振幅に依存してアナログ・ディジタル変換手段（Ａ／Ｄ）の増幅、また例えば別のアナログ増幅器の増幅を制御する、請求項１３から１７までのいずれか１項記載の振動回路の作動方法。
【請求項１９】
アナログ・ディジタル変換手段（Ａ／Ｄ）また例えば別のアナログ増幅器において生じる増幅に依存する位相シフトを、前記ディジタル化された振動振幅の後続の評価の際に、前記振動周波数をディジタル的に評価する手段（ＡＳ）において補償する、請求項１８記載の振動回路の作動方法。
【請求項２０】
制御された増幅に依存する既知の位相シフトを、前記振動周波数をディジタル的に評価する手段（ＡＳ）において検出された振動の位相位置と加算することにより前記補償を実施する、請求項１９記載の振動回路の作動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
従来技術
本発明はアナログの振動素子を備えた振動回路に関する。
【０００２】
以下説明する本発明はヨーレートセンサを例とする。しかしながら本発明を原理的には全ての種類の共振器に転用することができる。
【０００３】
多数のヨーレートセンサは測定原理としてコリオリ効果の使用を基礎としている。質量ｍの物体が速度ｖで移動し、且つ移動方向に対して垂直にヨーレートΩが作用する場合にコリオリ力が生じる。
ＦCoriolis＝２ｍｖｘΩ。
【０００４】
物体を動かす可能性はこの物体を発振させること、すなわち駆動振動である。ヨーレートが振動する物体に作用すると、物体は駆動振動に対して垂直なコリオリ振動を有するコリオリ力に基づき反応する。電子装置を備えた機械装置を振動回路と組み合わせると共振器が生じ、またこの駆動振動の周波数は機械装置の駆動共振周波数に対応する。従来技術においてはこの電子装置がアナログで実施されている。
【０００５】
A. Thomae, R. Schellin, M. Lang, W. Bauer, J. Morhaupt, G. Bischopink, L. Tanten, H. Baumann, H. Emmerich, S. Pinter, J. Marek, K. Funk, G. Lorenz. R, Neulによる刊行物「A Low Cost Angular Rate Sensor in Si-Surface Micromechaning Technology for Automotive Applications」ＳＡＥ、１９９９にはこの原理に従い機能するヨーレートセンサが紹介されている。このマイクロシステムにおいては、可動性のセンサ質量体の変位によりマイクロメカニックな検出電極における容量変化が生じる。この容量変化はアナログの電子装置により検出される。アナログの制御器により電圧が形成され、この電圧はセンサ素子における別の電極、駆動電極に印加される。この電圧によりセンサ素子においては静電力が生じる。検出電極を介して測定される可動性の質量体の振動と適切な位相関係にある周期的な駆動力が生じる場合には、制御器により制御される振幅を有する駆動振動が生じる。このマイクロシステムに給電電圧が供給されるときは、センサ素子の可動性の質量体が静止状態にあるということを前提としなければならない。既述のシステムの電子装置は完全にアナログ形式、すなわち連続値形式のものであるので、このシステムは水晶発振器と同様にノイズに起因してセンサ素子の共振周波数で発振する可能性がある。
【０００６】
発明の利点
本発明はアナログの振動素子を備えた振動回路に関する。本発明の核となる着想は、振動回路が少なくとも１つのアナログ・ディジタル変換手段を有することである。
【０００７】
有利な実施形態においては、振動回路には振動素子として機械的な発振器が設けられており、且つこの機械的な発振器と相互作用する電気的な駆動経路が設けられている。電気的な駆動経路はアナログ・ディジタル変換手段を包含する。ディジタル形式のアプローチによって従来のアナログ形式の信号処理に比べて温度依存性、長時間ドリフト、ＥＭＶおよび消費電流に関する利点が得られる。ディジタル形式のアプローチに関する別の基礎は、このアプローチにより現在の高密度パッケージの半導体製造プロセスにおいてチップ面積が低減され、したがってコストが削減されるということにある。
【０００８】
有利な実施形態においては、振動素子がマイクロメカニック発振器である。マイクロメカニック発振器においては、パッケージング密度による上述のコスト削減に関する利点は非常に大きい。
【０００９】
さらに有利には、振動回路が少なくとも１つのアナログ・ディジタル変換手段を有する。これによって駆動系路においては適切な大きさの駆動信号を形成することができる。
【００１０】
また有利には、振動回路は有効周波数帯域外の信号を抑制するためのフィルタ、殊にディジタルフィルタを有する。フィルタによってノイズを駆動経路からフィルタリングして除去することができる。これによって振動回路の周波数安定性が改善される。
【００１１】
殊に有利には、振動回路が有効周波数帯域外の信号を抑制するためのバンドパスフィルタ、殊にディジタルバンドパスフィルタを有する。有利には、低周波信号のフィルタリング除去により振動回路の起こりうる信号シフト（オフセット）が抑制される。高周波信号のフィルタリング除去により、比較的高い周波数を有する振動回路の妨害的な固有モードが抑制される。
【００１２】
さらに有利には、振動回路が振動振幅、殊に最も低い桁値を有するビットの変化をディジタル的に評価するための手段を有する。これによって有利には、そもそも振動が行われているか否かを検出することができる。
【００１３】
有利には、振動回路が振動周波数をディジタル的に評価するための手段、殊に正および／または負のゼロ通過をカウントするための手段を有する。有利には周波数を評価することによって、振動回路が所望のモードで振動しているか否か、または別のモードで発振するか否かを確認することができる。
【００１４】
本発明による振動回路の殊に有利な実施形態においては、駆動経路が機械的な発振器の振動振幅を測定するための手段、振動振幅をディジタル化するための少なくとも１つのアナログ・ディジタル変換手段、振動振幅を制御するためのディジタル振幅制御器および機械的な発振器を駆動させるための手段を有する。有利には、広範にディジタルな駆動経路を有する振動回路を表すことができる。
【００１５】
さらに有利には、本発明による振動回路の駆動経路は駆動信号を形成するための少なくとも１つのディジタル・アナログ変換手段を有する。これによって広範にディジタルな駆動系路の終端部において適切な大きさのアナログ駆動信号を形成することができる。
【００１６】
本発明による振動回路の殊に有利な実施形態においては、駆動経路が機械的な発振器の静止位置から振動を生じさせるための手段を有する。これによって有利には、広範にディジタルな駆動経路を有する振動回路の発振が容易になる。
【００１７】
ここでもまた殊に有利には振動回路が状態自動判定装置を有し、この状態自動判定装置は振動振幅に依存して振動を生じさせるための手段をアクティブにする。状態自動判定装置により振動回路の状態、殊に振動の状態を永続的に監視することができる。何らかの理由により所望の振動が（もはや）生じていない場合には、状態自動判定装置によって振動回路の新たな発振を指示することができる。
【００１８】
さらに有利には、振動を生じさせるための手段は振動周波数に依存して振動を生じさせるための信号を形成できるよう構成されている。これによって妨害モードが抑制され、強制的に所望の振動モードを生じさせることができる。さらに振動回路の発振の際には累積的な効果に関して、その種の信号を何度も連続的に励起のために同相で形成することができる。
【００１９】
さらに本発明は振動回路の作動方法に関する。本発明による振動回路の作動方法の核となる着想は、
−通常の作動状態において機械的な発振器が固有周波数での振動を実施し、
−機械的な発振器の振動振幅を測定するための手段によって振動を時間分解能測定し、
−アナログ・ディジタル変換手段により振動振幅をディジタル化し、
−ディジタル振幅制御器によりディジタル化された振動振幅から、振動振幅を制御するためのディジタル制御信号を形成し、
−ディジタル制御信号から駆動信号を形成し、
−駆動信号を、機械的な発振器を駆動させるための駆動手段に供給する、
ことである。
【００２０】
有利には、振動回路の駆動経路を実質的な部分においてはディジタル形式で構成することができる。ディジタル形式のアプローチによって従来のアナログ形式の信号処理に比べて温度依存性、長時間ドリフト、ＥＭＶおよび消費電流に関する利点が得られる。ディジタル形式のアプローチに関する別の基礎は、電気的に、殊にマイクロメカニックで構成されている駆動経路により現在の高密度パッケージの半導体製造プロセスにおいてチップ面積が低減され、したがってコストが削減されるということにある。
【００２１】
本発明による方法の別の実施形態においては、時間的に変化しないディジタル化された振動振幅を有する特殊な動作状態において、機械的な発振器が少なくとも１つのパルスによって振動され、したがって振動回路が通常の動作状態に移行するために励起される。有利にはこの最初のパルスによって発振器は静止位置から変位され、振動される。有利には、パルスに基づく発振器の変位によって、アナログ・ディジタル変換器における少なくとも１つの量子化閾値が超過され、これにより有意なディジタル信号評価が実現される。
【００２２】
さらに有利には、機械的な発振器が少なくとも１つの２番目のパルスにより振動され、これにより振動回路は通常の動作状態に移行するために発振され、この際殊に、少なくとも１つの２番目のパルスはこの種の位相位置を最初のパルスの時点に関して、またアナログ振動素子の励起すべき固有周波数に関して有しており、励起すべき振動のポジティブフィードバックが行われる。一緒に結合することによって、機械的な発振器にさらなるエネルギが供給され、その結果振動の振幅が逐次的に大きくなる。適切に選択されたパルスの時間間隔によって、有利には振動回路が発振されるべき固有周波数も選択することができる。
【００２３】
本発明による方法の有利な実施形態においては、振動回路の発振の間に駆動電圧が最大にされる。これによって有利には振動開始時間、すなわち静止している機械的な発振器を有する振動回路の動作開始から実質的に同一に保たれる振動振幅を有する定常的な振動状態に達するまでの時間は最小になる。
【００２４】
さらに有利な実施形態は従属請求項に記載されている。
【００２５】
図面
図面には本発明の実施例が描かれており、これらの実施例を以下において詳細に説明する。
【００２６】
図１には、従来技術によるアナログの振動回路を示し、
図２は本発明による振動回路を示し、
図３は発振回路を備えた本発明による振動回路を示し、
図４は発振装置およびバンドパスフィルタを備えた本発明による振動回路を示し、
図５は振動振幅および発振回路によってトリガされるパルスの時間的な信号経過を示す。
【００２７】
実施例の説明
以下記述する実施形態に基づき本発明を詳細に説明する。
【００２８】
図１は、ヨーレートセンサのための駆動振動回路を例にする従来技術によるアナログの振動回路を示す。
【００２９】
A. Thomae, R. Schellin, M. Lang, W. Bauer, J. Morhaupt, G. Bischopink, L. Tanten, H. Baumann, H. Emmerich, S. Pinter, J. Marek, K. Funk, G. Lorenz. R. Neulによる刊行物「A Low Cost Angular Rate Sensor in Si-Surface Micromechaning Technology for Automotive Applications」ＳＡＥ、１９９９には電気機械的であり、完全にアナログ形式で機能するヨーレートセンサが記載されている。
【００３０】
可動性の変位するセンサ質量体を有するセンサ素子ＳＥを備えた機械的な発振器１００が図示されている。
【００３１】
このマイクロシステムにおいては、可動性のセンサ質量体の変位によりマイクロメカニックな検出電極における容量変化が生じ、この検出電極はセンサ質量体と共に対向電極としてそれぞれコンデンサ構造、すなわち検出コンデンサＤ１およびＤ２を形成する。この容量変化が容量・電圧変換器Ｃ／Ｕを備えたアナログ電子装置によって検出され、アナログの電圧信号１１０として制御器ＡＧＣに供給される。アナログの制御器ＡＧＣ（automatic gain control）においては駆動電圧１２０が形成され、この駆動電圧１２０はスイッチング素子１３０を介してセンサ素子ＳＥの別の電極に印加され、これらの別の電極はＳＥと共に対向電極として駆動コンデンサＡ１およびＡ２を形成する。駆動電圧１２０はセンサ素子ＳＥにおいて静電力を生じさせる。検出コンデンサＤ１およびＤ２を介して測定される可動性の質量体の振動と周期的な駆動力とが適切な位相関係にある場合には、制御器ＡＧＣにより制御される振幅を有する駆動振動が生じる。コンデンサＤ１およびＤ２において検出される振動と、駆動電極Ａ１およびＡ２を介するフィードバック力との間の位相関係は位相制御回路（phase locked loop）によって厳密に制御される。このために、センサ素子ＳＥの検出された振動のアナログ電圧信号１１０が位相制御回路ＰＬＬに入力信号として供給される。位相制御回路はこの振動と同期し、出力側において位相信号１４０を形成し、この位相信号１４０はスイッチング素子１３０に制御信号として供給される。スイッチング素子１３０はこの制御信号に基づき、駆動電圧１２０がそれぞれの適切な駆動電極Ａ１またはＡ２に印加されるようにスイッチングされる。
【００３２】
このマイクロシステムに給電電圧が供給され始めるときには、センサ素子ＳＥの可動性の質量体が静止状態にあることが考えられる。既述のシステムの電子装置は完全にアナログ形式であるので、すなわち連続値形式のものであるので、このシステムは水晶発振器と同様にノイズに起因してセンサ素子の固有周波数で発振する可能性がある。
【００３３】
しかしながらセンサ技術においては、信号処理の可能な限り大部分をディジタル形式で実施することがトレンドになっている。ディジタル形式のアプローチによって従来のアナログ形式の信号処理に比べて温度依存性、長時間ドリフト、ＥＭＶおよび消費電流に関する利点が得られる。ディジタル形式のアプローチに関する別の基礎は、このアプローチにより現在の高密度パッケージの半導体製造プロセスにおいてチップ面積が低減され、したがってコストが削減されるということにある。センサ技術においてディジタル形式の信号処理では、アナログからディジタルへの変換が一連の信号処理の可能な限り開始時に実施されることが試みられている。
【００３４】
本発明を使用するための例として用いられるヨーレートセンサにおいても、アナログからディジタルへの変換が非常に早期に実施される。
【００３５】
図２は本発明による振動回路を示す。本発明による振動回路の第１の実施形態の例としてヨーレートセンサの駆動回路のブロック図が示されている。既に図１に示したように、アナログの振動素子すなわち連続値的に変化する振動振幅を有する素子である機械的なセンサ素子ＳＥおよび電気的な駆動経路が示されている。２つの電極がセンサ素子ＳＥと共に対向電極として２つの駆動コンデンサＡ１およびＡ２を形成し、これらの駆動コンデンサＡ１およびＡ２は可動性の機械的な構造を静電力によって振動させるために使用される。他方の２つの電極はセンサ素子ＳＥと共に検出コンデンサＤ１およびＤ２を形成し、これらの検出コンデンサＤ１およびＤ２はセンサ素子ＳＥの移動時に逆位相で変化する。２つの検出コンデンサＤ１およびＤ２はこの移動を検出するために使用される。このためにＤ１およびＤ２における容量の変化がアナログの容量・電圧変換器Ｃ／Ｕによってアナログの電圧信号１１０に変換される。本発明によれば、このアナログの電圧信号１１０は後段のアナログ・ディジタル変換器Ａ／Ｄによって直接的にディジタル形式、すなわちディジタルの電圧信号２００に変換される。後段のディジタルの制御器ＡＧＣ（automatic gain control）によって、このディジタルの電圧信号２００からディジタルの制御信号２１０が形成され、このディジタルの制御信号２１０を用いて機械的な振動の振幅が目標値に制御される。このためにディジタルの制御信号２１０はこの例においてディジタル・アナログ変換器Ｄ／Ａに供給され、このディジタル・アナログ変換器Ｄ／Ａはこのディジタルの制御信号２１０を駆動電圧１２０に変換する。このアナログ駆動電圧１２０は同相でセンサ素子ＳＥの駆動コンデンサＡ１ないしＡ２に印加され、可動性の質量体の振動が得られる。駆動電圧１２０はコンデンサＡ１またはコンデンサＡ２に印加され、これにより可動性のセンサ質量体に対する静電力が生じ、その符号は駆動コンデンサの選択により規定されている。コンデンサＤ１およびＤ２において検出される振動と、コンデンサＡ１およびＡ２を介するフィードバック力との間の位相関係は厳密に制御されなければならない。これを達成するための可能性はやはり位相制御回路ＰＬＬ（phase locked loop）の使用である。位相制御回路ＰＬＬは実質的に図１に関して説明したものと同様に動作する。位相制御回路ＰＬＬの入力信号は、図２におけるこの例と同様に、ディジタル電圧信号２００でよい。しかしながら、位相制御回路ＰＬＬの入力信号は図１に示されているようにアナログ電圧信号１１０でもよい。これは本発明の第３の実施形態である。
【００３６】
上記の記述内容は通常の動作状態、すなわち既に振動しているセンサ素子に当てはまる。もっとも、図２に示されているマイクロシステムのような振動回路においては、システムに給電電圧が供給され始めるときに問題が存在する可能性がある。特殊な動作状態、例えば振動回路の動作開始時には、センサ素子ＳＥの可動性の質量体が静止状態にある場合であることが想定される。すなわち、アナログ・ディジタル変換器Ａ／Ｄの入力側におけるアナログのノイズは量子化閾値を超えるには十分ではないので、アナログ・ディジタル変換器Ａ／Ｄの出力側はディジタル電圧信号２００として一定の値を供給する。したがってディジタル位相制御回路ＰＬＬはディジタル電圧信号２００として、この位相制御回路ＰＬＬが同期することができない静的な入力信号を得ることになる。
【００３７】
この問題に関する簡単な解決手段は、動作の開始時にセンサ素子ＳＥにパルスを供給することにより、電子装置がセンサ素子の電圧応答を検出し、この電圧応答に基づき駆動電圧１２０を形成し、最終的にシステムをこのパルスに基づき発振させることである。このことは、電圧応答がアナログ・ディジタル変換器Ａ／Ｄの入力側において量子化閾値を上回るほどに十分に大きい場合に機能する。
【００３８】
しかしながら、アナログ・ディジタル変換器Ａ／Ｄは入力信号を量子化するために、センサ素子ＳＥの電圧応答を表すアナログ・ディジタル変換器の入力側におけるアナログ電圧信号１１０が、この量子化閾値を上回ることなくアナログ・ディジタル変換器Ａ／Ｄの２つの量子化閾値の間で推移する可能性がある。このような場合においてもアナログ・ディジタル変換器Ａ／Ｄの出力側は静的な値にとどまり、ディジタル振動回路は発振しない可能性がある。
【００３９】
図３は発振回路を備えた本発明によるディジタル振動回路を示す。
【００４０】
この図３に示されている本発明による振動回路の有利な実施形態においては、図２の実施形態とは異なり、発振回路ＡＳが振動回路の改善された発振のために設けられており、これにより上述の問題が解決される。
【００４１】
位相制御回路ＰＬＬにおける発振器からクロック信号３００が発振回路ＡＳに伝送される。さらにディジタルの電圧信号２００が発振回路ＡＳに伝送される。発振回路ＡＳからはイネーブル信号３１０が位相制御回路ＰＬＬに伝送され、制御器制御信号３２０がディジタルの制御器ＡＧＣに伝送される。さらに発振回路ＡＳからは開始位相信号３５０がスイッチング素子１３０に伝送される。開始位相信号３５０の信号経路内にスイッチング素子３８０が配置されている。位相制御回路ＰＬＬの位相信号１４０の信号経路内にはスイッチング素子３７０が配置されている。２つのスイッチング素子３７０および３８０には、位相制御回路ＰＬＬによって形成される同期信号３６０が供給される。位相制御回路ＰＬＬの入力信号は、図３におけるこの例の様にディジタルの電圧信号２００であるか、図１に示したようなアナログの電圧信号１１０である。
【００４２】
振動回路が特殊な動作状態である場合、この振動回路は例えばまさに始動することになる。つまり機械的な発振器ＳＥは実質的に停止状態にある。アナログの電圧信号１１０は、場合によってはノイズを包含する、時間的に実質的に変化しない信号を形成する。アナログ・ディジタル変換器Ａ／Ｄにおいては量子化閾値を上回らず、したがってディジタルの電圧信号２００は一定である。電圧信号２００は発振回路ＡＳに供給され、この発振回路ＡＳにおいてはこの発振信号におけるゼロ位置が検出される。クロック信号３００を用いてゼロ位置の間隔がカウントされる。ゼロ位置が存在しない場合には、制御器ＡＧＣが制御器制御信号３２０により一定の値に維持される。このことは、例えば制御器ＡＧＣの入力側が０に維持され、したがって制御器ＡＧＣの出力側には最大のディジタル制御信号２１０が形成されることによって行われる。このディジタルの制御信号２１０から、ディジタル・アナログ変換器Ｄ／Ａを用いて最大の駆動電圧１２０が形成される。さらにはイネーブル信号３１０を用いて位相制御回路ＰＬＬが停止される。位相制御回路ＰＬＬはもはや同期しておらず、したがって同期信号３６０によりスイッチング素子３７０が開かれ、且つスイッチング素子３８０が閉じられる。この時点において位相信号１４０の信号経路は遮断されており、開始位相信号３５０の信号経路はスイッチング素子１３０と接続されている。制御回路は第１の開始位相信号３５０を送出し、この開始位相信号３５０はスイッチング素子１３０を操作し、駆動電圧１２０が駆動コンデンサＡ１またはＡ２に印加されることによって機械的な発振器ＳＥへの最初のパルスをトリガする。クロック信号３００をカウントすることにより、励起すべき機械的な発振器ＳＥに関する適切な位相および周波数でもって、２番目のパルスまた必要に応じてさらなるパルスが形成される。アナログ・ディジタル変換器Ａ／Ｄにおいて量子化閾値を上回り、その結果発振回路ＡＳによってゼロ位置が検出される場合には、発振回路ＡＳによってイネーブル信号３１０を用いて位相制御回路が始動される。位相制御回路は振動と同期する。この同期が行われると即座に、位相制御回路ＰＬＬは、スイッチング素子３７０が閉じられ、且つスイッチング素子３８０が開かれるように同期信号３６０を切り換える。この時点において位相信号１４０の信号経路はスイッチング素子１３０と接続されており、開始位相信号３５０の信号経路は遮断されている。これにより位相制御回路ＰＬＬは振動回路の位相制御を実施し、また通常の動作状態に達する。制御信号ＡＳはディジタルの電圧信号２００に基づいて、振幅および振動の周波数をゼロ位置の検出およびこのゼロ位置の間隔のカウントによってさらに監視する。以下では、本発明による振動回路およびその種の振動回路のための本発明による作動方法を図面に示した実施例に基づき詳細に説明する。
【００４３】
発振回路ＡＳは、振動回路の電気的な駆動経路に給電電圧が供給され始めた後に所定のパルスを機械的な発振器、すなわちセンサ素子ＳＥに供給するため、センサの共振周波数でもって漸次的に弱まる振動となるセンサ素子ＳＥの応答を検出するため、また同相でさらなるパルスをセンサ素子に供給するために使用される。
【００４４】
本発明によれば、発振回路ＡＳはセンサ振動の２つの同じ方向のゼロ通過間の時間を測定する。以下では、例として正のゼロ通過を基準として選択する。正のゼロ通過は図５においてマーキングされており、したがって例として規定されている。
【００４５】
２つの正のゼロ通過の時間間隔を測定することによって周期持続時間を計算することができる。測定されたこの第１の周期持続時間に基づき、発振回路ＡＳは測定のために使用される第１の振動周期持続時間に続く第２の振動周期時間において、さらなるパルスが同相でセンサ素子ＳＥに供給されなければならない時点を計算する。第２の周期持続時間の長さも発振回路ＡＳによって測定され、その測定結果はやはり第３の振動周期におけるパルスを計算するために使用される。
【００４６】
本発明によれば周期持続時間の測定は、発振回路ＡＳにおける電子カウンタに基準クロックが供給されることにより行われる。この基準クロックはセンサ素子ＳＥの駆動振動周波数または固有周波数よりも著しく高い周波数を有する。図３に示されている実施例においては、このクロックは位相制御回路ＰＬＬにおける発振器から発振回路ＡＳに供給されるクロック信号３００である。ディジタル電圧信号２００の新たな正のゼロ通過が生じる度に、発振回路ＡＳにおけるカウンタはリセットされ、カウントが新たに開始される。
【００４７】
機械装置および少なくとも部分的にディジタル形式の電子装置からなる本発明によるマイクロシステムの振動条件を満たすために、十分に多くのエネルギが電気的な駆動経路から機械的な発振器ＳＥに供給され、機械的な発振器ＳＥにおいて考えられる全てのエネルギ損失が補償調整されなければならない。このために駆動コンデンサＡ１またはＡ２において駆動電圧１２０を用いて形成される周期的な駆動パルスはセンサ素子ＳＥの可動性の質量体の振動と適切な位相関係を有していなければならない。最大限にエネルギを伝達するためには９０°の位相差が適している。この関係が図５に示されている。
【００４８】
図５は振動振幅および振動回路によってトリガされるパルスの時間的な信号経過を示す。上のグラフには、アナログの電圧信号１１０によっても実質的に表されているような、センサ素子ＳＥの可動性の質量体の振動振幅が時間にわたりプロットされている。振動の正のゼロ通過がマーキングされている。下のグラフには上述の振動における最大限のエネルギ伝達のために適切な時間的な対応付けがなされている駆動パルスが示されている。
【００４９】
パルスの開始はセンサ振動の正のゼロ通過に対して９０°位相シフトされている。本発明によれば、駆動パルスの開始時点は最後に測定された発振器周期持続時間の長さを表すカウンタ状態が４で除算されることにより検出される。発振器周期持続時間の目下実行されている測定においてカウントアップしているカウンタがこの計算された値に達すると、相応の駆動電圧１２０が適切な駆動電極Ａ１またはＡ２を介してセンサ素子ＳＥに印加されることにより駆動パルスが供給される。この回路の実現形態は周期持続時間の測定結果が物理的な時間を表すのではなく、単にクロックの数を表すという特性を有する。このクロックの周期持続時間を正確に定義する必要はない。これにより、非常に簡単なクロック発生器を使用することができるという利点が得られる。カウンタクロックに対する安定化の要求は、発振器周期毎のカウンタクロックの変化が僅かにしか許容されない程度にまで低減される。本発明の簡単な実施形態においては、４での除算は、カウンタ状態を表すディジタル語が２桁右シフトされることによってハードウェアにより効率的に実現され、これによりこの値のビットの重要性は係数４低減される。
【００５０】
センサ素子ＳＥへの初期パルス、アナログ・ディジタル変換器Ａ／Ｄの上流側における容量・電圧変換器Ｃ／Ｕにおけるアナログの増幅器およびアナログ・ディジタル変換器Ａ／Ｄの量子化閾値は、パルスの結果としていかなる場合においても、アナログ・ディジタル変換器Ａ／Ｄの少なくとも１つの量子化閾値を上回るように設計されなければならない。容量・電圧変換器Ｃ／Ｕにおけるアナログ増幅器の増幅およびアナログ・ディジタル変換器Ａ／Ｄの増幅が、振動を開始するシステム状態のために設けられている設計仕様から偏差する場合、本発明によれば切換可能な増幅が実現される。
【００５１】
容量・電圧変換器Ｃ／Ｕにおけるアナログ増幅器の増幅およびアナログ・ディジタル変換器Ａ／Ｄの増幅の設計は、２つのブロックに対する給電電圧がオンされたときに最大の増幅が調整されるように行われる。機械装置の発振器振幅が増すにつれ、イベント制御式に増幅が段階的に低減される。これは図３の例においては、容量・電圧変換器Ｃ／Ｕにおけるアナログ増幅器の増幅を切り換える増幅器制御信号３３０と、アナログ・ディジタル変換器Ａ／Ｄの増幅を切り換えるディジタル増幅器制御信号３４０により行われる。容量・電圧変換器Ｃ／Ｕのアナログ増幅器の増幅の低減を、アナログ・ディジタル変換器Ａ／Ｄの増幅の低減とは別個に行うことができる。本発明によれば増幅を低減する際に、センサ素子の機械的な振動がアナログ・ディジタル変換器Ａ／Ｄにおいて量子化閾値を上回っていないかが常に考慮される。
【００５２】
容量・電圧変換器Ｃ／Ｕにおける増幅を切り換えることにより実施形態によっては、アナログの容量・電圧変換器Ｃ／Ｕによって惹起される位相シフトが調節された増幅に依存するという危険が生じる。
【００５３】
この場合本発明によれば、アナログの容量・電圧変換器Ｃ／Ｕ内に生じる位相シフトが発振回路ＡＳのディジタルの部分によって補償される。
【００５４】
このことを例えば、センサ素子にパルスが供給されるべき、計算されたカウンタ状態が、アナログの容量・電圧変換器Ｃ／Ｕによる位相シフトを補償するオフセット値だけ変化されることによって実現することができる。
【００５５】
図４は発振回路およびバンドパスフィルタを備えた本発明によるディジタル振動回路を示す。起こりうる信号シフト（オフセット）に依存せずに機械的な振動のゼロ通過を識別できるようにするために、本発明のこの実施形態においては図３から既知の装置に付加的にバンドパスフィルタＢＰが電気的な駆動経路内、より正確には機械装置と電子的なゼロ通過検出器との間の電子的なチェーン内に設けられている。バンドパスフィルタＢＰは駆動共振周波数を上回る周波数領域におけるノイズを同様に抑制するという付加的な利点を提供する。
【００５６】
電気的な駆動経路におけるバンドパスフィルタＢＰに関して考えられる配置は、アナログ・ディジタル変換器Ａ／Ｄの直後の位置を表す。まさに将来の高密度パッケージの半導体製造プロセスを考慮するとこの本発明による位置は、ディジタル形式の実施によりチップ面積を節約することができ、温度依存性が存在せず、また長時間ドリフトおよび僅かなＥＭＶ問題を懸念しなくてよいという利点が提供される。
【００５７】
本発明によれば、前述した増幅のイベント制御式の切り換えをディジタルの状態自動判定装置によって実現することができる。図３および図４による実施例においては、この状態自動判定装置またはこの制御装置が制御回路ＡＳ内に包含されている。機械的な振動振幅が十分に高く、且つ所定の閾値を上回ると、ある状態から次の状態へと遷移し、この際に容量・電圧変換器Ｃ／Ｕないしアナログ・ディジタル変換器Ａ／Ｄ内のアナログの増幅器における増幅に対する相応の介入操作が行われる。例えば、電磁的なノイズに基づき不当な状態遷移が行われる危険が存在する。したがって、いかなる状態においても逆方向への遷移が行われ、これによりアナログ・ディジタル変換器Ａ／Ｄの入力側においては量子化閾値をもはや上回ることなく、相応にバンドパスフィルタＢＰの出力側においてはゼロ通過がもはや識別されない場合に特殊な動作状態での逆方向の遷移が行われることが考慮される。
【００５８】
本発明によれば電気機械的な発振器の発振フェーズの間に、センサ素子ＳＥに対するパルスを形成するための電圧が最大に選択される。このことは振動振幅が閾値を上回るまで続く。この閾値は本発明によれば、発振フェーズの大部分の間はセンサ素子ＳＥに対するパルスの高さが最大に維持されるように振動の目標振幅の近くに位置する。電気機械的な発振器の形の本発明による振動回路の前述の実施例においては、発振フェーズの持続時間は最大の高さのパルスでの後続の励起によって最小になる。発振器振幅が閾値をまだ上回らない限り、ディジタルの制御器ＡＧＣの入力は０に維持される。本発明によれば、発振器振幅に関する閾値を上回った後に初めて、振動振幅を制御する制御器ＡＧＣがイネーブルされる。
【００５９】
図２には、ヨーレートセンサにおける駆動回路のための例として使用されるべきブロック回路図が示されている。本発明によればその種の駆動回路におけるＰＬＬの制御は発振回路ＡＳによって以下のように制御される。
【００６０】
発振の開始時に位相制御回路ＰＬＬはイネーブルされておらず、またＰＬＬによって形成されるクロックは一定の周波数で振動する発振器によって導出される。機械的な振動がアナログ・ディジタル変換器Ａ／Ｄの量子化閾値を上回るために必要な振動振幅を上回ったときに初めて、位相制御回路ＰＬＬはイネーブルされ、発振器周波数をロックすることができる。これにより、発振の間はデューティ比が明確に規定されており、またクロック制御されるアナログの回路は発振を開始するための十分な時間を有し、これにより全ての増幅が駆動回路のアナログの部分において規定されているという利点がもたらされる。位相制御回路ＰＬＬが同期している場合には、センサ素子ＳＥへのパルスの時間的な制御が位相制御回路ＰＬＬによっても行われる。
【００６１】
目的は、電気機械的な発振器がセンサ素子ＳＥの駆動共振周波数で発振することである。この目的は、センサ素子ＳＥが複数の固有モードを有し、このモードで発振器が同様に発振する可能性がある場合に危険に晒される。本発明の有利な実施形態においては、電気機械的な発振器が発振することができる周波数帯域はその中心に所望の駆動共振周波数がある周波数領域に制限される。本発明によれば、パルスをセンサ素子ＳＥに供給することができる許容周波数領域の幅は、不所望な固有モードの周波数が許容周波数領域外にあるように選定される。これを実現するための例示的な可能性は、図３を参照して既に原理的に説明した周期持続時間の測定における介入操作である。周期持続時間は２つの正のゼロ通過間の基準クロックの数が電子カウンタによって検出されることによって測定される。本発明によれば、検出された正のゼロ通過の有効性はカウンタの目下の状態に依存する。例えば過度に高い周波数を除去するために、正のゼロ通過は所定のカウンタ状態（閾値カウンタ状態）を超えた後に初めて有効なものとして許容される。閾値カウンタ状態に達する前に正のゼロ通過が検出される場合には、ゼロ通過が無視され、閾値カウンタ状態よりも大きい正のゼロ通過が検出されるまでカウンタがカウントを続ける。このようにして不所望なセンサ固有モードの発振が阻止される。
【００６２】
発振器がパルス列ないしインパルスによって励起される。これらのパルスの側縁がクロストークによって発振器振幅の測定を妨げる危険が存在する。まさに発振の間は過度に少ない発振器振幅に基づきこの危険が生じる可能性がある。これにより生じる問題を回避するために、本発明によればパルスの側縁と振幅の測定は時間領域において分離される（時間多重）。測定はパルスの側縁がアクティブではない所定の期間において時間離散的に行われる。
【００６３】
さらには別の実施例、殊に本発明の種々の実施形態の前述した個々の特徴の組み合わせも考えられる。
【図面の簡単な説明】
【００６４】
【図１】従来技術によるアナログの振動回路。
【図２】本発明による振動回路。
【図３】発振回路を備えた本発明による振動回路。
【図４】発振装置およびバンドパスフィルタを備えた本発明による振動回路。
【図５】振動振幅および発振回路によってトリガされるパルスの時間的な信号経過。
【図１】
2008527340.tif 000003
【図２】
2008527340.tif 000004
【図３】
2008527340.tif 000005
【図４】
2008527340.tif 000006
【図５】
2008527340.tif 000007
【国際調査報告】
2008527340.tif 000008
2008527340.tif 000009
2008527340.tif 000010
2008527340.tif 000011
2008527340.tif 000012
2008527340.tif 000013