(57)【要約】  ＤＣ／ＤＣコンバータにおいて複数の出力電圧を供給する装置。この装置は、負荷回路（１１）を介して交番磁気エネルギが供給される直列インダクタンス（１４）と、このインダクタンスに結合された第１のダイオード（１６）を有する第１の出力回路及び第１の出力負荷（１８）に第１の出力電圧を供給する第１のキャパシタ（１７）と、第１の出力電圧を制御するためにインダクタンスに十分な電力を供給するよう負荷回路を制御する制御回路（１９）と、予備ダイオード（２１）、スイッチング素子（２２）及び予備出力負荷（２４）に予備出力電圧を供給する予備キャパシタ（２３）を有し予備出力電圧が第１の出力電圧よりも低いものとした少なくとも１つの予備出力回路と、少なくとも１つの予備制御回路（２５）とを有する。スイッチング素子は、予備ダイオードのアノードの電圧が予備キャパシタの予備電圧よりも高くなる前に「オン」し、予備出力電圧を所定の予備出力電圧に維持するよう予備出力回路に十分なエネルギを伝送したときに「オフ」にするよう制御される。
2008507950.tif 000002
【特許請求の範囲】
【請求項１】
複数の出力電圧を供給する変換器であって、
負荷回路を介して交番磁気エネルギが供給される直列インダクタンスと、
前記インダクタンスに結合されたダイオードを有する第１の出力回路及び第１の出力負荷に第１の出力電圧を供給するキャパシタと、
前記第１の出力電圧を制御するために前記インダクタンスに十分な電力を供給するよう前記負荷回路を制御する制御回路と、
予備ダイオードと、スイッチング素子と、予備出力負荷に予備出力電圧を供給するための予備キャパシタとを有し、前記予備出力電圧が前記第１の出力電圧よりも低いものとした、少なくとも１つの予備出力回路と、
前記スイッチング素子を、前記予備ダイオードのアノードの電圧が前記予備キャパシタの予備電圧よりも高くなる前に「オン」し、前記予備回路の出力電圧に関係した所定の時間が経過したときに「オフ」にするよう制御する少なくとも１つの予備制御回路と、
を有する変換器。
【請求項２】
請求項１に記載の変換器であって、前記スイッチング素子は、前記インダクタンスの電圧が負で前記予備ダイオードが逆バイアスされているときに「オン」に切り換えられる、変換器。
【請求項３】
請求項１に記載の変換器であって、前記スイッチング素子は、前記インダクタンス電圧がゼロのときの時点の後で前記インダクタンス電圧が前記予備出力電圧に達したときの時点の前に「オン」に切り換えられる、変換器。
【請求項４】
請求項１に記載の変換器であって、前記予備制御回路は、所定の電圧が得られるまで当該電圧を増大させこれにより効果的に前記スイッチング素子を「オフ」に切り換えるため、前記インダクタ電圧の負の半周期において負の電圧に接続され、前記インダクタ電圧の正の半周期において充電されるタイミングキャパシタを有する、変換器。
【請求項５】
請求項４に記載の変換器であって、前記タイミングキャパシタは、前記予備出力電圧により反転制御される電流源に接続される、変換器。
【請求項６】
請求項１に記載の変換器であって、前記第１の予備回路と並列に前記インダクタに接続される少なくとも１つの他の予備回路をさらに有する変換器。
【請求項７】
請求項１に記載の変換器であって、前記インダクタは、中央タップを備えた巻線を有し、前記主出力電圧は、前記インダクタ電圧の１サイクルの一方の半部においては当該インダクタ巻線の一部分から、当該サイクルの他方の半部においては当該他の部分から発生されて、主出力電圧に倍のリップル周波数を付与するものとした、変換器。
【請求項８】
請求項１に記載の変換器であって、前記インダクタは、中央タップを備えた巻線を有し、前記予備電圧は、前記インダクタ電圧の１サイクルの一方の半部においては当該インダクタ巻線の一部分から、当該サイクルの他方の半部においては当該他の部分から発生されて、予備出力電圧に倍のリップル周波数を付与するものとした、変換器。
【請求項９】
請求項６に記載の変換器であって、前記予備回路の幾つかの構成部は、前記予備回路に共通している、変換器。
【請求項１０】
請求項１に記載の変換器であって、前記インダクタは、中央タップを備えた巻線を有し、少なくとも１つの予備電圧は、前記インダクタ電圧の１サイクルの一方の半部においては当該インダクタ巻線の一部分から、当該サイクルの他方の半部においては当該他の部分から発生される、変換器。
【請求項１１】
請求項１に記載の変換器であって、前記インダクタは、前記主回路に接続される巻線とは異なる巻数を有し少なくとも１つの予備回路に接続されている他の巻線又はタップを有する、変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の出力電圧を供給する変換器に関する。
【背景技術】
【０００２】
米国特許出願に係る文献のＵＳ６，３４４，９７９には、ＤＣ／ＤＣコンバータが開示されている。このコンバータは、ＬＬＣ共振タンク（LLC Resonant Tank）に接続され、さらに変圧器の一次側に接続された方形波発生器を有する。変圧器の二次側は、ＤＣ電圧を出力負荷回路に供給する整流回路を有する。このコンバータは、出力調整をなすために可変周波数スイッチングで動作する。しかしながら、ＵＳ６，３４４，９７９は、独立して制御される複数の出力電圧を開示していない。
【０００３】
米国特許出願に係る文献のＵＳ６，５５２，９１７からは、複数の出力電圧を供給するＤＣ／ＤＣコンバータが知られており、当該文献は、一次被切換回路と複数の並列接続出力回路を有する二次回路とを備えた変圧器を含む複数出力フライバックコンバータを開示している。各出力回路は、スイッチと、二次側電圧の迅速かつ精細な制御を行い１ないし５パーセントのオーダで当該負荷の小さな変動を補償する高速のローカルフィードバックループとを有する。しかしながら、ＤＣ／ＤＣコンバータは、５パーセント未満が当該ローカルフィードバックループにより制御されることからも分かるように、制御が難しい。また、これらスイッチは、電圧が高いときに切り換わり、大きなスイッチング損失を生じ、このコンバータの性能を悪くするものである。
【０００４】
米国特許出願に係る文献のＵＳ５，９４９，６５８には、他の複数出力ＤＣ／ＤＣコンバータが開示されている。このコンバータは、変圧器に対してＤＣ電源からの交流電圧をかけるためのスイッチング回路を有する。このスイッチング回路のデューティサイクルは、制御される。二次側の電圧は、全波出力を形成するために中央にタップ付けされた構成の２つのダイオードにより整流される。この出力は、一次出力電圧として用いられ、一次側スイッチング回路へのフィードバックにより調整される。予備の出力電圧は、当該予備の出力を調整するために
二次側スイッチと予備のＰＷＭコントローラとを用いて形成される。ダイオードのようなバイパス素子を用いることによって、制御性を低くして損失を少なくすることができる。当該予備の回路は、一次出力電圧と同じ出力電圧を生成する。このスイッチは、ダイオードが導通し始めてから短い時間期間の後に開成させられる。
【０００５】
このＤＣ／ＤＣコンバータは、バイパス素子を加えることによって電力損失を減らすが、実質的に異なる出力電圧を供給することができない。さらに、このスイッチは、電圧が高いときに「オン」に切り換わるので、当該スイッチ時間の間スイッチ損失を招く。
【０００６】
ＵＳ６，３４４，９７９に記述されているＤＣ／ＤＣコンバータのような従来のＤＣ／ＤＣコンバータが用いられる或る種の用途においては、より低い電圧レベルで１つ又は複数の出力を供給することが要求される。例えば、２４Ｖの出力電圧を供給するＤＣ／ＤＣコンバータを、１２Ｖ及び５Ｖなどの出力電圧も必要とする用途に用いることがある。ＤＣ／ＤＣコンバータにおいて、当該変換が高い効率及び低い熱放散をもって行われることができれば、常に優れたものとなる。さらに、負荷条件を含むことなく、予備出力電圧の制御性が高いことが望ましい。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、調整された第１の出力電圧に加えて、少なくとも１つの他の、好ましくは低めの、局部制御回路により制御される予備出力電圧を供給することができる変換器を提供することである。
【課題を解決するための手段】
【０００８】
本発明は、独立請求項により規定される。従属請求項は、効果的な実施例を規定する。
【０００９】
本発明は、予備のダイオードのアノードの電圧が予備のキャパシタの予備電圧よりも高くなる前に当該スイッチング素子を「オン」に制御すること、及び当該予備回路の出力電圧に関係する所定時間が経過したときに当該スイッチング素子を「オフ」にすることを含む。これにより、インダクタの電圧が立ち上がり始めるときに当該スイッチが常に「オン」とすることができる。当該予備回路は、より低い出力電圧を有し、これにより、当該スイッチング素子がオフに切り換わるまで予備ダイオードを電流が最初に通過する。ここで、電流は通常出力に通過し、第１のダイオードを通じて第１のキャパシタをチャージすることになる。インダクタの磁気エネルギが低すぎる場合、第１の出力制御回路は次のサイクルでインダクタへの磁気エネルギを増大させる。逆の場合は減少させる。したがって、予備出力回路は、第１の出力回路がそれを知ることなく第１の出力回路から或る程度のエネルギを「こっそり持ち出す」のである。これは、第１の制御回路が両方の回路に十分なエネルギを維持するように動作することを意味している。
【００１０】
本発明の実施例において、前記スイッチング素子は、前記インダクタンスの電圧が負で前記予備ダイオードが逆バイアスされているときに「オン」に切り換えられる。代替実施例としては、前記スイッチング素子は、前記インダクタンス電圧がゼロのときの時点の後で前記インダクタンス電圧が前記予備出力電圧に達したときの時点の前に「オン」に切り換えられる。この態様において、スイッチ素子は、電流がゼロになったときに「オン」に切り換えられる。これはスイッチ損失がないことを意味している。
【００１１】
その他の実施例では、前記予備制御回路は、タイミングキャパシタを有する。このタイミングキャパシタは、当該インダクタの電圧の負の半期間において負の電圧に接続され、これにより、当該スイッチング素子は、オンに切り換えられ、また、当該タイミングキャパシタは、所定のタイミングキャパシタ電圧が得られるまで当該タイミングキャパシタ電圧を増大させこれにより前記スイッチング素子をオフに切り換えるため、前記インダクタの電圧の正の半期間においてチャージされる。
【００１２】
さらに以下に説明されるように、複数の予備の出力電圧を供給する複数の予備回路が構成可能である。
【００１３】
以下、本発明のさらなる目的、特徴及び効果を、本発明の実施例及び添付図面に基づいて詳細に説明する。
【発明を実施するための最良の形態】
【００１４】
図１には、本発明によるＤＣコンバータの実施例が示されている。このコンバータは、一次側１３及び二次側１４を有する変圧器に接続されるインダクタ１２として示されている誘導素子に磁気エネルギを供給する負荷回路１１を有する。この負荷回路は、ＵＳ６，３４４，９７９に示されるようなＬＬＣ共振タンク回路（LLC Resonant Tank circuit）又は以下に詳しく説明するようにエネルギを供給する別の回路とすることができる。
【００１５】
主出力回路１５は、この変圧器の二次側１４に接続される。回路１５は、変圧器の二次側１４とキャパシタ１７との間に接続されるダイオード１６すなわち整流素子を有する。このキャパシタは、２４Ｖとすることができる所定の主電圧で主負荷１８に出力電圧を供給する。主出力回路１５は、さらに出力制御回路１９に接続され、この制御回路が所定の出力電圧を得るように十分なエネルギを供給するよう負荷回路１１を調整する。或るサイクルにおいて出力電圧に達しないと、負荷回路１１は次のサイクルにおいてより大きな電力を供給し、逆に達していれば小さな電力を供給する。
【００１６】
予備出力回路２０も、変圧器の二次側１４に接続される。予備出力回路２０は、ダイオード２１、スイッチ素子２２、キャパシタ２３、予備負荷２４、及びスイッチ２２を制御する局部予備制御回路２５を有する。この予備出力回路は、主出力電圧よりも低い例えば１２Ｖの出力電圧を供給するように構成される。これは、以下に説明するように予備制御回路２５によって制御される。
【００１７】
他の予備出力回路を構成するようにしてもよい。したがって、主出力電圧よりも低い出力電圧を有する第２の予備回路が構成可能である。但し、コンバータ全体の制御性は、多すぎる予備出力電圧によってより困難なものとなると考えられるが、ついては以下を参照されたい。
【００１８】
図２には、予備制御回路２５を有する予備出力回路の実施例が示される。
【００１９】
制御回路２５は、例えば２．５Ｖの基準電圧（Ref V.）４２に接続される正の入力を有する増幅器４１を有する。増幅器４１の負の入力は、出力キャパシタ２３にわたり接続される抵抗分圧ネットワーク４３，４４に接続される。抵抗器４３，４４は、当該出力キャパシタ電圧が所定の公称出力電圧にあるときに正の端子の電圧が当該基準電圧に等しくなるように調整される。増幅器４１は、プリセット可能なゲインを有することができる。したがって、この増幅器の出力電圧は、実際のキャパシタ出力電圧と当該公称電圧との差の測定値である。キャパシタ出力電圧が低いほど、当該増幅器の出力電圧は高い。したがって、当該増幅器の出力電圧は、キャパシタ出力電圧に反比例している。
【００２０】
増幅器４１の出力は、比較器５２の正の入力に接続される。比較器５２の負の入力は、タイミングキャパシタ４５に接続される。タイミングキャパシタ４５はまた、充電抵抗器４８を介してキャパシタ２３の正の出力電圧に接続される。したがって、抵抗器４８は、キャパシタ４５をチャージする。
【００２１】
タイミングキャパシタは、ダイオード４９に並列接続され、さらに抵抗器５０及びダイオード５１を介して変圧器の二次側に接続される。変圧器の二次側１４が負であるとき、ダイオード４９，５１及び抵抗器５０は、キャパシタ４５を放電させ、当該キャパシタに対して１ダイオード降下分の負電圧（約−０．８Ｖ）をかける。
【００２２】
比較器の出力は、ＭＯＳＦＥＴトランジスタとすることができるスイッチトランジスタ２２のゲートに接続される。比較器５２の出力が高いときスイッチトランジスタは「オン」であり、キャパシタ５２の出力が低いときスイッチトランジスタ２２は「オフ」である。
【００２３】
当該制御回路は、図３に示される図を参照して次のように動作する。図３は、その上の図ａ）で変圧器の二次側１４の電圧ＶＩを示している。２番目の図ｂ）は、充電キャパシタ４５にかかる電圧ＶＣである。３番目の図ｃ）は、スイッチトランジスタ２２のゲート電圧ＶＧでもある比較器５２の出力電圧である。４番目の図ｄ）は、スイッチトランジスタを通じる電流ＩＴである。
【００２４】
二次巻線の電圧の負の半周期において、パワーダイオード１６及び２１は逆バイアスされ非導通となる。但し、制御回路のダイオード４９及び５１は、導通状態にあり、タイミングキャパシタ４５において優勢となっている電荷を放電し、これにより当該タイミングキャパシタにおいて約−０．８Ｖの電圧ＶＣとなる。比較器５２は、その負の端子においてこの負の電圧を受ける。これは、比較器の出力ＶＧが正であり、スイッチトランジスタ２２を「オン」することを意味する。比較器５２の正の入力は、以下に説明するように増幅器によって決められたタイミング電圧に維持される。
【００２５】
かくしてスイッチトランジスタ２２は、変圧器の二次側１４の電圧が時刻ｔ０において正になったときに既に「オン」となっている。
【００２６】
時刻ｔ１までの第１の短い時間期間において、二次側１４の電圧ＶＴは、１２Ｖの公称電圧を有する予備出力回路の電圧に達するまで上昇する。したがって、ダイオード３１は、二次側１４の電圧が１２Ｖになったときに、順バイアスされ、電流の伝導を開始する。この電流は、ゼロから始まり、図３の４番目の図に示されるように増大する。変圧器の二次側１４の電圧は、増大しない。
【００２７】
二次側の電圧が負にならないので、ダイオード４９及び５１は逆バイアスされ、導通しない。したがって、タイミングキャパシタ４５は、図３の２番目の図（ＶＣ）に示されているように遅いレートで充電抵抗器４８を介して負荷がかけられる。
【００２８】
タイミングキャパシタにかかる電圧が比較器５２の正の入力におけるタイミング電圧に達するとき、比較器５２は、高い出力電圧から低い出力電圧に変わり、これにより時刻ｔ２においてスイッチトランジスタ２２を「オフ」にする。
【００２９】
タイミング電圧は、増幅器４１によって制御される。出力キャパシタ２４の出力電圧が、例えば電圧を維持するのにさらなるエネルギが必要であることを意味する増大された負荷により減少すると、増幅器４１の出力電圧したがってタイミング電圧は増大することになる。これは、スイッチトランジスタ２２が後の時点で「オフ」に切り換えられ、これにより出力電圧が上向きに調整されることになり、またこれとは逆の場合もあることを意味している。このタイミング電圧は、１サイクルにおいて比較的一定に維持される。増幅器４１のゲイン及び帯域幅は、負荷調整やノイズ様態などについて良好な性能を呈するように調整可能である。
【００３０】
スイッチトランジスタ２２が「オフ」されるとき、変圧器からの電流は、別の態様をとる必要があり、そこではメインのダイオード１６を介してメインのキャパシタ１７及びメインの負荷１８を通過する。当該電流がダイオード２１からダイオード１６へ伝送されるときには電流強度は維持されるが、増大のレートは変わりうる。
【００３１】
主出力コントローラ１９は、変圧器に対するエネルギ供給を調整しそのエネルギが最後の回路である主回路にとって十分なものとなるようにする。
【００３２】
図４は、図２の制御回路のより具体的な実施例を示している。この増幅器は、調整可能な高精細シャントレギュレータであるタイプＴＬ４３１の被制御型ツェナーダイオード６１として具現化される。抵抗ネットワーク４３，４４は、このツェナーダイオードの基準端子に接続され、２．５Ｖの制御電圧を有する。かかるツェナーダイオードのアノードは、グランドに接続され、カソードは抵抗器６２を介して正の端子に接続される。ＰＮＰトランジスタ６３のベースは、ツェナーダイオード６１と抵抗器６２との結合部に接続される。このトランジスタのエミッタは、抵抗器６４を介して正の端子に接続され、同トランジスタのコレクタは、直接、タイミングキャパシタに接続される。この回路は、出力キャパシタの出力電圧により決められる電流によりタイミングキャパシタ４５をチャージする電流源として動作する。当該出力キャパシタの電圧が減少すると、ＴＬ４３１の制御端子の電圧も減少することになる。これにより、抵抗器４４を通じた電流も減少し、トランジスタ６３を通じた電流が減少することになる。したがって、タイミングキャパシタは、低い電流により、したがって低い増大レートによりチャージされることになる。
【００３３】
比較器は、タイミングキャパシタ４５に接続されるベースを有するＮＰＮトランジスタ６５により構成される。そのエミッタはグランドに接続され、コレクタは、抵抗器６０を介してＭＯＳＦＥＴスイッチトランジスタのゲートに接続され、さらに第２の抵抗器６７を介して主出力回路の出力電圧に接続される。したがって、ＰＮＰトランジスタ６３が導通状態でないときには、ＭＯＳＦＥＴトランジスタのゲートは高電圧にクランプされ、これによりスイッチトランジスタは「オン」に維持される。
【００３４】
図４の回路の動作は、図２の回路の動作と同様である。ＰＮＰトランジスタ６３は、実際の出力電圧に依存し１スイッチングサイクル内では概ね一定である電流によりタイミングキャパシタ４５をチャージする。タイミングキャパシタの電圧が約０．７Ｖに達するとき、ＮＰＮトランジスタ６５は、導通状態となりＭＯＳＦＥＴトランジスタ２２のゲート電極を効果的に接地し、これによりスイッチトランジスタは「オフ」に切り換えられる。ＰＮＰトランジスタ６３の充電電流は、ＮＰＮトランジスタ６５に対するベース電流を維持しこれをその導電状態に保つのに十分である。したがって、タイミングキャパシタにかかる電圧は、約０．７Ｖのままであり、スイッチトランジスタ２２は「オフ」のままである。
【００３５】
二次巻線電圧の負の半サイクルにおいては、タイミングキャパシタは、前述したように約−０．８Ｖの負の電圧に放電される。したがって、スイッチトランジスタを「オン」に保つために、ＮＰＮトランジスタ６５は、「オフ」に切り換えられ、ＭＯＳＦＥＴスイッチトランジスタのゲートは再び高くされる。
【００３６】
ＮＰＮトランジスタは、サイリスタ又は高速スイッチオフのための同様の手段の如き他のスイッチ素子に置き換えることもできる。
【００３７】
図２の回路と図４の回路との動作の違いは、図２においてはキャパシタ５２のタイミング電圧が誤差増幅器４１の出力に応じて変わるのに対し、図４においては、比較器レベルが一定でタイミングキャパシタ４５にかかる電圧、すなわちタイミングキャパシタ４５のチャージ電流の上昇レートが構成部６１〜６４の手段により変わることである。
【００３８】
図５は、変圧器の二次巻線が中央タップを備えた巻線を有する代替えの構成例を示している。この巻線の一方の半分は、予備出力電圧７０を生成するために上述したように用いられる一方、同巻線の他方の半分は、他の予備出力電圧８０を生成するために他の半周期において用いられる。出力電圧７０及び８０は逆位相で生成されるので、すなわち一方は他方がアイドルのときのものなので、２つの出力は、ＲＭＳ電流リップルの半分を有する予備出力電圧を供給し周波数を半分にするために合成可能である。これは非常に有利である。何となれば、出力電圧は、より簡単に平滑化され、或いは平滑化の要らないものとなる可能性もあり、これにより構成要素を節減することとなるからである。
【００３９】
図６には、このような合成された回路が示される。図４の回路が用いられると、構成要素４３，４４，６１及び６２は共通したものとすることができる。各回路部分のスイッチトランジスタは同時には動作しないので、適切なタイミング回路によって動作させられる単一のスイッチトランジスタを用いることができる。
【００４０】
図５の回路は、各ブランチにおいて第２の予備出力回路を加えることによって拡大可能であり、異なる５つの出力電圧を提供することになる。
【００４１】
図５の予備出力電圧は、異なっている必要はない。したがって、１２Ｖの２つの出力電圧が２４Ｖの主出力電圧と一緒に供給されるようにしてもよい。主出力電圧よりも高い出力電圧を発生することができるが、制御の実現性が厳しいものとなる可能性がある。
【００４２】
変圧器には、各々が１つ又は複数の分離された出力回路に接続される複数の出力巻線が設けられるようにしてもよい。多数の巻回数を用いることによって、出力電圧は主出力電圧よりも高くすることができる。
【００４３】
但し、ここでも制御性は複数の出力電圧によりさらに困難なものとなる。
【００４４】
予備出力回路は、主出力回路から電流を「こっそり持ち出す」。但し、主たるフィードバック制御は、この付加的な出力回路について認識せず、あたかも当該主回路が全ての電流を引き込むかの如く動作する。したがって、フィードバック制御は、両方の回路について動作する。これら回路は、互いに作用し合うが、調整（レギュレーション）が全ての実用例における限界内で良好なものとなるといった限定された程度においてのみ作用し合う。
【００４５】
予備出力回路の無負荷状態を提供することもできる。負荷が接続されていないと、出力電圧は公称値又は僅かにこれを上回るところに常にあることになる。そして、タイミングキャパシタは、ＰＮＰトランジスタ６３（図４参照）を通じて比較的高い電流によりチャージされる。タイミングキャパシタは、ｔ０ないしｔ１における時間期間において０．７Ｖにチャージされることになり、スイッチトランジスタ２２は、電流を通じ始める前に「オフ」に切り換えられることになる。
【００４６】
スイッチトランジスタが負のサイクル全体において「オン」に維持されることは必須ではない。時刻ｔ１の前に「オン」になっていることで十分である。したがって、ゼロ交差検出器を、時刻ｔ１の前に当該スイッチトランジスタを「オン」に切り換えるために用いることができる。時刻ｔ０とｔ１との間で（かつｔ０の少し前で）スイッチトランジスタ２２を「オン」に切り換えるために高いデルタＶを持つ二次電圧の部分を用いることもできる。
【００４７】
本発明の主たる思想は、正の期間の始まる前に全てのスイッチトランジスタを「オン」にすることである。そこでは、二次側１４の電圧が、各回路の出力電圧に基づいて次々に予備出力回路を自動的にチャージすることになる。最終的に、主回路がチャージされフィードバック制御が活性化される。
【００４８】
幾つかのケースにおける電力構成部以外の全ての回路は、集積回路に含ませることができ、カスタムメード（ＡＳＩＣ）とすることができることは、当業者には分かる。
【００４９】
低い電圧が発生される場合、集積回路は良好に果たす。しかし、高い電圧では、ディスクリートの部品が必要となる場合がある。
【００５０】
ＩＧＢＴ又はバイポーラトランジスタ或いは他の適切な手段の如き他のタイプのスイッチ素子を用いることも可能であり、同じことがダイオード２１にも当てはまる。
【００５１】
以上、本発明を特定の実施例について説明してきたが、本発明は、当該説明した種々の実施例に限定されるものではなく、本明細書を読む当業者にとっては明らかなように異なる態様で修正されたり組み合わせられたりすることが可能である。本発明は、添付の特許請求の範囲によってのみ定められる。
【００５２】
「有する」などの表現は、他の要素又はステップを排除するものではなく、単数表現は複数の要素を排除しない。また、請求項における参照符号は、当該請求項の範囲を限定するものと解釈してはならない。
【図面の簡単な説明】
【００５３】
【図１】本発明によるＤＣコンバータの実施例の概略的ブロック図。
【図２】図１のＤＣコンバータに含まれる予備制御回路の実施例の詳細図。
【図３】１サイクルにおける図２の実施例の電圧及び電流を示す図。
【図４】図２に示される制御回路のさらに詳細図。
【図５】本発明のさらなる詳細を示す図４と同様の詳細図。
【図６】本発明のまたさらなる詳細を示す図４と同様の詳細図。
【図１】
2008507950.tif 000003
【図２】
2008507950.tif 000004
【図３】
2008507950.tif 000005
【図４】
2008507950.tif 000006
【図５】
2008507950.tif 000007
【図６】
2008507950.tif 000008
【国際調査報告】
2008507950.tif 000009
2008507950.tif 000010