(57)【要約】  プロセッサは、入力信号における周期的な干渉信号成分を低減させて、所望の信号を得る。所望の信号は、或る期間の間、予め定められた特性値を有する。まず、干渉表現信号（Ｓ１〜Ｓ１３）を、所望の信号が予め定められた特性値を有する期間の間に現れる入力信号に基づいて格納する（ＳＷＭ１，Ｃ１〜Ｃ１３）。干渉表現信号（Ｓ１〜Ｓ１３）は、周期的な干渉信号の少なくとも１つの期間を表している。次に、干渉表現信号（Ｓ１〜Ｓ１３）に基づいて、周期的な干渉信号に対して補償（ＩＣＳ）を繰返し行う（ＳＷＭ２，ＳＵＢ）。
2008544620.tif 000002
【特許請求の範囲】
【請求項１】
入力信号における周期的な干渉信号成分を低減させて、所望の信号を得る信号処理装置であって、
前記所望の信号が予め定められた特性値を有している期間の間の入力信号に基づいて、周期的な干渉信号の少なくとも１つの期間を表す干渉表現信号を格納する第１の回路と、
前記干渉表現信号に基づいて、周期的な干渉信号に対して補償を繰返し行う第２の回路とを備える信号処理装置。
【請求項２】
前記第１の回路は、
前記入力信号のサンプリング値を取得するサンプル・ホールド回路と、
前記入力信号が予め定められた特性値を有している期間の間に取得したサンプリング値を格納するメモリセルのアレイとを備える、請求項１に記載の信号処理装置。
【請求項３】
前記サンプル・ホールド回路は、
前記入力信号における周期的な干渉信号の周波数を、Ｎ及びＭを整数値として、約Ｎ／Ｍで乗算したサンプリング周波数でサンプリング値を取得するように構成されている、請求項２に記載の信号処理装置。
【請求項４】
前記第１の回路は、
前記入力信号が予め定められた特性値を有している期間の間に取得した、様々なグループの入力信号の連続したサンプリング値に基づいて、前記干渉表現信号を確立するように構成され、当該グループの各々が前記周期的な干渉信号の１つの期間に対応する、請求項２に記載の信号処理装置。
【請求項５】
前記第１の回路は、前記所望の信号が予め定められた特性値を有している期間の間に取得した前記入力信号のそれぞれのサンプリング値を、前記メモリセルのアレイのそれぞれのメモリセルに書き込む書き込み回路配列を備え、
前記第２の回路は、前記メモリセルのアレイに格納された前記入力信号のそれぞれのサンプリング値を周期的に読み取って、干渉補償信号を生成する読み取り回路配列を備える、請求項２に記載の信号処理装置。
【請求項６】
クロストークによって周期的な干渉信号を誘発して影響を受けやすいクロック信号を受信するように結合されたプロセッサであって、前記プロセッサは、前記入力信号が予め定められた特性値を有している期間の間及び該期間の間以外にて、ほぼ同じレベルで動作するように構成されている、請求項１に記載の信号処理装置。
【請求項７】
入力信号における周期的な干渉信号成分を低減させて、所望の信号を得る信号処理方法であって、
前記所望の信号が予め定められた特性値を有している期間の間の入力信号に基づいて、周期的な干渉信号の少なくとも１つの期間を表す干渉表現信号を格納する干渉決定ステップと、
前記干渉表現信号に基づいて、前記周期的な干渉信号に対して補償を繰返し行う干渉補償ステップとを含む信号処理方法。
【請求項８】
信号処理装置にロードして、該信号処理装置が請求項７に記載の信号処理方法を実行するのを可能にする１組の命令を含むコンピュータプログラム。
【請求項９】
請求項１に記載の信号処理装置と、該信号処理装置が送出する出力信号を表現する情報表現デバイスとを備える情報表現システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の態様は、干渉補償器を備える信号処理装置に関する。例えば、信号処理装置は、表示されるためのビデオ入力信号を処理するビデオプロセッサとすることができる。本発明の他の態様は、信号処理方法、信号処理装置用のコンピュータプログラム、及び情報表現システムに関する。
【背景技術】
【０００２】
米国特許第６，３１０，５７０号には、クロック雑音干渉があるときに動作するアナログ−ディジタル変換器が開示されている。このアナログ−ディジタル変換器は、サンプリング・クロックの位相選択回路で構成されている。この文献では、アナログ−ディジタル変換器が、干渉雑音に対して適切なサンプリング期間で動作することができるようにしている。この位相選択回路は、サンプリング・クロックの複数の位相のうち適切なクロック位相を選択するものである。
【０００３】
米国特許第４，７６８，０９４号には、ビデオ信号における雑音をブランキング期間だけ検出する雑音抑制回路が開示されている。
【０００４】
米国特許出願第２００５／００９６００２号には、周期的な干渉信号を抑制する方法及びデバイスが開示されており、該デバイスは、周期的な干渉信号用の期間長を供給するユニットと、該周期的な干渉信号に対応する信号を検出する干渉検出ユニットと、該周期的な干渉信号に対応する当該信号を差分する差分ユニットとを備える。この干渉検出ユニットは、入力信号の多重化を実行し、該周期的干渉信号の期間長に応じて、多重化した入力信号をスケーリングして、周期的な干渉信号に対応する信号を検出する。この周期的な干渉信号に対応する信号は、音声の中断時に決定するべきである。これは、周期的な干渉信号に対応する信号を決定するのに、有用なデータ成分が音声の中断時には不在であるので、比較的少数の期間長にて平均化するのが可能になるという利点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、周期的な干渉信号成分を低減させるのに、それほど複雑でない方法を提供することにある。本発明は、独立請求項によって規定されている。従属請求項では、有利な例が規定されている。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、プロセッサは、所望の信号を含む入力信号を処理する。該所望の信号は、或る期間の間、予め定められた特性値を有している。干渉補整器は、該所望の信号が予め定められた特性値を有している期間の間に発生する入力信号に基づいて、干渉表現信号を格納する。この干渉表現信号は、周期的な干渉信号の少なくとも1つの期間を表している。干渉補整器は、干渉表現信号に基づいて、周期的な干渉信号に対して補償を行う。
【０００７】
本発明は、以下の態様を考慮に入れる。多くの信号処理アプリケーションでは、入力信号は、所望の信号だけではなく、1つ以上の干渉信号も含む。これは、様々に異なる処理を実行する様々に異なる回路が集積回路又はマイクロモジュールの一部を形成するので、これらの回路が互いに比較的近くにある信号処理アプリケーションにて、特に確認される。或る回路から別の回路への信号のクロストークは、他の回路内で干渉信号を誘発しうる。回路が互いに比較的近くにある場合、このようなクロストークを避けるのは困難である。更に、例えばフィルタリングによって、所望の信号と干渉信号とを区別するのは難しく、又は不可能でさえある。
【０００８】
干渉信号は、周期的な性質を有する。例えば、干渉信号は、或る回路から異なるクロック信号を有する別の回路への信号のクロストークに起因する。クロック信号の同期化は、干渉問題を軽減することができる。それぞれの回路用のそれぞれのクロック信号は、同一の周波数を有するか、又は基本クロック周波数の正確な整数倍の周波数を有する。それぞれのクロック信号のそれぞれの位相を適切に設定することは、クロック信号のクロストークに起因して生じる干渉信号が所望の信号を処理するのに悪影響を及ぼすことを避けることができる。前述した従来技術は、このアプローチを取っているように見える。
【０００９】
しかしながら、様々に異なる回路間の信号同期は、信号処理に悪影響を及ぼすか、又は不可能でさえある。例えば、ライン周波数を有する慣例のアナログビデオ信号は、好適に同期して処理される。ライン周波数は、或るビデオ信号から別のビデオ信号まで異なるものとできる。対照的に、ビデオ信号の一部を形成するオーディオ成分は、水晶発振器から一定周波数のクロック信号を受信するディジタルオーディオプロセッサによって処理するのが好ましい。同様に、ビデオ及びオーディオ処理を制御するコントローラも、一定周波数のクロック信号を受信するのが好ましい。従って、従来技術のアプローチは、単一の集積回路又はマイクロアプリケーションにおいてビデオ処理、オーディオ処理及び制御機能を組み合わせた信号処理アプリケーションに対して、あまり適していない。
【００１０】
本発明の前述の態様によれば、干渉表現信号は、入力信号の一部を形成する所望の信号が予め定められた特性値を有している期間の間に現れる入力信号に基づいて、確立される。この干渉表現信号は、周期的な干渉信号の少なくとも1つの期間を表している。干渉表現信号に基づいて、周期的な干渉信号を補償する。
【００１１】
本発明では、正確な信号同期が必要でなくなる。或る期間の間、所望の信号が予め定められた特性値を有していれば十分である。所望の信号に関する先験的な知識のおかげで、その期間の間、所望の信号と干渉信号とを区別することができる。そして、干渉信号に関する知識を取得することができる。干渉信号が周期的な性質を有するので、この知識を用いて、所望の信号が予め定められた特性値を有している期間の間以外で、言うなれば干渉信号の継続を予測することができる。従って、所望の信号が予め定められた特性値を有している期間の間から取得した干渉信号の知識を用いて、その期間の間以外における干渉信号を効果的に補償することもできる。本発明は、正確な信号同期を必要としないので、本発明は、様々なアプリケーションにて干渉を抑制することができる。
【００１２】
本発明の別の利点は、従属の態様の発明に関する。以上の説明のように、本発明では、正確な信号同期を必要とせず、干渉信号の補償が可能となる。従って、本発明では、単一半導体チップ又は単一マイクロモジュールにおける、様々に異なる処理を実行する、様々に異なる回路の多種多様の統合が可能となる。一般的に、このような回路統合はコストを削減することができる。例えば、所望であれば、ビデオプロセッサ、オーディオプロセッサ及びコントローラを単一半導体チップで実現して、高品質の信号処理をこれらのプロセッサに提供することができる。従って、本発明では、コスト削減が可能である。
【００１３】
本発明のこれら及び他の態様は、以下、図を参照して詳細に説明する。
【発明を実施するための最良の形態】
【００１４】
図１に、ビデオディスプレイで設定されたＶＤＳを示す。ビデオディスプレイ装置ＶＤＳは、ビデオディスプレイドライバＶＤＤと、ディスプレイデバイスＤＰＬと、遠隔制御デバイスＲＣＤとを備える。ビデオディスプレイドライバＶＤＤは、入力回路ＩＮＰと、ビデオプロセッサＶＰＲと、オーディオプロセッサＡＰＲと、出力乖離ＯＵＴと、水晶発振器ＸＣＯと、コントローラＣＴＲＬとを備える。ビデオディスプレイドライバＶＤＤは、様々なビデオソース（図示せず）から様々な入力ビデオ信号ＩＶＸ,ＩＶＹ,ＩＶＺを受信する。例えば、ディスプレイデバイスＤＰＬは、液晶タイプのフラットパネル・ディスプレイとすることができる。
【００１５】
ビデオディスプレイドライバＶＤＤは、以下のようにグローバルに動作する。ユーザが、ユーザの遠隔制御デバイスＲＣＤ上の特定のビデオソースを選択するものとする。遠隔制御デバイスＲＣＤは、或るコマンドを、選択すべき特定のビデオソースを指示するコントローラＣＴＲＬに送信する。この応答として、コントローラＣＴＲＬは、その特定のビデオソースを入力回路ＩＮＰに選択させる。
【００１６】
入力回路ＩＮＰは、ユーザが選択したビデオソースの入力ビデオ信号から、一組の信号を取り出す。この一組の信号は、アナログ輝度信号ＹＡ、第１アナログ・クロミナンス信号ＵＡ、及び第２アナログ・クロミナンス信号ＶＡを含む。これらの信号は、ビデオ情報を表し、以下、総じてアナログビデオ信号ＹＡ,ＵＡ,ＶＡと称する。この一組の信号は、更に、同期信号ＳＹ及びオーディオ信号ＡＵを含む。同期信号ＳＹは、様々な信号成分、例えば水平同期信号成分及び垂直同期信号成分などを含むことができる。
【００１７】
ビデオプロセッサＶＰＲは、アナログビデオ信号ＹＡ,ＵＡ,ＶＡを、例えば２６．６３ＭＨｚのサンプリング周波数を有するディジタルビデオ信号に変換する。続いて、ビデオプロセッサＶＰＲは、これらのディジタルビデオ信号を処理して、例えばシャープネス、明るさ、及びコントラストなどの様々な表示性能の特性を高めるようにする。ビデオプロセッサＶＰＲは、例えばダブルウィンドウ及びパノラマビューなどの様々なビデオ機能を提供することもできる。ユーザは、ユーザの遠隔制御デバイスＲＣＤによって、１つ以上の表示性能の特性を適合させて、ビデオ機能を選択することができる。ビデオプロセッサＶＰＲは、処理したビデオ信号ＹＰ,ＵＰ,ＶＰを出力回路ＯＵＴに供給する。オーディオプロセッサＡＰＲは、入力回路ＩＮＰが送出するオーディオ信号ＡＵを処理して、処理したオーディオ信号ＡＰを得て、これを出力回路ＯＵＴが受信する。
【００１８】
出力回路ＯＵＴは、処理したビデオ信号ＹＰ,ＵＰ,ＶＰ、同期信号ＳＹ及び処理したオーディオ信号ＡＰに応じて、ディスプレイドライバ信号ＤＤＳを送出する。この最後に、出力回路ＯＵＴは、例えば、増幅、レベルシフト、バイアス電圧生成及び同期化などの様々な信号処理動作を実行することができる。ディスプレイドライバ信号ＤＤＳを受信したディスプレイデバイスＤＰＬは、ユーザが選択した入力ビデオ信号を表示する。ディスプレイデバイスＤＰＬは、更に、入力ビデオ信号に含まれる音を出すようにすることもできる。
【００１９】
水晶発振器ＸＣＯは、２４．５８ＭＨｚの周波数を有するシステムクロック信号ＣＫＳを生成する。オーディオプロセッサＡＰＲ及びコントローラＣＴＲＬは、システムクロック信号ＣＫＳを受信する。システムクロック信号ＣＫＳは、オーディオプロセッサＡＰＲ又はコントローラＣＴＲＬの一部を形成するスイッチング素子が状態を変更する、個々の瞬時を規定する。
【００２０】
図２に、ビデオプロセッサＶＰＲを示す。ビデオプロセッサＶＰＲは、アナログビデオ信号ＹＡ，ＵＡ，ＶＡの各々用の、それぞれ３つのサンプル・ホールド回路ＳＨ１,ＳＨ２,ＳＨ３と、アナログビデオ信号ＹＡ，ＵＡ，ＶＡの各々用の、それぞれ３つの干渉補償回路ＩＣ１,ＩＣ２,ＩＣ３とを備える。ビデオプロセッサＶＰＲは、更に、アナログ−ディジタル変換器ＡＤＣ、ディジタル信号プロセッサＤＳＰ、及びクロックジェネレータＣＫＧを備える。
【００２１】
ディジタルプロセッサＶＰＲは、以下のように動作する。サンプル・ホールド回路ＳＨ１は、アナログ輝度信号ＹＡをサンプリングする。２６．６３ＭＨｚの周波数を有する輝度サンプリング・クロック信号ＣＫＹは、サンプル・ホールド回路ＳＨ１がアナログ輝度信号ＹＡからサンプリングしたそれぞれの瞬時を規定する。サンプル・ホールド回路ＳＨ１は、輝度サンプリング・クロック信号ＣＫＹに等しいレートを有する、アナログ輝度サンプリング値のストリームＹＳを送出する。
【００２２】
サンプル・ホールド回路ＳＨ２，ＳＨ３は、同様な態様で、それぞれ第１アナログ・クロミナンス信号ＵＡ及び第２アナログ・クロミナンス信号ＶＡをサンプリングする。第１クロミナンス・サンプリング・クロック信号ＣＫＵ及び第２クロミナンス・サンプリング・クロック信号ＣＫＶは、それぞれサンプル・ホールド回路ＳＨ２，ＳＨ３のそれぞれのサンプリング動作を規定する。これらのクロミナンス・サンプリング・クロック信号ＣＫＵ、ＣＫＶは、輝度サンプリング・クロック信号ＣＫＹと同じ２６．６３ＭＨｚの周波数か、又は異なる周波数を有することができる。それぞれ３つのサンプリング・クロック信号ＣＫＹ，ＣＫＵ，ＣＫＶは、各々異なる位相を有することができる。サンプル・ホールド回路ＳＨ２は、第１アナログ・クロミナンス・サンプリング値のストリームＵＳを送出する。サンプル・ホールド回路ＳＨ３は、第２アナログ・クロミナンス・サンプリング値のストリームＶＳを送出する。
【００２３】
図２にて、サンプル・ホールド回路ＳＨｌが受信するアナログ輝度信号ＹＡがシステムクロック信号ＣＫＳに起因して生じる寄生成分を含みうる様子を示している。サンプル・ホールド回路ＳＨ１は、この寄生成分をサンプリングするであろう。これは、この折り返し成分をアナログ輝度サンプリング値のストリームＹＳに供給することになる。折り返し成分は、システムクロック信号ＣＫＳの周波数（２４．５８ＭＨｚ）と、輝度サンプリング・クロック信号ＣＫＹの周波数（２６．６３ＭＨｚ）の差分である、２．０５ＭＨｚの周波数を有する。同様に、システムクロック信号ＣＫＳのクロストークは、２．０５ＭＨｚの折り返し成分を、第１アナログ・クロミナンスサンプリング値のストリームＵＳ、及び第２アナログ・クロミナンスサンプリング値のストリームＶＳにも供給しうる。干渉補償回路ＩＣ１は、システムクロック信号ＣＫＳのクロストークに起因して生じる折り返し成分を抑制する。干渉補償回路ＩＣ１は、同期信号ＳＹ、輝度クロック信号ＣＫＹ、及びアナログ輝度サンプリング値のストリームＹＳ自体に基づいて、この抑制を達成する。これについては、更に詳細に後述する。
【００２４】
干渉補償回路ＩＣ１は、アナログ輝度サンプリング値の干渉補償したストリームＹＳＣをアナログ−ディジタル変換器ＡＤＣに供給する。この干渉補償したストリームＹＳＣは、アナログ輝度サンプリング値のストリームＹＳと同様であるが、補償されているため折り返し成分はほとんどない。同様に、干渉補償回路ＩＣ２は、第１アナログ・クロミナンスサンプリング値の干渉補償したストリームＵＳＣを送出する。干渉補償回路ＩＣ３は、第２アナログ・クロミナンスサンプリング値の干渉補償したストリームＶＳＣを送出する。
【００２５】
アナログ−ディジタル変換器ＡＤＣは、アナログ輝度サンプリング値の干渉補償したストリームＹＳＣをディジタル輝度信号ＹＤに変換する。ディジタル輝度信号ＹＤは、２進値の形式のディジタル輝度サンプリング値のストリームである。アナログ−ディジタル変換器ＡＤＣは、アナログ輝度サンプリング値の干渉補償したストリームＹＳＣにおける各サンプリング値に対して、２進値を確立する。この２進値は、関連のサンプリング値の振幅を表す。同様に、アナログ−ディジタル変換器ＡＤＣは、第１アナログ・クロミナンスサンプリング値の干渉補償したストリームを第１ディジタル・クロミナンス信号ＵＤに変換する。アナログ−ディジタル変換器ＡＤＣは、第２アナログ・クロミナンスサンプリング値の干渉補償したストリームを第２ディジタル・クロミナンス信号ＶＤに変換する。
【００２６】
アナログ−ディジタル変換器ＡＤＣは、時間多重化モードで動作する単一アナログ−ディジタル変換回路を備えることができる。変換サイクルにて、アナログ−ディジタル変換回路は、まず、アナログ輝度サンプリング値に対して、２進値を確立する。続いて、アナログ−ディジタル変換回路は、第１アナログ・クロミナンスサンプリング値に対して、２進値を確立する。続いて、アナログ−ディジタル変換回路は、第２アナログ・クロミナンスサンプリング値に対して、２進値を確立する。こうして変換サイクルを完了し、新たな同様の変換サイクルがこの後に続けられる。
【００２７】
このような時間多重化の動作は、それぞれのサンプリングクロック信号の周波数の３倍である周波数を有するアナログ−ディジタル変換クロック信号ＣＫＡＤを必要とする。例えば、アナログ−ディジタル変換クロック信号ＣＫＡＤの周波数は、７９．８９ＭＨｚとすることができ、これは、２６．６３ＭＨｚの３倍である。アナログ−ディジタル変換回路は、アナログ−ディジタル変換クロック信号ＣＫＡＤの各期間内のサンプリング値に対して、２進値を確立する。変換サイクルは、アナログ−ディジタル変換クロック信号ＣＫＡＤの３つの期間を含み、これは、それぞれのサンプリング・クロック信号ＣＫＹ，ＣＫＵ，ＣＫＶの１つの期間に対応する。
【００２８】
ディジタル信号プロセッサＤＳＰは、アナログ−ディジタル変換器ＡＤＣが供給する、ディジタル輝度信号ＹＤ、第１ディジタル・クロミナンス信号ＵＤ及び第２ディジタル・クロミナンス信号ＶＤを処理する。この処理は、前述したように、例えばシャープネス、明るさ、コントラストなどの様々な表示性能の特性を高めることが可能である。ディジタル信号プロセッサＤＳＰは、図１にも示す、処理したビデオ信号ＹＰ，ＵＰ，ＶＰを送出する。ディジタル信号プロセッサＤＳＰは、それぞれのサンプリング・クロック信号ＣＫＹ，ＣＫＵ，ＣＫＶの周波数に等しい周波数とできる処理クロック信号ＣＫＰを受信する。即ち、処理クロック信号ＣＫＰの周波数は、２６．６３ＭＨｚとすることができる。
【００２９】
クロックジェネレータＣＫＧは、それぞれのサンプリング・クロック信号、アナログ−ディジタル変換クロック信号ＣＫＡＤ及び処理クロック信号ＣＫＰを、同期信号ＳＹの１つ以上の信号成分と同期させることができる。例えば、水平同期信号成分は、ライン周波数を規定する。前述したクロック信号の各々は、ライン周波数の整数倍とすることができる。従って、ビデオプロセッサＶＰＲが、対象となる入力ビデオ信号の各ラインに対して同じ整数倍のサンプリング値を生成して、これらのサンプリング値を処理することができるようにする。更に、ビデオプロセッサＶＰＲが、それぞれのラインにおけるそれぞれのサンプリング値を正しく垂直に整列することができるようにする。
【００３０】
図３は、干渉補償回路ＩＣ１を示す。干渉補償回路ＩＣ１は、減算器ＳＵＢ、２つのバッファＢＵＦ１，ＢＵＦ２、単極スイッチＳＷ、２つの多極スイッチＳＷＭ１，ＳＷＭ２、メモリセルのアレイＣ１〜Ｃ１３、及びスイッチコントローラＣＳＷを備える。単極スイッチＳＷは、開状態と閉状態との間で切り換えることができる。２つの多極スイッチＳＷＭ１，ＳＷＭ２の各々は、１３個の異なる位置のいずれに切り換えることができる。図３では、参照番号は、これらの異なる位置を指示している。図３では、位置１に切り換えられた多極スイッチＳＷＭ１、及び同じく位置１に切り換えられた多極スイッチＳＷＭ２を示している。メモリセルのアレイＣ１〜Ｃ１３は、１３個の個別のメモリセルＣ１，Ｃ２，．．，Ｃ１２，Ｃ１３を備える。各個別のメモリセルＣは、干渉補償回路ＩＣ１が受信する、アナログ輝度サンプリング値のストリームＹＳのサンプリング値を格納することができる。
【００３１】
干渉補償回路ＩＣ１は、以下のように動作する。同期信号ＳＹは、ビデオライン用のブランキング期間を指示する。アナログ輝度信号ＹＡは、このようなブランキング期間の間、ビデオ情報を全く含んでいない。それぞれのアナログ・クロミナンス信号ＵＡ，ＶＡも含んでいない。従って、アナログ輝度サンプリング値のストリームＹＳは、ブランキング期間の間、実質的に干渉信号を含んでいることになる。前述の折り返し成分は、これらの干渉信号の１つである。多くのアプリケーションでは、折り返し成分は、断然、最重要の干渉信号になる。このため、折り返し成分以外の干渉信号は、以下、無視することにする。
【００３２】
単極スイッチＳＷは、ブランキング期間の少なくとも一部分の間、閉状態にある。多極スイッチＳＷＭ１は、単極スイッチＳＷが閉状態にある間、或るスイッチサイクルに当面する。このスイッチサイクルは、輝度クロック信号ＣＫＹの１３個の期間に対応している。多極スイッチＳＷＭ１は、これらの１３個の期間の各々における異なる位置を有している。例えば、多極スイッチＳＷＭ１は、スイッチサイクルの第１の期間では位置１を有し、スイッチサイクルの第２の期間では位置２を有するなどを続けて、スイッチサイクルの第１２の期間では位置１２を有し、最後にスイッチサイクルの第１３の期間（スイッチサイクルの最後の期間）では位置１３を有する。
【００３３】
アナログ輝度サンプリング値のストリームＹＳは、スイッチサイクルの各期間用の、異なるアナログ輝度サンプリング値を含む。従って、スイッチサイクルの第１の期間に現れるアナログ輝度サンプリングは、メモリセルＣ１に格納される。スイッチサイクルの第２の期間に現れる後続のアナログ輝度サンプリング値は、メモリセルＣ２などに格納される。 従って、干渉補償回路ＩＣ１は、アナログ輝度サンプリング値のストリームＹＳにおける１３個の連続したサンプリング値をメモリセルのアレイＣ１〜Ｃ１３に格納させる。
【００３４】
メモリセルのアレイＣ１〜Ｃ１３に格納される１３個の連続したサンプリング値は、折り返し成分の全期間を表す。これは、システムクロック信号ＣＫＳの周波数が実質的に輝度サンプリング・クロック信号ＣＫＹの周波数２６．６３ＭＨｚの１３で除算する１２（１２／１３）倍に等しくするためである。これにより、折り返し成分の周波数は、輝度クロック信号の１/１３倍の周波数になる。従って、輝度クロック信号の１３個の連続した期間は、折り返し成分の１つの期間に対応している。
【００３５】
干渉補償回路ＩＣ１は、多極スイッチＳＷＭ１に、ブランキング期間の間、１つのスイッチサイクル以上を当面させることができる。この場合、メモリセルのアレイＣ１〜Ｃ１３は、異なるグループの１３個の連続したアナログ輝度サンプリング値を平均化することを含む。これは、全期間の折り返し成分を、より正確に表現することができる。雑音及び他のランダム性のサンプリング誤差は平均化されるので、これらを低減させることができる。
【００３６】
スイッチコントローラＣＳＷは、多極スイッチＳＷＭ１に、ブランキング期間が許容するスイッチサイクルと同じくらい何サイクルも当面させるのが好適である。例えば、水平ブランキング期間は、約１０マイクロ秒（μｓ）の長さであるとする。折り返し成分の全期間は、約０．５μsを持続するとする。従って、水平ブランキング期間の間、様々に異なるグループの１３個の連続したアナログ輝度サンプリングを確立することが可能である。これに関して、水平ブランキング期間が、一般に、同期パルス及びカラーバーストを含むことに留意する。スイッチコントローラＣＳＷによって、多極スイッチＳＷＭ１がこのようなパルス又はバーストが起こるときのスイッチサイクルに当面するのを防ぐのが好適である。
【００３７】
ここで、ブランキング期間が終了したと想定する。この場合、アナログ輝度サンプリング値のストリームＹＳは、ビデオ情報と、更に折り返し成分とを含むとする。メモリセルのアレイＣ１〜Ｃ１３は、折り返し成分の全期間を表すサンプリング列Ｓ１，Ｓ２，．．，Ｓ１２，Ｓ１３を含むとする。単極スイッチＳＷは、開状態にあるとする。
【００３８】
スイッチコントローラＣＳＷは、前述した多極スイッチＳＷＭ１のスイッチサイクルに対応するスイッチサイクルを、多極スイッチＳＷＭ２に繰返し当面させる。従って、多極スイッチＳＷＭ２を介してメモリセルのアレイＣ１〜Ｃ１３を読み取るバッファＢＵＦ２は、干渉補償用のサンプリング値のストリームＩＣＳを送出する。干渉補償用のサンプリング値のストリームＩＣＳは、メモリセルのアレイＣ１〜Ｃ１３におけるサンプリング列Ｓ１，Ｓ２，．．，Ｓ１２，Ｓ１３を表す、折り返し成分の全期間を繰り返し再現する。ここで、干渉補償用のサンプリング値のストリームＩＣＳが、いわば、ブランキング期間の間に記録されていた折り返し成分の再現であるとして、強調して述べている。
【００３９】
減算器ＳＵＢは、アナログ輝度サンプリングのストリームＹＳから、干渉補償用のサンプリング値のストリームＩＣＳを減算する。これは、折り返し成分を比較的大きい範囲にキャンセルする。 従って、アナログ輝度サンプリング値の干渉補償したストリームＹＳＣを得ることができる。
【００４０】
図４は、図３を参照して前述した干渉補償回路ＩＣ１の動作を示す。図４には、輝度サンプリング・クロック信号ＣＫＹのそれぞれの期間を示す時間軸Ｔを有する。時間軸Ｔの２つの連続の小縦線は、輝度サンプリングのクロックサイクルＰＣＫＹを示す。図４は、同期信号ＳＹの水平同期信号成分と、単極スイッチＳＷ、多極スイッチＳＷＭ１及び多極スイッチＳＷＭ２のそれぞれの状態とを示す。同期信号ＳＹの水平同期信号成分は、ブランキング期間ＢＬＩの第１状態と、ブランキング期間ＢＬＩの第２状態とを有する。参照番号０及び１は、それぞれ第１状態及び第１状態を指示する。
【００４１】
図４は、ブランキング期間ＢＬＩが開始した直後に、単極スイッチＳＷが開状態から閉状態に切り換えられる様子を示す。参照記号Ｏ及びＣは、それぞれ開状態及び閉状態を指示する。例えば、ブランキング期間ＢＬＩ内の全輝度サンプリングの第１クロックサイクル期間が開始すると、単極スイッチＳＷを、開状態Ｏから閉状態Ｃに切り換えるようにする。図４では、更に、単極スイッチＳＷが開状態Ｏから閉状態Ｃに切り換わるときに、多極スイッチＳＷＭ１がスイッチサイクルに当面する様子を示している。図４では、図３に対応する参照番号１〜１３によって、スイッチサイクルの間のそれぞれの位置を示している。図４に示すスイッチサイクルは、別のスイッチサイクルが後に続くことができる。或いは又、スイッチサイクルは、ブランキング期間ＢＬＩの間、スイッチサイクルのみとすることができる。スイッチサイクルが一旦終了すると、単極スイッチＳＷは、閉状態Ｃから開状態Ｏに切り替え戻される。これを破線で示している。
【００４２】
図４では、水平同期信号成分が第１状態から第２状態に戻るときに、ブランキング期間ＢＬＩの終わりで、多極スイッチＳＷＭ２が位置１２にある様子を示している。この多極スイッチＳＷＭ２の位置１２は、単なる例である。多極スイッチＳＷＭ２がブランキング期間ＢＬＩの終わりでの位置は、多極スイッチＳＷＭ１のスイッチサイクルに依存する。これは、多極スイッチＳＷＭ２は、多極スイッチＳＷＭ１と同期するためである。
【００４３】
多極スイッチＳＷＭ１と多極スイッチＳＷＭ２との間の同期を、以下に説明する。多極スイッチＳＷＭ２は、連続したスイッチサイクルに絶えず当面しているとする。従って、多極スイッチＳＷＭ２は、ブランキング期間ＢＬＩの間、スイッチサイクルに当面する。この場合、多極スイッチＳＷＭ２のスイッチサイクルは、多極スイッチＳＷＭ１のスイッチサイクルに対応させるのが好適である。従って、図３に示す干渉補償用のサンプリング値のストリームＩＣＳは、適切な位相を有するので、満足のいく干渉補償を達成することができる。
【００４４】
図２に示す干渉補償回路ＩＣ２，ＩＣ３は、上述した干渉補償回路ＩＣ１のものと、ほぼ同様の態様で動作する。
【００４５】
比較的良好な干渉補償を達成するのに、以下の態様を考慮に入れるのが好ましい。折り返し成分は、ブランキング期間の間とブランキング期間の間以外とで、同様の特性値を有するのが好適である。この場合、メモリセルのアレイＣ１〜Ｃ１３に格納されるサンプリング列Ｓ１，Ｓ２,．．，Ｓ１２，Ｓ１３は、比較的良い精度でブランキング期間の間以外に現れる折り返し成分を表現することができる。システムクロック信号ＣＫＳのクロストークの故に生じる折り返し成分の特性値は、オーディオプロセッサＡＰＲ及びコントローラＣＴＲＬが実行するそれぞれの処理に依存する。システムクロック信号ＣＫＳを受信するオーディオプロセッサＡＰＲ及びコントローラＣＴＲＬは、ブランキング期間の間とブランキング期間の間以外とで、ほとんど同じレベルで動作するように構成するのが好適である。この動作のレベルは、システムクロック信号ＣＫＳの連続したそれぞれのサイクルの間に状態を変えるスイッチング素子の個数で表すことができる。
【００４６】
結びとしての記述
図面を参照して以下の特徴を示す上述した詳細な説明は、様々な独立請求項に記載される。処理する入力信号（ＹＡ）は、所望の信号を含む。所望の信号は、或る期間（ＢＬＩ）の間、予め定められた特性値を有している。干渉表現信号（Ｓ１〜Ｓ１３）を、所望の信号が予め定められた特性値を有している期間（ＢＬＩ）の間に現れる入力信号（ＹＡ）に基づいて確立する。干渉表現信号（Ｓ１〜Ｓ１３）は、周期的な干渉信号の少なくとも１つの期間を表している。干渉表現信号（Ｓ１〜Ｓ１３）に基づいて、周期的な干渉信号の補償（ＩＣＳ）を行う。
【００４７】
上述した詳細な説明は、随意、更に様々な特徴を示しており、これは、従属請求項に記載される。これらの特徴は、前述の特徴と組み合わせて有利に適用することができる。様々な随意の特徴を以下の説明にて強調する。各以下の説明は、特定の従属請求項に対応している。
【００４８】
サンプル・ホールド回路（ＳＨ１）は、入力信号（ＹＡ）のサンプリング値を取得する。メモリセルのアレイ（Ｃ１〜Ｃｌ３）は、入力信号（ＹＡ）が予め定められた特性値を有している期間（ＢＬＩ）の間に取得した、入力信号（ＹＡ）のサンプリング値を格納する。これらの特徴は、低コストでの実現を可能にする。
【００４９】
サンプル・ホールド回路（ＳＨ１）は、入力信号（ＹＡ）における周期的な干渉信号（２４．５８ＭＨｚ）の周波数を、Ｎ及びＭは整数値として、約Ｎ／Ｍで乗算したサンプリング周波数（２６．６３ＭＨｚ）でサンプリング値を取得する。この特徴は、更なる低コストでの実現を可能にする。これは、周期的な干渉信号の期間の正確な評価量を格納するのに、比較的少ないメモリセルしか必要とされないためである。
【００５０】
干渉表現信号を、入力信号（ＹＡ）が予め定められた特性値を有している期間（ＢＬＩ）の間に取得した、様々なグループの入力信号（ＹＡ）の連続したサンプリング値に基づいて確立する。各グループは、周期的な干渉信号の１つの期間に対応している。これらの特徴は、ランダム性の誤差を平均化するので、比較的正確な干渉補償を可能にする。
【００５１】
干渉補償は、サンプル・ホールド回路（ＳＨ１）とアナログ−ディジタル変換器（ＡＤＣ）との間に設ける。この特徴は、比較的適度のコストで、比較的正確な干渉補償を可能にする。干渉補償をアナログ−ディジタル変換器の後段に置き換えると、量子化誤差を導入しうる。
【００５２】
干渉補償は、所望の入力信号（ＹＡ）が予め定められた特性値を有している期間（ＢＬＩ）の間に取得したそれぞれのサンプリング値を、メモリセルのアレイ（Ｃ１〜Ｃ１３）のそれぞれのメモリセルに書き込むステップを含む。干渉補償は、更に、メモリセルのアレイ（Ｃ１〜Ｃ１３）のそれぞれのメモリセルに格納した入力信号（ＹＡ）のそれぞれのサンプリング値を読み取って、干渉補償信号（ＩＣＳ）を生成するステップを含む。これらの特徴は、低コストでの実現を可能にする。
【００５３】
クロストークによって周期的な干渉信号を誘発するのに影響を受けやすいクロック信号（ＣＫＳ）を受信するプロセッサ（ＣＴＲＬ）は、入力信号（ＹＡ）が予め定められた特性値を有している期間（ＢＬＩ）の間及び該期間（ＢＬＩ）の間以外にて、ほぼ同じレベルで動作する。この特徴は、正確な干渉補償に寄与する。
【００５４】
様々に異なる態様で、前述の特徴を実現することができる。これを示すために、簡潔に幾つかの別の例を説明する。
【００５５】
如何なるタイプの信号処理においても有利に前述の特徴を適用することができる。ビデオ信号処理は単なる例である。 例えば所謂ＧＳＭ下で知られているセルラー方式の携帯電話など、例えば、セルラー方式の携帯電話における信号処理にも等しく前述の特徴を適用することができる。所望の信号が或る期間を含み、所望の信号が、予め定められた特性値を有しているということが全くの重大事である。このような予め定められた特性値は、特定の情報の全てが不存在でなければならないというわけではない。例えば、データ・ストリーム内のヘッダにおける例えば予め定められたビット・パターンは、予め定められた特性値を構成している。従って、何らかの形式の所望の信号の先験的な知識があるということが全くの重大事である。
【００５６】
信号処理チェーンにおける多数の異なる箇所で、本発明による干渉補償を実行することができる。詳細な説明では、干渉補償をサンプル・ホールド回路とアナログ−ディジタル変換器との間に設けた一例として単に説明した。別の例として、干渉補償を、アナログ−ディジタル変換器の後段にて行うことができる。このような実現例では、ディジタルサンプリング値をブランキング期間の間に集めて、折り返し成分の期間のディジタル表現を形成するようにする。ブランキング期間の間以外に折り返し成分を補償するのに、このディジタル表現を使用することができる。干渉補整器をサンプル・ホールド回路の前段に設けることも可能である。この場合、システムクロック信号の干渉残渣が、補償を要する干渉信号を構成する。しかしながら、更なる干渉残渣が干渉補整器とサンプル・ホールド回路との間に導入しうるので、このような別の例は、一般的にはそれほど効果的ではないであろう。更に、補償を要する干渉信号は比較的高い周波数を有するので、このような別の例は、一般的にはより高コストになるであろう。
【００５７】
本発明による干渉補償を実行する多数の異なる態様がある。 図３及び図４は、単に、サンプリング値をメモリセルのアレイに書き込むステップと、続いて、メモリセルのアレイに格納したサンプリング値を周期的に読み取るステップとを含む例を示している。本発明による干渉補償は、より精密な、より複雑な信号処理を含むことができる。例えば、所望の信号が予め定められた特性値を有している期間の間に集めた入力信号のサンプリング値を、予測演算及び補間演算に用いることもできる。これは、入力信号が有する任意の周波数に対して周期的な干渉信号の期間を正確に評価することができる。本発明による干渉補整器は、正確に周期的な干渉信号を評価して、入力信号を再構成するのに精密な信号分析を実行するハードウェア、ソフトウェア、又はその双方をも含むことができる。
【００５８】
ハードウェア、ソフトウェア、又はその双方のアイテムによって機能を実現する幾つかの方法がある。これに関して、図面の各々は、本発明の可能な一実施例のみを表して、図示している。従って、図面は、種々のブロックとして種々の機能を示しているが、ハードウェア又はソフトウェアの単一アイテムが幾つかの機能を行うことを除外するものではない。或いは、ハードウェア、ソフトウェア、又はその双方のアイテムの組み合わせが機能を行うことを除外するものではない。
【００５９】
ここで、図面を参照した前述の詳細な説明は、本発明を制限するものではないことを、その説明の前に記述した。付随の特許請求の範囲内にある幾つかの例がある。用語“含む”（“備える”）は、請求項に記載した以外の他の要素又はステップの存在を除外するものではない。要素又はステップを単数で示すことは、このような要素又はステップについて複数の存在を除外するものではない。
【図面の簡単な説明】
【００６０】
【図１】ビデオディスプレイ・システムを示すブロック図である。
【図２】ビデオディスプレイ・システムの一部を形成するビデオプロセッサを示すブロック図である。
【図３】ビデオプロセッサの一部を形成する干渉補償回路を示すブロック図である。
【図４】干渉補償回路が実行する動作を示すタイム・チャートである。
【図１】
2008544620.tif 000003
【図２】
2008544620.tif 000004
【図３】
2008544620.tif 000005
【図４】
2008544620.tif 000006
【国際調査報告】
2008544620.tif 000007
2008544620.tif 000008