(57)【要約】  薄膜トランジスタは、亜鉛酸化物含有半導体材料を含んでいる。このトランジスタはさらに、この材料と接触していて互いに離れた第1の接点手段または電極と第2の接点手段または電極を備えている。さらに、製造中に基板の温度が300℃を超えない薄膜トランジスタ・デバイスの製造方法も開示されている。
2008544522.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタで利用するため亜鉛酸化物をベースとした半導体を含む半導体薄膜を製造する方法であって、この方法は、基板上に亜鉛酸化物をベースとしたナノ粒子のコロイド溶液を300℃以下の温度で堆積させる操作を含んでおり、このナノ粒子は、有機亜鉛前駆体化合物と塩基性イオン化合物を含む反応物質の混合物の反応生成物であり、このナノ粒子は、一次粒子の平均サイズが10〜150nmであり、上記コロイド溶液中でコロイドとして安定であり、上記コロイド溶液中の無機イオンのレベルは1mM未満であり、有機化合物またはその塩のレベルは5mM未満である方法。
【請求項２】
亜鉛酸化物をベースとしたナノ粒子の上記コロイド溶液を上記基板に第1の温度で付着させた後、それよりも高温の50〜500℃という温度でアニールする、請求項1に記載の方法。
【請求項３】
亜鉛酸化物をベースとしたナノ粒子の上記コロイド溶液を上記基板に第1の温度で付着させた後、それよりも高温の100〜250℃という温度でアニールする、請求項1に記載の方法。
【請求項４】
堆積されたナノ粒子のコロイド溶液を乾燥させた後、亜鉛酸化物含有ナノ粒子を100〜250℃の温度で1分間〜2時間にわたってアニールする、請求項1に記載の方法。
【請求項５】
上記アニーリングがレーザー-アニーリング法による、請求項4に記載の方法。
【請求項６】
堆積中の上記基板の温度が150℃以下である、請求項1に記載の方法。
【請求項７】
上記アニーリングを周囲条件下で空気が存在している中で実施する、請求項4に記載の方法。
【請求項８】
上記無機イオンと上記有機化合物またはその塩が、上記反応物の混合物の反応中にナノ粒子が形成されることによって生じる不純物を含んでおり、その不純物を、ナノ粒子の形成後かつ堆積の前に、上記ナノ粒子を含む混合物から除去する、請求項1に記載の方法。
【請求項９】
上記無機イオンと上記有機化合物またはその塩が、反応物の混合物の反応中にナノ粒子が形成されることによって生じる不純物を含んでおり、その不純物を、ナノ粒子の形成後かつ堆積の前に、上記ナノ粒子を含む混合物から、可溶性不純物は除去するがナノ粒子は除去しない方法によって除去する、請求項1に記載の方法。
【請求項１０】
上記無機イオンと上記有機化合物またはその塩が、反応物の混合物の反応中にナノ粒子が形成されることによって生じる不純物を含んでおり、その不純物を、ナノ粒子の形成後かつ堆積の前に、透析、液体-液体抽出、イオン交換、遠心分離、脱イオン化、溶媒基剤への再分散、ならびにこれらの組み合わせからなるグループの中から選択した分離法を含む洗浄によって除去する、請求項1に記載の方法。
【請求項１１】
界面活性剤または他の有機安定剤を添加することによって亜鉛酸化物をベースとした上記ナノ粒子を安定化させない、請求項1に記載の方法。
【請求項１２】
亜鉛酸化物をベースとした上記ナノ粒子がドープされていない亜鉛酸化物を含む、請求項1に記載の方法。
【請求項１３】
亜鉛酸化物をベースとした上記ナノ粒子が、加熱によって実質的に透明な材料を含む層を形成する、請求項1に記載の方法。
【請求項１４】
亜鉛酸化物をベースとした上記ナノ粒子がアクセプタとなるドーパントをさらに含む、請求項1に記載の方法。
【請求項１５】
上記半導体薄膜のバンド・ギャップが5eV未満である、請求項1に記載の方法。
【請求項１６】
上記半導体薄膜の電界効果電子易動度が0.01cm2/V秒よりも大きい、請求項1に記載の方法。
【請求項１７】
上記ナノ粒子が有機溶媒の中にコロイドとして分散されている、請求項1に記載の方法。
【請求項１８】
亜鉛酸化物をベースとしたナノ粒子の上記コロイド溶液を、乾燥質量でナノ粒子が0.02〜1g/m2となるレベルで基板に付着させる、請求項1に記載の方法。
【請求項１９】
亜鉛酸化物をベースとしたナノ粒子の上記コロイド溶液をインクジェット・プリンタで付着させる、請求項1に記載の方法。
【請求項２０】
上記インクジェット・プリンタが、連続的なインクジェット・プリンタ、または要求に応じて液滴を落とすインクジェット・プリンタである、請求項19に記載の方法。
【請求項２１】
亜鉛酸化物をベースとしたナノ粒子の上記コロイド溶液を、スピン・コーティング、押し出しコーティング、ホッパー・コーティング、浸漬コーティング、スプレー・コーティングのいずれかで付着させる、請求項1に記載の方法。
【請求項２２】
移動しているウェブ基板の表面に上記半導体薄膜をコーティングする、請求項1に記載の方法。
【請求項２３】
上記半導体薄膜が、誘電体層と、ゲート電極と、ソース電極と、ドレイン電極とを備える電界効果トランジスタの中の活性層であり、上記ゲート電極と上記半導体薄膜の両方が上記誘電体層と接触し、上記ソース電極と上記ドレイン電極の両方が上記半導体薄膜に接触しているのであれば、上記誘電体層と、上記ゲート電極と、上記半導体薄膜と、上記ソース電極と、上記ドレイン電極の順番が任意である、請求項1に記載の方法。
【請求項２４】
上記ゲート電極が、そのゲート電極に印加される電圧により、上記半導体薄膜を通って上記ソース電極と上記ドレイン電極の間を流れる電流を制御することができる、請求項23に記載の方法。
【請求項２５】
上記トランジスタのソース／ドレイン電流のオン／オフ比が少なくとも104である、請求項23に記載の方法。
【請求項２６】
上記トランジスタがエンハンスメント・モード動作の構成である、請求項23に記載の方法。
【請求項２７】
上記基板が、無機または有機の電気的絶縁材料からなる誘電体層を備える、請求項1に記載の方法。
【請求項２８】
亜鉛酸化物をベースとしたナノ粒子の上記コロイド溶液を誘電体層の表面の少なくとも一部に堆積させる操作を含む、請求項1に記載の方法。
【請求項２９】
上記誘電体層が実質的に透明な材料を含む、請求項28に記載の方法。
【請求項３０】
上記誘電体層がAl2O3/TiO2またはAl2O3を含む、請求項29に記載の方法。
【請求項３１】
上記ナノ粒子のコロイド溶液を堆積させる前に、上記誘電体層の上に少なくとも1種類の材料を堆積させてソースとドレインを形成する操作をさらに含む、請求項28に記載の方法。
【請求項３２】
ソースとドレインを形成するための材料をイオン・ビーム・スパッタリングによって上記誘電体層の上に堆積させた後、上記半導体薄膜をアニールしてその膜にソースとドレインを形成するためのその材料を拡散ドーピングする、請求項31に記載の方法。
【請求項３３】
上記ソース電極と、上記ドレイン電極と、上記ゲート電極が、それぞれ独立に、ドープされたシリコン、金属、導電性ポリマーの中から選択した材料を含む、請求項23に記載の方法。
【請求項３４】
上記ソース電極と、上記ドレイン電極と、上記ゲート電極が、それぞれインジウム-スズ酸化物を含んでおり、上記基板がガラスを含む、請求項33に記載の方法。
【請求項３５】
上記トランジスタが非参加型支持体を備えていて、その支持体が場合によっては可撓性である、請求項23に記載の方法。
【請求項３６】
必ずしも以下の順番でなくてもよいが、
（a）基板上に亜鉛酸化物をベースとしたナノ粒子のコロイド溶液を堆積させ、亜鉛酸化物をベースとした半導体材料の薄膜を、その半導体材料の電界効果電子易動度が0.01cm2/V秒よりも大きくなるように形成するステップと；
（b）亜鉛酸化物をベースとした半導体材料の上記薄膜によって互いに離されていると同時に、その薄膜に電気的に接続されたソース電極とドレイン電極を形成するステップと；
（c）上記半導体材料から離れたゲート電極を形成するステップを含む、請求項1に記載の方法。
【請求項３７】
必ずしも以下の順番でなくてもよいが、
（a）基板を用意するステップと；
（b）その基板の上に上記ゲート電極材料を供給するステップと；
（c）そのゲート電極材料の上にゲート誘電体を供給するステップと；
（d）そのゲート誘電体の上に亜鉛酸化物をベースとした半導体材料の薄膜を堆積させるステップと；
（e）亜鉛酸化物をベースとした半導体材料の上記薄膜と連続に上記ソース電極と上記ドレイン電極を設けるステップを含む方法。
【請求項３８】
請求項1に記載の方法に従って製造した薄膜トランジスタを複数個備えるエレクトロニクス・デバイス。
【請求項３９】
上記複数個の薄膜トランジスタが非参加型支持体の上に載っていて、その支持体が場合によっては可撓性である、請求項33に記載のエレクトロニクス・デバイス。
【請求項４０】
集積回路、アクティブ-マトリックス・ディスプレイ、太陽電池、フラット・パネル・ディスプレイ、アクティブ-マトリックス・イメージャ、センサー、rf価格ラベル、rf識別ラベル、rf目録ラベルからなるグループの中から選択される、請求項33に記載のエレクトロニクス・デバイス。
【請求項４１】
請求項1に記載の方法に従って製造したエンハンスメント・モードの電界効果トランジスタを含むスイッチに接続された少なくとも1つの表示素子を備えるオプトエレクトロニクス・ディスプレイ装置。
【請求項４２】
アクティブ-マトリックス液晶ディスプレイを備える、請求項41に記載のオプトエレクトロニクス・ディスプレイ装置。
【請求項４３】
上記エレクトロニクス・デバイスが、（a）エンハンスメント・モードの電界効果トランジスタにカップルした実質的に透明なキャパシタを備える実質的に透明なダイナミック・ランダム-アクセス・メモリ・セルと；（b）エンハンスメント・モードの電界効果トランジスタにカップルした負荷デバイスを備える実質的に透明な論理インバータと；（c）エンハンスメント・モードの電界効果トランジスタを備える増幅器からなるグループの中から選択され、上記エンハンスメント・モードの電界効果トランジスタが請求項1に記載の方法で製造されている、請求項33に記載のエレクトロニクス・デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタのための半導体膜における亜鉛酸化物をベースとした半導体材料の利用に関する。この薄膜トランジスタは、溶液処理可能な半導体材料と、それを冷温プロセスで製造することが好ましいエレクトロニクス・デバイス、特にディスプレイで利用することができる。
【背景技術】
【０００２】
薄膜トランジスタ（TFT）がエレクトロニクスにおけるスイッチング素子として広く使用されている。例えば、アクティブ-マトリックス液晶ディスプレイやスマート・カードのほか、他のさまざまなエレクトロニクス・デバイスやその部品で使用されている。薄膜トランジスタ（TFT）は電界効果トランジスタ（FET）の一例である。最もよく知られているFETは、高速の用途で今や一般的なスイッチング素子となっているMOSFET（金属-酸化物-半導体-FET）である。トランジスタを基板に取り付ける必要のある用途では、薄膜トランジスタが一般に用いられる。薄膜トランジスタを製造する際の非常に重要な1つのステップには半導体を基板の上に堆積させる操作が含まれる。現在のところ、たいていの薄膜デバイスは、半導体としてアモルファス・シリコンを使用して製造されている。
【０００３】
しかしTFTで使用する半導体としてのアモルファス・シリコンは、欠点を有する。トランジスタの製造中にアモルファス・シリコンを堆積させてディスプレイの用途にとって十分な電気的特性を実現するには、比較的難しいプロセスまたは複雑なプロセス（例えばプラズマ化学気相成長法と高温（約360℃））が必要とされる。処理温度がこのように高温だと、それ以外の点ではフレキシブル・ディスプレイなどの用途で用いるのに望ましいと思われるある種のプラスチックからなる基板の上に堆積させることができなくなる。さらに、半導体の真空蒸着では一般に基板が連続的に被われるため、その後、一部を除去するパターニング・ステップが必要とされる。このパターニング・ステップは、時間がかかり、材料の浪費である。
【０００４】
薄膜半導体をプラスチック基板または可撓性基板の表面に堆積させることがますます注目されている。その主な理由は、これら支持体は力学的により丈夫であり、より軽く、ロール-トゥー-ロール処理が可能になることでより安価に製造できる可能性があるというものである。可撓性基板の有用な一例は、ポリエチレンテレフタレートである。しかしこのようなプラスチックには、デバイスを200℃未満で処理せねばならないという制限がある。
【０００５】
過去10年間、薄膜トランジスタの半導体チャネルで使用するためさまざまな材料がアモルファス・シリコンに取って代わる可能性のある材料として注目されてきた。半導体材料（特に有機溶媒または水性溶媒に溶ける半導体材料）は処理がより簡単であるため、比較的簡単な方法（例えばスピン・コーティング、浸漬コーティング、マイクロコンタクト・プリンティング、インクジェットによる付着）で大面積に適用することができる。より低温で堆積させることができる半導体材料は、可撓性のあるエレクトロニクス・デバイスのための基板用材料（例えばさまざまなプラスチック）の範囲をより広くするであろう。さらに、付加式溶液プロセスは、半導体材料を必要な場所にだけ付着させることによって材料を減らせる可能性がある。
【０００６】
したがってコーティング可能な半導体材料でできた薄膜トランジスタは、製造しやすさ、および／または力学的可撓性、および／または適度な動作温度が重要な考慮事項であるさまざまなエレクトロニクス・デバイスまたはエレクトロニクス素子（例えばディスプレイの背面、ポータブル・コンピュータ、ポケット・ベル、取引カードのメモリ素子、識別タグ）の回路のためのカギとなる可能性のある技術と見なすことができる。
【０００７】
そのため新しい半導体材料を発見することにますます興味が集まっている。有機半導体には、これまで多くの研究の対象となってきた代替用低温半導体材料の大きな1つのクラスがある。しかしたいていの有機半導体は、一般に、トランジスタ・デバイスで用いられるアモルファス・シリコンと比べて電子特性が劣っているか、電子特性に問題がある。例えば有機材料は通常の大気圧条件で分解する傾向がある。逆に、無機半導体は、より安定な傾向がある。したがって温度感受性基板に適合していて電子特性がアモルファス・シリコンと同等な無機半導体であれば、さまざまな可撓性基板のためのエレクトロニクス素子が可能になろう。
【０００８】
新しい無機材料を発見することも、これまで多くの研究の対象となってきた。例えば金属酸化物半導体である亜鉛酸化物、インジウム酸化物、スズ酸化物、カドミウム酸化物のいずれかを追加のドーピング元素（アルミニウムなどの遷移金属）とともに、または追加のドーピング元素なしで堆積させることが知られている。このような半導体材料は透明であり、以下に示すように、いくつかの用途において追加の利点となる可能性がある。
【０００９】
亜鉛酸化物膜を作るさまざまな方法が、高温法と低温法の両方に関してこれまでに開示されている。その中には、ラジオ周波数マグネトロン・スパッタリングや、改造型反応性プレーナ・マグネトロン・スパッタリングなどが含まれる。
【００１０】
Ohyaら（Japanese Journal of Applied Physics、パート1、2001年1月、第40巻、第1号、297〜298ページ）は、化学溶液堆積によって製造したZnOからなる薄膜トランジスタを開示している。
【００１１】
透明な導電性酸化物は、透明な導電性酸化化合物の材料と特性に関するMaterial Research Bulletin、第25巻(8)、2000年の2000年8月号にまとめられている。
【００１２】
このような酸化物半導体を堆積させるための1つの低温法は、Cartiaらのアメリカ合衆国特許公開2004/0127038 A1に開示されている。この特許出願には、不活性ガスの中で酸素分圧を制御した雰囲気において、金属酸化物（ZnO、In2O3、SnO2、CdO）または金属（Zn、In、Sn、Cd）からなるターゲットのマグネトロン・スパッタリングを行なう半導体堆積法が開示されている。これは、温度感受性のある基板または成分（例えば可撓性ポリマー基板上のディスプレイのための駆動回路）に適合した低温法である。Cartiaらの電界効果トランジスタは、名目上はドープされていない金属酸化物半導体をベースとしており、物理的気相蒸着または化学蒸着を利用して堆積させるべきである（rf（ラジオ周波数）マグネトロン・スパッタリングが好ましい）。
【００１３】
日本国特開2004-349583 A1には、亜鉛酸化物のナノ粒子分散液をインクジェットによって半導体チャネルにするという薄膜トランジスタの製造方法が開示されている。しかし分散液の調製に関する実例は記載されていない。
【００１４】
アメリカ合衆国特許公開2004/0127038には、真空蒸着法としてスパッタリングを利用して高品質の亜鉛酸化物薄膜トランジスタを製造する方法が開示されている。
【００１５】
Steven K. Volkmanらは、「ZnOナノ粒子を用いた、透明で空気中で安定な印刷可能な新規n型半導体技術」、2004 IEEE国際電子デバイス・ミーティング技術ダイジェスト、769ページ、2004年に、有機的に安定化された亜鉛酸化物ナノ粒子を用いて薄膜トランジスタを製造する方法を開示している。開示されているこの方法は、400℃の温度に曝露するか、プラズマ水素化を行なう操作を含んでいる。
【００１６】
透明な酸化物半導体は、透明な薄膜トランジスタを製造する際に特に有用である。このように透明なトランジスタは、ディスプレイにおいて画素を制御するのに使用できる。透明であるため、トランジスタのアクティブな領域を著しく広くすることができる。
【００１７】
例えば薄膜トランジスタは、ラップトップ・コンピュータやそれ以外の情報ディスプレイ製品で広く用いられているアクティブ-マトリックス液晶ディスプレイ（AMLCD）で使用される。AMLCDディスプレイを動作させるには、それぞれの絵要素または表示要素（画素）が、オンまたはオフにする画素を選択すること、またはその画素にアドレスすることを目的として、対応する薄膜トランジスタ（“画素ドライバ”）を有する必要がある。現在のところ、AMLCDディスプレイでは、ガラス基板に堆積させうるが透明ではないトランジスタ材料（一般に、ガラスに堆積されたアモルファス・シリコン、多結晶シリコン、連続粒子シリコン）が用いられている。ディスプレイのガラス上でアドレス用エレクトロニクスによって占められる部分は、ディスプレイを通過する光を透過させるのに利用できない。AMLCDにアドレスするための透明なトランジスタにより、より多くの光をディスプレイを通過させることができ、そのことによってディスプレイの性能を向上させることができよう。
【００１８】
さまざまなエレクトロニクス・デバイスの薄膜トランジスタで使用される半導体材料は、0.01cm2/V秒をはるかに超える大きな易動度と、1000よりも大きな電流オン／オフ比（今後は“オン／オフ比”と呼ぶ）を必要とする。
【００１９】
半導体材料には、“p型”または“pチャネル”の半導体が含まれる。これは、ソース電圧に対して負のゲート電圧を印加すると正の電荷（正孔）がデバイスのチャネル領域に誘導されることを意味する。p型半導体材料に代わるのが“n型”または“nチャネル”の半導体材料であり、この用語は、ソース電圧に対して正のゲート電圧を印加すると負の電荷がデバイスのチャネル領域に誘導されることを意味する。したがってn型TFTでは、より大きな正の電圧を印加することによってデバイスをオンにできる。
【発明の開示】
【課題を解決するための手段】
【００２０】
本発明は、亜鉛酸化物をベースとしたナノ粒子を用いて亜鉛酸化物をベースとした半導体膜を製造する方法に関する。本発明の半導体膜の主な1つの用途は、薄膜トランジスタである。好ましい一実施態様では、亜鉛酸化物をベースとした半導体材料は“n型”だが、適切なドーパントを利用するならp型材料も考えられる。亜鉛酸化物をベースとした半導体材料は、半導性酸化物を形成できる他の金属（例えばインジウム、スズ、カドミウムや、これらの組み合わせ）を含むことができる。アクセプタとなる少量のドーパントも含めることができる。
【００２１】
亜鉛酸化物をベースとした半導体膜を製造する方法は、基板上に亜鉛酸化物をベースとしたナノ粒子のコロイド溶液を300℃以下の温度で堆積させる操作を含んでいる。このナノ粒子は、有機亜鉛前駆体化合物と塩基性イオン化合物を含んでいて亜鉛酸化物含有材料を形成することになる反応物質の混合物の反応生成物である。このナノ粒子は、一次粒子の平均サイズが10〜150nmであり、コロイド溶液中でコロイドとして安定である。コロイド溶液中の無機イオンのレベルは1mM未満であり、有機化合物またはその塩のレベルは5mM未満である。
【００２２】
本発明の一実施態様は、薄膜トランジスタの製造方法に関する。この方法では、ナノ粒子を室温にて付着させた後、一般に基板の温度を300℃以下にして1時間以下の時間にわたってアニーリング・ステップを実施する。レーザー・アニーリングを利用することで、半導体をより高温にする一方で、基板を比較的低温に維持することもできる。
【００２３】
本発明は、亜鉛酸化物をベースとした半導体を好ましくは可撓性基板の上に含む、本発明の方法で製造したトランジスタにも関する。
【００２４】
本発明の方法で製造した半導体膜は、膜の形態において、0.01cm2/V秒という優れた電界効果易動度と、104を超えるオン-オフ比を示すことができる。この性能は、関連するさまざまな技術（例えばアクティブ・マトリックス・ディスプレイの背面）で利用するのに十分である。
【００２５】
TFT構造は、亜鉛酸化物をベースとした半導体に加え、電流をその亜鉛酸化物をベースとした半導体に注入するための導電性電極（一般にソースおよびドレインと呼ばれる）を備えている。本発明の一実施態様は、薄膜トランジスタにおけるこのようなnチャネル半導体膜の利用に関する。それぞれの薄膜トランジスタは、nチャネル半導体膜に接続された互いに離れた第1の接点手段と第2の接点手段を備えている。第3の接点手段は、半導体膜から絶縁体によって離すことができ、この第3の接点手段に電圧を印加することにより、第1の接点手段と第2の接点手段の間をこの膜を通って流れる電流を制御することができる。第1の接点手段、第2の接点手段、第3の接点手段は、電界効果トランジスタのドレイン電極、ソース電極、ゲート電極に対応させることができる。
【００２６】
本発明の上記の目的、特徴、利点ならびに他の目的、特徴、利点は、以下の説明と図面を参照することによってより明らかになろう。図面では、それぞれの図面で共通する同じ特徴または類似した特徴を指すのに、可能な場合には同じ参照番号を使用した。
【発明を実施するための最良の形態】
【００２７】
本発明の方法で製造された半導体膜は、0.01cm2/V秒を超える電界効果電子易動度を示す。この値は、少なくとも0.1m2/V秒であることが好ましく、0.2m2/V秒よりも大きいことがさらに好ましい。さらに、本発明に従って製造されたnチャネル半導体膜は、少なくとも104というオン／オフ比を提供することができる。この値は少なくとも105であることが望ましい。オン／オフ比は、ゲート電圧を、ディスプレイのゲート線で使用できる代表的な電圧である1つの値から別の値へと走査するときのドレイン電流の最大値／最小値として測定される。典型的な数値セットは、ドレイン電圧を30Vに維持すると-10V〜40Vになろう。
【００２８】
本発明の方法で製造された薄膜半導体は、この薄膜半導体の製造に用いた材料、または薄膜半導体そのものを空気に曝したときでさえ、このような性能を維持するという利点を有する。
【００２９】
亜鉛酸化物をベースとした半導体の薄膜を製造する本発明の方法の一実施態様は、基板の温度を300℃以下にして亜鉛酸化物を含むナノ粒子のコロイド溶液をその基板の上に堆積させる操作を含んでいる。ナノ粒子は、有機亜鉛前駆体化合物と塩基性イオン化合物を含んでいて亜鉛酸化物含有材料を形成することになる反応物質を反応させた生成物である。ナノ粒子は、一次粒子の平均サイズが10〜150nmの範囲だが、20〜100nmであることが好ましく、コロイド溶液中でコロイドとして安定である。このコロイド溶液中での無機イオンのレベルは1mM未満であり、有機化合物またはその塩のレベルは5mM未満である。
【００３０】
ナノ粒子のコロイド溶液は、基板に、ナノ粒子の乾燥質量が0.02〜1g/m2の割合で付着させることが好ましい。
【００３１】
ナノ粒子のコロイド溶液は、さまざまな方法（例えば液体のための従来のコーティング法）で付着させることができる。一実施態様では、インクジェット・プリンタを用いてナノ粒子のコロイド溶液を付着させる。インクジェット・プリンタは、連続的なインクジェット・プリンタ、または要求に応じて液滴を落とすインクジェット・プリンタにすることができる。従来のインクジェット・プリンタでは、半導体膜を基板要素にインクジェット印刷する方法は、（a）ディジタル・データ信号に応答するインクジェット・プリンタを用意し；（b）第1のプリントヘッドにナノ粒子のコロイド溶液を装填し；（c）ディジタル・データ信号に応答してコロイド溶液を用いて基板に印刷し；（d）印刷された基板をアニーリングする操作を含んでいる。
【００３２】
他のコーティング法として、スピン・コーティング、押し出しコーティング、ホッパー・コーティング、浸漬コーティング、スプレー・コーティングなどがある。市場スケールの方法では、半導体膜をウェブ基板の上にコーティングし、その基板をあとで個々の半導体膜に分割することができる。あるいは移動するウェブの表面に半導体膜のアレイをコーティングすることもできる。
【００３３】
例えば周囲環境にて、亜鉛酸化物をベースとしたナノ粒子の層をスピン・コーティングによって付着させ、その後10秒間〜10分間（場合によっては1〜5分間が好ましい）にわたって50℃〜500℃（130℃〜300℃が好ましい）の温度でアニールするとよい。
【００３４】
大気圧法で利用される半導体材料は、いくつかの性質を示す必要がある。薄膜トランジスタの典型的な用途では、デバイスの中を流れる電流を制御できるスイッチが求められている。そのためスイッチをオンにすると大電流がデバイスの中を流れるようにできることが望ましい。電流の大きさは、半導体の電荷キャリアの易動度と関係している。デバイスがオフにされているとき、電流は非常に小さいことが望ましい。これは、電荷キャリアの濃度と関係している。さらに、デバイスは、可視光の影響をわずかしか受けないか、まったく受けないことが望ましい。そのためには、半導体のバンド・ギャップが十分に大きくて（3eV超）可視光に曝露してもバンド間の遷移が起こらない必要がある。大きな易動度、低濃度のキャリア、大きなバンド・ギャップを生み出すことのできる材料は、ZnOである。さらに、体積の大きな実際のウェブをベースとした大気圧での製造スキームでは、この方法で使用する化学物質が安くてしかも毒性が小さいことが非常に望ましい。この条件は、ZnOを用いるか、その前駆体のうちの多くのものを用いることによって満たすことができる。
【００３５】
上に説明したように、薄膜トランジスタで利用するために亜鉛酸化物をベースとした半導体薄膜を製造する本発明の方法では、亜鉛酸化物をベースとした材料のナノ粒子が利用される。亜鉛酸化物をベースとした半導体材料は、半導体酸化物を形成することのできる他の金属（例えばインジウム、スズ、カドミウム、ならびにこれらの組み合わせ）を少量含むことができる。例えばChiang, H.Q.らは、「アモルファスの亜鉛スズ酸化物チャネル層を有する易動度の大きな透明な薄膜トランジスタ」、Applied Physics Letters、第86巻、013503ページ、2005年に、亜鉛スズ酸化物材料を開示している。また、堆積の前または後にアクセプタまたはドナーとなる光学的ドーパントがナノ粒子の中に少量（10質量％未満が好ましい）含まれていてもよい。
【００３６】
したがって“亜鉛酸化物をベースとした”という表現は、主に（少なくとも80％が好ましい）亜鉛酸化物を含む組成物を意味するが、その中には、他の金属酸化物が少量含まれた添加物または混合物も含まれていてよい。このような半導体組成物は当業者に知られている。
【００３７】
ドープされていない亜鉛酸化物をベースとしたナノ粒子を本発明で使用できるが、ZnOの抵抗率は、アクセプタとなるドーパント（例えばN、B、Cu、Li、Na、K、Rb、P、As、ならびにこれらの混合物）を用いた置換ドーピングによって大きくすることができる。あるいはさまざまなp型ドーパントとドーピング法を利用してp型亜鉛酸化物膜を実現することもできる。例えばWhiteらのアメリカ合衆国特許第6,610,141 B2号には、LED（発光デバイス）、LD（レーザー・ダイオード）、光検出器、太陽電池で使用するための、または1つ以上のマルチp-n接合のためにn型材料とp型材料の両方が必要とされる他の電気デバイスで使用するための、p型ドーパントを含む亜鉛酸化物膜が開示されている。Whiteらは、GaAs基板からのヒ素の拡散を利用し、ヒ素をドープされた亜鉛酸化物をベースとした膜を製造している。アメリカ合衆国特許第6,727,522 B1号にも、n型ドーパントに加え、亜鉛酸化物をベースとしたp型半導体膜のためのさまざまなドーパントが記載されている。亜鉛酸化物をn型半導体として用い、それとは異なる金属酸化物（例えば銅酸化物またはナトリウムコバルト酸化物）をp型金属酸化物として用いる電気デバイスも知られており、例えばヨーロッパ特許第1324398 A2号に記載されている。したがって本発明を利用すると、本発明の方法で製造されたさまざまにドープされた亜鉛酸化物をベースとした半導体薄膜により、または亜鉛酸化物をベースとした半導体薄膜を従来から知られている1つ以上の他の金属酸化物半導体薄膜と組み合わせることにより、p-n接合を有する同じ電気デバイスの中に1つ以上の半導体薄膜を製造することができる。例えば本発明に従って製造した電気デバイスは、本発明によって製造した亜鉛酸化物をベースとした半導体薄膜を、従来技術で知られているキャリアが相補的なタイプの薄膜半導体と組み合わせて形成したp-n接合を含むことができる。
【００３８】
チャネル層の厚さはさまざまであり、特別な実施態様では5nm〜100nmの範囲が可能である。チャネルの長さと幅は、構成しているシステムの画素のサイズと設計規則によって決まる。一般に、チャネルの幅は10〜1000μmの範囲で変化する。チャネルの長さは、特別な実施態様では1〜100μmの範囲が可能である。
【００３９】
本発明の薄膜トランジスタまたはエレクトロニクス・デバイスの製造方法の全体、または少なくとも薄膜トランジスタの製造は、支持体の最大温度を500℃未満にして実施することができる。この温度は250℃未満であることがより好ましく、150℃未満であることが非常に好ましく、100℃未満であることがさらに好ましく、ほぼ室温の温度（25℃〜70℃）にすることさえできる。この明細書に含まれる本発明に関する知識が得られた後は、温度は、一般に、支持体と、従来技術で知られている処理パラメータに応じて選択される。温度は、集積回路や半導体の従来の処理温度よりもはるかに低い。そのため比較的安価ないろいろな支持体のうちの任意のもの（例えば可撓性のあるポリマー製支持体）を使用できる。したがって本発明により、性能が著しく向上した薄膜トランジスタを備える比較的安価な回路を製造できる。
【００４０】
本発明の一実施態様は、基板上への半導体薄膜の溶液相堆積によることが好ましい薄膜トランジスタの製造方法に関する。そのとき基板の温度は、堆積中を通じて300℃以下であることが好ましい。このような実施態様では、ナノ粒子を室温で付着させた後、アニーリング・ステップを、一般に基板の温度を300℃以下にして1時間以下にわたって実施する。レーザー・アニーリングを利用することで、基板の温度を比較的低温に維持しながら半導体をより高温に到達させることもできる。
【００４１】
本発明で用いるナノ粒子は、基板に付着させるためにコロイド状ゾルとして形成される。一次粒子の平均サイズが5〜200nm（10〜150nmがより好ましく、20〜100nmが好ましい）のナノ粒子は、界面活性剤がないとき、電荷によってコーティング溶液中でコロイドとして安定である。電荷によって安定したゾルは、似た表面電荷に基づく粒子間の反発力によって安定化する。例えばC. Jeffrey BrinkerとGeorge W. Scherer、『ゾル-ゲル処理の物理学と化学』、アカデミック・プレス社（ユーヨーク、1989年）を参照のこと。
【００４２】
亜鉛酸化物をベースとしたナノ粒子は、有機金属前駆体（例えば加水分解した酢酸亜鉛）を水酸化カリウムなどの塩基と反応させることによって形成できる。他の有機金属前駆体化合物としては、例えば、アセチルアセトン酸亜鉛、ギ酸亜鉛、水酸化亜鉛、塩化亜鉛、硝酸亜鉛などと、これらの水和物が挙げられる。有機金属前駆体化合物は、カルボン酸の亜鉛塩、またはその水和物であることが好ましく、酢酸亜鉛またはその水和物であることがより好ましい。場合によっては含まれるドーピング材料としては、硝酸アルミニウム、酢酸アルミニウム、塩化アルミニウム、硫酸アルミニウム、ギ酸アルミニウム、硝酸ガリウム、酢酸ガリウム、塩化ガリウム、ギ酸ガリウム、硝酸インジウム、酢酸インジウム、塩化インジウム、硫酸インジウム、ギ酸インジウム、硝酸ホウ素、酢酸ホウ素、塩化ホウ素、硫酸ホウ素、ギ酸ホウ素などと、これらの水和物が挙げられる。
【００４３】
粒子の形成後、イオンのレベルを洗浄によって低下させ、安定な分散液を得る。溶液中にあまりに多くのイオンがあると粒子が互いに遮蔽されるため、粒子同士が接近し過ぎて凝集し、うまく分散しない。洗浄を繰り返すことによって無機イオンのレベルを1mM未満という望む濃度にすることができる。有機化合物またはその塩のレベルは、5mM未満のレベルに維持される。
【００４４】
本発明の一実施態様では、亜鉛酸化物をベースとした半導体薄膜は、被覆溶液から形成した追加の材料を含んでいる。特に、基板に亜鉛酸化物をベースとしたナノ粒子のコロイド溶液を付着させた後、そのコーティングを乾燥させて亜鉛酸化物をベースとしたナノ粒子の多孔層を形成し、亜鉛酸化物をベースとしたナノ粒子の多孔層をアニーリングするという追加ステップによって薄膜の半導体特性を向上させることができる。場合によっては追加されるステップには、ナノ粒子からなる多孔層の上に、アニーリングによって亜鉛酸化物に変換される可溶性の亜鉛酸化物前駆体化合物を含む被覆溶液を付着させて中間複合体膜を形成するステップと；その中間複合体膜を乾燥させるステップと；乾燥したその中間複合体膜を少なくとも50℃（好ましくは500℃まで）の温度でアニーリングし、この複合体膜をアニーリングする間に亜鉛酸化物前駆体化合物が変換されることによって形成された追加の亜鉛酸化物材料が、亜鉛酸化物をベースとしたナノ粒子に補足されて含まれる半導体膜を生成させるステップが含まれる。
【００４５】
この実施態様では、ナノ粒子のコロイド溶液を、基板に、ナノ粒子の乾燥質量が0.02〜1g/m2のレベルとなるように付着させることが好ましい。被覆溶液は、前駆体化合物が2×10-4〜0.01モル/m2のレベルとなるように付着させることが好ましい。好ましい一実施態様では、理論的に変換される亜鉛酸化物前駆体化合物に対するナノ粒子のモル比は、存在するZnOと前駆体化合物のモル数を基準として約0.02〜60である。
【００４６】
本発明の別の特徴は、半導体部品の製造方法と、そのような部品を組み込んだエレクトロニクス・デバイスの製造方法に関する。
【００４７】
一実施態様では、基板を用意し、上記の半導体材料からなる層を基板に付着させ、電気的接点をこの層に作る。この方法を実施する正確な順序は、望ましい半導体部品の構造がどのようなものであるかによって決まる。したがって電界効果トランジスタの製造では、例えば最初にゲート電極を、例えば金属または有機導体の真空蒸着または溶液堆積によって可撓性基板の上に堆積させるとよい。次に誘電体を用いてゲート電極を絶縁し、次いでその上に、ソース電極と、ドレイン電極と、nチャネル半導体材料からなる層とを付着させるとよい。このようなトランジスタの構造、したがってその製造順序は、当業者に知られている一般的なやり方で変えることができる。したがって別の方法として、ゲート電極を最初に堆積させ、次いでゲート誘電体を堆積させ、その後半導体を付着させ、最後に半導体層の上にソース電極とドレイン電極のための接点を堆積させることができる。第3の構造は、ソース電極とドレイン電極を最初に堆積させた後、半導体を堆積させ、その上に誘電体とゲート電極を堆積させたものにできよう。
【００４８】
当業者であれば、他の構造を構成できること、および／または中間面変更層を上記の薄膜トランジスタの部品間に配置できることがわかるであろう。たいていの実施態様では、電界効果トランジスタは、絶縁層と、ゲート電極と、この明細書で説明したZnO材料を含む半導体層と、ソース電極と、ドレイン電極を含んでおり、絶縁層と、ゲート電極と、半導体層と、ソース電極と、ドレイン電極の順序は、ゲート電極と半導体層が絶縁層の互いに反対側に接触していて、ソース電極とドレイン電極の両方が半導体層に接触しているのであれば任意である。
【００４９】
薄膜トランジスタ（TFT）は、電子信号の切り換えと増幅を行なう電子回路のための構成ブロックとなる能動素子である。TFTデバイスの魅力的な性質として、オンにする電圧が低く、相互コンダクタンスまたは（デバイスの電流）／（ゲート）制御電圧という比が大きく、“オフ”（Vg≦0）電流に対する“オン”（Vg＞0）電流の比が大きいことなどがある。本発明に従って製造した典型的なTFT構造の一実施態様では、基板はポリマー（例えばPET、PEN、KAPTONなど）である。ソース導電性電極とドレイン導電性電極は、基板上でパターニングすることができる。次に、亜鉛酸化物をベースとした半導体をコーティングした後、ゲート絶縁層（SiO2またはAl2O3）または溶液コーティングされたポリマーをコーティングする。最後に、ゲート導電性電極をゲート絶縁層の上に堆積させる。当業者であれば、これは多数ある可能なTFTの製造法の1つであることが理解できよう。
【００５０】
このようなTFTデバイスを動作させる際には、制御用ゲート電極に電圧が印加されているときだけ、ソース電極とドレイン電極の間に印加される電圧によって電流が大量に流れる。すなわちソース電極とドレイン電極の間を流れる電流は、ゲート電極に印加されるバイアス電圧によって変調または制御される。亜鉛酸化物をベースとした半導体TFTの材料とデバイス・パラメータの関係は、以下のおおまかな式によって表わすことができる（Szeの『半導体デバイス - 物理と技術』、ジョン・ワイリー＆サンズ社、1981年を参照のこと）。
Id = (W/2L)×μC (Vg - Vth)2
ただしIdは飽和ソース-ドレイン電流であり、Cは絶縁層に付随する幾何学的なゲート・キャパシタンスであり、WとLはデバイスの物理的サイズであり、μは、亜鉛酸化物をベースとした半導体の中でのキャリア（正孔または電子）の易動度であり、Vgは印加されたゲート電圧であり、Vthは閾値電圧である。理想的には、適切な極性のゲート電圧が印加されたときだけTFTは電流を流すことができる。しかしゲート電圧がゼロのとき、ソースとドレインの間の“オフ”電流は、亜鉛酸化物をベースとした半導体の固有導電率σ：
σ = nqμ
に依存することになろう。ただしnは電荷キャリア密度であり、qは電荷であり、
Vg = 0においてIsd = σ(Wt/L) Vsd
となっている。ただしtは亜鉛酸化物をベースとした半導体層の厚さであり、Vsdはソースとドレインの間に印加される電圧である。したがってTHTが例えばディスプレイにおいてオン／オフ電流比の大きな優れた電子式スイッチとして動作するには、半導体が大きなキャリア易動度を持つが固有導電率は非常に小さいこと、あるいはそれと同じことだが、電荷キャリア密度が小さいことが必要とされる。実際のデバイスではオン／オフ比が104を超えることが望ましい。
【００５１】
この明細書に記載したTFT構造は、透明な亜鉛酸化物をベースとした半導体と、この亜鉛酸化物をベースとした半導体に電流を注入するための導電性電極（一般にソース電極、ドレイン電極と呼ばれる）と、ソース-ドレイン電流を制御および／または変調するためのキャパシタンス式電荷注入スキームを備えている。亜鉛酸化物をベースとした半導体TFTの魅力的な1つの特別な用途は、可撓性ポリマー基板上のディスプレイのための駆動回路である。亜鉛酸化物半導体を用いたトランジスタおよび／またはトランジスタ・アレイは、フラット・パネル・ディスプレイ、アクティブ・マトリックス・イメージャ、センサー、rf価格ラベル、電子ペーパー・システム、rf識別タグ、rf目録タグなどの用途において有用である。
【００５２】
理解が容易になるよう、この明細書で用いる以下の用語について以下により詳しく説明する。
【００５３】
“エンハンスメント・モード・トランジスタ”は、ゲート電圧がゼロのときにソースとドレインの間のオフ電流がオン電流と比べて無視できる程度であるトランジスタを意味する。言い換えるならば、このトランジスタ・デバイスは、“通常はオフ”である。それに対してディプリーション・モードのトランジスタは、“通常はオン”である。これは、ゲート電圧がゼロのときにソースとドレインの間に実質的に無視できる電流よりも多くの電流が流れることを意味する。エンハンスメント・モードが一般に好ましい。
【００５４】
“ゲート”は、一般に、トランジスタ回路の構成という文脈で用いる場合には、3端子FETの絶縁されたゲート端子を意味する。
【００５５】
“実質的に透明な”は、一般に、電磁スペクトルの可視部（および／またはいくつかの変形例では赤外部）に含まれる光を大量に吸収することのない材料または構造体を指す。
【００５６】
この明細書では、“1つの”や“その”は“少なくとも1つの”と同じ意味で用いられ、“1つ以上の”要素が対象であることを意味する。
【００５７】
この明細書では、薄膜トランジスタに含まれる層に関する“上方”、“上”、“下”などの用語は、薄膜半導体層がゲート電極の上にある場合の層の順番を意味するが、必ずしも層が隣接していることや、中間層がないことを意味するわけではない。
【００５８】
図1〜図4の説明において、“上”、“下”という語は、半導体に対する接点の配置を意味し、下は基板により近いことを表わし、上は基板からより遠いことを表わす。このような構造についてさらに説明する。
【００５９】
“鉛直な”は、基板の面に対して実質的に垂直であることを意味する。
【００６０】
上記の用語は読者の便宜を図ることだけを目的として示してあり、当業者が理解するよりも狭い範囲であるとか、添付の請求項の範囲を制限するとか考えてはならない。
【００６１】
この明細書に開示されているのはエンハンスメント・モードの電界効果トランジスタであり、トランジスタ構造の少なくとも一部を実質的に透明にすることができる。このトランジスタを含むデバイスと、このトランジスタの製造方法も開示されている。
【００６２】
亜鉛酸化物材料は、実質的に透明な膜にすることができる。したがって本発明のトランジスタ構造が場合によっては備える1つの性質は、構造体の選択された実施態様、またはそのうちで半導体チャネル層とゲート絶縁体層を含む部分が、電磁スペクトルの可視部（いくつかの変形例では、可視部および／または赤外部）全体で少なくとも90％、よりも好ましくは少なくとも95％の光透過率を示すことができるというものである。この構造体の追加要素のそれぞれ（すなわち基板、ゲート電極、ソース／ドレイン端子）は、トランジスタの望む最終用途が何であるかに応じ、場合によっては不透明にすること、または実質的に透明にすることができる。いくつかの実施態様では、トランジスタ構造の全体（および／またはトランジスタの個々の要素）は、電磁スペクトルの可視部（いくつかの変形例では、可視部および／または赤外部）全体で少なくとも50％、よりも好ましくは少なくとも70％、最も好ましくは少なくとも90％の光透過率を示すことができる。
【００６３】
本発明に従って製造されたトランジスタは、このように透過性であるため、少なくとも1つのディスプレイ要素に結合したスイッチとしてオプトエレクトロニクス・ディスプレイ装置にうまく組み込むことができる。
【００６４】
ここに開示されているFETのさらに別の特徴は、比較的低い処理温度（例えば300℃を超えないことが好ましい）で薄膜トランジスタ（TFT）として容易に製造できることである。
【００６５】
溶液堆積された典型的な薄膜トランジスタの断面図を図1〜図4に示してある。例えば図1は、下接点配置の典型例であり、図2は、上接点配置の典型例である。
【００６６】
図1と図2の実施態様のそれぞれの薄膜トランジスタ（TFT）は、ソース電極20と、ドレイン電極30と、ゲート電極44と、ゲート誘電体56と、基板28と、ソース電極20をドレイン電極30に接続する膜の形態になった半導体70とを備えている。TFTがエンハンスメント・モードで動作する場合、ソース電極から半導体に注入される電荷が移動し、電流が半導体-誘電体の界面の100オングストローム以内の薄いチャネル領域を主として通ってソースからドレインに流れる。A. Dodabalapur、L. Torsi、H.E. Katz、Science、第268巻、270ページを参照のこと（参考としてその内容はこの明細書に組み込まれているものとする）。図1の構成では、電荷は、ソース電極20から横方向にだけ注入されてチャネルを形成する必要がある。ゲート電場がないとき、理想的なチャネルは電荷キャリアをほとんど持たない。その結果、デバイスがオフ・モードのとき、理想的にはソース-ドレイン伝導は存在しない。
【００６７】
オフ電流は、ゲート電圧を印加することによってチャネルに電荷が意図的に注入されていないときにソース電極20とドレイン電極30の間を流れる電流として定義される。これは、nチャネルであると仮定すると、ゲート-ソース電圧が閾値電圧として知られるある電圧よりも負である場合に起こる。Szeの『半導体デバイス - 物理と技術』、ジョン・ワイリー＆サンズ社、1981年、438〜443ページを参照のこと。オン電流は、ゲート電極44に適切な電圧を印加することによって電荷キャリアをチャネルに意図的に堆積させてチャネルが導電性になったときにソース電極20とドレイン電極30の間を流れる電流として定義される。nチャネル蓄積モードTFTでは、これは、閾値電圧よりも正のゲート-ソース電圧で起こる。この閾値電圧は、nチャネル動作では、ゼロまたはわずかに正であることが望ましい。オンとオフのスイッチングは、ゲート電極44からゲート誘電体56を通じて半導体-誘電体の界面に電場を印加してキャパシタに効果的に充電することと、その電場を取り去ることによって実現される。
【００６８】
この明細書に記載したトランジスタ構造の特別な例は説明を目的としたものであり、添付の請求項の範囲を制限すると見なしてはならない。例えば別の（第3の）特別なトランジスタ構造を図3に示してある。TFT構造の第3の変形例は絶縁性基板28を備えており、その上にソース電極20とドレイン電極30が配置されている。ソース電極とドレイン電極が接触するように半導体膜70が設けられている。ゲート電極44が（鉛直方向に見て）ゲート誘電体56の上面に配置されている。言い換えるならば、ゲート電極44と半導体膜70が、ゲート誘電体56のそれぞれ反対側の面に設けられている。
【００６９】
図3のTFT構造は、例えばソース電極20とドレイン電極30を規定する膜を堆積させてパターニングすることによって製造する。例えば500オングストロームのITOソース／ドレイン電極膜をガラス基板28の上にスパッタリングするとよい。ソースとドレインのパターニングは、シャドウ・マスキングまたはフォトリソグラフィによって実現できる。ソース／ドレイン電極膜は、場合によってはアニールすることができよう。次に半導体膜70をソース電極20、ドレイン電極30、基板28の上に堆積させてパターニングすることができる。例えばZnOをベースとした膜を堆積させた後にフォトリソグラフィによってパターニングすること、または堆積中に溶液パターニングすることができる。
【００７０】
その後、ゲート誘電体56を半導体膜70の上に堆積させてパターニングすることができる。例えば2000オングストロームのAl2O3膜をスパッタによって堆積させた後、シャドウ・マスキングまたはフォトリソグラフィによってパターニングすることができる。ゲート誘電体56を貫通するビア（図示せず）を形成してソース電極およびドレイン電極30と電気的に接続することができる。場合によってはAl2O3膜をアニールすることができよう。次にゲート電極44をゲート誘電体56の上に堆積させてパターニングすることができる。例えば2000オングストロームのITO膜をスパッタで堆積させた後、シャドウ・マスキングまたはフォトリソグラフィによってパターニングすることができる。場合によってはITO膜をアニールすることができよう。
【００７１】
TFT構造のさらに別の第4の変形例を図4に示してある。このTFT構造は基板28を備えており、その上には半導体チャネル層70が堆積されている。ソース電極20とドレイン電極30が、半導体チャネル膜70の面のうちでガラス基板28に隣接する面とは反対側の面に設けられている。ゲート誘電体56が、半導体チャネル層70、ソース電極20、ドレイン電極30の上に堆積されている。ゲート電極44が（鉛直方向に見て）ゲート誘電体56の上面に堆積されている。言い換えるならば、ゲート電極44と半導体チャネル層70がゲート誘電体56のそれぞれ反対側の面に設けられている。
【００７２】
図4のTFT構造は、例えば半導体チャネル層70を規定する膜を堆積させてパターニングすることによって製造できる。例えば500オングストロームのZnOをベースとした膜を堆積させた後にフォトリソグラフィによってパターニングすること、または溶液法によって選択的に堆積させることができる。次にソース電極20とドレイン電極30を堆積させてパターニングすることができる。例えば500オングストロームのアルミニウムまたは銀、または他の金属からなるソース／ドレイン電極膜を溶液堆積によって望むパターンに堆積させることができる。その後、ゲート誘電体56を半導体チャネル層70、ソース電極20、ドレイン電極30の上に堆積させてパターニングすることができる。例えば2000オングストロームの誘電体を堆積させてパターニングすること、または選択的に堆積させることができる。ゲート誘電体56を貫通するビア（図示せず）を形成してソース電極およびドレイン電極30と電気的に接続することができる。次にゲート電極44をゲート誘電体56の上に堆積させてパターニングすることができる。例えば2000オングストロームのITO膜または金属膜を堆積させること、および／またはパターニングすることができる。
【００７３】
あるいは図4に示した上記の構成の接点は、半導体チャネル層の端部にIn、Al、Ga、または他の適切なn型ドーパントを選択的にドーピングすることによって形成できる。
【００７４】
本発明のTFTトランジスタと方法の原理をいくつかの実施態様を参照して説明してきたが、この原理から逸脱することなくこのTFTデバイスと方法の構成や詳細を変更できることは明らかであろう。
【００７５】
製造中、および／または試験中、および／または使用中に支持体を用いてTFTを支持することができる。当業者であれば、市販される支持体は、試験用またはスクリーニング用に選択したものとは異なっていてもよいことが理解できよう。いくつかの実施態様では、支持体はTFTに必要なすべての電気的機能を提供するわけではない。このタイプの支持体をこの明細書では“非参加型支持体”と呼ぶ。有用な材料として、有機材料または無機材料が挙げられる。支持体は、例えば、無機ガラス、セラミック・ホイル、ポリマー材料、充填されたポリマー材料、コーティングされた金属ホイル、アクリル樹脂、エポキシ、ポリアミド、ポリカーボネート、ポリイミド、ポリケトン、ポリ(オキシ-1,4-フェニレンオキシ-1,4-フェニレンカルボニル-1,4-フェニレン)（ポリ(エーテルエーテルケトン)またはPEEKと呼ばれることもある）、ポリノルボルネン、ポリフェニレンオキシド、ポリ(ナフタレンジカルボン酸エチレン)（PEN）、ポリ(テレフタル酸エチレン)（PET）、ポリ(エーテルスルホン)（PES）、ポリ(フェニレンスルフィド)（PPS）、繊維強化プラスチック（FRP）などを含むことが可能である。可撓性支持体は、薄膜トランジスタを電気的に絶縁するための絶縁層でコーティングされているのであれば、薄い金属ホイル（例えばステンレス）にすることもできる。
【００７６】
本発明のいくつかの実施態様では可撓性支持体が使用される。そうすることにより、連続的に実施できるロール処理が可能になる。すると平坦な支持体および／または堅固な支持体よりも規模の利益が得られ、製造コストが節約される。選択した可撓性支持体は、歪んだり壊れたりすることなく素手で小さな力でもって直径が約50cm未満の円筒の周囲を取り囲めることが好ましい。円筒の直径は25cm未満であることがより好ましく、10cm未満であることが最も好ましい。この好ましい可撓性支持体は、巻き上げることができる。
【００７７】
可撓性が問題でない場合には、基板は、ガラスやシリコンなどの材料でできたウエハまたはシートにすることができる。
【００７８】
基板の厚さはさまざまな値が可能であり、特別な例では、100μm〜1cmの範囲が可能である。
【００７９】
本発明のいくつかの実施態様では、支持体はなくてもよい。例えば接点が上部にある図2の配置では、ゲート電極および／またはゲート誘電体が、得られるTFTの目的とする用途にとって十分な支持体となっているのであれば、支持体は不要である。さらに、支持体は、一時的な支持体と組み合わせることができる。例えば製造、および／または輸送、および／または試験、および／または保管などの一時的な目的で支持体が必要なときの一実施態様では、一時的な支持体を、その支持体に取外し可能に付着させたり、物理的に固定したりすることができる。例えば可撓性ポリマー支持体を堅固なガラス支持体に付着させ、あとでこのガラス支持体を取り除くことができよう。
【００８０】
ゲート電極は、有用な任意の導電性材料にすることが可能である。従来から知られているさまざまなゲート材料も適している。例えば、金属、縮退ドーピングされた半導体、導電性ポリマー、印刷可能な材料（カーボン・インク、銀-エポキシ、焼結可能な金属ナノ粒子懸濁液など）などがある。ゲート電極は、例えば、ドープされたシリコン、金属（アルミニウム、クロム、金、銀、ニッケル、銅、タングステン、パラジウム、白金、タンタル、チタンなど）を含むことができる。ゲート電極の材料は、透明な導体として、インジウム-スズ酸化物（ITO）、ZnO、SnO2、In2O3なども含むことができる。導電性ポリマーも使用できる。それは例えば、ポリアニリン、ポリ(3,4-エチレンジオキシチオフェン)／ポリ(スルホン酸スチレン)（PEDOT：PSS）である。さらに、これらの材料の合金、これらの材料の組み合わせ、これらの材料の多層も利用できる。
【００８１】
ゲート電極の厚さはさまざまな値にすることができ、特別な実施態様では50〜1000nmの範囲が可能である。ゲート電極は、化学蒸着、および／またはスパッタリング、および／または蒸着、および／またはドーピングによって、または溶液処理によって構造に導入することができる。
【００８２】
本発明のいくつかの実施態様では、同じ材料がゲート電極の機能と支持体の支持機能を提供することができる。例えばドープされたシリコンは、ゲート電極として機能することと、TFTを支持することができる。
【００８３】
ゲート誘電体は、ゲート電極と接触するように設けられる。このゲート誘電体は、ゲート電極をTFTデバイスの残りの部分から電気的に絶縁する。したがってゲート誘電体は電気的絶縁材料を含んでいる。ゲート誘電体は、個々のデバイスと使用環境に応じて広く変化することのできる適切な誘電定数を持っていなくてはならない。例えば誘電定数が2〜100、あるいはそれ以上のゲート誘電体が知られている。ゲート誘電体として有用な材料は、例えば無機の電気的絶縁材料を含むことができる。ゲート誘電体は、ポリマー材料（例えばポリ二フッ化ビニリデン（PVDF）、シアノセルロース、ポリイミドなど）を含むことができる。ゲート誘電体は、誘電定数が異なる異なった材料からなる複数の層を含むことができる。
【００８４】
ゲート誘電体にとって有用な材料の例として、ストロンチウム酸塩、タンタル酸塩、チタン酸塩、ジルコン酸塩、アルミニウム酸化物、ケイ素酸化物、タンタル酸化物、チタン酸化物、ケイ素窒化物、チタン酸バリウム、チタン酸バリウムストロンチウム、チタン酸ジルコン酸バリウム、セレン化亜鉛、硫化亜鉛などがある。さらに、例示したこれらのものの合金、組み合わせ、多層をゲート誘電体として利用することができる。これら材料のうち、アルミニウム酸化物、ケイ素酸化物、セレン化亜鉛が好ましい。さらに、ポリマー材料であるポリイミド、ポリビニルアルコール、ポリ(4-ビニルフェノール)、ポリ(フッ化ビニリデン)、ポリスチレンと、これらの置換された誘導体、ポリ(ビニルナフタレン)とその置換された誘導体、ポリ(メタクリル酸メチル)、適切な誘電定数を持つ他の絶縁体がある。
【００８５】
ゲート誘電体は、TFTに独立した層として設けること、またはゲートの上に例えばゲート材料の酸化によって形成することができる。誘電体層は、誘電定数が異なる2つ以上の層を含むことができる。そのような絶縁体は、アメリカ合衆国特許第5,981,970号（参考としてこの明細書に組み込まれているものとする）と同時係属中のアメリカ合衆国特許出願シリアル番号第11/088,645号（参考としてこの明細書に組み込まれているものとする）で議論されている。ゲート絶縁体材料は、一般に、バンド-ギャップが5eVよりも大きい。
【００８６】
ゲート絶縁体層の厚さはさまざまな値にすることができ、特別な実施態様では10〜300nmの範囲が可能でゲートある。誘電体層は、化学蒸着、スパッタリング、原子層堆積、蒸着、溶液などの方法によって構造に導入することができる。
【００８７】
ソース／ドレイン端子は、電場の影響下で両者の間に伝導が起こるTFTの端子を意味する。設計者は、個々のソース／ドレイン端子を、TFTを回路内で作動させたときにその端子に印加する電圧に基づき、“ソース”または“ドレイン”と呼ぶことがしばしばある。
【００８８】
ソース電極とドレイン電極は、少なくとも1つのゲート誘電体によってゲート電極から分離される一方で、亜鉛をベースとした半導体層は、ソース電極とドレイン電極の上または下に存在することができる。ソース電極とドレイン電極は、有用な任意の導電性材料にすることができる。有用な材料としては、ゲート電極用に上に記載したたいていの材料が挙げられる。それは例えば、アルミニウム、バリウム、カルシウム、クロム、金、銀、ニッケル、パラジウム、白金、チタン、銅、タングステン、ポリアニリン、PEDOT：PSS、他の導電性ポリマー、これらの合金、これらの組み合わせ、これらの多層である。他の代表的な材料としては、透明なn型導体（例えばインジウム-スズ酸化物（ITO）、ZnO、SnO2、In2O3）がある。好ましい電極は、銀、金、PEDOT：PSS、アルミニウムのいずれかである。
【００８９】
ソース電極とドレイン電極は、有用な任意の手段（化学蒸着、物理的気相蒸着（例えば熱による気化、スパッタリング）、蒸発、インク・ジェット印刷、拡散またはイオン注入を通じた半導体チャネル層の材料へのドーピング、溶液堆積など）で設けることができる。これら電極のパターニングは、公知の方法（例えばシャドウ・マスキング、加算式フォトリソグラフィ、減算式フォトリソグラフィ、印刷、マイクロコンタクト・プリンティング、パターン・コーティング）で実現できる。ソース端子とドレイン端子は、幾何学的に対称または非対称になるように製造することができる。
【００９０】
ゲート電極、ソース、ドレイン、基板への電気的接点は、任意の方法で設けることができる。例えば金属線、トレース、ワイヤ、相互接続線、導体、信号路、信号伝達媒体を利用して望む電気的接続を実現することができる。上に挙げた互いに関連する用語は一般に入れ換えることができ、特殊から一般へという順番で並んでいる。一般にアルミニウム（Al）、銅（Cu）、AlとCuの合金いずれかからなる金属線は、電気回路のカップリングまたは相互接続のための信号路を提供する典型的な導体である。金属以外の導体も使用できる。
【００９１】
別の層が興味の対象である電気的接点を覆っている場合には、その電気的接点への接続は、その接点まで侵入する“ビア”を設けることによって実現できる。このようなビアは、従来からあるパターニング操作（例えばリソグラフィ、エッチング、レーザーに基づいた方法）によって設けることができる。
【００９２】
トランジスタの代表的なnチャネルの動作には、ゲート電極に正の電圧を印加し、ソースをグラウンドに接続し、ドレインに正の電圧を印加することが含まれる。動作中、例えば5〜40Vの電圧をゲート電極とドレインに印加することができる。閾値電圧は-10〜20Vの範囲が可能だが、デバイスはより広い範囲で動作することができる。電子はソースから流れ出し、半導体薄膜に沿って流れ、ドレインからトランジスタの外に出ていく。電子の有効易動度は、具体的な構造によって異なる可能性があるが、実際の用途で役立つには一般に0.01cm2/V秒よりも大きくなければならない。トランジスタがエンハンスメント・モードのトランジスタである場合には、ゲート電極に印加した正の電圧を単純に取り除くことにより、トランジスタがオフになる。
【００９３】
本発明で用いるnチャネル半導体膜が役に立つデバイスとして、特に薄膜トランジスタ（TFT）が挙げられる。また、このような膜は、例えばLiuのアメリカ合衆国特許出願公開2004/0021204 A1（参考としてこの明細書に組み込まれているものとする）の13〜15ページに記載されているように、p-n接合を有するいろいろなタイプのデバイスで使用できる。
【００９４】
TFTその他のデバイスが役に立つエレクトロニクス・デバイスとして、例えば、より複雑な回路がある。それは例えば、シフト・レジスタ、集積回路、論理回路、スマート・カード、メモリ・デバイス、ラジオ周波数識別タグ、アクティブ-マトリックス・ディスプレイの背面、アクティブ-マトリックス・ディスプレイ（例えば液晶やOLED）、太陽電池、リング・オシレータ、利用可能なp型有機半導体材料（例えばペンタセン）を用いて製造された他のトランジスタと組み合わされる相補的回路（例えばインバータ回路）である。アクティブ-マトリックス・ディスプレイでは、本発明のトランジスタを、ディスプレイの1つの画素の電圧保持回路の一部として用いることができる。本発明のTFTを含むデバイスでは、そのTFTは、従来技術で知られている手段によって動作可能に接続される。
【００９５】
マイクロエレクトロニクス・デバイスの一例はアクティブ-マトリックス液晶ディスプレイ（AMLCD）である。このようなデバイスは、複数の電極と、その電極間に配置された電気光学材料とを有する素子を含むオプトエレクトロニクス・ディスプレイである。透明なトランジスタの接続用電極は表示素子の電極に接続される一方で、スイッチング素子とその表示素子は、少なくとも一部が互いに重なっている。オプトエレクトロニクス表示素子は、ここでは、例えば液晶ディスプレイ（LCD）と一般に呼ばれる素子のように光学的特性が電気量（例えば電流や電圧）の影響下で変化する表示素子として理解される。ここに詳しく説明したトランジスタは、高周波数においてディスプレイ素子のスイッチングに十分な電流輸送能力を有するため、このトランジスタを液晶ディスプレイのスイッチング素子として用いることが可能である。表示素子は、電気に関しては、付随するトランジスタによって充電または放電されるキャパシタとして機能する。オプトエレクトロニクス・ディスプレイ装置は、専用のトランジスタをそれぞれが有する多数の表示素子を例えばマトリックスの配置で備えることができる。いくつかのアクティブ-マトリックス画素、特に電流によって駆動される表示効果を提供する画素を設計するには、画素回路にいくつかのトランジスタと他の電気部品が必要とされる可能性がある。
【００９６】
基本的なAMLCDセル回路の特別な一例を図5に示してある。このAMLCDセル回路は、今説明したばかりのトランジスタ100と、それに電気的に接続されたLCD画素102を備えている。トランジスタ100とLCD画素102は、合わさって、トランジスタ／画素セル104を形成する。図示した配置では、トランジスタ100はドレイン電極30を通じてLCD画素102に電気的に接続されている。トランジスタ100のゲート電極は、トランジスタ100のためのオン／オフ入力を受け取る行または制御線108（選択線またはゲート線とも呼ばれる）に電気的に接続されている。トランジスタ100のソース電極は、LCD画素102を制御する信号を受け取る列またはデータ線106に電気的に接続されている。それぞれのLCD画素102は、ディスプレイの設計に応じた容量を示すキャパシタと見ることもできる。
【００９７】
図6は、典型的な画素のレイアウトの一例であり、データ線106が個々のソース電極20に接続され、制御線108が個々のゲート電極44、薄膜トランジスタ70、ドレイン電極30に接続されていて、それぞれの電極が画素の導電パッドを形成している。
【００９８】
本発明の利点は、例示を目的とした以下の実施例によって明らかになろう。
【実施例】
【００９９】
A．材料の合成
【０１００】
ZnOナノ粒子層組成物NLF-1を以下のようにして調製した。
【０１０１】
どの試薬もオールドリッチ・ケミカル社から入手した。スクリュー・キャップの付いた40mlの褐色のガラス瓶に、0.015モルの酢酸亜鉛（99.99％）を含む20mlのメタノールを添加した。撹拌しながら18.5MΩの水を270μl添加した。この溶液を撹拌しながら60℃という一定温度の水浴の中に10分間にわたって維持した。
【０１０２】
次に、上記の溶液に、60℃にて、2.93MのKOHを溶かした7.68mlのメタノール溶液と4.32mlのメタノールを1ml/分の速度で一滴ずつ添加した。この塩基の添加が終わった後、得られた溶液を60℃にて20時間にわたって撹拌し続けた。
【０１０３】
反応が終了した後、上記の溶液を15ml取り出し、遠心分離によって繰り返して洗浄した後、メタノールの中に再度分散させた。最後の洗浄は、1部のメタノールと3部のヘキサンからなる溶液の中への再分散であり、その後に遠心分離した。次に最終材料をエタノールに再び分散させた。
【０１０４】
ナノ粒子のこのようなコロイド溶液の典型的なサンプルは、UPAを利用して測定すると一次粒子のサイズが約80nmである。このサンプルは、いくつかの粒子の凝集体を少数含んでいてもよく、その場合には明らかに2モード粒子分布になる。洗浄後、典型的なカリウム含有量は、誘導カップリング・プラズマ試験によって測定すると、検出限界よりも下の5ppm未満である。
【０１０５】
B．デバイスの製造
【０１０６】
どのTFTも、上接点構造のゲートと誘電体層を利用して製造した（図2）。この構造は、大量にドープしたn型シリコン（ゲート）と、その上に成長させた厚さ1850オングストロームの熱酸化物（誘電体層）からなる。熱酸化物の上に半導体層を堆積させる前に、70％の硫酸と30％の30％過酸化水素溶液からなる約100℃に維持した溶液で10分間にわたって処理することにより、この基板を洗浄した。洗浄後、半導体層を以下の実施例に示すようにして付着させた。半導体層を付着させた後、シャドウ・マスクを通じて真空蒸着することにより、ソース電極およびドレイン電極となる金属接点をアルミニウムから形成した。典型的な電極は、幅480μm、長さ50μmのチャネルとなるサイズであった。チャネルの長さの変動は小さいが、易動度は、個別に測定した長さを用いて計算した。接点を蒸着した後、パシベーション層をスピン・コーティングによって付着させた。ポリスチレンを2.5％含むトルエン溶液を2500rpmの速度で付着させた。スピン・コーティングの後、サンプルを60℃にて5分間にわたって大気中でアニールし、残った溶媒を除去した。次にデバイスのトランジスタ活性を以下に説明するようにしてテストした。
【０１０７】
C．デバイスの測定と分析
【０１０８】
製造したデバイスの電気的特性をヒューレット・パッカード社のHP 4156パラメータ分析装置で調べた。デバイスのテストは、暗い閉鎖空間の中で大気中にて実施した。
【０１０９】
結果をいくつかのデバイスで平均した。さまざまなゲート電圧（Vg）の値に関し、各デバイスでドレイン電流（Id）をソース-ドレイン電圧（Vd）の関数として測定した。さらに、それぞれのデバイスで、さまざまなソース-ドレイン電圧の値についてドレイン電流をゲート電圧の関数として測定した。たいていのデバイスでは、測定したそれぞれのドレイン電圧についてVdを-10Vから40Vまで掃引した（一般には5V、20V、35V、50V）。易動度の測定値を35Vでの掃引から得た。
【０１１０】
データから求まるパラメータには、測定したドレイン電流での電界効果易動度（μ）、閾値電圧（Vth）、閾値以下での勾配（S）、Iオン/Iオフ比がある。電界効果易動度は、Vd>Vg- Vthとなる飽和領域で求めた。この領域では、ドレイン電流は以下の式によって与えられる（Szeの『半導体デバイス - 物理と技術』、ジョン・ワイリー＆サンズ社、1981年を参照のこと）。
Id = (W/2L)×μCox (Vg - Vth)2
ただしWとLはそれぞれチャネル幅とチャネル長であり、Coxは酸化物層のキャパシタンスである。このキャパシタンスは、酸化物の厚さと誘電定数の関数である。この式があるため、飽和電界効果易動度は、Id1/2をVgに対してプロットした曲線の直線部分に直線をフィットすることによって求めた。閾値電圧Vthは、この直線フィットのx切片である。
【０１１１】
ドレイン電流の対数をゲート電圧の関数としてプロットした。log Idのプロットから求めたパラメータに、Iオン/Iオフ比などがある。Iオン/Iオフ比は、単にドレイン電流の最大値と最小値の比であり、Sは、ドレイン電流が増加している（すなわちデバイスがオンになっている）領域におけるId曲線の勾配の逆数である。
【０１１２】
例１
この実施例では、機能するTFTデバイスをナノ粒子膜から低温で製造できることを示す。上記のナノ粒子組成物NLF-1をエタノールの中で1.0％に希釈することによって半導体コーティング溶液を調製した。この溶液を1000rpmたは2000rpmの速度でスピン・コーティングすることによって基板に付着させた。スピン・コーティングの後、サンプル1-1〜1-4を乾燥した空気の中で50℃〜200℃の温度範囲にて10分間にわたってアニールした。その後のサンプル処理は上に説明した通りである。デバイスを試験したときのパラメータは以下の通りである。
【０１１３】
【表１】
2008544522.tif 000003
【０１１４】
表1-1からわかるように、低温でのアニーリングによって半導体膜の性能を向上させることができる。広い範囲の温度で有効な性能のトランジスタが得られるが、200℃という温度でより大きな易動度が得られる。
【０１１５】
例２
上記のナノ粒子組成物NLF-1をエタノールの中で表2-1に示したサンプル2-1〜2-7の濃度範囲に希釈することによって半導体コーティング溶液を調製した。この溶液を2000rpmの速度でスピン・コーティングすることによって基板に付着させた。スピン・コーティングの後、サンプルを乾燥した空気の中で200℃の温度範囲にて10分間にわたってアニールした。その後のサンプル処理は上に説明した通りである。デバイスを試験したときのパラメータは以下の通りである。
【０１１６】
【表２】
2008544522.tif 000004
【０１１７】
表2-1からわかるように、広い範囲の濃度で有効な性能のトランジスタが得られる。しかしナノ粒子のレベルの変動は、デバイスの性能にいくらか影響を与える可能性がある。この特別な実施態様では、固体の範囲が0.5〜1.5％だと好ましいことがわかった。
【０１１８】
例３
一連のテスト（例3、4、5）から、ナノ粒子組成物の中に過剰な材料が存在しているとデバイスの性能が低下することがわかった。すでに材料の合成において説明した上記の組成物から洗浄によって有機不純物と無機不純物の混合物を除去した。この実施例では、純粋に無機の塩である水酸化カリウムを組成物に添加することで、デバイスの性能に対するイオン化合物の効果のシミュレーションを行なった。上記のナノ粒子溶液NLF-1を用いてコーティング溶液を調製し、種となる1.1％のZnOと、以下の表3-1に示したサンプル3-1〜3-4の濃度の水酸化カリウムとを含む最終溶液を得た。この溶液を2000rpmの速度でスピン・コーティングすることによって基板に付着させた。スピン・コーティングの後、サンプルを乾燥した空気の中で200℃の温度範囲にて10分間にわたってアニールした。
【０１１９】
上記のナノ粒子層の堆積プロセスの後、メタノールに酢酸亜鉛を0.175Mの濃度で溶かして亜鉛に対する水を2モル当量にした第2の層を2000rpmで基板にスピン・コーティングした。次にこの層を乾燥した空気の中で200℃にて10分間にわたってアニールし、亜鉛酸化物に変換した。その後のサンプル処理は上に説明した通りである。デバイスを試験したときのパラメータは以下の通りである。
【０１２０】
【表３】
2008544522.tif 000005
【０１２１】
表3-1からわかるように、デバイスの性能は、亜鉛酸化物のナノ粒子とともに無機塩（ナノ粒子の製造に用いる無機塩も含む）が大量に存在していると大きく低下し始める。
【０１２２】
例４
この実施例では、有機部、特に酢酸アンモニウムを含む有機塩の効果を示す。
【０１２３】
EtOHを用いて上記のナノ粒子組成物NLF-1を1.1％に希釈するとともに、以下の表4-1に示したサンプル4-1〜4-4の濃度の酢酸アンモニウムを含むコーティング溶液を調製した。この溶液を2000rpmの速度でスピン・コーティングすることによって基板に付着させた。スピン・コーティングの後、サンプルを乾燥した空気の中で200℃の温度範囲にて10分間にわたってアニールした。
【０１２４】
上記のナノ粒子コーティング・プロセスの後、メタノールに酢酸亜鉛を0.175Mの濃度で溶かして亜鉛に対する水を2モル当量にした前駆体層を2000rpmで基板にスピン・コーティングした。次にこの層を乾燥した空気の中で200℃にて10分間にわたってアニールした。その後のサンプル処理は上に説明した通りである。デバイスを試験したときのパラメータは以下の通りである。
【０１２５】
【表４】
2008544522.tif 000006
【０１２６】
表4-1からわかるように、デバイスの性能は、亜鉛酸化物のナノ粒子とともに有機塩（ナノ粒子の調製で生じる有機塩も含む）が大量に存在していると大きく低下し始める。
【０１２７】
例５
この実施例では、有機界面活性剤、特にドデシルアミンがナノ粒子組成物の中に存在しているときに性能に与える効果を示す。
【０１２８】
EtOHを用いて上記のナノ粒子組成物NLF-1を1.1％に希釈するとともに、以下の表5-1に示したサンプル5-1〜5-4の濃度のドデシルアミンを含むコーティング溶液を調製した。この溶液を2000rpmの速度でスピン・コーティングすることによって基板に付着させた。スピン・コーティングの後、サンプルを乾燥した空気の中で200℃の温度範囲にて10分間にわたってアニールした。
【０１２９】
上記の種形成プロセスの後、メタノールに酢酸亜鉛を0.175Mの濃度で溶かして亜鉛に対する水を2モル当量にした前駆体層を2000rpmで基板にスピン・コーティングした。次にこの層を乾燥した空気の中で200℃にて10分間にわたってアニールした。その後のサンプル処理は上に説明した通りである。デバイスを試験したときのパラメータは以下の通りである。
【０１３０】
【表５】
2008544522.tif 000007
【０１３１】
表5-1からわかるように、デバイスの性能は、亜鉛酸化物のナノ粒子とともに有機塩（ナノ粒子を溶液中で安定化または分散させるのに使用できる有機化合物も含む）が大量に存在していると大きく低下し始める。
【０１３２】
例６
この実施例では、インクジェット印刷を利用して広い範囲の亜鉛酸化物のレベルから亜鉛酸化物TFTを製造できることを示す。
【０１３３】
X-Y並進ステージに支持されているサンプル・テーブルと、Z並進ステージに支持されている圧電デマンド-モードのプリントヘッドと、これらの部品を制御するソフトウエアとからなるシステムを用いてインクジェット印刷の実験を行なった。このインクジェット・システムのプリントヘッドは、20〜60ピコリットルの範囲の液滴を供給するのに適している。印刷する約2ccの流体をサンプル・カートリッジの中に入れた後、印刷用固定構造にねじ込む。加圧した窒素を用いてプリントヘッドにインクを注入した。Tencor（登録商標）粗面計を用い、一連の較正サンプルについて印刷された膜の厚さを測定した。蒸発する液滴の数、インクの濃度、印刷された膜の厚さに関する単純なモデルで最適フィット直線回帰を利用し、液滴の体積を38ピコリットルと計算した。
【０１３４】
一辺30mmの正方形のシリコン・ウエハを上記の手続きに従ってクリーンにし、プリンタのステージの上に置いた。電荷安定化ZnOナノ粒子が3.31質量％含まれる分散液をエタノールで希釈して1.3質量％にし、得られた流体をインク・カートリッジに装填した。液滴の間隔を変えて液滴を重ねることにより、膜の厚さが異なる一連のZnOナノ粒子膜を得た。サンプルを大気中で200℃にて10分間にわたって加熱した。変換されたZnO膜の厚さをTencor粗面計を用いて測定した。アルミニウム接点とポリスチレン被覆を上記のようにして堆積させた。膜厚と電荷易動度の結果を表6-1にまとめてある。
【０１３５】
【表６】
2008544522.tif 000008
【０１３６】
インクジェット印刷を利用した亜鉛酸化物TFTから、亜鉛酸化物が広い範囲のレベルで有効な性能のトランジスタが得られることがわかった。しかしナノ粒子のレベルの変動がデバイスの性能にいくらか影響する可能性がある。この特別な実施態様では、20〜35nmの範囲が好ましいことがわかった。
【図面の簡単な説明】
【０１３７】
【図１】下ゲート／下接点の構成を有する典型的な薄膜トランジスタの断面図である。
【図２】下ゲート／上接点の構成を有する典型的な薄膜トランジスタの断面図である。
【図３】上ゲート／下接点の構成を有する典型的な薄膜トランジスタの断面図である。
【図４】上ゲート／上接点の構成を有する典型的な薄膜トランジスタの断面図である。
【図５】選択用トランジスタと、ディスプレイの設計上容量となるキャパシタとを備える典型的なマトリックス画素の設計図である。
【図６】データ線と、制御線と、薄膜トランジスタと、画素の導電パッドを備える典型的な画素のレイアウトである。
【符号の説明】
【０１３８】
20    ソース電極
28    基板
30    ドレイン電極
44    ゲート電極
56    ゲート誘電体
70    半導体
100    トランジスタ
102    LCD画素
104    トランジスタ／画素セル
106    列またはデータ線
108    行または制御線
【図１】
2008544522.tif 000009
【図２】
2008544522.tif 000010
【図３】
2008544522.tif 000011
【図４】
2008544522.tif 000012
【図５】
2008544522.tif 000013
【図６】
2008544522.tif 000014
【国際調査報告】
2008544522.tif 000015
2008544522.tif 000016
2008544522.tif 000017