(57)【要約】【課題】  極浅接合を形成する方法を提供する。【解決手段】  ｐ型素子に極浅接合を形成する方法は、アルミニウムイオンをｎ型にドープされたシリコンに打ち込み、続いてアルミニウムを活性化させ、かつ拡散させるために低温アニーリングを行う。アルミニウムを使用することによりホウ素を使用した場合に比べ、より浅い接合を形成することができる、抵抗が低くなる、より低温でのアニーリングが可能となるといった様々な利点が生まれる。【選択図】図１Ｆ
2008510300.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を製造するための方法であって、
シリコン層を備え、
ｎ型ドーパントを前記シリコン層に打ち込み、
ｎ型にドープされたシリコン層にアルミニウムを含むイオンを打ち込み、
前記ｎ型にドープされたシリコン層に極浅接合を形成するためにアニーリングすることを特徴とする方法。
【請求項２】
更に、前記シリコン層の下にｐ型基板を備えることを特徴とする請求項１に記載の方法。
【請求項３】
前記極浅接合の接合深さＸｊは、１０００Å未満であることを特徴とする請求項１に記載の方法。
【請求項４】
前記アニーリングは、１０００℃未満の温度で行われることを特徴とする請求項１に記載の方法。
【請求項５】
前記アニーリングは、フラッシュアニール、レーザアニール、スパイクアニール、炉アニール、ホットプレートアニールからなる群から選ばれることを特徴とする請求項１に記載の方法。
【請求項６】
前記ｎ型ドーパントは、ヒ素、リン、アンチモンからなる群から選ばれることを特徴とする請求項１に記載の方法。
【請求項７】
半導体素子のｎ型にドープされたシリコン層に極浅接合を形成するための方法であって、
ホウ素より重いｐ型ドーパントを前記ｎ型にドープされたシリコン層に打ち込み、
前記ｐ型ドーパントを活性化し、かつ拡散させるために１０００℃未満の温度に前記シリコン層を加熱することを特徴とする方法。
【請求項８】
前記ｐ型ドーパントは、アルミニウム、ガリウム、インジウム、タリウムからなる群から選ばれることを特徴とする請求項７に記載の方法。
【請求項９】
前記ｐ型ドーパントは、アルミニウムであることを特徴とする請求項８に記載の方法。
【請求項１０】
前記加熱は、フラッシュアニール、レーザアニール、スパイクアニールからなる群から選ばれることを特徴とする請求項７に記載の方法。
【請求項１１】
前記極浅接合の接合深さＸｊは、１０００Å未満であることを特徴とする請求項７に記載の方法。
【請求項１２】
前記極浅接合の抵抗率は、１Ωｃｍ未満であることを特徴とする請求項７に記載の方法。
【請求項１３】
ｎ型シリコン層と、
アルミニウムがドープされた極浅接合とを有することを特徴とする半導体素子。
【請求項１４】
ｐ型基板を更に有し、
前記ｎ型シリコン層は、前記ｐ型基板に形成されることを特徴とする請求項１３に記載の素子。
【請求項１５】
前記ｎ型シリコン層は、ｎウェルであることを特徴とする請求項１３に記載の素子。
【請求項１６】
前記極浅接合の接合深さＸｊは、１０００Å未満であることを特徴とする請求項１３に記載の素子。
【請求項１７】
前記極浅接合の抵抗率は、１Ωｃｍ未満であることを特徴とする請求項１３に記載の素子。
【請求項１８】
前記ｎ型シリコン層は、ヒ素又はリンでドープされていることを特徴とする請求項１３に記載の素子。
【請求項１９】
前記極浅接合中の前記アルミニウム濃度は、１Ｅ１６乃至１Ｅ２２原子個／ｃｍ３であることを特徴とする請求項１３に記載の素子。
【請求項２０】
ｐ型基板と、前記ｐ型基板に形成されたｎウェルとを有する半導体素子を製造する方法であって、
前記ｎウェルにアルミニウムイオンを打ち込み、
前記ｎウェル中で前記アルミニウムイオンを拡散させ、
極浅接合を形成するために、前記アルミニウムイオンを活性化させることを特徴とする方法。
【請求項２１】
前記拡散及び前記活性化は、１０００℃未満の温度で加熱することによって行われることを特徴とする請求項２０に記載の方法。
【請求項２２】
前記拡散及び前記活性化は、フラッシュアニール、スパイクアニール、レーザアニールからなる群から選ばれる１以上によって行われることを特徴とする請求項２０に記載の方法。
【請求項２３】
前記極浅接合の接合深さＸｊは、１０００Å未満であることを特徴とする請求項２０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子の製造方法に関し、特にこのような素子中の極浅接合の成形に関する。
【背景技術】
【０００２】
一般的なＭＯＳトランジスタにおいて、ある導電型のソース及びドレイン部位は逆の導電型の本体に形成される。しかし、フォトリソグラフィや他の半導体処理技術が改良されるにつれて、集積回路の大きさは例えばディープサブミクロンまで縮小されている。その結果、ソース及びドレイン部位間の距離（すなわち、チャンネル）も同様に縮小する必要がある。しかし、チャンネル長が縮小するにつれて、素子を正確に作動させるため、短チャンネル効果を最小化若しくは除去する必要がある。１つの方法はソース及びドレイン部位の深さ、すなわち接合深さＸｊを小さくすることである。例えば、０．２５μｍ幅のポリシリコンゲートを有する場合には、接合深さは約８００Å以下にすべきである。
【０００３】
浅いｐ型のソース及びドレイン部位を形成するための一般的な方法は、シリコン基板にボロンイオンを打ち込む方法である。通常、ボロンイオンは、深さを制御するために所定のエネルギーで、かつ濃度を制御するために特定のドース量で打ち込まれる。ボロンは非常に軽い元素であるため、非常に浅い接合を形成するために、例えば１ｋｅＶ以下の非常に低いエネルギーで打ち込まれる。熱アニール処理（又は、ドーパント活性化アニール）は、打ち込み処理によって生じた欠点を修復するのみならず、ボロンを活性化し拡散させるために行われる。
【０００４】
残念ながら、このような数百オングストロームの接合深さを有する素子の製造方法は、問題を有する。例えば、ボロンの拡散定数は高いため、ボロンはアニール中にシリコン基板内に素早く拡散し、予定よりも接合深さが深くなってしまう。更に、一般的にヒ素又はリンイオンが部位を形成するためにボロンの打込みに先駆けて打込まれる。ボロンイオンによるイオンチャンネル効果の影響がヒ素又はリンによるものよりも大きいため（なぜならボロンの拡散定数はヒ素又はリンの拡散定数よりも大きいため）、ソース／ドレイン及びソース／ドレイン拡張形態を有するｐ型極浅接合（ＵＳＪ）の形成は非常に難しい。そのためＵＳＪの深さを制御することは難しい。
【０００５】
接合深さを制御することの困難性や、ボロンの素早い拡散に影響を与える他の要素は、シリコンの格子間原子、すなわち結晶格子上ではなく結晶格子間に存在する原子の存在である。単結晶シリコンへのボロン打込みは、シリコンの格子間原子、すなわち結晶格子上ではなく結晶格子間に存在する原子を発生させることによって打込み損傷を生じさせる。言い換えると、シリコン原子は単結晶格子から移動させられて、単結晶格子間のシリコン原子間に位置するようになる。アニール処理の間、ボロンは高温のため、それらの格子間シリコン原子に結合し、シリコン単結晶層へのボロンの高速度の拡散が起こる（過渡増速拡散（ＴＥＤ）として知られている）。従って、ボロンが単結晶シリコンに打込まれ、アニール処理がされた時、接合深さは予定をはるかに超えて延びる。たとえ、ボロン打込みを非常に低いエネルギーで行い、最大温度が極小時間（例えばマイクロまたはナノ秒）維持されるフラッシュアニールやスパイクアニールによって素早くアニールしたとしても同様である。
【０００６】
ボロンを使用することによる他の不利な点として、打込みの際にボロン濃度が増加することが知られている。予め、打込み部位においてより低い抵抗（すなわち、シート抵抗）を達成するために、ボロンの量を増加させると、その結果シリコンの内部に多くの電気的に活性なボロンが存在するようになる。しかしながら、ボロンの固溶限に一度到達すると、抵抗に作用しないボロンが増加する。実際に、ボロンを一度限界まで加えると予期しない効果を奏する。例えば、付加したドーパントが逆に接合部の深さを大きくする。更に、アニーリングによってドーパントの内の全てが、活性されることがなくなる。従って、多量のボロンを付加した時には、シリコン中に活性化されていないボロンが発生する。これによりｐ−ｎ接合において結晶欠陥が生じ、リーク経路が形成される。最後に、ボロンによるイオン打込みはＥＯＲ（end-of-range）欠陥を接合面に発生させ、リークや他の望まない特徴を生じさせる。高温アニーリングはボロン原子を電気的に高く活性させるために必要である。これにより、付加したドーパントの拡散が生じ、接合部の深さは増大する。
【０００７】
従って、上記のようなボロン及びイオン打込みによるボロンを使用する従来技術に関連する不利な点を有さない極浅接合を形成する方法が望まれる。
【発明の開示】
【課題を解決するための手段】
【０００８】
本発明の一面に従うと、極浅接合は、基板に打込むためのｐ型ドーパントとしてアルミニウムイオン（Ａｌ＋）（例えばＡｌＦ３、ＡｌＣｌ３等）を使用して形成される。一実施形態ではリンイオン（Ｐ＋）又はヒ素イオン（Ａｓ＋）の打込みによってｎウェルが形成されたｐ型基板が得られる。打込みステップがアルミニウムを使用して行われた後に、続いてシリコン内のアルミニウムを活性化し拡散させるためにレーザ、又はフラッシュ、又はスパイクアニールといった低温アニールが行われる。結果、半導体素子に１０００Å以下の接合深さＸｊを有する軽くドープされた極浅接合が形成されれる。アルミニウムの濃度、打込みエネルギー、アニール時間といった様々なパラメータを変更することによって、極浅接合の特性を望みどおりに制御することができる。
【０００９】
アルミニウムはまた、低い抵抗を有する接合を形成するといった他の利点を有する。ケイ酸アルミニウムは抵抗が低いことから抵抗として工業において使用されている。従って、シリコンへのアルミニウム打込みによって形成された極浅接合もまた抵抗が低く、低い接点抵抗となる。アルミニウム濃度を変化させることによって接合の抵抗は変更される。更に、シリコンにアルミニウムを混合することによって、融解温度はシリコン単独やアルミニウム単独の場合に比べて低くなる。結果として、シリコンへのアルミニウムの溶解度は低温でも高く、アニーリングステップの間、高い活性を有し、結晶欠陥が少なくなる。
【００１０】
付加的な利点として、シリコンへのアルミニウムの高い固溶度と、遅い拡散のため、アニーリングを低温で行うことができる。遅い拡散は分子サイズがホウ素よりも大きいことに起因し、アニーリングの間に接合が深くなることを防ぐことができる。
アルミニウム以外のガリウム、インジウム、タリウムといったｐ型ドーパントもまた極浅接合を形成するために使用することができる。本発明は、以下の詳細な記載や添付図面を考慮することによってより十分に理解することができる。
【発明を実施するための最良の形態】
【００１１】
本発明の一面に従うと、極浅接合（ＵＳＪ）はホウ素の替わりのアルミニウム又はガリウムによるｎ−ウェルの打込みと、それに続く低温アニールとによって半導体素子に形成され、接合は非常に浅い深さ制御され、低い抵抗となる。
【００１２】
一実施形態では、ｐ型トランジスタは、アルミニウムのｎ−ウェルの打込みと、続くフラッシュ、スパイク又は通常の炉アニールといった低温アニール（例えば１０００℃以下）とによって、１０００Å以下の極浅接合を有して形成される。アルミニウムはシリコンへの溶解性が高いため、アニーリングステップで高い活性を示し、結晶欠陥の発生が低減される。更に、結果として生じるＵＳＪは、低い抵抗を有する。なぜなら、ケイ酸アルミニウムはその低い抵抗特性のために抵抗接点として使用されているためである。シリコンのアルミニウム含有量は、ＵＳＪの抵抗値を所望の値に調整するべく変化させることができる。アルミニウムがシリコンに混合されると、溶解温度はシリコン又はアルミニウムが単独で存在する場合よりも低くなり、溶解性が高くなるため、アルミニウムは本発明の一実施形態に使用される。
【００１３】
低温アニールは、アルミニウムを活性化させるために十分である。なぜなら、アルミニウムの固溶度は高く、シリコンとアルミニウムとの間に反応があるためである。結果として、アルミニウムはシリコン中に素早く又は深く拡散せず、また共融温度を超えないようにするといったように、イオン打込みによってシリコン中のアルミニウムの量や濃度は、制御することができる。
【００１４】
図１Ａ乃至１Ｆは一実施形態に関する様々な処理ステップを示す。図１Ａ中では、フィールド酸化膜（ＦＯＸ）部１００が、軽くｐ型物質にドープされたシリコン基板又はウエハ１０２上に形成される。フィールド酸化膜部１００は従来技術を用いて形成される。次に、フォトレジスト層１０４を、従来のフォトリソグラフィ技術に従って基板及びパターン上に堆積させる。フォトレジストを選択的に取り除いた後に、図１Ｂに示すように、ｎ−ウェル１０８を形成するためｎ−ウェルドーパント１０６が打込まれる。図１Ｃに示すように、誘電体層１１０は、フィールド酸化膜部１００の間のｎ−ウェル１０８上に堆積させられ、続いてポリシリコンといった導電性材料１１２が誘電体層１１０の上に堆積させられる。図１Ｄに示すように、導電性材料１１２は、ゲート電極又はポリシリコンゲート１１４を形成するべく従来技術によってパターン化され、除去される。図１Ｄに示すように、誘電体層１１０もまた、ゲート１１４とｎ−ウェル１０８の間に薄いゲート酸化物１１６を形成するべくパターン化及びエッチングが行われる。フィールド酸化膜部１００は活性領域の外縁を規定し、ポリシリコンゲート１１４は対応する内縁を規定する。
【００１５】
次に図１Ｅに示すように、アルミニウムイオン（Ａｌ＋）１１８が、ｎ−ウェル１０８に軽くドープされた領域１２０・１２２を形成するために打ち込まれる。アルミニウムイオン１１８はＡｌＦ３やＡｌＣｌ３等のような様々なソースから得られる。アルミニウムイオン１１８は１回に１Ｅ１３（１ｘ１０１３）乃至１Ｅ１６（１ｘ１０１６）イオン個／ｃｍ２が０．５ｋｅＶ乃至５０ｋｅＶのエネルギー準位で供給される。その結果生じた構造はその後、図１Ｆに示すように、極浅接合１２４及び１２６を形成するために処理や素子の特性に応じて、例えば８００℃といった約１０００℃以下の温度で０．１マイクロ秒から２４時間の範囲でアニールされる。アニーリングは、公知技術としてのフラッシュ、レーザ又はスパイクアニールであって良い。半導体材料は、イオン打ち込み処理の間に半導体の結晶格子が損傷されるため、拡散層の結晶格子を取り除くためアニーリングされる。
【００１６】
アニーリングはまた、ドーパント（例えばアルミニウム）原子を置換位置に配置すること、即ちアルミニウムイオンを結晶格子位置に放り込むことによって活性化させる。アニーリングの間、アルミニウムは極浅接合（又は軽くドープされたソース及びドレイン領域）を形成するため、軽くドープされた領域１１６及び１１８に拡散する。本発明によって、極浅接合は１０Å乃至１０００Åの深さに形成される。その後、トランジスタの形成のために従来の処理が続けられる。
【００１７】
図２及び図３は、ＵＳＪを形成するための様々な処理パラメータを決定するための助けとなるアルミニウム及びシリコンの異なる特性を表すグラフである。図２は、固有接触抵抗とドーピングレベルとの関係を示すグラフである。図３は、アルミニウム−シリコンの相平衡状態図である。図２及び図３は、Runyan及びBean著の「Semiconductor Integrated Circuit Processing Technology (1990)」より引用している。
【００１８】
アルミニウムは、極浅接合を形成するために、多くの理由から打ち込みのためのｎ型ドーパントとして好ましい。アルミニウムのシリコンへの溶解性は一般の予想よりも高く、シリコンのアルミニウムへの溶解性もまた同様である。結果生成する２元合金Ｓｉ−Ａｌはシリコン又はアルミニウム単体よりも低い融点を持つため、打ち込み及びアニーリング処理中にシリコンは容易にアルミニウムと混合される。例えば、シリコンは約１４２０℃で溶解し、アルミニウムは約６６０℃で溶解する。しかしながら、Ｓｉ−Ａｌの融点は約５７７℃である。シリコンへのアルミニウムの高い溶解性は、アニーリング中のアルミニウムの高い活性を引き起こす。結果、アルミニウムの打ち込みによって形成された極浅接合は結晶欠陥が少なくなる。
【００１９】
シリコン中のアルミニウムの割合は、所望の特性を達成するために必要に応じて調節される。例えば、図３に示すように、所望の固溶度を得るために割合は０．０１ｐｐｂ乃至１００％の範囲に定め得る。その後、上記したようにアルミニウムを活性化させ、拡散させるために低温アニーリングが実施される。高い固溶度及びシリコンとアルミニウムとの反応によってアニーリング温度を高くする必要はなく、例えば１０００℃以下の温度を用い得る。しかしながら、アルミニウムはボロンよりも原子サイズが大きいため、シリコン中でのアルミニウムの拡散定数はあまり高くなく、アルミニウムはアニーリングの間にあまり速く移動又は拡散しない。言い換えると、ボロンのようなアニーリング中の過度の拡散は、アルミニウムにはない。その結果、ＵＳＪは、正確に小さな接合深さＸｊを有して形成される。また、シリコン中のアルミニウムの濃度は、イオン打ち込みによって制御され、例えば、共融温度を超えないようにして行われる。
【００２０】
本発明の他の利点は、素子に所望の接合深さＸｊを形成するため打ち込みエネルギーを変化させることができることである。更に、ケイ酸アルミニウムは抵抗が小さく、接点材料として使用されているため、結果生成されるＵＳＪの電気伝導は好ましく低抵抗となる。従って、接合は浅い深さＸｊを有するだけでなく、また良好な接触特性も有する。シリコン中のアルミニウム濃度は接合の接触抵抗を変更するために変化させ得る。
【００２１】
上記した実施形態は例示であり、本発明を限定するものではない。また多くの修飾や変更が本発明の本質の範囲内で可能である。例えば、上記の実施形態ではｐ型素子のための極浅接合の形成にアルミニウムを使用することについて記載した。しかし、他のｐ型ドーパント、例えばガリウム、インジウム、タリウムも使用し得る。インジウム及びタリウムでは原子サイズがより大きく、シリコン原子のサイズに近いため、ドーパント原子は拡散又は移動しにくい。更に、上記の記載ではｎ−ウェル中に極浅接合（ＵＳＪ）を形成している。しかし、ＵＳＪはｎ型にドープされたシリコン基板本体に形成され得る。結果、結晶格子原子の間を移動しにくくなり、アニーリング間の拡散深さが小さくなる。本発明の範囲は請求項によってのみ決められる。
【図面の簡単な説明】
【００２２】
【図１Ａ】実施形態に係る極浅接合を形成するための処理ステップを示す概略断面図である。
【図１Ｂ】実施形態に係る極浅接合を形成するための処理ステップを示す概略断面図である。
【図１Ｃ】実施形態に係る極浅接合を形成するための処理ステップを示す概略断面図である。
【図１Ｄ】実施形態に係る極浅接合を形成するための処理ステップを示す概略断面図である。
【図１Ｅ】実施形態に係る極浅接合を形成するための処理ステップを示す概略断面図である。
【図１Ｆ】実施形態に係る極浅接合を形成するための処理ステップを示す概略断面図である。
【図２】実施形態に係る極浅接合を形成するための処理ステップを示す概略断面図である。
【図３】アルミニウム−シリコンの相平衡状態図である。
【図１Ａ】
2008510300.tif 000003
【図１Ｂ】
2008510300.tif 000004
【図１Ｃ】
2008510300.tif 000005
【図１Ｄ】
2008510300.tif 000006
【図１Ｅ】
2008510300.tif 000007
【図１Ｆ】
2008510300.tif 000008
【図２】
2008510300.tif 000009
【図３】
2008510300.tif 000010
【国際調査報告】
2008510300.tif 000011