(57)【要約】本発明は、エミッター領域（１）と、ベース領域（２）と、第一、第二及び第三の接続導体を具えるコレクタ領域（３）とを有するバイポーラトランジスタを具える半導体本体（１１）及び基板（１１）を有する半導体デバイスであって、エミッター領域（１）は、スペーサ（４）を設けたメサ形のエミッター接続領域（１Ａ）と、それに隣接し多結晶シリコンからなる一の導電領域（２ＡＡ）をもつベース接続領域（２Ａ）とを具える。本発明に従うデバイス（１０）において、ベース接続領域（２Ａ）は、他の導電領域（２ＡＢ）を有し、多結晶シリコンからなる一の導電領域（２ＡＡ）とベース領域（２）との間に位置決めされ、多結晶シリコンからなる一の導電領域（２ＡＡ）の選択エッチングが可能な材料で構成される。このようなデバイス（１０）は、本発明に従う方法によって製造することが容易であり、そのバイポーラトランジスタは優れたＲＦ性質を具備する。
2008544562.tif 000002
【特許請求の範囲】
【請求項１】
第一導電型のエミッター領域と、該第一導電型とは逆の第二導電型のベース領域と、前記第一導電型のコレクタ領域とを有するバイポーラトランジスタを具える、基板及び半導体本体を有する半導体デバイスであって、
前記エミッター領域は、スペーサを設けたメサ形のエミッター接続領域と、該スペーサに隣接し多結晶シリコンからなる一の導電領域をもつベース接続領域とを具える半導体デバイスにおいて、
前記ベース接続領域は、他の導電領域を具え、該他の導電領域は、前記一の導電領域と前記ベース領域との間に位置決めされ、かつ前記他の導電領域が選択エッチングが可能な材料で構成されることを特徴とする半導体デバイス。
【請求項２】
前記他の導電領域の材料は、前記ベース領域の材料に対して選択エッチングが可能であることを特徴とする請求項１に記載の半導体デバイス。
【請求項３】
前記他の導電領域は、金属窒化物、金属炭化物、金属ケイ化物又は金属酸化物を有することを特徴とする請求項１又は２に記載の半導体デバイス。
【請求項４】
前記メサ形のエミッター接続領域は、前記導電領域の上に形成される絶縁領域の上方に延在するＴ字状の横断面を有することを特徴とする請求項１〜３のいずれか１項に記載の半導体デバイス。
【請求項５】
前記ベース領域は、前記半導体本体内に埋没させた、高ドープされた小領域を有し、該小領域は、上方からの投影図で見て、前記エミッター接続領域の上部の外側面と隣接することを特徴とする請求項１〜４のいずれか１項に記載の半導体デバイス。
【請求項６】
前記デバイスは、複数のバイポーラトランジスタに加えて複数の電界効果トランジスタを有し、該電界効果トランジスタのゲート電極は、前記多結晶シリコンからなる前記導電領域及び前記他の導電領域を形成するためにも使用されるような層構造によって形成されることを特徴とする請求項１〜５のいずれか１項に記載の半導体デバイス。
【請求項７】
前記トランジスタは、ヘテロ接合トランジスタであることを特徴とする請求項１〜６のいずれか１項に記載の半導体デバイス。
【請求項８】
第一導電型のエミッター領域と、該第一導電型とは逆の第二導電型のベース領域と、前記第一導電型のコレクタ領域とを有するバイポーラトランジスタを具える、基板及び半導体本体を有する半導体デバイスの製造方法であって、
前記エミッター領域にメサ形のエミッター接続領域を形成し、該エミッター接続領域は、スペーサによって多結晶シリコンからなる導電領域で構成されるベース接続領域から絶縁される半導体デバイスの製造方法において、
前記ベース接続領域に他の導電領域を形成し、該他の導電領域は、前記ベース領域と、多結晶シリコンからなる導電領域との間に形成され、かつ、前記他の導電領域の材料は、前記一の導電領域が選択エッチング可能である材料に対して選択されることを特徴とする半導体デバイスの製造方法。
【請求項９】
前記ベース領域の材料に対して選択エッチング可能である材料が、前記他の導電領域のために選択されることを特徴とする請求項８に記載の半導体デバイスの製造方法。
【請求項１０】
前記ベース領域が前記半導体本体の表面に形成され、前記半導体本体の表面上に形成される他の導電層上に、多結晶シリコンからなる一の導電層を堆積させ、その後、前記他の導電層に対して選択的であるエッチング液によって、開口部が前記導電層にエッチングされることを特徴とする請求項８又は９に記載の半導体デバイスの製造方法。
【請求項１１】
前記一の導電層に前記開口部が形成された後、前記他の導電層が、前記ベース領域に対して選択的であるエッチング液によって前記開口部内でエッチングされる請求項１０に記載の半導体デバイスの製造方法。
【請求項１２】
前記スペーサは、前記開口部の壁面に対向しかつ該壁面を連結する前記開口部の底面の一部上に形成された後、多結晶シリコンからなるエミッター接続領域が、前記開口部内に形成されることを特徴とする請求項１１に記載の半導体デバイスの製造方法。
【請求項１３】
前記エミッター接続領域は、Ｔ字状の横断面で形成され、かつ前記一の導電層の上に存在する絶縁領域の上方にある前記開口部のそばに延在するように配置されることを特徴とする請求項１２に記載の半導体デバイスの製造方法。
【請求項１４】
前記ベース領域に、より高濃度ドープされた小領域を設け、該小領域は、上方からの投影図で見て、前記エミッター接続領域の外側面と隣接することを特徴とする請求項１３に記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第一導電型のエミッター領域と、該第一導電型とは逆の第二導電型のベース領域と、前記第一導電型のコレクタ領域とを有するバイポーラトランジスタを具える、基板及び半導体本体を有する半導体デバイスであって、前記エミッター領域は、スペーサを設けたメサ形のエミッター接続領域と、該スペーサに隣接し多結晶シリコンからなる導電領域をもつベース接続領域とを具える半導体デバイスに関するものである。
【背景技術】
【０００２】
このようなデバイス及び方法は、米国特許Ｂ６，４４０，８１０号公報が知られている。前記文献には、メサ形のエミッター接続領域を有するエミッター領域を具えるバイポーラトランジスタを有する半導体デバイスであって、該エミッター接続領域の周辺にスペーサを形成し、ベース接続領域は該スペーサと隣接して位置決めされる多結晶シリコンからなる導電領域を具える半導体デバイスを記載する。トランジスタのエミッターは、多結晶シリコンからなる導電層を具える層構造内に開口部を作ることによって形成され、壁面、及びスペーサを伴う開口部の底面の隣接部分を設け、多結晶シリコンと同様に、前記隣接部分の中にエミッター接続領域を形成することによって、形成される。実際のエミッター領域は、半導体本体の基部内で形成され、前記ドープ剤の原子の外方拡散によって、その中に具えられるドープ剤の基部の逆の導電型で構成される。多結晶層内の開口部の下に存在する半導体本体の一部が前記開口部のエッチングに影響を受けること及び／又は粗面となることを防止するために、エッチストップ層として機能する酸化物層は、多結晶シリコン層と半導体本体の基部との間に設ける。多結晶層のエッチングは、酸化物層に到達すると、止まることができ、開口部内の酸化物層は、容易に、かつ選択的に除去することができる。エミッター接続領域の外側で、薄い酸化物層はまた、適切な熱処理によって除去することができ、少なくとも前記層を破壊することによって除去される前記層の望ましくない電気絶縁性を除去することができる。
【０００３】
既知のトランジスタの欠点は、絶縁層をとても薄くしなければならず、他に、その絶縁層をまた熱処理によって容易に破壊することができないため、製造することが困難である。比較的厚い酸化物層を破壊することは、トランジスタのドーピング輪郭が熱拡散の結果として移動するような温度で、熱処理を必要とする。これは、このようなトランジスタが非常に小さい横の大きさを有さなればならないので、とても良好なＲＦ（＝Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）性質を具備するトランジスタを得る目的とは矛盾する。これは、トランジスタ自体に対して適用するが、そのサブ領域、特にそれのドーピング輪郭に対しても適用する。比較的厚い絶縁層の局所的適用は、すなわち、形成されるべきエミッター接続領域のおおよその位置で、この件については助けとならない。絶縁層を破壊するための熱処理は、実際のところ、絶縁層が必要である同じところを（局所的に）除去するために利用しやすいので、もはや必要でないが、このような層の局所的適用は配列の許容力を用いることが必要とし、結果として、サブ領域の最小の大きさ、例えばデバイスのベースとエミッター（接続領域）との間の間隔は、また増大することになる。後者は、意図される目的と適合しない。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
それゆえに、本発明の目的は、上述した問題を示さず、容易に製造することができ、それでいて優れたＲＦ性質を有するバイポーラトランジスタを伴う半導体デバイスを提供することにある。
【課題を解決するための手段】
【０００５】
その目的を成し遂げるために、上述の種類の半導体デバイスは、ベース接続領域がベース領域と多結晶シリコンからなる導電領域との間に位置決めされ、多結晶シリコンからなる導電領域が選択エッチングが可能な材料で構成される、他の導電領域を有することを特徴とする。
【０００６】
本発明は、まず第一に、ベース接続領域が前記導電領域に加えて他の導電領域を有し、該導電領域の選択エッチングが可能である場合、ベース接続領域の位置での、このような他の導電領域の存在は必ずしも欠点でなく、さらに重要な利点であることができるので、熱処理が必要でない認識に基づくものである。本発明は、エミッター接続領域の位置で、このような領域構造及び材料特性がまた、エミッター接続領域及びエミッター領域を形成する際に役立つ認識に、更に基づくものである。この点に関する付加要因は、エミッター（接続領域）とベース（接続領域）との間の短絡回路は、例えば、前記スペーサを用いることにより、容易に防止することができる。これは、スペーサが開口部の壁面に対向し、前記壁面を連結する底面上に設ける前に、シリコン層内の開口部内の導電層を除去することによって実行することができる。
【０００７】
一方では、本発明に従うデバイスは、製造することが、このように非常に容易であり、他方では、優れたＲＦ性質を造作なく認識することができる。
【０００８】
本発明に従う半導体デバイスの好ましい実施形態において、前記他の導電領域の材料は、前記ベース領域の材料に対して選択エッチングが可能である。一方では、これは前記他の導電領域の比較的大きな厚さを可能にし、他方では、前記他の導電領域の下で半導体本体の粗面を容易に防止することができる。
【０００９】
有利な実施形態において、前記他の導電領域は、金属窒化物、金属炭化物、金属ケイ化物又は金属酸化物を有する。所望の性質を有する適切な材料は、前記種類の材料の中で見つけることができる。適切な材料は、例えば、ＴａＮ、多結晶シリコンを容易に対して選択エッチングが可能な材料である。他の適切な材料はまた、例えば、ＴｉＮ、ＴａＣ及びＴｉＳｉ２のようなＣＭＯＳ（＝相補性金属酸化膜半導体）デバイス内の、いわゆる金属ゲート電極のために適切である導電材料である。本発明に従うデバイスの重要な利点は、それが既知のデバイスより低いコンタクト及び／又は直列抵抗を有するベース接続領域を具備することができるということである。これは、他の導電層の材料の操作機能に注意を払うことによって、ある程度理解することができる。この目的に適切である材料は、例えば、ＰｔＳｉ及びＭｏＯｘであることができる。
【００１０】
金属ケイ化物は前記他の導電領域のために用いられるとき、これは、隣接のシリコン領域と反応させることによって金属ケイ化物に変換することができる金属層を堆積させることによって、有利に形成することができる。
【００１１】
好ましくは、前記メサ形のエミッター接続領域は、前記導電領域の上に形成される絶縁領域の上方に延在するＴ字状の横断面を有する。このような構造は、それが非常に小さいエミッター領域の使用を可能にし、もう一方で、エミッター接続領域の制限された（直列）抵抗を可能にするため、非常に魅力的である。これは、ＲＦ性質に関しては積極的効果を有する。
【００１２】
有利な変更において、前記ベース領域は、前記半導体本体内に埋没させた、高ドープされた小領域を有し、該小領域は、上方からの投影図で見て、前記エミッター接続領域の上部の外側面と隣接する。前記他の導電領域（導電領域と同様）はメサ形のエミッター接続領域の（実質的な）ベースに続くので、ベース領域内のドープの付加的な局所的増加を、注入の場合の、マスクとしてのＴ字状の横断面を有するメサ形のエミッター接続領域で行うことができる付加的な利点がある。結局のところ、前記他の導電領域、例えば金属ケイ化物の形態で、Ｔ型のメサ形の腕の一部に続くので、ベース領域の接続抵抗は、注入領域とＴ型のメサ形のベースとの間が少し長い距離であるけれども、それにもかかわらず比較的低くすることができる。
【００１３】
好ましくは、前記デバイスは、複数のバイポーラトランジスタに加えて複数の電界効果トランジスタを有し、該電界効果トランジスタのゲート電極は、前記多結晶シリコンからなる前記導電領域及び前記他の導電領域を形成するためにも使用されるような層構造によって形成される。ＲＦ回路は、例えばＢｉ（Ｃ）ＭＯＳ構造／プロセスで、有利に実現することができる。それ自体において、本発明に従うデバイスのベース接続領域の構造は、それが（Ｃ）ＭＯＳプロセスと完全に適合することを意味する。Ｂｉ（Ｃ）ＭＯＳプロセスへの適用は、その場合、もちろん、比較的容易であるだろう。本発明に従うデバイスの付加利点は、それが比較的厚いベース接続領域を有することができることであり、（比較的薄い）金属又は金属層を比較的厚い多結晶シリコン層で覆う。このような方法で、金属層は、金属層の金属原子形成部を有するデバイスの他の成分又は他の部分の汚染が容易に発生することにはならならないため、かなりよく保護される。
【００１４】
第一導電型のエミッター領域と、該第一導電型とは逆の第二導電型のベース領域と、前記第一導電型のコレクタ領域とを有するバイポーラトランジスタを具える、基板及び半導体本体を有する半導体デバイスの製造方法であって、前記エミッター領域にメサ形のエミッター接続領域を形成し、該エミッター接続領域は、スペーサによって多結晶シリコンからなる導電領域で構成されるベース接続領域から絶縁される半導体デバイスの製造方法において、本発明によれば、前記ベース接続領域に他の導電領域を形成し、該他の導電領域は、前記ベース領域と、多結晶シリコンからなる導電領域との間に形成され、かつ、前記他の導電領域の材料は、前記一の導電領域が選択エッチング可能である材料に対して選択されることを特徴とする。このような方法において、本発明に従うデバイスは、簡単な方法で得られる。
【００１５】
好ましくは、前記ベース領域の材料に対して選択エッチング可能である材料が、前記他の導電領域のために選択される。
【００１６】
有利な実施形態において、前記ベース領域が前記半導体本体の表面に形成され、前記半導体本体の表面上に形成される他の導電層上に、多結晶シリコンからなる一の導電層を堆積させ、その後、前記他の導電層に対して選択的であるエッチング液によって、開口部が前記導電層にエッチングされる。前記一の導電層に前記開口部が形成された後、前記他の導電層が、前記ベース領域に対して選択的であるエッチング液によって前記開口部内でエッチングされることが好ましい。
【００１７】
更なる変更は、前記スペーサは、前記開口部の壁面に対向しかつ該壁面を連結する前記開口部の底面の一部上に形成された後、多結晶シリコンからなるエミッター接続領域が、前記開口部内に形成されることを特徴とする。実際のエミッター領域は、エミッター接続領域から、その下に位置決めされるベース領域の比較的低いドープされた部分内に、適切な原子の外方拡散によって、その場合好ましく形成される。しかしながら、エミッター領域はまた、例えば、ガス相ドープによって開口部の底面を経て、形成することができ、それからエミッター接続領域を形成するのみである。
【００１８】
好ましくは、前記エミッター接続領域は、Ｔ字状の横断面で形成され、かつ前記一の導電層の上に存在する絶縁領域の上方にある前記開口部のそばに延在するように配置される。このように構成されるエミッター接続領域は、イオン注入によってベース領域の比較的高くドープされた小領域を形成するためのマスクとして用いることができる。
【発明を実施するための最良の形態】
【００１９】
本発明は、実施形態及び図面を参照にして、更に詳細に説明されることになるだろう。
【００２０】
図は一定の比率で描かれてなく、いくつかの諸元を明確にするため強調する。類似の領域又は部分は、可能な限り同じ数字によって示される。
【００２１】
図１〜６は、本発明に従うデバイスの厚さ方向に垂直の概略断面図であり、本発明に従う方法によってのデバイスの製造を連続した段階で示す。この実施例の、少なくとも実質的に完全なデバイス１０（図６参照）は、この場合ｎ型シリコン基板１２と、その上に設けられる半導体層構造と、バイポーラトランジスタを伴う半導体本体１１とを有する。（この例において）不連続なトランジスタは、ｎ−型エミッター領域１、ｐ型ベース領域２及びｎ型コレクタ領域３を有し、第１、第２及び第３の接続導体１００、２００、３００を、それぞれ設ける。ベース領域２は、２０原子（at.）％のゲルマニウム含量であるシリコン及びゲルマニウムの混晶を有し、この例では、１×１０１８ａｔ.／ｃｍ３〜５×１０１９ａｔ.／ｃｍ３の範囲のドーピング濃度を有する。層状の領域２１，２２はベース領域の両側に位置決めされ、これらの領域が遷移層として機能し、低いドーピング濃度、例えば１×１０１７ａｔ.／ｃｍ３〜１×１０１７ａｔ.／ｃｍ３の範囲である。エミッター領域１は、外方拡散及び過剰ドーピングによって遷移層２２内に形成されていた。コレクタ３及びエミッター１は、この場合シリコンからなる。コレクタ３は、低いドープされた部分、いわゆるドリフト領域と、基板に隣接して位置決めされる高度にドープされた部分とを更に構成することができる（本実施例とは異なる）。エミッター領域１及びベース領域２の接続導体１００，２００は、この場合、ケイ化物、例えばニッケル又はコバルトのケイ化物からなり、コレクタ領域３の接続導体３０はこの場合アルミニウムからなる。エミッター接続領域１Ａは、この例で多結晶シリコン領域を有し、スペーサ４によってベース接続領域２Ａから、（電気的に）絶縁される。
【００２２】
本発明によれば、ベース接続領域２Ａは、多結晶シリコン導電領域２ＡＡ及び、それに加えて、この例では窒化タンタルの、横たわる他の導電領域で構成され、多結晶シリコン領域２ＡＡを選択エッチングが可能である。エミッター接続領域１Ａは、この実施例においてＴ字状であり（断面図参照）、絶縁領域５にわたって延在するＴ型の腕は多結晶シリコン領域２ＡＡの上部に存在する。前記導電領域２ＡＡ及び前記他の導電領域２ＡＢは、スペーサのところまで延在するので、ベース接続領域２Ａを経てベース２の電気的な接続の連続抵抗及びコンタクトは、比較的低い。Ｔ字状のメサ形１Ａは、イオン注入によってベース領域２内に形成され、比較的高くドープされた小領域２Ｃを形成するためのマスクとして機能した。上述の理由のために、前記領域２Ｃは、Ｔ字状のメサ形から間隔を空けるという事実は、好ましくない。
【００２３】
この実施例のデバイス１０の水平の大きさは、１μｍ×１０μｍである。エミッター領域１は、約１０２０ａｔ.／ｃｍ３のドーピング濃度及び約１０ｎｍの厚さを有する。ベース領域２は約２０ｎｍの層の厚さを有し、隣接の遷移層２１、２２を有する。この実施例のデバイス１０は、例えば、本発明に従う方法によって以下の通り製造される。
【００２４】
出発点（図１参照）は、ｎ型シリコン基板１２であり、いわゆるＳＴＩ（＝Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）領域１６、１７が、この例で形成される。基板１２の基本的な部分は、単純のために図面から省略される。Ｐ型層２１、２、２２は、その上にエピタキシによって最初に堆積し、その中心層はＳｉＧｅで形成され、外側の２層はＳｉで形成される。ドーピング濃度及び厚さは、上記のように選ばれる。それから、他の層構造は、例えば、構造が窒化タンタルの導電層２ＡＢ、多結晶、高いドープされたシリコン層２ＡＡ及び二酸化ケイ素の絶縁層５を連続で有する、他の堆積デバイスを設ける。好ましくは、スパッタリング又はＭＯＣＶＤ（＝有機金属気相成長法）は、例えば、この例において導電層２ＡＢを堆積させるための堆積技術として用いられ、多結晶シリコン層２ＡＡ及び絶縁層はＣＶＤ（＝Ｃｈｅｍｉｃａｌ  Ｖａｐｏｕｒ  Ｄｅｐｏｓｉｔｉｏｎ）によって形成され、前記層の厚さはそれぞれ１０ｎｍ、１００ｎｍ及び５０ｎｍである。
【００２５】
続いて（図２参照）、開口部６は、絶縁層５及び多結晶シリコン層２ＡＡ内にエッチングされ、フォトリソグラフィーマスクＭを用いる。これは、例えばドライエッチングプロセスによって実行することができる。前記プロセスにおいて、タンタル窒化物層２ＡＢは、エッチストップ層として機能する。
【００２６】
それに続いて（図３参照）、タンタル窒化物層２ＡＢは、他のエッチングプロセス、例えばドライ又はウェットケミカルエッチングプロセスによって、シリコン層２２に対して選択的に絶え間なくエッチングされる。
【００２７】
マスクＭの除去の後（図４を参照）、スペーサ４は開口部６内に形成され、スペーサは、この例では、１０及び５０〜１００ｎｍの厚さを有する二酸化ケイ素及び窒化ケイ素の２枚の薄層４１、４２で構成される。この層は均等に塗布され、続いて、それの平坦部分は異方的エッチングプロセスによって除去される。
【００２８】
この後（図５参照）、開口部６は、ｎ型多結晶シリコン層１Ａを充填される。前記層は、ＣＶＤプロセスによって形成される。その結果として生じる構造を熱処理にさらすことによって、エミッター領域１は、遷移層２２内のエミッター接続領域１Ａ内のｎ型汚染の外方拡散の結果として、局所的な過剰のドーピングよって形成される。
【００２９】
それから（図６参照）、エミッター接続領域１Ａは、Ｔ字状の横断面を維持すると同時に、フォトリソグラフィー及びエッチングによりパターン化される。底面でＴの幅は約２００ｎｍであり、上部でＴの幅は約５００ｎｍである。これに続いて、ベース領域２の高いドープされた部分２Ｃは、ｐ型イオン注入によって形成され、Ｔ字状の接続領域１Ａはマスクとして機能する。実際には、フォトレジストマスクが図面内に示されものとは対照的に、その段階でＴ字状のメサ形でまだ存在することになり、前記注入は図５及び図６に示される製造段階の間で生じることになることに注目すべきである。一方、フォトレジストマスクは注入に対してエミッター接続領域１Ａを保護する一方で、金属のケイ化物層１００、２００は、前記マスクの除去後、一工程で形成することができる。
【００３０】
最後に、接続導体１００、２００は、ニッケル又はコバルトの金属層を堆積させることによって形成され、この接続導体はニッケル又はコバルトのケイ化物１００、２００をケイ素化によって変換される。この例において、基板１２の後部はアルミニウムで接触することによって、コレクタ領域３の接続導体３００を形成する。コレクタ領域３はまた、接続領域及び接続導体を経て、半導体本体１１の上面で接触することができる。鋸引き又はエッチングのような分離技術が行われた後、本発明に従う個々のデバイス１０を得ることができる。
【００３１】
本発明はここで述べられるような実施形態に制限されず、多くの変更及び改良は、本発明の範囲内で当業者に可能である。したがって、不連続な半導体デバイスにおける使用に適切であることに加えて、本発明はまた、（ＢＩ）ＣＭＯＳ（＝（Ｂｉｐｏｌａｒ）Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＩＣ（＝集積回路）のような集積半導体デバイスに、非常に適切である。つまり、実施例において説明したような、トランジスタの構造及び製造は、ＩＣ内の使用のために、非常に適切である。
【００３２】
さらに、ＳＴＩ絶縁領域の使用の代わりに、ＬＯＣＯＳ（＝Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  Ｏｆ  Ｓｉｌｉｃｏｎ）技術によって得られた、他の絶縁領域を用いることも可能であることに注目すべきである。
【００３３】
多くの変更及び改良は、本発明に従う方法に関しても可能である。
【００３４】
本発明は、不連続なトランジスタだけでなく、ＩＣｓ（＝集積回路）、好ましくは、いわゆるＢｉ（Ｃ）ＭＯＳ  ＩＣ）に用いるために非常に適切である。本発明は、材料としてシステムシリコンを有するデバイス内に使用するために、非常に適切である。
【図面の簡単な説明】
【００３５】
【図１】本発明に従うデバイスの厚さ方向に垂直で、本発明に従う方法によって前記デバイスの製造の連続段階の一段階を示す概略断面図である。
【図２】本発明に従うデバイスの厚さ方向に垂直で、本発明に従う方法によって前記デバイスの製造の連続段階の一段階を示す概略断面図である。
【図３】本発明に従うデバイスの厚さ方向に垂直で、本発明に従う方法によって前記デバイスの製造の連続段階の一段階を示す概略断面図である。
【図４】本発明に従うデバイスの厚さ方向に垂直で、本発明に従う方法によって前記デバイスの製造の連続段階の一段階を示す概略断面図である。
【図５】本発明に従うデバイスの厚さ方向に垂直で、本発明に従う方法によって前記デバイスの製造の連続段階の一段階を示す概略断面図である。
【図６】本発明に従うデバイスの厚さ方向に垂直で、本発明に従う方法によって前記デバイスの製造の連続段階の一段階を示す概略断面図である。
【図１】
2008544562.tif 000003
【図２】
2008544562.tif 000004
【図３】
2008544562.tif 000005
【図４】
2008544562.tif 000006
【図５】
2008544562.tif 000007
【図６】
2008544562.tif 000008
【国際調査報告】
2008544562.tif 000009
2008544562.tif 000010