(57)【要約】第１結晶方位を有する基板１８を含む半導体装置が提供される。基板１８上には第１絶縁層１４が重なり、第１絶縁層１４上には複数のシリコン層が重なる。第１シリコン層４２は、第２結晶方位および結晶面を有するシリコンを含む。第２シリコン層２５は、第２結晶方位と、第１シリコン層４２の平面に対して実質的に直角である結晶面を有する。正孔移動度は（１１０）面においてより高いので、半導体装置のパフォーマンスは、特定の結晶面方位を有するシリコン層を選択することで高めることができる。  さらに、半導体装置の形成法が提供される。第１結晶方位を有し、第１絶縁層１４が上に形成された第１シリコン基板１８と、第１絶縁層１４上に重なる、第２結晶方位および結晶面を有する第１シリコン層１９とを含むシリコン・オン・インシュレータ構造は、第２シリコン基板２０に結合される。第２シリコン基板２０は第２結晶方位および結晶面を有し、第２絶縁層２４がその上に形成される。第２シリコン基板２０は、水素イオンを第２シリコン基板２０に注入することで生成される線欠陥２２を含む。第２シリコン基板２０の結晶面は、第１シリコン層１９の結晶面に対して実質的に直角に方向付けられる。第２シリコン基板２０は線欠陥２２に沿って分離されるとともに除去され、第２絶縁層２４および第２シリコン層２５がシリコン・オン・インシュレータ構造上に残る。次に、シリコン・オン・インシュレータ構造を異なる結晶方位からなるシリコン層にまで選択的にエッチングし、エッチングした領域に選択的エピタキシャルシリコン層を成長させ、その後、シリコン・オン・インシュレータ構造を化学機械研磨によって平坦化することによって、異なる結晶方位を有する複数のデバイスを単一のプレーナシリコン・オン・インシュレータ構造上に形成することができる。
2008523620.tif 000002
【特許請求の範囲】
【請求項１】
第１結晶方位を有する基板（１８）と、
前記基板（１８）上に位置する第１絶縁層（１４）と、
前記第１絶縁層（１４）上に位置する複数のシリコン層とを含み、
第１シリコン層（４２）は、第２結晶方位および結晶面を有するシリコンを含み、第２シリコン層（２５）は第２結晶方位および前記第１シリコン層（４２）の結晶面に対して実質的に直角な結晶面を含む、半導体装置。
【請求項２】
前記第１シリコン層（４２）および第２シリコン層（２５）は絶縁領域（４８）により分離される、請求項１記載の半導体装置。
【請求項３】
前記基板（１８）上に位置する第３シリコン層（４０）を更に含む、請求項１記載の半導体装置。
【請求項４】
前記第３シリコン層（４０）は、絶縁領域（４８）によって前記第１シリコン層（４２）および第２シリコン層（２５）から分離される、請求項３記載の半導体装置。
【請求項５】
ＭＯＳＦＥＴ（６０、６２、５８）は、前記第１シリコン層（４２）、第２シリコン層（２５）、および第３シリコン層（４０）の各々に形成される、請求項４記載の半導体装置。
【請求項６】
第１結晶方位を有し、第１絶縁層（１４）が上に形成された第１シリコン基板（１８）と、前記第１絶縁層（１４）上に位置する、第２結晶方位および結晶面を有する第１シリコン層（１９）とを含むシリコン・オン・インシュレータ構造を提供するステップと、
前記第２結晶方位と結晶面とを有する第２シリコン基板（２０）と、前記第２基板上に形成された第２絶縁層２４とを提供するステップであって、前記第２シリコン基板（２０）は水素イオンを前記第２シリコン基板（２０）に注入することにより生成された線欠陥（２２）を含むところのステップと、
前記第２シリコン基板（２０）の前記結晶面が前記第１シリコン層（１９）の前記結晶面に対して実質的に直角に方向付けられるように、前記第２絶縁層（２４）および前記第１シリコン層（１９）を介して、前記第２シリコン基板（２０）を前記シリコン・オン・インシュレータ構造に結合するステップと、
前記線欠陥（２２）に沿って前記第２シリコン基板（２０）を分離するとともに除去し、前記第２絶縁層（２４）と第２シリコン層（２５）とを前記シリコン・オン・インシュレータ構造上に残すステップとを含む、半導体装置の形成方法。
【請求項７】
前記第２シリコン層（２５）、第２絶縁層（２４）、第１シリコン層（１９）および第１絶縁層（１４）の一部を除去し、シリコン・オン・インシュレータ構造の第１領域に第１開口部（３０）を形成し、前記第１シリコン基板（１８）の一部（３４）を露出させるステップと、
前記第２シリコン層（２５）および第２絶縁層（２４）の一部を除去し、前記シリコン・オン・インシュレータ構造の第２領域に第２開口部（３２）を形成し、前記第１シリコン層（１９）の一部（３６）を露出させるステップとをさらに含む、請求項６記載の半導体装置の形成方法。
【請求項８】
前記第１開口部（３０）および第２開口部（３２）のサイドウォール上にサイドウォールスペーサ（３８）を形成するステップと、
前記シリコン・オン・インシュレータ構造の前記第１領域（５２）において前記第１結晶方位を有する第３シリコン層（４０）、前記シリコン・オン・インシュレータ構造の前記第２領域（５４）において前記第２結晶方位および結晶面を有する第１シリコン層（１９、４２）、および、前記シリコン・オン・インシュレータ構造の第３領域（５６）において、第２結晶方位および前記第１シリコン層（１９、４２）の前記結晶面に対して実質的に垂直な結晶面を持つ前記第２シリコン層（２５）を有する第３シリコン層（４０）を備えた、シリコン・オン・インシュレータ構造を提供するために、前記第１開口部（３０）と第２開口部（３２）にエピタキシャルシリコンを成長させるステップとを含む、請求項７記載の半導体装置の形成方法。
【請求項９】
前記第１領域（５２）を前記第２領域（５４）および第３領域（５６）から分離するとともに、前記第２領域（５４）を前記第３領域（５６）から分離するために、前記シリコン・オン・インシュレータ構造に複数の絶縁領域（４８）を形成するステップを更に含む、請求項８記載の半導体装置の形成方法。
【請求項１０】
前記シリコン・オン・インシュレータ構造の前記第１領域（５２）、第２領域（５４）および第３領域（５６）に、ＭＯＳＦＥＴ（５８、６０、６２）を形成するステップを更に含む、請求項２０記載の半導体装置の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置および半導体装置を製造する方法に関し、より詳細には、シリコン・オン・インシュレータ（ＳＯＩ）技術を含む、改良された半導体装置に関する。
【背景技術】
【０００２】
半導体業界で継続して行われている研究の重要な目的の１つは、半導体装置の電力消費を下げる一方で半導体の性能を向上させることである。酸化金属半導体電界効果トランジスタ（ＭＯＳＦＥＴ）などのプレーナトランジスタは、高密度の集積回路での使用に特に適している。ＭＯＳＦＥＴとその他の装置の寸法が縮小すると、装置のソース／ドレイン領域、チャネル領域、および、ゲート電極も同様に縮小する。
【０００３】
チャネル長の短い、これまでにないほど小さなプレーナトランジスタを設計するには、非常に浅いソース／ドレイン接合を提供する必要がある。チャネルに注入されたドーパントが横方向に拡散しないようにするために浅い接合が必要である。その理由は、そのような拡散が漏れ電流をもたらし、ブレークダウン性能(breakdown performance)を低下させる点で不都合であるからである。一般的に、短チャネルデバイスにおいて許容される性能に必要とされるのは、厚さが１０００Å以下のオーダの浅いソース／ドレイン接合である。
【０００４】
シリコン・オン・インシュレータ（ＳＯＩ）技術により、高速で浅い接合のデバイスを形成することができる。加えて、ＳＯＩデバイスは、寄生接合容量を減らすことで性能が向上する。
【０００５】
ＳＯＩ基板では、単一の結晶性シリコン上に、シリコン酸化物から作られた埋込み酸化（ＢＯＸ：Ｂｕｒｉｅｄ  Ｏｘｉｄｅ）膜が形成され、その上には単一の結晶性シリコン薄膜が形成される。そのようなＳＯＩ基板を製造する様々な方法は既知である。そのような方法の１つとして、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ−ｂｙ−ｉｍｐｌａｎｔｅｄ  Ｏｘｉｇｅｎ）が挙げられる。この方法は、単一結晶シリコン基板に酸素をイオン注入して埋め込み酸化（ＢＯＸ）膜を形成する。
【０００６】
ＳＯＩ基板を形成する別の方法としては、ウェハボンディングが挙げられる。この方法は、シリコン酸化物の表面層を有する２つの半導体基板をシリコン酸化物の表面で張り合わせ、この２つの半導体基板の間にＢＯＸ層を形成する。
【０００７】
別のＳＯＩ技術としてはＳｍａｒｔ  Ｃｕｔ（商標）技術が挙げられる。この技術でも酸化物層を介して半導体基板同士を張り合わせる。このＳｍａｒｔ  Ｃｕｔ（商標）法では、基板を張り合わせる前に、半導体基板の一つに水素イオンを注入する。この水素イオン注入により、次に、水素イオン注入された半導体基板を、張り合わせた基板から、表面にシリコンの薄い層を残して、分離することができる。
【０００８】
半導体装置の性能は、正孔の流れ、あるいは電子の流れを促進する特定の結晶面方位を備えたシリコン層を選択することにより更に高めることができる。例えば、正孔が（１１０）／＜１１０＞方位に流れるように方向付けられたゲートを備えたＰ型のＭＯＳＦＥＴ（ＰＭＯＳＦＥＴ）が（１１０）シリコン表面に製造されれば、ＰＭＯＳＦＥＴの性能を向上させることができる。この（１１０）／＜１１０＞方位に流れる正孔移動度は、従来の（１００）／＜１１０＞方位に流れる正孔移動度よりも２倍以上高い。残念なことに、この（１１０）表面上では、（１１０）＜１１０＞方位に対して直角に移動する正孔は（１１０）／＜１００＞方位に流れる。（１１０）／＜１００＞方位の正孔移動度は、（１１０）／＜１１０＞方位において流れる正孔移動度の３分の２に過ぎない。加えて、（１１０）平面における電子移動度は、従来の（１００）平面における電子移動度よりもはるかに低い。
【０００９】
本文で使用されているように、半導体装置という用語は、具体的に開示された実施形態に限定するものではない。本文で使用されているように、半導体装置は、フリップチップ、フリップチップ／パッケージアセンブリ、トランジスタ、コンデンサ、マイクロプロセッサ、ランダムアクセスメモリなどの、多岐にわたる電子デバイスを含む。概して、半導体装置は、半導体を含むすべての電子デバイスを含む。
【発明の開示】
【００１０】
半導体装置技術において、ＳＯＩ技術の性能向上と最適なシリコン結晶方位とを組み合わせたデバイスが求められている。さらに、本技術において、ＭＯＳＦＥＴを含む半導体装置が求められており、ＰＭＯＳＦＥＴおよびＮＭＯＳＦＥＴはそれぞれ正孔および電子移動度に最適なシリコン表面に製造される。さらに、本技術において、ＳＯＩ技術と最適なシリコン結晶方位とを含む半導体装置の形成方法が求められている。加えて、本技術において、ＭＯＳＦＥＴを含む半導体装置の形成方法が求められており、当該方法においてＰＭＯＳＦＥＴおよびＮＭＯＳＦＥＴは、正孔および電子移動度に最適なシリコン表面に製造される。
【００１１】
これらの、およびその他の必要性は、第１結晶方位を有する基板を含む半導体装置を提供する本発明の実施形態によって満たされる。基板上に第１絶縁層が重なり、この第１絶縁層上に複数のシリコン層が重なる。第１シリコン層は、第２結晶方位および結晶面を有するシリコンを含む。第２シリコン層は、第２結晶方位および第１シリコン層の結晶面に対して実質的に直角な結晶面を有するシリコンを含む。
【００１２】
これらの、およびその他の必要性はさらに、本発明の実施形態により満たされる。そのような実施形態では、第１結晶方位を有し、第１絶縁層が上に形成された第１シリコン基板と、第１絶縁層上に重なる第２結晶方位および結晶面を有する第１シリコン層とを含むシリコン・オン・インシュレータ構造を提供するステップを含む半導体装置の形成方法を提供する。第２シリコン基板は、第２結晶方位および結晶面と、第２基板上に形成された第２絶縁層を有する。第２シリコン基板は、水素イオンを第２シリコン基板に注入することで生成される線欠陥（line of defects）を有する。第２シリコン基板の結晶面が、第１シリコン層の結晶面に対して実質的に直角になるように、第２シリコン基板は第２絶縁層および第１シリコン層を介してシリコン・オン・インシュレータ構造に結合される。第２シリコン基板は線欠陥に沿って分離されるとともに剥がされ、第２絶縁層と第２シリコン層とがこのシリコン・オン・インシュレータ構造上に残る。
【００１３】
本発明は、改善された電気的特徴を備えた、改良された高速半導体装置の必要性に対応するものである。
【００１４】
本発明のこれまでに述べた特徴およびその他の特徴、態様、利点は、添付の図面と併せて、以下に記載する本発明の詳細な説明において明らかになるであろう。
【発明を実施するための最良の形態】
【００１５】
本発明により、ＳＯＩ技術および、共通の基板上の結晶方位の異なるシリコン層上に形成されたＭＯＳＦＥＴの利点を備えた、改良された高速の半導体装置を製造することが可能となる。本発明はさらに、ＳＯＩ技術の利点により寄生接合容量が低減した、（１１０）／＜１１０＞結晶方位を有するシリコン層上に形成されたＰＭＯＳＦＥＴによって、より高い正孔移動度を提供する。
【００１６】
（１１０）面上に装置を製造することで得られる十分な性能ゲインを最適化するために、正孔が（１１０）／＜１１０＞方位に流れることができるようにすべてのＰＭＯＳＦＥＴゲートを方向付ける必要がある。従来の回路レイアウトでは、ＭＯＳＦＥＴゲート電極は、多くのゲートがその他のゲートに対して直角になるように製造される。
【００１７】
本発明のある実施形態によれば、複数のスタックしたハイブリッド方位層は、共通のＳＯＩ基板上に形成された、実質的に相互に直角に方向付けられた（１１０）面を有する複数のシリコン層を提供する。したがって、複数のＰＭＯＳＦＥＴは、実質的に相互に直角のゲートを備えて製造される。シリコン層の結晶方位を適切に選択することで、すべてのＰＭＯＳＦＥＴの正孔は移動度の高い（１１０）／＜１１０＞方位に流れることができる。
【００１８】
本発明を添付の図面に示されている半導体装置の構造との関係で以下に説明する。しかし、請求の範囲に記載されている発明は図面に示されている特定の装置の構造に限定するものでないから、これは単なる例に過ぎない。
【００１９】
以下に、Ｓｍａｒｔ  Ｃｕｔ（商標）技術を使用した、ＳＯＩ基板上に半導体装置を形成する方法を記載する。しかし、本発明の他の実施形態に従い、ＳＩＭＯＸなどの、ＳＯＩ構造を形成する他の技術を使用することができる。図１に示すように、上部１７はシリコンウェハ１２などの単結晶シリコン基板１２を供給することで形成される。シリコンウェハ１２は、ある結晶方位とある結晶面とを有するシリコンを含む。本発明のある実施形態では、シリコンウェハ１２は＜１１０＞結晶方位および（１１０）面を有する。シリコンウェハ１２上には絶縁層１４が形成される。本発明のある実施形態では、絶縁層１４は酸化シリコン層である。本発明のある実施形態によれば、酸化シリコン層１４は従来の方法、例えば、シリコンウェハ１２の熱酸化により形成することができる。図２に示すように、シリコンウェハ１２に水素イオン１５を所定の深さ１６まで注入して、上部１７が形成される。注入された水素イオンは、注入されたウェハにマイクロキャビティ(microcavities)、マイクロブリスタ(microblisters)、あるいはマイクロバブル(microbubbles)を生成する。マイクロキャビティの密度および寸法が、キャビティ間隔をある一定のしきい値以下にまで減少させると、キャビティ内に破断が生じ、パーコレーションタイププロセス（percolation type process）を通じて伝搬する。これにより、最終的には、以下に説明するように、ウェハ１２が分離する。
【００２０】
下部２３はシリコンウェハ１８などのシリコン基板１８を含み、上部１７に結合するように供給される。下部のシリコンウェハ１８の結晶方向は、上部のシリコンウェハ１２の結晶方向とは異なる。本発明のある実施形態では、下部のシリコンウェハ１８は＜１００＞結晶方位を有する。
【００２１】
図３に示すように、上部１７および下部２３は、絶縁層表面１３および下部２３の表面層２１により互いに結合される。本発明のある実施形態では、上部１７および下部２３の結合面１３、２１は、低表面粗度（例えば２Åμｍ２ＲＭＳ）まで研磨される。下部２３および上部１７をともに押圧し、約５分から約５時間、９００℃乃至１２００℃までの範囲の温度で不活性雰囲気において加熱し、下部２３および上部１７を融合する。
【００２２】
本発明の特定の実施形態では、酸化剤、例えば少量の水溶性のＨ２Ｏ２、またはＨＮＯ３およびＨ２Ｏ２が上部１７と下部１９との間の界面に供給される。この酸化剤は、相対的に低温での結合を可能とし、基板ウェハの熱膨張率と厳密に一致する熱膨張率を有する結合層を生成することになるドーパントを結合液に供給することでより優れた応力補償を与え、可動性の汚染物質が拡散するのを妨げる結合層を供給することになるドーパントを結合液において使用することで汚染物質の移動を制限することにより、結合プロセスを向上させる。
【００２３】
次に、結合された上部１７および下部２３は、約２時間、約１０００℃でアニールされる。このアニーリングステップは、水素がドープされた上部１７中のマイクロキャビティを伝搬させ、その結果、ウェハ１２が線欠陥１６に沿って分離する。次に、上部基板１２のバルクシリコン部分を取り除いて、付着したシリコン層１９が残る。このようにして、図４に示すように、ＳＯＩ構造２７が得られる。本発明のある形態では、ＳＯＩ構造２７の形成後に、この構造２７は研磨される。その理由は、分離したシリコン１９の表面に微小な凸凹（マイクロラフネス）がみられるからである。
【００２４】
ＳＯＩ構造２７上には追加のＳＯＩシリコン層２５が形成され、複数のスタックしたハイブリッド方位層を含む半導体装置が形成される。これは、すでに記載したように、Ｓｍａｒｔ  Ｃｕｔ（商標）プロセスを繰り返し行うことで実現することができる。図４に示すように、ＳＯＩ構造２７は、追加のＳＯＩシリコン層２５の形成のための下部２９となる。図５に示すように、上部３１は、酸化シリコン層２４などの絶縁層２４およびシリコン基板２０を含み、下部２９に結合される。すでに記載したように、線欠陥２２は、水素イオンをシリコン基板２０に注入することで形成される。上部３１のシリコン基板２０は、シリコン層１９と同じ結晶方位を有するシリコンを含む。しかし、上部３１は、シリコン基板２０のシリコン面がシリコン層１９のシリコン面に対して実質的に直角に方向づけられるように下部２９上に配置される。本発明のある実施形態では、下部２９のシリコン層１９および上部３１のシリコン基板２０はともに、＜１１０＞結晶方位を有する単結晶シリコンを含む。本発明の他の実施形態では、別の結晶方位を有するシリコンを使用することができる。
【００２５】
次に、上部３１および下部１９は結合され、すでに記載したように上部２０は線欠陥２２に沿って分離されるとともに除去され、その結果、図６に示すように、第１結晶方向を有する基板１８、基板１８上に重なる第１絶縁層１４、第２結晶方位および結晶面を有するシリコンを含む第１シリコン層１９、第２絶縁層２４、および、第２結晶方位および第１シリコン層１９の結晶面に対して実質的に直角である結晶面を含む第２シリコン層２５を含むＳＯＩ構造２７が得られる。本発明のある実施形態では、第１シリコン層１９および第２シリコン層２５は、約３０ｎｍから約１００ｎｍの厚みに形成される。
【００２６】
図７に示すように、酸化シリコン層２６は第２シリコン層２５上に形成される。酸化シリコン層２６は、例えば化学蒸着法（ＣＶＤ）により堆積され、あるいは、シリコン層２５の上面を熱酸化してもよい。次に、酸化シリコン層２６上に窒化シリコン膜２８を堆積する。本発明のある実施形態では、酸化シリコン層２６の厚みは、約５ｎｍから約１００ｎｍである。本発明のある実施形態では、酸化シリコン層２６の厚みは約２０ｎｍである。窒化シリコン層２８の厚みは約５０ｎｍから約３００ｎｍである。本発明のある実施形態では、窒化シリコン層２８の厚みは約１００ｎｍである。
【００２７】
次に、図８に示すように、ＳＯＩ構造２７に開口部３０、３２を形成する。本発明のある実施形態では、開口部３０、３２は従来のフォトリソグラフィおよびエッチング技術によって形成され、表面１８の上面３４および第１シリコン層１９の上面３６を露出させる。従来のフォトリソグラフィおよびエッチング技術において、ＳＯＩ構造２７上にレジスト層を形成し、レジスト層をマスキングおよびパターニングし、ＳＯＩ構造２７を異方性エッチングして、窒化シリコン層２８、酸化シリコン層２６、第２シリコン層２５、および第２絶縁層２４の一部を取り除き、第１シリコン層１９の上面３６を露出させる。エッチングを継続して、第１シリコン層１９および第１絶縁層１４の一部を除去して、開口部３０の基板１２の上面３４を露出させる。次に、図８に示すように、フォトレジストがストリッピングされ、ＳＯＩ構造２７が供給される。従来の異方性エッチング技術としては、プラズマエッチングおよび反応性イオンエッチングが挙げられる。異方性エッチングは、他の形態において、様々な異なった層を最適にエッチングする別々の周知のプラズマを使用して、一連のプラズマエッチングステップとして実行することができる。深さの違う２つの開口部３０、３２が形成されるので、各開口部３０、３２を形成するために別々のフォトリソグラフィおよびエッチングステップを使用することができる。他の形態では、２つの開口部は、勾配(gradient)フォトリソグラフィ技術を使用して同時に形成することができる。
【００２８】
次に、図９に示すように、ＳＯＩ構造２７上に第２窒化シリコン層３８を堆積する。本発明のある実施形態では、窒化シリコン層３８は、ＣＶＤなどの従来の蒸着技術によって、約１０ｎｍから約１００ｎｍの厚さに堆積される。次に、図１０に示すように、窒化シリコン層３８を異方性エッチングして、開口部３０、３２に自己整合した（セルフアライン）サイドウォールスペーサ３８を形成する。本発明のある実施形態では、自己整合したスペーサ３８は、その他の絶縁材料を含み得る。例えば、自己整合した酸化物スペーサ３８は、堆積した酸化シリコンの層を異方性エッチングすることで形成することができる。
【００２９】
図１１に示すように、シリコン基板１８および第１シリコン層１９上には、選択的エピタキシャルシリコン層４０、４２が成長する。その結果、エピタキシャルシリコン層４０、４２は、それぞれの開口部３０、３２の上端部を越えて延びる。エピタキシャルシリコン層４０、４２は、それぞれの下のベースシリコン層１８、１９と同じ結晶方位を有する。よって、エピタキシャルシリコン層４０は、シリコン基板１８と同じ結晶方位を有し、エピタキシャルシリコン層４２は、第１シリコン層１９と同じ結晶方位を有する。
【００３０】
図１２に示すように、選択的エピタキシャルシリコンの成長後、これらのエピタキシャルシリコン層４０、４２が第２窒化シリコン層２８の上面４３と実質的に同一平面となるよう、従来の化学機械研磨（ＣＭＰ）を使用してエピタキシャルシリコン層４０、４２を研磨する。
【００３１】
ＳＯＩ構造２７に３つの分離領域、第１領域５２、第２領域５４、および第３領域５６を形成して、従来のシャロートレンチアイソレーション（ＳＴＩ）技術を使用して相互に分離する。図１３に示すように、トレンチ４４はＳＯＩ構造２７に形成され、第１絶縁層１４の表面４６を露出する。トレンチ４４は、図１３に示すように、ＳＯＩ構造２７上にフォトレジストを堆積し、フォトレジストを選択的に露光、パターニングし、異方性エッチングを行い、残りのフォトレジストを除去してトレンチ４４を形成する、従来のフォトリソグラフィおよびエッチング技術によって形成される。異方性エッチングが実行されると、窒化物サイドウォール３８が構造２７から除去されるよう、トレンチ４４は窒化物サイドウォール３８の周囲に配置される。
【００３２】
次に、図１４に示すように、トレンチ４４は従来のＣＶＤプロセスによって、適切な絶縁材料４８で充填される。適切な絶縁材料４８としては、窒化シリコンおよび酸化シリコンが挙げられる。本発明のある実施形態では、トレンチ領域４４は酸化シリコン４８で充填され、第１領域５２、第２領域５４、および第３領域５６を分離する。
トレンチ領域４４を酸化シリコンで充填する従来の方法の一部として、
（ａ）テトラエチルオルソシリケート(tetraethylorthosilicate)低圧化学蒸着（ＴＥＯＳ  ＬＰＣＶＤ）
（ｂ）非表面感受性ＴＥＯＳオゾン大気圧化学蒸着法あるいは準大気圧化学蒸着法（ＡＰＣＶＤあるいはＳＡＣＶＤ）、および
（ｃ）シラン酸化高密度プラズマＣＶＤ
が挙げられる。
【００３３】
酸化シリコン４８でトレンチ４４を充填する前に、熱酸化物ライナー（図示せず）を、例えば構造２７を約９５０℃から約１１００℃の酸素雰囲気にさらすことにより、トレンチ４４のウォール４９に沿って、従来技術によって成長させる。続いて、トレンチ４４上に延びている酸化シリコン４８を除去するために、ＣＭＰによって構造２７を平坦化する。平坦化の後、続いて、図１５に示すように、窒化シリコン層２８と酸化シリコン層２６とを除去し、第２シリコン層２５の上面５０を露出させる。窒化シリコン層２８と酸化シリコン層２６とは典型的にはウェットエッチングにより除去する。従来は、窒化シリコンをエッチングするために熱リン酸が使用され、あるいは、酸化シリコン層を取り除くためにフッ化水素酸あるいはフッ化水素とフッ化アンモニウムの混合物（緩衝酸化物エッチング）が使用される。結果として得られる構造２７において、第２領域５４における第１シリコン層４２は、第３領域５６の第２シリコン層２５および第１領域５２の第３シリコン層４０から分離される。第１領域５２の第３シリコン層４０もまた第３領域５６の第２シリコン層２５から分離される。
【００３４】
図１６に示すように、ＳＯＩ構造２７の第１領域５２にＮＭＯＳＦＥＴ５８が形成され、第２領域５４にＰＭＯＳＦＥＴ６０が形成され、第３領域５６にＰＭＯＳＦＥＴ６２が形成される。第３領域５６の第２シリコン層２５に形成されたＰＭＯＳＦＥＴ６２は、第２シリコン領域５４の第１シリコン層４２に形成されたＰＭＯＳＦＥＴ６０に対して実質的に直角に方向付けられる。
【００３５】
構造２７上にゲート酸化物層６４およびゲート電極層６６が形成される。本発明のある実施形態では、ゲート電極層６６はポリシリコンを含み、約１００ｎｍから約３００ｎｍの厚みに形成される。典型的に、ゲート酸化物層６４は約１０Åから約１００Åの厚みに形成される。ゲート酸化物層６４およびゲート電極層６６は、従来のフォトリソグラフィおよびエッチング技術によってパターニングされる。
【００３６】
ソースおよびドレイン拡張部７０は、従来のイオン注入技術によって形成される。ソースおよびドレイン拡張部７０に注入されるドーパントの種類は、デバイスがＮＭＯＳＦＥＴであるかＰＭＯＳＦＥＴであるかに応じて変わる。例えば、トランジスタがＮＭＯＳＦＥＴであれば、ソースおよびドレイン拡張部７０にはＮ型のドーパントが注入される。本発明のある実施形態では、ヒ素などのＮ型ドーパントが、約１ｋｅＶから約５ｋｅＶの注入エネルギーで、約１×１０１４イオン／ｃｍ２から約２×１０１５イオン／ｃｍ２の注入量（ドーズ）でソースおよびドレイン拡張部７０に注入される。トランジスタがＰＭＯＳＦＥＴであれば、ソースおよびドレイン領域７０にはＰ型ドーパントが注入される。本発明の特定の実施形態では、二フッ化ホウ素（ＢＦ２）などのＰ型ドーパントが、約０．５ｋｅＶから約５ｋｅＶの注入エネルギーで、約１×１０１４イオン／ｃｍ２から約２×１０１５イオン／ｃｍ２の注入量（ドーズ）でソース／ドレイン拡張部７０に注入される。
【００３７】
ＭＯＳＦＥＴ５８、６０、６２のソースおよびドレイン領域６８に隣接したチャネル領域７４に、選択的にＨａｌｏイオン注入７２が形成される。Ｈａｌｏイオン注入７２は、ソースおよびドレイン領域６８の導電型とは逆の導電型のドーパントで形成される。本発明のある実施形態では、ｈａｌｏイオン注入７２は、傾斜インプラントによって形成することができる。本発明のある実施形態では、ｈａｌｏイオン注入７２は、約７ｋｅＶから約５０ｋｅＶの注入エネルギーで、約８×１０１２イオン／ｃｍ２から約２×１０１４イオン／ｃｍ２の注入量で注入される。Ｈａｌｏイオン注入７２は、チャネル領域７４においてソースおよびドレイン領域が合併するのを妨げる。さらに、ＭＯＳＦＥＴ５８、６０、６２のスレッショルド電圧は、Ｈａｌｏイオン注入量を調整することにより変更することができる。
【００３８】
続いて、ソースおよびドレイン領域７８の高濃度ドープ部分７８が形成される。図１７に示すように、窒化シリコンあるいは酸化シリコンなどの絶縁材料からなる層を堆積し、続いて、異方性エッチングを行ってサイドウォールスペーサ７６を形成する、従来の方法により、ゲート電極６６を取り囲むサイドウォールスペーサ７６が形成される。本発明のある実施形態では、トランジスタがＮＭＯＳＦＥＴであれば、高濃度ドープ領域７８には、約２０ｋｅＶから約５０ｋｅＶの注入エネルギーで、約１×１０１５イオン／ｃｍ２から約４×１０１５イオン／ｃｍ２の注入量（dose）で、ヒ素が注入される。本発明のある実施形態では、トランジスタがＰＭＯＳＦＥＴであれば、高濃度ドープ領域５１には、約２ｋｅＶから約１０ｋｅＶの注入エネルギーで、約１×１０１５イオン／ｃｍ２から約４×１０１５イオン／ｃｍ２の注入量でホウ素が注入される。
【００３９】
＜１１０＞結晶方位を有するシリコン上にＰＭＯＳＦＥＴを製造することにより、ＰＭＯＳＦＥＴの性能を大いに高めることができるので、＜１１０＞結晶方位シリコンを含むシリコン層は、ソースおよびドレイン領域６８において、Ｐ型のドーパントでドープされる。＜１００＞結晶方位のシリコンを含むシリコン層は、ソースおよびドレイン領域６８においてＮ型ドーパントでドープされ、ＮＭＯＳＦＥＴを形成する。
【００４０】
次に、ＳＯＩ構造２７上に金属層が堆積される。ＳＯＩ構造２７を加熱し、金属層をソースおよびドレイン領域６８およびゲート電極６６の下のシリコンと反応させ、図１８に示すように、ソースおよびドレイン領域６８に、ならびにゲート電極６６上に金属シリサイドコンタクト８０を形成する。
【００４１】
本発明のある実施形態では、図１９に示すように、第１領域８６の第３シリコン層４０、第２領域８８の第１シリコン層４２、および、第３領域９０の第２シリコン層２５がそれぞれＳＯＩシリコン層となるよう、ＳＯＩ構造９１は絶縁ＢＯＸ層８４を備えて形成される。ＢＯＸ層８４はＳＩＭＯＸプロセスにより形成される。ＳＩＭＯＸプロセスでは、ＳＯＩ構造９１に酸素イオン８２が注入される。本発明のある実施形態では、酸素イオン８２は、約７０ｋｅＶから約２００ｋｅＶまでのエネルギーで、約１．０×１０１７イオン／ｃｍ２から約１．０×１０１８イオン／ｃｍ２の注入量でＳＯＩ構造９１に注入される。イオン注入後、ＳＯＩ構造９１は約１２５０℃から約１４００℃までの範囲の温度で、約４時間から約６時間アニールされる。次に、複数のＭＯＳＦＥＴ９２、９４、９６が、すでに記載したように、第１領域８６、第２領域８８、および第３領域９０に形成される。これを図２０に示す。
【００４２】
本発明の他の実施形態では、ＢＯＸ層８４は第３領域９０の下に延びない。従来の堆積、フォトリソグラフィ、およびエッチング技術を用いて、第２領域９０上にハード酸化物マスクを形成し、第１領域８６および第２領域８８に酸素イオン８２を注入する間のダメージから第３領域９０を保護することができる。
【００４３】
本発明の実施形態は、ＳＯＩ技術の性能向上と最適なシリコン結晶方向とを組み合わせた、改良された半導体装置を提供する。本発明の実施形態に従い製造された半導体装置は、高い電子移動度を維持しつつ、改善された正孔移動度を特徴とする。さらに、本発明の実施形態による半導体装置は、デバイスの共通の面上で互いに実質的に直角に方向付けられた複数のＰＭＯＳＦＥＴにおいて、高い正孔移動度を維持するように構成される。
【００４４】
本開示に示された実施形態は単に例示を目的としたものである。それらの実施形態は特許請求の範囲を制限するものではない。当業者にとっては明らかであるように、本開示は本文に具体的に例示されていない広範囲にわたる実施形態をも包含するものとする。
【図面の簡単な説明】
【００４５】
【図１】共通の基板上の結晶方位の異なるシリコン層上に形成されたＭＯＳＦＥＴを備えたＳＯＩ半導体装置の形成過程を示す図。
【図２】共通の基板上の結晶方位の異なるシリコン層上に形成されたＭＯＳＦＥＴを備えたＳＯＩ半導体装置の形成過程を示す図。
【図３】共通の基板上の結晶方位の異なるシリコン層上に形成されたＭＯＳＦＥＴを備えたＳＯＩ半導体装置の形成過程を示す図。
【図４】共通の基板上の結晶方位の異なるシリコン層上に形成されたＭＯＳＦＥＴを備えたＳＯＩ半導体装置の形成過程を示す図。
【図５】共通の基板上の結晶方位の異なるシリコン層上に形成されたＭＯＳＦＥＴを備えたＳＯＩ半導体装置の形成過程を示す図。
【図６】共通の基板上の結晶方位の異なるシリコン層上に形成されたＭＯＳＦＥＴを備えたＳＯＩ半導体装置の形成過程を示す図。
【図７】共通の基板上の結晶方位の異なるシリコン層上に形成されたＭＯＳＦＥＴを備えたＳＯＩ半導体装置の形成過程を示す図。
【図８】共通の基板上の結晶方位の異なるシリコン層上に形成されたＭＯＳＦＥＴを備えたＳＯＩ半導体装置の形成過程を示す図。
【図９】共通の基板上の結晶方位の異なるシリコン層上に形成されたＭＯＳＦＥＴを備えたＳＯＩ半導体装置の形成過程を示す図。
【図１０】共通の基板上の結晶方位の異なるシリコン層上に形成されたＭＯＳＦＥＴを備えたＳＯＩ半導体装置の形成過程を示す図。
【図１１】共通の基板上の結晶方位の異なるシリコン層上に形成されたＭＯＳＦＥＴを備えたＳＯＩ半導体装置の形成過程を示す図。
【図１２】共通の基板上の結晶方位の異なるシリコン層上に形成されたＭＯＳＦＥＴを備えたＳＯＩ半導体装置の形成過程を示す図。
【図１３】共通の基板上の結晶方位の異なるシリコン層上に形成されたＭＯＳＦＥＴを備えたＳＯＩ半導体装置の形成過程を示す図。
【図１４】共通の基板上の結晶方位の異なるシリコン層上に形成されたＭＯＳＦＥＴを備えたＳＯＩ半導体装置の形成過程を示す図。
【図１５】共通の基板上の結晶方位の異なるシリコン層上に形成されたＭＯＳＦＥＴを備えたＳＯＩ半導体装置の形成過程を示す図。
【図１６】共通の基板上の結晶方位の異なるシリコン層上に形成されたＭＯＳＦＥＴを備えたＳＯＩ半導体装置の形成過程を示す図。
【図１７】共通の基板上の結晶方位の異なるシリコン層上に形成されたＭＯＳＦＥＴを備えたＳＯＩ半導体装置の形成過程を示す図。
【図１８】共通の基板上の結晶方位の異なるシリコン層上に形成されたＭＯＳＦＥＴを備えたＳＯＩ半導体装置の形成過程を示す図。
【図１９】酸素イオンをＳＯＩ構造へ注入することによる埋め込み酸化物層の構造を示す図。
【図２０】同一基板上の結晶方位の異なるシリコン層上に形成されたＭＯＳＦＥＴを備えたＳＯＩ半導体装置の他の実施形態を示す図。
【図１】
2008523620.tif 000003
【図２】
2008523620.tif 000004
【図３】
2008523620.tif 000005
【図４】
2008523620.tif 000006
【図５】
2008523620.tif 000007
【図６】
2008523620.tif 000008
【図７】
2008523620.tif 000009
【図８】
2008523620.tif 000010
【図９】
2008523620.tif 000011
【図１０】
2008523620.tif 000012
【図１１】
2008523620.tif 000013
【図１２】
2008523620.tif 000014
【図１３】
2008523620.tif 000015
【図１４】
2008523620.tif 000016
【図１５】
2008523620.tif 000017
【図１６】
2008523620.tif 000018
【図１７】
2008523620.tif 000019
【図１８】
2008523620.tif 000020
【図１９】
2008523620.tif 000021
【図２０】
2008523620.tif 000022
【手続補正書】
【提出日】平成18年10月6日(2006.10.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１結晶方位を有する基板（１８）と、
前記基板（１８）上に位置する第１絶縁層（１４）と、
前記第１絶縁層（１４）上に位置する複数のシリコン層とを含み、
第１シリコン層（４２）は、第２結晶方位および結晶面を有するシリコンを含み、第２シリコン層（２５）は第２結晶方位および前記第１シリコン層（４２）の結晶面に対して実質的に直角な結晶面を含み、前記第１シリコン層（４２）および前記第２シリコン層（２５）の上面は実質的に平面をなし、前記第１シリコン層（４２）および前記第２シリコン層（２５）は絶縁領域（４８）によって分離されている、半導体装置。
【請求項２】
前記基板（１８）上に位置する第３シリコン層（４０）を更に含む、請求項１記載の半導体装置。
【請求項３】
前記第３シリコン層（４０）は、絶縁領域（４８）によって前記第１シリコン層（４２）および第２シリコン層（２５）から分離される、請求項２記載の半導体装置。
【請求項４】
ＭＯＳＦＥＴ（６０、６２、５８）は、前記第１シリコン層（４２）、第２シリコン層（２５）、および第３シリコン層（４０）の各々に形成される、請求項３記載の半導体装置。
【請求項５】
第１結晶方位を有し、第１絶縁層（１４）が上に形成された第１シリコン基板（１８）と、前記第１絶縁層（１４）上に位置する、第２結晶方位および結晶面を有する第１シリコン層（１９）とを含むシリコン・オン・インシュレータ構造を提供するステップと、
前記第２結晶方位と結晶面とを有する第２シリコン基板（２０）と、前記第２基板上に形成された第２絶縁層２４とを提供するステップであって、前記第２シリコン基板（２０）は水素イオンを前記第２シリコン基板（２０）に注入することにより生成された線欠陥（２２）を含むところのステップと、
前記第２シリコン基板（２０）の前記結晶面が前記第１シリコン層（１９）の前記結晶面に対して実質的に直角に方向付けられるように、前記第２絶縁層（２４）および前記第１シリコン層（１９）を介して、前記第２シリコン基板（２０）を前記シリコン・オン・インシュレータ構造に結合するステップと、
前記線欠陥（２２）に沿って前記第２シリコン基板（２０）を分離するとともに除去し、前記第２絶縁層（２４）と第２シリコン層（２５）とを前記シリコン・オン・インシュレータ構造上に残すステップとを含む、半導体装置の形成方法。
【請求項６】
前記第２シリコン層（２５）、第２絶縁層（２４）、第１シリコン層（１９）および第１絶縁層（１４）の一部を除去し、シリコン・オン・インシュレータ構造の第１領域に第１開口部（３０）を形成し、前記第１シリコン基板（１８）の一部（３４）を露出させるステップと、
前記第２シリコン層（２５）および第２絶縁層（２４）の一部を除去し、前記シリコン・オン・インシュレータ構造の第２領域に第２開口部（３２）を形成し、前記第１シリコン層（１９）の一部（３６）を露出させるステップとをさらに含む、請求項５記載の半導体装置の形成方法。
【請求項７】
前記第１開口部（３０）および第２開口部（３２）のサイドウォール上にサイドウォールスペーサ（３８）を形成するステップと、
前記シリコン・オン・インシュレータ構造の前記第１領域（５２）において前記第１結晶方位を有する第３シリコン層（４０）、前記シリコン・オン・インシュレータ構造の前記第２領域（５４）において前記第２結晶方位および結晶面を有する第１シリコン層（１９、４２）、および、前記シリコン・オン・インシュレータ構造の第３領域（５６）において、第２結晶方位および前記第１シリコン層（１９、４２）の前記結晶面に対して実質的に垂直な結晶面を持つ前記第２シリコン層（２５）を有する第３シリコン層（４０）を備えた、シリコン・オン・インシュレータ構造を提供するために、前記第１開口部（３０）と第２開口部（３２）にエピタキシャルシリコンを成長させるステップとを含む、請求項６記載の半導体装置の形成方法。
【請求項８】
前記第１領域（５２）を前記第２領域（５４）および第３領域（５６）から分離するとともに、前記第２領域（５４）を前記第３領域（５６）から分離するために、前記シリコン・オン・インシュレータ構造に複数の絶縁領域（４８）を形成するステップを更に含む、請求項７記載の半導体装置の形成方法。
【請求項９】
前記シリコン・オン・インシュレータ構造の前記第１領域（５２）、第２領域（５４）および第３領域（５６）に、ＭＯＳＦＥＴ（５８、６０、６２）を形成するステップを更に含む、請求項７記載の半導体装置の形成方法。
【国際調査報告】
2008523620.tif 000023
2008523620.tif 000024