(57)【要約】  受動マトリクス・アドレッシング方式の強誘電体又はエレクトレットのメモリ・デバイスを動作させる方法において、擾乱電圧を最小に留めるために１／３電圧選択規則に基づく電圧パルス・プロトコルが用いられる。電圧パルス・プロトコルは、定義されたパラメータを有する電圧パルスの時間シーケンスに基づいた読出しおよび書込み／消去のサイクルを含む。方法は、リフレッシュ手続きを含み、そこにおいてリフレッシュのためのセルが選択され、リフレッシュ要求がメモリ・デバイス・コントローラによって処理され、リフレッシュ要求が進行中又は予定されたメモリ操作に関してモニターおよび処理され、定義されたパラメータを有するリフレッシュ電圧パルスがリフレッシュのために選ばれたメモリ・セルに供給され、同時に、選択されないメモリ・セルがそれらのセルの分極状態に影響しない電圧又はゼロ電圧に確実に曝される。
2008527584.tif 000002
【特許請求の範囲】
【請求項１】
受動マトリクス・アドレッシング方式の強誘電体又はエレクトレット・メモリ・デバイスを動作させるための方法であって、ここで前記メモリ・デバイスは、ヒステリシスを呈する強誘電体又はエレクトレットの薄膜分極材料、特に強誘電体又はエレクトレットの重合体薄膜の形のメモリ・セルと、第１および第２の対応する平行電極の組を備えた１又は複数のアレイ又はマトリクスを含んでおり、前記第１の電極の組は、デバイスのワード・ライン（ＷＬ）を構成し、デバイスのビット・ライン（ＢＬ）を構成する第２の組の電極に対して本質的に垂直に設けられており、また前記第１および第２の組の電極は、メモリ・セルの薄膜材料に直接又は間接に接触するように設けられており、それにより個々のメモリ・セル中の分極状態が前記第１および第２の組の電極のそれぞれ対応する個々の電極に対して適切な電圧を印加することによって、読出し、消去又は書込みができるようになっており、ここで本方法は、三分の一電圧選択規則に基づく電圧パルス・プロトコルを採用し、それによってアドレス指定されないセルがスイッチング電圧ＶＳの約１／３を超えない擾乱電圧に曝されるようになっており、またこの電圧パルス・プロトコルは、それぞれが予め定義された振幅、極性および幅を持つ電圧パルスの時間シーケンスを有する読出しサイクルと書込み／消去サイクルとを含んでおり、前記読出しサイクルは、メモリ・セルからデータを読み出すときに、対応する前記第１および第２の組の電極に対して１組の差電圧を印加することを含み、他方、書込み／消去サイクルは、対応する前記第１および第２の組の電極に対して別の組の差電圧を印加する工程を含んでおり、
ａ）コントローラで処理されるリフレッシュ要求のなかで、メモリ・デバイス・コントローラにプログラムされた基準に従って１又は複数のセルをリフレッシュのために選択し、そのように選ばれた１又は複数のセルのアドレスを入力するための第1のステップと、
ｂ）進行中又は予定されているメモリ操作およびそれに割り当てられた優先順位を考慮しながらリフレッシュ要求をモニタリングおよび処理し、リフレッシュ手続きを開始するための第２のステップと、
ｃ）リフレッシュのために選ばれた１又は複数のセルに対して、定められた極性を持ち抗電圧に対応するかそれより大きい振幅の電圧パルスを同時に供給し、他方で、選択されなかったすべてのメモリ・セルがゼロ電圧又は抗電圧よりもはるかに低い電圧に曝されるようにするための第３のステップと、
ｄ）少なくとも１つは、ステップｃ）で定義された極性と反対の極性を有し、抗電圧に対応するかそれより大きい振幅を有する単一電圧パルス又は電圧パルス列をすべての選ばれたセルに対して同時に供給し、他方、選ばれなかったすべてのセルがゼロ電圧又は抗電圧よりもはるかに低い電圧に曝されるようにするための第４のステップと、
を備えるリフレッシュ手続きを含むことを特徴とする前記方法。
【請求項２】
請求項１記載の方法であって、リフレッシュのために選ばれた１又は複数のセルに対して電圧パルス・プロトコルの書込みサイクルによって与えられるような書込み操作を実行するための更に別のステップを含むことを特徴とする前記方法。
【請求項３】
請求項１記載の方法であって、２個以上のセルがステップａ）で選ばれ、選ばれたセルがメモリ・デバイスの１本の行全体に対応することを特徴とする前記方法。
【請求項４】
請求項１記載の方法であって、２個以上のセルがステップａ）で選ばれ、選ばれたセルがメモリ・デバイスの２本以上の行のセル・ブロックに対応することを特徴とする前記方法。
【請求項５】
請求項１記載の方法であって、ステップｄ）が２個以上のパルスを含み、予め定義されたプロトコルに従って選ばれた振幅、パルス長およびパルス間遅延を有し、等しい又は異なる時間的プロファイルを有するパルスを採用することを特徴とする前記方法。
【請求項６】
請求項１から６の１又は複数の請求項記載の方法であって、請求項１のステップｃ）での前記電圧パルスの生成が、１本の選ばれたワード・ライン（ＷＬ）に対して予め定義された電位を供給し、同時に同じ受動マトリクス又はそのセグメントに属するその他のすべてのワード・ラインとすべてのビット・ラインに対して異なるが相互に本質的に等しい電位を供給することによって行われることを特徴とする前記方法。
【請求項７】
請求項１記載の方法であって、請求項１のステップｄ）での前記電圧パルスの生成が、１本の選ばれたワード・ライン又は１組の選ばれたワード・ラインを除くすべてのライン上の電位が相互に本質的に等しくなるように、同じ受動マトリクス又はそれのセグメントに属するすべてのワード・ラインおよびビット・ラインに対して一連の時間依存する電位レベルを供給することによって行われることを特徴とする前記方法。
【請求項８】
請求項１および２記載の方法であって、ステップｃ）において、少なくとも１本のワード・ライン上の選ばれたセルから記憶されたデータを抽出し、抽出したデータをメモリ・デバイスのほかの場所に一時的に記憶し、後続の別の書込みステップの間に同データを前記少なくとも１本のワード・ラインに書き戻すことを特徴とする前記方法。
【請求項９】
請求項８記載の方法であって、各ビットを前記最初の読出し又は消去工程の前にそれが位置していた同じ物理的場所、分極方向を反転させて書き戻すことを特徴とする前記方法。
【請求項１０】
請求項１記載の方法であって、ステップａ）が、起動のあとで、それらの最初の読出し又は書込み操作に曝されたメモリ・デバイス中のすべてのセルをリフレッシュのために選択することを特徴とする前記方法。
【請求項１１】
請求項１記載の方法であって、ステップａ）が、予め定義された時間を超える期間アイドル状態にあったメモリ・デバイス中のすべてのセルをリフレッシュのために選択することを特徴とする前記方法。
【請求項１２】
請求項１０又は１１記載の方法であって、選ばれたセルが少なくとも２本のワード・ラインを含むマトリクスのブロック又はセグメントを構成することを特徴とする前記方法。
【請求項１３】
請求項１記載の方法であって、ステップｃ）およびｄ）のパルス振幅およびタイミングの定義が、少なくとも１つの雰囲気および／又は使用履歴の測定基準から導かれる入力パラメータを備えるアルゴリズムによって行われることを特徴とする前記方法。
【請求項１４】
請求項１３記載の方法であって、メモリ・デバイス中、上又は付近の１又は複数地点で、瞬間的温度又は温度履歴として前記雰囲気の測定基準を選択することを特徴とする前記方法。
【請求項１５】
請求項１３記載の方法であって、前記リフレッシュ・パルス・プロトコルの最後の適用以来、単一ワード・ライン又はマトリクス・セグメントが経験した書込みおよび／又は読出し事象の回数として前記使用履歴の測定基準を選択することを特徴とする前記方法。
【請求項１６】
請求項１記載の方法であって、ステップａ）でのリフレッシュのための選択が１本のワード・ライン上のすべてのセルについて行われ、少なくとも１つのセルが１又は複数の予め定義された基準と同一基準の分極スイッチング性能を呈することを特徴とする前記方法。
【請求項１７】
請求項１記載の方法であって、ステップａ）でのリフレッシュのための選択がマトリクス中の１つのブロック又はセグメントに属するすべてのセルについて行われ、１本のワード・ライン上の少なくとも１つのセルが１又は複数の予め定義された基準と同一基準の分極スイッチング性能を呈することを特徴とする前記方法。
【請求項１８】
請求項１６又は１７記載の方法であって、前記基準中に、予め定義された閾値よりも低くまで低下した分極スイッチング速度が含まれることを特徴とする前記方法。
【請求項１９】
請求項１６又は１７記載の方法であって、前記基準中に、予め定義された閾値よりも低くまで低下した分極スイッチング電荷が含まれることを特徴とする前記方法。
【請求項２０】
請求項１６又は１７記載の方法であって、メモリ・デバイス中の前記選ばれたメモリ・セルがメモリ・デバイスの正規の読出し、消去又は書込み操作の間にアドレス指定されたメモリ・セルであることを特徴とする前記方法。
【請求項２１】
請求項１６又は１７記載の方法であって、メモリ・デバイス中の前記選ばれたメモリ・セルが基準又は制御の目的で特に割り当てられたメモリ・セルであることを特徴とする前記方法。
【請求項２２】
請求項１記載の方法であって、ステップｂ）で割り当てられる優先順位が、各々のマトリクス・セグメント中のワード・ラインおよびビット・ラインへの電子的アクセスを含む優先順位の予め定義された階層に基づくことを特徴とする前記方法。
【請求項２３】
請求項１記載の方法であって、与えられたワード・ライン又はワード・ライン組に対して一旦開始されたステップｃ）およびｄ）が、ステップｃ）でのデータ読出しを含みながら、読み出されたデータがメモリ・デバイスに保存されるか、あるいは、読出しコマンドに従って他の場所に転送されてしまったときにのみ完了することを特徴とする前記方法。
【請求項２４】
請求項１記載の方法であって、メモリ・デバイス又はそれに対するサブ・ユニット中でアイドル期間にデフォルトとしてリフレッシュ手続きを実行することを特徴とする前記方法。
【請求項２５】
請求項１記載の方法であって、メモリ・デバイス中の予め定義されたマトリクス又はマトリクスのブロック又はセグメントを含むように予め定義されたプログラムに従った前記リフレッシュ手続きを実施することを特徴とする前記方法。
【請求項２６】
請求項１記載の方法であって、第４のステップの間に、パルス発生が進むにつれて徐々に又はステップ状に減衰するパルス幅を有する双極性パルス列を選択することを特徴とする前記方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受動マトリクス・アドレッシング方式の強誘電体又はエレクトレット・メモリ・デバイスを動作させるための方法に関するものであり、ここで前記メモリ・デバイスは、ヒステリシスを呈する強誘電体又はエレクトレットの薄膜分極材料、特に強誘電体又はエレクトレットの重合体薄膜の形のメモリ・セルと、第１および第２の対応する平行電極の組を備えた１又は複数のアレイ又はマトリクスを含んでおり、前記第１の電極の組は、デバイスのワード・ライン（ＷＬ）を構成し、デバイスのビット・ライン（ＢＬ）を構成する第２の組の電極に対して本質的に垂直に設けられており、また前記第１および第２の組の電極は、メモリ・セルの薄膜材料に直接又は間接に接触するように設けられており、よれにより個々のメモリ・セル中の分極状態が、前記第１および第２の組の電極のそれぞれ対応する個々の電極に対して適切な電圧を印加することによって読出し、消去又は書込みできるようになっており、ここで本方法は、三分の一電圧選択規則に基づく電圧パルス・プロトコルを採用し、それによってアドレス指定されないセルがスイッチング電圧ＶＳの約１／３を超えないそれらの両端の擾乱電圧に曝されるようになっており、またこの電圧パルス・プロトコルは、予め定義された振幅、極性および幅を持つ電圧パルスの時間シーケンスを有する読出しサイクルと書込み／消去サイクルとをそれぞれ含んでおり、前記読出しサイクルは、メモリ・セルからデータを読み出すときに、前記第１および第２の組の電極のそれぞれの電極に対して１組の差電圧を印加することを含み、他方、書込み／消去サイクルは、前記第１および第２の組の電極のそれぞれの電極に対して別の組の差電圧を印加する工程を含む。
【背景技術】
【０００２】
上述に関連するデバイス構成は、当該分野で良く知られており、一般に受動マトリクス・アドレッシング方式メモリと呼ばれる。図１に示すように、通常互いに垂直に交差する平行電極の２つの組をｍｋ（ｋ＝１→ｘ），ｎｌ（ｌ＝１→ｙ）と表記して、マトリクスの端から適切な電極を選択的に延長することによって個別的に電気的にアクセスできる交差点を有するマトリクスを構成するように実現される。強誘電体又はエレクトレット材料の機能（例えば、ストレージ）媒体の層Ｓが電極組の間又はその上に設けられて、電極ｍ，ｎの交差点又はそれらの間の材料中にコンデンサ様の構造２ｋｌ（メモリ・セルとして機能）が形成される。このことは、図２に詳細に示されており、セル２ｋｌは、電極ｍｋとｎｌのそれぞれ領域３と４の間の重畳領域に形成される。マトリクス中の個々のセルの選択の様子を図３に示す。標準的使用と同様に、各々の水平電極をこれ以降ワード・ライン（ＷＬ）と呼び、また各々の垂直電極をビット・ライン（ＢＬ）と呼ぶ。更に、マトリクスの１つのセル又は１組のセルを電気的に選択するのに用いられる電極をアクティブ・ワード・ライン（ＡＷＬ）およびアクティブ・ビット・ライン（ＡＢＬ）と呼ぶことにする。ＡＷＬとＡＢＬとの間に電位差を印加すると、選ばれたセル中の強誘電体又はエレクトレット材料が電界に曝されることによって、一般にヒステリシス曲線又はそれの一部（下記参照）を追随する分極応答が発生する。この電界の方向および強度を操作することにより、メモリ・セルを特定の論理値に対応する望みの分極状態に留めることができる。この種の構成の受動アドレッシングは、製造の容易さおよび高密度の交差点という特徴を持つ。
【０００３】
メモリ材料として強誘電体又はエレクトレットを使用すれば、メモリ・デバイスに対して電圧又は電流が印加されないときも論理状態を保持することができることから、問題のメモリ・デバイスに不揮発性という特性が付与される。特にこの強誘電体の属性は、既知であり、それを従来技術のメモリ・デバイスに応用する試みがなされてきた。それは、外部電界の存在しないときに、それら電気的に分極可能な材料が自発分極ベクトルの少なくとも２つの等価な向きを有するという事実に基づく。自発分極ベクトルは、これら２つの向きの間を電界によってスイッチできる。分極状態の一方を論理「１」と考え、他方の状態を論理「０」と考える。図４を参照すると、図示のようなヒステリシス・ループを有する材料は、抗電界（Ｃｏｅｒｃｉｖｅ  ｆｉｅｌｄ）ＥＣを超える電界を印加することによってその分極方位を変化させる（ヒステリシス・ループは、便宜上、横軸に沿った電界でなくセル両端の電圧に対して示してある）。メモリ・セルが公称スイッチング電圧ＶＳに曝されるときは、常に飽和磁界ＰＳが得られる。印加電圧をゼロに下げていくと、分極は、ヒステリシス曲線に沿って変化し、最終的に残留磁気ＰＲに達する。印加電圧の極性に依存して、このゼロ電界点は、図面に「１」又は「０」とマークした分極状態のいずれかであり、それらは、セルの２つのアクセス可能な論理状態を表す。
【０００４】
注目すべき点は、ヒステリシス曲線の形が強誘電体セルを生成するために使用される電極の性質やその他の因子（例えば、温度）のほか、曲線に沿って強誘電体又はエレクトレット材料がサイクルされる速度にも依存することである。特に、低速でサイクルさせるときは、多くの材料が図４に示したのと同様のヒステリシス曲線を呈するが、他方で、電圧スルー・レートが増大すると見かけの抗電界が増加し、見かけの残留分極が小さくなる。逆に、非常に低速のスルー・レートでは、見かけの抗電界は、強く減少させられるかゼロに接近し、特に分極に対する強誘電体の寄与がない純粋なエレクトレットの場合は、そうである。更に、電極上に低誘電率の一定層（例えば、エレクトレット又は強誘電体材料に接する電極界面での化学的反応の結果として）が存在すると、見かけの抗電界が増大する。このことは、「抗電界」や「抗電圧」および「残留分極」という用語が以下で用いられるとき、それらは、本明細書の教えるところを応用する際に主流となる特定の動作条件のもとで現れるような図４の対応する量を表すものと理解すべきことを意味する。
【０００５】
商品として価値のあるデバイスとするために対処しなければならない分極可能な材料に関する特殊な問題が存在する。すなわち、疲労、インプリントおよび擾乱である。
【０００６】
疲労（Ｆａｔｉｇｕｅ）は、与えられたメモリ・セルで分極方向の反復スイッチングから発生する。これによって、スイッチ可能な分極が徐々に消滅し、最終的にメモリの適正な動作ができないほど弱くなる。この現象は、良く知られており、従来技術にいくつかの対処法が存在する。しかし、ここでの対処法は、一般に材料に特有な方法であり、商品として価値のあるデバイスにおいて疲労に耐性を持たせるには、不適当である。
【０００７】
インプリント（Ｉｍｐｒｉｎｔ）は、一定時間、与えられた論理状態に留まるようにされたメモリ・セルに影響を与える。その兆候は、スイッチング特性の変化として現れ、それによってヒステリシス曲線がシフトして、材料がインプリント期間の間存在した状態と逆の分極方向にスイッチするときに抗電界が増大していることで気づかれる。言い換えると、分極は、それが一定の時間以上静止状態に置かれると、その方向に固定してしまう傾向を持つ。
【０００８】
擾乱（Ｄｉｓｔｕｒｂ）は、与えられた分極状態に準備された強誘電体又はエレクトレット・メモリ・セルの分極の損失に関連し、セルが逆方向（すなわち、セルをそれまでに準備されていたのと逆の方向に分極させようとする方向）の極性を持つ擾乱電圧パルスに曝されたときに発生する。擾乱電圧が抗電界に対応するものよりも十分低い場合でも反復露出させることによって、メモリ材料が部分的スイッチングを起こし分極損失が生ずる。部分的スイッチングの割合は、材料特性に依存するが、最終的に誤った読取結果が生ずるまでに残留分極状態Ｐｒおよび−Ｐｒを劣化させる。
【０００９】
上述の３つの問題領域のうち、疲労およびインプリントは、すべての種類の強誘電体又はエレクトレットのメモリ・アーキテクチャ、すなわち、メモリ・セル当たり１又は複数のトランジスタを採用するデバイス（以下、能動マトリクス・デバイスと呼ぶ）および上述のような受動マトリクス・デバイスで関連性がある。従来技術で教えられる対処法には、疲労したおよびインプリントされたセルのメモリ材料を最初の又はより影響の少ない状態に回復させる方法および装置のほかに、疲労およびインプリントの開始を引き伸ばす又は減ずるための戦略が含まれる。後者の手続きは、一般に集合的に「リフレッシュ（ｒｅｆｒｅｓｈ）」と呼ばれる。
【００１０】
先に進む前に強調しておくべきことは、本発明が、メモリ・セルが典型的に６４ミリ秒ごとにリフレッシュされるＤＲＡＭのいくつかのタイプのような従来技術の揮発性メモリに採用されたものと異なるタイプのリフレッシュに関連しているということである。この「従来型」メモリのリフレッシュは、典型的に線形の高イプシロン誘電体を含むコンデンサの蓄積電荷の損失を補償することによって、各メモリ・セルに蓄積された論理値が確実に保存されるようにするために実行される。電力の大きなサージが発生し、データ要求が滞ることから、典型的には、メモリ全部が同時にリフレッシュされることはない。この問題を解決するために、リフレッシュを一時にメモリの１行／ブロックに分割し、例えば６４ミリ秒／行数のリフレッシュ期間を得るようにする。
【００１１】
能動マトリクス型の強誘電体メモリでは、受動型と異なり、疲労およびインプリントのような問題が支配的で、揮発性の分極を適正なレベルに維持することに加えて強誘電体メモリ材料の性質を回復させるためにもリフレッシュを行う必要がある。
【００１２】
米国特許第５，５５０，７７０号（クロダ）のメモリ・デバイスは、１Ｔ−ＮＣタイプの能動マトリクスでブロック・アドレッシング方式に構成され、もっぱらＢａＴｉＯやＰＺＴのようなセラミック強誘電体を含むものとして実施された強誘電体メモリ・セルのアレイを含む。単純なＶＳ／２選択方式を可能とするように、Ｎは、小さい数、例えばＮ＝８である。リフレッシュを必要とする要因と考えられるのが書込み操作であるため、強制的にリフレッシュを実行する前に、完了した書込み操作の回数を記憶するために用いるカウンタをメモリ・ブロックごとに備える。これは、まずメモリ・ブロックのすべてのセルを破壊的に読み出し、データを他の場所に一時的に記憶させることによって実行される。次に、メモリ・ブロックのすべてのセルに対して書込み電圧よりも高い電圧を印加して再ポーリングによってリフレッシュを実行する。最後に、一時的に記憶しておいたデータを書き戻すことにより、その時点で既に望みの分極状態になかったセルについてのみ分極をスイッチするようにする。リフレッシュ電圧が標準的な読出し／書込みアクセスに使用するものよりも高くあるべきという仕様以上に、クロダは、リフレッシュ電圧パルスのパラメータ、例えば、パルス形状、パルス幅、過剰電圧の程度、もしあれば極性シフト、パルス数又は待ち時間のなどの適切な選択について例示も教えることもしていない。
【００１３】
米国特許第ＵＳ５，７７７，９２１号（タカタ等）では、メモリ・ブロック又はメモリ・セルごとに２つのカウンタ、１つは、１つのタイプの論理データを書き込み／読み出すためで、もう１つは、別のタイプの論理データを読み出し／書き込むためのものを備えたデバイスが開示されている。ここで、リフレッシュは、いずれかのカウンタが予め決められた値に達したときに開始される。どちらのカウンタがリフレッシュを開始させたかに依存して、印加されるリフレッシュ電圧が異なるように見え、そのため、強誘電体材料は、自発電界の低下を回復させるための、すなわち、インプリントされた効果を除去するため既知の方法であることが保証された完全なヒステリシス・サイクルを巡る。データの中身が重要なので、リフレッシュは、１つのタイプの論理データに関して時間的により効率的であり、リフレッシュの間に別の場所に一時的にデータを蓄積しておく必要が無い。メモリ・セルごとあるいは、小さいメモリ・ブロックのリフレッシュの場合、不必要なリフレッシュのためにセルを割り当てる冗長さは、回避されるが、カウンタの数が増える分コスト高になる。
【００１４】
欧州特許第０，４９５，５７２号（モアツァミ等）において、周期的な「リフレッシュ又は分極状態の再確立」のための「強誘電体コンポネント」を訓練するために「通常よりも高い」電圧が使用され、リフレッシュは、更に、予め定義されたメモリ・アクセスのサイクル数のあと、および／又は予め定義された時間経過後に開始される。
【００１５】
従来技術で、電源投入時、すなわち、一定の期間メモリが能動的に使用されなかった後のインプリントの問題に注意を払っているものは、見当たらない。そのような期間は、どのような長さにもなるので、本質的なインプリントの危険が存在し、不活動の時間長が分からない場合、最大のインプリントの状況を想定してそれに対処できるようにしておく必要がある。
【００１６】
受動マトリクス型の強誘電体メモリでは、各セルに能動要素が含まれないため、対応する能動マトリクスの場合よりも、より高い集積度、より少ない電力消費およびより低い複雑さが容易である。しかし、疲労およびインプリントの問題は、対処しなければならないし、上で言及した「擾乱」の付加的な有害現象もそうしなければならない。受動マトリクス・メモリは、トランジスタなどの能動素子を欠いているため、書込み／読出し／消去操作の間にマトリクス・ネットワークの残りの部分から各メモリ・セルを接続／切断することができるし、また単一セルへのアクセスを含む特定の操作において、アドレス指定されないメモリ・セルが擾乱電圧に曝されることが不可避である。アドレス指定されないセルに対するそのような擾乱電圧の大きさは、マトリクス中のアドレス指定されないセルと同様にアドレス指定されたセルにつながるワード・ラインおよびビット・ラインに印加される電圧の大きさおよびタイミングに依存し、従来技術の文献には、電圧パルス・プロトコル、すなわち、受動マトリクスのアドレス指定されたメモリ・アレイの動作中にすべてのビット・ラインおよびワード・ラインの電位間で時間的および振幅的相互関係を正確に定義する方法を使用してそのような面倒な事態をどのように回避又は緩和するかについての教えが含まれている。調整された動作シーケンスを含むパルス・プロトコルの例、例えば、各種の電圧パルスの組を印加すること、センス増幅器に接続すること、アースすること等は、米国特許第３，００２，１８２号（アンデルッソン）、米国特許第４，１６９，２５８号（タナス，ジュニア）および公開された国際特許出願第ＷＯ  ０２／０５２８７号（トンプソン等）に見られる。
【００１７】
残念ながら最も賢明に設計されたパルス・プロトコルにも基本的な限界が存在し、擾乱の基本問題は、一般にこの手段だけで防止することができない。上で引用したＷＯ  ０２／０５２８７に示されているように、単一セルに対して電圧ＶＳで行われる読出し、又は書込み関連のランダム・アクセスは、常にアドレス指定されないセルを約ＶＳ／３に等しいかそれよりも大きい擾乱電圧に曝すことを意味する。これ以降、アドレス指定されないセルをＶＳ／２又はＶＳ／３の最大擾乱電圧に曝すプロトコルをそれぞれＶＳ／２、ＶＳ／３プロトコルと呼ぶこととする。ＶＳ／３は、典型的には、セルのメモリ材料の抗電界を超すために要する電圧より十分低いのであるが、反復露出することによって、分極が徐々に失われ、情報内容がそれに対応して失われる。擾乱問題は、特に、数千の交差するワード・ラインおよびビット・ラインを典型的に備える大型マトリクスを用いることによって受動マトリクスのアドレス指定概念を最大限に活用しようとする進歩したメモリ・デバイスで重大である。これは、マトリクス中のアドレス指定されないセルに、それらが書込み、読出し又は消去操作のためにアクセスされるとき以外で非常に多数の擾乱電圧パルスを経験させることの原因となる。この正味の結果として、特定のセルが分極損失を蒙り、その損失は、読出し操作の間の分極スイッチの振幅が論理「０」と論理「１」との間の分別閾値以下に低下するまでに達する。
【００１８】
大型の受動マトリクスをベースとするメモリで擾乱を最小化する１つの可能性は、大型の各マトリクスを物理的又は電気的に複数のセグメントに分割し、各々のそれらセグメント又は「サブ・マトリクス」をそれ自身が１つの受動マトリクスと見做せるようにする方法である。受動サブ・マトリクスの適切な定義は、特定のサブ・マトリクス中で、例えば、読出し又は書込み操作を通してアドレス指定されている１つのメモリ・セルが同じサブ・マトリクス中の他のメモリ・セルに対しては、擾乱電圧を立ち上げるが、メモリ中の他のサブ・マトリクス中では、立ち上げないものするということである。セグメント化については、限られた範囲で従来技術に既述されているが、主眼目は、大型受動マトリクス構造の電気的応答を低速化および破壊する寄生容量およびスニーク／リラクゼーション電流の効果を減らすことにある。それは、大型の受動マトリクス構造の電気的応答を遅くし、劣化させる。セグメント化／区分化の例は、本発明の出願人の暫定特許出願第２０，０３５，２２５号に開示されている。
【００１９】
受動マトリクスのアドレス指定されたデバイスにおける擾乱問題を悪化させるものは、セルが分極状態に置かれたあと、非常に短い時間、例えば、通常の書込み／読出し／消去操作のためのプロトコルのもとで単一パルス・シーケンスの間にインプリントが作用し始めるという事実である。このように、電圧パルス・プロトコルの一時点で分極反転を含む操作を最近経験したメモリ・セルは、同じ電圧パルス・プロトコルの後の段階で反転前の方向への顕著なインプリントを保有し、従って擾乱され易い。インプリントおよび擾乱は、両方とも一般に疲労によって影響されるため、それらの現象をうまく処理する戦略は、それらすべての間の強力な相互関係を考慮しなければならないことが明らかになる。
【発明の開示】
【発明が解決しようとする課題】
【００２０】
上述の考察の観点から、本発明の主たる目的は、受動マトリクスでアドレス指定される構成のエレクトレット又は強誘電体に基づくメモリ、ディスプレイ又は処理デバイスで、インプリントおよび擾乱の劣化効果を回避、減少又は逆転させるための基本的戦略を提供することである。
【００２１】
本発明の別の主たる目的は、重度にインプリントされたエレクトレット又は強誘電体材料を備えたメモリ・セルからデータを抽出するための特殊な方法および手続きを記述することである。
【００２２】
本発明の更に別の主たる目的は、インプリントが進展したあとでエレクトレット又は強誘電体材料を調整又は回復させるための特殊な方法および手続きを記述することである。
【００２３】
本発明の更に別の主たる目的は、擾乱に曝されたセルのエレクトレット又は強誘電体の分極状態をリフレッシュ又は回復させるための特殊な方法および手続きを記述することである。
【００２４】
本発明の更に別の主たる目的は、上述の戦略、方法および手続きを実施するための装置を記述することである。
【課題を解決するための手段】
【００２５】
上述の目的は、本発明に従って、同じセルに対する電気的および雰囲気的影響の履歴と、セルが位置するデバイスの動作要求を考慮した特定の電気的駆動プロトコルに従って個々のセルのエレクトレット又は強誘電体の分極を操作できる方法および構造を提供することによって実現できる。
【００２６】
方法は、次のようなステップを含むリフレッシュ手続きを含むことによって特徴付けられる。
ａ）コントローラで処理されるリフレッシュ要求のなかで、メモリ・デバイス・コントローラにプログラムされた基準に従って１又は複数のセルをリフレッシュのために選択し、そのように選ばれた１又は複数のセルのアドレスを入力するための第１のステップ、
ｂ）進行中又は予定されているメモリ操作およびそれに割り当てられた優先順位を考慮しながらリフレッシュ要求をモニタリングおよび処理し、リフレッシュ手続きを開始するための第２のステップ、
ｃ）リフレッシュのために選ばれた１又は複数のセルに対して、定められた極性を持ち抗電圧に対応するかそれより大きい振幅の電圧パルスを同時に供給し、他方で、選択されなかったすべてのメモリ・セルがゼロ電圧又は抗電圧よりもはるかに低い電圧に曝されるようにするための第３のステップ、
ｄ）少なくとも１つは、ステップｃ）で定義された極性と反対の極性を有し、抗電圧に対応するかそれより大きい振幅を有する単一電圧パルス又は電圧パルス列をすべての選ばれたセルに対して同時に供給し、他方、選ばれなかったすべてのセルがゼロ電圧又は抗電圧よりもはるかに低い電圧に曝されるようにするための第４のステップ。
【００２７】
更に、本発明の特徴および利点は、添付の従属項から明らかになる。
【００２８】
本発明は、それの一般的な背景および図面を参照した各種好適な実施の形態についての以下の議論からより良く理解されよう。
【００２９】
本発明についてより詳細に説明する前に、発明の概念の一般的な背景について短く議論する。
【００３０】
インプリント現象は、材料が無機物（セラミック）であれ、有機物（重合体）であれ、強誘電体をベースとするメモリ・デバイスでこれまで試みられたすべての強誘電体材料に共通して出現するように見える。しかし、インプリント現象の大きさは、広い範囲で変化し、材料および処理の修正によって影響される。典型的には、材料が１つの与えられた方向に分極しているとき、インプリントは、急速に（サブ・ミリ秒から秒単位で）広がり、次に徐々にもっとゆっくりと広がって、ある場合には、非常に長時間にわたり（時間から年単位で）対数的な時間依存性を示し、また別の場合には、長期的に固定レベルで平坦化するように見える。
【００３１】
インプリント現象を説明するモデルには、強誘電体セル中の内部場に応答する強誘電体およびその境界面での電荷移動が含まれる。しかし、本発明で述べた対処法を提供するために、この裏にあるメカニズムについての詳細な理解は、必要でなく、このテーマについてこれ以上追求することをしない。本発明に関する基本的前提は、インプリントがメモリ・セルのエレクトレット又は強誘電体材料の電界ストレスの賢明な適用によって緩和できるということである。これは、関連する広範囲の材料について累積された経験的データからの演繹に基づく。
【００３２】
図５ａ−ｆを参照すると、ヒステリシス曲線のシフトには、＋Ｐｒ又は−Ｐｒ状態に分極したメモリ材料が関連する。セルが当初、図５ａに示すように、残留分極−Ｐｒの非インプリント状態にあると仮定する。このことがどのように実現できるかは、今後の議論にとって重要でない。或る与えられた時点でそれが図５ｂに示すように＋Ｐｒ状態にスイッチされ、その状態に留まることが許される。次にインプリント・プロセスが徐々にヒステリシス曲線を左方にシフトさせ、最終的に図５ｃに示すようなシフト状態に至る。この時点で、インプリント現象が分極をインプリント状態にロックさせたことに注意されたい。＋極性方向の電圧を印加しても、ヒステリシス曲線の飽和した最上部（すなわち、スイッチングのない強誘電体応答が支配的な曲線部分）に沿った移動につながるだけであって、電圧が取り除かれると分極は、＋Ｐｒ状態に戻る。−極性方向の電圧印加は、電圧が図５ｃに示すような非インプリント抗電圧−Ｖｃを十分超える大きさになるまで、＋Ｐｒ状態から脱する明確なスイッチングを引き起こさない。−極性の十分高いスイッチング電圧が印加されて、次にゼロに戻った場合は、セルは、スイッチングを起こし、最終的には、図５ｄに示すように−Ｐｒに収まる。このことがインプリント・プロセスに比べて短い時間スケールで発生した場合、セルは、最初、印加された電圧に対して図５ｄに示されたヒステリシス曲線に従って応答する。時間経過とともに、ヒステリシス曲線は、徐々に右方向にシフトして、図５ｅに示すような過渡的で準非インプリント状態を経て進行し、最終的には、図５ｆに示すような−Ｐｒ分極を反映した新しいインプリント状態に収まる。実際には、このプロセスの速度および最終状態は、スイッチング・パルスの振幅および幅に依存するほか、セル構造を形成するために採用された材料およびプロセスを含む数多くのその他の要因に依存する。多くのケースで、インプリントおよび擾乱の性質が問題のセルのスイッチング履歴（疲労）によって影響され、更に、湿度や温度のような雰囲気パラメータによって影響されることが観察される。
【００３３】
上記の重要な影響は、２つの残留磁気状態＋Ｐｒ又は−Ｐｒのうちの一方にあるセルが、それらの状態の１つに十分長時間放置されるとき、１つの方向又はその他の方向に常にインプリントされることである。このように、分極がセル中に常に存在し、方向反転を経験するが、ゼロへの減少を経験しない通常の書込み／読出し／消去プロトコルのもとで動作するメモリ・デバイスでは、非インプリント状態は、分極の部分的又は完全なスイッチングを引き起こすパルスと共同する動的状況の一部としてのみ出会う。この結果、セルを非インプリント状態にさせる手続きは、操作を実行する時間スケールがインプリントの進行に関して典型的なそれと比べて短い場合にのみ有効である。（インプリントの原初の方向に関わらず、セルを本質的に非インプリント状態に一時的に準備するための手続きの一例は、セルをその初期のインプリント状態から脱するように持ち上げるのに十分強力で、いずれの方向にもインプリントが進行する時間的余裕がないほど高速に分極を前後にスイッチできる一連のパルスを供給するものである。）他方、目的がセルに対して特定されない後の時点で操作を実行することである場合は、セルからインプリントを除去するリフレッシュ手続きによって得るものは、少ない。
【００３４】
図５ａ−ｆに戻って、インプリントと擾乱とが密接にリンクしていることを簡単に見ることができる。もしセルが与えられた分極状態に準備されていて、図５ｃに示すように＋Ｐｒ状態にインプリントすることが許されると、それは、等価的にその状態に固定されるようになり、その分極を失うことなく大きな擾乱電圧ストレスに耐えることができるようになる。他方、もしセルが最近インプリント状態からスイッチされていて、逆方向の分極状態に放置されていたとすると、インプリント状態に戻すスイッチングに抵抗する等価的抗電界は、−Ｖｃよりもずっと小さい。この様子は、図５ｄに明瞭に示されている。そこでは、＋方向の中程度の電圧供給が＋Ｐｒ状態への遷移を引き起こす。このように、擾乱電圧をＶＳ／３に制限する書込みプロトコルのもとで動作する場合でも、セルが新しい状態にあって、その新しい状態を安定化するようにインプリントするのに十分長時間留まることが許されない限り、残留分極の損失をもたらす逆方向への顕著なスイッチングが発生する（図５ｅ、５ｆ参照）。
【００３５】
上記に従えば、本発明は、インプリント・プロセスの動的性質がパルス・シーケンスの賢明な選択によってメモリ・セルに対するリフレッシュ又は回復操作の実行を可能としており、リフレッシュが読み出しおよび書込み操作を許容する時間枠内で有効であるという認識に基づいている。
【００３６】
上述の目的群は、多段階のリフレッシュ手続きを課することによって実現される。その基本要素は、次のようなものである。
【００３７】
第１のステップで、リフレッシュに曝すべきセルを選択する。これは、メモリ・デバイスのコントローラにプログラムされた基準に従って実行され、選ばれたセルは、単一のメモリ・セルやワード・ラインからメモリ・デバイス全体を含むものにまでわたる。選択に続いて、コントローラにリフレッシュ要求状態がセットされる。
【００３８】
第２のステップで、進行中又は予定されているメモリ操作およびそれらに割り当てられた優先順位を考慮に入れて、リフレッシュ要求が処理されて、リフレッシュ電圧パルスのシーケンスが開始される。
【００３９】
第３のステップで、リフレッシュ・シーケンスの始動パルスが選ばれたセルに供給される。このパルスは、パルス印加前に蓄積されていたすべてのデータを破壊するので、一時的保存（例えば、ライト・バック付きのリフレッシュの場合）又はデータ送信（読出しの場合）の命令を供給しなければならない。
【００４０】
第４のステップで、リフレッシュ・シーケンスの残りの電圧パルスが供給される。
【００４１】
オプションとして、一時的に保存されたものや新しいデータをリフレッシュされたセルに書き込むべき後続の書込みステップにおいて、フル・ワード又は単一セル書込みプロトコルのいずれかを採用した書込みパルス・シーケンスが供給される。このステップは、リフレッシュの有益な効果が存在する間に実行すべきである。
【００４２】
リフレッシュ手続きの第１のステップについてここで説明する。上で説明した背景から明らかなように、リフレッシュすべきセルの選択では、同時に展開し相互に依存するプロセスとともに、外部パラメータも考慮する必要がある。このように、分極をその場所に固定し、破壊的読出し時に、より低速で減衰するスイッチング応答につながるインプリントの漸進的な進行が存在する。これは、主として時間集積効果であり、本質的に擾乱電圧ストレスに依存しないが、問題のセルの疲労状態および温度には、依存する可能性がある。インプリントの効果に擾乱の効果を加えることで、インプリントの動的進行は、長時間スケールと同様に短時間スケールでも重要になる。最後に、重度にインプリント安定化されたセルにおいても、擾乱を非常に多数回反復させると分極の段階的な衰退につながる。非常に多数回の擾乱で、例えばＶＳ／３書込みプロトコルを採用したメモリ・デバイスを動作させるための特定のパルス・プロトコルが与えられた情況では、何時リフレッシュ操作を実行すべきかの判断は、典型的には、擾乱事象の回数によって支配される。
【００４３】
本発明に従えば、リフレッシュすべきセルを選択するために３つのタイプの判断モードが呼び出される。それらについて次のように分類して説明する。
デフォルト・モード
予測モード
フィードバック・モード
【００４４】
（ｉ）デフォルト・モード：好適な実施の形態
このモードで、本発明に従うリフレッシュ／回復操作は、自動的に組み込まれる。すなわち、リフレッシュすべきセルのインプリントおよび擾乱の推定又は認識された何らかのレベルに依存することは、ない。
【００４５】
本発明の１つの好適な実施の形態に従えば、これは、それが一部をなすマトリクス又はメモリ・デバイスが休眠又はスイッチ・オフ状態に置かれた期間に続いて、データの読出し又は書込みを指示するコマンドが受信されるときは、常にそうである。この一例として、リフレッシュ手続きの実施は、起動の後で、起動事象までのマトリクスの使用履歴に関係なく、最初の読出し又は書込み操作が発生するのと同時に自動的に実行される。
【００４６】
デフォルト・モードを含む別の好適な実施の形態に従えば、リフレッシュ／回復操作は、絶対時間又は累積されたシステム動作時間を示す内部又は外部クロックによって決まる特定の時間マークで開始される。
【００４７】
−これらの好適な実施の形態の１つのサブ・カテゴリでは、リフレッシュ手続きが、読出し又は書込みアクセスのためにアドレス指定された１又は複数のワード・ラインのみに適用される。
【００４８】
−これらの好適な実施の形態の別のサブ・カテゴリでは、完全なマトリクス又はそれの一部分が、ライト・バック・ステップが含まれるリフレッシュ手続きを通して、ワード・ラインごとにステップ状シーケンスでリフレッシュされる。各ワード・ラインのデータ内容は、メモリ・デバイスの別の場所に一時的に記憶される。
【００４９】
−これらの好適な実施の形態の更に別のサブ・カテゴリでは、完全なマトリクス又はそれの一部分が、ライト・バック・ステップが含まれるリフレッシュ手続きを通して、２本以上のワード・ラインを含むブロックへの並列書込みによってリフレッシュされる。
【００５０】
（ｉｉ）予測モード：好適な実施の形態
このモードで、インプリメントおよび擾乱は、マトリクスの使用履歴から数値的に定義および決定できる測定基準と関係を持たせて予測可能なかたちで進行すると想定されている。
【００５１】
そのような測定基準を含む好適な実施の形態は、次のことに基づく。
書込みステップを含むリフレッシュ手続きがマトリクスの１つの与えられたセル又はセル群に対して実行されてからの経過時間。ここで、経過時間は、メモリ・デバイスがスイッチ・オフされていた期間等を含むように、あるいは、含まないように定義される。
【００５２】
１つの与えられたセル又はセル群が書込み又はリフレッシュ（再書込み）されて以来、そのセル又はセル群が蒙った書込み擾乱の回数。
【００５３】
入力データの組合せに基づく測定基準、例えば、１つの与えられたセル又はセル群に加えられた擾乱事象によって決まる累積擾乱ストレスに、そのセル又はセル群が最後に書込み／リフレッシュされて以来の時間の重み付けしたもの。組合せタイプの重要な測定基準のクラスは、雰囲気パラメータ、特に温度が入力変数として採用されるものである。インプリメントの時間的な進行がエレクトレット又は強誘電体の温度に強く依存する、典型的には、高温においてスピード・アップすることが実験的に観察されている。
【００５４】
予測モードで、リフレッシュ／回復手続きは、典型的には、デフォルト・モードよりも導入される頻度が少なく、そのため、システム資源に対するデマンドは、少なくなる。
【００５５】
（ｉｉｉ）フィードバック・モード：好適な実施の形態
これは、関連するセルの応答パラメータ、例えば、標準化されたパルス・プロトコルに対する分極スイッチング応答（速度および振幅）を測定することによって、１つの与えられたセル又はセル群中の問題の実際の状態を究明することを意味する。後者は、遅延時間で分離された可変振幅のパルスを組み入れる。
【００５６】
好適な実施の形態の１つのクラスでは、メモリ・デバイスの通常動作の間に書込み／読出し操作の対象となったセル又はセル群に対して測定が実行される。これは、リフレッシュ手続きの第３のステップの間のスイッチされた電荷の検出の中に、そうでなければ予定されていた読出し又はリフレッシュと関連付けて診断機能を挿入することによって可能となる。このことが通常のパルス・プロトコルに時間および複雑さを付け加えることになるので、それを常時実行するのでなく、メモリ・デバイス・コントローラがそれを決定したとき、例えば、上記のｉｉ）予測モードのところで説明したようにアクセス事象の計数に応じて実行するようにできる。
【００５７】
関連する好適な実施の形態では、リフレッシュ手続きの最初の３つのステップが組み合わされ、第３のステップが、読出しコマンドに応答して実行されるときに、スイッチング速度の測定のような診断機能を含むようにされる。第１および第２のステップがリフレッシュ条件に必要とされるかどうか次第で、リフレッシュ手続きの続くステップが実行されよう。
【００５８】
更に別の好適な実施の形態で、類似した動作履歴を持つ別のセル又はセル群が基準となるように用いられる。動作履歴が本当に類似していることを確かめるために、リフレッシュ候補としてモニターされるセル又はセル群と同じワード・ライン又はワード・ライン群に、選ばれた基準セル又はセル群を配置することによって、スイッチング・アクセスの回数、従って擾乱効果を減らすようにされる。
【００５９】
更に別の好適な実施の形態で、メモリ・デバイスの制御ユニットは、関連するメモリ・セル又はメモリ・セル群、例えば、先に述べたようなサブ・マトリクスの形のセルの動作履歴を追跡し、目的のために割り当てられたマトリクスの一部分にある「影の」又は「スレーブ的」存在を通して同じ動作履歴に曝された基準セルに対して測定を実行する。
【００６０】
リフレッシュ手続きの第２のステップについてここで説明する。リフレッシュおよびライト・バック手続きは、実行するのに時間が掛かり、またメモリ・デバイスの一定の資源を要求する。これは、メモリ・デバイスの正規の動作と衝突しないように、例えば、マトリクスおよび補助的ハードウエアに対する暫定的なアクセス優先度に関して特別な注意を払わなければならないことを意味する。更に、本発明に従う修正措置を実施する能力は、メモリ・デバイスのコストおよび物理的複雑さに影響する。従って、上で述べた決定モードは、問題のデバイスの技術的能力および期待される使用プロファイルに適用される優先度階層の一部であるのが一般的である。この目的のために、次の戦略の１つ又は両方が続く。
【００６１】
蓄積されたデータの完全性および読出し時のエラー・レートに関する最小限の要求と合致しながら、可能な限り少ないリフレッシュ／回復操作を実行すること。これに関して、上の決定モードｉ）、ｉｉ）、ｉｉｉ）は、メモリ・デバイスの通常動作への侵入を徐々に減らすように構成されることに注目されたい。
【００６２】
問題のマトリクス又はサブ・マトリクスを含む書込み／消去／読出しコマンドがないアイドル時間の活用が実行される。
【００６３】
優先度階層に関連する決定は、入力コマンド、マトリクスの出力操作、マトリクス又はそれのサブ・マトリクスの瞬間的な疲労、擾乱およびインプリント状態、可能性ある関連する雰囲気パラメータ（温度）等を追跡するコントローラ・ユニットによって行われる。
【００６４】
コントローラ機能を支配する１つのオーバーライド因子は、データが失われては、ならないということである。各々のリフレッシュ／回復操作のうちの特定の時間内にデバイスの一時記憶中でライト・バック待機中のデータがある。特定の環境で、それらのデータは、もしリフレッシュ／回復操作が中断され、永久に中止されたりすると失われるかもしれない。従って、入力書込み／消去／読出しコマンドが予定されたリフレッシュ／回復操作よりも高い優先度を持って定義されているかもしれないが、後者がそれらの完了までのコースを実行することを許容されなければならない事例に出会うことがあろう。他方で、もし優先されるメモリ・アクセスが入力であれば、進行中のリフレッシュ／回復手続きは、サイクル中の最も近いポイントで拘束され、そのポイントで、データ内容の喪失は、なく、メモリ・アクセスが完了するまで一時停止状態に留まる。この一例は、例えば、１つの完全なマトリクスの広域リフレッシュの間の一時中断である。そこでは、マトリクスがライト・バック・ステップを含むリフレッシュ手続きに曝され、ワード・ラインごとにステップ・シーケンスで処理される。この場合、リフレッシュ／回復プロセスは、１本のワード・ラインのリフレッシュ／回復と次のものとの間で一時的に遅らせることができる。リフレッシュ／回復プロセスが完了する前に、非常に多数の優先度の高いメモリ／アクセスの割込みが発生したときは、この不慮の出来事は、適切にプログラムされたコントローラによって処理される。前に戻ってステップ１を参照すると、リフレッシュ操作は、周期的な間隔で開始される。例えば、リフレッシュ手続きは、目標のセルが最後にリフレッシュされた時点からｔｒｅｆｒｅｓｈ秒後に開始される。時間ｔｒｅｆｒｅｓｈが、それに達したときにまだデータが制御され信頼できる形で読み出され書き込まれているように選ばれた場合、開始されたリフレッシュ手続きを更にもう１つの限定された時間周期だけ保留して、他の優先度の高い活動がメモリに介入しアクセスすることを許すようにする。しかし、リフレッシュ手続きが完了するまで読出しおよび書込みを最早許容できない一定の時間限度が常に存在する。この時間限度ｔｆｏｒｃｅ以降で、リフレッシュ手続きが完了する前の任意の時点では、リフレッシュ手続きが最高の優先度で強行されることになる。ｔｒｅｆｒｅｓｈ＜ｔｆｏｒｃｅを特定のメモリ応用に適した値に選ぶことにより、常に最高の優先度を要求するリフレッシュ手続きの場合と比べて、ほとんどの場合で通常のメモリ・アクセスについてリフレッシュ手続きの透明性が高くなる。明らかに、一方で、メモリ・デバイスのデータ内容へのスムーズ、高速で透明なアクセスを実現することと、他方でコントローラに対する複雑で重い処理および記憶機能を回避することとの間にトレード・オフが存在する。遅延したメモリ・アクセスの出現が疑いない応用では、単純な解決策によってリフレッシュ／回復の間に通常のアクセスが優先度を持たないようにすればよい。
【００６５】
リフレッシュ手続きの第３のステップについてここで説明する。図６に実施の形態の一例として示したように、選ばれたワード・ライン（「アクティブ・ワード・ライン」、図面のＡＷＬ）のすべてのセルには、あらかじめ定義された極性と十分な振幅を持つ電圧パルスが印加されて、電圧パルスがセット・アップする電界の方向と逆の方向に分極されているそれらのセルをスイッチさせる。これは、図示のように、選ばれたワード・ラインに接続される単一電源と増幅器とを用いて実現される。同時に、他のすべてのワード・ライン（インアクティブ・ワード・ライン、図面のＩＷＬ）およびすべてのビット・ライン（アクティブ・ビット・ライン、図面のＡＢＬ）は、選ばれたワード・ライン上のもの以外の他のセルすべての両端電圧がゼロ又はゼロに近いことを保証する電位に保たれる（ビット・ライン電位は、図に記号で示されたセンス増幅器回路を用いて仮想アースにアクティブに保持されている）。このように、アドレス指定されないセル、すなわち、マトリクスのどこか別の場所でＡＷＬに接続されないセルの両端には、擾乱電圧が現れない。この第３のステップが読出し操作の一部として実行される場合は、電圧パルスを印加した結果として生ずるスイッチング電流は、各ビット・ラインに接続されたセンス増幅器を用いて並列的に記録され、選ばれたワード・ライン上のスイッチされたセルの対応する論理状態が決定される。この手続きは、従来技術の「全行読出し」を連想させる。それは、受動マトリクス・アドレッシング・メモリ・アレイから擾乱なしで高度に並列的な読出しを行うために採用される。しかし、操作の前にセルが重度にインプリントされている可能性に対して特に注目している現在の場合、図４に示されたスイッチング電圧ＶＳで示すように、アクティブ・ワード・ライン上のセルに印加される電圧パルスは、インプリントされていないセルの残留分極状態＋Ｐｒと−Ｐｒとの間で遷移を実現するために必要とされるものを余裕を持って超える振幅および／又はパルス幅を持つように選ぶことができることが規定される。この第３のステップがリフレッシュ又はプレセット操作の一部としてのみ実行される場合も、もしリフレッシュ又はプレセットすべきセルがさもなければ失われる情報を含むようであれば、スイッチング電流を記録する必要があり、データは、一時的に記憶してライト・バックを待つようにする。記憶したデータを保存する必要がない場合、図６に示すように、ビット・ラインは、仮想アースに保持する代わりに、スイッチによって真のアースにクランプされる。当業者には、容易に理解できるように、図６に示したような電位の正確な選択は、例示のためだけのものである。電位が図６に示されたものと比べて一様にシフトするか、交換されている場合、例えば、ワード・ライン電位をアースにし、他のすべてのラインをスイッチング電圧に対応する電圧だけアースからずれた電位にするような場合、等価な読出しスキームを考案することができる。
【００６６】
結論として、この第３のステップは、このステップで印加されたパルスの方向と逆の方向にインプリントされたセルのロック解除を実行し、それらを１つの方向に分極させる。このことは、読出しコマンドに応答して、あるいは、アドレス指定されたすべてのセルを同じ方向に分極することが望ましい他の場合に、あるいは、重度にインプリントされたセルのロック解除の最初のステップとして実行される。後続のステップと一緒にして、このステップは、それらの操作に続く一定の時間スパンの中で、弱いインプリントを呈するようにセルを電気的に条件付ける。
【００６７】
リフレッシュ手続きの第４のステップについてここで説明する。予め定義されたプロトコルに従って選ばれたワード・ラインに対して一連のパルスが印加される。パルス列の個々のパルスの数、振幅、幅および極性は、セル中のインプリントを減らすか除去するように、そして後続の書込み／読出し操作が容易になるように選ばれる。同時に、他のすべてのワード・ラインおよびすべてのビット・ライン上の電位は、上で第３のステップに関して説明した場合と同様に、選ばれたワード・ライン上のもの以外のすべてのセルの両端電圧がゼロに近いか、あるいは、少なくともスイッチング閾値よりも低くなるように制御される。
【００６８】
インプリント現象は、複雑で多様であるが、インプリントされたエレクトレット又は強誘電体に対する電界の効果に関して多くの経験的知見が存在する。本発明の文脈で特に関連性の深いものは、図１および２に示すものと類似のメモリ・セルからインプリントを除去又は低減させるために印加される電圧パルス・シーケンスである。先に進む前に、図５ｅを参照することが役に立つ。この図は、１つのセルが与えられた分極のインプリントされた状態から反対の分極の新しい状態にスイッチされてから一定の時間が経過した状況を示している。インプリントが如何に迅速に進行するかに依存して、一定の時間が経過すると、セルは、更に印加される電気パルスに応答してインプリントから明らかに解放される。
【００６９】
多くのセルからインプリントを同時に除去するときは、１本のワード・ライン全体が並列的に調整される場合のように、セルが異なる方向にインプリントされるかもしれないことと、単一の単極性パルスが不適切であることを考慮しなければならない。経験的に、初期のインプリントの方向に関係なく、インプリントを除去するために双極性のパルス・シーケンスが有効であることが見出された。そのような双極性パルス・シーケンスの例が図７に模式的に示されている。ここで、アドレス指定された１本のワード・ラインのセル両端に現れる電圧だけが示されている。ステップ３（「リフレッシュ／読出し」）の単極性パルスに、ステップ４（「リフレッシュ」）の双極性パルス列が続き、最後は、予め定義された極性の最終パルスで終わるのが一般的で、それによって後続の書込みステップのためのステージが設定される。ステップ４のパルスの数は、単なる１個から数千個にも及び、典型的には、数百個が必要とされる。高いスイッチング電圧が望ましくないか、あるいは、得ることが難しい状況では、より小さい振幅で幅の長いパルスによって同じスイッチング効果が得られる。一般に、ステップ４の各パルスは、＋Ｐｒと−Ｐｒとの間で分極を前後にスイッチするのに十分な振幅および幅のものであるべきであるが、常にそうと限らない。
【００７０】
もっと複雑なパルス・シーケンスが適当なこともある。それには、強力なスイッチング・パルスと弱いパルスとを組み合わせたものが含まれる。パルス・シーケンスの別の例が図８に示されている。図８ａで、ステップ４は、ステップ３のそれと反対の極性で、ステップ３の方向（これは、ステップ３のパルスによって乱されずにそのまま残る）にインプリントされたセルを確実にロック解除およびスイッチするのに十分な振幅および幅の単一パルスを含む。このように、ステップ３およびステップ４によって形成される双極性パルスの組は、いずれかの方向にインプリントされているセルのロックを解除する。しかし、タイミングが重要である。もしステップ４のパルスがステップ３のパルスの直後に続き、そして問題のセルがインプリントされた状態からステップ３のパルスによってスイッチされた直後であったとすれば、ヒステリシス曲線の漸進的シフトに固有のステップ３のパルスの脱インプリント効果は、まだ十分機能を発揮するまでに至っておらず、ステップ２のパルスは、セルをインプリント状態にスイッチして戻すことになる。このように、２つのパルスの間に一定の待ち時間τｗａｉｔを規定するのが一般的である。ここで、τｗａｉｔは、セルの分極安定化の一定の尺度を許容するのに十分長くなければならないが、デバイス動作を減速するほど長くあってもいけない。図８ｂは、図８ａのシーケンスの変形を示す。ここにも双極性スイッチング・パルス列が含まれている。この例で、最後のパルスは、セルをプレセットするために用いたものに対応する予め定義された極性を有する。双極性パルス列は、材料と関連の動作条件に従って選ぶ必要がある。これは、パルス間の間隔τｏｆｆおよびパルス幅τｏｎにも適用される。
【００７１】
図７および８には、アドレス指定されたセル両端に現れる電圧だけが示されており、アドレス指定されないセル両端の電圧は、示されていない。後者は、マトリクス全体に関するパルス・プロトコルの選択に依存する。図９ａおよび９ｂには、２つの異なるプロトコルに従って、ワード・ラインおよびビット・ラインに印加される電圧の例が示されている。図９ａで、アドレス指定されないセルは、ＶＳ／３の擾乱パルスに曝される。図９ｂでは、アドレス指定されないセルは、アドレス指定されたセルに強力なパルスが印加される場合でさえも、擾乱パルスに曝されない。各々の与えられたケースにおいて選ぶべきスキームは、問題のデバイスの性能およびコスト仕様のほか、問題のセルの擾乱特性にも依存する。
【００７２】
オプションの書込みステップについてここで説明する。それは、リフレッシュ手続きを通して調整されたセル又は後の動作に備えて特別な分極状態にプレセットされたセルに対してデータ書込みを提供する。図７ａで、シーケンスには、セルを１つの論理状態０（例えば、＋Ｐｒ分極状態に対応する）に残す最終書込みステップが含まれる。他方、図７ｂには、論理１（例えば、−Ｐｒ分極状態に対応する）を書き込むのに対応するパルス・シーケンスが示されている。後者の場合、書込みステップの負極性の書込みパルスが点線で示されている。これは、ステップ４の最後のパルスがここに示すように負であるので、セルを望みの論理状態１に分極し、書込みステップの間もセルがその状態に留まるためである。気づかれるように、書込みは、アドレス指定されないセルに対する擾乱電圧に常につながり、そのことから、アドレス指定されたセルの書込み特性が均一でインプリントなしであるという利益が生ずる。このように、さもなければアドレス指定されないセル中に過剰な擾乱を引き起こす可能性のある過剰電圧又は極端に幅広い書込みパルスを必要とせずに、標準的なＶＳ／３書込みプロトコルを使用することができる。セルのプレセット又はブランキングは、一時に１又は複数のワード・ライン全体を直接に分極することによって、原理的に擾乱を伴わない形で実行される。それでも、与えられた１本のワード・ラインのすべてでないいくつかのセルをプレセットすることが望ましい場合がある。そのような場合は、本発明に従うステップ手続きを完全に実行することが好適なデフォルト手続きとなる。それは、これによって擾乱を最小化でき、またプレセット・セルのすべてのインプリントをプレセット操作以来進行したものだけに限定できるためである。このインプリントは、プレセット・セルのうちで振幅も方向も均一である。
【００７３】
本発明に従えば、書込みは、リフレッシュ手続きが完了した後、また主要なインプリントがセル中で再び定着する前に行われるべきである。典型的には、これは、例えば、図７に示す単一パルス・シーケンスの一部として直ちに実行される。その他の例では、インプリントの進行が十分遅いため、調整されたセルの後続の書込み又はプレセットの前に、メモリ・デバイスのその他の操作、アイドル期間又はシャット・ダウン期間の介入を許容する。
【実施例】
【００７４】
本発明の範囲内で、既述したリフレッシュ手続きをいくつか特別な目的を達成するように工夫および拡張することができる。特別な例を以下に特定の好適な実施の形態の一部として与える。
【００７５】
特定の好適な実施の形態についてここで説明する。
【００７６】
好適な実施の形態で、データは、読み出され、強くインプリントされているかもしれないセルに特に起動時に記憶され、その後に同セルのリフレッシュが続く。
【００７７】
この場合、ステップ１）から４）が実行される。第３のステップでは、マトリクスのほかの場所に擾乱を引き起こすことなしに強力な読出しパルスを使用できるので、選ばれたワード・ライン上の個々のセルの初期のインプリント状態の如何に関わらず信頼できる読出しを実現できる。更に、第４のステップは、残存する読出し前のインプリント又は第３のステップの強力な読出しパルスによって誘発された新しいインプリントがアドレス指定されたワード・ラインから除去されることを保証する。
【００７８】
第２の好適な実施の形態では、重度のインプリントによって、あるいは、スイッチング・パルスに曝された同じマトリクスのほかの場所のセルからの擾乱による誘発によって、例えば、書込み又はリフレッシュと関連して、書き込まれたばかりのインプリントされたセルの分極反転が回避される。
【００７９】
この場合、書込みステップを含むすべてのステップが実行される。書込みを行うべきセルが書込みステップに先行するリフレッシュ・ステップの間に均一で本質的にインプリントなしの状態になっているので、新たに書き込まれるセルは、反転を引き起こすことのできるインプリントによって強くバイアスされることがない。マトリクス中のアドレス指定されないセルは、一般に、選ばれた書込みプロトコルと同程度の最小擾乱ストレス（例えば：ＶＳ／３）に曝されよう。
【００８０】
好適な実施の形態の第１のクラスで、例えば書込み又はリフレッシュ操作に関連して、スイッチング・パルスに曝される同じマトリクスのほかの場所のセルからの擾乱によるセルの漸進的な分極衰退および可能なデータ損失を回避する。１本のワード・ライン又はワード・ライン・ブロックを表す与えられた１個の単一セルを参照すると、第１のリフレッシュ・ステップでの選択基準は、それが最後に書き込まれるかリフレッシュされて以来、セルが経験した擾乱回数が一定の数を超えるかどうかである。リフレッシュに続いて、ライト・バックが含まれ、次のいずれかによって実行される。
【００８１】
データは、マトリクスのそれらの元の物理的場所に書き戻される。特定の場合、リフレッシュの前に、その場所に書き込まれたものと逆の極性を持つように割り当てられた論理１および０を使用して符号化することが望ましい。これは、メモリ・デバイスに一定量の内部的記帳を課すことになるが、ステップ３および４を修正又は簡略化することによってスピードを稼ぐことができる。
【００８２】
あるいは、ライト・バックは、クリアおよびリフレッシュされたマトリクスのほかの物理的場所で行うこともできる。この場合、メモリ・デバイス・コントローラは、関連する場所での最後のリフレッシュ以来の経過時間を追跡しなければならない。
【００８３】
好適な実施の形態の第２のクラスでは、図１０に示すように、任意の時点で、データを運んでいないセグメント当たりのワード・ラインがｎ本であるようにセグメント化メモリ（Ｎセグメント）が構成される。規則的な時間間隔ｔｒｅｆｒｅｓｈ（特別なメモリ膜の擾乱特性およびインプリント・レートによって決まる）で、それらのワード・ラインに対してリフレッシュ操作が開始される。脱インプリント操作は、ワード・ライン全体に対して、典型的には、τ１（例えば、１０μｓ）の幅およびτ２（例えば、１０μｓ）の休止時間を持ち、利用可能なパルス幅のなかでセルを完全にスイッチするのに十分大きい電圧を持つ双極性パルスをＮｐｕｌｓｅｓ，１（例えば、５００）個含む。すべてのＵＡＷＬ−ＵＡＢＬ対は、特殊なタイミング・グラフを用いて、擾乱を回避するようにゼロ電圧に保たれる。リフレッシュ手続きの直後に、セグメント１の第１のワード・ラインからデータが読み出されて、セグメント２の最近リフレッシュされたｎ本のワード・ラインのうち、第１のワード・ラインに書き込まれる。この操作の直後に、セグメント３の第１のワード・ラインからセグメント４の最近リフレッシュされたｎ本のワード・ラインのうち第１のワード・ラインにデータが書き込まれる。このプロセスは、ｎ本のワード・ラインすべてからデータが別のセグメントのｎ本のリフレッシュされたワード・ラインに転送されてしまうまで続く。これが終了すると、すべてのセグメントの最近読み出されたｎ本のワード・ラインが既述の方法でリフレッシュされる。Ｎセグメントのｎ本の新しいワード・ラインの新しいデータは、次に最近リフレッシュされたワード・ラインに転送される等々、すべてのセグメントのすべてのワード・ラインがリフレッシュされるまで続く。
【００８４】
同じ方法は、ｔｒｅｆｒｅｓｈよりも長時間静止（パワー・ダウン）状態にあったメモリをリフレッシュするためにも利用できる。しかし、この場合には、より多くのサイクルが適用される。更に、完全なスイッチのためにパルス長の引き伸ばしおよび／又は電圧増大が必要とされよう。
【００８５】
本実施の１つの主たる特徴は、インプリントを除去するために要するスイッチが非常に多数になった場合でも、リフレッシュに費やす合計時間が短くてすむことである。
【００８６】
別の主たる特徴は、本方法がデータを失うことなく予期しない電力障害に対処できることであり、それは、非常に多量のデータがバッファ・メモリに記憶されている場合である。
【００８７】
第３の好適な実施の形態は、図１１に示すように、ほとんどのメモリが長期間にわたりアクセスされないメモリ応用に適しているが、すべてのワード・ラインのアクセス状況に関する情報がレジスタに記録される。規則的な時間間隔ｔｒｅｆｒｅｓｈで、ワード・ライン・マッピング概念に準拠するアドレッシング方式を用いて、すべてのワード・ライン又はワード・ライン群を目標としてリフレッシュ操作が開始される。（ワード・ライン・マッピングは、本出願人によって出願されたノルウェー特許出願第２０，０３５，２２５号に述べられている。）２つの異なるリフレッシュ法が適用される。間隔ｔｒｅｆｒｅｓｈは、ｔｒｅｆｒｅｓｈに達したときに、その期間中にアクセスされなかったセルについてインプリントの進行が一定の既知の限度までであるように選ばれるべきである。すなわち、ｔｒｅｆｒｅｓｈは、特別なメモリ膜の擾乱特性およびインプリント速度に対して選ばれなければならない。１つの方法、これ以降でハード・リフレッシュと呼ぶ方法は、ワード・ライン全体の読出しと、バッファ・メモリ又は最近リフレッシュされた別のセグメントへのその情報の蓄積と、それに続いてワード・ライン全体に対する、幅τ３（例えば、１０μｓ）、休止時間τ４（例えば、１０μｓ）を持ち、利用可能なパルス幅の間にセルを完全にスイッチするのに十分大きい電圧を有する双極性パルスＮｐｕｌｓｅｓ，２（例えば、５００）個を含む。すべてのＵＡＷＬ−ＵＡＢＬ対は、擾乱を回避するためにゼロ電圧に保たれる。元々そのワード・ラインに記憶されていたデータがバッファに記憶されたとすると、同じデータが書き戻される。もう１つの方法は、インプリント・リバーサルと呼ぶが、読出しと、それに続いて前の方向と逆の方向へのライト・バック（データ・ビットの反転）とを含む。
【００８８】
最後のｔｒｅｆｒｅｓｈ期間にアクセスされなかったワード・ラインに対してインプリント・リバーサルが適用される。最後のｔｒｅｆｒｅｓｈ期間にアクセスされたワード・ラインに対しては、ハード・リフレッシュが適用される。
【００８９】
この実施の形態の主たる特徴は、ハード・リフレッシュのために非常に多数のスイッチが必要であるとしても、リフレッシュに費やされる合計時間が短くてすむことである。
【００９０】
第４の好適な実施の形態では、ｔｒｅｆｒｅｓｈよりも長い時間静止していた（例えば、起動状況で）メモリの要求される内容が、セルの完全なスイッチング（９５％の分極が得られる）を実行するのに十分長いパルス幅を用いてワード・ラインごとに読み出される（アドレス指定されないすべてのワード・ラインは、ビット・ラインに相対的にゼロか又はゼロに近い電圧に保たれる）。データは、次に前の方向と逆の方向に書き戻される（データ・ビットの反転）。要求されたすべてのデータが読み出され、メモリに再度書き込まれたあとで、メモリ全体に対してハード・リフレッシュが実行される。ハード・リフレッシュは、ワード・ライン全体の読出しおよびバッファ・メモリ又は最近リフレッシュされた別のセグメントへのその情報の蓄積とからなり、ワード・ライン全体に対する、幅τ３（例えば、１０μｓ）、休止時間τ４（例えば、１０μｓ）を持ち、利用可能なパルス幅の間にセルを完全にスイッチするのに十分大きい電圧を有する双極性パルスＮｐｕｌｓｅｓ，２（例えば、５００）個が続く。すべてのＵＡＷＬ−ＵＡＢＬ対は、擾乱を回避するためにゼロ電圧に保たれる。元々そのワード・ラインに記憶されていたデータがバッファに記憶されたとすると、同じデータが書き戻される。
【００９１】
この方法を使用することの特徴は、すべてのワード・ライン又はワード・ライン・ロックに対する読出し／リフレッシュの組合せでなければならない場合よりも非常に高速にメモリ読出しを実行できることである。別の特徴は、読出しおよび再書込みを実行されるメモリ・セルが、読出しが完了した時点から分極反転によってハード・リフレッシュが開始されるまでの間に自己的に脱インプリントされることである。
【００９２】
第５の実施の形態では、図１２に示すように、第４のステップが効率的なリフレッシュを実現するための非常に多数の双極性スイッチング・パルスを含む。重度にインプリントされたセルを含む特定の場合、数百および数千に及ぶパルスが必要とされ、長時間が費やされることが分かった。この分極サイクルの間に、ステップ４のパルス・シーケンスの先頭で分極スイッチングを実現することは、非常に困難である。それは、実行されるスイッチングの回数が増えるに従ってインプリント効果が徐々に減衰するからである。従って、この好適な実施の形態は、図１２に模式的に示すように、重度にインプリントされたセルであってもスイッチングできる幅で、ステップ状又は徐々に減衰するものの、尚もセルのスイッチングが可能なパルス幅を持つ１又は複数のパルスでステップ４のパルス・シーケンスを開始させることができる。多くのパルスが含まれているが、これは、ステップ４によって費やされる合計時間を短縮できる。
【図面の簡単な説明】
【００９３】
【図１】上述のように、上で幾分詳細に説明した基本的受動マトリクス構成であって、垂直方向のビット・ラインに直交する水平方向のワード・ラインを備え、セルがワード・ラインとビット・ラインが互いに交差する重畳部位に位置する構成を示す図。
【図２】上述のように、図１のマトリクスに属するセルのうちの１つのセルの断面を示す図。
【図３】上述のように、受動マトリクスの与えられたセルの電気的選択が選ばれたセルの位置で交差する１本のワード・ライン（アクティブ・ワード・ライン：ＡＷＬ）と１本のビット・ライン（アクティブ・ビット・ライン：ＡＢＬ）の電位を制御することによって達成される様子を示す図。
【図４】上述のように、インプリント現象が存在しない場合のエレクトレット又は強誘電体を充填したコンデンサに関する一般的なステリシス曲線であって、抗電圧Ｖｃおよび残留分極Ｐｒを含む重要な特徴を示す図。
【図５】ａ−ｆは、＋および−方向の残留分極に関連するインプリントの異なる段階における、エレクトレット又は強誘電体を充填したコンデンサに関する一般的なヒステリシス曲線を示す図。
【図６】１本のワード・ライン全体のすべてのセルが同時に読み出される場合の受動マトリクス・メモリを示す図。
【図７】ａおよびｂは、読出し／リフレッシュ／書込みシーケンスを実行する電圧パルス・プロトコルの例を示す図。
【図８】ａおよびｂは、本発明で使用されるような電圧パルス・シーケンスの例を示す図。
【図９ａ】当業者に既知の三分の１電圧選択規則を使用した本発明で使用される受動マトリクス・メモリのパルス・プロトコルの応用例を示す図。
【図９ｂ】アドレス指定されないセルに対して擾乱を与えないマトリクス・メモリに対するパルス・プロトコルの応用例を示す図。
【図１０】セグメント化されたマトリクス・メモリに適用され、ワード・ライン・マッピングを使用する本発明の実施の形態例を示す図。
【図１１】ほとんどのメモリが長時間にわたってアクセスされないマトリクス・メモリに適用可能な本発明の実施の形態を示す図。
【図１２】重度にインプリントされたメモリ・セルのリフレッシュに適した本発明の実施の形態を示す図。
【図１】
2008527584.tif 000003
【図２】
2008527584.tif 000004
【図３】
2008527584.tif 000005
【図４】
2008527584.tif 000006
【図５】
2008527584.tif 000007
【図６】
2008527584.tif 000008
【図７ａ】
2008527584.tif 000009
【図７ｂ】
2008527584.tif 000010
【図８ａ】
2008527584.tif 000011
【図８ｂ】
2008527584.tif 000012
【図９ａ】
2008527584.tif 000013
【図９ｂ】
2008527584.tif 000014
【図１０】
2008527584.tif 000015
【図１１】
2008527584.tif 000016
【図１２】
2008527584.tif 000017
【国際調査報告】
2008527584.tif 000018
2008527584.tif 000019