(57)【要約】  スクランブル符号値を格納するメモリと複数のフィンガーとを備え、フィンガーのそれぞれが、受信したマルチパス信号を格納したスクランブル符号値の少なくとも一部に従って処理して、受信したマルチパス信号のパスに関連付けられたシンボルを生成する受信機。
2008527912.tif 000002
【特許請求の範囲】
【請求項１】
スクランブル符号値を格納するメモリと、
複数のフィンガーとを備え、
前記フィンガーのそれぞれは、受信したマルチパス信号を、前記格納したスクランブル符号値の少なくとも一部に従って処理して、前記受信したマルチパス信号のパスと関連付けられたシンボルを生成する、受信機。
【請求項２】
さらに、前記複数のフィンガーから生成されたシンボルを特定のチャネルと関連付けて合成する最大比合成部を備える、請求項１記載の受信機。
【請求項３】
さらに、遅延バージョンの異なる前記受信したマルチパス信号を前記複数のフィンガーのそれぞれに送出するサブチップスペースト遅延線を備える、請求項１記載の受信機。
【請求項４】
前記サブチップスペースト遅延線が少なくとも２つのタップを含み、前記遅延バージョンの異なる前記受信したマルチパス信号は個別に各タップを介して送出される、請求項３記載の受信機。
【請求項５】
前記遅延バージョンの異なる前記受信したマルチパス信号が、前記サブチップスペースト遅延線の前記タップから送出される際に、時間的に整合されている、請求項４記載の受信機。
【請求項６】
前記メモリが前記スクランブル符号値の全区間を含む、請求項１記載の受信機。
【請求項７】
前記メモリが前記スクランブル符号のチップ毎の値を格納する、請求項１記載の受信機。
【請求項８】
前記格納されたスクランブル符号値の前記少なくとも一部がチップ毎に更新される、請求項１記載の受信機。
【請求項９】
さらに、前記受信したマルチパス信号内の有効なパスを識別し、前記複数のフィンガーのそれぞれをこれらに割り当てるサーチ部を備える、請求項１記載の受信機。
【請求項１０】
受信したマルチパス信号の処理に用いるためにスクランブル符号値をメモリに格納するステップと、
前記受信したマルチパス信号の様々なパスと関連付けられたシンボルを生成するために、前記格納されたスクランブル符号値の少なくとも一部を複数のフィンガーに送出するステップと、を含んでなる方法。
【請求項１１】
さらに、前記様々なパスに関連付けられたシンボルを特定のチャネルと関連付けて合成するステップを含む、請求項１０記載の方法。
【請求項１２】
前記送出するステップは、前記格納されたスクランブル符号値の異なるオフセットを用いて前記格納されたスクランブル符号値の前記少なくとも一部をチップ毎に取得するステップを含み、各フィンガーに送出された前記格納されたスクランブル符号値の前記少なくとも一部は任意のチップにおいて同一である、請求項１０記載の方法。
【請求項１３】
前記格納されたスクランブル符号値が前記スクランブル符号の全区間を表す、請求項１０記載の方法。
【請求項１４】
前記格納されたスクランブル符号値がチップベースである、請求項１０記載の方法。
【請求項１５】
受信したマルチパス信号からのスクランブル符号値を判別する処理部と、  
前記スクランブル符号値を格納するメモリと、を備える受信機。
【請求項１６】
さらに、複数のフィンガーを備え、
前記フィンガーのそれぞれが、前記格納されたスクランブル符号値の少なくとも一部に従って、前記受信したマルチパス信号を処理して、前記受信したマルチパス信号のパスと関連付けられたシンボルを生成する、請求項１５記載の受信機。
【請求項１７】
前記格納されたスクランブル符号値の前記少なくとも一部がチップ毎に更新される、請求項１６記載の受信機。
【請求項１８】
さらに、前記受信したマルチパス信号内の有効なパスを識別し、前記複数のフィンガーのそれぞれをこれらに割り当てるサーチ部を備える、請求項１６記載の受信機。
【請求項１９】
さらに、前記複数のフィンガーから生成されたシンボルを複数のチャネルと関連付けて合成する最大比合成部を備える、請求項１６記載の受信機。
【請求項２０】
さらに、遅延バージョンの異なる前記受信したマルチパス信号を前記複数のフィンガーのそれぞれに送出するサブチップスペースト遅延線を備える、請求項１６記載の受信機。
【請求項２１】
前記サブチップスペースト遅延線が少なくとも２つのタップを含み、前記遅延バージョンの異なる前記受信したマルチパス信号は個別に各タップを介して送出される、請求項２０記載の受信機。
【請求項２２】
前記遅延バージョンの異なる前記受信したマルチパス信号が、前記サブチップスペースト遅延線のタップから送出される際に、時間的に整合されている、請求項２１記載の受信機。
【請求項２３】
前記メモリがスクランブル符号値の全区間を含む、請求項１５記載の受信機。
【請求項２４】
前記メモリが前記スクランブル符号のチップ毎の値を格納する、請求項１５記載の受信機。
【請求項２５】
受信したマルチパス信号を処理し、該受信したマルチパス信号からスクランブル符号値を判別するステップと、
前記受信したマルチパス信号の続く処理に用いるために前記スクランブル符号値をメモリに格納するステップとを含んで構成される、受信機における使用方法。
【請求項２６】
さらに、前記受信したマルチパス信号の異なるパスと関連付けられたシンボルを生成するために、前記格納されたスクランブル符号値の少なくとも一部を複数のフィンガーに送出するステップを含む、請求項２５記載の方法。
【請求項２７】
さらに、前記異なるパスに関連付けられたシンボルを特定のチャネルに関連付けて合成するステップを含む、請求項２６記載の方法。
【請求項２８】
前記送出するステップは、前記格納されたスクランブル符号値の異なるオフセットを用いて前記格納されたスクランブル符号値の前記少なくとも一部をチップ毎に取得するステップを含み、各フィンガーに送出された前記格納されたスクランブル符号値の前記少なくとも一部は任意のチップにおいて同一である、請求項２６記載の方法。
【請求項２９】
前記格納されたスクランブル符号値が前記スクランブル符号の全区間を表す、請求項２５記載の方法。
【請求項３０】
前記格納されたスクランブル符号値がチップベースである、請求項２５記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して符号分割多重アクセス（ＣＤＭＡ）およびスペクトル拡散無線ネットワークにおいて用いられる受信機アーキテクチャに関する。
【０００２】
ＣＤＭＡとは、いわゆる第２世代（２Ｇ）および第３世代（３Ｇ）無線通信で用いられるプロトコルをいう。ＣＤＭＡは、多数の信号（チャネル）に単一の物理的な送信チャネルを占有させて、帯域幅を最適化する多重化方式である。これらの信号は、同一の周波数帯で送信されるが、送信する際に異なる拡散符号を用いて各信号を区別している。
【０００３】
拡散符号は、任意の基地局から送信される信号を個別に分離するために用いられる。拡散符号は互いに直交しているため、別々の信号を同時に送信しても受信機側では個別に処理できる。これらの信号は、受信されると、所定の拡散符号との相関処理が行われる。逆に、スクランブル符号は、信号を基地局毎に判別可能とする。一つのスクランブル符号が、一つの基地局からの送信信号全てをスクランブルするために用いられる。したがって、特定の基地局から送信された信号は全て、同一のスクランブル符号によってスクランブルされる。例えば、ユニバーサル・モバイル・テレコミュニケーション・システム（ＵＭＴＳ）において、スクランブル符号はＵＭＴＳフレーム（３８，４００チップ）をカバーし、３８，４００のチップ値を有する。
【０００４】
実際には、送信された信号は複数の遅延バージョンをもってＣＤＭＡ受信機に到着する。例えば、あるバージョンでは、信号が基地局からＣＤＭＡ受信機へ直接的な経路を経て到着することがあるが、別のバージョンでは、建築物などに反射されてから到着する場合もある。このようにして受信された信号はマルチパス信号とも呼ばれ、複数の遅延バージョンの送信信号が含まれる。送信信号の各バージョンはパスとも呼ばれる。
【０００５】
図１に、従来のＣＤＭＡ受信機１００の概略を示す。ＣＤＭＡ受信機は、機能レベルでは、受信したサンプル（１０１）と様々な遅延バージョンのスクランブル符号との相関をとって、この相関の出力を時間同期する。図に示すように、ＣＤＭＡ受信機は、フィンガー１０５および１２５と、スクランブル符号生成部１１０および１３０と、数値制御発振部（ＮＣＯ）１１５および１３５と、剰余生成部（ｒｅｓｉｄｕａｌ  ｇｅｎｅｒａｔｏｒ）１２０および１４０とを備える。ＣＤＭＡ受信機は、さらに、複数の遅延部１４５および１５０と、最大比合成部（ＭＲＣ）１５５と、サーチ部１６０とを備える。  
【０００６】
復号時、ＣＤＭＡ受信機は受信したマルチパス信号（１０１）を処理し、この信号に含まれる各種パスを識別する。この機能はサーチ部１６０によって実行される。サーチ部１６０は、受信したサンプルとスクランブル符号の様々なオフセットとの相関をとることにより、マルチパス信号を構成する個々のパスを識別する。ここで、スクランブル符号は、ＣＤＭＡ受信機によって、受信したマルチパス信号から事前に（例えば、既知のセル探索動作時に）識別される点に留意されたい。相関部、あるいは相関処理を行う処理部は、スペクトル拡散信号を復調し、および／または着信した信号の基準信号に対する類似度を測定できる。
【０００７】
相関処理で用いるスクランブル符号のオフセットを調整することによって、サーチ部１６０は、様々な時間遅延毎に相関処理を実行し、有効なパスが存在する遅延を特定する。サーチ部１６０は様々な時間遅延における相関処理出力のベクトルであるプロファイルを生成する。このプロファイルを分析して、様々なパスが存在するマルチパス信号の遅延が決定される。
【０００８】
フィンガー１０５および１２５は、ベースバンド相関部として実現できる。フィンガー１０５および１２５はそれぞれ時間遅延の異なるマルチパス信号からのデータを処理する。すなわち、フィンガー１０５および１２５のそれぞれは、サーチ部１６０によって判別された特定の遅延にあるマルチパス信号のパスを処理する。説明を容易にするため、図１には２個のフィンガーしか図示していない。しかしながら、ＣＤＭＡ受信機がしばしば、２つを超える数、例えば６個のフィンガーを含みうることは言うまでもない。
【０００９】
従来、各フィンガーは、関連する部分のスクランブル符号を動的に生成する、自身のスクランブル符号生成部から、関連する部分のスクランブル符号を受信する。そのため、フィンガー１０５および１２５はそれぞれスクランブル符号生成部１１０および１３０と連結している。各スクランブル符号生成部は、線形フィードバック・シフト・レジスタ（ＬＦＳＲ）アーキテクチャを備えて構成されることが多い。したがって、スクランブル符号生成部１１０および１３０は、それぞれ各ＬＦＳＲの初期状態を算出する剰余生成部１２０および１４０を必要とする。また、各スクランブル符号生成部は、スクランブル符号のサブチップの分解能を実現するため、クロックサイクルを進めたり遅らせたりする処理を行うことから、ＮＣＯとリンクしている必要がある。このため、スクランブル符号生成部１１０および１３０は、それぞれ、ＮＣＯ１１５および１３５とリンクしている。
【００１０】
フィンガー１０５および１２５は、それぞれシンボルを出力する。このシンボルはＭＲＣ１５５で合成される前に時間または位相を整合させる必要がある。ここで、シンボルとは通常、実数成分と虚数成分を含む値をいう。シンボルは、受信した信号の拡散符号に対する相関の出力として生成される。シンボルを時間的に整合させるため、フィンガー１０５および１２５からの出力を、それぞれ遅延部１４５および１５０に接続する。遅延部１４５および１５０からの時間的に整合された出力がＭＲＣ１５５に供給される。ＭＲＣ１５５は、各シンボルに対応するパイロットを用いてシンボルの位相を整合する。ＭＲＣ１５５は、その後、位相を整合したシンボルを合成して、出力信号１５６を生成し、その後の処理に移行する。
【発明の開示】
【００１１】
上述の説明より明らかなように、ＣＤＭＡ受信機のフィンガーを実施するためには相当量のハードウェア処理が必要とされる。特に、各フィンガーは、スクランブル符号生成部と、剰余生成部と、ＮＣＯとを必要とする。使用するフィンガーの数が増えると、必要とするハードウェアの処理量は著しく増加する。さらに、各フィンガーからの出力は他のフィンガーからの出力とは時間的に整合していないため、各フィンガーが対応する遅延部群を備える必要がある。
【００１２】
上記課題を解決するＣＤＭＡ受信機用の効率的なハードウェア設計を提供することは有益である。
【００１３】
本発明の原理によれば、受信機は、スクランブル符号値を格納するメモリと、複数のフィンガーとを備え、前記フィンガーのそれぞれが、前記格納されたスクランブル符号値の少なくとも一部に従って、受信したマルチパス信号を処理して、前記受信したマルチパス信号のパスと関連付けられたシンボルを生成する。
【００１４】
具体的な実施形態において、受信機は、サブチップスペースト遅延線と、複数のフィンガーと、メモリと、最大比合成部とを備える。サブチップスペースト遅延線は、遅延バージョンの異なる受信したマルチパス信号のサンプルを送出する。サブチップスペースト遅延線は、少なくとも２つのタップを備える。遅延バージョンの異なるサンプルは、各タップを介して複数のフィンガーに個別に送出される。ここで、遅延バージョンの異なるサンプルは、サブチップスペースト遅延線のタップから送出される際に、時間的に整合されている点に留意されたい。各フィンガーは、任意のチップに対して同一のオフセットを有するスクランブル符号値を用いて遅延バージョンのサンプルを処理する。ここで、スクランブル符号値はメモリから供給される。具体例としては、メモリはスクランブル符号値の全区間を格納する。最大比合成部は、複数のフィンガーから出力されたシンボルを特定のチャネルと関連付けて合成する。
【００１５】
本発明の別の態様は、受信したマルチパス信号のパスを受信機内で処理する方法を含む。この方法は、受信したマルチパス信号の処理に用いるためのスクランブル符号値をメモリに格納するステップと、前記受信したマルチパス信号の異なるパスと関連付けられたシンボルを生成するために、前記格納されたスクランブル符号値の少なくとも一部を複数のフィンガーに送出するステップとを含んで構成される。
【発明を実施するための最良の形態】
【００１６】
以下に、添付の図面を参照して、本発明の好適な実施形態をより詳細に説明する。
【００１７】
発明概念を除いては、図面に示す構成要素は周知であるため、詳細は説明しない。また、ＵＭＴＳベースの無線通信システムについては、既に熟知しているものとして、本明細書では詳細を説明しない。例えば、発明概念を除いて、スペクトル拡散送受信、セル（基地局）、ユーザ設備（ＵＥ）、ダウンリンクチャネル、アップリンクチャネル、サーチ部、合成部、およびＲＡＫＥ受信機は、周知であるため、本明細書では説明しない。加えて、発明概念は従来のプログラム技術を用いて実施してもよいが、それ自体は本明細書では説明しない。さらに、図面において同様の構成には同様の参照番号を付す。
【００１８】
本明細書に開示する本発明の構成によると、例えば上記ＵＭＴＳなどのＣＤＭＡシステムにおいて使用するスクランブル符号を格納するメモリを用いた受信機アーキテクチャが提供される。スクランブル符号をメモリに格納することにより、受信機を実現するために必要とされるハードウェアの処理量が減少し、複雑さやコストを低減できる。
【００１９】
この受信機にはまた、受信したマルチパス信号に含まれる受信サンプルをバッファするサブチップスペースト遅延線（ｓｕｂ−ｃｈｉｐ  ｓｐａｃｅｄ  ｄｅｌａｙ  ｌｉｎｅ）が含まれてもよい。これにより、さらに複雑さとコストを低減できるが、本発明の実施には必須のものではない。明らかに、サブチップスペースト遅延線（本明細書では非整数遅延線（ｆｒａｃｔｉｏｎａｌ  ｄｅｌａｙ  ｌｉｎｅ）とも呼ぶ）の使用により、従来の受信機設計において必要とされていた時間的な整合を行う必要性を取り除いている。従来設計では、同一の受信サンプルについて各フィンガーの様々な遅延バージョンのスクランブル符号との相関がとられた。フィンガーはそれぞれ同一のサンプルを同時に受信するため、各フィンガーからの出力を適切に遅延して全てのフィンガーの出力が時間的に整合できるようにする必要がある。
【００２０】
本明細書に開示する本発明の構成によると、各フィンガーは非整数遅延線から異なるサンプルを取り込み、受信する。各フィンガーが異なるサンプルを受信するため、フィンガーの出力はすでに時間的に整合されており、遅延に対応する処理はこれ以上必要ない。サブチップスペースト遅延線は、２つ以上のタップを含んでもよく、ひとつのタップが複数のフィンガーの中の１つにサンプルを供給するようにして、これらのタップを通して、遅延バージョンの異なるサンプルを個々に提供できる。
【００２１】
図２は、本明細書に開示する本発明の構成による実施形態の受信機の概略図である。図２に示すように、受信機は、非整数遅延線２０５と、フィンガー２１０および２１５で表す２つ以上のフィンガーと、最大比合成部（ＭＲＣ）１５５と、サーチ部２２５と、スクランブル符号メモリ２３０と、処理部２３５とを含む。
【００２２】
非整数遅延線２０５は、サブチップスペースト遅延線である。非整数遅延線２０５は、これらは１チップよりも短い遅延または時間分離間したレジスタを備えるため、サブチップスペーストと呼ばれる。このように、非整数遅延線２０５は、１個のチップの出力として複数のサンプルを供給できる。非整数遅延線２０５により供給される各種出力は１チップよりも短い間隔で離間しているため、受信機側で１チップより細かい（サブチップの）分解能を実現できる。
【００２３】
非整数遅延線２０５は、マルチパス信号（１０１）のサンプルを受信し、その様々な遅延バージョンを生成する。タップとよばれる非整数遅延線２０５の出力部はサーチ部２２５およびフィンガー２１０、２１５のそれぞれにサンプルを供給する。各タップは様々な遅延バージョンのマルチパス信号の中の特定の１つを出力してサンプルを供給する。非整数遅延線２０５を使用することにより、フィンガー２１０および２１５の出力は時間的に整合することになる。
【００２４】
当該技術分野では周知のように、サーチ部２２５は、マルチパス信号に相関演算を行って、有効なパスが存在する特定の遅延を判別する。サーチ部２２５はマルチパス信号のプロファイルを生成する。このプロファイルは処理部２３５に送られる。処理部２３５は、各種のマイクロプロセッサ、制御装置、またはそのほかの内蔵型および／またはプログラム可能なプロセッサのいずれであってもよい。したがって、処理部２３５を、マルチパス信号のプロファイルを分析して、特定のスクランブル符号値と各種パスの復調に用いられるオフセットとを決定するようにプログラムできる。当該技術分野では周知のように、スクランブル符号値は、セル探索動作時に決定される。処理部２３５は、スクランブル符号値およびオフセットを識別すると、フィンガー２１０および２１５にこの情報を与える。
【００２５】
しかしながら、関連部分のスクランブル符号値を生成するＬＦＲを用いる代わりに、本発明の原理によれば、スクランブル符号値をスクランブル符号メモリ２３０に格納してもよい。スクランブル符号メモリ２３０は、例としては、ランダム・アクセス・メモリ（ＲＡＭ）などの単一メモリ構造があげられる。一実施の形態において、スクランブル符号メモリ２３０は受信機内の他の構成要素とは異なってもよい。別の実施の形態において、スクランブル符号メモリは、処理部２３５などのプロセッサ内に含まれる、または内蔵されてもよい。具体例として、図２のスクランブル符号メモリは、チップベースであり、スクランブル符号の全区間（例えば、ＵＭＴＳフレームスパンで３８，４００チップ）を格納する。注目すべきは、各スクランブル符号値はさらに、同相（Ｉ）および直交（Ｑ）成分を含んでもよいことである。したがって、この例においては、スクランブル符号値の格納に必要とされるメモリ容量は（３８４００×２）ビットとなる。
【００２６】
いずれの場合も、本発明の原理によれば、スクランブル符号メモリ２３０は、スクランブル符号値の実質的な部分を、受信機のフィンガーがいつでもそこから特定の値を使用できるように格納する。換言すると、スクランブル符号値の部分を動的に生成しないので、したがってＬＦＳＲを用いる必要がない。スクランブル符号メモリ２３０をチップ分離間するように構成する、すなわちスクランブル符号の１区間を格納するように構成することによって、サイズを比較的小さく保つことができる。チップスペーストメモリであるにもかかわらず、非整数遅延線２０５を含むことによって受信機内にサブチップの分解能を実現できる。いずれの場合も、スクランブル符号メモリ２３０は、種々多様のサイズの何れかで構成できる。このように、本発明は、特定のサイズのスクランブル符号メモリ２３０によって限定されるものではない。
【００２７】
受信機のフィンガー２１０および２１５は、ベースバンド相関部として実現できる。相関部、あるいは相関処理を実行する処理部は、スペクトル拡散信号を復調および／または着信信号の基準信号に対する類似度を測定できる。図２にはフィンガーは２つのみ図示されるが、個別の受信機の設計に応じて、さらにフィンガーを追加しうることは言うまでもない。このように、本発明は、特定の数のフィンガーを有する、あるいは用いることに限定されるものではない。
【００２８】
フィンガー２１０および２１５は、スクランブル符号メモリ２３０にアクセスして、マルチパス信号の処理に用いる所定のオフセットにおけるスクランブル符号の値を取得する。この情報を用いて、フィンガー２１０および２１５のそれぞれを、マルチパス信号の特定の有効なパスに対応させる、または割り当てることができる。フィンガー２１０および２１５のそれぞれが非整数遅延線２０５の異なるタップからサンプルを受信すると、フィンガー２１０および２１５のそれぞれは、遅延バージョンの異なる受信サンプルに対する相関をとる。既に説明した通り、各フィンガー２１０および２１５は、さらにスクランブル符号メモリ２３０にアクセスして、特定のフィンガーが割り当てられたパスの位置に対応するオフセットにおけるスクランブル符号の値を取得する。スクランブル符号値は、１チップの区間中一定に保たれるが、それに続くチップでは更新されてもよい。
【００２９】
フィンガー２１０および２１５のそれぞれが用いるスクランブル符号はスクランブル符号メモリ２３０に格納されているため、スクランブル符号は、例えば処理部２３５によって一旦生成されて格納済みである。したがって、各フィンガー用のハードウェアとしてスクランブル符号生成部、剰余生成部、数値制御発振部を別々に備える必要性がなくなり、これにより、ゲート数および電力消費を削減できる。さらに一例として、チップベースのスクランブル符号メモリ２３０について図３を参照して説明する。スクランブル符号メモリ２３０は３８４００の記憶場所２３１を備え、各記憶場所はスクランブル符号値のＩ値およびＱ値を格納する。単純なインデックスまたはポインタにより、必要なオフセットがスクランブル符号値に与えられ、それぞれのフィンガーが必要とする部分のスクランブル符号が生成される。例えば、インデックス２３３はフィンガー２１０によって用いられるスクランブル符号チップ値を示し、インデックス２３４はフィンガー２１５によって用いられるスクランブル符号チップ値を示す。このように、フィンガーが異なるスクランブル符号チップ値を必要とする場合、そのフィンガーに対するインデックス値を単に変更するだけで、様々なスクランブル符号チップ値を示すことができる。
【００３０】
フィンガー２１０および２１５は、それぞれのサンプルを非整数遅延線２０５の異なるタップから受信するため、フィンガー２１０および２１５それぞれから出力されたシンボルは時間的に整合している。このため、フィンガー２１０および２１５それぞれから出力されたシンボルはそのままＭＲＣ１５５に供給できる。したがって、フィンガー２１０および２１５それぞれの出力部に、コストのかかる、フィンガー２１０および２１５からのシンボルをそれぞれ時間的に整合するための遅延を発生するハードウェアを備える必要がなくなる。
【００３１】
フィンガー２１０および２１５それぞれから出力されたシンボルは、そのままＭＲＣ１５５に送られる。その後、ＭＲＣ１５５は、フィンガー２１０および２１５それぞれからのシンボル出力を各種チャネルに建設的に合成する。より具体的には、フィンガー２１０および２１５それぞれからのシンボルは、特定のチャネルに加算される。ＭＲＣ１５５はこの結果を、信号１５６を介して受信機内の１つ以上の他の構成要素および／またはシステムに送出する。
【００３２】
図４は、本発明の別の実施形態の受信機内におけるマルチパス信号のパスの処理方法を説明するフローチャートである。この方法は、具体的には、マルチパス信号のサンプルが、例えば非整数遅延線によって受信されるステップ３０５から始まる（例えば、図２の構成要素２０５）。ステップ３１０において、それぞれ遅延バージョンの異なるマルチパス信号のサンプルは、非整数遅延線の特定の出力部、またはタップから得られる。ここで、遅延バージョンの異なるマルチパス信号のサンプルは、各種のタップから得られる際に、互いに時間的に整合済みで、別々のフィンガーに送られて処理される点に留意されたい。すなわち、各フィンガーは非整数遅延線の独自のタップと通信可能にリンクできる。
【００３３】
ステップ３１５において、スクランブル符号値がメモリ内の記憶場所から読み出される。すなわち、受信機のそれぞれのフィンガーは、同一メモリから適切なオフセットのスクランブル符号値を取得する。ここで、スクランブル符号の全区間またはほぼ全区間をメモリに格納できる点に留意されたい。ステップ３２０において、様々な遅延バージョンのサンプルが処理される。具体的には、各フィンガーは特定の遅延バージョンのマルチパス信号のサンプルを処理して有効なパスを抽出する
【００３４】
ステップ３２５において、受信機の各種フィンガーによって抽出されたパスが合成される（例えば、図２の構成要素１５５により）。既に説明したように、各種遅延バージョンのマルチパス信号は相互に時間的に整合しているので、フィンガー動作時以降の遅延処理は必要ない。したがって、決定されたシンボルを各フィンガーからそのままＭＲＣに送出できる。ステップ３３０において、スクランブル符号メモリ、すなわち論理的に適切に構成されたメモリブロックは、それぞれのフィンガーにスクランブル符号の異なるオフセットを与えるよう更新され、たとえば、図３に示す上記インデックス値の１つ以上が変更される。続くチップの一つ一つにスクランブル符号の異なるオフセットが用いられるように、更新はチップ毎に行える。例えば、オフセットは個別かつ所定量ごとに調整できる。このように、各フィンガーで用いるスクランブル符号は任意のチップについて同じであるが、各フィンガーはチップ毎に異なるスクランブル符号を受信する。
【００３５】
上述の説明は、本発明の原理を単に具体的に例示するものに過ぎず、当業者には、本明細書に明確には記載されていなくとも、本発明の精神と範囲を逸脱せずに、本発明の原理を具体化して多数の代替の構成をなすことができることは言うまでもない。例えば、個別の機能要素との関連で具体的に説明したが、これらの機能要素は１つ以上の集積回路（ＩＣ）で実現してもよく、および／または１つ以上の格納プログラムによって制御されるプロセッサ（例えば、マイクロプロセッサまたはデジタル信号プロセッサ（ＤＳＰ））によって実現してもよい。同様に、具体的にＵＭＴＳベースのシステムとの関連で説明したが、本発明の思想はその他の通信システムに適用できる。したがって、例示的実施形態の無数の変形例を考えることができること、また添付の請求項に記載される本発明の思想と範囲から逸脱することなくその他の構成を想到可能であることは明らかである。
【図面の簡単な説明】
【００３６】
【図１】先行技術の受信機アーキテクチャの概略図である。
【図２】本発明が開示する本発明の構成に従った一実施形態の受信機の概略図である。
【図３】本発明の原理に従った、図２のスクランブル符号メモリ２３０を示す図である。
【図４】本発明の別の実施形態における、受信機内におけるマルチパス信号のパスの処理方法を説明するフローチャートである。
【図１】
2008527912.tif 000003
【図２】
2008527912.tif 000004
【図３】
2008527912.tif 000005
【図４】
2008527912.tif 000006
【国際調査報告】
2008527912.tif 000007
2008527912.tif 000008
2008527912.tif 000009
2008527912.tif 000010