(57)【要約】  アナログ入力信号又はディジタル入力信号をパルス幅変調するための装置が提供される。パルス幅変調器において生成される非線形歪みは、逆のエラーを有する信号をパルス幅変調器に対して印加することにより予め補償される。逆のエラーを有する信号は、入力信号を受け且つその出力信号が入力信号の２倍から差し引かれる更なるパルス幅変調器によって生成される。装置は、例えばクラスＤオーディオ増幅器を駆動するために使用され得る。
2008523648.tif 000002
【特許請求の範囲】
【請求項１】
入力信号をパルス幅変調するための装置であって、パルス幅変調器と、前記パルス幅変調器への入力リードに接続され且つ前記パルス幅変調器の非線形エラーを事前補償するための事前補償手段とを備える装置において、前記事前補償手段は、最初に述べた前記パルス幅変調器とほぼ同一で且つ前記入力信号を受け取るように接続された更なるパルス幅変調器と、前記入力信号のベースバンド周波数に関して前記更なるパルス幅変調器の出力を前記入力信号の２倍から差し引くための減算手段と、前記減算手段の出力を最初に述べた前記パルス幅変調器の入力に供給するための手段と、を備えることを特徴とする装置。
【請求項２】
ディジタルコード化された入力信号をパルス幅変調するための請求項１に記載の装置であって、両方の前記パルス幅変調器は、その出力信号が入力信号のサンプルレートよりも大きいサンプルレートを有するディジタルパルス幅変調器であり、前記更なるパルス幅変調器の前記出力信号は、サンプルレートを前記ディジタルコード化された入力信号のサンプルレートまで減少させるデシメータに掛けられることを特徴とする請求項１に記載の装置。
【請求項３】
マルチビットディジタルノイズシェーパが最初に述べた前記ディジタルパルス幅変調器の前に配置される請求項１に記載の装置であって、最初に述べた前記ディジタルノイズシェーパとほぼ同一の更なるマルチビットディジタルノイズシェーパが前記更なるディジタルパルス幅変調器の前に配置されていることを特徴とする請求項１に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号をパルス幅変調するための装置であって、パルス幅変調器と、パルス幅変調器への入力リードに接続され且つ上記パルス幅変調器の非線形エラーを事前補償するための事前補償手段とを備える装置に関する。
【背景技術】
【０００２】
そのような装置は、Ｍ．Ｏ．Ｊ．ホークスフォード（Ｍ．Ｏ．Ｊ．Ｈａｗｋｓｆｏｒｄ）による論文「ディジタル−アナログ変換及びディジタル電力増幅器システムにおける応用のための量子化されたパルス幅変調の動的モデルベース線形化（Ｄｙｎａｍｉｃ  Ｍｏｄｅｌ−Ｂａｓｅｄ  Ｌｉｎｅａｒｉｚａｔｉｏｎ  ｏｆ  Ｑｕａｎｔｉｚｅｄ  Ｐｕｌｓｅ−Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ  ｆｏｒ  Ａｐｐｌｉｃａｔｉｏｎｓ  ｉｎ  Ｄｉｇｉｔａｌ−ｔｏ−Ａｎａｌｏｇ  Ｃｏｎｖｅｒｓｉｏｎ  ａｎｄ  Ｄｉｇｉｔａｌ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ  Ｓｙｓｔｅｍ）」（オーディオエンジニアリング学会の機関紙、第４０巻、１９９２年４月、２３５−２５２頁（Ｊｏｕｒｎａｌ  ｏｆ  Ａｕｄｉｏ  Ｅｎｇｉｎｅｅｒｉｎｇ  Ｓｏｃｉｅｔｙ，Ｖｏｌ．４０，Ａｐｒｉｌ  １９９２，ｐｐ２３５−２５２））（非特許文献１）から知られている。
【０００３】
この装置は、例えば、クラスＤオーディオパワーアンプ（電力増幅器）を駆動するために使用され得る。クラスＤ技術により、当世風の（ｓｔｙｌｉｓｈ）マルチチャンネルオーディオシステムを設計するために十分小さいハイパワーのオーディオ増幅器が可能になる。入力信号はパルス幅変調器に対して供給され、このパルス幅変調器において、信号は、最高可聴周波数よりもかなり高いスイッチング周波数を有する２レベルのパルス幅変調信号（レベル０，１を伴う）又は３レベルパルス幅変調信号（レベル−１，０，＋１を伴う）へと変換される。パルス幅変調信号は、ラウドスピーカから高いスイッチング周波数信号成分を実質的に除去するためのＬＣフィルタを介してラウドスピーカを駆動するＣ−ＭＯＳスイッチを駆動させ得る。クラスＤ増幅器は、スイッチ及びＬＣフィルタの電力損失が比較的小さいため、高い出力効率を有している。
【非特許文献１】Ｍ．Ｏ．Ｊ．ホークスフォード（Ｍ．Ｏ．Ｊ．Ｈａｗｋｓｆｏｒｄ）による論文「ディジタル−アナログ変換及びディジタル電力増幅器システムにおける応用のための量子化されたパルス幅変調の動的モデルベース線形化（Ｄｙｎａｍｉｃ  Ｍｏｄｅｌ−Ｂａｓｅｄ  Ｌｉｎｅａｒｉｚａｔｉｏｎ  ｏｆ  Ｑｕａｎｔｉｚｅｄ  Ｐｕｌｓｅ−Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ  ｆｏｒ  Ａｐｐｌｉｃａｔｉｏｎｓ  ｉｎ  Ｄｉｇｉｔａｌ−ｔｏ−Ａｎａｌｏｇ  Ｃｏｎｖｅｒｓｉｏｎ  ａｎｄ  Ｄｉｇｉｔａｌ  Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ  Ｓｙｓｔｅｍ）」（オーディオエンジニアリング学会の機関紙、第４０巻、１９９２年４月、２３５−２５２頁（Ｊｏｕｒｎａｌ  ｏｆ  Ａｕｄｉｏ  Ｅｎｇｉｎｅｅｒｉｎｇ  Ｓｏｃｉｅｔｙ，Ｖｏｌ．４０，Ａｐｒｉｌ  １９９２，ｐｐ２３５−２５２））
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、問題点は、特に高い変調指数においてパルス幅変調が本質的に非線形操作であり、その結果、パルス幅変調された出力信号が非線形歪みを受けるという点である。この非線形性は、個々のそれぞれのパルスの周波数スペクトルがパルス幅に応じて動的に変化させられるという事実によって引き起こされる。その後、総てのパルスを合計することにより、非線形性の根源となる動的なスペクトル変調が生じる。先に示した論文は、パルス幅変調器の入力データを、その係数が入力データと共にシフトする有限インパルス応答フィルタに掛けることにより、パルス幅変調器の非線形歪みを予め補償しようとしている。これにより、実現が非常に複雑となり、また、非線形歪みも約１０ｄＢしか減少しない。
【課題を解決するための手段】
【０００５】
本発明は、あまり複雑ではない更に効果的な実施をもってパルス幅変調器の非線形歪みを事前補償しようとするものであり、従って、本発明に係る装置は、事前補償手段が、最初に述べた上記パルス幅変調器とほぼ同一で且つ入力信号を受け取るように接続された更なるパルス幅変調器と、入力信号のベースバンド周波数に関して上記更なるパルス幅変調器の出力を入力信号の２倍から差し引くための減算手段と、減算手段の出力を最初に述べた上記パルス幅変調器の入力へ供給するための手段とを備えることを特徴とする。
【０００６】
本発明の基本的な考えは、入力信号Ｓを最初にパルス幅変調器に印加して歪み出力信号Ｓ＋εを生成するというものであり、上記歪み出力信号は、対象の周波数帯域に関しては、入力信号に等しいクリーンな部分Ｓと、パルス幅変調器によって信号に加えられるエラー信号εとからなる。減算手段はこの信号Ｓ＋εを入力信号の２倍（２Ｓ）から差し引き、それにより、当初の歪みと逆に歪ませられた歪み信号Ｓ−εが得られる。この歪み信号が再びパルス幅変調に掛けられ、このパルス幅変調のエラー信号εがその入力信号の逆のエラーに対して実質的に相殺される。
【０００７】
本発明は、アナログ入力信号及びアナログパルス幅変調器と共に適用されてもよく、また、ディジタル入力信号及びディジタルパルス幅変調器と共に適当されてもよい。アナログの実施においては、信号の変調指数が約９５％以上のときにパルス幅変調器の非線形性が現れることが判明している。これとは対照的に、ディジタルパルス幅変調器の非線形性は、かなり低い変調指数で顕在化する。
【０００８】
尚、ディジタルパルス幅変調器は、ディジタルコード化された入力信号の各ｎビットワードを、入力信号が依存する複数の２ｎ個の１ビットサンプルに変換し得る  −  連続する数は１ビット値を有し、一方、連続する残りのサンプルも他のビット値を有する。従って、複数の２ｎ個のサンプルは、２ｎ個の可能なフランク位置を伴う（側腹位の）幅変調されたパルスを表す。
【０００９】
本発明の更なる目的は、ディジタルコード化された入力信号をパルス幅変調するための装置を提供することであり、そのような装置は、特に、両方の上記パルス幅変調器が、その出力信号が入力信号のサンプリングレートよりも大きいサンプリングレートを有するディジタルパルス幅変調器であり、上記更なるパルス幅変調器の出力信号が、サンプルレートをディジタルコード化された入力信号のサンプルレートまで減少させるデシメータに掛けられることを特徴とする。これに対し、最初に述べたディジタルパルス幅変調器の出力は（直接に又はＤＣ変換器を介して）装置の出力に印加され、更なるディジタルパルス幅変調器の出力は、２ｎ個のサンプルをマルチビット入力信号ワードと組み合わせるための一つのマルチビットワードへと変換するデシメータに対して印加される。他のワードに関しては、一つのマルチビット入力サンプルにより出力信号において複数の１ビットサンプルが得られるため、更なるパルス幅変調器のディジタル出力信号は、それを入力信号の２倍と組み合わせて歪み信号Ｓ−εを構成する前に、この出力信号のサンプルレートを入力信号のそれと等しくするために、デシメータへ印加される。
【００１０】
多くの場合、ディジタルコード化された（オーディオ）入力信号は、前述したようにディジタルパルス幅変調器に対して直接印加される場合には、非常に低いサンプルレートと非常に大きいワード長とを有している。入力信号のサンプルレートは、多くの場合、最高ベースバンド周波数の２倍よりも若干大きいが、幅変調された出力パルスの比率は、最高ベースバンド周波数よりも多数倍高くなければならない。このため、ディジタル入力信号は、それを更なるパルス幅変調器に対して印加する前に、サンプルレートを増大させるために補間器（アップサンプラ）に掛けられるものとするとよい。
【００１１】
（アップサンプリングされた）入力信号がパルス幅変調器に対して直接に印加される場合には、大きなワード長の信号により、変調器の出力信号の可能なフランク位置が非常に多くなる。従って、パルス幅変調器への入力リード中にマルチビットディジタルノイズシェーパ（ΣΔ−変調器）を挿入することが常套手段である。このノイズシェーパは、信号のワード長を実質的に減少させ、一方、同時に、ワード長減少に固有の量子化ノイズが対象の周波数帯域外の高い周波数へと形成される。ノイズシェーパが最初に述べた上記ディジタルパルス幅変調器の前に配置される本発明に係る装置は、更に、最初に述べた上記ディジタルノイズシェーパとほぼ同一の更なるディジタルノイズシェーパが更なるディジタルパルス幅変調器の前に配置されていることを特徴とする。このようにすると、確実に、第１のノイズシェーパと最初に述べたパルス幅変調器との組み合わせが、更なるノイズシェーパと更なるパルス幅変調器との組み合わせにより生成されるエラー信号とベースバンドにおいてほぼ等しいエラー信号を生成する。
【発明を実施するための最良の形態】
【００１２】
添付図面を参照しながら、本発明について説明する。
【００１３】
図１の装置は、アナログ入力信号のための入力端子２と、クロックパルスＣ１を受けるためのクロックパルス入力３と、均一なクロック制御パルス周波数及び入力信号のレベルに伴って変化するパルス幅を有するパルス列を供給するための出力端子４とを有する従来のアナログパルス幅変調器１を備えている。パルス周波数は、入力信号の最高周波数よりもかなり高い。例えば、５０乃至２００００Ｈｚのオーディオ信号の場合には、パルス周波数が３００ｋＨｚ乃至１０ＭＨｚになる場合がある。出力端子４でのパルス幅変調された信号は、従来のクラスＤパワー出力増幅器５を駆動するために使用される。パワー出力パルスは、インダクタ６とコンデンサ７とを備えるＬＣローパスフィルタに対して印加され、また、そのようにローパスフィルタ処理された信号がラウドスピーカ８を駆動する。
【００１４】
パルス幅変調器１の出力信号の低周波成分は、この変調器の入力信号に可能な限り等しくなければならない。しかしながら、この出願の導入部で述べたように、パルス幅変調器は、本質的に、特に入力信号の高い変調指数で例えば第２及び第３の高調波歪み等の非線形歪みをもたらす非線形要素である。その結果、パルス幅変調器１の入力信号がＳａで示される場合には、変調器の出力パルス列の低周波成分がＳａ＋εで示され得る。ここで、εは、変調器１によってもたらされる歪みを表している。
【００１５】
この歪みを低減するため、入力信号Ｓａは、パルス幅変調器１の入力端子に対して印加されず、更なるパルス幅変調器９の入力端子に対して印加される。この更なるパルス幅変調器も、クロックパルスＣ１を受けるクロックパルス入力１１と、パルス幅変調されたパルス列を供給するための出力端子１２とを有しており、構成が可能な限りパルス幅変調器１に等しい。その結果、出力パルスの低周波成分は、Ｓａ＋εとなる。即ち、出力パルスの低周波成分は、入力信号Ｓａがパルス幅変調器１の入力に印加された場合におけるパルス幅変調器１の出力信号にほぼ等しい。
【００１６】
パルス幅変調器９の出力信号Ｓａ＋εは、ベースバンド信号Ｓａ＋εをほぼ不変のままにするが信号の脈動特徴を除去するローパスフィルタ９ａを介して、減算器１３に対して印加され、当該減算器においてこの信号が入力信号Ｓａから差し引かれることにより、減算器の出力では、変調器９の出力信号中の歪みに対して逆の分離した歪み−εが現れる。その後、この分離した逆の歪みは、加算器１４において入力信号Ｓａに対して加えられ、それにより、逆の歪みを有する入力信号Ｓａ−εが得られる。そして、最終的に、この歪み信号は、パルス幅変調器１の入力端子２に印加される。この信号において信号成分Ｓａは、歪み成分−εを支配しているため、パルス幅変調器１は、その入力信号中の逆の歪み−εに対して相殺する歪みεを実質的に生成し、それにより、パルス幅変調器１の出力では歪みが実質的に減少した信号が生じる。即ち、更なるパルス幅変調器９及び減算手段１３，１４は、パルス幅変調器１によって生成される歪みを実質的に予め補償（事前補償）する歪みを生成する。
【００１７】
尚、他の方法として、減算器１３が、パルス幅変調器９の出力信号Ｓａ＋εから入力信号Ｓａを差し引くことにより、分離するが逆ではないエラー信号（誤り信号）εを生成してもよく、また、加算器１４の代わりに第２の減算器を使用して入力信号Ｓａからエラー信号εを差し引くことにより信号Ｓａ−εを生成してもよい。また、減算器１３が入力信号を２回受け取る（２Ｓａ）場合には、加算器１４が省かれ得る。しかしながら、このことは、減算器１３の＋入力への入力リードに係数２を伴うアナログ増幅器を導入すること意味しており、更なる非線形歪みが生じる虞がある。
【００１８】
図２の装置は、ディジタルパルス幅変調器１５を備えており、ディジタルコード化された入力信号Ｓｄを変換するようになっている。更なるディジタルパルス幅変調器１６は、変調器１５によってもたらされる非線形歪みを減少させる。歪みを減少させる原理は、アナログ信号に関して図１を参照して説明した原理と同じである。尚、ディジタルパルス幅変調器における非線形歪みは、アナログパルス幅変調器における場合よりも大きいため、図２の装置によって得られる歪み減少の必要性は大きい。また、ディジタルパルス幅変調装置では、補償されるべき多くの歪みが存在するため、歪みの減少はより効果的である。更に、ディジタルの実施では、信号演算が正確に規定され、従って、信号演算を簡単に同一にすることができる。
【００１９】
サンプリングレートｆｕ及びワード長ｎを有するディジタルコード化された入力信号Ｓｄは、更なるディジタルパルス幅変調器１６の入力１７に印加される。パルス幅変調器１６は、各ｎビット入力ワードを２ｎ個の１ビットサンプルからなる所定の列へと変換し、それにより出力信号のサンプリングレートが２ｎ・ｆｕとなる。２ｎ個の１ビットサンプルからなるそのような列はそれぞれ、その数がｎビット入力ワードの値に等しい一つの値（例えば「１」）を有するサンプルの連続する組を含んでいる。２ｎ個のパルスからなる列の残りのサンプルも連続しており他の値（「０」）を有している。同じことが、ディジタルパルス幅変調器１５の出力に当てはまる。
【００２０】
サンプルレート２ｎ・ｆｕを有するパルス幅変調器１６の出力パルスはデシメータ１９に印加され、このデシメータは、サンプルレートを入力信号Ｓｄのサンプルレートｆｕまで減少させる。デシメータ１９は、信号の更に高い周波数を妨げて（オーディオ）ベースバンドへと折り返すローパスフィルタ部分と、望ましくないサンプルを実際に削除する部分とを備えている。デシメータの出力信号は、サンプルレートｆｕのディジタルコード化されたマルチビット信号である。そのベースバンド信号は、Ｓｄ＋εにより表されてもよい。この場合、εは、パルス幅変調器１６によりもたらされるベースバンド歪みを表している。
【００２１】
入力信号Ｓｄには乗算器２０において２が掛けられる。図２の装置のディジタル実施において、これは、信号の各ディジタルワードを一つのあまり重要ではない０ビットだけ増加させることにより簡単に且つ正確に行われる。その後、減算器２１において、サンプルレートｆｕを有する出力信号Ｓｄ＋εが乗算器２０の出力信号２・Ｓｄから差し引かれ、この減算結果２・Ｓｄ−（Ｓｄ＋ε）＝Ｓｄ−εがパルス幅変調器１５の入力２５に印加される。その結果、図１に関して既に述べたように、パルス幅変調器１５内において生成される歪みは、パルス幅変調器１５の入力信号中の逆の歪みによって実質的に予め補償される。
【００２２】
以下の段落では、図３に示される装置について説明する。この図において、図２の要素に対応する要素には同じ参照符号が与えられている。
【００２３】
図２の装置において、出力１８におけるパルス幅変調されたパルスのレートｆｕは、入力１７に印加されるディジタルコード化された入力信号Ｓｄのサンプルレートに等しい。実際には、多くの場合、変調されるべき信号のサンプルレートは、パルス幅変調された出力信号のパルスレートにおいては非常に小さい最高信号周波数の２倍よりもほんのわずかだけ大きい値である。例えば、オーディオ用途においては、多くの場合、サンプルレートｆｓが４４．１ｋＨｚであるが、パルス幅変調された出力信号のパルスレートは２．５ＭＨｚよりも大きい。図３の装置において、これは、装置の入力リードにアップサンプラ２２を挿入することにより解決される。その結果、オーディオ用途においてはアップサンプル率が例えば１６に等しくなる場合があり、これにより、１６×４４．１ｋＨｚ＝７０５．６ｋＨｚのアップサンプルレートｆｕが得られる。
【００２４】
図２の装置の更なる制限は、入力信号のワード長が、出力における一つの幅変調されたパルスを形成する１ビットサンプルの数２ｎを決定し、これがしばしば非常に大きな値を与えるということである。２０ビットという通常のオーディオワード長を用いると、一つの単一出力パルスを形成する１ビットサンプルの数が２２０＝１０４８５７６個となる。この問題を解決するための標準的な方法は、パルス幅変調器１５の前方においてマルチビットΣΔ変調器２３を使用することである。このとき、本発明においては、同一のマルチビットΣΔ変調器２４がパルス幅変調器１６の前方に配置される。これらのΣΔ変調器は、例えば２０ビットの入力ワード長を例えばｎ＝６ビットの出力ワード長へ変換するワード長減少器として動作し、それにより、出力信号の一つのパルスを形成するサンプルの数２ｎが２ｎ＝６４という妥当な値まで減少させられる。良く知られているように、ワード長を減少させるためにΣΔ変調器を使用する利点は、ワード長減少に固有の量子化ノイズ（量子化雑音）が対象の周波数帯域を上回る高い周波数に形成されるという点である。
【００２５】
既に述べたように、パルス幅変調器１５，１６は互いに全く同等にされることが好ましく、また、可能な限り効果的にエラーを予め補償（事前補償）するために、同じことがノイズシェーパ（ΣΔ変調器）２３，２４にも当てはまる。同じ理由により、図３の装置は、ノイズシェーパ２４、パルス幅変調器１６、デシメータ１９の遅延を補償するディジタル遅延器２６を備えている。図２においても、パルス幅変調器１６及びデシメータ１９の遅延を補償するために乗算器２０の入力リード又は出力リードに同様の遅延器が挿入されてもよい。
【００２６】
図４は、１．３ｋＨｚのディジタルコード化された正弦波入力信号が図３の装置に印加される場合における本発明に係る装置の有効性を表すいくつかのスペクトルグラフを示している。
【００２７】
図４ａは、クリーンな入力信号Ｓｄのスペクトルを示している。
【００２８】
図４ｂは、クリーンな入力信号Ｓｄがノイズシェーパ２３の入力に印加される際の当該ノイズシェーパの出力信号のスペクトルを示している。高い周波数に形成される量子化ノイズがはっきりと認められる。オーディオ周波数帯域における信号対雑音比は、約１００．３ｄＢである。
【００２９】
図４ｃは、パルス幅変調器１５の出力信号のスペクトルを示している。この場合も、クリーンな入力信号Ｓｄがノイズシェーパ２３の入力に印加され、そのため、事前補償が適用されない。非線形パルス幅変調に起因して大きな信号歪みが存在する。特に、第２及び第３の高調波歪みがはっきりと認められる。この場合、オーディオ周波数帯域における全体の高調波歪みは、−４３．８ｄＢまで増大させられている。
【００３０】
図４ｄは、クリーンな入力信号Ｓｄがノイズシェーパ２４の入力に印加される場合におけるパルス幅変調器１５の出力信号のスペクトルを示している。この場合、事前補償が機能する。非線形歪み、特に第２の高調波歪みが実質的に減少させられる。このとき、オーディオ周波数帯域における全体の高調波歪みは、−７８．２ｄＢである。
【００３１】
図面に示される前述した本発明の実施の形態は、例示的で且つ非限定的な意味に解釈されるように意図されている。当業者は、添付の請求項に規定される本発明の範囲から逸脱することなくこれらの実施の形態に対して様々な変更を行うことができる。例えば、図１において、ローパスフィルタ９ａは、パルス幅変調器の出力リード１２ではなく、減算器１３の出力リード又は加算器１４の出力リードに配置されていてもよい。また、図３において、減算器２１の＋入力への信号は、この信号中に存在する高周波量子化ノイズを減少させるためにローパスフィルタが使用される場合、ノイズシェーパ２４の出力から全体的に又は部分的に引き出されてもよい。
【図面の簡単な説明】
【００３２】
【図１】アナログ信号をパルス幅変調するための本発明に係る装置である。
【図２】ディジタル信号をパルス幅変調するための本発明に係る装置である。
【図３】ディジタル信号をパルス幅変調するための本発明に係る第２の装置である。
【図４】図３に示される装置に関する本発明の利点を示すスペクトルグラフである。
【図１】
2008523648.tif 000003
【図２】
2008523648.tif 000004
【図３】
2008523648.tif 000005
【図４Ａ】
2008523648.tif 000006
【図４Ｂ】
2008523648.tif 000007
【図４Ｃ】
2008523648.tif 000008
【図４Ｄ】
2008523648.tif 000009
【国際調査報告】
2008523648.tif 000010
2008523648.tif 000011
2008523648.tif 000012