(57)【要約】  データ伝送モジュールは、モジュラープラットフォーム内のバックプレーンに受け入れられかつ接続されるコネクタを含む。データ伝送モジュールは、また、ボードにあるスロット内に受け入れられかつ接続されるとき、ボードと同一平面になる他のコネクタも含む。データ伝送モジュールは、さらに、コネクタを介し、ボードとバックプレーンとの間でデータをやり取りするための１つまたはそれ以上のデータ伝送インターフェースをも含む。【選択図】なし
2008545257.tif 000002
【特許請求の範囲】
【請求項１】
ワイヤ相互接続物品であって、
一の結合パッド上に配置される一のソルダーバンプであって、一の第１の金属と、約５０ナノメートルから約１ミクロンまでの範囲の一の粒径とを含むソルダーバンプと、
前記ソルダーバンプと接触する一のワイヤ相互接続と、
を含むワイヤ相互接続物品。
【請求項２】
前記ワイヤ相互接続は、前記第１の金属と実質的に同じ金属を含む、請求項１に記載のワイヤ相互接続物品。
【請求項３】
前記ワイヤ相互接続は、約２０ミクロンから約１２０ミクロンまでの範囲の厚みを有する、請求項１に記載のワイヤ相互接続物品。
【請求項４】
前記ワイヤ相互接続は、約４０ミクロンから約１０６ミクロンまでの範囲の厚みを有する、請求項１に記載のワイヤ相互接続物品。
【請求項５】
前記ワイヤ相互接続は、一のシード層シェルと一のめっきコアとの一の複合物を含む、請求項１に記載のワイヤ相互接続物品。
【請求項６】
前記ワイヤ相互接続は、約０．５：１と５：１との間の一のアスペクト比を有する、請求項１に記載のワイヤ相互接続物品。
【請求項７】
前記ワイヤ相互接続を包囲する一のワイヤテンプレートをさらに含む、請求項１に記載のワイヤ相互接続物品。
【請求項８】
前記ワイヤ相互接続は、銀、銅、金、一の金−スズ合金、Ａｕ８０Ｓｎ２０、スズ、スズ−銀、および、その組み合わせから選択される一の金属または合金である、請求項１に記載のワイヤ相互接続物品。
【請求項９】
プロセスであって、
一の基板上に一のナノ粒子はんだペーストを形成する工程と、
前記ナノ粒子はんだペーストと一のワイヤ相互接続とを接触させる工程と、
前記ナノ粒子はんだペーストをリフローすることにより、一のワイヤ相互接続物品を形成する工程と、
を含むプロセス。
【請求項１０】
前記ナノ粒子はんだペーストを形成する工程は、前記ナノ粒子はんだペーストを形成する工程より後に実行され、前記ナノ粒子はんだペーストは、約２ｎｍから約５０ｎｍまでの範囲内の平均粒径を含む、請求項９に記載のプロセス。
【請求項１１】
前記ナノ粒子はんだペーストは、前記ワイヤ相互接続と実質的に同じ金属である一の金属を含み、リフローする工程は、一のリフロー第１温度で実行され、その後、前記ソルダーバンプは、前記リフロー第１温度より高い一のリフロー第２温度を有する、請求項９に記載のプロセス。
【請求項１２】
前記ワイヤ相互接続を一のホルダに形成する工程をさらに含み、前記ワイヤ相互接続を形成する工程は、前記ワイヤ相互接続をめっきする工程、前記ワイヤ相互接続を前記ホルダの貫通孔に挿入する工程、および、それらの一の組み合わせから選択される、請求項９に記載のプロセス。
【請求項１３】
前記ソルダーバンプおよびワイヤ相互接続物品を一の第１レベル取付基板、一の第２レベル取付基板、一のインターポーザ、一のマザーボード、および、それらの組み合わせから選択される一の基板に結合する工程をさらに含む、請求項９に記載のプロセス。
【請求項１４】
一のマイクロエレクトロ二クス素子パッケージを組み立てる方法であって、
一のハンダ前駆物質を一のダイ活性表面上に形成する工程であって、前記はんだ前駆物質は、約２０ｎｍ以下の範囲の一の粒径を含む一の第１の金属を含み、前記はんだ前駆物質は、約４００度以下の一の融解温度を含む工程と、
前記ダイを一の取付基板に結合させる工程と、
を含む方法。
【請求項１５】
ダイを結合する前、ダイを結合中、ダイを結合後、および、それらの一の組み合わせのリフローから選択される、前記はんだ前駆物質をリフローする工程をさらに含む、請求項１４に記載の一のマイクロエレクトロニクス素子パッケージを組み立てる方法。
【請求項１６】
前記ダイに一の一体化熱分散部材を接続することをさらに含む、請求項１４に記載の一のマイクロエレクトロニクス素子パッケージを組み立てる方法。
【請求項１７】
一のマイクロエレクトロ二クス素子を操作する方法であって、
一のソルダーバンプおよびワイヤ相互接続物品に一の電流を通す工程であって、前記電流は、ソルダーバンプと一の結合パッド上に配置される一のソルダーバンプを含む前記マイクロエレクトロ二クス素子の範囲にあり、前記ソルダーバンプは、一の第１の金属と、約５０ナノメートルから約１ミクロンの範囲の一の粒径とを含み、一のワイヤ相互接続が前記ソルダーバンプと接触する、方法。
【請求項１８】
前記ソルダーバンプおよびワイヤ相互接続物品は、一のダイ結合パッドと接触し、前記電流の密度は、１０３ａｍｐ／ｃｍ２と１０６ａｍｐ／ｃｍ２との間である、請求項１７に記載の方法。
【請求項１９】
前記ソルダーバンプおよびワイヤ相互接続物品は、一のダイ結合パッドと接触し、前記電流の密度は、１０３ａｍｐ／ｃｍ２と１０６ａｍｐ／ｃｍ２との間であり、前記ソルダーバンプに一の電流を通す工程は、一のプロセッサを前記マイクロエレクトロ二クス素子として動作させることを含む、請求項１７に記載の方法。
【請求項２０】
コンピュータシステムであって、
一の取付基板上に配置される一のマイクロエレクトロ二クスダイと、
前記マイクロエレクトロ二クスダイを前記取付基板に接続する一のソルダーバンプであって、約５０ナノメートル（ｎｍ）から約２０マイクロメートル（μｍ）以下までの一の範囲の一の粒径を有する一の第１の金属を含み、約４００度以下の一の融解温度を含むはんだ組成と、
前記ダイに接続されるダイナミックランダムアクセスデータ記憶と、
を含むコンピュータシステム。
【請求項２１】
前記システムは、一のコンピュータ、一のワイヤレスコミュニケータ、一のハンドヘルドデバイス、一の自動車、一の機関車、一の航空機、一の船舶、一の宇宙船の１つ内に配置されている、請求項２０に記載のコンピュータシステム。
【請求項２２】
前記マイクロエレクトロ二クスダイは、一のデータ記憶デバイス、一のデジタルシグナルプロセッサ、一のマイクロコントローラ、一の特定用途向け集積回路、および、一のマイクロプロセッサから選択される、請求項２０に記載のコンピュータシステム。
【発明の詳細な説明】
【関連出願】
【０００１】
本特許出願は、２００５年６月３０日に出願の米国特許出願番号第１１／１７３，９３９号からの優先権の恩恵を請求し、参照によりここに組み込む。
【技術分野】
【０００２】
開示される実施形態は、マイクロエレクトロニクス素子パッケージングに用いられるナノサイズのはんだペースト組成物に関する。
【背景技術】
【０００３】
集積回路（ＩＣ）ダイは、さまざまな作業を処理するためのプロセッサへと作り上げられることがよくある。ＩＣ動作により、ダイパッケージ内では常に熱生成および熱膨張応力が生じる。高融点はんだは、ダイ内の高密度回路により生じる高動作温度に耐えるとはいえ、半導電性ダイと有機基板との間の熱膨張係数（ＣＴＥ）の不一致により、高熱―機械的応力を生じ得る高処理温度を必要とする。一方、低融点はんだでは、エレクトロマイグレーションがさらにより簡単に起きる。また、２つの異なる金属であるソルダーバンプと結合パッドとの間に腐食が発生し得る。
【発明を実施するための最良の形態】
【０００４】
以下の記載は、上、下、第１、第２などの用語を含むが、それらは、説明の目的のみで使用されるのであって、限定として解釈されることにはなっていない。本願明細書中に記載されるデバイスまたは物品の実施形態は、多くの位置および向きで製造されるか、使用されるか、または、出荷され得る。用語「ダイ」および「チップ」は、一般的に、様々なプロセス動作により所望の集積回路デバイスへと変形される基本的なワークピースである物体のことを指す。ダイは、通常はウェーハから個別化され、ウェーハは、半導電性、非導電性、または、導電性および非導電性材料の組み合わせから生成され得る。ボードは、一般的に、ダイの取付基板となる樹脂含浸処理された繊維ガラス構造体である。
【０００５】
一実施形態は、ナノはんだに埋め込まれたワイヤ相互接続に関する。ナノはんだは、約２ナノメートル（ｎｍ）から約５０ｎｍの範囲内の直径を有する金属粒子を含むはんだペーストから得られる。したがって、はんだペーストは、リフローされ、約５０ナノメートル（ｎｍ）から約２０マイクロメートル（μｍ）の範囲内の結晶粒径になる。一実施形態は、実質的に同じ金属であるワイヤ相互接続とナノはんだとを含む。「実質的に同じ金属」であることにより、実質的に、同じ金属または合金の化学組成であることを意味する。したがって、一実施例は、実質的に同じ金属であるワイヤ相互接続およびナノはんだの存在により実現する電流密度でデバイスを操作する方法を含む。一実施形態では、デバイスに適した電流密度は、１０６ａｍｐ／ｃｍ２までである。
【０００６】
同様の構造には同様の参照符号が付された図を参照されたい。構造およびプロセスの実施形態をより明確に示すべく、本願明細書中に含まれる図面は、実施形態の線図表現である。したがって、実施形態の本質的な構造は含みつつも、例えば、顕微鏡写真における製作された構造の実際の外観は異なってよい。さらに、図面は、実施形態を理解するのに必要な構造のみを示す。従来知られている付加的構造は、図面の明瞭さを維持するために含んでいない。
【０００７】
図１Ａは、一実施形態に従う処理中のマイクロエレクトロニクス素子１００の断面図である。プロセッサであり得るダイなどの基板１１０は、基板１１０から外界への電気通信のための結合パッド１１２を含む。マイクロエレクトロ二クス素子１００は、結合パッド１１２を露出するパターン化マスク１１４により処理されるように示されている。
【０００８】
一実施形態では、結合パッド１１２は、いくつかのメタライゼーション層のいずれか１つと接触し得る銅の上部メタライゼーション層である。例えば、マイクロエレクトロニクス素子における金属の１つ（図示されていないＭ１）のようなメタライゼーション層が結合パッド１１２と電気的接触を成す。他の例では、金属２（図示されていないＭ２）のようなメタライゼーション層が結合パッド１１２と電気的接触を成す。Ｍ２は、Ｍ１との電気的接触を成す。他の例では、金属３（図示されていないＭ３）のようなメタライゼーション層が結合パッド１１２と電気的接触を成す。Ｍ３は、Ｍ２と電気的接触を成し、次に、Ｍ１と電気的接触を成す。他の例では、金属４（図示されていないＭ４）などのメタライゼーション層が結合パッド１１２と電気的接触を成す。Ｍ４はＭ３と電気的接触を成す。Ｍ３は、Ｍ２と電気的接触を成し、次にＭ１と電気的接触を成す。他の例では、金属５(図示されていないＭ５）などのメタライゼーション層が結合パッド１１２と電気的接触を成す。Ｍ５は、Ｍ４と電気的接触を成す。Ｍ４は、Ｍ３と電気的接触を成す。Ｍ３は、Ｍ２と電気的接触を成し、次にＭ１と電気的接触を成す。その他の例では、金属６（図示されていないＭ６）などのメタライゼーション層が結合パッド１１２と電気的接触を成す。Ｍ６は、Ｍ５と電気的接触を成す。Ｍ５は、Ｍ４と電気的接触を成す。Ｍ４は、Ｍ３と電気的接触を成す。Ｍ３は、Ｍ２と電気的接触を成し、次にＭ１と電気的接触を成す。他の例では、金属７（図示されていないＭ７）などのメタライゼーション層が結合パッド６１２と電気的接触を成す。Ｍ７は、Ｍ６と電気的接触を成す。Ｍ６は、Ｍ５と電気的接触を成す。Ｍ５は、Ｍ４と電気的接触を成す。Ｍ４は、Ｍ３と電気的接触を成す。Ｍ３は、Ｍ２と電気的接触を成し、次にＭ１と電気的接触を成す。本開示により、様々な半導体基板構造が様々な実施形態に適用可能であることが明らかになる。
【０００９】
図１Ｂは、さらなる処理後の図１Ａに示されるマイクロエレクトロ二クス素子１０１の断面図である。一実施例におけるパターン化されたマスク１１４は、本開示に記載される様々な実施形態に従う、ナノ粒子はんだペースト粉１１６のようなナノ粒子はんだペースト１１６で充填されているパターン化フォトレジストである。
【００１０】
一実施形態では、ナノ粒子はんだペースト１１６は、処理中のナノ粒子はんだペースト１１６のための揮発性バインダおよびフラックス溶媒を含む。一実施形態では、パターニング自体を行わず、むしろ、融解ナノ粒子はんだ（以後ナノはんだ）ペーストは、被覆状になり、十分な温度まで加熱する間に、フラックス溶媒は、流体化して優先的に結合パッド１１２を濡らし、優先的に基板１１０を疎水性にする、すなわち、結合パッド１１２を濡らすようには基板１１０を濡らさない。基板１１０は、半導電性、誘電性、および、その組み合わせであってよい。
【００１１】
図１Ｃは、さらなる処理後の図１Ｂに示されるマイクロエレクトロニクス素子１０２の断面図である。この実施形態では、パターン化されたマスク１１４は、取り除かれている。パターン化マスク１１４を除去することは、基板１１０からそれを引き剥がすことで成しえられ、それによって結合パッド１１２の真上に不連続な島状構造として形成されるナノはんだペースト１１６が残る。
【００１２】
図２は、図１Ｃに示されるマイクロエレクトロニクス素子の一部の拡大である。図２は、図１Ｃに示される破線２内の領域を取り出したものである。図２は、はんだペーストマトリックス２２０内の金属粒子組成物２１８としての金属粒子組成物前駆体を表す。金属粒子組成物２１８は、本開示に記載される金属粒子組成物実施形態の１つを含む。はんだペーストマトリックス２２０は、実質的に、金属粒子組成物２１８を腐食および／または酸化の影響から保護するので、金属粒子組成物２１８は、リフロー中の実質的な粒子成長に耐え得る。一実施形態では、リフロー後の金属粒子組成物２１８は、約５０ｎｍから約２０μｍ以下までの範囲内の粒径を有する。
【００１３】
一実施形態では、金属粒子組成物２１８は、約２ｎｍから５０ｎｍまでの範囲内のサイズを有する粒子を含む。一実施形態では、金属粒子組成物２１８は、約１０ｎｍから約３０ｎｍまでの範囲内のサイズを有する粒子を含む。一実施形態では、金属粒子組成物２１８は、約２０ｎｍの約９８％以下の範囲のサイズを有する粒子を含む。
【００１４】
粒径の実施形態なので、固体から固相へと移行させる金属粒子組成物の金属粒子の核生成は、約４００度あるいはそれより低い温度で始まる可能性がある。例えば、金においては、約３００度で固体から固相への移行が認められる。
【００１５】
一実施形態では、金属粒子組成物２１８は、約４００度以下の融解温度を含む。金属のタイプおよび粒径次第では、金属粒子組成物２１８は、数百度の融解温度で変化し得る。例えば、固体金の融解温度は、約１０６４度である。固体金が本願明細書に記載されるナノサイズ粒子に形成される場合、融解温度は約３００度まで下げることができる。
【００１６】
一実施形態では、金属粒子組成物２１８は、粒径が約２０ｎｍ以下の範囲内である第１の金属を含み、この第１の金属は、純粋な金属または肉眼的に単相の合金として単独で存在する。一実施形態では、金属粒子組成物２１８は、銀（Ａｇ）を含む。一実施形態では、金属粒子組成物２１８は、銅（Ｃｕ）を含む。一実施形態では、金属粒子組成物２１８は、金（Ａｕ）を含む。一実施形態では、金属粒子組成物２１８は、金−スズ合金（Ａｕ８０Ｓｎ２０）を含む。一実施形態では、金属粒子組成物２１８は、スズ（Ｓｎ）を含む。一実施形態では、金属粒子組成物２１８は、上記金属粒子組成物の少なくとも２つの組み合わせを含む。一実施形態では、金属粒子組成物２１８は、上記金属粒子組成物の少なくとも３つの組み合わせを含む。
【００１７】
一実施形態では、金属粒子組成物２１８は、コア構造体としてのＡｕと、シェル構造体としてのＳｎとを有するＡｕ８０Ｓｎ２０はんだ合金を含む。一実施形態では、第１の金属は、銀を含み、シェル構造体は、銅、金、鉛、および、スズから選ばれる。一実施形態では、コア構造体は、金を含み、シェル構造体は、銅、銀、鉛、スズから選ばれる。一実施形態では、コア構造体は、鉛を含み、シェル構造体は、銅、銀、金、および、スズから選ばれる。一実施形態では、コア構造体は、スズを含み、シェル構造体は、銅、銀、金、および、鉛から選ばれる。一実施形態では、上記コア構造体およびシェル構造体の金属粒子組成物のいずれかは、シェル構造体より多い分量のコア構造を含む。
【００１８】
一実施形態では、コア構造体は、第１の融解温度を有し、シェル構造体は、第１の融解温度より低い第２の融解温度を有する。この実施形態では、コア構造体は金であり、シェル構造体はスズであってよい。
【００１９】
一実施形態では、金属粒子組成物は、コアおよびマルチシェル構造である。一実施形態では、金属粒子組成物は、第１の部分および第２の部分に含むが、構造は、コアシェル構造より不均質な塊である。
【００２０】
図３Ａは、一実施形態に従う処理中の相互接続テンプレート３００の断面図である。相互接続基板３２２は、複数のバイアを備え、その１つが参照符号３２４で示される。一実施形態では、相互接続基板３２２は、ポリイミド材料などの層間絶縁膜層（ＩＬＤ）材料である。相互接続テンプレート３００の処理は、バイア３２４内での相互接続の形成を含む。
【００２１】
一実施形態では、相互接続基板３２２は、マスク（図示せず）でパターン化され、複数のバイア３２４は、マスクによるエッチングなどの処理、または、バイア３２４の形成およびマスクのパターン化を同時に行うためのマスクへのレーザードリルにより形成される。バイア３２４を形成するパンチングプロセスなどの他の処理も含まれ得る。
【００２２】
一実施形態では、バイア３２４は、バイア３２４内にシード層３２６を形成することにより作製される。マスクがあると、バイア３２４内以外のどこかにシード層が蒸着する妨げとなる。一実施形態では、シード層３２６は、シード金属の化学蒸着（ＣＶＤ）により形成される。例えば、相互接続が銅であるべき場合は、ＣＶＤ銅プロセスは、バイア３２４を充填する銅の電着に備え、シード層３２６を形成するためのプラズマ条件の下で実行される。一実施形態では、シード層３２６がバイア３２４に沿って実質的に均一に蒸着されるよう、バイア３２４の両側に角度のついた物理蒸着（ＰＶＤ）が実行される。ＰＶＤプロセスがシード層３２６を形成するために用いられる場合には、マスク溶媒によって洗い落とすか、または、他の適切な従来のマスク除去プロセスの後に、マスクが除去され得る。
【００２３】
図３Ｂは、一実施形態に従うさらなる処理後の図３Ａに示される相互接続テンプレートの断面図である。相互接続基板３２２は、さらなる処理に備えバイア３２４内に配置されるシード層３２６を含む。一実施形態では、バイア３２４は、バイア３２４内のシード層３２６上にワイヤ相互接続３２８の電気めっきを施すことにより充たされている。
【００２４】
一実施形態では、それぞれのワイヤ相互接続３２８は、約２０μｍから約１０６μｍまでの範囲内の厚みを有する。一実施形態では、ワイヤ相互接続３２８は、約４０μｍの厚みを有する。相互接続の厚みは、シード層３２６を含み得る。
【００２５】
弾性相互接続は、ソルダーバンプとの接続が破断せずに屈曲（いわゆる弾性）できる相互接続を形成することにより得られる。弾性相互接続は、どちらの構造に対しても実質的に同じ金属を用いることにより得られる。弾性相互接続は、また、両構造のための実質的に同じ金属との接続において高さ対幅のアスペクト比を用いても得ることができる。一実施形態では、ワイヤ相互接続３２８は、約０．５：１から約５：１までの範囲の高さ対幅のアスペクト比を有する。一実施形態では、ワイヤ相互接続３２８は、約１：１から約４：１までの範囲の高さ対幅のアスペクト比を有する。一実施形態では、ワイヤ相互接続３２８は、約２：１から約３：１までの範囲の高さ対幅のアスペクト比を有する。一実施形態では、ワイヤ相互接続３２８は、約３．５：１の高さ対幅のアスペクト比を有する。
【００２６】
図４は、一実施形態に従う処理中の相互接続テンプレート４００の断面図である。一実施形態では、相互接続テンプレート４００は、相互接続基板４２２およびワイヤ相互接続４２８を含む。本実施形態では、ワイヤ相互接続４２８は、該ワイヤ相互接続４２８をバイア４２４へと物理的に挿入することにより相互接続テンプレート４２２内に充填されているワイヤである。一実施形態では、めっきは、バイア４２４に第１の無電界めっきを施し、その後バイア４２４を充填すべく電気めっきを施すことにより実行される。
【００２７】
図５は、一実施形態に従う処理中の相互接続テンプレート５００の断面図である。相互接続基板５２２は、複数のバイアを備え、その１つが参照符号５２４で示される。一実施形態では、相互接続基板５２２は、ポリイミド材料などの層間絶縁膜層（ＩＬＤ）材料である。本実施形態では、ワイヤ相互接続５２８は、ワイヤ相互接続５２８をバイア５２４に物理的に挿入することにより相互接続テンプレート５２２に充填されているワイヤである。一実施形態では、バイア５２４は、ワイヤ相互接続５２８の電気めっきにより充填されている。
【００２８】
処理により、上面５２１および下面５２３を有する相互接続基板５２２におけるワイヤ相互接続５２８を得た。ワイヤ相互接続５２８は、相互接続基板５２２の上および下の少なくとも１つに延びる。一実施形態では、相互接続基板５２２は、相互接続５２８を露出させるようエッチバックされている。
【００２９】
図１Ｄは、さらなる処理後の図１Ｃに示されるマイクロエレクトロ二クス素子１０３の断面図である。基板１１０、結合パッド１１２、および、ナノはんだペースト１１６は、図５に表される相互接続テンプレート５００に配置されるワイヤ相互接続５２８のようなワイヤ相互接続１２８と接触する。一実施形態では、ワイヤ相互接続１２８は、銀を含む。一実施形態では、ワイヤ相互接続１２８は、銅を含む。一実施形態では、ワイヤ相互接続１２８は、金を含む。一実施形態では、ワイヤ相互接続１２８は、金―スズ合金Ａｕ８０Ｓｎ２０を含む。一実施形態では、ワイヤ相互接続１２８は、スズを含む。一実施形態では、ワイヤ相互接続１２８は、上記金属および合金の組み合わせを含む。一実施形態では、本開示に記載されるワイヤ相互接続実施形態のいずれでもナノはんだペースト１１６と接触する。
【００３０】
一実施形態では、ナノはんだペースト１１６は、処理中にペーストと混ざり合うフラックス溶媒を含む。一実施形態では、フラックス溶媒は、加熱中のはんだペースト１１６において活性化する。一実施形態では、フラックス溶媒は、約１５０度以上で活性化するスルフォンアミドである。一実施形態では、フラックスは、例えば約１００度から約３００度までの低温で活性化し得る。
【００３１】
図１Ｅは、さらなる処理後の図１Ｄに示されるマイクロエレクトロニクス素子１０４の断面図である。例えば図２に示されるはんだペーストマトリックス２２０などのはんだペーストマトリックスが揮発する間にリフロー処理は始まっており、金属粒子組成物２１８などの金属粒子組成物が約５０ｎｍから約２０μｍ以下の範囲内の粒径を有するソルダーバンプ１１７にリフローされている。基板１１０をワイヤ相互接続１２８に結合するための記載されるリフロープロセスは、マイクロエレクトロニクス素子パッケージを組み立てる方法に先行してよい。一実施形態では、プロセスは、マイクロエレクトロニクス素子パッケージの他の熱処理と同時であってよい。一実施形態では、プロセスは、金属粒子組成物ダイ取付実施形態の形成を含むマイクロエレクトロ二クス素子パッケージの組み立てのいくつかの要素に続いてもよい。これらおよび他の実施形態は、以降に述べる。
【００３２】
図１Ｆは、さらなる処理後の図１Ｄに示されるマイクロエレクトロ二クス素子１０５の断面図である。一実施形態では、相互接続基板１２２は、ワイヤ相互接続１２８が所定の位置にはんだ付けされた後に溶解し得る材料であってよい。一実施形態では、相互接続基板１２２は、アンダーフィル材料としての役目を果たす低ｋ誘電材料である。一実施形態では、相互接続基板１２２は、ソルダーバンプ１１７のリフロー中に軟化され得る。
【００３３】
一実施形態では、結合パッド１１２は、実質的に正方形の設置面積、および、約１０６μｍの端面積を有する。一実施形態では、２つの隣接する結合パッド１１２のピッチは、約１７５μｍである。相互接続基板テンプレート１２２は、結合パッド幅およびピッチマッチング構成を有する所与の基板と実質的に嵌合する。
【００３４】
マイクロエレクトロ二クス素子１０５は、ワイヤ相互接続１２８およびリフローされたソルダーバンプ１１７を介し基板１１０に結合される取付基板１３０を含む。一実施形態では、取付基板１３０は、取付基板結合パッド１３２および取付基板ソルダーバンプ１３４を有する第２レベル基板である。一実施形態では、取付基板ソルダーバンプ１３４は、ワイヤ相互接続１２８と実質的に同じ金属または合金であり、リフローされたナノはんだであり得る。したがって、ソルダーバンプとワイヤ相互接続の材料が実質的に同じ金属および合金であることから、著しいエレクトロマイグレーションは、回避される。同様に、リフローされるナノソルダーバンプおよびワイヤ相互接続の材料が実質的に同じ金属および合金であることから、熱不整合が実質的に回避される。
【００３５】
図６は、一実施形態に従うパッケージ６００の断面図である。プロセッサとなり得るダイなどの基板６１０は、基板６１０から外界への電気通信のための結合パッド６１２を含む。一実施形態では、結合パッド６１２は、いくつかのメタライゼーション層のいずれか１つと接触できる銅の上部メタライゼーション層である。本開示に記載される様々な実施形態に従うリフローナノソルダーバンプ６１７は、基板６１０およびワイヤ相互接続６２８に接着される。
【００３６】
一実施形態では、各ワイヤ相互接続６２８は、約２０μｍから約１０６μｍまでの範囲内の厚みを有する。一実施形態では、ワイヤ相互接続６２８は、約４０μｍの厚みを有する。一実施形態では、ワイヤ相互接続６２８は、約０．５：１から約５：１までの範囲内の高さ対幅アスペクト比を有する。一実施形態では、ワイヤ相互接続６２８は、約１：１から約４：１までの範囲内の高さ対幅アスペクト比を有する。一実施形態では、ワイヤ相互接続６２８は、約２：１から約３：１までの範囲内の高さ対幅アスペクト比を有する。一実施形態では、ワイヤ相互接続６２８は、約３．５：１の高さ対幅アスペクト比を有する。
【００３７】
パッケージ６００は、取付基板結合パッド６３２を介し基板６１０と連通する取付基板６３０を含む。取付基板結合パッド６３２は、取付基板ソルダーバンプ６３４によりワイヤ相互接続６２８にはんだ付けされる。取付基板ソルダーバンプ６３４は、また、本開示に記載されるいずれかの実施形態に従うリフローナノはんだから得られる。
【００３８】
一実施形態では、取付基板６３０は、プロセッサのインターポーザなどの第２レベル基板である。取付基板６３０は、マザーボードなどのボードに取り付けるためのボードバンプ６３６によりさらに隆起する。
【００３９】
図７は、一実施形態に従う処理中のマイクロエレクトロ二クス素子７００の断面図である。デバイス７００は、複数のダイ結合パッド７１２を含むダイ７１０を含む。リフローナノソルダーバンプ７１７は、ダイ７１０を他の電気的接続部に接続する。デバイス７００は、本開示に記載されるワイヤ相互接続実施形態のいずれかに従うワイヤ相互接続７２８を含む。ワイヤ相互接続７２８は、本開示に記載されるナノはんだペースト実施形態のいずれかに従うナノはんだペーストから得られたリフローソルダーバンプ７１７を介し取付基板７３０に接続される。
【００４０】
一実施形態では、デバイス７００は、ボードバンプ７３６およびマザーボードのようなボード７３８を含む。一実施形態では、ダイ７１０は、熱インターフェース７４０により一体化熱分散部材（ＩＨＳ）のようなヒートシンク７４２と結合される。相互接続テンプレート７２２も、一実施形態に従い示される。相互接続テンプレート７２２は、ダイ７１０と取付基板７３０との間の電気的接触を保護すべく軟化されてリフローされ得るアンダーフィル材料としての役目も果たすよう示される。
【００４１】
本開示に記載されるバンプ実施形態は、ワイヤ・ボンディング技術にも適用され得る。融点が約４００度またはそれより下の範囲で始まるとき、ワイヤ・ボンディングのプロセスは、ワイヤ・ボンディングデバイスの熱割当量を節約する条件の下で実行される。さらに、ボンディングワイヤは、ナノはんだ組成物と実質的に同じ金属または合金であってよい。
【００４２】
図８は、様々な実施形態に従うプロセスフローチャート８００である。ナノはんだペーストの処理は、ダイ接着および／またはソルダーバンプを形成するプロセスの間、および、パッケージダイを組み立てる方法の間にそれぞれ実行される。
【００４３】
８１０において、ナノはんだペースト実施形態は、本願明細書中に記載される実施形態のいずれかに従う基板上にパターン化される。
【００４４】
８２０において、ワイヤ相互接続は、本願明細書中に記載される実施形態のいずれかに従う相互接続テンプレート内に形成される。８１０と８２０との間では、プロセスは、８１１または８２１を介し、どちらかの方向へ流れる。
【００４５】
８３０において、ナノはんだ組成物は、基板上にリフローされる。例として、図１Ｅでは、リフローされたナノはんだから得られたバンプ１１７は、個別の金属の融点よりかなり低い温度で、金属組成物をマクロスコピックな集合体として形成するよう示されている。８３１では、工程は、ナノ粒子はんだペーストをリフローするプロセスから、ダイをパッケージに組み立てる方法まで進むことができる。８３２では、１つのプロセス実施形態が完了する。
【００４６】
オプションとして、ワイヤボンディング技術では、ダイ上でナノ粒子はんだペースト粉をパターン化するプロセスは、ワイヤボンディングソルダーバンプをダイ上に配置する間に連続して実行される。
【００４７】
８４０では、はんだまたはナノ粒子はんだペーストを含むダイは、パッケージに組み立てられる。例として、図６は、ダイ６１０と少なくとも１つの取付基板６３０との組み立てを示す。８４１では、工程は、ダイをパッケージに組み立てる方法から、次に、ナノはんだ組成物をソルダーバンプにリフローするプロセスへと進むことができる。８４２では、一つの方法実施形態が完了する。
【００４８】
図９は、一実施形態に従うコンピュータシステム９００の図である。金属粒子組成物、ダイ接着組成物、および／または、ソルダーバンプ組成物の１つまたはそれ以上の上記実施形態は、図９のコンピュータシステム９００のようなコンピュータシステムで利用され得る。以下、実施形態のいずれか１つ、または、他のいかなる実施形態との組み合わせは、金属粒子組成物実施形態と呼ぶ。
【００４９】
コンピュータシステム９００は、例えば、パッケージ９１０に入れられる少なくとも１つのプロセッサ（図示せず）、データ記憶システム９１２、キーボード９１４などの少なくとも１つの入力デバイス、および、モニタ９１６などの少なくとも１つの出力デバイスを含む。コンピュータシステム９００は、データ信号を処理するプロセッサを含み、また、例えば、インテル社から入手可能なマイクロプロセッサも含み得る。コンピュータシステム９００は、キーボード９１４に加え、例えばマウス９１８などの他のユーザ入力デバイスを含み得る。コンピュータシステム９００は、リフローされるナノはんだ、あるいは、リフローされるナノはんだによるワイヤ相互接続を含む構造のいずれかに対応し得る。したがって、パッケージ９１０（ダイを含む）およびボード９２０は、これらの構造を含み得る。本開示のため、請求内容に従う構成要素を実現するコンピュータシステム９００は、例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、ポリマーメモリ、フラッシュメモリ、および、位相変化メモリなどのデータ記憶に結合されるリフローナノはんだ実施形態の少なくとも１つを含み得る、マイクロエレクトロ二クス素子システムを利用するいかなるシステムを含んでもよい。本実施形態では、リフローナノはんだ実施形態は、プロセッサに結合されることによりそれらの機能の任意の組み合わせと結合される。しかしながら、一実施形態では、本開示に記載されるリフローナノはんだ組成物実施形態は、これらの機能のいずれとも結合される。例えば、データ記憶は、ダイ上の埋め込み型ＤＲＡＭキャッシュを含む。また、一実施形態では、プロセッサ（図示せず）に結合されるリフローナノはんだ組成物実施形態は、ＤＲＡＭキャッシュのデータ記憶に結合されるリフローナノはんだ組成物実施形態を伴うシステムの一部である。また、一実施形態では、リフローナノはんだ組成物実施形態は、データ記憶９１２に結合される。
【００５０】
一実施形態では、コンピュータシステムは、デジタルシグナルプロセッサ（ＤＳＰ）、マイクロコントローラ、特定用途向け集積回路（ＡＳＩＣ）、または、マイクロプロセッサを含むダイを有することもある。本実施形態では、リフローナノはんだ組成物実施形態は、プロセッサに結合されることによりこれらの機能のいずれの組み合わせとも結合される。例示の実施形態では、ＤＳＰ（図示せず）は、スタンドアロンプロセッサ（パッケージ９１０内）を含み得るチップセットの一部であり、また、ボード９２０におけるチップセットの別々の部分である。本実施形態では、リフローナノはんだ組成物実施形態は、ＤＳＰに結合され、個別のリフローナノはんだ組成物実施形態は、パッケージ９１０内のプロセッサに結合されていてよい。また、一実施形態では、リフローナノはんだ組成物実施形態は、パッケージ９１０と同じボード９２０に取り付けられるＤＳＰと結合される。リフローナノはんだ組成物実施形態は、本開示の様々な実施形態、および、それらの等価物により記載されるようなリフローナノはんだ組成物実施形態との組み合わせにおける、コンピュータシステム９００に関して記載されたように組み合わされることができると理解されたい。
【００５１】
本開示に記載されるリフローナノはんだ組成物実施形態は、従来のコンピュータ以外のデバイスおよび装置に適用できる。例えば、ダイは、リフローナノはんだ組成物実施形態と共にパッケージ化され、ワイヤレスコミュニケータなどのポータブルデバイス、または、ＰＤＡなどのハンドヘルドデバイスに配置できる。他の例では、ダイは、リフローナノはんだ組成物実施形態と共にパッケージ化され、自動車、機関車、船舶、航空機、または、宇宙船などの輸送手段に配置されることができる。
【００５２】
一実施形態では、コンピュータシステム９００の動作は、従来のバンプとワイヤとの相互接続構造に害を及ぼしかねない電流密度で実行される。一実施形態では、コンピュータシステム９００の動作は、約１０３ａｍｐ／ｃｍ２と約１０６ａｍｐ／ｃｍ２との間の電流密度で実行される。一実施形態では、コンピュータシステム９００の動作は、約１０４ａｍｐ／ｃｍ２と約１０６ａｍｐ／ｃｍ２との間の電流密度で実行される。一実施形態では、コンピュータシステム９００の動作は、約１０５ａｍｐ／ｃｍ２と約１０６ａｍｐ／ｃｍ２との間の電流密度で実行される。一実施形態では、コンピュータシステム９００の動作は、約１０６ａｍｐ／ｃｍ２を上回るが、ワイヤ相互接続およびリフローナノソルダーバンプの特定の材料を固相点に到達させる電流密度よりは低い電流密度で実行される。
【００５３】
要約書は、技術的開示の性質および要点を読者にすばやく確認できるようにすることを要約に求める、米国特許施行規則１．７２（ｂ）に従っている。それは、請求項の範囲および趣旨を解釈あるいは限定するために用いられるのではないという了解の下で提出される。
【００５４】
先に述べた詳細な説明において、開示を合理化する目的で、様々な特徴が単一の実施形態にまとめられている。開示の方法は、本発明の請求される実施形態が各請求項にはっきりと明示されるより多くの特徴を要求する意図を反映しているとして解釈されるべきでない。むしろ、添付の請求項が反映するように、発明の主題は、単一の開示された実施形態のすべての特徴より少ない。したがって、個別の好適な実施形態としてそれぞれ成り立っている添付の請求項は、本願明細書中、詳細な説明に組み込まれる。
【００５５】
本発明の性質を説明すべく記載および例示されてきた部分の詳細、材料および配置、および、方法段階における様々な他の変更が添付の請求項で表される本発明の原理および範囲から逸脱せずになされてもよいことは当業者であれば明らかであろう。
【図面の簡単な説明】
【００５６】
実施形態が得られる方法を理解すべく、様々な実施形態のより詳細な説明が添付の図面の参照により示される。これらの図は、必ずしも一定の比例に縮小・拡大していず、したがって本発明の範囲を限定することを考慮されてはいない典型的な実施形態のみを表すと理解した上で、添付の図面を用いることにより、以下にいくつかの実施形態が付加的な特定性および詳細を伴い説明される。
【００５７】
【図１Ａ】一実施形態に従う処理中のマイクロエレクトロニクス素子の断面図である。
【図１Ｂ】さらなる処理後の図１Ａに示されるマイクロエレクトロニクス素子の断面図である。
【図１Ｃ】さらなる処理後の図１Ｂに示されるマイクロエレクトロニクス素子の断面図である。
【図１Ｄ】さらなる処理後の図１Ｃに示されるマイクロエレクトロニクス素子の断面図である。
【図１Ｅ】さらなる処理後の図１Ｄに示されるマイクロエレクトロニクス素子の断面図である。
【図１Ｆ】一実施形態に従うさらなる処理後の図１Ｃに示されるマイクロエレクトロニクス素子の断面図である。
【図２】一実施形態に従う図１に示されたナノはんだペースト組成物のコンピュータ画像断面図の詳細である。
【図３Ａ】一実施形態に従う処理中の相互接続テンプレートの断面図である。
【図３Ｂ】一実施形態に従うさらなる処理後の図３Ａに示される相互接続テンプレートの断面図である。
【図４】一実施形態に従う処理中の相互接続テンプレートの断面図である。
【図５】一実施形態に従う処理中の相互接続テンプレートの断面図である。
【図６】一実施形態に従う処理中のパッケージの断面図である。
【図７】一実施形態に従う処理中のパッケージの断面図である。
【図８】様々な実施形態に従うプロセスフローチャートである。
【図９】一実施形態に従うコンピュータシステムを表す。
【図１Ａ】
2008545257.tif 000003
【図１Ｂ】
2008545257.tif 000004
【図１Ｃ】
2008545257.tif 000005
【図１Ｄ】
2008545257.tif 000006
【図１Ｅ】
2008545257.tif 000007
【図１Ｆ】
2008545257.tif 000008
【図２】
2008545257.tif 000009
【図３Ａ】
2008545257.tif 000010
【図３Ｂ】
2008545257.tif 000011
【図４】
2008545257.tif 000012
【図５】
2008545257.tif 000013
【図６】
2008545257.tif 000014
【図７】
2008545257.tif 000015
【図８】
2008545257.tif 000016
【図９】
2008545257.tif 000017
【国際調査報告】
2008545257.tif 000018
2008545257.tif 000019
2008545257.tif 000020