(57)【要約】  本発明は、アナログ入力信号（Ｕ＿ｅｉｎ）と、少なくとも１つの量子化しきい値とを有しているＡ／Ｄ変換器から出発している。本発明の要点は、Ａ／Ｄ変換器が少なくとも１つの量子化しきい値を変化するための手段を有している点にある。
2008527869.tif 000002
【特許請求の範囲】
【請求項１】
アナログ入力信号（Ｕ＿ｅｉｎ）と、
少なくとも１つの量子化しきい値と
を有しているＡ／Ｄ変換器において、
Ａ／Ｄ変換器は少なくとも１つの量子化しきい値を変化するための手段を有している
ことを特徴とするＡ／Ｄ変換器。
【請求項２】
少なくとも１つの量子化しきい値を変化するための手段は、少なくとも１つの量子化しきい値の変化が通常の作動状態において可能であるように構成されている
請求項１記載のＡ／Ｄ変換器。
【請求項３】
Ａ／Ｄ変換器は少なくとも２つの量子化しきい値を有しかつ少なくとも１つの量子化しきい値を変えるための手段が、２つの量子化しきい値間の値の差が変化可能であるように構成されている
請求項１または２記載のＡ／Ｄ変換器。
【請求項４】
少なくとも１つの量子化しきい値を変えるための手段は、量子化しきい値の所期の変化が平均値の周りに表されているように構成されている
請求項３記載のＡ／Ｄ変換器。
【請求項５】
Ａ／Ｄ変換および／または少なくとも１つの量子化しきい値を変えるための手段はクロック（６４５）によって制御されるようになっている
請求項１または２記載のＡ／Ｄ変換器。
【請求項６】
Ａ／Ｄ変換器のアナログ入力信号（Ｕ＿ｅｉｎ）が周期的な信号を表しかつクロック（６４５）がこの周期的な信号に対して固定の位相関係を有している
請求項５記載のＡ／Ｄ変換器。
【請求項７】
しきい値スイッチとしてのコンパレータ（Ｋ１，…Ｋ７）装置と、
第１の参照電圧Ｕ＿ｒｅｆと、該第１の参照電圧Ｕ＿ｒｅｆから生成される、量子化しきい値を確定するための別の参照電圧を表示するための抵抗（Ｒ１，…Ｒ６）装置と
を備え、ここで少なくとも１つの量子化しきい値を変えるための手段は制御可能な抵抗（Ｒ１，…Ｒ６）として実現されている
請求項１から６までのいずれか１項記載のＡ／Ｄ変換器。
【請求項８】
しきい値スイッチとしてのコンパレータ（Ｋ１，…Ｋ７）装置と、
第１の参照電圧Ｕ＿ｒｅｆと、該第１の参照電圧Ｕ＿ｒｅｆから生成される、量子化しきい値を確定するための別の参照電圧を表示するための抵抗（Ｒ１，…Ｒ６）装置と
を備え、ここで少なくとも１つの量子化しきい値を変えるための手段は、抵抗（Ｒ１，…Ｒ６）装置に接続されている制御可能な電流源（Ｉ＿ｗｕｒｆｅｌ）として実現されている
請求項１から７までのいずれか１項記載のＡ／Ｄ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
従来技術
本発明は、１つのアナログ入力信号および少なくとも１つの量子化しきい値を有するＡ／Ｄ変換器から出発している。
【０００２】
アナログ量を調整するためにデジタル調整器が提供される。それはデジタル調整器が次のような利点を有しているからである：時定数がデジタルに調整設定可能であり、これにより温度依存性もエージングも排除されるからである。時定数は任意の大きさに選択することができる。その際大きな時定数を実現するために外部の素子を使用する必要はない。従ってシステムはコスト面で有利になりかつ電磁放射に対するロバストネスが向上する。
【０００３】
図１にはこの種の調整回路が原理的なブロック回路の形で示されている。アナログ量のデジタル調整にはＡ／Ｄ変換器（Analog-Digital-Umsetzer＝ＡＤＵ）の使用が必要である。これは、アナログ前置増幅器を介して入って来る可能性があるアナログ入力信号を量子化しきい値と比較しかつ相応に量子化されたデジタル値を送出する。このデジタル値は調整器によって処理されかつデジタル・アナログ変換器に供給される。これはそのアナログ出力信号が調調整されるべきアナログ量になるようにする。
【０００４】
しかしこの調整システムには欠点がある。ＡＤＵの入力信号が２つの量子化しきい値の間にありかつ次の量子化しきい値を上回らない程度に僅かに変化するとき、ＡＤＵも入力信号の変化に反応しない。つまり調整されるべきアナログ量は変化しているのに、デジタル調整器は介入しない。アナログ信号が著しく変化してＡＤＵの量子化しきい値を上回って初めて、デジタル調整器が介入してくる。しかしこういった場合調整すべきアナログ量がＡＤＵの２つの量子化しきい値の間を行ったり来たり調整され、これによりいわゆるリミットサイクルが生じるおそれがある。このリミットサイクルの周波数が小さくてそれがシステムの出力フィルタによって抑圧されないとき、上述した効果のためにシステムの出力信号に障害が生じることになる。
【０００５】
リミットサイクルの振幅を下げようとすることは、ＡＤＵにおける２つの量子化しきい値間の距離を低減することであり、これによりＡＤＵの量子化誤差は小さくなる。しかし測定領域が変わらないとすれば、量子化しきい値の数は高められなければならない。
【０００６】
ＡＤＵが帰還結合された調整システムに使用されないときにも、ＡＤＵの入力信号が２つのしきい値の間を変化するのみで、ＡＤＵがその出力信号を変化させることにはならないという危険性がある。その場合「デッドゾーン」と呼ばれる。
【０００７】
高い周波数を有するアナログ振動の変換の際にＡＤＵに対する要求は厳しくなる。高周波アナログ振動を捕捉検出するためにＡＤＵの変換レートは高くなければならない。ここで、ある時点でアナログ入力信号をその量子化しきい値のそれぞれと比較するフラッシュＡＤＵの使用が提供される。このことは、それぞれが入力信号をアナログリファレンスと比較するというコンパレータの使用によって行われる。
【０００８】
可能な用途は、比較的僅かな調整器帯域幅を有する高周波発振器振幅の調整である。この場合アナログ振動はフラッシュＡＤＵによってデジタルに変換される。それからデジタルにおいて整流および引き続く低域フィルタリングが行われる。このことは図２に図示されている。
【０００９】
発明の利点
本発明は、１つのアナログ入力信号および少なくとも１つの量子化しきい値を有するＡ／Ｄ変換器から出発している。本発明の要点は、Ａ／Ｄ変換器が少なくとも１つの量子化しきい値を変えるための手段を有しているということである。この場合、量子化しきい値の変更により分解能を変えることができることが有利である。
【００１０】
少なくとも１つの量子化しきい値の変化が通常の作動状態において可能であることが特別有利である。これによりデッドゾーンおよびリミットサイクルが生じないようにすることができる。
【００１１】
更に、Ａ／Ｄ変換器が少なくとも２つの量子化しきい値を有しかつ少なくとも１つの量子化しきい値を変えるための手段が、２つの量子化しきい値間の値差が変化可能であるように構成されていることが有利である。
【００１２】
少なくとも１つの量子化しきい値を変えるための手段が、量子化しきい値の所期の変化が平均値の周りに表示されているように実現されていることは特別有利である。こうして量子化しきい値の複数回の変化についてのデジタル出力信号の平均化によって、これら変化がデジタル出力信号に及ぼす影響を取り除くことができる。
【００１３】
本発明の有利な実施形態によれば、Ａ／Ｄ変換および／または少なくとも１つの量子化しきい値を変えるための手段が１つのクロックによって制御されるようになっている。これにより有利にもフラッシュＡＤＵを使用しかつＡ／Ｄ変換の時点を確定することができる。このことは例えば高周波の周期的な信号のような時間的に変化する信号を考慮した場合有利である。
【００１４】
その際、Ａ／Ｄ変換器のアナログ入力信号（Ｕ＿ｅｉｎ）が周期的な信号を表しかつクロック（６４５）がこの周期的な信号に対して固定の位相関係を有していることが殊に有利である。
【００１５】
本発明の有利な実施形態によれば、しきい値スイッチとしてのコンパレータ（Ｋ１，…Ｋ７）装置と、第１の参照電圧Ｕ＿ｒｅｆと、該第１の参照電圧Ｕ＿ｒｅｆから生成される、量子化しきい値を確定するための別の参照電圧を表わすための抵抗（Ｒ１，…，Ｒ６）装置とを有するＡ／Ｄ変換器が設けられている。その際少なくとも１つの量子化しきい値を変えるための手段は制御可能な抵抗（Ｒ１，…，Ｒ６）として実現されている。
【００１６】
本発明の別の有利な実施形態によれば、しきい値スイッチとしてのコンパレータ（Ｋ１，…Ｋ７）装置と、第１の参照電圧Ｕ＿ｒｅｆと、該第１の参照電圧Ｕ＿ｒｅｆから生成される、量子化しきい値を確定するための別の参照電圧を表わすための抵抗（Ｒ１，…，Ｒ６）装置とを有するＡ／Ｄ変換器が設けられている。その際少なくとも１つの量子化しきい値を変えるための手段は制御可能な抵抗（Ｒ１，…Ｒ６）に接続されている制御可能な電流源（Ｉ＿ｗｕｅｒｆｅｌ）として実現されている。
【００１７】
例えば帰還結合された調整システムにおいてまたは高い周波数を有するアナログ振動の変換の際にリミットサイクルを抑圧するために、本発明は有利である。本発明の別の使用分野はデジタルのサーボ同期（ＰＬＬ）である。更に本発明は、帰還結合されていないシステムにおいて、ＡＤＵのデッドタイムが短縮されるという利点を提供できる。
【００１８】
有利には、Ａ／Ｄ変換器（ＡＤＵ）の増幅度の所期の変化が時間に関して平均値の周辺にて行われて（スクランブリングもしくはランダム化）、こうしてＡＤＵの平均量子化誤差が低減される。
【００１９】
本発明の有利な実施形態によれば、フラッシュＡＤＵの増幅度をスクランブリングするために、図４の回路原理が含まれている。その際増幅度スクランブリングは有利には、図４に図示されている抵抗回路網を流れる電流の、簡単に実現できるスクランブリングによって行われる。増幅度スクランブリングを図４に図示されている抵抗回路網にある制御される抵抗を使用することによって実現しても有利である。特別有利には、図５に示されているように図４に図示されている回路原理の完全差分形態である。
【００２０】
本発明の有利な実施形態には、デジタルフィルタによるＡＤＵの測定結果のフィルタリングが含まれていて、ＡＤＵ出力信号の平均値が引き続き処理されかつ増幅度スクランブリングの、システムの出力信号に対する影響が抑圧され得るようになっている。その際特別有利にはデジタルフィルタは、増幅度の変化の繰り返し周波数においてゼロ（値）があるような形式に構成されている。
【００２１】
デジタルフィルタのクロック周波数を調整すべきアナログ振動から導出すると有利であり、これによりデジタルフィルタのゼロの周波数が自動的に、増幅度の繰り返し周波数に整合されかつフィルタの、温度に関する、また寿命に関する作用も常に最適な状態を維持できる。
【００２２】
増幅度スクランブリングが行われる本発明のフラッシュＡＤＵは有利には、高周波振動に依存している量が比較的低周波に調整されるシステムに使用される。デジタル振幅調整およびデジタル位相調整（ＰＬＬ）に使用すると殊に有利である。
【００２３】
本発明の有利な形態には、ＡＤＵの増幅度の種々の値の調整設定が含まれている。その際調整設定は、増幅度の値が種々の周波数の増幅度列の重畳から生じるような形式の、増幅度の繰り返されるシーケンスにおいて行われ、これによりリミットサイクルの振幅は低減されかつ僅かに障害振幅を有する幅広の周波数スペクトルに分配される。
【００２４】
従属請求項には更に別の実施形態が示されている。
【００２５】
図面
図面に本発明の実施例が示されており、これらの実施例について以下に詳しく説明する。
【００２６】
図１はＡ／Ｄ変換器を用いたアナログ信号のデジタル調整を示し、
図２はＡ／Ｄ変換器を用いた高周波アナログ振動信号のデジタル調整を示し、
図３は本発明のＡ／Ｄ変換器による増幅度の変化を例として示し、
図４は変化可能な参照電圧を有するコンパレータを有する本発明のＡ／Ｄ変換器の実施例を示し、
図５は完全差分式の変化可能な参照電圧を有するコンパレータを有する本発明のＡ／Ｄ変換器の実施例を示し、
図６は本発明のＡ／Ｄ変換器を用いたアナログ信号のデジタル位相調整器を略示している。
【００２７】
実施例の説明
以下で説明する実施形態に基づき本発明について詳述する。
【００２８】
図１はＡ／Ｄ変換器を用いたアナログ信号のデジタル調整を示している。この種の調整回路は原理的なブロック回路の形で示されている。アナログ量１００はアナログ入力信号を生成し、これはアナログ増幅器１１０に供給される。増幅されたアナログ入力信号はそれからＡ／Ｄ変換器（ＡＤＵ）１２０に供給されかつデジタル入力信号に変換される。デジタル入力信号はデジタル調整器１３０に供給され、この調整器はそこからデジタル調整信号を生成する。デジタル調整信号はＤ／Ａ変換器１４０（ＤＡＵ）に供給され、この変換器はそこからアナログ調整信号を生成する。アナログ調整信号は次にアナログ量１００に供給され、これを以て調整回路は閉じられる。
【００２９】
アナログ量のデジタル調整にはＡ／Ｄ変換器（Analog-Digital-Umsetzer＝ＡＤＵ）の使用が必要である。これは、アナログ前置増幅器を介して入って来る可能性があるアナログ入力信号をその量子化しきい値と比較しかつ相応に量子化されたデジタル値を送出する。このデジタル値は調整器によって処理されかつデジタル・アナログ変換器（＝Ｄ／Ａ変換器）に供給される。これはそのアナログ出力信号を以て調整されるべきアナログ量に作用する。
【００３０】
しかしこの形式の調整システムは次の欠点を有している。ＡＤＵの入力信号が２つの量子化しきい値の間にありかつ次の量子化しきい値を上回らない程度に僅かに変化するとき、ＡＤＵも入力信号の変化に反応しない。つまり調整されるべきアナログ量は変化しているのに、デジタル調整器は介入しない。アナログ信号が著しく変化してＡＤＵの量子化しきい値を上回って初めて、デジタル調整器が介入してくる。しかし調整すべきアナログ量がＡＤＵの２つの量子化しきい値の間を行ったり来たり調整され、これによりいわゆるリミットサイクルが生じるおそれがある。このリミットサイクルの周波数が小さくてそれがシステムの出力フィルタによって抑圧されないとき、既述の効果のためにシステムの出力信号に障害が生じる。
【００３１】
リミットサイクルの振幅を小さくすることは、ＡＤＵにおける２つの量子化しきい値間の距離を短縮することであり、これによりＡＤＵの量子化誤差は小さくなる。しかし測定領域が変わらない場合には量子化しきい値の数を高めなければならない。
【００３２】
ＡＤＵが帰還結合された調整システムに使用されないときにも、ＡＤＵの入力信号が２つのしきい値の間を変化するのみで、ＡＤＵがその出力信号を変化させることにはならないという危険性がある。その場合「デッドゾーン」と呼ばれる。
【００３３】
高い周波数を有するアナログ振動の変換の際にＡＤＵに対する要求は厳しくなる。高周波アナログ振動を捕捉検出するためにＡＤＵの変換レートは高くなければならない。ここで、ある時点でアナログ入力信号をその量子化しきい値のそれぞれと比較するフラッシュＡＤＵの使用が提供される。このことは、それぞれが入力信号をアナログリファレンスと比較するというコンパレータの使用によって行われる。比較が行われる時点を確定するために、フラッシュＡＤＵは従来技術の場合のように通例はタイミングをとられるようになっている。
【００３４】
典型的な用途は、比較的僅かな調整器帯域幅を有する高周波発振器振幅の調整である。この場合アナログ振動はフラッシュＡＤＵからデジタルに変換される。それからデジタルにおいて整流および引き続く低域フィルタリングが行われる。図２はＡ／Ｄ変換器を用いた高周波アナログ振動信号のデジタル調整を例示している。図１の拡張された調整回路が図示されている。Ａ／Ｄ変換器（ＡＤＵ）１２０に信号パスにおいてデジタル部２００が続いている。デジタル部２００においてデジタル調整信号が生成され、これはＤ／Ａ変換器１４０に供給される。デジタル部２００は信号パスにおいて入力側に整流器２１０を含んでいる。この整流器は入力信号を整流する。次いで低域通過フィルタ２２０が続き、ここで信号がフィルタリングされる。これに次いで更にデジタル調整器１３０があり、そこでデジタル調整信号が生成される。
【００３５】
例えばこのようなシステムにおいてリミットサイクルを抑圧するために、本発明のＡ／Ｄ変換器ＡＤＵは適している。更に本発明は、帰還結合されていないシステムにおいて、ＡＤＵのデッドゾーンが縮小されるという利点を提供できる。
【００３６】
本発明のＡ／Ｄ変換器ＡＤＵの実施形態では、ＡＤＵの増幅度を意図的にスクランブリングすることが含まれている。このことは、ＡＤＵが予め定めた時間空間の間、一定の増幅度およびその量子化しきい値の相応の位置状態で以て動作することを意味する。この時間空間の経過終了後、その量子化しきい値の位置状態が１係数だけシフトされることによって、ＡＤＵにおける増幅度は変化される。ここで有利には本発明のフラッシュＡＤＵが使用される。この増幅度調整設定によってＡＤＵは今やもう一度、その増幅度が新たに切り換えられるまで固定の時間空間にわたって作動される。つまり制限された時間空間の間その都度有効に働いている増幅度列たるものが生じる。この増幅度列は平均値の周りで変化しかつ１つの周波数によって繰り返されるようにすることができる。
【００３７】
図３は本発明のＡ／Ｄ変換器による増幅度の変化を例として示している。増幅度の変化は本発明によればＡ／Ｄ変換器の通常の作動において、殊にＡ／Ｄ変換器の準備する調整設定のための調整過程の外側でも行うことができる。３つの線図には、ＡＤＵにおける一定の入力語に対して変換器の増幅度の変化により、量子化誤差の低減、ひいてはＡＤＵの分解能の向上がどのように実現されるかが図示されている。このためにデジタル出力値ＡＤＵ＿ａｕｓがアナログ入力電圧Ｕ＿ｅｉｎに関してプロットされている。
【００３８】
図３ａには平均増幅度に対するＡＤＵの特性曲線が例として図示されている。ＡＤＵのデジタル出力値ＡＤＵ＿ａｕｓがＡＤＵの入力電圧Ｕ＿ｅｉｎに関してプロットされている。変換器のこの平均増幅度の場合、ＡＤＵは３つの異なっている入力電圧Ｕａ，Ｕｂ，Ｕｃに対して同じデジタル出力値（５）で以て応答する。
【００３９】
量子化しきい値間の距離が１０％だけ短くなると、ＡＤＵの増幅度は相応に上昇する。結果生じる特性曲線は図３ｂに示されている。これらの特性曲線によればＡＤＵは入力電圧ＵａおよびＵｂに対してデジタル値５で応答しかつ入力値Ｕｃに対してはデジタル値７で応答する。
【００４０】
図３ｃにはＡＤＵの僅かな増幅度に対する変換器特性曲線が図示されている。この場合量子化しきい値の距離は１０％だけ拡大されている。ＡＤＵは入力電圧Ｕａに対してデジタル値３で応答しかつ入力値ＵｂおよびＵｃに対してはデジタル値５で応答する。
【００４１】
そこで３つの種々の入力電圧（Ｕａ，ＵｂおよびＵｃ）のそれぞれに対して相応のＡＤＵ出力の平均値が形成されると、平均値はスクランブリングされた、すなわち適当な順序で変化されたＡＤＵ増幅度に基づいて異なり（Ｕａ：４．３３、Ｕｂ：５およびＵｃ：５．６６）、これによりＡＤＵの平均量子化誤差が低減され、変換器の分解能が高められ、従って調整回路においてリミットサイクルを抑圧することができる。
【００４２】
ＡＤＵの入力信号がアナログ振動を表しかつこの振動のそれぞれの周期持続時間の間に一定の増幅度が調整設定されると、ＡＤＵの高い標本化レートによりゼロ通過を含む信号形状を識別することができる。複数の種々のＡＤＵ増幅度を備えた複数の周期持続時間にわたる平均により、振幅に関する分解能が高められる。こうして発振器振幅の変化を早期に識別しかつ調整器の入力信号の一層早めの変化を引き起こし、調整器はリミットサイクルが生じる前に既に介入することができる。
【００４３】
本発明のＡ／Ｄ変換器の別の使用分野は以下に説明するようなデジタル追従同期ＰＬＬである。
【００４４】
ＡＤＵの種々異なっている増幅度が繰り返される頻度、つまり繰り返し周波数は、それがデジタル調整回路の帯域幅より上にあるように選定されなければならない。これにより、ＡＤＵ増幅度のスクランブリングが調整すべき量に対して妨害作用することがないことが保証される。
【００４５】
本発明の別の形態は、図２に示されているように、ＡＤＵ増幅度の繰り返し周波数がゼロを有している、調整すべきアナログ信号に対する増幅度スクランブリングの障害となる作用が低減されるようにするデジタルフィルタを調整器に使用することである。
【００４６】
本発明の別の実施例形態によれば、このフィルタのクロック周波数を調整すべきアナログ振動から導出し、これによりデジタルフィルタのゼロの周波数が自動的に増幅度の繰り返し周波数に整合されかつフィルタの、温度に関する、また寿命に関する作用も常に最適な状態を維持できる。このことは例えば、以下に説明するようにデジタルＰＬＬに非常に申し分なく適している。
【００４７】
本発明の別の実施形態によれば、リミットサイクルを回避するために、ＡＤＵの増幅度は唯一の周波数を以てのみスクランブリングするようにはしない。ＡＤＵ増幅度の振幅の時間的なシーケンスは、増幅度が種々異なっている周波数によって繰り返される種々のシーケンスを加算することによっても決定することができる。その場合結果生じる増幅度シーケンスは周波数合成された増幅度ということになる。これにより唯一の周波数を有するリミットサイクルの実現は一層困難になる。抑圧すべきリミットサイクルの障害振幅を１つの周波数に集中化する代わりに、障害は僅かな振幅を有する広範な周波数スペクトルに分配される。
【００４８】
次に本発明のＡ／Ｄ変換器ＡＤＵの実施例について説明する。図４は変化可能な参照電圧を有するコンパレータを有する本発明のＡ／Ｄ変換器の実施例を示している。
【００４９】
例示されているＡ／Ｄ変換器ＡＤＵは７つのコンパレータＫ１ないしＫ７から成っており、これらの負の入力側にそれぞれ、個別の参照電圧が加わるようになっている。これら参照電圧は、変換器の入力電圧Ｕ＿ｅｉｎと比較される量子化しきい値である。参照電圧は次のように生成することができる。
【００５０】
真ん中のコンパレータＫ４の参照電圧が参照電圧源Ｕ＿ｒｅｆによって用意される。抵抗Ｒ１ないしＲ６から成る抵抗回路網に電流が流れる。この電流は２つの部分電流Ｉ＿ｂｉａｓおよびＩ＿ｗｕｅｒｆｅｌから合成されている。これら電流は電流源によって用意され、これらは抵抗Ｒ１で取り出される。Ｒ６に接続されている２つの電流シンクＩ＿ｂｉａｓおよびＩ＿ｗｕｅｒｆｅｌは電流源から供給された電流をアースに導出する。従って例えばコンパレータＫ２の負の入力側に次の参照電圧が生じる：
Ｕ＿ｒｅｆＫ２＝Ｕ＿ｒｅｆ＋(Ｉ＿ｂｉａｓ＋Ｉ＿ｗｕｅｒｆｅｌ)＊(Ｒ２＋Ｒ３)。
【００５１】
パラメータＵ＿ｒｅｆ、Ｉ＿ｂｉａｓ並びにすべての抵抗値が一定に保持されると、パラメータＩ＿ｗｕｅｒｆｅｌを介して参照電圧、ひいてはＡＤＵの増幅度を意図的にスクランブリング（変化）することができる。このことは入力信号またはＩ＿ｗｕｅｒｆｅｌに対するドライブ制御回路により実施することができる（図示されていない）。入力信号またはドライブ制御回路はタイミング制御することができる。図４に図示の、スクランブリング電流Ｉ＿ｗｕｅｒｆｅｌを用いた参照電圧のスクランブリングに対して択一的に、同様にドライブ制御回路を用いて制御可能であるスイッチング可能な抵抗を使用することもできる。ＡＤＵの増幅度の所定のシーケンス後、増幅度はこの全体のシーケンスにわたって平均して固定の値をとることになる。
【００５２】
この回路原理は非常に簡単な実現性および非常に僅かな所要面積という特長を有している。更にこの回路原理は完全差動回路形態にも転用することができる。図５は完全差分式に変化可能な参照電圧を有するコンパレータを有する本発明のＡ／Ｄ変換器の実施例を示している。回路エレメントは図４と同じであり、ここに合うように動作する。
【００５３】
比較が行われる時点を確定するために、本発明のＡ／Ｄ変換器は図４および図５に例示されているように、フラッシュＡＤＵとして実現されていてよく、かつその場合従来技術において通例であるようにタイミング制御される（図示されていない）。
【００５４】
ＡＤＵの増幅度を変えるための別の形態は、ＡＤＵの参照分圧器における抵抗値を変えることである。このことは例えば電界効果トランジスタのような制御される抵抗の使用によって行うことができる。これも本発明の１つの、従って別の実施形態である。
【００５５】
本発明のＡ／Ｄ変換器の別の使用分野はデジタル追従同期ＰＬＬである。図６は本発明のＡ／Ｄ変換器を用いたデジタル位相調整器を略示している。フラッシュＡＤＵ６００はその入力側にアナログ振動の電圧信号６５０を捕捉する。位相調整回路ＰＬＬは更に、位相および周波数検知器６１０、ループフィルタ６２０、Ｄ／Ａ変換器（ＤＡＵ）および電圧制御発振器（ＶＣＯ）並びに分圧器６４０を含んでいる。電圧制御発生器（ＶＣＯ）はシステムクロック６３５を生成し、これは分圧器６４０において低周波のクロック信号６４５に逓降変換される。クロック信号６４５は位相調整回路ＰＬＬのコンパレータに供給される。フラッシュＡＤＵ６００はクロック信号６４５によってタイミングを取られ、その際クロック信号は標本化定理が充足されているように、電圧信号６５０より高い周波数を有している。
【００５６】
位相調整回路ＰＬＬはＡＤＵの入力側におけるアナログ振動の電圧信号６５０に基づいて同期している。図２で説明した低域通過フィルタのようなデジタルフィルタはＰＬＬで導出されるシステムクロック６３５によって作動される。これにより（例えばゼロのような）すべてのフィルタ特性はアナログ振動６５０と一緒に変化する。
【００５７】
本発明のフラッシュＡＤＵは殊に、ドイツ連邦共和国公開公報ＤＥ１０２４７９９６Ａ１において公開されているような位相調整回路を構成するのに適している。
【００５８】
これ以外にさらに別の実施形態も考えられる。
【図面の簡単な説明】
【００５９】
【図１】Ａ／Ｄ変換器を用いたアナログ信号のデジタル調整を示す概略図
【図２】Ａ／Ｄ変換器を用いた高周波アナログ振動信号のデジタル調整を示す概略図
【図３】本発明のＡ／Ｄ変換器による増幅度の変化を例として示す線図
【図４】変化可能な参照電圧を有するコンパレータを有する本発明のＡ／Ｄ変換器の実施例を示す略図
【図５】完全差分式の変化可能な参照電圧を有するコンパレータを有する本発明のＡ／Ｄ変換器の実施例を示す略図
【図６】本発明のＡ／Ｄ変換器を用いたアナログ信号のデジタル位相調整器を示す略図
【図１】
2008527869.tif 000003
【図２】
2008527869.tif 000004
【図３Ａ】
2008527869.tif 000005
【図３Ｂ】
2008527869.tif 000006
【図３Ｃ】
2008527869.tif 000007
【図４】
2008527869.tif 000008
【図５】
2008527869.tif 000009
【図６】
2008527869.tif 000010
【国際調査報告】
2008527869.tif 000011
2008527869.tif 000012
2008527869.tif 000013
2008527869.tif 000014
2008527869.tif 000015
2008527869.tif 000016