(57)【要約】【課題】光学的、光電子的、及び電子的構成要素の標準プリント配線板への混成統合化に関する技術を提供する。【解決手段】本発明は、プリント配線板（ＰＷＢ）の光導波路への光側面結合のための内蔵型光学混成ＩＣ（ＯＨＩＣ）パッケージを提供する。ＯＨＩＣは、集積回路（ＩＣ）パッケージを含む。ＯＨＩＣはまた、光結合ファセット、光電子デバイス、及び光チャンネルを有する内蔵型光学サブアセンブリ（ＯＳＡ）を含み、光電子デバイスは、光チャンネルを通って光結合ファセットに光学的に結合されており、ＯＳＡは、電気的にＩＣパッケージに接合され、それによって光電子デバイスとＩＣパッケージの間に電気的結合を提供する。最後に、ＩＣパッケージは、ＯＳＡをＩＣパケージ内に内部的に整列させること、及び外部的にＯＨＩＣを光導波路に整列させ、それによって光結合ファセットを通じて光導波路へのＯＨＩＣの光側面結合を可能にすることの両方のためのアラインメント形態を含む。本発明はまた、ＯＨＩＣパッケージを作成する方法を提供する。【選択図】図３ｅ
2008523581.tif 000002
【特許請求の範囲】
【請求項１】
プリント配線板（ＰＷＢ）の光導波路に光側面結合するための内蔵型光学混成ＩＣ（ＯＨＩＣ）パッケージであって、
集積回路（ＩＣ）パッケージと、
光結合ファセットと、光電子デバイスと、光チャンネルとを有し、該光電子デバイスが、該光チャンネルを通って該光結合ファセットと光学的に結合された内蔵型光学サブアセンブリ（ＯＳＡ）であって、前記ＩＣパッケージに電気的に接合され、それによって該光電子デバイスと該ＩＣパッケージの間の電気的結合をもたらす内蔵型光学サブアセンブリ（ＯＳＡ）と、
を含み、
前記ＩＣパッケージが、前記ＯＳＡを該ＩＣパケージ内に内部的に整列させること、及び、前記ＯＨＩＣを前記光導波路と外部的に整列させ、それによって前記光結合ファセットを通じて該光導波路への該ＯＨＩＣの光側面結合を可能にすることの両方のためのアラインメント形態を含む、
ことを特徴とする内蔵型光学混成ＩＣ（ＯＨＩＣ）パッケージ。
【請求項２】
前記光チャンネルが、
少なくとも１つの光ファイバがその平坦側面に沿って組み込まれた本体、
を含み、
前記光ファイバが、前記平坦側面に沿って除去された被覆の一部分を有し、該平坦側面は、前記光電子デバイスに結合されており、
前記本体が、一端では、前記光ファイバの一端が終端し、かつ光が反射される斜角面を有し、反対端では、該光ファイバの別の端部が終端する前記光結合ファセットを有し、
前記本体が、前記光ファイバに沿って、前記斜角面を通じて前記光結合ファセットと前記平坦側面の間で前記光を中継する、
請求項１に記載のＯＨＩＣパッケージ。
【請求項３】
前記光結合ファセットが、内部光側面結合をもたらすために、前記ＩＣパッケージの側面に対して埋め込まれた光ファセットを含む、請求項２に記載のＯＨＩＣパッケージ。
【請求項４】
前記ＩＣパッケージが、前記ＯＳＡを受け取るようになった部分を含む、請求項２に記載のＯＨＩＣパッケージ。
【請求項５】
前記部分が前記ＩＣパッケージの側面に開口部を形成する、請求項４に記載のＯＨＩＣパッケージ。
【請求項６】
前記部分が前記ＯＳＡを受け取る拡大空洞を含む、請求項４に記載のＯＨＩＣパッケージ。
【請求項７】
前記部分が、前記ＩＣパッケージにおける前記ＯＳＡの所定の位置を提供するための内部アラインメントのための機械的アラインメント形態を含む、請求項４に記載のＯＨＩＣパッケージ。
【請求項８】
前記部分が、前記ＯＨＩＣを前記光導波路と機械的に整列させる外部アラインメントのための機械的アラインメント形態を含む、請求項４に記載のＯＨＩＣパッケージ。
【請求項９】
前記ＯＳＡが、個別の光電子デバイスのアセンブリを含み、その各々は、前記本体の前記少なくとも１つの光ファイバの対応する個別の光ファイバと光学的に結合されている、請求項２に記載のＯＨＩＣパッケージ。
【請求項１０】
前記光導波路が前記ＰＷＢに組み込まれた光導波路を含む、請求項２に記載のＯＨＩＣパッケージ。
【請求項１１】
前記ＩＣパッケージが、ボール・グリッド・アレイ（ＢＧＡ）、ピン・グリッド・アレイ（ＰＧＡ）、リード・チップ・キャリア、及びクアド・フラット・パック（ＱＦＤ）のうちの少なくとも１つを含む、請求項２に記載のＯＨＩＣパッケージ。
【請求項１２】
前記光電子デバイスが光検出器及び半導体レーザの少なくとも一方を含む、請求項２に記載のＯＨＩＣパッケージ。
【請求項１３】
前記ＩＣパッケージが前記ＯＳＡを受け取るようになった部分を含む、請求項１に記載のＯＨＩＣパッケージ。
【請求項１４】
前記部分が前記ＩＣパッケージの側面に開口部を形成する、請求項１３に記載のＯＨＩＣパッケージ。
【請求項１５】
前記部分が前記ＯＳＡを受け取る拡大空洞を含む、請求項１３に記載のＯＨＩＣパッケージ。
【請求項１６】
前記ＩＣパッケージが、該ＩＣパッケージにおける前記ＯＳＡの所定の位置を提供するための内部アラインメントのための機械的アラインメント形態を含む、請求項１に記載のＯＨＩＣパッケージ。
【請求項１７】
前記ＩＣパッケージが前記ＯＨＩＣを前記光導波路と機械的に整列させる外部アラインメントのための機械的アラインメント形態を含む、請求項１に記載のＯＨＩＣパッケージ。
【請求項１８】
プリント配線板（ＰＷＢ）の光導波路に光側面結合するための内蔵型光学混成ＩＣ（ＯＨＩＣ）パッケージを作成する方法であって、
アラインメント形態を含む集積回路（ＩＣ）パッケージを準備する段階と、
光結合ファセットと、光電子デバイスと、光チャンネルとを有し、該光電子デバイスが、該光チャンネルを通って該光結合ファセットと光学的に結合されており、かつ前記ＩＣパッケージと電気的に接合され、それによって該光電子デバイスと該ＩＣパッケージの間の電気的結合をもたらす内蔵型光学サブアセンブリ（ＯＳＡ）を準備する段階と、
前記アラインメント形態を用いて前記ＩＣパッケージ内で前記ＯＳＡを内部的に整列させる段階と、
前記アラインメント形態を用いて前記ＩＣパッケージを前記光導波路と外部的に整列させる段階と、
前記ＯＳＡを前記ＩＣパッケージと電気的に接合し、それによって前記光電子デバイスと該ＩＣパッケージの間の電気的結合をもたらし、前記光結合ファセットを通じて光導波路への側面結合を可能にする段階と、
を含むことを特徴とする方法。
【請求項１９】
前記ＯＳＡを準備する段階が、
少なくとも１つの光ファイバを本体に該本体の側面に沿って組み込み、チャンネルアセンブリを形成する段階と、
前記チャンネルアセンブリの第１の端部において、該チャンネルアセンブリの一部分を除去し、光が反射される前記少なくとも１つの光ファイバの対応する第１の端部上に斜角面を形成する段階と、
前記チャンネルアセンブリの第２の端部において、該チャンネルアセンブリの一部分を除去し、前記少なくとも１つの光ファイバの第２の端部を終端させる前記光結合ファセットを形成する段階と、
前記第１の端部に近い前記チャンネルアセンブリの前記側面の部分において、光学面を作成して平坦結合側面を形成する段階と、
前記平坦結合側面が前記光電子デバイスに面するように前記チャンネルアセンブリを置き、該チャンネルアセンブリを該光電子デバイスに接合する段階と、
を含む、請求項１８に記載の方法。
【請求項２０】
前記ＯＳＡを準備する段階が、窓を有する密封本体に光電子デバイスを封入する段階を更に含み、
前記光電子デバイスが、前記平坦結合側面に面する前記窓を通して前記光チャンネルに結合される、請求項１９に記載の方法。
【請求項２１】
前記ＩＣパッケージを準備する段階が、前記ＯＳＡを受け取るために該ＩＣパッケージの側面に開口部を形成する段階を含む、請求項１９に記載の方法。
【請求項２２】
前記ＩＣパッケージを準備する段階が、前記ＯＳＡを受け取るために該ＩＣパッケージの空洞を拡大する段階を含む、請求項１９に記載の方法。
【請求項２３】
前記ＩＣパッケージを準備する段階が、該ＩＣパッケージにおける前記ＯＳＡの位置を定めるための内部機械的アラインメント形態を有するＩＣパッケージを準備する段階を含む、請求項１９に記載の方法。
【請求項２４】
前記ＩＣパッケージを準備する段階が、前記ＯＨＩＣを前記光導波路と機械的に整列させるための外部機械的アラインメント形態を有するＩＣパッケージを準備する段階を含む、請求項１９に記載の方法。
【請求項２５】
前記ＯＨＩＣパッケージを受け取るようになっており、かつ前記光導波路を含む、プリント配線板（ＰＷＢ）の部分を準備する段階と、
前記光結合ファセットを前記光導波路の端面ファセットに向けて、前記ＯＨＩＣパッケージを前記ＰＷＢの前記部分上に置く段階と、
前記光側面結合を達成し、それによって光学有効プリント基板（ＯＥ−ＰＣＢ）を作成するために、前記置かれたＯＨＩＣパッケージを前記ＰＷＢの前記部分に接合する段階と、
により、前記光導波路への前記ＯＨＩＣパッケージの前記光側面結合のためのＯＥ−ＰＣＢを作成する段階を更に含む、請求項１８に記載の方法。
【請求項２６】
ＰＷＢの一部分を準備する前記段階が、前記光導波路のコアと基準の間に設けられた垂直アラインメント層によって該基準に対して制御されたコア位置を用いて該光導波路を準備する段階を含む、請求項２５に記載の方法。
【請求項２７】
前記置かれたＯＨＩＣパッケージを接合するときに、該ＯＨＩＣパッケージの電気接続によってもたらされる前記光結合ファセットと端面ファセットの間のある一定の範囲の相対位置を使用する段階を含む、請求項２５に記載の方法。
【請求項２８】
前記ＯＨＩＣパッケージを受け取るようになっており、かつ前記光導波路を含む、プリント配線板（ＰＷＢ）の部分を準備する段階と、
前記光結合ファセットを前記光導波路の端面ファセットに向けて、前記ＯＨＩＣパッケージを前記ＰＷＢの前記部分上に置く段階と、
前記光側面結合を達成し、それによって光学有効プリント基板（ＯＥ−ＰＣＢ）を作成するために、前記置かれたＯＨＩＣパッケージを前記ＰＷＢの前記部分に接合する段階と、
により、前記光導波路への前記ＯＨＩＣパッケージの前記光側面結合のためのＯＥ−ＰＣＢを作成する段階を更に含む、請求項１９に記載の方法。
【請求項２９】
ＰＷＢの一部分を準備する前記段階が、前記光導波路のコアと基準の間に設けられた垂直アラインメント層によって該基準に対して制御されたコア位置を用いて該光導波路を準備する段階を含む、請求項２８に記載の方法。
【請求項３０】
前記置かれたＯＨＩＣパッケージを接合するときに、該ＯＨＩＣパッケージの電気接続によってもたらされる前記光結合ファセットと端面ファセットの間のある一定の範囲の相対位置を使用する段階を含む、請求項２８に記載の方法。
【請求項３１】
光導波路を含み、ＯＨＩＣパッケージを受け入れるようになったプリント配線板（ＰＷＢ）と、
プリント配線板（ＰＷＢ）の光導波路への光側面結合のための内蔵型光学混成ＩＣ（ＯＨＩＣ）パッケージと、
を含み、
前記ＯＨＩＣパッケージが、
集積回路（ＩＣ）パッケージと、
光結合ファセットと、光電子デバイスと、光チャンネルとを有し、該光電子デバイスが、該光チャンネルを通って該光結合ファセットと光学的に結合されており、かつ前記ＩＣパッケージに電気的に接合され、それによって該光電子デバイスと該ＩＣパッケージの間の電気的結合をもたらす内蔵型光学サブアセンブリ（ＯＳＡ）と、
を含み、
前記ＩＣパッケージが、前記ＯＳＡを該ＩＣパケージ内に内部的に整列させること、及びＯＨＩＣを光導波路と外部的に整列させ、それによって前記光結合ファセットを通じて該光導波路への該ＯＨＩＣの前記光側面結合を可能にすることの両方のためのアラインメント形態を含む、
ことを特徴とする光学有効プリント基板（ＯＥ−ＰＣＢ）。
【請求項３２】
前記ＯＨＩＣの前記光チャンネルが、
少なくとも１つの光ファイバがその平坦側面に沿って組み込まれた本体、
を含み、
前記光ファイバが、前記平坦側面に沿って除去された被覆の一部分を有し、該平坦側面が、前記光電子デバイスに結合されており、
前記本体が、一端では、前記光ファイバの一端が終端し、かつ光が反射される斜角面を有し、反対端では、該光ファイバの別の端部が終端する前記光結合ファセットを有し、
前記本体が、前記光ファイバに沿って、前記斜角面を通じて前記光結合ファセットと前記平坦側面の間で前記光を中継する、請求項３１に記載のＯＥ−ＰＣＢ。
【請求項３３】
前記光結合ファセットが、内部光側面結合をもたらすために、前記ＩＣパッケージの側面に対して埋め込まれた光ファセットを含む、請求項３２に記載のＯＥ−ＰＣＢ。
【請求項３４】
前記ＩＣパッケージが前記ＯＳＡを受け取るようになった部分を含む、請求項３２に記載のＯＥ−ＰＣＢ。
【請求項３５】
前記部分が前記ＩＣパッケージの側面に開口部を形成する、請求項３４に記載のＯＥ−ＰＣＢ。
【請求項３６】
前記部分が前記ＯＳＡを受け取る拡大空洞を含む、請求項３４に記載のＯＥ−ＰＣＢ。
【請求項３７】
前記部分が前記ＩＣパッケージにおける前記ＯＳＡの所定の位置を提供するための内部アラインメントのための機械的アラインメント形態を含む、請求項３４に記載のＯＥ−ＰＣＢ。
【請求項３８】
前記部分が、前記ＯＨＩＣを前記光導波路と機械的に整列させる外部アラインメントのための機械的アラインメント形態を含む、請求項３４に記載のＯＥ−ＰＣＢ。
【請求項３９】
前記ＯＳＡが、個別の光電子デバイスのアセンブリを含み、その各々が、前記本体の前記少なくとも１つの光ファイバの対応する個別の光ファイバと光学的に結合されている、請求項３２に記載のＯＥ−ＰＣＢ。
【請求項４０】
前記光導波路が前記ＰＷＢに組み込まれた光導波路を含む、請求項３２に記載のＯＥ−ＰＣＢ。
【請求項４１】
前記ＩＣパッケージが、ボール・グリッド・アレイ（ＢＧＡ）、ピン・グリッド・アレイ（ＰＧＡ）、リード・チップ・キャリア、及びクアド・フラット・パック（ＱＦＤ）のうちの少なくとも１つを含む，請求項３２に記載のＯＥ−ＰＣＢ。
【請求項４２】
前記光電子デバイスが光検出器及び半導体レーザの少なくとも一方を含む、請求項３２に記載のＯＥ−ＰＣＢ。
【請求項４３】
前記光導波路が前記光導波路のコアと基準の間に該基準に対する該コアの位置を制御するためのバッファ層を含む、請求項３１に記載のＯＥ−ＰＣＢ。
【請求項４４】
前記バッファ層が前記ＰＷＢの表面と前記コアの間に位置し、
前記基準が前記ＰＷＢの前記表面である、請求項４３に記載のＯＥ−ＰＣＢ。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願
本出願は、２００４年１２月７日出願の米国特許出願第１１／００５，２９７号からの優先権を請求するものである。
【０００２】
本発明は、超高速用途のためのプリント基板（ＰＣＢ）の分野に関する。特に、本発明は、光学的、光電子的、及び電子的構成要素の標準プリント配線板への混成統合化に関する。
【背景技術】
【０００３】
プリント配線板（ＰＷＢ）を備えた光電子パッケージの統合化が直面する主な難しさの１つは、ＰＷＢ上に設けた光電子デバイスと光導波路の間に光を効率的に結合させることである。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
いくつかの方法が、面発光レーザ（ＶＣＳＥＬ）を含む光電子パッケージの場合に、このような統合化を実施するように提案されてきたが、これらの殆どは、何らかの時点で、ＰＣＢ内に組み込まれた光導波路内にＶＣＳＥＬ光を偏向させるために、ＶＣＳＥＬ出力に対して４５度ミラーを整列させる段階を伴っている。図１ｂは、キャビティ・ダウン・ボール・グリッド・アレイ（ＢＧＡ）２２の空洞内側に取り付けたＶＣＳＥＬ１３が、ＰＷＢ２０内側に挿入されて整列した４５度ミラー２５によって組み込み光導波路１８に光学的に結合される従来技術の実施形態の例を示している。しかし、このアラインメント段階は、達成することが困難であり、従って時間を消費する。
【０００５】
図１ｃに示す別の提案された方法では、集積回路ＩＣパッケージ１２は、組み込み光導波路１８への光結合のためにＰＷＢ２０埋め込み部分内に挿入されたＶＣＳＥＬ１３を含む。図１ａに示すようなバタフライパッケージ３６は、光ファイバ１９がレーザ出力部に整列し、次にパッケージに接合された別の従来技術の実施形態である。ここでもまた、これらの従来技術の実施形態は、光導波路１８又は光ファイバ１９に対するレーザ１３のアラインメント段階を必要とし、これは、依然として時間を消費する工程である。
【０００６】
近年、Ｒｈｏ他により（Ｊ．Ｌｉｇｈｔｗａｖｅ  Ｔｅｃｈｎｏｌｏｇｙ、２２巻，第９号，２００４年）、ＰＷＢの組み込み光導波路に向ってＶＣＳＥＬによって放射された光を導く媒体として４５度終端光学的結合ロッドを用いることが提案されている。しかし、この方法は、依然として、ＶＣＳＥＬに対して及び組み込み導波路に対してロッドを整列させる段階を含み、これは、困難で時間を消費する可能性がある。
【０００７】
本発明は、超高速コンピューティング及びスイッチング用途に対して光学有効プリント基板（ＯＥ−ＰＣＢ）を作成するための光電子工学、光学、光ファイバ、導波路、標準電子パッケージ、及び標準プリント配線板の混成統合化の方法及び装置を提供する。
【０００８】
本発明は、大量のＯＥ−ＰＣＢの製造可能性に関連する概念を提供する。これらの概念を用いて、構成要素及び準構成要素は、高収率で大量の最終部品を達成する信頼できる方法でプリント配線板及び光導波路と迅速かつ容易に統合することができる。
【課題を解決するための手段】
【０００９】
本発明は、プリント配線板（ＰＷＢ）の光導波路への光側面結合のための内蔵型光学混成ＩＣ（ＯＨＩＣ）パッケージを提供する。ＯＨＩＣは、集積回路（ＩＣ）パッケージを含む。ＯＨＩＣはまた、光結合ファセット、光電子デバイス、及び光チャンネルを有する内蔵型光学サブアセンブリ（ＯＳＡ）を含み、光電子デバイスは、光チャンネルを通って光結合ファセットに光学的に結合されており、ＯＳＡは、電気的にＩＣパッケージに接合され、それによって光電子デバイスとＩＣパッケージの間に電気的結合を提供する。最後に、ＩＣは、ＯＳＡをＩＣパケージ内に内部的に整列させること、及び外部的にＯＨＩＣを光導波路に整列させ、それによって光結合ファセットを通じて光導波路へのＯＨＩＣの光側面結合を可能にすることの両方のためのアラインメント形態を含む。
【００１０】
本発明はまた、プリント配線板（ＰＷＢ）の光導波路への光側面結合のための内蔵型光学混成ＩＣ（ＯＨＩＣ）パッケージを作成する方法を提供する。本方法は、集積回路（ＩＣ）パッケージを準備する段階を含む。本方法は、光結合ファセットを有し、かつ集積回路（ＩＣ）パッケージに接合されるようになった内蔵型光学サブアセンブリ（ＯＳＡ）を準備する段階を含み、内蔵型ＯＳＡは、光電子デバイスと光結合ファセットの間で光を中継する光チャンネルが光学的に結合した光電子デバイスを含む。本方法は、ＩＣパッケージにＯＳＡを電気的に接合し、それによって光電子デバイスとＩＣパッケージの間の電気的結合をもたらし、光結合ファセットを通じて光導波路への側面結合を可能にする段階を含む。
【００１１】
本方法は、更に、プリント配線板（ＰＷＢ）の光導波路への光側面結合のための内蔵型光学混成ＩＣ（ＯＨＩＣ）パッケージを作成する方法を含む。この方法は、アラインメント形態を含む集積回路（ＩＣ）パッケージを準備する段階と、光結合ファセット、光電子デバイス、及び光チャンネルを有し、光電子デバイスが、光チャンネルを通って光結合ファセットと光学的に結合し、かつＯＳＡが、電気的にＩＣパッケージに接合され、それによって光電子デバイスとＩＣパッケージの間の電気的結合をもたらす、内蔵型光学サブアセンブリ（ＯＳＡ）を準備する段階と、アラインメント形態を用いてＩＣパッケージ内にＯＳＡを内部的に整列させる段階と、アラインメント形態を用いてＩＣパッケージを光導波路に外部的に整列させる段階と、ＩＣパッケージにＯＳＡを電気的に接合し、それによって光電子デバイスとＩＣパッケージの間の電気的結合をもたらし、かつ光結合ファセットを通じて光導波路への側面結合を可能にする段階とを含む。
【００１２】
本発明はまた、光学有効プリント基板（ＯＥ−ＰＣＢ）を提供する。ＯＥ−ＰＣＢは、上述の内蔵型光学混成ＩＣ（ＯＨＩＣ）パッケージを含む。
【００１３】
本発明を容易に理解することができるように、本発明の実施形態は、添付図面に例示的に示されている。
【００１４】
本発明の更なる詳細及びその利点は、以下に含む詳細説明から明らかになるであろう。
【発明を実施するための最良の形態】
【００１５】
実施形態の以下の説明では、本発明を実施することができる実施例を例示する添付の図面を参照する。開示された本発明の範囲から逸脱することなく、他の実施形態を作ることができることが理解されるであろう。
【００１６】
本発明の一実施形態では、集積回路（ＩＣ）パッケージは、光学混成ＩＣ（ＯＨＩＣ）パッケージを形成するために、光学サブアセンブリ（ＯＳＡ）を受け入れるように修正され、それは、次に、光学有効プリント基板（ＯＥ−ＰＣＢ）を形成するためにプリント基板（ＰＷＢ）の光導波路に対して容易に側面結合させることができる。
【００１７】
集積回路（ＩＣ）パッケージ
集積回路（ＩＣ）パッケージ１２は、半導体チップに対する標準機械的／電気的ハウジングである。これらは、脆弱な半導体チップの電気信号をプリント配線板（ＰＷＢ）に電気的に結合させるのに用いられる。ＩＣパッケージ１２は、外部接続ピンを通じて圧入又は半田付け技術のいずれかにより、プリント配線板（ＰＷＢ）２０に接続される。ＩＣパッケージ１２及びプリント配線板２０の多くの変形があり、各々は、一部の機械的又は電気的制約に適切である。従来技術とラベル付けされた図２ａから２ｄは、電子産業内で用いられる標準ＩＣパッケージ１２の例である。図２ａは、キャビティ・ダウン・ボール・グリッド・アレイ（ＢＧＡ）２２を表し、図２ｂは、キャビティ・アップ・ピン・グリッド・アレイ（ＰＧＡ）２８を示し、図２ｃは、リードなしチップキャリア３０を呈するのに対して、図２ｄは、クアドフラットパック（ＱＰＤ）３２を呈する。
【００１８】
光学混成ＩＣ（ＯＨＩＣ）パッケージ
本発明の実施形態では、光学サブアセンブリ（ＯＳＡ）は、ＩＣパッケージ１２内に設けられる。これは、電気的（外部接続ピン）及び光入力／出力の両方を含めるために増強された光学混成ＩＣ（ＯＨＩＣ）パッケージを提供する。
【００１９】
一実施形態では、ＩＣパッケージ１２は、光学サブアセンブリ（ＯＳＡ）１４を受け入れるように修正される。これは、図３ａ、３ｂ、３ｃ、３ｄ、３ｅ、３ｆ、及び３ｇに示されている。特定のタイプのＯＳＡ１４は、「光コネクタアセンブリ」という名称の米国特許出願第１０／６２５９０５号に説明されている。ＯＳＡ１４は、電気的インタフェース及び光学的インタフェースを有する内蔵型光対電気又は電気対光コンバータモジュールである。ＯＳＡ１４は、例えば、ＶＣＳＥＬ１３などの光電子デバイスを含み、一端上のＶＣＳＥＬ１３出力に光学的に結合され、他端上に他の導波路とＯＳＡの光学的インタフェースとして機能を果たすＯＳＡ１４の光出力ファセット４０を形成する光学的光チャンネル４１を含む。従って、ＯＳＡ１４は、ＩＣパッケージ１２に電気的に結合させることができ、これらの光出力ファセット４０を用いてあらゆる種類の光導波路に光学的に結合させることができる完全統合アセンブリである。
【００２０】
ＯＳＡ１４の一実施形態では、光学的光チャンネル４１は、米国特許出願第１０／６２５９０１号に説明されているような光フェルール４２である。このような光フェルール４２は、本体内に配置された１つ又はいくつかの光ファイバを含み、光ファイバの一端が本体の斜角面４４の一部であるのに対して、ファイバの他端が本体の平坦ファセットの一部である。米国特許出願第１０／６２５９０１号に説明されているように、このような光フェルール４２は、内蔵型ＯＳＡ１４を形成するようにＶＣＳＥＬ１３に容易に結合される。
【００２１】
図３ａ及び３ｂは、光学サブアセンブリ（ＯＳＡ）１４を受け入れるように、本発明の実施形態によるＩＣパッケージ１２、ここではキャビティ・ダウンＰＧＡ２６を修正する可能な方法を示している。ＩＣパッケージ１２は、ＯＳＡ１４が、それに着座し、ＩＣパッケージ１２ワイヤ結合フィンガ３７にワイヤ結合することができるような寸法を有する埋め込み空洞インタフェース４８を提供するように修正される。この実施形態では、キャビティ・ダウンＰＧＡ２６は、僅かに拡大され、パッケージの側面は、ＯＳＡ１４を受け取るように開かれている。この実施形態では、同様に、ＯＳＡ１４の出力結合ファセット４０は、ＯＨＩＣパッケージ１６と光導波路１８の間に外部光結合を提供するために、ＩＣパッケージ１２ハウジングを超えて延びている。図３ｃ及び３ｄに示す別の実施形態では、ＯＳＡ１４の出力結合ファセット４０は、ＯＨＩＣパッケージ１６と光導波路１８の間に内部光結合を提供するために、ＩＣパッケージ１２ハウジングに対して埋め込まれる。
【００２２】
当業者が認めるように、ＯＳＡ１４はまた、ＯＨＩＣパッケージ１６を形成するために、非修正ＩＣパッケージに据え付けることができる。同様に、当業者が認めるように、１つ又はそれよりも多くのＯＳＡ１４は、ＩＣパッケージ１６に据え付けることができ、従って、ＯＨＩＣパッケージ１６は、いくつかの出力結合ファセット４０を含むことができる。
【００２３】
本発明の一実施形態では、ＯＳＡ１４は、アラインメント形態を備える。ＩＣパッケージ１２内のＯＳＡ１４の設置は、ＯＳＡ１４のアラインメント形態と容易に嵌合することができるＩＣパッケージ１２の本体内に内部アラインメント形態を有することによって実施される。従って、相対的にＩＣパッケージ１２に対する垂直、水平、及び回転位置の制御がもたらされる。従って、ＯＳＡが、精密ピックアンドプレース方法を用いてＩＣパッケージ内に整列するか、又はＩＣパッケージ内の内部アラインメント形態が、ＯＳＡを原位置で機械基準を用いて自己整列することを可能にするかのいずれかである。次に、ＯＳＡ１４は、ＩＣ１２パッケージのワイヤ結合フィンガ３７、又は場合によりワイヤ結合４９を用いる別のマイクロチップに電気的に結合させることができる。ワイヤ結合４９を用いる電気接続は、ＯＳＡの光インタフェース（光出力ファセット４０）がＩＣパッケージ１２内に確実に設置することを可能にし、ワイヤ結合４９長さは、ＩＣパッケージ１２の埋め込み空洞４８内のＯＳＡ１４の位置内の小さな変化を取り上げるように調節することができる。
【００２４】
本発明の別の実施形態のように、図３ｅのＯＨＩＣパッケージ１６は、半田ボール１０１の位置に対して確実に設けられているハウジング内に精密切断又は壁を含めるように修正されている。図３ｆに拡大図で示すハウジング上の壁ファセット１００は、図８ｂに示す光学サブアセンブリ１４の端面ファセットを内部的に参照するのに役立つ。図８ａ及び８ｂの光学サブアセンブリ１４からのドエルピン１２０は、ハウジングの壁に対して参照するのに用いられ、光学サブアセンブリの端面ファセット４０は、パッケージハウジングの内部アラインメント壁に嵌合して同一平面になるように押し上げられる。図８ｂはまた、これらのそれぞれのｖ字溝トレンチ１０４内の光ファイバ１０６に対して、ＶＣＳＥＬ１３の位置決めを示している。光学サブアセンブリの内部形態、すなわち、光フェルール４２のｖ字溝トレンチ１０４内の光ファイバ１０６は、それによってこれらの内部機械的アラインメント形態を通じて光チャンネルを正確に位置決めする半田ボール１０１に位置合せされる。
【００２５】
図５ｃに示すように、完成混成ＯＨＩＣパッケージ１６をプリント配線板２０上に設置し、それを予め位置決めした積層光導波路１０８に整列させるパッケージを半田リフローする次の段階は、ＯＨＩＣパッケージハウジングの外部アラインメント形態によって実施される。これらの形態は、ＢＧＡハウジングの内側に光学サブアセンブリを配列した内部アラインメント形態１００と同一であるが、図５ｃに示すように、積層光導波路の端面ファセットを受け入れるためにパッケージ１１４の外部に向って延びている。図５ｄに示す積層光導波路１０８の特定の形状は、精密レーザ加工で可能なような精密切断面を含むことができ、光導波路の光コア５７に位置合せされることになる側壁又は傾斜壁１１６を備えることができる。次に、積層光導波路の端面ファセットは、ＯＨＩＣパッケージ１６内の形態に対して整列させることができ、すなわち、図３ｇは、プリント配線板が透明に描かれている、プリント配線板の下からの斜視図を示している。プリント配線板にＯＨＩＣパッケージ１６を加える半田リフロー工程の前に、ＯＨＩＣパッケージ１６は、積層光導波路の傾斜壁１１６及び側壁に対して機械的に保たれ、すなわち、それによってパッケージの半田ボールでなく、積層光導波路の端面ファセット、及びプリント配線板上へのＯＨＩＣパッケージ１６の「真の」アラインメント形態を作る。積層光導波路１０６の端面ファセット及び側壁並びに光フェルール４２の端面ファセットは、光学的アラインメントを実施するように互いに押し付けられ、次に、全パッケージは、ＯＨＩＣパッケージ１６をプリント配線板に恒久的に固定するように半田リフローされる。
【００２６】
ＯＳＡ１４が、ＩＣパッケージ１２の埋め込み空洞４８の内側に設けられ、ＩＣパッケージ１２にワイヤ結合された状態で、光学混成ＩＣ（ＯＨＩＣ）パッケージ１６と呼ばれる新規内蔵型光マルチチップモジュールが形成される。このＯＨＩＣパッケージ１６は、後でＯＨＩＣパッケージの標準外部接続５０を通じて電気的に、及びＯＳＡ１４によって提供される光ファセット４０を通じて光学的に、その両方でＰＷＢ２０に容易に接続することができる。
【００２７】
従って、本発明は、ＯＨＩＣパッケージ１６を作成する方法６０を提供する。図６に示すように、方法６０は、ＯＳＡ１４（段階６１）を準備する段階を含み、ＯＳＡ１４は、上述の特徴を有する。次に、方法６０は、ＩＣパッケージ１２（段階６３）を準備する段階を含む。次に、方法６０は、ＯＳＡ１４を受け入れるためのＩＣパッケージ１２を適応させる段階（段階６５）を含む。次に、方法６０は、ＯＨＩＣパッケージ１６を得るために、ＯＳＡ１４を修正ＩＣパッケージ１２に電気的に接合する段階（段階６７）を含む。
【００２８】
実施形態によれば、ＯＨＩＣパッケージ１６は、ＯＨＩＣパッケージ１６の側面の１つの上にＰＷＢ２０の光導波路１８とＯＨＩＣ１６パッケージ内に組み込まれた光電子デバイスの間に光を結合させるのに用いられる光ファセット４０を有する。従って、この実施形態は、光導波路１８に対してＩＣパッケージ１２の最終的光側面結合を可能にする。
【００２９】
ＯＨＩＣパッケージ１６を光導波路に容易に整列させるために、ＯＨＩＣパッケージ１６は、外部アラインメント形態を備える。
【００３０】
従って、本発明は、電気並びに光入力及び出力（Ｉ／Ｏ）の両方を有する内蔵型混成半導体パッケージであるＯＨＩＣパッケージ１６を提供する。電気Ｉ／Ｏは、ピン、リード、又は半田ボールなどの典型的手段を通じてアクセスされ、光Ｉ／Ｏは、その光ファセット４０を通じてパッケージの側面外の結合（側面結合）を用いてアクセスされる。同様に、上述のように、ＯＨＩＣパッケージ１６は、光導波路に対する容易な光結合のための外部アラインメント形態を更に有する。
【００３１】
図８ａは、コネクタ端部４０を有する本体１２２内に平行配置に組み込まれた複数の光ファイバ１０６と、コネクタ端部１３０での本体内の少なくとも２つのアラインメントｖ字溝と、コネクタ端部での本体内の少なくとも２つのドエルピンｖ字溝と、対応する反対側のアラインメント及びドエルピンｖ字溝を有するカバー部材１２２’と、アラインメントｖ字溝内に接合され、カバー部材を正確に本体に位置合せする少なくとも２つのアラインメントピン１２０と、本体及びカバー部材の両方の上のドエルピンｖ字溝の場所が適切な位置にあるような寸法であるアラインメントピン及びｖ字溝を含む光フェルールとを示し、平坦当接面１３４は、研磨することができ、ドエルピンは、後で、コネクタ端部で複数のファイバをファイバ対ファイバで端部結合する相補的フェルール部材を導くためのドエルピンアラインメントｖ字溝内に挿入することができる。
【００３２】
図８ｂは、完全なパッケージを形成するために光電子デバイスを封入することにより、他のパッケージマイクロチップと同じ方法（例えば、プリント基板上のパッケージチップの設置）で処理することができるアセンブリを示している。しかし、光電子デバイスパッケージにわたる平面で透明な窓の要件の主な理由は、光電子デバイスに他の光デバイス（光ファイバなど）を結合させるための可能性を提供することである。平面で透明な窓１３６は、光電子デバイスパッケージと第２のアセンブリ（ファイバ光フェルール、レンズアレイ、レーザ、その他）の間に用いるアラインメント手順を容易する。第２のアセンブリは、平面上に設置することができ、必要な最大３移動度（２横方向及び１回方向）を有する光電子機器に整列させることができる。本方法は、積み重ね可能（又は２−Ｄ）光学機器として公知であり、アラインメント手順を大いに単純化する。このアラインメント方策の特定的な例は、線形並列光ファイバのアレイを有する面発光レーザ（ＶＣＳＥＬ）アレイチップ１３を含む。ＶＣＳＥＬアレイチップが透明樹脂内に封入された状態で、それは、ＶＣＳＥＬチップ上のレーザのアレイの周囲に作成された窓（又は平らな透明な表面）を有する。表面は、ＶＣＳＥＬチップの表面と基本的に同一平面上にある。ＶＣＳＥＬチップの表面と平面の間の距離は、光ファイバ内への最大量の結合が可能であるように、透明な表面がＶＣＳＥＬチップを露出することなく最小限に保持される。
【００３３】
この配置は、いくつかの他の有用な態様もまた提供する。封入光電子デバイスは、水分又は汚染物質がデバイスにわたって進行する恐れがないように密封されている。特に、ワイヤ結合が光電子デバイスに接続するのに用いられる場合、それはまた、振動に対してより弾力性がある。透明樹脂はまた、光電子デバイスから放射された光の発散（高屈折率エポキシ樹脂が、光の望ましい波長に用いられると想定）を軽減することができ、そのために、光が進行することができる同じ光学距離に対してより長い物理距離を可能にする。
【００３４】
光電子チップを含む封入光電子パッケージを製造する方法を以下に説明する。封入光電子パッケージを製造する方法は、基板を準備する段階と、光電子チップを基板上に固定する段階と、光電子チップの上に半透明コーティング物質を設ける段階と、基板に対して実質的に平行に少なくとも光電子チップの上に平面を作成するために半透明コーティング物質を研磨する段階とを含み、光電子チップの上の平面は、光結合窓を提供する。
【００３５】
光学有効プリント基板（ＯＥ−ＰＣＢ）
図４ａから４ｅは、本発明の様々な実施形態の例であり、ここでＯＨＩＣパッケージ１６は、いわゆる光学有効プリント基板（ＯＥ−ＰＣＢ）を形成するＰＷＢ２０に固定された光導波路１８の近くに設けられている。図４ａは、キャビティ・アップＢＧＡ２２で形成されたＯＨＩＣパッケージ１６及びＯＳＡ１４を示している。光出力ファセット４０は、ＯＨＩＣパッケージ１６と導波路１８の間に光が結合されるように、光導波路１８の端面ファセット２１の近くにある。光出力ファセット４０は、ＯＨＩＣ導波路外部側面結合を備えるために、ＩＣパッケージ１２を超えて５３僅かに延びている。図４ｂは、図４ａと同様の方法でキャビティ・ダウンＢＧＡ２２を用いて作られ、光導波路１８に対して突き合わせ結合されたＯＨＩＣパッケージ１６を示している。図４ｃは、図４ａと同様の方法でキャビティ・ダウンＢＧＡ２６を用いて作られ、光導波路１８に対して突き合わせ結合されたＯＨＩＣパッケージ１６を示している。図４ｄは、ＯＨＩＣパッケージ１６の側面内に僅かに挿入された光導波路１８との光結合を可能にする埋め込まれた出力ファセット５２である光出力ファセット４０を有する、」今度はキャビティ・ダウンＢＧＡ２２で作られたＯＨＩＣパッケージ１６の例である。図４ｅは、キャビティ・ダウンＢＧＡで作られ、組み込み光導波路と結合されたＯＨＩＣパッケージ１６の例である。これらの配置の全て、並びに当業者に対して同様の及び明らかな他のものは、いわゆる光学有効プリント基板（ＯＥ−ＰＣＢ）の可能な実施例である。
【００３６】
上記の一部の実施形態では、ＰＷＢ２０の光導波路１８は、平面積層光導波路である。他の光導波路タイプを用いることもできることが当業者には明らかであり、従って、導波路の全てのタイプは、平行リボン光ファイバの使用を含む本発明の可能な実施形態として含まれる。
【００３７】
ＰＷＢ２０を構成するのに用いる標準的方法にできるだけ影響を与えないことが、本発明の目的である。そうするために、完成ＰＷＢ２０は、ＰＷＢの表面上に平面積層光導波路１８を備えるように図５ａ及び５ｂに示すように外部光学層で増強されている。ＰＷＢの層内に組み込まれた光導波路はまた、図４ｅに示すように光結合ファセット４０プレーンを下げることにより、ＯＨＩＣパッケージ１６と用いることができることは、当業者には明らかであるべきである。しかし、非修正ＰＷＢを備える目的を考えると、外部平面積層光導波路の層状構造は、ＯＨＩＣパッケージ１６の光結合ファセット４０と光導波路１８のコア５７の間の垂直アラインメントを容易するのに用いることができる。図５ａは、１）厚み「Ａ」の接着／アラインメント層７９、２）厚み「Ｂ−Ａ」のバッファ層５９、３）厚み「Ｃ」ののコア５７層、及び４）厚み「Ｄ」の周囲及び上部クラッド層５８を含むマルチコア平面積層光導波路アセンブリ１７の端面ファセット２１を示している。
【００３８】
本発明の一実施形態では、ＯＨＩＣパッケージ１６の光結合ファセット４０と光導波路１８のコア５７の間の垂直アラインメントは、ここではバッファ層５９である垂直アラインメント層４５によって提供され、それは、ＰＷＢ２０の垂直基準に対してかなり正確に既知の垂直位置でコア５７を有する光導波路１８を作成することを可能にする。ＰＷＢ２０表面に沿ったバッファ層５９の分布した厚みは、コア５７とＰＷＢ２０の表面の間の固定距離で図５ａの垂直高さ「Ｂ」を制御するように、ＰＷＢ２０表面に沿った接着／アラインメント層７９の厚み変化に正確に従うような厚みである。当業者に公知の方法は、結果としてＰＷＢ２０基準表面位置に対して実質的に精密コア５７垂直位置をもたらすことになるバッファ層５９を作成するのに用いることができる。
【００３９】
本発明の別の実施形態では、ＯＨＩＣパッケージ１６の光結合ファセット４０と光導波路１８のコア５７の間の垂直アラインメントは、別の層によって提供される。この別の層は、ＯＨＩＣ１６パッケージを容易に結合させることができるのに対して、垂直アラインメント基準として用いられる。例えば、クラッド層５８は、垂直アラインメント層４５とすることができ、ＯＨＩＣパッケージ１６が整列した上面基準として機能を果たす。実施形態では、ＯＨＩＣパッケージの外部アラインメント形態は、ＯＨＩＣパッケージ内の平面をクラッド層５８の上面に置くことができる垂直アラインメントを提供する。次に、コアに至るまでクラッド層５８の厚み「Ｄ」は、他の厚み［Ａ］、［Ｂ］、及び［Ｃ］がそうでなくても、それを維持することができる。これらは、本発明によって提供された複数の配置のうちの一部の配置のみである。
【００４０】
次に、完全に組み立てたＯＨＩＣパッケージ１６は、ＰＷＢ２０の平面積層光導波路と統合される。ＯＨＩＣパッケージ１６の本体内の外部アラインメント形態は、ＯＳＡの光ファセット４０を光導波路１８の端面ファセット２１と整列させるのに用いられる。当業者が認めるように、電気Ｉ／Ｏピン（又はリード又は半田ボール）ではなく、ＰＷＢ２０上の光導波路１８の位置及び幾何学形状が、殆どＯＨＩＣパッケージ１６の位置を決める。上述のようにワイヤ結合と同様に、標準電気接続（プリント基板の貫通穴内のピンなど）によって提供された「弛み」は、ＯＨＩＣパッケージ１６内で囲まれたＯＳＡ１４及び光導波路インタフェースを整列させることができるように僅かな動きを可能にすることができる。
【００４１】
このアセンブリ全体における主な精密インタフェースは、ＯＨＩＣパッケージ１６内に見られるＯＳＡ１４と光導波路１８の間のものである。光導波路１８が、ＰＷＢ２０表面基準（上述の垂直アラインメントバッファ層技術の使用による）に対して適切に寸法決めされて適切に垂直に位置決めされ、ＯＳＡ１４が、ＯＨＩＣパッケージの内側に適切に位置決めされると、共通の基準になって２つの光インタフェース（すなわち、光ＯＨＩＣ出力ファセット４０及び光導波路１８の端面ファセット２１）が整列することを可能にするのは、ＯＨＩＣパッケージ１６である。従って、本発明は、当業者に公知の標準電気接続法によって提供される「弛み」又は「許容範囲」を利用する。
【００４２】
次に、図７を参照すると、光学有効プリント基板（ＯＥ−ＰＣＢ）を準備する方法７０が要約されている。本方法は、ＯＨＩＣパッケージ１６を準備する段階（段階７１）を含む。本方法７０はまた、ＯＨＩＣパッケージ１６を受け取るようになったＰＷＢ２０を準備する段階と、少なくとも１つの光導波路１８を含む段階（段階７３）とを含む。本方法７０はまた、ＰＷＢ２０上にＯＨＩＣパッケージ１６を設置する段階と、次に、ＰＷＢ２０にＯＨＩＣパッケージ１６を接合する段階（段階７５）とを含む。段階７７において、ＯＥ−ＰＣＢが得られる。
【００４３】
本発明は、本発明の特定的な実施形態を用いて以上のように説明したが、本明細書で定めるように、それは、主題の本発明の精神及び本質から逸脱することなく修正することができる。従って、本発明の範囲は、特許請求の範囲によってのみ限定されるものとする。
【図面の簡単な説明】
【００４４】
【図１ａ】バタフライパッケージ及びその突き合わせ結合光ファイバの断面を示す、レーザによって光導波路内に放射された光を光学的に結合させるために従来技術で見られるいくつかの方法の１つの概略図である。
【図１ｂ】ＶＣＳＥＬレーザが据え付けられ、かつ組み込み導波路に外部４５度ミラーによって結合されたＢＧＡパッケージの断面を示す、レーザによって光導波路内に放射された光を光学的に結合させるために従来技術で見られるいくつかの方法の１つの概略図である。
【図１ｃ】光導波路と結合させるためにＰＣＢ埋め込み部分内に挿入されたＶＣＳＥＬを含む集積回路（ＩＣ）パッケージの断面を示す、レーザによって光導波路内に放射された光を光学的に結合させるために従来技術で見られるいくつかの方法の１つの概略図である。
【図２ａ】キャビティ・ダウン・ボール・グリッド・アレイ（ＢＧＡ）を表す、電子工学産業で用いる標準集積回路（ＩＣ）パッケージの概略斜視図である。
【図２ｂ】キャビティ・アップ・ピン・グリッド・アレイ（ＰＧＡ）を表す、電子工学産業で用いる標準集積回路（ＩＣ）パッケージの概略斜視図である。
【図２ｃ】リードなし「チップキャリア」を表す、電子工学産業で用いる標準集積回路（ＩＣ）パッケージの概略斜視図である。
【図２ｄ】「クアドフラットパック」を表す、電子工学産業で用いる標準集積回路（ＩＣ）パッケージの概略斜視図である。
【図３ａ】本発明の実施形態による埋め込みインタフェースを有するキャビティ・ダウンＰＧＡと、空洞内に挿入され、かつ外部側面結合のためのＰＧＡパッケージを超える平坦端面結合を有する光学サブアセンブリ（ＯＳＡ）とで作られた光学混成ＩＣ（ＯＨＩＣ）パッケージの概略斜視図である。
【図３ｂ】図３ａのＯＨＩＣの概略底面図である。
【図３ｃ】本発明の実施形態による埋め込みインタフェースを有するキャビティ・ダウンＢＧＡと、空洞内に挿入された光学サブアセンブリ（ＯＳＡ）とで作られた光学混成ＩＣ（ＯＨＩＣ）パッケージであって、ＯＳＡが内部側面結合のためにＯＨＩＣパッケージ内側に平坦端面結合を有するものの概略斜視底面図である。
【図３ｄ】図３ｃのＯＨＩＣの別の概略底面図である。
【図３ｅ】本発明の実施形態による埋め込みインタフェースを有するキャビティ・ダウンＢＧＡと、アラインメントドエルピンを用いて空洞内に挿入された光学サブアセンブリ（ＯＳＡ）とで作られた光学混成ＩＣ（ＯＨＩＣ）パッケージであって、ＯＳＡが内部側面結合のためにＯＨＩＣパッケージ内側に平坦端面結合を有するものの概略斜視底面部分図である。
【図３ｆ】埋め込みインタフェースを有するキャビティ・ダウンＢＧＡと、ドエルピンが位置合せされたアラインメント壁を示す空洞内に挿入された光学サブアセンブリ（ＯＳＡ）とで作られた光学混成ＩＣ（ＯＨＩＣ）パッケージの概略斜視底面拡大及び部分図である。
【図３ｇ】アラインメント壁及びドエルピンによって位置合せされた光学サブアセンブリ（ＯＳＡ）に当接する積層光導波路を示す、埋め込みインタフェースを有するキャビティ・ダウンＢＧＡと、アラインメントドエルピンを用いて空洞内に挿入された光学サブアセンブリ（ＯＳＡ）とで作られた光学混成ＩＣ（ＯＨＩＣ）パッケージの概略底面部分図である。
【図４ａ】突き合わせ結合インタフェースを通じて上に重なる光導波路に側面結合されたキャビティ・アップＢＧＡで作られた光学混成ＩＣ（ＯＨＩＣ）パッケージを呈する、本発明の一実施形態による光学有効プリント基板（ＯＥ−ＰＣＢ）の一部分の概略断面図である。
【図４ｂ】埋め込みインタフェースを通じて側面結合されたキャビティ・ダウンＢＧＡで作られたＯＨＩＣパッケージを呈する、本発明の一実施形態による光学有効プリント基板（ＯＥ−ＰＣＢ）の一部分の概略断面図である。
【図４ｃ】突き合わせ結合インタフェースを通じて上に重なる光導波路に側面結合されたキャビティ・ダウンＰＧＡで作られたＯＨＩＣパッケージである、本発明の一実施形態による光学有効プリント基板（ＯＥ−ＰＣＢ）の一部分の概略断面図である。
【図４ｄ】埋め込みインタフェース（内部側面結合）を通じて側面結合されたキャビティ・ダウンＢＧＡで作られたＯＨＩＣパッケージを呈する、本発明の一実施形態による光学有効プリント基板（ＯＥ−ＰＣＢ）の一部分の概略断面図である。
【図４ｅ】組み込み光導波路に結合された（内部側面結合）埋め込み側面結合を有するキャビティ・ダウンＰＧＡで作られたＯＨＩＣパッケージを呈する、本発明の一実施形態による光学有効プリント基板（ＯＥ−ＰＣＢ）の一部分の概略断面図である。
【図５ａ】本発明の実施形態による積層平面光導波路アセンブリの端面ファセットを示すプリント配線板の概略断面図である。
【図５ｂ】本発明の実施形態によるＯＨＩＣパッケージに結合されたプリント配線板上の積層平面光導波路の概略斜視図である。
【図５ｃ】本発明の実施形態による積層平面光導波路と整列しているＯＨＩＣパッケージに結合されたプリント配線板の概略斜視部分図である。
【図５ｄ】本発明の実施形態による積層平面光導波路の概略斜視部分図である。
【図６】本発明の実施形態によるＯＨＩＣパッケージを準備する方法の流れ図である。
【図７】本発明の実施形態による光学有効プリント基板を準備する方法の流れ図である。
【図８ａ】斜角光学面を有する第１の側面とアラインメントドエルピンを有する第２の平坦研磨側面とを有する、図８ｂで用いられるシリコンｖ字溝光フェルールの特定的な実施形態の概略斜視図である。
【図８ｂ】取り付け基板上のレーザチップに整列した光フェルールの斜角第１側面を有する完成光学サブアセンブリの概略斜視図である。
【図１ａ】
2008523581.tif 000003
【図１ｂ】
2008523581.tif 000004
【図１ｃ】
2008523581.tif 000005
【図２ａ】
2008523581.tif 000006
【図２ｂ】
2008523581.tif 000007
【図２ｃ】
2008523581.tif 000008
【図２ｄ】
2008523581.tif 000009
【図３ａ】
2008523581.tif 000010
【図３ｂ】
2008523581.tif 000011
【図３ｃ】
2008523581.tif 000012
【図３ｄ】
2008523581.tif 000013
【図３ｅ】
2008523581.tif 000014
【図３ｆ】
2008523581.tif 000015
【図３ｇ】
2008523581.tif 000016
【図４ａ】
2008523581.tif 000017
【図４ｂ】
2008523581.tif 000018
【図４ｃ】
2008523581.tif 000019
【図４ｄ】
2008523581.tif 000020
【図４ｅ】
2008523581.tif 000021
【図５ａ】
2008523581.tif 000022
【図５ｂ】
2008523581.tif 000023
【図５ｃ】
2008523581.tif 000024
【図５ｄ】
2008523581.tif 000025
【図６】
2008523581.tif 000026
【図７】
2008523581.tif 000027
【図８ａ】
2008523581.tif 000028
【図８ｂ】
2008523581.tif 000029
【国際調査報告】
2008523581.tif 000030
2008523581.tif 000031
2008523581.tif 000032