(57)【要約】パルス幅変調（ＰＷＭ）増幅器は、誤差補正信号によって増幅器のＤ級出力段のタイミングおよび振幅誤差を補正するために、ＰＷＭ入力信号のパルスを再整形するフィードバックループを具える。このような増幅器において、フィードバックループは、ＰＷＭ入力信号のパルス周期が一定でないとき、特にＰＷＭ信号がノイズシェーパから生じるときに、相当量のベースバンドノイズを与える。本発明は、増幅器の再整形利得をパルス周期比例信号で修正することによって、このノイズを低減する。
2008529390.tif 000002
【特許請求の範囲】
【請求項１】
パルス幅変調出力段と、前記パルス幅変調出力段に供給されるパルス幅変調信号を再整形するよう構成されたフィードバックループとを具える、パルス幅変調入力信号を増幅する装置において、
前記パルス幅変調入力信号からパルス周期比例信号を生成する手段と、前記フィードバックループを前記パルス周期比例信号で制御する制御装置とを具えることを特徴とする増幅装置。
【請求項２】
前記出力段のパルス幅変調出力信号と前記パルス幅変調入力信号とを比較し、その比較から生じる誤差補正信号を供給するよう構成された誤差補正信号発生器と、
前記パルス幅変調入力信号および前記誤差補正信号を受信し、再整形されたパルス幅変調信号を前記出力段の入力に供給するように構成された制限積分再整形手段と、
を具えることを特徴とする請求項１に記載の増幅装置。
【請求項３】
前記制御装置は、前記誤差補正信号が前記再整形手段へ供給される前に、前記誤差補正信号に前記パルス周期比例信号を乗算する乗算器を具えることを特徴とする請求項２に記載の構成。
【請求項４】
前記パルス周期比例信号を生成する手段が、パルス幅変調入力信号の２つの連続した対応するエッジ間の時間と比例する単一パルス周期比例信号を用いて、前記単一パルス周期のエッジのうちの少なくとも１つを補正するように実現されていることを特徴とする請求項１またはは２に記載の構成。
【請求項５】
前記単一パルス周期比例信号を用いて、前記単一パルス周期の中間のエッジを補正することを特徴とする請求項４に記載の構成。
【請求項６】
前記単一パルス期間比例信号を用いて、前記単一パルス周期の２つの連続したエッジを補正することを特徴とする請求項４に記載の構成。
【請求項７】
前記単一パルス周期比例信号は、第１および第２の単一パルス幅比例信号からなり、第１の単一パルス幅比例信号は、パルス幅変調入力信号の立上りエッジと次の立下りエッジの間にあり、第２の単一パルス幅比例信号は、パルス幅変調入力信号の前記立下りエッジと次の立上りエッジ間にあり、
２つの単一パルス幅比例信号の各々は、そのパルスの両エッジの半分を補正する、
ことを特徴とする請求項４に記載の構成。
【請求項８】
パルス幅変調入力信号は、各パルス周期が複数のサンプルを具えるデジタルパルス幅変調入力信号であり、
前記パルス周期比例信号を生成する手段が、各パルス周期のサンプルを計数する周期カウンタを具える、
ことを特徴とする請求項１〜７のいずれかに記載の構成。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、請求項１の前文によって特定されるパルス幅変調（ＰＷＭ）入力信号を増幅する装置に関するものである。
【背景技術】
【０００２】
このような装置は、国際特許出願公開WO98/44626から既知である。上述の特許出願においては、誤差補正信号によって、ＰＷＭ入力信号のエッジをＤ級出力段において生じる振幅およびタイミングの誤差を補償するためにシフトさせる再整形手段を制御している。このため、従来技術の装置では、制限積分器を用いて入力パルスに傾斜したエッジを生成する。次いで、傾斜したエッジを、ローパスフィルタ処理された誤差補正信号と比較し、この比較によって、シフトしたエッジを有する方形パルスを生成し、Ｄ級増幅器の入力へ供給している。
【０００３】
このような装置がＰＷＭノイズシェーパによって生成されたＰＷＭ入力信号を使用する場合、相当量のノイズが増幅信号のベースバンドスペクトルに加えられるということが分かっている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、上述したベースバンドに加えられるノイズを低減する、あるいは、実質的に抑制することにあり、それゆえ、本発明による装置は、請求項１の特徴部分によって特徴づけられる。本出願において、「再整形利得」という語は、誤差補正発生器の出力とＤ級出力段の入力との間の開ループの利得を意味する。
【課題を解決するための手段】
【０００５】
本発明は、ＰＷＭ入力信号がＰＷＭノイズシェーパから生じる場合、または、ＰＷＭ入力信号が自己発振Ｄ級増幅回路で生成される場合、ＰＷＭ信号のパルス周期、すなわち正パルスの幅と連続する負パルスの幅との和は一定でないという認識に基づく。ＰＷＭ入力信号の変化するパルス周期は、再整形手段の変化する利得をもたらし、この変化する再整形利得はベースバンドスペクトルのノイズを引き起こす。
【０００６】
本発明の利点は、再整形利得がパルス周期の持続時間とほぼ無関係になるように制御されることにある。
【０００７】
上述した従来技術文献において開示されているように、再整形利得は制限積分再整形手段によって生成される傾斜の長さ（τ）に比例し、ＰＷＭ入力信号のパルス周期（Ts）に反比例する。従って、本発明による好適実施形態では、前記制御装置は、傾斜の長さをＰＷＭ入力信号のパルス周期に比例させる、言い換えると、この傾斜の勾配をパルス周期比例信号に反比例して変更する。
【０００８】
本発明に従う他の好適実施形態では、制限積分パルスの傾斜を一定に保つ。それの代わりに、本発明の装置は、前記誤差補正信号が再整形手段へ供給される前に、前記誤差補正信号に前記パルス周期比例信号（VP）を乗算する乗算器（M）を具える。この場合、パルス周期に比例する因子が元の再整形利得に加えられるので、新再整形利得は変化するパルス周期と実質的に無関係になる。
【０００９】
本発明の好適実施形態は、パルス周期依存信号のローパス・フィルタリングを含み、そのようにローパスフィルタを通過した信号を、誤差補正信号と乗算する。その結果、各エッジは、複数の前のパルス周期に依存する信号によって補正される。連続したパルス周期がランダムに変動するので、パルス周期比例信号のローパスフィルタリングは、必ずしも、ノイズを低減する最も効果的な方法というわけではなく、したがって、本発明による増幅装置においては、前記パルス周期比例信号を生成する手段を、ＰＷＭ入力信号の２つの連続した対応するエッジ間の時間と比例する単一パルス周期比例信号（drr、dff）を用いて、前記単一パルス周期のエッジのうちの少なくとも１つを補正するように実現するのが好適である。添付の図４において後述するように、さまざまな変更を実現することができる。
【００１０】
ＰＷＭ入力信号がデジタルＰＷＭ入力信号、あるいは、デジタルＰＷＭ入力信号に変換されたものであって、そのパルス周期が複数のサンプルを具え、パルス周期比例信号を生成する手段が、各パルス周期のサンプルを計数するための周期カウンタを具えるとき、ＰＷＭ入力信号のパルス周期またはパルス幅を定めるのに都合がよい。
【発明を実施するための最良の形態】
【００１１】
添付図面を参照して、本発明を説明する。
【００１２】
図１の従来技術の装置は、ＰＷＭ入力信号VIが供給される入力端子Jを含む。この例では、入力信号はアナログＰＷＭ信号である。この信号は、ＰＷＭ入力信号の補正が行われる再整形装置Uにおいて処理され、この再整形装置Uの動作は以下で説明する。この装置Uの出力信号はＤ級出力段Aを駆動し、Ｄ級出力段Aの出力Ｏは、例えば、標準のＤ級ローパスフィルタを経て１つ以上の拡声器（図示せず）と結合している。この出力段で生じる振幅および／またはタイミングの誤差の影響を低減するために、増幅器AのＰＷＭ出力信号VOが誤差補正信号発生器Gに供給され、誤差補正信号発生器Gにおいて、出力信号VOが減衰器Bによって減衰された後、減算器Sに供給される。この減算器Sにおいて、入力信号VIが減衰された出力信号VOから減算される。これらの２つのＰＷＭ信号の差分が伝達関数H（s）を有するローパスフィルタHでフィルタ処理され、誤差補正信号VEを生成する。出力Ｏと減算器S間とのリードに存在する減衰器Bは、増幅器Aの増幅率Kを補償する働きをするため、減算器Sの２つのＰＷＭ信号は、ほぼ等しい振幅を有する。
【００１３】
再整形装置Uは、ＰＷＭ入力信号が供給され、制限積分したＰＷＭ信号VLを送出する制限積分器Lを有する。この信号は、入力信号より低い傾きのエッジを有する。制限積分信号VLの傾きは、入力信号のエッジで始まり固定時間τ後に終わる。信号VIおよびVLを、図２に示す。減算器Pにおいて、誤差補正信号VEが制限積分ＰＷＭ信号VLから減算され、その差分が比較器Cの入力に供給される。比較器Cの出力信号VCは、出力段Aのタイミング誤差および振幅誤差を補償するように入力信号VIのエッジに対してシフトされたエッジを有するＰＷＭ信号である。図２に示すように、信号VCのエッジは、制限積分ＰＷＭ信号VLと誤差補正信号VEが等しいとき、すなわち減算器Pの出力がゼロになる瞬間に現れる。
【００１４】
入力信号がＰＷＭノイズシェーパから生じるとき、再整形手段が相当量のノイズを信号の（音声）ベースバンドに付加することが分かっている。例えば、Ｄ級出力段Aにおける１％の電圧リップルのような歪が、誤差補正によって、例えば-４３ｄＢから無視し得る−１１０ｄＢへと大きく低減される一方、ベースバンドスペクトルの広域部分のノイズが、-１２０ｄＢから−８１ｄＢに増大されるので、装置のダイナミックレンジを実質的に低減する。
【００１５】
この付加ノイズの理由は、装置の再整形利得にある。この再整形利得は、装置の開ループ構成における誤差補正信号の変化に対する再整形信号の実効変化として定義することができる。この再整形利得（Gr）はτ/Tsにほぼ比例することがわかり、ここで、τは制限積分信号VLのエッジ幅であり、TsはＰＷＭ信号のパルス周期である（図２参照）。ＰＷＭ入力信号がＰＷＭノイズシェーパから得られるとき、パルス周期Tsはガウス分布に従って変化する。音声増幅装置において、信号のパルス周期は、例えば、３２サンプルの平均値を有し得るが、実際のパルス周期は２５から３９サンプルの間で変化し得る。パルス周期Tsのガウス分布は、再整形利得Grのガウス分布ももたらし、これによって、ベースバンドスペクトルノイズが再整形されたＰＷＭ信号Vcに付加され、従って出力信号VOに付加される。
【００１６】
図３の装置において、図１の要素に対応する要素には、同一参照符号が付されている。この装置においては、誤差補正発生器Gからの誤差補正信号VEは乗算器Mに供給され、この乗算器Mにおいて、誤差補正信号VEは周期カウンタPCの出力信号VPと乗算される。その乗算信号VE×VPは減算器Pの入力に供給される。この場合には、誤差補正信号VEおよび出力信号VO間の再整形利得Grは、図１の従来技術の装置の場合のt/Tsに比例しないで、VP×τ/Tsに比例する。周期カウンタPCから生じる信号VPがパルス周期Tsに比例するとき、再整形利得Grは一定であり、付加されるベースバンドノイズは実質的に低減される。
【００１７】
周期カウンタPCは、（デジタル）ＰＷＭ入力信号V'Iを受信し、遅延ＰＷＭ入力信号VIを第１のＤＡ変換器D1を通して再整形装置Uに送出するとともに、第２のＤＡ変換器D2を通して誤差補正発生器Gに送出する。
【００１８】
図４は、図３の装置の様々な動作モードを図式的示す。図では、パルス周期が変化するＰＷＭ入力信号VIを実線で示し、制限積分信号VLの傾斜したエッジを破線で示す。水平矢印drrは、ＰＷＭ入力信号の２つの連続する立上りエッジ間のパルス周期を表し、水平矢印dffはこの入力信号の２つの連続する立下りエッジ間のパルス周期を表す。
【００１９】
図４ａの動作モードでは、水平矢印drrから入力信号の立下りエッジへの垂直矢印は、パルス周期カウンタPCによって送出されたパルス周期信号drrが、信号drrの算出周期の２つの立上りエッジの中間にある立下りエッジを補正するのに使用されることを示す。また、水平矢印dffから入力信号の立上りエッジへの垂直矢印は、パルス周期カウンタPCによって送出されたパルス周期信号dffが、信号dffの算出周期の２つの立下りエッジの中間にある立上りエッジを補正するのに使用されることを示す。
【００２０】
図４ｂの動作モードでは、パルス周期信号dffを用いて、対応するパルス周期の２つの立下りエッジのうち第１の立下りエッジを補正し、パルス周期信号drrを用いて、対応するパルス周期の２つの立上りエッジのうち第１の立上りエッジを補正する。
【００２１】
図４ｃの動作モードでは、パルス周期信号dffを用いて、対応するパルス周期の２つの立下りエッジのうち第２の立下りエッジを補正し、パルス周期信号drrを用いて、対応するパルス周期の２つの立上りエッジのうち第２の立上りエッジを補正する。このモードの利点は、パルス周期カウンタPCを実現するのに必要な遅延記憶装置が小さくてよいことである。
【００２２】
図４ｄの動作モードでは、パルス周期信号drrを用いて、対応するパルス周期の立下りエッジおよび第２の立上りエッジを補正する。このモードでは、周期信号dffを計算するのに必要な回路を省略することができるが、無論、正確なノイズキャンセリングが犠牲になる。パルス周期dffのみを算出し、それを用いて、１つの立上りエッジおよび１つの立下りエッジを補正することができることも明らかである。
【００２３】
図４ｅの動作モードでは、パルスカウンタPCは、立上りエッジおよび次の立下りエッジ間の時間幅を示すパルス幅信号drfと、前記立下りエッジおよび次の立上りエッジ間の時間幅を示すパルス幅信号dfrとを発生する。信号drfおよびdfrはともに前記立下りエッジを補正し、信号dfrおよびその次の信号drfはともに前記次の立上りエッジを補正する。一つの実施例では、２つのパルス幅信号の和が前記立下りエッジを補正し、信号drfおよび次の信号drfの和が前記次の立上りエッジを補正する。他の実施例では、信号drfおよびdfrの各々が、パルスの前エッジの第２半部およびパルスの後エッジの第１半部を補正する。この実施例では、比較器Cに供給される制限積分信号の各傾斜の中央で不連続が発生する。この実施例では、非線形歪が多少犠牲になるが、図４ａの動作モードよりノイズを低減することが確かめられた。
【００２４】
図５と６のブロック図は、図４ａの動作モードのための周期カウンタPCの実施例を示す。当業者は、この実施例から、他の動作モードの実施例を容易に導き出すことができる。
【００２５】
図５は、デジタルＰＷＭ信号の立上りエッジから次の立上りエッジまでサンプル（クロック周期）を計数する立上りエッジ−立上りエッジカウンタ（RRカウンタ）の実施例を示す。RR-カウンタは、ＰＷＭ入力信号V'Iおよびその適切に遅延された信号VIを受信する。信号V'Iは、立上りエッジ検出器1に供給され、立上りエッジ検出器1は、入力信号V'Iを直接受信する第１の入力と、入力信号V’が１クロックパルス遅延され反転された入力信号を受信する第２の入力とを有するＡＮＤゲートから構成することができる。立上りエッジ検出器1は、ＰＷＭ入力信号の立上りエッジが生ずるとき、パルスを送出する。信号の立下りエッジは無視される。
【００２６】
立上りエッジ検出器1の出力パルスは、クロック・パルスカウンタ3のリセット入力2に供給される。このカウンタ3の出力は、１クロックパルス遅延器4を経てバッファ6の入力5に供給される。次の立上りエッジを受信すると、立上りエッジ検出器1のパルスはバッファ6のポップ入力7に供給され、その結果、遅延器4に存在するカウントはバッファ6に格納される。同時に、前記立上りエッジ・パルスは、新たなカウントを始められるように、再びカウンタ3をリセットする。
【００２７】
ＰＷＭ入力信号V'Iの適切に遅延された信号VIは、検出器1と同一とすることができる第２の立上りエッジ検出器8に供給される。検出器8が遅延信号VIの立上りエッジを検出するとき、この検出器からのパルスはバッファ6のポップアウト入力9に供給される。その結果、バッファ6の内容がバッファ出力端10で読み出され、立上りエッジ間のパルス周期をクロック周期数で示す信号drrを送出する。
【００２８】
図５は立上りエッジ−立上りエッジカウンタ（RRカウンタ）を示すが、立下りエッジ−−立下りエッジカウンタ（FFカウンタ）も、２つの立上りエッジ検出器1、8を立下りエッジ検出器と交換しなければならないこと以外は同様の構造とすることができる。このような立下りエッジ検出器は、一方の入力が入力信号の１クロックパルス遅延信号を受信し、他方の入力が入力信号の反転信号を受信するＡＮＤゲートで構成することができる。
【００２９】
図６は、図４ａの動作モードに対する、図３の周期カウンタPCの実施例を示す。この実施例は、図５につき上述したRRカウンタRRCおよびFFカウンタFFCを具える。両装置RRC、FFCは、ＰＷＭ入力信号V'Iを受信するとともに、遅延器DE1を通して、ＰＷＭ入力信号の遅延信号VIを受信する。遅延器DE1は、可能な最大パルス周期より大きくなければならない。さらに、装置RRCおよびFFCの各バッファ6は、遅延DE1を可能な最短パルス周期で割った値に少なくとも等しいカウント数を格納可能でなければならない。例えば、音声アプリケーションにおいて、可能な最大パルス周期が39のクロック周期であり、可能な最小パルス周期が24のクロック周期であるとき、遅延DE1は、例えば、40のクロック周期でなければならず、２つのバッファは２以上のカウントを格納可能でなければならない。
【００３０】
周期カウンタPCの出力信号VPを構成するために、RRカウンタの出力信号drrとFFカウンタの出力信号dffとの間で交互に切替えるスイッチSを設ける。スイッチSは、スイッチSの切替えを図２の制限積分信号VLの傾斜のほぼ継続時間τだけ遅延する遅延DE2により遅延されたＰＷＭ入力信号VIによって制御される。それゆえ、図６の周期カウンタは、VIの正パルスの大部分の間およびVLの立下り傾斜の間drrに等しい出力信号VP及びVIの負パルスの大部分の間およびVLの立上り傾斜の間dffに等しい出力信号VPを図３の乗算器Mに送出する。このことは、図４ａの動作モードで要求されるように、乗算器Mによって、立下り傾斜が信号drrによって補正され、立上り傾斜が信号dffによって補正されることを確実にする。
【００３１】
図３、５および６に示す構成は、デジタルＰＷＭ信号を受信し、そのパルス周期またはパルス幅の長さが前記パルス周期またはパルス幅中に生じるサンプル（クロックパルス）を計数することによって都合よく決定されるように設計されている。本発明を、全くアナログ手段によって、アナログＰＷＭ入力信号を用いて実現できることは明らかである。その場合、ＤＡ変換器D1およびD2は除去し、デジタル周期カウンタPCを使用する代わりに、アナログのパルス周期比例信号は、例えば、パルス周期の間定電流でキャパシタを充電し、パルス周期終了時にキャパシタに得られる電圧をパルス周期比例信号として使用することによって得ることができる。
【００３２】
要約すると、本発明は、誤差補正信号によって増幅器の出力段のタイミングおよび振幅誤差を補正するために、ＰＷＭ入力信号のパルスを再整形するためのフィードバックループを具えるパルス幅変調（ＰＷＭ）増幅器に関する。このような増幅器において、フィードバックループは、ＰＷＭ入力信号のパルス周期が一定でないとき、特にＰＷＭ信号がノイズシェーパから生じるときに、相当量のベースバンドノイズを生起する。本発明は、増幅器の再整形利得をパルス周期比例信号で修正することによって、このノイズを低減する。出力段は、例えばＤ級出力段とすることができるが、他の出力段も可能である。
【図面の簡単な説明】
【００３３】
【図１】ＰＷＭ入力信号を増幅する従来技術の装置である。
【図２】図１の従来技術の装置の動作を示す波形である。
【図３】本発明に係る、ＰＷＭ入力信号を増幅する装置である。
【図４】本発明による装置の様々な動作モードである。
【図５】図４ａの動作モードに従ってパルス周期比例信号を生成する手段である。
【図６】図４ａの動作モードに従ってパルス周期比例信号を生成する手段である。
【図１】
2008529390.tif 000003
【図２】
2008529390.tif 000004
【図３】
2008529390.tif 000005
【図４ａ】
2008529390.tif 000006
【図４ｂ】
2008529390.tif 000007
【図４ｃ】
2008529390.tif 000008
【図４ｄ】
2008529390.tif 000009
【図４ｅ】
2008529390.tif 000010
【図５】
2008529390.tif 000011
【図６】
2008529390.tif 000012
【国際調査報告】
2008529390.tif 000013
2008529390.tif 000014
2008529390.tif 000015