(57)【要約】  拡散及びレーザにより光電結合された集積回路信号線であり、ＬＥＤから放射される拡散光又はレーザ光を利用して集積回路チップ上に形成された光電結合対、又はチップ上に光電結合マトリックスを形成するようにアレイ状に並べられた光電結合対が、集積回路同士を接続する信号線として用いられ、さらに、集積回路チップ上に配置された中空の発光体に対して発光が行われ、チップの底面と発光体の下とに中空の反射シートが配置され、発光体の周囲に送受信感光モジュールが配置され、発光体の上に、中空の反射シートか、半透明の拡散シートが配置され、同様に処理されたチップがスタックされる。本発明は、コンピュータチップ間の信号伝送帯域幅の問題を解決して、スーパーコンピュータの現在の演算能力を高め、体積を減少させる。【特許請求の範囲】
【請求項１】
ＬＥＤから放射される拡散光又はレーザ光を利用して集積回路チップ間に形成された光電結合対が、前記集積回路同士を接続する信号線として用いられる、拡散及びレーザにより光電結合された集積回路信号線。
【請求項２】
前記光電結合対を前記集積回路チップ上にアレイ状に並べるようにして形成された光電結合マトリックスが、集積回路同士を接続する信号線として用いられる、請求項１に記載の、拡散及びレーザにより光電結合された集積回路信号線。
【請求項３】
すべてのチップを接続する信号バスが、光チャネルからなり、前記光チャネルが、スタックされたすべてのチップの対応する位置で、前記スタックされたすべてのチップを通って延びる一連の送受信感光モジュールとして構築され、発光ユニットから作られた中空の発光体が、前記集積回路チップ上に配置され、前記チップの底面と前記発光体の下とに中空の反射シートが配置され、前記発光体の周囲に送受信感光モジュールが配置され、前記発光体の上に、中空の反射シートか、半透明の拡散シートが配置され、同様に処理されたチップがスタックされる、拡散及びレーザにより光電結合された集積回路信号バス。 
【請求項４】
前記光チャネルバスを前記集積回路チップ上にアレイ状に並べるようにして形成されたバスマトリックスが、前記集積回路同士を接続する信号線として用いられる、請求項３に記載の、拡散及びレーザにより光電結合された集積回路信号バス。
【請求項５】
前記バスの外壁に円柱状の屈折層及び吸収層が装着される、請求項３に記載の、拡散及びレーザにより光電結合された集積回路信号バス。
【請求項６】
前記バスの外壁に円柱状の屈折層及び吸収層が装着される、請求項４に記載の、拡散及びレーザにより光電結合された集積回路信号バス。
【請求項７】
前記光チャネルバスマトリックスの出力端で構成されるレーザ放射源が、画像レンズによって、プロジェクタスクリーンとして使用され得る、請求項４に記載の集積回路信号バス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路信号線に関し、特に、高性能コンピュータや擬似有機コンピュータの中のチップ同士を接続する集積回路信号線に関する。
【背景技術】
【０００２】
現代の集積回路においては、信号を回路基板に接続するために、金属導体リード線が一般的に用いられるが、その結果として、集積回路のサイズが大きくなり、生産コストがかさみ、ノイズが大きくなる。金属導体リード線同士の間隔は限られており、その最大間隔は、約０．５ｍｍである。結果として、接続ピン数は、約５００に制限される。ＣＰＵの総ビット数又はアドレスビット数は、たいていは６４ビット未満である。入出力の伝送帯域幅によって形成されるボトルネックが、コンピュータの計算能力を高め、体積を小さくすることの可能性を制限している。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、スーパーコンピュータの現在の演算能力を一桁向上させ、コンピュータの体積を減らすために、コンピュータチップ間の信号伝送帯域幅の問題を解決できる集積回路信号線を提供することである。
【課題を解決するための手段】
【０００４】
上記の目的を達成するために、以下に示す、拡散及びレーザにより光電結合された集積回路信号線を提供する。
【０００５】
ＬＥＤから放射される拡散光又はレーザ光を利用して集積回路チップ間に形成された光電結合対を、集積回路同士を接続する信号線として用いる。発光及び受光の技術を利用することにより、集積回路チップ上に光電結合回路が構成され、これによって、０．０５ｍｍ以上の線密度が達成可能になり、接続ピン数が、これまでの方法の１００倍になる。電源及びいくつかの電力出力を除き、集積回路チップ間の信号線を、光電結合対に置き換えることが可能であり、それによって、密度を高めることが可能である。
【０００６】
本発明によれば、光電結合対を集積回路チップ上にアレイ状に並べるようにして形成された光電結合マトリックスが、集積回路同士を接続する信号線として用いられる。システムオンチップ（ＳＯＣ）技術を利用することにより、接続される必要がある各集積回路チップに組み込まれた光電結合マトリックスが、金属製接続ピンの代わりに使用される。回路の密度が非常に高いため、何千何万という光電結合マトリックスを、アレイの形でチップに並べることが可能である。チップの光電結合マトリックスを選択的に相互接続することにより、金属製接続ピンの代わりに、信号を１つのチップから別のチップに伝送することが可能である。各光チャネル上では、信号の受信及び送信が、一方向にのみ、ポイントツーポイント形式で行われる。
【０００７】
本発明によれば、すべてのチップを接続する信号バスは、光チャネルからなり、この光チャネルは、スタックされたすべてのチップの対応する位置で、それらのチップを通って延びる一連の送受信感光モジュールとして構築されるものであって、発光ユニットから作られた中空の発光体が、集積回路チップ上に並べられ、チップの底面と発光体の下とに中空の反射シートが配置され、発光体の周囲に送受信感光モジュールが並べられ、発光体の上に、中空の反射シートか、半透明の拡散シートが配置され、同様に処理されたチップがスタックされる。ＬＥＤが非コヒーレンス拡散モードで動作する場合でも、チップ製造の技術要件は比較的シンプルであり、チップ製造の物理的構成は、チップ、金属製接続ワイヤ、接続ピン、回路基板、接続ピン、導体ワイヤ、及びチップからなるものよりシンプルである。結果として、バスの使用周波数は、大幅に増える。
【０００８】
本発明によれば、光チャネルバスを集積回路チップ上にアレイ状に並べるようにして形成されたバスマトリックスが、集積回路を接続する信号線として用いられる。
【０００９】
円柱状の屈折層及び吸収層が本発明のバスの外壁に装着されてバスの内側チャンバをチップ本体から隔離し、それによって、光チャネル間の干渉を減少させ、バス共振キャビティを形成し、バスの性能を向上させる。
【００１０】
本発明の光チャネルバスマトリックスの出力端で構成されるレーザ放射源を、画像レンズを用いて、プロジェクタスクリーンとして使用することが可能である。
【発明の効果】
【００１１】
本発明の有利な点は、次のとおりである。
１．本発明では、データは、電気エネルギーを用いる金属製ワイヤの形態ではなく、光エネルギーの形態で、チップ間を伝送される。信号を光の形態で伝送することは、ノイズ防止、電磁干渉防止、及び酸化防止の点で、金属製接続ワイヤより有利である。体積も、最小限に抑えることが可能である。
【００１２】
２．光チャネルバスが共振状態下で動作する場合は、５０％以上の範囲のレーザ発光効率が達成可能であり、レーザ発光の臨界電流は数十μＡ程度の小ささであってよく、１０ＧＨｚレンジの変調周波数が達成可能である。結果として、拡散率が高くなり、伝送距離が長くなる。光チャネルマトリックスが接続されるバスは、使用されるバスの幅がクロックサイクルあたり最大数千（Ｋ）ビットであれば、Ｋビットを一度に扱うことが可能である。ＧＨｚ単位で動作していれば、ＴＨｚ単位の帯域幅に容易に到達することが可能である。今日では、レーザ伝送エネルギーの発散率及び光検知組立体の感度は、十万をもって数えられるが、実際の制限は、共振子の幾何形状にある。標準的な状況であれば、２個から６４個のチップを連続して接続するバスを作成することは容易である。
【００１３】
３．チップをスタックし、光電結合によって形成された光チャネルマトリックスをチップスタックバスとして用いることにより、ＣＰＵ、ＭＰＵ、ＲＡＭ、Ｉ／Ｏ、ＧＰＵ、さらにはＬＣＤディスプレイにおいて同じ機能又は異なる機能を有する多数のチップがまとまって接続される。このように作成されることにより、演算能力を大幅に向上させる一方で、さらに小型化することが可能である。
【発明を実施するための最良の形態】
【００１４】
図１、２、及び３に示すように、ＬＥＤから放射される拡散光又はレーザ光を利用して集積回路上に形成された光電結合対が、集積回路同士を接続する信号線として用いられる。ＬＥＤは、チップから信号を送信し、この信号は、感光ダイオード、感光性のトライオード、又は光電電荷カプラ（ＥＣＣ）であってよい感光部品によって受信される。結合対は、デュアルチャネルの一方向受信／送信、又はシングルチャネルの二方向受信／送信の形態に構成されることが可能であり、信号を伝送する光は、非コヒーレンス広帯域拡散光及びコヒーレンスレーザを含む。そのような発光及び受光の技術を利用して集積回路チップ上に光電結合回路を作成することは、０．０５ｍｍ以上の特別な分布を有し、これは、ピンを使用する場合の１００倍である。電源及びいくつかの電力出力を除き、集積回路チップＩＣ間の信号線を光電結合対に置き換え可能であり、それによって、信号線の密度を高めることが可能である。
【００１５】
光電結合対が集積回路上でアレイ状に配置されるようにして光電結合マトリックスが形成され、光電結合マトリックスを構成するためのアレイは集積回路を接続する信号線として用いられる。マトリックスの列の数は、１から任意の正の整数Ｎであってよく、行の数は、１から任意の正の整数Ｍであってよい。回路の密度が高いため、各ＩＣにおいて、アレイ状に形成される光電結合マトリックスの数は、何千何万に達することが可能である。チップ間において光電結合マトリックスが交わる方向に相互接続することにより、１つのチップから別のチップに信号を伝送することが可能である。各光チャネル上では、信号の受信及び送信が、一方向にのみ、ポイントツーポイント形式で行われる。システムオンチップ（ＳＯＣ）技術を利用することにより、接続されるべきすべての集積回路チップにおいて、金属製のピン及び接続ワイヤが、チップに組み込まれた光電結合マトリックスに置き換えられることが可能である。
【００１６】
前述の光電結合マトリックスは、多数のチップ間でデータを伝送するために、集積回路チップ上に配置されることによって、従来の金属製ピンを置き換える。チップをスタックすること、又は透過性材料を利用してチップを密着させることにより、相互接続された光電結合マトリックスがデータバスとして用いられ、これらから、大規模なデータ処理システムが形成される。光電結合マトリックスの信号線は、チップの両面に配置されることが可能である。チップのスタックは、図４に示すようなシートケーキ状であることや、図５に示すようなリブ状であることが可能である。光電結合マトリックスの信号線は、チップの片面に配置されることが可能である。チップのスタックは、図６に示すようなタイル状であることが可能であり、そのような構造は、放熱の点で有利である。チップを長い距離をおいて配置する必要がある場合は、図７に示すように、光電結合マトリックスの信号線が配置されているチップの間を、光ファイバで接続することが可能である。
【００１７】
図８は、直接結合を示すＰＤＡ図であり、ＬＣＤディスプレイがベース１１として示されている。このベースの上に、光電結合マトリックス１２が接続されており、これに、ＣＰＵ１３、メモリチップ１４、多数のフラッシュメモリチップ１５、Ｉ／Ｏモジュール１６、及び他のモジュール１７が接着されている。したがって、電源及び外部接続ワイヤ以外に、少数の接続ワイヤがある。量産時には、チップ−ワイヤ−プラグ−回路基板−プラグ−ワイヤ−チップのシステムより生産コストを低くすることが可能であり、安定性は高くなる。各フラッシュメモリチップがＣＰＵに直接接続されるため、読み出し／書き込み速度は、大幅に高くなる。
【００１８】
図９、１０、及び１１に示すように、すべてのチップを接続する信号バスは、光チャネルからなり、この光チャネルは、スタックされたすべてのチップの対応する位置で、それらのチップを通って延びる一連の送受信感光モジュールとして構築されるものであって、発光ユニットから作られ、集積回路チップ上に配置された星形の中空の発光体であり、チップの底面と発光体の下とに中空の反射シートが配置され、発光体の周囲に送受信感光モジュールが配置され、発光体の上に、中空の反射シートか、半透明の拡散シートが配置され、同様に処理されたチップがスタックされる。光エネルギーは、ダイオード光源２から放射され、チップの底部反射層３と、表面干渉反射層４との間で双方向に反射され、それによって、チップ内に共振キャビティ５が形成される。このエネルギーの一部は、スタックされたすべてのチップを接続する透過的なバス光チャネルを通って、バスの中心から、バス内の他のチップに向かう。信号を受け取るために、光源のそばに、感光組立体７が装着される。円柱状の屈折層及び吸収層８がバスの外壁に挿入されて、バスの内側チャンバとチップ本体とを隔離し、それによって、光チャネル間の干渉を減らし、共振キャビティを形成し、バスの性能を高める。共振キャビティの物理パラメータを適正に制御し、しきい値電流を妥当な範囲で減らし、ＬＥＤが適切なレーザモードでの動作を可能にすることによって、チップの生産工程の要件が満たされると、光の周波数帯が共振周波数付近に集中し、信号チャネルの変調周波数が１０ＧＨｚレンジにあることが可能になる。集積回路チップ上の光チャネル共振子バスが、バスマトリックスを形成するようにアレイ状に並べられ、様々なタイプのチップに組み込まれる。チップをスタックし、光信号を相互接続に利用することにより、高性能のコンピュータを、擬似有機システム用として作ることが可能である。
【００１９】
小規模生産の場合は、バスマトリックスを形成するすべてのチップに光電結合組立体が組み込まれると、生産コストが高くなる。そこで、複数の標準バスマトリックス３１をバッチ生産することが可能であり、バスマトリックスに汎用チップ３２をはんだ付けすることによって、モジュール３４が形成される。一層の柔軟性を持たせるために、（図１２に示すように）チップとマトリックスとの間に、プログラマブルスイッチングアレイ３３が挿入される。
【００２０】
図１３は、レーザバスで接続された６個のＣＰＵチップ２１、ＲＡＭ２２、Ｉ／Ｏ２３その他からなるノード２４と、６本のバスで接続された４個のノードからなるスーパーメトリックマトリックス２５と、を示し、スーパーメトリックマトリックス２５においては、多数のＣＰＵ、ＲＡＭ、Ｉ／Ｏ、及び同じ又は異なるタイプのチップがともに接続されている。結果として、制限のない高速接続を実現することが可能である。
【産業上の利用可能性】
【００２１】
前述の光チャネルバスマトリックスの出力端で構成されるレーザ放射源は、画像レンズを用いて、プロジェクタスクリーンとして使用することが可能である。
【図面の簡単な説明】
【００２２】
【図１】図１は、光電結合対を示す図である。
【図２】図２は、光電結合対マトリックスを示す図である。
【図３】図３は、チップ上の光電結合マトリックスの交わる方向への相互接続を示す図である。
【図４】図４は、シートケーキ状のチップのスタックを示す図である。
【図５】図５は、リブ状のチップのスタックを示す図である。
【図６】図６は、タイル状のチップ接続を示す図である。
【図７】図７は、チップが離れて配置された場合の光ファイバ接続を示す図である。
【図８】図８は、直接結合を示すＰＤＡ図である。
【図９】図９は、レーザ共振キャビティ光チャネルバスを示す図である。
【図１０】図１０は、レーザ共振キャビティ光チャネルバスのマトリックス接続を示す図である。
【図１１】図１１は、光チャネルバスのために配置された屈折層及び吸収層を示す図である。
【図１２】図１２は、標準的なマトリックスモジュールを示す図である。
【図１３】図１３は、多数のチップを有するコンピュータのグループを示すＭＰＰ図である。
【図１】
2008529043.tif 000002
【図２】
2008529043.tif 000003
【図３】
2008529043.tif 000004
【図４】
2008529043.tif 000005
【図５】
2008529043.tif 000006
【図６】
2008529043.tif 000007
【図７】
2008529043.tif 000008
【図８】
2008529043.tif 000009
【図９】
2008529043.tif 000010
【図１０】
2008529043.tif 000011
【図１１】
2008529043.tif 000012
【図１２】
2008529043.tif 000013
【図１３】
2008529043.tif 000014
【国際調査報告】
2008529043.tif 000015
2008529043.tif 000016
2008529043.tif 000017
2008529043.tif 000018