(57)【要約】  ＡＣ電力線周波数入力を有するブースト型変換回路のスイッチを駆動する力率補正回路が、ブースト型変換回路の出力電圧を検出し基準電圧と比較する検出回路と、スイッチを駆動する駆動信号を与えるために検出回路の出力に応答する回路とを備え、駆動信号は、少なくとも１つのパルスを含む、ＡＣ電力線周波数の各半サイクル中にパルスグルーピングを含むパルス信号を含み、そこではパルスグルーピングのパルスのパルス数および周波数は、検出回路の出力と共に閾値まで変化し、パルスのパルス幅はほぼ一定であり、そして検出回路の出力が閾値に達した場合に、パルスグルーピングのパルスのパルス幅は検出回路の出力に従って変化する。【選択図】      図９
2008502299.tif 000002
【特許請求の範囲】
【請求項１】
電力線周波数のＡＣ入力を有するブースト型変換回路のスイッチを駆動する力率補正回路であって、
前記ブースト型変換回路の出力電圧を検出し、基準電圧と比較する検出回路と、
前記スイッチを駆動する駆動信号を与えるために前記検出回路の出力に応答する回路であって、前記駆動信号は、少なくとも１つのパルスを含む、前記ＡＣ電力線周波数の各半サイクル中にパルスグルーピングを含むパルス信号を含み、前記パルスグルーピングの前記パルスのパルス数および周波数は、前記検出回路の前記出力と共に閾値まで変化し、前記パルスのパルス幅はほぼ一定であり、前記検出回路の前記出力が前記閾値に達した場合に、前記パルスグルーピングの前記パルスの前記パルス幅は前記検出回路の前記出力に従って変化する回路と、
を備える力率補正回路。
【請求項２】
前記検出回路が出力を有する誤差増幅器を備え、パルス検出回路に応答する前記回路が前記検出回路の前記出力に結合した入力を有する発振器を備え、この発振器は前記スイッチを駆動する発振信号を与え、前記発振信号は前記閾値に相当する最大動作周波数を有する請求項１に記載の力率補正回路。
【請求項３】
前記検出回路の前記出力に応答する前記回路が、前記発振周波数が前記最大周波数より低い場合に、前記駆動信号のパルス数を変更し、かつ前記発振周波数が前記最大周波数に達し、前記誤差増幅器の前記出力が変化する場合に、前記駆動信号の前記パルス幅を変更する回路をさらに備える請求項２に記載の力率補正回路。
【請求項４】
前記誤差増幅器の前記出力が増大するにつれて、前記発振信号の前記周波数は前記最大周波数まで増大し、そして前記発振器の前記最大周波数が達せられ、かつ前記誤差増幅器の前記出力が増大し続けると、前記パルスグルーピングの前記パルスの前記パルス幅は増大する請求項２に記載の力率補正回路。
【請求項５】
前記検出回路に応答する前記回路が、
前記駆動信号を変化する周波数のパルスグルーピングから固定周波数のパルスグルーピングへ変更するために前記発振周波数に応答するモード選択スイッチ回路であって、いったん前記発振周波数が前記最大周波数に達すると、前記パルスグルーピングの前記パルス幅は変化するモード選択スイッチ回路をさらに備える請求項２に記載の力率補正回路。
【請求項６】
前記検出回路に応答する前記回路が、前記発振器の前記周波数を制限する回路と、前記発振器の前記周波数制限出力を受信して、前記パルスグルーピングを発生するパルス発生回路とを備える請求項５に記載の力率補正回路。
【請求項７】
前記パルス発生回路がマルチバイブレータ回路を備える請求項６に記載の力率補正回路。
【請求項８】
前記発振器が前記ＡＣ電力線周波数の各半サイクルの所定部分に出力を生成する場合に、時間ウインドウを与えるウインドウ発生回路をさらに備える請求項２に記載の力率補正回路。
【請求項９】
前記ウインドウ発生回路が、前記電力線周波数のＡＣ入力のゼロ交差後に、所定の遅延時間だけ前記ウインドウを遅延させる回路を備える請求項８に記載の力率補正回路。
【請求項１０】
前記ＡＣ電力線入力の前記ゼロ交差を検出するゼロ交差検出器をさらに備える請求項９に記載の力率補正回路。
【請求項１１】
前記発振器が電圧制御発振器を備える請求項２に記載の力率補正回路。
【請求項１２】
前記モード選択スイッチ回路が、前記発振器出力が前記誤差増幅器出力に応答して前記最大周波数より低く変わる場合に、前記発振器出力を与えて、一定のパルス幅のパルスを用いて前記スイッチを駆動する回路と、前記誤差増幅器の前記出力が変化するときに前記発振周波数が前記最大周波数に達した場合に、前記駆動信号の前記パルスの前記パルス幅を変える別の回路とを備える請求項７に記載の力率補正回路。
【請求項１３】
前記別の回路が、
前記最大周波数における発振周波数を基準信号として与える回路と、
前記最大周波数基準信号を前記発振器出力と比較し、前記発振周波数が前記最大周波数未満である場合に第１出力を生成し、そして前記発振周波数が前記最大値に等しい場合に第２出力を生成する回路と、
を備える請求項１２に記載の力率補正回路。
【請求項１４】
前記比較回路が、前記発振周波数が前記最大周波数未満である場合に増幅器は飽和し、前記発振周波数が前記最大周波数に等しい場合に前記増幅器への出力は大体ゼロであるように、前記出力を前記増幅器に与える論理回路およびフィルタ回路を備える請求項１３に記載の力率補正回路。
【請求項１５】
前記論理回路が、前記発振器出力を１つの入力で、そして前記周波数基準信号を第２入力で受信する排他的論理和回路を備える請求項１４に記載の力率補正回路。
【請求項１６】
前記増幅器が出力を前記マルチバイブレータへ与えて、前記マルチバイブレータによって発生されるパルスの前記パルス幅を変える請求項１５に記載の力率補正回路。
【請求項１７】
前記ブースト型変換回路の出力電圧が規定値を超えるのを防止する保護回路をさらに備える請求項１に記載の力率補正回路。
【請求項１８】
前記ブースト型変換回路が、ブーストダイオードと直列であり、かつＡＣ整流器の出力を前記ブースト型変換回路の前記出力に結合するブーストインダクタンスを備え、そして前記保護回路が、前記ブースト型変換回路の前記出力電圧を過電圧制限基準値と比較し、かつ前記ＡＣ整流器の前記出力を前記ブースト型変換回路の前記出力に結合する前記ブーストインダクタンスおよび前記ブーストダイオードの前記直列接続と並列に配置した制御スイッチを入れ、それによって、前記出力電圧が所定の限度を超える場合は、前記ブースト型変換回路の前記出力における電荷を入力コンデンサへ移送する回路を備える請求項１７に記載の力率補正回路。
【請求項１９】
第２出力電圧を与える第２電源をさらに備え、前記第２電源は前記ブーストインダクタンスに誘導結合した巻き線から給電される請求項１に記載の力率補正回路。
【請求項２０】
雑音をフィルタにかけるために、前記ＡＣ整流器と前記ブーストインダクタンスとの間に結合した入力インダクタンスをさらに備える請求項１８に記載の力率補正回路。
【請求項２１】
雑音をフィルタにかけるために、前記入力インダクタンスに結合した入力容量をさらに備える請求項２０に記載の力率補正回路。
【請求項２２】
各電力線を前記ＡＣ整流器に結合する、前記ＡＣ入力の各前記電力線と直列に結合した入力インダクタンスをさらに備える請求項１８に記載の力率補正回路。
【請求項２３】
ＡＣ入力における高調波を小さくするために、電力線周波数の前記ＡＣ入力を有するブースト型変換回路のスイッチを駆動する方法であって、
前記ブースト型変換回路の出力電圧を検出し、基準電圧と比較し、誤差信号を生成する検出段階と、
前記スイッチを駆動する駆動信号を与える駆動段階であって、前記駆動信号は、少なくとも１つのパルスを含む、前記ＡＣ電力線周波数の各半サイクル中にパルスグルーピングを含むパルス信号を含み、そこでは前記パルスグルーピングの前記パルスのパルス数および周波数は、前記誤差信号と共に閾値まで変化し、前記パルスのパルス幅はほぼ一定であり、そして前記閾値に達した場合に、前記パルスグルーピングの前記パルスの前記パルス幅は前記誤差信号の変動に従って変化する段階と、
を含む方法。
【請求項２４】
検出段階が前記誤差信号を出力として有する誤差増幅器を設ける段階を含み、そして駆動段階が前記閾値に相当する最大動作周波数を有する発振信号を発生する段階を含む請求項２３に記載の方法。
【請求項２５】
駆動段階が、前記発振信号周波数が前記最大周波数未満である場合に、前記駆動信号のパルス数を変更し、かつ前記発振信号周波数が前記最大周波数に達し、前記誤差増幅器の前記出力が変化する場合に、前記駆動信号の前記パルス幅を変更する段階を含む請求項２４に記載の方法。
【請求項２６】
前記誤差増幅器の前記出力が増大するにつれて、前記発振信号の前記周波数は前記最大周波数まで増大し、前記発振信号の前記最大周波数が達せられ、かつ前記誤差増幅器の前記出力が増大し続けると、前記パルスグルーピングの前記パルスの前記パルス幅は増大する請求項２４に記載の方法。
【請求項２７】
駆動段階が、前記駆動信号を変化する周波数のパルスグルーピングから固定周波数のパルスグルーピングへ変更する段階をさらに含み、前記発振信号周波数が前記最大周波数に達すると、前記パルスグルーピングの前記パルス幅は変化する請求項２４に記載の方法。
【請求項２８】
前記発振信号の周波数を制限する段階と、前記周波数制限発振信号を受信して、前記パルスグルーピングを発生する段階をさらに含む請求項２７に記載の方法。
【請求項２９】
前記発振信号が前記ＡＣ電力線周波数の各半サイクルの所定部分に対して生成される、制限時間ウインドウを与える段階をさらに含む請求項２４に記載の方法。
【請求項３０】
時間ウインドウを与える前記段階が、前記電力線周波数のＡＣ入力のゼロ交差後に、所定の遅延時間だけ前記ウインドウを遅延させる段階をさらに含む請求項２９に記載の方法。
【請求項３１】
前記ＡＣ電力線入力の前記ゼロ交差を検出する段階をさらに含む請求項３０に記載の方法。
【請求項３２】
前記駆動信号を変更する前記段階が、前記モード選択スイッチ回路が、前記発振信号が前記誤差増幅器出力に応答して前記最大周波数より低く変わる場合に、前記発振信号を与えて、一定のパルス幅のパルスを用いて前記スイッチを駆動する段階と、前記誤差増幅器の前記出力が変化するときに前記発振信号周波数が前記最大周波数に達した場合に、前記駆動信号の前記パルスの前記パルス幅を変える段階とを含む請求項２７に記載の方法。
【請求項３３】
前記パルス幅を変える前記段階が、
前記最大周波数において発振基準信号を与える段階と、
前記最大周波数基準信号を前記発振信号と比較し、前記発振信号周波数が前記最大周波数未満である場合に第１出力を生成し、そして前記発振周波数が前記最大値に等しい場合に第２出力を生成する段階と、
を含む請求項３２に記載の方法。
【請求項３４】
前記比較段階が、前記発振信号周波数が前記最大周波数未満である場合に増幅器は飽和し、前記発振周波数が前記最大周波数に等しい場合に前記増幅器への出力は大体ゼロであるように、前記出力を前記増幅器に与える段階を含む請求項３３に記載の方法。
【請求項３５】
前記比較段階が、前記発振信号と前記発振基準信号との排他的論理和を実行する段階を含む請求項３４に記載の方法。
【請求項３６】
前記増幅器の出力がマルチバイブレータによって発生されるパルスの前記パルス幅を変える請求項３５に記載の方法。
【請求項３７】
前記ブースト型変換回路の出力電圧が規定値を超えるのを防止する段階をさらに含む請求項２３に記載の方法。
【請求項３８】
前記ブースト型変換回路が、ブーストダイオードと直列であり、かつＡＣ整流器の出力を前記ブースト型変換回路の前記出力に結合するブーストインダクタンスを備え、そして前記防止段階が、前記ブースト型変換回路の前記出力電圧を過電圧制限基準値と比較し、かつ前記ＡＣ整流器の前記出力を前記ブースト型変換回路の前記出力に結合する前記ブーストインダクタンスおよび前記ブーストダイオードの前記直列接続と並列に配置した制御スイッチを入れ、それによって、前記出力電圧が所定の限度を超える場合は、前記ブースト型変換回路の前記出力における電荷を入力コンデンサへ移送する段階を含む請求項３７に記載の方法。
【請求項３９】
第２出力電圧を与える段階をさらに含み、前記第２電源は前記ブーストインダクタンスに誘導結合した巻き線から給電される請求項２３に記載の方法。
【請求項４０】
雑音をフィルタにかけるために、前記ＡＣ整流器と前記ブーストインダクタンスとの間に結合した入力インダクタンスを設ける段階をさらに含む請求項２３に記載の方法。
【請求項４１】
雑音をフィルタにかけるために、前記入力インダクタンスに結合した入力容量を設ける段階をさらに含む請求項４０に記載の方法。
【請求項４２】
各電力線を前記ＡＣ整流器に結合する、前記ＡＣ入力の各前記電力線と直列である入力インダクタンスを設ける段階をさらに含む請求項３８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、「低スイッチング周波数力率補正回路」という発明の名称の２００５年１月１１日に提出の米国仮特許願第６０／６４２８２６号、「低スイッチング周波数力率補正回路」という発明の名称の２００４年１１月２２日に提出の米国仮特許願第６０／６３８１２５号、および「低スイッチング周波数力率補正回路」という発明の名称の２００４年６月７日に提出の米国仮特許願第６０／５７８０１０号に関連するものである。
【０００２】
本発明は力率補正（ＰＦＣ）の方法および回路に関する。ＰＦＣ回路は文献で知られており、照明安定器回路からスイッチモード電源、モータ駆動にわたる、広い範囲の電子装置に使用される。
【背景技術】
【０００３】
かかる種類の装置は、通常、適切に動作するために直流（ＤＣ）入力電圧を必要とし、ＤＣ電圧は、通例、交流（ＡＣ）線間電圧を整流し、フィルタにかけることによって得られる。
【０００４】
また一方、いつでも非線形負荷（例えば、フィルタ用コンデンサが続く入力整流ブリッジ）がＡＣ電力線に適用され、かかる負荷は、線電流が正弦波形でなく、かつ線間電圧と同相でなくなるひずみを生じる。
【０００５】
かかるひずみはいくつかの理由により抑えるべきであり、主として配電網の損失ならびに電磁妨害（ＥＭＩ）を減らすために抑えるべきである。
【０００６】
さまざまな国（特にヨーロッパ）が、主配電網（ＡＣ電力線）に接続したどんな種類の装置によっても吸収される電流の高調波成分の制限を、いろいろな装置に適用し、かつかかる高調波成分をさまざまに制限する区分で規定する規則を定めている。
【０００７】
そのために、装置の入力部に付加されて、装置を規則の制限に適合する、さまざまな種類の力率または高調波の補正回路（能動的または受動的）が開発された。
【非特許文献１】ホセ・アンテノール・ポミリオ（Ｊｏｓｅ‘  Ａｎｔｅｎｏｒ  Ｐｏｍｉｌｉｏ）著  「ＩＥＣ−１０００−３−２標準に適合するダブルライン周波数整流器」  Ｓｃｈｏｏｌ  ｏｆ  Ｅｌｅｃｔｒｉｃａｌ  ａｎｄ  Ｃｏｍｐｕｔｅｒ  Ｅｎｇｉｎｅｅｒｉｎｇ，Ｕｎｉｖｅｒｓｉｔｙ  ｏｆ  Ｃａｍｐｉｎａｓ（ブラジル）およびＤｉｏｒｇｉｏ  Ｓｐｉａｚｚｉ，Ｄｅｐａｒｔｍｅｎｔ  ｏｆ  Ｅｌｅｃｔｒｏｎｉｃｓ  ａｎｄ  Ｉｎｆｏｒｍａｔｉｃｓ，Ｕｎｉｖｅｒｓｉｔｙ  ｏｆ  Ｐａｄｏｖａ（イタリア）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
費用を重視しない応用の場合は、適切に制御されるブーストＰＦＣトポロジーが通常使用される。かかるトポロジーは、ほぼ正弦波形で線間電圧と同相である入力線電流を形成することが可能であり、負荷（装置によって引き込まれる電力）および電力線の変動に対して出力ＤＣ電圧をとてもうまく調整することが可能であるが、次の欠点を有する。
ａ）複雑で高価な電源回路が必要である。
ｂ）高周波動作が高周波ＥＭＩを発生する。
ｃ）回路は、整流線間電圧と給電される装置との間に「直列」に接続される能動フィルタの機能を果たし、その結果装置によって引き込まれる全電力を送る。
ｄ）そのため、そして高周波動作のため、ブーストＰＦＣは、多くの場合に給電される装置の全電力損失に対して無視できない電力損失をもたらす。モータ駆動の場合は、例えば、電気エネルギーから機械エネルギーへの変換効率は非常に低下する。
【０００９】
他方、限られた量の電力（１馬力未満）を処理する費用重視の応用は、かかる費用のかかる能動ＰＦＣ法の使用を避け、装置の入力で（整流ブリッジの前または後に）電力線と直列に受動フィルタ（通例、インダクタ）だけを使用しようと試みる。
【００１０】
かかる「受動」フィルタはいくつかの欠点を有する。
ａ）かさばる（場合によっては高価である）。
ｂ）装置によって損失される電力のすべてを送りので、かなりの電力が損失される。
ｃ）装置の入力で直列インピーダンスを構成し、その結果装置自体で使用できるＤＣ電圧を低下させ、さらに、かかる直列インピーダンスによって発生した電圧降下は負荷と共に変化する。例えば、モータ駆動の場合は、モータが高速でより大きいトルク（従って電流）を必要とするならば、モータが使用できる電圧は下がる（その上、高速では、より大きい電圧が必要である）。
【００１１】
最近、いくつかの「低スイッチング周波数」または「電力線周波数」能動フィルターが提案された。
【００１２】
一例が非特許文献１に報告されている。この方法は、装置によって引き込まれる電力の一部だけが「能動」フィルタによって送られ、そのときこのフィルタは電力自体をほとんど損失しないという一般的な利点を有する。また、主フィルタのインダクタは、簡単な能動フィルタで使用されるものに比べてかなり小さくて安価である。回路は電力線周波数でオンオフし、従ってスイッチング損失に因る電力損失はさらに大いに減少する。最後に、この方法は、通常、負荷に対してフィルタ段の出力電圧のかなり良好な調整を施すが、補助スイッチが論文に記載のように電力線の半期毎に一回だけ駆動されつつある場合に、入力（電力線）電圧変動に対する出力電圧の調整は質が非常に悪いという一般的な欠点を有する。
【００１３】
費用重視の応用で考慮される別の態様は、論理および制御回路のような周辺回路用のハウスキーピング電源である。一般的に言えば、高調波補正回路の論理または制御回路、および高調波補正回路によって給電される任意の装置／電源段の論理または制御回路の両方とも、低電圧ＤＣ電源を必要とする。このような低電圧電源は、通例、専用回路（ほとんどの場合、整流電力線によって直接給電されるフライバックスイッチング電源であるが、ステップダウン・スイッチング・レギュレータであることもある）によって導き出され、この専用回路は、大きなコストを電力変換チェーン全体に付加し、高周波数でスイッチングすることによって、他のＥＭＩを導入する。他の場合には簡単な抵抗性降下が使用されるが、抵抗性降下の電力損失は、抵抗性降下がハウスキーピング回路に実際に供給する電力よりも大きい。
【課題を解決するための手段】
【００１４】
従って、本発明の第１の目的は、低スイッチング周波数高調波補正回路（ＨＣＣ）を用いて線電流の高調波を制限する方法を提供することであり、この回路は給電される装置によって引き込まれる全電力の一部を送るだけであり、装置を給電する出力ＤＣ電圧の良好な電力線および負荷の調整を施すことが可能である。
【００１５】
本発明の第２の目的は、ハウスキーピング電源を高調波補正回路の構造に一体化し、十分な付加的ＥＭＩを同様に発生しない効率的なハウスキーピング電源を提供することである。
【００１６】
低スイッチング周波数力率補正または高調波補正の回路（ＨＣＣ）を用いて線電流の高調波を制限する方法および装置が本明細書に開示されている。本発明は、ブースト型変換回路の出力電圧を検出し、基準電圧と比較する検出回路と、スイッチを駆動する駆動信号を与えるために前記検出回路の出力に応答する回路とを備える、ＡＣ電力線周波数入力を有するブースト型変換回路の前記スイッチを駆動する力率補正回路を含み、前記駆動信号は、少なくとも１つのパルスを含む、ＡＣ電力線周波数の各半サイクル中にパルスグルーピングを含むパルス信号を含み、パルスグルーピング内のパルスのパルス数および周波数は、前記検出回路の出力と共に閾値まで変化し、パルスのパルス幅はほぼ一定であり、前記検出回路の前記出力が前記閾値に達した場合に、前記パルスグルーピングの前記パルスのパルス幅は前記検出回路の出力に従って変化する。
【００１７】
好ましい実施形態では、検出回路は出力を有する誤差増幅器を備え、検出回路に応答する回路は検出回路の出力に結合した入力を有する発振器を備え、発振器はスイッチを駆動する発振信号を発生させ、発振信号は前記閾値に相当する最大動作周波数を有する。
【００１８】
回路は、国際規則、主に、クラスＡの装置に対するヨーロッパＥＮ６１０００−３−２によって課せられる限度を超えない線電流の高調波を保ちながら、負荷および電力線の両方の広い範囲にわたる変動に対して出力電圧の良好な調整を達成することができる。回路はまた、補正回路自体用のコントローラによって、補正回路によって給電される他の装置または電力段階によって必要とされる補助電源を生成することができる。
【００１９】
本発明の目的を、添付図面に基づき説明する。
【００２０】
本発明の他の特徴および利点については、添付図面に基づく本発明の以下の説明より明らかにする。
【発明を実施するための最良の形態】
【００２１】
先行技術による回路である図１で、ＲＬは、給電される装置（非常に多くの場合、別の電力変換段）を高調波補正（または力率補正）回路に対する「等価」負荷として表す。高調波補正回路はＬ１、Ｃ１、Ｌ２、Ｓ１、Ｄ１、およびＤ２を含むのに対して、ＢＲ１と共にＣ２は、単独で線電流のかなりのひずみを生成するだろう、標準的な整流およびフィルタ段を表す。図１に、ハウスキーピング電源は示されていない。
【００２２】
図１を参照すると、図１の回路は、スイッチＳ１が電力線の各半期中にどのようにオンオフされ得るかに関して、いくつかの「自由度」を有することが明らかである。
【００２３】
まず第１に、スイッチＳ１の変調はその後の電力線の半期について同じである必要がある。実際に、それが２つの次の電力線の半期の間で異なるならば、線電流は偶数次高調波で大きくなるだろうし、この規制限度は奇数次高調波の場合よりずっと厳しい。
【００２４】
この制約を前提として、スイッチＳ１を変調する多くの可能性がある。パルス幅を変化させることは言うまでもなく既知である。さらに、スイッチＳ１を変調する他の可能性がある。例えば、スイッチＳ１はライン周期の半分毎に２回以上オンオフすることができる。パルスは線間電圧のゼロ交差に同期するか、または同期しないし、あるいはパルスは線間電圧のゼロ交差に対して所望の大きさだけ遅延する。さらに、パルスは、ライン周期の半分にわたるそれらの分布は必ずしも一様ではないという意味で、「グループにまとめられる」ことができる。
【００２５】
スイッチＳ１をオンにする毎に、エネルギーはコンデンサＣ１をわずかに放電することによってインダクタＬ２に蓄積される。次にスイッチＳ１を切ると、Ｌ２に蓄えられたエネルギーはダイオードＤ２を経由してコンデンサＣ２へ、従って負荷ＲＬへ戻される。
【００２６】
先行技術では、パルス期間（または幅）を大きくすることによって、より多くのエネルギーがＬ２に蓄えられ、従ってコンデンサＣ２の電圧（ＤＣ出力電圧）を増大させるより大きい「ブースト」効果がある。他方、パルス幅を単に大きくすることによって、より大きいストレスがコンデンサＣ１、インダクタＬ２、およびスイッチＳ１（そしてダイオードＤ２でもある程度）で発生する。
【００２７】
本発明の一態様によれば、パルスの数を増やし、パルス幅を変えずに、上に示した部品にストレスをかけずに同じ効果を達成できる。
【００２８】
さらに、本発明によれば、変化するパルス幅とパルス数または周波数を組み合せることによって、ＤＣ出力電圧の非常に良好な調整が、負荷変動に対してばかりでなく、広い範囲にわたる電力線の変動（例えば、１９８Ｖrms〜２５４Ｖrms）に対しても達成され得る。
【００２９】
他方、パルス数を電力線の各半期について２つ以上のパルスに増やすことは、線電流ひずみを増大させる。従って、負荷および電力線の変動に対するＤＣ出力電圧調整を達成する利益を保ち、部品Ｃ１、Ｌ２、Ｓ１、およびＤ２にかかるストレスを制限しながら、小さい線電流ひずみを維持する、好ましい変調方法が開示される。
【００３０】
好ましい変調方法では、パルスは電力線の半期の４分の１（５０Ｈｚ電力線の場合、２．５ｍｓｅｃ）に相当する遅延で開始し、かかる電力線の半期の一部（約半分）（５０Ｈｚ電力線の場合、５ｍｓｅｃ）に集中し、従って線間電圧ピークの周りに集中することが分かった。これは図４に示される。図４で、パルスは、ＩＧＢＴまたはＭＯＳＦＥＴまたはバイポーラトランジスタであるスイッチＳ１に加えられるゲート電圧である。バイポーラトランジスタの場合は、パルスはベース電流である。
【００３１】
この変調方法は実験的に見出された。多重パルスの場合、回路動作を制御する連立微分方程式の閉鎖解が存在しないことがわかった。
【００３２】
どのようにして回路が出力ＤＣ電圧を調整できるかについての例について、以下に述べる。
【００３３】
Ｖline＝２５４Ｖのとき、６０μｓｅｃの持続期間を有し、線間電圧のゼロ交差に対して２．５ｍｓｅｃだけ遅延する１つのパルスは、６３７Ｗの実効出力電力を有する３３６Ｖの出力を与える。
【００３４】
２３０Ｖに下がると、６０μｓｅｃの持続期間の１０個のパルスが同じ出力電圧を維持するために必要である。
【００３５】
さらに１９８Ｖに下がると、１１０μｓｅｃの持続期間の１０個のパルスまたは８０μｓｅｃの持続期間の１５個のパルス、あるいはその他のパルス数とパルス幅の組み合せが、３３６Ｖの出力電圧を与えるために利用できる。
【００３６】
図６は、上述の４つの動作状態について、ＥＮ６１０００−３−２クラスＡ限度と比較して、線電流の高調波成分を示す。
【００３７】
図６は、本発明の別の目的である最適化パルス方法が、電力線の変動に対して一定のＤＣ出力電圧（各高調波番号の４つの列は、１９８〜２５４Ｖacの線間電圧の４つの異なる値について取り出された線電流の高調波に対応する）を一定の出力電力（この例では６３７Ｗ）に維持するために適用される場合の、提案した回路の線電流のスペクトラム（分かりやすくするために、第１９高調波までに限定）を示す。
【００３８】
図６の各高調波番号の最後の列はＥＮ６１０００−３−２クラスＡによる限度であり、分かりやすくするためにここに記載する。
【００３９】
ここで図５を参照すると、パルス数とパルス幅のかかる組み合せを実現する好ましい回路が記載されている。
【００４０】
ゼロ交差検出器１０は線間電圧がゼロ交差するごとに短いパルスを与える。かかるパルス（これの幅は数μｓｅｃ〜数十μｓｅｃであることが好ましい）は、パルスグルーピングのための固定またはプログラム可能な遅延およびウインドウを発生する論理回路１２（これは単安定マルチバイブレータおよび論理回路によって、またはマイクロコントローラによって実現できる）に入る。かかる回路はパルスグルーピングのためのウインドウ、すなわち、パルスグルーピングのパルスが制御回路によってＳ１のゲート（またはベース）に加えられ得るウインドウを発生する。
【００４１】
誤差増幅器ＥＡ（１４）は、基準電圧（Ｖref：所望のＤＣ出力電圧）と回路の出力における実際のＤＣ出力電圧との間の差である誤差信号を与える。
【００４２】
かかる誤差信号は、例えば、誤差信号が増大するにつれて周波数が高くなる方形波を与えるＶＣＯ（電圧制御発振器）１６に命令する。
【００４３】
周波数が非常に高くなるということもあり得るので（主に、回路が線間電圧に最初に接続され、コンデンサＣ２が完全に放電している場合に）、周波数を妥当な大きさに制限する周波数リミッタ１８が設けられる。グルーピングウインドウ内のパルスの数にも対応する、この周波数は回路の設計制約によって決まる。
【００４４】
ＶＣＯ１６および周波数リミッタ１８は少なくとも１つのパルスを与えるように設計されることが好ましい。この理由はあとで説明する。
【００４５】
パルスの数が増大するにつれて、提案された回路の電力損失は増大する。電力損失は、Ｃ１の浮遊等価直列抵抗（ＥＳＲ）、Ｌ２の浮遊抵抗、およびスイッチＳ１の伝導損、さらにＤ２の順導通電圧により引き起こされる。
【００４６】
Ｌ１およびＤ１で損失される電力はほとんど一定であり、スイッチＳ１の制御電極に与えられるパルスの数と無関係である。
【００４７】
従って、Ｌ２、Ｃ１、Ｓ１、およびＤ２の設計により、パルスの最大数を制限することによって電力損失を制限することが必要である。これは入力電圧および負荷の範囲を制限することになり、一定のＶoutＤＣは達成されるが、最適の方法は用途により異なっている。
【００４８】
周波数リミッタ１８はＶＣＯの一体部分であることもあり、すなわちＶＣＯは本質的に周波数制限されるように設計される。
【００４９】
ＶＣＯ／周波数リミッタ１６、１８からの信号は可変周波数の方形波であるが、これに限定されるものではない。可変周波数の正弦波形が代わりに使用される。この場合は、簡単な比較器（図５に示さず）が方形波信号を与えるために使用される。
【００５０】
この方形波の前縁（または後縁）は単安定マルチバイブレータ２０に加えられ、この単安定マルチバイブレータは、パルス幅が通常たったの数十μｓｅｃ〜数百μｓｅｃである、パルスグルーピングのパルスを含む制御信号をＳ１のゲート（またはベース）に与える。
【００５１】
パルスはあらゆる種類の適切なドライバ（図示せず）を経由してＳ１のゲート（またはベース）に実際に与えられ、ドライバの機能は単安定マルチバイブレータの出力インピーダンスをＳ１の入力インピーダンスに適合させることである、
【００５２】
単安定マルチバイブレータ２０はパルスを発生し、このパルス幅は適切な方法で制御される必要がある。
【００５３】
具体的に言えば、周波数がその最大に達するまでは、パルス幅は、その結果として応用の設計制約によって決まる最小値（Ｔpulse,min）に固定される。周波数がその最大に達し、周波数リミッタが作動し始めると、パルス幅は増大して、電圧を調整する。
【００５４】
これは、１つの可能な形で図７に示すモード選択スイッチ２２によって実行される。
【００５５】
図７を参照して、ブロックＦmax（３０）は、ＶＣＯ／周波数リミッタ１６、１８に設定した最大周波数に等しい周波数を与える。２つの周波数は相互に同期する必要がある。
【００５６】
２つの周波数はデューティサイクルが５０％である方形波と仮定すれば、ＶＣＯ周波数がＦmaxよりも低い場合に、２つの信号の排他的論理和３２出力は一連の可変幅パルスを与え、この一連のパルスは、フィルタ３４によってフィルタにかけられると、ゼロよりも大きいアナログ信号を与える。
【００５７】
２つの周波数が相互に等しい場合に、排他的論理和は不変の論理ゼロを与え、この論理ゼロは、フィルタにかけられると、ゼロボルトに等しいアナログ出力信号を与える。
【００５８】
かかる信号は演算増幅器３６に入り、この演算増幅器はその負入力で図５の誤差増幅器ＥＡ（１４）の出力電圧を受信する。
【００５９】
ＶＣＯ周波数とＦmaxが異なる場合に、演算増幅器３６の利得は、Ｒ１を経由するフィルタの信号出力が、モード選択スイッチ２２内の増幅器３６を飽和させるように設定される。従って、増幅器３６の出力は最大レベルになる。
【００６０】
２つの周波数が等しい場合に、フィルタからの出力電圧はゼロになり、増幅器３６は誤差増幅器１４からの出力電圧を所望の電圧で簡単に増幅する。
【００６１】
増幅器３６の出力信号は信号ＭＯＳＦＥＴ３８（図７のＶＲ）のゲートに入り、このＭＯＳＦＥＴはコンデンサＣmono（４０）を充電するためにＲ４の端子間で可変抵抗の機能を果たす。
【００６２】
ＶＲ、Ｒ４、およびＣmonoは、単安定ブロックのパルス幅を選択する単安定マルチバイブレータ２０の部品であり、この単安定ブロックは、その結果として、図５の回路のＳ１の制御のためにパルスを与える。
【００６３】
このようにして、ＶＣＯ１６がその最大周波数に未だ達しない場合に、ＶＲ抵抗は最小になり、従って単安定マルチバイブレータからの一定のパルス幅を可変数のパルスにＶＣＯ周波数、従って可変周波数に基づいて与える。
【００６４】
ＶＣＯ周波数がＦmaxに達した場合に、ＥＡ１４からの出力はＭＯＳＦＥＴ  ＶＲのオン抵抗を変調し始め、従ってＶＣＯがＦmaxなので、パルス幅を一定の周波数で変調する。
【００６５】
ＶＲと並列な抵抗Ｒ４は、ＥＡ１４の飽和の場合でさえも、パルス幅は最大値に限定されることを簡単に確実にする。
【００６６】
長過ぎるパルス幅は、図５の部品Ｌ２、Ｃ１、Ｓ１、およびＤ２にかかるストレスを増大させることもあり得る。
【００６７】
従って、図５の回路の出力電圧が減少するにつれて、最大周波数に達したと仮定すれば、誤差増幅器ＥＡの出力は増大して、増幅器３６の出力を減少させて、増大したＶＲ抵抗をもたらし、従ってパルス幅を増大させ、それによって出力電圧をより高く駆動する。出力電圧が増大する場合に、誤差増幅器出力は減少する。ＶＣＯの周波数は最大であると仮定すれば、これは増幅器３６からの増大した出力をもたらして、ＶＲ抵抗を減少させて、減少したパルス幅をもたらし、出力電圧をより低く駆動する。
【００６８】
図５の回路の出力に負荷が無い場合は、誤差増幅器１４はＶＣＯに最小周波数（電力線の半期毎に１つのパルス）を命令することになり、単安定マルチバイブレータは最小設計幅のパルスを発生する。
【００６９】
無負荷状態の場合の動作は、ハウスキーピング電源についての次の説明にとって重要である。
【００７０】
ハウスキーピング電源を説明する前に、入力電圧が非常に低いか、または所望の出力電圧が非常に高い場合を説明する必要がある。この場合は、より大きなブースト動作を達成するために、Ｆmaxは比較的高いように選択する必要がある。１ｋＨｚを超える周波数Ｆmaxは可能であるが、その場合は、高周波数の高調波が線電流スペクトラムに現れ始めることもあり得る。さらに具体的に言えば、差動モード電磁雑音ならびに共通モード電磁雑音が現れ始める。
【００７１】
差動モード雑音がＬ１（Ｃ１と共に高周波入力フィルタの機能も果たす）によってうまくフィルタにかけられる場合に、共通モード雑音は地電位への漏れ経路（場合により、Ｌ１の物理的構造に因るその浮遊容量を含む）に強く依存するので、それは予測することがより困難である。
【００７２】
共通モード雑音は、共通モードインダクタを変換器の入力に挿入することによって、または簡単に、同じ入力で誘導性インピーダンスを平衡させることによって減少され得ることは周知である。
【００７３】
従って、Ｌ１をダイオードブリッジの出力側から入力側へ移し、Ｌ１を２つの等しいインダクタに分割することによって、元のＬ１値の半分に等しい各々は、回路の動作を決して変えずに、高いＦmax値の場合に最終的に発生する共通モード雑音を制限するという追加された利点を有することができる。
【００７４】
ここで図８を参照して、インダクタＬ２はトランスに変更されたことが分かり、この巻線比は所望のハウスキーピングＤＣ電圧を達成するように選ばれる。トランスの出力における電圧波形は例えばブリッジＢＲ２によって整流され、ＣＨによってフィルタにかけられる。
【００７５】
ハウスキーピング電源に伝えられるエネルギーは、前述の変調方法によってパルスの数に依存する。
【００７６】
従って、補正回路がある負荷（ゼロではない）で動作しているとき、Ｓ１は可変幅を有する１つ以上のパルスによって駆動されて、電力線および負荷の変動に対して出力電圧を調整する。最大負荷および最小線間電圧で、最大幅を有する最大数のパルスがＳ１を駆動することになるのに対して、最小負荷および最大線間電圧で、最小幅を有する単一パルスは発生する。
【００７７】
その意味で、ハウスキーピング電源出力は可変であり、調整されないことになる。これは問題ではない。何故なら、論理回路によって必要とされる通例低い電力を考慮すれば、簡単な線形電圧調整器は、論理回路自体によって必要とされる調整電圧を与えるからである。
【００７８】
しかし、完全に無負荷である場合には、最小幅でＳ１に加わる単一パルスでさえも、大き過ぎるブースト動作を与えることができる。これはコンデンサＣ２および次の装置／電力段の両端に危険な過電圧を引き起こすこともあり得る。
【００７９】
これを避けるために、ダイオードＤ１をＭＯＳＦＥＴ  Ｍ１に変える（図８参照）。Ｍ１は通常動作中オフに保たれ、これによりその本体ダイオードはＤ１によって実行された機能を実行する。無負荷状態である場合に、閾値、しかし未だ安全な過電圧状態が比較器ＣＯＭＰ１によって検出されるまで、Ｃ２は充電し始める。閾値に達すると、ＣＯＭＰ１の出力はＭ１をオンに切り換える。
【００８０】
Ｍ１がオンである場合は、Ｌ２に蓄積されたエネルギーは、Ｃ２へ放出される代わりに、Ｃ１へ戻される。このようにして、Ｃ２および次の装置／電力段は安全な電圧に保たれる。
【００８１】
同時に、Ｌ２はライン周期の半分毎に少なくとも１度いつも動作し、それによって適切なエネルギーをハウスキーピング出力へ確実に伝達する。
【００８２】
ＣＯＭＰ１は適切なヒステリシス（図８にＲ６によって表される）を有する必要がある。Ｍ１がオンに駆動されるとすぐに、出力電圧はピーク線間電圧に等しい大きさに低下する。ＣＯＭＰ１はこれらの状態でＭ１をオンに駆動し続ける必要がある。
【００８３】
それから、負荷が出力に再び施される場合、出力電圧は急速に下降し、ＣＯＭＰ１はリセットして、Ｍ１をオフに切り換える。誤差増幅器ＥＡはすぐに飽和でなくなり、通常動作は回復する。
【００８４】
これらの過渡事象全てはあまり重要ではない。記載されている回路は、Ｍ１が短絡状態に失敗する場合に、またはＣＯＭＰ１がＭ１をいつもオンに駆動するのに失敗する場合に、非常にフェイルセーフである。もしこれが起きるなら、出力電圧はＥＡによって命令された大きさまで上昇しない。ＥＡは最大パルス周波数および幅を命令しようと試み、Ｃ１、Ｌ２、Ｓ１、およびＤ２の回路にいくらかの電力損失があるが、設計限度内である。回路は高調波補正を施し続けるが、出力電圧を調整できない。それにもかかわらず、回路の損傷は全く起きない。
【００８５】
図８において、ＰチャンネルＭＯＳＦＥＴはＭ１として使用された。ＣＯＭＰ１の出力は、１対の抵抗（Ｒ５およびＲ７）を用いることによって、このＭＯＳＦＥＴを極めて容易に駆動できる。勿論Ｎチャンネル素子も使用可能であって、例えば、電荷ポンプまたはブーストラップ型電源を用いることによって、ゲート駆動の複雑さを少し増す。
【００８６】
図９は図８の回路を示し、そこではインダクタＬ１は分割され、共通モード雑音を制限するために入力に移された。
【００８７】
本発明がその特定の実施形態に関して説明されたけれども、多くの他の変形例と変更態様、および他の用途が当業者には明らかである。従って本発明は本明細書の特定の開示によってではなく、添付の特許請求の範囲によってだけ限定されるべきである。
【図面の簡単な説明】
【００８８】
【図１】先行技術として、非特許文献１に記載の基本トポロジーを示す。
【図２】図１の回路の模擬線電流波形および関連低周波スペクトルを示す。図１の部品の値を適切に選択することにより、線電流の高調波は規制限度に適合できる。
【図３】負荷変動に対して先行技術によって達成され得るＤＣ出力電圧の調整を示す（線電流の高調波が規制限度に適合することも可能にする、回路部品の特定の設計の場合）。
【図４】電力線および負荷の変動に対する出力ＤＣ電圧の非常に良好な調整の達成を可能にする、本発明の変調方法の例を示す。
【図５】本発明の変調方法を実施する回路図を示す。
【図６】図４に記載の変調方法を用いて達成した、実際の（測定された）線電流のスペクトルを示す。
【図７】図５のモード選択スイッチ回路の細部を示す。
【図８】ハウスキーピング電源を含む、さらに詳細な回路の例を示す。
【図９】本発明の別の実施例を示し、インダクタＬ１は入力ブリッジの電力線側で２つの別個の部分に分けられる。
【図１】
2008502299.tif 000003
【図２】
2008502299.tif 000004
【図３】
2008502299.tif 000005
【図４】
2008502299.tif 000006
【図５】
2008502299.tif 000007
【図６】
2008502299.tif 000008
【図７】
2008502299.tif 000009
【図８】
2008502299.tif 000010
【図９】
2008502299.tif 000011
【国際調査報告】
2008502299.tif 000012
2008502299.tif 000013