(57)【要約】  １つの実施例は、ストレインド・チャネル領域を有する非平面ＭＯＳトランジスタである。非平面ＭＯＳトランジスタ構造、そして特に、ＮＭＯＳ３ゲート・トランジスタを、ストレインド・チャネルの利益と組み合わせることは、非ストレインド・チャネルを非平面ＭＯＳ構造と組み合わせること、あるいは、ストレインド・チャネルを含む平面ＭＯＳ構造と対比して、ある与えられたゲート長に対し、改善したトランジスタの駆動電流、スイッチング・スピード、および、漏洩電流の減少をもたらす。【選択図】図９
2008527742.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成され、前記基板からは電気的に分離されたシリコン・ゲルマニウム・ボディと、
前記シリコン・ゲルマニウム・ボディ上に形成されたストレインド・シリコンと、
前記ストレインド・シリコン上に形成されたゲート誘電体と、
前記ゲート誘電体上に形成されたゲートと、
前記ストレインド・シリコン内に形成されたソースおよびドレインと
を備える非平面トランジスタ。
【請求項２】
前記シリコン・ゲルマニウム・ボディは略５％から８０％の間の密度のゲルマニウムを備える、請求項１に記載の非平面トランジスタ。
【請求項３】
前記シリコン・ゲルマニウム・ボディは略１５％の密度のゲルマニウムを備える、請求項２に記載の非平面トランジスタ。
【請求項４】
前記ゲート誘電体は、２酸化シリコン、酸化ハフニウム、ケイ酸ハフニウム、酸化ランタン、アルミン酸ランタン、酸化ジルコニウム、ケイ酸ジルコニウム、酸化タンタル、酸化チタン、チタン酸バリウム・ストロンチウム、チタン酸バリウム、チタン酸ストロンチウム、酸化イットリウム、酸化アルミニウム、タンタル酸鉛スカンジウム、および、ニオブ酸鉛亜鉛から構成されるグループから選択された物質を備える、請求項１に記載の非平面トランジスタ。
【請求項５】
前記ゲートは、ポリシリコン、金属、および、それらの組合せから構成されるグループから選択された物質を備える、請求項１に記載の非平面トランジスタ。
【請求項６】
前記シリコン・ゲルマニウム・ボディは実質的に矩形の断面を有し、そして、前記ストレインド・シリコンは前記シリコン・ゲルマニウム・ボディの天井および両方の側壁の上に形成される、請求項１に記載の非平面トランジスタ。
【請求項７】
前記シリコン・ゲルマニウム・ボディは実質的に台形の断面を有し、そして、前記ストレインド・シリコンは前記シリコン・ゲルマニウム・ボディの天井および両方の側壁の上に形成されている、請求項１に記載の非平面トランジスタ。
【請求項８】
前記ストレインド・シリコンは、略２ナノメートルから１０ナノメートルの間の厚みを有する、請求項１に記載の非平面トランジスタ。
【請求項９】
前記ストレインド・シリコンは、略４ナノメートルから５ナノメートルの間の厚みを有する、請求項８に記載の非平面トランジスタ。
【請求項１０】
天井側の表面および２つの側壁側の表面を有し、インシュレータの上に形成されたシリコン・ゲルマニウム・フィンと、
前記シリコン・ゲルマニウム・フィンの天井側の表面および側壁側の表面の上に形成されたストレインド・シリコン・フィルムと、
前記ストレインド・シリコン・フィルムの上に形成されたゲート誘電体と、
前記ゲート誘電体の上に形成され、前記シリコン・ゲルマニウム・フィンの前記天井側の表面を覆って広がるゲートと、
前記ストレインド・シリコン・フィルムに形成されたソースおよびドレインと
を備える３ゲート・トランジスタ。
【請求項１１】
前記シリコン・ゲルマニウム・フィンは略５％から８０％の密度のゲルマニウムを備える、請求項１０に記載の３ゲート・トランジスタ。
【請求項１２】
前記シリコン・ゲルマニウム・フィンは略１５％の密度のゲルマニウムを備える、請求項１１に記載の３ゲート・トランジスタ。
【請求項１３】
前記ストレインド・シリコン・フィルムは、略２ナノメートルから１０ナノメートルの間の厚みを有する、請求項１０に記載の３ゲート・トランジスタ。
【請求項１４】
前記ストレインド・シリコン・フィルムは、略４ナノメートルから５ナノメートルの間の厚みを有する、請求項１３に記載の３ゲート・トランジスタ。
【請求項１５】
シリコン・オン・インシュレータ上にシリコン・ゲルマニウムを形成することと、
前記シリコン・ゲルマニウムを緩和させるために前記シリコン・ゲルマニウムを焼成することと、
前記緩和されたシリコン・ゲルマニウムの中に、天井側の表面および２つの側壁側の表面を有するフィンを形成することと、
前記フィンの前記天井側の表面および２つの側壁側の表面の上にストレインド・シリコンを形成することと
を備える方法。
【請求項１６】
前記シリコン・ゲルマニウムを焼成することは、前記シリコン・オン・インシュレータの基板における前記シリコンの中でゲルマニウムを拡散させること、を更に備える、請求項１５に記載の方法。
【請求項１７】
２酸化シリコン、酸化ハフニウム、ケイ酸ハフニウム、酸化ランタン、アルミン酸ランタン、酸化ジルコニウム、ケイ酸ジルコニウム、酸化タンタル、酸化チタン、チタン酸バリウム・ストロンチウム、チタン酸バリウム、チタン酸ストロンチウム、酸化イットリウム、酸化アルミニウム、タンタル酸鉛スカンジウム、および、ニオブ酸鉛亜鉛から構成されるグループから選択されたゲート誘電体物質のゲート誘電体を、前記ストレインド・シリコン・フィルム上に形成すること、を更に備える請求項１６に記載の方法。
【請求項１８】
ポリシリコン、金属、および、それらの組合せから構成されるグループから選択されたゲート物質のゲートを前記ゲート誘電体上に形成すること、を更に備える、請求項１７に記載の方法。
【請求項１９】
ソースおよびドレインを形成するために、前記ストレインド・シリコンをドープすること、を更に備える請求項１８に記載の方法。
【請求項２０】
ストレインド・シリコン・チャネル領域を有する３ゲート・トランジスタを備える装置。
【請求項２１】
前記ストレインド・シリコン・チャネル領域は、略２ナノメートルから１０ナノメートルの間の厚みを有する、請求項２０に記載の装置。
【請求項２２】
前記ストレインド・シリコン・チャネル領域は、略４ナノメートルから５ナノメートルの間の厚みを有する、請求項２１に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施例はトランジスタ構造に関連し、特に、歪チャネルを組み入れた非平面トランジスタに関連する。
【背景技術】
【０００２】
伝統的な平面の、金属・酸化物・半導体（ＭＯＳ）トランジスタの技術は、ある特定のトランジスタの機能にとっては、根本的な物理的限界に近づいており、それを過ぎると、代替の材料、プロセッシング技術、および／またはトランジスタ構造を採用することが、ムーアの法則に従った継続的なトランジスタの性能向上をサポートするために必要となるであろう。
【０００３】
そのようなパラダイム・シフトの１つは非平面ＭＯＳ構造である。特徴的なある非平面ＭＯＳ構造は、非平面３ゲート・トランジスタである。３ゲート・トランジスタは、電気信号がそのトランジスタの天井側のゲートに沿って、そして、両側の垂直な側壁側のゲートに沿って伝導することを可能にする、３次元のゲート構造を採用する。そのゲートの３つの側面に沿った伝導は、他の改良の中でも、より高い駆動電流、より速いスイッチング・スピード、および、より短いゲート長を可能とし、そのトランジスタの性能を向上させる一方で、同時に、平面ＭＯＳ構造と比べてより小さい領域の基板を占有する。その３ゲート・構造は、さらに、かつてないほどに縮小している平面ＭＯＳデバイスにありがちな問題である電流漏洩の量を、トランジスタのそのショート・チャネルの特徴を改善することにより減少させる。
【０００４】
他のパラダイム・シフトは、トランジスタの様々な部分にストレインド半導体材料を用いることを含む。（特定の応用に依存して）伸張性があり、圧縮性のある歪みを半導体のラティスに加えることは、そのストレインド半導体におけるキャリアの可動性を高める。特に、ＮＭＯＳデバイスにとって、半導体に対し伸張性のある歪みを与えることは、電子の可動性（即ち、ＮＭＯＳデバイス内のドミナント・チャージ・キャリア）を高める。増加したキャリアの可動性は、次に、より高いデバイス電流および対応するより速いスイッチング・スピードを可能にする。
【発明の詳細な説明】
【０００５】
ストレインド・チャネル領域を伴った非平面ＭＯＳトランジスタ構造の実施例が開示される。これから、図面に説明されたこれらの実施例の記述に対し詳細に参照が行われてゆく。実施例はこれらの図面と結び付けて述べられてゆくが、それらをここで開示された図面に限定する意図はない。反対に、その意図は、添付した請求項により定義される、その説明される実施例の精神および領域内で、全ての代替、変更、および、均等を保護することである。
【０００６】
簡単に述べると、ある実施例は、ストレインド・チャネル領域を有する非平面ＭＯＳトランジスタ構造である。非平面ＭＯＳトランジスタ構造、そして、特に、ＮＭＯＳ３ゲート・トランジスタを、ストレインド・チャネルの利益と組み合わせることは、ある与えられたゲート長、ゲート幅、および、動作電圧について、非ストレインド・チャネルを伴う非平面ＭＯＳ構造、あるいは、ストレインド・チャネルを有する平面ＭＯＳ構造と対比して、改善されたトランジスタ駆動電流、スイッチング・スピード、および、減少した漏洩電流をもたらす。
【０００７】
図１は、シリコン・オン・インシュレータ（ＳＯＩ）の基板の断面を説明する。ＳＯＩ基板は、他の機能と共に、不純物層（例えば、平面ＭＯＳ構造のソースおよびドレイン領域をドープする不純物）および基板の間の接合キャパシタンス層内で発生する接合キャパシタンスを減らすことで、トランジスタの性能を向上させることで、当該技術において有名である。例えば、ある実施例において、基板１００はシリコンを備える。基板１００の上には埋められた酸素層１０１がある。ある実施例において、その埋められた酸素層は、２酸化シリコンを備える。その埋められた酸素層１０１の上には、シリコン１０２がある。商業的に利用可能な、そのＳＯＩ基板は、一般的に、略５００オングストロームの厚みのシリコン１０２を有する。ある実施例は、その接合キャパシタンス領域を更に減少させるために、そのシリコン１０２を略２０から１００オングストロームの間に平坦化および研磨する（例えば、化学機械研磨またはＣＭＰにより）。しかしながら、当該技術において理解されるように、基板１００、埋められた酸素層１０１、および、シリコン１０２によるＳＯＩの組合せは、注入酸素（ＳＩＭＯＸ）、ボンドおよびエッチバック（ＢＥＳＯＩ）またはＢＥＳＯＩプロセス（スマートカット）の前の酸素注入により別々に準備されてもよいことが、理解されるべきである。
【０００８】
図２は、それぞれをシリコン２０１にスマートカット移動させる前における、ストレインド・シリコン・ゲルマニウム２０１およびシリコン２０２を含む、基板１００の図１における断面を示す。そして、スマートカット移動は、当該技術において有名であり、ＳＯＩＴＥＣにより開発されている。スマートカット法の特徴的な応用は、図２により説明されるように、大きな犠牲的なシリコン２０２の層を有する分離した基板として、シリコン２０２上にストレインド・シリコン・ゲルマニウム２０１の層を成長させることを含む。高い線量（即ち、１０１７／ｃｍ２）の水素が、ストレインド・シリコン・ゲルマニウム２０１に隣接したそのシリコン２０２の深さ、あるいは、水素注入２０３により説明される（シリコン２０２の内部に配置される）ようにそのシリコン・ゲルマニウム層２０１の範囲内の深さに注入される。シリコン２０２およびストレインド・シリコン・ゲルマニウム２０１から成るその分離した基板は、埋められた酸素層１０１およびシリコン１０２を含む基板１００に接触させられている。特に、シリコン１０２、および、ストレインド・シリコン・ゲルマニウム２０１の表面は、高温の焼成の後に化学的な酸素ボンディングにより結合されている。言い換えれば、そのストレインド・シリコン・ゲルマニウム２０１は共有結合の力によりそのシリコン１０２に接着している。ある実施例において、その焼成は略１時間について略８００℃から９００℃の間である。その焼成は、さらに、シリコン２０２における高い線量の水素注入２０３に基づいて、徹底して弱体化させたシリコン２０２の層をもたらす。シリコン１０２およびストレインド・シリコン・ゲルマニウム２０１の間の接着力が、その徹底的に水素注入２０３が弱体化させたシリコン２０２の層が支えることのできる力よりも強いと、シリコン２０２の犠牲的な部分（もし水素注入２０３がシリコン・ゲルマニウム２０１内にある場合においてはシリコン・ゲルマニウム２０１およびシリコン２０２）が削られて、図３により説明される構造を後に残す。ある実施例において、その残ったシリコン２０２（あるいはシリコン・ゲルマニウム２０１）は、化学的・機械的に磨かれて、後続のプロセス・ステップのために適切なシリコン２０２（またはシリコン・ゲルマニウム２０１）の表面を形成してよい。
【０００９】
シリコンおよびゲルマニウムは、同一のラティス構造を有するが、しかしながら、ゲルマニウムのその格子定数は、ゲルマニウムのその格子定数よりも４．２％大きい（シリコンの格子定数は５．４３オングストロームであるのに対し、ゲルマニウムの格子定数は５．６６オングストロームである）。シリコン・ゲルマニウム合金Ｓｉ１−ｘＧｅｘ、ｘ＝０．０から１．０は、ｘが０．０から１．０に増加すると、格子定数を単調増加させる。シリコン・ゲルマニウムの上に薄い層のシリコンを配置することで、その下側のシリコン・ゲルマニウムのラティス構造はそのラティスをシリコン層に薄く配置させて、より大きいシリコン・ゲルマニウムのラティスに揃えられたより小さいシリコン・ラティスとして、伸張性のある歪みを伴ったシリコン層が生成される。同様に、シリコン層における圧縮性のある歪みとともに、薄いシリコン・ゲルマニウム層が成長する。しかしながら、歪みのある物質に配置された層が厚くなるのにつれて、それらはそれらに本来備わっているラティス構造を緩和させる傾向がある。
【００１０】
図４は、高温かつ長期間の焼成の後における、図３の基板１００の断面を示す。ある実施例において、その焼成は、略１秒から３時間の間について、略８００℃から１１００℃の間である。ある実施例のある焼成において、その温度は略１０００℃であり、そして、その期間は略２時間である。その高温かつ長期間の焼成の間、そのストレインド・シリコン・ゲルマニウム２０１内のゲルマニウムはシリコン１０２およびシリコン２０２に中で拡散する。そのゲルマニウムは、そのストレインド・シリコン２０１、シリコン１０２、および、シリコン２０２に渡ってほぼ均一な密度で拡散するので、それは緩和されたシリコン・ゲルマニウム４０１を形成する。もはや隣接するシリコンによって圧縮可能に歪められることはないので、緩和されたシリコン・ゲルマニウム４０１の格子定数は、その緩和されたシリコン・ゲルマニウム４０１の中のゲルマニウムの密度に基づいて増加する。ある実施例において、その緩和されたシリコン・ゲルマニウム４０１は、略５％から８０％の範囲の密度のゲルマニウムを有する（即ち、シリコン・ラティスが存在する場所の約５％から８０％がゲルマニウムにより占有される）。ある実施例において、その緩和されたシリコン・ゲルマニウム４０１は、約１５％の密度のゲルマニウムを有する。その緩和されたシリコン・ゲルマニウム４０１は、シリコン１０２、ストレインド・シリコン・ゲルマニウム２０１、シリコン２０２、または、それらの組合せを、予め焼成し、ドープすることに基づいて、当該技術において知られた如何なるｐドーパントによってｐにドープされてもよい。緩和されたシリコン・ゲルマニウム４０１の実施例におけるそのｐドーパントの密度レベルは、略ドープされていない状態および６＊１０１９／ｃｍ３の間であってよい。ある実施例において、緩和されたシリコン・ゲルマニウム４０１のｐタイプのドーパントの密度レベルは、略１０１７／ｃｍ３である。
【００１１】
図５は、緩和されたシリコン・ゲルマニウム・フィン５０１を形成するために、緩和されたシリコン・ゲルマニウム４０１をリソグラフィック・パターンニングした後における、図４の基板１００の断面を示す。その緩和されたシリコン・ゲルマニウム・フィン５０１は、シリコン・ゲルマニウムをパターンニングするする技術において知られた如何なる方法によってパターンニングされてもよい。ある実施例において、その緩和されたシリコン・ゲルマニウム・フィンは当該技術において知られた如何なるドライ・エッチ・プロセスによりパターンニングされてもよい。そのリソグラフィック・パターンニングに続いて、ある実施例における緩和されたシリコン・ゲルマニウム・フィン５０１は、ほぼ矩形の断面を有し、そして、そのリソグラフィック・パターンニングは、実質的に異方性であって、実質的に垂直な、緩和されたシリコン・ゲルマニウム・フィン５０１の側壁を生成する。更なる実施例において、図示していないものの、その緩和されたシリコン・ゲルマニウム・フィン５０１は、天井側の表面の横方向距離が底よりも短いほぼ台形の断面を有する。その実質的に矩形および実質的に台形の実施例について、その緩和されたシリコン・ゲルマニウム・フィン５０１は、幅および高さがそのトランジスタ・ゲート長の略２５％から１００％の間である天井および２つの側壁を備え、そして、実質的に高くて薄い形状から実質的に短くて幅の広い形状までの如何なる形状を有してもよい。さらに他の実施例においては、これも図示していないが、その緩和されたシリコン・ゲルマニウム・フィン５０１は、他の幾何学的な断面を有し、その断面は、追加の側壁を有してもよいし、あるいは、実質的に半球状であってもよい。
【００１２】
図６は、ストレインド・シリコン６０１を配置した後における、図５の基板１００の断面を示す。上述のように、緩和されたシリコン・ゲルマニウム・フィン５０１の格子定数は、シリコンの格子定数よりも大きい。シリコンの薄い層がその緩和されたシリコン・ゲルマニウム・フィン５０１の上に形成される場合に、そのシリコンが充分に薄いとすれば、そのシリコンの格子はその緩和されたシリコン・ゲルマニウム・フィン５０１の格子にそろえられて、ストレインド・シリコン６０１を形成する。その緩和されたシリコン・ゲルマニウム・フィン５０１の格子定数がシリコンのそれよりも大きく、より小さいシリコンの格子はその緩和されたシリコン・ゲルマニウム・フィン５０１の格子に沿うように広がるので、その後に形成されるストレインド・シリコン６０１は、伸張性のある歪みを表す。述べたように、その伸張性のある歪みは、ある実施例における非平面ＭＯＳトランジスタのチャネル領域を備えるそのストレインド・シリコン６０１内で、キャリアの可動性を増加させる。
【００１３】
ストレインド・シリコン６０１は、結晶のシリコンを配置する技術において知られた如何なる方法によって配置されてもよい。ある実施例において、そのストレインド・シリコン６０１は、緩和されたシリコン・ゲルマニウム・フィン５０１のパターンニングの間に、その緩和されたシリコン・ゲルマニウム・フィン４０１の表面が露光され、かつ、その埋められた酸素層１１０の表面は露光されないように、選択エピタキシーにより配置される。たとえば、ある実施例において、低圧化学蒸気配置プロセスの実施例は、シラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ４）、ジクロロシラン（ＳｉＨ２Ｃｌ２）、および、トリクロロシラン（ＳｉＨＣｌ３）を、シリコン源として利用し、そして、ＨＣＬを、選択的な成長のためのエッチング・ガスとして利用する。ある実施例において、配置室の圧力は略５００ミリトールから５００トールの間であり、そして、基板１００の温度は略４００℃から１１００℃の間であり、そして、合計の前駆ガスフロー率は、略１０ｓｃｃｍから１０００ｓｃｃｍの間である。それらの配置の条件は、その配置室のサイズに依存して変化し得ることが理解されるべきである。エピタキシャルの配置は実質的に単結晶のストレインド・シリコン６０１を形成することも更に理解されるべきである。
【００１４】
ある実施例において、そのストレインド・シリコン６０１はｐ型のドーパントによってドープされる。ある実施例において、ストレインド・シリコン６０１におけるそのｐ型のドーパントの密度レベルは、略ドープされていない状態から６＊１０１９／ｃｍ３までの間に広がる。特に、低圧化学配置プロセスの実施例において、そのストレインド・シリコン６０１は、配置の間に、ドーパントの前駆物質と合体させることにより、その場でドープされてもよい。ストレインド・シリコン６０１は、代わりに、外方拡散または注入によりドープされてもよい。
【００１５】
述べたように、緩和されたシリコン・ゲルマニウム・フィン５０１の実施例の断面は天井および２つの側壁を有する。そのストレインド・シリコン６０１が、緩和シリコン・ゲルマニウム・フィン５０１のその天井および両側の側壁上に、実質的にそれぞれの表面について均一な厚みで配置されることに気がつくことが重要である。天井および側壁上のそのストレインド・シリコン６０１の実施例は、略２ナノメートルから１０ナノメートルの間の、実質的に均一な厚みを有する。ある実施例において、そのストレインド・シリコン６０１の厚みは、略４から５ナノメートルの間である。ある実施例において、当該技術において理解されるように、そのストレインド・シリコン６０１の厚みは、大きく消耗した、又は、完全に消耗したチャネル状態を可能にする。
【００１６】
図７は、ゲート誘電体７０１およびゲート７０２の配置後における、図６の基板１００の断面を、非平面、３ゲート・トランジスタの断面を説明するために示す。ある実施例において、ゲート誘電体７０１は２酸化シリコンを備える。他のある実施例において、ゲート誘電体７０１は、酸化ハフニウム、ケイ酸ハフニウム、酸化ランタン、アルミン酸ランタン、酸化ジルコニウム、ケイ酸ジルコニウム、酸化タンタル、酸化チタン、チタン酸バリウム・ストロンチウム、チタン酸バリウム、チタン酸ストロンチウム、酸化イットリウム、酸化アルミニウム、タンタル酸鉛スカンジウム、および、ニオブ酸鉛亜鉛のような、高い誘電率の材料を備える。ゲート誘電体７０１は、ゲート誘電体７０１の材料を配置する技術において知られる如何なる方法によって配置されてもよい。
【００１７】
ある実施例において、ゲート誘電体７０１の配置は、ブランケット配置である。ゲート誘電体７０１の配置の後に、ゲート７０２が配置される。ある実施例において、そのゲート７０２は、ポリシリコン、ｈｉｇｈ−ｋゲート誘電体７０１インターフェイスにおける金属層を伴ったポリシリコン、あるいは、完全な金属ゲートを備える。ある実施例において、そのゲート７０２の配置はブランケット配置である。ゲート誘電体７０１およびゲート７０２の配置がブランケット配置である実施例において、３ゲート・非平面トランジスタの実施例のソースおよびドレインをその後に形成することとなる、ストレインド・シリコン６０１の領域を露光するように、それぞれがエッチされる。注目すべきことに、ある実施例におけるそのゲート７０２および下に横たわるゲート誘電体７０１は、そこに形成されたストレインド・シリコン６０１を含む、緩和されたシリコン・ゲルマニウム・フィン５０１の全ての側面（ある実施例における、天井および両側の側壁）の上に広がる。
【００１８】
ある代替の実施例において（図示しない）、そのゲート７０２は、その緩和されたシリコン・ゲルマニウム・フィン５０１の側壁に隣接するのみであって、その緩和されたシリコン・ゲルマニウム・フィン５０１の天井に渡っては広がっていない。そのストレインド・シリコン６０１は、その緩和されたシリコン・ゲルマニウム・フィン５０１の、露光された全ての表面（即ち、天井および両方の側壁）の上に形成されてもよく、あるいは、そのシリコン・ゲルマニウム・フィン５０１の２つの側壁上に形成されるのみであってもよい。同様に、そのゲート誘電体７０１はその緩和されたシリコン・ゲルマニウム・フィン５０１上に形成されたそのストレインド・シリコン６０１の、露光された全ての表面（即ち、天井および２つの側壁）の上に形成されてもよいし、または、そのストレインド・シリコン６０１の２つの側壁上に形成されるのみであってもよい。そのような配置により、ある実施例におけるその非平面トランジスタは、ストレインド・シリコン６０１のチャネル領域を含むＦｉｎＦＥＴのようになる。
【００１９】
図８は、埋められた酸素層１０１、緩和されたシリコン・ゲルマニウム・フィン５０１、ストレインド・シリコン６０１、ゲート誘電体７０１およびゲート７０２を含む、図７に示す基板１００の、斜視図の説明図である。ある実施例において、ゲート誘電体７０１およびゲート７０２のブランケット配置は、上述のように、緩和されたシリコン・ゲルマニウム・フィン５０１を露光するようにエッチされる。非平面３ゲートＭＯＳトランジスタのアレイを生成するために、１つの緩和されたシリコン・ゲルマニウム・フィン５０１が、多数のゲート７０２に対して動作し、そして、１つのゲート７０２が多数の緩和されたシリコン・ゲルマニウム・フィン５０１と共に動作することが、理解されるべきである。
【００２０】
図９は、ソース９０２およびドレイン９０３を形成するための注入９０１を含む、図８の斜視図の説明図である。ソースおよびドレインをＭＯＳトランジスタのために形成する技術において良く知られているように、注入９０１（例えば、ＮＭＯＳデバイスのためのｎタイプドーパントの注入）は、さらに、その後に金属が組み立てられることに伴う、そのソース９０２およびドレイン９０３の間の接合抵抗を減少させて、非平面３ゲートＭＯＳトランジスタの実施例の性能を改善することができる。
【００２１】
ある実施例における結果の構造は、ストレインド・シリコン６０１のチャネルを有する非平面３ゲートＭＯＳトランジスタである。述べたように、そのストレインド・シリコン６０１のラティスにおけるその伸張性のある歪みは、そのストレインド・シリコン６０１のラティス内の電子およびホールの可動性を増加させ、性能のより改善した特徴を伴ったＮＭＯＳデバイスを作ることができる。さらに、ある実施例において、そのストレインド・シリコン６０１の厚みは、大きく消耗した、あるいは、完全に消耗した状態を可能とし、ＮＭＯＳデバイスがオフ状態（即ち、ゼロ・ゲート電圧を伴ったエンハンス・モード）である間の漏洩電流を緩和することができる。
【００２２】
非平面ＭＯＳトランジスタの構造をストレインド・チャネル材料と組み合わせてトランジスタの性能を改善するという、実施例の素晴らしさを、当業者であれば理解するであろう。
【図面の簡単な説明】
【００２３】
【図１】シリコン・オン・インシュレータ（ＳＯＩ）の基板の断面の説明図。
【図２】図１の基板、および、スマートカット・プロセスのための水素注入を伴ったストレインド・シリコン・ゲルマニウムおよびシリコン、の説明図。
【図３】ストレインド・シリコン・ゲルマニウムおよびシリコンのスマートカット形成の後における、図２の基板の断面の説明図。
【図４】緩和されたシリコン・ゲルマニウムを形成するための焼成の後における、図３の基板の断面の説明図。
【図５】緩和されたシリコン・ゲルマニウムをパターンニングした後における、図４の基板の断面の説明図。
【図６】緩和されたシリコン・ゲルマニウム上のストレインド・シリコンの形成の後における、図５の基板の断面の説明図。
【図７】ゲート誘電体およびゲートを、ストレインド・チャネルを含む非平面ＭＯＳ構造を形成するために形成した後における、図６の基板の断面の説明図。
【図８】図７の基板の斜視図の説明図。
【図９】ソースおよびドレイン領域を形成するための注入の後における、図８の斜視図の説明図。
【図１】
2008527742.tif 000003
【図２】
2008527742.tif 000004
【図３】
2008527742.tif 000005
【図４】
2008527742.tif 000006
【図５】
2008527742.tif 000007
【図６】
2008527742.tif 000008
【図７】
2008527742.tif 000009
【図８】
2008527742.tif 000010
【図９】
2008527742.tif 000011
【国際調査報告】
2008527742.tif 000012
2008527742.tif 000013