(57)【要約】  本発明は基準電圧（Ｖｒｅｆ  ｎｅｗ）を供給する基準電圧発生器（４０）に関する。本電圧発生器（３０）は、シリコン・バンドギャップ電圧より低い供給電圧（Ｖｄｄ）で動作する。本電圧発生器（３０）は、トランスコンダクタ（Ｇｐｔａｔ）として機能するＭＯＳＦＥＴトランジスタ（ＭＮ、ＭＮ３、ＭＰ４、ＭＰ７）を備える。前記ＭＯＳＦＥＴトランジスタ（ＭＮ、ＭＮ３、ＭＰ４、ＭＰ７）のドレインにドレイン電流（Ｉptat）を供給する入力ノードが設けられ、出力ノードが前記ＭＯＳＦＥＴトランジスタ（ＭＮ、ＭＮ３、ＭＰ４、ＭＰ７）のドレインおよびゲートに接続される。電流発生器（４２）はドレイン電流（Ｉptat）が正の温度係数（αptat）を有しトランスコンダクタ（Ｇｐｔａｔ）が負の温度係数（αGM）を有する特定モードで、ＭＯＳＦＥＴトランジスタ（ＭＮ、ＭＮ３、ＭＰ４、ＭＰ７）が動作することができるようにする。ＭＯＳＦＥＴトランジスタの寸法（Ｗ、Ｌ）は、前記出力ノードで供給されるような前記基準電圧（Ｖｒｅｆ  ｎｅｗ）が温度補償されるように前記負の温度係数（αGM）が前記正の温度係数（αptat）に近くなるように選ばれる。
2008523465.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧を供給し、シリコン・バンドギャップ電圧より低い供給電圧で動作される基準電圧発生器であって、
ドレイン、ソース、およびゲートを有するＭＯＳＦＥＴトランジスタであって、トランスコンダクタとして機能するＭＯＳＦＥＴトランジスタと、
前記ＭＯＳＦＥＴトランジスタのドレインにドレイン電流を供給する入力ノードと、
前記ＭＯＳＦＥＴトランジスタのドレインに接続された出力ノードと、
前記ドレイン電流が正の温度係数を有し、かつ前記トランスコンダクタが負の温度係数を有する特定のモードで、前記ＭＯＳＦＥＴトランジスタが動作できるようにする電流発生器と、を備え、
前記ＭＯＳＦＥＴトランジスタの寸法が、前記負の温度係数が前記正の温度係数に近くなり、その結果、前記出力ノードで供給された前記基準電圧が温度補償されるように選ばれる、基準電圧発生器。
【請求項２】
前記ＭＯＳＦＥＴトランジスタが、そのゲートとソースの間にゲート−ソース間電圧を供給し、前記ゲート−ソース間電圧が負の温度係数を有している、請求項１に記載の基準電圧発生器。
【請求項３】
前記ＭＯＳＦＥＴトランジスタのゲートとソースの間の前記ゲート−ソース間電圧が、前記ＭＯＳＦＥＴトランジスタが前記特定のモードで動作するとき所定の電圧よりも小さい、請求項１または２に記載の基準電圧発生器。
【請求項４】
前記ドレイン電流の温度係数が正であるため前記ドレイン電流が絶対温度に比例する、請求項１、２または３に記載の基準電圧発生器。
【請求項５】
前記ＭＯＳＦＥＴトランジスタが、ｎ型ＭＯＳＦＥＴトランジスタであり、好ましくはｎ型ＣＭＯＳトランジスタであり、前記ＭＯＳＦＥＴトランジスタのゲートが前記出力ノードに接続されている、請求項１ないし４の何れかに記載の基準電圧発生器。
【請求項６】
前記ＭＯＳＦＥＴトランジスタが、ｐ型ＭＯＳＦＥＴトランジスタであり、好ましくはｐ型ＣＭＯＳトランジスタであり、前記ＭＯＳＦＥＴトランジスタのゲートが接地に接続されている、請求項１ないし４の何れかに記載の基準電圧発生器。
【請求項７】
前記トランスコンダクタが、２以上の積重ねＭＯＳＦＥＴトランジスタを備える、請求項１ないし６の何れかに記載の基準電圧発生器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、安定な出力電圧を供給する電圧発生器に関する。
【背景技術】
【０００２】
多くのＣＭＯＳ  ＩＣおよびＢｉＣＭＯＳ  ＩＣは、大型のデジタル・コアおよびいくつかのアナログ周辺機能を含む。一般に、このアナログ機能は、とりわけアナログ・ブロック用、供給電圧調節用、およびいくつかのデジタル回路（例えば、電力オン・リセット回路）用に使用される基準回路を含む。低い温度係数を有する電圧基準回路の最も広く使用される実装例は、いわゆるバンドギャップ基準回路である。
【０００３】
１．２０５Ｖのシリコンのバンドギャップに近い基準電圧を出力するバンドギャップ回路は、長い間、バイポーラ・トランジスタかＣＭＯＳトランジスタかのどちらかを使用して実現するための標準になっている。しかし、適切な動作のためには、バンドギャップ回路の供給電圧Ｖｄｄがバンドギャップ電圧Ｖｂｇより高く、通常１．３〜１．５Ｖでなければならないので、今日、先進のＣＭＯＳ技術でバンドギャップ電圧を出力する基準回路を設計することは、非常に困難であり、または不可能でさえある。一方、図１に示されるように、ＣＭＯＳ回路の供給電圧は、０．３５μｍプロセスの場合の３．３Ｖ、０．２５μｍの場合の２．５Ｖ、０．１８μｍに対して１．８Ｖ、さらに今日の９０ｎｍ技術の場合の１Ｖから、それぞれ継続して低下している。この図で分かることであるが、ほぼ０．１３μｍＣＭＯＳ技術から先では、供給電圧Ｖｄｄがあまりにも低くすぎて、どんな基準回路もバンドギャップ電圧Ｖｂｇ＝１．２０５Ｖを出力することができない。
【０００４】
一般に、知られているＣＭＯＳおよび非ＣＭＯＳバンドギャップ基準回路の大部分の出力電圧は、ダイオード電圧と抵抗器の両端間の電圧との和である。一般に、抵抗を流れる電流は、ダイオードの順方向電圧の負の温度係数を、１次でいくぶん補償するように絶対温度に比例している。
【０００５】
この電流は、いくつかのやり方で発生させることができる。一般的なＣＭＯＳバンドギャップ電圧基準回路では、電流は、温度に直線的に依存するような方法で発生され、通常熱電圧Ｕｔが使用される。温度にわたってより高い精度のバンドギャップ電圧が要求される場合、かなり複雑な曲線の補償が使用されなければならない。さらに、上述のように、この種のバンドギャップ基準回路は、半導体材料のバンドギャップ電圧より下の供給電圧で使用することができない。
【０００６】
米国特許第６，５６６，８５０Ｂ２号では、低電圧バンドギャップ基準回路が提案されている。電流は単に鏡映されてトランジスタに入り、出力抵抗器に流れる。したがって、この回路は、温度にわたってあまり安定でない出力電圧を供給する。示された回路は、あまり低い電圧で動作することができない。空乏型トランジスタが必要とされることが、この米国特許で提案されている回路の他の欠点である。そのような空乏型トランジスタを標準プロセスに加えることは、追加のコストを必然的に伴う。
【０００７】
米国特許第６，１６０，３９３号は、直列または並列のｐＭＯＳトランジスタとｎＭＯＳトランジスタの組合せに強制的にＰＴＡＴ電流が流れるようにされる電圧基準回路に関する。示されている回路は、あまり低い温度で動作することができない。さらに、回路の温度性能はまったく対処されていない。温度安定性は、従来のバンドギャップの安定性より良くないと思われる。米国特許第６，１６０，３９３号に提案されている回路は、ｎＭＯＳトランジスタとｐＭＯＳトランジスタに対する同時のイオン打込みを必要とすることがさらなる欠点である。しかし、これは、標準的なＣＭＯＳプロセスに対して利用可能ではない。
【０００８】
さらに他の回路が米国特許第６，６８０，６４３Ｂ２号に示されている。この回路は、ＰＴＡＴ回路、演算トランスインピーダンス増幅器、差動演算増幅器、増幅器電流抽出回路および出力段などの多くの異なる要素を必要とする。これは実現するのを非常に複雑にすることは明らかである。この複雑さは、コストを増し、開発時間を長くし、信頼性を低下させ、より多くの電力を消費する。さらに、供給電圧は、少なくとも１．５Ｖでなければならない。
【０００９】
したがって、供給電圧が減少されても基準電圧の実現を妨害するどんな制約も生じさせない、今日および将来のＣＭＯＳ技術で基準電圧を発生するための新しい原理が強く求められている。そのような低い供給電圧Ｖｄｄでは、発生された基準電圧は、値がバンドギャップ電圧より低くなければならないことは、明らかである。
【００１０】
さらに、温度安定性において同等、またはいっそう優れた性能を有する基準電圧が発生されることを可能にする解決策を提供することが、一般に望ましいだろう。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
したがって、本発明の目的は、供給電圧Ｖｄｄがバンドギャップ電圧より低い状況でも使用することができる基準電圧発生器を提供することである。
【００１２】
本発明のさらに他の目的は、従来のバンドギャップ基準回路で供給される規準電圧より温度依存性の小さい基準電圧を供給することである。
【００１３】
本発明のさらに他の目的は非常に高精度かつ低電圧の基準電圧を供給することである。
【課題を解決するための手段】
【００１４】
上述のような、既知のシステムのこれらの欠点は、本明細書で述べられ特許請求されるような本発明で、軽減され、または除去される。
【００１５】
本発明による装置は、請求項１で特許請求されている。様々な有利な実施形態が、請求項２から６で特許請求されている。
【００１６】
本発明によれば、望ましい基準電圧を供給する基準電圧発生器が提案される。電圧発生器は、値がバンドギャップ電圧より低い供給電圧で動作する。ＭＯＳＦＥＴトランジスタは、トランスコンダクタンスとして機能するように使用される。電流が、ＭＯＳＦＥＴトランジスタのドレインに供給される。この電流は、電流が正の温度係数を有しトランスコンダクタンスが負の温度係数を有する特定のモードで、ＭＯＳＦＥＴトランジスタが動作できるようにする電流発生器によって供給される。ＭＯＳＦＥＴトランジスタの寸法は、負の温度係数が正の温度係数に近いように選ばれる。このために、前記基準電圧発生器によって供給されるような基準電圧は、温度補償される。
【００１７】
本発明による基準電圧発生器には、バンドギャップ電圧を出力する基準回路を設計することがこれ以上可能でない先進のＣＭＯＳ技術においてさえも安定した基準電圧発生が可能であるという利点がある。すなわち、ここで与えられる基準電圧源は、どんな供給電圧でも動作することができる。
【００１８】
他の利点は、本基準電圧発生器は標準的なバンドギャップ基準回路より遥かに簡単であることである。
【００１９】
本発明による基準電圧源は、従来のバンドギャップ電圧が必要とするシリコン面積のほんの何分の１かを占めるだけである。基準電圧の高い精度を実現することができる。
【００２０】
本発明の他の特徴および利点は、以下の説明で明らかにされ、ある程度、説明から明らかになる。
【００２１】
本発明のより完全な説明のために、また本発明のさらに他の目的および利点のために、添付の図面に関連して解釈される以下の説明を参照する。
【発明を実施するための最良の形態】
【００２２】
本発明の動作原理は、図２および３に関連して説明される。バンドギャップ電圧を出力するには低過ぎる供給電圧Ｖｄｄで基準電圧を発生するためにここで探求されている新しい原理が、図２に示されている。重要な要素は、いわゆるトランスコンダクタンス２１（Ｇｐｔａｔ）が絶対温度Ｔに比例することである。一定の入力電圧で、このトランスコンダクタンス２１は、絶対温度Ｔに比例する電流を出力するだろう。しかし、本発明によれば、トランスコンダクタンス２１は、反対のモード（特定のモード）で動作する。
【００２３】
トランスコンダクタンス２１は、電圧出力を発生し、一方、トランスコンダクタンス２１の入力は絶対温度Ｔに比例する電流である。この電流Ｉｐｔａｔは、例えば、図２に示されるように、熟知されているバンドギャップ基準回路と同様に、熱電圧ＫＴ／ｑに基づいて電流発生器２２で発生されてもよい。熱電圧Ｕｔ＝ＫＴ／ｑは、室温で＋０．０８５ｍＶ／℃の温度係数ＴＣを有する。トランスコンダクタンス２１の温度係数ＴＣが、熱電圧の温度係数ＴＣに正確に一致する場合、すなわち、トランスコンダクタンス２１が正確に同じＴＣを有する場合、一方が負の符号を有するという条件で、安定した基準電圧Ｖｒｅｆ＿ｎｅｗを出力ノード２３で得ることができる。
【００２４】
下記において、ＭＯＳトランジスタに対する温度効果に対処するが、その理由は、この種のトランジスタは強く温度に依存しているからである。この温度依存性に対して責任を担う２つの主なパラメータは、実効移動度と閾値電圧である。前者は、−（１．５〜２．０）の累乗の温度依存性を示し、一方、後者は、温度と共にほとんど直線的な減少を示している。飽和領域では、これらのパラメータの温度効果は、ドレイン電流に依存すると予想することができる。高電流では、温度に対する移動度の減少が勝り、一方、低温では、閾値電圧の減少が優勢になる。
【００２５】
この特許明細書全体を通して、標準的な０．２５μｍＣＭＯＳ技術のデータが、説明のために使用される。この技術の一般的なプロセス・パラメータは、ゲート酸化物厚さＷ＝５ｎｍ、最小ゲート長Ｌ＝０．２５μｍであり、ｐ型ＭＯＳおよびｎ型ＭＯＳトランジスタの閾値電圧はそれぞれ０．５３Ｖおよび０．５７Ｖである。供給電圧Ｖｄｄは、特に指定されなければ、０．８Ｖである。
【００２６】
様々な温度で、ｎ型ＭＯＳトランジスタのドレイン電流対ゲート−ソース間電圧Ｖｇｓが図３に示されている。この図から、この例ではほぼ８８６ｍＶである縦線Ｍ１の付いた特定のゲート−ソース間電圧Ｖｇｓｃで、ドレイン電流が、全温度範囲にわたって事実上温度に無関係になるということを、見出すことができる。この特定のゲート−ソース間電圧Ｖｇｓｃは、以下、所定の電圧が参照される。所定の電圧Ｖｇｓｃより下では、ドレイン電流は温度と共に増加し、この増加は、ＶｇｓがＶｇｓｃに近づくにつれて次第に鈍くなることに気付くことが重要であり、ＴＣは、正で、Ｖｇｓが増加しＶｇｓｃに近づくにつれて減少すること意味している。Ｖｇｓ＞Ｖｇｓｃでは、ＴＣは負になる。この領域は本発明に関係がない。
【００２７】
シミュレーションにより、トランジスタのサイズが変化したとき所定電圧Ｖｇｓｃの位置はほぼ変わらないことが明らかになった。唯一の差はドレイン電流であり、ドレイン電流はＷ／Ｌと共に増加する。本発明は、これらの発見に依拠している。
【００２８】
図２のドレイン電流Ｉｐｔａｔを式（１）に表されるように書くことができる。
Ｉptat＝Ｉptat（ｔｒ）［１＋αptat（ｔ−ｔｒ）］                    （１）
ここで、αptatは、電流Ｉｐｔａｔの温度係数であり、ｔｒは室温である。一般に、トランスコンダクタには演算増幅器とほぼ同じ複雑さがある。非常に低い供給電圧で動作して、かつ非常に少ない電力を消費するために、トランスコンダクタ２１はできるだけ簡単であることが望ましい。単一のＭＯＳトランジスタしか用いずに作製することができれば、これは、作製することができる絶対的に最も簡単なトランスコンダクタであると確信することができる。図３に示されている特性はこれが実際に可能であることを示している。Ｖｇｓ＜Ｖｇｓｃにおいては、ＭＯＳトランジスタＧｍのトランスコンダクタンス２１は式（２）で表されるように書くことができる。
Ｇm＝Ｇm（ｔｒ）［１＋αGM（ｔ−ｔｒ）］                              （２）
ここで、αGMは、トランスコンダクタンスＧｐｔａｔの温度係数である。
【００２９】
αptat＝αGM                                                          （３）
であり、かつ
Ｇｍ（ｔｒ）・Ｖｒｅｆ＿ｎｅｗ＝Ｉptat（ｔｒ）                        （４）
である場合、このＧｍは、まさに探しているトランスコンダクタンスであり、発明の基準の原理は、図４に示されるように簡単に実現することができる。
【００３０】
図４は、本発明による基準電圧発生器３０の第１の実施形態の模式的なブロック図を示す。図４に示されるように、電流Ｉｐｔａｔは、トランスコンダクタ３１として機能するｎ型ＭＯＳＦＥＴトランジスタＭＮに供給される。この電流Ｉｐｔａｔは、電流発生器２２によって供給されて、電流Ｉｐｔａｔが正の温度係数αptatを有しトランスコンダクタＧｐｔａｔが負の温度係数αGMを有する特定のモードで、前記ＭＯＳＦＥＴトランジスタＭＮが動作できるようにする。ＭＯＳＦＥＴトランジスタＭＮのゲートおよびドレインは両方とも、電流源２２に接続されている。トランジスタＭＮのソースは接地に接続され、出力電圧Ｖｒｅｆ＿ｎｅｗは、トランジスタＭＮのドレインとソースの間に供給される。基準電圧発生器３０は、１．２Ｖより低い供給電圧で動作することができる。ＭＯＳＦＥＴトランジスタＭＮの寸法Ｗ／Ｌはダイオード接続されたＭＮにより間に供給された基準電圧Ｖｒｅｆ＿ｎｅｗが温度補償されるように負の温度係数αGMが正の温度係数αptatに近いように、選ばれる。
【００３１】
本発明による詳細な基準電圧発生器４０は、図５Ａに与えられている。基準電圧発生器４０は、任意選択の起動回路４３を内蔵している。この起動回路４３の目的は、電源投入と同時の確実な起動を保証することである。
【００３２】
電流発生器４２が使用される。この電流発生器４２は、図５Ａに示されるように、ドレイン電流Ｉｐｔａｔを供給する。電流発生器４２は、第１のｎ型ＭＯＳＦＥＴトランジスタ対ＭＮ１およびＭＮ２、第２のｐ型ＭＯＳＦＥＴトランジスタ対ＭＰ１およびＭＰ２、抵抗器Ｒ、およびｐ型トランジスタＭＰ３を備える。トランジスタＭＮ１、ＭＮ２、ＭＰ１、ＭＰ２と抵抗器Ｒは、電流Ｉｐｔａｔを発生する責任を負っている。この電流Ｉｐｔａｔは、トランジスタＭＰ３によって鏡映され（または、率に応じて増加・減少され）、トランスコンダクタ４１に送り出される。トランジスタＭＮ１およびＭＮ２は、弱い反転で動作するように設計されている。トランジスタＭＮ２は、トランジスタＭＮ１より広いチャネル幅Ｗを有するが、両トランジスタは同じチャネル長Ｌを有している。トランジスタＭＰ１、ＭＰ２およびＭＰ３は、飽和領域で動作し、トランジスタＭＰ３は、上述のように、必要とされるＩｐｔａｔ電流を送り出す。このＩｐｔａｔ電流は、ＭＯＳＦＥＴトランジスタＭＮ３のドレインＤに流れ込む。ＭＯＳＦＥＴトランジスタＭＮ３のゲートＧおよびドレインＤは、両方とも、電流源４２に接続されている。トランジスタＭＮ３のソースＳは、接地に接続され、出力電圧Ｖｒｅｆ＿ｎｅｗは、トランジスタＭＮ３のドレインＤとソースＳの間に供給される。基準電圧発生器４０は、１．２Ｖより低い供給電圧で動作することができる。ＭＯＳＦＥＴトランジスタＭＮ３の寸法Ｗ／Ｌは、負の温度係数αGMが正の温度係数αptatに近くなり、その結果、ドレインとソースの間に供給される基準電圧Ｖｒｅｆ＿ｎｅｗが温度補償されるように、選ばれる。
【００３３】
基準電圧発生器４０の適切な動作を保証するために必要なＩｐｔａｔ電流は、次のように表すことができる。
【数１】
2008523465.tif 000003
ここで、Ａ、ＢおよびＣは、それぞれトランジスタＭＮ２対ＭＮ１、ＭＰ２対ＭＰ１、およびＭＰ３対ＭＰ１のアスペクト比である。通常、ＭＰ１とＭＰ２は、一致した対であるので、Ｂ＝１。
【００３４】
図３は、トランジスタＭＮ３が正か負のどちらかのＴＣを有することができることを示す。正のＴＣが実際はＩｐｔａｔのＴＣを含むことは、図６で実証されている。横軸７１はトランジスタＭＮ３に印加されたゲート−ソース間電圧Ｖｇｓである。Ｖｇｓはαptatに影響しないので、ドレイン電流ＩｐｔａｔのＴＣは０．３８７％／℃の定数であり、この定数は抵抗器Ｒの温度依存性の影響を含む。抵抗器の型は、ＲＰＺ（高抵抗ポリ）であり、ＴＣ１＝１４５４ｐｐｍ／℃およびＴＣ２＝６．３５ｐｐｍ／℃である。室温ｔｒでトランジスタＭＮ３のＴＣ、αGMは、また、図６に示されている（図６の曲線７２を参照されたい）。電圧Ｖｇｓの０．５Ｖから１Ｖの変化に対して、αGMは約０．２２％／℃から−０．１％／℃に単調に減少する。線７１と曲線７２は、図６に示されるように、約Ｖｇｓ＝０．７４７Ｖで交差し、これは基準電圧発生器４０の予想出力電圧Ｖｒｅｆ＿ｎｅｗのはずである。
【００３５】
以下のセクションでは、本発明に従って基準電圧発生器を設計するために使用することができるグラフ方法が表されている。図５Ａの電圧Ｖｒｅｆ＿ｎｅｗを決定することができるために、グラフ方法が使用される。この方法を使用すると、電圧Ｖｒｅｆ＿ｎｅｗの温度依存性を、非常に容易にかつ便利に決定することができ、さらに、望む場合には、既存のバンドギャップ回路と比較することができる。そのために、第１のステップで、いくつかの関心のある温度でのトランスコンダクタＭＰ３のドレイン電流を表示する。本実施形態では、次の温度でＩｐｔａｔが決定される。すなわち、ｔ＝−４０、−２０、０、２０、４０、６０、８０、および１００度（Ｃ）。これらの結果は図７Ａで、表示ａ、ｂ、ｃ、ｄ、ｅ、ｆ、ｇ、およびｈが付けられた位置にそれぞれ示されている。ａからｈの曲線は、ドレイン電流Ｉｐｔａｔ対温度ｔを表す。次のステップで、ＭＮ３のドレイン電流Ｉｐｔａｔ対ＭＮ３のゲート−ソース間電圧Ｖｇｓが同じ温度で測定され、その完全な結果が図７Ｃにプロットされている。図７Ｃのこのプロットは、図３のものと似ている。
【００３６】
出力電圧Ｖｒｅｆ＿ｎｅｗをグラフで決定するために、図７Ｃで与えられるようなこれらの結果を、図７ＡのＩｐｔａｔ曲線の隣の図７Ｂに入れるだけである。これは、図７Ｂの電流Ｉｐｔａｔが図７ＡのＩｐｔａｔと同一縦目盛を有するような方法で行われる。そのとき、図７Ａの点ａから始まる水平の直線を、ｔ＝−４０で得られたＩｄｓ曲線に交差するように図７Ｂに向かって引く。交点に表示Ａが付けられる。同様に、−２０で得られた曲線に交差するように点ｂから他の水平の直線が引かれ、交点に表示Ｂを付ける。同様なやり方で、図７Ｂのｔ＝０、２０、４０、６０、８０、および１００で得られたＩｄｓ曲線とそれぞれ交差するように、図７Ａのｃ、ｄ、ｅ、ｆ、ｇ、およびｈから水平の直線を引く。次に、これらの交点にＣ、Ｄ、Ｅ、Ｆ、Ｇ、およびＨをそれぞれ付ける。これらの交点の図７Ｂのｘ軸（Ｖｇｓ軸）への投影が、これらの温度での出力電圧Ｖｒｅｆ＿ｎｅｗを与える。これらの交点ＡからＨを次々に接続することで、図７Ｂでほぼ垂直の直線となり、ほとんど温度に無関係な出力電圧Ｖｒｅｆ＿ｎｅｗが得られることを意味している。
【００３７】
別法として、図７Ｂのｘ軸の投影値は、別のグラフ、例えば、今度はｘ軸として温度を有する図７Ｄに描き直すことができる。発生電圧Ｖｒｅｆ＿ｎｅｗが実質的に温度に無関係であることが分かる。上述のそれらの温度を含んで様々な温度で処置を講じることによって、図７Ｄに表されるように、電圧Ｖｒｅｆ＿ｎｅｗが得られる。実際、計算されたＴＣは７．６ｐｐｍ／℃程度である。比較の目的のために、図７Ｄは、また、１．８Ｖの供給電圧Ｖｄｄでの標準的なバンドギャップ設計の温度依存性を示す。２つの電圧を比較することができるようにするために、出力電圧Ｖｒｅｆ＿ｂｇは、バンドギャップ電圧から同じ出力電圧まで一定の率で下げられている。これは、８１．３ｐｐｍ／℃のＴＣを与える。比較して、本発明による基準電圧発生器で発生された基準電圧Ｖｒｅｆ＿ｎｅｗは、標準的なバンドギャップ電圧Ｖｒｅｆ＿ｂｇより１０倍以上優れている。抵抗器のＴＣの効果が、また、研究された。結果は、正のＴＣを有する他の型の抵抗器またはＴＣ＝０の理想的な抵抗器とほぼ同等か優れてさえいる。
【００３８】
上の結果は、本明細書で提案され特許請求された基準電圧発生器のシミュレーション検証によって確認された。
【００３９】
本発明の利点は、すべての既存および将来のＣＭＯＳ技術に適していることである。図１は、ＣＭＯＳ技術のスケーリングと共に供給電圧Ｖｄｄが連続的に小さくなることを示している。図１に示されていない、ＭＯＳトランジスタの閾値電圧は、また、プロセスのスケーリングと共に減少する。図５のＶｒｅｆ＿ｎｅｗは、トランジスタＭＮ３のゲート−ソース間電圧に等しい。すなわち、
Ｖｒｅｆ＿ｎｅｗ＝Ｖｇｓ＝Ｖt＋ΔＶ                                    （６）
ここで、ΔＶは、ドレイン電流Ｉｐｔａｔに依存するオーバドライブ電圧であり、Ｖｔは閾値電圧である。Ｉｐｔａｔは通常非常に小さいので、オーバドライブ電圧ΔＶはかなり小さい。したがって、発生された基準電圧Ｖｒｅｆ＿ｎｅｗは室温ｔｒの閾値電圧より僅かに高いと結論することができ、したがって、提案されている新しい基準電圧発生器は、すべてのＣＭＯＳ技術、すなわち過去、現在および将来のＣＭＯＳ技術に申し分なく適している。すなわち、ＣＭＯＳのスケーリングおよび対応した供給電圧の減少は、本発明による新しい回路に何ら影響を及ぼさない。
【００４０】
式（６）から、図５ＡのＭＮ３だけでなく、図４のトランジスタＭＮも飽和領域で動作することを得ることができる。
【００４１】
他の実施形態では、図５Ａの提案されている基準電圧発生器は、また、バンドギャップ電圧より高い基準電圧を発生するために使用することができる。これは、トランジスタＭＮ３が２以上の積重ねＭＯＳトランジスタに取り替えられた場合に実現される。例えば、図５ＡのＭＮ３と同じサイズの少なくとも２つのトランジスタを積み重ねることによってボディ効果が無視される場合、式（６）の値の２倍の値の出力基準電圧Ｖｒｅｆ＿ｎｅｗを得ることができる。この場合、より高い供給電圧Ｖｄｄが必要である。例として、図５ＡのＭＮ３を２つの積重ねトランジスタに取り替えることによって、Ｖｒｅｆ＿ｎｅｗ＝１．８Ｖを生じさせることができる。
【００４２】
図４のトランジスタＭＮおよび図５のトランジスタＭＮ３は、例えば、図５Ｂに示されるようにｐ型ＭＯＳＦＥＴトランジスタＭＰ４に取り替えることができることに言及すべきである。回路５０の残りの部分は、図５Ｂに示されるように、同じである。トランスコンダクタ５１だけが変わっている。トランジスタＭＰ４のゲートＧは、今、接地に接続されていることに留意されたい。
【００４３】
さらに他の実施形態が図５Ｃに示されている。図５Ｃの実施形態６０は、図５Ａの実施形態に基づいている。ｐ型トランジスタはｎ型トランジスタに取り替えられ、ｎ型トランジスタはｐ型トランジスタに取り替えられている。この実施形態６０は、基本的に、図５Ｃに示すものと同じであり、図５Ａの説明を参照する。トランスコンダクタ６１は、供給電圧ノードと出力ノードの間に位置するｐ型ＭＯＳＦＥＴトランジスタＭＰ７を備える。起動回路６３および電流発生器６２は、図５Ａおよび５Ｂに示されているものと同じ方法で動作し、唯一の相違は、トランジスタの型が取り替えられ出力電圧が今は供給電圧を基準とすることである。
【００４４】
図５Ｂおよび図５ＣのトランジスタＭＰ４およびＭＰ７は、飽和領域でそれぞれ動作する。
【００４５】
トランスコンダクタとして機能する２個またはさらにそれ以上の積重ねトランジスタを有するそのような実施形態は、ほとんど直線的な挙動を示し、さらなる補償が非常に容易である。
【００４６】
標準的なバンドギャップと比較して、新しい基準電圧発生器は、遥かに簡単であり、遥かに少ない電力を消費し、より設計し易い。
【００４７】
わかりやすくするために別個の実施形態の状況で述べられている本発明の様々な特徴はまた、単一の実施形態に組み合わせて実現される可能性があることが理解される。逆に、簡単にするために単一の実施形態の状況で述べられている本発明の様々な特徴は、別個にまたは任意の適切な部分組合せで実現される可能性がある。
【００４８】
図面および明細書では、本発明の好ましい実施形態が述べられており、特定の用語が使用されているが、このように行われた説明では、用語は、一般的な、説明的な意味で使用されるにすぎず、限定するために使用されていない。
【図面の簡単な説明】
【００４９】
【図１】ＣＭＯＳ技術が進歩するにつれて供給電圧がどのように連続して低くなるかを示す図である。
【図２】本発明の基準電圧発生器の模式的なブロック図を示す図である。
【図３】−４０度から＋１００度までの温度変化に対して、ＭＯＳＦＥＴトランジスタのドレイン電流（Ｉｄｓ）対ゲート−ソース間電圧（Ｖｇｓ）がどのように変化するかを２０度ステップで示す図である。
【図４】本発明の第１の実施形態を示す模式的なブロック図である。
【図５Ａ】本発明の第２の実施形態を示す模式的なブロック図である。
【図５Ｂ】本発明の第３の実施形態を示す模式的なブロック図である。
【図５Ｃ】本発明の第４の実施形態を示す模式的なブロック図である。
【図６】ゲート−ソース間電圧（Ｖｇｓ）に対する図４（ＭＮ）および図５Ａ（ＭＮ３）のトランスコンダクタンスの室温での温度係数を示す図である。
【図７Ａ】本発明による基準電圧発生器を設計するために使用することができる１つ図表を示す図である。
【図７Ｂ】本発明による基準電圧発生器を設計するために使用することができる１つ図表を示す図である。
【図７Ｃ】本発明による基準電圧発生器を設計するために使用することができる１つ図表を示す図である。
【図７Ｄ】同じ電圧に基準化された、本発明で得られた結果と従来のバンドギャップ回路で得られた結果の比較を示す図である。
【図１】
2008523465.tif 000004
【図２】
2008523465.tif 000005
【図３】
2008523465.tif 000006
【図４】
2008523465.tif 000007
【図５Ａ】
2008523465.tif 000008
【図５Ｂ】
2008523465.tif 000009
【図５Ｃ】
2008523465.tif 000010
【図６】
2008523465.tif 000011
【図７Ａ】
2008523465.tif 000012
【図７Ｂ】
2008523465.tif 000013
【図７Ｃ】
2008523465.tif 000014
【図７Ｄ】
2008523465.tif 000015