(57)【要約】【課題】  窒化酸化物層を有する半導体デバイスおよびこのための方法を提供する。【解決手段】  半導体デバイスは、基板（１２）と、この基板（１２）の表面上の第１の絶縁層（１４）と、この第１の絶縁層（１４）の表面上のナノ結晶（１３）の層と、このナノ結晶（１３）の層上の第２の絶縁層（１５）を含む。この第２の絶縁層（１５）を窒化雰囲気にさらすことで、この基板（１２）の上に第３の絶縁層（２２）が形成されるときに起こり得るさらなる酸化に対する障壁が形成される。この第２の絶縁層（１５）の窒化によって、これらナノ結晶の酸化あるいは収縮および第１の絶縁層（１４）の厚さの増加とが、この半導体デバイス（１０）の製造に対するプロセスの工程の複雑化を招くことなく防止される。【選択図】      図６
2008529275.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスの製造方法であって、
半導体基板を用意するステップと、
前記半導体基板の表面に第１の絶縁層を形成するステップと、
前記第１の絶縁層の表面にナノ結晶の層を形成するステップと、
前記ナノ結晶の層の上に第２の絶縁層を形成するステップと、
前記第２の絶縁層を窒化雰囲気にさらすステップと、
前記ナノ結晶の層と前記第１および第２の絶縁層の部分とを前記半導体基板の表面を露出するために選択的に除去するステップと、
前記半導体基板の前記露出した表面の上に第３の絶縁層を形成するステップとを備える方法。
【請求項２】
前記第２の絶縁層の上にあるパターン化されたポリシリコン層を形成するステップをさらに備え、このパターン化されたポリシリコン層は複数の不揮発性メモリセルに対するゲート電極を形成する、請求項１記載の方法。
【請求項３】
前記パターン化されたポリシリコン層は、前記第３の絶縁層の上に複数のトランジスタに対するゲート電極を形成するために形成される、請求項２記載の方法。
【請求項４】
前記第２の絶縁層を前記窒化雰囲気にさらすステップは、プラズマ窒化によって窒化雰囲気にさらすステップからなる、請求項１の方法。
【請求項５】
前記第２の絶縁層を前記窒化雰囲気にさらすステップは、熱窒化によって窒化雰囲気にさらすステップからなる、請求項１の方法。
【請求項６】
前記第２の絶縁層を前記窒化雰囲気にさらすステップは、イオン注入によって窒化雰囲気にさらすステップからなる、請求項１の方法。
【請求項７】
前記第２の絶縁層の上に第４の絶縁層を形成するステップと、
前記第４の絶縁層を第２の窒化雰囲気にさらすステップとをさらに備える、請求項１記載の方法。
【請求項８】
前記第２の絶縁層を形成するステップは、絶縁層の積層を形成することで前記第２の絶縁層を形成するステップからなる、請求項１記載の方法。
【請求項９】
前記第２の絶縁層を前記窒化雰囲気にさらすステップは、前記絶縁層の積層の各層が形成された後に前記絶縁層の積層の各層を前記窒化雰囲気にさらすステップからなる、請求項８記載の方法。
【請求項１０】
前記第２の絶縁層を前記窒化雰囲気にさらした後に、前記半導体デバイスをアニーリングするステップをさらに備える、請求項１記載の方法。
【請求項１１】
前記第２の絶縁層は、前記ナノ結晶の層の部分が選択的に除去された後に前記窒化雰囲気にさらされる、請求項１記載の方法。
【請求項１２】
前記窒化雰囲気はアンモニア、亜酸化窒素、原子窒素、あるいは他の窒素化合物の１つあるいは複数を含む、請求項１記載の方法。
【請求項１３】
半導体基板と、
前記半導体基板の表面の上に形成された第１の絶縁層と、
前記第１の絶縁層の表面の上に形成されたナノ結晶のパターン化された層と、
前記ナノ結晶の層の上に形成された第２の絶縁層であって、この第２の絶縁層はこの第２の絶縁層の２原子パーセントに等しいかあるいはそれより多くの窒素含量を有する絶縁層と、
前記半導体基板の表面の上に、前記第１と第２の絶縁層の上は除いて、形成された第３の絶縁層と、を含む、半導体デバイス。
【請求項１４】
さらに、前記第２の絶縁層の上に形成されたパターン化されたポリシリコン層を備え、このパターン化されたポリシリコン層は複数の不揮発性メモリセルに対するゲート電極を形成する、請求項１３記載の半導体デバイス。
【請求項１５】
前記パターン化されたポリシリコン層は、前記第３の絶縁層の上に複数のトランジスタに対するゲート電極を形成するために形成される、請求項１４記載の半導体デバイス。
【請求項１６】
前記第２の絶縁層の窒素含有物を生成するために、プラズマ窒化、熱窒化、あるいはイオン窒化の１つが用いられる、請求項１３記載の半導体デバイス。
【請求項１７】
前記第２の絶縁層は絶縁層の積層を含む、請求項１３記載の半導体デバイス。
【請求項１８】
前記半導体デバイスは、約４００〜１０００°C の間でアニーリングされる、請求項１３記載の半導体デバイス。
【請求項１９】
前記第２の絶縁層の前記窒素含有物は、アンモニア、亜酸化窒素、原子窒素、あるいは他の窒素化合物の１つあるいは複数を含む窒化雰囲気を用いて得られる、請求項１３記載の半導体デバイス。
【請求項２０】
前記半導体デバイスは、複数の不揮発性メモリセルを含む、請求項１３記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的には半導体デバイス、とりわけ、窒化酸化物層を有する半導体デバイスおよびこのための方法に係る。
【背景技術】
【０００２】
多くの半導体不揮発性メモリアレイは、プログラミングおよび消去動作のために比較的高い電圧を必要とする。これら不揮発性メモリアレイの製造の際に、例えば、比較的高いプログラミングおよび消去電圧に耐えることができる高電圧耐性トランジスタがこのアレイと同時に製造される。電荷蓄積のためにナノ結晶に依存する不揮発性メモリアレイにおいては、この電荷蓄積層は高電圧トランジスタのゲート酸化物の形成の前に形成される。その後の酸化物層の形成は、これら絶縁層のさらなる酸化を招くことがある。この不揮発性デバイス内のさらなる酸化はトンネル酸化物の厚さの増加を引き起こす。さらに、さらなる酸化はこのナノ結晶を酸化させ、収縮させる原因ともなる。この電荷蓄積層の変化は、より高いプログラムおよび消去電圧の必要性を招来する。さらに、この電荷蓄積層の変化はプログラムおよび消去閾値電圧の望ましくない変化をもたらす。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従って、正確に制御された電荷蓄積領域を有する不揮発性メモリデバイスの必要性と同時に、このデバイスを製造するために必要とされるステップの数を削減する必要性が存在する。
【課題を解決するための手段】
【０００４】
一般的には、本発明は、１つの形態においては、半導体デバイスを形成するための方法を提供するが、これは、半導体基板を用意するステップと、この半導体基板の表面の上に第１の絶縁層を形成するステップと、この第１の絶縁層の表面の上にナノ結晶の層を形成するステップと、このナノ結晶の層の上に第２の絶縁層を形成するステップと、この第２の絶縁層を窒化雰囲気にさらすステップと、このナノ結晶の層とこれら第１および第２の絶縁層の部分をこの半導体基板の表面を露出するために選択的に除去するステップと、この半導体基板のこの露出された表面の上に第３の絶縁層を形成するステップと、を含む。
【０００５】
もう１つの形態においては、本発明は半導体デバイスを提供するが、これは、半導体基板と、この半導体基板の表面の上に形成された第１の絶縁層と、この第１の絶縁層の表面の上に形成されたナノ結晶のパターン化された層と、このナノ結晶の層の上に形成された第２の絶縁層であって、この第２の絶縁層はこの第２の絶縁層の２原子パーセントに等しいかあるいはそれより多くの窒素含量を有する絶縁層と、この半導体基板の表面の上に、第１と第２の絶縁層の上は除いて形成された第３の絶縁層と、を含む。
【０００６】
第２の絶縁層を窒化させることで、これらナノ結晶と第１の絶縁層の酸化が低減され、このためその後酸化物層が形成されたときの酸化物の厚さの変化が低減あるいは制限される。加えて、酸化障壁の代わりに窒化を用いることで製造プロセスが単純化される。
【発明を実施するための最良の形態】
【０００７】
図１は半導体基板１２の上に形成されたトンネル酸化物１４および電荷蓄積スタック１６を有する半導体デバイス１０のある部分の断面図を示す。この半導体基板１２はシリコンから形成しても良い。この基板１２の上に不揮発性メモリセルのためのトンネル酸化物として機能する第１の絶縁層１４が形成される。この第１の絶縁層１４はシリコン酸化物、窒化酸化物、あるいは他の高-k誘電体であっても良い。この絶縁層１４は熱的に成長してあるいは堆積しても良く、厚さは５０オングストロームのオーダであっても良い。電荷蓄積スタック１６は複数の離散電荷蓄積素子を含む。この図解される実施例においては、電荷蓄積層１６内の小さな円によって表されているナノ結晶を用いて複数の離散電荷蓄積素子が形成される。これらナノ結晶は典型的にはシリコンから形成されるが、しかしながら、これら離散蓄積素子は、例えば、ゲルマニウム、炭化ケイ素、任意の数の金属、あるいはこれらの任意の組合せから構成される材料のクラスタから形成しても良い。これらナノ結晶は、好ましくは、化学的堆積に堆積されるが、しかしながら、他のプロセスを用いても良い。ナノ結晶を形成するための他のプロセスには、シリコンの薄いアモルファス層の再結晶化およびプレファブナノ結晶の堆積が含まれる。ナノ結晶の形成に続いて、これらナノ結晶はこれらを、亜酸化窒素を用いて酸化させることで不動態化処理しても良い。
【０００８】
図２はこの半導体デバイス１０の窒化雰囲気に露出された一部分の断面図を示す。電荷蓄積スタック１６は酸化物１５によって包囲されたナノ結晶１３を含む。代替として、この電荷蓄積スタック１６は複数の比較的薄い絶縁層、例えば、絶縁層１７を互いに積み重ねるように形成することで形成しても良い。電荷蓄積スタック１６を形成した後に、この半導体デバイス１０は窒化雰囲気に露出される。この窒化雰囲気はアンモニア、亜酸化窒素、原子窒素、あるいは他の窒素化合物の１つあるいは複数を含む。半導体デバイス１０を窒化雰囲気に露出するためのプロセスは、プラズマ窒化、熱窒化、あるいはイオン窒化の１つを含んでも良い。
【０００９】
この半導体デバイス１０は、プラズマ源、熱源あるいはイオン源の１つあるいは複数を有するある処理チャンバ内に置かれる。適当なチャンバは市販されている。この処理チャンバ内において、この半導体デバイスはプラズマ１８に露出され、これによって２原子パーセントに等しいかそれより多くの、好ましくは２から１０原子パーセントの間の窒素含量が得られる。
【００１０】
図３は半導体デバイス１０のこの荷電蓄積領域１６および第１の絶縁層１４をパターン形成することでパターン化された電荷蓄積層２０が形成された後の一部分の断面図を示す。電荷蓄積領域１６上にフォトレジスト層（図示されていない）が堆積され、その後、パターン化される。オプションとして、もう１つの実施例においては、窒素含有プラズマ１９を用いての窒化のステップは、パターン形成の前ではなく、パターン形成の後に上に説明したようにプラズマ源、熱源あるいはイオン源の１つあるいは複数を用いて達成される。
【００１１】
図４は半導体デバイス１０のパターン化された電荷蓄積層２０に隣接してゲート誘電層２２が形成された後の一部分の断面図を示す。このゲート誘電層２２は全体を通して単一の厚さであっても、あるいは、例えば、高電圧トランジスタおよび論理回路の両方を収容するために異なる厚さであっても良い。
【００１２】
図５は半導体デバイス１０のパターン化された電荷蓄積層２０およびゲート誘電層２２の上にポリシリコン層２４が形成された後の一部分の断面図を示す。
図６は半導体デバイス１０のポリシリコン層２４がゲート電極を形成するためにパターン化され、エッチングされた後の一部分を示す断面図を示す。不揮発性メモリセル２３および２５はある集積回路上に実現された不揮発性メモリセルのアレイを表す。これら不揮発性メモリセルは“スタンドアローン買＜ｃ潟f バイス上に実現されても、あるいは他の回路、例えば中央処理ユニットと共に埋め込まれても良い。不揮発性メモリセル２３および２５は電荷蓄積層２０、第１の絶縁層１４、およびポリシリコンゲート２４を選択的にエッチングすることで形成される。ゲート電極２８はポリシリコン層２４から形成される。
【００１３】
メモリアレイは、そのメモリアレイが埋め込み型であるか否かに関わらず、そのメモリアレイに、例えば、行および列に配列されたデコーダおよび入/ 出力（I/O ）回路にアクセスするために追加の回路を必要とすることに注意する。これら追加の回路の幾つかは、比較的高いプログラミングおよび消去電圧に露出されることがあり、従って、このようなより高いプログラミングおよび消去電圧に露出されない回路よりも厚いゲート酸化物を必要とする。図６内のトランジスタ３１および３２はこれら追加の回路を実現するために必要とされるトランジスタを表す。パターン化された電荷蓄積層２０を窒化することで、メモリセル２３および２５内のナノ結晶の酸化あるいは収縮が防止されるとともに、第１の絶縁層１４の厚さが増加することが防止される。窒化された第２の絶縁層２０は内部に酸化障壁を含み、このため、半導体デバイス１０を製造するためプロセスの工程が比較的単純になる。
【００１４】
図６には示されていないが、しかしながら、トランジスタの構成には通常は側壁スペーサおよびソース/ ドレイン領域が含まれる。典型的にはこれら側壁スペーサはスペーサ材の層を堆積し、その後このスペーサ材を異方性エッチングすることで形成される。このスペーサ材は典型的には窒化物である。これらソース/ ドレイン領域は典型的にはゲートスタックに隣接して拡散される。
【００１５】
本発明が１つの好ましい実施例の背景内で説明されたが、当業者においては明らかなように、本発明は多数のやり方に修正しても良く、上で具体的に提示され、説明されたそれ以外の多くの形態を取ることもできる。従って、添付のクレームは、本発明の真の範囲内に入る本発明の全ての修正物に及ぶことを意図する。
【００１６】
上では利点、その他の長所および問題に対する解法が特定の実施例との関係で説明された。しかしながら、これら利点、長所、問題に対する解法、並びに任意の利点、長所あるいは解法を生じされる、あるいはより顕著にするどのような要素も、任意のあるいは全てのクレームの決定的な、要求される、あるいは本質的な特徴あるいは要素であると解釈されるべきではない。ここで用いられる“含む（comprises ）”、“comprising”、あるいはこれらの任意の他の変化形は、包含される要素を排他的に網羅することを意図するものではなく、従って、ある要素のリストを含む（comprise）プロセス、方法、物品あるいは装置は、これら要素しか含まないのではなく、明示的にはリストされていない、あるいはそれらプロセス、方法、物品あるいは装置にとって本来備わっているものではない他の要素を含んでも良い。
【図面の簡単な説明】
【００１７】
【図１】本発明に従うトンネル酸化物および電荷蓄積層を有する半導体デバイスの一部分を示す断面図。
【図２】本発明に従う窒化雰囲気に露出されたこの半導体デバイスの一部分を示す断面図。
【図３】本発明に従う荷電蓄積領域をパターン化した後のこの半導体デバイスの一部分を示す断面図。
【図４】本発明に従うゲート誘電層がこのパターン化された電荷蓄積領域に隣接して形成された後のこの半導体デバイスの一部分を示す断面図。
【図５】本発明に従うポリシリコン層が形成された後のこの半導体デバイスの一部分を示す断面図。
【図６】本発明に従うゲートがこのポリシリコン層内に形成された後のこの半導体デバイスの一部分を示す断面図。
【図１】
2008529275.tif 000003
【図２】
2008529275.tif 000004
【図３】
2008529275.tif 000005
【図４】
2008529275.tif 000006
【図５】
2008529275.tif 000007
【図６】
2008529275.tif 000008
【国際調査報告】
2008529275.tif 000009