(57)【要約】  回線の構成によって一緒に結合され、それぞれがトランシーバおよび制御ユニット、またはマイクロコントローラなどを有する複数の局を有するバス・システムを提供するために、またその方法においてはデジタル・メッセージが、ビットレート非依存となるように符号化された少なくとも一部分を含み、またその方法を用いてトランシーバまたはシステム・ベース・チップが、バス回線上で伝送されるデータを独立に受け取り解析することが可能になる、バス・システム上でデジタル・メッセージを符号化する方法を指定するために、また特に本方法によれば、その関連する時点においてスタンバイ状態にあるバス・ノードのその一部分が、正確なタイマを有さず、またそのデータがそのバス上で伝送されるビットレートのどのような知識も有さないときでさえ、所与の目覚ましメッセージを用いてバス・ノードを個別に目覚めさせるために、本発明によるバス・システムの下で、デジタル信号のビットレート非依存解析のための手段を備える少なくとも１つのトランシーバ（１００）および本発明による方法の下で、連続した支配的フェーズと劣性フェーズの長さによって表される、ビットレート非依存となるように符号化されたメッセージのその一部分におけるビット値が提供される。
2008504784.tif 000002
【特許請求の範囲】
【請求項１】
回線の構成を用いて一緒に結合され、それぞれが、トランシーバおよび制御ユニット、またはマイクロコントローラなどを有する複数の局を有するバス・システムであって、少なくとも１つのトランシーバが、デジタル信号ビットレート非依存解析手段を備えることを特徴とするバス・システム。
【請求項２】
前記デジタル信号ビットレート非依存解析手段が、連続した劣性フェーズと支配的フェーズの長さを測定し、または比較し、あるいはその両方を行うための構成を備えることを特徴とする、請求項１に記載のバス・システム。
【請求項３】
前記デジタル信号ビットレート非依存解析手段が、シフト・レジスタと、事前に記憶されたビット・シーケンスを含むレジスタと、前記シフト・レジスタと前記他のレジスタに記憶されるビット値を比較するための手段とを備えることを特徴とする、前記請求項のいずれか１項に記載のバス・システム。
【請求項４】
デジタル・メッセージが、ビットレート非依存となるように符号化された少なくとも一部分を含む、バス・システム上で前記デジタル・メッセージを符号化する方法であって、ビットレート非依存となるように符号化された前記メッセージのその一部分におけるビット値が、連続した支配的フェーズと劣性フェーズの長さによって表されることを特徴とする方法。
【請求項５】
ビットレート非依存となるように符号化された前記一部分における支配的（劣性）ビットは、前記支配的フェーズの長さが、前記後続の劣性フェーズの長さよりも長い（短い）ことによって表されることを特徴とする、請求項４に記載の方法。
【請求項６】
前記デジタル・メッセージが、ＣＡＮメッセージまたはＬＩＮメッセージであることを特徴とする、請求項４および５のいずれかに記載の方法。
【請求項７】
ビットレート非依存となるように符号化された前記メッセージの前記一部分が、前記ＣＡＮメッセージ、Ｆｌｅｘ−ＲａｙメッセージまたはＬＩＮメッセージのデータ・ブロックに含まれることを特徴とする、請求項６に記載の方法。
【請求項８】
ビットレート非依存となるように符号化された前記メッセージの前記一部分が、目覚ましメッセージまたは構成データを含むことを特徴とする、請求項４から７のいずれか１項に記載の方法。
【請求項９】
ビットレート非依存となるように符号化された異なるメッセージのこれらの部分が、目覚ましメッセージ、または目覚ましメッセージおよび少なくとも１つの確認メッセージを表し、この場合に前記確認メッセージが、定義された時間内に到着する必要があることを特徴とする、請求項４から８のいずれか１項に記載の方法。
【請求項１０】
特にバス・システム上で使用するためのトランシーバであって、デジタル信号ビットレート非依存解析手段を備えることを特徴とするトランシーバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、請求項１に対するプリアンブル中で定義される、回線の構成によって一緒に結合され、それぞれがトランシーバと制御ユニットを有する複数の局を有するバス・システムに関し、また請求項４に対するプリアンブル中で定義される、デジタル・メッセージが、ビットレート非依存となるように符号化された少なくとも一部分を含む、バス・システム上のデジタル・メッセージを符号化する方法に関する。本発明はまた、請求項１０に対するプリアンブル中で定義される、複数の局を有するバス・システム中で使用するためのトランシーバに関する。
【背景技術】
【０００２】
適切なメッセージを交換することによって、バス・システムの一部分である局は、互いに異なる状態間で、また特にスリープ・モードまたは静止モードと通常モードとの間で変化するように要求することができることが知られている。例えば、ＣＡＮ（Controlled Area Network―制御区域ネットワーク―）プロトコルまたはＬＩＮ（Local Interconnect Network―ローカル相互接続ネットワーク―）プロトコルに従うかかるシステムは、一般的に自動車中で使用され、これらの自動車においては電気エネルギーが節約されるべき必要性が存在する。この乗り物が駐車されるときでさえ、個々の局は、個々の機能を実施するために定期的に目覚めさせられる必要がある。スリープ・モードと通常モードの間で変更が行われることを可能にするのと同様に、この変更が、選択に行われることを可能にすること、すなわち個々の局が、別々に作動されることを可能にすることも望ましい。
【０００３】
米国特許第５５８１５５６号から、各バス・ノードが、その局がスリープ・モードにあるときに信号がバス回線上で検出されると、通信制御回路を目覚めさせるエッジ検出回路を有するローカル・エリア・ネットワークが知られている。その通信回路は、選択的な目覚まし信号を解釈し、接続された局を目覚めさせることができる。
【０００４】
米国特許第６５１９７２０号は、各個別局が３つの異なる状態になり得る複数の局を有するバス・システムを開示している。第１の目覚まし信号が受け取られるとすぐに、すべての局がスタンバイ状態に切り換えられる。前記スタンバイ状態においては、電流消費は静止（スリープ）状態にある場合よりも高いが、通常動作状態にある場合よりも低い。スタンバイ状態においては、各局はそのバス・システム上の第２の目覚まし信号を解釈し、またその局が通常動作状態に設定されるべきか、または静止状態に戻して設定されるべきかを決定することができる。
【０００５】
米国特許出願公開第２００３／０２０８７００号中には、個々の局が信号レベルと目覚ましレベルの適切な選択によって作動させられるバス・システムが説明されている。その目覚ましレベルは、通常の信号レベルの電圧よりも高い電圧に対応しており、その結果として２つのタイプの信号は明確に区別することができる。目覚まし信号は、全体のシステムを目覚めさせ、最初にすべての局はスリープ・モードから通常モードへと変化する。その後に、個々の局が選択されてもよく、影響を受けない局は、スリープ・モードに戻る。この場合には、述べられている特別な電圧のためにそのバス・システムは、もはや既存のバス・システムと互換性がない点が不利である。
【０００６】
通常はソフトウェアの形で実装されるＣＡＮアプリケーション層中の機能が、ＣＡＮハードウェアを改善することによりマッピングされるというトレンドがある。そのようにする際における意図は、マイクロコントローラのＣＰＵ上の負荷を軽減することにある。国際公開第０１／２０４３４号は、プロセッサの大部分がスリープ・モードに設定され、着信するＣＡＮメッセージが適切なハードウェアによって解析され、適切な目覚ましメッセージが識別される場合にそのプロセッサが目覚めさせられるＣＡＮマイクロコントローラ中における電流消費を低減させる方法について説明している。
【０００７】
前述の従来技術の不利は、個々の局が選択的に目覚めさせられるために目覚ましメッセージが復号化される必要があり、この目的のために関連した時点においてスタンバイ状態にあるバス・ノードの一部分は、正確なタイマ機構体を有する必要があることである。局がスリープ・モードにあったときに、トランシーバが、そのバス回線上に伝送されるデータを独立に受け取り解析することができる場合に、特にそれ自体のバス・ノードが目覚めさせられる必要があるかどうかを判定することを可能にすることがとりわけ望ましいはずである。過去においては、このようなトランシーバによって実施される機能の範囲が着実に増大している。マイクロコントローラベースのシステムについての多数の機能が、今日生産されるこれらのシステム・ベース・チップの形でまとめられる。局とバス回線の間の通信インターフェースとしての役割を果たすトランシーバそれ自体を有するのと同様に、これらのチップはまた、所与のバス・ノードのパワー・マネージメントとそのための保護機能および診断機能についての責任も負っている。しかし、現在生産されるこれらのシステム・ベース・チップでさえ、そのバスからやって来るデータを直接に解析することはまだできていない。特に、あるシステム・ベース・チップは、選択的な目覚ましメッセージを解釈することができない。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、トランシーバまたはシステム・ベース・チップがバス回線上で伝送されるデータを独立に受け取り解析することができる方法を明記することである。特に、本方法では、バス・ノードまたはサブネットワークが、所与の目覚ましメッセージを用いて個別に目覚めさせられることを可能にすることが意図されている。この意図は、関連する時点においてスタンバイ状態にあるバス・ノードのその一部分が正確なタイマを有さず、またデータがバス上で伝送されるビットレートのどのような知識も持っていないときでさえ、これが可能になることにある。
【課題を解決するための手段】
【０００９】
本発明によれば、この目的は、請求項１において指定されるこれらの特徴を有するバス・システムを用いて、あるいは請求項４において指定されるこれらの特徴を有する方法を用いて達成される。少なくとも１つのトランシーバが、デジタル信号のビットレート非依存となる解析のための手段を備えることのおかげで、正確なビットレートが知られていないときでさえ、バス・システム上のデジタル信号が解析されることが可能であることが有利である。そのネットワーク・ノードがスリープ状態にあるときには、これは何にもまして有利である。
【００１０】
本発明の好ましい実施形態においては、連続した劣性フェーズと支配的フェーズの長さを測定し、かつ／または比較するための構成を備える、デジタル信号のビットレート非依存となる解析のための手段が提供される。このようにして達成されるものは、トランシーバが、請求項４において指定されるこれらの特徴を有する方法によって符号化された簡単な信号を解析することができることである。
【００１１】
特に、デジタル信号のビットレート非依存解析のための手段は、シフト・レジスタと、事前に記憶されたビット・シーケンスを含むレジスタと、そのシフト・レジスタと他のシフト・レジスタに記憶されたこれらのビット値を比較するための手段とを備えることが好ましい。このようにして、バス回線上で伝送される目覚ましメッセージが、事前に記憶されたビット・シーケンスと比較されること、および２つのビット・パターンが同じである場合にネットワーク・ノードが目覚めさせられ、または必要に応じて同じ機構体が確認メッセージに対して適用されることが可能になる。
【００１２】
請求項４において指定されるこれらの特徴を有する方法は、トランシーバによって受け取られるべきメッセージを符号化するのに適している。ビットレート非依存となるように符号化されたメッセージのその一部分におけるビット値は、連続した支配的フェーズと劣性フェーズの長さによって表されるので、上記技術的特徴を有するトランシーバは、簡単なメッセージを復号化することが可能である。特に、この方法によって符号化された信号を事前に記憶されたビット・シーケンスと比較すること、およびその２つが同じである場合にはスリープ状態にあるバス・ノードを目覚めさせることが可能である。
【００１３】
その符号化は概して、ビットレート非依存となるように符号化された一部分における、支配的な、すなわち「１」（劣性の、すなわち「０」）ビットが、支配的フェーズの長さがその後続の劣性フェーズの長さよりも長い（短い）ことによって表されるようにすることによって実装される。
【００１４】
他の好ましい実施形態は、従属請求項において指定される他の特徴によってもたらされる。
【００１５】
本発明のこれらの態様および他の態様は、以降で説明される本実施形態から明らかであり、また本実施形態に関して明らかにされることになる。
【発明を実施するための最良の形態】
【００１６】
図１は、全体として参照数字１００によって指定されて、バス・ノードの選択的な目覚ましのためのレシーバ回路を備えるトランシーバ／システム・ベース・チップを示している。ＣＡＮトランシーバ１２が、ＣＡＮＬワイヤとＣＡＮＨワイヤを有するＣＡＮバス回線１０に接続される。全体として参照数字２００によって指定され、そのシステム・チップの制御ユニットとも称される、そのバス・ノードの残りは、データ送信線１４とデータ受信線１６によってＣＡＮトランシーバ１２に接続される。劣性フェーズ（１フェーズ）と支配的フェーズ（０フェーズ）の長さをそれぞれ測定するための電子回路１８および２０がデータ受信線１６に接続される。これらの２つの電子回路は、交互に動作に呼び出される。これらの関連するフェーズの長さを測定するために、キャパシタは、例えば抵抗を経由して充電されてもよい。連続した支配的フェーズと劣性フェーズの長さを比較するための電子回路２２が、２つの電子回路１８および２０に接続される。電子回路１８および２０がキャパシタを用いて実装される場合、電子回路２２は、これらの２つのキャパシタ中の電荷を比較することができる。電子回路２２は、劣性フェーズの長さが支配的フェーズの長さよりも長い／短いときに、劣性／支配的な信号を放出する。その結果は、シフト・レジスタ２４に書き込まれる。目覚ましメッセージが、レジスタ２６に記憶される。電子回路２８は、シフト・レジスタ２４中に、またその記憶された目覚ましメッセージを含むレジスタ２６中に存在するこれらの個別のビット値を連続的に比較する。すべてのビット値が同じである場合、その目覚ましメッセージが検出され、制御ユニット２００がアクティブにされる。
【００１７】
図１に示される構成を用いると、バス・システム上の個別の局が選択的に目覚めさせられることが今や簡単である。この目的のためには、例えばそのバス・システムに接続された他の局であってもよいトランスミッタは、特定のスキームに従うことによりその送信されるデータを符号化する必要がある。その符号化において非常に重要なものは、バス回線上の交互になった劣性フェーズと支配的フェーズの存続期間の比である。０を送信するためには、以降の形式のビット・シーケンスが、放出されてもよい。すなわち
（１）００１（０）
（１）０００１（０）
（１）０００１１（０）などである。
同様に、送信されるべき１は、以下のように符号化される。すなわち
（１）０１１（０）
（１）０１１１（０）
（１）００１１１（０）などである。
【００１８】
かなり長いシーケンスもまた可能であり、非常に重要なものは、単に連続した支配的フェーズと劣性フェーズとの間の比率であるにすぎない。図１に示される構成は、ＣＡＮバス・システムに関連している。しかし、ここで説明している方法とその関連する構成は、ＬＩＮ（ローカル相互接続ネットワーク）中においても同様にうまく使用されてもよい。ＬＩＮ仕様は、この場合にはＣＡＮプロトコルを補完し、同時に開発、生産および保守の諸コストを低減させる簡単な多重解法として開発された。また、図１の説明における基礎として解釈されたものが、目覚ましメッセージであった。しかし、システム・ベース・チップ１００に送信されるメッセージは、同様にうまく構成データまたは他のコマンドを含んでいてもよい。送信されるべきメッセージは、一般的に所与の通信プロトコル中のデータ・ブロックに書き込まれる。送信されるべきメッセージが、そのデータ・ブロックの使用可能な長さを超える場合、そのメッセージは、複数のデータ・ブロックの形で送信される複数の部分メッセージに分割される。関与するメッセージが目覚ましメッセージである場合、また電子回路２８が第１の部分メッセージを正常に受信している場合には、第２の部分メッセージのパターンが、レジスタ２６中に記憶される。図１に示されていないタイマが、開始させられる。その目覚まし信号の第２の部分メッセージは、定義された時間スパン内で検出される必要がある。代わりに、その構成は、すべての個別部分メッセージが所与の時間内に送信される必要があるように解釈されてもよい。一般にそのバス・システムと、これらの異なる局が有する作業負荷に接続される局の数に応じて、そのバスに沿って伝わる多数のＣＡＮメッセージが存在するので、その目覚まし信号の部分メッセージへの分割も望ましい。この場合に思いがけなく起きる目覚ましメッセージと同じ支配的フェーズと劣性フェーズのシーケンスの可能性は、理想的には互いに異なる複数のメッセージによって確認される第１のメッセージを有することにより、必要に応じて低減させられてもよい。
【００１９】
図２は、初期目覚ましメッセージと確認メッセージを求めて検索が行われる一実施形態に関するこの機構体を示すものである。バス・システムからやって来るデジタル信号は、ノイズ・フィルタ３０を通過してデコーダ３２へと進む。デコーダ３２は、図１における電子回路１８、２０および２２に対応する。復号化されたデータは、図１におけるレジスタ２４および２６と電子コンパレータ回路２８に対応するスキャナ３４へと進む。そのスキャナは、事前にプログラムされたメッセージを検索する。最初の目覚ましメッセージが受信されると、タイマ３６が開始させられる。第２の確認メッセージが所与の時間ウィンドウ内で受信される場合には、２つの肯定的な結果がＡＮＤ回路３８へと渡され、制御ユニット２００の残りの部分が、目覚めさせられる。
【００２０】
エラーは、測定された支配的フェーズと劣性フェーズが等しいか、またはこれらのフェーズのうちの一方が所与の時間の測定値を超えることの結果として、デコーダ３２中で発生する可能性がある。この場合には、復号化不合格（ＤｅｃｏｄｅＦａｉｌ）信号と名づけられるものが、スキャナに送信されてもよく、次いでこのスキャナはそれまでに受信されたデータを無視する。スキャナ３４は、シフト・レジスタ、または１つまたは複数のビット・シーケンスを認識することができる状態機械を備えていてもよい。
【図面の簡単な説明】
【００２１】
【図１】システム・ベース・チップのための選択的目覚まし手段として動作するレシーバ回路のブロック回路図である。
【図２】目覚ましメッセージおよび確認メッセージを使用したレシーバのレイアウトを示す図である。
【符号の説明】
【００２２】
１００  システム・ベース・チップ／トランシーバ
２００  制御ユニット／マイクロコントローラ
１０  ＣＡＮＬ線およびＣＡＮＨ線を有するＣＡＮバス回線
１２  ＣＡＮトランシーバ
１４  データ送信線
１６  データ受信線
１８  劣性フェーズの長さを測定するための電子回路
２０  支配的フェーズの長さを測定するための電子回路
２２  連続した支配的フェーズと劣性フェーズの長さを比較するための電子回路
２４  シフト・レジスタ
２６  記憶された目覚ましメッセージを含むレジスタ
２８  個別のビット値を比較するための電子回路
３０  ノイズ・フィルタ
３２  デコーダ
３４  スキャナ
３６  タイマ
３８  ＡＮＤ回路
【図１】
2008504784.tif 000003
【図２】
2008504784.tif 000004
【国際調査報告】
2008504784.tif 000005
2008504784.tif 000006