(57)【要約】  複数の可変利得増幅器段（Ｇ１，Ｇ２，…Ｇｎ）は、増幅される入力電圧（Ｖｉｎ）を受ける減衰回路１２、１４によって結合される。制御回路は、電圧制御ノードに印加される制御信号に従って可変利得増幅器段（Ｇ１，Ｇ２，…Ｇｎ）の１つ以下の段を常時活性状態に維持しつつ、その各々をシームレスに活性化する。基準信号電圧レベルの小数部を設定して、増幅器段の制御電圧レベル範囲間の境界を規定する。このようにして、各増幅器段に固有の制御電圧レベル範囲が定められる。制御電圧ヒステリシス範囲を提供して遷移電圧での段の間の発振を回避することができる。
2008544724.tif 000002
【特許請求の範囲】
【請求項１】
増幅器であって、
複数の可変利得増幅器段と、
入力電圧と増幅器段との間に結合される減衰回路と、
制御信号に従って増幅器段を活性化するための制御回路とを備え、
制御回路は、常時１つ以下の段を活性状態に維持するよう構成される、増幅器。
【請求項２】
制御回路は、
複数の増幅器段の各々にそれぞれ対応する複数の比較器と、
制御信号を受けるための電圧制御ノードとを備え、電圧制御ノードは比較器の各々の第１の入力に結合され、さらに
基準電圧を受けるための電圧基準ノードと、
電圧基準ノードに接続される第２の減衰回路とを備え、比較器の各々の第２の入力は第２の減衰回路に接続され、
増幅器段の各々は、自身に対応する比較器からの出力に依存して活性化される、請求項１に記載の増幅器。
【請求項３】
各々がスイッチ活性化信号を受信してそれぞれの増幅器段を活性化する、複数のスイッチノードと、
各比較器出力に接続される論理回路とをさらに備え、
スイッチノードの１つは前記比較器出力の第１の出力に直接結合され、残りのスイッチノードの各々は論理回路のそれぞれの出力に結合される、請求項２に記載の増幅器。
【請求項４】
各スイッチノードはそれぞれの電圧レベルシフト段に結合され、それぞれの電圧レベルシフト段は、スイッチノードから受信したスイッチ活性化信号に応答して活性化される、請求項３に記載の増幅器。
【請求項５】
各電圧レベルシフト段は、第２の減衰回路のそれぞれのノードに結合される、請求項４に記載の増幅器。
【請求項６】
制御回路は電圧−電流変換器回路をさらに備え、電圧−電流変換器回路は、制御電圧に関連した電圧を受けるための電圧制御ノード、および活性化されたレベルシフト段からの電圧出力を受けるための電圧レベルシフト段にそれぞれ結合された入力と、電流制御信号を供給するための出力とを有する、請求項４に記載の増幅器。
【請求項７】
制御回路は温度補償回路をさらに備え、温度補償回路は、電流制御信号を受信するための電圧−電流変換器の出力に結合された第１の入力と、温度補償信号を受信するための第２の入力と、増幅器利得制御回路に結合された出力とを有する乗算器を備える、請求項６に記載の増幅器。
【請求項８】
各スイッチノードは増幅器利得制御回路のそれぞれの入力に結合される、請求項３に記載の増幅器。
【請求項９】
電圧制御ノードは、それぞれのインピーダンスを介して各比較器の第１の入力に接続され、
各比較器の第１の入力とそのそれぞれのインピーダンスとの間の接合は、それぞれの制御スイッチに接続され、
各制御スイッチは、自身が結合された比較器に対応するスイッチノードに結合され、
活性化された増幅器段の間の遷移時にヒステリシスを与えて遷移発振を回避する、請求
項３に記載の増幅器。
【請求項１０】
複数の増幅器段を有する可変利得増幅器を制御するための方法であって、
各増幅器段に固有の制御電圧レベル範囲を決定するステップと、
増幅器段の第１の増幅器段の入力に入力電圧を印加し、各次の増幅器段の入力に減衰したレベルの入力電圧をそれぞれ印加するステップと、
制御信号を発生するステップと、
制御信号の電圧レベルが決定ステップで決定された固有の制御電圧範囲内にある増幅器段を活性化するステップとを備え、常時１つ以下の増幅器段が活性中である、方法。
【請求項１１】
決定ステップは、
基準信号を発生するステップと、
基準信号の電圧レベルの小数部を割当てて制御電圧レベル範囲間の境界を規定する、請求項１０に記載の方法。
【請求項１２】
活性化ステップは、
制御電圧を各増幅器段の制御電圧レベル範囲の下位の境界と比較するステップと、
制御電圧が１つ以上の増幅器段の制御電圧レベル範囲の下位の境界を超えた場合、制御電圧によって超えられた最下位の制御電圧範囲境界レベルを有する増幅器を選択するステップとを備える、請求項１１に記載の方法。
【請求項１３】
制御電圧のレベルを変化させるステップと、
制御電圧のレベルが新たな１つの増幅器段の制御電圧レベル範囲内の場合、新たな増幅器段を活性化するステップと、
新たな増幅器段を活性化すると以前に活性化された増幅器段を不活性化するステップとをさらに備える、請求項１１に記載の方法。
【請求項１４】
制御電圧のレベルに従って、活性化された増幅器段の利得を制御するステップをさらに備える、請求項１３に記載の方法。
【請求項１５】
遷移時のヒステリシス効果を回避するために、増幅器段を活性化すると増幅器段の制御電圧範囲を調整するステップをさらに備える、請求項１１に記載の方法。
【請求項１６】
調整ステップは、活性化された増幅器段の制御電圧範囲の下位の境界レベルを低下させるステップをさらに備える、請求項１５に記載の方法。
【請求項１７】
制御電圧に応答して、活性化された増幅器段の利得を制御するステップをさらに備える、請求項１０に記載の方法。
【請求項１８】
制御ステップは、電圧レベルシフト制御信号を生成するために活性化された増幅器段に関連付けられた量だけ制御信号の電圧レベルをシフトするステップをさらに備える、請求項１７に記載の方法。
【請求項１９】
制御ステップは、温度の影響を補償するために電圧レベルシフト制御信号を調整するステップをさらに備える、請求項１８に記載の方法。
【請求項２０】
調整ステップは、
温度補償信号を発生するステップと、
発生した補償信号を電圧レベルシフト制御信号で乗算するステップとを備える、請求項１９に記載の方法。
【請求項２１】
制御信号の、活性化された増幅器段の制御電圧レベル外の値への変化に応答して、変化した制御信号の制御電圧範囲に対応する第２の増幅器段を実質的に同時に選択するステップと、第２の増幅器段にシフトされたレベルの制御信号を印加するステップとをさらに備える、請求項１０に記載の方法。
【請求項２２】
選択ステップは選択信号を発生するステップを備え、印加ステップは、第２の増幅器段を活性化するステップと、第２の増幅器段に関連付けられた量だけ制御信号からレベルシフトされた成分を有する利得制御信号を印加するステップとを備える、請求項２１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は可変利得増幅器に関し、特に、複数のスイッチ増幅器段を有する広ダイナミックレンジ増幅器に関する。
【背景技術】
【０００２】
背景
さまざまな回路の応用において、広域の周波数帯域幅にわたる高精度の可変利得増幅が要求される。たとえば、６０ｄＢのダイナミックレンジを有する、低周波数から２．５ＧＨｚの高周波数に及ぶ動作周波数範囲にわたる真電力を測定および制御するために、ｄｂ表示で線形の（linear-in-db）真電力検出器が必要とされてきた。これらの動作範囲が拡大し続けるにつれ、要求される高精度の増幅を提供することが課題となる。拡張された周波数帯域幅にわたって動作可能な可変利得増幅器は、広域の温度変化範囲にわたって高精度を維持しつつも、消費する電力は最小限であるべきである。
【発明の開示】
【課題を解決するための手段】
【０００３】
本開示の概要
本明細書に記載の主題は上記の需要を満たす。複数の可変利得増幅器段は、増幅される入力電圧を受ける減衰回路によって結合される。制御回路は、電圧制御ノードに印加される制御信号に従って可変利得増幅器段の１つ以下の段を常時活性状態に維持しつつ、その各々をシームレスに活性化する。基準信号電圧レベルの小数部を設定して、増幅器段の制御電圧レベル範囲間の境界を規定する。このようにして、各増幅器段に固有の制御電圧レベル範囲が定められる。
【０００４】
各増幅器段について、比較器は自身の第１の入力によって電圧制御ノードに結合される。第２の減衰回路は、電圧基準ノードと各比較器の第２の入力との間に結合される。第２の減衰回路ノードが制御電圧レベル境界範囲を設定する。各増幅器段は、自身に対応する比較器からの出力に依存して活性化される。各比較器の出力はスイッチノードに結合され、スイッチノードは、自身の活性化入力の際に、対応する増幅器段を活性化するためのスイッチ活性化信号を受信することができる。
【０００５】
制御電圧のレベルが変化するにつれ、制御電圧のレベルが新たな１つの増幅器段の制御電圧レベル範囲内に入り、かつ以前に活性化された増幅器段が不活性化されると、この新たな増幅器段が活性化される。活性化された段の間でシームレスな遷移が起こる。遷移発振を回避するため、それぞれのインピーダンスを介して電圧制御ノードを各比較器の第１の入力に接続することができる。各比較器の第１の入力とそのそれぞれのインピーダンスとの間の接合はそれぞれの制御スイッチに接続され、この制御スイッチは、自身が結合された比較器に対応するスイッチノードによって活性化される。増幅器段が活性化されると、その増幅器段の制御電圧範囲の低い方の境界レベルが、制御スイッチ活性化によって挿入されたインピーダンスの分だけ低下する。このようにして増幅器段遷移ヒステリシスが提供される。
【０００６】
複数の出力を有する論理回路が各比較器の出力に接続される。スイッチノードの１つは比較器のうち１つの出力に直接結合され、残りのスイッチノードは論理回路のそれぞれの出力に結合される。各スイッチノードはそれぞれの電圧レベルシフト段にも結合され、この段は、スイッチノードから受信したスイッチ活性化信号に応答して活性化することができる。各電圧レベルシフト段の入力は、第２の減衰回路のそれぞれのノードに結合される
。電圧制御ノードおよび電圧レベルシフト段は電圧−電流変換器回路に結合され、この回路は、電圧制御ノードの電圧のシフトレベルに関連した電流制御信号を生成する。
【０００７】
温度の影響を補償するための回路が設けられる。乗算器は、電流制御信号を受信するための電圧−電流変換器の出力に結合された第１の入力と、温度補償信号を受信するための第２の入力とを有する。乗算器の出力は増幅器利得制御回路に結合され、この回路へ温度調節のための電流制御信号を与える。
【０００８】
単に本発明を実行する際に企図されるベストモードの例示という形でのみ好ましい実施例が図示および記載される以下の詳細な説明から、当業者にはさらなる利点が容易に明らかになるであろう。認識され得るように、本発明は本発明から逸脱することなく他のおよび異なる実施例も可能であり、いくつかの詳細な点はさまざまな自明の面において修正が可能である。したがって、図面および明細書は限定的でなく例示的な性質であるとして認識すべきである。
【０００９】
同様の参照番号は類似の要素を示す添付の図面において、本発明の実現例を、限定的ではなく例示的に示す。
【発明を実施するための最良の形態】
【００１０】
詳細な説明
本発明に係る多段の可変利得増幅器を図１のブロック図に示す。増幅器は可変入力電圧ＶINに結合され、出力信号ＩOUTを生成する。Ｇ1〜Ｇnと表示された複数の増幅器段１０は、各々がＩOUTに接続された出力を有する。各利得段は可変利得増幅器であり、たとえば少なくとも利得制御範囲が限られたいずれかの公知の増幅器である。ＶINは複数の直列接続された抵抗１２を備える減衰回路に結合され、トランジスタの各対の間の接合は抵抗１４を介して接地される。抵抗の値は互いに等しくてもよいし、接合における電圧の大きさとＶINとの間の所望の関係を提供するよう選択してもよい。図示される抵抗は、電圧分割機能を果たし得るいずれかのインピーダンスを表わしているにすぎない。好ましくは、固定の直列分路された抵抗減衰がいずれか２つの増幅器段の間に設けられる。
【００１１】
増幅器段Ｇ1の入力は、ＶINに直接接続される。増幅器段Ｇ2〜Ｇnの入力は、下位の比例した電圧の大きさの次の接合に接続される。各増幅器段の利得は、それぞれの利得制御信号ＧＣ1〜ＧＣnによって制御される。各増幅器段は、それぞれのスイッチ活性化信号ＳＷＨ1〜ＳＷＨｎによってオンオフされる。常時１つの利得段のみが活性化される。スイッチ活性化信号は、以下で述べるように可変のアナログ制御信号に応答する。制御信号の範囲全体にわたって個々の利得段と各段の利得制御とをシームレスに同期させることにより、低消費電力で広域の動作周波数帯域幅を有する、可変利得増幅のさらに広域のダイナミックレンジが得られる。
【００１２】
ｄＢ表示の望ましい利得制御特徴対アナログ制御電圧Ｖctlの例を図２に示す。利得応答は、制御電圧範囲全体にわたってｄＢ表示で線形である。図示されるように、利得段の各々は、制御電圧の特定の範囲である０．２ｓ活性化するよう選択される。最大利得はほぼゼロの制御電圧においてもたらされ、制御電圧が最大限に増加するにつれ、利得は線形に減少する。入力電圧に直接接続された増幅器段Ｇ1は、最大０．２ボルトの制御電圧範囲にわたって最も高い利得を出力する。各次の増幅器段はさらに減衰した入力電圧を受け、先行する段よりも高い制御電圧範囲で活性化される。第１の増幅器段の制御電圧範囲の境界はゼロおよび０．２ボルトであり、第２の増幅器段の制御電圧範囲境界は０．２ボルトおよび０．４ボルト、等となっている。制御電圧範囲の電圧の大きさは増幅器段の数および段の動作パラメータに応じて選択できることから、図示される利得および制御電圧の範囲は例示的なものにすぎない。
【００１３】
図３は、増幅器Ｇnを動作させるための活性化および制御の仕組みを図示するブロック図である。図示および説明の簡略化のため、３つの増幅器段を考える。望ましいさらに広範な増幅範囲を提供するために、いかなる特定の実現例においても使用される段の数は増加することができる。スイッチ活性化信号ＳＷＨ1〜ＳＷＨ3は、それぞれの比較器１８の出力に応答して生成される。各比較器の負の入力は、制御電圧Ｖctlに接続される。基準電圧Ｖrefは、複数の直列接続された抵抗２０およびグラウンドを備える減衰回路に結合される。各抵抗２０の接合は、比較器１８のそれぞれの正の入力に接続される。
【００１４】
図２に示される例について、Ｖrefおよび抵抗２０の値は、隣接した抵抗接合において０．２ボルトの電圧段差を提供するよう選択される。信号ＳＷＨ1を出力する、第１の段Ｇ1用の比較器の負の入力は、最も低い基準電圧入力である０．２ボルトを受ける。各次の段の比較器は、その負の入力においてより高い基準電圧を受ける。各比較器は、その正の入力に印加される基準電圧が制御電圧によって超えられるまでハイの信号を出力する。論理回路１６は、それぞれ第２および第３の段の比較器からの入力を受信してスイッチ活性化信号ＳＷＨ2およびＳＷＨ3を生成する論理素子２２を備える。各論理回路素子２２は、先行する段の比較器からの入力も受信し、先行する比較器の出力がローで対応する段の比較器の出力がハイのときにのみ、ハイレベルスイッチ活性化信号を与えるよう設計される。この動作により、所与の制御電圧範囲において確実に増幅器段が１つだけ活性化される。
【００１５】
スイッチ活性化信号ＳＷＨ1〜ＳＷＨ3は、利得制御設定電流分配器２４に供給される。利得制御信号ＧＣ1〜ＧＣ3の１つのみが、電流分配器の入力で受信されたハイレベルスイッチ活性化信号に対応する増幅器段へ出力される。利得制御信号は、電流制御信号Ｉctlおよび温度補償信号Ｉptatに従って生成される。温度補償信号は、好ましくは電流源によって発生し、温度の絶対値に比例する。これらの信号が乗算器２５によって乗算され、補償済み利得制御信号として電流分配器に印加される。
【００１６】
電流制御信号Ｉctlは、差動電圧−電流変換器回路２６によって出力される。この回路は、比較器１８のうち選択された１つに印加された基準電圧のシフトレベルである第１の入力Ｖx、および制御電圧のシフトレベルである第２の入力を有する。電圧−電流変換器回路２６の出力信号は、この２つの入力信号の差に関連する。スイッチ演算増幅器２８は、各比較器１８の基準電圧入力に結合され、第１の段用の基準電圧Ｖ１、第２の段用の基準電圧Ｖ２、および第３の段用の基準電圧Ｖ３を受ける。スイッチ活性化信号ＳＷＨ1〜ＳＷＨ3は、増幅器２８のそれぞれの入力に結合される。
【００１７】
図２に例示されるように制御電圧がゼロから最大限に変化するにつれ、以下の動作が起こる。ゼロ〜０．２ボルトの制御電圧範囲において、比較器１８の出力の各々はハイレベルである。論理回路１６は、スイッチ活性化信号ＳＷＨ1のみがハイになることを許可する。このハイレベル信号は電流分配器回路に印加され、利得制御信号出力ＧＣ1が印加される。ハイレベルのＳＷＨ1信号は第１の段に対応する演算増幅器２８を活性化するためにも印加され、Ｖ１がＶxとして出力される。電圧−電流変換器回路２６への２つの入力信号の差に関連する電流制御信号Ｉctlは温度補償信号Ｉptatで乗算され、電流分配器によって印加されて信号ＧＣ1を生成する。制御信号が第１の増幅器段の範囲内で増加するにつれ、利得制御信号は変化し、図２に示されるように線形に減少する。
【００１８】
制御電圧が０．２ボルトを超えて第２の段の範囲へ増加すると、第１の比較器の出力はローになるのに対し、残りの比較器の出力はハイになる。論理回路はハイレベルのＳＷＨ2信号を出力する。ＳＷＨ3およびＳＷＨ1はローである。第２の段に対応する演算増幅器２８は活性化され、Ｖ２をＶxとして出力する。電流分配器回路２４は活性化され、利得
制御信号出力ＧＣ2を印加し、この信号は、第２の段のより高い境界範囲電圧に到達するまで制御電圧レベルが増加するにつれて変化する。制御電圧が増加し続けるにつれ、次の増幅器段について同様の動作が起こる。
【００１９】
演算増幅器２８の各々は、その入力に、対応する利得段用に適切にシフトされた基準電圧が連続して印加される。同様に、電流変換器回路２６への１つの入力は、シフトされたＶctlを連続して受ける。Ｖctlの制御電圧範囲の変化に応答して論理回路２２が選択出力する信号ＳＷＨが変化すると、適切な演算増幅器２８および利得段ＧＣが実質的に同時に活性化され、これにより次の増幅器段への即時遷移が生じる。
【００２０】
図４は、図３の制御の仕組みの変形例を示すブロック図である。制御電圧Ｖctlがいずれかの隣接した利得段の間の遷移電圧である、またはそれに近い場合に、利得段が１つだけオンになることを保証するように比較器入力回路を修正した。。動作説明を分かりやすくするため、比較器１８をそれぞれ段１〜３に対応するよう１８ａ〜１８ｃとさらに参照符号を付けた。各比較器１８の制御電圧入力は、抵抗３０を介して制御電圧Ｖctlに結合される。制御スイッチ３２は、各抵抗３０の比較器側と、電流源ＩOSを介したグラウンドとの間に結合される。各スイッチ３２の制御端子は、対応する増幅器段のスイッチ活性化信号ＳＷＨ1〜ＳＷＨnの１つに結合される。
【００２１】
図２の例における段の間の遷移に対し、制御電圧の０．２ボルトの範囲の遷移動作について考える。比較器１８ａの基準電圧入力は０．２ボルトであり、比較器１８ｂでは０．４ボルトであり、次の各比較器において０．２ボルトずつ増加する。制御電圧が０．２ボルト未満の場合、それは各比較器の基準電圧入力よりも低い。すべての比較器の出力がハイ論理レベルである。しかし、論理回路構成１６がより高い段スイッチ活性化信号の上昇を防ぐため、ハイレベルなのはスイッチ活性化信号ＳＷＨ1だけである。第１の増幅器段のみが動作中である。第１の段のスイッチ３２はこのスイッチ活性化信号に応答して活性中であり、抵抗３０を介して電流経路を提供する。比較器１８ａへの制御（負の）入力の電圧は、抵抗３０の両端の電圧降下分だけ制御電圧より低い。
【００２２】
比較器１８ａへの制御入力が０．２ボルトの遷移境界へ上昇すると、第２の段への遷移動作が起こる。このとき、Ｖctは抵抗３０の両端の電圧降下量だけ０．２ボルトよりも高い。比較器出力はロー論理レベルへ変化し、スイッチ活性化信号ＳＷ1はロー論理レベルへ変化して第１の増幅器段をオフし、スイッチ活性化信号ＳＷ2はハイ論理レベルへ変化して第２の増幅器段をオンする。第１の増幅器段のスイッチ３２は不活性化され、直列接続された抵抗３０内の電流の流れを止める。抵抗電圧降下がないため、比較器１８ａへの制御入力の電圧はＶctlへ上昇する。Ｖctlが０．２ボルト未満に降下するまで、動作は第１の増幅器段へ戻るよう遷移しない。このようにして、制御電圧ヒステリシス範囲を組込んで境界遷移電圧における段の間の発振を回避する。他の増幅器段の間の遷移においても、同一のヒステリシスの遷移動作が提供される。ヒステリシスの範囲は、電流源ＩOSを調整する、および／または抵抗３０に対し異なる抵抗値を選択することによって変更することができる。
【００２３】
本開示では、本発明の好ましい実施例、およびその多様性のいくつかの例を図示および記載しているにすぎない。本発明は他のさまざまな組合せおよび環境において使用可能であり、本明細書に記載される発明概念の範囲内で変更または修正が可能であることが理解される。
【図面の簡単な説明】
【００２４】
【図１】本発明に係る多段の可変利得増幅器を示すブロック図である。
【図２】図１の可変利得増幅器の利得制御特徴を示す図である。
【図３】図１の可変利得増幅器の制御の仕組みを示すブロック図である。
【図４】比較器入力回路を修正した、図３のブロック図の変形例を示すブロック図である。
【図１】
2008544724.tif 000003
【図２】
2008544724.tif 000004
【図３】
2008544724.tif 000005
【図４】
2008544724.tif 000006
【国際調査報告】
2008544724.tif 000007
2008544724.tif 000008
2008544724.tif 000009