(57)【要約】  電子装置は静電放電に対する保護のためのＥＳＤ装置（２０）を有し、集積回路（１０）と結合した適切な保護素子（２２）を備える。集積回路（１０）は特に、いわゆるブリッジ回路、又は例えばＳＩＭカード、メモリスティック、ＵＳＢバス又は１２Ｃバスのような外部装置用の駆動回路である。ＥＳＤ装置（２０）はバンプ（４０）をプリント回路基板に直接配置できるチップスケールパッケージを備える。集積回路（１０）はＥＳＤ装置（２０）に重ねられる。
2008507124.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置及び集積回路の保護のための静電放電（ＥＳＤ）装置又は回路を備え、
前記ＥＳＤ装置は半導体基板上の集積装置であり、第１の表面に存在しＩＣ領域内に配置される第１の接触パッドを備え、ＥＳＤ装置はまた前記第１の表面上の前記ＩＣ領域外に第２の接触パッドを備え、第１の接触パッドの少なくとも一部は第２の接触パッドの１つに相互接続部を介して電気的に接続され、前記第２の接触パッドは外部基板への結合に適しており、第２の接触パッドの少なくとも１つも半導体基板の中及び／又は上に画定される保護素子へ直接接続され、
前記半導体装置は前記第１の表面上の前記ＩＣ領域内に組み立てられ、前記半導体装置の接触パッドは対応する第１の接触パッドに電気的に接続される電子装置。
【請求項２】
前記第２の接触パッド上に外部基板への接続のためのはんだボールが設けられることを特徴とする請求項１に記載の電子装置。
【請求項３】
前記半導体装置はデータ形式の変換及び外部装置への信号駆動のためのブリッジ回路であることを特徴とする請求項１に記載の電子装置。
【請求項４】
バンドパスフィルタを構成するために、前記接触パッドの第１の部分はＩ／Ｏポート用に使用され、前記第１及び第２の接触パッド間の前記相互接続部は抵抗を有することを特徴とする請求項１に記載の電子装置。
【請求項５】
前記第２の接触パッドの少なくとも１つはグラウンドに接続され、前記ＥＳＤ回路及び前記半導体装置の両方を接地し、前記ＥＳＤ回路の接地は前記半導体基板内の導電層又は領域として存在することを特徴とする請求項１に記載の電子装置。
【請求項６】
前記第１及び第２の接触パッド間の前記相互接続部はストリップライン／伝送線路として機能するように寸法が決められることを特徴とする請求項５に記載の電子装置。
【請求項７】
前記保護素子は前記基板内の導電埋め込み領域に結合されるダイオードであることを特徴とする請求項１に記載の電子装置。
【請求項８】
第１及び第２の接触パッド間の前記相互接続部の少なくとも１つが第１の金属層内の第１のトラック及び第２の金属層内の第２のトラックを有することを特徴とする請求項１に記載の電子装置。
【請求項９】
アンダーバンプメタライゼーションが前記第２の金属層として用いられることを特徴とする請求項７に記載の電子装置。
【請求項１０】
半導体基板を有するＥＳＤ装置であって、
第１の表面に存在しＩＣ領域内に配置され、半導体装置が取り付けられる第１の接触パッドと、
外部基板への結合に適し、そのうちの１つが相互接続部を介して前記第１の接触パッドの少なくとも一部に電気的に接続され、前記第１の表面の前記ＩＣ領域外にある第２の接触パッドと、
前記半導体基板の中及び／又は上にて画定され、前記第２の接触パッドの少なくとも一部が接続される保護素子と、
を備えることを特徴とするＥＳＤ装置。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は、半導体装置及び半導体装置の保護のための静電放電（ＥＳＤ）装置又は回路を備える電子装置に関する。
【０００２】
半導体装置、及び特に集積回路、は望ましくない干渉に対する保護を必要とする。ここで保護レベルは、法的必要条件及び寸法縮小の結果としての集積回路の感度増大の両方を考慮して、継続的に増加している。望ましくない干渉の１つは静電放電であり、以下ではＥＳＤとも称する。このＥＳＤは、人が半導体装置の入力ポートの１つに触れる、又は近づく場合に起こり得る。これは特に、ボタン、ケーブルポート及び同様のものを有する家庭用電子装置での状況である。静電放電は集積回路へ向かう高電圧パルスをもたらす。これが適切にグラウンドへ導かれないと、このようなパルスは集積回路をほぼ確実に破壊する。
【０００３】
従来、集積回路は、集積回路の一部である特別な保護回路又は追加の個別素子のいずれかを用いてＥＳＤに対し保護されている。従来の解決策は共に大きな欠点を有する。集積回路内の特別な保護回路は、電圧とそれにより与えられる電力を考慮して、必然的に大きくなる。これはトランジスタの寸法のさらなる縮小化、及びこのようなトランジスタのさらなる高集積化の傾向に適合しない。例えばダイオードのような個別素子は大きく、多くのアセンブリと適切に設計されたプリント回路基板を必要とする。
【０００４】
加えて、残念ながら、ＥＳＤは装置の動作中のみ起こるものでなく、人が入力ポートの１つ又はそれに接続されるリードに触れたとき、入力と出力の間に放電電圧が生じる。その上、ＥＳＤはパッケージング及び集積回路の組立の間にも起こりうる。個別素子を用いたＥＳＤ保護は、個別素子が組立後にのみ集積回路近傍に存在するため、保護を与えない。いずれにせよ集積回路は特別な保護回路を備える必要があるため、機能がかなり限定される。
【０００５】
本発明の目的は、導入パラグラフで説明されたような種類の電子装置であって、実利用の間並びにパッケージング及び組立の間に広く標準的に使用されているオンチップＥＳＤ保護をはるかに上回るＥＳＤ保護が可能なものを提供することである。
【０００６】
この目的はＥＳＤ装置を半導体基板上の集積装置にすることで達成することができる。それは装置の第１の表面上のＩＣ領域内に配置される第１の接触パッドを備える。さらに第１の表面上のＩＣ領域外に第２の接触パッドを備える。これら第１の接触パッドの少なくとも一部は、第２の接触パッドの１つに相互接続部を介して電気的に接続される。これら第２の接触パッドは外部基板との結合に適している。好ましくは、それらは外部基板との接続のためのはんだボールを備える。また、第２の接触パッドの少なくとも１つは、半導体基板内及び／又は上に画定される保護素子に直接接続される。半導体装置、好ましくは集積回路、は第１の表面上のＩＣ領域内に組み込まれ、集積回路の接触パッドは対応する第１の接触パッドに電気的に接続される。
【０００７】
本発明は積層ダイ構造の集積回路及びＥＳＤ保護を与える。これは（高感度）集積回路とプリント回路基板との間の直接接続をなくす。これにより、組立及びパッケージングの間の静電放電パルスのリスクが低減される。まず第１に、プリント回路基板上の導体が露出されているかもしれないのに対し、ＥＳＤ装置のすべての導体が絶縁材料内に埋め込まれているからである。従って、このようにして空中放電が減少する。第２に、一般的に基板と集積回路との間の空間は開口されたままであるのに対し、ＥＳＤ装置と集積回路との間のバンプが例えばアンダーフィル材料の封止材を備える。先と同様に、これは空中放電のリスクを低減する。第３に、プリント回路基板は集積回路が搭載されたときに他の電子装置を含むかもしれないのに対し、ＥＳＤ装置は一般にただ１つの集積回路を持つ。従って、個別装置間の影響のリスクがない。
【０００８】
さらに詳しくかつ好適には、集積回路に実装されている保護回路が低電圧の放電パルスを吸収する一方、本発明のＥＳＤ装置は高放電パルスに対する保護を与える。それにもかかわらず、高と低の境界線は変わってもよい。従来、集積回路は、人体モデル（ＭＩＬ８８３Ｅ  ３０１５．７方法）によりコンタクトの２ｋＶの放電保護を有し、集積ディスクリートはコンタクトの少なくとも８ｋＶの放電保護（ＩＥＣ６１０００−４−２，Ｌｅｖｅｌ４による）を有する。本発明による装置を用いて、ＥＳＤ装置が１５ｋＶを超えるパルスにさえ耐えられるようになるのに対し、集積回路の放電保護は１ｋＶ又は０．５ｋＶに容易に減少できる。プリント回路基板と集積回路との間の直接接続がこれ以上ないところでこの減少が可能となる。
【０００９】
本発明の装置の利点は小型化をもたらすことである。２つのダイの積層に加え、ＥＳＤ装置のサイズを縮小できるという２重の効果がある。従来、出力ははんだボールを用いて外部基板へ統合されている。本発明では、出力は集積回路へのバンプである。このバンプは十分に小さいサイズ及びピッチ、すなわち隣接するバンプ間の距離、を有する。
【００１０】
さらに、第３の効果はＥＳＤ回路の一部をＥＳＤ装置に置き換え、集積回路のサイズが低減されることである。半導体基板上のキャリアの上部へ集積回路を設けることは、集積回路とＥＳＤ装置の熱膨張率の違いを実質的になくすというさらなる利点を有する。その結果、バンプは通常異なる膨張の補償のために必要とされるものであるため、バンプのサイズ及び高さを低減することができる。
【００１１】
本発明の装置は好適にはチップスケールパッケージとして備えられる。十分なサイズのはんだボールはこのようなパッケージの第２の接触パッドに配置され、付加的な封止はない。はんだボールの高さが、集積回路の高さと、集積回路とＥＳＤ装置間の接触手段の高さとの合計を超えている場合、はんだボールのサイズは十分である。必要ならば、ＥＳＤ装置への組込前に集積回路を薄くしてもよい。求められれば、ＥＳＤ装置の半導体基板上で突起部を画定することができる。そして接触手段の高さの要求が効果的に低減される。積層ダイを備えるチップスケールパッケージ自体はＵＳ−Ａ５，９７７，６４０、特にその図２で知られている。しかし、その従来技術の特許はＥＳＤ保護に言及していない。
【００１２】
特に好適にはドライバとも呼ばれるブリッジ回路として使用される集積回路のためのＥＳＤ装置とその集積回路の積層である。家庭用電子装置内でのデータの交換は通常例えば８ビットの形式で発生する。しかし、外部装置との交換のために他のプロトコルがセットアップされる。このような外部装置には、（Ｉ２Ｃバスと通信する）他のＩＣ、メモリスティック、ＳＤカード、マルチメディアカード、ＵＳＢ装置、キーパッド、ＳＩＭカードを含む。ブリッジ回路はあるデータ形式を他のデータ形式に変換するために必要とされ、変換は通常増幅ステップ及び同様のものを含む。ブリッジ回路のいくつかは一緒に配置されてもよいが、各ブリッジ回路を個々の集積回路に実装してもよい。
【００１３】
ところで、特に入力部では人体放電のためのＥＳＤ保護が必要とされる。さらに、これらのブリッジ回路のＩ／Ｏポートの数は大きくなく、チップスケールパッケージを介し大きいバンプを用いた配線は広いスペースを必要とする。続いて、例えば集積回路内のドライバ回路のための電力制御のような付加的な機能性がＥＳＤ装置に含まれてもよい。最後に、顧客は他の装置とのやりとりのための適切な解決策を有することを望む。ＥＳＤ装置とこのようなブリッジ機能を有する集積回路の組み合わせは、この解決策を提供する１つのシステムであり、顧客はそれについて悩む必要がない。さらに、代替利用のためのこのような通信システムの使用を促す。
【００１４】
さらなる変形例では、ＥＳＤ装置は入力と出力の両方が集積回路に結合される少なくとも１つの半導体素子を備える。このような素子は特に電源スイッチ、バイポーラトランジスタ及びダイオードである。もし集積回路内に統合されると、もたらされる技術は一般的なＣＭＯＳ技術よりも複雑で、そのため高価なものになる。電源スイッチは大きな寸法となり、バイポーラトランジスタはコンタクト及び拡散に関連する。しかしこのような素子はＥＳＤ装置内で多くの問題を持たずに作ることができる。ＥＳＤ装置の規模は保護素子により扱われる電圧を考慮すると比較的大きく、バイポーラトランジスタ及びダイオードが一般に保護素子として用いられる。
【００１５】
好適な実施形態では、第２の接触パッドの少なくとも１つがグラウンドに接続され、ＥＳＤ回路と集積回路の両方に接地を与え、ＥＳＤ回路の接地は半導体基板内の導電膜又は領域として存在する。この方法でさらなる縮小化が達成され、装置のすべての素子の接地が適切に画定される。さらに導電膜、及びそれを含む完全な基板、は静電放電の場合、放熱部として動作する。
【００１６】
別の実施形態では、保護素子は基板内の導電埋め込み領域に結合されるダイオードである。逆方向に構成されるダイオードは保護素子として良好な特性を有する。それらは、アバランシェ降伏作用を用いて降伏電圧を超える電圧に速やかに反応する。特に好適にはツェナーダイオードである。ＥＳＤダイオードに達する放電が発生した場合、電流を容易に導くことができるという事実により、導電埋め込み領域はＥＳＤの目的にとって優れている。そして電流ははんだボールを介してグラウンドへ導かれる。この埋め込み領域の利点は第１の表面から短い距離のところにグラウンド層を構成することであり、それゆえ第１の表面に伝送線路特性をもった相互接続部を与える。
【００１７】
ここで特定の実施形態では、集積回路はＲＦに適しており、垂直相互接続部は第２の接触パッドのいくつかから基板内の埋め込み領域へ延びる。埋め込み領域が良好なグラウンドを構成するため、集積回路からグラウンドへの最も短い接続は埋め込み領域へのものである。同軸構造が形成されるように、グラウンド接続に対して信号パッドを配置することが適当である。これはインピーダンス損失を低減する。
【００１８】
さらなる実施形態では、相互接続部の１つが第１の表面の集積回路が組み込まれる領域に延び、前記相互接続部は基準電位を与え、前記基準電位は第１の接触パッドの少なくとも一部に分配される。基準電位の位置により、第１の接触パッドへの距離は短く、似ている又はすべて等しい。結果として、基準は十分に決定される。この例では、基準は供給ラインである。例えば１０ｋΩの大きい値のプルアップ抵抗がＩ／Ｏ機能のための接触パッドと供給ラインとの間に挿入される。これはキーパッドデコーダとしての使用を可能にする。
【００１９】
さらなる実施形態では、前記相互接続部の少なくとも１つが第１の金属層内の第１のトラック及び第２の金属層内の第２のトラックを有する。このような２重の相互接続部の使用は抵抗を減少させ、特にかなりの損失なしに集積回路への電源送信を可能にする。
【００２０】
本発明の電子装置のこれらの特徴及び他の特徴は図面に関してさらに説明される。
【００２１】
図面は寸法通りに描かれておらず、異なる図面における同様の参照番号は同じ部分を示す。
【００２２】
図１は携帯電話機の構造を図示する。基本的に、左側に示される操作部と、右側に示される外部装置への接続部の区分がある。区分は携帯電話機内の主要な通信パスであるデータ線１００によって作られる。そして操作部はフロントエンド部２００及びベースバンド部２５０を備える。フロントエンド部２００はＲＦ受信機２０１、シンセサイザ２０２及びモジュレータ２０３を有する。加えて、ドライバ２１０及びアンテナ２３０への接続のための電力増幅器２２０を有する。当然のことながら、詳細にみればさらに多くの構成要素があるが、ここでの説明には関連がない。ベースバンド部２５０はベースバンドコーデック、ＲＩＳＣ、ＰＭＵ及びＤＳＰのようないくつかの部品を有する。
【００２３】
ベースバンド部２５０とフロントエンド部２００との間の相互接続部２６０はＥＳＤに対する感度が非常に高くはないが良い。またデカップリングキャパシタやインピーダンス整合フィルタのようなＲＦ機能の素子を有するインターポーザの一部を統合してもよい。右側では、４つの部分が作られる。第１の階層はデータ１１３の通信のための外部装置への接続部１１０を含む。相互接続部１１２はブリッジ回路１１１と装置１１３との間に存在する。このような装置１１３の例は、Ｉ２Ｃバス１１３Ａ、メモリスティック１１３Ｂ、セキュアデジタルカード１１３Ｃ、マルチメディアカード１１３Ｄ、ＵＳＢバス１１３Ｅ及びＳＩＭ（加入者識別モジュール）カード１１３Ｆである。ブリッジ回路１１１は一般に、内部フォーマットから外部装置１１３のバスフォーマットへデータ変換するための信号処理部、ドライバ回路及び必要であれば増幅器を備える。本発明の電子装置はブリッジ回路１１１をＥＳＤ保護のための装置を持った積層ダイ構造で取り付けることができる。
【００２４】
第２の階層は音声帯域コーデック１２１への接続部１２０を含む。特定の音声インタフェースは、システムコネクタ１２７へのインタフェース１２６だけでなく、スピーカ１２３へのインタフェース１２２、マイクロフォン１２５からのインタフェース１２４を含む。すべての標準的なインタフェース要件を与えるのに加えて、音声インタフェースの設計は（１）長いケーブルからの誘発信号のフィルタ処理、（２）非線形素子による誘発信号の復調、（３）ＥＳＤ保護の上流のトランスデューサの位置による余分なＥＳＤ保護の供与、（４）差動チャネルに合わせるためのチャネル抵抗の供与、及び（５）バイアスをかけることの許容を行うべきである。これらの機能はπフィルタを含むＥＳＤ装置をもちいて達成される。
【００２５】
第３の階層は、共に相互接続部１２８上でシステムコネクタ１２７へ接続されるＵＡＲＴバス１３１Ａ及びＵＳＢバス１３１Ｂ、並びにメモリ１３１Ｃのような内部装置１３１へのインタフェース１３０を含む。ＥＳＤ保護が必要であれば、これらの内部装置はＥＳＤ保護を有する積層ダイ構造で与えられるのが適当である。
【００２６】
第４の階層はキーパッド１４１Ａやディスプレイ１４１Ｂのような携帯電話機内にあるユーザ装置へのインタフェース１４０Ａ，Ｂを含む。このような装置では、ノイズ低減のため、ＥＳＤ保護がバンドパスフィルタに適当に結合される。適当なフィルタ接続形態はＴフィルタ及びπフィルタに変更される。ここでの変更はダイオードが供給ラインとグラウンドとの間にキャパシタを加えて配置されることである。ダイオードの容量はしばしば７０−８０ｐＦのオーダであり、それで十分であるため、オプションとしてはキャパシタがなくてもよい。これらのフィルタは一般に抵抗を備える。適当な材料は、ＴｉＮ，ＴｉＷ，ＴｉＷＮ，ＳｉＣｒ，ＮｉＣｒ，Ｓｉ，ドープされたポリシリコン及びＴａのような良く知られた抵抗材料を含む。これらの材料で、２０Ω／から１ｋΩ／の広範囲の抵抗値をとることができる。
【００２７】
図２はＥＳＤ装置２０及び半導体装置１０を備える電子装置の断面を図示する。図３はこのＥＳＤ装置２０の上面を示し、図４は電子装置の電気的な表示を示す。この例では、ＥＳＤ装置２０は図１に示されるようにブリッジ回路１１１に結合される。しかし、代わりに、半導体装置１０は増幅器にできる。
【００２８】
ＥＳＤ装置２０は、第１の接触パッド２８及び第２の接触パッド２９が存在する第１の面２１を備える。第１及び第２の接触パッド２８，２９の少なくとも一部は相互接続部２６により互いに接続される。相互接続部２６、特にＩ／Ｏポートに接続されるもの、の大部分は抵抗Ｒ１を備える。この場合、抵抗Ｒ１は１００Ωの値を有し、ＴｉＷＮ膜により構成される。第２の接触パッド２９の少なくとも一部は保護素子２２に直接接続される。ここで、この保護素子２２は逆方向のツェナーダイオードである。ツェナーダイオード２２は例えばｎ型とｐ型のような反対の型のドーパントがドープされた第１の領域２３及び第２の領域２４を備える。ここで、ｎ型がドープされた底部は、基板内の導電性が良い高濃度ドープ領域２５に接続される。領域２５は内部グラウンドとして振る舞う。それはグラウンドパッドに接続される。埋め込み領域と結合する保護素子としてのこのダイオード２２のサイズ及び選択は、例えば８ｋＶ又はそれを超えるような極めて高いＥＳＤパルスの保護素子としての使用を可能にする。
【００２９】
図から分かるように、装置２０はアンダーバンプメタライゼーション４１を備える接触パッド２８，２９上にあり、第１及び第２の接触パッド２８，２９と同様である。その上に、例えばベンゾシクロブタン（ＢＣＢ）又はポリイミドの絶縁層３１をさらに備える。絶縁層は第１の接触領域２８の領域にはないようにするためにパターニングされる。
【００３０】
第２の接着パッドにはんだボール３０が設けられた後、集積回路１０は第１の側面１１とＥＳＤ装置の第１の側面２１が組み合わせられる。ここで集積回路１０の接触パッド１８は例えばＰｂＳｎ，ＢｉＳｎ，ＳｎＡｇＣｕ及びＡｕのような適当なはんだ材料４０を備える。バンプの高さは例えば４０μｍである。集積回路の厚さは約１５０μｍ又はこのような厚さまで薄くすることができ、バンプ３０の高さは約２４０μｍであるため、バンプ３０の配置は集積回路１０の存在により妨げられない。
【００３１】
集積回路１０のＥＳＤ装置２０への組込後、当業者に知られているように、これらの装置１０，２０間のギャップを埋めるためのアンダーフィル材料３２が供給され硬化される。アミド又はアクリレートのようなアンダーフィル材料が組み込みに先立って適用され得る。例えば１００℃の緩やかな加熱下で組み込みが行われるとき、アンダーフィル材料が溶け、集積回路１０のバンプ４０はこのアンダーフィル材料３２を介して沈む。
【００３２】
図３はＥＳＤ装置２０の上面を示し、図４は電気的表現を示す。この例では、装置２０は１６個のＩ／Ｏポートを備え、それぞれは供給ライン３８にも接続される。供給ラインと第１の接触パッド２８との間では、プルアップ抵抗Ｒ２が存在し、この場合１０ｋΩの抵抗値を有する。この抵抗はポリシリコン中に具現化されるのが適当である。Ｉ／Ｏポートに加えて、アドレスラインＡＤ、シリアルクロックラインＳＣＬ及びシリアルデータラインＳＤＡのためのポートがある。これらは保護素子２２によってＥＳＤ保護されるが、供給ライン３５に接続されない。この供給ライン３５は十分な幅の相互接続部として具現化され、集積回路１０の組み込みのために用意されるＩＣ領域１９の下に延びる。そのようにして、明確かつ各Ｉ／Ｏポートに対して等しい基準電位を与える。ＩＮＴ接続は割り込み出力を与え、それぞれ７．５ｋΩ及び５０Ωの抵抗Ｒ３及びＲ４を備える。
【００３３】
接地された相互接続部である相互接続部２５Ａがさらに示されている。この相互接続部はＥＳＤ装置内の異なる場所での埋め込み領域２５への接続を与える。さらに、グラウンド接触パッドは集積回路１０とＥＳＤ装置２０の両方に接地電位を与えるために用いられる。他の相互接続部からグラウンドを絶縁するために、分離導電層が与えられ得る。さらに、ＥＳＤ装置２０の半導体基板の近くの導電層内に相互接続部２６を与えることにより、埋め込みグラウンド領域２５の存在の結果、これらは伝送線路特性を備える。
【００３４】
ＥＳＤ装置２０が機能的に集積回路１０の一部であるスイッチ及び／又はキャパシタのような他の素子を備える場合、これらはＩＣ領域１９に存在することが適当である。
【００３５】
本装置はＥＳＤ保護が集積回路１０に隣接したプリント回路基板上で与えられる点で、従来のどんな装置とも異なる。特に、従来のＥＳＤ装置の設計は入力用の第２の接触パッドと出力用の第２の接触パッドを備える。本装置では、出力は現に第１の接触パッド２８により構成され、第２の接触パッドの数を２倍に効果的に減らす。一方、分離して与えられるＥＳＤ装置の場合は存在しないアドレスラインＡＤ、クロック信号ＳＤＡ、ＳＣＬ及び割り込みＩＮＴが必要とされる。
【図面の簡単な説明】
【００３６】
【図１】携帯電話機の構造を示す。
【図２】電子装置の断面を示す。
【図３】電子装置の一部としてのＥＳＤ装置の上面を示す。
【図４】電子装置の電気的な表現を示す。
【図１】
2008507124.tif 000003
【図２】
2008507124.tif 000004
【図３】
2008507124.tif 000005
【図４】
2008507124.tif 000006
【国際調査報告】
2008507124.tif 000007
2008507124.tif 000008
2008507124.tif 000009
2008507124.tif 000010
2008507124.tif 000011