(57)【要約】  半導体基板は、ＧａＡｓ基板またはＩｎＰ基板と、該基板上に成長させたＩｎｘＧａ１−ｘＡｓエピタキシャル層（式中、ｘは約０．０１より大きく、約０．５３より小さい）と、該ＩｎｘＧａ１−ｘＡｓエピタキシャル層上面上にキャップ層として成長させたより広いバンドギャップのエピタキシャル層とを含む。
2008523629.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＡｓ基板またはＩｎＰ基板と；
前記基板上に成長させたＩｎｘＧａ１−ｘＡｓエピタキシャル層（式中、ｘは約０．０１を超え約０．５３未満）と；
前記ＩｎｘＧａ１−ｘＡｓエピタキシャル層上面上にキャップ層として成長させたより広いバンドギャップのエピタキシャル層と：
を含む、半導体構造物。
【請求項２】
前記ＩｎｘＧａ１−ｘＡｓ層の層厚は約０．１〜２．０μｍの範囲内にある、請求項１に記載の半導体構造物。
【請求項３】
前記基板温度は、前記ＩｎｘＧａ１−ｘＡｓ層を成長させる際、約１２５〜２２５℃の範囲内の温度であって前記成長過程を非化学量論的でヒ素リッチにする、請求項１に記載の半導体構造物。
【請求項４】
前記より広いバンドギャップのエピタキシャル・キャップ層の層厚は、約５０〜１０００Åの範囲内にある、請求項１に記載の半導体構造物。
【請求項５】
前記より広いバンドギャップのエピタキシャル・キャップ層は、約１２５〜２２５℃の温度範囲内で成長させた、化学量論的ＧａＡｓまたは非化学量論的ＧａＡｓのどちらかである、請求項１に記載の半導体構造物。
【請求項６】
前記より広いバンドギャップのエピタキシャル・キャップ層は、約１２５〜２２５℃の温度範囲内で成長させた、化学量論的ＡｌＧａＡｓまたは非化学量論的ＡｌＧａＡｓのどちらかである、請求項１に記載の半導体構造物。
【請求項７】
前記より広いバンドギャップのエピタキシャル・キャップ層は、約１２５〜２２５℃の温度範囲内で成長させた、化学量論的ＩｎＡｌＡｓまたは非化学量論的ＩｎＡｌＡｓのどちらかである、請求項１に記載の半導体構造物。
【請求項８】
前記より広いバンドギャップのエピタキシャル・キャップ層はＩｎＰである、請求項１に記載の半導体構造物。
【請求項９】
前記エピタキシャル構造を成長させた後でインシチュまたはエクスシチュでポスト・アニール法が施される、請求項１に記載の半導体構造物。
【請求項１０】
前記ポスト・アニールの温度は約４００〜７００℃の範囲内にある、請求項９に記載の半導体構造物。
【請求項１１】
前記ポスト・アニールの継続時間は約５〜３０分の範囲内にある、請求項９に記載の半導体構造物。
【請求項１２】
パターニングされ、エッチングされずに残る小さな領域すなわちメサを除いて、前記基板まで下方にエッチングされる、請求項１に記載の半導体構造物。
【請求項１３】
前記メサはほぼ丸い形状である、請求項１２に記載の半導体構造物。
【請求項１４】
前記メサの直径は約１０〜１００μｍの範囲内にある、請求項１３に記載の半導体構造物。
【請求項１５】
前記メサの上表面上に中心があるウインドウを画定する領域を除いた前記半導体構造物の表面上に堆積させた電気絶縁性の光画定誘電体膜をさらに含む、請求項１４に記載の半導体構造物。
【請求項１６】
前記誘電体膜中の前記光画定ウインドウは、形状がほぼ円形であり、直径が前記メサの上面直径よりも小さい、請求項１５に記載の半導体構造物。
【請求項１７】
前記誘電体膜内の前記ウインドウの直径は約５〜９０μｍの範囲内にある、請求項１６に記載の半導体構造物。
【請求項１８】
前記誘電体膜上に堆積させた２つの薄膜電極と；
前記薄膜電極の間にギャップと各電極の一部分とが前記誘電体膜の前記ウインドウ内にあり前記メサの上面半導体構造物の表面と接触するように位置決めされたギャップ；
とを備える電気接点：
をさらに含む、請求項１７に記載の半導体構造物。
【請求項１９】
前記２つの電極間の前記半導体表面は反射防止膜で被覆されている、請求項１８に記載の半導体構造物。
【請求項２０】
前記構造物は、電気的なバイアスを前記２つの電極間に印加し、光パルスまたは正弦関数的に変わる光信号を前記ギャップ内に入射させ、前記光電導ギャップ内にキャリアを励起させると、パルス状または正弦関数的に変わる電気信号を生成する、請求項１８に記載の半導体構造物。
【請求項２１】
前記２つの電極に電気的に結合された放射アンテナを更に含み、前記アンテナから放射される前記電気信号のバンド幅は、サブテラヘルツからテラヘルツである、請求項１８に記載の半導体構造物。
【請求項２２】
パルス状または正弦関数的に変わる電気波形を前記２つの電極間に印加し、かつ、光パルスまたは正弦関数的に変わる光信号を前記ギャップ内に入射させ、前記光電導ギャップ内にキャリアを励起させて前記電気波形を測定する、請求項１８に記載の半導体構造物。
【請求項２３】
前記２つの電極に電気接続した受信アンテナを更に含み、前記電気波形は、前記受信アンテナを通して前記光電導ギャップに結合したサブテラヘルツからテラヘルツのバンド幅を有する、請求項２２に記載の半導体構造物。
【請求項２４】
前記基板側を反射防止膜で被覆し、前記基板側から光を入射させて前記光導電ギャップ内にキャリアを励起させる、請求項１８に記載の半導体構造物。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願）
本出願は、その全体が本明細書に参照援用されている２００４年１２月７日米国仮出願第６０／６３３，８６２号の利益を請求するものである。
【０００２】
（背景）
本発明は、エピタキシャル成長させた半導体に関する。
【背景技術】
【０００３】
レーザ・パルスから１ピコセカンドまたはサブピコセカンドの電気的な過渡状態を生成するためには、特種な処理をされた半導体、最も好ましくは低温成長させたＧａＡｓ（ＬＴ−ＧａＡｓ）の使用が求められる。この材料に基づく光導電スイッチは、短いレーザ・パルスに速く応答することができ、またパルス発生器として構成したとき速い電気的な過渡状態を得る。この光導電スイッチはサンプリング・ゲートとして構成して未知の電気波形の短い（ピコセカンド）セグメントのサンプリングおよび測定ができるようにすることもできる。電気波形を構築する全てのセグメントを連続的にサンプリングすることによって、波形の形状を再構築し、表示することができるが、これはサンプリング・オシロスコープの本質的な事柄である。サンプリング・ゲートが速いほど測定可能な電気波形が速くなる。放射損傷シリコン・オン・サファイアを光電導スイッチ用のベース半導体として用いることもできるが、その光電導特性はＬＴ−ＧａＡｓより望ましいものではない。良好なスイッチング効率にとっての条件は、レーザの波長が半導体に強く吸収されることである。ＧａＡｓの場合、これは８８０ｎｍ以下の波長を意味し、この波長は、ＧａＡｓのバンドギャップ１．４２ｅＶに等しい光子エネルギーに対応する。８８０ｎｍより大きな波長は、有意な吸収なしで半導体を通過する。
【０００４】
吸収を強くするという要求は、光生成された全ての電子−正孔対（キャリア）を光導電ギャップの高電場領域に存在させる必要から生じる。この領域より深く形成されたキャリアは光導電過程においてそれほどの役割を持たない。この電場の深さは、光導電スイッチを形成する電極間隔（０．５０〜２．０μｍ）とほぼ等しいが、電気力線は表面の１μｍ以内のものが最も強い。
【０００５】
ＧａＡｓ（およびシリコン）中で吸収が良好なフェムト秒（１０−１５秒）パルス・レーザが存在し、過去２５年間ピコ秒およびサブピコ秒の電気パルスを生成するのに使用されてきた。このようなレーザ（そのうちで最も一般的なものは８００ｎｍでレイジングするＴｉ：サファイア）は、大型で、水冷され、また、購入維持に費用がかさむ。これらのレーザは光ファイバー増幅器を用いて増幅することができず、また、この波長でのファイバー部品は製造が（可能だとしても）難しいので、代わりに自由空間光通信を用いる必要がある。
【０００６】
理想的な光源は、他の電気通信部品と互換性があり、共通の半導体ポンプ・レーザで直接ポンピングすることができるものである。この光源は、フェムト秒パルスをサポートするのに十分広い発光バンドを有している。この光源は、ファイバー増幅に適した波長も有している。また、この光源は、電力効率がよく、空冷され、かつ、メンテナンスフリーおよび長寿命動作についてのテレコーディア規格に適合している。新しい電気通信レーザ技術は、動作波長によって分類された以下の２つのレーザを可能にした。それらは、１５５０ｎｍで動作するＥｒ：ガラス、およびどちらも１０６０ｎｍで動作するＥｒ：ガラスまたはイッテルビウムである。これらの波長では、ＧａＡｓ中に光電流がほとんど生成されない。これらの新しい光源の利点を活用するためには、これらの波長に合わせた新しい半導体が必要である。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
これらの波長を用いることはこの半導体のバンドギャップをレーザ光の光子エネルギー以上にしなければならないことを意味する。１０６０ｎｍおよび１５５０ｎｍの場合のバンドギャップは、それぞれ、ほぼ１．１５ｅＶおよび０．８ｅＶである。電気通信産業において一般的に用いられる半導体であるＩｎＰ上に成長させたＩｎ０．５３Ｇａ０．４７Ａｓは、バンドギャップが０．７７ｅＶであり、１６５０ｎｍまでの光を強く吸収する。残念ながら、この半導体は、バンドギャップが低い全ての半導体と同様に光導電スイッチとして構成したとき深刻な限界に直面する。
【課題を解決するための手段】
【０００８】
（概要）
本発明の一般的な態様において、半導体構造物（たとえば光導電スイッチ）は、ＧａＡｓ基板またはＩｎＰ基板と、この基板上で成長させたＩｎｘＧａ１−ｘＡｓエピタキシャル層（式中、ｘは約０．０１より大きく約０．５３より小さい）と、このＩｎｘＧａ１−ｘＡｓエピタキシャル層の上面にキャップ層として成長させたより広いバンドギャップのエピタキシャル層とを含む。
【０００９】
このスイッチは、波長がたとえば８８０ｎｍより長いサブピコ秒レーザを用いて、サブピコ秒の持続時間の電気パルスの生成および／またはサンプリングを可能にする。
【００１０】
このＩｎｘＧａ１−ｘＡｓ層の層厚は、約０．１〜２．０μｍの範囲内であってよく、また、より広いバンドギャップのエピタキシャル・キャップ層の層厚は、約５０〜１０００Åの範囲内であってよい。このより広いバンドギャップのエピタキシャル・キャップ層は、ＩｎＰであり得る。あるいは、このキャップ層は、化学量論的ＧａＡｓまたは非化学量論的ＧａＡｓ、化学量論的ＡｌＧａＡｓまたは非化学量論的ＡｌＧａＡｓ、あるいは、化学量論的ＩｎＡｌＡｓまたは非化学量論的ＩｎＡｌＡｓであり得る。非化学量論的エピタキシャル層は、一般的に、通常の化学量論的エピタキシャル層を成長させるのに必要な温度より何百度も低い温度で成長させる。
【００１１】
このスイッチ１０に、エピタキシャル構造を成長させた後でインシチュまたはエクスシチュでのポスト・アニール法を施してもよい。このポスト・アニールの温度は約４００〜７００℃の範囲内でよく、このポスト・アニールの時間は約５〜３０℃の範囲内でよい。
【００１２】
このスイッチをパターニングし、かつ、約１０〜１００μｍの範囲内の直径を有するほぼ円形のエッチングせずに残す小領域すなわちメサを除いて、基板まで下方にエッチングしてもよい。電気絶縁性の光画定された誘電体膜をメサの上表面の上方に中心のあるウインドウを画定する領域を除いて半導体構造の表面上に堆積させてもよい。この誘電体膜中の光画定されたウインドウは、ほぼ円形でよく、直径がメサの上面の直径より小さくてもよい。たとえば、この誘電体膜の直径は約５〜９０μｍの範囲内であり得る。２つの薄膜電極と、ギャップと各電極の一部分とが誘電体膜のウインドウ内にありメサの上面半導体構造物の表面と接触するように位置決めされたギャップとを有する電気接点を、この誘電体膜上に堆積させてもよい。この２つの電極間の半導体表面を反射防止膜で被覆してもよい。
【００１３】
いくつかの実装形態では、このスイッチは、２つの電極間に電気的なバイアスを印加し光パルスまたは正弦関数的に変化する光信号をこのギャップに入射させて光導電ギャップ内にキャリアを励起させるとき、パルス状または正弦関数的に変化する電気信号を生成する。電気的に放射するアンテナを、サブテラヘルツからテラヘルツのバンド幅の電気信号をこのアンテナから放射させるように２つの電極に接続してもよい。他の実装形態では、パルス状または正弦関数的に変化する電気波形からの電圧を２つの電極間に印加し、かつ光パルスまたは正弦関数的に変化する光信号をギャップに入射させ光導電ギャップ内にキャリアを励起させて、電気波形を測定してもよい。受信アンテナを、サブテラヘルツからテラヘルツのバンド幅の電気波形がこの受信アンテナを通して光導電ギャップに結合するように、２つの電極に結合してもよい。基板側を反射防止膜で被覆してよく、そして、光を基板側から入射させて光導電ギャップ内にキャリアを励起させてもよい。
【００１４】
さらなる特徴および利点は以下の説明および特許請求の範囲から明らかになる。
【００１５】
（詳細な説明）
機能性において光導電スイッチは一見すると光ダイオードと類似しているようであるが、いくつかの重要な方法においてこれと異なっている。
【００１６】
１．光導電スイッチの応答時間は、半導体キャリアの寿命によって主に決定することができ、光ダイオードの場合のように形状に依存する印加電界によっては決定することができない。これは、光導電スイッチが１μｍの大きさのギャップでサブピコ秒の寿命を有し得ることを意味するが、一方、同様の構造の光ダイオードは数ピコ秒の応答時間を有するはずである。これはまた、光導電スイッチの応答時間が印加電界に依存しないことも意味する。短キャリア寿命でそのギャップ間に１ｍＶのバイアスを有する光導電体は、１Ｖのバイアスを有する場合と同じ応答時間を有することになる。
【００１７】
２．光導電スイッチに印加される電界は、光導電スイッチが生成する光電流の量に影響を及ぼす。対照的に、光ダイオード前後の電圧は光ダイオードの光電流のレベルにほとんど影響を及ぼさない。このため、光導電スイッチはサンプリング・ゲートとして構成されると、電気波形をサンプリングする（すなわち、電流を測定する）のに用いることができる。
【００１８】
３．光導電スイッチは、本質的に単極性デバイスである光ダイオードとは違って二極性であり、どちらの極性の電気信号の生成／サンプリングも同等に可能である。
【００１９】
超高速光導電スイッチの性能を決定する３つの特徴がある。
【００２０】
１．応答時間  電極のＲＣ時定数と半導体キャリアの寿命とによって大きく影響される。この応答時間はスイッチのバンド幅を決定する。
【００２１】
２．応答度  高電界状態で吸収される光量、半導体の移動度、および光導電ギャップ前後の直列抵抗によって決定される。この応答度は、光導電スイッチがパルス発生器として使用されたときの最大パルス振幅、および、テラヘルツ受信器の場合のようにサンプリング・ゲートとして使用されたときの最大信号サイズを決定する。
【００２２】
３．暗電流  主として半導体の抵抗と金属−半導体バリアとによって決定される。この暗電流は、スイッチがサンプリング・ゲートとして用いられるときに主として関心が持たれノイズ・レベルの限界を決定する。
【００２３】
ＧａＡｓは超高速光導電スイッチの用途に理想的なホスト半導体である。ＧａＡｓのエピタキシャル層をいわゆる非化学量論的な条件下でＧａＡｓ基板上面に成長させた場合、得られる層は、低温成長ＧａＡｓすなわちＬＴ−ＧａＡｓと呼ばれる。このＬＴ−ＧａＡｓは、サブピコ秒の寿命、光ダイオードの応答度に近い応答度（〜０．１Ａ／Ｗ）、および１ｎＡ（１０−９Å）の範囲内の暗電流を有することができる。ＧａＡｓも含まれるが、ほとんどの半導体の固有キャリア寿命は、約１〜１０ｎｓの近傍であることに留意すべきである。ドーパント、不純物、または他のトラップ機構を導入して初めてこのキャリア寿命が所望のピコ秒またはサブピコ秒の時間規模まで下がる。
【００２４】
しばしば、ドーパントは、半導体の抵抗率の減少を犠牲にして応答時間を低下させ、したがって、その暗電流レベルが増大する。これはＧａＡｓの場合である。従来にない低温でエピタキシャル層を成長させると、ＧａＡｓ格子に過剰なヒ素が導入され、半導体の応答時間が低下する。しかし、これは半導体の抵抗率を下げるマイナスの効果も有している。ＧａＡｓがその後（通常のその成長温度近くで）アニールされて初めてこの過剰なヒ素がナノ・スケール寸法の析出物を形成し始める。これによって、半導体の抵抗率がその高い値に回復される。応答時間は、この二次工程の後でサブピコ秒のままに留まる。
【００２５】
先に述べたように、１５５０ｎｍまでを強く吸収する、より正確には、１６５０ｎｍ近くに吸収端を有する半導体が存在する。この材料はエピタキシャル成長させたＩｎ０．５３Ｇａ０．４７Ａｓであり、これはＩｎＰ基板上に格子整合して成長する。ＩｎをＧａＡｓに導入してＩｎＸＧａ１−ｘＡｓを形成すると、格子定数を膨張させることに留意されたい。Ｉｎ５３％でエピタキシャル層の格子は約〜３．８％膨張してＩｎＰ基板の格子と一致するが、そのとき、もはやＧａＡｓ基板とは一致しないので、その結果、深刻なクロス・ハッチおよび他の問題が発生する。一般的に、通常の成長条件下でＧａＡｓ基板上に成長させた１μｍ厚のＩｎＸＧａ１−ｘＡｓ（式中、ｘ＞１０％）は、上表面を目に見えるように荒れさせ、したがって、マイクロメートルの構造物の作製は困難である。ＩｎＰの格子定数は、Ｉｎ０．５３Ｇａ０．４７Ａｓと偶然一致している。従ってこれが５３％のＩｎ濃度を用いる理由である。Ｉｎ０．５３Ｇａ０．４７Ａｓは、長年、電気通信光検出器用の主要半導体であった。Ｉｎ０．５３Ｇａ０．４７Ａｓは、検出器用途に理想的には適しているが、本質的に低抵抗率であり、これは、漏洩電流を高く、サンプリング・ノイズも高くするので、高速の光電導スイッチとしてうまく機能しない。図１は、ＩｎＧａＡｓ中のＩｎ濃度が増大するときシート抵抗が減少するグラフを示す図である。このシート抵抗は、Ｉｎ濃度が０％から５３％まで増大すると大きさが８桁近く急落する。
【００２６】
本発明に従って、抵抗率が使用に適さない点まで低いＩｎ０．５３Ｇａ０．４７Ａｓに着目するのではなく、代わりに本発明は、１０６０ｎｍ光によく一致するＩｎ濃度である２２％すなわちＩｎ０．２２Ｇａ０．７８Ａｓ前後の組成に着目する（図２参照）。図３を参照すると、本発明の原理を具体化した光導電スイッチが図示されて１０で示されており、入射レーザ・パルス１１と相互作用しているところが示されている。このスイッチは主な構成部品として、基板１４と、エピタキシャル層１２、たとえば、この基板上に成長させたＩｎｘＧａ１−ｘＡｓエピタキシャル層（式中ｘは約０．０１より大きく、約０．５３より小さい）と、キャップ層１６とを含む。このエピタキシャル層１２は、ＧａＡｓ基板１４上に格子不整合で成長させるが、ＩｎＰ上に格子不整合で成長させることもできる。ある実装形態では、Ｉｎ０．２２Ｇａ０．７８Ａｓの吸収層１２を成長させた後で、薄い（５００Å）ＧａＡｓキャップ層１６を成長させる。ＧａＡｓは、Ｉｎ０．２２Ｇａ０．７８Ａｓより広いバンドギャップを有し、このＩｎ０．２２Ｇａ０．７８Ａｓ層１２と金属接点１８の間に置かれるとバリアとして働いて暗電流を減少させる。このキャップ層１６は、光生成電荷の輸送を妨げないように十分薄い。スイッチ１０がサンプリング・ゲートとして働く場合のような強い電界が存在しない用途では、バンドギャップの広いキャップ層１６は電荷輸送に対する妨げであるように見えることもある。電子と正孔は、特に弱い光信号のバンドギャップにおけるこの大きな矛盾を容易には克服できない。しかし、本発明に従えば、光パルス強度は一般に相対的に高く（〜１０９Ｗ／ｃｍ−２）、これは、光導電ゲートが活性化される時間におけるバンドギャップの不連続性を減少させるのに役立つ。ＧａＡｓキャップ層１６は、Ｉｎ０．２２Ｇａ０．７８Ａｓ層１２の場合のように格子不整合に成長させるが、表面荒さを最小にするかまたはなくすほどに十分薄い。
【００２７】
したがって、ＧａＡｓ基板上にＩｎ０．２２Ｇａ０．７８Ａｓ、特に１μｍもの厚さの層、を直接成長させることは従来の考え方に逆行するように思われるはずである。大きな不整合は、格子を緩和させ、有意な表面荒さをもたらすのに十分過ぎるはずである。ＬＴ−ＧａＡｓの場合、ＬＴ−Ｉｎ０．２２Ｇａ０．７８Ａｓを成長させる過程で、格子中のヒ素量が化学量論的成長条件下で取り込まれた量から１％を越えて有意に増加する。（ＬＴ−Ｉｎ０．２２Ｇａ０．７８Ａｓは、しばしば、Ｉｎ０．２２Ｇａ０．７８Ａｓ：Ａｓと記載されることに留意されたい、しかし、これはドーパントの導入のみについての話であり、ポスト・アニール法を示してはいない。）２２％のＩｎ濃度の場合、過剰なヒ素は増加した格子定数と相まって、ＧａＡｓ基板に対するエピ層にさらに応力を加えるだけのはずだと考えるのは合理的である。偶然にも、過剰なヒ素の導入は、不整合の問題を悪化させず、実際に、エピタキシャル層中の応力を解放する役割をすることがある。おそらく、このような低温で、ＩＩＩ族元素の移動度が制限されるためかまたは不整合転位滑りが低下するため、あるいはその両方によって一般的な表面荒れもしくはクロス・ハッチが発生しているのであろう。微視的な機構に拘わらず、得られたエピタキシャル層は、顕微鏡下でなめらかに見える。
【００２８】
スイッチ１０の場合の成長処理は、以下の通りである。３インチのエピレディＧａＡｓ（またはＩｎＰ）基板１４が使用される。ＧａＡｓ基板が用いられる場合には、故意のドーピングのない化学量論的なＧａＡｓ層を成長させて表面を安定化させる。ＩｎＰ基板が用いられる場合には、格子整合した、故意のドーピングのない化学量論的なＩｎＡｌＡｓ層を先ず成長させるはずである。そして、温度を１７０℃まで下げてＩｎ０．２２Ｇａ０．７８Ａｓエピタキシャル層１２を成長させる。様々な実装形態では、図２に示されたデータを用いてＩｎ量が決定された。これらの曲線から有益な吸収をもたらすには少なくとも１０％のＩｎが用いられることがわかる。１０６４ｎｍの用途の場合、出発点として約２２％が選択されるが、Ｉｎの割合がもっと高いと吸収がより増大し、より感度が高まる。Ｉｎ濃度が２７％より多い場合、ＩｎＰ基板の歪みはＧａＡｓより少ない。実質的により高い暗電流が、所与の光導電用途にほとんど問題を起こさないことが分れば、Ｉｎ量を３０〜４０％まで増加させることができる。所望厚のＩｎ０．２２Ｇａ０．７８Ａｓ層１２を成長させて直ぐにキャップ層１６を成長させる。このキャップ層１６には、化学量論的ＧａＡｓ、非化学量論的ＧａＡｓ（ＬＴ−ＧａＡｓ）、ＡｌＧａＡｓ、ＩｎＡｌＡｓまたはＩｎＰを含めて２、３の化合物を指定することができる。このキャップ層の厚は、２〜３層から＞１０００Åにすることができる。キャップ層１６を成長させて直ぐに、ユーザの望むキャリア寿命および抵抗率に応じて、このエピ構造を６００℃で１〜３０分間、ポスト・アニールする。短時間のポスト・アニールは、キャリア寿命を短くするが抵抗率を低下させる（すなわち、暗電流を増大させる）。長時間のポスト・アニールは、キャリア寿命を長くする。ポスト・アニールの後で、３インチのウェハを反応炉から引き出し微細加工を開始する。
【００２９】
暗電流をさらに低下させるために、ＬＴ−Ｉｎ０．２２Ｇａ０．７８Ａｓをエッチングしてメサにし、また、ヘンゾシクロブテン（ＢＣＢ）２０を使用してリークをさらに低下させる（図３参照）。暗電流を低下させるのに加えて、不要なＩｎ０．２２Ｇａ０．７８Ａｓ：Ａｓを表面から除去すると、テラヘルツ信号が基板１４を通って伝搬しアンテナに結合するので、このテラヘルツ信号を吸収する自由キャリアがこのエキタキシャル層中に確実に存在しないようになる。電気接点１８は、ギャップによって分離された２つの電極（光導電スイッチ）であり、Ｉｎ０．２２Ｇａ０．７８Ａｓメサの上面に位置するこのギャップを有するＢＣＢ２０上に堆積させる。メタライゼーションの後、このメサ領域に反射防止膜を塗布することができる。そして、電極１８の反対側の端部は、装置の他のデバイスに電気接続される。スイッチ１０がピコ秒／テラヘルツ発生器として用いられる場合はバイアスを印加することができる。スイッチ１０がサンプリング・ゲートまたはミクサとして用いられる場合は増幅器を利用することができる。
【００３０】
用途に応じて、ＩｎｘＧａ１−ｘＡｓ層１２の層厚は約０．１〜２．０μｍの範囲内にある。いくつかの実装形態においては、ＩｎｘＧａ１−ｘＡｓ層成長時の基板１４の温度は約１２５〜２２５℃の範囲内にあって、成長過程を非化学量論的かつヒ素リッチにする。
【００３１】
バンドギャップの広いエピタキシャル・キャップ層１６の層厚は、約５０〜１０００Åの範囲内でよい。様々な実装形態において、バンドギャップの広いエピタキシャル・キャップ層は、約１２５〜２２５℃の範囲内の温度で成長させた、化学量論的ＧａＡｓまたは非化学量論的ＧａＡｓ、化学量論的ＡｌＧａＡｓまたは非化学量論的ＡｌＧａＡｓ、あるいは、化学量論的ＩｎＡｌＡｓまたは非化学量論的ＩｎＡｌＡｓであり得る。
【００３２】
ある実装形態では、エピタキシャル構造を成長させた後で、スイッチ１０にインシチュまたはエクスシチュのポスト・アニール法を施す。ポスト・アニールの温度は約４００〜７００℃の範囲内でよく、ポスト・アニールの時間は約５〜３０分の範囲内でよい。
【００３３】
このスイッチをパターニングし、エッチングせずに残す小さな領域すなわちメサを除き基板まで下方にエッチングしてもよい。このメサは、ほぼ円形でその直径が約１０〜１００μｍの範囲内でよい。電気絶縁性で光画定された誘電体膜を、メサの上面上に中心のあるウインドウを画定する領域を除いて、半導体構造の表面上に堆積させてもよい。ある実装形態においては、誘電体膜内のこの光画定ウインドウは、ほぼ円形でその直径がメサの上面の直径より小さい。たとえば、特定の実装形態において、この誘電体膜内のウインドウの直径は約５〜９０μｍの範囲内である。２つの薄膜電極を有する電気接点を、電極間にギャップを設け、このギャップと各電極の一部分が誘電体膜のウインドウ内に位置し、かつメサ上面の半導体構造物表面と接触するように誘電体膜上に堆積させてもよい。２つの電極間の半導体表面を反射防止膜で被覆してもよい。
【００３４】
いくつかの実装形態では、この構造物は、２つの電極間に電気バイアスを印加し、かつ光パルスまたは正弦関数的に変化する光信号をギャップに入射させ、光導電ギャップ内にキャリアを励起させるとき、パルス状または正弦関数的に変化する電気信号を生成する。放射アンテナを、サブテラヘルツからテラヘルツのバンド幅の電気信号がアンテナから放射されるように、２つの電極に接続してもよい。パルス状または正弦関数的に変化する電気波形の電圧を２つの電極間に印加し、かつ光パルスまたは正弦関数的に変化する光信号をギャップに入射させ、光導電ギャップ内にキャリアを励起させて電気波形を測定してもよい。受信アンテナをこれら２つの電極に接続して、サブテラヘルツからテラヘルツのバンド幅の電気波形がこの受信アンテナを通して光導電ギャップに結合されるようにしてもよい。基板側を反射防止膜で被覆して、光を基板側から入射させて光導電ギャップ内にキャリアを励起させてもよい。
【００３５】
本発明を具体的な実施形態に関して説明してきたが、これらは単に例示するために提供したものであって、以下の特許請求の範囲によって規定される本発明の範囲を限定するものと解釈すべきではない。
【図面の簡単な説明】
【００３６】
【図１】ＩｎＧａＡｓにおいてＩｎ濃度が増大するにつれてシート抵抗が減少するグラフを示す図である。
【図２】吸収曲線のグラフを示す図である。
【図３】本発明の一実施形態による光導電スイッチを示す図である。
【図１】
2008523629.tif 000003
【図２】
2008523629.tif 000004
【図３】
2008523629.tif 000005
【手続補正書】
【提出日】平成19年2月28日(2007.2.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＧａＡｓ基板またはＩｎＰ基板と；
前記基板上に成長させたＩｎｘＧａ１−ｘＡｓエピタキシャル層（式中、ｘは約０．０１より大きく、約０．５３より小さい）と；
前記ＩｎｘＧａ１−ｘＡｓエピタキシャル層上面上にキャップ層として成長させたより広いバンドギャップのエピタキシャル層と：
を含み、
前記より広いバンドギャップのエピタキシャル層は高抵抗率の半導体であり、
前記基板の温度は、ＩｎｘＧａ１−ｘＡｓ層を成長させる際に約１２５〜２２５℃の範囲内の温度であって、成長過程を非化学量論的でヒ素リッチにし、かつ
前記より広いバンドギャップのエピタキシャル・キャップ層の層厚は、約５０〜１０００Åの範囲内にある、
半導体構造物。
【請求項２】
前記ＩｎｘＧａ１−ｘＡｓ層の層厚は約０．１〜２．０μｍの範囲内にある、請求項１に記載の半導体構造物。
【請求項３】
前記より広いバンドギャップのエピタキシャル・キャップ層は、約１２５〜２２５℃の温度範囲内で成長させた、化学量論的ＧａＡｓまたは非化学量論的ＧａＡｓのどちらかである、請求項１に記載の半導体構造物。
【請求項４】
前記より広いバンドギャップのエピタキシャル・キャップ層は、約１２５〜２２５℃の温度範囲内で成長させた、化学量論的ＡｌＧａＡｓまたは非化学量論的ＡｌＧａＡｓのどちらかである、請求項１に記載の半導体構造物。
【請求項５】
前記より広いバンドギャップのエピタキシャル・キャップ層は、約１２５〜２２５℃の温度範囲内で成長させた、化学量論的ＩｎＡｌＡｓまたは非化学量論的ＩｎＡｌＡｓのどちらかである、請求項１に記載の半導体構造物。
【請求項６】
前記より広いバンドギャップのエピタキシャル・キャップ層はＩｎＰである、請求項１に記載の半導体構造物。
【請求項７】
前記エピタキシャル構造を成長させた後でインシチュまたはエクスシチュでポスト・アニール法が施される、請求項１に記載の半導体構造物。
【請求項８】
前記ポスト・アニールの温度は約４００〜７００℃の範囲内にある、請求項７に記載の半導体構造物。
【請求項９】
前記ポスト・アニールの継続時間は約５〜３０分の範囲内にある、請求項７に記載の半導体構造物。
【請求項１０】
パターニングされ、エッチングされずに残る小さな領域すなわちメサを除いて、前記基板まで下方にエッチングされる、請求項１に記載の半導体構造物。
【請求項１１】
前記メサはほぼ丸い形状である、請求項１０に記載の半導体構造物。
【請求項１２】
前記メサの直径は約１０〜１００μｍの範囲内にある、請求項１１に記載の半導体構造物。
【請求項１３】
前記メサの上表面上に中心があるウインドウを画定する領域を除いた前記半導体構造物の表面上に堆積させた、電気絶縁性の光画定誘電体膜をさらに含む、請求項１２に記載の半導体構造物。
【請求項１４】
前記誘電体膜中の前記光画定ウインドウは、形状がほぼ円形であり、直径が前記メサの上面直径よりも小さい、請求項１３に記載の半導体構造物。
【請求項１５】
前記誘電体膜内の前記ウインドウの直径は約５〜９０μｍの範囲内にある、請求項１４に記載の半導体構造物。
【請求項１６】
前記誘電体膜上に堆積させた２つの薄膜電極と；
前記薄膜電極の間にギャップと各電極の一部分とが前記誘電体膜の前記ウインドウ内にあり前記メサの上面半導体構造物の表面と接触するように位置決めされたギャップ；
とを備える電気接点：
をさらに含む、請求項１５に記載の半導体構造物。
【請求項１７】
前記２つの電極間の前記半導体表面は反射防止膜で被覆されている、請求項１６に記載の半導体構造物。
【請求項１８】
電気的なバイアスを前記２つの電極間に印加し、光パルスまたは正弦関数的に変わる光信号を前記ギャップ内に入射させて、パルス状または正弦関数的に変わる電気信号を生成する、請求項１６に記載の半導体構造物。
【請求項１９】
前記２つの電極に電気的に結合された放射アンテナを更に含み、前記アンテナから放射される前記電気信号のバンド幅は、サブテラヘルツからテラヘルツである、請求項１６に記載の半導体構造物。
【請求項２０】
パルス状または正弦関数的に変わる電気波形を前記２つの電極間に印加し、また、光パルスまたは正弦関数的に変わる光信号を前記ギャップ内に入射させ、前記光電導ギャップ内にキャリアを励起させて電気波形を測定する、請求項１６に記載の半導体構造物。
【請求項２１】
前記２つの電極に電気接続した受信アンテナを更に含み、前記電気波形は、前記受信アンテナを通して前記光電導ギャップに結合したサブテラヘルツからテラヘルツのバンド幅を有する、請求項２０に記載の半導体構造物。
【請求項２２】
前記基板側を反射防止膜で被覆し、前記基板側から光を入射させて前記光導電ギャップ内にキャリアを励起させる、請求項１６に記載の半導体構造物。
【国際調査報告】
2008523629.tif 000006
2008523629.tif 000007
2008523629.tif 000008