(57)【要約】  ウェーハレベルのバーンインを実行する方法及び装置である。この方法は、ウェーハをバーンインチャンバ内に提供するステップと、電力及び検査開始信号を無線信号を介してウェーハに出力するステップとを備えている。この装置は検査チャンバと、検査チャンバ内の搬送機構と、検査チャンバ内の温度制御装置と、チャンバ内のＲＦトランスポンダとを備えている。
2008526031.tif 000002
【特許請求の範囲】
【請求項１】
ウェーハレベル検査シーケンスを実行する方法であって、
検査チャンバ内にウェーハを供給するステップと、
電力及び検査開始信号を、無線信号を介してウェーハに出力するステップと、を備えることを特徴とする方法。
【請求項２】
前記検査はバーンイン検査であることを特徴とする請求項１に記載の方法。
【請求項３】
前記供給するステップは、複数のウェーハを前記検査チャンバ内に供給するステップを含み、前記出力するステップは前記複数のウェーハへ出力するステップを含むことを特徴とする請求項１に記載の方法。
【請求項４】
前記出力するステップは、ウェーハ上でのデバイス負荷検査シーケンスを開始する信号を出力するステップを含むことを特徴とする請求項１に記載の方法。
【請求項５】
前記信号は、検査イネーブル信号であることを特徴とする請求項１に記載の方法。
【請求項６】
前記出力するステップは、前記検査開始信号を符号化するステップを含むことを特徴とする請求項４に記載の方法。
【請求項７】
前記信号はウェーハ上の特定の要素に電圧を印加する命令を含むことを特徴とする請求項４に記載の方法。
【請求項８】
前記出力するステップは、前記チャンバ内でＲＦ信号を生成するステップを備えることを特徴とする請求項１に記載の方法。
【請求項９】
前記方法はさらに、前記チャンバ内でウェーハを加熱するステップを含むことを特徴とする請求項１に記載の方法。
【請求項１０】
前記方法はさらに、前記ウェーハ上に設けられたデバイスに結合された組込みバーンイン検査回路を前記ウェーハ上に提供するステップを含むことを特徴とする請求項１に記載の方法。
【請求項１１】
組込み検査工程を提供する方法であり、
組込み検査回路をウェーハ上に提供するステップと、
前記組込み検査回路に結合されたＲＦインターフェースを前記ウェーハ上に提供するステップと、を備えることを特徴とする方法。
【請求項１２】
前記ウェーハ上に組込み検査回路を提供するステップは、電力抽出コンポーネントと復調器を提供するステップを含むことを特徴とする請求項１１に記載の方法。
【請求項１３】
前記電力抽出器は、全波整流器であることを特徴とする請求項１２に記載の方法。
【請求項１４】
前記復調器は、制御信号を組込み検査回路に提供するための組込み検査回路とのインターフェースを含むことを特徴とする請求項１２に記載の方法。
【請求項１５】
前記復調器はイネーブル制御信号を供給することを特徴とする請求項１４に記載の方法。
【請求項１６】
復調器は、符号化されたイネーブル制御信号を復号することを特徴とする請求項１４に記載の方法。
【請求項１７】
組込み検査回路を提供するステップは、少なくとも１つのＢＩＳＴ回路を前記ウェーハの検査回路領域内に提供するステップを含むことを特徴とする請求項１１に記載の方法。
【請求項１８】
組込み検査回路を提供するステップは、少なくとも１つのＢＩＳＴ回路を前記ウェーハのダイ領域内に提供するステップを含むことを特徴とする請求項１１に記載の方法。
【請求項１９】
組込み検査回路を提供するステップは、少なくとも１つのＢＩＳＴ回路を、前記ウェーハのダイ回路領域内でバーンインを受けるデバイス内に提供するステップを含むことを特徴とする請求項１１に記載の方法。
【請求項２０】
前記方法はさらに、前記ＲＦインターフェースに供給された信号に応答して、前記ウェーハ上の少なくとも１つのデバイスのバーンイン自己検査を実行するステップを含むことを特徴とする請求項１１に記載の方法。
【請求項２１】
前記バーンイン自己検査を実施するステップは、少なくとも第１組の電圧条件下にてデバイスの要素に負荷をかけることを特徴とする請求項２０に記載の方法。
【請求項２２】
前記バーンイン自己検査を実施するステップは、少なくとも第２組の電圧条件にて前記要素に負荷をかけることを特徴とする請求項２１に記載の方法。
【請求項２３】
前記ウェーハ上に少なくとも１つのアンテナを提供するステップをさらに含むことを特徴とする請求項１１に記載の方法。
【請求項２４】
前記ウェーハ上に複数のアンテナを提供するステップをさらに含むことを特徴とする請求項２３に記載の方法。
【請求項２５】
前記ウェーハ上に複数のアンテナを提供するステップは、前記ウェーハ上のダイ内に形成された各半導体デバイスに少なくとも１つのアンテナを提供するステップを含むことを特徴とする請求項２３に記載の方法。
【請求項２６】
半導体ウェーハであって、
ウェーハ上のデバイスに結合された少なくとも１つの組込み検査制御回路と、
ＢＩＳＴ回路に電力及びデータ信号を供給するべく結合されたＲＦインターフェースと、を備えることを特徴とする半導体ウェーハ。
【請求項２７】
前記ウェーハ内に複数のデバイスが形成されており、前記ウェーハ上の各デバイスに組込み検査制御回路が備えられていることを特徴とする請求項２６に記載の装置。
【請求項２８】
各検査制御回路は前記デバイス内に組み込まれていることを特徴とする請求項２７に記載の装置。
【請求項２９】
各検査制御回路は、前記ウェーハの検査回路領域内に備えられており、前記複数のデバイスの少なくとも１つにコネクタによって結合されていることを特徴とする請求項２７に記載の装置。
【請求項３０】
複数のデバイスが前記ウェーハ上に備えられており、前記少なくとも１つの組込み検査制御回路が、前記ウェーハの検査回路領域内に備えられており、少なくとも１つのデバイスにコネクタによって接続されていることを特徴とする請求項２６に記載の装置。
【請求項３１】
前記ＲＦインターフェースに結合されたアンテナをさらに含むことを特徴とする請求項２６に記載の装置。
【請求項３２】
前記ウェーハ上に複数のデバイスが備えられており、前記複数のデバイスの各々に少なくとも１つのアンテナが関連付けられていることを特徴とする請求項３１に記載の装置。
【請求項３３】
前記アンテナの少なくとも１つが、前記ダイを囲んでいるスクライブライン内に備えられていることを特徴とする請求項３２に記載の装置。
【請求項３４】
前記ＲＦインターフェースが、電力整流器を含んでいることを特徴とする請求項２６に記載の装置。
【請求項３５】
前記ＲＦインターフェースが、復調器を含んでいることを特徴とする請求項２６に記載の装置。
【請求項３６】
各組込み制御回路が、少なくとも１つの予め定義された負荷条件を含むことを特徴とする請求項２６に記載の装置。
【請求項３７】
各ＢＩＳＴが、複数の予め定義された負荷条件を含むことを特徴とする請求項３６に記載の装置。
【請求項３８】
前記予め定義された負荷条件は、前記ＲＦインターフェースに供給されたデータ信号によって使用可能となることを特徴とする請求項３６に記載の装置。
【請求項３９】
それぞれがスクライブラインによって分離された複数のダイを有する半導体ウェーハであって、
前記ウェーハ上に備えられた少なくとも１つのＲＦインターフェース回路と、
前記少なくとも１つのＲＦインターフェース回路に結合された少なくとも１つのスクライブラインＲＦアンテナと、
前記ＲＦインターフェースに結合された少なくとも１つのバーンイン電圧制御回路と、を備えることを特徴とする半導体ウェーハ。
【請求項４０】
前記ＲＦインターフェースは電力整流器と復調器を含むことを特徴とする請求項３９に記載のウェーハ。
【請求項４１】
前記ＢＩＳＴ回路の電力が、前記電力整流器によって供給されることを特徴とする請求項４０に記載のウェーハ。
【請求項４２】
複数のスクライブラインアンテナが備えられており、その各々が前記複数のダイの夫々に関連付けられていることを特徴とする請求項３９に記載のウェーハ。
【請求項４３】
各ダイはデバイスを含んでおり、前記複数のスクライブラインアンテナの１つが各ダイに関連付けられていることを特徴とする請求項４２に記載のウェーハ。
【請求項４４】
ウェーハが、複数のＲＦインターフェースを含んでおり、ＲＦインターフェースの夫々が前記複数のスクライブラインアンテナの１つに関連付けられていることを特徴とする請求項３９に記載のウェーハ。
【請求項４５】
前記ウェーハはさらに、複数のバーンイン電圧制御回路を含んでおり、それぞれのバーンイン電圧制御回路が、前記ダイ内の前記デバイスの１つに関連付けられていることを特徴とする請求項４４に記載のウェーハ。
【請求項４６】
各バーンイン電圧制御回路は、前記ダイの１つの内部の関連するデバイスのための、予め定義された負荷モードを含むことを特徴とする請求項３９に記載のウェーハ。
【請求項４７】
半導体ウェーハダイ上に備えられた組込み自己検査回路であって、
選択されたデバイスコンポーネント内に負荷を誘起する電圧制御を出力するデバイスインターフェースと、
電力整流器と信号復調器を含むＲＦインターフェースとを備えていることを特徴とする組込み自己検査回路。
【請求項４８】
前記ウェーハ内に複数のダイが設けられており、前記ウェーハ上の各ダイに組込み負荷制御回路が備えられていることを特徴とする請求項４７に記載の組込み自己検査回路。
【請求項４９】
各制御回路は前記デバイス内に組み込まれていることを特徴とする請求項４８に記載の組込み自己検査回路。
【請求項５０】
前記ＲＦインターフェースに結合したアンテナをさらに備えていることを特徴とする請求項４７に記載の組込み自己検査回路。
【請求項５１】
前記アンテナは、前記ダイを囲んでいるスクライブライン内の一連の金属層内に形成されていることを特徴とする請求項５０に記載の組込み自己検査回路。
【請求項５２】
各組込み自己検査回路は、少なくとも１つの予め定義された負荷条件を含むことを特徴とする請求項４７に記載の組込み自己検査回路。
【請求項５３】
バーンイン自己検査のための装置であって、
検査チャンバと、
前記検査チャンバ内の搬送機構と、
前記検査チャンバ内の温度制御装置と、
前記チャンバ内のＲＦトランスポンダと、を備えることを特徴とする装置。
【請求項５４】
少なくとも温度制御装置とＲＦトランスポンダに結合した検査制御装置をさらに含むことを特徴とする請求項５３に記載の装置。
【請求項５５】
前記検査制御装置は、前記チャンバ内に電力及び検査制御信号を供給するために前記トランスポンダが出力するＲＦ信号を生成せよとの命令を含むことを特徴とする請求項５４に記載の装置。
【請求項５６】
前記検査制御装置は、トランスポンダによって出力する符号化された検査制御信号を生成する符号化装置を含むことを特徴とする請求項５４に記載の装置。
【請求項５７】
半導体デバイスを製造する方法であって、
半導体ウェーハ上に複数のデバイスを形成するステップと、
電力と制御信号をＲＦ信号を介して前記ウェーハに結合させることで、各デバイスの組込み自己検査を実行するステップと、
前記デバイスを検査するステップと、
前記デバイスを前記ウェーハから分離させるステップと、を備えることを特徴とする方法。
【請求項５８】
前記実行するステップは、
バーンインチャンバ内に前記ウェーハを供給するステップと、
電力及び検査開始信号を無線信号を介してウェーハに出力するステップと、を備えることを特徴とする請求項５７に記載の方法。
【請求項５９】
前記出力するステップは、前記ウェーハ上でデバイス負荷検査シーケンスを開始する信号を出力するステップを備えることを特徴とする請求項５８に記載の方法。
【請求項６０】
前記出力するステップは前記チャンバ内でＲＦ信号を生成するステップを備えることを特徴とする請求項５９に記載の方法。
【請求項６１】
前記実行するステップは、前記チャンバ内で前記ウェーハを加熱するステップを含むことを特徴とする請求項５７に記載の方法。
【請求項６２】
不揮発性メモリシステムであって、
制御回路部と記憶要素の配列と、
前記制御回路部に結合したＢＩＳＴ回路と、
前記ＢＩＳＴ回路に結合したＲＦインターフェースと、を備えることを特徴とする不揮発性メモリシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスの信頼性を高め、特にウェーハレベル・バーンインを提供する装置及び方法に関する。
【背景技術】
【０００２】
一般に、半導体ウェーハは複数の実質的に分離された「ダイ」又は「チップ」を備えており、これらは回路部を内蔵し、スクライブライン領域によって相互に分離されている。通常の集積回路製造ラインでは、製造が完了した集積ウェーハが多数のダイに切断される。ウェーハに含まれていたダイは、ソーイングにより分離され、個別にパッケージングされるか、或いはマルチチップモジュールにパッケージングされる。これらのダイは、標準の検査機器や設備を使用してバーンイン及び検査を実施するための個別のソケットに搭載される。
【０００３】
無線電話及びＰＤＡのような製品をより小型化する要求に応じて、半導体デバイスパッケージがより小型化され、さらに、いくつかのデバイスではベア（パッケージングされていない）ダイが使用されるようになった。
【０００４】
特定の半導体ウェーハ上の全てのダイが完全に機能するわけではなく、いくつかのダイには製造欠陥が生じている。欠陥によっては、製造直後にはわからないものもある。例えば、２つの導電体の間の絶縁酸化物層の特定の領域が過剰に薄くなっている場合がある。電圧及び温度負荷によってこの過剰に薄い特定領域の絶縁酸化物が破損することで２つの導電体が短絡し、これが電気検査中に検出される可能性がある。
【０００５】
製造者が良品のベアチップ（Known Good Die：ＫＧＤ）を使用できる場合には、欠陥のあるパッケージング部品の交換数を大幅に低減することが可能である。一般に、ＫＧＤはＩＣ製造者の間でダイレベル製品と呼ばれる。マルチチップモジュール（ＭＣＭ）の製造ではベアダイを使用することが一般的である。ＫＧＤを利用することで欠陥発生率の低いＭＣＭ製造を促進できる。ＭＣＭ上のダイの個数と、ＭＣＭ修復の困難さとの理由から、ＫＧＤはＭＣＭの製造にとって有利である。ＭＣＭの欠陥率はＭＣＭ上のダイの個数と共に増加する。ＭＣＭに組み立てる前にダイの完全なバーンインと検査を実施することは、ＭＣＭの生産および信頼性に著しく影響する。
【０００６】
ＫＧＤを得るためのアプローチは、デバイスのタイプ及びダイ製造者によって異なるが、検査構造の組み込み技術を含むウェーハレベル電気検査と、一時的、半永久的、永久的なパッケージング技術を用いるダイレベル検査とを含むことができる。
【０００７】
製造者は、製造工程の最後に製品に対して多種の性能検査を実施する。デバイスにバーンイン及びその他の製造検査を実施する標準的な方法では、自動検査装置（ＡＴＥ）によってパッケージング及び検査することができるダイが要求される。バーンイン検査では、次に、良品のデバイスを、特別設計されたバーンインボード上に搭載したソケット内部に配置する。こうしたバーンインソケットは、高温で使用されることに適した設計がなされている。配置されたボードは、次に大型チャンバ内に搭載される。この大型チャンバは周囲温度を制御し、パッケージに刺激を伝える手段を備える。
【０００８】
このとき、検査ベクトルを使用してデバイスを刺激し、条件仕様に指示されているとおりに何時間も検査ルーチンが実施される。
【０００９】
ＫＧＤを得る方法の一例は、ウェーハレベル・バーンインである。ウェーハレベル・バーンイン検査は、集積回路をウェーハから分離させる前に、集積回路を実装したウェーハの全体または一部の検査を含む。ウェーハ検査を実施できるようにするために、一般に、ウェーハには検査ポイントが形成されており、検査装置が、検査ポイントに接触して、信号ソースから検査装置を介し集積回路へ検査信号を伝送できるように構成されている。検査ポイントは集積回路自体に形成するか、あるいは、検査装置による集積回路への損傷を最小化するために、集積回路から離れた場所に配置することができる。バーンインが終了したら部品を降ろし、ＡＴＥを使用して再度検査を行う。こうした検査で高いスループットを得るには、多数のダイに同時に接触するカスタムプローブカードが利用される。周囲温度を１２５℃に上昇させ、電圧レベルを通常動作値よりも１０％高い状態にする負荷検査の最初の４８時間以内に典型的な機能上の総欠陥が生じる。欠陥データを分析し、製造パラメータを調整するに従い、工程の完成度が高まり、欠陥レベルが低下する。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来技術のウェーハレベル・バーンインに伴う短所は、バーンイン中における検査装置とウェーハとの熱膨張係数の相違、さらに、バーンイン中における不完全な検査装置の反作用に関連したものである。例えば、欠陥品と識別された集積回路が集積回路の欠陥によるものなのか、検査装置の不備によるものなのかを判断することが困難な場合があり、その結果、演算集積回路のウェーハ全体を不当に廃棄しなければならなくなる可能性がある。さらに、検査装置の不備は、ウェーハ全体に亘る欠陥という大規模な障害を生じかねない。
【００１１】
ウェーハレベル・バーンイン、又無論、任意の検査における最大のハードルは、検査用電子機器を各ダイレベルのＩ／Ｏパッド及び電力パネルとインターフェースをとる接触方法を提供することであろう。検査中、検査用電子機器をウェーハレベルにてデバイスとインターフェースをとる上で生じる問題は、特に検査能力、電力散逸、電圧レール公差（voltage rail tolerance）、物理的制限（狭い作業範囲内で多数のダイを検査する）、コスト効果的な工学、ＡＴＥの結果の修正と維持可能な量に関連した困難に直面する。
【００１２】
ウェーハとのインターフェースに伴う問題への各アプローチは、ベアダイがＫＧＤとして適格であることを検証するための充分な検査ルーチンを実行するのに必要なピン／パッドを割り当てるものでなければならない。この要求を満たすための３つの明確なアプローチがある。その１つは、各ダイ上の関連する全てのパッドと接触させる方法である。第２の方法は、変更したプローブハードウェアの使用に関連する。第３のアプローチは、インターフェース接続の数を管理可能なサイズに制限し、インターフェース設計を、ウェーハの不動態層の直上に付与した犠牲金属層の上に向け直すものである。最新の方法では、検査実施中および検査結果決定の最中にパッドとの接触を維持する必要がある。
【００１３】
こうした検査のために、各種製品用のプローブカードを作成する必要もある。プローブカードの製造は非常に高額なコストがかかる。場合によっては、例えば１つのウェーハにつき１３０本のピンと５００個のダイの検査が必要である。これにより、１枚のプローブカードの製造に著しい経済リソース及び時間リソースが必要となる。こうしたリソースは、密度又は製品構成の変更によりダイを交換する必要がある際に再び費やされることになる。
【００１４】
前述の問題を解決することで製造コストを大幅に低減することができる。
【課題を解決するための手段】
【００１５】
本発明は、概説すると、デバイス検査を改善する方法及び装置に関する。１つの態様では、本発明は、ウェーハレベル組込み検査を実行する方法を提供する。この方法は、検査チャンバ内にウェーハを供給するステップと、電力及び検査開始信号を、無線信号を介してウェーハに出力するステップとを備える。１つの態様では、出力するステップは、デバイス負荷検査シーケンスを開始する信号をウェーハ上に出力するステップを備え、さらなる態様では、チャンバ内でＲＦ信号を生成するステップを備えていてよい。
【００１６】
又、別の態様では、本発明は、ウェーハレベル組込み検査工程を提供する方法である。この方法は、組込み検査回路をウェーハ上に提供するステップと、組込み検査回路に結合されたＲＦインターフェースをウェーハ上に提供するステップとを備える。さらなる態様では、ウェーハ上に組込み検査回路を提供するステップは、電力抽出コンポーネントと復調器を提供するステップを含む。
【００１７】
さらなる態様では、本発明は半導体ウェーハを提供する。この態様では、ウェーハは、ウェーハ上のデバイスに結合された少なくとも１つの組込み負荷制御回路と、ＢＩＳＴ回路に電力及びデータ信号を供給するべく結合しているＲＦインターフェースとを備える。ウェーハには複数のデバイスが形成されていてよく、ウェーハ上の各デバイスに対して組込み負荷制御回路が設けられてよい。
【００１８】
さらなる別の態様では、本発明は、それぞれがスクライブラインによって分離された複数のダイを有する半導体ウェーハである。本発明は、ウェーハ上に備えられた少なくとも１つのＲＦインターフェース回路と、少なくとも１つのＲＦインターフェース回路に結合された少なくとも１つのスクライブラインＲＦアンテナと、ＲＦインターフェースに結合された少なくとも１つのバーンイン電圧制御回路とを備える。
【００１９】
別の態様では、本発明は、半導体ウェーハダイ上に備えられた組込みバーンイン自己検査回路である。この回路は、デバイスの選択されたコンポーネント内に負荷を生じさせる電圧制御を出力するデバイスインターフェースと、電力整流器と信号復調器を含むＲＦインターフェースとを備える。
【００２０】
さらなる態様では、本発明は、デバイスのバーンイン自己検査用装置である。この装置は、検査チャンバと、検査チャンバ内の搬送機構と、検査チャンバ内の温度制御装置と、前記チャンバ内のＲＦトランスポンダとを備える。この装置はさらに、少なくとも温度制御装置とＲＦトランスポンダに結合された検査制御装置を含んでよい。
【００２１】
別の態様では、本発明は、半導体装置を製造する方法である。この方法は、１つの半導体ウェーハ上に複数のデバイスを形成するステップと、電力と制御信号をＲＦ信号を介してウェーハに結合させることで、各デバイスのバーンイン自己検査を実行するステップと、デバイスを検査するステップと、デバイスをウェーハから分離するステップとを含む。
【００２２】
別の態様では、不揮発性メモリシステムが提供される。このシステムは、制御回路部及び記憶要素の配列と、制御回路部に結合されたＢＩＳＴ回路と、前記ＢＩＳＴ回路に結合されたＲＦインターフェースとを備える。
【００２３】
本発明の様々な態様はハードウェア、ソフトウェア、あるいはこれらの組み合わせを使用して達成できる。本発明に使用されるソフトウェアは、１つまたは複数のプロセッサにより読み出し可能な記憶媒体に記憶され、このような記憶媒体にはハードディスクドライブ、ＣＤ−ＲＯＭ、ＤＶＤ、光ディスク、フレキシブルディスク、テープドライブ、ＲＡＭ、ＲＯＭ、又はその他適切な記憶装置が含まれる。代替的な実施形態では、いくつか又は全てのソフトウェアを、カスタム集積回路、ゲートアレイ、ＦＰＧＡ、ＰＬＤ、専用コンピュータを含む専用ハードウェアに交換することが可能である。
【００２４】
本発明のこれらの目的とその他の目的と利点は、図面を参照して説明される以下の本発明の好適な実施形態からより明確となるだろう。
【発明を実施するための最良の形態】
【００２５】
本発明によれば、集積回路の信頼性を確実に高めるための新規な工程が得られる。本発明は、オンウェーハ組込み自己検査（built-in self test:ＢＩＳＴ）回路に制御と電力を伝送するためのＲＦ信号を使用して回路ダイに検査を実施するシステム及び方法を提供する。実施できる検査の一例に、ここで説明するバーンイン検査がある。しかし、本発明の方法を使用すれば、これ以外の検査を実施することもできる。この回路は、ダイ内部、又はウェーハ上の別の部分内に備えられてよい。オンウェーハＲＦアンテナは、ＢＩＳＴ回路に電力と命令を伝送するＲＦシステムの誘電性２次コイルとして機能する。複数のＢＩＳＴ回路を、その各々に関連したアンテナと共に設けることができる。さらなる態様では、多数のダイを分離しているスクライブライン内の金属層内部にアンテナを設けることができる。
【００２６】
本発明は、ダイレベル市場、マルチチップモジュール、集積回路製品の多くの利用を含む様々な集積回路技術に利用できる。本発明は、例示として、メモリセルアレイを具備したフラッシュメモリシステムへの使用に関連して説明される。被検査デバイスは、任意の数の異なる例示的なデバイスを含んでいてよく、本発明はメモリデバイスへの利用に限定されるものではない点が理解されるだろう。当業者には、本発明の特定の態様に変更を加えることで、現在周知の又は将来開発される様々な技術に本発明の原理を適合できることが明白であろう。
【００２７】
前述した説明に従って、図１、図２に、フラッシュメモリシステムの基本的な構造を示す。図１は、フラッシュメモリシステムの一実施形態のブロック線図である。メモリセルアレイ１０２は、列制御回路１２４、行制御回路１０６、ｃソース制御回路１１０、ｐウェル制御回路１０８によって制御される。メモリセルに記憶されたデータの読み出し、プログラム動作中におけるメモリセルの状態の決定、プログラミングを進める又は禁止するためのビットラインの電位レベルの制御を実施するために、列制御回路１２４がメモリセルアレイ１０２のビットラインに接続している。複数のワードラインから１つを選択するため、読み出し電圧を印加するため、プログラム電圧を印加するため、消去電圧を印加するために、行制御回路１０６はワードラインに接続している。Ｃソース制御回路１１０は、メモリセルに接続した共通ソースライン（図２では「Ｃソース」と示されている）を制御する。ｐウェル制御回路１０８は、ｐウェル電圧を制御する。
【００２８】
メモリセルに記憶されたデータが、列制御回路１２４によって読み出され、データ入力／出力バッファ１２２を介して外部Ｉ／Ｏ（入力／出力）ラインへ出力される。メモリセルに記憶すべきプログラムデータが外部Ｉ／Ｏラインを介してデータ入力／出力バッファ１２２に入力され、列制御回路１２４に転送される。外部Ｉ／Ｏラインは制御装置１３８に接続している。
【００２９】
フラッシュメモリデバイスを制御するための命令データが制御装置１３８に入力される。この命令データは、どの動作が要求されたかをフラッシュメモリに知らせる。この入力された命令は、列制御回路１２４、行制御回路１０６、ｃソース制御回路１１０、ｐウェル制御回路１０８、データ入力／出力バッファ１２２を制御する状態マシン１１６に転送される。状態マシン１１６は、ＲＥＡＤＹ／ＢＵＳＹ又はＰＡＳＳ／ＦＡＩＬといったフラッシュメモリの状態データを出力することもできる。
【００３０】
制御装置１３８は、パーソナルコンピュータ、デジタルカメラ、パーソナルデジタルアシスタント等のホストシステムに接続しているか、接続可能である。制御装置１３８は、ホストと通信することでホストとの間で命令の送受信を行い、データ及び状態情報をホストに提供する。制御装置１３８は、ホストからの命令を、命令信号に変換する。この命令信号は、状態マシン１１６と通信している命令回路１１４によって解釈され実行される。一般に、制御装置１３８は、メモリアレイに書き込み中のユーザデータ、又はメモリアレイから読み出し中のユーザデータのためのバッファメモリを実装している。
【００３１】
１つの例示的なメモリシステムは、１つの集積回路、入力／出力回路、状態マシン回路を備えている。上記１つの集積回路は、制御装置１３８と、それぞれがメモリアレイ及び関連する制御部を具備した１つ又は複数の集積回路チップとを装備している。一実施形態では、メモリアレイと制御回路が一つの集積回路チップ上に実装されている。メモリシステムは、ホストシステムの一部として組み込んだり、ホストシステムに取り外し可能に挿入されるメモリカード（又は別のパッケージ）に内蔵することができる。こうした着脱可能なカードは、メモリシステム全体（例えば制御装置を含む）や、又は（１つ又は複数の）メモリアレイのみと周辺回路（ホストに制御装置を組み込んだ状態にて）を設けることができる。したがって、制御装置はホストに組み込んだり、着脱可能なメモリシステムに内蔵することができる。
【００３２】
メモリセルアレイ１０２の構造を図２に示す。一例としてＮＡＮＤフラッシュＥＥＰＲＯＭについて説明する。
【００３３】
図２は、より多くのＮＡＮＤストリングを設けたメモリアレイのＮＡＮＤストリング２０２、２０４、２０６、２０８、２１０を示す。図４に示す夫々のＮＡＮＤストリングは、２つの選択トランジスタと多数のメモリセルを具備している。例えば、ＮＡＮＤストリング２０２は、選択トランジスタ２２０、２３２と、メモリセル２２０、２２２、２２４、２２６、２２８、２３０とを具備している。各ＮＡＮＤストリングは、選択トランジスタ（例えば選択トランジスタ２３２）によってソースラインに接続している。選択ラインＳＧＳは、ソース側の選択ゲートを制御するために使用される。様々なＮＡＮＤストリングが、選択ラインＳＧＤで制御される選択トランジスタ、例えば選択トランジスタ２２０によって、それぞれ対応するビットラインに接続している。別の実施形態では、選択ラインが共通である必要はない。同図からわかるように、ビットライン及び対応するＮＡＮＤストリングは、メモリセルアレイ列群を備えている。ワードライン（ＷＬ２、ＷＬ１、ＷＬ０）は、アレイの行群を備えている。
【００３４】
各ワードラインは又、メモリアレイ用のワードラインドライバを備えた高圧トランジスタＨＶ０、ＨＶ１、ＨＶ２を設けている。これらトランジスタのゲート酸化物に負荷を加えるための例示的なバーンイン条件を、ＢＩＳＴ回路で生成される負荷条件の例として以下で詳細に説明する。
【００３５】
ビットラインは偶数のビットライン（ＢＬｅ）と奇数のビットライン（ＢＬｏ）に分割される。メモリセルは、ｐウェルを消去電圧（例えば２０ボルト）にまで上昇させ、選択されたブロックのワードラインを接地させることで消去される。ソースラインとビットラインはフローティング（浮遊）状態にある。読み出し及びベリファイ動作では、選択ゲート（ＳＧＤ、ＳＧＳ）と未選択のワードライン（例えばＷＬ０、ＷＬ１、ＷＬ２）を読み出しパス電圧（例えば４．５ボルト）にまで上昇させることで、トランジスタがパスゲートとして動作できるようにしている。選択されたワードライン（例えばＷＬ２）には所定の電圧が加えられ、そのレベルは読み出し動作及びベリファイ動作の各々に対して指定されている。そのため、注目しているメモリセルの閾電圧がそのようなレベルに達したかどうかを判断することができる。前述のメモリデバイスの動作は従来技術でよく知られている。
【００３６】
図１にはさらに、制御入力に応答して１つ又は複数の組込み検査の動作を制御する組込み自己検査（built-in self test:ＢＩＳＴ）回路が示されている。以下に、ＢＩＳＴ回路とその機能の多くの実施形態を説明する。図１に示す例では、ＢＩＳＴ回路を、組込み型のバーンイン検査を提供するものとして説明している。この検査は、デバイス内の物理的欠陥を明らかにする。しかし、ＢＩＳＴ回路は、０−１検査、チェックボード検査、列及びバー、スライディング対角線、Ｗａｌｋｉｎｇ−１及び０及びマーチ検査（walking 1's and 0's and the march test）を含むあらゆるメモリ障害検査が可能である点に留意されたい。メモリデバイスでは、結果ブロックにこうした検査の結果を書き込むことで、以下で説明するように、工程の後の時点でこの結果を評価することができる。
【００３７】
図１には、ウェーハバーンイン工程を実行するためのＢＩＳＴ回路の２つの異なる構成（５００−１、５００−２）が示されている。参照番号５００−１で示される第１構成では、ＢＩＳＴ回路は制御装置１３８に結合されたものとして示されている。ＢＩＳＴ回路５００−１は制御装置１３８に接続されており、システムの様々な構成部に検査電圧を印加させる指令を制御装置に与える。ＢＩＳＴの第２構成５００−２は、例えば命令回路１１４、行制御回路１０６、列制御回路１２４、ｐウェル制御回路１０８、及び／又はｃソース制御回路１１０に直接に結合されていてよい。ＢＩＳＴ回路（５００−１、５００−２）の２つの例を示したが、本発明で必要なのは２つの回路の一方のみであることが理解されるだろう。ＢＩＳＴ回路で実行できる特定のバーンイン検査は、本発明の具体化と、バーンイン検査を受けるデバイスとにより異なる。検査を受けるデバイスにどういったバーンイン負荷が望ましいかに従って、その他のＢＩＳＴ回路構成と、デバイスへの接続が必要となることもある。
【００３８】
本発明によれば、ＢＩＳＴ回路のための電力と制御信号がＲＦ信号によって供給される。このＲＦ信号は、検査中のデバイス上でＲＦアンテナによって受信され、復調器回路によって変換される。図１、図２で説明したようなメモリシステムは、ウェーハ上のそれぞれのダイに形成される。一実施形態では、ＲＦ信号は、ウェーハダイ・スクライブライン内に形成されたスクライブラインアンテナによって受信される。別のアンテナ構成の実施形態を本発明に使用することもでき、以降でこれについて説明する。被検査デバイス及び検査システムの設計に応じて、ＢＩＳＴ回路は任意の構成数と複雑性を有することが可能であることを理解されたい。
【００３９】
図３は、マトリクス配列した複数のダイ３１０、ダイマトリクスの列群に配置された複数の垂直スクライブラインＸと、ダイマトリックスの行群に配列された複数の水平スクライブラインＹを示す。スクライブラインは、半導体ウェーハにスクライブ（すじ入れ）して個々のダイに分断するために利用される。典型的な半導体製造工程では、スクライブラインＸ、Ｙは隣接したダイと関連しており、さらにこの隣接したダイのための検査回路を装備してよい。スクライブライン内に金属層を形成することもでき、本発明によれば、以降で説明するように、本発明ではこの金属層を使用して、ＲＦ信号をＢＩＳＴ回路に供給するために使用するアンテナを形成している。
【００４０】
ウェーハ３００は、検査回路領域３２０を設けたものとして示されている。しかし、本発明の少なくとも一実施形態では、検査回路領域３２０は必ずしも必要ない。そのような実施形態では、検査回路領域３２０にさらに多くのダイを設けることができる。
【００４１】
ＢＩＳＴ回路はウェーハ上で、例えば検査回路領域３２０内に、あるいは図４Ａ〜図４Ｃの多様な実施形態に示すように各ダイ３１０に関係させて設けることができる。本発明によれば、ＢＩＳＴ回路内に任意数の物理検査又は回路検査の制御が備えられる。
【００４２】
図４Ａは、ＢＩＳＴ回路５００の別の配置を示し、この配置では、ＢＩＳＴ回路はダイ３１０の回路領域内に設けられている。ＢＩＳＴ回路５００は、スクライブライン領域内に配置したＲＦアンテナ４１０に接続している。ＲＦアンテナは、制御装置（不図示）からＢＩＳＴ回路５００に「無線」送信された検査命令と電力を結合するべく機能する。本発明のこの新規な特徴では、より大きな電位スループットを与えることにより、電力と制御信号を被検査ウェーハにどのように接続させるか（例えば犠牲層や相互結合を利用して）という従来技術における問題を解決している。
【００４３】
多数のダイに対して１つのアンテナを設けてよく、またはダイ１つに１つずつとして複数のアンテナを設けてもよい。図４Ａは、垂直スクライブラインＹ内に配置された個別のアンテナと、被検査ダイの回路領域に設けられた回路５００を示す。図４Ｂは本発明のさらなる別形態を示す。ここでは、ダイ毎に設けられた各アンテナ４１０を隣接するスクライブライン内に配置でき、同様に、ＢＩＳＴ回路５００をダイに関連した垂直スクライブライン内に配置することができる。図４Ｃはさらに異なる別形態を示す。ここでは、隣接しているダイ内部の隣接した２つのＢＩＳＴ回路５００で１つのアンテナ４１０を共有する。ひとつのアンテナ４１０を共有する回路５００の数はいくつであってもよいことを理解されたい。さらに、検査回路領域内に１つ又は複数のアンテナを設け、１つ又は複数の各ダイに関連付けられた個々のＢＩＳＴ回路でこれを共有することもできる。
【００４４】
図４Ａ〜図４Ｃでは、アンテナ４１０をコイル記号で示している。アンテナは誘電構造の２次巻き線として機能するため、その構造はこれを通過する信号に特化したものでなければならない。一実施形態では、アンテナ４１０を、スクライブライン内の多数の金属層を用いて構成することができる。図４Ｄは、基板４３０と接続された相互接続構造４２０によって接続している一連の金属層４１２、４１４、４１６のスクライブラインに沿った側面図を示す。この実施形態では、各金属層がアンテナの一巻きとして機能することで、アンテナが誘電作用によりＲＦエネルギを受信できる。アンテナ４１２は基板接続部４３５によってＢＩＳＴ回路に接続している。一実施形態では、アンテナは、スクライブラインの上部５つの金属層で実現された６つの巻きから成る。アンテナの一例として、２００１年７月発行のIEEE Journal, Solid-State Circuits誌、Ｖｏｌ．３６、７号、１１０１〜１１０７ページに記載の、Bouvier, Renaudin, Vivet共著による「A New Contactless Smartcard IC using On-Chip Antenna and an Asynchronous Micro-Controller」に提示された示唆に従って形成したアンテナが挙げられる。その全ての内容はこの明細書中に参照により援用される。この例では、ダイの長さは４ｍｍ、アンテナの範囲は約１．５ｍｍ２である。しかし、多くのアンテナの実施形態が本発明への使用に適している。図４Ｅは、ひとつの金属層アンテナ４５０を斜視図にて示す。本発明への使用に適した様々なアンテナの実施形態は、２００２年のCambridge University Press、Thomas H. Lee著「The design of CMOS Radio-Frequency Integrated Circuits」から得ることができる。
【００４５】
アンテナはよく知られた方法を用いたＲＦ信号の受信に適しているが、電力と制御信号はＢＩＳＴ回路によって復号化及び使用される必要がある。
【００４６】
図５は、例示的なＢＩＳＴ回路の機能ブロック線図である。ＢＩＳＴ回路は、アンテナ４１０に接続したＲＦインターフェース５１０と、制御装置１３２とインターフェースをとる（接続される）ＢＩＳＴコントローラ、または被検査装置の要素と直接にインターフェースをとる（接続される）ＢＩＳＴコントローラを具備している。コントローラの具体的な構成は本発明の特徴と密接な関係にはなく、その構成は、接続しているデバイスと実行する機能とに応じて異なってよいことが理解されるだろう。最低限、ＢＩＳＴ回路５００は、電力と検査イネーブル制御信号とをＢＩＳＴコントローラに伝達する。このイネーブル信号はＢＩＳＴコントローラ内で予め定義された検査シーケンスを開始させることができる。こうした実施形態では、ＢＩＳＴコントローラは、デバイス内の負荷検査を制御するための情報を記憶する１つまたは複数のレジスタを設けていてよい。より複雑な実施形態では、命令、アドレス指定、及びその他の複雑な命令が前記のインターフェースから送信される。こうした実施形態では、例えば、前記のインターフェースはデバイス内のどの要素を検査するかについてのデータだけでなく、さらにアドレス情報、クロック情報、リセット信号、その他の情報も供給する。そのため、ＲＦインターフェースを用途に応じて比較的単純にしたり、複雑にすることができる。
【００４７】
アンテナ４１０は、電力とデータの両方を、空中で、又はインターフェースコイルからＲＦインターフェースまでの非金属面を介して伝送する誘電連結部として機能する。ＲＦインターフェースは、整流器５１２と復調器５１４を具備してよい。アンテナが受信したＲＦエネルギはフルブリッジ整流器５１２によって直流電圧に変換され、この直流電圧が、ＢＩＳＴコントローラを作動させる。電流が１次コイルを通過する際に２つの異なる周波数によって変調されることで、データが誘電システム内の２次コイルとして機能しているアンテナに送信され、さらに復調器５１４によって復号化される。ＲＦインターフェース５１０が電流を受信する場合、ＲＦインターフェース５１０は伝送された電力を使用してその回路部を始動させる際に、信号復調とデータ復元を同時に実行する。したがってこの工程には、情報と電力の両方をＢＩＳＴ回路に伝送できるという利点がある。一実施形態では、１つまたは複数の電圧出力をＢＩＳＴコントローラに供給するために電圧調整回路部（レギュレータ）５１６を設けることができる。
【００４８】
一実施形態では、ＲＦインターフェースは、Bouvier, Renaudin, Vivet共著による「A New Contactless Smartcard IC using On-Chip Antenna and an Asynchronous Micro-Controller」 (同上)に記載されているようなマイクロコントローラである。ＲＦエネルギは全てチャンバ内に閉じ込められているため、動作に選択するＲＦ周波数は、距離内の最大効率が得られる任意の周波数であってよい。
【００４９】
一実施形態では、アンテナの有効範囲はトランスポンダから最大１ｍであり、４ボー／秒の通信速度で動作する。検査イネーブル信号やこれよりも複雑な情報のようなデータは、ＲＦインターフェースの駆動に必要な電力とともにＲＦ信号に符号化されて、ＲＦインターフェースに供給されてよい。一般に、データの符号化に用いられる最もポピュラーな方法は、非ゼロ復帰（Non-Return to Zero：ＮＲＺ）直接方式、差動二相性方式、及び、二相＿Ｌである。ＮＲＺ方式では、データ符号化は実行されず、１と０はデータディレクトリからクロックされる。例えば、ピーク検出された変調において「Ｌｏｗ」は「０」、「Ｈｉｇｈ」は「１」である。いくつかの異なる形式の差動二相を利用できるが、一般には、データアレイからクロックアウトされたビットストリームが、常に各クロックエッジ上で遷移が生じ、この遷移によりクロック期間の中間で１と０が区別されるように変更される。この方法は、クロック情報をビットストリームに組み込むために使用され、常にクロックエッジにて遷移が生じるため、何らかのエラー修正機能を本来的に提供する。二相＿Ｌは二相符号化の応用であり、常にクロックエッジで遷移が生じるとは限らない。
【００５０】
一実施形態では、復調器５１４は、付加的なデータをＢＩＳＴコントローラへ送信するクロック復元回路を有している。一実施形態では、データ信号は、ＢＩＳＴコントローラにバーンインシーケンスのような所定の検査シーケンスを開始するよう命令する「イネーブル組込み検査」信号のように可能な限り基本的なものあってよい。あるいは、データをより複雑にして、ＢＩＳＴ回路に内蔵されたＤＡＣに対する命令や、検査のための行又はワードラインを選択するためのアドレス情報や、ＢＩＳＴコントローラのより複雑な機能を実現するための命令を含むようにしてもよい。一実施例では、イネーブル信号はデータライン上でＲＦインターフェースから出力される。バーイン方法とＢＩＳＴコントローラの多くの実施形態について以下で説明する。米国特許出願第６，１６９，６９４号、第６，３５２，８６８号には例示的なＢＩＳＴ制御回路が示されており、両出願の全体は本願明細書に参照により援用される。これ以外の応用も可能である。ＢＩＳＴ内で特定のデバイス制御信号に応答する様々なモードのプログラムを許容できるように、回路内ＤＡＣを設けることができる。
【００５１】
図６は、本発明を適用したウェーハレベル組込みを実行する方法を例示する。バーンイン検査を実行している一実施形態では、ＭＩＬ−ＳＴＤ−８８３−Ｅ又はＪＥＳＤ２２−Ａ１０８−Ｂ（JEDEC Standard Temperature, Bias and Operating Life）のような仕様書に関連して記述されているようなバーンイン検査に適したあらゆる方法が適当である。こうした各規格の使用目的は、デバイス動作条件を加速された方法でシミュレーションすることで、半導体デバイスへのバイアス条件と温度の経時的な影響を特定することである。各タイプの技術またはデバイスに対して異なる特定の方法を適用することができる。
【００５２】
図６に示すように、ステップ６１０では、複数のダイを有するウェーハを加熱または冷却した環境に入れる。以下に、あるタイプのデバイスのための特定のバーンイン検査の例を詳細に示す。一般にこの検査部分では、様々な時間間隔でデバイスを加熱しながら、その後のバーンイン工程部分を実施する。ステップ６２０では、回路負荷が開始される。被検査デバイスに応じて、デバイスの様々な要素に負荷を付加するために異なる電圧を印加することができる。一般に、こうした負荷の印加は全てステップ６１０で与えられる温度にて実施される。様々な検査を、デバイスをチャンバから取り出す前に、異なる要素に対して実施することができる。次に、ステップ６３０にてプローブ検査を実行し、デバイスの障害を検出する。一般に、プローブ検査は、障害を検知する自動検査機器を使用して行われる。ステップ６４０にて、障害の発生が検知されたウェーハが修復または廃棄される。次に、ステップ６５０にてウェーハをダイシングし、ステップ６６０にてパッケージングする。ステップ６７０にて、ウェーハは出荷可能な状態となる。修復は、ウェーハレベル又はダイレベルにて実施することができ、この場合にはステップ６４０へ続く。
【００５３】
図７Ａは、本発明によるウェーハレベル・バーンイン工程を実行するための例示的な装置を示す。装置７００は入口ポート７１５と、出口ポート７２５と、ウェーハを装置７００内外へ移動させる機構７３５と、装置内のウェーハ３００の周囲温度を制御する加熱源又は冷却源７１０を備えていてよい。一実施形態では、入力ポート７１５と出口ポート７２５は物理的に同一のポートであってよい。本発明には、様々なタイプの搬送機構や、様々なタイプの加熱源又は冷却源を適用することができる。装置７００は、検査制御装置７３０から電力と信号を送信するＲＦトランスポンダコイル７２０を備えている。コイル７２０は、装置内のウェーハ（一つ又は複数）上のアンテナと通信するように配置した１つ又は複数のコイルと１つ又は複数の巻き線とを備えており、これによって装置内のウェーハ上でバーンインを開始させることができる。検査制御装置７３０は、変調したＲＦ信号をコイル７２０に供給するために、信号生成器とデータ符号化装置を備えている。検査制御装置７３０を制御するユーザインターフェース７４０を備えることも好適である。
【００５４】
ウェーハ３００は、搬送機構上に載置され、装置の投入端部から排出端部までの検査工程を移動させられる。一実施形態では、本システムは、ＲＦを内在したエッチングチャンバと類似したもの、または図７に示すベルトタイプの乾燥コンベヤである。
【００５５】
図７Ｂは、本発明による組込み検査を実行するための第２の例示的な装置を示す。チャンバは、真空チャンバと、真空ポンプ１２と、ソースＲＦ（ＳＲＦ）生成器３２とを装備した高密度プラズマ（ＨＤＰ）ＣＶＤシステムのようなシングルウェーハＲＦチャンバであってよい。通常、成膜時のガス及び液体がガスソースから供給され、このガスがチャンバ１０内のペデスタル４４上に配置した基板４５に散布される。ソースＲＦ生成器からコイルアンテナ２６に印加されたＲＦエネルギによって、成膜時のガスの誘導結合プラズマを基板４５付近に形成できる。本発明によれば、検査期間中に、ソースＲＦ生成器をチャンバ内のウェーハ上のＢＩＳＴ回路と連動させるのに適したＲＦ信号を供給するように変更することができる。
【００５６】
図８に、本発明によるＲＦウェーハレベル・バーンイン工程を例示する。特定のバーンイン工程は検査対象の技術に特化したものであるが、一例では、ステップ６１０においてステップ６２１、６２２を、又、ステップ６２０においてステップ６２３〜６２８を実行できることが理解されるだろう。まずステップ６２１にて、バーンインの実行対象であるデバイスが形成されたウェーハが検査チャンバ内に配置される。次にステップ６２２にて、装置内で周囲温度制御が開始される。一実施形態では、バーンインを実行する温度は約摂氏１２５度である。ステップ６２３では、検査制御装置の制御下にてＲＦ電力と制御情報がコイル７２０に供給され、装置内のウェーハ３００のアンテナへ送信される。
【００５７】
ステップ６２３〜６２８は、ウェーハにおいて実行される。ステップ６２４では、ウェーハ上のＲＦインターフェースが電力及び制御信号を検出する。電力信号が復号器回路部に給電されると、復号器回路部で検査制御装置からの制御信号が解釈され、その信号がＢＩＳＴコントローラ５１８へ送られる。ステップ６２５にて、ＢＩＳＴコントローラがバーンイン自己検査モードを開始する。上述したように、バーンイン自己検査モードは、検査制御装置からのイネーブル信号、あるいは被検査デバイス上の要素に特定の電圧を印加せよとの命令に応答して開始される。次に、ステップ６２６〜６２８にて複数のバーンイン検査が実行される。一実施形態では、ステップ６２６〜６２８はコントローラ５１８によって自動実行される。別の実施形態では、特別に検査制御装置７４０から供給された制御信号に従って実行される。
【００５８】
図２を参照すると、チップ設計者がメモリアレイ内の各ワードライン（ＷＬ）に接続された高圧トランジスタの検査を望んでいる１つの例では、ステップ６２６〜６２８は表１に示す検査電圧を印加するステップを備えていてよく、この場合、表内の各行は夫々のステップ６２６〜６２８を表す。
【表１】
2008526031.tif 000003
【００５９】
前記の表では、ステップ６２６、６２７にて、図２の回路内のＨＶトランジスタのゲート酸化物の負荷検査を実施する。ステップ６２８では、図２中には図示しない周辺回路の検査を実施する。上述の負荷条件は代表例であり、任意数の条件の組を設けることが可能である。典型的なバーンインシーケンスは数分から数時間又は数日継続することができ、１つのメモリデバイスの全バーンイン検査のシーケンスの合計は例えば約数時間継続する。
【００６０】
本発明のさらに別の態様では、バーンインシーケンスの後に、新規のウェーハ加工シーケンスを実施してよい。ＢＩＳＴ工程を用いたウェーハ加工では、独特で堅牢な製品が得られる。本発明は、特注のウェーハ全体用のプローブカードを必要としない。一般に、こうしたプローブカードは、製造工程を経るそれぞれのウェーハタイプ毎に製造されるため、多額な費用がかかってしまう。本発明では、電力及び制御信号を被検査デバイスへ伝送する非接触型のメカニズムを使用することで、この過剰な費用を排除する。さらに、バーンインではウェーハへの物理的接続が必要ないため、ウェーハの検査装置内外へのより迅速な搬送によって能力の向上が可能である。
【００６１】
本発明のさらに別の態様では、組込み検査の達成に必要な信号はダイ１つにつき３〜４つである。こうした信号はＲＦ信号によって送信できるので有利である。
【００６２】
上述の本発明の詳細な説明は、例示及び説明の目的で提示されたものである。これは、網羅的でなく、又、上記に開示された形態に本発明を制限することを意図するものではない。上記の示唆を考慮した多くの改良及び応用が可能である。上記の実施形態は、当業者が本発明を様々な実施形態において考えられる特定の使用に適した様々な改良を加えて利用できるように、本発明の原理とその実用的な用途を最良に説明するものとして選択された。本発明の技術的範囲は、添付された特許請求の範囲によって定義されるものとする。
【図面の簡単な説明】
【００６３】
【図１】本発明の様々な態様を実現する不揮発性メモリシステムの一実施形態のブロック線図である。
【図２】メモリアレイ構成の一例を示す。
【図３】複数のダイが形成された半導体ウェーハの平面図を示す。
【図４Ａ】図３に示したダイの１つのコーナ部分の拡大図を示す。
【図４Ｂ】図３のウェーハの一部の拡大図であり、スクライブライン内に設けられたＢＩＳＴ回路とこれに付随するアンテナが示されている。
【図４Ｃ】図３のウェーハの一部の拡大図であり、隣接するダイのＢＩＳＴ回路が、スクライブライン内に設けられたアンテナを共有する構成を示している。
【図４Ｄ】スクライブライン内に形成されたアンテナの側面図である。
【図４Ｅ】単層アンテナの斜視図である。
【図５】本発明に基づいて形成されたＢＩＳＴ回路のブロック線図である。
【図６】本発明による例示的な製造工程のフローチャートである。
【図７Ａ】図８に示す工程を実行するための例示的な装置の図である。
【図７Ｂ】図８に示す工程を実行するための別の例示的な装置の図である。
【図８】本発明によるバーンイン工程を例示するフローチャートである。
【図１】
2008526031.tif 000004
【図２】
2008526031.tif 000005
【図３】
2008526031.tif 000006
【図４Ａ】
2008526031.tif 000007
【図４Ｂ】
2008526031.tif 000008
【図４Ｃ】
2008526031.tif 000009
【図４Ｄ】
2008526031.tif 000010
【図４Ｅ】
2008526031.tif 000011
【図５】
2008526031.tif 000012
【図６】
2008526031.tif 000013
【図７Ａ】
2008526031.tif 000014
【図７Ｂ】
2008526031.tif 000015
【図８】
2008526031.tif 000016
【手続補正書】
【提出日】平成19年8月24日(2007.8.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ウェーハレベル検査シーケンスを実行する方法であって、
検査チャンバ内にウェーハを供給するステップと、
電力及び検査開始信号を、無線信号を介してウェーハに出力するステップと、を備えることを特徴とする方法。
【請求項２】
前記検査はバーンイン検査であることを特徴とする請求項１に記載の方法。
【請求項３】
前記供給するステップは、複数のウェーハを前記検査チャンバ内に供給するステップを含み、前記出力するステップは前記複数のウェーハへ出力するステップを含むことを特徴とする請求項１に記載の方法。
【請求項４】
前記出力するステップは、ウェーハ上でのデバイス負荷検査シーケンスを開始する信号を出力するステップを含むことを特徴とする請求項１に記載の方法。
【請求項５】
前記信号は、検査イネーブル信号であることを特徴とする請求項１に記載の方法。
【請求項６】
前記出力するステップは、前記検査開始信号を符号化するステップを含むことを特徴とする請求項４に記載の方法。
【請求項７】
前記信号はウェーハ上の特定の要素に電圧を印加する命令を含むことを特徴とする請求項４に記載の方法。
【請求項８】
前記出力するステップは、前記チャンバ内でＲＦ信号を生成するステップを備えることを特徴とする請求項１に記載の方法。
【請求項９】
前記方法はさらに、前記チャンバ内でウェーハを加熱するステップを含むことを特徴とする請求項１に記載の方法。
【請求項１０】
前記方法はさらに、前記ウェーハ上に設けられたデバイスに結合された組込みバーンイン検査回路を前記ウェーハ上に提供するステップを含むことを特徴とする請求項１に記載の方法。
【請求項１１】
半導体ウェーハであって、
ウェーハ上のデバイスに結合された少なくとも１つの組込み検査制御回路と、
ＢＩＳＴ回路に電力及びデータ信号を供給するべく結合されたＲＦインターフェースと、を備えることを特徴とする半導体ウェーハ。
【請求項１２】
前記ウェーハ内に複数のデバイスが形成されており、前記ウェーハ上の各デバイスに組込み検査制御回路が備えられていることを特徴とする請求項１１に記載の半導体ウェーハ。
【請求項１３】
各検査制御回路は前記デバイス内に組み込まれていることを特徴とする請求項１２に記載の半導体ウェーハ。
【請求項１４】
各検査制御回路は、前記ウェーハの検査回路領域内に備えられており、前記複数のデバイスの少なくとも１つにコネクタによって結合されていることを特徴とする請求項１２に記載の半導体ウェーハ。
【請求項１５】
複数のデバイスが前記ウェーハ上に備えられており、前記少なくとも１つの組込み検査制御回路が、前記ウェーハの検査回路領域内に備えられており、少なくとも１つのデバイスにコネクタによって接続されていることを特徴とする請求項１１に記載の半導体ウェーハ。
【請求項１６】
前記ＲＦインターフェースに結合されたアンテナをさらに含むことを特徴とする請求項１１に記載の半導体ウェーハ。
【請求項１７】
前記ウェーハ上に複数のデバイスが備えられており、前記複数のデバイスの各々に少なくとも１つのアンテナが関連付けられていることを特徴とする請求項１６に記載の半導体ウェーハ。
【請求項１８】
前記アンテナの少なくとも１つが、前記ダイを囲んでいるスクライブライン内に備えられていることを特徴とする請求項１７に記載の半導体ウェーハ。
【請求項１９】
前記ＲＦインターフェースが、電力整流器を含んでいることを特徴とする請求項１１に記載の半導体ウェーハ。
【請求項２０】
前記ＲＦインターフェースが、復調器を含んでいることを特徴とする請求項１１に記載の半導体ウェーハ。
【請求項２１】
各組込み制御回路が、少なくとも１つの予め定義された負荷条件を含むことを特徴とする請求項１１に記載の半導体ウェーハ。
【請求項２２】
各ＢＩＳＴが、複数の予め定義された負荷条件を含むことを特徴とする請求項２１に記載の半導体ウェーハ。
【請求項２３】
前記予め定義された負荷条件は、前記ＲＦインターフェースに供給されたデータ信号によって使用可能となることを特徴とする請求項２１に記載の半導体ウェーハ。
【国際調査報告】
2008526031.tif 000017
2008526031.tif 000018
2008526031.tif 000019
2008526031.tif 000020
2008526031.tif 000021