(57)【要約】  キャパシタンスが蓄積ノードと行選択トランジスタとの間に結合される画素セル。この画素セルは、リセット・トランジスタの動作の間の読出タイミング・シーケンスを利用して、リセット電圧を高める。
2008511255.tif 000002
【特許請求の範囲】
【請求項１】
イメージング装置用の画素回路であって、
集積期間中に電荷を生成する光センサと、
前記光センサから生成された前記電荷を受け取る蓄積ノードと、
前記蓄積ノードでの電荷信号を出力電圧に変換する、前記蓄積ノードに結合された出力トランジスタと、
前記蓄積ノードにリセット電圧を印加するリセット・トランジスタと、
前記画素回路が前記出力電圧を出力することを選択的に可能にする、前記出力トランジスタに結合された行選択トランジスタと、
前記行選択トランジスタがアクティブ化されているときに前記リセット・トランジスタによって前記蓄積ノードに印加されるリセット電圧を高める、前記行選択トランジスタと前記蓄積ノードとの間の容量結合と
を備える画素回路。
【請求項２】
前記出力トランジスタが前記蓄積ノードでの前記電荷に基づいて出力信号を供給する、請求項１に記載の回路。
【請求項３】
前記光センサから前記蓄積ノードに電荷を転送する、前記光センサに接続された転送トランジスタをさらに備える、請求項１に記載の回路。
【請求項４】
前記行選択トランジスタが、電圧源と前記出力トランジスタのドレインとの間に結合される、請求項１に記載の回路。
【請求項５】
前記容量結合が、前記蓄積ノードと前記行選択トランジスタのソースとの間に接続されたキャパシタを備える、請求項４に記載の回路。
【請求項６】
前記行選択トランジスタが、前記出力トランジスタと出力信号線との間に結合される、請求項１に記載の回路。
【請求項７】
前記容量結合が、前記蓄積ノードと前記行選択トランジスタのゲートとに接続される、請求項１に記載の回路。
【請求項８】
前記画素回路に動作電圧を供給する、前記行選択トランジスタのドレインと前記リセット・トランジスタのドレインとに結合された電圧源をさらに備える、請求項１に記載の回路。
【請求項９】
イメージング装置用のイメージング回路であって、
光によって生成された電荷を受け取る蓄積ノードと、
前記蓄積ノードでの電荷信号を出力電圧に変換する、前記蓄積ノードに結合された出力トランジスタと、
前記蓄積ノードにリセット電圧を印加するリセット・トランジスタと、
前記出力電圧を選択的に供給する、前記出力トランジスタに結合された選択トランジスタと、
前記選択トランジスタがアクティブ化されているときに前記リセット・トランジスタによって前記蓄積ノードに印加されるリセット電圧を高める、前記行選択トランジスタと前記蓄積ノードとの間の容量結合と
を備えるイメージング回路。
【請求項１０】
前記出力トランジスタが前記蓄積ノードでの前記電荷に基づいて出力信号を供給する、請求項９に記載の回路。
【請求項１１】
前記選択トランジスタが、電圧源と前記出力トランジスタのドレインとの間に結合される、請求項９に記載の回路。
【請求項１２】
前記容量結合が、前記蓄積ノードと前記選択トランジスタのソースとに接続されたキャパシタを備える、請求項１１に記載の回路。
【請求項１３】
前記選択トランジスタが、前記出力トランジスタと出力信号線との間に結合される、請求項９に記載の回路。
【請求項１４】
前記容量結合が、前記蓄積ノードと前記選択トランジスタのゲートとに接続されたキャパシタを備える、請求項１３に記載の回路。
【請求項１５】
イメージング・デバイス用の画素回路であって、
集積期間中に電荷を生成する光センサと、
前記光センサから前記生成された電荷を受け取る蓄積ノードと、
前記画素回路が出力電圧を出力することを選択的に可能にする、出力トランジスタに結合された行選択トランジスタと、
前記蓄積ノードにリセット電圧を印加する、前記蓄積ノードに結合されたリセット・トランジスタと、
前記リセット・トランジスタによって印加される前記リセット電圧とは別々の追加電圧を前記蓄積ノードに印加する回路と
を備える画素回路。
【請求項１６】
蓄積された電荷を前記蓄積ノードから読み出し、前記蓄積ノードでの前記電荷に基づいて出力信号を供給する読出回路をさらに備える、請求項１５に記載の回路。
【請求項１７】
前記光センサから前記蓄積ノードに電荷を転送する、前記光センサに接続された転送トランジスタをさらに備える、請求項１５に記載の回路。
【請求項１８】
前記生成された電荷を出力電圧に変換する、前記蓄積ノードに結合された出力トランジスタをさらに備える、請求項１５に記載の回路。
【請求項１９】
イメージング・デバイス用の画素回路であって、
集積期間中に電荷を生成する光センサと、
前記光センサから前記生成された電荷を受け取る蓄積ノードと、
前記蓄積ノードにリセット電圧を印加するリセット・トランジスタと、
前記蓄積ノードのリセット電圧を読み出す読出回路であって、前記画素回路が出力電圧を出力することを選択的に可能にする行選択トランジスタを含む、読出回路と、
前記行選択トランジスタと前記蓄積ノードとの間に結合されたキャパシタと
を備える画素回路。
【請求項２０】
前記キャパシタが、前記行選択トランジスタのソースと前記蓄積ノードとの間に結合される、請求項１９に記載の回路。
【請求項２１】
前記キャパシタが、前記行選択トランジスタのゲートと前記蓄積ノードとの間に結合される、請求項１９に記載の回路。
【請求項２２】
前記光センサから前記蓄積ノードに電荷を転送する、前記光センサに接続された転送トランジスタをさらに備える、請求項１９に記載の回路。
【請求項２３】
画素アレイであって、前記アレイのうちの少なくとも１つの画素が、
集積期間中に電荷を生成する光センサと、
前記光センサから前記生成された電荷を受け取る蓄積ノードと、
前記蓄積ノードでの電荷信号を出力電圧に変換する、前記蓄積ノードに結合された出力トランジスタと、
前記蓄積ノードにリセット電圧を印加するリセット・トランジスタと、
前記がトランジスタを出力することを選択的に可能にする、前記出力トランジスタに結合された行選択トランジスタと、
前記行選択トランジスタがアクティブ化されているときに前記リセット・トランジスタによって前記蓄積ノードに印加されるリセット電圧を高める、前記行選択トランジスタと前記蓄積ノードとの間の容量結合と
を備える、画素アレイ
を備える集積回路。
【請求項２４】
前記光センサから前記蓄積ノードに電荷を転送する、前記光センサに接続された転送トランジスタをさらに備える、請求項２３に記載の回路。
【請求項２５】
前記行選択トランジスタが、電圧源と前記出力トランジスタのドレインとの間に結合される、請求項２３に記載の回路。
【請求項２６】
前記容量結合が、前記蓄積ノードと前記行選択トランジスタのソースとの間に接続されたキャパシタを備える、請求項２５に記載の回路。
【請求項２７】
前記行選択トランジスタが、前記出力トランジスタと出力信号線との間に結合される、請求項２３に記載の回路。
【請求項２８】
前記容量結合が、前記蓄積ノードと前記行選択トランジスタのゲートとに接続されたキャパシタを備える、請求項２３に記載の回路。
【請求項２９】
前記画素回路に動作電圧を供給する、前記行選択トランジスタのドレインと前記リセット・トランジスタのドレインとに結合された電圧源をさらに備える、請求項２３に記載の回路。
【請求項３０】
プロセッサと、
前記プロセッサに結合された画素のアレイを備えるイメージング装置であって、各画素が、
集積期間中に電荷を生成する光センサと、
前記光センサから前記生成された電荷を受け取る蓄積ノードと、
前記蓄積ノードでの電荷信号を出力電圧に変換する、前記蓄積ノードに結合された出力トランジスタと、
前記蓄積ノードにリセット電圧を印加するリセット・トランジスタと、
前記出力トランジスタを選択的にイネーブルする、前記出力トランジスタに結合された行選択トランジスタと、
前記行選択トランジスタがアクティブ化されているときに前記リセット・トランジスタによって前記蓄積ノードに印加されるリセット電圧を高める、前記行選択トランジスタと前記蓄積ノードとの間に結合された容量結合と
を含む、イメージング装置と
を備えるイメージング・システム。
【請求項３１】
前記光センサから前記蓄積ノードに電荷を転送する、前記光センサに接続された転送トランジスタをさらに備える、請求項３０に記載のシステム。
【請求項３２】
前記行選択トランジスタが、電圧源と前記出力トランジスタのドレインとの間に結合される、請求項３０に記載のシステム。
【請求項３３】
前記容量結合が、前記蓄積ノードと前記行選択トランジスタのソースとの間に接続されたキャパシタを備える、請求項３２に記載のシステム。
【請求項３４】
前記行選択トランジスタが、前記出力トランジスタと出力信号線との間に結合される、請求項３０に記載のシステム。
【請求項３５】
前記容量結合が、前記蓄積ノードと前記行選択トランジスタのゲートとに接続されたキャパシタを備える、請求項３０に記載のシステム。
【請求項３６】
前記画素回路に動作電圧を供給する、前記行選択トランジスタのドレインと前記リセット・トランジスタのドレインとに結合された電圧源をさらに備える、請求項３０に記載のシステム。
【請求項３７】
フォトチャージ（光電荷―photocharge―）から生成された信号の入手方法であって、
光によって生成された電荷を受け取るように適応された蓄積ノードを所定の電圧状態にリセットすることと、
前記蓄積ノードが前記所定の状態で、高められたリセット電圧を作るために前記蓄積ノードに追加電圧を加えることと、
リセット・レベル出力信号として、前記蓄積ノードとして前記高められたリセット電圧を読み出すことと、を含む方法。
【請求項３８】
集積期間中に光センサを用いて電荷を生成し、前記生成された電荷を前記蓄積ノードに印加する動作をさらに含む、請求項３７に記載の方法。
【請求項３９】
前記蓄積ノードに結合されたキャパシタに電荷を蓄積する動作をさらに含み、前記キャパシタが、前記蓄積ノードに前記追加電圧を加えるのに使用される、請求項３７に記載の方法。
【請求項４０】
前記追加電圧が、画素の行選択トランジスタをターン・オンすることに応じて加えられる、請求項３７に記載の方法。
【請求項４１】
前記光センサによって生成された電荷を前記蓄積ノードに選択的に転送することをさらに含む、請求項３６に記載の方法。
【請求項４２】
画素セルからリセット信号を読み取る方法であって、
前記光センサによって生成された電荷を受け取る電荷蓄積ノードをリセット・レベルにリセットすることと、
前記蓄積ノードが前記リセット・レベルにある状態で、前記画素セルから信号を出力するために行選択トランジスタをターン・オンすることと、
前記リセット・レベルをリセット・レベル出力信号として読み出すことであって、前記行選択トランジスタをターン・オンすることと前記蓄積ノードの前記リセットとの間のタイミング関係が、前記リセット・レベル出力信号を高める、読み出すことと、を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的にはイメージャ画素の制御と動作との改善に関する。
【背景技術】
【０００２】
電荷結合素子（ＣＣＤ―Charge Coupled Device―）アレイ、相補型の金属酸化物半導体（ＣＭＯＳ―Complementary Metal Oxide Semiconductor―）アレイ、ＣＣＤの特徴とＣＭＯＳの特徴との両方を組み合わせたアレイ、およびハイブリッド赤外線焦点面アレイ（ＩＲ−ＦＰＡ―InfRared Focal-Plane Arrays ―）など、さまざまなイメージャ回路が提案されてきた。普通のアレイは、通常は「画素」と称する光を感知する素子と、画素によって感知された光を示す信号を出力する読出回路網とを有する。
【０００３】
たとえば、ＣＭＯＳイメージャは、画素セルの焦点面アレイを含み、各セルは、基板のドーピングされた領域で光によって生成される電荷を作る、基板の上に横たわる光検出器（たとえば、フォトゲート（光ゲート―photogate―）、光伝導体、またはフォトダイオード（光ダイオード―photodiode―））を含む。読出回路は、画素セルごとに設けられ、少なくともソース・フォロワ・トランジスタと、ソース・フォロワ・トランジスタを列出力信号線に結合する行選択トランジスタとを含む。画素セルは、通常、ソース・フォロワ・トランジスタのゲートに接続された蓄積領域も有する。光検出器によって生成される電荷は、蓄積領域に送られる。イメージャには、光検出器から蓄積領域に電荷を転送するトランジスタと、電荷転送の前に蓄積領域を所定の電荷レベルにリセットするもう１つのトランジスタとを含めることもできる。
【０００４】
図１は、ＣＭＯＳイメージャ装置９０８のブロック図を示し、この装置は各画素セルが上で説明したように構成されている、または、他の既知の画素セル回路と同様に構成されている画素アレイ２００を有する。画素アレイ２００は、所定の個数の列と行と（図示せず）に配置された複数の画素を備える。アレイ２００内の各行の画素は、行選択信号線によってすべてが同時にターン・オンされ、各列の画素は、各々の列選択信号線によって選択的に出力される。複数の行信号線と列信号線とが、アレイ２００全体について設けられる。行信号線は、行アドレス・デコーダ２２０に応じて行ドライバ２１０によって選択的に次々にアクティブ化される。列選択信号線は、列アドレス・デコーダ２７０に応じて列ドライバ２６０によって、行アクティブ化ごとに選択的に次々にアクティブ化される。したがって、行アドレスと列アドレスとは、画素ごとに提供される。
【０００５】
ＣＭＯＳイメージャ９０８は、制御回路２５０により操作され、制御回路２５０は、画素読出に適当な行信号線と列信号線とを選択するためにアドレス・デコーダ２２０および２７０を制御する。制御回路２５０は、行ドライバ回路網２１０さらに列ドライバ回路網２６０をも制御し、その結果、行ドライバ回路網２１０と列ドライバ回路網２６０とは、選択された行信号線と列信号線との駆動トランジスタに駆動電圧を印加するようになる。画素出力信号は、通常、蓄積領域がリセット・トランジスタによってリセットされるときに、その蓄積領域から取り去られる画素リセット信号Ｖrstと、光によって生成された電荷が蓄積領域に転送された後にその蓄積領域から取り去られる画素イメージ信号Ｖsigとを含んでいる。Ｖrst信号とＶsig信号とは、サンプル・アンド・ホールド回路２６５によって読み取られ、差動増幅器２６７によって減算されて、画素ごとの差分信号Ｖrst−Ｖsigを生成する。Ｖrst−Ｖsigは、画素に入射する光の量を表す。この差分信号は、アナログ−ディジタル変換器２７５によってディジタル化される。ディジタル化された画素信号は、画像処理プロセッサ２８０に供給されて、ディジタル画像出力を形成する。ディジタル化と画像処理とは、イメージャ・チップに置くか、このチップの外に置くことができる。いくつかの配置で、差分信号Ｖrst−Ｖsigは、差動アナログ−ディジタル変換器によって差動信号として増幅され、直接にディジタル化されることができる。
【０００６】
図２は、４トランジスタ（４Ｔ）ＣＭＯＳイメージャ画素セル１００を示す。画素セル１００は、転送トランジスタ１０４に接続されたフォトダイオード１０２を含む。転送トランジスタ１０４は蓄積領域１０８にも接続される。リセット・トランジスタ１０６と、キャパシタ１０７と、ソース・フォロワ・トランジスタ１１０のゲートとが、蓄積領域１０８に接続される。行選択トランジスタ１１２は、ソース・フォロワ・トランジスタ１１０に接続される。画素セル１００のアクティブ要素は、（１）フォトダイオード１０２による光から電荷への変換と、（２）リセット・トランジスタ１０６による蓄積領域への電荷の転送の前の蓄積領域の既知の状態へのリセットと、（３）転送トランジスタ１０４による蓄積領域１０８への電荷の転送と、（４）行選択トランジスタ１１２による読出のためのセル１００の選択と、（５）ソース・フォロワ・トランジスタ１１０による、蓄積領域１０８に存在する電荷に基づくリセット電圧を表す信号（すなわち、Ｖrst）および画素信号電圧を表す信号（すなわち、Ｖsig）の出力および増幅という機能を実行する。キャパシタ１０７は、フォトダイオード１０２によって集積期間中に作られる電荷が蓄積領域１０８の容量より大きいことがあるので利用される。したがって、キャパシタ１０７は、追加の電荷蓄積容量を提供する。図２の画素セル１００はイメージャ装置画素アレイ（たとえば、図１のアレイ２００）の一部として半導体基板上に形成される。
【０００７】
図３は、画素読出中の図２の回路３００のタイミング図を示す。当初、イメージャ・アレイ２００（図１）内の全画素の蓄積領域１０８には、すべてのソース・フォロワ・トランジスタ１１０がターン・オフされたままになることを確実にするために所定の電圧がセットされる。読み取られることを意図される画素のＲＯＷ信号は、時刻ｔ１にハイのパルスを与えられ、ソース・フォロワ・トランジスタ１１０にまたがる動作電圧を供給する。次に、サンプリングされることを意図される画素の蓄積領域１０８が、短い間だけリセット・トランジスタ１０６をターン・オンすることによって時刻ｔ２にリセットされ、リセット・トランジスタ１０６は、信号ＲＳＴがハイになるときに、動作電圧ＶＣＣとリセット・トランジスタ１０６のＶｔ閾値電圧との合計を供給され、これによって、蓄積領域１０８を所定の電圧にリセットする。次に、蓄積領域１０８でのリセット電圧レベルが、ソース・フォロワ・トランジスタ１１０のゲートに印加され、ソース・フォロワ・トランジスタ１１０は、このリセット電圧レベルを列出力信号線上のリセット出力電圧Ｖrstに変換する。この出力信号は、たとえばサンプル・アンド・ホールド回路２６５（図１）によって、後に、時刻ｔ３にサンプリングされ、ここで、ハイ・パルスＳＨＲが、リセット出力電圧Ｖrstを第１サンプル・アンド・ホールド・キャパシタにサンプル・アンド・ホールドするのに使用される。
【０００８】
集積期間からフォトダイオード１０２内に蓄積された電荷は、時刻ｔ４にハイになり、これによって転送トランジスタ１０４をターン・オンする信号ＴＸによって、後に、蓄積領域１０８に転送される。転送された電荷は、蓄積領域１０８の電圧を画素出力信号レベルまで下げて、この電圧が、ソース・フォロワ・トランジスタ１１０のゲートに印加される。ソース・フォロワ・トランジスタ１１０は、動作電圧ＶＣＣを供給されているが、この信号の電圧レベルを列出力信号線上の信号出力電圧Ｖsigに変換する。サンプル・アンド・ホールド回路２６５（図１）は、時刻ｔ５のサンプル／ホールド・パルスＳＨＳに応じて、列信号線上の画素の信号出力電圧Ｖsigを、第２サンプル・アンド・ホールド・キャパシタに蓄積させる。Ｖsigがサンプリングされた後に、ＲＯＷ信号には、ロウ電圧がセットされ、画素回路は、次の画像キャプチャの準備ができている。
【０００９】
転送トランジスタ１０４は、フォトダイオード１０２と蓄積領域１０８との間に置かれているので、蓄積領域１０８は、電子を転送する前にリセットされることができる。これは、相関する二重サンプリング動作を可能にし、減らされたｋＴＣノイズと画像ノイズとをもたらす。
【００１０】
リセット中に図２の画素回路構成を用いると、蓄積領域１０８での最大の電圧振幅を得るために、リセット・トランジスタのゲート電圧がＶＣＣ＋Ｖｔ（リセット・トランジスタ１０６の閾値電圧）まで高められる。リセット電圧に電圧Ｖｔを加えることによって、蓄積領域１０８は、ＶＣＣにリセットされることができ、フォトダイオード１０２から蓄積領域１０８に転送された電荷に応じた、ソース・フォロワ・トランジスタ１１０からのより大きい出力信号振幅が可能になる。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
この技法は、リセット電圧を高めるために追加の供給電圧ブースト回路を必要とし、この供給電圧ブースト回路は、画素と関連する回路とのサイズと、電力消費と、設計の複雑さと、コストとを増やすことになる。
【課題を解決するための手段】
【００１２】
本発明の例示的な方法実施形態と装置実施形態とは、動作と読出とのために画素行を選択する行トランジスタが、蓄積領域に印加されるリセット電圧を高める形で電気的に結合され、操作され、これによって、供給電圧を高める回路の必要をなくす、イメージャ用の新しい画素設計を提供する。
【００１３】
１つの例示的実施形態で、画素セルは、光センサと、光センサから転送された電荷を受け取る蓄積領域と、リセット制御信号によって操作される、蓄積領域をリセットするリセット・トランジスタと、行選択信号に応じて選択的読出をもたらすために蓄積領域に結合されたゲートを有するソース・フォロワ出力トランジスタと、出力列信号線に出力信号を供給するために電力源とソース・フォロワ出力トランジスタとの間に結合された行選択トランジスタと、蓄積領域と行選択トランジスタのソース端子との間に結合されたキャパシタンスとを含む。行選択トランジスタが、リセット・トランジスタがターン・オンされてからすぐ後にターン・オンされるときに、行選択トランジスタは、リセット・トランジスタによって供給されるリセット電圧に初期パルス電圧を加えることによって、蓄積領域のリセット電圧を高める。キャパシタンスは、電荷が光センサから蓄積領域に転送されるときに、高められた電荷蓄積を蓄積領域に与えることも行う。このキャパシタンスは、寄生容量によってまたは追加されたキャパシタによって提供されてもよい。
【００１４】
もう１つの例示的実施形態では、画素セルは、光センサと、光センサから転送された電荷を受け取る蓄積領域と、リセット制御信号によって操作される、蓄積領域をリセットするリセット・トランジスタと、読出信号を供給するために蓄積領域に結合されたゲートを有するソース・フォロワ出力トランジスタと、これによって出力列信号線に読出信号を出力するために行選択信号に応じてソース・フォロワ出力トランジスタのソースに接続される行選択トランジスタと、ソース・フォロワ・トランジスタのゲートと行選択トランジスタのゲートとの間に結合されたキャパシタとを含む。行選択トランジスタがターン・オンするときに、リセット・トランジスタがターン・オンした後に、蓄積領域のリセット電圧を高める電圧パルスが、供給される。
【００１５】
本発明の上記および他の特徴と利点とは、後続の詳細な説明からよりよく理解され、この後続の詳細な説明は、添付図面に関連して提供される。
【発明を実施するための最良の形態】
【００１６】
後続の詳細な説明では、添付図面を参照するが、添付図面は、本明細書の一部であり、添付図面には、本発明がそれによって実践されてもよいさまざまな実施形態が実例として示されている。これらの実施形態は、当業者が本発明を作り、使用することを可能にするのに十分に詳細に説明される。他の実施形態が利用されてもよいことと、構造的変更、論理的変更、および電気的変更、ならびに使用される材料の変更が、本発明の趣旨および範囲から逸脱せずに行われてもよいことを理解されたい。さらに、ある種の処理ステップが説明され、処理ステップの特定の順序が開示されるが、必ずある順序で行われるステップまたは動作を除いて、ステップのシーケンスは、本明細書に示されるものに限定されず、当業者に既知のように変更されてもよい。
【００１７】
用語「ウェハ」と「基板」とは、交換可能と理解されるべきであり、シリコン、絶縁膜上シリコン（ＳＯＩ―Silicon On Insulator―）、または、サファイア上シリコン（ＳＯＳ―Silicon On Sapphire―）のドーピングされた、および、ドーピングされていない半導体と、基礎半導体ファウンデーション（base semiconductor foundation）によってサポートされるシリコンのエピタキシャル層と、他の半導体構造とを含むものとして理解されるべきである。さらに、後続の説明で、「ウェハ」または「基板」への言及が行われるときに、以前のプロセス・ステップが、基礎半導体構造または基礎半導体ファウンデーションの中またはその上の領域、接合、または、材料層を形成するのに利用されたことがある。さらに、半導体は、シリコンに基づく必要があるのではなく、シリコン−ゲルマニウム、ゲルマニウム、ガリウムヒ素、または他の既知の半導体材料に基づくものとすることができる。
【００１８】
用語「画素」は、光変換デバイスすなわち光センサ、たとえば、フォトゲート、光伝導体、またはフォトダイオードを含む光要素ユニット・セルと、光変換デバイスによって感知された電磁放射からの電気信号を処理するトランジスタとを指す。本明細書で議論される画素の実施形態は、例のみのために光センサから蓄積領域に電荷をゲーティングするのに転送トランジスタを使用する４トランジスタ（４Ｔ）画素回路を使用するものとして図示され、説明される。本発明が、４つより多数または４つより少数のトランジスタを有する他の画素配置と共に、および転送トランジスタを使用しない配置で、使用されてもよいことを理解されたい。
【００１９】
本発明は、本明細書で１画素セルのアーキテクチャと製造とを参照して説明されるが、この１画素セルがイメージャ装置９０８（図１）のアレイ２００などのイメージャ装置のアレイ内の複数の画素を表すことを理解されたい。さらに、本発明は、以下ではＣＭＯＳイメージャを参照して説明されるが、本発明は、リセットされ、その後に電荷を転送される蓄積ノードを有するソリッド・ステート・イメージング装置への適用可能性を有する。したがって、以降の詳細な説明は、限定的な意味で解釈されるべきではなく、本発明の範囲は、添付の特許請求の範囲によってのみ定義される。
【００２０】
図４は、本発明の第１の例示的実施形態による画素回路３００を示す。画素回路３００は、転送トランジスタ３０４に接続されたフォトダイオード３０２を含む。転送トランジスタ３０４は、蓄積領域３０８にも接続される。リセット・トランジスタ３０６とソース・フォロワ・トランジスタ３１０とが、蓄積領域３０８に接続される。しかし、回路１００と異なって、行選択トランジスタ３１２のドレインは電圧源ＶＣＣに接続され、行選択トランジスタ３１２のソースはソース・フォロワ・トランジスタ３１０に接続される。また、キャパシタ３０７の一端は行選択トランジスタ１１２のソースに接続され、他端は蓄積領域１０８に接続される。この配置を用いると、行選択トランジスタ３１２が最初にターン・オンされるときに、電圧ブーストが、蓄積領域３０８に印加される。リセット・トランジスタ３０６が、行選択トランジスタ３１２の直前にパルスを与えられる（オン／オフ）場合に、蓄積領域は、リセット・トランジスタ３０６によって印加されるリセット電圧と、行選択トランジスタ３１２のターン・オンによって引き起こされる電圧ブーストとの両方を見る。逆バイアスを与えられたダイオードなど、他の電圧結合デバイスが、キャパシタ３０７の代わりに利用されてもよい。
【００２１】
回路１００の画素読出（図３）に関して上で注記したように、リセット電圧レベルは、リセット・トランジスタ１０６をターン・オンし、これによって蓄積領域１０８をリセットすることによって作られる。このリセット電圧レベルは、ソース・フォロワ・トランジスタ１１０のゲートに印加され、ソース・フォロワ・トランジスタ１１０は、このリセット電圧レベルを列出力信号線上のリセット出力電圧Ｖrstに変換する。行選択トランジスタをターン・オンすることによってもたらされる高められた電圧は、蓄積領域１０８とソース・フォロワ・トランジスタ１１０のゲートとにも印加される。画素回路３００の構成と画素読出中のタイミング（図６）とは、高められたリセット信号をもたらし、このリセット信号は、サンプリングされて、電荷集積（フォトダイオード３０２が入射光に応じて信号電荷を生成する期間）中にＶrstをもたらす。したがって、電圧供給をブーストする回路を有する必要はない。
【００２２】
蓄積領域でのリセット信号は、行選択トランジスタ３１２が行選択パルスのリーディング・エッジに応じてターン・オンするときのキャパシタ３０７の動作により高められる。さらに、リセット信号をサンプリングするためにわずかなブーストだけが必要である場合には、キャパシタ３０７が省略されてもよく、その場合には、ソース・フォロワ・トランジスタ３１０のゲート／ソース接合の間の寄生容量を利用して、蓄積領域３０８にリセット電圧ブーストを供給してもよい。
【００２３】
図５は、本発明の第２の例示的実施形態による画素回路４００を示す。画素回路４００は、画素回路１００に似ているが、蓄積領域１０８とＶＣＣとの間に結合されたキャパシタを有するのではなく、キャパシタ４０７の一端が、行選択トランジスタ１１２のゲートに接続され、他端が、蓄積領域１０８に接続される。したがって、行選択制御信号が、行選択トランジスタ１１２のゲートに印加されるときに、この行選択制御信号は、蓄積領域１０８での高められたリセット信号をもたらす。逆バイアスを与えられたダイオードなどの他の電圧結合デバイスが、キャパシタ４０７の代わりに利用されてもよい。
【００２４】
図６は画素読出中の回路３００と回路４００とのタイミング図を示す。読出動作中に、リセット・トランジスタ１０６のゲートに印加されるリセット・イネーブル信号ＲＳＴが行イネーブル信号ＲＯＷがハイのパルスを与えられる前に、パルスを与えられる（オン／オフ）。
【００２５】
当初、イメージャ・アレイ２００内の画素の蓄積領域（３０８／１０８）には、所定の電圧（ＶＣＣ付近）がセットされる。時刻ｔ１に、次にサンプリングされることを意図される画素の蓄積領域（３０８／１０８）が、リセット・トランジスタ（３０６／１０６）を短い間だけターン・オンすることによりリセットされ、リセット・トランジスタ（３０６／１０６）は、信号ＲＳＴがハイになるときに動作電圧ＶＣＣを供給され、これによって、蓄積領域（３０８／１０８）を所定の電圧にリセットする。その後、蓄積領域（３０８／１０８）でのリセット電圧レベルが、ソース・フォロワ・トランジスタ（３１０／１１０）のゲートに印加される。ＲＳＴパルスがロウになった後に、読み取られることを意図される画素のＲＯＷ信号が、時刻ｔ２にハイのパルスを与えられ、ソース・フォロワ・トランジスタ（３１０／１１０）のゲートのリセット電圧に電圧ブーストを与える。行選択ゲート電圧から供給される高められたリセット信号は、たとえばサンプル・アンド・ホールド回路２６５（図１）によって、後に時刻ｔ３にサンプリングされ、ここで、ハイのパルスＳＨＲが、リセット出力電圧Ｖrstを第１サンプル・アンド・ホールド・キャパシタにサンプル・アンド・ホールドするのに使用される。
【００２６】
集積期間中にフォトダイオード（３０２／１０２）に蓄積された電荷は、時刻ｔ４にハイになり、これによって転送トランジスタ（３０４／１０４）をターン・オンする信号ＴＸによって、後に、蓄積領域（３０８／１０８）に転送される。転送された電荷は、蓄積領域（３０８／１０８）の電圧を画素出力信号レベルまで下げ、この電圧が、ソース・フォロワ・トランジスタ（３１０／１１０）のゲートに印加される。ソース・フォロワ・トランジスタ（３１０／１１０）は行選択トランジスタ（３１２／１１２）を通して動作電圧ＶＣＣを供給されているが、この信号電圧レベルを列出力信号線上の信号出力電圧Ｖsigに変換する。サンプル・アンド・ホールド回路２６５（図１）は、時刻ｔ５に、サンプル／ホールド・パルスＳＨＳに応じて、列信号線上の画素の信号出力電圧Ｖsigを第２サンプル・アンド・ホールド・キャパシタに蓄積させる。Ｖsigがサンプリングされた後に、ＲＯＷ信号には、ロウ電圧がセットされ、画素回路は、次の画像キャプチャの準備ができている。
【００２７】
ｔ２にＲＯＷにハイのパルスを与える前に、ｔ１にＲＳＴにハイのパルスを与えることによって、所定のリセット電圧のブーストが達成される。このブーストは、蓄積領域３０８（図４）と行選択トランジスタ３１０（図４）のソースとの間の容量結合、または蓄積領域１０８（図５）と行選択トランジスタ１１２（図５）のゲートとの間の容量結合に帰する。
【００２８】
図７は、本発明に従って構成されたアレイ２００内の画素を含むように変更された図１のイメージング装置９０８を含むプロセッサベースのシステム９００を示す。プロセッサベースのシステム９００は本発明に従って構成され、操作される画素を有する画素アレイを含むイメージング装置９０８を利用するシステムの典型である。限定されることなく、そのようなシステムは、カメラ・システム、コンピュータ・システム、スキャナ、機械視覚システム、車両ナビゲーション・システム、テレビ電話、監視システム、自動焦点システム、スター・トラッカー・システム、動き検出システムなどを含むことができる。
【００２９】
プロセッサベースのシステム９００、たとえばカメラ・システムは、一般に、バス９０４を介して入出力（Ｉ／Ｏ）装置９０６と通信する、マイクロプロセッサなどの中央処理装置（ＣＰＵ）９０２を備える。イメージング装置９０８も、バス９０４を介してＣＰＵ９０２と通信する。プロセッサベースのシステム９００は、ランダム・アクセス・メモリ（ＲＡＭ）９１０をも含み、やはりバス９０４を介してＣＰＵ９０２と通信する、フラッシュ・メモリなどの取外し可能メモリ９１５を含むことができる。イメージング装置９０８は、単一の集積回路上またはプロセッサと異なるチップ上のメモリストレージを伴ってまたはこれを伴わずに、ＣＰＵ、ディジタル信号プロセッサ、またはマイクロプロセッサなどのプロセッサと組み合わされてもよい。
【００３０】
本発明のさまざまな実施形態が電荷変換デバイスとしてフォトダイオードを使用して、４トランジスタ画素の環境で示された。しかし、本発明はそれに限定されず、リセット信号の電圧を昇圧させる必要をなくすのに使用される、上で説明した回路に似た形で結合された行選択トランジスタとソース・フォロワ・トランジスタとを使用する画素アーキテクチャ内で使用され得ることを理解されたい。また、他のタイプの光センサが、画像電荷を生成するのに使用されてもよい。本発明は、ＣＣＤ（電荷結合素子）アレイの読出回路内で使用されてもよい。したがって、本発明が上で説明され図示された実施形態に厳密に限定されることは、意図されていない。添付の特許請求の範囲の趣旨および範囲に含まれる本発明のすべての修正形態は、現在は予見できないが、本発明の一部と考えられなければならない。
【図面の簡単な説明】
【００３１】
【図１】従来のイメージャ装置を示すブロック図である。
【図２】従来の４トランジスタ画素を示す概略図である。
【図３】従来の４トランジスタ画素の電荷読出を示すタイミング図である。
【図４】本発明の第１の例示的実施形態による概略回路図である。
【図５】本発明の第２の例示的実施形態による概略回路図である。
【図６】図４と図５との回路の電荷読出を示すタイミング図である。
【図７】図４と図５との回路に従って構成された画素のアレイを使用するイメージャを使用する処理システムを示す図である。
【図１】
2008511255.tif 000003
【図２】
2008511255.tif 000004
【図３】
2008511255.tif 000005
【図４】
2008511255.tif 000006
【図５】
2008511255.tif 000007
【図６】
2008511255.tif 000008
【図７】
2008511255.tif 000009
【国際調査報告】
2008511255.tif 000010
2008511255.tif 000011