(57)【要約】  パッケージされた超小型電子素子は、外面（２６）から離隔したトレース（５８）と、トレースから延びて誘電体の外面を超えて突出するポスト（４８）と、誘電体層の外面に露出するパッド（３０）とを有する誘電体層（２２）を組み込み、パッドがトレースによってポストに接続されてなる接続部品を含む。誘電体要素は超小型電子素子の表面上に載上され、超小型電子素子の表面に露出したコンタクト（７４）は、ワイヤボンドのような長尺リード（７６）によってパッドに接続される。該接続部品を作製する方法も開示する。
2008504696.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）上向きの内側面および下向きの外側面を有する誘電体層と、
（ｂ）前記外側面とは離隔して前記誘電体層上に延びる導電性トレースと、
（ｃ）前記トレースから前記誘電体層を貫通し、前記誘電体層の前記外側面を超えて下向きに突出する導電性ポストと、
（ｄ）前記誘電体層の前記外側面に露出した導電性パッドであって、前記パッドの少なくとも一部が前記トレースの少なくとも一部によって前記ポストの少なくとも一部に電気的に接続される導電性パッドと
を含む、超小型電子素子を取り付けるための接続部品。
【請求項２】
前記パッドが前記外面から上向きに後退した露出パッド面を画定する請求項１に記載の部品。
【請求項３】
前記パッドが少なくとも部分的に前記誘電体層を貫通して前記トレースから下向きに突出する請求項２に記載の部品。
【請求項４】
前記パッドが前記誘電体層の前記外面と略面一である下向きのパッド面を画定する請求項２に記載の部品。
【請求項５】
前記パッドが誘電体層を貫通して前記トレースから下向きに突出し、かつパッド突出距離だけ前記外面を越えて下向きに突出し、前記ポストが前記外面を越えてポスト突出距離だけ下向きに突出し、前記パッド突出距離が前記ポスト突出距離より小さい請求項１に記載の部品。
【請求項６】
前記ポストが回路パネルにはんだ接合するように適合された請求項１に記載の部品。
【請求項７】
前記ポストが前記トレースから下向きに延びる上部と、前記上部から下向きに突出する下部とを含み、前記上部が水平方向の寸法を有する端面を画定し、前記下部が前記上部の前記端面と隣接するベース面を画定し、前記ポストの前記ベース面が前記端面の水平方向の寸法より大きい水平方向の寸法を有する請求項１に記載の部品。
【請求項８】
前記上部の前記端面が前記誘電体要素の前記外面と略面一である請求項１に記載の部品。
【請求項９】
前記誘電体層が複数の縁および前記縁と隣接する縁領域を有し、前記パッドの少なくとも一部が前記縁の第１縁に隣接する前記縁領域の第１縁領域に露出される請求項１に記載の部品。
【請求項１０】
前記誘電体層の前記内側面が前記表面に向かって上を向いた状態で、前記誘電体層が前記表面の一部分の上に載上し、前記表面の第１コンタクト領域が前記誘電体層の前記第１縁を超えて外側に突出し、前記超小型電子素子が前記第１コンタクト領域で前記表面に露出したコンタクトを有し、前記コンタクトの少なくとも幾つかと前記パッドの少なくとも幾つかとの間に延びる長尺リードをさらに含む、請求項９に記載の部品と、表面を有する超小型電子素子とを含むパッケージされた超小型電子素子。
【請求項１１】
前記誘電体層が前記第１縁とは反対側の第２縁および前記第２縁に隣接する第２縁領域を有し、前記超小型電子素子の前記表面が前記第２縁を越えて外側に突出する第２コンタクト領域を含み、前記パッドが前記第２縁領域で露出する第２縁パッドを含み、前記超小型電子素子が前記第２コンタクト領域で前記第１表面に露出する第２領域コンタクトを有し、前記パッケージされた超小型電子素子が、前記第２領域のコンタクトの少なくとも幾つかから前記第２縁パッドの少なくとも幾つかまで延びる長尺第２縁リードをさらに含む請求項１０に記載のパッケージされた超小型素子。
【請求項１２】
前記誘電体層がそれを貫通して延びる長尺スロットを有し、前記誘電体層が前記スロットの両側に１対のスロット縁領域を画定し、前記パッドが前記スロット縁領域の少なくとも１つで露出するスロット縁パッドを含む請求項１に記載の部品。
【請求項１３】
誘電体層の前記内側面が前記表面に向かって上を向いた状態で、前記誘電体層が前記表面の一部分の上に載上し、前記超小型電子素子が前記表面に露出しかつ前記スロットと整列したコンタクトを有し、前記スロットを貫通して前記コンタクトの少なくとも幾つかから前記スロット縁パッドの少なくとも幾つかまで延びる長尺スロットリードをさらに含む、請求項１２に記載の部品および表面を有する超小型電子素子を含むパッケージされた超小型電子素子。
【請求項１４】
前記長尺リードがワイヤボンドである請求項１０、請求項１１および請求項１３のいずれかに記載のパッケージされた超小型素子。
【請求項１５】
前記トレースが前記誘電体層の前記内面上に延びる請求項１に記載の部品。
【請求項１６】
前記パッドが下向きの露出表面を有し、前記パッドが第１金属を含み、第２金属の層が前記表面を被覆する請求項１に記載の部品。
【請求項１７】
前記パッドが下向きの露出面を有し、前記パッドの前記表面が略平坦である請求項１に記載の部品。
【請求項１８】
パッド位置の前記外部導電層の少なくとも一部を除去し、かつポスト位置の前記外部層の少なくとも一部を残し、それによって前記コネクタを組み込むパッドおよびポストを形成するように、誘電体層の外面を被覆しかつ前記誘電体層上の導電性コネクタを被覆する外部導電層の一部分を除去するステップを含む接続部品の作製方法であって、前記パッドが前記外面に露出した下向きの面を有し、前記ポストが前記誘電体層の前記外面から下向きに突出しかつ前記パッドの前記表面を越え下向きに突出するように構成された、方法。
【請求項１９】
前記外部導電層を処理する前記ステップが、前記外部導電層のパッド位置における厚さ全体を除去するステップを含む請求項１８に記載の方法。
【請求項２０】
前記外部導電層を処理する前記ステップが、前記ポスト位置における前記外部導電層の厚さ全体を残すステップを含む請求項１８に記載の方法。
【請求項２１】
前記外部導電層を処理する前記ステップが、前記外部導電層をエッチングするステップを含む請求項１８に記載の方法。
【請求項２２】
前記エッチングステップが前記パッド位置で前記外部導電層の厚さ全体を除去し、それによって前記パッド位置のコネクタが露出するように実行され、前記方法がさらに、前記コネクタが露出した後、前記コネクタの一部分を除去し、それによって前記パッドの前記下向きの露出面が前記誘電体層の前記外面より上に後退するように、前記エッチングステップを続行することをさらに含む請求項２１に記載の方法。
【請求項２３】
前記内部導電層の一部分を除去し、それによって前記パッドの少なくとも幾つかを前記ポストの少なくとも幾つかと接続するトレースを形成するように、前記外部導電層から離隔しかつ前記パッドに接続された内部導電層を処理するステップをさらに含む請求項１８に記載の方法。
【請求項２４】
前記内部および外部導電層が金属層であり、前記内部および外部金属層を処理する前記ステップが前記金属層の両方を同時にエッチングするステップを含む請求項２３に記載の方法。
【請求項２５】
前記外部金属層を処理する前記ステップの前に、前記内部および外部導電層、前記コネクタ、ならびに前記誘電体層を接合するステップをさらに含む請求項１８に記載の方法。
【請求項２６】
前記接合ステップが、前記外面と前記内面との間に延びる穴を前記誘電体層に設けるステップ、および前記導電層および前記誘電体層を積層するステップを含み、前記積層ステップ中に前記コネクタが前記穴内に配置されるように、前記導電層の１つが前記コネクタを有する請求項２５に記載の方法。
【請求項２７】
前記内部導電層がそれと一体的に形成された前記コネクタを有する請求項２６に記載の方法。
【請求項２８】
（ａ）構造から突出する第１ポスト部分の先端上に導電層を塗布するステップと、
（ｂ）前記第１ポスト部分から前記層の一部分を除去し、かつ前記第１ポスト部分と整列する前記層の部分を残し、それによって前記第１ポスト部分と整列する第２ポスト部分を形成するように、前記導電層を処理するステップと
を含む、構造から突出する長尺ポストを形成する方法。
【請求項２９】
前記導電層を処理する前記ステップが前記導電層をエッチング液に露出させるステップを含み、前記方法がさらに、前記露出ステップの完了前に、前記保護層が前記第１ポスト部分を前記エッチング液から保護するように、前記第１ポスト部分を包囲する保護層を塗布するステップをさらに含む請求項２８に記載の方法。
【請求項３０】
前記保護層が誘電体層である請求項２９に記載の方法。
【請求項３１】
前記保護層を除去するステップをさらに含む請求項２９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本願は、２００４年６月２５日に出願した米国特許仮出願第６０／５８３，１０９号の出願日を主張し、その開示を参照により本明細書に組み込む。
【０００２】
発明の分野
本発明は、超小型電子アセンブリに有用な部品およびアセンブリ、そのような部品を組み込んだアセンブリ、ならびにそのような部品を作製する方法に関する。
【背景技術】
【０００３】
半導体チップのような超小型電子素子は一般的に、半導体チップ自体を外部環境から保護しかつ回路基板へのチップの取り付けを容易にするパッケージに入れて提供される。例えば、一部の超小型電子パッケージは、頂面および底面を有しかつ底面に露出した導電性端子を有するボードまたはシートのような誘電体要素を組み込んだ接続部品を含む。チップは頂面に取り付けられ、誘電体要素の表面上または誘電体要素内に延在する導電性トレースのような様々な構成によって、端子に接続される。チップは一般的に、小さいコンタクトを持つ表面と、反対側を向いた裏面とを有する。チップは、チップの表面が誘電体要素の頂面と対面しかつチップの裏面が上向きに誘電体要素とは反対方向を向くように、フェースダウン構成で取り付けることができる。他の場合、チップは、チップの裏面が下向きに誘電体要素の頂面方向を向くように、フェースアップ構成で取り付けることができる。チップの表面上のコンタクトは一般的に、コンタクトとトレースと一体的に形成されたリードとの間のダイレクトボンドまたはワイヤボンドのいずれかによって、誘電体要素上のトレースに接続される。例えば、その開示内容を参照により本明細書に組み込む米国特許第６，１７７，６３６号に開示されている通り、同様のチップパッケージに誘電体要素の底面から突出するポストの形の端子を形成することができる。ポストはエッチングプロセスを用いて作製することができる。開示内容を参照により本明細書に組み込む、本願と同一譲渡人に譲渡された全て２００３年１２月３０日出願の米国特許同時係属仮出願第６０／５３３，２１０号、第６０／５３３，３９３号、および第６０／５３３，４３７号に開示される通り、ポストを利用するパッケージは、多数の有利な特徴をもたらすことができる。例えば、ポストおよび単一または複数の誘電体層は、ポストの先端を検査用ソケットと係合させるときに、ポストの先端と検査用ソケットのコンタクトとの間に達成される接触を容易にするために、ポストの傾きを促進するように構成することができる。
【０００４】
金属ポスト構造を使用する多層回路基板用の個々の層のような電子接続構造を作製するという試みが行われてきた。日本国東京のノース・コーポレーションによって開示された１つのプロセスでは、金属板をエッチングして、板から突出する金属ポストを形成する。誘電体層は、ポストが誘電体層を貫通して突出するようにこの板に塗設される。誘電体層の内側面すなわち上面は上向きに金属板方向を向く一方、誘電体層の外側面すなわち下面は下向きにポストの先端方向を向く。誘電体層は、ポリイミドのような誘電体をポストの周囲の板上に被覆することによって、また、より一般的には、ポストがシートを貫通するようにポストを誘電体シートと強制的に係合させることによって、作製することができる。シートが所定の位置に配置された後、金属板をエッチングして、誘電体層の内側に様々なポストの基部まで延在する個々のトレースを形成する。
【０００５】
このプロセスによって作られる部品は、特定の型の半導体チップパッケージの接続部品として使用する場合の特定の欠点を免れない。例えば、チップはフェースダウン配向で取り付け、かつチップのコンタクトは、チップから誘電体要素の大きい開口またはスロットを介して、または誘電体要素の縁の周囲に延びて誘電体要素の外面すなわち底面に接近するワイヤボンドを用いて、接続部品のトレースに接続することが往々にして望ましい。そのようなワイヤボンドは単純な１段階のボンディング操作で形成することができる。しかし、上述したプロセスでは、トレースは誘電体要素の内側すなわち上側に形成される。したがって、トレースは、チップのコンタクトへのそのような単純な１段階のワイヤボンド接続を行なうように露出していない。
【０００６】
この問題の１つの解決策としては、２段階ワイヤボンディング手順を使用し、チップを部品に配置する前にボンディングワイヤをトレースに接続して、スロットを介してまたは誘電体要素の縁から突出するワイヤの自由端を残すことがある。チップを接続部品上に配置した後、ワイヤの自由端はアクセス可能な状態を維持するので、ワイヤの自由端を第２ボンディングステップでチップのコンタクトに結合することができる。しかし、２段階ボンディングプロセスは組立手順のコストおよび複雑さを増大させ、かつチップ取り付け段階中のチップコンタクトまたはボンディングワイヤの接着剤汚染、およびボンディングワイヤの自由端とチップコンタクトとのミスアラインメントのような欠陥の危険性を生み出す。
【０００７】
開示の内容を参照により本明細書に組み込む、本願と同一譲渡人に譲渡された２００３年１０月６日出願の同時係属米国特許仮出願第６０／５０８，９７０号の特定の実施形態に開示されるように、ポストを含む接続部品は、誘電体の底面すなわち外面に露出したパッドを設けることができる。該部品は、上述の通り、金属シートが誘電体層の頂面すなわち内面上に配置され、かつポストが誘電体層を貫通して突出し、誘電体層の底面を越えて突出するように、ポストを有する金属シートを誘電体層と一体化することによって作製することができる。ポストの幾つかは、これらのポストを、誘電体の外面すなわち底面からごくわずかに突出するパッドに変えるように、圧壊、研磨、または他の方法で処理される。金属シートをエッチングして、パッドをポストに接続するトレースを形成する。パッドは、誘電体の縁に隣接して、または誘電体のスロットに隣接して形成することができる。そのような部品は、チップのコンタクトを誘電体の縁の外側に、あるいは誘電体のスロットと整列するように配置して、フェースダウン配向でチップと組み合わせることができる。パッド、およびしたがってトレースおよびポストは、単純な１段階ワイヤボンディング手順によって、チップ上のコンタクトに接続することができる。
【発明の開示】
【０００８】
本発明の一態様は、超小型電子素子を取り付けるための接続部品を提供する。本発明のこの態様に係る接続部品は、上向きの内側面および下向きの外面を有する誘電体層を含むことが望ましい。接続部品は、誘電体層上を前記外側面から離隔して、例えば、誘電体層の内側面上または誘電体層の厚さ内を延びる、導電性トレースを有することが望ましい。導電性ポストはトレースから誘電体層を貫通して延び、誘電体層の外側面を越えて下方に突出する。本発明のこの態様に係る部品は、誘電体層の外側面に露出した導電性パッドを含み、前記パッドの少なくとも幾つかは前記トレースの少なくとも幾つかによって前記ポストの少なくとも幾つかに電気的に接続されることが望ましい。
【０００９】
ポストは、部品およびしたがって部品に担持される超小型電子素子を、例えば、ポストの誘電体層から離隔した端部を回路パネルにはんだ結合することによって、回路基板のような回路パネルに取り付けるために使用することができる。パッドは、部品に取り付けられた超小型電子素子との接続を行なうために使用することができる。特に好ましい構成では、パッドはワイヤボンディングに使用される。パッドは誘電体層の縁付近に、または誘電体層のスロットもしくは他の開口付近に配置することが望ましい。
【００１０】
本発明のさらなる態様は、上述した部品および該部品に取り付けられた超小型電子素子を含むパッケージされた超小型電子素子を提供する。該部品の誘電体層は、超小型電子素子のコンタクト支承面すなわち表面に載上するのが最も一般的であり、超小型電子素子のコンタクトの少なくとも幾つかは、部品のパッドの少なくとも幾つかに接続される。この接続は、部品の縁周囲に延びるか、または部品の開口を貫通するワイヤボンドのような長尺リードを含むことが最も好ましい。
【００１１】
本発明のさらなる態様は、接続部品の作製方法を提供する。本発明のこの態様に係る方法は、誘電体層および本明細書でコネクタと呼ぶ導電性要素を含み、外側導電層がコネクタを被覆した開始構造から始めることが望ましい。該方法は、外側導電層の少なくとも一部をパッド位置で除去する一方、ポスト位置でこの層の少なくとも一部を残すように、この層を処理するステップを含むことが最も好ましい。こうして、該処理により、コネクタを組み込んだパッドおよびポストが形成される。例えば、該処理ステップは、パッド位置で外側導電層の厚さ全体を除去し、それによってコネクタのみからなるパッドを形成し、かつポスト位置で外側導電層の厚さ全体を残して、導電層の材料から形成された部分と一緒にコネクタを含むポストを残すように実行することができる。
【発明を実施するための最良の形態】
【００１２】
本発明の１実施形態に係る部品を作製する方法は、上向きの内側面２４と下向きの外面２６とを有する誘電体層２２（図１）を利用する。この開示で使用する場合、「上向き」、「下向き」、「垂直方向」、および「水平方向」のような用語は、指定された要素の基準系（ｆｒａｍｅ  ｏｆ  ｒｅｆｅｒｅｎｃｅ）を指すものと理解すべきであって、通常の重力基準系に準拠する必要は無い。誘電体層は、頂面と底面との間を貫通して延びる穴２８を有する。誘電体層は任意の厚さとすることができるが、最も一般的には約１０〜１００μｍの厚さである。それは、ポリイミド、ＢＴ樹脂、または可撓性回路パネルを形成するのに一般的に使用される型の他の材料の層のような中実の均等な層とすることができ、あるいはガラス繊維強化エポキシのような強化層とすることができる。誘電体層はまた、グランドプレーンまたはトレースの層のような内部導電性構造をも含むことができる。一般的に、そのような内部導電層は、下述するように穴内に配置される導電性素子と接触しないように、大部分または全ての穴２８から隔離される。
【００１３】
該プロセスはまた、望ましくは銅または銅系合金のような金属から形成された、最も一般的には約５〜５０μｍの厚さの導電性内部導電層３０をも使用する。層３０は、層の残部と一体的に形成され層の片面から延出しかつ本明細書で「コネクタ」と呼ばれる突起３２を有する一体構造である。コネクタ３２は、誘電体層の穴２８のパターンに対応するパターン状に配設される。エッチング可能な導電性材料、望ましくは銅または銅系合金のような金属から形成された、平面状の外部導電層３４も使用される。外部導電層３４は最も一般的には約５０〜３００μｍの厚さである。
【００１４】
プロセスの１段階で、導電層および誘電体層は積層されて、プロセス中間構造３８（図２）を形成する。積層プロセスは、コネクタ３２が誘電体層２２の穴２８を貫通して延びて外部層３４と当接するように、実行される。当接接触を確実にするために、積層前の突起３２の高さは誘電体層２２の厚さよりわずかに大きくすることができ、突起３２が外部層３４との係合によってわずかに平坦化されるように、両層は圧搾機またはニップで一緒に締め付けられる。最も好ましくは、突起３２および層３４の当接面は相互に接合される。例えば、これらの表面は、層３０および３２の間に電流を印加して当接面で電気抵抗溶接を実行することによって、接合することができる。また、音波または超音波エネルギを印加して、コネクタ３２と外部層３４の溶接を促進することができる。代替的にまたは追加的に、コネクタ３２、層３４、または両方の当接面に、接合プロセス中に活性化される共晶接合合金またははんだのような接合材の薄層（図示せず）を設けることができる。
【００１５】
プロセス中間ユニット３６で、内部導電層３０は誘電体層２４の上面に接着される。そのような接着は、これらの層の１つに担持される接着剤の層（図示せず）によって達成することができる。代替的に、誘電体層は部分的に硬化した状態で提供され、積層プロセス中に層３０と接触した状態でさらに硬化することができる。図１では個々の層は分離して描かれているが、誘電体層２２は最も一般的には、内部層３０または外部層３４上の積層プロセスに移すことができる。例えば、連続誘電体層を融除、穿孔、またはエッチングして穴を形成するなどによって、誘電体層に穴２８を設け、次いで外部導電層上に誘電体層を積層することができる。代替的に誘電体層２２は、導電層に液体前駆物質を被覆し次いで前駆物質を硬化させて誘電体を形成するなどによって、導電層上に形成することができる。誘電体が電子部品上のはんだマスクとして一般的に使用される型の感光材のような感光材である場合、穴２８は誘電体に写真パターン形成することによって形成することができる。さらなる変形では、コネクタが誘電体層を貫通するように、事前形成された穴の無い完全にまたは部分的に硬化した中実の誘電体層を強制的に、内部または外部導電層支持コネクタに係合させることができる。このプロセスを促進するように、コネクタは尖端または尖縁を形成することができる。
【００１６】
プロセス中間ユニット３６（図２）は、導電層の間に配設された誘電体層２２を貫通して延びるコネクタ３２によって相互に接続される内部および外部導電層３０および３４を有する。
【００１７】
プロセスのさらなる段階で、プロセス中間ユニットの外部導電層３４は処理される。この処理ステップで、フォトレジスト３８のような耐エッチング性材料が、層の外面４０上の、コネクタ３２の一部と整列した、本明細書で「ポスト位置」と呼ばれる位置４２に塗布される。ポスト位置以外の位置では耐エッチング性材料は除去される。特に、他のコネクタ３２と整列した、本明細書で「パッド位置」と呼ばれる位置４４は、耐エッチング性材料で被覆されない。耐エッチング性材料は、従来の写真パターン形成手順によって塗布することができる。レジスト３８の塗布後、層３４の外面４０は、層３４の材料を攻撃するエッチング液に暴露される。エッチング液暴露は、パッド位置４４のような位置における層３４の厚さ全体を除去するのに充分な時間持続される。突出距離Ｄｐだけ誘電体層の外面２６を超えて突出する１組のポスト４８を形成するように、ポスト位置４２では層３４の厚さ全体が残される。単なる例として、Ｄｐは約５０から約３００μｍとすることができる。各ポストは、コネクタ３０ａ（図３）のようなコネクタ３０の１つから形成される上部と、元来外部層３４に存在する材料から形成される下部５０とを含む。下部は、上部と下部との間の接合部にベース面５２を画定する。図示する特定の実施形態では、ベース面は、そのような接合部における上部３０ａの水平方向の寸法より大きい水平方向（誘電体層の表面と平行な方向）の寸法を有する。換言すると、ポストの水平方向の寸法は、上部３０ａと下部５０との間の接合部で増加する。
【００１８】
パッド位置４４で、コネクタ３０の下向きの面５４（図３）は、外部導電層３４（図２）の除去によって露出する。このようにコネクタ３０は、誘電体層の外面すなわち底面２６に露出する表面を持つパッドを形成する。図示した特定の実施形態では、パッド３０ｂの露出面５４は誘電体層の外面２６と厳密に面一であるが、これは必須ではない。露出面は外面２６に対して後退することができ、あるいは下述するようにそのような面の先に突出することができる。この開示で使用する場合、導電性特徴は、金属特徴がそのような表面に塗布されたコンタクトまたは接合材にアクセス可能である場合、誘電体層の表面に「露出している」とみなすことができる。このように、誘電体の表面から突出するか、あるいは誘電体の表面と面一である金属特徴は、そのような表面に露出する一方、誘電体の穴内に配置されあるいはそれと整列して誘電体の表面まで延びる後退した導電性特徴もまた、そのような表面に露出する。
【００１９】
プロセスのさらなる段階では、プロセス中間ユニット３６の内部導電層３０は、この層上のさらなるフォトレジストまたは他の耐エッチング性材料５６（図２）をパターン形成し、次いでこの層をエッチング液に暴露させてフォトレジストで被覆されない部分を除去することによって処理される。内部導電層の残部は、パッド位置４４の少なくとも一部とポスト位置４２の少なくとも一部との間に延びるトレース５８（図３）を形成するので、これらのトレースは、パッド３０ａの少なくとも一部をポスト４８の少なくとも一部と電気的に接続する。図３の断面図にはパッド３０ｂは２つしか描かれていないが、多数のパッドが図３の図の平面内に入りかつそこから出る方向に延びる２つの平行な相隔たる列に形成されることが望ましい。パッドの露出面５４およびポストの表面は、ニッケルおよび金のような耐酸化性金属をメッキすることができる。
【００２０】
スロットがパッド３０ｂの列間の延び、かつパッドがスロットの縁に隣接して配置されるように、誘電体層の中央領域にスロット６６が形成される。スロット６６は、例えば誘電体層を機械的に穿孔することによって、レーザもしくは他の集中エネルギ源を用いて誘電体層を融除することによって、または誘電体層を化学的にエッチングすることによって形成することができる。このように完成した接続部品は図３に示す形状を有し、パッドがスロットの縁に隣接するスロット縁領域に配置される一方、ポスト４８が誘電体層の他の領域に設けられる。
【００２１】
部品を作成するために使用されるステップの順序は、上述した順序から変えることができる。例えば、理解を容易にするために、外部導電層３４および内部導電層３０を処理するステップを上では順次記述したが、これらのステップは任意の順序で、または同時に実行することができる。例えば、フォトレジスト３８および５６（図２）の塗布後、内部および外部導電層の両方を同時にエッチングすることができる。また、導電層３０は、最初に誘電体層と一体化された場合、個々の導電性特徴またはトレース５８の形とすることができる。例えば、トレース５８は、外部導電層の処理前または後に、誘電体層上に選択的に配設することによって形成することができる。外部導電層の処理前に、内部導電層３０またはトレース５８が内面２４上に堆積することによって形成される場合、コネクタ３２は同一堆積ステップで形成することができる。さらなる変形では、コネクタ３０（図１）は最初に、内部導電層ではなく、外部導電層に形成することができる。この場合、外部導電層は内部導電層またはトレースの塗布前または後で処理することができる。また、誘電体層にスロットを形成するステップは、プロセスの他のステップの前または後に実行することができる。また、誘電体層２２がより大きいシートまたはテープの一部である間に、様々なステップを実行することができ、かつ実行することが最も好ましい。図３に示すように、個々の接続部品は、そのようなシートまたはテープを切断することによって得ることができる。しかし、最も一般的には、半導体チップまたは他のデバイスが部品に取り付けられる後まで、接続部品はシートまたはテープの形のままである。
【００２２】
プロセス中間ユニット３６（図２）を形成する他の方法を使用することができる。単なる例として、層２２は、例えば圧縮成形金型または射出成形金型に内部導電層３０、コネクタ３２、および外部導電層３４を係合し、誘電体層を適切に形成するように未硬化誘電体をコネクタの周囲に注入するなどによって、コネクタ３２の周囲に鋳造または成形することができる。代替的に、誘電体は流動可能な材料として塗布することができ、重力の影響下で、または遠心分離装置もしくは同様の装置に加えられる遠心力の影響下で、コネクタの周囲の層を形成するように流動させることができる。
【００２３】
図３の部品を用いて作られた、パッケージされた超小型電子素子６８（図４）は、表面７２を有する半導体チップまたは他の超小型電子素子７０と、表面上に１列以上に配設されたコンタクト７４とを組み込む。部品および半導体チップは、誘電体層の内面２４がチップの表面方向を向いた状態で、部品の誘電体層２２が表面上に載上するように、組み立てられる。チップ上のコンタクト７４の列は、誘電体層のスロット６６と整列される。ダイアタッチ層７５は、チップの表面と誘電体層の内側面との間に設けられる。一般的に、このダイアタッチ層は誘電性接着剤を含む。場合によりダイアタッチ層は、試験および稼動中にチップに対する接続部品のポスト４８および他の要素の移動を容易にするように、可撓層を含むことができる。
【００２４】
チップのコンタクト７４は、スロット６６を貫通して延びるワイヤボンド７６によってパッド６２に接続される。コンタクトがパッドにワイヤボンディングされた後、パッドおよびワイヤボンド上に誘電性封止材７８が塗布され、一般的に、封止材がチップ上のコンタクト７４を被覆しかつダイアタッチ材７５にも接触するように、スロット６６を充填する。オーバーモールドがチップの露出した縁を被覆し、かつ一部の用途では、追加の物理的保護をもたらすためにチップの上向きの後面をも被覆するように、追加オーバーモールド（図示せず）をチップの周囲に設けることができる。
【００２５】
望ましくは、封止材ＤEの底面すなわち外面２６からの高さまたは突出距離は、ポストの高さまたは突出距離ＤPに等しいかそれより低い。また、ワイヤボンド７６が封止材によって完全に被覆されるように、ワイヤボンド７６の高さまたは突出距離はＤPより低く、かつＤEより低い。換言すると、パッド３０ｂとポスト４８との間の高さまたは突出距離の差は、パッドの上にあるワイヤボンド７６の厚さおよびワイヤボンドの上にある封止材の厚さを収容するのに充分である。ワイヤボンディングおよび封止ステップは、従来の装置および手順を用いて実行することができる。特に、ワイヤボンディングステップは、誘電体層の外面すなわち底面２６からアセンブリに接近するボンディングツールを用いて１回のボンディング操作で実行することができる。上述の通り、部品は一般的に、多数の部品を含むシートまたはテープの形で提供される。チップはこれらの部品に取り付けられ、ワイヤボンディングおよび封止手順は、接続部品がシートまたはテープの形である間に実行することが好ましい。手順が実行された後で、各々が１つ以上のチップを組み込んだ多数の個別ユニットが生じるように、シートまたはテープは一般的に切断される。
【００２６】
パッケージされたチップは、ポスト４８をテストフィクスチャ（図示せず）と係合することによって検査することができる。場合によっては、ポスト３０は、全てのポスト３０とテストフィクスチャとの適切な係合を保障するために、検査手順中に垂直方向にチップ７０に近づけたり遠ざけることができる。そのような移動は、誘電体層２２およびトレース５８を柔軟にすることにより、かつダイアタッチ層７５に圧縮性を提供することによって促進することができる。加えて、ポスト、誘電体層、およびダイアタッチ層は、テストフィクスチャとの係合中にポストの移動および好ましくはポストの傾斜を促進するために、上述した同時係属出願第６０／５３３，２１０号、第６０／５３３，３９３号、および第６０／５３３，４３７号に示すような特徴を設けることができる。検査作業は、テープの個々のユニットの切断の前または後、および封止材７８の塗布の前または後に実行することができる。検査作業が封止材およびオーバーモールドを施す前に実行される場合、検査作業で検出される欠陥ワイヤボンド７６は再加工することができる。
【００２７】
パッケージされた超小型電子素子６８は、図５に部分的に示される回路基板８０のような回路パネルに取り付けることができる。ポスト４８は、従来の表面実装技術を使用して、回路基板の頂面のコンタクトパッド８２に結合することができる。好ましくは、はんだ８４のような結合材の薄層のみが、ポストの先端とコンタクトパッドとの間に設けられる。誘電体層２２から離隔するポストの端が結合材の塊内に係合されるように、多少の結合材をポスト（図示せず）に沿って上延させることもできる。従来の方法で、回路パネル８０は、コンタクトパッド８２を電子回路の他の要素と接続するトレース（図示せず）のような導電性要素を含む。封止材７８は回路基板の頂面には無関係である。
【００２８】
完成した回路で、ポスト４８は望ましくは、チップのコンタクト７４に対する回路基板上のコンタクトパッド８２の移動が、例えば動作中の要素の熱膨張差および熱収縮、ならびに製造中、例えばはんだ接合プロセス中の収縮によって発生した場合に、それに適応するためにわずかに移動または傾斜することができる。ポストはまた、そのような移動に適応するために、わずかに屈曲してもよい。
【００２９】
図１〜５の図は、分かり易くするために簡略化されている。一般的に、部品はスロットの両側に２列以上のポストを含む。図６の底面図に示すように、誘電体層２２は略矩形とすることができ、スロット６６は長尺とすることができる。１列以上のパッド３０ｂがスロットの縁に隣接してスロット縁部領域に設けられるが、誘電体層の他の領域には多数の列のポスト４８が設けられる。パッド３０ｂは、上述の通りトレース５８によってポスト４８に接続される。同じく図６にも示す通り、各パッドは１つ以上のポストに接続することができ、ポストは幾つかのトレースによって相互に接続することができる。分かり易くするために、ごく少数のトレース５８だけが図７に示されている。上述の通り、誘電体層２２は、グランドプレーンのような埋込み導電性特徴を持つことができる。さらに、トレース５８と同じ作業で形成される導電性特徴は、グランドまたは電源プレーンとして働き、かつポストおよび／またはパッドの一部に接続することのできる、例えば、導電性プレーンのような他の導電性要素も含むことができる。
【００３０】
スロットを誘電体要素の中心に設けることは必須ではない。このように、スロット６６は誘電体要素の中心から偏位させることができる。また、単一の誘電体要素に２つ以上のスロットを設けることができる。さらなる変形では、スロットは、各々がチップ上の１つ以上のコンタクト７４を包囲する、１組の離散開口に置換することもでき、ワイヤボンドはこれらの開口を貫通して延びることができる。
【００３１】
本発明のさらなる実施形態に係るパッケージされたチップ１６８（図７）は、誘電体層１２２、パッド１３０ｂ、ポスト１４８、および上述したのと実質的に同じ方法で作製されるトレース１５８のような、上述した対応する特徴と同様の導電性特徴を有する接続部品を含む。しかし、この実施形態では、誘電体層は対向縁１０２および１０４を含み、パッド１３０ｂは、誘電体層の縁領域にこれらの縁に隣接して形成される。この実施形態でも、チップまたは他の超小型電子素子１７０は、その表面すなわちコンタクト支承面を下向きに誘電体要素の方向に向けて取り付けられる。チップは対向縁１０６および１０８を有し、チップ表面の縁領域は誘電体層の縁１０２および１０４を超えて外側に突出する。チップのコンタクト１７４は、例えば、各縁領域に１列以上のコンタクトを設けるなどによって、チップ表面のこれらの縁領域に配置される。ワイヤボンド１７６はコンタクト１７４から延び、誘電体要素の縁１０２および１０４の周囲に延びる。封止材１７８はワイヤボンドを被覆し、チップの縁領域および誘電体要素の縁領域を被覆する。さらなる変形では、封止材は、チップの縁に物理的保護をもたらすように、チップの縁をも被覆することができる。代替的に、チップの周囲にさらなるオーバーモールドを設けることができる。パッドおよびワイヤボンドを２つの対向縁のみに設けることは必須ではない。例えば、パッドおよびワイヤボンドは矩形の誘電体要素の４縁に設けることができ、チップはこれらの縁の全てを超えて延びる縁領域を有することができる。逆に、チップは誘電体要素の１つの縁のみを越えて延びることができ、パッドはその縁のみに設けることができる。また、パッドが誘電体要素の両方の外縁に、かつ誘電体要素の１つ以上のスロットの縁に沿って設けられるように、図７に例示する縁パッド法を、図６に示すスロット縁パッドと組み合わせることができる。
【００３２】
上述した実施形態では、パッドは、誘電体要素の外面すなわち底面と略面一の露出面を有する。しかし、図８の部分断面図に示すように、パッドは、誘電体要素の外面２２６の上に後退した露出面２５４を持つことができる。この型のパッドは、エッチングステップがパッド位置の外部導電層を完全に除去するために必要な時間を超える時間持続されることを除いては、外部導電層を処理するために図２および３に関連して上述したのと同様のエッチングプロセスを用いて作製することができる。後退凹パッドは、パッドの高さとポストの高さとの間の差を増大し、したがってワイヤボンドおよび封止材の厚さのための空間距離を増大する。パッドの厚さはさらに低減することができ、実際、パッドの露出面がパッド位置で誘電体層の穴２２８を通して底面２２６に露出されるリード自体の表面２５５によって画定されるように、ゼロまで低減することができる。そのような構成は、たとえ厚さゼロのパッドでも、露出面２５５がワイヤボンディングのために誘電体層の底面２２６に充分に近づくように、例えば、薄い誘電体層を有する部品で使用することができる。
【００３３】
逆に、図９の部品は、外面３２６から下方に延びるパッド３３０ｂを含む。パッドおよび特にパッドの露出面３５４はしたがって、外面を越えて下方に突出する。ポスト３４８は、ポストのベース面３５２が誘電体層の外面から離れるように、外面３２６の下に突出する上部３３０ａを含む。ここで再び、ワイヤボンドおよび封止材（図示せず）を受け入れることができるように、ポストの高さはパッドの高さを越える。この構成の部品は、外部導電層の部分を除去してポストを形成するために使用されるエッチング液によってコネクタが実質的に攻撃されないように、例えば、最初に誘電体層の厚さより大きい高さのコネクタを作成し、コネクタに耐エッチング性層を設けることによって作成することができる。
【００３４】
上述した実施形態では、層３４（図２および３）のような外部導電層の厚さ全体がパッド位置４４で除去される。しかし、これは必須ではない。外部導電層の厚さの一部は、外部導電層の一部分が各パッドの一部として残るように、パッド位置に適切に残すことができる。例えば、耐エッチング性材料のスポットは、外部導電層が特定の程度までエッチングされた後、パッド位置に塗布することができる。代替的に外部導電層は、銅または他のエッチングが容易な導電性材料の２つの層を含み、パッド位置でこれらの層の間に配設された金のような耐エッチング性材料のスポットを持つ複合層として設けることができる。この場合、エッチングプロセスは、それが層間の境界に達したときにパッド位置で停止される。
【００３５】
また、上述したプロセスで、ポストが外部導電層３４（図１および２）の当初の厚さに等しい突出距離Ｄｐ（図３）を持つように、ポスト位置では外部導電層の厚さ全体が適切に残される。しかし、これは必須ではない。外部導電層の当初の厚さの一部分は処理中に除去してもよい。換言すると、ポスト位置では外部導電層の厚さを全く除去しなくても、あるいは一部を除去してもよく、かつパッド位置では外部導電層の厚さの一部または全部を除去することができる。しかし、ポストがパッドを超えて下方に突出し続けるように、前記外部導電層をパッド位置ではポスト位置より多く除去することが望ましい。
【００３６】
上述した議論では、ポストは略切頭円錐形要素として理想化されている。しかし、ポストがこの形状を持つことは必須ではない。図１０に示すように、かつ上述した米国特許第６，１７７，６３６号に詳述されているように、ポストは、フォトレジストまたはニッケル、金等のような耐食金属とすることのできる耐エッチング性材料を金属板またはシートの表面４０４に塗布することによって形成することができる。耐エッチング性材料の塗布後、エッチング液がこの表面に、一般的に表面４０４に垂直に向けられた噴射の形で塗布される。板またはシートの金属をエッチングして、図１１に破線で示す構成を有するポスト４４８を形成することができる。この構成では、ポスト４４８の下部４５０は「冷却塔」の形状を有する。各々のそのような下部は、上部４３０ａ、ベースから離隔した先端４３３、およびベースと先端との間の中間部４３５に接続された、ベース４５２を有する。ポストがベースから中間部への方向に内向きにテーパし、かつ中間部から先端に向かって外向きにテーパするように、中間部４３５は先端部４３３より狭く、かつベース４３１より狭い。耐エッチング性材料のスポット４０２が丸い場合、ポストは一般的に、表面４０４に垂直および残部４２８の表面に垂直に延びる軸４３７を中心とする回転体の形状を有する。耐エッチング性材料４０２が最終製品に望ましくないフォトレジストまたは他の材料である場合、さらなる処理の前に耐エッチング性材料を除去することができる。代替的に、耐エッチング性材料がニッケルまたは金のような耐食金属である場合、それは適切に残すことができる。
【００３７】
本発明のさらなる実施形態は、長尺ポスト５４８（図１２）を提供する。ポスト形成プロセスの１段階で、第１組のポスト部分５５０（図１１）が、誘電体要素の表面のような表面５２６から突出する。ポスト部分５５０は任意のプロセスによって形成することができるが、上述したプロセスによって形成することが望ましい。部分５５０の形成後、金属または他の導電層５０２がポスト部分５５０の先端５３３の上に塗布される。層５０２は、層の材料をポスト部分５５０から除去するが、ポスト部分５５０の上にある層の厚さの少なくとも一部分を残し、それによってポスト部分５５０と整列する追加ポスト部分５０４（図１２）を形成するように、選択的に処理される。層５０２に施される処理は、ポスト部分５５０と整列した耐エッチング性材料５０６のスポットを使用する、上述エッチングプロセスを含むことができる。層５０２をエッチングする前に、誘電性封止材５０８のような保護層を塗布してポスト部分５５０を被覆することができる。代替的にまたは追加的に、層５０２をエッチングする前に、ポスト部分５５０をニッケルまたは金のような耐エッチング性導電性材料でメッキまたは他の方法で被覆することができる。
【００３８】
連続ポスト部分を形成するプロセスは、部分５０４の下に追加部分を形成するために繰り返すことができる。本質的に任意の長さのポストを形成することができる。長いポストは、ポスト先端の可撓性および移動性を増大する。図１１および１２の層５０８のように、１つ以上の誘電性封止材層がすでに形成されたポスト部分の周囲に残される場合、封止材は、ポストの湾曲を実質的に制限しないように、可撓性であることが望ましい。他の実施形態では、部品を使用する前に、封止材は取り外される。ポストは誘電体基板５２２および上述したものと同様のトレース５２８と共に図示されているが、このプロセスを使用して、本質的にいかなる構造用のポストでも作製することができる。
【００３９】
上述した接続部品は、回路基板に表面実装されるというよりむしろ、ソケットに嵌合されるアセンブリに利用することができる。例えば、上述したパッケージされた半導体チップは、各々のポストがソケットの嵌合穴内に延び、ソケットの接点と電気的に接触するように、ソケットに取り付けることができる。特定の適切なソケットは米国特許第５，８０２，６９９号、第５，９８０，２７０号、および第５，６１５，８２４号の実施形態に記載されており、それらの開示を参照により本明細書に組み込む。さらなる代替例では、ソケット構成を一時的テストフィクスチャとして使用することができ、検査後に、アセンブリを回路基板にはんだ接合するかまたは他の方法で接合することができる。さらに別の構成では、部品はスタックアセンブリの要素として使用することができる。例えば図１３に示すアセンブリは、各々のそのようなパッケージされた超小型電子素子がマルチユニットスタックアセンブリ内の単一ユニットとして働くように、相互に積み重ねられた、各々が図４のパッケージされた素子６８と同様である、幾つかのパッケージされた超小型電子素子６６８ａ、６６８ｂ、および６６８ｃを含む。各ユニットは、チップ６７０を超えて突出し誘電体要素の上面すなわち内面６２４に露出する、トレース６５８の部分のような、上向きの導電性要素を有する。ポストが様々なユニット間の垂直方向の相互接続要素として働くように、ユニット６６８ｃの上向きの導電性要素は、スタックにおける次に高いユニット６６８ｂのポスト６４８に接続される一方、ユニット６６８ｂの上向きの導電性要素は、ユニット６６８ａのポスト６４８に接続される。スタックパッケージの他の特徴は、例えば米国特許公開公報第２００３０１０７１１８Ａ１号および第２００４００３１９７２Ａ１号に記載されており、それらの開示を参照により本明細書に組み込む。
【００４０】
ポストおよびパッド以外の特徴は、本明細書で論じたプロセスを用いて作成することができる。例えば、熱伝導性要素は、上述の通りエッチングまたは他の処理ステップ中に、外部導電層の厚さの一部または全部を残すことによって提供することができる。そのような熱伝導性要素は、ポストの高さに等しい高さを持つことができ、個々のポストの断面積より大きい断面積を持つことができる。熱伝導性要素の使用は、「ＭＩＣＲＯＥＬＥＣＴＲＯＮＩＣ  ＰＡＣＫＡＧＥＳ  ＡＮＤ  ＭＥＴＨＯＤＳ  ＴＨＥＲＥＦＯＲ」と称し、Ｂｅｌｇａｃｅｍ  Ｈａｂａが発明者として指定された、２００４年６月２５日出願の同時係属米国特許仮出願第６０／５８３，０６６号に詳述されており、その開示を参照により本明細書に組み込む。
【００４１】
上述したアセンブリは、上述した単層の導電性トレースを持つ、比較的単純な部品を含む。しかし、２層以上のトレースを使用することができ、導電性プレーンのような他の導電性特徴を含めることができる。例えば、図１４に示すように、多数のトレース層を持つ部品に、追加トレース７０４を有する追加誘電体層７０２、およびそのような追加誘電体層を貫通して第１誘電体層７２２上のトレース７５８のような導電性特徴まで延びる追加コネクタ７０６を形成することができる。追加誘電体層７０２は、第１誘電体層上にトレース７５８を形成した後に、第１誘電体層に積層することが望ましい。これは、ポスト７４８の形成の前または後、およびポストを形成するために使用される外部導電層を第１誘電体層に積層する前または後に、行なうことができる。上述した実施形態では、トレース５８（図３〜５）のようなトレースは、誘電体層の表面に沿って延びる。しかし、これは必須ではない。トレースまたは他の導電性特徴は、誘電体層内に配設することができる。例えば図１４では、トレース７５８は、層７０２および７２２を組み込んだ複合誘電体層内に延在する。この開示で使用する場合、導電性要素が誘電体要素または層「上」にあると言うときに、導電性要素は誘電体の表面に配設する必要は無く、代わりに誘電体内に配設することができる。つまり、語「上」とは、誘電体の表面における配置を暗示するものではない。
【００４２】
上述した実施形態では、チップまたは他の超小型電子素子は、コンタクト支承面が誘電体要素に対面するフェースダウン配向に配設される。しかし、本発明に従って作成された接続部品は、超小型電子素子をフェースアップ配向に取り付けるように使用することができる。例えば、図１５に示すように、パッケージされた超小型電子素子は、表面８７２上にコンタクト８７４を有するチップ８７０を含む。表面８７２は、誘電体要素およびトレースとは反対の上方向を向く。ワイヤボンド８７６はコンタクト８７４からトレース８５８まで下向きに延び、次にトレースは上述の通りポスト８４８に接続される。この実施形態では、パッドを誘電体層の外面すなわち下向きの面に露出させる必要は無い。接続部品を作成するプロセスは、図２および３に関連して上述したのとは異なりパッド位置にコネクタが設けられないことを除いては、上述したのと実質的に同じ方法で実行することができる。さらなる変形では（図１６）、チップ８７１は下向きの面にコンタクト８７３を有するが、コンタクトは多量のはんだまたは他の結合材８７５によってリードに接続され、一般的に「フリップチップ」実装と呼ばれる。この実施形態でも、パッドの露出は必須ではない。
【００４３】
さらなる変形では（図１７）、内部導電層から形成されたトレース９５８は、トレースと一体的に形成されたリード部分９５９を含む。最初に形成されたときにこれらのリード部分は、フェースダウン配向に配設されたチップ９７０のような超小型電子素子のコンタクト９７４にそれらを結合することができるように、誘電体要素のスロット９６６を越えて部分的にまたは完全に突出する。さらなる変形では、図７に示すコンタクト１７４のようなチップの突縁上のコンタクトにリード部分を結合することができるように、リード部分は誘電体要素の１つ以上の縁を越えて突出することができる。
【００４４】
さらに別の変形（図１８）では、接続部品は、誘電体要素１０２２の底面または外面１０２６に露出するポスト１０４８およびパッド１０３０の両方を有する。図１〜５に関連して上述した実施形態では、ポスト１０４８はパッドを超えて下方に突出する。チップ１０７０のような超小型電子素子は誘電体要素の下に取り付けられ、はんだ要素１００２または他の接合技術によってパッド１０３０に接続される。この超小型電子素子は、パッドによってトレース１０５８に接続される。さらなる超小型電子素子１０７１は場合により誘電体要素より上に設けられ、はんだ要素１００４を使用するフリップチップボンディングによってトレース１０５８に接続される。トレースの構成に応じて、トレースはチップ１０７０および１０７１のいずれか一方または両方をポスト１０４８に接続することができ、かつチップを相互に接続することができる。この実施形態では、パッドおよびポストの間の高さの差が、底部チップ１０７０を取り付けるための空間を提供する。底部チップはポストの先端より下に突出せず、したがってポストと回路パネルとの間の接続を妨害しない。他の実施形態では、誘電体要素上のパッドの一部は、誘電体要素より上に配設されたチップまたは他の要素に、ワイヤボンディングプロセスなどによって接続を行なうために使用することができる一方、他のパッドは誘電体要素より下に配設されたチップに接続することができる。
【００４５】
請求の範囲によって定義される本発明から逸脱することなく、上述した特徴のこれらおよび他の変形および組合せを利用することができ、好ましい実施形態の上記記述は、請求の範囲によって定義される本発明の制限ではなく、説明と受け止めるべきである。
【図面の簡単な説明】
【００４６】
【図１】本発明の一態様に係る方法の１段階中の接続部品の要素を示す略断面図である。
【図２】プロセス中の後の段階における要素を示す、図１と同様の図である。
【図３】図１および２のプロセスで形成された部品の略断面図である。
【図４】図３の部品を組み込んだパッケージされた超小型電子素子を示す略断面図である。
【図５】図４のパッケージされた超小型電子素子を回路基板と共に組み込んだアセンブリを示す略断面図である。
【図６】図を分かり易くするために一部分を除去した、図４に示したアセンブリの略平面図である。
【図７】本発明のさらなる実施形態に係るパッケージされた超小型電子素子および接続部品を示す略断面図である。
【図８】本発明のさらに別の実施形態に係る接続部品の一部分を示す部分略断面図である。
【図９】本発明のさらに別の実施形態に係る部品を示す、図８と同様の図である。
【図１０】作製工程における１段階中の本発明の別の実施形態に係る部品を示す略断面図である。
【図１１】本発明のさらに別の実施形態に係る部品の形成時の次の段階中のそのような部品を示す略断面図である。
【図１２】本発明のさらに別の実施形態に係る部品の形成時の次の段階中のそのような部品を示す略断面図である。
【図１３】本発明のさらに別の実施形態に係る複数のパッケージされた半導体チップを組み込んだアセンブリの略断面図である。
【図１４】本発明のさらなる実施形態に係る接続部品およびパッケージされた半導体チップの略断面図である。
【図１５】本発明のさらなる実施形態に係る接続部品およびパッケージされた半導体チップの略断面図である。
【図１６】本発明のさらなる実施形態に係る接続部品およびパッケージされた半導体チップの略断面図である。
【図１７】本発明のさらなる実施形態に係る接続部品およびパッケージされた半導体チップの略断面図である。
【図１８】パッケージされた超小型電子素子を追加の超小型電子素子と共に組み込んだアセンブリを示す図１４〜１７と同様の図である。
【図１】
2008504696.tif 000003
【図２】
2008504696.tif 000004
【図３】
2008504696.tif 000005
【図４】
2008504696.tif 000006
【図５】
2008504696.tif 000007
【図６】
2008504696.tif 000008
【図７】
2008504696.tif 000009
【図８】
2008504696.tif 000010
【図９】
2008504696.tif 000011
【図１０】
2008504696.tif 000012
【図１１】
2008504696.tif 000013
【図１２】
2008504696.tif 000014
【図１３】
2008504696.tif 000015
【図１４】
2008504696.tif 000016
【図１５】
2008504696.tif 000017
【図１６】
2008504696.tif 000018
【図１７】
2008504696.tif 000019
【図１８】
2008504696.tif 000020
【国際調査報告】
2008504696.tif 000021
2008504696.tif 000022
2008504696.tif 000023