(57)【要約】  ポリマーメモリセル（２１５、６４０）の動作に関連するしきい値を、作製後の段階中に調整された電界および／または電圧パルス幅をそれに印加することによって調節するためのシステムおよび方法が提供される。プログラミングしきい値のそのようなカスタマイゼーションは通常、回路設計の柔軟性を高めるために、メモリセル（２１５、６４０）をプログラミングするどのサイクルででも得ることができる。したがって、この発明は、電流−電圧ドメインおよび／または周波数−時間ドメインの双方を供給して、ポリマーメモリセル（２１５、６４０）のプログラムしきい値の調節を容易にする。
2008510264.tif 000002
【特許請求の範囲】
【請求項１】
メモリデバイスのプログラミングしきい値を設定する方法であって、
次のプログラミング段階用の所望のプログラミングしきい値を設定するために、メモリセル（２１５、６４０）の消去しきい値（４０４）を超えて消去方向に電圧を決定するステップを含み、メモリセル（２１５、６４０）は、その受動層（２０３）および活性層（２０１）を通るイオン移動に基づいて動作し、前記方法はさらに、
メモリセルに電圧を印加することによってメモリセル（２１５、６４０）を消去するステップを含む、方法。
【請求項２】
メモリデバイスのインピーダンス状態を設定するために活性層（２０１）に電圧を印加するステップをさらに含み、インピーダンス状態は情報内容を表わす、請求項１に記載の方法。
【請求項３】
メモリデバイスを通って流れる電流を予め定められた値と比較するステップをさらに含む、請求項１に記載の方法。
【請求項４】
メモリセル（２１５、６４０）の書込しきい値および消去しきい値のうちの少なくとも１つを予め定められた値に設定するステップをさらに含む、請求項１に記載の方法。
【請求項５】
プログラミングしきい値を電圧の線形関数として変化させるステップをさらに含む、請求項４に記載の方法。
【請求項６】
外部電界および光放射のうちの少なくとも１つに晒されると、イオンの移動に基づいて状態を変える活性層（２０１）と、
活性層（２０１）へのイオンの供給を容易にする受動または超イオン層（２０３）とを含み、活性層（２０１）および受動または超イオン層（２０３）はその間で電荷を移動させて、調節可能なプログラミングしきい値を提供する、メモリデバイス。
【請求項７】
調節可能なプログラミングしきい値は電圧によってある定められた値に調節される、請求項６に記載のメモリデバイス。
【請求項８】
電圧は、メモリデバイスの消去方向に印加される、請求項７に記載のメモリデバイス。
【請求項９】
調節可能なプログラミングしきい値はパルス幅によって調節される、請求項６に記載のメモリデバイス。
【請求項１０】
活性層（２０１）は、炭化水素、供与体および受容体特性を有する有機分子、有機金属複合体、ポルフィリン、フタロシアニン、およびヘキサデカフルオロフタロシアニンのうちの少なくとも１つを含む、請求項６に記載のメモリデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は一般に、ポリマーメモリセルにおけるプログラミングしきい値をカスタマイズすることに関し、特に、そのようなポリマーメモリセルが状態を変更する速度をプログラミングするために、作製後の段階でポリマーメモリセルの書込および消去電圧しきい値を設定および／または調節することに関する。
【背景技術】
【０００２】
発明の背景
ポータブルコンピュータおよび電子装置の普及ならびに使用増加は、メモリセルに対する需要を大幅に増加させてきた。デジタルカメラ、デジタルオーディオプレーヤ、携帯情報端末、および他の装置は一般に、大容量のメモリセル（たとえばフラッシュメモリ、スマートメディア、コンパクトフラッシュ（登録商標）など）の採用を求めている。そのようなメモリセルは通常、さまざまなタイプの記憶装置に採用可能である。
【０００３】
一般に情報は、多数のタイプの記憶装置のうちの１つ以上に記憶され、保持される。記憶装置は、長期記憶媒体、たとえばハードディスクドライブ、コンパクトディスクドライブおよび対応する媒体、デジタルビデオディスク（ＤＶＤ）ドライブなどを含む。長期記憶媒体は通常、より大量の情報をより低コストで記憶するが、他のタイプの記憶装置よりも遅い。記憶装置はまた、必ずとは言わないまでも短期記憶媒体であることが多いメモリデバイスも含む。メモリデバイスは、長期記憶媒体よりも実質的に速い傾向にある。
【０００４】
そのようなメモリデバイスは、たとえば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタテックランダムアクセスメモリ（ＳＲＡＭ）、ダブルデータレートメモリ（ＤＤＲ）、フラッシュメモリ、読出専用メモリ（ＲＯＭ）などを含む。メモリデバイスは揮発性タイプと不揮発性タイプとに細分可能である。揮発性メモリデバイスは通常、電源が切られるとその情報を失い、その情報を保持するために周期的なリフレッシュサイクルを通常必要とする。揮発性メモリデバイスは、たとえば、ランダムアクセスメモリ（ＲＡＭ）、ＤＲＡＭ、ＳＲＡＭなどを含む。不揮発性メモリデバイスは、電源がデバイスへと保たれていようといまいとその情報を保持する。不揮発性メモリデバイスは、ＲＯＭ、プログラマブル読出専用メモリ（ＰＲＯＭ）、消去可能プログラマブル読出専用メモリ（ＥＰＲＯＭ）、フラッシュメモリなどを含むが、それらに限定されない。揮発性メモリデバイスは一般に、不揮発性メモリデバイスに比べ、より低価格でより迅速な動作を提供する。
【０００５】
従って、メモリデバイスにおける各メモリセルは情報とのアクセスが可能であり、すなわち、情報の「読出」、「書込」および「消去」が可能である。メモリセルは、「０」および「１」とも呼ばれる「オフ」または「オン」状態で情報を保持する（たとえば、２つの状態に限定されている）。通常、メモリデバイスは、特定されたバイト数（たとえば１バイト当たり８個のメモリセル）を検索するよう対処されている。通常、揮発性メモリデバイスについては、メモリセルはその状態を保つために周期的に「リフレッシュ」されなければならない。そのようなメモリデバイスは普通、これらのさまざまな機能を実行し、かつ２つの状態を切換および維持可能な半導体デバイスから作製される。デバイスはしばしば無機固体技術を用いて作製され、たとえば結晶シリコンデバイスである。
【０００６】
情報記憶に対する需要の増加により、メモリデバイス開発業者および製造業者らは絶えず、メモリデバイス用の速度および記憶検索を増加させる（たとえば、書込／読出速度を
増加させる）ことを試みている。にもかかわらず、一般にそのようなメモリセルについては、動作用のプログラミングしきい値は固定されており、回路はそのような永続的で不変の値のあたりで設計されている。同時に、シリコンベースのデバイスは、それらの根本的な物理的サイズ限界に近づきつつある。さらに無機固体デバイスは一般に、複雑なアーキテクチャを背負わされており、それは高コストとデータ記憶密度の損失とにつながる。したがって、従来のシステムに関連する前述の不備を克服する必要がある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
発明の概要
この発明の１つ以上の局面の基本的な理解を提供するために、この発明の簡略化された概要を以下に表わす。この概要は、この発明の広範な概説ではない。それは、この発明の主要または重要な要素を識別するとも、この発明の範囲を描写するとも意図されてはいない。むしろ、この概要の唯一の目的は、この発明のいくつかの概念を、以下に述べるより詳細な説明の前触れとして、簡略化された形で表わすことである。
【課題を解決するための手段】
【０００８】
この発明は、ポリマーメモリセル用のさまざまなプログラミングしきい値を、作製後の段階で調整された電界および／または電圧パルス幅をそれに印加することによってカスタマイズするシステムおよび方法を提供する。したがって、メモリセルをプログラミングする所望のサイクルで、ある特定のプログラミングしきい値に対するユーザの好みを得ることができる。そのようなカスタマイゼーションは、たとえば、最適性能を得るようメモリ速度を消費電力に釣り合わせることによって、回路設計における柔軟性を高めることができる。プログラミングしきい値は、たとえば、ポリマーメモリセル用のある特定のプログラミング状態に関連する制限を指定でき、そこでデバイスは「オフ」状態から「オン」状態に変化する。
【０００９】
この発明の一局面によれば、書込プログラミング電圧は、ポリマーメモリセルに関連する消去しきい値を超えて印加される電圧を調整することに基づいて、ある所望の値に設定可能である。ポリマーメモリセルの次のプログラミングサイクル用の書込電圧は一般に、ポリマーメモリセルの消去しきい値を超える電圧の差の直接比例線形関数として変化可能である。したがって、消去しきい値を超えて印加される電圧を（たとえば−１０ボルトの範囲まで）変化させることによって、回路要件を満たすように所望のしきい値書込電圧を得ることができる。たとえば、消去しきい値を超えて印加される電圧を増大させることは、次のプログラミングサイクル中にメモリセルをプログラミングするために必要な電圧を増大させ得る。
【００１０】
この発明の別の局面では、可変パルス幅を採用することにより、プログラム電圧しきい値の範囲を確立することができ、それは通常、可変パルスの逆関数として変化する。したがって、所望の書込電圧が調節可能であり、ポリマーメモリセルは、プログラミングクロックのパルス幅を設定することに基づいて、ある予め定められた値で「オフ」状態から「オン」状態にスイッチングされる。このため、この手法は周波数に依存する書込電圧を確立でき、システム設計者らは、システム設計における最適性能を得るよう、メモリ速度を電力供給電圧と釣り合わせることができる。電流−電圧ドメインおよび周波数−時間ドメインの双方が、ポリマーメモリセルに関連するプログラムしきい値の調節に影響を与え得る。
【００１１】
この発明の関連する一局面では、ポリマーメモリセル用の消去しきい値電圧も、回路設計者が所望する態様で所望の消去しきい値を設定するために可変パルス幅を採用することによって、カスタマイズされ得る。消去電圧しきい値はパルス幅と反比例して変化可能で
あり、ポリマーメモリセルの消去電圧を所望の値に設定可能である。
【００１２】
前述のおよび関連する目的の達成のために、この発明は次に、以下に十分に説明される特徴を含んでいる。以下の説明および添付図面は、この発明のある例示的な局面を詳細に述べている。しかしながら、これらの局面は、この発明の原理が採用され得るさまざまなやり方のほんの数種を示しているだけである。この発明の他の局面、利点、および新規の特徴は、この発明の以下の詳細な説明を図面とともに考慮することから明らかとなるであろう。図面を読みやすくするために、図面の中には、図面間で、または所与の一図面内で、一律の縮尺に従わずに描かれたものがあるかもしれない。
【発明を実施するための最良の形態】
【００１３】
発明の詳細な説明
ここでこの発明を図面を参照して説明するが、全体を通し、同じ参照番号は同じ要素を指すために使用される。以下の記載では、説明の目的で、この発明の完全な理解を提供するために多くの特定の詳細が述べられている。しかしながら、この発明がこれらの特定の詳細なしで実践され得ることは明らかであろう。他の点では、この発明の説明を容易にするために、周知の構造および装置はブロック図の形で示されている。
【００１４】
この発明は、ポリマーメモリセルのさまざまなプログラミングしきい値を、作製後の段階中に調整された電界（たとえば制御電圧）および／またはパルス幅にそれを晒すことによってカスタマイズするシステムおよび方法を提供する。まず図１を参照すると、この発明の一局面に従った、プログラミング電圧しきい値と制御パラメータとの関係を図示する概略的なグラフが示されている。グラフ１１０は通常、メモリセルの書込しきい値（Ｖprogramming）と、消去電圧（Ｖerase）を超えて（以下にさらに説明されるような）消去方向に印加される電圧（）Ｖ）との間の線形関係を示している。消去しきい値を超えてポリマーメモリセルに印加される電圧の量に基づいて、メモリセルをプログラミングする次のサイクル用に書込しきい値が決定され得る。通常、メモリセルに印加される電圧は±１０ボルトの範囲内にあり得る。したがって、電圧が消去方向にさらに進んでメモリセルに印加されるにつれて（たとえば「よりしっかりと」消去に達するにつれて）、ポリマーメモリセルの次のサイクル用に必要なプログラミング電圧はより高くなる。
【００１５】
グラフ１２０は、この発明の一局面に従った、プログラミング電圧と書込電圧のパルス幅（たとえばプログラミングクロック）との関連する関係を示している。図示されているように、プログラム電圧しきい値の範囲は、ポリマーメモリセルをプログラミングする通常どの段階ででもプログラミングしきい値が変更可能となるようにパルス幅を変えることによって確立され得る。パルス幅が増大するにつれて、関連するプログラミングしきい値は、典型的な直流によるプログラミングを表わし得る漸近値へと減少する。
【００１６】
同様の双曲線関係が、メモリセルのパルス幅と消去しきい値との間に存在する。グラフ１３０は、可変パルス幅の関数としてのポリマーメモリセル用の消去しきい値電圧の変化を示しており、消去しきい値は、好適なパルス幅を対応する電圧で選択することにより、ポリマーメモリセルをプログラミングする通常どの段階ででも、回路設計者が所望する態様で調節可能である。消去電圧しきい値はパルス幅の双曲線関数として変化可能であり、ポリマーメモリセルの消去電圧を所望の値に設定可能である。
【００１７】
図２は、この発明の一局面に従った、システム２００に基づいて設定された関連するプログラミングしきい値を有するポリマーメモリセル２１５の概略図を示している。通常、下部電極２０５が銅電極である場合、そのようなメモリセルにとっての消去方向は、その銅電極に負の電圧を印加することとして規定可能である。同様に、銅の下部電極を有するメモリセルにとってのプログラミング方向は、銅電極に正の電圧を印加することとして規
定可能である。プログラミングしきい値調節器システム２００は、パルス幅決定器２２０と、パルス発生器２４０（たとえば三角パルス、方形パルスまたは組合せモード波発生器）と、センスアンプを有する差動電圧／電流測定構成要素２６０と、ポリマーメモリセル２１５のプログラムしきい値を設定することの一部としてさまざまな制御パラメータ（たとえば電圧、電流、パルス幅など）を監視可能なディスプレイ２８０とを含み得る。加えて、ポリマーメモリセル２１５は、シリコンベースのウェハ上に形成されたアレイの一部であってもよく、ビット線と呼ばれる複数の行（図示せず）とワード線と呼ばれる複数の列（図示せず）とを含み得る。ビット線とワード線との交差点はある特定のメモリセルのアドレスを構成しており、それはシステム２００によって調節されたプログラミング電圧を有し得る。
【００１８】
ポリマーメモリセル２１５は、導電層２０５の上に堆積可能な活性層（active layer）２０１および受動層（passive layer）２０３を含み得る。活性層２０１は、電圧または電流といった刺激に晒されると（たとえば高抵抗から低抵抗へ）インピーダンス状態を変えることができる。活性層を形成する活性分子または分子群は、電界および／または光放射に晒されると特性を変えるもの（たとえばイオン化基）であり得、たとえば、ニトロ基、アミノ基、シクロペンタジエニル、ジチオラン、メチルシクロペンタジエニル、フルバレンジル（fluvalenediyl）、インデニル、フルオレニル、シクロビス（パラコート−ｐ−フェニレン）、ビピリジニウム、フェノチアジン、ジアザピレニウム（diazapyrenium）、ベンゾニトリル、ベンゾエート、ベンズアミド、カルバゾール、ジベンゾチオフェン、ニトロベンゼン、アミノベンゼンスルホナート、アミノベンゾエート、および酸化還元活性金属を有する分子単位；メタロセン（Ｆｅ、Ｖ、Ｃｒ、Ｃｏ、Ｎｉなど）複合体、ポリピリジン金属複合体（Ｒｕ、Ｏｓなど）がある。
【００１９】
関連する一局面では、活性層２０１は、ポリアニリン、ポリチオフェン、ポリピロール、ポリシラン、ポリスチレン、ポリフラン、ポリインドール、ポリアズレン、ポリフェニレン、ポリピリジン、ポリビピリジン、ポリフタロシアニン、ポリセクシチオフェン、ポリ（シリコンオキソヘミポルフィラジン）、ポリ（ゲルマニウムオキソヘミポルフィラジン）、ポリ（エチレンジオキシチオフェン）、ポリフルオレン、ポリフェニルアセチレン、ポリジフェニルアセチレンおよび活性分子群を有する関連誘導体といったポリマーを含み得る。芳香族炭化水素；供与体および受容体特性を有する有機分子（Ｎ−エチルカルバゾール、テトラチオテトラセン、テトラチオフルバレン、テトラシアノキノジメタン、テトラシアノエチレン、クロラノール（cloranol）、ジニトロ−ｎ  フェニルなど）；金属有機複合体（ビスジフェニルグリオキシム、ビスオルトフェニレンジイミン、テトラアザ−テトラメチルアヌレンなど）；ポルフィリン、フタロシアニン、ヘキサデカフルオロフタロシアニン、および活性分子群を有するそれらの誘導体を含む、他の好適なおよび関連する化学化合物も採用可能であることが理解されるべきである。
【００２０】
この発明のさらに別の局面では、活性層は、ポリマーポリフェニルアセチレン＋クロラニルまたはテトラシアノ−キノ−ジメタンもしくはジクロロジシアノキノンの分子、銅フタロシアニン（熱蒸着法により約３０Å〜１０００Åに堆積可能）；銅ヘキサデカフルオロフタロシアニン、アモルファスカーボンまたはパラジウム（活性層の上面にマグネトロン同時スパッタリングにより堆積可能）；およびＮ−カルバゾリルプロピル基を有するポリシラン；シクロペンタジエニル基を有するポリマーポリチオフェン；シクロペンタジエニル基を有するポリシラン；アミノ基を有するポリシラン；アルキルアミノ基を有するポリチオフェン；シクロペンタジエニルアルキル基を有するポリチオフェン；カルバゾリル基およびジニトロ−ｎ−フェニル（ＤＮＰ）を含むポリジフェニルアセチレンを含む組成物；ＬｉＣＦ3  ＳＯ3塩、ポリエチレンジオキシチオフェン、およびカリウムヘキシシアノフェレートの塩を含むポリエチレンジオキシチオフェンおよび多孔質強誘電体（ポリビニレンフッ化物）を含み得る。
【００２１】
図２に示すように、ポリマーメモリセルの層を作製するために、導電層２０５の上の受動層２０３の上に活性層２０１が形成可能である。活性層２０１は、多数の好適な技法によって作製可能である。そのような一技法は、受動層２０３から有機層の形の活性層２０１を成長させることを伴う。そのような成長の最中、導電性基板からの多量の材料が、たとえば活性層２０１に化学的に結合または捕獲されている金属イオン（たとえば２〜１２％の銅濃度）の形で活性層に組込まれるようになり得る。同様に、そのような作製のためにスピンオン法が採用可能である。また、化学気相成長（ＣＶＤ）法も採用可能である。通常、ＣＶＤは、低圧化学気相成長（ＬＰＣＶＤ）、大気圧ＣＶＤ（ＡＰＣＶＤ）、プラズマ増強化学気相成長（ＰＥＣＶＤ）、および高密度化学気相成長（ＨＤＣＶＤ）を含み得る。
【００２２】
この発明の関連する一局面では、活性層２０１は、小さい有機分子および共役ポリマーといった共役有機材料からも構成可能である。有機層がポリマーである場合、共役有機ポリマーのポリマー骨格は、活性層上に配置された頂部導電電極と導電層２０５との間で長手方向に（たとえば導電層２０５の内側の接面に対して概して実質的に垂直に）延在可能である。骨格がその共役性質を保つよう、共役有機分子は直鎖型または分岐鎖型であり得る。そのような共役分子は、それらが重複するπ軌道を有すること、およびそれらが２つ以上の共振構造を呈し得ることを特徴とする。共役有機材料の共役性質は、そのような層から作製されるメモリセルに関連する特性の制御を容易にする。これに関連して、活性層２０１の共役有機材料は、電荷（孔および／または電子）を供与および受容し、イオンを捕獲する能力を有する。一般に、共役有機分子は少なくとも２つの比較的安定した酸化還元状態を有する。これら２つの比較的安定した状態により、共役有機ポリマーは、受動（超イオン）層と相互作用する際に電荷を供与および受容できるようになる。さらに、ＣＶＤ法を採用した場合、有機分子を受動層２０３に付着させるために有機分子の１つ以上の端を官能基形成することは、通常必要ない。そのような有機分子は時おり、活性層２０１の共役有機ポリマーと受動層２０３との間に形成された化学結合を有し得る。
【００２３】
この発明の特定の一局面では、活性層２０１の一部として採用された有機材料は、環式または非環式であり得る。場合によっては、有機ポリマーなどでは、有機材料は形成または堆積中に自己組織化し得る。共役有機ポリマーの例は、ポリアセチレン（シスまたはトランス）；ポリフェニルアセチレン（シスまたはトランス）；ポリジフェニルアセチレン；ポリアニリン；ポリ（ｐ−フェニレン  ビニレン）；ポリチオフェン；ポリポルフィリン；ポルフィリン大環状分子、チオール誘導ポリポルフィリン；ポリ（ｐ−フェニレン）；ポリ（イミド）；ポリフェロセン、ポリフタロシアニンなどのポリメタロセン；ポリビニレン；ポリスチロールなどの１つ以上を含む。加えて、有機材料の特性は、好適なドーパントを用いたドーピングによって修正可能である。
【００２４】
例示的な一局面では活性層２０１を形成可能であるそのような有機材料は、作製中のメモリセルの選択された実現化例に依存する好適な厚さを有する。活性層２０１を部分的に形成可能な有機ポリマー層にとって好適な厚さの例示的範囲は、約１０ｎｍ以上約２００ｎｍ以下である。同様に、受動層２０３は、作製中のメモリセルの実現化例に基づいて変化し得る好適な厚さを有し得る。受動層２０３にとって好適な厚さのいくつかの例は、約５ｎｍ以上約２００ｎｍ以下の厚さであり得る。
【００２５】
この発明の一局面によれば、受動層は、有機金属（ＭＯ）前駆体を利用した、ＣＶＤ、真空熱蒸発、スパッタリング、またはプラズマ増強化学気相成長（ＰＥＣＶＤ）によって、導電層２０５上に選択的に成長、スピンオン、堆積され得る。堆積プロセスは、とりわけ導電性促進化合物を所望の厚さに堆積することを容易にするよう、監視および制御され得る。
【００２６】
加えて、受動層２０３は、活性層２０１への金属イオン注入を容易にし、活性層２０１における金属イオンの濃度を高めて、活性層２０１の導電性を修正することができる。
【００２７】
受動層２０３は、イオンを供与および受容する能力を有する少なくとも１つの導電性促進化合物を含む。一般に、導電性促進化合物は、導電性促進化合物がイオンを供与および受容できるようにする少なくとも２つの比較的安定した酸化還元状態を有する。受動層２０３に採用可能な他の導電性促進化合物の例は、酸化タングステン（ＷＯ3）、酸化モリブデン（ＭｏＯ3）、セレン化チタン（ＴｉＳｅ2）硫化銅（Ｃｕ2Ｓ、ＣｕＳ）の１つ以上、酸化銅（ＣｕＯ、Ｃｕ2Ｏ）、酸化マンガン（ＭｎＯ2）、二酸化チタン（ＴｉＯ2）、酸化インジウム（Ｉ3Ｏ4）、硫化銀（Ａｇ2Ｓ）、酸化鉄（Ｆｅ3Ｏ4）などのうちの１つ以上を含む。受動層２０３は酸化法を用いて成長しても、気相反応によって形成されても、またはポリマーメモリセルの導電電極間に堆積されてもよい。この発明がそれに限定されておらず、他の導電および／または半導電材料も採用可能であることが、理解されるべきである。受動層２０３は、作製中のメモリデバイスおよび／または実現化例に基づいて変わり得る好適な厚さを有する。受動層２０３は、場合によっては、活性層２０１を形成する際に触媒として作用し得る。これに関連して、共役有機分子の骨格は、まず受動層２０３の近傍に生じ、受動層表面に実質的に垂直に離れて成長または集合し得る。その結果、共役有機分子の骨格は、導電層２０５（たとえば銅電極）を横切る方向において自己整列可能である。受動層２０３は、堆積プロセス（たとえば熱堆積、ＰＶＤ、非選択的ＣＶＤなど）によって、または予め堆積された薄いＣｕ層の完全な硫化によって形成可能である。
【００２８】
図３は、銅の下部底部電極を有するポリマーメモリセルについての、「オン」状態および「オフ」状態中の例示的な電流−電圧グラフ３００を示している。そのような電極について前述したように、消去方向は、銅の下部電極に負の電圧を印加することとして規定可能であり、プログラミング方向は、銅の下部電極に正の電圧を印加することとして規定可能である。図示されているように、任意の電流は、「オン」状態に比べ、「オフ」状態により高い電圧を必要とする。「オン」状態および「オフ」状態は、電流を選択してそれぞれの電圧を測定することにより、または逆のやり方により区別可能である。メモリセルは、原点に関して対称的なＩ−Ｖグラフを呈することができる。図示されているように、線３０１の傾斜は通常、回路の電流制限抵抗を反映している（たとえば、メモリ構成要素に直列する抵抗と印加電圧との組合せによって変わり得る負荷線を反映している）。そのような線は、デバイスをスイッチングする際の典型的な遷移状態を示している。
【００２９】
書込電圧しきい値（Ｖwrite）が得られるよう、「オフ」状態（実線の曲線）を辿ることによって電圧を矢印３０２の方向に増大させる場合、メモリセルは次に、抵抗が低い「オフ」状態から抵抗が高い「オン」状態へとスイッチングする。プログラミングのすぐ次のサイクル用のそのようなＶwriteの値は、消去しきい値を超えて消去方向に印加される電圧に基づいて、たとえばＶ1＝Ｖerase＋（）Ｖ）のレベルにカスタマイズされ得る。ポリマーメモリセルの次のプログラミングサイクル用の書込電圧は一般に、消去しきい値を超える電圧の差（）Ｖ）の直接比例線形関数として変化可能である。
【００３０】
図示されているように、オン状態に達すると、電圧の減少が、オン状態の経路（点線の曲線）に沿って矢印３０３の方向に進み、負の電圧値になる。その後、消去電圧しきい値点（Ｖerase）が得られ、それは次にデバイスを矢印３０４で示すように「オン」状態から「オフ」状態にスイッチングする。にも関わらず、そのような消去しきい値電圧に達する前に電圧が反転されると、Ｉ−Ｖトレースは「オン」状態の曲線上を矢印３０３と反対の方向に後戻りする。負の電圧方向において消去しきい値が超されると、どの電圧反転も通常、「オフ」状態の曲線を辿り、対応するしきい値書込電圧は次のプログラミングサイ
クル用に増大する。したがって、消去しきい値を超えて印加される電圧を（たとえば−１０ボルトの範囲まで）変化させることにより、回路要件を満たすように所望のしきい値書込電圧を得ることができ、電圧が消去方向にさらに進んでメモリセルに印加されるにつれて（たとえば「よりしっかりと」消去に達するにつれて）、ポリマーメモリセルの次のサイクル用に必要なプログラミング電圧はより高くなる。そのようなカスタマイゼーションは回路設計における柔軟性を高めることができ、ユーザの好みに従った回路の設計を可能にする。
【００３１】
図４は、この発明の一局面に従った関連する手法４００を示す。まず４０２で、回路に対する特定の要件またはユーザの好みに基づいて、所望のプログラミングしきい値（Ｖwrite）を指定する。次に４０４で、ポリマーメモリセル用の既存の消去しきい値を超えて必要とされる電圧値を、所望のプログラミングしきい値を電圧値の関数として示すグラフによって計算または取得する。この発明の一局面によれば、ポリマーメモリセルの次のプログラミングサイクル用の書込電圧は一般に、消去しきい値を超える電圧の差の直接比例線形関数として変化可能である。次に４０６で、消去しきい値を超えるそのような対応する電圧差にポリマーメモリセルを晒し、４０８で所望の書込しきい値を得る。図４がある特定のプログラミング周波数に基づいた電流−電圧手法を説明していること、ならびに、電流−電圧ドメインおよび周波数／時間ドメインの双方がポリマーメモリセルに関連するプログラムしきい値に影響を与え得るということが理解されるべきである。
【００３２】
図５は、この発明の別の局面に従った、周波数／時間ドメインを採用している関連する手法５００を示しており、ここでは、可変パルス幅により、可変パルスの双曲線関数として通常変化するプログラム電圧しきい値の範囲を確立することができる。まず５０２で、回路に対する特定の要件またはユーザの好みに基づいて、所望のプログラミングしきい値（Ｖwrite）を指定する。次に５０４で、関連するパルス幅を、パルス幅を所望のプログラミングしきい値の関数として示すグラフによって計算または取得する。この発明の一局面によれば、プログラム電圧しきい値は通常、可変パルスの双曲線関数として変化する。したがって、所望の書込電圧が調節可能であり、ポリマーメモリセルは、プログラミングクロックのパルス幅を設定することに基づいて、ある予め定められた値で「オフ」状態から「オン」状態にスイッチングされる。このため、この手法は周波数に依存する書込電圧を確立でき、システム設計者らは、回路設計における最適性能を得るよう、メモリ速度を電力供給電圧と釣り合わせることができる。この発明の関連する一局面では、ポリマーメモリセル用の消去しきい値電圧も、回路設計者が所望する態様で可変パルス幅によってカスタマイズされ得る。消去電圧しきい値はパルス幅の双曲線関数として変化可能であり、ポリマーメモリセルの消去電圧を所望の値に設定可能である。
【００３３】
ここで図６を参照すると、調節可能なプログラムしきい値を有するメモリセル６４０をプログラミングする回路が図示されている。メモリセル６４０をプログラミングするための制御システムは、メモリセル６４０の情報書込および／または記録中に、制御可能な電流レベル（たとえばプログラマブル電流）を提供できる発電機６２０を含む。メモリセル６４０は、さまざまな受動層および活性層をその間に挟む２つの電極を含む。この発明がそれに限定されておらず、さまざまな障壁層といった他の層も採用可能であることが、理解されるべきである。
【００３４】
安定抵抗器６６０は、メモリセル６４０に作動的に接続されており、メモリセル６４０を通って流れる最大電流を制限するよう設計された抵抗を有している。レジスタデバイス６７０および６８０は、メモリセル６４０のさまざまなプログラミング段階の最中の回路状態を監視可能である。たとえば、メモリセルを通って流れる電流の値は、安定抵抗器６６０の電圧を測定することによって得ることができ、そのようなレジスタデバイスは、電圧計、オシログラフ、レコーダ、およびいつ何時でも回路状態を監視するために採用され
た他のデバイスを含み得る。
【００３５】
この発明の特定の一手法によれば、発電機６２０は、メモリセルのプログラミングに必要なしきい値基準（たとえば電圧値）を上回る初期電圧パルスを形成する。たとえば、図７は、２ビットメモリセル動作を書込むためのそのような手法の関連する電圧−時間および電流−時間のグラフを示している。電圧レベル「Ｚ」および「Ｙ」はそれぞれ、初期電圧パルスおよびしきい値電圧を示している。次に、安定抵抗器６６０上の電圧を測定することにより、メモリセル６４０を通って流れる電流の値を得ることができる。このように、さまざまな電流パルス状態が、メモリセルに書込まれたそれぞれのビットの情報に対応するよう、メモリセルを通って流れる電流を制御することができる。たとえば、図７に示すように、電流レベル「Ａ」は値「００」を、電流レベル「Ｂ」は値「０１」を、電流レベル「Ｃ」は値「１０」を、電流レベル「Ｄ」は値「１１」を示すことができ、それらはすべてメモリセル６４０にプログラミング可能である。
【００３６】
次に、電流パルスが所望のプログラミングされた状態に達した後で、書込プログラミングは完了し、プログラミング電圧はオフにスイッチングされる。同様に、メモリセル６４０から何ビットかの情報を読出するには、しきい値電圧値「Ｙ」よりも低い読出電圧「Ｘ」が発電機６２０によって生成される。図６の安定抵抗器６６０を通って流れる電流の量と読出電圧「Ｘ」とに基づいて、メモリセル６４０の抵抗が次に計算され得る。そのような電流は次に、メモリセルのプログラミングされた状態を検証するために、基準電流に対応可能である。同様に、情報を消去するには、発電機６２０は、メモリセルを通って流れる消去しきい値に達するよう制御される、電流を生成可能な負の電圧パルスＷを生成する。機能ゾーンを有するメモリセルをプログラミングするために、電圧、電流またはインピーダンス以外の特性が採用可能であることが、理解されるべきである。たとえば、制御される値は、光の強度（光センサ／エミッタ層が採用されている光学プログラミング）、または、メモリセルが外部の刺激および／または信号に晒される時間の量であり得る。そのようなものは、ある特定のメモリセルの構造、およびその作製に採用された材料にも依存し、図６に示す特定のメモリ構造については、さらに別の書込動作が実行され得る前に、セルをその初期状態に戻し、記録された情報を消去することが必要かもしれない。
【００３７】
図８に移ると、フローチャートが、この発明の１つ以上の局面に従ってメモリセルをプログラミングするための手法８００を示している。この手法は８０２で始まり、そこでは一般的な初期化が行なわれる。そのような初期化は、ポインタの確立、メモリの割当て、変数の設定、通信チャネルの確立などを含み得るが、それらに限定されない。８０４で、プログラミングされるポリマーメモリセルは外部刺激を受ける。そのような外部刺激は制御構成要素によって供給可能であり、ポリマーメモリセルに関連する電気特性および／または光学特性を変更できる。制御構成要素はさらに外部刺激を監視／調整し、それによりポリマーメモリセルの影響される特性を制御できる。８０８で、このように影響された特性の値を得る（たとえば計算および／または測定する）ことができる。次に８０８で、得られた値を、（制御システムの比較器によって）その特定の特性について定められた基準しきい値と比較する。そのような基準しきい値は、プログラミングされるポリマーメモリセルについてのある特定のプログラミング状態に関連する上限を設定可能である。影響される特性に依存する他の電気／光学特徴もそれぞれの予め定められた値と比較可能であり、プログラム状態を検証するための判断基準として採用可能であることが理解されるべきである。
【００３８】
次に、プロセスは比較ステップ８１０に進み、影響された特性の値が基準しきい値を上回るかまたはそれに等しい場合、そのような状態についてのプログラミングは完了したと考えられる。この方法はその場合、８１２で外部刺激を除去し、８１４で終了する。その他の場合、プログラムはメモリセルを新しい刺激に晒すことに戻る。基準しきい値がある
特定のプログラミング状態に関連する下限を設定可能であることが理解されるべきである。さらに、しきい値基準はある範囲を構成することもでき、比較ステップは、ポリマーメモリセルの影響される特性がその範囲内にあるか否かを検証する。
【００３９】
例示的な方法が、さまざまな事象および／または行為を表わす一連のブロックとしてここに図示され説明されているが、この発明はそのようなブロックの図示された順序によって限定されない。たとえば、行為または事象の中には、ここに図示された順序とは別に、この発明に従って、異なる順序で、および／または他の行為または事象と同時に起こってもよいものもある。たとえば、ポリマーメモリセルは、何ビットかの情報の、書込または消去ではなく読出を促進する刺激に晒され得る。加えて、図示されたブロック、事象または行為のすべてが、この発明に従った手法を実行するために必要とされるわけではない。さらに、この発明に従った例示的な方法および他の方法が、ここに図示され説明されたポリマーメモリセルをプログラミングすることに関連して、ならびに図示または説明されていない他のシステムおよび装置に関連して実行されてもよいことが理解されるであろう。
【００４０】
ここで図９を参照すると、この発明に従ったプログラマブルしきい値を呈することができるさまざまな例示的な電極構成および受動／活性層を有するメモリセルの構造が図示されている。通常そのようなメモリセルについては、上により詳細に説明したように、上部および下部電極は、さまざまな他の活性層および受動層を挟んでおり、所望のプログラマブルしきい値を呈することができる。電極（たとえば９１０、９２０）は、アルミニウム、クロム、銅、ゲルマニウム、金、マグネシウム、マンガン、インジウム、鉄、ニッケル、パラジウム、プラチナ、銀、チタン、亜鉛、それらの合金、インジウム錫酸化物、ポリシリコン、ドープされたアモルファスシリコン、金属シリサイドといった導電材料で構成可能である。導電材料として利用可能な例示的な合金は、ハステロイ（Hastelloy）（登録商標）、コバール（Kovar）（登録商標）、インバー、モネル（Monel）（登録商標）、インコネル（Inconel）（登録商標）、真鍮、ステンレス鋼、マグネシウム銀合金、およびさまざまな他の合金を含む。
【００４１】
電極の厚さは、実現化例および作製されるメモリデバイスに依存して変わり得る。しかしながら、電極９１０および９２０について、例示的な厚さの範囲は、約１００ｎｍ以上約１０ｕｍ以下を含んでいる。電極は、たとえば半導体層、ポリマー層、および受動層のさまざまな層中に交互に配置可能である。
【００４２】
上述のように、受動層９３０は、電極９１０から活性（たとえば有機）層９４０と受動層９３０との界面へイオンを移動させるよう作動する。加えて、受動層９３０は、活性層９４０へのイオン注入を容易にし、活性層におけるイオンの濃度を高め、結果として活性層９４０の導電性の修正をもたらす。加えて、受動層９３０は、場合によっては、活性層９４０を形成する際に触媒として作用する。これに関連して、共役有機分子の骨格は、まず受動層９３０の近傍に生じ、受動層表面に実質的に垂直に離れて成長または集合し得る。その結果、共役有機分子の骨格は、２つの電極を横切る方向において自己整列し得る。以下の説明は、そのようなポリマーメモリデバイスのイオン濃度およびモデル挙動を説明し図示する。
【００４３】
以下の例では、活性層は、有機材料を用いた導電ポリマーであり、受動層材料としてＣｕ2Ｓが使用されている。それは、接触しているポリマーから電子を獲得する比較的強い能力を有しており、以下の式をもたらす。
【００４４】
（１）  Ｃｕ2Ｓ→Ｃｕ＋Ｃｕ1.99Ｓ、およびＣｕ→Ｃｕ+＋ｅ-、またはＣｕ+→Ｃｕ++＋ｅ-
結果として、ＣｕＳとポリマーとの間の二重層に蓄積した電荷により、内在電界が生成
される。これは、Ｃｕ（ｙ）Ｓ（ｙはたとえば１から２の好適な値を受入れる）とポリマーとの界面に対する内在電界の効果を示すグラフである図１０に示されている。酸化銅（Ｃｕ+）は、外部電界が印加された際の電荷担体である。ポリマーの導電性は、その濃度およびその移動度によって決まる。
【００４５】
σ＝ｑｐμ  （２）
式中、ｑはイオン電荷、ｐはイオン濃度、μは移動度である。
【００４６】
図１１は、この発明の一局面に従ったさまざまな状態（１１０１、１１０２および１１０３）におけるポリマーメモリデバイス１１００を示す概略図である。第１の「オフ」状態１１０１、「オン」状態１１０２、および第２の「オフ」状態１１０３におけるデバイス１１００が図示されている。この発明に従って形成されたメモリデバイスが図１１に示すもの以外の状態を有し得ることが理解される。ポリマーメモリデバイス１１００は、頂部電極１１０４と、底部電極１１０６と、活性層（たとえばＰＰＡ）および少なくとも１つの受動層（たとえばＣｕ2Ｓ）を含む選択的導電層１１０８とを含む。第１のオフ状態１１０１では、電荷（たとえば正イオン）１１１０は、選択的導電層１１０８の底部電極１１０６近くに集まる。オン状態１１０２では、電荷１１１０は均一に分散され、それによりオン状態を示す。第２のオフ状態１１０３では、電荷は選択的導電層１１０８の頂部電極１１０４近くに集まる。
【００４７】
この発明をある例示された局面に関して図示し説明してきたが、この明細書および添付図面を読んで理解すれば当業者の脳裏に均等な変更および修正が浮かぶことが理解されるであろう。特に上述の構成要素（アセンブリ、デバイス、回路、システムなど）によって実行されるさまざまな機能に関して、そのような構成要素の説明に使用される用語（「手段」への言及を含む）は、特に示唆しない限り、開示された構造と構造的には均等ではないものの、説明された構成要素の特定の機能を実行し（たとえば機能的に均等）、この発明のここに説明された例示的な局面における機能を実行する任意の構成要素に対応するよう意図されている。この点に関し、この発明が、この発明のさまざまな方法の行為および／または事象を実行するためのコンピュータ実行可能命令を有するコンピュータ読取可能媒体およびシステムを含むことも認識されるであろう。
【産業上の利用可能性】
【００４８】
この発明の方法およびシステムは、半導体処理および作製の分野において利用可能である。たとえば、この発明は、不揮発性メモリデバイスを含むメモリデバイスおよび中央処理装置を作るために採用可能である。
【図面の簡単な説明】
【００４９】
【図１】３つの異なる手法に基づいてポリマーメモリセルのプログラミングしきい値をカスタマイズするための概略図である。
【図２】この発明の例示的な一局面に従った、ポリマーメモリセルのプログラミングしきい値を調節可能なシステムについてのブロック図である。
【図３】この発明の一局面に従った、調節可能なプログラミングしきい値を有するある特定のポリマーメモリセルについてのＩ−Ｖ特性を示すグラフである。
【図４】この発明の一局面に従った、消去しきい値を超える電圧を採用することによってメモリセルのプログラミングしきい値を設定するための別の例示的な手法を示す図である。
【図５】この発明の一局面に従った、パルス幅変動によってメモリセルのプログラミングしきい値を設定するためのさらに別の例示的な手法を示す図である。
【図６】この発明の一局面に従った、調節可能なプログラミングしきい値を有するメモリをプログラミングするためのプログラミング回路を示す図である。
【図７】この発明の一局面に従ったメモリセルのさまざまなプログラミング状態についての電圧−時間および電流−時間に関連するグラフである。
【図８】この発明の一局面に従ってメモリセルをプログラミングするための例示的な一手法を示す図である。
【図９】この発明の一局面に従ったメモリデバイスのさまざまな例示的構造を示す図である。
【図１０】この発明の一局面に従った、受動または超イオン層とポリマー層との界面での内在電界の効果を示すグラフである。
【図１１】この発明の一局面に従ったさまざまな状態におけるポリマーメモリセルを示す概略図である。
【図１】
2008510264.tif 000003
【図２】
2008510264.tif 000004
【図３】
2008510264.tif 000005
【図４】
2008510264.tif 000006
【図５】
2008510264.tif 000007
【図６】
2008510264.tif 000008
【図７】
2008510264.tif 000009
【図８】
2008510264.tif 000010
【図９】
2008510264.tif 000011
【図１０】
2008510264.tif 000012
【図１１】
2008510264.tif 000013
【国際調査報告】
2008510264.tif 000014
2008510264.tif 000015
2008510264.tif 000016