(57)【要約】  電子回路の製造方法であって、導体路（１６）により被覆された、第１導体路支持体（１０）の表面（１３）に、実質的に同じように構成された２つの半導体チップ（４６）を取付け、該２つの半導体チップ（４６）は第１の表面（４９）と第２の表面（５８）を有し、一方の半導体チップ（４６）はその第１表面（４９）を以て、他方の半導体チップ（４６）はその第２表面（５８）を以て表面（１３）に取付けられ、一方の半導体チップ（４６）の第２表面（５８）と、他方の半導体チップ（４６）の第１表面（４９）は、リードフレーム（６４）によって交流端子（３１）と相互に接続される、ことを特徴とする製造方法。
2008526037.tif 000002
【特許請求の範囲】
【請求項１】
電子回路の製造方法であって、
導体路（１６）により被覆された、第１導体路支持体（１０）の表面（１３）に、実質的に同じように構成された２つの半導体チップ（４６）を取付け、
該２つの半導体チップ（４６）は第１の表面（４９）と第２の表面（５８）を有し、
一方の半導体チップ（４６）はその第１表面（４９）を以て、他方の半導体チップ（４６）はその第２表面（５８）を以て表面（１３）に取付けられ、
一方の半導体チップ（４６）の第２表面（５８）と、他方の半導体チップ（４６）の第１表面（４９）は、リードフレーム（６４）によって交流端子（３１）と相互に接続される、ことを特徴とする製造方法。
【請求項２】
請求項１記載の方法において、
リードフレーム（６４）は、半導体チップ（４６）に実装された直後に、種々異なるコンタクト個所間にある回路技術的には無意味な接続（７３）を実現する、ことを特徴とする方法。
【請求項３】
請求項２記載の方法において、
後のステップで、前記回路技術的に無意味な接続は切断される、ことを特徴とする方法。
【請求項４】
請求項１から３までのいずれか一項記載の方法において、
リードフレーム（６４）は、電子回路に集積されない支持個所に支承される、ことを特徴とする方法。
【請求項５】
請求項１から４までのいずれか一項記載の方法において、
リードフレーム（６４）は金属製のプレスグリッドからなるか、または導体路により被覆された、絶縁材料製の第２導体路支持体からなる、ことを特徴とする方法。
【請求項６】
請求項１から５までのいずれか一項記載の方法において、
半導体チップ（４６）の第２表面（５８）にあるソース端子（５５）とゲート端子（５２）は、第１導体路支持体（１０）に位置決めされる前に金属化される、ことを特徴とする方法。
【請求項７】
請求項６記載の方法において、
２つの半導体チップ（４６）の一方はフリップチップ技術で取付けられる、ことを特徴とする方法。
【請求項８】
請求項１から７までのいずれか一項記載の方法において、
電子回路はＨブリッジ回路である、ことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
従来技術
電子制御装置では、損失電力の高い、パッケージされない半導体が複数の受動構成素子と共に適用固有に構造化された電力基板にハンダ付けされる。現在、基板材料として有利にはいわゆるＤＢＣ（ダイレクトボンディング銅）−セラミック基板が使用される。ここでは電力半導体構成素子がハンダ付けされる。電力半導体のソース端子およびドレイン端子は、引き続きアルミニウムワイヤ−ボンディング接続によって電力基板の導体路と接触接続される。制御機器ケーシングのプラスチック射出挿入部材への接続も、同様にアルミニウムワイヤ−ボンディング接続によって行われる。適用固有に要求される電流強度を導くために、通常は多層ボンディングが必要である。電力半導体に発生する損失熱は、この取付け技術の場合、チップ下側を介してしか放出することができない。
【０００２】
前記のアルミニウムワイヤ−ボンディング接続にも２つの欠点がある：１つには、すべてが連続してセットされる多数のボンディング接続が必要なことである。そのため、製造方法のこの部分にとりわけ時間が掛かる。このアルミニウムワイヤ−ボンディング接続のもう１つの欠点は、このアルミニウムワイヤ−ボンディング接続が電力半導体の冷却に条件的にしか寄与できないことである。
【０００３】
発明の利点
請求項１の特徴を備える本発明の方法は、２つの半導体チップが導体路表面とは反対の側で、リードフレームによって相互の接続されており、これによりこのリードフレームを介してとりわけ良好に熱を放出することができ、またリードフレームと２つの半導体チップとの接続をハンダ付けプロセスによって行うことができるという利点を有する。このハンダ付けプロセスは、チップを第１導体路支持体の導体路に接続するために使用される接続方法に相当する。したがってチップと導体路との接続およびリードフレームと半導体チップとの接続が、１つの同じ方法ステップで行われる。このことにより一方では時間が得られる。なぜなら面倒なボンディングステップが省略されるからである。他方では熱放出が改善される。なぜならリードフレームが熱をとりわけ良好に導くからである。
【０００４】
従属請求項に記載された構成によって、独立請求項に記載された方法を有利に発展および改善することができる。
【０００５】
本発明の別の構成によれば、リードフレームは、半導体チップに実装された直後に、種々異なるコンタクト個所間にある回路技術的には無意味な接続を実現する。この種の接続は、電子回路の動作時に短絡を引き起こす接続であると理解されたい。相応にして本発明の別のステップでは、回路技術的に無意味な接続、すなわち短絡接続が後のステップで切断される。
【０００６】
リードフレームがとりわけ大面積で確実に第１導体路支持体の上に載置するように、リードフレームは、電子回路に集積されない支持個所に支承される。
【０００７】
リードフレームは、金属プレスグリッドとして構成されていると、とりわけ簡単に作製することができる。リードフレームと被覆された第１導体路支持体とのとりわけ良好な融和性は、リードフレームが第１導体路支持体と同じように、導体路により被覆された第２導体路支持体からなり、第１導体路支持体と第２導体路支持体とが同じ金属からなると得られる。
【０００８】
第１導体路支持体上の導体路と半導体チップとの良好な接着ないし接続を確実にするため、半導体チップの第２表面にあるソース端子およびゲート端子を、第１導体路支持体への位置決めの前に金属化する。
【０００９】
図面
図面には本発明の方法の実施例が示されている。
【００１０】
図１は、電子回路を製造するための方法の概略図である。
【００１１】
図２から図８は、所定の方法ステップが実行された後の第１導体路支持体の平面図である。
【００１２】
実施例の説明
図１には、製造方法のフローが概略的に示されている。図１による方法のフローを、図２から７に基づいて詳細に説明する。
【００１３】
図２には、第１導体路支持体が示されており、ここではＤＢＣセラミック基板として構成されている。この導体路支持体１０はその表面１３に非導電性領域と導電性領域とを有し、これらはここでは導体路１６として示されている。図２に示された導体路１６はここでは種々異なるタスクを引き受ける。一番右の領域は、後でマイナス端子１９とするために設けられている。その他の点では比較的大面積に構成されたこのマイナス端子１９から導体路１６が発しており、この導体路１６はいわゆるマイナス−センス線路２２として構成されている。マイナス端子１９には対向する導体路１６が配置されており、この導体路は後でプラス端子２５として用いる。この端子２５からもいわゆるプラス−センス線路２８が発している。導体路支持体１０の表面にはさらに別の導体路１６があり、この導体路は交流端子３１として示されている。交流端子３１の左側にはいわゆるゲート−１端子３４、右側にはゲート−２端子３７が導体路１６として形成されている。さらに導体路支持体１０の表面１３にはこの場合、２つの支持面４０が配置されている。これらの支持面は差し当たり単なる導体路１６であるが、他の導体路からは電気的に絶縁されている。
【００１４】
このように前処理された導体路支持体１０には図１のステップＢ１により、導体路１６の選択された面領域にハンダペーストが面状に塗布される。ハンダペースト４３を面状に塗布することはここではシルクスクリーン印刷によって行うことができる。ハンダペースト４３はこの第１ステップＢ１の後、支持面４０，マイナス端子１９、プラス端子２５、ゲート−１端子３４、ゲート−２端子３７および交流端子３１に存在する。図４ａには、半導体チップ４６の側面図が示されている。この半導体チップ４６は２つの表面を有する：第１表面４９としてここでは、ゲート端子５２とソース端子５５を支持する表面が示されている。第２表面５８は、第１表面４９の反対側の表面である。この第２表面５８はいわゆるドレイン端子６１を支持する。図１によれば、このような半導体４６にも方法ステップＡ１が適用される。ここでソース端子５５とゲート端子５２にはいわゆる「アンダーボンド金属化」が施される。図１のステップＢ２によれば、導体路支持体１０の所定の導体路１６上にだけ２つの半導体チップ４６が取付けられる。第１半導体チップ４６はその第２表面５８を以て、プラス端子２５の上、ないしはハンダペースト４３により覆われたプラス端子２５の領域の上に置かれる。したがってこの第１半導体チップ４６のゲート端子５２およびソース端子５５は表面１３の反対側にある。
【００１５】
プラス端子２５は図２，３および４ｂによれば直線上の幅広導体路１６として示されてる。このプラス端子２５に直角に、ゲート−１端子３４が伸長しており、このゲート−１端子は導体路１６と同様に構成されている。このゲート−１端子３４は、プラス端子２５の境界の近傍へ直角に達している。支持面４０，ハンダペースト４３により覆われたゲート−１端子３４の面、およびプラス端子２５の上にある半導体４６のゲート端子５２は、この実施例では一列に並んでいる。他方の半導体４６はそのソース端子５５を以て、ハンダペースト４３により覆われたマイナス端子１９の領域上に置かれている。第２半導体４６のゲート端子５２は、ゲート−２端子３７ないしはハンダペースト４３により覆われたゲート−２端子３７の部分上に置かれている。
【００１６】
図５ａには、リードフレーム６４の平面図が示されている。図５ａに示されたこのリードフレーム６４は例として金属板製のプレスグリッドであり、金属板例えば銅板から打ち抜かれている。図１の方法ステップＣ１によれば、リードフレーム６４は、半導体４６と接触することとなる側にハンダペースト４３の層が取付けられる。このハンダペースト４３も例えばシルクスクリーン印刷によって取付けられる。リフローハンダステップ（Ｃ２）で、ハンダペースト４３はまず液化され、引き続き再び冷却により固化される。オプションとしての中間ステップＣ３で関連する複数のリードフレーム６４が統合される。このことはリードフレーム６４が大面積の関連するプレートから打ち抜かれる場合に対しても当てはまる。この統合は例えば、隣接するリードフレーム６４の接続ウェブを打ち抜いて除くか、ないしは切断することにより行われる。リードフレーム６４の所定の部分が後で、導体路支持体１０の導体路１６の上で顕著に隆起して延在すべき場合に対しては、リードフレーム６４の個々の部分を型押し、これら個々の部分がブリッジ状に個別の接続点の上に掛かるようにすることができる。さらなる方法ステップＣ５でリードフレーム６４は、通常はここまで説明したステップの１つの後で、ハンダペースト４３と共に上方に配向され、回転され（反転され）、引き続き下方に配向されたハンダペースト４３と共にフラックスに短時間、浸沈される（ステップＣ５）。
【００１７】
図５ａに示されたリードフレームは種々異なる部分を有する。リードフレーム６４がまず、全体で閉鎖されたリング状のフレーム６７を有する。このフレーム６７内には複数の窓７０が配置されており、これらの窓は種々のウェブ７３が残るように配置されている。例えばウェブ７３．１は、支持面４０、ゲート端子５２、およびゲート−１端子３４を後で相互に接続するために設けられている。フレーム６４の中央に配置された接続体７６は、後でソース端子５５をドレイン端子６１と、また交流端子３１を相互に接続するために用いられる。フレーム６７と接続体７６との間にある別の接続体７３．２は、接続体７６を支持面４０と、接続体７６が電子個別構成部材の上に良好に支持されるように接続するために用いられる。図５ａに示されたリードフレーム６４はさらなるステップＢ３で、適切に前処理された導体路支持体１０に載置される。これにより上記の接続個所が得られる。さらなるステップＢ４で、理想的には接点個所でだけ導体路１６、とりわけハンダペースト４３により被覆されたリードフレーム６４が、真空ハンダステップで半導体４６の導体路および種々の端子と接続される。オプションとしてのさらあるステップＢ５で、ハンダ方法により場合により僅かに汚染された表面１３がクリーニングされる。
【００１８】
方法ステップＢ６で（図７も参照）、引き続き接続体７３が、回路技術的に意味のない接続である適切な個所で切断される。図７には切断個所７９が示されている。最終ステップでリードフレーム６４の不要となった部分が除去される。図８には、完成された回路が示されている。
【００１９】
先行の図面で説明した金属板からなるリードフレームに対して択一的に、リードフレームはセラミックの面状導体路支持体からなることもできる。この種の導体路支持体の場合、図５ａでＴ字形の接続体７６の領域、接続体７３．１、並びに接続体７３．２の比較的小さな部分にだけ、支持面４０の領域でハンダ付け可能な層が被覆される。
【００２０】
図４ｂの右側に示された半導体４６は、２つの半導体チップ４６の一方であり、フリップチップ技術で導体路支持体１０に取付けられる。前に説明した図面に示された電子回路は、電気モータを制御するために設けられたＨブリッジ回路である。
【００２１】
金属、有利には銅製の接続ブリッジとしてのリードフレーム６４は、すでに述べた付加的な型押し、または適切なスリットにより熱機械的に最適化することができる。例えばこの銅製接続ブリッジは、２つのトランジスタないしは半導体４６の端子をΩの形状に接続することができる。
【００２２】
前に説明したステップには電子回路の製造方法が述べられており、第１導体路支持体１０の、導体路１６により被覆された表面１３に２つの半導体チップ４６が取付けられる。半導体チップ４６は実質的に同じように構成されている。２つの半導体チップ４６は第１の表面４９と第２の表面５８を有する。一方の半導体チップ４６はその第１表面４９を以て、他方の半導体チップ４６はその第２表面５８を以て導体路支持体１０の表面１３に取付けられる。一方の半導体チップ４６の第２表面５８と、他方の半導体チップの第１表面４９は、リードフレーム６４によって交流端子３１と相互に接続されている。本発明の別の構成によれば、リードフレーム６４は、半導体チップに実装された直後に、種々異なるコンタクト個所間にある回路技術的には無意味な（短絡）接続を実現する。後のステップで、回路技術的に無意味な接続は切断される。とりわけ耐衝撃性のあるリードフレーム６４を得るために、リードフレーム６４は電子回路に集積されない支持個所４０にも支承される。
【００２３】
リードフレーム６４は２つの異なる手段により実現することができる：
１つは金属製、有利には銅製のプレスグリッドである。または導体路支持体１０と同じようにセラミックである絶縁材料からなり、導体路１６により被覆された第２導体路支持体からなる。半導体チップ４６の第１表面４９にあるソース端子５５とゲート端子５２は、第１導体路支持体１０に位置決めされる前に金属化される。
【図面の簡単な説明】
【００２４】
【図１】電子回路を製造するための方法の概略図である。
【図２】所定の方法ステップが実行された後の第１導体路支持体の平面図である。
【図３】所定の方法ステップが実行された後の第１導体路支持体の平面図である。
【図４】所定の方法ステップが実行された後の第１導体路支持体の平面図である。
【図５】所定の方法ステップが実行された後の第１導体路支持体の平面図である。
【図６】所定の方法ステップが実行された後の第１導体路支持体の平面図である。
【図７】所定の方法ステップが実行された後の第１導体路支持体の平面図である。
【図８】所定の方法ステップが実行された後の第１導体路支持体の平面図である。
【図１】
2008526037.tif 000003
【図２】
2008526037.tif 000004
【図３】
2008526037.tif 000005
【図４ａ】
2008526037.tif 000006
【図４ｂ】
2008526037.tif 000007
【図５ａ】
2008526037.tif 000008
【図５ｂ】
2008526037.tif 000009
【図６】
2008526037.tif 000010
【図７】
2008526037.tif 000011
【図８】
2008526037.tif 000012
【国際調査報告】
2008526037.tif 000013
2008526037.tif 000014
2008526037.tif 000015
2008526037.tif 000016
2008526037.tif 000017
2008526037.tif 000018