(57)【要約】  誘電性ハウジング（２０）、及び誘電性ハウジングの該当部分に配置された接触子（２８、３０）から成る複数のアレー（３１、３３、３５）を備えた電気コネクタであって、複数の接触子アレーのうち少なくとも二つが異なる接触子間ピッチを有し、且つ誘電性ハウジングの前記該当部分の少なくとも一つを部分的に除去することにより、誘電性ハウジングの該当部分における接触子アレーの接触子間の誘電率を制御する電気コネクタ。
2008511116.tif 000002
【特許請求の範囲】
【請求項１】
誘電性ハウジング、及び
前記誘電性ハウジングの該当する部分に配置される複数の接触子アレーであって、少なくとも二つの接触子アレーにおいてピッチが異なっている複数の接触子アレー
を備える電気コネクタであって、
誘電性ハウジングの少なくとも一つの部分が部分的に除去されていることにより、誘電性ハウジングの前記部分に位置する接触子アレーの接触子間の誘電率が制御される、電気コネクタ。
【請求項２】
ピッチが狭い方のアレーが配置される誘電性ハウジングの部分が部分的に除去される、請求項１に記載のコネクタ。
【請求項３】
接触子アレーが、一つ以上の電気用接触子アレー、及び一つ以上の信号用接触子アレーを含む、請求項１又は２に記載のコネクタ。
【請求項４】
少なくとも一つの信号接触子アレーが配置されている誘電性ハウジングの部分が部分的に除去されている、請求項３に記載のコネクタ。
【請求項５】
誘電性ハウジングの少なくとも一つの該当部分が部分的に除去されていることにより、接触子が部分的に露出している、請求項１ないし４のいずれか一項に記載のコネクタ。
【請求項６】
誘電性ハウジングの少なくとも一つの該当部分が部分的に除去されていることにより、誘電性ハウジングの前記部分の壁に開口が形成されており、接触子がこの開口を通る、請求項５に記載のコネクタ。
【請求項７】
部分的に除去された誘電性ハウジングの少なくとも一つの該当部分が、誘電性ハウジングから突出するハウジング区画を有している、請求項１ないし６のいずれか一項に記載のコネクタ。
【請求項８】
コネクタがシリアルアッタチドＳＣＳＩレセプタクルを具備する、請求項１ないし７のいずれか一項に記載のコネクタ。
【請求項９】
接触子が、スルーホール、表面装着、圧入、及び圧縮嵌合型の接触子からなるグループの一つ以上を含む、請求項１ないし８のいずれか一項に記載のコネクタ。
【請求項１０】
誘電性ハウジングの前記部分に収容される接触子アレーの接触子間の誘電率が減少する、請求項１ないし９のいずれか一項に記載のコネクタ。
【請求項１１】
誘電性ハウジング該当部分に配置される複数の接触子アレーであって、少なくとも二つの接触子アレーにおいてピッチが異なる複数の接触子アレーを有する電気コネクタの電気特性を制御する方法であって、
コネクタの誘電性ハウジングの少なくとも一つの該当部分を部分的に除去することにより、誘電性ハウジングの前記部分の接触子アレーの接触子間の誘電率を制御する方法。
【発明の詳細な説明】
【発明の開示】
【０００１】
発明の分野
本発明は、概して、プリント基板（ＰＣＢ）に使用されるコネクタ等の電気コネクタの分野と、電気コネクタの電気的特性を制御する方法とに関する。
【０００２】
背景
電気コネクタは、ＰＣＢを他のＰＣＢ、又は外部の別のデバイスに接続するために、電気デバイスに使用されることが多い。ＰＣＢ用コネクタは、一般に、ＰＣＢに装着される受容部材又はレセプタクルと、プラグ部材とを備える。レセプタクルとプラグ部材の各々は、電気接触子から構成される接触子アレーを具備している。レセプタクルとプラグ部材のハウジングは相互に嵌合するように設計されており、レセプタクルとプラグ部材の各電気接触子は、嵌合位置で互いに電気的に結合する。
一般的なコネクタは誘電性のハウジングを持ち、ハウジングは、特定の用途に応じて設計された寸法とピッチを有する複数の電気接触子からなるアセンブリを収容する。電気接触子は、複数のアレーにグループ分けされる場合が多い。各アレーは、通常、同じピッチを有する複数の電気接触子を有する。
【０００３】
図１に、既存のＳＡＳ（シリアルアッタチドＳＣＳＩ）レセプタクル１０の概観図を示す。横長のレセプタクル１０は、成型された誘電性ハウジングを備え、電気接触子７を収容する。レセプタクル１０は、電気接触子７から構成される三組のアレー１、２及び３を、レセプタクルの異なる面に有している。接触子７は、それぞれの収容室５に収容される。
図１に示すようなコネクタを設計するとき、特にピッチの狭い（例えば、０．８ｍｍのピッチ）接触子については、信号品位等の要素が重要である。特に高速データ伝送分野においては、クロストーク等のパラメータが問題となる。特に、ピッチの狭い接触子間においてクロストークが大きい。
【０００４】
概要
本発明の第一の態様によれば、誘電性ハウジング、及び誘電性ハウジングの該当部分に配置された接触子からなる複数のアレーを備えた電気コネクタが提供される。本コネクタでは、接触子アレーの少なくとも二つが異なったピッチを有し、且つ、誘電性ハウジングの前記該当部分の少なくとも一つが部分的に除去されることにより、誘電性ハウジングの該当部分に位置する接触子アレーの接触子間の誘電率が制御される。
【０００５】
ピッチの狭いアレーを内部に有する誘電性ハウジングの前記部分は部分的に除去することができる。
接触子アレーは、一つ以上の電力用接触子アレーと、一つ以上の信号用接触子アレーとを具備することができる。
【０００６】
一つの信号用接触子アレーが内部に配置される誘電性ハウジングの少なくとも該当部分は、部分的に除去することができる。
誘電性ハウジングの該当部分の少なくとも一つを部分的に除去し、接触子を部分的に露出することができる。
【０００７】
誘電性ハウジングの該当部分の少なくとも一つを部分的に除去して、誘電性ハウジングの壁の前記部分に開口を形成することができ、接触子はこの開口を貫通する。
部分的に除去される誘電性ハウジングの該当部分の少なくとも一つは、誘電性ハウジングから突出する区画を含むことができる。
【０００８】
本コネクタは、シリアルアッタチドＳＣＳＩレセプタクルを具備することができる。
接触子は、スルーホール、表面装着、圧入、及び圧縮嵌合型の接触子からなる一つ以上の組を含むことができる。
誘電性ハウジングの前記部分に含まれる接触子アレーの接触子間の誘電率を減少させることができる。
【０００９】
本発明の第二の態様によれば、誘電性ハウジングの該当する部分に配置される複数の接触子アレーを有し、接触子アレーの少なくとも二つがそれぞれ異なるピッチを有する電気コネクタの電気特性を制御する方法が提供される。本方法は、コネクタの誘電性ハウジングの該当部分の少なくとも一つを除去することにより、誘電性ハウジングの前記部分に位置する接触子アレーの接触子間の誘電率を制御することを含む。
【００１０】
本発明の非限定的な実施形態を、添付図面を参照しながら以下に説明する。
【実施例】
【００１１】
詳細な説明
図２は、例示的実施形態によるＳＡＳ（シリアルアッタチドＳＣＳＩ）レセプタクル２０の斜視図である。横長のレセプタクル２０は、成型された誘電性ハウジングを備え、電気接触子２８、３０を収容する。レセプタクル２０は、３３のような三組のアレーをレセプタクル２０の異なる面に有している。第一のアレー３１は、１．２７ｍｍのピッチに配置された２２個の接触子２８から構成され、レセプタクル２０の一方の端部２２の一方の側面に配置されている。各接触子２８は、それぞれの収容室３６に配置されている。第一接触子アレー３１の接触子２８は、通常、電機系統に接続する。第二のアレー３３は、０．８ｍｍのピッチに配置された８個の接触子３０から構成されている。第二アレー３３は、レセプタクル２０の中央部２４付近の、第一接触子アレー３１とは反対側の側面に沿って配置されている。各接触子３０は、対応するスロット１９内に収容される。第二アレー３３の接触子３０は、通常、信号系統に接続する。第三のアレー３５は、１．２７ｍｍのピッチに配置された７個の端子から構成され、レセプタクル２０の他方の端部２６付近の、第一アレー３１と同じ側面に配置されている。第三アレーの各接触子は、対応する収容室３６に収容される。第三アレー３５の接触端子２８は、通常、信号系統に接続する。
第一アレー３１と第三アレー３５は、レセプタクル２０の同じ側にあり、レセプタクル２０の外側面と同一面内に位置する。一方、第二アレー３３を収容する中央部２４は、レセプタクル２０の壁面２２から突出している。
【００１２】
レセプタクル２０の両端部２２、２６はそれぞれ、垂直な支柱３８と水平なベース４０で終端している。ベース４０の端部に垂直方向に金属端子４２が形成されていることによりＰＣＢへレセプタクルを挿入することができ、これによりレセプタクル２０の剛性が得られる。電気接触子の尾部２８、３０はレセプタクル２０から突出する圧入嵌合タイプである。即ち、これら接触子の尾部は横方向に弾性を有しており、アセンブリの間にレセプタクルをＰＣＢに挿入する際、レセプタクルコネクタとＰＣＢとの支持体となる。
中心部２４は、スロット１９内に収容される電気接触子３０のアレー３３を備える。中心部２４は、信号線を電気的に接続するために使用されるので、接触子３０のピッチは、他の線、例えば電線用の電気接触子２８のピッチよりも狭い。ピッチの狭い電気接触子３０は、信号の完全性、クロストークの低減等のパラメータの改善を目的としての設計しなければならない。この目的を達成する一つの方法では、ハウジングの誘電体の誘電率を低減する。中央部２４の誘電体を削減又は除去することにより、接触子３０間の誘電率が低減する。この結果、高周波の分野において極めて重要な要素であるキャパシタンスの減少をもたらす。
【００１３】
本実施例においては、突出する中央部２４の誘電体を部分的に除去又は削減することにより、誘電体を低減する。突出する中央部２４は上部２００と下部２０２を有する。下部２０２の突出部分の幅２９は、上部２００の幅２７よりも大きい。
上部２００と下部２０２は交差部２１で結合しており、この交差部は本実施例においては傾斜面として図示されている。交差部２１はレセプタクル２０の側面に垂直とすることもできる。上部は、一連の凹み２３から構成されている。電気接触子３０はこれらの凹み２３に嵌め込まれる。
【００１４】
電気接触子３０の本体は、レセプタクル２０の中央部２４の下部２０２に形成されたスロット２１に部分的に埋め込まれている。電気接触子３０の各尾部がレセプタクル２０から突出していることにより、ＰＣＢと電気的に接触することができる。電気接触子３０の尾部は圧入嵌合タイプである。即ち、これら接触子は横方向に弾性を有し、アセンブリの間にレセプタクルコネクタをＰＣＢに挿入する際、レセプタクルとＰＣＢとの支持体となる。
レセプタクル２０は、図４ａ及び図４ｂに示すように、ケーブル又は他のＰＣＢのプラグ部材５００を受け入れるように設計されており、プラグ部材がセプタクル２０に差し込まれると、レセプタクル２０の各接触子２８、３０とプラグ部材の間に電気接続が確立する。
【００１５】
図３ａに、本発明の第二の実施形態によるＳＡＳ（シリアルアッタチッドＳＣＳＩ）レセプタクル３０の斜視図を示す。本レセプタクルは、第１の実施形態とは中央部２４の構造が異なっている。
第二の実施例に示すように、中央部２４は、スロット４９の内部に収容される電気接触子３０のアレー３３を備える。突出する中央部２４は上部３０２及び下部３０４を有する。下部３０４の幅５０は、上部３０２の幅５２よりも大きい。上部３０２と下部３０４は交差部４８で結合されており、この交差部は本実施例においては傾斜面で示されている。交差部４８はレセプタクル３００の側面に対して垂直であっても良い。
【００１６】
第一の実施形態と異なり、上部３０２の部分には誘電体が全く存在せず、その結果壁２２に沿う部分は空間４６になっている。スロット４７は下部３０４の内部に構築され、接触子３０を収容し、その際接触子は壁２２に形成された開口を貫通する。電気接触子３０の頂部は、対応するスロット４９内に配置される。電気接触子３０の尾部はレセプタクル３００から突出し、ＰＣＢと物理に接触することができる。
図３ｂは、図３ａの電気接触子３０を接触子アレー３３から取り外し、壁２２内の空間４６を完全に露出した様子を示す。上部の上側表面上にスロット４９が見えている。更に、スロット４７は上部の底面にもある。
【００１７】
各電気接触子３０は、頂部５４、本体５６、及び尾部５８を有する。頂部５４は、プラグの電気接触子との物理的接続を可能にする圧縮チップを有する。本体５６は細長い形状であり、適切な位置で屈曲していることにより弾性を付与する。尾部５８は、圧入嵌合タイプであり、横方向に弾性を有している。これは、アセンブリの間にレセプタクルをＰＣＢに効率的に挿入することを目的としたものである。
上記に示したアレーの数は、３個より多くすることも少なくすることもできる。信号線及び電源線に接続されるアレーの配置及び選択は変更可能である。アレーの電気接触子の数及びピッチはレセプタクルの長さに応じて変更可能である。
【００１８】
アレーの形状は変更可能である。誘電体の除去部分の大きさ及びパターンは変更できる。
電気接触子２８、３８の尾部は圧入嵌合方式としたが、圧縮型、スルーホール型、表面装着型等の他の方式を使用することもできる。
【００１９】
特定の実施形態に示された本発明に対し、広義に解釈される本発明の精神又は範囲を逸脱することなく多数の変形形態及び／又は修正が可能であることは、当業者には自明である。従って、本実施形態は、いかなる意味でも例示的なものであり、限定的なものではない。
【図面の簡単な説明】
【００２０】
【図１】従来型のＳＡＳ（シリアルアッタチドＳＣＳＩ）レセプタクルの斜視図である。
【図２】本発明の一実施例によるＳＡＳ（シリアルアッタチドＳＣＳＩ）レセプタクルの斜視図である。
【図３ａ】本発明の一実施例によるＳＡＳ（シリアルアッタチドＳＣＳＩ）レセプタクルの斜視図である。
【図３ｂ】図３ａから電気接触子を取り外した状態を示す。
【図４ａ】図２のＳＡＳレセプタクルとの使用に適した一実施例によるプラグの斜視図である。
【図４ｂ】図４ａのプラグと、図２のＳＡＳ（シリアルアッタチドＳＣＳＩ）レセプタクルのアセンブリを示す斜視図である。
【図１】
2008511116.tif 000003
【図２】
2008511116.tif 000004
【図３ａ】
2008511116.tif 000005
【図３ｂ】
2008511116.tif 000006
【図４ａ】
2008511116.tif 000007
【図４ｂ】
2008511116.tif 000008
【国際調査報告】
2008511116.tif 000009
2008511116.tif 000010