(57)【要約】回路配置(100;100’)、特に、少なくとも１つのテストパターンを生成するように構成されているアプリケーション回路、および、前記回路配置の検査および／または診断方法を、確実に信頼性のある故障検出ができるようにさらに発展させるために、少なくとも１つのテストパターンの更新および／または拡張素子(10,12,14;10’,12’,14’)を用いて、テストパターンを、少なくとも１つの予め設定可能な、および／または確定的なテストベクトルに、更新および／または拡張し得るようにし、さらに、少なくとも１つのテストパターンの更新および／または拡張素子(10,12,14;10’,12’,14’)を、少なくとも１つの信号経路(50)上の各分岐点(52,54,56)のうち、少なくとも１つの分岐点の上流に挿入する。
2008527322.tif 000002
【特許請求の範囲】
【請求項１】
回路配置（１００；１００′）、特に、少なくとも１つのテストパターンを生成するように構成したアプリケーション回路において、
‐  少なくとも１つのテストパターンの更新および／または拡張素子（１０，１２，１４；１０′，１２′，１４′）を用いて、前記テストパターンを、少なくとも１つの予め設定可能な、および／または確定的な検査ベクトルに、更新および／または拡張することができ、かつ、
‐  前記少なくとも１つのテストパターンの更新および／または拡張素子（１０，１２，１４；１０′，１２′，１４′）を配置し、特に、少なくとも１つの信号経路（５０）上の各分岐点（５２，５４，５６）のうち、少なくとも１つの分岐点の上流、特に、前記各分岐点の上流に挿入するようにした、
ことを特徴とする回路配置。
【請求項２】
前記テストパターンの更新および／または拡張素子（１０，１２，１４；１０′，１２′，１４′）が、
‐  少なくとも１つのバッファユニット、または
‐  少なくとも１つのファンアウトユニット、
形式であることを特徴とする、請求項１に記載の回路配置。
【請求項３】
前記所与のテストパターンの更新および／または拡張素子（１０，１２，１４；１０′，１２′，１４′）に供給することができるテスト信号に対して、少なくとも１つの個別の故障シグナチュアを計算し得るようにしたことを特徴とする、請求項１または２に記載の回路配置。
【請求項４】
前記テストパターンの更新および／または拡張素子（１０，１２，１４；１０′，１２′，１４′）が、
‐  当該テストパターンの更新および／または拡張素子（１０，１２，１４；１０′，１２′，１４′）の上流に接続された少なくとも１つのサブ回路（２０，２２）、特に少なくとも１つのアプリケーションサブ回路、並びに／若しくは、
‐  当該テストパターンの更新および／または拡張素子（１０，１２，１４；１０′，１２′，１４′）の下流に接続された少なくとも１つのサブ回路（３２，３４，３６，３８，４０）、特に少なくとも１つのアプリケーションサブ回路を有する、
ことを特徴とする、請求項１〜３のいずれか１項に記載の回路配置。
【請求項５】
少なくとも１つの回路配置（１００；１００′）、特に、少なくとも１つのアプリケーション回路を検査および／または診断する方法であって、少なくとも１つのテストパターンの更新および／または拡張素子（１０，１２，１４；１０′，１２′，１４′）に供給することができるテスト信号に対して、少なくとも１つの個別の故障シグナチュアを計算し得るようにすることを特徴とする、回路配置の検査および／または診断方法。
【請求項６】
［i］  少なくとも１つのレイアウト記述を考慮しながら、少なくとも１つのロジック記述を更新するステップ、
［ii］  ステップ［i］において更新された前記ロジック記述を用いて、少なくとも１つのテストパターンを生成、特に、更新および／または拡張するステップ、
［iii］  前記少なくとも１つの個別の故障シグナチュアを、
‐  ステップ［i］において更新された前記ロジック記述を用いて、かつ、
‐  ステップ［ii］において生成された前記テストパターンを用いて、
生成するステップ、
を含むことを特徴とする、請求項５に記載の方法。
【請求項７】
［ａ］  故障した場合の、前記回路配置のロジック動作および／または、
［ｂ］  レイアウトに関係する故障の場合における、前記回路配置（１００；１００′）の動作、
を解析し、それらを、前記テストパターンを生成する際に考慮に入れることを特徴とする、請求項５または６に記載の方法。
【請求項８】
前記［ｂ］の場合に、
‐  配線構造を、当該配線構造のレイアウトに関して解析し、
‐  少なくとも１つの信号経路（５０）上の各分岐点（５２，５４，５６）のうち、少なくとも１つの分岐点の上流、特に、前記各分岐点の上流に、少なくとも１つのテストパターンの更新および／または拡張素子（１０，１２，１４；１０′，１２′，１４′）、特に、少なくとも１つのバッファユニットまたは少なくとも１つのファンアウトユニットを挿入するように、前記回路配置（１００；１００′）を変更し、さらに、
‐  このように変更した前記回路配置（１００；１００′）に、前記生成したテストパターンを適用する、
ことを特徴とする、請求項７に記載の方法。
【請求項９】
前記テストパターンを、少なくとも１つのＡＴＰＧ（自動テストパターン生成器）によって計算することを特徴とする、請求項６〜８のいずれか１項に記載の方法。
【請求項１０】
検査および／または診断するため、特に、
‐  前記回路配置（１００；１００′）のロジック部における、いわゆる配線故障形式の製品故障のような故障を、追跡および／または検出するため、および／または、
‐  少なくとも１つの新たな故障シグナチュアを計算し、その結果、当該故障シグナチュアおよび／または他の製品故障の位置を突き止めることができる精度を改善するための、
請求項１〜４のいずれか１項に記載の少なくとも１つの回路配置、および／、または、請求項５〜９のいずれか１項に記載の方法の使用方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路配置に関し、特に、少なくとも１つのテストパターンを生成するように構成されるアプリケーション回路（従来技術の刊行物、特許文献１を参照されたい）に関する。
【０００２】
本発明は、少なくとも１つの回路配置、特に、少なくとも１つのアプリケーション回路の検査および／または診断方法に関する。
【背景技術】
【０００３】
集積回路を検査することで、これら集積回路の製造品の主要な様相を示すことができる。集積回路の設計段階でも、その検査の容易性を考慮することは非常に重要である。このようなことを検査方法に利用できるように反映させることにより、集積化コンポーネントまたは集積化アセンブリを正しく動作させるべくその能力を検査することができる。
【０００４】
このようなデジタル回路製品を検査するための標準的な検査方法は、テスト信号（いわゆるテストパターン）を回路の入力端へ供給するステップと、その結果得られる出力信号を、故障または欠陥が全くない回路からの出力信号と比較するステップとを含む。測定した信号と期待する信号との間に差異が観察された場合は、検査を行った回路が、少なくとも１つの故障または欠陥を含んでおり、従って使用するのには不適当であるとみなすことができる。
【０００５】
今日では、ハードウェア検証用テストパターンのその大部分を、自動検査ツール（いわゆる、自動テストパターン生成器）で生成している。回路内の欠陥を検出するための、ＡＴＰＧ（automatic test pattern generation:自動テストパターン生成）法は、入力ベクトルを生成する標準的な方法であり、従って、この場合に使用するのは、テストパターンを自動的に生成するためのプログラムである。
【０００６】
ＡＴＰＧ用のプログラムで、テストパターンを生成するのにアルゴリズムが用いられ、これらアルゴリズムでは、特に、“（単一）縮退（stuck-at）”故障モデルと称されるものを採用している。この故障モデルでは、故障回路は、所定の回路ノードが論理１または論理０に恒久的に配線されているかのように動作するものとみなされる。
【０００７】
従って、回路内の線路または信号が不適切に、常に、論理値１（“１縮退”）または論理値０（“０縮退”）を取る場合には、“縮退”欠陥が存在する。このような縮退欠陥の物理的な原因は、例えば、電圧への短絡または大地への短絡が考えられる。
【０００８】
異なるアルゴリズム間の主要な差異のうちの１つは、当面のアルゴリズムが、回路内の異なる位置を、故障の原因であり得ると想定することにある。この場合の、アルゴリズムの品質は、これらの想定位置が、実際の物理的な欠陥と見込まれる位置をどの程度カバーしているかによって決まる。
【０００９】
従来、故障および故障の位置と想定されるものは、以下の通りである：
‐  回路素子の入力端および出力端における、０縮退または１縮退故障
‐  回路素子の入力端および出力端における遅延故障
‐  回路素子の入力端および出力端における開放故障、および／または、
‐  隣接する線路間の短絡
このようなやり方は、今日の高密度な集積回路の製品の良好な質を保証するのには十分でないことが、実験によって認識されていたために、特定の発生器は、“Ｎ検出”法と称されるものを導入すべく修正されてきている。このＮ検出法では、各故障または欠陥を、複数回、すなわちＮ回検出するように、テストパターン生成器に指示する。
【００１０】
これは、確率の原理に従って行われる。故障モデルは発生する欠陥を完全にカバーするわけではないため、欠陥を検出するためには、異なるテストパターンを用いて複数回の試行がなされ、このことはすなわち、一度しか現れない欠陥の検出確率が高くなるため、不良回路を確実に認識できることになる。この方法は、検査範囲をかなり改善するが、実際の質的な報告を作成することはできない。
【００１１】
テストパターン生成器に用いられる回路の記述は、一般に、実際の回路の論理動作に対応するグリッドモデルに基づいている。
【００１２】
従来技術の刊行物の特許文献２、特許文献３、特許文献４、および特許文献５には、このような回路を検査するそれぞれのやり方が開示されている。従来技術の刊行物の特許文献６からも、プリント回路用の一般的な故障検出法が既知である。
【００１３】
なお、以下も従来技術として参照されたい。
‐  不具合を解析する機能によって、短絡故障の診断を改善することを提案している特許文献７、および、
‐  手動で生成される機能検証パターンから、最小数のテストパターンを選択することを提案している特許文献８。
しかしながら、これらの従来技術では、レイアウトに関係のあるデータを全く考慮しておらず、そのため、レイアウトに関係のある故障を検出することは不可能である。
【００１４】
また最後に、これに関連して、今日の回路は、その配線構造がますます複雑化しているという際立った特徴を有し、ドライバから様々な受信コンポーネントへの線路に沿うあらゆる箇所で、縮退故障、短絡、遅延故障、または開放故障が起こり得ることを、念頭に置かなければならない。
【００１５】
既知の回路モデルおよび既知のテストパターン検出方法は、実際の回路の論理動作にのみ適合させるため、配線コンポーネントにおける故障をカバーすることはできない。このため、そのような従来の検査回路、特に、従来の故障モデルおよび故障位置の想定は、もっと改善および拡張する必要がある。
【００１６】
【特許文献１】独国特許出願公開第１０２０１５５４号明細書
【特許文献２】独国特許出願公開第１００３８３２７号明細書
【特許文献３】独国特許出願公開第１０１１０１７７号明細書
【特許文献４】独国特許出願公開第１０２０１５５４号明細書
【特許文献５】独国特許出願公開第１０２０９０７８号明細書
【特許文献６】米国特許第６７２１９１４号明細書
【特許文献７】米国特許第６２０２１８１号明細書
【特許文献８】米国特許出願公開第２００４／０１３３８３３号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１７】
上述の不利益および欠陥を根拠とし、さらに、概要を述べた従来技術を考慮して、本発明の目的は、上記冒頭で述べたような回路配置および上記第２段落で述べたような方法をさらに発展させて、確実に信頼性のある故障検出を行い、特に、
‐  ０縮退故障および１縮退故障を、回路素子の入力端または出力端だけでなく、配線素子においても検出することができ、
‐  遅延故障を、回路素子の入力端または出力端だけでなく、配線素子においても検出することができ、
‐  開放故障を、回路素子の入力端または出力端だけでなく、配線素子においても検出することができ、さらに、
‐  隣接する線路の短絡を検出することができる、
ようにすることにある。
【課題を解決するための手段】
【００１８】
この目的は、請求項１に記載の特徴を有する回路配置によって、および、請求項５に記載の特徴を有する方法によって、達成することができる。好適例および有益な改良点は、従属項に記載した通りである。
【００１９】
このように、本発明は、回路の論理動作、およびレイアウトに関係する故障の場合におけるその回路の動作を記述する原理に基づいている。このような回路モデルは、上述したレイアウトに関係する製品故障を検出可能な必須のテストパターンを、少なくとも１つのテストパターン生成器によって計算できるようにする。
【００２０】
このために、検査および／または診断すべきアプリケーション回路を有し、かつ、追加のロジックも有し、前記追加のロジックは、アプリケーション回路の試験および／または診断をするためのものとし、さらに、配線上の故障を検出するための確定的なテストパターンを生成するための構成をも有している回路を利用できるようにする。
【００２１】
これら確定的なテストパターンは、検査する目的のためにアプリケーション回路に供給され、特に複雑な配線構造を有している集積回路に対しては、係るテストパターンの品質を大幅に高めることができる。
【００２２】
このようにして、本発明の特に好適な実施例では、追加のロジックを用いて新たな故障シグナチュアを計算することができ、従って、これら故障シグナチュア、および他の全ての製品故障の位置を突き止めることができる精度が向上する。
【００２３】
従って、故障検出および診断方法も、縮退故障、開放故障、および遅延故障に関して、大幅に改善する。
【００２４】
例えば、本発明に係る方法が従う手順は、以下の形式を取り得る：
［i］  オプションとして、少なくとも１つのロジック（記述）および少なくとも１つのレイアウト記述を前もって生成した後に、レイアウトの記述を考慮しながらロジック（記述）を更新するステップ、
［ii］  ［i］で更新したロジック（記述）を用いて、少なくとも１つのテストパターンを生成、具体的には、更新および／または拡張するステップ、
［iii］  ［i］で更新したロジック（記述）および［ii］で更新および／または拡張したテストパターンを用いて、少なくとも１つの新たな故障シグナチュアを生成するステップ。
【００２５】
本発明の教示によれば、実際のレイアウトに信号の分岐または信号の分岐点が存在するときは常に、少なくとも１つのテストパターンの更新／拡張素子、および／または、テストパターンの修正または変更素子を、例えば、少なくとも１つのバッファの形式、または、少なくとも１つのファンアウトオブジェクトの形式で、テストパターン生成器の回路内に挿入する。
【００２６】
本発明の主な利点は、
‐  複雑度の高い回路に対するテストパターンの質が、大幅に向上し、
‐  製品の故障に対する故障位置を、かなり精度よく検出することができ、
‐  実際のＩＣ（集積回路）上に、ハードウェアを追加する必要がなく、
‐  いわゆるＮ検出法において、０縮退故障および１縮退故障の和集合を用いて、より効率的にテストパターンの生成を行うことができ、
‐  少なくとも１つの追加のテストパターンの更新／拡張素子、および、具体的には少なくとも１つの追加のファンアウト素子を、単に、生成器用の回路に適合させるだけであるため、既存のテストパターン生成器を用いることができる、
ということである。
【００２７】
好適には、レイアウトデータを、適切なテストパターンの生成に明示的に用いて、その結果として、故障検出を改善する。対応するテストパターンと併せて、レイアウトデータを用いる本方法は、診断分解能も改善する。
【００２８】
本発明の好適例では、テストパターンの最適なコンパイルを、少なくとも１つのＡＴＰＧ（自動テストパターン生成器）を用いて計算するのが好都合である。また、必要なテストパターンは、レイアウト状態に基づいて生成するのが好適である。
【００２９】
最後に、本発明は、少なくとも１つの上述したような回路配置、並びに／若しくは、検査および／または診断用の上述したような方法の使用法に関し、特に、
‐  回路配置のロジック部における、例えば、いわゆる配線故障形式のような製品故障を、追跡および／または検出するため、並びに／若しくは、
‐  少なくとも１つの新たな故障シグナチュアを計算し、その結果、当該故障シグナチュアおよび／または他の製品故障の位置を突き止める精度を改善するため、
の使用法に関する。
【００３０】
従って、本発明は、集積回路（ＩＣｓ）用の、検査技術、検査容易化設計（ＤｆＴ）、コンピュータ支援型設計（ＣＡＤ）、および、コンピュータ支援型検査（ＣＡＴ）の用途分野に関し、本発明は、特に、集積回路の製品検査の質的改善に関し、さらに、製品に関係する故障の、より効率的な追跡方法に関する。
【００３１】
上述の集積回路配置、上述の方法、および、上述の使用法は、縮退故障モデルに関してだけでなく、開放故障に関して、および遅延故障に関しても、検査の品質を向上させる。
【００３２】
開放故障の場合は、フローティング部の状態が、例えば周辺回路の電気状態のような（ほぼ）ランダムなファクタで決定されるため、記述されたネットワークリストの変更後でさえも、いわゆるＮ検出法によって故障を検出することは、非常に意味のあることである。
【００３３】
既に述べたように、本発明の教示を、有利な方法で具体化しかつ発展させる、多様な取り得る方法がある。このため、一方では、請求項１および請求項５に従属する請求項を参照されたい。また一方で、本発明のこれらおよび他の態様を、これ以降に述べる実施例につき明らかにかつ明瞭にしていく。
【発明を実施するための最良の形態】
【００３４】
図１〜３において、同じか、又は同様な装置、要素または特徴部には、同一の参照符号を付与してある。
【００３５】
過度の繰り返しを避けるため、本発明の実施例、特徴および利点に関連するこれ以下の説明は、（他で指定されている場合を除き）図１に示す従来技術の回路配置、図２に示す本発明に係る回路配置１００、および、図３に示す本発明に係る回路配置１００′の双方に関するものとする。
【００３６】
図１および図２は、それぞれの集積回路配置（すなわち、集積回路またはＩＣであって、図２では参照符号１００を付す）の概略的なブロック図であり、この回路配置は、いずれの場合も、テストパターンを生成するための検査モジュールを有するアプリケーション回路である。
【００３７】
ここで、
‐  ０縮退故障および１縮退故障を、回路素子の入力端または出力端だけでなく、配線素子においても検出し、
‐  遅延故障を、回路素子の入力端または出力端だけでなく、配線素子においても検出し、
‐  開放故障を、回路素子の入力端または出力端だけでなく、配線素子においても検出し、さらに、
‐  隣接する線路間の短絡を検出する、
ようなアプリケーション回路１００において、確実に故障検出を行うために、図２に示す本発明による回路１００において採用する課題の解決方法は、図１（従来技術）において符号７２で示す故障を、テストパターンを生成するのに本来既知のコンピュータルール（いわゆるＡＴＰＧ（自動テストパターン生成）アルゴリズム）によってカバーすることができるような故障に変換するステップを含む。
【００３８】
このために用いる手順は、以下の通りである。すなわち：
‐  配線構造の詳細なレイアウト解析を行い、
‐  レイアウトにおける各信号分岐点５２，５４，５６の上流に、それぞれ追加バッファ１０，１２および１４を含むように回路を修正し、
‐  次いで、上記のように変更した回路１００に、テストパターン生成を適用する。
【００３９】
このことを、従来の方法と比較して以下に詳述していく。
【００４０】
このために、図１および図２に示す故障回路は、以下の、
‐  回路素子の入力端および／または出力端での０または１縮退故障
‐  回路素子の入力端および／または出力端での遅延故障
‐  回路素子の入力端および／または出力端での開放故障
‐  隣接する線路間の短絡
のような欠陥、すなわち故障７０のうちの少なくとも１つによる、影響を受けているものと仮定する。
【００４１】
図１に示す集積回路（従来技術）において、論理回路モデルのみを用いる場合、テストパターンの生成は、０縮退故障（レイアウトにおける分岐点５６の上流に符号７２で示す）に対しては不十分である。図１に一例として示す回路は、４つの入力端および１つの出力端を有している。
【００４２】
前記出力端は、論理１であるような入力の数のパリティ（“偶数”の場合は符号６０、“奇数”の場合は符号６２）に相当する。しかしながら、イネーブル入力が論理０の場合は、他の入力は無視される。
【００４３】
既知または従来のテストパターン生成法は、図１に符号７０で示す縮退欠陥のみを引き受け、それに対応するテストパターンを生成する。図１に示すパターン、すなわち、全ての入力が論理１であるパターンは、この回路にはただ１つの故障しか同時に存在しないと仮定しているため、符号７０で示す全ての故障を同時に検査する。従って、これらの仮定のもとでは、従来通り（図１）、縮退欠陥７０に対してこの１つのテストパターンを適用するだけで十分である。
【００４４】
しかしながら、図１に符号７２で示す故障は、図１に図示したモデルでは、この種の故障７２は同時に存在する２つの故障７０を表すために、見つけられないことは明らかである。配線構造の複雑化、およびその複雑化の結果、故障７２の発生する可能性が増加するため、この後者の故障に対しても、テストパターンを生成することが重要である。
【００４５】
このため、本発明の教示による、図２に示す実施例では、３つの追加のテストパターン更新／拡張素子を、バッファユニット１０，１２および１４として、図２に示す実施例のように接続する。回路配置１００の第２の（アプリケーション）サブ回路２２から、回路配置１００の他の（アプリケーション）サブ回路３２，３４，３５，３８への信号の通過は、分岐接続５０の形式での対応する信号経路を経て行われる。
【００４６】
図２の実施例において、サブ回路３２，３４，３６，３８は、それぞれ、例えば論理ＡＮＤゲートの形式の論理素子で構成し、互いに並列に接続する。しかしながら、これら論理素子３２，３４，３６，３８は、
‐  少なくとも１つの論理ＮＡＮＤゲート、
‐  少なくとも１つの論理ＮＯＲゲート、
‐  少なくとも１つの論理ＮＯＴゲート、
‐  少なくとも１つのＯＲゲート、
‐  少なくとも１つの論理排他ＯＲゲート、
の形式のものとすることもできる。
【００４７】
信号経路５０のレイアウトにおける、各分岐点５２，５４、または５６の、特にその上流には、各テストパターン更新／拡張素子１０，１２、および１４、すなわち、
‐  対応する信号経路５０の第１の分岐点５２の上流の、第１のテストパターン更新／拡張素子１０、
‐  対応する信号経路５０の第２の分岐点５４の上流の、第２のテストパターン更新／拡張素子１２、
‐  対応する信号経路５０の第３の分岐点５６の上流の、第３のテストパターン更新／拡張素子１４
を配置する。
【００４８】
図２に符号７０で示す故障は、従来のテストパターン生成法（図１参照）によってでさえも、カバー、すなわち引き受けることができるのに対して、本発明に従ってバッファ１０，１２，１４を配置することによって行うことは、符号７２で示す故障をも、ここで記述する方法による検査でカバーすることにある。バッファユニット１０，１２，１４の代わりに、１つまたは複数のファンアウトユニットを設けることもできる。
【００４９】
図２からも明らかなように、他のサブ回路３２，３４，３６，３８は、それらの上流に接続された、アプリケーション回路１００の任意の所望な第一サブ回路２０（すなわち、４つの出力端を有する任意の所望なモジュール）を有し、詳細には、
‐  第１の論理素子３２の第１の（図２上方の）入力端は、第１のアプリケーションサブ回路２０の第１の出力端子への接続２３２を有し、
‐  第２の論理素子３４の第１の（図２上方の）入力端は、第１のアプリケーションサブ回路２０の第２の出力端子への接続２３４を有し、
‐  第３の論理素子３６の第１の（図２上方の）入力端は、第１のアプリケーションサブ回路２０の第３の出力端子への接続２３６を有し、
‐  第４の論理素子３８の第１の（図２上方の）入力端は、第１のアプリケーションサブ回路２０の第４の出力端子への接続２３８を有している。
【００５０】
最後に、図２から明らかなように、サブ回路３２，３４，３６，３８の下流側には、第３のサブ回路４０（例えば、４つの入力端を有するパリティチェッカーのような）に接続され、詳細には、
‐  第１の論理素子３２の出力端は、第３のアプリケーションサブ回路４０の第１の入力端子への接続３２４を有し、
‐  第２の論理素子３４の出力端は、第３のアプリケーションサブ回路４０の第２の入力端子への接続３４４を有し、
‐  第３の論理素子３６の出力端は、第３のアプリケーションサブ回路４０の第３の入力端子への接続３６４を有し、
‐  第４の論理素子３８の出力端は、第３のアプリケーションサブ回路４０の第４の入力端子への接続３８４を有している。
【００５１】
第３のアプリケーションサブ回路４０の出力は、
‐  回路配置１００の主要な出力端、または
‐  他のアプリケーションサブ回路の入力端、
への接続４２を有している。
【００５２】
図２に示す、本発明の第１の実施例（回路配置１００）では、簡単化のため、物理的なレイアウトは、実際にはネットワークプラン（図のような）に対応するものと仮定する。そうでない場合には、物理的なレイアウトが重要となる。
【００５３】
従って、本発明の第２実施例（回路配置１００′）の場合には、図２に示した第１の実施例におけるシーケンスとは異なる配線シーケンスを図３に示しており、図２に対応する、挿入バッファ１０′，１２′および１４′、並びに、故障箇所７０′および７２′を有している。
【００５４】
０縮退故障および１縮退故障用の対応するテストパターンを別個に生成するよりも、０縮退故障（ＳＡ０故障と称する）および１縮退故障（ＳＡ１故障と称する）の和集合を、仮想バッファにてＮ回検出すれば、図２において符号７２で示す故障、および図３において符号７２′で示す故障をかなり有効に検出することができる（Ｎは、検出深度と称する、ユーザが規定できる品質パラメータである。）。
【００５５】
このＮ検出法を用いて、各欠陥を複数回、すなわちＮ回検出するように発生器に指示する。故障モデルは、既存の故障７０，７２（図２参照）または７０′，７２′（図３参照）を完全にはカバーしないため、確率の原理を適用して、すなわち、故障７０，７２（図２参照）または７０′，７２′（図３参照）を検出すべく、異なるテストパターンで複数の試行を行う。このことは、故障７０，７２（図２参照）または７０′，７２′（図３参照）が、少なくとも１回現れる確率が高くなり、従って、欠陥のあるアプリケーション回路１００または１００′を、確実に認識することができることを意味する。
【００５６】
概して、本発明によって達成することは、図２に示す回路１００または図３に示す回路１００′が、論理動作およびレイアウトに関連する故障時における動作を規定し、従って、テストパターン生成器がこれらの追加の故障を考慮し、必要なテストパターンを生成することを可能とすることにある。
【図面の簡単な説明】
【００５７】
【図１】従来の方法で動作する、従来技術の集積回路の配置の一例を示す、概略ブロック回路図である。
【図２】本発明による方法で動作する、本発明による集積回路配置の、第１実施例の概略ブロック回路図である。
【図３】本発明による方法で動作する、本発明による集積回路配置の、第２実施例の概略ブロック回路図である。
【符号の説明】
【００５８】
１００  回路配置、具体的には、例えば、集積回路（本発明の第１実施例、図２参照）のサブ回路のような、アプリケーション回路
１００′  回路配置、具体的には、例えば、集積回路（本発明の第２実施例、図３参照）のサブ回路のような、アプリケーション回路
１０  第１のテストパターン更新／拡張素子、具体的には、第１のバッファユニットまたは第１のファンアウトユニット（本発明の第１実施例、図２参照）
１０′  第１のテストパターン更新／拡張素子、具体的には、第１のバッファユニットまたは第１のファンアウトユニット（本発明の第２実施例、図３参照）
１２  他の、具体的には、第２のテストパターン更新／拡張素子、具体的には、第２のバッファユニットまたは第２のファンアウトユニット（本発明の第１実施例、図２参照）
１２′  他の、具体的には、第２のテストパターン更新／拡張素子、具体的には、第２のバッファユニットまたは第２のファンアウトユニット（本発明の第２実施例、図３参照）
１４  他の、具体的には、第３のテストパターン更新／拡張素子、具体的には、第３のバッファユニットまたは第２のファンアウトユニット（本発明の第１実施例、図２参照）
１４′  他の、具体的には、第３のテストパターン更新／拡張素子、具体的には、第３のバッファユニットまたは第２のファンアウトユニット（本発明の第２実施例、図３参照）
２０  回路配置１００の第１のサブ回路、具体的には、第１のアプリケーションサブ回路
２２  回路配置１００の第２のサブ回路、具体的には、第２のアプリケーションサブ回路
２３２  第１のサブ回路２０の第１の出力端から、第１の論理素子３２の入力端への接続
２３４  第１のサブ回路２０の第２の出力端から、第２の論理素子３４の入力端への接続
２３６  第１のサブ回路２０の第３の出力端から、第３の論理素子３６の入力端への接続
２３８  第１のサブ回路２０の第４の出力端から、第４の論理素子３８の入力端への接続
３２  第１の論理素子、具体的には、例えば、第１のＡＮＤ素子、第１のＮＡＮＤ素子、第１のＮＯＲ素子、第１のＮＯＴ素子、第１のＯＲ素子、第１の排他ＯＲ素子等のような、第１の論理ゲート
３２４  第１の論理素子３２の出力端から、第３のサブ回路４０の第１の入力端への接続
３４  第２の論理素子、具体的には、例えば、第２のＡＮＤ素子、第２のＮＡＮＤ素子、第２のＮＯＲ素子、第２のＮＯＴ素子、第２のＯＲ素子、第２の排他ＯＲ素子等のような、第２の論理ゲート
３４４  第２の論理素子３４の出力端から、第３のサブ回路４０の第２の入力端への接続
３６  第３の論理素子、具体的には、例えば、第３のＡＮＤ素子、第３のＮＡＮＤ素子、第３のＮＯＲ素子、第３のＮＯＴ素子、第３のＯＲ素子、第３の排他ＯＲ素子等のような、第３の論理ゲート
３６４  第３の論理素子３６の出力端から、第３のサブ回路４０の第２の入力端への接続
３８  第４の論理素子、具体的には、例えば、第３のＡＮＤ素子、第３のＮＡＮＤ素子、第３のＮＯＲ素子、第３のＮＯＴ素子、第３のＯＲ素子、第３の排他ＯＲ素子等のような、第３の論理ゲート
３８４  第４の論理素子３８の出力端から、第３のサブ回路４０の第２の入力端への接続
４０  回路配置１００の第３のサブ回路、具体的には、例えばパリティチェッカーのような、第３のアプリケーションサブ回路
４２  第３のサブ回路４０から、回路配置１００の主要な出力端への、または、他のサブ回路への入力端、さらに具体的には、他のアプリケーションサブ回路への接続
５０  信号経路、具体的には、論理素子３２，３４，３６，３８への、第１のテストパターンの更新／拡張素子１０の分岐接続
５２  信号経路５０上の、第１の分岐点
５４  信号経路５０上の、第２の分岐点
５６  信号経路５０上の、第３の分岐点
６０  “偶数”パリティ（状態）
６２  “奇数”パリティ（状態）
７０  故障または欠陥、具体的には、縮退故障（本発明の第１実施例、図２参照）
７０′  故障または欠陥、具体的には、縮退故障（本発明の第２実施例、図３参照）
７２  さらなる故障または欠陥、具体的には、さらなる縮退故障（本発明の第１実施例、図２参照）
７２′  故障または欠陥、具体的には、さらなる縮退故障（本発明の第２実施例、図３参照）
Ｎ（ユーザが規定できる品質パラメータの形式における）検出深度
【図１】
2008527322.tif 000003
【図２】
2008527322.tif 000004
【図３】
2008527322.tif 000005
【国際調査報告】
2008527322.tif 000006
2008527322.tif 000007