(57)【要約】  本発明は、ＤＣ成分復元の精度を、ビタビ復号器の内部構造の使用によって向上させる。任意の状態に対して、もしこの状態に対応する復号器枝が残存するなら、ビタビ復号器出力において直近の未来に現れるビットが既知である。これらのビットは、ビタビ復号器の対応する候補レジスタ、及び状態自体に含まれる。未来のビタビ復号器出力ビットの予測は、入力信号に対する遅延なしにＤＣ成分復元を実行するために使用され、ビット誤り率追加劣化源を削除する。
2008513926.tif 000002
【特許請求の範囲】
【請求項１】
減衰した低周波成分を有する入力信号の内部のデータを検出するための復号器であって、
（ａ）Ｎ個の一連のビットを決定する２Ｎ個の不完全な入力信号を処理するためのＮ状態ビタビ復号器であって、Ｎ個の一連のビットの各々が関連する状態の前記不完全な入力信号に対する最良近似を提供し、前記ビタビ復号器が２Ｎ個の入力、及び前記Ｎ個の一連のビットへのアクセスを提供するＮ個の終端を有し、前記終端の１つが復号器出力として使用されるビタビ復号器、
（ｂ）前記ビタビ復号器の不完全な入力信号のＤＣ成分を訂正するための訂正ユニットであって、検出器入力として使用されるリードバック信号入力、バスポート、及び前記ビタビ復号器の２Ｎ個の入力に接続されるＮ個の出力を有する訂正ユニット、
（ｃ）前記Ｎ個の一連のビットを転送するためのフィードバックバスであって、前記ビタビ復号器の前記Ｎ個の終端に接続されるＮ個の入力、及び前記訂正ユニットの前記バスポートに結合される出力を有するフィードバックバスを含むことを特徴とする復号器。
【請求項２】
番号ｊ，０＜＝ｊ＜Ｎを有する前記訂正ユニットの前記出力が、番号２ｊ、及び（２ｊ＋１）を有する前記ビタビ復号器の前記不完全な入力に接続される、請求項１に記載の復号器。
【請求項３】
前記訂正ユニットが、
一連のビットを前記ビタビ復号器の前記終端から、及び復号化されたビットを前記復号器出力から受信し、
前記一連のビットの各々を対応する状態に連結し、仮定の次の復号化されたビットを１つのバイナリ組合せに連結し、
前記復号化されたビットのシーケンスのＤＣ成分を、前記ビタビ復号器の各状態に対する連結された組合せと一緒に計算し、
計算されたＤＣ成分を前記復号器の前記入力信号に加算し、前記訂正ユニットの対応する出力に出力するように構成される、請求項１に記載の復号器。
【請求項４】
前記訂正ユニットが、
（ａ）前記ビタビ復号器の全ての状態に共通な前記ＤＣ成分の一部を決定し、前記検出器の出力ビットを受信するように形成された入力、及び出力を有するパディング高域通過フィルタ、
（ｂ）Ｎ個の不完全な対応する信号を発生するためのＮ個のＤＣ計算器であって、前記ＤＣ計算器の各々が第１の入力、前記パディング高域通過フィルタの前記出力に接続される第２の入力、及び出力を有し、全てのＤＣ計算器の前記第１の入力のアセンブリが前記訂正ユニットの前記バスポートを形成するＤＣ計算器、
（ｃ）Ｎ個の不完全な対応する信号を前記入力信号に加算するためのＮ個の加算回路であって、前記各加算回路が、前記関連するＤＣ計算器の出力に接続される第１の入力、前記訂正ユニットの前記リードバック信号入力と結合する第２の入力、及び出力を有し、前記２つの入力信号の和が生成されて、前記訂正ユニットのＮ個の出力の１つとして使用される加算回路を含む、請求項１に記載の復号器。
【請求項５】
前記パディング高域通過フィルタが、
前記復号化されたビットを前記復号器出力から受信し、
前記復号化されたビットの受信したシーケンスをゼロによって埋め、ゼロの数が前記ビタビ復号器の遅延のビット数と等しく、
ゼロによって埋められたシーケンスの前記ＤＣ成分を計算し、前記パディング高域通過フィルタの出力において計算された値を出力するように構成される、請求項３に記載の復号器。
【請求項６】
前記Ｎ個のＤＣ計算器の各々が、
前記ビタビ復号器の関連する終端からの前記一連のビットを第１の入力において、及び前記ＤＣ成分の前記共通部分を第２の入力において受信し、
前記ビタビ復号器の関連する終端から受信した一連のビットを対応する状態と連結し、仮定の次の復号化されたビットを１つのバイナリ組合せに連結し、
連結された組合せの前記ＤＣ成分を計算し、
前記連結された組合せの計算されたＤＣ成分を、第２の入力において受信した前記ＤＣ成分の前記共通部分に加算して、その出力において和を出力するように構成される、請求項３に記載の復号器。
【請求項７】
前記パディング高域通過フィルタが、
（ａ）前記復号器の入力の前に前記リードバック信号の前記低周波成分の抑制をシミュレーションするための等価高域通過フィルタであって、前記パディング高域通過フィルタの入力として使用される入力、及び出力を有する等価高域通過フィルタ、
（ｂ）１組の係数パラメータを記憶するための係数メモリであって、それを通して前記パラメータが読み出される出力を有する係数メモリ、
（ｃ）前記ＤＣ成分の前記共通部分を発生するための予測器であって、前記等価高域通過フィルタの前記出力に接続される第１の入力、前記係数メモリの前記出力に接続される第２の入力、及び前記パディング高域通過フィルタの前記出力として使用される出力を有する予測器を含む、請求項３に記載の復号器。
【請求項８】
前記等価高域通過フィルタが、前記ＰＲＭＬ受信器で使用される高域通過フィルタを有するライト／リードチャネルの前記低周波成分の抑制をシミュレーションする高域通過フィルタのカスケード接続と同じ伝達関数を有するように形成される、請求項６に記載の復号器。
【請求項９】
前記等価高域通過フィルタが、その入力標本Ｉｎ［ｉ−ｍ−ｊ］，０＜＝ｊ＜＝ｎを出力するように変換し、最後のｎ個の出力標本Ｏｕｔ［ｉ−ｍ−ｊ］，０＜＝ｊ＜＝ｎを出力するように構成され、ｉが現在の標本化間隔の数であり、ｍが前記ビタビ復号器の遅延であり、ｎが前記等価高域通過フィルタの次数である、請求項６に記載の復号器。
【請求項１０】
前記予測器が、
前記標本Ｉｎ［ｉ−ｍ−ｊ］，Ｏｕｔ［ｉ−ｍ−ｊ］，０＜＝ｊ＜＝ｎの組を第１の入力において各標本化間隔で受信し、
前記係数メモリに記憶される係数の組Ａ［ｊ］，Ｂ［ｊ］，０＜＝ｊ＜＝ｎを第２の入力で受信し、
現在の出力標本Ｏｕｔを
【数１】
2008513926.tif 000007
によって各標本化間隔において計算するように構成される、請求項６に記載の復号器。
【請求項１１】
前記ＤＣ計算器が、
（ａ）状態番号を記憶するための状態番号レジスタ、
（ｂ）２つの部分のビットシーケンスを１つのシーケンスに組合わせるための連結ユニットであって、前記状態番号レジスタから状態番号を受信するように構成された前記第１の入力、前記ＤＣ計算器の前記第１の入力として使用される第２の入力、及び出力を有する連結ユニット、
（ｃ）応答標本を発生するための応答テーブルメモリであって、前記連結ユニットの前記出力に接続されるアドレス入力、及び出力を有する応答テーブルメモリ、
（ｄ）２つの入力標本の和を生成するための加算器であって、前記応答テーブルメモリの前記出力に接続される前記第１の入力、前記ＤＣ計算器の前記第２の入力として使用される第２の入力、及び出力を有する加算器、
（ｅ）２つの入力標本の差を発生するための減算器であって、状態番号を受信するように構成された前記第１の入力、前記加算回路の前記出力に接続される第２の入力、及び前記ＤＣ計算器の前記出力として使用される出力を有する減算器を含む、請求項２に記載の復号器。
【請求項１２】
垂直磁気記録に基づく記憶装置のユーザデータの再現のためのＰＲＭＬ受信器であって、
（ａ）カスケード接続された読み出し前置増幅器、低域通過フィルタ、Ａ／Ｄ変換器、高域通過フィルタ、等化器、及びクロック修復器を含み、前記読み出し前置増幅器の入力がＰＲＭＬ受信器の入力として使用され、
（ｂ）減衰した低周波成分を有する入力信号の内部のデータを検出するための復号器を含み、前記復号器は入力端子、及び出力を有し、前記復号器の入力端子が前記クロック修復器の前記出力に接続され、前記復号器の前記出力がＰＲＭＬ受信器の出力として使用されることを特徴とするＰＲＭＬ受信器。
【請求項１３】
前記高域通過フィルタが、処理された信号が前記高域通過フィルタの入力に達する前に、書き込み／読み出し動作の間に発生する処理された信号の前記低周波成分の抑制をマスクするように構成される、請求項１１に記載のＰＲＭＬ受信器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、信号の低周波成分が完全に抑制、又は消滅させられるチャネルのデータの検出に関する。更に詳細には、本発明は、磁気垂直記録、及びＰＲＭＬ(partial response maximum likelihood)検出に基づく、データ記憶システム中のリードバック信号処理に関する。
【背景技術】
【０００２】
ディジタルシステムにおけるデータ記憶能力の増加に対する絶え間ない要求が存在する。これは、磁気記録の密度を増加させるための異なる方法の継続的な開発をもたらす。磁気記録に基づくデータ記憶システムの最近開発された、将来有望なアーキテクチャの１つは垂直記録であり、垂直記録は、既存の長手記録と比較して更に高密度の可能性を有すると信じられる。長手記録では、ディスク上の磁気媒体はディスクの表面に平行な方向に磁化され、垂直記録では、媒体はディスクの表面に垂直な方向に磁化される。
【０００３】
垂直記録の性質が、自らの困難性をもたらす。１つの困難は、長手記録リードバック信号がＤＣ成分を有しないことに起因し、垂直リードバック信号電力の有効部分が、低周波領域で、有害な影響下におかれる。従来のリードチャネル前置増幅器では、容量性結合が信号経路に沿って使用され、任意のリードバック信号ＤＣ成分の損失を招く。
【０００４】
垂直記録についての他の困難は、隣接するトラックからの干渉雑音に結び付けられる。隣接するトラックに誘導された干渉に対して、抑制は低い周波数において急激な下落を有する高域通過フィルタ（ＨＰＦ）によって通常はもたらされる。しかし、その種の高域通過フィルタは、隣接するトラックからの雑音だけでなく、リードバック信号の有意な低周波成分も同様に除去する。後者の結果として、書き込まれたデータ中の相当量の情報が失われる。また、ＤＣ成分の損失は、ベースライン「ゆらぎ」をリードバック信号で引き起こし、初期データ回復を困難に、又は不可能にする。
【０００５】
リードバック信号処理のための従来のＰＲＭＬ受信器のブロック図が、図１に示される。受信器は、リードチャネル前置増幅器１００、アナログ低域通過フィルタ（ＬＰＦ）１０１、Ａ／Ｄ変換器（ＡＤＣ）１０２、高域通過フィルタ（ＨＰＦ）１０３、等化器１０４、クロック修復器１０５、及びビタビ復号器１０６から成る。ＨＰＦ１０３の主な機能は、ＤＣ成分損失源の効果をマスクし、低周波雑音、特に、隣接するトラックからの干渉によって生じる雑音を抑制することである。
【０００６】
従来技術のビタビ復号器のブロック図が、図２に示される。一般に、図２のビタビ復号器は、Ｎ個の状態を含むステート・マシンを構成する。ビタビ復号器は、２Ｎ個のメトリクス計算器２００−０．．．２００−（２Ｎ−１）の組を含む。各メトリクス計算器では、関連する状態に対して期待される理想的な標本、及び仮定の次のビットが指定される。各標本化間隔において、メトリクス計算器は、ユークリッド誤差メトリクスを、ビタビ復号器入力における実際の信号標本と期待される理想的な標本の間の２乗された差として計算する。計算されたメトリクスは、メトリクス計算器からＡＣＳ(add-compare-select)回路２０１−０．．．２０１−（Ｎ−１）の関連する１つに転送される。ＡＣＳ回路は、新しく計算されたメトリクスを、状態遷移図で対応する状態に入る２つの枝の各々に対して以前に蓄積された枝メトリクスに加算する。次に、２つの蓄積された枝メトリクスが比較され、小さい方が、その状態に対して残存する枝メトリクスとして選択される。各状態に対して、ビタビ復号器は、この状態が残存するという条件で、入力信号に対する最良近似を提供する一連のビットを見出す。これら一連のビットは、未来のビットに対する候補をビタビ復号器の出力において形成し、候補レジスタ２０３−０．．．２０３−（Ｎ−１）に保持される。各候補レジスタは双方向交換入出力を有し、双方向交換入出力は、候補レジスタの現在の内容の読み出し、及び/又は新しい内容の候補レジスタへの書き込みを可能にする。候補レジスタ２０３−０．．．２０３−（Ｎ−１）の全ての双方向交換入出力は統合され、記憶されたビットの１つの候補レジスタから他の候補レジスタへの転送を可能にする。ＡＣＳ回路２０１−０．．．２０１−（Ｎ−１）の出力は、候補レジスタ制御装置２０２の入力に接続される。印加された枝選択制御信号に応答して、候補レジスタ制御装置２０２は、候補レジスタ２０３−０．．．２０３−（Ｎ−１）の各々を、選択された枝に対応する適切なバイナリ符号に変換する。更に、候補レジスタ制御装置２０２は、除去された枝に基づいて候補レジスタ２０３−０．．．２０３−（Ｎ−１）に記憶される残存候補シーケンスをマージする。結局、全ての候補レジスタが出力付近に同じビットを含むように、全ての候補が１つの残存物シーケンスになる。ビタビ復号器出力は、任意の１つの候補レジスタの最後のセルから取り出すことができ、図２では、出力は最後の候補レジスタから取り出される。
【０００７】
ＤＣ成分損失がある状態でのデータ検出の複数の異なる従来技術の方法が存在する。他よりも使用頻度が高い、その中の１つが、米国特許出願番号第2003/0107831号に開示される。この方法によると、図３に示されるように、フィードバック・ループがビタビ復号器に付加される。フィードバック・ループは、２つの低域通過フィルタ（ＬＰＦ１ ３０２、及びＬＰＦ２ ３０３）を含む。もし同じディジタル信号がＬＰＦ１、及びリードチャネルの入力に印加されたら、ＬＰＦ１出力波形はリードチャネル出力の抑制された低周波部分と一致するか近いという意味で、ＬＰＦ１ ３０２はリードバック・チャネルを補完する。同じ意味で、ＬＰＦ２ ３０３は、図１に示されるＰＲＭＬ受信器の一部を構成するＨＰＦ１０３を補完する。ビタビ復号器１０６出力から検出されたディジタル信号はＬＰＦ１ ３０２の入力に印加され、ＬＰＦ１ ３０２の出力はＬＰＦ２ ３０３の入力に接続される。ＬＰＦ２ ３０３の出力における信号は、ビタビ復号器出力のＤＣ（又は、低周波部分と同じ）成分を表し、ディスクに書き込まれた元のディジタル信号のＤＣ成分に近いと考えられる。この信号は加算器３００で信号に加算され、ビタビ復号器入力に達する。従って、ＤＣ成分復元、及びシステム全体の性能の対応する改良が保証される。
【０００８】
しかし、この方法のＤＣ成分復元は、ある程度有効ではあるが、重大な欠点を有する。図２のビタビ復号器の出力信号は、入力信号に対してｍビットだけ遅延し、遅延ｍは候補レジスタ２０３−ｉ、及び１状態の合わせた長さに等しい。一般に、従来技術では、ｍは１０〜２０ビットの範囲にある。もしビットセルの長さがＴ秒なら、ビタビ復号器で発生する時間遅延はｍＴ秒に等しい。ビタビ復号器出力信号のＤＣ成分は、入力信号に対してｍＴ秒の同じ間隔だけ遅延する。結果として、ＤＣ成分復元が歪みと一緒に発生する。結果として、ビット誤り率が低いときに特に顕著である追加誤差源が出現する。
【０００９】
復元されたＤＣ成分と元のリードバック信号の間の所望しない遅延なしに磁気垂直記録に基づいてデータ記憶システムでＤＣ成分復元を提供し、従って、追加誤差の出現を回避するアルゴリズムが、当該技術分野で有意な改良である。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、復元されたＤＣ成分中の遅延を削除し、従って、追加誤差の出現を回避する構成に基づくＤＣ成分復元を有する、改良されたビタビ復号器を提供することである。
【００１１】
更に詳細には、本発明は、ＤＣ成分復元の精度を、ビタビ復号器の内部構造の使用によって向上させる。任意の状態に対して、もしこの状態に対応する復号器枝が残存するなら、ビタビ復号器出力において直近の未来に現れるビットが既知である。これらのビットは、ビタビ復号器の対応する候補レジスタ、及び状態自体に含まれる。未来のビタビ復号器出力ビットの予測は、入力信号に対する遅延なしにＤＣ成分復元を実行するために使用され、ビット誤り率追加劣化源を削除する。
【００１２】
本発明によるＤＣ成分復元を有するビタビ復号器の使用は、磁気垂直記録に基づくデータ記憶システムの性能向上を提供する。主な成果は、データ記憶システムに書き込み／読み出しされるデータの誤り率の減少である。
【課題を解決するための手段】
【００１３】
本発明の上記の目的は、入力端子とビタビ復号器のメトリクス計算器の間に訂正ユニットを組み込むことによって達成される。フィードバック・バスが更に含まれ、このフィードバック・バスは、ビタビ復号器の候補レジスタに記憶されている一連のビットを訂正ユニットに転送する。訂正ユニットは、各候補レジスタからの一連のビットを、関連するメトリクス計算器の入力に送信される不完全な入力信号の中のＤＣ成分を復元するために使用する。異なる不完全な入力信号中のＤＣ成分復元は、独立して行われる。
【００１４】
本発明の他の側面では、その目的を達成するために、訂正ユニットはパディング高域通過フィルタ、１組のＤＣ計算器、及び１組の加算回路を含む。パディング高域通過フィルタは、ビタビ復号器出力からの検出されたビットのシーケンスに対応するＤＣ成分を発生し、これらの検出されたビットはｍ個のゼロによって埋められ、ｍはビット中のビタビ復号器遅延である。各ＤＣ計算器は、ビタビ復号器の関連する候補レジスタに記憶される一連のビットに対応するＤＣ成分を発生し、パディング高域通過フィルタからのＤＣ成分と組合せる。そのようにして、ＤＣ計算器の出力において、訂正信号が生成される。各加算回路は関連するＤＣ計算器からの訂正信号を元のリードバック信号に加算し、そうすることによって、ビタビ復号器の関連するメトリクス計算器に送信される不完全な入力信号を作り出す。
【００１５】
上記の目的を達成するために、本発明の更に他の側面では、パディング高域通過フィルタは、等価高域通過フィルタ、係数メモリ、及び予測器を含む。等価高域通過フィルタは、ビタビ復号器出力ビットのシーケンスに対して期待されるライト／リードチャネル応答を復元する。このフィルタは、入力標本Ｉｎ［ｉ−ｍ−ｊ］，０＜＝ｊ＜＝ｎ、及び出力標本Ｏｕｔ［ｉ−ｍ−ｊ］，０＜＝ｊ＜＝ｎの最後のｎ個を出力に変換する。ここで、ｉは現在の標本化間隔の数であり、ｍはビット中のビタビ復号器の遅延であり、ｎは等価高域通過フィルタの次数である。予測器は、係数メモリから受信した係数を使用してゼロによって埋められた検出されたビットのシーケンスに対応するＤＣ成分を発生する。もし係数メモリに保持される係数がＡ［ｊ］、及びＢ［ｊ］と指定されたら、予測器の出力における標本の出力において、Ｏｕｔは次の式によって計算される。
【数１】
2008513926.tif 000003
【発明の効果】
【００１６】
上記の目的を達成するために、本発明の更に他の側面では、ＤＣ計算器は、状態番号レジスタ、連結ユニット、応答テーブルメモリ、加算器、及び減算器を含む。状態番号レジスタは、このＤＣ計算器に関連する状態番号を記憶するために使用される。連結ユニットは、状態番号をビタビ復号器の候補レジスタから来た一連のビットと組合せて集合バイナリ組み合せにする。応答テーブルメモリは、連結ユニットから受信したバイナリ組み合せをアドレスとして使用して、応答標本を発生する。加算器は、応答テーブルメモリによって創出された応答、及びパディング高域通過フィルタによって発生された応答の和を生成する。この和は減算器で状態番号の最後のビットから減算され、そのようにして、関連する状態に対する復元されたＤＣ成分の最後の標本を生成する。
【００１７】
本発明の更に他の側面では、減少した誤り率を有する垂直磁気記録に基づく記憶装置のユーザデータの再現のための改良されたＰＲＭＬ受信器を作り出すために、ＤＣ成分復元を有する開示されたビタビ復号器が、カスケード接続された一連のユニットに補完され、この一連のユニットは、読み出し前置増幅器、低域通過フィルタ、Ａ／Ｄ変換器、高域通過フィルタ、及び等化器を含む。ＤＣ成分復元を有するビタビ復号器の入力は、等化器の出力に接続される。ＤＣ成分復元を有するビタビ復号器の出力は、ＰＲＭＬ受信器の出力として使用される。
【発明を実施するための最良の形態】
【００１８】
メトリクス計算器の２Ｎ個の入力は、ビタビ復号器の不完全な入力として考えられる。図２のブロック図では、それらは一体化されて、復号器の入力端子に接続される。候補レジスタのＮ個の双方向交換入出力は、復号器の不完全な終端として考慮される。本発明によると、ＤＣ成分復元は、（図３に示されるような）単一のフィードバック回路ではなく、１組のフィードバック・ループ（各状態に対して１つのループ）を従来型のビタビ復号器に加えることによって達成される。全てのループで、復元されたＤＣ成分は、対応する状態が残存すると仮定して計算される。復元されたＤＣ成分の最新の標本は入力信号の現在の標本の各々に加算され、和がビタビ復号器の対応する不完全な入力に配置される。本発明によるＤＣ成分復元を有する典型的なビタビ復号器４０５が、図４ａに示される。このブロック図では、図２の構成要素に対応する構成要素は、同じ参照番号によって識別される。
【００１９】
復号器４０５は図１のビタビ復号器１０６の代わりに使用され、図４ｂに示されるような改良されたＰＲＭＬ受信器を提供する。
【実施例１】
【００２０】
図示された実施例では、復号器４０５は、（図２に示されるビタビ復号器と同じである）ビタビ復号器４０２、（図２の「入力」に対応する）入力端子４０３、及び（図２の「出力」に対応する）出力４０４を含む。訂正ユニット４００が、入力端子４０３と（メトリクス計算器２００−０．．．２００−（２Ｎ−１）の入力と同じである）ビタビ復号器４０２の不完全な入力の間に挿入される。フィードバック・バス４０１は、（候補レジスタ２０３−０．．．２０３−（Ｎ−１）の双方向交換入出力と一致する）ビタビ復号器４０２の不完全な終端を訂正ユニット４００に接続する。訂正ユニット４００は、フィードバック・バス４０１を通して、次に符号化されたビットを、ビタビ復号器４０２の出力４０４から、候補レジスタ２０３−０．．．２０３−（Ｎ−１）に記憶された一連のビットと一緒に受信する。訂正ユニット４００の稼働は、Ｎ個の不完全なＤＣ成分（各状態に対して１成分）の創出をもたらす。不完全なＤＣ成分の各々は入力リードバック信号に加算され、そのようにして、メトリクス計算器２００−０．．．２００−（２Ｎ−１）の入力に向けられる不完全な入力信号を発生する。候補レジスタ２０３−０．．．２０３−（Ｎ−１）に記憶され、ビタビ復号器４０２の出力４０４にまだ出て来てない一連のビットの使用は、入力リードバック信号に関してＮ個の不完全なＤＣ成分のゼロ遅延を保証する。
【００２１】
図６は、本発明のＤＣ成分復元を有する第２の典型的なビタビ復号器４０５のブロック図を示す。このブロック図では、図２と図４の構成要素に対応する構成要素は、同じ参照番号で識別される。ここでは、訂正ユニット４００は、パディングＨＰＦ６０３、ＤＣ計算器６０４−０．．．６０４−（Ｎ−１）、及び加算回路６０２−０．．．６０２−（Ｎ−１）を含む。図４ｂに示されるように、復号器４０５は図１のビタビ復号器１０５の代わりに使用され、改良されたＰＲＭＬ受信器を提供する。
【００２２】
図６に示されるＤＣ成分復元を有するビタビ復号器は、処理されたディジタル信号の固有構造を厳密に使用する。図５ａは、候補＃ｉ、及び状態ｉ（候補＃ｉは、候補レジスタ２０３−ｉに記憶された一連のビットに対する従来の名前である）を連結された以前のビタビ復号器出力ビットから成るディジタル信号を示す。このディジタル信号は、２つの加数（１）ビタビ復号器出力において実際に出現し、ゼロによって埋められるビットのシーケンス（図５ｂ）、及び（２）候補ｉ、及び状態ｉと結合されたゼロのシーケンス（図５ｃ）の和に展開される。この構成を用いて、図５ａに示される信号のＤＣ成分は、図５ｂに示される信号のＤＣ成分、及び図５ｃに示される信号のＤＣ成分の和である。
【００２３】
図６のブロック図では、ビタビ復号器の出力ビットは、パディングＨＰＦ６０３の入力に１つずつ転送される。ここで、全ての標本化間隔において、ゼロによって埋められる以前のビタビ復号器出力ビットのＤＣ成分（図５ｂを参照）が計算される。図５ｂに示される信号が全てのビタビ復号器状態に対して同一であるので、たった１つのパディングＨＰＦ４０３だけが必要である。パディングＨＰＦ４０３の出力は、全てのＤＣ計算器６０４−０．．．６０４−（Ｎ−１）の第２の入力と結合する。各ＤＣ計算器６０４−ｉ，０＜＝ｉ＜＝Ｎ−１は、その第１の入力において、対応する候補を候補レジスタ２０３−ｉからフィードバック・バス４０１を通して受信する。各ＤＣ計算器は、不完全な訂正信号を、受信した候補のＤＣ成分を計算すること（図５ｃを参照）、及びパディングＨＰＦ４０３からのビットのゼロによって埋められたシーケンスのＤＣ成分にそれを加算することによって発生する。計算された不完全な訂正信号は、ＤＣ計算器の出力から、対応する加算回路６０２−ｉの第１の入力まで通過する。各加算回路の第２の入力は、復号器入力４０３に接続される。加算回路６０２−ｉの出力において、ビタビ復号器４０２に対する不完全な入力信号が創出される。この信号は、対応するメトリクス計算器の入力に達する。以下で、ビタビ復号器は、メトリクス計算器の入力に達した信号を、従来の方法で処理する。候補レジスタの内容は標本化間隔毎に変更されるので、記載された計算が標本化間隔毎に完全に繰り返される。
【００２４】
従って、本発明の好ましい形態では、パディングＨＰＦ４０３、及びＤＣ計算器６０４−０．．．６０４−（Ｎ−１）の実現は、図５ｂ、及び図５ｃに示される信号への等価ＨＰＦの応答の使用に基づく。等価ＨＰＦは、２つのユニット（１）低周波成分のリードチャネル抑制のシミュレーションを行う高域通過フィルタ、及び（２）低周波雑音を除去するＰＲＭＬ受信器で使用される高域通過フィルタ１０３（図１）のカスケード接続と同じ伝達関数を有するフィルタである。上記の応答の直接評価は、各標本化間隔において等価ＨＰＦを通して新しく長い充分な信号の伝達の結果を計算することを必要とする。必要な計算を実行する計算負荷は比較的大きいが、充分な構成要素プラットフォームを用いて行うことが出来る。パディングＨＰＦ、及びＤＣ計算器の開発のための代わりの多くを要しない方法を利用することが好ましい。
【００２５】
その方法を用いて、ｎ次のＩＩＲ高域通過フィルタの出力標本Ｏｕｔ［ｉ］は、（ｎ＋１）個の入力標本Ｉｎ［ｉ］，Ｉｎ［ｉ−１］，．．．，Ｉｎ［ｉ−ｎ］、及びｎ個の以前の出力標本Ｏｕｔ［ｉ−１］，Ｏｕｔ［ｉ−２］，．．．，Ｏｕｔ［ｉ−ｎ］によって決まる。
【数２】
2008513926.tif 000004
【００２６】
ここで、ａ［］、及びｂ［］は、その内部構造を定めるフィルタ係数である。（図６ｂのように）ゼロに等しいｍ個の最後の標本を有する特別な入力信号に対して、出力標本Ｏｕｔ［ｉ］は異なるが類似した方法で決定される。
【数３】
2008513926.tif 000005
【００２７】
所定のフィルタに対する新しい係数Ａ［］、及びＢ［］が、標準係数ａ［］、及びｂ［］から代数的変換によって決定される。
【００２８】
数式（２）を実施するパディングＨＰＦのブロック図が、図７に示される。このブロック図では、パディングＨＰＦが等価ＨＰＦ７００、係数メモリ７０２、及び予測器７０１を含む。パディングＨＰＦの入力がビットをビタビ復号器出力から受信し、これらのビットは、ｍ個の標本化間隔のためのビタビ復号器の入力に対して遅延する。結果として、それらはシーケンスＩｎ［ｉ−ｍ］を形成する。等価ＨＰＦ７００は、標準フィルタとして構成される。このフィルタは数式（１）に従って計算を実行し、各標本化間隔で、ビタビ復号器出力ビットのシーケンスに対する等価ＨＰＦ応答の次の標本を出力において作り出す。
【数４】
2008513926.tif 000006
【００２９】
各標本化間隔において、標本Ｉｎ［ｉ−ｍ］，Ｉｎ［ｉ−ｍ−１］，．．．，Ｉｎ［ｉ−ｍ−ｎ−１］、及びＯｕｔ［ｉ−ｍ−１］，０ｕｔ［ｉ−ｍ−２］，．．．，Ｏｕｔ［ｉ−ｍ−ｎ−１］が、等価ＨＰＦ７００から予測器７０１の第１の入力に転送される。予測器７０１の第２の入力は係数メモリ７０２の出力に接続され、係数Ａ［］、及びＢ［］は維持される。予測器７０１は受信した標本と係数を数式（２）によって組合せ、図５ｂに示される信号に対する等価ＨＰＦの応答の終わりに現れる標本の予測である標本Ｏｕｔ［ｉ］を出力において作り出す。
【００３０】
本発明によるＤＣ計算器のブロック図が、図８に示される。このブロック図では、ＤＣ計算器は、状態番号レジスタ８００、連結ユニット８０１、応答テーブルメモリ８０２、加算器８０４、及び減算器８０３を含む。状態番号レジスタ８００は、このＤＣ計算器に関連する状態の数を記憶する。並列符号でＤＣ計算器の第１の入力に達する候補は、状態番号レジスタ８００から受信した状態番号と連結ユニット８０１で統合される。そのようにして、ｍビットの組合せが形成され、ｍはビタビ復号器の信号遅延ビットに等しい。ｍビットの任意の組合せに対する等価ＨＰＦ応答の計算（ｍ個の標本化間隔を要する動作）を回避するために、応答テーブルメモリ８０２が使用される。全ての可能なｍビットの組合せに対する等価ＨＰＦ応答の最後の標本は、メモリ８０２の組合せに等しいアドレスにおいて保持される。連結ユニット８０１で形成されたｍビットの組合せは、応答テーブルメモリ８０２のアドレスバスに転送される。応答テーブルメモリ８０２の出力において、この組合せに対する等価ＨＰＦ応答の最後の標本が創出される（図５ｃに示される信号に対する等価ＨＰＦ応答の最後の標本である）。応答テーブルメモリ８０２の出力が、加算器８０４の第１の入力に接続される。この加算器の第２の入力は、ＤＣ計算器の第２の入力として機能する。図５ｂに示される信号に対する等価ＨＰＦ応答の最後の標本は、パディングＨＰＦからＤＣ計算器の第２の入力に到達する。加算器８０４の２つの入力からの標本を加算することによって、図５ａに示される信号に対する等価ＨＰＦ応答の最後の標本を出力において作り出す。この標本は減算器８０３で状態番号の最後のビットから減算され、ＤＣ計算器出力において出力される所定の状態に対する復元されたＤＣ成分の最後の標本を生成する。
【００３１】
比較テストが、ＤＣを復元する従来技術の方法、及び本発明の方法に対して実行された。テストの目的は、達成可能なビット誤り率の差の評価である。擬似ランダムパターンがディスクにビットレート５００Ｍｂｉｔ／ｓで垂直記録を使用して書き込まれ、磁気抵抗（ＭＲ）ヘッドによってリードバックされる。リードバック信号はアナログ低域通過フィルタを遮断周波数２００ＭＨｚで通過し、Ａ／Ｄ変換器をサンプリングレート１．２５ＧＨｚで通過する。標本の結果シーケンスは、ＰＲＭＬ受信器で処理された。検出されたディジタル信号は最初にディスクへ書き込まれたパターンと比較され、ビット誤り率が計算された。この手続きは、従来技術のＰＲＭＬ受信器、及び本発明によるＤＣ復元を有するビタビ復号器を含む受信器を用いて繰り返された。テストは、隣接するトラックからの低周波雑音を抑制するために各受信器に含まれる高域通過フィルタの複数の異なる遮断周波数に対して実行された。得られた結果が、図９に示される。描かれた曲線から分かるように、隣接するトラックからの干渉が大きいとき、両方の方法は低い遮断周波数の高域通過フィルタに対して同じ結果を達成する。遮断周波数が５ＭＨｚより高いとき、本発明によるＤＣ成分復元を用いて達成されるビット誤り率は３．．．５倍低く、有意な向上である。
【００３２】
以上、本発明の好ましい実施例について図示し記載したが、特許請求の範囲によって定められる本発明の範囲から逸脱することなしに種々の変形および変更がなし得ることは、当業者には明らかであろう。
【図面の簡単な説明】
【００３３】
【図１】従来技術のＰＲＭＬ受信器のブロック図である。
【図２】従来技術のビタビ復号器のブロック図である。
【図３】従来技術によるＤＣ成分復元を有するビタビ復号器のブロック図である。
【図４ａ】本発明によるＤＣ成分復元を有するビタビ復号器の第１の実施例のブロック図である。
【図４ｂ】本発明による典型的なＰＲＭＬ受信器のブロック図である。
【図５】以前のビタビ復号器出力ビット、及び未来の（予測された）ビットを含むディジタル信号が、如何にして２つの信号の和に展開されるかを示す。
【図６】本発明によるＤＣ成分復元を有するビタビ復号器の第２の実施例のブロック図である。
【図７】本発明によるパディング高域通過フィルタ（ＨＰＦ）のブロック図である。
【図８】本発明によるＤＣ計算器のブロック図である。
【図９】従来技術、及び本発明によるＤＣ成分復元を有するリードバック信号処理の比較テストの結果を示す。
【符号の説明】
【００３４】
１００    リードチャネル前置増幅器
１０１    低域通過フィルタ（ＬＰＦ）
１０２    Ａ／Ｄ変換器
１０３    高域通過フィルタ（ＨＰＦ）
１０４    等化器
１０５    クロック修復器
１０６    ビタビ復号器
２００    メトリクス計算器
２０１    ＡＣＳ回路
２０２    候補レジスタ制御装置
２０３    候補レジスタ
３００    加算器
３０２    ＬＰＦ１
３０３    ＬＰＦ２
４００    訂正ユニット
４０１    フィードバック・バス
４０２    ビタビ復号器
４０３    入力
４０４    出力
４０５    復号器
６０２    加算回路
６０３    パディングＨＰＦ
６０４    ＤＣ計算器
７００    等価ＨＰＦ
７０１    予測器
７０２    係数メモリ
８００    状態番号レジスタ
８０１    連結ユニット
８０２    応答テーブルメモリ
８０３    減算器
８０４    加算器
【図１】
2008513926.tif 000008
【図２】
2008513926.tif 000009
【図３】
2008513926.tif 000010
【図４ａ】
2008513926.tif 000011
【図４ｂ】
2008513926.tif 000012
【図５】
2008513926.tif 000013
【図６】
2008513926.tif 000014
【図７】
2008513926.tif 000015
【図８】
2008513926.tif 000016
【図９】
2008513926.tif 000017
【国際調査報告】
2008513926.tif 000018