(57)【要約】本発明は、同相信号と直交信号の発振周波数を制御する発振回路及び方法に関するものである。第１差動発振回路及び第１差動結合回路を有する第１発振器手段(2)を設けて直交信号を発生する。さらに、第２差動発振回路及び第２差動結合回路を有する第２発振器手段(4)を設けて同相信号を発生する。周波数制御手段を設けて、第１及び第２発振器手段のコモンモード電流及びテール電流を制御することによって、同相信号及び直交信号の発振周波数を変化させる。これにより、高い直線性を有する高周波ＩＱ発振器が得られる。
2008544619.tif 000002
【特許請求の範囲】
【請求項１】
同相信号及び直交信号を発生する発振回路において、
ａ）第１差動発振回路及び第１差動結合回路を有し、前記直交信号を発生する第１発振器手段と；
ｂ）第２差動発振回路及び第２差動結合回路を有し、前記同相信号を発生する第２発振器手段と；
ｃ）前記第１発振器手段及び前記第２発振器手段の、コモンモード電流及びテール電流の少なくとも一方を制御することによって、前記同相信号及び前記直交信号の発振周波数を変化させる周波数制御手段と
を具えていることを特徴とする発振回路。
【請求項２】
前記第１差動発振回路及び前記第２差動発振回路の各々が、コルピッツ型発振器で構成されることを特徴とする請求項１に記載の発振回路。
【請求項３】
前記第１差動発振回路及び前記第２差動発振回路の各々が、第２差動トランジスタ段のテール電流を組み合わせるための下部段として第１差動トランジスタ段を具えていることを特徴とする請求項２に記載の発振回路。
【請求項４】
前記第１差動結合回路及び前記第２差動結合回路が、前記第１差動トランジスタ段に並列に接続された第３差動トランジスタ段を具えていることを特徴とする請求項２または３に記載の発振回路。
【請求項５】
前記第２差動トランジスタ段のそれぞれの制御端子がバイアス点に接続され、前記バイアス点は、前記第１差動発振回路及び前記第２差動発振回路のタンク回路のコイルのコモンモード点を形成することを特徴とする請求項３または４に記載の発振回路。
【請求項６】
前記バイアス点が、コモンモード抵抗器経由で電源電圧に接続されていることを特徴とする請求項５に記載の発振回路。
【請求項７】
前記周波数制御手段が、前記第１差動結合回路及び前記第２差動結合回路のテール電流を差動的に変化させるように構成されていることを特徴とする請求項１〜７のいずれかに記載の発振回路。
【請求項８】
前記周波数制御手段が、前記第１差動結合回路及び前記第２差動結合回路のそれぞれのトランジスタのエミッタ端子に調整電圧を調整抵抗器経由で供給するように構成されていることを特徴とする請求項７に記載の発振回路。
【請求項９】
前記第１差動結合回路及び前記第２差動結合回路がそれぞれ、前記第１発振器手段及び前記第２発振器手段を接続するためのそれぞれのバッファ回路に接続されていることを特徴とする請求項１〜８のいずれかに記載の発振回路。
【請求項１０】
前記バッファ回路が、前記第１発振器手段及び前記第２発振器手段のそれぞれのテール電流の１．５倍の電流を発生するそれぞれの電流源によって駆動されることを特徴とする請求項９に記載の発振回路。
【請求項１１】
さらに、前記第１発振器手段及び前記第２発振器手段のそれぞれの出力端子を接続して位相整合を行うための位相調整回路を具えていることを特徴とする請求項１から１０のいずれかに記載の発振回路。
【請求項１２】
同相信号及び直交信号の発振周波数を制御する方法において、
ａ）第１差動発振回路によって前記直交信号を発生するステップと；
ｂ）第２差動発振回路によって前記同相信号を発生するステップと；
ｃ）前記第１差動発振回路と前記第２差動発振回路とを、それぞれ第１差動結合回路及び第２差動結合回路を介して接続するステップと；
ｄ）前記第１差動発振回路及び前記第２差動発振回路、及び前記第１差動結合回路及び前記第２差動結合回路の、コモンモード電流及びテール電流の少なくとも一方を制御して、前記発振周波数を変化させるステップと
を具えていることを特徴とする発振周波数の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同相信号及び直交信号を発生する発振回路、及びこれらの同相信号及び直交信号を制御する方法に関するものである。
【背景技術】
【０００２】
高周波電圧制御型発振器（ＶＣＯ：Voltage Controlled Oscillator）は集積回路内に広範に用いられ、高データレート光通信におけるクロックリカバリ（クロック復元）から無線通信における周波数シンセサイザまでに及ぶ。これらのＶＣＯの周波数調整はバラクタダイオードで達成することができる。
【０００３】
ＩＱ（同相／直交）発振器は無線周波数（ＲＦ）トランシーバにとって重要なビルディングブロック（構成単位、基礎単位）である。例えばＩＱダウンコンバータにおいて、及びデータ・クロックリカバリ（ＤＣＲ：Data and Clock Recovery）ユニットの送信機部において直交信号が必要な際には、２、３の解決法が適用される。従来の技術は２倍周波数の信号の発生に基づき、その後に周波数を２で分周する。しかし、この技術は、２倍周波数の発振器、分周器、及びバッファを得ることの技術的障害及び困難さの問題がある。高周波数において遭遇する他の問題は、バラクタのＱ値、及びこれに関連する寄生容量であり、これらは有効な調整範囲を減少させる。この周波数に耐えることを保証することは困難な作業である。バラクタに基づくあらゆる解決法は、これらの障害が弱点である。
【０００４】
他の可能性は、多相フィルタ、あるいは減算及び加算を用いるウィーバ（Weaver）技術を有する１相発振器から直交信号を発生することである。しかし、これらの解決法も高周波数には適用されない。高周波数の加算器、減算器、リミッタ（制限器）及び移相器（位相シフタ、フェーズシフタ）は実現が困難である。良好なπ／２移相器は、これらの周波数では実現が困難であり、広帯域の加算器及び減算器はリミッタと共に、実現の困難さのため論外である。多相フィルタがＬＣ部分として実現される場合には、多相フィルタにも同じことが当てはまる。
【０００５】
【特許文献１】米国特許第6,188,292号明細書
【０００６】
可能な解決法は例えば、米国特許第6,188,292号明細書に記載され、ここでは結合に基づくＩＱ発振器が示唆されている。第１及び第２の固定周波数ＬＣ発振器がリング（環状）トポロジの形に結合されて、可変周波数の出力を発生する。周波数変化は、これら２つの発振器間の結合を変化させることによって達成される。この結合は、可変電流源または電圧源を用いることによって変化させることができる。既知のＩＱ発振器は、低周波数では良好に動作するが、数ＧＨｚの高周波数ではＬＣタンクに見られる寄生容量のため使い物にならない動作特性となる。実際に、インダクタは２つのゲート−ソース容量を並列に持ち、これらの容量は高周波数での適切な動作を制限する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従って本発明の目的は、バラクタを必要とせず、高周波数でも高い直線性（リニアリティ）を有する改善されたＩＱ発振回路を提供することにある。
【課題を解決するための手段】
【０００８】
この目的は、請求項１に記載の発振回路、及び請求項１２に記載の方法によって達成される。
【０００９】
従って、本発明が提案する解決法は、差動発振器部及び差動結合部を有するほぼ同一の２つの発振器手段または部分に基づくものである。発振周波数の変化は、これらの発振器部及び結合部のコモンモード電流及び／またはテール電流を制御することによって達成することができる。特に、テール電流は結合部と発振器部とで異なるように制御し、または変化させることができる。両方の場合に、線形の調整特性を得ることができる。従って発振器はバラクタ及び／またはスイッチトキャパシタを必要とせず、このため非常に高い周波数において全体の統合性を達成することができる。
【００１０】
上記第１及び第２の差動発振回路の各々は、差動コルピッツ型発振器で構成することができる。これらの第１及び第２差動コルピッツ型発振器の各々は、第２差動トランジスタ段のテール電流を組み合わせるための第１差動トランジスタ段を具えることができる。従って、ＬＣタンク内にノイズを注入するノイズ源は、差動コルピッツ発振器の両方の分岐（ブランチ）内に電流発生器を有する従来の回路における２つの無相関なノイズ源の代わりに、１つ得られるだけである。
【００１１】
上記差動結合回路は、上記第１差動トランジスタ段に並列に接続された第３差動トランジスタ段を具えることができる。そして、上記第２差動トランジスタ段のそれぞれのトランジスタの制御端子はバイアス点に接続することができ、このバイアス点は、上記第１及び第２差動発振回路のタンク回路のコイルのコモンモード点を形成する。このバイアス点は、コモンモード抵抗器を介して電源電圧に接続することができる。この方策は、上記バイアス点が電源から幾分絶縁され、発振器は、コモンモード抵抗器及びコイルの存在により電源から絶縁されるという利点を有する。
【００１２】
上記周波数制御手段は、上記第１及び第２差動結合回路のテール電流に互いに異なる変化をさせるように構成することができる。特に、上記制御手段は、調整電圧を調整抵抗器経由で、上記第１及び第２差動結合回路のそれぞれのトランジスタのエミッタ端子に供給するように構成することができる。こうした差動調整は、特に位相同期（ロック）ループ（ＰＬＬ）ではいくつかの利点を有する。例えば、コモンモード信号及び電源変動に対する１次感度を大幅に低減することができる。
【００１３】
さらに、上記第１及び第２差動結合回路は、上記第１及び第２発振器手段に接続するためのそれぞれのバッファ回路に接続することができる。これらのバッファ回路は、上記第１及び第２発振器手段のテール電流の値の１．５倍の電流を発生することのできるそれぞれの電流源によって駆動することができる。
【００１４】
これに加えて、上記第１及び第２発振器手段のそれぞれの出力端子を接続して位相整合（フェーズマッチング）を提供するための位相調整回路を設けることができる。その結果、直交関係の劣化を防ぐことができる。
本発明の他の有利な変形は従属請求項に規定する。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の好適な実施例について図面を参照しながら説明する。
【００１６】
以下で説明する好適な実施例は差動コルピッツ型のＩＱ発振器に基づき、これは例えば以下で説明するトランシーバ回路に用いることができる。
【００１７】
図１に、ＷＬＡＮ（Wireless Local Area Network：無線ローカルエリア・ネットワーク）またはＷＰＡＮ（Wireless Personal Area Network：無線パーソナルエリア・ネットワーク）のような無線用途向けのトランシーバ回路を示す。このトランシーバは、受信機側及び送信機側共にゼロ中間周波数（ＩＦ）の（中間周波数なしの）ホモダイントランシーバである。
【００１８】
アンテナアレイ９０を介して受信した信号またはデータストリームは、整合（マッチング）フィルタ６８経由で低雑音増幅器（ＬＮＡ：Low Noise Amplifier）８２に供給される。低雑音増幅器８２の増幅出力信号は第１及び第２分岐に分割され、各分岐は分数調波ミクサ７２、７４を具え、受信信号は分数調波ミクサ７２、７４においてＩＱ ＶＣＯ１０のＩ及びＱ発振信号と混合される。Ｉ及びＱ発振信号は、ＩＱ位相回路５２において位相調整されている。それぞれの分数調波ミクサ７２、７４のダウンコンバートされた出力信号は、それぞれのローパス（低域通過）フィルタ６２、６４及びそれぞれの自動利得調整（ＡＧＣ：Automatic Gain Controller）回路４２、４４経由でアナログ−ディジタル（Ａ／Ｄ）変換器３２に供給され、Ａ／Ｄ変換器３２は入力信号を８ビットのデータワードに変換してディジタル信号プロセッサ（ＤＳＰ）２０に供給し、ＤＳＰ２０では受信信号をそれぞれの用途、例えばデータ用途、レーダー用途等に応じて処理する。
【００１９】
送信機側では、ＤＳＰ２０において生成された８ビット送信データを並列にディジタル−アナログ（Ｄ／Ａ）変換器３４に供給し、Ｄ／Ａ変換器３４は受信した並列（パラレル）データを２つの分岐のＩ及びＱ信号に変換して分数調波ミクサ７６、７８に供給し、Ｉ及びＱ信号は分数調波ミクサ７６、７８において、ＩＱ ＶＣＯ１０から位相回路５４経由で供給されるＩ及びＱ発振信号との混合操作によってアップコンバートされる。分数調波ミクサ７６、７８のＲＦ出力信号は加算されてバンドパス（帯域通過）フィルタ６６経由で電力増幅器８４に供給される。電力増幅器８４から出力される増幅された送信信号は整合フィルタ６８経由でアンテナアレイ９０に供給されて無線送信される。
【００２０】
このトランシーバの原理は、分数調波ミクサ７２、７４、７６、７８に基づき、これらのミクサにＩ及びＱ発振信号がＩＱ ＶＣＯ１０からＲＦ周波数の半分の周波数で供給される。ＲＦ周波数の半分での動作はＩＱ整合に対する要求の緩和をもたらし、発振器の実現を簡略化する。ゼロ（無）ＩＦまたはホモダイン受信機の他の重要な特徴は、局部発振器からＲＦ経路（パス）への漏洩の低減、及び局部発振器、即ちＩＱ ＶＣＯ１０の自己混合の低減である。
【００２１】
送信機側では、分数調波ミクサ７６、７８及び半ＲＦ ＶＣＯ１０を用いることの利点は、電力増幅器８４及び／または電力増幅器の動作周波数の高調波による局部発振器の引きずり（プリング）が有り得ないことである。ＩＱ ＶＣＯ１０を電力増幅器の周波数の半分で動作させることは、電力増幅器の強力な信号によってＶＣＯの周波数を引きずることを不可能にする。特にＦＭレーダー技術の応用にとっては、1.5%のオーダーの一般的な線形性を達成するために、ＩＱ ＶＣＯ１０の線形の調整特性が要求される。
【００２２】
図２に、本発明の好適な実施例による結合型ＩＱ発振器の概略ブロック図を示す。このＩＱ発振器の原理は２つの発振器部分の結合に基づく。第１発振器２と第２発振器４との間の結合は直結合であるのに対し、第２発振器４と第１発振器２との間の結合は交差結合である。バルクハウゼン（Barkhausen）基準によれば、ループ内の全位相シフトは２π（即ち360°）に等しくなければならない。交差結合はπ（即ち180°）の位相シフトを導入し、このため、２つの発振器２、４によって導入される位相シフトはπ（即ち180°）に等しくなければならない。従って、２つの発振器２及び４が同一であれば、これらは直角位相で発振すべきである。その発振周波数は電流ＩTによって、及び／または差動電圧ＶTによって差動様式で制御することができる。コモンモードまたはバイアス電流ＩTの制御は粗調整に用いることができ、そして差動電圧ＶTによる制御は微調整に用いることができる。直角位相の条件は、両方の発振器２、４の伝達特性が同一である際に生じる。発振回路２、４の周波数応答がその最大値の周りに対称である場合には、この発振条件は発振周波数にとって同等に有望な、あるいは混在する２つの解決法を提供する。
【００２３】
図３に、従来のコルピッツ型３点発振器の概略回路図を示し、この発振器は本発明の好適な実施例の出発点を形成する。この種の発振器は卓越したＲＦ特性を有する。まず最初に、この発振器は電流パルスでＣ級動作する。このことは、低いバイアス電圧ＶＢがトランジスタＱ１のゲートに供給され、その間に、ＬＣタンクの両端の電圧がその最大値である瞬時にＬＣタンク内への電流注入が発生することを意味する。ＬＣタンクは、インダクタＬと、キャパシタＣ１及びＣ２の直列回路から成る分岐との並列回路で構成される。この回路がノイズに対して不感応である際に、即ち、当該瞬時に出力電圧の傾斜が０である際に、電流源Ｉ0のノイズはＬＣタンク内に注入される。この発振器構成の他の特徴は、インダクタＬのコイルに並列な寄生容量の低さである。バイポーラトランジスタＱ１の最大容量はベース−エミッタ間の容量であり、この容量はＬＣタンクからは直接「見え」ない。コルピッツ発振器は適正に設計されている際に、プロセス変動に対してより不感応である。起動条件及び発振周波数はそれぞれ、次式に基づいて得ることができる：
【数１】
2008544619.tif 000003
【数２】
2008544619.tif 000004
ここに、ｇmはコレクタ電流とベース−エミッタ電圧との比率を表し、ＧPはコレクタ−エミッタ電圧とコレクタ電流との比率を表す。
【００２４】
この発振器構成のさらなる利点は、その起動条件にある。キャパシタＣ２／Ｃ１の容量比が２より大きい際には、この発振器は、安全な起動用の平衡発振器カウンタ部よりも必要とする電流が小さく、この容量比の達成は容易である。実際に、約１０のＣ２／Ｃ１の容量比が特別な不利益なしに達成される。
【００２５】
図４に、コルピッツ発振器の差動版を示す。ここでは、２つのコルピッツ発振器段が、差動トランジスタＱ１及びＱ２のベース端子を互いに接続した差動回路構成の形に接続され、バイアス電圧ＶＢがこの共通制御点に供給される。
【００２６】
図５に、図２のπ／２発振器部２、４の実現としての、コルピッツ発振器及び結合部を有する発振回路を示す。トランジスタＱ１及びＱ２から成るコルピッツ発振器部は、下部段としてのトランジスタＱ３及びＱ４から成る追加的な差動段を有して、ＬＣタンク内にノイズを注入するノイズ源を１つしか提供せず、図４の各分岐内の２つの電流源Ｉ0で示す２つの無相関なノイズ源を必要としない。結合部はトランジスタＱ５及びＱ６の追加的な差動対として形成されて、図２の２つの発振器段２、４間の結合を定める結合係数ｋを有する段が得られる。図５の抵抗器ＲPはＬＣタンクの損失を表す。さらに、図５に示すように、差動コルピッツ発振器の第１キャパシタＣ１は、第２キャパシタＣ２よりすっと大きな容量を有するように選択する。
【００２７】
図５に示す回路のＬＣタンクの結果的な並列容量は、Ｃ１／(Ｃ２・ｇm)の容量値を有する。差動入力信号は端子ＩＮ＋とＩＮ−との間に供給され、差動出力信号は、コルピッツ発振器の差動トランジスタＱ１及びＱ２のコレクタにおいて得ることができる。
【００２８】
図６に、本発明の好適な実施例による差動結合部を有するコルピッツ発振器の実現を示す。
【００２９】
バイアス電圧ＶＢが印加されるバイアス点は、インダクタＬのコイルのコモンモード点から生成される。従って、バイアス点は電源から幾分絶縁され、発振器は、コモンモード抵抗器ＲS及びインダクタＬのコイルの存在により電源から絶縁される。
【００３０】
これに加えて出力バッファ回路を設け、この出力バッファは、例えば約35〜40Ω所定の直列抵抗（図示せず）と共にエミッタフォロワ回路の形に接続されたトランジスタＱ７及びＱ８で構成されて、例えば50Ωの一般的な出力インピーダンスを生成する。このバッファ回路は電流源によって駆動され、この電流源は例えば３Ｉ0／２の電流を発生する。
【００３１】
コルピッツ周波数ωCは、上記(1)式に基づいて決まる。しかし、ＬＣタンクまたは応答回路が損失性である際には、結合係数ｋ＝０に対する現実の発振周波数ω0はコルピッツ周波数ωCと次式のように異なる：
【数３】
2008544619.tif 000005
従って、２つの等距離の周波数ω1,2が次式によって決まる：
【数４】
2008544619.tif 000006
これに加えて、図５には示していないデカップリング（減結合）キャパシタＣSを、共通制御点またはコモンモード・ノードと接地との間に接続して、電源電圧ＶCCのあらゆるノイズ成分をフィルタで除去する。
【００３２】
図７に、損失性のタンクの位相Φ及び複素伝達特性Ｈ(jω)の周波数線図を示し、ここで発振条件は高周波数モードにおいて、即ちω2の発振周波数において得られる。
【００３３】
上方の周波数ω2においてループ上の信号振幅がより大きいことにより、上方の周波数ω2はより発生し易い。即ち、複素伝達特性Ｈ(jω)の絶対値は、低い方の周波数ω1における値（Ｈ(jω1)）よりも高い方の周波数ω2における値（Ｈ(jω2)）の方が大きい。このモードを高周波モードと称する。従って、調整に使用可能な領域はω0とω2との間である。図５及び６の差動結合部によって規定される結合係数ｋを変化させることによって、発振回路の発振周波数を調整することができる。電流源Ｉ0によって制御されるバイアス条件を変化させることによって、差動発振器は低周波モードと称する異なる動作モードにジャンプすることができる。
【００３４】
図８に、損失性タンクの図を示し、ここでは発振条件は低周波モード、即ちω1の発振周波数において得られる。ここで、差動発振器の発振周波数はωLO∈(ω1, ω0)として調整することができる。従って、図６に示す本発明の差動発振器は、バイアス電流Ｉ0によって可能にされる２つの異なるモードで動作することができる。
【００３５】
図９に、差動ＩＱ発振器全体の実現の回路図を示し、この発振器は、図６に示す差動結合回路を有する２つの差動発振器、及びいくつかの調整抵抗器ＲTで構成される調整回路から成る。トランジスタＱ７、Ｑ７’、Ｑ８及びＱ８’を有するエミッタフォロワ回路は、必要なＤＣレベルシフトを与え、ＬＣタンクの電圧のバッファとなる。これらのテール電流の有用な制御方法を図９の回路に示す。ＶＴ＋とＶＴ−（図９参照）との間の正の電圧差は、対Ｑ３，Ｑ４及び対Ｑ３’，Ｑ４’のテール電流の減少を実現し、そして対Ｑ５，Ｑ６及び対Ｑ５’，Ｑ６’のテール電流を増加させる。
【００３６】
ＶTの調整電圧を差動的に変化させることによって、差動結合部及び差動コルピッツ発振器のテール電流を差動的に変化させることができる。この制御方式は微調整メカニズムとして用いることができる。
【００３７】
こうした差動調整メカニズムを有するＶＣＯはＰＬＬ構成において次の特別な利点を有する。第１に、コモンモード信号及び電源変動に対する１次感度が大幅に低減される。第２に、ノイズ注入が低減され、位相−ノイズ特性が改善される。ノイズに寄与する主要なものはテール電流源Ｉ0であり、これらの電流源は少なくともある程度は無相関である。
【００３８】
バッファ回路の出力、及び差動結合部及びコルピッツ発振器部のトランジスタのベース端子である入力における符号「＋」及び「−」は、それぞれの出力信号Ｉ及びＱの極性を表す。これらの極性は図２の回路条件を反映し、従って発振器ループ内でバルクハウゼンの位相シフト基準を満足する。
【００３９】
図１０に、図９中の信号Ａ、Ｂ、Ｃ及びＤの位相を示す。図１０からわかるように、信号Ａの位相は信号Ｑ−の位相に相当する、というのは、トランジスタＱ７のベース及びエミッタの信号は同相だからである。同様に、信号ＢはトランジスタＱ８の信号Ｑ＋に相当する。さらに、信号ＣはトランジスタＱ７’の信号Ｉ−に相当し、そして信号ＤはトランジスタＱ８’の信号Ｉ＋に相当する。従って、図２に示すように、π／２（90°）の位相シフトが、図９の左側の第１差動発振回路の差動出力Ａ、Ｂ間、及び図９の右側の第２差動発振回路の差動出力Ｃ、Ｄ間に提供される。従って、図９の左側の発振器はＩＱ発振器の直交信号Ｑを発生し、右側の発振器は同相信号Ｉを発生する。
【００４０】
上記結合部は、他の部分（信号Ｃの波形）のゼロ遷移期間中にＬＣタンク（信号Ａの波形）内にノイズ注入をもたらす。しかし、この特定瞬時には、ＬＣタンク上の電圧は、波形（例えば信号Ｃの波形）の時間的傾斜が０であることによる外部的要因に対してより不感応である。コルピッツ発振器部についても、この状況は似ている。電流パルスはタンク電圧の最大値において発生する。この分析に基づき、本発明の差動ＩＱ発振器は、電流源Ｉ0から生じるノイズ注入に対してより不感応であると結論付けることができる。
【００４１】
さらに、同調性（調整可能性）と位相−ノイズとは互いに妥協すべき２つのパラメータである。同調性と位相−ノイズとのトレードオフはすべての発振器に共通である。大きな調整範囲必要である際には、位相−ノイズ特性を劣化させる。本発明の発振回路は、式(1)及び(2)で設定される条件下でコルピッツモードで動作することができる。
【００４２】
図１１に、この状況についての複素伝達特性の絶対値及び位相の周波数線図を示す。このモードでは、損失の全補償が達成され、本発明が提案するＶＣＯの位相特性は、コルピッツ周波数ωCの付近で非常に急峻である。結果として、２つの可能な周波数ω1及びω2が混在し、発振器は非常に良好な位相−ノイズ特性を示す。
【００４３】
しかし、ダウンコンバージョンシステムにとっては、Ｉ／Ｑ振幅及び位相の整合が重要である。本発明が提案する図９に示すＩＱ ＶＣＯの出力バッファ回路は強制的に等振幅にするが、位相直交関係はなおも劣化していることがある。Ｉ／Ｑ整合を改善するために、位相直交関係を保証するための回路としてＩＱコンディショナ（調整器）を加えることができる。
【００４４】
図１２に、こうしたＩＱコンディショナの概略機能図を示す。ＩＱ発振器１３０から得られる２つのほぼ直交する出力Ｉ、Ｑを加算器１１０において加算し、減算器１２０において減算して２つの新たな出力Ｉ0及びＱ0を発生する。
【００４５】
ＩＱ ＶＣＯ１３０の直交出力間の位相差をφとすれば、信号Ｉ及びＱは次式のように表現することができる：
Ｉ(ｔ)＝Ａcos(ω0ｔ)
Ｑ(ｔ)＝Ａcos(ω0ｔ＋φ)          (5)
【００４６】
この場合には、図１２の加算器１１０及び減算器１２０における加算及び減算は、次式で表現される信号Ｉ0及びＱ0をもたらす：
【数５】
2008544619.tif 000007
【００４７】
これらの等式は三角関数の加算の公式によって得られる。(6)式からわかるように、小さい位相誤差に対しては、２つの出力Ｉ0及びＱ0の振幅は共に√２・Ａに等しい。新たな出力Ｉ0とＱ0との位相差はπ／２であり、そして加算器１１０及び減算器１２０が振幅と位相誤差とを加算しない限り位相誤差は０である。
【００４８】
30GHz以上の範囲の周波数用のＩＱコンディショナの実現は、加算及び減算用に受動部品を使用しなければ困難である。
【００４９】
図１３に、図１４のＩＱコンディショナの回路レベルの実現の概略回路図を示す。この回路原理は、直列抵抗器Ｒ0を有するエミッタフォロワ回路に基づく。図１３からわかるように、Ｑ0の正の出力は、正の出力Ｑ＋と負の出力Ｉ−とを加算することによって得られ、Ｑ0の負の出力は、負の出力Ｑ−と正の出力Ｉ＋とを加算することによって得られる。同様に、Ｉ0の正の出力は、正の出力Ｑ＋と正の出力Ｉ＋とを加算することによって得られ、Ｉ0の負の出力は、負の出力Ｑ−と負の出力Ｉ−とを加算することによって得られる。従って、新たな出力Ｉ0は差動信号ＩとＱとを加算することによって得られ、新たな出力Ｑ0は差動信号Ｑから差動信号Ｉを減算することによって得られる。
【００５０】
本発明が提案するＩＱ ＶＣＯは、ＱＵＢＩＣ４（登録商標）のようなＢｉＣＭＯＳプロセスで実現することができ、インダクタ用の最上部金属（トップメタル）層を有する。これにより、線形の電流調整特性を得ることができ、ここで発振周波数はバイアス電流Ｉ0への線形依存性を示す。例として、バイアス電流Ｉ0を1mAから2.25mAまで変化させれば、周波数を23GHzから24.4GHzまで変化させることができる。
【００５１】
これに加えて、調整電圧ＶTの値に依存する差動調整特性が得られる。この電圧調整特性の傾斜は、調整抵抗器ＲTの抵抗値を変化させることによって制御することができる。従って、調整抵抗器ＲTは、固定のオンチップ抵抗器または可変のオンチップまたは外部抵抗器とすることができる。電圧調整特性の直線性は、調整抵抗器ＲTの適切な選択によって改善することができる。
【００５２】
結論として、高い直線性及び差動調整メカニズムを有するバラクタレス（バラクタなしの）ＩＱ発振器が提供される。この発振器は、差動コルピッツ部及び差動結合部を具えた２つのほぼ同一の発振器部に基づく。発振周波数の変化は、コモンモード電流を調整することによって、及び／または結合部及びコルピッツ部のテール電流を変化させることによって達成することができる。この変化は差動変化とすることができる。その結果は両方の場合において線形の調整特性である。このＩＱ発振器は、レーダー用、移動体用、免許不要の周波数帯用、等のあらゆるトランシーバ回路内で実現することができる。
【００５３】
しかし、上記第１及び第２発振器手段はあらゆる種類の差動発振器回路とすることができる。さらに、あらゆる適切な周波数制御手段を用いて、発振器回路及び結合回路のコモンモード電流Ｉ0及びテール電流の少なくとも一方を制御することによって、出力信号Ｉ及びＱの発振周波数を変化させることができる。従って本発明の好適な実施例は請求項の範囲内で変化させることができる。
【００５４】
なお、最後に、本明細書で用いる「具える」、「具えている」等は、記載した特徴、手段、ステップ及び構成要素の存在を指定するものであり、１つ以上の他の特徴、手段、ステップ、構成要素またはそのグループの存在を排除するものではない。明細書に記載の各要素は複数存在し得る。
【図面の簡単な説明】
【００５５】
【図１】本発明の好適な実施例による発振回路を実現することのできるトランシーバ回路の概略ブロック図である。
【図２】結合型発振回路の概略ブロック図である。
【図３】コルピッツ型発振器の概略回路図である。
【図４】差動コルピッツ型発振器の概略回路図である。
【図５】結合部を有する差動コルピッツ型発振器の概略回路図である。
【図６】コルピッツ発振器及び結合部の実現の概略回路図である。
【図７】高周波モードにおいて損失性タンクを有する発振器の位相及び振幅伝達特性の概略図である。
【図８】低周波モードにおいて損失性タンクを有する発振器の位相及び振幅伝達特性の概略図である。
【図９】本発明の好適な実施例によるＩＱ発振回路の実現の概略回路図である。
【図１０】図９の回路内に発生する最重要信号の時間変化を示す図である。
【図１１】コルピッツモード動作の概略の周波数線図である。
【図１２】ＩＱコンディショナの概略機能図である。
【図１３】本発明の好適な実施例によるＩＱ調整期の回路実現の概略図である。
【図１】
2008544619.tif 000008
【図２】
2008544619.tif 000009
【図３】
2008544619.tif 000010
【図４】
2008544619.tif 000011
【図５】
2008544619.tif 000012
【図６】
2008544619.tif 000013
【図７】
2008544619.tif 000014
【図８】
2008544619.tif 000015
【図９】
2008544619.tif 000016
【図１０】
2008544619.tif 000017
【図１１】
2008544619.tif 000018
【図１２】
2008544619.tif 000019
【図１３】
2008544619.tif 000020
【国際調査報告】
2008544619.tif 000021
2008544619.tif 000022