(57)【要約】  本発明は、それぞれ金属及びさらなる元素の両方を含む化合物の第１及び第２の導電材料を有するゲート領域（１Ｄ，２Ｄ）を持つＮＭＯＳＴ１及びＰＭＯＳＴ２を備えるＣＭＯＳ装置（１０）に関する。本発明によれば第１及び第２の導電材料は共に前記金属としてモリブデンとタングステンとを含む群から選択される金属を含む化合物を有し、前記第１の導電材料は前記さらなる元素として酸素を有し、前記第２の導電材料は前記さらなる元素としてカルコゲナイドを有する。本発明はこのような装置の魅力的な製造方法を提供する。
2008511149.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
第１のソース及びドレイン領域、第１の導電型の第１のチャネル、第１の絶縁領域により前記第１のチャネルから分離され第１の導電材料を含む第１のゲート領域を有する第１の電界効果トランジスタと、第２のソース及びドレイン領域、前記第１の導電型と逆の第２の導電型の第２のチャネル、第２の絶縁領域により前記第２のチャネルから分離され前記第１の導電材料と異なる第２の導電材料を含む第２のゲート領域を有する第２の電界効果トランジスタと、を有する半導体ボディと、
を備え、
前記第１及び第２の導電材料は金属とさらなる元素との両方を含む化合物を有し、前記第１及び第２の導電材料は共に前記金属としてモリブデンとタングステンとを含む群から選択される金属を含む化合物を有し、前記第２の導電材料は前記さらなる元素として酸素を有し、前記第１の導電材料は前記さらなる元素としてカルコゲナイドを有することを特徴とする半導体装置。
【請求項２】
前記金属としてモリブデンが選択され、前記カルコゲナイドとしてテルリウムが選択されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の導電型はｎ型を成すことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第１及び第２のゲート領域は第１及び第２の材料の上に、導電性でありシリコンに対して障壁を形成する別の材料の領域を有することを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【請求項５】
前記別の材料は金属窒化物を有することを特徴とする請求項４に記載の半導体装置。
【請求項６】
基板と、
第１のソース及びドレイン領域、第１の導電型の第１のチャネル、第１の絶縁領域により前記第１のチャネルから分離され第１の導電材料を含む第１のゲート領域を有する第１の電界効果トランジスタと、第２のソース及びドレイン領域、前記第１の導電型と逆の第２の導電型の第２のチャネル、第２の絶縁領域により前記第２のチャネルから分離され前記第１の導電材料と異なる第２の導電材料を含む第２のゲート領域を有する第２の電界効果トランジスタと、を有する半導体ボディと、
を備える半導体装置の製造方法であって、
前記第１及び第２の導電材料には金属とさらなる元素との両方を含む化合物を有する材料が選択され、前記第１及び第２の導電材料には共に前記金属としてモリブデンとタングステンとを含む群から選択される金属が選択され、前記第２の導電材料は前記さらなる元素として酸素を有し、前記第１の導電材料は前記さらなる元素としてカルコゲナイドを有することを特徴とする半導体装置の製造方法。
【請求項７】
前記金属としてモリブデンが選択され、前記カルコゲナイドとしてテルリウムが選択されることを特徴とする請求項６に記載の方法。
【請求項８】
前記第１及び第２の絶縁領域上に、前記第１の絶縁領域の場所ではカルコゲナイドのイオンが注入され、前記第２の絶縁領域の場所ではマスクにより注入に対して保護される金属の膜が形成されることを特徴とする請求項６又は７に記載の方法。
【請求項９】
前記第１及び第２の絶縁領域上に、前記第１の絶縁領域の場所では酸素と反応させられ、前記第２の絶縁領域の場所ではさらなるマスクにより酸素に対して保護される金属の膜が形成されることを特徴とする請求項６乃至８のいずれかに記載の方法。
【請求項１０】
酸素化合物及び／又はカルコゲナイド化合物の形成後に装置が熱アニール工程に置かれることを特徴とする請求項６乃至９のいずれかに記載の方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は基板と、第１のソース及びドレイン領域、第１の導電型の第１のチャネル、第１の絶縁領域により前記第１のチャネルから分離され第１の導電材料を含む第１のゲート領域を有する第１の電界効果トランジスタと、第２のソース及びドレイン領域、前記第１の導電型と逆の第２の導電型の第２のチャネル、第２の絶縁領域により前記第２のチャネルから分離され前記第１の導電材料と異なる第２の導電材料を含む第２のゲート領域を有する第２の電界効果トランジスタと、を有する半導体ボディと、を備え、前記第１及び第２の導電材料は金属とさらなる元素との両方を含む化合物を有する半導体装置に関する。０．１ミクロン領域以下の先端ＣＭＯＳ（相補型金属酸化膜半導体）装置では、様々な理由で金属ゲート又は合金ゲートによるポリシリコンゲートの置き換えが望まれている。本発明はこのような装置の製造方法にも関する。
【０００２】
導入パラグラフで説明されたような装置は２０００年１０月１０日に発行されたＵＳ特許６，１３０，１２３により知られている。ここでは、ＣＭＯＳ装置のＮＭＯＳＴ（Ｎ型ＭＯＳトランジスタ）及びＰＭＯＳＴでの使用に適した様々な導電材料が記載されている。前者に適した金属又は合金の例で仕事関数が約４．２ｅＶのものはＲｕ，Ｚｒ，Ｎｂ，Ｔａ、ＭｏＳｉ及びＴａＳｉである。後者で、約５．２ｅＶの仕事関数を有するその他の中での好適な材料は、Ｎｉ，ＲｕＯ２，ＭｏＮ及びＴａＮである。
【０００３】
公知の材料の欠点は、既存のＩＣ技術に必ずしも非常に相性が良いとは限らないということである。これは材料がゲート誘電体、キャッピング層及びスペーサの材料を有するゲートスタックの材料に相性が良くあるべきであるという要件を含む。
【０００４】
そのため本発明の目的は上記欠点を避け、ＩＣ技術に極めて相性が良く製造が容易な装置を提供することである。
【０００５】
これを達成するため、導入パラグラフで述べられたタイプの装置は、前記第１及び第２の導電材料が前記金属としてモリブデンとタングステンとを含む群から選択される金属を含む化合物を有し、前記第２の導電材料は前記さらなる元素として酸素を有し、前記第１の導電材料は前記さらなる元素としてカルコゲナイドを有することを特徴とする。カルコゲナイドは元素Ｓ，Ｓｅ及びＴｅを有する。一方では、材料は現在のＩＣ技術、例えば導電トラックや特に異なるレベルの導電トラック間の接続、において非常に一般的な金属を含む。他方では、本発明による装置におけるさらなる元素はいくつかの利点を備える。第１に、ＣＭＯＳ装置における２つの関連した仕事関数、すなわちそれぞれ５．２ｅＶ及び４．１ｅＶ、の良好な範囲を与える。さらに一方ではモリブデンとタングステンの両方が、他方ではすべてＶＩ族の元素である酸素とカルコゲナイドが、同じように作用し、すべて現在のＩＣ技術に相性が良い。特に後者は化合物が本発明による方法で製造された場合に持つ。
【０００６】
好適な実施例では金属としてモリブデンが選択され、カルコゲナイドとしてテルリウムが選択される。これらの元素を用いて良好な結果が得られる。モリブデン膜にＴｅを注入したとき、得られる材料の仕事関数は４．１ｅＶに極めて近く、そのためＮＭＯＳＴでの使用に非常に適している。酸素の添え字が２又はそれより小さい酸化モリブデンは仕事関数が５．２に極めて近い材料をもたらし、そのためＰＭＯＳＴでの使用に非常に適している。このように好適な金属元素はモリブデンである。
【０００７】
好適には、第１及び第２のゲート領域は第１及び第２の導電材料上に導電性でシリコンへのバリヤとしての役割を果たす別の材料の領域を備える。別の材料は窒化チタンのような金属窒化物を有することが好適である。窒化タンタルのような他の金属窒化物も用いることができる。これは装置の効果的な製造を促進する。
【０００８】
基板と、第１のソース及びドレイン領域、第１の導電型の第１のチャネル、第１の絶縁領域により前記第１のチャネルから分離され第１の導電材料を含む第１のゲート領域を有する第１の電界効果トランジスタと、第２のソース及びドレイン領域、前記第１の導電型と逆の第２の導電型の第２のチャネル、第２の絶縁領域により前記第２のチャネルから分離され前記第１の導電材料と異なる第２の導電材料を含む第２のゲート領域を有する第２の電界効果トランジスタと、を有する半導体ボディと、を備え、前記第１及び第２の導電材料には金属とさらなる元素との両方を含む化合物を有する材料が選択される半導体装置の製造方法は、本発明により、前記第１及び第２の導電材料には共に前記金属としてモリブデンとタングステンとを含む群から選択される金属が選択され、前記第２の導電材料は前記さらなる元素として酸素が選択され、前記第１の導電材料は前記さらなる元素としてカルコゲナイドが選択されることを特徴とする。このようにして本発明による半導体装置が得られる。
【０００９】
本発明による方法に好適な実施例では、金属としてモリブデンが選択され、カルコゲナイドとしてテルリウムが選択される。
【００１０】
第１の変形例は、第１及び第２の絶縁領域上に、第１の絶縁領域の場所ではカルコゲナイドのイオンが注入され、第２の絶縁領域の場所ではマスクにより注入に対して保護される金属の膜が形成されることを特徴とする。
【００１１】
別の変形例は、第１及び第２の絶縁領域上に、第２の絶縁領域の場所では酸素と反応させられ、第１の絶縁領域の場所ではさらなるマスクにより酸素に対して保護される金属の膜が形成されることを特徴とする。
【００１２】
どちらの変形例も２つの導電材料の形成を容易にする。好適には、酸化の前に注入を行う。このようにして、酸化装置は最小限の遅延で両方の材料のアニールのために用いられることができる。装置内の雰囲気を不活性にし、別の所望の温度サイクルをプログラムすることのみしなくてはならない。このような特徴は容易に組み込むことができる。窒化ケイ素のようなマスクを用いて局所酸化を容易に行うことができる。
【００１３】
本発明のこれら及び他の特徴は以下に述べる実施例を図面と合わせて参照して明らかになるであろう。
【００１４】
図面は概略図であり寸法通りに描かれておらず、厚さ方向の寸法は明確にするために特に拡大されている。色々な図において、対応する部分には大抵同じ参照番号及び同じハッチングが付されている。
【００１５】
図１〜図４は本発明による方法の実施例による装置製造の各段階における本発明による半導体装置の一例の断面を示す。
【００１６】
（ほぼ）完成した装置１０（図４参照）は、基板１１及びそこにＮＭＯＳＴとして形成される第１のトランジスタ１が形成され、ここではｐ型シリコンである半導体ボディ１２を備える。Ｎウェル領域３３ではＰＭＯＳＴとして第２のトランジスタ２が形成される。トランジスタ１，２は、それぞれｎ型及びｐ型導電性のソース及びドレイン領域１Ａ，１Ｂ，２Ａ，２Ｂと、ここでは二酸化ケイ素を有する絶縁領域１Ｃ，２Ｃと、ゲート領域１Ｄ，２Ｄと、を備える。半導体ボディ１２の表面には分離領域２５が形成され、二酸化ケイ素（又は例えば金属酸化物の他のゲート誘電体）で埋められた溝の形になっている。
【００１７】
ＮＭＯＳＴ１のゲート領域１Ｄは、この例では、仕事関数が理想値の約４．２ｅＶに非常に近い約４．１ｅＶであるＭｏ及びＴｅを含む化合物を有する。ＰＭＯＳＴ２のゲート領域２Ｄは、この例では、Ｍｏ及びＯを含み、ＭｏＯｘ、ｘ＜２であり例えばＭｏＯ２、の組成である化合物を有し、仕事関数は理想値の約５．２ｅＶに容易に調整することができる。加えて、ゲート領域は共に、仕事関数材料の上にＴｉＮ及びポリシリコンの領域を備える。
【００１８】
装置１０は以下のようにして製造される。開始点（図１参照）は、ｎウェル３３及びＳＴＩ（浅溝分離）領域２５が形成されたｐ型基板１１である。次に、導電膜２１が形成され、その上に金属膜２２、ここで好適には多孔質Ｍｏが蒸着され５〜２０ｎｍの厚さを有する、が形成される。
【００１９】
続いて（図２参照）、ＰＭＯＳＴ２の場所とＮＭＯＳＴ１の場所の両方にマスク１５が形成される。ＰＭＯＳＴの場所では追加マスク１５Ａが与えられる。ここでマスク１５はＴｉＮを有し、ＴｉＮ膜の堆積により形成され、マスク１５Ａは例えばフォトレジスト膜を有する。マスク１５は５〜２０ｎｍの厚さを有し、マスク１５Ａは０．５〜２μｍの厚さを有する。次に、テルリウムのイオン３０がＮＭＯＳＴ１の場所の金属膜２２に注入される。テルリウムイオンは１−４×１０１５ｃｍ−２の範囲でフラックスと注入され、注入エネルギーは１０〜２０ｋｅＶである。一定条件では、ＮＭＯＳＴ１の場所のみでＴｅイオン３０、又は少なくともその大部分、がＭｏ層２２に達する。ＮＭＯＳＴ１の場所でのゲート誘電体１ＣへのＴｅイオンの注入が避けられるように、ＴｉＮマスク１５の厚さは前述の範囲で調節することができ、このゲート誘電体１Ｃの下には例えばＳｉからなる基板が位置する。加えて、マスク１５が不要でＴｅ注入後に堆積できるように条件を最適化できる。Ｍｏ層２２の形成後の早い段階でマスク１５が存在するさらなる利点は、例えば保管中などの適度な条件での酸素への制御されていない露出に対してＭｏ層２２を保護することである。
【００２０】
以下、ＰＭＯＳＴ２に同様の手順が行われる（図３参照）。ところで未だＴｉＮ膜１５により覆われている装置１０はマスク１６により保護されている。このようなマスキング層１６の均一な堆積後、ＰＭＯＳＴ２の場所の部分はフォトリソグラフィ及びエッチングにより除去される。この例で、マスク１６は窒化ケイ素を有する。ＰＭＯＳＴ２の場所のＴｉＮ層１５も、その上のマスク１６と共に除去される。ＰＭＯＳＴ２の場所のＭｏ層２２がＯ、ここではＯ２、を有するガス状化合物４９にＴ＜２５０℃の加熱下で露出される。Ｍｏ層２２は局所的にＭｏＯ２（又は先に示した範囲での組成を持つ化合物）に変換されＰＭＯＳＴ２のゲート領域２Ｄを形成するような条件である。マスク１６は酸素不浸透性であるため、ＮＭＯＳＴ１の場所にＴｅ原子を含む金属層２２は影響を受けないままである。
【００２１】
この段階で装置１０は、例えば温度が７００〜１０５０℃の範囲で窒素雰囲気のスパイクアニールである熱アニール工程に置かれる。このアニールはＭｏＯ２が形成されている装置に行うことができる。注入をまず行っているおかげで、このような装置はこの段階ですでに好適なアニーリング装置内にある。そのため、この例の方法はかなり効率的である。次に、マスク１６がエッチングにより除去される。マスク１５の残りは必要なら除去してもよい。しかしその除去は必須ではない。
【００２２】
続いてこの例では、例えば窒化チタンのような金属窒化物の導電材料のキャッピング層（図示せず）が装置１０上に均一に堆積される。この材料は仕事関数材料と後に堆積されるシリコンとの反応を阻止し、導電材料であるためゲートスタックに存在することも許容される。さらに、穏やかな環境での他のものへの曝露に対して装置を保護する。
【００２３】
そしてアモルファス又はポリＳｉの堆積、フォトリソグラフィ及びエッチングによりゲートスタックが形成されるように通常の方法で製造は続く。ソース及びドレイン領域１Ａ，１Ｂ，２Ａ，２Ｂの浅い部分の形成に、スペーサ４４とソース及びドレインの深い注入とが続く。プレメタル誘電体の堆積、そのパターニング、コンタクトメタルの堆積、そのパターニングのようなさらなる工程は図示されていない。
【００２４】
本発明はここに述べられた例に限定されず、本発明の範囲内で当業者にとって多くの変形及び変更が可能であることが明らかである。例えば仕事関数の微細な調整をするために、他の素子のトレースを導電材料へ取り入れることができる。Ｓｅ及びＴｅのような素子の混合物もその目的のために用いることができる。
【図面の簡単な説明】
【００２５】
【図１】本発明による方法の実施例による装置製造の各段階における本発明による半導体装置の一例の断面図である。
【図２】本発明による方法の実施例による装置製造の各段階における本発明による半導体装置の一例の断面図である。
【図３】本発明による方法の実施例による装置製造の各段階における本発明による半導体装置の一例の断面図である。
【図４】本発明による方法の実施例による装置製造の各段階における本発明による半導体装置の一例の断面図である。
【図１】
2008511149.tif 000003
【図２】
2008511149.tif 000004
【図３】
2008511149.tif 000005
【図４】
2008511149.tif 000006
【国際調査報告】
2008511149.tif 000007
2008511149.tif 000008
2008511149.tif 000009