(57)【要約】  ラッチ回路は、データ保持ラッチと共に、標準的なフリップフロップの形式である可能性のある機能的パスラッチを具備して記載される。リセット信号ｐｒｅｓｅｔとスキャン可能信号ＳＥは、リセット、スキャン、セーブ、リストア機能を実施するこれらのラッチを制御するために使用される。セーブ及びリストア機能は、機能的パスラッチからデータ保持ラッチへのデータ値をセーブするために、及び機能的パスラッチがデータ損失なくパワーダウンされることできるようにこの値をリストアするために提供される。
2008527822.tif 000002
【特許請求の範囲】
【請求項１】
データ信号入力、スキャン信号入力、クロック信号入力、リセット信号入力、スキャン可能信号入力、及びデータ信号出力、を有するラッチ回路であって、
上記データ信号入力で受信されるデータ信号値を記憶し、かつ上記データ信号出力で上記データ信号値を出力するために、上記クロック信号入力で受信されたクロック信号に応答して機能的パスラッチが操作可能となる活性モードと、上記機能的パスラッチが上記データ信号値を記録することを不可能とする非活性モードとを有する上記機能的パスラッチと、
上記機能的パスラッチが上記非活性モードに入るとき、上記機能的パスラッチから上記データ信号値を記録可能とし、上記機能的パスラッチが上記活性モードに入るとき、上記機能的パスラッチから上記データ信号値を修復可能とするデータ保持ラッチと、
上記リセット信号は上記リセット信号入力で受信され、上記スキャン可能信号は上記機能的パスラッチと上記データ保持ラッチとについて、以下に記載の制御を行なう上記スキャン可能信号入力で受信されることを特徴とするラッチ回路。
(i)少なくとも上記機能的なパスラッチをリセットすること
(ii)上記データ保持ラッチにセーブされるデータ信号値を上記機能的パスラッチに修復すること
(iii)上記機能的パスラッチと上記データ保持ラッチの少なくとも１つの記憶のために上記スキャン信号入力で受信されるスキャン信号入力値を選択すること
(iv)上記機能的パスラッチからのデータ信号値を上記データ保持ラッチにセーブすること。
【請求項２】
上記機能的パスラッチは、第１電力供給領域に接続され、上記データ保持ラッチは、第２電力供給領域に接続されることを特徴とする上記請求項１に記載のラッチ回路。
【請求項３】
上記機能的パスラッチが上記非活性モードにあるとき、上記第１電力供給領域は、上記機能的パスラッチに電力を供給せず、一方上記第２電力供給領域は、上記データ保持ラッチに電力を供給し続けることを特徴とする上記請求項２に記載のラッチ回路。
【請求項４】
上記機能的パスラッチは、第１しきい値電圧を有する１以上のゲートを備え、上記データ保持ラッチは、第２しきい値電圧を有する１以上のゲートを備え、上記第１しきい値電圧は、上記第２しきい値電圧より速い切り換えと、高い静的漏れ電流を提供するレベルを有することを特徴とする上記請求項３に記載のラッチ回路。
【請求項５】
スキャン信号出力を上記データ信号出力と別にし、上記スキャン信号出力がスキャン信号出力バッファ回路を介して上記データ保持ラッチから駆動されることを特徴とする上記請求項１に記載のラッチ回路。
【請求項６】
上記データ保持ラッチにセーブされるデータ信号値が複数回、上記機能的パスラッチに修復される可能性のあることを特徴とする上記請求項１に記載のラッチ回路。
【請求項７】
上記機能的パスラッチは、フリップフロップラッチであることを特徴とする上記請求項１に記載のラッチ回路。
【請求項８】
上記請求項１に記載の１以上のラッチ回路を有するデータ処理装置であって、ラッチ回路はデータ保持ラッチを具備せず、上記請求項１に記載の１以上のラッチ回路及び上記ラッチは、少なくとも上記リセット信号を分割するデータ保持ラッチを具備せず、データ保持ラッチを具備しない１以上の上記ラッチをリセットするための上記機能的パスラッチに上記データ保持ラッチにセーブされるデータ信号値を修復するために、上記請求項１に記載の１以上のラッチ回路を制御する部分として実行される上記リセット信号の変化となるように機能することを特徴とするデータ処理装置。
【請求項９】
データ信号入力、スキャン信号入力、クロック信号入力、リセット信号入力、スキャン可能信号入力、及びデータ信号出力、を有するラッチ回路であって、
活性モードにおいて、上記クロック信号入力で受信されるクロック信号に応答し、上記データ信号入力で受信されるデータ信号値を記憶し、かつ上記データ信号出力での上記データ信号値を出力し、非活性モードにおいて、上記データ信号値を上記機能的パスラッチ手段と、
上記機能的パスラッチが上記非活性モードに入るとき、上記機能的パスラッチから上記データ信号値をセーブし、上記機能的パスラッチが上記活性モードに入るとき、上記機能的パスラッチへ上記データ信号値を修復するデータ保持ラッチ手段と、
上記リセット信号は上記リセット信号入力で受信され、上記スキャン可能信号は、上記機能的パスラッチ手段と上記データ保持ラッチ手段とを以下に記載の制御を行なう上記スキャン可能信号入力で受信されることを特徴とするラッチ回路。
(i)少なくとも上記機能的パスラッチでリセットすること
(ii)上記データ保持ラッチ手段にセーブされるデータ信号値を上記機能的パスラッチ手段に修復すること
(iii)上記機能的パスラッチ手段と上記データ保持ラッチ手段の少なくとも１つの記憶のために上記スキャン信号入力で受信されるスキャン信号入力値を選択すること
(iv)上記機能的パスラッチからのデータ信号値を上記データ保持ラッチ手段にセーブすること。
【請求項１０】
上記請求項１に記載の１以上のラッチ回路を具備する集積回路。
【請求項１１】
データ信号入力、スキャン信号入力、クロック信号入力、リセット信号入力、スキャン可能信号入力、及びデータ信号出力、を有するラッチ方法であって、
活性モードにおいて、上記データ信号入力で受信されるデータ信号値を記憶し、かつ上記データ信号出力で上記データ信号値を出力するために、上記クロック信号入力で受信されたクロック信号に応答可能とし、上記データ信号入力で受信されるデータ信号値を記憶し、かつ上記データ信号出力で上記データ信号値を出力し、非活性モードにおいて、上記データ信号値を記録しないことを特徴とする上記機能的パスラッチ手段と、
上記機能的パスラッチが上記非活性モードに入るとき、上記機能的パスラッチから上記データ信号値をセーブ可能とし、上記機能的パスラッチが上記活性モードに入るとき、上記機能的パスラッチと上記データ保持ラッチとを以下に記載の制御を行なう上記スキャン可能信号入力で受信されることを特徴とするラッチ方法。
(i)少なくとも上記機能的なパスラッチをリセットすること
(ii)上記データ保持ラッチにセーブされる
(iii)上記機能的パスラッチと上記データ保持ラッチの少なくとも１つの記憶のために上記スキャン信号入力で受信されるスキャン信号入力チを選択すること
(iv)上記機能的パスラッチからのデータ信号値を上記データ保持ラッチにセーブすること。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ラッチ回路の分野に関連する。特に、この発明はデータ保持ラッチを具備するラッチ回路に関する。
【背景技術】
【０００２】
静的漏れ電流は、１００ｎｍ未満のサイズによるＣＭＯＳ処理装置の総電力消費における重要な要因となっている。従って、漏れ電流を減少する技術は、より重要となっている。漏れ電流を停止する１つの方法は、回路がアイドルのとき、回路への電力供給のスイッチを切断することである。漏れ電流減少のための別の方法は、論理ゲートとＶｄｄ及びＶｓｓ電力供給電源の間に位置される高閾値ＰＭＯＳ「ヘッダ」トランジスタ、あるいは高閾値ＮＭＯＳ「フッタ」トランジスタを使用して、システムがアイドルであるとき、ＣＭＯＳ論理ゲートを電力供給から切り離すことである。この技術は、通常マルチ閾値ＣＭＯＳ（ＭＴＣＭＯＳ）と称される。
【０００３】
回路がアイドルであるとき、上記技術が漏れ電流のための電力消費を減少する一方で、それらは、電力供給のスイッチが切られるか、あるいは回路から分離されるかどうかによらず、順序回路（ラッチとフリップフロップ）の記憶された論理状態が失われる不利に苦しむ。個別に恒久的に利用可能な電力源から電力供給される少ない数の装置を具備することにより、それらの回路のほとんどはパワーダウンしたとき記憶状態を維持するラッチ回路設計が存在する。そのような装置は時々「保持フロップ」と呼ばれる。保持フロップの１つの公知の形式は、回路の残りがパワーダウンされたときに、記憶された状態を維持する通常の主ラッチと副ラッチとで離れている「追加ラッチ」を有する。ラッチ回路のこの形式は、しばしば「バルーンフロップ」と呼ばれ、追加のデータ保持ラッチは、「バルーンラッチ」として知られる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
保持ラッチが、処理が速やかに再開されるように、静的漏れ電流を減少し、状態の損失を避ける利点がある一方で、それらはそれら自身の不都合を有する。制御信号は、バルーン（データ保持）ラッチ状態をセーブするように制御し、主ラッチにそのセーブされた状態をリストアするために提供される必要がある。これらの制御信号は、比較的多い数のラッチが典型的に存在し、これらは、適切なセーブおよびリストア信号を供給される必要があるので、これらの制御信号は関係するシステムを通して広く配信されなければならない。追加の回路レイアウト、エリア、電力消費、及びこれらの広く展開するセーブ及びリストア制御信号に関連する消費は、深刻な不都合となる。
【課題を解決するための手段】
【０００５】
本発明の第１の態様によれば、データ信号入力、スキャン信号入力、クロック信号入力、リセット信号入力、スキャン可能信号入力、及びデータ信号出力、を有するラッチ回路であって、上記データ信号入力で受信されるデータ信号値を記憶し、かつ上記データ信号出力で上記データ信号値を出力するために、上記クロック信号入力で受信されたクロック信号に応答して機能的パスラッチが操作可能となる活性モードと、上記機能的パスラッチが上記データ信号値を記録することを不可能とする非活性モードとを有する上記機能的パスラッチと、上記機能的パスラッチが上記非活性モードに入るとき、上記機能的パスラッチから上記データ信号値を記録可能とし、上記機能的パスラッチが上記活性モードに入るとき、上記機能的パスラッチから上記データ信号値を修復可能とするデータ保持ラッチと、上記リセット信号は上記リセット信号入力で受信され、上記スキャン可能信号は上記機能的パスラッチと上記データ保持ラッチとについて、以下に記載の制御を行なう上記スキャン可能信号入力で受信されることを特徴とするラッチ回路が提供される。
(i)少なくとも上記機能的なパスラッチをリセットすること
(ii)上記データ保持ラッチにセーブされるデータ信号値を上記機能的パスラッチに修復すること
(iii)上記機能的パスラッチと上記データ保持ラッチの少なくとも１つの記憶のために上記スキャン信号入力で受信されるスキャン信号入力値を選択すること
(iv)上記機能的パスラッチからのデータ信号値を上記データ保持ラッチにセーブすること
【発明の効果】
【０００６】
本技術は、ラッチ回路がリセット信号とスキャン可能信号に一般的にすでに提供されていると認識される。上記リセット信号は、システムが所望されたときに予め定義された既知の状態から開始するパワーオンリセット動作のような、適切なリセット動作を確実に行うために実施される。上記リセット信号は、上記ラッチを既知の状態すなわちここに具備される両方の可能性である、０あるいは１のいずれかに移動する。スキャン可能信号は、一般的に、デバッグ可能とする集積回路、およびラッチ信号がシリアルスキャン連鎖に取り込まれ集積回路から復旧されることを可能とすることにより実施される診断機能の範囲内のラッチに提供される。診断目的のシリアルスキャン連鎖を介し、信号値をラッチに挿入することも可能である。上記リセット信号とスキャン可能信号は、全体としてラッチ回路の範囲内のデータ保持ラッチに関連して必要とされるセーブ及びリストア制御機能を追加で提供する集積回路およびこれら２つの信号の再使用の現在の技術の範囲内でラッチの大多数に、一般的にすでに提供されている。上記技術は、リセットおよびスキャン可能信号の既存の使用の直交性と冗長性を認め、これら２つの信号を更なるエンコードのために組み合わせて使用するために、かつラッチ回路にセーブおよびリストア制御を実行するためにこれを利用する。リセット信号とスキャン可能信号を介するデータ保持機能の制御が様々な異なる状況で利用できる一方で、上記機能的パスラッチとデータ保持ラッチは個別の電力供給領域に接続される状況で特に役立つ。そのような配置は、機能的パスラッチの電力供給領域が、電力供給されたままになっているデータ保持ラッチの電力供給領域で非活性化であるときにパワーダウンさせることを許容し、その結果その中のデータ信号値が機能的パスラッチが非活性モードである間維持されることを可能とする。
【０００７】
もし上記データ保持ラッチが、上記機能的パスラッチのゲートと比較してより低いレベルの静的漏れ電流とより遅い切り替え時間と関連する閾値電圧を有するゲートを構成する場合に、上記ラッチ回路の電力セーブ機能は、さらに強化される。上記機能的パスラッチは、一般的に処理パフォーマンスの所望のレベルと、従って高速の使用を達成するために必要とされる集積回路の範囲内でクリティカルパスとなる可能性がより高く、漏れゲートは、データ保持ラッチがそれほど速度を要求されず、従って遅い場合に使用されるのが望ましく、しかしながらより電力効率のよいゲートがその構成において使用されることを可能とする。
【０００８】
データ保持ラッチは、もしそれが通常のデータ出力信号から別にスキャンデータ出力信号をドライブするために使用されるならば、電力消費を減少し、速度を上昇するのを援助する追加機能を提供することができる。これは、集積回路の通常操作（機能）モードの間のスキャン出力に関連するどんな接続あるいは回路でもドライブしなければならない必要性から通常のデータ出力信号を外す意味を有する。
【０００９】
データ信号値をセーブするデータ保持ラッチの機能は、機能的パスラッチへの複数回のそのデータ信号値への修復が所望される場合に、さらに使用される可能性がある。これは、それが特定の誤りあるいはシナリオの調査の間の複数の出来事に特定の既知の状態から回路を再起動するよう所望されるときの診断機能に役立つ可能性がある。
【００１０】
集積回路の必要性の範囲内のラッチの全てが、データ保持機能を備えているというわけでないことはいうまでもない。いくらかのラッチは、構造上の重要性を有さない可能性があり、低電力モードが利点とならないラッチの範囲内では一時的状態のセーブを有さない可能性がある。そのような状況では、そのような状況の範囲内でデータ保持ラッチを提供することに関連する回路消費は、実行される必要はない。本発明が有する信号伝達の修復の部分であるリセット信号の同じ変化の利点であるところのデータ保持ラッチの修復機能の制御の部分としてのリセット信号の使用は、データ保持機能を有さないこれらのラッチのリセットをするのに使用される可能性があり、それゆえそのような混合された種類のラッチが存在するときに全体として集積回路の制御を単純化する。
【００１１】
本発明の別の態様によれば、データ信号入力、スキャン信号入力、クロック信号入力、リセット信号入力、スキャン可能信号入力、及びデータ信号出力、を有するラッチ回路であって、活性モードにおいて、上記クロック信号入力で受信されるクロック信号に応答し、上記データ信号入力で受信されるデータ信号値を記憶し、かつ上記データ信号出力での上記データ信号値を出力し、非活性モードにおいて、上記データ信号値を上記機能的パスラッチ手段と、上記機能的パスラッチが上記非活性モードに入るとき、上記機能的パスラッチから上記データ信号値をセーブし、上記機能的パスラッチが上記活性モードに入るとき、上記機能的パスラッチへ上記データ信号値を修復するデータ保持ラッチ手段と、上記リセット信号は上記リセット信号入力で受信され、上記スキャン可能信号は、上記機能的パスラッチ手段と上記データ保持ラッチ手段とを以下に記載の制御を行なう上記スキャン可能信号入力で受信されることを特徴とするラッチ回路が提供される。
(i)少なくとも上記機能的パスラッチでリセットすること
(ii)上記データ保持ラッチ手段にセーブされるデータ信号値を上記機能的パスラッチ手段に修復すること
(iii)上記機能的パスラッチ手段と上記データ保持ラッチ手段の少なくとも１つの記憶のために上記スキャン信号入力で受信されるスキャン信号入力値を選択すること
(iv)上記機能的パスラッチからのデータ信号値を上記データ保持ラッチ手段にセーブすること
【００１２】
また、本発明の別の態様によれば、データ信号入力、スキャン信号入力、クロック信号入力、リセット信号入力、スキャン可能信号入力、及びデータ信号出力、を有するラッチ方法であって、活性モードにおいて、上記データ信号入力で受信されるデータ信号値を記憶し、かつ上記データ信号出力で上記データ信号値を出力するために、上記クロック信号入力で受信されたクロック信号に応答可能とし、上記データ信号入力で受信されるデータ信号値を記憶し、かつ上記データ信号出力で上記データ信号値を出力し、非活性モードにおいて、上記データ信号値を記録しないことを特徴とする上記機能的パスラッチ手段と、上記機能的パスラッチが上記非活性モードに入るとき、上記機能的パスラッチから上記データ信号値をセーブ可能とし、上記機能的パスラッチが上記活性モードに入るとき、上記機能的パスラッチと上記データ保持ラッチとを以下に記載の制御を行なう上記スキャン可能信号入力で受信されることを特徴とするラッチ方法が提供される。
(i)少なくとも上記機能的なパスラッチをリセットすること
(ii)上記データ保持ラッチにセーブされる
(iii)上記機能的パスラッチと上記データ保持ラッチの少なくとも１つの記憶のために上記スキャン信号入力で受信されるスキャン信号入力チを選択すること
(iv)上記機能的パスラッチからのデータ信号値を上記データ保持ラッチにセーブすること
【００１３】
上記および、この発明の他の目的、特徴および効果は、添付の図面と関連して読まれる図示された実施形態の以下の詳細な説明から明白となる。
【発明を実施するための最良の形態】
【００１４】
図１は、デジタルデータ処理装置の範囲内で一般的に発見されるラッチ回路２を図示する。そのような装置には一般的に集積回路の形態を有し、多くの何百あるいは何千ものラッチ回路を具備することはいうまでもない。このラッチ回路は、クロック信号によりゲートで制御されるインバータのうちの１つと弱いフィードバック配置においてそれぞれのインバータの形成される主部４と従属部６を有するフリップフロップラッチの形態の機能的ラッチを具備する。送信ゲート８，１０は、通常方法でフリップフロップラッチの範囲内でこれらのラッチを切り離す。この機能的パスラッチが、主ラッチ及び従属ラッチ４，６を有するフリップフロップの形態のこの例題に存在するが、本技術は、この機能的パスラッチが例えば単一ラッチ要素を具備する可能性のある異なる形態をとることができる実施形態にも適用可能である。
【００１５】
この機能的パスラッチ４，６，８，１０が通常の機能的（操作的）モード処理の間使用されるラッチ回路２を介する主機能パス上にあるので、それは低いしきい値電圧を使用する高速ゲートを形成する。そのような高速ゲートは静的漏れ電流によりより大きな範囲まで被害を被るが、作動速度の増加は望ましい。
【００１６】
データ保持ラッチ（バルーンラッチ）は、フィードバックインバータ１２，１４により形成される。データ保持ラッチ１２，１４は、機能的パス上の装置より低い静的漏れ電流を有する比較的遅い高電圧しきい値装置を形成する。機能的パスラッチ装置は、その活性モードとその非活性モードである機能的パスラッチに対応し、選択的に電源オン及び電源オフである可能性のある第１パワー領域上に形成される。データ保持ラッチ１２、１４は、機能的パスラッチのモードに関わらず、永久に電力供給される別々のパワー領域である。
【００１７】
ラッチ回路２は、データ信号値を受信するデータ信号入力Ｄと、スキャン信号値を受信するスキャン信号入力ＳＩと、クロック信号入力ｂｃｌｋと、クロック信号を受信するｎｃｌｋと、リセット信号を受信するリセット信号入力ｎｒｅｓｅｔと、スキャン可能信号を受信するスキャン可能信号入力ＳＥと、データ信号出力値を生成するデータ信号出力Ｑとを有する。
【００１８】
図１は、リストア機能を図示する。このリストア機能を強制するために、リセット信号ｎｒｅｓｅｔは低く設定され、スキャン可能信号ＳＥも低く設定される。上記スキャン可能信号が低いことがＮＯＲゲート１６の１つの入力に提供されるので、ＮＯＲゲート１６の出力がその他の入力により制御される。この他の入力がデータ保持ラッチ１２，１４から引き出され、かつ記憶されたデータ値ｄｖである。この記憶されたデータ値ｄｖはこのようにＮＯＲゲート１６からの出力（反転された形態）であり、機能的パスラッチ４，６の主ラッチ部４にインバータ１８を介して渡される。次いで、それは、機能的パスラッチ４，６の従属部６に移る。ラッチ回路２のクロック信号ｂｃｌｋ，ｎｃｌｋは、このリストア機能の間、送信ゲート１０が通過可能であり、送信ゲート８が非通過であるように維持される。これは、送信ゲート８，１０に適用されるクロック信号（すなわちｂｃｌｋ，ｎｃｌｋ）を生成するために、リセット信号ｎｒｅｓｅｔでＮＯＲ演算するクロック信号により獲得される可能性がある。
【００１９】
図１に示されるリストア機能が実施される前に、機能的パスラッチは、リストアされたその電力供給で機能のその活性モードに戻されなければならず、その結果記憶されたデータ値は、機能的パスラッチの範囲内でデータ値が適切に獲得され、安全に維持されることができる。
【００２０】
図２は、ラッチ回路２のリセット機能を示す回路図である。図１に比較した差は、この例題のスキャン可能ＳＥ信号は、高く維持される。このスキャン可能信号ＳＥは、ＮＯＲゲート１６への入力として供給され、従ってこのＮＯＲゲート１６の出力にデータ保持ラッチ１２，１４からそのＮＯＲゲート１６の他の入力まで供給されるどんな値でも低電圧を強制する。従って、インバータ１８からの出力は高い状態を強いられ、これは、データ信号出力Ｑに到達するのを広める機能的パスラッチへのリセット値として供給される。この最終データ出力は、リセットによりゼロ出力を強制されるラッチ回路に対応して０である。
【００２１】
図３は、セーブ機能を示す。図３の例題において、上記リセット信号ｎｒｅｓｅｔは、高い状態であり、従ってＮＯＲゲート１６は非活性である。上記フリップフロップの主部４の範囲内のフィードバックは、その時のクロックの状態により活性である。セーブ機能を実施するために、スキャン可能信号ＳＥは、高い値までパルスされる。これは、一時的に、データ保持ラッチ１２、１４に従属ラッチの範囲内で現在維持されるデータ信号値ｄｖを指示するために提供されるインバータ２０を開く。インバータ１４は、取り込まれた新しいデータ値ｄｖとデータ保持ラッチ１２，１４の範囲内でいずれかの既存の値との間のいずれかの衝突を避けるためにスキャン可能信号ＳＥによりこのパルスする間、閉じた状態を維持する。送信ゲート８は、スキャン可能信号ＳＥがパルスする間閉じた状態を維持し、その結果スキャン信号入力ＳＩはスキャン信号入力値を機能的パスラッチに供給しない。インバータ２２，２４は、スキャン可能信号ＳＥの値に従い、スキャン信号値入力ＳＩとデータ信号入力Ｄとの間で選択するマルチプレクサとして提供される。
【００２２】
図４は、スキャンモード機能を示す。このモードにおいて、リセット信号ｎｒｅｓｅｔが再び高い状態に維持され、スキャン可能信号ＳＥが高い状態に維持される。高い状態に維持されるスキャン可能信号ＳＥは、機能的パスラッチ４，６への送信ゲート８を通過させるためのスキャン可能信号ＳＩを選択するために、マルチプレクサ２２，２４を切り替えるように提供される。データ保持ラッチ１２，１４も、スキャンデータ出力ＳＯ（図４でのみ示される）へのバッファ回路(インバータ２６の形態において)を介して提供されるスキャン出力データを取り込むために提供される。このスキャンデータ出力は、それにより通常のデータ出力Ｑへの負荷を減少する、機能的パスラッチ４，６の通常データ出力Ｑから切り離されている。
【００２３】
図５は、リセット信号ｎｒｅｓｅｔとスキャン信号ＳＥとそれらが実施する機能の様々な状態を示す表である。上記表で示される１つの付加的状態は、リセット信号ｎｒｅｓｅｔが高い状態に維持され、スキャン可能信号ＳＥが低い状態に維持されるラッチ回路２の機能の通常モードである。この機能モードにおいて、機能的パスラッチは、そのクロック制御信号ｂｃｌｋ，ｎｃｌｋとその通常フリップフロップ機能に従い、通常機能データ値を取り込み、そのそれぞれの主及び従属ステージ４，６間で行き来する。
【００２４】
図６は、集積回路が、データ保持ラッチ１２，１４を具備する複数のラッチ回路２９と、その他に上記されたようにそのようなデータ保持ラッチを具備しない複数のラッチ回路３０とからどのように形成されるかを示す回路図である。ラッチ２８，３０のこれらの２つのセットの両方は、同じリセット信号ｎｒｅｓｅｔとスキャン可能信号ＳＥにより駆動される。データ保持ラッチ１２，１４を具備するラッチ２８は、セーブ及びリストア機能を示し、上記されたように、通常のスキャン及びリセット機能も示す。データ保持ラッチ１２，１４を有さないラッチ３０は、それらの通常動作を示し、通常のリセット及びスキャン機能のみを実施するために、上記リセット及びスキャン可能信号に応答する。また、リセット信号が、それぞれリストア機能と、パワーオンリセット機能（ＰＯＲ）と、セーブ機能と、スキャン機能（ＳＥ）とから生成される方法も図６に示される。
【００２５】
本発明の実施形態が添付の図面を参照してここに詳細に記載されたが、発明がそれらの正確な実施形態に限定されず、そして、添付のクレームにより定義されるように発明の範囲と精神から逸脱することなく、様々な変化と修正が当業者によりなされうることが理解される。
【図面の簡単な説明】
【００２６】
【図１】リストア機能を実施するラッチ回路の機能を示す回路図である。
【図２】リセット機能を実施するラッチ回路の機能を示す回路図である。
【図３】セーブ機能を実施するラッチ回路の機能を示す回路図である。
【図４】スキャン機能を実施するラッチ回路の機能を示す回路図である。
【図５】図１〜図４に示されるラッチ回路の機能を制御するリセット信号とスキャン可能信号の組み合わせを示す表である。
【図６】全てが同じリセットおよびスキャン可能信号により制御されるデータ保持ラッチと複数の標準ラッチ回路を取り入れる複数のラッチ回路を具備する可能性のある装置を示す回路図である。
【符号の説明】
【００２７】
２  ラッチ回路
４  主部
６  従属部
８  送信ゲート
１０  送信ゲート
１２  データ保持ラッチ
１４  データ保持ラッチ
１６  ＮＯＲゲート
１８  インバータ
２０  インバータ
２２  マルチプレクサ
２４  マルチプレクサ
２６  インバータ
２８  ラッチ回路
３０  ラッチ回路
【図１】
2008527822.tif 000003
【図２】
2008527822.tif 000004
【図３】
2008527822.tif 000005
【図４】
2008527822.tif 000006
【図５】
2008527822.tif 000007
【図６】
2008527822.tif 000008
【国際調査報告】
2008527822.tif 000009
2008527822.tif 000010
2008527822.tif 000011