(57)【要約】  応力緩衝カラー（２５０）を有するビア（２３０）を形成する方法が提供される。応力緩衝カラーは、周囲材料の熱膨脹係数中の不一致に起因する応力を吸収することができる。他の実施例も説明される。【特許請求の範囲】
【請求項１】
第１の材料からなる基板中にビアを形成する段階と、
前記ビア中に緩衝材料層を堆積する段階と、
前記ビア内の前記緩衝層上に第２の材料を堆積する段階と、を含み、
前記緩衝層は、前記第１および第２の材料間における熱拡張の不一致による応力を吸収することができる、
ことを特徴とする方法。
【請求項２】
前記第１の材料はシリコンを含み、前記第２の材料は銅を含むことを特徴とする請求項１記載の方法。
【請求項３】
前記緩衝材料の熱膨脹係数（ＣＴＥ）は、銅のＣＴＥとほぼ等しいことを特徴とする請求項２記載の方法。
【請求項４】
前記緩衝材料のＣＴＥは、シリコンのＣＴＥと銅のＣＴＥとの平均にほぼ等しいことを特徴とする請求項２記載の方法。
【請求項５】
前記緩衝材料は、シリコンおよび銅と比較して比較的柔軟性のある材料を含むことを特徴とする請求項２記載の方法。
【請求項６】
前記緩衝材料は、シリコン、アクリル酸塩、ポリイミド、ベンゾシクロブテン（ＢＣＢ）、パリレン、フッ化炭化水素、ポリオレフィン、ポリエステル、および、エポキシ樹脂を含むグループから選択された材料を含むことを特徴とする請求項１記載の方法。
【請求項７】
前記基板は、シリコン・ウエハを含み、前記シリコン・ウエハは、正面側および裏面側に形成された回路類を有し、ここで、ビアを形成する段階は、前記ウエハの裏面からビアを形成する段階を含み、前記ビアは、前記ウエハの正面側に近接する導体へ伸びることを特徴とする請求項１記載の方法。
【請求項８】
緩衝材料層を堆積する段階は、
前記ビアを充填するために前記緩衝材料層を堆積する段階と、
前記ビアの底部に近接するところまで伸びるホールを前記緩衝材料内に形成する段階と、
を含むことを特徴とする請求項１記載の方法。
【請求項９】
前記ホールは、レーザ融除、エッチング、リソグラフィ、および、研磨から成るグループから選択されたプロセスを使用して形成されることを特徴とする請求項８記載の方法。
【請求項１０】
前記緩衝材料層は、スピン・コーティング・プロセスを使用して堆積されることを特徴とする請求項８記載の方法。
【請求項１１】
前記緩衝材料層を堆積する段階は、
前記緩衝材料のコンフォーマル層を前記ビア中に堆積する段階と、
前記ビアの底部から前記緩衝層の一部を取り除く段階と、
を含むこと特徴とする請求項１記載の方法。
【請求項１２】
前記緩衝材料層は、化学蒸着法（ＣＶＤ）のプロセスを使用して堆積されることを特徴とする請求項１１記載の方法。
【請求項１３】
前記緩衝層の堆積に先立って、絶縁層およびパッシベーション層の少なくとも１つを前記ビア中に堆積する段階をさらに含むことを特徴とする請求項１記載の方法。
【請求項１４】
前記ビアの底部から前記少なくとも１つの層の一部を取り除く段階をさらに含むことを特徴とする請求項１３記載の方法。
【請求項１５】
前記第２の材料の堆積に先立って、シード層および障壁層の少なくとも１つを前記緩衝材料上に堆積する段階さらに含むことを特徴とする請求項１記載の方法。
【請求項１６】
第１の熱膨脹係数（ＣＴＥ）を有する第１の材料からなる基板中にビアを形成する段階と、
前記ビア中に第２のＣＴＥを有する第２の材料層を堆積する段階と、
前記第２の材料層上に第３の材料を前記ビア内に堆積する段階であって、前記第３の材料は、第３のＣＴＥを有する、段階と、を含み、
前記第２のＣＴＥは、前記第１のＣＴＥと第３のＣＴＥとの間の範囲にある、
ことを特徴とする方法。
【請求項１７】
前記第２のＣＴＥは、前記第３のＣＴＥとほぼ等しいことを特徴とする請求項１６記載の方法。
【請求項１８】
前記第２のＣＴＥは、前記第１のＣＴＥと前記第３のＣＴＥとの平均にほぼ等しいことを特徴とする請求項１６記載の方法。
【請求項１９】
前記第１の材料はシリコンを含み、前記第３の材料は銅を含むことを特徴とする請求項１６記載の方法。
【請求項２０】
前記第２の材料は、シリコン、アクリル酸塩、ポリイミド、ベンゾシクロブテン（ＢＣＢ）、パリレン、フッ化炭化水素、ポリオレフィン、ポリエステル、および、エポキシ樹脂を含むグループから選択された材料を含むことを特徴とする請求項１９記載の方法。
【請求項２１】
前記第２の材料は、第１および第３の材料と比較して、比較的柔軟性のある材料を含むことを特徴とする請求項１６記載の方法。
【請求項２２】
第１の材料からなるダイと、
前記ダイへ伸びるビアと、
前記ビア内に配置された緩衝材料層と、
前記ビア内の前記緩衝材料上に配置された第２の材料と、を含み、
前記緩衝層は、前記第１および第２の材料間における熱膨張の不一致による応力を吸収することができる、
ことを特徴とする装置。
【請求項２３】
前記ダイは、正面側および対抗する裏面側を含み、ここで、回路類は、前記ダイの裏面側に形成され、相互接続構造は、前記ダイの正面側に配置されることを特徴とする請求項２２記載の装置。
【請求項２４】
前記ビアは、前記ダイの裏面側から前記相互接続構造中の導体へ伸び、前記第２の材料は、導体材料を含むことを特徴とする請求項２３記載の装置。
【請求項２５】
前記導体材料は銅を含み、前記ダイはシリコンを含むことを特徴とする請求項２４記載の装置。
【請求項２６】
前記ダイは、第２のダイに接合されることを特徴とする請求項２４記載の装置。
【請求項２７】
第１の材料からなる基板中にビアを形成する段階と、
前記ビア中に緩衝材料層を堆積する段階と、
前記緩衝層上に第２の材料を前記ビア内に堆積する段階と、を含み、
前記緩衝材料は、前記第１および第２材料と比較して、比較的柔軟性のある材料を含む、
ことを特徴とする方法。
【請求項２８】
前記第１および第２材料の各々は、およそ４０ＧＰＡより大きい弾性係数を有することを特徴とする請求項２７記載の方法。
【請求項２９】
前記緩衝材料は、およそ１０ＧＰａ未満の弾性係数を有することを特徴とする請求項２８記載の方法。
【請求項３０】
前記緩衝材料は、およそ０．００１ＧＰａより大きい弾性係数を有することを特徴とする請求項２９記載の方法。
【請求項３１】
前記第１の材料はシリコンを含み、前記第２の材料は銅を含み、前記緩衝材料は、およそ０．００１と１０ＧＰａとの間の範囲に弾性係数を有することを特徴とする請求項２７記載の方法。
【請求項３２】
前記緩衝材料は、ほぼ前記第１の材料のＣＴＥと前記第２の材料のＣＴＥとの間の範囲に熱膨脹係数（ＣＴＥ）を有することを特徴とする請求項２７記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
開示された実施例は、一般に集積回路装置の製作に関し、さらに詳しくは、応力緩衝カラーを備えるシリコン貫通ビアの形成に関する。
【背景技術】
【０００２】
ビアは、集積回路（ＩＣ）装置の構成中にごく普通に使用される構造である。実施例によれば、ビアは、ＩＣダイ中の相互接続構造における様々な導体層間の電気的接続を形成するために使用される。さらに以下の実施例によれば、ＩＣダイの裏面からアクティブなまたは正面側に及ぶビア、しばしば、「シリコン貫通ビア（through-silicon vias）」と称されるようなビアが形成される。シリコン貫通ビアは、例えば、１対の接合ウエハのための裏面相互接続を形成するために使用され、その接合ウエハは、最終的には複数の積層されたダイにカットされるウエハ・スタックを形成する。加えて、シリコン貫通ビアは、さらにＭＥＭＳ（マイクロ電気機械システム）装置にその使用が見受けられる。
【０００３】
シリコン貫通ビアは、ダイ（あるいはウエハ）の裏面から回路への電気接続を提供するために、銅あるいは他の導体材料が充填される。銅は、他の導電性金属と同様に、シリコンより高い熱膨脹係数（ＣＴＥ）を有する。例えば、銅は、およそ１６．５ｐｐｍ／℃のＣＴＥを有するが、シリコンは、およそ２．６ｐｐｍ／℃のＣＴＥを有する。このＣＴＥの不一致は、あらゆる後続の温度サイクル（例えば、はんだリフロー中、検査中、あるいは使用中に生じる）と同様に、銅の堆積後にシリコンと銅（あるいは他の導体材料）中に重大な応力をもたらす結果となる。加えて、ビアが比較的間隔を近接して設けられ、それらの応力が相互に作用する場合、これらの応力はさらに拡大する。上記ＣＴＥの不一致に起因する応力は、薄膜層間剥離、シリコン亀裂、および、トランジスタの性能低下（それらのいずれもが低い歩留まりおよび信頼性異常を導く）を含む多くの問題に結びつく結果となる。
【０００４】
導電体で充填されたシリコン貫通ビアにおけるＣＴＥの不一致の影響を緩和するために、多くの解決法が提案されてきた。１つの解決法は、各々のビアからの応力を低減させるためにビアの直径をより小さくすることである。別の解決法は、隣接したビア間の応力場の相互作用を抑制するために、互いにビアの位置を離れて配置することである。さらに別の解決法は、応力場がアクティブな回路類に近接したエリアを通過しないことを確保するために、ビアをアクティブな回路類から離すことである。ビアの応力場がアクティブな回路類の近くを通過する場合、キャリア移動度は低下し、トランジスタの性能は劣化する。
【発明の開示】
【０００５】
さて、図１を参照して、応力緩衝カラーを有するビアを形成する方法１００の実施例が示される。図１に示される方法１００の実施例は、図２Ａから図２Ｌの概要図にさらに図示され、これらの図は、以下の説明が参照される。
【０００６】
図１のブロック１０５を参照して、１またはそれ以上のビアが基板中に形成される。これは、図２Ａおよび図２Ｂ中に図示される。まず、図２Ａを参照して、基板２００が示され、この基板はベース層２１０を含む。一実施例では、ベース層２１０は、シリコン（Ｓｉ）で構成されるが、基板が他の適切な材料あるいは材料の組合せを含むことも理解すべきである。基板のベース層２１０は、「正面側」２１１および「裏面側」２１２（基板２００は面を下方向へ向けて描かれている）を有するものとして示される。しかしながら、ラベル「正面側」および「裏面側」は任意である、さらに、基板２００の様々な表面は、任意の適切な取り決めによって参照されることを理解すべきである。一実施例では、回路類は、ベース層の正面側２１１に形成され、また、この集積回路には、トランジスタ、ダイオード、コンデンサおよびレジスタのような回路素子２１６の集合がこれらの様々な回路素子を相互に結合させる信号線および他の導体と同様に含む。
【０００７】
一実施例において、図示されるように、相互接続構造２２０は、ベース層２１０の正面側２１１上に形成される。相互接続構造２２０は、多くの金属化レベルを含み、各金属化レベルは誘電材料層を含み、その中に多くの導体（例えば、トレース）が形成される。これらの導体２２５のいくつかは、図２Ａ−図２Ｌに示される。所定の金属化レベル中の導体は、誘電材料によって隣接したレベルの導体から分離され、また、隣接したレベルの導体は、これらのレベル間に伸びる導電性ビアによって電気的に相互接続される。この導体およびビアは、あらゆる適切な導体材料、たとえば銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、あるいはこれらおよび他の金属との合金を含む。誘電材料は、あらゆる適切な誘電あるいは絶縁材料、たとえば二酸化けい素（ＳｉＯ２）、ＳｉＯＦ、炭素がドープされた酸化物（ＣＤＯ）、ガラス、あるいは高分子材料を含む。
【０００８】
一実施例では、基板２００は、半導体ウェーハからなり、その上に多くのダイに対する集積回路が形成される（あるいはされることである）。半導体ウェーハは、あらゆる適切な材料、たとえばシリコン（上記されたように）、シリコン・オン・インシュレータ（ＳＯＩ）、ガリウムひ素（ＧａＡｓ）、あるいは他の材料または材料の組合せを含む。一実施例では、ウエハの裏面２１２は、ビアの形成に先立って、薄くされる。一実施例によれば、薄くされたウエハは、２５μｍから１５０μｍの間の厚さを有する。
【０００９】
さて、図２Ｂに移り、１またはそれ以上のビア２３０が基板２００中に形成される。一実施例では、図示されるように、ビア２３０の少なくともいくつかは、基板の裏面側２１２からベース層２１０を通り正面側２１１に及ぶ。さらに実施例では、図示されるように、ビア２３０の少なくともいくつかは、相互接続構造２２０中の導体２２５の１つに及ぶ。一実施例によれば、ビア２３０は、シリコン貫通ビアを含む。さらに別の実施例では、基板２００は、ウエハ・スタックを形成するためにともに接合された２つのウエハの１つを含み、そのビア２３０は、積層されたウエハ（および接合ウエハからカットされた積層されたダイ）の裏面接続を形成するために使用されてもよい。別の実施例によれば、ビア２３０は、基板２００上のＭＥＭＳ装置の形成に使用される。
【００１０】
図１に戻って、ブロック１１０で述べられるように、絶縁層（および／またはパッシベーション層）が基板上に形成される。これは図２Ｃに図示されているが、絶縁層（またはパッシベーション層）２４０は、ビア２３０の壁を覆うと同様に、基板２００の裏面側２１２上にも堆積あるいは形成される。一実施例では、絶縁層２４０は、ビア２３０をベース層２１０（つまりシリコン）から電気的に分離する機能を果たす。絶縁層（またはパッシベーション層）２４０は、ＳｉＯ２、Ｓｉ３Ｎ４、あるいは高分子材料のようなあらゆる適切な材料を含む。一実施例によれば、絶縁層２４０は、化学蒸着法（ＣＶＤ）などのあらゆる適切な被覆蒸着法を使用して堆積される。単一層の材料は、絶縁層およびパッシベーション層の両方として機能し、これに対して、他の実施例では、個別の絶縁およびパッシベーション層が堆積されてもよいことを理解すべきである。いくつかの実施例では、絶縁層（またはパッシベーション層）が堆積されないこともさらに理解すべきである。
【００１１】
ビアの形成（恐らく絶縁および／またはパッシベーション層の堆積）後、緩衝材料が堆積される。各ビア内の緩衝材料は、ベース層材料（つまりシリコン）とビア内に堆積される材料（つまり銅のような導電性金属）との間に応力緩衝カラーを形成する。一実施例では、応力緩衝カラーは、ベース層（つまりシリコン）とビア内に堆積された材料（つまり銅）との間のＣＴＥの不一致の結果として生じる、熱により引き起こされた応力を吸収することができる。
【００１２】
一実施例では、緩衝材料は、ビアを充填するスピン・コーティング法によって堆積され、その後、ホールは、各ビア内の緩衝材料の中に形成される。これは、図２Ｄおよび図２Ｅと同様に、図１のブロック１１５，１２０に示される。別の実施例によれば、緩衝材料は、コンフォーマル・コーティング法によって堆積され、そして、その緩衝材料は、各ビアの底部から除去される。これは、図２Ｆおよび図２Ｇと同様に、図１のブロック１２５，１３０に示される。これらの実施例の各々は、順に議論される。
【００１３】
図１のブロック１１５を参照して、ビアを充填するスピン・コーティング法（あるいは他のプロセス）を使用して、基板上およびビア内に緩衝材料が堆積される。これは図２Ｄに示され、ここで緩衝材料２５０は、基板２００上に堆積される。ブロック１２０で述べられるように、その後、ホールが緩衝材料中に形成される。これは図２Ｅに示され、ホール２５５は、ビア２３０内の緩衝材料２５０中に形成される。一実施例では、ホール２５５は、実質的にビア２３０と同心である。さらに本実施例では、ホール２５５の少なくともいくつかは、導体２２５まで、あるいは導体２２５上に横たわる絶縁層２４０まで伸びる。ホールは、あらゆる適切な手法を用いて形成される。一実施例では、ホール２５５は、レーザ融除によって形成され、別の実施例では、ホールは、エッチング・プロセスを用いて形成される。さらにある実施例では、リソグラフパターンの可能な緩衝材料が使用され、そのホールは、リソグラフ法（例えば、フォトリソグラフィ、電子線リソグラフィなど）を使用して形成される。さらに別の実施例では、そのホールは、イオン研磨あるいは粒子ブラストのような研磨プロセスによって形成される。
【００１４】
図１のブロック１２５を参照して、緩衝材料のコンフォーマル（あるいはブランケット）層は、基板上でかつビア内に堆積される。これは図２Ｆに図示され、ここで、緩衝材料２５０であるコンフォーマル層は、基板２００上かつビア２３０の壁上に形成される。ＣＶＤのようなあらゆる適切なブランケット堆積法が緩衝材料層２５０を堆積するために使用される。緩衝材料層２５０の部分２５３がビア２３０の底部に堆積されることに注意すべきである。ブロック１３０で述べられるように、このビア底部の緩衝材料２５３は、その後、除去される。これは、図２Ｇに示され、ここで、緩衝材料はビア２３０の底部から取り除かれ、ホール２５５は緩衝材料２５０によって取り囲まれるとともに、絶縁層２４０あるいは導体２２５まで伸びる構成となる。
【００１５】
緩衝層２５０が堆積される方法に関係なく、その結果としての構造は、類似であることに注目すべきであるが（図２Ｅおよび図２Ｇが類似していることに注目）、他の実施例においては、その結果としての構造が類似していなくてもよい。上記実施例のいずれも、他の適切なプロセスと同様に、緩衝層２５０を形成するために使用される。このように、応力緩衝カラーを形成するプロセスのその開示された実施例は、単に実施例として示され、さらにその開示された応力緩衝カラーはあらゆる特定の製造技術に制限されないことを理解すべきである。
【００１６】
緩衝材料２５０は、あらゆる適切な材料を含む。一実施例では、緩衝材料は、ベース層１１０（つまりシリコン）の材料と導体材料（つまり銅）との間のＣＴＥの不一致による応力を吸収することができる材料、あるいは他の材料、すなわちビア２３０に堆積されるべき材料を含む。一実施例では、緩衝材料２５０は、ビア２３０（あるいは、ホール２５５）に堆積される材料（例えば銅）のＣＴＥと実質的に同じであるＣＴＥを有する。別の実施例では、緩衝材料２５０は、ベース層材料のＣＴＥおよびビア２３０に堆積される材料のＣＴＥの平均とほぼ等しいＣＴＥを有する。例えば、ベース層２１０がシリコンを含み、銅がビア２３０（またホール２５５）に堆積される場合、緩衝材料２５０は、およそ９−１１ｐｐｍ／℃の範囲に収まるＣＴＥを有する材料を含む。
【００１７】
一実施例では、緩衝材料２５０は、（ベース層およびビア材料に比較して）比較的柔軟性のある材料を含む。例えば、シリコンは、約４７ＧＰａの弾性係数を有し、また、銅は、約１３０ＧＰａの弾性係数を有する。ベース層２１０がビア２３０に堆積されるシリコンと銅を含む場合、一実施例では、緩衝材料２５０は、およそ０．００１から１０ＧＰａの間の範囲の弾性係数を有する材料を含む。一実施例によれば、周囲の材料（例えばシリコンと銅）と比較して比較的柔軟性のある緩衝材料を利用することによって、周囲の材料間の熱膨張の異なる割合により生じる応力の吸収を促進させる。比較的柔軟性のある応力緩衝材料の使用は、さらに他の機能（例えば、応力緩和として役割、応力集中点での最小化、ひび割れなどの発生および伝播の防止）として作用する。
【００１８】
別の実施例では、緩衝材料２５０は、スピン・コーティング・プロセスを使用して堆積される材料を含む。スピンでコーティングされる緩衝材料は、実施例によれば、様々なエポキシ樹脂と同様に、シリコン、アクリル酸塩、ポリメタクリル酸メチル（ＰＭＭＡ：polymethylmethacrylate）、ベンゾシクロブテン（ＢＣＢ：benzocyclobutene）を含む。さらに一実施例では、緩衝材料２５０は、ブランケット堆積法（例えばＣＶＤ）を用いて堆積される材料を含む。ＣＶＤによって堆積される緩衝材料は、例えば、ポリ−Ｐ−キシレン（つまりパリレンと呼ばれる）、ポリテトラフルオロエチレン（ＰＴＦＥ：polytetrafluoroethylene）のようなフッ化炭化水素、およびポリジメチルシロキサン（ＰＤＭＳ：polydimethylsiloxane）のような有機シリコン材料を含む。他の適切な緩衝材料には、ポリエステルとポリオレフィンを含む。さらに別の実施例に従えば、緩衝材料２５０は、レーザ融除による除去に柔軟な材料を含み、さらに一実施例では、その緩衝材料には、エッチング・プロセスによる除去に柔軟な材料も含む。一実施例では、緩衝材料２５０は、リソグラフィでパターン化することができる材料を含み、また、さらに一実施例では、その緩衝材料は、エッチング・プロセスで除去できる材料を含む。
【００１９】
緩衝材料２５０を蒸着した後、絶縁材２４０の部分２４３は、ホール２５５の底部に残る。したがって、一実施例では、ブロック１３５で述べられるように、絶縁層（またはパッシベーション層）は、ビアの底部から取り除かれる。これは図２Ｈに示され、ここで絶縁材は、ホール２５５の底部から取り除かれる。一実施例では、絶縁層（またはパッシベーション層）は、エッチング・プロセスを使用して除去される。別の実施例によれば、ホール２５５の底部から絶縁層（またはパッシベーション層）を除去した後、導体２２５は、ホール２５５の少なくともいくつかの底部に露出される。さらに別の実施例において、絶縁層（またはパッシベーション層）は堆積されておらず、また、この削除プロセスは不必要である。
【００２０】
ブロック１４０で述べられるように、シード層（または障壁層）は、基板上におよびビア内に堆積される。これは、図２Ｉに示され、ここで、シード層（または障壁層）２６０は、ホール２５５（ビア２３０内）の壁と同様に、基板２００の裏面２１２上に堆積され形成される。一実施例では、シード層２６０は、ホール２５５（またビア２３０）内の導電性金属の電気めっきを可能にする材料を含む。シード層（または障壁層）２６０は、Ｔａ，ＴａＮ，Ｔｉ，ＴｉＮ，Ｎｉ，ＮｉＶ、Ｃｒ，Ａｌ，Ｃｕのようなあらゆる適切な材料を含むと共に、これらおよび／または他の要素との合金も同様に含む。一実施例によれば、シード層２６０は、スパッタリング、ＣＶＤなどのようなあらゆる適切なブランケット堆積法を使用して堆積される。単一の材料層がシード層および障壁層の両方として機能するが、他の実施例では、個別のシードおよび障壁層が堆積されてもよいことが理解されるであろう。いくつかの実施例では、シード層（または障壁層）が堆積されない場合もあることがさらに理解されるであろう。
【００２１】
図１のブロック１４５を参照して、フォトレジスト層が堆積されパターン化される。これは、図２Ｊに示され、ここで、フォトレジスト層２７０が基板２００に堆積され、ホール２５５（またビア２３０）を露出する開口２７５を形成するためにパターン化される。一実施例では、開口２７５は、ホール２５５より大きく、また、別の実施例では、開口２７５は、ホール２５５と実質的に同心である。さらに別の実施例では、開口２７５は、以下議論されるように、導電性結合パッドを形成するために使用されてもよい。フォトレジスト材料２７０は、あらゆる適切なフォトレジスト材料を含み、また、この材料は、あらゆる適切な技術（例えば、スピン・コーティング・プロセス）を使用して堆積される。あらゆる適切なフォトリソグラフィおよびエッチング・プロセスがフォトレジスト層２７０をパターン化するために使用される。さらに、いくつかの実施例では、フォトレジスト材料が置かれないことを理解すべきである。
【００２２】
ブロック１５０に述べられるように、導体材料がビア中に堆積される。これは、図２Ｋに示されるが、導体材料２８０は、ホール２５５（またビア２３０）に堆積される。一実施例では、導体材料は、銅あるいは銅と他の金属との合金のような導電性金属を含む。他の適切な導電性金属には、金、銀、アルミニウムを含むと共に、これらおよび他の金属との合金も含む。さらなる実施例では、ホール２５５（またビア２３０）に堆積された材料は、非導体材料を含む。導体材料２８０は、あらゆる適切なプロセスによって堆積される。一実施例では、導体材料は、電気めっきプロセスを使用して堆積される。別の実施例では、導体材料は、無電界めっきプロセスによって堆積される。さらなる実施例では、スパッタリング、蒸着、ジェット蒸着、スピン・コーティング、スクリーンまたはステンシル印刷、液浸、あるいは、ピックアンドプレース／リフロー・プロセス（その何れも、多くの場合、化学機械研摩（ＣＭＰ）あるいはエッチング・プロセスのような平坦化プロセスが続く）のようなブランケット堆積法を使用して、ビア内に材料が堆積される。
【００２３】
ブロック１５５を参照して、シード層（または障壁層）のフォトレジストおよび露出した部分が削除される。これは、図２Ｌに示されるが、シード（または障壁）層２６０の部分（つまり、フォトレジストの下に横たわる部分）を有するので、フォトレジスト層２７０が除去される。あらゆる適切なプロセスがフォトレジストおよびシード（または障壁）層を除去するために使用される。また、ある実施例では、シード（または障壁層）および／またはフォトレジスト層は堆積されず、この除去プロセスは必要ではない。
【００２４】
図２Ａから図２Ｌに示される基板２００は、図示を簡略にするために、わずか２つのビア２３０を含み、回路素子２１６も同様に少数だけを示すが、応力緩衝カラーを有するビアを形成する開示された方法の実施例は、典型的にはウエハ・レベルで行なわれ、このようなウエハは、多くのダイのための集積回路を含むことを理解すべきであろう。これは、ウエハ３００の平面図を示す図３にさらに図示される。
【００２５】
図３を参照して、ウエハ３００は、基板３０５（例えばＳｉ、ＳＯＩ、ＧａＡｓなど）からなり、その上に多くのダイ３９０のための集積回路が形成され、また、ウエハ３００は、最終的にこれらの個別のダイ３９０にカットされる。一実施例によれば、基板３０５は、その開示された一実施例のいずれかに従って、形成された応力緩衝カラーを有するビアを含む（一実施例では、基板３０５は基板２００と同じかあるいは類似する）。実際上、ダイ３９０の各々は、応力緩衝カラーを有する何百ものビアを含み、また、ウエハ３００は、全体として何千ものこのようなビアを含む。さらに、ダイ３９０それぞれは、何億もの回路素子（例えば、トランジスタなど）を含む。また、さらに別の実施例では、ウエハ３００は、ウエハ・スタックを形成するために別のウエハに接合されてもよく、そのウエハの積層は、最終的には多くの積層されたダイにカットされ、各積層されたダイは応力緩衝カラーを有する何百ものビアを含む。加えて、開示された実施例は、シリコン中のビアの形成に制限されることはなく、また開示された実施例は、あらゆる適切な基板材料あるいは材料の組合せに適用されることが再度強調される。
【００２６】
図４を参照すると、コンピュータ・システム４００の実施例が示される。コンピュータ・システム４００は、様々なコンポーネントが結合されるバス４０５を含む。バス４０５は、システム４００のコンポーネントを相互に結合させる１またはそれ以上のバス、例えばシステム・バス、周辺装置相互接続（ＰＣＩ）バス、小型コンピュータ・システム・インターフェイス（ＳＣＳＩ）バスなどの集合を表わすように意図される。これらのバスを単一バス４０５として表現することによって、理解の容易さを提示するが、システム４００がこのように制限されることはないことを理解すべきである。当業者は、コンピュータ・システム４００があらゆる適切なバス・アーキテクチャを有することができ、あらゆる数のバスおよびバスの組合せを含むことも認識するであろう。
【００２７】
処理装置（あるいは装置類）４１０がバス４０５に結合される。処理装置４１０は、マイクロプロセッサ、ネットワーク・プロセサ、特定用途向け集積回路（ＡＳＩＣ）あるいはプログラマブル・ゲート配列（ＦＰＧＡ）を含むあらゆる適切な処理装置またはシステムからなる。図４は、単一の処理装置４１０を示すが、コンピュータ・システム４００が２またはそれ以上の処理装置を含んでもよいことが理解されるであろう。
【００２８】
コンピュータ・システム４００は、さらにバス４０５に結合されたシステム・メモリ４２０を含み、そのシステム・メモリは、あらゆる適切なタイプおよび数のメモリ、例えばスタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）あるいはダブル・データ・レートＤＲＡＭ（ＤＤＲＤＲＡＭ）を含む。コンピュータ・システム４００が動作中、オペレーティング・システムおよび他のアプリケーションは、システム・メモリ４２０に常駐する。
【００２９】
コンピュータ・システム４００は、さらにバス４０５に結合されたリード・オンリ・メモリ（ＲＯＭ）４３０を含む。ＲＯＭ４３０は、処理装置４１０のための命令を格納する。システム４００は、さらにバス４０５に結合されたストレージ装置（あるいは装置類）４４０を含む。ストレージ装置４４０は、例えばハードディスク・ドライブのようはあらゆる適切な非揮発性メモリを含む。オペレーティング・システムおよび他のプログラムは、ストレージ装置４４０に格納される。さらに、可換型媒体（例えば、フレキシブル・ディスク・ドライブあるいはＣＤ−ＲＯＭドライブ）にアクセスするための装置４５０がバス４０５に結合される。
【００３０】
コンピュータ・システム４００は、さらにバス４０５に結合された１またはそれ以上のＩ／Ｏ（入力／出力）装置４６０を含む。共通の入力装置は、キーボード、マウスのようなポインティング・デバイス、さらに他のデータ入力装置を含む。しかし、共通の出力デバイスは、キーボードやマウスのようなポインティング装置と同様に、他のデータ入力装置を含み、これに対し共通の出力装置は、ビデオ・ディスプレイ、印刷装置および音声出力装置を含む。これらはコンピュータ・システム４００に結合されるいくつかのＩ／Ｏ装置の例であることを認識するであろう。
【００３１】
コンピュータ・システム４００は、さらにバス４０５に結合されたネットワーク・インターフェイス４７０を含む。ネットワーク・インターフェイス４７０は、システム４００をネットワーク（例えば、ＬＡＮ接続カード）と結合することができる適切なハードウェアおよびソフトウェア、あるいはハードウェアとソフトウェアの組合せを含む。ネットワークインターフェイス４７０は、あらゆる適切な媒体、例えば、ワイヤレス、銅線、光ファイバ、あるいはその組合せを介してネットワーク（複数可）とのリンクを確立し、あらゆる適切なプロトコル、例えば、ＴＣＰ／ＩＰ（転送制御プロトコル／インターネット・プロトコル）、ＨＴＴＰ（ハイパーテキスト転送プロトコル）、その他のプロトコルによって情報の交換をサポートする。
【００３２】
図４に示されたコンピュータ・システム４００はそのようなシステムの典型的な実施例を示すことを意図し、このシステムには多くの追加のコンポーネントを含めることができることを理解すべきであるが、理解の明瞭さおよび容易さのために省略されている。実施例によれば、システム４００は、ＤＭＡ（直接メモリ・アクセス）制御装置、処理装置４１０に関連するチップセット、付加のメモリ（例えば、キャッシュ・メモリ）と同様に、さらに追加の信号線およびバスを含む。また、コンピュータ・システム４００は、図４に示されるコンポーネントのすべてを含むとは限らないことを理解すべきである。コンピュータ・システム４００は、デスクトップ・コンピュータ、ラップトップ・コンピュータ、サーバ、携帯型コンピューティング装置（例えば、携帯情報端末またはＰＤＡ）、ワイヤレス通信装置、娯楽システムなどのようなあらゆるタイプの演算装置を含む。
【００３３】
一実施例では、コンピュータ・システム４００は、応力緩衝カラーを有する１またはそれ以上のビアを含むコンポーネントをからなる。例えば、システム４００の処理装置４１０は、応力緩衝カラーを備えるビアからなるダイを含む。しかしながら、システム４００の他のコンポーネント（例えば、ネットワーク・インターフェイス４７０など）が応力緩衝カラーを備えるビアを含む装置を含んでいてもよいことが理解されるであろう。
【００３４】
先の詳細な説明および添付図面は、単に例示的であり限定的ではない。それらは、主として開示された実施例についての明瞭で包括的な理解のために供され、不必要な制限がそこから理解されることはない。代替の配置と同様にここに記述された実施例への多くの追加、削除および修正は、開示された実施例の思想および請求項の範囲から逸脱せず、当業者によって想到されるであろう。
【図面の簡単な説明】
【００３５】
【図１】応力緩衝カラーを有するビアを形成する方法の実施例を示すブロック図である。
【図２Ａ】図１中に示される方法の実施例を示す概要図である。
【図２Ｂ】図１中に示される方法の実施例を示す概要図である。
【図２Ｃ】図１中に示される方法の実施例を示す概要図である。
【図２Ｄ】図１中に示される方法の実施例を示す概要図である。
【図２Ｅ】図１中に示される方法の実施例を示す概要図である。
【図２Ｆ】図１中に示される方法の実施例を示す概要図である。
【図２Ｇ】図１中に示される方法の実施例を示す概要図である。
【図２Ｈ】図１中に示される方法の実施例を示す概要図である。
【図２Ｉ】図１中に示される方法の実施例を示す概要図である。
【図２Ｊ】図１中に示される方法の実施例を示す概要図である。
【図２Ｋ】図１中に示される方法の実施例を示す概要図である。
【図２Ｌ】図１中に示される方法の実施例を示す概要図である。
【図３】開示された実施例に従って、応力緩衝カラーを有するビアが形成されたウエハの実施例を示す概要図である。
【図４】開示された実施例に従って形成されたコンポーネントを含むコンピュータ・システムの実施例を示す。
【図１】
2008545251.tif 000002
【図２Ａ】
2008545251.tif 000003
【図２Ｂ】
2008545251.tif 000004
【図２Ｃ】
2008545251.tif 000005
【図２Ｄ】
2008545251.tif 000006
【図２Ｅ】
2008545251.tif 000007
【図２Ｆ】
2008545251.tif 000008
【図２Ｇ】
2008545251.tif 000009
【図２Ｈ】
2008545251.tif 000010
【図２Ｉ】
2008545251.tif 000011
【図２Ｊ】
2008545251.tif 000012
【図２Ｋ】
2008545251.tif 000013
【図２Ｌ】
2008545251.tif 000014
【図３】
2008545251.tif 000015
【図４】
2008545251.tif 000016
【国際調査報告】
2008545251.tif 000017
2008545251.tif 000018
2008545251.tif 000019
2008545251.tif 000020