(57)【要約】【課題】  圧縮歪Ｇｅ層内にＰＭＯＳデバイスを作製する構造および方法を開示する。【解決手段】  このようなデバイスの作製方法は、標準的なＣＭＯＳ技術に適合し、完全にスケーリング可能である。該処理は、５０％を超えるＧｅ含有量のバッファ層、純粋Ｇｅ層、およびＳｉＧｅ最上層の選択的なエピタキシャル堆積を含む。圧縮歪Ｇｅ層にホスティングされるように作製された埋め込みチャネル型ＰＭＯＳは、同様のＳｉデバイスに対して優位のデバイス特性を示す。【選択図】  図１
2008504678.tif 000002
【特許請求の範囲】
【請求項１】
単結晶でおよそ５０％〜９０％のＧｅ濃度を有するＳｉＧｅシード層［１０１］と、
前記ＳｉＧｅシード層［１０１］とエピタキシャル関係を有して前記ＳｉＧｅシード層を被覆する単結晶の圧縮歪Ｇｅ層［１００］と、
を備える積層構造。
【請求項２】
前記圧縮歪Ｇｅ層［１００］がおよそ５ｎｍ〜２０ｎｍ厚である請求項１に記載の積層構造。
【請求項３】
前記ＳｉＧｅシード層［１０１］がおよそ０．３ｎｍ〜３ｎｍ厚である請求項１に記載の積層構造。
【請求項４】
前記ＳｉＧｅシード層［１０１］内のＧｅが濃度勾配を有する請求項３に記載の積層構造。
【請求項５】
単結晶で、前記ＳｉＧｅシード層［１０１］とエピタキシャル関係にあり、最高でおよそ５０％のＧｅ濃度を有する緩和ＳｉＧｅ層［１３０］を前記ＳｉＧｅシード層の下層にさらに備える請求項１に記載の積層構造。
【請求項６】
単結晶で、前記圧縮歪Ｇｅ層［１００］とエピタキシャル関係にあり、最高で１０％のＧｅ濃度を有して前記圧縮歪Ｇｅ層を被覆するＳｉＧｅ最上層［１２０］をさらに備える請求項１に記載の積層構造。
【請求項７】
前記ＳｉＧｅ最上層［１２０］が、およそ０．３ｎｍ〜１０ｎｍ厚の実質的に純粋Ｓｉである請求項６に記載の積層構造。
【請求項８】
前記積層構造は、誘電体［１４０］によって囲まれ絶縁分離される請求項１に記載の積層構造。
【請求項９】
前記積層構造および前記分離誘電体［１４０］は、同一平面上にある上面［１２１，１４１］を有する請求項１に記載の積層構造。
【請求項１０】
前記圧縮歪Ｇｅ層［１００］にホスティングされる正孔伝導型デバイスをさらに備える請求項１に記載の積層構造。
【請求項１１】
前記正孔伝導型デバイスがＰＭＯＳ［２１０］デバイスである請求項１０に記載の積層構造。
【請求項１２】
前記ＰＭＯＳ［２１０］デバイスが埋め込みチャネル型ＰＭＯＳデバイスである請求項１１に記載の積層構造。
【請求項１３】
前記ＰＭＯＳデバイス用のゲート絶縁体［３１０］がｈｉｇｈ−Ｋ材料からなる請求項１０に記載の積層構造。
【請求項１４】
前記ＰＭＯＳデバイス用のゲート絶縁体［３１０］が堆積酸化物からなる請求項１０に記載の積層構造。
【請求項１５】
ＣＭＯＳ回路であって、
単結晶でおよそ５０％〜９０％のＧｅ濃度を有するＳｉＧｅシード層［１０１］とエピタキシャル関係を有して該ＳｉＧｅシード層を被覆している圧縮歪Ｇｅ層［１００］にホホスティングされるＰＭＯＳ［２１０］デバイスを備えるＣＭＯＳ回路。
【請求項１６】
単結晶で、前記圧縮歪Ｇｅ層とエピタキシャル関係にあり、最高でおよそ１０％のＧｅ濃度を有するＳｉＧｅ最上層［１２０］によって前記圧縮歪Ｇｅ層［１００］が被覆されると共に、単結晶で、前記ＳｉＧｅシード層［１０１］とエピタキシャル関係にあり、最高でおよそ５０％のＧｅ濃度を有する緩和ＳｉＧｅ層［１３０］を前記ＳｉＧｅシード層の下層に備える請求項１５に記載のＣＭＯＳ回路。
【請求項１７】
前記ＳｉＧｅ最上層［１２０］が、およそ０．３ｎｍ〜１０ｎｍ厚の実質的に純粋Ｓｉである請求項１６に記載のＣＭＯＳ回路。
【請求項１８】
前記ＰＭＯＳデバイスが埋め込みチャネル型ＰＭＯＳデバイスである請求項１６に記載のＣＭＯＳ回路。
【請求項１９】
前記ＰＭＯＳデバイスがゲート絶縁体［３１０］を有し、該ゲート絶縁体がｈｉｇｈ−Ｋ材料からなる請求項１８に記載のＣＭＯＳ回路。
【請求項２０】
前記ＰＭＯＳデバイスがゲート絶縁体［３１０］を有し、該ゲート絶縁体が堆積酸化物からなる請求項１８に記載のＣＭＯＳ回路。
【請求項２１】
ＰＭＯＳデバイスを作製する方法であって、
およそ５０％〜９０％のＧｅ濃度を有する単結晶ＳｉＧｅシード層［１０１］を、最高でおよそ５０％のＧｅ濃度を有する緩和ＳｉＧｅ層［１３０］上にエピタキシャル堆積させる工程と、
圧縮歪Ｇｅ層［１００］を前記ＳｉＧｅシード層上にエピタキシャル堆積させる工程と、
前記圧縮歪Ｇｅ層［１００］に前記ＰＭＯＳデバイスをホスティングする工程とを含む方法。
【請求項２２】
前記ＳｉＧｅシード層［１０１］がおよそ０．３ｎｍ〜３ｎｍ厚となり、前記圧縮歪Ｇｅ層［１００］がおよそ５ｎｍ〜２０ｎｍ厚となるように選択される請求項２１に記載の方法。
【請求項２３】
最高でおよそ１０％のＧｅ濃度を有すように選択されたＳｉＧｅ最上層［１２０］を前記圧縮歪Ｇｅ層［１００］上にエピタキシャル堆積させる工程をさらに含む請求項２１に記載の方法。
【請求項２４】
前記ＳｉＧｅ最上層［１２０］が、およそ０．３ｎｍ〜１０ｎｍ厚の実質的に純粋Ｓｉであるように選択される請求項２３に記載の方法。
【請求項２５】
前記ＳｉＧｅシード層［１０１］および前記圧縮歪Ｇｅ層［１００］をエピタキシャル堆積させる工程は、誘電体材料に対して選択的に実行される請求項２１に記載の方法。
【請求項２６】
前記ＳｉＧｅ最上層［１２０］をエピタキシャル堆積させる工程は、誘電体材料に対して選択的に実行される請求項２３に記載の方法。
【請求項２７】
前記ＰＭＯＳデバイス用のゲート絶縁体［３１０］にｈｉｇｈ−Ｋ材料を使用する工程をさらに含む請求項２１に記載の方法。
【請求項２８】
前記ＰＭＯＳデバイス用のゲート絶縁体［３１０］に堆積酸化物を使用する工程をさらに含む請求項２１に記載の方法。
【請求項２９】
ＣＭＯＳ回路を作製する方法であって、
最高でおよそ５０％のＧｅ濃度の緩和ＳｉＧｅ層［１３０］を有するＳＧＯＩウェハ［１５１，１５０，１３０］を準備する工程と、
前記ＳＧＯＩウェハ上にＮＭＯＳ［２２０］およびＰＭＯＳ［２１０］領域の範囲を定める工程と、
前記ＮＭＯＳ領域を誘電体材料［１６０］でキャッピングする工程と、
およそ５０％〜９０％のＧｅ濃度を有する単結晶ＳｉＧｅシード層［１０１］を前記緩和ＳｉＧｅ層上に選択的にエピタキシャル堆積させる工程と、
圧縮歪Ｇｅ層［１００］を前記ＳｉＧｅシード層［１０１］上に選択的にエピタキシャル堆積させる工程と、
前記圧縮歪Ｇｅ層［１００］にＰＭＯＳデバイスホスティングする工程とを含む方法。
【請求項３０】
前記圧縮歪Ｇｅ層［１００］を覆うように、最高で１０％のＧｅ濃度を有するに選択されたＳｉＧｅ最上層［１２０］を選択的にエピタキシャル堆積させる工程をさらに含む請求項２９に記載の方法。
【請求項３１】
前記ＳｉＧｅ最上層［１２０］が、およそ０．３ｎｍ〜１０ｎｍ厚の実質的に純粋Ｓｉであるように選択される請求項３０に記載の方法。
【請求項３２】
前記誘電体材料［１６０］を剥離する工程と、前記ＮＭＯＳ領域をキャッピングする工程と、前記ＮＭＯＳ領域内にＮＭＯＳデバイスを作製する工程とをさらに含む請求項２９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体技術に関し、より具体的には、歪ＧｅにホスティングされるＰＭＯＳデバイスに関する。このデバイスは有効にスケーリングされ、高性能シリコンベースのＣＭＯＳ技術に統合可能に作製される。
【背景技術】
【０００２】
今日の集積回路には膨大な数のデバイスが含まれ、デバイスの小型化は性能および信頼性向上の鍵となる。ＭＯＳＦＥＴ（金属酸化物半導体電解効果トランジスタ、一般に絶縁ゲート電解効果トランジスタの意味を歴史的に含む名称である)デバイスがスケールダウンするにつれ、技術は複雑化し、ある世代から次世代のデバイスに求められる性能向上を維持するために新しい方法が必要とされる。
【０００３】
潜在的なデバイス性能を示す最重要指標の１つがキャリア移動度である。ディープサブミクロン世代のデバイスでは、キャリア移動度を高く保つのに難題が存在する。キャリア移動度を改善するのに有力な手段は、デバイス製造の原材料となる半導体を改質することである。引張り、または、圧縮により歪む半導体が興味深いキャリア特性を有することは知られており、最近ではさらに研究が進められている。特に、本明細書の参照文献である“Strained Si Based Layer Made By UHV-CVD and, Devices Therein”と題するJ.O. Chuに対する米国特許第６，６４９，４９２号（Ｂ２）に記載されるように、歪シリコン（Ｓｉ）チャネル型ＮＭＯＳで９０〜９５％の電子移動度の改善が達成されている。同様に、正孔向上については、S.J. Koester他による“Extremely high transconductance Ge/Si0.4Ge0.6p-MODFET's grown by UHV-CVD”、IEEE Elect. Dev. Lett. 21, 110(2000)に記載されているように、圧縮歪埋め込みゲルマニウム（Ｇｅ）ＭＯＤＦＥＴが高い正孔移動度をもたらしている。同じウェハ内での引張歪ＳｉＧｅ領域と圧縮歪ＳｉＧｅ領域の組み合わせについては、J.O. Chuによる国際特許出願番号ＰＣＴ／ＵＳ２００４／００５４８１、すなわち２００４年９月３０日付けで公開された国際公開第２００４/０８４２６４号“DualStrained-State SiGe Layers for Microelectronics”に記載されている。
【０００４】
正孔移動度が向上したため、高性能ＣＭＯＳロジック用として、ＧｅベースのＭＯＳＦＥＴデバイスに新たな技術的な関心がもたれている。特に、ゲート絶縁体としてオキシナイトライド（ＧｅＯＮ）を使用した表面チャネル型ＧｅＭＯＳＦＥＴデバイスについては、H. Shang他によってIEDM, p.441, 2002で実証されている。また、ゲート絶縁体としてｈｉｇｈ−Ｋを使用したＧｅＰＭＯＳが以下の参考文献に記載されている。C.Chui他によるIEDM, p.437, 2002、C. H. Huang他によるVLSI symp. P.119, 2003、およびA. Ritenour他によるIEDM,p.433, 2003である。
【０００５】
正孔移動度の向上した埋め込みチャネル型歪ＧｅＰＭＯＳについても、以下の参照文献、すなわちM. Lee他によるIEDM, p.429, 2003およびH. Shang他によるVLSIsymp. 2004において報告されている。とはいえ、報告されたＧｅデバイスは、簡易集積化のために、リングタイプゲート構造レイアウト等、単純なデバイス構造を採用しており、通常比較的大きな寸法となる。こうした特徴は先進の高性能ＣＭＯＳ技術への統合に適さない。
【０００６】
標準的なＣＭＯＳ技術に適合し、正孔移動度を向上する歪Ｇｅ構造をＰＭＯＳデバイスに組み込むための方法は得られていない。
【特許文献１】米国特許第６，６４９，４９２号（Ｂ２）
【特許文献２】国際特許出願番号ＰＣＴ／ＵＳ２００４／００５４８１
【特許文献３】国際公開第２００４/０８４２６４号
【特許文献４】米国特許第５，２５９，９１８号
【特許文献５】米国特許第６，３５０，９９３号（Ｂ１)
【非特許文献１】S. J. Koester他による“Extremely high transconductanceGe/Si0.4Ge0.6 p-MODFET's grown by UHV-CVD”、IEEEElect. Dev. Lett. 21, 110(2000)
【非特許文献２】H. Shang他によるIEDM, p.441, 2002
【非特許文献３】C. Chui他によるIEDM, p.437, 2002
【非特許文献４】C. H. Huang他によるVLSI symp. P.119, 2003
【非特許文献５】A. Ritenour他によるIEDM, p.433, 2003
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、高移動度の歪Ｇｅ埋め込みチャネル構造を組み込み、ＰＭＯＳデバイスに改善をもたらす先端ＣＭＯＳ技術のインテグレーションスキームを記載する。本スキームは、寸法の減少に伴って容易にスケーリング可能なものである。
【課題を解決するための手段】
【０００８】
単結晶でおよそ５０％〜９０％のＧｅ濃度を有するＳｉＧｅシード層と、単結晶であり、ＳｉＧｅシード層とエピタキシャル関係を有してＳｉＧｅシード層を被覆する圧縮歪Ｇｅ層とを備える積層構造が開示される。
【０００９】
また、圧縮歪Ｇｅ層にホスティングされるＰＭＯＳデバイスを含むＣＭＯＳ回路であって、該圧縮歪Ｇｅ層はエピタキシャル関係でＳｉＧｅシード層を被覆し、該ＳｉＧｅシード層は単結晶でおよそ５０％〜９０％のＧｅ濃度を有するＣＭＯＳ回路が開示される。
【００１０】
さらに、ＰＭＯＳデバイスを作製する方法が開示され、該方法は、およそ５０％〜９０％のＧｅ濃度の単結晶ＳｉＧｅシード層を、最高でおよそ５０％のＧｅ濃度を有する緩和ＳｉＧｅ層上にエピタキシャル堆積させる工程と、圧縮歪Ｇｅ層をＳｉＧｅシード層上にエピタキシャル堆積させる工程と、圧縮歪Ｇｅ層にＰＭＯＳデバイスをホスティングする工程とを含む。
【００１１】
さらに、ＣＭＯＳ回路を作製する方法が開示され、該方法は、最高でおよそ５０％のＧｅ濃度の緩和ＳｉＧｅ層を有するＳＧＯＩウェハを準備する工程と、浅いトレンチまたは他の分離手法を用い、ＳＧＯＩウェハ上でＮＭＯＳおよびＰＭＯＳ領域の範囲を定める工程と、ＮＭＯＳ領域を誘電体材料でキャッピングする工程と、およそ５０％〜９０％のＧｅ濃度を有する単結晶ＳｉＧｅシード層を緩和ＳｉＧｅ層上に選択的にエピタキシャル堆積させる工程と、圧縮歪Ｇｅ層をＳｉＧｅシード層上に選択的にエピタキシャル堆積させる工程と、圧縮歪Ｇｅ層にＰＭＯＳデバイスをホスティングする工程とを含む。このＣＭＯＳ回路を作製する方法は、ＳｉＧｅ最上層を圧縮歪Ｇｅ層上に選択的にエピタキシャル堆積させる工程をさらに含み、ＳｉＧｅ最上層が最高およそ１０％のＧｅ濃度になるよう選択されてもよい。
【発明を実施するための最良の形態】
【００１２】
先端ＣＭＯＳ技術への歪Ｇｅの統合において、主流のＳｉＣＭＯＳの標準作製プロセス全般はできる限り維持することが好ましい。本発明は、一般的な先端ＳｉＣＭＯＳ処理の１００をはるかに超える工程の中から数工程のみを変更／付加するようなプロセスに歪Ｇｅを統合するものである。例示的な一実施形態においては、歪ＧｅにホスティングされるＰＭＯＳを含むＣＭＯＳ作製の全体プロセスフローは以下の工程に従う。すなわち、シリコン・オン・インシュレータ（ＳＯＩ）またはシリコン・ゲルマニウム・オン・インシュレータ（ＳＧＯＩ）ウェハから始まり、当業者に公知の標準的な浅いトレンチ分離（ＳＴＩ）プロセスを経て、ＮＭＯＳ領域をマスクでキャッピングし、ＰＭＯＳ領域内のみにＳｉまたはＳｉＧｅアイランドを切り開き、露出したＳｉまたはＳｉＧｅ面の上面にＧｅを選択的に成長させ、ＮＦＥＴ領域上のマスキングキャップを剥離し、その後当業者に公知の標準的なＣＭＯＳ作製工程が続く。また、本発明は、ＣＭＯＳ作製プロセスの枠組み外の新規な工程や構造も教示する。
【００１３】
図１は、デバイス作製に用いられる積層構造の断面略図である。図２は、絶縁分離およびＮＭＯＳ領域とＰＭＯＳ領域の上面略図を示す。代表的な一実施形態では、開始点がＳＯＩまたはＳＧＯＩウェハである。通常Ｓｉである基板１５１は、当業者には公知であるように、その面全体にいわゆる埋め込み酸化物（ＢＯＸ）１５０を有する。ＢＯＸの上面には、最高でおよそ５０％のＧｅ濃度を有する緩和単結晶ＳｉＧｅ層１３０が存在するが、この層が実質的に純粋Ｓｉの場合もあり得る。最初はこの緩和ＳｉＧｅがＢＯＸ１５０上面のブランケット層であるが、図１では、絶縁誘電体１４０が既に付加され緩和ＳｉＧｅ層１３０が分割された処理状態が示されている。例示的な一実施形態における絶縁分離は、いわゆる浅いトレンチ分離（ＳＴＩ）と呼ばれるが、当業者には公知であるように、他の様々な種類のものであってもよい。絶縁分離１４０は、ＮＭＯＳデバイス２２０に指定された領域からＰＭＯＳデバイス２１０に指定された領域を分離する、すなわち、それぞれの範囲を定める。好ましくは、本発明に導入される歪Ｇｅ層は、ＰＭＯＳ領域２１０内のＰＭＯＳデバイスのために使用される。ＮＭＯＳ領域は当業者に公知の方法で処理されるが、場合によっては材料層１９０が緩和ＳｉＧｅ１３０を覆っている状態で処理される。層１９０はプロセスのこの段階では存在すらない、あるいは実装されることすらない可能性もあるため、ＮＭＯＳ領域内の１層または複数層の材料層１９０は単に記号化されたものとして図示されている。本発明は、ＮＦＥＴ領域およびデバイスの処理において公知の方法を使用する。図に示すこの段階では、ＮＭＯＳ領域はマスク１６０で被覆されている。マスク１６０は、好ましくは、当業者に公知のＳｉＯ２、窒化物、あるいはその他の誘電体である。
【００１４】
ＰＭＯＳまたはＰ−ＭＯＤＦＥＴ等、Ｇｅ正孔伝導型デバイス用の層導入は、およそ５０％〜９０％のＧｅ濃度を有する単結晶ＳｉＧｅシード層１０１を、緩和ＳｉＧｅ層１３０の上にエピタキシャル堆積させることから始まる。好ましくは、ＳｉＧｅシード層１０１のエピタキシャル成長はおよそ７０％のＧｅ濃度前後で選択的に行われる。堆積における選択は、ＳＴＩ誘電体１４０等の誘電体材料やＮＭＯＳマスク１６０に対してなされる。このＳｉＧｅシード層１０１におけるＧｅ濃度は必ずしも均一ではなく、個々の実施形態の要求に応じて多種多様なＧｅ濃度勾配を有する可能性がある。不均一な濃度は、通常、材料品質を改善する目的を果たす。このＳｉＧｅシード層１０１の好ましい厚さ範囲はおよそ０．３ｎｍ〜３ｎｍである。このＳｉＧｅシード層１０１を選択する理由の一部は、ＳＧＯＩウェハの緩和ＳｉＧｅ１３０の表面品質を改善することにある。ＳｉＧｅシード層の比較的高いＧｅ濃度は、圧縮歪デバイス品質のＧｅ層１００の導入を可能にする特徴である。
【００１５】
圧縮歪単結晶Ｇｅ層１００は、ＳｉＧｅシード層１０１上を覆うようにエピタキシャル堆積される。好ましくは、圧縮歪Ｇｅ層１００のエピタキシャル成長が選択的に行われる。堆積における選択は、ＳＴＩ誘電体１４０等の誘電体材料やＮＭＯＳマスク１６０に対してなされる。この圧縮歪Ｇｅ層１００の好ましい厚さ範囲はおよそ５ｎｍ〜２０ｎｍである。Ｇｅの緩和格子定数がＳｉＧｅの緩和格子定数より大きいため、Ｇｅ層１００は圧縮歪を生じ、それら層を貫くエピタキシャル関係によって、Ｇｅ層１００の結晶格子は、Ｇｅより小さい緩和格子定数を有する下層との関係に従ったものとなる。圧縮歪Ｇｅ層１００は、ＰＭＯＳなどの正孔型伝導デバイスのホスティング（hosting）層である。ある材料や層にデバイスをホスティングする（hosting）という用語は、たとえば、ＭＯＳデバイスのチャネル等、キャリア特性に主として敏感なデバイスの重要な部分がその材料や層内に存在しており、その材料や層から構成されると共に、その材料や層内に収容されていることを意味する。
【００１６】
表面チャネル型ＰＭＯＳデバイスが選択される場合、材料の堆積が圧縮歪Ｇｅ層１００の堆積で終了する場合もある。しかしながら、ｐ−チャネルの界面品質を好適に向上させるだけでなく、埋め込みチャネル型ＰＭＯＳを有する場合には、単結晶ＳｉＧｅ最上層１２０がエピタキシャル堆積されて圧縮歪Ｇｅ層１００を被覆する。ＳｉＧｅ最上層１２０は最高でおよそ１０％のＧｅ濃度を有する。例示的な一実施形態では、このＳｉＧｅ最上層１２０は実質的に純粋Ｓｉであり、この場合、厚さはおよそ０．３ｎｍ〜１０ｎｍが好ましい。また、ＳｉＧｅ最上層１２０のエピタキシャル成長が選択的に行われるのが好ましい。堆積における選択は、ＳＴＩ誘電体１４０等の誘電体材料やＮＭＯＳマスク１６０に対してなされる。ＳｉＧｅ最上層１２０か圧縮歪Ｇｅ層１００のいずれかが最後に堆積される層であり、この積層構造は境界が明瞭な上面１２１を有する。処理を容易にするため、この上面１２１が分離誘電体の上面１４１と同一平面にあることが好ましい。しかし、こうした共平面性が欠けていたとしても制限要因にはならない。
【００１７】
選択された範囲のＰＭＯＳ領域内で埋め込みＧｅチャネルヘテロ構造を局所的に形成または成長させるには、選択的ＣＶＤ成長プロセスの使用が必要となるため、デバイス層の成長は、Ｓｉ０２、Ｓｉ3Ｎ４、ＳｉＯＮ等、既知の誘電体材料に対して選択的である。Ｓｉ、ＳｉＧｅ、およびＧｅ膜に対して一般的、あるいは利用可能な選択的成長プロセスは、当業者には公知であるＲＴ−ＣＶＤ、ＵＨＶ−ＣＶＤ、ＬＰ−ＣＶＤ、ＡＰ−ＣＶＤ等、種々の成長技法から得られる。超高真空化学気相蒸着（ＵＨＶ−ＣＶＤ）の好ましい選択的成長プロセスにおいては、ＳｉＧｅシード層１０１および圧縮歪Ｇｅ層の成長温度が２５０℃〜３５０℃の範囲である。
【００１８】
エピタキシャル層を成長させるＵＨＶ−ＣＶＤ技法の詳細については、本明細書の譲受人に譲渡され参照として本明細書に組み込まれる、１９９３年１１月９日に発行されたS. Akbar他に対する米国特許第５，２５９，９１８号“Heteroepitaxial Growth of Germanium onSilicon by UHV/CVD”に説明されている。さらに多くのＵＨＶ−ＣＶＤ成長技法について、本明細書の譲受人に譲渡され参照として本明細書に組み込まれる、２００３年２月２６日に発行されたJ. O. Chu他に対する米国特許第６，３５０，９９３号（Ｂ１)“HeteroepitaxialGrowth of Germanium on Silicon by UHV/CVD”に説明されている。ＳｉＧｅシード層１０１、圧縮歪Ｇｅ層１００、およびＳｉＧｅ最上層１２０の積層構造のエピタキシャル堆積は、超高真空圧の一貫性を保って、すなわち、エピタキシャル堆積に先立つ約１０−９Torrの範囲において行われる。特に、ホットウォール等温ＣＶＤ装置を利用することにより、シラン（ＳｉＨ４）またはゲルマン（ＧｅＨ４）原料ガス等、シリコンおよび／またはゲルマニウム前駆物質の実質非均質な気相熱分解が、１秒未満の滞留時間中、好ましい成長プロセスが操作される選択温度および圧力状況内で起こる。通常、予めパターン化された１回処理分のＳＧＯＩウェハがＵＨＶ−ＣＶＤリアクタにロードされ、３００℃〜４８０℃の温度範囲で加熱される。成長圧力は、通常１〜５ ｍｍ Ｔｏｒｒの範囲である。代表的な一実施形態のＳｉＧｅシード層１０１は、流量２５ｓｃｃｍのＳｉＨ４と流量９５ｓｃｃｍのＧｅＨ４の組み合わせを用いてＳＧＯＩ領域を覆うように成長する。そして、圧縮歪Ｇｅ層１００を成長させるために、成長温度は３００℃近くに下げられ、ＧｅＨ４が５０ｓｃｃｍの流量で供給される。そして、層１００の完成後、成長温度を上昇させ、ＳｉＨ４が３０ｓｃｃｍの流量で供給されると共にＧｅＨ４が０〜１５ｓｃｃｍの流量で供給され、圧縮歪Ｇｅ層１００を覆うように薄いＳｉＧｅ最上層１２０が形成される。例示的な一実施形態の薄い最上層１２０は実質純粋Ｓｉである。
【００１９】
必ずとは言えないが、通常、当業者には公知なように、選択的ＣＶＤ成長技法では、ＨＣｌ、Ｃｌ２、ＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２等の塩素ベースの前駆体またはガス源が追加投入され、それによって、標準的なマスキング材料上の膜成長をなくして選択的成長が促される。
【００２０】
図３は、圧縮歪Ｇｅ層１００にホスティングされる埋め込みチャネル型ＰＭＯＳデバイスの断面略図を示す。図１の積層構造の構築に続き、デバイス作製は当業者に公知の工程をたどる。そして、ある時点で、ソース／ドレイン接合部３８０が作成される。図に示されるソース／ドレイン３８０は下方に延び、ＢＯＸ層１５０に接しているが、これは一説明図にすぎず、例示的な一実施形態においては、ソース／ドレイン３８０が下方に伸びてＢＯＸ層の界面１５０内に達していても、達していなくてもよく、あるいは、ＢＯＸ層１５０を貫通していたとしてもよい。プロセスの別の時点では、ゲート絶縁体３１０が必要とされる。好ましいゲート絶縁体は、通常プラズマ低温プロセスによって堆積される酸化物、ならびに、ＨｆＯ２、ＨｆＳｉＯ、あるいはその他当業者には公知材料等のいわゆるｈｉｇｈ−Ｋ（高誘電率）材料を含むが、それらに限定されるものではない。同様に、当業者に公知の様々な材料をゲート３９０に用いることができる。デバイスのさらなる作製段階、例えばゲート絶縁体３１０の処理中など、Ｓｉ／ＳｉＧｅ最上層１２０の材料から消費してもよいし、消費しなくてもよい。説明のため、本図では、層１２０がわずかに消費（破壊）された状態が概略的に示されている。そして正孔は、ＳｉまたはＳｉＧｅ最上層１２０との境界面である圧縮歪Ｇｅ層１００の上面３０１上のチャネル内で伝導される。チャネルは、ここでは、ＧｅおよびＳｉ間の公知のバンドギャップアライメントによって形成される。
【００２１】
図４は、圧縮歪Ｇｅ層にホスティングされた埋め込みチャネル型ＰＭＯＳデバイスについて、移動度の測定値を反転電荷の関数としたプロット図を示す。ここに開示されたデバイスの最大正孔移動度は、比較のために示されたＳｉのユニバーサル正孔移動度の６倍を超えている。
【００２２】
図５は、圧縮歪Ｇｅ層にホスティングされた埋め込みチャネル型ＰＭＯＳデバイスについて、トランスコンダクタンスの測定値のプロット図を示す。表示された特性は、堆積酸化物のゲート絶縁体を備えるデバイスからのものである。図示のように、開示されたデバイスのトランスコンダクタンスは、Ｓｉデバイスのトランスコンダクタンス対し２倍を超えて向上する。
【００２３】
図６は、圧縮歪Ｇｅ層にホスティングされた埋め込みチャネル型ＰＭＯＳデバイスについて測定した導電プロット図を示す。ｈｉｇｈ−Ｋを有する埋め込みチャネル型ＰＭＯＳ、具体的にはＨｆＯ２ゲート絶縁体の閾値下の導電特性が、低ドレイン電圧と高ドレイン電圧について示されている。また、同じＨｆＯ２をゲート絶縁体として備えるＳｉ対照デバイスが比較のために示されている。ここで、ｓ−Ｇｅ（歪Ｇｅ）デバイスは、駆動電流において２倍を超える向上を示している。
【００２４】
上記教示の観点から、本発明に対して数々の変更および変形が可能であることは当業者にとって明らかである。本発明の範囲は「請求の範囲」によって定義されるものである。
【図面の簡単な説明】
【００２５】
【図１】デバイス作製に用いられる積層構造の断面略図である。
【図２】絶縁分離およびＮＭＯＳ領域とＰＭＯＳ領域の上面略図である。
【図３】圧縮歪Ｇｅ層にホスティングされた埋め込みチャネル型ＰＭＯＳデバイスの断面略図である。
【図４】圧縮歪Ｇｅ層にホスティングされた埋め込みチャネルＰＭＯＳデバイスについての移動度測定値のプロット図である。
【図５】圧縮歪Ｇｅ層にホスティングされた埋め込みチャネルＰＭＯＳデバイスについてのトランスコンダクタンス測定値のプロット図である。
【図６】圧縮歪Ｇｅ層にホスティングされた埋め込みチャネルＰＭＯＳデバイスについての測定導電プロット図である。
【図１】
2008504678.tif 000003
【図２】
2008504678.tif 000004
【図３】
2008504678.tif 000005
【図４】
2008504678.tif 000006
【図５】
2008504678.tif 000007
【図６】
2008504678.tif 000008
【国際調査報告】
2008504678.tif 000009