(57)【要約】  LDMOSトランジスタ(10)は、LDMOSトランジスタのドープ処理された領域の中心に挿入されたショットキーダイオード(28,16)を有している。典型的なLDMOSトランジスタは、中央にドリフト領域(16)を有している。この場合、ショットキーダイオード(28,16)は、このドリフト領域(16)の中心に挿入されており、ショットキーダイオード(28,16)をソース(22)からドレイン(24)に順方向に接続する効果があるので、ドレイン電圧がPN接合の閾値よりも低い電圧にクランプされ、PN接合(16,12)に順方向のバイアスが掛かるのを防ぐ。代替策は、ショットキーダイオード(60,44)を、ソース(54)が形成されているウェル(48)に挿入することであり、ウェルはLDMOSトランジスタの周縁部に在る。その様な場合、ショットキーダイオード(60,44)は、異なる様式に形成されるが、それでもなおソース(54)からドレイン(56)へと順方向に接続され、所望の電圧クランプをドレイン(56)に実現している。【選択図】          図１
2008504680.tif 000002
【特許請求の範囲】
【請求項１】
デバイス構造において、
半導体領域を有する基板と、
トランジスタに基づく機能を実行するための実質的に連続しているドープ処理された領域を有する前記半導体領域内のＬＤＭＯＳトランジスタ構造であって、前記実質的に連続しているドープ処理された領域は、前記実質的に連続しているドープ処理された領域よりも強くドープ処理され且つ浅くなっており、前記実質的に連続しているドープ処理された領域と同じ導電性型式である第１のドープ処理された領域を有している、ＬＤＭＯＳトランジスタ構造と、
前記実質的に連続しているドープ処理された領域によって実質的に取り囲まれているショットキーダイオードと、を備えているデバイス構造。
【請求項２】
前記実質的に連続しているドープ処理された領域はドレインとして機能する、請求項１に記載のデバイス構造。
【請求項３】
前記半導体領域は第１導電性型式のバックグラウンドドーピングを有しており、前記ショットキーダイオードは、
前記基板の表面上のシリサイド領域と、
前記半導体領域内にあり、前記シリサイド領域と接触しており、前記第１導電性型式であり、前記半導体領域より濃度が高い第２のドープ処理された領域と、を備えている、請求項１に記載のデバイス構造。
【請求項４】
前記ＬＤＭＯＳトランジスタ構造は、
前記第１のドープ処理された領域に隣接しており、前記実質的に連続しているドープ処理された領域の縁部から間隔を空けて配置されている、前記実質的に連続しているドープ処理された領域内の分離領域と、
第３のドープ処理された領域であって、前記第３のドープ処理された領域と前記実質的に連続しているドープ処理された領域との間に空間ができるように、前記実質的に連続しているドープ処理された領域から間隔を空けて配置されている、前記半導体領域と同じ導電性型式の第３のドープ処理された領域と、
前記第３のドープ処理された領域の一部分、前記空間、前記実質的に連続しているドープ処理された領域の一部分、及び前記分離領域の一部分に重なっているゲート構造と、を備えている、請求項３に記載のデバイス構造。
【請求項５】
前記半導体領域の導電性型式はＰ型である、請求項４に記載のデバイス構造。
【請求項６】
前記第３のドープ処理された領域は、更に、ソース接点である前記半導体領域より高いドーピング濃度を有する、前記第１導電性型式の第４のドープ処理された領域を有していることを特徴とする、請求項４に記載のデバイス構造。
【請求項７】
前記第３のドープ処理された領域は、更に、前記空間から離れており、前記空間と前記第４のドープ処理された領域との間に配置されている、第５のドープ処理された領域を有していることを特徴とする、請求項６に記載のデバイス構造。
【請求項８】
前記ショットキーダイオードは、
前記半導体領域の表面上のシリサイド領域と、
前記シリサイド領域の下に在り、前記実質的に連続しているドープ処理された領域によって実質的に取り囲まれている、前記半導体領域の一部分と、を備えている、請求項１に記載のデバイス構造。
【請求項９】
前記ＬＤＭＯＳトランジスタ構造は、更に、
前記実質的に連続しているドープ処理された領域から間隔を空けて配置されている分離領域と、
前記分離領域に隣接しているドレイン接点領域であって、前記分離領域は、前記ドレイン接点領域と前記実質的に連続しているドープ処理された領域との間に在る、ドレイン接点領域と、
前記実質的に連続しているドープ処理された領域の一部分と、前記分離領域の一部分とに重なっているゲート構造と、を備えている、請求項８に記載のデバイス構造。
【請求項１０】
前記半導体領域は、前記第１導電性型式であり、
前記実質的に連続しているドープ処理された領域は、前記実質的に連続しているドープ処理された領域より高いドーピング濃度を有する前記第２導電性型式の第２のドープ処理された領域を有している、請求項９に記載のデバイス構造。
【請求項１１】
前記実質的に連続しているドープ処理された領域は、更に、前記第１導電性型式の第３のドープ処理された領域を有しており、前記第３のドープ処理された領域は、前記第２のドープ処理された領域と前記分離領域との間に在ることを特徴とする、請求項１０に記載のデバイス構造。
【請求項１２】
トランジスタと、ショットキーダイオードとを備えているデバイス構造において、
半導体領域を有する基板と、
前記半導体領域に重なっている前記トランジスタのゲート構造と、
前記半導体領域内及びその表面に形成されている第１導電性型式である前記半導体領域の表面にある第１のドープ処理された領域であって、前記第１のドープ処理された領域の一部分は、前記ゲート構造の一部分の下に在る、第１のドープ処理された領域と、
前記第１のドープ処理された領域と隣接している前記半導体領域内及びその表面にあるショットキー領域を備えている第１ショットキー端子と、
前記ショットキー領域上の金属を備えている第２ショットキー端子と、を有することを特徴とするデバイス構造。
【請求項１３】
前記ショットキー領域は、前記第１のドープ処理された領域と連続している、請求項１２に記載のデバイス構造。
【請求項１４】
前記第１のドープ処理された領域は、前記トランジスタのドレイン接点を含んでいる、請求項１３に記載のデバイス構造。
【請求項１５】
前記第１のドープ処理された領域は、前記トランジスタのソース接点を含んでいる、請求項１３に記載のデバイス構造。
【請求項１６】
前記トランジスタはＬＤＭＯＳトランジスタである、請求項１３に記載のデバイス構造。
【請求項１７】
更に、前記第１のドープ処理された領域から空間を空けて配置されている分離領域を有しており、前記ゲート構造は、前記分離領域の一部分に重なるように前記第１のドープ処理された領域から伸張していることを特徴とする、請求項１３に記載のデバイス構造。
【請求項１８】
更に、前記分離領域に隣接するドレイン接点を有していることを特徴とする、請求項１７に記載のデバイス構造。
【請求項１９】
前記第１のドープ処理された領域内に形成されている前記第１導電性型式の第２のドープ処理された領域であって、前記第１のドープ処理された領域より強くドープ処理されている第２のドープ処理された領域と、
前記分離領域と前記第２のドープ処理された領域との間の前記第１のドープ処理された領域内に形成されている前記第２導電性型式の第３のドープ処理された領域と、を有していることを特徴とする、請求項１８に記載のデバイス構造。
【請求項２０】
更に、前記第１のドープ処理された領域から間隔を空けて配置されている前記第２導電性型式の第２のドープ処理された領域を有しており、前記第２のドープ処理された領域の一部分は前記ゲート構造の下にあることを特徴とする、請求項１３に記載のデバイス構造。
【請求項２１】
前記第１のドープ処理された領域は、更に、前記ゲート構造の下にある部分を有する分離領域を有していることを特徴とする、請求項２０に記載のデバイス構造。
【請求項２２】
前記第２のドープ処理された領域は、更に、
前記第２のドープ処理された領域より高いドーピング濃度を有する前記第２導電性型式の第３のドープ処理された領域と、
前記分離領域と前記第３のドープ処理された領域との間の前記第１導電性型式の第４のドープ処理された領域と、を有していることを特徴とする、請求項２１に記載のデバイス構造。
【請求項２３】
ショットキーダイオードに連結されているＬＤＭＯＳトランジスタを形成しているデバイス構造を形成する方法において、
半導体領域を有する基板を提供する段階と、
前記半導体領域に重なる前記ＬＤＭＯＳトランジスタのゲート構造を形成する段階と、
前記半導体内及びその表面に形成されている第１導電性型式の前記半導体領域の表面に第１のドープ処理された領域を形成する段階であって、前記第１のドープ処理された領域の一部分は、前記ゲート構造の一部分の下に在る、第１のドープ処理された領域を形成する段階と、
前記第１のドープ処理された領域と隣接している前記半導体領域の中とその表面にショットキー領域を備えた第１ショットキー端子を形成する段階と、
前記ショットキー領域上の金属を備えている第２ショットキー端子を形成する段階と、から成ることを特徴とする方法。
【請求項２４】
前記ショットキー領域は、更に、前記第１のドープ処理された領域と連続していることを特徴とする、請求項２３に記載のデバイス構造。
【請求項２５】
前記第１のドープ処理された領域内にドレイン接点を形成する段階を更に含んでいる、請求項２４に記載のデバイス構造。
【請求項２６】
前記第１のドープ処理された領域内にソース接点を形成する段階を更に含んでいる、請求項２４に記載のデバイス構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＤＭＯＳトランジスタに、より具体的には、電流電極へ負の電圧を印加することに対する防御機能を有するＬＤＭＯＳトランジスタに関する。
【背景技術】
【０００２】
ＬＤＭＯＳトランジスタは、その高い破壊電圧に関係する数多くの有用な用途を有している。用途の中には、自動車環境の様な電子的にノイズの多い環境もある。起こり得るものの１つとして、誘導キックバックとして知られているが、電流を急にオフにすると、回路の誘導特性によって負の電圧が生成されることもある。この負の電圧は、ＰＮ接合に順方向のバイアスを掛け、大量の電流を流しかねない。ＰＮ接合に順方向のバイアスを掛けると、しばしば絶縁状態にならず、寄生バイポーラトランジスタをもたらすことになる。従って、順方向にバイアスを掛けると、このバイポーラトランジスタをオンにして、論理及びアナログ回路を混乱させる区域内に比較的大量の電流を流すことになる。これを緩和する１つの技法は、順方向バイアス電流を集めるＬＤＭＯＳトランジスタの周囲に大きなガードリングを設けることである。そのためには極めて大きな余分な空間が要る。他の解決法も、同様に大量の空間を要することが多い。
【０００３】
従って、ＬＤＭＯＳトランジスタの寸法を過度に大きくすること無く、ＬＤＭＯＳトランジスタに、負の電圧ノイズの発生を防ぐ効果的な防御機能を提供することが必要とされている。
【発明の開示】
【課題を解決するための手段】
【０００４】
【発明を実施するための最良の形態】
【０００５】
本発明を例を挙げて説明するが、本発明は、添付図面に限定するわけではなく、図中、同じ参照番号は同様の要素を示している。
当業者には理解頂けるように、図中の要素は、簡単に分かり易くするために示しているのであり、必ずしも尺度を合わせて描いてはいない。例えば、本発明の実施形態を更に良く理解できるように、図中の要素の幾つかは、他の要素に比べて寸法を誇張している。
【０００６】
或る態様では、ＬＤＭＯＳトランジスタは、ＬＤＭＯＳトランジスタのデバイス構造の中心に挿入されたショットキーダイオードを有している。典型的なＬＤＭＯＳトランジスタは、中心にドリフト領域を有している。この場合、ショットキーダイオードは、このドリフト領域の中心に挿入されており、ショットキーダイオードをソースからドレインに順方向に接続する効果があるので、ドレイン電圧がＰＮ接合の閾値よりも低い電圧にクランプされ、ＰＮ接合に順方向のバイアスが掛かるのを防ぐ。代替策は、ショットキーダイオードを、ソースが形成されているウェルに挿入することであり、ウェルはＬＤＭＯＳトランジスタの周縁部に在る。その様な場合、ショットキーダイオードは、異なる様式に形成されるが、それでもなおソースからドレインへと順方向に接続され、所望の電圧クランプをドレインに実現している。これは、図面と以下の説明を参照すれば、よく理解頂けるであろう。
【０００７】
図１は、ＬＤＭＯＳトランジスタとして有用なデバイス構造１０を示しており、Ｐ−である基板１２と、Ｐにドープ処理されている領域１４と、領域１４から間隔を空けて配置され、Ｎにドープ処理され、ＬＤＭＯＳトランジスタのドリフト領域として機能する領域１６と、領域１６に隣接して、Ｐにドープ処理されている領域１８と、領域１４内でＰ＋にドープ処理されている領域２０と、領域１４内で領域２０と隣接し、Ｎ＋にドープ処理されている領域２２と、領域１６内にあり、酸化物の様な絶縁材料で形成されている分離領域２５と、領域１６内で分離領域２５に隣接し、Ｎ＋にドープ処理されている領域２４と、領域２０と２２の部分の上のコバルトシリサイドから成るシリサイド接点２７と、シリサイド接点２７から間隔を空けて配置されているゲート２６と、ショットキーダイオード２９の正の端子であり、領域１８の上にあるシリサイド端子２８と、を備えている。従来のＬＤＭＯＳ方式では、各領域が、この場合には領域１８である中心を囲んでいる。領域１４、１６、１８は、基板１２内に形成されている。領域２０と２２は、領域１４内に形成されている。分離領域２５と領域２４は、領域１６内に形成されている。ゲート２６は、領域１４の一部分、領域１４と１６の間の空間、領域１６の一部分、及び分離領域２５の一部分の上にある。トランジスタ１０は、或る型式の従来型ＬＤＭＯＳトランジスタであるが、シリサイド端子２８と領域１６で作られたショットキーダイオード２９が追加されている。領域２４は、ドレイン接点と、ショットキーダイオード２９のガードリングの両方として作用する。
【０００８】
ドレイン２４が負の電圧にある状態では、ショットキーダイオード２９は、基板１２がトランジスタ２７のソースである領域２２と短絡している領域２０を通して接地しているので、ドレイン２４で約−０．２ボルトに順方向にバイアスが掛けられることになる。この順方向のバイアスによって、電流は、接点２７から、領域２０と１４及び基板１２を通り、領域１８へ流れ、シリサイド２８から出る。−０．２ボルトで流れているこの電流は、ドレイン２４が、領域１６と基板１２の界面のＰＮ接合に順方向のバイアスを掛けるほどの負の値に達するのを防ぐ。基板１２は、図示していない他の場所では、他のＮ領域と接触している。領域１６と基板１２の間のこの接合に順方向のバイアスが掛かると、ベースエミッター電流が生成されることになり、その結果、基板１２と接触している他のＮ領域から電流が流れることになる。
【０００９】
領域１８とシリサイド２８は、ＬＤＭＯＳトランジスタを作るための通常の工程に容易に組み込むことができる。領域１６の様な領域を形成する際には、マスクが、Ｎ型のインプラントを、次に領域１８によって占有されることになる区域から遮断する。領域２２と２４は、他の領域がマスクされている状態で、インプラントによって形成される。領域１８は、他の領域がマスクされている状態で、インプラントによって形成される。Ｐ領域１４は、Ｐ領域１８より強くドープ処理されるので、これらの領域１４と１８の両方を形成するには、２つ以上のインプラント段階が必要である。領域１６、１８、２４の形成後、領域１８は、領域１８に隣接する領域２４の部分と共にシリサイド化される。その結果、ショットキーダイオード２９は、ＬＤＭＯＳトランジスタのドレインとして機能する領域１６に取り囲まれる。領域１６内に在り、ＬＤＭＯＳトランジスタのドレイン接点として機能する領域２４は、領域１６より遙かに浅く、これもショットキーダイオード２９を取り囲んでいる。
【００１０】
図２は、ＬＤＭＯＳトランジスタとして有用なデバイス構造４０を示しており、Ｐ−である基板４２と、Ｎ型にドープ処理され、ＬＤＭＯＳトランジスタのドリフト領域として機能する領域４４と、Ｐにドープ処理されている領域４６と、領域４６から空間を空けて配置され、Ｐにドープ処理されている領域４８と、酸化物のような絶縁材料で形成されている分離領域５８と、Ｎ＋にドープ処理され、ドレイン接点として機能する領域５６と、Ｐ＋にドープ処理されている領域５０と、Ｐ＋にドープ処理されている領域５２と、領域５２に隣接し、Ｎ＋にドープ処理されている領域５４と、基板４２の表面上に在り、シリサイド端子６０と、領域４６と４８の間にある領域４４の部分とから形成されているショットキーダイオード６５の正の端子として作用するシリサイド端子６０と、シリサイド端子６０から間隔を空けて配置され、ゲート誘電体６４によって基板４２から分離されているゲート６２と、を備えている。領域４６と４８は領域４４内にある。領域５０は領域４６内にある。領域５２と５４は領域４８内にある。領域５０と５２は、ＬＤＭＯＳトランジスタの本体接点として機能し、領域５０と５２がそれぞれ属している領域４６と４８よりも遙かに浅い。領域５４は、ＬＤＭＯＳトランジスタのソースとして機能する。シリサイド端子６０は、領域５０、領域５０に隣接する領域４６の一部分、領域４６と４８の間の部分、領域５２、及び領域５４の一部分の上にある。シリサイド端子６０は、ショットキーダイオード６５の正の端子であるだけでなく、ＬＤＭＯＳトランジスタのソースを領域５２に短絡させ、領域５２は、ゲート６２の下の領域４８内の基板４２の表面にあるチャネルの本体接点として作動する。これは、別の従来型ＬＤＭＯＳ構造であり、デバイス構造１０と同様であるが、ショットキーダイオードが追加されている。
【００１１】
領域４６と４８は、ショットキーダイオード６５に部分的なピンチオフ効果を提供し、その逆バイアス漏洩電流を改善する。ピンチオフは、領域４６と４８を更に深くすると同時に、これらの領域の境界線を極めて垂直に保つことで、更に改善される。当業者には理解頂けるように、実際、図２に示しているＬＤＭＯＳトランジスタと図１に示しているＬＤＭＯＳトランジスタは、それらと同じ多くの他の構造体と並列に連結される。これは、高電圧ドライバとして作動することのできる最終的なＬＤＭＯＳトランジスタを実現するために行われる。図２のデバイス構造４０の場合、領域４６は、裸で機能するトランジスタを実現するために必ずしも必要ではないが、最終的なＬＤＭＯＳトランジスタを提供するには有用であり、デバイス構造４０内に統合されているショットキーダイオード６５の性能を支援するのに有用である。従って、この領域４６は、その意味ではＬＤＭＯＳトランジスタの一部であり、最終的なＬＤＭＯＳを支援するという意味では領域４８と同じ機能を提供するので、４８と同じ領域と考えることができ、領域４８と共にショットキーダイオード６５を実質的に取り囲んでいる。実際、ショットキーダイオード６５が無ければ、それらは同じ領域である。ショットキーダイオード６５が在るので、これらの領域は連続していないが、これらの領域は同じトランジスタ機能を有しており、同じ方法で同時に形成され、それらの間に同じ型式は無く、従って両者は隣接しており、電気的に接続されているので、実質的に連続していると考えることができる。その結果、領域４６と４８は、ＬＤＭＯＳトランジスタの本体として機能し、ショットキーダイオード６５を取り囲む実質的に連続しているドープ処理された領域として一体となって機能する。
【００１２】
ドレイン５６が負の電圧にある状態では、ショットキーダイオード６５は、シリサイド端子６０が接地しているので、ドレイン５６で約−０．２ボルトに順方向にバイアスが掛けられることになる。この順方向のバイアスによって、電流は、シリサイド端子６０から、領域４４を通り、領域５６へ流れる。−０．２ボルトで流れているこの電流は、ドレイン５６が、領域４４と基板４２の界面のＰＮ接合に順方向のバイアスを掛けるほどの負の値に達するのを防ぐ。基板４２は、図示していない他の場所では、他のＮ領域と接触している。領域４４と基板４２の間のこの接合に順方向のバイアスが掛かると、ベースエミッター電流が生成されることになり、その結果、基板４２と接触している他のＮ領域から電流が流れることになる。
【００１３】
付加される処理の複雑さは最小である。ドリフトインプラントは、周知のように、基板４２内に領域４４を形成するために実行される。ＬＤＭＯＳトランジスタが繰り返される領域、領域４６と４８では、これらの領域の間の空間は、領域４６と４８がインプラントされるとき、マスキングされる。この空間は、領域５０、５２、５４、５６が形成されるときもマスキングされる。領域５０と５２は、同時にインプラントされる。領域５４と５６は、同時にインプラントされる。バックグラウンドとして領域４４があるので、領域４６と４８の間の空間は、ショットキーダイオード６５の負の端子として有効である。シリサイドは、領域５２と５４を短絡させるため通常の処理で形成され、領域５２と５４上で実行される。このシリサイド形成を領域４６と４８の間の空間上に伸張させるだけで、ショットキーダイオード６５の正の端子を形成するのは簡単なことである。
【００１４】
この様に、２つの実施形態では、ショットキーダイオードは、ＬＤＭＯＳトランジスタのドレインに負の電圧が掛かるのを防ぐために、ＬＤＭＯＳトランジスタの一部分として組み込まれている。
【００１５】
以上の明細書において、本発明を、特定の実施形態に関連付けて説明してきた。しかしながら、当業者には理解頂けるように、特許請求項の範囲に記載している本発明の範囲から逸脱すること無く、様々な修正及び変更を行うことができる。例えば、シリコンとは異なる他の半導体材料も基板として使用することができる。様々なドープ処理された領域はＰ又はＮの何れかであると述べているが、これらの導電性の型式は、逆にしても同様の結果を実現することができる。ショットキーダイオードに用いられる金属は、コバルトシリサイドとは異なる金属であってもよい。従って、本明細書と図面は、制限を課すのではなく、分かり易くするためのものであると考えるべきであり、その様な修正は、全て、本発明の範囲に含まれるものとする。
【００１６】
具体的な実施形態について、恩典、他の利点、及び問題に対する解決法を述べてきた。しかしながら、恩典、利点、問題に対する解決法、及び、恩典、利点、又は解決法を発現させ又はより顕著なものとする何れの要素も、請求項の何れか又は全ての、決定的な、必要な、又は欠くことのできない特徴又は要素であると解すべきではない。ここで用いている用語「備える」、「備えている」、又はそれらの他の派生語は、非排他的な包含を包括しているので、要素の一覧を備えている工程、方法、物品、又は装置は、それらの要素だけを含んでいるのではなく、明示的に掲示されていないか、又はそのような工程、方法、物品、又は装置に固有の他の要素も含んでいる。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施形態によるＬＤＭＯＳトランジスタの断面である。
【図２】本発明の第２の実施形態によるＬＤＭＯＳトランジスタの断面である。
【図１】
2008504680.tif 000003
【図２】
2008504680.tif 000004
【国際調査報告】
2008504680.tif 000005