(57)【要約】   本発明の装置は、マルチパス信号を受信する受信器と受信マルチパス信号の遅延サンプルを格納するサーチャとを備え、このサーチャが、受信マルチパス信号の遅延サンプルを処理して、受信マルチパス信号の１つ以上のパスを識別する。
2008527911.tif 000002
【特許請求の範囲】
【請求項１】
マルチパス信号を受信する受信器と、
受信マルチパス信号の遅延サンプルを格納するサーチャと、
を備え、
前記サーチャが、前記受信マルチパス信号の遅延サンプルを処理して、前記受信マルチパス信号の１つ以上のパスを識別する、装置。
【請求項２】
請求項１記載の装置であって、ＣＤＭＡに基づく無線ネットワークのユーザ・イクイップメント（ＵＥ）である装置。
【請求項３】
請求項１記載の装置であって、前記サーチャが、
前記受信マルチパス信号のサブチップ遅延サンプルを格納するシフト・レジスタと、
前記受信マルチパス信号の格納された前記サブチップ遅延サンプルの少なくとも一部とスクランブル符号の一部分との相関調査を行い、各々が前記スクランブル符号の同一部分を使用する所定数のデスクランブラと、
ドゥエル・タイムの期間に亘って前記所定数のデスクランブラからの出力値を累積する積分器と、
を備える、装置。
【請求項４】
請求項１記載の装置であって、前記サーチャが、
前記受信マルチパス信号のＪ個のサブチップ遅延サンプルを格納するシフト・レジスタであって、但しＪ＞１である、前記シフト・レジスタと、
１チップ期間に亘って前記Ｊ個のサブチップ遅延サンプルの相関調査を行い、この際、前記Ｊ個のサブチップ遅延サンプルのうちのＮ個のサブチップ遅延サンプルとスクランブル符号の一部分とを一度に相関調査する所定数のデスクランブラであって、但しＮ＞１であり、各々が前記スクランブル符号の同一部分を使用して、前記１チップ期間に亘ってＪ個の出力値を供給する前記所定数のデスクランブラと、
ドゥエル・タイムの期間に亘って前記Ｊ個の出力値の各々を累積する積分器であって、但し前記ドゥエル・タイムの期間が複数のチップ期間を含む、前記積分器と、
を備える、装置。
【請求項５】
請求項４記載の装置であって、前記所定数のデスクランブラが使用する前記スクランブル符号の前記部分によって各チップ期間が変更される、装置。
【請求項６】
請求項１記載の装置であって、前記スクランブル符号を格納し、且つ、前記スクランブル符号の同一部分を供給するメモリを更に備える装置。
【請求項７】
受信機に使用される方法であって、
マルチパス信号を受信するステップと、
受信マルチパス信号の遅延サンプルを格納するステップと、
前記受信マルチパス信号の格納された前記遅延サンプルを処理して前記受信マルチパス信号の１つ以上のパスを識別するステップと、
を含む方法。
【請求項８】
請求項７記載の方法であって、前記受信機がＣＤＭＡに基づく無線ネットワークのユーザ・イクイップメント（ＵＥ）である、方法。
【請求項９】
請求項７記載の方法であって、前記格納するステップが前記受信マルチパス信号のサブチップ遅延サンプルを格納する、方法。
【請求項１０】
請求項９記載の方法であって、前記識別するステップが、
前記受信マルチパス信号の格納された前記サブチップ遅延サンプルの少なくとも一部とスクランブル符号の一部分との相関調査を行い、その際、前記相関調査の各々が前記スクランブル符号の同一部分を使用する相関調査ステップと、
前記相関調査ステップによって得られた各出力値をドゥエル・タイムの期間に亘って累積するステップと、
を含む、方法。
【請求項１１】
請求項７記載の方法であって、前記格納するステップが前記受信マルチパス信号のＪ個のサブチップ遅延サンプルを格納する、但しＪ＞１である、方法。
【請求項１２】
請求項１１記載の方法であって、前記識別するステップが、
１チップ期間に亘って前記Ｊ個のサブチップ遅延サンプルの相関調査を行い、この際、前記Ｊ個のサブチップ遅延サンプルのうちのＮ個のサブチップ遅延サンプルとスクランブル符号の一部分とを一度に相関調査し、但しＮ＞１であり、前記相関調査の各々が前記スクランブル符号の同一部分を使用する相関調査ステップと、
前記相関調査ステップによって得られたＪ個の出力値を前記１チップ期間に亘って供給するステップと、
ドゥエル・タイムの期間に亘って前記Ｊ個の出力値の各々を累積し、但し前記ドゥエル・タイムの期間が複数のチップ期間を含む累積ステップと、
を含む、方法。
【請求項１３】
請求項１２記載の方法であって、前記スクランブル符号の前記部分によって各チップ期間が変更される、方法。
【請求項１４】
請求項７記載の方法であって、メモリにスクランブル符号を格納し、前記スクランブル符号の同一部分を供給するステップを更に備える方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、符号分割多元接続（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ：ＣＤＭＡ）に使用される受信機の構造とスペクトラム拡散無線ネットワークとに関する。
【０００２】
ＣＤＭＡは、所謂第２世代（２Ｇ）及び第３世代（３Ｇ）の無線通信に使用される数種のプロトコルの任意のものをいう。ＣＤＭＡは、多重化技術の一方式であり、多数の信号（チャンネル）を一つの物理的伝送チャンネルに入れることにより帯域幅を最適化できる。それらの信号の送信時には、同一周波数帯域を使用するが、各信号についてそれぞれ異なる拡散符号を使用することにより各信号を相互に区別化する。それらの拡散符号は互いに直交している。この特性により個々の信号を送信機（例えば、基地局）から同時に送信できる。ＣＤＭＡ受信機は、受信した個々の信号を、所与の拡散符号との相互関係（以下、相関という）を調査することによって、区別できる。同様に、スクランブル符号を使用して相異なる基地局を相互に区別化している。詳しくは、各基地局は、それぞれ個別のスクランブル符号を使用して送信信号全てをスクランブルしている。スクランブル符号の各々は、１つの無線フレーム（３８４００チップ）をカバーし、３８４００個のチップ値を備えている。このように、拡散符号によって個々の信号を相互に区別できる一方、スクランブル符号によって相異なる基地局の信号を相互に区別できる。
【０００３】
実際には、送信信号の複数の遅延バージョンがＣＤＭＡ受信機（例えば、セルラー・ハンドセット）に届く。例えば、送信信号の或るバージョンは、基地局からの直接経路を経てＣＤＭＡ受信機に届く一方、その送信信号の別のバージョンは、建物に反射された後にＣＤＭＡ受信機に届くため、前者よりも遅れてＣＤＭＡ受信機に届く場合がある。従って、受信信号は、マルチパス信号と呼ばれ、送信信号の複数の遅延バージョンが含まれており、送信信号の各バージョンはパスと呼ばれている。
【０００４】
ＣＤＭＡ受信機は、復号時に、受信マルチパス信号を処理して、それに含まれている様々なパスを識別する。この機能は、一般的に、「サーチャ」と呼ばれるシステム・ブロック或いは論理ブロックが担っている。サーチャは、受信サンプルと、ＣＤＭＡ受信機が受信マルチパス信号から事前に特定しているスクランブル符号の様々なオフセットとの相関を調査することによって、マルチパス信号の個々のパスを識別する。特に、相関調査を行う相関器、即ち、プロセッサは、スペクトラム拡散信号を復調し、及び／又は、基準信号と入来信号との類似性を測定する。この相関調査は、スクランブル符号の対応する部分について１２８チップ、２５６チップ或いは５１２チップ等の所与のドゥエル・タイム期間で行われる。サーチャは、相関調査に使用されるスクランブル符号部分のオフセットを調節することによって、相異なる時間遅延で相関調査を行い、有効なパスが存在する個々の遅延を特定する。
【０００５】
サーチャは、相異なる時間遅延での相関調査の出力のベクトルであるプロファイルを生成する。このプロファイルを検査して、様々なパスが存在する、マルチパス信号の各遅延を特定する。この情報は、ＣＤＭＡ受信機のレイク（ＲＡＫＥ）受信器部に送ることが出来る。レイク受信器は、数個の「フィンガ」と呼ばれるベースバンド相関器を用いて、特定された各遅延に応じてマルチパス信号の数個のパスを個々に処理する。何れの場合でも、レイク受信器の個々の出力は合成されて、通信の信頼度と効率性が高められる。
【０００６】
サーチャは、一般的に、ＣＤＭＡ受信機内では規模が最大級であるブロックのうちの１つであり、ハードウェアの設計と消費電力との観点では非効率的である。この理由の１つとして、従来のサーチャは、ハードウェアで実施される複数の線形フィードバック・シフト・レジスタ（ＬＦＳＲ）を使用してスクランブル符号の相異なるオフセットを生成する。詳しくは、ＬＦＳＲは、動的に即ち「オン・ザ・フライ」で、新たなスクランブル符号チップ値がチップ毎にドゥエル・タイムで生成されるようにして、スクランブル符号の一部分を生成する。また、ＣＤＭＡ受信機は、１つのパスを抽出するのに１つのフィンガを必要とする。従って、各々のフィンガは、スクランブル符号の個別の位相／遅延で動作するので、それぞれ１つのＬＦＳＲを必要とする。
【０００７】
更に、従来のサーチャ構造については、その他の非効率的なものがある。例えば、一般的に、一連のマルチプレクサを用いてサーチャ構造内の種々のデスクランブラの出力レジスタの各々にアクセスしているが、この構成は、ハードウェアの動作速度全体を低減する非効率的な実施状況に至ることが多い。更に、従来の設計は複数のデスクランブラを用いて同時に複数の受信信号を処理できるが、そのような構成は、チップ毎に複数の値を生成するものではない。
【０００８】
上述の各欠点を解消する、ＣＤＭＡ受信機に使用されるサーチャ用のハードウェア効率の良い構造を設計できれば有利である。
【発明の開示】
【０００９】
(発明の概要)
本発明の原理に従う装置は、マルチパス信号を受信する受信器と受信マルチパス信号の遅延サンプルを格納するサーチャとを備え、このサーチャが、受信マルチパス信号の遅延サンプルを処理して、受信マルチパス信号の１つ以上のパスを識別する。
【００１０】
本発明の一実施形態に於いて、サーチャは、受信マルチパス信号のサブチップ・サンプルを格納するシフト・レジスタと、所定数のデスクランブラと、スクランブル符号を格納するメモリと、積分器とを備えている。各々のデスクランブラは、格納されたスクランブル符号を用いて、格納されたサブチップ・サンプルの少なくとも一部を処理して出力値を送出する。積分器は各々のデスクランブラからの出力値を累積し、この累積された出力値は、受信マルチパス信号内の各パスの識別に使用される。
【００１１】
本発明の別の一実施形態に於いて、受信機が、受信マルチパス信号の各パスを識別する方法を実施し、この方法は、受信マルチパス信号の遅延サンプルを格納するステップと、受信マルチパス信号の格納された遅延サンプルを処理して受信マルチパス信号の各パスを識別するステップとを含む。
【００１２】
以下、本発明の推奨実施形態を、添付図を参照しながら、更に詳細に説明する。
【発明を実施するための最良の形態】
【００１３】
本発明の構成以外についての図示の各要素は周知であり、従って、その詳細な説明は行わない。また、ＵＭＴＳに基づく無線通信システムも周知である仮定して、その詳細な説明は行わない。例えば、本発明の構想ではない、スペクトラム拡散についての送受信、セル（基地局）、ユーザ・イクイップメント（ＵＥ）、ダウンリンク・チャンネル、アップリンク・チャンネル、一般的なサーチャ、合成器、レイク受信器等は、周知であり、これらの説明は行わない。更に、本発明の構想は、通常のプログラミング技術を用いて実施できるが、それらの技術についても、同様に周知であり、説明しない。尚、各図面に於いて同じ番号は、同じ又は同様の要素を表わす。
【００１４】
本発明は、無線システムの受信機に使用されるサーチャに関する方法とシステムを提供する。本発明では、マルチパス信号内の各パスを識別するために、数個のＬＦＳＲを用いて複数の並列デスクランブラの各々が使用するスクランブル符号オフセットを変化させるのではなく、相異なる時点でのマルチパス信号の各サンプルを格納する。所与の１スパン分のチップについて、相異なる時点を表すこれらの各サンプルは、同一のオフセットを有するスクランブル符号を用いて処理される。同一のスクランブル符号及びオフセットを並列デスクランブラの各々に供給するので、１個の事前生成スクランブル符号をメモリに格納すれば良い。これにより、専用ハードウェアがデスクランブラの各々について個別の動的なスクランブル符号を生成する必要性が無くなる。
【００１５】
図１は、本発明の構成に従う装置１００の一実施例を示す概略図である。図１に示すように、装置１００には、Ａ／Ｄ変換器１０５と整合フィルタ１１０とによって代表される受信セクション（即ち、受信器）が含まれている。Ａ／Ｄ変換器１０５は、受信アナログ信号をそれに対応するデジタル信号に変換する。その結果得られたデジタル信号は整合フィルタ１１０に供給される。
【００１６】
次に、フィルタ処理された信号は、タップ付き遅延線１１５に供給される。このタップ付き遅延線１１５は、受信マルチパス信号の各サンプルを受信して、その受信マルチパス信号の相異なる遅延バージョンを供給する。タップ付き遅延線１１５のタップと呼ばれる各出力から、各サンプルが、セル・サーチ・システム１２０、サーチャ１２５、及び、フィンガ１３０Ａ乃至１３０Ｎの各々のフィンガに供給される。タップ付き遅延線１１５は、分解能の観点でサブチップを提供できる。各タップは、受信マルチパス信号の異なる遅延バージョンについて、サンプルを供給する。
【００１７】
セル・サーチ・システム１２０に供給された信号には、タイミング情報が含まれている。更に詳しくは、当該信号には、合成同期チャンネル（ＳＣＨ）と共通パイロット・チャンネル（ＣＰＩＣＨ）が含まれている。セル・サーチ・システム１２０は、供給された信号によりタイミング情報を特定する。更に詳しくは、セル・サーチ・システム１２０は、スロット同期化、フレーム同期化、及び、スクランブル符号の特定等の動作を行う。
【００１８】
スクランブル符号発生器１３５が、サーチャ１２５及びフィンガ１３０Ａ乃至１３０Ｎが必要とするスクランブル符号を供給する。一実施例では、スクランブル符号発生器１３５はメモリとすることが出来、ここに、セル・サーチ・システム１２０が特定したスクランブル符号を格納できる。スクランブル符号は、一般的に、無線フレームの長さである。この例では、スクランブル符号は、１つの無線フレーム（３８４００チップ）をカバーし、３８４００個のチップ値を含む（尚、各々のスクランブル符号チップ値には、同相（Ｉ）成分と直交（Ｑ）成分が含まれている）。例として、スクランブル符号メモリは、チップ単位のメモリであり、スクランブル符号の全期間（例えば、ＵＭＴＳフレームは３８４００チップに及ぶ）を格納する。従って、この例では、セル・サーチ・システム１２０によって特定されるスクランブル符号値を格納するのに要するメモリ量は、３８４００×２ビットに等しい。これは図２に例示されており、図２はスクランブル符号発生器１３５の一例を示している。このスクランブル符号発生器１３５には３８４００個のメモリ領域１３１が含まれており、各々のメモリ領域にはスクランブル符号値のＩ値及びＱ値が格納される。簡単なインデックス、即ち、ポインタによって、必要なオフセットがスクランブル符号値に与えられて、各フィンガが必要とするスクランブル符号部分が得られる。例えば、インデックス１３３が、例えばサーチャ１２５が使用するスクランブル符号チップ値の特定部分をポイントする。従って、別のスクランブル符号チップ値が必要な場合、当該フィンガ用のインデックス値が単純に変更されて、別のスクランブル符号チップ値がポイントされる。
【００１９】
本発明の原理に従えば、サーチャ１２５は、スクランブル符号発生器１３５から得られたスクランブル符号を用いて、マルチパス信号の相関調査を行い、マルチパス信号内の様々なパスのプロファイルを得え、それらのパスの所在を特定する。これらの点について、以下に詳しく説明する。
【００２０】
当業者に周知であり、且つ、本発明の構想外であるフィンガ１３０Ａ乃至１３０Ｎの各々は、サーチャ１２５が特定したマルチパス信号の相異なるパスに割り当てることが出来る。フィンガ１３０Ａ乃至１３０Ｎは、拡散符号発生器１４０が供給する拡散符号を用いて、様々なパスを更に処理する。最大比合成器１４５が、ＣＰＩＣＨ信号を用いて、フィンガ１３０Ａ乃至１３０Ｎの各々からの個々のマルチパス信号を位相整合させる。最大比合成器１４５は、構造的に合成された信号を生成して、プロセッサ・インターフェイス１５０に供給する。
【００２１】
プロセッサ（図示せず）を設けて、プロセッサ・インターフェイス１５０を介して、装置１００の種々の構成要素間の通信を容易にすることが出来る。従って、例えば、フィンガ１３０Ａ乃至１３０Ｎを、サーチャ１２５が特定した受信マルチパス信号の相異なるパスに割り当てることが出来る。
【００２２】
図３は、本発明の構成に従う、図１の受信機に使用されるサーチャ１２５の一実施形態を示す概略図である。一実施形態に於いて、サーチャ１２５は、ハードウェア構造とは無関係なプログラミング可能ドゥエル・タイムで実施できる。サーチャ１２５が処理するマルチパス信号は、サブチップ分解能、例えば、１チップの１／８の分解能を有することが出来る。即ち、このマルチパス信号は、１チップ毎に８サンプルを有することが出来る。また、サーチャ１２５に供給されるクロック信号は、チップ・レートよりも高速に、例えば、チップ・レートの３２倍（３２×）のレートでクロック制御できる。
【００２３】
チップ・レートは、毎秒送信されるチップの数である。例えば、ユニバーサル移動体通信システム（Ｕｎｉｖｅｒｓａｌ  Ｍｏｂｉｌｅ  Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ  Ｓｙｓｔｅｍ：ＵＭＴＳ）の３ＧワイドバンドＣＤＭＡ（ＷＣＤＭＡ）規格では、チップ・レートは、毎秒３８４万チップ（即ち、３．８４Ｍｃｐｓ）である。１チップはＣＤＭＡシステムに於ける情報の基本単位であるから、チップ・レートは、この単位で表される情報がシステムに於いてどれくらいの速さで送信されるかを示している。また、受信機は到来した各チップを処理するのに十分な速さのクロック速度で動作する必要があるため、チップ・レートにより受信機に於ける処理速度が決まる。例えば、上述したように、サーチャのクロック・レートは、一実施形態では、チップ・レートの３２倍（３２×）である。従って、以下に説明するように、サーチャ１２５は、１チップにつき、９６個の値を処理する。
【００２４】
サーチャ１２５には、事前格納レジスタ２０５、サンプル・シフタ２１０、複数のデスクランブラ２１５Ａ乃至２１５Ｄ、複数の加算器２２０Ａ乃至２２０Ｄ、演算結果シフタ２２５、及び、セレクタ即ちマルチプレクサ（ｍｕｘ）２３０が含まれている。演算結果シフタ２２５はその処理結果をｍｕｘ２３０に供給し、ｍｕｘ２３０はその処理結果を信号２３１によって受信機内のその他の必要なシステム及び／又はプロセッサに供給する。スクランブル符号発生器１３５は、図３に示しているが、サーチャ１２５の一部であってもよいし、その一部でなくてもよい。事前格納レジスタ２０５は、処理すべきマルチパス信号（１２４）の各サンプルを受信する。サンプルは、１チップ毎に数回サーチャ１２５に到来する。事前格納レジスタ２０５は、これらのサンプルを、現在の相関調査処理が完了するまで、格納する、即ち、バッファする。現在の相関調査処理が完了すると、事前格納レジスタ２０５のコンテンツは、サンプル・シフタ２１０に転送され、ここで、それらのコンテンツは次の相関調査処理期間で使用される。尚、このような構成を取らずに、サンプルがサーチャ１２５に到来すると直ぐに、それらの受信サンプルをサンプル・シフタ２１０に格納するように構成すると、サンプル・シフタ２１０のコンテンツが一部変更されてしまい、現在の相関調査処理に悪影響を及ぼすことになる。
【００２５】
事前格納レジスタ２０５は、図１のタップ付き遅延線１１５上の固定位置から各サンプルを受信する。各々のサンプルは、複数のビットで構成されている。例えば、各サンプルは、８ビット或いは１２ビット等の分解能を有することが出来る。各サンプルは、事前格納レジスタ２０５にシリアルで到来し、現在の相関調査動作が終了するまで、格納される。事前格納レジスタ２０５は、そのサイズが必要に応じて変わるけれども、一実施形態では８個の受信サンプルを格納するための８個のレジスタ（図示せず）を備えている。（尚、事前格納レジスタ２０５は、サンプル・シフタ２１０の一部であってもよい。その場合、例えば、以下に説明するサンプル・シフタ２１０は１０４個のレジスタを備えることになる。）現在の相関調査動作が終了すると直ぐに、当該サンプルは、サンプル・シフタ２１０にロードされる。
【００２６】
サンプル・シフタ２１０は、マルチパス信号の各時間遅延サンプルを保持する。サンプル・シフタ２１０は、この実施形態では、９６サンプルの容量を有し、従って、分解能が１チップ毎に８サンプルである場合には、１２チップ分のサンプルを格納できる。言い換えると、サンプル・シフタ２１０のスパンは、１２チップである。各サンプルがサンプル・シフタ２１０から種々のデスクランブラ２１５Ａ乃至２１５Ｄに供給されるのに従って、更なるサンプルが事前格納レジスタ２０５からサンプル・シフタ２１０に供給される。サンプル・シフタ２１０には、以下に説明する相関調査動作の各期間中、４個以上のサンプルがロードされる。一実施形態では、サンプル・シフタ２１０には、１チップの分解能に対応する８サンプルをロードできる。
【００２７】
サンプル・シフタ２１０は、３２×のクロックでクロック制御されて、１クロック・サイクル毎に４サンプルをデスクランブラ２１５Ａ乃至２１５Ｄに送出するが、その際、各１サンプルをそれぞれのデスクランブラに送るように出力する。これを図４及び図５を用いて更に詳しく説明する。先ず、図４の上側部分を参照すると、この部分には時間軸２５１が示されている。この時間軸２５１は、サーチャ１２５が「ドゥエル・タイム」でＫ個の相関調査動作を行い、各々の相関調査動作が例えば１チップ期間に対応することを示している。前述の如く、ドゥエル・タイムの値はプログラミング可能である。この例では、１つの相関調査動作が１チップ期間で行われるため、Ｋに対応する値の例は、１２８、２５６、或いは、５１２チップである。図４の下側部分の時間軸２５２には、ある１チップ期間中に行われている相関調査動作が示されている。各々のチップ期間に、サーチャ１２５は、サンプル・シフタ２１０が送出する９６サンプルについての「相関調査動作」を行う。この実施例では、サーチャ１２５は、チップ・レートの３２倍（３２×）でクロック制御される。従って、各々のチップ期間に於いて、３２クロックが存在する。この例では、そのうちの２４クロックが相関調査（部分２５３）を行うのに使用され、残りの８クロックが、例えば、「ハウスキーピング」機能、即ち、ロード動作、シフト動作等（部分２５４）に使用される。このように、相関調査用クロックの各々について、一度に４サンプルがそれぞれのデスクランブラ２１５Ａ、２１５Ｂ、２１５Ｃ及び２１５Ｄに供給される。この結果、サーチャ１２５は、ドゥエル・タイムの１チップ毎に９６（２４×４）の相関調査を行うことになる。尚、本願明細書に記載している各クロック値は何れも単なる例であって、従って、本願発明はこれらの値に限定されるものではない。例えば、「ハウスキーピング」機能用の時間はもっと短くてもよく、「ハウスキーピング」機能用クロックと相関調査用クロックとの間の時間配分は変更可能であり（例えば、「ハウスキーピング」は１チップの終了時点で行われるようにしてもよい）、各「ハウスキーピング」機能は並行して行ってもよく、また、サンプル・シフタは、１チップ毎に３２クロック以外のレートでクロック制御できる。
【００２８】
各相関調査動作に於いて、各デスクランブラ２１５は、サンプル・シフタ２１０に格納された各サンプルを処理するのに使用されるスクランブル符号の現在値を読み取る。例えば、一実施形態に於いて、同一のスクランブル符号及びオフセットが、ある相関調査動作期間で使用される。スクランブル符号のオフセットは、ドゥエル・タイムが終了するまで、後続の各相関調査動作用に更新され続ける。何れの場合でも、このスクランブル符号値は、前述のスクランブル符号発生器１３５から読み取られる。各々のデスクランブラについて１つの線形フィードバック・シフト・レジスタを組み込んで固有のスクランブル符号を動的に生成するのではなく、図３に示すように、デスクランブラ２１５Ａ乃至２１５Ｄが、１つの供給源、即ち、スクランブル符号発生器１３５のメモリからスクランブル符号を読み取るようにしている。
【００２９】
各デスクランブラ２１５は、その入力サンプルに、スクランブル符号発生器１３５から得たスクランブル符号値を乗算する。この処理を、図５にサンプル・シフタ２１０からの各サンプルについて例示して、更に説明する。上述の如く、相関調査用クロックは２４個有り、サンプル・シフタ２１０は９６個のサンプル値を格納する。第１相関調査用クロックで、サンプル・シフタ２１０は、レジスタ１、２、３及び４内に格納された各値をそれぞれのデスクランブラに供給する。例えば、レジスタ１に格納された値はデスクランブラ２１５Ａに供給され、レジスタ２に格納された値はデスクランブラ２１５Ｂに供給され、以下同様に供給される。説明の便宜上、レジスタ１に格納された値を「（Ａ）」として示す。第２相関調査用クロックで、次の４個のサンプル値（それぞれレジスタ５乃至８に格納されている）が、それぞれのデスクランブラに供給される。第３相関調査用クロックで、次の４個のサンプル値（それぞれレジスタ９乃至１２に格納されている）が、それぞれのデスクランブラに供給される。以下同様に供給される。最後に、第２４相関調査用クロックで、最後の４個のサンプル値（それぞれレジスタ９３乃至９６に格納されている）が、それぞれのデスクランブラに供給される。第２４相関調査用クロックの終了時点で、且つ、上述の「ハウスキーピング」期間で、サンプル・シフタ２１０のコンテンツは、８サンプルだけシフト・ダウンされ（従って、レジスタ８９乃至９６内に格納された各値は、前にレジスタ８１乃至８８に格納されていた各値によって置き換えられる）、新たな一組の８サンプルがレジスタ１乃至８にロードされる。これは、図５に詳しく例示されている。即ち、図５に於いて、前に格納されていたサンプル値「（Ａ）」がサンプル・シフタ２１０のレジスタ９にシフト・ダウンされており、新たな各値が事前格納レジスタ２０５からレジスタ１乃至８にロードされている。
【００３０】
本願発明の一実施形態に従えば、デスクランブラ２１５Ａ乃至２１５Ｄの各々は、乗算器を用いずに、実施される。スクランブル符号の「＋１」又は「−１」の値を格納する従来のサーチャとは対照的に、本願発明では、スクランブル符号発生器１３５のメモリ内に「０」又は「１」のスクランブル符号値を格納する。即ち、「＋１」のスクランブル符号値は「１」として格納でき、「−１」のスクランブル符号値は「０」として格納できる。尚、必要に応じて、「＋１」を「０」に対応するように構成し、「−１」を「１」に対応するように構成できる。
【００３１】
何れの場合でも、デスクランブラ２１５Ａ乃至２１５Ｄの各々は、必要に応じて入力サンプルの符号を反転させる単純な論理を用いて、複素（即ち、実と虚）デスクランブルを行う。例えば、「＋１」と「−１」のスクランブル符号値がスクランブル符号発生器１３５のメモリ内にそれぞれ「１」と「０」として格納されている場合、「＋１」を乗する乗算は、当該サンプルをそのまま出力に送ることによって、行うことが出来る。「−１」を乗する乗算は、当該サンプルの符号を反転させることによって、行うことが出来る。このサーチャ１２５とスクランブル符号発生器１３５とに関する特徴によって、デスクランブラ２１５Ａ乃至２１５Ｄは、ハードウェア分野及び消費電力の観点からコスト高に成り易い乗算器を用いずに、実施することが出来る。
【００３２】
デスクランブラ２１５Ａ乃至２１５Ｄの出力は、加算器２２０Ａ乃至２２０Ｄを用いて、演算結果シフタ２２５内の直前の４サンプルと加算される。演算結果シフタ２２５によって、デスクランブラ２１５Ａ乃至２１５Ｄの各々の出力に対して個別のマルチプレクサを設ける必要性が軽減される。演算結果シフタ２２５内に格納された各値は、循環的にシフトされる。これを図６に更に詳しく例示する。サンプル・シフタ２１０と同様に、演算結果シフタ２２５は、９６個の相関調査演算結果をそれぞれ格納する９６個のレジスタを備えている。第１相関調査用クロック期間に、演算結果シフタ２２５の最初の４レジスタ値が、それぞれのデスクランブラの出力値と加算される。これは、図６に於いて、最初の４本の矢印のグループ（２８１）で表されている。例えば、第１相関調査用クロック期間で、デスクランブラ２１５Ａが相関調査出力値「（Ｙ）」を供給する場合、この「（Ｙ）」が、レジスタ１内のゼロ（「（０）」）のレジスタ値例と加算される。この加算演算結果（「（Ｙ）」）は、第２相関調査用クロック時に示されるようにレジスタ１内に格納される（前回の値「（０）」を上書きする）。
【００３３】
第２相関調査用クロック時に、演算結果シフタ２２５の次の組の４個のレジスタからの値がそれぞれのデスクランブラの出力値と加算されて、演算結果シフタ２２５に格納される。例えば、デスクランブラ２１５Ａからの出力値はレジスタ５内の値と加算され、デスクランブラ２１５Ｂからの出力値はレジスタ６内の値と加算され、以下同様に加算される。これは、第２４相関調査用クロックまで継続して、この第２４相関調査用クロック時に、最後の４個のレジスタ９３乃至９６からの各値が使用される。１つの相関調査動作の終了時に、循環シフト（２８６）が行われる。即ち、次の相関調査の開始時に、演算結果シフタ２２５の最初の４個のレジスタからの各値が、４本の矢印のグループ（２９１）によって表されるように、再度使用される。例えば、デスクランブラ２１５Ａが次の相関調査動作に於いて相関調査出力値「（Ｚ）」を供給する場合、この相関調査出力値「（Ｚ）」は、「（Ｙ）」のレジスタ値例と加算される。次に、この加算演算結果（「（Ｙ）＋（Ｚ）」）（図６には示されていない）は、レジスタ１に格納される（前回の値「（Ｙ）」を上書きする）。このように、演算結果シフタ２２５の各レジスタは、或る期間、例えば、ドゥエル・タイムに亘って、各値を累積する、即ち、積分する。
【００３４】
ドゥエル・タイムが終了していない場合、事前格納レジスタ２０５内に格納された８サンプルが、次の相関調査動作用にサンプル・シフタ２１０内にシフトされ、処理が継続する。ドゥエル・タイムが終了した場合、外部のハードウェア又はソフトウェアで制御可能なｍｕｘ２３０が、アドレス信号２２９を介して、演算結果シフタ２２５から演算結果を読み取る。詳しくは、アドレス信号２２９が演算結果シフタの９６個のレジスタ値２２６（２２６−１乃至２２６−９６）のうちの特定の１つを選択して、この選択されたレジスタ値が信号２３１を介して装置１００のその他の部分に供給される。
【００３５】
サーチャ１２５は、１チップ期間毎に３２クロックで動作し、そのうちの２４クロックを使用して一度に４サンプルの相関調査を行うので、９６の並行相関調査演算が、１チップの持続期間内で、行える。スクランブル符号発生器１３５から読み取られたスクランブル符号は、この９６の相関調査が行われる各々のステップ期間、即ち、１２チップ・スパンの間、一定に保たれる。即ち、デスクランブラ２１５Ａ乃至２１５Ｄの各々に供給されたスクランブル符号値は、１スパンの期間、同一の遅延、或いは、同一の位相を有する。９６個の相関調査演算結果は演算結果シフタ２２５内に格納される。上述の如く、９６の相関調査演算から得られた出力値の各後続グループは、直前の９６個の相関調査演算結果の対応するものと加算される。即ち、９６個の相関調査演算結果の１グループのうちの第１の相関調査演算結果が、次の１グループの第１の相関調査演算結果と加算され、上記１グループのうちの第２の相関調査演算結果が、上記次の１グループの第２の相関調査演算結果と加算され、以下同様に加算される。９６個の相関調査演算結果の各々についての現行合計が、演算結果シフタ２２５に格納される。サーチャ１２５は、プログラミングされたドゥエル・タイムが終了するまで、各グループの９６の相関調査演算を継続する。ドゥエル・タイムの終了時点で、演算結果シフタ２２５の演算結果は、ｍｕｘ２３０を介して読み出される。
【００３６】
以上、サーチャ１２５を、具体的なチップ分解能、動作周波数、及び、構成要素数について、説明したが、本願発明は、これらに限定されるものではない。例えば、サーチャ１２５の構造について適切な調整が為され、その結果サーチャ１２５が実質的に本明細書で説明したように動作する限り、様々なチップ分解能と動作周波数のうちの任意のものを使用できる。同様に、加算器数、デスクランブラ数及びレジスタ容量について、具体的な数値を挙げて説明したが、これらの数値は、実施される構成或いは所望の構成に応じて、拡大又は縮小でき、即ち、変更できる。
【００３７】
図７は、本発明の更にもう１つの実施形態に従うサーチャ用動作方法３００を例示したフローチャートである。この方法３００は、例えば、図３を参照して説明したサーチャを用いて、実施できる。何れの場合でも、方法３００はステップ３０５で開始できる。このステップ３０５では、受信マルチパス信号の相異なる時点を表す１スパン分のチップ・サンプルが格納される。この実施形態では、当該１チップ・サンプル・スパンは、１チップ毎に８サンプルの割合で１２チップをカバーする。ステップ３１０に於いて、相関調査動作が、当該１スパン分の格納された各チップ・サンプルについて、所定期間に亘って、一度にｋ個のサンプルを使用して、行われる。この実施形態では、上記所定期間は１チップ期間であり、４サンプルが一度に相関調査される。各相関調査の結果は、前回の相関調査の結果に累積される。
【００３８】
ステップ３１５に於いて、プログラミングされた、即ち、設定されたドゥエル・タイムが終了したか否かが特定される。終了していない場合、ステップ３２０に移り、格納された各チップ・サンプルがシフトされて、新たなサンプルがロードされる。次に、ステップ３１０に戻り、相関調査が継続される。一方、ドゥエル・タイムが終了している場合、ステップ３２５に於いて、受信機は、当業者に周知の態様で相関調査結果を分析して、受信マルチパス信号の様々なパスを識別する。
【００３９】
以上の説明は、単に、本発明の原理を例示したものであり、当業者であれば、本明細書に明確に記載されていないが、本発明の原理を実施し、且つ、本発明の精神と適用の範囲内にある多数の代替構成を想到できるであろう。例えば、各機能要素を個別に例示したが、これらの機能要素は、１つ又はそれ以上の集積回路（ＩＣ）及び／又は格納プログラムにより制御される１つ又はそれ以上のプロセッサ（例えば、マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）等）で実施できる。同様に、本発明の構成は、ＵＭＴＳに基づくシステムについて例示したが、その他の通信システムにも適用できる。従って、以上説明した各実施例には多数の変更を加えることが出来、本願の特許請求の範囲の各請求項に規定された本発明の精神と適用範囲から逸脱せずに、その他の構成を想到できる。
【図面の簡単な説明】
【００４０】
【図１】図１は、本明細書に開示された本発明の構成に従う受信機の一実施例を示す概略図である。
【図２】図２は、本発明の原理に従う図１のスクランブル符号発生器１３５の例を示す図である。
【図３】図３は、本明細書に開示された本発明の構成に従う、図１の受信機に使用できる、サーチャの一実施例を示す概略図である。
【図４】図４は、図３のサーチャ１２５の動作を例示する図である。
【図５】図５は、図３のサーチャ１２５の動作を例示する図である。
【図６】図６は、図３のサーチャ１２５の動作を例示する図である。
【図７】図７は、本発明の別の実施例に従うサーチャ用の動作方法を例示するフローチャートである。
【図１】
2008527911.tif 000003
【図２】
2008527911.tif 000004
【図３】
2008527911.tif 000005
【図４】
2008527911.tif 000006
【図５】
2008527911.tif 000007
【図６】
2008527911.tif 000008
【図７】
2008527911.tif 000009
【手続補正書】
【提出日】平成17年9月7日(2005.9.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
マルチパス信号を受信する受信器と、
受信マルチパス信号の遅延サンプルを格納するサーチャと、
を備え、
前記サーチャが、前記受信マルチパス信号の遅延サンプルを処理して、前記受信マルチパス信号の１つ以上のパスを識別する、装置であって、
前記サーチャが
前記受信マルチパス信号のサブチップ遅延サンプルを格納するシフト・レジスタと、
前記受信マルチパス信号の格納された前記サブチップ遅延サンプルの少なくとも一部とスクランブル符号の一部分との相関調査を行い、各々が前記スクランブル符号の同一部分を使用する所定数のデスクランブラと、
ドゥエル・タイムの期間に亘って前記所定数のデスクランブラからの出力値を累積する積分器と、
を備える、装置。
【請求項２】
ＣＤＭＡに基づく無線ネットワークのユーザ・イクイップメント（ＵＥ）である、請求項１記載の装置。
【請求項３】
前記シフト・レジスタが前記受信マルチパス信号のＪ個のサブチップ遅延サンプルを格納し、但しＪ＞１であり、
前記所定数のデスクランブラが、（ａ）１チップ期間に亘って前記Ｊ個のサブチップ遅延サンプルの相関調査を行い、この際、前記Ｊ個のサブチップ遅延サンプルのうちのＮ個のサブチップ遅延サンプルと前記スクランブル符号の一部分とを一度に相関調査し、但しＮ＞１であり、更に前記所定数のデスクランブラが（ｂ）前記１チップ期間に亘ってＪ個の出力値を供給し、
前記積分器がドゥエル・タイムの期間に亘って前記Ｊ個の出力値の各々を累積し、但し前記ドゥエル・タイムの期間が複数のチップ期間を含む、
請求項１記載の装置。
【請求項４】
前記所定数のデスクランブラが使用する前記スクランブル符号の前記部分によって各チップ期間が変更される、請求項３記載の装置。
【請求項５】
前記スクランブル符号を格納し、且つ、前記スクランブル符号の同一部分を供給するメモリを更に備える、請求項１記載の装置。
【請求項６】
受信機に使用される方法であって、
マルチパス信号を受信するステップと、
受信マルチパス信号のサブチップ遅延サンプルを格納するステップと、
前記受信マルチパス信号の格納された前記サブチップ遅延サンプルを処理して前記受信マルチパス信号の１つ以上のパスを識別するステップと、を含む方法であって、
前記識別するステップが、
前記受信マルチパス信号の格納された前記サブチップ遅延サンプルの少なくとも一部とスクランブル符号の一部分との相関調査を行い、その際、前記相関調査の各々が前記スクランブル符号の同一部分を使用する相関調査ステップと、
前記相関調査ステップによって得られた各出力値をドゥエル・タイムの期間に亘って累積するステップと、
を含む、方法。
【請求項７】
前記受信機がＣＤＭＡに基づく無線ネットワークのユーザ・イクイップメント（ＵＥ）である、請求項６記載の方法。  
【請求項８】
前記格納するステップが前記受信マルチパス信号のＪ個のサブチップ遅延サンプルを格納する、但しＪ＞１である、請求項６記載の方法。
【請求項９】
前記相関調査ステップが、１チップ期間に亘って前記Ｊ個のサブチップ遅延サンプルの相関調査を行い、この際、前記Ｊ個のサブチップ遅延サンプルのうちのＮ個のサブチップ遅延サンプルと前記スクランブル符号の一部分とを一度に相関調査し、但しＮ＞１であり、更に、前記相関調査によって得られたＪ個の出力値を前記１チップ期間に亘って供給し、
前記累積するステップがドゥエル・タイムの期間に亘って前記Ｊ個の出力値の各々を累積し、但し前記ドゥエル・タイムの期間が複数のチップ期間を含む、
請求項８記載の方法。
【請求項１０】
前記スクランブル符号の前記部分によって各チップ期間が変更される、請求項８記載の方法。
【請求項１１】
メモリに前記スクランブル符号を格納し、前記スクランブル符号の同一部分を供給するステップを更に備える、請求項６記載の方法。
【国際調査報告】
2008527911.tif 000010
2008527911.tif 000011