(57)【要約】スイッチモード電源装置は、ハーフブリッジ回路又はフルブリッジ回路を有する。共振回路は、ブリッジ回路へ接続され、直列に接続された誘導素子（１０５，２０８）及び容量素子（１０６，２０９）を有し、これによって共振回路は共振周波数を有する。共振回路にかかる電圧の変化率が測定される。スイッチング素子の切替え周波数は、共振回路にかかる電圧の変化率を所定の最小値へと低下させるよう制御される。無負荷状態で、スイッチング素子の切替え周波数は、共振回路の共振周波数よりも高い動作周波数へと設定される。負荷状態で、スイッチング素子の切替え周波数は、共振回路の共振周波数へと低下させられる。
2008507946.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続された少なくとも２つのスイッチング素子を有するブリッジ回路；
該ブリッジ回路へ接続され、直列に接続された誘導素子及び容量素子を有し、共振周波数を有する共振回路；
前記スイッチング素子の切替えを制御する制御回路；及び
前記ブリッジ回路でパラメータを測定し、前記制御回路へ測定信号を供給する測定回路；
を有し、
前記測定回路は、前記共振回路にかかる電圧の変化率を測定するよう構成され、
前記制御回路は、前記共振回路にかかる電圧の前記変化率を所定の最小値へと低下させるために前記スイッチング素子の切替え周波数を制御するよう構成される、スイッチモード電源装置。
【請求項２】
前記制御回路は、
本来的に無負荷の状態で前記共振回路の共振周波数よりも高い動作周波数へと前記スイッチング素子の切替え周波数を設定し、且つ
負荷状態で前記共振回路の共振周波数へと前記スイッチング素子の切替え周波数を低下させる
よう構成される、請求項１記載のスイッチモード電源装置。
【請求項３】
前記測定回路は、直列に接続されたキャパシタ及び抵抗を有する、請求項１記載のスイッチモード電源装置。
【請求項４】
直列に接続された少なくとも２つのスイッチング素子を有するブリッジ回路と、該ブリッジ回路へ接続され、直列に接続された誘導素子及び容量素子を有し、共振周波数を有する共振回路とを有するスイッチモード電源装置の動作周波数を制御する方法であって：
（ａ）前記共振回路にかかる電圧の変化率を測定するステップ；及び
（ｂ）前記共振回路にかかる電圧の前記変化率を所定の最小値へと低下させるために前記スイッチング素子の切替え周波数を制御するステップ；
を有する方法。
【請求項５】
前記ステップ（ｂ）は：
本来的に無負荷の状態で前記共振回路の共振周波数よりも高い動作周波数へと前記スイッチング素子の切替え周波数を設定するステップ；及び
負荷状態で前記共振回路の共振周波数へと前記スイッチング素子の切替え周波数を低下させるステップ；
を有する、請求項４記載の方法。
【請求項６】
直列に接続された少なくとも２つのスイッチング素子を有するブリッジ回路と、該ブリッジ回路へ接続され、直列に接続された誘導素子及び容量素子を有し、共振周波数を有する共振回路とを有するスイッチモード電源装置の制御回路であって：
前記共振周波数にかかる電圧の変化率を示す信号を受信する入力部；及び
前記スイッチング素子の切替えのための切替え信号出力部；
を有し、
前記共振回路にかかる電圧の前記変化率を所定の最小値へと低下させるために前記スイッチング素子の切替え周波数を制御するよう構成される制御回路。
【請求項７】
本来的に無負荷の状態で前記共振回路の共振周波数よりも高い動作周波数へと前記スイッチング素子の切替え周波数を設定し、且つ
負荷状態で前記共振回路の共振周波数へと前記スイッチング素子の切替え周波数を低下させる
よう構成される、請求項６記載の制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチモード電源装置に関する。更に具体的には、本発明は、直列共振スイッチモード電源装置に関する。
【背景技術】
【０００２】
誘導負荷を有するスイッチモード電源装置は、零電圧スイッチングにより、スイッチがオンとされる場合に、低いスイッチング損失を有することが知られる。他方で、容量負荷を有するスイッチモード電源装置は、低電流スイッチングにより、スイッチがオフとされる場合に、低いスイッチング損失の性能を有する。一例として、ＬＬＣ（インダクタ−インダクタ−キャパシタ）直列共振コンバータは、特にその共振周波数で開放されている場合に、零電圧スイッチング及び（ほぼ）零電流スイッチングを有するので、低いスイッチング損失を有する。
【０００３】
実際には、スイッチモード電源装置の一部であるインダクタ及びキャパシタのような電力部品は許容誤差を有し、それらの電気的特性は時間とともに変化しうる。従って、電力回路の共振周波数は安定していない。更に、スイッチモード電源装置でスイッチング素子を駆動する信号の発振周波数は、駆動回路の一部である部品も製品により且つ他の外部及び内部の影響により変更される場合があるので、安定していない。結果として、更なる指標を用いなければ、駆動回路の発振周波数は、概して、スイッチモード電源装置の最適な動作をもたらすよう電力回路の共振周波数に適合されない。発振周波数が共振周波数よりも高い場合には、スイッチング素子は、スイッチのターンオフ損失を増大させるよう更なる誘導電流をオフに切り替える。発振周波数が共振周波数よりも低い場合には、スイッチング素子、インダクタ及び他の部品は、導通損失を増大させるよう、増大した電流を導く。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記を鑑みて、簡単で信頼性のある方法で発振周波数を共振周波数に適合させて、スイッチング損失を最小限とする制御回路が必要とされる。
【課題を解決するための手段】
【０００５】
本発明の第１の態様では、上記目的は、請求項１に従うスイッチモード電源装置において達成される。
【０００６】
共振回路の共振周波数を上回る動作周波数（即ち、スイッチング素子が動作する周波数）で本発明に従うスイッチモード電源装置を動作させる場合に、正弦波形状の共振電流（負荷電流）が、導通しているスイッチのターンオフ時に共振回路に流れている。負荷回路が共振回路と直列に結合された変圧器を有するならば、オフに切り替えられるべき電流は、変圧器の磁化電流を加えた（その大きさが負荷に依存する）正弦波形状の負荷電流である。この複合電流のターンオフは、オフに切り替えられるべき電流がより大きくなるとともに（動作周波数がより高く選ばれるとともに）共振回路にかかる電圧の変化率（ｄＶ／ｄｔ）をより急勾配とする。従って、動作周波数が共振回路の共振周波数を上回る周波数から共振周波数に近い周波数へと低下する場合に、共振回路にかかる電圧の変化率も低下し、ブリッジ回路のスイッチング素子は低電流をオフとしうる。この低電流は、スイッチの動作周波数が共振回路の共振周波数にある場合に、変圧器が存在するならば、共振回路で接続された変圧器の磁化電流でしかない。例えば共振回路にかかる電圧の変化率を低下させるようスイッチング素子の周波数を制御すること（即ち、変化させること）は、共振周波数を上回る周波数から共振周波数へと到達するようブリッジ回路のスイッチング素子を動作させるために有利に用いられる。結果として、電源装置は、その寿命に亘って、共振回路部品の許容誤差及び部品の電気的特性の経時変化にも関わらず、最適な動作点で動作しうる。共振周波数でスイッチング素子を動作させる場合に、変圧器が存在するならば、この変圧器のインダクタンスは、異なる負荷の下で変圧器の一定出力電圧をもたらすようキャパシタの容量によって補償される。更に、共振回路は、変圧器が存在するならば、この変圧器を流れる正弦波電流を供給して、変圧器での如何なる損失も低減させる。
【０００７】
ブリッジ回路は、ハーフブリッジ回路又はフルブリッジ回路であっても良いことが知られる。
【０００８】
更に、共振回路の誘導素子は、変圧器が存在するならば、この変圧器の漏れインダクタンスによって形成されても良いことが知られる。しかし、共振回路の一部である変圧器に加えて、共振回路は、１又はそれ以上の更なる誘導素子を有しても良い。
【０００９】
本発明に従う電源装置では、電界効果トランジスタ（ＦＥＴ）がスイッチング素子として用いられるならば、零電圧スイッチングは、（第２の半分が導通してない場合に）導通しているブリッジ回路の第１の半分と、（第１の半分が導通してない場合に）導通しているブリッジ回路の第２の半分との間の（場合により一定の）不感時間内にＦＥＴのドレイン−ソース間容量を充電（放電）するよう磁化電流を用いることによって実現される。このような不感時間が用いられる場合に、共振回路素子の誘導特性及び容量特性から計算された共振周波数は、実際の共振周波数よりも低い。本明細書で、起こり得る不感時間を考慮した実際の共振周波数は、共振回路の共振周波数と見なされるべきである。
【００１０】
好ましい実施例では、制御回路は、本来的に無負荷の状態で共振回路の共振周波数よりも高い動作周波数へとスイッチング素子の切替え周波数を設定し、且つ負荷状態で共振回路の共振周波数へとスイッチング素子の切替え周波数を低下させるよう構成される。
【００１１】
無負荷状態で、変圧器が共振回路に存在するならば、スイッチング素子の高い切替え周波数は、変圧器コアでの損失を低減させる。負荷が電源装置へ接続されると直ぐに、高い切替え周波数は、（負荷電流を含む）共振電流をその零交点の前にオフに切り替える。これは、相当に共振回路にかかる電圧の変化率を増大させる。この信号は測定されて、制御回路で、スイッチング素子の切替え周波数を低下させるために使用され、従って、更に、スイッチング素子の切替え周波数が共振回路の共振周波数に対応するところの所定の最小値が達成されるまで電圧の変化率を低下させる。負荷が取り除かれると、スイッチング素子の切替え周波数は、共振周波数を上回るまで再び増大する。
【００１２】
相当に簡単である好ましい実施例では、測定回路は、直列に接続されたキャパシタ及び抵抗を有する。このような微分回路は、共振回路にかかる電圧により電圧を加えられる場合に、電圧の変化率の信号、例えば電流を供給しうる。制御回路においてこの信号を更に処理するために、信号は整流されても良い。この信号は、また、バッファリングされても良い。
【００１３】
本発明の他の態様では、請求項４に従うスイッチモード電源装置の動作周波数を制御するための方法が提供される。
【００１４】
本発明の更なる他の態様では、請求項６に従うスイッチモード電源装置の制御回路が提供される。
【発明を実施するための最良の形態】
【００１５】
本発明及びその特性、特徴及び利点について、コンバータ及びその構成要素の幾つの例となる実施形態を表す添付の図面を参照して説明する。それらの実施形態は、本発明の適用範囲を限定するよう解釈されるべきではなく、単に本発明の幅広い態様を明らかとする役割を果たすに過ぎない。
【００１６】
図面では、同じ参照番号は、同じ構成要素、又は同じ若しくは類似する機能を有する構成要素を示す。
【００１７】
図１は、ハーフブリッジＬＬＣコンバータ回路の一例を示す。第１のスイッチング素子１０１の第１の端子は、ＤＣ電源電圧Ｖｉｎへ接続されている。第１のスイッチング素子１０１の第２の端子は、ノード１０３を介して第２のスイッチング素子１０２の第１の端子へ接続されている。スイッチング素子１０１、１０２は、固体スイッチ、具体的にはＭＯＳＦＥＴ、更に具体的にはＮ形ＭＯＳＦＥＴとして図１では表されるが、他の如何なる適切な形状を成しても良い。ノード１０３は、整流器１０４の入力部、インダクタ１０５及びキャパシタ１０６の直列接続を介して第２のスイッチング素子１０２の第２の端子へ接続されている。整流器１０４に並列に接続されたインダクタ１０７は、実際のインダクタを表しても良く、あるいは整流器１０４の一部である変圧器の磁化インダクタンスを表しても良い。整流器１０４が変圧器を有さないならば、インダクタ１０７は存在しないこともある。変圧器が存在するならば、インダクタ１０７は零電圧スイッチングを推し進める。インダクタ１０７のインダクタンスは、第２のスイッチング素子１０２の第２の端子とノード１０３との間に接続された回路の共振周波数が、基本的に、共振回路を形成するインダクタ１０５及びキャパシタ１０６によって決定されるように、インダクタ１０５のインダクタンスよりもずっと大きい。しかし、共振回路は、また、インダクタ１０５が存在しないならば、インダクタ１０７及びキャパシタ１０６によって形成されても良い。
【００１８】
整流器１０４の出力部で、バッファキャパシタ１０８は、負荷１０９に並列に接続されている。
【００１９】
図２は、フルブリッジＬＬＣコンバータ回路の一例を示す。第１のスイッチング素子２０１の第１の端子及び第２のスイッチング素子２０２の第１の端子は、ＤＣ電源電圧Ｖｉｎへ接続されている。第１のスイッチング素子２０１の第２の端子は、ノード２０４を介して第３のスイッチング素子２０３の第１の端子へ接続されている。第２のスイッチング素子２０２の第２の端子は、ノード２０６を介して第４のスイッチング素子２０５の第１の端子へ接続されている。第３のスイッチング素子２０３の第２の端子は、第４のスイッチング素子２０５の第２の端子へ接続されている。スイッチング素子２０１、２０２、２０３及び２０５は、固体スイッチ、具体的にはＭＯＳＦＥＴ、更に具体的にはＮ形ＭＯＳＦＥＴとして表されるが、他の如何なる適切な形状を成しても良い。ノード２０４及び２０６は、整流器２０７の入力部、インダクタ２０８及びキャパシタ２０９の直列接続を介して相互に接続されている。整流器２０７と並列に接続されたインダクタ２１０は、実際のインダクタを表しても良く、あるいは整流器２０７の一部である変圧器の磁化インダクタンスを表しても良い。整流器２０７が変圧器を有さないならば、インダクタ２１０は存在しないこともある。変圧器が存在するならば、インダクタ２１０は零電圧スイッチングを推し進める。インダクタ２１０のインダクタンスは、ノード２０４と２０６の間に接続された回路の共振周波数が、基本的に、共振回路を形成するインダクタ２０８及びキャパシタ２０９によって決定されるように、インダクタ２０８のインダクタンスよりもずっと大きい。しかし、共振回路は、また、インダクタ２０８が存在しないならば、インダクタ２１０及びキャパシタ２０９によって形成されても良い。
【００２０】
整流器２０７の出力部で、バッファキャパシタ２１１は、負荷２１２に並列に接続されている。
【００２１】
図３は、スイッチング素子１０１、１０２（図１）又は２０１、２０２、２０３、２０５（図２）のうちのいずれか一方を流れる電流３０１の波形（実線）と、スイッチング素子１０１、１０２、２０１、２０２、２０３又は２０５のうちのいずれか１つにかかる電圧３０２の波形（破線）とを示す。これらの波形から、スイッチング素子のターンオン及びターンオフの間に、基本的に、スイッチング素子によって扱われる電圧及び電流は存在しないことは明らかである。オフに切り替えられる電流は、変圧器を励磁することによって発生した電流でしかない。
【００２２】
ここで、図１又は２のブリッジ回路のスイッチング素子が共振回路の共振周波数よりも高い周波数で切り替えられるならば、オフに切り替わるスイッチング素子は、図３で示されるよりも高い電流をオフに切替え、より高いｄＶ／ｄｔ（共振回路にかかる電圧の変化率）を生ずる。本発明に従って、ｄＶ／ｄｔは測定され、ｄＶ／ｄｔの増大は、制御回路において、切替え周波数の低下に変換され、従って、ｄＶ／ｄｔを低下させ、共振回路の共振周波数へと切替え周波数を適合させる。
【００２３】
図４は、図１の電力回路用の制御回路を示す。この制御回路は、図１のブリッジ回路のノード１０３へ接続された入力部を有するｄＶ／ｄｔ測定回路４０２へ接続されている。ｄＶ／ｄｔ測定回路４０２の例となる実施形態について、図５及び６を参照して以下で説明する。制御回路は、測定回路４０２へ結合された発振器部（ＯＳＣ）４０４と、発振器部４０４へ結合された切替え信号発生部（ＳＷ）４０６とを有する。発振器部で発生した周波数を伴う信号は、切替え信号発生部４０６でスイッチング素子１０１、１０２（のベース）に対する切替え信号ｃ１、ｃ２へ変換される。
【００２４】
発振器部４０４は、（ＭＯＳＦＥＴがスイッチング素子として用いられる場合に）ドレイン−ソース間容量が変圧器の励磁電流により充電（放電）されることを可能にするために、異なるスイッチング素子の切替えの間に不感時間を導入する部分を有しても良い。
【００２５】
図４の測定回路４０２は、図１の電力供給回路のノード１０３から電圧信号を受ける。測定回路４０２は、電圧信号のｄＶ／ｄｔに比例する出力信号（望ましくは、電流。）を供給する。測定回路出力信号は、測定回路出力信号が増大する場合に発振器周波数が小さくなるように、測定回路４０２の出力信号に依存する周波数を伴う発振器を有する発振器部４０４へ供給される。このような発振器は当該技術において知られており、従って、このような発振器の更なる詳細はここでは省略される。発振器周波数が小さくなった結果、更に、スイッチング素子１０１、１０２の切替え信号の周波数も小さくなる。切替え信号周波数が小さくなるならば、測定回路４０２によって測定されるｄＶ／ｄｔは小さくなる。従って、ｄＶ／ｄｔは、制御回路によって安定させられる。
【００２６】
図４の回路が図２のフルブリッジ回路へ結合されるべき場合に、測定回路４０２へは１つの入力ではなく２つの入力が供給され、２つの切替え信号ｃ１、ｃ２に代わって４つの切替え信号が供給される。
【００２７】
図５は、図４に示されたｄＶ／ｄｔ測定回路４０２の例となる実施形態を示す。図５に従って、測定回路は、ノード５０３を形成するよう抵抗５０２の第１の端子へ接続された第１の端子を有する小さなキャパシタ５０１を有する。キャパシタ５０１の第２の端子は、そこで発生した電圧Ｖを測定するために図１のノード１０３へ接続されている。ノード５０３は、更に、ダイオード５０４のアノードへ接続され、ダイオード５０４のカソードは、ノード５１５でキャパシタ５０５の第１の端子及び第１のトランジスタ５０６のベースへ接続されている。キャパシタ５０５の第２の端子及び抵抗５０２の第２の端子は、ノード５０７へ接続されている。第１のトランジスタ５０６のエミッタ、抵抗５０８の第１の端子、及び第２のトランジスタ５０９のベースは、ノード５１０へ接続されている。抵抗５０８の第２の端子及び第２のトランジスタ５０９のコレクタは、ノード５０７へ接続されている。第１のトランジスタ５０６のコレクタ及び抵抗５１１の第１の端子は、ＤＣ電源電圧Ｖｃｉｎを供給される。抵抗５１１の第２の端子は、ノード５１２を介して第２のトランジスタ５０９のエミッタへ接続されている。ノード５１２は、ＤＣ制御信号（出力電流）Ｖｃを供給する。
【００２８】
測定回路がフルブリッジ回路（図２）で用いられるべき場合に、図６の回路図が適用される。キャパシタ５０１、抵抗５０２、ノード５０３、及びダイオード５０４によって形成される部分回路は、キャパシタ６０１の第２の端子を設けるようキャパシタ６０１、抵抗６０２、ノード６０３、及びダイオード６０４によって複製されている。キャパシタ５０１及び６０１の第２の端子は、そこで発生した電圧を測定するために、図２の夫々のノード２０４及び２０６へ接続されるべきである。
【００２９】
図５及び６の測定装置は、以下の通りに動作する。ノード５０３（図５）若しくはノード５０３、６０３の夫々（図６）で、電圧は、キャパシタ５０１（図５）若しくはキャパシタ５０１、６０１の夫々（図６）の両端でｄＶ／ｄｔに比例するよう、キャパシタ５０１によって発生した電流（図５）、又はキャパシタ５０１、６０１の夫々によって発生した電流（図６）によって、抵抗５０２（図５）若しくは抵抗５０２、６０２の夫々（図６）の両端で発生する。この発生電圧は、ダイオード５０４（図５）又はダイオード５０４、６０４の夫々（図６）によって片側整流され、キャパシタ５０５（図５及び６）によってバッファリングされる。キャパシタ５０５の両端の電圧は、信号Ｖｃがブリッジ回路で発生したｄＶ／ｄｔに直接的に比例するように、ノード５１２の電圧に直接的に比例する。
【００３０】
本発明は、その好ましい実施例において説明され、表されたが、当然のことながら、本明細書で開示される詳細に限定されない本発明の適用範囲内で変形されても良い。更に、上記記載及び特許請求の範囲で、語「有する」は、他の要素又はステップを除外しないよう理解されるべきであり、語「１つの」は、複数個を除外するわけではない。また更に、特許請求の範囲での如何なる参照符号も、本発明の適用範囲を限定するよう解釈されるべきではない。
【図面の簡単な説明】
【００３１】
【図１】従来技術の直列共振ハーフブリッジＬＬＣコンバータの回路図を示す。
【図２】従来技術の直列共振フルブリッジＬＬＣコンバータの回路図を示す。
【図３】図１又は図２のコンバータにおいてスイッチを流れる電流及び１つのスイッチの両端の電圧の波形を示す。
【図４】本発明に従う測定及び制御回路の回路図を示す。
【図５】ハーフブリッジコンバータ用の本発明に従う測定回路の回路図を示す。
【図６】フルブリッジコンバータ用の本発明に従う測定回路の回路図を示す。
【図１】
2008507946.tif 000003
【図２】
2008507946.tif 000004
【図３】
2008507946.tif 000005
【図４】
2008507946.tif 000006
【図５】
2008507946.tif 000007
【図６】
2008507946.tif 000008
【国際調査報告】
2008507946.tif 000009
2008507946.tif 000010