(57)【要約】【課題】スイッチング損失およびノイズの発生を低減させることにより、力率と低い損失および高い効率との間で妥協を図る。【解決手段】ブーストインダクタンスおよびこのブーストインダクタンスに直列に結合された力率補正スイッチを有し、整流器の出力の両端に結合されたブーストインダクタンスおよび力率補正スイッチに、ＡＣラインからのＡＣ電力が供給されるようになっているブーストコンバータ回路を備え、このブーストコンバータ回路は、前記インダクタとスイッチとの間の接合部に結合されたブーストダイオードを備え、前記ブーストダイオードの出力は、出力コンデンサに結合されて、前記出力コンデンサの両端にＤＣバス電圧が発生するようになっており、前記整流器からの整流されたＡＣ入力電圧、前記インダクタを通過する電流に比例する信号、および前記コンデンサの両端のＤＣバス電圧を受信する制御回路を備え、この制御回路は、前記ＰＦＣスイッチのオン時間を制御するためのパルス幅変調信号を発生し、入力信号として、前記整流されたＡＣ入力電圧および前記ＤＣバス電圧を受けるイネーブル／ディスエーブル回路を更に備え、この回路は、前記整流されたＡＣ入力電圧と前記ＤＣバス電圧とを瞬間的に比較し、前記整流されたＡＣ入力電圧が前記ＤＣバス電圧よりも低くなったときに、制御回路がＰＦＣスイッチを制御するためのパルス幅変調信号を発生し、前記整流されたＡＣ入力電圧は、前記ＤＣバス電圧よりも高くなったときに、ＰＦＣスイッチへの前記パルス幅変調信号の発生をディスエーブルするように、前記制御回路を制御するようになっている。【選択図】図５
2008504800.tif 000002
【特許請求の範囲】
【請求項１】
ブーストインダクタンスおよびこのブーストインダクタンスに直列に結合された力率補正スイッチを有し、整流器の出力の両端に結合されたブーストインダクタンスおよび力率補正スイッチに、ＡＣラインからのＡＣ電力が供給されるようになっているブーストコンバータ回路を備え、このブーストコンバータ回路は、前記インダクタと前記スイッチとの間の接合部に結合されたブーストダイオードを更に備え、前記ブーストダイオードの出力は出力コンデンサに結合されており、前記出力コンデンサの両端にＤＣバス電圧が発生するようになっており、
入力信号として前記整流器からの整流されたＡＣ入力電圧、前記インダクタを通過する電流に比例する信号および前記コンデンサの両端のＤＣバス電圧を受信する制御回路を更に備え、この制御回路は、前記ＰＦＣスイッチのオン時間を制御するためのパルス幅変調信号を発生し、
入力信号として、前記整流されたＡＣ入力電圧および前記ＤＣバス電圧を受ける、イネーブル／ディスエーブル回路を更に備え、この回路は、前記整流されたＡＣ入力電圧と前記ＤＣバス電圧とを瞬間的に比較し、前記整流されたＡＣ入力電圧が前記ＤＣバス電圧よりも低くなったときに、制御回路がＰＦＣスイッチを制御するためのパルス幅変調信号を発生し、前記整流されたＡＣ入力電圧は、前記ＤＣバス電圧よりも高くなったときに、ＰＦＣスイッチへの前記パルス幅変調信号の発生をディスエーブルするよう、前記制御回路を制御するようになっている、力率補正を行うための回路。
【請求項２】
前記イネーブル／ディスエーブル回路は、Ａ／Ｄコンバータからの、またはアナログ信号処理回路からのＤＣバス電圧、および前記整流されたＡＣ入力電圧を含むデジタル入力またはアナログ入力を受信し、前記制御回路のＰＷＭコンパレータへイネーブル／ディスエーブル出力を与えるようになっている、請求項１記載の回路。
【請求項３】
前記制御回路は、入力ターゲット電圧および前記ＤＣバス電圧を受信し、エラー電圧出力を発生する電圧レギュレータループを備え、入力信号として、前記エラー電圧出力、前記整流されたＡＣ入力電圧およびインダクタ電流信号を受信し、前記ＰＷＭコンパレータへ出力信号を発生する電流レギュレータを更に含む、請求項２記載の回路。
【請求項４】
ブーストインダクタンス、およびこのブーストインダクタンスに直列に結合された力率補正スイッチを有し、整流器の出力の両端に結合されたブーストインダクタンスおよび力率補正スイッチに、ＡＣラインからのＡＣ電力が供給されるようになっているブーストコンバータ回路を備え、このブーストコンバータ回路は、前記インダクタと前記スイッチとの間の接合部に結合されたブーストダイオードを更に備え、前記ブーストダイオードの出力は、出力コンデンサに結合されており、前記出力コンデンサの両端にＤＣバス電圧が発生するようになっており、
前記整流器からの整流されたＡＣ入力電圧と、前記インダクタを通過する電流に比例する信号と、前記コンデンサの両端の前記ＤＣバス電圧を入力として受信する制御回路を更に備え、この制御回路は、ＰＦＣスイッチのオン時間を制御するためのパルス幅変調された信号を発生する、ブーストコンバータ回路における力率の補正をするための方法において、
前記整流されたＡＣ入力電圧と前記ＤＣバス電圧とを瞬間的に比較し、前記整流されたＡＣ入力電圧が前記ＤＣバス電圧よりも低くなったときに、制御回路は、ＰＦＣスイッチを制御するためのパルス幅変調信号を発生し、前記整流されたＡＣ入力電圧が前記ＤＣバス電圧よりも高くなったときに、ＰＦＣスイッチへの前記パルス幅変調信号の発生をディスエーブルするよう、前記制御回路を制御することを含む方法。
【請求項５】
Ａ／Ｄコンバータからの、またはアナログ信号処理回路からのＤＣバス電圧、および前記整流されたＡＣ入力電圧を含むデジタル入力またはアナログ入力を受信し、前記制御回路のＰＷＭコンパレータへイネーブル／ディスエーブル出力を与えるようになっていることを更に含む、請求項４記載の方法。
【請求項６】
入力ターゲット電圧および前記ＤＣバス電圧を受信し、エラー電圧出力を発生し、入力信号として、前記エラー電圧出力、前記整流されたＡＣ入力電圧およびインダクタ電流信号を受信し、前記ＰＷＭコンパレータへ出力信号を発生するようになっていることをさらに含む、請求項５記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、力率補正回路、すなわち、電源に給電するためのパワーラインで発生する歪、および高調波を低減するための回路に関し、より詳細には、スイッチングモードの電源に関する。力率補正（ＰＦＣ）回路は、電力ラインでの高調波を低減するのに利用されており、特に、取り付けられた負荷を含む回路が実質的に純粋に抵抗負荷と見えるようにするものである。力率補正回路の目的は、ＡＣ電圧と電流とが実質的に合相状態となることを保証することにある。これによって、効率が改善されると同時に、有害な高調波の発生が解消される。
【０００２】
過去において、図１に示すような受動的解決方法が使用されてきた。すなわち、整流器の出力にインダクタを設ける方法である。このインダクタは、ライン周波数で作動するので、物理的なサイズおよびインダクタンスの値は、通常極めて大きく、コストが高くなり、大きい回路を必要とする。入力電流の波形は、平滑化されるが、一般に、今日の電圧制御条件を満たしてはいない。
【０００３】
図２は、整流器の前の直列インダクタと共に、制御可能なスイッチＳが追加された、能動的な解決方法を提供する従来の別の解決方法を示す。このスイッチは、ライン周波数の半サイクルごとに、例えば１２０Ｈｚまたは１００Ｈｚごとに短期間ターンオンされる。
【０００４】
メーカーは、特に日本国における、ある適用可能な制御基準を満たすことができる、入力電流を平滑化するための方法を使用しているが、欧州市場のためのより厳格なＩＥＣ規格を満たすことはできない。このインダクタのライン周波数で作動し、その物理的サイズおよびインダクタンスも、依然として大きいため、コストと回路サイズは、依然として大きくなっている。
【０００５】
第３の解決方法は、高周波のフルブースト力率補正を使用する別の能動的な解決方法である。この方法は、最も普及しているＰＦＣ制御方法であり、図３に示すように、モータＭＬをドライブするモータドライブインバータＩＮＶにＤＣ電圧を供給するようになっている。スイッチ、例えばＩＧＢＴ  Ｑ１は、通常５０ＫＨｚ〜１００ＫＨｚのレンジ内にある高いスイッチング周波数でスイッチングされる。これによって、実際にほとんどの制御規格を超える、ほぼ１００％の力率を得ることができる。
【０００６】
高周波のＰＷＮのために、小型の物理的サイズのインダクタ、および小さいインダクタンスでよい。しかしながら、この回路にも欠点がある。特に、高周波のＰＷＮスイッチングにより、スイッチング損失が大きくなり、効率が低下し、妨害電磁波（ＥＭＩ）ノイズが生じ、多くの設計アプリケーションで１００％のＰＦＣがより必要となる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、適用される可能性のある制御規格を満たすことにあるが、かかる規格を必ずしも超えることはできないので、スイッチング損失およびノイズの発生を低減させることにより、力率と、低い損失および高い効率との間で、妥協を図ることにある。図４は、図３に示した従来の能動的な高周波のフルブーストＰＦＣ回路の波形を示す。
【課題を解決するための手段】
【０００８】
本発明は、新規なＰＦＣ回路、および方法を提供するものである。制御条件に応じ、ＰＦＣ性能（力率および高調波の発生）とスイッチング損失および効率との間で妥協を図ることができる。この方法は、図３に示す従来の高周波ブーストＰＦＣ回路に類似する回路トポロジーを使用しているが、制御概念が異なっている。
【０００９】
本発明によれば、ＡＣ入力電圧とＤＣバス電圧とを瞬間的に比較し、アクティブブーストＰＦＣ制御ループの頂部において、各ラインサイクルの所定の期間の間、ＰＦＣ  ＰＷＭスイッチングをイネーブルしたり、ディスエーブルしたりする。
【００１０】
入力電圧がＤＣバス電圧よりも低くなったときに、ＰＷＭスイッチング信号の発生をイネーブルし、高周波、例えば５０ＫＨｚにてスイッチをスイッチングする。高いバンド幅電流ループに起因し、電圧ループによって発生されるサイン波状の基準の形状で入力電流が生じる。入力電圧がＤＣバス電圧よりも高くなると、ＰＷＭスイッチング信号の発生がディスエーブルされる。
【００１１】
入力電圧とＤＣバス電圧との差に応じ、整流器とＰＦＣダイオードの双方が依然として導通し、入力電流が流れ続ける。このような部分的ＰＦＣ作動では、ＰＷＭスイッチングがイネーブルされる期間中、閉ループ電流制御が維持され、全体に閉じた電圧ループ制御が維持される。
【００１２】
次に図面を参照し、本発明をより詳細に説明する。この詳細な説明から、本発明の上記以外の目的および利点が明らかとなると思う。
【発明を実施するための最良の形態】
【００１３】
図５は、本発明に係わるＰＦＣ回路を示す。この回路は、ＡＣ電源から給電されるブリッジ整流器ＢＲ１を含んでいる。ブーストインダクタＬ１に、整流されＡＣが提供される。インダクタと直列となり、このインダクタの後のブリッジ整流器の出力の両端に、ＰＦＣスイッチＱ１が結合されている。
【００１４】
インダクタＬ１と直列に、ブーストダイオードＢＤが結合されており、公知の態様で、ブーストコンバータ回路の出力に、図示のように、出力コンデンサＣ１が結合されている。コンデンサＣ１の両端の電圧は、ＤＣバス電圧を含み、この電圧は、三相のモータ負荷ＭＬをドライブするＤＣ−ＡＣインバータを含むことがある。
【００１５】
ＤＣバス、およびＶＤＣの出力は、Ａ−Ｄコンバータ１０に供給される。このコンバータ１０は、ＤＣバス電圧ＶＤＣ、抵抗器Ｒ１または他の検出手段によって検出されたインダクタＬ１内の電流ＩＩＮだけでなく、整流されたＡＣ入力電圧ＶＩＮも入力に有する。このＡ−Ｄコンバータは、ＤＣバス電圧ＶｄｃＦｄｂ、入力電圧ＶＩＮ、およびインダクタ電流ＩＩＮのデジタル表示信号を含む３つの出力信号を発生する。
【００１６】
回路に対するデジタル表示信号が示されているが、この回路は、アナログ部分によって実現することも可能である。ＶＩＮおよびＶＤＣは、後述するように、回路４０にも提供される。
【００１７】
この回路は、ＤＣターゲット電圧ＶｄｃＴｇｔを受けるランプ発生器２０を有し、このランプ発生器の出力は、差分回路２２に供給され、この回路において、ランプ電圧からＤＣバス電圧が減算される。減算された信号は、ＰＩコントローラ２４を含むことがある電圧レギュレータへ供給される。ＰＩコントローラ２４の出力は乗算回路２６へ供給され、この回路において、電圧レギュレータ（ＰＩコントローラ）からの電圧出力と入力電圧ＶＩＮとが乗算される。
【００１８】
その結果、基準ＰＦＣ信号ＩＲＥＦ＿ＰＦＣ２８が得られ、差分ステージ３０において、この基準信号からインダクタ電流が減算される。この差分ステージ３０の出力は、ＰＩコントローラを含む電流レギュレータ３２へ送られる。
【００１９】
コントローラ３２の出力は、コンパレータ３４へ送られ、発振器の信号、一般に発振器によって発生されるランプ信号、または鋸歯信号３６とコントローラ３２の出力とを比較することによって、ＰＷＭ信号が発生させられる。これによって、スイッチＱ１を制御し、力率補正を制御するために供給されるＰＷＭ信号のデューティサイクルが制御される。
【００２０】
別の回路からのＰＦＣ作動をディスエーブルするために、ブロック２０、２４、３２および３４にＰＦＣイネーブル信号が供給される。
【００２１】
ここに説明する制御回路は、図３に示されており、従来の回路と実質的に同じである。図３の電圧レギュレートループは、部品２０および２４を備え、ここで、ＤＣバス電圧とターゲット電圧とが比較され、乗算器２６へ送られる電圧レギュレート制御信号を発生させる。電流ループは、部品３２と、スイッチＱ１を制御するように出力が結合されたＰＷＭコンパレータ３４とを有している。
【００２２】
本発明によれば、部分ＰＦＣコントローラ４０が設けられており、このコントローラには、好ましくはデジタル状の制御信号ＶＩＮおよびＶＤＣが送られる。このコントローラは、本発明の原理の範囲内において、アナログ状に構成することもできる。前と同じように、ＶＩＮは、瞬間的な整流されたＡＣ入力電圧であり、ＶＤＣは、瞬間的なＤＣバス電圧である。
【００２３】
部分ＰＦＣ制御回路４０は、次のように作動する。回路４０は、整流されたＡＣ入力電圧ＶＩＮと、ＤＣバス電圧ＶＤＣとを比較し、整流されたＡＣ入力電圧がＤＣバス電圧よりも低くなると、部分ＰＦＣコントローラ４０がＰＷＭコンパレータ３４に、このコンパレータをイネーブルさせる信号を供給し、よって、スイッチＱ１のオン時間を制御するためのＰＷＭ信号を供給する。このことは、高周波、例えば従来技術の場合のように５０ＫＨｚで行われる。
【００２４】
高バンド幅の電流ループに起因し、電圧ループが発生するサイン波状の基準信号ＩＲＥＦ＿ＰＦＣの形状に入力電流が発生する。ＶＩＮがＶＤＣよりも大となると、すなわち、整流されたＡＣ入力電圧がＤＣ入力電圧よりも大となると、多くの場合、スイッチＱ１のＰＷＭスイッチングが不要となるので、ＰＷＭスイッチング信号の発生がディスエーブルされる。
【００２５】
部分ＰＦＣコントローラ４０は、ＰＷＭコンパレータ３４に、ＰＷＭ作動をディスエーブルするためのシャットダウン信号を供給し、よって、スイッチＱ１は、オフ状態に維持される。しかしながら、整流されたＡＣ入力電圧は、ＤＣバス電圧よりも大であるので、ブリッジ整流器およびブーストダイオードＰＤは、導通状態のままであり、入力電流は連続的に流れる。
【００２６】
このような部分的ＰＦＣ作動では、ＰＷＭスイッチングがイネーブルされている期間中、閉ループ制御電流が維持され、全体として閉ループの電圧ループ制御が維持される。
【００２７】
図６は、図５の高周波部分ＰＦＣ回路の制御タイミングを示す。また図６は、整流されたＡＣ入力電圧ＶＩＮと、ＤＣバス電圧ＶＤＣとを示す。図示のように、整流されたＡＣ入力電圧が、ＤＣバス電圧よりも大きくなると、ＰＷＭスイッチングがディスエーブルされ、整流されたＡＣ入力電圧がＤＣバス電圧よりも小さくなると、ＰＷＭスイッチングはイネーブルされる。図６は、インダクタ電流ＩＮをも示している。
【００２８】
図７は、ＰＷＭ制御信号、ＤＣバス電圧、ＡＣ入力電圧およびＡＣ入力電流を含む、図５の回路内の信号を示している。図示のように、整流されたＡＣ入力電圧が、ＤＣバス電圧よりも大きくなると、ＰＷＭ制御信号によって、ＰＷＭスイッチングはディスエーブルされる。
【００２９】
表１は、測定された力率ＴＨＤ（全高調波歪）および効率を比較し、簡単なダイオードブリッジの整流回路と、本発明の部分ブーストＰＦＣ回路と、図３に示される従来のフルブーストＰＦＣとを比較したものである。
【００３０】
本発明に係わる回路の主要な特徴は、ブリッジ整流回路と比較して、波高率およびＴＨＤが改善されていることである。
【００３１】
ＰＷＭスイッチングがイネーブルされるとき、スイッチング周波数が高くなっているので、ＰＦＣインダクタのサイズとコストは、ＰＦＣスイッチング周波数が単にライン周波数にすぎない図１および図２の従来の解決案よりも、かなり小さくなっている。
【表１】
2008504800.tif 000003
【００３２】
図３に示す従来のブーストＰＦＣよりも、スイッチング事象はほとんど起きないので、スイッチング損失およびノイズが小さくなっている。これによって、比較的良好なＰＦＣ性能を得ながら、効率を改善できる。
【００３３】
以上、本発明の特定の実施例を参照して、本発明について説明したが、当業者には、他の多くの変形例および変更例、並びにその他の用途も明らかであると思う。従って、本発明は、本明細書の特定の開示によって限定されるものでなく、特許請求の範囲のみによって限定されるものである。
【００３４】
関連出願とのクロスレファレンス
本願は、「新規な高周波部分ブースト力率補正制御方法」を発明の名称とし、２００４年６月２８日に出願された米国仮特許出願第60/583,752号に基づく優先権を主張するものであり、この米国仮特許出願の全内容を、本願で参考例として援用する。
【図面の簡単な説明】
【００３５】
【図１】従来の受動的ＰＦＣ回路を示す。
【図２】従来の能動的ＰＦＣ回路を示す。
【図３】別の能動的ＰＦＣ回路を示す。
【図４】図３の回路内の波形を示す。
【図５】本発明に係わる高周波部分ＰＦＣ回路を示す。
【図６】図５の回路内の波形を示す。
【図７】図５の回路内の別の波形を示す。
【符号の説明】
【００３６】
１０    Ａ−Ｄコンバータ
２０    ランプ発生器
２２    差分回路
２４    ＰＩコントローラ
２６    乗算回路
２８    基準ＰＦＣ信号
３０    差分ステージ
３２    電流レギュレータ
３４    コンパレータ
３６    ランプまたは鋸歯信号
４０    部分ＰＦＣコントーラ
【図１】
2008504800.tif 000004
【図２】
2008504800.tif 000005
【図３】
2008504800.tif 000006
【図４】
2008504800.tif 000007
【図５】
2008504800.tif 000008
【図６】
2008504800.tif 000009
【図７】
2008504800.tif 000010
【手続補正書】
【提出日】平成19年2月7日(2007.2.7)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2008504800.tif 000011
【図２】
2008504800.tif 000012
【図３】
2008504800.tif 000013
【図４】
2008504800.tif 000014
【図５】
2008504800.tif 000015
【図６】
2008504800.tif 000016
【図７】
2008504800.tif 000017
【国際調査報告】
2008504800.tif 000018