(57)【要約】【課題】  ホット・キャリアにより誘起されるバイポーラ・デバイスの劣化を回復させるための方法を提供すること。【解決手段】  アバランシェ劣化を示すアイドル状態のバイポーラ・トランジスタを、トランジスタの温度を上昇させて、バイポーラ・トランジスタのアバランシェ劣化を回復させる熱アニール・ステップに曝すステップを含む、アバランシェ・ホット・キャリアにより引き起こされる劣化を回復させるための方法が提供される。一実施形態においては、アニール源は、バイポーラ・トランジスタのエミッタと並んで配置されるＳｉ含有レジスタである自己発熱構造体である。回復ステップ中、自己発熱構造体を含むバイポーラ・トランジスタはアイドル・モード（すなわちバイアスなし）に置かれ、別個の回路からの電流は自己発熱構造体を通って流れる。本発明の別の実施形態においては、アニール・ステップは、アバランシェ条件（１Ｖより低いＶＣＢ）以下で動作させながら、高い順方向電流（およそピークｆＴ電流であるか又はそれより高い）をバイポーラ・トランジスタに与えた結果である。上述の条件下で、劣化の約４０％又はそれ以上を回復させることができる。本発明のさらに別の実施形態においては、熱アニール・ステップは、急速加熱アニール（ＲＴＡ）、炉アニール、レーザ・アニール又はスパイク・アニールを含むことができる。【選択図】      図２
2008523628.tif 000002
【特許請求の範囲】
【請求項１】
バイポーラ・トランジスタのアバランシェ劣化を回復させるための方法であって、
アバランシェ劣化を示すアイドル状態のバイポーラ・トランジスタを、前記バイポーラ・トランジスタの温度を上昇させて、前記バイポーラ・トランジスタの前記アバランシェ劣化を回復させる熱アニール・ステップに曝すステップを含む方法。
【請求項２】
前記バイポーラ・トランジスタは、前記バイポーラ・トランジスタのエミッタと並んで配置される自己発熱構造体を含む、請求項１に記載の方法。
【請求項３】
前記自己発熱構造体は前記エミッタの延長部分を含む、請求項２に記載の方法。
【請求項４】
前記自己発熱構造体はレジスタである、請求項３に記載の方法。
【請求項５】
前記自己発熱構造体及び前記エミッタはドープされた半導体材料から構成される、請求項２に記載の方法。
【請求項６】
前記ドープされた半導体材料は、Ｓｉ、ポリＳｉ又はＳｉＧｅを含む、請求項５に記載の方法。
【請求項７】
前記曝すステップにおいて、電流が前記自己発熱構造体に供給される、請求項２に記載の方法。
【請求項８】
前記電流は、前記バイポーラ・トランジスタの内部又は外部の回路により供給される、請求項７に記載の方法。
【請求項９】
前記曝すステップにおいて、前記バイポーラ・トランジスタは浮動状態にある、請求項２に記載の方法。
【請求項１０】
前記アニール・ステップは、１Ｖより低いコレクタ・ベース電圧以下で動作させながら、順方向電流を前記バイポーラ・トランジスタに印加するステップを含む、請求項１に記載の方法。
【請求項１１】
前記順方向電流はおよそピークｆＴ電流であるか又はそれより高い、請求項１０に記載の方法。
【請求項１２】
前記アニール・ステップは、急速加熱アニール（ＲＴＡ）、炉アニール、レーザ・アニール又はスパイク・アニールを含む、請求項１に記載の方法。
【請求項１３】
バイポーラ・トランジスタのアバランシェ劣化を回復させるための方法であって、
バイポーラ・トランジスタ及び自己発熱素子を含むアイドル状態の構造体を、前記バイポーラ・トランジスタの温度を上昇させて、前記バイポーラ・トランジスタの前記アバランシェ劣化を回復させる熱アニール・ステップに曝すステップを含む方法。
【請求項１４】
前記自己発熱構造体は前記バイポーラ・トランジスタのエミッタと並んで配置される、請求項１３に記載の方法。
【請求項１５】
前記自己発熱構造体は前記エミッタの延長部分を含む、請求項１４に記載の方法。
【請求項１６】
前記自己発熱構造体及び前記エミッタはドープされた半導体材料から構成される、請求項１４に記載の方法。
【請求項１７】
前記ドープされた半導体材料は、Ｓｉ、ポリＳｉ又はＳｉＧｅを含む、請求項１６に記載の方法。
【請求項１８】
前記曝すステップにおいて、電流が前記自己発熱構造体に供給される、請求項１３に記載の方法。
【請求項１９】
バイポーラ・トランジスタのアバランシェ劣化を回復させるための方法であって、
バイポーラ・トランジスタを含むアイドル状態の構造体を、前記バイポーラ・トランジスタの温度を上昇させて、前記バイポーラ・トランジスタの前記アバランシェ劣化を回復させる熱アニール・ステップに曝すステップであって、前記熱アニール・ステップは、前記バイポーラ・トランジスタを約１Ｖより低いコレクタ・ベース電圧で動作させながら順方向電流を前記バイポーラ・トランジスタに印加するステップを含む、ステップを含む方法。
【請求項２０】
半導体構造体であって、
コレクタが内部に配置されたＳｉ含有半導体基板と、
前記コレクタの上に配置されるベースと、
前記ベース上に配置されるエミッタであって、前記エミッタが前記ベースの外縁に自己整合される延長部分を有しており、前記エミッタの前記延長部分が加熱素子として機能する、エミッタと、
を含む半導体構造体。
【請求項２１】
前記Ｓｉ含有半導体基板は、Ｓｉ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、シリコン・オン・インシュレータ、ＳｉＧｅオン・インシュレータ又は半導体基板上のＳｉ層を含む、請求項２０に記載の半導体構造体。
【請求項２２】
前記ベースは、Ｓｉ、ＳｉＧｅ、ＳｉＧｅＣ、又はＳｉとＳｉＧｅとの組み合わせ、又はＳｉとＳｉＧｅＣとの組み合わせを含む、請求項２０に記載の半導体構造体。
【請求項２３】
前記ベースは、ＳｉＧｅ、Ｓｉ又はＳｉＧｅＣを含む、請求項２０に記載の半導体構造体。
【請求項２４】
前記ベースに隣接して配置される外部ベースをさらに含む、請求項２０に記載の半導体構造体。
【請求項２５】
前記エミッタはドープされた半導体を含む、請求項２０に記載の半導体構造体。
【請求項２６】
前記ドープされた半導体は、ポリシリコン、Ｓｉ又はＳｉＧｅを含む、請求項２５に記載の半導体構造体。
【請求項２７】
前記ドープされた半導体はポリシリコンを含む、請求項２６に記載の半導体構造体。
【請求項２８】
前記基板、前記ベース及び前記エミッタの上に配置される導電性充填誘電体をさらに含む、請求項２０に記載の半導体構造体。
【請求項２９】
前記導電的に充填された誘電体は少なくとも前記コレクタ及び前記エミッタと接触するビア及びラインを含む、請求項２８に記載の半導体構造体。
【請求項３０】
前記ベースはＳｉＧｅを含み、前記エミッタはポリシリコンを含む、請求項２０に記載の半導体構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイポーラ・トランジスタに関し、より特定的には、一般に順方向及び逆方向の両方のバイアス・モードにおける駆動電流増幅率を減少させるアバランシェ・キャリアに関連した損傷を未然に防ぐ回路レベルの自己発熱構造体を含む、例えばＳｉＧｅのようなシリコンを含有するヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）に関する。本発明は、さらに、ホット・キャリアにより誘起されるＨＢＴ及び他の同様なバイポーラ・トランジスタの劣化を回復させるための方法を提供する。
【背景技術】
【０００２】
バイポーラ・トランジスタは、互いに対して近接する２つのｐ−ｎ接合部をもつ電子デバイスである。一般的なバイポーラ・トランジスタは、エミッタ、コレクタ、及びエミッタとコレクタとの間に配置されるベースといった３つのデバイス領域を有する。２つのｐ−ｎ接合部、すなわち、エミッタ・ベース接合部及びコレクタ・ベース接合部は、特定の距離だけ分離されていることが理想的である。隣接する接合部のバイアスを変化させることにより、１つのｐ−ｎ接合部における電流を変調させることは「バイポーラ・トランジスタ作用」と呼ばれる。
【０００３】
エミッタ及びコレクタがｎ型にドープされ、ベースがｐ型にドープされる場合には、デバイスは「ｎｐｎ」トランジスタになる。代替的に、反対のドープ構成が使用される場合には、デバイスは「ｐｎｐ」トランジスタになる。ｎｐｎトランジスタのベース領域における少数キャリア、すなわち、電子の移動度は、ｐｎｐトランジスタのベースにおけるホールの移動度より高いため、ｎｐｎトランジスタでは、より高周波数の動作及びより高速の性能を得ることができる。したがって、ｎｐｎトランジスタは、集積回路を構築するのに用いられるバイポーラ・トランジスタの大部分を構成する。
【０００４】
バイポーラ・トランジスタの垂直方向寸法がますます縮小するに伴い、深刻なデバイス動作の限界に直面する。これらの限界を克服するために積極的に研究された１つの手法は、ベースに用いられる材料のバンド・ギャップより大きいバンド・ギャップをもつエミッタ材料を用いてトランジスタを構築することである。こうした構造体は、当該技術分野においては「ヘテロ接合」トランジスタと呼ばれる。
【０００５】
ヘテロ接合を備えるヘテロ構造体は、多数キャリア・デバイス及び少数キャリア・デバイスの両方に用いることができる。少数キャリア・デバイスにおいては、エミッタがＳｉで形成され、ベースがシリコン・ゲルマニウム（ＳｉＧｅ）合金で形成されるヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）が最近開発された。ＳｉＧｅ合金のバンド・ギャップは、シリコンより狭い。
【０００６】
進歩したＳｉＧｅバイポーラ及び相補型金属酸化膜半導体（ＢｉＣＭＯＳ）技術は、ＳｉＧｅベースをＨＢＴに用いる。高周波数（マルチＧＨｚなど）方式においては、例えばＧａＡｓ及びＩｎＰなどの従来の化合物半導体が、現在、高速有線通信デバイス及び高速無線通信デバイス市場の大半を占めている。ＳｉＧｅ  ＢｉＣＭＯＳは、電力増幅器などのデバイスにおけるＧａＡｓに匹敵する性能だけでなく、ＨＢＴを標準ＣＭＯＳに統合して、いわゆる「システム・オン・チップ」をもたらすことによる大幅なコスト削減をも約束する。
【０００７】
シリコン・ゲルマニウム（ＳｉＧｅ）ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）の性能は２００ＧＨｚを上回るものとなるため、ＳｉＧｅ  ＨＢＴ回路用途の場合には、アバランシェ劣化のメカニズムが、主な信頼性の関心事になることが明らかとなっている。これは、バイポーラ・トランジスタの高周波数性能が、接合部の垂直方向深さを減少させ、デバイス内の電界を増大させる、デバイスの垂直方向スケーリングによって実現されるためである。動作中のコレクタ・ベース接合部におけるこの高電界は、デバイスのエミッタと浅いトレンチ分離（ＳＴＩ）との境界の周りの絶縁境界に損傷を与えることがある高エネルギー・キャリアを生成する。アバランシェ・キャリアに関連する損傷は、順方向及び逆方向の両方の活性モードにおけるデバイスの電流増幅率を減少（又は劣化）させる。
【０００８】
アバランシェ劣化のメカニズムは最近明らかにされたものであり、これはＳｉＧｅ  ＨＢＴの高周波数及び高出力性能に対して、非常に大きな制限を課している。例えば、非特許文献１及び非特許文献２を参照されたい。
【０００９】
一般的なＳｉＧｅ  ＨＢＴの例示的なアバランシェ劣化を図１に示す。具体的には、図１は、ＶＣＢ＝３．０Ｖ及びＩＥ＝５．１２ｍＡで応力がかけられる、０．８×０．８μｍ２のエミッタ・サイズをもつＩＢＭ  ２００ＧＨｚ  ＳｉＧｅ  ＨＢＴについて、応力をかける前（Ｔ０）及び３０００秒のアバランシェ応力をかけた後（Ｔ１）の電流を示す。ＶＢＥはベース・エミッタ電圧を示す。アバランシェ方式における動作は、高周波数用途のＳｉＧｅ  ＨＢＴにおいて、ますます重要になってきており、例えば、非特許文献３を参照されたい。ＶＣＢはコレクタ・ベース電圧を示し、ＩＥはエミッタ電流を示す。
【００１０】
アバランシェ劣化を回復させるためのいずれの方法も、ＳｉＧｅ  ＨＢＴ回路の性能及び用途範囲に大いに有益であろう。しかし、この劣化メカニズムは、この１年ほどの間に十分に調査されただけのものであるため、どのような回復方法もこれまで従来技術に報告されていない。
【００１１】
【非特許文献１】Ｇ．Ｚｈａｎｇ他の「Ａ  Ｎｅｗ  Ｍｉｘｅｄ−Ｍｏｄｅ  Ｂａｓｅ  Ｃｕｒｒｅｎｔ  Ｄｅｇｒａｄａｔｉｏｎ  Ｍｅｃｈａｎｉｓｍ  ｉｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒｓ」、ＩＥＥＥ  ＢＣＴＭ  １．４、２００２年
【非特許文献２】Ｚ．Ｙａｎｇ他の「Ａｖａｌａｎｃｈｅ  Ｃｕｒｒｅｎｔ  Ｉｎｄｕｃｅｄ  Ｈｏｔ  Ｃａｒｒｉｅｒ  Ｄｅｇｒａｄａｔｉｏｎ  ｉｎ  ２００ＧＨｚ  ＳｉＧｅ  Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒｓ」、Ｐｒｏｃ．Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｒｅｌｉａｂｉｌｉｔｙ  Ｐｈｙｓｉｃｓ  Ｓｙｍｐｏｓｉｕｍ、３３９−３４３ページ、２００３年
【非特許文献３】Ｈ．Ｌｉ他の「Ｄｅｓｉｇｎ  ｏｆ  Ｗ−Ｂａｎｄ  ＶＣＯｓｗｉｔｈＨｉｇｈ  Ｏｕｔｐｕｔ  Ｐｏｗｅｒ  ｆｏｒ  Ｐｏｔｅｎｔｉａｌ  Ａｐｐｌｉｃａｔｉｏｎ  ｉｎ  ７７ＧＨｚ  Ａｕｔｏｍｏｔｉｖｅ  Ｒａｄａｒ  Ｓｙｓｔｅｍｓ」、ＩＥＥＥ  ＧａＡｓ  Ｄｉｇｅｓｔ、２６３−２６６ページ（２００３年）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記したことを考慮して、現世代のバイポーラ・トランジスタに現在必要とされる高周波数で動作することができるバイポーラ・トランジスタ、特定的にはＳｉＧｅ  ＨＢＴを製造するためには、上述のアバランシェ劣化を回復させるための方法を提供する必要がある。
【課題を解決するための手段】
【００１３】
アバランシェ劣化は、バイポーラ・トランジスタ、特定的には、ＳｉＧｅ  ＨＢＴが順方向活性モードで動作しているときに、コレクタ・ベース接合部の衝撃イオン化から生じる高エネルギー・キャリアであるアバランシェ・ホット・キャリアによって引き起こされる。アバランシェ・ホット・キャリアは、バイポーラ・トランジスタ内に損傷を生成し、ベース電流を増加させることによってデバイスの電流増幅率を減少させる。ホット・キャリア効果は、新世代のバイポーラ・トランジスタ・デバイスについてより悪化しており、デバイス性能の向上に伴いコレクタ・ベース接合部において増大している。さらに、アバランシェ・ホット・キャリアは、バイポーラ・トランジスタ、特に、ＳｉＧｅ  ＨＢＴの降伏電圧に影響を及ぼす。具体的には、高アバランシェ電流は、バイポーラ・トランジスタの降伏電圧を低下させる。
【００１４】
アバランシェ方式（１Ｖより低いＶＣＢ）以外で動作できるにもかかわらず、高周波数バイポーラ・トランジスタ、例えばＳｉＧｅ  ＨＢＴが高出力を実現するためにはアバランシェ領域（１Ｖより大きいＶＣＢ）における動作が必要である。高出力は、レーダ及び無線通信用途に必要とされる。ＳｉＧｅ  ＨＢＴ技術においては、アバランシェの信頼性は、大きな関心事である。ＶＣＢは、コレクタとベースとの間の電圧を示す。
【００１５】
上述のアバランシェ劣化効果は、デバイスの単位電流増幅率周波数ｆＴが高くなるに伴い悪化するため、アバランシェ劣化の回復は重要である。例えば、同様な応力をかけた後で、２００ＧＨｚのＳｉＧｅ  ＨＢＴの場合には１％の電流増幅率の劣化が認められ、３００ＧＨｚのＳｉＧｅ  ＨＢＴの場合には１０％の電流増幅率の劣化が認められた。さらに、デバイスのホット・キャリア寿命は劣化の二乗で進むため、アバランシェ劣化を回復させることは重要である。例えば、劣化が５０％だけ回復した場合には、寿命は４倍だけ延びることになる。
【００１６】
上記したことを考慮して、本発明は、従来技術のバイポーラ・トランジスタ、特にＳｉＧｅ  ＨＢＴによって示されるアバランシェ劣化を回復させるための方法及び構造体を提供する。具体的には、本発明の出願者は、上述のアバランシェ効果によって引き起こされる劣化は、熱アニールを利用してコレクタ・ベース接合部の温度を上昇させることにより大幅に回復できることを見出した。
【００１７】
したがって、具体的に及び広義には、本発明の方法は、アバランシェ劣化を示すＨＢＴなどのアイドル状態のバイポーラ・トランジスタを、トランジスタの温度を上昇させて、前述のバイポーラ・トランジスタの前述のアバランシェ劣化を回復させる熱アニール・ステップに曝すステップを含む。
【００１８】
本発明の一実施形態においては、アニール源は、バイポーラ・トランジスタのエミッタと並んで配置されるＳｉ含有レジスタである自己発熱構造体である。回復ステップ中、自己発熱構造体を含むバイポーラ・トランジスタはアイドル・モード（すなわちバイアスなし）に置かれ、別個の回路からの電流は自己発熱構造体を通って流れる。自己発熱構造体は、バイポーラ・トランジスタの温度を約２００℃又はそれ以上に上昇させる。数時間以内、一般には約１時間から約１０時間以内に劣化が回復される。
【００１９】
本発明の別の実施形態においては、アニール・ステップは、アバランシェ条件以下（１Ｖより低いＶＣＢ）で動作させながら、ピークｆＴ電流付近の高い順方向電流をバイポーラ・トランジスタに与えた結果である。上記の条件下で、劣化の約４０％又はそれ以上を回復させることができる。これは、バイポーラ・トランジスタの自己発熱効果によるものであり、デバイスが高出力領域で動作している場合に、デバイスの有効温度が上昇することを意味する。ピークｆＴ電流は、デバイスが最大ｆＴを実現するのに必要な駆動電流を示す。
【００２０】
本発明のさらに別の実施形態においては、熱アニール・ステップは、急速加熱アニール（ＲＴＡ）、炉アニール、レーザ・アニール、スパイク・アニール、又はバイポーラ・トランジスタの温度を約２００℃又はそれ以上の温度にまで上昇させることができるあらゆる他の同様なアニール・ステップを含むことができる。
【００２１】
上述の方法に加えて、本発明は、さらに、バイポーラ・トランジスタの温度を上昇させてアバランシェ劣化を回復させるのに用いることができる、デバイス・レベルに存在する自己加熱素子を含むバイポーラ・トランジスタ構造体、特にＨＢＴ構造体を提供する。具体的に及び広義には、本発明のバイポーラ・トランジスタ構造体は、コレクタが内部に配置されたＳｉ含有半導体基板と、コレクタの上に配置されるベースと、ベース上に配置されるエミッタであって、ベースの外縁に自己整合される延長部分を有しており、延長部分が加熱素子として機能する、エミッタと、を含む。
【発明を実施するための最良の形態】
【００２２】
ここで、アバランシェ・ホット・キャリアによって引き起こされるデバイスの劣化を回復させるのに用いることができる方法及び構造体を提供する本発明を、本明細書に添付される図面を参照することによって、より詳細に説明する。本発明の構造体の図面は、例示的な目的のために提供されるものであり、したがって、これらは縮尺通りのものではない。
【００２３】
最初に、自己発熱素子を含む本発明のバイポーラ・トランジスタの構造体が示される図２を参照する。「バイポーラ・トランジスタ」という用語は、互いに近接する２つのｐ−ｎ接合部を含むあらゆる電子デバイスを含む。バイポーラ・トランジスタは、エミッタ、コレクタ、及びエミッタとコレクタとの間に配置されるベースを含む。本発明は、具体的にはＨＢＴに関し、さらに特定的にはＳｉＧｅ  ＨＢＴに関する。具体的には、図２は、コレクタ１４と、そこに配置されるトレンチ分離領域１６とを有するバイポーラ・トランジスタ構造体１０を示す。Ｓｉ含有半導体基板１２は、例えばＳｉ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、シリコン・オン・インシュレータ又はシリコン・ゲルマニウム・オン・インシュレータなどのあらゆるＳｉ含有半導体を含む。代替的に、基板１２は、半導体基板の上に形成されるエピタキシャルＳｉ又はアモルファスＳｉなどのＳｉ層とすることができる。基板１２は、さまざまなドープ領域又はウェル領域を含むことができる。
【００２４】
図示のように、基板１２は、イオン注入ステップによって基板１２の中に形成されるコレクタ１４を含む。トレンチ分離領域１６は、例えば、リソグラフィ、エッチング、必要に応じてトレンチ・ライナの形成、トレンチの充填、及び、必要な場合には平坦化を含む、当業者に周知の技術を用いて、製造される。トレンチ充填材料は、高濃度酸化物又はテトラエチルオルソシリケート（ＴＥＯＳ）などのトレンチ誘電体材料を含む。
【００２５】
図２に示される構造体１０は、さらに、基板１２の表面上に配置されるベース１８を含み、トレンチ分離領域１６の上に延びるベース１８の部分は、外部ベースと呼ばれる。外部ベースは、本明細書の図面において参照番号２０により表示が付される。
【００２６】
外部ベース２０を含むベース１８は、低温エピタキシャル成長プロセス（一般に４５０℃から７００℃まで）によって形成される。ベース１８及び外部ベース２０は、Ｓｉ、ＳｉＧｅ、又はＳｉとＳｉＧｅとの組み合わせを含むことができる。ベース１８は、さらに、ＳｉＧｅＣ、又はＳｉとＳｉＧｅＣとの組み合わせから構成することができる。ベース１８及び外部ベース２０は、ＳｉＧｅ、又はＳｉとＳｉＧｅＣとの組み合わせから構成されることが好ましい。ベース１８は基板１２上の単結晶であり、外部ベース２０はトレンチ分離領域１６上の多結晶である。単結晶材料が多結晶材料に転換される領域、例えばインターフェースは、ファセット領域と呼ばれる。
【００２７】
構造体１０は、さらに、ベース１８の上に配置されるエミッタ２２を含む。本発明によれば、エミッタ２２は、ベース１８の外縁１８Ａ及び１８Ｂと自己整合する延長部分（２２Ａ及び２２Ｂと表示が付される）を有する。エミッタ２２の延長部分２２Ａ及び２２Ｂは、構造体内で自己発熱素子として機能する。エミッタ２２は、ポリＳｉ、Ｓｉ又はＳｉＧｅなどのドープされた半導体材料を含む。延長部分２２Ａ及び２２Ｂを含むエミッタ２２は、ポリＳｉから構成されることが好ましい。エミッタ２２とその延長部分２２Ａ及び２２ＢとがポリＳｉから構成される好ましい実施形態においては、ベースはＳｉＧｅから構成されることが好ましい。
【００２８】
エミッタ２２は、可変ドープ濃度をもつ層であってもよいし又は最先端の低温エピタキシ・システムで成長させることができる組成物であってもよい。エミッタ２２は、さらに、現場でのドープ堆積プロセスにより形成してもよいし又は最初にポリＳｉ、Ｓｉ又はＳｉＧｅ層を堆積し、次いでイオン注入によってドープすることにより形成してもよい。
【００２９】
エミッタ２２の形成後、エミッタ２２は、リソグラフィ及びエッチングによりパターン形成されて、図２に示される構造体を提供する。具体的には、エミッタのパターン形成は、従来のバイポーラ・トランジスタ・デバイスの製造に用いられるものより幅広いパターン形成されたマスクを含む。幅広いパターン形成されたマスクは、ベース１８の縁１８Ａ及び１８Ｂにそれぞれ自己整合される延長部分２２Ａ及び２２Ｂを含む本発明のエミッタ２２の形成を可能にする。
【００３０】
さらに図２に示される構造体１０は、導電性充填ビア及びラインを内部に有する誘電材料２４を含む。導電性充填ビアは、参照番号２６Ａ（ビアに対するコンタクト・ビア）、２６Ｂ（外部ベース２０に対するコンタクト・ビア）及び２６Ｃ（エミッタ２２に対するコンタクト・ビア）により表示が付される。導電性充填ラインは、２８Ａ（Ｍ１コレクタ・ライン）、２８Ｂ（Ｍ１ベース・ライン）及び２８Ｃ（Ｍ１エミッタ・ライン）により表示が付される。導電的に充填されたビア及びラインを有する誘電材料２４は、従来のバック・エンド・オブ・ライン・プロセスにより形成される。具体的には、有機シリケート・ガラス組成物、酸化物組成物又は高分子組成物などの誘電材料が、例えば、化学気相堆積法（ＣＶＤ）、プラズマ助長化学気相堆積法（ＰＥＣＶＤ）、化学溶液堆積法又はスピン・オン・コーティング法などの堆積プロセスにより、構造体全体に適用される。次いで、ビア及びラインの開口部が、リソグラフィ及びエッチングにより形成される。次いで、Ｗ、Ａｌ、Ｃｕ又はそれらの合金などの導電性金属が、ビア及びラインの開口部に充填され、所望の場合には、化学的機械研磨（ＣＭＰ）又は他の同様な平坦化プロセスを用いることができる。
【００３１】
図２に示されるように、エミッタ延長部分２２Ａ及び２２Ｂによって示される自己発熱構造体は、バイポーラ・トランジスタ・デバイスの回路レベルにあり、バイポーラ・トランジスタのエミッタ２２と並んでいる。通常の動作下では、自己発熱構造体は浮動状態にあり、デバイスを損傷するホット・キャリアの形成を引き起こす高電界が、コレクタ・ベース接合部に生成される。通常の動作後に起こる回復段階においては、図２に示されるバイポーラ・トランジスタは、アイドル・モード（すなわちバイアスなし）に置かれ、別の回路（内部又は外部）からの電流は自己発熱構造体２２Ａ及び２２Ｂを通って流れる。自己発熱構造体２２Ａ及び２２Ｂは、バイポーラ・トランジスタの温度を約２００℃であるか又はそれ以上に上昇させる。数時間以内に劣化が回復される。一般に、アニール・ステップは、約１時間から約１０時間までの時間の期間で実行される。
【００３２】
図３は、図２のバイポーラ・トランジスタ・デバイスの概略平面図を示す。バイポーラ・トランジスタ・デバイスの通常の動作中、延長部分２２Ａ及び２２Ｂ（レジスタを表わす）は、浮動状態のままである。回復中、デバイスは浮動状態のままであり、延長部分２２Ａ及び２２Ｂは、熱を直接、劣化したバイポーラ・トランジスタ・デバイスに生成するようにバイアスをかけられる。回復モード中の構造体が図４に示される。
【００３３】
図５は、回復動作中に引き起こされる温度上昇を示す。具体的には、図５は、自己発熱素子２２Ａ及び２２Ｂを含む図２に示される構造体に対して行われるジュール加熱特性付与を示す。約３ｍＡの電流が、自己発熱体を通って流れたときに、約１２５℃の温度上昇が見られる。
【００３４】
図６は、０．１２×２μｍ２のＳｉＧｅトランジスタの応力をかける前（Ｔ０）、アバランシェ応力をかけた後（Ｔ１）及び順方向電流による回復後（Ｔ２）の電流増幅率曲線を示す。ＶＢＥはベース・エミッタ電圧である。アバランシェ応力の条件は、４Ｋ秒間にＶＣＢ＝２．５ＶでＩＥ＝０．２８８ｍＡである。回復は、いかなるバイアスもなしで、２００℃で２０時間だけ実施された。
【００３５】
バイポーラ・トランジスタのホット・キャリア劣化を回復させるための上述の自己発熱構造体を用いることに加えて、本発明は、さらに、上記のものを含むいずれかのバイポーラ・トランジスタ・デバイスが、アバランシェ条件以下で動作させながら高い順方向電流がバイポーラ・トランジスタに印加されるアニール・ステップを受ける実施形態を考慮する。「高い順方向電流」は、ピークｆＴと等しいか又はそれより大きい電流を意味する。「アバランシェ条件以下で」は、１Ｖより低いＶＣＢ、一般に０．５Ｖ前後を意味する。上述の条件下で、劣化の約４０％又はそれ以上を回復させることができる。これは、バイポーラ・トランジスタの自己発熱効果によるものであり、デバイスが高出力領域で動作している場合に、デバイスの有効温度が上昇することを意味する。
【００３６】
図７は、０．１２×２μｍ２のＳｉＧｅトランジスタの応力をかける前（Ｔ０）、アバランシェ応力をかけた後（Ｔ１）及び順方向電流による回復後（Ｔ２）の電流増幅率曲線を示す。ＶＢＥはベース・エミッタ電圧である。アバランシェ応力の条件は、３Ｋ秒間にＶＣＢ＝２．５ＶでＩＥ＝０．２８８ｍＡである。回復は、ＶＣＢ＝１ＶでＩＥ＝２．８８ｍＡにおいて実施された。実験全体にわたり温度は３０℃であった。
【００３７】
本発明のさらに別の実施形態においては、熱アニール・ステップは、急速加熱アニール（ＲＴＡ）、炉アニール、レーザ・アニール、スパイク・アニール又はバイポーラ・トランジスタの温度を約２００℃又はそれ以上の温度にまで上昇させることができるあらゆる他の同様なアニール・ステップを含むことができる。こうしたアニール・プロセスが用いられるとき、一般に、アニール・ステップは、Ａｒ、Ｈｅ、Ｎｅ、Ｎ２、Ｘｅ、Ｋｒ又はそれらの混合物などの不活性雰囲気の存在下で実行される。
【００３８】
本発明が、その好ましい実施形態について、特定的に図示され説明されたが、当業者であれば、本発明の精神及び範囲から逸脱することなく、形態及び詳細に対して上記の変更及び他の変更を加えることができることを理解するであろう。したがって、本発明は、説明され図示された正確な形態及び詳細に限定されることなく、添付の特許請求の範囲に含まれることが意図される。
【図面の簡単な説明】
【００３９】
【図１】従来技術のＳｉＧｅ  ＨＢＴの応力をかける前（Ｔ０）及び３０００秒のアバランシェ応力をかけた後（Ｔ１）の電流増幅率曲線を示す電流増幅率対電圧ＶＢＥ（Ｖ）のプロットである。
【図２】本発明のバイポーラ・トランジスタの断面図である。
【図３】本発明のバイポーラ・トランジスタの動作中の概略平面図である。
【図４】本発明のバイポーラ・トランジスタの回復中の概略平面図である。
【図５】発熱体としてのポリＳｉゲートに対して行われるジュール加熱特性付与を示すプロットである。
【図６】応力をかける前Ｔ０、アバランシェ応力をかけた後Ｔ１、及び順方向電流による回復後Ｔ２の本発明の構造体の電流増幅率曲線を示す電流増幅率対電圧ＶＢＥ（Ｖ）のプロットを示す。
【図７】応力をかける前Ｔ０、アバランシェ応力をかけた後Ｔ１、及び順方向電流による回復後Ｔ２の本発明の構造体の電流増幅率曲線を示す電流増幅率対電圧ＶＢＥ（Ｖ）のプロットを示す。
【図１】
2008523628.tif 000003
【図２】
2008523628.tif 000004
【図３】
2008523628.tif 000005
【図４】
2008523628.tif 000006
【図５】
2008523628.tif 000007
【図６】
2008523628.tif 000008
【図７】
2008523628.tif 000009
【国際調査報告】
2008523628.tif 000010
2008523628.tif 000011
2008523628.tif 000012