(57)【要約】本発明は、低誘電率を有する材料(60)を生成する方法に関し、ヘリウム及びネオン以外の希ガスの注入で二酸化ケイ素中に空孔(66)を形成するステップを含む。本発明は、また、１０16原子／ｃｍ2 より多い注入量でのヘリウム及びネオン以外の希ガスの注入により形成された空孔(66)を有し、低誘電率を有する二酸化ケイ素を含む領域が互いを隔てるところの複数の金属トラックを備える素子に関する。
2008529294.tif 000002
【特許請求の範囲】
【請求項１】
低誘電率を有する材料(60)を製造する方法において、１０16原子／ｃｍ2 より多い注入量でのヘリウムともネオンとも異なる希ガスの注入により二酸化ケイ素中に空孔(66)を形成するステップを含むことを特徴とする方法。
【請求項２】
前記ガスはキセノンであることを特徴とする請求項１に記載の方法。
【請求項３】
前記ガスはクリプトンであることを特徴とする請求項１に記載の方法。
【請求項４】
前記ガスはアルゴンであることを特徴とする請求項１に記載の方法。
【請求項５】
前記希ガスの注入を引き続いて複数回行うことを特徴とする請求項１に記載の方法。
【請求項６】
前記注入は、空孔(66)の所望の平均径に応じて選択された注入量にて実施されることを特徴とする請求項１に記載の方法。
【請求項７】
空孔(66)は、二酸化ケイ素の部分(64)の深部に設けられており、前記注入は、前記部分の所望の寸法に応じて選択された注入量及び注入出力にて実施されることを特徴とする請求項１に記載の方法。
【請求項８】
複数の金属トラックと該金属トラックを互いに隔てる領域とを備える素子において、該領域は、１０16原子／ｃｍ2 より多い注入量でのヘリウムともネオンとも異なる希ガスの注入により形成された空孔(66)を有する低誘電率の二酸化ケイ素を含むことを特徴とする素子。
【請求項９】
空孔(66)は前記領域の深部に設けてあることを特徴とする請求項８に記載の素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低誘電率を有するシリコン酸化物をベースとする材料を生成する方法に関する。特に、集積回路を形成するのに用いられる。本発明は、また、そのような方法により得られた低誘電率を有するシリコン酸化物をベースとする材料に関する。
【背景技術】
【０００２】
図１は従来の集積回路１０の例を示すかなり略示された図である。集積回路に通常示されるように、図１は縮尺通り描かれていない。例として、集積回路１０は基板１２を備え、例えば、ドープ領域１４、１６を備える単結晶シリコン製である。ＭＯＳ型トランジスタ１５は基板１２の表面の位置に示されている。それは、ゲート酸化物部分１８を備え、これは、例えばシリコン酸化物製であり、ゲート部分２０で覆われており、これは、例えばポリシリコン製である。ドープ領域１４、１６はＭＯＳトランジスタ１５のソース及びドレインを形成している。基板１０及びＭＯＳトランジスタ１５は絶縁膜２２で覆われ、第１の金属化位置の（図１に示されている２つのトラック参照）金属トラック２４が設けられている。ドープ領域１４、１６は金属接点２５を介してトラック２４に接続されている。絶縁膜２２及びトラック２４は絶縁膜２６で覆われ、第２の金属化位置の（図１に示されている３つのトラック２８参照）金属トラック２８が形成されている。金属バイアス２９は、トラック２８とトラック２４との間の接続を確保している。絶縁膜２６及びトラック２８は絶縁膜３０で覆われている。
【０００３】
一般的に集積回路製造方法では、絶縁膜２２、２６、３０はシリコン酸化物（ＳｉＯ2 ）製であり、例えば化学蒸着（ＣＶＤ）により得られる。
【０００４】
集積回路中での信号の成長速度は、主にトランジスタの応答時間及びトランジスタの間の相互接続の応答時間により制限される。即ち、トラック、接点、及びバイアスの応答速度である。相互接続の応答時間は相互接続の時定数ＲＣに基づき決定されてよい。そこでは、Ｒは相互接続抵抗に対応し、Ｃは相互接続を囲む絶縁材料の静電容量に対応する。
【０００５】
図２は、集積回路のＭＯＳトランジスタにより誘導される遅延τの変化の曲線４０を示す。また、従来の集積回路の特徴的寸法Ｄに応じたそれぞれ３０００μｍ及び５０００μｍの長さの金属トラックにより誘導される遅延の変化の曲線４２、４４を示す。集積回路の特徴的寸法Ｄは一般にチャネルを形成するトランジスタのチャネル長（ソース−ドレイン間隔）に対応する。
【０００６】
電流傾向により可能な最小の特徴的寸法を有する集積回路を形成しうる。集積回路の特徴的寸法が１マイクロメートル未満に減少した場合、相互接続により誘導される遅延がＭＯＳトランジスタによる遅延に対して優勢となることが図２から明らかである。
【特許文献１】特開２００４−４７９５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
相互接続による遅延を減少させるための解決法は、低抵抗の材料で相互接続を形成することである。これは、特に、現在相互接続を形成するのに用いられているアルミニウムが銅に置き換えられる傾向にある理由である。しかし、これは十分ではない。
【０００８】
他の解決法は、シリコン酸化物をより低い誘電率の材料に置き換えることである。低い誘電率の材料の第１の例は多孔性シリカである。しかし、多孔性シリカの欠点は、機械的耐性が低く、空気中の湿気を吸収し易いことである。低い誘電率の材料の第２の例はポリイミドに対応する。しかし、ポリイミドの欠点は、かび易く、強い異方的な電気的特性を有することである。多孔性シリカ又はポリイミドを用い集積回路の絶縁膜を形成しても、信頼性のある構造とはならず、比較的繊細となる。
【０００９】
更に、シリコン酸化物を製造し処理する方法は良好に制御され、完璧に現行の集積回路製造方法と共存可能である。よって、集積回路絶縁体としてシリコン酸化物を採用することが望ましい。
【００１０】
本発明は、低減した誘電率を有し、従来のシリコン酸化物類似の機械的耐性と吸湿特性を有する、シリコン酸化物をベースとする材料の製造方法をねらいとする。
【００１１】
他の目的によれば、本発明は、現行実施の集積回路製造方法と共存可能な方法をねらいとする。
【００１２】
本発明は、また、低い誘電率を有し、従来のシリコン酸化物類似の機械的耐性と吸湿特性を有する、シリコン酸化物をベースとする材料もねらいとする。
【課題を解決するための手段】
【００１３】
本目的のために、本発明は低誘電率を有する材料を製造する方法において、１０16原子／ｃｍ2 より多い注入量でのヘリウムともネオンとも異なる希ガスの注入により二酸化ケイ素中に空孔を形成するステップを含むことを特徴とする方法を提供する。
【００１４】
本発明の実施形態によれば、前記ガスはキセノン又はクリプトンである。
【００１５】
本発明の実施形態によれば、方法は前記希ガスの注入を引き続いて複数回行うことを特徴とする。
【００１６】
本発明の実施形態によれば、前記注入は、空孔の所望の平均径に応じて選択された注入量にて実施される。
【００１７】
本発明の実施形態によれば、空孔は、二酸化ケイ素の部分の深部に設けられており、前記注入は、前記部分の所望の寸法に応じて選択された注入量及び注入出力にて実施される。
【００１８】
本発明は、また、複数の金属トラックと該金属トラックを互いに隔てる領域とを備える素子において、該領域は、ヘリウムともネオンとも異なる希ガスの注入により形成された空孔を有する低誘電率の二酸化ケイ素を含むことを特徴とする素子を提供する。
【００１９】
本発明の実施形態によれば、空孔は前記領域の深部に設けてある。
【発明を実施するための最良の形態】
【００２０】
本発明の前述及び他の目的、特徴、及び利点を、以降の特定の実施例の制限されない記述において、添付の図面に関連付けて詳述する。
【００２１】
シリコン酸化物をベースとする材料の誘電率を低減するために、本発明では、二酸化ケイ素中に空孔又は空泡を形成する。そのような空孔が存在すると低誘電率の材料が得られる。本発明によれば、空孔の形成は、二酸化ケイ素中への希ガスイオンを注入することで行われる。実際、出願人は、希ガス注入が特定の条件下で行われる場合、二酸化ケイ素中に空孔が形成されることを強調した。第１の条件は希ガスの選択にある。実際、出願人は、ヘリウム又はネオンの注入では空孔が形成されないことを示した。例えば、アルゴン、クリプトン、又はキセノンである、ネオンのそれよりも厳密に大きな原子番号を有する希ガスの注入によりシリコン酸化物中に空孔が形成された。
【００２２】
二酸化ケイ素膜中に空孔を形成する特定の例について、キセノンの注入の場合を述べる。
【００２３】
図３はシミュレーションにより得られた曲線５０、５２、５４を示している。これらは、それぞれ、１＊１０16原子／ｃｍ2 、３．５＊１０16原子／ｃｍ2 、及び５＊１０16原子／ｃｍ2 の注入量及び１５０ｋｅＶの出力に対する、シリコン基板との熱的酸化により得られた２２０ナノメートルの厚さを有する二酸化ケイ素膜中の深さに応じた期待されるキセノン濃度の変化を示している。最大濃度の深さ、つまり注入深さは、用いる注入量に関わらず略一定であることが分かる。これは１２５ナノメートルのオーダである。
【００２４】
出願人は、注入量が１＊１０16原子／ｃｍ2 より大きい限り、二酸化ケイ素の深さを通じて空孔が形成されることを強調した。最小注入量は用いる注入出力に応じ、注入出力に応じて増加する。
【００２５】
図４は、シリコン基板６２を覆う二酸化ケイ素膜６０を示すかなり略示された図である。二酸化ケイ素膜６０は例えば、基板６２の部分の熱的酸化により得られる。適合した注入量及び出力で希ガスを注入した後に、略球形の空孔６６を含む、厚みＷの矩形片（ストリップ）６４が、二酸化ケイ素膜６０中に得られる。Φはストリップ６４中の空孔６６の平均径である。他の条件を全て同一にすると、希ガスの注入量に応じて、空孔６６の平均径Φ及びストリップ６４の厚みＷは増加する。
【００２６】
得られた二酸化ケイ素膜６０の誘電率の測定は、二酸化ケイ素膜６０により形成されたゲート酸化物を有するＭＯＳトランジスタを形成することにより行ってよい。このために、図示しない金属パッドを二酸化ケイ素膜６０状に形成し、ＭＯＳトランジスタのゲート接続を形成する。ＭＯＳトランジスタのキャパシタンスＣmes はキャパシタンス−電圧法（Ｃ−Ｖ）により測定し、これは、ゲート接続と基板６２との間に電圧（電圧ＶGB）を印加する。ゲート酸化物のキャパシタンスＣox、即ち本発明の方法に従い得られた二酸化ケイ素膜６０のキャパシタンスは推定ができる。実際、一般的に、ＭＯＳトランジスタのキャパシタンスＣmes は次式で与えられる。
【００２７】
【数１】
2008529294.tif 000003
【００２８】
ここで、ＣSCは半導体の基板６２のキャパシタンスである。キャパシタンスＣSCは印加する電圧ＶGBに伴い変化するが、キャパシタンスＣoxは一定である。
【００２９】
電圧ＶGBがトランジスタのフラットバンド電圧よりも著しく低い場合、キャパシタンスＣSCはキャパシタンスＣoxより著しく大きいので次式が得られる。
【００３０】
【数２】
2008529294.tif 000004
【００３１】
二酸化ケイ素膜６０の誘電率Ｋは、次のキャパシタンスＣoxの関係式から推定できる。
【００３２】
【数３】
2008529294.tif 000005
【００３３】
ここで、Ｓは金属パッドの表面積、ｅは二酸化ケイ素膜６０の厚み、及びε0 は真空の誘電率であり、８．８５．１０-12 Ｆ／ｍに等しい。
【００３４】
アニール処理せずに、３．５＊１０16原子／ｃｍ2 の注入量及び１５０ｋｅＶの出力でのキセノン注入を受けた二酸化ケイ素膜６０については、１．５４の誘電率Ｋが測定される。空孔が無い場合、二酸化ケイ素膜の誘電率は約４．２である。つまり、著しい誘電率の低減が観測される。出願人はまた、注入に用いる注入量を増すことにより、又は数回の連続した注入を行うことにより、誘電率は更に低減しうることを示した。例として、アニール処理をしないか又は３００℃で１時間アニール処理を行った場合、５＊１０16原子／ｃｍ2 の注入量でのキセノン注入を受けた二酸化ケイ素膜６０について、１．４の誘電率Ｋが測定される。
【００３５】
更に、出願人は、本発明に係る注入方法により得られた空孔６６が温度に伴い大きくなることについて調べた。
【００３６】
図５は曲線７０、７２を示している。これらは、それぞれ５＊１０16原子／ｃｍ2 及び３．５＊１０16原子／ｃｍ2 のキセノン注入量における、二酸化ケイ素膜６０のアニール処理温度Ｔに応じた空孔６６の平均径Φの変化を示すものである。そして、図６は曲線７４、７６を示している。これらは、それぞれ５＊１０16原子／ｃｍ2 及び３．５＊１０16原子／ｃｍ2 のキセノン注入量における、アニール処理温度Ｔに応じた空孔のストリップ６４の厚みＷの変化を示すものである。
【００３７】
２つの注入量の例において、アニール処理温度Ｔに応じて二酸化ケイ素膜６０中に形成される空孔６６の平均径Φの増加が観測される。しかし、アニール処理温度Ｔに応じて、顕著な空孔のストリップ６４の厚みＷの変化は観測されない。更に、所定のアニール処理温度では、空孔６６の平均径Φ及び空孔のストリップ６４の厚みＷは、用いる注入量に伴い増加することも認められる。
【００３８】
１１００℃より低い温度でアニール処理を行った後、キセノンが二酸化ケイ素膜６０中に形成された空孔６６に残留していることを、出願人は示した。アニール処理を１１００℃より高い温度で行った場合、キセノンは著しく脱吸着する。しかし、二酸化ケイ素６０中の空孔６６は維持される。よって、本発明では、得られた空孔６６を高温に保つことも可能である。
【００３９】
二酸化ケイ素膜中に空孔を形成する他の特定の例について、クリプトン注入の場合を述べる。出願人は、クリプトンの注入量が１＊１０16原子／ｃｍ2 より大きい限り、二酸化ケイ素中に空孔が形成されることを強調した。
【００４０】
例として、アニール処理せずに、５＊１０16原子／ｃｍ2 の注入量及び２２０ｋｅＶの注入出力でのクリプトン注入を受けた約２２０ｎｍの厚みを有する二酸化ケイ素膜については、出願人は、約１５０ｎｍの厚みを有する、空孔の幅広のストリップが形成されることを示した。また、これは、二酸化ケイ素膜の表面から約１１０ｎｍだけ入り込み形成されている。出願人は、そのような空孔のストリップ中に空孔が均一に分布していることを観測した。空孔の平均半径は５ｎｍのオーダーである。
【００４１】
測定した誘電率Ｋは１．６に等しい。空孔が無い場合に測定される二酸化ケイ素の誘電率（約４．２）に比して、著しい誘電率の低減が観測される。
【００４２】
二酸化ケイ素膜中に空孔を形成する他の特定の例について、アルゴン注入の場合を述べる。出願人は、アルゴンの注入量が１＊１０16原子／ｃｍ2 より大きい限り、二酸化ケイ素中に空孔が形成されることを強調した。
【００４３】
例として、アニール処理せずに、５＊１０16原子／ｃｍ2 の注入量及び１００ｋｅＶの注入出力でのアルゴン注入を受けた１７０ｎｍの厚みを有する二酸化ケイ素膜については、出願人は、約８０ｎｍの厚みを有する、空孔のストリップが形成されることを示した。より詳細には、二酸化ケイ素膜の表面から７２ｎｍだけ入り込み、空孔の単一膜が形成されている。空孔の単一膜において、空孔の平均半径は約４ｎｍである。空孔の単一膜は、二酸化ケイ素膜の深部において、より小さい空孔からなるストリップ中に延設されている。より小さい空孔からなるストリップ中の空孔の平均半径は２．５ｎｍより小さい。
【００４４】
測定した誘電率Ｋは１．６に等しい。空孔が無い場合に測定される二酸化ケイ素の誘電率（約４．２）に比して、著しい誘電率の低減が観測される。
【００４５】
本発明は多くの利点を有する。
【００４６】
第１に、集積回路の絶縁体として現在最も用いられている材料である二酸化ケイ素の誘電率を低減させることができる。
【００４７】
第２に、誘電率の低減は、注入出力、注入量、及び／又は注入数を変えることにより正確に制御可能である。
【００４８】
第３に、本発明に係る方法は希ガスを注入するステップを含み、これは、既に一般的に複数の注入ステップを含む従来の集積回路製造方法と完全に適合する。
【００４９】
第４に、本発明に係る方法は、室温で実施することができ、注入ステップで形成された空孔は高温でさえも維持される。
【００５０】
第５に、空孔は二酸化ケイ素の深部に形成され、表面にはない。よって、本発明に係る低誘電率を有する材料は、未処理の二酸化ケイ素のそれと同程度の吸湿特性を有する。
【００５１】
第６に、空孔は正確に画定された領域に設けられるので、本発明に従って得られる低誘電率を有する材料は、未処理の二酸化ケイ素のそれと同程度か又はわずかに変化しただけの機械的性能を有する。
【００５２】
もちろん、本発明は、当業者が想到しうる種々の修正例及び変形例を有してよい。詳細には、本発明は、シリコン基板の熱的酸化により得られた二酸化ケイ素中に希ガスを注入する場合について述べられたが、本発明は、それに適した注入出力及び注入量を用いれば、化学蒸着（ＣＶＤ法）により得られたシリコン酸化物の場合にも適用してよいことは明らかである。
【図面の簡単な説明】
【００５３】
【図１】前述したが、集積回路の例を示すかなり略示的な図である。
【図２】前述したが、集積回路の特性寸法に応じた、集積回路の各部品による信号の伝達の遅延の変化を示す図である。
【図３】本発明に係る低誘電率を有するシリコン酸化物をベースとする材料の本発明に係る製造方法の例を図説する図である。
【図４】本発明に係る低誘電率を有するシリコン酸化物をベースとする材料の膜の構造を示す図である。
【図５】温度に応じた本発明に係る低誘電率を有するシリコン酸化物をベースとする材料の特性の変化を示す図である。
【図６】温度に応じた本発明に係る低誘電率を有するシリコン酸化物をベースとする材料の特性の変化を示す図である。
【図１】
2008529294.tif 000006
【図２】
2008529294.tif 000007
【図３】
2008529294.tif 000008
【図４】
2008529294.tif 000009
【図５】
2008529294.tif 000010
【図６】
2008529294.tif 000011
【国際調査報告】
2008529294.tif 000012
2008529294.tif 000013
2008529294.tif 000014
2008529294.tif 000015
2008529294.tif 000016
2008529294.tif 000017