(57)【要約】  トランスデューサアレイ１２と、前記トランスデューサアレイ１２を超音波撮像システムのメインシステムの処理ユニットに接続する相互接続ケーブル１８とを相互接続するバッキングブロック１６であり、このバッキングブロック１６は、前記相互接続ケーブル１８に電気接続され、相互接続構造２８のパターンを設けた少なくとも１つのベース電子部品２４、一方の側面４０において前記ベース部品２４に電気結合され、対向する側面３８において前記トランスデューサアレイ１２に接続される再分配インターポーザ２２、及び前記ベース部品２４により支持される少なくとも１つの補助電子部品２６を有する。再分配インターポーザ２２は、トランスデューサアレイ１２に接続される前記側面３８よりも、前記ベース部品２４に接続される側面のピッチの方が小さくなるように、少なくとも１次元において先細りしているので、前記補助部品２６は、再分配インターポーザ２２に沿って、すなわち再分配インターポーザ２２とベース部品２４との共通面上に配される。
2008545501.tif 000002
【特許請求の範囲】
【請求項１】
超音波トランスデューサにおけるトランスデューサエレメントのアレイと、超音波撮像システムの処理ユニットとを相互接続するためのバッキングブロックにおいて、
ベース電子部品の第１の側面に相互接続構造のパターンを規定している少なくとも１つのベース電子部品、
第１の側面において、前記少なくとも１つのベース部品の前記第１の側面にある前記相互接続構造に電気結合され、対向する第２の側面において、前記トランスデューサエレメントの前記アレイに電気結合されるように適合した再分配インターポーザ、及び
前記ベース部品の前記第１の側面において、前記相互接続構造を介して前記少なくとも１つのベース部品に電気接続され、前記再分配インターポーザに沿って配される少なくとも１つの補助電子部品
を有するバッキングブロック。
【請求項２】
前記少なくとも１つのベース部品は、前記トランスデューサエレメントに送信ビームを発生させるために、前記トランスデューサエレメントに送られる送信パルスを生成するためのドライバを有し、前記少なくとも１つの補助部品は、前記少なくとも１つのベース部品への入力の役割を果たす送信波形を発生させる回路、前記トランスデューサエレメントからの反射パルスを受信し、前記反射パルスを遅延させるための時間遅延回路、及びビーム形成した信号を発生させるために、前記遅延した反射パルスの群を合計するための加算回路を有する請求項１に記載のバッキングブロック。
【請求項３】
前記少なくとも１つのベース部品はＨＶＩＣを有し、前記少なくとも１つの補助回路はＬＶＩＣを有する請求項１に記載のバッキングブロック。
【請求項４】
前記少なくとも１つの補助部品は一対の補助部品を有し、前記再分配インターポーザは前記補助部品の間に配されている請求項１に記載のバッキングブロック。
【請求項５】
前記少なくとも１つのベース部品は複数のベース部品を有し、前記少なくとも１つの補助部品は複数の補助部品を有し、前記補助部品は、前記再分配インターポーザが少なくとも一対の前記補助部品の間に置かれるように配されている請求項１に記載のバッキングブロック。
【請求項６】
前記再分配インターポーザは、前記第１の側面から前記第２の側面へ、前記第１の側面と前記第２の側面との間に延在している少なくとも１つの縁に沿って、内側に先細っている請求項１に記載のバッキングブロック。
【請求項７】
前記相互接続構造は、前記再分配インターポーザの周りにある前記少なくとも１つのベース部品の側方に形成される接着パッドを有する請求項１に記載のバッキングブロック。
【請求項８】
前記少なくとも１つの補助部品は、前記接着パッドの一部に接着される請求項７に記載のバッキングブロック。
【請求項９】
前記接着パッドの少なくとも一部は、前記システムの処理ユニットへつながる少なくとも１つの相互接続ケーブルと電気接着を可能にする請求項７に記載のトラッキングブロック。
【請求項１０】
前記少なくとも１つの補助部品は、前記バッキングブロックを前記システムの処理ユニットへ無線結合するための無線周波数変調機／送信機を有する請求項１に記載のバッキングブロック。
【請求項１１】
請求項１に記載のバッキングブロック、
パルスを送信及び受信するためであり、前記再分配インターポーザの前記第２の側面に接続されるトランスデューサエレメントのアレイ、及び
前記少なくとも１つのベース部品に接続される少なくとも１つの相互接続ケーブル
を有するセンサ組立体。
【請求項１２】
トランスデューサエレメントのアレイと超音波プローブとを相互接続する方法において、
再分配インターポーザの一方の側面に前記アレイを電気接続するステップ、
前記再分配インターポーザの対向する側面を、相互接続構造のパターンを規定する少なくとも１つのベース部品に電気接続するステップ、
前記再分配インターポーザ及び前記少なくとも１つの補助部品が前記少なくとも１つのベース部品の共通側面に配され、前記少なくとも１つの補助部品が前記少なくとも１つのベース部品とは異なる機能を持つように、少なくとも１つの補助部品を前記再分配インターポーザに沿って前記少なくとも１つのベース部品に電気接続されるステップ、
前記少なくとも１つのベース部品を有線又は無線方式で前記超音波プローブに結合するステップ、及び
前記少なくとも１つのベース部品及び前記少なくとも１つの補助部品を別々に構成し、前記構成に基づいて別々の機能を前記少なくとも１つのベース部品及び前記少なくとも１つの補助部品に割り当てるステップ
を有する方法。
【請求項１３】
低温フリップチップ処理を用いて、前記少なくとも１つのベース部品を前記再分配インターポーザに取り付けるステップをさらに有する請求項１２に記載の方法。
【請求項１４】
前記相互接続構造は接着パッドを有し、さらに
前記少なくとも１つのベース部品の内側において、前記再分配インターポーザを接着パッドの第１の組に接続するステップ、
前記少なくとも１つの補助部品を、前記接着パッドの第１の組の周りにある接着パッドの第２の組に接続するステップ、及び
少なくとも１つの相互接続ケーブルを、前記接着パッドの第２の組の周りにある接着パッドの第３の組に接続するステップ
を有する請求項１２に記載の方法。
【請求項１５】
前記再分配インターポーザが少なくとも一対の補助部品の間に置かれるように、複数の補助部品が前記少なくとも１つのベース部品に接続されている請求項１２に記載の方法。
【請求項１６】
前記相互接続構造は接着パッドを有し、前記少なくとも１つの補助部品を異なるベース部品に使用されることを可能にするために、前記少なくとも１つのベース部品の各々における前記接着パッドの配列を標準化するステップをさらに有する請求項１２に記載の方法。
【請求項１７】
前記少なくとも１つの補助部品の除去及び交換を可能にするために、前記少なくとも１つの補助部品を前記少なくとも１つのベース部品に脱着可能なように取り付けるステップをさらに有する請求項１２に記載の方法。
【請求項１８】
前記少なくとも１つのベース部品は、前記少なくとも１つの補助部品の１つとして無線周波数変調機／送信機を配置することにより、超音波プローブに無線結合される請求項１２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的に、超音波撮像システム、特に超音波トランスデューサアレイ用のバッキングブロック(backing block)、並びに超音波撮像システムにおける超音波トランスデューサアレイに送信及びこのアレイにより受信される信号を処理する方法に関する。
【背景技術】
【０００２】
本発明は、トランスデューサアレイ及びハイブリッドマイクロビーム形成部を含むバッキングブロックを有する超音波センサ組立体にも関し、このハイブリッドマイクロビーム形成部は、トランスデューサアレイをメインの超音波撮像システムの処理ユニットにつながっている相互接続ケーブルに接続する。
【０００３】
超音波撮像システムにおいて、トランスデューサアレイは一般的に超音波又は音波を送受信するために用いられる。ボリューム画像、すなわち略三次元の関心領域の問い合わせ(interrogation)は、多次元(multi-D)トランスデューサアレイ、例えばトランスデューサエレメントの二次元アレイを使用することにより得られる。
【０００４】
ある形式の超音波トランスデューサの設計において、トランスデューサエレメントはＡＳＩＣ(application specific integrated circuit)の表面に取り付けられ、個々に電気接続される。このＡＳＩＣはしばしばマイクロビーム形成部と呼ばれ、例えばビーム形成、信号増幅等をするためのトランスデューサエレメントの電気制御を備え、超音波撮像システムのトランスデューサエレメントと信号処理チャンネルとの間を相互接続ケーブルを介して連係させる。
【０００５】
マイクロビーム形成部を備える多次元トランスデューサアレイの実用的な実装は、性能、電力損失、フォームファクタ、市場に出すまでの費用及び時間に関し多くのトレードオフ(tradeoff)を必要とする。ある特定のトレードオフの組は、ＡＳＩＣの設計、及びＡＳＩＣをトランスデューサエレメントに接続する相互接続構造との関係の周りを回っている。"フリップチップ"相互接続を用いた幾何学的に制限されたピッチ整合したＡＳＩＣ、及び"フレックスインバッキング(flex in backing)"相互接続を用いた幾何学的に制限されていないＡＳＩＣのような２つの手法が今まで考えられてきた。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
はんだボールのような小さな導電バンプを用いた電気相互接続に基づくフリップチップ手法は、低電力、スモールフォームファクタ、低コスト及び低い複雑性の利点を持つが、再利用を制限し、もしあれば、相互接続構造内における望まない音響的相互作用により、画像アーチファクトの影響を受けやすくなる。他方、"フレックスインバッキング"手法は、良好な潜在性能及びＡＳＩＣの再利用の利点を持つが、分厚く、複雑で及びコストがかかる欠点がある。本発明は、これらフリップチップ手法及びフレックスインバッキング手法の両方の欠点を克服しようとしている。
【０００７】
典型的なフリップチップアーキテクチャを用いた相互接続構造において、撮像応用に合わせられたマイクロビーム形成部は、音響アパーチャと同じサイズであり、前記アレイのピッチにピッチ整合したセルで構成される。このサイズの限度内で必要な機能及び性能の全てを提供することは、極めて挑戦的であり、かなりの妥協を必要とする。これら妥協は、減少した浸透の費用でのトランスデューサハウジングにある利用可能な空間に嵌合するさらに細かい形状を用いた低電圧ＡＳＩＣ処理を使用すること、及び（前記ピッチ整合から生じる）ＡＳＩＣを再利用する能力の殆ど削除を含んでいる。他の妥協は、トランスデューサハウジングにある限られた空間は、必要に応じて、妥協及び近似を用いて、ＡＳＩＣの最低限の機能を実施するためだけに、圧力の増加をもたらす。その上、ＡＳＩＣのセルが各トランスデューサエレメントよりも下に置かれるので、ＡＳＩＣはマイクロビーム形成部を介して完全に混合したアナログ及びデジタル機能部品の両方を有する。
【０００８】
フリップチップ手法の大幅なＡＳＩＣ制限は、ビーム形成電子機器がトランスデューサアレイの領域内になければならないことである。残念なことに、この制約はしばしば、画像の品質を落とす又は画像アーチファクトを生じさせる最適化及び性能のトレードオフとなる。加えて、熱がトランスデューサアレイを介してより直接的に患者に移り、さらに厳しい電力要件となる。
【０００９】
フレックスインバッキング手法を使用した相互接続は、米国特許公開番号20030085635に一般的に開示され、ここで参照することにより取り入れられ、接着剤を用いて一緒に張り合わされたバッキング材料からなるプレートと、フレックス回路との交互の層から、導電性バッキングブロック組立体を構成することを含む。この組立体は、トランスデューサエレメントに接続された上面がトランスデューサエレメントの下面に取り付けるための滑らかな仕上げ、好ましくは金メッキに接地されるように、過熱圧迫の圧力下で硬化する。導電性バッキングブロック組立体をトランスデューサエレメントに接続するある方法は、低い粘性の接着剤、例えばエポキシを用いた接着取り付けにより接続される。
【００１０】
小さなサイズのトランスデューサハウジング内に嵌合することを可能にするために、これにより形成されるバッキングブロックに最小のサイズを供給する、複数の電子部品で構成されるマイクロビーム形成部にトランスデューサアレイのトランスデューサエレメントを接続するための相互接続構造を持つことが望ましく、さらに高電圧、改良された機能及び優れた性能も可能にすることが望ましい。
【課題を解決するための手段】
【００１１】
本発明の目的は、新規及び改良された超音波撮像システム、特に多次元トランスデューサアレイ及びマイクロビーム形成部を含む、このシステム用の超音波センサ組立体を提供することである。
【００１２】
本発明の他の目的は、アナログ及びデジタル機能が特定の目的のために最適化された別個の電子部品により実行される超音波撮像システム用の新規及び改良されたマイクロビーム形成部を提供することである。
【００１３】
本発明の他の目的は、トランスデューサアレイのトランスデューサエレメントと、メインの超音波撮像システムの処理ユニットに接続される１つ以上の相互接続ケーブルとの間に接続を提供する、バッキングブロックと呼ばれる超音波撮像システム用の新しい相互接続構造を提供することである。
【００１４】
本発明のさらに他の目的は、超音波撮像システムにおけるトランスデューサアレイのトランスデューサエレメントと、小さなサイズのトランスデューサハウジング内に嵌合することを可能にするために最小のサイズを持つマイクロビーム形成部を形成する複数の電子部品とを相互接続するための新しいバッキングブロックを提供し、さらに高電圧、改良された機能及び優れた性能も可能にすることである。
【００１５】
本発明のさらに他の目的は、それら電子部品が容易に交換することを可能にすると共に、これによりバッキングブロックが異なるセンサ組立体及び異なる超音波応用に対し再利用及び最適化されることを可能にする超音波センサ組立体用の新しいバッキングブロックを提供することである。
【００１６】
本発明のさらに他の目的は、多重チップのマイクロビーム形成部、及びこのマイクロビーム形成部と、マイクロビーム形成部とは異なるサイズを持つことが可能であるトランスデューサアレイとの間に置かれる再分配構造を含む超音波撮像システム用の新しいバッキングブロックを提供することである。
【００１７】
これら目的及びその他を達成するために、超音波撮像システムの超音波トランスデューサアレイにおけるトランスデューサエレメントのアレイと、この超音波撮像システムのメイン処理ユニットとを相互接続するためのバッキングブロックは、このメイン処理ユニットに結合され、相互接続構造（例えば接着パッド及び配線）のパターンを提供する少なくとも１つのベースの電子部品、一方の側面において前記ベース部品上の相互接続構造に電気結合され、対向する側面においてトランスデューサエレメントのアレイに電気結合されている再分配インターポーザ、並びに前記ベース部品上の相互接続構造に電気結合される少なくとも１つの補助電子部品を含む。各ベース部品は、例えば相互接続構造に接続される１つ以上の相互接続ケーブルを介して、有線又は無線で前記システムの処理ユニットに結合されることができる。各補助部品は、再分配インターポーザ及び前記補助部品がベース部品の共通側面に置かれるように、前記再分配インターポーザに沿って配される。前記ベース部品の同じ側面に前記補助部品を搭載するための空間は、少なくとも１次元において、前記アレイのトランスデューサエレメントに接続される前記側面よりも、前記ベース部品に接続される側面の方がより小さいピッチを持つ再分配インターポーザの先細りにより好ましくは供給される。
【００１８】
各ベース部品は好ましくは高電圧のＡＳＩＣである一方、各補助部品は好ましくは低電圧のＡＳＩＣである。代わりに、これらベース部品及び補助部品は、例えばＦＰＧＡ(Field Programmable Gate Array)、カスタムのアナログ又はデジタル処理エンジン、サブビーム形成部若しくはスーパービーム形成部、低ノイズアナログ回路又はケーブル若しくは無線通信モジュールのような、一般的には信号処理、特にはビーム形成に関する特定の機能を行うように設計又はプログラムされる他の形式の電子部品でもよい。
【００１９】
特に、各ベース部品は、例えば受信信号を増幅する、及び高電圧の出力信号をトランスデューサエレメントへ送信し、前記トランスデューサエレメントからの受信信号を前置増幅するような１つ以上のビーム形成機能を行うように設計される。この目的のために、各ベース部品は、送信増幅器及び受信前置増幅器を含んでいる。各補助部品も例えば信号を前置増幅する信号処理機能のような１つ以上のビーム形成機能を実行するように設計される。この目的のために、各補助部品は前置増幅器を含んでいる。
【００２０】
ある特定の実施例において、補助部品は無線周波数（ＲＦ）変調機／送信機を含み、この場合、データは前記バッキングブロックと前記システムの処理ユニットとの間を無線で通信され、相互接続ケーブルはこのバッキングブロックをシステムの処理ユニットに接続するのには使用されない。他の無線通信及び受信部品も補助部品として使用されることが可能である。
【００２１】
再分配インターポーザ及び補助部品をベース部品により供給される接着パッドに電気接続することに関し、この再分配インターポーザは好ましくは、ベース部品の中央領域において接着パッドに接続されるのに対し、各補助部品は好ましくは、この中央領域の側方にあるベース部品の側方領域において接着パッドに接続される。各相互接続ケーブルは、ベース部品に電気相互接続するのに利用可能な空間が最大となるように、ベース部品の極端な側方又は周辺縁にある接着パッドに好ましくは接続される。
【００２２】
本発明による超音波センサ組立体はこれにより、パルスを送信及び受信するためのトランスデューサエレメントのアレイ、このトランスデューサエレメントのアレイによるパルスの送信及び受信を制御するためのマイクロビーム形成部、並びに第１の側面においてトランスデューサエレメントのアレイに電気結合され、対向する第２の側面においてマイクロビーム形成部に電気結合される再分配インターポーザを有する。ある実施例において、マイクロビーム形成部は、アナログ又はデジタル機能の一方を実行するための別個の集積回路、例えば別個のＨＶＩＣ及びＬＶＩＣ（又は上述したような同じ又は他の信号処理又は特定のビーム形成機能を実行することが可能である他の電子部品）を有し、これら回路の各々は所望されるように最適化されている。ＨＶＩＣは、例えばその上に形成される接着パッドのような相互接続構造のパターンを介して相互接続ケーブル、ＬＶＩＣ及び再分配インターポーザに電気接続される。上記バッキングブロックに対し説明されたのと同じ拡張も同様にセンサ組立体に適用されることが可能である。
【００２３】
上述した相互接続構造を用いて、トランスデューサエレメントのアレイと超音波プローブの１つ以上の相互接続ケーブルとを相互接続する方法は、再分配インターポーザの一方の側面に前記アレイを電気接続するステップ、前記再分配インターポーザの対向する側面を、相互接続構造のパターンを設けた１つ以上のベース部品に電気接続するステップ、前記再分配インターポーザ及び補助部品がベース部品の共通側面に配されるように、１つ以上の補助部品を前記再分配インターポーザに沿ってベース部品の相互接続面に電気接続するステップ、並びに前記ベース部品を相互接続ケーブルに電気接続するステップを有する。前記ベース部品は、低温フリップチップ処理を用いて、前記再分配インターポーザに取り付けられてもよい。上述したステップは、上に挙げられた順番で行われてもよいし、異なる順番でもよい。
【発明を実施するための最良の形態】
【００２４】
本発明は、この本発明の他の目的及び利点と一緒に、同様の参照番号が同様のエレメントを規定している付随する図面と一緒に取り入れられる以下の説明を参照することにより最も良く理解される。
【００２５】
図１から図５を参照すると、本発明による超音波トランスデューサ用の超音波センサ組立体は一般的に１０のように構成され、トランスデューサエレメント１４のアレイ１２、及びここではバッキングブロック１６と呼ばれる相互接続構造を含む。この相互接続構造は、前記アレイ１２と、超音波撮像システム（図示せず）の画像処理及び表示ユニットにつながる柔軟な相互接続ケーブル１８との間に挿入され、これらを相互接続する。バッキングブロック１６は、マイクロビーム形成部２０及び再分配相互接続装置又は再分配インターポーザ２２を含む。センサ組立体１０は、超音波撮像システムに対し移動可能である共通するトランスデューサハウジング内に配される。
【００２６】
マイクロビーム形成部２０は、相互接続構造、すなわち接触パッド、接着パッド又は他の形式の導電性接続部材２８のパターンを規定する複数のベース部品２４を含み、このベース部品は、一側面上において再分布インターポーザ２２及び複数の補助電子部品がそれに電気接続されることを可能にする。この相互接続構造は、前記接着パッド２８とベース部品２４の電子部品との間に配線も含む。ベース部品２４は、ＨＶＩＣ(high voltage integrated circuit)、特にＡＳＩＣ(application specified integrated circuit)でもよく、補助部品２６はＬＶＩＣ(low voltage integrated circuit)、特にＡＳＩＣ及び／又はＦＰＧＡ(field programmable gate array)でもよい。
【００２７】
マイクロビーム形成部２０により行われるビーム形成に必要な機能は、ベース部品２４又は補助部品２６の構造、及びどの形式の部品がその機能を最良に行うことできるかに依存して、これら部品の特定の機能に割り当てられる。ベース部品２４としてＨＶＩＣが使用され、補助部品２６としてＬＶＩＣが使用される実施例において、マイクロビーム形成部２０の電子機能はこれにより、別々の高電圧部品及び低電圧部品において実施され、特に最適性能を提供する部品の形式で実施される。
【００２８】
一般的に、各ベース部品２４は、トランスデューサエレメント１４に送信ビームを発生させるために、トランスデューサエレメント１４に送られる送信パルスを生成するドライバを含み、各補助部品２６は、ベース部品２４への入力の役割を果たす送信波形を発生させる回路、トランスデューサエレメント１４からの反射パルスを受信し、これら反射パルスを遅延させるための時間遅延回路及び／又はビーム形成した信号を発生させるために、前記遅延した反射パルスの群を合計する加算回路を含んでいる。補助部品２６により行われることが可能である他の機能は、位相収差補正、焦点制御、音速補正、マルチビーム処理、サブマイクロビーム形成、相互相関、データ処理及び完全なビーム形成を含む。ベース部品２４はトランスデューサエレメント１４から信号を受信する最初の電子部品であるため、これらベース部品２４がトランスデューサエレメント１４からの受信信号を増幅する受信プリアンプを含んでもよい。ベース部品２４及び補助部品２６の構成はこれにより、これら部品の特定用途に別々に依存している。
【００２９】
例えばＨＶＩＣ及びＬＶＩＣの両方のような、異なる構成及び割り当てられた機能を持つマイクロビーム形成部２０に異なる形式の電子部品が存在することは、マイクロビーム形成部の性能に関して妥協する問題に対し解決策を提供する。本発明によるマイクロビーム形成部２０により行われるアナログ及びデジタル機能は分離され、各々がＨＶＩＣ若しくはＬＶＩＣの一方により最適に行われるか、又は例えばＦＰＧＡ、カスタムアナログ若しくはデジタル処理エンジン、サブビーム形成部若しくはスーパービーム形成部、低ノイズアナログ回路、又はケーブル若しくは無線通信モジュールのような他の同等な電子部品により最適に行われる。電力消費、回路の複雑性及び送電の間におけるトレードオフは、従って有利に対処される。
【００３０】
再分配インターポーザ２２は、ベース部品２４の上面にある接着パッド２８を、この再分配インターポーザ２２の露出した上面及び下面内及びこれら面上にある導電材料を介して、トランスデューサエレメント１４に相互接続するように構成される。トランスデューサエレメント１４と再分配インターポーザ２２との接続は、標準的なトランスデューサ組み立て工程（図１及び図２参照）を用いて、それらの間に導電材料３０を形成することにより得られる。ベース部品の接着パッド２８と再分配インターポーザ２２との接続は、例えば銀−エポキシ浸漬法を用いて、それらの間に導電材料３２を形成することにより得られる。ベース部分の接着パッド２８及びトランスデューサエレメント１４に接続するために、再分配インターポーザ２２の両面に接着パッドを設けることが可能である。
【００３１】
マイクロビーム形成部２０のベース部品２４と前記アレイ１２のトランスデューサエレメント１４との相互接続に加え、前記アレイ１２のフットプリントがベース部品２４上にある接着パッド２８のフットプリントと異なるように、前記マイクロビーム形成部２０に関する空間制約をトランスデューサエレメント１４のアレイ１２の空間制約から切り離すことが再分配インターポーザ２２の重要な目的である。説明される実施例において、再分配インターポーザ２２は、一対の対向する縁又は側面３４に関し、外側からベース部品２４へ先細りとなり（図２参照）、他の対の対向する縁又は側面３６に関し、ベース部品２４から内側へ先細りとなる（図１参照）。これにより、一次元では、トランスデューサエレメント１４が接続される再分配インターポーザ２２の側面３８は、ベース部品２４が接続される再分配インターポーザ２２の側面４０よりも大きい一方、他の直交次元では、側面３８は側面４０よりも小さい（図１参照）。再分配インターポーザ２２の側面３４、３６が先細りする程度は、例えば接着パッドのピッチのような様々な要因に基づいている。実際には、ベース部品２４をフリップチップ接着するための接着パッドのピッチは、１００ミクロンほどの密接さとすることが可能であるため、かなりの先細りが可能である。他方では、トランスデューサハウジングは通例、このハウジングの口径よりも仰角次元において僅かに大きいため、前記先細りにより提供される空間に加え、幾らかの余分な空間が利用可能となる。
【００３２】
再分配インターポーザ２２は、ベース部品２４とトランスデューサエレメント１４とを絶縁するのにも効果的であり、これによりベース部品２４とトランスデューサエレメント１４との間における相互作用から生じる音響アーチファクトを減少させる。
【００３３】
トランスデューサアレイを様々な形状で使用するための再分配インターポーザ２２の代替構造は、２００５年１月１１日出願の米国特許出願シリアル番号60/642,911（出願人整理番号PHUS050020US）に開示され、ここで参照することにより取り入れたこととする。例えば、湾曲したトランスデューサアレイが供給され、本出願に開示されるような直線の下面と対向する湾曲面とを持つ再分配インターポーザを使用してベース部品２４に接続されることができる。
【００３４】
説明される実施例には、ベース部品２４として５個のＨＶＩＣ、補助部品２６として１０個のＬＶＩＣが存在し、各ＨＶＩＣは前記上面に形成される接着パッド２６のアレイを持つ（図４参照）。再分配インターポーザ２２は、接着パッドアレイ４２の中央の相互接続区間４４にある接着パッド２８の第１の組に接続され、補助部品２４である一対のＬＶＩＣは、この中央の相互接続区間４４より外側の側方区間４６に配される接着パッドの第２の組に接続される。側方区間４６において接着パッド２８に接続されるＬＶＩＣは従って、再分配インターポーザ２２に沿って配され、この再分配インターポーザ２２は中央の相互接続区間４４において接着パッドと接続している。相互接続ケーブル１８のフレックス回路は、側方区間４６より外側の周辺区間４８において接着パッド２８の第３の組に接続される。各区間４４、４６、４８は、各ＨＶＩＣ２４が再分配インターポーザ２２、一対のＬＶＩＣ２６及び一対の相互接続ケーブル１８に接続されるように、複数のＨＶＩＣ２４からの接着パッド２８を含む。しかしながら、ＬＶＩＣ２６の数及びサイズに依存して、各ＨＶＩＣ２４が、数個のエレメント、例えば再分配インターポーザ２２、単一のＬＶＩＣ２６及び単一の相互接続ケーブル１８と接続することが可能である。
【００３５】
図５は、トランスデューサアレイ１２を介して超音波パルスを送信させるための信号を受信する入／出力（Ｉ／Ｏ）区間、例えば増幅、遅延及び送信波形の生成のような、１つ以上の信号処理機能を行うＬＶＩＣ又は同等の補助部品を有する初期信号処理区間５２、高電圧送信及び前置増幅のような１つ以上の信号処理機能を行う（及び再分配インターポーザ２２が接続される）ＨＶＩＣ又は同等のベース部品を有する一次信号処理区間５４、受信信号に関する１つ以上の信号処理機能を行うＬＶＩＣ又は同等の補助部品を有する最終信号処理区間５６、及び処理された受信信号を出力する入／出力（Ｉ／Ｏ）区間５８を有するマイクロビーム形成部２０の一般的な構造を示す。これら様々な区間と部品との間にある相互接続は、各ＨＶＩＣの相互接続構造、例えばＨＶＩＣの一方の側面上に形成される接着パッド及びこれら接着パッドとＨＩＶＣの部品との間の配線により供給される。
【００３６】
図１から図３に示されるように、ベース部品２４をシステムの処理ユニットに接続する相互接続ケーブル１８が存在している。相互接続ケーブルを設ける代わりに、無線周波数（ＲＦ）変調機／送信機を補助部品又は補助部品の一部として設けることが可能であり、この場合、データは補助部品とシステムの処理ユニットとの間を無線で送信されることが可能である。これにより、マイクロビーム形成部２０とシステムの処理ユニットとの間でのデータの送信は、有線又は無線方式で行われる。ＲＦ変調機／送信機は従って、信号処理区画５２、５６の一部、又代わりにＩ／Ｏ区画５０、５８の一部とすることができる。
【００３７】
本発明によるバッキングブロック、又はこのバッキングブロック及び本発明によるトランスデューサエレメントのアレイを含む超音波センサ組立体の一般的な実施例は、１つのＨＶＩＣのような単一のベース部品及び１つＬＶＩＣのような単一の補助部品であるほど小さく、並びにＨＶＩＣの上面において接着パッドに接着されている再分配インターポーザであるほど小さい。２、３個のトランスデューサエレメントだけを備える小さなアレイが適当であってもよい。このアレイのサイズが増大するにつれて、ＨＶＩＣの数、ＬＶＩＣの数及び再分配インターポーザのサイズが増大する。
【００３８】
それらの構造に依存する別々の機能を行う別個の電子部品、例えばＨＶＩＣ及びＬＶＩＣの両方を含むマイクロビーム形成部２０と、フリップチップ接着を使用して、このマイクロビーム形成部に対し相互接続するとき、ピッチ整合要件を不要にする再分配インターポーザ２２とを組み合わせることに幾つかの利点が存在している。利点は、利用可能な標準的なセルライブラリを用いた高度な機能を持つ低電圧、低電力、高密度のＡＳＩＣ技術を用いたデジタル回路を製造する能力、より大きな形状であるが、デジタル機能が無いために利用可能な空間に容易に嵌合することができる高電圧のＡＳＩＣに高電圧アナログ回路を制限する能力、並びにデジタル区間とアナログ区間とを互いに全体的に仕切ることであり、これにより潜在的なノイズ及び干渉を減少させる仕切りを含んでいる。加えて、相互接続構造のサイズ及び重量は、フリップチップ相互接続構造と類似している一方、バッキング相互接続構造におけるコードをまさる改善を提供している。
【００３９】
その上、ベース部品により規定される相互接続構造が標準化される場合、異なるアレイピッチを順応させるために、再分配インターポーザに変化を加えてＡＳＩＣの再利用を可能にする。すなわち、以下に記載されるような製造工程において、如何なる変更も必要とせずに新しい構成が利用可能となるので、ＬＶＩＣがアップグレードされたＬＶＩＣと交換されることが考えられる。ベース部品２４又はＨＶＩＣは、マイクロビーム形成部２０の一部として残っている一方、補助部品２６又はＬＶＩＣは、アップグレードしたマイクロビーム形成部２０を構成するために交換される。
【００４０】
その上、異なる性能を持つ様々なＬＶＩＣが同時に製造され、センサ組立体１０に組み込むための顧客による選択を利用可能にする。これにより、同じベース部品２４又はＨＶＩＣ及び同じ再分配インターポーザ２２を使用して、異なるマイクロビーム形成部２０（並びに、これにより異なるバッキングブロック１６及び異なるセンサ組立体１０）は、ＨＶＩＣのベース部品２４の上に実装される補助部品２６又はＬＶＩＣの性能を変更することにより製造される。各センサ組立体１０の値段は、補助部品２６又はＬＶＩＣの性能に依存している。
【００４１】
他の利点は、線形増幅器から前記エレメントへのリード線の長さは短いので、駆動している相互接続キャパシタンスにおいて電力が殆ど浪費されないことである。さらに、高電圧のＡＳＩＣ技術は、デジタル形状に関係なく選択されることができるので、低電圧出力へつながる妥協は解消され、透過率及び画像品質が向上する。
【００４２】
トランスデューサエレメント１４のアレイ１２、バッキングブロック１６及び相互接続ケーブル１８を含む超音波センサ組立体１０は、様々な異なる方法で製造されることが可能である。ある例示的な製造方法は、例えば標準的なトランスデューサ組み立て工程を用いて、再分配インターポーザ２２の上面にある接着パッドに前記アレイ１２のトランスデューサエレメント１４を電気接続することである。ベース部品２４上にある接着パッド（区間４４における接着パッド）２８は、例えば低温フリップチップ処理又は銀−エポキシ浸漬処理を介して、再分配インターポーザ２２の下面にある接着パッドに電気接続され、この再分配インターポーザ２２の下面にある接着パッドは、この再分配インターポーザ２２内にある電気接続を介して、再分配インターポーザ２２の上面にある接着パッドに電気接続されている。補助部品２６は、例えばフリップチップ相互接続を用いて、ベース部品２４の側方区間上にある接着パッド（区間４６における接着パッド）２８に電気接続されている。前記相互接続ケーブル１８は、ベース部品２４の周辺区間上にある追加の接着パッド（区間４８における接着パッド）２８に電気接続されている。
【００４３】
再分配インターポーザ２２は、バッキング技術においてコードを用いて好ましくは形成されるので、センサ組立体１０の構造はこれにより、フリップチップ相互接続技術、及びバッキング技術における前記コードの両方を用いることを含む。両方の組み立て技術を使用することは、各個別の技術の欠点を減少又は削除するハイブリッド設計となる。設計に対するより好ましい兼ね合いはこれにより可能な限り与えられる。
【００４４】
超音波センサ組立体が組み立てられる順序、すなわち前記部品間の電気接続が行われる順序は変更可能である。好ましい電気接続の順序は、最初にトランスデューサエレメント１４を再分配インターポーザ２２に接続し、次いで補助部品２６、例えばＬＶＩＣをベース部品２４、例えばＨＶＩＣに接続し、次いで相互接続ケーブル１８をＨＶＩＣ２４に接続し、最後にＨＶＩＣ２４を再分配インターポーザ２２に接続する。ＨＶＩＣ及びＬＶＩＣの組立体は、ＨＶＩＣ２４を再分配インターポーザ２２に接続する前に、検査されることも可能である。最後に一度センサ組立体１０が完成したら、この組立体は検査される。
【００４５】
その上、センサ組立体１０の組み立て中、前記部品の様々な検査が行われてもよい。例えば、トランスデューサ１４と再分配インターポーザ２２との間の接続は、これら部品が一緒に接続された後に検査されてもよい。
【００４６】
センサ組立体１０は、超音波トランスデューサを含む超音波撮像システム、例えば医用超音波撮像システムの如何なる形式でも使用されることが可能である。トランスデューサアレイへの相互接続を用いた低電圧電子機器及び高電圧電子機器の密な相互接続が必要とされるこれら応用にとって特に有用である。
【００４７】
説明される本発明の実施例が添付する図面を参照して説明されたとしても、本発明がこれらの厳密な実施例に制限されず、様々な他の変更及び修正が本発明の範囲及び意図から外れることなく、当業者により行われるかもしれないことを理解している。
【図面の簡単な説明】
【００４８】
【図１】本発明による超音波センサ組立体の側面図。
【図２】図１に示される超音波センサ組立体の別の側面図。
【図３】図１における超音波センサ組立体の上面図。
【図４】図１に示される超音波センサ組立体のベース部品の上面図。
【図５】本発明による複数の部品のバッキングブロックの概略図。
【図１】
2008545501.tif 000003
【図２】
2008545501.tif 000004
【図３】
2008545501.tif 000005
【図４】
2008545501.tif 000006
【図５】
2008545501.tif 000007
【国際調査報告】
2008545501.tif 000008
2008545501.tif 000009