(57)【要約】【課題】増幅器の実装および／または使用、ならびに種々の増幅関連操作の実施のための方法および装置【解決手段】  増幅器の実装および／または使用、ならびに種々の増幅関連操作の実施のための方法および装置について説明する。これらの方法は、スイッチング型の増幅器との使用に好適であるが、これに限定されない。本明細書に記載の方法および装置は、スイッチング増幅器の使用によって通常であれば発生するであろう歪みを低減および／または補償しながら、スイッチング増幅器を使用することを可能にする。本明細書に記載の方法および装置は、無線送信における実用的応用および／または他の応用を可能にするように、単独での使用、または、スイッチング増幅器の非理想的動作の補償を容易にしうる各種新規の信号方式との併用が可能である。【選択図】      図２２
2008544726.tif 000002
【特許請求の範囲】
【請求項１】
信号の増幅に使用される装置であって、
第１の入力と、補正入力と、複数の離散出力レベルを有する信号を出力する複数レベル信号出力と、を有するデルタ−シグマ変調器と、
前記デルタ−シグマ変調器の前記第１の信号入力と結合された、第１の信号入力と、前記デルタ−シグマ変調器出力と結合された、第２の信号入力と、を有し、前記デルタ−シグマ変調器の前記補正入力に供給されるデルタ−シグマ変調器補正帰還信号を生成する、補正計算モジュールと、を備える装置。
【請求項２】
前記デルタ−シグマ変調器は複素であり、
前記補正信号は複素である、請求項１に記載の装置。
【請求項３】
前記実補正信号成分および虚補正信号成分は、それぞれ、前記複素デルタ−シグマ変調器への複素入力の実信号入力成分および虚信号入力成分の両方に依存する、請求項２に記載の装置。
【請求項４】
前記デルタ−シグマ変調器の出力と結合されたスイッチング増幅器であって、２つの状態の間で切り替わる前記スイッチング増幅器をさらに備える、請求項３に記載の装置。
【請求項５】
前記スイッチング増幅器の出力と結合されたフィルタおよび負荷モジュールをさらに備え、前記フィルタおよび負荷モジュールは、互いに電気的に結合されたフィルタおよび負荷を含む、請求項４に記載の装置。
【請求項６】
前記フィルタは、前記負荷と直列に結合された帯域通過フィルタである、請求項５に記載の装置。
【請求項７】
前記負荷は、１０〜６０Ωであり、前記フィルタの帯域幅は、１〜３０ＭＨｚであり、前記負荷の全体にわたって印加される信号のキャリア中心周波数の出力は、４００〜５０００ＭＨｚのＲＦレンジにある、請求項６に記載の装置。
【請求項８】
前記補正モジュールは、前記フィルタおよび負荷モジュールに入る電流の現在の包絡線の推定を用いて、前記デルタ−シグマ変調器の補正帰還信号を生成するモジュールを含む、請求項５に記載の装置。
【請求項９】
電流の前記推定は、前記デルタ−シグマ変調器への複素入力の線形関数である、請求項８に記載の装置。
【請求項１０】
電流の前記推定は、前記デルタ−シグマ変調器への入力のうちの１つである、請求項９に記載の装置。
【請求項１１】
前記デルタ−シグマ変調器補正帰還信号は、複素値であり、
前記補正モジュールはさらに、少なくとも１つの、以前のデルタ−シグマ変調器出力信号を保存するメモリを含む、請求項１０に記載の装置。
【請求項１２】
前記メモリは、少なくとも２つの、以前の出力信号値を保存する、請求項１１に記載の装置。
【請求項１３】
前記補正計算モジュールはさらに、前記推定された電流および前記少なくとも１つの保存された信号値から複素補正を生成する補正計算要素を含む、請求項１１に記載の装置。
【請求項１４】
前記デルタ−シグマ変調器の更新レートと同じレートで複素補正値を生成するよう、前記補正モジュールを制御するクロッキング回路をさらに含む、請求項１３に記載の装置。
【請求項１５】
前記デルタ−シグマ変調器の出力と結合されたスイッチング増幅器であって、複数の状態の間で切り替わる前記スイッチング増幅器と、
前記電力増幅器の出力と結合され、前記電力増幅器から出力された信号に対して受信機操作を行う受信機モジュールと、をさらに備える、請求項１に記載の装置。
【請求項１６】
前記受信機モジュールと結合され、前記補正帰還信号を生成する際に前記補正計算モジュールによって使用されるべき少なくとも１つのパラメータを推定するパラメータ推定モジュールをさらに備える、請求項１５に記載の装置。
【請求項１７】
複数の離散信号出力レベルをサポートするデルタ−シグマ変調器と、補正計算モジュールとを用いて信号を増幅することに用いられる方法であって、
前記デルタ−シグマ変調器を操作して、現在の入力信号と、前記デルタ−シグマ変調器の以前の出力から生成された補正信号との関数として、出力信号を生成することと、
前記補正計算モジュールを操作して、前記補正信号を、前記デルタ−シグマ変調器への現在の入力信号と、前記デルタ−シグマ変調器の出力との関数として生成することと、を備える方法。
【請求項１８】
前記デルタ−シグマ変調器は複素であり、
前記補正信号は複素である、請求項１７に記載の方法。
【請求項１９】
前記補正信号を生成することは、前記複素デルタ−シグマ変調器への複素入力の実入力信号成分および虚入力信号成分の両方の関数として、実補正信号成分を生成することと、前記複素デルタ−シグマ変調器への複素入力の前記実入力信号成分および前記虚入力信号成分の両方の関数として、虚補正信号成分を生成することと、を含む、請求項１８に記載の方法。
【請求項２０】
前記デルタ−シグマ変調器の出力と結合されたスイッチング増幅器を操作して、２つの状態を切り替えることによって前記デルタ−シグマ変調器出力を増幅することをさらに備える、請求項１９に記載の方法。
【請求項２１】
前記スイッチング増幅器の出力にフィルタおよび負荷をかける操作を行うことをさらに備える、請求項２０に記載の方法。
【請求項２２】
前記スイッチング増幅器の出力にフィルタおよび負荷をかける操作を行うことは、互いに電気的に結合されたフィルタおよび負荷を含むフィルタおよび負荷モジュールに前記スイッチング増幅器の出力を通すことを含む、請求項２１に記載の方法。
【請求項２３】
フィルタおよび負荷をかける前記操作は、帯域通過フィルタをかける操作を行うことを含む、請求項２１に記載の方法。
【請求項２４】
前記補正信号を生成することは、前記フィルタおよび負荷モジュールに入る電流の現在の包絡線の推定から前記デルタ−シグマ変調器補正帰還値を計算することを含む、請求項２２に記載の方法。
【請求項２５】
電流の前記推定は、前記デルタ−シグマ変調器への複素入力の線形関数である、請求項２４に記載の方法。
【請求項２６】
電流の前記推定を、前記デルタ−シグマ変調器への入力として供給することをさらに備える、請求項２５に記載の方法。
【請求項２７】
生成される前記補正信号において使用されるべき少なくとも１つの以前のデルタ−シグマ変調器出力信号値をメモリに保存することをさらに含む、請求項２６に記載の方法。
【請求項２８】
クロッキング回路を操作して、前記デルタ−シグマ変調器の更新レートと同じレートで複素補正値を生成するよう、前記補正モジュールを制御することをさらに備える、請求項１７に記載の方法。
【請求項２９】
前記デルタ−シグマ変調器の出力と結合されたスイッチング増幅器を操作して、２つの状態を切り替えることによって前記デルタ−シグマ変調器出力を増幅することと、
前記スイッチング増幅器から出力された増幅信号に対して受信機操作を行うことと、をさらに備える、請求項１７に記載の方法。
【請求項３０】
前記補正帰還信号を生成する際に前記補正計算モジュールによって使用されるべき少なくとも１つのパラメータを、前記受信機操作で生成される信号から推定することをさらに備える、請求項２９に記載の方法。
【請求項３１】
信号の増幅に使用される装置であって、
現在の入力信号と、デルタ−シグマ変調器手段の以前の出力から生成された補正信号との関数として、出力信号を生成する前記デルタ−シグマ変調器手段と、
前記補正信号を、前記デルタ−シグマ変調器手段への現在の入力信号と、前記デルタ−シグマ変調器手段の出力との関数として生成する補正計算手段と、を備える装置。
【請求項３２】
前記デルタ−シグマ変調器手段は、複素デルタ−シグマ変調器であり、
前記補正信号は複素である、請求項３１に記載の装置。
【請求項３３】
２つの状態を切り替えることにより、デルタ−シグマ変調器出力を増幅するスイッチング増幅器手段をさらに備える、請求項３２に記載の装置。
【請求項３４】
前記スイッチング増幅器の出力にフィルタおよび負荷をかける操作を行う手段をさらに備える、請求項３３に記載の装置。
【請求項３５】
前記電力増幅器手段と結合され、前記電力増幅器手段から出力された信号に対して受信機操作を行う受信機手段をさらに備える、請求項３３に記載の装置。
【請求項３６】
前記補正帰還信号を生成する際に前記補正計算モジュールによって使用されるべき少なくとも１つのパラメータを、前記受信機手段の出力から推定するパラメータ推定手段をさらに備える、請求項３５に記載の装置。
【請求項３７】
前記装置によって受信された無線信号を処理する追加受信機手段をさらに備える、請求項３６に記載の装置。
【請求項３８】
複数の離散信号出力レベルをサポートするデルタ−シグマ変調器と、補正計算モジュールとを用いる方法を実現する機械実行可能命令を実施するコンピュータ可読媒体であって、前記方法は、
前記デルタ−シグマ変調器を操作して、現在の入力信号と、前記デルタ−シグマ変調器の以前の出力から生成された補正信号との関数として、出力信号を生成することと、
前記補正計算モジュールを操作して、前記補正信号を、前記デルタ−シグマ変調器への現在の入力信号と、前記デルタ−シグマ変調器の出力との関数として生成することと、を備える、コンピュータ可読媒体。
【請求項３９】
前記デルタ−シグマ変調器は複素であり、
前記補正信号は複素である、請求項３８に記載の機械可読媒体。
【請求項４０】
前記補正計算モジュールを操作して前記補正信号を生成することの一部として、前記複素入力信号の実入力信号成分および前記複素入力の虚入力信号成分の両方の関数として、実補正信号成分を生成し、前記複素デルタ−シグマ変調器への前記複素入力の前記実入力信号成分および前記虚入力信号成分の両方の関数として、虚補正信号成分を生成する、機械実行可能命令を実施する、請求項３９に記載の機械可読媒体。
【請求項４１】
通信システムにおいて動作可能な装置であって、
デルタ−シグマ変調器を操作して、現在の入力信号と、前記デルタ−シグマ変調器の以前の出力から生成された補正信号との関数として、出力信号を生成することと、
計算モジュールを操作して、前記補正信号を、前記デルタ−シグマ変調器への現在の入力信号と、前記デルタ−シグマ変調器の出力との関数として生成することと、
を行うように構成されたプロセッサを備える装置。
【請求項４２】
前記デルタ−シグマ変調器は複素であり、
前記補正信号は複素である、請求項４１に記載の装置。
【請求項４３】
計算モジュールを操作して前記補正信号を生成することは、前記計算モジュールを操作して、前記複素デルタ−シグマ変調器への複素入力の実入力信号成分および虚入力信号成分の両方の関数として、実補正信号成分を生成することと、前記複素デルタ−シグマ変調器への複素入力の前記実入力信号成分および前記虚入力信号成分の両方の関数として、虚補正信号成分を生成することと、を含む、請求項４２に記載の装置。
【請求項４４】
第１の入力と、補正入力と、複数の離散出力レベルを有する信号を出力する複数レベル信号出力と、を有するデルタ−シグマ変調器と、
前記デルタ−シグマ変調器の前記第１の信号入力と結合された、第１の信号入力と、前記デルタ−シグマ変調器出力と結合された、第２の信号入力と、を有し、前記デルタ−シグマ変調器の前記補正入力に供給されるデルタ−シグマ変調器補正帰還信号を生成する、補正計算モジュールと、
前記デルタ−シグマ変調器の出力と結合されたスイッチング型増幅器と、
前記スイッチング型増幅器の出力と結合されたアンテナと、を備える通信装置。
【請求項４５】
前記スイッチング型増幅器の出力と結合された受信機と、
前記補正帰還信号を生成する際に前記補正計算モジュールによって使用されるパラメータを、前記受信機によって生成された復調信号から決定するパラメータ推定モジュールと、をさらに備える、請求項４４に記載の通信装置。
【請求項４６】
前記通信装置は基地局であり、
前記通信装置は、アップリンク信号を受信する追加受信機を含む、請求項４５に記載の通信装置。
【請求項４７】
前記受信機および前記追加受信機のそれぞれが復調器を含む、請求項４６に記載の通信装置。
【請求項４８】
前記通信装置は無線端末であり、
前記通信装置は、ダウンリンク信号を受信する追加受信機をさらに含む、請求項４５に記載の通信装置。
【請求項４９】
前記受信機および前記追加受信機のそれぞれが復調器を含む、請求項４８に記載の通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器の方法および装置に関し、特に、増幅器の実装および／または使用、ならびに種々の増幅関連操作の実施のための方法および装置に関する。
【背景技術】
【０００２】
デルタ−シグマ（Δ−Σ）変調器は、アナログ信号またはほぼ連続的な値のデジタル信号の、離散値（たいていは２値）のデジタル近似値または近似表現を因果的に計算する装置である。この表現は、典型的には、少ない数の離散レベル（たとえば、２レベル）に量子化された高レート（たとえば、高クロックレート）信号である。Δ−Σ変調器は、アナログデジタル変換に使用されることが多く、デジタルアナログ変換にも使用される。２レベル表現を生成するΔ−Σ変調器は、スイッチング増幅器と連結して使用する候補として好適である。スイッチング増幅器は、本質的に、電力効率の良い２つの状態を有し、それらの状態の間で切り替わることによって動作するからである。
【０００３】
デルタ−シグマ変調器を電力増幅装置の一部として使用することは、一部の高周波用途（たとえば、ＲＦ用途）について試みられてきたが、デルタ−シグマ変調器の使用は、既知の実装では信号歪みが生じるために、概して限定的であった。高精度の、ゆえに高コストであるスイッチング部品を使用することは、低コストの部品を使用する実装に比べて歪みの量を少なくすることに役立ちうるが、既知のデルタ−シグマ変調器ベースの増幅器で生じる歪みは、多くの用途で未だ高価であり、特に、既知のデルタ−シグマ変調器ベースの増幅器の電力効率の優位性が特に望ましい無線通信用途において高価すぎるままである。
【０００４】
以上の説明を踏まえて、増幅の実施方法および増幅装置の実装方法を改良することが一般的に必要とされていることを理解されたい。デルタ−シグマ変調器に関しては、デルタ−シグマ変調器を使用する増幅器は既知であるが、デルタ−シグマ変調器を増幅装置内で使用することを可能にする、改良された方法および装置が必要とされている。したがって、デルタ−シグマ変調器を使用する増幅器を実装するための、改良された方法および装置が必要とされている。デルタ−シグマ変調器を電力増幅器内で使用することに関連する歪みの問題を考えると、デルタ−シグマ変調器を使用した結果として信号内に生じる歪みを低減、補償、または除去する方法が開発できれば有益であろう。改良は、改良された回路または装置を対象とする場合もあれば、デルタ−シグマ変調器で処理される信号、またはデルタ−シグマ変調器を使用する電力増幅器の制御方法を改良の対象とする場合もある。
【発明の開示】
【０００５】
［発明の概要］
増幅器の実装および／または使用、ならびに種々の増幅関連操作の実施のための方法および装置について説明する。これらの方法は、スイッチング型の増幅器との使用に好適であるが、これに限定されない。本発明の種々の方法および装置を用いて、たとえば、１つまたは複数のＳ級またはＤ級増幅器を用いる電力増幅操作を行うことが可能である。
【０００６】
説明される方法および装置は、広い範囲の用途で使用可能である。様々な実施形態が、たとえば、基地局や無線端末における無線送信用途に好適である。また、増幅器を使用する、オーディオや他の用途に好適な実施形態もある。本方法および装置は、これらの用途に限定されず、他の用途でも同様に使用可能である。
【０００７】
送信機にとって増幅器内の電力効率は重要となりうるが、厳格な線形性要件のために増幅器の効率が非常に低くなる場合が多く、多くの既存のシステムにおける無線基地局の場合は、５〜１０パーセントのオーダーである。スイッチング増幅器は、非常に良好な電力効率が可能であるが、通常は、無線用途には使用されない。これは、既知のシステムにおいて、スイッチング増幅器を用いた場合には、無線用途で使用される高周波信号を、十分な精度で再現することができないためである。
【０００８】
本明細書に記載の方法および装置は、スイッチング増幅器を使用しながら、スイッチング増幅器の使用によって通常であれば発生するであろう歪みを低減および／または補償することを可能にする。本明細書に記載の方法および装置は、無線送信における実用的応用および／または他の応用を可能にするように、単独での使用、または、スイッチング増幅器の非理想的動作の補償を容易にしうる各種新規な信号方式との併用が可能である。
【０００９】
スイッチング型増幅器を、何らかの形態で、電力増幅器が使用される（たとえば、オーディオ用途を含む）多様な用途に応用できるように、本明細書に記載の方法および／または装置を用いて、スイッチング型増幅器の忠実度を高めることが可能である。
【００１０】
以上の要約では種々の実施形態について説明したが、必ずしもすべての実施形態が同じ特徴を含むわけではないこと、ならびに、前述の特徴のいくつかは、一部の実施形態では必須ではないが望ましい場合があることを理解されたい。以下の詳細説明では、各種実施形態の、他の多くの特徴、実施例、および利点について説明する。
【発明を実施するための最良の形態】
【００１１】
本発明の種々の特徴および利点を理解するためには、デルタ−シグマ変調器を単独使用した場合、およびスイッチング型増幅器と併用した場合の、デルタ−シグマ変調器とその効果について理解することが有効である。
【００１２】
２．１  シグマデルタによる信号表現
範囲［−１，１］の値をとる滑らかな実数値関数ｆを、±１の値だけをとる関数
【数１】
2008544726.tif 000003
【００１３】
により、任意の精度で「弱く」近似することが可能である。「弱い」近似は、任意の好適な、滑らかな関数ｇに対して、積分
【数２】
2008544726.tif 000004
【００１４】
の絶対値が比較的小さくなることを意味する。
【００１５】
Δ−Σ変調は、同じ原理を適用する。帯域幅２ＷＢＨｚの低域通過（たとえば、滑らかな）信号Ｕを、クロック周波数ｆｃ＝（ＯＳＲ）ＷＢの離散信号Ｖによって近似する（ＯＳＲはオーバーサンプリング比）。説明のために、離散値信号を、クロック境界上でのみ値が変化する（たとえば、２値の）離散値関数として、あるいは、（必要であれば方形パルスとの畳み込みが行われる）離散的に変倍される一連のδ関数として考えることが可能である。
【００１６】
Δ−Σは、連続時間信号にも離散時間信号にも適用可能である。本願発明者らは、連続時間信号にサンプルホールド処理を施して得られる離散時間信号を主に取り上げるものとする。
【００１７】
離散時間信号Ｕ  １０２に対するシンプルなΔ−Σ変調器１００を、図１に示す。例示的Δ−Σ変調器１００は、図１に示されるように互いに結合された、加算器１０４、クロック１０６、積分回路１０８、および比較器１１０を含む。積分回路１０８は、加算器１１２およびレジスタ１１４を含む。各クロックサイクルにおいて、レジスタ１１４は、加算器１１２のデジタル出力を保存する。加算器１１２への入力は、予めレジスタ１２８に記憶されていた値と、差信号Ｄ  １１６とである。したがって、加算器１１２の出力は、差信号Ｄ  １１６の積分（時間和）であり、これは、Ｓ  １２２としてレジスタに記憶される。（この例では１ビットの）比較器１１０（量子化器）が、信号Ｓ  １２２を、たとえば、これの符号に応じて、たとえば、±１に量子化する。この信号を、他のいくらかの値に変倍することが可能であり、たとえば、±Ａに変倍して近似値Ｖ  １２４を生成することが可能である。簡単にするために、倍率１の変倍を仮定し、この変倍を量子化器に含める。したがって、信号Ｓ  １２２は、Ｕ−Ｖの時間積分であり、量子化器は、この積分の絶対値を減らすように値を選択する。したがって、この回路は、
【数３】
2008544726.tif 000005
【００１８】
を局所的に最小にするようにＶ  １２４を構築しようとする。ＵおよびＶのフーリエ変換から、この回路は、
【数４】
2008544726.tif 000006
【００１９】
を小さく保とうとすることがわかる（ただし、
【数５】
2008544726.tif 000007
【００２０】
である）。したがって、
【数６】
2008544726.tif 000008
【００２１】
は、ωの小さな値については、
【数７】
2008544726.tif 000009
【００２２】
を近似する。
【００２３】
上述の基本的な考え方は、様々なかたちで、高次（２回以上の積分）、より一般的なエラー汎関数（異なる積分の組み合わせ）、マルチレベル量子化器などに一般化されることが可能である。より一般的な形態を、図２の図面２００に示す。図２は、図示されるように互いに結合された線形変換関数モジュール２０２および量子化器モジュール２０４を含む。線形変換関数モジュール２０２は、入力Ｕ（ｚ）およびＶ（ｚ）を受け取り、線形演算を実行し、出力Ｓ（ｚ）を生成する。量子化器モジュール２０４は、入力としてＳ（ｚ）を受け取り、Ｖ（ｚ）を出力する。ここで、
Ｓ（ｚ）＝Ｕ（ｚ）Ｌ０（ｚ）＋Ｖ（ｚ）Ｌ１（ｚ）
であり、
Ｖ（ｚ）＝Ｓ（ｚ）＋Ｅ（ｚ）
であり、Ｅ（ｚ）は量子化ノイズを表し、
【数８】
2008544726.tif 000010
【００２４】
であり、ｚは単位遅延を標準ｚ変換のように表す。
【００２５】
このシステムは、状態空間形式
Ｓｔ＝ＣＸｔ＋ＤｕＵｔ
Ｘｔ＋１＝ＡＸｔ＋ＢＵＵｔ＋ＢＶＶｔ
Ｖｔ＝Ｓｔ＋Ｅｔ
で表されることも可能であり、Ｘの次元は変調器の次数である。
【００２６】
たとえば、図３に示されるシステム３００を考える。例示的システム３００は、例示的な２次のデルタ−シグマ変調器を示している。システム３００は、図３に示されるように互いに結合された、第１の加算器３０２、第１の積分回路３０４、第２の加算器３０６、第２の積分回路３０８、および比較器３１０を含む。第１の加算器３０２への入力はデジタル入力Ｕ  ３１０および−Ｖ  ３１４であり、第１の加算器３０２の出力は信号３１８である。第１の積分回路３０４への入力は信号３１８であり、第１の積分回路３０４の出力は信号３２０である。第２の加算器３０６への入力は、信号３２０および−２Ｖ  ３１６である。第２の加算器３０６の出力は信号３２２であり、信号３２２は、第２の積分回路３０８への入力である。第２の積分回路３０８の出力は信号Ｓ  ３２４であり、信号Ｓ  ３２４は、比較器３１０への入力である。比較器３１０の出力は、ビットストリーム出力信号３２６および信号Ｖである。ここで、
【数９】
2008544726.tif 000011
【数１０】
2008544726.tif 000012
【００２７】
であり、この場合は、
【数１１】
2008544726.tif 000013
【００２８】
および
【数１２】
2008544726.tif 000014
【００２９】
および
【数１３】
2008544726.tif 000015
【００３０】
である。
【００３１】
２．２  帯域通過信号の表現
帯域通過Δ−Σが可能であり、さらにそのクロック周波数は、キャリア周波数の数倍（たとえば、４または８倍）の高速であることが可能である。これの基本的な理由は、フィルタを用いることにより、帯域内信号を通過させ、これ以外の信号を阻止することが可能であること、ならびに、キャリアを変調したもの（実質的には低域通過信号）が高レート（キャリア位相を回復することにも十分であるほど高いレート）でサンプリングされることである。
【００３２】
本発明は、この基本原理を活用する。本発明によれば、ベースバンド（基底帯域）信号をΔ−Σ変調器で変換し、その結果が帯域通過ＲＦ信号である。
【００３３】
ＲＦ信号の標準的な数学的表現は、
Ｒｅ（ｕ（ｔ）ｅｊ２πｆｃｔ）
である。ただし、ｕ（ｔ）は複素ベースバンド信号であり、ｆｃはキャリア周波数である。典型的には、ｕ（ｔ）の帯域幅は、ｆｃよりずっと狭い。たとえば、ｕ（ｔ）の帯域幅が５ＭＨｚであり、ｆｃが２ＧＨｚである場合がある。しかしながら、他の周波数も可能であり、本発明は、これらの例示的周波数に限定されない。
【００３４】
たとえば４ｆｃまたは８ｆｃで動作するΔ−Σ変調器を用いて、通過帯域ＲＦ信号を２値表現に変換することが可能である。多くの場合、信号のそのような高速サンプリングが必要であることは望ましくない。
【００３５】
よりシンプルでより直接的な方法は、ベースバンド信号のΔ−Σ変調を、Ｉ成分（実部）およびＱ成分（虚部）について別々に行い、それらを組み合わせた結果をキャリア周波数までデジタル変調する方法である。後述のセクション５．１からは、この方法を採用した、本発明のいくつかの実施形態に焦点を当てる。
【００３６】
３  複素Δ−ΣおよびＲＦ変調
複素ベースバンド信号は、典型的には、これの実部および虚部（ＩおよびＱ）に分けられる。これら２つの信号のΔ−Σ変調を、別々に行うことが可能である。しかしながら、本発明の目的のためには、単一の複素Δ−Σ変調器を考える方が都合がよいであろう。実部および虚部の合計は、通常の複素加算と同様に、別々に行われることが可能である。量子化器は、複素信号に対して動作し、その出力は、一般に、離散複素信号として表されることが可能である。量子化器は、実質的に時変であってよい。量子化器が実部および虚部を別々に量子化する、最も単純なケースでは、本発明に従って使用される複素Δ−Σ変調器は、単純に、同期して並列に動作する２つの実Δ−Σ変調器であってよく、いくつかの実施形態ではそうである。
【００３７】
複素Δ−Σ変調器は、最終的にはＲＦ周波数に変調される複素ベースバンド信号の表現を生成する。ＲＦ表現は、直接生成される場合もある。これを行うためのいくつかの手法が、本発明の中心である。本願発明者らが考える構造では、複素ベースバンド信号を入力とし、その信号の、ＲＦ変調された２値実近似値を生成する（ノイズは大部分が帯域外となるように整形される）。そのような構造を、一般的に、周波数シフトΔ−Σと呼ぶことにする。
【００３８】
図４の図面４００は、周波数シフト複素デルタシグマの考え方を示す。複素（ベースバンド）Δ−Σ  ４０２が出力Ｖ（ベースバンド表現）４０４を有し、Ｖ  ４０４は、入力Ｕ  ４０６の離散複素近似値である。この信号４０４は、これの、Ｕ  ４０６からの偏差を測定することによってΔ−Σ  ４０２の判定を制御するために、帰還経路において用いられる。周波数シフトΔ−Σ  ４０２では、「真の」出力はＷ  ４０８である。この出力Ｗ  ４０８は、Ｕ  ４０６を周波数シフトしたものを表す。多くの場合、Ｗ  ４０８は、２値の実信号になる。Ｗ４０８は、典型的には、簡単な方法でＶ  ４０４に関連付けられ、Ｖ  ４０４から導出可能になる。したがって、Ｗ  ４０８に関するすべての情報が、Ｖ  ４０４において利用可能であり、Ｖ  ４０４に関するすべての情報が、Ｗ  ４０８において利用可能である。
【００３９】
４  スイッチング外乱の補正
本発明が対象とする一応用は、電力増幅であり、たとえば、帯域通過ＲＦ信号または他の信号の電力増幅である。図５の図面５００に示されるように、周波数シフトΔ−Σ変調器で生成された信号５０１は、本発明に従って、（２状態）スイッチング増幅器５０２を駆動するために使用される。たとえば、信号５０１を生成する周波数シフトΔ−Σ変調器は、図４のΔ−Σ変調器４０２であってよく、信号５０１は信号Ｗ  ４０８であってよい。スイッチングユニット５０２は、たとえば高出力ＦＥＴトランジスタ（５０４、５０６）を使用し、出力５０７を、２つの電圧レベル（ここでは、それぞれ、＋Ａおよび−Ａ（５０８、５１０）として示されている）を有する電源に接続するように動作する。スイッチングユニット５０２は、帯域通過フィルタ５１２とその後の負荷５１４とを含む回路５１１を駆動する。増幅器のスイッチングユニット（ＳＵ）５０２が、これを駆動する波形を正確に再現することは期待できない。特に、高周波高出力の設定では期待できない。
【００４０】
図６の図面６００は、デルタ−シグマ補正の概念を示す。周波数シフトΔ−Σ変調器（たとえば、図６の周波数シフトΔ−Σ変調器６０２）の場合、信号ＷまたはＷＡ  ６１４（ＷＡ  ６１４は、スイッチングユニット６０４の駆動に好適な、Ｗのアナログ形式を表す）は、Ｖ  ６１８を決定し、これら２つの関係は比較的直接的である。ここで、Ｍ  ６０８は、ＷＡ  ６１４からＶ  ６１８を与えるマップを表すものとする。図６では、周波数シフトΔ−Σ  ６０２に対するΔ−Σ補正の概念を示している。フィルタ／負荷６０６に供給される実際の波形は、もちろん、ＷＡ  ６０６とは異なる。その実際の波形を、
【数１４】
2008544726.tif 000016
【００４１】
６１６で表す。ここで、
【数１５】
2008544726.tif 000017
【００４２】
６１６から
【数１６】
2008544726.tif 000018
【００４３】
６２０を与えるマップ
【数１７】
2008544726.tif 000019
【００４４】
を、
【数１８】
2008544726.tif 000020
【００４５】
＝ＷＡの場合は
【数１９】
2008544726.tif 000021
【００４６】
＝Ｖであるように仮定する。この考え方は、Δ−Σ変調器６０２の帰還経路においてＶを
【数２０】
2008544726.tif 000022
【００４７】
で置き換えると、
【数２１】
2008544726.tif 000023
【００４８】
が、Ｕ  ６１２を周波数変換したものを表す、ということである。言い換えると、
【数２２】
2008544726.tif 000024
【００４９】
６２０は、
【数２３】
2008544726.tif 000025
【００５０】
６１６の忠実なベースバンド表現になる。関数
【数２４】
2008544726.tif 000026
【００５１】
６２０は、サンプル時刻がＶ  ６１８と同じである離散時間関数であると仮定することが可能である。そのようなケースでは、これらの値は調節されている。この補正操作の目的は、信号
【数２５】
2008544726.tif 000027
【００５２】
６１６が実質的に、Ｕ  ６１２を周波数シフトしたものを表すように、
【数２６】
2008544726.tif 000028
【００５３】
６２０が適切に生成されるよう、Ｖ６１８の値を調節することである。したがって、ＷＡ  ６１４は、もはや、周波数シフトされたＵ  ６１２の忠実な表現ではなく、むしろ、補償された表現であると考えられ、多くの実施形態ではそうなっている（この補償は、１つまたは複数のスイッチングユニット（たとえば、トランジスタ）の非理想的動作に対する、本発明による補償である）。
【００５４】
スイッチング増幅器における非理想的動作には、多くの原因がある。これらの原因には、スルーレートの限界（２つのスイッチング方向において異なる場合がある）、過渡インピーダンス、電流依存の電圧降下などが含まれる。状態が切り替わる間に、これらの作用が、わずかながら有意に発生する。これらの作用によって生じる歪みは、したがって、高い動作周波数で悪化する。
【００５５】
本発明によれば、種々の現実的な条件で電力供給回路（たとえば、パワートランジスタ）の非理想的動作をモデル化して、信号に対する影響を解析し、その結果を用いて、周波数シフトΔ−Σ変調器の状態を変化させることにより、駆動信号を補正することが可能である。言い換えると、Ｖを、より
【数２７】
2008544726.tif 000029
【００５６】
に近くなるように補正することが可能である。これは、実際には複雑である可能性があるが、本発明の方法および／または装置を用いれば可能である。本発明によれば、Δ−Σ変調器の内部状態を補正することが可能である。
【００５７】
本発明の根拠をなす観察結果の１つは、波形の歪みの一部が、（特にスイッチング遷移時に）フィルタおよび負荷に供給される電流に依存することである。帯域通過ＲＦ信号の場合、負荷への電流は、ｒｅａｌ（ｕ（ｔ）ｅｊｗｃｔ）に比例する（場合により、いくらかの位相シフトがある）。より詳細な解析を、本出願の、「補償の解析および形式」という副題の部分で提示する。ここでは、ｕ（ｔ）は、ベースバンド信号を表す。場合によっては（たとえば、帯域通過フィルタが理想的でない場合には）、ｕ（ｔ）は、入力信号をフィルタリングしたものであってもよい。したがって、補正は、最近の遷移と現在のベースバンド信号との関数、またはベースバンド信号をフィルタリングしたものになる。
【００５８】
スイッチングユニットは、物理素子である。スイッチングによる外乱は、時間とともに減衰する。しかしながら、先行する、ある程度の時間長にわたる電流およびユニットへの入力の情報があれば、回路の出力を十分な精度まで決定することが可能である。回路への入力は、周波数シフトΔ−Σの出力によって決まるのに対し、電流は、補正操作を仮定すると、入力信号によって決まる。フィルタの帯域幅が動作周波数に比べて小さいため、遷移の記憶は、フィルタへの電流の包絡線が有意に変化しうる時間尺度より格段に小さいのが普通である。したがって、
【数２８】
2008544726.tif 000030
【００５９】
をよりよく近似するためのＶの補正は、Δ−Σ変調器の過去の離散出力とベースバンド入力（またはこれがフィルタリングされたもの）とを含む状態の関数になる。
【００６０】
図７は、補正計算モジュール７０２を示す図面７００である。補正計算モジュール７０２は、図８に示されるシステム８００で使用されることが可能である。図７および８は、本発明に従って実現される被補償Δ−Σ回路の考え方を示している。図８のシステム８００は、補正計算モジュール７０２と結合された複素デルタ−シグマ変調器８０２を含む。信号Ｕ  ７０４は、複素デルタ−シグマ変調器８０２および補正計算モジュール７０２の両方に入力される複素ベースバンド信号である。デルタ−シグマからの複素判定を伝達する信号Ｖ  ７０６は、デルタ−シグマ変調器８０２から出力され、補正モジュール７０２への入力として使用される。補正計算モジュール７０２は、帰還値および状態値の補正を伝達する補正信号７０８を出力し、補正信号７０８は、複素デルタ−シグマ変調器８０２に入力される。補正計算モジュール７０２では、状態情報７０７（たとえば、Ｖ（ｔ−１）、Ｖ（ｔ））が受信信号７０６から取得される。電流の導出に十分な入力信号（または入力信号をフィルタリングしたもの）７０５が、複素ベースバンド入力信号７０４から取得される。たとえば、情報７０５は、理想デルタ−シグマ変調器のために電力増幅器で必要になる電流を判定するために必要な情報である。補正計算モジュール７０２は、サブモジュール７０９において、判定帰還の補正の計算を実行する。たとえば、モジュール７０９は、状態情報７０７に基づくパラメータルックアップ、ならびに現在の信号のパラメータ化関数の計算を実行して、補正を決定する。出力補正信号７０８は、複素デルタ−シグマ変調器８０２に入力される。補償器は、信号を表す帰還項を補正して、電力増幅器の作用を反映する。一般に、補正は、Δ−Σ出力判定の何らかの過去窓に依存し、さらに、必要な信号（またはこれをフィルタリングしたもの）に依存する。
【００６１】
補償器（たとえば、補正計算モジュール）は、増幅器の動作から学習されることが可能な種々のパラメータを使用し、多くの場合は保存する。利用されるパラメータの一部またはすべてが、校正モードにおいてオフラインで決定されることが可能であり、かつ／または、補正計算モジュールにプログラムされることが可能である。一般的な実施形態では、電流依存の補正が、複素平面内の多数の離散点において作表された関数の値として表される。その後、その関数は、補間によって推定される。本発明に従って用いることが可能な、よりシンプルな代替方式では、関数のパラメータ化された集合を使用する。本出願の発明者らの解析によれば、電流に依存する各種低次項だけで十分であることが示された（たとえば、セクション８を参照）。種々の周波数シフトΔ−Σ方式を含む、本発明の他の態様は、この計算の複雑さを減じるように設計されている。本出願の、この後のセクションでは、この問題に取り組む。
【００６２】
本出願の後述のセクションでは、形式αｕ＋βｕ＊の項が電流依存の補正から発生することを期待することが妥当であることを示す。この項を比例項と称する。１つのそのような項は、複素係数αおよびβで示されるように、４個の実パラメータを必要とする。そのような項の必要な数は、それぞれ異なる場合の数に依存する。異なる関連履歴を有する、それぞれ異なる遷移が、異なるパラメータを必要とする可能性がある、それぞれ異なる場合を構成する。以下のセクションで説明される、本発明の変調方式の多くは、異なるパラメータが使用される場合の数を最小化することを目標とする。一般に、そのような場合の数については、種々の変調方式を開発する際に考察する。
【００６３】
５  周波数シフトΔ−Σ
このセクションでは、本発明の各種実施形態で用いられることが可能であって、用いられている、各種の周波数シフトΔ−Σ変調方式について説明する。
【００６４】
５．１  直接変調方式
図９の図面９００は、直接変調方式の例を示す。
【００６５】
図面９００は、図９に示されるように互いに結合された、線形変換関数モジュール９０１、量子化器Ｑ４  ９０２、パルス整形モジュール９０４、乗算器モジュール９０８、実部決定モジュール９１０、およびパルス整形（Ｄ／Ａ）モジュール９１４を含む。線形変換関数モジュール９０１は、デジタル入力Ｕおよび入力Ｖを受け取り、線形演算を実行し、信号Ｓを出力する。信号Ｓは、量子化器９０２に入力され、量子化器９０２は、ＹおよびＶを出力する。出力Ｖは、線形変換モジュール９０１の入力への帰還であり、出力Ｙは、パルス整形モジュール９０４への入力である。本願発明者らが本発明の直接変調方式と称する、周波数シフトΔ−Σ変調器のためのシンプルな一方式は、以下のとおりである。ベースバンドのＩ信号およびＱ信号がΔ−Σ変換されて、以下の±１表現
Ｉ＝．．．，ｂ−１，ｂ０，ｂ１，．．．
Ｑ＝．．．，ｃ−１，ｃ０，ｃ１，．．．
が、ｆｃ／Ｋサンプル毎秒のレートで生成されるとする（Ｋは正の整数）。これらの系列は、関数Ｉ＝
【数２９】
2008544726.tif 000031
【００６６】
およびＱ＝
【数３０】
2008544726.tif 000032
【００６７】
として示すと、より便利である（δｔは、時刻ｔに位置する、ディラックのδ関数を示す）。この関数の対を、複素関数Ｉ−ｊＱとして考え、複素δ関数の系列として示すことが可能である。これのフーリエ変換は、周期的であり、周期
【数３１】
2008544726.tif 000033
【００６８】
Ｈｚを有する。
【００６９】
（たとえば、パルス整形モジュール９０４を使用して）各サンプルを４Ｋ回繰り返すことによるアップサンプリングを行うと、サンプル間はＴ：＝１／（４ｆｃ）秒間隔になる。これは、関数Ｉ−ｊＱを
【数３２】
2008544726.tif 000034
【００７０】
で畳み込むことと見なすことが可能である。この関数のフーリエ変換は、
【数３３】
2008544726.tif 000035
【００７１】
であり、これは、ベースバンドの端から端までほぼフラットな、周期的なｓｉｎｃ関数である。
【００７２】
次に、この関数９０５に、乗算器９０８を用いてｅ２πｆｃｔ  ９０６を乗じて、信号９０９を生成することを考える。これは、サンプル点においては、系列．．．，１，ｊ，−１，−ｊ，１，．．．として推定される。この演算は、フーリエ変換をｆｃＨｚだけ平行移動させる。モジュール９１０を用いて結果９０９の実部を取得すると、
【数３４】
2008544726.tif 000036
【００７３】
が得られる。たとえば、この場合でＫ＝１であれば、実質的に、系列
．．．，ｂ０，ｃ０，−ｂ０，−ｃ０，ｂ１，ｃ１，−ｂ１，−ｃ１，．．．
が得られる。
【００７４】
最後に、結果Ｗ  ９１２が、（たとえば、パルス整形Ｄ／Ａモジュール９１４によって）二乗関数
【数３５】
2008544726.tif 000037
【００７５】
（
【数３６】
2008544726.tif 000038
【００７６】
で１、それ以外で０）で畳み込まれて、±１関数ＷＡが与えられる。これは、パルス整形ステップと見なすことが可能である。図９に示された処理では、四象限量子化器を表す量子化器Ｑ４  ９０２を導入した。四象限量子化器は、その引数の実部および虚部を、単独で、それぞれの符号に応じて＋１または−１に量子化する。
【００７７】
クロック周期の途中およびその周期の先頭の両方で起こる遷移の集合に注目すれば、それらの遷移のそれぞれを考慮することが可能である。この場合、補正の記憶効果を１Δ−Σクロックサイクルに限定できると期待することは妥当である。したがって、所与のサイクルに対する補正は、その所与のサイクルにおける判定と、その前のサイクルにおける判定とに依存し、それより前の判定は無視してもよい。各Δ−Σサイクルの間、信号ＷＡは、キャリアと同じ周波数の方形波である。遷移の影響は、それらの遷移の位置に対する、電流の位相および振幅に依存する。＋１から−１への遷移は、−１から＋１への遷移と異なる挙動になる場合がある。したがって、比例項に関しては、各ケースをカバーするために４×１６＝６４個のパラメータが必要になる可能性がある。シフトに対しては、あるいは、より高次の電流依存項が必要な場合には、追加のパラメータが使用される可能性がある。たとえば、図１０の図面１０００に示される実施形態を考える。図１０の図面１０００は、直接変調方式の実際の形態を示している。図面１０００は、図１０に示されるように互いに結合された、線形変換関数モジュール９０１、量子化器Ｑ４  ９０２、パルス整形モジュール９０４、実部決定モジュール１００１、虚部決定モジュール１００３、第１の乗算器モジュール１００６、第２の乗算器モジュール１０１２、加算モジュール１０１８、およびパルス整形（Ｄ／Ａ）モジュール１０２２を含む。図１０では、パルス整形モジュール９０４の出力が、実部決定モジュール１００１および虚部決定モジュール１００３の両方への入力として使用されていることに注意されたい。
【００７８】
Ｕを表すΔ−Σループは、ｆｃ（Ｋは大きくてよい）よりずっと低い周波数で動作してよいことに注意されたい。たとえば、キャリア周波数が１ＧＨｚであれば、Ｗのサンプルのレートは４Ｇｓｐｓ（ギガサンプル毎秒）である。ＵのΔ−Σループは、この速度の何分の１か（たとえば、２００Ｍｓｐｓ（メガサンプル毎秒）で動作することが可能である。
【００７９】
上述の方法は、他のかたちの解釈も可能である。たとえば、以下のように、複素ドメインを実質的に避けることが可能である。Ｉ↑４ＫおよびＱ↑４ＫがアップサンプリングされたＩ信号およびＱ信号を表すとする。Ｉ↑４Ｋ  １００２に、乗算器モジュール１００６を使用して、ｃｏｓ（ωｃｔ）  １００４を乗じる（もちろん、ωｃ：＝２πｆｃである）。これは、サンプル点では、系列
．．．，０，１，０，−１，０，１，０，．．．
を与え、Ｑ↑４Ｋ  １００８に、乗算器モジュール１０１２を使用して、ｓｉｎ（ωｃｔ）  １０１０を乗じる。これは、サンプル点では、系列
．．．．−１，０，１，０，−１，０，１，．．．
を与える。そして、その結果（１０１４、１０１６）が、加算器モジュール１０１８で単純に合算されて、Ｗ  １０２２を与える。図１０は、この解釈を示している。図１１の図面１１００に示されるように、操作の順序を変更することが可能である。図面１１００は、図１０の直接変調方式の実際の形態を並べ替えたものを示している。図１１では、信号を加算モジュール１１１０に渡す前に、２つのパルス整形（Ｄ／Ａ）モジュール（１１０２、１１０４）によって処理が行われる。これに対し、図１０では、単一のパルス整形（Ｄ／Ａ）モジュール１０２２の前に、加算モジュール１０１８によって信号加算が行われる。図１１の実装１１００では、乗算器モジュール１０１４からの出力信号１０１４がパルス整形（Ｄ／Ａ）モジュール１１０２に入力され、乗算器モジュール１００８からの出力信号１０１６がパルス整形（Ｄ／Ａ）モジュール１１０４に入力される。パルス整形（Ｄ／Ａ）モジュール（１１０２、１１０４）からの、それぞれの出力信号（１１０６、１１０８）は、加算モジュール１１１０に入力され、加算モジュール１１１０は、これらの信号をまとめて、出力信号ＷＡ  １１１２を生成する。この手順で生成される例示的波形を、図１２の図面１２００に示す。図１２は、ページの上から下に向かって、例示的信号（１１０２、１０１４、１００８、１１０６、１１０８、１１１２）をそれぞれ示す。
【００８０】
本発明の別の特徴による、より示唆的な変形形態を、図１３の図面１３００に示す。ここでは、量子化器の前に、４Ｋだけアップサンプリングされ、ｅｊωｃｔが乗じられる。線形変換関数モジュール１３０１は、入力ＵおよびＶを受け取り、線形演算を実行し、信号Ｓを出力する。信号Ｓは、パルス整形モジュール１３０２への入力である。パルス整形モジュール１３０２は、乗算器モジュール１３０６への入力となる信号１３０３を出力する。乗算器モジュール１３０６は、入力信号１３０３にｅｊωｃｔ  １３０４を乗じて、量子化器Ｑ４  １３０８への入力となる信号１３０７を与える。乗算器モジュール１３１４によって量子化器Ｑ４の出力１３１０にｅ−ｊωｃｔ  １３１２が乗じられて信号１３１５が与えられ、モジュール１３１６によって信号１３１５が４ＫだけダウンサンプリングされてＶが与えられる場合は、その動作が前と同様になるように、量子化器１３０８の対称性によってタイミングが合わせられる。モジュール１３１４および１３１６の動作（復調およびダウンサンプリング）は、モジュール１３０２および１３１６の逆の動作（アップサンプリングおよび変調）を実行することに注意されたい。Ｑ４からの出力Ｙ  １３１６は、既にωｃが中心である。そのような実施形態では、モジュール１３１８を用いて信号ｙ  １３１６の実部をとり、信号Ｗ  １３２０を取得する。信号Ｗ  １３２０は、パルス整形（Ｄ／Ａ）モジュール１３２２によってパルス整形され、出力信号ＷＡ  １３２４が取得される。そのような実施形態では、量子化器の虚出力は、帰還経路以外では使用されないことに注意されたい。ダウンサンプリングを適切に調節すれば、帰還経路からも虚出力を除去することが可能である。このことは、本発明のいくつかの実施形態に従って、Δ−Σループ内で動作する実量子化器を有することが実行可能であることを示している。
【００８１】
５．１．１  遅延を含む実装
直接変調方式は、周波数４ｆｃの出力クロック、または少なくとも周波数２ｆｃの反転可能な方形クロックを必要とするように見えるかもしれない。しかしながら、４つの等間隔位相を有するクロックを供給し、量子化器の複素出力を用いてそれらのクロックの中からクロックを選択することにより、ｆｃで動作する方形波クロックで、上述の方式を実装することが可能である。図１４の図面１４００は、この考え方を用いる、本発明のこの特徴に従って実装された回路を示す。図面１４００は、本発明の各種実施形態による、直接変調方式の例示的４相キャリアクロック実装を示している。デジタル入力Ｕおよび帰還入力Ｖが線形変換関数モジュール１４０１によって入力として使用され、線形変換関数モジュール１４０１は、線形演算を実行して、信号Ｓを量子化器Ｑ４  １４１４の入力に向けて出力する。４つの等間隔位相を有するクロック（１４０２、１４０４、１４０６、１４０８）が供給される。信号ＷＡ  １４１８を出力するクロックの位相を４つの位相から選択するために、量子化器Ｑ４  １４１４の複素出力Ｙ  １４１０が、多重化器モジュール１４１６によって使用される。Ｋ個のキャリアサイクルの継続時間の間に、選択が適用される。各種実施形態では、多重化器１４１６のスイッチングレートは、クロックレートより低い。
【００８２】
５．２  より一般的な形態とオフセットクロック
周波数シフトΔ−Σに関する別の変形形態を、図１５の図面１５００に示す。ここではさらに、異なるクロックドメインを示している。図面１５００は、代替の周波数シフトデルタ−シグマ形式を示しており、これには、クロック周期がＴ１である第１段１５０２と、それに続く、クロック周期がＴ１／Ｋである第２段１５０４とが含まれる。第２段１５０４の後には、パルス整形（Ｄ／Ａ）１５０６が続く。
【００８３】
第１段１５０２は、線形変換関数モジュール１５０２、第１の乗算器１５０３、量子化器Ｑ２  １５０８、および第２の乗算器１５０５を含む。線形変換関数モジュール１５０１は、デジタル入力Ｕおよび帰還入力Ｖを受け取り、線形演算を実行し、出力信号Ｓを生成する。出力信号Ｓおよびｅｊωｓｔが乗算器モジュール１５０３への入力であり、乗算器モジュール１５０３は量子化器１５０８へ信号を出力する。量子化器１５０８からの出力信号Ｙは、第２段１５０４への入力である。量子化器１５０８からの出力とｅ−ｊωｓｔとが乗算器モジュール１５０５への入力であり、その結果として出力信号Ｖが与えられる。
【００８４】
図１５の実施形態では、量子化器Ｑ２  １５０８を用いたことに注意されたい。この量子化器  １５０８は、その引数の実部の符号に応じて±１を生成する。量子化器１５０８の出力Ｙ  １５０９が実であるので、実部を選択する必要がなく、ｅｊ（ωｃ−ωｓ）ｔ係数は、ｃｏｓ（（ωｃ−ωｓ）ｔ）で置き換えられる。第２段１５０４では、パルス整形モジュール１５１１が入力信号Ｙ  １５０９を処理して信号１５１３を生成し、乗算器モジュール１５１５が信号１５１３にｃｏｓ（（ωｃ−ωｓ）ｔ）  １５０２を乗じて信号Ｗ  １５１７を生成する。信号Ｗ  １５１７は第２段１５０４から出力される。パルス整形モジュール１５０６は、信号Ｗ  １５１７を処理し、信号ＷＡ  １５１９を生成する。
【００８５】
ちなみに、第１段１５０２（クロック周期Ｔ１）の形態は、図１６の等価的な第１段１６０２に示されたものと同等である第１段１６０２は、図１６に示されるように互いに結合された、乗算器モジュール１６０３、線形変換関数モジュール１６０１、および量子化器Ｑ２  １６０８を含む。デジタル入力信号Ｕおよびｅｊωｓｔが乗算器モジュール１６０３への入力であり、乗算器モジュール１６０３は、線形変換関数モジュール１６０１への入力の１つを出力する。線形変換関数モジュール１６０１へのもう１つの入力は、量子化器１６０８の出力である。
【００８６】
ここで、入力Ｕは、モジュール１６０３によってωＳまで変調され、伝達関数Ｌ０およびＬ１では、ｚは、ｅ−ｊωＳＴ１ｚで置き換えられ、実質的に、ｚドメイン内の単位円を、ωＳを中心として回転させる。等価性は、量子化器に関係なく（すなわち、Ｑ２に対してだけではなく）保たれる。
【００８７】
周波数ωＳは、周波数の部分的シフトを表す。ωＳが負の値であることも予想されるが、ここでは正の値について考える。以下では、パラメータについての可能な種々の選択肢について説明する。まず、ωＳ＝αωｃを設定する（αは小数）。第１のループ内のサンプル時刻は、Ｔ１の倍数である。実装の便宜上、ｅｊωＳ（ｋＴ１）∈｛１，ｊ，−１，−ｊ｝であるようにＴ１を選択することが可能である。これは、ｆＳＴ１＝αｆｃＴ１が
【数３７】
2008544726.tif 000039
【００８８】
の倍数（好ましくは奇数倍数）であれば、達成可能である。たとえば、これを
【数３８】
2008544726.tif 000040
【００８９】
に設定すると、
【数３９】
2008544726.tif 000041
【００９０】
である。量子化器Ｑ２は、実部の量子化と虚部の量子化とを交互に行うことがわかる。構成により、量子化器の出力Ｙは、中心周波数ωＳまでシフトされた入力信号を近似する。言い換えると、
【数４０】
2008544726.tif 000042
【００９１】
はＵを近似する。
【００９２】
同様に、ＷＡが２値関数であるようにするために、
【数４１】
2008544726.tif 000043
【００９３】
を選択する。これにより、高速処理では、
【数４２】
2008544726.tif 000044
【００９４】
となる（ｋは任意の整数）。したがって、関係
【数４３】
2008544726.tif 000045
【００９５】
が得られ、
【数４４】
2008544726.tif 000046
【００９６】
となる。
【００９７】
最後に、幅
【数４５】
2008544726.tif 000047
【００９８】
の方形パルスでパルス整形して、±１関数ＷＡが得られる。
【００９９】
等価的な実装は、単純に出力Ｙを取得し、これを用いて周波数
【数４６】
2008544726.tif 000048
【０１００】
の方形波クロックを変調するためのもの（これが根本的な動機であった）であることに注意されたい。本発明の方式を、図１７の図面１７００に示す。図面１７００は、図１７に示されるように互いに結合された、線形変換関数モジュール１７０１、第１の乗算器１７０２、量子化器Ｑ２  １７０３、第２の乗算器１７０４、クロック１７０５、およびクロック境界変調モジュール１６０６を含む。線形変換関数モジュール１７０１は、入力Ｕ（ｚ）およびＶ（ｚ）を受け取り、線形演算を実行し、出力Ｓ（ｚ）を生成する。出力信号Ｓ（ｚ）およびｅｊωｓｔが乗算器モジュール１６０３への入力であり、乗算器モジュール１６０３は量子化器Ｑ２  １７０３へ信号を出力する。量子化器Ｑ２  １７０３は、（たとえば、ＢＰＳＫ量子化などにより）２つの量への量子化を行う。量子化器１７０３からの出力Ｙ（ｚ）  １７０５は、モジュール１７０６への制御入力であり、モジュール１７０６は、クロック入力を反転するかどうかを、制御入力信号１７０５の関数として判定する。モジュール１７０６は、入力クロック１７０５を受け取り、ＷＡを出力する。モジュール１７０６は、判定に従って、クロック境界上でクロックの反転を行う。したがって、信号ＷＡは、任意の時点で、クロックと一致するか、クロックを反転したものである。
【０１０１】
本発明のこの方法の１つの利点は、ｆｃより低い周波数の単一クロックで実装可能であることに加えて、補正に必要なパラメータの数を大幅に減らせることである。各サイクルには、可能な波形が、４つではなく２つある。したがって、必要な比例パラメータの数は、前述のケースの４分の１に減る（やはり単一シンボル記憶を仮定している）。
【０１０２】
そのような実施形態でも、追加補正項を避けるために対称クロック（または２倍の周波数のクロック）を使用することが可能である。
【０１０３】
５．３  ０−１信号
ここまでは、±１信号を生成するシステムおよび実施形態に限定して説明してきた。ここでは、±１ではなく１および０を用いる信号を考える。そのような実施形態は、補正に関していくつかの利点があることが理解されよう。
【０１０４】
図１８に示される、本発明の非常にシンプルな変形形態を考え、クロック速度は高く、キャリア周波数のオーダーであると仮定する。図１８は、図１７の実施形態の特殊なケースであると考えられる。図１８の図面１８００は、図に示されるように互いに結合された、線形変換関数モジュール１８０１、第１の乗算器モジュール１８０２、量子化器Ｑ２  １８０３、および第２の乗算器モジュール１８０４を含む。線形変換関数モジュール１８０１は、入力信号Ｕ（ｚ）および帰還信号Ｖ（ｚ）を入力として受け取り、関数Ｌ０（ｚ）およびＬ１（ｚ）を用いて線形演算を実行し、結果をまとめて信号Ｓ（ｚ）を出力する。乗算器モジュール１８０２は、Ｓ（ｚ）およびｅｊωｃｔを入力として受け取り、量子化器Ｑ２  １８０３への入力となる信号を出力する。量子化器Ｑ２は、信号Ｙ（ｚ）を出力する。量子化器Ｑ２  １８０３からの出力は、第２の乗算器モジュール１８０４にも入力され、第２の乗算器モジュール１８０４は、量子化器１８０３からの出力にｅ−ｊωｃｔを乗じてＶ（ｚ）を取得する。量子化器１８０３は非対称であるとし、実値０および１のみを生成させる。点（１，０）のまわりのある程度の領域が１に量子化され、他のすべての点が０に量子化される。理想的には、出力Ｙは、関心帯域における所望の信号の実部を近似する１，０離散信号である。
【０１０５】
最下位項の小数部をｐ／ｑとする。キャリアのｐサイクルごとにｑサイクルを有するクロックを考える。クロックの各サイクルは、キャリアのφラジアンをトラバースする（ｑφ＝ｐ２π、すなわち、φ＝（ｐ／ｑ）２π）。したがって、サンプル時刻はｐ／（ｑｆｃ）Ｚであるので、
ｅｊωｃｔ∈｛１，ｅ２π／ｑ，ｅ４π／ｑ，．．．，ｅ（ｑ−１）２π／ｑ｝
は、ｑ個の可能な値をとる。したがって、Ｙは、０，１系列であり、
【数４７】
2008544726.tif 000049
【０１０６】
はベースバンドにおいてＵを近似する。幅
【数４８】
2008544726.tif 000050
【０１０７】
の方形波を用いてＹをパルス整形する。これは、周波数
【数４９】
2008544726.tif 000051
【０１０８】
のクロックをゲーチングする（パルスを許可したり、しなかったりする）ことにより、実装可能である。
【０１０９】
たとえば、ｑ＝５とすると、量子化器は、図１９に示されるように選択されることが可能である。ここでは、１が選択されている領域を７２度の円錐がカバーし、原点のまわりの領域は除外されている。円錐をより広く（たとえば、９０度に）選択して、実装を簡略化し、ｑサイクル内での複数点の選択を容易にすることが可能である。図１９の図面１９００は、ｑ＝５の場合の例示的な、可能な判定領域を示している。図面１９００は、虚軸を表す垂直軸１９０１と、実軸を表す水平軸１９０３とを有する複素平面を示している。点（１，０）  １９０７が示され、領域１９０５は１に量子化され、平面内の他のすべての点が０に量子化されている。
【０１１０】
２次回路の場合、判定の効果は、２クロック後にならないとわからない。したがって、ｐが１またはｑ−１  ｍｏｄｕｌｏ  ｑと等しくない場合、列内の２サイクルで１が選択される可能性は非常に低い（強制されることは可能である）。したがって、各１の後には０が続く可能性が高い。このケースでの補正は、ほぼ無記憶または場合によっては無記憶になることが可能であり、このことは、他のいくつかの実施形態に対する優位点になりうる。
【０１１１】
そのような方式では、Δ−Σクロックを低速にすることが実現可能である。たとえば、図１５に示されるようなアーキテクチャにおいてＱ２を０−１量子化器に置き換えることが可能であるが、これは、第２段の繰り返しになる。実際、ωＳ＝αωｃと設定し、
αｆｃＴ１＝２／ｑ
となるようにクロック周期Ｔ１を設定すると、
（１−α）ｆｃＴ１／Ｋ＝１
となり、
【数５０】
2008544726.tif 000052
【０１１２】
すなわち、α＝１／（１＋Ｋｑ／２）となる。
【０１１３】
図１９は、ｑ＝５の場合の可能な判定領域を示している。
【０１１４】
駆動信号は０および１のみであり、すべての位相情報がパルス位置で伝達されるため、補正要件は大幅に軽減される。すべての１の後に少なくとも１つの０が続く場合、適切なパルス整形を仮定すれば、スイッチングの影響は無記憶になることが期待できる。上方遷移および下方遷移における非対称性は、パルス整形に影響するだけなので重要ではなく、単一の形態が使用可能である。クロックが正確である限り、補正は、電流依存の補正に限定されることが可能である。さらに、そのような実施形態では、パルス整形が単一であるため、単一の補正関数が使用可能である。
【０１１５】
６  Δ−Σのひとまたぎ
ノイズ整形については、Δ−Σループを高い（信号のナイキストレートより格段に高い）クロックレートで動作させることが有利である可能性がある。入力サンプリングに関しては、多くの実施形態では、ナイキスト周波数のいくらかの小さな倍数（たとえば、１６倍）でサンプリングすれば通常は十分であり、それによって、周波数ドメインのイメージは十分遠くに離れる。その後に、信号を、Ｋ倍の繰り返しによって、たとえば、Δ−Σのクロックレートまでアップサンプリングすることが可能である。しかしながら、これは、Δ−Σへの入力が、それらＫ−１回の繰り返しの間、予測可能であることを意味する。Δ−Σの状態Ｘ０と、入力Ｕ０とが与えられると、ＸＫまでの状態が決定される。これらのサイクルの間、Δ−Σループを動作させる代わりに、ひとまたぎで状態ＸＫに直接遷移して、それらのステップに対応するＫ個の出力を生成することが可能であり、各種実施形態ではそのようにする。そのような実装では、様々なかたちで自由に一般化することが可能である。それらの出力を、別々に（たとえば、非因果的に）選択し、それに応じて状態を更新することが可能であり、いくつかの実施形態ではそのようにする。単一ステップΔ−Σの場合には、系列の判定ルールがより複雑になる可能性がある。たとえば、高次のΔ−Σでは、まず、第１の積分で誤差が最小になるように系列を選択し、その後、実行可能な選択肢から、第２の積分で誤差が最小になるように系列を選択するなどのようなことが可能である。別の汎関数も使用可能である。たとえば、本願発明者らによる、可能な系列の多次元表現は、いくつかの実施形態では、Δ−Σの状態に対するそれらの影響を示し、現在の状態および入力の複数の汎関数が系列の選択に用いられる。さらに、少なくともいくつかの実施形態では、標準的なΔ−Σの固有の遅延を部分的に無くすことが可能であるが、これは、そのような実施形態のすべてには必ずしもあてはまらない。
【０１１６】
各種実施形態における出力は、２レベル関数にマッピングされ、状態更新は、より高いクロックレートで有効に行われる。
【０１１７】
ここでは、セクション５．３で示した周波数シフトΔ−Σ変調器を用いて、ひとまたぎの概念の応用の単純な例を示す。ひとまたぎΔ−Σは、周期ｐ／ｆｃのクロック（すなわち、キャリアのｐ周期分）で動作するものとする。この周期の間に、この例のビットクロックは、ちょうどｑサイクル進む。可能な各サンプル点において、Δ−Σは、所与のパルス波形を送信することを選択することが可能であり、このパルスのタイミングにより、２π／ｑ  ｍｏｄｕｌｏ  ２πの倍数のキャリアに対する明確な位相オフセットが発生する。しばらくの間は、各ｑサイクル周期において０個または１個のパルスだけが選択可能であると仮定すると、この変調は、ベースバンドにおける単位点のｑ乗根、または原点を選択することとほぼ等価である。これは、ｑ＋１個の可能性のうちの１つを選択することである。単一のひとまたぎ更新では、ｑクロックサイクルが必要であり、選択された点に応じて、状態が適切に更新されることを、本願発明者らは認識している。
【０１１８】
本願発明者らは、たとえば、（位相が）隣接するパルスの対を選択できるようにすることも可能である。コンステレーションにおいては、そのような対は、対応する点の合計によって表されることが可能である。ｐ  ｍｏｄｕｌｏ  ｑ∈｛１，ｑ−１｝である場合、位相が隣接するパルスは、時間的に隣接していない。この場合は、補正プロセスが本質的に無記憶であり、その複雑さが軽減されるこが可能であることが十分に期待できる。図２０は、ｑ＝５およびｐ＝２における、対が許可される場合とされない場合の、可能なコンステレーションを示す。図２０の図面２０００は、隣接するパルスの対が容易に選択されるようにしている、例示的な６点コンステレーションを示している。図２０の図面２００２は、対が許可されない、例示的な１１点コンステレーションを示している。
【０１１９】
ひとまたぎΔ−Σにより、使用される波形にどのように制約を課すことができるかに注意されたい。これは、非常に高速なデジタル回路の利点を活かして、大いに活用されることが可能である。たとえば、キャリア周波数の８倍のクロックが使用可能であるとする。このクロックによってトリガされるパルスを、駆動信号として使用することが可能である。しかしながら、追加で、パルスが１、２、または３サイクルの長さだけ続くようにできる。したがって、許可されるパルスは、時間シフトに伴って、３つのタイプがある。ひとまたぎΔ−Σがキャリア周波数でクロックされると仮定する。各クロックサイクルでは、ひとまたぎΔ−Σは、パルス長として０、１、２、または３を選択し、０は、ひとまたぎΔ−Σの開始点なので選択されないと仮定する。これは、図２１に示されたコンステレーションから点を選択することと同様である。図２１の図２１００は、キャリア周波数の８倍のクロックが使用可能である場合に使用されることが可能な例示的コンステレーションを示している。
【０１２０】
各層の点は、パルス整形の差異に関して一定の補正が必要な場合があるが、これは、位相の対称性が保たれるために、最初に対してレベルが（この例では２）追加されるごとに１つの複素パラメータになるであろう。電流依存補正の場合、各タイプのパルスは、それに対応するパラメータの集合（この例では３個）を使用することが可能である。
【０１２１】
ひとまたぎΔ−Σは、より低速のクロックで動作することが可能である。上述の例では、ひとまたぎΔ−Σは、キャリアのＫサイクルごとに判定を行うことが可能である。これを、コンステレーションからのＫ回の選択として考えることが可能である。実装を簡略化するために、１つの選択肢を繰り返し実装することが可能である。１回からＫ回の繰り返しを可能にすることができる。これは、現在の１つと、２，３，．．．，Ｋの倍率で変倍された各点とを含む、より大きなコンステレーションを使用することと同等である。第１の積分の値に関しては、これは等価である。しかしながら、第１の積分値のそれぞれについて、高次の誤差項を最小にするために、どのサイクルでパルス（Ｋ個未満とする）を受け取るかを自由に選択することが可能である。
【０１２２】
種々の方式が補正において無記憶であるという利点を有することを何度も述べてきた。ひとまたぎΔ−Σの場合は、これが可能であり、必ずしもすべての実施形態ではないが、一部の実施形態では実現される。たとえば、パルスを繰り返す上述の方式では、繰り返されたパルスが無記憶補正を有する場合でも、判定領域間の境界では、パルスが相互に作用するのに十分であるほど互いに近接する可能性があり、その場合は、補正の実施において記憶が使用される可能性がある。いくつかの実施形態では、ひとまたぎΔ−Σは、単純に、これの判定領域の最後に小さなバッファ領域（たとえば、パルスが許可されない、一定の期間）を使用して無記憶補正に備える。
【０１２３】
ひとまたぎΔ−Σは、マルチビットまたはマルチレベルのΔ−Σを模倣することが可能である。高次の積分に関しては、多少の違いがある。しかしながら、全体の動作がマルチビットΔ−Σと同等になるように、コンステレーション点ごとに系列を選択することが可能である。そのような実施形態では、マルチレベルΔ−Σを使用することの性能上の利点が発生する。一次的検討時に、同じコンステレーション点に相当する他の系列を選択することにより、性能をさらに高めることが可能であろう。
【０１２４】
ひとまたぎΔ−Σの概念が、実Δ−Σにも、さらには、必ずしも周波数シフトがあるとは限らないΔ−Σにも、同等にあてはまることは明らかであろう。
【０１２５】
７  校正
提案されている方法は、スイッチング増幅器の（たとえば、実際の使用条件下での）非理想的動作を表す特定パラメータを評価することを含む場合があり、いくつかの実施形態では含む。これらのパラメータは、（たとえば、熱ドリフトにより）時間とともに変動する可能性がある。したがって、パラメータのオンライン校正が有効である可能性があり、必ずしもすべての実施形態ではない、いくつかの実施形態で実行される。
【０１２６】
図２２は、各種実施形態で用いられる、例示的な、受信機ベースの校正の図面２２００である。図面２２００は、図２２に示されるように互いに結合された、複素デルタ−シグマ変調器モジュール２２０２、電力増幅器２２０４、受信機チェーン２２０６、パラメータ推定モジュール２２０８、補正計算モジュール２２１０を含む。パラメータ推定モジュール２２０８および受信機モジュール２２０６は、校正モジュール２２０１の一部である。受信機モジュール２２０６は、図示された実施形態では、復調器２２０７を含む。しかしながら、他の実施形態では、復調器２２０７は、受信機回路から省かれる場合もある。入力信号Ｕは、複素デルタ−シグマ変調器２２０２および補正計算モジュール２２１０の両方への入力である。信号ＷＡは、複素デルタ−シグマ変調器モジュール２２０２の出力であり、電力増幅器２２０４および補正計算モジュール２２１０への入力である。電力増幅器から出力される信号は、この装置から送信され、かつ、受信機チェーン２２０６に帰還される。電力増幅器２２０４は、各種実施形態に従ってモデル化される物理的動作特性を有する。電力増幅器の出力は、受信機モジュール２２０６の入力に結合され、さらに追加要素（たとえば、アンテナ）（図示せず）に結合される。いくつかの実施形態では、アンテナへの接続が、受信機２２０６に供給される信号のソースとして用いられる。必ずしもすべての実施形態ではない、いくつかの実施形態では、電力増幅器の出力と受信機モジュール２２０６との間に負荷および／またはフィルタ（図示せず）を結合することが可能である。受信機モジュールの出力信号は、パラメータ推定モジュール２２０８への入力である。パラメータ推定モジュール２２０８の出力は、補正計算モジュール２２１０への入力である。（たとえば、送信用に）生成される信号を処理することによって通信装置の校正をサポートする受信機モジュール２２０６は、通信装置内で使用される場合には、通信装置が無線通信チャネルから受信した信号を処理するために、通信装置内の受信機に追加され、使用されることが可能である。
【０１２７】
受信機チェーン２２０６は、いくつかの実施形態では、アンテナ信号として用いられる電力増幅器出力をタップオフしてパラメータ推定用の入力信号を取得することにより、ノイズのない（または、ほとんどない）受信を取得する。したがって、上述の構成でない場合には、空中線リンクに関連するノイズが、校正に影響を及ぼすさらなる誤差原因になるところであるが、そうしたノイズがパラメータ推定を劣化させない。パラメータ推定モジュール２２０８は、受信機チェーン２２０６からの信号を調べ、１つまたは複数のパラメータ（たとえば、補正計算モジュール２２１０が利用するパラメータ）を推定する。各種実施形態では、ヌルパイロット信号が有利に利用される。たとえば、例示的ＯＦＤＭ無線通信システムでは、循環チャネル構造内のいくつかのあらかじめ決められたトーンシンボルの上に、ヌルパイロットトーン信号が意図的に配置される。ヌルパイロット測定においてゼロが観測されなかった場合は、観測された値が、何らかの校正誤差に起因する可能性がある。ヌルであることが期待された測定信号の値は、モデリングパラメータの推定に有利に使用されることが可能である。
【０１２８】
補正計算モジュール２２１０が図７のモジュール７０２であるとすると、モジュール２２０８のパラメータ推定は、モジュール７０９の処理を更新すること（たとえば、パラメータルックアップテーブルの更新、新しいパラメータルックアップテーブルの保存、マッピング関数内のパラメータの調節など）のために用いられることが可能であり、用いられる場合がある。したがって、パラメータ推定モジュール２２０８は、補正計算モジュール２２１０の動的再校正を容易にする。したがって、補正計算モジュール２２１０は、電力増幅器の電流特性をより正確に反映するように調節されることが可能である。各種実施形態では、パラメータ推定モジュール２２０８によって行われる、補正計算モジュール２２１０の更新は、補正（たとえば、帰還値および状態値への補正）が、補正計算モジュール２２１０によって複素デルタ−シグマ変調器モジュールに伝達されること、および／またはデルタ−シグマ変調器２２０２によって使用されることより、低速のレートで行われる。
【０１２９】
８  補償の解析および形式
このセクションでは、スイッチング増幅器回路から期待される電流依存補正をある程度解析する。
【０１３０】
まず、時変テブナン等価回路２３００（図２３を参照）を用いて回路をモデリングすることを考える。例示的な時変テブナン等価回路２３００は、時変電圧Ｖ（ｔ）  ２３０２と、これに直列な抵抗Ｒ（ｔ）  ２３０４とを含む。
【０１３１】
図面２４００は、直列に接続された時変電圧Ｖ（ｔ）  ２４０２、抵抗Ｒ（ｔ）  ２４０４、フィルタ２４０６、および負荷２４０８を含む例示的図面を示す。簡単にするために、ここでは、回路は、時変電圧Ｖ（ｔ）  ２３０２および抵抗Ｒ（ｔ）  ２３０４によるテブナン等価回路を用いる表現を有するものとする。これは、たとえば、三極管領域で動作するＦＥＴトランジスタの場合には有効であると期待される。さらに、フィルタ２４０６は、通過帯域で一定利得を有し、無遅延である、理想的な帯域通過フィルタであるとする。
【０１３２】
単一クロックサイクルの間のＲ（ｔ）の影響について考える。ＩＷ（ｔ）は、このサイクルのインディケータ関数であるとする。関心の対象となるのは、関数
（ＩＷ（ｔ）Ｒ（ｔ））ＩＲ（ｔ）
である。ＩＲ（ｔ）は、フィルタに入る瞬時電流を表す。ＩＷ（ｔ）のサポートの上で、電流は、ｒｅａｌ（ｕｅｊωｃｔ）に比例する（位相シフトがある場合もあるが無視する）。ここで、ｕは、その時点の入力信号、または入力信号が適切にフィルタリングされたものであり、フィルタおよび負荷を通る電流の包絡線を表す。（便宜上）この関数をすべての時間にわたって拡張すると、フーリエ変換が
【数５１】
2008544726.tif 000053
【０１３３】
で与えられる。一般に、Ｆ（ＩＷＲ）は、比較的複雑な対象である。説明の目的上、関心があるのは、通過帯域に対するＦ（ＩＷＲ）の寄与である。ＩＷＲの時間サポートが非常に短いため、フーリエ変換は比較的滑らかである。近似のために、変換の値を、通過帯域に等しいサイズの任意の間隔にわたって一定であるとする。これにより、（ωωｃの）通過帯域では、
【数５２】
2008544726.tif 000054
【０１３４】
となる。上記で無視した、電流内の、可能性のある位相シフトを、複素定数αおよびβに組み込むことが可能であることに注意されたい。フーリエドメインでは、ＩＷＲ（ｔ）に起因する外乱信号は、基本的に、関心帯域全体にわたって一定である。したがって、次の重要な所見が得られる。すなわち、過渡インピーダンスの効果は、等価複素インパルスによってモデル化されることが可能である。インパルスの高さは、電流信号に比例するが、さらに位相にも依存する。図２４の図面２４００を参照されたい。
【０１３５】
ＦＥＴトランジスタの動作（非三極管領域における過渡動作）を考慮すると、上述の補正のほかに、ｘの２次の補正を用いることが有効である場合もあることが示される。電圧および装置のオフセットなどによる定数項も現れるが、多くの周波数シフトΔ−Σ方式は、そのような項の使用を不要にするか最小限にする。したがって、補正は、典型的には、次の形式を有する。
【数５３】
2008544726.tif 000055
【０１３６】
ここで、γｉは複素パラメータであり、必要に応じて、より高次の項が導入される。これらの複素係数は、装置ごと、ならびに、異なる過渡ケースごとに、学習または識別されることが可能である。これらは、時間に対する変動がゆっくりであってもよい。これらは、装置内の関連する不完全さおよびそれらの配信信号への影響を取り込む。最も一般的なケースでは、補正項に関する、電流の任意の複素関数が考えられるであろう。この関数は、複素平面内の多くの点で識別および作表されることが可能であり、これらの点以外では、補間によって評価されることが可能である。
【０１３７】
上述のＲ（ｔ）の値は、他の外乱と同様に、駆動電流内で発生した遷移に依存すると期待されることが可能である。この作用は、時間とともに減衰するが、１クロックサイクルには収まらないであろう。そのようなケースでは、以前の遷移の何らかの記憶を用いて外乱が特徴づけられる。
【０１３８】
補正ｅｔを計算したら、これをΔ−Σの状態に組み込まなければならない。項Ｖｔが現在の状態に現れた場合は、これを、実質的に、Ｖｔ＋ｅｔに置き換えなければならない。たとえば、ひとまたぎΔ−Σの場合は、ひとまたぎのステップごとに補正項が発生する可能性があり、それらの結合された結果が状態に組み込まれる。多くの場合、ひとまたぎΔ−Σによって生成される系列の補正は、あらかじめ計算および保存されることが可能である。保存された値を更新するタイミングは、補正に関連するパラメータが有意に変化した場合のみに限定することが可能である。
【０１３９】
例示的実施形態
前述のように、本発明の方法および装置は、ＲＦ用途に限定されない。以下では、様々なオーディオ増幅器の特徴および実施形態について説明する。オーディオ増幅器は、１０００という因数を含む範囲をカバーする、２０Ｈｚから２００００Ｈｚの範囲の信号を忠実に再現しなければならない。前述の各種のＲＦ実施形態で使用される周波数シフトΔ−Σは、一部のオーディオ用途では使用されない。しかしながら、ＲＦ用途のコンテキストで前述されたΔ−Σ変調器のコンテキストにおける、増幅器の非理想的動作の補正および校正の基本的な考え方は、各種のオーディオ実施形態にもあてはまり、用いられる。
【０１４０】
ＲＦの場合より低い周波数設定であるオーディオ増幅の場合の利点の１つは、周波数の絶対ピークが、現在利用可能なデジタル回路で動作可能なデジタル速度に比べて比較的低いことである。したがって、補正の大幅な処理および高度のモデリングが可能である。
【０１４１】
過渡スイッチングインピーダンスが純粋に抵抗性であるとすると、知るべき重要な量は、フィルタに入る電流であることがわかる。一般に、瞬時電流の特性は、補正に関連する可能性がある。オーディオ周波数では、速い時間尺度で電流を単純に測定し、この値を直接使用して補正項を計算することが可能である。これは、必ずしもすべての実施形態ではない、いくつかの実施形態において行われる。
【０１４２】
電流測定が、十分に正確であり（いくつかの実施形態ではそうである）、十分高速で（たとえば、増幅されるオーディオ信号の最高周波数の２倍、４倍、８倍、またはそれ以上で）サンプリングされているのであれば、より複雑な補正モデル（ＡＲＭＡモデルなど）の使用を可能にすることにより、過渡外乱の微細な成分でさえも補正することが可能である。これは、本発明の、必ずしもすべてのオーディオ実施形態ではない、いくつかのオーディオ実施形態において行われる。
【０１４３】
図２５は、本発明に従って実装された通信システム１０を示す。システム１０では、複数の無線端末（たとえば、モバイルノードＭＮ  １（１４）〜ＭＮ  Ｎ（１６）で示されるモバイルノード（モバイル端末など））が、通信信号１３、１５を用いて基地局１２と通信する。各モバイルノードは、別々のモバイルユーザに対応することが可能であり、したがって、ユーザ端末と呼ばれる場合がある。信号１３、１５は、たとえば、ＯＦＤＭ信号であってよい。基地局１２およびモバイルノード１４、１５は、それぞれが本発明の方法を実施する。したがって、信号１３、１５は、本発明に従って送信される、前述のタイプの信号を含む。各種実施形態は、バックホールネットワークを介して互いに結合された複数の基地局を含む。
【０１４４】
図２６は、本発明に従って実装された例示的基地局（たとえば、アクセスノード１２）を示す。基地局１２は、アクセスルータと呼ばれることもある。基地局１２は、アンテナ３２０３、３２０５、受信機モジュール３２０２、および送信機モジュール３２０４を含む。受信機モジュール３２０２は、復調器３２３１および復号器３２３３を含み、送信機モジュール３２０４は、符号器３２３５を含む。送信機はさらに、電力増幅器モジュール３２３７（たとえば、ＤまたはＳタイプのスイッチング電力増幅器モジュール）、デルタ−シグマ変調器モジュール３２３９、補正計算モジュール３２４１、および校正モジュール３２４３を含む。校正モジュール３２４３は、いくつかの実施形態では、受信機モジュール３２４５およびパラメータ推定モジュール３２４７を含む。補正計算モジュール３２４１は、図２２の補正計算モジュール２２１０と同じか同等であってよい。さらに、校正モジュール３２４３は、図２２に示された校正モジュール２２０１と同じか同等であってよい。送信機の要素は、図２２に示されるように、デルタ−シグマ変調器モジュール３２３９への入力信号を供給する符号器３２３５の出力と互いに結合されてもよい。受信機３２０２および送信機３２０４は、Ｉ／Ｏインターフェース３２０８、プロセッサ（たとえば、ＣＰＵ）３２０６、およびメモリ３２１０と、バス３２３０で結合される。Ｉ／Ｏインターフェース３２０８は、基地局３１２を、インターネットおよび／または他のネットワークノードと結合する。メモリ３２１０は、ルーチンを含み、このルーチンは、プロセッサ３２０６によって実行された場合には、基地局１２を本発明に従って動作させる。メモリは、各種通信操作の実施および各種通信プロトコルの実装を行うよう、基地局１２を制御する通信ルーチン３２２３を含む。メモリ３２１０はさらに、基地局制御ルーチン３２２５は、本発明の方法の各ステップを実施するよう、基地局１２を制御する基地局制御ルーチン３２２５を含む。基地局制御ルーチン３２２５は、送信スケジューリングおよび／または通信リソース割り当てを制御するスケジューリングモジュール３２２６を含む。したがって、モジュール３２２６は、スケジューラとして動作することが可能である。メモリ３２１０はさらに、通信ルーチン３２２３および制御ルーチン３２２５によって使用される情報を含む。情報３２１２は、各アクティブ移動局ユーザ３２１３、３２１３’のエントリを含み、各エントリは、そのユーザによって実施されているアクティブセッションをリストし、そのセッションを実施するためにユーザによって使用されている移動局（ＭＴ）を識別する情報を含む。
【０１４５】
図２６に示された例示的アクセスルータの回路と同じか同等であって、かつ、特定のサーバ／ホスト装置の要件に適合するインターフェースおよび／または制御ルーチンを有する回路を用いて、サーバおよび／またはホスト装置を実装することが可能である。そのようなサーバおよび／またはホストの制御ルーチンおよび／またはハードウェアは、前述の方法を装置に実施させる。
【０１４６】
図２７は、本発明に従って実装された例示的無線端末（たとえば、モバイルノード１４）を示す。モバイルノード１４は、モバイル端末（ＭＴ）として使用されることが可能である。モバイルノード１４は、受信機モジュール３３０２および送信機モジュール３３０４にそれぞれ結合された受信機アンテナ３３０３および送信機アンテナ３３０５を含む。受信機モジュール３３０２は、復調器３３３１および復号器３３３３を含み、送信機モジュール３３０４は、符号器３３３５を含む。いくつかの実施形態では、送信機３３０４はさらに、電力増幅器モジュール３２３７、デルタ−シグマ変調器モジュール３２３９、補正モジュール３２４１、および／または校正モジュール２４３と同じか同等のモジュールを含むことが可能である。図示された実施形態では、送信機モジュール３３０４は、符号器３２３５、電力増幅器３３３７、デルタ−シグマ変調器モジュール３３３９、補正計算モジュール３３４１、および校正モジュール３３４３を含む。校正モジュール３３４３は、復調器を含むことが可能な受信機モジュール３３４５と、補正パラメータの生成に使用されるパラメータ推定モジュール３３４７と、を含む。補正計算モジュールは、補正計算モジュール２２１０と同じか同等であってよく、校正モジュール３３４３は、図２２に示された校正モジュール２２０１と同じか同等であってよい。受信機モジュール３３０２および送信機モジュール３３０４は、バス３３３０によって、メモリ３３１０と結合される。プロセッサ３３０６は、メモリ３３１０に保存された１つまたは複数のルーチンの制御下で、本発明の方法に従って、モバイルノードを動作させる。モバイルノードの動作を制御するために、メモリは、通信ルーチン３３２３および無線端末制御ルーチン３３２５を含む。無線端末制御ルーチン３３２５の役割は、モバイルノードが本発明の方法に従って動作すること、ならびに本発明の方法を実施するステップを実行することが確実に行われるようにすることである。メモリ３３１０はさらに、本発明の方法を実施するためにアクセスおよび／または使用されることが可能なユーザ／装置／セッション／リソース情報３３１２、および／または本発明の実施に使用されるデータ構造を含む。
【０１４７】
図２８は、各種実施形態によるデルタ−シグマ変調器および補正計算モジュールを含む装置を操作する例示的方法のフローチャート２８００の図面である。この例示的方法は、複数の離散信号出力レベルをサポートするデルタ−シグマ変調器と、補正計算モジュールとを用いて信号を増幅することに用いられることが可能である。たとえば、この例示的方法は、いくつかの実施形態では、基地局や無線端末のような通信装置で用いられ、この通信装置は、デルタ−シグマ変調器と、デルタ−シグマ変調器に適用される補正を算出する補正計算モジュールと、スイッチング増幅器段と、を含む。
【０１４８】
操作はステップ２８０２から始まり、このステップでは、装置の電源投入および初期化を行う。操作は、開始ステップ２８０２からステップ２８０４へ進む。ステップ２８０４で、装置は、デルタ−シグマ変調器を操作して、出力信号を生成する。操作は、ステップ２８０４からステップ２８０６へ進む。ステップ２８０６で、装置は、デルタ−シグマ変調器の出力信号値をメモリに保存する。ステップ２８０６で保存されたデルタ−シグマ変調出力信号値は、その後、補正信号の生成に用いられることが可能である。操作は、ステップ２８０６からステップ２８０８へ進む。
【０１４９】
ステップ２８０８で、補正計算モジュールを操作して、補正信号を、デルタ−シグマ変調器への現在の入力信号と、デルタ−シグマ変調器の出力との関数として生成する。いくつかの実施形態では、前記補正信号を生成することは、フィルタおよび負荷モジュールに入る電流の現在の包絡線の推定からデルタ−シグマ変調補正帰還を計算することを含む。いくつかのそのような実施形態では、電流の前記推定は、前記デルタ−シグマ変調器への複素入力の線形関数である。いくつかのそのような実施形態では、この方法はさらに、電流の推定を、デルタ−シグマ変調器への入力として供給するステップを含む。
【０１５０】
操作は、ステップ２８０８からステップ２８１０へ進む。ステップ２８１０で、デルタ−シグマモジュールを操作して、デルタ−シグマ変調器への現在の入力信号と、デルタ−シグマ変調器の以前の出力から生成された補正信号との関数として、出力信号を生成する。
【０１５１】
いくつかの実施形態では、デルタ−シグマ変調器は複素であり、補正信号は複素である。いくつかのそのような実施形態では、補正信号を生成することは、複素デルタ−シグマ変調器への複素入力の実入力信号成分および虚入力信号成分の両方の関数として、実補正信号成分を生成することと、複素デルタ−シグマ変調器への複素入力の前記実入力信号成分および前記虚入力信号成分の両方の関数として、虚補正信号成分を生成することと、を含む。
【０１５２】
操作は、ステップ２８１０からステップ２８１２へ進む。ステップ２８１２では、装置は、ステップ２８１０からのデルタ−シグマ変調器の出力信号値をメモリに保存する。ステップ２８１２で保存されたデルタ−シグマ変調出力信号値は、その後、補正信号の生成に用いられることが可能である。
【０１５３】
操作は、ステップ２８１２からステップ２８１４へ進む。ステップ２８１４で、装置は、デルタ−シグマ変調器の出力に結合されたスイッチング増幅器を操作して、２つの状態を切り替えることにより、デルタ−シグマ出力を増幅する。操作は、ステップ２８１４からステップ２８１６へ進む。ステップ２８１６で、スイッチング増幅器の出力にフィルタおよび負荷をかける操作を行う。いくつかの実施形態では、前記スイッチング増幅器の出力にフィルタおよび負荷をかける操作を行うことは、互いに結合されたフィルタおよび負荷を含むフィルタおよび負荷モジュールに前記スイッチング増幅器の出力を通すことを含む。いくつかの実施形態では、フィルタおよび負荷をかける操作は、帯域通過フィルタをかける操作を行うことを含む。
【０１５４】
操作は、ステップ２８１６からステップ２８１８へ進む。ステップ２８１８で、装置は、スイッチング増幅器から出力された増幅信号に対して受信機操作を行い、その後、ステップ２８２０で、装置は、補正帰還を生成する際に前記補正計算モジュールで使用されるべき少なくとも１つのパラメータを、前記受信機操作で生成された信号から推定する。
【０１５５】
いくつかの実施形態では、操作は、ステップ２８０２からステップ２８２２へ進む。ステップ２８２２で、装置は、クロッキング回路を操作して、補正計算モジュールを制御する。いくつかのそのような実施形態では、クロッキング回路を操作して補正計算モジュールを制御することは、補正モジュールを制御して、デルタ−シグマ変調器の更新レートと同じレートで複素補正値を生成することを含む。
【０１５６】
本発明の手法は、ソフトウェア、ハードウェア、および／またはソフトウェアとハードウェアとの組み合わせにより、実装が可能である。本発明は、本発明を実施する装置（たとえば、モバイルノード（モバイル端末など）、基地局、通信システム）を対象とする。本発明はまた、本発明による方法（たとえば、モバイルノード、基地局、および／または通信システム（たとえば、ホスト）を制御および／または操作する方法）も対象とする。本発明はまた、本発明による１つまたは複数のステップを実施するよう機械を制御する機械可読命令を含む機械可読媒体（たとえば、ＲＯＭ、ＲＡＭ、ＣＤｓ、ハードディスクなど）も対象とする。
【０１５７】
各種実施形態では、本明細書に記載のノードが、本発明の１つまたは複数の方法に対応するステップ（たとえば、信号処理、シンボル生成、送信ステップ、校正、信号モデリング、誤差測定、補正計算、補正調節、状態更新、デルタ−シグマ変調器制御、および／または電流増幅器制御など）を実施するために、１つまたは複数のモジュールにより実装される。したがって、いくつかの実施形態では、本発明の各種の特徴が、モジュールにより実装される。そのようなモジュールは、ソフトウェア、ハードウェア、またはソフトウェアおよびハードウェアの組み合わせにより、実装されることが可能である。前述の方法または方法ステップの多くは、機械（たとえば、汎用コンピュータ（増設ハードウェアの有無にかかわらず））を制御して、前述の方法のすべてまたは一部を（たとえば、１つまたは複数のノードで）実施するための、メモリデバイス（たとえば、ＲＡＭ、フロッピー（登録商標）ディスクなど）のような機械可読媒体に含まれる機械実行可能命令（ソフトウェアなど）により、実施されることが可能である。したがって、特に、本発明は、前述の１つまたは複数の方法のステップのうちの１つまたは複数を機械（たとえば、プロセッサおよび関連するハードウェア）に実行させる機械実行可能命令を含む機械可読媒体を対象とする。
【０１５８】
本発明の方法および装置のうちの少なくともいくつかは、ＯＦＤＭシステムのコンテキストで説明されてはいるが、多くの非ＯＦＤＭおよび／または非セルラシステムを含む、広い範囲の通信システムに適用可能である。本発明の方法および装置のいくつかは、（たとえば、ＲＦ用途およびオーディオ用途を含む）電力増幅器を使用する様々な用途に適用可能である。
【０１５９】
前述の本発明の方法および装置に対する、さらなる多数の変形形態があることは、当業者であれば、本発明のこれまでの説明から自明であろう。そのような変形形態は、本発明の範囲内にあると見なされるべきである。本発明の方法および装置は、ＣＤＭＡ、直交周波数分割多重（ＯＦＤＭ）、および／または他の、アクセスノードとモバイルノードとの間に無線通信リンクを与えるために使用されることが可能な、様々なタイプの通信手法とともに使用されることが可能であり、様々な実施形態でそのように使用されている。いくつかの実施形態では、アクセスノードは、ＯＦＤＭおよび／またはＣＤＭＡを用いてモバイルノードとの間に通信リンクを確立する基地局として実装される。各種実施形態では、モバイルノードは、本発明の方法を実施するために、受信機／送信機回路ならびにロジックおよび／またはルーチンを含む、ノートブックコンピュータ、携帯情報端末（ＰＤＡｓ）、または他の可搬装置として実装される。
【図面の簡単な説明】
【０１６０】
【図１】各種実施形態による、例示的な、シンプルな１次デルタ−シグマ変調器の図面である。
【図２】各種実施形態によるデルタ−シグマ変調器の例示的形態の図面である。
【図３】各種実施形態による、例示的な２次デルタ−シグマ変調器の図面である。
【図４】各種実施形態による、例示的な周波数シフトデルタ−シグマ変調器の図面である。
【図５】各種実施形態による、例示的なスイッチング増幅器、フィルタ、および負荷の代表的な回路形態の図面である。
【図６】各種実施形態によるデルタ−シグマ補正の概念を示す図面である。
【図７】各種実施形態による、例示的補正計算モジュールを示し、例示的補正計算を説明する図面である。
【図８】各種実施形態による、複素デルタ−シグマ変調器モジュールと結合された補正計算モジュールを示す図面である。
【図９】各種実施形態による、例示的な直接変調方式を示す図面である。
【図１０】各種実施形態による、例示的な直接変調方式の実際の形態を示す図面である。
【図１１】各種実施形態による、例示的な直接変調方式の実際の形態を並べ替えたものを示す図面である。
【図１２】各種実施形態による、例示的な、直接変調方式の実際の形態を並べ替えたものからの例示的波形を示す図面である。
【図１３】各種実施形態による時変量子化器の形態を示す図面である。
【図１４】各種実施形態による、例示的直接変調方式の例示的な４相キャリアクロック実装を示す図面である。
【図１５】各種実施形態で使用される、代替の周波数シフトデルタ−シグマ形態を示す図面である。
【図１６】図１５の周波数シフトデルタ−シグマで使用可能な、代替の等価第１段を示す図面である。
【図１７】各種実施形態による、単一クロックの変調に使用されるデルタ−シグマ変調器モジュールを示す図面である。
【図１８】各種実施形態で使用される、２レベル量子化器を含む例示的デルタ−シグマ変調器モジュールを示す図面である。
【図１９】例示的実施形態に対する例示的な、可能な判定領域を示す図面である。
【図２０】各種実施形態で使用される、例示的な６点および１１点のコンステレーションを示す図面である。
【図２１】各種実施形態による、キャリア周波数の８倍のクロックが使用可能な場合に使用することが可能な例示的コンステレーションを示す図面である。
【図２２】各種実施形態による、例示的な受信機ベースの校正を示す図面である。
【図２３】例示的な時変テブナン等価回路を示す図面である。
【図２４】各種実施形態による、例示的な時変テブナン等価回路、フィルタ、および負荷の図面である。
【図２５】各種実施形態による、例示的な無線通信システム（たとえば、ＯＦＤＭ無線通信システム）の図面である。
【図２６】各種実施形態による、例示的な基地局の図面である。
【図２７】各種実施形態による、例示的な無線端末（たとえば、モバイルノード）の図面である。
【図２８】各種実施形態によるデルタ−シグマ変調器および補正計算モジュールを含む装置を操作する例示的方法のフローチャートの図面である。
【図１】
2008544726.tif 000056
【図２】
2008544726.tif 000057
【図３】
2008544726.tif 000058
【図４】
2008544726.tif 000059
【図５】
2008544726.tif 000060
【図６】
2008544726.tif 000061
【図７】
2008544726.tif 000062
【図８】
2008544726.tif 000063
【図９】
2008544726.tif 000064
【図１０】
2008544726.tif 000065
【図１１】
2008544726.tif 000066
【図１２】
2008544726.tif 000067
【図１３】
2008544726.tif 000068
【図１４】
2008544726.tif 000069
【図１５】
2008544726.tif 000070
【図１６】
2008544726.tif 000071
【図１７】
2008544726.tif 000072
【図１８】
2008544726.tif 000073
【図１９】
2008544726.tif 000074
【図２０】
2008544726.tif 000075
【図２１】
2008544726.tif 000076
【図２２】
2008544726.tif 000077
【図２３】
2008544726.tif 000078
【図２４】
2008544726.tif 000079
【図２５】
2008544726.tif 000080
【図２６】
2008544726.tif 000081
【図２７】
2008544726.tif 000082
【図２８】
2008544726.tif 000083
【国際調査報告】
2008544726.tif 000084
2008544726.tif 000085
2008544726.tif 000086
2008544726.tif 000087
2008544726.tif 000088
2008544726.tif 000089