(57)【要約】  関係付けられた信号処理の電子機器をもつ統合されたオーディオトランスデューサが開示される。ＭＥＭＳマイクロホンまたはスピーカのようなシリコン オーディオトランスデューサは、１つのパッケージにおいて、オーディオ処理の電子機器と統合されることができる。オーディオ処理の電子機器は、制御信号を使用して構成されることができる。オーディオ処理の電子機器は、単線の直列データインターフェースと単線の制御インターフェースとを与えることができる。オーディオトランスデューサは、関係付けられた処理の電子機器に統合されることができる。シリコンマイクロホンは、アナログ対ディジタルコンバータ（Analog to Digital Converter, ADC)と統合されることができる。ＡＤＣの出力は、単線の直列インターフェースであり得る。ＡＤＣは、単線の直列制御インターフェースを使用して、構成されることができる。スピーカは、ディジタル対アナログコンバータ(Digital to Analog Converter, DAC)と統合され得る。オーディオトランスデューサは、より複雑な処理電子機器とも統合されることもできる。利得、ダイナミックレンジ、およびフィルタ特性のようなオーディオ処理パラメータは、直列インターフェースを使用して構成され得る。【選択図】    図２Ｃ、図２Ｄ
2008510378.tif 000002
【特許請求の範囲】
【請求項１】
トランスデューサと、
１つ以上の機能を与えるように構成され、トランスデューサに連結されたトランスデューサの電子機器のダイであって、トランスデューサと同じパッケージ内に実装されるトランスデューサの電子機器のダイとを含むトランスデューサシステム。
【請求項２】
トランスデューサが、トランスデューサのダイ上に実装される半導体トランスデューサを含む請求項１記載のトランスデューサシステム。
【請求項３】
トランスデューサが、トランスデューサの電子機器のダイから分かれているシリコンダイ上にＭＥＭＳトランスデューサを含む請求項２記載のトランスデューサシステム。
【請求項４】
実装されたトランスデューサの電子機器のダイをもつ集積回路のキャリアをさらに含み、トランスデューサが、キャリア上に実装された半導体のダイを含む請求項１記載のトランスデューサシステム。
【請求項５】
トランスデューサの電子機器のダイおよび半導体のダイの少なくとも一方が、キャリアにワイヤボンドされている請求項４記載のトランスデューサシステム。
【請求項６】
トランスデューサの電子機器のダイおよび半導体のダイの少なくとも一方が、キャリアにフリップチップボンドされている請求項４記載のトランスデューサシステム。
【請求項７】
半導体のダイが、トランスデューサの電子機器のダイ上に積み重ね実装をされている請求項４記載のトランスデューサシステム。
【請求項８】
トランスデューサの電子機器のダイが、半導体のダイ上に積み重ね実装をされている請求項４記載のトランスデューサシステム。
【請求項９】
トランスデューサの電子機器のダイが、
トランスデューサからオーディオ信号を受信し、信号を増幅するように構成された増幅器と、
増幅器の出力信号をディジタル表現の信号に変換するように構成されたアナログ対ディジタルコンバータ（Analog to Digital Converter, ADC)とを含む請求項１記載のトランスデューサシステム。
【請求項１０】
ＡＤＣが、１ビットの直列データ出力を与えるようにも構成されている請求項９記載のトランスデューサシステム。
【請求項１１】
ＡＤＣの出力に連結されていて、ＡＤＣの出力データを処理し、１ビットの直列データの出力を与えるように構成されたディジタル信号プロセッサ(Digital Signal Processor, DSP)をさらに含む請求項９記載のトランスデューサシステム。
【請求項１２】
増幅器の利得を選択的に制御する制御信号を受信するように構成された制御入力をさらに含む請求項９記載のトランスデューサシステム。
【請求項１３】
ＡＤＣのダイナミックレンジを選択的に制御する制御信号を受信するように構成された制御入力をさらに含む請求項９記載のトランスデューサシステム。
【請求項１４】
集積回路のキャリアと、
少なくとも１つのトランスデューサをもち、キャリアに実装されたトランスデューサのダイと、
トランスデューサに連結されていて、キャリアに実装されたトランスデューサの電子機器のダイであって、トランスデューサの電子機器がディジタルトランスデューサのインターフェースを与えるように構成されているトランスデューサの電子機器のダイとを含むトランスデューサシステム。
【請求項１５】
トランスデューサが、マイクロホンを含む請求項１４記載のトランスデューサシステム。
【請求項１６】
トランスデューサが、スピーカを含む請求項１４記載のトランスデューサシステム。
【請求項１７】
ディジタルトランスデューサのインターフェースが、１ビットの直列データインターフェースを含む請求項１４記載のトランスデューサシステム。
【請求項１８】
ディジタルトランスデューサのインターフェースが、トランスデューサの電子機器のオーディオ利得を選択的に制御するように構成された直列制御信号を受信するように構成された１ビットの制御インターフェースを含む請求項１４記載のトランスデューサシステム。
【請求項１９】
トランスデューサの電子機器が、トランスデューサの出力信号をディジタル表現の信号に変換するように構成されたアナログ対ディジタルコンバータ（Analog to Digital Converter, ADC)を含み、ディジタルトランスデューサのインターフェースが、ＡＤＣのダイナミックレンジを選択的に制御するように構成された直列制御信号を受信するように構成された１ビットの制御インターフェースを含む請求項１４記載のトランスデューサシステム。
【請求項２０】
トランスデューサの電子機器が、ディジタル信号を、トランスデューサに連結されるアナログ信号に変換するように構成されたディジタル対アナログコンバータ(Digital to Analog, DAC)を含み、ディジタルトランスデューサのインターフェースが、ＤＡＣのダイナミックレンジを選択的に制御するように構成された直列制御信号を受信するように構成された１ビットの制御インターフェースを含む請求項１４記載のトランスデューサシステム。
【請求項２１】
集積回路のキャリアと、
少なくとも１つのトランスデューサをもち、キャリアに実装されたトランスデューサのダイと、
少なくとも１つのトランスデューサに連結されていて、キャリアに実装されたトランスデューサの電子機器をもつトランスデューサの電子機器のダイであって、トランスデューサの電子機器が、１ビットの直列データインターフェース、１ビットの直列制御インターフェース、およびクロック入力を含むディジタルトランスデューサのインターフェースを与えるように構成されている、トランスデューサの電子機器のダイとを含むトランスデューサシステム。
【請求項２２】
トランスデューサのダイが、トランスデューサの電子機器に連結された出力をもつ複数のマイクロホンを含む請求項２１記載のトランスデューサシステム。
【請求項２３】
トランスデューサのダイが、トランスデューサの電子機器に連結された入力をもつ複数のスピーカを含む請求項２１記載のトランスデューサシステム。
【請求項２４】
集積回路のキャリアと、
少なくとも１つのトランスデューサをもち、キャリアに実装されたトランスデューサのダイと、
トランスデューサの電子機器のダイであって、
１ビットの直列インターフェースを少なくとも１つのトランスデューサへ与える手段、
１ビットの制御の直列制御信号を受信する手段、および、
１ビットの制御信号に同期したクロック信号を受信する手段を含むトランスデューサの電子機器のダイとを含むトランスデューサシステム。
【請求項２５】
統合されたトランスデューサシステムを製造する方法であって、
少なくとも１つのトランスデューサをもつトランスデューサのダイを、集積回路のキャリアに実装することと、
トランスデューサの電子機器のダイをキャリアへ実装することであって、トランスデューサの電子機器がディジタルトランスデューサのインターフェースを与えるように構成されていることと、
トランスデューサの電子機器のアナログインターフェースをトランスデューサに連結することとを含む方法。
【請求項２６】
トランスデューサのダイを実装することが、トランスデューサのダイをキャリアへワイヤボンドすることを含む請求項２５記載の方法。
【請求項２７】
トランスデューサのダイを実装することが、トランスデューサのダイを、トランスデューサの電子機器のダイ上に積み重ね実装をすることを含む請求項２５記載の方法。
【請求項２８】
トランスデューサのダイを実装することが、トランスデューサのダイをキャリアへフリップチップ実装することを含む請求項２５記載の方法。
【発明の詳細な説明】
【背景技術】
【０００１】
一般消費者向け電子機器（consumer electronics）の分野は、製品内に組み込まれる特徴および機能性を高める努力をし続ける一方で、同時に、製品のサイズおよびコストを低
減する努力をしている。増加した複雑さおよび機能性を経験している一方で、同時に、低減したサイズおよびコストを経験している一般消費者向け製品の一例は、無線電話のような、携帯型通信デバイスである。
【０００２】
消費者は、無線電話設計が、追加の特徴を統合することを期待し続けている。しかしながら、消費者は、無線電話設計が、サイズおよび重量において減少し続けることも期待している。さらに加えて、消費者は特徴および機能を、その特徴および機能が、現在使用可能な電話のコストと競い合っているか、またはそれよりも低いコストの電話において使用可能でないならば、快く受け入れない。
【０００３】
例として、小型のハンドバックのサイズであった初期の無線電話は、一般に、ユーザディスプレイを含まず、呼を発信または受信する能力以外の多くのユーザ特徴（user feature）を含まず、最低限の音声品質しかもっていなかったかもしれない。現在使用可能な無線電話は、一般に、ユーザの手のひらにフィットすることができる。さらに加えて、現在使用可能な無線電話は、一般に、ビットマップ方式のカラーディスプレイと、多数のユーザ特徴、例えば、電子コンタクトリスト（electronic contact list）、計算器、ユーザが選択できる着信音、ゲーム、およびカメラを含む。さらに加えて、現在使用可能な無線電話は、一般に、初期の電話と比較して、より長い通話および待機時間をもち、非常に向上した通信品質を与えている。現在使用可能な電話は、データ通信および音声通信を与える能力をもち得る。さらに加えて、現在使用可能な電話は、一般に、初期の無線電話の当初の価格以下のコストである。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
技術的進歩は、対立しているように思われる設計目標の向上に、ある程度寄与してきた。より低コストで入手可能な、複雑さを増したプロセッサが、特徴を多く含む一般消費者向けデバイスの実施を可能にした。しかしながら、追加の特徴を与え、性能を向上し、一方でサイズおよびコストを低減する要求が存在し続けている。
【課題を解決するための手段】
【０００５】
関係付けられた信号処理の電子機器（signal processing electronics）をもつ統合されたオーディオトランスデューサが開示される。ＭＥＭＳマイクロホンまたはスピーカのような、シリコン オーディオ トランスデューサは、１つのパッケージにおいて、オーディオ処理の電子機器と統合されることができる。オーディオ処理の電子機器は、制御信号を使用して構成されることができる。オーディオ処理の電子機器は、単線の直列データインターフェースと単線の制御インターフェースとを与えることができる。オーディオトランスデューサは、関係付けられた処理電子機器と統合されることができる。シリコンのマイクロホンは、アナログ対ディジタルコンバータ(Analog to Digital Converter, ADC)と統合されることができる。ＡＤＣの出力は、単線の直列インターフェースであり得る。ＡＤＣは、単線の直列制御インターフェースを使用して、構成されることができる。スピーカは、ディジタル対アナログコンバータ(Digital to Analog Converter, DAC)と統合され得る。ＤＡＣは、単線の直列データ入力インターフェースと構成され、単線の制御インターフェースとも構成され得る。オーディオトランスデューサは、より複雑な処理電子機器と統合されることもできる。利得、ダイナミックレンジ、およびフィルタ特性のような、オーディオ処理パラメータは、直列インターフェースを使用して、構成され得る。
【０００６】
開示の１つの態様は、トランスデューサと、１つ以上の機能を与えるように構成されたトランスデューサの電子機器のダイとを含むトランスデューサシステムを含む。トランスデューサの電子機器のダイは、トランスデューサに連結され、トランスデューサと同じパッケージ内に実装される。
【０００７】
別の態様において、開示は、集積回路のキャリア（carrier）と、少なくとも１つのトランスデューサをもち、キャリアに実装されたトランスデューサのダイと、トランスデューサに連結され、キャリアに実装されたトランスデューサの電子機器のダイとを含むトランスデューサシステムを含む。トランスデューサの電子機器は、ディジタルのトランスデューサのインターフェースを与えるように構成されている。
【０００８】
さらに別の態様において、開示は、集積回路のキャリアと、少なくとも１つのトランスデューサをもち、キャリアに実装されたトランスデューサのダイと、トランスデューサに連結され、キャリアに実装されたトランスデューサの電子機器のダイとを含むトランスデューサシステムを含む。トランスデューサの電子機器は、１ビットの直列データインターフェース、１ビットの直列制御インターフェース、およびクロック入力を含むディジタルのトランスデューサのインターフェースを与えるように構成されている。
【発明を実施するための最良の形態】
【０００９】
開示の実施形態の特徴、目的、および長所は、別途記載される詳細な説明から、同じ要素が同じ参照番号をもつ図面と共に採用されるとき、より明らかになるであろう。
【００１０】
符号器(Coder)／復号器(Decoder)、すなわち、ＣＯＤＥＣの関連する部分と統合されたオーディオトランスデューサが開示される。符号器または復号器をもつ統合されたトランスデューサは、関係付けられた符号器または復号器の信号を、１つのパッケージ内のトランスデューサにインターフェースさせることによって、向上した性能を可能にする。トランスデューサと、関係付けられた符号器または復号器との統合、および符号器または復号器内で実施される特徴の種々の態様は、システムの性能を高める一方で、最小のサイズおよび最小のコストを維持できることが好都合である。
【００１１】
例えば、マイクロホンのような入力オーディオトランスデューサは、微小電気機械システム（Micro Electro Mechanical System, MEMS）のマイクロホンとして実施されることができる。ＭＥＭＳマイクロホンは、符号器と同じパッケージ内に実装されることができる。符号器は、ＭＥＭＳマイクロホンから信号を受信し、増幅するように構成された増幅器、アナログトランスデューサ信号をディジタル表現へ変換するアナログ対ディジタルコンバータ(ＡＤＣ)、および他の信号処理ブロックを含むことができる。
【００１２】
同様に、スピーカのような出力オーディオトランスデューサは、ＭＥＭＳスピーカとして実施されることができる。ＭＥＭＳスピーカは、復号器と同じパッケージ内に実装されることができる。復号器は、例えば、ベースバンド処理回路からディジタル信号を受信するように構成された信号処理ブロックを含むことができる。信号処理ブロックは、受信データを処理して、オーディオ出力のディジタル表現を生成するように構成されることができる。復号器は、オーディオ出力のディジタル表現を受信し、それらをアナログ表現へ変換するように構成されたディジタル対アナログコンバータ(ＤＡＣ)も含むことができる。ＤＡＣのアナログ出力は、増幅器に連結されることができ、増幅器は、アナログ信号を増幅し、ＭＥＭＳスピーカを駆動し得る。
【００１３】
図１は、従来技術のオーディオトランスデューサおよび電子プロセッサシステム100の機能ブロック図である。システム100は、マイクロホン110であり得る入力オーディオトランスデューサと、イヤホンスピーカのようなスピーカ120であり得る出力オーディオトランスデューサとを含む。マイクロホン110およびスピーカ120は、オーディオプロセッサ130とインターフェースしているアナログデバイスである。１つの実施形態において、オーディオプロセッサ130は、無線電話のベースバンドプロセッサ集積回路(Integrated Circuit, IC)であり得る。
【００１４】
オーディオプロセッサ130は、オーディオトランスデューサとインターフェースしているＣＯＤＥＣ140を含むことができる。ＣＯＤＥＣ140は、その名前が示唆しているように、オーディオ符号器および復号器の機能を行うように構成されることができる。ＣＯＤＥＣ140の符号器部分は、マイクロホン110からアナログオーディオ信号を受信するように構成されたアナログ入力増幅器152を含むことができる。入力増幅器152の出力は、ＡＤＣ154においてディジタル表現の信号に変換される。ＡＤＣ154の出力は、例えば、ディジタル信号プロセッサ(Digital Signal Processor, DSP)170に連結されることができ、ＤＳＰ170では、追加の信号処理が行われ得る。例えば、ＤＳＰ170は、遠隔の場所へ送信するために、入力信号を圧縮するか、またはそうでなければ、入力信号を符号化し得る。例えば、ＤＳＰ170は、雑音抑制、音声認識を行うか、あるいはＡ法またはμ法のオーディオ圧縮を行い得る。ＤＳＰ170は、ＣＯＤＥＣ140の符号器部分および復号器部分に共通であり得る。
【００１５】
ＣＯＤＥＣ140の復号器部分は、遠隔の位置(図示されていない)における遠隔のデバイス、サブシステム、または別のデバイスから信号を受信することができる。ＤＳＰ170は、遠隔の位置から受信した信号に対して動作し得る。ＤＳＰ170は、例えば、システム100によって出力されることを意図されている信号を逆圧縮することができる。逆圧縮された信号は、ＤＳＰ170からＤＡＣ164へ連結されることができ、ＤＡＣ164において、ディジタル信号表現はアナログ信号表現へ変換される。アナログ信号は、出力増幅器162に連結されることができ、出力増幅器162は、出力信号を増幅し、増幅された信号でスピーカ120を駆動するように構成されている。スピーカ120は、オーディオトランスデューサとして動作し、電気信号を可聴信号へ変換する。
【００１６】
マイクロホン110は、一般に、非常に低レベルのアナログ信号を生成するデバイスである。さらに加えて、マイクロホン110の出力は、オーディオプロセッサ130内のＣＯＤＥＣ140の入力へルーティングされる必要があり得る。低レベルのアナログ信号のマイクロホン110の信号は、信号品質を劣化する雑音に弱い。
【００１７】
同様に、スピーカ120は、出力増幅器162からアナログ信号を受信するアナログデバイスである。出力アナログ信号は、一般に、マイクロホン110からの入力信号よりも、相当により高いレベルである。しかしながら、出力アナログ信号は、雑音に弱いことがあり得る。スピーカ120は、アナログ信号に基づいて、オーディオ信号を生成するので、音声信号の品質は、雑音によって劣化され得る。
【００１８】
図２Ａは、電子機器をもつ統合されたオーディオトランスデューサをもつトランスデューサシステム200の実施形態の断面図である。トランスデューサシステム200は、トランスデューサの電子機器220aおよび220bと同じ半導体基板上に製造されたＭＥＭＳオーディオトランスデューサ210を含む。ＭＥＭＳオーディオトランスデューサ210は、例えば、マイクロホンであり得る。ＭＥＭＳオーディオトランスデューサ210は、ブリッジ電極214から分かれた振動板電極（diaphram electrode）212を含むことができる。トランスデューサの電子機器220aおよび220bは、ＭＥＭＳオーディオトランスデューサ210の周囲に製造されることができる。トランスデューサの電子機器220aおよび220bは、集積回路の１つ以上の層上に製造された電子機器を含むことができる。例えば、図１のＣＯＤＥＣ140は、ＭＥＭＳオーディオトランスデューサ210と同じ基板上に製造され得る。
【００１９】
図２Ｂは、図２Ａのトランスデューサシステム200の実施形態の上面図の機能図である。ＭＥＭＳオーディオトランスデューサ210は、集積回路のほぼ中心に製造されたマイクロホン（microphone, MIC）として示されている。トランスデューサの電子機器220は、ＭＥＭＳオーディオトランスデューサ210を取り囲んで、基板の部分の上に製造されているように示されている。
【００２０】
図２Ｂの統合されたＭＥＭＳオーディオトランスデューサシステム200は、オーディオトランスデューサシステムの物理的なサイズを低減することができる。さらに加えて、統合されたシステムは、トランスデューサとトランスデューサの電子機器との間のアナログ通信リンクを相当に制限することによって、オーディオトランスデューサシステムの性能を向上することができる。しかしながら、図２Ｂの統合されたオーディオトランスデューサシステム200の実施形態は、システムのコストをほとんど低減しない。実際は、図２Ｂに例示されている実施形態は、従来のトランスデューサシステムよりも、より大きなコストがかかり得る。
【００２１】
ＭＥＭＳトランスデューサ210は、最少数の組立てプロセスステップを使用して、シリコン基板上に製造されることができるが、ＭＥＭＳトランスデューサ210によって費やされる基板領域は、全ダイ領域の大部分を構成し得る。さらに加えて、ダイは、トランスデューサの電子機器220を製造するために、多数のプロセスステップを受ける必要があり得る。例えば、トランスデューサの電子機器220を生成するために、多数の絶縁体層、金属層、およびイオン注入された層が、基板上に組み立てられる必要があり得る。
【００２２】
一般に、集積回路の製造会社（integrated circuit foundry）は、プロセスの複雑さとダイのサイズとに基づいて、組み立てコストの価格を決める。図２Ｂのトランスデューサシステム200において使用されるプロセスの複雑さは、主として、トランスデューサの電子機器220によって決まる。しかしながら、ダイのサイズは、主として、ＭＥＭＳトランスデューサ210のサイズによって決まる。したがって、ＭＥＭＳトランスデューサ210は、比較的に少ない単純なプロセスステップを使用するが、ダイ上にトランスデューサを製造するコストは、より複雑なトランスデューサの電子機器220を製造するコストと同等である。したがって、図２Ｂの実施形態を使用して、電子機器の基板上にトランスデューサを統合することは、ダイのコストの大きく増すことになり得る。
【００２３】
図２Ｃは、１つのパッケージの多数のダイの統合されたトランスデューサシステム200の実施形態の正面図の機能図である。図２Ｃの実施形態において、トランスデューサ210とトランスデューサの電子機器220とは、別々のダイ上に製造される。次に、別々のダイは、例えば、ダイを１つのキャリア230上に実装することによって、１つのパッケージ上へ統合される。キャリアは、パッケージ表面、支持体、または基板であって、その上に、トランスデューサの電子機器220のダイのようなダイを実装することができるものを表わす。
【００２４】
図２Ｃの実施形態において、トランスデューサの電子機器220をもつダイは、キャリア230に結合（bond）される。１本以上のワイヤボンド（wire bond）222が、トランスデューサの電子機器220を、キャリア230上の接続部に接続することができる。ＭＥＭＳマイクロホンのようなＭＥＭＳトランスデューサであり得るトランスデューサ210のダイは、結合されるか、またはさもなければ、トランスデューサの電子機器220のダイ上に実装されることができる。１本以上のワイヤボンド212または相互接続（interconnection）が、トランスデューサ210とトランスデューサの電子機器220との間で信号を連結するのに使用されることができる。次に、積み重ねられた構造が、１つのパッケージ内にカプセル化されることができる。パッケージは、開口部または何か他の構造を含み、音波がパッケージの外部からトランスデューサへ連結するのを可能にし得る。
【００２５】
積み重ねられたトランスデューサシステム200は、従来のトランスデューサシステムと比較して、多くの長所を与える。トランスデューサの電子機器220のダイのサイズは、ダイ内に含まれている電子機器の量に相応する。同様に、トランスデューサ210のダイは、トランスデューサに適切なサイズにされる。したがって、比較的に単純であるが、大きいトランスデューサを製造するのに使用されるダイ領域に対して、割増料金は課されない。一つには、トランスデューサ210とトランスデューサの電子機器220とを積み重ねるという理由で、積み重ねられたトランスデューサシステム200は、より小さいダイのフットプリント（footprint）をもつこともできる。より小さいダイのフットプリントは、より小さいパッケージサイズを可能にすることができ、これは、トランスデューサシステム200の総コストの低減にも寄与することができる。
【００２６】
ＭＥＭＳトランスデューサを製造する単位面積のコストは、トランスデューサの電子機器220のダイを製造する単位面積のコストよりも、より少ないかもしれない。したがって、２つのダイを製造する総コストは、トランスデューサと電子機器とを一体にした１つのダイを製造するコストよりも、より少ないかもしれない。ＭＥＭＳトランスデューサのダイを製造するコストは、トランスデューサの電子機器220と比較して、廉価であるので、ある程度、コストを節減することができる。
【００２７】
さらに加えて、統合されたトランスデューサシステム200の生産に使用されるダイを試験し、その結果、好適であることが分かったダイをプロセスにおいて使用し、それによって、パッケージ化されたトランスデューサシステム200が非機能的になる確率を相当に低減することができる。
【００２８】
図２Ｄは、１つのパッケージの多数のダイの統合されたトランスデューサシステム200の別の実施形態の正面図の機能図である。図２Ｄの実施形態において、トランスデューサ210およびトランスデューサの電子機器220は、別々のダイ上に製造され、ダイを１つのキャリア230上に並べて実装することによって、１つのパッケージ上に統合される。次に、２つのダイが、１つのパッケージにおいてカプセル化され、統合されたトランスデューサシステム200を与えることができる。
【００２９】
トランスデューサの電子機器220のダイは、キャリアに実装されることができ、１本以上のボンドワイヤ222または接続が、ダイへ、およびダイからの信号を、キャリア230へ連結するのに使用されることができる。同様に、トランスデューサ210のダイは、キャリア230に実装されることができ、１本以上のボンドワイヤ212が、トランスデューサ210のダイからの信号を、キャリア230へ連結し得る。さらに加えて、またはその代わりに、１本以上のボンドワイヤ214または何か他の形式の相互接続が、キャリア230上の信号経路を横断することなく、トランスデューサ210からの信号を、トランスデューサの電子機器220のダイへ連結するのに使用されることができる。
【００３０】
図２Ｅは、１つのパッケージの多数のダイの統合されたトランスデューサシステム200のさらに別の実施形態の正面図の機能図である。図２Ｅの実施形態において、トランスデューサの電子機器220のダイおよびトランスデューサ210のダイは、キャリア230上にフリップチップ実装されている。次に、フリップチップ実装されたダイは、１つのパッケージ内にカプセル化される。キャリア上の１つ以上のトレース、経路、または相互接続が、ダイ間で信号を連結するのに使用されることができる。フリップチップ実装方法は、多数のワイヤボンドを行う必要なしに、ダイがキャリア230に実装されることを可能にする。
【００３１】
もちろん、他の統合の実施形態または上述の実施形態の組合せが可能である。例えば、第１のダイが、キャリア230にワイヤボンドされ、第２のダイが、キャリア230にフリップチップ実装されてもよい。さらに加えて、図２Ｃないし２Ｅの実施形態には、１つのトランスデューサの電子機器220のダイが開示されているが、トランスデューサの電子機器220は、１つ以上のダイとして実施され得る。同様に、図２Ｃないし２Ｅの実施形態には、１つのキャリア230が開示されているが、キャリアは、１つ以上のキャリアを含むことができる。さらに加えて、ダイが積み重ねられる順番を、図２Ｃに示されているものから変更することができる。例えば、トランスデューサ210のダイが、キャリア230に結合され、トランスデューサの電子機器220のダイが、トランスデューサ210のダイの上に積み重ねられてもよい。
【００３２】
図２Ｆは、トランスデューサのパッケージ250が、電子機器のパッケージ242上に実装される別の実施形態である。図２Ｆの実施形態は、パッケージの上にパッケージを重ねる（package-on-package）実装構成である。トランスデューサのパッケージ250は、例えば、ＭＥＭＳトランスデューサを含むか、または従来のトランスデューサであり得る。
【００３３】
さらに別の実施形態において、トランスデューサは、ＭＥＭＳトランスデューサに制限されない。例えば、トランスデューサは、従来のスタイルのトランスデューサであってもよく、トランスデューサの電子機器のダイが、トランスデューサのパッケージングに実装されて、その中にカプセル化されてもよい。しかしながら、シリコンのマイクロホンは、従来のエレクトレットマイクロホンよりも、より少ない長期間のドリフトをもち得るので、ＭＥＭＳマイクロホンのようなシリコンのマイクロホンの使用が好都合であり得る。
【００３４】
図３は、オーディオトランスデューサおよび電子プロセッサシステム300の１つの実施形態の機能ブロック図である。統合されたトランスデューサシステム310および320は、単純化されたオーディオプロセッサ330に連結されている。
【００３５】
入力トランスデューサシステム310は、例えば、図２Ａないし２Ｅの実施形態に示されているような、１つのパッケージ内に統合されたマイクロホン312および増幅器314を含むことができる。マイクロホン312は、電子信号を増幅器314に連結することができ、増幅器314において、電子信号は、オーディオプロセッサに伝達される前に、増幅される。トランスデューサ312と統合された増幅器314においてオーディオ信号を増幅すると、その信号がオーディオプロセッサ330に連結される前に、より高い振幅のオーディオ信号を生成する。低レベルのトランスデューサの出力を増幅器314の入力に連結する最短経路と結び付けられたより高いオーディオレベルは、雑音に対する信号の弱さ（sensitivity）を軽減させる。
【００３６】
同様に、出力トランスデューサシステム320は、スピーカ322のような出力トランスデューサと統合された増幅器324を含むことができる。増幅器324は、オーディオプロセッサ330からの出力オーディオ信号を受信し、信号を統合されたスピーカ322に直接に与えることができる。１つの実施形態において、増幅器は、フィルタのないＤ級増幅器であり、ＰＷＭインターフェースまたは何か他のタイプのディジタルインターフェースで駆動される増幅器の入力であり得る。
【００３７】
システム300の残りは、図１に示されているシステムに類似している。オーディオプロセッサ330内のＣＯＤＥＣ340は、入力および出力トランスデューサシステム310および320とインターフェースしている。しかしながら、その他の機能がトランスデューサシステム310および320において統合されているために、ＣＯＤＥＣ340は単純化され得る。ＣＯＤＥＣ340は、入力トランスデューサシステム310から増幅された信号を受信するように構成された入力ＡＤＣ354を含むことができる。ＡＤＣ354の出力は、さらに処理するために、ＤＳＰ370に連結されることができる。さらに加えて、ＤＳＰ370は、出力信号をＤＡＣ364に連結することができる。ＤＡＣ364は、ディジタル表現の信号をアナログ表現に変換し、信号を出力トランスデューサシステム320へ連結することができる。
【００３８】
図４は、オーディオトランスデューサおよび電子プロセッサシステム400の別の実施形態の機能ブロック図を示している。図４のシステム400の実施形態において、その他の機能は、入力および出力トランスデューサシステム410および420において統合されている。さらに加えて、その他の機能は、トランスデューサシステムの雑音に対する弱さを軽減するのを助けることができる。
【００３９】
入力トランスデューサシステム410は、１つのパッケージ内に統合されたマイクロホン412、増幅器414、およびＡＤＣ416を含むことができる。図３に記載されている実施形態におけるように、マイクロホン412は、オーディオ信号を受信し、対応する電気出力信号を生成することができる。信号は、マイクロホン412と同じパッケージに実装された増幅器414に連結されることができる。増幅器414は、信号を増幅し、増幅されたアナログ信号を、統合されているＡＤＣ416に連結する。したがって、オーディオ信号は、トランスデューサを収容しているパッケージと同じパッケージにおいて、ディジタル表現に変換されることができる。次に、入力トランスデューサシステム410からのディジタル出力は、オーディオプロセッサ430上のディジタル信号入力に連結されることができる。入力トランスデューサシステム410においてディジタル信号を生成することは、アナログ信号よりも、雑音により強い（insensitive）信号を生成する。
【００４０】
１つの実施形態において、入力トランスデューサシステム410の出力は、１ビットの直列出力であり得る。直列データは、例えば、オーバーサンプリングされた雑音の形をしたデータか、またはベースバンドのパルス符号変調された(Pulse Code Modulated, PCM)データであり得る。直列データは、雑音がある状態で比較的に強く（robust）、アナログ信号と同じように、雑音によって影響されることはない。
【００４１】
出力トランスデューサシステム420は、ＤＡＣ426、増幅器424、およびスピーカ422を含むことができる。ＤＡＣ426は、ディジタル オーディオ ストリームを受信し、それをアナログ信号表現に変換するように構成されることができる。１つの実施形態において、ＤＡＣ426は、ディジタル化された入力オーディオ信号を伝達するのに使用されているものと同じフォーマットであり得る１ビットの直列データストリームを受信するように構成されている。統合された出力トランスデューサシステム420においてディジタル入力を使用することは、非常に低レベルの信号がトランスデューサシステム420へ送信されることを可能にし、一方で、同時に、好適な雑音に対する強さ（insensitivity）を実施することを可能にする。ＤＡＣ426のアナログ出力は、増幅器424に連結され、増幅器424から、スピーカ422のような出力トランスデューサに連結されることができる。
【００４２】
増加した複雑さがトランスデューサシステム410および420において実施されているために、ＣＯＤＥＣ440、したがって、オーディオプロセッサ430は単純化され得る。入力トランスデューサシステム410は、符号器機能の幾つかを含み、出力トランスデューサシステム420は、復号器機能の幾つかを含む。ＣＯＤＥＣ440は、ＤＳＰ470を含み、ＤＳＰ470は、トランスデューサシステム410および420のディジタルインターフェースと通信する。
【００４３】
図５は、図４の入力トランスデューサシステムのようなオーディオ トランスデューサ システム410の実施形態の機能ブロック図である。トランスデューサシステム410の実施形態は、マイクロホン512をもつトランスデューサのダイ510を含んでいる。既に記載したように、トランスデューサのダイ510は、その上に製造されたＭＥＭＳマイクロホン512をもつシリコンダイであり得る。
【００４４】
トランスデューサシステム410は、トランスデューサの電子機器のダイ520も含むことができる。幾つかの実施形態において、トランスデューサのダイ510およびトランスデューサの電子機器のダイ520は、同じ半導体のダイであり得る。別の実施形態において、トランスデューサのダイ510およびトランスデューサの電子機器のダイ520は、１つのパッケージ内の別々のダイであり得る。種々のパッケージングの実施形態は、図２Ａないし２Ｅに関連して示され、記載されている。
【００４５】
トランスデューサの電子機器のダイ520は、幾つかの、または全ての符号器機能を含むことができる。図５に示されている実施形態において、トランスデューサの電子機器のダイ520は、マイクロホン512から電気信号を受信するように構成された増幅器522を含んでいる。増幅器522の出力は、ＡＤＣ524の入力に連結される。
【００４６】
ＡＤＣ524は、増幅器522のアナログ出力をディジタル表現に変換する。ＡＤＣ524は、例えば、アナログ信号を１ビットの直列データストリームへ変換することができる。ＡＤＣ524によって生成された出力データストリームは、所定の通信プロトコルにしたがって、アナログデータを表現することができる。データプロトコルは、標準化されたデータプロトコルであるか、または専用プロトコルであり得る。標準化されたデータプロトコルは、Ｉ２Ｓ直列データ通信プロトコルを含むことができる。
【００４７】
トランスデューサの電子機器のダイ520は、オーディオプロセッサ、ベースバンドプロセッサ、またはＤＳＰのような外部の源から、構成およびクロック信号を受け取るように構成された１つ以上の制御（control, Ctl）およびクロック（clock, Clk）入力も含むことができる。１つの実施形態において、トランスデューサの電子機器のダイ520は、ＡＤＣ524へのクロック信号を受け取るように構成されたクロック入力を含む。クロック信号は、例えば、信号変換とＡＤＣ524からのデータ出力とを同期させるために使用され得る。別の実施形態において、トランスデューサの電子機器のダイ520は、２つの別個のクロック入力を含むことができる。第１のクロック入力は、データ出力をクロック制御するのに使用されることができ、第２のクロック入力は、制御データをクロック制御するのに使用されることができる。したがって、制御データの速度およびタイミングは、出力データの速度およびタイミングと同期させられるか、または無関係であり得る。
【００４８】
トランスデューサの電子機器のダイ520は、１つ以上の制御インターフェース入力も含むことができる。制御インターフェース入力は、例えば、トランスデューサの電子機器の１つ以上の構成可能なパラメータを構成するのに使用されることができる。構成可能なパラメータは、増幅器またはＡＤＣの利得、ＡＤＣのダイナミックレンジ、ＡＤＣの基準電圧、およびフィルタ特性を含むことができるが、これらに制限されない。
【００４９】
１つの実施形態において、制御インターフェースは、１ビットの直列制御インターフェースであり得る。直列制御インターフェースは、レジスタ526に連結され、レジスタ526は、直列制御データを、デバイスの制御入力のビット幅に対応するビット幅をもつ並列データに変換するのに使用されることができる。例えば、レジスタ526は、直列利得制御値を、増幅器522に与えられる並列の８ビットの利得値に変換するのに使用されることができる。種々の構成可能なパラメータは、異なるビット幅をもつことができる。幾つかの制御値は、１ビットの値であり、一方で、他のものは、多数のビットの幅であり得る。したがって、トランスデューサシステム410は、ちょうど５つの外部接続をもち得る。ピンは、アクティブな電子機器のための電力ピンおよび接地ピン、１ビットの直列データピン、１ビットの直列制御ピン、およびデータがトランスデューサシステム410からクロック出力（clock out）速度か、または制御データがトランスデューサシステム410へクロック入力(clock in)速度を制御するクロック入力を含むことができる。
【００５０】
トランスデューサシステム410は、トランスデューサの電子機器のダイ520内に単一端接続をもつように示されているが、種々の素子間の接続の幾つかまたは全ては、差動接続であり得る。例えば、マイクロホン512から増幅器522の入力への外部インターフェースは、単一端接続であり得る。増幅器522の出力とＡＤＣ524との間の接続は、差動接続であり得る。他の実施形態において、トランスデューサの電子機器のダイ410は、単一端接続と差動接続との組合せを実施することができる。
【００５１】
トランスデューサシステム410の別の実施形態は、同じパッケージ内で統合された複数のマイクロホン512を含み得る。マイクロホンは、実質的に平行の軸に沿って整列させられるか、または実質的に異なる軸に沿って整列させられ得る。例えば、第１のマイクロホンは、第１の軸に沿って整列させられ、第２の軸は、第１のマイクロホンの軸に実質的に垂直な軸に沿って整列させられ得る。多数のマイクロホンが、特定の特性を与える配列で配置されることができる。
【００５２】
１つの実施形態において、２本以上のマイクロホンが異なる軸に沿って整列させられて、ステレオ入力またはマルチチャネル入力を与えることができる。マルチチャネル入力を与えるように構成された２本以上のマイクロホンは、例えば、音声認識のような応用において使用される向上した信号対雑音比を与えることによって、好都合であり得る。多数のマイクロホンを使用するマルチチャネル入力は、向上した音声品質も与えることができる。
【００５３】
複数のマイクロホンは、各々が、対応するトランスデューサの電子機器をもつか、または幾つかの、または全てのトランスデューサの電子機器の素子を共有し得る。例えば、２本のマイクロホンは、各々が、対応する増幅器と構成されることができる。しかしながら、両者の増幅器は、同じＡＤＣに連結されることができる。マルチプレクサは、２つの増幅器の出力を１つのＡＤＣの入力に連結することができるか、または多数の入力をもつＡＤＣが、増幅されたトランスデューサ信号を変換するのに使用されることができる。ＡＤＣは、例えば、１ビットのデータライン上で時間多重化されるやり方でディジタル表現を与えることができる。
【００５４】
同様に、トランスデューサシステムは、１つの制御ライン入力を使用して、マイクロホンのような２つ以上のトランスデューサのパラメータを制御し得る。利得およびダイナミックレンジは、１つのパッケージ上の全トランスデューサに対して、個別に設定されても、または一括して設定されてもよい。
【００５５】
出力トランスデューサシステムは、例えば、３Ｄ効果のような処理効果をもつステレオ出力またはオーディオ出力を与える配列で配置された多数のスピーカを組み込み得る。スピーカに使用される増幅器は、例えば、Ｄ級タイプの増幅器であり得る。
【００５６】
もちろん、トランスデューサの電子機器は、増幅器およびディジタルコンバータに制限されない。図６は、直列制御およびデータをもつ別の統合されたトランスデューサシステム410の実施形態の機能ブロック図である。統合されたトランスデューサシステム410は、例えば、トランスデューサのダイ610上に製造されたマイクロホン612を含む。マイクロホン612は、図５に示されているトランスデューサの電子機器のダイ520において実装されているものよりも、符号器のより大きい部分を実装するように構成されたトランスデューサの電子機器のダイ620とインターフェースすることができる。
【００５７】
マイクロホン612は、ＡＤＣ624の入力を駆動する増幅器622とインターフェースしている。ここまでは、トランスデューサシステム410は、図５に示されているシステムと同じであり得る。しかしながら、図６のトランスデューサシステム410は、ＡＤＣ624の出力において実装されるＤＳＰ628をさらに含む。ＤＳＰは、オーディオプロセッサ内のＣＯＤＥＣにおいて行われるＤＳＰ機能の幾つかまたは全てを与えることができる。例えば、ＤＳＰ628は、オーディオまたは音声の拡張、風の除去、または自動レベル制御のような、局部的なＤＳＰ機能を行うように構成されることができる。トランスデューサシステム410において実装されるＤＳＰ628をもつことは、関係付けられたオーディオプロセッサの要求される処理を楽にすることもできる。
【００５８】
ＤＳＰ628の出力は、１ビットの直列ディジタル出力であり得る。１つのビットの直列出力の使用は、トランスデューサシステムとインターフェースするのに要求されるピンの数を最小化する。
【００５９】
図５のトランスデューサシステム410の場合のように、図６に示されているトランスデューサシステム410は、直列制御ラインをレジスタ626に連結することができ、レジスタ626は、直列制御データを、制御入力のビット幅に対応するビット幅をもつ並列データに変換するのに使用されることができる。
【００６０】
さらに加えて、トランスデューサの電子機器のダイ620は、１つ以上のクロックを実装することができる。例えば、トランスデューサの電子機器のダイ620は、１つのクロック入力を実装し、データおよび制御の両者のインターフェースのための１つのクロックを構成し得る。別の実施形態では、トランスデューサの電子機器のダイ620は、２つのクロックを実装し、一方は、データインターフェースをクロック制御するように構成され、他方は、制御インターフェースをクロック制御するように構成され得る。
【００６１】
図７は、統合されたトランスデューサシステム410の別の実施形態の機能ブロック図である。図７の統合されたトランスデューサシステム410の実施形態は、図５に示されているシステムに類似しており、マルチプレクサ(multiplexer, MUX)710、第２のプログラム可能な利得増幅器712、および外部信号入力（external signal input, In）が加えられている。統合されたトランスデューサシステム410は、例えば、トランスデューサのダイ610上に製造されたマイクロホン612を含んでいる。
【００６２】
マイクロホン612は、トランスデューサの電子機器のダイ720とインターフェースしている。トランスデューサの電子機器のダイ720は、マルチプレクサ710の第１の入力を駆動する第１のプログラム可能な利得増幅器622を含んでいる。マルチプレクサの第２の入力は、トランスデューサの電子機器のダイ720上の外部入力に連結されている。外部入力は、例えば、外部のマイクロホンをシステム410へインターフェースさせるのに使用されることができる。外部入力は、単一端入力として示されているが、差動入力としても実装されることができる。一般に、外部入力に与えられる信号は、例えば、外部のマイクロホンからの、帯域制限された信号である。外部マイクロホンは、例えば、車のアダプターキットの一部であるマイクロホンか、またはヘッドセットの一部であるマイクロホンであり得る。外部入力は、システム410によって処理されることができるアナログ信号を出力する源に連結されることができる。例えば、外部の源は、ＦＭラジオチップ、オーディオプロセッサまたは復号器、あるいはカーキットであり得る。
【００６３】
マルチプレクサ710は、例えば、内部増幅器622の出力と外部入力とを切り換えるように構成されたアナログマルチプレクサであり得る。マルチプレクサ710の出力は、第２のプログラム可能な利得増幅器712の入力に連結される。第２のプログラム可能な利得増幅器の出力は、ＡＤＣ624の入力に連結される。ＡＤＣ624の出力は、トランスデューサの電子機器のダイ720の出力インターフェースに連結された直列出力であり得る。
【００６４】
トランスデューサの電子機器のダイ720は、直列制御入力も含むことができる。制御入力は、レジスタ730に連結され、レジスタ730の内容は、例えば、トランスデューサの電子機器の１つ以上の構成可能なパラメータを構成するのに使用されることができる。構成可能なパラメータは、例えば、増幅器622の利得、ＡＤＣ624の利得、ＡＤＣ624のダイナミックレンジ、ＡＤＣ624の基準電圧、およびマルチプレクサ710の選択項目の任意の組合せを含むことができる。
【００６５】
他の統合されたトランスデューサシステム410の実施形態の場合のように、クロックは、出力データおよび制御データに対して動作する１つのクロックとして構成され得るか、またはデータのための第１のクロックと制御データのための第２のクロックとをもつ２つのクロックの実施形態のような、多数のクロックであり得る。さらに加えて、トランスデューサの電子機器のダイ720は、単一端接続または差動相互接続のような、種々の素子間の１つ以上の相互接続を実装することができる。
【００６６】
図８は、統合されたトランスデューサシステム800の別の実施形態の機能ブロック図である。これまでの実施形態におけるように、統合されたトランスデューサシステム800は、トランスデューサの電子機器のダイ860に連結されたトランスデューサのダイ810を含んでいる。
【００６７】
トランスデューサのダイ810は、多数のトランスデューサ812aおよび812bを含むことができる。図８の統合されたトランスデューサシステム800は、ステレオ入力のために構成されることができる。トランスデューサのダイ810は、左チャネル入力のトランスデューサであるように構成された第１のトランスデューサ812aを含むことができる。トランスデューサのダイ810は、右チャネル入力のトランスデューサであるように構成された第２のトランスデューサ812bも含むことができる。
【００６８】
第１および第２のトランスデューサ812a、812bのそれぞれの出力は、トランスデューサの電子機器のダイ860の左および右チャネル入力に連結されることができる。第１のトランスデューサ812aの出力は、トランスデューサの電子機器のダイ860上の第１の信号経路に連結されることができる。第１の信号経路は、第１のプログラム可能な利得増幅器820aの入力において始まることができる。第１のプログラム可能な利得増幅器820aの出力は、第１のマルチプレクサ830aに連結されることができる。第１のマルチプレクサ830aは、第１のプログラム可能な利得増幅器820aの出力か、または外部左チャネルのアナログ入力（external left channel analog input, In L）の信号かを選択するように構成されたアナログマルチプレクサであり得る。第１のマルチプレクサ830aの出力は、第２のプログラム可能な利得増幅器832aに連結されることができ、第２のプログラム可能な利得増幅器832aの出力は、第１のＡＤＣ840aに連結されることができ、第１のＡＤＣ840aは、アナログ信号をディジタル信号に変換し、その信号を、第１の信号出力上で直列データストリームとして出力するように構成されている。
【００６９】
トランスデューサの電子機器のダイ860上の第２の信号経路は、実質的に、第１の信号経路の複製として構成されることができる。第２のトランスデューサ812bは、第３のプログラム可能な利得増幅器820bの入力に連結されている。第３のプログラム可能な利得増幅器820bの出力は、第２のマルチプレクサ830bの第１の入力に連結されている。第２のマルチプレクサ830bは、第３のプログラム可能な利得増幅器820bの出力か、または外部右チャネルのアナログ入力（external right channel analog input, In R）の信号かを選択するように構成されたアナログマルチプレクサであり得る。第２のマルチプレクサ830bの出力は、第４のプログラム可能な利得増幅器832bに連結されることができ、第４のプログラム可能な利得増幅器832bの出力は、第２のＡＤＣ840bに連結されることができ、第２のＡＤＣ840bは、アナログ信号をディジタル信号に変換し、その信号を、第２の信号出力上で直列データストリームとして出力するように構成されている。
【００７０】
出力マルチプレクサ852は、個別の左および右チャネルの出力に加えて、またはその代わりに使用されることができる。第１のＡＤＣ840aの出力は、出力マルチプレクサ852の第１の入力に連結されることができる。第２のＡＤＣ840bの出力は、出力マルチプレクサ852の第２の入力に連結されることができる。出力マルチプレクサ852の出力は、多重化されたデータ出力に連結されることができる。１つの実施形態において、出力マルチプレクサ852は、連続のクロックにおいて左および右チャネルのデータ出力を交互にするように構成され得る。別の実施形態において、出力マルチプレクサ852は、クロックパルスの異なるエッジ上で左チャネルおよび右チャネルのデータをクロック制御するように構成されることができる。例えば、左チャネルのデータは、クロック信号の立ち上がり端において、出力マルチプレクサ852からクロック出力され、右チャネルのデータは、クロック信号の立ち下がり端において、出力マルチプレクサ852からクロック出力され得る。
【００７１】
図８に示されている実施形態では、独立した左チャネルおよび右チャネルの出力に加えて、出力マルチプレクサ852が実装されている。別の実施形態では、出力マルチプレクサ852、および関係付けられた多重化されたデータ出力を省いてもよい。さらに別の実施形態では、独立した左および右チャネルの出力を省くことができ、多重化されたデータ出力が単独の出力ポートであってもよい。
【００７２】
１つの直列制御入力は、制御データを受け取り、制御データを、レジスタ850の適切な位置へ連結するように構成されることができる。レジスタ850の内容は、第１および第２の信号経路の両者の種々の構成可能なパラメータを構成することができる。レジスタ850は、第1および第２の信号経路の両者に共通の１つ以上の位置を含むことができる。さらに加えて、レジスタ850は、第２の信号経路とは無関係の第１の信号経路を構成する１つ以上の位置を含むことができる。
【００７３】
図８の統合されたトランスデューサシステム800の実施形態は、独立した第１および第２の信号経路を含んでいるが、別の実施形態は、１つ以上の構成要素を共有する多数の信号経路を含み得る。例えば、別の実施形態は、多数の信号経路間で時間多重化されるＡＤＣを含むことができる。さらに別の実施形態では、マルチプレクサは、内部信号か、または外部信号かを、対として選択するように構成され得る。共有信号要素をもつさらに別の実施形態が考えられ得る。
【００７４】
他の統合されたトランスデューサシステムの実施形態の場合のように、クロックは、出力データおよび制御データに対して動作する１つのクロックとして構成されても、またはデータのための第１のクロックと制御データのための第２のクロックとをもつ２つのクロックの実施形態のような、多数のクロックであってもよい。左および右チャネルの入力は、単一端であっても、差動であってもよい。さらに加えて、トランスデューサの電子機器のダイ860は、種々の素子間の１つ以上の相互接続を、単一端として実施しても、または差動相互接続として実装してもよい。
【００７５】
図９は、出力トランスデューサシステムとして構成された、統合されたトランスデューサシステム900の別の実施形態である。統合されたトランスデューサシステム900は、通常はＣＯＤＥＣ内に統合されている復号器機能の一部を与えるように構成されたトランスデューサの電子機器のダイ920を含んでいる。トランスデューサの電子機器のダイ920の出力は、出力トランスデューサをもつトランスデューサのダイ910に連結され、出力トランスデューサは、例えば、シリコンスピーカ912であり得る。
【００７６】
トランスデューサの電子機器のダイ920は、直列ディジタルオーディオストリームを受信するように構成された単線の直列入力を含むことができる。直列入力は、直列データストリームをアナログ表現に変換するように構成されたＤＡＣ930に連結されることができる。ＤＡＣ930の出力は、デマルチプレクサ（demultiplexer, Demux）940の入力に連結されることができ、デマルチプレクサ940は、制御値に基づいて、信号を２つの信号出力の一方へ選択的にルーティングするように構成されている。
【００７７】
デマルチプレクサ940の第１の出力は、第１のプログラム可能な利得増幅器952に連結されることができる。第１のプログラム可能な利得増幅器952の出力は、外部信号出力(external signal output, Out)に連結されることができる。外部信号出力は、信号を、例えば、カーキット、ヘッドセットスピーカ、オーディオビジュアル受信機、オーディオプロセッサ、オーディオ符号器、または何か他の外部デバイスに連結するために使用されることができる。デマルチプレクサ940の第２の出力は、第２のプログラム可能な利得増幅器954に連結されることができる。第２のプログラム可能な利得増幅器954の出力は、シリコンスピーカ912に連結されることができる。
【００７８】
単線の直列制御入力は、レジスタ960に連結されることができる。レジスタ960の内容は、例えば、トランスデューサの電子機器の１つ以上の構成可能なパラメータを構成するのに使用されることができる。１つ以上のクロック入力は、１つ以上のクロックとインターフェースするように構成されることができる。既に記載したように、１つのクロックが、データと制御データとの両者に使用されることができる。別の実施形態では、別々のクロックが、入力データと制御データとに使用されることができる。トランスデューサの電子機器のダイ920は、１つ以上の単一端相互接続か、または１つ以上の差動接続と共に構成されることができる。例えば、外部出力は、差動出力であり得る。
【００７９】
図１０は、出力トランスデューサシステムとして構成された、統合されたトランスデューサシステム1000の別の実施形態の機能ブロック図である。図１０に示されている実施形態は、図８に示されている入力トランスデューサシステムに対する、機能の補完的な役割をするものである。トランスデューサの電子機器のダイ1020は、ステレオ出力トランスデューサをもつトランスデューサのダイ1010に連結されている。
【００８０】
トランスデューサの電子機器のダイ1020は、個別の左および右チャネルのデータ入力を含み、各々は、単線の直列入力であり得る。左チャネル直列データ入力（left channel serial data input, Data L）は、第１のＤＡＣ1030aの入力に連結されることができる。同様に、右チャネルの直列データ入力（right channel serial data input, Data R）は、第２のＤＡＣ1030bの入力に連結されることができる。
【００８１】
トランスデューサの電子機器のダイ1020は、別々の左および右チャネルの直列データ入力に加えて、またはその代わりに、１本の多重化されたデータラインを備えることができる。多重化されたデータは、入力データデマルチプレクサ（demultiplexer, Demux）1032の入力に連結されることができる。入力データデマルチプレクサ1032は、クロック信号に基づいて、直列の多重化されたデータを、適切なＤＡＣ、1030aまたは1030bへルーティングするように構成されることができる。例えば、入力データデマルチプレクサ1032は、クロック信号の立ち上がり端において、入力データを第１のＤＡＣ1030aへルーティングすることができ、クロック信号の立ち下がり端において、信号を第２のＤＡＣ1030bへルーティングすることができる。
【００８２】
第１のＤＡＣ1030aの出力は、第１のデマルチプレクサ1040aに連結されることができ、第１のデマルチプレクサ1040aは、第１のＤＡＣ1030aの出力を、制御信号に基づいて、２つの出力の一方へ選択的にルーティングするように構成されている。第１のデマルチプレクサ1040aからの第１の出力は、第１のプログラム可能な利得増幅器1052aへ連結されることができ、第１のプログラム可能な利得増幅器1052aの出力は、外部左チャネルの出力（external left channel output, Out L）に連結されることができる。第１のデマルチプレクサ1040aからの第２の出力は、第２のプログラム可能な利得増幅器1054aに連結されることができ、第２のプログラム可能な利得増幅器1054aの出力は、トランスデューサのダイ1010内の第１のスピーカ1012aに連結されることができる。
【００８３】
同様に、第２のＤＡＣ1030bの出力は、第２のデマルチプレクサ1040bに連結されることができ、第２のデマルチプレクサ1040bは、第２のＤＡＣ1030bの出力を、制御信号に基づいて、２つの出力の一方へ選択的にルーティングするように構成されている。第２のデマルチプレクサ1040bからの第１の出力は、第３のプログラム可能な利得増幅器1052bに連結されることができ、第３のプログラム可能な利得増幅器1052bの出力は、外部右チャネルの出力（external right channel output, Out R）に連結されることができる。第２のデマルチプレクサ1040bからの第２の出力は、第４のプログラム可能な利得増幅器1054bに連結されることができ、第４のプログラム可能な利得増幅器1054bの出力は、トランスデューサのダイ1010内の第２のスピーカ1012bに連結されることができる。
【００８４】
直列制御入力は、レジスタ1060に連結されることができる。レジスタ1060の内容は、例えば、トランスデューサの電子機器の１つ以上の構成可能なパラメータを構成するのに使用されることができる。
【００８５】
１つ以上のクロック入力が、１つ以上のクロックとインターフェースするように構成されることができる。既に記載したように、１つのクロックが、データおよび制御データの両者に使用されることができる。別の実施形態では、別々のクロックが、入力データおよび制御データに使用されることができる。トランスデューサの電子機器のダイ1020は、１つ以上の単一端の相互接続か、または１つ以上の差動接続と構成されることができる。例えば、右および左チャネルの外部出力は、差動出力であり得る。
【００８６】
１つのパッケージ内に統合されたトランスデューサおよびトランスデューサの電子機器が開示された。トランスデューサは、従来のトランスデューサのような、ディスクリートなトランスデューサか、またはシリコンＭＥＭＳトランスデューサのような、半導体トランスデューサであり得る。トランスデューサおよびトランスデューサの電子機器は、同じ半導体のダイ内において実施されることができるか、またはトランスデューサおよびトランスデューサの電子機器は、個別であるが、同じパッケージを共有することができる。
【００８７】
トランスデューサは、第１のダイ上にシリコントランスデューサとして実施されることができ、トランスデューサの電子機器は、第１のダイから分れた第２のダイ上に実装されることができる。２つのダイは、種々の技術を使用して、同じパッケージ内に実装されることができる。その代わりに、トランスデューサの電子機器のダイは、スピーカのような、ディスクリートなトランスデューサ上に実装されてもよい。したがって、トランスデューサの電子機器は、ディスクリートなトランスデューサ内で統合される。
【００８８】
トランスデューサの電子機器は、アナログ回路であり得るか、またはアナログ回路とディジタル回路との混合であり得る。例えば、トランスデューサの電子機器は、増幅器か、増幅器およびディジタルコンバータか、または増幅器、ディジタルコンバータ、およびＤＳＰかを含むことができる。
【００８９】
トランスデューサの電子機器は、１つ以上のトランスデューサに統合されることができる。１つ以上のトランスデューサは、同じトランスデューサの電子機器を共有することができるか、またはトランスデューサの電子機器の部分を共有することができる。その代わりに、各トランスデューサは、他のトランスデューサと無関係の、対応するトランスデューサの電子機器をもつ。
【００９０】
開示された実施形態のこれまでの記述は、当業者がこの開示を行うか、または使用できるようにするために与えられている。これらの実施形態に対する種々の変更は、当業者には容易に明らかになり、本明細書に定められている一般的な原理は、本発明の範囲から逸脱することなく、他の実施形態に適用され得る。したがって、この開示は、本明細書に示されている実施形態に制限されることを意図されず、本明細書に開示されている原理および斬新な特徴に一致する最も幅広い範囲にしたがうことになる。
【図面の簡単な説明】
【００９１】
【図１】従来技術のオーディオトランスデューサおよび電子プロセッサシステムの機能ブロック図。
【図２Ａ】統合されたシリコン オーディオ トランスデューサおよび電子プロセッサのパッケージの実装の機能ブロック図。
【図２Ｂ】統合されたシリコン オーディオ トランスデューサおよび電子プロセッサのパッケージの実装の機能ブロック図。
【図２Ｃ】統合されたシリコン オーディオ トランスデューサおよび電子プロセッサのパッケージの実装の機能ブロック図。
【図２Ｄ】統合されたシリコン オーディオ トランスデューサおよび電子プロセッサのパッケージの実装の機能ブロック図。
【図２Ｅ】統合されたシリコン オーディオ トランスデューサおよび電子プロセッサのパッケージの実装の機能ブロック図。
【図２Ｆ】統合されたシリコン オーディオ トランスデューサおよび電子プロセッサのパッケージの実装の機能ブロック図。
【図３】統合されたトランスデューサおよび電子プロセッサシステムの実施形態の機能ブロック図。
【図４】統合されたトランスデューサおよび電子プロセッサシステムの実施形態の機能ブロック図。
【図５】直列制御およびデータをもつ統合されたマイクロホンの実施形態の機能ブロック図。
【図６】直列制御およびデータをもつ統合されたマイクロホンの実施形態の機能ブロック図。
【図７】直列制御およびデータをもつ統合されたマイクロホンの実施形態の機能ブロック図。
【図８】直列制御およびデータをもつ統合されたステレオマイクロホンの実施形態の機能ブロック図。
【図９】直列制御およびデータをもつ統合されたスピーカの機能ブロック図。
【図１０】直列制御およびデータをもつ統合されたステレオスピーカの機能ブロック図。
【符号の説明】
【００９２】
100,300,400・・・オーディオトランスデューサおよび電子プロセッサシステム、110,312,412,512,612・・・マイクロホン、120,322,422,9121012a,1012b・・・スピーカ、130,330,430・・・オーディオプロセッサ、140,340,440・・・ＣＯＤＥＣ、152,162,314,324,414,424,522,622,712,820a,820b,832a,832b,952,954,1052a,1052b,1054a,1054b・・・増幅器、200,310,320,410,420,800,900,1000・・・トランスデューサシステム、210・・・ＭＥＭＳオーディオトランスデューサ、212・・・振動板電極、214・・・ブリッジ電極、220a,220b・・・トランスデューサの電子機器、230・・・キャリア、212,214,222・・・ワイヤボンド、242・・・電子機器のパッケージ、250・・・トランスデューサのパッケージ、510,610,810,910,1010・・・トランスデューサのダイ、520,620,720,860,920,1020・・・トランスデューサの電子機器のダイ,812a,812b・・・トランスデューサ。
【図１】
2008510378.tif 000003
【図２Ａ】
2008510378.tif 000004
【図２Ｂ】
2008510378.tif 000005
【図２Ｃ】
2008510378.tif 000006
【図２Ｄ】
2008510378.tif 000007
【図２Ｅ】
2008510378.tif 000008
【図２Ｆ】
2008510378.tif 000009
【図３】
2008510378.tif 000010
【図４】
2008510378.tif 000011
【図５】
2008510378.tif 000012
【図６】
2008510378.tif 000013
【図７】
2008510378.tif 000014
【図８】
2008510378.tif 000015
【図９】
2008510378.tif 000016
【図１０】
2008510378.tif 000017
【国際調査報告】
2008510378.tif 000018
2008510378.tif 000019
2008510378.tif 000020