(57)【要約】  ナノスケールチャネルデバイスのコンタクトアーキテクチャは、複数の並列半導体本体を有するデバイスのソースまたはドレイン領域に結合されかつその間に延びるコンタクト構造を有する。コンタクト構造は、サブリソグラフィックピッチを有する並列半導体本体と接触することができる。【選択図】なし
2008544558.tif 000002
【特許請求の範囲】
【請求項１】
デバイスであって、
それぞれ一の上面と一対の側面に沿って対向する側壁とを有し、一のソース領域と一のドレイン領域との間に一のチャネル部分を有する複数の並列半導体本体と、
前記複数の本体のそれぞれの前記チャネル領域の上に近接して形成される単一のゲート電極と、
前記複数の並列本体のそれぞれの前記ソース領域に結合されかつそれらの間に延びる一の金属ソースコンタクトと、
前記複数の並列本体のそれぞれの前記ドレイン領域に結合されかつその間に延びる一の金属ドレインコンタクトと、
を含むデバイス。
【請求項２】
前記並列本体は、一の第１の幅と一の第１のピッチとを有し、前記第１のピッチは、一のフォトリソグラフィプロセスにより定義され得る一のピッチより小さい、請求項１に記載のデバイス。
【請求項３】
前記フォトリソグラフィプロセスは、１９３ナノメートルリソグラフィを用いる、請求項２に記載のデバイス。
【請求項４】
前記第１のピッチは、１１０ナノメートルより小さい、請求項２に記載のデバイス。
【請求項５】
前記ピッチは、前記フォトリソグラフィプロセスにより定義され得る前記ピッチの半分である、請求項２に記載のデバイス。
【請求項６】
前記複数の並列本体の前記ソース領域と直接接触する一のソースランディングパッドをさらに含み、該ソースランディングパッドは、前記並列本体と同じ材料から形成され、前記金属ソースコンタクトは、前記ソースランディングパッドと直接接触して形成される、請求項１に記載のデバイス。
【請求項７】
前記複数の並列本体の前記ドレイン領域と直接接触する一のドレインランディングパッドをさらに含み、該ドレインランディングパッドは、前記複数の並列本体と同じ材料から形成され、前記金属ドレインコンタクトは、前記ドレインランディングパッドと直接接触して形成される、請求項１に記載のデバイス。
【請求項８】
前記複数の並列本体は、シリコン、ゲルマニウム、シリコンゲルマニウム、ガリウム砒素、アンチモン化インジウム、および、カーボンナノチューブからなる群から選択される一の材料により形成される、請求項１に記載のデバイス。
【請求項９】
前記複数の並列本体は、一の絶縁基板上に形成される、請求項８に記載の半導体デバイス。
【請求項１０】
一の上面と一対の側面に沿って対向する側壁とをそれぞれ有し、かつ、一のソース領域と一のドレイン領域との間に一のチャネル部分をそれぞれ有する複数の並列半導体本体と、
前記複数の本体のそれぞれの前記チャネル領域上に近接して形成される単一のゲート電極と、
それらの少なくとも１つが前記複数の並列本体の間に結合されかつそれらの間に延びる一の第１の金属コンタクトおよび一の第２の金属コンタクトと、
を含むデバイス。
【請求項１１】
一の半導体デバイスを形成する方法であって、
一の第１のピッチを有する複素の並列スペーサを一の半導体フィルム上に形成することと、
前記複数の並列スペーサと位置合わせされた前記半導体フィルムをエッチングすることにより、複数の並列半導体本体を形成することと、
前記複数の並列半導体本体上に近接して単一のゲート電極を形成することと、
前記並列半導体本体のそれぞれにおける一のソース領域および一のドレイン領域を前記ゲート電極の反対側に形成することと、
前記半導体本体の前記ソース領域に結合されかつそれらの間に延びる単一の金属ソースコンタクトを形成することと、
前記複数の半導体本体の前記ドレイン領域に結合されかつそれらの間に延びる単一の金属ドレインコンタクトを形成することと、
を含む方法。
【請求項１２】
前記複数の並列スペーサは、一の方法により形成され、該方法は、
前記第１のピッチより大きい一の第２のピッチを有する一の第１のパターン並列特長を一の第１の材料から形成することと、
前記第１の並列特長パターンの上に近接して一の第２の材料の一の共形フィルムをブランケット蒸着することと、
前記共形フィルムを異方性エッチングすることにより、前記第２の材料から前記複数の並列スペーサを形成することと、
前記第１の材料の前記第１の並列特長パターンを除去することと、
を含む、請求項１１に記載の方法。
【請求項１３】
前記第１のパターンの並列特長は、前記第１の材料上に一のフォトレジストマスクを形成し、該フォトレジストマスクと位置合せした前記第１の材料を異方性エッチングすることにより形成される、請求項１２に記載の方法。
【請求項１４】
前記フォトレジストマスクは、一のフォトレジストフィルムをブランケット蒸着し、かつ、前記フォトレジストフィルムを一のフォトリソグラフィプロセスを利用して前記フォトレジストフィルムで定義されうる最小ピッチである前記第２のピッチを有する複数の並列特長にパターン化することにより形成される、請求項１３に記載の方法。
【請求項１５】
一の半導体デバイスを形成する方法であって、
それぞれ一のソース領域と一のドレイン領域との間に一のチャネル領域を有する複数の並列半導体本体を形成することと、
前記複数の並列半導体本体の前記チャネル上に近接して単一のゲート電極を形成することと、
前記ゲート電極および前記複数の並列半導体本体の上に一の誘電層を形成することと、
前記複数の並列半導体本体の前記ドレイン領域の間に延びかつ該複数の並列半導体本体の前記ドレイン領域を露出させる単一のドレイン開口を前記誘電層に形成し、また、前記半導体本体の前記ソース領域間に延びかつ該半導体本体の前記ソース領域を露出させる単一のソース開口を前記誘電層に形成することと、
前記複数の並列半導体本体の前記ソース領域および前記ドレイン領域と接触する一の金属フィルムにより前記単一のドレイン開口および前記単一のソース開口を充填することと、
を含む方法。
【請求項１６】
前記金属フィルムは、前記ソース開口および前記ドレイン開口内と、前記誘電層の上面の上とにブランケット蒸着され、
前記誘電層の上面の前記金属フィルムを研磨することにより、単一のドレインコンタクトおよび単一のソースコンタクトを形成することをさらに含む、請求項１５に記載の方法。
【請求項１７】
前記金属フィルムは、一の無電解または電解蒸着プロセスを利用して前記開口内に形成される、請求項１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路製造の分野に関し、より詳しくは、ナノスケールチャネルデバイスのコンタクト構造に関する。
【背景技術】
【０００２】
デバイスを小型化することは、概してスイッチング時間をより速くすることと同じであり、パフォーマンスの向上を導くという理由から、半導体デバイスの進歩、および、進行中である半導体デバイスの小型化の追求は、ますます小型化する構造のためのより良い製造プロセスを要求することにつながる。
【０００３】
この向上したデバイスパフォーマンスを成し得るため、より小さいデバイスのチャネル長が要求され、バルクシリコン基板、および、シリコンオンインシュレータ（ＳＯＩ）基板両方における双ゲート、ｆｉｎＦＥＴ、トリゲート、および、オメガゲートなど多くの非プレーナデバイス構造が提案されてきた。恣意的に大きな駆動電流を有するナノスケールトランジスタを製造すべく、デバイスアーキテクチャは、多数のパラレルチャネルを生成する付加的または多数の半導体本体またはフィンガーを含み得る。図１は、シリコンオンインシュレータ１０２におけるマルチチャネルトリゲートトランジスタの斜視図である。マルチチャネルトランジスタ１００は、例えば埋込酸化物が形成された絶縁層１０３を有する単結晶シリコン基板１０１を含む。絶縁層では、多数の半導体本体またはフィンガー１０５が図１に示すように形成される。ゲート誘電層１１２は、多数の半導体本体１０５上に形成され、ゲート誘電体１１２上に形成されたゲート電極１１３は、多数の半導体本体１０５を横切るように固定する。ソース１１６およびドレイン１１７領域は、ゲート電極１１３の側面に沿って対向する側部に沿う単結晶半導体層に形成される。
【０００４】
典型的なトリゲートデバイスでは、各半導体本体１０５は、図１に示すようなその上面および側壁に形成されるゲート誘電体層１１２を有する。ゲート電極１１３は、半導体本体１０５のそれぞれにおける各ゲート誘電体１１２の上に各々と近接して形成される。各半導体本体１０５は、図１に示すように、ゲート電極１１３の反対側の半導体本体１０５に形成されるソース領域１１６およびドレイン領域１１７も含む。図１に示すように、半導体本体１０５のソース領域１１６およびドレイン領域１１７は、ソースランディングパッド１１８およびドレインランディングパッド１１９を形成すべく、半導体本体１０５を形成するのに用いられる半導体材料により電気的に結合される。ソースランディングパッド１１８およびドレインランディングパッド１１９は、機能回路内で様々なトランジスタ１００を電気的に相互接続させるのに用いられる相互接続メタライゼーション（例えば金属１、金属２、金属３...）の上位に金属コンタクト構造１２３を介しそれぞれ電気的に結合される。図１に示すように、一対の金属コンタクト構造１２３は、トランジスタ全体の並列回路構造を維持すべく、半導体本体１０５、ソース領域１１６の第１の金属コンタクト構造、および、ドレイン領域１１７の第２の金属コンタクトのそれぞれに対し設けられる。
【０００５】
図１に示すような金属コンタクトアーキテクチャにより、半導体本体１０５のピッチが減少するにつれ、金属コンタクト構造１２３のピッチ１１０も減少しなくてはならない。金属コンタクト構造１２３のピッチ１１０における減少が並列半導体本体のピッチの減少とペースが合わない場合、金属コンタクト構造の全抵抗である外部抵抗（Ｒｅｘｔ）は、デバイス１００全体の寄生抵抗の重要な一因になる。したがって、金属コンタクト構造１２３は、半導体本体１０５のピッチが金属コンタクト構造１２３の最小フォトリソグラフィックピッチを下回り減少するにつれＲｅｘｔを上昇させる金属コンタクト構造１２３の最小フォトリソグラフィックピッチにより制約される。
【発明を実施するための最良の形態】
【０００６】
マルチチャネルの新規なコンタクト構造、非プレーナトランジスタ、および、その製造方法が記載される。以下の説明では、本発明の完全なる理解をもたらすべく、特定の材料、寸法、および、プロセスなどの多数の特定の詳細が記載される。他の例では、本発明を不必要にあいまいにすることを避けるべく、既知の半導体プロセスおよび製造技術は特に詳しくは説明していない。
【０００７】
本発明の実施形態は、矩形の金属構造が単一のゲート電極により並列制御されるチャネルを備える複数の半導体本体を有する非プレーナトランジスタのソースまたはドレインと接触するデバイスコンタクトアーキテクチャを含む。本発明の実施形態は、少なくとも１つのドレインコンタクト構造が複数の半導体本体のドレイン領域と結合されてその間に延び、また、少なくとも１つの金属コンタクト構造がマルチチャネル非プレーナトランジスタの複数の半導体本体のソース領域と結合されてその間に延びる。矩形ブロックコンタクトアーキテクチャは、複数の半導体本体と接触するので、マルチチャネル非プレーナデバイスの外部抵抗（Ｒｅｘｔ）は、複数の半導体本体のソース・ドレイン端に集中する電流を減少させることにより低下する。この方法では、矩形ブロックアーキテクチャは、トランジスタのスイッチング速度を上げる。
【０００８】
一般的に、個々のトランジスタデバイスは、回路論理関数を駆動するのに十分な絶対電流を供給していた。しかしながら、トランジスタのチャネル幅がナノメートルサイズに縮小するにつれ、単一のトランジスタにより運ばれる絶対電流も同様に減少する。したがって、ナノメートルサイズデバイスの速度が向上する一方で、それらの絶対温度は、もはや個々のナノメートルトランジスタの用途を制限する、感知できるほどの負荷を駆動するのに十分でない。したがって、並列に構成されかつ操作されることは、ナノメートルチャネルを有するナノスケールデバイスにとって好都合であり、ナノスケールデバイスの集まりを個々のナノメートルチャネルデバイスの速度で動作させ、感知できるほどの負荷を駆動する十分な絶対電流の提供できるようになる。必要な駆動電流を得るよう並列で操作されるナノスケールデバイスは、等価な絶対電流量を提供するより大きい独立したトランジスタデバイスと少なくても同じくらい小さいフォームファクタを要求する。この要求条件は、ナノメートルチャネルデバイスのスイッチング速度を向上させる目的で論理レベルの統合を犠牲にしないようにするために必要であり、レイアウト効率として説明できる。レイアウト効率は、同じレイアウト幅を占有する典型的なプレーナデバイスの絶対送電流幅（Ｚ）に対する並列非プレーナデバイスレイアウトの絶対送電流幅（Ｚ）の比率である。個別の非プレーナナノスケールトランジスタは、同じレイアウト幅を占有する独立したプレーナデバイスに関する有効な送電流幅（Ｚ）を増大させるので、単一の非プレーナデバイスのレイアウト効率は、１００％をかなり上回る。しかしながら、上述のように、非プレーナアーキテクチャにより寸法が縮小できると、結果として比較的低い絶対電流が生じ、したがって、多くのこのような非プレーナデバイスは、並列構造で操作され得る。並列非プレーナナノスケールトランジスタ間のピッチがプレーナトランジスタの最小ピッチより小さい限り、個々の非プレーナデバイスを詳細に描写するのに要求されるレイアウト幅は、レイアウト効率を１００％より低くすることができる。このように、並列非プレーナデバイスの総送電流幅は、非プレーナデバイスのピッチをチャネルのサイズに比例して縮小しない限り、個々のプレーナデバイスの送電流幅より小さいままであろう。典型的なプレーナトランジスタは、金属コンタクト特長の最小リソグラフィックピッチオーダーでのチャネルピッチを有するので、個々のナノスケールトランジスタ本体を定義するスペーサおよびセルフアラインなどの非リソグラフィック製造技術に依存することにより、非プレーナナノスケールトランジスタピッチをサブリソグラフィックレベルまで縮小させる必要もあるだろう。このような技術を用いることにより、多数のナノスケールチャネルデバイスに対するレイアウト効率は、１００％をかなり上回ることができるが、最小のリソグラフィックピッチを有するプレーナトランジスタとして常に役立つような各トランジスタチャネルの個別のソース・ドレインコンタクト構造を詳細に描写するかまたはリソグラフィ印刷するのは不可能である。さらに、非プレーナトランジスタ本体を従来のリソグラフィ印刷にかけるとしても、従来のコンタクトアーキテクチャにより要求される臨界寸法制御を達成するには非実際的な費用がかかり、困難である。従来のコンタクトアーキテクチャとは異なり、本発明の実施形態は、最小リソグラフィックピッチにはとらわれず、多数のナノスケールトランジスタ間で最小のコンタクト構造を共有する必要はない。本発明の実施形態は、金属コンタクト構造を通じて電流を縮小し、デバイススイッチング速度を引き上げるデバイスＲｅｎｔを低下させる。
【０００９】
図２Ａは、本発明の実施形態に従う金属コンタクトアーキテクチャによるマルチチャネル非プレーナトランジスタ２００の一例を示す。図２Ａに示される非プレーナトランジスタ２００は、トリゲートデバイスだが、他の非プレーナマルチチャネルトランジスタ設計、例えばこれに限定されないが、デュアルゲート、オメガゲート、半導体ナノワイヤ、および、カーボンナノチューブデバイスなども本発明の実施形態としてよい。マルチチャネル非プレーナトランジスタ２００は、基板２０２の上に形成される。本発明の特定の実施形態では、基板２０２は、下部単結晶シリコン基板２０１を含む絶縁層であり、下部単結晶シリコン基板上には、二酸化シリコン膜などの絶縁層が形成される。しかしながら、マルチチャネル非プレーナトランジスタ２００は、酸化シリコン、窒化物、カーバイド、および、サファイヤから形成される基板のようないかなる既知の絶縁基板上に形成されることもできる。本発明の特定の実施形態では、基板２０２は、例えばこれらに限定されないが、単結晶シリコン基板、および、ガリウムヒ素基板などの「バルク」半導体基板であってよい。「バルク」半導体基板は、単に絶縁層２０３を含まないだけである。本発明の一実施形態では、基板２０２は、１×１０１６から１×１９原子／ｃｍ３の間の濃度レベルのｐ型あるいはｎ型いずれかの導電性を有するドーピングされたエピタキシャル層を有するシリコン半導体基板である。
【００１０】
本発明の一実施形態では、マルチチャネル非プレーナトランジスタ２００は、絶縁基板２０２の絶縁体２０３の上に形成される複数の半導体本体２０５を含む。図２Ａは、本発明のトリゲート実施形態を示すが、例えばこれらに限定されないが、デュアルゲート、ｆｉｎＦＥＴ、オメガゲート、カーボンナノチューブ設計などの非プレーナトランジスタの追加の実施形態も可能であると理解されたい。半導体本体２０５は、例えばこれらに限定されないが、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコン・ゲルマニウム（ＳｉｘＧｅｙ）、ガリウムヒ素（ＧａＡｓ）、アンチモン化インジウム（ＩｎＳｂ）、ガリウムリン（ＧａＰ）、アンチモン化ガリウム（ＧａＳｂ）、インジウムリン（ＩｎＰ）、および、カーボンナノチューブなどのいかなる既知の半導体材料から形成されてもよい。半導体本体２０５は、外部電気制御を適用することにより、絶縁状態から導電状態へと可逆変化可能ないかなる既知の材料から形成されてもよい。トランジスタ２００の最も優れた電気的性能が望まれるなら、半導体本体２０５は、理想的には単結晶フィルムである。例えば、トランジスタ２００が、マイクロプロセッサなどの高密度回路における高性能用途で用いられる場合、半導体本体２０５は、単結晶フィルムである。しかしながら、トランジスタ２００が液晶ディスプレイなどにおいて、要求される性能がそれほど厳しくない用途で用いられる場合、半導体本体２０５は、多結晶フィルムであってよい。本発明の一実施形態では、絶縁体２０３は、単結晶シリコン基板２０１から半導体本体２０５を絶縁する。「バルク」基板が用いられる本発明の一実施形態では、半導体本体２０５は、「バルク」半導体基板の上方領域から形成される。半導体本体２０５は、個別の半導体本体またはフィンガー幅を定義する距離で隔てられる一対の側面に沿って対向する側壁２０６および２０７を有する。また、半導体本体２０５は、基板２０２に形成された底面に対向する上面２０８を有する。上面２０８と底面との間の距離は、個別の半導体本体の高さを定義する。本発明の一実施形態では、個々の本体の高さは、実質的に個々の半導体本体の幅と等しい。本発明の一実施形態においては、個別の半導体本体２０５は、３０ナノメートルより小さい、理想的には２０ナノメートルより小さい幅および高さを有する。本発明の一実施形態では、個別の半導体本体の高さは、個別の半導体本体の幅の半分から個別の半導体本体の幅の２倍までの間である。本発明の一実施形態では、２つの隣接する半導体本体の間隔は、３０ナノメートルより小さく、理想的には、２０ナノメートルより小さい。本発明の一実施形態では、２つの近接する半導体本体の間隔は、個々の半導体本体の幅より小さい。本発明の一実施形態では、半導体本体のピッチ、すなわち、半導体本体の側壁２０６と隣接する半導体本体の側壁２０６との間隔は、サブリソグラフィックである。本発明の一実施形態では、半導体本体のピッチは、１１０ｎｍより小さい。
【００１１】
マルチチャネル非プレーナトランジスタ２００は、ゲート誘電層２１２を有する。図２Ａに示すように、ゲート誘電層２１２は、半導体本体２０５の３つの側部の上および回りに形成される。図２Ａに示すように、ゲート誘電層２１２は、上面２０８の上の側壁２０６の上に近接するかまたは半導体本体２０５の側壁２０７の上に近接して形成される。ゲート電極層２１２は、任意の既知の誘電層であってよい。本発明の一実施形態では、ゲート誘電層は、二酸化けい素（ＳｉＯ２）、シリコン窒化酸化物（ＳｉＯｘＮｙ）または窒化シリコン（Ｓｉ３Ｎ４）誘電層である。本発明の一実施形態では、ゲート誘電層２１２は、厚み５から２０Åに形成されるシリコン窒化酸化膜である。本発明の一実施形態では、ゲート誘電層２１２は、例えば、これらに限定されないが、酸化タンタル、酸化チタン、酸化ハフニウム、酸化ジルコニウム、および、酸化アルミニウムなどの、例えば金属酸化物誘電体の高Ｋゲート誘電層である。ゲート誘電層２１２は、例えばこれに限定されないが、チタン酸ジルコン酸鉛（ＰＺＴ）などの他のタイプの高Ｋ誘電体であってよい。
【００１２】
マルチチャネル非プレーナトランジスタ２００は、図２Ａに示すようなゲート電極２１３を有する。ゲート電極２１３は、図２Ａに示すように、ゲート誘電層２１２の上および回りに形成される。ゲート電極２１３は、各半導体本体２０５の側壁２０６に形成されるゲート誘電体２１２の上にまたはゲート誘電体２１２に近接して形成され、各半導体本体２０５の上面２０８の上に形成されるゲート誘電体２１２の上に形成され、そして、各半導体本体２０５の側壁２０７に形成されるゲート誘電層２１２の上かまたはゲート誘電層２１２に近接して形成される。ゲート電極２１３は、トランジスタ２００のゲート長（Ｌｇ）を定義する距離で隔てられる対の側面に沿って対向する側壁を有する。本発明の一実施形態では、ゲート電極２１３の側面に沿って対向する側壁が半導体本体２０５の側面に沿って対向する側壁２０６および２０７と垂直な方向に走る。
【００１３】
ゲート電極２１３は、任意の適切なゲート電極材料で形成され得る。本発明の一実施形態では、ゲート電極２１３は、１×１０１９原子／ｃｍ３と１×１０２０原子／ｃｍ３との間の濃度にドーピングされる多結晶シリコンを含む。本発明の一実施形態では、ゲート電極は、例えばこれらに限定されないが、タングステン、タンタル、チタン、ニッケル、コバルト、アルミニウム、および、対応する窒化物およびシリサイドなどの金属ゲート電極であってよい。本発明の一実施形態では、ゲートは、カーボンナノチューブから形成される。本発明の一実施形態では、ゲート電極は、４．６から４．９ｅＶの中央ギャップ仕事関数を有する材料から形成される。ゲート電極２１３は、単一の材料である必要はなく、例えば、これに限定されないが、多結晶シリコン／金属電極、または、金属／多結晶シリコン電極などの薄膜の複合スタックであってよい。
【００１４】
図２Ａに示すようなマルチチャネル非プレーナトランジスタ２００は、半導体本体２０５のソース領域２１６およびドレイン領域２１７を有する。図２Ａに示すように、ソース領域２１６およびドレイン領域２１７は、ゲート電極２１３の反対側の半導体本体２０５に形成される。ソース領域２１６およびドレイン領域２１７は、例えばｎ型またはｐ型の導電性と同じ導電性型で形成される。本発明の一実施形態では、ソース領域２１６およびドレイン領域２１７は、１×１０１９原子／ｃｍ３から１×１０２１原子／ｃｍ３までのドーピング濃度を有する。ソース領域２１６およびドレイン領域２１７が均一の濃度で形成されるか、あるいは、チップ領域（例えばソース／ドレイン拡張部）などの異なる濃度またはドーピングプロフィールのサブ領域を含んでよい。
【００１５】
本発明の一実施形態では、ソース領域２１６およびドレイン領域２１７は、半導体本体２０５の上および周りに形成されるシリコンまたは他の半導体フィルムを含む。例えば、半導体フィルムは、「隆起した」ソース・ドレイン領域を形成するシリコンゲルマニウム（ＳｉｘＧｅｙ）などのシリコンフィルムまたはシリコン合金であってよい。本発明の一実施形態では、例えばこれらに限定されないが、チタンシリサイド、ニッケルシリサイド、および、コバルトシリサイドなどのシリサイド膜がソース領域２１６およびドレイン領域２１７上に形成される。本発明の一実施形態では、シリサイド膜は、半導体本体２０５の上面２０８の上に直接形成される。本発明の一実施形態では、ソース領域２１６およびドレイン領域２１７は、完全にシリサイド化される（ＦＵＳＩ）。
【００１６】
本発明の一実施形態は、図２Ａに示すように、半導体本体２０５のソース領域２１６およびドレイン領域２１７が半導体本体２０５を形成するのに用いられる材料により電気的に結合されることにより、共通ソースレールまたはランディングパッド２１８、および、共通ドレインレールまたはランディングパッド２１９を形成する。別の実施形態では、半導体本体２０５それぞれのソース領域２１６およびドレイン領域２１７は、互いに電気的に絶縁されたままであり、共通ソースまたはドレインランディングパッドは形成されない。
【００１７】
ソース領域２１６とドレイン領域２１７との間に配置される半導体本体２０５の一部は、マルチチャネル非プレーナトランジスタ２００の１つのチャネル領域を定義し、ゲート電極２１３により囲まれる。本発明の一実施形態では、チャネル領域は、真性またはドーピングされていない単結晶シリコンである。本発明の一実施形態では、チャネル領域は、ドーピングされた単結晶シリコンである。ドーピング時には、チャネル領域は、一般的に１×１０１６から１×１０１９原子／ｃｍ３の間の導電性レベルにドーピングされる。本発明の一実施形態では、ドーピング時には、チャネル領域は、一般的にソース領域２１６およびドレイン領域２１７の反対の導電性タイプにドーピングされる。例えば、ソース・ドレイン領域がｎ型導電性であるとき、チャネル領域は、ｐ型導電性にドーピングされるだろう。同様に、ソース・ドレイン領域がｐ型導電性であるとき、チャネル領域は、ｎ型導電性になるだろう。この方法では、マルチチャネル非プレーナトランジスタ２００は、ＮＭＯＳまたはＰＭＯＳトランジスタいずれかに形成されてよい。
【００１８】
マルチチャネル非プレーナトランジスタ２００は、絶縁媒体、または、図２Ａに示すような層間絶縁膜（ＩＬＤ）２２２に内包される。本発明の一実施形態では、ＩＬＤは、高有孔率を有する膜またはカーボン添加酸化膜などの低誘電率を有する材料である。本発明の一実施形態では、ＩＬＤは、ＰＳＧ、ＢＰＳＧ、二酸化ケイ素、窒化シリコン、あるいは、これらの複合物または他の一般に知られる材料から形成される。
【００１９】
図２Ａに示すマルチチャネル非プレーナトランジスタ２００は、矩形のブロックコンタクト構造２２３および２２６をもつＩＬＤ２２２を介し外部デバイスと電気的に結合される。コンタクト構造は、これらに限定されないが、アルミニウム、金、チタン、タングステン、銀、および、カーボンナノチューブなどの一般に知られる導電材料のいずれでできていてもよい。本発明の一実施形態では、金属コンタクト構造２２３および２２６は、銅である。本発明の一実施形態では、金属コンタクト構造２２３および２２６は、これらに限定されないが、タンタル、窒化タンタル、チタン、および、窒化チタンなどの追加の障壁層を有する。
【００２０】
矩形のブロックコンタクト構造２２３および２２６は、それぞれ異なる大きさを示し得ると理解されたい。ソースコンタクト構造２２３などの１つのブロックコンタクト構造を描写するアーキテクチャは、ドレインコンタクト構造２２６のアーキテクチャに個別に適用されてよい。したがって、様々な実施形態、または、図２Ａから２Ｄまでに記載される構造は、ソースまたはドレインコンタクトに対しいかなる組み合わせでも利用され得る。
【００２１】
図２Ａに示すような本発明の一実施形態では、１つの金属ソースコンタクト構造２２３が多数の半導体本体２０５のソース領域２１６と接触し、１つのドレインコンタクト構造２２６が多数の半導体本体２０５のドレイン領域２１７と接触する。本発明の一実施形態では、金属ソースコンタクト構造２２３は、トランジスタの半導体本体２０５のピッチで乗じられた半導体本体２０５の数とほぼ等しい幅２２４と、最小のフォトリソグラフィック特長サイズとほぼ等しい長さ２２５とを有する。本発明の一実施形態では、金属ドレインコンタクト構造２２６は、トランジスタの半導体本体２０５のピッチで乗じられた半導体本体２０５の数とほぼ等しい幅と、最小のリソグラフィック特長サイズとほぼ等しい長さとを有する。本発明のさらなる実施形態では、ソースコンタクト構造２２３は、長さ２２５より実質的に大きい幅２２４を有し、その一方で、ドレインコンタクト構造２２６は、最小リソグラフィック面積とほぼ等しい幅を有する。同様に、ドレインコンタクト構造２２６は、長さより実質的に大きい幅を有するブロックコンタクトであるべき大きさに示され、その一方で、ソースコンタクト構造は、最小のリソグラフィック面積を有する。本発明の実施形態では、コンタクト構造２２３の長さ２２５は、不整列の許容範囲を考慮した最小リソグラフィック面積より大きくてよい。
【００２２】
本発明の一実施形態では、図２Ａに示すように、ソースコンタクト構造２２３は、共通のソースレールまたはランディングパッド２１８と接触する。本発明の一実施形態では、金属ドレインコンタクト２２６は、マルチチャネル非プレーナトランジスタ２００の共通のドレインレールまたはランディングパッド２１９と接触する。
【００２３】
説明した方法で単一のコンタクト構造の大きさにすることにより、金属ブロックコンタクト構造の位置を定義するのに用いられるリソグラフィの最小ピッチは、半導体本体２０５の最小ピッチがサブリソグラフィックであっても、デバイス設計を制約することはもはやない。さらに、金属ブロックコンタクト構造幅２２４が長さ２２５より著しく大きくなるにつれ、ブロックコンタクト構造２２３は、一次元スロットに近づいていく。このような一次元スロットは、一次元イメージングのより高度な解像度により（長さ２２５とほぼ等しい幅２２４を有する）二次元のコンタクト構造の長さより小さい、リソグラフィックに定義される長さ２２５を有し得る。
【００２４】
図２Ｂに示すような本発明の一実施形態では、複数のソースコンタクト構造２２３および２２７は、共通のソースランディングパッド２１８と接触し、複数のドレインコンタクト構造２２６および２３０は、共通のドレインランディングパッド２１９と接触する。本発明のさらなる実施形態では、ソースコンタクト構造は、共通のソースランディングパッドなしで複数のソース領域と接触し、ドレインコンタクト構造は、共通のドレインランディングパッドなしで複数のドレイン領域と接触する。本発明の一実施形態では、図２Ｂに示すように、ブロックコンタクト構造は、長さ２２５より実質的に大きい幅２２４を有する。本発明の一実施形態では、コンタクト構造２２３は、コンタクト構造２２７の幅２２８とは異なる幅２２４を有する。本発明の一実施形態では、コンタクト構造２２３は、コンタクト構造２２７の長さ２２９とは異なる長さ２２５を有する。
【００２５】
本発明の一実施形態では、図２Ｃに示すように、単一の金属ソースコンタクト構造２２３がセルフアライン方式で共通のソースランディングパッドなしに複数のソース領域２１６と直接接触し、その一方で、ドレインコンタクト構造２２６は、ドレインランディングパッド２１９によりドレイン領域２１７と接触する。同じように、金属ドレインコンタクト構造は、共通のドレインランディングパッドなしで複数のドレイン領域と直接接触する。この方法では、金属コンタクト構造が非プレーナソース領域２１６および非プレーナドレイン領域２１７をくるむので、金属コンタクト構造の有効表面積は、非プレーナデバイスのステップ高により増大する。非プレーナトランジスタがチャネル幅を増大させるのと同様に、非プレーナコンタクトは、線形コンタクトと比較して増大したコンタクト幅を有するようになり、それによって、接触抵抗を下げ、かつ、パラレルデバイスの総寄生抵抗を下げる。
【００２６】
本発明の特定の実施形態では、図２Ｄに示すようなマルチチャネル非プレーナトランジスタは、ソース領域２１６またはソースランディングパッド２１８と接触する複数の金属ソースコンタクト構造２２３および２２７を用いて外部デバイスと電気的に結合される。本発明のさらなる実施形態では、複数の金属ドレインコンタクト構造は、同様の方法でドレイン領域２１７と接触する。本発明の一実施形態では、金属ソースコンタクト構造２２３および２２７の少なくとも１つは、半導体本体のピッチより大きいが、半導体本体のピッチで乗じられる半導体本体の数よりは小さい幅２２４と、最小リソグラフィック特長のサイズオーダーでの長さ２２５を有する。本発明の他の実施形態では、金属ドレインコンタクト構造２２６の少なくとも１つは、半導体本体のピッチよりは大きいが、半導体本体のピッチで乗じられた半導体の数よりは小さい幅と、ほぼ最小リソグラフィック特長サイズの長さとを有し、ドレイン領域２１７またはランディングパッド２１９と接触する。
【００２７】
本発明の一実施形態では、図２Ｄに示すように、複数のソースコンタクト構造２２３および２２７は、ソース領域２１６と接触し、単一の金属ドレインコンタクト構造２２６は、ドレイン領域２１７またはランディングパッド２１９と接触する。本発明の特定の実施形態では、単一の金属ソースコンタクト構造がソース領域と接触し、その一方で、複数のドレインコンタクト構造が半導体本体のドレイン領域と接触する。本発明の一実施形態では、単一のソースコンタクト構造は、共通のソースランディングパッドと接触し、その一方で、複数のドレインコンタクト構造は、複数のドレイン領域と接触する。この方法では、パラレルデバイス内で基本的なファンアウト、アダー、または、他の論理演算を実行し、上述のようなサブリソグラフィックピッチを有するトランジスタを利用することによりもたらされる優れたレイアウト効果を生かすことができる。半導体本体がサブリソグラフィックピッチを有する際に、すべての半導体本体が必ずしも本発明の本実施形態におけるコンタクト構造２２３および２２７と接触するわけではない。しかしながら、半導体本体は、並列に動作しているので、構造２２３および２２７と接触する半導体本体により十分な駆動電流が得られるならば、いくつかの半導体本体との接触に失敗することが、必ずしもデバイス全体の動作に不利益になるわけではない。
【００２８】
本発明の一実施形態に従うトリゲートトランジスタの製造方法が図３Ａから３Ｌに示される。非プレーナトランジスタの製造は、基板３０２から始まる。図３Ａに示すように、シリコンまたは半導体フィルム３０４は、基板３０２の上に形成される。本発明の一実施形態では、基板３０２は、図３Ａに示すような絶縁基板である。本発明の実施形態では、絶縁基板３０２は、下部単結晶シリコン基板３０１と、二酸化ケイ素膜または窒化シリコン膜などの絶縁層３０３とを含む。絶縁層３０３は、基板３０２から半導体フィルム３０４を絶縁し、実施形態中では、２００から２０００Åの厚さに形成される。絶縁層３０３０は、「埋込酸化物」層と呼ばれることもある。シリコンまたは半導体フィルム３０４が絶縁基板３０１上に形成されると、シリコンまたは半導体オンインシュレータ（ＳＯＩ）基板３００が生成される。本発明の他の実施形態では、基板３０２は、例えばこれらに限定されないが、シリコン単結晶基板およびガリウムヒ素基板などの「バルク」半導体基板であってよい。「バルク」基板が用いられる本発明の一実施形態では、半導体層３０４は、単に半導体基板の上方領域だけである。したがって、半導体フィルム３０４に関する実施形態は、「バルク」基板を利用する「バルク」デバイスの実施形態にも適用できる。本発明の特定の実施形態では、基板３０２は、１×１０１６から１×１０１９原子／ｃｍ３までの濃度レベルのｐ型またはｎ型いずれかの導電性を備えるドーピングされたエピタキシャル層を有するシリコン半導体基板である。
【００２９】
半導体フィルム３０４は、理想的にはシリコン膜であるが、他の実施形態では、例えば、これらに限定されないが、カーボンナノチューブはもとより、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム合金（ＳｉｘＧｅｙ）、ガリウムヒ素（ＧａＡｓ）、ＩｎＳｂ、ＧａＰ、ＧａＳｂ、ＩｎＰなどの他のタイプの半導体フィルムでもよい。本発明の一実施形態では、半導体フィルム３０４は、真性（すなわちドーピングされていない）シリコンフィルムである。他の実施形態では、半導体フィルム３０４は、１×１０１６から１×１０１９までの濃度レベルのｐ型あるいはｎ型導電性にドーピングされる。半導体フィルム３０４は、インシチューでドーピングされる（すなわち蒸着中にドーピングされる）か、または、例えばイオン注入により基板３０２上に形成されてからドーピングされてよい。形成後にドーピングすることにより、両ＰＭＯＳおよびＮＭＯＳトリゲートデバイスは、同じ絶縁基板上に簡単に製造できるようになる。この時点での半導体本体のドーピングレベルがデバイスのチャネル領域のドーピングレベルを決定する。
【００３０】
本発明の特定の実施形態では、半導体フィルム３０４は、製造されたトリゲートトランジスタの続いて形成される半導体本体に要求される高さとほぼ等しい厚みに形成される。本発明の一実施形態では、半導体フィルム３０４は、３０ナノメートルより小さく、理想的には２０ナノメートルより小さい厚みまたは高さを有する。本発明の他の実施形態では、半導体フィルム３０４は、製造されたリゲートトランジスタの要求されるゲート「長」の三分の一とほぼ等しい厚みに形成される。本発明の一実施形態では、半導体フィルム３０４は、デバイスの要求されるゲート長より厚く形成される。本発明の特定の実施形態では、半導体フィルム３０４は、製造されたトリゲートトランジスタがその要求されるゲート長（Ｌｇ）を完全に使い果たすように操作されることを可能にする厚さに形成される。
【００３１】
半導体フィルム３０４は、任意の既知の方法で絶縁基板３０２の上に形成されてよい。シリコンオンインシュレータ基板を形成する１つの方法では、ＳＩＭＯＸ技術として知られる。ＳＯＩ基板を形成するのに現在用いられている技術は、一般的に結合ＳＯＩと呼ばれるエピタキシャルシリコン膜転写技術である。本発明の特定の実施形態では、半導体フィルム３０４は、「バルク」半導体基板の一部である。
【００３２】
この時、中に形成されるべき様々なトランジスタを互いに絶縁させるべく、必要に応じて、絶縁領域（図示せず）が基板３００内に形成されてよい。絶縁領域は、例えば既知のフォトリソグラフィックおよびエッチング技術によりトリゲートトランジスタを囲む半導体フィルム３０４の一部をエッチングすることにより形成され得る。必要に応じて、二酸化ケイ素などの絶縁フィルムによりエッチングされた領域の埋め戻しが実行されてよい。
【００３３】
この時、半導体本体は、該半導体本体を定義する一般に知られるフォトリソグラフィックおよび減法エッチング技術を用いて半導体フィルム３０４から形成され得る。本発明の特定の実施形態では、半導体本体は、リソグラフィックサイズおよびピッチを有する。本発明の特定の実施形態では、図３Ｂから３Ｆに示されるようなサブリソグラフィックピッチを有する半導体本体を形成すべく、スペーサなどのサブリソグラフィック製造技術が利用され得る。１つの方法では、第１のマスク層が一般に知られる誘電または金属材料から形成される。本発明の一実施形態では、第１のマスク層は、窒化物である。本発明の一実施形態では、第１のマスク層は、酸化物である。本発明の他の実施形態では、第１のマスク層は、多結晶シリコンである。図３Ｂにおける斜視図に示されるように、第１のマスク層は、一般的に知られるフォトリソグラフィおよびエッチングプロセスを使用することによりマンドレル構造３４０のパターンに定義されてよい。マンドレル構造３４０は、図３Ｃの断面図に示される。マンドレル３４０は、予め決められたピッチおよび幅を有するよう次に形成されるスペーサのために十分な高さ、幅、および、ピッチを有する。本発明の特定の実施形態では、マンドレル構造には、用いられる特定のフォトリソグラフィック機器により解決できる最小リソグラフィックピッチ３４１および幅３４２が与えられてよい。本発明の一実施形態では、マンドレル構造は、１９３ナノメートルリソグラフィによりパターン化される。本発明の一実施形態では、マンドレル構造は、ほぼ１１０ナノメートルのピッチ３４１を有する。本発明の一実施形態では、マンドレル３４０を定義すべく用いられる光画定される層は、例えばこれに限定されないが、ドライ現像またはウェットエッチングプロセスによる等方性エッチングなどの一般によく知られる技術によりさらに寸法が縮小される。本発明のさらなる実施形態では、マンドレル構造３４０は、等方性エッチングプロセスによるパターニングの後に寸法が縮小される。
【００３４】
本発明の特定の実施形態では、図３Ｄに示すように、第２のマスク層３５１がマンドレル構造上に形成される。第２のマスク材料は、次にマンドレルを除去するのに用いられる方法にそれが耐えられる特性を有するスペーサを形成するのに適しているとことが一般的に知られるタイプの材料である。第２のマスク材料の厚みは、予め決められた幅を有するスペーサを次に形成できるよう選択される。本発明の一実施形態では、第２のマスク層３５１は、例えば、これに限定されないが、窒化物、酸化物、または、多結晶シリコンなどの一般に知られる材料であってよい。第２のマスク層３５１は、一般に知られる金属材料であってよい。第２のマスク層３５１を蒸着するための一般に知られる技術は、例えば、これに限定されないが、化学蒸着（ＣＶＤ）、プラズマ強化ＣＶＤ（ＰＥＣＶＤ）、高密度プラズマ（ＨＤＰ）、または、原子層蒸着（ＡＬＤ）などであり、必要とされる望ましいステップカバレージまたは共形性を達成すべく用いられることができる。
【００３５】
図３Ｅに示すように、第２のマスク材料は、該第２のマスク材料に適した任意の一般に知られる異方性エッチング技術を用いてマンドレル３４０の側壁に近接するスペーサ３５２内に形成される。
【００３６】
ここで、マンドレルは、スペーサ３５２を実質的に変えることなくマンドレルを選択的に除去する任意のエッチング技術により取り除かれてよい。本発明の一実施形態では、マンドレルは、一般に知られるウェット化学エッチングプロセスを用いてエッチングされる。本発明の他の例では、マンドレルは、一般に知られるプラズマエッチングプロセスで除去される。図３Ｆの断面図に示すように、一旦マンドレルが除去されると、予め決められたピッチ３５３および幅３５４を有するスペーサ構造３５２が残る。本発明の一実施形態では、スペーサ構造３５２のピッチ３５３は、サブリソグラフィックである。本発明の一実施形態では、スペーサ構造ピッチ３５３は、マンドレル構造のピッチの約半分である。本発明の一実施形態では、スペーサ構造３５２は、５５ナノメートルオーダーのピッチを有する。図３Ｇの斜視図に示すように、スペーサ構造３５２は、半導体本体またはフィンガーが半導体フィルム３０４内に次に形成される場所を定義する１つのパターンまたは複数のパターンを形成する。スペーサ３５２のパターンは、トリゲートトランジスタの次に形成される半導体本体またはフィンの望ましい幅３５４を定義する。本発明の一実施形態では、スペーサ構造３５２は、３０ナノメートル以下、理想的には２０ナノメートル以下である幅３５３を有するようになる。当業者であれば、スペーサ構造３５２を形成するプロセスは、繰り返し行われ、その度にスペーサ構造３５２の数は倍になり、その間にスペーサピッチ３５３およびスペーサ幅３５４は場合によっては縮小する。
【００３７】
この時、基板３００上にトリゲートトランジスタを形成すべく、スペーサ構造３５２によりまだ保護されていない半導体フィルム３０４の領域を選択的に保護するスペーサ構造３５２を増加させるよう、必要に応じて、光画定マスク（図示せず）が用いられ得る。フォトレジストマスクも、ソースランディングパッドおよびドレインランディングパッドを定義できる。ランディングパッドは、製造されるトランジスタの様々なソース領域および様々なドレイン領域を接続するよう用いられてよい。本発明の特定の実施形態では、リソグラフィックピッチを有する他の半導体本体を定義すべくフォトレジストマスクがさらに用いられる。フォトレジストマスクは、ブランケット蒸着フォトレジストフィルムクのマスキング、露光、および、現像を含むよく知られたフォトリソグラフィック技術により形成され得る。図３Ｈに示すように、フォトリソグラフィックマスクの形成後、半導体フィルム３０５がフォトレジストマスクおよびスペーサ構造３５２と位置合わせされてエッチングされることにより、１つまたはそれ以上のシリコン本体またはフィン、および、ソースまたはドレインパッド３１８および３１９がそれぞれ形成される。本発明の特定の実施形態では、図３Ｇの半導体フィルム３０４は、下にある埋込酸化物層３０３が露出するまでエッチングされる。「バルク」基板が用いられる本発明の実施形態では、半導体フィルム３０４は、望ましい深さまでエッチングされる。図３Ｈのような半導体本体３０５を定義すべく、異方性プラズマエッチング、または、反応性イオンエッチングなどのよく知られた半導体エッチング技術が用いられ得る。この時、スペーサ構造３５２およびフォトレジストは、一般に知られる技術により除去されてよい。ここで、図３Ｈには、半導体本体３０５がリソグラフィックピッチを有する実施形態と、半導体本体３０５がサブリソグラフィックピッチを有する実施形態とが両方ともそれぞれ示されている。
【００３８】
次に、図３Ｉに示すようなゲート誘電層は、非プレーナデバイス（デュアルゲート、トリゲート、オメガゲート、カーボンナノチューブ）のタイプに基づく方法で半導体本体３０５それぞれの上に形成される。本発明の実施形態では、ゲート誘電層３１２は、半導体本体３０５それぞれの側面に沿って対向する側壁に形成されるだけでなく、半導体本体３０５それぞれの上面にも形成される。ゲート誘電体は、蒸着された誘電体あるいは成長した誘電体であってよい。本発明の一実施形態では、ゲート誘電層３１２は、ドライ／ウェット酸化プロセスにより成長した二酸化ケイ素誘電薄膜である。本発明の一実施形態では、酸化シリコン膜は、５から１５Åの厚さに成長する。本発明の一実施形態では、ゲート誘電薄膜３１２は、蒸着された誘電体であって、例えば、これに限定されないが、タンタルペンタオキサイド、酸化チタン、酸化ハフニウム、酸化ジルコニウム、酸化アルミニウムなどの金属酸化物誘電体などの高誘電率膜、または、例えば、チタン酸バリウムストロンチウム（ＢＳＴ）などの他の高Ｋ誘電体である。高誘電率膜は、化学蒸着（ＣＤＶ）、および、原子層蒸着（ＡＬＤ）などによるよく知られた技術により形成され得る。本発明の一実施形態は、このようなフィルムの複合物で構成され得る。
【００３９】
次に、図３Ｉに示すように、ゲート電極３１３が形成される。図３Ｉに示すように、ゲート電極３１３は、半導体本体３０５のそれぞれの上面に形成されるゲート誘電層３１２の上に形成され、半導体本体３０５のそれぞれの側壁の上かそれらに近接して形成されるゲート誘電体３１２の上かまたはゲート誘電体３１２に近接して形成される。ゲート電極は、２００から３０００Åまでの厚さに形成されてよい。一実施形態では、ゲート電極は、半導体本体３０５の高さの少なくとも３倍の厚みを有する。本発明の一実施形態では、ゲート電極材料は、多結晶シリコンを含む。本発明の他の実施形態では、ゲート電極材料は、多結晶シリコンゲルマニウム合金を含む。本発明のさらに他の実施形態では、ゲート電極材料は、ニッケル、コバルト、タングステン、チタン、タンタル、アルミニウムなどの金属フィルム、および、それらの窒化物、および、シリサイドを含んでよい。本発明のさらなる実施形態では、ゲート電極は、カーボンナノチューブであり得る。ゲート電極３１３は、基板上にゲート電極材料をブランケット蒸着し、該ゲート電極材料を既知のフォトリソグラフィおよびエッチング技術によりパターニングするなどのよく知られた技術により形成され得る。本発明の特定の実施形態では、ゲート電極３１３を定義すべく用いられるフォトリソグラフィプロセスは、非プレーナトランジスタを製造すべく用いられる最小寸法リソグラフィプロセスを利用する。本発明の一実施形態では、サブリソグラフィック面積を有するゲート電極３１３を形成すべく、半導体本体３０５を定義するために説明されたものと類似するマンドレルタイププロセス、または、一般に知られる酸化技術が用いられてよい。本発明の他の実施形態では、ゲート電極３１３を形成すべく「交換ゲート」方法が用いられ得る。
【００４０】
次に、図３Ｉに示すように、トランジスタのソース領域３１６およびドレイン領域３１７が半導体本体３０５のゲート電極３１３の反対側に形成される。本発明の一実施形態では、ソースおよびドレイン領域は、ゲート電極の半導体本体内にドーパントを配置することにより形成され得る。ソースおよびドレインランディングパッド３１８および３１９が利用される場合、それらは同時にドーピングされる。ＰＭＯＳトリゲートトランジスタでは、半導体フィンまたは本体３０５は、ｐ型導電性で１×１０２０から１×１０２１原子／ｃｍ３までの濃度にドーピングされる。本発明の一実施形態では、シリコン膜は、イオン注入によりドーピングされる。本発明のさらなる実施形態では、イオン注入は、縦方向に発生する。ゲート電極３１３がポリシリコンゲート電極である場合、イオン注入プロセスの間にドーピングされ得る。ゲート電極３１３は、イオン注入工程がトリゲートトランジスタのチャネル領域をドーピングしないようにするためのマスクとして機能する。チャネル領域は、ゲート電極３１３の下に配置されるかまたはゲート電極３１３に囲まれるシリコン本体３０５の一部である。ゲート電極３１３が金属電極である場合、イオン注入工程の間のドーピングを阻止すべく誘電ハードマスクが用いられるかもしれない。他の実施形態では、ソース・ドレイン拡張部を形成すべく半導体本体をドーピングするのに固体ソース拡散などの他の方法が用いられてよい。本発明の実施形態において、ソース／ドレイン領域またはソース／ドレイン拡張部の形成に先立ち「ハロー（ｈａｌｏ）」領域が形成され得る。
【００４１】
次に、必要に応じて、基板は、ゲート電極と同様に、さらなる追加の特長、例えば、重度ドーピングされるソース／ドレインコンタクト領域など、シリコンまたはシリコンゲルマニウムが蒸着されたソース・ドレイン領域が形成されるよう、また、ゲート電極上ばかりでなく、ソース／ドレインコンタクト領域の上にもシリサイドが形成されるようさらに処理され得る。本発明の実施形態では、誘電側壁スペーサは、ゲート電極の側壁に形成され得る。側壁スペーサは、選択的なシリコンまたはシリコンゲルマニウム蒸着／成長プロセスの間にゲート電極からソース／ドレイン領域を絶縁するのに用いられ、また、ゲート電極上と同様にソース・ドレイン領域上にもシリサイドまたはゲルマニウム化合物を形成するサリサイドプロセスにおいて用いられ得る多量のソース・ドレインコンタクト注入を相殺すべく利用され得る。本発明の特定の実施形態では、フルシリサイデーション（ＦＵＳＩ）が実行される。
【００４２】
次に、デバイスは、該デバイスを絶縁するのに十分な厚みを有する図３Ｊに示されるような絶縁層または層間絶縁膜（ＩＬＤ）３２２により内包される。本発明の特定の実施形態では、ＩＬＤ３２２は、リンシリケートガラス（ＰＳＧ）、ホウ素リンシリケートガラス（ＢＰＳＧ）、オルトケイ酸テトラエチル（ＴＥＯＳ）、二酸化ケイ素、窒化シリコンなどの一般に知られる材料、または、そのような材料の複合物である。本発明の一実施形態では、ＩＬＤ３２２は、例えば、これに限定されないが、二酸化ケイ素より誘電率の低い、多孔質誘電材料、または、カーボン添加シリケート誘電材料などである。ＩＬＤは、例えば、これに限定されないが、低圧化学蒸着（ＬＰＣＶＤ）、ＰＥＣＶＤ、および、ＨＤＰなどの一般に知られるプロセスによりブランケット蒸着され得る。
【００４３】
次に、図３Ｋに示されるように、ＩＬＤ３２２は、金属コンタクト構造３６０および３６３の開口位置を定義すべくパターン化されかつエッチングされる。本発明の特定の実施形態では、コンタクト開口３６０および３６３を定義するために用いられるフォトリソグラフィは、半導体本体３０５のピッチより大きい最小リソグラフィックピッチを有する。本発明の一実施形態では、コンタクト開口３６０および３６３を定義するために用いられるフォトリソグラフィプロセスは、１９３ｎｍである。本発明の一実施形態では、コンタクト開口３６０および３６３は、半導体本体３０５のピッチで乗じられた半導体本体３０５の数とほぼ等しい幅寸法３６１、および、最小フォトリソグラフィック特長サイズとほぼ等しい長さ３６２で形成される。本発明の一実施形態では、コンタクト開口３６０および３６３は、半導体本体３０５のピッチよりは大きいが、半導体本体３０５のピッチで乗じられた半導体本体３０５の数よりは小さい幅３６１と、最小リソグラフィック特長サイズオーダーの長さ３６２とを有する。本発明の特定の実施形態では、コンタクト開口３６０および３６３は、長さ３６２よりかなり大きい幅３６１を有する。本発明の特定の実施形態では、コンタクト開口３６０および３６３は、コンタクト開口が二次元（長さと幅がほぼ同じ）であれば可能であろう長さより小さい長さ３６２を有し得る「一次元」スロットとして想像できる。本発明の他の実施形態では、コンタクト開口３６０および３６３の寸法は、同じではない。
【００４４】
本発明の一実施形態では、コンタクト開口３６０および３６３は、ソースランディングパッド３１８またはドレインランディングパッド３１９でそれぞれ終端する。ソースまたはドレインランディングパッドが用いられない本発明の他の実施形態では、コンタクト開口３６０および３６３は、複数のソース領域３１６および複数のドレイン領域３１７を露出するようそれぞれ位置決めされる。本発明の特定の実施形態では、コンタクト開口は、ＩＬＤ３２２が完全に除去されて非プレーナソース領域３１６および非プレーナドレイン領域３１７（またはランディングパッド３１８および３１９）を露出する半導体ソース領域３１６およびドレイン領域３１７への十分な選択性を有する一般に知られる異方性プラズマまたは反応性イオンエッチングプロセスによりＩＬＤ３２２内にエッチングされる。
【００４５】
次に、図３Ｌに示すように、コンタクト開口３６０は、金属コンタクト構造３２３および３２６を形成すべくメタライゼーションにより充填される。コンタクト構造３２３および３２６は、例えば、これに限定されないが、銅、タングステン、アルミニウム、金、または、カーボンナノチューブなどの一般的に知られる導電材料から形成され得る。コンタクト開口３６０の充填は、例えば、これに限定されないが、物理蒸着法（ＰＶＤ）、ＣＶＤ、ＡＬＤ、無電解めっき、または、電解めっきなどの現在知られている任意の技術、または、これらの技術の組み合わせによって実行される。必要に応じて、コンタクト開口３６０を充填する方法は、例えば、これらに限定されないが、タンタルまたは窒化タンタル、または、他の金属間化合物などの一般に知られる障壁層の蒸着を含む。必要に応じて、コンタクト開口３６０を充填する方法は、例えば、これに限定されないが、銅、チタン、または、他の金属間化合物などの一般に知られる種子層の蒸着を含み得る。
【００４６】
次に、図３Ｌに示されるような金属コンタクト構造３２３および３２６を形成するために用いられる導電材料は、一般的に知られる電解、化学、機械除去手段、または、それらの組み合わせを用いて研磨される。本発明の一実施形態では、ダマスクまたは二重ダマスク技術において化学機械研磨（ＣＭＰ）プロセスが用いられる。この方法では、導電コンタクト構造３２３および３２６は、ＩＬＤ３２２の実質的なレベルに平坦化され、次に、必要に応じて、追加のメタライゼーションレベルと相互接続され得る。
【００４７】
このように、新規のコンタクトアーキテクチャによる複数の並列ナノスケールチャネルを有するデバイス、および、製造方法が記載されている。
【図面の簡単な説明】
【００４８】
【図１】従来のマルチチャネル非プレーナトランジスタの斜視図を示す。
【図２Ａ】本発明に従う金属コンタクトアーキテクチャを有するマルチチャネル非プレーナトランジスタの斜視図を示す。
【図２Ｂ】本発明に従う金属コンタクトアーキテクチャを有するマルチチャネル非プレーナトランジスタの斜視図を示す。
【図２Ｃ】本発明に従う金属コンタクトアーキテクチャを有するマルチチャネル非プレーナトランジスタの斜視図を示す。
【図２Ｄ】本発明に従う金属コンタクトアーキテクチャを有するマルチチャネル非プレーナトランジスタの斜視図を示す。
【図３Ａ−３Ｌ】本発明に従うコンタクトを有するマルチチャネル非プレーナトランジスタの製造方法の斜視断面図である。
【図１】
2008544558.tif 000003
【図２Ａ】
2008544558.tif 000004
【図２Ｂ】
2008544558.tif 000005
【図２Ｃ】
2008544558.tif 000006
【図２Ｄ】
2008544558.tif 000007
【図３Ａ】
2008544558.tif 000008
【図３Ｂ】
2008544558.tif 000009
【図３Ｃ】
2008544558.tif 000010
【図３Ｄ】
2008544558.tif 000011
【図３Ｅ】
2008544558.tif 000012
【図３Ｆ】
2008544558.tif 000013
【図３Ｇ】
2008544558.tif 000014
【図３Ｈ】
2008544558.tif 000015
【図３Ｉ】
2008544558.tif 000016
【図３Ｊ】
2008544558.tif 000017
【図３Ｋ】
2008544558.tif 000018
【図３Ｌ】
2008544558.tif 000019
【国際調査報告】
2008544558.tif 000020
2008544558.tif 000021
2008544558.tif 000022