(57)【要約】【課題】Ｑエンハンスメントを低減するための補償を備える能動ＲＣフィルタ。【解決手段】Ｑエンハンスメントを低減するための補償を備える能動フィルタが開示される。フィルタは、第１の増幅器２０２ａと、第１の増幅器に結合された第２の増幅器２０２ｂを含み得る。第２の増幅器は、複数の補償抵抗（ＲＣ２）を有するバッファ７０２とコンデンサＣ２を含む負の帰還ループを有する。補償抵抗は、それぞれ、実質的にゼロのＱエンハンスメントを有するバイカッドフィルタをもたらす値を有し得る。バイカッドは、より高次のフィルタを形成するようにカスケード接続され得る。【選択図】      図２
2008511207.tif 000002
【特許請求の範囲】
【請求項１】
バイカッドフィルタであって、
第１の増幅器と、
前記第１の増幅器に結合された第２の増幅器であり、それぞれ、実質的にゼロのＱエンハンスメントを有する前記バイカッドフィルタをもたらす値を有する複数の補償抵抗を有するバッファを含む負の帰還ループを有する前記第２の増幅器と、
を備える、バイカッドフィルタ。
【請求項２】
前記補償抵抗のそれぞれの前記値は、プロセス、電圧および温度の変動全般にわたって実質的にゼロのＱエンハンスメントを有する前記バイカッドフィルタをもたらす、請求項１に記載のバイカッドフィルタ。
【請求項３】
前記バッファの利得が前記補償抵抗によって設定される、請求項１に記載のバイカッドフィルタ。
【請求項４】
前記バッファは単位利得バッファを備える、請求項３に記載のバイカッドフィルタ。
【請求項５】
前記第１の増幅器は第１の演算増幅器を備え、前記第２の増幅器は第２の演算増幅器を備える、請求項１に記載のバイカッドフィルタ。
【請求項６】
前記第１と第２の増幅器は、それぞれ、差動増幅器を備える、請求項１に記載のバイカッドフィルタ。
【請求項７】
前記第２の増幅器の差動入力にまたがって接続された少なくとも１つの補償抵抗をさらに備える、請求項６に記載のバイカッドフィルタ。
【請求項８】
前記少なくとも１つの補償抵抗の関数である極周波数を有する、請求項７に記載のバイカッドフィルタ。
【請求項９】
入力および出力段をさらに備え、前記入力段が前記第１の増幅器を含み、前記出力段が前記第２の増幅器を含む、請求項１に記載のバイカッドフィルタ。
【請求項１０】
入力および出力段をさらに備え、前記入力段が前記第２の増幅器を含み、前記出力段が前記第１の増幅器を含む、請求項１に記載のバイカッドフィルタ。
【請求項１１】
バイカッドフィルタであって、
第１の差動増幅器と、
前記第１の差動増幅器に結合された第２の差動増幅器であり、前記第２の増幅器の差動入力にまたがって接続された少なくとも１つの補償抵抗と、複数の補償抵抗を有するバッファを含む、負の帰還ループを有する前記第２の差動増幅器と、
を備え、前記第２の差動増幅器の前記差動入力にまたがって接続された前記少なくとも１つの補償抵抗と、前記負の帰還ループ内の前記補償抵抗は、それぞれ、実質的にゼロのＱエンハンスメントを有するバイカッドフィルタをもたらす値を有する、バイカッドフィルタ。
【請求項１２】
前記第２の差動増幅器の前記差動入力にまたがって接続された少なくとも１つの補償抵抗をさらに備え、前記第２の差動増幅器の前記差動入力にまたがって接続された前記少なくとも１つの補償抵抗の関数である極周波数を有する、請求項１１に記載のバイカッドフィルタ。
【請求項１３】
入力および出力段をさらに備え、前記入力段が前記第１の差動増幅器を含み、前記出力段が前記第２の差動増幅器を含む、請求項１１に記載のバイカッドフィルタ。
【請求項１４】
入力および出力段をさらに備え、前記入力段が前記第２の差動増幅器を含み、前記出力段が前記第１の差動増幅器を含む、請求項１１に記載のバイカッドフィルタ。
【請求項１５】
バイカッドフィルタであって、
１対の入力抵抗Ｒ１および１対の負の帰還抵抗Ｒ２を有する第１の差動増幅器と、
１対の入力抵抗Ｒ３を有する第２の差動増幅器であり、バッファ、および前記バッファに結合された複数の補償抵抗ＲＣ２を備える負の帰還ループをさらに有する前記第２の差動増幅器と、
前記第１と第２の増幅器との間の負の帰還ループであり、１対の負の帰還抵抗Ｒ４を備える前記負の帰還ループと、
前記第１または第２の増幅器に結合された負荷抵抗ＲＬと、
を備え、
前記抵抗は、それぞれ、式、
【数１】
2008511207.tif 000033
を満たす値を有する、バイカッドフィルタ。
【請求項１６】
前記バッファの前記利得が前記補償抵抗によって設定される、請求項１５に記載のバイカッドフィルタ。
【請求項１７】
前記バッファは単位利得バッファを備える、請求項１６に記載のバイカッドフィルタ。
【請求項１８】
前記第１と第２の差動増幅器は、それぞれ、演算増幅器を備える、請求項１５に記載のバイカッドフィルタ。
【請求項１９】
前記第２の増幅器の前記差動入力にまたがって接続された少なくとも１つの補償抵抗をさらに備える、請求項１５に記載のバイカッドフィルタ。
【請求項２０】
入力および出力段をさらに備え、前記入力段が前記第１の差動増幅器を含み、前記出力段が前記第２の差動増幅器を含み、前記第２の差動増幅器は、前記負荷抵抗ＲＬに結合される、請求項１５に記載のバイカッドフィルタ。
【請求項２１】
入力および出力段をさらに備え、前記入力段が前記第２の差動増幅器を含み、前記出力段が前記第１の差動増幅器を含み、前記第１の差動増幅器は、前記負荷抵抗ＲＬに結合される、請求項１５に記載のバイカッドフィルタ。
【請求項２２】
バイカッドフィルタを構築する方法であって、
１対の入力抵抗Ｒ１と１対の負の帰還抵抗Ｒ２とを第１の差動増幅器に結合すること、
１対の入力抵抗Ｒ３を第２の差動増幅器に結合すること、
複数の補償抵抗ＲＣ２をバッファに結合し、前記バッファと補償抵抗とを前記第２の差動増幅器の負の帰還ループに配置すること、
前記第１と第２の差動増幅器の間に１対の負の帰還抵抗Ｒ４を結合すること、および
式、
【数２】
2008511207.tif 000034
を使って、負荷ＲＬの抵抗値を選択すること、
を備える、方法。
【請求項２３】
前記第２の増幅器の前記差動入力にまたがって少なくとも１つの補償抵抗を結合すること、および前記バイカッドの極周波数を設定するために前記少なくとも１つの補償抵抗の抵抗値を選択することをさらに備える、請求項２２に記載の方法。
【請求項２４】
能動フィルタであって、
第１の増幅器および前記第１の増幅器に結合された第２の増幅器を含む第１のバイカッドであり、前記第２の増幅器が、複数の第１の補償抵抗を有する第１のバッファを含む負の帰還ループを有し、前記第１の補償抵抗が、それぞれ、実質的にゼロのＱエンハンスメントを有する前記第１のバイカッドフィルタをもたらす値を有する前記第１のバイカッドと、
第３の増幅器および前記第３の増幅器に結合された第４の増幅器を含む第２のバイカッドであり、前記第３の増幅器が、複数の第２の補償抵抗を有する第２のバッファを含む負の帰還ループを有し、前記第２の補償抵抗が、それぞれ、実質的にゼロのＱエンハンスメントを有する前記第３のバイカッドフィルタをもたらす値を有する前記第２のバイカッドと、
を備える、能動フィルタ。
【請求項２５】
前記第１と第２のバイカッドは、前記第２のバイカッドから前記第１のバイカッドへの帰還を備えるラダー構成として構成されている、請求項２４に記載の能動フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般に、電子回路に関し、より詳細には、Ｑエンハンスメント(Q-enhancement)を低減するための補償を備える能動ＲＣフィルタに関する。
【背景技術】
【０００２】
今日、ほとんどあらゆる電子機器分野で、フィルタが広範に使用されている。フィルタとは、信号の周波数が変化する際に、この信号の振幅および／または位相特性を変更する回路網である。よって、フィルタは、電子回路において、ある一定の周波数範囲内の信号を通過させ、他の周波数範囲の信号を減衰させるのに使用され得る。フィルタの挙動は、これの伝達関数として周波数領域で数学的に説明され得る。伝達関数は、特に、フィルタに適用される入力信号振幅と出力信号振幅の間の比率を示す。振幅応答曲線は、様々な周波数における、フィルタの入力信号の振幅に対する影響を示す。振幅応答曲線の勾配は、一般に、フィルタの品質係数「Ｑ」として説明される。
【０００３】
能動フィルタは、抵抗性と容量性の帰還を備える、演算増幅器（「オペアンプ」）などの増幅素子を使って、所望のフィルタ応答を生成し得る。能動フィルタは、誘導子を排除するのに使用できる。これらの低域フィルタは、主に、各増幅素子の品質係数Ｑによる極周波数(pole frequency)前後の急なロールオフ(rolloff)を有する伝達関数を用いて設計され得る。残念ながら、これらのフィルタの性能は、高い周波数で悪化することがある。特に、各増幅素子の限られた利得帯域幅積は、Ｑエンハンスメントを引き起こし得る。Ｑエンハンスメントは、典型的には、極周波数前後の振幅の望ましくないピークとなって表れる。この影響は、増幅素子の有限な出力インピーダンスによってさらに悪化し得る。
【０００４】
Ｑエンハンスメントを低減させる１つのやり方が、Ｑエンハンスメントの後、所望のＱ値が生じるように、わずかに低いＱを用いて増幅素子を設計するものである。１つの技法は、「プリディストーション」を使用するものである。プリディストーションの使用に伴う問題は、プロセス、電圧および温度の変動全般にわたって低い通過帯域リップルを達成するのが難しいことである。
【０００５】
Ｑエンハンスメントを低減する別のやり方が、低い出力インピーダンスをもたらすソースフォロワを使った最終出力バッファ段を備える増幅器を構築するものである。残念ながら、このようなバッファ段を使用すると、例えば、演算増幅器の出力電圧振幅を制限し、演算増幅器のＤＣ電流を増大させることによって、性能を低下させることがある。
【０００６】
したがって、当分野では、最終出力バッファ段がない増幅素子を使った、プロセス、電圧および温度の変動全般にわたって低いＱエンハンスメントを有する、高周波数、高Ｑのフィルタが求められている。
[発明の開示]
［概要］
本発明の一態様では、バイカッドフィルタ(biquad filter)が、第１の増幅器と、第１の増幅器に結合された第２の増幅器であり、複数の補償抵抗を有するバッファを含む負の帰還ループを有する第２の増幅器とを含み、補償抵抗は、それぞれ、実質的にゼロのＱエンハンスメントを有するバイカッドフィルタをもたらす値を有する。
【０００７】
本発明の別の態様では、バイカッドフィルタが、第１の差動増幅器と、第１の差動増幅器に結合された第２の差動増幅器であり、第２の差動増幅器の差動入力にまたがって接続された少なくとも１つの補償抵抗と、複数の補償抵抗を有するバッファを含む負の帰還ループを有する第２の差動増幅器とを含み、第２の差動増幅器の差動入力にまたがって接続された上記少なくとも１つの補償抵抗は、負の帰還ループ内の補償抵抗と組み合わさって、それぞれ、実質的にゼロのＱエンハンスメントを有するバイカッドフィルタをもたらす値を有する。
【０００８】
本発明の別の態様では、バイカッドフィルタが、１対の入力抵抗Ｒ１と１対の負の帰還抵抗Ｒ２を有する第１の差動増幅器と、第２の差動増幅器を第１の差動増幅器に結合する１対の入力抵抗Ｒ３を有する第２の差動増幅器であり、バッファ、およびバッファに結合された複数の補償抵抗ＲＣ２を備える負の帰還ループをさらに有する第２の差動増幅器と、第２の増幅器から第１の増幅器に戻る負の帰還ループであり、１対の負の帰還抵抗Ｒ４を備える負の帰還ループと、第２の増幅器に結合された負荷抵抗ＲＬとを含む。抵抗は、それぞれ、以下の式を満たす値を有する。  
【数３】
2008511207.tif 000003
【０００９】
本発明の別の態様では、バイカッドフィルタを構築する方法が、１対の入力抵抗Ｒ１と１対の負の帰還抵抗Ｒ２を第１の差動増幅器に結合すること、第２の差動増幅器を、１対の入力抵抗Ｒ３を介して第１の差動増幅器に結合すること、複数の補償抵抗ＲＣ２をバッファに結合し、バッファと補償抵抗を、第２の差動増幅器の負の帰還ループに配置すること、１対の負の帰還抵抗Ｒ４を、第２の差動増幅器から第１の差動増幅器に逆向きに結合すること、および、式
【数４】
2008511207.tif 000004
【００１０】
を使って負荷ＲＬの抵抗値を選択することを含む。
【００１１】
本発明の別の態様では、能動フィルタが、第１の増幅器と、第１の増幅器に結合された第２の増幅器とを含む第１のバイカッド(biquad)を含む。第２の増幅器は、複数の第１の補償抵抗を有する第１のバッファを含む負の帰還ループを有する。第１の補償抵抗は、それぞれ、実質的にゼロのＱエンハンスメントを有する第１のバイカッドフィルタをもたらす値を有する。また、フィルタは、第３の増幅器と、第３の増幅器に結合された第４の増幅器とを有する第２のバイカッドも含む。第３の増幅器は、複数の第２の補償抵抗を有する第２のバッファを含む負の帰還ループを有する。第２の補償抵抗は、それぞれ、実質的にゼロのＱエンハンスメントを有する第３のバイカッドフィルタをもたらす値を有する。
【００１２】
本発明の他の実施形態については、例として本発明の様々な実施形態が図示され、説明される、以下の詳細な説明を読めば、当分野の技術者には容易に明らかになると了解されるものである。当然のことながら、本発明では、他の異なる実施形態も可能であり、本発明のいくつかの詳細では、すべて、本発明の精神および範囲から逸脱することなく、他の様々な点において変更が可能である。したがって、図面および詳細な説明は、限定的なものではなく、本質的に説明例であるとみなすべきである。
【発明を実施するための最良の形態】
【００１３】
［詳細な記載］
添付の図面に関連して以下に示す詳細な説明は、本発明の様々な実施形態の説明を目的としたものであり、本発明が実施され得る限定的な実施形態を表すためのものではない。この詳細な説明は、本発明の十分な理解を提供するための具体的詳細を含む。しかしながら、本発明がこれらの具体的詳細がない場合でも実施され得ることが、当分野の技術者には明らかであろう。場合により、本発明の概念を不明瞭にしないように、周知の構造および装置がブロック図の形で示されている。頭字語および他の記述的用語は、単に、明確にするために便宜的に使用されるものであり、本発明の範囲を限定するためのものではない。
【００１４】
図１は、カスケード型で構成されている複数のバイカッド段１０４ａ〜１０４ｃを備える能動フィルタ１０２の機能ブロック図である。各バイカッド１０４ａ〜１０４ｃは、２次低域フィルタとすることができる。能動フィルタ１０２の総次数は、各カスケード接続されるバイカッドの次数の総和である。この例では、能動フィルタ１０２は、６次フィルタである。
【００１５】
図２は、図１の能動フィルタでのバイカッド１０４の概略図である。バイカッド１０４は、２つの差動オペアンプ２０２ａ〜２０２ｂを用いて実施され得る。図示の実施形態では、第１のオペアンプ２０２ａはバイカッド１０４の入力段にあり、第２のオペアンプ２０２ｂはバイカッド１０４の出力段にある。代替的には、第２のオペアンプ２０２ｂがバイカッド１０４の入力段で使用でき、第１のオペアンプ２０２ａがバイカッド１０４の出力段でも使用できる。図２のバイカッドを参照すると、第１のオペアンプ２０２ａは、２つの入力抵抗Ｒ１および２つの負の帰還ループを含み得る。各帰還ループは、並列の抵抗Ｒ２とコンデンサＣ１の回路を含み得る。第２のオペアンプ２０２ｂは、第１のオペアンプ２０２ａの差動出力を第２のオペアンプ２０２ｂの入力に結合する２つの入力抵抗Ｒ３を含み得る。また、第２のオペアンプ２０２ｂは、各帰還ループにコンデンサＣ２を備える２つの負の帰還ループも含み得る。また、バイカッド１０４は、第２（２０２ｂ）の出力を第１（２０２ａの）の入力に結合する抵抗Ｒ４を備える２つの負の帰還ループも含み得る。
【００１６】
バイカッドの伝達関数は、以下の式によって周波数領域で表され得る。  
【数５】
2008511207.tif 000005
【００１７】
式中、ＡＶは、バイカッドの利得であり、
ω０は、バイカッドの極周波数であり、
Ｑは、バイカッドの品質係数である。
【００１８】
システム図を使って、バイカッドの利得、極周波数およびＱ値が設定され得る。図３は、２つの理想的なオペアンプを備えるバイカッドのシステム図である。理想的なオペアンプは、無限利得、無限入力インピーダンス、およびゼロ出力インピーダンスを有するとみなされる。理想的なオペアンプの伝達関数は、以下の式によって周波数領域で表され得る。  
【数６】
2008511207.tif 000006
【００１９】
図３のシステム図には、第１のオペアンプでの伝達関数を表す第１のブロック３０２と、これに続く、第２のオペアンプでの伝達関数を表す第２のブロック３０４が含まれている。第１のブロック３０２と第２のブロック３０４の伝達関数は、式（２）から導出され得る。第１のオペアンプには、第１の帰還ブロック３０６が付加され得る。バイカッドには、入力側のブロック３１０で表されているバイカッドのＤＣ利得を有する負の帰還を表すために、第２の帰還ブロック３０８が付加され得る。図３のシステム図から、伝達関数は以下のように算出することができる。  
【数７】
2008511207.tif 000007
【００２０】
式（１）と式（３）から、図２に示すバイカッドの利得、極周波数およびＱ値が求められる。正の帰還ループ内の抵抗Ｒ４を、第１のオペアンプ２０２ａへの入力抵抗Ｒ１と組み合わせて使用し、以下の式に従ってバイカッド１０４の利得が設定され得る。  
【数８】
2008511207.tif 000008
【００２１】
第１のオペアンプ２０２ａと第２のオペアンプ２０２ｂの両方の帰還コンデンサＣ１、Ｃ２を、第２のオペアンプ２０２ｂへの入力抵抗Ｒ３、およびバイカッド１０４の負の帰還ループ内の抵抗Ｒ４を組み合わせて使用し、以下の式に従ってバイカッド１０４の極周波数が求められ得る。  
【数９】
2008511207.tif 000009
【００２２】
最後に、極周波数と、第１のオペアンプ２０２ａの負の帰還ループ内の抵抗Ｒ２、入力抵抗Ｒ３および第２のオペアンプ２０２ｂの負の帰還ループ内のコンデンサＣ２、ならびにバイカッド１０４の正の帰還ループ内の抵抗Ｒ４を組み合わせ、以下の式に従ってＱ値が求められ得る。  
【数１０】
2008511207.tif 000010
【００２３】
図４は、能動フィルタ１０２の振幅応答を示すグラフである。式（４）から（６）で示すように、各バイカッド１０４ａ〜１０４ｃは、異なる利得、極周波数およびＱ値を用いて設計され得る。これらの設計パラメータを操作することによって、図１の能動フィルタ１０２は、カスケード接続されたバイカッド１０４ａ〜１０４ｃの組み合わせが、極周波数前後の急なロールオフを有する当該の周波数帯域通過にわたる比較的平坦な応答をもたらすように実施され得る。図４には、２つの理想的なオペアンプを備えるバイカッドでの振幅応答曲線４０２が示されている。残念ながら、バイカッド１０４ａ〜１０４ｃで使用されるオペアンプの有限利得帯域幅積および有限出力インピーダンスにより、能動フィルタ１０２の振幅応答は、理想的な条件から逸脱し得る。能動フィルタの振幅応答曲線４０４から分かるように、望ましくない振幅のピークが、Ｑエンハンスメントにより極周波数前後で発生し得る。理想的な応答曲線４０２の平坦部分の上のピーク４０６の大きさが、能動フィルタ１０２の帯域通過リップルを定義する。
【００２４】
有限利得帯域幅積によりオペアンプの伝達関数に導入される寄生極が、このＱエンハンスメントの原因である。利得帯域幅積は、遷移周波数ωｔ（すなわち、オペアンプ利得が１にドロップする周波数）によって定義され得る。Ｑエンハンスメントの程度は、図５のシステム図から求められ得る。図５のシステム図では、バイカッドにおけるオペアンプの有限利得帯域幅積の影響を考慮している。積分回路の有限利得帯域幅積との伝達関数は、以下の式によって周波数領域で表され得る。  
【数１１】
2008511207.tif 000011
【００２５】
図５のシステム図は、オペアンプ伝達関数が、有限利得帯域幅積を考慮に入れることを除けば、図３のシステムと同様である。図５は、第１のオペアンプでの有限利得帯域幅積との伝達関数を表す第１のブロック５０２と、これに続く、第２のオペアンプでの有限利得帯域幅積との伝達関数を表す第２のブロック５０４を含む。第１のブロック５０２および第２のブロック５０４での伝達関数は、式（７）から導出され得る。第１のオペアンプには、第１の帰還ブロック５０６が追加され得る。バイカッドには、入力側のブロック５１０によって表されるバイカッドのＤＣ利得を有する負の帰還を表すために、第２の帰還ブロック５０８が追加され得る。図５のシステム図から、伝達関数が以下のように算出することができる。  
【数１２】
2008511207.tif 000012
【００２６】
式（１）および式（８）から、バイカッドの利得、極周波数およびＱ値が、以下の式によって表され得る。  
【数１３】
2008511207.tif 000013
【数１４】
2008511207.tif 000014
【数１５】
2008511207.tif 000015
【００２７】
図６は、バイカッドにおけるオペアンプの有限利得帯域幅積が考慮されるときの、極周波数とＱ値の変化を示すグラフである。第１の振幅応答曲線６０２は、理想的な条件の下での極周波数およびＱ値を示している。第２の振幅応答曲線６０４は、オペアンプの有限利得帯域幅による、極周波数の減少（Δω０）およびＱ値のエンハンスメント（ΔＱ）を示している。
【００２８】
この場合、Ｑのは、以下のように算出され得る。  
【数１６】
2008511207.tif 000016
【００２９】
式（１２）は、Ｑ値が、利得帯域幅積（ｆＴ）と反比例して増加することを示している。
【００３０】
Ｑエンハンスメントの影響を低減し、または除去するために、能動フィルタの各バイカッドに補償が加えられ得る。前述のように、Ｑエンハンスメントの原因は、有限利得帯域幅積が考慮されるときに各オペアンプの伝達関数に導入される寄生極である。この寄生極を補償するために、閉ループ伝達関数にゼロが導入され得る。これは、帰還パスで極を付加することによって達成され得る。
【００３１】
図７は、ゼロ補償を備えるオペアンプ２０２の概略図である。オペアンプ２０２は、２つの入力抵抗Ｒおよび２つの負の帰還コンデンサＣを含む。帰還パスには、各差動出力がコンデンサＣの１つに結合されている単位利得バッファ(unity gain buffer)７０２が導入され得る。バッファ７０２の利得は、２つの入力抵抗ＲＣおよび２つの帰還抵抗ＲＣによって設定され得る。ゼロ補償を有するオペアンプ２０２の伝達関数は、以下の式によって周波数領域で表され得る。  
【数１７】
2008511207.tif 000017
【００３２】
図８は、ゼロ補償を備える２段フィルタを有するバイカッドの概略図である。各段は、差動オペアンプ２０２ａおよび２０２ｂを有し得る。図示の実施形態において、第１のオペアンプ２０２ａは入力段にあり、第２のオペアンプ２０２ｂは出力段にある。代替的には、第２のオペアンプ２０２ｂが入力段で使用することもでき、第１のオペアンプ２０２ａが出力段で使用することもできる。図８のバイカッドを参照すると、第１のオペアンプ２０２ａは、２つの入力抵抗Ｒ１および２つの負の帰還ループを含み得る。各帰還ループは、並列の抵抗Ｒ２とコンデンサＣ１回路を含み得る。第２のオペアンプ２０２ｂは、２つの入力抵抗Ｒ３および２つの負の帰還コンデンサＣ２を含み得る。帰還パスには、各差動出力がコンデンサＣ２の１つに結合される単位利得バッファ７０２が導入され得る。バッファ７０２の利得は、２つの入力抵抗ＲＣおよび２つの帰還抵抗ＲＣによって設定され得る。また、バイカッド１０４は、第２（２０２ｂ）の出力を第１（２０２ａ）の入力に結合する抵抗Ｒ４を備える２つの負の帰還ループも含む。
【００３３】
図９のシステム図は、両フィルタの有限利得帯域幅積を補償するためのゼロを有する第２のオペアンプを有するバイカッドでのＱエンハンスメントを求めるのに使用され得る。このシステム図は、第１のオペアンプでの伝達関数を表す第１のブロック９０２と、これに続く、ゼロ補償を備える第２のオペアンプでの伝達関数を表す第２のブロック９０４を含む。第１のブロック９０２の伝達関数は、式（７）から導出され、第２のブロック９０４の伝達関数は、式（１３）から導出され得る。第１のオペアンプには、第１の帰還ブロック９０６が付加され得る。バイカッドには、入力側のブロック９１０によって表されるバイカッドのＤＣ利得を有する負の帰還を表すために、第２の帰還ブロック９０８が付加され得る。図９のシステム図から、伝達関数が以下のように算出することができる。  
【数１８】
2008511207.tif 000018
【００３４】
式（１）および式（１４）から、バイカッドの利得、極周波数およびＱ値が、以下の式によって表され得る。  
【数１９】
2008511207.tif 000019
【数２０】
2008511207.tif 000020
【数２１】
2008511207.tif 000021
【００３５】
式（６）および式（１７）から、Ｑ値の変化が以下の式によって表することができる。  
【数２２】
2008511207.tif 000022
【００３６】
式（１８）は、ゼロ補償を有する第２のオペアンプを備えるバイカッドが、プロセス、電圧および温度の変動全般にわたってＱエンハンスメントを被らないことを示している。
【００３７】
分析の次のステップは、フィルタの出力インピーダンスのＱ値に対する影響を考慮することである。式（１８）では、フィルタの出力インピーダンスがゼロであると仮定している。しかしながら、実際には、各オペアンプは、顕著にＱエンハンスメントを生じさせることができる有限出力インピーダンスを有する。具体的には、有限出力インピーダンスを有するオペアンプの伝達は、以下の式によって表され得る。  
【数２３】
2008511207.tif 000023
【００３８】
式（１９）から明らかなように、有効な利得帯域幅積ｆｔは、１／（１＋Ｒｏｕｔ／Ｒ）だけ低減される。さらに、Ｑ値は、ＲｏｕｔおよびＲにおけるプロセス、電圧および温度の変動と共に変化する。
【００３９】
フィルタの有限出力インピーダンスを補償するために、追加の補償が使用されてもよい。補償の性質を調べるために、両オペアンプが、個別に評価される。図１０は、図８のバイカッドの第１のオペアンプ２０２ａをモデル化したブロック図である。第１のオペアンプ２０２ａへの入力における負荷は、第１のオペアンプ２０２ａの入力に配置されたバイカッドの２つの負の帰還抵抗Ｒ４と、第１のオペアンプ２０２ａの差動入力にまたがって接続されたバイカッドの２つの入力抵抗Ｒ１で表され得る。第１のオペアンプ２０２ａの２つの帰還コンデンサＣ１は、帰還ループに残っている。第１のオペアンプ２０２ａの出力負荷は、第１のオペアンプ２０２ａへの帰還抵抗Ｒ２と第２のオペアンプ２０２ｂへの入力抵抗Ｒ３の並列組み合わせの２倍に相当する差動出力にまたがるインピーダンスによって表され得る。この場合、第１のオペアンプ２０２ａの伝達関数は、以下の式から算出され得る。  
【数２４】
2008511207.tif 000024
【００４０】
第１のオペアンプ２０２ａの有効利得帯域幅積ｆｔは、（Ｑエンハンスメントに関する限り）式（２０）に示す率だけ減少する。したがって、第１のオペアンプ２０２ａの入力と出力における負荷は、Ｑエンハンスメントを、プロセス、電圧および温度の変化に依存させるのみならず、Ｑエンハンスメントをさらに低下させる。
【００４１】
図１１は、図８のバイカッドの第２のオペアンプ２０２ｂをモデル化した概略的ブロック図である。第２のオペアンプ２０２ｂへの入力における負荷は、変わらずに２つの入力抵抗Ｒ３を備えたままである。また、第１のオペアンプ２０２ａの差動入力にまたがって２つの補償抵抗ＲＣ１も接続され得る。後で示すように、これらの補償抵抗ＲＣ１は、Ｑエンハンスメントに影響を及ぼさず、したがって、省略されてもよい。しかしながら、補償抵抗ＲＣ１は、バイカッドの極周波数ω０を調整する方法を提供するものである。バイカッドの極周波数ω０を調整できることは、帯域通過リップルをさらに低減するために複数のバイカッド段を用いて能動フィルタを微調整する手段を提供し得る。
【００４２】
第２のオペアンプの帰還ループは、変わらずに２つの負の帰還コンデンサＣ２と単位利得バッファ７０２を備えたままである。バッファ７０２の利得は、２つの補償抵抗ＲＣ２と２つの負の帰還補償抵抗ＲＣ２によって設定され得る。後で示すように、補償抵抗ＲＣ２は、第１と第２のオペアンプの有限出力インピーダンスによるＱエンハンスメントを補償するように選択され得る。
【００４３】
第２のオペアンプ２０２ｂの出力負荷は、すべて、差動出力にまたがって接続される、バイカッドの２つの負の帰還抵抗Ｒ４および２つの負荷抵抗ＲＬによって表され得る。
【００４４】
第２のオペアンプ２０２ｂの伝達関数は、以下の式から算出され得る。  
【数２５】
2008511207.tif 000025
【００４５】
図１２のシステム図は、Ｑエンハンスメントの影響を低減し、または除去するのに必要な補償を決定するのに使用され得る。このシステム図は、第１のオペアンプでの伝達関数を表す第１のブロック１２０２と、これに続く、第２のオペアンプでの伝達関数を表す第２のブロック１２０４を含む。第１のブロックの１２０２の伝達関数は式（２０）から導出され、第２のブロックの１２０４の伝達関数は式（２１）から導出され得る。第１のオペアンプには、第１の帰還ブロック１２０６が付加され得る。バイカッドには、入力側のブロック１２１０によって表されるバイカッドのＤＣ利得を有する負の帰還を表すために、第２の帰還ブロック１２０８が付加され得る。
【００４６】
バイカッドのゼロＱエンハンスメントの条件は以下の通りである。  
【数２６】
2008511207.tif 000026
【数２７】
2008511207.tif 000027
【数２８】
2008511207.tif 000028
【数２９】
2008511207.tif 000029
【００４７】
式（２５）は、集積回路内の各オペアンプの遷移周波数ωｔが実質的に同じであると仮定することによって簡略化され得る。この仮定によれば、以下の関係が確立され得る。  
【数３０】
2008511207.tif 000030
【００４８】
式（２６）を満たすことによって、プロセス、電圧および温度の変動全般にわたって、実質的にゼロのＱエンハンスメントが達成され、維持され得る。ゼロＱエンハンスメントに言及する際の「実質的に」という語は、このフィルタを用いた個々の適用での許容可能なエラー率または信号対雑音比をもたらすＱエンハンスメントを意味するものである。
【００４９】
図１３は、Ｑエンハンスメントが補償されたバイカッドの概略図である。バイカッド１０４は、２段フィルタとして構築され得る。各段は、差動オペアンプ２０２ａおよび２０２ｂを有し得る。第１のオペアンプ２０２ａは、入力段に示され、第２のオペアンプ２０２ｂは、出力段に示される。第１のオペアンプ２０２ａは、２つの入力抵抗Ｒ１および２つの負の帰還ループを含み得る。各帰還ループは、並列の抵抗Ｒ２とコンデンサ１の回路を含み得る。第２のオペアンプ２０２ｂは、２つの入力抵抗Ｒ３および２つの負の帰還コンデンサＣ２を含み得る。第１の補償抵抗２ＲＣ１が、極周波数を調整するように、第２のオペアンプ２０２ｂの差動入力にまたがって接続され得る。帰還パスには、各差動出力がコンデンサＣ２の１つに結合される単位利得バッファ７０２が導入され得る。バッファ７０２には、Ｑエンハンスメントを補償するために、１対の入力と帰還の抵抗ＲＣ２が結合され得る。また、バイカッド１０４は、第２のオペアンプ２０２ｂの出力を、第１のオペアンプ２０２ａの入力に結合する抵抗Ｒ４を備える２つの負の帰還ループも含み得る。
【００５０】
代替的には、２段バイカッド１０４における差動オペアンプ２０２ａおよび２０２ｂの順序が変えられてもよい。すなわち、第２のオペアンプ２０２ｂがバイカッド１０４の入力段で使用されてもよく、第１のオペアンプ２０２ａが、バイカッド１０４の出力段で使用されてもよい。この構成を有するバイカッドが、図１４に示されている。第２のオペアンプ２０２ｂは、２つの入力抵抗Ｒ３および２つの負の帰還コンデンサＣ２を含み得る。第１の補償抵抗２ＲＣ１が、極周波数を調整するように、第２のオペアンプ２０２ｂの差動入力にまたがって接続され得る。帰還パスには、各差動出力がコンデンサＣ２の１つに結合される単位利得バッファ７０２が導入され得る。バッファ７０２には、Ｑエンハンスメントを補償するために、１対の入力と帰還の抵抗ＲＣ２が結合され得る。第１のオペアンプ２０２ａは、２つの入力抵抗Ｒ１および２つの負の帰還ループを含み得る。各帰還ループは、並列の抵抗Ｒ２とコンデンサＣ１の回路を含み得る。また、バイカッド１０４は、第１のオペアンプ２０２ａの出力を第２のオペアンプ２０２ｂの入力に結合する抵抗Ｒ４を備えた２つの負の帰還ループも含み得る。
【００５１】
以上で説明したバイカッドは、より高次のフィルタを形成するためにカスケード接続され得る。図１５に、４次フィルタの一例を示す。第１のバイカッド１０４ａは、図１３に示すバイカッドと同一であるが、代替的には、図１４に示すバイカッドを用いて実施することもできる。バイカッド１０４ａは、以下の式（２７）を満たすことにより、プロセス、電圧および温度の変動全般にわたって、実質的にゼロのＱエンハンスメントで構成され得る。  
【数３１】
2008511207.tif 000031
【００５２】
式中、ＲＬは、第２段のバイカッド１０４ｂにおけるＲ２１に等しい。
【００５３】
また、第２のバイカッド１０４ｂも、図１３に示すバイカッドと同一であるが、代替の構成では、図１４に示すバイカッドを用いて実施することもできる。バイカッド１０４ｂは、以下の式（２８）を満たすことにより、プロセス、電圧および温度の変動全般にわたって、実質的にゼロのＱエンハンスメントで構成され得る。  
【数３２】
2008511207.tif 000032
【００５４】
代替の実施形態では、４次フィルタが、図１６に示すように、ラダー構成で実施され得る。このフィルタは、２つのバイカッド１０４ａおよび１０４ｂの間に帰還が付加されていることを除けば、実質的に、図１５に示すものと同じである。より具体的には、このフィルタは、第２のバイカッド１０４ｂにおける第１のオペアンプ２０２ａ’の出力から第１のバイカッド１０４ａにおける第２のオペアンプ２０２ｂの入力への２つの負の帰還ループを用いて実施され得る。各帰還ループは、結合抵抗Ｒｃｐを含み得る。結合抵抗Ｒｃｐは、フィルタ性能を最適化するように選択され得るが、Ｑエンハンスメントに影響を及ぼすべきではない。やはり、式（２７）および式（２８）を使って、この４次フィルタが、プロセス、電圧および温度の変動全般にわたって、実質的にゼロのＱエンハンスメントを有するように、フィルタの各バイカッドが構成され得る。
【００５５】
当分野の技術者は、複数のバイカッドをカスケード接続することにより、容易に、プロセス、電圧および温度の変動全般にわたって実質的にゼロのＱエンハンスメントを有する任意の次数のフィルタを実施することができるであろう。ｎを奇数とする、ｎ次フィルタが求められる場合には、フィルタの入力または出力にインピーダンス変換段が付加され得る。図１７に、図１６のフィルタへの入力側にインピーダンス変換段を備えるこのようなフィルタの一例が示されている。インピーダンス変換段は、２つの負の帰還ループを備えるオペアンプ１７０２を含む。各帰還ループは、並列の抵抗Ｒ０とコンデンサＣ０の回路を含み得る。この構成は、プロセス、電圧および温度の変動全般にわたって実質的にゼロのＱエンハンスメントを有する５次フィルタをもたらす。
【００５６】
開示の実施形態の以上の説明は、当分野の任意の技術者が、本発明を作成し、または使用することができるようにするために示すものである。当分野の技術者には、これらの実施形態への様々な変更が容易に明らかになるものであり、本明細書で定義する一般的原理は、本発明の精神または範囲から逸脱することなく他の実施形態にも適用され得る。よって、本発明は、本明細書で示す実施形態だけに限定されるべきものではなく、本発明には、本明細書で開示する原理および新規の特徴と合致する最も広い範囲が許容されるべきである。
【図面の簡単な説明】
【００５７】
【図１】カスケード型で構成されている複数のバイカッド段を備える能動フィルタを示す機能ブロック図である。
【図２】能動フィルタのバイカッドを示す概略図である。
【図３】２つの理想的なオペアンプを備えるバイカッドを示すシステム図である。
【図４】理想的な能動フィルタと有限利得帯域幅積を有する能動フィルタの間の振幅応答の差を示すグラフである。
【図５】有限利得帯域幅積を有するオペアンプを備えるバイカッドを示すシステム図である。
【図６】有限利得帯域幅積を有するオペアンプを備えるバイカッドの極周波数とＱ値の変化を示すグラフである。
【図７】ゼロ補償を有するオペアンプを示す概略図である。
【図８】ゼロ補償を有するオペアンプを有するバイカッドを示す概略図である。
【図９】有限利得帯域幅およびゼロ補償を有するオペアンプを備えるバイカッドを示すシステム図である。
【図１０】バイカッドの第１のオペアンプをモデル化した概略的ブロック図である。
【図１１】バイカッドの第２のオペアンプをモデル化した概略的ブロック図である。
【図１２】有限利得帯域幅、ゼロ補償、および有限出力インピーダンスを有するオペアンプを備えるバイカッドを示すシステム図である。
【図１３】実質的にゼロのＱエンハンスメントが補償されたバイカッドを示す概略的ブロック図である。
【図１４】実質的にゼロのＱエンハンスメントが補償されたバイカッドの代替の実施形態を示す概略的ブロック図である。
【図１５】実質的にゼロのＱエンハンスメントが補償された２つのカスケード型バイカッドを備える４次フィルタを示す概略的ブロック図である。
【図１６】ゼロのＱエンハンスメントが実質的に補償された２つのラダーバイカッドを備える４次フィルタを示す概略的ブロック図である。
【図１７】ゼロのＱエンハンスメントが実質的に補償された２つのラダーバイカッドを備える５次のフィルタを示す概略的ブロック図である。
【図１】
2008511207.tif 000035
【図２】
2008511207.tif 000036
【図３】
2008511207.tif 000037
【図４】
2008511207.tif 000038
【図５】
2008511207.tif 000039
【図６】
2008511207.tif 000040
【図７】
2008511207.tif 000041
【図８】
2008511207.tif 000042
【図９】
2008511207.tif 000043
【図１０】
2008511207.tif 000044
【図１１】
2008511207.tif 000045
【図１２】
2008511207.tif 000046
【図１３】
2008511207.tif 000047
【図１４】
2008511207.tif 000048
【図１５】
2008511207.tif 000049
【図１６】
2008511207.tif 000050
【図１７】
2008511207.tif 000051
【国際調査報告】
2008511207.tif 000052
2008511207.tif 000053
2008511207.tif 000054
2008511207.tif 000055