(57)【要約】多くのアプリケーションのためのデータの符号化および処理は、符号化方法が２つ以上のパラメーターを独立して操作することができて、パラメーターを組み合わせると、予想される場所に正確に通知されるデータ値となる場合、取り扱いやすくされることができる。データの見地から、これはｎ幅のデジタルワードを別個の小部分のワードに分割することと、サブセットを連続的かつ独立的に処理することとを必然的に伴ない得る。ここで、これらの小部分のワードの区別は生み出された情報についての明白な関連を有する。たとえば、８ビットワードは２つの４ビットワードに分解され得、半分は送信源がフル強度である間に処理され、他の半分は送信源が１／１６の強度である間に処理される。これにより、入力信号によって駆動されるトランスジューサのために必要な帯域幅およびサイクル速度を低減しながら、最初の８ビットワードの完全なダイナミックレンジを回復する。
2008513837.tif 000002
【特許請求の範囲】
【請求項１】
ｎ次元のアレイを介してユーザーまたは読み取りシステムに対する送信のためにデータセットを符号化する方法であって、該方法は、
該データセットが該アレイの情報コンテンツを満たすデータの一つ以上のサブセットからなることと、
該データセットの該送信を完了する時間内に多数のデータサブセットを順次に提示することと、
離散数の状態を有するアレイ素子に該データサブセットをロードすることと、
該データサブセットが該ユーザーまたは該読み取りシステムによっていつ読み取られるかまたは解釈されるかを決定する一つ以上の送信源であって、該送信源が該データセットおよび該データサブセットから独立的に制御される送信源と、
を包含する、方法。
【請求項２】
前記素子アレイが独立した制御ラインを有する、請求項１に記載の方法。
【請求項３】
単一のデータセットの送信の間に各送信源が単一の時間にわたって連続的にＯＮである、請求項２に記載の方法。
【請求項４】
前記送信源の光源がＯＮである任意の所定の時間において該送信源の光源が出力強度レベルにおいて変化する、請求項２に記載の方法。
【請求項５】
前記送信源がＰＷＭを介してＯＮおよびＯＦＦに制御される、請求項２に記載の方法。
【請求項６】
前記アレイ素子が状態を変化させている間は前記送信源がＯＦＦである、請求項２に記載の方法。
【請求項７】
前記送信源がバイナリー重み付きスキームにおけるＰＷＭである、請求項６に記載の方法。
【請求項８】
最上位ビットがより小さい時間増加の中に送信される全時間を分割するためにビット分割の技術が採用される、請求項７に記載の方法。
【請求項９】
各次元における前記アレイの長さの合計と等しい数の制御ラインを使用して前記アレイ素子が制御される、請求項１に記載の方法。
【請求項１０】
単一のデータセットの送信の間に単一の時間にわたって各送信源が連続的にＯＮである、請求項９に記載の方法。
【請求項１１】
前記送信源の光源がＯＮである任意の所定の時間において該送信源の光源が出力強度において変化する、請求項９に記載の方法。
【請求項１２】
前記送信源がＰＷＭを介してＯＮおよびＯＦＦに制御される、請求項９に記載の方法。
【請求項１３】
前記アレイ素子が状態を変化させている間は前記送信源がＯＦＦである、請求項９に記載の方法。
【請求項１４】
前記送信源がバイナリー重み付きスキームにおけるＰＷＭである、請求項１３に記載の方法。
【請求項１５】
最上位ビットがより小さい時間増加の中に送信される全時間を分割するためにビット分割の技術が採用される、請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の優先権利益および引用）
本出願は、以下の共通所有で同時係属の米国特許出願に関連する。
【０００２】
２００４年９月１７日に出願された仮出願番号６０／６１１，２２０「Ｅｎｈａｎｃｅｄ  Ｂａｎｄｗｉｄｔｈ  Ｄａｔａ  Ｅｎｃｏｄｉｎｇ  Ｍｅｔｈｏｄ」および
２００５年８月１０日に出願された特許出願番号１１／２０１，２２０「Ｅｎｈａｎｃｅｄ  Ｂａｎｄｗｉｄｔｈ  Ｄａｔａ  Ｅｎｃｏｄｉｎｇ  Ｍｅｔｈｏｄ」。
【０００３】
（技術分野）
この発明は、データの符号化および送信を取扱うものであり、より詳しくは、ユーザーまたは読み取りシステムに情報を提示または送信する素子の多次元アレイを使用するシステムのためのアドレス指定およびタイミング技術を取り扱う。
【背景技術】
【０００４】
データ符号化アルゴリズムは、電子ビデオディスプレイの領域において、特にフラットパネルディスプレイシステムについて多くのアプリケーション分野を見出す。このアプリケーションに本発明または関連する従来技術を限定するものでは決してない一方で、従来技術がどのように進化して適用されてきたかを説明するためにそのような例のアプリケーションの特徴を要約することは有益である。このアプローチは、直後の議論においてフォローされる。
【０００５】
そのような符号化アルゴリズムのアプリケーションの第一の説明的な例は、フルカラー画像を作成するためにディスプレイ表面から放射する赤色、緑色および青色の光の順次パルスされるバーストを使用する直視型フラットパネルディスプレイシステムである。人間の視覚系は、光強度のレベルの認識を形成するために光源からパルスされた光を効率的に統合する。ピクセル（ビデオディスプレイ上の画素）のアレイに、適切にパルスされた態様で光を放射または透過させることによって、フルカラーディスプレイを作成することができる。この技術を定義するために一般に使用される用語は、フィールドシーケンシャルカラー（以下、ＦＳＣ）と呼ばれている。タイトルが「Ｏｐｔｉｃａｌ  Ｄｉｓｐｌａｙ」の特許文献１は、この現象をフラットパネルディスプレイの基礎として使用しており、本明細書において、参照により援用される。
【０００６】
ディスプレイ表面の各点において生成されるグレースケールのレベルは、原色サブフレーム時間ｔｃｏｌｏｒの間にピクセルがＯＮである時間の割合に比例する。これが生じるフレームレートは、点滅する画像ではなく連続する安定した画像の錯覚を作り出すのに十分なほど高い。各原色の一定の時間ｔｃｏｌｏｒの間に、関連するピクセルをｔｃｏｌｏｒの適切な部分にわたって開かせることにより、その原色のシェードを決定することができる。たとえば、２４ビット符号化された色を生成することは、各原色について定義される２５６（０〜２５５）のシェードを必要とする。一つのピクセルが赤のシェードの５０％を必要とする場合、そのピクセルはシェード１２８（１２８／２５６＝０．５）によって割り当てられ、ｔｃｏｌｏｒの５０％にわたってＯＮに留まることになる。データ符号化のこの形式は、一定の規模の光源がスクリーンにわたって変調されることを想定している。さらに、それはｔｃｏｌｏｒを部分的な時間成分に均等に細分することによってグレースケールを達成する。
【０００７】
この特定のビデオに基づくアプリケーションからより広い範囲のふさわしいアプリケーションに一般化するためには、この開示の全体にわたって使用されることになる用語を定義することは適切である。個々のビデオピクセルは、入ってくるデータの見地からアレイ素子に対応するものであり、ディスプレイスクリーン内に存在する光を（ＯＮ／ＯＦＦゲートすることにより）変調する役割を果たす。スクリーン内の光（全体的な量は各アレイ素子においてゲートすることによる変調される）は、一定の期間にわたって一定の強度で放射される。強度と期間がわかっているこの物理的作用は、これからは送信パルスと称する。それはアレイ内の符号化データによって変調されることになる量である。ビデオディスプレイを照射する光は、次に、この開示において開示される方法を使用して数学的に符号化されて制御されることができる定量化可能なエンティティのより大きなクラスの代わりになるものである。符号化方法の適用範囲はビデオディスプレイよりもはるかに広いので、「送信パルス」という用語によって象徴される前記定量化可能なエンティティは、必ずしも光エネルギーの強度というわけではあり得ない。
【０００８】
他の技術は、（前に言及した直視型システムではなく）投影に基づいたシステムを作成するために、ＦＳＣスキームおよびパルス幅変調（以下、ＰＷＭ）アドレス指定スキームを使用する。そのような投影に基づいたディスプレイは、Ｔｅｘａｓ  ＩｎｓｔｒｕｍｅｎｔｓのＤｉｇｉｔａｌ  Ｌｉｇｈｔ  Ｐｒｏｃｅｓｓｏｒ（ＤＬＰ）、およびＤｉｔｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ（ＤＭＤ）の特許において開示されたマイクロミラーのアレイを使用する特許されたプロジェクターシステムに見出される（それぞれ特許文献２および３を参照）。ＤＭＤにおいて、ミラーは、投影ディスプレイシステムにおけるレンズを通る光を反射させるために一方に傾いており、投影レンズを通して反射する光を防ぐために反対方向に傾いている。ミラーが光を反射するためにいつおよびどのくらいの時間にわたって方向づけられるかを正確にタイミングをとることによって、ＤＭＤは、一定の原色光源または連続的に回転するカラーホイールを使用してフィルターをかけられる白色光源のいずれかの正しいシェードまたは輝度を反映する。これらのＴｅｘａｓ  Ｉｎｓｔｒｕｍｅｎｔｓの装置においてインプリメントされる符号化ストラテジは、Ｓｅｌｂｒｅｄｅにおける直視型装置について開示された均等期間のタイムスライスストラテジとは対照的に、サイクルタイムを不均等な部分に分割する。不均等な小部分の期間は、２の昇冪として時間的に比例する（たとえば、第２の部分は第１の部分の長さの２倍であり、第３の部分は第２の部分の長さの２倍であり、予期される最大の部分まで続く）。
【特許文献１】米国特許第５，３１９，４９１号明細書
【特許文献２】米国特許第５，２７８，６５２号明細書
【特許文献３】米国特許第５，７７８，１５５号明細書
【発明の開示】
【課題を解決するための手段】
【０００９】
（要約）
本発明は、ビデオディスプレイシステムなどのアプリケーションのためのデータを符号化する方法を体系化するものであるが、ビデオディスプレイシステムに限定されるものではない。その有用性は、たとえば、行ごとおよび／またはサブアレイごとの方法でアドレス指定可能なピクセル素子のアレイによって構成される空間光変調器（ＳＬＭ）を備えている入力（照明）光源および個々のピクセルの両方を制御するビデオデータのパルス幅変調フレームのための方法を組み込むビデオシステムについて最も明白である。この符号化方法は、各ピクセルの状態が固有のトランジスタまたは他の能動スイッチ装置によって制御され得るかまたはされ得ないＳＬＭピクセルのアレイにも適用することができる。アレイにおけるピクセルは、ピクセルをＯＮにするためのサブアレイごとの方法（すなわち光の透過、反射または放射）においてアドレス指定される。これらのサブアレイは、１つの行、いくつかの数の行、またはアレイのすべての行によって構成され得る。ピクセルのアレイ全体またはいくつかの行のサブアレイは、スクリーンのリフレッシュまたはリセットの間に同じ状態（ＯＮまたはＯＦＦ）に同時に設定されることもできる。ピクセルのアレイのアドレス指定の間に、ピクセルに光を透過させるために使用される光源は個々に制御される。
【００１０】
本発明は、システム自身を強化に役立てるシステムに向けた情報の符号化を強化させ得るものであり、そのようなシステムとは、たとえば、ＦＳＣの方法によって色を生成する透過型ディスプレイを作成するための阻止波内部反射率法（ＴＩＲ）を使用する光シャッターによって構成されるビデオディスプレイ装置などである。前に参照した例のディスプレイシステム（Ｓｅｌｂｒｅｄｅ）は、時分割多重化光シャッター（ＴＭＯＳ）として知られている。しかし、本発明は、パルス光源および光透過型または光反射型の素子またはピクセルを組み込むディスプレイアーキテクチャなどの他のディスプレイアーキテクチャにも応用できる。その光特性は前記パルス光源に由来する。本発明についての利用可能性の範囲は、説明の目的のためにここで使用されるビデオディスプレイ装置をはるかに越える。
【００１１】
本発明は、すでに述べたＴＭＯＳの例の範囲内のアプリケーションに特に良く適する。なぜならＴＭＯＳは、その有用性の範囲内において、ピクセルアーキテクチャあたり一つの部分を使用することによって、フルカラースペクトルが各ピクセルを透過させられるからである。多くのディスプレイシステムは、３つの部分のあるピクセル（すなわち、空間的に互いに別個のサブピクセルよりなる赤、緑および青の領域）を使用しており、それらがある割合で組み合わさり、スクリーンから離れて見られたときに所望の色を生成する。ＴＭＯＳシステムに照射する役割を果たす光源またはランプは、スクリーン上のピクセルから独立して制御され、スクリーン上のピクセルはプログラムコンテンツに基づいて要求される通りに作動される。始めに提案された定義に一致して、ＴＭＯＳディスプレイを照射する原色光源の連続的な活動化は、「送信パルス」イベントの例を構成する。送信パルスは、観察者に対する伝播のためのディスプレイからの光のカップリングを許可または禁止するピクセルの制御可能なアレイによって空間的に変調される。観察者は、やがておよびＦＳＣの原理に従ってディスプレイ表面におけるカラービデオ画像を認識する。
【００１２】
ＦＳＣに基づいたシステムについてのほとんどの符号化メカニズムは、全体が参照により援用されている特許出願「Ｓｉｍｐｌｅ  Ｍａｔｒｉｘ  Ａｄｄｒｅｓｓｉｎｇ」（Ｄｅｒｉｃｈｓ）において、多くのなかの一つの可能な例として、開示されるもののようなある形式の、双安定効果、メモリ効果または持続効果を前提としている。このメモリ効果は、ＣＭＯＳメモリセルまたはトランジスタなどの個々のおよび／または別個のメモリ素子に起因し得るかまたはし得ない。たとえば、ＴＭＯＳの一つの実施形態は、ピクセルに電圧または電荷が加えられていない間のデフォルト非作動状態から、作動の間に、各ピクセルのエアギャップにおける導体間の分離が低減され得るように、各ピクセルは微小電気機械システム（ＭＥＭＳ）可変コンデンサであることを仮定している。前記の例において、コンデンサに電圧を印加することは、クーロン引力を通して上部電極を下部電極に無理に近づけることによって、ピクセルのキャパシタンスを増加させながらエアギャップの距離を低減する。この例において、十分な電圧Ｖ１が印加されると、引込みまたはスナップダウンとして知られる効果において、動く上部導体層が収縮して下部導体層に接触することになる（それらが固体の誘電体によって分離されていない限り）。２つの導体（またはそれらのそれぞれの誘電体）の収縮を解除するためには、コンデンサの電圧はＶ１より小さい第２の電圧Ｖ２に到達する必要がある。すべてのアドレス指定されていない行は、電圧範囲Ｖ２＜Ｖ＜Ｖ１の範囲に留まる。したがって、ピクセルのアドレス指定された行は、アドレス指定されていない行におけるピクセル（またはコンデンサ）の状態を変化させることなく作動させられることができる。この制御方法は、可変コンデンサであるピクセルのヒステリシス性質をうまく利用したものである。本発明は、このような特定の装置への適用に適合性がありなおかつ適切であるの両方である。
【００１３】
本データ符号化発明は、たとえばピクセルコンデンサの行の放電率を（その行をアドレス指定するとき）高いから（その行をアドレス指定しないとき）低いへと変化させることのできる他の制御方法にも適用可能である。利用可能性についてのふさわしい事前条件が満たされる場合、本発明はデータの符号化を最適化することにおいて著しい有用性を提供する。
【００１４】
前述のものは、以下の本発明の実施形態の詳細な説明をより良く理解し得るために、本発明の一つ以上の実施形態の特徴および技術的利点をやや大まかに概説したものである。本発明の実施形態のさらなる特徴および利点は以下に述べられることになり、請求項の主題を形成する。
【００１５】
本発明のより良き理解は、以下の図面とともに以下の詳細な説明が考慮されたときに得られうる。
【発明を実施するための最良の形態】
【００１６】
本発明は、素子の任意の大きさのアレイに関連したデータを符号化する方法であり、そのコンテンツは任意の次元の値が変化し得る。ここでデータは、データがいつロードされるかに関連して、異なる方法および異なる時間において提示されることが可能である。アレイ素子は、バイナリーについては２つ、ターナリについては３つ、クオターナリについては４つなどのように、多数の離散状態を提示することができる。素子のアレイにロードされる入力データストリームは一般的に、時間における任意の一つの瞬間においてアレイによって提示、格納、または変換されることのできる情報より多くの情報を含む。したがって、データサブセットは、完全な情報セットをユーザーに提示するために時間的に連続して使用されることができる。アレイにおいて提示される各個々のデータサブセット、または素子アレイにおいて提示されるデータサブセットの次の時間的な連続物のいずれかが、次に当該のアプリケーション特有の装置内の入力データストリームの完全な情報コンテンツを提供する。アレイにおいて情報の各サブセットが順次提示される時間は、サブセット時間と呼ばれる一定の期間にわたって続く。データの各サブセットは、通常はアレイを満たすことが予想され、異なる時間においてロードおよび提示され得るサブアレイの中にさらに分解されることができる。一部のビデオアプリケーションにおいては、全体のアレイが各サブセット時間の間に必ずしも再ロードされないように、転送されるデータは情報コンテンツの変化のみを反映する。本発明は、期待される中心的な有用性のみならず、任意のそのような変化に適用される。なお、本発明の原理はビデオディスプレイ装置の分野に限定されるものではないことに留意されたい。さらに、当業者はそのような原理を他のアプリケーションに適用することが可能であり得ることに留意されたい。
【００１７】
本発明の一つの可能なアプリケーションは、ピクセルの２次元アレイによって構成されるビデオディスプレイスクリーンにおいてＦＳＣを使用することによる視覚情報のフレームの送信である。この現実世界の例において、フレームは、見る人によって観察されるビデオディスプレイを備える各ピクセルの色および輝度を決定する情報のセットである。フレームは、所望の出力を作成するために混合される原色の数によって通常決定される多数のデータサブセットまたはサブフレームによって構成される（この例においては、赤、緑および青の３つのいわゆる三刺激色が最も一般的に使用される原色である）。フルカラー情報は、次に各原色についてデータの別個のチャネルに解析される。各サブフレームは、次に原色フル強度の部分である適切な原色に関連する異なるシェードを符号化することになる。これらのシェード（このデータにおいてはこれ以上単純化できない別個の原色の部分）は、ディスプレイにとってデータの最低のサブセットである。ＦＳＣ技術を使用して、原色シェード値に時間的に比例した時間の一定の部分すなわちサブセット時間について、所定のピクセル（アレイ素子）において原色の放射時間を選択的に制約することによって、所望のシェードが表示されることができる。すべてのフルカラービデオフレームについて許容される全時間は、ｔｆｒａｍｅ＝１／（秒あたりのフレーム）である。一つの実施形態において、すべての構成原色について許容される時間は、ｔｃｏｌｏｒ＝ｔｆｒａｍｅ／Ｎｃｏｌｏｒである（図１の１０１）。ここで、Ｎｃｏｌｏｒは原色の数を表す（たいていのビデオアプリケーションについて一般的に３つの原色に設定されているが、３つに限定されるものではなく、またさらに言えば原色にも限定されない）。赤、緑および青の原色ランプについて、６０ｆｐｓおよびＮｃｏｌｏｒ＝３について、時間ｔｃｏｌｏｒ＝５．５６ｍ秒である。
【００１８】
図１は、原色サブフレーム１０１あたり５ビットの情報を用いて本発明を展開する表示アプリケーションのためのバイナリーシェードとタイミングシーケンスの代表的な例を示す。ここでは、一般的に１０１はデータサブセットタイムを表す。このシーケンスは、ＦＳＣ符号化スキームを構成する原色ごとに反復され得る。ディスプレイの光源は、素子アレイに適用される一般的な変換方法の具体的なインプリメンテーションである。すなわち、光が点灯しているときは、ユーザーはディスプレイ表面の符号化された画像の情報コンテンツを見ることができるが、光が消灯しているときは、ユーザーは情報を見ることができないか、または読むことができない（ディスプレイ表面から光が放射されていないため）。図１は、送信パルス１１０が、５ビットの情報および対応する５つのサブセットに対応する５つの異なる期間にあることを示す。最上位ビット（以降はＭＳＢと呼ぶ）１０２は時間が最も長く、最下位ビット（以降はＬＳＢと呼ぶ）１０３は時間が最も短い。１０３は、光が放射される全時間の１／２ｎ−１続く。ここでｎはビット数である。二番目の上位ビット１０４は２×１０３続き、三番目の上位ビット１０５は４×１０３続き、四番目の上位ビット１０６は８×１０３続き、五番目の上位ビット、すなわちＭＳＢ１０２は、１６×１０３続く。なお、繰り返すが、提供されている例は説明を目的とするものであり、本発明の適用の範囲または有用性を限定することを意図するものではないことに留意されたい。
【００１９】
素子アレイにおいて示される情報のデータサブセットは、アレイ素子そのものの時間的な制約と、当該システムを構成する他の物理的構成要素の固有の待ち時間とに起因して、１０８でロードされて格納されるためのいくらかのゼロではないアレイ時間１０７と、１０９でアレイからアンロードされて消去されるためのいくらかのゼロではない時間とを要する。素子のサブアレイ（２次元アレイの１つの行など）を一度に操作することによって、すべての素子についてデータを同時にまたは増加的にロードしたり消去することができる。送信パルス１１０によって時間および期間を指示されるローディングパルスシーケンス１１１およびアンロードまたは消去の１１２パルスシーケンスとは無関係に、データはユーザーに視覚的に示される。この時点において開示された例については、送信パルス１１０は変調されていない（最大強度）。データは、データが１１１でロードされて１１２で消去されたとして示すこともできるし、アレイのすべてのデータローディングが完了した後に示すこともできる。
【００２０】
ＦＳＣを用いたサンプルディスプレイアプリケーションのために、送信パルス１１０はいつ光源が点灯するかを示す。図１において、パルス１０８によって構成されるデータローディングシーケンス１１１はディスプレイピクセルがいつＯＮにさせられるかを示し、データ消去パルス１０９は消去パルスシーケンス１１２によって引き起こされてピクセルをＯＦＦにする。なお、そうするための十分な時間が利用可能であるという条件で、パルス１０８は一般的なアレイ素子間の状態変化（ＯＮ、ＯＦＦなど）を引き起こすことが可能であるということに留意されたい。したがって、提供されているディスプレイアプリケーションの例において、パルスシーケンス１１１は、いくつかのピクセルをＯＮにしてからいくつかのピクセルをＯＦＦにするかまたはその逆を行なうパルスによって構成することができる。
【００２１】
図２は、サブアレイの方法によってサブアレイにおけるアレイ素子にデータをロードするひとつの可能な方法を示すために、データローディングパルス１０８をより詳細に分割したものを図示する。本発明は、一度にアレイの１次元（例えば一つの行）または多次元（行および列）におけるサブアレイのためにデータをロードすることを可能にする。データローディングパルス２０１は、各素子サブアレイが作動させられる前に発生し、たとえばシフトレジスタに一時的に格納されることが多い。パルス２０１が最初の素子サブアレイについて終了すると、データはパルス２０２によって最初のサブアレイにシフトされる。素子アレイ全体にデータをロードするためには、データサブアレイ２（２０３）、データサブアレイ３（２０４）、データサブアレイ４（２０５）、および継続するすべての「ｍ」個のデータサブアレイについて、データサブアレイ「ｍ−１」（２０６）および最後のデータサブアレイ「ｍ」（２０７）が処理されるまで、パルス２０１によってデータのロードが続けられる。データのロードとシフトはそれぞれ、そのサブアレイについて完了するためのサブアレイ時間２０８を要する。したがって、情報のサブセットにおけるすべてのデータをシフトするための全経過時間は、各サブアレイをアドレス指定するための均等な時間の例については、ｍ×２０８である。
【００２２】
素子アレイの基礎をなすコントロールスキームに依存して、所定のサブアレイについて１回のアドレス指定イベントの間に、素子は、（１）あるレベルのＯＮ状態にすることのみができるか、（２）ＯＦＦにすることのみができるか、あるいは（３）次のサブアレイをアドレス指定する前に適切なＯＮ状態とＯＦＦ状態の両方にすることができる。これらの３つの可能性はそれぞれ、入力データを適切に処理するために異なる帯域幅の要求事項を決定する。なお、以下の議論はピクセル素子がバイナリーである一実施形態のためのものであることに留意されたい。しかし、本発明の原理はターナリであるピクセル素子に適用され得る。
【００２３】
それぞれの符号化スキームにおける最大クロック速度はＮｃｙｃｌｅｓ／１０７であり、ここでＮｃｙｃｌｅｓはアレイアドレスあたりのクロックサイクルの数である。ＮｃｙｃｌｅｓはＮｅｌｅｍｅｎｔｓ／（クロックサイクルあたりの入力ビット）と等しく、ここでＮｅｌｅｍｅｎｔｓはアレイにおける素子の数である。Ｎｒｏｗ個の行およびＮｃｏｌ個の列のピクセルによって構成される代表的なビデオディスプレイに本発明を適用することを考慮されたい。Ｎｃｏｌ＝１０２４かつＮｒｏｗ＝７６８の場合、Ｎｅｌｅｍｅｎｔｓ＝ＮｒｏｗＮｃｏｌである。データがクロックサイクルあたり３２入力ビットにおける入力である場合、これらのパラメーターはＮｃｙｃｌｅｓ＝２４，５７６を生成する。このＦＳＣディスプレイアプリケーションに必要なクロック速度は、ディスプレイをアドレス指定することが許される時間１０７によっておおよそ決定される（行ごとのアドレス指定を想定）。たとえば、１０７＝３００μ秒の場合、必要な最大クロック速度は約Ｎｃｙｃｌｅｓ／１０７＝８２ＭＨｚである。ピーク帯域幅（ＢＷ）は、ＢＷ＝（クロックサイクルあたりのビット）（最大クロック速度）としてのクロック速度に関連する。サイクルあたり３２ビットである現在の例については、ピークＢＷは２．６Ｇビット／秒である。本発明における固有の有用性は、１０７を最大化することおよび／または１０７を適切に可変にすることによって、帯域幅を最小化することである。
【００２４】
（均等時間符号化）
概念的に最も単純な（しかし帯域幅効率が最も良いというには程遠い）符号化スキームは、各サブセット時間を均等な期間であるように指定することであり得る。各サブアレイが均等なサイズである場合、サブアレイ時間もまた均等である。この場合、アレイ時間３１１は、３１１＝３１０／Ｎｓｕｂｓｅｔとして解くことができる。ここで、Ｎｓｕｂｓｅｔはサブセットの数であり、３１０はデータセット時間である。この場合における対応するサブアレイ時間（図２の２０８）を計算すると、３１１／Ｎｓｕｂａｒｒａｙとなる。ここで、Ｎｓｕｂａｒｒａｙはサブセットあたりのサブアレイの数である。
【００２５】
図３は、ディスプレイのための均等時間サブフレームＦＳＣアプリケーションの概略図を示すものであり、ここで平行四辺形の斜辺に沿って移動することが要求される時間は、列アレイによって２次元の行のすべてのピクセルをアドレス指定する時間１０７である。平行四辺形の斜線のない部分（この場合は各平行四辺形のすべての部分）は、送信パルスがＯＮである時間を示す。たとえば、原色ごとに６ビット色を生成するために、６５＝６４＋１のサブセット３０５がある（２６＝６４）。したがって、この例において三原色の光である３０２、３０３および３０４が３つの分離した送信パルスを順次提供すると想定すると、フレーム時間３０１内に収まるこのアプリケーションにおいて、６５×３＝１９５の合計となるサブセット３０５がある。ＦＳＣディスプレイのための均等時間符号化を処理する一つの適切な方法は、所望のシェードを実現するためにサブセット内の適切なポイントにおける各原色時間３１０の間に１回だけすべてのピクセルをＯＮにすることであり得る。次に、３１０の終了においてアレイの最後のアドレス指定をする間に、そのサブアレイがアドレス指定されるときにすべてのピクセルがＯＦＦにされることになる。これは、関連する個々のＯＮポイントおよび共通の同期のＯＦＦポイントに対応する。反対のアプローチもまたきわめて実現可能であり、その場合、ゼロでないデータコンテンツのあるすべてのピクセルが最初にＯＮにされ、３１０の間の適切な時間において各ピクセルが個々にＯＦＦにされる。この最後の瞬間において、共通の同期のＯＮポイントが、関連する個々のＯＦＦポイントと並列される。
【００２６】
説明する目的のために、本発明を展開するビデオディスプレイアプリケーションを用いて、均等時間ＦＳＣディスプレイアプリケーション（６０ｆｐｓ、Ｎｃｏｌｏｒ＝３）について、３１１＝３１０／６５＝１６８μ秒（６５は６ビット色（２６）プラス１に基づいている）であり、Ｎｒｏｗ＝Ｎｓｕｂａｒｒａｙ＝７６８であればサブアレイ時間は２１９ｎ秒であると考慮されたい。そのような実施形態において、アレイ３１１をアドレス指定する時間はＬＳＢ時間と同じであるので、送信パルス（たとえば光源）が最初の行についてＯＮである時間の量は、最後の行についての時間の量と同じである。このことは、３１０内に６４ではなく６５のサブセットがある理由であり、一番上の（最初の）行におけるピクセルによって生成される色シェードが一番下の（最後の）行におけるピクセルからのものと同じであることを確実にするからである。サブアレイ時間の間に、サブアレイにおけるすべての所望のピクセルをＯＮまたはＯＦＦにすることができる。この均等サブセット時間ＦＳＣ実施形態（Ｎｒｏｗ＝７６８、Ｎｃｏｌ＝１０２４）に必要な主クロック速度は２８９ＭＨｚであり、各サブアレイに対する３２ビット深度の入力について９．２Ｇビット／秒のピーク帯域幅に対応している。
【００２７】
（１．フルバイナリー符号化）
図４は、例として６ビットを使用したバイナリー符号化スキームをインプリメントするためのタイミングシーケンスを示す。この方法の利点は、データサブセット時間４１０の間にアレイがアドレス指定される回数を少なくすることによって、均等時間符号化スキームをインプリメントするために必要な帯域幅を減少させることである。バイナリー符号化スキームは、図４に示された平行四辺形の辺におけるアレイをアドレス指定するのみである。平行四辺形の斜線のない部分（この場合は各平行四辺形のすべての部分）は、送信パルスがＯＮである時間を示す。ＭＳＢ４０１は、ＬＳＢ４０６に向かって下降階段状になっている下位ビット４０２、４０３、４０４および４０５の左側に示されている。平行四辺形の傾きは、アレイをアドレス指定するために許容される時間４１１を暗黙に反映するものであり、４１１はこの場合はＬＳＢ４０６の時間と均等である。
【００２８】
均等サブフレーム時間符号化方法におけるように素子を一旦ＯＮにしてから４１０の終了でＯＦＦにするのを待つ代わりに、バイナリー符号化方法は、図４のいずれかのビットの間に素子のＯＮ状態とＯＦＦ状態を切り替える能力を必要とする。換言すると、データセット時間４１０の間の隣接しないピクセル状態変化は、バイナリー符号化の事前条件である。すなわち、各送信パルスの最中、間または相互間における隣接しないピクセル状態変化は、バイナリー符号化の事前条件である。たとえば、素子が数値２０を有する場合、素子はビット４０２（数値１６）および４０４（数値４）の間にＯＮであるが、それぞれの数値が３２、８、２および１であるビット４０１、４０３、４０５および４０６の間はＯＦＦである。このようなバイナリーのおよび潜在的に隣接しない態様でデータを示すことは、サブアレイがアドレス指定される各時間４１１の間に素子を活動化したり非活動化することのできるアーキテクチャを必要とする。
【００２９】
このＦＳＣビデオディスプレイアプリケーションの例において、ピクセルがＯＮである時間４０１〜４０６は、見る人に対して表示される一つの原色のシェードを表す。数値２０によって指定されたピクセルは、可能なフル輝度の２０／６３を有し得るものであり、図４のサブフレーム４０２および４０４の間にＯＮになり得るのみである。これらの結果と前述の均等サブフレーム時間ＦＳＣの例とを比較するために、このバイナリーＦＳＣ符号化スキームが４１１＝４１０／６５＝８５μ秒を有することになり、サブアレイ時間が１１１ｎ秒であることを考慮されたい。これらの数値は均等時間サブフレームＦＳＣ方法の数値に一致する。なぜなら６５個の均等なアレイアドレス時間４１１もあるからである。実際に、この場合において必要とされるピクセル応答は、均等時間サブフレームＦＳＣの場合よりも厳密である。なぜなら現在ピクセルはサブアレイ時間の間に（ＯＮまたはＯＦＦのみではなく）ＯＮおよびＯＦＦになっているからである。
【００３０】
バイナリー符号化スキームについては、バイナリーに比例したアレイアドレス間の時間のために、アレイは一定の間隔ではアドレス指定されない。アレイがアドレス指定される回数は均等サブセット時間方法よりも少ないにもかかわらず、アレイは同じ速度でアドレス指定される。なぜなら、それにもかかわらず、図４においては４１１ならびに図３においては３１１という同じアレイアクセス時間を有するからである。したがって、この例の主クロック速度は２８９ＭＨｚのままである。
【００３１】
（デュアルバイナリー符号化（低減ＬＳＢ送信強度））
デュアルバイナリー符号化は、本開示の全体にわたって説明的な例として使用されているシステムのようなシステムにおける帯域幅および素子タイミング要求事項の両方を改善するように設計されている。送信パルス強度制御を用いたビデオディスプレイシステムに適用されるような、デュアルバイナリー符号化方法の代表的な該略図を、三原色を使用した６ビットデータ深度について、図５に示す。時間５０９の間は、ユーザーへのデータの送信は（推定）最大強度レベルにある。時間５１０の間は、ユーザーへのデータの送信は、アレイに格納されているビットの数によって左右される、より低い強度レベルにある。したがって、５１０および５０９は、データ値の生成における２つの連続するフェーズを代表するものであり、送信パルス（この例においてはビデオディスプレイを照射する光源によってここに代表される）の異なる強度によって主に区別される。最上位ビット５０１〜５０３は５０９の間に生成され、最下位ビット５０５〜５０７は５１０の間に生成される。時間５０４および５０８はそれぞれ、ＭＳＢ生成からＬＳＢ生成へ、またはその逆の場合も同様に、データ符号化の２つのフェーズの間の移行についての事前条件として、データのアレイ全体を消去する役割を果たす。ＭＳＢ生成は送信パルス強度が高い間に生じる一方で、ＬＳＢ生成は送信パルス強度がより低い所定の値へと状態を変化させた間に生じる。このような態様でフェーズ間でデータが消去されない場合、２つのシーケンシャルフェーズの間の固有の強度レベルの差によって生成される一時的なクロストークのゆえに、データの送信は損なわれることになる。データの送信の強度は１／２ｎ／２であり、ここでｎはデータ中に存在するビットの数である。図５において６ビットデータ深度を任意に用いた図解例において、（５１０の間の）第２フェーズ強度レベルは、（５０９の間の）第１フェーズに固有のフル強度レベルの１／８である。
【００３２】
このデュアルバイナリー符号化が、フルバイナリー符号化システムをあらかじめ説明するために使用される同じビデオアプリケーションにおいて展開される場合、主要なパラメーターのための比較値は、５１１＝３０９μ秒かつサブアレイ時間が４０２ｎ秒となるように５１２＝１８×５１１である。ここで５１２はデータサブセット時間であり、５１１はアレイアクセス時間である。これらの値は、前述のフルバイナリー方法および均等時間符号化方法と比較して、ディスプレイの行におけるピクセルをアドレス指定するために利用可能な時間のきわめて望ましい大規模な増加を代表する。スクリーンがアドレス指定される速度を遅くすることによって、送信強度制御を組み込むデュアルバイナリー符号化方法は、主クロック速度を７９ＭＨｚに減少させ、ピークビットレートを２．５Ｇビット／秒に減少させる。これはクロック速度の大規模な減少である。
【００３３】
より遅いアドレス指定時間と低減された帯域幅要求事項とを達成することに対する交換条件は、より低い総合絶対送信の大きさである（すなわち、５０９および５１０の間の強度の合計は、５０９の値の２倍未満であり、後者の値はフルバイナリー方法および均等時間符号化方法において優勢である）。５０９と５１０との間でデータを分割するゆえに、アドレス指定は今やＬＳＢに対してより遅くすることができる。２つのバイナリー符号化スキームが負荷を分担するデュアルバイナリーアドレスを、それによってインプリメントする。図５をガイドとして用いると、５０９および５１０の間の各バイナリースキームは、相補的な構成要素の間で同じ内部タイミング再分割を使用している。換言すると、５０１の期間は５０５の期間と均等であり、５０２の期間は５０６の期間と均等であり、５０３、５０４、５０７および５０８はすべて、一回に素子アレイをアドレス指定するために使用される時間と均等である。これらの等式に相当して、６０１の期間は６０５の期間と均等であり、６０２の期間は６０６の期間と均等であり、６０３、６０４、６０７および６０８の期間はすべて互いに均等であり、アレイアクセス時間６２０と均等である。データをロードする時間およびアレイをアドレス指定する時間は、データパルストレイン６１２によって決定される。
【００３４】
デュアルバイナリー符号化とシングルバイナリー符号化の相違点は（図６参照）、送信パルス６１１がすべての時間においてフル強度になっているわけではないということである。データサブセット時間の半分について（すなわち時間６１０の間に）、送信強度は、６０９の間の目標送信強度であるフル強度の１／２ｎ／２に対してＯＮになっている。代表的なサンプルアプリケーションにおけるこのことの派生的影響を説明するために、所定の数の光源を使用するビデオディスプレイアプリケーションを考慮されたい。そのようなシステムについて、提供されている説明用の例において示唆されているビット深度において、デュアルバイナリー符号化は、ランプがつねにフル強度でＯＮになっているスクリーンと比較して、５６％の絶対出力強度を伴なう。換言すると、原色あたり６ビット色を用いるＦＳＣスクリーンについて、最大色（シェード６３）を用いるピクセルは、ＦＳＣのためのそれぞれの均等時間方法または純粋バイナリー符号化方法を使用する場合と比較して、このデュアルバイナリーＦＳＣスキーム（６１０の間低減された光強度を有する）を使用する輝度の５６％を生成することになる。システムを駆動する電力も５６％減少されるので、システムの正味電力効率は影響されない。
【００３５】
図７は、送信パルスがＯＮである間に、データがアレイにロードされるときおよび／またはアレイからアンロードされるときに、アレイをアドレス指定するためのアルゴリズムを示す。図７はまた、任意の符号化スキーム、または図８の非ＰＷＭ部分などの符号化スキームの一部についても当てはまる。図７のタイミングアルゴリズムのブロックごとの詳細な説明は、以下のように分類される。第一に、初期アレイパラメーターは、データストリームの制約に従って設定される。ブロック９０１は、決定されるデータサブセット時間ｔｓｕｂを指定する。ｔｓｕｂがわかると、９０７についてアレイアドレス時間ｔａｒｒａｙを計算することができるように、９０２によって示されるように、サブアレイをアドレス指定するためにどれだけ時間がかかるかを計算することが可能である。９０３においてデータサブセットビット深度ｋを初期化することは、９０８におけるＬＳＢの計算を可能にする。ブロック９０４は、送信パルスの数Ｎｐを指定する。送信パルスの数Ｎｐは、赤−緑−青ＦＳＣレジームをインプリメントするこれまで使用されたビデオディスプレイの例について、３であり得る。データサブセットの数Ｎｓｕｂは、９０５において設定され、バイナリー符号化スキームにおけるサブセットビット深度と均等である。ボックス９０１〜９０５、９０７および９０８の指定は、９０６における各送信パルスの長さｓｉｊの計算を可能にする。この時点に到達したとき、事前計算は完了する。次に、アルゴリズム９９０のループ分岐によって示されるように、データを符号化することおよびアレイをアドレス指定することが可能である。
【００３６】
増加インデックスｊは、送信パルスについて９２０で初期化される。９２３でアレイにデータをロードおよびアンロードする前に、９２１でｊ番目の送信パルスがＯＮにされ、９２２で増加インデックスｉが初期化される。データのロードおよびアンロードにどれだけ時間がかかるかに依存して、次のサブセットをロードする前に、９２４で現在のデータサブセットを処理するのにいくらかの追加時間が費やされ得る。９２５ですべてのデータサブセットが処理されるまで、９２６でデータサブセットが増加させられ、ステップ９２３および９２４が繰り返される。ひとたびすべてのデータがアドレス指定されて送信されると、９２８で現在の送信パルスをＯＦＦにする前に、９２７で最後のサブアレイがデータのロードおよび／またはアンロードを終了したかどうかを決定することによって、システムは完了について検証される。９２９で現在の送信パルスについてすべてのデータサブセットＮｐが処理されるまで、各送信パルスについてステップ９２１〜９２９が繰り返され、９３０で次の送信パルスがＯＮにされる。最後の送信パルスがＯＦＦにされると、次のデータサブセット９２０が処理される準備ができる。
【００３７】
（ＰＷＭ  ＬＳＢ送信パルス制御を用いたバイナリー符号化）
図８は、３つの最下位ビット（ＬＳＢ）について、ＰＷＭ送信パルス制御を用いたバイナリー符号化方法の１つの実施形態を示す概略図を示す。送信パルスに適用されるものとしてのＰＷＭは、アナログ手段（たとえばパルスを生成する電力を低減することによってその強度を低減させること）というよりむしろ、デジタル手段によってその総合強度を調節すること（適切に比例したＯＮ状態およびＯＦＦ状態の間のパルスの急速なサイクル）を意味する。なお、この符号化スキームは、必ずしも全ビットのうちの３つまたは半分ではなく、任意の数（たとえば１つまたは４つ）のＬＳＢについて、ＰＷＭ送信パルス制御を使用することができることに留意されたい。このデジタル形式に基づいた方法は、送信パルス強度制御を用いたデュアル符号化方法への通常のアナログアプローチに対する改良である。アレイがアドレス指定される間の各時間は、ＬＳＢ時間と均等な同じ量の時間ｔａｒｒａｙを満たす。ここで、ｔａｒｒａｙはフルバイナリー方法を支えるのと同じ想定のもとに処理される。すなわち、サブアレイ時間の間、アドレス指定されたサブアレイにおける素子は、ＯＦＦおよびＯＮの両方にされる能力を有する。図８におけるＭＳＢは、８３１、８３２および８３３であり、ここで８３４はアレイを消去するために使用される。時間８３３、８３４、８３８および８３９は、サブアレイアクセス時間８３０と均等である。図８におけるＬＳＢは、８３５、８３６および８３７によって指定され、それらの比率は、ＭＳＢおよびそれ自身の両方についてのバイナリー比率スキームに正確に従う。ＬＳＢを処理して費やされる全時間８４１は、式（１）によって左右される。ここでＮＬＳＢは、時間８４１におけるＬＳＢの数である。すべての他のビットは、８４０の間に送信および／または処理される。
【００３８】
【数１】
2008513837.tif 000003
ＬＳＢとＭＳＢとを異なるように取り扱う理由は、アレイアドレス時間８３０がＬＳＢの期間よりも長くかかるからである。したがって、ＬＳＢについてアレイがアドレス指定される間に送信パルスをＯＦＦにすることができるし、（この説明例における）ユーザーは長すぎる時間にわたってデータを見ることはない。アレイが完全にアドレス指定されると、次に送信パルスは正しい時間にわたってＯＮにパルスされ、次に適切な時間においてＯＦＦにパルスされる。
【００３９】
図８に示す６ビットデータ符号化実施形態について、ＰＷＭ送信パルス制御を用いたバイナリー符号化方法は、８４２＝１４×８３０によって決定されるアレイアドレスを有し、８３０＝３９７μ秒になる（均等時間符号化の例と同じスクリーンパラメーターを使用）。Ｎｒｏｗｓ＝７６８であれば、サブアレイ時間は５１７ｎ秒である。サブアレイアクセス時間は、送信パルス強度制御スキームを用いた以前のデュアル符号化方法からわずかに増加した。ＯＦＦに対する送信のパルシングは図８の平行四辺形の黒い領域で代表されるのに対して、白い領域は送信パルスがＯＮであるときを代表する。デュアルバイナリースキームを用いたＬＳＢのためのＰＷＭ送信制御を使用することは、提供されている説明用の例について、必要とされるクロック速度を６１ＭＨｚに低減させ、対応するビットレートを２．０Ｇビット／秒に低減させる。
【００４０】
ディスプレイアプリケーションにおいて、図８に示されるスキームについて、ＦＳＣのためにこのバイナリーＰＷＭ符号化スキームを使うことの重要性は容易に理解できる。すなわち、光源は、約４×８３０＝４ＬＳＢを測定する期間、あるいは時間の約２９％にわたってＯＦＦである。したがって、この符号化スキームを使用して駆動されるディスプレイの絶対光出力強度は、送信パルスが変調されないままである（ＭＳＢとＬＳＢの両方についてフル強度のままである）場合に達成される出力の絶対光出力強度の７１％である。
【００４１】
（フルＰＷＭバイナリー符号化）
フルＰＷＭバイナリー符号化方法を、６ビット符号化実施形態について図９に示す。ここでアレイ素子は、送信パルスがＯＦＦのときに作動される（選択的に制御可能な状態変化に受ける）だけである。図９において、送信パルスは、各重み付きビット８０１、８０２、８０３、８０４、８０５および８０６の始まりおよび終わりにおいて、時間８１１にわたってＯＦＦである。送信パルスＯＦＦ状態は、図９の各平行四辺形の終わりにおける黒い部分によって示される。ＭＳＢは８０１であり、ＬＳＢは８０６である。データサブセット時間は８１０である。素子が作動および非作動のときは送信パルスがＯＦＦであるので、素子はデータのアーティファクトを有しない間に最も速いという態様で動作することができる。（そのようなアーティファクトは、それから出力が生成されないときにアレイからの測定可能な出力から発生する。）アレイ制御回路は、単一のパルスがすべての出力を同じ値（たとえば１または０）に設定するように設計されることができる。したがって、一つの例の実施形態は、８１１の一定の部分の間の最小限の数のクロックサイクルにおいてすべての素子がＯＦＦにリセットされるように、すべてのアレイに同じ信号を送信することがあり得る。
【００４２】
このＰＷＭバイナリー符号化スキームを使用する際に、２つの基本的な時間である１０７とＬＳＢ８０６は均等ではない。時間８１１は、アレイアクセス時間であり、アレイを一回アドレス指定するために必要とされる時間であることを意味し、素子をＯＮおよびＯＦＦに作動させ、任意のアレイリセット時間を含む。バイナリーランプパルスの重み付けを左右する基本的な時間単位としてＬＳＢ８０６を指定されたい。前述のすべての他の符号化スキームにおいて、それらは本質的に均等であったので、２つの異なるタイミングを区別する必要はなかった。符号化スキームに課される制約に依存して、８１１は８０６より小さいかまたは大きいかであり得る。
【００４３】
図１０は、データがバイナリー形式で入力されるか否かに関わらず、フルＰＷＭ符号化を使用してアレイをアドレス指定するための一つのアルゴリズムを図示する。図１０はまた、任意の符号化スキーム、または図８のＰＷＭ部分のような符号化スキームの部分に当てはまり、そこでは送信パルスがＯＦＦであるときにデータがアレイにロードされる。
【００４４】
図９におけるような符号化スキームをインプリメントするためのアルゴリズムを、図７の９９０に置き換わる図１０の９９１によって示す。事前計算から９０６までのすべての情報は、９９１のための入力として使用される。スクリーンのアドレス指定は、送信パルスのためのインデックスｊの初期化９４０と、データサブセットのためのインデックスｉの初期化９４１とによって開始される。ブロック９４２は、リセットインプリメンテーションを使用してすべてのアレイ素子をＯＦＦにするのに費やされる時間を代表する（一般的に全体的に適用される）。次に、９４３は現在のデータサブセットをアレイにロードして、所望の素子をＯＮに作動させる。なお、一般的に９４２および９４３はそれぞれ、サブアレイによってリセットイベントサブアレイをトリガーすることによって処理されることができるということに留意されたい。ひとたびすべての現在のサブセット素子がＯＮになると、９４５の所定の時間間隔ｓｉｊにわたって、９４４において送信パルスがＯＮになる。間隔ｓｉｊが終わると、９４６において送信パルスがＯＦＦにされる。９４７においてサブセットインデックスがデータサブセットの数と均等になるまで、送信パルスｊのすべてのデータサブセットについてプロセス９４２〜９４６が繰り返されるように、サブセットインデックスは９４８によって増加させられる。ひとたびパルスｊのすべてのデータサブセットがロードされて処理されると、９４９ですべての送信パルスが作動させられるまで、９５０で送信パルスｊは増加させられる。ひとたび９４９においてｊ＝Ｎｐになると、９９０におけるアルゴリズムは次のデータセットについて繰り返される。
【００４５】
図９の６ビットの例から、８１０＝６３×ＬＳＢ＋８×８１１＝６３×８０６＋８×８１１、または原色システムあたりｎビットについて８１０＝（２ｎ−１）ＬＳＢ＋ｎ×８１１である。したがって、アレイのタイミングは、２つの時間８１１およびＬＳＢ８０６に依存している。アレイ８１１をアドレス指定するために使用される時間は、８１１＝Ｎｓｕｂａｒｒａｙｔｏｎ＋ｔｏｆｆとして表現されることができる。時間ｔｏｎおよびｔｏｆｆは、アレイ素子、アレイ制御エレクトロニクスおよび予想されるアレイタイミングの固有の物理的性質に基づいている。ここでｔｏｎは素子をＯＮにするためのサブアレイをアドレス指定するために必要とされる時間であり、ｔｏｆｆはすべての素子をＯＦＦにするためにアレイを消去するために必要とされる時間である。ｔｏｎおよびｔｏｆｆの両方に含まれるものは、必要なデータをロードすることに関連した時間と、アレイ素子の応答時間とである。ｔｏｎおよびｔｏｆｆについて適切な値を選択した後、次にＬＳＢについて解くことができる。ここで（２ｎ−１）ＬＳＢはデータが送信される時間の量である（この符号化方法のビデオディスプレイアプリケーションの場合は観察者に表示される）。したがって、時間ｔｏｎおよびｔｏｆｆ（およびしたがって８１１）がより短くなるほど、データは時間のより大きな割合にわたって存在するので、アレイはよりデータ効率的になる。
【００４６】
一つの例の計算は、ＦＳＣを使用したディスプレイのアプリケーションにおけるこの符号化方法の大きな利点を示している。ｔｏｎ＝０．５μ秒、ｔｏｆｆ＝１０μ秒、ビデオディスプレイは１８ビット色を発するように構成され、Ｎｃｏｌｏｒ＝３およびＮｒｏｗｓ＝７６８であると想定すると、図１および２に示す２つの最適化されていない符号化方法の絶対光出力の５８％近くの絶対光出力が生成される。本発明をＦＳＣのためのこのフルＰＷＭバイナリー符号化に適用することによる節約は、ピクセルの基本的な応答時間が大いに遅くなったことであり、絶対光出力を犠牲にしているが、電力効率またはより少ないスクリーン色（すなわちより少ない情報）のいずれも犠牲にしていない。ピクセルをより速く作動させることができるほど（すなわちｔｏｎまたはｔｏｆｆを低減すると）、スクリーンの絶対最大光強度出力は高くなる。しかし、ディスプレイは依然として同じ数の色（図９において具体化された例については１８ビット色）を生成する一方で、入力電力の電気ワットあたりのその光出力は変化しないままである。他の符号化スキームは、アレイ（スクリーン）のアドレス指定をすることがＬＳＢによって所望される情報の量（色の数）に直接に結び付けられるので、このような利点を有しない。本発明の符号化スキームは、８１１＜ＬＳＢ８０６または８１１＞ＬＳＢ８０６のときに、首尾よくインプリメントされることができる。
【００４７】
必要とされる究極的なクロック速度は、入力データに存在するビットの数と、データを制御ラインに分配するシフトレジスタのメモリーとに依存する。換言すると、本発明に特有の要因というよりもむしろ、実際のアプリケーションの要件が、究極的なクロック速度を決定する。しかし、クロック速度は、ここに開示されるように、フルＰＷＭバイナリー符号化を使用することによって明らかに最小限にされることができる。アレイをアドレス指定する速度が変化し得るので、データを送信するクロック速度も変化し得る。
【図面の簡単な説明】
【００４８】
【図１】図１は、ディスプレイアプリケーションにおいて本発明を使用することの一例を図示し、原色あたり５ビットカラーのバイナリー重み付きＦＳＣカラースキームの原色サブフレームのタイミングチャートを示す。
【図２】図２は、ディスプレイアプリケーションにおいて本発明を使用することの一例を図示し、行ごとに素子のアレイを順次アドレス指定するために必要とされる時間は、データをロードする時間と、次に、アドレス指定された行におけるピクセルを作動させるために必要とされる時間にわたって行をパルスする時間とにより構成されることを示す。
【図３】図３は、ディスプレイアプリケーションにおいて本発明を使用することの一例を図示し、タイミングチャートと、ＦＳＣを使用するピクセルアレイをアドレス指定するための関連する期間とを示す。ここで色のシェードを生成するために使用される各サブフレームは、均等時間期間のものである。
【図４】図４は、ディスプレイアプリケーションにおける本発明の一展開例を図示し、原色あたり６ビットのバイナリーＦＳＣ符号化方法を示す。
【図５】図５は、本発明の実施形態に従った送信パルス強度制御を含む原色あたり６ビットのデュアルバイナリー符号化方法を図示する。
【図６】図６は、本発明の実施形態に従って６ビットデータを符号化するデュアルバイナリー符号化方法の例示的なタイミングパルスチャートを図示する。
【図７】図７は、データ符号化スキームのアルゴリズムを図示するものであり、ここでは本発明の実施形態に従ってアレイへのデータのロードおよびアレイからのデータのアンロードをする間に送信パルスがＯＮである。
【図８】図８は、ディスプレイアプリケーションにおいて展開される本発明の一例を図示し、フル強度でＰＷＭランプ制御を使用する原色あたり６ビットのハイブリッドバイナリーＦＳＣ符号化方法の該略図を示す。
【図９】図９は、ディスプレイアプリケーションにおいて展開される本発明の一例を図示し、スクリーン消去およびＰＷＭランプ制御を使用した原色あたり６ビットのバイナリーＦＳＣスキームを使用するシステムにおいて展開される本発明の一例の該略図を示す。
【図１０】図１０は、データ符号化スキームのアルゴリズムを図示するものであり、ここでは本発明の実施形態に従ってアレイへのデータのロードおよびアレイからのデータのアンロードをする間に送信パルスがＯＦＦである。
【図１】
2008513837.tif 000004
【図２】
2008513837.tif 000005
【図３】
2008513837.tif 000006
【図４】
2008513837.tif 000007
【図５】
2008513837.tif 000008
【図６】
2008513837.tif 000009
【図７】
2008513837.tif 000010
【図８】
2008513837.tif 000011
【図９】
2008513837.tif 000012
【図１０】
2008513837.tif 000013