(57)【要約】アンチフューズセルは、ケイ素化金属膜（１２，１３）で覆われたソース（７）及びドレイン（８）領域を有する集積回路の標準的ＭＯＳトランジスタと、前記ＭＯＳトランジスタを少なくとも部分的に囲む、抵抗性膜の少なくとも１つトラック（２４）とを備え、前記ケイ素化金属の金属がドレイン及び／又はソース接合通して拡散するように加熱用の電流を通過させるのに適合している。
2008526007.tif 000002
【特許請求の範囲】
【請求項１】
ケイ素化金属膜(12, 13)で覆われたソース(7) 及びドレイン(8) 領域を有する、ＭＯＳ集積回路のＭＯＳトランジスタと、
ケイ素化金属の金属がドレイン及び／又はソース接合を通じて拡散するように加熱電流を流すべくなしてあり、ＭＯＳトランジスタを少なくとも部分的に囲む少なくとも１つの抵抗性膜のトラック(24)と
を備えることを特徴とするアンチフューズセル。
【請求項２】
抵抗性のトラックは、ＭＯＳトランジスタを囲む絶縁場領域(22)上で、ＭＯＳトランジスタの近傍に設けられている。
ことを特徴とする請求項１に記載のセル。
【請求項３】
ＭＯＳトランジスタを囲む絶縁場領域は、同一の集積回路中の他のＭＯＳトランジスタを囲む絶縁場領域よりも広い
ことを特徴とする請求項２に記載のセル。
【請求項４】
トラック(24)は、ＭＯＳトランジスタのゲート(5) を形成するのに用いられるのと同様の膜でつくられている
ことを特徴とする請求項１に記載のセル。
【請求項５】
トラック(24)には電流を流すための端子(25, 26)が設けられている
ことを特徴とする請求項１に記載のセル。
【請求項６】
ケイ素化金属の膜を含むソース及びドレイン領域を有しており、絶縁場領域により囲まれている標準的なＭＯＳトランジスタを備える集積回路中にアンチフューズセルを製造する方法において、
各アンチフューズセルは追加のＭＯＳトランジスタからなることを特徴とし、更に、
標準的なＭＯＳトランジスタに関してより、追加のＭＯＳトランジスタに関して、より広い絶縁場領域を設けるステップと、
追加のＭＯＳトランジスタ及び標準的なＭＯＳトランジスタを同時に形成するステップと、
絶縁場領域上で、追加のＭＯＳトランジスタの周辺に少なくとも１つの抵抗性のトラックを形成し、同時にトランジスタのゲートの導伝膜を形成するステップと
を含むことを特徴とする方法。
【請求項７】
ケイ素化金属はケイ素化ニッケルであることを特徴とする請求項６に記載の方法。
【請求項８】
各ＭＯＳトランジスタのゲート長は１００ｎｍより短いことを特徴とする請求項６に記載の方法。
【請求項９】
絶縁場領域は、各標準的なトランジスタの周囲では約２００ｎｍの幅であり、各アンチフューズセルの周囲では５０００ｎｍの幅であり、
絶縁場領域は数百ｎｍの深さである
ことを特徴とする請求項６に記載の方法。
【請求項１０】
集積回路の動作において通常印加される電圧と同様の範囲にある電圧を抵抗性のトラックに印加することによりアンチフューズセルに書き込むステップを更に含むことを特徴とする請求項６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路用の１回のみ書き込み可能セルに関し、より詳細にはアンチフューズセルに関する。
【背景技術】
【０００２】
１回のみ書き込み可能セル（ｏｎｅ−ｔｉｍｅ  ｐｒｏｇｒａｍｍａｂｌｅ  ｃｅｌｌ）は、１つの機会のみ１つの状態から別の状態に書き込みされ（ｐｒｏｇｒａｍｍｅｄ）得るセルである。その後、修正することはできず、結果は不揮発性である。
【０００３】
このカテゴリに含まれるのはフューズであり、これはフューズ及びアンチフューズに分類される。フューズの場合、予め存在する結合が書き込み中に永続的に破壊され、一方、アンチフューズの場合、予め非接続にされたノード間に永続的な結合が形成される。
【０００４】
第１のタイプのフューズは、狭窄区画を有するポリシリコントラックと電流の導通用の端子とからなる。トラックは、電極間に数１０オームの抵抗を有する。高電流がフューズに流れると、狭窄区画が局所的に発熱し、トラックを焼き切る。これにより、抵抗は１メガオームより大きくなる。フューズ工程中には、周囲の膜は著しく損傷を受け易い。残留するポリシリコンのフィラメントが再び結合を形成し得るので、焼き切りはしばしば信頼性を欠く。
【０００５】
第２のタイプのフューズは金属トラックからなり、これにより、端子間に１オーム未満の抵抗が生じる。フューズに書き込むため、トラックの部分を溶融させるレーザ放射が用いられ、それにより破壊が起こり、１メガオームより大きい抵抗が生成される。
【０００６】
第１のタイプのアンチフューズは、絶縁ゲートＭＯＳトランジスタからなる。アンチフューズの端子は、一方でゲート電極により形成され、他方で、共通に接続されたソース及びドレインにより形成されている。その間は、未書き込みのフューズとしての１メガオームより大きい抵抗となる。ゲートと基板との間に高電圧を印加することにより、ゲート酸化物の破壊が起こり、ゲート電極とソース／ドレイン共通電極との間に数百オーム程度の抵抗が生じる。
【０００７】
第２のタイプのアンチフューズは、オフ状態で接続されたＭＯＳトランジスタからなる。そのソース及びドレイン電極はアンチフューズセルの端子となる。ＭＯＳトランジスタのソースとドレインとの間に高電圧が印加されると、大きな電流が流れ、ソースチャネル及びドレインチャネルの接合を架橋する永続的な欠陥が生成する。これにより、ソースとドレインとの間に数キロオームの永続的な接続が生じる。
【特許文献１】米国特許出願公開第２００４／２３３７６８号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
よって、一般的に、上述のような電気的に書き込み可能なフューズ及びアンチフューズは、書き込みに高電圧を要し、したがって、特別の電圧電源を要するという欠点を有する。また、このような電圧は、集積回路技術における通常の動作電圧より著しく高い。これにより、特別の標準的でない装置及びプロセスの付属装置を用いることとなる。
【０００９】
非電気的に書き込み可能なフューズは、書き込みは、集積回路が製造場所でまだウエハの形状であるときにのみ可能であるという欠点を示す。よって、パッケージの後の製品の書き込みは、例えば末端の消費者には不可能である。また、この書き込みには時間が掛かる。
【００１０】
また、一般的に公知のアンチフューズは、閉鎖時に比較的大きな抵抗値を示す。これにより、多くの応用が妨げられる。しばしば、リンクが閉鎖したがどうかを検出するための付加的な判定回路を要することになる。
【００１１】
更に、一般的に公知のフューズ及びアンチフューズは、実際にセルに書き込むことなく書き込みの結果を確認することができないという欠点を示す。しばしば事前の測定及び計算に基づいてセル書き込みを決定するだけなので、集積回路全体を反故にしてしまうエラーを避けられない。
【００１２】
本発明は、先行技術に示された課題の少なくとも幾つかを解決することをねらいとする。
【００１３】
本発明の目的は、低電圧で書き込むことができるセルを提供することにある。
【００１４】
本発明の他の目的は、集積回路のパッケージングの後でも書き込むことができるフューズセルを提供することにある。
【００１５】
本発明の他の目的は、書き込み状態で１０オーム未満の抵抗値であり、未書き込み状態でかなり大きい抵抗値であるアンチフューズセルを提供することにある。
【００１６】
本発明の他の目的は、フューズ工程が近傍の構造を損ないにくく、且つ生成する結合に信頼性のあるフューズセルを提供することにある。
【００１７】
本発明の他の目的は、書き込みをしようとするときに確認が容易なアンチフューズセルを提供することにある。
【課題を解決するための手段】
【００１８】
これらの目的を達成するために、本発明は、ケイ素化金属膜で覆われたソースびドレイン領域を有するＭＯＳ集積回路のＭＯＳトランジスタと、ケイ素化金属の金属がドレイン及び／又はソース接合を通じて拡散するように加熱電流を流すべくなしてあり、ＭＯＳトランジスタを少なくとも部分的に囲む少なくとも１つの抵抗性膜のトラックとを備えることを特徴とするアンチフューズセルを提供する。
【００１９】
本発明は、また、ケイ素化金属の膜を含むソース及びドレイン領域を有しており、絶縁領域により囲まれている標準的なＭＯＳトランジスタを備える集積回路中にアンチフューズセルを製造する方法において、各アンチフューズセルは追加のＭＯＳトランジスタからなることを特徴とし、更に、標準的なＭＯＳトランジスタに関してより、追加のＭＯＳトランジスタに関して、より広い絶縁領域を設けるステップと、追加のＭＯＳトランジスタ及び標準的なＭＯＳトランジスタを同時に形成するステップと、絶縁領域上で、追加のＭＯＳトランジスタの周辺に少なくとも１つの抵抗性のトラックを形成し、同時にトランジスタのゲートの導伝膜を形成するステップとを含むことを特徴とする方法を提供する。
【発明を実施するための最良の形態】
【００２０】
本発明の前述およびその他の目的、特性および利点については、添付図面と合わせて、特定の実施形態に対する以下の限定されない説明において詳細に論じられる。
【００２１】
半導体の表記に関して従来通りに、図に示される要素の種々の寸法は簡略化されており、縮尺通り描かれていない。当業者には、所望の性能に従って、接合の深さ及び横方向の寸法を如何に選択すべきかは公知である。
【００２２】
図１は、従来のＭＯＳトランジスタを２つ示す断面図である。図面は究極的に簡略化されており、本発明の議論に有用な特徴のみが示されている。各ＭＯＳトランジスタは、基板１に形成されており、活性領域３を画定する、ある幅を有する絶縁場領域２により囲まれている。各ＭＯＳトランジスタは、ゲート誘電体４と、絶縁スペーサ６により囲まれるゲート電極５と、ＬＤＤ延長部９及び１０を有するソース及びドレイン領域７及び８とを備える。ケイ素化金属の膜１２は、ソース／ドレイン領域７、８の上部表面を覆う。誘電体膜１４は、ＭＯＳトランジスタと絶縁場領域とを覆う。バイアス１６、１７は、ソース及びドレイン領域７及び８に接続している。他の図示しない相互接続構造はウエハ上に形成されている。当業者には、そのようなＭＯＳトランジスタの変形例は公知である。詳細には、ＭＯＳトランジスタは、しばしば基板上に直接形成されず、異なる伝導性のタイプの特定のドープされたウェルに形成される。
【００２３】
本発明の基本的態様によれば、本発明に係るアンチフューズセルは、標準的ＭＯＳトランジスタを含む集積回路中に製造され、標準的ＭＯＳトランジスタの少なくとも幾つかと同様の要素を利用している。
【００２４】
図２は、断面を示しており、右手部分に標準的ＭＯＳトランジスタを、左手部分に本発明の実施形態に係るアンチフューズセルを示している。図２の右手部分の構造は、図１に関連して開示されている構造と厳密に同一だから、再び開示されることはない。
【００２５】
本発明に係るアンチフューズセルは、図の右手部分に示されている標準的ＭＯＳトランジスタと全く同様の要素を含んでいる。したがって、アンチフューズセルの構成的部分は同様の参照符号で示される。
【００２６】
アンチフューズセルのＭＯＳトランジスタの周囲の活性領域は、標準的なＭＯＳトランジスタ間の通常の絶縁場領域２よりも一般的に広く取られている絶縁場領域２２により画定されている。
【００２７】
活性領域のごく近傍の絶縁場領域の内周は導電性トラック２４で覆われており、これは、図３の上面図によりよく見て取れる。トラック２４は端子２５、２６を含み、これらに電源電圧が印加できるようになっている。
【００２８】
本発明の好ましい実施形態によれば、トラック２４はＭＯＳトランジスタのゲートと同時に形成される。したがって、図２では、ゲート酸化物膜４に対応する付設絶縁膜２７及びスペーサ６に対応するスペーサ２８が示されている。
【００２９】
本発明に係るアンチフューズセルの作用及び書き込み（ｐｒｏｇｒａｍｍｉｎｇ）については以下に開示される。
【００３０】
製造の直後、本発明に係るアンチフューズセルのトランジスタは、従来のＭＯＳトランジスタと同様の特徴を有する。すなわち、そのゲートに電圧が存在しない場合、そのソース及びドレイン端子１６、１７間にかなり高い抵抗値を示す。
【００３１】
アンチフューズセルに書き込む（ｐｒｏｇｒａｍ）ために、導電性トラック２４の端子２５、２６に電圧が印加される。これにより、近傍領域、特にトラックの内側に設けられたＭＯＳ構造が加熱される。加熱は、ある温度を得るのに十分となるように選択され、それにより、ケイ素化金属（ｍｅｔａｌ  ｓｉｌｉｃｉｄｅ）（膜１２及び１３）に含まれる金属はシリコン中に拡散する。ケイ素化金属のソース又はドレインの少なくとも一方の金属が、ドレイン又はソース領域７又は８を通じて、若しくはＬＤＤ領域９又は１０を通じて基板に達すると、対応する接合はもはや整流作用を示さない。一方のみの接合が短絡した場合、デバイスはダイオードとして作用する。ドレイン及びソース接合が短絡した場合、デバイスは抵抗として作用する。現在製造されるＭＯＳトランジスタの寸法は小さいので、この抵抗はかなり低い値を有することになる。この値は、ケイ素化金属からの拡散深さが増大するにつれ全てより小さくなる。
【００３２】
また、本発明は、シリコン酸化物がシリコンより熱絶縁性が高いという事実から利点を引き出している。つまり、詳細には、場領域がドレイン及びソース領域よりも深い浅溝隔離構造（ｓｈａｌｌｏｗ  ｔｒｅｎｃｈ  ｉｓｏｌａｔｉｏｎ，ＳＴＩ）に対応する場合、ＭＯＳトランジスタの直下の位置に設けられた領域は、導伝性トラックの下部に設けられた領域より大きな温度増加を受けることになる。また、導伝性トラックは、周辺場の酸化物の内部側に配置されており、それにより、導伝性トラックの他側に配置されているトランジスタは、偶然で加熱により書き込まれることは無いということを強調しておく。
【００３３】
したがって、本発明は、かなり簡略化された方法で、ＭＯＳ集積回路の通常の製造工程を修正することなく、効果的なアンチフューズセルを提供する。
【００３４】
本発明の利点によれば、発明者が実験を行い確認したところによると、本発明に係るアンチフューズは、上述の抵抗性導伝トラック２４に比較的低い電圧を印加することにより書き込みができる。例えば、ゲート長が約６０ｎｍの技術では、１４００ｎｍの幅の導伝性トラックを、約４５００ｎｍの幅及び３００ｎｍの深さを有する絶縁場領域の内部側６０ｎｍの位置に設けることにより、トラックの端子２５、２６に３．３ボルトの電圧を印加することで十分となる。これにより、導伝性トラックに約１２０ｍＡの電流が流れ、その間に４００ｍＷの電力が消費される。そして、アンチフューズセルのトランジスタの位置で、約４００℃の温度となり、これは、ＭＯＳトランジスタのケイ素化物接点を形成するのに用いられるニッケル等の金属の拡散に十分である。したがって、本発明に係るセルは、ＣＭＯＳ技術に比して、比較的低い電圧で書き込むことができる。
【００３５】
また、上記の技術では、ＭＯＳトランジスタの活性領域は３００ｎｍの全長を有し、アンチフューズセルの全表面は、例えばＳＴＩの周辺の絶縁場領域を含み、約５μｍ2 である。それ故、本発明に係るアンチフューズセルはもっともよく知られたフューズよりも小さい。
【００３６】
本発明の他の利点によれば、所望の書き込みの結果は、アンチフューズセルのアレイの永続的書き込みを効果的に実施する前に、シミュレートすることができる。書き込み前には、各アンチフューズセルトランジスタは、通常のトランジスタとしても機能することができる。よって、セルの組を書き込む前に、対応するトランジスタの組は、それらのゲートに電圧を印加することにより、導通することができる。したがって、予定する書き込みの結果は、書き込みを実行する前にチェックすることができる。
【００３７】
本発明の他の利点によれば、本発明に係るアンチフューズセルは場の中で書き込むことができ、パッケージにチップを搭載した後でもよいことは注目される。実際、本発明に係る抵抗性トラックは一般に比較的厚い絶縁膜で覆われ、これは、通常、ＣＶＤによる酸化物である。ここで、加熱は、部品の上部側の方向に実質的に増加する温度分布を与えない。これは、上記のように、シリコンは絶縁体及び特にシリコン酸化物よりも熱的導伝性が高いという事実による。また、熱は部品の下部側に向けて伝わる、これは、部品の下部側が通常ヒートシンクにつながっているという事実による。
【００３８】
当然、本発明は、とかく当業者が多くの変形例を想到しやすいものであり、これは、添付の請求項により画定されるような本発明の範囲内で行われる。詳細には、導伝性トラックは複数の区画からなってよく、又は複数の同心状の導伝性トラックを用い得る。
【図面の簡単な説明】
【００３９】
【図１】標準的なＭＯＳトランジスタの例を図説する断面図である。
【図２】本発明の実施例を図説する断面図である。
【図３】図２の実施例の上面図である。
【図１】
2008526007.tif 000003
【図２】
2008526007.tif 000004
【図３】
2008526007.tif 000005
【国際調査報告】
2008526007.tif 000006
2008526007.tif 000007