(57)【要約】通信装置が、ディジタル処理回路に結合された無線周波数（ＲＦ）回路及び認証装置に結合されたインタフェース回路を含む。ＲＦ回路は無線周波数信号に対して動作するように構成することができる。ディジタル処理回路の一部分は、ＲＦ回路のアクティブ動作モード中にディセーブル状態にすることができる。インタフェース回路は、ＲＦ回路のアクティブ動作モード中に、ディジタル処理回路と認証装置との間で通信されるデータをバッファ記憶するように構成することができる。一好適例では、インタフェース回路がメモリ及びメモリ制御論理回路を含んで、認証装置への送信及び認証装置からの受信に利用可能なデータをバッファ記憶する。一部の好適例では、ディジタル処理回路が、認証装置から受信した認証データを処理するように構成された処理ユニットを含む。これら及び他の好適例では、認証装置は加入者識別モジュール（ＳＩＭ）とすることができる。
2008527804.tif 000002
【特許請求の範囲】
【請求項１】
無線周波数信号に対して動作するように構成された無線周波数（ＲＦ）回路と；
前記ＲＦ回路に結合されたディジタル処理回路であって、前記ＲＦ回路のアクティブ動作モード中に、前記ディジタル処理回路の少なくとも一部分がディセーブル状態になるディジタル処理回路と；
前記ＲＦ回路のアクティブ動作モード中に、前記ディジタル処理回路と認証装置との間で通信されるデータをバッファ記憶するように構成されたインタフェース回路と
を具えていることを特徴とする通信装置。
【請求項２】
前記ディジタル処理回路の前記少なくとも一部分が、前記認証装置から受信した認証データを処理するように構成された処理ユニットを含むことを特徴とする請求項１に記載の通信装置。
【請求項３】
前記処理ユニットがマイクロコントローラ・ユニット（ＭＣＵ）であることを特徴とする請求項２に記載の通信装置。
【請求項４】
前記認証装置が加入者識別モジュール（ＳＩＭ）であることを特徴とする請求項１に記載の通信装置。
【請求項５】
前記インタフェース回路がメモリ及びメモリ制御論理回路を含み、第１動作モードでは、前記メモリは前記メモリ制御論理回路によって、前記認証装置への送信に利用可能なデータを一時的にバッファ記憶するように設定され、第２動作モードでは、前記メモリは前記メモリ制御論理回路によって、前記認証装置から受信したデータを一時的にバッファ記憶するように設定されることを特徴とする請求項１に記載の通信装置。
【請求項６】
前記インタフェース回路が、前記ＲＦ回路のアクティブ動作モード中に、送信が完了したことを示す前記メモリ制御論理回路からの信号に応答して、前記第１動作モードから前記第２動作モードに切り換わるように構成されていることを特徴とする請求項５に記載の通信装置。
【請求項７】
前記インタフェース回路が、前記ＲＦ回路のアクティブ動作モード中に、受信が完了したことを示す前記メモリ制御論理回路からの信号に応答して、前記第２動作モードから前記第１動作モードに切り換わるように構成されていることを特徴とする請求項５に記載の通信装置。
【請求項８】
前記インタフェース回路が、追加的データを受信する準備が整ったことを示す前記認証装置からのデータの受信に応答して、前記第２動作モードから前記第１動作モードに切り換わり、前記認証装置への送信に利用可能なデータの一部を送信するように構成されていることを特徴とする請求項５に記載の通信装置。
【請求項９】
前記インタフェース回路が：
前記認証装置への送信に利用可能なデータを一時的にバッファ記憶するように構成された第１メモリと；
前記第１メモリを制御する第１メモリ制御論理回路と；
前記ＲＦ回路のアクティブ動作モード中に、前記認証装置から受信したデータを一時的にバッファ記憶するように構成された第２メモリと；
前記第２メモリを制御する第２メモリ制御論理回路と
を具えていることを特徴とする請求項１に記載の通信装置。
【請求項１０】
前記第１メモリがファーストイン・ファーストアウト・メモリ（ＦＩＦＯ）であり、前記第２メモリがファーストイン・ファーストアウト・メモリ（ＦＩＦＯ）であることを特徴とする請求項９に記載の通信装置。
【請求項１１】
前記インタフェース回路が、前記ＲＦ回路のアクティブ動作モード中に、送信が完了したことを示す前記第１メモリ制御論理回路からの信号に応答して、送信から受信に切り換わるように構成されていることを特徴とする請求項９に記載の通信装置。
【請求項１２】
前記インタフェース回路が、前記ＲＦ回路の非アクティブ動作モード中に前記認証装置へのデータの送信を開始し、前記ＲＦ回路がアクティブ動作モードに遷移する間に中断なしに送信を継続するように構成されていることを特徴とする請求項１に記載の通信装置。
【請求項１３】
前記インタフェース回路が、前記ＲＦ回路の非アクティブ動作モード中に前記認証装置からのデータの受信を開始し、前記ＲＦ回路がアクティブ動作モードに遷移する間に中断なしに受信を継続するように構成されていることを特徴とする請求項１に記載の通信装置。
【請求項１４】
前記インタフェース回路の少なくとも一部分が、前記ディジタル処理回路をクロック動作させる周波数以下の周波数でクロック動作されることを特徴とする請求項１に記載の通信装置。
【請求項１５】
無線周波数（ＲＦ）回路、ディジタル処理回路、及び認証装置と通信するように構成されたインタフェース回路を具えた通信装置を動作させる方法において：
前記ＲＦ回路の非アクティブ動作モード中に、前記ディジタル処理回路を動作させるステップと；
前記ＲＦ回路のアクティブ動作モード中に、前記ディジタル処理回路の少なくとも一部分をディセーブル状態にするステップと；
前記ＲＦ回路のアクティブ動作モード中に、前記ディジタル処理回路と前記認証装置との間の通信用のデータを前記インタフェース回路内にバッファ記憶するステップと
を具えていることを特徴とする通信装置の動作方法。
【請求項１６】
前記ディジタル処理回路の前記少なくとも一部分が、前記認証装置から受信した認証データを処理するように構成された処理ユニットを含むことを特徴とする請求項１５に記載の方法。
【請求項１７】
さらに、前記認証装置への送信に利用可能なデータをメモリにバッファ記憶するステップを具えていることを特徴とする請求項１５に記載の方法。
【請求項１８】
前記メモリがファーストイン・ファーストアウト・メモリ（ＦＩＦＯ）であることを特徴とする請求項１７に記載の方法。
【請求項１９】
さらに：
前記バッファ記憶したデータのバイト数のカウント値を維持するステップと；
前記認証装置にデータを送信するステップと；
前記ディジタル処理回路が前記ＦＩＦＯに対する読出し動作を実行したことを検出するステップと；
前記バッファ記憶したデータのバイト数のカウント値が０より大きい場合に、前記検出に応答して、前記ＦＩＦＯの内容が誤ったデータを含むことを示す信号を発生するステップと
を具えていることを特徴とする請求項１８に記載の方法。
【請求項２０】
さらに、前記ＲＦ回路のアクティブ動作モード中に、前記認証装置から受信したデータをメモリにバッファ記憶することを特徴とする請求項１５に記載の方法。
【請求項２１】
前記メモリがファーストイン・ファーストアウト・メモリ（ＦＩＦＯ）であることを特徴とする請求項２０に記載の方法。
【請求項２２】
さらに：
前記バッファ記憶したデータのバイト数のカウント値を維持するステップと；
前記ディジタル処理回路が前記ＦＩＦＯに対する書込み動作を実行したことを検出するステップと；
前記バッファ記憶したデータのバイト数のカウント値が０より大きい場合に、前記検出に応答して、前記ＦＩＦＯの内容が誤ったデータを含むことを示す信号を発生するステップと
を具えていることを特徴とする請求項２１に記載の方法。
【請求項２３】
さらに：
前記認証装置への送信に利用可能なデータを一時的にバッファ記憶するステップと；
前記バッファ記憶したデータのバイト数のカウント値を維持するステップと；
前記認証装置にデータを送信するステップと；
前記ＲＦ回路のアクティブ動作モード中に、前記バッファ記憶したデータのバイト数が０であることを示す信号に応答して、前記インタフェース回路を送信動作モードから受信動作モードに切り換えるステップと；
前記認証装置からデータを受信するステップと；
前記認証装置から受信したデータを一時的にバッファ記憶するステップと
を具えていることを特徴とする請求項１５に記載の方法。
【請求項２４】
無線周波数信号に対して動作するように構成された無線周波数（ＲＦ）トランシーバと；
前記ＲＦ回路に結合されたディジタル処理回路と；
前記ＲＦトランシーバのアクティブ動作モード中に、前記ディジタル処理回路と安全な記憶装置装置との間で通信されるデータをバッファ記憶するように構成されたインタフェース回路とを具えた移動電話機において、
前記ディジタル処理回路が、前記安全な記憶装置から受信した認証データを処理するように構成された処理ユニットを含み、
前記処理ユニットが、前記ＲＦトランシーバのアクティブ動作モード中にディセーブル状態にされ、
前記ＲＦトランシーバ、前記ディジタル処理ユニット、及び前記インタフェース回路が、単一の集積回路チップ上に製造されている
ことを特徴とする移動電話機。
【発明の詳細な説明】
【技術分野】
【０００１】
（発明の背景）
発明の分野
本発明は一般に、無線周波数（ＲＦ）回路を含む通信装置に関するものであり、特に、認証装置との通信を提供する通信装置内のインタフェースに関するものである。
【０００２】
関連技術の説明
ＲＦ受信機、送信機、及びトランシーバのような高性能無線通信装置は一般に、受信または送信するＲＦ信号に対して動作するＲＦフロントエンド（前段）回路を含む。例えば、このフロントエンド回路は受信したＲＦ信号をベースバンド信号にダウンコンバートすること、及び／またはベースバンド信号をＲＦ送信信号にアップコンバートすることができる。
【０００３】
ＲＦフロントエンド回路は一般に、ノイズ（雑音）及び妨害に対して比較的高感度を有する低雑音（ローノイズ）増幅器及びミクサのようなアナログ回路を含む。移動通信セルラ・ハンドセット（受話器）のような一部の用途におけるＲＦ回路は、２、３マイクロボルトまたはそれ以下しかない小さい振幅の信号を検出することを求められ得る。従って、通信装置の外部、または内部にさえある発生源からのノイズを最小化することが重要であることが多い。
【０００４】
ＲＦフロントエンド回路に加えて、一般的な無線通信装置は、例えば低レベル・ベースバンド信号処理、通信プロトコル・スタックの実現、及び種々のユーザインタフェース機能を含む種々のディジタル機能を実行するディジタル処理回路も含む。このディジタル処理回路は、多数の特定ハードウェア装置のうちとりわけ、ＤＳＰ（Digital Signal processor：ディジタル信号処理用プロセッサ）、ハードウェア・アクセレレータ（加速器）、メモリ、及び／またはＩ／Ｏインタフェースのような種々の特定ハードウェアを含むことができる。
【０００５】
不都合なことに、一般的な通信装置のディジタル処理回路は、有害なノイズ及び妨害の大きな発生源となり得る。特に、一般的な高性能通信装置内のディジタル処理回路は、比較的小さい立上り及び立下り時間を有するディジタル信号、あるいは速い遷移または尖鋭なエッジを有するディジタル信号を発生する。さらに、これらの信号は比較的高い周波数を有することが多い。その結果、これらの信号のフーリエ級数またはフーリエ変換は豊富な高調波成分を有する。高調波、またはより高周波のフーリエ級数成分はスプリアス放射を発生し、これらのスプリアス放射は、ＲＦフロントエンド回路の性能を妨げ、そして悪影響を与え得る。従って、多くのシステムでは、ＲＦフロントエンド回路は、ディジタル処理回路を実現する集積回路ダイから分離した集積回路ダイ上に実現する。これに加えて、ＲＦフロントエンド回路及びディジタル処理回路は別個の電気的キャビティ（空洞）内に配置されることが多く、ここでキャビティの遮蔽は電気的及び磁気的結合を断つのに役立つ。
【０００６】
しかし、ＲＦフロントエンド回路とディジタル処理回路とを別個のダイ上に実現することはいくつかの欠点を有し、例えば、構成部品点数、サイズ、及び全体コストの増加、そして信頼性の低下及び製造失敗の増加のより大きな可能性である。従って、妨害による性能の大幅な劣化をなくした、ＲＦフロントエンドとディジタル処理回路との単一の集積回路ダイ上への集積を可能にすることが望ましい。
【０００７】
以上の設計上の考慮に加えて、通信装置は、ユーザ特有のデータを安全に記憶する認証装置を含むのが一般的である。例えば、ＧＳＭ／ＧＲＰＳ（Global System for Mobile Communication／Global Packet Radio Service：欧州のディジタル携帯電話方式及びこれに基づくパケット通信システム）及び３Ｇ移動電話機は、ＧＳＭ11.11、あるいは加入者識別モジュール（ＳＩＭ：Subscriber Identity module）と称されるその後の仕様によって指定された認証モジュールを使用することができる。ＳＩＭは、暗号メカニズムによって保護されたプロセッサ及びメモリを含むスマートカードの１バージョンである。ＩＳＯ7816-3に指定されたスマートカード用の標準インタフェースは、認証装置の特定の実現次第では数秒間継続し得る通信の期間中に、通信装置が一定レート（速度）のクロックを認証装置に送り届ける要求を含む。
【０００８】
（発明の概要）
本明細書には、通信装置（例えば移動電話機）の種々の好適例を開示する。一好適例では、通信装置が、ディジタル処理回路に結合された無線周波数（ＲＦ）回路、及び認証装置に結合されたインタフェース回路を含む。このＲＦ回路は無線周波数信号に対して動作するように構成することができる。上記ディジタル処理回路の一部は、上記ＲＦ回路のアクティブ（活性）動作モード中にディセーブル（無効）状態にすることができる。上記インタフェース回路は、上記ＲＦ回路のアクティブ動作モード中に、上記ディジタル処理回路と認証装置との間で通信されるデータをバッファ記憶（一時蓄積）するように構成することができる。一好適例では、上記インタフェース回路がメモリ及びメモリ制御論理回路を含んで、上記認証装置への送信及び／または上記認証装置からの受信に利用可能なデータをバッファ記憶する。
【０００９】
一部の好適例では、上記ディジタル処理回路が、上記認証装置から受信した認証データを処理するように構成された処理ユニットを含む。これら及び他の好適例では、上記認証装置が加入者識別モジュール（ＳＩＭ）を含むことができる。
【００１０】
本発明は、種々の変更及び代案の形態が許容されるが、本明細書ではその特定実施例について図面を参照しながら説明する。しかし、図面及びその詳細な説明は、本発明を開示した特定形態に限定することを意図したものではなく、本発明は、請求項に規定する本発明の範囲に入るすべての変形、等価なもの、及び代案をカバーすることは明らかである。
【００１１】
（実施例の詳細な説明）
図１に、ディジタル処理回路１２０に結合されたＲＦフロントエンド回路１１０を含む通信装置１００の概略ブロック図を示す。図に示すように、ディジタル処理回路１２０には、通信装置１００の特定用途及びその所望機能に応じて、ディスプレイ１２２、キーパッド１２４、マイクロホン１２６、及びスピーカ１２８を含む種々のユーザインタフェースを結合することができる。アンテナ１３０もＲＦフロントエンド回路１１０に結合して示す。なお、種々の実施例では、通信装置１００が所望機能に応じて、図１に示していない追加的な構成要素及び／または結合を含むことができ、かつ／あるいは、図に示す構成要素の１つ以上を除くことができる。
【００１２】
通信装置１００は、例えば移動及びセルラ電話機のハンドセット、マシン−マシン（Ｍ２Ｍ：Machine-to-Machine）通信ネットワーク（例えば自動販売機用の無線通信）、いわゆる「９１１電話（９１１緊急応答サービスを発呼するための移動ハンドセット）」、並びに、３Ｇ、衛星通信、等のような新たな応用に用いられる装置を含む種々の無線装置を例示する。こうしたものとして、通信装置１００は、ＲＦ受信機能、ＲＦ送信機能、あるいはその両方（即ちＲＦトランシーバ機能）を提供することができる。
【００１３】
通信装置１００は、所望する１つ以上の特定通信プロトコルまたは通信規格を実現するように構成することができる。例えば、種々の実施例において、通信装置１００は、グローバルシステム・フォー・モバイル・コミュニケーション（ＧＳＭ：Global System for Mobile Communication：欧州のディジタル携帯電話方式）規格のような時分割多重接続規格、パーソナル・コミュニケーション・サービス（ＰＣＳ：Personal Communication Service：米国の個人用移動通信システム）規格、ディジタル・セルラシステム（ＤＣＳ：Digital Cellular System）規格、ジェネラル・パケット・ラジオサービス（ＧＲＰＳ：General Packet Radio Service：ＧＳＭに基づくパケット通信システム）規格、及び／またはエンハンスト・ジェネラル・パケット・ラジオサービス（Ｅ−ＧＲＰＳ：Enhanced-GRPS：拡張ＧＲＰＳ）規格を実現することができ、Ｅ−ＧＲＰＳはとりわけ、エンハンスト・データ・フォーＧSＭエボリューション（ＥＤＧＥ：Enhanced Data for GSM Evolution）とも称され得る。
【００１４】
従ってＲＦフロントエンド回路１１０は、ＲＦ受信能力及び／またはＲＦ送信能力を提供する回路を含む。一実施例では、フロントエンド回路１１０が、受信したＲＦ信号をベースバンド信号にダウンコンバートすること、及び／またはベースバンド信号をＲＦ送信用にアップコンバートすることができる。ＲＦフロントエンド回路１１０は、例えば低ＩＦ受信回路、ダイレクトコンバージョン受信回路、ダイレクト・アップコンバージョン送信回路、及び／またはオフセット位相ロックループ（ＯＰＬＬ：Offset Phase Locked Loop）送信回路のような種々のアーキテクチャ及び回路構成のうち、所望するあらゆるものを採用することができる。ＲＦフロントエンド回路１１０は追加的に、アンテナ１３０で受信したＲＦ信号を増幅する低雑音増幅器（ＬＮＡ：Low Noise Amplifier）、及び／またはアンテナ１３０から送信する信号を増幅する電力増幅器を含むことができる。代案実施例では、ＲＦフロントエンド回路１１０の外部に電力増幅器を設けることができる。
【００１５】
ディジタル処理回路１２０は、ベースバンド機能を含む所望の種々の信号処理機能を提供することができる。例えば、ディジタル処理回路１２０は、フィルタリング（フィルタ処理）、デシメーション（間引き）、変調、復調、符号化、復号化、相関、及び／または信号スケーリング（拡大縮小）を実行するように構成することができる。これに加えて、ディジタル処理回路１２０は、通信プロトコル・スタックの実現、オーディオテストの制御、及び／またはユーザＩ／Ｏ動作及びアプリケーションの制御のような他のディジタル処理機能を実行することができる。こうした機能を実現するために、ディジタル処理回路１２０は、ソフトウェアプログラマブル（ソフトウェアでプログラム可能な）ＭＣＵ（Micro-controller Unit：マイクロコントローラ・ユニット）及びＤＳＰのような種々の特定回路、並びにメモリーコントローラ、ダイレクト・メモリーアクセス（ＤＭＡ：Direct Memory Access）コントローラ、ハードウェア・アクセレレータ、ボイス・コーダ−デコーダ（ＣＯＤＥＣ：Coder-Decoder音声符号復号化器）、ディジタルオーディオ・インタフェース（ＤＡＩ：Digital Audio Interface）、ＵＡＲＴ（Universal Asynchronous Receiver Transmitter：汎用非同期受信機−送信機）、及びユーザインタフェース回路のような種々の特定周辺回路を含むことができる。ディジタル処理ハードウェア（含めればファームウェア／ソフトウェア）の選定は、与えられた所望の実現用の設計及び性能仕様に依存し、そして実施例どうしの間で変化し得る。
【００１６】
図に示すように、通信装置１００はインタフェース回路１５０も含む。インタフェース回路１５０は、認証装置１６０との通信を提供するために設ける。インタフェース回路１５０及び認証装置１６０の実現についてのさらなる詳細は以下に説明する。
【００１７】
一実施例では、ＲＦフロントエンド回路１１０、ディジタル処理回路１２０、及びインタフェース回路１５０を同じ集積回路ダイ１４０上に集積することができる。妨害を低減し、従って高性能の機能を提供するために、通信装置１００は時間領域分離、またはＴＤＩ（Time Domain Isolation）と称する技術を実現することができる。図２に、時間領域分離により通信装置１００において発生する一組のイベント（事象）を示す。大まかに言えば、こうしたシステムでは２つの代替的なイベント、即ちＲＦ受信または送信、及び信号処理が生じる。システムは、ＲＦ受信または送信の動作及び信号処理の動作を、時間通りに並べ、これにより、ＲＦフロントエンド回路１１０とディジタル処理回路１２０との間の妨害を回避または低減する。以下に説明するように、インタフェース回路１５０は、ＲＦ受信または送信中の、ディジタル処理回路１２０と認証装置１６０との間の通信をバッファ記憶するように構成することができる。
【００１８】
図２に示すように、通信装置１００は複数のタイムスロット２１０Ａ〜２１０Ｆ等を用いる。ＲＦタイムスロット２１０Ａ、２１０Ｃ、及び２１０Ｅ中には、ＲＦフロントエンド回路１１０はＲＦ信号を受信し、受信した信号を処理し、そしてその結果を記憶することができる。それぞれに続く信号処理タイムスロット２１０Ｂ、２１０Ｄ、及び２１０Ｆ中には、ディジタル処理回路１２０は、記憶した結果に対して信号処理タスクを実行することができる。
【００１９】
あるいはまた、ＲＦタイムスロット２１０Ａ、２１０Ｃ、及び２１０Ｅ中にフロントエンド回路１１０がＲＦ信号を送信することができる。従って、この動作モード中には、信号処理タイムスロット２１０Ｂ及び２１０Ｄ中に、ディジタル処理回路１２０は入力データ（例えば音声、データ）に対して信号処理タスクを実行し、その結果を記憶することができる。それぞれに続くＲＦタイムスロット２１０Ｃ及び２１０Ｅ中には、ＲＦフロントエンド回路１１０は記憶した結果に対してＲＦ動作（例えばアップコンバージョン）を実行し、ＲＦ信号を送信することができる。
【００２０】
なお、使用する特定のプロトコル、アーキテクチャ、及び回路次第では、通信装置は所望すれば同時に受信及び送信することができる。しかし、より一般的には、どの１つのＲＦタイムスロット２１０Ａ、２１０Ｃ、２１０Ｅ、等の期間中にも、システムは信号の受信または送信のいずれかを行う。例えば、ＧＳＭ仕様に準拠する移動電話機のようなＧＳＭ準拠のシステムまたは装置は、ＲＦタイムスロット２１０Ａ、２１０Ｃ、２１０Ｅ、等の各々の期間中に、１つ以上の動作のバースト中にＲＦ信号の受信または送信のいずれかを行う。
【００２１】
さらに、各ＲＦタイムスロットは所望により、同じ持続時間または異なる持続時間を有することができる。ＲＦタイムスロットが不等長を有して、多種多様な回路、システム、プロトコル、及び仕様を所望通りに提供することができる。
【００２２】
同様に、信号処理タイムスロットは所望により、同様または非同様な持続時間を有することができる。信号処理タイムスロット２１０Ｂ、２１０Ｄ、２１０Ｆ、等の各々は、特定の通信プロトコル及び／または信号処理技術、及び使用する特定の回路及び技術に応じて、他のいくつかのタイムスロットまたは時分割を含むことができる。例えば、１つの信号処理タイムスロットがいくつかのタイムスロットを含み、これらのタイムスロットの１つ以上の期間中に、ディジタル処理回路１２０の一部分または特定回路が活性化されて信号を処理することができる。
【００２３】
時間領域分離を実現するために、ＲＦタイムスロットが始まる際に（即ち無線がアクティブ（動作）状態になる際に）、ディジタル処理回路１２０を動作のシャットダウン（停止）モードにおくことができる。一実施例では、シャットダウン動作モード中に、ディジタル処理回路１２０内のクロック信号をディセーブル（無効）状態にするか禁止する。より詳細には、例えばスタティック（静的な）金属酸化物半導体（ＭＯＳ）回路を用いることによって、ディジタル処理回路１２０内のクロック信号を、この回路内荷存在するデータを失うことなしに遮断することができる。従って、ＲＦフロントエンド回路１１０がアクティブ（活性）状態である間に、ディジタル処理回路１２０はデータをこの回路内に保存することができる。一旦、ＲＦフロントエンド回路１１０がその受信または送信を完了する（例えばＲＦタイムスロットが終了する）と、クロック信号を再びイネーブル（有効）状態にすることによって、ディジタル処理回路１２０のシャットダウンモードを中断することができる。そしてデータに対するディジタル処理動作が継続または開始される。ＲＦフロントエンド回路１１０がアクティブ状態である（即ち、受信または送信中である）間に、ディジタル処理回路１２０内のクロックをディセーブル状態にすることによって、ディジタルノイズの量、従って関係するＲＦ帯域（バンド）におけるスプリアス信号を低減し、これにより高性能を提供することができる。
【００２４】
なお、図２は、ＲＦフロントエンド回路１１０の動作とディジタル処理回路１２０の動作とを交互のイベントとして示すが、これらの動作は互いに排他的である必要はない。一般に、ＲＦフロントエンド回路１１０の動作とディジタル処理回路１２０の動作とのオーバラップ（重複）の量は低減または最小化することが望ましい。しかし、要素数次第では、ＲＦフロントエンド回路１１０の有効な動作とディジタル処理回路１２０の有効な動作と特定量だけオーバラップさせることができる。
【００２５】
また、一部の代案実施例では、ディジタル処理回路１２０のシャットダウンモードを、他の技術（即ち、クロック信号をディセーブル状態にすることによる以外の技術）を用いて、この回路の少なくとも一部分を不活性状態に保つか、さもなければ動作を禁止することによって実現することができる。例えば、ディジタル処理回路１２０内の特定回路から電力を除去することができる。同様に、フリップフロップまたは他の回路を（例えばイネーブル入力によって）ディセーブル状態にすることができる。なお、これに加えて、ディジタル処理回路１２０のいくつかの部分、例えばダイナミックメモリをシャットダウンモード中にアクティブ状態のままにすることができる（即ち、シャットダウンモード中に、ディジタル処理回路１２０内の回路を部分的にパワーダウン（電力遮断）、ディセーブル状態、または動作禁止にすることができる）。
【００２６】
図３に、ディジタル処理回路１２０内の回路の好適な実現を示す。この実施例では、ディジタル処理回路１２０が、以下に説明するＤＳＰサブセクション（副部分）３１０及びＭＣＵサブセクション３５０を含む。
【００２７】
ＤＳＰサブセクション３１０は、関連するメモリ３１４に結合されたＤＳＰコア３１２を含むことができる。ＤＳＰコア３１２には、１つ以上のバス３１６を通して種々のＤＳＰ周辺装置３１７を結合することができる。一具体例では、ＤＳＰ周辺装置３１７がハードウェア・アクセレレータ、オーディオＣＯＤＥＣ、受信バッファ、及び送信バッファを含むことができる。なお、ＤＳＰサブセクション３１０内に設けた周辺装置の特定の数及び種類は、用途並びに所望の機能及び性能に応じて変化し得る。
【００２８】
ＭＣＵサブセクション３５０は、関連するメモリ３５４に結合されたＭＣＵコア３５２を含むことができる。図には、１つ以上のバス３６０を通してMＣＵ３５２に結合された、ＤＭＡコントローラ３５６及び外部メモリコントローラ３５８を含む種々の周辺装置を示す。図にはさらに、バス３６０に結合されたバスインタフェース論理回路３６３を示す。一具体例では、バスインタフェース論理回路３６３がレジスタ・インタフェース、インタフェース回路１５０を駆動するための制御論理回路、及び割込みコントローラを含むことができる。バスインタフェース論理回路３６３の動作のさらなる詳細は以下に説明する。
【００２９】
図に示すように、ＭＣＵサブセクション３５０はシステムクロック３９０を含むことができる。一具体例では、システムクロック３９０が２６ＭＨｚの周波数で動作する固定レートのクロックである。システムクロック３９０は、ＭＣＵ３５２を含むディジタル処理回路１２０内の構成要素にクロック信号を供給することができる。図に示す実施例では、システムクロック３９０はクロック信号をインタフェース回路１５０にも供給する。
【００３０】
図にはさらに、ＤＳＰサブセクション３１０とＭＣＵサブセクション３５０との間の通信を行うためのホストインタフェース３７２を示す。図には、外部メモリコントローラ３５８に結合された外部メモリ３８０を示す。外部メモリ３８０は、例えば、ＳＲＡＭ、フラッシュメモリ、ＥＥＰＲＯＭ、及び／または他の種類のメモリを含むことができる。なお、ディジタル処理回路１２０には、例えばキーパッド及びディスプレイを含む種々の追加的な外部構成要素（図３には図示せず）を結合することができる。図３の構成は、例えば移動電話機及び／またはモデムのベースバンド回路を具現することができる。一実施例では、ディジタル処理回路１２０はＧＳＭ通信規格並びにＧＲＰＳ規格を共に実現する。
【００３１】
動作中には、ＤＳＰサブセクション３１０は、ＲＦフロントエンド回路１１０から、ＤＳＰの周辺装置３１７のうちに含まれる受信バッファを通して受信したデータを処理することができる。ＤＳＰサブセクション３１０は同様に、処理したデータを、ＤＳＰの周辺装置３１７のうちに含まれる送信バッファに供給することができ、このデータは、ディジタル−アナログ変換器（ＤＡＣ：Digital-to-Analog Converter）を通してＲＦフロントエンド回路１１０に搬送される。オーディオＣＯＤＥＣのような他のＤＡＰ周辺装置は、オーディオ信号を外部マイクロホンから受信するか、あるいはオーディオ信号をスピーカに供給することができる。一部の実現では、ハードウェア・アクセレレータのようなＤＳＰの周辺装置が、所望により例えばフィルタリング（フィルタ処理）、デシメーション（間引き）、変調、復調、符号化、復号化、相関、及び／または信号スケーリング（拡大縮小）のような種々の低レベルの信号処理機能を実行することができる。
【００３２】
ＭＣＵサブセクション３５０は、プログラマブルＭＣＵ３５２を含めて、その内部のモジュール及び外部に接続したモジュールを用いて多種多様な機能を実行するように構成することができる。例えば、一実施例では、ＭＣＵサブセクション３５０が、通信プロトコルスタック及び種々の日常作業のタスクをサポートする機能を提供することができる。他の実施例では、ＭＣＵサブセクション３５０を、より高レベルの処理機能を実行するように構成することができる。例えば、ＭＣＵサブセクション３５０は、ＭＭＩ（Man-machine-Interface：人間−機械インタフェース）のようなインタフェースを実現することができ、そしてシステム内で実行中のアプリケーション用の実行環境を提供することができる。これに加えて、プログラマブルＭＣＵ３５２は、インタフェース回路１５０のような周辺装置を制御する１つ以上のソフトウェア・ドライバを含むプログラム命令を実行するように構成することができる。なお、所望する機能に応じて、ＭＣＵサブセクション３５０の種々の代案具体例を提供することができる。代案実施例では、ＵＡＲＴ（Universal Asynchronous Receiver Transmitter：汎用非同期受信機−送信機）及びキーパッド・インタフェースを含む他の周辺装置をバス３６０に結合することができる。
【００３３】
認証装置１６０の種類、及び通信装置１００の所望の機能に応じて、多様な種類のデータの通信を、ＭＣＵ３５２と認証装置１６０との間で、インタフェース回路１５０経由で行うことができる。例えば、一実施例では、認証装置１６０が、ＩＳＯ７８１６−３規格に準拠したインタフェースを実現するスマートカードである。より詳細には、認証装置１６０は加入者識別モジュール（ＳＩＭ）であり、さらにＧＳＭ規格１１．１１に準拠することができる。ＳＩＭは、電話番号、加入者識別データ、及びネットワーク認可データのようなデータを記憶することができる。ＳＩＭ内に記憶された情報は、ＭＣＵ３５２が検索し使用して種々のタスクを実行することができる。認証装置１６０一般、特にＳＩＭに共通した他の特徴は、製造者情報、年齢情報、及び構成要素識別子のような一般的情報のＭＣＵ３５２への伝送を含むことができる。インタフェース回路１５０は、認証装置１６０との間でデータ文字列を交換して、認証装置１６０の存在、動作電圧の確立、及びリセット・シーケンスの完了を検出することができる。認証装置の特定種類に応じて、ＭＣＵ３５２にとって利用可能なプログラム命令、及び所望機能、種々のデータ文字またはデータ文字列をインタフェース回路１５０と認証装置１６０との間で交換して、任意数の代案構成、日常作業、認証、認可、記憶、及び検索のタスクを実行することができる。
【００３４】
ＭＣＵ３５２とインタフェース回路１５０との間の通信は、バスインタフェース論理回路３６３によって促進することができる。レジスタ・インタフェースまたはバスインタフェース論理回路３６３内の１つ以上のレジスタをバス３６０に直接結合して、ＭＣＵ３５２とインタフェース回路１５０との間を通過するデータを保持することができる。あるいはまた、一具体例では、バスインタフェース論理回路３６３をＤＭＡコントローラ３５６に結合して、インタフェース回路１５０とメモリ３５４との間の直接的なメモリアクセスを可能にすることができる。一具体例では、第１レジスタを、インタフェース回路１５０への送信用のデータを保持するように構成し、第２レジスタを、インタフェース回路１５０から受信したデータを保持するように構成する。他の具体例では、バスインタフェース論理回路３６３内の追加的なレジスタを、バスインタフェース論理回路３６３内の制御論理回路と共に使用してインタフェース回路１５０を通した通信の種類、データレート、タイミングパラメータ、及び方向を設定するためのデータを保持するように構成することができる。別な具体例では、バスインタフェース論理回路３６３内の１つ以上の追加的なレジスタが、インタフェース回路１５０から受信した状態データを保持することができる。また、バスインタフェース回路３６３内には、所望の機能に応じて、制御論理回路が割込みコントローラに信号通知することによってこの状態データに応答し、割込みコントローラは割込み信号をＭＣＵ３５２に送り届けることができる。
【００３５】
図４は、インタフェース回路１５０の１つの特定具体例を示すブロック図である。図に示す実施例では、インタフェース回路１５０が、送信（Ｔx）メモリ４１０、メモリ制御論理回路４２０、受信メモリ４３０、及びメモリ制御論理回路４４０を含む。１つの実現では、メモリ４１０がファーストイン・ファーストアウト（先入れ先出し）メモリ（ＦＩＦＯ：First-in, First-out）であり、メモリ４３０も先入れ先出し（ＦＩＦＯ）メモリである。インタフェース回路１５０は、クロック発生器４００及び方向制御論理回路４５０を含むこともできる。種々の制御パラメータ及び信号を、バスインタフェース論理回路３６３内のレジスタから、インタフェース回路１５０、あるいはインタフェース回路１５０を通して認証装置１６０に搬送することができる。例えば、図に示す実施例では、インタフェース回路１５０がリセット信号を変化させずに、バスインタフェース論理回路３６３から認証装置１６０に搬送して、リセット・シーケンスを開始することができる。
【００３６】
インタフェース回路１５０内では、動作中に、ＭＣＵ３５２からのデータをメモリ４１０内にバッファ記憶し、その後にメモリ制御論理回路４２０の制御下で認証装置１６０に送り届ける。逆方向には、認証装置１６０からのデータをメモリ制御論理回路４４０の制御下でメモリ４３０内にバッファ記憶し、その後にＭＣＵ３５２に送り届けることができる。スマートカード用のＩＳＯ７８１６−３規格によれば、認証装置１６０は、有効な通信の期間中に一定レートのクロックをインタフェース回路１５０から受信することを想定し得る。さらに、ＩＳＯ７８１６−３によれば、認証装置１６０との通信は、通信するデータ文字数、及び送信と受信との間の待ち時間間隔に応じて、数秒までの期間にわたって中断なしで継続し得る。しかし、以上で説明した時間領域分離技術によれば、通信装置１００の一部の実施例は、ＲＦアクティブ（有効）の期間中に、ディジタル処理回路１２０のＭＣＵ３５２及びバスインタフェース論理回路３６３を含む部分をディセーブル状態にすることができる。これらの期間は認証装置１６０との通信の期間と重複させることができる。
【００３７】
従って、一実施例では、インタフェース回路１５０はＲＦアクティブの期間中にアクティブ（活性）状態に留まり、認証装置１６０との通信を維持することができる。特に、インタフェース回路１５０は、一定レートのクロック信号をシステムクロック３９０から、例えば２６ＭＨｚで受信するクロック発生器を含む。クロック発生器４００は、システムクロック信号のレートを分周して、認証装置と互換のレート、例えば１ＭＨｚ〜４ＭＨｚのレートのＳＩＭクロックを発生することができる。クロック発生器４００はさらに、ＳＩＭクロックレートを固定の整数値で分周して、認証装置１６０との間のデータ伝送のレートを設定するためのビットクロックを発生することができる。例えば、ＳＩＭ用のデフォルトの整数値は、データビット当り３７２ＳＩＭクロックサイクルとすることができる。１つの実現では、クロック発生器４００内の区分した一組のカウンタをシステムクロック３９０によってクロック動作させて、ビットクロックのタイミングをとるために使用することができる。システムクロック対ビットクロックの所望の比率次第では、これらのカウンタの比較的高次の区分の１つ以上は、カウンタが所望比率を生成するために不必要であり得る。そうであれば、１つの実現では、クロック発生器４００は、これらのカウンタの高次部分を駆動するクロックをゲート制御するか、さもなければ、これらの高次部分をディセーブル状態にしてディジタルノイズの量を低減し、従ってＲＦフロントエンド回路１１０によって拾われ得るスプリアス信号を低減することができる。図４に示すように、クロック発生器４００はビットクロックをメモリ制御論理回路４２０及びメモリ制御論理回路４４０に送り届け、このビットクロックはメモリ４１０及び４３０を通るデータの流れを制御するために使用される。
【００３８】
前述したように、インタフェース回路１５０は、ＲＦアクティブの期間中にアクティブ状態に留まり、認証装置１６０への送信に利用可能なデータをバッファ記憶し、そして認証装置１６０からのデータをバッファ記憶することができる。インタフェース回路１５０内の回路の量、特にメモリ４１０及びメモリ４３０のサイズを低減して、ディジタルノイズの量、従ってＲＦフロントエンド回路１１０によって拾われ得るスプリアス信号の量を低減することが望ましい。１つの実現では、メモリ４１０のサイズを８０文字を保持するように設定し、このサイズは、ＧＳＭ準拠の移動電話機におけるＲＦアクティブの状態の最大想定持続時間にわたる、認証装置１６０へのデータの、ＳＩＭに準拠した最大データレートにおける安定した流れを維持するのに十分である。同様に計算したサイズを、認証装置１６０から流れるデータ用のメモリ４３０に適用することができる。認証装置１６０の通信プロトコル、クロックレート、所望の機能及び性能、及びディジタルノイズの許容範囲、従ってＲＦフロントエンド回路１１０によって拾われ得るスプリアス信号の許容範囲に応じて、メモリ４１０及び４３０の他のサイズも可能である。
【００３９】
ＩＳＯ７８１６−３に準拠した実施例では、データの通信を認証装置１６０との間で、単方向シリアルリンク経由で行う。図に示すように、インタフェース回路１５０は方向制御論理回路４５０を含み、方向制御論理回路４５０は認証装置１６０からの結合を、所望の通信の種類に応じて、メモリ制御論理回路４２０またはメモリ制御論理回路４４０のいずれかに切り換えることができる。特に、一実施例では、MＣＵ３５２は設定データを、バスインタフェース論理回路３６３内のレジスタを経由して方向制御論理回路４５０に送信して、インタフェース回路１５０を次の４つの動作モード、即ち、アイドル（休止）、受信、送信、及び送信後待受け（トランスミット・アンド・リスン）のうちの１つにする。アイドルモードでは、方向制御論理回路４５０は、インタフェース回路１５０と認証装置１６０との間でデータが通信されることを防止する。受信モードでは、方向制御論理回路４５０は、認証装置１６０からインタフェース回路１５０内のメモリ制御論理回路４４０へのデータ伝送を可能にするように設定することができる。送信モードでは、方向制御論理回路４５０は、インタフェース回路１５０内のメモリ制御論理回路４２０から認証装置１６０へのデータ伝送を可能にするように設定することができる。送信後待受けモードでは、方向制御論理回路４５０は、インタフェース回路１５０を送信モードにし、メモリ制御論理回路４２０からの送信の完了を示す信号を待機し、これに応答して、インタフェース回路１５０を送信モードから受信モードに切り換えるように設定することができる。なお、一旦、インタフェース回路１５０を送信後待受けモードに設定すると、送信モードから受信モードへの切り換えは、ＭＣＵ３５２をディセーブル状態にすることのできるＲＦアクティブの期間中のように、ＭＣＵ３５２からの別な信号を必要とせずに可能になる。
【００４０】
追加的な制御パラメータを、バスインタフェース論理回路３６３内のレジスタからメモリ制御論理回路４２０及びメモリ制御論理回路４４０に送信することができる。一具体例では、送信した文字の最終ビットと次の文字の最初のビットとの間のクロックサイクル数で測った最小持続時間を示すガード時間パラメータを送信することができる。別な具体例では、送信した文字の最終ビットと、次に送信する文字、またはこれに応答して次に受信した文字のいずれかの最初のビットとの間の最大持続時間を示す待ち時間パラメータを送信することができる。１つの実現では、メモリ制御論理回路４２０及びメモリ制御論理回路４４０内の区分した一組のカウンタをビットクロックによってクロック動作させて、上記ガード時間及び待ち時間のタイミングをとるために使用することができる。ガード時間、待ち時間、及びビットクロックの特定の設定次第では、これらのカウンタの比較的高次の区分の１つ以上が、ガード時間及び待ち時間の設定値に達するのに不必要であり得る。そうであれば、１つの実現では、メモリ制御論理回路４２０及びメモリ制御論理回路４４が、これらのカウンタの比較的高次の区分を駆動するクロックをゲート制御するか、さもなければ、これらの高次部分をディセーブル状態にしてディジタルノイズの量を低減し、従ってＲＦフロントエンド回路１１０によって拾われ得るスプリアス信号を低減することができる。
【００４１】
前述したインタフェース回路１５０の動作モードの１つは送信モードである。図５に、データ文字列の認証装置１６０への送信のタイミングを示す。図に示す例では、送信は、ＲＦフロントエンド回路１１０が非アクティブ状態でありＭＣＵ３５２がアクティブ状態である期間中に始まる。この期間中には、データをメモリ４１０に書き込み、メモリ４１０から読み出すことができる。図に示すように、送信はＲＦの非アクティブ状態からアクティブ状態への遷移を通して継続する。ＭＣＵ３５２はＲＦアクティブの期間中にディセーブル状態にすることができる。結果的に、データはメモリ４１０に書き込まれないが、データはメモリ４１０から読み出し続けられ、そして認証装置１６０に送達し続けられる。そして、ＲＦアクティブの期間の完了時に、ＭＣＵ３５２を再びイネーブル状態にすることができ、データを再びメモリ４１０に書き込み、メモリ４１０から読み出すことができる。なお、ＭＣＵ３５２からのデータ文字列の送信は、ＭＣＵ３５２がアクティブ状態である際の任意時点で開始することができ、そしてプロトコル、文字列の内容、及びビットレートに応じて１文字列分から他の数の文字列分まで変化する持続時間中に進めることができる。上記ビットレートでの文字列の送信は、次のＲＦアクティブの期間前に完了するか、次の期間内に及ぶか、または次の期間全体にわたるか、あるいは次のいくつかの期間全体にわたる期間を必要とし得る。一実施例では、ＲＦのアクティブ状態の前にメモリ４１０内にバッファ記憶すべきデータのバーストを送信するようにＭＣＵ３５２をプログラムして、認証装置１６０がＲＦアクティブの期間を通して中断なしに文字列の受信を継続することを保証することができる。
【００４２】
前述したインタフェース回路１５０の他の動作モードは受信モードである。図６に、認証装置１６０からのデータ文字列の受信のタイミングを示す。図に示す例では、受信はＲＦフロントエンド回路１１０が非アクティブ状態でありＭＣＵ３５２がアクティブ状態である期間中に始まる。この期間中には、データをメモリ４３０に書き込み、メモリ４３０から読み出すことができる。図に示すように、受信はＲＦの非アクティブ状態からアクティブ状態への遷移を通して継続する。ＭＣＵ３５２はＲＦアクティブの期間中にディセーブル状態にすることができる。結果的に、データはメモリ４３０から読み出されないが、データは認証装置１６０からメモリ４３０に書き込み続けられる。そして認証装置１６０に送達し続けられる。そして、ＲＦアクティブの期間の完了時に、ＭＣＵ３５２を再びイネーブル状態にすることができ、データを再びメモリ４３０に書き込み、メモリ４３０から読み出すことができる。なお、ＭＣＵ３５２によるデータ文字列の受信は、ＭＣＵ３５２がアクティブ状態である際の任意時点で開始することができる。しかし、認証装置１６０による上記ビットレートでの文字列の送信の持続時間は、プロトコル、文字列の内容、及びビットレートに応じて１文字列分から他の数の文字列分まで変化し得る。従って、上記ビットレートでの文字列の送信は、次のＲＦアクティブの期間前に完了するか、次の期間内に及ぶか、または次の期間全体にわたるか、あるいは次のいくつかの期間全体にわたる期間を必要とし得る。一実施例では、ＲＦのアクティブ状態の前にメモリ４３０内にバッファ記憶すべきデータのバーストを受信するようにＭＣＵ３５２をプログラムして、認証装置１６０がＲＦアクティブの期間を通して、メモリの容量を超えることなしに文字列をメモリに書き込み続けることを保証することができる。さらに、認証装置１６０からの送信は、ＲＦアクティブの期間中に開始することができ、この場合には、次回ＭＣＵ３５２をイネーブル状態にするまではデータをメモリ４３０に書き込んでバッファ記憶することができる。
【００４３】
インタフェース回路１５０の第３の動作モード、即ち送信後待受けモードも前に述べている。図７に、インタフェース回路１５０と認証装置１６０との間の、データ文字列の送信、待ち時間、及び受信のタイミングを示す。このモードでは最初に、データ文字列をＭＣＵ３５２からメモリ４１０を通して認証装置１６０に送信することができる。図に示すように、送信における文字数及びビットレート次第では、ＲＦアクティブの期間中に送信を完了することができる。設定可能な待ち時間に続き、これに応答して、データ文字列を認証装置１６０からメモリ４３０によって受信することができる。なお、図に示す例では、送信から受信への遷移は、ＭＣＵ３５２が非アクティブ状態である間にインタフェース回路１５０内で発生する。特に、インタフェース回路１５０が送信後待受けモードに設定されている場合には、受信は、ＲＦのアクティブ状態からＲＦの非アクティブ状態への遷移の前に開始することができる。一実施例では、メモリ４３０は、メモリ制御論理回路４４０によって、ＲＦアクティブの期間中に、データを認証装置１６０から受信するがＭＣＵ３５２に送信しないように設定することができる。一旦、ＭＣＵのアクティブ状態が再開されると、メモリ制御論理回路４４０はメモリ４３０を、データを読み書きするように設定することができる。
【００４４】
図８に、インタフェース回路１５０の代案実施例の概略ブロック図を示す。前述したように、インタフェース回路１５０内の回路の量を最小化して、ディジタルノイズの量を低減し、従ってＲＦフロントエンド回路１１０によって拾われ得るスプリアス信号を低減することが望ましい。図に示す実施例では、単一のメモリ８１０を、インタフェース回路１５０の送信モードではＭＣＵ３５２からのデータをバッファ記憶し、あるいは、インタフェース回路１５０の受信モードでは認証装置１６０からのデータをバッファ記憶するように構成することができる。インタフェース回路１５０の回路をさらに低減するために、単一のメモリ制御論理回路８２０もメモリ８１０を制御するように構成し、前述したインタフェース回路１５０の４つのモード、即ちアイドル、送信、受信、及び送信後待受けの各モードを具現する。１つの実現では、メモリ制御論理回路８２０が、前述したメモリ制御論理回路４２０、メモリ制御論理回路４４０、及び方向制御論理回路４５０を組み合わせた機能を具現する。図に示す実施例は、認証装置１６０への単方向データリンクを提供することによって、ＩＳＯ７８１６−３の仕様への準拠を維持する。
【００４５】
別な実施例では、インタフェース回路１５０は、認証装置１６０から受信した既知の長さの１つ以上のデータ文字列に応答して認証装置１６０に送信する１つ以上のデータ文字列をバッファ記憶するように構成することができる。従って、ＲＦアクティブの期間中（即ち、ＭＣＵ３５２が非アクティブ状態である間）に、メモリ制御論理回路８２０は、インタフェース回路１５０が受信モードである間に既知の長さのデータ文字列の受信を検出し、インタフェース回路１５０を送信モードに切り換え、そして受信に応答してデータ文字列を送信するように構成することができる。メモリ制御論理回路８２０はさらに、要素のうちとりわけ、受信及び送信するデータ文字の種類、メモリ容量、及びクロックレートに応じて、この受信モードと送信モードとを切り換えるプロセスを単一のＲＦアクティブの期間中に多数回反復するように構成することができる。なお、インタフェース回路１５０は、ＭＣＵ３５２からの別な信号を必要とせずに、受信モードと送信モードとを切り換えるように構成することができる。
【００４６】
さらに他の実施例では、認証装置１６０は、手続きバイトを送信することによってデータ文字の受信に応答するように構成することができる。例えば、ＳＩＭは、次のもの：
１．ＮＵＬＬ、応答なしまたはコマンド無視を示す；
２．ＡＣＫ、ＳＩＭが受信に確認応答し、これに応答してデータ文字列を送信することを示す；
３．／ＡＣＫ、ＳＩＭがこの要求を処理するための特別な時間を必要とするが、１つの追加的なデータ文字を受け付けることができることを示す；及び、
４．ＣＯＭＰＬＥＴＥ、ＳＩＭカードがその応答を完了したことを示す
のうち１つを符号化する４つの手続きバイトのうちの１つで応答することができる。ＲＦアクティブの期間中に、インタフェース回路１５０は手続きバイトを受信してそれなりの応答をするように構成することができる。例えば、／ＡＣＫに対応する手続きバイトを受信した場合には、インタフェース回路１５０は１つの追加的なデータ文字を認証装置１６０に送信することによって応答することができる。あるいはまた、ＡＣＫに対応する手続きバイトを受信した場合には、インタフェース回路１５０はデータ文字列を認証装置１６０に送信することによって応答することができる。なお、インタフェース回路１５０は、ＭＣＵ３５２をディセーブル状態にすることのできるＲＦアクティブの期間中のようにＭＣＵ３５２からの別な信号を必要とせずに、手続きバイトに応答するように構成することができる。
【００４７】
さらに他の代案実施例では、メモリ８１０をファーストイン・ファーストアウト（先入れ先出し）メモリ（ＦＩＦＯ）にすることができる。この実施例では、メモリ制御論理回路８２０は、送信または受信においてメモリ８１０をクロック動作させることができる。ＭＣＵ３５２がアクティブ状態であり、メモリ８１０が認証装置１６０からのデータを受信するように設定されている期間中には、ＭＣＵ３５２はメモリ８１０にデータを書き込んでＦＩＦＯの内容を変化させることができる。メモリ制御論理回路８２０は、ＦＩＦＯ内に残っているビット数のカウント値、ＦＩＦＯの設定された方向、及びＭＣＵ３５２からの書込み信号の存在を監視することによってデータの変化を検出するように構成することができる。そしてメモリ制御論理回路８２０は、認証装置１６０から来るデータが変化していることを示す信号をＭＣＵ３５２に返送し、これによりＭＣＵ３５２が修正動作を行うことを可能にする。同様に、ＭＣＵ３５２がアクティブ状態でありメモリ８１０が認証装置８１０にデータを送信するように設定されている期間中には、ＭＣＵ３５２はメモリ８１０からデータを読み取り、認証装置１６０にとって利用可能なデータ列を変化させることができる。メモリ制御論理回路８２０は、ＦＩＦＯ内に残っているビット数のカウント値、ＦＩＦＯの設定された方向、及びＭＣＵ３５２からの読出し信号の存在を監視することによって、このデータの変化を検出するように構成することができる。そしてメモリ制御論理回路８２０は、認証装置１６０への送信に利用可能なデータが変化していることを示す信号をＭＣＵ３５２に返送し、これによりＭＣＵ３５２が修正動作を行うことを可能にする。
【００４８】
代案実施例では、インタフェース回路１５０及びそのディジタル処理回路１２０への接続の他の実現が可能である。例えば、メモリ４１０、４３０、及び８１０を直接ＭＣＵ３５２に接続するか、あるいはディジタル処理回路１２０内の処理ユニットの代案具体例に接続することができる。また、メモリ４１０、４３０、及び４８０は例えばＳＲＡＭ、フラッシュメモリ、及び／または他の種類のメモリで構成することができる。これに加えて、所望の機能、性能、及びディジタルノイズ、従ってＲＦフロントエンド回路１１０によって拾われ得るスプリアス信号に応じて、バスインタフェース論理回路３６３の一部分をインタフェース回路１５０に内蔵させることができる。
【００４９】
以上の実施例はかなり詳細に説明してきたが、以上の開示を十分理解すれば、多数の変形及び変更は当業者にとって明らかである。請求項の記載は、こうした変形及び変更をすべて含むものと解釈されることを意図している。
【図面の簡単な説明】
【００５０】
【図１】ＲＦフロントエンド回路及びディジタル処理ユニットを含む通信装置の概略ブロック図である。
【図２】時間領域分離により通信装置において発生する一組のイベントを示す図である。
【図３】ディジタル処理回路内の回路の好適な実現を示すブロック図である。
【図４】認証装置に接続されたインタフェース回路の概略ブロック図である。
【図５】認証装置へのデータ文字列の送信のタイミングを示す図である。
【図６】認証装置からのデータ文字列の受信のタイミングを示す図である。
【図７】インタフェース回路と認証装置との間の、データ文字列の送信、待ち時間、及び受信のタイミングを示す図である。
【図８】認証装置に接続されたインタフェース回路の代案実施例の概略ブロック図である。
【図１】
2008527804.tif 000003
【図２】
2008527804.tif 000004
【図３】
2008527804.tif 000005
【図４】
2008527804.tif 000006
【図５】
2008527804.tif 000007
【図６】
2008527804.tif 000008
【図７】
2008527804.tif 000009
【図８】
2008527804.tif 000010
【国際調査報告】
2008527804.tif 000011
2008527804.tif 000012
2008527804.tif 000013