(57)【要約】  可変利得増幅器は、複数の差動トランジスタ対を含む。各差動トランジスタ対の電流路内で温度依存電流が発生する。発生した利得制御電流が、温度依存利得制御電流に変換され、差動トランジスタ対のトランジスタの制御入力で回路に印加される。温度依存利得制御電流は、そのとき制御電流に温度依存電流を掛ける所望の利得に対応する利得制御電流から得られる。利得制御電流の関数としてオフセットを導入することにより、温度依存利得制御電流を変更して、利得非直線性を補償する。
2008544725.tif 000002
【特許請求の範囲】
【請求項１】
並列に結合された複数の差動トランジスタ対を含み、
各トランジスタ対が、温度依存電流源に結合されており、
前記トランジスタ対の制御入力が、温度依存利得制御信号に結合されている、可変利得増幅器。
【請求項２】
さらに、温度依存利得制御信号を発生するように構成された補償回路を含み、
温度補償回路が、
制御電流源およびゼロ温度係数源に結合された制御端子と、温度に比例する電流源に結合された出力端子と、を有する第１トランジスタと、
温度に比例する前記電流源に結合された出力端子を有する第２トランジスタと、を含み、
第２トランジスタの伝導電流が、温度依存利得制御信号として印加される、請求項１に記載の可変利得増幅器。
【請求項３】
さらに、第１トランジスタおよび第２トランジスタの制御端子にそれぞれ結合されたエミッタフォロワ回路を含む、請求項２に記載の可変利得増幅器。
【請求項４】
さらに、前記エミッタフォロワ回路と、第１トランジスタおよび第２トランジスタの制御端子との間に結合された交差結合トランジスタを含む、請求項３に記載の可変利得増幅器。
【請求項５】
さらに、前記交差結合トランジスタと、第２トランジスタの制御端子との間に結合された電圧オフセット回路を含む、請求項３に記載の可変利得増幅器。
【請求項６】
トランジスタ対の第１トランジスタの制御入力が、それぞれのインピーダンスを介して互いに直列に結合されるとともに、温度依存利得制御信号に結合されており、
トランジスタ対の第２トランジスタの制御入力は、それぞれのインピーダンスを介して互いに直列に結合されるとともに、温度依存利得制御信号に結合されている、請求項１に記載の可変利得増幅器。
【請求項７】
複数の並列に結合された差動トランジスタ対からなる可変利得増幅器を制御する方法であって、
各差動トランジスタ対の電流路内で温度依存電流を生成することと、
所望の利得に対応する利得制御電流を発生することと、
発生した制御電流を温度依存利得制御電流に変換することと、
温度依存利得制御電流を差動トランジスタ対のトランジスタの制御入力に印加することと、
を含む、方法。
【請求項８】
前記変換ステップが、
温度依存電流を発生することと、
前記制御電流に前記温度依存電流を掛けることと、を含む、請求項７に記載の方法。
【請求項９】
さらに、前記温度依存利得制御電流を変更して、利得非線形性を補償するステップを含む、請求項７に記載の方法。
【請求項１０】
前記変更ステップは、前記利得制御電流の関数としてオフセットを導入することを含む、請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願
本出願は、２００５年６月２７日に出願されたＭｉｎ  Ｚ．Ｚｏｕ（ミン  Ｚ．ゾウ）の米国同時係属特許出願第１１／１６６，２７９に関係する対象を含み、その開示は、本開示に本明細書により組み込まれる。
【０００２】
技術分野
本開示は、可変利得増幅器に関し、より詳細には、広い利得制御範囲を有する増幅器の温度に対する補償および線形性に関する。
【背景技術】
【０００３】
背景
上述した同時係属特許出願では、広い周波数帯域幅にわたる高精度の可変利得増幅の必要性について記載している。複数の可変利得増幅段が、増幅される電圧入力を受ける減衰回路によって結合される実装について記載している。制御回路は、常に動作中の増幅段の高々１つを維持しながら、電圧制御ノードに印加される制御信号に従って、継ぎ目なく各可変利得増幅段を作動させる。各増幅段は、可変利得に、操作可能な制御電圧範囲内の正確な線形性部にわたり、その正確な線形性を付与する必要がある。
【０００４】
公知の先行技術の可変利得増幅器回路は、例えば、出版物、結合された差動対からなる電力効率の良好な低ひずみ可変利得増幅器（Ｐｏｗｅｒ−Ｅｆｆｉｃｉｅｎｔ，Ｌｏｗ−Ｄｉｓｔｏｒｔｉｏｎ  Ｖａｒｉａｂｌｅ  Ｇａｉｎ  Ａｍｐｌｉｆｉｅｒ  Ｃｏｎｓｉｓｔｉｎｇ  ｏｆ  Ｃｏｕｐｌｅｄ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｐａｉｒｓ）、ヴァン
リーシャウト（ｖａｎ  Ｌｉｅｓｈｏｕｔ）およびヴァン  デ  プラッシェ（ｖａｎ  ｄＥ  Ｐｌａｓｓｃｈｅ）、ソリッドステート回路のＩＥＥＥジャーナル（ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ），３２巻、Ｎｏ．１２、１９９７年１２月、およびヴァン  デ  プラッシェ（Ｖａｎ  ＤＥ  Ｐｌａｓｓｃｈｅ）らの米国特許第５，７４２，２０３号に記載されている。本開示の図１は、同様の先行技術の可変利得増幅器を説明している。広いダイナミックレンジ多段可変利得増幅器の各段は、図１に示すような回路を含んでいてもよく、説明を容易にするために、「ｋ」の文字で指定され、増幅段Ｋを表わす。
【０００５】
増幅段は、入力Ｖｉｎ＋、Ｖｉｎ−を受け、出力Ｉｏｕｔ＋，Ｉｏｕｔ−を付与する。入力は、エミッタフォロワトランジスタ２０、２２に印加され、それらは、それぞれの電流源を介して接地に結合されている。抵抗器２４〜３２および利得制御ＧＣｋは、トランジスタ２０と接地との間に直列に接続されている。利得制御は、例えば、上記識別されるＭｉｎ印加において、記載するように可変制御電圧設定（図示せず）から導出されてもよい。抵抗器３４〜４２および利得制御ＧＣｋが、トランジスタ２２と接地との間に直列に接続されている。
【０００６】
トランジスタの６つの差動対が、Ｉｏｕｔ＋とＩｏｕｔ−との間で接続されている。トランジスタ４４、６６の第１差動対のエミッタは、ともに接続されている。トランジスタ４６、６４の第２差動対のエミッタは、ともに接続されている。トランジスタ４８、６２の第３差動対のエミッタは、ともに接続されている。トランジスタ対５０、６０の第４差動対のエミッタは、ともに接続されている。トランジスタ５２、５８の第５差動対のエミッタは、ともに接続されている。トランジスタ５４、５６の第６差動対のエミッタは、ともに接続されている。各トランジスタを有する回路では、エミッタは、テール電流源であ
る。
【０００７】
トランジスタ４４のベースは、トランジスタ２０のエミッタに接続されている。トランジスタ４８のベースは、抵抗器２６、２８間の接合点に接続されている。トランジスタ５０のベースは、抵抗器２８、３０間の接合点に接続されている。トランジスタ５２のベースは、抵抗器３０、３２間の接合点に接続されている。トランジスタ５４のベースは、抵抗器３２とＧＣｋとの間の接合点に接続されている。トランジスタ５６のベースは、トランジスタ２２のエミッタに接続されている。トランジスタ５８のベースは、抵抗器３４と３６との間の接合点に接続されている。トランジスタ６０のベースは、抵抗器３６、３８間の接合点に接続されている。トランジスタ６２のベースは、抵抗器３８と４０との間の接合点に接続されている。トランジスタ６４のベースは、抵抗器４０、４２間の接合点に接続されている。トランジスタ６６のベースは、抵抗器４２とＧＣｋとの間の接合点に接続されている。
【０００８】
トランジスタ２０、２２は、電圧入力のためのバッファ回路として機能する。これらのトランジスタのエミッタは、抵抗器２４〜４２にわたる電圧降下に従って切り替えられるトランジスタ４４〜６６のベースに入力信号の変形を付与する。全抵抗器の抵抗が等しい場合（Ｒ）、トランジスタの各差動対のベース間にオフセット電圧が存在する。第１対のオフセットは、トランジスタ４４のベースでバッファされた入力電圧と５つの抵抗器３４〜４２にわたる電圧降下との差に等しい、または５×Ｒに比例する。第２対〜第６対のオフセットは、３×Ｒ、Ｒ、Ｒ、３×Ｒおよび５×Ｒにそれぞれ比例する。各対のオフセットは、Ｒｉと呼ばれ、ここで、ｉは、差動対の数を表わす。
【０００９】
抵抗路でのゼロ利得制御電流で、差動対は、すべて、オフセットなしで作動し、最大利得が得られる。利得制御電流を増加させることは、個々の対にわたって異なるオフセットを生成し、それによって、下方に利得を調節する。利得と制御電流とは、次の関係によって表わされる。
【００１０】
【数１】
2008544725.tif 000003
【００１１】
ここで、ＩＫは、差動テール電流、αＦは、対応するトランジスタのコレクタ電流とエミッタ電流との比率であり、ＶＴは、熱電圧であり、Ｒｉは、差動対ｉの抵抗オフセット値である。相互コンダクタンスは、Ｖｉｎに対してＩｏｕｔを識別することにより導くことができる。
【００１２】
【数２】
2008544725.tif 000004
【発明の開示】
【発明が解決しようとする課題】
【００１３】
利得対利得制御電流ＧＣは、図２にプロットされている。ｄＢ直線性出力と入力との関係は、正確ではない。プロットは、曲率を示し、その範囲は、図３のプロットでより明らかに評価することができる。線形性誤差は、その図面の図で利得制御電流ＧＣの範囲にわたってプロットされている。利得は、およそ０．４ｍ〜０．６ｍの中央範囲で比較的直線形であり、一方、０．６ｍを超える範囲で誤差が増加する。範囲を広げてより高い正確な
利得制御のための必要性が存在する。
【００１４】
利得制御電流は、通常、温度非依存性である電圧の基本とされる。式（２）から明らかなように、相互コンダクタンスは、熱電圧ＶＴの関数であり、それは、温度に応じて変わる。ＶＴは、利得式の２箇所の分母の要素である。したがって、図１の公知の増幅器利得段では、利得は、温度によって可変である。増幅器利得が温度に独立であるような変動性を補償する必要性がある。
【課題を解決するための手段】
【００１５】
開示の概要
先行技術の可変利得増幅器の上記必要性は、各差動トランジスタ対の電流路内で温度依存電流を発生し、発生した利得制御電流を温度依存利得制御電流に変換し、差動トランジスタ対のトランジスタの制御入力で回路に温度依存利得制御電流を印加することにより、少なくとも部分的に満足される。温度依存利得制御電流は、所望の利得に対応する利得制御電流から得られ、次いで制御電流に温度依存電流を掛ける。温度依存利得制御電流を、利得制御電流の関数としてオフセットを導入することにより変更して、利得非線形性を補償する。
【００１６】
本開示の実施形態では、可変利得増幅器は、並列に結合された複数の差動トランジスタ対を含む。各トランジスタ対は、温度依存電流源に結合されている。トランジスタ対の第１トランジスタの制御入力は、それぞれのインピーダンスを介して互いに直列に結合されるとともに、温度依存利得制御信号に結合されている。トランジスタ対の第２トランジスタの制御入力は、それぞれのインピーダンスを介して互いに直列に結合されているとともに、温度依存利得制御信号に結合されている。
【００１７】
温度依存利得制御信号を発生するように構成された温度補償回路は、制御電流源およびゼロ温度係数源に結合された制御端子を有する第１トランジスタを含む。トランジスタ出力は、温度に比例する電流源に結合されている。第２トランジスタの出力は、温度に比例する電流源に結合されている。第２トランジスタの伝導電流は、温度依存利得制御信号として印加される。エミッタフォロワは、第１トランジスタおよび第２トランジスタの制御端子に結合されて、ベース電流効果を低減し得る。交差結合したトランジスタは、エミッタフォロワ回路と、第１トランジスタおよび第２トランジスタの制御端子との間に結合されて、電圧誤差を最小にし得る。電圧オフセット回路が、交差結合したトランジスタと第２トランジスタの制御端子との間に結合され、利得非線形性を補償することが好ましい。
【００１８】
さらなる利点が、以下の詳細な説明から当業者に容易に明らかとなり、ここで、本発明を実施するために考えられた最良の形態の説明によって、好ましい実施形態のみを簡単に示すとともに説明する。本発明は、当然のことながら、他の異なる実施形態が可能であり、それぞれの詳細は、すべて本発明から逸脱することなく、様々な明らかな点において変更可能である。従って、図面および説明は、実際には限定ではなく実例と見なされる。
【００１９】
本発明の実施を、添付図面の形態において、限定のためではなく一例として説明し、ここで、同じ参照符号は、同じ要素を称する。
【発明を実施するための最良の形態】
【００２０】
詳細な説明
図４は、本発明による可変利得増幅段の図である。６つの各差動トランジスタ対の結合されたエミッタは、絶対温度（ｋ＊Ｉｐｔａｔ）に比例するテール電流源を介して接地に結合されている。各バッファ・トランジスタ２０、２２も、電流源ｋ＊Ｉｐｔａｔを介して接地に結合されている。利得補償回路７０は、抵抗器２４〜４２を含む抵抗器回路を介
して、６つの差動対の各トランジスタ４４〜５６の制御入力に結合されている。
【００２１】
利得補償回路７０の変形例を、図５〜７に詳細に示す。これらの回路は、発生する利得制御信号を変更して、増幅器利得を変える。温度補償は、相互コンダクタンス利得式（２）の２つの部分成分の分母の温度依存変数ＶＴを打ち消すことにより得られる。分子は、温度依存成分ＩｐｔａｔおよびＧＣを含み、それにより、比率は、一定に維持される。利得制御電流は、可変利得増幅器の利得が、温度から独立するように、絶対温度（ＰＴＡＴ）に比例するように補償される。
【００２２】
図５は、図４の回路７０で使用することが可能な単純化された温度補償回路である。Ｉｃｔｌは、可変利得制御電圧設定から導出することが可能な制御電流源であり、温度から独立している。ゼロ温度係数ｄｃ電流源Ｉｚｔｃとベースエミッタ接続ダイオード７２とは、ソース端子Ｖｃｃと接地との間に直列に結合されている。トランジスタ７４は、ＶｃｃとＩｚｔｃとの間に結合されている。また、トランジスタ７６および電流源Ｉｐｔａｔは、Ｖｃｃと接地との間に接合されており、それは、絶対温度に比例する。トランジスタ７６のベースは、電流源Ｉｃｔｌとダイオード７２との間の接合点に結合されている。トランジスタ７８は、電流源Ｉｐｔａｔに結合されている。トランジスタ７４、７８のベースは、電圧基準に結合されている。トランジスタ７８は、図４の差動トランジスタ対の制御回路に結合された電流源ＧＣを生成する。
【００２３】
トランジスタ７６のベース電流が、他の回路電流と比較して無視できる場合、ベーストランジスタ７６、７８の電圧差は、ダイオード７２のベースとトランジスタ７４のベースとの電圧差に緊密に従うべきである。図５の回路は、温度非依存利得制御電流Ｉｃｔｌを、以下のように導くことが可能な電流利得増幅を有するＰＴＡＴ依存電流ＧＣに線形変換する。
【００２４】
【数３】
2008544725.tif 000005
【００２５】
ここで、Ｖｂｅ７２、Ｖｂｅ７４、Ｖｂｅ７６、Ｖｂｅ７８は、関連するトランジスタのベースエミッタ電圧である。トランジスタ７６のベース電流の効果は、Ｉｐｔａｔが、Ｉｚｔｃ以下の位数であるという仮定で無視された。制御電流Ｉｃｔｌが、０からＩｚｔｃに変わる場合、電流は、０からＩｐｔａｔに変わることとなる。
【００２６】
電流利得増幅が大きい場合、トランジスタ７６、７８のベース電流は、Ｉｃｔｌに比べ重要になる。トランジスタ７６が、Ｉｐｔａｔに設定される場合、ベース電流は、最大になる。上述されたＧＣ関係は、これらの極端な条件下で正確に保持されない。図６は、エミッタフォロワ回路を追加することによってベース電流の影響を低減する図５の回路の変形例の回路図である。各エミッタフォロワトランジスタ８０、８２は、電源端子Ｖｃｃと接地との間の電流源に結合されている。トランジスタ８０のベースは、電流源Ｉｃｔｌとダイオード７２との間の接合点に結合されている。トランジスタ８０のエミッタは、トランジスタ７６のベースに結合されている。トランジスタ８２のベースは、電圧基準に結合されている。トランジスタ８２のエミッタは、トランジスタ７８のベースに結合されている。エミッタフォロワは、図５の回路において、トランジスタ７６、７８のベース電流の
影響を低減する。
【００２７】
ＩｐｔａｔがＩｚｔｃより大きい場合、ＧＣ関係は、さらに、危険にさらされる。レベルＩｐｔａｔ電流が、１００μＡ  Ｉｚｔｃと比較して大きい、例えば、３ｍＡである場合、ベース電流は、６０μＡと同じくらいであってもよい（β＝５０）。エミッタフォロワ８０、８２は、Ｖｔ＊Ｉｎ｛（１００μ＋６０μ）／１００μ｝、つまり約１２．２ｍＶの電圧誤差またはを引き起こすこととなる。式１のトランスリニアループの指数関数的性質により、大きな誤差がＧＣで生成することとなる。図７は、この結果を克服する図６の回路の変形例の回路図である。
【００２８】
交差結合したトランジスタ８４、８６は、それぞれ、トランジスタ８０、８２の伝導路に位置する。抵抗器８８は、トランジスタ８４と直列に結合されている。トランジスタ７８のベースは、抵抗器８８に結合されている。交差結合したトランジスタは、次の関係によって評価することができるように、電圧誤差を最小にする。トランスリニアループ電圧関係は、下記をもたらす。
【００２９】
Ｖｂ７２−（Ｖｂｅ８０＋Ｖｂｅ８６＋Ｖｂ７６）＝Ｖｂ７４−（Ｖｂｅ８２＋Ｖｂｅ８４＋Ｖｂ７８）
ここで、「ｂ」は、ベース電圧を表わし、「ｂｅ」は、それぞれのトランジスタのベースエミッタ電圧を表わす。トランジスタ８０が、トランジスタ８４と同じコレクタ電流を導き、トランジスタ８２が、トランジスタ８６と同じコレクタ電流を導くとき、
Ｖｂｅ８０＝Ｖｂｅ８４およびＶｂｅ８２＝Ｖｂｅ８６
となる。従って、
Ｖｂ７２−Ｖｂ７６＝Ｖｂ７４−Ｖｂ７８またはＶｂ７２−Ｖｂ７４＝Ｖｂ７６−Ｖｂ７８
となる。トランジスタ７６、７８で大きなベース電流によって引き起こされるエミッタフォロワによって生じる電圧誤差は、交差結合したトランジスタ８４、８６によって有効に取り除かれる。
【００３０】
図７の回路も、図２、３で説明するようなＧＣの関数として、先行技術のｄＢ非直線性利得を補正する。これらのプロットの０．６ｍを超える範囲に示される誤差を補償するために、より多くのＤＣ電流が、同じ制御電流のために利得を引くために必要である。所望の線形曲率は、抵抗器８８の挿入およびトランジスタ７６、７８のベース抵抗を有する回路でのその効果によって得られる。利得線形性は、図９でプロットされている。図から分かるように、およそ０．４ｍＡのＧＣから残りの範囲全体にわたって線形性誤差は実質的にない。
【００３１】
本開示では、本発明の好ましい実施形態およびその多用途性の少数の実施例のみを示すとともに説明している。本発明は、様々な他の組み合わせおよび状況で使用することができるとともに、本明細書で表現されるような発明の概念の範囲内で変更または修正することができることが理解される。
【図面の簡単な説明】
【００３２】
【図１】先行技術において公知の可変利得増幅器の１段の回路図である。
【図２】図１の増幅器についての利得対利得制御電流のプロットである。
【図３】図１の増幅器についての利得線形性誤差対利得制御電流のプロットである。
【図４】本発明による可変利得増幅段の図である。
【図５】図４に示すブロックを実施するために使用され得る回路の回路図である。
【図６】図５の回路の変形例の回路図である。
【図７】図６の回路の変形例の回路図である。
【図８】図７の増幅器についての利得対利得制御電流のプロットである。
【図９】図７の増幅器についての利得線形性誤差対利得制御電流のプロットである。
【符号の説明】
【００３３】
２０、２２  バッファ・トランジスタ
２４〜４２  抵抗器
４４〜５６  トランジスタ
７０  利得補償回路
【図１】
2008544725.tif 000006
【図２】
2008544725.tif 000007
【図３】
2008544725.tif 000008
【図４】
2008544725.tif 000009
【図５】
2008544725.tif 000010
【図６】
2008544725.tif 000011
【図７】
2008544725.tif 000012
【図８】
2008544725.tif 000013
【図９】
2008544725.tif 000014
【国際調査報告】
2008544725.tif 000015
2008544725.tif 000016
2008544725.tif 000017