(57)【要約】  発明は歪半導体層を有する絶縁体上半導体構造に関する。発明の一実施形態にしたがえば、絶縁体上半導体構造は、ガラスまたはガラス−セラミックを含む第２の層に接合された、半導体材料を含む第１の層を有し、半導体及びガラスまたはガラス−セラミックのＣＴＥは第１の層に引っ張り歪が入るように選ばれる。発明は絶縁体上歪半導体層を作成する方法にも関する。
2008510315.tif 000002
【特許請求の範囲】
【請求項１】
直接にあるいは１つまたはそれより多くの中間層を介して接合された第１の層及び第２の層を有する絶縁体上半導体構造において、
前記第１の層が実質的に単結晶の半導体材料からなり、
前記第２の層がガラスまたはガラス−セラミックからなり、
前記ガラスまたはガラス−セラミックのＣＴＥ（２５〜３００℃）が前記半導体材料のＣＴＥ（２５℃）より正で小さい、
ことを特徴とする絶縁体上半導体構造。
【請求項２】
２５℃において前記第１の層が引っ張り歪を受けていることを特徴とする請求項１に記載の絶縁体上半導体構造。
【請求項３】
前記第１の層が、実質的に歪を受けていない状態にある前記半導体材料のバルク易動度の少なくとも約１０５％の、バルク易動度を有することを特徴とする請求項１に記載の絶縁体上半導体構造。
【請求項４】
前記ガラスまたはガラス−セラミックが１０５０℃より低い歪点を有することを特徴とする請求項１に記載の絶縁体上半導体構造。
【請求項５】
前記半導体材料がシリコンベース半導体材料であることを特徴とする請求項１に記載の絶縁体上半導体構造。
【請求項６】
前記ガラスまたはガラス−セラミックが正で約２２×１０−７/℃以下のＣＴＥ（２５〜３００℃）を有することを特徴とする請求項１に記載の絶縁体上半導体構造。
【請求項７】
前記半導体材料のＣＴＥ（２５℃）と前記ガラスまたはガラス−セラミックのＣＴＥ（２５〜３００℃）の間の差が約３０×１０−７/℃以下であることを特徴とする請求項１に記載の絶縁体上半導体構造。
【請求項８】
前記第１の層が温度Ｔ接合で前記第２の層に接合され、前記絶縁体上半導体構造が使用温度Ｔ使用を有し、式：
【数１】
2008510315.tif 000016
がゼロより大きいことを特徴とする請求項１に記載の絶縁体上半導体構造。
【請求項９】
前記第１の層と前記第２の層の間の接合強度が少なくとも８Ｊ/ｍ２であることを特徴とする請求項１に記載の絶縁体上半導体構造。
【請求項１０】
前記第２の層が、
（ｉ） 距離Ｄ２だけ隔てられた実質的に平行な第１の面及び第２の面を有し、前記第１の面は前記第２の面より前記第１の層に近く、
（ii） １）前記第２の層内にあり、２）前記第１の面に実質的に平行であり、３）前記第１の面から距離Ｄ２/２だけ隔てられた、基準面を有し、
（iii）１つまたはそれより多くの種類の陽イオンを含有し、それぞれの種類の陽イオンは前記基準面において基準濃度Ｃｉ/基準を有し、
（iv）前記陽イオンの内の少なくとも１つの種類の陽イオンの濃度が前記少なくとも１つの種類の陽イオンに対する前記基準濃度Ｃｉ/基準に対して低下している、前記第１の面に始まり、前記基準面に向かって広がる領域（陽イオン空乏領域）を有する、
ことを特徴とする請求項１に記載の絶縁体上半導体構造。
【請求項１１】
前記第１の層が約１０μｍ以下の厚さを有することを特徴とする請求項１に記載の絶縁体上半導体構造。
【請求項１２】
直接にあるいは１つまたはそれより多くの中間層を介して接合された第１の層及び第２の層を有する絶縁体上半導体構造において、
前記第１の層が実質的に単結晶の半導体材料からなり、
前記第２の層がガラスまたはガラス−セラミックからなり、
前記絶縁体上半導体構造が使用温度Ｔ使用を有し、
式：
【数２】
2008510315.tif 000017
がゼロより大きいことを特徴とする絶縁体上半導体構造。
【請求項１３】
絶縁体上半導体構造を作成する方法において、
（Ａ）第１の基板及び第２の基板を提供する工程であって、
（１）前記第１の基板は、前記第２の基板と接合するための第１の外表面（第１の接合面）、前記第１の基板に力を印加するための第２の外表面（第１の力印加面）及び前記第１の基板を第１の部分と第２の部分に分離するための内部域（分離域）を有し、
（ａ）前記第１の接合面、前記第１の力印加面及び前記分離域は互いに実質的に平行であり、
（ｂ）前記第２の部分は前記分離域と前記第１の接合面の間にあり、
（ｃ）前記第１の基板は実質的に単結晶の半導体材料からなり、
（２）前記第２の基板は、一方は前記第１の基板との接合のための外表面（第２の接合面）であり、他方は前記第２の基板に力を印加するための外表面（第２の力印加面）である、２つの外表面を有し、
（ａ）前記第２の接合面及び前記第２の力印加面は互いに実質的に平行であり、
（ｂ）前記第２の基板はガラスまたはガラス−セラミックからなる、
工程、
（Ｂ）前記第１の接合面と前記第２の接合面を接触させる工程、
（Ｃ）前記第１の基板と前記第２の基板が前記第１の接合面と前記第２の接合面で互いに接合するに十分な時間をかけて、
（１）前記第１の力印加面と前記第２の力印加面に力を印加して前記第１の接合面と前記第２の接合面を互いに押し付ける工程、
（２）前記第１の基板及び前記第２の基板に前記第１の力印加面及び前記第２の力印加面のそれぞれにおける第１の電圧Ｖ１及び第２の電圧Ｖ２で表される電場をかける工程であって、前記第１の電圧Ｖ１及び前記第２の電圧Ｖ２が前記第１の力印加面及び前記第２の力印加面において一様であり、前記電場が前記第１の基板から前記第２の基板に向けられるように、前記第１の電圧Ｖ１が前記第２の電圧Ｖ２より高い、工程、及び
（３）前記第１の基板及び前記第２の基板を加熱する工程であって、前記加熱は前記第１の力印加面及び前記第２の力印加面のそれぞれにおける第１の温度Ｔ１及び第２の温度Ｔ２で表され、前記第１の温度Ｔ１及び前記第２の温度Ｔ２は、前記第１の力印加面及び前記第２の力印加面において一様であり、共通温度への冷却時に前記第１の基板と前記第２の基板が相異なる収縮を受け、よって前記第１の基板が前記分離域において弱化するように選ばれる、工程、
を同時に施す工程、及び
（Ｄ）前記接合された第１の基板及び第２の基板を冷却する工程及び前記第１の部分と前記第２の部分を前記分離域において分離する工程、
を含み、
前記第１の温度Ｔ１，前記第２の温度Ｔ２，前記半導体材料のＣＴＥ及び前記ガラスまたはガラス−セラミック材料のＣＴＥが、２５℃において前記半導体材料に引っ張り歪が入るように選ばれる、
ことを特徴とする方法。
【請求項１４】
前記ガラスまたはガラス−セラミックのＣＴＥ（２５〜３００℃）が前記半導体材料のＣＴＥ（２５℃）より正で小さいことを特徴とする請求項１３に記載の方法。
【請求項１５】
前記絶縁体上半導体構造が使用温度Ｔ使用を有し、式：
【数３】
2008510315.tif 000018
がゼロより大きいことを特徴とする請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は全般的には半導体構造に関し、さらに詳しくは、絶縁体上半導体構造及び絶縁体上半導体構造を作成する方法に関する。
【０００２】
これまで絶縁体上半導体構造に通常用いられてきた半導体材料はシリコンである。文献においてそのような構造は絶縁体上シリコン構造と称され、略語“ＳＯＩ”がそのような構造に適用されている。本発明は全般的に、絶縁体上シリコン構造を含む、絶縁体上半導体構造に関する。
【０００３】
説明を容易にするため、以下の議論は時に絶縁体上シリコン構造に関してなされるであろう。この特定のタイプの絶縁体上半導体構造への言及は本発明の説明を容易にするためになされ、本発明の範囲をいかなる態様でも限定する目的はなく、またそのように解されるべきではない。
【０００４】
本明細書において略語ＳＯＩは全般的に、絶縁体上シリコン構造を含むが、これには限定されない、絶縁体上半導体構造を指すために用いられる。同様に、略語ＳＯＧは全般的に、ガラス上シリコン構造を含むが、これには限定されない、ガラス上半導体構造を指すために用いられる。ＳＯＧという呼称はガラス−セラミック上シリコン構造を含むが、これには限定されない、ガラス−セラミック上半導体構造も含むとされる。略語ＳＯＩはＳＯＧを包含する。
【背景技術】
【０００５】
絶縁体上シリコン技術は高性能の、薄膜トランジスタ、太陽電池及び、アクティブマトリックスディスプレイなどの、ディスプレイにとって益々重要になっている。絶縁体上シリコンウエハは絶縁材料上の実質的に単結晶のシリコン薄層（厚さは一般に０.１〜０.３μｍであるが、５μｍもの場合もある）からなる。
【０００６】
そのようなウエハを得る様々な方法には、格子整合基板上のＳｉのエピタキシャル成長、その上に酸化物ＳｉＯ２の層を成長させた別のシリコンウエハへの単結晶シリコンウエハの接合に続く、例えば０.１〜０.３μｍ厚の単結晶シリコン層までの上部ウエハの研磨またはエッチング、あるいは、水素イオンまたは酸素イオンを注入して、酸素イオン注入の場合は表面にＳｉを残してシリコンウエハ内に埋込酸化物層を形成し、水素イオン注入の場合は薄いＳｉ層を分離（剥離）して酸化物層をもつ別のＳｉウエハに接合させる、イオン注入法がある。これらの３つの手法の内、イオン注入に基づく手法が工業的にはより実用的であることがわかった。特に、水素イオン注入法には、必要な注入エネルギーが酸素イオン注入に必要なエネルギーの５０％より低く、必要なドーズ量が２桁少ないという、酸素イオン注入プロセスに優る利点がある。
【０００７】
水素イオン注入法による剥離は初め、例えば非特許文献１に教示され、さらにマイケル・ブルーエル（Michel Bruel）によって実際に示された。ブルーエルの特許文献１並びに非特許文献２及び３を参照されたい。上掲の刊行物のそれぞれは本明細書に参照として含まれる。この方法は一般に以下の工程からなる。単結晶シリコンウエハ上に熱酸化物層を成長させる。次いでこのウエハに水素イオンを注入して表面下きずを発生させる。注入エネルギーはきずが発生する深さを決定し、ドーズ量はきず密度を決定する。次いでこのウエハを別のウエハ（支持基板）と室温で接触させて仮接合を形成する。次いで、Ｓｉウエハからのシリコン薄層の分離に用いるために、ウエハを約６００℃で熱処理して表面下きずを成長させる。得られた集成体を次いで約１０００℃に加熱して、支持基板すなわちイオン注入されていないＳｉウエハに、ＳｉＯ２層を下層にして、Ｓｉ膜を完全に接合する。このようにして、このプロセスは、酸化物絶縁体層を間にしてシリコン薄膜が別のシリコンウエハに接合された、絶縁体上シリコン構造を形成する。
【０００８】
ＳＯＩ構造の工業的応用にとってコストは重要な要件である。これまで、そのような構造のコストの大部分は、Ｓｉ薄膜で上面が覆われる、酸化物層を支持するシリコンウエハのコストであった。すなわち、コストの大部分は支持基板であった。支持基板としての石英の使用が様々な特許文献で述べられてきたが（特許文献２，３，４，５，６及び７を参照されたい）、石英自体が比較的高価な材料である。支持基板を論じる際に、上記特許文献の内のいくつかに、石英ガラス、ガラス及びガラス−セラミックが挙げられている。これらの特許文献に挙げられているその他の支持基板材料には、ダイアモンド、サファイア、炭化シリコン、窒化シリコン、セラミック、金属及びプラスチックがある。
【０００９】
本発明が見いだしたように、ＳＯＩ構造においてシリコンウエハを、それほど高価ではない材料でつくられたウエハで置き換えることは必ずしも簡単なことではない。特に、シリコンウエハを低コストで大量につくることができるタイプのガラスまたはガラス−セラミックで置き換えることは困難である。すなわち、費用効果の高いＳＯＧ構造を作成することは困難である。これは、本発明の前には、絶縁体上半導体構造における支持基板としてガラスまたはガラス−セラミックを使用するための実用的手法が技術になかったためである。
【００１０】
「歪シリコン効果」はシリコンベース半導体材料において電子易動度及び正孔易動度を高めるために用いられてきた。特許文献８及び９に説明されているように、歪シリコン膜は、シリコン上にＧｅ濃度を徐々に高めながらＳｉＧｅ層を被着し、次いで最上ＳｉＧｅ層上にシリコン層を形成することによって形成される。ＳｉＧｅ層とシリコン層の間の熱膨張不整合により、シリコン層に引っ張り応力がかかる。歪シリコン層においては、電子が受ける抵抗が小さくなり、無歪シリコン内より７０％も速く流れて、無歪シリコンでつくられた同等の大きさのデバイスより３５％も高速で動作するマイクロエレクトロニクスデバイスが得られる。しかし、本発明の前には、歪半導体層を有し、支持基板としてガラスまたはガラス−セラミックを有する、絶縁体上半導体構造を作成するための実用的手法が従来技術になかったため、歪シリコン基板のコストは高くなったはずである。
【特許文献１】米国特許第５３７４５６４号明細書
【特許文献２】米国特許第６１４０２０９号明細書
【特許文献３】米国特許第６２１１０４１号明細書
【特許文献４】米国特許第６３０９９５０号明細書
【特許文献５】米国特許第６３２３１０８号明細書
【特許文献６】米国特許第６３３５２３１号明細書
【特許文献７】米国特許第６３９１７４０号明細書
【特許文献８】米国特許第６１０７６５３号明細書
【特許文献９】米国特許第６５３９６４１号明細書
【非特許文献１】ビスター（Bister）等，「Ｓｉ及びＧｅ内の０.３〜２ＭｅＶ Ｈ＋イオン及び０.７〜２ＭｅＶ Ｈ２＋イオンの範囲（Ranges of the 0.3-2 MeV H+ and 0.7-2 MeV H2+ Ions in Si and Ge）」，Radiation Effects，１９８２年，第５９巻，ｐ.１９９〜２０２
【非特許文献２】エム・ブルーエル（M. Bruel），Electronic Lett.，１９９５年、第３１巻，ｐ.１２０１〜１２０２
【非特許文献３】エル・ディチオッチオ（L. Dicioccio），ワイ・レティエク（Y. Letiec），エフ・レタートル（F. Letertre），シー・ジョウサッド（C. Jaussad）及びエム・ブルーエル（M. Bruel），Electronic Lett.，１９９６年、第３３巻，ｐ.１１４４〜１１４５
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の課題は、歪半導体層を有し、支持基板としてガラスまたはガラス−セラミックを有する、絶縁体上半導体構造を低コストで提供することである。
【課題を解決するための手段】
【００１２】
本発明の一実施形態は、直接にあるいは１つまたはそれより多くの中間層を介して接合された第１及び第２の層を有し、第１の層は実質的に単結晶の半導体材料を有し、第２の層はガラスまたはガラス−セラミックを有し、ガラスまたはガラス−セラミックのＣＴＥ（熱膨張係数）（２５〜３００℃）が半導体材料のＣＴＥ（２５℃）より正で小さい、絶縁体上半導体構造に関する。
【００１３】
本発明の別の実施形態は、直接にあるいは１つまたはそれより多くの中間層を介して接合された第１及び第２の層を有し、第１の層は実質的に単結晶の半導体材料からなり、第２の層はガラスまたはガラス−セラミックからなる、絶縁体上半導体構造であって、絶縁体上半導体構造が使用温度Ｔ使用を有し、式：
【数１】
2008510315.tif 000003
【００１４】
がゼロより大きい、絶縁体上半導体構造に関する。
【００１５】
本発明の別の実施形態は、
（Ａ）第１及び第２の基板を提供する工程であって、
（１）第１の基板は、第２の基板と接合するための第１の外表面（第１の接合面）、第１の基板に力を印加するための第２の外表面（第１の力印加面）及び第１の基板を第１の部分と第２の部分に分離するための内部域（分離域）を有し、
（ａ）第１の接合面、第１の力印加面及び分離域は互いに実質的に平行であり、
（ｂ）第２の部分は分離域と第１の接合面の間にあり、
（ｃ）第１の基板は実質的に単結晶の半導体材料からなり、
（２）第２の基板は、一方は第１の基板との接合のための外表面（第２の接合面）であり、他方は第２の基板に力を印加するための外表面（第２の力印加面）である、２つの外表面を有し、
（ａ）第２の接合面及び第２の力印加面は互いに実質的に平行であり、距離Ｄ２だけ互いに隔てられ、
（ｂ）第２の基板はガラスまたはガラス−セラミックからなる、
工程、
（Ｂ）第１の接合面と第２の接合面を接触させる工程、
（Ｃ）第１の基板と第２の基板が第１の接合面と第２の接合面で接合するに十分な時間をかけて、
（１）第１の力印加面と第２の力印加面に力を印加して第１の接合面と第２の接合面を互いに押し付ける工程、
（２）第１の基板及び第２の基板に第１の力印加面及び第２の力印加面のそれぞれにおける第１の電圧Ｖ１及び第２の電圧Ｖ２で表される電場をかける工程であって、第１の電圧Ｖ１及び第２の電圧Ｖ２が第１の力印加面及び第２の力印加面において一様であり、電場が第１の基板から第２の基板に向けられるように、Ｖ１がＶ２より高い、工程、及び
（３）第１の基板及び第２の基板を加熱する工程であって、加熱は第１の力印加面及び第２の力印加面のそれぞれにおける第１の温度Ｔ１及び第２の温度Ｔ２で表され、第１の温度Ｔ１及び第２の温度Ｔ２は、第１の力印加面及び第２の力印加面において一様であり、共通温度への冷却時に第１の基板と第２の基板が相異なる収縮を受け、よって第１の基板が分離域において弱化するように選ばれる、工程、
を同時に施す工程、及び
（Ｄ）接合された第１の基板及び第２の基板を冷却する工程及び第１の部分と第２の部分を分離域において分離する工程、
を含み、
Ｔ１，Ｔ２，半導体材料のＣＴＥ及びガラスまたはガラス−セラミック材料のＣＴＥが、２５℃で半導体材料に引っ張り応力がかかるように選ばれる、
絶縁体上半導体構造を作成する方法に関する。
【００１６】
本発明の絶縁体上半導体構造及び絶縁体上半導体構造を作成する方法により、多くの、従来技術に優る利点が得られる。本発明は歪ＳＯＩ構造のための低コスト基板に対する技術上の長年の要求を満たす。さらに、本発明はそのような構造に対して新規な形態を提供する。本発明についての数多くの用途の中には、非晶質シリコン、多結晶シリコン及び無歪シリコンをベースにしたデバイスに比較してかなり高められた性能を達成することができる、ディスプレイ用途、例えばＬＣＤ及びＯＬＥＤに加えて、光エレクトロニクス、ＲＦエレクトロニクス及び複合信号（アナログ／デジタル）エレクトロニクスなどの分野における用途がある。さらに、効率が高い光電効果素子及び太陽電池も可能になる。本発明の新規なプロセス技術及び新規な歪ＳＯＩ構造のいずれもが歪ＳＯＩ構造のコストをかなり下げ、したがって、よりコストの低い歪半導体デバイスに対する半導体分野における永続的な要求を満たす。
【００１７】
本発明のさらなる特徴及び利点は以下の詳細な説明に述べられ、当業者には、ある程度は説明から容易に明らかであろうし、あるいは記述及び本発明の特許請求の範囲に、また添付図面にも、説明されるように本発明を実施することにより認められるであろう。
【００１８】
上述の一般的説明及び以下の詳細な説明はいずれも本発明の例示に過ぎず、特許請求されるような本発明の本質及び特性の理解のための概観または枠組みの提供が目的とされていることは当然である。
【００１９】
添付図面は本発明のさらなる理解を提供するために含められ、本明細書に組み入れられて、本明細書の一部をなす。図面は必ずしも比例尺で描かれてはおらず、様々な要素の大きさは明解さのために変形されていることがある。図面は本発明の１つまたはそれより多くの実施形態を示し、記述とともに本発明の原理及び動作の説明に役立つ。
【発明を実施するための最良の形態】
【００２０】
本発明の一実施形態が、図１に簡略な断面図で示される。絶縁体上半導体構造２０は第１の層２２及び第２の層２４を有する。第１の層２２及び第２の層２４は、図１に示されるように直接に、あるいは１つまたはそれより多くの中間層を介して、接合される。１つまたはそれより多くの中間層が第１の層２２と第２の層２４の間に介在していれば、第１の層２２と第２の層２４の隔離距離は約１００ｎｍ以下であることが望ましい。第１の層２２は実質的に単結晶の半導体材料で形成され、第２の層２４はガラスまたはガラス−セラミックで形成される。ガラスまたはガラス−セラミックの２５〜３００℃の温度範囲にわたる熱膨張係数（ＣＴＥ）（以降ＣＴＥ（２５〜３００℃））は、半導体材料の２５℃におけるＣＴＥ（以降ＣＴＥ（２５℃））より正で小さい。ガラスまたはガラス−セラミックのＣＴＥ（２５〜３００℃）は正になることができ、（例えばβ-ユークリプタイト型ガラス−セラミックについては）負にさえもなることができる。ＣＴＥ（２５〜３００℃）値はこの温度範囲にわたる平均ＣＴＥ値として示される。
【００２１】
ガラスまたはガラス−セラミックのＣＴＥ（２５〜３００℃）は、半導体材料のＣＴＥ（２５℃）より正で少なくとも３×１０−７/℃は小さいことが望ましい。ガラスまたはガラス−セラミックのＣＴＥ（２５〜３００℃）は、半導体材料のＣＴＥ（２５℃）より正で少なくとも５×１０−７/℃は小さいことがさらに望ましい。本発明のいくつかの望ましい実施形態においては、ガラスまたはガラス−セラミックのＣＴＥ（２５〜３００℃）が、半導体材料のＣＴＥ（２５℃）より正で少なくとも７×１０−７/℃は小さく、少なくとも１０×１０−７/℃も小さいこともある。第１の層の破損または離層を防止するため、半導体材料のＣＴＥ（２５℃）とガラスまたはガラス−セラミックのＣＴＥ（２５〜３００℃）の間の差は約３０×１０−７/℃以下であることが望ましいであろう。
【００２２】
本明細書で説明される材料のＣＴＥは、本発明の実際の絶縁体上半導体構造における材料層の実際の膨張挙動としてではなく、均質な材料自体のＣＴＥとして示される。第１及び第２の層は接合されており、一般に硬質な材料であるから、それぞれの膨張／収縮挙動はそれぞれが接合されている他方の層によって影響されるであろう。第１の層の材料と第２の層の材料の間でＣＴＥに差があり、これらの層が高温度Ｔ接合で接合されていれば、室温への冷却時に層の内の一方には引っ張り応力がかかり、他方には圧縮応力がかかるであろう。「収縮しようとする」、「共通温度への冷却時の差別的収縮」という語句及び同様の語句は、Ｔ接合からの冷却時の基板の収縮は一般にそれぞれの非接合状態での収縮とは異なるであろうという事実を表すために本明細書で用いられる。例えば、論じられる、正でより大きなＣＴＥを有する層は冷却の結果としてある程度収縮しようとするが、実際には、より小さな正のＣＴＥを有する層に接合されている結果、その程度までの収縮はできない（また一般には収縮しないであろう）。
【００２３】
本発明のいくつかの（例えば半導体材料がシリコンベース半導体材料の場合の）実施形態において、ガラスまたはガラス−セラミックのＣＴＥ（２５〜３００℃）は正で約２２×１０−７/℃以下である。本発明のこれらのいくつかの実施形態において、ガラスまたはガラス−セラミックは、正で約２０×１０−７/℃以下、正で１８×１０−７/℃以下、さらには正で１５×１０−７/℃以下の、ＣＴＥ（２５〜３００℃）を有することが望ましい。本発明のいくつかの望ましい実施形態において、ガラスまたはガラス−セラミックは１０５０℃より低い歪点を有する。
【００２４】
本発明の望ましい実施形態において、半導体材料は引っ張り歪を受けている。例えば、図１に示される実施形態において、第１の層は、絶縁体上半導体構造の使用温度（例えば、２５℃、１００℃または２５〜１００℃の温度範囲）において引っ張り歪を受けていることが望ましい。引っ張り歪は半導体材料の電子及び正孔の易動度特性を向上させることができ、よって特性が向上したデバイスの構築を可能にする。例えば、第１の層は実質的に無歪状態にある半導体材料の層のバルク易動度の少なくとも約１０５％のバルク易動度を有することが望ましい。第１の層は実質的に無歪状態にある半導体材料の層のバルク易動度の少なくとも約１２０％のバルク易動度を有することがさらに望ましい。歪半導体は米国特許第５４４２２０５号明細書、米国特許第６１０７６５３号明細書、米国特許第６５７３１２６号明細書及び米国特許第６５９３６４１号明細書でさらに詳細に論じられている。これらの明細書のそれぞれはそれぞれの全体が本明細書に参照として含まれる。
【００２５】
半導体材料はシリコンベース半導体材料とすることができ、あるいは、III-Ｖ族半導体、II-VI族半導体、II-IV-Ｖ族半導体またはIV族半導体のような、その他のいずれか適するタイプの半導体とすることができる。第１の層の半導体材料としての使用に適するシリコンベース半導体材料の例には、シリコン（例えば、アンドープシリコン、ｎ-ドープシリコン、ｐ-ドープシリコン）、ゲルマニウムドープシリコン（ＳｉＧｅ）及び炭化シリコン（ＳｉＣ）がある。第１の層に使用できるその他の半導体材料の例には、Ｇｅベース、ＧｅＡｓベース、ＧａＰベース及びＩｎＰベースの材料がある。第１の層は実際上適するいかなる厚さもとることができる。例えば、第１の層の厚さは約１μｍまでとすることができ、約１０ｎｍと約５００ｎｍの間であることが望ましく、約１０ｎｍから約１５０ｎｍの範囲の厚さが特に望ましい。第１の層の半導体材料は材料に応じて広い範囲のＣＴＥを有することができる。例えば、第１の層の半導体材料は約２０×１０−７/℃と約７０×１０−７/℃の間のＣＴＥ（２５℃）を有することができる。
【００２６】
第１の層の半導体材料は実質的に単結晶材料の形態にある。「実質的に」は、半導体材料は通常、格子欠陥またはわずかな結晶粒界のような、固有のまたは意図的に加えられた、少なくともいくらかの内部欠陥または表面欠陥を含むという事実を考慮に入れるために第１の層の説明に用いられる。「実質的に」は、いくつかのドーパントはバルク半導体材料の結晶構造を歪ませるか、そうではなくとも、バルク半導体材料の結晶構造に影響し得るという事実も反映している。
【００２７】
第２の層のガラスまたはガラス−セラミックはシリカベースのガラスまたはガラス−セラミックであることが望ましい。ＳｉＯ２がガラスまたはガラス−セラミック内に少なくとも約３０モル％の濃度で存在することが望ましい。ＳｉＯ２が少なくとも約４０モル％の濃度で存在することがさらに望ましい。本発明に用いるに適するガラス−セラミックには、ムライト、コージェライト、スピネル、β-石英またはβ-リチアなどの、いかなる結晶相も含めることができる。本発明のいくつかの望ましい実施形態において、第２の層のガラス−セラミックの結晶相は、スピネル、β-石英またはβ-リチアである。ガラス−セラミックのガラス相は、以下に説明する絶縁体上半導体構造を作成する方法の工程（Ｃ）中に第１の層と第２の層の間の界面から離れる方向への陽イオンの移動を可能にするに十分であることが望ましい。
【００２８】
無シリカガラス及び無シリカガラス−セラミックを本発明の実施に用いることはできるが、コストが高くなり、及び／または性能特性が劣ることから、一般にそれほど望ましくはない。本発明のいくつかの望ましい実施形態において（例えば、絶縁体上シリコン構造において）、ガラスまたはガラス−セラミックは酸化物ガラスまたは酸化物ガラス−セラミックであることが望ましい。しかし、いくつかの用途、例えばシリコンベースではない半導体材料を用いるＳＯＩ構造に対しては、酸化物基準ではない、例えば無酸化物ガラスの、第２の層が望ましいことがあるが、一般にコストが高くなる。
【００２９】
いくつかの用途、例えばディスプレイ用途に対しては、ガラスまたはガラス−セラミックが、可視、近ＵＶ（紫外）及び／または近ＩＲ（赤外）の波長範囲において実質的に透明であることが望ましい。例えば、ガラスまたはガラス−セラミックは３５０ｎｍから２μｍの波長範囲において実質的に透明であることが望ましい。
【００３０】
第２の層のガラスまたはガラス−セラミックは、当業者には良く知られている様々な手法を用いて、通常の原材料からつくることができ、以下で本明細書に、また、題名を「ガラスベースＳＯＩ構造（GLASS-BASED SOI STRUCTURES）」とする米国特許出願公開第１０/７７９５８２号明細書に説明されている方法を用いて第１の層に接合することができる。上記明細書はその全体が本明細書に参照として含まれる。
【００３１】
本発明のいくつかの実施形態において、ガラスまたはガラス−セラミックは、以下で本明細書に、また米国特許出願公開第１０/７７９５８２号明細書に説明されている方法の工程（Ｃ）中に印加電場方向に、すなわち接合された第１の層と第２の層の間の界面から離れて第２の層の裏面に向かって移動する、少なくともいくらかの陽イオンを含有することが望ましい。アルカリ金属イオン、例えばＬｉ＋イオン、Ｎａ＋イオン及び／またはＫ＋イオンが、これらのイオンはガラス及びガラス−セラミックに一般に導入される他の種類のイオンより高い移動度を一般に有するから、この目的に適する陽イオンである。しかし、アルカリ金属イオンを含有しないガラス及びガラス−セラミックも本発明に用いることができる。例えば、アルカリ土類金属イオン（例えば、Ｃａ２＋，Ｍｇ２＋，Ｂａ２＋，Ｓｒ２＋）あるいは、Ａｇ＋，Ｃｕ＋，Ｚｎ２＋及び様々な遷移金属イオンなどのその他の陽イオンなどの別の可動イオンを含有するガラス及びガラス−セラミックを、本発明の絶縁体上半導体構造で第２の層に用いることができるが、後者の群のイオンは、特にＵＶにおいて、光透過率を低下させ得るので望ましくない。
【００３２】
ガラスまたはガラス−セラミックがアルカリ金属イオンまたはアルカリ土類金属イオンを含有する本発明の実施形態において、アルカリ金属イオン及びアルカリ土類金属イオンの濃度は広い範囲で変わることができ、代表的な濃度は酸化物基準で０.１重量％から４０重量％の間である。望ましいアルカリ金属イオン及びアルカリ土類金属イオンの濃度は、アルカリ金属イオンの場合には酸化物基準で０.１〜１０重量％であり、アルカリ土類金属イオンの場合には酸化物基準で０〜２５重量％である。無アルカリガラスと公称されているガラスの多くは、数１０ｐｐｍから数１００ｐｐｍの、本明細書で以下に説明される方法の工程（Ｃ）中に移動することができる、アルカリ金属汚染物を含有している。
【００３３】
単一のガラスまたはガラス−セラミックからなる基板が好ましいが、望ましければ、積層構造を用いることができる。積層構造が用いられるときには、第１の層に接する積層形成層は単一のガラス材料またはガラス−セラミック材料からなる第２の層について本明細書で論じられた特性を有するべきである。第１の層に接しないそれぞれの積層形成層もそのような特性を有することが好ましいが、それらの積層形成層は第１の基板と直接に相互作用することはないから、緩められた特性を有することができる。後者の場合、第２の層について指定された特性がもはや満たされなくなったときに、第２の層は終端したとみなされる。
【００３４】
同様に、第１の層と第２の層の間に中間層があり得る。例えば、本明細書で以下に説明される接合形成プロセスにおいて、第１の層及び第２の層のいずれかまたはいずれもそれぞれの外表面を完全にまたは部分的に覆う表面層、例えば半導体上の酸化物層を有することができる。そのような表面層は、存在する場合に、第１の層と第２の層の間の強い接合の形成を妨げるであろう組成及び／または厚さを有するべきではない。特に、半導体基板上の約１００ｎｍより厚い酸化物層はガラスまたはガラス−セラミックの基板との接合を弱めるかまたは接合を生じさせないようにすることができる。第１の層と第２の層の間に１つまたはそれより多くの中間層がある場合には、総合中間層厚は約１００ｎｍより薄いことが望ましい。いかなる中間層の総合厚も約５０ｎｍより薄いことがさらに望ましく、約３０ｎｍより薄いことがさらに一層望ましい。
【００３５】
いかなる特定の動作理論にもしたがうつもりはないが、酸化物層が厚くなるほど電流に対する抵抗が高くなり、よって、本明細書で以下に説明される方法において望ましい強い結合を与えると考えられる第１の層と第２の層の間の界面における電解型反応が弱められると考えられる。したがって、第１の層の接合面上に酸化物層が存在する場合、酸化物層は第一義的に、絶縁層ではなく、パッシベーション層として機能するべきである。同様に、第２の層の接合面上に形成されるいかなる酸化物層も電流を妨げるべきではなく、したがってその厚さは約１００ｎｍより薄いことが望ましいであろう。第１の層及び第２の層の接合面上に表面層が存在する場合、表面層は絶縁体上半導体構造の第１の層と第２の層の間の中間層となる。
【００３６】
本発明においてガラスとして用いるに望ましいガラス類には、アルミノケイ酸ガラス、ホウケイ酸ガラス、アルミノホウケイ酸ガラス及び希土類アルミノケイ酸ガラスがある。適する低膨張ガラス組成の例が以下の表１及び２にモル％単位で与えられる。当業者であれば標準的な方法を用いて表１及び２の組成並びにその他の適する組成のガラスを作成することができる。例えば、以下に挙げられるガラスを、成分の酸化物、ハロゲン化物（例えばＡｌＣｌ３）、リン酸塩（例えばＡｌ（ＰＯ３）３またはＡｌＰＯ４）及び／または炭酸塩（ＣａＣＯ３）の粉末をボールミル内で１時間混合して１ｋｇのバッチを作成することによって、作成することができる。次いで混合バッチをＰｔるつぼに装填し、グロバー炉内において１６５０℃で一晩溶融し、その後溶融ガラスを鋼板上に注ぎ、応力を緩和するために８５０℃〜９５０℃でアニールすることができる。当業者であれば組成を修正することによってこれらのガラスの特性を調製することができる。例えば、ＳｉＯ２含有量を減らすかまたは希土類酸化物含有量を増やすことでＣＴＥを大きくすることができる。ＳｉＯ２含有量を増やしてＲＥ２Ｏ３（ＲＥ＝希土類）に対するＡｌ２Ｏ３の比を高めることによって、さらにＲＥ２Ｏ３の素性を変えることによっても、歪点を高めることができる。例えば、Ｌａ２Ｏ３をＹ２Ｏ３で置換すれば、歪点が高められ、ＣＴＥが小さくなるであろう。当業者であれば、本明細書で以下に説明する接合形成方法に用いるに一層適するガラスを得るために、以下に挙げられるアルカリ金属イオン及びアルカリ土類金属イオンを含有しない組成に、少量の（例えば数％までの）アルカリ金属イオンまたはアルカリ土類金属イオンを添加することができる。
【表１】
2008510315.tif 000004
【表２】
2008510315.tif 000005
【００３７】
本発明の絶縁体上半導体構造における第２の層としての使用に適する別のタイプのガラスはアルミニウムリンケイ酸ガラスである。（以下の表３における例３Ａ〜３Ｃの組成のような）単純な三元組成は、最小の熱膨張係数及び高い歪点を有する傾向がある。しかし、単純な三元組成と半導体材料の間の膨張不整合は大きすぎる（例えば歪半導体層の破損または離層を生じさせるほど大きい）はずであり、単純な三元ガラスに１つまたはそれより多くの修飾成分を添加することによってＣＴＥがより大きなガラスを提供することが可能である。代表的な修飾成分にはアルカリ金属酸化物及びアルカリ土類金属酸化物（例えば、Ｎａ２Ｏ，Ｌｉ２Ｏ，ＢａＯ，ＣａＯ）があり、さらに、ＺｎＯ，Ｙ２Ｏ３，Ｌａ２Ｏ３，Ｇａ２Ｏ３，ＴｉＯ２，ＺｒＯ２，ＨｆＯ２，ＧｅＯ２，Ｎｂ２Ｏ５及びＴａ２Ｏ３がある。ＢａＯ，Ｙ２Ｏ３及びＬａ２Ｏ３のような成分は、ガラスの歪点を大きく下げることなくＣＴＥを大きくすることから、特に望ましい改質剤である。修飾ガラスの例が以下の表３の例３Ｄ〜３Ｎとして示される。当業者であれば、本発明に使用するためのアルミニウムリンケイ酸ガラスを得るために従来の溶融／形成プロセスを用いることができ、本明細書で以下に説明される接合形成方法での使用に一層適するガラスを得るために、以下に挙げられるアルカリ金属及びアルカリ土類金属を含有しない組成に少量の（例えば数％までの）アルカリ金属イオンまたはアルカリ土類金属イオンを添加することができる。例えば、シリカ、アルミナ、メタリン酸アルミニウム（またはオルトリン酸アルミニウム）及び適する酸化物または炭酸塩としてのいずれかの改質剤の混合物を原材料として用いて、ＰＴるつぼ内で１６５０℃で溶融することができる。ガラスは一般に約９００℃でアニールされる。アルミニウムリンケイ酸ガラスは、その全体が本明細書に参照として含まれる、題名を「高歪点ガラス（High Strain Point Glasses）」とする、米国仮特許出願公開第６０/５３３７６５号明細書にさらに詳細に説明されている。
【表３】
2008510315.tif 000006
【００３８】
本発明に用いるに適するガラス−セラミック材料は、スピネル、β-石英及びβ-リチアの結晶をベースとする組成を含む、数多くの組成類に見いだすことができる。本発明に用いるに適するガラス−セラミックは、ムライト、コージェライト、及びβ-ユークリプタイトなどの別の結晶相をベースとすることができる。そのような組成の例が表４に示され、米国特許第５９６８８５７号明細書及び米国特許第６２４８６７８号明細書に説明されている。これらの特許明細書のそれぞれはそれぞれの全体が本明細書に参照として含まれる。ＣＴＥが小さいかまたは負でさえもあって、適する歪点を有する、その他のガラス−セラミック材料（例えば、β-ユークリプタイトまたはリチウムアルミノケイ酸β-石英ガラス−セラミックのようなβ-石英）も本発明に用いることができる。低膨張ガラス−セラミック材料は、当業者に良く知られている方法を用いて作成することができる。ほとんどのガラス−セラミックはいくらかのアルカリ金属イオンまたはアルカリ土類金属イオンを有するが、アルカリ金属またはアルカリ土類金属を含有しない、いかなる既知の低膨張ガラス−セラミックも、本明細書で以下に説明する接合形成方法に用いるに一層適するガラス−セラミック材料を得るために、少量のアルカリ金属イオンまたはアルカリ土類金属イオンで修飾することができる。
【表４】
2008510315.tif 000007
【００３９】
与えられた使用温度における第１の層の引っ張り歪は、接合形成温度と使用温度の間の温度差に、また第１の層及び第２の層の材料の温度の関数としての相対ＣＴＥにも、強く依存するであろう。本明細書で用いられるように、接合形成温度は第１の層と第２の層が接合される界面における温度である。接合形成温度はＴ１とＴ２の間にあるであろう。また、Ｔ１とＴ２の平均として近似することができ、あるいは、当業者には明らかであろうように、熱モデルまたは温度測定によって決定することができる。使用温度において第１の層に歪を入れるためには、第１の層は接合形成温度Ｔ接合から使用温度への冷却の結果としてより大きく収縮しようとしなければならない。よって、本発明の一実施形態にしたがえば、第１の層及び第２の層のＣＴＥは、式：
【数２】
2008510315.tif 000008
【００４０】
がゼロより大きくなるようなＣＴＥである。式：
【数３】
2008510315.tif 000009
【００４１】
は約１×１０-４より大きいことが望ましい。式：
【数４】
2008510315.tif 000010
【００４２】
は約２×１０-４より大きいことがさらに望ましい。本発明のいくつかの特に望ましい実施形態においては、式：
【数５】
2008510315.tif 000011
【００４３】
が約５×１０-４より大きい。絶縁体上半導体構造は、２５〜１００℃の使用温度範囲にわたって、式：
【数６】
2008510315.tif 000012
【００４４】
が上に挙げた値を有することが望ましい。例えば、本発明の一実施形態にしたがえば、絶縁体上半導体構造は２５℃の使用温度Ｔ使用において、式：
【数７】
2008510315.tif 000013
【００４５】
は上に挙げた値を有する。本発明の別の実施形態にしたがえば、絶縁体上半導体構造は１００℃の使用温度において、式：
【数８】
2008510315.tif 000014
【００４６】
は上に挙げた値を有する。
【００４７】
当業者には理解されるであろうように、ガラスまたはガラス−セラミックとそれに接合された半導体層の間の接合の強度は絶縁体上半導体構造の肝要な特性である。高い接合強度及び耐久性は、絶縁体上半導体構造が絶縁体上半導体構造内または絶縁体上半導体構造上での薄膜トランジスタ及びその他のデバイスの作成にともなう処理に耐え得ることを保証するために、極めて重要である。第１の層と第２の層の間の接合強度は少なくとも８Ｊ/ｍ２であることが望ましい。第１の層と第２の層の間の接合強度は少なくとも１０Ｊ/ｍ２であることがさらに望ましい。本発明のいくつかの特に望ましい実施形態において第１の層と第２の層の間の接合強度は少なくとも１５Ｊ/ｍ２である。接合エネルギーは、バーコビッチ（Berkovich）ダイアモンド圧子を装着した（米国ミネソタ州イーデンプレイリー（Eden Prairie），エムティーエス・システムズ社（MTS Systems Corporation）の）ナノインデンターII（Nano Indenter II）を用いて行うことができる、押込測定を用いて決定することができる。当業者であれば理解するであろうように、別の装置を用いて押込測定を行うことができる。押込はある負荷範囲にわたってなされなければならず、押込部の直近周辺領域は離層の形跡の有無について検証されなければならない。接合エネルギーの計算は、該当部分が本明細書に参照として含まれる、ディー・ビー・マーシャル（D. B. Marshall）及びエイ・ジー・エバンス（A. G. Evans），「有残留応力膜の押込による密着性の測定Ｉ：界面離層機構（Measurement of Adherence of Residually Stressed Films by Indentation. I. Mechanics of Interface Delamination）」，J. Appl. Phys，１９８４年，第５６巻，第１０号，ｐ.２６３２〜２６３８にしたがって行った。接合エネルギー決定のさらなる詳細は米国特許出願公開第１０/７７９５８２号明細書に見ることができる。
【００４８】
本発明の別の実施形態が図２に簡略な断面図で示される。絶縁体上半導体構造４０は、実質的に図１の実施形態について上述したような、第１の層４２及び第２の層４４を有する。第２の層４４は第１の面４６及び距離Ｄ２だけ隔てられた第２の面４８を有し、第１の面４６は第２の面に実質的に平行であり、第２の面４８よりも第１の層４２に近い。これらの面は、面間に若干の（例えば数度までの）角度があるかもしれないという事実を考慮に入れるために、「実質的に平行」であると説明される。「実質的に平行」とは、面の内の１つまたはそれより多くが完全に平坦でないかもしれないという可能性も含む。第２の層４４は、第２の層４４内にあり、第１の面４６に実質的に平行であって、距離Ｄ２/２だけ第１の面４６から隔てられた、基準面５０も有する。第２の層４４は１つまたはそれより多くの種類の陽イオンを含有し、それぞれの種類の陽イオンは基準面５０において基準濃度Ｃｉ/基準を有する。第２の層は、少なくとも１つの種類の陽イオンの濃度が基準濃度Ｃｉ/基準に対して低下している、第１の面に始まり、基準面に向けて広がる、陽イオン空乏領域５２も有する。空乏イオンは可動陽イオン、例えばアルカリ金属イオンまたはアルカリ土類金属イオンとすることができる。陽イオン空乏領域は以下で本明細書に、また米国特許出願公開第１０/７７９５８２号明細書に、説明される方法における工程（Ｃ）中の陽イオンの移動によって、形成することができる。
【００４９】
図３に簡略な断面図で示される、本発明の別の実施形態にしたがえば、（実質的に図２に関して上述したような）絶縁体上半導体構造６０の陽イオン空乏領域５２は遠端６２を有する。第２の層４４はさらに遠端６２の近傍にパイルアップ領域５４を有する。パイルアップ領域５４内では、少なくとも１つの種類の陽イオンの濃度がそのイオンについてのＣｉ/基準に対して高められている。高められるイオンは、例えば、アルカリ金属イオンまたはアルカリ土類イオンなどの可動イオンとすることができ、陽イオン空乏領域５２の空乏イオンと同じであることが望ましい。パイルアップ領域は以下で本明細書に、また米国特許出願公開第１０/７７９５８２号明細書に、説明される方法における工程（Ｃ）中の陽イオンの移動によって、形成することができる。
【００５０】
本発明の別の実施形態が図４に簡略な断面図で示される。絶縁体上半導体構造８０は、実質的に上述したような、第１の層８２及び第２の層８４を有する。絶縁体上半導体構造８０は順に、半導体材料層９０，酸素含有量が高められた半導体材料層９２，少なくとも１つの種類の陽イオンについて陽イオン濃度が低められたガラスまたはガラス−セラミックの層９４，少なくとも１つの種類の陽イオンについて陽イオン濃度が高められたガラスまたはガラス−セラミック材料の層９６，及びガラスまたはガラス−セラミックの層９８を有する。そのような構造は、以下で本明細書に、また米国特許出願公開第１０/７７９５８２号明細書に、説明される方法を用いて形成することができる。
【００５１】
本発明のいくつかの望ましい実施形態において、第２の層のガラスまたはガラス−セラミックは比較的濃度が低いアルカリ金属イオンを含有する。ガラスまたはガラス−セラミック内のリチウム、ナトリウム及びカリウムのイオンの濃度の和は酸化物基準で約２重量％より小さいことが望ましい。ガラスまたはガラス−セラミック内のリチウム、ナトリウム及びカリウムのイオンの濃度の和は酸化物基準で約１重量％より小さいことがさらに望ましい。本発明のいくつかの特に望ましい実施形態において、ガラスまたはガラス−セラミック内のリチウム、ナトリウム及びカリウムのイオンの濃度の和は酸化物基準で約０.１重量％より小さい。
【００５２】
以下で本明細書に、また米国特許出願公開第１０/７７９５８２号明細書に、説明される方法により、当業者による大寸絶縁体上歪半導体構造の作成が可能になる。例えば、本発明の一実施形態にしたがえば、本明細書に説明されるような絶縁体上半導体構造の最大寸法は１０ｃｍ以上である。
【００５３】
本発明の絶縁体上半導体構造は事実上いかなる所望の層厚ででも作成することができる。例えば、第１の層の厚さは約１０μｍ未満であることが望ましい。第１の層の厚さは約１μｍ未満であることがさらに望ましい。本発明のいくつかの望ましい実施形態において、第１の層の厚さは約１０ｎｍと５００ｎｍの間である。第２の層の厚さは約０.１ｍｍと約１０ｍｍの間であることが望ましい。第２の層の厚さは約０.５ｍｍと約１ｍｍの間であることがさらに望ましい。絶縁体上半導体構造のいくつかの用途について、例えば、シリコン/ＳｉＯ２/シリコン構成を有する標準的な絶縁体上半導体構造を高周波で動作させる場合に生じる寄生容量効果を避けるためには、１μｍ以上の厚さを有する絶縁層が望ましい。以前は、そのような厚さを達成することは困難であった。本発明の一実施形態にしたがえば、単に厚さが１μｍ以上の第２の層を用いることによって、１μｍより厚い絶縁層を有する絶縁体上半導体構造が容易に達成される。すなわち、第２の層の厚さに関する好ましい下限は１μｍである。
【００５４】
一般的に言って、第２の層には、本発明のプロセス工程を通し、さらにＳＯＩ構造に施される以降の処理も通して、第１の層を支持するに十分な厚さが必要である。第２の層の厚さに関する理論的上限はないが、支持機能に必要であるかまたは最終のＳＯＩ構造に望ましい厚さをこえる厚さは一般に、第２の層が厚くなるほど、本発明の方法の工程（Ｃ）中の基板内の、同じ印加電圧差に対する、電場強度が低くなるので好ましくない。
【００５５】
本発明の絶縁体上半導体構造は多くの種類の半導体ベースデバイス及び最終製品に用いることができる。例えば、本発明の一実施形態にしたがえば、薄膜トランジスタは、上述したような絶縁体上半導体構造を含むパターン付素子を有する。本発明の別の実施形態にしたがえば、液晶ディスプレイは液晶材料及び、実質的に透明な第２の層を有することが望ましい、上述したような絶縁体上半導体構造を含むパターン付素子を有する。本発明の別の実施形態にしたがえば、ＯＬＥＤデバイスは有機発光材料及び、実質的に透明な第２の層を有することが望ましい、上述したような絶縁体上半導体構造を含むパターン付素子を有する。米国特許出願公開第１０/７７９５８２号明細書に説明されるように、当業者であればこれらのデバイスを作成するために従来の方法を用いることができる。
【００５６】
図５〜８に簡略な断面図で示される本発明の別の実施形態は、絶縁体上半導体構造、特にＳＯＧ構造を作成する方法に関する。図５に示される、本方法の工程（Ａ）において第１の基板１１０及び第２の基板１２０が提供され、
（１）第１の基板１１０は第２の基板と接合するための第１の外表面１１１（第１の接合面）、第１の基板に力を印加するための第２の外表面１１２（第１の力印加面）及び第１の基板を第１の部分１１４と第２の部分１１５に分離するための内部域１１３（内部域１１３は以降「分離域」と称され、例えば水素イオン注入域とすることができる）を有し、
（ａ）第１の接合面１１１，第１の力印加面１１２及び分離域１１３は互いに実質的に平行であり、
（ｂ）第２の部分１１５は分離域１１３と第１の接合面１１１の間にあり、
（ｃ）第１の基板１１０は実質的に単結晶の半導体材料からなり、
（２）第２の基板１２０は、一方は第１の基板との接合のための外表面１２１（第２の接合面）であり、他方は第２の基板に力を印加するための外表面１２２（第２の力印加面）である、２つの外表面１２１，１２２を有し、
（ａ）第２の接合面１２１と第２の力印加面１２２は互いに実質的に平行であって、距離Ｄ２だけ相互に隔てられており、
（ｂ）第２の基板１２０はガラスまたはガラス−セラミックからなる。
【００５７】
図６に示される本方法の工程（Ｂ）において、第１の接合面１１１と第２の接合面１１２が接触させられる（接触すると、第１の接合面と第２の接合面は第１の基板と第２の基板の間に本明細書で「界面」と称される領域を形成する）。
【００５８】
図７に示される本方法の工程（Ｃ）において、第１の基板と第２の基板を第１の接合面と第２の接合面で（すなわち界面で）接合するに十分な時間をかけて、
（１）第１の力印加面１１２及び第２の力印加面１２２に力を印加して第１の接合面１１１と第２の接合面１２１を互いに押し付ける工程、
（２）第１の力印加面１１２及び第２の力印加面１２２のそれぞれにおける第１の電圧Ｖ１及び第２の電圧Ｖ２で表される電場を第１の基板１１０及び第２の基板１２０にかける工程であって、第１の電圧Ｖ１及び第２の電圧Ｖ２はそれぞれ第１の力印加面１１２及び第２の力印加面１２２において一様であり、電場が第１の基板１１０から第２の基板１２０に向けられるように第１の電圧Ｖ１が第２の電圧Ｖ２より大きい、工程、及び
（３）第１の基板１１０及び第２の基板１２０を加熱する工程であって、加熱は第１の力印加面１１２及び第２の力印加面１２２のそれぞれにおける第１の温度Ｔ１及び第２の温度Ｔ２で表され、第１の温度Ｔ１及び第２の温度Ｔ２は、それぞれ第１の力印加面１１２及び第２の力印加面１２２において一様であり、共通温度への冷却時に第１の基板１１０及び第２の基板１２０が相異なる収縮を受け、よって分離域１１３において第１の基板１１０を弱化させるように、選ばれる、工程、
が実質的に同時に施される。
【００５９】
図８に示される工程（Ｄ）において、接合された第１の基板１１０と第２の基板１２０は共通温度まで（例えば、室温のような共通温度まで）冷却され、第１の部分１１４と第２の部分１１５が分離域１１３ａ-ｂにおいて分離され、よって（第１の基板１１０から生じる）第１の層１４２及び（第２の基板１２０から生じる）第２の層１４４を有する絶縁体上半導体構造が形成される。
【００６０】
ガラスまたはガラス−セラミックのＣＴＥと半導体材料のＣＴＥは、使用温度において半導体材料に引っ張り歪が入るように選ばれることが望ましい。例えば、２５℃、１００℃において、あるいは２５〜１００℃の温度範囲にわたり、半導体材料に引っ張り歪が入ることが望ましい。第１の基板及び第２の基板の材料の特性（ＣＴＥ及びその他）は、実質的に本発明の絶縁体上半導体構造について上述したような特性であることが望ましい。例えば、本発明の望ましい実施形態において、ガラスまたはガラス−セラミックのＣＴＥ（２５〜３００℃）は、半導体材料のＣＴＥ（２５℃）より正で小さい。本発明の別の望ましい実施形態において、第１の層の材料のＣＴＥと第２の層の材料のＣＴＥは、式：
【数９】
2008510315.tif 000015
【００６１】
が、例えば、２５℃、１００℃、あるいは２５〜１００℃の温度範囲の使用温度に対して、ゼロより大きいようなＣＴＥである。
【００６２】
本発明の一実施形態にしたがえば、ガラスまたはガラス−セラミックは以下の特徴：
（ｉ）ガラスまたはガラス−セラミックは１０００℃より低い歪点を有し、工程（Ｃ）中に、第２の基板１２０内で第２の接合面１２１から離れて第２の力印加面１２２に向かう方向に移動する、陽イオン（例えば、アルカリ金属イオンまたはアルカリ土類金属イオン）を含有する；及び／または
（ii）ガラスまたはガラス−セラミックは、（ａ）非架橋酸素及び（ｂ）工程（Ｃ）中に、第２の基板１２０内で第２の接合面１２１から離れて第２の力印加面１２２に向かう方向に移動する、陽イオン（例えば、アルカリ金属イオンまたはアルカリ土類金属イオン）を含有する；
のいずれかまたはいずれも示すことが望ましい。
【００６３】
技術上知られているように、ガラス内またはガラス−セラミックのガラス相内の非架橋酸素は、ガラスの非網目形成成分によってガラスに与えられる酸素である。例えば、多くのガラスにおいて、非架橋酸素は、ガラス組成におけるアルカリ土類金属酸化物（例えば、ＭｇＯ，ＣａＯ，ＳｒＯ及び／またはＢａＯ）の導入によってガラスの一部となる酸素を含む。
【００６４】
いかなる特定の動作理論にもしたがうつもりはないが、電解型反応が工程（Ｃ）中におこると考えられる。詳しくは、半導体基板（第１の基板）が電解型反応の陽電極としてはたらき、反応性酸素が第１の基板と第２の基板の間の界面の領域でつくられると考えられる。この酸素が半導体材料（例えばシリコン）と反応して、その場で、酸化半導体混在領域１１６（例えばシリコンベース半導体についてはシリコン酸化物領域）を形成すると考えられる。この混在領域は界面に始まり、第１の基板内に広がる。第２の基板のガラスまたはガラス−セラミック内の非架橋酸素の存在が第１の基板の半導体材料と反応する酸素の発生の役を果たすと考えられる。
【００６５】
反応性酸素のそのような発生及び半導体材料との化合が、本発明により第１の基板の半導体材料と第２の基板のガラスまたはガラス−セラミックの間に達成される強い結合の源である、すなわち第１の基板と第２の基板の間の結合の少なくとも一部（おそらくは全て）は第２の基板から発する反応性酸素との半導体材料の反応による、と考えられる。重要なことは、従来の手法とは異なり、この強い結合が高温処理、すなわち１０００℃をこえる温度での処理を必要とせずに達成されることである。
【００６６】
この高温プロセスを回避できる能力により、第２の基板を低コストで大量生産できる材料とすることが可能になる。すなわち、高温プロセスを排することによって、シリコン、石英、ダイアモンド、サファイア等のような、高価な耐熱材料で支持基板をつくる必要がなくなる。
【００６７】
特に、高温処理を必要とせずに強い結合を達成できる能力により、第２の基板をガラスまたはガラス−セラミックでつくることが可能になり、一実施形態においてガラスまたはガラス−セラミックは１０００℃より低い歪点を示す。さらに詳しくは、ディスプレイ用途に対して、ガラスまたはガラス−セラミックは一般に８００℃より低く、別の実施形態においては７００℃より低い歪点を有する。エレクトロニクス及びその他の用途に対しては、歪点は１０００℃より低いことが好ましい。ガラス作成技術で良く知られているように、歪点が低いガラス及びガラス−セラミックは歪点が高いガラス及びガラス−セラミックより製造が容易である。
【００６８】
接合形成を容易にするため、ガラスまたはガラス−セラミックは少なくともある程度は電気を伝導できるべきである。ガラス及びガラス−セラミックの導電度はそれぞれの温度に依存し、したがって半導体材料とガラスまたはガラス−セラミックとの間の強い結合の達成において、１）ガラスまたはガラス−セラミックの導電度、２）工程（Ｃ）で用いられる温度（Ｔ１及びＴ２）、３）工程（Ｃ）中に第１の基板と第２の基板に印加される電場の強度及び４）工程（Ｃ）が実施される時間の長さの間には適切な関係がある。
【００６９】
一般的ガイドラインとして、ガラスまたはガラス−セラミックは、２５０℃で１０１６Ω-ｃｍ以下の比抵抗ρ（すなわち、２５０℃で１０−１６シーメンス/ｃｍ以上の導電度）を有することが好ましい。２５０℃でのρは１０１３Ω-ｃｍ以下であることがさらに好ましく、１０１１.５Ω-ｃｍ以下であることが最も好ましい。石英は、必要条件である２５０℃で１０１１.８Ω-ｃｍの比抵抗を有するが、工程（Ｃ）中に移動できる陽イオンが欠けており、したがって、石英は上記手順にしたがう絶縁体上半導体構造の作成において第２の基板として使用するには不適であることになる。
【００７０】
いくつかの第１の基板／第２の基板の組合せに対しては、第１の基板１１０の第２の部分１１５の第２の基板１２０への接合の達成に、第１の基板１１０の接合面１１１の水素濃度を低減するための前処理が有益であることが見いだされた。詳しくは、水素イオンが注入されたシリコンウエハからアルカリ土類金属イオンを含有するガラス基板にシリコン膜を移載する場合に、そのような水素イオン濃度の低減が特に重要であることが見いだされた。水素濃度の低減は、無線用途またはその他のエレクトロニクス用途におけるＲＦ用途に必要であると考えられる、高い、例えば８５０℃〜９００℃の範囲の、歪点を有するガラス及びガラス−セラミックに対しても有益であろうと考えられる。
【００７１】
特に、水素イオン注入後、イオン注入されたシリコンウエハの表面は高い水素濃度、例えば高い水素イオン濃度を有することが見いだされた。Ｓｉ表面における水素終端は結合形成プロセスを抑制し、したがって、上述したタイプのガラスウエハへのＳｉ層の有効な移載を得るためには、イオン注入されたＳｉウエハの表面上の水素濃度を緩やかな酸化処理を用いて低減することが望ましいことが見いだされた。水素濃度の低減により、イオン注入されたシリコンウエハはさらに親水性になり、電圧及び熱の印加中に接合形成がおこることが可能になる。本プロセス中に形成される強い結合により、母材ウエハからのＳｉ膜の均一な分離が可能になる。
【００７２】
定量的には、水素低減処理を欠くと、ガラスウエハの約１０％しかＳｉ膜で覆われず、覆われた領域であっても、Ｓｉ膜は一様にならない傾向がある。しかし、Ｓｉの表面における水素濃度が酸化処理によって低減されると、一様なＳｉ膜がガラスウエハの全面にわたって接合されるようになる。
【００７３】
イオン注入されたウエハの表面上の水素濃度を低減するためには様々な手法を用いることができる。好ましい手法には、酸素プラズマによるウエハの処理、過酸化水素処理、過酸化水素／アンモニア処理、過酸化水素／アンモニア処理及びこれに続く過酸化水素／酸処理、及びこれらの処理の組合せのような、緩やかな表面酸化処理がある。酸素プラズマ処理が、特に工業環境において、好ましい手法である。いかなる特定の動作理論にもしたがうつもりはないが、これらの処理中に、水素表面終端基が酸化されて水酸基になり、この水酸基が続いてシリコンウエハの表面を親水性にすると考えられる。処理は、酸素プラズマについては室温で、アンモニア＋過酸化水素処理またはアンモニア＋過酸化水素処理及びこれに続く酸＋過酸化水素処理については２５〜１００℃の範囲の温度で、行われることが好ましい。
【００７４】
上述の議論はシリコンウエハに関してなされているが、水素濃度の低減はシリコン以外の半導体材料からなる水素イオンが注入された半導体ウエハに対しても有益であろうと考えられる。
【００７５】
図６に戻れば、本図は、第１の基板１１０と第２の基板１２０がそれぞれの接合面１１１及び１２１において接触させられる、本発明のプロセスの工程（Ｂ）を示す。本発明の好ましい実施形態においては、第１の基板及び第２の基板が工程（Ｂ）に先だって加熱される。例えば、第１の基板及び第２の基板は力印加面１１２及び１２２の温度がそれぞれＴ１及びＴ２になるように加熱される。このようにすれば、工程（Ｃ）の接合形成プロセス中における第１の基板と第２の基板の間の膨張差の発生が回避される。あるいは、第１の基板及び第２の基板は工程（Ｂ）に先だって予備加熱されず、接合面１１１と接合面１２１が接触させられた後の、工程（Ｃ）の開始前及び／または実質的な接合形成がおこる前の工程（Ｃ）の初期期間中に、加熱される。予備加熱が行われる場合には、スペーサーで接合面を隔てておくことができ、スペーサーは第１の基板と第２の基板が所望の温度に達すると取り除かれる。
【００７６】
図７の参照数字１４０で簡略に示されるプロセスチャンバは、様々な構成をとることができる。実験目的のためには、独国ミュヘン（Munich）のシュス・マイクロテック（SUSS MICROTEC）社から販売されているタイプのボンダーをプロセスチャンバとして用いることができる。同じ装置を工業用途に用いることはできるが、多数の第１の基板／第２の基板集成体を同時に処理できる装置が一般に好ましいであろう。
【００７７】
本発明は低から中程度の、温度、圧力、電場強度及び真空レベルを用いるからプロセスチャンバが満たすべき要件は過重ではなく、これは本発明の別の重要な利点である。すなわち、本発明は、比較的安価であり、広範に入手できるかまたは特注用途のために容易に製作できる、装置で実施することができる。
【００７８】
図７は、第１の基板と第２の基板が接合される、本プロセスの中枢工程、すなわち工程（Ｃ）を示す。工程（Ｃ）は第１の基板と第２の基板を第１の接合面及び第２の接合面において接合するに十分な時間をかけて行われる。例えば、工程（Ｃ）は４５分と９０分の間の時間で実施することができる。当然、時間は短い（例えば、３０分より短い）ほど一般には好ましく、工業環境においては、基板材料、プロセス温度及び印加電圧の最適化により、工程（Ｃ）の実施に必要な時間は５〜１５分に、またはさらに、短くできることが期待される。
【００７９】
工程（Ｃ）は中程度の真空状態の下で行われることが好ましい。すなわち、工程（Ｃ）が行われている間、チャンバ１４０は排気される。チャンバ内の圧力は１ミリバール（１ｈＰａ）以下であることが好ましく、１０−３ミリバール（０.１Ｐａ）以下であることが最も好ましい。あるいは、工程（Ｃ）は、アルゴン、ヘリウム等の雰囲気などの、不活性雰囲気内で行うことができる。
【００８０】
第１の基板と第２の基板のいかなる特定の組合せに対しても、当業者であれば本開示から工程（Ｃ）に適する時間、温度及び電場強度の組合せを容易に決定できるであろう。特に、当業者であれば、絶縁体上半導体構造がさらなる処理及び／または使用中にさらされるであろう様々な力及び環境条件に耐えるに十分に強い、半導体とガラスまたはガラス−セラミック間の接合を形成する上記パラメータの組合せを選択することができるであろう。
【００８１】
電圧Ｖ１及びＶ２は、関係式：
１００Ｖ/ｃｍ≦（Ｖ１−Ｖ２）/Ｄ≦４０ｋＶ/ｃｍ
を満たすことが望ましく、ここでＤは第１の基板の厚さと第２の基板の厚さの和である。
【００８２】
接合形成における上述の役割に加えて、工程（Ｃ）で印加される電場は、第２の基板内で第２の基板の接合面（第２の接合面）から第２の基板の力印加面（第２の力印加面）に向かう方向への陽イオン（カチオン）の移動もおこさせる。そのような移動は、第１の基板と第２の基板の間の界面に始まり、第２の基板内に広がる陽イオン空乏領域１２３を形成する、すなわち、陽イオン空乏領域が第２の接合面に始まり、第２の力印加面に向かって第２の基板内に広がることが好ましい。
【００８３】
そのような陽イオン空乏領域の形成は、ガラスまたはガラス−セラミックがアルカリ金属イオン、例えば、Ｌｉ＋，Ｎａ＋及び／またはＫ＋を含有している場合に、そのようなイオンは半導体デバイスの動作を妨げることが知られているから特に望ましい。アルカリ土類金属イオン、例えば、Ｍｇ２＋，Ｃａ２＋，Ｓｒ２＋及び／またはＢａ２＋も半導体デバイスの動作を妨げることができ、したがって、陽イオン空乏領域ではこれらのイオンの濃度も低下していることが好ましい。
【００８４】
重要なことには、いったん形成された陽イオン空乏領域は、絶縁体上半導体構造が工程（Ｃ）で用いられた高温と同等の温度に加熱されるか、あるいはそれよりある程度高い温度に加熱されても、時間の経過に対して安定であることが見いだされた。高温で形成されていれば、陽イオン空乏領域は絶縁体上半導体構造の通常の動作温度及び形成温度において特に安定である。これらの要件により、使用中または以降のデバイスプロセス中にアルカリ金属イオン及びアルカリ土類金属イオンが絶縁体上半導体構造のガラスまたはガラスセラミックから半導体に拡散して戻りはしないであろうことが保証され、これは、工程（Ｃ）の接合形成プロセスの一環として電場を用いることから得られる重要な恩恵である。
【００８５】
強い接合を達成するための作業パラメータの選択に関しては、重要な陽イオンの全てに対して所望の幅及び所望の低減陽イオン濃度の陽イオン空乏領域を達成するに必要な作業パラメータを、当業者であれば、本開示から容易に決定することができる。存在する場合、陽イオン空乏領域は本発明の方法態様にしたがって作成された絶縁体上半導体構造に特有の特徴である。
【００８６】
陽イオン空乏領域に加えて、電場の印加はガラスまたはガラス−セラミックに含有されている１つまたはそれより多くの可動陽イオンについて「パイルアップ」領域もつくることができる。存在する場合、そのような領域は第１の基板と第２の基板の間の界面から最遠の空乏領域縁（端）に、またはその近傍にある。パイルアップ領域内では、陽イオン濃度がバルク濃度より高い。例えば、原子％で測定すると、パイルアップ領域内の陽イオンのピーク濃度は、例えば、バルク濃度の５倍にもなり得る。陽イオン空乏領域のように、そのようなパイルアップ領域は、存在すれば、本発明の方法態様にしたがって作成された絶縁体上半導体構造に特有の特徴である。
【００８７】
工程（Ｃ）中の第１及び第２の基板の温度、すなわちＴ１及びＴ２の値は、第１の基板が第１の部分と第２の部分に分割されて、第２の部分が第２の基板に接合され得るように、分離域において半導体基板（第１の基板）を弱化させる（例えば破断する）という重要な機能を果たすように選ばれる。
【００８８】
いかなる特定の動作理論にもしたがうつもりはないが、分離域における半導体基板の弱化は第一義的に、接合された第１の基板と第２の基板が工程（Ｃ）後に、例えば室温まで、冷却されるときにおこると考えられる。Ｔ１及びＴ２を適切に選ぶ（以下を見よ）ことによって、この冷却は第１の基板と第２の基板に相異なる収縮をおこさせる。この収縮の差異が分離域における第１の基板の弱化／破断として現れる応力を第１の基板に加える。上で論じたように、収縮の差異は、第１の基板が第２の基板より大きく収縮しようとするような差異である。
【００８９】
工程（Ｃ）中に用いられるＴ１及びＴ２の値は第１の基板と第２の基板の相対熱膨張係数に依存するであろう。これらの値の選択の最終目標は、冷却中に分離域に応力を与え、よって分離域を弱化させるために、一方の基板、好ましくは第１の基板が他方の基板、好ましくは第２の基板より大きく収縮しようとすることを保証することである。本発明のいかなる特定の応用（例えば、いかなる特定の半導体材料及びいかなる特定のガラスまたはガラス−セラミック）に対しても、当業者であれば、所望のＳＯＩ構造を作成するために第１の基板の第１の部分と第２の部分を互いに分離できるように分離域を弱化させるに十分なレベルの収縮差異を与えるＴ１及びＴ２の値を本開示に基づいて容易に選ぶことができるであろう。本発明の望ましい実施形態において、Ｔ１，Ｔ２及びガラスまたはガラス−セラミックの歪点ＴＳは関係式：
ＴＳ−３５０℃≦Ｔ１≦ＴＳ＋３５０℃，及び
ＴＳ−３５０℃≦Ｔ２≦ＴＳ＋３５０℃
を満たす。Ｔ１及びＴ２はいずれも３００℃と１０００℃の間であることが望ましい。本発明のいくつかの望ましい実施形態において、Ｔ１及びＴ２はいずれも３００℃と８００℃の間である。
【００９０】
図８に関連して以下でさらに詳細に論じるように、分離域における第１の部分と第２の部分の分離により、それぞれの部分は分離が生じた「剥離」表面を有することになる。技術上知られているように、初期形成時において、すなわち以降のいかなる表面処理よりも前では、そのような剥離表面は特徴的に、一般に少なくとも０.５ｎｍＲＭＳ程度の、例えば１〜１００ｎｍの範囲の表面粗さを有し、用いられるプロセス条件に依存して、第１の部分または第２の部分の本体内に存在するより高い、ある濃度の、分離域を形成するために用いられた注入イオン、例えば水素を有するであろう。初めに形成された状態での剥離表面は特徴的に、ＴＥＭで観察されるように、歪んだ結晶構造も有するであろう。一般的な用途において、剥離表面は使用に先だち、そのＲＭＳ表面粗さが１ｎｍ以下まで小さくなるように、例えばエレクトロニクス用途については０.１ｎｍ程度のＲＭＳ表面粗さまで、研磨される。本明細書で用いられるように、「剥離表面」は初めに形成されたままの表面を含み、以降のいかなる処理後の表面も含む。
【００９１】
分離域１１３は当業者に現在知られているかあるいは将来開発され得るタイプの注入／剥離手法を用いて形成される。現在、分離域は上に論じた文献の水素イオン注入法を用いて形成されることが好ましく、これらの文献の該当部分は本明細書に参照として含まれる。水素イオンとヘリウムイオンまたは水素イオンとホウ素イオンの共注入などの、別の現在既知の手法も分離域を形成するために用いることができる。どの手法が選ばれようとも、第１の基板は工程（Ｄ）中に分離域において第１の部分と第２の部分に分離可能でなければならない。したがって、分離域は、第１の基板の第１の部分と第２の部分への分割がおこり得るように弱化することによって、熱処理／冷却プロセスに反応する必要がある。
【００９２】
工程（Ｃ）中に第１の基板及び第２の基板に印加される圧力によって、これらの基板が、この工程の熱処理及び電場処理を受けながら、密に接触することが保証される。このようにすれば、基板間の強い接合形成を達成することができる。
【００９３】
一般に半導体基板（第１の基板）はガラスまたはガラス−セラミック基板（第２の基板）より高いレベルの印加圧力に耐えることができるであろう。したがって、圧力は第２の基板を損傷させずに基板間の密な接触を与えるように選ばれる。
【００９４】
広い範囲の圧力を用いることができる。例えば、第１及び第２の基板の第１及び第２の力印加面に印加される単位面積あたりの力Ｐは、関係式：
１ｐｓｉ（６.８９×１０３Ｐａ）≦Ｐ≦１００ｐｓｉ（６.８９×１０５Ｐａ），
を満たすことが好ましく、関係式：
１ｐｓｉ（６.８９×１０３Ｐａ）≦Ｐ≦５０ｐｓｉ（３.４５×１０３Ｐａ），
を満たすことがさらに好ましい。
【００９５】
ここでも、当業者であれば、本発明のいかなる特定の用途に対しても、用いられるべき特定の圧力値を本開示から容易に決定することができる。
【００９６】
本発明は単一の第１の基板及び単一の第２の基板を用いて実施することができる。あるいは、本発明の方法は単一の第２の基板上に１つより多くのＳＯＩ構造を形成するために用いることができる。
【００９７】
例えば、工程（Ａ）から（Ｄ）を用いて、第２の基板の全面積は覆わない第１のＳＯＩ構造を形成することができる。その後、工程（Ａ）から（Ｄ）を反復して、第１のＳＯＩ構造で覆われていない面積の全てまたは一部を覆う第２のＳＯＩ構造を形成することができる。第２のＳＯＩ構造は、第１のＳＯＩ構造と同じに構造とするかまたは異なる構造とすることができる。例えば、第２のＳＯＩ構造は、第１のＳＯＩ構造の作成に用いられた第１の基板の半導体材料と同じかまたは異なる実質的に単結晶の半導体材料からなる第１の基板を用いて、作成することができる。
【００９８】
さらに好ましくは、工程（Ａ）において複数の（すなわち２つまたはそれより多くの）第１の基板を提供し、工程（Ｂ）においてこれらの第１の基板の全てを単一の第２の基板に接触させ、次いで、得られた複数の第１の基板／単一の第２の基板集成体に工程（Ｃ）及び（Ｄ）を施すことによって、複数のＳＯＩ構造が同時に形成される。工程（Ａ）において提供される複数の第１の基板は、全てを同じとするか、全てを異ならせるか、またはいくつかを同じとしていくつかを異ならせることができる。
【００９９】
どの手法が用いられようとも、得られる単一のガラスまたはガラス−セラミック基板上の複数のＳＯＩ構造は本発明の特定の用途に適切なように一体のままにしておくかあるいは分割することができる。所望であれば、隣接する構造のいくつかまたは全ての間の間隙を、例えば、いかなる所望の寸法のガラスまたはガラス−セラミック基板上にも１つまたはそれより多くの連続半導体層を得るために、半導体材料で埋めることができる。
【実施例】
【０１００】
以下の、限定が目的ではない実施例によって、本発明をさらに説明する。
【０１０１】
実施例：
表３のガラス３Ｎの１００ｍｍ径／１ｍｍ厚のウエハを研磨して平滑にした。５２５μｍ厚のシリコンウエハに１００ｋｅＶ及び８×１０１６イオン/ｃｍ２のイオンドーズ量で水素イオンを注入し、洗剤及び蒸留水で洗浄し、続いて１０％硝酸洗浄を行って、SUSS MICROTECボンダー内でガラスウエハと接触させた。真空中でガラスウエハを４５０℃で加熱し、シリコンウエハを４００℃で加熱して、１０ｐｓｉ（６.８９×１０４Ｐａ）の圧力及び１７５０Ｖの電位差（ガラスを接地し、シリコンウエハに１７５０Ｖ）を５分間印加した。同じ電位差及び圧力の下で、ガラスウエハを５７５℃で、またシリコンウエハを５２５℃で、１０分間加熱し、その後、電位差及び圧力を取り除いて、接合されたウエハを冷却させた。冷却されたウエハは、薄いシリコン層をもつガラス上シリコンウエハとシリコンウエハに分離した。ガラス上シリコン層は、薄い、損傷を受けた上層及び損傷していない単結晶シリコンの下層を有していた。薄い損傷層を研磨またはエッチングで取り除いて所望のガラス上シリコンウエハを得ることができた。
【０１０２】
本発明の精神及び範囲を逸脱せずに本発明に様々な改変及び変形がなされ得ることが当業者には明らかであろう。したがって、本発明の改変及び変形が添付される特許請求項及びそれらの等価物の範囲に入れば、本発明はそのような改変及び変形を包含するとされる。
【図面の簡単な説明】
【０１０３】
【図１】本発明の一実施形態にしたがう絶縁体上半導体構造の簡略な断面図である
【図２】本発明の別の実施形態にしたがう陽イオン空乏領域を有する絶縁体上半導体構造の簡略な断面図である
【図３】本発明の別の実施形態にしたがうパイルアップ領域を有する絶縁体上半導体構造の簡略な断面図である
【図４】本発明の別の実施形態にしたがう絶縁体上半導体構造の簡略な断面図である
【図５】本発明の一実施形態にしたがう絶縁体上半導体構造を作成するための工程（Ａ）を示す簡略な断面図である
【図６】本発明の一実施形態にしたがう絶縁体上半導体構造を作成するための工程（Ｂ）を示す簡略な断面図である
【図７】本発明の一実施形態にしたがう絶縁体上半導体構造を作成するための工程（Ｃ）を示す簡略な断面図である
【図８】本発明の一実施形態にしたがう絶縁体上半導体構造を作成するための工程（Ｄ）を示す簡略な断面図である
【符号の説明】
【０１０４】
２０，４０，６０，８０    絶縁体上半導体構造
１１０    第１の基板（半導体基板）
１１１    第１の接合面
１１２    第１の力印加面
１１３    分離域
１１４    第１の部分
１１５    第２の部分
１２０    第２の基板（ガラスまたはガラス−セラミック基板）
１２１    第２の接合面
１２２    第２の力印加面
【図１】
2008510315.tif 000019
【図２】
2008510315.tif 000020
【図３】
2008510315.tif 000021
【図４】
2008510315.tif 000022
【図５】
2008510315.tif 000023
【図６】
2008510315.tif 000024
【図７】
2008510315.tif 000025
【図８】
2008510315.tif 000026
【国際調査報告】
2008510315.tif 000027
2008510315.tif 000028
2008510315.tif 000029