(57)【要約】  先行する誘電体層のプラズマエッチング中に形成されたフォトレジスト残部及びエッチング残渣を除去するプラズマアッシング方法が提供される。このアッシング方法は、水素含有ガスを伴う二段階プラズマプロセスを用い、チャンバー表面から有害なフルオロカーボン残渣をエッチング除去するとともにフォトレジスト残部及びエッチング残渣の有意量を除去する第１の洗浄工程において、低バイアス又はゼロバイアスが基板に印加される。基板から残りのフォトレジスト及びエッチング残渣を除去する第２のアッシング工程においては、より大きいバイアスが基板に印加される。第２のアッシング工程においては２０ｍＴｏｒｒより低いチャンバー圧力が用いられる。この二段階プロセスは、従来の一段階アッシングプロセスで一般的に観測されるメモリー効果を抑制する。アッシングプロセスを監視するために終点検出方法が用いられ得る。
2008527711.tif 000002
【特許請求の範囲】
【請求項１】
水素含有ガスを含む処理ガスをプラズマ処理チャンバーに導入する段階；
前記プラズマ処理チャンバー内にプラズマを生成する段階；
基板ホルダー上に位置する基板を前記プラズマに晒す段階；
第１のバイアスを前記基板ホルダーに印加することにより第１のアッシング工程を実行する段階；及び
前記第１のバイアスより大きい第２のバイアスを前記基板ホルダーに印加することにより第２のアッシング工程を実行する段階であり、該第２のアッシング工程における前記処理チャンバー内のチャンバー圧力は２０ｍＴｏｒｒより低い、第２のアッシング工程の実行段階；
を有するその場アッシング方法。
【請求項２】
前記水素含有ガスはＨ２、ＮＨ３、又はこれらの組み合わせを有する、請求項１に記載の方法。
【請求項３】
前記処理ガスは更に不活性ガスを有する、請求項１に記載の方法。
【請求項４】
前記不活性ガスは希ガス、Ｎ２、又はこれらの組み合わせを有する、請求項３に記載の方法。
【請求項５】
前記第１のバイアスは約０Ｗと約１００Ｗとの間である、請求項１に記載の方法。
【請求項６】
前記第１のバイアスは実質的にゼロに等しい、請求項１に記載の方法。
【請求項７】
前記第２のバイアスは約５０Ｗと約１０００Ｗとの間である、請求項１に記載の方法。
【請求項８】
前記第２のアッシング工程は更に、前記第１のアッシング工程中に使用されたのとは異なるチャンバー圧力、処理ガス流量、又は前記圧力と前記処理ガス流量との組み合わせの少なくとも１つを使用することを有する、請求項１に記載の方法。
【請求項９】
前記第１のアッシング工程は更に：
前記プラズマからの放射光を検出すること；及び
前記放射光から該第１のアッシング工程の状態を判定すること；
を有する、請求項１に記載の方法。
【請求項１０】
前記放射光を検出することは終点を確定する手段を提供する、請求項９に記載の方法。
【請求項１１】
前記放射光は励起種によって発生され、且つ前記第１のアッシング工程の状態についての情報を表す、請求項９に記載の方法。
【請求項１２】
前記放射光はＣＯ、フッ素含有種、又はこれらの組み合わせの少なくとも１つによって発生される、請求項９に記載の方法。
【請求項１３】
前記フッ素含有種はフッ素である、請求項１２に記載の方法。
【請求項１４】
前記第２のアッシング工程は更に：
前記プラズマからの放射光を検出すること；及び
前記放射光から該第２のアッシング工程の状態を判定すること；
を有する、請求項１に記載の方法。
【請求項１５】
前記放射光は励起種によって発生され、且つ前記第２のアッシング工程の状態についての情報を表す、請求項１４に記載の方法。
【請求項１６】
前記放射光はＣＯ、フッ素含有種、又はこれらの組み合わせの少なくとも１つによって発生される、請求項１５に記載の方法。
【請求項１７】
前記フッ素含有種はフッ素である、請求項１６に記載の方法。
【請求項１８】
前記プラズマからの放射光を検出する段階；及び
前記放射光から前記第１及び第２のアッシング工程の状態を判定すること；
を更に有する、請求項１に記載の方法。
【請求項１９】
前記放射光は励起種によって発生され、且つ前記第１及び第２のアッシング工程の状態についての情報を表す、請求項１８に記載の方法。
【請求項２０】
前記放射光はＣＯ、フッ素含有種、又はこれらの組み合わせの少なくとも１つによって発生される、請求項１８に記載の方法。
【請求項２１】
前記フッ素含有種はフッ素である、請求項２０に記載の方法。
【請求項２２】
前記第２のアッシング工程の長さは前記第１のアッシング工程の長さの５０％と３００％との間である、請求項１に記載の方法。
【請求項２３】
前記処理ガスの流量は５ｓｃｃｍと１５００ｓｃｃｍとの間である、請求項１に記載の方法。
【請求項２４】
前記水素含有ガスの流量は５ｓｃｃｍと５００ｓｃｃｍとの間である、請求項１に記載の方法。
【請求項２５】
前記水素含有ガスの流量は５ｓｃｃｍと５００ｓｃｃｍとの間である、請求項２に記載の方法。
【請求項２６】
前記第１のアッシング工程における前記処理ガスの流量は５ｓｃｃｍと１５００ｓｃｃｍとの間である、請求項１に記載の方法。
【請求項２７】
前記第２のアッシング工程における前記処理ガスの流量は５ｓｃｃｍと１５００ｓｃｃｍとの間である、請求項１に記載の方法。
【請求項２８】
前記処理ガスの流量は前記第１のアッシング工程と前記第２のアッシング工程との間で変化させられる、請求項１に記載の方法。
【請求項２９】
前記第１のアッシング工程における前記処理チャンバー内の圧力は約１ｍＴｏｒｒと約１０００ｍＴｏｒｒとの間である、請求項１に記載の方法。
【請求項３０】
前記第１のアッシング工程における前記処理チャンバー内の圧力は約５ｍＴｏｒｒと約５０ｍＴｏｒｒとの間である、請求項１に記載の方法。
【請求項３１】
前記第２のアッシング工程における前記処理チャンバー内の圧力は約１０ｍＴｏｒｒより低い、請求項１に記載の方法。
【請求項３２】
前記第２のアッシング工程における前記処理チャンバー内の圧力は約５ｍＴｏｒｒより低い、請求項１に記載の方法。
【請求項３３】
前記処理チャンバー内の圧力は前記第１のアッシング工程と前記第２のアッシング工程との間で変化させられる、請求項１に記載の方法。
【請求項３４】
前記基板は低誘電率材料、フォトレジスト、若しくはエッチング残渣、又はこれらの組み合わせを有する、請求項１に記載の方法。
【請求項３５】
前記低誘電率材料はＳｉＯＣ材料を有する、請求項３４に記載の方法。
【請求項３６】
前記生成する段階は、プラズマ源の上部プレート電極にインピーダンス整合回路を介してＲＦ電力を印加することを有する、請求項１に記載の方法。
【請求項３７】
前記上部プレート電極に印加される前記ＲＦ電力は約５００Ｗと約２２００Ｗとの間である、請求項３６に記載の方法。
【請求項３８】
前記生成する段階は、プラズマ源の誘導コイルにインピーダンス整合回路を介してＲＦ電力を印加することを有する、請求項１に記載の方法。
【請求項３９】
前記誘導コイルに印加される前記ＲＦ電力は約５０Ｗと約１００００Ｗとの間である、請求項３８に記載の方法。
【請求項４０】
前記生成する段階は、回転直流磁場電源にＲＦ電力を印加することを有する、請求項１に記載の方法。
【請求項４１】
Ｈ２ガスを含む処理ガスを導入する段階；
プラズマ源の上部プレート電極にインピーダンス整合回路を介してＲＦ電力を印加することにより、プラズマ処理チャンバー内にプラズマを生成する段階；
低誘電率材料、フォトレジスト、若しくはエッチング残渣、又はこれらの組み合わせを含み且つ基板ホルダー上に配置された基板を、前記プラズマに晒す段階；
約０Ｗと約１００Ｗとの間の第１のバイアスを前記基板ホルダーに印加することにより第１のアッシング工程を実行する段階；及び
約５０Ｗと約１０００Ｗとの間の第２のバイアスを前記基板ホルダーに印加することにより第２のアッシング工程を実行する段階であり、該第２のバイアスは前記第１のバイアスより大きく、且つ該第２のアッシング工程におけるチャンバー圧力は２０ｍＴｏｒｒより低い、第２のアッシング工程の実行段階；
を有するその場アッシング方法。
【請求項４２】
前記処理ガスは更に希ガスを有する、請求項４１に記載の方法。
【請求項４３】
前記上部プレート電極に印加される前記ＲＦ電力は約５００Ｗと約２２００Ｗとの間である、請求項４１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体微細加工におけるプラズマ処理、特に、エッチング処理に続くフォトレジスト及びエッチング残渣の洗浄及び除去に関する。
【背景技術】
【０００２】
プラズマ処理システムは、半導体、集積回路、ディスプレー及びその他のデバイス若しくは材料の製造・処理にて、例えば半導体基板などの基板に対して、それから材料を除去すること、又はその上に材料を堆積することの双方を目的として使用されている。集積回路パターンをフォトリソグラフィマスクから基板に転写したり、あるいは誘電体膜又は導電体膜を基板上に堆積したりするための半導体基板のプラズマ処理は、産業界において標準的な方法になっている。
【０００３】
様々な種類の膜がエッチングされる半導体処理において、インテグレーションの課題とトレードオフとが依然として残されている。従来、縦方向のコンタクトを形成するためには、導電性材料を堆積するための開口を有するように誘電体層がパターニングされる。パターニング処理に際し、エッチング耐性を有するフォトレジスト層及び／又はハードマスク層が誘電体層の上に堆積され、選択されたパターンに露光され、そして現像される。その後、この層状構造がプラズマ環境内でエッチングされ、パターニングされたフォトレジスト層が誘電体層に開口を規定する。
【０００４】
エッチング工程後、エッチングされた造形部及びチャンバー表面にはフォトレジスト残部及びエッチング残渣（例えば、重合体の破片）が頻繁に観察される。プラズマ洗浄（その場（以下、ｉｎ−ｓｉｔｕ）アッシングとしても知られる）におけるインテグレーションの課題は、周囲の層の浸食を回避しながらフォトレジスト残部及びエッチング残渣をきちんと除去することである。既知のシステムは、基板に印加されたバイアスがアッシングプロセス全体を通して一定に維持される一段階アッシングプロセスを用いてきた。
【０００５】
例えば酸化物及び最近のＳｉＯＣ含有低誘電率（ｌｏｗ−ｋ）誘電体材料などの誘電体層のエッチングにおいては、ハロカーボンガスが広く使用されている。これらのガスは、誘電体エッチングプロセス中に基板表面だけでなく処理チャンバーの内表面にも堆積し得るフルオロカーボン重合体のエッチング生成物を生成することが知られている。
【０００６】
図１は、一段階アッシングプロセスを表す概略的な断面図を示している。構造１００からフォトレジスト１０６を除去する従来の一段階アッシングプロセスにおいては、フルオロカーボン重合体がチャンバー壁から解放／エッチングされ（一般にメモリー効果と呼ばれる）、それは下に位置する誘電体層１０４及びキャップ層１０２（例えば、ＳｉＮ、ＳｉＣ）を攻撃することができ、誘電体層のファセット１０８及びキャップ層の減退１１０、時には更にキャップ層１０２の突き抜け及び下地の導電層（図示されていないが、例えば銅）の攻撃を生じさせる。この影響は、チャンバー壁近傍での高いフルオロカーボン重合体濃度により、ウェハの端部で大きくなり得る。他の例では、構造１００はまた、フルオロカーボン重合体の堆積を含み得る。
【０００７】
従来の一段階アッシングプロセスにおいては、フォトレジストは水素含有プラズマ内で除去され得る。アッシング後の残渣形成を回避するため、あるバイアスパワーが基板ホルダーに与えられる。このプロセス中に、先行する誘電体エッチングによるチャンバー壁上のフルオロカーボン堆積物はエッチングされることができ、プラズマ内にフッ素ラジカルを放つ。基板ホルダーにバイアスが掛けられているので、これらのフッ素ラジカルは下に位置する誘電体膜を浸食し、キャップ層を消費し得る。バイアスを低下させる、あるいはゼロバイアスとすることにより、誘電体膜の浸食及びキャップ層の消費は抑制され得るが、アッシング後の残渣はなおも観察され得る。
【０００８】
上記のチャンバー問題を生じさせ得る従来の一段階アッシングプロセスは、チャンバー圧力＝５０ｍＴｏｒｒ、ＲＦバイアス＝１５０Ｗ、Ｏ２流量＝２００ｓｃｃｍというプロセス条件を伴い得る。
【０００９】
半導体製造において、従来の一段階アッシングプロセスは、チャンバー内表面（及びアッシングされるべき基板）が先行誘電体エッチングプロセスによるフルオロカーボンベースの重合体堆積物を含んでいるような処理チャンバー内で行われることが多い。他の例では、一段階アッシングプロセスは、先立つエッチングプロセスによる重合体堆積物が除去されたプロセスチャンバー内で行われることもある。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、一段階アッシングと比較して周囲の基板層の浸食を低減することが可能な、基板からフォトレジスト残部及びエッチング残渣を除去するプラズマ処理方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記及びその他の課題は、水素含有ガスを含む処理ガスを使用する二段階その場（ｉｎ−ｓｉｔｕ）プラズマアッシングプロセスを用いて達成される。第１のアッシング工程においては、低い、あるいはゼロの第１のバイアスレベルが、基板が上に位置する基板ホルダーに印加され、第２のアッシング工程においては第２のバイアスレベルが印加される。第２のアッシング工程におけるプラズマ処理チャンバー内の圧力は２０ｍＴｏｒｒより低くされる。
【００１２】
低バイアス又はゼロバイアスが基板に印加される第１のアッシング工程において、基板及び処理チャンバーの内面／内壁のフォトレジスト残部及びエッチング残渣の有意量がエッチングされ、チャンバーから除去される一方で、残りの基板層の浸食は最小化される。第２のアッシング工程において、より大きいバイアスが印加され、フォトレジスト残部及びエッチング残渣が除去されるまでアッシングプロセスは続けられる。
【発明を実施するための最良の形態】
【００１３】
以下の詳細な説明を特に添付の図面と併せて参照することにより、本発明のより完全な認識、及び本発明に付随する利点の多くが容易に明らかになるであろう。
【００１４】
本出願の発明者でもある、関連米国特許出願第１０／２５９３８１号の発明者は、二段階プラズマアッシングプロセスは基板からフォトレジスト残部及びエッチング残渣を除去することに使用され得ることを認識した。第１のアッシング工程においては、上に基板が備えられる基板ホルダーにゼロバイアス又は低バイアスが印加され、例えばＣｘＦｙエッチングガスを使用する先行エッチングプロセスによるフォトレジスト残部及びエッチング残渣に対し、その有意量が、残りの基板層への浸食を最小限にしながらエッチングされ、処理チャンバーから除去される。第２のアッシング工程においては、高められたバイアスが基板ホルダーに印加され、フォトレジスト／ハードマスクの残部、及びアッシング後の残渣が除去されるまで該アッシング工程が続けられる。
【００１５】
本出願の発明者は、第２のアッシング工程をプロセス処理チャンバー内で低圧で行うことにより、上述の二段階プラズマアッシングプロセスが改善され得ることを認識した。低い圧力は、例えばＳｉＯＣ材料（誘電率ｋ〜２．７）等の低誘電率（以下、ｌｏｗ−ｋ）材料である下地の誘電体基板層への損傷を低減させることができる。ｌｏｗ−ｋ材料への損傷は材料の誘電率の上昇を含む。この誘電率の上昇は、従来の高めの誘電率の材料に対してこのようなｌｏｗ−ｋ材料を使用することの利点を減らしてしまうことになる。本発明の一実施形態に従って、低処理チャンバー圧力のプラズマ環境内の低濃度の水素ラジカルはアッシングプロセス中の誘電体材料の損傷を低減、あるいは排除することができる。加えて、水素ラジカルの濃度とは異なり、プラズマから基板へのイオン流は、本発明の圧力範囲内で比較的一定である。高いイオン流は高アッシング速度及び短アッシング時間を可能にし、それにより基板スループットを増大させる。さらに、チャンバー圧力を低下させることは、より指向性のある（異方性の）基板層のイオン衝撃をもたらし、それにより、アッシングプロセス中のパターニングされた誘電体層の側壁への損傷を低減させる。
【００１６】
故に、本発明の一実施形態によれば、二段階アッシングプロセスの第２のアッシング工程中の処理チャンバー内に、２０ｍＴｏｒｒ未満の処理圧が使用される。本発明の他の一実施形態によれば、第２のアッシング工程中の処理チャンバー内に１０ｍＴｏｒｒ未満の処理圧が使用され得る。
【００１７】
本発明における二段階ｉｎ−ｓｉｔｕアッシングプロセスは、次の５つの内の少なくとも１つを満たすことによって、上述の欠点の多くを緩和することができる：１）キャップ層の消費の最小化；２）造形部の頂部の誘電体ファセット／浸食の最小化と、エッチング後／限界寸法（ｃｒｉｔｉｃａｌ  ｄｉｍｅｎｓｉｏｎ；ＣＤ）バイアスの低減；３）アッシング後残渣の最小化；４）ｉｎ−ｓｉｔｕアッシング中のｌｏｗ−ｋ誘電体膜への損傷（“ｋ”値の低下）の最小化；及び５）自動ドライ洗浄を設けることによる平均チャンバー洗浄間隔の長期化。
【００１８】
図２は、二段階アッシングプロセスを表す概略的な断面図を示している。二段階水素含有アッシングプロセスの第１のアッシング工程１２０において、ウェハ上のフォトレジスト１０６と、チャンバー壁及びウェハに堆積されたフルオロカーボン重合体１１２とがエッチングされる。ゼロバイアス又は低バイアスが印加されるとき、誘電体層１０４の浸食及びキャップ層１０２の消費は最小化される。第１のアッシング工程１２０の間に、チャンバーはドライ洗浄されて如何なる重合体残渣もない状態にされる。第１のアッシング工程１２０の処理時間は、できるだけ少量のアッシング後残渣すなわちＰＡＲ１１０とできるだけ少量のフォトレジスト１０６とを基板上に残存させる時間に基づき得る。
【００１９】
第２のアッシング工程１３０においては、バイアスが印加され、アッシングは如何なるアッシング後残渣１１０及び残存フォトレジスト１０６をも除去するのに十分な時間にわたって実行される。
【００２０】
本発明は、例えば、上部電極及び下部電極を有する静電結合型プラズマ源を含むプラズマ処理システムを用いて実施されることができる。上部電極は更に、例えば、処理ガスを処理チャンバーに導入するシャワーヘッドとしても機能することができ、下部電極は、処理対象の基板を支持し該基板にバイアスを印加するように構成された基板ホルダーとすることができる。静電結合型プラズマ源は当業者に周知である。本発明はまた、非限定的な例として誘導結合型プラズマ源（ＩＣＰ）を含む他の種類のプラズマ源を用いて実施されることもできる。
【００２１】
続いて、本発明の実施形態に従った二段階アッシングプロセスの第１アッシング工程における典型的な処理パラメータについて説明する。本発明の一実施形態において、チャンバー圧力は約１ｍＴｏｒｒと約１０００ｍＴｏｒｒとの間とし得る。本発明の他の一実施形態によれば、チャンバー圧力は約５ｍＴｏｒｒと約５０ｍＴｏｒｒとの間とし得る。処理チャンバー内では、約５ｓｃｃｍから約１５００ｓｃｃｍである処理ガス流量が用いられ得る。水素含有ガス（例えば、Ｈ２、ＮＨ３、又はこれらの組み合わせ）を含む処理ガスが単独で使用され得るが、この処理ガスは不活性ガス（例えば、希ガス（例えば、Ｈｅ、Ａｒ等）又はＮ２）と併用されてもよい。水素含有ガスの流量は、例えば、約５ｓｃｃｍと約５００ｓｃｃｍとの間とすることができ、不活性ガスの流量は、例えば、約０ｓｃｃｍと約１０００ｓｃｃｍとの間とすることができる。バイアス電力（下部電極の電力）は、例えば、約０Ｗと約１００Ｗとの間とし得る。上部電極の電力は、例えば、約５００Ｗと約２２００Ｗとの間とすることができ、基板温度は約−１０℃と約２５０℃との間とすることができる。
【００２２】
一例において、第１のアッシング工程の処理パラメータは、チャンバー圧力２０ｍＴｏｒｒ、Ａｒガス流量５５０ｓｃｃｍ、Ｈ２ガス流量２００ｓｃｃｍ、上部電極電力３００Ｗ、及び下部電極電力０Ｗを含んでいた。第１のアッシング工程の処理時間は例えば約３５秒とし得る。
【００２３】
二段階アッシングプロセスの第２のアッシング工程においては、処理パラメータは、第２のアッシング工程におけるチャンバー圧力が２０ｍＴｏｒｒ未満であることを除いて、第１のアッシング工程に関して上述されたのと同一の条件を含むことができる。本発明の一実施形態において、第２のアッシング工程におけるチャンバー圧力は約１０ｍＴｏｒｒ未満とすることができる。本発明の他の一実施形態においては、第２のアッシング工程におけるチャンバー圧力は約５ｍＴｏｒｒ未満とすることができる。第２のアッシング工程において基板ホルダーに印加されるバイアス（第２のバイアス）が第１のアッシング工程において基板ホルダーに印加されるバイアス（第１のバイアス）より大きい場合、約５０Ｗと約１０００Ｗとの間のバイアスが用いられ得る。
【００２４】
無線周波数バイアスすなわちＲＦバイアスが用いられるとして開示されているが、直流バイアスも用いられてもよいし、あるいは直流バイアスがＲＦバイアスの代わりに用いられてもよい。加えて、チャンバー圧力はアッシングプロセス中に変化させられることが可能である。例えば、チャンバー圧力は第１の工程と第２の工程とで変化させられ得る。さらに、処理ガスの組成はアッシングプロセス中に変化させられることが可能である。例えば、処理ガス（及び、処理ガス中の相異なるガスの流量）は第１の工程と第２の工程とで変化させられ得る。
【００２５】
他の例では、二段階プロセスにおいて、実質的に全ての（しかし、全てではない）重合体がチャンバーから除去されたとき、スループットの増大のためにバイアスが印加されることができる。ただし、従来の一段階プロセスの影響の一部が再び導入されるという代償を伴う。
【００２６】
さらに、単一のバイアスを用いるとして上述されたが、代わりに可変バイアスが用いられることができる。例えば、バイアスは第２の工程の前、途中又は後に、０Ｗから約１００Ｗまで（連続的に、あるいは段階的に（例えば、１０Ｗずつ）の何れかで）増大されてもよい。
【００２７】
上述のように、第１の工程の処理時間は、チャンバー壁及びウェハ表面からのフルオロカーボン材料の除去を完了するように十分に長くされるべきである。例えば、第１の工程の処理時間は２０秒から５０秒の範囲とし得る。同様に、第２の工程の処理時間は、如何なるアッシング後残渣及び残存フォトレジストをも除去するように十分に長くされるべきである。例えば、第２の工程の処理時間は２０秒から５０秒の範囲とし得る。
【００２８】
他の例では、図２の二段階アッシングプロセスにおいて、第１の工程１２０及び第２の工程１３０の終了は終点検出を用いて決定され得る。終点検出の取り得る一手法は、プラズマ領域からの放射光スペクトルの一部を監視することである。例えば、上記の除去を指し示すスペクトル部分は、４８２．５ｎｍ（ＣＯ）、７７５．５ｎｍ（Ｆ）、及び４４０ｎｍ（ＳｉＦ４）の波長を有し、発光分光法（ＯＥＳ）を用いて測定可能である。これらの周波数に対応する放射レベルが所定の閾値を横切ると（例えば、実質的にゼロまで低下すると、あるいは或る特定レベルを超えて増大すると）、第１の工程は完了したと見なされる。終点情報を提供する他の波長も使用され得る。
【００２９】
第１の工程の終了後、第２の工程は好ましくは、如何なる残存アッシング後残渣（ＰＡＲ）をも除去するために５０−２００％のオーバーアッシングを用いる。すなわち、第１の工程が５０秒で完了された場合、第２の工程は、５０％オーバーアッシングの場合２５秒、そして１００％オーバーアッシングの場合５０秒にされる。実際のオーバーアッシング量は、相異なる程度までオーバーアッシングされた基板シリーズを検査することによって、実験的に決定されることができる。
【００３０】
基板はアッシングプロセス後、例えばキャップ層の減退、誘電体側壁の減退、及び造形部の頂部の誘電体ファセット／浸食を測定することによって、評価されることが可能である。上述の減退及び浸食を最小化しながら所望のアッシングを可能にする処理条件は、直接実験及び／又は実験計画法によって決定されることができる。
【００３１】
第１の例において、図３はアッシングプロセス中のキャップ層の減退を概略的に示している。キャップ層の減退１２０は、誘電体層１０４のアッシングプロセス後に、走査型電子顕微鏡（ＳＥＭ）像にてキャップ層１０２の薄層化として測定される。キャップ層の減退１２０を最小化しながら所望のアッシングを可能にする処理条件は、直接実験及び／又は実験計画法（ＤＯＥ）によって決定されることができる。
【００３２】
第２の例において、図４は誘電体側壁の減退を概略的に示している。例えば、図４の誘電体側壁の減退は、ＨＦ溶液に晒した後の誘電体層１０４の頂部１３２及び中央部１３０における誘電体の除去として測定され得る。図３及び４の構造は更にＳｉＮ層１０６及びＳｉＣ層１０２を有する。側壁の減退を測定するため、プラズマアッシングされた基板は０．５％のＨＦ溶液に約５秒から３０秒の時間だけ晒され得る。続く基板のＳＥＭ分析が側壁の減退を評価するために使用され得る。
【００３３】
全ての（あるいは、実質的に全ての）重合体（及び、場合によりフォトレジスト）が何時にチャンバーから除去されたかを決定するための終点検出の使用の例は、キャップ層の減退及び側壁の減退を測定することによってアッシングされた基板を評価する例とともに、同時継続中の米国特許出願１０／２５９３８１号に完全に記載されている。
【００３４】
図５は本発明の一実施形態に従ったプラズマ処理システムを示している。プラズマ処理システム１は、処理チャンバー１０の処理領域４５におけるプラズマ生成を容易にするように構成されている。プラズマ処理システム１は更に、処理されるべき基板２５が上に添えられ、それに電気的に接触する基板ホルダー２０、処理ガス４２をプラズマ処理チャンバー１０に導き入れるガス供給系４０、及び真空ポンプ系５０を有している。ガス供給系４０は、外部のガス源から処理チャンバー１０への処理ガス４２の供給の独立した制御を可能にしている。
【００３５】
イオン化処理ガスがガス供給系４０を介して導入されるとともに、処理圧力が調整される。処理ガスの流量は約１０ｓｃｃｍと約５０００ｓｃｃｍとの間、又は約２０ｓｃｃｍと約１０００ｓｃｃｍとの間、さらには約５０ｓｃｃｍと約５００ｓｃｃｍとの間とし得る。チャンバー圧力は、例えば、約１ｍＴｏｒｒと約２００ｍＴｏｒｒとの間、又は約５ｍＴｏｒｒと約１００ｍＴｏｒｒとの間、さらには約１０ｍＴｏｒｒと約５０ｍＴｏｒｒとの間とし得る。制御器５５は、真空ポンプ系５０及びガス供給系４０を制御するために使用され得る。基板２５は、（ロボット）基板搬送系によってスロット弁（図示せず）及びチャンバー貫通路（図示せず）を通して処理チャンバー１０に搬入され、基板ホルダー２０に内蔵された基板リフトピン（図示せず）によって受け取られ、内蔵された装置によって機械的に平行移動させられる。基板２５は基板搬送系から受け取られると、基板ホルダー２０の上面まで下降させられる。
【００３６】
代わりの一実施形態においては、基板２５は静電クランプ（図示せず）によって基板ホルダー２０に貼り付けられる。また、基板ホルダー２０は更に、再循環冷却材流を含んだ冷却系を有しており、この冷却材流は基板ホルダー２０から熱を受け取って熱交換器系（図示せず）まで熱伝達したり、あるいは加熱するときには、熱交換器系からの熱を伝達したりする。さらに、基板２５と基板ホルダー２０との間のガスギャップの熱伝導率を改善するために、ガスは基板２５の裏側に供給されてもよい。このようなシステムが使用されるのは、上昇温度又は下降温度での基板の温度制御が要求されるときである。例えば、基板の温度制御は、プラズマから基板２５に伝達される熱流束と基板ホルダー２０への伝導によって基板２５から除去される熱流束との平衡によって達成される定常状態の温度に対し、それを超える温度で有用となり得る。他の実施形態においては、例えば抵抗加熱素子又は熱電加熱器／冷却器などの加熱素子が基板ホルダー２０内に含められる。
【００３７】
図５のプラズマ処理システム１は、ＲＦ発生器７２からインピーダンス整合回路７４を介してＲＦ電力が結合される上部プレート電極７０を含むＲＦプラズマ源を含んでいる。上部プレート電極７０へのＲＦ電力印加の典型的な周波数は１０ＭＨｚから２００ＭＨｚの範囲とすることができ、６０ＭＨｚとすることができる。上部プレート電極７０に印加されるＲＦ電力は約５００Ｗと約２２００Ｗとの間とし得る。上述のように、図５のプラズマ処理システム１は更に、基板２５をバイアスするために基板ホルダー２０にＲＦ電力を印加するＲＦ源を含んでいる。このＲＦ源は、ＲＦ発生器３０、及び反射される電力を最小化することによって、プラズマから処理領域４５へのＲＦ電力の移送を最大化するように作用するインピーダンス整合回路３２を含んでいる。整合回路トポロジー（例えば、Ｌ型、π型、Ｔ型）及び自動制御方法が技術的に知られている。基板ホルダー２０への電力印加の典型的な周波数は０．１ＭＨｚから３０ＭＨｚの範囲であり、２ＭＨｚとすることができる。基板ホルダー２０に印加されるＲＦ電力は約０Ｗと約１０００Ｗとの間とし得る。また、上部電極７０へのＲＦ電力の印加を制御するため、制御器５５はＲＦ発生器７２及びインピーダンス整合回路７４にも結合されている。代わりの一実施形態においては、ＲＦ電力は基板ホルダー２０に複数の周波数で印加され得る。
【００３８】
引き続き図５を参照するに、処理ガス４２は処理領域４５にガス供給系４０を介して導入される。ガス供給系４０はシャワーヘッドを含むことができ、処理ガス４２はガス搬送系（図示せず）から処理領域４５に、ガス注入プレナム（ｐｌｅｎｕｍ）（図示せず）、一連のバッフル板（図示せず）及びマルチ開口シャワーヘッド型ガス注入板を介して供給される。一実施形態において、マルチ開口シャワーヘッド型ガス注入板は上部プレート電極７０とし得る。
【００３９】
真空ポンプ系５０は、最大で毎秒５０００リットルの（及び、これより大きい）ポンピング速度が可能なターボ分子真空ポンプ（ＴＭＰ）と、チャンバー圧力力を絞るための仕切り弁を含み得る。ドライプラズマエッチング用に使用される従来からのプラズマ処理装置においては、毎秒１０００から３０００リットルのＴＭＰが使用される。ＴＭＰは低圧処理、典型的には５０ｍＴｏｒｒ未満で有用である。高圧処理（すなわち、１００ｍＴｏｒｒより高い）の場合には、機械的な増圧ポンプ及びドライ式の粗引きポンプが使用される。
【００４０】
制御器５５はマイクロプロセッサ、メモリー、及び、プラズマ処理システム１からの出力を監視するとともにプラズマ処理システム１への入力を伝達し且つアクティブにするに十分な制御電圧を生成可能なデジタル入／出力ポートを含んでいる。さらに、制御器５５は、ＲＦ発生器３０、インピーダンス整合回路３２、ＲＦ発生器７２、インピーダンス整合回路７４、ガス供給系４０、プラズマ監視系５７、及び真空ポンプ系５０に結合されており、それらと情報を交換する。メモリー内に格納されたプログラムが、プラズマ処理システム１の上述の構成要素を蓄積されたプロセスレシピに従って制御するために使用される。制御器５５の一例はテキサスインスツルメント社から入手可能なデジタル信号プロセッサ（ＤＳＰ）；型番ＴＭＳ３２０である。
【００４１】
プラズマ監視系５７は、例えば、プラズマ環境内の励起粒子を測定する発光分光（ＯＥＳ）系、及び／又はプラズマ密度を測定する例えばラングミュア探針などのプラズマ診断系を有することができる。プラズマ監視系５７は、エッチングプロセスの状態を決定し、要求通りのプロセスを確実にするフィードバックを提供するため、制御器５５とともに使用され得る。他の例では、プラズマ監視系５７はマイクロ波及び／又はＲＦ診断系を有し得る。
【００４２】
図６は、本発明の他の一実施形態に従ったプラズマ処理システムを示している。プラズマ処理システム２は、プラズマ密度を潜在的に高め、且つ／或いはプラズマ処理の均一性を向上させるために、機械的又は電気的の何れかの回転直流磁場系６０を有するＲＦプラズマ源を含んでいる。また、回転速度及び磁場強度を調整するため、制御器５５は回転磁場系６０にも結合されている。
【００４３】
図７は、本発明の更に他の一実施形態に従ったプラズマ処理システムを示している。プラズマ処理システム３は、ＲＦ発生器８２によってインピーダンス整合回路８４を介してＲＦ電力が結合される誘導コイル８０を有するＲＦプラズマ源を含んでいる。ＲＦ電力は誘導コイル８０から誘電体窓（図示せず）を介してプラズマ処理領域４５に誘導的に結合される。誘導コイル８０へのＲＦ電力印加の典型的な周波数は０．１ＭＨｚから１００ＭＨｚの範囲であり、１３．５６ＭＨｚとすることができる。誘導コイルに印加されるＲＦ電力は約５０Ｗと約１００００Ｗとの間とし得る。同様に、チャック電極への電力印加の典型的な周波数は０．１ＭＨｚから３０ＭＨｚの範囲であり、１３．５６ＭＨｚとすることができる。基板ホルダーに印加されるＲＦ電力は約０Ｗと約１０００Ｗとの間とし得る。さらに、誘導コイル８０とプラズマとの間の容量結合を低減するために、スロット式ファラデー遮蔽体（図示せず）が用いられ得る。また、誘導コイル８０への電力印加を制御するため、制御器５５はＲＦ発生器８２及びインピーダンス整合回路８４にも結合されている。
【００４４】
また、図５乃至７に示されたプラズマ処理システムは単に例示目的で示されたものであり、当業者に容易に明らかになるであろう具体的ハードウェアへの数多くの変更が、本発明が実施され得る処理システムを実現するために用いられ得る。
【００４５】
この教示によって、本発明には数多の改変及び変更が可能である。故に、本発明は添付の特許請求の範囲内で、ここに具体的に記載されたのと異なるように実施され得ることは理解されるべきである。
【図面の簡単な説明】
【００４６】
【図１】一段階アッシングプロセスを示す概略的な断面図である。
【図２】二段階アッシングプロセスを示す概略的な断面図である。
【図３】アッシングプロセス中のキャップ層の減退を示す概略図である。
【図４】誘電体側壁の減退を示す概略図である。
【図５】本発明の一実施形態に従ったプラズマ処理システムを示す図である。
【図６】本発明の他の一実施形態に従ったプラズマ処理システムを示す図である。
【図７】本発明の更に他の一実施形態に従ったプラズマ処理システムを示す図である。
【図１】
2008527711.tif 000003
【図２】
2008527711.tif 000004
【図３】
2008527711.tif 000005
【図４】
2008527711.tif 000006
【図５】
2008527711.tif 000007
【図６】
2008527711.tif 000008
【図７】
2008527711.tif 000009
【国際調査報告】
2008527711.tif 000010
2008527711.tif 000011