(57)【要約】【課題】多相コンバータにおける各位相の電流を等しく分配する。【解決手段】多相ＤＣ−ＤＣコンバータは、入力電圧の両端に結合された第１および第２出力トランジスタと、前記第１トランジスタと前記第２トランジスタとの間の第１共通接続部に提供される第１位相電圧を含む第１出力ターミナルとを備えた第１直列回路と、入力電圧の両端に直列に結合された第３出力トランジスタと第４出力トランジスタと、少なくとも１つの第２直列回路のうちの前記第３トランジスタと前記第４トランジスタとの間の第２共通接続部に提供される第２位相電圧を含む第２出力ターミナルとを備えた、少なくとも１つの第２直列回路と、コンバータの前記第１出力ターミナルと出力電圧ターミナルとの間に結合された第１出力インダクタと、前記コンバータの前記第２出力ターミナルと前記出力電圧ターミナルとの間に結合された、少なくとも１つの第２出力インダクタと、前記出力電圧ターミナルに結合された出力コンデンサと、第１パルス幅変調器のコンパレータと傾き固定第１ランプ発生器とを備え、前記傾き固定第１ランプ発生器は、前記第１パルス幅変調器のコンパレータの１つの入力端に傾き固定ランプ信号を供給するようになっている、第１トランジスタおよび第２トランジスタを駆動するための第１パルス幅変調器回路と、第２パルス幅変調器コンパレータと傾き可変ランプ発生器とを備え、前記傾き可変ランプ発生器は、前記第２パルス幅変調器のコンパレータの１つの入力端に、傾き可変ランプ信号を供給するようになっている、第３トランジスタおよび第４トランジスタを駆動するための、少なくとも１つの第２パルス幅変調器回路と、前記コンバータの出力電圧と基準電圧とを比較し、前記第１および前記第２パルス幅変調器のコンパレータの各々のそれぞれの第２ターミナルに、エラー増幅器の出力電圧を供給するためのエラー増幅器と、前記第１直列回路が供給する前記コンバータの第１の位相における位相電流を決定するための第１電流検出増幅器と、前記少なくとも１つの第２直列回路が供給する前記コンバータの少なくとも１つの第２位相における位相電流を決定するための、少なくとも１つの第２電流検出増幅器と、前記第１電流検出増幅器および少なくとも１つの第２電流検出増幅器の各々からの出力信号を受信し、前記傾き可変ランプ発生器が供給する傾き可変ランプ信号の傾きを調整し、前記少なくとも１つの第２直列回路が供給する電流を調整し、前記第１位相と少なくとも１つの第２位相が供給する電流を等しくするようになっている、少なくとも１つの分配調整増幅器とを備えている。
2008510450.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧の両端に結合された第１および第２出力トランジスタと、前記第１トランジスタと第２トランジスタとの間の第１共通接続部に提供される第１位相電圧を含む第１出力ターミナルとを備える第１直列回路と、
入力電圧の両端に直列に結合された第３出力トランジスタと第４出力トランジスタと、少なくとも１つの第２直列回路のうちの前記第３トランジスタと第４トランジスタとの間の第２共通接続部に提供される第２位相電圧を含む第２出力ターミナルとを備える、少なくとも１つの第２直列回路と、
コンバータの前記第１出力ターミナルと、出力電圧ターミナルとの間に結合された第１出力インダクタと、
前記コンバータの第２出力ターミナルと、前記出力電圧ターミナルとの間に結合された、少なくとも１つの第２出力インダクタと、
前記出力電圧ターミナルに結合された出力コンデンサと、
第１パルス幅変調器のコンパレータと傾き固定第１ランプ発生器とを備え、前記傾き固定第１ランプ発生器は、前記第１パルス幅変調器のコンパレータの１つの入力端に傾き固定ランプ信号を供給するようになっている、第１トランジスタおよび第２トランジスタを駆動するための第１パルス幅変調器回路と、
第２パルス幅変調器コンパレータと傾き可変ランプ発生器とを備え、前記傾き可変ランプ発生器は、前記第２パルス幅変調器のコンパレータの１つの入力端に、傾き可変ランプ信号を供給するようになっている、第３トランジスタおよび第４トランジスタを駆動するための、少なくとも１つの第２パルス幅変調器回路と、
前記コンバータの出力電圧と基準電圧とを比較し、前記第１および前記第２パルス幅変調器のコンパレータのそれぞれの第２ターミナルに、エラー増幅器の出力電圧を供給するためのエラー増幅器と、
前記第１直列回路が供給する前記コンバータの第１の位相における位相電流を決定するための第１電流検出増幅器と、
前記少なくとも１つの第２直列回路が供給する前記コンバータの少なくとも１つの第２位相における位相電流を決定するための、少なくとも１つの第２電流検出増幅器と、
前記第１電流検出増幅器および少なくとも１つの第２電流検出増幅器からの出力信号を受信し、前記傾き可変ランプ発生器が供給する傾き可変ランプ信号の傾きを調整し、前記少なくとも１つの第２直列回路が供給する電流を調整し、前記第１位相と少なくとも１つの第２位相が供給する電流を等しくするようになっている、少なくとも１つの分配調整増幅器とを備える、多相ＤＣ−ＤＣコンバータ。
【請求項２】
前記少なくとも１つの分配調整エラー増幅器は、第１入力端および第２入力端を有し、前記第１および第２電流検出増幅器は、それぞれの出力信号を、前記第１入力端および第２入力端に供給するようになっている、請求項１記載のコンバータ。
【請求項３】
前記傾き固定ランプ発生器は、第１コンデンサを充電する第１電流ソースを備えている、請求項１記載のコンバータ。
【請求項４】
前記傾き可変ランプ発生器は、第２コンデンサを充電する第２電流ソースと、前記第２コンデンサから電流を分流し、前記第２コンデンサを充電するレートを変え、傾き可変ランプ信号の傾きを変えるための可変電流ソースとを備える、請求項３記載のコンバータ。
【請求項５】
前記第１コンデンサの両端に結合された第１スイッチング回路を更に備え、このスイッチング回路は、前記第１コンデンサの充電を開始するようになっている、請求項４記載のコンバータ。
【請求項６】
前記第２コンデンサの両端に結合された第２スイッチング回路を更に備え、前記第２スイッチング回路は、前記第２コンデンサの充電を開始するようになっている、請求項５記載のコンバータ。
【請求項７】
前記第２電流ソースは、第２電流を発生し、前記第１電流ソースは、前記第２電流の半分に等しい第２電流を発生し、前記可変電流ソースは、ゼロから前記第２電流の４分の３までの範囲の前記分配調整エラー増幅器の出力に応答し、前記第２電流ソースから制御された電流を分流するようになっている、請求項４記載のコンバータ。
【請求項８】
入力電圧の両端に結合された第１および第２出力トランジスタと、前記第１トランジスタと前記第２トランジスタとの間の第１共通接続部に提供される第１位相電圧を含む第１出力ターミナルとを備えた第１直列回路と、
入力電圧の両端に直列に結合された第３出力トランジスタと第４出力トランジスタと、少なくとも１つの第２直列回路のうちの前記第３トランジスタと第４トランジスタとの間の第２共通接続部に提供される第２位相電圧を含む第２出力ターミナルとを備える、第２直列回路と、
コンバータの前記第１出力ターミナルと出力電圧ターミナルとの間に結合された第１出力インダクタと、
前記コンバータの前記第２出力ターミナルと出力電圧ターミナルとの間に結合された第２出力インダクタと、
前記出力電圧ターミナルに結合された出力コンデンサと、
第１パルス幅変調器のコンパレータと、傾き固定第１ランプ発生器とを備え、前記傾き固定第１ランプ発生器は、前記第１パルス幅変調器のコンパレータの１つの入力端に、傾き固定ランプ信号を供給するようになっている、前記第１トランジスタおよび前記第２トランジスタを駆動するための第１パルス幅変調器回路と、
第２パルス幅変調器コンパレータと傾き可変ランプ発生器とを備え、前記傾き可変ランプ発生器は、前記第２パルス幅変調器のコンパレータの１つの入力端に、傾き可変ランプ信号を供給するようになっている、前記第３トランジスタおよび前記第４トランジスタを駆動するための第２パルス幅変調器回路と、
前記コンバータの出力電圧と基準電圧とを比較し、前記第１および前記第２パルス幅変調器のコンパレータのそれぞれの第２ターミナルに、エラー増幅器の出力電圧を供給するためのエラー増幅器と、
前記第１トランジスタおよび第２トランジスタによって供給される前記コンバータの第１の位相における位相電流を決定するための第１電流検出増幅器と、前記第３トランジスタおよび第４トランジスタによって供給される前記コンバータの第２の位相における位相電流を決定するための第２電流検出増幅器と、前記第１電流検出増幅器および第２電流検出増幅器の各々からの出力信号を受信し、前記傾き可変ランプ発生器が供給する傾き可変ランプ信号の傾きを調整し、前記第１トランジスタおよび第２トランジスタが供給する電流を調整し、前記第１位相と第２位相が供給する電流を等しくするようになっている分配調整増幅器とを備える、二相ＤＣ−ＤＣコンバータ。
【請求項９】
前記分配調整エラー増幅器は、第１入力端および第２入力端を有し、前記第１および第２電流検出増幅器は、それぞれの出力信号を、前記第１入力端および前記第２入力端に供給するようになっている、請求項８記載のコンバータ。
【請求項１０】
前記傾き固定ランプ発生器は、第１コンデンサを充電する第１電流ソースを備えている、請求項８記載のコンバータ。
【請求項１１】
前記傾き可変ランプ発生器は、第２コンデンサを充電する第２電流ソースと、前記第２コンデンサから電流を分流し、もって前記第２コンデンサを充電するレートを変え、傾き可変ランプ信号の傾きを変えるための可変電流ソースとを備える、請求項１０記載のコンバータ。
【請求項１２】
前記第１コンデンサの両端に結合された第１スイッチング回路を更に備え、このスイッチング回路は、前記第１コンデンサの充電を開始するようになっている、請求項１１記載のコンバータ。
【請求項１３】
前記第２コンデンサの両端に結合された第２スイッチング回路を更に備え、この第２スイッチング回路は、前記第２コンデンサの充電を開始するようになっている、請求項１２記載のコンバータ。
【請求項１４】
前記第２電流ソースは、第２電流を発生し、前記第１電流ソースは、前記第２電流の半分に等しい第２電流を発生し、前記可変電流ソースは、ゼロから、前記第２電流の４分の３までの範囲の前記分配調整エラー増幅器の出力に応答し、前記第２電流からソース制御された電流を分流するようになっている、請求項１１記載のコンバータ。
【請求項１５】
入力電圧の両端に結合された第１および第２出力トランジスタと、前記第１トランジスタと前記第２トランジスタとの間の第１共通接続部に提供される第１位相電圧を含む第１出力ターミナルとを備える第１直列回路と、入力電圧の両端に直列に結合された第３出力トランジスタと第４出力トランジスタと、少なくとも１つの第２直列回路のうちの前記第３トランジスタと第４トランジスタとの間の第２共通接続部に提供される第２位相電圧を含む第２出力ターミナルとを備える、少なくとも１つの第２直列回路と、コンバータの第１出力ターミナルと出力電圧ターミナルとの間に結合された第１出力インダクタと、前記コンバータの第２出力ターミナルと前記出力電圧ターミナルとの間に結合された、少なくとも１つの第２出力インダクタと、前記出力電圧ターミナルに結合された出力コンデンサとを備える多相コンバータの出力位相の間の負荷電流を等しくするための方法において、
前記コンバータの出力電圧と基準電圧とを比較し、前記第１パルス幅変調器のコンパレータ、および少なくとも１つの第２パルス変調器のコンパレータの各々に、エラー増幅器の出力電圧を提供するステップと、
前記第１パルス幅変調器のコンパレータにより、傾き固定第１ランプ信号と、前記エラー増幅器の出力とを比較するステップと、
前記少なくとも１つの第２パルス幅変調器のコンパレータを用いて、傾き可変ランプ信号と前記エラー増幅器との出力とを比較するステップと、
前記第１の直列回路が供給する前記コンバータの第１位相における位相電流を決定するステップと、
少なくとも１つの前記第２直列回路が供給するコンバータの少なくとも１つの第２位相における位相電流を決定するステップと、
前記第１位相および少なくとも１つの第２位相における決定された電流に応答し、前記傾き可変ランプ信号の傾きを調整し、少なくとも１つの第２の直列回路が供給する電流を調整し、第１位相および少なくとも１つの第２位相が供給する電流を等しくするステップとを有する方法。
【請求項１６】
第１電流ソースから第１コンデンサを充電することにより、傾き固定ランプ信号を発生するステップを更に有する、請求項１５記載の方法。
【請求項１７】
第２電流ソースから第２コンデンサを充電することにより、傾き可変ランプ信号を発生するステップと、前記第２コンデンサから電流を分流して、第２コンデンサが充電されるレートを変え、よって、傾き可変ランプ信号の傾きを変えるための可変電流ソースを設けるステップを更に有する、請求項１６記載の方法。
【請求項１８】
前記第１コンデンサの充電を開始するように、第１コンデンサの両端に結合された第１スイッチング回路を作動させるステップを更に有する、請求項１７記載の方法。
【請求項１９】
前記第２コンデンサの充電を開始するように、第２コンデンサの両端に結合された第２スイッチング回路を作動させるステップを更に有する、請求項１８記載の方法。
【請求項２０】
前記第２電流ソースは、第２電流を発生し、前記第１電流ソースは、前記第２電流の半分に等しい第２電流を発生し、前記可変電流ソースは、ゼロから、前記第２電流の４分の３までの範囲の分配調整エラー増幅器の出力に応答し、前記第２電流ソースから制御された電流を分流するようになっている、請求項１７記載の方法。
【請求項２１】
入力電圧の両端に結合された第１および第２出力トランジスタと、前記第１トランジスタと第２トランジスタとの間の第１共通接続部に提供される第１位相電圧を含む第１出力ターミナルとを備える第１直列回路と、
入力電圧の両端に直列に結合された第３出力トランジスタと第４出力トランジスタと、前記第３トランジスタと第４トランジスタとの間の第２共通接続部に提供される第２位相電圧を含む第２出力ターミナルとを備える、第２直列回路と、
入力電圧の両端に直列に結合された第５出力トランジスタと第６出力トランジスタと、前記第５トランジスタと第６トランジスタとの間の第３共通接続部に提供される第３位相電圧を含む第３出力ターミナルとを備える、第３直列回路と、
コンバータの前記第１出力ターミナルと出力電圧ターミナルとの間に結合された第１出力インダクタと、
前記コンバータの前記第２出力ターミナルと前記出力電圧ターミナルとの間に結合された第２出力インダクタと、
前記コンバータの第３出力ターミナルと前記出力電圧ターミナルとの間に結合された第３出力インダクタと、
前記出力電圧ターミナルに結合された出力コンデンサと、
第１パルス幅変調器のコンパレータと傾き固定第１ランプ発生器とを備え、前記傾き固定第１ランプ発生器は、前記第１パルス幅変調器のコンパレータの１つの入力端に傾き固定ランプ信号を供給するようになっている、第１トランジスタおよび第２トランジスタを駆動するための第１パルス幅変調器回路と、
第２パルス幅変調器コンパレータと第１傾き可変ランプ発生器とを備え、前記第１傾き可変ランプ発生器は、第２パルス幅変調器のコンパレータの１つの入力端に、第１傾き可変ランプ信号を供給するようになっている、第３トランジスタおよび第４トランジスタを駆動するための第２パルス幅変調器回路と、
第３パルス幅変調器コンパレータと第２傾き可変ランプ発生器とを備え、前記第２傾き可変ランプ発生器は、第３パルス幅変調器のコンパレータの１つの入力端に、第２傾き可変ランプ信号を供給するようになっている、第５トランジスタおよび第４トランジスタを駆動するための第３パルス幅変調器回路と、
前記コンバータの出力電圧と基準電圧とを比較し、前記第１、第２および第３パルス幅変調器のコンパレータのそれぞれの第２ターミナルに、エラー増幅器の出力電圧を供給するためのエラー増幅器と、
前記第１および第２トランジスタが供給する前記コンバータの第１の位相における位相電流を決定するための第１電流検出増幅器と、
前記第３および第４トランジスタが供給する前記コンバータの少なくとも１つの第２位相における位相電流を決定するための第２電流検出増幅器と、
前記第５および第６トランジスタが供給する前記コンバータの少なくとも１つの第３位相における位相電流を決定するための第３電流検出増幅器と、
前記第１電流検出増幅器および第２電流検出増幅器の各々からの出力信号を受信し、前記第１傾き可変ランプ発生器が供給する第１傾き可変ランプ信号の傾きを調整し、前記第３および第４トランジスタが供給する電流を調整する第１分配調整増幅器と、  前記第１電流検出増幅器および第３電流検出増幅器からの出力信号を受信し、前記第２傾き可変ランプ発生器が供給する第２傾き可変ランプ信号の傾きを調整し、前記第５および第６トランジスタが供給する電流を調整する第２分配調整増幅器とを備え、前記第１位相、第２位相および第２位相が供給する電流を等しくするようになっている、三相ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源、特に多相コンバータ用電源に関し、より詳細には、ポータブルコンピュータ、例えばノートブックコンピュータまたはラップトップコンピュータのようなデバイスに、低電圧、大電流の電力を供給するための多相バックコンバータ用電源に関する。
【背景技術】
【０００２】
多相バックコンバータ用スイッチング電源は、現在では、ポータブルコンピュータ、例えばラップトップコンピュータおよびノートブックコンピュータのようなアプリケーションのための低電圧、大電流、高効率の電源を提供するために使用されている。
【０００３】
本発明は、負荷が要求する電流を分配するために、多数の位相を自動的に調整するよう、２つ以上の位相の間の電流を自動的に調整する多相コンバータ用電源に関する。すなわち、本発明は、多相バックコンバータの電源の多数の位相が、負荷へ電力を供給するのに同じように分配できるようにする方法および装置を提供するものである。従って、本発明によれば、１つの位相で、より大きい電流が要求される場合、本発明の装置は負荷に供給される電流を同じように分配するよう、別の位相を自動的に調整する。同じように、ある位相の電流の要求量が減少した場合、他の位相の電流も減少させられる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来、バックコンバータ用電源のためのＩＲのＸ位相コンバータチップが知られている。例えばＩＲ３０８Ｘシリーズチップが知られている。このチップシリーズでは、制御チップが複数の位相チップを制御するようになっており、各位相チップは、ＤＣ出力バスに結合された多相コンバータの単一の位相を駆動するようになっている。二相または三相コンバータに対しては、それぞれ、二相チップまたは三相チップが使用される。
【０００５】
しかし、二相コンバータまたは三相コンバータに対しては、これら集積回路および多数のチップを使用しなければならないので、より複雑となる。多数のチップを使用することにより、多数の位相を有するコンバータに対してフレキシブルにできるが、このような多数のチップは、二相コンバータまたは三相コンバータにとって不要である。特にＸ位相シリーズにおける各集積回路は、電流を位相によって等しく分配できるようにする電流分配調整増幅器を含んでいる。
【０００６】
二相コンバータまたは三相コンバータに対しては、多数の位相によって電流を分配できるようにするための、よりシンプルなシステムとすることが好ましい。特に、電流を分配させるために使用されるエラー増幅器の数を減少させ、チップ数を削減することが望ましい。
【０００７】
従って、本発明の目的は、多相コンバータにおける各位相の電流を等しく分配することを保証するためのシステムを提供することにある。
【課題を解決するための手段】
【０００８】
本発明の上記およびそれ以外の目的は、入力電圧の両端に結合された第１および第２出力トランジスタと、前記第１トランジスタと前記第２トランジスタとの間の第１共通接続部に提供される第１位相電圧を含む第１出力ターミナルとを備える第１直列回路と、入力電圧の両端に直列に結合された第３出力トランジスタと第４出力トランジスタと、少なくとも１つの第２直列回路のうちの前記第３トランジスタと前記第４トランジスタとの間の第２共通接続部に提供される第２位相電圧を含む第２出力ターミナルとを備える、少なくとも１つの第２直列回路と、コンバータの前記第１出力ターミナルと出力電圧ターミナルとの間に結合された第１出力インダクタと、前記コンバータの前記第２出力ターミナルと前記出力電圧ターミナルとの間に結合された、少なくとも１つの第２出力インダクタと、
前記出力電圧ターミナルに結合された出力コンデンサと、第１パルス幅変調器のコンパレータと傾き固定第１ランプ発生器とを備え、前記傾き固定第１ランプ発生器は、前記第１パルス幅変調器のコンパレータの１つの入力端に傾き固定ランプ信号を供給するようになっている、第１トランジスタおよび第２トランジスタを駆動するための第１パルス幅変調器回路と、第２パルス幅変調器コンパレータと傾き可変ランプ発生器とを備え、前記傾き可変ランプ発生器は、前記第２パルス幅変調器のコンパレータの１つの入力端に、傾き可変ランプ信号を供給するようになっている、第３トランジスタおよび第４トランジスタを駆動するための、少なくとも１つの第２パルス幅変調器回路と、前記コンバータの出力電圧と基準電圧とを比較し、前記第１および前記第２パルス幅変調器のコンパレータの各々のそれぞれの第２ターミナルに、エラー増幅器の出力電圧を供給するためのエラー増幅器と、前記第１直列回路が供給する前記コンバータの第１の位相における位相電流を決定するための第１電流検出増幅器と、前記少なくとも１つの第２直列回路が供給する前記コンバータの少なくとも１つの第２位相における位相電流を決定するための、少なくとも１つの第２電流検出増幅器と、前記第１電流検出増幅器および少なくとも１つの第２電流検出増幅器の各々からの出力信号を受信し、前記傾き可変ランプ発生器が供給する傾き可変ランプ信号の傾きを調整し、前記少なくとも１つの第２直列回路が供給する電流を調整し、前記第１位相と少なくとも１つの第２位相が供給する電流を等しくするようになっている、少なくとも１つの分配調整増幅器とを備える、多相ＤＣ−ＤＣコンバータによって達成される。
【０００９】
また本発明の目的は、入力電圧の両端に結合された第１および第２出力トランジスタと、前記第１トランジスタと前記第２トランジスタとの間の第１共通接続部に提供される第１位相電圧を含む第１出力ターミナルとを備える第１直列回路と、入力電圧の両端に直列に結合された第３出力トランジスタと第４出力トランジスタと、少なくとも１つの第２直列回路のうちの前記第３トランジスタと前記第４トランジスタとの間の第２共通接続部に提供される第２位相電圧を含む第２出力ターミナルとを備える、第２直列回路と、コンバータの前記第１出力ターミナルと出力電圧ターミナルとの間に結合された第１出力インダクタと、前記コンバータの前記第２出力ターミナルと前記出力電圧ターミナルとの間に結合された第２出力インダクタと、前記出力電圧ターミナルに結合された出力コンデンサと、第１パルス幅変調器のコンパレータと傾き固定第１ランプ発生器とを備え、前記傾き固定第１ランプ発生器は、前記第１パルス幅変調器のコンパレータの１つの入力端に傾き固定ランプ信号を供給するようになっている、前記第１トランジスタおよび前記第２トランジスタを駆動するための第１パルス幅変調器回路と、第２パルス幅変調器コンパレータと傾き可変ランプ発生器とを備え、前記傾き可変ランプ発生器は、前記第２パルス幅変調器のコンパレータの１つの入力端に、傾き可変ランプ信号を供給するようになっている、前記第３トランジスタおよび前記第４トランジスタを駆動するための、第２パルス幅変調器回路と、前記コンバータの出力電圧と基準電圧とを比較し、前記第１および前記第２パルス幅変調器のコンパレータのそれぞれの第２ターミナルに、エラー増幅器の出力電圧を供給するためのエラー増幅器と、前記第１トランジスタおよび前記第２トランジスタによって供給される前記コンバータの第１の位相における位相電流を決定するための第１電流検出増幅器と、前記第３トランジスタおよび前記第４トランジスタによって供給される前記コンバータの第２の位相における位相電流を決定するための第２電流検出増幅器と、前記第１電流検出増幅器および前記第２電流検出増幅器の各々からの出力信号を受信し、前記傾き可変ランプ発生器が供給する傾き可変ランプ信号の傾きを調整し、前記第１トランジスタおよび前記第２トランジスタが供給する電流を調整し、前記第１位相と第２位相が供給する電流を等しくするようになっている分配調整増幅器とを備える、二相ＤＣ−ＤＣコンバータによっても達成される。
【００１０】
また本発明の目的は、入力電圧の両端に結合された第１および第２出力トランジスタと、前記第１トランジスタと前記第２トランジスタとの間の第１共通接続部に提供される第１位相電圧を含む第１出力ターミナルとを備えた第１直列回路と、入力電圧の両端に直列に結合された第３出力トランジスタと第４出力トランジスタと、少なくとも１つの第２直列回路のうちの前記第３トランジスタと前記第４トランジスタとの間の第２共通接続部に提供される第２位相電圧を含む第２出力ターミナルとを備えた、少なくとも１つの第２直列回路と、コンバータの前記第１出力ターミナルと出力電圧ターミナルとの間に結合された第１出力インダクタと、前記コンバータの前記第２出力ターミナルと前記出力電圧ターミナルとの間に結合された、少なくとも１つの第２出力インダクタと、前記出力電圧ターミナルに結合された出力コンデンサとを備える多相コンバータの出力位相の間の負荷電流を等しくするための方法において、前記コンバータの出力電圧と基準電圧とを比較し、前記第１パルス幅変調器のコンパレータ、および少なくとも１つの第２パルス変調器のコンパレータの各々に、エラー増幅器の出力電圧を提供するステップと、前記第１パルス幅変調器のコンパレータにより、傾き固定第１ランプ信号と前記エラー増幅器の出力とを比較するステップと、前記少なくとも１つの第２パルス幅変調器のコンパレータを用いて、傾き可変ランプ信号と前記エラー増幅器との出力とを比較するステップと、前記第１の直列回路が供給する前記コンバータの第１位相における位相電流を決定するステップと、前記少なくとも１つの第２直列回路が供給する前記コンバータの少なくとも１つの第２位相における位相電流を決定するステップと、前記第１位相および前記少なくとも１つの第２位相における決定された電流に応答し、前記傾き可変ランプ信号の傾きを調整し、少なくとも１つの第２の直列回路が供給する電流を調整し、第１位相および少なくとも１つの第２位相が供給する電流を等しくするステップとを備える方法によっても達成される。
【００１１】
さらに本発明の目的は、入力電圧の両端に結合された第１および第２出力トランジスタと、前記第１トランジスタと前記第２トランジスタとの間の第１共通接続部に提供される第１位相電圧を含む第１出力ターミナルとを備えた第１直列回路と、入力電圧の両端に直列に結合された第３出力トランジスタと第４出力トランジスタと、前記第３トランジスタと前記第４トランジスタとの間の第２共通接続部に提供される第２位相電圧を含む第２出力ターミナルとを備える、第２直列回路と、入力電圧の両端に直列に結合された第５出力トランジスタと第６出力トランジスタと、前記第５トランジスタと前記第６トランジスタとの間の第３共通接続部に提供される第３位相電圧を含む第３出力ターミナルとを備える、第３直列回路と、コンバータの前記第１出力ターミナルと出力電圧ターミナルとの間に結合された第１出力インダクタと、前記コンバータの前記第２出力ターミナルと前記出力電圧ターミナルとの間に結合された第２出力インダクタと、前記コンバータの前記第３出力ターミナルと前記出力電圧ターミナルとの間に結合された第３出力インダクタと、前記出力電圧ターミナルに結合された出力コンデンサと、第１パルス幅変調器のコンパレータと傾き固定第１ランプ発生器とを備え、前記傾き固定第１ランプ発生器は、前記第１パルス幅変調器のコンパレータの１つの入力端に傾き固定ランプ信号を供給するようになっている、第１トランジスタおよび第２トランジスタを駆動するための第１パルス幅変調器回路と、第２パルス幅変調器コンパレータと第１傾き可変ランプ発生器とを備え、前記第１傾き可変ランプ発生器は、第２パルス幅変調器のコンパレータの１つの入力端に、第１傾き可変ランプ信号を供給するようになっている、第３トランジスタおよび第４トランジスタを駆動するための、第２パルス幅変調器回路と、第３パルス幅変調器コンパレータと第２傾き可変ランプ発生器とを備え、前記第２傾き可変ランプ発生器は、第３パルス幅変調器のコンパレータの１つの入力端に、第２傾き可変ランプ信号を供給するようになっている、第５トランジスタおよび第４トランジスタを駆動するための第３パルス幅変調器回路と、前記コンバータの出力電圧と基準電圧とを比較し、前記第１、第２および第３パルス幅変調器のコンパレータのそれぞれの第２ターミナルに、エラー増幅器の出力電圧を供給するためのエラー増幅器と、前記第１および第２トランジスタが供給する前記コンバータの第１の位相における位相電流を決定するための第１電流検出増幅器と、前記第３および第４トランジスタが供給する前記コンバータの少なくとも１つの第２位相における位相電流を決定するための第２電流検出増幅器と、  前記第５および第６トランジスタが供給する前記コンバータの少なくとも１つの第３位相における位相電流を決定するための第３電流検出増幅器と、前記第１電流検出増幅器および第２電流検出増幅器の各々からの出力信号を受信し、前記第１傾き可変ランプ発生器が供給する第１傾き可変ランプ信号の傾きを調整し、前記第３および第４トランジスタが供給する電流を調整する第１分配調整増幅器と、前記第１電流検出増幅器および第３電流検出増幅器の各々からの出力信号を受信し、前記第２傾き���変ランプ発生器が供給する第２傾き可変ランプ信号の傾きを調整し、前記第５および第６トランジスタが供給する電流を調整する第２分配調整増幅器とを備え、前記第１位相、第２位相および第２位相が供給する電流を等しくするようになっている三相ＤＣ−ＤＣコンバータによっても達成される。
【００１２】
添付図面を参照して行う本発明の次の説明から、本発明の上記以外の特徴および利点が明らかとなると思う。次に、添付図面を参照して、本発明を詳細に説明する。
【発明を実施するための最良の形態】
【００１３】
図１には、二相バックコンバータのブロック図が示されている。図２のブロック図に詳細に示されている制御チップ１０は、図１において１２によって示されている多数のデジタル入力信号ＶＩＤ０〜ＶＩＤ５を受信する。給電中のマイクロプロセッサから、これらＶＩＤ入力信号が受信され、この入力信号は、種々の条件下でコンバータの電圧出力を設定するデジタルビットとなっている。
【００１４】
例えば、Ｉｎｔｅｌ  ＶＲ１０チップに対して、出力電圧は、チップメーカーが決定したＶＩＤ０〜ＶＩＤ５上のデジタルビットの設定に応じ、０.８３７５Ｖから１.６０００Ｖまで変化する。どのプロセッサチップに給電中であるかを示すのに、ピンＶＩＤ＿ＳＥＬが使用され、このピンは、制御チップ１０がＶＩＤコードを解読できるようにする。例えば、ＶＩＤ＿ＳＥＬがアースされている場合、プロセッサチップは、ＩＮＴＥＬ  ＶＲ１０であり、ＶＩＤコードはこのチップのための適当な電圧を供給するよう解読される。
【００１５】
ＶＩＤ＿ＳＥＬがＶＣＣとなっている場合、プロセッサはＡＭＤ  ＡＴＨＬＯＮである。ＶＩＤ＿ＳＥＬがオープンのままである場合、プロセッサはＡＭＤ  ＨＡＭＭＥＲである。ＡＮＴＨＬＯＮチップでは、ＶＯＵＴレンジは、１.１００〜１.８５０Ｖである。ＡＭＤ  ＨＡＭＭＥＲチップでは、ＶＯＵＴレンジは、０.８００〜１.５５０Ｖである。すべての３つのプロセッサに対して、すべてのＶＩＤビットが１であるとき、ＶＯＵＴは、ディスエーブルすなわちオフとなる。
【００１６】
適当な電源、一般的には、バッテリーまたはＡＣ−ＤＣトランス／整流器から、ＶＩＮに電力が供給される。制御チップ１０は、１４で示された多相コンバータの第１位相のうちの高電圧側トランジスタおよび低電圧側トランジスタを、それぞれ駆動するための出力ＧＡＴＥ  Ｈ１およびＧＡＴＥ  Ｌ１を有する。トランジスタＨ１は、高電圧側トランジスタであり、トランジスタＬ１は、低電圧側トランジスタである。
【００１７】
出力ＧＡＴＥ  Ｈ２およびＧＡＴＥ  Ｌ２は、高電圧側トランジスタＨ２と低電圧側トランジスタＬ２とを含む第２の位相１６を駆動する。トランジスタの各セットは、ハーフブリッジ構造に配置されており、それぞれの出力インダクタＬ１０およびＬ２０に対して、共通接続部が設けられている。インダクタＬ１０およびＬ２０の他端は、共通出力ノードＶＯＵＴ＋にて共に結合されており、ＶＯＵＴ＋とアース（ＶＯＵＴ−）との間に結合された出力コンデンサＣＯＵＴの両端から出力が取り出される。
【００１８】
出力電圧は、ＶＯＵＴＳＮＳ＋とＶＯＵＴＳＮＳ−との間で検出され、これらＶＯＵＴＳＮＳ＋とＶＯＵＴＳＮＳ−は、制御チップ１０のフィードバックＦＢ入力およびＶＯＳＮＳ−入力にそれぞれ印加される。各位相に対する電流検出は、それぞれ入力端ＣＳＩＮＰ１およびＣＳＩＮＰ２でそれぞれ行われる。電流は、無損失平均インダクタ電流検出によって検出される。
【００１９】
位相１のための直列抵抗器ＲＣＳ１およびコンデンサＣＣＳ１は、インダクタＬ１０の両端に直列に接続されており、コンデンサの両端の電圧が検出される。抵抗器ＲＣＳ１とコンデンサＣＣＳ１とは、ＲＣＳ１とＣＣＳ１の時定数がＬ１０のインダクタンスをインダクタＤＣの抵抗値で割った値であるインダクタの時定数と等しくなるように選択されている。
【００２０】
これら２つの時定数が一致すると、ＣＣＳ１の両端の電圧がＬ１０内の電流に比例し、あたかもＲＬの値（Ｌ１０のＤＣ抵抗）を有する検出抵抗器しか使用していないかのように検出回路を取り扱うことができる。時定数が一致していなくても、インダクタのＤＣ電流の測定には影響しないが、インダクタの電流のＡＣ成分には影響する。高電圧側または低電圧側の検出に対し、インダクタの電流を検出する利点は、スイッチ電流に関するピーク情報またはサンプル情報ではなく、負荷に送られる実際の出力電流を検出できるということである。
【００２１】
リアルタイムの情報に基づき、負荷ラインを満たすように出力電圧を定めることができる。インダクタと直列な検出抵抗器を除き、単一サイクルの過渡現象の応答をサポートできるのは、この検出方法だけである。他の方法は、負荷が増加している間（低電圧側の検出）または負荷が減少している間（高電圧側の検出）のいずれかでの情報は提供できない。他の位相２は、検出抵抗器ＲＣＳ２とコンデンサＣＣＳ２とを有し、同じように機能する。
【００２２】
図２には、制御チップ１０のブロック図がより詳細に示されている。ここでは、トレイルエッジ変調を行う電圧モード制御が使用されている。電圧制御ループ内で高利得の、ワイドバンド幅電圧タイプのエラー増幅器５０が使用されている。入力端ＦＢにおいて、出力電圧検出が行われ、この出力電圧は、エラー増幅器の反転入力端へ提供される。他方の非反転入力端は基準電圧ＶＤＡＣに結合されており、この基準電圧は、図１を参照し、これまで説明、図示したようなＶＩＤピンおよびＶＩＤ＿ＳＥＬピンによって設定される。
【００２３】
インテル社のＶＲ１０チップに対し、図１内のＶＩＤ＿ＳＥＬピンは、アースされた状態に示されている。他のプロセッサ、例えばＡＭＤ  ＨＡＭＭＥＲまたはＡＴＨＬＯＮプロセッサでは、ＶＩＤ＿ＳＥＬピンは、異なる電圧に接続されるか、またはオープンのままである。ＡＭＤ  ＨＡＭＭＥＲプロセッサでは、ＶＩＤ＿ＳＥＬはオープンである。ＡＭＤ＿ＡＴＨＬＯＮチップでは、ＶＩＤ＿ＳＥＬはＶＣＣに接続されている。ＶＤＡＣの設定は、エラー増幅器５０のための基準電圧ＶＤＡＣを定め、従って出力電圧を設定する。
【００２４】
制御チップ１０は、外部抵抗器ＲＯＳＣを使ってプログラムできる発振器６０を有する。この発振器は、図３Ａに示されるような５０％デューティサイクルの鋸歯状内部信号を発生する。位相１および位相２のＲＳフリップフロップ７０および８０を設定する１８０°位相のずれた２つのタイミングパルス信号を発生するのに、図３Ａの５０％のデューティサイクルの鋸歯状信号が使用される。図３Ｂおよび３Ｃには、タイミングパルスが示されており、このパルスは、図２では、ＣＬＫ１およびＣＬＫ２として示されている。
【００２５】
図２および図３に示すように、各フリップフロップ７０および８０は、クロックパルスの受信時にセットされる。更に、それぞれのＰＷＭコンパレータ９０および１００の非反転入力端には、それぞれのランプ電圧が提供される。このエラー増幅器５０の出力信号は、ＰＷＭコンパレータの各々の反転入力端に提供される。ＰＷＭコンパレータ９０には、電流ソースＩＲＯＳＣ／２から、コンデンサ１１０を介しての電流の充電により提供される固定傾斜ランプ電圧が提供される。
【００２６】
フリップフロップ７０がセットされると、低電圧側スイッチＬ１はターンオフされ、高電圧側スイッチＨ１はターンオンされる。図４Ａ、図４Ｃおよび図４Ｄも参照されたい。コンデンサ１１０の両端のスイッチＳＷ１は、フリップフロップ７０のＱＢ出力によってオープンにされ、コンデンサ１１０は、ＰＷＭコンパレータ９０へランプ電圧を供給するように充電を開始できる。
【００２７】
同じように、フリップフロップ８０によって制御される他の位相では、クロックパルスの受信時に低電圧側ドライバーがターンオフされ、高電圧側ドライバーがターンオンされ、フリップフロップ８０のＱＢ出力によってスイッチＳＷ２がオープンにされると、コンデンサ１２０は充電を開始する。
【００２８】
位相１では、スイッチング周波数に比例する電流ソースによってコンデンサ１１０が充電され、その結果、傾き固定ランプレートは、パーセントデューティサイクル当たり約５７ミリボルトとなる。例えばスタートポイントから図３Ｄに示すように、エラー増幅器ＥＡＯＵＴの出力電圧にランプが交差するときまでの定常状態の作動スイッチモードのデューティサイクルは、１０％であり、内部ランプ振幅は、一般に５７０ミリボルトである。図３Ｄでは、グラフの第１象限および第３象限に、ＰＷＭコンパレータ９０の非反転入力端に提供される傾き固定ランプ信号が示されている。
【００２９】
これとは対照的に、第２の位相のためのＰＷＭコンパレータ１００には、図３Ｄの第２象限および第４象限に示され、以下においてより詳細に説明するような傾き可変ランプ電圧が提供される。位相１では、ＰＷＭランプ電圧がエラー増幅器の出力電圧を超えると、フリップフロップ７０がリセットされる。これによって、高電圧側スイッチＨ１がターンオフされ、低電圧側スイッチＬ１がターンオンされ、次のクロックパルスまで、ＰＷＭのランプは０.７Ｖまで放電される。位相２のフリップフロップ８０およびコンパレータ１００は、同じように作動するが、以下に説明するように、コンパレータ１００の非反転入力端に提供されるランプ信号の傾きは可変である。
【００３０】
各フリップフロップ７０、８０は、負荷のステップ状の減少に応答し、数１０ナノ秒以内に双方の位相をゼロデューティサイクルにできるよう、ドミナントにリセットされる。これらの位相は、クロック電圧によりターンオンがゲート制御された状態で、負荷のステップ状の増加に応答し、オーバーラップし、１００％のデューティサイクルとなり得る。
【００３１】
エラー増幅器の出力電圧が、ＰＷＭコンパレータの共通モードの入力レンジよりも大きくなる結果、ＰＷＭランプの電圧に係わらず、デューティサイクルは１００％となる。このような回路構造は、エラー増幅器５０が常に制御状態にあり、必要であれば、デューティサイクルを０〜１００％にすることを保証するものである。また、ほとんどのシステムの出力対入力電圧比が小さくなった場合に、適当である負荷のステップ状の減少に応答することも好ましい。インダクタ電流は負荷の過渡現象に応答し、減少する場合よりも、より急速に増加することになる。
【００３２】
この制御方法によると、インダクタ電流が、単一スイッチサイクル内の負荷過渡現象に応答して変化し、電源の効果を最大にすると共に、出力コンデンサの条件を最小にするような単一サイクルの過渡応答が提供されるようになっている。
【００３３】
上記のように、コンパレータ２０に対するランプ信号と、コンパレータ１００に対するランプ信号とは異なる。ＰＷＭコンパレータ９０は、図３Ｄの象限ＩおよびＩＩＩに示されるように、傾き固定ランプ電圧を受信する。これとは対照的に、ＰＷＭコンパレータ１００は、この非反転入力端において、図３Ｄの象限ＩＩおよびＩＶに示されるような傾き可変ランプ電圧を受信する。この傾き可変ランプ電圧は、入力信号ＣＳＩＮＰ１およびＣＳＩＮＰ２に応答し、分配調整エラー増幅器１０３によって調整される。
【００３４】
２つの位相の間での電流の分配は、マスタースレーブ電流分配ループトポロジーによって達成される。位相１の電流検出増幅器１４０の出力は、分配調整エラー増幅器１３０のための可変基準値を設定する。次に、この分配調整エラー増幅器１３０は、図３Ｄにおいて点線で示されるような傾きを調整することにより、ＰＷＭランプ２のデューティサイクルを調整し、分配調整増幅器の入力エラーをゼロにし、その結果、２つの間での正確な電流の分配が行われる。
【００３５】
好ましい実施例におけるランプ１と比較したランプ２の最大および最小デューティサイクル調整レンジは、マスターまたは固定傾き（位相１）のランプ信号の０.５Ｘおよび２.０Ｘに限定されている。このことは、図３Ｄにおける位相２のＰＷＭコンパレータに提供されるランプ電圧の傾きによって示されている。図３Ｄにおいて最大の傾きを有するランプ信号により、最小デューティサイクルが示されており、図３Ｄにおける最小傾きを有するランプにより、最大のデューティサイクルが示されている。
【００３６】
分配ループが出力電圧ループと相互作用しないように、ＳＣＯＭＰの入力ターミナルにあるコンデンサにより、電流分配ループのクロスオーバー周波数をプログラムできる。このＳＣＯＭＰコンデンサは、２５マイクロアンペアをソーシングし、シンキングできるトランスコンダクタンスステージによって駆動される。ランプ２のデューティサイクルがＳＣＯＭＰピン上の電圧を逆にトラックするようになっている。
【００３７】
電圧ＳＣＯＭＰが増加した場合、ＰＷＭコンパレータ１００、すなわち、位相２のコンパレータに提供されるランプの傾きは増加し、それぞれのデューティサイクルは減少し、その結果、位相２の出力電流は減少するソース電流が２５マイクロアンペアに限定されていることに起因して、高電圧側トランジスタにゲートパルスが提供される前に、ＰＷＭコンパレータ１００に提供されるランプ信号のデューティサイクルがランプ１のデューティサイクルに等しくなるように、プリコンディションＶ（ＳＣＯＭＰ）にＳＣＯＭＰプリチャージ回路が含まれている。
【００３８】
図２および図３に示すように、固定されたランプは、電流ソースＩＲＯＳＣ／２から充電され、傾き可変ランプはＩＲＯＳＣで充電されるが、このランプは、可変電流シンク１９０によって分流される。このシンクは、０からＩＲＯＳＣ×３／４までのレンジ内で電流をシンキングする。従って、電流充電コンデンサ１２０のレンジは、ＩＲＯＳＣからＩＲＯＳＣ／４までのレンジである。すなわち、２Ｘから、傾き固定ランプ発生回路におけるコンデンサ１１０の充電レートの１／２までの範囲となる。
【００３９】
図４は、第１の位相に対する種々の条件下のＰＷＭ作動波形を示す。第２の位相も同様であるが、ＰＷＭランプ１とは異なり、ＰＷＭランプ２は、傾きが可変となっている。ＣＬＫ１パルスは、フリップフロップ７０で提供されるようになっている。図４Ｂでは、種々の負荷条件下のエラー増幅器５０の出力電圧ＥＡＯＵＴが示されている。
【００４０】
図４Ｂの左側部分に示すように、ＰＷＭランプ１と示されているＰＷＭコンパレータ９０に対するランプ電圧が、エラー増幅器５０の出力電圧に等しくなると、図４Ｃおよび図４Ｄに示すように、高電圧側トランジスタがターンオフされ、低電圧側トランジスタがターンオンされる。
【００４１】
次のクロックパルス（ＣＬＫ１）では、エラー増幅器の出力が増加し、このことは、より大きい電流が要求されていることにより、出力電圧が低下したことを示す。従って、ランプ電圧がより高い電圧レベルまで増加した後にしか、ランプ電圧は、エラー増幅器の電圧と等しくならない。このことによって、高電圧側トランジスタのデューティサイクルが大きくなること、すなわち、図４Ｃに示されるように、パルス幅が広くなり、従って位相１のインダクタに供給される出力電流が増加することが保証される。従って、図４Ｄに示すように、より長い時間にわたって、低電圧側トランジスタはオフとなる。
【００４２】
第２クロックパルスにより、エラー増幅器の入力信号は、図４に示すようにほぼ０となるので、これによって、電流要求量が減少したこと、または障害があることが示される。エラー増幅器の出力電圧が、０.５５ボルトよりも低下した場合、０％のデューティサイクルのコンパレータ１６０（図２）は低電圧側トランジスタもターンオフする。図示のように、この期間中、高電圧側トランジスタもオフとなる。
【００４３】
図４の第４クロックパルスにより、エラー増幅器の出力電圧は再び増加し、ランプは図４Ｂに示されているようになり、ゲートドライブは、図４Ｃおよび図４Ｄに示すようになる。
【００４４】
図３Ｃに示すように、本発明の回路は、ＰＷＭコンパレータのうちのすべてではない、少なくとも１つに対するランプ電圧の傾きを調整することにより、電流の分配を可能にするものである。２位相コンバータでは、１つの位相に対するランプの傾きしか調整しない。三相コンバータでは、２つのランプの傾きを調整する。
【００４５】
第１コンパレータ９０の非反転入力に提供されるランプの傾きは、図３Ｄ内の固定ランプ１に示されているように常に一定である。例えば、位相１で要求される電流が増加した場合、この電流は、抵抗器ＲＣＳ１とＣＣＳ１のノードで検出される。増加した電流は、増幅器１４０の非反転入力端で示され、この電流は、加算ステージ１７０により電圧ＶＤＡＣに加算される。
【００４６】
加算ステージ１７０の増加した出力信号は、分配調整エラー増幅器１３０の非反転入力端に提供され、分配調整エラー増幅器の出力信号を増加させる。これによって、電流ソース１９０を通過する電流は増加し、コンデンサ１２０から電流を分流させるので、コンデンサ１２０を充電するのにかかる時間が長くなる。
【００４７】
傾きは、デューティサイクルがより長いランプ２の波形により、図３Ｄに示すようにフラットとなる。これによって、ＰＷＭコンパレータ１００の出力はより長時間にわたって低く留まるので、フリップフロップ８０がセットされたままとなり、より長時間にわたって高電圧側トランジスタＨ２をオン状態に維持し、第２位相から得られる電流を増加することを保証できる。従って、第２の位相は、第１位相が要求する増加した電流と一致する。
【００４８】
第２位相電流が増加するにつれ、第１位相は、双方の位相の電流が等しくなるまで減少することにより、これを補償する。第２位相によって供給される電流が増加するにつれ、エラー増幅器の出力は低下するので、このようなことが生じる。
【００４９】
同様に、第２位相における電流が検出電圧ＣＳＩＮＰ２によって検出されるように増加した場合、増幅器１５０の出力は増加するので、分配調整エラー増幅器１３０への反転入力も増加し、分配調整エラー増幅器の出力は低下する。これによって、電流ソース１９０によって分流される電流は減少し、コンデンサ１２０はより急速に充電され、従って、ランプ２の電圧の傾きは、図３Ｄに示すように、より大きくなる。従って、ＰＷＭコンパレータの出力は、より迅速にハイレベルとなり、フリップフロップ８０をリセットし、高電圧側トランジスタＨ２をターンオフし、第２位相によって供給される電流を減少させる。同時に、エラー増幅器５０の出力は増加するので、双方の位相の高電圧側トランジスタのオン時間は長くなる。
【００５０】
ランプ２の傾きが小さくなったことによって生じる電流の減少を補償するために、第１の位相は第２の位相が供給する減少した電流と一致するように電流を供給する。これら２つの位相によって供給される電流は、分配調整エラー増幅器の入力の両端のエラーが０に駆動されるように駆動される。
【００５１】
これとは逆に、位相１における電流が減少した場合、増幅器１３０の非反転入力が減少し、増幅器１３０の出力を減少させ、その結果、コンデンサ１２０はより短時間に充電された状態になり、位相２の高電圧側トランジスタをより短時間にターンオフし、位相１の電流に一致するように位相２の電流を減少させる。
【００５２】
位相２での電流が減少した場合、増幅器１３０の反転入力端における電圧は減少し、よって、コンデンサ１２０をより長い時間にわたって充電し、位相２のトランジスタによって供給される電流を増加させる。位相１のトランジスタは、これら電流が供給する電流を減少させ、位相２のトランジスタに一致させるように補償する。増幅器１３０の入力が一旦等しくなると、出力位相の電流も等しくなる。
【００５３】
いずれのケースにおいても、エラー増幅器５０の出力は、出力電流要求量をトラッキングする（この出力は、出力電流要求量が増加したときに増加し、出力電流要求量が減少したときに減少する）が、分配調整増幅器１３０は複数の位相における電流を等しくするように作動する。従って、エラー増幅器５０は、負荷が要求するように、すべての位相における電流を増減するように作動するが、分配調整増幅器は、傾き可変ランプ信号によって駆動されるＰＷＭコンパレータを有するすべての位相により供給される電流を増減し、負荷電流を等しくするように作動する。
【００５４】
負荷過渡現象中の出力電圧変動および負荷が、最大電流を吸収するときの負荷の電力散逸を減少させるのに、適応型電圧ポジショニングが使用されている。図２には、この電圧ポジショニングに関連する回路が示されている。エラー増幅器５０の反転入力端（ピンＦＢ）とコンバータの出力電圧との間には、抵抗器ＲＦＢが接続されている。発振周波数ＲＲＯＳＣをプログラムする、同じ外部抵抗器により値がプログラムされている内部電流ソース２０は、ＦＢピンから電流をポンピングする。
【００５５】
ＦＢバイアス電流は、ＲＦＢの両端でのポジショニング電圧低下を生じさせ、この電圧低下は、コンバータの出力電圧をＶ（ＶＤＡＣ）−Ｉ（ＦＢ）×ＲＦＢまで低下させ、エラー増幅器５０の入力のバランスを維持する。ＲＦＢは所望する値の固定オフセット電圧を、ＤＡＣ電圧よりも低くプログラムするように選択されている。
【００５６】
ＶＤＲＰピンにおける電圧は、双方の位相電流検出増幅器１４０と１５０の平均値であり、すべての位相のＶＤＡＣ電圧と平均インダクタ電流の合計を示す。ＶＤＲピンは、抵抗器ＲＤＲＰを介し、ＦＢピンに接続されている。エラー増幅器５０は、電源ループを介してＦＢピン上の電圧をＶＤＡＣに等しくする。従って、ＲＤＲＰを通過する電流は（ＶＤＲＰ−ＶＤＡＣ）／ＲＤＲＰと等しくなる。
【００５７】
負荷電流が増加するにつれ、ＶＤＲＰ電圧も増加するので、その結果、ＲＦＢ電流は増加し、更にレギュレートされた出力電圧を、より低くポジショニングするので、出力電圧の減少量を負荷電流の増加量に比例させる。従って、コンバータのドループインピーダンス、すなわち出力インピーダンスは、抵抗器ＲＤＲＰによってプログラムできる。コンバータの出力インピーダンスのオフセットおよび傾きは、ＶＤＡＣ電圧から独立している。
【００５８】
ＡＭＤ社は、許容可能な電源レギュレートウィンドーを、ＡＭＤが指定するＶＩＤテーブル電圧を中心とする±５０ｍＶに指定している。ＶＩＤのテーブル電圧は、チップメーカーからの仕様で利用できる。
【００５９】
インテル社は、ＶＲ−１０.００に対し、ＶＩＤテーブルの電圧を絶対最大電源電圧に指定している。３つのすべてのＤＡＣのオプションとするために、ＨＡＭＭＥＲおよびＡＴＨＬＯＮのＤＡＣ出力電圧は、ＡＭＤ社の仕様にリストされているよりも５０ｍＶ高くなるように、予めポジショニングされる。
【００６０】
テスト中、追加される５０ｍＶをデジタル−アナログコンバータからキャンセルするように、ＥＡＯＵＴとＦＢとの間に直列抵抗器が挿入されている。ＩＲＯＳＣに等しいＦＢバイアス電流は、５０ｍＶのキャンセル電圧を発生する。回路内のこの５０ｍＶのキャンセル抵抗器により、Ｖ（ＥＡＯＵＴ）をモニタすることによって、ＶＤＡＣ電圧をトリミングすると、ＦＢバイアス電流のエラーもトリミングされる。
【００６１】
ＶＤＲＰピンの電圧は、コンバータの平均電流＋ＤＡＣ電圧を示す。ＶＤＲＰ電圧から、ＶＤＡＣ電圧を減算することにより、負荷電流を検索できる。
【００６２】
以上、２位相コンバータを参照して、本発明について説明したが、本発明は、３つ以上の位相に対しても適用できる。例えば図５は、三相コンバータの３つの位相の間で分配される電流を調整するのに使用される発明を示している。２つの分配調整増幅器が使用されており、各増幅器は、それぞれのコンデンサ１２０および２２０を含む傾き可変ランプ発生器を調整するようになっている。
【００６３】
分配調整増幅器１３０は、電流検出増幅器１７０および１８０からの位相１および２からの入力を受信し、分配調整増幅器２３０は、電流検出増幅器１７０および２９０の位相１および３からの入力を受信する。このように、分配調整増幅器１３０は、位相１と位相２とを等しくし、分配調整増幅器２３０は、位相１と位相３とを等しくするので、すべての位相の電流が等しくなる。２つの位相コンバータの場合と同じように、第１の位相は、傾き固定ランプ発生器を使用している。
【００６４】
以上、特定の実施例を参照して、本発明について説明したが、当業者には、上記以外の多くの変形例および変更例、および他の用途が明らかであると思う。従って、本発明は、本明細書の特定の開示によって制限されるものではなく、特許請求の範囲のみによって限定されるべきものである。
【図面の簡単な説明】
【００６５】
【図１ａ】ラップトップコンピュータのようなポータブルコンピュータに給電するための、二相コンバータの全体の略図である。
【図１ｂ】ラップトップコンピュータのようなポータブルコンピュータに給電するための、二相コンバータの全体の略図である。
【図２ａ】二相コンバータのブロック図である。
【図２ｂ】二相コンバータのブロック図である。
【図３】図２の回路における波形を示す図である。
【図４】図２の回路の別の波形を示す図である。
【図５ａ】本発明を実施する三相コンバータのためのブロック図である。
【図５ｂ】本発明を実施する三相コンバータのためのブロック図である。
【符号の説明】
【００６６】
１０    制御チップ
１２    デジタル入力
１４    多相コンバータ
５０    エラー増幅器
６０    発振器
７０、８０    フリップフロップ
９０、１００    ＰＷＭコンパレータ
１１０    コンデンサ
１２０    コンデンサ
１３０    分配調整エラー増幅器
１４０    電流検出増幅器
【図１ａ】
2008510450.tif 000003
【図１ｂ】
2008510450.tif 000004
【図２ａ】
2008510450.tif 000005
【図２ｂ】
2008510450.tif 000006
【図３】
2008510450.tif 000007
【図４】
2008510450.tif 000008
【図５ａ】
2008510450.tif 000009
【図５ｂ】
2008510450.tif 000010
【国際調査報告】
2008510450.tif 000011
2008510450.tif 000012