(57)【要約】  本発明は、トランジスタの差動対を用い、かつ低供給電圧Ｖｃｃ下で動作できる電流スイッチに関する。本発明によれば、共にカスケードされたそれぞれ２つのトランジスタの２つの差動対（Ｔ１、Ｔ１ｂ；Ｔ２、Ｔ２ｂ）を含む電流スイッチが提供されるが、第２の対（Ｔ２、Ｔ２ｂ）は、入力部（Ｅ、Ｅｂ）の状態によって反転する相補電流出力部（Ｈ、Ｈｂ）を有する。第１の対（Ｔ１、Ｔ１ｂ）は、電流源を通して接地（ＧＮＤ）され、値Ｉｏの電流を供給し、電圧Ｖｂｉａｓのバイアスをかけられるトランジスタ（Ｔｓ１）を含み、Ｎ．Ｖｂｅ＋Ｖｂｉａｓに等しい電圧を供給されるが、ここで、Ｎは整数（好ましくは１に等しい）であり、Ｖｂｅは、トランジスタ（Ｔｓ１）のベース−エミッタ電圧である。第２の対（Ｔ２、Ｔ２ｂ）は、抵抗器（Ｒ２）を通して直接接地される。本発明は、サンプルホールド回路、マルチプレクサ、高速低電圧論理回路等のオン−オフ制御に適用することができる。【選択図】図３
2008544714.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ２つのトランジスタの２つの差動対（Ｔ１、Ｔ１ｂ；Ｔ２，Ｔ２ｂ）を含む電流スイッチであって、これらの対がカスケード形状に配置され、前記第２の対（Ｔ２、Ｔ２ｂ）が相補電流出力部（Ｈ、Ｈｂ）を有し、これらの出力部の１つが、前記第１の対の前記２つのトランジスタのベース（Ｅ、Ｅｂ）間に印加される差動信号の状態に依存して、もう一方の出力部がブロックされている間に電流を供給し、逆の場合も同様であり、前記第１の対（Ｔ１、Ｔ１ｂ）が、値Ｉｏの電流を供給する定電流源を通して接地（ＧＮＤ）され、この電流源（Ｔｓ１、Ｒｅ１）にはトランジスタ（Ｔｓ１）が含まれ、このトランジスタのベースが、バイアス電圧Ｖｂｉａｓに保持される電流スイッチであって、
一方では前記第２の差動対（Ｔ２、Ｔ２ｂ）が抵抗器（Ｒ２ｅ）を通して直接接地され、他方では前記第１の差動対が、Ｎ．Ｖｂｅ＋Ｖｂｉａｓに等しい電圧を供給され、ここで、Ｎが整数であり、Ｖｂｅが、前記電流Ｉｏを供給する前記電流源の前記トランジスタ（Ｔｓ１）のベース−エミッタ電圧であることを特徴とする電流スイッチ。
【請求項２】
前記第１の差動対（Ｔ１、Ｔ１ｂ）が、主供給電圧源Ｖｃｃと前記差動対との間に直列に配置された供給トランジスタ（ＴＡ）によって電圧を供給され、前記供給トランジスタが、前記供給電圧Ｖｃｃに接続された低電圧降下電流源（ＣＢＧ）と、ダイオード（Ｄ１、Ｄ２、Ｄ３）として実装されたいくつかのトランジスタおよび抵抗器（Ｒｅ）の、接地された直列接続グループとの間の接合ノード（Ｂ）によってそのベースを制御され、前記電圧Ｖｂｉａｓが、ダイオードとして実装された前記トランジスタのうちの１つ（Ｄ１）のベースで取られることを特徴とする、請求項１に記載の電流スイッチ。
【請求項３】
前記低電圧降下電流源（ＣＢＧ）が、温度調整された電流を供給するバンドギャップタイプの電流源であることを特徴とする、請求項２に記載の電流スイッチ。
【請求項４】
Ｎが１に等しいことを特徴とする、請求項１〜３のいずれか一項に記載の電流スイッチ。
【請求項５】
前記第１の差動対が、一側で前記対に接続され、かつ他側でＶｃｃに接続された単なる抵抗器（Ｒ８）を通して前記主供給電圧Ｖｃｃを供給され、この抵抗器の端子にわたる電圧降下がＶｃｃ−（Ｖｂｉａｓ＋Ｎ．Ｖｂｅ）に等しくなるように、この抵抗器において電流を確立するための手段（ＣＲＶ、Ｔ８）が設けられることを特徴とする、請求項１に記載の電流スイッチ。
【請求項６】
前記第１の差動対のための前記電源の前記抵抗器に電流を確立するための手段（ＣＲＢ、Ｔ８）がまた、前記バイアス電圧Ｖｂｉａｓを確立するための手段（Ｔ１０、Ｔ１１、Ｔ１２、Ｒｅ１０、Ｒｅ１２）を含むことを特徴とする、請求項５に記載の電流スイッチ。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログおよび論理集積回路、特に、（３ボルト以下の）非常に低い電圧を供給する供給電圧源を用いるアナログおよび論理集積回路に関する。
【背景技術】
【０００２】
多くの用途において、差動的に動作する一対の制御電流によってオン−オフ・アナログまたは論理回路を制御することが望ましい。これは、この目的のために、図１のダイアグラムによる共通の定電流源によって電流を供給される、２つの並列分岐における一対のトランジスタＴ１およびＴ１ｂ形状の電流スイッチの利用につながる。この電流源は、一般に、ＮＰＮトランジスタＴｓ１およびそのエミッタ抵抗器Ｒｅ１によって形成され、このトランジスタのベースは、定バイアス電圧Ｖｂｉａｓによって制御される。トランジスタＴ１およびＴ１ｂは、それらのエミッタを共に連結され、両方とも、この電流源に接続される。これらのトランジスタは、そのベースＢ１およびＢ１ｂによって差動的に制御され、高電圧レベルがトランジスタの１つのベースに印加されている間は、低レベルがもう一方のベースに印加される。電流源からの電流が、トランジスタのうちの１つ、すなわちベースが高レベルであるトランジスタを通過する。トランジスタのコレクタを用いて、アナログまたは論理回路ＣＣの２つの相補制御入力部ＨおよびＨｂに差動的に電流を供給する。回路ＣＣの動作は、電流を受け取る入力部を選択することによって、したがって、トランジスタのベースＢ１とＢ１ｂとの間に印加される差動電圧の符号によって定義される。アナログまたは論理回路の制御入力部は単に、ある状態と別の状態との間で回路に交番させる相補クロック入力部とすることができる。たとえば、回路がサンプルホールド回路である場合には、クロックは、回路に、サンプルモード（Ｈが高レベルで、Ｈｂが低レベル）とホールドモード（Ｈｂが高レベルで、Ｈが低レベル）との間で交番させる。
【０００３】
下記では、エミッタが共に連結され、かつベースが２つの相補論理信号によって制御される２トランジスタのグループが、トランジスタの差動対と呼ばれる。
【０００４】
ベース、エミッタおよびコレクタなるトランジスタ用語は、本明細書では図１におけるように、バイポーラトランジスタに関連して用いられる。同じ説明は、ベース、エミッタおよびコレクタなる用語をゲート、ソースおよびドレインと置き換えたＭＯＳトランジスタにも当てはまる。したがって、単純化のために、バイポーラトランジスタに言及する説明は、本発明をバイポーラ技術に限定することなしに採用され、ベース、エミッタおよびコレクタなる用語は、本特許出願において、一般的であると見なされる。
【０００５】
差動対形状の電流スイッチング段階は、上流段階の出力部に過度に負荷をかけることは望ましくないけれども比較的高い出力電流に対する要求がある場合に特に、集積回路においてカスケード配置で用いることができる。しかしながら、供給電圧が低い場合には、困難が発生する。なぜなら、ベース制御電圧の変化のレベルは、任意に選択できないからである。差動対が一状態からもう一方の状態へしっかりと反転できるように、高レベルおよび低レベルは、十分に異ならなければならず、それらの平均レベルは、高すぎても低すぎてもいけない。平均レベルが低すぎる場合には、トランジスタは導通され得ず、一般に２つのトランジスタに電流を供給する定電流源は、正しくバイアスをかけられることがない。平均レベルが高すぎる場合には、差動対の出力が高すぎるレベルにあって、飽和のために、アナログまたは論理回路を効果的に制御することができない。（高出力状態については）、差動対の出力が入力よりも高い電圧レベルに必ずあるので、下流段階を侵す前に出力電圧レベルを低下させるために、２つのカスケード差動対間にレベル変換段階を設けることが必要になり得る。これは、制御されるべき回路が、その正しい動作のために、入力部ＨおよびＨｂを比較的低い電圧レベルに維持することを必要とする場合には、なおさら必要である。
【０００６】
したがって、カスケード差動対によって形成された電流スイッチの様々な動作上の制約が、
−  所望より高い供給電圧Ｖｃｃを用いることを強いられる（これは、携帯機器では非常に頻繁にあるように、低電圧バッテリによって電圧を供給される回路にとっては危険である）か、
−  または、制御するべき回路を正しく制御するのに十分な低電圧値をスイッチの出力部で有することができない、
ということを意味することが理解される。
【０００７】
図２は、先行技術の制御回路においてカスケード差動対を用いる典型的な例を表わす。それは、２つの差動対Ｔ１、Ｔ１ｂおよびＴ２、Ｔ２ｂを用いる。
【０００８】
第１の差動対は、電流スイッチ回路の入力部を形成する。この差動対には、２つのトランジスタＴ１およびＴ１ｂがあり、これらのトランジスタのエミッタは、トランジスタＴｓ１およびそのエミッタ抵抗器Ｒｅ１によって形成された定電流源に接続され、このトランジスタのベースは、バイアス電圧Ｖｂｉａｓに接続される。この電流源は、定電流Ｉｏを供給するが、この電流Ｉｏは、温度制御され、回路の動作範囲にわたって温度から独立した電流であるのが好ましい。トランジスタＴ１およびＴ１ｂのコレクタは、コレクタ抵抗器Ｒ１およびＲｂ１にそれぞれ接続される。第１の対のトランジスタのベースは、電流スイッチ回路の２つの入力部ＥおよびＥｂに接続される。第１の差動対の出力部は、トランジスタＴ１およびＴ１ｂのコレクタから引き出される。
【０００９】
制御されるべきアナログまたは論理回路は、図２において、やはりブロックＣＣによって表わされる。それは、たとえば、サンプルホールド回路、乗算器またはマルチプレクサとすることができる。それは、電圧Ｖｃｃの電源とグランドＧＮＤとの間に提供される。それは、２つの相補論理制御電流入力部ＨおよびＨｂを有する。これらの制御入力部は、第２の差動対Ｔ２、Ｔ２ｂの出力部によって形成されるが、これらの出力部は、トランジスタＴ２およびＴ２ｂのコレクタである。第２の対は、トランジスタＴｓ２およびそのエミッタ抵抗器Ｒｅ２によって形成された電流源によって電流を供給され、トランジスタＴｓ２のベースは、同じ定バイアス電圧Ｖｂｉａｓを受け取る。電流源Ｔｓ２は、電流ＩｏまたはＩｏに比例する電流を供給する。下記では、単純化のために、値Ｉｏの電流を考察するが、しかし次のことがよく知られている。すなわち、Ｔｓ２の有効エミッタ表面積がＴｓ１の表面積のｋ倍であり、かつエミッタ抵抗器Ｒｅ２がＲｅ１よりｋ倍小さい場合には、同じバイアス電圧で、Ｔｓ２において電流ｋ．Ｉｏを生成できることである。
【００１０】
交番相補信号を入力部ＥおよびＥｂに印加することによって、制御されるべき回路ＣＣを制御する入力部ＨおよびＨｂは、スイッチングされるようになる。
【００１１】
この目的のために、第１の差動対の出力部は、第１の対の入力部に直接または間接的に接続される。この場合に、第１の対の出力電圧のレベルを、それらが第２の対の入力部に印加される前に低下させるために、レベル変換段階が、２つの対間に設けられる。この変換段階の出力が、トランジスタＴ２およびＴ２ｂのベースに印加される。
【００１２】
このアセンブリのレベル変換段階は、２つの同一の分岐から構成されており、１つは、第１の対の第１の出力部（Ｔ１のコレクタ）と第２の対の第１の入力部（Ｔ２のベース）との間に配置され、もう一方は、第１の対の第２の出力部（Ｔ１ｂのコレクタ）と第２の対の第２の入力部（Ｔ２ｂのベース）との間に配置されている。この場合に、変換段階の各分岐は、第１の分岐のために直列の３つのトランジスタＴ３、Ｔ４およびＴｓ３とエミッタ抵抗器Ｒｅ３とを含み、第２の分岐のためにＴ３ｂ、Ｔ４ｂ、Ｔｓ３ｂおよびＲｅ３ｂを含む。トランジスタＴ３は、そのコレクタをＶｃｃにして、そのエミッタをＴ４のコレクタに接続し、そのベースを第１の差動対の出力部（Ｔ１のコレクタに作られた出力部）に接続する。トランジスタＴ４は、ダイオード（コレクタがそのベースに接続されている）として実装され、そのエミッタは、Ｔｓ３のコレクタに接続され、そのコレクタは、Ｔ４のエミッタに接続される。最後に、トランジスタＴｓ３は、そのエミッタを、抵抗器Ｒｅ３を通して接地し、そのベースに、バイアス電位Ｖｂｉａｓを供給させる。トランジスタＴｓ３および抵抗器Ｒｅ３の寸法は、この電流源が電流ＩｏまたはＩｏとの選択された比例比の電流を供給するように、計算される。ダイオードとして実装されたトランジスタＴ４のエミッタは、変換段階のこの分岐の段階の出力部を形成し、それは、第２の差動対のトランジスタＴ２のベースに接続される。この段階は、第１の差動対の出力電位を、それらが第２の対に印加される前に、トランジスタベース−エミッタ電圧値Ｖｂｅ（典型的には約０．８ボルト）だけ下げる。２Ｖｂｅまたは３Ｖｂｅだけレベルを下げることが望ましい場合には、ダイオードとして実装される他のトランジスタが、Ｔ４とＴｓ３との間に挿入されることになる。
【００１３】
変換段階のもう一方の分岐は、同一であり、トランジスタＴ１ｂのコレクタとトランジスタＴ２ｂのベースとの間に接続される。
【００１４】
この回路の設計によって、回路が正しく動作するための電圧Ｖｃｃには最小値が課される。
【００１５】
この最小値は、回路にある様々なトランジスタのベース−エミッタ電圧によってもたらされる電圧降下に本質的に依存する。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
先行技術の回路が利用できる供給電圧より低い供給電圧Ｖｃｃの利用を（スイッチング速度を低減することなく）可能にする回路を探索することが望ましい。
【課題を解決するための手段】
【００１７】
この目的のために、本発明は、それぞれ２つのトランジスタの２つの差動対を含む電流スイッチであって、これらの対がカスケード形状に配置され、第２の対が相補電流出力部を有し、これらの出力部の１つが、第１の対の２つのトランジスタのベース間に印加される差動信号の状態に依存して、もう一方の出力部がブロックされている間に電流を供給し、逆の場合も同様であり、第１の対が、値Ｉｏの電流を供給する定電流源を通して接地され、この電流源にはトランジスタが含まれ、このトランジスタのベースが、バイアス電圧Ｖｂｉａｓに保持される電流スイッチであって、一方では第２の差動対が抵抗器を通して直接接地され、他方では第１の差動対が、Ｎ．Ｖｂｅ＋Ｖｂｉａｓに等しい電圧を供給され、ここでＮが、整数（好ましくは１に等しい）であり、Ｖｂｅが、電流Ｉｏを供給する電流源のトランジスタのベース−エミッタ電圧であることを特徴とする電流スイッチを提案する。
【００１８】
後で詳細に説明するように、この配置から、第２の差動対のトランジスタのベースに、そのトランジスタを導通させる（電流ＩｏまたはＩｏに比例する電流を導通する）、Ｖｂｉａｓに等しい電圧を印加できることが分かる。したがって、第２の対のトランジスタのベースは、先行技術における（一般に先行技術ではＶｂｉａｓ＋Ｖｂｅ）より低いレベル制御電圧を受け取ることができ、そこから、先行技術で必要とされた電圧より低い主供給電圧Ｖｃｃを用いて、全回路に電圧を供給できることが分かる。
【００１９】
好ましくは、第１の差動対は、主供給電圧源Ｖｃｃと差動対との間に直列に配置された供給トランジスタによって電圧を供給され、供給トランジスタは、供給電圧Ｖｃｃに接続された低電圧降下電流源と、ダイオードとして実装されたいくつかのトランジスタおよび抵抗器の、接地された直列接続グループとの間の接合ノードによってそのベースを制御され、電圧Ｖｂｉａｓは、ダイオードとして実装されたトランジスタのうちの１つのベースで取られる。
【００２０】
したがって、この供給トランジスタのベースは、Ｖｂｉａｓ＋（Ｎ＋１）Ｖｂｅに等しい電圧を受け取り、このトランジスタのエミッタは、電圧Ｖｂｉａｓ＋Ｎ．Ｖｂｅを第１の差動対に供給する。
【００２１】
電流源は、温度調整および／または供給調整されるのが好ましい。それは、バンドギャップタイプの電流源であるのが好ましい。原則として、それは、ＰＮＰまたはＰＭＯＳトランジスタを用いる。
【００２２】
ＰＮＰトランジスタもＰＭＯＳトランジスタも必要とせず、したがって、ＮＰＮバイポーラトランジスタだけを用いる高速技術において用いることができる別の実施形態では、第１の差動対は、単に抵抗器を通して主供給電圧Ｖｃｃを供給される。この抵抗器は、その端子にわたる電圧降下がＶｃｃ−（Ｖｂｉａｓ＋Ｎ．Ｖｂｅ）に等しいように、電流を自身を通して流し、この目的のために、この抵抗器は、決定されたエミッタ電流（原則としてＩｏ）をグランドへ迂回させるＮＰＮまたはＮＭＯＳトランジスタと直列に配置される。
【００２３】
さらに別の変形例において、温度調整されたウィルソン電流源が、バイアス電圧Ｖｂｉａｓ、およびＶｂｉａｓ＋Ｎ．Ｖｂｅに等しい供給電圧の両方を供給するために用いられる。
【００２４】
本発明の他の特徴および利点は、添付の図面に関連して提示される次の詳細な説明を読むことによって明らかになるであろう。
【発明を実施するための最良の形態】
【００２５】
図３において、アナログまたはデジタルの制御されるべき電子機能が、やはりＣＣによって表示され、Ｖｃｃとグランドとの間に提供され、相補入力部ＨおよびＨｂであって、同時に本発明による電流スイッチの相補出力部でもある相補入力部ＨおよびＨｂによって制御される。
【００２６】
例として、回路ＣＣが、サンプルホールド回路であることと、端子ＨおよびＨｂを対象とした電流ベース制御がクロックによる制御動作であり、このクロックの相補電流ベース出力が交番されて、サンプルホールド回路に、サンプルモードとホールドモードとの間で交番させることと、が仮定されている。
【００２７】
第１に、電流スイッチには、次の主要品目、すなわち、
−  ２つのトランジスタＴ１、Ｔ１ｂの第１の差動対であって、その入力部ＥおよびＥｂが相補制御信号を受信する第１の差動対と、
−  ２つのトランジスタＴ２、Ｔ２ｂの第２の差動対であって、その出力部が、回路ＣＣの電流ベース制御端子ＨおよびＨｂに接続され、その入力部が、第１の差動対の出力部に、直接またはレベル変換段階（図３では、１つのレベルの変換段階がある）を介して接続される第２の差動対と、
−  第１の差動対Ｔ１、Ｔ１ｂのための電圧供給回路ＡＬＰ１であって、第１の差動対が、主供給電圧Ｖｃｃを直接には供給されない電圧供給回路ＡＬＰ１と、
が含まれる。
【００２８】
第１の差動対には、２つの同一のトランジスタＴ１およびＴ１ｂが含まれる。これらのトランジスタは、それらのエミッタを介して、これらのエミッタとグランドＧＮＤとの間に直列に配置された定電流源に接続される。この電流源は、電流Ｉｏを供給する。第１の対にはまた、コレクタ抵抗器Ｒ１およびＲｂ１が含まれるが、これらの抵抗器は、同一であり、各トランジスタのコレクタと、電圧供給回路ＡＬＰ１の出力部である共通ポイントＡとの間にある。トランジスタＴ１およびＴ１ｂのベースは、回路の入力部ＥおよびＥｂに接続される。
【００２９】
この対Ｔ１、Ｔ１ｂの電流源は、エミッタ抵抗器Ｒｅ１と直列のトランジスタＴｓ１によって形成される。トランジスタＴｓ１のベースは、固定バイアス電圧Ｖｂｉａｓによって制御される。電圧Ｖｂｉａｓは、従来通りトランジスタの寸法、抵抗器Ｒｅ１の値、および第１の対において望ましい電流Ｉｏの値によって選択される。トランジスタＴ１、Ｔ１ｂおよびＴｓ１の寸法は、原則として同一である。
【００３０】
第１の対Ｔ１、Ｔ１ｂの出力部は、トランジスタＴ１およびＴ１ｂのコレクタに作られる。
【００３１】
高速回路（クロックは数ギガヘルツに達しうる）の好ましい例である図３の例において、レベル変換段階が、第１の差動対の出力部と第２の対の入力部との間で挿入された。変換段階の目的は、第１の対の出力部の電位レベルを、それらを第２の対の入力部に印加する前に、下げることである。
【００３２】
対Ｔ２、Ｔ２ｂのそれぞれの入力部に関連する対Ｔ１、Ｔ１ｂの各出力部のために、変換段階には、それぞれのフォロア半段階が含まれる。フォロア半段階には、それぞれの電流源と直列のフォロアトランジスタＴＲ１（またはもう一方の半段階のためのＴＲ１ｂ）が含まれる。電流源は、トランジスタＴＲｓ１（またはＴＲｓ１ｂ）およびエミッタ抵抗器Ｒｅｓ１またはＲｅｓ１ｂによって形成される。このトランジスタのベースは、ダイアグラムにおけるもう一方の電流源と同じ電圧Ｖｂｉａｓを受け取る。トランジスタＴＲ１、ＴＲ１ｂ、ＴＲｓ１、ＴＲｓ１ｂの寸法は、原則として同一である。さらに、トランジスタＴＲｓ１およびＴＲｓ１ｂは、トランジスタＴｓ１と同一であり、抵抗器Ｒｅｓ１およびＲｅｓ１ｂは、抵抗器Ｒｅ１と同一である。しかしながら、従来には、互いに比例するが同一ではないトランジスタ寸法を有する様々な電流源を設けることが可能であり、従来には比例関係が、様々な分岐における電流間の関係を規定する（そのとき、抵抗は、トランジスタの寸法に反比例する）。したがって、トランジスタを通って流れなければならない公称電流レベル（Ｔｓ１用およびＴ１もしくはＴ１ｂ用のＩｏ、またはＴＲｓ１用およびＴＲ１もしくはＴＲ１ｂ用のＩｏに比例する電流）が、トランジスタを通って流れる場合には、全てのこれらのトランジスタのエミッタ−ベース電圧は、同じ値Ｖｂｅを有する。図３では、様々な電流源のトランジスタが全て、電流Ｉｏを自身を通して流しているという単純化のための仮定が行われた。
【００３３】
第１のフォロア半段階のフォロアトランジスタＴＲ１は、そのコレクタを主電源Ｖｃｃに接続し、そのエミッタを電流源ＴＲｓ１およびトランジスタＴ２（これは第２の差動対の入力部を形成する）のベースに接続する。第２の半段階のフォロアトランジスタＴＲ２は、そのコレクタを主電源Ｖｃｃに接続し、そのエミッタを電流源ＴＲｓ１ｂおよびトランジスタＴ２ｂ（これは第２の差動対の別の入力部を形成する）のベースに接続する。
【００３４】
第２の差動対は、エミッタ抵抗器Ｒｅが他の抵抗器と同じ値を有する状態で電圧Ｖｂｉａｓによってバイアスをかけられたトランジスタによって形成された定電流源によって従来通りには、電流を供給されない。この場合に、本発明によれば、第２の対のトランジスタＴ２およびＴ２ｂのエミッタは、単に抵抗器Ｒ２ｅを通して接地される。しかしながら、この抵抗器が、既に言及した電流源と同じ電流Ｉｏを自身を通して流すように対処される。またはより具体的には、トランジスタＴ２およびＴ２ｂがトランジスタＴｓ１と同じサイズである場合には、この抵抗器が電流Ｉｏを自身を通して流し、トランジスタＴ２およびＴ２ｂがトランジスタＴｓ１よりｋ倍大きい場合には、電流ｋ．Ｉｏを自身を通して流すように対処される。本明細書において考慮されているトランジスタサイズは、有効エミッタ表面積である。なぜなら、ベース−エミッタ電圧とエミッタ電流との間の関係を規定するのは、この寸法であるからである。
【００３５】
抵抗器Ｒｅ２が電流ｋ．Ｉｏを自身を通して流すように対処するために、抵抗器Ｒｅ２は、値Ｒｅ１／ｋを与えられる。
【００３６】
この結果として、電流ｋ．ＩｏがトランジスタＴ２を通って流れることができるように、もう一方のトランジスタＴ２ｂをブロックして、ｋ．Ｉｏ．Ｒｅ２＋Ｖｂｅに等しい電圧をトランジスタＴ２のベース（図３のノードＣ）に印加することが必要である。ここで、この電圧は、Ｒｅ２＝Ｒｅ１／ｋであるためＩｏ．Ｒｅ１＋Ｖｂｅにほかならず、それは、ＶｂｉａｓがトランジスタＴｓ１の電圧ＶｂｅおよびＲｅ１における電圧降下の合計であるため、Ｖｂｉａｓにほかならない。
【００３７】
したがって、トランジスタＴ２またはトランジスタＴ２ｂが所望の電流ｋ．Ｉｏを導通するようにするために、ＶｂｉａｓをノードＣまたはＣｂに印加しなければならない。ハイ状態はＴ２が導通している状態であると決定された場合には、トランジスタＴ１ｂがブロックされ、トランジスタＴ１が導通している場合に、ハイ状態がある。
【００３８】
（たとえば）ハイ状態でノードＣにＶｂｉａｓを印加するためには、Ｔ１ｂがブロックされたときに、Ｔ１ｂのコレクタにおいてＶｂｉａｓ＋Ｖｂｅを有することが必要であることが分かる。ここで、Ｔ１ｂがブロックされた場合に、そのコレクタは、第１の差動対Ｔ１、Ｔ１ｂの供給電圧、すなわち図３に表わされたノードＡの電位へ導かれるが、ノードＡは、第１の差動対のための電圧供給回路ＡＬＰ１の出力部である。
【００３９】
したがって、電圧Ｖｂｉａｓ＋Ｖｂｅを第１の差動対に印加するための、本発明による配置が行われる。
【００４０】
しかしながら、この電圧Ｖｂｉａｓ＋Ｖｂｅは、レベル変換段階がＶｂｅに等しい変換を実行するという事実を考慮して計算される。レベル変換段階を有しないか、またはＮ．Ｖｂｅの変換を実行する変換段階を有することが可能である。ここで、Ｎは、小さな整数である。
【００４１】
結果として、より一般的には、Ｖｂｉａｓ＋Ｎ．Ｖｂｅに等しい供給電圧が、第１の差動対に印加される。
【００４２】
したがって、本発明による電流スイッチ回路には、２つの特定の態様がある。すなわち、第２の差動対は、単に抵抗器を通して接地され、第１の差動対は、電圧Ｖｂｉａｓ＋Ｎ．Ｖｂｅを供給されるが、この場合に、Ｖｂｉａｓは、ベース−エミッタ電圧のためにＶｂｅを有し、かつ第１の対のための電流源を形成するトランジスタのバイアス電圧である。
【００４３】
図３に表わす実施形態において、第１の差動対Ｔ１、Ｔ１ｂに電圧を供給する電圧供給回路ＡＬＰ１には、次の品目、すなわち、
−  ダイオードとして実装されたトランジスタＤ１（コレクタおよびベースが共に連結されている）およびエミッタ抵抗器Ｒｅから構成されたグループであって、このグループが、（トランジスタＤ１がＴｓ１と同一で、抵抗器ＲｅがＲｅ１に等しい場合には）定電流Ｉｏを自身を通して流すか、または（トランジスタＤ１がＴｓ１と比例関係にあり、抵抗器ＲｅがＲｅ１と反比例関係にある場合には）Ｉｏに比例する電流を自身を通して流し、抵抗器ＲｅがグランドＧＮＤに接続され、次に、所望の電圧ＶｂｉａｓがＤ１のベースに現われて、トランジスタＴｓ１、ＴＲｓ１およびＴＲｓ１ｂに印加され、もちろんこれが、所望の電流ＩｏがトランジスタＤ１を通って流れるように設定され得ることを仮定しているグループと、
−  ダイオードとして実装され、トランジスタＤ１と同一で、トランジスタＤ１および抵抗器Ｒｅと直列のＮ＋１トランジスタ（ここでＮ＝１）Ｄ２、Ｄ３であって、電流Ｉｏ（またはＩｏに比例する電流）が通って流れるグループＲｅ、Ｄ１、Ｄ２、Ｄ３が、グランドＧＮＤと、次に電圧Ｖｂｉａｓ＋（Ｎ＋１）．Ｖｂｅが現われるノードＢとの間で直列であるトランジスタＤ２、Ｄ３と、
−  ノードＢに直列に接続されたグループに電流Ｉｏ（またはＩｏに比例した電流）を加える温度調整された電流源ＣＢＧであって、この電流源の設計が、主電源ＶｃｃとノードＢとの間で、できる限り最低の電圧降下を示すように選択され、電圧降下が、たとえば２００ｍＶのオーダであり、その低い値（ノードＢに存在する電圧値Ｖｂｉａｓ＋（Ｎ＋１）Ｖｂｅに関連している）が、（所与の整数Ｎのために）Ｖｃｃの低い値を保証し、数値例として、Ｎ＝１の場合および電圧Ｖｂｉａｓが約０．９ボルトである場合には、Ｖｃｃが約２．７ボルトになり得る電流源ＣＢＧと、
−  Ｔｓ１と同一の供給トランジスタＴＡであって、そのベースがポイントＢに接続され、そのコレクタがＶｃｃに接続され、そのエミッタが、第１の差動対Ｔ１、Ｔ１ｂの供給ノードＡに接続された供給トランジスタＴＡと、
が含まれる。
【００４４】
好ましくは、電流源ＣＢＧは、「電流バンドギャップ回路」ＣＢＧとして周知の回路であり、その機能は、（原則として温度および電源から独立して）温度制御され、かつ選択された外向き電流を生成することである。
【００４５】
電流バンドギャップ回路は、周知の電圧バンドギャップ回路、すなわち、温度制御された電圧であって、一般にできる限り温度から独立した電圧を供給する回路から、様々な方法で形成することができる。これらの回路は、外向き電流を確立できるが、一般に少なくとも１つのＰＭＯＳまたはＰＮＰトランジスタを必要とする。要するに、バンドギャップ回路は、よく知られており、所与のベース−エミッタ電圧および所与のトランジスタ表面積を備えたトランジスタを通って流れる電流と温度との間の、指数形式の周知の関係に依存する電流源または電圧源である。これらの回路は、トランジスタを含む分岐において、温度から独立している（ほとんどの場合）かまたは温度に応じて制御され、電流および電圧のバランスに依存し、その動作は、温度変動中に補償される。
【００４６】
図４は、ノードＢに外向き電流を供給する電流バンドギャップ回路の例を表わすが、ノードＢには、さらに、トランジスタＴＡのベースが接続されている。この回路には、３つの分岐に配分された６つのトランジスタおよび２つの抵抗器が含まれる。第１の分岐には、電源Ｖｃｃとグランドとの間に直列に、以下の順序で次のものが含まれる。すなわち、コレクタ抵抗器と、ダイオードとして実装され（コレクタがベースに接続されている）、かつそのコレクタがコレクタ抵抗器に接続されたＮＰＮトランジスタＱ１と、コレクタがＱ１のエミッタに接続され、かつエミッタが接地されたＮＰＮトランジスタＱ２と、である。第２の分岐には、Ｖｃｃとグランドとの間に直列に、以下の順序で次のものが含まれる。すなわち、ダイオードとして実装され（ドレインがゲートに接続されている）、かつソースがＶｃｃに接続されたＰＭＯＳトランジスタＱ３と、コレクタがＱ３のドレインに接続されたＮＰＮトランジスタＱ４と、コレクタがＱ４のエミッタに接続され、かつエミッタが、エミッタ抵抗器を通して接地されたＮＰＮトランジスタＱ５と、である。Ｑ１のベースは、Ｑ４のベースに接続される。Ｑ２のベースは、Ｑ４のエミッタに接続される。Ｑ５のベースは、Ｑ１のエミッタに接続される。第３の分岐には、Ｑ３に対する電流ミラーとして実装されたＰＭＯＳトランジスタＱ６が含まれる。すなわち、これらの２つのトランジスタは、それらのソースを両方ともＶｃｃに接続し、それらのゲートを互いに接続している。Ｑ６のドレインは、温度に応じて制御された定電流Ｉｏを供給し、温度から独立であることができる。この電流の値は、トランジスタの寸法、抵抗器の値およびＶｃｃの値によって決定される。この定電流は、図３における直列に接続されたトランジスタＤ１、Ｄ２、Ｄ３のための供給源として用いられる。この電流は、Ｖｃｃに比較して非常に低い電圧降下（約２００ｍＶ以下）で、出力部Ｂで供給される。
【００４７】
図３のポイントＢから、電圧が、トランジスタＴＡのベースに印加される。ベース−エミッタ電圧降下Ｖｂｅが、ポイントＢと、第１の差動対Ｔ１、Ｔ１ｂに電圧を供給するポイントＡとの間にもたらされる。この電圧降下は、回路のもう一方のベース−エミッタ電圧と同じ値Ｖｂｅである。なぜなら、トランジスタＴＡは、Ｔｓ１と同一で、Ｔｓ１と同じ電流を自身を通して流しているからである。
【００４８】
したがって、ノードＡにおける電圧は、望み通りにＶｂｉａｓ＋Ｎ．Ｖｂｅである。
【００４９】
電流バンドギャップ回路は、ＰＭＯＳトランジスタの代わりにＰＮＰトランジスタを用いることができる。
【００５０】
利用する技術ではＰＮＰトランジスタもＰＭＯＳトランジスタも利用できない場合には、差動対Ｔ１、Ｔ１ｂ用の供給回路ＡＬＰ１のために、異なる実施形態を採用することができる。
【００５１】
図５は、このような異なる実施形態の例を表わす。供給回路ＡＬＰ１には、コレクタ抵抗器Ｒ８、ＮＰＮトランジスタＴ８およびエミッタ抵抗器Ｒｅ８から構成された直列接続グループが含まれ、このグループは、電源Ｖｃｃとグランドとの間に配置される。トランジスタＴ８のベースは、所望の任意の値の電圧ＶｒｅｆＡを生成できる基準電圧回路ＣＲＶから電圧を供給される。基準電圧回路ＣＲＶの特定の態様は、電源Ｖｃｃの値から独立した値の電圧ＶｒｅｆＡを供給するということである。トランジスタＴ８は、トランジスタＴｓ１と同一であり（または、それは周知の比例関係でここに再現されるが、しかし単純化のために、１つの同一物が仮定される）、同じ電流Ｉｏが、トランジスタＴ８を通って流れるように対処される。
【００５２】
この供給回路ＡＬＰ１は、図３におけるのと同じ方法で、第１の差動対に電圧を供給し、電流スイッチには、図３におけるのと同じ品目、すなわち変換段階および第２の差動対が含まれるが、これらは、図５に表わされていない。
【００５３】
コレクタ抵抗器Ｒ８は、ノードＡにおける電圧が、Ｖｂｉａｓ＋Ｎ．Ｖｂｅであるように、Ｖｃｃの関数として計算することができる。すなわち、
２．Ｉｏ．Ｒ８＝Ｖｃｃ−Ｖｂｉａｓ−Ｎ．Ｖｂｅ
【００５４】
Ｖｃｃが小さいことが望ましい場合には、抵抗器における電圧降下は、たとえば２００ミリボルトなど小さくなければならず、Ｒ８は、それに対応して選択されなければならない。
【００５５】
抵抗器Ｒｅ８は、電流Ｉｏに対してほぼＶｂｉａｓ＋（Ｎ−１）．Ｖｂｅとすることができる電圧降下を自身の端子にわたって確立するように、選択される。これによって、Ｒｅ８は決定される。それゆえ、Ｔ８のベースに印加すべき電圧ＶｒｅｆＡを推定することができ（ＶｒｅｆＡ＝Ｖｂｉａｓ＋Ｎ．Ｖｂｅ）、この電圧ＶｒｅｆＡを供給できる回路ＣＲＶが構築される。
【００５６】
典型的な例として、かかる基準電圧回路ＣＲＶを図６に表わす。この回路には、４つの抵抗器とトランジスタＴ９とが含まれ、抵抗器の値の間の比率によって、ＶｂｉａｓおよびＮの所与の値に対してこの基準電圧値を得ることが可能になる。抵抗器およびそれらの値が、Ｒａ１、Ｒａ２、Ｒａ３およびＲａ４によって示される。抵抗器Ｒａ１およびＲａ２は、Ｖｃｃとグランドとの間の分割ブリッジとして実装され、トランジスタのベースは、分割ブリッジの中間タップポイントによって電圧を供給される。抵抗器Ｒａ３は、トランジスタＴ９のエミッタ抵抗器であり、接地される。抵抗器Ｒａ４は、コレクタ抵抗器であり、Ｖｃｃに接続される。ＶｒｅｆＡ＝Ｎ’．Ｖｂｅと言明して単純化した場合には、比率Ｒａ３／Ｒａ４は、ちょうど比率（Ｒａ１＋Ｒａ２）／Ｒａ２のようにＮ’に等しくなければならない。
【００５７】
このように生成された電圧ＶｒｅｆＡは、Ｖｃｃの値から独立し、十分に定義された電流を回路ＡＬＰ１のトランジスタＴ８に確立できるようにするので、ＰＭＯＳまたはＮＭＯＳトランジスタに頼らずに、抵抗器Ｒ８における低くて制御された電圧降下を確立することができる。
【００５８】
図６の回路は、この基準電圧ＶｒｅｆＡだけでなく、第１の差動対に供給するのに望ましい電圧Ｖｂｉａｓ自体（図３の場合には、トランジスタＤ１のコレクタによって供給された）を供給するように完成することができる。この目的のために、図７に表わされるような追加品目が、図６の回路に加えられる。
【００５９】
これらの追加品目には、
−  コレクタが電圧ＶｒｅｆＡを受け取り、かつエミッタがエミッタ抵抗器Ｒｅ１０を通して接地されたＮＰＮトランジスタＴ１０と、
−  コレクタがＶｃｃに接続され、かつベースがＴ１０のコレクタに（したがってＶｒｅｆＡで）接続されたＮＰＮトランジスタＴ１１と、
−  ダイオードとして実装された少なくとも１つのトランジスタＴ１２であって、そのエミッタが、エミッタ抵抗器Ｒｅ１２を通して接地され、そのコレクタおよびベースがＴ１０のベースに接続され、このノードに現われる電圧が、電流スイッチ回路のために、ＩｏまたはＩｏに比例する値の電流を供給する電流源を形成するトランジスタの全てのベースを制御するために用いられる電圧ＶｂｉａｓであるトランジスタＴ１２と、
−  必要に応じて、ダイオードとして、かつＴ１２のコレクタとＴ１１のエミッタとの間に直列に実装された他のトランジスタであって、ダイオードとして実装された直列接続トランジスタの合計数がＮである他のトランジスタと、
が含まれる。
【００６０】
このように、電流スイッチの正しい動作に必要な主供給電圧Ｖｃｃを可能な限り低減するように対処する、本発明の原理によるいくつかの実施形態を説明した。前述のように、全てのＮＰＮトランジスタをＮＭＯＳトランジスタによって取り替えることが可能だということが想到される。
【図面の簡単な説明】
【００６１】
【図１】上記のように、先行技術の電流スイッチ回路を表わす。
【図２】上記のように、先行技術の電流スイッチ回路を表わす。
【図３】本発明による、第１の実施形態の回路を表わす。
【図４】本発明の第１の実施形態で用いることができるバンドギャップタイプの電流源の例を表わす。
【図５】本発明による電流スイッチの第２の実施形態を表わす。
【図６】ＰＭＯＳトランジスタもＰＮＰトランジスタも用いず、かつ第１の差動対のための供給電圧を確立するために用いられる基準電圧源を表わす。
【図７】電圧Ｖｂｉａｓおよび電圧Ｖｂｉａｓ＋Ｎ．Ｖｂｅの両方を確立するための電圧電流源を表わす。
【図１】
2008544714.tif 000003
【図２】
2008544714.tif 000004
【図３】
2008544714.tif 000005
【図４】
2008544714.tif 000006
【図５】
2008544714.tif 000007
【図６】
2008544714.tif 000008
【図７】
2008544714.tif 000009
【国際調査報告】
2008544714.tif 000010
2008544714.tif 000011
2008544714.tif 000012
2008544714.tif 000013
2008544714.tif 000014
2008544714.tif 000015