(57)【要約】  利得制御されたフィードバックレス増幅器（１６，１９，２６，２９）を備えるデバイス（１，２）は、フィードバックレス増幅器（１６，１９，２６，２９）の出力信号および入力信号の間で、線形の関係を導入し、この導入は、それぞれのトライオード領域で動作する、入力信号を受信するための第１のトランジスタ（３３）の形態の第１のサブ回路と、制御信号を受信するための第２のトランジスタ（３４）の形態の第２のサブ回路と、出力信号を生成するための抵抗器（３５）の形態の第３のサブ回路とを備え、それぞれの第１および第２および第３のサブ回路が直列パスを形成する、第１の回路（３）を、フィードバックレス増幅器（１６，１９，２６，２９）に設けることによって行われる。第２の回路（４）は、利得信号を受信し、利得信号を、制御信号に変換する。制御信号は、利得信号のコピーである。第２の回路（４）は、電流源（６）と、第３および第４のトランジスタ（４１，４２）とを備える。電流源（６）は、第５および第６のトランジスタ（６１，６２）を備える。第２の回路（４）は、さらなる電流源に結合されたさらなる抵抗器を備える電圧源（９）を、さらに備える。第３の回路（８）は、コモンモード電流を補償する。
2008544718.tif 000002
【特許請求の範囲】
【請求項１】
フィードバックレス増幅器を備えたデバイスであって、
前記フィードバックレス増幅器は、
−入力信号を受信するための第１のサブ回路と、制御信号を受信するための第２のサブ回路と、出力信号を生成するための第３のサブ回路とを備え、前記第１および第２および第３のサブ回路のそれぞれが、直列パスを形成する、第１の回路と、
−利得信号を受信し、前記利得信号を前記制御信号に変換するための第２の回路と、
を備える、ことを特徴とするデバイス。
【請求項２】
前記第１のサブ回路は、トライオード領域で動作する第１のトランジスタを備え、前記第１のトランジスタは、前記入力信号を受信するための制御電極を備える、ことを特徴とする請求項１に記載のデバイス。
【請求項３】
前記第２のサブ回路は、第２のトランジスタを備え、
前記第２のトランジスタは、前記第３のサブ回路に結合された第１の主電極を備え、前記第１のトランジスタの第１の主電極に結合された第２の主電極を備える、
ことを特徴とする請求項２に記載のデバイス。
【請求項４】
前記第３のサブ回路は、抵抗器を備える、ことを特徴とする請求項３に記載のデバイス。
【請求項５】
前記制御信号は、前記利得信号のコピーである、ことを特徴とする請求項１に記載のデバイス。
【請求項６】
前記第２の回路は、第３のトランジスタの第１の主電極と、第４のトランジスタの第１の主電極および制御電極とに結合された電流源を備え、
前記第３のトランジスタの制御電極は、前記第２のトランジスタの制御電極に結合され、前記第３のトランジスタの第２の主電極は、前記第２のトランジスタの第２の主電極に結合され、
前記第４のトランジスタの第２の主電極は、前記利得信号を生成するための電圧源に結合されている、
ことを特徴とする請求項３に記載のデバイス。
【請求項７】
前記電流源は、第５および第６のトランジスタを備え、
前記第５のトランジスタの第１の主電極は、前記第３のトランジスタの前記第１の主電極と、前記第４のトランジスタの前記第１の主電極および前記制御電極とに結合され、
前記第６のトランジスタの第１の主電極は、第７のトランジスタの第１の主電極に結合され、
前記第７のトランジスタの制御電極は、前記第２のトランジスタの前記制御電極に結合され、前記第７のトランジスタの第２の主電極は、前記第２のトランジスタの前記第２の主電極に結合され、
前記第５および第６のトランジスタの制御電極は、互いに結合され、かつ、前記第６のトランジスタの前記第１の主電極に結合されている、
ことを特徴とする請求項６に記載のデバイス。
【請求項８】
前記第５および第６のトランジスタの前記制御電極は、さらに、キャパシタを介して基準端子に結合されている、ことを特徴とする請求項７に記載のデバイス。
【請求項９】
前記電圧源は、さらなる電流源に結合されたさらなる抵抗器を備える、ことを特徴とする請求項６に記載のデバイス。
【請求項１０】
前記さらなる抵抗器は、第８のトランジスタと、第９のトランジスタと、第１０のトランジスタとを備え、
前記第８のトランジスタは、前記さらなる電流源に結合された制御電極であって、さらなる抵抗器を介して前記第９のトランジスタの制御電極と前記第１０のトランジスタの第２の主電極とに結合された、制御電極を備え、
前記第８のトランジスタは、前記第１０のトランジスタの制御電極に結合された第１の主電極であって、さらなる電流源を介して基準端子に結合された、第１の主電極を備え、
前記第１０のトランジスタは、前記基準端子に結合された第１の主電極を備え、
前記第８および第９のトランジスタは、グランドに結合された第２の主電極を備え、
前記第９のトランジスタの前記制御電極は、バイアシング抵抗器を介してグランドに結合されている、
ことを特徴とする請求項９に記載のデバイス。
【請求項１１】
−コモンモード電流を補償するための第３の回路を、
さらに備える、ことを特徴とする請求項１に記載のデバイス。
【請求項１２】
前記第３の回路は、第１１のトランジスタを備え、
前記第１１のトランジスタは、
前記第１のトランジスタの前記制御電極に結合された制御電極を備え、
前記第４のトランジスタの前記第２の主電極に結合された第１の主電極を備え、かつ、
前記第１のトランジスタの前記第２の主電極に結合された第２の主電極を備える、
ことを特徴とする請求項１１に記載のデバイス。
【請求項１３】
フィードバックレス増幅器であって、
−入力信号を受信するための第１のサブ回路と、制御信号を受信するための第２のサブ回路と、出力信号を生成するための第３のサブ回路と、を備えた第１の回路において、前記第１および第２および第３のサブ回路のそれぞれが、直列パスを形成する、第１の回路と、
−利得信号を受信し、前記利得信号を、前記制御信号に変換するための第２の回路と、
を備える、ことを特徴とするフィードバックレス増幅器。
【請求項１４】
フィードバックレス増幅方法であって、
−第１の回路の第１のサブ回路を介して入力信号を受信するステップと、
−前記第１の回路の第２のサブ回路を介して制御信号を受信するステップと、
−前記第１の回路の第３のサブ回路を介して出力信号を生成するステップと、
−利得信号を受信し、前記利得信号を、第２の回路を介して前記制御信号に変換するためのステップと、を備え、
前記第１および第２および第３のサブ回路のそれぞれは、直列パスを形成する、ことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィードバックレス増幅器を備えたデバイスに関し、フィードバックレス増幅器、およびフィードバックレス増幅方法に関する。
【０００２】
このようなデバイスの例は、無線周波数レシーバおよび／または無線周波数トランスミッタおよび／または無線周波数トランシーバである。このようなフィードバックレス増幅器の例は、フィードバックレス利得制御中間周波数増幅器である。
【背景技術】
【０００３】
従来技術デバイスが、米国特許第６，７９１，４１３号から知られており、この文献は、制御電圧に対して線形ｄＢ特性（linear in dB characteristic）を示す利得を有する、可変利得増幅器を開示している。よって、この増幅器は、ｄＢに関して線形の利得増幅器である。出力電圧と利得因数の間に、ｄＢに関して線形の関係がある。しかし、米国特許第６，７９１，４１３号の図２に示されるように、出力電圧と入力電圧の間に、非線形の関係がある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
増幅器内のフィードバックループを導入することによって、出力電圧と入力電圧の間の元々は非線形の関係を、出力電圧と入力電圧の間の線形の関係に、容易に変えることができる。しかし、このようなフィードバックループを備えた増幅器は、限られた周波数範囲を有する。
【０００５】
既知のデバイスは、特に、そのフィードバックレス増幅器が、出力電圧と入力電圧の間で比較的非線形の関係を有することから、不利である。出力電圧は、入力電圧に対して、比較的非線形に依存する。さらに、このフィードバックレス増幅器は、比較的小さな入力電圧範囲を有し、比較的小さな入力電圧に対してのみ正しく機能する。
【０００６】
本発明の目的は、特に、入力信号から出力信号まで比較的線形のフィードバックレス増幅器を備えたデバイスを提供することである。
【０００７】
本発明のさらなる目的は、特に、入力信号から出力信号まで比較的線形のフィードバックレス増幅器を提供すること、および入力信号から出力信号まで比較的線形のフィードバックレス増幅方法を提供することである。
【０００８】
本発明のさらなる目的は、特に、比較的大きな周波数範囲および比較的大きな入力信号範囲を有するデバイス、フィードバックレス増幅器、およびフィードバックレス増幅方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明に係るデバイスは、フィードバックレス増幅器を備え、フィードバックレス増幅器は、
−入力信号を受信するための第１のサブ回路と、制御信号を受信するための第２のサブ回路と、出力信号を生成するための第３のサブ回路とを備え、第１および第２および第３のサブ回路のそれぞれが、直列パスを形成する、第１の回路と、
−利得信号を受信し、利得信号を制御信号に変換するための第２の回路と、を備える。
【００１０】
３つの直列に結合されたサブ回路を備え、外側のサブ回路は、入力信号を受信し、出力信号を生成するように構成されており、中央のサブ回路は、第２の回路から制御信号を受信するように構成されている、第１の回路を導入すること、および、第１の回路とは異なる、利得信号を受信して制御信号に変換するように構成された第２の回路を導入することによって、出力信号と入力信号の間に比較的線形の関係を有するフィードバックレス利得制御増幅器が、作り出された。これは、特に、中央のサブ回路が２つの機能を有することの結果である。第１に、中央のサブ回路は、直列パス（増幅器の利得）を制御し、第２に、中央のサブ回路は、外側のサブ回路を互いに分離する。
【００１１】
本発明は、特に、増幅器が、結果としてより大きな周波数範囲を生じる、フィードバックレス増幅器であること、および増幅器が、比較的大きな入力信号範囲を有することが、さらに有利である。後者は、特に、外側のサブ回路が、中央の回路によって互いに分離されていることの結果である。
【００１２】
フィードバックレス増幅器は、増幅器内の２つ以上のサブ回路間でフィードバックループを持たない、および／または信号パスにフィードバックループを持たない増幅器として定義されていることに留意すべきである。もちろん、寄生フィードバックループがある可能性はある。フィードバックレス増幅器は、フィードバックループの一部をさらに形成してもよく、そのようなフィードバックループが存在することを除外しない。最後に、フィードバックレス増幅器は、レシーバおよび／またはトランスミッタおよび／またはトランシーバの一部を形成してもよい。
【００１３】
米国特許出願公開第２００２／００４８１０９号公報は、ｄＢ線形可変利得増幅器（dB linear variable gain amplifier）を開示していることに留意されたい。再び、米国特許第６，７９１，４１３号でのように、入力サブ回路が、出力サブ回路および制御サブ回路の間に位置し、出力電圧と入力電圧の間に、比較的非線形の関係がある。米国特許第５，９９９，０５２号は、増幅器内にフィードバックループを備える、高速な高解像度利得プログラマブル増幅器（fine-resolution gain programmable amplifier）を開示している。このフィードバックループは、制御サブ回路の一部を形成し、トランジスタと演算増幅器とを備える。トランジスタのソースは、演算増幅器の負の入力に結合され、演算増幅器の出力は、トランジスタのゲートに結合される。その結果、この増幅器は、制限された周波数範囲を有する。
【００１４】
本発明に係るデバイスの一実施形態は、トライオード領域で動作する第１のトランジスタを備え、第１のトランジスタは、入力信号を受信するための制御電極を備える、第１のサブ回路によって定義される。例えば単一のトランジスタを備えた、このような第１のサブ回路は、最も簡素なものとなっている。
【００１５】
本発明に係るデバイスの一実施形態は、第２のトランジスタを備え、第２のトランジスタは、第３のサブ回路に結合された第１の主電極を備え、第１のトランジスタの第１の主電極に結合された第２の主電極を備える、第２のサブ回路によって定義される。例えば単一のトランジスタを備えた、このような第２のサブ回路は、最も簡素なものとなっている。
【００１６】
本発明に係るデバイスの一実施形態は、抵抗器を備えた第３のサブ回路によって定義される。電流源の形態の第３のサブ回路または負荷と比較すると、抵抗器を備えた第３のサブ回路または負荷は、フィードバックレス増幅器の周波数範囲を増加させる。
【００１７】
上の３つの実施形態は、入力および出力信号が、単一の信号であると想定している。入力および出力信号が、差動信号である場合、第１の回路に加えて、さらなる第１の回路を導入してもよい。このさらなる第１の回路は、さらなる入力信号を受信するためのさらなる第１のサブ回路と、さらなる制御信号を受信するためのさらなる第２のサブ回路と、さらなる出力信号を生成するためのさらなる第３のサブ回路と、を備えてもよい。それぞれのさらなる第１およびさらなる第２およびさらなる第３サブ回路は、さらなる直列パスを形成してもよい。第２の回路は、利得信号をさらなる制御信号にさらに変換してもよい。入力信号と、さらなる入力信号とは、次いで、互いに差動入力信号を形成し、出力信号と、さらなる出力信号とは、次いで、互いに差動出力信号を形成する。
【００１８】
本発明に係るデバイスの一実施形態は、利得信号のコピーである制御信号によって定義される。この実施形態は、良好に動作する。しかしながら、利得信号とは別に得られる制御信号の場合は、出力信号と入力信号の関係は、比較的線形となる。
【００１９】
本発明に係るデバイスの一実施形態は、第３のトランジスタの第１の主電極と、第４のトランジスタの第１の主電極および制御電極とに結合された電流源を備えた第２の回路によって定義され、第３のトランジスタの制御電極は、第２のトランジスタの制御電極に結合され、第３のトランジスタの第２の主電極は、第２のトランジスタの第２の主電極に結合され、第４のトランジスタの第２の主電極は、利得信号を生成するための電圧源に結合されている。相互に結合された制御電極と、相互に結合された第２の主電極とを備えた第２および第３のトランジスタを介して、利得信号のコピーを容易に供給することができる。さらに、これらの第２および第３のトランジスタは、次いで、同一の電流を導通する。
【００２０】
入力および出力信号が差動信号である場合、第２の回路は、さらなる第３のトランジスタの第１の主電極と、さらなる第４のトランジスタの第１の主電極および制御電極とに結合されたさらなる電流源をさらに備えてもよく、さらなる第３のトランジスタの制御電極は、さらなる第２のトランジスタの制御電極に結合され、さらなる第３のトランジスタの第２の主電極は、さらなる第２のトランジスタの第２の主電極に結合され、さらなる第４のトランジスタの第２の主電極は、利得信号を生成するための電圧源に結合されている。い。次いで、第３のトランジスタの制御電極は、さらなる第４のトランジスタの制御電極にさらに結合されてもよく、さらなる第３のトランジスタの制御電極は、第４のトランジスタの制御電極にさらに結合されてもよい。
【００２１】
本発明に係るデバイスの一実施形態は、第５および第６のトランジスタを備えた電流源によって定義されており、第５のトランジスタの第１の主電極は、第３のトランジスタの第１の主電極と、第４のトランジスタの第１の主電極および制御電極とに結合され、第６のトランジスタの第１の主電極は、第７のトランジスタの第１の主電極に結合され、第７のトランジスタの制御電極は、第２のトランジスタの制御電極に結合され、第７のトランジスタの第２の主電極は、第２のトランジスタの第２の主電極に結合され、第５および第６のトランジスタの制御電極は、互いにかつ第６のトランジスタの第１の主電極に結合されている。このような電流源は、簡素なものである。
【００２２】
入力および出力信号が、差動信号である場合、さらなる電流源は、さらなる第５および第６のトランジスタを備えてもよく、さらなる第５のトランジスタの第１の主電極は、さらなる第３のトランジスタの第１の主電極と、さらなる第４のトランジスタの第１の主電極および制御電極とに結合され、第６のトランジスタの第１の主電極は、さらなる第７のトランジスタの第１の主電極に結合され、さらなる第７のトランジスタの制御電極は、さらなる第２のトランジスタの制御電極に結合され、さらなる第７のトランジスタの第２の主電極は、さらなる第２のトランジスタの第２の主電極に結合され、さらなる第５および第６のトランジスタの制御電極は、互いに結合されている。
【００２３】
本発明に係るデバイスの一実施形態は、キャパシタを介して基準端子にさらに結合された、第５および第６のトランジスタの制御電極によって定義されている。このキャパシタは、存在するどのような余分な高周波成分も、簡素なやり方でフィルタリングする。
【００２４】
本発明に係るデバイスの一実施形態は、さらなる電流源に結合されたさらなる抵抗器を備えた電圧源によって定義されている。このような電圧源は、簡素なものである。
【００２５】
本発明に係るデバイスの一実施形態は、第８のトランジスタと、第９のトランジスタと、第１０のトランジスタとを備えたさらなる抵抗器によって定義され、第８のトランジスタは、さらなる電流源に、およびさらなる抵抗器を介して第９のトランジスタの制御電極と第１０のトランジスタの第２の主電極とに結合された、制御電極を備え、第８のトランジスタは、第１０のトランジスタの制御電極に、およびさらなる電流源を介して基準端子に結合された、第１の主電極を備え、第１０のトランジスタは、基準端子に結合された第１の主電極を備え、第８および第９のトランジスタは、グランドに結合された第２の主電極を備え、第９のトランジスタの制御電極は、バイアシング抵抗器を介してグランドに結合されている。この電圧源は、非常に良好に動作する。
【００２６】
本発明に係るデバイスの一実施形態は、
−コモンモード電流を補償するための第３の回路を
さらに備えることによって定義される。
【００２７】
コモンモード電流を補償することによって、フィードバックレス増幅器の性能が改善される。
【００２８】
本発明に係るデバイスの一実施形態は、第１１のトランジスタを備える第３の回路よって定義され、第１１のトランジスタは、第１のトランジスタの制御電極に結合された制御電極を備え、第４のトランジスタの第２の主電極に結合された第１の主電極を備え、第１のトランジスタの第２の主電極に結合された第２の主電極を備える。この第３の回路は、最も簡素なものである。通常、第３の回路は、さらなる第１１のトランジスタを、さらに備えてもよく、さらなる第１１のトランジスタは、さらなる第１のトランジスタの制御電極に結合された制御電極を備え、さらなる第４のトランジスタの第２の主電極に結合された第１の主電極を備え、さらなる第１のトランジスタの第２の主電極に結合された第２の主電極を備える。
【００２９】
本発明は、特に、入力信号を受信するためのサブ回路と、出力信号を生成するためのサブ回路とを、フィードバックレス増幅器において、制御信号を受信するためのサブ回路によって互いに分離できる、という洞察に基づいており、かつ、特に、フィードバックレス増幅器において、外側のサブ回路は、入力信号を受信し出力信号を生成するように構成されるべきであり、中央のサブ回路は、制御信号を受信するように構成されるべきである、という基本的な着想に基づいている。
【００３０】
本発明は、特に、入力信号から出力信号まで比較的線形のフィードバックレス増幅器を備えたデバイスを提供する課題を解決するものであり、特に、増幅器が、結果としてより大きな周波数範囲を生じる、フィードバックレス増幅器であること、および増幅器が、比較的大きな入力信号範囲を有することが、さらに有利である。
【００３１】
本発明のこれらおよび他の態様は、以下に記載される実施形態から明らかとなり、かつこれらを参照して説明される。
【発明を実施するための形態】
【００３２】
図１に示される本発明に係るデバイス１は、低雑音増幅器１２およびバラン１３を介してミキサ１４および１７に結合されたアンテナユニット１１を備える。ミキサ１４は、フィルタ１５を介して、フィードバックレス増幅器１６に結合され、ミキサ１７は、フィルタ１８を介して、フィードバックレス増幅器１９に結合されている。フィードバックレス増幅器１６および１９は、利得制御され、いずれも図示されない中間周波数ユニットおよび／またはベースバンドユニットに、さらに結合されている。
【００３３】
図２に示される本発明に係るデバイス２は、いずれも図示されないベースバンドユニットおよび／または中間周波数ユニットを備え、これらは、フィードバックレス増幅器２６および２９に結合されている。フィードバックレス増幅器２６および２９は、利得制御され、フィルタ２５および２８ならびにミキサ２４および２７を介して、電力増幅器２２にさらに結合され、電力増幅器２２は、アンテナユニット２１にさらに結合されている。
【００３４】
これらの（利得制御）フィードバックレス増幅器１６，１９，２６，２９のそれぞれは、図３に示されており、入力３２を介して入力信号を受信するための第１のサブ回路と、制御信号を受信するための第２のサブ回路と、出力３１を介して出力信号を生成するための第３のサブ回路と、を備えた第１の回路３を備え、かつ、さらなる入力５２を介してさらなる入力信号を受信するためのさらなる第１のサブ回路と、さらなる制御信号を受信するためのさらなる第２のサブ回路と、さらなる出力５１を介してさらなる出力信号を生成するためのさらなる第３のサブ回路と、を備えたさらなる第１の回路５を備える。制御信号およびさらなる制御信号は、第２の回路４によって供給され、第２の回路４は、利得信号を受信し、利得信号を、制御信号とさらなる制御信号とに変換する。
【００３５】
第１のサブ回路は、トライオード領域（triode region）で動作する第１のトランジスタ３３を備える。この第１のトランジスタ３３は、入力信号を受信するための入力３２に結合された制御電極（ゲート）を備える。第２のサブ回路は、第３のサブ回路に結合された第１の主電極（ドレイン）を備え、第１のトランジスタ３３の第１の主電極（ドレイン）に結合された第２の主電極（ソース）を備えた、第２のトランジスタ３４を備える。第３のサブ回路は、出力３１と基準端子４７とに結合された抵抗器３５を備える。第１のトランジスタ３３の第２の主電極（ソース）は、グランドに結合される。第１および第２および第３のサブ回路のそれぞれは、直列パスを形成する。
【００３６】
さらなる第１のサブ回路は、トライオード領域で動作するさらなる第１のトランジスタ５３を備える。このさらなる第１のトランジスタ５３は、さらなる入力信号を受信するためのさらなる入力５２に結合された制御電極（ゲート）を備える。さらなる第２のサブ回路は、さらなる第３のサブ回路に結合された第１の主電極（ドレイン）を備え、さらなる第１のトランジスタ５３の第１の主電極（ドレイン）に結合された第２の主電極（ソース）を備えた、さらなる第２のトランジスタ５４を備える。さらなる第３のサブ回路は、さらなる出力５１と基準端子４７とに結合されたさらなる抵抗器５５を備える。さらなる第１のトランジスタ５３の第２の主電極（ソース）は、グランドに結合される。さらなる第１およびさらなる第２およびさらなる第３のサブ回路のそれぞれは、さらなる直列パスを形成する。
【００３７】
第２の回路４は、第３のトランジスタ４１の第１の主電極（ドレイン）と、第４のトランジスタ４２の第１の主電極（ドレイン）および制御電極（ゲート）とに結合された電流源６を備える。第３のトランジスタ４１の制御電極（ゲート）は、第２のトランジスタ３４の制御電極（ゲート）に結合され、第３のトランジスタ４１の第２の主電極（ソース）は、第２のトランジスタ３４の第２の主電極（ソース）に結合されている。第４のトランジスタ４２の第２の主電極（ソース）は、利得信号を生成するための電圧源９に結合されている。
【００３８】
第２の回路４は、さらなる第３のトランジスタ４３の第１の主電極（ドレイン）と、さらなる第４のトランジスタ４４の第１の主電極（ドレイン）および制御電極（ゲート）とに結合された他の電流源７をさらに備える。さらなる第３のトランジスタ４３の制御電極（ゲート）は、さらなる第２のトランジスタ５４の制御電極（ゲート）に結合され、さらなる第３のトランジスタ４３の第２の主電極（ソース）は、さらなる第２のトランジスタ５４の第２の第２の主電極（ソース）に結合されている。さらなる第４のトランジスタ４４の第２の主電極（ソース）は、利得信号を生成するための電圧源９に結合されている。
【００３９】
これにより、制御信号（トランジスタ３４のソースでの電圧またはトランジスタ３３のドレインでの電圧）と、さらなる制御信号（トランジスタ５４のソースでの電圧またはトランジスタ５３のドレインでの電圧）は、利得信号（電圧源９で生成された電圧）のコピーである。
【００４０】
電流源６は、第５および第６のトランジスタ６１および６２を備え、第５のトランジスタ６１の第１の主電極（ドレイン）は、第３のトランジスタ４１の第１の主電極と、第４のトランジスタ４２の第１の主電極および制御電極とに結合されている。第６のトランジスタ６２の第１の主電極（ドレイン）は、第７のトランジスタ４５の第１の主電極（ドレイン）に結合されている。第７のトランジスタ４５の制御電極（ゲート）は、第２のトランジスタ３４の制御電極に結合され、第７のトランジスタ４５の第２の主電極（ソース）は、第２のトランジスタ３４の第２の主電極に結合されている。第５および第６のトランジスタ６１および６２の制御電極（ゲート）は、互いにかつ第６のトランジスタ６２の第１の主電極に結合されている。第５および第６のトランジスタ６１および６２の第２の主電極（ソース）は、基準端子４７に結合されている。
【００４１】
他の電流源７は、さらなる第５および第６のトランジスタ７１および６２を備え、さらなる第５のトランジスタ７１の第１の主電極（ドレイン）は、さらなる第３のトランジスタ４３の第１の主電極と、さらなる第４のトランジスタ４４の第１の主電極および制御電極とに結合されている。第６のトランジスタ６２の第１の主電極（ドレイン）は、さらなる第７のトランジスタ４６の第１の主電極（ドレイン）にさらに結合されている。さらなる第７のトランジスタ４６の制御電極（ゲート）は、さらなる第２のトランジスタ５４の制御電極に結合され、さらなる第７のトランジスタ４６の第２の主電極（ソース）は、さらなる第２のトランジスタ５４の第２の主電極に結合されている。さらなる第５および第６のトランジスタ７１および６２の制御電極（ゲート）は、互いに結合されている。さらなる第５および第６のトランジスタ７１および６２の第２の主電極（ソース）は、基準端子４７に結合されている。第５および第６およびさらなる第５のトランジスタ６１および６２および７１の制御電極は、キャパシタ６３を介して基準端子４７にさらに結合されている。
【００４２】
フィードバックレス増幅器１６，１９，２６，２９は、コモンモード電流を補償するための第３の回路８をさらに備える。第３の回路８は、第１のトランジスタ３３の制御電極に結合された制御電極（ゲート）を備え、第４のトランジスタ４２の第２の主電極に結合された第１の主電極（ドレイン）を備え、第１のトランジスタ３３の第２の主電極に結合された第２の主電極（ソース）を備えた、第１１のトランジスタ８１を備える。第３の回路８は、さらなる第１のトランジスタ５３の制御電極に結合された制御電極（ゲート）を備え、さらなる第４のトランジスタ４４の第２の主電極に結合された第１の主電極（ドレイン）を備え、さらなる第１のトランジスタ５３の第２の主電極に結合された第２の主電極（ソース）を備えた、さらなる第１１のトランジスタ８２をさらに備える。
【００４３】
図４に示された電圧源９は、さらなる電流源９４に結合されたさらなる抵抗器を備える。このさらなる抵抗器は、第８のトランジスタ９１と、第９のトランジスタ９２と、第１０のトランジスタ９３とを備える。第８のトランジスタ９１は、さらなる電流源９４（デジタル−アナログ変換器に対応する電流源を示す）を介してグランドに、およびさらなる抵抗器９６（デジタル−アナログ変換器の出力抵抗を示す）を介して第９のトランジスタ９２の制御電極（ゲート）と第１０のトランジスタ９３の第２の主電極（ソース）とに結合された、制御電極（ゲート）を備える。第８のトランジスタ９１は、第１０のトランジスタ９３の制御電極（ゲート）に、およびさらなる電流源９５を介して基準端子９９に結合された、第１の主電極（ドレイン）を備える。第１０のトランジスタ９３は、基準端子９９に結合された第１の主電極（ドレイン）を備える。第８および第９のトランジスタ９１および９２は、グランドに結合された第２の主電極（ソース）を備え、第９のトランジスタ９２の制御電極は、バイアシング抵抗器９７を介してさらにグランドに結合されている。
【００４４】
図３に示されるフィードバックレス増幅器は、以下のように機能する。入力コモンモード電圧を有する入力差動電圧が、それぞれのトライオード領域で動作する入力トランジスタ３３および５３のゲートに印加される。トランジスタのそのトライオード領域での動作は、当該技術分野で一般的である。トランジスタ３３および５３の抵抗値は、上位要素によって加えられる入力駆動電圧およびドレイン−ソース電圧に依存する。差動電圧駆動が、入力３２および５２に供給される場合、差動電流２Ｉｏ（１＋ｘ）が、例えば、トランジスタ３３を流れ、差動電流２Ｉｏ（１−ｘ）が、例えば、トランジスタ５３を流れる。トランジスタ３４および４１（５４および４３）は、同じゲート−ソース電圧を有し、よって、同じドレイン電流を導通し、これにより、ドレインに誘発される影響を無視する。トランジスタ４１および４３の電流が、それぞれ電流２Ｉｏを生成する２つの電流源６および７から差し引かれ、差電流が、トランジスタ４４および４２内で、それぞれＩｏ（１＋ｘ）およびＩｏ（１−ｘ）として向けられる。
【００４５】
結果として、３４，４１および４４のゲート−ソース電圧が、動的に一致する。同じことが、トランジスタ５４，４３および４２に対しても当てはまる。その結果、電圧源９によって生成された電圧Ｖａｇｃ（agc = automatic gain control）が、トランジスタ３３および５３のドレインで再生成される。トランジスタ３３および５３のトライオード動作を前提とすると（入力コモンモード電圧はそのように選択されて）、
ｉｄｒａｉｎ３３＝μｎＣｏｘＷ／Ｌ［（Ｖｉｎ３３−ＶＴ）Ｖａｇｃ＋Ｖａｇｃ２／２］
ｉｄｒａｉｎ５３＝μｎＣｏｘＷ／Ｌ［（Ｖｉｎ５３−ＶＴ）Ｖａｇｃ＋Ｖａｇｃ２／２］
となる。
【００４６】
トライオードトランジスタ３３および５３の差動出力電流は、次いで、
ｉｄｉｆｆ−ｏｕｔ＝ｉｄｒａｉｎ３３−ｉｄｒａｉｎ５３＝μｎＣｏｘＷ／Ｌ［（Ｖｉｎ３３−Ｖｉｎ５３）Ｖａｇｃ］
となる。
【００４７】
よって、出力差動電流は、入力差動電圧および電圧Ｖａｇｃに線形に依存する。従って、差動出力電圧は、
Ｖｄｉｆｆ−ｏｕｔ＝Ｖ３１−Ｖ５１＝ＲμｎＣｏｘＷ／Ｌ［Ｖｉｎ３３−Ｖｉｎ５３］Ｖａｇｃ］
となる。
【００４８】
増幅器の利得Ｇは、次いで、
Ｇ＝Ｖｄｉｆｆ−ｏｕｔ／（Ｖ３１−Ｖ５１）＝ＲμｎＣｏｘＷ／Ｌ  Ｖａｇｃ
となる。
【００４９】
電流源６および７については、電流２Ｉｏをどのように２度生成するか（電流源６は、電流２Ｉｏを生成すべきであり、電流源７は、電流２Ｉｏを生成すべきである）という問題は、電流源６および７を、図３で示すように実施し、トランジスタ４５および４６を導入していることによって解決される。トランジスタ３４，４５，４１および４４のそれぞれを通して、例えば電流Ｉｏ（１＋ｘ）が流れ、トランジスタ５４，４６，４３および４２のそれぞれを通して、例えば電流Ｉｏ（１−ｘ）が流れる。
【００５０】
コモンモード電流を補償するための第３の回路８について、ここで８１および８２としてそれぞれ示される、トランジスタ３３および５３の３：１レプリカが、トランジスタ４４および４２のソース電流を吸収する。トランジスタ８１および８２は、それらのレプリカの３３および５３として、同じドレイン−ソース電圧を有する。この補償によって、トランジスタ４４および４２のソースに存在する電圧源はいずれも、どのようなｄｃ電流も吸収しない。信号電流の流れは、トランジスタ４４および４２のａｃ信号が、トランジスタ４４および４２のみを流れるというものである。同じことが、トランジスタ８１および８２にも当てはまる。
【００５１】
図４に示された電圧源９について、利得信号すなわち電圧Ｖａｇｃが、デジタル−アナログ変換器の電流ＩｄａｃおよびＲｘで示されたさらなる抵抗器から生成される。利得信号すなわち電圧Ｖａｇｃは、ＩｄａｃＲｘであり、増幅器の利得は、次のとおりである。
Ｇ＝ＲμｎＣｏｘＷ／Ｌ  Ｖａｇｃ＝ＲμｎＣｏｘＷ／Ｌ  ＩｄａｃＲｘ
【００５２】
デジタル−アナログ変換器によって生成された電流Ｉｄａｃは、全て抵抗器Ｒｘを流れる。Ｉｄａｃ＝０の場合、ｄｃ条件を満たす唯一の解決策は、Ｖａｇｃ＝Ｖｄｓ＝０であり、ｄｃ電流はゼロである。Ｉｄａｃを増加させることによって、トライオードトランジスタ３３および５３のドレイン−ソース電圧が上昇し、その結果、トライオードトランジスタ３３および５３のドレイン電流が増加する。
【００５３】
線形ｄＢ利得制御（linear in dB gain control）が望まれる場合、さらなる抵抗器Ｒｘは、図４で示されるように実施可能である。バイアシング抵抗器９７は、Ｉｄａｃが０の場合でも、トランジスタ９３を一定のバイアス電流下に保つ。トランジスタ９１および９２が、それぞれのサブ閾値領域で動作する場合、トランジスタのドレイン電流は、
Ｉｄｓ９１＝Ｉｎ０Ｗ／Ｌｅｘｐ［Ｖｇｓ９１／（ｎＵＴ）］
Ｉｄｓ９２＝Ｉｎ０Ｗ／Ｌｅｘｐ［Ｖｇｓ９２／（ｎＵＴ）］
となる。
【００５４】
電流Ｉｎ０は、技術および温度に依存し、ＵＴ＝ｋＴ／ｑである。次いで、
Ｖｇｓ９１−Ｖｇｓ９２＝ＩｄａｃＲｄａｃ＝ｎＵＴｌｎ（Ｉ２／Ｉ１）
である。
【００５５】
これは、
Ｉ２＝Ｉ１ｅｘｐ［ＩｄａｃＲｄａｃ／ｎＵＴ）］
に導かれる。ここで、Ｉ１は、さらなる電流源９５で生成された電流であり、Ｉ２は、トランジスタ９２のドレインに挿入されるべき電流である。ＩｄａｃがＩ２（ミラーコピー）から生成された場合、増幅器の利得は、
Ｇ＝ＲμｎＣｏｘＷ／Ｌ  ＩｄａｃＲｘ＝ＲμｎＣｏｘＷ／Ｌ  ＲｘＩ１ｅｘｐ［ＩｄａｃＲｄａｃ／ｎＵＴ］
となる。
【００５６】
この結果は、（単一または差動）出力信号と（単一または差動）入力信号の間に線形の関係を有する、線形ｄＢ利得制御である。
【００５７】
上述の実施形態は、本発明を限定よりもむしろ例示すること、および当業者は、添付の特許請求の範囲から逸脱することなく、多くの代わりの実施形態を設計できることに留意すべきである。請求項において、括弧内に配置されるどの参照符号も、請求項を限定するものとは解釈されるべきでない。動詞“備える”およびその活用形の使用は、請求項で述べられたもの以外の要素またはステップの存在を除外しない。要素に先行する冠詞“ａ”または“ａｎ”（１つの）は、このような要素の複数の存在を除外しない。本発明は、いくつかの個別の要素を備えるハードウェアによって、および適切にプログラムされたコンピュータによって、実施してもよい。いくつかの手段を列挙している装置請求項において、これらの手段のいくつかは、完全に同一のハードウェアのアイテムで実現してもよい。特定の手段が、互いに異なる従属請求項において述べられているという、単なる事実は、これらの手段の組み合わせを有利に用いることができない、といこうことを示すものではない。
【図面の簡単な説明】
【００５８】
【図１】図１は、本発明に係るフィードバックレス増幅器を備えた本発明に係るデバイスを、図式的に示している。
【図２】図２は、本発明に係るフィードバックレス増幅器を備えた本発明に係るデバイスを、図式的に示している。
【図３】図３は、本発明に係るフィードバックレス増幅器を、図式的により詳細に示している。
【図４】図４は、本発明に係るフィードバックレス増幅器で使用するための電圧源を、図式的に示している。
【図１】
2008544718.tif 000003
【図２】
2008544718.tif 000004
【図３】
2008544718.tif 000005
【図４】
2008544718.tif 000006
【国際調査報告】
2008544718.tif 000007
2008544718.tif 000008
2008544718.tif 000009