(57)【要約】  本発明は、それぞれ２つのトランジスタからなる同一の差動ペア（Ｔ１、Ｔ２及びＴ３、Ｔ４）の集合を有する集積回路に関する。当該トランジスタのうち一方のトランジスタはそのベースで可変電圧（Ｖｉｎｐ、Ｖｉｎｎ）を受け、他方のトランジスタは固定基準電圧（Ｖｒｅｆｐ、Ｖｒｅｆｎ）を受ける。前記差動ペアのオフセット電圧のばらつきを低減させるために、固定基準電圧を受けるトランジスタ（Ｔ２、Ｔ４）のエミッタ表面は、そのベースで可変電圧を受けるトランジスタ（Ｔ１、Ｔ３）の少なくとも２倍の広さで提供される。  トランジスタの差動ペアを使用した信号フォールディング回路及びＡ／Ｄコンバータへのアプリケーション。【選択図】      図１
2008544715.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ２つのトランジスタからなる２つの同一シングル差動ペア（Ｔ１、Ｔ２及びＴ３、Ｔ４）で構成されるデュアル差動ペアを有するＡ／Ｄコンバータであって、前記デュアル差動ペアは、各シングルペアのそれぞれの第１のトランジスタにそれぞれ印加される、第１の可変電圧と第２の可変電圧（Ｖｉｎｐ、Ｖｉｎｎ）との差である差動入力信号を受信すると共に各シングル差動ペアの第２のそれぞれのトランジスタに印加される固定基準信号（Ｖｒｅｆｐ、Ｖｒｅｆｎ）を更に受信し、各シングルペアには、電流源からの電流が前記シングルペアのトランジスタのエミッタの間で分配されるように、前記シングルペアの２つのトランジスタのエミッタに接続された各電流源によって電力が供給されるＡ／Ｄコンバータにおいて、
前記２つの各差動ペアについては、固定基準電圧を受ける前記トランジスタ（Ｔ２、Ｔ４）が、そのベースで可変電圧を受ける前記トランジスタ（Ｔ１、Ｔ３）の少なくとも２倍の広さのエミッタ表面を有することを特徴とするＡ／Ｄコンバータ。
【請求項２】
固定基準電圧を受ける前記トランジスタの有効エミッタ表面が、他方のトランジスタの２倍の広さを有することを特徴とする請求項１に記載のＡ／Ｄコンバータ。
【請求項３】
固定基準電圧を受ける前記トランジスタが、前記可変電圧を受ける前記トランジスタと同一のトランジスタが２つ並列に接続されてなることを特徴とする請求項２に記載のＡ／Ｄコンバータ。
【請求項４】
前記固定基準信号は差動信号であって、前記差動信号が、前記各ペアの前記第２のトランジスタのベースにそれぞれ印加される２つの基準電圧（Ｖｒｅｆｐ、Ｖｒｅｆｎ）の間の差であることを特徴とする請求項１〜３のいずれか一項に記載のＡ／Ｄコンバータ。
【請求項５】
請求項１〜４のいずれか一項に記載の集積回路のアプリケーションであって、多重差動ペアを有するアナログ信号フォールディング回路への前記集積回路のアプリケーション。
【請求項６】
請求項１〜４のいずれか一項に記載の集積回路のアプリケーションであって、デュアル差動ペアのコンパレータを使用したフラッシュタイプのＡ／Ｄコンバータへの前記集積回路のアプリケーション。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタ電子回路、より詳細には、トランジスタからなる複数の差動ペアの集合を使用して動作するアナログ回路に関する。
【背景技術】
【０００２】
ここで、トランジスタの差動ペアは２つ一組の並列ブランチを意味する。各ブランチは、エミッタ、ベース、及びコレクタを備えたトランジスタを有し、エミッタ同士は結合され、共通の電流源によって電力が供給される。電流源からの電流は、２つのトランジスタの間でのみ分配され得る。トランジスタのベースは異なる電圧を受け、これらの電圧の差によって分配の比率が調整される。電流源は第１の電源端子に更に接続されている。トランジスタのコレクタは、別の電源端子に直接的に又は間接的に接続されている。
【０００３】
全ての場合にトランジスタの一般的な用語に従い、トランジスタが電界効果トランジスタ（ＭＯＳトランジスタ）であっても、エミッタ、ベース、及びコレクタ（通常はバイポーラトランジスタで使用される用語）が使用される。電界効果トランジスタの場合、単語エミッタ、ベース、及びコレクタはそれぞれソース、グリッド、及びドレイン（一般にＭＯＳトランジスタで使用される用語）を意味する。本発明は、バイポーラトランジスタ回路と同様にＭＯＳトランジスタ回路にも適用することができる。
【０００４】
トランジスタの複数の差動ペアで構成されるネットワークに対応し、本発明を適用することができる典型的なアプリケーションを以下に示す：
複数のコンパレータを備えるＡ／Ｄ変換回路。この回路では、各コンパレータが、一方で入力として変換される電圧を受け、他方で基準電圧を受ける差動ペアを有する。
フォールディング回路を備えるＡ／Ｄ変換回路。この回路では、フォールディング段が、複数のフォールディングセルを有し、各フォールディングセルは少なくとも１つの差動ペアからなる。このセルの電流出力は互いに接続され、変換される入力電圧に従ってベル形又は正弦波形で変化する電圧又はアナログ出力電流を作り出す。複数の差動セルはそれぞれ、入力電圧を受けると共に個々の基準電圧を受ける。
【０００５】
バイポーラトランジスタのベース・エミッタ電圧は（温度が一定であると仮定した場合）、エミッタを流れる電流の対数に比例し、所与のベース・エミッタ電圧でエミッタを流れる電流は、エミッタの有効表面に比例し、したがって、ペアの２つの同一トランジスタは、それらのベースが同電位になると、少なくとも理論的には、同じ電流によってトラバースされるということを思い出されたい。
【０００６】
アナログ変換回路は、この特性に基づいて、精度の高い変換を確立する。複数の差動ペアに、変換対象の同じ電圧と複数の異なる基準電圧とを印加することにより、種々の基準電圧に対して変換対象の電圧を極めて正確に設定することができる。
【０００７】
しかしながら、複数の差動ペアを使用した高精度のアナログ回路では、これらのペアの種々のトランジスタのエミッタ・ベース電圧はトランジスタが同一の電流でトラバースされるときでも厳密には等しくないことから動作の誤差（特に変換の誤差）が生じる可能性があるということに留意されたい。
【０００８】
このことの理由は、技術は完璧ではなく、同時に製造される２つのトランジスタは、少なくとも理論的には同じエミッタ面を有し、集積回路内でも並んで配置されるので等しくなる可能性が大であるが、厳密には同じ特性を持たないということにある。したがって、差動ペア内の２つのトランジスタのベース・エミッタ電圧が同じである場合、これらのエミッタは厳密には同じ電流でトラバースされない。つまり、エミッタが同じ電流で効果的にトラバースされるように、補足的に、２つのベース間にわずかにオフセット電圧（差動ペアのオフセット電圧と呼ばれる）を印加しなければならない（エミッタ同士が結合されていると仮定）。
【０００９】
結果として、生産に不可避なばらつきが生じる。更に、このばらつきのために、集積回路の種々の差動ペアは必然的に互いに異なるオフセット電圧を示す。
【００１０】
同じ多重ペア回路の差動ペアの集合内では、統計法則に対応するオフセット電圧のばらつきを観測することができ、通常、この統計法則は、標準偏差がトランジスタのエミッタの有効表面の平方根に反比例するガウスの法則である。実際、このばらつきは、小さなトランジスタの場合は大きくなり、大きなトランジスタの場合は小さくなることが判明している。
【００１１】
したがって、差動ペアをマッチさせて最終的に変換の精度を高めるには、より大きなトランジスタを使用すべきであることが知られている。しかし、この場合は容量が大きくなり、回路が遅くなる。このことは、高速Ａ／Ｄコンバータ等のアプリケーションでは望ましくない。このようなアプリケーションでは、差動ペアではより小さなトランジスタを備えることが有利である。
【００１２】
したがって、Ａ／Ｄコンバータ等の回路に不可欠な精度と速度という２つの特性を両立させることは難しい。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明の目的は、速度性能をそれほど低下させることなく、差動ペアオフセット電圧のばらつきがより小さなＡ／Ｄコンバータ構造を提供することにより精度と速度との間で良好な妥協点を見出すことにある。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明は、それぞれ２つのトランジスタからなる２つの同一シングル差動ペアで構成されるデュアル差動ペアを有するＡ／Ｄコンバータであって、デュアル差動ペアは、各シングルペアの第１のそれぞれのトランジスタにそれぞれ印加される、第１の可変電圧と第２の可変電圧（Ｖｉｎｐ、Ｖｉｎｎ）との差である差動入力信号を受信すると共に各シングル差動ペアの第２のそれぞれのトランジスタに印加される固定基準信号（Ｖｒｅｆｐ、Ｖｒｅｆｎ）を更に受信し、各シングルペアには、電流源からの電流がシングルペアのトランジスタのエミッタの間で分配されるように、シングルペアの２つのトランジスタのエミッタに接続された各電流源によって電力が供給されるＡ／Ｄコンバータにおいて、２つの各差動ペアについては、固定基準電圧を受けるトランジスタが、そのベースで可変電圧を受けるトランジスタの少なくとも２倍の広さのエミッタ表面を有することを特徴とするＡ／Ｄコンバータを提供する。
【００１５】
固定基準電圧を受けるトランジスタの有効エミッタ表面は、他方のトランジスタの場合の２倍であることが好ましい。したがって、固定基準電圧を受けるトランジスタは、可変電圧を受けるトランジスタと同一のトランジスタが２つ並列に接続されてなることが好ましい。
【００１６】
固定基準信号はそれ自体が差動信号であることが好ましく、各ペアの第２のトランジスタのベースにそれぞれ印加される２つの固定基準電圧ＶｒｅｆｐとＶｒｅｆｎとの間の差である。
【００１７】
この構成により以下の結果がもたらされる。
可変電圧を受ける側ではまさに小さなトランジスタが必要とされる。これにより、高速となり得る。最も大きなトランジスタは固定電圧を受ける。このトランジスタの場合は、入力電圧が変化しないので、入力容量が大きくなることはさほど問題ではない。
標準偏差σ１のガウス分散を持つトランジスタ（小さなトランジスタ）と標準偏差σ２のガウス分散を持つトランジスタ（大きなトランジスタ）とを含むトランジスタグループのオフセット分散の標準偏差σは、該当する標準偏差の二乗のハーフサム（ｈａｌｆ−ｓｕｍ）の平方根である。この標準偏差σは、標準偏差σ１とσ２との中間にあり、標準偏差が小さいトランジスタの標準偏差σ１となる場合よりも有利である。
【００１８】
したがって、特に速度を犠牲にすることなく、ばらつきが抑えられ、結果として精度が向上している。
【００１９】
本発明は、デュアル差動ペアの集合を有するコンバータを製作するために特に有用である。即ち、各デュアル差動ペアは、先に定義したように、シングル差動ペア（２つのトランジスタを備える）を２つずつ有する。
【００２０】
デュアル差動ペアは、シングルペアの片方にそれぞれ印加される第１の可変電圧と第２の可変電圧との間の差である差動入力信号を受信すると共に、シングル差動ペアの片方にそれぞれ印加される２つの基準電圧の間の差である差動基準信号を受ける。
【００２１】
本発明は、特に、信号フォールディング回路を使用するアナログコンバータ、又はデュアル差動ペアコンパレータに適用される。
【００２２】
本発明の他の特徴及び利点については、添付の図面を参照しながら詳細に説明した以下の開示内容を読めば明らかになる。
【発明を実施するための最良の形態】
【００２３】
図１は、多重差動ペアＡ／Ｄコンバータの一部を形成する、本発明に係る差動ペアの例を示す。
【００２４】
この差動ペアは、４つのトランジスタＴ１、Ｔ２、Ｔ３、Ｔ４を有するデュアル差動ペアである。この４つのトランジスタは、２つのシングル差動ペアＴ１、Ｔ２及びＴ３、Ｔ４として配置されている。
【００２５】
シングルペアＴ１、Ｔ２の場合は、トランジスタＴ１のベースで可変入力電圧Ｖｉｎｐを受け、トランジスタＴ２のベースで固定基準電圧Ｖｒｅｆｐを受ける。同様に、シングルペアＴ３、Ｔ４の場合は、トランジスタＴ３のベースで可変入力電圧Ｖｉｎｎを受け、トランジスタＴ４のベースで固定基準電圧Ｖｒｅｆｎを受ける。Ｔ１及びＴ２のエミッタは両方とも、共通グラウンドＭに接続された電流源ＳＣ１２（値ｉ０）に接続されており、Ｔ３及びＴ４のエミッタは両方とも、グラウンドに接続された同じ電流源ＳＣ３４（値ｉ０）に接続されている。したがって、デュアルペアの入力は、一方が可変差動信号Ｖｉｎｐ−Ｖｉｎｎから成り、もう一方が基準差動信号Ｖｒｅｆｐ−Ｖｒｅｆｎからなる。
【００２６】
２つのペアのコレクタはそれぞれ交差するように接続されている。即ち、Ｔ１のコレクタはＴ４のコレクタに接続され、Ｔ２のコレクタはＴ３のコレクタに接続される。このような２つのコレクタペアは、電圧又は電流出力Ｓｖ１及びＳｖ２をそれぞれ形成しているが、フォールディング回路構成では電流入力を形成することもできる。第１のコレクタペアには、電源端子Ａに接続された抵抗Ｒ１（又は抵抗と直列に接続されたトランジスタ等のより複雑な負荷）が負荷として接続されている。同様に、第２のペアにも、Ｒ１と同一であり、同じ端子Ａに接続された抵抗Ｒ２が負荷として接続されている。
【００２７】
このデュアル差動セルは、差動入力電圧Ｖｉｎｐ−Ｖｉｎｎを差動基準電圧Ｖｒｅｆｐ−Ｖｒｅｆｎと比較することを目的としている。又は、コレクタが電流入力及び出力としても使用される場合は、このデュアル差動セルを他の同様のセルに接続することで、差動入力電圧に従って変化するベル形又は正弦波の形のアナログ電圧を生成する信号フォールディング回路を形成することができる。
【００２８】
本発明のセルでは、基準電圧Ｖｒｅｆｐ及びＶｒｅｆｎを受けるトランジスタＴ２及びＴ４が、可変電圧Ｖｉｎｐ及びＶｉｎｎを受けるトランジスタＴ１及びＴ３より大きい（少なくとも２倍の大きさ）。このようなトランジスタＴ２及びＴ４は、厳密には２倍の大きさとなり、トランジスタＴ１及びＴ３と同一の２つのトランジスタを並列に接続することでそれぞれ形成されることが好ましい。この構成については図１に示してある。
【００２９】
図２は、わずかに異なるセルの例を示している。この例では、コレクタの負荷がそれぞれ、直列に接続された１つのトランジスタと１つの抵抗からなる。Ｔ１０は、Ｒ１と直列であり、Ｔ１及びＴ４のコレクタとＲ１との間に挿入されている。Ｔ２０は、Ｒ２と直列であり、Ｔ２及びＴ３のコレクタとＲ２との間に挿入されている。
【００３０】
フォールディング回路では、結合されたＴ１及びＴ４のコレクタは、先行セルの電流出力に接続される電流入力Ｅｃを形成し、結合されたＴ２及びＴ３のコレクタは、後続セルの電流入力に接続されることを目的とする電流出力Ｓｃを形成する。
【００３１】
必要に応じて、トランジスタＴ１０と抵抗Ｒ１との間の接合点は電圧出力Ｓｖ１を形成し、トランジスタＴ２０と抵抗Ｒ２との間の接合点は電圧出力Ｓｖ２を形成する。
【００３２】
図１に示すように、本発明に係るトランジスタＴ２及びＴ４はデュアルトランジスタであり、トランジスタＴ１及びＴ３はシングルトランジスタである。
【００３３】
差動ペアの集合において、トランジスタ内の電流が同じ場合のベース・エミッタ電圧の値のばらつきは、標準偏差がエミッタの有効表面に比例することを表している。したがって、トランジスタＴ１及びＴ３について標準偏差がσ１である場合、トランジスタＴ２及びＴ４については標準偏差がσ２＝σ１．２−１／２となる。
【００３４】
オフセット電圧（ペアを成す２つのトランジスタでの同じ電流に対するベース・エミッタ電圧の差）の分布は、２つのトランジスタの標準偏差のハーフサム（ｈａｌｆ−ｓｕｍ）の平方根である標準偏差を示す。したがって、これは、標準偏差σ＝［σ１２＋σ１２／２］１／２、又は（３１／２．σ１）／２、又は約０．８６．σ１であり、ばらつきの標準偏差に対して１４％の改善を示している。実際は、トランジスタＴ１及びＴ２が同一であるならば、オフセットの標準偏差はσ１となる。
【００３５】
トランジスタＴ２及びＴ４の大きさがトランジスタＴ１及びＴ３の３倍ある場合は、標準偏差が更に改善される（０．８２．σ１となる）が、結果として生じる改善はさほど大きくなく、いずれの場合でも空間的寸法の理由で、トランジスタＴ２及びＴ４を更に拡大しないことが好ましい。
【００３６】
ペアの２つのベースの電圧が同一であると、エミッタ表面に比例した電流が流れるので、本発明に係るトランジスタＴ１及びＴ２の不均衡は、系統的にゼロ以外のオフセットとなることに留意されたい。ほとんどの場合、この系統的なオフセットは、わずかな差でありその絶対値は無視できるので問題にはならない。更に、この系統的なオフセットは、自然に除去されるので、デュアル差動ペアに全く影響しない。
【００３７】
図３は、図２のセルをＡ／Ｄコンパレータ内のフォールディング回路の実施形態に応用したものである。
【００３８】
基準電圧は、逆極性の電圧Ｖｒｅｆ及び−Ｖｒｅｆによって供給され、２つの精度の高い抵抗ブリッジによってつくられる。２つのブリッジ上でそれぞれサンプリングされる基準電圧のペアが、各種デュアル差動セル（図示したＣＤｉ−２、ＣＤｉ−１、ＣＤｉ、ＣＤｉ＋１という名称が付けられた４つの隣接するセル）のトランジスタＴ２及びＴ４に供給される。
【００３９】
更に、これらのセルは全て、変換対象の電圧を、前述したようにトランジスタＴ１及びＴ３のベースに印加される差動電圧Ｖｉｎｐ、Ｖｉｎｎの形式で更に受ける。
【００４０】
ランクｉのセルの電流入力Ｅｃはランクｉ−１のセルの電流出力Ｓｃに接続される。ランクｉのセルの電流出力は、セルｉ−１の電流入力に接続される。
【００４１】
奇数のランクセル（ｉ−１、ｉ＋１等）の電圧出力Ｓｖは、アナログワイヤードＯＲ回路に接続され、偶数ランクセル（ｉ−２、ｉ、ｉ＋２等）の電圧出力Ｓｖは別のワイヤードＯＲ回路に接続される。これらの２つのワイヤードＯＲ回路の出力は、フォールディングアナログコンバータで使用可能なフォールデッド差動出力を画定する。
【００４２】
従来のワイヤードＯＲ回路は、２つのトランジスタを備えている。これらのトランジスタではコレクタが電源端子に接続され、エミッタが電流源に接続され、ベースが電圧Ｓｖを受ける。ワイヤードＯＲの出力は、結合されたエミッタでサンプリングされる。
【００４３】
図４は、本発明に係るデュアル差動ペアを、フラッシュタイプのＡ／Ｄコンバータに応用したものである。図１及び図２に示すようなデュアル差動ペアはそれぞれ、４つの入力と２つの出力を備える回路を形成し、その後にコンパレータが続く。
【図面の簡単な説明】
【００４４】
【図１】本発明に係るデュアル差動ペアを示す。
【図２】別の実施形態を示す。
【図３】Ａ／Ｄコンバータのためのフォールディング回路のアプリケーションを示す。
【図４】フラッシュタイプのＡ／Ｄコンバータのためのアプリケーションを示す。
【図１】
2008544715.tif 000003
【図２】
2008544715.tif 000004
【図３】
2008544715.tif 000005
【図４】
2008544715.tif 000006
【国際調査報告】
2008544715.tif 000007
2008544715.tif 000008
2008544715.tif 000009
2008544715.tif 000010
2008544715.tif 000011
2008544715.tif 000012