(57)【要約】  基板の加工方法を提供する。この方法は、第１面と、第２面と、第１面から第２面へ延伸する導電性パスとを有する基板を設けることを含む。この方法はまた、（１）第１面の一部を導電性材料で被覆することと、（２）第１面上に導電トレースを画定するために導電性材料の一部を除去することも含む。
2008504559.tif 000002
【特許請求の範囲】
【請求項１】
第１面と、第２面と、第１面から第２面へ延伸する導電性パスとを有する基板を設けることと、
第１面の一部に導電材料を被覆することと、
第１面上に導電トレースを画定するために導電材料の一部を除去することと、
を備える基板の加工方法。
【請求項２】
準備ステップが、第１面と、第２面と、第１面に隣接する導電性ビアを含む導電性パスとを有するスペーストランスフォーマ基板を設けることを含む、請求項１に記載の方法。
【請求項３】
除去ステップが、レーザによる整備を備える、請求項２に記載の方法。
【請求項４】
被覆ステップが、第１面の部分を少なくとも１０μｍの厚さの層の導電材料で被覆することを含む、請求項２に記載の方法。
【請求項５】
除去ステップ前に導電材料上に粘着層を塗布することと、除去ステップ後に粘着層をこれに粘着している残留物と共に除去することとをさらに備える、請求項２に記載の方法。
【請求項６】
準備ステップがスペーストランスフォーマ基板を設けることを含み、除去ステップが、（１）スペーストランスフォーマ基板の導電性ビアと、（２）プローブパッドとして構成される導電材料の所定の各位置との間に導電性トレースを画定するために、導電材料の一部を除去することを含む、請求項１に記載の方法。
【請求項７】
基準マークとしての複数の導電性ビアを選択することと、基準マークに基づいてプローブパッドまたは導電トレースの位置の少なくとも１つを決定することとをさらに備える、請求項６に記載の方法。
【請求項８】
準備ステップが、第１面と、第２面と、第１面へ延伸する導電性ビアを含む導電性パスとを有する多層セラミック基板を設けることを含む、請求項１に記載の方法。
【請求項９】
多層セラミック基板の焼成後、被覆ステップ前に多層セラミック基板の第１面を平滑化することをさらに備える、請求項８に記載の方法。
【請求項１０】
導電トレースのインピーダンスが実質的に除去ステップ前に適合されるように、導電トレースの幅および形状の少なくとも１つが予め決定されることをさらに備える、請求項１に記載の方法。
【請求項１１】
（１）除去ステップ後に、第１面から導電材料の残留部分を取り除くことと、（２）取り除くステップ後に第１面の一部に追加の導電材料を被覆することと、（３）第１面上に新たな導電トレースを画定するために追加の導電材料の一部を除去することと、をさらに備える、請求項１に記載の方法。
【請求項１２】
第１面と、第２面と、第１面に隣接する導電性ビアから第２面へ延伸する導電性パスとを有する多層セラミックスペーストランスフォーマを設けることと、
導電性ビアが導電材料により被覆されるように、第１面の少なくとも一部を導電材料で被覆することと、
プローブカードのコンタクトプローブから間隔をあけて導電材料上の位置を決定することと、
（１）特定の導電性ビアと、（２）導電材料上の特定の位置との間に導電とレースを画
定するために導電材料の一部を除去することと、
を備える、プローブカードのスペーストランスフォーマの加工方法。
【請求項１３】
除去ステップがレーザによる整備を備える、請求項１２に記載の方法。
【請求項１４】
被覆ステップが、第１面の一部を少なくとも１０μｍの厚さの導電材料で被覆することを含む、請求項１２に記載の方法。
【請求項１５】
除去ステップ前に導電材料上に粘着層を塗布することと、除去ステップ後に、粘着層をこれに粘着している残留物と共に除去することとをさらに備える、請求項１２に記載の方法。
【請求項１６】
基準マークとしての複数の導電性ビアを選択することと、基準マークに基づいて（１）位置または（２）導電トレースの少なくとも１つを決定することとをさらに備える、請求項１２に記載の方法。
【請求項１７】
導電トレースのインピーダンスが実質的に除去ステップ前に適合されるように、導電トレースの幅および形状の少なくとも１つが予め決定されることをさらに備える、請求項１２に記載の方法。
【請求項１８】
（１）除去ステップ後に、第１面から導電材料の残留部分を取り除くことと、（２）取り除くステップ後に、導電性ビアが追加の導電材料により被覆されるように、第１面の一部に追加の導電材料を被覆することと、（３）新たな導電トレースを（ａ）特定の導電性ビアと、（ｂ）追加の導電材料上の所定の位置との間に画定するために追加の導電材料の一部を除去することと、をさらに備える、請求項１２に記載の方法
【請求項１９】
第１面と、
第２面と、
第１面から第２面へ延伸する導電性パスであって、第１面に隣接する複数の導電性ビアを含む導電性パスと、
第１面および導電性ビア上に配置される導電トレースであって、相互に絶縁されるとともに、（１）特定の導電性ビアと、（２）プローブカードのコンタクトプローブとして構成されるプローブパッドとの間の電気接続を行う導電トレースと、
を備え、プローブカードの構成要素として構成されるスペーストランスフォーマ。
【請求項２０】
スペーストランスフォーマが、第１面と、第２面と、導電性パスとを含む多層セラミック基板を含む、請求項１９に記載のスペーストランスフォーマ。
【請求項２１】
導電トレースが少なくとも１０μｍの厚さの層を含む、請求項１９に記載のスペーストランスフォーマ。
【請求項２２】
導電トレースの幅および形状の少なくとも１つが、導電トレースのインピーダンスが実質的に適合されるように設けられている、請求項１９に記載のスペーストランスフォーマ。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願
本出願は、２００４年６月２８日に出願された米国仮出願第６０／５８３，３９１号に関連し、これに基づき優先権を主張する。これは本出願に組み込まれる。
【０００２】
発明の分野
本発明は基板、より詳細にはパターン化された導電層を含むスペーストランスフォーマに関する。
【背景技術】
【０００３】
発明の背景
プローブカードは、メモリチップを含む集積回路装置の検査において一般的に使用されている。アリゾナ州ギルバートにあるＫｕｌｉｃｋｅ  ａｎｄ  Ｓｏｆｆａ  Ｉｎｄｕｓｔｒｉｅｓ  Ｉｎｃ．社による例示的なプローブカードは、パッドまたはバンプの形状を通常有する、検査対象のチップ上の外部の電気接点と接触するように一方の側に金属プローブアレイを有する。プローブは、たとえばプローブヘッド内に取り付けられることが可能である。別のプローブカードは、スペーストランスフォーマのような基板に直接取り付けられているプローブを有する。また、プローブカードは通常、試験回路に接続可能であるトレースを有するプリント回路基板（ＰＣＢ）を含む。ＰＣＢ上のトレースの間隔は通常、最新式の集積回路上のパッドの間隔より大きい。プローブをＰＣＢトレースに電気接続するために、プローブカードは通常、スペーストランスフォーマを含む。たとえば、プローブヘッドを含むプローブカードでは、スペーストランスフォーマ（たとえばＭＬＯ（多層有機）スペーストランスフォーマ、ＭＬＣ（多層セラミック）スペーストランスフォーマ等）が、プローブヘッドとＰＣＢとの間に配置可能である。プローブが一端で直接基板に取り付けられるプローブカードの場合は、基板がスペーストランスフォーマであることが可能である。
【０００４】
スペーストランスフォーマは通常、概ね平坦な構造である。スペーストランスフォーマの一方の側は、プローブに接触するためのパッドを含んでいる。コンタクトパッドの位置は、プローブの先端の位置に概ね一致している。この対向する面には、スペーストランスフォーマはＰＣＢと接続するコンタクトパッドを有する（たとえば直接接続、インタポーザ等）。ＰＣＢ用のコンタクトバッドは、プローブ用のコンタクトパッドより間隔が広くてもよい。たとえばＰＣＢパッドは、０．０５０’’（１．２５ｍｍ）のピッチを有することが可能である。２組のコンタクトパッドを接続するために、スペーストランスフォーマの一形態は、層および金属化トラックまたは層間のトレースを通り延伸する金属化スルーホール（導電性ビア）を有するセラミック層のスタックからなる。ビアおよびトラックまたはトレースは、プローブパッドからそれぞれのＰＣＢパッドへの導電性パスを提供する。層を通る、また層間のパスに従って、導電性パスはプローブパッド間隔からＰＣＢパッド間隔へ広がることが可能である。
【０００５】
既存のスペーストランスフォーマの一形態は、焼成前にセラミックの層の金属化が行われる多層セラミックを含む。続いて層は積層され焼成される。しかし、セラミック材料は、焼成により収縮し、変形する傾向がある。通常１０００℃以下の温度で焼結することにより焼成される低温焼成セラミック（ＬＴＣＣ）材料でも相当な変形が生じ、プローブパッドの変形につながってしまう。これは、集積回路が小型化するにつれて重大な問題となってきた。
【０００６】
したがって、従来のスペーストランスフォーマの１つまたは複数の欠点を克服する、改良されたスペーストランスフォーマを提供することが望ましい。
【発明の開示】
【課題を解決するための手段】
【０００７】
発明の概要
本発明の例示的な実施形態に係り、基板の加工方法を提供する。この方法は、第１面と、第２面と、第１面から第２面へ延伸する導電性パスとを設けることを含む。またこの方法は、（１）第１面の一部を導電性材料で被覆すること、（２）第１面上に導電トレースを画定するため導電材料の一部を除去することも含む。
【０００８】
本発明の別の例示的な実施形態では、スペーストランスフォーマの加工方法が提供される。この方法は、第１面と、第２面と、第１面に近接する導電性ビアから第２面へ延伸する導電性パスとを有する多層セラミックスペーストランスフォーマを提供することを含む。また、この方法は、導電性ビアが導電材料により被覆されるように、第一面の少なくとも一部を導電材料で被覆することも含む。この方法はまた、プローブカードのコンタクトプローブから離間して導電材料上の場所を決定することも含む。また、（１）特定の導電性ビアと、（２）導電材料上の特定の位置との間で、導電トレースを画定するために導電材料の一部を除去することも含む。
【０００９】
本発明のさらに別の例示的な実施形態では、プローブカードの構成要素として構成されるスペーストランスフォーマが提供される。スペーストランスフォーマは、第１面と、第２面と、第１面から第２面へ延伸する導電性パスとを含み、導電性パスは、第１面に近接した複数の導電性ビアを含む。スペーストランスフォーマは、第１面および導電性ビア上に配置される導電トレースも含み、導電トレースは相互に絶縁されており、（１）特定の導電性ビアと、（２）プローブカードのコンタクトプローブ用に設定されたプローブパッドとの間の電気的な相互接続を提供する。
【００１０】
本発明の基本的な態様は、数々の形態で組み合わせることが可能である。多様な構造の好適な態様は、別の態様と合わせて、または個別に使用することが可能である。この多様な特徴は、先行技術に対して確実な利点を提供する。これらの利点をここで説明する。これは当業者であれば説明および図面を参照することにより理解されるであろう。
【００１１】
本発明を説明する目的で、本発明の好適な形態が図面には示されている。しかし、本発明は図示される具体的構造および手段に限定されるものではない。
【発明を実施するための最良の形態】
【００１２】
図面の詳細な説明
図面を参照すると、まず図１および２に本発明に係るプローブカードの一実施形態が示されている。これは符号１０で示される。類似の符号は各図面において類似の要素を表している。プローブカード１０は、プリント回路基板（ＰＣＢ）１２と、スペーストランスフォーマ１４と、プローブヘッド１６とを備える。
【００１３】
プローブヘッド１６は、多数のプローブピンまたはプローブ１８を備え、これはプローブカード１０の使用時に、外部のパッド、バンプまたは検査されるべき集積回路装置（不図示）のその他の電気接点に係合するためのものである。集積回路のダイ設計はますます小型かつ複雑になっているため、ダイ（またはウエハ上の複合ダイ）の検査には、数平方インチ上にわたって数千のプローブピン１８が必要になり得る。プローブヘッドを含むプローブカードでは、プローブヘッドも、正確な間隔をあけて配置されるともに相互に接触することなく装置上の接点に係合するプローブピン１８を保持するキャリアを含む。こう
したプローブは、たとえばアリゾナ州ギルバートにあるＫｕｌｉｃｋｅ  ａｎｄ  Ｓｏｆｆａ  Ｉｎｄｕｓｔｒｉｅｓ  Ｉｎｃ社が販売しているプローブカードの一部として市販されている。
【００１４】
プローブピン１８の上端部は、スペーストランスフォーマ１４のプローブ側２３上のプローブパッド２２（図２を参照）に係合するように配置される。スペーストランスフォーマ１４は、図２では反転して示されている（図２ではプローブヘッドは不図示）。したがって、プローブパッド２２は、検査されるべき集積回路装置に接触するよう構成されるプローブピン上端部の間隔および位置に概ね対応する間隔および位置を有する。プローブピンは多くの場合、非線形の形状を有するため（たとえば弓状部分を有する）、プローブパッド２２の配置は、検査される集積回路装置の接点と完全に一致している必要はない。
【００１５】
スペーストランスフォーマ１４の対向する側２５（図２では下面）は、ＰＣＢ１２の接点に電気的に接続するよう設計される接点４２を有する。好適にはこの接続は、直接重畳することにより行われ、その際インタポーザの有無は問わない。ＰＣＢ１２上の接点の位置および間隔は通常、スペーストランスフォーマの下面の接点の位置および間隔に対応する。しかし、この位置および間隔も、ＰＣＢ１２上の接点とスペーストランスフォーマ２４の底面上の接点との間で異なることが可能である。簡潔にするため、底面２５はスペーストランスフォーマ１４のＰＣＢ側であるとする。ＰＣＢ１２上の導電トレース２４（図１を参照）は、スペーストランスフォーマ１４と接続する接点を、外部検査を容易に可能にするように十分間隔があけられているＰＣＢ上のコンタクトパッド２６と接合する。
【００１６】
図２に示される実施形態では、スペーストランスフォーマ１４は、セラミック層２８の積層板を含む。各層２８は好適には、セラミック層の表面に形成される導電トレース３０を含む。複数の層は、トレースが層間に配置されるように積層板内において積み重ねられる。金属めっきが施されたスルーホールの形のビア３２が、所望のトレース３０を接続するために１つまたは複数のセラミック層２８を通る。簡単な構成では、上端のセラミック層２８（スペーストランスフォーマ１４のプローブ側２３の付近）を通る各ビア３２が、トレースおよびビアによるジグザグのパスにより、下端のセラミック層２８（すなわちスペーストランスフォーマ１４の対向する側２５付近の層）を通るビアに接続される。その際各パスは他のパスと電気的に切り離されている。または、一部のパスは分岐し、複数の上端のビアと１つの下端ビアが共に接続されることが考えられる。たとえば、一連の上端ビアを電源またはアースのような単一の電気接続部に接続することが有益であることが考えられる。必要に応じて、キャパシタやその他の構成部品がスペーストランスフォーマ１４の底面に取り付けられることが可能である。
【００１７】
本発明の特定の実施形態では、スペーストランスフォーマは、導電トレース３０およびビア３２を生セラミック（すなわち非焼成）上に作成することにより形成される。導電トレース３０は、たとえばスクリーン印刷により装着することが可能である。セラミック層２８はスペーストランスフォーマ１４を形成するよう組み立てられ、続いて、組み立てられたスペーストランスフォーマはセラミックを焼成するために加熱される。好適には、選択されるセラミック材料は、１０００℃未満の温度で焼結する「低温」焼成が可能な材料である。適切なガラスセラミック材料には、空気中で焼成可能であるＤｕＰｏｎｔ９５１、ＤｕＰｏｎｔ９４３およびＦｅｒｒｏ  Ａ６Ｍ／Ｓが含まれる。Ｎ２中での焼成に適した材料には、銅トレースを有する、京セラ株式会社によるＧＬ５５０、ＧＬ６６０およびＧＬ７７１が含まれる。これらの材料は、各層２８に直接使用が可能であるグリーンテープの形で入手可能である。ニューヨーク州、ニューヨークのＨｅｒａｅｕｓ  Ｉｎｃ社によるＨｅｒａＬｏｃｋ（登録商標）は、テープのＸ−Ｙ平面における収縮量が非常に少ないため特に適切である新材料である。
【００１８】
低温焼成により、空気中で焼成可能である金、銀、銅、金−白金合金、または金−パラジウム合金のような高伝導性の材料の使用がトレース３０およびビア３２用には実用的となる。上端面２３（すなわちスペーストランスフォーマ１４のプローブ側２３）では、ビア３２が上端のセラミック層２８を通り表面に出る。通常、高温焼成では、導電性が低く、通常空気中では焼成されないタングステン（ウォルフラム）およびモリブデンのような金属が使用される。金は導電性が高く、金とＤｕＰｏｎｔ９５１は強固に結合することが実証されているため、現在では、金のトレースおよびビアを有するＤｕＰｏｎｔ９５１セラミックが望ましい。検査されるダイとプローブの接触、非接触を繰り返すことにより、周期的に機械的な力の負荷が結合部にはかかるため、特にセラミックとプローブパッドとの間の結合においては、結合が良好であることが重要である。
【００１９】
次に、特に図３を参照するとスペーストランスフォーマのプローブ側２３の拡大図が示され、複数のレーザ切断による導電トレース４２が示されている。以下に詳細に説明するように、レーザ切断による導電トレース４２は、厚膜導電層３８のような導電層３８内に形成される。各トレース４２は、関連するプローブパッド２２（すなわちプローブが取り付けられる導電材料上の位置、またはプローブヘッドを利用する実施形態ではプローブが検査中に接触している場所）を対応するビア３２と接続して、プローブパッド２２からビア３２への電気接続を提供する。当業者にとっては自明であるように、プローブパッド２２は必ずしも「パッド」の構造であるとは限らず、これは好適にはプローブ用の接点の役割を担う、導電層／材料上の場所であり、この場所は１つまたは複数の導電性ビアと導電的に結合されている。
【００２０】
レーザ切断による導電トレース４０を形成するために、焼成後にスペーストランスフォーマ１４の上面を滑らかに機械加工する工程がある。ラッピングおよびポリシング工程により、例示的なＬＴＣＣスペーストランスフォーマ１４の表面は、４から５インチ（１００から１２５ｍｍ）に渡る領域において１ミル（２５μｍ）未満にまで平滑にすることが可能であることが分かっている。ＤｕＰｏｎｔ９５１のようなセラミック材料は、ＤｕＰｏｎｔ９４３、Ｆｅｒｒｏ  Ａ６ＭまたはＧＬ  ７７１のような結晶性セラミック材料より容易に平滑加工することが可能である。セラミック材料の高い剛性（ＤｕＰｏｎｔ９５１セラミックは、約１５０Ｇｐａの縦弾性係数を有する）と高い平面性が組み合わさることにより、プローブピンとの接触が非常に均等になる。
【００２１】
続いて、上端のセラミック層２８を通るビア全てを導電的に接続するために、この滑らかな表面に導電材料が被覆される（たとえば厚膜導電層３８のスクリーン印刷により）。例示的な実施形態では、少なくとも１０μｍの厚さを有する厚膜が利用される。スクリーン印刷を行う本発明の実施形態では、導電材料は、たとえばセラミック層上へのスクリーン印刷が可能であればいかなる適切な材料でもよい（たとえばＡｕ、Ａｇ等）。好適な実施形態では、材料は金膜である。スクリーン印刷工程は、導電トレースをＬＴＣＣ装置に施した際に既に使用された工程と類似であることが可能である。
【００２２】
または、焼成前に上端のセラミック層２８に薄膜層３８がスクリーン印刷されることが可能である。これにより導電層３８とセラミックのより良好な結合が可能になるが、焼成後にセラミックにラッピングおよびポリシングを行うことは不可能である。
【００２３】
続いて、層３８を個別のトレース４２に分割する隙間４０を形成するために、薄膜導電層３８はレーザにより切断される。薄膜層３８下にセラミック基板があることにより、隙間４０（たとえば１ミル（２５μｍ）の幅の隙間）には漏れが生じない。本実施形態におけるトレースは、幅２５μｍ、プローブピッチ５０μｍであることも可能である。本発明の一実施形態では、表面に金膜を有するＬＴＣＣ上にトレースを切るために波長３３５ｎｍのＵＶレーザが使用された。厚さ１０〜１２μｍの金膜には、２パスのレーザが利用さ
れ、これが２０００のトレースを切るのに要した時間は１５分未満であった。金膜の厚さが２０μｍに増加した場合は、およそ３から４パスのレーザが利用可能である。金膜内の不均衡を補償するために、さらにパスを追加することも可能である。構成に応じて、異なる大きさのレーザビームを使用することが可能である。たとえば、１１μｍおよび２５μｍで、いずれもパルス幅３μｍ、平均エネルギーレベル０．５ｍＪで試験が行われた。銀またはＡｇＰｄのような異なる導電材料、また異なる膜厚に応じて、工程を変更および最適化することが可能である。
【００２４】
トレースは、焼成後にセラミック基板上に形成可能であるため、導電層３８が焼成前または後にセラミック基板上に設けられたかに関わらず、セラミックの焼成による収縮の影響を受けない。図３に示される実施形態では、各トレース４２は少なくとも１つのビア３２と少なくとも１つのプローブパッドを接続する。しかし、利用されるプローブパッドの数が、利用可能である上端のビア３２の数より少ない場合、ビアの一部は隙間４０により隔てられ、対応するプローブパッドに接続されない可能性がある。
【００２５】
上述のように、スペーストランスフォーマ１４用のセラミックの焼成は、正確に予測ができない収縮および変形をもたらし、これにより焼成されたスペーストランスフォーマ上への上端ビア３２の配置の正確さが制限されることとなってしまう。ＤｕＰｏｎｔ９５１では、通常Ｘ−Ｙ平面における縮みは、その長さに関して１２．５％±０．４％である。平均的な収縮は、焼成前のスペーストランスフォーマの大きさを大きめにすることにより補償できるが、通常では焼成物における収縮は変動的である。図３に示されるように、厚膜導電層３８は焼成後にのみ切断され、ビア３２の位置の移動は比較的幅の広いトレースを形成することにより調整可能であり、こうしてビアの位置の変動に対して実質的に公差を設ける。本実施形態では、ビア３２は、たとえば５ミル（１２５μｍ）のピッチで配置されることが可能である。示される実施例では、ビアのピッチは一列で３１ミル（ビア直径５ミル）で、プローブパッドのピッチは１３０μｍであった。別の実施例ではビアピッチは１２．５ミルであり、プローブパッドピッチは１２３μｍであった。たとえば幅１ミル（２４μｍ）の隙間４０では、ビア３２と接続するトレース４２の部分が、たとえば約４ミル（１００μｍ）であることが可能になる。
【００２６】
トレース４２のパターンの位置合わせを確実にするために、またセラミックの全体的な縮みを補償するために、好適にはスペーストランスフォーマ内にアレイの１つまたは複数のビア（たとえばコーナビア）が形成され、レーザ切断用の基準マークとして使用される。選択されるビアは、後に基準とするために、独特の形状の隙間４０をその周囲または隣に切ることによりマーキングされることが可能である。たとえば、これを中心とする小さい５ミルの直径の円を切ることによりマーキングが可能である。トレース４２の幅のほぼ全体が、アレイ全体に対する個別のビアの位置の公差として利用可能である。公称幅４ミルのトレースでは、ビアの位置に関して±６４μｍ（２．５ミル）までの誤差がこのシステムを使用して確保された。
【００２７】
ＭＬＣまたはＬＴＣＣ用の従来の基準マークは、アレイの３角にあり、ダイからは離間している３つの位置合わせマークである。これらのマークは通常大きく、大きさまたは直径は少なくとも１０ミルである。こうしたマーキングシステムは、本レーザ工程との関連ではあまり効果的でない。３点位置合わせ基準は一般的にスケーリング法を用いており、そのためアレイの一部の領域では、許容できないずれに繋がることがあり得る。レーザ視認および位置コード化システムを使用して、本発明は、各コーナにおけるＬＴＣＣビア配置を測定し、特定の装置システムのビアピッチに基づき基板が工程に適格であるかを確認する。たとえば、２つのコーナビアが基準としてマーキングされ、これらのビアを基準点として使用して絶対座標が処理される。大きくかつアレイの外側にある位置決めマークは、位置決めにおいてさらに誤差を生じさせる可能性があるため望ましくない。
【００２８】
別の方法は、ビア座標の完全な光学検査と、この後に続く、各ビアの周囲のトレースラインをレーザにより適合させるためのプログラミングである。
【００２９】
上述のように、プローブパッド２２（プローブとの接触のための場所）は、レーザ切断により画定可能であり、したがってレーザ切断工程により決定される精度で配置が可能である。これは、セラミック焼成後のビア３２の配置より大幅に正確であることが可能である。図３に示されるように、隙間４０の正確な配置にはかなりの柔軟性がある。さらに、厚膜３８は比較的高い伝導性を有するが、そのインピーダンスを完全に無視することはできない。したがって、トレース４２は、かなりの程度そのインピーダンスに適合するように形成される。
【００３０】
レーザ切断工程からの燃焼した残留物によるスペーストランスフォーマ１４の異物混入を低減させるために、厚膜導電層３８は、レーザ工程前に、取り外し可能である透明または半透明の粘着性ポリマフィルムにより被覆されることが可能である。日東テープが適切であり、これは日本、大阪にある日東電工社から市販されている。特に、２．５から６ミルの厚さのＫＣ１００ブルーテープが使用可能であるが、他のテープを使用してもよい。
【００３１】
たとえば、テープは厚膜導電層（たとえばＡｕ膜）上に均一に配置されて整えられる。粘着性の面がＡｕ膜に合わせられる。レーザはテープおよびその下のＡｕ膜いずれにもトレースを切る。切断による残留物をテープがまとめる。またこれは、切断中に生じた残留物がＡｕ面に戻ることを回避し、残留物からの表面保護を提供する。切断が完了すると、テープははがされる。続いて、ＬＴＣＣ表面から残りの残留物を吹き飛ばすために空気または窒素が使用される。
【００３２】
またはこれに代わり、導電材料（たとえば厚膜層）が、粘着フィルムまたはテープを使用せずにレーザ処理され、その後残留物を除去するために洗浄工程（たとえば酸、シアン化物によるエッチング工程）が採用されてもよい。
【００３３】
続いて図４を参照すると、上端のビア３２は、プローブパッド２２が配置されている空間４４により分離される領域内に配置可能である。図４に示されるように、同空間４４は、２つの異なる構成のプローブパッド２２Ａおよび２２Ｂの列（図４では破線が複数のプローブパッド２２Ｂを表す）に使用可能である。プローブパッド２２Ａおよび２２Ｂの列は、列間でまたは列内において、またはその両方で異なる間隔４６Ａ、４６Ｂを有することが可能である。したがって、一連のビア間に適切な間隔を設けることにより、想定される一連のダイ全てに関して、特定の範囲内で使用可能である「一般的な」スペーストランスフォーマ１４を組み立て焼成することが可能である。たとえば、異なる容量の一連のメモリチップのような関連のあるレイアウトを有する一連のダイが検査される場合、隙間４０のレーザ切断および実際のプローブヘッド１６（またはスペーストランスフォーマに取り付けられるプローブ）のみが異なる単一のスペーストランスフォーマ１４を設計することが可能である。
【００３４】
このような「一般的」な基板またはスペーストランスフォーマは、一群のウエハに特に有利である。たとえば、特定の半導体ウエハ（たとえばメモリウエハ）は、ウエハ上の装置（たとえばＤＵＴ）の数に基づいて群に分類されることが可能である。たとえば、ウエハは１６ＤＵＴ、３２ＤＵＴ、６４ＤＵＴ、１２８ＤＵＴ、１４４ＤＵＴ等に分類できる。しばしば、ウエハ群におけるコンタクトパッド列の間隔は非常に類似であることがある。したがって、一般的なスペーストランスフォーマは、トレースが所望のプローブ位置用に（プローブパッド位置）レーザにより形成される一群のＤＵＴに使用可能である。このような一般的なスペーストランスフォーマの使用により製造時間（たとえば市販部品に関
して）およびコストを節減することが可能である。
【００３５】
トレース４２のパターンが損なわれる、またはプローブパッド２２のパターンがもはや有用でなくなった場合、スペーストランスフォーマ１４は、トレース４２を機械加工により除去し（または別の方法でトレースを除去する）、厚膜コーティング３８を再度施すことにより、再利用可能である。新しい厚膜コーティング３８にはその後、以前と同じまたは異なるパターンのトレース４２を形成するために隙間４０が切られる。
【００３６】
たとえば、スクリーン印刷が行われた、厚さが≧１０μｍの金属厚膜が上端層３８に使用される実施形態を説明したが、セラミックの表面上に膜（たとえばさらに薄い膜）を設ける（たとえばスパッタリングまたはめっきにより）ことが可能である。続いて薄膜は上述の通りレーザにより整備されることが可能である。また、工程において感光性インクを使用することも考えられる。たとえば、ノースカロライナ州のリサーチトライアングルにあるＤｕＰｏｎｔ  Ｃｏｍｐａｎｙ社による画像印刷可能な薄膜材料であるＦｏｄｅｌ（登録商標）５９５６金導体、またはドイツのハーナウにあるＨｅｒａｅｕｓ  Ｉｎｃ社によるＴＣ２３０ＩＰＩインクが本発明において適切である。連続的な導電性皮膜を形成し、続いて導電トレースを形成するためにレーザにより層を整備する代わりに、直接レーザを使用して導電性材料（たとえば、銀ペースト、金ペースト、白金またはパラジウムの合金）を付着させることにより導電トレースを形成することが可能である。
【００３７】
本発明のレーザ工程が有機基板に使用される場合、レーザが好ましくない損傷を基板に与え、これによってトレースの縁部に損傷が生じる可能性がある。この損傷により、幅１ミル（２５μｍ）の隙間の漏れが生じることが分かっている。したがって、レーザ工程により隙間を形成する場合、必須ではないが、セラミック基板を使用することが望ましい。トレースのパターンおよび隙間を表面に形成するための別の工程では、有機基板がより適していることも考えられる。
【００３８】
スペーストランスフォーマ１４およびプローブカード１０に関する様々な寸法の数値が挙げられたが、これらは単に、現時点の集積回路技術に関して有用であり、現時点のＬＴＣＣおよびレーザ技術によって達成可能であると思われる例示的な寸法である。これらの例示的な寸法は、時間が経てば変わることが想定され、個別の請求項において明確に限定されない限り、本発明は特定の寸法に限定するものではない。
【００３９】
図５Ａは、基板５００（たとえばＭＬＣスペーストランスフォーマ）の底面図である。図示される基板の下面にはコンタクトパッド５０２（たとえばランドグリッドアレイコンタクトパッド）があり、これは、図５Ａに示される下面から図５Ｂに示される基板５００の上面への導電パスを通り導電的に延伸する。図５Ａに示される例示的な基板では、コンタクトパッド５０２は中央位置５０４および周辺位置５０６に位置し、基板５００の下面の領域５０８にはコンタクトパッドがない。たとえば、コンタクトパッド５００は所望の応力分布が生じるように配向されることが可能である。
【００４０】
図５Ｂは基板５００の上面図である。基板５００の図示される上面には、複数の列の導電性ビア５１０がある。図５Ａと図５Ｂを比較すると分かるように、導電性パスはコンタクトパッド５０２（基板５００の下面）から導電性ビア５１０（基板５００の上面）へと基板５００を通る。導電性ビア５１０および基板５００の上面の一部は、導電材料５１２（たとえばスクリーン印刷された金材料）により被覆されている。
【００４１】
図５Ｃは、図５Ｂの部分５１４の詳細図である。図５Ｃに示されるように、導電性ビア５１０が、パス５２０に沿ってプローブ位置５１８に導電的に結合されている。パス５２０は例として示されており、単にそれぞれの導電性ビア５１０とプローブ位置との間の導
電結合を示しているにすぎない。このような導電性パス５２０はトレース５２２により設けられる。上述のように、トレース５２２は導電層（たとえばスクリーン印刷される金厚膜）の一部を除去することにより設けられる。導電層が除去された部分は隙間５２４により示されており、これは隣接するトレース５２２との絶縁性を確保する（その際隣接する導電性ビア５１０とプローブ位置５１８との間の絶縁も行う）。
【００４２】
図５Ｃではプローブ位置は円形に示されているが、この位置５１８は単にプローブが所定のトレース５２２により導電性ビア５１０に電気結合される場所であることは自明である。
【００４３】
図５Ｃには導電性ビア５１０の列の一端に配置される導電性ビア５１０Ａも示されている。本発明の例示的な実施形態に係り、１つまたは複数の導電性ビア５１０Ａ（必ずではないが、導電性ビア５１０の列の端部に配置されているのが望ましい）が、「基準マーク」（すなわち基準点）として基板５００の上面において使用可能である。図５Ｃに示されるように、所望の基準点を設けるために、導電性ビア５１０Ａの周囲の導電材料（たとえばトレース５２２を設けるために使用される金厚膜）の一部が、空白領域５２６を画定するために除去（たとえばレーザにより）される。当業者であれば明らかであるように、導電性ビア５１０Ａの周囲に空白領域５２６（導電材料がない）を設けることにより、基準マークが改良される。
【００４４】
当業者であれば分かるように、各導電性ビア５１０がトレース５２２により単一プローブ位置５１８に導電結合される必要はない。むしろ、一群の導電性ビアおよび／またはプローブ位置がトレース５２２を使用して所望の通り導電結合されることが可能である。たとえば、電力信号または接地信号をグループ化することが望ましい。
【００４５】
本発明を主にスペーストランスフォーマに関して、より詳細にはＭＬＣスペーストランスフォーマに関して説明してきたが、本発明はこれに限定されない。ここで開示される教示は、スペーストランスフォーマとは無関係に複数の基板（たとえばＭＬＣ、ＭＬＯ、ＰＣＢ）のいずれかに関連して使用することも可能である。さらに、ここで開示される教示は、ＭＬＣおよびＭＬＯのような多層基板とは異なる単層基板に採用されることが可能である。
【００４６】
本発明を主にプローブカードと共に使用されるスペーストランスフォーマに関して説明してきたが、本発明はこれに限定されない。ここで明らかにされた技術は、スペーストランスフォーマが利用される半導体装置のパッケージ検査のような他の技術にも適用可能である。
【００４７】
本発明は特定の例示的な実施形態に基づいて説明および図示された。当業者であれば上述のおよびその他の様々な変更、省略や追加が、本発明の精神および範囲から逸脱することなく実施可能であることは明らかであろう。
【図面の簡単な説明】
【００４８】
【図１】本発明の例示的な実施形態に係るスペーストランスフォーマを含むプローブカードの概略図である。
【図２】本発明の例示的な実施形態に係るスペーストランスフォーマの概略的な断面図である。
【図３】本発明の例示的な実施形態に係るスペーストランスフォーマのプローブ面の一部の平面図である。
【図４】本発明の例示的な実施形態に係るスペーストランスフォーマのプローブ面の一部の図である。
【図５Ａ】本発明の例示的な実施形態に係るコンタクトパッドを含む基板の底面図である。
【図５Ｂ】図５Ａの基板の上面図である。
【図５Ｃ】図５Ｂの一部分の詳細図である。
【図１】
2008504559.tif 000003
【図２】
2008504559.tif 000004
【図３】
2008504559.tif 000005
【図４】
2008504559.tif 000006
【図５Ａ】
2008504559.tif 000007
【図５Ｂ】
2008504559.tif 000008
【図５Ｃ】
2008504559.tif 000009
【国際調査報告】
2008504559.tif 000010
2008504559.tif 000011
2008504559.tif 000012