(57)【要約】  本発明は、少なくとも同調可能な第１のキャパシタ（Ｃ1）と同調適用手段を備える少なくとも１つの容量性分岐を含む同調可能な回路構成、または、アドミタンス回路構成に関する。本発明は、さらに、少なくとも第２のキャパシタ（Ｃ2）とインダクタ（Ｌ）を含む少なくとも１つの共振分岐を含む。第２のキャパシタ（Ｃ2）とインダクタ（Ｌ）とは直列に接続される。前記少なくとも１つの容量性分岐と前記少なくとも１つの共振分岐は並列に接続され、前記同調適用手段は、ＤＣチューニング電圧（ＶDC）を印加するように適合される。前記第１と第２の内、少なくともいずれかのキャパシタのキャパシタンス（Ｃ1、Ｃ2）と、前記インダクタのインダクタンス（Ｌ）との内、少なくともいずれかは、アドミタンス回路構成を等価バラクタ構成を形成するバラクタ構成の同調能力の周波数依存性が、少なくとも選択された周波数範囲において制御可能であるように選択される。
2008544600.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも同調可能な第１のキャパシタ（Ｃ1；Ｃ11，Ｃ12，Ｌ1）をともなう少なくとも１つの容量性分岐と同調適用手段とを有した同調可能な回路、或いはアドミタンスの装置であって、
前記装置はさらに、
互いに直列に接続された少なくとも第２のキャパシタ（Ｃ2；Ｃ21）とインダクタ（Ｌ1；Ｌ2）とを有した少なくとも１つの共振分岐を有し、
前記少なくとも１つの容量性分岐と前記少なくとも１つの共振分岐とは並列接続され、
前記同調適用手段はＤＣチューニング電圧（Ｖb）の印加に適合され、
前記アドミタンスの装置と等価なバラクタ構成を形成する前記バラクタ構成の同調能力の周波数依存性が少なくとも選択された周波数範囲では制御可能になるように、前記第１のキャパシタ（Ｃ1；Ｃ11，Ｃ12）と前記第２のキャパシタ（Ｃ2；Ｃ21）との内の少なくともいずれかのキャパシタンスと、前記インダクタ（Ｌ1；Ｌ2）のインダクタンスとの内の少なくともいずれかが選択されることを特徴とする装置。
【請求項２】
前記第２のキャパシタ（Ｃ2；Ｃ21）のキャパシタンスが選択されて、前記周波数範囲において、与えられた周波数依存性、或いは、与えられた最大の偏差或いは許容差をもつ周波数依存性を与えることを特徴とする請求項１に記載の装置。
【請求項３】
前記第２のキャパシタ（Ｃ2；Ｃ21）のキャパシタンスは、実質的に前記第１のキャパシタ（Ｃ1；Ｃ11，Ｃ12）のキャパシタンスと同じオーダの大きさであることを特徴とする請求項１又は２に記載の装置。
【請求項４】
前記第１のキャパシタ（Ｃ1；Ｃ11，Ｃ12）と前記第２のキャパシタ（Ｃ2）は可変、即ち、バラクタであることを特徴とする請求項１乃至３のいずれか１項に記載の装置。
【請求項５】
前記第１と第２のキャパシタ（Ｃ1；Ｃ11，Ｃ12；Ｃ2）の少なくとも１つは可変、即ち、バラクタであることを特徴とする請求項１乃至３のいずれか１項に記載の装置。
【請求項６】
前記第１のキャパシタと前記第２のキャパシタと前記インダクタとの内の少なくともいずれかが選択されて、与えられたか、或いは選択された周波数範囲における前記アドミタンスの装置の同調能力が実質的に周波数に独立であるか、或いは、指定された限界内で周波数依存性の与えられた許容偏差をともなうが周波数に独立であることを特徴とする請求項１乃至５のいずれか１項に記載の装置。
【請求項７】
前記第２のキャパシタのキャパシタンスが選択されて、与えられたか、或いは選択された周波数範囲における前記アドミタンスの装置の等価キャパシタンス或いは同調能力が実質的に周波数に独立であるか、或いは、指定された限界内で与えられた許容偏差或いは周波数依存性をともなうが周波数に独立であることを特徴とする請求項１乃至６のいずれか１項に記載の装置。
【請求項８】
前記第１のキャパシタ（Ｃ1；Ｃ11，Ｃ12）或いは前記容量性分岐は同調可能であることを特徴とする請求項１乃至７のいずれか１項に記載の装置。
【請求項９】
前記第２のキャパシタ（Ｃ2；Ｃ21）或いは前記共振分岐は、ある程度まで同調可能であるか、前記第１のキャパシタよりはかなり小さいか、或いは同調可能ではないことを特徴とする請求項８に記載の装置。
【請求項１０】
前記等価キャパシタンスは前記周波数範囲により与えられ、
前記周波数ωは前記並列共振周波数ω2pよりも高いことを特徴とする請求項１乃至９のいずれか１項に記載の装置。
【請求項１１】
前記容量分岐は、第２のインダクタ（Ｌ1）に直列に接続された二次的な（Ｌ1）第１のキャパシタ（Ｃ11）に直列に接続された前記第１のキャパシタ（Ｃ1）をもつ第１の可変キャパシタンス構成を有し、
前記共振分岐は、前記第１のインダクタ（Ｌ2）に直列に接続された前記第２のキャパシタ（Ｃ12）を有する、即ち、５つの能動素子を有することを特徴とする請求項１乃至１０のいずれか１項に記載の装置。
【請求項１２】
同調可能な誘電常数をもつ、例えば、ＢａＳｒＴｉＯ3、ＢＳＴＯのような強誘電物質でできていることを特徴とする請求項１乃至１１のいずれか１項に記載の装置。
【請求項１３】
重合体物質、或いは、液晶物質でできていることを特徴とする請求項１乃至１１のいずれか１項に記載の装置。
【請求項１４】
超伝導物質、例えば、ＹＢＣＯのような、高温或いは低温超伝導物質を有することを特徴とする請求項１乃至１１のいずれか１項に記載の装置。
【請求項１５】
凡そ、５〜２０×３０〜７０μｍ、例えば、１０×５０μｍのサイズをもつことを特徴とする請求項１乃至１４のいずれか１項に記載の装置。
【請求項１６】
少なくとも選択された範囲、ギガヘルツ周波数帯、例えば、約１〜１０ＧＨｚ周波数帯、ｎ×１０ＧＨｚ（ｎ＝１，……，９）、ｎ×１００ギガヘルツ周波数帯（ｎ＝１〜１０、或いはそれ以上）において、制御可能な高い同調能力を備えるために動作するように構成され、即ち、前記能動素子、少なくとも前記第１のキャパシタと前記第２のキャパシタと前記インダクタとは適切に選択されることを特徴とする請求項１乃至１５のいずれか１項に記載の装置。
【請求項１７】
１ＧＨｚ以下の周波数帯で動作するように構成され、即ち、前記能動素子、少なくとも前記第１のキャパシタと前記第２のキャパシタと前記インダクタとは適切に選択されることを特徴とする請求項１乃至１５のいずれか１項に記載の装置。
【請求項１８】
移相器、同調可能なフィルタ、或いは同調可能なマッチング回路などで用いられるように適合されていることを特徴とする請求項１乃至１７のいずれか１項に記載の装置。
【請求項１９】
前記第１のキャパシタと前記第２のキャパシタの内少なくともいずれか、或いは、バラクタは、平面或いは平行平板或いは多層バラクタとして、円形、楕円形、矩形、正方形、インターデジタル、或いは他の適切な形で実現されることを特徴とする請求項１乃至１８のいずれか１項に記載の装置。
【請求項２０】
同調可能な回路或いはアドミタンス装置を提供する方法であって、
容量性分岐に少なくとも同調可能な第１のキャパシタを提供する工程と、
共振分岐に少なくとも同調可能な第２の共振器キャパシタとインダクタとを直列に提供する工程と、
前記容量性分岐と前記共振分岐とを並列接続する工程と、
前記同調可能な回路或いは前記アドミタンス装置と等価なバラクタを形成する前記バラクタの最大許容可能な同調能力或いは周波数依存性の偏差を与える一方、周波数範囲を確立する工程と、
互いに対して依存性が大きいので、前記等価なバラクタ構成の同調能力の周波数依存性が制御できるように、前記第１のキャパシタと前記第２のキャパシタのキャパシタンスと前記インダクタのインダクタンスとを選択する工程とを有することを特徴とする方法。
【請求項２１】
前記第１のキャパシタ或いは前記第２のキャパシタを基準パラメータキャパシタとして選択する工程と、
前記基準パラメータキャパシタのキャパシタンスを固定する工程と、
前記固定されたキャパシタンスの値と、前記周波数範囲を定義する上限及び下限周波数値と、前記最大許容可能な値／偏差とを用いて、基準パラメータキャパシタとして用いられない他のキャパシタのキャパシタンスと前記インダクタのインダクタンスを計算する工程とをさらに有することを特徴とする請求項２０に記載の方法。
【請求項２２】
ＤＣバイアス電圧を印加する工程をさらに有することを特徴とする請求項２１又は２２に記載の方法。
【請求項２３】
最大許容可能な偏差を百分率で、例えば、５％、１０％、２０％、２５％、３０％などと確定する工程をさらに有することを特徴とする請求項２０乃至２２のいずれか１項に記載の方法。
【請求項２４】
前記バラクタは、例えば、ＢＳＴＯ或いは超伝導物質のような同調可能な誘電常数をもつ誘電性基板を有するバラクタであることを特徴とする請求項２０乃至２３のいずれか１項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同調可能な回路構成、特に、少なくとも可変な第１のキャパシタを備える少なくとも１つの容量性分岐と同調適用手段とを含む可変なアドミタンス構成に関する。本発明はまた、同調可能な回路構成またはアドミタンス回路構成を提供する方法と、その回路構成を同調する方法に関する。
【背景技術】
【０００２】
可変キャパシタ、より詳細には、印加した直流電圧によって容量を変化させることのできるキャパシタ、即ち、バラクタと呼ばれている素子は、電子回路のなかで、特にマイクロ波回路のなかで、重要な回路の１つを構成する。従って、可変キャパシタは、例えば、無線回路、マイクロ波回路などの幾つかの応用のなかで、例えば、可変フィルタ、位相シフタ、遅延線、電圧制御発振器（ＶＣＯ）などとして用いられている。良く知られている多くのバラクタは、半導体技術により実現されている。例えば、ｐ−ｎ接合やショットキーバリア接合などの半導体接合に直流バイアスをかけることにより実現されている。しかしながら、半導体バラクタは、特に、高い周波数になると、品質が低下、即ち、Ｑ値（Ｑファクタ）が小さくなってしまう。また、電力容量が小さく、相互変調歪が大きいという欠点がある。例えば、２ＧＨｚ以上の周波数では、半導体バラクタのＱ値は急激に減少する。バラクタは、また、マイクロ電気機械（ＭＥＭ）スイッチを用いて、そして、誘電率を変化させることができる誘電体材料に基づいた誘電体バラクタとして実現できる。誘電体物質の誘電率を変化させるための制御電圧（直流）を印加することにより、誘電体バラクタのキャパシタンスはチューニングされる。誘電体バラクタは、一般に、高いＱ値、高い電力容量、低い相互変調歪、および、広いキャパシタンス範囲を持つ。さらに、誘電体バラクタは、安価に製造することができる。誘電率が可変の誘電体物質や強誘電体材料は、（上記で言及したように）その物質に印加した電界強度を変化させることによって誘電率が変化する物質である。強誘電体バラクタは、直流バイアス条件下でのキャパシタンスの部分的な変化或いは同調能力によって特徴が表される。即ち、デバイスに印加した直流バイアス電圧がそのキャパシタンスを変化させる。
【特許文献１】国際公開第０２／２３６３３号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【０００３】
多くの応用分野にとって、同調能力が高いことは、最も重要な要求条件の１つである。しかしながら、バラクタが持つ最も基本的な問題点の１つは、バラクタはしばしば同調能力が狭いということである。通常、その同調能力は、例えば、半導体材料、ＭＥＭ、誘電体物質または強誘電体物質といった、バラクタに用いられる材料の基本的な物理的特性によって限定されてしまう。しかしながら、幾つかの応用分野では、これまでに知られているバラクタで達成できる以上の同調能力が必要になる。
【０００４】
従って必要なものは、同調能力の高い同調回路構成、特に、アドミタンス回路構成である。特に同調能力に関する限り、材料に関連した要因によって生ずる限界を克服、または、軽減できる回路構成が要求される。また、この回路構成は簡単に製造できることが必要である。さらに、その回路構成は安価に製造できることも必要である。さらには、特に高い周波数において、または、高い周波数においても、さらに言うならば、１０ＧＨｚ、１００ＧＨｚ、さらにはテラヘルツ領域のような非常に高い周波数においてさえも、また、低い周波数においても、高いＱ値を持つ必要がある。さらに、高い電力処理能力と、低い相互変調歪、広いキャパシタンス範囲を持つ必要がある。またさらに、その回路構成には、実施形、または応用の具体的な必要に対して、例えば、周波数領域に関する限りでいえば、キャパシタンスの周波数による偏差の許容値といったものに対して調整のできることが要求される。特に、その回路構成には、少なくとも所与の周波数範囲において、同調能力が制御できること、または、所望の同調能力が所望の程度、または事前に決められた程度に達成できるように組み込まれることが要求される。そのような回路構成を提供する方法も要求される。
【課題を解決するための手段】
【０００５】
従って、最初に述べた、同調可能な回路構成、特に、同調可能なアドミタンス回路構成には、少なくとも第２のキャパシタとインダクタを含む少なくとも１つの共振分岐をさらに含む構成が提供される。ここで、前記第２のキャパシタと前記インダクタとは直列に接続され、前記の少なくとも１つの容量性分岐と前記少なくとも１つの共振分岐とは並列に接続され、さらに、前記同調適用手段がＤＣチューニング電圧を印加するために適合されている。
【０００６】
前記第１のキャパシタと前記第２のキャパシタの内少なくともいずれかのキャパシタンスと、前記インダクタのインダクタンスとの内、少なくともいずれかは、前記アドミタンス回路構成、或いは回路構成の等価バラクタの周波数依存性が、少なくとも１つの選択された周波数領域において制御可能であるように、特に選択される。特に、その等価キャパシタンスの周波数依存性は、ある程度だけは周波数に依存して変化するように、或いは、前記周波数範囲で所与の許容値を持つというように制御可能である。ある特別な実施例では、第１のキャパシタのキャパシタンスは、第２のキャパシタのキャパシタンスと実質的に同じオーダの大きさである。また特に、第１と第２のキャパシタは可変である、即ち、バラクタを構成している。他の実施例では、第１と第２のキャパシタのうちの少なくとも１つが可変であるか、または、バラクタを有する。
【０００７】
特に、その回路構成またはアドミタンス回路構成の等価キャパシタンスは、所与の、または選択された周波数範囲において、実質的には周波数に依存しないか、または、所与の偏差を許容すれば周波数に依存しない。特に、その回路構成またはアドミタンス回路構成の等価キャパシタンスは、所与の、または選択された周波数範囲において、所与の許容限界の中で偏る。
【０００８】
ある特別な実施例に従う回路構成では、同調可能な第１のキャパシタ、または同調可能な第１の容量性分岐を含む。特に、共振分岐の第２の共振素子は、ある限られた範囲で同調可能であるか、或いは、前記第１のキャパシタの同調可能能力と比べて非常に小さい範囲で同調可能であるか、または、同調可能でなくともよい。
【０００９】
この回路構成の等価キャパシタンスは周波数範囲により与えられ、その周波数ωは並列共振周波数ω2ｐより高い。
【００１０】
ある特別な実施例では、容量性分岐は、主要な第１キャパシタと、これに並列に接続された副次的な第１キャパシタと、これに直列に接続された（第２の）インダクタとを持つ第１の可変キャパシタンスの回路構成を含む。共振分岐は、（第１の）インダクタに直列に接続された第２のキャパシタを含む。従って、この構成では５個の能動素子を含む。これと比較して、これまでに説明した実施例では、わずか３個の能動素子が含まれていた。無論のことながら、より多くの能動素子を用いてもよく、そのようにすれば、原理的には、さらに良好な同調能力が得られるであろうが、デバイスはより複雑なものになることは明らかである。なお、原理的には、４個、５個、または６個、さらにそれ以上の数の能動素子を用いてもよいことは明らかである。
【００１１】
ある実施例では、回路構成は強誘電体材料、特に、例えば、誘電率が可変なＢａＳｒＴｉＯ3、ＢＳＴＯのような誘電体材料を用いたバラクタにより構成される。特許文献１には、２層電極が偏倚して置かれた（オフセット）構造を持つ誘電体バラクタについて記載している。また、特許文献１には、強誘電体バラクタとして用いることのできる複数の材料、例えば、セラミック強誘電体材料、セラミック強誘電体複合材料、一般的にはＢＳＴ複合材料、例えばジルコニウムを基本とした化合物やマグネシウムを基本とした化合物、ＢＳＴＯ−ＭｇＯ複合材料などが記載されている。
【００１２】
特に、強誘電体の薄膜が用いられるが、原理的には、バルクや厚膜を用いることもできる。導電手段、例えば金属による導電手段が強誘電体の上に配置され、その導電手段は、可変デバイスのなかの、例えば、伝送線路と電気的な接触を取るように設けられる。特に、バラクタを持つ回路構成は、重合体（ポリマ）物質や液晶物質により作られる。またさらに、ＹＢＣＯのような超伝導物質やその他の適当な物質を含んでもよい。超伝導物質は、高温超伝導物質でも低温超伝導物質でもよい。
【００１３】
導電材料は、誘電率が変化する膜状材料との接合性がよく、バイアス電圧を印加する電極として使えるものであれば、従来から用いられている、金、銀、銅、白金、その他のいかなる導電材料でもよい。
【００１４】
基板層は、従来技術のように、ＭｇＯ、Ａｌ2Ｏ3、ＬａＡｌＯ3、サファイア、石英、ＧａＡｓなどを含んでよい。
【００１５】
回路構成のサイズはいかなる特定のサイズに限られるものでないことは明らかであり、ここでは、例えば、（５〜２０μｍ）×（３０〜７０μｍ）の例として、１０μｍ×５０μｍのものが例示されている。もちろん、その他のサイズが、大きくとも小さくとも可能であり、また、例えば、能動素子の数と、それらが用いられることになる応用分野や製造方法との内、少なくともいずれかに依存してその他のサイズが有利であることは明らかである。特に、調整適用手段は、強誘電体物質や誘電体物質の場合には、誘電率を変化させるための回路構成に直流バイアス電圧を印加するよう適合されたバイアス手段を含む。その回路構成は、異なった周波数領域或いは範囲、特に、ギガヘルツの領域では、例えば、約１ＧＨｚ〜１０ＧＨｚ、ｎ×１０ＧＨｚ（ｎ＝１，……，９）、または、ｎ×１００ＧＨｚの領域、または、例えば、テラヘルツ領域のような更に高周波の領域で動作するように構成または適合されると良い。周波数範囲が選択または設定され、能動素子がそれに応じて選択される。一方で、その周波数範囲における、可変同調能力の許容偏差（または、周波数依存性について設定した限界値）もまた考慮される。このことは、例えば、もし非常に高い可変同調能力が要求されれば、それに応じて能動素子が選択されることと、それに応じて能動素子の数が選択される（より数の多くの数の能動素子を用いれば、ある決まった周波数範囲ではより高い同調能力が得られる）こととの内、少なくともいずれかを意味する。即ち、例えば、注目する周波数範囲と、許容偏差（または、設定限界）と、可変同調能力の範囲との間で、ネゴシエーションがなされても良いことを意味している。
【００１６】
もちろん、ギガヘルツ領域より低い周波数領域においても動作するように選択されても良い。異なった実施形では、この回路構成が、位相シフタ（移相器）、周波数可変フィルタ、可変マッチング回路、或いは、同様な回路の中で用いられるように適合されても良い。
【００１７】
また、明らかなように、第１のキャパシタと第２のキャパシタとの内、少なくともいずれか（または、３つ以上の能動素子が用いられる構成であれば、さらなるキャパシタ）は平行、平行平板、或いは、多層バラクタとして、円形、楕円形、矩形、正方形、インターディジタル、または、その他の適当な形状で実現されてもよい。
【００１８】
従って、本発明は、位相シフタ（移相器）、周波数可変フィルタ、マッチング回路、或いは、これまで述べた回路構成を１つ以上含む同様の回路をも提案するものである。
【００１９】
また本発明は、同調可能な回路構成、特に、アドミタンス回路構成を提供する方法を提案するものである。この方法は、少なくとも同調可能な第１のキャパシタを容量性分岐に提供する工程と、互いに直列に接続された少なくとも同調可能な第２のキャパシタとインダクタを、前記容量性分岐と並列に接続された共振分岐に提供する工程と、周波数範囲を設定する工程と、前記周波数範囲において前記同調可能な回路構成、或いはアドミタンス回路構成の等価バラクタを形成するバラクタの最大許容度或いは周波数依存性を設定する工程と、互いに依存性があるので前記第１のキャパシタと前記第２のキャパシタのキャパシタンスと、前記インダクタのインダクタンスとを選択して、前記等価なバラクタ構成を形成する前記アドミタンス回路構成の周波数依存性を前記周波数範囲では制御可能にする工程とを有する。
【００２０】
特に、前記方法はさらに、前記第１或いは第２のキャパシタのキャパシタンスを基準パラメータキャパシタとして選択する工程と、前記基準パラメータキャパシタのキャパシタンスを固定する工程と、その他のキャパシタ或いは基準参照パラメータキャパシタとして用いられないキャパシタのキャパシタンスと前記インダクタのインダクタンスとを、前記固定したキャパシタンスの値と、前記周波数範囲を定義する前記選択された周波数範囲の上限と下限の周波数の値と、最大許容値又は偏差又は限界値とを用いて計算する工程とを有する。
【００２１】
特に、前記方法は、等価バラクタ回路構成をチューニングするために直流バイアス電圧を印加する工程を含む。
【００２２】
特に、本方法は、例えば、１０％というように百分率で示した最大許容偏差を設定する工程を含む。もちろん、その他のパーセント、１，２，……，９，１１，……，５０、または、さらにそれより高い値でもよい。この値は、単に例として示したものである。
【００２３】
特に、バラクタは、例えば、ＢＳＴＯのような同調可能な誘電率を持つ誘電体又は強誘電体の基板と、超伝導物質でできた電極を含むバラクタである。
【００２４】
次に、本発明を添付図面を参考にしてさらに詳しく説明する。しかしながら、本発明はこの説明に限定されるものではない。
【発明を実施するための最良の形態】
【００２５】
図１Ａは強誘電物質に基づくかたまりのキャパシタを有する単純な強誘電体バラクタを非常に模式的に示した図である。ここに、そのバラクタは、２つの導電体層ｌ1とｌ2の間におかれた強誘電体材料２を含み、強誘電体の誘電率を変化させる印加手段３、３を介して印加される直流バイアス電圧ＶDCによって、そのキャシタンスが変化する。
【００２６】
図１Ｂは、可変キャパシタンスＣaを持つ図１Ａのバラクタの等価回路を模式的に示した図である。この出願でこれまでに言及したように、強誘電体バラクタは、円形、矩形、インターディジタルなど、種々の電極形状で実現でき、平面状、平行平板、多層構造などを含んでよい。
【００２７】
図２Ａでは、説明のために、キャパシタＣsとインダクタＬsとが直列に接続されたＬＣ共振タンクが示されている。直列ＬＣ共振タンクの曲線は下式によって与えられる特定の固定同調能力を持つバラクタを利用できると考えられる。
【００２８】
Ｔc（Ｖ）＝｛Ｃ（０）−Ｃ（Ｖ）｝／Ｃ（Ｖ）
ここで、０は直流バイアス電圧が印加されないときのキャパシタンスに関係しており、Ｃ（Ｖ）は、バイアス電圧Ｖが印加された時のキャパシタンスに関係している。
【００２９】
図２Ｂには、図２Ａに示す直列共振タンクの入力アドミタンスが周波数ωの関数として図示されている。共振周波数ωresより低い周波数と高い周波数では、各共振タンクは、等価キャパシタ／バラクタと等価インダクタとして表される。それが等価キャパシタか等価インダクタかは、タンクのアドミタンスＩｍ［Ｙ（ｊω）］の符号による。正のアドミタンスは等価キャパシタＣse（ω）のアドミタンスに対応し、負のアドミタンスは等価インダクタのアドミタンスに対応している。これらのことは、図２Ｂに見ることができる。共振周波数ωresに近いところで、そのような等価キャパシタンス／バラクタＣseは、もとのタンクバラクタＣよりも高い同調能力を有する。この効果は、主として狭帯域の効果であるが、例えば、強誘電体素子と超伝導素子、或いは、高Ｑインダクタの得られる他の素子に関して、いくつかの応用分野では非常に興味深い。
【００３０】
図３Ａは、対応する並列ＬＣタンクを示す。ここでは、Ｃpが可変、即ち、インダクタＬpに並列に接続されているバラクタである。しかし、マイクロ波で用いる場合、直流バイアスでの短絡を防ぐために、このような並列タンクには、デカップリングキャパシタＣDCをインダクタに直列に接続されることになる。このデカップリングキャパシタＣDCは、キャパシタＣpのキャパシタンスに比べてずっと大きなキャパシタンスを持っている。この場合にも、共振周波数の近傍では、そのような等価キャパシタＣpeは、もとのタンクバラクタＣと比べて、大きな同調能力を持つ。先の直列接続の場合と同じく、これは狭帯域の効果である。
【００３１】
並列ＬＣタンクの入力アドミタンスを図３Ｂに示す。これは図２Ｂと同様な図面である。
【００３２】
もし、Ｉｍ［Ｙ（ｊω）］＞０であれば、それは等価キャパシタであるが、Ｉｍ［Ｙ（ｊω）］＜０であれば、それは等価インダクタになる。この回路構成の等価キャパシタンスは周波数依存性があり、これは望ましくない。ω2＞ω1の周波数帯における等価キャパシタ（バラクタ）Ｃse、または、Ｃpeの周波数依存偏差の最大許容値ｋは、下式で定義される。
【００３３】
ｋ＝Ｃe（ω2）／Ｃe（ω1）
ここに、ω1とω2はそれぞれ、周波数帯の下方周波数と上方周波数である。もし、Ｃse（ω1）またはＣpe（ω1）、ｋ、および、ω2が特定されれば、共振タンクのＬ−Ｃ素子は、次のように、一意に決められる。
【００３４】
直列共振タンクの場合には、
Ｌ＝（ｋ−１）／｛ｋＣse（ω1）（ω22−ω12）｝
Ｃ＝Ｃse（ω1）／｛１＋ω12ＬＣse（ω1）｝
であり、
並列共振タンクの場合には、
Ｌ＝［１／｛ＣPe（ω1）（ｋ−１）｝］（１／ω12−１／ω22）
Ｃ＝ＣPe（ω1）＋１／（ω12・Ｌ）
である。
【００３５】
もし、等価可変キャパシタが１ｐＦのキャパシタンスを持ち、ｋ＝１．２５（即ち、２５％の許容偏差）であり、周波数帯が５ＧＨｚ〜６ＧＨｚであるとすると、直列共振タンクでは、Ｌ＝０．４６０６ｎＨ、Ｃ＝０．６８７５ｐＦである。一方、並列共振タンクでは、Ｌ＝１．２３８ｎＨ、Ｃ＝１．８１８ｐＦである。
【００３６】
ここでは、キャパシタ／バラクタＣ（Ｖ）の電圧依存性は、下式で表されると仮定されている。
【００３７】
Ｃ（Ｖ）＝Ｃ（０）／√（１＋Ｖ）
等価キャパシタンスの、Ｖ＝１のときに得られる同調能力Ｔs(p)e（ω，Ｖ）は下式で与えられる。
【００３８】
Ｔs(p)e（Ｖ）＝｛Ｃs(p)e（０）−Ｃs(p)e（Ｖ）｝／Ｃs(p)e（Ｖ）
この式で求めると、直列タンクと並列タンクのキャパシタのどちらに対しても、Ｔ（Ｖ）＝０．４１４であり、周波数に依らない。
【００３９】
図４には、等価バラクタの周波数依存性が、直列タンク（実線）と並列タンク（破線）で図示されている。等価キャパシタンス値の変化は５ＧＨｚ〜６ＧＨｚの範囲において、先に規定したように、正確に２５％になっているのを見ることができる。
【００４０】
特定の周波数帯５ＧＨｚ〜６ＧＨｚにおいて、等価キャパシタの同調能力は、直列タンクでは約０．６から約０．７５に増加するのに対して、並列タンクでは約１．１５から約０．７５に減少することが示される。これらは、常に０．４１４の値をとる周波数によらない単純なキャパシタの同調能力と比較されるべきである。
【００４１】
従って、全周波数範囲にわたり達成できる同調能力に関しては、並列共振タンクの方が直列共振タンクよりも有利である。しかし、並列共振タンクでは、デカップリングキャパシタが必要であり（直流ではインダクタンスが短絡されるので）、これは付加的な素子を含むことになる。
【００４２】
しかしながら、本発明に従えば、例えば、図５に示すような回路構成を用いることにより、さらに広い同調能力を実現することができた。その回路構成は、キャパシタＣ1を持つ容量性分岐と、インダクタＬresに直列に接続される第２のキャパシタＣresを持つ共振分岐とを含んでいる。Ｃ1とＣresは、同程度のサイズ、即ち、同程度のキャパシタンスである。
【００４３】
図６は、図５に示す回路構成を実現するためのレイアウトの実施例を模式的に図示したものである。この回路構成のノード１とノード２の間の入力インピーダンスは等価バラクタのインピーダンスである。素子ＬresとＣresの値は、これら２つの素子を含む分岐、即ち、共振分岐が、共振周波数以上の周波数で動作し、等価的なインダクタＬeqvで表現されるように選択される。Ｃresは同調可能な素子であるので、等価インダクタＬeqvも同調可能な素子であろう。この回路構成の入力アドミタンスは、等価インダクタとキャパシタが並列に接続された回路のアドミタンスである。この回路構成のサイズは、大体、１０μｍ×５０μｍであるが、これは単なる一例のサイズである。
【００４４】
図７Ａは、本発明の利点を生かした実施例に従う回路構成を示す。この構成は、可変キャパシタＣ1を含む容量性分岐と、インダクタＬに直列に接続された第２のキャパシタＣ2を含む共振分岐とを有している。チューニング（バイアス）電圧Ｖbをその回路構成に印加することができる構成になっている。明らかなように、第２のキャパシタＣ2は同調可能であるか、或いは同調可能であってもよいが、その可変範囲はそれほど大きくなくともよい。さらに、第２のキャパシタのキャパシタンスは、第１のキャパシタＣ1のキャパシタンスと比べて同じオーダ程度の大きさであるべきである。第２のキャパシタを接続する主目的は、マイクロ波領域での使用において短絡を避けることではない。これは、デカップリングキャパシタのキャパシタンスが非常に大きい値である図３に示す実施例とは異なっている。それ故に、３個の能動素子Ｃ1、Ｃ2、および、Ｌの適切な選択により、その際に、容量Ｃ1とＣ2は実質的には同じサイズにすることで、ある選択された周波数範囲において、等価キャパシタの同調能力を拡大することができる。
【００４５】
図７Ｂは、図７Ａに説明した３素子の回路構成の入力アドミタンスを図示したものである。ω2res以上の周波数領域において同調能力を増加させることができること、そして、実質的に（または、ある所与の程度まで）周波数依存性がないこと、または、周波数依存性はある決められた限度内であることが示されている。図７Ｂより、２つの周波数領域（ω＜ω1res、及び、ω2res＜ω）では等価キャパシタンスを導入していることが理解できる。この回路構成は３個の能動素子を含んでいるので、本発明に従えば、その内の１つが他の２つの値を一意的に決めるパラメータとして用いられる。ここでは、等価バラクタの類似のセットの予め定義されたデータ、即ち、Ｃspe（ω1）、ｋ、及び、ω2が、実現されるべきものとして考えられる。これらの値が与えられたり、定義されるとき、図７Ａに示す回路構成の各素子の値は、以下で説明するように求めることができると考えられる。最初にまず、キャパシタンスＣ1は固定パラメータ値を形成し、それ故に、それは固定されると考えるなら、他の素子の値は以下のように求めることができる。
【００４６】
ｍ  ＝  ｛ｋＣspe（ω1）−Ｃ1｝／｛Ｃspe（ω1）−Ｃ1｝
Ｌ  ＝  （ｍ−１）／［｛ｋＣspe（ω1）−Ｃ1｝・（ω22−ω12）］
Ｃ2 ＝  ｛Ｃspe（ω1）−Ｃ1｝／［１＋ω12Ｌ｛Ｃspe（ω1）−Ｃ1｝］
図７Ａで説明したように、３個の能動素子を含む回路構成は、ω2res＜ωにおいて、同調可能な等価バラクタＣspe（ω1）の性能に大きな改善を与えるであろうことが分かる。
【００４７】
図８Ａは、直列タンクの実施例（ａ1）、並列タンクの実施例（ｂ1）、及び図７Ａに従った３個の素子を用いた実施例（ｃ1）の等価バラクタの周波数依存特性を示す。
【００４８】
図８Ｂは、等価バラクタの同調能力Ｔesp（ω，Ｖ）（ａ）を図示したものであり、比較のために、並列タンクによる実施形（ｂ）と直列タンクによる実施形（ｃ）も示されている。単純なバラクタを用いた場合も一点鎖線（ｄ）で示されている。ここでは、特に３つの素子による実施形では、Ｃ1は１．６ｐＦであるように選択されていると仮定している。上記の公式を用いれば、Ｃ2は０．９６２５ｐＦ、Ｌは２．７４ｎＨと求めることができる。
【００４９】
図７Ａに示されている実施例を参照するなら、容量性分岐と共振分岐のキャパシタアドミタンスの符号は逆で、かつ同時にチューニングされるので、その回路構成は、いずれかの分岐、または別々にとられた素子の同調能力と比べて、非常に高い同調能力を示すであろう。キャパシタンス−電圧依存性の特性は次式で与えられる。
【００５０】
Ｃ（Ｖ）＝Ｃ（０）／√（１＋Ｖ）
それ故に、本発明によれば、ある限られた周波数帯において、同調能力を拡大したバラクタ、或いは、回路構成を実現することができる。多くのデバイスは既存の素子や新しい素子の抜本的な小型化を可能にする実質的に狭帯域応用に対して設計されるので、これは有利である。別の積極的な効果は、製造コストが非常に低くなるという点である。
【００５１】
この可変同調能力は周波数依存性があるので、この周波数依存性は、種々の回路素子の中に用いて利用される。一例としては、差動位相偏移変調における周波数依存性を持つ移相器での利用である。
【００５２】
明らかなように、本発明の概念は、多くの異なった応用においても実施し適用することが可能である。代替の実施例として、３個の能動素子ではなく、５個の能動素子を含む回路構成を図９に示す。図９では、共振分岐がインダクタＬ2と直列に接続されたキャパシタＣ21を含み、容量性分岐が、実質的には図７Ａと同様な回路構成を有している。即ち、容量性分岐は、第１キャパシタＣ11が、インダクタＬ1に直列に接続された２個目の第１キャパシタＣ12と並列に接続されている。また、その回路構成は、バイアス電圧Ｖbを印加することによりバイアスされ、等価キャパシタンス、即ち、容量性分岐のキャパシタンスは、キャパシタＣ21のキャパシタンスと同じオーダの値である。それ故に、より多くの数の素子を用いれば、３素子構成の場合よりも、さらに高い同調能力さえも得られるであろう。従って、種々の回路構成が個々の要求および応用に対して調整され、選択された周波数範囲において特に高い同調能力を持つという利点が得られることが理解できる。
【００５３】
明らかなように、本発明は、多くの方法により変形され、具体的に例示された実施例に限られることなく、これとは反対に、添付された請求の範囲の中で多くの変形を行うことができる。
【図面の簡単な説明】
【００５４】
【図１Ａ】強誘電体バラクタの簡単な物理的実現例を示した図である。
【図１Ｂ】図１Ａに示すバラクタの等価回路を示した図である。
【図２Ａ】直列共振ＬＣタンクを示した図である。
【図２Ｂ】図２Ａに示す直列共振ＬＣタンクの入力アドミタンスを周波数に対して示した図である。
【図３Ａ】並列共振ＬＣタンクを示した図である。
【図３Ｂ】図３Ａに示す並列共振ＬＣタンクの入力アドミタンスを周波数に対して示した図である。
【図４】２つの代表的な直列共振タンクと並列共振タンクにおいて、それぞれの等価キャパシタの周波数依存性を示した図である。
【図５】本発明の１実施例に従う、３個の能動素子を含む回路構成を示した図である。
【図６】図５に示す回路構成の代表的なレイアウトを示した図である。
【図７Ａ】直流バイアス電圧が印加される３個の能動素子を含む回路構成を示した図である。
【図７Ｂ】図７Ａに従う回路構成に対する入力アドミタンスを周波数の関数として示した図である。
【図８Ａ】図７Ａに従う等価可変バラクタの周波数依存性を、図２Ａの直列タンクバラクタと図３Ａの並列タンクバラクタの周波数依存性と比較して示した図である。
【図８Ｂ】図７Ａに示す等価バラクタの５ＧＨｚ〜６ＧＨｚ帯における可変範囲を示した図である。
【図９】本発明に従う、５個の能動素子を持つ回路構成を示した図である。
【図１Ａ】
2008544600.tif 000003
【図１Ｂ】
2008544600.tif 000004
【図２Ａ】
2008544600.tif 000005
【図２Ｂ】
2008544600.tif 000006
【図３Ａ】
2008544600.tif 000007
【図３Ｂ】
2008544600.tif 000008
【図４】
2008544600.tif 000009
【図５】
2008544600.tif 000010
【図６】
2008544600.tif 000011
【図７Ａ】
2008544600.tif 000012
【図７Ｂ】
2008544600.tif 000013
【図８Ａ】
2008544600.tif 000014
【図８Ｂ】
2008544600.tif 000015
【図９】
2008544600.tif 000016
【手続補正書】
【提出日】平成18年12月29日(2006.12.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも同調可能な第１のキャパシタ（Ｃ1；Ｃ11，Ｃ12，Ｌ1）をともなう少なくとも１つの容量性分岐と同調適用手段とを有した同調可能な回路、或いはアドミタンスの装置であって、
前記装置はさらに、
互いに直列に接続された少なくとも第２のキャパシタ（Ｃ2；Ｃ21）とインダクタ（Ｌ1；Ｌ2）とを有した少なくとも１つの共振分岐を有し、
前記少なくとも１つの容量性分岐と前記少なくとも１つの共振分岐とは並列接続され、
前記同調適用手段はＤＣチューニング電圧（Ｖb）の印加に適合され、
前記アドミタンスの装置と等価なバラクタ構成を形成する前記バラクタ構成の同調能力の周波数依存性が少なくとも選択された周波数範囲では制御可能になるように、前記第１のキャパシタ（Ｃ1；Ｃ11，Ｃ12）と前記第２のキャパシタ（Ｃ2；Ｃ21）との内の少なくともいずれかのキャパシタンスと、前記インダクタ（Ｌ1；Ｌ2）のインダクタンスとの内の少なくともいずれかが選択され、
実質的に周波数に独立であるか、或いは、与えられた許容偏差をともなうが周波数に独立であるために、前記第２のキャパシタ（Ｃ2；Ｃ21）のキャパシタンスは、実質的に前記第１のキャパシタ（Ｃ1；Ｃ11，Ｃ12）のキャパシタンスと同じオーダの大きさであることを特徴とする装置。
【請求項２】
前記第２のキャパシタ（Ｃ2；Ｃ21）のキャパシタンスが選択されて、前記周波数範囲において、与えられた周波数依存性、或いは、与えられた最大の偏差或いは許容差をもつ周波数依存性を与えることを特徴とする請求項１に記載の装置。
【請求項３】
前記第１のキャパシタ（Ｃ1；Ｃ11，Ｃ12）と前記第２のキャパシタ（Ｃ2）は可変、即ち、バラクタであることを特徴とする請求項１又は２に記載の装置。
【請求項４】
前記第１と第２のキャパシタ（Ｃ1；Ｃ11，Ｃ12；Ｃ2）の少なくとも１つは可変、即ち、バラクタであることを特徴とする請求項１又は２に記載の装置。
【請求項５】
前記第２のキャパシタのキャパシタンスが選択されて、与えられたか、或いは選択された周波数範囲における前記アドミタンスの装置の等価キャパシタンス或いは同調能力が実質的に周波数に独立であるか、或いは、指定された限界内で与えられた許容偏差或いは周波数依存性をともなうが周波数に独立であることを特徴とする請求項１乃至４のいずれか１項に記載の装置。
【請求項６】
前記第１のキャパシタ（Ｃ1；Ｃ11，Ｃ12）或いは前記容量性分岐は同調可能であることを特徴とする請求項１乃至５のいずれか１項に記載の装置。
【請求項７】
前記第２のキャパシタ（Ｃ2；Ｃ21）或いは前記共振分岐は、ある程度まで同調可能であるか、前記第１のキャパシタよりはかなり小さいか、或いは同調可能ではないことを特徴とする請求項６に記載の装置。
【請求項８】
前記等価キャパシタンスは前記周波数範囲により与えられ、
前記周波数ωは前記並列共振周波数ω2pよりも高いことを特徴とする請求項１乃至７のいずれか１項に記載の装置。
【請求項９】
前記容量分岐は、第２のインダクタ（Ｌ1）に直列に接続された二次的な（Ｌ1）第１のキャパシタ（Ｃ11）に直列に接続された前記第１のキャパシタ（Ｃ1）をもつ第１の可変キャパシタンス構成を有し、
前記共振分岐は、前記第１のインダクタ（Ｌ2）に直列に接続された前記第２のキャパシタ（Ｃ12）を有する、即ち、５つの能動素子を有することを特徴とする請求項１乃至８のいずれか１項に記載の装置。
【請求項１０】
同調可能な誘電常数をもつ、例えば、ＢａＳｒＴｉＯ3、ＢＳＴＯのような強誘電物質でできていることを特徴とする請求項１乃至９のいずれか１項に記載の装置。
【請求項１１】
重合体物質、或いは、液晶物質でできていることを特徴とする請求項１乃至９のいずれか１項に記載の装置。
【請求項１２】
超伝導物質、例えば、ＹＢＣＯのような、高温或いは低温超伝導物質を有することを特徴とする請求項１乃至９のいずれか１項に記載の装置。
【請求項１３】
凡そ、５〜２０×３０〜７０μｍ、例えば、１０×５０μｍのサイズをもつことを特徴とする請求項１乃至１２のいずれか１項に記載の装置。
【請求項１４】
少なくとも選択された範囲、ギガヘルツ周波数帯、例えば、約１〜１０ＧＨｚ周波数帯、ｎ×１０ＧＨｚ（ｎ＝１，……，９）、ｎ×１００ギガヘルツ周波数帯（ｎ＝１〜１０、或いはそれ以上）において、制御可能な高い同調能力を備えるために動作するように構成され、即ち、前記能動素子、少なくとも前記第１のキャパシタと前記第２のキャパシタと前記インダクタとは適切に選択されることを特徴とする請求項１乃至１３のいずれか１項に記載の装置。
【請求項１５】
１ＧＨｚ以下の周波数帯で動作するように構成され、即ち、前記能動素子、少なくとも前記第１のキャパシタと前記第２のキャパシタと前記インダクタとは適切に選択されることを特徴とする請求項１乃至１３のいずれか１項に記載の装置。
【請求項１６】
移相器、同調可能なフィルタ、或いは同調可能なマッチング回路などで用いられるように適合されていることを特徴とする請求項１乃至１５のいずれか１項に記載の装置。
【請求項１７】
前記第１のキャパシタと前記第２のキャパシタの内少なくともいずれか、或いは、バラクタは、平面或いは平行平板或いは多層バラクタとして、円形、楕円形、矩形、正方形、インターデジタル、或いは他の適切な形で実現されることを特徴とする請求項１乃至１６のいずれか１項に記載の装置。
【請求項１８】
同調可能な回路或いはアドミタンス装置を提供する方法であって、
容量性分岐に少なくとも同調可能な第１のキャパシタを提供する工程と、
共振分岐に少なくとも同調可能な第２の共振器キャパシタとインダクタとを直列に提供する工程と、
前記容量性分岐と前記共振分岐とを並列接続する工程と、
前記同調可能な回路或いは前記アドミタンス装置と等価なバラクタを形成する前記バラクタの最大許容可能な同調能力或いは周波数依存性の偏差を与える一方、周波数範囲を確立する工程と、
前記第１のキャパシタ或いは前記第２のキャパシタを基準パラメータキャパシタとして選択し、
前記基準パラメータキャパシタのキャパシタンスを固定し、
前記固定されたキャパシタンスの値と、前記周波数範囲を定義する上限及び下限周波数値と、前記最大許容可能な値／偏差とを用いて、基準パラメータキャパシタとして用いられない他のキャパシタのキャパシタンスと前記インダクタのインダクタンスを計算することにより、
互いに対して依存性が大きいので、前記等価なバラクタ構成の同調能力の周波数依存性が制御できるように、前記第１のキャパシタと前記第２のキャパシタのキャパシタンスと前記インダクタのインダクタンスとを選択する工程とを有することを特徴とする方法。
【請求項１９】
ＤＣバイアス電圧を印加する工程をさらに有することを特徴とする請求項１８に記載の方法。
【請求項２０】
最大許容可能な偏差を百分率で、例えば、５％、１０％、２０％、２５％、３０％などと確定する工程をさらに有することを特徴とする請求項１８又は１９に記載の方法。
【請求項２１】
前記バラクタは、例えば、ＢＳＴＯ或いは超伝導物質のような同調可能な誘電常数をもつ誘電性基板を有するバラクタであることを特徴とする請求項１８乃至２０のいずれか１項に記載の方法。
【手続補正書】
【提出日】平成20年5月26日(2008.5.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
少なくとも同調可能な第１のキャパシタ（Ｃ1；Ｃ11，Ｃ12）をともなう少なくとも１つの容量性分岐と同調適用手段とを有した同調可能な回路、或いはアドミタンスの装置であって、
前記装置はさらに、
互いに直列に接続された少なくとも第２のキャパシタ（Ｃ2；Ｃ21）とインダクタ（Ｌ1；Ｌ2）とを有した少なくとも１つの共振分岐を有し、
前記少なくとも１つの容量性分岐と前記少なくとも１つの共振分岐とは並列接続され、
前記同調適用手段はＤＣチューニング電圧（Ｖb）の印加に適合され、
前記アドミタンスの装置と等価なバラクタ構成を形成する前記バラクタ構成の同調能力の周波数依存性が少なくとも選択された周波数範囲では制御可能になるように、前記第１のキャパシタ（Ｃ1；Ｃ11，Ｃ12）と前記第２のキャパシタ（Ｃ2；Ｃ21）との内の少なくともいずれかのキャパシタンスと、前記インダクタ（Ｌ1；Ｌ2）のインダクタンスとの内の少なくともいずれかが選択され、
実質的に周波数に独立であるか、或いは、与えられた許容偏差をともなうが周波数に独立であるために、前記第２のキャパシタ（Ｃ2；Ｃ21）のキャパシタンスは、実質的に前記第１のキャパシタ（Ｃ1；Ｃ11，Ｃ12）のキャパシタンスと同じオーダの大きさであることを特徴とする装置。
【国際調査報告】
2008544600.tif 000017
2008544600.tif 000018
2008544600.tif 000019