(57)【要約】  信号処理装置（ＲＥＣ）は、可変フィルタ素子（ＦＥ）を有するフィルタ（ＰＰＦ）を備える。スイッチング回路（ＳＷＣＴ）は、１つのフィルタ素子（ＦＥ１）の後、他のフィルタ素子（ＦＥ３）を、フィルタ状態から調整状態に切り替えるとともに再度フィルタ状態に戻す。フィルタ状態のフィルタ素子は、不要な信号の抑制に寄与する。調整状態のフィルタ素子は、測定信号（Ｓｍ）の特性に影響を与える。調整回路（ＡＤＣＴ）は、調整状態のフィルタ素子を、測定信号の特性が、目標値（ＴＶ）と実質的に同等になるように調整する。
2008502255.tif 000002
【特許請求の範囲】
【請求項１】
不要な信号を抑制するフィルタを備え、前記フィルタが様々なフィルタ素子を備える信号処理装置であって、
１つのフィルタ素子を切り替え、続いて、他のフィルタ素子を、フィルタ状態から調整状態に切り替えるとともに再度フィルタ状態に戻し、前記フィルタ状態のフィルタ素子が、前記不要な信号の抑制に寄与し、前記調整状態のフィルタ素子が、測定信号の特性に影響を与える、スイッチング回路と、
前記調整状態の前記フィルタ素子を、前記測定信号の特性が、目標値と実質的に同等になるように調整する調整回路と、
を備えることを特徴とする信号処理装置。
【請求項２】
前記信号処理装置が、前記調整状態の前記フィルタ素子に刺激信号を印加する信号源を備え、前記フィルタ素子が、前記刺激信号に応じて前記測定信号を供給する請求項１に記載の信号処理装置。
【請求項３】
前記信号源が、ＤＣ刺激信号とＡＣ刺激信号とを供給して、それぞれＤＣ測定信号とＡＣ測定信号とを得るように構成されており、前記調整回路が、前記ＤＣ測定信号に基づいてフィルタ素子を構成するレジスタを調整するとともに、前記ＡＣ測定信号に基づいてフィルタ素子を構成するキャパシタを調整するように構成されている請求項２に記載の信号処理装置。
【請求項４】
前記信号源が、前記ＤＣ刺激信号と前記ＡＣ刺激信号とを同時に供給するように構成されており、前記調整回路が、前記レジスタを調整するＤＣ分岐と、前記キャパシタを調整するＡＣ分岐とを備える請求項３に記載の信号処理装置。
【請求項５】
前記目標値が、前記調整状態の前記フィルタ素子を表わす二重化回路から得られ、前記二重化回路が、前記刺激信号を表わす二重化信号を受信する請求項２に記載の信号処理装置。
【請求項６】
前記信号処理装置が、発振回路を備え、前記調整状態に切り替えられる前記フィルタ素子が、前記発振回路の一部を形成し、前記発振回路の出力信号が、前記測定信号を構成する請求項１に記載の信号処理装置。
【請求項７】
前記信号処理装置が、前記信号処理装置の動作遷移と一致する間隔で、前記スイッチング装置が、フィルタ素子を連続して、前記フィルタ状態から前記調整状態に切り替えるとともにその後再度前記フィルタ状態に戻させるように構成したコントローラを備える請求項１に記載の信号処理装置。
【請求項８】
前記信号処理装置が、所望の信号が無い時間間隔を検出するように構成されるとともに、前記時間間隔内に、前記スイッチング装置に、フィルタ素子を連続して、前記フィルタ状態から前記調整状態に切り替えさせるとともにその後再度前記フィルタ状態に戻させるように構成されたコントローラを備える請求項１に記載の信号処理装置。
【請求項９】
前記測定信号がある周波数範囲にある周波数を有しており、前記それぞれのフィルタ素子の前記それぞれの信号応答特性が、周波数の関数として大幅に変動することを特徴とする、請求項１に記載の信号処理装置。
【請求項１０】
不要な信号が、様々なフィルタ素子を備えるフィルタにより抑制される、フィルタリングステップを含む信号処理方法であって、
１つのフィルタ素子が切り替えられ、続いて、他のフィルタ素子が、フィルタ状態から調整状態に切り替えられるとともにその後再度フィルタ状態に戻され、前記フィルタ状態のフィルタ素子が、前記不要な信号の抑制に寄与し、前記調整状態のフィルタ素子が、測定信号の特性に影響を与える、切替ステップと、
前記調整状態の前記フィルタ素子が、前記測定信号の特性が、目標値と実質的に同等になるように調整される調整ステップと、
を備える方法。
【請求項１１】
請求項１に記載された信号処理装置と、前記信号処理装置が処理した信号を表示する表示装置とを備える信号表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不要な信号を抑制するフィルタを備える信号処理装置に関する。信号処理装置は、例えば音声、映像、またはデータもしくはそれらの組み合わせの形式の情報を伝達する無線周波数信号を受信するレシーバであってもよい。
【背景技術】
【０００２】
レシーバは以下のように実施できる。周波数変換器は、無線周波数信号を２つの成分、同相成分と直交成分とを備える中間周波数信号に変換する。いわゆる多相フィルタは、中間周波数信号をフィルタリングして、不要な信号を抑制する。フィルタリング中間信号をさらに処理して、無線周波数信号により伝達された情報を得る。
【０００３】
多相フィルタが不要な信号を抑制する程度は、多相フィルタを構成する構成要素の相対精度に依存する。相対精度が高いほど、不要な信号がより良好に抑制される。
【０００４】
米国特許第４６４７８４３号は、環状の直列接続交互レジスタおよびキャパシタで構成された多相フィルタを記載している。多相フィルタは、交互にフィルタの入力と出力とを形成する、レジスタとキャパシタとの間の接続点を有する。レジスタは、各それぞれの出力に接続された構成要素の抵抗と容量の積が、積ＲＣと同等になるようにトリミングされ、ＲおよびＣは、レジスタおよびキャパシタの公称抵抗および容量である。多相フィルタを比較的低コストで製造するために、厚膜技術が用いられる。各ネットワーク部のレジスタは、厚膜基板上に形成された後、所望の値にトリミングされる。レジスタは、既知の方法でレーザを用いてトリミングされる。
【発明の概要】
【０００５】
本発明の態様によれば、様々なフィルタ素子を有するフィルタを備える信号処理装置は、以下の特徴を有する。スイッチング回路は、１つのフィルタ素子を切り替え、続いて、他のフィルタ素子を、フィルタ状態から調整状態に切り替えるとともに再度フィルタ状態に戻す。フィルタ素子は、フィルタ状態で、不要な信号の抑制に寄与する。フィルタ素子は、調整状態で、測定信号の特性に影響を与える。調整回路は、調整状態のフィルタ素子を、測定信号の特性が、目標値と実質的に同等になるように調整する。
【０００６】
本発明は、以下の態様を考慮に入れている。実際には調整回路は、任意の他の回路と同様に、ある不正確さを有する。その結果、本発明による信号処理回路の調整回路は、ある誤差を生じる。すなわち測定状態のフィルタ素子は、測定信号の関連特性が、目標値と厳密に同等になるようには調整されない。調整回路内の不正確さによるある不一致があることになる。
【０００７】
しかし本発明による信号処理装置において、調整回路のいかなる不正確さも、１つのフィルタ素子の調整に、他のフィルタ素子の調整とほぼ同程度に影響を与えることになる。すなわち調整回路は、実行される各調整においてほぼ同じ誤差を生じることになる。その結果、上記１つのおよび他のフィルタ素子のそれぞれの値は、本発明による調整が行われた後、緊密に一致することになるが、そのようなそれぞれの値は、あまり正確ではない恐れがある。例えば多相フィルタ内のフィルタ素子の緊密な一致は、不要な信号の適正な抑制に寄与する。その結果、本発明の利点は、信号処理の比較的良好な品質を可能にする。
【０００８】
本発明の他の利点は、以下の態様に関する。本発明による信号処理装置は、例えばレーザによるフィルタ素子のいかなるトリミングも必要としない。このようなトリミングは、比較的多大な時間を必要とするとともに、そのため生産工程を減速する恐れがあり、これは１時間または１日当たり生産される個数の点で、生産能力を低下させる。これを回避するために、生産ラインは、様々なトリミングステーションを備える場合がある。しかしこれにより、生産ラインはよりコストがかかるようになる。本発明は、フィルタ素子のいかなるトリミングも必要としないため、本発明は、コストの削減を可能にする。
【０００９】
さらにまた、本発明による信号処理装置を、集積回路または一組の集積回路の形で実施することができる。集積回路は、比較的安価である。その上、本発明による信号処理装置は、比較的大きなチップ表面を必要としない。この理由は、フィルタ素子が、成分値の点で、比較的正確である必要がないことである。フィルタ素子が、比較的正確である必要がないため、それらは比較的小さいチップ表面で実現することができる。加えてスイッチング回路および測定回路も、比較的小さなチップ表面で実現することができる。これらの理由のため、本発明は、コスト効率の高い実施を可能にする。
【００１０】
加えて本発明は収率向上を可能にする、すなわち高い割合の大量生産された集積回路が、従来の実施に比べて、満足な性能を有する。この理由は、本発明による実施の性能が、従来の実施より相対部品精度に依存しないことである。その結果、本発明による実施は、ある相対部品精度に対して、満足な性能を有することができるが、従来の実施は、同じ相対部品精度に対して満足な性能を有さない。本発明による実施は、ＯＫテストに合格するが、従来の実施は、ＯＫテストに合格せず、これは経済的損失を表わす。収率向上が、そのため本発明がコスト効率の高い実施を可能にするさらに他の理由である。
【００１１】
本発明のこれらおよび他の態様を、図面を参照して以下により詳細に説明する。
【発明を実施するための形態】
【００１２】
図１は、無線周波数信号ＲＦを受信するとともにそれに応じて表面装置ＤＰＬ上の表示用映像信号ＶＩＤを供給するレシーバＲＥＣを図示する。レシーバＲＥＣは、周波数コンバータＦＣＶと、多相フィルタＰＰＦと、復調器ＤＥＭと、コントローラＣＴＲＬとを備える。コントローラＣＴＲＬは、例えばリモートコントロールＲＣＤと対話してもよい。
【００１３】
レシーバＲＥＣは以下のように動作する。周波数コンバータＦＣＶは、無線周波数信号ＲＦを中間周波数ＩＦに変換する。多相フィルタＰＰＦは、中間周波数信号ＩＦをフィルタリングしてフィルタリング中間周波数信号ＩＦＦを得る。復調器ＤＥＭは、フィルタリング中間周波数信号ＩＦＦをさらに処理するとともにそこから表示装置ＤＰＬ上で表示すべき映像信号ＶＩＤを得る。
【００１４】
レシーバＲＥＣ内の中間周波数信号ＩＦは、同相成分Ｉと直交成分Ｑとを有する複合信号である。同相成分と直交成分とは、異なる形状である。従って中間周波数信号ＩＦは正の同相成分Ｉ＋と、正の直交成分Ｑ＋と、負の同相成分Ｉ−と、負の直交成分Ｑ−とを備える。これらの成分は、それぞれ０、９０、１８０、２７０度位相成分として表わすことができる。このような複合中間周波数信号を供給する周波数コンバータは、通例様々なミキサで実施される。このような周波数コンバータは、それぞれのミキサに印加される前にオシレータ信号を位相シフトする位相シフタも含む。
【００１５】
多相フィルタＰＰＦは、複合中間周波数信号ＩＦ内の正と負の周波数を区別する。すなわち多相フィルタＰＰＦは、負または正の周波数を抑制することができるが、反対符号の周波数は抑制されない。多相フィルタＰＰＦは、例えばゼロ周波数から正のカットオフ周波数に及ぶ通過帯域を有する。正のカットオフ周波数は、受信すべき無線周波数信号ＲＦの帯域幅に実質的に相当する。負の周波数、特にゼロ周波数直下である負の周波数は、抑制される。
【００１６】
図２は、図１に示したレシーバＲＥＣの多相フィルタＰＰＦを図示する。多相フィルタＰＰＦは、フィルタ入力部ＦＳ１と調整回路ＡＤＣＴとを備える。フィルタ入力部ＦＳ１は、様々なフィルタ素子ＦＥ１、ＦＥ２、…、ＦＥｍ−１、およびＦＥｍ、ならびにスイッチング回路ＳＷＣＴを備える。フィルタ入力部ＦＳ１は、中間周波数信号ＩＦの４つの成分を受信する。多相フィルタＰＰＦは、図２に図示するようにさらなるフィルタ部ＦＳ１、…、ＦＳｎを備えてもよい。それらの追加フィルタ部は、フィルタ入力部ＦＳ１と同様であってもよい。多相フィルタＰＰＦは、図２に図示しない様々な増幅器を備えてもよい。例えばバッファを構成する増幅器が、フィルタ入力部ＦＳ１の前にあってもよい。またこのようなバッファ増幅器は、多相フィルタＰＰＦ内の２つの連続フィルタ部間に接続されてもいてもよい。
【００１７】
多相フィルタＰＰＦは、基本的に以下のように動作する。スイッチング回路ＳＷＣＴは、測定信号Ｓｍを調整回路ＡＤＣＴに印加する。スイッチング回路は、１つ以上のフィルタ素子ＦＥに測定信号Ｓｍの特性に影響を与えさせる。調整回路ＡＤＣＴは、測定信号Ｓｍの特性に影響を与えるその１つ以上のフィルタ素子ＦＥを調整する。
【００１８】
図３は、フィルタ入力部ＦＳ１を図示する。フィルタ入力部ＦＳ１は、フィルタ素子を構成する４つのレジスタＲ１、Ｒ２、Ｒ３、およびＲ４ならびに４つのキャパシタＣ１、Ｃ２、Ｃ３、およびＣ４を備える。フィルタ入力部ＦＳ１は、８つのスイッチブロックＳＷＢ１１、ＳＷＢ１２、…、ＳＷＢ１８を含むスイッチング回路ＳＷＣＴ１と刺激信号源ＳＳＣ１とをさらに備える。刺激信号源ＳＳＣ１は、ＡＣ信号、ＤＣ信号または両信号の組み合わせであり得る刺激信号Ｓｓｔ１を供給する。フィルタ入力部ＦＳ１は、４つの測定ノードＮ１、Ｎ２、Ｎ３、およびＮ４を備え、各ノードが、レジスタＲとキャパシタＣとに接続されている。
【００１９】
８つのスイッチブロックＳＷＢ１１、ＳＷＢ１２、…、ＳＷＢ１８は同様である。スイッチブロックＳＷＢは、数字１、２、および３で示される３つのコンタクトを有する。スイッチブロックＳＷＢは、２つのスイッチ状態、すなわちコンタクト１がコンタクト２に接続されたフィルタスイッチ状態と、コンタクト１がコンタクト３に接続された測定スイッチ状態とを有する。スイッチブロックＳＷＢは、通常フィルタスイッチ状態であるとともに例外的に測定状態である。
【００２０】
フィルタ入力部ＦＳ１は以下のように動作する。各スイッチブロックＳＷＢがフィルタスイッチ状態であると仮定する。その場合、各フィルタ素子は、中間周波数信号に存在し得る不要な信号の抑制に貢献する。すなわち各レジスタＲおよび各キャパシタＣはフィルタ状態である。
【００２１】
ここでスイッチブロックＳＷＢ１１、ＳＷＢ１５、およびＳＷＢ１６が、測定スイッチ状態であるとともに他のスイッチブロックが、フィルタスイッチ状態であると仮定する。その場合、レジスタＲ１およびキャパシタＣ１が、刺激信号Ｓｔ１を受信する。測定信号Ｓｍ１が、測定ノードＮ１に出現する。測定信号Ｓｍ１は、とりわけレジスタＲ１およびキャパシタＣ１により規定される振幅を有すことになる。スイッチング装置ＳＷＣＴ１は、このようにスイッチブロックＳＷＢ１１、ＳＷＢ１５、およびＳＷＢ１６が、測定スイッチ状態である場合、レジスタＲ１およびＣ１を測定状態にさせる。
【００２２】
ここでスイッチブロックＳＷＢ１２、ＳＷＢ１６、およびＳＷＢ１７が、測定スイッチ状態であるとともに他のスイッチブロックが、フィルタスイッチ状態であると仮定する。その場合、レジスタＲ２およびキャパシタＣ２が、刺激信号Ｓｔ１を受信する。測定信号Ｓｍ２が、測定ノードＮ２に出現する。測定信号Ｓｍ２は、とりわけレジスタＲ２およびキャパシタＣ２により規定される振幅を有することになる。スイッチング装置ＳＷＣＴ１は、このようにスイッチブロックＳＷＢ１２、ＳＷＢ１６、およびＳＷＢ１７が、測定スイッチ状態である場合、レジスタＲ２およびＣ２を測定状態にさせる。
【００２３】
同様にしてスイッチング装置ＳＷＣＴ１は、スイッチブロックＳＷＢ１３、ＳＷＢ１７、およびＳＷＢ１８が、測定スイッチ状態である場合、レジスタＲ３およびＣ３を測定状態にさせる。測定ノードＮ３の測定信号Ｓｍ３は、とりわけレジスタＲ３およびキャパシタＣ３により規定される振幅を有することになる。スイッチング装置ＳＷＣＴ１は、スイッチブロックＳＷＢ１４、ＳＷＢ１８、およびＳＷＢ１５が、測定スイッチ状態である場合、レジスタＲ４およびＣ４を測定状態にさせる。測定ノードＮ４の測定信号Ｓｍ４は、とりわけレジスタＲ４およびキャパシタＣ４により規定される振幅を有することになる。
【００２４】
図４は、図３に示すフィルタ入力部ＦＳ１のフィルタ素子用調整回路ＡＤＣＴ１を図示する。調整回路ＡＤＣＴ１は、セレクタＳＥＬ１と、レベル検出器ＬＤＴ１と、基本スイッチＳＷ１と、コンパレータＣＭＰ１と、トラックアンドホールド制御回路ＴＨＣ１とを備える。基本スイッチＳＷ１は、レベル検出器ＬＤＴ１に並列接続されている。基本スイッチＳＷ１を、開成状態と閉成状態とに切り替えることができる。コンパレータＣＭＰ１は、測定入力Ｍｉと基準入力Ｒｉとを有する。基準入力Ｒｉは、目標値ＴＶ１を受信する。トラックアンドホールド制御回路ＴＨＣ１は、多相フィルタのフィルタ素子に接続されているとともに、各フィルタ素子を個々に調整することができる。
【００２５】
調整回路ＡＤＣＴ１は、以下のように動作する。セレクタＳＥＬ１は、フィルタ入力部ＦＳ１内の測定ノードＮのうちの１つを選択する。基本スイッチＳＷ１は、刺激信号源ＳＳＣ１が、ＤＣ信号を供給すると閉成状態に切り替えられる。その場合コンパレータＣＭＰ１は、その測定入力Ｍｉにおいて、セレクタＳＥＬが選択した測定ノードにある測定信号を受信する。基本スイッチＳＷ１は、刺激信号源ＳＳＣ１が、ＡＣ信号を供給すると開成状態に切り替えられる。その場合レベル検出器ＬＤＴ１は、レベル検出値をコンパレータＣＭＰ１の測定入力Ｍｉへ供給する。レベル検出値は、セレクタＳＥＬが選択した測定ノードにある測定信号の振幅を示す。
【００２６】
コンパレータＣＭＰ１は、その測定入力Ｍｉで受信した信号を目標値ＴＶ１と比較する。それに応じてコンパレータＣＭＰ１は、調整信号をトラックアンドホールド制御回路ＴＨＣ１に印加する。トラックアンドホールド制御回路ＴＨＣ１は、測定ノードＮに接続されたフィルタ素子を調整する。例えばセレクタＳＥＬ１が、測定ノードＮ１を選択すると仮定する。レジスタＲ１およびキャパシタＣ１は、測定ノードＮ１に接続されている。その場合トラックアンドホールド制御回路ＴＨＣ１は、レジスタＲ１またはキャパシタＣ１、もしくは両方のフィルタ素子を調整することができる。フィルタ素子を調整する様々な手法があり、それらは明細書の最後に説明する。
【００２７】
図５は、フィルタ入力部ＦＳ１内のフィルタ素子を、図３に図示したスイッチング回路ＳＷＣＴ１と、図４に図示した調整回路ＡＤＣＴ１とにより調整する方法を図示する。図５は、スイッチング回路ＳＷＣＴ１にあるスイッチブロックＳＷＢのそれぞれの状態と、調整回路ＡＤＣＴ１内のセレクタＳＥＬ１の状態とを示す時間図である。参照符号１−２は、該当するスイッチブロックＳＷＢのコンタクト１とコンタクト２とが接続されていることを示す。その場合スイッチブロックＳＷＢは、フィルタスイッチ状態である。参照符号１−３は、該当するスイッチブロックＳＷＢのコンタクト１とコンタクト３とが接続されていることを示す。その場合スイッチブロックＳＷＢは、測定スイッチ状態である。
【００２８】
図５は、スイッチブロックＳＷＢ１１が、時刻Ｔ１Ｂでフィルタスイッチ状態から測定スイッチ状態に切り替えられることを示す。スイッチブロックＳＷＢ１１は、時刻Ｔ１Ｅで切り替えられて再度フィルタスイッチ状態に戻される。その結果スイッチブロックＳＷＢ１１は、時刻Ｔ１Ｂで始まり時刻Ｔ１Ｅで終わる時間間隔ＴＩ１中は測定スイッチ状態である。図５は、スイッチブロックＳＷＢ１２、ＳＷＢ１３、およびＳＷＢ１４が、それぞれ時刻Ｔ２Ｂ、Ｔ３Ｂ、およびＴ４Ｂで、フィルタスイッチ状態から測定スイッチ状態に切り替えられることをさらに図示している。スイッチブロックＳＷＢ１２、ＳＷＢ１３、およびＳＷＢ１４は、それぞれ時刻Ｔ２Ｅ、ＴＥ３、およびＴＥ４で切り替えられて再度フィルタスイッチ状態に戻される。その結果スイッチブロックＳＷＢ１２、ＳＷＢ１３、およびＳＷＢ１４は、それぞれ時間間隔ＴＩ２、ＴＩ３、およびＴＩ４中は測定スイッチ状態である。スイッチブロックＳＷＢ１５、…、ＳＷＢ１８は、時刻Ｔ１Ｂでフィルタスイッチ状態から測定スイッチ状態に切り替えられる。スイッチブロックＳＷＢ１５、…、ＳＷＢ１８は、時刻Ｔ４Ｅで切り替えられて再度フィルタスイッチ状態に戻る。その結果スイッチブロックＳＷＢ１５、…、ＳＷＢ１８は、時間間隔ＴＩ１、ＴＩ２、ＴＩ３、およびＴＩ４中は測定スイッチ状態である。図５は、図４に示したセレクタＳＥＬが、それぞれ時間間隔ＴＩ１、ＴＩ２、ＴＩ３、およびＴＩ４中、測定ノードＮ１、Ｎ２、Ｎ３、およびＮ４を選択することをさらに図示している。
【００２９】
刺激信号源ＳＳＣ１が、ＤＣ信号を供給すると仮定する。時間間隔ＴＩ１中、ＤＣ信号は、測定ノードＮ１に出現し、その値は、レジスタＲ１により決定される。すなわちレジスタＲ１は、時間間隔ＴＩ１中は測定状態である。図４に図示した調整回路ＡＤＣＴ１は、測定ノードＮ１に出現するＤＣ信号が、目標値ＴＶ１に実質的に等しくなるようにレジスタＲ１を調整する。より詳細には、時間間隔ＴＩ１中、トラックアンドホールド制御回路ＴＨＣ１は、コンパレータＣＭＰ１から受信する調整信号に基づいて、レジスタＲ１を調整する。すなわち時間間隔ＴＩ１中、トラックアンドホールド制御回路ＴＨＣ１は、コンパレータＣＭＰ１の測定入力ＭｉにおけるＤＣ信号が、目標値ＴＶ１と実質的に同等になる抵抗を有するように、レジスタＲ１を調整する。トラックアンドホールド制御回路ＴＨＣ１は、時間間隔ＴＩ１の後、レジスタＲ１が、新たに調整されるまで、レジスタＲ１のこの抵抗を維持する。
【００３０】
時間間隔ＴＩ２中、ＤＣ信号は、測定ノードＮ２に出現し、その値は、レジスタＲ２により決定される。すなわちレジスタＲ２は、時間間隔ＴＩ２中は測定状態である。図４に図示した調整回路ＡＤＣＴ１は、測定ノードＮ２に出現するＤＣ信号が、目標値ＴＶ１に実質的に等しくなるようにレジスタＲ２を調整する。より詳細には、時間間隔ＴＩ２中、トラックアンドホールド制御回路ＴＨＣ１は、コンパレータＣＭＰ１から受信する調整信号に基づいて、レジスタＲ２を調整する。すなわち時間間隔ＴＩ２中、トラックアンドホールド制御回路ＴＨＣ１は、コンパレータＣＭＰ１の測定入力ＭｉにおけるＤＣ信号が、目標値ＴＶ１と実質的に同等になる抵抗を有するように、レジスタＲ２を調整する。トラックアンドホールド制御回路ＴＨＣ１は、時間間隔ＴＩ２の後、レジスタＲ２が、新たに調整されるまでレジスタＲ２のこの抵抗を維持する。調整回路ＡＤＣＴ１は、それぞれ時間間隔ＴＩ３およびＴＩ４中に、レジスタＲ３とＲ４とを同様に調整する。
【００３１】
刺激信号源ＳＳＣ１を、時刻Ｔ４Ｅの後の時刻で、ＤＣ信号に代えてＡＣ信号を供給するように制御することが可能であり、時刻Ｔ４Ｅは図３に図示したフィルタ入力部ＦＳ１におけるレジスタＲ１、Ｒ２、Ｒ３、およびＲ４の調整の終了を印す。その場合、調整回路ＡＤＣＴ１内の基本スイッチＳＷ１は、開成状態に切り替えられる。そしてフィルタ入力部ＦＳ１内のキャパシタＣ１、Ｃ２、Ｃ３、およびＣ４を、前述したレジスタＲ１、Ｒ２、Ｒ３、およびＲ４の調整と同様にして調整することができる。
【００３２】
図６は、図３に図示したフィルタ入力部ＦＳ１用の代替調整回路ＡＤＣＴ２を図示する。代替調整回路ＡＤＣＴ２は、セレクタＳＥＬ２と、ハイパスフィルタＨＰＦと、レベル検出器ＬＤＴ２と、ＡＣ分岐コンパレータＣＭＰＡと、ローパスフィルタＬＰＦと、ＤＣ分岐コンパレータＣＭＰＤと、トラックアンドホールド制御回路ＴＨＣ２とを備える。セレクタＳＥＬ２は、図４に図示した調整回路ＡＤＣＴ１のセレクタＳＥＬ１と同様である。ＡＣ分岐コンパレータＣＭＰＡおよびＤＣ分岐コンパレータＣＭＰＤは、図４に図示した調整回路ＡＤＣＴ１のコンパレータＣＭＰ１と同様である。各コンパレータＣＭＰＡ、ＣＭＰＤは、測定入力Ｍｉと基準入力Ｒｉとを有する。ＡＣ分岐コンパレータＣＭＰＡは、ＡＣ分岐目標値ＴＶＡを受信する。ＤＣ分岐コンパレータＣＭＰＤは、ＤＣ分岐目標値ＴＶＤを受信する。
【００３３】
代替調整回路ＡＤＣＴ２は、以下のように動作する。刺激信号源ＳＳＣ１が、ＤＣ信号とＡＣ信号との組み合わせを供給すると仮定する。その場合ＤＣ信号とＡＣ信号との組み合わせは、セレクタＳＥＬ２が選択した測定ノードＮに出現する。ＤＣ信号は、セレクタＳＥＬ２が選択した測定ノードＮに接続されたレジスタＲに依存する。ＡＣ信号は、セレクタＳＥＬ２が選択した測定ノードＮに接続されたキャパシタＣに依存する。代替測定回路内のローパスフィルタＬＰＦおよびハイパスフィルタＨＰＦは、ＤＣ信号とＡＣ信号とを分離する。
【００３４】
レベル検出器ＬＤＴ２は、ＡＣ信号を受信する。それに応じて、レベル検出器ＬＤＴ２は、ＡＣ信号に依存するレベル検出値をＡＣ分岐コンパレータＣＭＰＡに印加する。ＡＣ分岐コンパレータＣＭＰＡは、レベル検出値をＡＣ分岐目標値ＴＶＡと比較する。キャパシタ調整信号は、この比較の結果を反映する。ＡＣ分岐コンパレータＣＭＰＡは、キャパシタ調整信号をトラックアンドホールド制御回路ＴＨＣ２に印加する。トラックアンドホールド制御回路ＴＨＣ２は、キャパシタ調整信号に基づいて、セレクタＳＥＬ２が選択した測定ノードＮに接続されたキャパシタＣを調整する。
【００３５】
ＤＣ分岐コンパレータＣＭＰＤは、ＤＣ信号を受信する。ＤＣ分岐コンパレータＣＭＰＤは、ＤＣ信号をＤＣ分岐目標値ＴＶＤと比較する。レジスタ調整信号はこの比較の結果を反映する。ＤＣ分岐コンパレータＣＭＰＤは、レジスタ調整信号をトラックアンドホールド制御回路ＴＨＣ２に印加する。トラックアンドホールド制御回路ＴＨＣ２は、レジスタ調整値に基づいて、セレクタＳＥＬ２が選択した測定ノードＮに接続されたレジスタＲを調整する。トラックアンドホールド制御回路ＴＨＣ２は、レジスタＲとキャパシタＣとを同時に調整する。
【００３６】
図６に図示した代替調整回路ＡＤＣＴ２は、図４に図示した調整回路ＡＤＣＴ１と比べて、より短い時間間隔での調整を可能にする。図５を参照すると、図３に図示した調整回路ＡＤＣＴ１は、それぞれ時間間隔ＴＩ１、ＴＩ２、ＴＩ３、およびＴＩ４でレジスタＲ１、Ｒ２、Ｒ３、およびＲ４を調整するとともに、キャパシタＣ１、Ｃ２、Ｃ３およびＣ４を調整するためにさらに４つの時間間隔を必要とする。対照的に、図６に図示した代替調整回路ＡＤＣＴ２は、図５に図示した時間間隔内でレジスタおよびキャパシタを調整することができる。代替調整回路ＡＤＣＴ２は、ＡＣ信号およびＤＣ信号分岐を備えるため、より短い時間間隔で調整を行うことができる。
【００３７】
図７は、図２に図示した多相フィルタＰＰＦ用の第１の代替フィルタ入力部ＦＳＡ１を図示する。第１の代替フィルタ入力部ＦＳＡ１は、フィルタ素子を構成する、４つのレジスタＲ１１、Ｒ１２、Ｒ１３、およびＲ１４ならびに４つのキャパシタＣ１１、Ｃ１２、Ｃ１３、およびＣ１４を備える。第１の代替フィルタ入力部ＦＳＡ１は、８つのスイッチブロックＳＷＢ２１、ＳＷＢ２２、…、ＳＷＢ２８と、４つの基本スイッチＳＷ１１、…、ＳＷ１４と、刺激信号源ＳＳＣ２と、測定ノードＮ５とを含む、スイッチング回路ＳＷＣＴ２をさらに備える。刺激信号源ＳＳＣ２は、刺激信号Ｓｓｔ２を供給する。
【００３８】
８つのスイッチブロックＳＷＢ２１、…、ＳＷＢ２８は同様である。スイッチブロックＳＷＢは、数字１、２、および３により示される３つのコンタクトを有する。スイッチブロックＳＷＢは、２つのスイッチ状態、すなわちコンタクト１がコンタクト２に接続されたフィルタスイッチ状態と、コンタクト１がコンタクト３に接続された測定スイッチ状態とを有する。スイッチブロックＳＷＢ２１、…、ＳＷＢ２８は、通常フィルタスイッチ状態であるとともに例外的に測定状態である。４つの基本スイッチＳＷ１１、…、ＳＷ１４は、開成状態と閉成状態とに切り替えることができる。開成状態は、フィルタスイッチ状態に相当するとともに、閉成状態は、測定スイッチ状態に相当する。
【００３９】
図７に図示した第１の代替フィルタ入力部ＦＳＡ１は、以下のように動作する。スイッチブロックＳＷＢのいずれかが、測定スイッチ状態である場合には、測定信号Ｓｍ５が、測定ノードＮ５に出現する。スイッチブロックＳＷＢ２１および基本スイッチＳＷ１１が、測定スイッチ状態であるとともに、他のスイッチブロックおよび他の基本スイッチが、フィルタスイッチ状態であると仮定する。その場合レジスタＲ１１が、刺激信号Ｓｓｔ２を受信する。測定信号Ｓｍ５は、とりわけ刺激信号源ＳＳＣ２およびレジスタＲ１１により規定される振幅を有する。
【００４０】
今度はスイッチブロックＳＷＢ２８および基本スイッチＳＷ１４が、測定スイッチ状態であるとともに、他のスイッチブロックおよび基本スイッチが、フィルタスイッチ状態であると仮定する。その場合キャパシタＣ４は、刺激信号Ｓｓｔ２を受信する。ここで測定ノードＮ５の測定信号Ｓｍ５は、とりわけ刺激信号源ＳＳＣ２およびキャパシタＣ１４により規定される振幅を有する。図７に図示した第１の代替フィルタ入力部ＦＳＡ１は、このように様々なフィルタ素子の個々の測定を可能にする。対照的に、図３に図示したフィルタ入力部ＦＳ１では、レジスタおよびキャパシタは、組み合わせて、これらのフィルタ素子が接続されている測定ノードＮの測定信号を決定する。
【００４１】
８つのスイッチブロックＳＷＢ２１、…、ＳＷＢ２８の各々は、順次フィルタスイッチ状態から測定スイッチ状態へ切り替えられる。例えばスイッチブロックＳＷＢ２１が、フィルタスイッチ状態から測定スイッチ状態に切り替えられた後、再度フィルタスイッチ状態に戻されると仮定する。その後スイッチブロックＳＷＢ２２が、測定スイッチ状態からフィルタスイッチ状態に切り替えられ、そして再度フィルタスイッチ状態に戻される。この切替プロセスは、スイッチブロックＳＷＢ２１、…、ＳＷＢ２８の各々が、ある時間間隔で測定スイッチ状態に順次切り替えられるように続く。したがって各フィルタ素子は、順次測定ノードＮ５および刺激信号源ＳＳＣ２に接続される。基本スイッチＳＷ１１、…、ＳＷ１４は、測定ノードＮ５と刺激信号源ＳＳＣ２とに接続されたフィルタ素子が、信号グランドに接続されるように切り替えられる。したがって測定ノードＮ５にある測定信号Ｓｍ５は、レジスタＲ１１、Ｃ１１、Ｒ１２、Ｃ１２等により順次決定される。
【００４２】
図８は、図７に図示した第１の代替フィルタ入力部ＦＳＡ１用の調整回路ＡＤＣＴ３を図示する。調整回路ＡＤＣＴ３は、二重化刺激信号源ＳＳＣＤ１と、基本スイッチＳＷ１５に直列に接続された二重化レジスタＲＤ１と、基本スイッチＳＷ１６に直列に接続された二重化キャパシタＣＤ１と、コンパレータＣＭＰ３と、トラックアンドホールド制御回路ＴＨＣ３とを備える。コンパレータＣＭＰ３は、測定入力Ｍｉと基準入力Ｒｉとを有する。測定入力Ｍｉは、図７に図示された第１の代替フィルタ入力部ＦＳＡ１内の測定ノードＮ５にある測定信号Ｓｍ５を受信する。基準入力Ｒｉは、二重化刺激信号源ＳＳＣＤ１と、二重化レジスタＲＤ１と、二重化キャパシタＣＤ１と、それらに直列に接続される基本スイッチＳＷ１５、ＳＷ１６とに依存する信号を受信する。二重化刺激信号源ＳＳＣＤ１は、図７に図示した第１の代替フィルタ入力部ＦＳＡ１内の刺激信号源ＳＳＣ２と同様である。二重化レジスタＲＤ１および二重化キャパシタＲＤ２は、図７に図示した第１の代替フィルタ入力部ＦＳＡ１内のレジスタＲおよびキャパシタＣと同様である。
【００４３】
図８に図示した調整回路ＡＤＣＴ３は、以下のように動作する。測定ノードＮ５にある測定信号が、図７に図示した第１の代替フィルタ入力部ＦＳＡ１の４つのレジスタＲのうちの１つにより決定されると仮定する。その場合、二重化レジスタＲＤ１に直列に接続された基本スイッチＳＷ１５は、閉成状態である。二重化キャパシタＲＤ１に直列に接続された基本スイッチＳＷ１６は、開成状態である。
【００４４】
今度は測定ノードＮ５にある測定信号が、図７に図示した第１の代替フィルタ入力部ＦＳＡ１の４つのキャパシタＣのうちの１つにより決定されると仮定する。その場合、二重化キャパシタＣＤ１に直列に接続された基本スイッチＳＷ１６は、閉成状態である。二重化レジスタＲＤ１に直列に接続された基本スイッチＳＷ１５は、開成状態である。
【００４５】
上述した２つの場合のいずれかにおいて、コンパレータＣＭＰ３は、その基準入力Ｒｉにおいて、測定信号Ｓｍ５に匹敵する信号を受信する。コンパレータＣＭＰ３は、何らかの差がある場合には、その信号と測定信号Ｓｍ５との差を検出する。コンパレータＣＭＰ３は、その差を反映する差分信号をトラックアンドホールド制御回路ＴＨＣ３に印加する。トラックアンドホールド制御回路ＴＨＣ３は、測定信号とコンパレータＣＭＰ３の基準入力Ｒｉに印加される信号との差を最低限に抑えるように、測定信号Ｓｍ５を決定するフィルタ素子を調整する。
【００４６】
図９は、第２の代替フィルタ入力部ＦＳＡ２を図示する。第２の代替フィルタ入力部ＦＳＡ２は、フィルタ素子を構成する、４つのレジスタＲ２１、Ｒ２２、Ｒ２３、およびＲ２４ならびにキャパシタＣ２１、Ｃ２２、Ｃ２３、およびＣ２４を備える。第２の代替フィルタ入力部ＦＳＡ２は、８つのスイッチブロックＳＷＢ３１、…、ＳＷＢ３８と、４つの基本スイッチＳＷ２１、…、ＳＷ２４と、能動回路ＡＣＴと、測定ノードＮ６とを含む、スイッチング回路ＳＷＣＴ３をさらに備える。能動回路ＡＣＴは、ヒステリシスを有する増幅器である。ＲＣ回路が、このような増幅器に接続されると、発振回路を得ることができる。
【００４７】
８つのスイッチブロックＳＷＢ３１、…、ＳＷＢ３８は同様である。スイッチブロックＳＷＢは、数字１、２および３により示される３つのコンタクトを有する。スイッチブロックＳＷＢは、２つのスイッチ状態、すなわちコンタクト１がコンタクト２に接続されたフィルタスイッチ状態と、コンタクト１がコンタクト３に接続された測定スイッチ状態とを有する。スイッチブロックは、通常フィルタスイッチ状態であるとともに例外的に測定状態である。４つの基本スイッチＳＷ２１、…、ＳＷ２４は、開成状態と閉成状態とに切り替えることができる。開成状態は、フィルタスイッチ状態に相当するとともに、閉成状態は、測定スイッチ状態に相当する。
【００４８】
図９に図示した第２の代替フィルタ入力部ＦＳＡ２は、以下のように動作する。スイッチブロックＳＷＢ３１およびスイッチブロックＳＷＢ３５は、測定スイッチ状態であるが、他のスイッチブロックは、フィルタスイッチ状態であると仮定する。さらに基本スイッチＳＷ２２は、測定スイッチ状態であるが、他の基本スイッチは、フィルタスイッチ状態であると仮定する。その場合、能動回路ＡＣＴ、レジスタＲ２１、キャパシタＣ２１およびは、測定ノードＮ６で測定信号Ｓｍ６を生成する発振回路を形成する。
【００４９】
今度はスイッチブロックＳＷＢ３２およびスイッチブロックＳＷＢ３６は、測定スイッチ状態であるが、他のスイッチブロックは、フィルタスイッチ状態であると仮定する。さらに基本スイッチＳＷ２３は、測定スイッチ状態であるが、他の基本スイッチは、フィルタスイッチ状態であると仮定する。その場合、能動回路ＡＣＴ、レジスタＲ２２、およびキャパシタＣ２２は、測定ノードで測定信号Ｓｍ６を生成する発振回路を形成する。
【００５０】
同様に、スイッチブロックＳＷＢ３３およびＳＷＢ３７ならびに基本スイッチＳＷ２４が、測定スイッチ状態である場合、レジスタＲ２３およびキャパシタＣ２３は、能動回路ＡＣＴと組み合わせて発振回路を形成する。スイッチブロックＳＷＢ３４およびＳＷＢ３８ならびに基本スイッチＳＷ２１が、測定スイッチ状態である場合、レジスタＲ２４およびキャパシタＣ２４は、能動回路ＡＣＴと組み合わせて発振回路を形成する。上記のいずれの場合も、フィルタ素子は、能動回路ＡＣＴと組み合わせて、発振回路を構成し、測定ノードＮ６にける測定信号Ｓｍ６の周波数を決定する。
【００５１】
図１０は、図９に図示した第２の代替フィルタ入力部ＦＳＡ２内のフィルタ素子を調整する調整回路ＡＤＣＴ４を図示する。調整回路ＡＤＣＴ４は、二重化発振回路ＤＯＳＣと、位相コンパレータＰＨＣと、ループフィルタＬＯＯＰＦと、トラックアンドホールド制御回路ＴＨＣ４とを備える。二重化発振回路ＤＯＳＣは、上記のように、スイッチング回路ＳＷＣＴ３内に形成された発振回路の構造と同様な構造を有する。例えば二重化発振回路ＤＯＳＣは、図９に図示した第２の代替フィルタ入力部ＦＳＡ２の、それぞれ能動回路と、レジスタとキャパシタと同様な、能動回路と、レジスタと、キャパシタとを備える。二重化発振回路ＤＯＳＣは、二重化発振信号を生成する。
【００５２】
図１０に図示した調整回路ＡＤＣＴ４は、以下のように動作する。位相コンパレータＰＨＣは、図９に図示した第２の代替フィルタ入力部ＦＳＡ２の測定ノードＮ６にある測定信号Ｓｍ６を受信する。位相コンパレータＰＨＣは、二重化発振回路ＤＯＳＣから二重化発振信号をさらに受信する。位相コンパレータＰＨＣは、測定信号の位相を二重化発振信号の位相と比較して、位相誤差信号を生成する。ループフィルタＬＯＯＰＦは、位相誤差信号をフィルタリングして制御信号を生成する。トラックアンドホールド制御回路ＴＨＣ４は、図９に図示した第２の代替フィルタ入力部ＦＳＡ２の測定ノードＮ６にある測定信号Ｓｍ６の周波数を決定するレジスタＲを調整する。トラックアンドホールド制御回路ＴＨＣ４は、測定信号Ｓｍ６の周波数が、二重化発振信号の周波数と実質的に同等になるように、レジスタＲを調整する。代替的にはトラックアンドホールド制御回路ＴＨＣ４は、測定信号の周波数を決定するキャパシタＣを調整することができる。またトラックアンドホールド制御回路ＴＨＣ４は、レジスタＲおよびキャパシタＣの両方を調整することができる。
【００５３】
図１１は、第３の代替フィルタ入力部ＦＳＡ３を図示する。第３の代替フィルタ入力部ＦＳＡ３は、フィルタ素子を構成する、４つのレジスタＲ３１、Ｒ３２、Ｒ３３、およびＲ３４ならびに４つのキャパシタＣ３１、Ｃ３２、Ｃ３３、およびＣ３４を備える。第３の代替フィルタ入力部ＦＳＡ３は、８つのスイッチブロックＳＷＢ４１、…、ＳＷＢ４８と、刺激信号源ＳＳＣ３と、測定ノードＮ７とを含む、スイッチング回路ＳＷＣＴ４をさらに備える。刺激信号源ＳＳＣ３は、ＡＣ信号の形の刺激信号Ｓｓｔ３を供給する。
【００５４】
８つのスイッチブロックＳＷＢ４１、…、ＳＷＢ４８は同様である。スイッチブロックＳＷＢは、数字１、２、３および４により示される４つのコンタクトを有する。スイッチブロックＳＷＢは、２つのスイッチ状態、すなわちコンタクト１がコンタクト２に接続されたフィルタスイッチ状態と、コンタクト１がコンタクト３に接続されるとともにコンタクト２がコンタクト４に接続された測定スイッチ状態とを有する。スイッチブロックは、通常フィルタスイッチ状態であるとともに例外的に測定状態である。
【００５５】
図１１に図示した第３の代替フィルタ入力部ＦＳＡ３は、以下のように動作する。スイッチブロックＳＷＢ４１、ＳＷＢ４４、およびＳＷＢ４５が、測定スイッチ状態であると仮定する。その場合、レジスタＲ３１は、刺激信号源ＳＳＣ３から刺激信号Ｓｓｔ３を受信する。レジスタＲ３１およびキャパシタＣ３４は、フィルタリング刺激信号を供給するＲＣネットワークを構成する。フィルタリング刺激信号は、測定ノードＮ７にあるとともに、測定信号Ｓｍ７を構成する。
【００５６】
今度はスイッチブロックＳＷＢ４１、ＳＷＢ４２、およびＳＷＢ４６が、測定スイッチ状態であると仮定する。その場合、レジスタＲ３２は、刺激信号源ＳＳＣ４から刺激信号を受信する。レジスタＲ３２およびキャパシタＣ３１は、フィルタリング刺激信号を供給するＲＣネットワークを構成する。フィルタリング刺激信号は、測定ノードＮ７にあるとともに、測定信号Ｓｍ７を構成する。
【００５７】
同様にレジスタＲ３３およびキャパシタＣ３２は、スイッチブロックＳＷＢ４２、ＳＷＢ４３、およびＳＷＢ４７が、測定スイッチ状態である場合、刺激信号をフィルタリングするＲＣネットワークを構成する。レジスタＲ３４およびキャパシタＣ１は、スイッチブロックＳＷＢ４３、ＳＷＢ４４、およびＳＷＢ４８が、測定スイッチ状態である場合、刺激信号をフィルタリングするＲＣネットワークを構成する。上記の場合のいずれにおいても、刺激信号をフィルタリングするＲＣ回路を構成するフィルタ素子は、測定ノードＮ７にある測定信号Ｓｍ７の振幅と位相とを決定する。
【００５８】
図１２は、図１１に図示した第３の代替フィルタ入力部ＦＳＡ３のフィルタ素子を調整する調整回路ＡＤＣＴ５を図示する。調整回路ＡＤＣＴ５は、二重化刺激信号源ＳＳＣＤ２と、二重化レジスタＲＤ２と、二重化キャパシタＣＤ２と、減算器ＳＵＢと、振幅検出器ＡＤＴと、トラックアンドホールド制御回路ＴＨＣ５とを備える。二重化刺激信号源ＳＳＣＤ２は、図１１に図示した刺激信号源ＳＳＣ４が供給するＡＣ信号と同様なＡＣ信号を供給する。二重化レジスタＲＤ２２および二重化キャパシタＣＤ２は、図１１に図示した、第３の代替フィルタ入力部ＦＳＡ３内のレジスタＲおよびキャパシタＣとそれぞれ同様である。
【００５９】
図１２に図示した調整回路ＡＤＣＴ５は、以下のように動作する。減算器ＳＵＢは、入力で測定信号Ｓｍ７を受信する。減算器ＳＵＢは、他の入力で比較信号をさらに受信する。比較信号は、二重化信号源ＳＳＣＤ２と、二重化レジスタＲＤ２と、二重化キャパシタＣＤ２とにより決定される。減算器ＳＵＢは、比較信号から測定信号を引いて差分信号を得る。減算器ＳＵＢは、差分信号を振幅検出器ＡＤＴに印加する。それに応じて振幅検出器ＡＤＴは、差分信号の振幅を表す振幅検出信号を供給する。トラックアンドホールド制御回路ＴＨＣ５は、差分信号の振幅を最低限に抑えるように、測定信号Ｓｍ７を決定するレジスタＲを調整する。またトラックアンドホールド制御回路ＴＨＣ５は、測定信号を決定するキャパシタＣを調整することができるか、またはレジスタおよびキャパシタの両方を調整することができる。例えば図１１を参照すると、スイッチブロックＳＷＢ４１、ＳＷＢ４４、およびＳＷＢ４５が、測定スイッチ状態であると仮定する。その場合、レジスタＲ４１およびキャパシタＣ４４が、測定信号を決定する。そしたトラックアンドホールド制御回路ＴＨＣ５が、レジスタＲ４１およびキャパシタ４４、またはその両方を調整する。
【００６０】
上述した代替例は、それぞれの刺激信号源ＳＳＣが、ＡＣ信号を供給することができる、という共通点がある。そのような実施形態において、ＡＣ信号の周波数は、制御すべきフィルタ素子の信号応答特性が、周波数の関数として大幅に変動する、周波数範囲内にあることが好ましい。例えば制御すべきフィルタ素子が、ＲＣネットワークを構成する場合には、ＡＣ信号の周波数が、およそ１／２πＲＣであることが望ましく、Ｒはレジスタの抵抗であり、Ｃはキャパシタの容量である。
【００６１】
図１３は、上記の実施形態におけるフィルタ素子を構成するレジスタＲの実施の例を図示する。レジスタＲは、主レジスタ部ＲＰ０と、様々な副レジスタ部ＲＰ１、…、ＲＰｎと、様々な基本スイッチＳＷ４１…ＳＷ４ｎとを備える。各副レジスタ部ＲＰは、それに直列に接続された基本スイッチＳＷを有する。基本スイッチＳＷは、開成状態または閉成状態であることが可能である。基本スイッチＳＷを、開成状態から閉成状態へ切り替えることで、レジスタＲの抵抗がある程度低下する。抵抗の低下は、副抵抗部ＲＰの抵抗により決定される。二値信号は、基本スイッチＳＷを制御することができる。二値信号は、デジタル制御値から得ることができる。上記の実施形態におけるそれぞれのトラックアンドホールド制御回路ＴＨＣは、そのようなデジタル制御値を供給することができる。フィルタ素子を構成するキャパシタＣは、同様に実施することができる、すなわち主キャパシタ部が、基本スイッチに直列に接続された複数のキャパシタに平行に接続される。
【００６２】
上記の実施形態の各々において、フィルタ素子は、各フィルタ素子の値が、同じ種類の他のフィルタ素子のそれぞれの値に一致するように調整される。そのよう緊密一致の利点は、図１に図示したレシーバＲＥＣの一部を形成する多相フィルタＰＰＦが、かなりの程度不要な信号を抑制するということである。特に多相フィルタＰＰＦは、正の周波数を備える通過帯域の負の周波数対応部である周波数帯における十分な抑制を提供する。これは比較的良好な受信品質を提供するレシーバＲＥＣに寄与する。
【００６３】
上記の実施形態のスイッチブロックＳＷＢと、基本スイッチＳＷと、セレクタＳＥＬとトラックアンドホールド制御回路ＴＨＣとは、例えば図１に図示したレシーバＲＥＣ内のコントローラＣＴＲＬから制御信号を受信することができる。代替的には多相フィルタＰＰＦは、適当な制御信号を供給する専用フィルタコントローラを備えていてもよい。そのような専用フィルタコントローラは、図１に図示したレシーバＲＥＣ内のコントローラＣＴＲＬの管理下で動作することができる。専用フィルタコントローラは、独立動作することもできる。コントローラＣＴＲＬおよび、もしあれば専用フィルタコントローラは、好適にプログラムされたマイクロプロセッサの形であってもよい。
【００６４】
上記の実施形態において、スイッチング回路ＳＷＣＴ内のすべてのスイッチは、レシーバＲＥＣが、有用な信号を受信する場合、フィルタスイッチ状態であることが好ましい。フィルタ素子をフィルタ状態から測定状態に切り替えて再度戻すのに適した様々な時間間隔がある。例えば図１に図示したレシーバＲＥＣが、動作遷移すると、図５に図示した動作を行うことができる。レシーバＲＥＣの動作への切り替えが、動作移転を構成する。動作への切り替えは、コントローラＣＴＲＬにより行うことができる。コントローラＣＴＲＬを、動作への切り替えに続く比較的短い時間間隔で、レシーバＲＥＣが表示装置ＤＰＬに映像信号ＶＩＤを供給しないようにプログラムすることができる。その代わり、コントローラＣＴＲＬは、その時間間隔の間、上記の技術のいずれかによりフィルタ素子を調整するように、多相フィルタＰＰＦを制御することができる。
【００６５】
１つのチャネルから他のチャネルへのレシーバＲＥＣの切り替えも、動作遷移を構成する。チャネル切り替えは、コントローラＣＴＲＬにより行うことが好ましい。チャネル切り替えが生じる場合、フィルタ素子を切り替えて調整するように、コントローラＣＴＲＬを、プログラムすることができる。
【００６６】
受信すべき無線周波数信号は、フィルタ素子を調整するのに使用することができる時間間隔を備えることができる。無線周波数信号は、例えば比較的長い期間を有する同期信号を備えることができる。レシーバＲＥＣは、同期信号を比較的迅速に検出することができる。その後コントローラＣＴＲＬは、同期信号の期間として残ったものを用いて、図面を参照して上記した動作を行うことができる。また無線周波数信号は、例えば望ましい情報を有する時間スロットと、望ましくない情報を有する時間スロットとを備える時分割多重信号であってもよい。コントローラＣＴＲＬは、上記の技術により、後者の時間スロットを用いて、フィルタ素子を調整することができる。
【００６７】
最終的見解
図面を参照した上記の詳細な説明は、以下の特徴を説明する。信号処理装置（レシーバＲＥＣ）は、様々なフィルタ素子（レジスタＲ、キャパシタＣ、ＲＣ回路）を有するフィルタ（多相フィルタＰＰＦ）を備える。スイッチング回路（ＳＷＣＴ）は、フィルタ素子、その後他のフィルタ素子をフィルタ状態から調整状態へ切り替えて再度フィルタ状態に戻す。フィルタ状態であるフィルタ素子は、不要な信号の抑制に寄与する。調整状態であるフィルタ素子は、測定信号（Ｓｍ）の特徴（振幅、位相、周波数）に影響を及ぼす。調整回路（ＡＤＣＴ）は、調整状態であるフィルタ素子を、測定信号の特徴が目標値（ＴＶ）に実質的に同等になるように調整する。
【００６８】
上記の特徴を、多数の異なる方法で実施することができる。これを説明するために、いくつかの代替例を簡単に示す。信号処理装置は、例えばアンチエイリアシング・フィルタを有するアナログ−デジタルコンバータであってもよい。このフィルタは、例えば、各フィルタ部が差分信号をフィルタリングする、緊密に一致しなければならない様々な個々のフィルタ部を備えていてもよい。原理上フィルタは、任意の数のフィルタ素子を備えてもよく、上記の実施形態における４つのレジスタと４つのキャパシタとは、単なる一例である。フィルタ素子は、例えばインダクタまたは共振回路、もしくはその両方を備えてもよい。用語フィルタ素子は、広い意味で理解されるべきであり、フィルタ素子は、例えばＲＣ回路またはＬＣ回路などの個々の電気的構成要素、または電気的構成要素のアセンブリであってもよい。スイッチング回路および調整回路は、原理上信号処理装置の任意の他の機能エンティティと組み合わせてもよい。
【００６９】
さらにまた図面を参照した上記の詳細な説明の特定な実施形態は、多数の異なる方法で実施することができる。これを説明するために、いくつかの代替例を簡単に示す。図２に図示した多相フィルタＰＰＦを、負の周波数の代わりに正の周波数を抑制するように設計してもよい。レジスタＲを、例えば電界効果トランジスタにより実施してもよい。このようなレジスタを、電界効果トランジスタのゲートに印加される制御電圧により調整することができる。キャパシタＣを、例えば各層が異なるドーピングを有する、半導体材料の二層により実施してもよい。このようなキャパシタを、例えば二層間に印加される制御電圧により調整することができる。スイッチブロックＳＷＢは、例えば必ずしも密集しなくてもよい様々な基本スイッチを備えてもよい。各基本スイッチは、他の基本スイッチから比較的離れていてもよい。スイッチブロックに属さない回路が、それぞれの基本スイッチ間に存在していてもよい。
【００７０】
ハードウェアまたはソフトウェアもしくはその両方のアイテムにより、機能を実施する多数の方法がある。この点で、図面は非常に図表的であり、各々は単に本発明の１つの可能な実施形態を表わしているに過ぎない。このため図面は、異なるブロックとして異なる機能を示しているが、ハードウェアまたはソフトウェアの１つのアイテムが、数個の機能を行うことを排除するものではない。またハードウェアまたはソフトウェアもしくはその両方のアイテムのアセンブリが、１つの機能を行うことを排除するものでもない。
【００７１】
上記のこの見解は、図面を参照した詳細な説明が、本発明を限定するのではなく説明するものである。添付の特許請求の範囲内にある多数の代替例がある。特許請求の範囲内のいかなる参照符号も、特許請求の範囲を限定するものとして解釈されるべきではない。単語「備える」は、特許請求の範囲に列挙されたもの以外の他の要素または工程の存在を排除しない。要素または工程の前の単語「ａ」、「ａｎ」は、その複数のような要素または工程の存在を排除しない。
【図面の簡単な説明】
【００７２】
【図１】図１は、レシーバＲＥＣを図示するブロック図である。
【図２】図２は、レシーバ内の多相フィルタを図示するブロック図である。
【図３】図３は、多相フィルタのフィルタ入力部を図示する回路図である。
【図４】図４は、フィルタ入力部用調整回路を図示する回路図である。
【図５】図５は、フィルタ入力部の動作を図示する時間図である。
【図６】図６は、フィルタ入力部用の代替調整回路を図示する回路図である。
【図７】図７は、多相フィルタ用の第１の代替フィルタ入力部を図示する回路図である。
【図８】図８は、第１の代替フィルタ入力部用の調整回路を図示する回路図である。
【図９】図９は、多相フィルタ用の第２の代替フィルタ入力部を図示する回路図である。
【図１０】図１０は、第２の代替フィルタ入力部用の調整回路を図示する回路図である。
【図１１】図１１は、多相フィルタ用の第３の代替フィルタ入力部を図示する回路図である。
【図１２】図１２は、第３の代替フィルタ入力部用の調整回路を図示する回路図である。
【図１３】図１３は、多相フィルタ用のフィルタ素子として用いるレジスタを図示する。
【図１】
2008502255.tif 000003
【図２】
2008502255.tif 000004
【図３】
2008502255.tif 000005
【図４】
2008502255.tif 000006
【図５】
2008502255.tif 000007
【図６】
2008502255.tif 000008
【図７】
2008502255.tif 000009
【図８】
2008502255.tif 000010
【図９】
2008502255.tif 000011
【図１０】
2008502255.tif 000012
【図１１】
2008502255.tif 000013
【図１２】
2008502255.tif 000014
【図１３】
2008502255.tif 000015
【国際調査報告】
2008502255.tif 000016
2008502255.tif 000017
2008502255.tif 000018