(57)【要約】【課題】品質／信頼性検査対象となる半導体ユニットの数個のポピュレーションを提供することを含む半導体ユニットの品質／信頼性を向上させる方法。【解決手段】ポピュレーションは、数個の品質／信頼性不合格候補ポピュレーションとその他のポピュレーションとを含む。この方法は、ポピュレーションにテストフローを関連付ける工程を含む。各テストフローは、ストレステストシーケンスを含む。品質／信頼性不合格候補に適用されるストレステストシーケンスは、他のポピュレーションに適用されるテストフローの所要時間よりも長い所要時間のストレステストを含む。他のポピュレーションに適用されるストレステストシーケンスは、半導体ユニットの対応動作電圧仕様よりも高い電圧のストレステストを含む。この方法はさらに、ソートテスト段階で、対応テストフローをポピュレーションに適用し、ストレスシーケンスに不合格となるユニットを特定する工程を含む。【選択図】図１Ａ
2008544213.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを提供する工程であって、前記ポピュレーションは少なくとも１つの品質／信頼性不合格候補ポピュレーションと少なくとも１つの他のポピュレーションとを含むような工程と、
（ｂ）前記ポピュレーションにテストフローを関連付ける工程であって、各テストフローは、ストレステストシーケンスを含み、前記品質／信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスは、前記他のポピュレーションの少なくとも１つのポピュレーションに適用されるテストフローに含まれるストレステストの所要時間よりも長い所要時間のストレステストを含み、前記他のポピュレーションの少なくとも１つに適用されるストレステストシーケンスは、前記半導体ユニットのうちの１つの半導体ユニットの対応動作電圧仕様よりも高い電圧のストレステストを含むような工程と、
（ｃ）ソートテスト段階において、対応テストフローを各ポピュレーションに適用して前記ストレスシーケンスに不合格のユニットを特定する工程とを含む半導体ユニットの品質／信頼性を向上させる方法。
【請求項２】
前記ユニットが半導体素子であることを特徴とする請求項１に記載の方法。
【請求項３】
前記ユニットが前記素子内のモジュールであることを特徴とする請求項１に記載の方法。
【請求項４】
前記モジュールが、マイクロプロセッサ、ＤＳＰ、メモリ、Ｉ／Ｏ、特定用途向けＡＳＩＣ，コントロール、アナログおよびＲＦを含む群のうちの少なくとも１つであることを特徴とする請求項３に記載の方法。
【請求項５】
前記信頼性不合格候補ポピュレーションの少なくとも１つが、ソートテスト段階に供されるロット内のウェハの少なくとも１つの素子に延在することを特徴とする請求項２に記載の方法。
【請求項６】
前記信頼性不合格候補ポピュレーションの少なくとも１つが、ソートテストに供されるロット内の少なくとも１つのウェハのすべての素子に延在することを特徴とする請求項２に記載の方法。
【請求項７】
前記信頼性不合格候補ポピュレーションの少なくとも１つが、ソートテストに供されるロット内のウェハの１つの素子の少なくとも１つのモジュールに延在することを特徴とする請求項３に記載の方法。
【請求項８】
前記信頼性不合格候補ポピュレーションの少なくとも１つが、ソートテストに供されるロット内の少なくとも１つのウェハのすべての素子の少なくとも１つのモジュールに延在することを特徴とする請求項３に記載の方法。
【請求項９】
前記信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスがさらに、前記半導体ユニットのうちの１つの半導体ユニットの対応動作電圧仕様よりも高い電圧のストレステストを含むことを特徴とする請求項１に記載の方法。
【請求項１０】
前記信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスがさらに、前記半導体ユニットのうちの１つの半導体ユニットの対応動作温度仕様とは異なる温度で実行可能なストレステストを含むことを特徴とする請求項１に記載の方法。
【請求項１１】
前記信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスがさらに、前記半導体ユニットのうちの１つの半導体ユニットの対応動作周波数仕様とは異なる周波数で実行可能なストレステストを含むことを特徴とする請求項１に記載の方法。
【請求項１２】
前記素子がメモリ素子であり、前記所要時間が長いストレステストは、前記素子に適用される検査サイクルの数が、前記他のポピュレーションの少なくとも１つに適用されるテストシーケンスのストレステストの検査サイクル数よりも多い検査サイクルで構成されることを特徴とする請求項２に記載の方法。
【請求項１３】
前記メモリユニットがメモリモジュールを有し、モジュールは、セルの少なくとも１つの行またはその一部、セルの少なくとも１つの列またはその一部、および少なくとも２つの行と少なくとも２つの列との交点により画定されるセルアレイを含む群から選択され、前記所要時間が長いストレステストは、前記モジュールの少なくとも１つに適用される検査サイクルの数が、前記他のポピュレーションの少なくとも１つに適用されるテストシーケンスのストレステストの検査サイクル数よりも多い検査サイクルで構成されることを特徴とする請求項１１に記載の方法。
【請求項１４】
前記（ｂ）工程はさらに、ポスト・ストレスシーケンスをさらに含む少なくとも１つのテストフローを前記品質／信頼性不合格候補ポピュレーションの少なくとも１つのそれぞれに関連付けることを含み、前記（ｃ）工程はさらに、ソートテスト段階において、前記ストレステストとポスト・ストレステストとで構成される少なくとも１つのテストフローを少なくとも１つの品質／信頼性不合格候補ポピュレーションそれぞれに適用して前記ポスト・ストレステストに不合格のユニットをさらに特定することを含むことを特徴とする請求項１に記載の方法。
【請求項１５】
前記（ｂ）工程はさらに、同じプレ・ストレスシーケンスと、ポスト・ストレスシーケンスとをさらに含む少なくとも１つのテストフローを前記品質／信頼性不合格候補ポピュレーションの少なくとも１つのそれぞれに関連付けることを含み、前記（ｃ）工程はさらに、ソートテスト段階において、プレ・ストレスシーケンスと、ストレスシーケンスと、ポスト・ストレスシーケンスとを含む前記少なくとも１つのテストフローを少なくとも１つの品質／信頼性不合格候補ポピュレーションそれぞれに適用して前記ポスト・ストレスシーケンステストに不合格のユニットをさらに特定することを含むことを特徴とする請求項１に記載の方法。
【請求項１６】
（ａ）品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを提供する工程と、
（ｂ）ストレステストシーケンスを含むテストフローを前記ポピュレーションに関連付ける工程であって、前記フローの第１のフローがさらに、同じ第１のプレ・ストレステストシーケンスと第１のポスト・ストレステストシーケンスとを含み、前記テストフローの第２のフローがさらに、同じ第２のプレ・ストレステストシーケンスと第２のポスト・ストレステストシーケンスとを含み、前記第１のシーケンスと前記第２のシーケンスは異なるような工程と、
（ｃ）ソートテスト段階において、プレ・ストレスシーケンスと、ストレスシーケンスと、ポスト・ストレスシーケンスとを含む前記テストフローを各ポピュレーションに適用して、前記ポスト・ストレスシーケンスに不合格のユニットを特定する工程とを含む半導体ユニットの品質／信頼性を向上させる方法。
【請求項１７】
すべてのポピュレーションに適用される前記ストレステストシーケンスが同じであることを特徴とする請求項１６に記載の方法。
【請求項１８】
前記ポピュレーションの少なくとも２つに適用される少なくとも２つのストレステストシーケンスが異なることを特徴とする請求項１６に記載の方法。
【請求項１９】
前記第１のフローがさらに、追加のプレ・ストレステストシーケンスと、追加のポスト・ストレスシーケンスとを含むことを特徴とする請求項１６に記載の方法。
【請求項２０】
前記ストレステストシーケンスの少なくとも１つが、前記ソートテスト段階において動的に更新されることを特徴とする請求項１に記載の方法。
【請求項２１】
前記品質／信頼性不合格候補ポピュレーションの少なくとも１つが、動的に更新されることを特徴とする請求項１に記載の方法。
【請求項２２】
前記動的更新は履歴情報からフィードフォワード供給されたデータに基づくことを特徴とする請求項２１に記載の方法。
【請求項２３】
前記履歴情報が、
（ａ）ウェハＦａｂパラメトリック電気テストにおける変化または不良シグネチャ、
（ｂ）ウェハＦａｂ微粒子シグネチャにおける変化または不良シグネチャ、
（ｃ）所与の段階での所与のソケットの変化または不良シグネチャ、
（ｄ）高いリダンダンシー修復特性を内蔵した半導体ユニット、
（ｅ）統計的制御を外れ得る処理ウィンドウパラメータの変化
のうちの少なくとも１つの予め収集および処理されたデータを含むことを特徴とする請求項２１に記載の方法。
【請求項２４】
前記ソート段階で処理されたデータのバックワード分析を行うことと、それに応答して、前記品質／信頼性不合格候補ポピュレーションの少なくとも１つを動的に更新することとをさらに含むことを特徴とする請求項２３に記載の方法。
【請求項２５】
前記バックワード分析が、少なくとも１つのアウトライヤユニットを特定することと、少なくとも１つの品質／信頼性不合格候補ポピュレーションに前記アウトライヤを含めることとを含むことを特徴とする請求項２３に記載の方法。
【請求項２６】
修正テストフローを前記少なくとも１つのアウトライヤを含む品質／信頼性不合格候補ポピュレーションに関連付けることと、ソートテスト段階において、前記修正フローシーケンスを前記ポピュレーションに適用して前記テストに不合格の少なくとも１つのアウトライヤユニットを特定することとをさらに含むことを特徴とする請求項２４に記載の方法。
【請求項２７】
（ａ）品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを提供する工程であって、前記ポピュレーションは少なくとも１つの品質／信頼性不合格候補ポピュレーションと少なくとも１つの他のポピュレーションとを含むような工程と、
（ｂ）前記ポピュレーションにテストフローを関連付ける工程であって、各テストフローは、ストレステストシーケンスを含み、前記品質／信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスは、前記他のポピュレーションの少なくとも１つのポピュレーションに適用されるテストフローに含まれるストレステストの所要時間よりも長い所要時間のストレステストを含み、前記他のポピュレーションの少なくとも１つに適用されるストレステストシーケンスは、前記半導体ユニットの対応動作電圧仕様よりも高い電圧のストレステストを含むような工程と、
（ｃ）最終テスト段階において、対応テストフローを各ポピュレーションに適用して前記ストレスシーケンスに不合格のユニットを特定する工程とを含む半導体ユニットの品質／信頼性を向上させる方法。
【請求項２８】
（ａ）品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを特定するための半導体ユニットに関する履歴情報から収集されたデータを分析する工程であって、前記ポピュレーションは、少なくとも１つの品質／信頼性不合格候補ポピュレーションと、少なくとも１つの他のポピュレーションとを含むような工程と、
（ｂ）前記品質／信頼性不合格候補ポピュレーションの少なくとも１つが、特定されたクラスターの素子が、そのクラスターに属する近傍素子を少なくとも１つ有するよう、少なくとも２つの連続した素子からなるクラスターを含むウェハにおける領域エリアを含むことを特徴とする半導体ユニットに適用されるよう構成された向上した品質／信頼性検査を提供する方法。
【請求項２９】
ウェハの前記領域エリアが、リング型、スライス型、ドーナツ型、ｉ時型（但し、１＜ｉ＜１２）を含む群のうちの１つの形であることを特徴とする請求項２８に記載の方法。
【請求項３０】
前記方法をソート段階で行うことを特徴とする請求項２８に記載の方法。
【請求項３１】
前記方法を最終段階で行うことを特徴とする請求項２８に記載の方法。
【請求項３２】
（ａ）品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを特定するための半導体ユニットに関する履歴情報から収集されたデータを分析する工程を含み、
（ｂ）前記ポピュレーションは、少なくとも１つの品質／信頼性不合格候補ポピュレーションと、少なくとも１つの他のポピュレーションとを含み、
（ｃ）前記品質／信頼性不合格候補ポピュレーションの少なくとも１つが、同じリソグラフィ露光で少なくとも１つの素子を含むことを特徴とする半導体ユニットに適用されるよう構成された向上した品質／信頼性検査を提供する方法。
【請求項３３】
前記方法をソート段階で行うことを特徴とする請求項３２に記載の方法。
【請求項３４】
前記方法を最終段階で行うことを特徴とする請求項３２に記載の方法。
【請求項３５】
（ａ）品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを特定するための半導体ユニットに関する履歴情報から収集されたデータを分析する工程を含み、
（ｂ）前記ポピュレーションは、少なくとも１つの品質／信頼性不合格候補ポピュレーションと、少なくとも１つの他のポピュレーションとを含み、
（ｃ）前記品質／信頼性不合格候補ポピュレーションの少なくとも１つが、複数回のリソグラフィ露光にわたって同じ位置にある素子を含むことを特徴とする半導体ユニットに適用されるよう構成された向上した品質／信頼性検査を提供する方法。
【請求項３６】
前記方法をソート段階で行うことを特徴とする請求項３５に記載の方法。
【請求項３７】
前記方法を最終段階で行うことを特徴とする請求項３５に記載の方法。
【請求項３８】
（ａ）品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを特定するための半導体ユニットに関する履歴情報から収集されたデータを分析する工程であって、前記ポピュレーションは、少なくとも１つの品質／信頼性不合格候補ポピュレーションと、少なくとも１つの他のポピュレーションとを含むような工程と、
（ｂ）テストフローのレパートリを提供する工程と、
（ｃ）前記品質／信頼性不合格候補ポピュレーションの少なくとも１つに対して、
ｉ）半導体サンプルの品質／信頼性不合格候補ポピュレーションに関する基準バーンイン「ユニット不合格」スコアを提供する工程と、
ｉｉ）前記テストフローのレパートリからテストフローを選択する工程と、
ｉｉｉ）前記テストフローを実質的に同じ半導体サンプルの品質／信頼性不合格候補ポピュレーションに適用し、テスト後の「ユニット不合格」スコアを記録する工程と、
ｉｖ）バーンインテストを前記（ｉｉ）の半導体サンプルの品質／信頼性不合格候補ポピュレーションに適用して、テスト後のバーンイン「ユニット不合格」スコアを記録する工程であって、前記テスト後の「ユニット不合格」スコアで不合格となったユニットを前記バーンイン「ユニット不合格」スコアから除外する工程と、
ｖ）前記テストフローのレパートリから異なるテストフローごとに（ｉｉ）〜（ｉｖ）を所期の回数繰り返す工程と、
ｖｉ）判断基準に基づいて（ｉｉ）、（ｉｉｉ）および（ｉｖ）で用いたフローの中から有力なテストフローを決定する工程であって、前記判断基準は、少なくとも、前記基準バーンイン「ユニット不合格」スコア、および前記有力なテストのテスト後の「ユニット不合格」スコアとテスト後のバーンイン「ユニット不合格」スコアに依存するような工程と、前記有力なテストを前記品質／信頼性不合格候補ポピュレーションに関連付ける工程とを行うことを含む製造段階で半導体ユニットに適用されるよう構成された向上した品質／信頼性検査を提供する方法。
【請求項３９】
前記判断基準は、前記有力なフローのテスト後のバーンイン「ユニット不合格」スコアが、（ｉｉ）、（ｉｉｉ）および（ｉｖ）で用いた他のフローのバーンイン「ユニット不合格」スコアと比較して最も低く、かつ、前記テスト後のバーンイン「ユニット不合格」スコアが、前記基準バーンイン「ユニット不合格」よりも低く規定されていることを特徴とする請求項３８に記載の方法。
【請求項４０】
前記半導体サンプルがロットの少なくとも１つのウェハであり、前記実質的に同じ半導体サンプルが前記ロットの少なくとも１つの別のウェハであることを特徴とする請求項３８に記載の方法。
【請求項４１】
前記テストフローのレパートリに、前記他のポピュレーションのうちの１つのポピュレーションに適用されるテストフローに含まれるストレステストの所要時間よりも長い所要時間のストレステストが含まれることを特徴とする請求項３８に記載の方法。
【請求項４２】
前記テストフローのレパートリに、前記半導体ユニットのうちの１つの半導体ユニットの対応動作電圧仕様よりも高い電圧のストレステストが含まれることを特徴とする請求項３６に記載の方法。
【請求項４３】
テストフローのレパートリに、前記半導体ユニットのうちの１つの半導体ユニットの対応動作温度仕様とは異なる温度で実行可能なストレステストが含まれることを特徴とする請求項３８に記載の方法。
【請求項４４】
テストフローのレパートリに、前記半導体ユニットのうちの１つの半導体ユニットの対応動作周波数仕様とは異なる周波数で実行可能なストレステストが含まれることを特徴とする請求項３８に記載の方法。
【請求項４５】
前記素子がメモリ素子であり、前記所要時間が長いストレステストは、前記素子に適用される検査サイクルの数が、前記他のポピュレーションに適用されるテストシーケンスのストレステストの検査サイクル数よりも多い検査サイクルで構成されることを特徴とする請求項４１に記載の方法。
【請求項４６】
（ａ）品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを特定するための半導体ユニットに関する履歴情報から収集されたデータを分析する工程と、
（ｂ）選択されたテストフローの後で行われるバーンインテストのユニット不合格率が、前記選択されたテストフロー以外のテストフローの後で行われるバーンインテストのユニット不合格率よりも低いという条件を含む判断基準に基づいて、選択した各テストフローを前記ポピュレーションのそれぞれに関連付ける工程とを含むソート段階で半導体素子に適用されるよう構成された向上した品質／信頼性検査を提供する方法。
【請求項４７】
品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを提供するよう構成されたプロセッサと記憶部とを含む手段であって、前記ポピュレーションは、少なくとも１つの品質／信頼性不合格候補ポピュレーションと少なくとも１つの他のポピュレーションとを含む手段と、
テストフローを前記ポピュレーションに関連付けるよう構成されたプロセッサと記憶部とを含む手段であって、各テストフローはストレステストシーケンスを含み、前記品質／信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスが、前記他のポピュレーションの少なくとも１つのポピュレーションに適用されるテストフローに含まれるストレステストの所要時間よりも長い所要時間のストレステストを含み、前記他のポピュレーションの少なくとも１つに適用されるストレステストシーケンスが、前記半導体ユニットのうちの１つの半導体ユニットの対応動作電圧仕様よりも高い電圧のストレステストを含む手段と、
テスト段階において、対応テストフローを各ポピュレーションに適用して前記ストレスシーケンスに不合格のユニットを特定するよう構成された手段とを含むことを特徴とする半導体ユニットの品質／信頼性を向上させるためのシステム。
【請求項４８】
前記テスト段階がソートであることを特徴とする請求項４７に記載のシステム。
【請求項４９】
前記テスト段階が最終であることを特徴とする請求項４７に記載のシステム。
【請求項５０】
前記プロセッサと記憶部とを含む手段が複数のデータ記憶部に結合されたデータマネージャーを含み、前記適用するよう構成された手段が前記データ記憶部に関連付けられたステーションコントローラを含み、前記ステーションコントローラは、ハンドリング装置と、自動検査装置とに関連付けられていることを特徴とする請求項４７に記載のシステム。
【請求項５１】
品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを提供するよう構成されたプロセッサと記憶部とを含む手段と、
ストレステストシーケンスを含むテストフローを前記ポピュレーションに関連付けるよう構成されたプロセッサと記憶部とを含む手段であって、前記フローの第１のフローがさらに、同じ第１のプレ・ストレステストシーケンスと第１のポスト・ストレステストシーケンスとを含み、前記テストフローの第２のフローがさらに、同じ第２のプレ・ストレステストシーケンスと第２のポスト・ストレステストシーケンスとを含み、前記第１のシーケンスと第２のシーケンスは異なる手段と、
テスト段階において、プレ・ストレスシーケンスと、ストレスシーケンスと、ポスト・ストレスシーケンスとを含む前記テストフローを各ポピュレーションに適用して、前記ポスト・ストレスシーケンスに不合格のユニットを特定するよう構成された手段とを含む半導体ユニットの品質／信頼性を向上させるためのシステム。
【請求項５２】
前記テスト段階がソートであることを特徴とする請求項５１に記載のシステム。
【請求項５３】
前記テスト段階が最終であることを特徴とする請求項５１に記載のシステム。
【請求項５４】
前記プロセッサと記憶部とを含む手段が複数のデータ記憶部に結合されたデータマネージャーを含み、前記適用するよう構成された手段が前記データ記憶部に関連付けられたステーションコントローラを含み、前記ステーションコントローラは、ハンドリング装置と、自動検査装置とに関連付けられていることを特徴とする請求項５１に記載のシステム。
【請求項５５】
品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを表わすポピュレーションデータを格納する記憶部を含み、前記ポピュレーションは、少なくとも１つの品質／信頼性不合格候補ポピュレーションと少なくとも１つの他のポピュレーションとを含み、前記記憶部はさらに、前記ポピュレーションに関連付けられたテストフローを表わすテストフローデータを格納し、各テストフローはストレステストシーケンスを含み、前記品質／信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスが、前記他のポピュレーションの少なくとも１つのポピュレーションに適用されるテストフローに含まれるストレステストの所要時間よりも長い所要時間のストレステストを含み、前記他のポピュレーションの少なくとも１つに適用されるストレステストシーケンスが、前記半導体ユニットのうちの１つの半導体ユニットの対応動作電圧仕様よりも高い電圧のストレステストを含み、前記ポピュレーションデータおよびテストフローデータが、テスト段階において、対応テストフローを各ポピュレーションに適用して前記ストレスシーケンスに不合格のユニットを特定するよう構成された手段により用いられ得ることを特徴とするコンピュータプログラム製品。
【請求項５６】
品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを表わすポピュレーションデータを格納する記憶部を含み、前記記憶部はさらに、前記ポピュレーションに関連付けられたストレステストシーケンスを含むテストフローを表わすテストフローデータを格納し、前記フローの第１のフローがさらに、同じ第１のプレ・ストレステストシーケンスと第１のポスト・ストレステストシーケンスとを含み、前記テストフローの第２のフローがさらに、同じ第２のプレ・ストレステストシーケンスと第２のポスト・ストレステストシーケンスとを含み、前記第１のシーケンスと第２のシーケンスは異なり、前記ポピュレーションデータおよびテストフローデータが、テスト段階において、プレ・ストレスシーケンスと、ストレスシーケンスと、ポスト・ストレスシーケンスとを含む前記テストフローを各ポピュレーションに適用して前記ポスト・ストレスシーケンスに不合格のユニットを特定するよう構成された手段により用いられ得ることを特徴とするコンピュータプログラム製品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リアルタイム検査による半導体集積回路の品質／信頼性を向上させるためのシステムおよび方法に関する。
【背景技術】
【０００２】
より高度で信頼性と費用効率の高い半導体系製品の開発において、検査が大きな制約となっている。半導体製造技術の進歩により、チップ設計者は大量生産のチップに１億個のトランジスタを搭載することが可能となった。トランジスタの数は、数年以内に１０億個以上に達すると専門家は予測している。
【０００３】
半導体処理技術は、一定の表面積に集積されるトランジスタの数は１８ヶ月ごとに倍増するというムーアの法則により特徴付けられる。このような集積度の向上のほとんどは、線幅の狭窄化または形状の小型化により図られている。現在、９０ｎｍデバイスが一般的であり、２５ｎｍ設計が開発中である（１ナノメートルは、１メートルの１００万分の１、すなわち、人間の髪の毛の太さの１２００分の１である）。このような進歩により、検査しなければならないトランジスタおよび構造の数が増えるにつれ、検査システムに対する負担が生じている。この急激な成長率はまた、処理、設計および製造を絶え間なく複雑化させており、品質、歩留まりおよび製品の信頼性に影響を与えるシステム上の問題を増やしかねない。これらの要因はいずれも、検査時間の増加およびより総合的な検査の必要性を高める傾向にある。このため、検査コストは、集積回路の全製造コストの主な要因となっている。
【０００４】
商品やその他の製品に対しても、品質、歩留まりおよび信頼性を新たなレベルに引き上げて欲しいという顧客の要望がますます高まっている。これらの要因が合わさることにより、従来の検査能力およびシステムに対して大きな負担を掛けることとなっている。この問題に対する現在の解決策は費用効率が良くない上に、高価な資本設備の導入または品質基準の低下のいずれかに依拠するものである。
【０００５】
「品質」は半導体業界において公知の用語である。この用語の公知の定義の一つは、「明示的または暗黙的な必要性を満たす能力を反映する製品の性質または特徴」（Ｗ．エドワーズ・デミング著、「アウト・オブ・ザ・クライシス（Ｏｕｔ  ｏｆ  ｔｈｅ  Ｃｒｉｓｉｓ）」、Ｃａｍｂｒｉｄｇｅ、Ｍａｓｓ．）である。
【０００６】
「信頼性」は半導体業界において公知の用語である。この用語の公知の定義の一つは、「装置がその所期の機能を満足にまたは支障なく行う所与の信頼性レベルの条件付確率、すなわち、指定された性能的制約内、所与の経年、指定された期間、機能期間、または使用時間で、指定された用途および動作環境下においてそれに伴うストレスレベルで動作させた所期の方法および目的で用いた場合の所与の信頼性レベルの条件付確率」（ケセシオグル・ディミトリ著、「信頼性工学ハンドブック（Ｒｅｌｉａｂｉｌｉｔｙ  Ｅｎｇｉｎｅｅｒｉｎｇ  Ｈａｎｄｂｏｏｋ）」、第１巻）である。但し、これらの定義は明確にするために記載したものであり、本発明の文脈における「品質」および／または「信頼性」という用語の使用はこれらの定義に限定されない。
【０００７】
現在、検査は、２つの基本的な方法で行われている。素子は、一度に１個ずつ（順次に）検査されるか、または、数個を同時に「並列に」検査されるかのいずれかである。個別検査は、ＣＰＵなどの複合製品に用いられることが多く、メモリ素子はほとんどの場合、並列検査される。但し、これらの例は限定するものではない。
【０００８】
周知のように、ウェハレベルで半導体素子を検査することを目的とした「ソート」や、その後行われる、パッケージング後の半導体素子を検査することを目的とした最終段階を含む様々な製造段階がある。
【０００９】
これら段階の主目的は、検査に合格しなかった素子から合格する可能性がある素子を選別することである。
【００１０】
従来、上記の段階はそれぞれ、ソート１、ソート２など、いくつかのソケットに分けられる。各検査ソケットは、僅かに異なるテストフローにおいて、同じ製品（例えば、特定の製品の製造されたウェハのロット全部）に適用される。例えば、所与のソケットで、一連の検査を所与の温度で行い、別のソケットでは、同じ（または同様の）検査を異なる温度で行う。別の一例では、第１のソケットで機能検査を適用し、第２のソケットで構造検査を適用する。
【００１１】
同様に、最終テスト段階も、ファイナル１、ファイナル２などの個別の段階に分けられる。
【００１２】
周知のように、半導体素子は常に、１つの素子レベルで設計され、得られた１つの原型は、リソグラフィまたはその他の装置を用いた半導体製造処理においてシリコンウェハの表面全体に何度も複製される。検査容易化設計（ＤＦＴ）は、素子設計者が、期待される機能に応じて、素子検査に用いられる補正パターンおよびベクトルを含む機能検査などの様々な検査を作成したり、パラメトリックテストを作成するプロセスである。テストフローは、（いずれの場合にも）検査処理に用いられる機能検査、パラメトリックテストおよび／またはその他の検査を含み得る。
【００１３】
テストプログラム（ＴＰ）は、ほぼ同じ方法で製品の全ての素子に適用されるテストフローで構成される。ＴＰは、特定の製品専用である。
【００１４】
一般的に、所与のソケットで（ソート段階時）、１００％すべてのダイは必須検査に供されるので、全ＴＰ（１００％ＴＰ）を受ける。換言すると、素子の種類など様々なパラメータに応じて、すべてのダイが、連続、オープン、ショートなどの同じテストフロー、様々な機能検査、スタックアット（ｓｔｕｃｋ−ａｔ）走査、アットスピード（ａｔ−ｓｐｅｅｄ）走査、リーク、ｉｃｃ、ｉｄｄｑおよび／またはその他多数に供される。
【００１５】
これら検査方法には本質的な制限が幾つかある。例えば、最終ＩＣ製品の信頼性は、追加の検査を行ったり追加のストレスをかけることにより高めることができるが、テストプログラムはウェハ全体に対して同一に適用されるため、このような方法は製品全体に影響を与え、検査コスト全体を劇的に増加させてしまう。
【００１６】
製品の信頼性は顧客満足度にかかわる重要な問題であり、製造業者の評判に影響を与える。
【００１７】
これを念頭に、関連技術であると思われる公報を以下に挙げる。
【００１８】
米国特許第６，１８４，０４８号は、文書化された一連の処理工程により製造される半導体集積回路素子の品質および信頼性を確実にするための方法であって、指定動作電圧の範囲外であるが、処理工程により製造される構造の能力内で素子を電気的に検査して電気検査の生データを生成する第１の工程と、前記テストデータを素子の設計から期待される値と比較することにより組成的および構造的特徴を確認するための素子の非電気的特性を提供する第２の工程と、前記特徴と前記文書化された処理工程とを相互に関連付けてズレおよび構造的欠陥を検出することによりアウトライヤ素子を特定する第３の工程とを含む方法を開示している。アウトライヤ素子の除去後、合格素子は、従来のバーンイン処理を受ける必要がなくなる。
【００１９】
米国特許第６，６１８，６８２号は、下流製造処理の歩留まりに悪影響を与えずに、または出荷品質レベルを低下させずにウェハまたはパッケージレベルの検査時間を最小限にする方法およびシステムを開示している。この方法は、所与のロットまたはウェハに対して最も効果的な一連の検査を先験的に決定することにより最適化を行う。この発明は、ウェハ製造データ（すなわち、処理測定、欠陥検査、およびパラメトリックテスト）、製品品質認定検査結果、物理的破損分析結果、および製造機能検査結果から、履歴およびリアルタイムデータ、製品固有およびロット固有データを含む複数の供給源のデータの統合を含むプロセッサベースのシステムを用いた方法を実現している。これら様々なデータ形式は、所与の製品に対して、検査アプリケーションシーケンスを用いて実行される最適な一連の検査を決定して、歩留まりまたは製品品質に対するリスクを最小限にしながら検査時間を最適化するのに用いられる。
【００２０】
米国特許出願第２００３／０１２０４５７号は、検査コストと製品品質の最適化を目的として、最初に求めた致命的な欠陥の数に基づいて電子部品を分類し、その分類に基づいて前記電子部品に存在する潜在的欠陥の確率を予測することを含む電子部品の初期信頼性を決定するためのシステムおよび方法を開示している。
【発明の開示】
【発明が解決しようとする課題】
【００２１】
当該技術では、リアルタイム最適化検査により半導体集積回路の品質／信頼性を向上させるための新たなシステムおよび方法が必要である。さらに、異なる半導体ユニットに対して異なるテストフローを選択的に適用するためのシステムおよび方法も当該技術において必要である。異なるテストフローを、例えば、ウェハの異なるポピュレーションに対して適用したり、別の例では、ロットの異なるウェハに対して適用したりし得る。異なるポピュレーションは、例えば、異なる領域および／または異なるリソグラフィ露光であり得る。ユニットは、半導体素子（ダイ）内のダイ全体またはモジュールであり得る。異なるテストフローは、例えば、ソートテスト段階時および／または最終テスト段階時に適用され得る。
【課題を解決するための手段】
【００２２】
本発明のある実施形態によると、信頼性向上は、例えば、ＩＣ製品特性、製品製造処理および検査データ知識を用いて素子検査およびストレスフローを最適化することにより、より信頼性の高い製品を得る方法である。一般的に、製品の信頼性が高いほど、１００万個当たりの不良部品（ＤＰＰＭ）数は低くなる。
【００２３】
本発明のある実施形態によると、例えば、特定のＩＣロット、ウェハ、ウェハの各エリア、ウェハダイ、同じリソグラフィ露光でのダイ、複数回のリソグラフィ露光にわたって同じ位置にあるダイ、パッケージングされた素子またはＩＣ内の（機能）モジュールに適用される一連の信頼性検査を決定することにより半導体ユニット（素子またはそのモジュール）の品質／信頼性を向上させる方法およびシステムが提供される。
【００２４】
ある実施形態によると、データマネージャー、ステーションコントローラ、データベース、およびソフトウェアが提供される。ステーションコントローラは、データマネージャーから供給される情報を統合する。後者は、様々な供給源から履歴情報を収集し、これを分析して品質／信頼性検査不合格候補となる半導体ユニットの関連ポピュレーションを特定し、そのポピュレーションを、ストレステストを含む適切なテストフローに関連付ける。テストフローは、ステーションコントローラで処理され、製品のテストプログラムを通して、特定されたポピュレーションに適用されることにより、原製品の期待される品質／信頼性と比較して向上した製品信頼性が得られる。
【００２５】
（ａ）品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを提供する工程であって、前記ポピュレーションは少なくとも１つの品質／信頼性不合格候補ポピュレーションと少なくとも１つの他のポピュレーションとを含むような工程と、
（ｂ）前記ポピュレーションにテストフローを関連付ける工程であって、各テストフローは、ストレステストシーケンスを含み、前記品質／信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスは、前記他のポピュレーションの少なくとも１つのポピュレーションに適用されるテストフローに含まれるストレステストの所要時間よりも長い所要時間のストレステストを含み、前記他のポピュレーションの少なくとも１つに適用されるストレステストシーケンスは、前記半導体ユニットのうちの１つの半導体ユニットの対応動作電圧仕様よりも高い電圧のストレステストを含むような工程と、
（ｃ）ソートテスト段階において、対応テストフローを各ポピュレーションに適用して前記ストレスシーケンスに不合格のユニットを特定する工程とを含む半導体ユニットの品質／信頼性を向上させる方法を提供する。
【００２６】
また、（ａ）品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを提供する工程と、
（ｂ）ストレステストシーケンスを含むテストフローを前記ポピュレーションに関連付ける工程であって、前記フローの第１のフローがさらに、同じ第１のプレ・ストレステストシーケンスと第１のポスト・ストレステストシーケンスとを含み、前記テストフローの第２のフローがさらに、同じ第２のプレ・ストレステストシーケンスと第２のポスト・ストレステストシーケンスとを含み、前記第１のシーケンスと前記第２のシーケンスは異なるような工程と、
（ｃ）ソートテスト段階において、
ｉ）プレ・ストレスシーケンスと、ストレスシーケンスと、ポスト・ストレスシーケンスとを含む前記テストフローを各ポピュレーションに適用して、前記ポスト・ストレスシーケンスに不合格のユニットを特定する工程とを含む半導体ユニットの品質／信頼性を向上させる方法を提供する。
【００２７】
さらに、本発明は、（ａ）品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを提供する工程であって、前記ポピュレーションは少なくとも１つの品質／信頼性不合格候補ポピュレーションと少なくとも１つの他のポピュレーションとを含むような工程と、
（ｂ）前記ポピュレーションにテストフローを関連付ける工程であって、各テストフローは、ストレステストシーケンスを含み、前記品質／信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスは、前記他のポピュレーションの少なくとも１つのポピュレーションに適用されるテストフローに含まれるストレステストの所要時間よりも長い所要時間のストレステストを含み、前記他のポピュレーションの少なくとも１つに適用されるストレステストシーケンスは、前記半導体ユニットの対応動作電圧仕様よりも高い電圧のストレステストを含むような工程と、
（ｃ）最終テスト段階において、対応テストフローを各ポピュレーションに適用して前記ストレスシーケンスに不合格のユニットを特定する工程とを含む半導体ユニットの品質／信頼性を向上させる方法を提供する。
【００２８】
本発明はさらに、
（ａ）品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを特定するための半導体ユニットに関する履歴情報から収集されたデータを分析する工程であって、前記ポピュレーションは、少なくとも１つの品質／信頼性不合格候補ポピュレーションと、少なくとも１つの他のポピュレーションとを含むような工程と、
（ｂ）前記品質／信頼性不合格候補ポピュレーションの少なくとも１つが、特定されたクラスターの素子が、そのクラスターに属する近傍素子を少なくとも１つ有するよう、少なくとも２つの連続した素子からなるクラスターを含むウェハにおける領域エリアを含むことを特徴とする半導体ユニットに適用されるよう構成された向上した品質／信頼性検査を提供する方法を提供する。
【００２９】
本発明はさらに、
（ａ）品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを特定するための半導体ユニットに関する履歴情報から収集されたデータを分析する工程を含み、
（ｂ）前記ポピュレーションは、少なくとも１つの品質／信頼性不合格候補ポピュレーションと、少なくとも１つの他のポピュレーションとを含み、
（ｃ）前記品質／信頼性不合格候補ポピュレーションの少なくとも１つが、同じリソグラフィ露光で素子を含むことを特徴とする半導体ユニットに適用されるよう構成された向上した品質／信頼性検査を提供する方法を提供する。
【００３０】
本発明はさらに、
（ａ）品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを特定するための半導体ユニットに関する履歴情報から収集されたデータを分析する工程を含み、
（ｂ）前記ポピュレーションは、少なくとも１つの品質／信頼性不合格候補ポピュレーションと、少なくとも１つの他のポピュレーションとを含み、
（ｃ）前記品質／信頼性不合格候補ポピュレーションの少なくとも１つが、複数回のリソグラフィ露光にわたって同じ位置にある素子を含むことを特徴とする半導体ユニットに適用されるよう構成された向上した品質／信頼性検査を提供する方法を提供する。
【００３１】
本発明はさらに、
（ａ）品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを特定するための半導体ユニットに関する履歴情報から収集されたデータを分析する工程であって、
（ｂ）前記ポピュレーションは、少なくとも１つの品質／信頼性不合格候補ポピュレーションと、少なくとも１つの他のポピュレーションとを含むような工程と、
（ｃ）テストフローのレパートリを提供する工程と、
（ｄ）前記品質／信頼性不合格候補ポピュレーションの少なくとも１つに対して、
ｉ）半導体サンプルの品質／信頼性不合格候補ポピュレーションに関する基準バーンイン「ユニット不合格」スコアを提供する工程と、
ｉｉ）前記テストフローのレパートリからテストフローを選択する工程と、
ｉｉｉ）前記テストフローを実質的に同じ半導体サンプルの品質／信頼性不合格候補ポピュレーションに適用し、テスト後の「ユニット不合格」スコアを記録する工程と、
ｉｖ）バーンインテストを前記（ｉｉ）の半導体サンプルの品質／信頼性不合格候補ポピュレーションに適用して、テスト後のバーンイン「ユニット不合格」スコアを記録する工程であって、前記テスト後の「ユニット不合格」スコアで不合格となったユニットを前記バーンイン「ユニット不合格」スコアから除外する工程と、
ｖ）前記テストフローのレパートリから異なるテストフローごとに（ｉｉ）〜（ｉｖ）を所期の回数繰り返す工程と、
ｖｉ）判断基準に基づいて（ｉｉ）、（ｉｉｉ）および（ｉｖ）で用いたフローの中から有力なテストフローを決定する工程であって、前記判断基準は、少なくとも、前記基準バーンイン「ユニット不合格」スコア、および前記有力なテストのテスト後の「ユニット不合格」スコアとテスト後のバーンイン「ユニット不合格」スコアに依存するような工程と、前記有力なテストを前記品質／信頼性不合格候補ポピュレーションに関連付ける工程とを行うことを含む製造段階で半導体ユニットに適用されるよう構成された向上した品質／信頼性検査を提供する方法を提供する。
【００３２】
本発明はさらに、
（ａ）品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを特定するための半導体ユニットに関する履歴情報から収集されたデータを分析する工程と、
（ｂ）選択されたテストフローの後で行われるバーンインテストのユニット不合格率が、前記選択されたテストフロー以外のテストフローの後で行われるバーンインテストのユニット不合格率よりも低いという条件を含む判断基準に基づいて、選択した各テストフローを前記ポピュレーションのそれぞれに関連付ける工程とを含むソート段階で半導体素子に適用されるよう構成された向上した品質／信頼性検査を提供する方法を提供する。
【００３３】
本発明はさらに、
（ａ）品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを提供するよう構成されたプロセッサと記憶部とを含む手段であって、
（ｂ）前記ポピュレーションは、少なくとも１つの品質／信頼性不合格候補ポピュレーションと少なくとも１つの他のポピュレーションとを含む手段と、
（ｃ）テストフローを前記ポピュレーションに関連付けるよう構成されたプロセッサと記憶部とを含む手段であって、各テストフローはストレステストシーケンスを含み、
（ｄ）前記品質／信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスが、前記他のポピュレーションの少なくとも１つのポピュレーションに適用されるテストフローに含まれるストレステストの所要時間よりも長い所要時間のストレステストを含み、
（ｅ）前記他のポピュレーションの少なくとも１つのに適用されるストレステストシーケンスが、前記半導体ユニットのうちの１つの半導体ユニットの対応動作電圧仕様よりも高い電圧のストレステストを含む手段と、
（ｆ）テスト段階において、対応テストフローを各ポピュレーションに適用して前記ストレスシーケンスに不合格のユニットを特定するよう構成された手段とを含むことを特徴とする半導体ユニットの品質／信頼性を向上させるためのシステムを提供する。
【００３４】
本発明はさらに、
品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを提供するよう構成されたプロセッサと記憶部とを含む手段と、
ストレステストシーケンスを含むテストフローを前記ポピュレーションに関連付けるよう構成されたプロセッサと記憶部とを含む手段であって、前記フローの第１のフローがさらに、同じ第１のプレ・ストレステストシーケンスと第１のポスト・ストレステストシーケンスとを含み、前記テストフローの第２のフローがさらに、同じ第２のプレ・ストレステストシーケンスと第２のポスト・ストレステストシーケンスとを含み、前記第１のシーケンスと第２のシーケンスは異なる手段と、
テスト段階において、プレ・ストレスシーケンスと、ストレスシーケンスと、ポスト・ストレスシーケンスとを含む前記テストフローを各ポピュレーションに適用して、前記ポスト・ストレスシーケンスに不合格のユニットを特定するよう構成された手段とを含むことを特徴とする半導体ユニットの品質／信頼性を向上させるためのシステムを提供する。
【００３５】
本発明はさらに、品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを表わすポピュレーションデータを格納する記憶部を含み、前記ポピュレーションは、少なくとも１つの品質／信頼性不合格候補ポピュレーションと少なくとも１つの他のポピュレーションとを含み、前記記憶部はさらに、前記ポピュレーションに関連付けられたテストフローを表わすテストフローデータを格納し、各テストフローはストレステストシーケンスを含み、前記品質／信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスが、前記他のポピュレーションの少なくとも１つのポピュレーションに適用されるテストフローに含まれるストレステストの所要時間よりも長い所要時間のストレステストを含み、前記他のポピュレーションの少なくとも１つに適用されるストレステストシーケンスが、前記半導体ユニットのうちの１つの半導体ユニットの対応動作電圧仕様よりも高い電圧のストレステストを含み、前記ポピュレーションデータおよびテストフローデータが、テスト段階において、対応テストフローを各ポピュレーションに適用して前記ストレスシーケンスに不合格のユニットを特定するよう構成された手段により用いられ得ることを特徴とするコンピュータプログラム製品を提供する。
【００３６】
本発明はさらに、品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを表わすポピュレーションデータを格納する記憶部を含み、前記記憶部はさらに、前記ポピュレーションに関連付けられたストレステストシーケンスを含むテストフローを表わすテストフローデータを格納し、前記フローの第１のフローがさらに、同じ第１のプレ・ストレステストシーケンスと第１のポスト・ストレステストシーケンスとを含み、前記テストフローの第２のフローがさらに、同じ第２のプレ・ストレステストシーケンスと第２のポスト・ストレステストシーケンスとを含み、前記第１のシーケンスと第２のシーケンスは異なり、前記ポピュレーションデータおよびテストフローデータが、テスト段階において、プレ・ストレスシーケンスと、ストレスシーケンスと、ポスト・ストレスシーケンスとを含む前記テストフローを各ポピュレーションに適用して前記ポスト・ストレスシーケンスに不合格のユニットを特定するよう構成された手段により用いられ得ることを特徴とするコンピュータプログラム製品を提供する。
【発明を実施するための最良の形態】
【００３７】
本発明および実際の実施方法を理解するため、非限定的な例を挙げて添付図面を参照しながら好ましい実施形態について説明する。
【００３８】
本発明を主に方法として開示するが、データベース、ソフトウェアおよびその他適切な構成要素を備えた従来のデータ処理装置などの装置をプログラムしたり、それ以外に、本発明の方法の実施を容易にするよう設計したりできることは当業者であれば理解し得る。
【００３９】
特に明記しない限り、以下の説明から明らかなように、本明細書内の説明において用いられる「処理」、「演算」、「計算」、「決定」、「適用」、「関連付け」、「提供」などの用語は、演算システムのメモリ、レジスタまたは別のそのような情報記憶装置、伝送または表示素子内の物理的量で同じように表わされ、演算システムのレジスタおよび／またはメモリ内の電子的など物理的量で表わされるデータを別のデータに処理および／または変換するコンピュータまたは演算システム、処理装置または同様の電子演算素子の動作および／または処理を指すものとする。
【００４０】
本発明の実施形態において、本明細書に記載の動作を実行する、プロセッサ、コンピュータ、装置、システム、サブシステム、モジュール、ユニット、素子（１つまたは複数）などの用語を用い得る。これは、所期の目的に特別に構成されてもよく、または、格納されたコンピュータプログラムにより選択的に作動または再構成される汎用コンピュータを含んでもよい。そのようなコンピュータプログラムは、特に限定されないが、光学ディスク、ＣＤ−ＲＯＭ、光磁気ディスク、読み出し専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、電気的プログラム可能な読み出し専用メモリ（ＥＰＲＯＭ）、電気的消去可能かつプログラム可能な読み出し専用メモリ（ＥＥＰＲＯＭ）、磁気または光学カードなどのコンピュータ読取可能な記憶媒体、その他コンピュータシステムバスを介して伝達可能な電子指示を格納するのに適切な媒体に格納され得る。
【００４１】
本明細書に記載の処理／素子（または上述した用語に相当する用語）およびディスプレイは、特に明記しない限り、特定のコンピュータやその他装置に本質的に関連せず、本明細書の教示に係るプログラムと協同して様々な汎用システムを用いてよく、または、所期の方法を実施するためのより特別な装置を構成するのが簡便であると思われる。これら様々なシステムの所期の構造については、以下の記載により明確となる。また、本発明の実施形態は、特定のプログラミング言語で記載されず、本明細書に記載の本発明の教示を実現するために様々なプログラミング言語を用い得る。
【００４２】
まず最初に、本発明の実施形態に係る汎用システムアーキテクチャを示す図１Ａを参照する。図示のように、このシステムは、それぞれ別個の処理を行うよう設定された２つの主要構成要素を含む。第１の処理は、データフィードフォワードシステム１１０にある履歴情報１０の収集および分析を行い、処理されたデータをローカルエリアネットワーク１０４を介して、テストセル１０９を制御する第２の処理で利用可能にする。後者は、ステーションコントローラ１０５と、自動検査装置（ＡＴＥ）１０６と、ハンドリング装置１０８とを含む。様々なテストフローを収容するテストプログラム１０７は、後で詳述するように、被検素子（ＤＵＴ）１１１の異なるポピュレーションを検査するＡＴＥをプログラムし順次実行するのに用いられる。ハンドリング装置１０８は、ウェハを処理するよう構成されたウェハプローバを指す。
【００４３】
同様のテストセルを、例えば、最終段階の検査に用いることができ、この場合、ハンドリング装置はパッケージングされた素子を処理するよう構成されたデバイスハンドラーとなる。
【００４４】
また、選択されたウェハを公知の方法で検査するのに用いられるバーンインオーブンセル１２０も示されている。
【００４５】
データフィードフォワードシステム１１０は、適切なデータベースおよびソフトウェアで構成されるデータマネージャー１０３部を利用することにより、製造（Ｆａｂ）データ１００、ウェハソートデータ１０１、最終テストデータ１０２などの複数の供給源から履歴情報１０を収集し格納し処理する。この履歴情報は、後で詳述するように、上述した供給源に代えてまたは加えて、別の供給源１１から得ることができる。
【００４６】
このように収集および処理されたデータは、ある実施形態に基づいて、ソート段階で別のテストフローに供される個別のポピュレーションを決定するのに用いられる。このように決定された半導体ユニット（例えば、半導体素子またはその個別のモジュール）のポピュレーションを表わすデータは、さらに用いられるよう（具体的には、格納部１０の１つに）格納される。半導体ユニットのポピュレーションは、後で詳述するように、（具体的には、格納部１０の１つに）格納された個別のテストフローに関連付けられる。但し、データの収集および処理は前段階として行うことが可能であり、必ずしもコントロールテストセル１０９により行われる実際のソートテスト段階に併せて行う必要はない。このように、例えば、ある実施形態によると、データフィードフォワードシステム１１０を、テストセル１０９とは異なる位置に配置し異なる回数で実行することができる。後者の場合、マネージャー１０３により処理されたデータは、例えばＷＡＮまたはそれ以外の手段を通して、ステーションコントローラ１０５に供給される。
【００４７】
ある別の実施形態では、コントロールテストセル１０９およびデータフィードフォワードシステム１１０を１つのシステムに一体化し、マネージャー１０３により処理されたデータが例えばＬＡＮ１０４を通してステーションコントローラ１０５に供給されるよう連続的に動作する。
【００４８】
図１Ａにはまた、テストセルバス（ＴＣＢ）１１２を介してテストセル１０９を制御する従来のデータ処理装置で構成されるステーションコントローラ１０５が示されている。ステーションコントローラ１０５は、データフィードフォワードシステム１１０により供給される情報を統合し、その情報を用いて、各ＤＵＴ１１１に適用されるデータ関連性を決定する。具体的には、ある実施形態によると、ステーションコントローラ１０５が（具体的には、ウェハソートデータ格納部１０１から）ポピュレーションデータを読み込み、そのデータを（ＢＵＳ１１２を通して）ハンドリング装置１０８に供給することにより、後者は、（ポピュレーションデータに基づいて）検査を受ける被検素子（ＤＵＴ）の位置を特定することができる。データハンドラー１０８の動作は、一般的に公知であるため、ここでは説明を省略する。
【００４９】
このように関連付けられたテストフローを表わすデータは、データベースから（具体的には、ウェハソートデータ格納部１０１から）読み込まれ、例えば、ＴＰ（１０７）のグローバル変数を更新することにより、ＴＰ１０７を変更するのに用いられる。変数の値はテストフローごとに変化し得る。そして、ＡＴＥ（１０６）は、ＴＰを、被検素子のポピュレーションを構成する指定されたＤＵＴに適用することができる。
【００５０】
次に図１Ｂを参照する。一般的な、ウェハの検査走査シーケンスが示されている。図示のように、この実施例では、ウェハ１２０は、３つの個別のダイのポピュレーションを含む。第１のポピュレーションは「０」で示されるダイ（１２１など）を含む。第２のポピュレーションは、「１」で示されるダイ（１２２など）を含み、第３のポピュレーションは、「空白」で示されるダイ（１２３など）を含む。各ポピュレーションは、個別のストレステストフローに関連付けられる。様々なポピュレーションの決定およびテストフローとの関連付けの方法については以下で詳述する。
【００５１】
ウェハの蛇行走査を蛇行線１２４で示す。この検査走査パターンは例示目的で挙げたものであり、決して限定するものではない。周知のように、並列検査では、ダイは、１回のタッチダウンごとに数個のダイが同時に検査されるように並列に走査され得る。つまり、図１Ｂの実施例では、蛇行線で定められたテストシーケンスに従って一度に１つのダイを検査するのではなく、例えば２×２のダイの集合体を同時に検査し、その後、プローブを次のタッチダウンまで（蛇行）移動させ、別の検査対象のダイの集合体をカバーする。上記の２×２という数は、もちろん例示目的で挙げたものである。
【００５２】
ここで、図１Ａのステーションコントローラ１０５に戻る。ある実施形態によると、データマネージャー１０３は、ステーションコントローラ１０５内に格納されるアルゴリズム、すなわち規則が、例えば、ハンドリング装置１０８に対してどのＤＵＴを検査する必要があるかを指示したり、素子の特定のポピュレーションに関連付けられる適切なテストフローに応じてＴＰを変更するなど、決定処理の際データマネージャー１０３が提供する履歴情報および知識（例えば、ポピュレーションと関連テストフローのリスト）を利用することができるようにデータの操作および作成を行う。ある実施形態によると、アルゴリズムは基本的に、ポピュレーションデータとテストフローデータとを考慮し、それに応じてハンドリング装置に指示を与えると共にテストプログラムのグローバル変数を動的に更新する「Ｗｈａｔ／Ｉｆ／Ｔｈｅｎ」ルールである。
【００５３】
本発明は図１Ａのシステムアーキテクチャの構成および動作方法に限定されない。
【００５４】
上記の処理は、様々なデータをインテリジェントに活用してテストセル１０９を制御し、検査範囲チェーン全体にある各ＤＵＴ１１１の検査範囲を最適化するので、最終製品の品質／信頼性を高めることができる。
【００５５】
図２は、本発明の一実施形態に係るデータフィードフォワードシーケンスを示し、半導体ユニットの個別のポピュレーションを特定するための情報の収集および分析を目的とする。図２は、格納部１０から収集され（図１Ａの）データマネージャー１０３により分析されるデータのフィードフォワード処理のドリルダウン例を示す図である。
【００５６】
このフロー図は３つの半導体製造工程に分けられる。具体的には、ウェハ製造（Ｆａｂ）２００と、ウェハソート２０１と、最終検査２０２とに分けられる。これら工程はそれぞれ、測定やデータの格納が行われる複数の製造または検査工程を含む。ウェハＦａｂ２００で収集、処理されその後供給され得るデータ（履歴データの形成例）としては、ウェハスクライブラインのインライン電気パラメトリックテスト、リソグラフィーおよび計測データ、欠陥検査および分析データ、高度処理制御（ＡＰＣ）データおよびその他ウェハ製造データが挙げられる。限定されないが一例として、以下で詳述するように、１つ以上の特定の検査測定結果で変化を示した（一定の閾値を超えた）素子のポピュレーションを追加のストレステストシーケンスに供してもよい。
【００５７】
処理された履歴情報を、以下で詳述するように、本発明の様々な実施形態に係る個別のテストフローに供される半導体ユニットのポピュレーションの決定に用いてよい。
【００５８】
図２にさらに示すように、ソート段階２０１において、製造されたウェハは、適切なテストフローを対応する半導体素子のポピュレーション（このデータはテストプログラムに格納されている）に適用することにより、初めて検査される。これには、ステーションコントローラ１０５とＡＴＥ１０６とが用いられる。
【００５９】
ソート段階で適用可能なポピュレーションの決定／検査に影響を与える履歴情報は、以前のソート段階から得ることもできる。限定されない一例として、これらデータとしては、ウェハソート２０１からのホット、コールド、機能、構造、ソート１、ソート２、ソート３、光学検査データなどすべてのテスト段階からのデータ、以前検査されたウェハおよびロットの格納済データ、近傍にあるダイの検査結果が挙げられる。
【００６０】
ある実施形態によると、履歴情報は、製品信頼性向上を図るため、組み立てられパッケージングされた素子が、ファイナル１およびファイナル２などの様々な検査工程で検査される以前の最終検査２０２段階から収集されてもよい。
【００６１】
もちろん、履歴情報は必ずしもすべての製造段階から収集される必要はなく、選択された１つ以上の段階から情報を収集し分析することができる。
【００６２】
以下にさらに説明するように、履歴情報は、図１Ａの１１で包括的表わされる別の供給源から収集し分析してもよい。
【００６３】
ここで、個別のポピュレーションを決定するための履歴情報になり得るデータのさらなる供給源を以下に挙げる。
【００６４】
よって、ある実施形態によると、図２を参照して説明したデータ供給源に加えてまたはそれらに代えて、以下に挙げる供給源の少なくとも１つを用いてよい。
【００６５】
１．ウェハＦａｂパラメトリックＥ−テストにおける変化または不良シグネチャがあると、ウェハソートでさらなるストレステストを必要とし得る。例えば、スクライブラインで検査されたパラメータの変化により、数個のダイ（またはサブダイモジュール）を含む品質／信頼性不合格候補ポピュレーションがあることがわかる。これは、今後のソート段階検査においてさらなるストレステストを必要とし得る。
【００６６】
２．ウェハＦａｂ微粒子シグネチャにおける変化または不良シグネチャがあると、ウェハソートでさらなるストレステストを必要とし得る。例えば、微粒子シグネチャの変化により、数個のダイ（またはサブダイモジュール）を含む品質／信頼性不合格候補ポピュレーションがあることがわかる。これは、今後のソート段階検査においてさらなるストレステストを必要とし得る。
【００６７】
３．所与の段階（具体的には、ソート）の所与のソケットの変化または不良シグネチャがあると、今後の検査でさらなるストレステストを必要とし得る。例えば、後のソートテストで、同じまたは異なるソケットの検査を決定し得る。従って、限定されない一例として、所与のロットのソート３検査のシグネチャに変化があると、追加のストレステストが、次に検査されるロットのソート３（すなわち、同じソケット）で適用されることが指示され得る。あるいは、別の限定されない一例として、次に検査されるロットのソート２（すなわち、ソケット−１）において追加のストレステストが付与されることが指示され得る。あるいは、別の限定されない一例として、次に検査されるロットのソート４（すなわち、ソケット＋１）において追加のストレステストが付与されることが指示される。もちろん、これらの例は限定するものではなく、上記以外であってもよい。例えば、最終段階検査で所与のソケットの変化または不良シグネチャがあると、今後の最終検査でさらなるストレステストを必要とし得る。
【００６８】
４．メモリＩＣまたはメモリ（すなわち、マイクロプロセッサ）を含むＩＣは、リダンダンシー修復特性を内蔵してもよい。高い修復率を有するＩＣは通常、最小限の修復率を有するＩＣよりも信頼性問題を受けやすいため、今後のソート段階検査でさらなるストレステストを必要とする品質／信頼性不合格候補ポピュレーションの例になり得る。換言すると、所与のポピュレーションでリダンダンシーの作動回数が増えると、後で検査されるポピュレーションにおいて必要となる信頼性検査が増える。
【００６９】
５．処理ウィンドウパラメータは、Ｆａｂの統計的制御を外れ得る。ロットが別の製造または検査工程に進む前に、Ｆａｂの制御システムが問題を修正しない場合、信頼性問題を有する材料がある可能性がある。エクスカーションロットと呼ばれるこれらのロットは、ウェハ検査で異なるストレスフローを必要とし得る。このデータは、ウェハＦａｂからウェハソートおよび特定のポピュレーションへフィードフォワード供給される（例えば、これらエクスカーションロットは、その後のソートおよび／または最終テスト段階で追加のストレス手検査を必要とし得る）。
【００７０】
当業者であれば、上述した例（１〜５）および図２は限定するものではなく、上記に加えてまたは代えて別の履歴情報供給源を用い得ることを容易に理解し得る。
【００７１】
また、対応する履歴情報に基づいて規定される個別のポピュレーションがあってもよい。例えば、ウェハＦａｂパラメトリックＥ−テスト（上記１参照）における変化または不良シグネチャに基づいて規定された（第１のテストフローに供された）素子またはモジュールの第１のポピュレーションと、ウェハＦａｂ微粒子シグネチャ（上記２参照）における変化または不良シグネチャに基づいて規定された（第２のテストフローに供された）素子またはモジュールの異なるポピュレーションとがあってもよい。
【００７２】
また、履歴情報源と特定されたポピュレーションとは必ずしも一対一に対応している必要はない。例えば、２つ以上の上記供給源を組み合わせて、所与のストレステストフローに供されるポピュレーションを画定してもよい。例えば（単なる例示として）、Ｅテストにおけるゲート漏れのようなパラメータの上昇により、所与のポピュレーションを特定し得る。特定されたポピュレーションの一部またはすべてが、ソートテストにおいてアウトライヤ（例えば、近傍にあるダイの基準から外れた検査結果を有する素子）であると判定されると、今後のソートテスト段階を受ける（例えば、同じロットからのウェハの）特定のポピュレーションに対して、より厳しいストレステストシーケンスを適用する必要性を高め得る。
【００７３】
但し、上記は主に、ポピュレーションの決定およびソート段階で半導体ユニットに適用される関連ストレステストシーケンスについて説明したが、ある別の実施形態によると、（通常、素子が既にパッケージングされている）最終テスト段階で、ストレスシーケンスを、半導体素子またはそのモジュールのポピュレーションに対して必要な変更を加えて適用する。
【００７４】
ある実施形態によると、最終段階でパッケージングされた素子で確認された信頼性問題は通常、ウェハの特定のＸ−Ｙ位置まで遡って追うことが可能である。これについては、以下の限定されない実施例で例示する。（ｉ）あるパッケージングされた素子が最終テスト段階で不合格候補ポピュレーションであると特定された場合、トラクタビリティ技術により、それらすべての素子が、例えば、ウェハのエッジ領域のＸ、Ｙ位置からのものであると特定することができる。この結果に基づいて、まだ検査されていないウェハのエッジ領域のＸ、Ｙ位置にあるダイを今後のソートテストでストレステストに供することができる。（ｉｉ）限定されない別の例によると、ソート段階で、エッジにあるウェハが、その後の最終テスト段階で追加のストレステストに供されるべき不合格候補ポピュレーションであると特定されたと仮定する。そして、最終テスト段階が実際に起こると、ウェハのエッジ領域のＸ、Ｙ位置のパッケージ素子を特定してこれら素子を所期の追加のストレステストに供するために、トラクタビリティ技術の適用が義務付けられる。
【００７５】
一般的に、トレーサビリティ技術自体は公知である。一部の製品／処理において、素子がウェハから「切り出された」後、素子ＩＤ（ロット、ウェハおよびＸ／Ｙ座標）を遡って追えるようにトレーサビリティ技術が用いられている。このトレーサビリティは、ヒューズまたはデータベーストレース技術を用いてユニット自体の内部で行うことができる。但し、最終段階検査の特定の例では、素子の「出所」を特定するトラクタビリティ技術を適用する必要はない。これは特に、アウトライヤを特定するなどのフィードバックワード技術（以下に図６を参照して詳述する）に適用される。
【００７６】
次に、個別の品質／信頼性不合格候補ポピュレーションを示す半導体ウェハの模式図を示す図３Ａを参照する。
【００７７】
図３Ａは、（関連ストレステストフローに基づいてソート段階で検査を受ける）半導体素子の個別のポピュレーションを表わす典型的な半導体ウェハ３００の領域にある半導体素子（ダイ）を示す。
【００７８】
ウェハ３００の領域に示されたシステム共通不良エリアの３つの例が、処理特性３０１、歩留まり共通不良３０２、顧客共通不良３０３による信頼性問題を有するエリアにより図示されている。
【００７９】
このように、（図２を参照した上記説明で例示したように）ウェハＦＡＢ段階で収集された履歴情報を分析することにより、（Ａが付された）半導体素子３０１を含む領域は、品質／信頼性不合格候補ポピュレーションであると判定される。ある実施形態によると、処理特性によるポピュレーション３０１の信頼性問題は、ウェハ全体のエリアまたは領域ごとのウェハ製造処理のバラつきが原因となっている。製造処理のバラつきにより、素子が動作不良を起こしたり周辺動作特性を呈し、その結果、ウェハ上の特定の領域において歩留まりが異なることはよく知られている。例えば、通常、ウェハのエッジにあるダイは、ウェハの中心にあるダイよりも低い歩留まりを有する。一般的に、このような低い歩留まりの領域からの製品は信頼性問題を受けやすい。上記ダイを含むポピュレーションは品質／信頼性不合格候補であり、品質／信頼性問題に弱いこのような素子の予想を目的としたストレステストを含むテストフローに関連付けられる。
【００８０】
同様に、（図２を参照した上記説明で例示したように）歩留まり共通不良に関する履歴情報を分析することにより、（Ｂが付された）半導体素子３０２を含む領域は品質／信頼性不合格候補ポピュレーションであると判定される。周知のように、歩留まり共通不良は、歩留まりスコアにおいて低下を示したポピュレーションに関連し、共通不良シグネチャ（例えば、すべての不合格ダイは、ビン＝８スコアを有する）で特徴付けられる。ある実施形態によると、歩留まり共通不良によるポピュレーション３０２の信頼性問題は、予測された歩留まりよりも低いロットまたはウェハにより特定される。半導体業界において、歩留まり履歴データから予測された歩留まりよりも大幅に低いロットやウェハから得られる半導体素子が、信頼性問題を受けやすいことはよく知られている。例えば、特定の製品の歩留まりが通常予測される９０％ではなく７０％であるウェハは、多くの信頼性問題を持つダイを含む。このような素子を含むポピュレーションは品質／信頼性不合格候補であり、品質／信頼性問題に弱いこのような素子の予想を目的としたストレステストを含むテストフローに関連付けられる。
【００８１】
同様に、顧客共通不良に関する履歴情報（例えば、最終製品の機能において共通不良を確認した顧客から収集された情報）を分析することにより、（Ｃが付された）半導体素子３０３を含む領域は品質／信頼性不合格候補ポピュレーションであると判定される。このようなポピュレーションを特定するには、上述したトラクタビリティ技術の適用が必要となる。例えば、ある実施形態によると、顧客共通不良によるポピュレーション３０３の信頼性問題は、ウェハの特定のＸ−Ｙ位置まで遡って追うことのできる顧客が不合格と判定した特定の製品である。
【００８２】
ある実施形態によると、システム共通不良は、共通不良特性を有するウェハ３００にある動作不良素子（３０３）である。この実施形態により、このようなシステム共通不良は、検査測定分析、処理分析またはその他の手段のいずれかによりそのような領域を特定する共通処理により分析される。すべての共通不良エリアが信頼性問題となる可能性があるわけはないが、信頼性問題に対して高い相関性を有するものがあることが知られている。
【００８３】
このような素子を含むポピュレーションは品質／信頼性不合格候補であり、品質／信頼性問題に弱い素子の予想を目的としたストレステストを含むテスフローに関連付けられる。
【００８４】
図３Ａに戻り、ウェハ３００の無表示エリア３０４は、品質／信頼性不合格候補ポピュレーションであると判定されない半導体素子の正常な（その他）ポピュレーションを示すため、受けるストレステストは少なくて済む。この他のポピュレーションは１つ以上存在し得る（図３Ａでは、３０４が付されたポピュレーションエリアは１つである）。前記他のポピュレーション（図３Ａの場合３０４）の少なくとも１つに対して適用されるストレステストシーケンスは、この製品の仕様により規定された対応動作電圧（例えば、基準ＶＤＤ）よりも高い電圧（例えば、検査ＶＤＤ）で検査ベクトルまたはパターンを素子に適用することを含む。このように、例えば、所与の製品（当然ウェハ３００のダイを含む）の製造された半導体素子の動作電圧の仕様がＸ±Δボルトである場合、ストレステストでエリア３０４の素子に印加される電圧はＹボルトとなる（但し、Ｙ＞Ｘ＋Δ）。素子の個別のモジュールを動作する電力供給源が複数個あってもよい。例えば、素子がメモリモジュールとアナログモジュールとを含む場合、動作電圧仕様がＸ1±ΔボルトのＶｄｄをメモリモジュールに電力供給し、アナログモジュールには動作電圧仕様がＸ2±Δボルトのものにし得る（但し、Ｘ2≠Ｘ1）。
【００８５】
この特定の例では、他のポピュレーション（エリア３０４のダイ）に適用されるストレステストは、（ｉ）メモリモジュールに印加するストレステスト電圧をＹ1ボルト（但し、Ｙ1＞Ｘ1＋Δ）にする、または（ｉｉ）アナログモジュールに印加するストレステスト電圧をＹ2ボルト（但し、Ｙ2＞Ｘ2＋Δ）にする、または（ｉｉｉ）これら両方を適用することを指示し得る。
【００８６】
但し、他のポピュレーションの少なくとも１つは、追加のストレステスト（必ずしも高い電圧でなくてよい）に供され得る。
【００８７】
本発明はこれらの例に限定されない。
【００８８】
上記品質／信頼性不合格候補ポピュレーションの３つの例（「Ａ」ダイ、「Ｂ」ダイ、「Ｃ」ダイ）は、すべての可能なシステム不良を含むものではなく、信頼性を向上させるためのストレステストに供されるダイの限定されない例を示すために挙げただけであることは当業者により容易に理解される。
【００８９】
上記では主にウェハ内の半導体素子（ダイ）のポピュレーション、具体的に、ウェハ３００に収容された４つの個別のポピュレーションについて説明した。しかし、これは限定するものではない。
【００９０】
このように、ある実施形態によると、ポピュレーションの少なくとも１つは、ウェハ内の全ての素子（または数個のウェハ）（例えば、ウェハ３００のすべてのダイがＡダイ）を含み、ロットの別のウェハは異なる種類のポピュレーションを有する。例えば、別のウェハは、すべて「Ｂ」型に属するダイを含み、そのロットのウェハの残りは（３０４のような）「正常な」ダイなどを有する。
【００９１】
ある実施形態によると、品質／信頼性不合格候補ポピュレーションは、所与のロットのウェハすべてを含み、同じ製品の別のロットは異なるポピュレーションを含む。
【００９２】
ある別の実施形態によると、上記の組み合わせが適用可能である。例えば、所与のロットの２つのウェハにあるすべてのダイが、「Ａ」型ダイを含み、同じロットの第３のウェハは、異なるポピュレーションのダイ、例えば、ウェハ３００と同様のものを含む。
【００９３】
本発明がこれら特定の例に限定されないことは当業者により容易に理解される。
【００９４】
図３Ａを参照した説明は主に半導体素子について行ったが、本発明は半導体素子に限定されない。従って、半導体素子のモジュールなど別の半導体ユニットを適用することができる。ある実施形態によると、モジュールは機能モジュールである。検査が行われるモジュールの限定されない一例として、１つのパッケージングされたＩＣ内に異なる領域を有する異なる機能モジュールを含むマルチ・シグナル・デバイス（ＭＳＤ）またはシステム・オン・ア・チップ（Ｓｙｓｔｅｍ  Ｏｎ  ａ  Ｃｈｉｐ）（ＳＯＣ）集積回路がある。例えば、ＳＯＣは、ロジックモジュール、アナログモジュール、メモリモジュール他を含むことができる。
【００９５】
但し、分析によりモジュールが特定された場合、ストレステストシーケンスは、（素子ではなく）モジュールに対して行う。例えば、処理特性分析により、「Ａ」ダイのポピュレーション（図３Ａの３０１参照）のうちの所与のモジュール（具体的には、アナログモジュールまたはメモリモジュール）の検査結果で変化が検出されると、追加のストレステストに供すべき特定のポピュレーション（例えば、特定の領域における各ダイのアナログモジュール）があることがわかる。
【００９６】
これを念頭において、本発明の一実施形態に係る数個の機能モジュールを含む半導体素子４００を模式的に示す図４を参照する。この実施例では、ダイ４００は、以下の機能モジュールを含む。マイクロプロセッサ４０１、ＤＳＰ４０２、メモリ４０３、Ｉ／Ｏ４０４、カスタマイズされたＡＳＩＣ４０５、コントロールモジュール４０６、アナログモジュール４０７およびＲＦモジュール４０８。もちろん、本発明はこの例に限定されない。
【００９７】
半導体ユニットのポピュレーションを特定するための履歴情報の分析は、モジュールにも適用し得る。例えば、「Ａ」ダイを含むポピュレーションは、ダイ内の個別の１つまたは複数のモジュールを指し得る。例えば、所与のストレステストを含むテストフローを、「Ａ」ダイのモジュール、例えば、ダイ４００のアナログモジュール４０７、を含むポピュレーションに関連付ける。この特定の例では、「Ａ」ダイの別のモジュールは、上ですべて詳述したように、（少ない検査を受けるまたはストレスを掛けない）正常なモジュール、または、異なる品質／信頼性ポピュレーションとして分類され得る。
【００９８】
但し、ポピュレーションの範囲は、半導体素子に対して上記と同様に変化し得る。このため、例えば、ある実施形態によると、所与のポピュレーションは、ウェハの１つ以上の素子の１つ以上のモジュールに延在する。あるいは、ある実施形態によると、所与のポピュレーションは、ロットの１つ以上のウェハのすべての素子の１つ以上のモジュールに延在する。あるいは、ある実施形態によると、所与のポピュレーションは、製品の所与のロット等に延在する。限定されないが、モジュールと素子との組み合わせなど、他の変形も可能である。例えば、所与のストレステストフローを特定の素子に延在するポピュレーションと関連付け、別のストレステストフローを同じまたは異なる素子の機能モジュールに延在するポピュレーションと関連付けることができる。
【００９９】
ある実施形態によると、モジュールは必ずしも機能モジュールである必要はない。これをより深く理解するため、本発明の一実施形態に係る品質／信頼性向上技術に供されるメモリ素子（例えば、フラッシュメモリ素子）５００を模式的に示す図５Ａを参照する。図示のように、素子は、メモリセルの行５０１と、メモリセルの列５０２とを含む。メモリ素子の場合、モジュールは、セルの１行またはその一部（例えば、１個または数個のセルのいずれでもよい）、セルの１列またはその一部（例えば、１個または数個のセルのいずれでもよい）、または、セルの１ブロック（例えば、３×３のブロック５０３）であり得る。もちろん、本発明は、図５Ａを参照して説明したメモリ素子の特定の例および特定のモジュールに限定されない。また、５００は必ずしもメモリ素子である必要はなく、例えば、（上で図４を参照して説明したような）素子内のメモリモジュールであってもよい。
【０１００】
メモリ素子またはモジュール（メモリユニットという）の場合、ある実施形態によると、メモリユニットは、リダンダンシー修復機能を内蔵してもよい。高い修復率を有するメモリユニットは通常、最小限の修復率を有するユニットよりも信頼性問題を受けやすいため、最終検査で異なるストレスフローを必要とし得る。
【０１０１】
メモリ素子またはモジュールを用いた実施形態について説明したが、図３Ａに戻り、領域エリアを含むポピュレーションの決定を中心とした本発明の別の実施形態、および、本発明のさらに別の実施形態である、同じリソグラフィ露光でのダイを含むポピュレーションや、複数回のリソグラフィ露光にわたって同じ位置にあるダイについて説明する。
【０１０２】
従って、履歴情報の分析に基づいて、ウェハ３００の領域エリアを含む素子のポピュレーションが画定される。ある実施形態によると、この分析により、少なくとも２つの連続したダイのクラスターを含む領域エリアを特定することができる。ここで、「連続したダイのクラスター」とは、特定されたクラスターのダイが、そのクラスターに属する近傍ダイを少なくとも１つ有することを意味する。図３Ａの具体例を考えた場合、「Ａ」が付されたダイはすべてクラスター「Ａ」となり、同様に、「Ａ」が付されたダイはすべてクラスター「Ｂ」となる。しかし、クラスター「Ｃ」は、ダイ３０３’を含まず、左側にある４つのダイを含む。これは、ダイ３０３’がクラスターに属する近傍ダイを有しないからである。
【０１０３】
本発明は特定の領域に限定されない。このため、図３Ｂ〜図３Ｄに、本発明の一実施形態に係る品質／信頼性向上技術に供される数個の個別の領域を模式的に示す。図３Ｂに示すように、ウェハ３１０は、それぞれ個別の不合格候補品質／信頼性ポピュレーションを構成する個別のリング３１１、３１２および３１３に分割される。図３Ｃは、いわゆる「ドーナツ」型領域を示す。図示のように、第１の領域は、ウェハ３２０の内部リング３２１と外部リング３２２であり、第２の領域は中間リング３２３である。図３Ｄは、ウェハ３３０のあるセクター３３１が１つの領域を構成し、ウェハ３３２の別の領域が別の領域を構成する、いわゆる「３時」型領域を示す。明らかに、いかなる値のｉ時型（必ずしも３である必要はない）であってもよいことは言うまでもない。これら領域（図３Ｂ〜３Ｄ）はそれぞれ、例えば、処理特性不良の分析により得ることができる。これら領域はそれぞれ、具体的には、図３Ｂ、図３Ｃまたは図３Ｄのどれでも）個別のテストフローに供される。もちろん、本発明は図３Ｂ〜３Ｄの具体例に限定されない。
【０１０４】
周知のように、一般的なリソグラフィ処理において（ＦＡＢ段階で）、パターンはマスクを通して半導体基板上に露光され、最終的に（現像およびエッチングを含む様々な処理を経て）ダイが製造される。一般的に、１回の露光で得られるダイの数は、ウェハにあるダイの数よりも少ないため、ウェハ全体を処理するには数回の露光が必要となる。これらダイの集合体を、「同じリソグラフィ露光でのダイ」、または、ある別の実施形態では、「複数回のリソグラフィ露光にわたって同じ位置にあるダイ」と呼ぶ。各露光は、特有の周囲（場合により別の）パラメータにより特徴付けられるため、この特定の露光により得られるダイの品質／信頼性は、異なるリソグラフィ露光により得られるダイの品質／信頼性とは異なる場合がある。従って、ある実施形態では、履歴分析により、１回のリソグラフィ露光に限定されるポピュレーションが特定される。もちろん、上ですべて詳述したように、リソグラフィ露光に関連付けられるポピュレーションは１つより多くてもよく、他のポピュレーションであってもよいことは明らかである。
【０１０５】
上記をより深く理解できるよう、本発明のある実施形態に係るマスクを通した１回および複数回の露光から得られるダイの集合体を示す図５Ｂを参照する。
【０１０６】
例えば、ウェハ５０００（単なる例示に過ぎない）は、小さな正方形でマークされたダイ（例えば、５００１）を数個含む。周知のように、ウェハは、完全なダイ（例えば、ダイ５００２）と、ウェハ５０００に部分的に収容されている不完全なダイ（例えば、ダイ５００３）とを含む。対象としているのは完全なダイであることは言うまでもない。
【０１０７】
上述したように、ダイは、一回の露光で数個のダイが処理されるリソグラフィ露光処理により製造される。図５Ｂの具体例では、１回のリソグラフィ露光は９個のダイを含み、境界ボックス（具体的には、５００４または５００５）で表わされる。図示のように、９個の「Ａ」が付されたダイはリソグラフィ露光５００５に含まれ、（上述したデータ分析処理でそのように特定された場合）不合格候補品質／信頼性ポピュレーションを構成し得る。同様に、４つの「Ｃ」が付されたダイはリソグラフィ露光５００６に含まれ、（上述したデータ分析処理でそのように特定された場合）不合格候補品質／信頼性ポピュレーションを構成し得る。
【０１０８】
ある実施形態によると、このように決定されたポピュレーションは、２度以上の露光にわたって同じ位置のダイを含み得る。このポピュレーションはもちろん上述したデータ分析処理で特定される。
【０１０９】
例えば、「Ｂ」が付されたダイはそれぞれ、リソグラフィ露光５００７と５００８の右上の角に位置し、例えば、同じような処理特性問題を有し得るため、適切なストレステストシーケンスに供される。同様に、「Ｃ」が付されたダイはそれぞれ、リソグラフィ露光５００６と５００９の角に位置し、例えば、同じような処理特性問題を有し得るため、適切なストレステストシーケンスに供される。
【０１１０】
もちろん、本発明はこの例に限定されない。従って、限定されない例として、（ｉ）１回の露光に含まれるダイは、ウェハの１回の露光および／または１つのウェハに限定されない。（ｉｉ）複数回の露光にわたるダイは、必ずしも１つのウェハに限定されない。（ｉｉｉ）１回の露光に含まれるダイおよび複数回の露光にわたるダイは、必ずしも同じウェハに限定されない。（ｉｖ）１回の露光または複数回の露光にかかわらず、ポピュレーションは、半導体素子またはモジュールのいずれでも指し得る。必要かつ適切であれば他の変形も適用可能である。
【０１１１】
但し、（上で図３〜５を参照して説明した）上記履歴データの分析は、（例えば、図１Ａのシステム１１０により）オフラインで行うことができ、ポピュレーション（場合により関連フローテスト）データを格納し、後のソート段階（例えば、図１Ａのシステム１０９）で用いることができる。ある実施形態によると、上記分析をソート段階で行うことができ、その結果、ポピュレーション／関連テストフローを動的に更新することができる。
【０１１２】
上記の図３〜図５を参照した様々な実施形態の説明は、ソート段階に限定して行った。ある実施形態では、上記の実施形態を、必要な変更を施して（通常素子がパッケージングされた形で検査される）最終段階に適用してもよい。ほとんどの場合、パッケージングされた素子の出所（具体的には、先のウェハ段階および／または先の製造段階の対応するダイの位置）の検出が必要となる。これは通常、上述したような公知の検出技術を用いて行うことができる。場合により、以下の実施例で明らかにするように、アウトライヤと呼ばれる検査素子またはモジュールの出所（例えば、ウェハのダイのＸ、Ｙ位置）を（最終段階で）検出する必要がない。
【０１１３】
上記の説明は、対応テストフローに供されるポピュレーションを特定する分析に基づいたフィードフォワードアプローチの履歴データを分析する様々な実施形態について行ったが、本発明はフィードフォワード分析に限定されない。以下では主に、本発明のある実施形態に係るフィードバックワードメカニズムについて説明する。
【０１１４】
従って、ある実施形態によると、バックワード分析は、ソート段階（および／または場合により、最終段階などの別の段階）で収集および処理されたデータを分析して、品質／信頼性不合格候補に分類される素子の新たなポピュレーションを特定する（または、既存のポピュレーションを変更する）。後者のポピュレーションは、（ソート段階で収集および分析された追加のデータに基づいて）品質／信頼性問題に弱い素子を特定するため、追加のストレスフロー検査（既存のストレステストフローを繰り返す、または修正ストレステストフローを適用するかのいずれか）に供される。ある実施形態によると、例えば、分析によりソート時に品質／信頼性問題の受けやすさが確認されたポピュレーションに対して追加のストレスを掛けるため、この分析では、１つ以上の既存のポピュレーションに対して連続して適用されるテストフローが変更される（または新たなテストフローが生成される）。アウトライヤ素子の検出は、限定されないが、以下で図６を参照して説明するような、フィードバックワード技術を適用することにより行われる。
【０１１５】
従って、図６Ａ〜図６Ｃは、本発明の一実施形態に係る検出されたアウトライヤダイの様々な種類を示す３つのグラフである。もちろん上記グラフは限定するものではない。図６Ａ〜図６Ｃは、ソート段階で収集されたデータの分析が、追加のストレステストシーケンスに供される１つの新たなポピュレーション（または複数の新たなポピュレーション）を特定することを目的である特定の場合に関する。探索されるポピュレーションはアウトライヤダイである。周知のように、アウトライヤとは、シックスシグマ分布限界から外れるが、製品仕様限界内にある検査測定値である。そのようなアウトライヤ検査値が確認された素子は通常、信頼性問題を受けやすい。
【０１１６】
図６Ａに戻り、アウトライヤ・サブテスト値のグラフ６０４は、上限および下限管理限界内にあるが他のすべてのテスト値とは大きく異なるアウトライヤ・テスト測定値６０５を示す。
【０１１７】
図６Ｂのグラフ（６０６）は、管理限界から外れる傾向を示すテスト測定値の集合体６０７を示す。既に述べたように、測定された値は上限および下限管理限界内にある。しかし、上限管理限界または下限管理限界のいずれかに向かう傾向を示すテスト値を有することが確認された素子も信頼性問題を受けやすいことが分かっている。
【０１１８】
図６Ｃのグラフ（６０８）は、下限管理限界６０９の近くにある検査測定値の集合体を示す。これらテスト値は上限および下限管理限界内にあるが、限界試験値を有することが確認された素子も信頼性問題を受けやすいことが分かっている。
【０１１９】
その他の（アウトライヤに分類されない）ダイ、具体的には、図６Ａの６１０は、潜在的に品質／信頼性問題を受けにくいため、ストレステストが少なくて済んだり、ストレステストを不要にしたりできる。
【０１２０】
様々な非限定のアウトライヤの形を例示したが、次に、本発明の一実施形態に係るフィードバックワード手順について（図６Ｄを参照して）説明する。まず最初に、（例えば、公知のパート・アベレージ（Ｐａｒｔ  Ａｖｅｒａｇｅ）検査（ＰＡＴ）技術、または例えば、米国特許第６，１８４，０４８号（レイモン（Ｒａｍｏｎ））が開示する技術を用いて）ダイのアウトライヤポピュレーションを特定する（６０１）。次に、新たな（または既存）のストレステストフローを関連付け（６０２）、特定のアウトライヤポピュレーションに再適用する（６０３）。
【０１２１】
上記のように検出されたアウトライヤに適用する適切なテストフローは通常、事前の較正段階（テストフローを個別のポピュレーションに関連付ける段階）で決定される。一般的に、様々なアウトライヤとなる可能性のある集合体の特性は、「アウトライヤ集合体」ごとにテストフローを割り当てるために、先験的に定義され、事前の較正段階で検査される。後者のテストフローを個別のポピュレーションに関連付ける手順について、図９および図１０を参照して詳述する。動作時、アウトライヤが検出されるたびに（例えば、図６Ｂの６０７）、（較正段階で所与のストレスフローに関連付けられた）既に定義されたアウトライヤ集合体に「分類」され、後者のストレステストフローがこの検出されたアウトライヤに適用される（この例では６０７）。
【０１２２】
但し、ある実施形態では、アウトライヤの数またはアウトライヤの特性の変化があると、ソートテストでさらなるストレステストを必要とし得る。例えば、ソート段階で確認されたアウトライヤにより、今後のソート段階検査においてさらなるストレステストを必要とする品質／信頼性不合格候補ポピュレーションが特定される。
【０１２３】
前述したように、従来より公知の技術では、アウトライヤ、１方向への傾向を示す検査結果、または、限界試験結果を含むＩＣは不良と判定され、その結果、「アウトライヤ」素子は処分されるため、歩留まりスコアは必然的に減少する。これに対し、上述した本発明の様々な実施形態によると、アウトライヤのポピュレーションは「不合格候補」に分類されるだけなので、追加のストレステストに供され、その「アウトライヤ」素子またはモジュールが追加のストレステストで不合格となった場合のみ、「不合格」に分類される。一方、追加のストレステストシーケンスに合格した場合は、次の製造段階にまわされ、最終的には合格ＩＣとして顧客に提供される。このため、実質的な効果は歩留まりスコアの改善となる。
【０１２４】
但し、一般的に、アウトライヤはシックスシグマ偏差により特徴付けられるが、これは限定するものではない。従って、特定の用途に応じてより低いまたはより高い偏差度を適用することができる。
【０１２５】
アウトライヤの検出に関する上記説明は、本発明において適用可能な動的バックワード分析技術の非限定的一例であることは、当業者であれば容易に理解し得る。
【０１２６】
ある実施形態によると、バックワード分析（「バックワード分析」と「フィードバックワード」は交換可能に用いられる）は単独で用いられる。あるいは、ある実施形態では、上ですべて詳述したフィードフォワード技術に加えて用いられる。
【０１２７】
ある実施形態によると、フィードバックワードメカニズムは半導体素子に限定されず、上でフィードフォワードの実施形態についての説明で述べたように、半導体素子の少なくとも１つのモジュールに対して適用してもよい。
【０１２８】
ある実施形態によると、アウトライヤは、上のフィードフォワードの実施形態の説明で述べたように、ウェハの１つ以上の半導体ユニット（素子またはモジュール）に延在し得る。あるいは、ある実施形態によると、ロットの１つ以上のウェハに延在し得る。あるいは、ある実施形態によると、製品の１つ以上のロットに延在し得る。あるいは、ある実施形態によると、これらの組み合わせに延在し得る。
【０１２９】
ある実施形態では、上ですべて詳述したように、ウェハ（ソート時）または先の段階で対応するダイの位置を検出し、フィードバックワードメカニズムを、素子がパッケージングされる最終段階で適用することができる。最終段階を考慮する限り、一般的に（最終段階で）特定された同じアウトライヤは追加のストレステストを受けるため、ダイの検出の必要はない。
【０１３０】
このように特定されたアウトライヤの再検査を実現するのに、公知の技術を用いることができる。例えば、ソート段階で、再検査または再プローブと呼ばれる技術を用いて、ストレステストシーケンスを特定されたアウトライヤ素子に適用することができる。最終段階では、素子が一度に１つずつ検査されることを考慮し、素子がアウトライヤに分類される度に、通常、追加のストレステストシーケンスに供される。
【０１３１】
ストレステストの後、不合格となったユニット（素子／モジュール）は、パッケージングおよび最終段階検査にまわされず、処分される。ストレステストに合格し十分な信頼性を有する残りの半導体素子は、品質／信頼性問題を受けにくいため、次の製造段階にまわされる。本発明の様々な実施形態に基づいて適用されるこの向上した選択的ストレステストにより、品質／信頼性問題に弱い素子を検出する高価な（図１Ａで模式的に１２０が付された）バーンイン段階をなくしたり最小限にすることができる。
【０１３２】
フィードフォワードおよびまたはフィードバックワードメカニズムにおける個別のポピュレーションの特定方法に関する本発明の様々な実施形態を説明した。次に、上記の方法で決定された品質／信頼性不良ポピュレーションに適切なテストフローを関連付ける手順を中心とした本発明のある実施形態に係る包括的動作シーケンスについて（図７Ａを参照して）説明する。
【０１３３】
この処理の第１工程７００では、上ですべて詳述したように、品質／信頼性不合格候補ポピュレーションを特定する。
【０１３４】
次の工程（７０１）では、演算を行い、（ストレステストシーケンスを含む）テストフローを特定されたポピュレーションのそれぞれに関連付ける。これについては図９および図１０を参照して以下でさらに説明する。
【０１３５】
特定された不合格候補ポピュレーションに適用されるストレステストシーケンスは、その他のポピュレーションに適用した検査の所要時間よりも長い所要時間のテストを少なくとも１つ含む。従って、図３Ａを参照して例示したように、「Ａ」型ダイは、正常なダイ（例えば、同じダイ３０４および／または場合により別のウェハに存在する）に適用される（または適用可能な）同じまたは同様の検査よりも長い所要時間の検査（例えば、素子の特定のまたは全ての入力に対する所与の検査ベクトルまたはパターンの導入）を含む。換言すると、後者の実施例は、ベクトル（例えば、ベクトル長）の所要時間は、正常なポピュレーションに属する素子に導入されるベクトルよりも長いことを意味する。
【０１３６】
次に、限定されないがストレステストベクトルの場合を例示して、所要時間の長いストレステストおよび所要時間の短いストレステストの非限定的例を幾つか以下に挙げる。従って、非限定的な一例では、他のポピュレーション３０４に適用される短いベクトルは、第１の不合格候補ポピュレーション３０１の素子に適用されるベクトルの前段階とすることができる。非限定的な別の例によると、第１の不合格候補ポピュレーション３０１に適用される長いベクトルは、他のポピュレーション３０４の素子に適用されるベクトルの繰り返し（２回以上）とすることができる。非限定的な別の例によると、第１の不合格候補ポピュレーション３０１に適用される長いベクトルは、他のポピュレーション３０４の素子に適用されるベクトルとは異なる。非限定的な別の例によると、第１の不合格候補ポピュレーション３０１に適用される長いベクトルは、他のポピュレーション３０４の素子に適用される検査ベクトルと比較して、２つ以上のサブテストの連続であり得る。本発明は、この実施例に限定されない。
【０１３７】
テストシーケンスはさらに、別の検査、例えば、異なる電圧および／または異なる温度および／または異なる周波数を有する少なくとも１つを含み得る。非限定的一例として、「高い周波数」とは、所与の不合格候補ポピュレーションに属する素子が、正常なポピュレーションに属する素子に導入される同じ検査ベクトルの周波数よりも高いまたは低い（いずれの場合でも）所与の周波数で検査ベクトルを導入することを含むテストシーケンスを受けることを意味する。
【０１３８】
高い温度を、例えば、ウェハの個別のダイに適用することを実現する非限定的な一例として、ウェハを「チャック」に配置することが挙げられる。このチャックは特定の温度まで加熱される。非常に単純な機械装置が、エリアにより熱を「分離」することができる。例えば、リング、ピザのスライスなど。
【０１３９】
上記をより深く理解できるよう、本発明の一実施形態に係るウェハを異なる温度に加熱するメカニズムを模式的に示す図７Ｂを参照する。図示のように、チャック７１００は均一に加熱されるため、ウェハ７１０１をチャック７１００に設置すると、ウェハ１０１は予め選択された一定温度に加熱される。異なる形態によると、ウェハの異なるエリアごとに異なる温度に加熱しなければならない。特定された異なるエリアは、テストシーケンスを異なる温度で適用することを含む異なるストレステストシーケンスに供される個別の不合格候補ポピュレーションを示す。従って、例えば、チャック７１００を個別のリング７１０２、７１０３、７１０４にスライスする。チャックの個別の部分に加熱／冷却メカニズムに適用する方法は一般的に公知であるため、ここでは説明を省く。これらリングはそれぞれ、異なる温度に供される。例えば、内側部７１０４は、正常なポピュレーション（すなわち、ウェハの中心に配置されるダイ）に適用される周囲温度であり得る。高い（または低い）温度を、高い／または低い温度のテストシーケンスをウェハの対応する位置にある（不合格候補ポピュレーションに属する）ダイに適用することになる外側リング７１０３に適用し得る。そして最後に、異なる（高いまたは低い）温度を、高い／または低い温度のテストシーケンスをウェハの対応最外位置にある（さらに別の不合格候補ポピュレーションに属する）ダイに適用することになる最外リング７１０２に適用し得る。
【０１４０】
本発明はもちろん、異なる温度を異なるポピュレーションに適用する方法として、上記「リング」に限定されない。
【０１４１】
ポピュレーションを特定しそのポピュレーションをテストフローに関連付ける事前の較正段階が終了すると、本発明の一実施形態に係る一連の動作７０００が行われる。
【０１４２】
動作時、まず最初に、バックワード分析モードが有効であるかどうかが確認され（７００１）、有効であれば、図６を参照して詳述したように、データの収集および分析が行われる（ソート動作時）（７００２）。
【０１４３】
データがフィードバックワードのために収集されたかどうかに係わらず、検査されたポピュレーション７００３（例えば、図３Ａにおいて「Ａ」で示されるダイのポピュレーション）を表わすデータが、ステーションコントローラ（図１Ａの１０５）により（データベース、例えばソートデータベース１０１から）読み込まれ、ハンドリング装置１０８が検査対象のＤＵＴ１１１を設置するよう適切に制御される。
【０１４４】
次に、関連付けられたテストフローがステーションコントローラ（図１Ａの１０５）により（データベース、例えばソートデータベース１０１から）読み込まれ７００４、ＡＴＥ１０６を作動して（テストプログラムに従って）テストフロー７００５が対象となっているポピュレーションの素子に適用されるようテストプログラム（１０７）は更新される。
【０１４５】
不合格／合格ダイは適切なビンに記録される。この手順は、すべてのポピュレーションが処理される（７００６）まで（例えば、図３Ａのポピュレーション３０１、３０２、３０３および正常なポピュレーション３０４［後者は、少ないストレステストまたはストレステストを全く受けない］）繰り返される。
【０１４６】
フィードバックワード分析が適用可能な場合（７００７および７００８）（例えば、特定されたアウトライヤ）、適切なテストフローが読み込まれ、すべてのポピュレーションが処理される（７０１１）まで、特定されたポピュレーションに適用され、ストレステストシーケンスは終了する。
【０１４７】
但し、ポピュレーションの検査手順は、必ずしも連続している必要はなく、例えば、所与のポピュレーションのダイすべてを検査し、その後、他のポピュレーションなどの素子を検査してもよい。再度、（蛇行線１２４で示される）ウェハの可能な蛇行走査を示す図１Ｂを参照する。ここで、（関連テストフローを有する）第１のポピュレーションを「０」ダイ（例えば、１２１）、（関連テストフローを有する）第２のポピュレーションを「１」ダイ（例えば、１２２）、（関連テストフローを有する）その他のポピュレーションを「空白」ダイ（例えば、１２３）と仮定する。既に示されているように、走査は、上で図１Ａおよび図１Ｂを参照して詳述したように、「０」ダイに対応するテストフローを読み込みテストフログラムに含めることを指示する。ダイは、「０」ダイ１３０になるまで検査される。走査が（「空白」ポピュレーションに属する）ダイ１２３まで進むと、適切なテストフローが読み込まれ、ダイ１２３および１３２を検査するためにＴＰが更新される。次のダイ１３３になると、「０」ダイに対応するテストフローで再度ＴＰは更新される。検査されるダイに応じたテストフローの切替は続けられる（例えば、空白ダイ（ダイ１３４）に対応するテストフローと、その後、「０」ダイ（ダイ１３５）に対応するテストフローと、最後に、「１」ダイ（ダイ１３６）に対応するテストフローとの間で切り替えられる）。但し、（走査中に）アウトライヤが検出されると、適切なテストフローが読み込まれ、その検出されたアウトライヤに（例えば、再プローブ技術で）適用される。数個のダイが平行に検査されるタッチダウン走査では、後者が異なるポピュレーションに属する場合、異なるＴＰを異なるダイに行うことができる。
【０１４８】
本発明が、図７Ａを参照して説明した特定の動作シーケンスに限定されず、また同様に、図１Ａの対応するシステムアーキテクチャに限定されないことは当業者により容易に理解される。
【０１４９】
上記の様々な可能な実施形態の１つ以上を適用できることは明白である。例えば限定されないが以下を含む。
【０１５０】
（ｉ）ある実施形態によると、上ですべて詳述したように、半導体素子の少なくとも１つのモジュールに検査を適用し得る。
【０１５１】
（ｉｉ）ある実施形態によると、上ですべて詳述したように、ポピュレーションは、ウェハの１つ以上の半導体ユニット（素子またはモジュール）に延在し得、あるいは、ある実施形態では、ロットの１つ以上のウェハに延在し得、あるいは、ある実施形態では、製品の１つ以上のロットに延在し得る。
【０１５２】
（ｉｉｉ）ある実施形態によると、上ですべて詳述したように、ウェハ（ソート時）または先の段階で対応するダイの位置を検出し、検査メカニズムを、素子がパッケージングされる最終段階で適用してもよい。
【０１５３】
本発明は上述した特定の例（ｉ）〜（ｉｉｉ）に限定されない。
【０１５４】
図７Ａを参照して一連の動作について説明したが、既に述べたように、各品質／信頼性不合格候補ポピュレーションは、検査ストレスシーケンスを含むテストフローに関連付けられる。以下の説明では、そのように用いられるストレスシーケンスの様々な実施形態について詳述する。
【０１５５】
従って、上述したように、テストシーケンスは、不合格候補以外のポピュレーションに適用される検査よりも所要時間の長い検査を含む（例えば、具体的には、ポピュレーション「Ａ」３０１に対しては２００ミリ秒間の検査、通常のポピュレーション３０４に対しては１００ミリ秒間の検査）。所望により、テストフローはさらに、以下の検査の１つ以上を含み得る：異なる電圧（例えば、素子の動作仕様で規定されている電圧に対して＋３０％）。素子のＶｄｄおよび／または別の関連する入力よりも高い電圧を印加することができる。
【０１５６】
さらに所望により、素子の動作仕様で規定されている温度とは異なる温度条件でテストシーケンスを行ってもよい。さらに所望により、テストシーケンスは、素子の動作仕様で規定されている周波数とは異なる周波数の検査を含んでもよい。
【０１５７】
特定のメモリ（素子の素子またはモジュールのいずれか）の場合、長い所要時間は、多くの検査サイクル、具体的には、多くの読み出しコマンドおよび／または多くの書き込みコマンドを含み得る。あるいは、例えば、フラッシュメモリの場合、多くのプログラム／消去コマンドを含み得る。但し、本発明は、これらの実施例に限定されず、また特定のメモリの種類およびまたはコマンドに限定されないことは明白である。図７Ａを参照して説明したある実施形態による動作シーケンスの後、品質／信頼性問題に弱い特定の素子またはモジュールは、「不合格」に分類され（ソート時または最終段階のいずれの場合でも）、処分されることは明らかである。ソートおよび／または最終検査で、各ＩＣに対して最適化されたストレステストフローを特定して用いる利点の１つは、バーンインを減らすまたはなくすして所与のＩＣ製品を得、全体的な検査コストを減らすことである。
【０１５８】
これを念頭において、本発明の一実施形態に係る品質／信頼性テストシーケンスの流れ図を示す図８を参照する。図示のように、まず最初に、素子が不合格になると、それぞれがビンＡ８０２などのビンの決定を行うテストＡ８０１などのいくつかのサブテストで構成される一連の従来の（無ストレス）検査工程８００が、（ソート段階で）実行される。
【０１５９】
上記プレ・ストレスサブテストは、連続、オープン、ショート、様々な機能検査、スタックアット（ｓｔｕｃｋ−ａｔ）走査、アットスピード（ａｔ−ｓｐｅｅｄ）走査のうちの１つ以上であり得る。
【０１６０】
次に、上で図７Ａを参照して説明したような個別のテストフローを個別のポピュレーションに適用するストレステスト段階が行われる。図８において、それぞれが、ストレステストシーケンスを含むテストフローを含む８０３、８０６および８０９の３つのテストシーケンスが適用される。８０３は、例えば、他のポピュレーション（例えば、図３の３０４）を対象とし、８０６と８０９は、例えば、「不合格」ポピュレーション（例えば、３０１と３０２それぞれ）を対象とする。
【０１６１】
例えば、テストフロー８０３は、素子の動作電圧仕様で規定される電圧よりも高い電圧（例えば、＋３０％の電圧）を含むストレステストシーケンス８０４と、その後行われるポスト・ストレステストＡ、ＢおよびＣを含む。ストレステストの所要時間は、例えば、５０ミリ秒である。但し、以下で詳述するが、この段階で既に、ポスト・ストレステストは正常な条件下で動作する。
【０１６２】
ストレステストシーケンス８０４に戻り、不合格ダイのビンの決定が８０５に示される。
【０１６３】
第２のテストフロー８０６は、以下で詳述する、所要時間が長く電圧の高い（例えば、＋４０％の電圧レベルで２００ミリ秒間行う）検査を含むストレステストシーケンス８０７と、その後行われるポスト・ストレステストＡ、ＢおよびＣを含む。不合格ダイのビンの決定が８０８に示される。第２のテストフロー８０６に対応するポピュレーションは、歩留まり共通不良による信頼性問題を有するダイ（図３Ａの３０１で示されるダイなど）で構成され得る。
【０１６４】
第３のテストフロー８０９は、以下で詳述する、所要時間が長く電圧の高い（例えば、＋３０％の電圧レベルで１００ミリ秒間行う）検査を含むストレステストシーケンス８０００と、その後行われるポスト・ストレステストＡ、ＢおよびＣを含む。不合格ダイのビンの決定が８００１に示される。第３のテストフロー８０９に対応するポピュレーションは、顧客共通不良による信頼性問題を有するダイ（図３Ａの３０２で示されるダイなど）で構成され得る。
【０１６５】
単なる例示であるが、ストレステストフローを用いなかった場合、検査される製品のＤＰＰＭに関する現在の信頼性は、例えば５４０ＤＰＰＭとなるが、特定の（指定されたポピュレーションを対象とした）ストレステストシーケンスを用いると、向上した信頼性フローを用いて検査される製品のＤＰＰＭに関する信頼性は、２９０に低減される。この改善された結果は、（高価かつ非常に長い）バーンイン段階、またはその後の最終テスト段階、または顧客に出荷された後に「欠陥素子」であることが判明する素子の多くを、ストレステストシーケンスを適用することにより「欠陥素子」に分類できるため、その結果、この早いソート段階（および／または最終段階）で既に処分されてしまう。
【０１６６】
もちろん、本発明はこれら具体例に限定されず、これら実施例は例示目的で挙げたに過ぎない。
【０１６７】
従って、先に説明したように、特定の半導体素子には、処理特性、歩留まり共通不良、顧客共通不良またはその他の問題など、様々な要因に由来する信頼性問題がある。これらの問題が、あらかじめ決められた一連の検査およびストレスを用いて取り組まれることはなかった。換言すると、特定の素子には、ストレスフロー工程を最適化して製品の信頼性を最適化するには多少の検査およびストレスの印加が必要となる。半導体会社の多くは、自社製品のＤＰＰＭ率は２００〜５００であると報告しており、この率を下げるのに懸命な努力を行っている。本発明のある実施形態に係る方法およびシステムは、ＩＣロット、ウェハ、ウェハのエリア、ウェハダイ、同じリソグラフィ露光でのダイ、複数回のリソグラフィ露光にわたって同じ位置にあるダイ、パッケージングされた素子、およびＩＣ内の機能モジュールを含む群のうちの少なくとも１つに適用される、最適化された一連の品質／信頼性ストレスサブテストで構成される効果的なストレスフローを決定することにより半導体の信頼性を向上させる。この実質的な効果は、ユニットごとに最適なストレステストフローを用いることにより、製品の信頼性を高めＤＰＰＭを低減する信頼性向上が得られることである。本発明のある実施形態に係る方法およびシステムは、ＩＣのバーンインを減らすまたはなくすのに用いることができ、それによりコスト削減ができる。
【０１６８】
ある実施形態に基づく一連の動作について説明したが、図７Ａ、特に、テストフローを上記で特定されたポピュレーションに関連付けるステップ７０１について、図９および図１０も参照して詳述する。
【０１６９】
従って、本発明の一実施形態に係る、テストフローを個別の品質／信頼性不合格候補ポピュレーションに関連付ける一連の動作の流れ図を示す図９を参照する。
【０１７０】
流れ図は、本発明の一実施形態に係るスキューロットを用いて特定のポピュレーションの最適な信頼性向上を求める自動処理の一例を示す。但し、本発明はスキューロットの使用に限定されない。
【０１７１】
周知のように、スキューロットは、一般的に半導体業界において、ウェハの製造に用いられるＦａｂ処理の少なくとも１つのＦａｂ処理パラメータの許容偏差（通常、＋／−３シグマ）全体にわたってばらつきを示すウェハの集合体またはパッケージングされたＩＣであると定義される。Ｆａｂ処理パラメータとしては、トランジスタチャンネルの長さ／幅、ゲートキャパシタンス、飽和電流、ポリゲート限界寸法およびゲート閾値電圧が挙げられる。スキューロットは通常、ウェハの製造において、故意に最大許容処理パラメータを変化させることにより作られる。また、スキューロットは、複数のロットの検査結果を調べて許容偏差全体にわたってばらつきを示すロットを検出することにより見つけることができる。これに関連し、（「ポリ」ターゲット−３シグマで特徴付けられる）高速材料を特定する第１のロット、（「ポリ」ターゲットで特徴付けられる）基準材料を特定する第２のロット、（「ポリ」ターゲット＋３シグマで特徴付けられる）低速材料を特定する第３のロットの３つのスキューロットを説明する表１０００を示す図１０Ａを参照する。Ｆａｂスキューロット定義表１０００に記載した例示のＦａｂロットでは、ロット内の素子は、特定のパラメータ、具体的には、プロセッサのスピードに関連するパラメータのばらつきを示したので、ロット内の素子の分布を、高速材料、基準材料、低速材料に分類した。
【０１７２】
一旦、スキューロットにより、上ですべて詳述したように、同様の特性の（すなわち、同じポピュレーションに属する）半導体ユニット（素子、またはモジュールのいずれでも）が特定されると、これらのユニットは均等なｎ回のテストフロー９００に供される。ｎ回のテストフローは、所与のポピュレーションに属する素子すべてが受ける利用可能なストレステストフローのレパートリで構成され、その結果を比較して、特定のポピュレーションに関連付けられる有力なテストフローを特定する。
【０１７３】
図９を参照して説明した手順は、各ポピュレーションに対して個別に行われる。ポピュレーションは、例えば、「Ａ」型のダイ（図３Ａ）で画定され得る。つまり、特定されたポピュレーションは、低速材料、基準材料、高速材料ごとに関連するテストフローを受ける。
【０１７４】
同様に、他のポピュレーションは、「Ｂ」型ダイ、「Ｃ」型ダイおよび通常のダイで画定される。
【０１７５】
本発明において、検査されるポピュレーションの決定要素はスキューロットの使用に限定されない。
【０１７６】
まず最初に、選択されたポピュレーション（例えば、高速材料の「Ａ」ダイ）ごとに、ベースライン（基準）テストフロー９０１を実行する。これは、（追加のストレステストを実行せずに）オリジナルのテストプログラムフローを用いるベースライン用ウェハ検査９０２と、ベースラインスプリット用バーンインテスト９０３とを含む。ベースラインフローは、バーンイン段階で、「ユニット不合格」スコアの基準を提供する。例えば、バーンイン段階９０３で検出された不良ユニットの割合である。特定されたポピュレーション１つずつに対してこの手順を繰り返し、適切な基準検査結果がポピュレーション毎に記録される。
【０１７７】
（ストレステストシーケンスを有する）有力なテストフローを適用した後、記録された「ユニット不合格」スコアが改善されることは言うまでもない。なぜなら、本発明の様々な実施形態により提供される向上した信頼性検査技術により、高価かつ非常に長いバーンイン処理で（またはその後顧客に出荷する際に）不合格ユニットであることがわかるユニットの一部（または、できればほとんど）を、早い段階（例えば、ソートまたは最終段階のどちらでも）で発見できるからである。
【０１７８】
この目的のため、ｎ個の可能なテストフローから選択されるテストフロー９０４を所与のポピュレーション９０５（例えば、低速材料の「Ａ」ダイ）に適用する。「ユニット不合格スコア」は記録され（例えば、不合格ユニットの割合）、その後、同じウェハがバーンイン段階９０６に供され、同様に、「ユニット不合格」スコアが記録される。
【０１７９】
そして、この手順は、別のテストフローでも繰り返され、対応する結果が記録される。
【０１８０】
次に、ベースラインスプリット検査の結果は、信頼性検査スプリット（１．．．ｎ）と比較され９０７、判断基準に基づいて有力なテストが決定される。結果の比較および有力なフローの決定を行う非限定的方法については、図１０Ａ〜図１０Ｂを参照して例示する。
【０１８１】
最後に、（ｎ個の中から）１つの信頼性フローを選択し、特定のポピュレーション９０８に関連付ける。
【０１８２】
図１０Ａ〜１０Ｂにおいて、図９のフローチャートシーケンスをさらに例示するための表が２つ示されている。
【０１８３】
図１０は、（上述した）１０Ａと１０Ｂの２つの表を含む。
【０１８４】
この例では、プロセッサスピードが対象となる信頼性問題である。表１００１は、ストレス電圧とストレス所要時間の様々な組み合わせを用いて、所与のポピュレーションを構成するｎ個の素子に対して行ったストレスフロー検査の実験の一例を示す。もちろん本発明はこの実施例に限定されず、上記に加えてまたは変えて、例えば、追加のストレステストパラメータなど、他の変更も可能である。別の例によると、必ずしも一度に１つのパラメータを変更することに限定されない。
【０１８５】
表１００１を見ると、最初に、選択された素子のポピュレーション（例えば、図３のウェハ３００にある「Ａ」ダイ）が、オリジナルのベースラインストレスフロー（所要時間：５０ミリ秒、追加の電圧、例えば、素子の動作電圧仕様と比較したＶｄｄ）で検査される。次に、素子の同様の集合体（例えば、同じロット内の別のウェハの「Ａ」ダイ）が、ストレス電圧、ストレス所要時間を組み合わせた様々な信頼性テストフローを用いて検査される。例えば、第１のストレスフロー（表１００１の２行目）では、長い所要時間（１００ミリ秒）と、高い電圧（動作電圧仕様に対して＋４０％）が選択される。レパートリに含まれる別のテストフロー（表１００１の３行目）は、所要時間が長く（１００ミリ秒）高い電圧（＋３０％）の検査を有するテストシーケンスを規定する。この手順は、レパートリに含まれるすべてのストレステストシーケンスに対して繰り返される。そのいくつかを単なる例示目的で表１０Ｂに示す。
【０１８６】
ストレステストシーケンスの実行時、不合格（不良）信頼性ビンが検出され、素子ごとに格納され、不合格率が計算され記録される。特定のポピュレーションにあるすべてのダイがストレステストを受けると、ソートストレステストに合格したものは、バーンインテストに供され、さらなる信頼性不良検出する。この後で行われるバーンイン段階の不良率も計算され記録される。
【０１８７】
ある実施形態によると、最適な信頼性ストレスフローを特定するには、ストレスフロー検査の実験で得られる不合格信頼性ビンおよび不合格率を、バーンイン処理の不合格信頼性ビンおよび不合格率と比較することが含まれる。この実施例では、ウェハ検査でのベースライン信頼性ストレスフローの不良歩留まりは３％であった。換言すると、ウェハ検査のオリジナルベースラインストレスフローで、対象の信頼性問題に直接関連する不良の３％を検出し、バーンイン段階で、それら不良の５％を新たに検出したことになる。
【０１８８】
この実験の目的は、有力なテストフローを特定することである。非限定的な可能な判断基準により、ソート検査で最高数の不良を検出し、バーンインで最低数の不良を検出することができる。この実施例では、適格であると思われるストレスフローは、テストＮｏ．４である。ウェハ検査の追加のストレス電圧＋所要時間により、対象とする信頼性問題に直接関連する不良の６％を検出し、バーンインにより１％（検査されたバーンイン「ユニット不合格」スコア）を検出した。この場合、規定されたテストＮｏ．４のような追加のストレス電圧と所要時間を有するストレスフローが最適な信頼性ストレスフローであるため、この選択されたテストフローが特定のポピュレーションに関連付けられる（図７Ａの７０１）。上述したように、各ＩＣのウェハ検査またはパッケージ検査で最適化されたストレステストフローを特定し使用する利点の１つは、バーンインを減らすまたはなくすして所与のＩＣ製品を得、全体的な検査コストを減らすことである。
【０１８９】
表１０Ｂは、所要時間と電圧だけを用いて特定のレパートリを示している。もちろん、これは本発明を限定するものではないため、他のパラメータを用いることができる。例えば、所要時間に加えて、電圧と周波数と温度のうちの１つ以上を用いることができる。
【０１９０】
当該実施形態に係わらず、所望によりいつでも、テストフローの少なくとも１つは、対応する品質／信頼性不合格候補ポピュレーションに適用可能なポスト・ストレスシーケンスをさらに含む。一般的なポスト・ストレステストは、様々な機能検査、スタックアット（ｓｔｕｃｋ−ａｔ）走査、アットスピード（ａｔ−ｓｐｅｅｄ）走査、リーク、ｉｃｅ、ｉｄｄｑの検査のうちの１つ以上を適用することを含む。
【０１９１】
例えば、図３を参照すると、「Ａ」ダイは、指定されたストレステストとその後のポスト・ストレステストシーケンスとを含むテストフローに供され得る。ストレステストが行われ不合格ユニット（素子／モジュール）が記録されると、その後、次のポストテストシーケンスで、ストレステストには合格したがポストテストシーケンスで不合格となった素子が記録される。このポストシーケンスで不合格となった特定の素子は処分される。これにより、品質／信頼性問題に弱い素子を検出する高価なバーンイン段階をなくすまたは最小限にしながら、品質／信頼性問題を受けにくい（残りの）半導体素子をパッケージングして出荷することができる。
【０１９２】
ある実施形態によると、ポピュレーションは、必ずしも領域エリアに限定されない。図１０の例に戻り、前述したように、第１のポピュレーションは、「Ａ」ダイで、第２のポピュレーションは「Ｂ」ダイなどでそれぞれ構成される。前述したように、「Ａ」ダイのポピュレーションに関連付けられたテストフローは、スキュー低速材料、基準材料および高速材料の両方に適用された。
【０１９３】
ある実施形態によると、ポピュレーションは形状（領域３０１のダイなど）だけで画定されるのではなく、追加の１つ以上のパラメータによる。非限定的な一例として、ポピュレーションは、形状およびスキューパラメータに基づいて画定されてもよい。従って、この非限定的な一例では、第１のポピュレーションは、（第１のテストフローに関連付けられた）低速材料のスキューの「Ａ」ダイとなり、第２のポピュレーションは、（第２のテストフローに関連付けられた）基準材料のスキューの「Ａ」ダイとなり、第３のポピュレーションは、（第３のテストフローに関連付けられた）低速材料のスキューの「Ｂ」ダイなどとなる
本発明の第２の局面によると、本発明はプレ・ストレスおよびポスト・ストレステストの使用に関する。
【０１９４】
最初に、先行技術に係る従来の品質／信頼性テストフローの流れ図を示す図１１を参照する。
【０１９５】
周知のように、素子品質／信頼性は普通、ストレスフローと呼ばれる一連のサブテストにより検査される。最初に、一連の通常の（プレストレス）検査工程１１００が実行され、その後、一連のストレスフロー検査工程１１０７が行われる。これは、通常の稼働条件下で素子を検査し、その後ストレステスト、例えば１１０３で、その素子に対して高電圧レベル（例えば、＋３０％）を掛けるものである。従来の検査工程１１００は、素子が不合格になると、それぞれがビンＡ１１０２などのビンの決定を行う検査テストＡ１１０１などの幾つかのサブテストで構成され得る。通常のテストシーケンスの限定されない一般的な例としては、連続、オープン、ショート、様々な機能検査、スタックアット（ｓｔｕｃｋ−ａｔ）走査、アットスピード（ａｔ−ｓｐｅｅｄ）走査のうちの検査の少なくとも１つが挙げられる。
【０１９６】
その後の段階１１０７で、ストレスフローテストシーケンス１１０３が作動され、素子が検査で不合格になると、品質ビンの決定１１０４が行われる。ストレスサブテスト１１０３の後、素子は、不合格になるとビンの決定１１０６が行われるポスト・ストレステストＤ１１０５などのいくつかのポスト・ストレステストを受けることが通例である。一連のポスト・ストレスサブテストは、一連の通常のプレ・ストレステスト工程１１００と同じであっても異なっていてもよい。注意すべき点は、一般的な品質及び信頼性テストフローでは、すべての素子が同じ回数および同じ種類のポスト・ストレステストを受けるということである。すなわち、所与の製品の素子はすべて、同じプレ・ストレスシーケンス（具体的には、Ａ、ＢおよびＣ）と、同じポスト・ストレスシーケンス（具体的には、Ｄ、ＥおよびＦ）とを受ける。一般的なポスト・ストレステストは、様々な機能検査、スタックアット（ｓｔｕｃｋ−ａｔ）走査、アットスピード（ａｔ−ｓｐｅｅｄ）走査、リーク、ｉｃｅ、ｉｄｄｑのうちの少なくとも１つを含み得る。
【０１９７】
この方法の欠点の１つは、素子はすべて、予め定義された決定性の決定を用いる同じストレスフローで検査されるため、ポピュレーションごとにプレ・ストレスとポスト・ストレステストをカスタマイズすることにより製品の信頼性を上げる機会が満たされない。
【０１９８】
これを念頭において、本発明の別の局面におけるある実施形態に係る品質／信頼性テストフローの流れ図を示す図１２を参照する。
【０１９９】
まず最初に、素子が不合格になると、それぞれがビンＡ１２０２などのビンの決定を行うテストＡ１２０１などのいくつかのサブテストで構成される一連の通常のプレ・ストレステスト工程１２００が実行される。通常のプレ・ストレステストは、特に限定されないが、連続、オープン、ショート、様々な機能検査、スタックアット（ｓｔｕｃｋ−ａｔ）走査、アットスピード（ａｔ−ｓｐｅｅｄ）走査のうちの少なくとも１つを含み得る。
【０２００】
次に、公知のように、不良になりやすい素子を予め特定することを目的とする一連の品質／信頼性テストフローが行われる（１２０３）。図１２の例では、素子が品質／信頼性検査で不合格になるとビンの決定１２０４を行うテスト１２０３が示されている。本発明のこの局面におけるある実施形態によると、品質／信頼性検査は先行技術（例えば、すべての素子に対して均一に行うこと）により行うことができる。あるいは、ある別の実施形態によると、本発明の第１の局面の教示に基づいて品質／信頼性検査を行う。
【０２０１】
次に、素子が不合格になると、それぞれが、ビンＡ１２０７などのビンの決定を行うテストＡ１２０６などのいくつかのサブテストで構成される一連の通常のポスト・ストレステスト工程１２０５が実行される。通常のポスト・ストレステストは限定されないが、様々な機能検査、スタックアット（ｓｔｕｃｋ−ａｔ）走査、アットスピード（ａｔ−ｓｐｅｅｄ）走査、リーク、ｉｃｅ、ｉｄｄｑのうちの少なくとも１つを含み得る。
【０２０２】
本発明の第２の局面におけるある実施形態によると、プレ・ストレスおよびポスト・ストレスシーケンスに供される少なくとも２つの個別の半導体ユニットのポピュレーションが決定される。これらポピュレーションの決定は、例えば、上述した第１の局面についての教示に基づいて行うことができる。
【０２０３】
少なくとも２つのポピュレーションが決定されると、ポピュレーションはそれぞれ、図１２を参照して説明したプレ・ストレス、ストレス、およびポスト・ストレスシーケンスを含むテストフローに供される。第１のポピュレーションに適用されるテストフローは、同じプレ・ストレステストシーケンスとポスト・ストレステストシーケンスを含む。これは、同じシーケンス（例えば、プレ・ストレステストＡ、Ｂ、Ｃ、Ｄ、Ｅ１２００）がポスト・ストレステスト（例えば、テストＡ、Ｂ、Ｃ、Ｄ、Ｅ１２０５）としても提供されている図１２から明らかである。
【０２０４】
第２のポピュレーションも同じプレ・ストレスシーケンスとポスト・ストレスシーケンスに供されるが、第１のポピュレーションのそれとは明らかに異なる。従って、例えば、第１のポピュレーションに適用されるプレ・ストレスおよびポスト・ストレステストシーケンスが、Ａ、Ｂ、Ｃ、Ｄ、Ｅである場合、第２のポピュレーションに適用されるプレ・ストレスおよびポスト・ストレスシーケンスとして用いられるシーケンスは、例えば、Ｂ、Ｃ、Ｅ、Ｆとなる。
【０２０５】
ポピュレーションごとに独自のプレ・ストレスシーケンスおよびポスト・ストレスシーケンスを用いる利点は、ポピュレーションごとに最も適したプレ・ストレスシーケンスおよびポスト・ストレスシーケンスのシーケンスを選択できることである。ポピュレーションごとにテストフローを関連付ける方法は、例えば、図９および１０を参照して説明した様々な実施形態の教示に基づいて実現できる。
【０２０６】
また、前述したように、ポピュレーションごとの独自のプレ・ストレスおよびポスト・ストレスシーケンスは、従来の品質／信頼性ストレステスト技術と一緒に、または本発明の第１の局面における実施形態に基づいて用いることができる。
【０２０７】
ここで、個別のポピュレーションに戻る。上述したように、個別のポピュレーションは、同じプレ・テストシーケンスおよびポスト・ストレスシーケンスに供される。（ポピュレーションの）所与の素子が（例えば、テストＡ１２０１を含む）プレテストシーケンスに合格し、その後、品質／信頼性テスト１２０３に合格すると、顧客に出荷される際（その後のパッケージングおよび最終テスト後）には、外見から、素子は品質／信頼性問題を受けにくいように思われる。この段階において、素子はプレ・ストレステストと同じシーケンスに既に合格しているため、（テストＡ１２０６を含む）ポスト・ストレステストに合格するはずである。実際、このような欠陥のない素子が同じポスト・ストレステストシーケンスに合格する可能性は高いが、（ストレステストシーケンスにより「圧力を掛けられた」）信頼性不良を受けやすい素子が、ストレステストシーケンスで「圧力を掛けられる」前に合格したのと同じシーケンスを受けると、不合格となる（すなわち、信頼性不良シグネチャ、具体的には、信頼性不良ビン１２０７を有する）可能性がある。
【０２０８】
この実質的な効果は、ソート段階で（本発明の第２の局面の方法を用いて）、追加の不合格候補素子を検出することができるため、ＤＰＰＭが改善され、欠陥素子を検出するための高価かつ長いバーンイン手順の必要性を減らしたりなくしたりできることである。
【０２０９】
上記の説明では、同じプレ・ストレステストシーケンスおよびポスト・ストレステストシーケンス（例えば、上記例のでは、Ａ、Ｂ、Ｃ、ＤおよびＥ）について説明したが、必ずしもこれは限定するものではない。従って、プレ・ストレステストおよびポスト・ストレステストの少なくとも１つは同じであってもよい。例えば、プレ・ストレステストシーケンスをＡ、Ｂ、Ｄ、Ｅにし、ポスト・ストレスシーケンスをＢ、Ｃ、Ｆ、Ｓにし、テストＢをプレ・ストレスとポスト・ストレスシーケンスとで行うようにする。そして、プレ・ストレステストであるテストＢに合格した素子が、ポスト・ストレスの同じテストで不合格になると、この素子は信頼性問題を受けやすいことがわかる。
【０２１０】
ある実施形態によると、テストフローの少なくとも１つはさらに、対応するポピュレーションに適用可能な追加のポスト・ストレスシーケンスを含む。追加のポスト・ストレステストは、プレ・テストシーケンスの一部である必要はない。従って、図１２に示すように、ビンの決定１２１０を有するテストＦ（１２０９）、ＧおよびＨなどの追加のポスト・ストレステスト１２０８を所与のポピュレーションに適用する。図示のように、このＦ、Ｇ、Ｈのポスト・ストレステストシーケンスはプレ・ストレスシーケンス時には用いられなかった。
【０２１１】
ある実施形態によると、例えば、図１を参照して説明したシステムアーキテクチャは、本発明の第２の局面における様々な実施形態に基づいてプレ・ストレステスト、ストレステストおよびポスト・ストレステストシーケンスを実行するよう構成されている。
【０２１２】
個別のポピュレーションを特定するためのデータの収集および分析は、上述した本発明の第１の局面における様々な実施形態に基づいて実行され得ることは当業者には容易に理解される。これには、限定されないが、上で詳述したようなフィードフォワードおよび／またはフィードバックワード処理の適用が含まれる。
【０２１３】
また、半導体素子について説明した様々な実施形態は、所望により、上で本発明の第１の局面ですべて詳述したように、半導体モジュールにも（または代えて）適用し得ることは当業者には容易に理解される。
【０２１４】
また、ソート段階について説明した様々な実施形態は、上で本発明の第１の局面ですべて詳述したように、最終段階にも（または代えて）適用し得ることは当業者には容易に理解される。
【０２１５】
また、本発明のシステムは、適切にプログラミングされたコンピュータであり得る。同様に、本発明は、本発明の方法を実行するコンピュータにより読み出し可能なコンピュータプログラムを含む。さらに、本発明の方法を実行する機械により実行可能な指示を含むプログラムを実現する機械読み出し可能なメモリを含む。
【０２１６】
本発明についてある程度具体的に説明したが、添付の特許請求の範囲を逸脱することなく様々な変更および変形が可能であることは当業者であれば容易に理解される。
【図面の簡単な説明】
【０２１７】
【図１Ａ】図１Ａは、本発明の一実施形態に係る汎用システムアーキテクチャである。
【図１Ｂ】図１Ｂは、一般的な、ウェハの検査走査シーケンスである。
【図２】図２は、本発明の一実施形態に係るデータフィードフォワードシーケンスを示す流れ図である。
【図３Ａ】図３Ａは、本発明の一実施形態に係る個別の品質／信頼性不合格候補ポピュレーションを示す半導体ウェハの模式図である。
【図３Ｂ】図３Ｂは、本発明の一実施形態に係る品質／信頼性向上技術の対象となるいくつかの個別領域を模式的に示す。
【図３Ｃ】図３Ｃは、本発明の一実施形態に係る品質／信頼性向上技術の対象となるいくつかの個別領域を模式的に示す。
【図３Ｄ】図３Ｄは、本発明の一実施形態に係る品質／信頼性向上技術の対象となるいくつかの個別領域を模式的に示す。
【図４】図４は、本発明の一実施形態に係る品質／信頼性向上技術の対象となる（数個の機能モジュールを含む）半導体素子を模式的に示す。
【図５Ａ】図５Ａは、本発明の一実施形態に係る品質／信頼性向上技術の対象となるフラッシュメモリ素子を模式的に示す。
【図５Ｂ】図５Ｂは、本発明のある実施形態に係る、マスクを通した１回の露光および複数回の露光により得られるダイの集合体を示す。
【図６Ａ】図６Ａは、本発明の一実施形態に係る検出されたアウトライヤダイの様々な種類を示すグラフである。
【図６Ｂ】図６Ｂは、本発明の一実施形態に係る検出されたアウトライヤダイの様々な種類を示すグラフである。
【図６Ｃ】図６Ｃは、本発明の一実施形態に係る検出されたアウトライヤダイの様々な種類を示すグラフである。
【図６Ｄ】図６Ｄは、本発明の一実施形態に係るフィードバックワードシーケンス動作の流れ図を模式的に示す。
【図７Ａ】図７Ａは、本発明の一実施形態に係る一連の動作の流れ図を模式的に示す。
【図７Ｂ】図７Ｂは、本発明の一実施形態に係るウェハを異なる温度に加熱するメカニズムを模式的に示す。
【図８】図８は、本発明の一実施形態に係る品質／信頼性テストシーケンスを示す流れ図である。
【図９】図９は、本発明の一実施形態に係る、テストフローを個別の品質／信頼性不合格候補ポピュレーションに関連付けるための一連の動作を示す流れ図である。
【図１０Ａ】図１０Ａは、図９のフローチャートシーケンスをさらに例示するための表を示す。
【図１０Ｂ】図１０Ｂは、図９のフローチャートシーケンスをさらに例示するための表を示す。
【図１１】図１１は、従来の品質／信頼性テストフローを示すフロー図である。
【図１２】図１２は、本発明の別の局面におけるある実施形態に係る品質／信頼性テストフローを示すフロー図である。
【図１Ａ】
2008544213.tif 000003
【図１Ｂ】
2008544213.tif 000004
【図２】
2008544213.tif 000005
【図３Ａ】
2008544213.tif 000006
【図３Ｂ】
2008544213.tif 000007
【図３Ｃ】
2008544213.tif 000008
【図３Ｄ】
2008544213.tif 000009
【図４】
2008544213.tif 000010
【図５Ａ】
2008544213.tif 000011
【図５Ｂ】
2008544213.tif 000012
【図６Ａ】
2008544213.tif 000013
【図６Ｂ】
2008544213.tif 000014
【図６Ｃ】
2008544213.tif 000015
【図６Ｄ】
2008544213.tif 000016
【図７Ａ】
2008544213.tif 000017
【図７Ｂ】
2008544213.tif 000018
【図８】
2008544213.tif 000019
【図９】
2008544213.tif 000020
【図１０Ａ】
2008544213.tif 000021
【図１０Ｂ】
2008544213.tif 000022
【図１１】
2008544213.tif 000023
【図１２】
2008544213.tif 000024
【手続補正書】
【提出日】平成19年5月30日(2007.5.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
（ａ）品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを提供する工程であって、前記ポピュレーションは少なくとも１つの品質／信頼性不合格候補ポピュレーションと少なくとも１つの他のポピュレーションとを含むような工程と、
（ｂ）前記ポピュレーションにテストフローを関連付ける工程であって、各テストフローは、ストレステストシーケンスを含み、前記品質／信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスは、前記他のポピュレーションの少なくとも１つのポピュレーションに適用されるテストフローに含まれるストレステストの所要時間よりも長い所要時間のストレステストを含み、前記他のポピュレーションの少なくとも１つに適用されるストレステストシーケンスは、前記半導体ユニットのうちの１つの半導体ユニットの対応動作電圧仕様よりも高い電圧のストレステストを含むような工程と、
（ｃ）ソートテスト段階において、対応テストフローを各ポピュレーションに適用して前記ストレスシーケンスに不合格のユニットを特定する工程とを含む半導体ユニットの品質／信頼性を向上させる方法。
【請求項２】
前記ユニットが半導体素子であることを特徴とする請求項１に記載の方法。
【請求項３】
前記ユニットが前記素子内のモジュールであることを特徴とする請求項１に記載の方法。
【請求項４】
前記モジュールが、マイクロプロセッサ、ＤＳＰ、メモリ、Ｉ／Ｏ、特定用途向けＡＳＩＣ，コントロール、アナログおよびＲＦを含む群のうちの少なくとも１つであることを特徴とする請求項３に記載の方法。
【請求項５】
前記信頼性不合格候補ポピュレーションの少なくとも１つが、ソートテスト段階に供されるロット内のウェハの少なくとも１つの素子に延在することを特徴とする請求項２に記載の方法。
【請求項６】
前記信頼性不合格候補ポピュレーションの少なくとも１つが、ソートテストに供されるロット内の少なくとも１つのウェハのすべての素子に延在することを特徴とする請求項２に記載の方法。
【請求項７】
前記信頼性不合格候補ポピュレーションの少なくとも１つが、ソートテストに供されるロット内のウェハの１つの素子の少なくとも１つのモジュールに延在することを特徴とする請求項３に記載の方法。
【請求項８】
前記信頼性不合格候補ポピュレーションの少なくとも１つが、ソートテストに供されるロット内の少なくとも１つのウェハのすべての素子の少なくとも１つのモジュールに延在することを特徴とする請求項３に記載の方法。
【請求項９】
前記信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスがさらに、前記半導体ユニットのうちの１つの半導体ユニットの対応動作電圧仕様よりも高い電圧のストレステストを含むことを特徴とする請求項１に記載の方法。
【請求項１０】
前記信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスがさらに、前記半導体ユニットのうちの１つの半導体ユニットの対応動作温度仕様とは異なる温度で実行可能なストレステストを含むことを特徴とする請求項１に記載の方法。
【請求項１１】
前記信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスがさらに、前記半導体ユニットのうちの１つの半導体ユニットの対応動作周波数仕様とは異なる周波数で実行可能なストレステストを含むことを特徴とする請求項１に記載の方法。
【請求項１２】
前記素子がメモリ素子であり、前記所要時間が長いストレステストは、前記素子に適用される検査サイクルの数が、前記他のポピュレーションの少なくとも１つに適用されるテストシーケンスのストレステストの検査サイクル数よりも多い検査サイクルで構成されることを特徴とする請求項２に記載の方法。
【請求項１３】
前記メモリユニットがメモリモジュールを有し、モジュールは、セルの少なくとも１つの行またはその一部、セルの少なくとも１つの列またはその一部、および少なくとも２つの行と少なくとも２つの列との交点により画定されるセルアレイを含む群から選択され、前記所要時間が長いストレステストは、前記モジュールの少なくとも１つに適用される検査サイクルの数が、前記他のポピュレーションの少なくとも１つに適用されるテストシーケンスのストレステストの検査サイクル数よりも多い検査サイクルで構成されることを特徴とする請求項１１に記載の方法。
【請求項１４】
前記（ｂ）工程はさらに、ポスト・ストレスシーケンスをさらに含む少なくとも１つのテストフローを前記品質／信頼性不合格候補ポピュレーションの少なくとも１つのそれぞれに関連付けることを含み、前記（ｃ）工程はさらに、ソートテスト段階において、前記ストレステストとポスト・ストレステストとで構成される少なくとも１つのテストフローを少なくとも１つの品質／信頼性不合格候補ポピュレーションそれぞれに適用して前記ポスト・ストレステストに不合格のユニットをさらに特定することを含むことを特徴とする請求項１に記載の方法。
【請求項１５】
前記（ｂ）工程はさらに、同じプレ・ストレスシーケンスと、ポスト・ストレスシーケンスとをさらに含む少なくとも１つのテストフローを前記品質／信頼性不合格候補ポピュレーションの少なくとも１つのそれぞれに関連付けることを含み、前記（ｃ）工程はさらに、ソートテスト段階において、プレ・ストレスシーケンスと、ストレスシーケンスと、ポスト・ストレスシーケンスとを含む前記少なくとも１つのテストフローを少なくとも１つの品質／信頼性不合格候補ポピュレーションそれぞれに適用して前記ポスト・ストレスシーケンステストに不合格のユニットをさらに特定することを含むことを特徴とする請求項１に記載の方法。
【請求項１６】
（ａ）品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを提供する工程と、
（ｂ）ストレステストシーケンスを含むテストフローを前記ポピュレーションに関連付ける工程であって、前記フローの第１のフローがさらに、同じ第１のプレ・ストレステストシーケンスと第１のポスト・ストレステストシーケンスとを含み、前記テストフローの第２のフローがさらに、同じ第２のプレ・ストレステストシーケンスと第２のポスト・ストレステストシーケンスとを含み、前記第１のシーケンスと前記第２のシーケンスは異なるような工程と、
（ｃ）ソートテスト段階において、プレ・ストレスシーケンスと、ストレスシーケンスと、ポスト・ストレスシーケンスとを含む前記テストフローを各ポピュレーションに適用して、前記ポスト・ストレスシーケンスに不合格のユニットを特定する工程とを含む半導体ユニットの品質／信頼性を向上させる方法。
【請求項１７】
すべてのポピュレーションに適用される前記ストレステストシーケンスが同じであることを特徴とする請求項１６に記載の方法。
【請求項１８】
前記ポピュレーションの少なくとも２つに適用される少なくとも２つのストレステストシーケンスが異なることを特徴とする請求項１６に記載の方法。
【請求項１９】
前記第１のフローがさらに、追加のプレ・ストレステストシーケンスと、追加のポスト・ストレスシーケンスとを含むことを特徴とする請求項１６に記載の方法。
【請求項２０】
前記ストレステストシーケンスの少なくとも１つが、前記ソートテスト段階において動的に更新されることを特徴とする請求項１に記載の方法。
【請求項２１】
前記品質／信頼性不合格候補ポピュレーションの少なくとも１つが、動的に更新されることを特徴とする請求項１に記載の方法。
【請求項２２】
前記動的更新は履歴情報からフィードフォワード供給されたデータに基づくことを特徴とする請求項２１に記載の方法。
【請求項２３】
前記履歴情報が、
（ａ）ウェハＦａｂパラメトリック電気テストにおける変化または不良シグネチャ、
（ｂ）ウェハＦａｂ微粒子シグネチャにおける変化または不良シグネチャ、
（ｃ）所与の段階での所与のソケットの変化または不良シグネチャ、
（ｄ）高いリダンダンシー修復特性を内蔵した半導体ユニット、
（ｅ）統計的制御を外れ得る処理ウィンドウパラメータの変化
のうちの少なくとも１つの予め収集および処理されたデータを含むことを特徴とする請求項２１に記載の方法。
【請求項２４】
前記ソート段階で処理されたデータのバックワード分析を行うことと、それに応答して、前記品質／信頼性不合格候補ポピュレーションの少なくとも１つを動的に更新することとをさらに含むことを特徴とする請求項２３に記載の方法。
【請求項２５】
前記バックワード分析が、少なくとも１つのアウトライヤユニットを特定することと、少なくとも１つの品質／信頼性不合格候補ポピュレーションに前記アウトライヤを含めることとを含むことを特徴とする請求項２３に記載の方法。
【請求項２６】
修正テストフローを前記少なくとも１つのアウトライヤを含む品質／信頼性不合格候補ポピュレーションに関連付けることと、ソートテスト段階において、前記修正フローシーケンスを前記ポピュレーションに適用して前記テストに不合格の少なくとも１つのアウトライヤユニットを特定することとをさらに含むことを特徴とする請求項２４に記載の方法。
【請求項２７】
（ａ）品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを提供する工程であって、前記ポピュレーションは少なくとも１つの品質／信頼性不合格候補ポピュレーションと少なくとも１つの他のポピュレーションとを含むような工程と、
（ｂ）前記ポピュレーションにテストフローを関連付ける工程であって、各テストフローは、ストレステストシーケンスを含み、前記品質／信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスは、前記他のポピュレーションの少なくとも１つのポピュレーションに適用されるテストフローに含まれるストレステストの所要時間よりも長い所要時間のストレステストを含み、前記他のポピュレーションの少なくとも１つに適用されるストレステストシーケンスは、前記半導体ユニットの対応動作電圧仕様よりも高い電圧のストレステストを含むような工程と、
（ｃ）最終テスト段階において、対応テストフローを各ポピュレーションに適用して前記ストレスシーケンスに不合格のユニットを特定する工程とを含む半導体ユニットの品質／信頼性を向上させる方法。
【請求項２８】
（ａ）品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを特定するための半導体ユニットに関する履歴情報から収集されたデータを分析する工程であって、前記ポピュレーションは、少なくとも１つの品質／信頼性不合格候補ポピュレーションと、少なくとも１つの他のポピュレーションとを含み、
前記品質／信頼性不合格候補ポピュレーションの少なくとも１つが、特定されたクラスターの素子が、そのクラスターに属する近傍素子を少なくとも１つ有するよう、少なくとも２つの連続した素子からなるクラスターを含むウェハにおける領域エリアを含むような工程と、
（ｂ）少なくとも２つの異なるテストフローを提供し、前記少なくとも２つのテストフローの少なくとも１つを、前記少なくとも１つの品質／信頼性不合格候補ポピュレーションの少なくとも１つに関連付け、前記少なくとも２つのテストフローの少なくとも１つの他のテストフローを前記少なくとも１つの他のポピュレーションの少なくとも１つに関連付ける工程であって、前記少なくとも２つのテストフローが、テスト段階で、関連付けられたポピュレーションに適用され、前記テストに不合格のユニットがあれば特定するよう構成されるような工程とを含むテスト段階で半導体ユニットに適用されるよう構成された向上した品質／信頼性検査を提供する方法。
【請求項２９】
ウェハの前記領域エリアが、リング型、スライス型、ドーナツ型、ｉ時型（但し、１＜ｉ＜１２）を含む群のうちの１つの形であることを特徴とする請求項２８に記載の方法。
【請求項３０】
前記方法をソート段階で行うことを特徴とする請求項２８に記載の方法。
【請求項３１】
前記方法を最終段階で行うことを特徴とする請求項２８に記載の方法。
【請求項３２】
（ａ）品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを特定するための半導体ユニットに関する履歴情報から収集されたデータを分析する工程であって、前記ポピュレーションは、少なくとも１つの品質／信頼性不合格候補ポピュレーションと、少なくとも１つの他のポピュレーションとを含み、前記品質／信頼性不合格候補ポピュレーションの少なくとも１つが、同じリソグラフィ露光で少なくとも１つのユニットを含むような工程と、
（ｂ）少なくとも２つの異なるテストフローを提供し、前記少なくとも２つのテストフローの少なくとも１つを、前記少なくとも１つの品質／信頼性不合格候補ポピュレーションの少なくとも１つに関連付け、前記少なくとも２つのテストフローの少なくとも１つの他のテストフローを前記少なくとも１つの他のポピュレーションの少なくとも１つに関連付ける工程であって、前記少なくとも２つのテストフローが、テスト段階で、関連付けられたポピュレーションに適用され、前記テストに不合格のユニットがあれば特定するよう構成されるような工程とを含むテスト段階で半導体ユニットに適用されるよう構成された向上した品質／信頼性検査を提供する方法。
【請求項３３】
前記方法をソート段階で行うことを特徴とする請求項３２に記載の方法。
【請求項３４】
前記方法を最終段階で行うことを特徴とする請求項３２に記載の方法。
【請求項３５】
（ａ）品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを特定するための半導体ユニットに関する履歴情報から収集されたデータを分析する工程であって、前記ポピュレーションは、少なくとも１つの品質／信頼性不合格候補ポピュレーションと、少なくとも１つの他のポピュレーションとを含み、前記品質／信頼性不合格候補ポピュレーションの少なくとも１つが、複数回のリソグラフィ露光にわたって同じ位置にあるユニットを含むような工程と、
（ｂ）少なくとも２つの異なるテストフローを提供し、前記少なくとも２つのテストフローの少なくとも１つを、前記少なくとも１つの品質／信頼性不合格候補ポピュレーションの少なくとも１つに関連付け、前記少なくとも２つのテストフローの少なくとも１つの他のテストフローを前記少なくとも１つの他のポピュレーションの少なくとも１つに関連付ける工程であって、前記少なくとも２つのテストフローが、テスト段階で、関連付けられたポピュレーションに適用され、前記テストに不合格のユニットがあれば特定するよう構成されるような工程とを含むテスト段階で半導体ユニットに適用されるよう構成された向上した品質／信頼性検査を提供する方法。
【請求項３６】
前記方法をソート段階で行うことを特徴とする請求項３５に記載の方法。
【請求項３７】
前記方法を最終段階で行うことを特徴とする請求項３５に記載の方法。
【請求項３８】
（ａ）品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを特定するための半導体ユニットに関する履歴情報から収集されたデータを分析する工程であって、前記ポピュレーションは、少なくとも１つの品質／信頼性不合格候補ポピュレーションと、少なくとも１つの他のポピュレーションとを含むような工程と、
（ｂ）テストフローのレパートリを提供する工程と、
（ｃ）前記品質／信頼性不合格候補ポピュレーションの少なくとも１つに対して、
ｉ）半導体サンプルの品質／信頼性不合格候補ポピュレーションに関する基準バーンイン「ユニット不合格」スコアを提供する工程と、
ｉｉ）前記テストフローのレパートリからテストフローを選択する工程と、
ｉｉｉ）前記テストフローを実質的に同じ半導体サンプルの品質／信頼性不合格候補ポピュレーションに適用し、テスト後の「ユニット不合格」スコアを記録する工程と、
ｉｖ）バーンインテストを前記（ｉｉ）の半導体サンプルの品質／信頼性不合格候補ポピュレーションに適用して、テスト後のバーンイン「ユニット不合格」スコアを記録する工程であって、前記テスト後の「ユニット不合格」スコアで不合格となったユニットを前記バーンイン「ユニット不合格」スコアから除外する工程と、
ｖ）前記テストフローのレパートリから異なるテストフローごとに（ｉｉ）〜（ｉｖ）を所期の回数繰り返す工程と、
ｖｉ）判断基準に基づいて（ｉｉ）、（ｉｉｉ）および（ｉｖ）で用いたフローの中から有力なテストフローを決定する工程であって、前記判断基準は、少なくとも、前記基準バーンイン「ユニット不合格」スコア、および前記有力なテストのテスト後の「ユニット不合格」スコアとテスト後のバーンイン「ユニット不合格」スコアに依存するような工程と、前記有力なテストを前記品質／信頼性不合格候補ポピュレーションに関連付ける工程とを行うことを含む製造段階で半導体ユニットに適用されるよう構成された向上した品質／信頼性検査を提供する方法。
【請求項３９】
前記判断基準は、前記有力なフローのテスト後のバーンイン「ユニット不合格」スコアが、（ｉｉ）、（ｉｉｉ）および（ｉｖ）で用いた他のフローのバーンイン「ユニット不合格」スコアと比較して最も低く、かつ、前記テスト後のバーンイン「ユニット不合格」スコアが、前記基準バーンイン「ユニット不合格」よりも低く規定されていることを特徴とする請求項３８に記載の方法。
【請求項４０】
前記半導体サンプルがロットの少なくとも１つのウェハであり、前記実質的に同じ半導体サンプルが前記ロットの少なくとも１つの別のウェハであることを特徴とする請求項３８に記載の方法。
【請求項４１】
前記テストフローのレパートリに、前記他のポピュレーションのうちの１つのポピュレーションに適用されるテストフローに含まれるストレステストの所要時間よりも長い所要時間のストレステストが含まれることを特徴とする請求項３８に記載の方法。
【請求項４２】
前記テストフローのレパートリに、前記半導体ユニットのうちの１つの半導体ユニットの対応動作電圧仕様よりも高い電圧のストレステストが含まれることを特徴とする請求項３６に記載の方法。
【請求項４３】
テストフローのレパートリに、前記半導体ユニットのうちの１つの半導体ユニットの対応動作温度仕様とは異なる温度で実行可能なストレステストが含まれることを特徴とする請求項３８に記載の方法。
【請求項４４】
テストフローのレパートリに、前記半導体ユニットのうちの１つの半導体ユニットの対応動作周波数仕様とは異なる周波数で実行可能なストレステストが含まれることを特徴とする請求項３８に記載の方法。
【請求項４５】
前記素子がメモリ素子であり、前記所要時間が長いストレステストは、前記素子に適用される検査サイクル数が、前記他のポピュレーションに適用されるテストシーケンスのストレステストの検査サイクル数よりも多い数の検査サイクルで構成されることを特徴とする請求項４１に記載の方法。
【請求項４６】
（ａ）品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを特定するための半導体ユニットに関する履歴情報から収集されたデータを分析する工程と、
（ｂ）選択されたテストフローの後で行われるバーンインテストのユニット不合格率が、前記選択されたテストフロー以外のテストフローの後で行われるバーンインテストのユニット不合格率よりも低いという条件を含む判断基準に基づいて、選択した各テストフローを前記ポピュレーションのそれぞれに関連付ける工程とを含むソート段階で半導体素子に適用されるよう構成された向上した品質／信頼性検査を提供する方法。
【請求項４７】
品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを提供するよう構成されたプロセッサと記憶部とを含む手段であって、前記ポピュレーションは、少なくとも１つの品質／信頼性不合格候補ポピュレーションと少なくとも１つの他のポピュレーションとを含む手段と、
テストフローを前記ポピュレーションに関連付けるよう構成されたプロセッサと記憶部とを含む手段であって、各テストフローはストレステストシーケンスを含み、前記品質／信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスが、前記他のポピュレーションの少なくとも１つのポピュレーションに適用されるテストフローに含まれるストレステストの所要時間よりも長い所要時間のストレステストを含み、前記他のポピュレーションの少なくとも１つに適用されるストレステストシーケンスが、前記半導体ユニットのうちの１つの半導体ユニットの対応動作電圧仕様よりも高い電圧のストレステストを含む手段と、
テスト段階において、対応テストフローを各ポピュレーションに適用して前記ストレスシーケンスに不合格のユニットを特定するよう構成された手段とを含むことを特徴とする半導体ユニットの品質／信頼性を向上させるためのシステム。
【請求項４８】
前記テスト段階がソートであることを特徴とする請求項４７に記載のシステム。
【請求項４９】
前記テスト段階が最終であることを特徴とする請求項４７に記載のシステム。
【請求項５０】
前記プロセッサと記憶部とを含む手段が複数のデータ記憶部に結合されたデータマネージャーを含み、前記適用するよう構成された手段が前記データ記憶部に関連付けられたステーションコントローラを含み、前記ステーションコントローラは、ハンドリング装置と、自動検査装置とに関連付けられていることを特徴とする請求項４７に記載のシステム。
【請求項５１】
品質／信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを提供するよう構成されたプロセッサと記憶部とを含む手段と、
ストレステストシーケンスを含むテストフローを前記ポピュレーションに関連付けるよう構成されたプロセッサと記憶部とを含む手段であって、前記フローの第１のフローがさらに、同じ第１のプレ・ストレステストシーケンスと第１のポスト・ストレステストシーケンスとを含み、前記テストフローの第２のフローがさらに、同じ第２のプレ・ストレステストシーケンスと第２のポスト・ストレステストシーケンスとを含み、前記第１のシーケンスと第２のシーケンスは異なる手段と、
テスト段階において、プレ・ストレスシーケンスと、ストレスシーケンスと、ポスト・ストレスシーケンスとを含む前記テストフローを各ポピュレーションに適用して、前記ポスト・ストレスシーケンスに不合格のユニットを特定するよう構成された手段とを含む半導体ユニットの品質／信頼性を向上させるためのシステム。
【請求項５２】
前記テスト段階がソートであることを特徴とする請求項５１に記載のシステム。
【請求項５３】
前記テスト段階が最終であることを特徴とする請求項５１に記載のシステム。
【請求項５４】
前記プロセッサと記憶部とを含む手段が複数のデータ記憶部に結合されたデータマネージャーを含み、前記適用するよう構成された手段が前記データ記憶部に関連付けられたステーションコントローラを含み、前記ステーションコントローラは、ハンドリング装置と、自動検査装置とに関連付けられていることを特徴とする請求項５１に記載のシステム。
【請求項５５】
品質または信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを表わすデータを格納する記憶部を含み、前記ポピュレーションは、少なくとも１つの品質または信頼性不合格候補ポピュレーションと少なくとも１つの他のポピュレーションとを含み、前記記憶部はさらに、前記ポピュレーションに関連付けられたテストフローを表わすコンピュータコード部を格納し、各テストフローはストレステストシーケンスを含み、前記品質または信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスが、前記他のポピュレーションの少なくとも１つのポピュレーションに適用されるテストフローに含まれるストレステストの所要時間よりも長い所要時間のストレステストを含み、前記他のポピュレーションの少なくとも１つに適用されるストレステストシーケンスが、前記半導体ユニットのうちの１つの半導体ユニットの対応動作電圧仕様よりも高い電圧のストレステストを含み、前記コンピュータコード部をさらに格納する記憶部が、テスト段階において、対応テストフローを各ポピュレーションに適用して前記ストレスシーケンスに不合格のユニットを特定するよう構成されたコンピュータプログラム製品。
【請求項５６】
品質または信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを表わすデータを格納する記憶部を含み、前記記憶部はさらに、前記ポピュレーションに関連付けられたストレステストシーケンスを含むテストフローを表わすコンピュータコード部を格納し、前記フローの第１のテストフローがさらに、同じ第１のプレ・ストレステストシーケンスと第１のポスト・ストレステストシーケンスとを含み、前記テストフローの第２のフローがさらに、同じ第２のプレ・ストレステストシーケンスと第２のポスト・ストレステストシーケンスとを含み、前記第１のシーケンスと第２のシーケンスは異なり、前記コンピュータコード部をさらに格納する記憶部が、テスト段階において、プレ・ストレスシーケンスと、ストレスシーケンスと、ポスト・ストレスシーケンスとを含む前記テストフローを各ポピュレーションに適用して前記ポスト・ストレスシーケンスに不合格の半導体ユニットを特定するよう構成されたコンピュータプログラム製品。
【手続補正書】
【提出日】平成19年6月28日(2007.6.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
（ａ）品質または信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを提供する工程であって、前記少なくとも２つのポピュレーションは少なくとも１つの品質または信頼性不合格候補ポピュレーションと少なくとも１つの他のポピュレーションとを含むような工程と、
（ｂ）前記少なくとも２つのポピュレーションにテストフローを関連付ける工程であって、各テストフローは、ストレステストシーケンスを含み、前記品質または信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスは、前記他のポピュレーションの少なくとも１つのポピュレーションに適用されるテストフローに含まれるストレステストの所要時間よりも長い所要時間のストレステストを含み、前記他のポピュレーションの少なくとも１つに適用されるストレステストシーケンスは、前記半導体ユニットのうちの１つの半導体ユニットの対応動作電圧仕様よりも高い電圧のストレステストを含むような工程と、
（ｃ）ソートテスト段階において、対応テストフローを各ポピュレーションに適用して前記ストレステストシーケンスに不合格の半導体ユニットを特定する工程とを含む半導体ユニットの品質または信頼性を向上させる方法。
【請求項２】
前記半導体ユニットが半導体素子であることを特徴とする請求項１に記載の方法。
【請求項３】
前記半導体ユニットが前記半導体素子内のモジュールであることを特徴とする請求項２に記載の方法。
【請求項４】
前記モジュールが、マイクロプロセッサ、ＤＳＰ、メモリ、Ｉ／Ｏ、特定用途向けＡＳＩＣ，コントロール、アナログおよびＲＦを含む群のうちの少なくとも１つであることを特徴とする請求項３に記載の方法。
【請求項５】
前記信頼性不合格候補ポピュレーションの少なくとも１つが、ソートテスト段階に供されるロット内のウェハの少なくとも１つの素子に延在することを特徴とする請求項２に記載の方法。
【請求項６】
前記信頼性不合格候補ポピュレーションの少なくとも１つが、ソートテストに供されるロット内の少なくとも１つのウェハのすべての素子に延在することを特徴とする請求項２に記載の方法。
【請求項７】
前記信頼性不合格候補ポピュレーションの少なくとも１つが、ソートテストに供されるロット内のウェハの１つの素子の少なくとも１つのモジュールに延在することを特徴とする請求項３に記載の方法。
【請求項８】
前記信頼性不合格候補ポピュレーションの少なくとも１つが、ソートテストに供されるロット内の少なくとも１つのウェハのすべての素子の少なくとも１つのモジュールに延在することを特徴とする請求項３に記載の方法。
【請求項９】
前記信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスがさらに、前記半導体ユニットのうちの１つの半導体ユニットの対応動作電圧仕様よりも高い電圧のストレステストを含むことを特徴とする請求項１に記載の方法。
【請求項１０】
前記信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスがさらに、前記半導体ユニットのうちの１つの半導体ユニットの対応動作温度仕様とは異なる温度で実行可能なストレステストを含むことを特徴とする請求項１に記載の方法。
【請求項１１】
前記信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスがさらに、前記半導体ユニットのうちの１つの半導体ユニットの対応動作周波数仕様とは異なる周波数で実行可能なストレステストを含むことを特徴とする請求項１に記載の方法。
【請求項１２】
前記半導体素子がメモリ素子であり、前記所要時間が長いストレステストは、前記素子に適用される検査サイクルの数が、前記他のポピュレーションの少なくとも１つに適用されるテストシーケンスのストレステストの検査サイクル数よりも多い検査サイクルで構成されることを特徴とする請求項２に記載の方法。
【請求項１３】
前記メモリ素子がメモリモジュールを有し、モジュールは、セルの少なくとも１つの行またはその一部、セルの少なくとも１つの列またはその一部、および少なくとも２つの行と少なくとも２つの列との交点により画定されるセルアレイを含む群から選択され、前記所要時間が長いストレステストは、前記モジュールの少なくとも１つに適用される検査サイクルの数が、前記他のポピュレーションの少なくとも１つに適用されるストレステストシーケンスのストレステストの検査サイクル数よりも多い検査サイクルで構成されることを特徴とする請求項１２に記載の方法。
【請求項１４】
前記（ｂ）工程はさらに、ポスト・ストレスシーケンスをさらに含む少なくとも１つのテストフローを前記品質または信頼性不合格候補ポピュレーションの少なくとも１つのそれぞれに関連付けることを含み、前記（ｃ）工程はさらに、ソートテスト段階において、前記ストレステストシーケンスとポスト・ストレステストシーケンスとで構成される少なくとも１つのテストフローを少なくとも１つの品質または信頼性不合格候補ポピュレーションそれぞれに適用して前記ポスト・ストレステストシーケンスに不合格のユニットをさらに特定することを含むことを特徴とする請求項１に記載の方法。
【請求項１５】
前記（ｂ）工程はさらに、同じプレ・ストレステストシーケンスと、ポスト・ストレステストシーケンスとをさらに含む少なくとも１つのテストフローを前記品質または信頼性不合格候補ポピュレーションの少なくとも１つのそれぞれに関連付けることを含み、前記（ｃ）工程はさらに、ソートテスト段階において、プレ・ストレステストシーケンスと、ストレスシーケンスと、ポスト・ストレステストシーケンスとを含む前記少なくとも１つのテストフローを少なくとも１つの品質または信頼性不合格候補ポピュレーションそれぞれに適用して前記ポスト・ストレステストシーケンステストに不合格の半導体ユニットをさらに特定することを含むことを特徴とする請求項１に記載の方法。
【請求項１６】
（ａ）品質または信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを提供する工程と、
（ｂ）ストレステストシーケンスを含むテストフローを前記少なくとも２つのポピュレーションに関連付ける工程であって、前記テストフローの第１のフローがさらに、同じ第１のプレ・ストレステストシーケンスと第１のポスト・ストレステストシーケンスとを含み、前記テストフローの第２のフローがさらに、同じ第２のプレ・ストレステストシーケンスと第２のポスト・ストレステストシーケンスとを含み、前記第１のシーケンスと前記第２のシーケンスは異なるような工程と、
（ｃ）ソートテスト段階において、前記第１のプレ・ストレステストシーケンスと、前記ストレステストシーケンスと、前記第１のポスト・ストレステストシーケンスとを含む前記第１のテストフローを前記少なくとも２つのポピュレーションの少なくとも１つに適用し、前記第２のプレ・ストレステストシーケンスと、ストレステストシーケンスと、第２のポスト・ストレステストシーケンスとを含む前記第２のテストフローを前記少なくとも２つのポピュレーションの少なくとも１つの他方に適用して、前記第１または第２のポスト・ストレステストシーケンスに不合格の半導体ユニットを特定する工程とを含む半導体ユニットの品質または信頼性を向上させる方法。
【請求項１７】
前記第１のテストフローのストレステストシーケンスおよび前記第２のストレスフローのストレステストシーケンスが同じであることを特徴とする請求項１６に記載の方法。
【請求項１８】
前記ポピュレーションの少なくとも２つに適用される少なくとも２つのストレステストシーケンスが異なることを特徴とする請求項１６に記載の方法。
【請求項１９】
前記第１のフローがさらに、追加のプレ・ストレステストシーケンスと、追加のポスト・ストレスシーケンスとを含むことを特徴とする請求項１６に記載の方法。
【請求項２０】
前記ストレステストシーケンスの少なくとも１つが、前記ソートテスト段階において動的に更新されることを特徴とする請求項１に記載の方法。
【請求項２１】
前記品質または信頼性不合格候補ポピュレーションの少なくとも１つが、動的に更新されることを特徴とする請求項１に記載の方法。
【請求項２２】
前記動的更新は履歴情報からフィードフォワード供給されたデータに基づくことを特徴とする請求項２１に記載の方法。
【請求項２３】
前記履歴情報が、
（ａ）ウェハＦａｂパラメトリック電気テストにおける変化または不良シグネチャ、
（ｂ）ウェハＦａｂ微粒子シグネチャにおける変化または不良シグネチャ、
（ｃ）所与の段階での所与のソケットの変化または不良シグネチャ、
（ｄ）高いリダンダンシー修復特性を内蔵した半導体ユニット、
（ｅ）統計的制御を外れ得る処理ウィンドウパラメータの変化
のうちの少なくとも１つの予め収集および処理されたデータを含むことを特徴とする請求項２２に記載の方法。
【請求項２４】
前記ソートテスト段階で処理されたデータのバックワード分析を行うことと、それに応答して、前記品質または信頼性不合格候補ポピュレーションの少なくとも１つを動的に更新することとをさらに含むことを特徴とする請求項２３に記載の方法。
【請求項２５】
前記バックワード分析が、少なくとも１つのアウトライヤユニットを特定することと、少なくとも１つの品質または信頼性不合格候補ポピュレーションに前記少なくとも１つのアウトライヤを含めることとを含むことを特徴とする請求項２４に記載の方法。
【請求項２６】
修正テストフローを前記少なくとも１つのアウトライヤユニットを含む品質または信頼性不合格候補ポピュレーションに関連付けることと、ソートテスト段階において、前記修正フローシーケンスを前記品質または信頼性不合格候補ポピュレーションに適用して前記テストに不合格の少なくとも１つのアウトライヤユニットを特定することとをさらに含むことを特徴とする請求項２５に記載の方法。
【請求項２７】
（ａ）品質または信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを提供する工程であって、前記少なくとも２つのポピュレーションは少なくとも１つの品質または信頼性不合格候補ポピュレーションと少なくとも１つの他のポピュレーションとを含むような工程と、
（ｂ）前記少なくとも２つのポピュレーションにテストフローを関連付ける工程であって、各テストフローは、ストレステストシーケンスを含み、前記品質または信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスは、前記他のポピュレーションの少なくとも１つのポピュレーションに適用されるテストフローに含まれるストレステストの所要時間よりも長い所要時間のストレステストを含み、前記他のポピュレーションの少なくとも１つに適用されるストレステストシーケンスは、前記半導体ユニットの対応動作電圧仕様よりも高い電圧のストレステストを含むような工程と、
（ｃ）最終テスト段階において、対応テストフローを各ポピュレーションに適用して前記ストレステストシーケンスに不合格の半導体ユニットを特定する工程とを含む半導体ユニットの品質または信頼性を向上させる方法。
【請求項２８】
（ａ）品質または信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを特定するための半導体ユニットに関する履歴情報から収集されたデータを分析する工程であって、前記少なくとも２つのポピュレーションは、少なくとも１つの品質または信頼性不合格候補ポピュレーションと、少なくとも１つの他のポピュレーションとを含み、
前記品質または信頼性不合格候補ポピュレーションの少なくとも１つが、クラスターの素子がそのクラスターに属する近傍素子を少なくとも１つ有するよう、少なくとも２つの連続する素子のクラスターを含むウェハにおける領域エリアを含むような工程と、
（ｂ）少なくとも２つの異なるテストフローを提供し、前記少なくとも２つのテストフローの少なくとも１つを、前記少なくとも１つの品質または信頼性不合格候補ポピュレーションの少なくとも１つに関連付け、前記少なくとも２つのテストフローの少なくとも１つの他のテストフローを前記少なくとも１つの他のポピュレーションの少なくとも１つに関連付ける工程であって、前記少なくとも２つのテストフローが、テスト段階で、関連付けられたポピュレーションに適用され、前記テストに不合格のユニットがあれば特定するよう構成されるような工程とを含むテスト段階で半導体ユニットに適用されるよう構成された向上した品質または信頼性検査を提供する方法。
【請求項２９】
ウェハの前記領域エリアが、リング型、スライス型、ドーナツ型、ｉ時型（但し、１＜ｉ＜１２）を含む群のうちの１つの形であることを特徴とする請求項２８に記載の方法。
【請求項３０】
前記方法をソート段階で行うことを特徴とする請求項２８に記載の方法。
【請求項３１】
前記方法を最終段階で行うことを特徴とする請求項２８に記載の方法。
【請求項３２】
（ａ）品質または信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを特定するための半導体ユニットに関する履歴情報から収集されたデータを分析する工程であって、前記少なくとも２つのポピュレーションは、少なくとも１つの品質または信頼性不合格候補ポピュレーションと、少なくとも１つの他のポピュレーションとを含み、前記品質または信頼性不合格候補ポピュレーションの少なくとも１つが、同じリソグラフィ露光でユニットを含むような工程と、
（ｂ）少なくとも２つの異なるテストフローを提供し、前記少なくとも２つのテストフローの少なくとも１つを、前記少なくとも１つの品質または信頼性不合格候補ポピュレーションの少なくとも１つに関連付け、前記少なくとも２つのテストフローの少なくとも１つの他方を前記少なくとも１つの他のポピュレーションの少なくとも１つに関連付ける工程であって、前記少なくとも２つのテストフローが、テスト段階で、関連付けられたポピュレーションに適用され、テストに不合格のユニットがあれば特定するよう構成されるような工程とを含むテスト段階で半導体ユニットに適用されるよう構成された向上した品質または信頼性検査を提供する方法。
【請求項３３】
前記方法をソート段階で行うことを特徴とする請求項３２に記載の方法。
【請求項３４】
前記方法を最終段階で行うことを特徴とする請求項３２に記載の方法。
【請求項３５】
（ａ）品質または信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを特定するための半導体ユニットに関する履歴情報から収集されたデータを分析する工程であって、前記ポピュレーションは、少なくとも１つの品質または信頼性不合格候補ポピュレーションと、少なくとも１つの他のポピュレーションとを含み、前記品質または信頼性不合格候補ポピュレーションの少なくとも１つが、複数回のリソグラフィ露光にわたって同じ相対位置にある素子を含むような工程と、
（ｂ）少なくとも２つの異なるテストフローを提供し、前記少なくとも２つのテストフローの少なくとも１つを、前記少なくとも１つの品質または信頼性不合格候補ポピュレーションの少なくとも１つに関連付け、前記少なくとも２つのテストフローの少なくとも１つの他方を前記少なくとも１つの他のポピュレーションの少なくとも１つに関連付ける工程であって、前記少なくとも２つのテストフローが、テスト段階で、関連付けられたポピュレーションに適用され、テストに不合格のユニットがあれば特定するよう構成されるような工程とを含むテスト段階で半導体ユニットに適用されるよう構成された向上した品質または信頼性検査を提供する方法。
【請求項３６】
前記方法をソート段階で行うことを特徴とする請求項３５に記載の方法。
【請求項３７】
前記方法を最終段階で行うことを特徴とする請求項３５に記載の方法。
【請求項３８】
（ａ）品質または信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを特定するための半導体ユニットに関する履歴情報から収集されたデータを分析する工程であって、前記少なくとも２つのポピュレーションは、少なくとも１つの品質または信頼性不合格候補ポピュレーションと、少なくとも１つの他のポピュレーションとを含むような工程と、
（ｂ）テストフローのレパートリを提供する工程と、
（ｃ）前記品質または信頼性不合格候補ポピュレーションの少なくとも１つに対して、
ｉ）半導体サンプルの品質または信頼性不合格候補ポピュレーションに関する基準バーンインユニット不合格スコアを提供する工程と、
ｉｉ）前記テストフローのレパートリからテストフローを選択する工程と、
ｉｉｉ）前記テストフローを実質的に同じ半導体サンプルの品質または信頼性不合格候補ポピュレーションに適用し、テスト後のユニット不合格スコアを記録する工程と、
ｉｖ）バーンインテストを前記（ｉｉ）の半導体サンプルの品質または信頼性不合格候補ポピュレーションに適用して、テスト後のバーンインユニット不合格スコアを記録する工程であって、前記テスト後のユニット不合格スコアで不合格となったユニットを前記バーンインユニット不合格スコアから除外する工程と、
ｖ）前記テストフローのレパートリから異なるテストフローごとに（ｉｉ）〜（ｉｖ）を少なくとも１回以上回数繰り返す工程と、
ｖｉ）判断基準に基づいて（ｉｉ）で用いたフローの中から有力なテストフローを決定する工程であって、前記判断基準は、少なくとも、前記基準バーンインユニット不合格スコア、および前記有力なテストフローのテスト後のユニット不合格スコアとテスト後のバーンインユニット不合格スコアに依存するような工程と、前記有力なテストを前記品質または信頼性不合格候補ポピュレーションに関連付ける工程とを行うことを含む製造段階で半導体ユニットに適用されるよう構成された向上した品質または信頼性検査を提供する方法。
【請求項３９】
前記判断基準は、前記有力なテストフローのテスト後のバーンインユニット不合格スコアが、（ｉｉ）、（ｉｉｉ）および（ｉｖ）で用いた他のフローのバーンインユニット不合格スコアと比較して最も低く、かつ、前記テスト後のバーンインユニット不合格スコアが、前記基準バーンインユニット不合格スコアよりも低く規定されていることを特徴とする請求項３８に記載の方法。
【請求項４０】
前記半導体サンプルがロットの少なくとも１つのウェハであり、前記実質的に同じ半導体サンプルが前記ロットの少なくとも１つの別のウェハであることを特徴とする請求項３８に記載の方法。
【請求項４１】
前記テストフローのレパートリに、前記少なくとも１つの他のポピュレーションのうちの１つのポピュレーションに適用されるテストフローに含まれるストレステストの所要時間よりも長い所要時間のストレステストが含まれることを特徴とする請求項３８に記載の方法。
【請求項４２】
前記テストフローのレパートリに、前記半導体ユニットのうちの１つの半導体ユニットの対応動作電圧仕様よりも高い電圧のストレステストが含まれることを特徴とする請求項３６に記載の方法。
【請求項４３】
前記テストフローのレパートリに、前記半導体ユニットのうちの１つの半導体ユニットの対応動作温度仕様とは異なる温度で実行可能なストレステストが含まれることを特徴とする請求項３８に記載の方法。
【請求項４４】
前記テストフローのレパートリに、前記半導体ユニットのうちの１つの半導体ユニットの対応動作周波数仕様とは異なる周波数で実行可能なストレステストが含まれることを特徴とする請求項３８に記載の方法。
【請求項４５】
前記半導体ユニットがメモリ素子であり、前記所要時間が長いストレステストは、前記少なくとも１つの他のポピュレーションに適用されるテストシーケンスのストレステストの検査サイクル数よりも多い数の検査サイクルで構成されることを特徴とする請求項４１に記載の方法。
【請求項４６】
（ａ）品質または信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを特定するための半導体ユニットに関する履歴情報から収集されたデータを分析する工程と、
（ｂ）選択されたテストフローの後で行われるバーンインテストのユニット不合格率が、前記選択されたテストフロー以外のテストフローの後で行われるバーンインテストのユニット不合格率よりも低いという条件を含む判断基準に基づいて、選択した各テストフローを前記少なくとも２つのポピュレーションのそれぞれに関連付ける工程とを含むソート段階で半導体素子に適用されるよう構成された向上した品質または信頼性検査を提供する方法。
【請求項４７】
品質または信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを提供するよう構成されたプロセッサと記憶部とを含む手段であって、前記少なくとも２つのポピュレーションは、少なくとも１つの品質または信頼性不合格候補ポピュレーションと少なくとも１つの他のポピュレーションとを含む手段と、
テストフローを前記少なくとも２つのポピュレーションに関連付けるよう構成されたプロセッサと記憶部とを含む手段であって、各テストフローはストレステストシーケンスを含み、
前記品質または信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスが、前記他のポピュレーションの少なくとも１つのポピュレーションに適用されるテストフローに含まれるストレステストの所要時間よりも長い所要時間のストレステストを含み、前記他のポピュレーションの少なくとも１つに適用されるストレステストシーケンスが、前記半導体ユニットのうちの１つの半導体ユニットの対応動作電圧仕様よりも高い電圧のストレステストを含む手段と、
テスト段階において、対応テストフローを各ポピュレーションに適用して前記ストレステストシーケンスに不合格のユニットを特定するよう構成された手段とを含む半導体ユニットの品質または信頼性を向上させるためのシステム。
【請求項４８】
前記テスト段階がソートであることを特徴とする請求項４７に記載のシステム。
【請求項４９】
前記テスト段階が最終であることを特徴とする請求項４７に記載のシステム。
【請求項５０】
前記プロセッサと記憶部とを含む手段が複数のデータ記憶部に結合されたデータマネージャーを含み、前記適用するよう構成された手段が前記複数のデータ記憶部に関連付けられたステーションコントローラを含み、前記ステーションコントローラは、ハンドリング装置と、自動検査装置とに関連付けられていることを特徴とする請求項４７に記載のシステム。
【請求項５１】
品質または信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを提供するよう構成されたプロセッサと記憶部とを含む手段と、
ストレステストシーケンスを含むテストフローを前記少なくとも２つのポピュレーションに関連付けるよう構成されたプロセッサと記憶部とを含む手段であって、前記テストフローの第１のフローがさらに、同じ第１のプレ・ストレステストシーケンスと第１のポスト・ストレステストシーケンスとを含み、前記テストフローの第２のフローがさらに、同じ第２のプレ・ストレステストシーケンスと第２のポスト・ストレステストシーケンスとを含み、前記第１のストレステストシーケンスと前記第２のストレステストシーケンスは異なる手段と、
テスト段階において、前記第１のプレ・ストレステストシーケンスと、前記ストレステストシーケンスと、前記第１のポスト・ストレステストシーケンスとを含む前記第１のテストフローを前記少なくとも２つのポピュレーションの少なくとも１つに適用し、前記第２のプレ・ストレステストシーケンスと、ストレステストシーケンスと、第２のポスト・ストレステストシーケンスとを含む前記第２のテストフローを前記少なくとも２つのポピュレーションの少なくとも１つの他方に適用して、前記第１または第２のポスト・ストレステストシーケンスに不合格の半導体ユニットを特定するよう構成された手段とを含む半導体ユニットの品質または信頼性を向上させるためのシステム。
【請求項５２】
前記テスト段階がソートであることを特徴とする請求項５１に記載のシステム。
【請求項５３】
前記テスト段階が最終であることを特徴とする請求項５１に記載のシステム。
【請求項５４】
前記プロセッサと記憶部とを含む手段が複数のデータ記憶部に結合されたデータマネージャーを含み、前記適用するよう構成された手段が前記複数のデータ記憶部に関連付けられたステーションコントローラを含み、前記ステーションコントローラは、ハンドリング装置と、自動検査装置とに関連付けられていることを特徴とする請求項５１に記載のシステム。
【請求項５５】
品質または信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを表わすデータを格納する記憶部を含み、
前記少なくとも２つのポピュレーションは、少なくとも１つの品質または信頼性不合格候補ポピュレーションと少なくとも１つの他のポピュレーションとを含み、前記記憶部はさらに、前記少なくとも２つのポピュレーションに関連付けられたテストフローを表わすコンピュータコード部を格納し、各テストフローはストレステストシーケンスを含み、
前記品質または信頼性不合格候補ポピュレーションの少なくとも１つに適用されるストレステストシーケンスが、前記他のポピュレーションの少なくとも１つのポピュレーションに適用されるテストフローに含まれるストレステストの所要時間よりも長い所要時間のストレステストを含み、前記他のポピュレーションの少なくとも１つに適用されるストレステストシーケンスが、前記半導体ユニットのうちの１つの半導体ユニットの対応動作電圧仕様よりも高い電圧のストレステストを含み、
前記コンピュータコード部をさらに格納する記憶部が、テスト段階において、対応テストフローを各ポピュレーションに適用して前記ストレスシーケンスに不合格のユニットを特定するよう構成されたコンピュータプログラム製品。
【請求項５６】
品質または信頼性検査対象となる半導体ユニットの少なくとも２つのポピュレーションを表わすデータを格納する記憶部を含み、前記記憶部はさらに、前記少なくとも２つのポピュレーションに関連付けられたストレステストシーケンスを含むテストフローを表わすコンピュータコード部を格納し、前記テストフローの第１のテストフローがさらに、同じ第１のプレ・ストレステストシーケンスと第１のポスト・ストレステストシーケンスとを含み、前記テストフローの第２のフローがさらに、同じ第２のプレ・ストレステストシーケンスと第２のポスト・ストレステストシーケンスとを含み、前記第１のストレステストシーケンスと第２のストレステストシーケンスは異なり、前記コンピュータコード部をさらに格納する記憶部が、テスト段階において、プレ・ストレステストシーケンスと、ストレスシーケンスと、ポスト・ストレステストシーケンスとを含む前記テストフローを各ポピュレーションに適用して前記ポスト・ストレステストシーケンスに不合格の半導体ユニットを特定するよう構成されたコンピュータプログラム製品。
【国際調査報告】
2008544213.tif 000025
2008544213.tif 000026
2008544213.tif 000027