(57)【要約】  非矩形表示装置は、第１の組の列導電体ライン（１２Ａ）と第２の組の列導電体ライン（１２Ｂ）とを有する。第１の組の列導電体ラインは、画素のアレイのアドレス指定エッジ部（４０）から他のエッジへ直線状に延びる。列駆動回路は、アドレス指定エッジ部（４０）の近くに実装される。第２の組の列導電体ラインは、画素のアレイのエッジ間に延びるが、ディスプレイの形状によりアドレス指定エッジ部で終結しない。列バス（６０）は、第２のセットの複数の列導電体ライン（１２）の各々の一端から列駆動回路に延びる。この列バスは、ディスプレイの形状によりディスプレイのそのエッジ部では終結しない画素の列への接続をなす。このバスは、ディスプレイの周囲の辺りで少ない空間で済むので、設計の自由度が最大になる。
2008502023.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置された画素のアレイを有する表示装置であって、各画素は、当該画素アレイ内でそれぞれの行及び列導電体ラインに接続する行駆動回路及び列駆動回路によりアドレス指定され、前記列駆動回路は、当該画素のアレイの１のエッジ領域の近くに設けられ、前記１のエッジ領域は、前記列駆動回路に最も近い画素の行の長さに長さ的に略一致し、前記列導電体ラインは、第１の組の列導電体ラインと第２の組の列導電体ラインとを有し、前記第１の組の列導電体ラインは、前記アレイの前記１のエッジ領域から当該画素のアレイの他のエッジへ直線状に延在し、前記第２の組の列導電体ラインは、当該画素のアレイのエッジ間に延在しかつ最初又は最後の行の画素には及ばずこれにより前記１のエッジ領域において終結しないものとされ、当該表示装置は、少なくとも１つの列バスをさらに有し、前記列バスは、前記第２の組の複数の行導電体ラインの一端から前記列駆動回路へ延在する複数の導電体ラインを有する、表示装置。
【請求項２】
請求項１に記載の装置であって、前記列バスは、前記列駆動回路へと当該ディスプレイの外形に略従う、装置。
【請求項３】
請求項１又は２に記載の装置であって、前記列バスの前記導電体ラインは、前記列導電体ラインよりも近接した形で空間がおかれている、装置。
【請求項４】
請求項１ないし３のうちいずれか１つに記載の装置であって、当該ディスプレイの前記１のエッジ領域は、前記１のエッジ領域に平行な当該ディスプレイの最大寸法よりも狭い、装置。
【請求項５】
請求項１ないし４のうちいずれか１つに記載の装置であって、当該ディスプレイの外形は、前記第１の組の列導電体ラインに接続される画素と前記第２の組の列導電体ラインに接続される画素とに少なくとも１つの列の画素を分割する凹部を有する、装置。
【請求項６】
請求項１ないし５のうちいずれか１つに記載の装置であって、前記１のエッジ領域は、直線的である、装置。
【請求項７】
請求項１ないし６のうちいずれか１つに記載の装置であって、前記行駆動回路は、前記１のエッジ領域の近くに設けられ、各行導電体ラインは、当該列方向において走る張出部を有する、装置。
【請求項８】
請求項７に記載の装置であって、前記行導電体ラインの全てについての前記張出部は、前記１のエッジに延在する、装置。
【請求項９】
請求項８に記載の装置であって、前記行導電体ラインの第１の組についての前記張出部は、前記１のエッジ領域へ延在し、前記行導電体ラインの第２の組についての前記張出部は、前記１のエッジ領域ではない前記アレイのエッジへ延在し、前記列バスも、前記列駆動回路に当該第２の組についての張出部を接続し、前記行及び列駆動回路は、単一の集積回路を有する、装置。
【請求項１０】
請求項１ないし６のうちいずれか１つに記載の装置であって、少なくとも１つの行バスをさらに有し、この行バスは、複数の行導電体ラインの各々の一端から前記行駆動回路へと延在する複数の導電体ラインを有する、装置。
【請求項１１】
請求項１ないし１０のうちいずれか１つに記載の装置であって、前記行及び列駆動回路は、単一の集積回路を有する、装置。
【請求項１２】
請求項１ないし１１のうちいずれか１つに記載の装置であって、前記１のエッジ領域における前記第１の組の列導電体ラインの端部と前記列駆動回路との間の接続は、ファンアウト領域を含む、装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、例えばアクティブマトリクス表示装置に関する。
【背景技術】
【０００２】
アクティブマトリクスディスプレイは、通常、行列状に配列された画素のアレイを有する。各行の画素は、当該行において画素の薄膜トランジスタのゲートに接続する行導電体を共用する。各列の画素は、画素駆動信号が供給される列導電体を共用する。当該行導電体の信号は、当該トランジスタがオン又はオフになることを決定し、当該行導電体における高電圧パルスによって当該トランジスタがオンとなっているときには、列導電体からの信号が液晶材料（又は他の容量性表示セル）の領域に伝達することが可能となり、これにより、当該材料の光透過特性を変えるようにしている。
【０００３】
図１は、アクティブマトリクス液晶ディスプレイの従来の画素の構成を示している。このディスプレイは、行列状の画素のアレイとして構成される。各行の画素は、列導電体１０を共用し、各列の画素は、共通の列導電体１２を共用する。各画素は、薄膜トランジスタ１４と、列導電体１２と列電極１８との間に直列に配された液晶セル１６とを有する。トランジスタ１４は、行導電体１０に供給された信号によりオン及びオフに切り換えられる。これにより行導電体１０は、関連の行の画素の各トランジスタ１４のゲート１４ａに接続される。各画素は、次の行電極、先行の行電極又は分離した容量電極に一端２２において接続される蓄積キャパシタ２０を付加的に有する。このキャパシタ２０は、トランジスタ１４がオフになった後も液晶セル１６において信号が維持するように駆動電圧を保持する。
【０００４】
必要な階調レベルを得るために所望の電圧に液晶セル１６を駆動するため、行導電体１０における行アドレス指定パルスと同期して適切な信号が列導電体１２に供給される。この行アドレス指定パルスは、薄膜トランジスタ１４をオンにし、これにより、列導電体１２が液晶セル１６を所望の電圧までチャージし、また蓄積キャパシタ２０をその同じ電圧までチャージすることを可能にする。行アドレス指定パルスの終了において、トランジスタ１４は、オフとなり、蓄積キャパシタ２０は、他の行がアドレス指定されるときにセル１６にかかる電圧を維持する。蓄積キャパシタ２０は、液晶漏れの効果を軽減し、液晶セル容量の電圧依存性により生じる画素容量における百分率変化を低減する。
【０００５】
行は、全ての行が１つのフレーム期間でアドレス指定されるように順次アドレス指定され、後続のフレーム期間においてリフレッシュされる。
【０００６】
図２に示されるように、ディスプレイ画素のアレイ３４に対して、行アドレス信号が行駆動回路３０により供給され、画素駆動信号が列アドレス指定回路３２により供給される。
【０００７】
従来、ディスプレイの形状は矩形であり、これにより、当該ディスプレイにおける全ての画素が、図２に示されるような単一の行駆動回路及び単一の列アドレス指定回路を用いてアドレス指定が可能となっている。しかしながら、設計者は、現在、生産設計に矩形ではないディスプレイを組み入れたいと望んでおり、このためには、行及び列駆動回路の構成に変更が必要となる。特に、矩形ではない表示領域の外側周辺では狭い境界部分が望まれる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
非矩形ディスプレイを生産する際の、当該形状の切り出しや、均等な背面照射、適切な画像内容の発生に関する問題を含む難しさが多数ある。この発明は、このようなディスプレイに行及び列アドレス指定信号を供給する際の問題に対処するものである。
【０００９】
国際特許出願に係る文献のＷＯ９３／０４４６０は、四角い実装基板にわたる円形の表示領域を有するディスプレイを開示している。当該行及び列駆動回路は、当該四角のコーナに実装されているので、当該表示領域は、与えられた四角い基板に対して最大化されている。当該基板の４つのコーナには、交互に配置された２つの行駆動回路と２つの列駆動回路がある。
【課題を解決するための手段】
【００１０】
本発明によれば、行列状に配置された画素のアレイを有する表示装置であって、各画素は、当該画素アレイ内でそれぞれの行及び列導電体ラインに接続する行駆動回路及び列駆動回路によりアドレス指定され、前記列駆動回路は、当該画素のアレイの１のエッジ領域の近くに設けられ、前記１のエッジ領域は、前記列駆動回路に最も近い画素の行の長さに長さ的に略一致し、前記列導電体ラインは、第１の組の列導電体ラインと第２の組の列導電体ラインとを有し、前記第１の組の列導電体ラインは、前記アレイの前記１のエッジ領域から当該画素のアレイの他のエッジへ直線状に延在し、前記第２の組の列導電体ラインは、当該画素のアレイのエッジ間に延在しかつ最初又は最後の行の画素には及ばずこれにより前記１のエッジ領域において終結しないものとされ、当該表示装置は、少なくとも１つの列バスをさらに有し、前記列バスは、前記第２の組の複数の行導電体ラインの各々の一端から前記列駆動回路へ延在する複数の導電体ラインを有する、表示装置が提供される。
【００１１】
この構成において、列バスは、当該ディスプレイの形状の結果として、当該ディスプレイのエッジにおいて完結しない画素の列への接続をなすために用いられる。このバスは、当該ディスプレイの周囲の辺りに小さな空間だけを占めることで済むので、設計の自由度が最大化される。
【００１２】
前記列バスは、前記列駆動回路へと当該画素アレイの外形にほぼ従うものとすることができる。
【００１３】
好ましくは、前記列バスの前記導電体ラインは、前記列導電体ラインよりも近接した形で空間がおかれている。実際、列バスの導電体ラインの間の空間は、概してそれらの幅に等しいものとすることができる。したがって、画素の外側の非常に狭い空間で済む。
【００１４】
当該ディスプレイの当該１のエッジ部は、当該１のエッジ部に平行な当該ディスプレイの最大寸法よりも狭いものとすることができる。このようにして、本発明は、利用可能なエッジが一組全部のアレイ（行又は列）導電体に対して十分に広くない場合のディスプレイに対して画素接続をなすことを可能にしている。
【００１５】
当該ディスプレイの外形は、前記第１の組の列導電体ラインに接続される画素と前記第２の組の列導電体ラインに接続される画素とに少なくとも１つの列の画素を分割する少なくとも１つの凹状部も有するものとすることができる。こうして、本発明は、不連続な列の画素を持つディスプレイに対して画素接続を形成することができる。
【００１６】
好ましくは、当該１のエッジは直線状とするのがよい。
【００１７】
前記行駆動回路は、当該１のエッジ部の近くに設けることができ、この場合、各行導電体ラインは、当該列方向において走る張出部を有することができる。これはいわゆる「並列駆動」法であり、単一の利用可能な直線状エッジを行及び列駆動回路双方のための場所として用いることを可能としている。
【００１８】
前記行導電体ラインの全てについての前記張出部は、前記１のエッジに延在するようにしてもよいが、これは必須ではない。例えば、前記行導電体ラインの第１の組についての前記張出部は、当該１のエッジ部へ延在してもよく、前記行導電体ラインの第２の組についての前記張出部は、前記１のエッジ部ではない前記アレイのエッジ部へ延在する。この場合において、前記列バスも、前記列駆動回路に当該第２の組についての張出部を接続する。この場合、前記行及び列駆動回路は、単一の集積回路を有する。
【００１９】
或いは、並列駆動法ではなく、当該１のエッジにも位置づけられる行駆動回路に当該行導電体を結合するために、行バスを用いてもよい。したがって、全ての行及び列接続は、当該ディスプレイの当該１のエッジの近くに置かれる回路に対して形成することができる。
【００２０】
前記１のエッジ部における前記第１の組の列導電体ラインの端部と前記列駆動回路との間の接続は、ファンアウト領域を含むようにしてもよい。
【００２１】
以下、本発明の例を添付図面を参照して詳しく説明する。
【発明を実施するための最良の形態】
【００２２】
この発明は、行及び列導電体のアレイを用いた非矩形ディスプレイのアドレス指定に関する。幾つかの非矩形形状は、他のものよりも多くの困難を招く。特に、行及び列は、連続的で表示領域全体に及ぶものでなければならない。ディスプレイ形状の最も広い部分が一方のエッジにあると、このエッジは、行又は列導電体の末端を形成するために用いることができ、当該導電体はディスプレイの全幅に及ぶ。ディスプレイ形状がその外形において凹みがない場合、各々が必要に応じて当該一方のエッジにおいて終結する列は、表示領域全体に届くことができる。この場合、行及び列アドレス指定回路の配置は比較的に単純である。
【００２３】
当該形状がその外形において凹みを有する場合（このことの重大さは以下でより明らかになる）、又はエッジが当該ディスプレイの最も広い部分を提供しない場合、困難が起こりうる。この発明は、こうした種類の困難を呈する形状を有するディスプレイに対処するものである。
【００２４】
図３は、エッジ４０が当該ディスプレイの最も広い部分を提供しないディスプレイ形状を示している。この場合、当該ディスプレイの最も広い部分に対する「４４」などの列導電体は、当該集積回路の場所の前で終結することになる。この基板は、「４２」などの点線により示される当該コーナから除去されている可能性があるので、当該列導電体を単純に延ばすことができないのである。
【００２５】
図４は、当該ディスプレイの側部が内曲部５０も有するディスプレイ形状を示している。これは、画素の列が不連続であることを意味している。例えば、列５２は、分離した部分５４，５６を有する。エッジ４０ははまた、この例ではこのディスプレイの最も広い部分をカバーしていない。
【００２６】
図５は、本発明の第１の表示装置を示している。
【００２７】
簡単に説明するため、列導電体と列駆動回路に関して本発明を説明する。したがって、図５は、それぞれの列導電体ライン１２に接続する列駆動回路３２を示している。この列駆動回路は、画素のアレイ３４の（図５においては直線状の）一方のエッジ４０の近くに設けられる。図５は、図３のディスプレイ形状に対する列駆動回路３２の近くのディスプレイの一部を示している。
【００２８】
このディスプレイ形状は、当該アレイのエッジ４０から画素アレイの（湾曲した）反対の上部まで真っ直ぐに延びる第１の組の列導電体ライン１２Ａをもたらすものである。第２のセットの列導電体ライン１２Ｂは、画素アレイのエッジとエッジの間に延び、エッジ４０におけるどちらの端部においても終結しない。したがって、第２の組の列導電体ライン１２Ｂは、狭いエッジ４０の上にかかる当該ディスプレイの部分にある。図４のディスプレイ形状に対して、列セクション５４は、当該エッジにおいて両端部で終結しない。したがって、第２の組の列導電体１２Ｂも、内曲した外形が画素の列の不連続性を形成している列セクションを含む。
【００２９】
列バス６０が設けられ、これが第２の組１２Ｂの列導電体ラインの一端から列駆動回路３２まで延びる複数の導電体ライン６２を有する。列バスは、図３又は図４の対称な形状のために両側に設けられることになる。
【００３０】
列バス６０は、画素アレイ３４の外側から列駆動回路３２に続き、画素アレイの外に必要な付加的な空間が最小化される。列バス６０の導電体ライン６２は、列導電体ラインよりもかなり近接して空間を空けることができる（すなわち画素空間）。代表的な画素ピッチは、１５０μｍ〜２００μｍであり、代表的な導電体幅は６μｍである。導電体ラインの間の空間は、それらの幅（すなわち約６μｍ）に概ね等しくことができる。したがって、画素アレイの外側の非常に狭い空間だけで済み、これにより、最終製品の設計の自由度を最大とすることができる。
【００３１】
図５はまた、列導電体ラインの第１のセット１２Ａの端部と列駆動回路３２との間の接続を、当該技術の従来のもののような、最も外側の端部におけるファンアウト領域６６を含めて示している。
【００３２】
行駆動回路への行の接続は上には示されていない。図示のディスプレイ形状において、行は全て連続的なものであり、ディスプレイの両側の行回路は、全ての行導電体についての接続をなすことができる。行駆動回路は、多数の行駆動チップとして提供可能であり、これにより行駆動回路が、例えば各行駆動チップからそれぞれの行端部へのファンアウト接続を伴ってディスプレイの外形に従うものとすることができる。
【００３３】
行への接続は、異なる幾つかの方法により行うことができる。１つの方法は、ファンアウトを用いた行への接続により、上述したような異なるエッジ上に行ドライバＩＣを実装することである。もう１つ（低温ポリシリコンに対するもの）は、列バスの内側又は外側に行ドライバを集積することである。他の代替例は、列ドライバの近くに行ドライバを位置づけ、これにより当該ディスプレイの周辺の一部だけを表示領域自体のものよりも大幅に大きくすることである。これには、行を行ドライバに連結するための行バスが必要となり、それで行及び列バスが分離し又は交互配置されるものとすることができる。
【００３４】
図６は、行端部の全てからの接続をなしこれらを当該ディスプレイの上部又は下部における行駆動回路に通すようにした変形例を示している。図６において、行導電体７０は、バス７２を通じて行駆動回路３０に接続する。説明を簡単にするために、行導電体７０への３つの接続だけが示されている。したがって、列バス及び行バスは、全ての行及び列接続が当該ディスプレイの１つのエッジの近くに配される回路に対してなされることができることを確実にするために用いることができる。行及び列駆動回路はまた、単一の集積回路におくこともできる。
【００３５】
１つの可能な代替えの実現形態において、いわゆる「並列駆動」法を使うこともでき、これは図７を参照して説明する。
【００３６】
各行導電体ライン８０は、列方向に走る張出部（spur）８２を有する。これら張出部は、列導電体１２と交互配置され、列駆動回路３２が設けられるところろのエッジ４０に延びる。これにより、利用可能な直線状の単一のエッジを行及び列駆動回路双方の場所として用いることができ、これらを１つの集積回路８４に一体化することができる。
【００３７】
行導電体ラインの全てについての張出部８２は、図７に示されるように当該一方のエッジに延びるものとしてもよい。
【００３８】
図８は、交互配置の張出部８２及び列導電体１２を示している。第１の組の行導電体ラインのための張出部８２Ａは、当該一方のエッジに延びるが、第２の組の行導電体ラインのための張出部８２Ｂはそうではない。この場合、バス９０は、アドレス指定回路（この例では一体化された行及び列アドレス指定回路）への当該組８２Ｂの張出部及び当該組１２Ｂの列導電体の接続をなす。この場合において、当該アレイにおける行及び列の交互配置は、行及び列バスも交互配置されていることを意味している。
【００３９】
本発明が図４のディスプレイ形状に適用されるとき、列導電体セクション５４，５６は、簡単に凹部５０を渡るバスにより共に接続されることができ、それで列駆動回路への列バスは、エッジ４０によりカバーされる幅の外側の列のためだけのものとなる。この凹部のバスの渡りは、ここでも当該凹部の外形に沿うものとなる。或いは、列導電体セクション５４は、列駆動回路へ列バスにより接続可能となる。
【００４０】
行及び列駆動回路は、表示画素として同じ基板上に形成可能であり、例えば画素及び駆動回路は、ポリシリコン処理技術を用いて形成可能である。或いは、駆動回路部分は、表示領域に対して異なる複数の基板又は１つの基板上にあるものとしてもよい。これら回路部分は、アモルファスシリコンディスプレイ基板に接続するディスクリートのチップを有するものとしてもよい。
【００４１】
「行」及び「列」なる文言は、詳細な説明及び請求項において些か恣意的である。これらの文言は、共通の接続部を共用する部分の直交するラインを伴うエレメントのアレイがあることを明瞭にするために使われている。通常、行はディスプレイの側部から側部へと走り、列は上部から下部へと走るものと考えられているが、これら文言を用いることはこのような点に限定することを意図していない。
【００４２】
本発明は、画素及び直交する導電体の交差を呈するいずれのタイプのディスプレイにも適用可能である。したがって、本発明は、エレクトロルミネセントのものにも液晶ディスプレイにも適用することができる。
【００４３】
本発明の他の特徴は、当業者であれば明らかとなる。
【図面の簡単な説明】
【００４４】
【図１】アクティブマトリクス液晶ディスプレイの既知の画素構成の一例を示す図。
【図２】行及び列駆動回路を含む表示装置を示す図。
【図３】本発明が適切とするディスプレイ形状の第１の例を示す図。
【図４】本発明が適切とするディスプレイ形状の第２の例を示す図。
【図５】本発明の第１の表示装置を示す図。
【図６】本発明の第２の表示装置を示す図。
【図７】並列駆動の原理を説明するために用いられる図。
【図８】本発明の第３の表示装置を示す図。
【図１】
2008502023.tif 000003
【図２】
2008502023.tif 000004
【図３】
2008502023.tif 000005
【図４】
2008502023.tif 000006
【図５】
2008502023.tif 000007
【図６】
2008502023.tif 000008
【図７】
2008502023.tif 000009
【図８】
2008502023.tif 000010
【国際調査報告】
2008502023.tif 000011
2008502023.tif 000012
2008502023.tif 000013