(57)【要約】本発明は、イメージセンサの画素で充填率をより高めるために、画素内部のフィールド酸化膜の一部領域または全領域をフォトダイオードとして使えるようにするものである。本発明のイメージセンサの画素は、半導体基板の内部に埋め込まれて形成されたフォトダイオードと、フォトダイオードの前記形成後に形成された画素トランジスタと、を含む。本発明のイメージセンサの画素は、画素トランジスタと、画素トランジスタを分離するフィールド酸化膜と、フィールド酸化膜の一部面積または全面積の下部に位置するフォトダイオードと、を含む。本発明のイメージセンサの画素の製造方法は、（ａ）半導体基板の所定の領域にトレンチを形成するステップと、（ｂ）前記トレンチ領域の少なくとも一部分を含むフォトダイオードを形成するステップと、（ｃ）前記フォトダイオードの前記形成後に、画素トランジスタを形成するステップと、を含む。本発明によれば、フォトダイオードの表面積が広がって、充填率が向上し、光感度を向上することができ、イメージセンサの単位画素でトランジスタが形成される領域を除いては、全てフォトダイオード領域となり、充填率が最大化する。
2008544539.tif 000002
【特許請求の範囲】
【請求項１】
イメージセンサの画素であって、
半導体基板の内部に埋め込まれて形成されたフォトダイオードと、
前記フォトダイオードの前記形成後に形成されたピクセルトランジスタと、を含むイメージセンサの画素。
【請求項２】
前記半導体基板の所定の領域に形成されたトレンチ領域をさらに含む請求項１に記載のイメージセンサの画素。
【請求項３】
前記トレンチ領域の上部に形成されたフィールド酸化膜をさらに含む請求項２に記載のイメージセンサの画素。
【請求項４】
イメージセンサの画素であって、
画素トランジスタと、
前記画素トランジスタを分離するフィールド酸化膜と、
前記フィールド酸化膜の一部面積または全面積の下部に位置するフォトダイオードと、を含むイメージセンサの画素。
【請求項５】
イメージセンサの画素の製造方法であって、
半導体基板の所定の領域にトレンチを形成するステップと、
前記トレンチ領域の少なくとも一部分を含むフォトダイオードを形成するステップと、
前記フォトダイオードの前記形成後に、画素トランジスタを形成するステップと、を含むイメージセンサの画素の製造方法。
【請求項６】
前記フォトダイオードの前記形成後に、前記トレンチ領域の上部にフィールド酸化膜を形成するステップをさらに含む請求項５に記載のイメージセンサの画素の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサの構造及びその製造方法に関し、特に、能動素子であるトランジスタを含むアクティブ画素形態のＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサ関する。
【背景技術】
【０００２】
イメージセンサは、外部のエネルギー（例えば、光子）に感度を有する半導体デバイスの性質を用いて、イメージを取り込む装置である。自然界に存在する各被写体から発する光は、例えば、波長などの固有のエネルギー値を持つ。イメージセンサの画素は、各被写体から発する光を感知して、電気的な値に変換する。このようなイメージセンサの画素の１つが、４−トランジスタＣＭＯＳアクティブ画素である。
【０００３】
図１は、４つのトランジスタ１１０〜１４０と１つのフォトダイオード１９０とから構成されたイメージセンサの回路図を示したものである。イメージセンサ回路の概略的な動作は、以下の通りである。最初に、リセット(RESET)区間では、ＲＸ信号とＴＸ信号とによって、フォトダイオード１９０がリセットされた後、フォトダイオードに集光された光は、電気信号に変換され、伝送トランジスタ１１０、駆動トランジスタ１３０、及び、選択トランジスタ１４０を経て、出力ノードであるＶｏｕｔに伝達される。
【０００４】
このようなＣＭＯＳイメージセンサを半導体基板上に形成して示した平面図および、この平面図をＸ−Ｘ’方向に切断した断面図を、図２および図３に各々示している。これらの図面を参照にして、従来のイメージセンサの画素構造を説明する。
【０００５】
図３では、切断方向により、図２の駆動トランジスタ１３０と、選択トランジスタ１４０とは、表示されておらず、同じ図面符号は、同じ部材を示す。
【０００６】
イメージセンサは、光エネルギーに対して敏感に動作しなければならないので、イメージセンサが製作される半導体基板１０１は、漏洩電流の少ないエピタキシャル成長された基板を使用することが望ましい。
【０００７】
伝送トランジスタ１１０とリセットトランジスタ１２０との間のノードは、コンタクト領域を通った金属層１２５により駆動トランジスタ１３０のゲートと接続される。製造の順序上、Ｐ型ウエル(p-well)防止層１５０は、将来、フォトダイオードが形成される領域に、Ｐ型ウエル(p-well)１５１（図３）が生じないようにするための層である。
【０００８】
ＰＤＮ層１６０は、フォトダイオード１９０のカソードにＮ型型不純物をイオン注入して形成し、ＰＤＰ層１８０は、フォトダイオード１９０のアノードにＰ型不純物をイオン注入して形成する。ＰＤＮ層１６０とＰＤＰ層１８０とが重なり合う領域がＰＮ接合をなして、フォトダイオードエリアになる。
【０００９】
ＰＤＣ層１８５は、フォトダイオードと伝送トランジスタ１１０のソース領域との連結のためのものであり、図３では示されていない。
【００１０】
一方、半導体技術の発達に伴い、イメージセンサの画素の大きさも益々小さくなるだけでなく、フォトダイオードもまた小さくなっている。さらに、半導体基板上で重なり合う絶縁層および金属配線層も増えているため、画素の表面からフォトダイオードまでの距離が大きくなり、画素のフォトダイオードに集光される光量も益々減少して、イメージセンサの画質低下が避けられない。
【００１１】
このような課題を克服するために、従来の方法は、完成した画素の最上層部であるカラーフィルタ上に、凸レンズ状のマイクロレンズを形成することで、イメージセンサに入ってくる入射光を集光できるようにして、フォトダイオードに到達する光量を増加させている。
【００１２】
一般に、イメージセンサでは、フォトダイオードの面積が大きいほど、光量が増加して、より向上した映像が得られることは、よく知られている。全画素のうち、フォトダイオードが占める面積を充填率(fill factor)と呼ぶが、この充填率を用いて画素の特性を評価することもできる。
【００１３】
図２の平面図から分かるように、従来のアクティブ画素では、フォトダイオードとトランジスタとを平面上に配置するしかなく、最新の充填率の値でも６〜１６％程度に過ぎず、光感度(photo sensitivity)が低下している。さらに、隣の画素間の距離が短くなり、クロストーク(cross-talk)もまた益々深刻化して、ノイズが多く発生することになる。
【００１４】
図２に示されているように、単位画素では、フォトダイオードを形成するための面積を除く残りの面積には、トランジスタ１１０〜１４０とフィールド酸化膜１９５とが形成されている。これは、ピクセル製造の順序上、先ずトランジスタを作り、トランジスタ間の分離のために、フィールド酸化膜を利用するためである。
【００１５】
本発明は、このようにイメージセンサの単位画素において、フォトダイオード領域とトランジスタ領域とを除く残りのフィールド酸化膜の下部領域を、より効率的に利用するためのものである。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明の目的は、制限された画素の大きさ内でもフォトダイオードの面積が増加するように、イメージセンサの画素及びその製造方法を提供することにある。
【００１７】
本発明の他の目的は、フォトダイオードを半導体基板のトレンチ領域に構成することで、より効率的な充填率を達成しようとすることにある。
【００１８】
本発明の更に他の目的は、隣接画素間のクロストーク現象が最小化されるようにしたイメージセンサの画素を提供することにある。
【００１９】
本発明の更に他の目的は、制限された画素面積でより大きいフォトダイオードを構成できるようにして、より感度が良く、鮮明なイメージセンサを提供することにある。
【００２０】
本発明の更に他の目的は、マイクロレンズを要しないイメージセンサの画素構造を提供することにある。
【００２１】
本発明の更に他の目的は、本発明に係るイメージセンサを装着した電子機器を経済的に提供することにある。
【課題を解決するための手段】
【００２２】
本発明の一態様によれば、本発明のイメージセンサの画素は、半導体基板の内部に埋め込まれて形成されたフォトダイオードと、前記フォトダイオードの前記形成後に形成された画素トランジスタと、を含む。
【００２３】
本発明の他の態様によれば、本発明のイメージセンサの画素は、画素トランジスタと、前記画素トランジスタを分離するフィールド酸化膜と、前記フィールド酸化膜の一部面積または全面積の下部に位置するフォトダイオードと、を含む。
【００２４】
本発明の他の態様によれば、イメージセンサの画素を製造する方法は、（ａ）半導体基板の所定の領域にトレンチを形成するステップと、（ｂ）前記トレンチ領域の少なくとも一部分を含むフォトダイオードを形成するステップと、（ｃ）前記フォトダイオードの前記形成後に、画素トランジスタを形成するステップと、を含む。
【発明を実施するための最良の形態】
【００２５】
本発明およびその利点、ならびに本発明の実施によって達成される目的を十分に理解するために、本発明の例示的な実施形態を説明する添付図面が参照される。
【００２６】
以下、添付の図面を参照して、本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に示された同じ参照符号は、同じ部材を示す。
【００２７】
図４から図７は、本発明のイメージセンサの画素の製造工程過程を説明するための平面図であり、これらの図面をＸ−Ｘ’方向に切断した断面図は、図８から図１２である。これらの図面と共に、以下に続く説明は、本発明の主要な態様について説明したものに過ぎず、全ての製造工程過程をもれなく説明してはいないが、当業者は容易に理解できるはずである。
【００２８】
以下、図４及び図８を参考にして、本発明のイメージセンサの画素の製造工程を説明する。
【００２９】
用意した半導体基板４００（図８）の一部の領域に、フィールドマスク４１５を用いて、トレンチ領域４１０をエッチング(etching)する。この場合、半導体基板４００は、半導体イメージセンサの低漏洩特性のために、エピタキシャル(Epitaxial)成長されたウエハを用いてもよい。
【００３０】
エッチングにより形成されたトレンチ領域４１０に、イオン注入技術を用いて、フォトダイオードの第１電極４１１を形成する。この場合、使用した半導体基板がＰ型であると、フォトダイオードの第１電極は、反対型のＮ型によりイオン注入して、カソード４１１を作る。
【００３１】
フォトダイオードのカソードより小さい深さでＰ型イオンを注入して、フォトダイオードのアノード４１３を作る。この場合、Ｐ型イオンの注入は、傾斜したイオン注入法(tilted ion implantation)を用いて、基板内に形成されたトレンチの側壁面にもＰ型領域がよく形成されるようにする。
【００３２】
フィールド酸化膜を適宜な厚さで形成した後、化学機械研磨法(Chemical Mechanical Polishing、ＣＭＰ)を用いて、トレンチ領域のみにフィールド酸化膜４２０が残っているようにする。図５は、トレンチ領域４１０上にフィールド酸化膜４２０が残っている状態であるため、両者は重なっている。図５の４３１は、Ｐ型ウエル層を示し、図９は、Ｐ型ウエルを形成するために、フォトレジスト４３０が設けられている図である。
【００３３】
Ｐ型ウエル４３１をイオン注入法により形成した後、フォトダイオードをトランジスタと接続するためのフォトダイオード連結領域４４０、４５０を、イオン注入して形成する。図６から分かるように、フォトダイオード連結領域を形成するためのイオン注入は、２回に分けて実施し、それぞれのイオンエネルギーを異ならせて、異なる深さで形成することが望ましい。しかしながら、必要によっては、一回のイオン注入のみでも、フォトダイオード連結領域を形成してもかまわない。
【００３４】
次に、図７と図１１から分かるように、画素トランジスタ４６０、４７０、４８０、４９０を形成し、Ｎ型イオン注入マスク４６１を用いて、アクティブ領域４５１、４５２、４５３、４５４をイオン注入により形成する。
【００３５】
ここで、アクティブ領域４５１、４５２、４５３、４５４に新しい図面符号を付けた理由は、フィールドマスク４１５（図４から図６）として定義された領域のうち、Ｎ型イオン注入マスク４６１の内部に存在する領域のみがイオン注入によりアクティブ領域になるためであり、これらの領域を除く残りの部分は、フィールド酸化膜４２０がイオン注入を遮断して、アクティブ領域に変化しないためである。
【００３６】
次に、画素トランジスタ４６８、４７０、４８０、４９０を各々、伝送トランジスタ４６０、リセットトランジスタ４７０、駆動トランジスタ４８０、及び、選択トランジスタ４９０から構成するために、各々のトランジスタを、金属コンタクト層と金属層とを用いて適切に接続する（図１２を参照）。
【００３７】
このような連結過程は、普通のＣＭＯＳトランジスタの製造工程と同一、あるいは、類似しているので、具体的な説明を省略しても、当業者が充分理解できるはずなので、省略する。
【００３８】
図１３は、従来のイメージセンサの画素１００において、フォトダイオード領域１８０とトランジスタとを含むその他領域６１０を強調して示したもので、図２の図面をさらに簡略化した図である。
【００３９】
図１４は、本発明のイメージセンサの画素６００において、フォトダイオード領域６８０を強調して示したもので、図７の図面をさらに簡略化した図であり、全ピクセルの面積のうち、Ｐ-ウエル層４３１とアクティブ層４１５とを除く残りの領域６８０が、まさにフォトダイオードになり、充填率が最大化することが分かる。図１３と図１４とを対比してみると、本発明の長所が明らかになる。
【００４０】
すなわち、図１３の従来技術では、フィールド酸化膜１９５により素子が分離されるトランジスタを先ず形成した後、フォトダイオード１８０を形成することで、フォトダイオード１８０、フィールド酸化膜１９０、及びトランジスタが、ピクセルの全面積を占めている。
【００４１】
これに対して、図１４の本発明では、全ピクセル６００の面積のうち、トレンチ領域を用いてフォトダイオード６８０を先ず形成した後、フィールド酸化膜をフォトダイオードの上部に形成し、その残りの領域にトランジスタを形成する。すなわち、単位画素には、フォトダイオード６８０領域とその他領域４３１、４１５のみが存在するようになり、従来、フィールド酸化膜に使われた面積までフォトダイオードに使えるようになって、充填率が最大化する。
【００４２】
図４から図７に示された本発明の一実施形態によれば、トレンチ領域がピクセルの面積の大部分を占めて、容積率がより大きくなるように、フォトダイオードを“Ｕ”字状に形成している。
【００４３】
例えば、図面に示してはいないが、フォトダイオードの平面形状を、便宜によって、“Ｌ”字状としてもよい。このような形状は、フォトダイオードと画素トランジスタとの相互位置によって変わるだけであり、浅いトレンチ溝を用いて、フォトダイオードを埋め込み型に構成するものは、いずれも本発明の思想に含まれるものである。
【００４４】
本発明によれば、フォトダイオードの表面積が広がって、充填率が向上し、光感度を向上させることができる。
【００４５】
さらに、イメージセンサの単位画素でトランジスタが形成される領域を除いては、全てフォトダイオード領域となり、充填率が最大化する。
【００４６】
さらに、集光効率が良くなり、マイクロレンズが不要になり、経済性に優れている。
【００４７】
さらに、隆起した構造のフォトダイオードにより、隣接画素間のクロストークが最小化され、より効率的なイメージセンサを製造できる。
【００４８】
本発明は、図面に示された実施形態を参照して説明したが、これは、例示的なものに過ぎず、当業者であれば、これらから様々な変形及び均等な他の実施形態が可能であることが理解できるはずである。したがって、本発明の真の技術的な保護範囲は、添付の特許請求範囲の技術的な思想により定められるべきである。
【図面の簡単な説明】
【００４９】
【図１】４−ＴＲ構造のＣＭＯＳイメージセンサの回路図を示したものである。
【図２】従来のＣＭＯＳイメージセンサの平面レイアウトを示したものである。
【図３】従来のＣＭＯＳイメージセンサの断面図を示したものである。
【図４】本発明の画素の一部の層だけを示した平面図である。
【図５】本発明の画素の他の一部の層を示した平面図である。
【図６】本発明の画素において、フォトダイオードの連結層が含まれた断面図である。
【図７】本発明の画素において、画素のトランジスタ層の一部が含まれた断面図である。
【図８】図４をＸ−Ｘ’方向に切断した断面図である。
【図９】図５をＸ−Ｘ’方向に切断した断面図である。
【図１０】図６をＸ−Ｘ’方向に切断した断面図である。
【図１１】図７をＸ−Ｘ’方向に切断した断面図である。
【図１２】一部の金属層を含むピクセルの断面図である。
【図１３】従来の画素において、フォトダイオードが占める面積だけを強調して示したもので、図２の図面を簡略化した平面図である。
【図１４】本発明の画素において、フォトダイオードが占める面積だけを強調して示した平面図である。
【図１】
2008544539.tif 000003
【図２】
2008544539.tif 000004
【図３】
2008544539.tif 000005
【図４】
2008544539.tif 000006
【図５】
2008544539.tif 000007
【図６】
2008544539.tif 000008
【図７】
2008544539.tif 000009
【図８】
2008544539.tif 000010
【図９】
2008544539.tif 000011
【図１０】
2008544539.tif 000012
【図１１】
2008544539.tif 000013
【図１２】
2008544539.tif 000014
【図１３】
2008544539.tif 000015
【図１４】
2008544539.tif 000016
【国際調査報告】
2008544539.tif 000017
2008544539.tif 000018