(57)【要約】アンチモンベースのバッファ層（２４）とアンチモンベースのバッファキャップ（２６）を含む基板構造物（１０）上にアンチモンベースの半導体装置を形成する。この基板構造物（１０）の上に形成された多層エピタキシャル層（３０〜４２）をドライエッチングしてデバイスメサ（１２）を形成し、バッファキャップ（２６）はメサの周りに所望の平滑なメサフロアと電気素子分離を提供する。【選択図】図２
2008510303.tif 000002
【特許請求の範囲】
【請求項１】
アンチモンベースの化合物半導体構造物でメサ素子単離をエッチングする方法であって、
アンチモンベースバッファ層を形成する；
前記バッファ層上にアンチモンベースバッファキャップを形成する；
前記バッファキャップ上に複数のエピタキシャル層を形成する、この複数のエピタキシャル層は少なくとも一つのアンチモンベース層を含む；及び
ドライエッチングによって複数の前記エピタキシャル層から画定部分を除去して、少なくとも一つのメサ構造物を画定する、各段階を含み、ここで前記アンチモンベースのバッファキャップは、メサの周りに電気的素子分離と平滑なメサフロア領域とを提供する、前記方法。
【請求項２】
前記第一の形成段階で、基板上にアンチモンベースのバッファ層を形成する、請求項１に記載の方法。
【請求項３】
前記基板が半絶縁性基板である、請求項2に記載の方法。
【請求項４】
前記基板が、ヒ化ガリウム（GaAs）、リン化インジウム（InP）、アンチモン化ガリウム（GaSb）、ヒ化インジウム（InAs）、テルル化亜鉛（ZnTe）及びセレン化カドミウム（CdSe）からなる群から選択される材料でできている、請求項２に記載の方法。
【請求項５】
前記アンチモンベースバッファ層がアルミニウム（Al）とアンチモン（Sb）を含む、請求項１に記載の方法。
【請求項６】
前記アンチモンベースバッファ層がアンチモン化アルミニウム（AlSb）でできている、請求項５に記載の方法。
【請求項７】
前記アンチモンベースバッファキャップがアンチモン化アルミニウムガリウムである、請求項１に記載の方法。
【請求項８】
前記アンチモンベースバッファキャップ材料がAl0.7Ga0.3Sbである、請求項７に記載の方法。
【請求項９】
複数のエピタキシャル層から画定部分を除去する段階が、
複数のエピタキシャル層の所望のメサ領域をパターン化保護層で保護する；及び
プラズマ系を使用して所望のメサの周りの保護されていない領域をドライエッチングする、各段階を含む、請求項１に記載の方法。
【請求項１０】
前記ドライエッチング段階で誘導結合プラズマエッチング系を使用する、請求項９に記載の方法。
【請求項１１】
前記ドライエッチング段階で、塩素（Cl2）と三塩化硼素(BCl3)の混合物を含むエッチング媒体を使用する、請求項９に記載の方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は、契約番号N00014-01-2-0014-0001のもと政府支援によりなされたものである。政府は本発明に所定の権利を有する。
発明の背景
【０００２】
本発明は、一般に半導体集積回路の製造法、特に一般的な基板上に形成された複数の半導体デバイスの好適な電気的素子分離を確保する方法に関する。デバイス素子分離(device  isolation)は全ての集積回路（IC）において重要であり、マイクロ波モノリシック型集積回路（MMIC）などの高周波で操作する集積回路の設計に不可欠である。MMICにおいて、典型的なトランジスタデバイスは高電子移動度トランジスタ（HEMT）であり、これは慣用の電界効果トランジスタ（FET）そっくりに挙動するが、電荷キャリヤを薄層に閉じこめるヘテロ構造によって作り出された伝導チャネルを含む。この層内におけるキャリヤ濃度と速度によって、トランジスタは非常に高い周波数で高いゲインを維持できる。HEMTのヘテロ構造は、通常、基板の上に突出するメサを形成するようにエピタキシャル的に形成され且つ好適にエッチングされた複数の半導体層を含む。デバイス接続はメサ上部の接触を介して形成され、デバイス素子分離は、隣接するデバイスの間に十分な幾何学的な空間を確保することによって達成される。
【０００３】
HEMTまたは同様の半導体構造のメサは、電気的素子単離の目的に関しては、比較的非導電物質の領域を含まなければならないように基板上に形成される。半導体構造が、ヒ化ガリウム(GaAs)をベースとする構造物などの本質的に半導電性である材料をベースとする場合、この要求事項を満足するのは比較的容易である。しかしながら、優れた電気的特性の観点からは、電子バリヤとしてアンチモンベース層を含む半導体ヘテロ構造を使用するのが非常に都合がよい。意外にも、アンチモンベースの半導体と適合性の基板材料がなく、GaAsなどの別の材料の半導体基板上にアンチモンベース層を成長させても、層の格子パラメーターが基板の格子パラメーターに一致しないので、アンチモンベース層で「貫通転移(threading  dislocation」)」と呼ばれる格子欠陥をもたらす。貫通転移の作用を軽減する一つの方法は、アンチモン化アルミニウム(AlSb)などのアンチモンベースの材料の比較的厚いメタモルフィックバッファ層を含ませることである。これは効果的に転移を「覆い」、これによってバッファ層の上部に向かって目立たなくなる。所望のアンチモンベース層はアンチモンベース(AlSb)バッファ層上にエピタキシャル的に形成することができるが、このアプローチにはAlSb材料が空気中で不安定であるという重大な欠点がある。AlSbバッファ層は空気と接触すると崩壊するため、AlSbバッファ層上に形成した構成要素または電極は、不可避的に深刻なダメージを受ける。
【０００４】
従って、アンチモンベースの半導体構造においてメサ素子単離を達成する方法に関しては、未だに要求がある。本発明はこの要求を満たすものである。
発明の概要
【０００５】
本発明は、アンチモンベースの化合物半導体構造におけるメサ素子分離のエッチング方法に関する。簡潔に、そして一般論としては、本方法は、アンチモンベースバッファ層を形成する；前記バッファ層上にアンチモンベースバッファキャップを形成する；前記バッファキャップ上に複数のエピタキシャル層を形成する、この複数のエピタキシャル層は少なくとも一つのアンチモンベース層を含む；及びドライエッチングによって複数のエピタキシャル層から画定部分を除去して、少なくとも一つのメサ構造物を画定する、各段階を含む。前記アンチモンベースのバッファキャップは、メサの周りに電気的素子分離と望ましくは平滑メサフロア領域を提供する。
【０００６】
本発明の実施態様では、このアンチモンベースのバッファ層は基板上に形成する。この基板はヒ化ガリウム(GaAs)などの半絶縁性材料であってもよく、アンチモンベースのバッファ層はヒ化アルミニウム(AlSb)であり、アンチモンベースのバッファキャップはヒ化アルミニウムガリウム(たとえばAl0.7Ga0.3Sb)である。
【０００７】
より具体的には、複数のエピタキシャル層の画定部分を除去する段階は、パターン化された保護層で複数のエピタキシャル層の所望のメサ領域を保護する；及び誘電結合プラズマ系を使用して所望のメサの周りの保護されていない領域をドライエッチングすることを含む。好ましくは、このドライエッチング段階は、塩素(Cl2)と三塩化硼素(BCl3)との混合物を含むエッチング媒体を使用する。
【０００８】
前述の概要から、本発明はマイクロ波モノリシック型集積回路（MMIC）などの高周波反応体集積回路の製造分野で非常に都合がよいと考えられる。特に本発明は、アンチモンベースの半導体材料を使用するこの種の回路構造にデバイス素子分離を与える方法を提供する。本発明の他の側面及び好都合な点は、付記図面と合わせて考慮して、以下の詳細な説明より明らかであろう。
発明の詳細な説明
【０００９】
説明のために図面に示されているように、本発明は、半導体集積回路の製造法、特にマイクロ波モノリシック型集積回路(MMIC)の製造法に関する。上記の背景部分で記載したように、アンチモンベースの半導体材料を使用するそのような回路を製造し、アンチモンベースの材料から形成された複数のデバイスに電気的素子単離を提供するのに使用する技術において改良の必要性がある。
【００１０】
本発明に従って、空気中で安定なアンチモンベースのバッファキャップによってキャップされたアンチモンベースのメタモルフィックバッファ層を含む基板構造によって、素子単離が提供される。本発明の方法で重要な段階は、基板構造上に電気的に単離されたデバイスを形成するためにバッファキャップ層までドライエッチングすることである。
【００１１】
図１に示されているように、高周波で操作可能な典型的な半導体集積回路構造は、基板構造１０と、前記基板構造上に形成されたHEMTメサ構造１２などのような多くのヘテロ構造を含む。絶縁と導電性金属の追加の層を形成して、集積回路構造内にデバイスの好適な内部接続と素子単離を提供する。基板構造１０の下部または背面は、金属メッキ層１４を含んでもよく、これは接地面を形成する。基板構造１０は、デバイス上の金属層と接触させるために構造１０内に伸張する、１６にその一つが示されている背面ビアを含んでもよい。
【００１２】
実例となる構造の重要な側面は、同一基板構造上に形成されたHEMTメサ構造１２と他の同様のメサの周囲を取り囲む基板構造１０の領域によって提供される電気的素子単離である。HEMTメサ構造１２がアンチモンベースの電子バリヤ層を含むとき、これらの構造は一般に、ヒ化ガリウム(GaAs)半絶縁性基板と非適合性であり、アンチモンベースの半導体用で利用可能な半絶縁性基板ではない。本発明の実施態様、及び図２によく示されているように、基板構造１０は、比較的厚い半絶縁性ヒ化ガリウム(GaAs)基板２０、その上には薄いGaAsバッファ２２が形成され、これは０．２３μｍの厚さをもつものとして一例として示されており、そして厚さ２．０μｍをもつものとして一例として示されているアンチモン化アルミニウム(AlSb)のもっと厚いバッファ２４を含む。バッファ２４は、基板構造１０上に形成されるアンチモンベース層とヒ化ガリウムベースの半絶縁性基板２０との間の遷移層として機能する。このバッファ２４は、GaAs半絶縁性基板２０とアンチモンベースのバッファ２２の格子パラメーターが一致しないことに起因する貫通転移を効率的に「覆い隠す」。本発明は、もちろん基板２０としてGaAsを使用する構造に限定するものではない。リン化インジウム（InP）、アンチモン化ガリウム（GaSb）、ヒ化インジウム（InAs）、テルル化亜鉛（ZnTe）及びセレン化カドミウム（CdSe）などのその他の好適な材料も使用することができる。本発明の本質は、加工の最後に除去する、一時的な基板の上に構造物を製造することにも適用する。
【００１３】
本発明の重要な側面は、AlSbバッファ２４の上にアンチモンベースのバッファキャップ層２６を加えることである。この比較的薄い（たとえば０．３μｍ）キャップ層２６は、アンチモン化アルミニウムガリウムなどの種々のアンチモンベースの組成物のどれであってもよい。例えば、組成Al0.7Ga0.3Sbが実施態様に示されているが、Al/Ga比は必ずしも７０／３０に限定されない。バッファキャップ層２６は、HEMTメサ１２の必須電気的素子単離を提供し、空気中で安定であるという重要な特性を有する。
【００１４】
基板構造１０上のHEMTメサ１２と同様のデバイスの形成において、追加の多くの薄層が、バッファキャップ層２６上にエピタキシャル的に成長する。実施態様において、これらの追加のデバイス層は、５００Å厚さのアンチモン化アルミニウム(AlSb)電子バリヤ層３０、１５０Å厚さのヒ化インジウム(InAs)電子チャネル層３２、７５Å厚さのもう一つのアンチモン化アルミニウム電子バリヤ層３４と、１２Å厚さのヒ化インジウムと珪素(InAs：Si)のn-型層３６と、１２Å厚さのもう一つのアンチモン化アルミニウム(AlSb)電子バリヤ層３８と、４０Å厚さのヒ化インジウムアルミニウム(In0.4Al0.6As)ホールバリヤ層４０と、２０Å厚さのヒ化インジウムコンタクトキャップ層４２を含む。これらのどの材料も厚さも本発明を限定するものではない。層材料の仕様は、電子バリヤとしてアンチモンベース層を含むHEMTデバイスの一例としてのみ提供される。
【００１５】
基板構造１０の上に層３０〜４２をエピタキシャル的に成長させることによって(単数または複数の)デバイスを形成した後に、メサ１２領域などのそれぞれのデバイス領域を、慣用のリソグラフィックパターン法によって画定する。すなわち、耐エッチング層(示されていない)を構造全体に適用し、次いでメサ１２領域と同様の他のメサ領域を続くエッチングから保護するような方法でパターン化する。本発明の重要な側面は、メサ１２の周りの層３０〜４２の領域を、誘導結合プラズマ(ICP)系を使用するドライエッチングプロセスを使用してエッチングすることである。これは、エピタキシャル層３０〜４２の全てに対する一段階エッチングプロセスである。このICP系では、三塩化硼素(BCl3)とアルゴン(Ar)中の塩素(Cl2)の好適な混合物を含むエッチング媒体を使用する。このICP系を制御して、比較的低いICP電力、低いバイアス電力及び低圧で操作すると、浅いメサ１２を画定する比較的薄いエピタキシャル層３０〜４２をエッチングするのに必要な比較的遅く繰り返し可能なエッチング速度（約１５０〜３００Å/分）となる。ICPドライエッチングプロセスの重要な利点は、レジスタなどの種々の薄膜構成要素の集積化に非常に望ましい、非常に平滑なメサフロアが残るという点である。このドライエッチングプロセスをエピタキシャル層３０〜４２と、部分的にバッファキャップ層２６で継続して、メサ１２のまわりの全ての層３０〜４２が除去されて、所定の程度の電気的素子単離が得られるように確保する。続く加工では、ソース、ゲートとドレーンコンタクト４４、４６及び４８を加える慣用の段階を使用する。
【００１６】
上記記載から、本発明は、非常に高い周波数で操作するための集積回路の製造分野において、飛躍的な進歩を示すものと理解されよう。特に、本発明は、アンチモンベース層を含むマイクロ波モノリシック型集積回路(MMIC)を製造する改良法を提供する。本発明の具体的な態様を例示し、一例として記載してきたが、本発明の趣旨及び範囲を逸脱することなく種々の変形が可能であることは理解されよう。従って、本発明は付記請求の範囲以外には限定されるものではない。
【図面の簡単な説明】
【００１７】
【図１】図１は、少なくとも一つの高電子移動度トランジスタ（HEMT）を含むマイクロ波モノリシック型集積回路(MMIC)の断片的な側面図(原寸に比例していない)である。
【図２】図２は、図１の回路の一部をより詳細に示す断片的な拡大断面図(原寸に比例していない)である。
【図１】
2008510303.tif 000003
【図２】
2008510303.tif 000004
【国際調査報告】
2008510303.tif 000005
2008510303.tif 000006
2008510303.tif 000007