(57)【要約】  本発明の目的は、タスク又はプロセッサの正常な進行を妨げる外部信号により単数又は複数の暗号化プロセッサの不正な制御を阻止するチップカードのセキュリティを最適な方法で向上させることである。本発明の目的は、プログラムメモリＲＯＭ Ａ、ＲＯＭ Ｂと、データを含んだプログラム可能かつ消去可能で不揮発性のメモリ（ＥＥＰＯＲＯＭ）ＥＥＰＲＯＭ Ａ、ＥＥＰＲＯＭ Ｂと、処理中のデータの一時的保存に用いるランダムアクセスメモリ（ＲＡＭ）ＲＡＭ Ａ、ＲＡＭ Ｂとにそれぞれ接続される少なくとも２つのプロセッサＣＰＵ Ａ、ＣＰＵ Ｂを備え、第１プロセッサＣＰＵ ＡがＩＣコンポーネントの外部とのインタフェースバスを有するセキュリティモジュールのＩＣコンポーネントであって、第２プロセッサＣＰＵ Ｂが交換用メモリＤＰＲを介して第１プロセッサＣＰＵ Ａに接続され、第１プロセッサＣＰＵ Ａのプログラム可能かつ消去可能で不揮発性のメモリＥＥＰＲＯＭ Ａが前記第１プロセッサＣＰＵ Ａにとって読取り専用Ｒアクセスであり、第２プロセッサＣＰＵ Ｂが第１プロセッサＣＰＵ Ａのプログラム可能かつ消去可能で不揮発性のメモリＥＥＰＲＯＭ Ａへの読取り及び書込みＲ／Ｗアクセスを有することを特徴とするコンポーネントにより達成される。【選択図】  図１
2008502039.tif 000002
【特許請求の範囲】
【請求項１】
プログラムメモリＲＯＭ Ａ、ＲＯＭ Ｂと、データを含んだプログラム可能かつ消去可能で不揮発性のメモリ（ＥＥＰＯＲＯＭ）ＥＥＰＲＯＭ Ａ、ＥＥＰＲＯＭ Ｂと、処理中のデータの一時的保存に用いるランダムアクセスメモリ（ＲＡＭ）ＲＡＭ Ａ、ＲＡＭ Ｂとにそれぞれ接続される少なくとも２つのプロセッサＣＰＵ Ａ、ＣＰＵ Ｂを備え、第１プロセッサＣＰＵ ＡがＩＣコンポーネントの外部とのインタフェースバスを有するセキュリティモジュールのＩＣコンポーネントであって、
第２プロセッサＣＰＵ Ｂが交換用メモリＤＰＲを介して第１プロセッサＣＰＵ Ａに接続され、第１プロセッサＣＰＵ Ａのプログラム可能かつ消去可能で不揮発性のメモリＥＥＰＲＯＭ Ａが前記第１プロセッサＣＰＵ Ａにとって読取り専用Ｒアクセスであり、第２プロセッサＣＰＵ Ｂが第１プロセッサＣＰＵ Ａのプログラム可能かつ消去可能で不揮発性のメモリＥＥＰＲＯＭ Ａへの読取り及び書込みＲ／Ｗアクセスを有することを特徴とするセキュリティモジュールのＩＣコンポーネント。
【請求項２】
交換用メモリＤＰＲが、データの一時保存のためのランダムアクセスメモリで構成され、前記メモリＤＰＲが、それぞれが読取り及び書込みＲ／Ｗの双方に構成された２つのポートを備え、それらの内の一方が第１プロセッサＣＰＵ Ａに接続され、他方が第２プロセッサＣＰＵ Ｂに接続されることを特徴とする、請求項１記載のコンポーネント。
【請求項３】
外部処理ユニットとの間でデータの交換をするためのアクセスＡＣＣを含む携帯媒体内に取付けられ、前記アクセスＡＣＣがインタフェースバスを経由して第１プロセッサＣＰＵ Ａに接続されることを特徴とする、請求項１及び２に記載のコンポーネント。
【請求項４】
第１プロセッサＣＰＵ Ａがセキュリティモジュールの既知のタスクの実行手段を備えること、及び第２プロセッサＣＰＵ Ｂが鍵及び復号化アルゴリズムの認証、復号化又は管理のようなセキュア化された操作の管理及び実行手段を備えることを特徴とする、請求項１から３に記載のコンポーネント。
【請求項５】
プログラムメモリＲＯＭ Ｂ及びプログラム可能かつ消去可能で不揮発性のメモリＥＥＰＲＯＭ Ｂが、第１プロセッサＣＰＵ Ａにより交換用ランダムアクセスメモリＤＰＲを経由して通信された指示による復号化に必要なプログラム並びにアルゴリズムを含むことを特徴とする、請求項１から４に記載のコンポーネント。
【請求項６】
第２プロセッサＣＰＵ Ｂが、アクセスＡＣＣ及び交換用ランダムアクセスメモリＤＰＲを経由して受信されたデータの確認手段を備え、確認時に前記データが不揮発性メモリＥＥＰＲＯＭ Ｂ内に一時的に保存されることを特徴とする、請求項４に記載のコンポーネント。
【請求項７】
第２プロセッサＣＰＵ Ｂが、不揮発メモリＥＥＰＲＯＭ Ａ内で確認されたデータをポートＲ／Ｗを経由して保存する手段を備えることを特徴とする、請求項２から６に記載のコンポーネント。
【請求項８】
アクセスＡＣＣを形成するＩＳＯ７８１６形式の電流接点を具備するカード内に取付けられ、前記カードが有料テレビのデコーダ内で取外し可能なセキュリティモジュールの役割を果たすことを特徴とする、請求項２に記載のコンポーネント。
【請求項９】
追加のプログラム可能かつ消去可能で不揮発性のメモリの第１ポートに読取り／書込み接続される少なくとも１つの追加プロセッサを備え、前記メモリの第２ポートが第１プロセッサに読取り専用で接続されることを特徴とする、請求項１に記載のコンポーネント。
【請求項１０】
プログラム可能かつ消去可能で不揮発性のメモリの追加ポートに読取り／書込み接続される少なくとも１つの追加プロセッサを備え、前記メモリが第１プロセッサに読取り専用で接続されることを特徴とする、請求項１に記載のコンポーネント。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は通常チップカードの形態のプロセッサとメモリを少なくとも含むセキュリティモジュールの分野に関する。メモリは有接点及び無接点のものがあり、例えば支払い、機密データのやりとり、又はアクセス制御などセキュア化されたトランザクションを必要とする種々のアプリケーションにおいて使用される。
【背景技術】
【０００２】
当業者にとっては既知のように、本来、セキュリティモジュールは３つの形態で作製することができる。その形態のうちの１つは、マイクロプロセッサカード、即ちチップカード、或いはより一般的には（キー、バッジ等の形状の）電子モジュールである。そのようなモジュールは一般的に取外し可能であり、有料デジタルテレビのデコーダに接続可能である。電気接点がある形態が最も使用されているが、例えばＩＳＯ１４４４３型の無接点リンクも存在する。
【０００３】
知られている第２の形態は、一般的にデコーダのケース内に最終的かつ取外しができないように設置された集積回路ケースの形態である。変形形態は、ベースに接合又は取付けられた回路、更にはＳＩＭモジュールコネクタのようなコネクタで構成される。
【０００４】
第３の形態では、セキュリティモジュールは、例えばデコーダのスクランブル解除モジュール又はデコーダのマイクロプロセッサ等、別の機能を有する集積回路ケース内に組み込まれる。
【０００５】
より詳細には、有料デジタルテレビの分野においてはこれらのセキュリティモジュールはカードの形状である。これらのセキュリティモジュールは、加入者宅に設置されたデコーダが受信した暗号化されたプログラムへのアクセスのパーソナル化及び保護手段となる。
【０００６】
有料データへのアクセスの安全性を向上させ、種々の不正行為の企てを防止するために、ＵＳ５６６６４１２（特許文献１）又はＵＳ５７７４５４６（特許文献２）において記述されているように、セキュリティモジュールの実質的なカプセル化、高度暗号化アルゴリズム、高バイナリサイズ暗号化／復号化鍵、多様なカードやプロセッサなどいくつもの解決方法が採用された。
【０００７】
後者２つの例においては、有料テレビのデコーダは、それぞれにチップカードが挿入される２つの挿入口をもつカードリーダを具備する。第１のカードは、部分的に暗号化された個人的及び公的情報を含む認証要素を備える。第２のチップカードは、第１カードの認証要素に含まれる情報へのアクセスを可能にするアクセス鍵及びアルゴリズムを含むアプリケーション要素を備える。特に、特別鍵を使用して第２レベルのアクセス制御を必要とするペアレンタルコントロール装置においてはこのような構成になる。
【０００８】
引用した特許の変形形態によれば、各カードのチップ即ち集積回路は、カードリーダが集積回路に個別にアクセスできる単一のカードを構成する単一の媒体上にまとめられる。このカードは、２つの集積回路のいずれか一方に含まれているデータへのアクセスを可能にする複数の復号化レベルを規定する必要データを含む。
【０００９】
暗号化されたプログラムへのアクセスカードのセキュリティを向上させるために実施された先行技術の手段は、特に妨害即ち「グリッチ攻撃」などいくつかの攻撃に対する弱さが露呈したことがたびたびあった。この攻撃は、単数又は複数の命令の実行を妨げることにより暗号化プロセッサのセキュリティを犯す方法である。攻撃者は、プロセッサから出される一連の専用の命令によって生成される信号を解析し、比較又はジャンプ命令がまさに実行されるタイミングに、例えばカードリーダを介してプロセッサに接続されているバスに妨害信号を印加する。短いパルス列の形態のこれらの信号により命令の実行がブロックされたり、重要な認証プログラムが短絡され、その結果、保護されたデータへの自由なアクセスが可能になる。
【特許文献１】ＵＳ５６６６４１２
【特許文献２】ＵＳ５７７４５４６
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、タスク又はプロセッサの正常な進行を妨げる外部信号により単数又は複数の暗号化プロセッサの不正な制御を阻止するチップカードのセキュリティを最適な方法で向上させることである。
【課題を解決するための手段】
【００１１】
本発明の目的は、プログラムメモリと、データを含んだプログラム可能かつ消去可能で不揮発性のメモリ（ＥＥＰＲＯＭ）と、処理中のデータの一時的保存に用いるランダムアクセスメモリ（ＲＡＭ）とにそれぞれ接続される少なくとも２つのプロセッサを備え、第１プロセッサがコンポーネントの外部とのインタフェースバスを有するセキュリティモジュールのＩＣコンポーネントであって、第２プロセッサが交換用メモリ（ＤＰＲ）を介して第１プロセッサに接続され、第１プロセッサのプログラム可能かつ消去可能で不揮発性のメモリが前記第１プロセッサにとって読取り専用アクセスであり、第２プロセッサが第１プロセッサのプログラム可能かつ消去可能で不揮発性のメモリへの読取り及び書込みアクセスを有することを特徴とするコンポーネントにより達成される。
【００１２】
コンポーネントとは、暗号化作業に必要であり、そのセキュリティを確保するために単一の媒体上にまとめられた全ての要素を含むユニットのことを言う。通常、これらのコンポーネントは単一の電子チップで構成され、このチップは機械的又は電子的な侵入防止保護装置を有する。例えば２つの電子チップで構成された他の構造のものでも、チップが緊密に結合され、販売者からはただ１つの要素として提供される限り、「コンポーネント」という名称と同じものであるとすることができる。
【００１３】
好ましくはただ１つのシリコンチップ上に作製されるこのコンポーネントは、通常、形態可能な媒体、即ち取外し可能なチップカード内に埋め込まれる。取外し可能なチップカードは、ＩＳＯ７８１６規格によるカードの面のうちのいずれかの上に設けられた接点アセンブリ、或いは電流接点がない（ＩＳＯ１４４４３規格）電磁的な方法で適当な読取り−書込み装置とデータのやりとりができるアンテナで構成される第１プロセッサに接続されたアクセスを備える。
【００１４】
コンポーネントの別の実施形態によれば、コンポーネントは、暗号化されたデータの処理機能を備えるより大きな電子モジュールの一部である。このモジュールの一部は例えば暗号化データＤＶＢを処理し、コンポーネントはこれらの処理を担当するシリコンの一部でしかない。なお電子モジュールは受信ユニット内に取付けるか、取外し可能な方法で前記受信ユニットに接続することが可能であることに留意すべきである。
【００１５】
本発明によるコンポーネントの構成により、外部からのアクセスに対し第２プロセッサを完全に隔離することができる。実際、２つのプロセッサ間には、外部からのアクセスを通して第１プロセッサに送信される適当な命令により第２プロセッサへアクセスすることを可能にするような直接の接続は一切無い。２つのプロセッサを接続するメモリが、外部のアクセスからの好ましくない制御を阻止するバリアの役割を果たすとともに、外部アクセスを介して行われる、２つのプロセッサの間を往来する信号の解析を同じアクセスを介して阻止する。
【００１６】
第１プロセッサ自身では自らのプログラムを変更することができない。プログラムに何らかの変更があった場合、第２プロセッサが確認しなければならない。
【００１７】
こうして第２プロセッサは、第１プロセッサによって実行される作業とは無関係に暗号化作業を実行することができる。更に第１プロセッサは、第２プロセッサの許可なしにはセキュリティに関するいくつかの重要なタスクを行うことができない。
【００１８】
本発明は、非限定的例として示した添付の単一図を参照して行う以下の詳細な説明により、より良く理解されよう。
【発明を実施するための最良の形態】
【００１９】
一般的に図１のコンポーネントＩＣは、好ましい実施形態により接点又はアンテナの形態のアクセスＡＣＣを具備するカードで構成された持ち運び可能な媒体に取付けられるシングルチップ上に作製される。
【００２０】
コンポーネントＩＣは、データ交換ランダムアクセスメモリＤＰＲ及びプログラム可能かつ消去可能で不揮発性のメモリＥＥＰＲＯＭ Ａを介して接続された２つのプロセッサＣＰＵ Ａ及びＣＰＵ Ｂを備える。第１プロセッサＣＰＵ ＡはアクセスＡＣＣに接続されるとともにランダムアクセスメモリＲＡＭ Ａ及び読取り専用メモリＲＯＭ Ａに接続される。第２プロセッサＣＰＵ ＢもランダムアクセスメモリＲＡＭ Ｂ及び読取り専用メモリＲＯＭ Ｂに接続されるとともにプログラム可能かつ消去可能で不揮発性のメモリＥＥＰＲＯＭ Ｂに接続される。
【００２１】
変形形態によれば、第１プロセッサＣＰＵ Ａに、読取り／書込みモードＲ／Ｗで追加のプログラム可能かつ消去可能で不揮発性のメモリＳＴＡＴを接続することができる。このメモリは例えば、外部からアクセスＡＣＣを経由して読取りアクセスが可能となるコンポーネントの動作履歴データを保存するのに用いる。
【００２２】
本発明による本質的な特徴の１つは、第１プロセッサＣＰＵ Ａとプログラム可能かつ消去可能で不揮発性のメモリＥＥＰＲＯＭ Ａとの接続は読取りＲのみに構成されるが、第２プロセッサＣＰＵ Ｂとの接続は読取り及び書込みＲ／Ｗの双方に構成されることである。本発明の別の態様は、各プロセッサＣＰＵ Ａ及びＣＰＵ Ｂへの接続が読取り及び書込みＲ／Ｗで構成されるデータ交換ランダムアクセスメモリＤＰＲである。
【００２３】
このコンポーネントの第１プロセッサＣＰＵ Ａは外部からアクセス可能であり、セキュリティモジュールの既知のタスク、即ち制御語ＣＷ及び制御メッセージＥＣＭの管理並びにカードの権利の確認といったタスクを実行する役割を有する。管理メッセージＥＭＭの認証、復号、或いは復号鍵及びアルゴリズムの管理などセキュア化された作業は専ら第２プロセッサＣＰＵ Ｂに当てられることが想像される。
【００２４】
第２プロセッサＣＰＵ Ｂは、例えば読取り専用メモリＲＯＭ Ｂ内に保存された暗号化／復号化鍵を要求するセキュア化された全ての作業を管理し実行する。プログラム可能かつ消去可能で不揮発性のメモリＥＥＰＲＯＭ Ｂは、プログラム、並びに第１プロセッサＣＰＵ Ａによりデータ交換ランダムアクセスメモリＤＰＲを経由して通信される指示による復号化に必要なアルゴリズムを格納する。
【００２５】
第１プロセッサＣＰＵ Ａの読取り専用の構成により、プログラム可能かつ消去可能で不揮発性のメモリＥＥＰＲＯＭ Ａの内容は外部から変更することができない。アクセスＡＣＣを経由して受信したコマンドから出されるプロセッサの一切の指示はデータ交換ランダムアクセスメモリＤＰＲ内に一時的に保存され、結果として生じるデータが第２プロセッサＣＰＵ ＢによりＲ／Ｗポートを経由して不揮発性メモリＥＥＰＲＯＭ Ａ内に保存される前に、その実行が第２プロセッサＣＰＵ Ｂにより確認される。
【００２６】
変形形態によれば、プロセッサＣＰＵ Ｂは、交換用メモリＤＰＲを経由することなく、接続Ｃを使用してプロセッサＣＰＵ Ａを直接制御することができる。そのような制御により、例えば、プロセッサＣＰＵ Ｂによって行われる確認の結果に応じてプロセッサＣＰＵ Ａの起動又は高速ロックが可能になる。
【００２７】
上で説明したようなコンポーネントを含むカードは、ケーブル又は衛星により送信される暗号化された音声画像データへのアクセス権において、またカード作動用ソフトウエアにおいて高いセキュリティが要求される有料デジタルテレビのデコーダにおいて使用することができる。
【００２８】
カードの一機能は、暗号化されたデータを伴う制御メッセージＥＣＭを確認することにより、デコーダが受信する暗号化された音声画像データへのアクセスを制御することである。この確認が終了すると、メッセージＥＣＭに含まれる音声画像データへのアクセス権に応じてフローのデータの復号化が許可される。
【００２９】
管理センタは、ユーザの権利を決めるために、通常は個人的である管理メッセージＥＭＭ、即ちこのユーザにとってユニークな鍵により暗号化されたメッセージを送信する。本発明の適用例によれば、プロセッサＣＰＵ Ａはユーザのユニークなプライベート鍵を使うことができないので、このタイプのメッセージはプロセッサによって復号化することはできない。この鍵は対称であっても非対称であってもよい（プライベート鍵及び公開鍵）。
【００３０】
この権利を含むことになるメモリは我々の例においてはＥＥＰＲＯＭ Ａメモリである。このメモリはプロセッサＣＰＵ Ｂにより書込みアクセスしかできないので、プロセッサＣＰＵ Ａは交換用メモリＤＰＲを経由して管理メッセージＥＭＭをプロセッサＣＰＵ Ｂに送信することになる。プロセッサＣＰＵ Ｂはメッセージの暗号化サイクルを開始し、確認後、新しい権利でメモリＥＥＰＲＯＭ Ａを更新する。
【００３１】
また、これらの権利を変形形態によるメモリＳＴＡＴに格納することも可能である。この場合、メッセージＥＭＭの復号化の結果は交換用メモリＤＰＲを経由してプロセッサＣＰＵ Ａに送信され、メモリＳＴＡＴ内に保存される。
【００３２】
不揮発性メモリＥＥＰＲＯＭ Ａに保存されているカードのソフトウエアのダウンロード又はこのソフトウエアの更新は、本発明によるコンポーネントを具備するカード内でより高いセキュリティで管理される。実際、プロセッサＣＰＵ Ｂを介して確認を実施しないでアクセスＡＣＣ及びプロセッサＣＰＵ Ａを経由してこのようなカードにソフトウエアを保存することは不可能である。
【００３３】
ソフトウエア又はアップデートは暗号化ブロックの形態でデコーダにより受信され、次に、カードのアクセスＡＣＣを経由して１つずつ第１プロセッサＣＰＵ Ａに送られる。プロセッサＣＰＵ Ａは対応する鍵を持っていないため、復号化することはできない。これらのブロックは交換用メモリＤＰＲを経由してＣＰＵ Ｂに送信される。ＣＰＵ Ｂは、セキュア化されたモード、即ち中断されることのないモードで復号化プロセスを開始する。この作業の結果はＣＰＵ Ｂの特定のメモリ内、即ちＥＥＰＲＯＭ Ｂに保存される。
【００３４】
確認値、即ち署名は管理メッセージＥＭＭ内に含まれるようになっている。ＣＰＵ Ｂは交換用メモリＤＰＲを経由してこのメッセージを受信し、直前に復号化されたデータブロックの署名を計算し、メッセージ内で受信したものと比較することができるようになる。
【００３５】
この確認が行われるだけで、ＣＰＵ Ｂは、ＣＰＵ Ａのメモリ、即ちＥＥＰＲＯＭ Ａの書込みサイクルを開始する。
【００３６】
この比較の結果が負であった場合、ソフトウエアのダウンロード又はアップデートのプロセスは停止し、プロセッサＣＰＵ Ａはエラーメッセージ又はダウンロードリセットコマンドをデコーダに送信する。
【００３７】
全ブロックの確認が成功しＥＥＰＲＯＭ Ｂのメモリ内に保存されると、プロセッサＣＰＵ ＢはこれらのブロックをＥＥＰＲＯＭ Ａに転送する。次にプロセッサＣＰＵ Ａは新しいソフトウエアのインストール及び起動を担当する。
【００３８】
変形形態によれば、ブロックをメモリＥＥＰＲＯＭ Ａに転送する前に、ブロック全体への痕跡を計算することにより、メモリＥＥＰＲＯＭ Ｂ内に保存されているブロック全体をプロセッサＣＰＵ Ｂによりなお確認することができる。従って比較も、メッセージＥＭＭを経由して得られたソフトウエアのグローバル署名で行われる。
【００３９】
作動の変形形態によれば、管理メッセージＥＭＭはＣＰＵ Ａにより処理される。これらメッセージＥＭＭの各復号化セッション時、プロセッサＣＰＵ Ａは、復号化を直接実施するためにプロセッサＢに必要な鍵を要求することに留意すべきである。復号化が終了すると、鍵は消去され、もっぱらＣＰＵ ＡのランダムアクセスメモリＲＡＭ内に保存される。従って、不揮発性メモリＥＥＰＲＯＭ Ａへの鍵の中間保存はなく、メモリはアクセスＡＣＣを経由して読取りでアクセス可能である。計算の中間結果だけがランダムアクセスメモリＲＡＭ Ａに保存され、プロセッサＣＰＵ Ａは最終的なデータ（例えば権利）をメモリＳＴＡＴに転送する。
【００４０】
セキュア化されたタスクの数が増え、１つのプロセッサの能力を超えた場合、実行する操作の複雑さに応じてプロセッサの数を倍加することが可能である。そのような構成のブロック図は、外部へのアクセスを有する第１プロセッサに片方のポートが接続されるような交換用２ポート型ランダムアクセスメモリＤＰＲに追加の各プロセッサが接続されている図１のブロック図を増設したものになろう。
【００４１】
変形形態によれば、分離のための交換用ランダムアクセスメモリＤＰＲは、追加のプロセッサの接続に必要であるのと同数の追加ポートを含むことができる。
【図面の簡単な説明】
【００４２】
【図１】図１は一式のメモリにそれぞれ接続され、交換用メモリにより相互に接続された２つのプロセッサを備えるセキュリティモジュールコンポーネントのブロック図である。
【図１】
2008502039.tif 000003
【国際調査報告】
2008502039.tif 000004
2008502039.tif 000005
2008502039.tif 000006
2008502039.tif 000007
2008502039.tif 000008
2008502039.tif 000009