(57)【要約】半導体素子は、半導体基板（110）の上に形成された障壁層を含む。開口(120)が、基板の上に配置された絶縁層(130)の中に形成されることによって、下にある銅の層(140)を暴露する。開口及び下にある銅の層は、熱アニールの存在下でのプラズマ・フリーの還元雰囲気(200)に暴露される。障壁層は、暴露された開口の中、及び、暴露された下にある銅の層の上に蒸着される。図２
2008544524.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上(on)に配置された絶縁層の中に開口を形成することによって、下にある(underlying)銅の層を暴露(uncover)し、
前記開口及び前記下にある銅の層を、熱アニールの存在下で、プラズマ・フリーの還元雰囲気に暴露（exposing）し、そして、
前記暴露された開口の中、及び、前記暴露された下にある銅の層上(on)に障壁層を蒸着する、
ステップを含む半導体素子を製造する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、銅の電気的相互作用構造(copper electrical interconnection structure)を有する半導体素子の製造に向けられる。
【背景技術】
【０００２】
集積回路半導体素子における電気的相互接続をマーキングするための、銅の増大する使用が存在する。しかし、この銅の使用は、素子製造プロセス中の困難性を提示し得る。例えば、銅が、エッチングされるときに、銅は、半導体素子の上の、又は、処理チャンバーの中の、どこか別の場所に再蒸着され(re-deposited)得る。また、銅原子は、直ぐに、シリコン含有誘電体層に拡散する。不所望な位置における銅による汚染(contamination)は、集積回路の性能を劣化又は破壊し得る。
【０００３】
銅のエッチング及び拡散に関連する課題を低減するための、現存するアプローチは、銅を蒸着する前に、障壁層を蒸着するものである。この障壁層は、銅原子の、半導体素子の他の要素(components)へのマイグレーション(migration)を阻止する役目を果たす。銅の、拡散障壁への固着(adhesion)を促進するために、第１の、銅の薄い層(シード層(seed layer))が、まず、拡散障壁の上(over)に蒸着される。これに引き続いて、第２の、薄い銅の層(導電層)の、銅シード層の上(over)への蒸着が行われる。
【０００４】
一般的な半導体素子製造プロセスにおいて、層間(interlayer)又は金属内(intra-metal)の絶縁層が、半導体ウェーハの上に蒸着され、パターン化されて、ライン、バイア(via)、及び、溝(tranches)開口(openings)を形成する。次にウェーハは、１つあるいはそれより多いホトレジスト・クリーニング・ツールによって処理(processed)され、次に、障壁とシード層蒸着のためのツールに転送される。一般的に、拡散障壁及び銅シード層は、物理的蒸気蒸着(ＰＶＤ：physical vapor deposition)のような、真空プロセスによって、ウェーハの上(on)に蒸着される。厚い銅導電層が、電気化学蒸着(ＥＣＤ：electrochemical deposition)のような、ウェット(wet)・プロセスによって蒸着される。
【０００５】
ウェーハ・クリーニング及び障壁層蒸着は、異なったツールの上で為されるので、ウェーハは、蒸着ツールに転送される前の期間の間、雰囲気(atmosphere)に暴露される。ウェーハ・クリーニング及びシード層蒸着のためのマシン・タイム(machine times)におけるバックログとミスマッチが、又は、蒸着ツール破損が、この期間を、数時間、又は、場合によっては数日まで延伸しうる。延伸された期間の後に、ウェーハのプロセッシングが再開されるときに、絶縁層又は障壁層の、ウェーハからの層剥離（delamination）が、発生し得る。
【０００６】
従って、必要とされるものは、層剥離を最小化し、ウェーハ・クリーニングと障壁層蒸着の間の遅延を調整する(accommodate)ことができる、障壁を形成する方法である。
【発明の開示】
【課題を解決するための手段】
【０００７】
本発明は、半導体基板の上(over)に障壁層を形成するステップを含む、半導体素子を製造する方法を提供する。
【０００８】
ここに示される例示的実施例において、基板の上(over)に配置される絶縁層に開口が形成されることによって、下にある(underlying)銅の層を暴露(uncovering)する。開口及び
下にある銅の層は、熱アニール(thermal anneal)の存在下で、プラズマ・フリーの還元雰囲気(reducing atmosphere)に暴露(exposed to)される。障壁層は、暴露された開口、及び、暴露された、下にある銅の層に蒸着される。
【０００９】
他の実施例において、集積された回路要素は、銅の相互接続(interconnect)が絶縁層内に形成された状態で、半導体ウェーハの上(on)に配置される。銅の相互接続は、下にある(underlying)銅の層を暴露(uncover)するための開口（opening）を形成し、上述のように開口及び下にある銅の層を暴露(exposing)し、暴露された開口内、及び、暴露された、下にある銅の層の上に障壁層を蒸着することによって形成される。銅の相互接続を形成することは、障壁層の上に銅のシード層を形成し、銅のシード層の上(on)に第２の銅の層を電気化学的に蒸着するステップをも含む。銅の相互接続(interconnect)は、集積回路要素に接続されて、電気的通信のパス経路(pathway)を提供する。
【発明を実施するための最良の形態】
【００１０】
本発明との関係で、雰囲気からの分子汚染(contaminations)、又は、水洗浄からの残留水若しくは炭化水素が、絶縁層と、及び、絶縁層内に形成されている開口によって暴露された（uncovered by）下にある銅の層と、相互作用することが発見(realized)された。これらの分子汚染は、ウェーハ・クリーニングと、障壁蒸着の間の、延伸された遅緩期間中に、絶縁層内に吸収され得る。分子汚染は、延伸された遅緩中に、下にある銅の層とも相互作用し得、それによって、銅の酸化及びヒドロキシル化（hydroxylation）を引き起こし得る。この相互作用は、アクティブな素子が存在しない、スクライブ領域(scribe region)のような、ウェーハの非アクティブな領域において、特に強力なものであると判断された。スクライブ領域内でのそのような相互作用が、しばしば、層間はく離（delamination）の原因となることも発見された。
【００１１】
下にある銅の層の上(on)での、銅酸化物又は銅ヒドロキシル化物の形成に付随する体積膨張(volume expansion)が、多層化された絶縁層の内部接着(adhesion)を弱体化させることが信じられている。例えば、接着は、シリコン窒化物層を備えるハードマスク層と、有機珪酸塩（silicate）ガラス層の間で弱体化され得る。デガス・ステップ障壁層蒸着(degas step barrier layer deposition)中の、基板の急速な加熱が、シリコン窒化物層と有機珪酸塩ガラス層の間のような、絶縁層に吸収された分子汚染が、開放され蒸発することを引き起こすこともまた信じられている。それらの急速な加熱中の分子汚染物の気化は、多層絶縁層の内部接着、及び、下にある銅の層と絶縁層の接着、を弱体化させる。
【００１２】
本発明は、開口、及び、下にある、半導体基板の銅の層を、プラズマ・フリーの還元雰囲気(reducing atmosphere)及び熱アニールに暴露することの利点の認識に基づく。銅の相互接続内で障壁層を形成することの文脈で議論されるが、本発明は、絶縁及び障壁層の、銅表面からの層間剥離に対して保護が必要とされる場合にはどんな場面にも応用分野を持つ。
【００１３】
図１は、基板110の上に配置された絶縁層130内に開口120を形成した後の、半導体素子基板110の上(over)に配置された銅の電気的相互接続100を示す。基板110は、シリコン・ウェーハのような、集積回路の製造で使用される、如何なる、材料をも備え得る。いくつかの実施例において、絶縁層130は、層間(interlayer)又は金属内(intra-metal)の誘電材料を備え得る。開口120は、ライン、バイア、又は、溝を含む、如何なる、従来的な相互接続100をも備え得る。例えば、開口120は、従来的なリソグラフィー及びドライ・プラズマ・エッティング手順を用いて形成され得る。
【００１４】
図１に、更に示されるように、開口120を形成することは、下にある絶縁層145内に配置された、下にある銅の層140を暴露(uncovering)する。下にある銅の層140は、上述のタイプの従来的タイプの相互接続のいずれかを備える。基板110の上(above)の雰囲気内に存在する、酸素及び水のような分子汚染150は、下にある銅の層140と反応（react）して、銅酸化物又は銅水酸化物（hydroxide）蒸着物(deposits)155を形成し得る。銅酸化物及び水酸化物蒸着物155の形成は、一定の障壁層製造プロセスで好まれる、高湿度環境（例えば、約６０％の湿度）によって、更に悪化される。
【００１５】
図１にも示されるように、水又は炭化水素（hydrocarbon）のような分子汚染(molecular contaminations)150は、絶縁層130内に吸収され得る。いくつかの実施例において、絶縁層130が、多孔性(porous)の低ｋ誘電体材料を備えるときのような場合、分子汚染150の吸収は、かなりのもの(substantial)になる。これは、絶縁層130が、有機珪酸塩ガラス(ＯＳＧ)層160、シリコン窒化物層165、及び、テトラエチル・オルトケイ(珪)酸塩（orthosilicate）蒸着されたシリコン酸化物層170、の１つあるいはそれより多くを備えるときの場合である。
【００１６】
上述のように、分子汚染150は、基板110の上(above)の雰囲気からやって来ることがあり得る。或いは、分子汚染150は、洗浄残留物(cleaning residue)からやって来ることがあり得る。いくつかの好ましい実施例において、開口120を形成した後に、しかし、障壁層を蒸着する前に、プラズマ・アッシュ（ash）及びウェット・クリーニングの１つ或いは双方によって、ホトレジストが基板110から除去される。いくつかの実施例において、プラズマ・アッシンングは、200℃において、酸素及び四フッ(弗)化炭素（carbon tetrafluoride）の存在下で基板110をプラズマに暴露(exposing)して、ホトレジストを、揮発性の一酸化炭素又は二酸化炭素(carbon oxide)と水蒸気(water vapor)に変換することを含む。分子汚染150は、プラズマ・アッシング・ツールの真空システムによって除去されない、残留揮発性の一酸化炭素又は二酸化炭素及び水蒸気を含み得る。
【００１７】
他の実施例において、ウェット・クリーニングは、基板110を、水性の(aqueous)又は有機の溶剤(solvent)、そして、より好ましくは、フッ化物含有の溶剤、そして、更に好ましくは、ＡＣＴＮＥ-14(Ashland Specialty Chemical Company, Dublin, OH)のような、ｐＨバッファされたフッ化物ストリッパ、で洗浄することを含む。分子汚染150は、残留溶剤を含み得る。
【００１８】
図２は、開口120及び下にある銅層140の、熱アニールの存在下における、プラズマ・フリーの還元(reducing)雰囲気200への暴露中の、銅の相互接続100を示す。用語「還元雰囲気」は、ガス、又は、銅酸化物を、銅金属に還元する能力を持つ複数のガスの組合せ、を表すために用いられる。還元雰囲気200及び熱アニールが協動して、障壁層110蒸着中の層間剥離の発生を低減すると信じられている。
【００１９】
還元雰囲気200は、酸化された、及び、ヒドロキシル化された銅蒸着物155(図１)を、元素状態の(elemental)銅に戻すように変換し、それによって、下にある銅層140と絶縁層130の間の接着を改善する。同時に行われる熱アニーリングが、銅酸化物及びヒドロキシ化された銅の蒸着物155の、銅金属へ戻す還元の程度(rate)を促進する。更に、還元雰囲気200のフロー(flow)の存在下における熱アニーリングは、分子汚染150(図１)の、絶縁層からの脱着(desorption）及び除去を促進する。例えば、還元雰囲気200のフローの存在下における分子汚染150の除去率は、真空の存在下の場合に比して、より速い。絶縁層130から分子汚染150を除去することは、それによって、絶縁層130内の多層160、165、170の間の接着、及び、下にある銅層140と絶縁層130の間の接着、を改善することにもなる。絶縁層130から、水のような分子汚染150を除去することは、有利に、下にある銅層140の上(on)への、銅酸化物又は水酸化物蒸着物155の形成を促進する分子汚染150を除去することにもなる。
【００２０】
還元雰囲気200及び熱アニールは、プラズマ・フリーの環境内で為されるべきである。プラズマは、絶縁層130を緻密にする(densifies)ことによって、付所望的に、絶縁層130の誘電定数を増大させる。絶縁層130の誘電定数の増大は望ましくない。何故なら、この増加は、ＲＣ遅延(複数の能動素子の間の信号伝播時間)を増大させるからである。
【００２１】
プラズマ・フリーの還元雰囲気200のいくつかの実施例は、水素(Ｈ2)、一酸化炭素、又は、それらの組合せ、を含む還元ガスを含む。爆発の危険を回避するために、プラズマ・フリーの還元雰囲気200の水素ガス含有量(content)を、約５容量％より小さく維持することが望ましい。プラズマ・フリーの還元雰囲気200の一定の好ましい実施例は、水素及び残りの容量を埋める(balance)不活性ガスを含む。不活性ガスは、希ガス、窒素、又は、当業者に周知の、他の非活性、非可燃性のガスを含み得る。いくつかの好ましいプラズマ・フリーの還元雰囲気200は、１から５％の水素ガス、及び、残りの％の(balance)希ガスを含む。他の好ましいプラズマ・フリーの還元雰囲気200は、約４％の水素ガス、及び、残りの％のアルゴンを含む。
【００２２】
一定の有利な実施例において、熱アニールは、基板110の温度を、約３から約６分の間、約150℃から約300℃の温度範囲に保持することを含む。より好ましくは、基板110は、約150℃から約200℃の温度範囲に保持される。他の好ましい実施例において、熱アニールは、１秒当たり約５℃より低い率で、基板110の温度を増加させることを含む。温度増加の遅い率は、利点を増加させる。何故なら、これによって、絶縁層を破損すること無しに、絶縁層130からの分子汚染150の除去が促進されるからである。上述のように、本発明との関係で、分子汚染150を除去するための急速な加熱(例えば、１秒当たり約８℃より大きい率における加熱)は、多層絶縁層160、165、170の内部接着を弱くし、絶縁層130と下にある銅層170の接着を更に弱くすることが発見された。
【００２３】
いくつかの好ましい実施例において、還元雰囲気200及び熱アニールへの暴露は、約２Ｔｏｒｒの圧力における還元雰囲気を含むチャンバー内で実行される。還元雰囲気200及び熱アニールへの暴露は、別個のチャンバーで、又は、障壁層プロセス・フローで既に使用された同じチャンバーの１つで、実現され得る。これらの装置は、説明の単純化のために図２では記載されていない。例えば、いくつかの場合では、還元雰囲気200及び熱アニールへの暴露は、プラズマ・アッシングのために使用された、同じチャンバー内で実行される。他の場合には、暴露は、障壁層蒸着のために使用された、同じ物理蒸気蒸着クラスタ・ツール(physical vapor deposition cluater tool)内で実行される。物理蒸気蒸着クラスタ・ツールにおける暴露は、いくつかの場合に好ましい。何故なら、これによって、還元雰囲気200と熱アニールへの暴露と、障壁層蒸着の間の遅延時間が最小化されるからである。
【００２４】
図３は、開口120内での、及び、下にある銅層140の上(on)への、障壁層300の蒸着の後の、銅の相互接続100を示す。障壁層300は、プラズマ・フリーの還元雰囲気200及び熱アニールへの暴露の後に蒸着される。暴露の後の、好ましい期間(７２時間又はそれより少ない時間、そして、より好ましくは、３６時間又はそれより少ない時間)内に障壁層を蒸着することが好ましい。もし、暴露と障壁層蒸着の間の遅延期間が、約36から約72時間より長いならば、下にある銅の層140が腐食するリスク、又は、例えば、有機珪酸塩（silicate）ガラス(ＯＳＧ)層160と、シリコン窒化物層165の間のような、絶縁層130内に湿気を吸収するリスクが存在する。そのような場合には、障壁層300を蒸着する前に、プラズマ・フリーの還元雰囲気200と熱アニールへの暴露を反復することが望ましい。例えば、いくつかの場合には、もし、暴露と障壁層300の蒸着の間の遅延期間が、約３６時間より長いならば、プラズマ・フリーの還元雰囲気200への暴露は反復される。開口120は、プラズマ・フリーの還元雰囲気200及び熱アニールに、複数回(several times)、しかし、より好ましくは、４回より少なく、暴露される。
【００２５】
一定の好ましい実施例において、障壁層300は、タンタル（tantalum）、窒化タンタル、又は、それらの組合せ、を備える。好ましくは、障壁層300蒸着は、化学蒸気蒸着(ＣＶＤ)、原子層蒸着(ＡＬＤ)、又は、好ましくは、物理蒸気蒸着(ＰＶＤ)ツールのような、従来的な銅シード層蒸着ツール内で実行される。これらの装置は、説明の単純化のために、図３には記載されていない。いくつかの好ましい実施例において、障壁層300の物理蒸気蒸着は、窒素ガスの存在下で、タンタルのターゲットを、正に荷電されたアルゴン・イオンで射撃(striking)することを含む。
【００２６】
図３は、障壁層300上へのシード層310の形成、及び、銅のシード層310の上への第２の銅の層320の電気化学的蒸着の後の、銅の相互接続100をも示す。開口120の外側に存在している、障壁層300、銅のシード層310、及び、第２の銅層320、の一部を除去するために、基板110をプレーナ化（planarizing）した後の、銅の相互接続100が示される。プレーナ化は、化学機械的研磨のような、如何なる、従来的なプロセスによっても実行され得る。
【００２７】
如何なる従来的な手順も、銅シード層310及び第２の銅の層320を蒸着するために、使用され得る。銅シード層310蒸着は、好ましくは、障壁層300蒸着のために使用されたものと同じＰＶＤツールで実行される。好ましくは、電気化学的蒸着は、銅を電気化学的に蒸着するためのバス(bath)を備えるツールで実行される。電気化学的蒸着バスにおいては、硫酸（sulfuric acid）及び硫化銅(copper sulfate)の水溶液(in water)ような、従来的な材料が使用され得る。
【００２８】
図４−６は、集積回路400の製造の例示的方法を示す。上述の実施例のいずれも、集積回路400を製造する方法に適用され得る。
【００２９】
図４は、半導体基板410の上(over)に、能動回路要素405を形成した後の、集積回路400を示す。勿論、メタル・オキサイド・シリコン(ＭＯＳ)トランジスタのような従来的なトランジスタを備える如何なる数の能動要素もが、半導体基板410の上(over)に、又は、その中に形成され得る。能動素子405は、ドープされた領域415、ソース／ドレイン領域420、422、及び、ゲート構造425、に類するＭＯＳ要素のような、従来的な集積回路要素を含み得る。
【００３０】
図４は、能動要素405の上(over)に、１つあるいはそれより多い絶縁層430、432、434を形成した後の、集積回路400をも示す。絶縁層430、432、434は、ＯＳＧ、シリコン窒化物、シリコン酸化物、又は、それらの多層の組合せ、を含む、如何なる従来的な材料をも備える。当業者は、ＣＶＤ又はスピン・オン方法(spin-on methodologies)のような、絶縁層430、432、434を形成するための、従来的な方法に精通しているはずである。
【００３１】
図４は更に、絶縁層430を貫通し、能動素子405に接触する、１つあるいはそれより多いバイア(via)440を形成した後の、集積回路400を示す。バイア440のいくつかの好ましい実施例は、タングステン、チタン、又は、それらの組合せを含む。バイア440は、ＣＶＤやＰＶＤのような従来的な技術を用いて形成され得る。バイア440を形成する、他の材料及び方法が、直ぐに、当業者にとって明白となろう。
【００３２】
図４には、絶縁層432の１つの中に形成され、バイア440と接触する、銅の層450をもが示される。銅の層450は、如何なる従来的な、ライン、バイア、又は、溝(trnch)のような、相互接続構造をも含む。銅の層450は、ＰＶＤ及びＥＣＤ又は他の従来的プロセスを含む、上述の銅蒸着プロセスのいずれによっても形成され得る。
【００３３】
図５は、絶縁層434の１つの中に開口500を形成した後の集積回路400を示す。図５に示されるように、開口500を形成することは、下にある銅の層450を暴露(uncovers)する。開口500は、従来的なリソグラフィック及びエッチング技術を用いた、単一の波形文様（damascene）プロセス、又は、二重波形文様プロセスの一部として形成され得る。開口500は、１つあるいはそれより多い絶縁層434の中に銅の相互接続510を形成することの一部として形成される。銅の層450と同様に、銅の相互接続510は、ライン(lines)、バイア(vias)、及び、溝(trenches)、を含む、如何なる、従来的な相互接続構造をも含む。
【００３４】
図６は、開口500及び下にある銅の層450を、熱アニールの存在下で、プラズマ・フリーの還元雰囲気に暴露した後の集積回路400を示す。上述の還元雰囲気及び熱アニールのいずれもが適用され得る。図６は、暴露された開口500の中に、及び、暴露された、下にある銅の層450の上(on)に、障壁層600を蒸着した後の、集積回路400をも示す。
【００３５】
図６は、追加的に、障壁層600の上(on)への銅のシード層610の形成、及び、銅のシード層610の上(on)への第２の銅の層620の電気化学的な蒸着を示す。それによって、銅の相互接続510は、能動素子405と接続される。本発明の属する分野の当業者は、直ぐに、本方法が、更に、銅の相互接続510、240に亘って配置された、如何なる数の、追加的な相互接続をも形成するために拡張され得ること、および、如何にして、それらの相互接続を、能動素子405、又は、他の能動素子、に接続して、作動可能な集積回路400を形成するか、を理解するであろう。
【００３６】
本発明が属する分野の当業者は、本発明の最も広い形式における本発明の範囲から離れること無しに、種々の追加、削除、置換、及び、他の修正が、説明された実施例になされ得ることを理解するであろう。
【００３７】
以上の記載に関連して、以下の各項を開示する。
（発明１）
半導体基板の上(on)に配置された絶縁層の中に開口を形成することによって、下にある(underlying)銅の層を暴露(uncover)し、
前記開口及び前記下にある銅の層を、熱アニールの存在下で、プラズマ・フリーの還元雰囲気に暴露（exposing）し、そして、
前記暴露された開口の中、及び、前記暴露された下にある銅の層上(on)に障壁層を蒸着する、
ステップを含む半導体素子を製造する方法。
【００３８】
（発明２）
前記プラズマ・フリーの還元雰囲気が、水素、一酸化炭素、又は、それらの組合せを含む還元ガスを含む、発明１に記載の方法。
【００３９】
（発明３）
前記熱アニールが、前記基板の温度を、約3から約6分の間、約150℃から約300℃の温度範囲に保持することを含む、発明１に記載の方法。
【００４０】
（発明４）
前記熱アニールが、前記基板の温度を、１秒当たり約5℃より低い率で増加させることを含む、発明１に記載の方法。
【００４１】
（発明５）
前記絶縁層が、有機珪酸塩（silicate）ガラス(ＯＳＧ)、シリコン窒化物、テトラエチル・オルトケイ(珪)酸(ＴＥＯＳ)、又は、それらの組合せの、１つあるいはそれより多い層を含む、発明１に記載の方法。
【００４２】
（発明６）
前記障壁層が、タンタル（tantalum）、窒化タンタル、又は、それらの組合せを含む、発明１ないし５のいずれかに記載の方法。
【００４３】
（発明７）
前記障壁層の上(on)に銅のシード層を形成し、前記銅のシード層の上(on)に第２の銅の層を電気化学的に蒸着するステップを更に含む、発明６に記載の方法。
【００４４】
（発明８）
半導体基板の上(on)の銅の層、
前記銅の層の上(above)の前記基板の上(on)に配置された絶縁層、
前記絶縁層の中に形成された開口であって、下にある（underlying）銅の層を暴露（uncovering）するものであり、当該開口及び下にある銅の層が、熱アニールの存在下で、プラズマ・フリーの還元雰囲気に暴露（exposed）されたものであり、
前記暴露(exposed)された開口の中で、及び、前記暴露された下にある銅の層の上(on)に、蒸着された障壁層、
前記障壁層の上(on)に形成された銅のシード層、及び、
前記銅のシード層の上に形成された第２の銅の層、
を備える半導体素子。
【００４５】
（発明９）
前記絶縁層が、有機珪酸塩（silicate）ガラス（ＯＳＧ）、シリコン窒化物、テトラエチル・オルトケイ(珪)酸(ＴＥＯＳ)、又はそれらの組合せの、１つあるいはそれより多い層を含み、
前記障壁層が、タンタル（tantalum）、窒化タンタル、又は、それらの組合せ、を含む、
発明８に記載の半導体素子。
【図面の簡単な説明】
【００４６】
【図１】本発明の原理を適用する、半導体基板の上(over)に障壁層を形成するステップを含む、半導体素子の製造の例示の方法における選択されたステップの断面図を示す。
【図２】本発明の原理を適用する、半導体基板の上(over)に障壁層を形成するステップを含む、半導体素子の製造の例示の方法における選択されたステップの断面図を示す。
【図３】本発明の原理を適用する、半導体基板の上(over)に障壁層を形成するステップを含む、半導体素子の製造の例示の方法における選択されたステップの断面図を示す。
【図４】本発明の原理による、説明的な集積回路を製造する方法における、選択されたステップの断面図を示す。
【図５】本発明の原理による、説明的な集積回路を製造する方法における、選択されたステップの断面図を示す。
【図６】本発明の原理による、説明的な集積回路を製造する方法における、選択されたステップの断面図を示す。
【符号の説明】
【００４７】
１００  銅の電気的相互接続
１１０  基板
１２０  開口
１３０  絶縁層
１４０  下にある銅の層
１４５  下にある絶縁層
１５０  酸素及び水のような分子汚染
１５５  銅酸化物又は銅水酸化物（hydroxide）蒸着物(deposits)
１６０  有機珪酸塩ガラス(ＯＳＧ)層
１６５  シリコン窒化物層
１７０  テトラエチル・オルトケイ(珪)酸塩（orthosilicate）蒸着されたシリコン酸化物層
２００  プラズマ・フリーの還元(reducing)雰囲気
３００  障壁層
３１０  シード層
３２０  第２の銅の層
【図１】
2008544524.tif 000003
【図２】
2008544524.tif 000004
【図３】
2008544524.tif 000005
【図４】
2008544524.tif 000006
【図５】
2008544524.tif 000007
【図６】
2008544524.tif 000008
【国際調査報告】
2008544524.tif 000009