(57)【要約】  本発明は、シリコンからなる基板（１１）および半導体本体（１２）を有し、この半導体本体（１２）は、トランジスタ（Ｔ）を有する能動領域（Ａ）および該能動領域（Ａ）を囲む受動領域（Ｐ）を具え、前記半導体本体（１２）の表面から埋め込まれた金属材料からなる第１導電領域（２）に接続している金属材料からなる第２導電領域（１）が設けられ、これによって、前記第２導電領域（１）が、前記半導体本体（１２）の表面で電気的に接続可能とされる半導体デバイス（１０）に関するものである。本発明によれば、前記第２導電領域（１）は、前記半導体本体（１２）の能動領域（Ａ）の場所で作られる。このような方法で、非常に低い埋込抵抗は、前記周囲のシリコンとは完全に異なる結晶特性を有する金属材料を用いて、前記半導体本体（１２）の能動領域（Ａ）の中で局所的に生成されることができる。これは、本発明に従う方法を用いることによって可能となる。そのような埋込低抵抗は、バイポーラトランジスタおよびＭＯＳトランジスタの双方にとって多くの利点を提案する。
2008544564.tif 000002
【特許請求の範囲】
【請求項１】
シリコンからなる基板と半導体本体とを備える半導体デバイスであって、前記半導体本体は、トランジスタをもつ能動領域と、該能動領域を囲む受動領域とを具え、前記半導体本体に、前記半導体本体の表面から埋め込まれた金属材料からなる第１導電領域に接続される金属材料からなる、埋め込まれた第２導電領域を設けた半導体デバイスにおいて、
前記第２導電領域が、前記半導体本体の前記能動領域の位置に少なくとも形成されることを特徴とする半導体デバイス。
【請求項２】
前記第１導電領域および前記第２導電領域は、前記トランジスタの接続コンダクタを形成する材料と同じ材料で充填される請求項１に記載の半導体デバイス。
【請求項３】
前記第２導電領域は、前記半導体本体の表面から、前記受動領域の厚さよりも小さい距離だけ間隔を置いて配置される請求項１または２に記載の半導体デバイス。
【請求項４】
前記半導体本体の部分は、前記受動領域と前記能動領域との間に位置し、前記第１導電領域は前記半導体本体の前記部分内に形成される請求項１、２または３に記載の半導体デバイス。
【請求項５】
前記第２導電領域は、前記半導体本体の、前記受動領域の外側に位置する部分内に形成される請求項１〜４のいずれか１項に記載の半導体デバイス。
【請求項６】
前記受動領域は、いわゆる溝分離領域を具える請求項１〜５のいずれか１項に記載の半導体デバイス。
【請求項７】
前記トランジスタは、バイポーラトランジスタを具え、かつ、前記トランジスタにコレクタ領域を設け、該コレクタ領域内に第２導電領域が位置する請求項１〜６のいずれか１項に記載の半導体デバイス。
【請求項８】
前記トランジスタは、チャネル領域を設けたＭＯＳトランジスタを具え、前記チャネル領域内に前記第２導電領域が位置する請求項１〜６のいずれか１項に記載の半導体デバイス。
【請求項９】
シリコンからなる基板と半導体本体をもつ半導体デバイスの製造方法であって、前記半導体本体が、トランジスタをもつ能動領域と、該能動領域を囲む受動領域を具える半導体デバイスの製造方法であって、金属材料からなる第２導電領域が形成され、該第２導電領域は、前記半導体本体の表面から埋め込まれた金属材料からなる第１導電領域に接続され、前記第２導電領域は第１ＳｉＧｅ領域によって形成される半導体デバイスの製造方法において、
該方法は、
前記半導体本体を、その第１シリコン部分上であって、前記能動領域内に単結晶からなる第１ＳｉＧｅ領域を設けることによって形成する工程と、
前記半導体本体上にエピタキシャル法によって前記半導体本体の第２シリコン部分を形成する工程と、
前記半導体本体の表面から前記第１ＳｉＧｅ領域まで埋込み開口領域を形成する工程と、
前記第１ＳｉＧｅ領域の選択エッチングによって前記第１ＳｉＧｅ領域の場所に空洞を形成する工程と、
前記空洞を前記金属材料で充填し、それによってその場所に前記第２導電領域を形成する工程と
を具えることを特徴とする半導体デバイスの製造方法。
【請求項１０】
前記埋込み開口領域は金属材料で充填されて、前記第１導電領域を形成する請求項９に記載の半導体デバイスの製造方法。
【請求項１１】
前記受動領域は、複数の溝分離領域を設けることによって形成される請求項９または１０に記載の半導体デバイスの製造方法。
【請求項１２】
前記第１導電領域は、前記受動領域の外側に形成される請求項１１に記載の半導体デバイスの製造方法。
【請求項１３】
前記埋込み開口領域は、前記トランジスタが形成された後であって、かつ前記半導体本体上に絶縁層が堆積された後に形成され、該絶縁層に、前記トランジスタのためのコンタクト開口部と、前記コンタクト開口部がマスクで覆われた後に形成されるべき前記埋込み開口領域の場所の別の開口部が設けられる請求項９〜１２のいずれか１項に記載の半導体デバイスの製造方法。
【請求項１４】
前記半導体本体の第２シリコン部分上に第２ＳｉＧｅ領域が形成され、該第２ＳｉＧｅ領域上に、前記半導体本体の第３シリコン部分からなる別の領域が形成され、前記第１ＳｉＧｅ領域および前記第２ＳｉＧｅ領域は、前記受動領域の厚さよりも、それぞれ大きい距離および小さい距離だけ、それぞれ前記半導体本体の表面から間隔を置いて配置される請求項９〜１３のいずれか１項に記載の半導体デバイスの製造方法。
【請求項１５】
前記空洞は、隣接するシリコンをエッチングにより除去することによって形成した後、前記第２ＳｉＧｅ領域にまで拡張される請求項１４に記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコンからなる基板と半導体本体とを備える半導体デバイスであって、前記半導体本体は、トランジスタをもつ能動領域と、この能動領域を囲む受動領域とを具え、前記半導体本体に、前記半導体本体の表面から埋め込まれた金属材料からなる第１導電領域に接続される金属材料からなる、埋め込まれた第２導電領域を設けた半導体デバイスに関する。ここで用いられる金属材料という用語は、銅、アルミニウム、タングステン、チタン、窒化チタンのような金属、合金、または化合物などの金属の抵抗率と同等の抵抗率を有する材料を意味するものと理解される。本発明は、そのようなデバイスの製造方法にも関する。
【背景技術】
【０００２】
そのようなデバイスおよびその製造方法は、特許文献１から知られている。この特許文献１は、ＭＯＳトランジスタを備える半導体デバイスを開示し、このＭＯＳトランジスタはメモリの一部を形成し、前記半導体本体の能動領域中に形成される。前記能動領域は、前記半導体本体中に形成される空洞の形で受動領域によって囲まれ、これら空洞は電気絶縁材料で充填される。この電気絶縁材料内に、金属材料からなる導電領域が埋設され、この導電領域は、基準電圧に接続され、メモリＩＣの少なくとも１つの隣接する素子に接続される。前記導電領域は、絶縁物で覆われる溝の底部中にＳｉＧｅ領域を形成し、そして、このＳｉＧｅ領域をさらなる絶縁物で埋設することにより作り出される。前記ＳｉＧｅ領域まで陥没溝が形成された後、前記ＳｉＧｅはエッチングによって除去され、この後、このように形成された前記空洞は金属材料で充填される。
【０００３】
【特許文献１】米国特許第２００５／００２３６１７号公報
【０００４】
前記知られているトランジスタの欠点は、ＭＯＳトランジスタの場合、このトランジスタが、そのクロストークの間で多くの不利な現象を呈すということである。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、したがって、前述の問題を呈さず、かつ、前記クロストークの現象が生じないかまたは少なくともより小さい程度であるトランジスタを有する半導体デバイスを提供することである。
【課題を解決するための手段】
【０００６】
その目的を達成するために、前記冒頭部で言及された種類の半導体デバイスは、前記第２導電領域が、前記半導体本体の能動領域の場所で作られることを特徴とする。本発明は、まず第１に、ＭＯＳトランジスタのチャネル領域の下方に高導電領域を埋設することによって、隣接するトランジスタ間のクロストークに対する前記デバイスの減少した感度の間で、多くの特性に関して顕著な改善が得られるという認識に基づいている。さらにまた、前記第２導電領域の下方に配置される前記半導体本体の部分からの電荷担体の注入は回避され、その結果として、前記デバイスは高温で向上した挙動を呈し、かつ、前記デバイスは放射に対する感度が低いものとなる。それに加えて、本発明は、そのような金属の第２導電領域が、前記半導体本体の能動領域内に形成されることができると同時に、前記トランジスタに対する前記不利な結果を回避することができるという認識に基づいている。ＳｉＧｅ領域を、形成されるべき前記第２導電領域の場所で形成することによって、この領域は選択エッチングによって除去されることができ、適切に選択されたゲルマニウム含有量を与え、その後、前記領域は金属材料で充填される。前記ＳｉＧｅ領域の厚さおよびゲルマニウム含有量の適切な選択は、前記シリコン半導体本体の単結晶部分が、エピタキシャル法によって前記領域の上方に、前記トランジスタ特性への負の影響を有するかもしれない欠陥を呈する前記トランジスタが形成される領域なしに形成されるということを達成する。この状況は、前記トランジスタの形成後、前記ＳｉＧｅ領域が除去され、その後、金属導電材料によって代替され、同時に、そしてこれは必須の態様であるが、前記金属導電域が単結晶でないか、または、シリコンと比較して異なる結晶構造および／または完全に異なる格子定数をとにかく有することができる場合に維持される。
【０００７】
一方で、選択されるべき前記ゲルマニウム含有量は、シリコンに対して十分に選択的であるエッチング液の利用可能性に依存する。このように、十分に大きな選択性を示すすべての（ＨＮＯ３：Ｈ２Ｏ：ＨＦまたは過酸化水素ＨＦ混合物のような）ウェットエッチング液および（例えば酸素およびフッ素含有ガスによるプラズマなどの）ドライエッチング液は、約３０原子％のゲルマニウム含有量で用いることができる。一方、前記ＳｉＧｅ領域の前記ゲルマニウム含有量と前記厚さとの積は、規定値未満の状態でなければならない。なぜならば、その他の転位は、シリコン領域がエピタキシャル法によって前記ＳｉＧｅ領域上に形成される場合に、シリコンの格子定数とは異なる格子定数を有するような領域中に生じた張力に起因するためである。これら転位は、形成される前記シリコン領域の質に不の影響を有する。約３０原子％のゲルマニウム含有量とともに、前記ＳｉＧｅ領域の厚さは約２０ｎｍ以下でなければならない。より低いゲルマニウム含有量で用いることもできる選択的なエッチング液が利用可能である場合、前記ＳｉＧｅ領域の厚さは比例的に大きくなければならない。
【０００８】
好ましい実施形態において、前記第２導電領域および前記第１導電領域は、前記トランジスタの接続コンダクタを形成する材料と同じ材料で充填される。この利点は、前記第２導電領域および前記第１導電領域が、前記デバイスの製造の遅い段階で形成されることができるということである。そのような遅い段階で、その段階で存在する絶縁層は、前金属誘電体と呼ばれ、前記埋込み溝および前記埋込領域の空洞が何ら問題なく形成されることができるように、前記デバイスに十分な強さと凝集力とを与える。前記トランジスタの接続コンダクタは、その場合、前記埋込領域および前記埋込み溝の充填と同時に形成される。
【０００９】
有利な変形例において、前記第２導電領域は、前記半導体領域の表面から前記受動領域の厚さよりも小さい距離だけ間隔を置いて配置される。前記第２導電領域の効果は、その場合には最適である。好ましくは、前記半導体本体の前記第１導電領域が形成される部分は、その場合には前記受動領域と前記能動領域との間に配置される。
【００１０】
別の変形例において、前記第２導電領域は、前記半導体本体の前記受動領域の外側に配置される部分の中に形成される。その場合、前記ＳｉＧｅ領域は、前記受動領域の下に、前記半導体本体の前述した部分へ広がらなければならない。その場合に、前記第２導電領域から前記半導体本体の表面までの距離を減少させるために、別のＳｉＧｅ領域が設けられることができ、この領域は、前述したＳｉＧｅ領域の上方に形成され、シリコン領域によってそこから分離される。前記シリコン領域（の一部）の除去後、前記半導体本体の上側シリコン部分は、選択エッチングによって除去されることができ、前記表面から前記受動領域の厚さよりも小さい距離だけ間隔を置いて配置される前記別のＳｉＧｅ領域は、前記受動領域自体のようなエッチング停止部として機能する。この変形例の別の利点は、前記第２導電領域が、前記ＳｉＧｅ領域の厚さよりも大きい厚さを有することができるということである。さらにまた、前記第２導電領域は、前記利用可能な空洞が大きくなるため、形成し易くなるであろう。
【００１１】
好ましくは、前記受動領域は、トレンチ・アイソレーション領域と呼ばれる領域を具える。前で既に留意されたように、前記トランジスタがＭＯＳトランジスタである場合、前記第２導電領域はトランジスタのチャネル領域中に配置されるであろう。
【００１２】
さらにまた、本発明に従うデバイスは、バイポーラトランジスタを有利に具えることができる。前記第２導電領域は、その場合、その前記コレクタの一部を有利に形成するであろう。その結果として、前記トランジスタは非常に低いコレクタ直列抵抗を有し、前記トランジスタの寸法は、いかなる困難性もなく強く減少させられることができ、同時に、それにもかかわらず、優れた高周波数挙動が得られる。結局、前記コレクタ層の寸法を１００ｎｍ未満の厚さへ減少させることは、結果としてベースコレクタ静電容量を増加させることになるであろう。金属領域の前記非常に低い直列抵抗のために、そのようなデバイスにおける抵抗と静電容量との積は、十分に小さい状態にあり、そのため、非常に高い動作周波数を得ることができるであろう。
【００１３】
シリコンからなる基板と半導体本体をもつ半導体デバイスの製造方法であって、前記半導体本体が、トランジスタをもつ能動領域と、この能動領域を囲む受動領域を具える半導体デバイスの製造方法であって、金属材料からなる第２導電領域が形成され、この第２導電領域は、前記半導体本体の表面から埋め込まれた金属材料からなる第１導電領域に接続され、前記第２導電領域は第１ＳｉＧｅ領域によって形成される半導体デバイスの製造方法は、
前記半導体本体を、その第１シリコン部分上であって、前記能動領域内に単結晶からなる第１ＳｉＧｅ領域を設けることによって形成する工程と、
前記半導体本体上にエピタキシャル法によって前記半導体本体の第２シリコン部分を形成する工程と、
前記表面から前記第１ＳｉＧｅ領域まで埋込み開口領域を形成する工程と、
前記第１ＳｉＧｅ領域の選択エッチングによって前記第１ＳｉＧｅ領域の場所に空洞を形成する工程と、
前記空洞を前記金属材料で充填し、それによってその場所に前記第２導電領域を形成する工程と
によって特徴付けられる本発明に従う。
【００１４】
そのような方法を用いて、本発明に従うデバイスは、いかなる困難性もなく得ることができる。
【００１５】
好ましい実施形態において、前記埋込み開口領域は金属材料で充填され、このように、前記第１導電領域を形成する。好ましくは、前記第２導電領域を形成する材料と同じ金属材料を用いる。また、前記受動領域は、トレンチ・アイソレーション領域を形成することによって形成されるのが好ましい。１つの変形例において、前記第１導電領域は、前記受動領域の外側に形成される。
【００１６】
有利な実施形態において、前記埋込み開口領域は、前記トランジスタが形成された後で、かつ前記半導体本体上に絶縁層が堆積された後に形成される。前記絶縁層には、前記トランジスタのためのコンタクト開口部、およびこれらコンタクト開口部がマスクで覆われた後に形成されるべき前記埋込み開口領域の場所で別の開口部が設けられる。
【００１７】
別の変形例において、第２ＳｉＧｅ領域は前記半導体本体の第２シリコン部分上に形成され、この第２ＳｉＧｅ領域上に、前記半導体本体の第３シリコン部分が形成され、前記第１ＳｉＧｅ領域および前記第２ＳｉＧｅ領域は、前記半導体本体の表面から前記受動領域の厚さよりも大きい距離および小さい距離だけそれぞれ間隔を置いて配置される。この変形例において、前記空洞は、隣接するシリコンをエッチングにより除去することにより前記空洞を形成した後、前記第２ＳｉＧｅ領域まで広がるのが好ましい。
【発明を実施するための最良の形態】
【００１８】
本発明は、次に、実施形態および図面を参照してより詳細に説明されるであろう。
【００１９】
図面は、縮尺通りに描かれたものではなく、いくつかの寸法は、明確さのために拡大されている。同じ領域または部分は、できる限り同じ参照符号によって示されている。
【００２０】
図１〜７は、本発明に従うデバイスの第１実施例の厚さ方向の概略的断面図であり、本発明に従う方法を用いる製造の連続した段階を示す。この実施例において、実質的に完成したデバイス１０は、シリコンからなる半導体本体１２を具え、この半導体本体１２は、ｐ型シリコン基板１１およびバイポーラトランジスタＴを具え、このｐ型シリコン基板１１上には半導体層構造が設けられる（図７を参照）。前記トランジスタＴ、この実施例において離散トランジスタであるトランジスタＴは、微分(differential)型またはエピタキシャル型トランジスタであり、すなわち、ベース領域３１は、前記半導体本体上に成長させられる積層領域を具え、このベース領域３１は、受動領域Ｐの上方では多結晶であり、前記トランジスタのコレクタ領域３３を具える能動領域Ａ内では単結晶である。上で示した前記積層領域は、エミッタ領域３２であり、この実施例においてはＴ型である。電気絶縁層１３内に配置される接続コンダクタ７，８は、前記エミッタ領域３２および前記ベース領域３１の電気接続を提供する。前記ベース領域３１は、この実施例のトランジスタの高周波数特質を考慮して２０原子％のゲルマニウム含有量を有するシリコンおよびゲルマニウムの混晶を含む。さらなる電気絶縁層１４は、前記トランジスタ上で、かつ前記絶縁層１３の下方に存在する。
【００２１】
第２導電領域１は、前記能動領域Ａの中に配置され、この第２導電領域１は、金属導電体を具え、この実施例において前記トランジスタＴのコレクタ領域３３の一部を形成する。前記第２導電領域１は、前記コレクタ領域３３のための接続コンダクタ９に、前記表面から埋め込まれた第１導電領域２を介して前記表面で接続され、金属導電材料で充填される。この実施例において、前記領域１，２および前記接続コンダクタ７，８，９はすべて同じ材料で形成され、この材料は、この実施例においてタングステンを具える。図７が示すように、前記デバイス１０は前記第２導電領域１の形成において用いられたＳｉＧｅ領域１Ａの一部を未だ具える。前記第１導電領域２は、前記受動領域Ｐの外側に配置され、さらなる受動領域Ｐ１に順に隣接する前記半導体本体１２のＤ部分中に形成されている。
【００２２】
前記デバイス１０の寸法、その部分を形成する前記（半導体）領域のドーピング濃度および寸法のために従来の値が選択される。この実施形態の前記デバイス１０は、例えば、以下に示す本発明に従う方法を用いて製造される。
【００２３】
開始点はｐ型シリコン基板１１であり、このｐ型シリコン基板１１は半導体本体１２の一部を形成し、このｐ型シリコン基板１１の上に、例えば厚さが２０ｎｍ、かつ、ゲルマニウム含有量が３０原子％のＳｉＧｅ層１Ａがエピタキシャル法によって堆積される（図１を参照）。前記第１ＳｉＧｅ層１Ａ上に、前記半導体本体１２の第２シリコン部分１２Ａが同じようにエピタキシャル法によって堆積される。前記シリコン部分１２Ａはｎ伝導型からなり、少なくとも前記能動領域Ａ内に、前記トランジスタＴのコレクタ領域３３の低ドープ部分を形成する。受動領域Ｐ、Ｐ１は、トレンチ・アイソレーション領域と呼ばれるような形で、前記半導体本体１２の表面に形成される。前記半導体本体１２の能動領域Ａに、または、前記能動領域Ａ内に、バイポーラトランジスタＴは形成され、この場合、前記トランジスタは、微分(differential)型またはエピタキシャル型と呼ばれるトランジスタである。このために用いられる接触工程は従来の工程であり、ここでは別個に説明されないであろう。
【００２４】
その後、電気絶縁層１３、１４は、上述したような前記構造体上に形成される（図２を参照）。前記電気絶縁層１３、１４の中に、コンタクト開口部Ｃおよび別の開口部Ｖ、そして、この場合前記トランジスタＴのコンタクト開口部も同様に、フォトリソグラフィおよびエッチングを用いて形成される（図３を参照）。
【００２５】
その後、前記コンタクト開口部Ｃは、フォトレジストマスクＭで覆われる（図４を参照）。前記別の開口部Ｖはアクセス可能なように残り、そして、前記別の開口部Ｖを介して、埋込み開口領域２Ａは、前記受動領域Ｐとさらなる受動領域Ｐ１との間の前記半導体本体１２の中に、この場合ドライエッチングプロセスを用いるエッチングによって、前記ＳｉＧｅ層１Ａまで形成される（図５を参照）。
【００２６】
その後、空洞１Ｂは、原子フッ素による選択ドライエッチング工程を用いるエッチングによって前記ＳｉＧｅ層１Ａの中に形成され、この空洞１Ｂは、前記半導体本体１２の能動領域Ａまで延在する（図６を参照）。
【００２７】
この後、前記マスクＭは除去され、前記埋込み開口領域２Ａと同様に、前記コンタクト開口部Ｃ、前記別の開口部Ｖ、および前記空洞１Ｂは、この実施例においてタングステンを具え、ＣＶＤ（化学気相成長）技術を用いて適用される金属材料で充填される（図７を参照）。同時に、前記接続コンダクタ７、８、９および前記第２導電領域１および前記第１導電領域２が形成される。前記第１導電領域２は、完全に充填されることができるか、または、図面に示されるように、未だ空洞を具えることができる。唯一必須の点はもちろん、前記第１導電領域２が、この実施例において前記バイポーラ（この実施例において）ｎｐｎトランジスタＴのコレクタ領域３３の一部を形成する前記第２導電領域１と当該接続コンダクタ９との間に完璧な導電接続を形成することである。
【００２８】
最終組み立て状態にある個々のデバイス１０は、その後、１以上の金属化層（相互接続）の形成後、不活性化後に切断プロセスのような別個のプロセスが続くことにより得られる。
【００２９】
図８および図９は、第１実施例のデバイス１０の２つの変形例の厚さ方向の概略的断面図である。
【００３０】
第１変形例において、前記第２導電領域１は、埋込高ドープ半導体領域１５内に配置される（図８を参照）。この場合ｎ＋シリコンからなるそのような領域１５はそれ自体知られ、普通バイポーラトランジスタの中で用いられ、そしてこの場合も、前記ＳｉＧｅ層１Ａおよび前記半導体本体１２の上側部分１２Ａを形成するエピタキシャルプロセスの前であるか否かにかかわらず、例えば、局所的な埋め込み法などによって、通常の方法で形成される。
【００３１】
第２変形例において、さらなる受動領域Ｐ３は、前記受動領域Ｐの下に存在し、その結果、深いトレンチ・アイソレーションと呼ばれるものが形成される（図９を参照）。前記第２変形例は、その他は前記第１変形例と同一である。
【００３２】
図１０および図１１は、本発明に従うデバイスの第２実施例の厚さ方向の概略的断面図を示し、本発明に従う方法を用いる製造の連続した段階を示す。前記デバイス１０およびその製造は、第１実施例のそれらと大部分が同じであり、したがって、差異のみがここで説明されるであろう。
【００３３】
第１の差異は、前記受動領域Ｐ、Ｐ１の形成前の、前記半導体本体１２の第２シリコン部分１２Ａの上の第２ＳｉＧｅ領域１Ｃおよび前記半導体本体１２の前記第２ＳｉＧｅ領域１Ｃ上の第３シリコン領域１２Ｂの形成に関する（図１０を参照）。これは、前記１Ａおよび１２Ａの形成直後に、同じエピタキシャルプロセスにおいてのみ行われることができる。前記第２ＳｉＧｅ領域１Ｃは、ここで、前記半導体本体１２の表面から、前記受動領域Ｐの厚さよりも小さい距離だけ間隔を置いて配置されるが、同時に、前記ＳｉＧｅ領域／層１Ａは、前記第１実施例のように、前記受動領域Ｐの下にあり続ける。
【００３４】
第２の差異は、前記ＳｉＧｅ層１Ａの一部の場所の前記埋込み開口領域２Ａおよび前記空洞１Ｂの形成上で区別されることができる（図１１を参照）。前記埋込み開口領域２Ａが形成される場合、その場所に存在する前記別のＳｉＧｅ領域の一部は除去され、これは選択エッチングプロセス／エッチング液を用いて行われてもよいし、これらを用いて行われなくてもよい。前記第２導電領域１の場所の前記空洞１Ｂは、２つの工程で形成される。第１工程において、前記ＳｉＧｅ領域１Ａ（の一部）は、選択エッチングプロセスを用いて除去される。第２工程において、前記半導体本体１２のシリコンの選択エッチングが行われる。その結果として、前記第２ＳｉＧｅ領域１Ｃは、前記半導体本体１２の能動領域Ａの中のエッチング停止層として機能するとともに、前記空洞１Ｂが全ての方向に広がる。必要に応じて、前記第２ＳｉＧｅ領域１Ｃは、その後、選択エッチング工程を用いてその後除去されることができる。この実施例の重要な利点は、前記第２導電領域（および前記第１導電領域）の寸法が比較的大きいということであり、これは前記空洞の形成を容易にし、減少した抵抗に導く。それに加えて、前記受動領域Ｐ内の前記第２導電領域１が前記半導体本体１２の表面から非常に小さい距離に位置付けられることができるということも、利点である。バイポーラトランジスタＴの場合、前記コレクタ領域３３の寸法の非常に精力的な小型化が、この方法で可能であることからも、これは高動作周波数に著しく関与する。
【００３５】
図１２は、前記第２実施例に従うデバイスの変形例の厚さ方向の概略的断面図を示す。この実施例では、前記半導体本体１２のＤ部分は、前記能動領域Ａと前記受動領域Ｐとの間に配置される。前記第１導電領域は、このように、前記受動領域Ｐによって境界が定められる前記半導体本体１２の一部内に形成され、その結果、形成された前記第２導電領域１と前記半導体本体１２の表面との間の空間は、この変形例においても、前記受動領域Ｐの厚さよりも（極めて）小さくすることができる。この変形例は、さらにまた、前記第１導電領域２を囲む、任意の陥没した高ドープ半導体領域１６を具える。
【００３６】
図１３〜図１５は、本発明に従うデバイスの第３実施例の厚さ方向の概略的断面図であり、本発明に従う方法を用いる製造の連続した段階を示す。前の実施例との第１の重要な差異は、前記トランジスタＴが、ここで前記ｐ型基板１１の中のｎ井戸２０の中に形成されたＭＯＳトランジスタを具えるということである（図１５を参照）。上述した第２実施例に対する変形例のように、前記第２導電領域１が、ここで短い距離で前記表面から間隔を置いて配置され、前記第１導電領域２が、前記能動領域Ａと前記受動領域Ｐとの間の半導体本体１２のＤ部分内に位置付けられる。前記第１導電領域２、および、このように前記第２導電領域１が、前記トランジスタＴのドレイン領域４１に接続される高ドープ半導体領域２１を介して前記基板１１に導電接触している。前記接続コンダクタ１９は、次に、前記ＭＯＳＴ（この場合ＮＭＯＳＴ）のチャネル領域４２に延在するコンダクタの接続を形成する。前記接続コンダクタ１７、１８は、前記ＮＭＯＳＴのソース領域４３およびドレイン領域４１の電気接続を形成する。前記ＭＯＳトランジスタのゲート電極４４の電気伝導は、図１５の断面図には示されない。この実施例の前記デバイスの製造は、前述の実施例に従うデバイスの製造と本質的に異なるものではない。
【００３７】
重要な差異はもちろん、前記トランジスタＴがここでＭＯＳトランジスタを具えるという事実であり、このＭＯＳトランジスタは、通常の構造を有し、通常の方法で製造されるが、実際のところ、前記ＭＯＳトランジスタの製造は、前記第１実施例のバイポーラトランジスタの製造とは（詳細は別にして、）異なるものではない（図１３を参照）。この実施例のデバイス１０の製造の第１工程における重要な差異は、特にＣＭＯＳプロセスにおいて通常であるように、前記ｐ型基板１１中のｎ井戸２０と呼ばれるもの形成である。前記トランジスタの形成後、絶縁層１３は再び設けられ、その中に開口部Ｃ、Ｖが形成される。
【００３８】
前記陥没開口領域２Ａおよび前記空洞１Ｂの形成は、前記第１実施形態と同様の方法で行われ、この差異は、既に前に留意されたが、これら領域の形成が、前記能動領域Ａと前記受動領域Ｐとの間の半導体本体１２のＤ部分内で起こるということである（図１４を参照）。
【００３９】
前記接続コンダクタ１７、１８、１９と同様に、前記第２導電領域１および前記第１導電領域２の形成後、最終組み立ての状態にある個々のデバイス１０は、１以上の金属化層（相互接続）の形成後、不活性化後に切断プロセスのような別個のプロセスが続くことにより、再び得ることができる（図１５を参照）。
【００４０】
図１６は、前記第３実施例に従うデバイスの変形例の厚さ方向の概略的断面図を示す。主な差異は、前記第１導電領域２が、受動領域Ｐを貫通し、前記受動領域Ｐの下方に形成されるということである。
【００４１】
この利点は、これが横方向寸法を減少させることを可能にするということである。
【００４２】
本発明は、ここで説明されたような実施形態に限定されるものではなく、本発明の範囲内で、多くの変形および修正が当業者にとって可能である。このように、別々の半導体デバイスにおいて用いられるのに適していることに加えて、本発明は、（ＢＩ）ＣＭＯＳ（(Bipolar) Complementary Metal Oxide Semiconductor:（バイポーラ）相補型金属酸化膜半導体）  ＩＣ（Integrated Circuit:集積回路）のような集積半導体デバイスにおいて用いられるのにも非常に適している。ＢＩＣＭＯＳ  ＩＣの場合、前記ＭＯＳトランジスタおよび前記バイポーラトランジスタの双方は、有利に本発明に従うトランジスタとなることができる。さらにまた、トレンチ・アイソレーション領域を用いる代わりに、ＬＯＣＯＳ（Local Oxidation Of Silicone:シリコンの局部的酸化）技術を用いて得られた分離領域を用いることもまた可能であるということに留意すべきである。
【００４３】
別の修正は、前記第２導電領域と前記半導体本体の上側部分との間のコンタクトの性質に関する。後者の部分のドーピングおよび前記金属材料の選択に応じて、前記コンタクトは、オーミックコンタクト、ＭＩＳ（金属絶縁半導体）、またはショットキーコンタクトとすることができる。その接続において、前記接続コンダクタが、必ずしも、前記第１導電領域と同じ材料からなる必要はないということは明らかである。
【００４４】
本発明に従う方法に関して、多くの変形および修正も可能である。このように、前記第２導電領域は、前記実施例において均一ＳｉＧｅエピタキシャル層の一部をエッチングにより除去することによって形成されることができる。別の可能性は、実際に局所化され、画定されたＳｉＧｅ領域の使用である。前記領域は、形成されたＳｉＧｅ層の一部を除去することによって形成され、その後、前記半導体本体のシリコン部分は残りの部分上に形成されることができる。さらにまた、有利な使用は、そのようなＳｉＧｅ領域を形成するのための選択エピタキシャル堆積プロセスからなることができる。
【図面の簡単な説明】
【００４５】
【図１】本発明に従うデバイスの第１実施例の厚さ方向の断面図を概略的に示し、本発明に従う方法を用いる製造の連続した段階を示す。
【図２】本発明に従うデバイスの第１実施例の厚さ方向の断面図を概略的に示し、本発明に従う方法を用いる製造の連続した段階を示す。
【図３】本発明に従うデバイスの第１実施例の厚さ方向の断面図を概略的に示し、本発明に従う方法を用いる製造の連続した段階を示す。
【図４】本発明に従うデバイスの第１実施例の厚さ方向の断面図を概略的に示し、本発明に従う方法を用いる製造の連続した段階を示す。
【図５】本発明に従うデバイスの第１実施例の厚さ方向の断面図を概略的に示し、本発明に従う方法を用いる製造の連続した段階を示す。
【図６】本発明に従うデバイスの第１実施例の厚さ方向の断面図を概略的に示し、本発明に従う方法を用いる製造の連続した段階を示す。
【図７】本発明に従うデバイスの第１実施例の厚さ方向の断面図を概略的に示し、本発明に従う方法を用いる製造の連続した段階を示す。
【図８】前記第１実施例に従う前記デバイスの２つの変型例の厚さ方向の断面図を概略的に示す。
【図９】前記第１実施例に従う前記デバイスの２つの変型例の厚さ方向の断面図を概略的に示す。
【図１０】本発明に従うデバイスの第２実施例の厚さ方向の断面図を概略的に示し、本発明に従う方法を用いる製造の関連する段階を示す。
【図１１】本発明に従うデバイスの第２実施例の厚さ方向の断面図を概略的に示し、本発明に従う方法を用いる製造の関連する段階を示す。
【図１２】前記第２実施例に従う前記デバイスの１つの変型例の厚さ方向の断面図を概略的に示す。
【図１３】本発明に従うデバイスの第３実施例の厚さ方向の断面図を概略的に示し、本発明に従う方法を用いる製造の関連する段階を示す。
【図１４】本発明に従うデバイスの第３実施例の厚さ方向の断面図を概略的に示し、本発明に従う方法を用いる製造の関連する段階を示す。
【図１５】本発明に従うデバイスの第３実施例の厚さ方向の断面図を概略的に示し、本発明に従う方法を用いる製造の関連する段階を示す。
【図１６】本発明に従うデバイスの厚さ方向の断面図を概略的に示す。
【図１】
2008544564.tif 000003
【図２】
2008544564.tif 000004
【図３】
2008544564.tif 000005
【図４】
2008544564.tif 000006
【図５】
2008544564.tif 000007
【図６】
2008544564.tif 000008
【図７】
2008544564.tif 000009
【図８】
2008544564.tif 000010
【図９】
2008544564.tif 000011
【図１０】
2008544564.tif 000012
【図１１】
2008544564.tif 000013
【図１２】
2008544564.tif 000014
【図１３】
2008544564.tif 000015
【図１４】
2008544564.tif 000016
【図１５】
2008544564.tif 000017
【図１６】
2008544564.tif 000018
【国際調査報告】
2008544564.tif 000019
2008544564.tif 000020