(57)【要約】通信チャネル上のデータを受信するためのシステム。本システムは、チャネル上で前に受信したビットの状態を調べる。前に受信したビットの状態がｈｉｇｈであった場合、本システムは、チャネル上の次のビットを受信するときに立ち下がりエッジを探す。ｈｉｇｈでなければ、本システムは、チャネル上の次のビットを受信するときに立ち上がりエッジを探す。立ち上がりエッジを探す場合又は立ち下がりエッジを探す場合、本システムは、シンボル区間内の離散的時間ステップでチャネル上の信号をサンプリングし、ここでシンボル区間とは、信号が状態を変えることのできる時間期間である。信号が状態を変える特定の離散的時間ステップは、特定の復号された出力シンボルに関連付けられている。信号は、状態を変えないことによって情報を伝達できる点に留意されたい。また、あるシンボルはすぐに起こる信号遷移に関連付けられており、他のシンボルは、後で起こる信号遷移に関連付けられているので、全てのシンボルが送信されるのに同じ時間を必ずしも必要としない点に留意されたい。【選択図】図８
2008543219.tif 000002
【特許請求の範囲】
【請求項１】
チャネル上のデータを受信するための方法であって、
前記チャネルで前に受信したビットの状態を調べる段階と、
前記前に受信したビットの状態がｈｉｇｈであった場合、前記チャネル上で次のビットを受信するときに立ち下がりエッジを探す段階と、
ｈｉｇｈでない場合、前記チャネル上で次のビットを受信するときに立ち上がりエッジを探す段階と、
を含む方法。
【請求項２】
前記立ち上がりエッジを探す段階は、立ち下がりエッジを探す場合とは異なる基準電圧又はスレショルド電圧を使用する段階を含むことを特徴とする請求項１に記載の方法。
【請求項３】
前記立ち上がりエッジを探す段階又は立ち下がりエッジを探す段階が、
信号が状態を変えることのできる時間期間を指定するシンボル区間内で離散的時間ステップで前記チャネル上の信号をサンプリングする段階を含み、
前記信号が状態を変える前記特定の離散的時間ステップは、後で復号される特定の符号化入力に関連付けられており、
前記信号はまた、状態を変えないことによって情報を伝達することができ、
全てのビットパターンが送信されるのに同じ時間を必ずしも必要とする訳ではないことを特徴とする請求項１に記載の方法。
【請求項４】
前記出力シンボルはビットパターンであることを特徴とする請求項３に記載の方法。
【請求項５】
前の送信ビットの状態を読み取り、
符号化されることになる値を読み取り、
前記前の送信ビットの状態がｈｉｇｈである場合、
前記ｈｉｇｈ状態に対する符号化テーブルを使用して、符号化されることになる前記値に対応するシンボル区間での離散的時間ステップを選択して、
ｈｉｇｈからｌｏｗへの遷移を起こすか、或いは前記信号を前記選択された離散的時間ステップでｈｉｇｈのままにし、
前記前の送信ビットの状態がｌｏｗである場合、
前記ｌｏｗ状態に対する符号化テーブルを使用して、符号化されることになる前記値に対応するシンボル区間での離散的時間ステップを選択し、
ｌｏｗからｈｉｇｈへの遷移を起こすか、或いは前記信号を前記選択された時間ステップでｌｏｗのままにする、
ことによって、前記信号を符号化する段階を更に含む、
ことを特徴とする請求項３に記載の方法。
【請求項６】
前記方法は更に、ｈｉｇｈからｌｏｗへの遷移又はｌｏｗからｈｉｇｈへの遷移を起こした後、次の遷移を起こす前に最小スイッチング期間を待機することを含む、
ことを特徴とする請求項５に記載の方法。
【請求項７】
選択された離散的時間ステップでｈｉｇｈからｌｏｗへの遷移又はｌｏｗからｈｉｇｈへの遷移を起こすことが、可変遅延回路を使用することを含む、
ことを特徴とする請求項５に記載の方法。
【請求項８】
チャネル上のデータを受信するための装置であって、
復号メカニズムを備えた受信器を含み、
前記復号メカニズムは、
前記チャネル上で前に受信したビットの状態を調べ、
前記前に受信したビットの状態がｈｉｇｈであった場合、前記チャネル上で次のビットを受信するときに立ち下がりエッジを探し、
前記前に受信したビットの状態がｈｉｇｈでなかった場合、前記チャネル上で次のビットを受信するときに立ち上がりエッジを探す、
ように構成されていることを特徴とする装置。
【請求項９】
前記立ち上がりエッジを探すことが、前記立ち下がりエッジを探す場合とは異なる基準電圧又はスレショルド電圧を使用することを含むことを特徴とする請求項８に記載の装置。
【請求項１０】
前記立ち上がりエッジを探す又は前記立ち下がりエッジを探す場合、前記デコーダは、
信号が状態を変えることのできる時間期間を指定するシンボル区間内で離散的時間ステップで前記チャネル上の信号をサンプリングするように構成されており、
前記信号が状態を変える前記特定の離散的時間ステップは、後で復号される特定の符号化入力に関連付けられており、
前記信号はまた、状態を変えないことによって情報を伝達することができ、
全てのビットパターンが送信されるのに同じ時間を必ずしも必要とする訳ではない、
ことを特徴とする請求項８に記載の装置。
【請求項１１】
前記出力シンボルはビットパターンであることを特徴とする請求項１０に記載の装置。
【請求項１２】
エンコーダを備えた送信器を更に備え、
前記エンコーダが、
前の送信ビットの状態を読み取り、
符号化されることになる値を読み取り、
前記前の送信ビットの状態がｈｉｇｈである場合、
前記ｈｉｇｈ状態に対する符号化テーブルを使用して符号化される前記値に対応するシンボル区間での離散的時間ステップを選択して、
ｈｉｇｈからｌｏｗへの遷移を起こすか、或いは前記信号を前記選択された離散的時間ステップでｈｉｇｈのままにし、
前記前の送信ビットの状態がｌｏｗである場合、
前記ｌｏｗ状態に対する符号化テーブルを使用して、符号化されることになる前記値に対応する前記シンボル区間での離散的時間ステップを選択し、
ｌｏｗからｈｉｇｈへの遷移を起こすか、或いは前記信号を前記選択された時間ステップでｌｏｗのままにする、
ように構成されていることを特徴とする請求項１０に記載の装置。
【請求項１３】
前記エンコーダは、ｈｉｇｈからｌｏｗへの遷移又はｌｏｗからｈｉｇｈへの遷移を起こした後、次の遷移を起こす前に最小スイッチング期間を待機するように構成されている、ことを特徴とする請求項１２に記載の装置。
【請求項１４】
選択された離散的時間ステップでｈｉｇｈからｌｏｗへの遷移又はｌｏｗからｈｉｇｈへの遷移を起こすことは、可変遅延回路を使用することを含むことを特徴とする請求項１２に記載の装置。
【請求項１５】
チャネル上のデータを受信するためのコンピュータシステムであって、
プロセッサと、
メモリと、
符号化メカニズムを備えた送信器と、
復号メカニズムを備えた受信器と、
を含み、
前記復号メカニズムは、
前記チャネル上で前に受信したビットの状態を調べ、
前記前に受信したビットの状態がｈｉｇｈであった場合、前記チャネル上の次のビットを受信するときに立ち下がりエッジを探し、
前記前に受信したビットの状態がｈｉｇｈでない場合、前記チャネル上の次のビットを受信するときに立ち上がりエッジを探す、
ように構成されている、
ことを特徴とするコンピュータシステム。
【請求項１６】
前記立ち上がりエッジを探す場合、前記エンコーダは、立ち下がりエッジを探す場合とは異なる基準電圧又はスレショルド電圧を使用するように構成されていることを特徴とする請求項１５に記載のコンピュータシステム。
【請求項１７】
立ち上がりエッジを探す場合又は立ち下がりエッジを探す場合、前記デコーダは、
信号が状態を変えることのできる時間期間を指定するシンボル区間内で離散的時間ステップで前記チャネル上の信号をサンプリングするように構成されており、
前記信号が状態を変える前記特定の離散的時間ステップは、後で復号される特定の符号化入力に関連付けられており、
前記信号はまた、状態を変えないことによって情報を伝達することができ、
全てのビットパターンが送信されるのに同じ時間を必ずしも必要とする訳ではないことを特徴とする請求項１５に記載のコンピュータシステム。
【請求項１８】
前記出力シンボルはビットパターンであることを特徴とする請求項１７に記載のコンピュータシステム。
【請求項１９】
エンコーダを備えた送信器を更に備え、
前記エンコーダが、
前の送信ビットの状態を読み取り、
符号化されることになる値を読み取り、
前記前の送信ビットの状態がｈｉｇｈである場合、
前記ｈｉｇｈ状態に対する符号化テーブルを使用して符号化される前記値に対応するシンボル区間での離散的時間ステップを選択し、
ｈｉｇｈからｌｏｗへの遷移を起こすか、或いは前記信号を前記選択された離散的時間ステップでｈｉｇｈのままにし、
前記前の送信ビットの状態がｌｏｗである場合、
前記ｌｏｗ状態に対する符号化テーブルを使用して、符号化されることになる前記値に対応する前記シンボル区間での離散的時間ステップを選択し、
ｌｏｗからｈｉｇｈへの遷移を起こすか、或いは前記信号を前記選択された時間ステップでｌｏｗのままにする、
ように構成されていることを特徴とする請求項１７に記載のコンピュータシステム。
【請求項２０】
前記エンコーダは、ｈｉｇｈからｌｏｗへの遷移又はｌｏｗからｈｉｇｈへの遷移を起こした後、次の遷移を起こす前に最小スイッチング期間を待機するように構成されていることを特徴とする請求項１９に記載のコンピュータシステム。
【請求項２１】
選択された離散的時間ステップでｈｉｇｈからｌｏｗへの遷移又はｌｏｗからｈｉｇｈへの遷移を起こすことは、可変遅延回路を使用することを含む、
ことを特徴とする請求項１９に記載のコンピュータシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信チャネルを介してデータを通信するための技術に関する。更に具体的には、本発明は、通信チャネルを介したデータ転送速度を向上させるための方法及び装置に関する。
【背景技術】
【０００２】
半導体製造技術の進歩によって、現在では、単一の半導体チップに数千万のトランジスタを含む大規模システムを組み込むことが可能になっている。このような大規模システムを単一の半導体チップ上に組み込むことにより、システム構成要素間の信号はチップ境界を横断する必要がなく、大幅なチップ間伝播遅延の影響を受けないので、このようなシステムが動作できる周波数を高めることが可能となる。
【０００３】
しかしながら、これらのシステムの周波数が増大するにつれて、システム構成要素間のデータ転送に使用される通信チャネルがボトルネックになってきた。これは、システムに対しデータが到着するのを待機させて時間を無駄にさせることになる。この問題に対する１つの解決策は、通信チャネル上の送信信号の周波数を増大して、単位時間当たりに通信チャネルを通るデータをより多く送信できるようにすることである。残念ながら、信号の周波数を無制限に増やすことはできない。一般的な損失の大きい通信チャネルでは、信号周波数が増大するにつれて信号の振幅が減少する。これにより信号が雑音に対してより脆弱になる。差動信号を用いて損失の大きい通信チャネルの帯域幅を幾分増やすことができるが、この技術によって得られる改善は限定的なものである。
【０００４】
帯域幅を増大させる別の方法は、所与の時間単位に転送されるデータ量を増やすことによって、有効な帯域幅を増大させるマルチレベルシグナリングを使用することである。例えば、図１Ａは、４レベルシグナリング方式の電圧対時間の図を表わしている。これは、レベル１０２、レベル１０４、レベル１０６、レベル１０８を含む４つの電圧レベルを示している。この４レベルシグナリング方式では４つの別個の電圧レベルが存在するので、各電圧レベルは２ビットのデータを送ることができる。残念ながら、特に通信チャネル上に何らかの雑音がある場合、受信器は複数の電圧レベルをうまく区別することができない。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従って、必要とされるのは、上述の問題が生じることなく通信チャネルを通るデータ転送速度を向上させるための方法及び装置である。
【課題を解決するための手段】
【０００６】
本発明の１つの実施態様は通信チャネル上のデータを受信するためのシステムを提供する。このシステムは、チャネル上で前に受信したビットの状態を調べる。前に受信したビットの状態がｈｉｇｈであった場合、システムは、チャネル上で次のビットを受信するときに立ち下がりエッジを探す。ｈｉｇｈでなければ、システムは、チャネル上で次のビットを受信するときに立ち上がりエッジを探す。
【０００７】
本実施態様の変形態様では、立ち上がりエッジを探す場合、システムは、立ち下がりエッジを探す場合とは異なる基準電圧（又はスレショルド電圧）を使用する。
【０００８】
本実施態様の変形態様では、立ち上がりエッジを探す場合又は立ち下がりエッジを探す場合、システムは、シンボル区間内の離散的時間ステップでチャネル上の信号をサンプリングする。ここでシンボル区間とは、信号が状態を変えることのできる時間期間である。信号が状態を変える特定の離散的時間ステップは、後で復号される特定の符号化された入力に関連付けられている。（信号はまた、状態を変えないことによって情報を伝達することができる点に留意されたい。また、ある符号化された入力がすぐに起こる信号遷移に関連付けられ、他の符号化された入力が、後で起こる信号遷移に関連付けられるので、全ての符号化された入力が送信されるのに同じ時間を必要とする訳ではない点に留意されたい。）
【０００９】
この実施態様における変形態様では、出力シンボルはビットパターンである。
【００１０】
この実施態様における変形態様では、信号を符号化するためにシステムは、前の送信ビットの状態を読み取り、符号化されることになる値を読み取る。前の送信ビットの状態がｈｉｇｈである場合、システムは、ｈｉｇｈ状態に対する符号化テーブルを使用して、符号化されることになる値に対応するシンボル区間での離散的時間ステップを選択し、ｈｉｇｈからｌｏｗへの遷移を起こすか、或いは選択された離散的時間ステップで信号をｈｉｇｈのままにする。もしくは、前の送信ビットの状態がｌｏｗである場合、システムは、ｌｏｗ状態に対する符号化テーブルを使用して、符号化されることになる値に対応するシンボル区間で離散的時間ステップを選択し、選択された時間ステップでｌｏｗからｈｉｇｈへの遷移を起こすか、或いは信号をｌｏｗのままにする。
【００１１】
この実施態様における変形態様では、ｈｉｇｈからｌｏｗへの遷移又はｌｏｗからｈｉｇｈへの遷移を起こした後、システムは、次の遷移を起こす前に最小スイッチング期間を待機することができ、これによって異なるビットパターンの可変待ち時間を幾分等しくすることができる。
【００１２】
本実施態様における変形態様では、システムは、選択された離散的時間ステップでｈｉｇｈからｌｏｗへの遷移又はｌｏｗからｈｉｇｈへの遷移を起こすために可変遅延回路を使用する。
【発明を実施するための最良の形態】
【００１３】
以下の説明は、当業者が本発明を実施し且つ利用可能にするために提示され、特定の応用とその要件の関連において提供される。当業者であれば開示される実施形態に対する種々の修正形態は容易に理解され、本明細書で定義される一般原理は、本発明の精神と範囲から逸脱することなく他の実施形態と用途に適用することができる。従って、本発明は、図示の実施形態に限定されず、本明細書で開示される原理及び特徴に一致する最も広い範囲に従うものとする。
【００１４】
シンボル区間
従来、受信器は離散時間区間に信号を調べる。例えば図１Ｂは、２レベルシグナリング方式の電圧対時間の図を表わしている。これは、時間１１０、時間１１２、時間１１４、時間１１６、時間１１８を含む規則的な時間区間でのサンプリングポイントを示している。各サンプリングポイントでは、受信器は、高（ｈｉｇｈ）又は低（ｌｏｗ）電圧レベルを受信しているかどうかを判断する。受信器は、２つの電圧レベルを正確に区別できるが、複数の電圧レベルを区別することは極めて難しい。他方、デジタル論理は、小さな時間増分を区別するのに優れている。従って、より大きな電圧レベルを信号に印加することによって単位時間当たりのデータ量を増やす代わりに、信号に対しての位相情報内でデータを符号化することができる。
【００１５】
信号を復号する場合、デコーダは、前に受信したビットの状態を記憶する。前に受信したビットの状態がｈｉｇｈであった場合、デコーダは、立ち下がりエッジを探す。前に受信したビットの状態がｌｏｗであった場合、デコーダは立ち上がりエッジを探す。これらの立ち上がり又は立ち下がりエッジは、シンボル区間中のいずれかのポイントで発生する可能性がある。遷移しない信号も情報を伝達することができる点に留意されたい。
【００１６】
図２Ａは、本発明の実施形態による立ち下がりエッジ遷移の電圧対時間の図を表わしている。これは、信号経路２０２、信号経路２０４、信号経路２０６、信号経路２０８、シンボル区間２１０、離散時間区間２１２、離散時間区間２１４、離散時間区間２１６を含む幾つかの利用可能な信号経路と時間区間を示す。この場合、前に受信されたビットはｈｉｇｈであった。従って、デコーダは、立ち下がりエッジを探す。２ビットのデータを表わすのに使用できるシンボル区間２１０内の立ち下がりエッジ遷移を有する４つの利用可能な信号経路が存在する。（１）信号は、信号経路２０２をとることによって離散時間区間２１２内でｌｏｗ状態に遷移する。（２）信号は、信号経路２０４をとることによって離散時間区間２１４内でｌｏｗ状態に遷移する。（３）信号は、信号経路２０６をとることによって離散時間区間２１６内でｌｏｗ状態に遷移する。（４）或いは、信号は、信号経路２０８をとることによってシンボル区間２１０全体を通してｈｉｇｈ状態に留まることができる。１つの利用可能な２ビット符号化方式は、００を信号経路２０２に割り当て、０１を信号経路２０４に割り当て、１０を信号経路２０６に割り当て、１１を信号経路２０８に割り当てる。しかしながら、他の符号化方式を使用してもよい点に留意されたい。
【００１７】
図２Ｂは、本発明の実施形態による立ち上がりエッジ遷移の電圧対時間の図を表わしている。これは、信号経路２２０、信号経路２２２、信号経路２２４、信号経路２２６、シンボル区間２２８、離散時間区間２３０、離散時間区間２３２、離散時間区間２３４を含む、幾つかの時間区間と利用可能な信号経路を示す。図２Ｂに表わされる実施例では、前に受信されたビットはｌｏｗであった。従って、デコーダは立ち上がりエッジを探す。図２Ｂには、２ビットのデータを表わすのに使用できるシンボル区間２２８における４つの利用可能な信号経路が存在する。（１）信号は、信号経路２２０をとることによって離散時間区間２３０内でｈｉｇｈ状態に遷移する。（２）信号は、信号経路２２２をとることによって離散時間区間２３２内でｈｉｇｈ状態に遷移する。（３）信号は、信号経路２２４をとることによって離散時間区間２３４内でｈｉｇｈ状態に遷移する。（４）或いは、信号は、信号経路２２６をとることによってシンボル区間２２８全体を通してｌｏｗ状態に留まることができる。１つの利用可能な２ビット符号化方式は、００を信号経路２２０に割り当て、０１を信号経路２２２に割り当て、１０を信号経路２２４に割り当て、及び１１を信号経路２２６に割り当てる。他の符号化方式を使用してもよい点に留意されたい。図２Ｂでは遷移が急峻である点に留意されたい。帯域制限チャネルでは、エッジは、離散時間区間の間でかなり重なり合うことができる。デコーダは、立ち上がり／立ち下がり時間よりも小さな位相のシフトを検出することができる。
【００１８】
通信システム
図３は、本発明の実施形態による通信システムのブロック図を表わしている。これは、エンコーダ３０２、送信器３０４、通信チャネル３０６、受信器３０８、デコーダ３１０、メモリ３１２、メモリ３１４、基準電圧（Ｖref）３１６を含む。
【００１９】
エンコーダ３０２は、メモリ３１２内に記憶されている前の送信ビット状態を使用して、シンボル区間でデータを正確な位相に符号化する方法を決定する。前の送信ビットがｈｉｇｈであった場合、エンコーダは立ち下がり遷移を起こすか、或いは信号をｈｉｇｈのままにする。前の送信ビットがｌｏｗであった場合、エンコーダは、立ち上がり遷移を起こすか、或いは信号をｌｏｗのままにする。次いで、送信器３０４は、通信チャネル３０６を介して符号化された信号を送信する。受信器３０８は、符号化された信号を受信し、これをデコーダ３１０に送って復号し、非符号化信号に戻す。デコーダ３１０は、メモリ３１４内に記憶されている前に受信したビットの状態を使用して、立ち上がりエッジ又は立ち下がりエッジのいずれを探すかを決定する。前に受信されたビットがｈｉｇｈであった場合、受信器及びデコーダは、立ち下がり遷移を探す。前に受信されたビットがｌｏｗであった場合、受信器とデコーダは立ち上がり遷移を探す。言い換えると、受信器は、既知の極性のエッジがシンボル区間での離散時間区間のいずれかで起こったかどうかを確認する。ｈｉｇｈからｌｏｗに又はｌｏｗからｈｉｇｈへの信号遷移かどうかの情報を伝達することができる点に留意されたい。各利用可能な経路はシンボルに対する状態である。例えば、前に受信されたビットがｈｉｇｈであった場合、信号は、ｈｉｇｈに留まることによって情報を伝達することができる。同様に、前に受信されたビットがｌｏｗであった場合、信号は、ｌｏｗに留まることによって情報を伝達することができる。符号化されたビットは、シンボル区間中にどの経路が横断されたかを判断することによって回復することができる。
【００２０】
受信器３０８が差動受信器である場合、前のビットがｌｏｗであったときにｌｏｗに向かう遷移を受信器３０８がより感知し、前のビットがｌｏｗであったときにｈｉｇｈに向かう遷移を受信器３０８がより感知するように、受信器３０８に対する基準電圧３１６を変更するために、前に受信されたビットが使用される点に留意されたい。或いは、同じ効果を達成するために受信器３０８に対するスレショルド電圧を変えるように、前に受信されたビットを用いることができる。
【００２１】
遅延メカニズム
シンボル区間での位相情報内でデータを符号化するには、遅延メカニズムを必要とする。図４Ａは、本発明の実施形態による１つの利用可能な遅延メカニズムを示すブロック図を表わしている。図は、クロック４０２、バッファ４０４、バッファ４０６、バッファ４０８、バッファ４１０、遅延線４１２、遅延線４１４、遅延線４１６、遅延線４１８、選択線４２０、ＭＵＸ４２２、出力４２４を含む。
【００２２】
クロック信号４０２がバッファ４０４、４０６、４０８、４１０に送られ、それは、遅延線４１２、４１４、４１６、４１８をそれぞれ介してクロック信号を駆動する。遅延線４１２は、最も長い遅延線であり、従って、遅延線４１２を介したクロック信号は、最後にＭＵＸ４２２に到着する。遅延線４１８は、最も短い遅延線であり、従って、遅延線４１８を介したクロック信号は最初にＭＵＸ４２２に到着する。遅延線４１４と遅延線４１６は、中間の遅延線である。遅延線４１４は、遅延線４１６より長く、従って、遅延線４１４を介したクロック信号は、遅延線４１６を介したクロック信号の後でＭＵＸ４２２に到着する。これらのクロック信号のいずれもが、遅延線４１２と４１８上のクロック信号の間にＭＵＸ４２２に到着することになる。選択線４２０は、いずれの遅延を出力４２４に送るかを選択するのに使用される点に留意されたい。
【００２３】
図４Ｂは、本発明の実施形態による別の利用可能な遅延メカニズムを示すブロック図を表わしている。図は、閉スイッチ４２６、スイッチ４２８、閉スイッチ４３０、閉スイッチ４３２、スイッチ４３４、スイッチ４３６、スイッチ４３８、スイッチ４４０を含む。特定の時間遅延は、梯子状のスイッチの１つを閉じることによって選択され、また、信号経路を完成させるために対応するクロスバーを閉じることによって選択される。この実施例では、第２の梯子段が閉じられている（閉スイッチ４３２）。信号経路を完成させるために、対応するクロスバーが閉じられる（閉スイッチ４２６、閉スイッチ４３０）。梯子段を更に選択し閉じることによってより多くの遅延を取得することができる。例えば、スイッチ４４０と対応するクロスバーを選択し、図４Ｂに示されるよりも長い遅延を得ることができる。他の遅延技術を使用してもよい点に留意されたい。
【００２４】
データの受信と復号
図５は、本発明の実施形態による受信器５０４とデコーダ５３２を示すブロック図を表わしている。より具体的には、図５は、受信器５０４、遅延要素５０８、遅延要素５１０、遅延要素５１２、遅延要素５１４、フリップフロップ５１６、フリップフロップ５１８、フリップフロップ５２０、フリップフロップ５２２、信号５２４、信号５２６、信号５２８、信号５３０、デコーダ５３２、復号データ５３４を示す。
【００２５】
受信器５０４は、入力として信号５０２を受信し、信号５０２をフリップフロップ５１６、５１８、５２０、５２２のデータ入力に駆動する。クロック信号５０６は、遅延要素５０８、遅延要素５１０、遅延要素５１２、遅延要素５１４を含む、一連の遅延要素を介して供給される。遅延要素５０８の出力は、フリップフロップ５１６に供給される。遅延要素５１０の出力はフリップフロップ５１８に供給される。遅延要素５１２の出力は、フリップフロップ５２０に供給される。最後に、遅延要素５１４の出力はフリップフロップ５２２に供給される。各連続する遅延要素の出力はクロックを更に遅延させる点に留意されたい。従って、クロック信号は、最初にフリップフロップ６１５のクロック入力に到着し、最後にフリップフロップ５２２のクロック入力に到着する。
【００２６】
遅延クロック信号によって、フリップフロップは、シンボル区間内の各離散時間に信号の状態情報を取り込む。より具体的には、フリップフロップ５１６は、第１の離散時間区間に信号の状態を記憶し、信号５２４を出力する。フリップフロップ５１８は、第２の離散時間区間に信号の状態を記憶し、信号５２６を出力する。フリップフロップ５２０は、第１の離散時間区間に信号の状態を記憶し、信号５２８を出力する。フリップフロップ５２２は、第１の離散時間区間に信号の状態を記憶し、信号５３０を出力する。
【００２７】
信号５２４、５２６、５２８、５３０は、デコーダ５３２に供給される。デコーダ５３２は、これらの信号を受信し、復号データ５３４を生成する。例えば、図２Ａの２ビット符号化方式が使用される場合、信号経路は、信号経路２０２が００として復号され、信号経路２０４が０１として復号され、信号経路２０６が１０として復号され、信号経路２０８が１１として復号されるように符号化することができる。
【００２８】
前に受信されたビットがｌｏｗであった場合を処理するために、図５の回路の複製が図５に示された回路と並列に配置される。この複製は、ｈｉｇｈに向かう信号の代わりにｌｏｗに向かう信号を取り込んで復号するように構成されていること以外は、図５に示された回路と本質的に同じである。複製し復号されたデータ５３４から出力された復号データが、ＭＵＸに供給される。前に受信したビットの状態は、どのＭＵＸ入力をＭＵＸ出力にルート指定するかを選択するのに使用される。
【００２９】
図８は、本発明の実施形態に従って通信チャネルから信号を受信するプロセスを示すフローチャートを表わしている。このプロセスは、デコーダが前に受信したビットの状態を調べるとき（ステップ８０２）から始まる。次いで、デコーダは、前に受信したビットの状態がｈｉｇｈであるかどうかを判断する（ステップ８０４）。ｈｉｇｈである場合、デコーダは、通信チャネル上で次のビットを受信するときに立ち下がりエッジを探す（ステップ８０６）。ｈｉｇｈでない場合、デコーダは、通信チャネル上の次のビットを受信するときに立ち上がりエッジを探す（ステップ８０８）。
【００３０】
データの符号化及び送信
図６は、本発明の実施形態によるエンコーダのブロック図を表わしている。図は、信号６０２、クロック信号６０４、遅延要素６０６、遅延要素６０８、遅延要素６１０、遅延要素６１２、フリップフロップ６１４、フリップフロップ６１６、フリップフロップ６１８、フリップフロップ６２０、信号６２２、信号６２４、信号６２６、信号６２８、ＭＵＸ６３０、符号化データ６３２、選択線６３４を含む。
【００３１】
信号６０２は、フリップフロップ６１４、６１６、６１８、６２０のデータ入力に供給される。クロック６０４は、遅延要素６０６、６０８、６１０、６１２に結合される。遅延要素６０６、６０８、６１０、６１２は、異なる遅延を有する点に留意されたい。遅延要素６０６は最も短い遅延であり、この後に遅延要素６０８、遅延要素６１０、遅延要素６１２が続く。従って、クロック信号は、最初にフリップフロップ６１４のクロック入力に到着する。次にクロック信号は、フリップフロップ６１６のクロック入力に到着する。次いで、クロック信号は、フリップフロップ６１８のクロック入力に到着する。最後に、クロック信号は、フリップフロップ６２０のクロック入力に到着する。
【００３２】
遅延クロックは、フリップフロップにシンボル区間において所要の位相で遷移を出力させる。フリップフロップ６１４は、第１の離散時間区間での信号の状態を信号６２２に出力する。フリップフロップ６１６は、次の離散時間区間での信号の状態を信号６２４に出力する。フリップフロップ６１８は、次の離散時間区間での信号の状態を信号６２６に出力する。最後に、フリップフロップ６２０は、次の離散時間区間での信号の状態を信号６３０に出力する。
【００３３】
信号６２２、６２４、６２６、６２８は、ＭＵＸ５３２に供給される。選択線６３４は、符号化データ６３２になるためにどの信号をＭＵＸ出力にルート指定すべきであるかを選択するのに使用される。例えば、図２Ｂの２ビット符号化方式が使用される場合、信号経路は、信号経路２２０が００、信号経路２２２が０１、信号経路２２４が１０、信号経路２２６が１１であるように符号化することができる。信号経路２２２がデータを符号化するのに使用される場合、選択線６３４は、離散時間区間２３０でｈｉｇｈに向かう信号６２４を選択するよう設定されている。入力ビットストリームは、信号６０２と選択線６３４を作成するのに使用される点に留意されたい。入力ビットストリームは、対応する位相符号化データ（符号化データ６３４）を生成するために、信号６０２と選択線６３４に対する対応値を作成するビットストリームエンコーダ（図示せず）に供給される。
【００３４】
図７は、本発明の実施形態に従ってデータを符号化するために共に結合される立ち上がりエッジと立ち下がりエッジエンコーダの両方のブロック図を表わす。図は、入力７０２、エンコーダ７０４、エンコーダ７０６、ＭＵＸ７０８、選択線７１０、符号化出力７１２を含む。エンコーダ７０４とエンコーダ７０６の設計は、図６に関して上記に詳細に説明されている。２つのエンコーダの違いは、エンコーダ７０４が立ち上がりエッジエンコーダでありエンコーダ７０６が立ち下がりエッジエンコーダであることだけである。信号７０２は、エンコーダ７０４とエンコーダ７０６の両方に供給され、双方のエンコーダが出力を生成する。しかしながら、これらの出力の１つだけが使用される。前の送信ビットがｈｉｇｈであった場合、立ち下がりエッジが必要とされるので、立ち上がりエッジエンコーダ７０４は使用されない。従って、前の送信ビットがｈｉｇｈであった場合、立ち下がりエッジエンコーダ７０６の出力が符号化出力７１２にルート指定される。同様に、前の送信ビットがｌｏｗであった場合、立ち上がりエッジエンコーダ７０４の出力が符号化出力７１２にルート指定されることになる。選択信号７１０は、エンコーダのどちらを使用するかを選択するのに使用される。選択信号７１０の値は、メモリに記憶されている前の送信ビットに一致する点に留意されたい。
【００３５】
図９は、本発明の実施形態による送信のためにデータを符号化するプロセスを示すフローチャートを表わす。このプロセスは、エンコーダが前の送信ビットの状態を記憶したとき（ステップ９０２）に始まる。次に、エンコーダは、前の送信ビットの状態がｈｉｇｈであるかどうかを判断する（ステップ９０４）。ｈｉｇｈである場合、エンコーダは、ｈｉｇｈ状態に対する符号化テーブルを使用する（ステップ９０６）。ｈｉｇｈでなければ、エンコーダは、ｌｏｗ状態に対する符号化テーブルを使用する（ステップ９０８）。
【００３６】
１つの状態が遷移によって示すことができないので、シンボル区間はあらゆる状態に対する遷移を含むことが必要な訳ではない点に留意されたい。
【００３７】
ある符号化入力は、より早く起こる信号遷移に関連付けられており、他の符号化入力は、後で起こる信号遷移に関連付けられているので、全ての符号化入力が送信されるのに同じ時間量を必要となる訳ではない点に留意されたい。遷移が起こるとすぐに、次のシンボル区間を開始することができる。エンコーダとデコーダは、送信時間のこれらのばらつきを考慮して、データを正確に符号化し復号することができる。
【００３８】
本発明の実施形態の前述の説明は、単なる例証及び説明の目的で提示されてきた。これらは、網羅的なものではなく、或いは開示された形態に本発明を限定するものではない。従って、当業者であれば多くの修正及び変形が明らかであろう。更に、上記の開示は、本発明を限定するものではない。本発明の範囲は、添付の請求項によって定義される。
【図面の簡単な説明】
【００３９】
【図１】４レベルシグナリング方式の電圧対時間を示す図（Ａ）と２レベルシグナリング方式の電圧対時間を示す図（Ｂ）である。
【図２】本発明の実施形態による立ち下がりエッジ遷移に対する電圧対時間を示す図（Ａ）と、本発明の実施形態による立ち上がりエッジ遷移に対する電圧対時間を示す図（Ｂ）である。
【図３】本発明の実施形態による通信システムのブロック図である。
【図４】本発明の実施形態による遅延メカニズムを示すブロック図（Ａ）と本発明の実施形態による遅延メカニズムを示すブロック図（Ｂ）である。
【図５】本発明の実施形態による受信器及びデコーダを示すブロック図である。
【図６】本発明の実施形態によるエンコーダのブロック図である。
【図７】本発明の実施形態に従ってデータを符号化するために共に結合された立ち上がりエッジ及び立ち下がりエッジエンコーダの両方のブロック図である。
【図８】本発明の実施形態による通信チャネルから信号を受信するプロセスを示すフローチャートである。
【図９】本発明の実施形態による送信のためにデータを符号化するプロセスを示すフローチャートである。
【図１】
2008543219.tif 000003
【図２】
2008543219.tif 000004
【図３】
2008543219.tif 000005
【図４】
2008543219.tif 000006
【図５】
2008543219.tif 000007
【図６】
2008543219.tif 000008
【図７】
2008543219.tif 000009
【図８】
2008543219.tif 000010
【図９】
2008543219.tif 000011
【国際調査報告】
2008543219.tif 000012
2008543219.tif 000013
2008543219.tif 000014