(57)【要約】受信機中の変化またはアナログ利得不整合を追跡して補償するためのシステムおよび方法が提供される。１実施形態において、装置の動作期間中にアナログ利得ステップ大きさを追跡する方法が提供される。この方法は、利得ステップ大きさ追跡コンポーネントへの入力として自動利得制御（ＡＧＣ）出力と基準レベルとの間のエラー信号を使用することを含む。これはまた、実際の利得ステップ大きさを追跡する公称利得ステップ大きさを更新するために少なくとも１つの補償値をＡＧＣ出力から決定することを含む。【選択図】図６
2008533842.tif 000002
【特許請求の範囲】
【請求項１】
下記を含むアナログ利得ステップ大きさを追跡する方法：
アナログ利得状態遷移が存在するときに、利得ステップ大きさ追跡コンポーネントへの入力として基準レベルと自動利得制御（ＡＧＣ）出力との間のエラー信号を使用する；
実際の利得ステップ大きさを追跡する公称利得ステップ大きさを更新するために少なくとも１つの補正値をＡＧＣ出力から決定する。
【請求項２】
利得ステップ大きさに関連するＮアナログ利得状態遷移の後にエラー信号を決定する、ここでＮは整数である
をさらに含む、請求項１に記載の方法。
【請求項３】
利得ステップ大きさ不整合の雑音観察を解析すること
をさらに含む、請求項１に記載の方法。
【請求項４】
補償値を生成するためにループ利得でエラー信号を乗算すること
をさらに含む、請求項１に記載の方法。
【請求項５】
複数のＯＦＤＭ記号にわたる電力変動に部分的に基づいて該ループ利得を決定すること
をさらに含む、請求項４に記載の方法。
【請求項６】
観察雑音を抑制するためにより低いループ利得を適用すること
をさらに含む、請求項３に記載の方法。
【請求項７】
基準レベルとデジタル可変利得増幅器（ＤＶＧＡ）出力エネルギとの間の差としてエラー信号を決定すること
をさらに含む、請求項１に記載の方法。
【請求項８】
１次ループを使用して利得ステップ大きさ不整合を追跡すること
をさらに含む、請求項１に記載の方法。
【請求項９】
公称利得ステップ大きさを記憶する少なくとも１つのレジスタを更新すること
をさらに含む、請求項１に記載の方法。
【請求項１０】
アナログ利得状態遷移の前の更新期間のあいだにＤＶＧＡ追跡ループ利得およびＤＶＧＡ出力エネルギエラーを記憶すること
をさらに含む、請求項１に記載の方法。
【請求項１１】
下記を具備するネットワークシステムのための自動利得制御（ＡＧＣ）モジュール：
該ＡＧＣモジュールからの出力エネルギを監視するための追跡コンポーネント;
該ＡＧＣモジュールにおける実際のアナログ利得ステップ大きさの分散を説明するために該追跡コンポーネントによって時間を超過して更新される公称利得値を記憶する利得ステップ大きさコンポーネント。
【請求項１２】
１以上のアナログ利得状態切替えコマンドを受信し、該コマンドに部分的に基づいて該アナログ利得状態を調整するためのミキサまたは低雑音増幅器（ＬＮＡ）
をさらに具備する、請求項１１に記載のモジュール。
【請求項１３】
追跡コンポーネントと関連しているデジタル可変利得増幅器
をさらに具備する、請求項１１に記載のモジュール。
【請求項１４】
受信された信号を変換するための少なくとも１つのミキサ
をさらに具備する、請求項１３に記載のモジュール。
【請求項１５】
該受信された信号からデジタル信号を生成し、ＤＶＧＡブロックに供給する少なくとも１つのアナログデジタル変換器
をさらに具備する、請求項１４に記載のモジュール。
【請求項１６】
１以上の公称利得ステップ大きさを更新する１以上のレジスタ
をさらに具備する、請求項１１に記載のモジュール。
【請求項１７】
エラー信号を決定するために使用される少なくとも１つのフィードバックコンポーネント
をさらに具備する、請求項１１に記載のモジュール。
【請求項１８】
ＡＧＣモジュール中の全ループ利得を制御するためにＬＮＡとＤＶＧＡとの間に適用される少なくとも１つのフィードバックコンポーネント
をさらに具備する、請求項１１に記載のモジュール。
【請求項１９】
エラー信号の決定を容易にするための基準コンポーネント
をさらに具備する、請求項１１に記載のモジュール。
【請求項２０】
エラー信号は、利得状態が切替えられる時に決定される、請求項１９に記載のモジュール。
【請求項２１】
追跡コンポーネントまたは利得ステップ大きさコンポーネントを実行するための機械実行可能な命令がその上に記憶されている機械可読媒体
をさらに具備する、請求項１１に記載のモジュール。
【請求項２２】
下記を具備する受信機中のアナログ利得ステップ大きさを決定するためのシステム：
１以上の利得ステップ大きさを適用するための手段；
利得ステップ大きさを追跡するための手段；
時間を超過してシフトおよびコンポーネント不整合を説明するために利得ステップ大きさ推定を調整するための手段。
【請求項２３】
下記を備える機械実行可能な命令がその上に記憶されている機械可読媒体：
自動利得制御（ＡＧＣ）モジュールからの出力エネルギを追跡する；
該出力エネルギからエラー信号を決定する;
時間外にＡＧＣモジュールへの調整を容易にするために利得ステップ大きさ推定のサブセットに補償値を適用する。
【請求項２４】
下記を具備する無線通信プロセッサ：
自動利得制御モジュールに関する不整合信号を決定するための追跡コンポーネントを含むメモリ；
該不整合信号を考慮して、追跡コンポーネントから、少なくとも１つの利得ステップ大きさ調整を決定するプロセッサ。
【発明の詳細な説明】
【技術分野】
【０００１】
［35 U.S.C. 119項による優先権の主張］
本出願は、ここにおいてその全体が参考文献とされている２００５年３月１０日に出願された仮米国特許出願第６０／６６０，７１８号（“ＰＡＤＭＥ  ＡＧＣのためのオンラインＬＮＡ利得ステップ大きさ追跡”）に基づいて優先権を主張している。
【０００２】
本発明は、一般に通信システムに及び方法に関し、とくに、アナログ利得ステップ大きさ(gain step magnitude)追跡および補償を決定し実行するためのシステムおよび方法に関する。
【背景技術】
【０００３】
携帯電話または他の無線装置中に見出すことのできる無線受信機は、種々のコンポーネント(components)を使用して、受信された無線信号の受信の忠実度を保証する。これらの受信機のフロントエンド上には典型的に、フィルタが後続するアンテナが存在し、そのフィルタは低雑音増幅器（ＬＮＡ）によって後続され、それによってアナログ利得を提供し、アンテナから受信される信号の強度に依存して各信号をブースト(boost)するか、あるいは減少する。その後、ＬＮＡからの出力は、デジタル可変利得増幅器（ＤＶＧＡ）によって処理される前にアナログデジタル変換器（Ａ／Ｄ）を含む別の中間処理コンポーネントに渡される。ＡＧＣブロックはアナログおよびデジタルの両コンポーネントを制御して、その出力信号レベルが一定であることを保証する。一般に、無線受信機の残りのものに供給される信号がそれに応じて処理されることができるために、ＡＧＣからの出力であるＤＶＧＡからの出力電力を可能な限り一定にしておくことが非常に望ましい。
【０００４】
典型的に、ＡＧＣは、アナログおよびデジタル利得を修正することにより信号の出力電力を制御する。適用されるアナログ利得は、ＡＧＣブロックからの利得調整信号によって制御される。アナログ利得は、いくつかの不連続の(discrete)値をとることができ、それらはさまざまなアナログ利得状態に対応する。１つの状態から次の状態へのアナログ利得の大きさの差は、アナログ利得ステップ大きさ(analog gain step magnitude) と呼ばれる。したがって、大きさが十分に大きい信号強度変化(a change in signal strength)が検出された場合、利得状態を１つの利得レベルまたは状態から次の利得レベルまたは状態に変更するために、コマンドがＤＶＧＡ からＬＮＡまたはミキサに、あるいはその両者に導かれる。アナログ利得状態が上方または下方に切替わるように指令された(commanded)後、ＤＶＧＡ は、ＡＧＣの出力電力を可能な限り一定にしておくことを試みるために調整を行うことができる。利得状態の変更を指令するために、ＤＶＧＡによって実際の利得状態変更が開始される前に、いくつかの閾値が克服されなければならない。ＡＧＣ性能にネガティブな影響を与える可能性のある短い時間期間内に１つの状態から次の状態にしそして再び元に戻す不必要な切替えを防ぐために、ヒステリシスマージン(margins)はこれらの閾値中に含まれることができる。
【０００５】
上記のアプローチに関する１つの問題は、アナログ利得ステップ大きさに関連する不確実性(uncertainty)に関するものである。利得ステップ大きさの不確実性は、ＡＧＣ内のコンポーネント不整合から部分的に発生する。温度変化が利得ステップ大きさに影響を及ぼすことも知られており、それが該不確実性の追加の動的(dynamic)コンポーネントを導入する。ＡＧＣ中には複数の公称利得ステップ大きさ値が記憶されている。公称利得ステップ大きさと実際の値との不整合のために、少なくとも以下の問題が生じる：(1)アナログ利得状態の不必要な切替えをもたらして、受信機の性能を劣化させる、ヒステリシスマージンの減少、(2)ＤＶＧＡ出力の飽和、および(3)Ａ／Ｄ出力におけるＳＱＲ（信号対量子化比(signal-to-quantization ratio)）の減少。可能性のあるアプローチは、コンポーネント許容差(tolerances)を補償するために工場において移動装置のアナログ利得ステップを較正することである。しかしながら、望ましくない／有害な結果は、すべての移動装置の個々の較正であり、そのためにこれにかかる費用が増加する。さらに、温度変化(variation)によって引起される利得ステップ大きさの不確実性は、あらかじめ較正されることはできない。
【発明の開示】
【０００６】
［発明の概要］
以下、種々の実施形態のいくつかの観点の基本的理解のためにこれらの実施形態の簡単化された概要を示す。この概要は広範囲にわたる概略ではない。重要な／重大な要素(elements)を識別すること、あるいはここに開示されている実施形態の技術的範囲を詳細に述べることは意図されていない。その唯一の目的は、以下のさらに詳細な説明への序文としていくつかの概念を簡単化された形態で提供することである。
【０００７】
時間外に(overtime)（あるいはコンポーネント(component)許容差(tolerances)のせいで）無線受信機中で変化が生じると、利得大きさステップの補償を決定するためのシステムおよび方法が提供される。１つの観点において、追跡コンポーネントは、基準(reference)信号またはソースを考慮して自動利得制御回路（ＡＧＣ）からの出力を監視する。測定された信号とその基準との間の差に基づいて、利得状態遷移が生じるたびに、アナログ利得変化を補償するために適用されるデジタル利得補正への調整が行われる。１つの観点において、アナログ利得状態遷移の後、ＡＧＣ出力エネルギと所定のエネルギ基準との間で検出されるｄＢの関連するエラーは、利得ステップ大きさ追跡ブロックを駆動するための入力として機能する(operates)。ＡＧＣ出力エネルギとエネルギ基準との間のエラーは、利得制御論理のために使用されるＡＧＣの現存する内部変数である。結果として、アナログ利得ステップ大きさ追跡アルゴリズムの動作のために、観察可能な新規のものが発生される必要がない。
【０００８】
ＬＮＡが利得状態を切替えた後、デジタル可変利得増幅器（ＤＶＧＡ）は記憶されている公称利得ステップ大きさを使用してアナログ利得変化を補償するため、エネルギ基準からのＡＧＣ出力エネルギエラーは、利得ステップ大きさ不整合の雑音観察(observation) としてモデル化されることができる。その後、公称利得ステップ大きさへの補正を決定するために、エラー信号はループ利得と乗算される。補正項は、その公称値を更新するために記憶されている利得ステップ大きさに与えられる。１実施形態において、無線移動装置の動作中に利得ステップ大きさを追跡するための方法が提供される。この方法は、利得ステップ大きさ追跡コンポーネントへの入力として基準信号と自動利得制御（ＡＧＣ）出力との間のエラー信号を使用することを含む。これはまた、実際の利得ステップ大きさを追跡する公称利得ステップ大きさを更新するために少なくとも１つの補償値をＡＧＣ出力から決定することを含む。
【０００９】
上述および関連する結果を達成するために、ここでは以下の説明および添付図面と関連して、ある例示的な実施形態を説明する。これらの観点はこれらの実施形態が実施され得る種々の方法を示し、それらは全て保護されるものである。
【００１０】
［発明の詳細な説明］
無線受信機中の変化または利得エラーを追跡し、補償するためのシステムおよび方法が提供される。１実施形態において、無線移動装置の動作中にアナログ利得ステップ大きさを追跡するための方法が提供される。この方法は、利得ステップ大きさ追跡コンポーネントへの入力として基準信号と自動利得制御（ＡＧＣ）出力との間のエラー信号を使用することを含む。これはまた、アナログ回路中の実際のステップ大きさを追跡する公称利得ステップ大きさを更新するために少なくとも１つの補償値をＡＧＣ出力から決定することを含む。１つの観点において、ＡＧＣ出力エネルギと基準信号との間の現存するエラー信号 は、利得ステップ大きさ追跡アルゴリズムへの入力として動作する。ループ利得ＫStepMagを有する１次ループを使用して、公称利得ステップ大きさを更新し、実際のステップ大きさを追跡する。結果として、利得ステップ大きさ追跡アルゴリズムは、最小の余分の複雑さにより実施されることができる。このアルゴリズムは移動装置の動作モード期間中に利得ステップ大きさを追跡するため、工場においてＬＮＡを較正する必要性をなくすことができる。さらに、追跡アルゴリズムはまた、較正手続きにおいて測定されることのできない温度変化による利得ステップ大きさの不確実性の動的コンポーネントを追跡することができる。
【００１１】
本願において使用されているように、「コンポーネント」、「ネットワーク」、「システム」等の用語は、ハードウェア、ハードウェアとソフトウェアの組合せ、ソフトウェア、または実行中のソフトウェアのいずれかのコンピュータ関連エンティティを示すものである。たとえば、コンポーネントは、プロセッサでランするプロセス、プロセッサ、オブジェクト(object)、実行可能なもの(an executable)、実行のスレッド、プログラム、および、またはコンピュータであることができるが、それに制限されない。例示によって、通信装置でランするアプリケーションとその装置の両者はコンポーネントであることができる。１つのプロセスおよび、または実行のスレッド内に１以上のコンポーネントが存在していてもよく、１つのコンポーネントは１つのコンピュータ上に配置され(localized)てもよく、および、または２以上のコンピュータ間において分散されてもよい。同様に、これらのコンポーネントは、種々のデータ構造がその上に記憶されている種々のコンピュータ可読媒体から実行することができる。これらのコンポーネントは、１以上のデータパケット（たとえば、ローカルシステム、分離型システムにおいておよび、または、インターネットのような有線または無線ネットワークにわたって１つのコンポーネントと相互作用する(interact)別のコンポーネントからのデータ）を有する信号にしたがって、のようなローカル(local)および、または遠隔の複数のプロセスで通信することができる。
【００１２】
図１は、移動無線受信機用の利得補償システム100を示している。このシステム100は、１以上の受信機120に無線ネットワークにわたって伝送する１以上の送信機110を含み、ここにおいてここに開示されている利得補償の実施形態は無線受信機に制限されず、実質的に任意のタイプの受信機を含むことができることが認識される。複数の受信機120は、携帯電話、コンピュータ、パーソナルアシスタント、ハンドヘルドまたはラップトップ装置等の任意のタイプの通信装置を実質的に含むことができる。受信機120の部分は無線ネットワーク（または有線ネットワーク）から入ってきた信号を受信するために使用され、該受信機の他の複数の部分にその受信された信号を送信する前に利得制御のような初期処理を行う。自動利得制御（ＡＧＣ）ブロックは、濾波された信号をアンテナ（示されていない）から最初に受信する低雑音増幅器（ＬＮＡ）140を含む。そのＬＮＡ 140からの出力は、以下さらに詳細に説明する複数のミキサおよびＡ／Ｄのような中間段150に供給(feed)される。
【００１３】
デジタル可変利得増幅器(ＤＶＧＡ)170 は、中間段l50から信号データを受信する。ＤＶＧＡの出力電力は、アナログおよびデジタル利得を制御する174 において基準と比較される。このような監視(monitoring)に基づいて、ＡＧＣ130 は、ＬＮＡ140およびミキサを制御することにより適切なアナログ利得常態を選択することができる。さらに、ＡＧＣ130 は、追跡および基準コンポーネント174 によって決定されたものを考慮して、利得ステップ大きさと関連する値を変更することができる。たとえば、温度が変化すると、実際の値と利得ステップ大きさの公称値との間に差が発生する可能性がある。ＡＧＣ出力を監視し、そして追跡および基準コンポーネント174によって実際の値と公称値との間の差を決定することにより、漸次の動的な調整は、時間を超過してデジタル補償170のために使用されるアナログ利得ステップ大きさに対してなされることができる。このような調整は、コンポーネント許容差あるいは、温度変化によるパラメータ劣化のような他のファクター(factors)を補償することができる。１実施形態において、受信機中のアナログ利得ステップ大きさを決定するシステム100 が提供される。このシステムは、１以上の利得ステップ大きさを適用する(apply)ための手段（参照符号140）、該利得ステップ大きさを追跡するための手段（参照符号174）、および時間を超過してコンポーネントシフトを説明するために該利得ステップ大きさを調整するための手段（参照符号170）を備えている。
【００１４】
示されているように、低雑音増幅器（ＬＮＡ）140 は、デジタル可変利得増幅器（ＤＶＧＡ）170によって後続される中間段150 に供給する(feeds)。追跡コンポーネント174 は、ＤＶＧＡからの出力を監視してする追跡アルゴリズムを含むことができ、該アルゴリズムに基づいて制御をアナログコンポーネント140にフィードバックする。追跡アルゴリズムに関して、ＡＧＣ 更新期間(period)ｎにおいてＤＶＧＡ基準からのＤＶＧＡ出力エネルギのｄＢでのエラーはＥｒｒ(ｎ)であると仮定する。したがって、
【数１】
2008533842.tif 000003
【００１５】
利得ステップ大きさは知られていると仮定すると、合計(total)利得（アナログ利得およびＤＶＧＡ利得）は
【数２】
2008533842.tif 000004
【００１６】
にしたがって更新される。ここで、ＫL(ｎ−Ｔ) は更新期間（ｎ−１）のＤＶＧＡループ利得である。ＤＶＧＡ出力エネルギは下記のように書くことができる：
【数３】
2008533842.tif 000005
【００１７】
ここで、ＥRFln(ｎ) はＬＮＡ入力におけるＲＦ入力電力であり、それは下記のように定常(steady)コンポーネントＥ0（平均受信電力）としてモデル化できると仮定されている：
【数４】
2008533842.tif 000006
【００１８】
上記の式から、
【数５】
2008533842.tif 000007
【００１９】
が得られる。それ故
【数６】
2008533842.tif 000008
【００２０】
である。
【００２１】
式１から、ＲＦ受信電力の中にフェーディング変動が存在しない場合、
【数７】
2008533842.tif 000009
【００２２】
この静的な受信電力の場合、ＬＮＡが利得状態切替え、実際のアナログ利得ステップ大きさがＤＶＧＡ170中に記憶されている公称値とは異なっている場合、合計利得Ｇ（ｎ）は、この不整合だけ利得切替え後に変化する。実際の利得ステップ大きさと公称利得ステップ大きさとの間の不整合は、εによって表されると仮定すると、
【数８】
2008533842.tif 000010
【００２３】
である。
【００２４】
図２において、εは利得ステップ大きさ不整合である。１次ループを使用して利得ステップ大きさを追跡することができる。とくに、ＬＮＡが利得状態を切替えた直後に
【数９】
2008533842.tif 000011
【００２５】
を計算し、それは利得ステップ大きさ不整合の雑音観察であり、その後、それをループ利得ＫStepMagと乗算し、そしてその補正項
【数１０】
2008533842.tif 000012
【００２６】
を、対応した利得ステップ大きさを記憶しているレジスタ又はバッファに与える。ＬＮＡ140 およびミキサ利得は上方または下方に切替られることができ、それに応じてＤＶＧＡ利得は170において減少されるか、あるいは増加されることを考慮されたい。図４には、オンライン利得ステップ大きさ追跡アルゴリズムのフロー図が示されている。
【００２７】
図２を簡単に参照すると、グラフ200は、ＡＧＣ 130 における環境事情(circumstances)またはコンポーネントのせいでシフトされた実際の利得ステップ大きさを追跡するために利得ステップ大きさ210がどのようにして時間を超過して動的に調整されるかを示している。図１を再び参照すると、追跡および補償アルゴリズム（示されていない）はアナログおよびデジタル利得を調整して、ＤＶＧＡの後の信号レベルが一定であることを保証する。それに加えて、追跡および補償アルゴリズムはまた実際の利得ステップ大きさを追跡する。１つのアプローチは、受信機120の動作中にオンラインで実際の利得ステップ大きさを追跡することである。したがって、ＬＮＡ140 が利得状態を切替えた後、ＡＧＣ出力エネルギと所定のエネルギ基準との間のｄＢでのエラーは、参照符号174の一部である利得ステップ大きさ追跡ブロックを駆動するための入力として決定される。174におけるエネルギ基準とＡＧＣ出力エネルギとの間のエラーは、利得制御論理のために使用されるＡＧＣ130の現存する内部変数である。結果として、ステップ大きさ追跡アルゴリズムの動作のために、観察可能な新規のものは発生される必要がない。
【００２８】
ＬＮＡ140が利得状態を切替えるか、あるいはミキサが利得状態を切替えるか（ミキサは中間段150の一部であり、以下に説明される）、もしくは両コンポーネントが利得状態を切替えた後、since the ＤＶＧＡ170 は記憶された公称利得ステップ大きさを使用してアナログ利得変化を補償するため、基準からのＡＧＣ出力エネルギエラーは、利得ステップ大きさ不整合の雑音観察である。このエラー信号は、公称利得ステップ大きさへの補正を生成するためにループ利得と乗算される。補正項は、公称値を更新する記憶されている利得ステップ大きさ値に与えられる。一般に、ループ利得の選択は複数のＯＦＤＭ記号にわたる受信電力変動に依存する。複数のＯＦＤＭ記号にわたるより大きい電力変動に関して、観察雑音を抑制するためにより低いループ利得が使用されることができる。
【００２９】
図３は、ＡＧＣブロックにおける実際のステップ大きさと公称ステップ大きさとの間の不整合を示す概略図300である。利得ステップ大きさ追跡アルゴリズムの詳細な説明を続ける前に、このようなアルゴリズムまたは他のコンポーネントによって補償されるエラーのタイプを示すために図３を示す。概略図300において、利得状態ｉのライン310 は最大許容ＲＦ入力電力であり、それより上ではＡ／Ｄ飽和を避けるためにアナログ利得状態が下方に切替えられる。同様に、利得状態ｉ＋１のライン320 は最小許容ＲＦ入力電力であり、それより下ではＡ／Ｄ出力における信号対量子化比（ＳＱＲ）を改善するためにアナログ利得状態が上方に切替えられる。ライン320とライン324との間のマージンはヒステリシスである。実際の利得ステップ大きさが公称値より大きい場合、システムの実際のヒステリシスは328における不整合εの量だけ減少されることとなり、330で示されている。ＳＱＲ減少も図から認識できる。不整合328によって引起される別の問題は、ＤＶＧＡ飽和である。ｄＢで書かれた、ＡＧＣのアナログ利得、デジタル利得、合計利得は下記を満足する:
【数１１】
2008533842.tif 000013
【００３０】
アナログ利得状態か変化した後、アナログ利得およびデジタル利得は、実際のおよび公称利得ステップ大きさにしたがって調整される。アナログ利得は下方に切替えられると仮定すると、利得切替え後の合計利得は：
【数１２】
2008533842.tif 000014
【００３１】
それ故、アナログ利得切替え後の合計利得変化は、
【数１３】
2008533842.tif 000015
【００３２】
不整合ε＞０であって、アナログ利得切替えの前および後においてＲＦ入力電力が一定である場合、ＤＶＧＡ出力エネルギはＤＶＧＡ基準エネルギより上でεｄＢとなり、それはＤＶＧＡ飽和の可能性を増大させる。利得ステップ不確実性の影響には下記が含まれる：
アナログ利得が下方に切替えられる場合
−  実際＞公称→減少されたヒステリシスおよびＳＱＲ
−  実際＜公称→飽和
アナログ利得が上方に切替えられる場合
−  実際＞公称→減少されたヒステリシスおよび飽和
−  実際＜公称→減少されたＳＱＲ
【００３３】
図４に進むと、アナログ利得ステップの数はＭ示されている。したがって、Ｍ個のレジスタGainStepMag[ｌ・・・Ｍ］は現在の利得ステップ大きさを記憶するために使用されることができ、ここでGainStepMag［ｉ］は利得状態ｉとｉ＋１との間の利得ステップ大きさを示す。提案されたアルゴリズムの一例では、アナログ利得状態遷移の直前の更新期間のＤＶＧＡ追跡ループ利得および基準からのＤＶＧＡ出力エネルギエラーが記憶される。図４に示されているように、アナログ利得状態は切替えられたかどうかが410において判断される。切替えが行われない場合、プロセスは420で終了する。410において利得状態が切替えられている場合、プロセスは430に進み、利得状態が下方に切替えられたかどうかを判断する。イエスならば、プロセスは440において以下の式を行う：
【数１４】
2008533842.tif 000016
【００３４】
430においてアナログ利得が下方に切替えられていない場合、プロセスは450に進み、以下の式を行う：
【数１５】
2008533842.tif 000017
【００３５】
Ａ(ｎ)は観察Ｅｒｒ(ｎ)−(１−ＫL(ｎ−１))Ｅｒｒ(ｎ−１) を示し、ｎ（ｎ）は観察雑音を示し、Ｓ(ｎ)はｎ番目の更新期間に関する真の大きさと公称利得ステップ大きさとの間の不整合を示すものとする。真の利得ステップ大きさは、複数のＤＶＧＡレジスタ中に記憶されている公称ステップ大きさとＳ(ｎ)を加算することによって得ることができる。図４中のプロセス400にしたがって、
【数１６】
2008533842.tif 000018
【００３６】
が得られる。
【００３７】
上記の式は、以下のようにｚ領域(domain)において解かれることができる：
【数１７】
2008533842.tif 000019
【００３８】
それ故、時間領域において
【数１８】
2008533842.tif 000020
【００３９】
式３から、Ｓ(ｎ)の定常状態(steady-state)コンポーネントである最初の項は、０＜Ｋ＜２の場合、大きさ不整合εに収束する(converges)。観察雑音平均がゼロ平均の(zero-mean)ものであって独立の(independent)ものである場合、観察雑音による残りの(residual)追跡エラーの分散は
【数１９】
2008533842.tif 000021
【００４０】
として計算できる。ここで、σn2 は観察雑音ｎ(ｎ)の分散である。収束のレート(rate)は一般に利得ステップ大きさ追跡において重要ではない（アナログ利得ステップ大きさは通常温度変化に依存し、速いレートで変化すると期待されていない）ため、観察雑音を十分に抑制するために小さいＫStepMag が選択可能である。
【００４１】
図５に進むと、例示的な自動利得制御ブロック500 が示されている。この例において、信号はアンテナ510によって受信され、低雑音増幅器(ＬＮＡ) 530に送信される前にＳＡＷ(表面弾性波)フィルタ520 によって処理される。信号はベースバンドフィルタ550によって処理される前に、ＬＮＡ 530からミキサ 540に送られる。フィルタ550からの出力は、デジタル信号情報をデジタル可変利得増幅器(ＤＶＧＡ) 570に送信するアナログデジタル変換器（Ａ／Ｄ）560によって処理される。ＡＧＣ追跡コンポーネント580 は、そのＤＶＧＡ 570からの出力の監視および追跡を行うために使用される。ＡＧＣ追跡ブロック580 の出力に基づいて、アナログ利得調整ブロック590 はＬＮＡ530 およびミキサ540 のブロックを制御する。示されているように、利得ステップ大きさ追跡コンポーネント594 は、追跡コンポーネント580の監視およびアナログ利得ステップ大きさの追跡を行うために設けられている。認識できるように、ＡＧＣブロック 500に関して、他の複数の構成が可能である。
【００４２】
図６は、無線システムの自動利得制御プロセス600の一例を示している。説明を簡単にするために、図６および上記の図４の方法は一連のあるいはいくつかの動作(acts)として図示および説明されているが、いくつかの動作はここに図示および説明されているものとは異なる順序でおよび、または他の動作と同時に行われてもよいため、ここに記載されているプロセスは動作の順序により制限されないことが理解され、認識される。たとえば、当業者は、その代わりに一つの方法を、状態図(diagram)におけるような、一連の相互に関係のある(interrelated)状態または事象として表すことができることを理解し、認識するであろう。さらに、示されている動作の全てが、ここに開示されている本発明の方法にしたがって一つの方法を実施することを要求されるとは限らない。
【００４３】
610に進むと、無線信号は受信機によって受信され、その後、620においてその受信された信号のアナログ利得処理を基本的に行う低雑音増幅器により処理される。630において、ミキサ、他のフィルタ、アナログデジタル変換器等のような中間段コンポーネントは、その受信されたアナログ信号をその次のデジタル信号に処理する。上述されているように、Ａ／Ｄを飽和させない、あるいはそのＡ／Ｄの量子化雑音フロア(quantization noise floor)に近すぎる信号を供給しないことが望ましい。640 において、Ａ／Ｄからの出力は、上述したように増幅器の出力の追跡および監視が行われるデジタル可変利得増幅器に送られる。650 において、公称ステップ大きさ値は、640 で行われた監視および追跡を考慮して、必要ならば、調整される。このような調整は、コンポーネント許容差または不整合を考慮して、および、たとえば、温度または圧力変化のようなコンポーネントパラメータ変化を発生させる可能性のある環境条件にしたがって行われることができる。
【００４４】
図７は、ここに記載されている１以上の観点による、無線通信環境において使用されるユーザ装置700 を示している。ユーザ装置700 は、たとえば、受信アンテナ（示されていない）から信号を受信して、その受信された信号に関して典型的な動作を行い（たとえば、濾波、増幅、ダウンコンバート(down converts)等を行い）、サンプルを得るために適当な状態にされた(conditioned)信号をデジタル化する受信機702 を有している。受信機702 は非線形受信機であることができる。復調器704 は、チャネル推定(channel estimation)のために受信されたパイロット記号を復調して、プロセッサ706に提供することができる。プロセッサ706 は、受信機702 により受信された情報の解析および、または送信機716 による送信のための情報の生成に専用のプロセッサ、ユーザ装置700 の１以上のコンポーネントを制御するプロセッサ、および、または、受信機702 により受信された情報の解析と送信機716 による送信のための情報の生成の両方を行い、かつ、ユーザ装置700 の１以上のコンポーネントの制御を行うプロセッサであることができる。ユーザ装置700はさらに、前に説明された利得補償を行うためにプロセッサ706 に動作するように結合されるメモリ708 を有することができる。
【００４５】
ここに記載されているデータ記憶（たとえば、メモリ）コンポーネントは、揮発性メモリまたは不揮発性メモリのいずれかであることができ、あるいは揮発性および不揮発性メモリの両者を含むことができることが認識されるであろう。制限ではなく実例として、不揮発性メモリは、読出し専用記憶素子(ＲＯＭ)、プログラム可能ＲＯＭ（ＰＲＯＭ）, 電気的プログラム可能なＲＯＭ （ＥＰＲＯＭ）、電気的消去可能なＲＯＭ (ＥＥＰＲＯＭ)、またはフラッシュメモリを含むことができる。揮発性メモリは、外部キャッシュメモリとして動作するランダムアクセスメモリ(ＲＡＭ)を含むことができる。制限ではなく実例として、ＲＡＭは、同期ＲＡＭ(ＳＲＡＭ)、ダイナミックＲＡＭ（ＤＲＡＭ）、同期ＤＲＡＭ（ＳＤＲＡＭ）、ダブルデータレート(double data rate)ＳＤＲＡＭ（ＤＤＲ  ＳＤＲＡＭ）、エンハンスド(enhanced)ＳＤＲＡＭ（ＥＳＤＲＡＭ）、同期リンクＤＲＡＭ（ＳＬＤＲＡＭ）、およびダイレクトラムバスＲＡＭ（ＤＲＲＡＭ）のような多くの形態で利用可能である。本発明のシステムおよび方法のメモリ708 は、これらおよび任意の他の適切なタイプのメモリを、それらに制限されずに、有するように意図されている。
【００４６】
図８は、１以上のユーザ装置804から複数の受信アンテナ806を通って（複数の）信号を受信する受信機810 と、一つの送信アンテナ808 を通って１以上のユーザ装置804に送信する送信機 822とを備えている基地局802を有するシステム800の一例を示している。受信機810 は受信アンテナ806から情報を受信することができ、受信された情報を復調する復調器812と動作するように関連付けられる。復調された記号は、プロセッサ814によって解析され、それは、適切な情報がここに記載されている種々の動作および機能を行うことと関連づけられたメモリ816に結合される。変調器820 は、送信機822 により送信アンテナ808を通ってユーザ装置804 に送信するために信号を多重化することができる。
【００４７】
図９は、例示的な無線通信システム900 を示している。無線通信システム900 は簡潔のために１つの基地局と１つの端末を示している。しかしながら、システムは２以上の基地局および、または２以上の端末を含むことができ、ここにおいて付加的な基地局および、または端末は、以下に説明する例示的な基地局および端末に関して実質的に類似しているか、あるいは異なっていることができることが認識される。
【００４８】
図９を参照すると、ダウンリンク上では、アクセスポイント905において、送信（ＴＸ）データプロセッサ910 はトラヒックデータを受信し、フォーマットし(formats)、符号化し、インターリーブし、変調し（あるいは記号マップし）、そして変調記号（“データ記号”）を供給する。記号変調器915 はデータ記号およびパイロット記号を受信して処理し、記号のストリームを供給する。記号変調器915 はデータおよびパイロット記号を多重化し、それらを送信機ユニット（ＴＭＴＲ）920に供給する。各送信記号は、データ記号、パイロット記号、またはゼロの信号値であってもよい。パイロット記号は、各記号期間に連続的に送られてもよい。パイロット記号は周波数分割多重化（ＦＤＭ）され、直交周波数分割多重化（ＯＦＤＭ）され、時分割多重化（ＴＤＭ）され、周波数分割多重化（ＦＤＭ）され、あるいは符号分割多重化（ＣＤＭ）されることができる。
【００４９】
ＴＭＴＲ 920 は記号のストリームを受信し、１以上のアナログ信号に変換し、さらにそのアナログ信号を適当な状態にして（たとえば、増幅し、濾波し、周波数アップコンバートして）、無線チャネルによる送信に適したダウンリンク信号を発生する。その後、ダウンリンク信号はアンテナ925を通って端末に送信される。端末930 において、アンテナ935 はダウンリンク信号を受信し、受信された信号を受信機ユニット（ＲＣＶＲ）940に供給する。受信機ユニット940 はその受信された信号を適当な状態にして（たとえば、濾波し、増幅し、周波数ダウンコンバートして）、サンプルを得るためにその適当な状態にされた信号をデジタル化する。記号復調器945 は、チャネル推定のために受信されたパイロット記号を復調してプロセッサ950に供給する。記号復調器945 はさらに、プロセッサ950からのダウンリンクの周波数応答推定を受信し、データ記号推定（送信されたデータ記号の推定である）を得るためにその受信されたデータ記号に関してデータ復調を行い、そのデータ記号推定をＲＸデータプロセッサ955 に供給し、それはその送信されたトラヒックデータを回復する(recover)ためにデータ記号推定を復調し（すなわち、記号デマップし(de-maps)）、デインターリーブし(de-interleaves)、復号する。記号復調器945 およびＲＸデータプロセッサ955 による処理は、アクセスポイント905における記号変調器915 およびＴＸデータプロセッサ910による処理にそれぞれ相補的である。
【００５０】
アップリンク上において、ＴＸデータプロセッサ960 はトラヒックデータを処理し、データ記号を供給する。記号変調器965 はそのデータ記号をパイロット記号と共に受信して多重化し、変調を行って、記号のストリームを供給する。その後、送信機ユニット970 は記号のストリームを受信して処理し、アップリンク信号を発生し、それはアンテナ935 によってアクセスポイント905に送信される。
【００５１】
アクセスポイント905において、端末930からのアップリンク信号はサンプルを得るためにアンテナ925により受信され、そして受信機ユニット975により処理される。その後、記号復調器980 はそれらサンプルを処理し、そのアップリンクに関するデータ記号推定および受信されたパイロット記号を提供する。ＲＸデータプロセッサ985 は端末930によって送信されたトラヒックデータを回復するためにデータ記号推定を処理する。プロセッサ990 は、アップリンク上で送信中の各アクティブ(active)端末に関するチャネル推定を行う。マルチプルな(multiple) 端末は、アップリンク上においてそれらの各割当てられたセット(sets)のパイロットサブバンド(subbands)でパイロットを同時に送信することができ、ここでパイロットサブバンドセットはインターレースされる(interlaced)ことができる。
【００５２】
プロセッサ990 および950 はそれぞれアクセスポイント905および端末930 における動作を指図する（たとえば、制御する、適当な状態にする、管理する等）。プロセッサ990 および950 はそれぞれ、プログラムコード(codes)およびデータを記憶するメモリユニット（示されていない）と関連付けられることができる。プロセッサ990 および950 はまた、それぞれアップリンクおよびダウンリンクに関するインパルス応答推定および周波数を得るための計算を行うことができる。
【００５３】
多元接続システム（たとえば、ＦＤＭＡ、ＯＦＤＭＡ、ＣＤＭＡ、ＴＤＭＡ等）に関して、マルチプルな端末はアップリンク上において同時に送信することができる。ここに記載されている技術は種々の手段によって実施されることができる。たとえば、これらの技術はハードウェア、ソフトウェア、あるいはその組合せで実施されることができる。ハードウェアの実施について、チャネル推定に使用される処理ユニットは、１以上の特定用途向け集積回路（ＡＳＩＣｓ）、デジタル信号プロセッサ（ＤＳＰｓ）、デジタル信号処理装置（ＤＳＰＤｓ）、プログラム可能な論理装置（ＰＬＤｓ）、フィールドプログラム可能なゲートアレイ（ＦＰＧＡｓ）、複数のプロセッサ、複数の制御装置、複数のマイクロコントローラ、複数のマイクロプロセッサコントローラ、ここに記載された機能を行うように設計された他の電子ユニット、あるいはその組合せの中で実施されることができる。ソフトウェアに関して、実施は、ここに記載された機能を行う複数のモジュール（たとえば、手続き、機能等）によるものであることができる。ソフトウェアコードはメモリユニット中に記憶され、プロセッサ990 および950によって実行されてもよい。
【００５４】
ソフトウェア実施に関して、ここに記載されている技術はここに記載された機能を行う複数のモジュール（たとえば、手続き、機能等）により実施されてもよい。ソフトウェアコードはメモリユニット中に記憶され、プロセッサによって実行されてもよい。メモリユニットはプロセッサ内において実施されてもよいし、あるいはプロセッサの外部で実施されてもよく、その場合それは、技術的に知られているように種々の手段を介してプロセッサに通信するように(communicatively)結合されることができる。
【００５５】
上記の記載には例示的な実施形態が含まれる。当然ながら、それら実施形態を説明するためにコンポーネントまたは方法の考えられるあらゆる組合せを説明することは不可能であるが、しかし当業者は多くの別の組合せおよび置換が可能であることを認識できる。したがって、これらの実施形態は、添付されている請求項の技術的範囲内にある全てのこのような変更、修正および変化を含む(embrace)ものである。さらに、詳細な説明および請求項の両方において“含む(includes)”という用語が使用されるという点で、このような用語は、“有する(comprising)”という用語と同様に包括的であることを意図されている。これは、“有する(comprising)”が請求項の中で使用されるときに前後を接続させる語の意味と解釈されるからである。
【図面の簡単な説明】
【００５６】
【図１】無線受信機用の利得補償システムを示す概略ブロック図。
【図２】時間にわたる実際の増幅器利得に対する公称利得追跡を示す一例の概略図。
【図３】ＡＧＣブロックにおける実際のステップ大きさと公称ステップ大きさとの間の不整合を示す概略図。
【図４】利得大きさ追跡のプロセスの例を示す概略図。
【図５】自動利得制御ブロックの一例を示す概略図。
【図６】無線システムのＡＧＣプロセスの例を示す概略図。
【図７】無線システムのユーザ装置の一例を示す概略図。
【図８】無線システムの基地局の一例を示す概略図。
【図９】無線システムのトランシーバの一例を示す概略図。
【図１】
2008533842.tif 000022
【図２】
2008533842.tif 000023
【図３】
2008533842.tif 000024
【図４】
2008533842.tif 000025
【図５】
2008533842.tif 000026
【図６】
2008533842.tif 000027
【図７】
2008533842.tif 000028
【図８】
2008533842.tif 000029
【図９】
2008533842.tif 000030
【国際調査報告】
2008533842.tif 000031
2008533842.tif 000032