(57)【要約】  本発明はＳｉＧｅ  ＲＦ  ＢｉＣＭＯＳ技術用の集積型ＳｉＣｒ金属薄膜抵抗（１０）を提供する。集積型ＳｉＣｒ薄膜抵抗（１０）を使用すると実装密度が増加し、高周波で表面実装構成から引き起こされる寄生効果が低減される。本発明によれば、ＳｉＣｒ薄膜抵抗のシート抵抗（Ｒｓ）は、ＳｉＣｒ堆積条件を選択的に制御することによって、２％未満の均一性で広範囲の約４００〜２５００オーム／□で変えることができる。さらに、本発明に従って形成されたＳｉＣｒ薄膜抵抗は、それぞれ約１００ｐｐｍ／℃未満及び約−０．９ｐｐｍ／℃２未満のＴＣＲの１次係数及び２次係数を有する。
2008515215.tif 000002
【特許請求の範囲】
【請求項１】
ＳｉＣｒ金属薄膜抵抗を形成する方法であって、
誘電体基板の平坦化された表面にＳｉＣｒの膜を堆積させ、
前記ＳｉＣｒ膜をアニールし、
前記ＳｉＣｒ膜にフォトレジストを塗布し、
ＳｉＣｒ薄膜抵抗を画定するために単一のマスクを用いて前記フォトレジストをパターン化し、
前記ＳｉＣｒ金属薄膜抵抗を形成するために前記ＳｉＣｒ膜をエッチングすることを備え、
約４００オーム／□よりも大きいシート抵抗を与えるように、前記ＳｉＣｒ膜の堆積条件及びアニール条件が選択的に制御される方法。
【請求項２】
前記ＳｉＣｒ金属薄膜抵抗上に更なる誘電体層を堆積させ、
前記更なる誘電体層の表面を平坦化させ、
前記ＳｉＣｒ金属薄膜抵抗から前記更なる誘電体層の表面まで導電性バイアを形成することをさらに備える、請求項１に記載の方法。
【請求項３】
約４００〜２５００オーム／□の範囲のシート抵抗を与えるように前記ＳｉＣｒ膜の前記堆積条件及び前記アニール条件を選択的に制御することをさらに備える、請求項１に記載の方法。
【請求項４】
それぞれ約１００ｐｐｍ／℃未満及び約−０．９ｐｐｍ／℃２未満の抵抗温度係数（ＴＣＲ）の１次係数及び２次係数を与えるように前記ＳｉＣｒ膜の前記堆積条件及び前記アニール条件を選択的に制御することをさらに備える、請求項１に記載の方法。
【請求項５】
約３、５８８〜１３、０００μΩ−ｃｍの範囲の固有抵抗を与えるように前記ＳｉＣｒ膜の前記堆積条件及び前記アニール条件を選択的に制御することをさらに備える、請求項１に記載の方法。
【請求項６】
前記堆積条件が堆積中の堆積電力、チャンバ圧力、及びガス流量を備える、請求項１に記載の方法。
【請求項７】
前記アニール条件がアニール温度を備える、請求項１に記載の方法。
【請求項８】
前記ＳｉＣｒ膜の厚さを変えるように堆積条件を選択的に制御することをさらに備える、請求項１に記載の方法。
【請求項９】
前記ＳｉＣｒの膜がアルゴン／酸素ガス中でＳｉＣｒターゲットを用いて前記誘電体基板の前記平坦化された表面に堆積させられ、前記ＳｉＣｒターゲットが約７２重量％のＳｉ及び２８重量％のＣｒを備える、請求項１に記載の方法。
【請求項１０】
約４００オーム／□よりも大きいシート抵抗を有するＳｉＣｒ金属薄膜抵抗を備える半導体構造体。
【請求項１１】
前記ＳｉＣｒ金属薄膜抵抗が、それぞれ約１００ｐｐｍ／℃未満及び約−０．９ｐｐｍ／℃２未満の抵抗温度係数（ＴＣＲ）の１次係数及び２次係数を有する、請求項１０に記載の半導体構造体。
【請求項１２】
前記ＳｉＣｒ金属薄膜抵抗が約４００〜２５００オーム／□の範囲のシート抵抗を有する、請求項１０に記載の半導体構造体。
【請求項１３】
前記ＳｉＣｒ金属薄膜抵抗が約３、５８８〜１３、０００μΩ−ｃｍの範囲の固有抵抗を有する、請求項１０に記載の半導体構造体。
【請求項１４】
ＳｉＣｒ金属薄膜抵抗を形成する方法であって、
誘電体基板の平坦化された表面にＳｉＣｒの膜を堆積させ、
前記ＳｉＣｒ膜をアニールし、
前記ＳｉＣｒ膜にフォトレジストを塗布し、
ＳｉＣｒ薄膜抵抗を画定するために単一のマスクを用いて前記フォトレジストをパターン化し、
前記ＳｉＣｒ金属薄膜抵抗を形成するために前記ＳｉＣｒ膜をエッチングすることを備え、
約４００〜２５００オーム／□よりも大きいシート抵抗、それぞれ約１００ｐｐｍ／℃未満及び約−０．９ｐｐｍ／℃２未満の抵抗温度係数（ＴＣＲ）の１次係数及び２次係数、並びに約３、５８８〜１３、０００μΩ−ｃｍの範囲の固有抵抗を与えるように、前記ＳｉＣｒ膜の堆積条件及びアニール条件が選択的に制御される方法。
【請求項１５】
前記堆積条件が堆積中の堆積電力、チャンバ圧力、及びガス流量を備える、請求項１４に記載の方法。
【請求項１６】
前記アニール条件がアニール温度を備える、請求項１４に記載の方法。
【請求項１７】
前記ＳｉＣｒ膜の厚さを変えるように堆積条件を選択的に制御することをさらに備える、請求項１４に記載の方法。
【請求項１８】
前記ＳｉＣｒの膜がアルゴン／酸素ガス中でＳｉＣｒターゲットを用いて前記誘電体基板の前記平坦化された表面に堆積させられ、前記ＳｉＣｒターゲットが約７２重量％のＳｉ及び２８重量％のＣｒを備える、請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に半導体デバイスに関する。より詳細には、本発明は、ＳｉＧｅ  ＲＦ−ＢｉＣＭＯＳ（無線周波バイポーラ相補型金属酸化膜半導体）技術用の集積型ＳｉＣｒ金属薄膜抵抗の形成を対象とする。
【背景技術】
【０００２】
無線通信の出現及び対応する高周波のミリメートル波領域への使用の驚異的な成長は、性能を増大することだけでなく同時にパッケージ及びモジュールの大きさを減少させることへの新たな要求をもたらした。これらの要求は高周波用途用の高度に集積化されたパッケージ及びモジュール技術を必要とする。
【０００３】
薄膜抵抗などの集積型パッシブ要素を使用すると、高周波での表面実装寄生効果を著しく低減し、実装密度を増大し、製造性を改善することができる。これは、無線用途のシステムレベルでの集積化に必要なパッシブ要素のＲＦ及びアナログ性能の改善を余儀なく必要とする。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
将来の技術世代は、注入シリコン又はポリシリコン抵抗と比較して、高精度の固有抵抗、低いＴＣＲ（抵抗温度係数）、高い直線性、低ノイズ、及び改善された整合性をもつ集積型ＲＦ薄膜抵抗を必要とする。しかし、ＴａＮ、ＮｉＣｒ、及びＴａＳｉなどの集積型金属薄膜抵抗を生成するために通常使用される材料は、シート抵抗値が１５０〜２００オーム／□未満に制限されるという重大な欠点を有する。
【課題を解決するための手段】
【０００５】
本発明はＳｉＧｅ  ＲＦ  ＢｉＣＭＯＳ技術用の集積型ＳｉＣｒ金属薄膜抵抗を提供する。集積型ＳｉＣｒ薄膜抵抗を使用すると実装密度が増加し、高周波で表面実装構造から引き起こされる寄生効果が低減される。本発明によれば、ＳｉＣｒ薄膜抵抗のシート抵抗はＳｉＣｒ堆積条件を選択的に制御することにより２％未満の均一性で広範囲の約４００〜２５００オーム／□に変えることができる。さらに、本発明により形成されたＳｉＣｒ薄膜抵抗は、それぞれ約１００ｐｐｍ／℃未満及び約−０．９ｐｐｍ／℃２未満のＴＣＲの１次係数及び２次係数を有する。
【０００６】
本発明の第１の態様は、ＳｉＣｒ金属薄膜抵抗を形成する方法であって、誘電体基板の平坦化された表面にＳｉＣｒの膜を堆積させ、前記ＳｉＣｒ膜をアニールし、前記ＳｉＣｒ膜にフォトレジストを塗布し、ＳｉＣｒ薄膜抵抗を画定するために単一のマスクを用いて前記フォトレジストをパターン化し、前記ＳｉＣｒ金属薄膜抵抗を形成するために前記ＳｉＣｒ膜をエッチングすることを備え、約４００オーム／□よりも大きいシート抵抗を与えるように、前記ＳｉＣｒ膜の堆積条件及びアニール条件が選択的に制御される方法を対象とする。
【０００７】
本発明の第２の態様は約４００オーム／□よりも大きいシート抵抗を有するＳｉＣｒ金属薄膜抵抗を備える半導体構造体を対象とする。
【０００８】
本発明の第３の態様は、ＳｉＣｒ金属薄膜抵抗を形成する方法であって、誘電体基板の平坦化された表面にＳｉＣｒの膜を堆積させ、前記ＳｉＣｒ膜をアニールし、前記ＳｉＣｒ膜にフォトレジストを塗布し、ＳｉＣｒ薄膜抵抗を画定するために単一のマスクを用いて前記フォトレジストをパターン化し、前記ＳｉＣｒ金属薄膜抵抗を形成するために前記ＳｉＣｒ膜をエッチングすることを備え、約４００〜２５００オーム／□よりも大きいシート抵抗、それぞれ約１００ｐｐｍ／℃未満及び約−０．９ｐｐｍ／℃２未満の抵抗温度係数（ＴＣＲ）の１次係数及び２次係数、並びに約３、５８８〜１３、０００μΩ−ｃｍの範囲の固有抵抗を与えるように、前記ＳｉＣｒ膜の堆積条件及びアニール条件が選択的に制御される方法を対象とする。
【０００９】
本発明のこれら特徴及び他の特徴は、添付図面とともになされた本発明の様々な態様についての以降の詳細な説明からより容易に理解されるであろう。
【００１０】
図面は単なる概略的な説明であり、本発明の特定のパラメータを表現するように意図されていないことに留意すべきである。図面は、本発明の一般的な態様だけを示すように意図されており、従って、本発明の範囲を制限するものと見なされるべきでない。
【発明を実施するための最良の形態】
【００１１】
図１を参照すると、本発明の実施形態に従って生成されたＳｉＣｒ金属薄膜抵抗１０のＳＥＭ（走査電子顕微鏡）断面が示される。ＳｉＣｒ薄膜抵抗１０は、例えば二酸化シリコン（ＳｉＯ２）を備える高密度平坦化誘電体基板１２上に形成される。ＳｉＣｒ薄膜抵抗１０はバイア１６によって上部金属レベル１４に直接接続される。
【００１２】
本発明の実施形態に従ってＳｉＣｒ薄膜抵抗１０を形成する方法が図２〜図８を参照しながら示される。
【００１３】
図２に、バイア１６によって相互接続された様々な金属層１４（例えば、Ｍ２、Ｍ３）を含む高密度誘電体基板１２が示される。金属層１４及びバイア１６は従来のフォトリソグラフィ技法を用いて形成される。誘電体基板１２は、例えば高密度プラズマ（ＨＤＰ）化学蒸着法（ＣＶＤ）プロセスを用いて形成することができる。例えばプラズマ強化テトラエチルオルソシリケート（ＰＥＴＥＯＳ）及び領域選化学蒸着法（ＳＡＣＶＤ）を含む他の適切な技法も使用することができる。
【００１４】
誘電体基板１２はＳｉＣｒ膜の堆積の前に平坦化される（図３）。平坦化は例えば既知のＣＭＰ（化学機械研磨）技法を用いて行われてもよい。その後、ＳｉＣｒの膜１８が誘電体基板１２の平坦化された表面２０に堆積される。ＳｉＣｒが誘電体基板１２の平坦化された表面２０に堆積されるので、後のステップのＳｉＣｒ  ＲｌＥ（反応性イオン・エッチング）プロセス・ウィンドウが改善される。
【００１５】
ＳｉＣｒ膜１８は、アルゴン／酸素ガス中でＳｉＣｒターゲット２１（擬似的に示される）のＰＶＤ（物理蒸着法）を用いて誘電体基板１２の平坦化された表面２０に堆積される。高い固有抵抗及び低いＴＣＲを得るために、Ｓｉ含有量がターゲット２１中で高くされ、Ｃｒとともに使用され、例えば７２重量％のＳｉと２８重量％のＣｒである。ＳｉＣｒ膜１８の堆積速度は、堆積中に使用されるＲＦ電力、ガス流量、及びチャンバ圧力に応じて変えることができる。ＳｉＣｒ膜１８の厚さを変えて、ＳｉＣｒ膜１８の所望のシート抵抗値を達成することができる。次に、堆積後アニールが３８０〜５００℃の温度範囲で行われる。
【００１６】
次に、図４に示されるように、ＳｉＣｒ薄膜抵抗を画定するために単一のマスク・ステップ使用される。これは、２つ以上のマスキング・レベルを必要とする、ＴａＮ、ＮｉＣｒ、及びＴａＳｉを含む集積型金属薄膜抵抗を製作するために一般に使用される他の材料と比較して利点を提供する。フォトレジスト２２の層がＳｉＣｒ膜１８に塗布され、単一のマスク２３（擬似的に示される）を用いてパターン化される。フォトレジスト２２は、例えばスピン・コーティング又は他の適切な技法を用いて塗布することができる。その結果の構造体が図４に示される。
【００１７】
次に、ＳｉＣｒ薄膜１８のプラズマ・ドライ・エッチングがＣ１２／ＢＣｌ３／ＳＦ６の組み合わさった化学作用を用いて行われ、ＳｉＣｒ薄膜抵抗１０が形成される。例えばＣＦ４／ＣＨＦ３を含む他の適切なエッチング剤化学作用も使用することができる。フォトレジスト２２を取り除いた後の結果として生じた構造体が図５に示される。本発明によれば、ＳｉＣｒ薄膜抵抗１０のシート抵抗は、ＳｉＣｒ堆積条件を選択的に制御することによって２％未満の均一性で広範囲の約４００〜２５００オーム／□で変えることができる。さらに、本発明に従って形成されたＳｉＣｒ薄膜抵抗１０は、それぞれ約１００ｐｐｍ／℃未満及び約−０．９ｐｐｍ／℃２未満のＴＣＲの１次係数及び２次係数を有する。
【００１８】
図６に示されるように、次に、誘電体基板１２の平坦化された表面２０及びＳｉＣｒ薄膜抵抗１０の上に（例えばＨＤＰ−ＣＶＤプロセスを用いて）更なる誘電体層２４が堆積される。次に、誘電体層２４は平坦化され、既知の技法を用いてパターン化される。その後、図７及び図８に示されるように、金属プラグ１６が、ＳｉＣｒ薄膜抵抗１０を、後に形成される最上部金属相互接続１４に接続するために既知の対応で形成される。
【００１９】
実施例
ＳｉＣｒ堆積のＤＯＥ（実験計画）が行われた。ＤＯＥの目的は、製造可能なプロセスを確立するためにＳｉＣｒの堆積及びアニールのプロセス条件を判断することであった。ＳｉＣｒ膜厚は所望のシート抵抗を達成するために必要に応じて変更された。ＤＯＥは、ＲＦ電力、ガス流量、及び堆積圧力などの様々なＳｉＣｒ堆積プロセス・パラメータと、それに続く様々なアニール温度を含んでいた。表１は、ＳｉＣｒ堆積のＤＯＥのプロセス・ウィンドウ及び各プロセス・パラメータがどのようにＳｉＣｒ膜の堆積に影響したかを表にしている。安定したＳｉＣｒ堆積プロセスを維持するために、低電力、低圧力、及び適切なＡｒ／Ｏ比が必要であることが見出された。
【表１】
2008515215.tif 000003
【００２０】
図９及び図１０は、堆積したままの及び様々な温度でアニールした後のＳｉＣｒ膜のシート抵抗（Ｒｓ）のデータを示す。両方のプロセスについて、Ｒｓはアニール温度とともに変化した。この変化は、ＳｉＣｒの結晶化が熱アニールによって進められたことを示す。この結果は、堆積したままのＳｉＣｒ膜は非結晶／結晶の複合体であることを実証している。熱アニール温度は、集積型パッシブ構成体で使用するための抵抗を変化させ、従って、適合性を変化させる。ハロー発生器なしで堆積されたＳｉＣｒ膜では、固有抵抗は５、０００〜１３、０００μΩ−ｃｍの範囲で変化した。
【００２１】
低電力及び低圧力において、適切なＡｒ／Ｏ流量比が安定したＳｉＣｒ堆積プロセス・ウィンドウを維持するのに必要であることが見出された。酸素流量のプロセス・ウィンドウは狭いが、酸素含有量は、ＴＣＲ値が低く、安定したＳｉＣｒ堆積を達成するために重要なパラメータである。酸素含有量が高くなると、ＳｉＣｒ膜を変化させるために必要なアニール温度が高くなり、固有抵抗変化をより困難にする。ＳｉＣｒ堆積は高い酸素流量又は１０％よりも大きい高酸素比で不安定であった。図９に示されるようなＲｓ値と異なり、Ｒｓは図１０に示されるように熱アニールとともに増加したことに留意すべきである。２つの結果の間の違いは、低ＲＦ電力のＳｉＣｒ堆積プロセスでのハロー発生器の使用に起因する。両方のＳｉＣｒ堆積プロセスについて、ウェハ内の均一性がアニール後に改善された。ハロー発生器では、ウェハごとのＳｉＣｒの厚さ変化が非常に改善され、ウェハ内の均一性が４〜５％から２％未満（１シグマ）に低減された。ハロー発生器の使用が４つの点でＳｉＣｒ膜に影響を及ぼし、（１）ＳｉＣｒ膜の均一性を改善し、（２）ＴＣＲを改善し、（３）堆積プロセスを安定にし、（４）固有抵抗を変化させたことが明らかになった。
【００２２】
図１１は、他のすべてのＳｉＣｒ堆積パラメータを変えずにそのままにして（６０分間４２０℃でアニールされたＳｉＣｒ膜）、ＳｉＣｒ膜堆積へのアルゴン流量の影響を要約している。図示されるように、ＳｉＣｒ膜のＲｓ及び厚さはアルゴン流量とともに直線的に変化した。アルゴン流量に応じたＲｓと厚さとの間の相関関係は、アルゴン流量がＳｉＣｒ膜の組成に影響しないことを示す。
【００２３】
図１２は堆積ＲＦ電力に応じたＲｓを示す。ＲＦ電力が増加するとともに、ＳｉＣｒ膜のＲｓは１０００〜２０００オーム／□の範囲で減少した。このように、ＲＦ電力はＳｉＣｒ膜のＲｓに影響する。この相関関係が、ＳｉＣｒターゲットの組成を変更せずに（すなわち堆積ＲＦ電力を変えることによって）広範囲のＳｉＣｒ薄膜抵抗の製作を可能にする。
【００２４】
ＳｉＣｒ膜特性へのＲＦ堆積電力の影響を明らかにするために、堆積時間が変更され、ＳｉＣｒ膜厚が変えられた。図１３に示されるように、ＳｉＣｒ膜のＲｓは、（ハロー発生器による堆積からのデータを用いて）様々なＲＦ堆積電力に対して相対厚みに応じた変化した。ＳｉＣｒ膜の外挿された固有抵抗は、約３、５８８〜１３、０００μΩ−ｃｍにわたっていた。低ＲＦ電力のＳｉＣｒ堆積は高ＲＦ電力の堆積よりも高い固有抵抗を示した。このデータは、ＲＦ電力がＳｉＣｒ膜の組成（例えば固有抵抗）に影響することを示す。
【００２５】
図１４は、本発明に従って製作された様々なＳｉＣｒ薄膜抵抗（１．７×４μｍ２から９．８×４００μｍ２の範囲）の測定された抵抗を示す。ＳｉＣｒ薄膜抵抗は１００キロオームまでの広い範囲で幅及び長さに応じた良好な線形の抵抗変化を示す。ＳｉＣｒ薄膜抵抗は、注入型シリコン又はポリシリコン抵抗と比較して、低いＴＣＲ値、高い固有抵抗、非常に改善された整合性も示す。本発明に従って製作されたＳｉＣｒ薄膜抵抗の電気的特性は、２０ｐｐｍ／Ｖよりも良好な電圧直線性及び１００ｐｐｍ／℃未満のＴＣＲを実証した。
【００２６】
当技術分野で知られているように、ＴＣＲは、
【数１】
2008515215.tif 000004
で定義される。ＴＣＲは、公称抵抗値が温度でどれだけ変化しうるかに関する情報を与える。図１５はアニール温度に応じたＴＣ１とＴＣ２を示す。図１５で分かるように、アニール温度が高くなるとともにその範囲にわたってＴＣ１は直線的に増加し、ＴＣ２は減少する。アニール処理を４００℃から４５０℃に増加させると、ＴＣ１は４００℃の１０３ｐｐｍ／℃２から４５０℃の１２６ｐｐｍ／℃に変化し、ＴＣ２は−０．９９から−１．０４ｐｐｍ／℃２に変化した。従って、アニール温度が低いほどＴＣＲ値が良好である。最適のＴＣＲは約４００℃の温度で達成された。Ｒｓもアニール温度に応じた増加する。ＳｉＣｒ膜の電気的特性の変化に寄与すると考えられる要因には膜の酸化及び及び複合物が含まれる。アニール処理は膜を酸化させ、非結晶及び結晶の複合物を変化させる。４００℃のアニール処理はＳｉＣｒ抵抗を４％未満だけ増加させた。温度変化に関するＳｉＣｒ膜の安定性が無線用途には望ましい。
【００２７】
図１６は、温度（−５０℃から１５０℃）に応じた正規化されたＳｉＣｒ  ＴＣＲをポリシリコン抵抗と比較する。ＳｉＣｒ膜のデータは９．８×４００μｍＳｉＣｒ薄膜抵抗から取られ、ＳｉＣｒ薄膜抵抗は最適化ＰＶＤ堆積条件で本発明に従って製作された。図１６に示されるように、アニール温度は、ＴＣＲを制御し、ＳｉＣｒ薄膜抵抗を安定化させるための重要な要因である。ＳｉＣｒ薄膜抵抗は正の線形係数ＴＣ１を有するが、ポリシリコン抵抗は負の係数ＴＣ１を有する。
【００２８】
図１７は、バイアスに応じたＳｉＣｒ抵抗とポリシリコン抵抗の正規化抵抗を示す。バイアス電圧は−１０〜１０Ｖの範囲で変えられ、ＳｉＣｒデータはまた９．８×４００μｍＳｉＣｒ薄膜抵抗から取られた。電気的特性が表２に要約され、本発明に従って生成されたＳｉＣｒ薄膜抵抗はポリシリコン抵抗に対して電気的特性が非常に改善されたことを実証していることが明確に示されている。
【表２】
2008515215.tif 000005
【００２９】
要約すると、本発明を用いて、以下の特性を有するＳｉＣｒ薄膜抵抗を生成することができることを見出した。
１）４００〜２５００オーム／□の広いＲｓ範囲及び３、５８８〜１３、０００μΩ−ｃｍの高い固有抵抗範囲
２）低いＴＣＲ値、＜１００ｐｐｍ／℃のＴＣ１及び−０．９ｐｐｍ／℃２のＴＣ２
３）堆積／アニール条件を制御することによって所望の固有抵抗及びＴＣＲを得ることができる／調節することができる。
【００３０】
本発明の様々な態様についての上記の説明は例示及び説明の目的のために提示された。網羅的であること又は本発明を開示された厳密な形態に限定することは意図されておらず、明らかに多くの変更及び変形が可能である。当業者に明白かもしれないそのような変更及び変形は、添付の特許請求の範囲によって定義されるような本発明の範囲内に含まれることが意図される。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施形態に従って生成されたＳｉＣｒ薄膜抵抗のＳＥＭ（走査電子顕微鏡）断面図である。
【図２】本発明の実施形態に従ってＳｉＣｒ薄膜抵抗を形成するプロセスを示す図である。
【図３】本発明の実施形態に従ってＳｉＣｒ薄膜抵抗を形成するプロセスを示す図である。
【図４】本発明の実施形態に従ってＳｉＣｒ薄膜抵抗を形成するプロセスを示す図である。
【図５】本発明の実施形態に従ってＳｉＣｒ薄膜抵抗を形成するプロセスを示す図である。
【図６】本発明の実施形態に従ってＳｉＣｒ薄膜抵抗を形成するプロセスを示す図である。
【図７】本発明の実施形態に従ってＳｉＣｒ薄膜抵抗を形成するプロセスを示す図である。
【図８】本発明の実施形態に従ってＳｉＣｒ薄膜抵抗を形成するプロセスを示す図である。
【図９】様々なアニーリング条件でのＳｉＣｒ膜のシート抵抗値を示す図である。
【図１０】様々なアニーリング条件でのＳｉＣｒ膜のシート抵抗値を示す図である。
【図１１】ＳｉＣｒ膜堆積へのアルゴン流量の影響を示す図である。
【図１２】堆積用ＲＦ電力に応じたＳｉＣｒシート抵抗値を示す図である。
【図１３】相対厚みに応じたＳｉＣｒシート抵抗を示す図である。
【図１４】本発明に従って製作された様々なＳｉＣｒ薄膜抵抗の測定された抵抗値を示す図である。
【図１５】アニール温度に応じたＴＣＲのＴＣ１係数及びＴＣ２係数を示す図である。
【図１６】温度に応じたＳｉＣｒ抵抗とポリシリコン抵抗の正規化ＴＣＲを示す図である。
【図１７】バイアスに応じたＳｉＣｒ抵抗とポリシリコンの抵抗の正規化抵抗値を示す図である。
【図１】
2008515215.tif 000006
【図２】
2008515215.tif 000007
【図３】
2008515215.tif 000008
【図４】
2008515215.tif 000009
【図５】
2008515215.tif 000010
【図６】
2008515215.tif 000011
【図７】
2008515215.tif 000012
【図８】
2008515215.tif 000013
【図９】
2008515215.tif 000014
【図１０】
2008515215.tif 000015
【図１１】
2008515215.tif 000016
【図１２】
2008515215.tif 000017
【図１３】
2008515215.tif 000018
【図１４】
2008515215.tif 000019
【図１５】
2008515215.tif 000020
【図１６】
2008515215.tif 000021
【図１７】
2008515215.tif 000022
【国際調査報告】
2008515215.tif 000023
2008515215.tif 000024
2008515215.tif 000025