(57)【要約】  本発明は、金属及び更なる元素の両方を含有する化合物を含むゲート領域（１Ｄ、２Ｄ）を有するＮＭＯＳＴ１及びＰＭＯＳＴ２を備えるＣＭＯＳデバイス（１０）に関する。本発明によれば、第１及び第２導電材料はいずれも、モリブデン及びタングステンを含むグループから選択される金属を前記金属として含む化合物を備えると共に、炭素、酸素、カルコゲナイドを含むグループから選択される元素を前記更なる元素として含んでいる。第１及び第２導電材料はいずれも、モリブデン及び炭素または酸素から成る化合物を含むことが好ましい。また本発明は、かかるデバイスを製造する魅力的な方法も提供する。
2008515173.tif 000002
【特許請求の範囲】
【請求項１】
基板と半導体本体とを有する半導体装置であって、前記半導体本体は、第１ソース及びドレイン領域と第１導電型の第１チャネルとを有すると共に第１導電材料を含む第１ゲート領域が第１誘電体領域により前記第１チャネルから分離されて成る第１電界効果トランジスタと、第２ソース及びドレイン領域と前記第１導電型とは逆の第２導電型の第２チャネルとを有すると共に第１導電材料とは異なる第２導電材料を含む第２ゲート領域が第２誘電体領域により前記第２チャネルから分離されて成る第２電界効果トランジスタと、を備え、前記第１導電材料及び前記第２導電材料が金属及び更なる元素の両方を含有する化合物を含む、前記半導体装置であって、前記第１導電材料及び第２導電材料はいずれも、モリブデン及びタングステンを含むグループから選択される金属を前記金属として含有する化合物を備えると共に、炭素、酸素、カルコゲナイドを含むグループから選択される元素を前記更なる元素として含むことを特徴とする、半導体装置。
【請求項２】
前記第１導電材料及び前記第２導電材料はいずれも、モリブデン及び炭素又は酸素から成る化合物を含むことを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記第１導電型がｎ型を含み、前記第１導電材料がモリブデン及び炭素から成る化合物を含み、前記第２導電材料がモリブデン及び酸素から成る化合物を含むことを特徴とする、請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記第１導電型がｎ型を含み、前記第１導電材料が酸素含有量の高いモリブデン及び酸素から成る化合物を含み、前記第２導電材料が酸素含有量の低いモリブデン及び酸素から成る化合物を含むことを特徴とする、請求項１又は請求項２に記載の半導体装置。
【請求項５】
前記第１導電材料が前記更なる元素としてカルコゲナイドを含み、前記第２導電材料が前記更なる元素として酸素を含むことを特徴とする、請求項１に記載の半導体装置。
【請求項６】
基板と半導体本体とを有する半導体装置を製造する方法であって、前記半導体本体は、第１ソース及びドレイン領域と第１導電型の第１チャネルとを有すると共に第１導電材料を含む第１ゲート領域が第１誘電体領域により前記第１チャネルから分離されて成る第１電界効果トランジスタと、第２ソース及びドレイン領域と前記第１導電型とは逆の第２導電型の第２チャネルとを有すると共に前記第１導電材料とは異なる第２導電材料を含む第２ゲート領域が第２誘電体領域により前記第２チャネルから分離されて成る第２電界効果トランジスタと、を備え、前記第１導電材料及び前記第２導電材料に対しては金属及び更なる元素の両方を含有する化合物を含む材料が選択される、前記半導体装置を製造する方法であって、前記第１導電材料及び前記第２導電材料に対してはいずれの材料も、モリブデン及びタングステンを含むグループから選択される金属を前記金属として含有する化合物を含み、炭素、酸素、カルコゲナイドを含むグループから選択される元素を前記更なる元素として含む材料が選択されることを特徴とする、方法。
【請求項７】
前記第１導電材料及び前記第２導電材料の両方に対して、モリブデン及び炭素又は酸素から成る化合物を含む材料が選択されることを特徴とする、請求項６に記載の方法。
【請求項８】
前記第１誘電体領域及び前記第２誘電体領域には金属層が形成され、前記金属層は、前記第１誘電体領域の位置において前記更なる元素のガス状化合物と反応され、その間前記第２誘電体領域の位置における前記金属層はマスクにより前記ガス状化合物に対して保護され、前記マスクを除去した後、前記第２誘電体領域の位置における前記金属層が前記更なる元素のガス状化合物と反応され、その間前記第１誘電体領域の位置における前記金属層は更なるマスクによって前記ガス状化合物に対して保護されることを特徴とする、請求項６または請求項７に記載の方法。
【請求項９】
前記第１誘電体領域及び前記第２誘電体領域には前記第１導電材料から成る層が堆積され、前記層は、前記第２誘電体領域の位置において前記更なる元素のガス状化合物と反応され、その間前記第１誘電体領域の位置における前記第１導電材料から成る層はマスクによって前記ガス状化合物に対して保護されることを特徴とする、請求項６または請求項７に記載の方法。
【請求項１０】
前記第１導電材料から成る前記層は、前記金属層を堆積させて前記金属層を前記更なる元素のガス状化合物と反応させることによって形成されることを特徴とする、請求項９に記載の方法。
【請求項１１】
前記第１導電材料から成る前記層は、ガス状化合物を含む雰囲気中で前記金属層を堆積させることにより形成されることを特徴とする、請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は基板と半導体本体とを有する半導体装置に関する。半導体本体は、第１ソース及びドレイン領域と第１導電型の第１チャネルとを有すると共に第１導電材料を含む第１ゲート領域が第１誘電体領域により第１チャネルから分離されて成る第１電界効果トランジスタと、第２ソース及びドレイン領域と第１導電型とは逆の第２導電型の第２チャネルとを有すると共に第１導電材料とは異なる第２導電材料を含む第２ゲート領域が第２誘電体領域により第２チャネルから分離されて成る第２電界効果トランジスタと、を備え、第１及び第２導電材料は金属及び更なる元素の両方を含有する化合物を含む。サブ０．１ミクロン範囲を下回る高性能ＣＭＯＳ（＝相補型金属酸化膜半導体）デバイスにおいては、様々な理由によりポリシリコンゲートを金属ゲートまたはその合金に置き換えることが望ましい。また、本発明はかかるデバイスを製造する方法に関する。
【背景技術】
【０００２】
冒頭の段落で述べたようなデバイスは、２０００年１０月１０日に発行された米国特許第６，１３０，１２３号から知られている。この特許には、ＣＭＯＳデバイスのＮＭＯＳＴ（＝Ｎ型ＭＯＳトランジスタ）及びＰＭＯＳＴでの使用に適する様々な導電材料が記載されている。仕事関数が約４．２ｅＶであるＮＭＯＳＴに適した金属または金属合金の例としては、Ｒｕ、Ｚｒ、Ｎｂ、Ｔａ、ＭｏＳｉ、ＴａＳｉである。約５．２ｅＶの仕事関数を有するＰＭＯＳＴに関しては、Ｎｉ、ＲｕＯ２、ＭｏＮ、ＴａＮがとりわけ適した材料である。
【０００３】
既知の導電材料の欠点は、既存のＩＣ技術に対するそれらの適合性が良いとは限らないということである。これは、ゲート誘電体、キャッピング層、及びスペーサの材料を含むゲートスタックの材料に導電材料が適合しなければならないという要件を含んでいる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従って本発明の目的は、前述した欠点を回避すると共に、ＩＣ技術に非常に適合し製造が容易なデバイスを提供することである。
【課題を解決するための手段】
【０００５】
この目的を達成するため、冒頭の段落で述べたタイプのデバイスは、第１及び第２導電材料がいずれも、モリブデン及びタングステンを含むグループから選択される金属を前記金属として含む化合物を含むと共に、炭素、酸素、及びカルコゲナイドを含むグループから選択される元素を前記更なる元素として含むことを特徴としており、後者にはＳ、Ｓｅ、Ｔｅが含まれる。一方で材料は、例えば導電トラックに対して、特に異なるレベルの導電トラック間の接続を使用することに対して、現在のＩＣ技術において非常に一般的な金属を含んでいる。他方、本発明に係るデバイスの更なる元素により、幾つかの利点がもたらされる。第１に更なる元素によって、望ましい仕事関数範囲、すなわち約４．１ｅＶから約５．２ｅＶの仕事関数範囲を完全に網羅することができる。また、このことは第１及び第２トランジスタの両方に共通の金属を有することによって実現することができるため、製造が容易になる。また、例えばＣＨ４、Ｏ２、Ｈ２Ｓｅ等の前述した更なる元素から成るガス状化合物を使用して導電材料を形成しても良いということも、製造を容易にする一助となる。
【０００６】
好適な実施形態においては、第１及び第２導電材料がいずれも、モリブデン及び炭素又は酸素から成る化合物を含む。これらの化合物は本発明の目的を達成するのに非常に適している。第１の変形は、第１導電型がｎ型を含み、第１導電材料がモリブデン及び炭素から成る化合物を含み、第２導電材料がモリブデン及び酸素から成る化合物を含む。第１導電型がｎ型を含む他の変形は、第１導電材料が酸素含有量の高いモリブデン及び酸素から成る化合物を含み、第２導電材料が酸素含有量の低いモリブデン及び酸素から成る化合物を含む。この場合、２つの元素のみを用いてＮ金属及びＰ金属を形成できるため、後述する本発明に係る製造方法を使用する場合には、特に製造が比較的容易となる。
【０００７】
基板と半導体本体とを有する半導体装置であって、前記半導体本体が、第１ソース及びドレイン領域と第１導電型の第１チャネルとを有すると共に第１導電材料を含む第１ゲート領域が第１誘電体領域により第１チャネルから分離されて成る第１電界効果トランジスタと、第２ソース及びドレイン領域と第１導電型とは逆の第２導電型の第２チャネルとを有すると共に第１導電材料とは異なる第２導電材料を含む第２ゲート領域が第２誘電体領域により第２チャネルから分離されて成る第２電界効果トランジスタと、を備え、第１及び第２導電材料に対しては金属及び更なる元素の両方を含有する化合物を含む材料が選択される、前記半導体装置を製造する方法は、本発明では、第１及び第２導電材料に関するいずれの材料も、モリブデン及びタングステンを含むグループから選択される金属を前記金属として含む化合物を含むと共に、炭素、酸素、カルコゲナイドを含むグループから選択される元素を前記更なる元素として含む材料が選択されることを特徴とする。このようにして本発明に係る半導体装置が得られる。
【０００８】
本発明に係る方法の好適な実施形態では、第１及び第２導電材料のいずれに対しても、モリブデン及び炭素又は酸素から成る化合物を含む材料が選択される。
【０００９】
第１の変形例においては、第１及び第２誘電体領域に金属層が形成され、この金属層は、第１誘電体領域の位置では前記更なる元素のガス状化合物と反応させ、その間第２誘電体領域の位置における金属層はマスクによりガス状化合物に対して保護される。マスクを除去した後、第２誘電体領域の位置における金属層は前記更なる元素のガス状化合物と反応させ、その間第１誘電体領域の位置にある金属層は更なるマスクによって前記ガス状化合物に対して保護されることを特徴とする。このように１つの金属層を堆積するだけで、導電材料が形成される。また、例えば酸素を含むガス状化合物を使用して所望の仕事関数を有する化合物において金属を局所的に転移させ、その間他のゲート領域はかかるガス状化合物を透過しないマスクにより保護しておく。後者に適する材料はＴｉＮまたはＭｏＮである。層段階でガス状化合物と反応することが好ましいが、ゲート領域が既に形成されている場合には層（構造）からエッチングにより行なわれても良い。
【００１０】
他の変形例は、第１及び第２誘電体領域に第１導電材料から成る層が堆積され、この層は、第２誘電体領域の位置において前記更なる元素のガス状化合物と反応され、その間第１誘電体領域の位置における第１導電材料から成る層はマスクによって前記ガス状化合物に対して保護されることを特徴とする。このように、マスキングステップが１つだけでよいため、製造が簡略化される。第１導電材料から成る層は、ガス状雰囲気中でのスパッタリング、例えばＯ２を含む雰囲気中でのＭｏのスパッタリング等の物理的析出技術により、又はＣＶＤ（化学気相析出）等の他の技術により形成されても良い。
【００１１】
第１導電材料から成る層は、金属層を堆積させて金属層を前記更なる元素のガス状化合物と反応させることによって形成されることが好ましい。特に、金属層が多孔質構造を有している場合又は非常に薄い膜（例えば、厚さ１０ｎｍ未満）を形成する場合、金属層はＣＨ４またはＯ２などの気体と容易に反応し得る。
【００１２】
本発明の上述及びその他の態様は、以下の実施形態を図面と共に参照することでより明らかとなろう。
【発明を実施するための最良の形態】
【００１３】
図面は概略であって実物大ではなく、厚さ方向の寸法については明確さを期すために特に誇張して示してある。また、各図面を通じて対応する部分については同一の参照番号及び同一の斜線を付して示してある。
【００１４】
図１から図４は、本発明に係る方法の第１の実施形態によるデバイスの製造における様々な段階における本発明に係る半導体装置の第１の実施例の断面図である。（ほぼ）完成したデバイス１０（図４参照）はここではｐ型シリコンから成る半導体本体１２を含み、この半導体本体１２はここでは基板１１によって形成され、第１トランジスタ１はＮＭＯＳＴとして形成される。Ｎ-ウェル領域３３内では、第２トランジスタ２はＰＭＯＳＴとして形成される。トランジスタ１及び２はそれぞれ、ｎ型及びｐ型導電性のソース領域及びドレイン領域１Ａ、１Ｂ、及び２Ａ、２Ｂと、ここでは二酸化ケイ素を含む誘電体領域１Ｃ、及び２Ｃと、ゲート領域１Ｄ、及び２Ｄと備えている。半導体本体１２の表面には、ここでは二酸化ケイ素（又は、金属酸化物等の別のゲート誘電体）を充填されたトレンチの形態で分離領域２５が形成されている。
【００１５】
ＮＭＯＳＴ１のゲート領域１Ｄは、本例ではＭｏ及びＣを含み、ＭｏＣｘ（ｘ<１）、例えばＭｏ２Ｃの組成を有する化合物を含み、その仕事関数は約３．６から３．８ｅＶであるため、約４．２ｅＶの最適値に近い。ＰＭＯＳＴ２のゲート領域２Ｄは、本例ではＭｏ及びＯを含み、ＭｏＯｘ（ｘ<２）、例えばＭｏＯ２の組成を有する化合物を含み、その仕事関数は約４．６から５．５ｅＶであるため、約５．２ｅＶの最適値に調整することができる。
【００１６】
デバイス１０は以下のように製造される。開始点（図１参照）は、ｎ-ウェル３３及びＳＴＩ（＝シャロー・トレンチ・アイソレーション）領域２５が形成されるｐ型基板１１である。次に誘電体層２１が形成され、この誘電体層上にここでは多孔質Ｍｏを含む金属層２２が蒸着により堆積される。
【００１７】
その後（図２参照）、ＰＭＯＳＴ２の位置にマスク１５が形成され、Ｔ＞２５０℃まで加熱することにより好ましくはプラズマも用いて金属層２２がＣを含むガス状化合物３０、ここではＣＨ４に晒される。金属層２２は、ＮＭＯＳＴ１の位置において所望の化合物Ｍｏ２Ｃ又は先に示した範囲の組成を有する化合物に変換され、これによりその後ゲート領域１Ｄが形成される。マスク１５はここではＴｉＮを含み、フォトリソグラフィ及びエッチングを使用してパターン化されるＴｉＮ層の堆積により形成される。
【００１８】
その後、ＰＭＯＳＴ２に関して同様の処理が行なわれる（図３参照）。この場合、ＮＭＯＳＴ１がマスク１６によって保護され、Ｔ＞２５０℃まで加熱することによりＭｏ層２２がＯ、ここではＯ２を含むガス状化合物に晒される。それにより、Ｍｏ層２２はＰＭＯＳＴ２のゲート領域２Ｄを形成するＭｏＯ２（または、先に示した範囲の組成を有する化合物）へと局所的に変換される。
【００１９】
その後、フォトリソグラフィ及びエッチングによってゲートスタックが形成されるという通常の方法で製造が続けられる。ソース及びドレイン領域１Ａ、１Ｂ、２Ａ、２Ｂの浅い部分が形成された後、スペーサ４４が形成され、深いソース及びドレイン埋め込みが成される。金属性誘電体の堆積及びそのパターニング、接点金属の堆積及びそのパターニング等の更なるステップは図示されていない。
【００２０】
図５から図７は、本発明に係る方法の第２の実施形態によるデバイスの製造における様々な段階における本発明に係る半導体装置の第２の実施例の断面図である。本例のデバイス１０は先の例のデバイスと同一である。第１のステップ（図５参照）は前述のステップと同じである。次に（図６参照）、多孔質Ｍｏを含む金属層２２全体がＣＨ４を含むガス状化合物３０を用いた処理に晒される。このようにして、両方のトランジスタ１、２において金属層２２がＭｏ２Ｃに変換される。その後（図７参照）、ＮＭＯＳＴ１の領域にマスク１７が形成されると共に、酸素を含むガス状化合物４０を用いてＭｏ２Ｃ層が処理されて、Ｍｏ２Ｃ層がＭｏＯ２に変換される。このプロセスにおいて、ゲート領域２Ｄ内のＣ原子は、Ｃ及びＯから成るガス状化合物に変換されると共に、ゲート領域２Ｄから解放される。
【００２１】
第１の実施例における説明と同様に製造が進行する。
【００２２】
図８は、本発明に係る方法の第３の実施形態によるデバイスの製造における関連する段階における本発明に係る半導体装置の第３の実施例の断面図である。この実施例では、両方のゲート領域１Ｄ、２ＤがＭｏ及びＯから成る化合物を含む。ＮＭＯＳＴ１のゲート領域１Ｄは、３．９から４．１ｅＶの仕事関数を有するＭｏＯ３を含むため、このトランジスタにおいてはほぼ最適である。ＰＭＯＳＴ２のゲート領域２Ｄは先の実施例の場合と同様にＭｏＯ２を含む。前述した図５に示されるように製造が開始される。その後（図６参照）、Ｍｏ層２２は、Ｏを含むガス状化合物４０を用いた処理を使用してＭｏＯ２層２３に変換される。次に（図８参照）、ＰＭＯＳＴ２領域がマスク１８により保護されると共に、ＭｏＯ２層２３が局所的に−ＮＭＯＳＴ１の位置で−ＭｏＯ３へと更に酸化される。この場合、ＭｏＯ３材料は後者のトランジスタ１にとってほぼ最適な約３．９から４．１ｅＶの仕事関数を有している。
【００２３】
また、ＰＭＯＳＴに対する導電材料としてＭｏ及び酸素の化合物を用いると共にＮＭＯＳＴに対する導電材料としてＭｏ及びテルル等のカルコゲニドの化合物を用いても良好な結果が得られた。最初に述べた化合物はＭｏ層の局所的な酸化によって得られ、２番目に述べた化合物はテルルイオンをＭｏ層中に局所的に注入することにより得られた。
【００２４】
本発明がここで説明した実施形態には限定されず、本発明の範囲内で多くの変形及び変更が当業者にとって可能であることは言うまでもない。例えば混合化合物、すなわち前述した３つ以上の元素を含む化合物、例えばＭｏ、Ｃ、Ｏを含む化合物も有意に適用できることに留意されたい。
【図面の簡単な説明】
【００２５】
【図１】本発明に係る方法の第１の実施形態によるデバイスの製造における一段階における本発明に係る半導体装置の第１の実施例の断面図。
【図２】本発明に係る方法の第１の実施形態によるデバイスの製造における一段階における本発明に係る半導体装置の第１の実施例の断面図。
【図３】本発明に係る方法の第１の実施形態によるデバイスの製造における一段階における本発明に係る半導体装置の第１の実施例の断面図。
【図４】本発明に係る方法の第１の実施形態によるデバイスの製造における一段階における本発明に係る半導体装置の第１の実施例の断面図。
【図５】本発明に係る方法の第２の実施形態によるデバイスの製造における一段階における本発明に係る半導体装置の第２の実施例の断面図。
【図６】本発明に係る方法の第２の実施形態によるデバイスの製造における一段階における本発明に係る半導体装置の第２の実施例の断面図。
【図７】本発明に係る方法の第２の実施形態によるデバイスの製造における一段階における本発明に係る半導体装置の第２の実施例の断面図。
【図８】本発明に係る方法の第３の実施形態によるデバイスの製造における一段階における本発明に係る半導体装置の第３の実施例の断面図。
【図１】
2008515173.tif 000003
【図２】
2008515173.tif 000004
【図３】
2008515173.tif 000005
【図４】
2008515173.tif 000006
【図５】
2008515173.tif 000007
【図６】
2008515173.tif 000008
【図７】
2008515173.tif 000009
【図８】
2008515173.tif 000010
【国際調査報告】
2008515173.tif 000011
2008515173.tif 000012
2008515173.tif 000013