(57)【要約】  関連する高電圧ＮＰＮトランジスタ（Ｔ３）を破壊に対して保護するためのピーク電圧保護回路であり、この保護回路は、関連する高電圧ＮＰＮトランジスタ（Ｔ３）のベース−コレクタ電圧に関係づけられたセンサ電圧を感知するための低電圧ＮＰＮ素子（Ｔ１５）を含む。この回路はさらに、関連する高電圧ＮＰＮトランジスタ（Ｔ３）のベース−コレクタ電圧をトリガと同時に制限するための起動回路を含む。低電圧ＮＰＮ素子（１５）は、低電圧ＮＰＮトランジスタ（Ｔ１５）の降伏電圧をセンサ電圧が超えると同時に起動回路をトリガするように起動回路に結合される。
2008514183.tif 000002
【特許請求の範囲】
【請求項１】
関連する高電圧ＮＰＮトランジスタを破壊に対して保護するピーク電圧保護回路であって、
前記関連する高電圧ＮＰＮトランジスタのベース−コレクタ電圧に関係づけられたセンサ電圧を感知するための低電圧ＮＰＮ素子と、
前記関連する高電圧ＮＰＮトランジスタの前記ベース−コレクタ電圧をトリガと同時に制限するための起動回路とを含み、
前記低電圧ＮＰＮ素子が、前記低電圧ＮＰＮ素子の降伏電圧を前記センサ電圧が超えると同時に、前記起動回路をトリガするように前記起動回路に結合される、保護回路。
【請求項２】
前記起動回路が、前記高電圧ＮＰＮトランジスタの利得を低減させることによって、前記関連する高電圧ＮＰＮトランジスタの前記ベース−コレクタ電圧を制限するように設けられる、請求項１に記載の保護回路。
【請求項３】
前記低電圧ＮＰＮ素子が、逆バイアスされたコレクタ−ベース・ダイオードとして接続された低電圧ＮＰＮトランジスタを含む、請求項１に記載の保護回路。
【請求項４】
前記低電圧ＮＰＮ素子が静電放電ダイオードを含む、請求項１に記載の保護回路。
【請求項５】
前記起動回路が、前記高電圧ＮＰＮトランジスタのコレクタ出力をトリガと同時にクランプするためのクランプ・トランジスタを含む、請求項１に記載の保護回路。
【請求項６】
前記起動回路が、前記高電圧ＮＰＮトランジスタへの入力信号をトリガと同時に減衰させるための減衰器を含む、請求項１に記載の保護回路。
【請求項７】
前記起動回路が、前記高電圧ＮＰＮトランジスタのＤＣバイアス電圧をトリガと同時に低減させるように設けられる、請求項１に記載の保護回路。
【請求項８】
前記起動回路が、前記高電圧ＮＰＮトランジスタの前にある増幅段のＤＣバイアス電圧をトリガと同時に低減させるように設けられる、請求項１に記載の保護回路。
【請求項９】
前記起動回路が、前記高電圧ＮＰＮトランジスタの前にある増幅段の利得をトリガと同時に低減させるように設けられる、請求項１に記載の保護回路。
【請求項１０】
前記起動回路が、前記関連する高電圧ＮＰＮトランジスタを含み、前記低電圧ＮＰＮ素子が、前記低電圧ＮＰＮ素子の降伏電圧を前記センサ電圧が超えると同時に、前記高電圧ＮＰＮトランジスタの前記ベース−コレクタ電圧を直接低減させるように設けられる、請求項１に記載の保護回路。
【請求項１１】
前記低電圧ＮＰＮ素子が、前記関連する高電圧ＮＰＮトランジスタのベース−コレクタ電圧を感知するように接続される、請求項１に記載の保護回路。
【請求項１２】
高電圧ＮＰＮトランジスタをピーク電圧保護する方法であって、
前記高電圧ＮＰＮトランジスタをベース−コレクタ降伏に対して保護するために、前記高電圧ＮＰＮトランジスタと低電圧ＮＰＮ素子の間の降伏電圧の差を利用するステップを含む、方法。
【請求項１３】
前記高電圧ＮＰＮトランジスタのベース−コレクタ電圧に関係づけられたセンサ電圧を低電圧ＮＰＮ素子を使用して感知するステップと、
前記低電圧ＮＰＮ素子の降伏電圧を前記センサ電圧が超えると同時に前記高電圧ＮＰＮトランジスタの前記ベース−コレクタ電圧を低減させるステップとをさらに含む、請求項１２に記載の方法。
【請求項１４】
前記高電圧ＮＰＮトランジスタの前記ベース−コレクタ電圧を低減させる前記ステップが、前記高電圧ＮＰＮトランジスタの電圧利得を低減させるステップを含む、請求項１３に記載の方法。
【請求項１５】
前記低電圧ＮＰＮ素子が、ダイオード構成の形の低電圧ＮＰＮトランジスタを含む、請求項１２に記載の方法。
【請求項１６】
高電圧電力トランジスタ、および請求項１に記載の保護回路を含む、ＲＦ電力増幅器。
【請求項１７】
請求項１６に記載のＲＦ電力増幅器を含む電子チップ。
【請求項１８】
請求項１６に記載のＲＦ電力増幅器を含むＲＦデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタのピーク電圧保護の保護回路および方法の分野に関する。
【背景技術】
【０００２】
セルラー電話無線周波数（ＲＦ）電力増幅器（ＰＡ）の重要な仕様は、その堅牢性である。最悪条件のもとでもＰＡは故障してはならない。アンテナの不整合状態、およびＰＡの最大出力電力のもとでは、電力トランジスタの降伏電圧（ＢＶ）を超えることもある大きなコレクタ・ピーク電圧が発生する。ＧＳＭ  ＰＡは、１０：１のＶＳＷＲ、すべての位相、およびＶｂａｔ＝４．７Ｖに耐えなければならず、したがって十分に堅牢でなければならない。
【０００３】
バイポーラＩＣ技術では、コレクタ−ベースＢＶと遷移周波数ｆＴが強く関係しており、すなわちＢＶとｆＴの積はほぼ一定である。したがって、堅牢性と速度の間での妥協点が選択されなければならない。適切なエピ厚およびコレクタ・ドープ・プロファイルを選択することによってトレードオフがなされる。ＧＳＭ  ＰＡ用に最適化されたバイポーラＩＣ技術は、比較的高いＢＶに調整され、その結果、中程度のｆＴを有する。このことは、その技術の実現可能な利得を低減させ、したがってＰＡの電力付加効率を低減させる。
【０００４】
シリコン技術では、エピ厚とコレクタ・ドーピング・プロファイルは、速度と堅牢性の間での最適なトレードオフを実現するように調整される。ＳｉＧｅプロセスに関するこれらのトレードオフを記載する最近の文献は、「Current Status and Future Trends of SiGe BiCMOS Technology」、IEEE Transactions on Electron Devices，  Ｖｏｌ．４８、Ｎｏ  １１、２００１年１１月、に見出される。
【０００５】
低周波高電力スイッチ応用例では、「スナバ」と呼ばれることが多いツェナーやダイオードなどを用いてスイッチング・トランジスタを保護することが一般的である。これらは、スイッチング・デバイスに対する最大ピーク電圧を制限し、したがってその堅牢性を確保する。
【０００６】
BUK1M200-50DLDのデータシート「Quad channel TOPFET」は、様々なタイプの集積化保護に言及している。
【０００７】
集積回路の静電放電（ＥＳＤ）保護に関し、多くの異なる方法が知られている。ダイオードおよびクロウバーが最も一般に使用される。ＥＳＤパルスに対する保護を記載する文献の例としては、「Diode Network Used as ESD Protection in FR Applications」、Proceedings EOS/ESD Symposium、２００１年、３３７〜３４５ページ、および「New ESD protection schemes for BiCMOS processes with application to cellular radio designs」、International Symposium on Circuits and Systems 1992， Proceedings Vol.6、３〜６、１９９２年５月、がある。
【０００８】
米国特許第６５２５６１１号Ｂ１Ａは、最大コレクタ・ピーク電圧を制限する方法を記載している。コレクタ電圧を監視するためにピーク検出器が使用される。コレクタ電圧があるレベルにさしかかると、ＰＡバイアス電流が低減され、したがって出力電力が低減される。この特許は、ＳｉＧｅ技術の軽減された降伏電圧要件により獲得され得る、可能性のある電力増幅器性能改善に言及している。
【０００９】
特許出願国際公開第０３／０３４５８６号Ａ１は、過大なコレクタ・ピーク電圧を防止するための方法として代替制御ループを開示している。
【００１０】
米国特許第５９７７８２３号は、ＲＦトランジスタをベースとするＲＦ増幅器を記載している。クリップ回路を使用してＲＦ増幅器の直線性が改善される。このクリップ回路の一実施態様では、ＲＦトランジスタの降伏電圧と、ＲＦトランジスタよりも本質的に降伏電圧が低い別のトランジスタの降伏電圧との差を利用することによって、少ない製造ばらつき（production spread）に対する要求が緩和される。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
製造ばらつきに関係しない正確な保護電圧閾値を実現し、トランジスタをピーク電圧破壊に対して保護する保護回路および方法を提供することが本発明の目的とみなされてよい。加えて、この回路および方法は、ＲＦトランジスタを保護するのに十分なだけ高速でなければならない。
【課題を解決するための手段】
【００１２】
本発明の第１の態様によれば、この目的は、関連する高電圧ＮＰＮトランジスタを破壊に対して保護するように適合されたピーク電圧保護回路を設けることによって達成され、この保護回路は、
関連する高電圧ＮＰＮトランジスタのベース−コレクタ電圧に関係づけられたセンサ電圧を感知するように接続された低電圧ＮＰＮ素子と、
関連する高電圧ＮＰＮトランジスタのベース−コレクタ電圧をトリガと同時に制限するように適合された起動回路とを含み、
低電圧ＮＰＮトランジスタの降伏電圧をセンサ電圧が超えると同時に起動回路をトリガするように、低電圧ＮＰＮ素子が起動回路に接続されている。
【００１３】
最新のＳｉおよびＳｉＧｅプロセスでは、エピ厚と組み合わせて降伏電圧およびｆＴを最適化するために、コレクタ内選択注入（ＳＩＣ）が使用される。このＳＩＣを阻止すると、ＳＩＣを用いたものと比較して降伏電圧が高いトランジスタが得られる。ＳＩＣ阻止を用いたトランジスタは、高電圧ＮＰＮ（ＨＶ−ＮＰＮ）トランジスタと表される。ＳＩＣ阻止を用いない素子またはトランジスタは、低電圧ＮＰＮ（ＬＶ−ＮＰＮ）素子またはトランジスタと表される。
【００１４】
第１の態様によれば、ＨＶ−ＮＰＮトランジスタの降伏限界ベース−コレクタ電圧であることを示す電圧を感知するために、ＬＶ−ＮＰＮ素子（コレクタ−ベース接続）が使用され、ＨＶ−ＮＰＮトランジスタは、例えばＲＦ電力増幅器（ＰＡ）内の、破壊に対する保護が必要なＲＦトランジスタでもよい。その場合、起動回路がトリガされる閾電圧を規定するためにＬＶ−ＮＰＮ素子の（非破壊的）降伏が使用され、この起動回路は、ＨＶ−ＮＰＮトランジスタのベース−コレクタ電圧を直接または間接的に制限し、または低減させる働きをする。すなわちＬＶ−ＮＰＮ降伏電圧が閾電圧として使用される。ＬＶ−ＮＰＮの降伏電圧がＨＶ−ＮＰＮの降伏電圧よりも本質的に低いので、保護を起動させるのにＬＶ−ＮＰＮを使用すると、保護されるべきＨＶ−ＮＰＮトランジスタの降伏電圧よりも低い電圧で保護が確実に起動されるようになる。この降伏電圧比率は、例えば１．５であればよい。ＩＣ技術は、より高い３以上などの比率を可能にするが、このような高い比率は実用性が低いとみなされてよい。
【００１５】
言い換えると、第１の態様による保護回路は、異なるコレクタ−ベース・ドーピング・プロファイルを用いた各トランジスタ間の降伏電圧の本質的な差を利用するものである。その結果、検出閾値レベルとＲＦデバイスの実際の降伏電圧の間の安全余裕が、温度や工程ばらつきなどにわたって適切に規定される。
【００１６】
ＨＶ−ＮＰＮトランジスタの降伏電圧の絶対値（ＢＶＨＶ）、およびＬＶ−ＮＰＮ素子の降伏電圧の絶対値（ＢＶＬＶ）は、様々な動作条件および製造ばらつきにより変わることがあるが、ＢＶＬＶがＢＶＨＶよりも低くなることは依然として本質的なものであり、そのようなものとしてＢＶＬＶは、ＨＶ−ＮＰＮトランジスタの保護に関して電圧閾値として使用するのに都合がよい。ＢＶＬＶを保護電圧閾値の基準として使用すると、保護されるべきＨＶ−ＮＰＮトランジスタの破壊ＢＶＬＶよりも保護閾値が低いことが保証され、したがって安全余裕が少なく使用されてもよい。絶対的な保護電圧閾値が使用される場合は、起こるおそれのある破壊が、ＨＶ−ＮＰＮのＢＶＨＶが実際に超えられる前に常に検出されることを保証するために、最悪条件を考慮した大きな安全余裕を取り入れる必要がある。したがって、より低い電圧閾値が選択されなければならず、これによってＨＶ−ＮＰＮの動作領域に不必要な限界が取り入れられる。あるいは、より高い降伏電圧を有するようにＨＶ−ＮＰＮが選択されなければならず、このことは、トランジスタの実現可能なｆＴを限定することになる。
【００１７】
降伏電圧ＢＶＨＶおよびＢＶＬＶのばらつきが同様に工程ばらつきと相関しているために、これらの電圧のばらつきが同じ方向、およびほぼ同じ量で発生することになるので、降伏電圧ＢＶＨＶおよびＢＶＬＶの差によって与えられる安全余裕は正確である。
【００１８】
ＬＶ−ＮＰＮ素子は、ＨＶ−ＮＰＮトランジスタのベース−コレクタ電圧を直接感知するように接続されてよい。この構成を用いると、ＬＶ−ＮＰＮ素子の降伏電圧と等しいトリガ閾電圧が得られる。しかし、代わりに、ＬＶ−ＮＰＮ素子は、さらなる構成要素を使用することなどによって、ＨＶ−ＮＰＮトランジスタのベース−コレクタ電圧に間接的に関係づけられた電圧を感知するように接続されてもよく、それによって起動回路が、ＬＶ−ＮＰＮ素子の降伏電圧と異なるＨＶ−ＮＰＮトランジスタのベース−コレクタ電圧でトリガされるようになる。
【００１９】
起動回路は、その関連するＨＶ−ＮＰＮトランジスタのベース−コレクタ電圧を、ＨＶ−ＮＰＮトランジスタの利得を低減させることによって制限するように適合されてよい。
【００２０】
好ましい実施形態では、ＬＶ−ＮＰＮ素子は、逆バイアスされたコレクタ−ベース・ダイオードとして接続されたＬＶ−ＮＰＮトランジスタを含む。このＬＶ−ＮＰＮ素子は、静電放電（ＥＳＤ）ダイオードを含んでよい。
【００２１】
いくつかの実施形態では、起動回路は、ＨＶ−ＮＰＮトランジスタのコレクタ出力をトリガと同時にクランプするように適合されたクランプ・トランジスタを含む。別の実施形態では、起動回路は、ＨＶ−ＮＰＮトランジスタへの入力信号をトリガと同時に減衰させるように適合された減衰器を含む。さらに別の実施形態では、起動回路は、ＨＶ−ＮＰＮトランジスタのＤＣバイアス電圧をトリガと同時に低減させるように適合されており、それによってＨＶ−ＮＰＮトランジスタのベース−コレクタ電圧を低減させる。起動回路はまた、ＨＶ−ＮＰＮトランジスタの前にある増幅器段の利得および／またはＤＣバイアス電圧をトリガと同時に低減させるように適合されてもよく、それによってＨＶ−ＮＰＮトランジスタへの入力信号振幅を低減させて、そのベース−コレクタ電圧を低減させる。
【００２２】
さらに別の実施形態では、起動回路は、関連するＨＶ−ＮＰＮトランジスタを含み、ＬＶ−ＮＰＮ素子の降伏電圧をセンサ電圧が超えると同時に、ＨＶ−ＮＰＮトランジスタのベース−コレクタ電圧を直接低減させるようにＬＶ−ＮＰＮ素子が適合されている。
【００２３】
ＬＶ−ＮＰＮ素子は、関連するＨＶ−ＮＰＮトランジスタのベース−コレクタ電圧を感知するように接続されてよい。
【００２４】
ＬＶ−ＮＰＮ素子は、関連するＨＶ−ＮＰＮトランジスタのベース−コレクタ降伏電圧とは異なる、その約１．５分の１の降伏電圧を示す。
【００２５】
本発明の第２の態様は、ベース−コレクタ破壊に対してＨＶ−ＮＰＮトランジスタを保護するために、ＨＶ−ＮＰＮトランジスタとＬＶ−ＮＰＮ素子の間の降伏電圧の差を利用するステップを含む、ＨＶ−ＮＰＮトランジスタをピーク電圧保護する方法を提供する。
【００２６】
好ましくは、この方法は、ＬＶ−ＮＰＮ素子を使用してＨＶ−ＮＰＮトランジスタのベース−コレクタ電圧と関係づけられたセンサ電圧を感知するステップと、ＬＶ−ＮＰＮ素子の降伏電圧をセンサ電圧が超えると同時にＨＶ−ＮＰＮトランジスタのベース−コレクタ電圧を低減させるステップとを含む。
【００２７】
ＨＶ−ＮＰＮトランジスタのベース−コレクタ電圧を低減させるステップは、ＨＶ−ＮＰＮトランジスタの電圧利得を低減させるステップを含んでもよい。
【００２８】
ＬＶ−ＮＰＮ素子は、好ましくはダイオード構成の形でＬＶ−ＮＰＮトランジスタを含む。
【００２９】
本発明の第３の態様は、
高電圧電力トランジスタと、
第１の態様による保護回路とを含む
ＲＦ電力増幅器を設ける。
【００３０】
本発明の第４の態様は、第３の態様によるＲＦ電力増幅器を含む電子チップを設ける。
【００３１】
本発明の第５の態様は、第３の態様によるＲＦ電力増幅器を含むＲＦデバイスを設ける。このＲＦデバイスは、移動電話、ラップトップ・コンピュータ、携帯情報端末（ＰＤＡ）、ＰＣＭＣＩＡカードから成る群から選択されてよい。
【００３２】
第１の態様による保護回路、第２の態様による保護方法、または第３の態様によるＲＦ電力増幅器はまた、広範な他の種類の機器内に適用されてもよいことを理解されたい。非網羅的な例としては、光ライン・ドライバなどのライン・ドライバ、スイッチ電源、消費電力管理ユニット（ＰＭＵ）がある。
【００３３】
以下では、添付の図面を参照して本発明をより詳細に説明する。
【００３４】
本発明は、様々な改変および代替形態が可能であるが、特定の実施形態を図面の例によって示しており、また本明細書で詳細に説明する。しかし、本発明は、開示された特定の形態に限定されるものではないことを理解されたい。それどころか、本発明は、添付の特許請求の範囲によって定義される本発明の精神および範囲に含まれるすべての改変、等価物、および代替物を包含するものである。
【発明を実施するための最良の形態】
【００３５】
図１は、電力トランジスタの典型的な安全動作領域（ＳＯＡ）、すなわちコレクタ電流Ｉｃ対コレクタ−エミッタ電圧ＵｃｅのＳＯＡを示す。高いコレクタ電流および電圧、ならびに中程度のコレクタ電流および電圧に対しては、ＳＯＡは、Ｐｄｉｓｓで示された曲線の直線部分で示された損失電力によって制限される。しかし、低いコレクタ電流に対しては、ＳＯＡは、破線の円で示されたなだれ増倍の領域ＡＭによって制限され、この領域では降伏が増進し、別の破線の円で示されたなだれ降伏の領域ＡＢに入り込む可能性がある。なだれ降伏領域ＡＢでは、トランジスタは、そのコレクタ−ベース接合の降伏電圧ＢＶに達する。保護に関して検出閾値として使用されてよいクランプ電圧ＣＶの典型的な位置が、太い破線の直線で示されている。クランプ電圧ＣＶが超えられたときに高速の保護が起動されるならば、トランジスタを破壊降伏電圧ＢＶから安全に保つことがなお可能である。
【００３６】
図２の上部は、ＬＶ−ＮＰＮトランジスタ（破線）およびＨＶ−ＮＰＮトランジスタ（実線）のドーピング・プロファイルｄｐの例を位置ｘの関数として示す。図で明らかなように、ＬＶ−ＮＰＮおよびＨＶ−ＮＰＮトランジスタは、ｎドープ・コレクタ層を除いて同じドーピング・プロファイルを有し、このｎドープ・コレクタ層では、ＨＶ−ＮＰＮトランジスタのコレクタ内選択注入阻止が明らかに見られ、ＨＶ−ＮＰＮトランジスタがＬＶ−ＮＰＮトランジスタと区別される。
【００３７】
図２の下部は、得られたコレクタ電流Ｉｃを、２つのトランジスタのタイプについてコレクタ−ベース電圧Ｕｂｃの関数として示す。図で分かるように、それぞれＢＶＬＶおよびＢＶＨＶで示された２つのトランジスタのタイプ間でＢＶの違いがある。ＢＶＬＶはＢＶＨＶよりも本質的に低くなる。ＢＶＬＶとＢＶＨＶの間のこの差は、図２の上部に示された異なるドーピング・プロファイルによって規定される構造上の違いによるものなので、製造ばらつきや温度などに対して、ＢＶ差は十分に範囲が限定される。
【００３８】
本発明によれば、ＢＶＬＶとＢＶＨＶのこの本質的な差は、保護回路のピーク電圧検出閾値を規定するために利用される。ＨＶ−ＮＰＮトランジスタの最大許容ピーク・コレクタ電圧を規定するために、すなわち保護閾電圧を規定するために、ＬＶ−ＮＰＮトランジスタの非破壊ＢＶＬＶが使用される。この閾電圧が超えられたときに、起動回路がトリガされる。次いで起動回路は、コレクタ電圧を安全レベルまで低減させるように働いて、ＨＶ−ＮＰＮトランジスタを保護する。
【００３９】
以下の図３〜６では、４つの異なる保護回路動作原理を説明する。４つすべての動作原理が、あまりに高いコレクタ−ベース電圧ピークによる破壊に対して、ＨＶ−ＮＰＮ電力トランジスタＴ３を保護することに基づいている。Ｔ３は電源電圧Ｖｓｕｐｐを供給され、入力信号ＲＦ＿ＩＮに応じて負荷Ｚ＿Ｌを駆動する。すべての保護回路が、ＬＶ−ＮＰＮトランジスタをベースとするコレクタ・ピーク電圧検出器ＤＥＴを使用し、ＨＶ−ＮＰＮトランジスタの実効（電圧）利得を制限する回路を起動するのにＬＶ−ＮＰＮトランジスタのＢＶＬＶを利用する。ＬＶ−ＮＰＮは、その負荷が重くないように接続されているので、ＢＶＬＶに達することがＬＶ−ＮＰＮトランジスタにとっては非破壊的なものになる。好ましくは、電圧検出器として使用されるＬＶ−ＮＰＮトランジスタは、そのベース−エミッタが短絡されている。このＬＶ−ＮＰＮに直列に１つまたは複数のベース−エミッタ・ダイオードを追加することにより、実効閾値検出レベルがＵｂｅ刻みで調整され得る。
【００４０】
図３は、第１の保護動作原理を示し、ＬＶ−ＮＰＮ検出器素子をベースとする検出器ＤＥＴがＴ３のコレクタ電圧を検出するように接続されている。検出器ＬＶ−ＮＰＮのＢＶＬＶを超えるコレクタ電圧をピーク電圧検出器ＤＥＴが検出したとき、検出器ＤＥＴは、Ｔ３のコレクタ電圧を何らかの方法でクランプするクランプ回路ＣＬＭＰをトリガし、その結果、Ｔ３のコレクタ電圧は低減されるようになる。Ｔ３のコレクタがＢＶＬＶ、すなわちＴ３自体の降伏電圧ＢＶＨＶよりも低い電圧でクランプされるので、Ｔ３は破壊に対して保護される。
【００４１】
図４は、第２の動作原理を示し、この場合、Ｔ３の入力部に配置された減衰器ＲＦ−ＡＴＴを検出器ＤＥＴがトリガする。ＢＶＬＶを超えるコレクタ電圧を検出器ＤＥＴが検出したとき、ＤＥＴは、入力信号ＲＦ＿ＩＮを減衰させる減衰器ＲＦ−ＡＴＴをトリガしてＴ３への入力を低減させ、したがってＴ３のコレクタ電圧をそれがＢＶＨＶに達する前に低減させる。
【００４２】
図５は、第３の動作原理を示し、この場合、Ｔ３にＤＣバイアスをかけるように働く回路ＤＣ−Ｂを検出器ＤＥＴがトリガする。ＢＶＬＶを超えるコレクタ電圧を検出器ＤＥＴが検出したとき、ＤＥＴはＤＣバイアス回路ＤＣ−Ｂをトリガし、それに応じてＤＣ−ＢはＴ３のＤＣバイアスを低減させ、したがってコレクタ電圧をそれがＢＶＨＶに達する前に低減させる。
【００４３】
図６は、第４の動作原理を示し、この場合、ＢＶＬＶを超えるコレクタ電圧を検出器ＤＥＴが検出したときに検出器ＤＥＴがＴ３を直接トリガする。ここで、Ｔ３は、影響を直接受けてそのコレクタ電圧を低減させることができ、したがってＢＶＨＶに達しないように保護される。
【００４４】
以下では、説明した保護動作原理の３つの実施形態を図７、８、および９に関連して説明する。３つすべての実施形態で、ＨＶ−ＮＰＮ電力トランジスタＴ３をベースとするＲＦ  ＰＡが、入力信号ＲＦ＿ＩＮに応じて負荷Ｚ＿Ｌを駆動するように接続されている。電源電圧はＶｓｕｐｐである。極端な条件（高い電池電圧Ｖｓｕｐｐ、高い負荷インピーダンスＺ＿Ｌ、高い出力電力）のもとでは、Ｔ３のコレクタ・ピーク電圧が大きくなる。Ｔ３は、トランジスタＴ１およびＴ２をベースとするＤＣバイアス回路によってＤＣバイアスをかけられる。図７、８、および９の３つすべての実施形態において、ピーク電圧検出器は、逆バイアスされたコレクタ−ベース・ダイオードとして構成されたＬＶ−ＮＰＮトランジスタＴ１５として実施される。ピーク電圧検出器は、良好な電流対応能力に関して最適化された構造を有するＥＳＤダイオードとして実施されてもよく、したがって小型になる。
【００４５】
図７は、前述の第１の動作原理、すなわちクランプ回路に基づく動作原理による保護回路を用いたＲＦ  ＰＡの一実施形態を示す。クランプ回路は、ＨＶ−ＮＰＮトランジスタＴ１６およびＴ１７を含む。Ｔ３のピーク・コレクタ電圧がＵｂｅ＿１７＋ＢＶ＿Ｔ１５＋Ｕ＿Ｒｅ２、すなわち検出電圧閾値を超えたとき、電流がＴ１５中を流れ、Ｔ１７を駆動する。Ｔ１７およびその縦続接続トランジスタＴ１６は、大きなクランプ電流を伝導する。したがって、Ｔ３のコレクタ電圧は制限される。
【００４６】
検出器ＬＶ−ＮＰＮトランジスタＴ１５は、実際のクランプ・トランジスタＴ１７をトリガする逆バイアス接続として構成される。Ｔ１７の電流利得により、Ｔ１５に必要な電流対応能力が限定され、比較的小型のデバイスを使用することが可能になる。Ｔ１７は通常モードで動作する。その電力損失は、トランジスタＴ１６を使用することによって限定され、したがって損失電力がＴ１７とＴ１６に分散する。さらに、縦続接続の使用によりＴ１７のなだれ降伏を防止する。Ｔ１６のベース基準電圧を生成するために、ダイオードのスタックが使用される。このスタック中の多数のダイオードは、電池電圧が高い場合であってもクランプ内のどんな漏洩電流も防止する。図７に示された例では、５Ｖの最大電源電圧に関連して８ダイオードからなるスタックが使用されている。
【００４７】
ＬＶ−ＮＰＮ  Ｔ１５、およびＨＶ−ＮＰＮ  Ｔ１６、Ｔ１７の非破壊降伏は高速であり、したがってＲＦトランジスタＴ３のコレクタ電圧変動に十分に追従することができる。使用されるフィード・フォワード回路概念は、良好な安定性を保証する。分散形ＰＡのダイ領域上に保護を分散させるために、複数のクランプが並列に使用されてもよい。Ｔ１７の電力密度が高いためにＴ１７の熱不安定性をもたらすかもしれない。この熱不安定性は、分散形（エミッタ）負帰還Ｒｅ２を適用することによって、ＲＦトランジスタＴ３の熱安定性と同様に改善され得る。
【００４８】
図８は、前述の第２または第３の保護動作原理に基づく保護回路の一実施形態を示す。ＲＦトランジスタＴ３の最大コレクタ電圧を制限するために、検出器ＬＶ−ＮＰＮ  Ｔ１５トランジスタが使用されてＲＦ減衰器、および／またはバイアス回路をトリガする。ＴＮＭ１は、Ｔ３のＤＣバイアスをトリガと同時に低減させるように働き、一方、ＴＮＭ２は、Ｔ３のＲＦ入力信号をトリガと同時に減衰させるように働く。図８の回路では、ＲＦトランジスタＴ３の最大コレクタ電圧、すなわち検出閾電圧は、Ｕｔｈ＿ＮＭ１／２＋ＢＶ＿Ｔ１５に等しい。
【００４９】
図９は、前述の第４の保護動作原理、すなわち保護されるべきＰＡトランジスタの直接トリガに基づく保護回路の一実施形態を示す。図９では、ＲＦトランジスタＴ３のピーク・コレクタ電圧を制限するために、検出器ＬＶ−ＮＰＮトランジスタＴ１５がＲＦ  ＨＶ−ＮＰＮトランジスタＴ３を直接トリガする。最大コレクタ電圧、すなわち保護閾電圧は、Ｕｂｅ＿Ｔ３＋ＢＶ＿Ｔ１５＋Ｕ＿Ｒｅに等しい。
【００５０】
請求項には、分かりやすくするためだけに図への参照符号が含まれている。図の例示的実施形態についてのこれらの参照は、請求項の範囲を制限しているとみなされるべきものでは決してない。
【００５１】
本発明の保護の範囲は、本明細書に記載された実施形態に限定されないことに注意されたい。本発明の保護の範囲も、請求項中の参照番号によって限定されない。「含む」（comprising）という語は、請求項で言及されたもの以外の部品を排除しない。素子の前に付く「ａ（ａｎ）」という語は、複数のこれらの素子を排除しない。本発明の部品を形成する手段は、専用のハードウェアの形でも、プログラム式目的プロセッサの形でも実施されてよい。本発明は新規の各特徴、または各特徴の組合せに存在する。
【図面の簡単な説明】
【００５２】
【図１】ＲＦ電力トランジスタの安全動作領域（ＳＯＡ）を示すグラフである。
【図２】ＬＶ−ＮＰＮトランジスタとＨＶ−ＮＰＮトランジスタの相違を示す図である。上部が２つのトランジスタのタイプのドーピング・プロファイルを示し、下部がそれらの異なるコレクタ−ベース降伏電圧を示す。
【図３】クランプ回路に基づく第１の保護動作原理を示す図である。
【図４】入力減衰に基づく第２の保護動作原理を示す図である。
【図５】ＤＣバイアス低減に基づく第３の保護動作原理を示す図である。
【図６】保護されるべきトランジスタのトリガに基づく第４の保護動作原理を示す図である。
【図７】第１の保護動作原理の好ましい一実施形態を示す図である。
【図８】第２および第３の保護動作原理の好ましい一実施形態を示す図である。
【図９】第４の保護動作原理の好ましい一実施形態を示す図である。
【図１】
2008514183.tif 000003
【図２】
2008514183.tif 000004
【図３】
2008514183.tif 000005
【図４】
2008514183.tif 000006
【図５】
2008514183.tif 000007
【図６】
2008514183.tif 000008
【図７】
2008514183.tif 000009
【図８】
2008514183.tif 000010
【図９】
2008514183.tif 000011
【国際調査報告】
2008514183.tif 000012
2008514183.tif 000013
2008514183.tif 000014
2008514183.tif 000015