(57)【要約】  周波数同調可能な装置は、キャパシタンス範囲の全体にわたって同調可能な容量性部分（Ｃ１、Ｃ２、Ｃｖ１、Ｃｖ２）を有する共振回路（ＲＳ）を備える。発振ループを形成するために、共振回路には複数の増幅器（ＡＢ、ＡＳ１、ＡＳ２、ＡＳ３）が結合される。それらの増幅器の少なくとも１つが、活性状態とアイドル状態との間で切り替えが可能な切替可能増幅器（ＡＳ１）である。切替可能増幅器は、活性状態とアイドル状態との間で切り替えられたときに、共振回路の容量性部分と並列にキャパシタンス変化を引き起こす。切替可能増幅器は、このキャパシタンス変化が、容量性部分が同調可能なキャパシタンス範囲とほぼ一致するように構成される。
2008515318.tif 000002
【特許請求の範囲】
【請求項１】
キャパシタンス範囲の全体にわたって同調可能な容量性部分を有する共振回路と、
発振ループを形成するように前記共振回路に結合された複数の増幅器とを備える周波数同調可能な装置であって、前記増幅器の少なくとも１つが、前記共振回路の前記容量性部分と並列にキャパシタンス変化を引き起こすように活性状態とアイドル状態との間で切り替え可能な切替可能増幅器であり、前記キャパシタンス変化が、前記容量性部分が同調可能なキャパシタンス範囲とほぼ一致する周波数同調可能な装置。
【請求項２】
前記切替可能増幅器が、前記活性状態と前記アイドル状態との間で切り替えられたときに、前記発振ループの利得変化を引き起こし、前記切替可能増幅器が、前記容量性部分が前記キャパシタンス範囲において同調しているときに、前記利得変動が前記共振回路の信号損失変動をほぼ補償するように構成される、請求項１に記載の周波数同調可能な装置。
【請求項３】
複数の切替可能増幅器を備え、前記各切替可能増幅器が、前記活性状態と前記アイドル状態との間で切り替えられたときに前記発振ループの利得変化を引き起こし、前記各切替可能増幅器が、前記容量性部分が前記キャパシタンス範囲において同調しているときに、前記利得変動が前記共振回路の信号損失変動をほぼ補償するように構成される、請求項２に記載の周波数同調可能な装置。
【請求項４】
前記切替可能増幅器が電界効果トランジスタを共通ソース構成の形で含み、前記電界効果トランジスタのゲートおよびドレインが前記共振回路の前記容量性部分と並列に結合される、請求項１に記載の周波数同調可能な装置。
【請求項５】
前記増幅器の少なくとも１つが、電界効果トランジスタを共通ソース構成の形で含む基本増幅器であり、前記電界効果トランジスタのゲートおよびドレインが、前記共振回路の前記容量性部分と並列に結合され、前記基本増幅器の前記電界効果トランジスタの長さに対する幅の比が、前記切替可能増幅器の前記電界効果トランジスタの長さに対する幅の比より、少なくとも１桁大きい、請求項４に記載の周波数同調可能な装置。
【請求項６】
前記切替可能増幅器が、切替可能テール電流源に結合された差動トランジスタ・ペアを含む、請求項１に記載の周波数同調可能な装置。
【請求項７】
同調コマンドに応答して、前記切替可能増幅器を前記アイドル状態にするか前記活性状態にするかを決定する切り替え制御信号と、前記共振回路の前記容量性部分を同調するキャパシタンス制御信号とを提供する同調制御回路を備える、請求項１に記載の周波数同調可能な装置。
【請求項８】
受信された無線周波数スペクトルの中の信号を、前記発振ループからの発振信号に基づいて選択するように構成された信号プロセッサ回路を備える、請求項１に記載の周波数同調可能な装置。
【請求項９】
キャパシタンス範囲の全体にわたって同調可能な容量性部分を有する共振回路と、
発振ループを形成するように前記共振回路に結合された複数の増幅器とを備える、周波数同調可能な装置を同調する方法であって、
前記増幅器の少なくとも１つが、前記共振回路の前記容量性部分と並列にキャパシタンス変化を引き起こすように活性状態とアイドル状態との間で切り替えられる切り替えステップを含み、前記キャパシタンス変化が、前記容量性部分が同調可能なキャパシタンス範囲とほぼ一致する方法。
【請求項１０】
キャパシタンス範囲の全体にわたって同調可能な容量性部分を有する共振回路と、
発振ループを形成するように前記共振回路に結合された複数の増幅器とを備える、周波数同調可能な装置のためのコンピュータ・プログラム製品であって、
前記周波数同調可能な装置にロードされたときに、前記増幅器の少なくとも１つが、前記共振回路の前記容量性部分と並列にキャパシタンス変化を引き起こすように活性状態とアイドル状態との間で切り替えられる切り替えステップを、前記周波数同調可能な装置が実行することを可能にする命令セットを含み、前記キャパシタンス変化が、前記容量性部分が同調可能なキャパシタンス範囲とほぼ一致するコンピュータ・プログラム製品。
【請求項１１】
前記切り替えステップが、同調コマンドに応答して、前記切替可能増幅器を前記アイドル状態にするか前記活性状態にするかを決定する切り替え制御信号が与えられる同調制御ステップである、請求項１０に記載のコンピュータ・プログラム製品。
【請求項１２】
請求項１に記載の周波数同調可能な装置と、
受信された無線周波数スペクトルの中の信号を、前記発振ループからの発振信号に基づいて選択する信号処理回路と、
前記選択された信号から情報を取り出す復調器と、
前記取り出された情報を表現する表現装置とを備える情報表現装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の態様は、周波数同調可能な装置に関する。周波数同調可能な装置は、たとえば、情報をオーディオ、ビデオ、または他のデータ、あるいはこれらの任意の組み合わせの形で搬送する無線周波数信号を受信する受信機であってよい。本発明の他の態様は、同調方法、周波数同調可能な装置のためのコンピュータ・プログラム製品、および周波数同調可能な装置を備える情報表現装置に関する。情報表現装置は、たとえば、ビデオ表示セットであってよい。
【背景技術】
【０００２】
米国特許出願第２００３／０１４６７９５号には、スイッチド・キャパシタおよびバラクタ（電圧依存キャパシタ）を備える発振器が記載されている。１〜２ＧＨｚの周波数範囲において、スイッチド・キャパシタは粗同調を提供し、電圧依存キャパシタは微同調を提供する。発振器はさらに、いくつかの切替可能増幅素子を含む増幅器を備える。各増幅素子は、増幅素子の相互コンダクタンスが特定の範囲に収まるように、発振器の発振周波数に応じてオン／オフされる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、十分な信号品質を適度なコストで提供することである。本発明は、独立請求項によって定義される。従属請求項は、有利な実施形態を定義する。
【課題を解決するための手段】
【０００４】
本発明の態様によれば、周波数同調可能な装置は、以下の特徴を有する。周波数同調可能な装置は、ある範囲のキャパシタンスの全体にわたって同調可能な容量性部分を有する共振回路を備える。発振ループを形成するために、共振回路には複数の増幅器が結合される。それらの増幅器の少なくとも１つが、活性状態とアイドル状態との間で切り替えが可能な切替可能増幅器である。切替可能増幅器は、活性状態とアイドル状態との間で切り替えられたときに、共振回路の容量性部分と並列にキャパシタンス変化を引き起こす。切替可能増幅器は、このキャパシタンス変化が、容量性部分が同調可能なキャパシタンス範囲とほぼ一致するように構成される。
【０００５】
本発明は、以下の態様を考慮に入れる。一般に、同調可能な共振回路は、固定された誘導性部分と、同調可能な容量性部分とを含む。すなわち、容量性部分は、最小値と最大値との間で同調可能である。これらの値は、同調可能な共振回路の同調可能な周波数の範囲を定義する。同調可能な容量性部分は、たとえば、同調電圧を受け取る電圧依存キャパシタを含んでよい。同調可能な容量性部分はさらに、スイッチド・キャパシタを含んでよい。スイッチド・キャパシタは、基本的には、キャパシタと制御可能なスイッチとが直列に結合されたものである。スイッチド・キャパシタは、同調範囲が比較的広いことが可能である。前述の先行技術は、そのようなアプローチの一例である。
【０００６】
スイッチド・キャパシタは、信号品質に悪影響を及ぼす可能性がある。制御可能なスイッチは、制御可能なスイッチが閉じた状態にあるときに特定の抵抗値を有する。したがって、制御可能なスイッチはノイズを誘導する。さらに、その抵抗値は、一般に、ある程度まで電圧依存である。これによって歪みが誘導される。ノイズおよび歪みが許容可能レベルになるように制御可能なスイッチを設計することは可能であるかもしれない。しかしながら、そのように設計された制御可能なスイッチは、一般に比較的高価である。ノイズおよび歪みが許容可能レベルになるように制御可能なスイッチを設計することが不可能であることが判明する可能性さえある。
【０００７】
本発明の前述の態様によれば、周波数同調可能な装置は、活性状態とアイドル状態との間で切り替え可能な切替可能増幅器を備える。切替可能増幅器は、活性状態とアイドル状態との間で切り替えられたときに、共振回路の容量性部分と並列にキャパシタンス変化を引き起こす。切替可能増幅器は、このキャパシタンス変化が、容量性部分が同調可能なキャパシタンス範囲とほぼ一致するように構成される。
【０００８】
したがって、切替可能増幅器の切り替えによって、比較的大きなキャパシタンス変化が起こる。これにより、切替可能キャパシタを用いて達成可能な周波数シフトに匹敵する、大きな周波数シフトが起こる。したがって、本発明は、実施形態においては、切替可能キャパシタを用いずに、比較的広い同調範囲を可能にする。それゆえに、本発明は、十分な信号品質を適度なコストで可能にする。
【０００９】
本発明の別の有利点は、以下の態様に関する。共振回路は、一般に、信号損失を誘導し、これは周波数が下がるにつれて増える。切替可能増幅器をアイドル状態から活性状態に切り替えると周波数が下がるが、これは、共振回路の容量性部分と並列なキャパシタンスが切り替えられるためである。さらに、この、切替可能増幅器の切り替えにより、共振回路と切替可能増幅器とが一部を形成する発振ループの中で利得が増加する。これにより、周波数低下に起因する信号損失の増加を補償することが可能である。したがって、本発明の実施形態では、振幅が実質的に周波数依存である発振信号を取得することが可能である。簡単に言えば、本発明の、この実施形態は、一石二鳥を実現すること、すなわち、比較的広い同調範囲を達成することと、信号損失の周波数依存性の補償とを一度に実現することにより、発振信号振幅をほぼ一定にすることを可能にする。さらに、本発明の実施形態は、周波数同調可能な装置が比較的高い周波数で動作する場合に１つまたは複数の切替可能増幅器をオフにすることが可能であることから、消費電力を低減することが可能であることにも注意されたい。
【００１０】
以下では、図面を参照しながら、本発明のこれらの態様および他の態様について詳細に説明する。
【発明を実施するための最良の形態】
【００１１】
図１は、ビデオ表示セットＶＤＳを示しており、これは、受信機ＲＥＣと表示装置ＤＰＬとを備える。受信機ＲＥＣは、無線周波数スペクトルＲＦを受信し、その応答としてビデオ信号ＶＩＤを提供する。表示装置ＤＰＬは、ビデオ信号ＶＩＤを表示する。受信機ＲＥＣは、たとえばリモートコントロールＲＣＤと相互作用を行うことが可能であり、これによって、受信機ＲＥＣが所望のチャネルに同調することが可能である。
【００１２】
受信機ＲＥＣは、前置回路ＦＥＣと、ミキサ回路ＭＩＸと、後置回路ＢＥＣとを備える。前述の各要素は、無線周波数スペクトルＲＦの所望のチャネルからビデオ信号ＶＩＤを取り出す信号処理チェーンを構成する。受信機ＲＥＣはさらに、制御回路ＣＴＲＬと、位相同期ループ回路ＰＬＬと、発振器回路ＯＳＣと、ミキサ／発振器インターフェイス回路ＭＯＩとを備える。これらの各素子は、受信機を所望のチャネルに同調させる同調システムを構成する。発振器回路ＯＳＣは、同調システムの中核を形成する。
【００１３】
受信機は次のように動作する。前置回路ＦＥＣは、無線周波数スペクトルＲＦをフィルタリングおよび増幅して、処理済み無線周波数スペクトルＲＦＰを出力する。ミキサ回路ＭＩＸは、処理済み無線周波数スペクトルＲＦＰを受け取り、周波数シフトを引き起こす。したがって、ミキサ回路ＭＩＸは、処理済み無線周波数スペクトルＲＦＰを周波数シフトさせた中間周波数スペクトルＩＦを出力する。ミキサ回路ＭＩＸは、周波数シフトを決定するミキサ／発振器信号ＭＳを受け取る。ミキサ回路ＭＩＸが発生させた周波数シフトにより、所望のチャネルが中間周波数通過帯域に周波数シフトする。後置回路ＢＥＣは、中間周波数スペクトルＩＦを受け取り、中間周波数通過帯域の外にあるすべての信号を抑圧する。後置回路ＢＥＣはさらに、復調を行い、必要であれば復号を行って、所望のチャネルのビデオ信号ＶＩＤを出力する。
【００１４】
同調システムは、次のようにして、受信機を所望のチャネルに同調させる。発振器回路ＯＳＣが発振器信号ＯＳを供給し、その周波数によって、ミキサ回路ＭＩＸが引き起こす周波数シフトが決定される。位相同期ループ回路ＰＬＬが、発振器信号ＯＳと、制御回路ＣＴＲＬからの同調コマンドＣＴとを受け取る。同調コマンドＣＴは、ターゲット周波数を表す。位相同期ループ回路ＰＬＬは、同調信号ＳＴを発振器回路ＯＳＣに与える。同調信号ＳＴは、発振器信号ＯＳの周波数を、同調コマンドＣＴが表すターゲット周波数と一致させる。ミキサ／発振器インターフェイス回路ＭＯＩが、発振器信号ＯＳからミキサ／発振器信号ＭＳを取り出す。ミキサ／発振器インターフェイス回路ＭＯＩは、一般に、１つまたは複数のバッファ増幅器を備える。ミキサ／発振器インターフェイス回路ＭＯＩはさらに、発振器信号ＯＳの周波数を変倍するために、分周器または倍周器を備えてもよい。
【００１５】
図２は、発振器回路ＯＳＣを示している。発振器回路ＯＳＣは、共振回路ＲＳと、３つの切替可能増幅器ＡＳ１、ＡＳ２、ＡＳ３と、基本増幅器ＡＢとを備える。共振回路ＲＳは、２つのインダクタンスＬ１、Ｌ２と、２つの固定キャパシタンスＣ１、Ｃ２と、２つの電圧依存キャパシタンスＣｖ１、Ｃｖ２とを含む。２つの固定キャパシタンスＣ１、Ｃ２および２つの電圧依存キャパシタンスＣｖ１、Ｃｖ２は、共振回路ＲＳの容量性部分を形成する。３つの切替可能増幅器ＡＳ１、ＡＳ２、ＡＳ３、ならびに基本増幅器ＡＢは、それぞれが、２つの電界効果型増幅トランジスタＴと、テール電流抵抗Ｒｔとを含む。各切替可能増幅器ＡＳはさらに、テール電流抵抗Ｒｔと直列に結合されたスイッチング・トランジスタＴＳとを含む。発振器回路ＯＳＣはさらに、カップリング、デカップリング、およびバイアス用の抵抗およびキャパシタンスとして、２つのグラウンド結合抵抗Ｒｇ１、Ｒｇ２、デカップリング・キャパシタンスＣｘ、およびデカップリング抵抗Ｒｘを含む。
【００１６】
発振器回路ＯＳＣは次のように動作する。基本増幅器ＡＢおよび共振回路ＲＳが、発振器信号ＯＳを取り出すもとになる発振ループを形成する。基本増幅器ＡＢは、共振回路ＲＳにおける信号損失を過補償する相互アドミタンス利得（ｔｒａｎｓａｄｍｉｔｔａｎｃｅ  ｇａｉｎ）を提供する。すなわち、発振ループの利得が＋１を超え、これが正帰還を構成する。
【００１７】
図１に示された同調信号ＳＴは、図２に示された同調電圧Ｖｔおよび３つのスイッチング電圧Ｖｓ１、Ｖｓ２、Ｖｓ３を含む。同調電圧Ｖｔは、共振回路ＲＳの一部を形成する２つの電圧依存キャパシタンスＣｖ１、Ｃｖ２に印加される。３つのスイッチング電圧Ｖｓ１、Ｖｓ２、Ｖｓ３は、３つの切替可能増幅器ＡＳ１、ＡＳ２、ＡＳ３を、それぞれ、活性状態にするかアイドル状態にするかを決定する。
【００１８】
スイッチング電圧Ｖｓ１がハイ値であると仮定しよう。この場合は、スイッチング・トランジスタＴＳ１が、比較的低いインピーダンスを形成する。増幅トランジスタＴ１ａおよびＴ１ｂにテール電流が流れる。テール電流抵抗Ｒｔが、テール電流を実質的に決定する。スイッチング増幅器ＡＳ１は活性状態にある。
【００１９】
次に、スイッチング電圧Ｖｓ１がロー値であると仮定しよう。この場合は、スイッチング・トランジスタＴＳ１が、比較的高いインピーダンスを形成する。増幅トランジスタＴ１ａおよびＴ１ｂには電流がほとんど流れない。スイッチング増幅器はアイドル状態にある。同じことが、スイッチング電圧Ｖｓ２およびＶｓ３、ならびにスイッチング増幅器ＡＳ２およびＡＳ３にも、それぞれあてはまる。
【００２０】
切替可能増幅器ＡＳ１は、活性状態では、発振ループの一部を形成し、発振ループの利得に寄与する。さらに切替可能増幅器ＡＳ１は、共振回路ＲＳの容量性部分と並列になるキャパシタンスを提供する。そのキャパシタンスは、切替可能増幅器ＡＳ１の増幅トランジスタのそれぞれのゲート〜ソース間キャパシタンスによってほぼ決定される。同じことが、スイッチング増幅器ＡＳ２およびＡＳ３にもあてはまる。
【００２１】
アイドル状態では、切替可能増幅器ＡＳ１は、発振ループの利得に寄与しない。切替可能増幅器ＡＳ１は、共振回路ＲＳの容量性部分と並列にキャパシタンスを提供することが可能である。しかしながら、このキャパシタンスは、比較的低いか、無視できる程度である。同じことが、スイッチング増幅器ＡＳ２およびＡＳ３にもあてはまる。
【００２２】
図３は、共振回路ＲＳの容量性部分のキャパシタンスＣｒｅｓが、同調電圧Ｖｔの関数として変化することを示している。横軸は、同調電圧Ｖｔを表す。縦軸は、共振回路ＲＳの容量性部分のキャパシタンスＣｒｅｓを表す。同調電圧Ｖｔは、最小同調電圧Ｖｍｉｎから最大同調電圧Ｖｍａｘまでの範囲で変化しうる。同調電圧Ｖｔが高くなると、容量性部分のキャパシタンスＣｒｅｓが減る。このキャパシタンスは、最小同調電圧Ｖｍｉｎにおいて最大になり、その値は約１３０フェムトファラド（ｆＦ）である。また、このキャパシタンスは、最大同調電圧Ｖｍａｘにおいて最小になり、その値は約８０ｆＦである。したがって、共振回路ＲＳの容量性部分は、約５０ｆＦのキャパシタンス範囲ΔＣｒｅｓの全体にわたって同調可能である。
【００２３】
図４は、発振器回路ＯＳＣの４つの動作モードＳ０、Ｓ１、Ｓ２、Ｓ３のそれぞれにおける総増幅器キャパシタンスＣａｍｐを示している。総増幅器キャパシタンスＣａｍｐは、基本増幅器ＡＢと３つの切替可能増幅器ＡＳ１、ＡＳ２、ＡＳ３とが共振回路ＲＳの容量性部分と並列に提供するキャパシタンスである。図４は、４つの行からなる表である。各行は別々の動作モードを表す。「Ｖｓ１」、「Ｖｓ２」、および「Ｖｓ３」という見出しが付けられた３つの列は、それぞれ、スイッチング電圧Ｖｓ１、Ｖｓ２、およびＶｓ３を表す。数字の０は、スイッチング電圧Ｖｓの値が比較的低いことを示す。数字の１は、スイッチング電圧Ｖｓの値が比較的高いことを示す。「Ｃａｍｐ」という見出しが付けられた列は、総増幅器キャパシタンスＣａｍｐを示す。「ΔＣａｍｐ」という見出しが付けられた列は、より低い行にジャンプしたときの総増幅器キャパシタンスＣａｍｐの変化を示す。その変化を引き起こすスイッチング増幅器が、ブラケット内に示されている。
【００２４】
基本動作モードＳ０では、３つのスイッチング電圧Ｖｓ１、Ｖｓ２、Ｖｓ３の値が比較的低い。したがって、３つの切替可能増幅器ＡＳ１、ＡＳ２、ＡＳ３はアイドル状態にある。基本増幅器ＡＢだけが、総増幅器キャパシタンスＣａｍｐ（１７０ｆＦ）に有意に寄与する。
【００２５】
１−スイッチド動作モードＳ１では、スイッチング電圧Ｖｓ１の値が比較的高いのに対して、スイッチング電圧Ｖｓ２およびＶｓ３の値が比較的低い。したがって、切替可能増幅器ＡＳ１が活性状態にあるのに対して、切替可能増幅器ＡＳ２およびＡＳ３はアイドル状態にある。切替可能増幅器ＡＳ１が、総増幅器キャパシタンスＣａｍｐ（１−スイッチド動作モードＳ１では２２０ｆＦ）に寄与する。
【００２６】
２−スイッチド動作モードＳ２では、スイッチング電圧Ｖｓ１およびＶｓ２の値が比較的高いのに対して、スイッチング電圧Ｖｓ３の値が比較的低い。したがって、切替可能増幅器ＡＳ１およびＡＳ２が活性状態にあるのに対して、切替可能増幅器ＡＳ３はアイドル状態にある。切替可能増幅器ＡＳ１およびＡＳ２が、総増幅器キャパシタンスＣａｍｐ（２−スイッチド動作モードＳ２では２７０ｆＦ）に寄与する。
【００２７】
３−スイッチド動作モードでは、３つのスイッチング電圧Ｖｓ１、Ｖｓ２、Ｖｓ３の値が比較的高い。したがって、３つの切替可能増幅器ＡＳ１、ＡＳ２、ＡＳ３は活性状態にある。３つの切替可能増幅器ＡＳ１、ＡＳ２、ＡＳ３のすべてが、総増幅器キャパシタンスＣａｍｐ（３２０ｆＦ）に寄与する。
【００２８】
図４は、３つのスイッチング増幅器ＡＳ１、ＡＳ２、ＡＳ３のどれがアイドル状態から活性状態に切り替わっても総増幅器キャパシタンスＣａｍｐが５０ｆＦ増えることを示している。逆に、スイッチング増幅器ＡＳが活性状態からアイドル状態に切り替わると総増幅器キャパシタンスＣａｍｐが５０ｆＦ減る。総増幅器キャパシタンスＣａｍｐが、図３に示された、共振回路ＲＳの容量性部分と並列であることを思い出されたい。さらに、容量性部分が同調可能であるキャパシタンス範囲ΔＣｒｅｓが約５０ｆＦであることを思い出されたい。したがって、スイッチング増幅器の切り替えによって、容量性部分が同調可能なキャパシタンス範囲ΔＣｒｅｓとほぼ一致するキャパシタンス変化が、共振回路ＲＳの容量性部分と並列に発生する。
【００２９】
図５は、発振器回路ＯＳＣの各動作モードにおいて、発振器信号ＯＳの周波数を同調電圧Ｖｔの関数として示している。横軸は、同調電圧Ｖｔを表す。縦軸は、発振器信号ＯＳの周波数を表す。共振回路ＲＳは、１２．５ナノヘンリー（ｎＨ）の誘導性部分（それぞれが６．２５ｎＨである２つのインダクタンスＬ１、Ｌ２）を有する。共振回路ＲＳの容量性部分のキャパシタンスＣｒｅｓは、図３に示されている。図４に示された総増幅器キャパシタンスＣａｍｐが、共振回路ＲＳの容量性部分と並列に結合される。
【００３０】
図５は、４つの動作モードＳ０、Ｓ１、Ｓ２、Ｓ３のそれぞれにおいて、発振器信号ＯＳの周波数が特定の周波数帯域の全体にわたって同調可能であることを示している。これらのそれぞれの周波数帯域を足し合わせたものが、発振器回路ＯＳＣが同調可能な発振器同調範囲となる。これらのそれぞれの周波数帯域は、発振器同調範囲のいわゆる同調ホール（ｔｕｎｉｎｇ  ｈｏｌｅ）が生じないように、多少重なり合っていることが好ましい。図５に示された発振器同調範囲は、だいたい６．７ＧＨｚから９．０ＧＨｚの間である。
【００３１】
発振器信号ＯＳの周波数は、以下のように同調させることが可能である。図１を参照されたい。ユーザが、リモートコントロール装置ＲＣＤの番組番号ボタンを押すと仮定する。応答として、制御回路ＣＴＲＬが、その番組番号に関連付けられたチャネルに切り替えるコマンドを受け取る。制御回路ＣＴＲＬは、ユーザが要求するチャネルに受信機ＲＥＣを同調させるために必要な発振器信号ＯＳの周波数を計算する。さらに、制御回路ＣＴＲＬは、発振器回路ＯＳＣを、４つの動作モードＳ０、Ｓ１、Ｓ２、Ｓ３のどのモードにするかを決定する。制御回路ＣＴＲＬは、図２に示された３つのスイッチング電圧Ｖｓ１、Ｖｓ２、Ｖｓ３を用いて、発振器回路ＯＳを適切な動作モードに直接設定することが可能である。制御回路ＣＴＲＬは、たとえば、前述の動作を受信機ＲＥＣに実行させる命令のセットがロードされているプログラマブル回路の形をとることが可能である。
【００３２】
位相同期ループ回路ＰＬＬは、同調電圧Ｖｔを提供することが可能である。位相同期ループ回路ＰＬＬはさらに、３つのスイッチング電圧Ｖｓ１、Ｖｓ２、Ｖｓ３のどれでも必要に応じて修正することが可能である。図５を参照して例を示す。同調電圧Ｖｔが最小同調電圧Ｖｍｉｎに等しく、より低い周波数が要求されていると仮定する。この場合、位相同期ループ回路ＰＬＬは、より下の曲線へのジャンプ（たとえば、参照符号Ｓ１の曲線から参照符号Ｓ２の曲線へのジャンプ）を引き起こす。逆に、位相同期ループ回路ＰＬＬは、同調電圧Ｖｔが最大同調電圧Ｖｍａｘに等しく、より高い周波数が要求されている場合には、より高い曲線へのジャンプを引き起こす。位相同期ループ回路ＰＬＬは、少なくとも部分的には、適切にプログラムされた回路の形をとることも可能である。
【００３３】
図５に示された発振器同調範囲は、以下の特徴を有する基本増幅器ＡＢおよび３つの切替可能増幅器ＡＳ１、ＡＳ２、ＡＳ３によって実現されている。基本増幅器ＡＢの増幅トランジスタＴ４ａ、Ｔ４ｂは、それぞれ、幅が０．２５マイクロメートル（μｍ）で長さが３０μｍである。テール電流抵抗Ｒｔ４は、基本増幅器ＡＢの２つの増幅トランジスタＴ４ａ、Ｔ４ｂに６．５７ミリアンペア（ｍＡ）のテール電流を供給する。切替可能増幅器ＡＳ１の２つの増幅トランジスタＴ１ａおよびＴ１ｂは、それぞれの長さが２μｍおよび１２μｍである。テール電流抵抗Ｒｔ１は、切替可能増幅器ＡＳ１の２つの増幅トランジスタＴ１ａおよびＴ１ｂに１３０マイクロアンペア（μＡ）のテール電流を供給する。同じことが、切替可能増幅器ＡＳ２およびＡＳ３にもあてはまる。
【００３４】
例示として与えられた前述の特徴は、以下の設計検討に基づいている。３つの切替可能増幅器ＡＳ１、ＡＳ２、ＡＳ３のそれぞれは、好ましくは、アイドル状態と活性状態との間で切り替えられたときに十分なキャパシタンス変化を引き起こさなければならない。このキャパシタンス変化は、共振回路ＲＳの容量性部分と並列であって、発振器信号ＯＳの周波数に大きな影響を及ぼす。電流が流れる電界効果トランジスタのゲート〜ソース間キャパシタンスは、チャネル幅とチャネル長さの積（チャネル幅×チャネル長さ）に比例する。電流が電界効果トランジスタを流れない場合は、ゲート〜ソース間キャパシタンスが比較的小さい。その場合は、ゲート接続とソース接続との間の重なりによって、ゲート〜ソース間キャパシタンスがほぼ決定される。一般には、この重なりは比較的小さい。
【００３５】
３つの切替可能増幅器ＡＳ１、ＡＳ２、ＡＳ３の増幅トランジスタは、２μｍという、比較的長いチャネルを有する。したがって、これらのトランジスタは、電流がこれらのトランジスタを流れる場合には、比較的大きなゲート〜ソース間キャパシタンスを有する。この、比較的大きなゲート〜ソース間キャパシタンスが、図４に示された、５０ｆＦのキャパシタンス変化を実質的に引き起こす。このキャパシタンス変化は、図３に示された、共振回路ＲＳの容量性部分が同調可能なキャパシタンス範囲ΔＣｒｅｓとほぼ一致する。
【００３６】
基本増幅器ＡＢは、共振回路ＲＳ内の信号損失を補償するために十分な利得を提供しなければならない。基本増幅器ＡＢの利得は、２つの増幅トランジスタＴ４ａ、Ｔ４ｂのチャネルの長さに対する幅の比と、それらの増幅トランジスタを流れるテール電流とに比例する。基本増幅器ＡＢの２つの増幅トランジスタＴ４ａ、Ｔ４ｂは、０．２５μｍという、比較的短いチャネルを有する。さらに、テール電流は、６．５７ｍＡと比較的大きい。基本増幅器ＡＢは、約４．０ミリジーメンス（ｍＳ）の相互アドミタンス利得を提供する。これは、共振回路ＲＳ内の信号損失を補償するのに十分であり、約２．０ｍＳのアドミタンスに相当する。したがって、発振ループの利得は約４．０／２．０＝２である。
【００３７】
理想的には、発振器回路ＯＳＣが発振器同調範囲において同調している間は、発振ループの利得が一定でなければならない。しかしながら、共振回路ＲＳ内の信号損失は、発振器同調範囲の上端よりも下端において大きい。３つの切替可能増幅器ＡＳ１、ＡＳ２、ＡＳ３は、この信号損失の変動を補償する。発振器同調範囲の下端では、３つの切替可能増幅器ＡＳ１、ＡＳ２、ＡＳ３がすべて活性状態にあり、したがって、発振ループ利得に寄与する。発振器同調範囲の上端では、３つの切替可能増幅器ＡＳ１、ＡＳ２、ＡＳ３がすべてアイドル状態にあり、したがって、発振ループ利得に寄与しない。
【００３８】
３つの切替可能増幅器ＡＳ１、ＡＳ２、ＡＳ３が与える利得補償は、好ましくは、共振回路ＲＳ内の信号損失の変動と一致しなければならない。個々の切替可能増幅器ＡＳのそれぞれの利得を適切に設定することにより、十分な一致を実現することが可能である。３つの切替可能増幅器ＡＳ１、ＡＳ２、ＡＳ３のそれぞれは、好ましくは、基本増幅器ＡＢの利得より十分に低い利得を提供しなければならない。そうでないと、過補償になる可能性がある。利得は、増幅トランジスタＴＳのチャネルの長さに対する幅の比と、それらの増幅トランジスタを流れるテール電流とに比例する。
【００３９】
３つの切替可能増幅器ＡＳ１、ＡＳ２、ＡＳ３の増幅トランジスタは、２μｍという、比較的長いチャネルを有する。さらに、テール電流は、１３０μＡと比較的小さい。３つの切替可能増幅器のそれぞれは、約２００マイクロジーメンス（μＳ）の相互アドミタンス利得を提供する。これは、共振回路ＲＳの信号損失の変動を十分に補償する。信号損失は、図５に示された４つの動作モードＳ０、Ｓ１、Ｓ２、Ｓ３のそれぞれの周波数帯域の全体で約１００（μＳ）である。
【００４０】
基本増幅器ＡＢの２つの増幅トランジスタＴ４ａ、Ｔ４ｂのチャネルの長さに対する幅の比は、３０／０．２５＝１２０と比較的大きいことに注意されたい。対照的に、３つの切替可能増幅器ＡＳ１、ＡＳ２、ＡＳ３の増幅トランジスタのチャネルの長さに対する幅の比は、１２／２＝６と比較的小さい。したがって、基本増幅器ＡＢの増幅トランジスタは、比較的高い相互アドミタンス利得を提供し、ゲート〜ソース間キャパシタンスが比較的小さい。基本増幅器ＡＢの２つの増幅トランジスタＴ４ａ、Ｔ４ｂのそれぞれのゲート〜ソース間キャパシタンスが小さいほど、発振器同調範囲が広くなる。これに対し、３つの切替可能増幅器ＡＳ１、ＡＳ２、ＡＳ３の増幅トランジスタは、比較的低い相互アドミタンス利得を提供し、ゲート〜ソース間キャパシタンスが比較的大きい。
【００４１】
図６は、発振器回路ＯＳＣの集積回路実装を示している。発振器回路ＯＳＣは、集積回路基板ＳＵＢ上に、たとえば、エッチング手法や堆積手法を用いて形成される。ループ形の導電経路が、図２にも示されている２つのインダクタンスＬ１、Ｌ２を構成する。この導電経路は、たとえば、集積回路基板ＳＵＢ上に形成された導電性相互接続層に形成されてよい。図２に示された他のすべての部品も、集積回路基板ＳＵＢ上に形成されてよい。図２に示された発振器回路ＯＳＣは、図５に示されたように発振器同調範囲が比較的広いので、完全に一体化されることが可能であり、これは非常にコスト効率が高い。
【００４２】
結論
以上の、図面を参照して詳細に説明した内容は、以下の特徴を示している。周波数同調可能な装置（受信機ＲＥＣ）は、キャパシタンス範囲（ΔＣｒｅｓ）の全体にわたって同調可能な容量性部分（Ｃ１、Ｃ２、Ｃｖ１、Ｃｖ２）を有する共振回路（ＲＳ）を備える。発振ループを形成するために、複数の増幅器（基本増幅器ＡＢおよび切替可能増幅器ＡＳ１、ＡＳ２、ＡＳ３）が共振回路に結合される。それらの増幅器の少なくとも１つが、活性状態とアイドル状態との間で切り替えが可能な切替可能増幅器（たとえば、ＡＳ１）である。切替可能増幅器は、活性状態とアイドル状態との間で切り替えられたときに、共振回路の容量性部分と並列にキャパシタンス変化（ΔＣａｍｐ）を引き起こす。切替可能増幅器は、このキャパシタンス変化が、容量性部分が同調可能なキャパシタンス範囲とほぼ一致するように構成される。
【００４３】
先述の詳細説明はさらに、以下のオプションの特徴を示している。
【００４４】
・切替可能増幅器（ＡＳ１）は、活性状態とアイドル状態との間で切り替えられたときに、発振ループの利得変化を引き起こす。切替可能増幅器は、容量性部分（Ｃ１、Ｃ２、Ｃｖ１、Ｃｖ２）がキャパシタンス範囲（ΔＣｒｅｓ）において同調しているときに、利得変動が共振回路（ＲＳ）の信号損失変動をほぼ補償するように構成される。これらの特徴はさらに、十分な信号品質に寄与するが、これは、発振ループ利得が比較的一定であることが、発振器同調範囲の全体にわたってノイズや歪みを比較的少なくすることを可能にするためである。
【００４５】
・周波数同調可能な装置（ＲＥＣ）は、複数の切替可能増幅器（ＡＳ１、ＡＳ２、ＡＳ３）を備え、各切替可能増幅器は、活性状態とアイドル状態との間で切り替えられたときに発振ループの利得変動を引き起こし、各切替可能増幅器は、容量性部分がキャパシタンス範囲（ΔＣｒｅｓ）において同調しているときに、利得変動が共振回路（ＲＳ）の信号損失変動をほぼ補償するように構成される。これらの特徴はさらに、十分な信号品質に寄与するが、これは、複数の切替可能増幅器によって、共振回路内の信号損失変動がより厳密に補償されることが可能であるためである。
【００４６】
前述の特徴は、様々な方法で実現されることが可能である。これを例示するために、いくつかの選択肢を簡単に示す。同調可能な容量性部分を有することが可能な共振回路には、たとえば、水晶振動子を含む共振回路のように、様々なタイプがある。バイポーラ型の増幅トランジスタを電界効果トランジスタの代わりに用いることが可能であるが、電界効果トランジスタのほうが有利である。また、バイポーラ・トランジスタと電界効果トランジスタとを組み合わせて用いることも可能である。電界効果トランジスタは、ＮＭＯＳ型でもＰＭＯＳ型でもよい。ＮＭＯＳ型電界効果トランジスタの有利点は、これらが比較的高い相互アドミタンス利得をもたらすことである。増幅器は、トランジスタの差動ペアの代わりに１つのトランジスタだけを含んでもよいが、トランジスタの差動ペアのほうが有利である。増幅器はまた、３つ以上のトランジスタを含むことも可能である。
【００４７】
説明中の増幅トランジスタの寸法やテール電流の値は、例に過ぎない。十分な結果を等しく与える、様々に異なる値が存在する。さらに、様々な用途のそれぞれに、十分な結果をもたらす、異なる値セットがある。当業者が本説明を読めば、個々の設計に対してふさわしい値を容易に決定することが可能であろう。たとえば、設計が電界効果トランジスタをベースとしたものであるとする。当業者であれば、発振器の所与の仕様一式に対して増幅器が提供すべきターゲット・キャパシタンスおよびターゲット利得を計算することが可能である。そして、当業者であれば、増幅器がそのターゲット・キャパシタンスおよびターゲット利得をもたらすように、増幅器の一部を形成する電界効果トランジスタのしかるべき寸法と、その電界効果トランジスタを流れる電流とを計算することが可能である。
【００４８】
さらに、本発明は、切替可能増幅器がアイドル状態と活性状態との間で切り替えられたときに引き起こすキャパシタンス変化が、共振回路の容量性部分が同調可能なキャパシタンス範囲に厳密には一致しないことを認めることに注意されたい。たとえば、図２に示された発振器回路は、切替可能増幅器のキャパシタンス変化が２５フェムトファラドとなるように実装されることが可能であり、２５フェムトファラドは、図３に示されたキャパシタンス範囲ΔＣｒｅｓの半分であるが、特許請求されている本発明の範囲に収まっている。その場合、各動作モードのそれぞれの同調範囲はかなり重なり合う。図５に示された各曲線は、互いに近づく。発振器同調範囲は小さくなる。そこで、図２に示された発振器回路を、より多くの切替可能増幅器（たとえば、６つの切替可能増幅器）を含むように修正することが可能である。その場合、発振器同調範囲は、図５に示されたものと同様になることが可能である。
【００４９】
各切替可能増幅器は異なっていてもよい。たとえば、電界効果トランジスタ実装では、各切替可能増幅器の電界効果トランジスタのペアの寸法が、その他の切替可能増幅器のそれぞれの電界効果トランジスタのペアの寸法と異なってもよい。図２に示された発振器回路ＯＳＣは、基本増幅器ＡＢが切替可能になるように修正されてもよい。それによって、基本増幅器ＡＢもアイドル状態と活性状態との間で切り替えることが可能になる。したがって、発振器回路をいわゆるスリープ・モードにすることが可能であり、これによって、電力消費の低減が可能になる。
【００５０】
ハードウェア、ソフトウェア、またはその両方のアイテムを用いて、様々な方法で機能を実装することが可能である。この点において、図面は概略的であって、各図面は本発明の可能な一実施形態を表しているに過ぎない。したがって、図面は、異なる機能を異なるブロックとして示しているが、これは、ハードウェアまたはソフトウェアの単一アイテムが複数の機能を実行することを排除するものでは決してない。また、ハードウェアまたはソフトウェアまたはその両方の複数のアイテムのアセンブリが１つの機能を実行することを排除するものでもない。
【００５１】
ここまでの本明細書の記載は、図面を参照しての詳細説明が本発明を限定するのではなく例示するものであることを示している。したがって、添付の特許請求項の範囲に含まれる、様々な代替物が存在する。請求項内に参照符号があっても、それらはその請求項を限定するものと解釈されてはならない。「ｃｏｍｐｒｉｓｉｎｇ（含む）」という語は、請求項内で列挙された要素またはステップとは別の要素またはステップが存在することを排除しない。要素またはステップに付けられた冠詞「ａ」または「ａｎ」は、そのような要素またはステップが複数存在することを排除しない。
【図面の簡単な説明】
【００５２】
【図１】ビデオ表示セットを示すブロック図である。
【図２】ビデオ表示セットの一部を形成する発振器回路を示す回路図である。
【図３】発振器回路の一部を形成する共振回路の容量性部分の同調を示すグラフである。
【図４】スイッチング増幅器によって得られる、発振器回路の各種動作モードを示すグラフである。
【図５】発振器回路の同調を示すグラフである。
【図６】発振器回路の集積回路実装の上面図である。
【図１】
2008515318.tif 000003
【図２】
2008515318.tif 000004
【図３】
2008515318.tif 000005
【図４】
2008515318.tif 000006
【図５】
2008515318.tif 000007
【図６】
2008515318.tif 000008
【国際調査報告】
2008515318.tif 000009
2008515318.tif 000010
2008515318.tif 000011