(57)【要約】  本発明の実施形態に係るメモリ管理システム及び方法は、サイズが部分ページサイズに限定されたメモリ部分をアクティブにするための要求を検出する。この部分ページサイズはメモリで使用されるフルページサイズより小さくされる。一実施形態において、要求を検出することは、要求に付随する行アドレスと部分ページアドレスとを識別することを含み、この部分ページアドレスは、上記のメモリ部分が部分ページサイズに限定されることを指し示す。
2008541334.tif 000002
【特許請求の範囲】
【請求項１】
サイズが部分ページサイズに限定されたメモリ部分をアクティブにするための要求を検出する検出段階を有し、該部分ページサイズはメモリで使用されるフルページサイズより小さい、方法。
【請求項２】
前記要求に基づいて前記メモリ部分をアクティブにする起動段階を更に有する請求項１に記載の方法。
【請求項３】
前記起動段階は、前記メモリの少なくとも１つのセンス増幅器を、前記メモリの少なくとも１つの列から分離する段階を含む、請求項２に記載の方法。
【請求項４】
前記起動段階は、前記要求に基づいて、少なくとも１つの列をアクティブにしないように前記メモリの行復号回路を用いる段階を含む、請求項２に記載の方法。
【請求項５】
前記検出段階は：
前記要求に付随する行アドレスを識別する段階；及び
前記要求に付随する部分ページアドレスを識別する段階であり、該部分ページアドレスは前記メモリ部分が前記部分ページサイズに限定されることを指し示す、段階；
を含む、請求項１に記載の方法。
【請求項６】
部分ページアドレスを識別する前記段階は、前記メモリのモードレジスタから前記部分ページアドレスを取得することを含む、請求項５に記載の方法。
【請求項７】
部分ページアドレスを識別する前記段階は、前記メモリに付随するデータ待ち行列ポートから前記部分ページアドレスを取得することを含む、請求項５に記載の方法。
【請求項８】
部分ページアドレスを識別する前記段階は、前記メモリに付随するデータマスクポートから前記部分ページアドレスを取得することを含む、請求項５に記載の方法。
【請求項９】
前記検出段階は、ダイナミック・ランダムアクセスメモリをアクティブにするための要求を検出することを含む、請求項１に記載の方法。
【請求項１０】
前記メモリを含むシステムの起動中に、前記部分ページサイズを決定する決定段階を更に含む請求項１に記載の方法。
【請求項１１】
サイズが部分ページサイズに限定されたメモリ部分をアクティブにするための要求を検出するページロジックを有し、該部分ページサイズはメモリで使用されるフルページサイズより小さい、メモリ。
【請求項１２】
前記メモリは前記要求に基づいて前記メモリ部分をアクティブにする、請求項１１に記載のメモリ。
【請求項１３】
複数の列；
各センス増幅器が前記複数の列の１つに対応する複数のセンス増幅器；及び
各分離スイッチが前記列の１つ及び前記センス増幅器の１つに結合された複数の分離スイッチであり、前記センス増幅器の少なくとも１つを前記列の少なくとも１つから分離する複数の分離スイッチ；
を更に含む請求項１２に記載のメモリ。
【請求項１４】
複数の行；
複数の列；及び
前記複数の行に結合された行アドレス復号器であり、前記要求に基づいて、前記複数の列の少なくとも１つをアクティブにしないための行最適化ロジックを有する行アドレス復号器；
を更に含む請求項１２に記載のメモリ。
【請求項１５】
前記ページロジックは前記要求に付随する行アドレスを識別し、且つ前記要求に付随する部分ページアドレスを識別し、該部分ページアドレスは前記メモリ部分が前記部分ページサイズに限定されることを指し示す、請求項１１に記載のメモリ。
【請求項１６】
当該メモリは、前記部分ページアドレスを格納するモードレジスタを含んでおり、前記ページロジックは該モードレジスタから前記部分ページアドレスを取り出す、請求項１５に記載のメモリ。
【請求項１７】
当該メモリはデータ待ち行列ポートを含んでおり、前記ページロジックは該データ待ち行列ポートから前記部分ページアドレスを取得する、請求項１５に記載のメモリ。
【請求項１８】
当該メモリはデータマスクポートを含んでおり、前記ページロジックは該データマスクポートから前記部分ページアドレスを取得する、請求項１５に記載のメモリ。
【請求項１９】
ダイナミック・ランダムアクセスメモリである請求項１１に記載のメモリ。
【請求項２０】
当該メモリを含むシステムの起動中に前記部分ページサイズを決定する請求項１１に記載のメモリ。
【請求項２１】
サイズが部分ページサイズに限定されたメモリ部分をアクティブにするための要求を検出するページロジックを有するメモリであり、該部分ページサイズは当該メモリで使用されるフルページサイズより小さい、メモリ；及び
前記メモリに結合されたメモリコントローラを有する、前記要求を発するプロセッサ；
を有するシステム。
【請求項２２】
前記メモリは前記要求に基づいて前記メモリ部分をアクティブにする、請求項２１に記載のシステム。
【請求項２３】
前記メモリは更に：
複数の列；
各センス増幅器が前記複数の列の１つに対応する複数のセンス増幅器；及び
各分離スイッチが前記列の１つ及び前記センス増幅器の１つに結合された複数の分離スイッチであり、前記センス増幅器の少なくとも１つを前記列の少なくとも１つから分離する複数の分離スイッチ；
を含む、請求項２２に記載のシステム。
【請求項２４】
前記メモリは更に：
複数の行；
複数の列；及び
前記複数の行に結合された行アドレス復号器であり、前記要求に基づいて、前記複数の列の少なくとも１つをアクティブにしないための行最適化ロジックを有する行アドレス復号器；
を含む、請求項２２に記載のシステム。
【請求項２５】
前記ページロジックは前記要求に付随する行アドレスを識別し、且つ前記要求に付随する部分ページアドレスを識別し、該部分ページアドレスは前記メモリ部分が前記部分ページサイズに限定されることを指し示す、請求項２１に記載のシステム。
【請求項２６】
前記メモリは、前記部分ページアドレスを格納するモードレジスタを含んでおり、前記ページロジックは該モードレジスタから前記部分ページアドレスを取り出す、請求項２５に記載のシステム。
【請求項２７】
前記メモリはデータ待ち行列ポートを含んでおり、前記ページロジックは該データ待ち行列ポートから前記部分ページアドレスを取得する、請求項２５に記載のシステム。
【請求項２８】
前記メモリはデータマスクポートを含んでおり、前記ページロジックは該データマスクポートから前記部分ページアドレスを取得する、請求項２５に記載のシステム。
【請求項２９】
前記メモリはダイナミック・ランダムアクセスメモリである、請求項２１に記載のシステム。
【請求項３０】
前記メモリは当該システムの起動中に前記部分ページサイズを決定する、請求項２１に記載のシステム。
【請求項３１】
前記メモリコントローラは前記メモリ部分の前記部分ページサイズを追跡する、請求項２１に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は概してメモリ技術に関する。より具体的には、ある一定の実施形態は、メモリにおいて部分ページをアクティブにすることに関する。
【背景技術】
【０００２】
計算システムの普及はとどまることなく進んでおり、より多くの計算機能に対する要求が新たな高まりを見せている。この要求により、メモリ構造に関する多数の懸案事項が生じつつある。例えば、ダブルデータレート（ＤＤＲ）メモリ技術（例えば、非特許文献１及び２）の開発により、ＤＲＡＭに対してデータが書き込まれる、あるいは読み出される速度が増大されたが、消費電力の問題が残されたままになっている。
【０００３】
特に、１バンクのメモリを起動する（アクティブにする）ことはページサイズに起因して電力集約的な処理になり得る。ページサイズとは、一般的に、何れの行の上にもあり且つ単一のアクティブコマンドでアクセスされる列位置の最小数のことであり、アクティブコマンドが発せられる都度、ページ内の全ビットがセンス増幅器アレイにより読み取られて、それらの正しい値に戻される。ＤＲＡＭにおいては、デスクトップ、モバイル及びサーバシステムにわたる様々な要求を満たすため、ＤＤＲ技術は標準的なページサイズの定義を採用してきた。例えば、５１２Ｍｂ×１６のデバイス構成の場合、ページサイズは２ＫＢとして定められてきた。メモリコントローラが行アドレス（５１２ＭｂのＤＲＡＭの例でＡ０−Ａ１２）を与えてバンクを起動するとき、２ＫＢのページサイズに等価な行がセンス増幅器アレイにロードされ得る。この２ＫＢのページサイズは１６，３８４ビットと同じである。一般的に、これらのビットから１６ビットのみが各クロックエッジで転送される。故に、ＤＤＲ技術のバーストモードの性質により、１２８ビットは４クロックでアクセスされ得る。従って、この１６，３８４ビット全てを起動するスキームは、各ＤＲＡＭデバイスから２ＫＢの全てを取り出す（あるいは、２ＫＢの全てを書き込む）ものではない用途にはあまり適していない。故に、ある一定の用途では、完全なページサイズを起動することは、無駄の多い作業となり得る。
【非特許文献１】「ＤＤＲ同期型ダイナミック・ランダムアクセスメモリ／ＳＤＲＡＭ仕様」、JESD79D、JEDEC  Solid  State  Technology  Association、2004年1月
【非特許文献２】「ＤＤＲ２  ＳＤＲＡＭ仕様」、JESD79-2A、JEDEC  Solid  State  Technology  Association、2004年1月
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、メモリ技術用の部分ページスキームを提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一態様に従った方法は、サイズが部分ページサイズに限定されたメモリ部分をアクティブにするための要求を検出する検出段階を有し、該部分ページサイズはメモリで使用されるフルページサイズより小さくされる。
【０００６】
本発明の他の一態様に従ったメモリは、サイズが部分ページサイズに限定されたメモリ部分をアクティブにするための要求を検出するページロジックを有し、該部分ページサイズはメモリで使用されるフルページサイズより小さくされる。
【０００７】
本発明の更に他の一態様に従ったシステムは、サイズが部分ページサイズに限定されたメモリ部分をアクティブにするための要求を検出するページロジックを有するメモリ、及び前記メモリに結合されたメモリコントローラを有する前記要求を発するプロセッサを有し、であり、前記部分ページサイズは当該メモリで使用されるフルページサイズより小さくされる。
【０００８】
本発明の実施形態の様々な効果は、以下の詳細な説明及び添付の特許請求の範囲を読むことにより、また添付の図面を参照することにより、当業者に明らかになる。
【発明を実施するための最良の形態】
【０００９】
説明のための以下の記載においては、本発明の実施形態の完全な理解を提供するために多数の具体的詳細事項が説明される。しかしながら、当業者に明らかになるように、本発明はそれら具体的詳細事項を用いずに実施されてもよい。また、本発明の実施形態を不明瞭にしないよう、具体的な装置構造及び方法については説明しないこととする。以下の記載及び図面は本発明の実施形態を例示するものであり、本発明の実施形態を限定するものとして解釈されるものではない。
【００１０】
以下の詳細な説明の一部は、コンピュータメモリ内のデータビット又は二値デジタル信号の処理のアルゴリズム及び記号表現に関して提示される。これらのアルゴリズム記述及び表現は、データ処理の当業者が自身の仕事の内容を他の当業者に伝えるために用いる技法である。例えば、ここで説明される特定のロジックは、例えば相補型金属酸化物半導体（ＣＭＯＳ）技術などのハードウェア、コントローラ・ファームウェア、マイクロコード、ソフトウェア技術、及びこれらの何らかの組み合わせの何れを用いて実装されてもよい。また、“要求”、“コマンド”等といった用語の使用は、この要求及び／又はコマンドを受信する構成要素からの応答が要求されるという意味で限定的なものではない。故に、これらの用語は、ここでの説明の目的に関しては、相互に交換可能であると見なされてもよい。さらに、“第１”、“第２”等の用語は、単に説明を容易にするために使用されており、必ずしも順序関係を示すものではない。
【００１１】
特に断らない限り、以下の説明から明らかなように本明細書全体を通じて、“処理”、“数値計算”、“計算”、“決定”等といった用語による説明は、計算システムのレジスタ及び／又はメモリ内で電子的な量などの物理量として表されたデータを操作し、且つ／或いは該データを計算システムのメモリ、レジスタ、又はその他の情報を記憶、伝送あるいは表示する装置内で同様に物理量として表されたその他のデータに変換する、コンピュータ、計算システム若しくは同様の電子的計算装置の活動及び／又は処理を参照するものである。
【００１２】
図１は、例えばダブルデータレート（ＤＤＲｘ）型ダイナミック・ランダムアクセスメモリ（ＤＲＡＭ）等のメモリ10を示しており、メモリ10は部分ページ起動要求／コマンド12を受信するように構成されている。起動要求12は読出しトランザクション又は書込みトランザクションに付随したものであり得る。要求12を検出すると、メモリ10は、サイズが部分ページサイズに限定されたメモリ部分14を起動することができる。なお、この部分ページサイズは、メモリ10で使用される完全なページサイズであるフルページサイズ16より小さい。起動するのを部分ページサイズに限定することにより、図示されたメモリ10は電力消費を有意に削減することができる。例えば、メモリ10が５１２Ｍｂ×１６のデバイス構成を有する場合、フルページサイズ16は２ＫＢ（すなわち、１６，３８４ビット）であり得る。しかしながら、ある特定の用途では、メモリコントローラはページからの８キャッシュラインのアクセスのみを期待することがあり得る。故に、キャッシュライン当たり６４ビットとすると、完全な１６，３８４ビットではなく、５１２ビットのみから成る連続的なブロックが必要とされる。図示された例においては、２ＫＢのフルページサイズ16は、５１２ビットのページサイズを有する３２個の部分ページ／サブページに分割され、適切なサブページのみが起動されることができる。故に、ページ全体を起動するために必要な電力が消費されることは回避される。更に詳細に後述されるように、起動要求12は、この例においてはサブページのアドレスを指定するために、単純に５個の追加ビット（すなわち、２５＝３２）を提供しさえすればよい。
【００１３】
ここに記載される多数の例は特定のフル／部分ページサイズ及びメモリ技術（例えば、ＤＤＲｘ型ＳＤＲＡＭ）を参照するものであるが、本発明の実施形態はそのように限定されるものではない。実際、ここに記載される方式の多くは、如何なるページサイズに対しても、また電力消費が懸案問題である如何なるメモリ構造に対しても効果的であり得る。そうではあるが、本発明の実施形態が適する高密度ＤＤＲｘ型ＳＤＲＡＭ構造の態様が数多く存在する。
【００１４】
続いて図２Ａを参照するに、部分ページを起動する一手法が示されている。図示された例において、メモリ18は、複数の行20、複数の列22、及び該複数の列22に対応する複数のセンス増幅器24、を有するバンクを含んでいる。メモリ18はまた、行アドレス復号器26、読出しロジック28、書込みロジック30、入出力（ＩＯ）ゲーティング・列選択ロジック34、及び上記の複数のセンス増幅器24と列22とに対応する複数の分離スイッチ31を有している。各分離スイッチ31は対応する列22及びセンス増幅器24に結合されることができ、部分ページのみの起動を実現するために、分離スイッチ31はセンス増幅器24の１つ以上を列22から分離するように使用され得る。図示された例において、分離スイッチ31は、起動された行内の全ての列の部分集合のみをセンス増幅器24にロードすることを確実にするように選択的に有効／無効にされ得るトランジスタである。結果として、センス増幅器24、ＩＯゲーティング・列選択ロジック34、読出しロジック28及び書込みロジック30の電力消費は、分離された列に従って削減され得る。
【００１５】
図２Ｂは、メモリ18’において部分ページを起動する代替手法を示している。具体的には、図示されたメモリ18’は、行最適化ロジック36を含む改良された行アドレス復号器26’を有している。行最適化ロジック36は、起動要求に基づいて、起動される行に含まれる列22の１つ以上を起動から除外することにより、部分ページ起動を提供し得る。結果として得られる起動された列から成る部分集合は、所望の部分ページサイズに対応したものになり得る。
【００１６】
続いて図３Ａを参照するに、部分ページ起動要求を識別する一手法がメモリ38内に示されている。概して、メモリ38は起動要求に付随する行アドレスと部分ページアドレスとを識別することができる。部分ページアドレスは、起動されるメモリ部分が部分ページサイズに限定されることを指し示している。故に、部分ページアドレスが起動要求に付随していない場合、メモリ38は単純にフルページを起動してもよい。具体的には、メモリ38は部分ページアドレス42を格納可能なモードレジスタ40を含んでいる。モードレジスタ40は、メモリ38の機能の仕様を定めることを可能にする１つ又は複数の内部設定レジスタの一部であってもよい。一実施形態において、モードレジスタ40は外部から設定されることも可能である。メモリ38はまた、起動された行の何れの列がセンス増幅器にロードされるべきか決定するために部分ページアドレス42が使用されるとき該部分ページアドレス42をモードレジスタ40から取り出すための、部分ページロジック44を含んでいてもよい。
【００１７】
図３Ｂは、メモリ38’がデータ待ち行列（ＤＱ）の入力ポート46から部分ページアドレス42’を取得するために部分ページロジック44’を使用する、部分ページアドレスを識別する他の一手法を示している。ＤＱのポート46は、典型的に、メモリ38’の中又は外にデータを転送するために使用される。例えば、ＤＤＲ同期型ＤＲＡＭ（ＳＤＲＡＭ）の読出し動作において、クロックサイクル当たり２ビット（あるいは、ＤＤＲ２型ＳＤＲＡＭの場合には４ビット）が、ＤＱポート46に放たれる前にメモリアレイから取り出される（すなわち、プリフェッチされる）ことができ、このときＤＱポート46は時間多重的にデータを出力する。ＤＱのピン数は用いられるメモリの種類に依存する。部分ページアドレスは、故に、ＤＱ出力上の利用可能なピンに提供される。あるいは、部分ページアドレスは後続のクロックにて提供され、その結果、起動はより多くのクロックサイクルを要する。
【００１８】
図３Ｃは、データマスク（ＤＭ）ポート48から部分ページアドレス42”を取得するためにメモリ38”によって部分ページロジック44”が使用される、更に他の一手法を示している。一般に、データマスク信号は、書込み動作中にバイト・マスキングを提供するためにＳＤＲＡＭに使用されることができ、８個の４ビットデータ幅ごとに１つのＤＭ信号が存在する。故に、ｘ１６型メモリ構造では、ＤＭビット［０：１］が部分ページアドレスのために使用され得る。しかしながら、この手法は精度を制約することがあり得る。
【００１９】
続いて図４を参照するに、メモリ48の更なる詳細図が示されている。メモリ48は、上述のメモリ10（図１）、18（図２Ａ及び２Ｂ）、及び38（図３Ａ−３Ｃ）の何れをも容易に代替できるものであり、部分ページ要求を検出し、その要求に基づいて部分ページを起動することが可能である。図示されたメモリ48は、行アドレスを受け取ることが可能なアドレスレジスタ50を含んでおり、また、バンク識別子（例えば、ＢＡ０、ＢＡ１）を受け取ってもよい。行アドレス・マルチプレクサ（ＭＵＸ）52はアドレスレジスタ50及びリフレッシュカウンタ54からデータを受け取り、行アドレスデータを一組の行アドレス復号器26に送り込む。図示された例においては、各バンクに行アドレス復号器26が割り当てられている。行アドレス復号器26は行選択信号を、１つ以上のバンクに区分けされたメモリアレイ56にラッチすることができ、バンク制御ロジック58によってバンク選択が実現される。メモリアレイ56の各バンクは一組の行及び一組の列を含んでおり、行／列の交差部の各々が１ビットのデータを表すキャパシタとして設計される。上述のように、部分ページアドレスを識別するためにモードレジスタ40が使用されてもよく、そのとき、部分ページアドレスをモードレジスタ40から取り出すために、部分ページロジック44Aがバンク制御ロジック58内に配置されてもよい。他の例では、部分ページアドレスを識別するためにＤＱ／ＤＭ信号60が使用されてもよく、そのとき、部分ページアドレスをＤＱ／ＤＭ信号60から取り出すために、部分ページロジック44BがＩＯゲーティング・列選択ロジック34内に配置されてもよい。
【００２０】
同様に、識別された部分ページアドレスの選択のために一組の分離スイッチ31が設けられてもよく、そのとき、各分離スイッチ31は列の１つ及びセンス増幅器の１つに結合される。この構成において、複数の分離スイッチ31は、部分ページサイズを実現するようにセンス増幅器の１つ又は複数を列の１つ又は複数から分離することができる。他の例では、行アドレス復号器26が、要求された部分ページサイズに基づいて複数の列の１つ又は複数を起動から除外する行最適化ロジック36を備えていてもよい。
【００２１】
続いて図５Ａを参照するに、システム66が示されている。システム66はサーバ、デスクトップ型パーソナルコンピュータ（ＰＣ）、ノート型ＰＣ、携帯情報端末（ＰＤＡ）、無線“スマート”フォン、又はその他の何らかの種類の計算システムを含んでいてもよい。図示されたシステム66は、縮小命令セットコンピュータ（ＲＩＳＣ）、パイプライン化されたプロセッサ、又は複数命令セットコンピュータ（ＣＩＳＣ）等を含み得るプロセッサ64を有している。故に、図示されたプロセッサ64はプログラムコード／命令を実行することができ、また、命令取出しユニット、命令復号器、実行ユニット等（図示せず）を含んでいてもよい。さらに、プロセッサ64は、例えば相補型金属酸化物半導体（ＣＭＯＳ）技術などのハードウェア、コントローラ・ファームウェア、マイクロコード、ソフトウェア技術、及びこれらの何らかの組み合わせの何れを用いて実装されてもよい。
【００２２】
図示されたプロセッサ64は、ノースブリッジとしても知られるメモリ・コントローラ・ハブ（ＭＣＨ）100と、システム66の全構成要素を相互接続する例えばフロントサイドバス又はポイントツーポイント構成などのバス102を介して交信する。ＭＣＨ100は、ＤＲＡＭ、ＳＤＲＡＭ等を含み得るシステムのランダムアクセスメモリ（ＲＡＭ）104と、メモリバス106を介して交信することができる。ＤＲＡＭモジュールは、上述のメモリ10（図１）、18（図２Ａ及び２Ｂ）、38（図３Ａ−３Ｃ）及び48（図４）と同様であってもよく、また、シングル・インライン・メモリ・モジュール（ＳＩＭＭ）、デュアル・インライン・メモリ・モジュール（ＤＩＭＭ）、スモール・アウトライン型ＤＩＭＭ（ＳＯＤＩＭＭ）等に組み込まれていてもよい。ＭＣＨ100は、部分ページレベルでメモリアクセスを追跡する（すなわち、起動されるメモリ部分の部分ページサイズを追跡する）ことができ、故に、ページテーブルに更に多くの入力項目を有していてもよい。他の一実施形態においては、ＲＡＭ104はシステムの起動中に部分ページサイズを決定してもよい。
【００２３】
ＭＣＨ100はまた、グラフィック・バス108を介して、外部のビデオ表示ユニット（図示せず）とインターフェースをとるためのアドバンスト・グラフィックス・ポート（ＡＧＰ）110と交信することができる。図示されたＭＣＨ100は、サウスブリッジとしても知られるＩ／Ｏコントローラ・ハブ（ＩＣＨ）112と、周辺コンポーネント・インターコネクト（ＰＣＩ）バス114を介して交信する。ＭＣＨ100はまた、ＩＣＨ112を経由し、ネットワークポート118を介してネットワーク116に動作的に接続されていてもよい。ＩＣＨはまた、読み出し専用メモリ（ＲＯＭ）122、ＲＡＭ124、プログラム可能ＲＯＭ（ＰＲＯＭ）126又はフラッシュメモリ等を含み得る記憶装置120に結合されていてもよい。図５Ｂは、プロセッサ65と同一のダイにメモリコントローラ101が含まれている、代替的なシステム68を示している。
【００２４】
続いて図６を参照するに、参照符号70にて、メモリの管理方法が示されている。図示された方法は、例えば、ハードウェア、マイクロコード、又は機械（例えば、多重処理ユニット及び／又はその他の好適な機械）によって実行された場合に該機械に本発明の実施形態に従った方法を実行させる命令又は命令セットを格納し得る何らかの機械読み取り可能な媒体若しくは品目を用いて実施され得る。この機械は、例えば、如何なる好適な処理プラットフォーム、計算プラットフォーム、計算装置、処理装置、計算システム、処理システム、コンピュータ、プロセッサ等を含んでいてもよく、また、ハードウェア及び／又はソフトウェアの如何なる好適な組み合わせを用いて実現されてもよい。上記の機械読み取り可能な媒体若しくは品目は、例えば、何らかの好適な種類のメモリユニット、メモリデバイス、メモリ品目、メモリ媒体、記憶装置、記憶品目、記憶媒体及び／又は記憶ユニットを含んでいてもよく、例えば、メモリ、取り外し可能媒体若しくは固定型媒体、消去可能媒体若しくは消去不能媒体、書込み可能媒体若しくは書換え可能媒体、デジタル媒体若しくはアナログ媒体、ハードディスク、フロッピー（登録商標）ディスク、コンパクトディスク型読み出し専用メモリ（ＣＤ−ＲＯＭ）、書込み可能コンパクトディスク（ＣＤ−Ｒ）、書換え可能コンパクトディスク（ＣＤ−ＲＷ）、光ディスク、磁気ディスク、様々な種類のデジタル多用途ディスク（ＤＶＤ）、テープ、カセット等を含み得る。命令は、例えばソースコード、コンパイル済みコード、インタープリタ済みコード、実行コード、静的コード、動的コード等といった如何なる好適な種類のコードを含んでいてもよく、また、例えばＣ、Ｃ＋＋、ジャバ（Ｊａｖａ（登録商標））、ベーシック（ＢＡＳＩＣ）、パスカル、フォートラン、コボル、アセンブリ言語、機械コード等といった如何なる好適な高水準、低水準、オブジェクト指向、ビジュアル、コンパイル済み、及び／又はインタープリタ済みのプログラミング言語を用いて実装されてもよい。
【００２５】
図示された例において、処理ブロック72は、メモリで使用されるフルページサイズより小さい部分ページサイズにサイズが限定されたメモリ部分を起動するための要求／コマンドを検出する段階を提供する。具体的には、起動要求に付随する行アドレスがブロック76にて識別され、起動要求に付随する部分ページアドレスがブロック78にて識別される。上述のように、多数の技術が部分ページアドレスを識別するために使用され得る。例えば、１つの手法は、デバイス設定にも使用され得る１つ以上のモードレジスタに部分ページアドレスを格納するものである。他の１つの手法は利用可能なＤＱピン上で部分ページアドレスを伝送するものである。更に他の１つの手法は利用可能なＤＭピン上で部分ページアドレスを伝送するものである。ブロック74は要求に基づいてメモリ部分を起動する段階を提供する。ブロック74での起動もまた様々な技術で実行され得る。例えば、この起動はメモリ用の１つ又は複数のセンス増幅器をメモリの１つ又は複数の列から分離することによって行われることができる。他の例では、部分ページ起動は要求に基づき、メモリの行復号回路を用いてメモリの１つ又は複数の列を起動から除外することによって達成されてもよい。
【００２６】
以上の説明から当業者に認識されるように、本発明の実施形態の広範な技術は多様な形態で実施されることができる。故に、本発明の実施形態はその特定の実施例に関連して説明されたが、本発明の実施形態の真の範囲はそのように限定されるべきではない。何故なら、この明細書、添付の図面及び特許請求の範囲の教示を受けた当業者には、ここで示された以外の変更が明らかになるからである。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施形態に従った部分ページサイズを有するメモリ部分の一例を示すブロック図である。
【図２Ａ】本発明の実施形態に従った部分ページ起動技術の一例を示すブロック図である。
【図２Ｂ】本発明の実施形態に従った部分ページ起動技術の一例を示すブロック図である。
【図３Ａ】本発明の実施形態に従った部分ページアドレス技術の一例を示すブロック図である。
【図３Ｂ】本発明の実施形態に従った部分ページアドレス技術の一例を示すブロック図である。
【図３Ｃ】本発明の実施形態に従った部分ページアドレス技術の一例を示すブロック図である。
【図４】本発明の実施形態に従ったメモリの一例を示すブロック図である。
【図５Ａ】本発明の実施形態に従ったシステムの一例を示すブロック図である。
【図５Ｂ】本発明の実施形態に従ったシステムの一例を示すブロック図である。
【図６】本発明の一実施形態に従ったメモリ管理方法の一例を示すフローチャートである。
【図１】
2008541334.tif 000003
【図２Ａ】
2008541334.tif 000004
【図２Ｂ】
2008541334.tif 000005
【図３Ａ】
2008541334.tif 000006
【図３Ｂ】
2008541334.tif 000007
【図３Ｃ】
2008541334.tif 000008
【図４】
2008541334.tif 000009
【図５Ａ】
2008541334.tif 000010
【図５Ｂ】
2008541334.tif 000011
【図６】
2008541334.tif 000012
【国際調査報告】
2008541334.tif 000013
2008541334.tif 000014