(57)【要約】【課題】プローブ先端の正しい位置合わせおよび平面性の達成を容易にする、改良されたプローブカードと、プローブカードにプローブを取り付ける関連付けられる方法と、を提供すること。【解決手段】プローブカードアセンブリが提供される。このプローブカードアセンブリは、複数の開口を画成している基板層と、複数のプローブとを含んでいる。プローブの各々は、基部と先端部とを有する。各プローブの基部は、複数の開口の1つの中に少なくとも部分的に挿入されるように構成されている。【選択図】  図１
2008530580.tif 000002
【特許請求の範囲】
【請求項１】
複数の開口を画成している基板層と、
各々が基部と先端部とを有する複数のプローブと、
を備えており、
各プローブの前記基部が、前記複数の開口の1つに少なくとも部分的に挿入されるように構成されている、
プローブカードアセンブリ。
【請求項２】
前記基板層が、薄膜層を備えている、請求項１に記載のプローブカードアセンブリ。
【請求項３】
前記基板層が、ポリイミド材料を備えている、請求項１に記載のプローブカードアセンブリ。
【請求項４】
スペーストランスフォーマをさらに備えており、当該基板層が、前記スペーストランスフォーマに結合されるように構成されている、請求項１に記載のプローブカードアセンブリ。
【請求項５】
前記基板層が前記スペーストランスフォーマに結合されるときに、前記開口の少なくとも一部が、前記スペーストランスフォーマの各導電領域の上に位置合わせされる、請求項４に記載のプローブカードアセンブリ。
【請求項６】
各プローブの基部が、前記基板層に、その対応する開口において、はんだ結合を使用して結合されるように構成されている、請求項１に記載のプローブカードアセンブリ。
【請求項７】
テンプレートをさらに備えており、前記テンプレートが、前記複数のプローブに分離自在に結合されており、前記テンプレートが、前記テンプレートが前記複数のプローブから除去される前に、前記複数のプローブの各々の前記基部を、前記複数の開口のうちの1つの各開口に移して少なくとも部分的に位置させるように、構成されている、請求項１に記載のプローブカードアセンブリ。
【請求項８】
前記複数のプローブを保持する帯状片をさらに備えており、前記帯状片が、前記複数のプローブに分離自在に結合されており、前記帯状片が、前記帯状片が前記複数のプローブから除去される前に、前記複数のプローブの各々の前記基部を、前記複数の開口に移して少なくとも部分的に位置させるように構成されている、請求項１に記載のプローブカードアセンブリ。
【請求項９】
前記複数のプローブの各々の前記基部を移すときに前記帯状片を保持するように構成されているテンプレート、をさらに備えており、前記帯状片が、複数の位置合わせ部材を備えており、かつ、前記テンプレートが、複数の受入れ穴を備えており、前記複数の受入れ穴の各々が、前記位置合わせ部材のうちの対応する1つを受け入れるためのサイズおよび形状を有する、請求項８に記載のプローブカードアセンブリ。
【請求項１０】
前記複数のプローブと、前記帯状片とが、単一の構成要素としてフォトリソグラフィーによって作製される、請求項８に記載のプローブカードアセンブリ。
【請求項１１】
前記スペーストランスフォーマと前記基板層との間の下層をさらに備えており、当該下層が、ポリイミドを備えている、請求項４に記載のプローブカードアセンブリ。
【請求項１２】
プローブカードアセンブリに含まれるように構成されている基板層であって、当該層が、複数の開口を画成しており、前記開口の各々が、前記プローブカードアセンブリのプローブの前記基部を受け入れるためのサイズおよび形状を有する、基板層。
【請求項１３】
前記基板層が、ポリイミドの薄膜を備えている、請求項１２に記載の基板層。
【請求項１４】
前記プローブの前記基部が、前記基板層にはんだによって取り付けられるように構成されている、請求項１２に記載の基板層。
【請求項１５】
プローブカードアセンブリに関連して使用するプローブアセンブリであって、当該プローブアセンブリが、
前記プローブカードアセンブリに関連する電気回路経路を提供する複数のプローブと、
前記複数のプローブに結合されている帯状片と、
を備えている、プローブアセンブリ。
【請求項１６】
前記帯状片が、前記複数のプローブと一体に形成されている、請求項１５に記載のプローブアセンブリ。
【請求項１７】
前記複数のプローブの各々が、前記帯状片に、分離自在に脆弱結合部において結合されている、請求項１５に記載のプローブアセンブリ。
【請求項１８】
プローブカードアセンブリを組み立てる方法であって、前記方法が、
複数の開口を画成している基板層を設けるステップと、
複数のプローブの各々の基部を、前記複数の開口のうちの対応する1つに、少なくとも部分的に挿入するステップと、
各基部を、前記対応する開口の近傍において前記基板層に結合するステップと、
を備えている、方法。
【請求項１９】
前記基板層をスペーストランスフォーマに結合するステップであって、前記スペーストランスフォーマが、前記基板層に結合されるように構成されている表面上に複数の導電領域を含んでおり、前記複数の開口の少なくとも一部が、前記基板層が前記スペーストランスフォーマに結合されるときに、前記導電領域のうちの1つの各導電領域に位置合わせされるように構成されている、前記ステップ、
をさらに備えている、請求項１８に記載の方法。
【請求項２０】
基板層を設ける前記ステップが、ポリイミドを備えている薄膜層を設けるステップを含んでいる、請求項１８に記載の方法。
【請求項２１】
少なくとも部分的に挿入する前記ステップの前に、前記複数のプローブをフォトリソグラフィー手法を使用して形成するステップ、
をさらに備えている、請求項１８に記載の方法。
【請求項２２】
少なくとも部分的に挿入する前記ステップが、
前記複数のプローブを、テンプレートに分離自在に結合するステップと、前記テンプレートを前記基板層に位置合わせして、各基部を、前記複数の開口のうちの1つの各開口に少なくとも部分的に位置させるステップと、前記テンプレートを前記複数のプローブから分離させるステップと、
を含んでいる、請求項１８に記載の方法。
【請求項２３】
少なくとも部分的に挿入する前記ステップの前に、帯状片に結合される前記複数のプローブの各々を形成するステップ、をさらに備えている、請求項１８に記載の方法。
【請求項２４】
少なくとも部分的に挿入する前記ステップが、前記帯状片の複数の位置合わせ部材を、前記テンプレートによって画成されている複数の各受入れ穴に係合させることによって、前記複数のプローブをテンプレートに結合するステップと、前記テンプレートを前記基板層に位置合わせして、各基部を、前記複数の開口のうちの1つの各開口に少なくとも部分的に位置させるステップと、を含んでいる、請求項２３に記載の方法。
【請求項２５】
結合する前記ステップの後に、前記帯状片を前記複数のプローブから分離させるステップ、をさらに備えている、請求項２３に記載の方法。
【請求項２６】
結合する前記ステップが、各基部を、前記対応する開口の近傍において前記基板層にはんだ付けするステップ、を含んでいる、請求項１８に記載の方法。
【請求項２７】
複数のプローブを含んでいるプローブアセンブリを形成する方法であって、前記複数のプローブが、プローブカードアセンブリにおける電気経路を提供するように構成されており、前記方法が、
分離自在に帯状片に結合されている複数のプローブを設けるステップと、
前記複数のプローブの各々と前記帯状片との間の結合ポイントに脆弱結合部を形成するステップと、
を備えている、方法。
【請求項２８】
設ける前記ステップが、前記複数のプローブと前記帯状片とを一体構造として形成するステップ、を含んでいる、請求項２７に記載の方法。
【請求項２９】
基板層を形成する方法であって、前記基板層が、プローブカードアセンブリに含まれるように構成されており、前記方法が、
1枚の基板材料を設けるステップと、
前記1枚の基板材料に複数の開口を形成するステップであって、前記開口の各々が、前記プローブカードアセンブリのプローブの一部を受け入れるように構成されている、前記ステップと、
を備えている、方法。
【請求項３０】
設ける前記ステップが、ポリイミドを備えている1枚の基板材料を設けるステップ、を含んでいる、請求項２９に記載の方法。
【発明の詳細な説明】
【関連出願】
【０００１】
本出願は、米国特許出願第11/059,246号（出願日：2005年2月16日）の利益を享受し、この文書は、本文書に参照文献として組み込まれている。
【技術分野】
【０００２】
本発明は、集積回路などの半導体デバイスをテストする装置に関する。より詳細には、本発明は、プローブカードアセンブリと、プローブカードアセンブリにプローブ素子を取り付ける方法とに関する。
【背景技術】
【０００３】
半導体集積回路の製造においては、正しい動作を確保するため、製造時および出荷前に集積回路（「IC」）をテストすることが慣習となっている。ウェハテストは、ウェハに実装される半導体ICの製造テストにおいて一般に使用されている周知のテスト手法であり、ICの正しい性能を実証するため、自動テスト装置（ATE）と、ウェハに実装されているICの各々との間に一時的な電流が確立される。ウェハテストにおいて使用できるコンポーネントとして、ATEとプローブカードアセンブリとの間でテスト信号を往復させるATEテスト基板（ATEに接続される多層プリント基板）が挙げられる。プローブカードアセンブリ（またはプローブカード）は、一般的には、ICウェハ上の一連の接続端子（または「ダイ接点」）との電気接触を確立するように配置されている数百本のプローブ針（または「プローブ」）を含んでいるプリント基板を含んでいる。
【０００４】
公知のプローブカードアセンブリとしては、Kulicke and Soffa社（ペンシルベニア州ウィローグローブ）から入手できるプローブカードが挙げられる。このようなプローブカードは、プリント基板と、複数のフレキシブルなプローブを有するプローブヘッドと、プローブをプリント基板に電気的に接続するスペーストランスフォーマとを備えている。スペーストランスフォーマは、多層セラミック基板、あるいは、多層有機基板を備えていることができる。
【０００５】
半導体製造の分野における通常の技術を有する者に周知であるワイヤボンディング手法またはウェッジボンディング手法を使用して、スペーストランスフォーマの基板取付け面(substrate mounting surface)にプローブを取り付ける方法が知られている。一般には、プローブは、従来のめっき手法またはエッチング法によって基板上に形成されている導電性の（好ましくは金属の）ボンディングパッド、に取り付けられる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
プローブカードの製造における1つの問題は、プローブ先端の正しい位置合わせおよび平面性の両方が達成されるように、プローブが基板取付け面上で正確に位置していなければならないことである。従来のプローブ取付け手法を使用する場合、プローブ先端の正しい位置合わせおよび平面性を得るため、多大な注意を払わなければならない。従って、プローブ先端の正しい位置合わせおよび平面性の達成を容易にする、改良されたプローブカードと、プローブカードにプローブを取り付ける関連付けられる方法と、を提供することは望ましいであろう。
【課題を解決するための手段】
【０００７】
本発明の例示的な実施例によると、プローブカードアセンブリが提供される。このプローブカードアセンブリは、複数の開口を画成している基板層と、複数のプローブとを含んでいる。プローブの各々は、基部と先端部とを有する。各プローブの前記基部は、前記複数の開口の1つの中に少なくとも部分的に挿入されるように構成されている。
【０００８】
本発明の別の例示的な実施例によると、プローブカードアセンブリに含まれるように構成されている基板層が提供される。この基板層は、複数の開口を画成しており、前記開口の各々は、前記プローブカードアセンブリのプローブの前記基部を受け入れるための大きさおよび形状を有する。
【０００９】
本発明のさらに別の例示的な実施例によると、プローブカードアセンブリに関連して使用するプローブアセンブリが提供される。このプローブアセンブリは、前記プローブカードアセンブリに関連する電気回路経路を提供する複数のプローブを含んでいる。このプローブアセンブリは、前記複数のプローブに結合されている帯状片も含んでいる。
【００１０】
本発明のさらに別の例示的な実施例によると、プローブカードアセンブリを組み立てる方法が提供される。この方法は、複数の開口を画成している基板層を設けるステップと、複数のプローブの各々の基部を、前記複数の開口のうちの対応する1つの開口に、少なくとも部分的に挿入するステップと、を含んでいる。この方法は、各基部を、前記対応する開口の近傍において前記基板に結合するステップ、も含んでいる。
【００１１】
本発明のさらに別の例示的な実施例によると、複数のプローブを含んでいるプローブアセンブリを形成する方法が提供される。前記複数のプローブは、プローブカードアセンブリにおける電気経路を提供するように構成されている。この方法は、分離自在に(detachably)帯状片に結合されている複数のプローブを設けるステップを含んでいる。この方法は、前記複数のプローブの各々と前記帯状片との間の結合ポイントに脆弱結合部を形成するステップも含んでいる。
【００１２】
本発明のさらに別の例示的な実施例によると、基板層を形成する方法が提供される。前記基板層は、プローブカードアセンブリに含まれるように構成されている。この方法は、1枚の基板材料を設けるステップを含んでいる。この方法は、前記1枚の基板材料に複数の開口を形成するステップであって、前記開口の各々が、前記プローブカードアセンブリのプローブの一部分を受け入れるように構成されている、前記ステップ、も含んでいる。
【００１３】
本発明を説明する目的で、図面には、現時点において好ましい本発明の形態が示されている。しかしながら、本発明は、示されているとおりの配置構成および手段には制限されないことを理解されたい。
【００１４】
慣習に従って、図面のさまざまな特徴／形状は正しい縮尺では描かれていないことを強調しておく。むしろ、さまざまな特徴／形状の寸法は、明確さのため任意に拡大または縮小されている。
【発明を実施するための最良の形態】
【００１５】
図面を参照するとき、類似する数字は類似する要素を表している。図1および図9には、本発明の例示的な実施例による、プローブカードアセンブリの一部（全体が参照数字10によって表されている）が示されている。プローブカードアセンブリ10は、アセンブリ30に固定的に結合されている複数のプローブ20を含んでいる。図1に示されている本発明の例示的な実施例においては、アセンブリ30は、多層アセンブリ、例えば、多層セラミックアセンブリ30である。
【００１６】
プローブ20の各々は、先端部22と基部24とを有する。本発明の特定の例示的な実施例においては、プローブ20は、縦方向におけるプローブ20の柔軟性を高めるため、蛇行形状(serpentine shape)を有する。図2を参照し、複数のプローブ20は、フォトリソグラフィー工程によって作製される、放電加工などの手法を使用して電気鋳造される、機械的にスタンピングされる、あるいは、半導体製造の分野における通常の技能を有する者に周知である手法および材料を使用してエッチングされるものとして示されている。図2に示されている例示的な実施例においては、複数セットのプローブ20は、プローブアセンブリ40において同時に形成されることが好ましい。示されているプローブアセンブリ40は、第一〜第四セットのプローブ20a〜20dを備えている。プローブセット20a〜20dの各々は、連続的な帯状片部分42を含んでいる。プローブ20は、帯状片部分42の第一縁部に沿って、脆弱(frangible)部材またはセクション46によって結合されている。プローブ20は、その先端部22において、または先端部22付近において脆弱部材46に結合されており、かつ基部24が自由端のままであることが好ましい。図2に示されている例示的な実施例においては、複数の位置合わせ部材44は、帯状片部分42の第二縁部に沿って設けられている。位置合わせ部材44の機能は、本明細書において後から説明されている。プローブセット20a〜20dは、分割部48によって隔てることができる。4セットのプローブが示されているが、本明細書に説明されているプロセスは、特定のプローブ数に限定されないことが明らかであろう。
【００１７】
図1をもう一度参照し、プローブカードアセンブリ10は、プローブ20が固定的に結合されているアセンブリ30を含んでいる。アセンブリ30は、基板32（例：多層セラミック基板などのスペーストランスフォーマ）と、基板32に結合されている基板34（薄膜外側層）とを含んでいる。さらに、基板34と基板32との間に、中間下層38を設けることができる。本発明の例示的な実施例を明確にするため、本明細書においては、基板32は、基本的に多層セラミック基板32として説明されており、基板34は、基本的に薄膜層34または外側層34として説明されている。しかしながら、基板32および34は、これらに限定されないことを理解されたい。例えば、基板32は、「多層」または「セラミック」に限定されず、有機基板など任意のタイプの基板またはスペーストランスフォーマデバイスとすることができる。同様に、基板34は、薄膜層に限定されず、用途に適切な任意のタイプの基板とすることができる。
【００１８】
多層セラミック基板32は、この技術分野において周知であり、従って、多層セラミック基板32の製造または構造に関するさらなる詳細は必要ない。
【００１９】
外側層または基板34は、プローブの望ましい位置に形成されている複数のビア36を有し、ビアの各々は、導電性のビアホールを画成している。ビアホール36の各々は、プローブ20の基部24よりもわずかに大きいサイズおよび形状を有する。外側層34は、ポリマー材料（例：ポリイミド）から作製される薄膜層、または液晶ポリマー層とすることができる。これに代えて、外側層34は、セラミック材料から作製することができる。1つの好ましい実施例においては、外側層34は、約150μm〜約250μmの範囲の厚さを有する。外側層34は、ドライフィルム工程およびレーザートリミングなどの従来の手法を使用して、アセンブリ30の他の部分に取り付けられている。複数の製造業者は、外側層34を従来の手法を使用して製造することができる。ビア36は、従来の手法（例：レーザードリリング）を使用して外側層34に形成される。本発明の特定の実施例においては、ビア36は、止まり穴であり、外側層34を完全には貫いていない。別の実施例においては、ビア36は、外側層34を貫いているが、ビアが貫かない隣接層（例：下層／中間層38、多層セラミック基板32）に接している。
【００２０】
中間層38は、多層セラミック基板32と外側層34との間に設けることができる。本発明の例示的な実施例によると、中間層38は、ポリマー（例：ポリイミド）の3つの個別の層から形成されており、個別の層の各々は、約22μm〜約33μmの範囲の厚さを有し、従って、中間層38アセンブリは、約66μm〜約100μmの合計厚さを有する。中間層38は、信号、電力、およびグラウンドのトレースまたは平面をルーティングするために使用されている。ポリイミドの外側層34および中間層38を使用することにより、プローブの微細なピッチ間隔と、大きなサイズのダイとが可能である。しかしながら、本発明は、これらに制限されることはなく、例えば、中間層38は、例えばセラミック材料から作製することができる。
【００２１】
プローブの基部24の各々は、複数のビアホール36の1つの中に差し込んで外側層34に結合することができる。本発明の例示的な実施例によると、プローブ20を差し込むプロセスは、複数のプローブ20を対応する複数のビアホール36に移して配置するためのテンプレート50を使用して実行される。特に図4を参照し、例示的なテンプレート50は、外側層52と支持基板54とを含んでいるアセンブリである。テンプレートの外側層52は、多層セラミックアセンブリの外側層34に類似しているものとすることができる。テンプレートの外側層52は、外側層の穴36の位置に対応するように配置されている複数の受入れ穴56を含んでいる。テンプレートの受入れ穴56は、位置合わせ部材44を受け入れるためのサイズおよび形状を有する（あるいはこれに代えて、位置合わせ部材を含んでいる帯状片を使用せずにテンプレートがプローブを直接的に受け入れることができる）。テンプレートの外側層52は、例えば、ポリマー（ポリイミドなど）から作製することができる。支持基板54は、例えば、剛性材料（鋼、アルミニウムなど）から作製することができる。
【００２２】
次に、図2〜図10を参照し、方法100（方法100は図10の流れ図に示されている）を使用して、プローブカードアセンブリ10の他の部分にプローブ20を取り付ける例示的なプロセスが示されている。方法100は、多層セラミック基板32を設けるステップ105を含んでいる。各々が基部24と先端部22とを有する複数のプローブ20が設けられる（ステップ110）。例えば、連続的な帯状片42に脆弱部材46によって結合されている複数のプローブ20が、従来のフォトリソグラフィー法、電気鋳造法、またはエッチング法によって作製される。
【００２３】
薄膜外側層34が設けられ、多層セラミック基板32に固定的に結合される（ステップ115）。外側層34は、複数のあらかじめ形成されている穴36を含んでおり、穴36の各々は、複数のプローブ20のうちの1つのプローブの基部24を受け入れるためのサイズおよび形状を有する。各プローブ20の基部24が、複数のあらかじめ形成されている穴36の1つに差し込まれる（ステップ120）。例えば、あらかじめ形成されている穴36へのプローブ20の差し込み（ステップ120）は、連続的な帯状片42をテンプレート50に結合することによって、プローブ20をテンプレート50に結合するステップ（ステップ125）と、テンプレート50を、多層セラミックアセンブリ30の外側層34に位置合わせし、プローブの基部24の各々を複数の穴36の1つの中に位置させるステップ（ステップ130）と、基部24の各々を、プローブの基部24が受け入れられる対応する穴36の中に挿入するステップ（ステップ135）と、によって達成される。
【００２４】
基部24が、外側層34に結合される（ステップ140）。例えば、外側層34への基部24の結合（ステップ140）は、プローブの基部24を穴36に差し込む前に、所定の量の（例えば球状またはその他の形状の）はんだ60を穴36の各々に挿入するステップ（ステップ145またはステップ135）と、はんだ60を、はんだを液化させるのに十分な温度まで加熱するステップ（ステップ150）と、プローブの基部24の各々をその穴36に少なくとも部分的に挿入するステップ（ステップ155）と、基部24が穴36に差し込まれた後に、はんだ60を冷やし、はんだを固化させてはんだ結合部62とし、プローブ20を多層セラミック基板32に固定的に取り付けるステップ（ステップ160）と、によって達成される。本発明の例示的な実施例によると、はんだ60の量は、基部24が穴36に挿入されたときに穴36を実質的に満たすのに十分な量である。
【００２５】
これに代えて、所定の量の球状のはんだを穴36の各々に挿入するのではなく、あらかじめ形成されている穴の内面をはんだめっきし(plated in solder)、その後にはんだを加熱し、プローブを取り付けることができる。さらなる代替方法として、あらかじめ形成されている穴36にプローブを挿入する前に、はんだをプローブの尾部または基部24に塗布することができる。このように、本発明は、基部24を外側層34に固定するためにはんだを提供するさまざまな方法を考慮していることが明らかである。さらには、基部24を外側層34に導電的に結合するためのその他の（はんだ付け以外の）従来の方法が考慮されている。
【００２６】
方法100は、オプションとして、テンプレート50を外側層34の近くに移動させて複数のプローブ20を屈曲させ、帯状片42とプローブ20との間の脆弱結合部46を破断させることにより、テンプレート50を複数のプローブ20から分離するステップ165、を備えている。
【００２７】
図2〜図8と、図11とを参照し、本発明の別の例示的な実施例によると、プローブ20は、方法200（図11を参照）を使用してプローブカードアセンブリ10の他の部分に取り付けることができる。プローブアセンブリ40は、連続的な帯状片42に脆弱部材46によって結合されている複数のプローブ20が形成されるように、例えば、従来のフォトリソグラフィー法、電気鋳造法、またはエッチング法を使用して、作製される（ステップ205）（図2を参照）。プローブカード10は、プローブアセンブリ40によって提供されるプローブのすべてを必要としないことがある。どのプローブ20が必要であるかに応じて、不要なプローブ20は、不要なプローブに対応する位置合わせ部材44と一緒に、プローブアセンブリ40から除去することができる（ステップ210）（図3を参照）。次いで、プローブ20が、テンプレート50に結合され、この場合、位置合わせ部材44がテンプレートの受入れ穴56に差し込まれて、連続的な帯状片42がテンプレートの外側層52に結合される（ステップ215）（図4を参照）。例えば、プローブ20は、テンプレート50に接着式に結合される。
【００２８】
多層セラミック基板32が設けられ（ステップ220）、さらに、外側層34が設けられる（ステップ225）。外側層34が、多層セラミック基板32に結合されて、多層セラミックアセンブリ30が形成される（ステップ230）（図5を参照）。所定の量のはんだ60が、プローブの基部24を受け入れるための、外側層34におけるあらかじめ形成されている穴36の各々に配置される（ステップ235）（図7を参照）。テンプレート50が、多層セラミックアセンブリ30の外側層34に位置合わせされ、複数のプローブ20の基部24の各々が、複数の穴36の1つの中に少なくとも部分的に配置される（ステップ240）（図6を参照）。
【００２９】
はんだ60が、はんだを液化させるのに十分な温度まで加熱される（ステップ245）。例えば、はんだ60は、共晶はんだPb37Sn63（またはSn96Ag4）であり、例えば、摂氏200（または220）度の温度まで加熱される。はんだ60が液化している状態で、プローブの基部24の各々を、基部24が受け入れられる穴36に、さらに、または完全に挿入することができる（ステップ250）（図8を参照）。はんだの量は、例えば、プローブの基部24が穴36に挿入された（例えば完全に挿入された）ときに、はんだ60とプローブの基部24とが協働して、穴36の体積が、あふれることなく満たされる（または実質的に満たされる）ように、選択することができる。
【００３０】
はんだ60が冷やされ、はんだが固化してはんだ結合部62となり、プローブ20の各々が多層セラミックアセンブリ30に固定的に取り付けられる（ステップ255）。テンプレート50が、多層セラミックアセンブリ30の近くまで動かされて複数のプローブ20が屈曲し、帯状片42とプローブ20との間の脆弱部材46を破断させることによって、テンプレート50が複数のプローブ20から分離する（ステップ260）（図9を参照）。
【００３１】
上の説明は、プローブの先端部22の正しい位置合わせおよび平面性の達成を容易にする、本発明のさまざまな例示的な実施例による、新規のプローブカードアセンブリ10と、プローブ20をプローブカードアセンブリの他の部分に取り付ける、関連付けられる方法100, 200とに関する。プローブカードアセンブリのさまざまな特徴／形状、または方法100および200のステップは、本発明の範囲内で変更または削除することができる。さらに、方法100および200のステップの順序は、図10および図11に示されている順序から変更することができる。
【００３２】
本発明は、基本的には、各プローブの基部を基板の開口に挿入することによってプローブカードアセンブリに含められるように構成されているプローブアセンブリに関して説明されているが、本発明はこれに限定されない。例えば、プローブアセンブリのプローブの基部は、開口に挿入されるのではなく、基板の表面の電気接点（例：基板の接触パッド）に（例えば、はんだ付けまたはその他の結合方法によって）電気的に接触させることができる。
【００３３】
本発明は、その例示的な実施例に関して説明および図解されているが、本発明において、および本発明に対して、本発明の概念および範囲から逸脱することなく、上記およびその他のさまざまな変更、省略、追加を行うことができることが、当業者には理解されるであろう。
【図面の簡単な説明】
【００３４】
【図１】本発明の例示的な実施例による、多層セラミックアセンブリに取り付けられている複数のプローブを有するプローブカードアセンブリの一部の側断面図である。
【図２】複数セットのプローブを有するプローブアセンブリの平面図であり、多層セラミックアセンブリにプローブを取り付けて図1のプローブカードアセンブリを形成する前の状態が示されている。
【図３】図2のプローブアセンブリの平面図であり、不要なプローブがプローブアセンブリから除去された状態で示されている。
【図４】図3のプローブアセンブリの複数セットのプローブの斜視図であり、図1の多層セラミックアセンブリに移すための準備段階としてテンプレートに取り付けられた状態で示されている。
【図５】図1の多層セラミックアセンブリの斜視図である。
【図６】図4のプローブ／テンプレートアセンブリの斜視図であり、図5の多層セラミックアセンブリにプローブを移す過程の状態として示されている。
【図７】図6の多層セラミックアセンブリの外側層に形成されている穴の一部の拡大断面図であり、所定の量のはんだが穴の中に置かれており、かつプローブの基部が穴に挿入された状態を示している。
【図８】図7の穴の一部の拡大断面図であり、はんだが加熱された後、プローブの基部が穴の中に完全に挿入されており、かつ、はんだが冷えてプローブと外側層との間に結合部が形成されている状態で示されている。
【図９】図1のプローブカードアセンブリの一部の斜視図である。
【図１０】本発明の例示的な実施例による、プローブカードにプローブを取り付ける方法を説明する流れ図である。
【図１１】本発明の別の例示的な実施例による、プローブカードにプローブを取り付ける別の方法を説明する流れ図である。
【符号の説明】
【００３５】
10  プローブカードアセンブリ
20  プローブ
22  先端部
24  基部
30  アセンブリ
32  基板
34  基板
36  ビア
38  中間層
40  プローブアセンブリ
42  帯状片
44  位置合わせ部材
46  脆弱部材
48  分割部
50  テンプレート
52  外側層
54  支持基板
56  受入れ穴
60  はんだ
62  はんだ結合部
【図１】
2008530580.tif 000003
【図２】
2008530580.tif 000004
【図３】
2008530580.tif 000005
【図４】
2008530580.tif 000006
【図５】
2008530580.tif 000007
【図６】
2008530580.tif 000008
【図７】
2008530580.tif 000009
【図８】
2008530580.tif 000010
【図９】
2008530580.tif 000011
【図１０】
2008530580.tif 000012
【図１１】
2008530580.tif 000013
【国際調査報告】
2008530580.tif 000014
2008530580.tif 000015
2008530580.tif 000016