(57)【要約】  多層基板アセンブリ（８０）が、複数の積層されている前処理された基板の内部に少なくとも１つの埋め込み部品（５２）を備える。前処理された基板にはそれぞれ、コア誘電体（１４）と、コア誘電体の対向するそれぞれの側のパターン化された導電面（１２及び１６）と、少なくとも２つの穴が実質上重なり合って位置合わせされて単一の穴（１９）を形成するように、隣接して積層されている少なくとも２つの前処理された基板の各々の少なくとも１つの穴（１８）とがある。アセンブリには更に、前処理された基板それぞれの上面と底面との間に処理された接着層（４８）がある。埋め込み部品は単一の穴に配置され、埋め込み部品と単一の穴の周壁との間にギャップ（６７及び６６）を形成する。アセンブリが付勢されると、処理された接着層がギャップをふさぎ、複数の前処理された基板中に埋め込み部品を有するアセンブリが形成される。
2008533751.tif 000002
【特許請求の範囲】
【請求項１】
多層基板アセンブリ中に埋め込み部品を形成する方法であって、
少なくとも１つの穴を備えている複数の前処理された基板のそれぞれの上面と底面とに、処理された接着層を設ける工程と、
少なくとも１つの導電性の終端部を具備する前記埋め込み部品を前記穴の中に配置して、前記埋め込み部品と前記穴の周壁との間にはギャップを形成する工程と、
前記複数の前処理された基板同士を付勢して、前記埋め込み部品と前記穴の周壁との間に形成されたギャップを、処理された接着層がふさいで、前記埋め込み部品を持つ前記基板アセンブリを作製する工程と、
からなる方法。
【請求項２】
前記付勢する工程が、加圧膜材料を前記基板アセンブリの対向するそれぞれの側で圧縮する工程を含み、圧縮されている前記加圧膜が前記埋め込み部品の導電面と前記前処理された基板のうち少なくとも１つの上平面との間のボイドをふさぐ請求項１に記載の方法。
【請求項３】
前記付勢する工程によって、前記加圧膜が、前記処理済みの接着層が前記埋め込み部品の前記少なくとも１つの導電性の終端部を越えて流れ出るのを防止する請求項２に記載の方法。
【請求項４】
前記前処理された基板群が導電層を備え、前記方法が、前記導電層の少なくとも一部分を選択的に取り除く工程を更に含む請求項１に記載の方法。
【請求項５】
前記方法が、前記埋め込み部品の前記導電性の終端部の少なくとも１つに導電めっきを施すよう前記基板アセンブリをめっきする工程を更に含む請求項１に記載の方法。
【請求項６】
前記方法が、前記基板アセンブリをドリル加工してビアを作る工程と、前記ビアを有した前記基板アセンブリをめっきする工程とを更に含み、前記埋め込み部品の前記導電性の終端部の少なくとも１つと前記基板アセンブリの導電面それぞれとに導電めっきを施す請求項１に記載の方法。
【請求項７】
前記埋め込み部品を配置する前記工程が、前記埋め込み部品を、少なくとも１つの導電性端子を前記基板アセンブリの上部外表面及び底部外表面のうちどれかに露出させて、前記穴の中で垂直方向に配置する工程を含む請求項１に記載の方法。
【請求項８】
複数の基板コアのうちいずれかの穴に少なくとも１つの埋め込み部品を有する多層基板アセンブリであって、
積層している前処理された複数の基板であって、同前処理された基板は各々が、コア誘電体と、前記コア誘電体の対向するそれぞれの側のパターン化された導電面と、少なくとも２つの穴が実質上重なり合って位置合わせされて単一の穴を形成するよう、前記複数の前処理された基板のうち隣接して積層している少なくとも２つの前処理された基板それぞれの少なくとも１つの穴とを有しており、
前記複数の前処理された基板のうち前処理された基板それぞれの上面と底面との間の処理された接着層と、
前記単一の穴に配置された少なくとも１つの導電性の終端部を有する埋め込み部品と、
を備え、前記埋め込み部品と前記単一の穴の周壁との間にはギャップが形成されており、前記処理済みの接着層が前記埋め込み部品と前記単一の穴の前記周壁との間に形成されている前記ギャップをふさぎ、これにより、前記複数の前処理された基板中に前記埋め込み部品を有する前記多層基板アセンブリが形成される、
多層基板アセンブリ。
【請求項９】
前記アセンブリが更に、前記埋め込み部品の前記導電性の終端部のうち少なくとも１つに直接導電めっきを施した請求項８に記載の多層基板アセンブリ。
【請求項１０】
前記埋め込み部品が、コンデンサと、抵抗器と、インダクタと、これらの任意の組み合わせとを含むグループから選択された部品である請求項８に記載の基板アセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に回路基板に関し、特に埋め込み部品を持つ多層回路基板とその製造に関する。
【背景技術】
【０００２】
ファインピッチのボールグリッドアレイ（ＢＧＡ）や、チップスケールパッケージ（ＣＳＰ）や、他の発展した技術因子の、ますますの普及が意味するのは、プリント回路基板（ＰＣＢ）及びアーキテクチャを作製しその上に部品を配置する為の新しい製造技術を用いる必要があることである。加えて、より小型・高密度・軽量・高速の、発展中のシステムに伴う問題を更に複雑にするのはコスト削減への取り組みである。
【０００３】
集積化により能動部品群を電子デバイスに取り付ける為に必要な空間が縮小し続けるにつれ、付随する受動部品の配線密度及び実装密度がますます解決の難しい問題となる。チップ部品のコンデンサ及び抵抗器が実際には能動回路部品よりも場所を取る可能性があり、これにより回路設計が非常に難しくなる。この受動部品の多くはノイズ対策として用いられており、集積回路の入力及び出力の各分路を接地する。理想的には、受動部品群を、実際のＩＣピン接続にできるだけ近づけて設置すべきである。ＩＣの多くは現在、ボールグリッドアレイのフォーマットにパッケージ化されており、接続先であるリード線に隣接させてチップ部品を直接設置することは不可能である。
【０００４】
提案されている１つの解決策は、受動部品群を集積回路上のシリコンに一体化することである。シリコンへの一体化はあまり実際的ではないので、設計者は受動素子群の基板への一体化を探ってきた。最も費用対効果が大きい基板は通例、有機プリント回路基板である。このタイプの構造にコンデンサを一体化すると、当然ながらサイズの問題が起きる。使用可能な空間と層を重ねることとで可能になるのは、標準的な有機層構造を用いて、非常に値の低い少数のコンデンサを一体化することだけである。
【０００５】
抵抗器の一体化の為に進められている手段が幾つかある。抵抗箔層（Ｏｈｍｅｇａ‐ｐｌｙ）の方法及び真空蒸着した抵抗器の方法のどちらにも、コストとインフラストラクチャの障壁がある。ポリマー厚膜の抵抗器が信頼できない上に変わりやすいことは周知であり、これによって、厳しい許容誤差の達成に伴う問題が起きる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
埋め込み部品を備えた多層の板を製造する技術の中には、埋め込み部品である導電性端子群を後で外部接続する為に、埋め込み部品である導電性端子群の上の誘電材料層及び／又は導電層の除去が必要なので、余分ないらない工程を伴うものもある。従って、層の多い板などである回路基板上の部品群を一体化する信頼できる方法及びアセンブリであって、現在分かっている配線密度及び実装密度や、将来の回路基板の配線密度及び実装密度に適し、更に不要な処理工程や構造を回避できる方法及びアセンブリが必要である。
【課題を解決するための手段】
【０００７】
本発明に係る実施形態によって、個別の抵抗器やインダクタやコンデンサの部品や、他の好適な部品などの、部品群をＰＣＢに一体化することが可能になる。ある態様では、実施形態が、Ｚ軸のアセンブリに新奇なやり方で展開された既存の表面実装チップ部品を使用できる。個別の部品群を基板の内部に実質上垂直方向に埋設することで、本技術によって基板のバイパス用素子群の正確なＺ軸のアセンブリが可能になる。本発明はもちろん、このような配列にのみ限定されていることは意図していないが、本アプローチによって、非常にすっきりした自己遮へいの設計が容易になる。Ｚ軸方向及び列挙した部品は、単に模範的な構造として列挙したものであり、本発明の範囲を制限することは意図していない。
【０００８】
一般に、本発明に係る実施形態は、多層の回路基板の埋設スルーホールに部品（単数又は複数）を備えることができ、更に、設けられた誘電体層の内部に部品を備えた板のカプセル化ができる。
【０００９】
本発明の実施形態に係る第１の態様では、多層基板アセンブリに埋め込み部品を形成する方法が、前処理された基板群がそれぞれ少なくとも１つの穴を備えるように、複数の前処理された基板について前処理された基板それぞれの上面と底面との間に処理済みの接着層を設ける工程を含む。本方法は更に、埋め込み部品を穴に配置し少なくとも埋め込み部品と穴の周壁との間にはギャップを形成する工程と、ここで埋め込み部品は少なくとも１つの導電性の終端部を具備し、複数の前処理された基板同士を寄せ合わせる工程とを含み、これにより、埋め込み部品と穴の周壁との間に形成されたギャップを処理済みの接着層がふさぎ、複数の前処理された基板にまたがって設けられた埋め込み部品を持つ基板アセンブリが作成される。圧縮されている加圧膜が埋め込み部品の導電面と前処理された基板のうち少なくとも１つの上平面との間のボイドをふさぐよう、加圧膜材料を基板アセンブリの対向するそれぞれの側で圧縮することにより、前処理された基板を寄せ合わせることができる。本方法は更に、前処理された基板群の導電層の少なくとも一部分を選択的に取り除く工程を含むことができる。留意すべきは、少なくとも埋め込み部品と穴の周壁との間のギャップには、導電層から選択的に取り除かれた導電層の体積に対応し、導電層と穴の周壁との間にある少なくとも１つのボイドも含まれる恐れがあり、更に寄せ合わせる工程によって、処理済みの接着層がボイドをふさぐことである。本方法は更に、埋め込み部品の導電性の終端部（単数又は複数）（のうち）の少なくとも１つに導電めっきを施すよう基板アセンブリをめっきする工程を含むことができる。留意すべきは、導電めっきの位置を埋め込み部品の導電性の終端部の少なくとも１つのすぐ上に合わせられることである。本方法は更に、基板アセンブリにビアをあけ、ビアを有した基板アセンブリをめっきする工程を含むことができ、これにより、埋め込み部品の導電性の終端部の少なくとも１つと基板アセンブリの導電面それぞれとに導電めっきが施される。本方法は更に導電めっきの一部分を選択的に取り除く工程を含むことができる。
【００１０】
多層基板アセンブリに設けられた処理済みの接着層は、複数の前処理された基板のうち少なくとも１つの中間の前処理された基板の上に、エポキシ樹脂塗料、熱硬化性有機材料の層、ＰＴＦＥ層、熱成形有機材料層、ガラス繊維を強化したプリプレグの層、熱可塑性誘電体層のうちの、少なくとも１つを含むことができる。もちろん、回路基板に用いられる他の材料も本明細書で当然検討されている。接着層の接着剤が、埋め込み部品の周りの穴に流れ込み、複数の前処理された基板のうちの少なくとも２つの前処理された基板のコア誘電体板の各外部表面に対応した対向するそれぞれの平面で止まるように、基板アセンブリは真空ラミネートプレスで硬化される。留意すべきは、埋め込み部品を、少なくとも１つの導電性端子を基板アセンブリの上部外表面及び底部外表面のうちどれかに露出させて、穴の中で垂直方向に配置できることである。ある実施形態では、ピックアンドプレース装置を用いて穴に埋め込み部品を投入することにより、埋め込み部品を穴に配置でき、本方法は更に、埋め込み部品が存在するかどうかについて穴を検査する工程を含む。更に、ここで留意すべきは、埋め込み部品が基板アセンブリに一体化されれば、埋め込み部品は穴の中で所定の位置に位置合わせされた状態で固定されたままとなることである。
本発明の実施形態に係る第２の態様では、複数の基板コアのうちどれかの穴に少なくとも１つの埋め込み部品を有する多層基板アセンブリが、スタックし合っている前処理された複数の基板を備えている場合がある。前処理された基板はそれぞれ、コア誘電体と、コア誘電体の対向するそれぞれの側のパターン化された導電面と、少なくとも２つの穴が実質上重なり合って位置合わせされて単一の穴を形成するよう、複数の前処理された基板のうち隣接してスタックされている少なくとも２つの前処理された基板それぞれの少なくとも１つの穴とを有することができる。アセンブリは更に、複数の前処理された基板のうち前処理された基板それぞれの上面と底面との間の処理済みの接着層と、単一の穴に配置された少なくとも１つの導電性の終端部を有する埋め込み部品とを備え、少なくとも埋め込み部品と単一の穴の周壁との間にはギャップが形成されている。留意すべきは、処理済みの接着層が埋め込み部品と単一の穴の周壁との間に形成されているギャップをふさぎ、これにより、複数の前処理された基板をまたがって切断している埋め込み部品を有する多層基板アセンブリが作成されることである。多層基板アセンブリは更に、埋め込み部品の導電性の終端部（単数又は複数）（のうち）の少なくとも１つに直接配置された導電めっきを含む。導電めっきを、複数の前処理された基板の少なくとも２つの導電面同士間に相互接続を形成するスルーホール内に配置することもできる。導電めっきを更に、エッチング又はドリル加工などの既知のあらゆる技術を用いて選択的に取り除くこともできる。パターン化された導電面を銅から形成することができ、処理済みの接着層を、エポキシ樹脂と、エポキシ類と、熱硬化性有機材料と、ＰＴＦＥと、熱成形有機材料と、液体誘電体と、ガラス繊維を強化したプリプレグと、熱可塑性誘電体と、誘電ペーストとからなるグループから選択した材料から形成することができる。更にここで留意すべきは、埋め込み部品が、コンデンサや抵抗器やインダクタやこれらの任意の組み合わせなどを含むグループから選択した部品でよいことである。
【００１１】
本発明の第３の態様では、少なくとも１つの埋め込み部品を有する多層基板アセンブリが、処理済みの接着層と、積層している前処理された複数の基板とを備えており、前処理された基板は処理済みの接着層によって他の基板からそれぞれ分離されている。前処理された基板はそれぞれ、各前処理された基板の誘電体コアの上面にパターン化された上部導電層を、底面にパターン化された底部導電層を備えている。アセンブリは更に、前処理された基板それぞれと処理済みの接着層とに穴を備えており、これによって、複数の前処理された基板と、処理済みの接着層と、単一の実質的には位置合わせされた穴に配置された少なくとも２つの導電性の終端部を有する埋め込み部品とを、スタックし位置合わせする際に、単一の実質上位置合わせされた穴が形成され、少なくとも埋め込み部品と単一の穴の周壁との間にはギャップが形成されている。複数の前処理された基板を互いに圧縮する際に、処理済みの接着層を、埋め込み部品と単一の実質上位置合わせされた穴の周壁との間に形成されたギャップをふさぐよう配列し、多層基板アセンブリが形成される。
【発明を実施するための最良の形態】
【００１２】
一般に、本発明に係る実施形態が、多層板上で部品群を一体化する為に取るアプローチはそれぞれ異なる。幾つかの実施形態では、同一のものを作る基板アセンブリ及び方法は、高密度配線（ＨＤＩ）の構造及びプリント回路基板を作る最も一般的な方法を利用する。製造過程を詳細に記載する前に、図１〜図４に示されている構造中の部品群を簡潔に説明して、製造過程の説明を容易にする。
【００１３】
図１に図示の前処理された基板又は板１０には、誘電体コア１４があり、誘電体コア１４の上面と底面の両方それぞれに導電層又はメタライズ層である１２及び１６がある。図２に示されているように、前処理された基板２０には更に、複数の穴１８が形成されている。この穴は、ドリル加工された穴でもよいし別の方法で作られた穴でもよい。次の工程では前処理された板３０が、導電層１２及び１６を取り除いた部分１３を有する。前処理された板３０（図３）は、多層基板アセンブリに用いられる前処理された板を表している。しかし、前処理された板３０と同等の構造を非常に多くの方法で構築できるので、この前処理された板を製造する方法が、本明細書に記載した方法にはもちろん限定されていないことに注意する必要がある。
【００１４】
図４にはピン位置合わせシステムを有する治具内の基板アセンブリ４０の一部分の側断面図が示されており、アセンブリ４０には、第１の支持体即ち底部支持体４２と、加圧膜材料４４と、前処理された基板群３０のスタックを重ね合わせてスタックし位置合わせする役目を果たすピン４６とがある。少なくとも一対の隣接してスタックされている前処理された基板（３０）の中間に、処理された誘電性のプリプレグなどの接着層４８がある。接着層４８を処理して、前処理された基板群３０の穴１８に対応する穴を設けることができる。スタックされ位置合わせされれば、前処理された基板群１８の各々の穴１８と接着剤の穴とで単一の位置合わせされた穴１９を形成することができる。第１の支持体即ち底部支持体４２と第２の支持体即ち上部支持体６２（図６に図示）とが、以下に更に論じるように、積層処理において加圧を行うことができる。
【００１５】
当然のことながら、本発明の意図の範囲内で、前処理された基板３０は、コア誘電体板１４の少なくとも一方の側面に導電層を備え両面に導電パターンを備えている又は両面に備えていない或いは一方の側面にのみ導電パターンを備えたベア基板でもよい。
【００１６】
図５の多層基板アセンブリ５０を参照すると、アセンブリが治具内にある状態のまま、単一の位置合わせされた穴（単数又は複数）１９の中に部品（単数又は複数）５２が配置されている。Ｚ軸の方向には単一の部品が示されているが、当然のことながら、穴１９には多数の部品を配置することができ、図６〜図９の説明を参照して更に明白になる際、部品の導電面が露出した状態のままであれば他の方向を使用することができる。
【００１７】
図６では、図５の多層基板アセンブリに、加圧膜６４を有する第２の支持体即ち上部支持体６２が更に備えられている。加圧膜４４及び加圧膜６４を、圧縮性のテフロン（登録商標）（ポリテトラフルオルエチレン）などの圧縮性材料で作ることができる。留意すべきは、埋め込み部品５２を穴１９に配置することにより、少なくとも埋め込み部品５２と穴１９の周壁との間にはギャップ６７が形成されることである。留意すべきは、少なくとも埋め込み部品と穴の周壁との間のギャップ６７には、導電層（１３）から選択的に取り除かれた導電層の体積に対応し、導電層（１２及び／又は１６）と穴１９の周壁との間にある少なくとも１つのボイド又は別のギャップ６６も含まれる可能性があることである。更に、ここで留意すべきは、加圧膜４４及び加圧膜６４は、埋め込み部品５２の導電面５３と前処理された基板の少なくとも１つの上平面（又は底平面）との間にボイド６５及び６９を作ることである。従って、図７に示されているように、上部支持体６２及び底部支持体４２を、既知の業界標準の積層処理を用いて寄せ合わせる又は圧縮する際に、この圧縮によって、加圧膜４４及び加圧膜６４がボイド６５及びボイド６９をふさぐ。積層処理の間、次に熱が加えられ、接着層４８が処理されギャップ６７及びギャップ６６がふさがれるが、圧縮中はボイド６５及びボイド６９をそれぞれ加圧膜６４及び加圧膜４４が一時的にふさいでいるので、ボイド６５及びボイド６９はふさがれない。言い換えると、支持体６２及び支持体４２は複数の前処理された基板３０同士を寄せ合わせることにより、埋め込み部品と穴１９の周壁との間に形成されたギャップ（単数又は複数）６７（及び６６）を処理済みの接着層４８がふさぎ、複数の前処理された基板３０をまたがって切断している埋め込み部品５２を有する基板アセンブリが作成される。加圧膜材料（４４及び６４）を基板アセンブリの対向するそれぞれの側で圧縮して、圧縮されている加圧膜がボイド６５及びボイド６９をふさぐようにすることにより、前処理された基板群３０を寄せ合わせることができる。
【００１８】
図８を参照すると、圧縮の後に治具から取り外した後の多層基板アセンブリ８０が示されている。加えて、アセンブリ８０には、ドリル加工又は他の手段によって作られるスルーホールビア８２がある。更にここで留意すべきは、治具の加圧膜の除去後、部品群５２の導電面（単数又は複数）５３を、更に処理したり相互接続したりする為に都合の良いよう露出させることである。図９に図示のように、次にアセンブリ８０を更に、多層基板アセンブリ９０に示されているようにめっき９２で導電的にめっきすることができる。めっき９２にはスルーホールビア８２のめっきも含まれ、これによりそれぞれの前処理された基板３０の導電層群（１２及び１６）の間に更に相互接続がもたらされる。留意すべきは、めっき９２によって更に、導電めっきをそれ以上行わずに部品５２の導電性端子５３の上に直接Ｚ軸の接点の位置合わせがなされることである。図１０では、次にアセンブリ９０は、イメージング及びエッチングなどのあらゆる技術を用いてめっき９２の一部及び／又は導電層１２又は導電層１６の一部を選択的に取り除くことができる。
【００１９】
本質的に、図示のようにほとんどの実施形態では、一連の穴（単数又は複数）１９を、可能な限りＩＣピンに近い最良の位置に形成することができる。この構造によって、一般的に、穴がＩＣピンのはんだパッドのすぐ下にあることになる。次に、スタックされている前処理された基板の厚さに実質上等しい長さのチップ部品（５２）を穴１９の中に配することができる。最後に、外面がめっきされ更にイメージング／エッチングされ、回路が完成する。もちろん、前処理された基板である層を更に用いて、任意の数の層の多層板を作成することができる。当然のことながら、本発明はこれに制限されておらず、他の接着層、例えば、エポキシ樹脂塗料、エポキシ類及び他の熱硬化性有機材料、ＰＴＦＥ及び他の熱成形有機材料、ガラス繊維を強化したプリプレグの層、熱可塑性誘電体層、誘電ペースト、液体誘電体などを、使用することができる。導電層は一般的に銅であるが、本発明が意図する範囲で、非常に多くの他の導体を使用することができる。
【００２０】
この処理の変形が可能であることは当業者にはすぐに分かるが、本明細書で開示した実施形態が企図しているのは、ＨＤＩの構造の内部で埋設スルーホール内に縦に（又は他の方向に）チップ部品（又は他の部品）を取り付けるあらゆる処理と、その後でＨＤＩのビアを用い埋設チップ部品の端面と接触するあらゆる処理である。変形物には、レーザの代わりにフォトビア又はプラズマビアを使用することや、樹脂付き箔の代わりに液体誘電体又は誘電ペーストを使用することや、単なるチップ部品ではなく任意の集積回路を使用すること又は埋め込み部品用に少なくとも２つの導電性の終端部を有する他の部品を使用することなどが含まれるが、これらに限定されていない。例えば、実施形態は小型でコンパクトなモジュールについて企図されており、このモジュールには、ちょっと挙げるだけでも、電圧制御発振器や、ＲＦフロントエンド回路や、電力増幅器などがある。さらに多くの複雑な回路又は素子が小型化するにつれ、そのような素子が本明細書の埋め込み部品となる可能性が高くなる。順次的な積層の技術と同様に、層を更に加えること又は埋め込み部品の他の段を加えることも検討されるであろう。
【００２１】
図１１を参照すると、多層基板アセンブリに埋め込み部品を形成する方法２００が示されている。方法２００は、前処理された基板の各々が少なくとも１つの穴を備えるように、前処理された複数の基板の個々の前処理された基板の上面と底面との間に処理済みの接着層を設ける工程２０２を含みうる。方法２００は更に、埋め込み部品を、少なくとも埋め込み部品と穴の周壁との間にギャップを形成する穴に（例えば垂直方向に）配置する工程２０４を含むことがあり、埋め込み部品には少なくとも２つの導電性の終端部がある。埋め込み部品を、例えばピックアンドプレース装置を用いて穴に配置することができる。留意すべきは、少なくとも埋め込み部品と穴の周壁との間のギャップには更に、導電層から選択的に取り除かれた導電層の部分の体積に対応し、導電層と穴の周壁との間にあるボイドが少なくとも１つあることである。方法２００は更に、複数の前処理された基板同士を寄せ合わせる工程２０６を含むことがあり、これにより、処理済みの接着層が、埋め込み部品と穴の周壁との間に形成されたギャップ（加えて、選択的に取り除かれた導電層の体積に対応するボイド）をふさぎ、複数の前処理された基板にまたがって設けられた埋め込み部品を持つ基板アセンブリが作成される。寄せ合わせる工程には、圧縮されている加圧膜が埋め込み部品の導電面と前処理された基板のうち少なくとも１つの上平面との間のボイドをふさぐよう、加圧膜材料を基板アセンブリの対向するそれぞれの側で圧縮する工程２０８が含まれていてもよい。
【００２２】
方法２００は更に、前処理された基板群の導電層の少なくとも一部分を選択的に取り除く工程２１０と、埋め込み部品の導電性の終端部の少なくとも１つに導電めっきを施すよう基板アセンブリをめっきする工程２１２とを含みうる。任意選択で、方法２００は更に、基板アセンブリにビアをあけ、ビアを有した基板アセンブリをめっきして、埋め込み部品の導電性の終端部の少なくとも１つと基板アセンブリの導電面それぞれとに導電めっきを施す工程２１４を含む場合があり、（任意選択で）工程２１６で導電めっきの一部分を選択的に取り除く。工程２１８では、接着層の接着剤が、埋め込み部品の周りの穴に流れ込み、複数の前処理された基板のうちの少なくとも２つの前処理された基板のコア誘電体板の外部表面に対応した対向するそれぞれの平面で止まるように、基板アセンブリを真空ラミネートプレスで硬化する（又は加熱する）。このようにして、工程２２０で、埋め込み部品が基板アセンブリに一体化されれば、埋め込み部品は所定の位置に固定され、穴の内部に位置合わせされる。
【００２３】
本発明に係る実施形態を任意のＰＣＢを作る為に用いてもよいが、特別にファインラインの高密度配線設計に応用することも可能である。最も直接的に恩恵を被るのは、多ピン集積回路パッケージでのバイパス素子に応用した場合である。
【００２４】
加えて、以上の説明は、単に例として意図したものであり、以下の請求項に述べられていることを除き、本発明をどんな形にせよ制限することを意図してはいない。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施形態に係る、コア誘電体板の対向するそれぞれの側に導電層を持つ前処理された基板の側断面図。
【図２】本発明の実施形態に係る、図１の前処理された基板が少なくとも１つの穴を更に備えた状態を示す側断面図。
【図３】本発明の実施形態に係る、図２の前処理された基板が、多層基板アセンブリに用いる為に導電層が選択的に取り除かれた部分（又はパターン化された導電層）を更に有した状態を示す断側面図。
【図４】本発明の実施形態に係る、前処理された複数の基板がスタックされ位置合わせされた状態を示す断側面図。
【図５】本発明の実施形態に係る、図４の基板アセンブリの部分が埋め込み部品を更に備えた状態を示す断面図。
【図６】本発明の実施形態に係る、加圧膜材料を持つ基板アセンブリの図５の部分を治具の内部に示し、複数の前処理された基板の上面及び底面に圧縮力をかける前の状態を示した、断面図。
【図７】本発明の実施形態に係る、基板アセンブリの図６の部分に圧縮力をかけた後の断面図。
【図８】本発明の実施形態に係る、基板アセンブリの図７の部分が、治具から取り除かれ、ドリル加工された少なくとも１つのスルーホールを更に備えた状態を示す断面図。
【図９】本発明の実施形態に係る、基板アセンブリの図８の部分の、めっき工程を更に図示した断面図。
【図１０】本発明の実施形態に係る、基板アセンブリの図９の部分の、めっき、及び／又は、前処理された基板の導電層にエッチング（又はパターン化）を行う工程を更に図示した、断面図。
【図１１】本発明の実施形態に係る、多層基板アセンブリに埋め込み部品を形成する方法を図示するフローチャート。
【図１】
2008533751.tif 000003
【図２】
2008533751.tif 000004
【図３】
2008533751.tif 000005
【図４】
2008533751.tif 000006
【図５】
2008533751.tif 000007
【図６】
2008533751.tif 000008
【図７】
2008533751.tif 000009
【図８】
2008533751.tif 000010
【図９】
2008533751.tif 000011
【図１０】
2008533751.tif 000012
【図１１】
2008533751.tif 000013
【国際調査報告】
2008533751.tif 000014