(57)【要約】  少なくとも１つ、２つ又はそれ以上の波長について、データ通信、電気通信および光学的分析を行うための集積チップであって、光を放射するだけでなく光を検出することもできる集積チップ。発明は、チップ（１）が第１のポート（３）を備えた導波路（２）を含むこと、導波路（２）が、第１のポート（３）から、一定の距離を置いて互いに平行又は互いに角度をなして配置された少なくとも１つの第２のポート（５）および１つの第３のポート（７）をそれぞれ有する少なくとも１つの第２の導波路（４）および１つの第３の導波路（６）の方向に広がっていること、そしてチップ（１）の多様な前記コンポネントがモノリシックに集積されることを特徴とする。
2008543077.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つ、２つ又はそれ以上の波長について、データ通信、電気通信および光学的分析を行うための集積チップであって、該チップは、光を放射するだけでなく、光を検出するためにも使用でき、チップ（１）が、第１のポート（３）を有する導波路（２）を含むこと、導波路（２）が、第１のポート（３）から、一定の距離を置いて互いに平行又は互いに角度をなして配置されている少なくとも１つの第２のポート（５）および１つの第３のポート（７）をそれぞれ有する少なくとも１つの第２の導波路（４）および１つの第３の導波路（６）の方向に広がっていること、およびチップ（１）の多様な前記コンポネントがモノリシックに集積されることを特徴とする集積チップ。
【請求項２】
請求項１記載の集積チップであって、第２の導波路（４）および第３の導波路（６）のそれぞれがグレイティング（９、１０）を含み、それによって各導波路がレーザを構成すること、およびこの２つのレーザが同じ波長又は異なる波長にチューニングされることを特徴とする前記集積チップ。
【請求項３】
請求項１記載の集積チップであって、光ダイオードが第１の導波路（２）の場所と、第２の導波路（４）および／又は第３の導波路（６）の１つの場所とに配置されることを特徴とする前記集積チップ。
【請求項４】
請求項１又は２記載の集積チップであって、レーザ用モニタとして、あるいは、レーザの代わりとしてのレーザ（４、６）のあとに配置されたフォトダイオードのような光検出器（２５、２６）が入射光を検出するように配置されることを特徴とする前記集積チップ。
【請求項５】
請求項１、２、３又は４記載の集積チップであって、導波路（２）の拡張部にエバネッセント・カプラが形成されることを特徴とする集積チップ。
【請求項６】
請求項１、２、３又は４記載の集積チップであって、導波路（２）の拡張部にＭＭＩが形成されることを特徴とする集積チップ。
【請求項７】
請求項１、２、３又は４記載の集積チップであって、導波路（２）の拡張部に「スター・カプラ」として知られたものが形成されることを特徴とする集積チップ。
【請求項８】
請求項７記載の集積チップであって、第２のポート（５）および第３のポート（７）の場所にそれぞれ波長選択フィルタ（２５、２６）が形成されることを特徴とする集積チップ。
【請求項９】
請求項１、２、３、４、５、６、７又は８記載の集積チップであって、チップ（１）がＩｎＧａＡｓＰ又はＡｌＩｎＧａＡｓの２つの層（１５、１６）を含むこと、前記２つの層の間に量子井戸（２４）のスタックが存在し、障壁層（２３）によって囲まれるか、あるいは、量子井戸および障壁層がバルク層で置き換えられることを特徴とする前記集積チップ。
【請求項１０】
請求項９記載の集積チップであって、量子井戸又はバルク層（２４）がＩｎＧａＡｓＰ又はＡｌＩｎＧａＡｓ中に形成され、障壁層（２３）がＩｎＧａＡｓＰ又はＡｌＩｎＧａＡｓ中に形成されることを特徴とする前記集積チップ。
【請求項１１】
請求項１から１０のうちの任意の１項記載の集積チップであって、導波路（２）の拡張部が、カプラを通ったあとで３つ以上のポートに分岐することを特徴とする前記集積チップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ通信および電気通信用又は分析応用のための集積チップであって、レーザなどの狭帯域光源又は例えば発光ダイオードなどの広帯域光源からの光を放射するためと、レーザ光又は他の光源、例えば発光ダイオードからの光又は生物試料又は類似物からの発光などを検出できるようにするための両方に使用できるチップに関する。
【背景技術】
【０００２】
データ通信および電気通信に関して、光を放射するためにレーザおよび発光ダイオードが使用され、また光導体に沿って送られてくる光を検出するために光検出器が使用される。レーザ・チップは、通常、送信すべき情報で変調されたレーザ光を放射するために用いられ、他方、チップの形をした光検出器は、受信されるレーザ光を検出するために用いられる。そのような機能性は、それぞれ異なるコンポネントを含むのが一般的である。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
複数の波長を有するレーザ光の送信および受信等、いくつかの機能を備えた複合チップも利用可能である。既存の解決策を利用するときは、例えば、シリコンのような１つの共通基板上に、別々になったレーザ・ダイオード、発光ダイオード、フォトダイオード、波長選択プリズム、導波路等、いくつかの個別的コンポネントを資金を費やして高精度に整列させたものを使用することが、このようにいくつかの機能を備えたチップを実現するために必要となる。
【０００４】
既知のそのようなチップは、従って高価なものとなり、製造が複雑である。
【課題を解決するための手段】
【０００５】
本発明は、既知のチップよりも製造が簡単で安価でありながら、この問題を解決し、いくつかの機能に使用できるチップを提供する。
【０００６】
本発明は、このように、少なくとも１つ、２つ又はそれ以上の波長について、データ通信、電気通信および光学的分析を行うための集積チップに関するものであって、チップは、光を放射するだけでなく、光を検出するためにも使用でき、従って、チップが第１のポートを備える導波路を含むこと、導波路が、第１のポートから、第２のポートを備えた少なくとも１つの第２の導波路および第３のポートを備えた１つの第３の導波路の方向に広がっており、それらのポートが、互いに一定の間隔を置いて互いに平行又は互いに角度をなして位置していること、および上述のチップの各種コンポネントが、モノリシックに集積されることを特徴とする。
【実施例】
【０００７】
本発明は、添付図面に示された発明の実施の形態に部分的に関連して以下により詳しく説明する。
【０００８】
このように、本発明は、複数の波長の送信および受信など、いくつかの機能が１つのユニットに集積されたモノリシックな集積チップに関する。
【０００９】
サブ・コンポネントを形成する材料の中に直接的にモノリシックに集積するための方法を実現する基本原理として、含まれるすべてのコンポネントに適応される共通的な基本構造のせいで、各々の含まれるコンポネントの何らかの性能、例えば、変調速度の上限や内部ロスの増大などのいずれかの性能が犠牲にならざるを得ないということがある。基本構造が任意の個別的サブ・コンポネントの機能に対して最適化されない可能性がある。
【００１０】
しかし、発生するロス等は、機能性を完全に排除することはない。それらは、それをいくぶん制限するのであって、残存する性能は、応用の範囲内で技術的要求に応えるには、十分である。
【００１１】
本発明は、このように、少なくとも１つ、２つ又はそれ以上の波長について、データ通信、電気通信および光学的分析を行うための集積チップに関連し、ここで、チップは、光を放射するために使用できるだけでなく、データ通信および電気通信のための例えば１４８０−１６００ｎｍのような広帯域にわたって、あるいは、光学的分析のための別のスペクトル範囲において、光を検出できるようにするためにも使用できる。
【００１２】
図１は、本発明に従うモノリシックな集積チップを金属堆積前の状態で模式的に示しており、入力の導波路、マルチモード干渉計（ＭＭＩ）結合、および出力における分布帰還型（ＤＦＢ）レーザが含まれている。
【００１３】
本発明に従えば、チップ１は、第１のポート３を備えた導波路２を含み、その中に光を導入し、あるいは、その中から光を導出するように意図されている。導波路２は、第１のポート３から第２のポート５を備えた第２の導波路４および第３のポート７を備えた第３の導波路６の方向に広がっており、これらのポート５および７は、一定の距離を置いて互いに平行又は互いに角度をなして配置されている。ポート５および７は、光を出し入れするように配置される。本発明に従えば、チップ１の複数の異なるコンポネントは、モノリシックに集積される。
【００１４】
発明に従えば、導波路（２）の拡張部は、カプラを通ったあと、２つ以上のポートに分岐するようにできる。
【００１５】
発明の好適な実施の形態に従えば、第２の導波路４および第３の導波路６は、それぞれ対応するグレイティング９および１０とともに、異なる波長又は同じ波長にチューニングされるＲＷＧ−ＤＦＢレーザを構成する。
【００１６】
入射光を検出するためには、コンポネントの耐用期間を通してレーザ又は発光ダイオードの状態モニタとしてＤＦＢレーザを通ったあとに配置される光検出器又はレーザや発光ダイオードの代わりに、フォトダイオードのような光検出器２５、２６を配置することが好ましい。
【００１７】
第２の好適な実施の形態に従えば、発光ダイオードは、第１の導波路（２）および第２の導波路（４）および／又は第３の導波路（６）の場所に配置される。
【００１８】
発明の好適な実施の形態に従えば、導波路の拡張部８は、双方向機能を同時に実現するための波長選択カプラを含む。このように、ＭＭＩ、エバネッセント、アレイ状導波路カプラなど、あるタイプの波長選択カプラを使用することによって、特定波長のすべての光がそのポートに送られてそこで検出され、また逆に送信されるので、原理的にパワー・ロスがなくなる。
【００１９】
しかしながら、安定に生産できることと、偏光に依存しないようにできることのために、マルチモード干渉計（ＭＭＩ）を使用することが好ましい。それは、更にいくつかの波長を扱うことができ、ポート数も変更できる。更に、ＭＭＩは、低コストでの生産が可能である。更に、エバネッセント・カプラも、入力導波路の分離の有無によらず、ＭＭＩカプラと同様の特徴を有しており、更に、ポートからの内部反射が全くない。エバネッセント・カプラは、２つ以上の導波路を含むことができる。
【００２０】
ＭＭＩ導波路８は、入射基本モードを拡張して、基本モードと一緒にいくつかの高次モードを組み合わせることを可能にする。発生する干渉パターンは、基本構造およびプロセス中で取り込まれたその他の材料の屈折率および厚さと、ＭＭＩ導波路の物理的寸法とに依存する。１×２のＭＭＩを設計して、入力ポートから（ＭＭＩの長さに対応する）特定の距離において入射する２つの波長が、それぞれの出力ポートが配置された（ＭＭＩの幅に対して）異なる場所において最大ピークの重畳を有するようにできる。ＭＭＩおよびその他のカプラは、対称性機能を有する。すなわち、もし出力ポートが光学的入力として機能すれば、２つの入力ポートからの光は、単一の出力ポートに向かって進む。ＭＭＩおよびエバネッセント・カプラは、更に偏光に依存しないようにも設計される。これは、非常に重要である。それらは、更にコンパクトに設計することもでき、このことも低コスト応用にとって重要な因子であり、また光学的吸収を減らすためにも重要である。
【００２１】
代替的実施の形態に従えば、導波路の拡張部８は、「スター・カプラ」として既知のものを含む。スター・カプラは、ファイバから入力する光学モードを２つのポートを互いに隣接して配置できるように拡張する。ＤＦＢフィルタの変形型又は別のフィルタの変形型を平行ポートの場所に配置して、各ポートを１つの波長だけが通過するようにする。これは、コンパクトな解決法であるが、入力する光学パワーの大部分がロスとして失われる。
【００２２】
導波路の拡張部８がスター・カプラを含む場合、図示されていない波長選択フィルタが第２のポート５および第３のポート７の場所にそれぞれ形成される。
【００２３】
図２は、本発明に従う基本構造を示す。図２に示された例の基本構造は、ＲＷＧレーザに加工処理された。
【００２４】
ＭＯＣＶＤ又はＭＢＥによって、ＩｎＰ（又はＧａＡｓ）の基板上にエピタキシャル層が形成される。
【００２５】
基本構造は、上から下へ向かって、Ｔｉ／Ｐｔ／Ａｕのｐ型コンタクト１１、ｐ型ＩｎＧａＡｓコンタクト層１２、ＳｉＮｘ又はＳｉＯｘ層１３、ｐ型ＩｎＰクラッド層１４、ｐ−ＳＣＨ：ＩｎＧａＡｓＰ又はＡｌＩｎＧａＡｓの層１５、障壁層によって囲まれた量子井戸２４、あるいは、両側をバルク層２３によって置き換えられた量子井戸２４の層１６を含む。層１６は、図２の右側に拡大して示されており、そこには、層１６が例えば１３１０ｎｍの波長を生成するように量子井戸および障壁層の１から２４の交番する層を含むこと、あるいは、帯域１４８０−１６００ｎｍ内の例えば１５５０ｎｍの第２の波長を生成又は検出するように量子井戸および障壁層の、あるいは、バルク層で置き換えられた両タイプの層の１から２４の交番する層を含むことが明瞭に示されている。偏光に依存しない光検出器を得るために、入射信号のＴＥおよびＴＭモードに関して等しい感度を有するバルク層が用いられることは、重要な特徴である。偏光に依存しない光検出器は、量子井戸パッケージ又はバルク層の応力を最適化することによって、光検出器のなかでＴＥモードとＴＭモードが同程度吸収されるようにすることによっても作製することができる。基本構造は、更にｎ−ＳＣＨ：ＩｎＧａＡｓＰ又はＡｌＩｎＧａＡｓの層１７と、それに続いて例えば０．５μｍの厚さを有するｎ型ＩｎＰのバッファ層１８、および例えば１μｍの厚さのｎ型クラッド層を含む。その下には、ｎ型ＩｎＰ基板１９、例えば５００ÅのＴｉ−Ｗのｎ型コンタクト２０と、それに続く例えば１０００−４０００Åの厚さのＡｕが位置する。更に、はんだ層２１と、例えばＣｕＷ、ＡｌＮ又は類似物の基板２２がある。層１５および１７の厚さは、１．１μｍでよく、層１９の厚さは、８０−１２０μｍでよい。導波路２、５、７の幅は、５−１５μｍでよい。
【００２６】
ＳｉＮｘ／ＳｉＯｘ層は、省略することができ、ｐ型クラッドとｎ型クラッドとでエッチング深さを違えることができ、更にそれは、ＰＣＢ（登録商標）又は類似ポリマで埋めるか再成長させることができる。ＭＭＩに対しても同じプロセスを使用できるが、導波路は、１００μｍまでの幅を有することができる。
【００２７】
本発明に従う基本構造は、有機金属化学的気相成長法（ＭＯＣＶＤ）や分子線エピタキシ法（ＭＢＥ）のような従来の方法によって作製することができ、またエッチング深さを同じものとしたサブ・コンポネントで十分な機能性が得られるのであれば、後続プロセスの工程数を非常に少ない数に留めることができる。もちろん、いくつか異なるエッチ深さを用いることも可能であり、そうすればシステム性能は、向上するであろうが、製造コストが幾分増えて、例えばＣＤ−ＲＯＭ用レーザのレベルで利害があるような極端に低いコストの製造現場では、障害になる。しかし、システムの部品としてのサブ・コンポネント間を光学的および電気的に分離するためには、より深いエッチングが必要となる。
【００２８】
上記の基本構造がレジストで覆われ、電子ビーム、リソグラフィ又は干渉パターンによって１つのパターンが形成され、それに続くドライ・エッチ又はウエット・エッチによって導波路構造が形成される。
【００２９】
エッチングは、ｐ型コンタクト層、ｐ型クラッド層、能動的導波路又はｎ型クラッド層で終端させることができる。
【００３０】
この構造は、次に、必要な場面に応じて、抵抗性ＩｎＰ、ＧａＡｓ、ＩｎＧａＡｓ、ＩｎＧａＡｓＰ、ＩｎＡｌＧａＡｓの再成長処理が施すことができ、あるいは、導波路の端面又はそれを越えるまで部分的にＰＣＢ又は類似ポリマによって覆われるか、あるいは、コンタクト表面（パッド）を形成する別のレジスト被覆を施したあとで、蒸着法又はスパッタ被覆によって約５００ÅのＴｉ、５００ÅのＰｔおよび１０００−４０００ÅのＡｕで覆ったあとで、金属リフト・オフ処理を施してもよい。
【００３１】
この構造は、その後必要な場面に応じて、シリコン窒化物、シリコン酸化物又はその他の誘電体材料で覆われてもよく、その後、シリコン窒化物等が次第に開口部形成されて、選ばれた領域では、後続の金属化処理が半導体と直接接するようにされ、その他の領域では、接触しないように阻止される。
【００３２】
この構造は、次に裏面側から薄くなるまで削られ、全体厚さが８０−１２０μｍになるまで研磨されてもよく、その後裏面に、５００ÅのＴｉ−Ｗ合金および１０００−４０００ÅのＡｕがスパッタ被覆（気相成長）されて金属化される。裏面は、更に必要な場面に応じて、蒸着堆積又はスパッタリングによって厚さ４０００−８０００ÅのＡｕ−Ｓｎ共晶合金で覆われてもよい。
【００３３】
チップの構築には、原理的に３つの代替法がある。
【００３４】
第１の代替法は、「リッジ導波路」（ＲＷＧ；Ｒｉｄｇｅ  Ｗａｖｅ  Ｇｕｉｄｅ）として知られる浅い導波路をベースにするものであり、それは、光と導波路との間に弱い結合を与える。その利点は、この方法が例えば９８０ｎｍポンプ・レーザの大量生産に使用できること、および感度の高い能動層がエッチングされてしまわないことである。更にコンタクト金属と半導体との間にＳｉＮｘ又はＳｉＯｘ誘電体を持たないＲＷＧレーザの変形型によって良好な結果が得られており、その場合、電流は、原理的にエッチングによって除去されなかった領域、すなわち導波路の側面で金属から半導体に流れることができる。しかし、原理的には、電流は、導波路の最上部の高濃度にドープされたｐ型コンタクトの中、すなわち、エッチングによって除去されなかったその部分だけを流れる。
【００３５】
更に、ＳｉＮｘ又はＳｉＯｘ材料中にしばしば存在する応力は、時間経過とともに、半導体材料を引き離し、コンポネントを劣化させる傾向がある。非常に安定なコンポネントは、中間の誘電体なしで実現された。低製造コストを実現することの主要な特徴は、正しい場所で半導体に接触することを可能にするためにＳｉＮｘ又はＳｉＯｘ材料中に開口部を設けるために、慎重な処理ステージを採用する必要がないことである。あるいは、唯一、慎重さが大幅に少ないステージ、すなわち、リソグラフィ工程で＋／−２〜１０μｍの精度でコンタクト・パッドを定めるステージだけが残される。それは、コンタクト開口部を必要とする場合に、＋／−１〜２μｍの精度が要求されるのと対比される。
【００３６】
加えて、後にＴｉ−Ｐｔ−Ａｕ又は類似物で覆われるべき表面上にレジストが存在することで工程数が削減される。レジスト残渣は、それらが透明で、約１０−５０Å厚と薄いため製造中に検出困難であることから、しばしばコンタクト抵抗を増加させたり、あるいは、収率を劇的に低下させたりさえする。
【００３７】
第２の代替法は、誘電体としてＳｉＮｘ／ＳｉＯｘ又はＰＣＢやその他のポリマを備えた９８０ナノメートル・タイプのポンプ・レーザに従う標準的なＲＷＧプロセスである。この代替法は、前記の第１の代替法よりも高価であるが、性能的には、幾分優れている。
【００３８】
第３の代替法は、能動的導波路をより深くエッチングして、ＭＯＣＶＤ又はＨＶＰＥによる抵抗性ＩｎＰでコンポネントを再成長させるものである。この代替法は、より高性能のコンポネントを提供するが、同時に最も高価な代替的製造法でもある。しかし、それは、最高の性能を提供する。
【００３９】
本発明の集積チップは、上述の代替法のいずれによっても製造することができる。
【００４０】
エッチングは、ドライ・エッチング又はウエット・エッチングのいずれによっても実行可能であり、他方、マスクの形成は、リソグラフィ法又は電子ビームによるパターン生成を用いて行うことができる。電子ビームによるパターン生成を用いて、あるいは、光学的干渉によって、ＤＦＢおよび分布ブラグ・グレイティング（ＤＢＧ；Ｄｉｓｔｒｉｂｕｔｅｄ  Ｂｒａｇｇ  Ｇｒａｔｉｎｇ）を形成できる。最も直接的な製造方法は、すべての導波路タイプ、すべてのＤＦＢおよびすべてのＤＢＧグレイティングを同時に形成するために電子ビームによるパターン生成を利用するものであり、これをドライ・エッチング・プロセスと組み合わせて、同じプロセス工程のエッチングによって導波路、ＤＦＢおよび／又はＤＢＧを作製することができる。
【００４１】
しかし、適当なウエット・エッチング法も排除できない。
【００４２】
ＭＭＩおよびエバネッセント・カプラは、設計の観点からは、柔軟性があり、それらは、様々なポート数のものや様々な波長感度を有した種々の変形型として製造できる。例えば、我々のケースで１４９０ｎｍの信号を受信する１つのポートを補足し、そのポートにフォトダイオードを配置した商業的に興味のあるケースを想定することが可能であり、そうすることによって「トリプレックス（ｔｒｉｐｌｅｘｅｓ）」として知られた構造を構築できる。それらは、通常、住居内にあっては、１５５０ｎｍでデータを受信し、１３１０ｎｍでデータを送信し（いずれの場合も、データは、デジタル符号化されている）、更にアナログ的に符号化された１４９０ｎｍのケーブル・テレビ信号を受信する。チップは、同じようにして、１５５０および１４９０ｎｍで送信を行い、１３１０ｎｍで情報を受信するリンクの反対側用としても製造できる。
【００４３】
グレイティングによって十分に形成されたキャビティを備えたファセット・フリーのレーザと、製造中に互いに直接的に整列されたＭＭＩ導波路の変形型に向かって真っ直ぐに導かれる光との組合せは、その他の応用に対しても利用できる機会を開く。１つのそのような応用は、例えば、Ｎ個の出力を有する１×ＮのＭＭＩを有し、このＮ個の出力が、例えばＩＴＵチャネルに従って、異なるレージング波長λＮを有するＮ個のレーザに接続されたものであり、これは、多分、代替的解決策よりも波長ドリフトに関してより安定である。更に、すべての波長が常に利用可能であり、従って、同調可能な応用において波長を変更するために必要な時間が原理的にゼロになる。あるいは、Ｎチャネルを同時に利用すること、あるいは、Ｎ／２チャネルを同時に使用するとともにＮ／２チャネルを代替用のバックアップとすることが可能である。更に、大型ＭＭＩや別のカプラなど、より特殊な要求に応えるように設計又は製造できるユニット単位に波長の管理又は導波路の管理を分離することが有利であれば、ＭＭＩとエバネッセント・カプラをカスケード結合することも可能である。
【００４４】
図３は、本発明のチップ１の利用例を示す。単一モードのファイバ２７が２つの波長、１３１０ｎｍ（又は帯域１２６０−１３６０ｎｍ中の同様の波長）および１５５０ｎｍ（又は帯域１４８０−１６００ｎｍ中の同様の波長）の光をそれぞれ第１のポート３との間で入出力する。光は、ＭＭＩ１で１３１０ｎｍの波長が導波路４に、他方、波長１５５０ｎｍが導波路６に導かれるように選択される。同じように、波長１３１０ｎｍが導波路４中のレーザによって生成され、波長１５５０ｎｍの光が導波路６中のレーザによって生成できる。最も一般的な利用の仕方は、１つの波長で送信し、１つの波長で受信することである。
【００４５】
図４は、図３に示したものと原理的に同じものを示しているが、図４のＭＭＩ１は、レーザ又は光検出器として構築された３つの平行な導波路２８、２９、３０を備えている。単一モードのファイバ２７に入射する光は、例えば、１４９０ｎｍおよび１５５０ｎｍというように２つの異なる波長を含むことができる。ＭＭＩによって３つの異なる波長が選択され、各々が３つの導波路２８、２９、３０のうちの１つに送られ、その送信は、１３１０ｎｍ（又は１４９０ｎｍおよび１５５０ｎｍでの送信と１３１０ｎｍでの受信）で行われる。
【００４６】
図５は、結合の様子を示しており、単一モード・ファイバ２中の４つの異なる波長を持つ入射光は、第１のＭＭＩ３０中で、導波路３４、３６中にグレイティングがない状態で、波長の２つが第１の導波路３４に向けて選ばれ、残る２つの波長が第２の導波路３６に選ばれるように分割される。導波路３２は、第２のＭＭＩ３１へ光を導き、導波路３３は、第３のＭＭＩ３２へ光を導く。光は、ぞれぞれのＭＭＩ３１および３２で分割されて、導波路３７−４０の各々に対して１つの波長の光だけが選ばれるようにされる。導波路３７−４０は、関連する波長に対応するレーザを含むことができる。この結合は、再帰的であるので、各ポートは、送信機としても受信機としても構成可能である。
【００４７】
図６は、本発明に従う２つの結合したコンポネントを示す。これは、ウエハ上での直接的な制御測定のための劈開前に１つのユニットとして製造された２つのコンポネント１を使用することによって実現され、これによって製造コストが削減される。
【００４８】
これまで複数の実施の形態について説明してきた。当業者であれば、それらを修正して特別な用途に適合させることが可能であることは、明らかである。
【００４９】
１つの応用は、試料の生物学的分析であり、広帯域スペクトルを持つ光源（発光ダイオード、１１００−２０００ｎｍ）又は狭帯域の１又は複数の部分的スペクトルを持つ光源（レーザ）を用いて光学的照明が与えられ、試料からの発光が波長選択カプラを通して各自の光検出器に導かれる。また、マルチチャネル波長セレクタなど、その他のタイプのカプラを使用して、波長選択をいくつかのポートに増やすことも考えられる。光検出および発光ダイオードやレーザ（１１００−２０００ｎｍ）を介した光放射に関する受光領域は、フォトダイオードに関するサブ・バンド吸収の助けによって、また発光ダイオードおよびレーザ（＞２０００ｎｍ）の能動領域のカスケード結合を利用することによって増大させることができる。
【００５０】
このように、本発明は、上で特定した実施の形態に限定するものと見なすべきでなく、それは、添付された特許請求の範囲内で多様に変形することができる。
【図面の簡単な説明】
【００５１】
【図１】本発明に従ってモノリシックに集積されたチップのスケッチを示す図である。
【図２】本発明に従う基本構造の断面図である。
【図３】本発明が適用される光学システムの１つの機能を示す模式図である。
【図４】本発明が適用される光学システムの第２の機能を示す模式図である。
【図５】代替的な接続方式の図である。
【図６】本発明に従う２つの結合されたコンポネントを示す図である。
【図１】
2008543077.tif 000003
【図２】
2008543077.tif 000004
【図３】
2008543077.tif 000005
【図４】
2008543077.tif 000006
【図５】
2008543077.tif 000007
【図６】
2008543077.tif 000008
【手続補正書】
【提出日】平成19年3月30日(2007.3.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも１つ、２つ又はそれ以上の波長について、データ通信、電気通信および光学的分析を行うための集積チップであって、該チップは、光を放射するだけでなく、光を検出するためにも使用でき、前記チップ（１）は、第１のポート（３）を有する導波路（２）を含み、該導波路（２）は、第１のポート（３）から、一定の距離を置いて互いに平行又は互いに角度をなして配置されている少なくとも１つの第２のポート（５）および１つの第３のポート（７）をそれぞれ有する少なくとも１つの第２の導波路（４）および１つの第３の導波路（６）の方向に広がっており、更に、前記チップ（１）がキャリア（２２）から等しく、チップ表面の孔を覆って上方に延びる基本構造を有すること、前記導波路が前記チップの上表面に基本構造がエッチングで掘り下げられた手段によって形成されることによって上方に延びる導波路が形成されること、および前記チップ（１）の多様な前記コンポネントがモノリシックに集積されることを特徴とする集積チップ。
【請求項２】
請求項１記載の集積チップであって、第２の導波路（４）および第３の導波路（６）のそれぞれがグレイティング（９、１０）を含み、それによって各導波路がレーザを構成すること、およびこの２つのレーザが同じ波長又は異なる波長にチューニングされることを特徴とする前記集積チップ。
【請求項３】
請求項１記載の集積チップであって、光ダイオードが第１の導波路（２）の場所と、第２の導波路（４）および／又は第３の導波路（６）の１つの場所とに配置されることを特徴とする前記集積チップ。
【請求項４】
請求項１又は２記載の集積チップであって、レーザ用モニタとして、あるいは、レーザの代わりとしてのレーザ（４、６）のあとに配置されたフォトダイオードのような光検出器（２５、２６）が入射光を検出するように配置されることを特徴とする前記集積チップ。
【請求項５】
請求項１、２、３又は４記載の集積チップであって、導波路（２）の拡張部にエバネッセント・カプラが形成されることを特徴とする集積チップ。
【請求項６】
請求項１、２、３又は４記載の集積チップであって、導波路（２）の拡張部にＭＭＩが形成されることを特徴とする集積チップ。
【請求項７】
請求項１、２、３又は４記載の集積チップであって、導波路（２）の拡張部に「スター・カプラ」として知られたものが形成されることを特徴とする集積チップ。
【請求項８】
請求項７記載の集積チップであって、第２のポート（５）および第３のポート（７）の場所にそれぞれ波長選択フィルタ（２５、２６）が形成されることを特徴とする集積チップ。
【請求項９】
請求項１、２、３、４、５、６、７又は８記載の集積チップであって、チップ（１）がＩｎＧａＡｓＰ又はＡｌＩｎＧａＡｓの２つの層（１５、１６）を含むこと、前記２つの層の間に量子井戸（２４）のスタックが存在し、障壁層（２３）によって囲まれるか、あるいは、量子井戸および障壁層がバルク層で置き換えられることを特徴とする前記集積チップ。
【請求項１０】
請求項９記載の集積チップであって、量子井戸又はバルク層（２４）がＩｎＧａＡｓＰ又はＡｌＩｎＧａＡｓ中に形成され、障壁層（２３）がＩｎＧａＡｓＰ又はＡｌＩｎＧａＡｓ中に形成されることを特徴とする前記集積チップ。
【請求項１１】
請求項１から１０のうちの任意の１項記載の集積チップであって、導波路（２）の拡張部が、カプラを通ったあとで３つ以上のポートに分岐することを特徴とする前記集積チップ。
【国際調査報告】
2008543077.tif 000009
2008543077.tif 000010
2008543077.tif 000011
2008543077.tif 000012