(57)【要約】【解決手段】  本発明は、読出回路に結合される検出器を含むデジタル画像構造を提供し、前記読出回路はノイズに弱い小入力信号に大きな増幅を提供して、そのノイズ免疫を向上させるとともに、高速ピクセル読出時間を提供できる。前記読出回路は、前記増幅された信号を読み出し、および／または次の信号を読み取る前に、前記回路の一部に蓄積される前記増幅出力信号をリセットするため使用される、オンピクセル増幅トランジスタおよび追加のトランジスタを含む。また本発明は、大きな増幅を提供できるため、前記読出回路内で別の増幅段階を実装することによって、前記検出器から前記入力信号へのノイズ免疫を付加する読出回路を提供する。前記読出回路は特定のモードで機能でき、使用するモードは前記検出器から前記読出回路へ転送される前記入力信号の特性、または前記読出回路が必要とする前記出力信号の特性によって決定することができる。【選択図】      図５ｃ
2008517541.tif 000002
【特許請求の範囲】
【請求項１】
ａ）入射する光子に応答して第一の信号を生成する検出器、および
ｂ）前記検出器に結合され、前記第一の信号を受信して前記第一の信号を表す第二の信号を生成する、第一のオンピクセル増幅器を含む読出回路、を含むデジタル画像装置であって、
前記第二の信号が前記デジタル画像装置から続いて出力される、デジタル画像装置。
【請求項２】
前記第二の信号は、増幅された第一の信号を表す、請求項１に記載のデジタル画像装置。
【請求項３】
前記読出回路は、前記第二の信号を出力するための１つまたは複数のトランジスタをさらに含む、請求項１に記載のデジタル画像装置。
【請求項４】
前記読出回路は、前記第二の信号を事前定義された値にリセットするための１つまたは複数のトランジスタをさらに含む、請求項１に記載のデジタル画像装置。
【請求項５】
前記読出回路は、前記第二の信号を出力し、前記第二の信号を事前定義された値にリセットするための１つまたは複数のトランジスタをさらに含む、請求項１に記載のデジタル画像装置。
【請求項６】
前記読出回路は、トランジスタ、レジスタ、キャパシタ、インダクタ、および電源を含むグループから選択された１つまたは複数の装置をさらに含む、請求項１に記載のデジタル画像装置。
【請求項７】
前記第一のオンピクセル増幅器が単一トランジスタである、請求項１に記載のデジタル画像装置。
【請求項８】
前記第一のオンピクセル増幅器は、トランジスタ、レジスタ、キャパシタ、インダクタ、および電源を含むグループから選択された１つまたは複数の装置をさらに含む、請求項７に記載のデジタル画像装置。
【請求項９】
前記読出回路は、第二の増幅器をさらに含む、請求項１に記載のデジタル画像装置。
【請求項１０】
前記第二の増幅器がオンピクセルである、請求項９に記載のデジタル画像装置。
【請求項１１】
前記第二の増幅器は、前記第一の信号を受信し、前記第二の増幅器が中間信号を生成し、前記中間信号が前記第一のオンピクセル増幅器への入力となる、請求項１０に記載のデジタル画像装置。
【請求項１２】
前記第二の増幅器は、飽和負荷増幅器、負荷抵抗増幅器、直線負荷増幅器、飽和負荷カスコード増幅器、負荷抵抗カスコード増幅器、および直線負荷カスコード増幅器から成るグループから選択される、請求項９に記載のデジタル画像装置。
【請求項１３】
前記読出回路は、１つまたは複数の動作モードで動作することができ、それによって前記第一の信号を表す１つまたは複数の第二の信号を生成する、請求項１に記載のデジタル画像装置。
【請求項１４】
前記読出回路は、２つ以上の前記動作モードを切り替えることができ、前記第一の信号の特性または前記第二の信号の特性に基づいて望ましい動作モードが決定される、請求項１３に記載のデジタル画像装置。
【請求項１５】
前記読出回路は、前記動作モードのいずれかで同時に動作できる、請求項１３に記載のデジタル画像装置。
【請求項１６】
前記第一の信号の特性が前記第一の信号の大きさを含む、請求項１４に記載のデジタル画像装置。
【請求項１７】
前記第二の信号の特性が前記第二の信号の大きさを含む、請求項１４に記載のデジタル画像装置。
【請求項１８】
前記第二の信号の特性が前記第二の信号の読出時間を含む、請求項１４に記載のデジタル画像装置。
【請求項１９】
前記大きさが事前定義された閾値以下であり、前記読出回路の前記望ましい動作モードが、前記第二の信号を生成するための前記第一の信号の増幅を含む、請求項１６に記載のデジタル画像装置。
【請求項２０】
前記読出回路は、手動スイッチを使用することによって、前記２つ以上の動作モードをそれぞれ切り替えることができる、請求項１４に記載のデジタル画像装置。
【請求項２１】
前記読出回路は、自動スイッチを使用することによって、前記２つ以上の動作モードそれぞれを切り替えることができる、請求項１４に記載のデジタル画像装置。
【請求項２２】
前記自動スイッチは、フィードバック回路を含む、請求項２１に記載のデジタル画像装置。
【請求項２３】
前記自動スイッチが事前定義されたシーケンスに応答する、請求項２１に記載のデジタル画像装置。
【請求項２４】
前記読出回路に結合された前記１つまたは複数の追加検出器をさらに含む、請求項１に記載のデジタル画像装置。
【請求項２５】
前記読出回路の一部が１つまたは複数の画像パネル上にある、請求項１に記載のデジタル画像装置。
【請求項２６】
前記読出回路の全体が１つまたは複数の画像パネル上にある、請求項１に記載のデジタル画像装置。
【請求項２７】
前記画像パネルが堅いまたは柔軟である、請求項２５または２６に記載のデジタル画像装置。
【請求項２８】
前記検出器および前記読出回路が１つまたは複数の平面で組み立てられる、請求項１に記載のデジタル画像装置。
【請求項２９】
前記読出回路は、様々なキャパシタンス値を持つ２つ以上のキャパシタを含み、前記２つ以上のキャパシタが連続して、または平行して、あるいはその組み合わせで配置され、切り替え可能となるように構成されることによって２つ以上の利得を提供する、請求項１に記載のデジタル画像装置。
【請求項３０】
前記読出回路は、様々な抵抗値を持つ２つ以上のレジスタを含み、前記２つ以上のレジスタが連続して、または平行して、あるいはその組み合わせで配置され、切り替え可能となるように構成されることによって、２つ以上の利得を提供する、請求項１に記載のデジタル画像装置。
【請求項３１】
前記読出回路は、１つまたは複数のトランジスタを含み、前記トランジスタが非晶質シリコンＴＦＴ、多結晶シリコンＴＦＴ、微結晶ＴＦＴ、ナノ結晶ＴＦＴ、および結晶シリコントランジスタを含むグループから選択される、請求項１に記載のデジタル画像装置。
【請求項３２】
前記読出回路は、１つまたは複数のトランジスタを含み、前記トランジスタがｎ型、ｐ型、または両極性の特性を示す、請求項１に記載のデジタル画像装置。
【請求項３３】
前記検出器がガス検出器または固体検出器である、請求項１に記載のデジタル画像装置。
【請求項３４】
前記検出器が直接探知検出器または間接探知検出器である、請求項１に記載のデジタル画像装置。
【請求項３５】
前記直接探知検出器は、非晶質セレン、テルル化カドミウム、シリコン、ゲルマニウム、および非晶質シリコンを含むグループから選択される材料で組み立てられる、請求項３４に記載のデジタル画像装置。
【請求項３６】
前記間接探知検出器は、非晶質セレン、シリコン、ゲルマニウム、ヨウ化セシウム、硫化ガドリニウム、および非晶質シリコンを含むグループから選択される材料で組み立てられる、請求項３４に記載のデジタル画像装置。
【請求項３７】
前記読出回路は３つの動作モードを含む、請求項１３に記載のデジタル画像装置。
【請求項３８】
一連のデジタル画像装置を含むデジタル画像システムであって、それぞれのデジタル画像装置は、
ａ）入射する光子に応答して第一の信号を生成する検出器、および
ｂ）前記検出器に結合され、前記第一の信号を受信して前記第一の信号を表す第二の信号を生成する、第一のオンピクセル増幅器を含む読出回路を含み、
前記第二の信号が前記デジタル画像装置から続いて出力されるデジタル画像装置から成るデジタル画像システム。
【請求項３９】
２つ以上のデジタル画像装置から成る特定のグループは、前記読出回路の共通部分を有する、請求項３８に記載のデジタル画像システム。
【請求項４０】
前記システムは、前記読出回路の共通部分に対して信号を多重化できる多重化回路をさらに含む、請求項３９に記載のデジタル画像システム。
【請求項４１】
前記多重化回路が１つまたは複数のマルチプレクサを含む、請求項４０に記載のデジタル画像システム。
【請求項４２】
前記多重化回路が１つまたは複数の切り替え回路を含む、請求項４０に記載のデジタル画像システム。
【請求項４３】
請求項１に記載の前記デジタル画像装置のＸ線写真術、Ｘ線断層合成、または視像における使用。
【請求項４４】
Ｘ線写真術が蛍光透視、胸部Ｘ線写真、および乳房撮影を含む、請求項４３に記載の前記デジタル画像装置の使用。
【請求項４５】
蛍光透視がリアルタイム蛍光透視を含む、請求項４４に記載の前記デジタル画像装置の使用。
【請求項４６】
デジタル画像の方法は、
ａ）入射する光子を検出器により検出するステップと、
ｂ）前記光子に応答して第一の信号を前記検出器により生成するステップと、
ｃ）前記第一の信号を前記検出器に結合される読出回路により受信するステップと、
ｄ）前記第一の信号を表す第二の信号を前記読出回路により生成し、前記読出回路は第一のオンピクセル増幅器を含むステップと、および
ｅ）前記第二の信号をデジタル信号プロセッサに転送するステップ
と、を含むデジタル画像方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル画像、特に大増幅、高ダイナミックレンジ、および高速ピクセル読出時間を提供できるデジタル画像システムの分野に関する。
【背景技術】
【０００２】
アクティブマトリクスフラットパネル撮像装置（ＡＭＦＰＩ）は、その広域読出能力の点から見て、デジタル画像、殊に最近では画像診断アプリケーションにおいて非常に重要視されている。前記アクティブマトリクスの基本的構成単位を形成するピクセルは、集めたエレクトロンをデータ収集用外部エレクトロニクスに効率良く転送する検出器および読出回路を含む。通常、広範囲Ｘ線画像に使用される前記ピクセル構造は、図１aに示すようなパッシブピクセルセンサ（ＰＰＳ）である。ここで、例えば非晶質セレン（ａ−Ｓｅ）ベースのフォトコンダクタまたは非晶質シリコン（ａ−Ｓｉ：Ｈ）ｐ−ｉ−ｎフォトダイオードと結合されるヨウ化セシウム（ＣｓＩ）蛍光体などの検出器は、ａ−Ｓｉ：Ｈ薄膜トランジスタ（ＴＦＴ）スイッチを含む読出回路に統合される。統合サイクル中、信号電荷はピクセルキャパシタンスに累積され、読出／リセットサイクル中に前記ＴＦＴスイッチを介して外部電荷増幅器に転送される。このキャパシタンスは、前記ｐ−ｉ−ｎフォトダイオードまたはａ−Ｓｅフォトコンダクタ用の統合蓄積キャパシタである。図１ｂは、一連のＰＰＳピクセル動作に関するタイミング図を示す。サイクル１１０および１２０は、それぞれ統合サイクルおよび読出／リセットサイクルを表す。他のシーケンスも可能であり、例えば、二重抽出機構が導入され、二重抽出機構は主に回路内の不均一性がもたらす影響を補正するために使用される。これらの不均一性は、オフセット形式のプロセス不均一性、またａ−Ｓｉ：Ｈ技術の場合は不安定なトランジスタによるピクセル回路動作の不均一性を含む。例えば、 国際公開番号ＷＯ９６３４４１６およびＷＯ９７０５６５９は、ＰＰＳ構造を使用した放射線画像用フラットパネル検出器についてさらに開示している。
【０００３】
前記ＰＰＳは、コンパクトであるため高解像度画像に適するという利点を持つが、 低用量蛍光透視などの低入力、リアルタイム、広域アプリケーション用ＰＰＳの小出力信号を読み取るには、高性能のオフパネルコラム電荷増幅器が必要となる。これらの電荷増幅器は、潜在的に低信号レベルで信号対雑音比（ＳＮＲ）を低下させるノイズを導入するため、前記ピクセルダイナミックレンジを損なう可能性がある。特に蛍光透視は、そのリアルタイム読出要件の故に、最も要求の厳しいフラットパネル画像システム用アプリケーションの一つである。リアルタイムＸ線画像または蛍光透視は、Ｘ線誘導で動脈系にカテーテルを通す多くの医療介入手順において使用される。このようなタイプの蛍光透視に対して取り組むべき技術的難関は、著しく低いノイズを必要とすること、あるいは読出前の信号サイズを増加することである。ａ−Ｓｉ：Ｈ  ＰＰＳピクセルに関する研究は、これらのシステムを高度な画像アプリケーションに適用するには、大規模なＳＮＲの改善が望まれることを示唆している。
【０００４】
ＳＮＲを改善するアプローチの１つが国際公開番号ＷＯ０２０６７３３７において開示され、原位置増幅または図２ａに示すようなａ−Ｓｉ：Ｈ電流媒介アクティブピクセルセンサ（Ｃ−ＡＰＳ）を介してピクセル増幅を用いることにより、前記ＳＮＲを増加できることが明らかにされている。報告された利得、直線性、およびノイズの結果は改善を示し、ａ−ＳｅまたはＣｓＩ／ｐ−ｉ−ｎフォトダイオードなどの確立されたＸ線検出技術と結合されたａ−Ｓｉ：Ｈ  Ｃ−ＡＰＳは、ノイズが１０００エレクトロン未満という、デジタルＸ線蛍光透視に要求される厳しいノイズ条件を満たすことを示している。
【０００５】
蛍光透視の場合のように、ノイズに弱い小入力信号を増幅するには、前記Ｃ−ＡＰＳピクセルを３つの動作サイクル：リセットサイクル、統合サイクル、および読出サイクルで使用することができる。図２ｂは、二重抽出機構を採用したＣ−ＡＰＳ読出回路の動作方法を示すタイミング図である。このシーケンスでは、前記統合サイクル２１０の間、ＲＥＡＤトランジスタ２４およびＲＥＳＥＴトランジスタ２１がＯＦＦ状態であるのに対して、ＡＭＰ＿ＲＥＳＥＴトランジスタ２７はＯＮ状態である。検出器２２に入射する光子は、ノード２０１におけるキャパシタンスＣＤＥＴＥＣＴＯＲを放電または充電する電子正孔対の生成をもたらし、そのためノード２０１、ＶＧにおける電圧をΔＶＧ分だけ増減する。ＣＤＥＴＥＣＴＯＲは主に、前記検出器２２キャパシタンスおよび使用可能な任意の蓄積キャパシタから成る。
【０００６】
前記読出サイクル２２０は前記統合サイクル２１０の後に続く。このサイクルの間、ＲＥＡＤトランジスタ２４はＯＮになり、ＲＥＳＥＴトランジスタ２１はＯＦＦに維持され、またＡＭＰ＿ＲＥＳＥＴトランジスタ２７はＯＦＦとなる結果、前記ＡＭＰトランジスタ２３およびＲＥＡＤトランジスタ２４の分岐を流れる±ΔＶＧに比例する電流Ｉｂｉａｓ±ΔＩｂｉａｓが生じる。続いて前記電流Ｉｂｉａｓ±ΔＩｂｉａｓは電荷増幅器２５により統合され、出力電圧ＶＯＵＴ１を取得して増幅器フィードバックキャパシタ２６上に蓄積する。
【０００７】
前記リセットサイクル２３０は、前記読出サイクル２２０に続いて起こる。ここで、ＲＥＳＥＴトランジスタ２１はＯＮになり、前記ＲＥＳＥＴトランジスタ２１がＯＮである間に、ＣＤＥＴＥＣＴＯＲが充電または放電されてノード２０１における電圧をＶＧにリセットする。このリセットサイクル中、ＲＥＡＤトランジスタ２４はＯＦＦ、またＡＭＰ＿ＲＥＳＥＴトランジスタ２７はＯＮになる。
【０００８】
二重抽出操作を行う場合は、前記リセットサイクル２３０の後に追加の読取サイクル２４０が続く。ここでＲＥＡＤトランジスタ２４は再びＯＮになり、ＲＥＳＥＴトランジスタ２１はＯＦＦ、そしてＡＭＰ＿ＲＥＳＥＴトランジスタ２７はＯＦＦになる。Ｉｂｉａｓは電荷増幅器２５により統合され、出力電圧ＶＯＵＴ２を取得して増幅器フィードバックキャパシタ２６上に蓄積する。ＶＯＵＴ２からＶＯＵＴ１を引いた値がΔＶＯＵＴであり、非不均一性がなく、ΔＶＧに比例する。
【０００９】
ΔＩｂｉａｓはΔＶＧに比例し、以下のようにして得られる。
【００１０】
【数１】
2008517541.tif 000003
【００１１】
ここで、ｇｍは前記ＡＭＰトランジスタ２３およびＲＥＡＤトランジスタ２４読出回路分岐の相互コンダクタンスである。
【００１２】
前記Ｃ−ＡＰＳは、電荷増幅Ｇｉを生成して、前記のノイズに弱い入力信号を増幅する。前記Ｃ−ＡＰＳのＧｉは以下のようにして得られる。
【００１３】
【数２】
2008517541.tif 000004
【００１４】
ここで、ＴＳは時間Ｉｂｉａｓの量であり、ΔＩｂｉａｓは前記フィードバックキャパシタ２６上で統合される。上記方程式で示されるように、Ｇｉはｇｍ、ＴＳ、および適切なＣＤＥＴＥＣＴＯＲを選択することによってプログラム可能である。
【００１５】
前記Ｃ−ＡＰＳ回路に対する懸念は、Ｘ線入力信号の制約を受ける小信号直線性の存在である。暴露レベルの低いリアルタイム蛍光透視に対するこのようなピクセル増幅器の使用は、前記増幅器入力における電圧変化も小さく、ｍＶとほぼ同程度であるため、実行可能である。しかし、デジタル胸部Ｘ線、乳房Ｘ線撮影、または高用量蛍光透視などのアプリケーションでは、より高いＸ線暴露レベルのために前記増幅器入力における電圧変化が増大する可能性がある。これにより、前記Ｃ−ＡＰＳピクセル出力が非直線性となるため、ピクセルダイナミックレンジが減少する。非直線性ピクセル転送機能がもたらす別の結果として、この非直線性のために標準的な二重抽出機構を実装できないことがある。
【００１６】
低ダイナミックレンジの問題に対する我々の解答は、国際公開番号ＷＯ２００５０１５６３９に開示されているように、多モードピクセル構造を実装することである。そのような多モードピクセル構造において、前記読出回路は異なるモードで機能し、検出器から読出回路に転送される入力信号の特性に応じてモードを選択できる。例えば、入力信号が特に大きい、または広範囲の場合、前記読出回路は第一モードで機能し、前記入力信号は増幅される。また前記入力信号が異なる大きさ、または異なる範囲の場合、前記読出回路は代替モードで機能し、異なる増幅または増幅なしで信号を読み出す。
【００１７】
前記Ｃ−ＡＰＳピクセルのさらなる短所は、外部またはオフパネル電荷増幅器を飽和させる大きな出力電流の存在である。またｇｍがＩｂｉａｓに比例するため、大きな電荷利得が必要な場合にも大きなピクセル出力電流が生じる。さらに国際公開番号ＷＯ２００５０１５６３９は、電流減算回路を使用して増幅器の飽和に対応することを開示している。しかし、これはピクセル間のオフセット用に追加のオフパネル補正回路を必要とし、システムにかかる費用を増大させるだけでなく、前記出力信号に好ましくないノイズを導入することになる。
【００１８】
国際公開番号ＷＯ０２０６７３３７は、別のアプローチとして、ａ‐Ｓｉ：Ｈ電圧媒介アクティブピクセルセンサ（Ｖ−ＡＰＳ）と呼ばれる近接単位利得ピクセル増幅器について開示している。Ｖ−ＡＰＳ構造を図３に示す。ＲＥＡＤトランジスタ３４、ＡＭＰトランジスタ３３、およびＲＥＳＥＴトランジスタ３１は、前記Ｖ−ＡＰＳピクセルの構成要素であり、前記Ｃ−ＡＰＳピクセルの場合と同様に機能する。負荷抵抗３５がピクセル出力ノードに結合され、前記ＡＭＰトランジスタ３３およびＲＥＡＤトランジスタ３４分岐における電流を出力電圧に変換する。負荷抵抗３５は、負荷抵抗装置またはトランジスタ負荷装置を構成する。前記入力信号電圧ＶＧは、近接単位利得を用いてピクセル出力電圧ＶＯＵＴに翻訳される。前記Ｖ−ＡＰＳは、Ｃ−ＡＰＳと同様に３つの動作サイクル：リセットサイクル、統合サイクル、および読出サイクルで使用できる。前記Ｃ−ＡＰＳと同様に、二重抽出機構を前記Ｖ−ＡＰＳに適用して、回路内の非統合性がもたらす影響を補正することができる。前記Ｖ−ＡＰＳ構造に関する問題は、入力信号に対して基本的に利得が提供されないことである。また、現在の最新の非晶質シリコン技術を以ってしても、大きなコラムバスキャパシタンスが充電および放電される際に、この構造を用いてリアルタイム読出を実現することは困難である。
【００１９】
そのため、入力信号を幅広く検知できるとともに、リアルタイム読出を実現し、高利得を獲得して、信号対雑音比が大きくノイズに弱い小信号を検出できるようピクセルを設計する必要がある。さらに、ピクセル間のオフセット効果を削減するようにピクセルを設計する必要もある。
【００２０】
この基本的な情報は、出願人が本発明に関連し得ると考える情報を発表する目的で提供するものであり、必ずしも承認を意図するものでない。また前記の情報はいずれも、本発明に対する先行技術を構成すると解釈されてはならない。
【発明の開示】
【課題を解決するための手段】
【００２１】
本発明の目的は、高利得デジタル画像システムを提供することである。本発明の側面に従って、入射する光子に応答して第一の信号を生成する検出器、および前記検出器に結合され、前記第一の信号を受信してその信号を表す第二の信号を生成する読出回路から成るデジタル画像装置を提供する。前記読出回路は最初のオンピクセル増幅器から成り、ここで前記第二の信号は前記デジタル画像装置から続いて出力される。
【００２２】
本発明の別の側面に従って、一連のデジタル画像装置から成るデジタル画像システムを提供する。各デジタル画像装置は、入射する光子に応答して第一の信号を生成する検出器、および前記検出器に結合され、前記第一の信号を受信してその信号を表す第二の信号を生成する読出回路から成る。前記読出回路は第一のオンピクセル増幅器から成り、ここで前記第二の信号は前記デジタル画像装置から続いて出力される。
【００２３】
本発明の別の側面に従って、入射する光子を検出器が検出するステップ、前記光子に応答して第一の信号を検出器が生成するステップ、前記第一の信号を前記検出器に結合された読出回路が受信するステップ、前記第一の信号を表す第二の信号を前記読出回路が生成するステップ、から成るデジタル画像方法を提供する。前記読出回路は第一のオンピクセル増幅器を含み、前記第二の信号をデジタル信号プロセッサに転送する。
【発明を実施するための最良の形態】
【００２４】
定義
用語「検出器」は、電磁放射の光子を電荷に変換する装置を定義するのに使用される。この放射線は、電磁スペクトルの任意の部分からの任意の波長または波長範囲であってもよい。例えば、Ｘ線光子、紫外光子、赤外光子または容易に理解できる他の光子は、かかる装置によって電荷に変換されてもよい。
【００２５】
用語「センサ」は、１つ以上の検出器および読出回路の組み合わせを定義するのに使用される。
【００２６】
用語「単位利得」は、電流または電圧の利得を定義するのに使用され、これにより、利得を入力信号に適用した結果得られた出力信号は、入力信号と同じ大きさまたは異なる大きさを有することができる。
【００２７】
別段の定義がなされていない限り、本明細書に使用される技術および科学用語はすべて、本発明が属する当業者の一人によって普通に理解されるのと同意義を有する。
【００２８】
本発明は、読出回路に結合される検出器を含むデジタル画像構造を提供し、読出回路はノイズに弱い小入力信号に大きな増幅を提供して、そのノイズ免疫を向上させるとともに、高速ピクセル読出時間を提供できる。それぞれの検出器は、検出器に入射する光子に応答して光キャリアを生成し、また電荷を生成し、それにより検出器全体の電圧変化をもたらす。この電圧変化により、読出回路への入力信号が生成され、その後、入力信号の代わりとなる電流または電荷が出力される。読出回路は、増幅された信号を読み出し、および／または次の信号を読み取る前に、回路の一部に蓄積される増幅出力信号をリセットするため使用される、オンピクセル増幅トランジスタおよび追加のトランジスタを含み、ここでは読出トランジスタおよびリセットトランジスタは、読出回路内に様々な位置を占めることができる。レジスタ、インダクタ、キャパシタなどの追加素子と同様に２つ以上のトランジスタもまた、増幅用の増幅トランジスタに加えて使用されてもよい。増幅、読み取りおよびリセットトランジスタに加えて、電源およびレジスタ、インダクタ、キャパシタなどの素子もまた、読出回路で実装されてもよい。例えば、本発明の一実施形態では、単独でプログラム可能な電流源は読出回路に実装され、例えば、大きな電荷利得が使用される場合に、読出回路の一部を通って流れる、飽和する可能性のある電流の総量を効果的に減少させる役割を果たす。したがって、この実施形態では、生得的に使用されるピクセル構造は飽和を防止し、ピクセル間のオフセットのための付加的なオフパネル修正回路の必要性を除去する。その結果、この実施形態は、デジタル画像システムに検出の大きなダイナミックレンジをさらに提供する。
【００２９】
本発明の別の実施形態では、読出回路は、読出回路内の第２の増幅段階を実装することによって、検出器からの入力信号に大きな増幅、それ故に追加のノイズ免疫を供給することができる。一実施形態では、検出器全体に生成される電圧変化は、第１の増幅段階、または前置増幅段階への入力信号を生成する。前置増幅段階からの出力信号は、第２の増幅段階へ、または増幅トランジスタへの入力信号を形成し、その後、出力信号に、増幅トランジスタ単独で得られたであろう利得より大きな利得を提供する。しかしながら、追加の増幅段階もまた実装されてもよく、これは回路の複雑性を増大させる可能性がある。
【００３０】
本発明の様々な実施形態では、読出回路は、検出器から読出回路に転送される入力信号の特性によって決定する、または読出回路が必要とする出力信号の特性によって決定する特定の使用モードで機能する。例えば、入力信号が特定の大きさまたは大きさの範囲を有する場合、読出回路は、入力信号が特定のレベルに増幅することができる、第１のモードで機能することができ、また入力信号が大きさまたは大きさの範囲を有する場合、読出回路は、入力信号が異なる増幅によってまたは増幅を利用せず読み出され得る、代替のモードで機能することができる。低用量蛍光透視、高用量蛍光透視、胸部Ｘ線および乳房Ｘ線撮影などのアプリケーションにおける本発明の実施のために、２つのモードが、これらのＸ線検出技術のための十分なダイナミックレンジ、または容易に理解できる他の検出技術を提供できる。追加のモードは入力信号に様々なレベルの増幅を供給するように実装されることが可能であり、例えば、読出回路の３つ以上の動作モードが実装され得る。さらに、２つ以上のモードが同じ入力信号を読み出すために使用可能である。さらに、いくつかの実施形態は、読出回路へのいかなる修正もない単一モードおよび二重モードの両方で機能してもよい。いくつかの実施形態では、読出回路の動作モードの選択は手動でまたは自動で作動してもよい。例えば、自動切り替えシステムは、読出回路の適切な動作モードの自動選択を可能にするフィードバック回路、または読出回路の適切な動作モードの自動選択を可能にする予めプログラム化されたシーケンス、または容易に理解できる読出回路の適切な動作モードの自動選択を可能にする他のいかなる手段をも含むことができる。したがって、本発明のデジタル画像装置およびシステムは、増幅のほとんどない、または全くない比較的大きな信号を読むことができると同様に、外部ノイズソースへの入力信号のノイズ免疫を向上させるために検出器からの感度のよい入力信号を増幅することができる、検出の大きなダイナミックレンジを提供でき、共に高速ピクセル読出時間を有する。
【００３１】
ピクセルはそれぞれ１つの検出器を含むが、しかしながら、２つ以上の検出器がそれぞれのピクセル内に存在してもよいことが考えられる。さらに、読出回路は、オンパネルピクセル内に部分的に存在し、部分的に画像パネルから外れて存在し、または画像パネル上で実質的に存在してもよい。画像パネルは硬く、例えば、硬質のガラスまたは硬質の金属基板を含んでもよく、あるいは柔軟で、例えば、軟質のプラスチックまたは軟質の金属基板を含んでもよい。さらに、本発明は２枚以上の画像パネルを含んでもよい。例えば、１枚のパネルはセンサのいくつかの部分を含んでもよく、また別のパネルはセンサの他の部分を含んでもよい。さらに、ピクセルエレクトロニクスはシングルチップまたは多数のチップ上で組み立てられてもよい。さらに、ピクセル内に存在する読出回路は、物理的に検出器と同じ面に位置してもよく、またはこの読出回路は、高い充填比を提供するために、検出器の下に埋め込まれてもよく、または検出器の上で組み立てられてもよい。
【００３２】
ピクセルの段、列またはグループには共通の読出回路の部分は、アレイのこれらのピクセル間で多重化されてもよい。したがって、本発明の多様な実施例では、段、列またはグループの読出回路はピクセル間で多重化されてもよく、これは、切り替え回路または多重化回路などの追加回路を必要とすることが、当業者によって容易に理解できるであろう。さらに、マルチプレクサもまた、例えば、段、列またはグループのピクセルに必要とされる増幅器の総数を減少することによって、読出回路の複雑性を減少するのに使用されてもよい。さらに、共通の段または列の読出回路もまた実装されてもよく、これにより、共通の読出回路はそれぞれのピクセルに個別となる。また、様々な実施形態のピクセルが任意のサイズのアレイで実装されてもよいことが理解されるであろう。さらに、読出回路の部分が、１段以上のピクセルによって共有されると見なされる場合、１列以上のピクセルまたは他の１グループ以上のピクセルによって回路が等しく共有されてもよいことが理解されるべきである。
【００３３】
本発明の実施形態は、様々な切り替えおよびタイミングシーケンスで動作することができる。例えば、二重抽出技術が使用される場合には、トランジスタ切り替えおよびタイミングは、二重抽出技術が使用されないシーケンスと異なってもよい。本明細書に説明される本発明の様々な実施形態では、関連するトランジスタ切り替えおよびタイミングサイクルならびにシーケンスが例として提供され、他の多数のサイクルおよびシーケンスが可能であり、いくつかのシーケンスは、当業者には明白となる他のものに比べて利点を有する。
【００３４】
検出器は、任意のタイプの検出器、例えばａ−Ｓｉ：Ｈなどのソリッドステート光検出器またはテルル化カドミウム亜鉛ベースの検出器または他のいかなる適切な検出器であってもよい。さらに、蛍光体、例えば、硫化ガドリニウム検出器またはヨウ化セシウム検出器などを有する間接的検出用の検出器と同様に、モリブデンショットキーダイオードなどの直接的検出ベースの検出器もまた使用されてもよい。当業者によって容易に理解される、放射線検出用の他のタイプのいかなる検出器も、さらに使用されてもよい。本発明の様々な実施形態で使用されるトランジスタは、非晶質シリコン（ａ−Ｓｉ：Ｈ）薄膜トランジスタ（ＴＦＴ）、多結晶のシリコンＴＦＴ、微晶質シリコンＴＦＴ、ナノ結晶シリコンＴＦＴ、結晶シリコントランジスタ、または当業者によって容易に理解される、類似している他のどのような装置であってもよい。さらに、トランジスタはｎ型、ｐ型、または両極性であってもよい。さらなる実施形態では、電磁スペクトルの任意の領域内の放射線は、当業者によって容易に理解される、電磁スペクトルの適切な部分を検出することができるように作られた、検出器および読出回路用装置の選択を有する本発明を利用して検出されてもよい。
【００３５】
当業者によって容易に理解されるように、本発明はあらゆるデジタル画像アプリケーションに適用され得る。例えば、本発明は、医学画像、航空団の検査などのＸ線検査システム、空港での手荷物の検査などのセキュリティーシステム、非破壊性材質試験、Ｘ線写真術、トモセラピーまたは光学的画像に適用されてもよく、もちろん、容易に理解できる、デジタル画像アプリケーションの他の形式についても同様である。
【００３６】
ピクセル構造
図４ａは、本発明の一実施形態による、画像構造を示す。この実施形態では、ＲＥＳＥＴトランジスタ４１、ＲＥＡＤ１トランジスタ４５、検出器４３およびＡＭＰトランジスタ４４は、画像パネル上のそれぞれのピクセル４００内に存在する。電荷積分器４７１、フィードバックキャパシタ４６１、ＡＭＰ＿ＲＥＳＥＴ１トランジスタ４８１、単独で制御可能な電流源４９、スイッチ４９１およびスイッチ４９２は、オフピクセル読出回路の一部を形成する。上記の素子のそれぞれは、オフパネル素子またはオンパネル素子であってもよい。
【００３７】
図４ｂは、シーケンス用のタイミング図の例を示し、ここでは、検出器４３からの入力信号が読み出される。このシーケンスでは、３つのサイクル、すなわちリセットサイクル４１０、統合サイクル４２０および読出サイクル４３０が使用される。当業者によって容易に理解されるように、次の信号を処理する方法は、読出回路出力信号を解釈するのに使用できる。例えば、入力信号が、特定モードのダイナミックレンジの外部にある場合には、これは信号処理手段によって適切に解釈されるであろう。
【００３８】
リセットサイクル４１０の間、スイッチ４９１はパルス閉状態になり、ノード４０１における電圧をＶＧにリセットするために、キャパシタンスＣＤＥＴＥＣＴＯＲが充電、または放電される間、ＲＥＡＤ１トランジスタ４５、およびリセットトランジスタ４１はパルスＯＮとなる。ＣＤＥＴＥＣＴＯＲはノード４０１におけるキャパシタンスであり、検出器キャパシタンス、および使用可能な任意の蓄積キャパシタも含む。電圧ＶＧは、電流源４９によって生成された電流ＩＢＩＡＳに比例する。ノード４０１における電圧がＶＧまで充電されると、電流ＩＢＩＡＳはすべて、ＲＥＡＤ１トランジスタ４５およびＡＭＰトランジスタ４４分岐を通って流れる。このリセットサイクルの間、スイッチ４９２は開状態を維持し、またＡＭＰ＿ＲＥＳＥＴ１トランジスタ４８１はフィードバックキャパシタ４６１での任意の漏出電流の強化を防止するためにＯＮを維持する。
【００３９】
統合サイクル４２０がリセットサイクル４１０の後に生じる。この統合サイクルの間、スイッチ４９１は開状態となり、ＲＥＡＤ１トランジスタ４５およびＲＥＳＥＴトランジスタ４１はＯＦＦになり、ＡＭＰ＿ＲＥＳＥＴ１トランジスタ４８１はＯＮを維持し、またスイッチ４９２が開状態を維持する。検出器４３に入射する光子は、キャパシタンスＣＤＥＴＥＣＴＯＲを放電または充電する電子正孔対の生成をもたらし、そのためノード４０１、ＶＧにおける電圧をΔＶＧ分だけ増減する。
【００４０】
読出サイクル４３０が統合サイクル４２０に続き、この読出サイクルの間、ＲＥＡＤ１トランジスタ４５はＯＮになり、またＲＥＳＥＴトランジスタ４１はＯＦＦを維持する。ＡＭＰ＿ＲＥＳＥＴ１１トランジスタ４８１はＯＦＦになり、またスイッチ４９２は、フィードバックキャパシタ４６１における増幅された入力信号の統合を可能にするために閉状態にされる。スイッチ４９１もまた閉状態であり、これにより電流ＩＢＩＡＳが読出回路を流れることができる。当業者によって容易に理解される回路構成により、電流ＩＢＩＡＳは、ＲＥＡＤ１トランジスタ４５およびＡＭＰトランジスタ４４分岐を通ってグランドまで優先的に流れることができる。ＲＥＡＤ１トランジスタ４５およびＡＭＰトランジスタ４４分岐を通って流れる電流の総量、ＩＳＩＧは、統合サイクルの後、ノード４０１における電圧によって決定される。したがって、ＩＢＩＡＳとＩＳＩＧとの間の電流差、ＩＤＩＦＦは、電荷積分器４７１に流れる電流の量であり、その結果として、出力電圧ＶＯＵＴ１を生成する。ＶＯＵＴ１は、当業者によって容易に理解されように、プロセッサ信号によって続いて記録し操作することができる、増幅された入力信号を表わす。ΔＶＧが小さな信号領域にある場合、ＩＤＩＦＦは小さくなり、ここではＩＤＩＦＦはΔＶＧに直線的に比例し、以下のようにして得られる。
【００４１】
【数３】
2008517541.tif 000005
【００４２】
ここでは、ｇｍはＡＭＰトランジスタ４４の相互コンダクタンスである。
【００４３】
回路は電荷利得Ｇｉを生成し、入力信号を増幅し、ノイズに対して弱い可能性がある。この回路のＧｉは、以下のようにして得られる。
【００４４】
【数４】
2008517541.tif 000006
【００４５】
ここでは、ＴＳは、ＩＤＩＦＦがフィードバックキャパシタ４６１で統合される総時間である。上記の方程式から分かるように、Ｇｉは、ｇｍ、ＴＳおよび適切なＣＤＥＴＥＣＴＯＲを選択することによってプログラム可能である。
【００４６】
したがって、この回路の利点は、ＩＢＩＡＳおよびＩＳＩＧが、電荷増幅器４７１の飽和を引き起こさずに、大きなｇｍを達成するために大きな値に増加できることである。動作中に、典型的に小さなＩＤＩＦＦ電流が達成され、したがって、従来の技術の読出回路に見られるような、増幅器飽和の問題を緩和する。さらに、ピクセル出力は線形であってもよいので、撮像装置組立て工程、トランジスタ準安定および外部回路不均一性における不均一性の影響は、当業者によって容易に理解される、画像化に一般に適用される、標準二重抽出およびオフセットと利得の修正技術を利用することによって緩和できる。
【００４７】
図４ａの実施形態の使用の代替のシーケンスでは、スイッチ４９１は、ＩＢＩＡＳが読出回路を通って流れるのを防止するために開状態を維持してもよい。この場合、ＶＢＩＡＳは、読出サイクルの間、ＲＥＡＤ１トランジスタ４５を通って流れる電流すべてを統合するために、電荷増幅器４７１に対する適切な値が設定される。
【００４８】
図５ａは、本発明の一実施形態に従う、画像化構造を示し、ここでは、読出回路が図４ａの実施形態に部分的に類似していて、２つのモードで機能できる。この実施形態では、読出回路は、例えば、低用量、リアルタイム、Ｘ線蛍光透視などのアプリケーションで入力信号が比較的小さくなり得る場合は増幅モードで機能でき、例えば、比較的高いエネルギー、リアルタイム、Ｘ線蛍光透視、または胸部Ｘ線などの比較的ハイコントラストな画像化アプリケーションで入力信号が比較的大きくなり得る場合は単位利得モードで機能できる。図５ａの実施形態では、ＲＥＳＥＴトランジスタ５１、ＲＥＡＤ１トランジスタ５５、検出器５３、ＡＭＰトランジスタ５４およびＲＥＡＤ２トランジスタ５２は、画像化パネル上のそれぞれのピクセル５００内に存在する。電荷積分器５７１、フィードバックキャパシタ５６１、ＡＭＰ＿ＲＥＳＥＴ１トランジスタ５８１、電荷積分器５７２、フィードバックキャパシタ５６２、ＡＭＰ＿ＲＥＳＥＴ２トランジスタ５８２、スイッチ５９１、およびスイッチ５９２は、オフピクセル読出回路の一部を形成する。検出器および読出回路の素子それぞれは、オフパネル素子またはオンパネル素子であってもよい。
【００４９】
検出器５３からの入力信号は、増幅モードまたは単位利得モード、またはこれらのモード両方のいずれかを使用して読み出すことができる。当業者によって容易に理解されるように、もしそのように望むのであれば、追加の切り替え回路が、それぞれの動作モードを分離するために実装されてもよい。増幅モードの間、信号読出は基本的に入力信号に対して「非破壊性」であり、したがって、入力信号は単位利得モードにおける次の読出に引き続き利用可能となるので、増幅モードおよび単位利得モードはどちらも、同じ入力信号を読み出すのに使用できる。単位利得モード中の読出の「破壊的な」性質により、この読出のモードは典型的に、増幅モードの読出の後に行われる。小さく、ノイズに弱い、入力信号を獲得するための増幅モードにおいてのみセンサを動作するために、ＲＥＡＤ２トランジスタ５２はＯＦＦを維持する。このモードにおいて、読出回路は、リセット、統合および読出サイクルで機能できる。単位利得モードにおいてのみセンサを動作するために、ＲＥＡＤ１トランジスタ５５およびＲＥＳＥＴトランジスタ５１はＯＦＦを維持し、またスイッチ５９１および５９２は開状態を維持する。このモードにおいて、読出回路は、リセット／読出サイクルおよび統合サイクルで機能できる。
【００５０】
図５ｂは、シーケンス用のタイミング図の例を示し、ここでは、検出器５３からのそれぞれの入力信号が増幅モードで読み取られ、続いて単位利得モードで読み取られる。このシーケンスでは、５つのサイクル、すなわち、リセットサイクル５１０、統合サイクル５２０、増幅モード読出サイクル５３０、電荷増幅器リセットサイクル５４０、および単位利得モード読出サイクル５５０が使用される。当業者によって容易に理解されるように、次の信号処理方法は、読出回路出力信号を解釈するのに使用できる。例えば、入力信号が、特定モードのダイナミックレンジの外部にある場合には、これは信号処理手段によって適切に解釈されるであろう。
【００５１】
リセットサイクル５１０の間、ＲＥＡＤ２トランジスタ５２はＯＦＦを維持し、スイッチ５９１はパルス閉状態であり、またＲＥＡＤ１トランジスタ５５およびＲＥＳＥＴトランジスタ５１はパルスＯＮであり、キャパシタンスＣＤＥＴＥＣＴＯＲを充電または放電する間、ノード５０１におけるＶＧへ電圧をリセットする。ＣＤＥＴＥＣＴＯＲはノード５０１におけるキャパシタンスであり、当業者によって容易に理解される、使用可能な検出器キャパシタンスおよび任意の蓄積キャパシタを大抵の場合含む。電圧ＶＧは、電流源５９によって生成された電流ＩＢＩＡＳに比例する。ノード５０１における電圧がＶＧまで充電されると、電流ＩＢＩＡＳはすべて、ＲＥＡＤ１トランジスタ５５およびＡＭＰトランジスタ５４分岐を通って流れる。このリセットサイクルの間、スイッチ５９２は開状態を維持し、ＡＭＰ＿ＲＥＳＥＴ１トランジスタ５８１およびＡＭＰ＿ＲＥＳＥＴ２トランジスタ５８２は、それぞれフィードバックキャパシタ５６１およびフィードバックキャパシタ５６２での任意の漏出電流の強化を防止するためにＯＮを維持する。
【００５２】
統合サイクル５２０がリセットサイクル５１０の後に生じる。この統合サイクルの間、スイッチ５９１は開状態となり、ＲＥＡＤ１トランジスタ５５、ＲＥＡＤ２トランジスタ５２およびＲＥＳＥＴトランジスタ５１はＯＦＦになり、ＡＭＰ＿ＲＥＳＥＴ１トランジスタ５８１およびＡＭＰ＿ＲＥＳＥＴ２トランジスタ５８２はＯＮを維持し、またスイッチ５９２は開状態を維持する。検出器５３に入射する光子は、キャパシタンスＣＤＥＴＥＣＴＯＲを放電または充電する電子正孔対の生成をもたらし、そのためノード５０１、ＶＧにおける電圧をΔＶＧ分だけ増減する。
【００５３】
増幅モード読出サイクル５３０が統合サイクル５２０に続き、この増幅モード読出サイクルの間、ＲＥＡＤ２トランジスタ５２はＯＦＦを維持し、ＡＭＰ＿ＲＥＳＥＴ２トランジスタはＯＮを維持し、ＲＥＡＤ１トランジスタ５５はＯＮになり、またリセットトランジスタ５１はＯＦＦを維持する。ＡＭＰ＿ＲＥＳＥＴ１トランジスタ５８１はＯＦＦとなり、またスイッチ５９２は、フィードバックキャパシタ５６１で増幅された入力信号の統合を可能にするために閉状態となる。スイッチ５９１もまた閉状態になり、それにより、電流ＩＢＩＡＳは読出回路を通って流れることができる。回路構成により、電流ＩＢＩＡＳはＲＥＡＤ１トランジスタ５５およびＡＭＰ＿ＲＥＳＥＴ５４分岐を通ってグランドまで優先的に流れることができる。ＲＥＡＤ１トランジスタ５５およびＡＭＰトランジスタ５４分岐を通って流れる電流の総量、ＩＳＩＧは、統合サイクルの後、ノード５０１における電圧によって決定される。したがって、ＩＢＩＡＳとＩＳＩＧとの間の電流差、ＩＤＩＦＦは、電荷積分器５７１に流れる電流の量であり、その結果として、出力電圧ＶＯＵＴ１を生成する。ＶＯＵＴ１は、当業者によって容易に理解されように、プロセッサ信号によって続いて記録し操作することができる、増幅された入力信号を表わす。
【００５４】
再び、ΔＶＧが小さな信号領域にある場合、ＩＤＩＦＦは小さくなり、ここではＩＤＩＦＦはΔＶＧに直線的に比例し、以下のようにして得られる。
【００５５】
【数５】
2008517541.tif 000007
【００５６】
ここでは、ｇｍはＡＭＰトランジスタ５４の相互コンダクタンスである。
【００５７】
図４ａの実施形態にあるように、この回路は電荷利得Ｇｉを生成し、入力信号を増幅し、ノイズに対して弱い可能性がある。この回路のＧｉは、以下のようにして得られる。
【００５８】
【数６】
2008517541.tif 000008
【００５９】
ここでは、ＴＳは、ＩＤＩＦＦがフィードバックキャパシタ５６１で統合される総時間である。上記の方程式から分かるように、Ｇｉは、ｇｍ、ＴＳおよび適切なＣＤＥＴＥＣＴＯＲを選択することによってプログラム可能である。
【００６０】
したがって、この実施形態は同様に、電荷増幅器５７１の飽和を引き起こさずに、大きなｇｍを達成するためにＩＢＩＡＳおよびＩＳＩＧを大きな値に増加する可能性のある利点を有する。さらに、ピクセル出力は線形であってもよいので、撮像装置組立て工程、トランジスタ準安定および外部回路不均一性における不均一性の影響は、当業者によって容易に理解される、画像化に一般に適用される、標準二重抽出およびオフセットと利得の修正技術を利用することによって緩和できる。
【００６１】
電荷増幅器リセットサイクル５４０が増幅モード読出サイクル５３０に続き、ここでは、電荷増幅器リセットサイクルの間、ＲＥＡＤ１トランジスタ５５はＯＦＦになり、ＲＥＳＥＴトランジスタ５１はＯＦＦを維持し、ＲＥＡＤ２トランジスタ５２はＯＦＦを維持し、ＡＭＰ＿ＲＥＳＥＴ２トランジスタ５８２はＯＮを維持し、またＡＭＰ＿ＲＥＳＥＴ１トランジスタ５８１は、スイッチ５９１および５９２の両方が開状態でＯＮとなる。このようにして、電荷増幅器５７２のための出力がリセットされる。当業者によって容易に理解される、電流ピクセル５００のＲＥＡＤ１トランジスタ５５出力でＲＥＡＤ２トランジスタ出力を多重化する、隣接したピクセルがある場合のみ、電荷増幅器リセットサイクル５４０が必要となる可能性がある。
【００６２】
単位利得モード読出サイクル５５０が電荷増幅器リセットサイクル５４０に続き、この単位利得モード読出サイクルの間、ＲＥＡＤ２トランジスタ５２はＯＮになり、ＲＥＡＤ１トランジスタ５５およびＲＥＳＥＴトランジスタ５１はＯＦＦを維持し、ＡＭＰ＿ＲＥＳＥＴ１トランジスタ５８１はＯＮを維持し、またＡＭＰ＿ＲＥＳＥＴ２トランジスタ５８２はＯＦＦになる。この例において、スイッチ５９１およびスイッチ５９２は両方とも開状態を維持する。ＲＥＡＤ２トランジスタ５２は、単位利得モード読出サイクル５５０の間、ＶＢＩＡＳ２をＶＤＤなど適切なリセット電圧に設定することによって、ピクセルノード５０１において、入力信号の読み出し、および電圧ＶＧのリセットの両方をするために多重化される。すべての他のサイクルの間、ＶＢＩＡＳ２はグランドなどの電圧に設定されてもよい。単位利得モード読出サイクル５５０の間、ノード５０１における電圧ＶＧは転送され、フィードバックキャパシタ５６２に蓄積され、また出力電圧ＶＯＵＴ２として現れる。ＶＯＵＴ２は、当業者によって容易に理解される、プロセッサ信号によって続いて記録し操作することができる、単位利得を有する入力信号を表わす。さらなる実施形態では、いくつかの利得は、フィードバックキャパシタ５６２に対する適切な値を使用することにより、単位利得モードにおける入力信号に適用されてもよい。次の信号処理方法は、読出回路出力信号を解釈するのに使用できる。
【００６３】
図５ａの実施形態の使用する場合の代替のシーケンスでは、スイッチ５９１は、ＩＢＩＡＳが読出回路を通って流れるのを防止するために、開状態を維持してもよい。この場合、ＶＢＩＡＳは、読出サイクルの間、ＲＥＡＤ１トランジスタ５５を通って流れるすべての電流を統合するために、電荷増幅器５７１に対する適切な値に設定されるであろう。
【００６４】
図５ｃは、３×３アクティブマトリクス画像化アレイの図５ａの実施形態を示す。段、または列では、読出増幅器回路５０１０および５０２０は、隣接したピクセルのＲＥＡＤ１トランジスタ５５１およびＲＥＡＤ２トランジスタ５２１との間で多重化される。読出増幅器回路５０００は、段１のＲＥＡＤ２トランジスタ５２１に接続され、また読出増幅器回路５０３０は段３のＲＥＡＤトランジスタ５５１に接続される。本発明の実施形態が任意のサイズのアレイで実装されてもよいことが容易に理解されるであろう。さらに、共通の段または列では、回路は、隣接したピクセル間で、または追加のマルチプレクサを使用することによって多重化されてもよい。一実施形態では、ＩＢＩＡＳの異なる値は、画像化アレイ一面のピクセルの不均一性をなくすために、アレイのそれぞれのピクセルをリセットするのに使用できる。この不均一性は、例えば組立て時の欠陥から生じる場合がある。
【００６５】
当業者によって容易に理解される、図４ａおよび図５ａのそれぞれの電流源４９または電流源５９などの本発明の電流源の多数の実施態様が可能である。例えば、一実施形態では、電流源は電流ミラー回路を使用して実装されてもよい。別の実施形態では、電流源は、図６に示すような電流コンベヤー回路を使用して実装されてもよい。この電流コンベヤー回路は、電圧源６１、レジスタ６２、増幅器６３およびトランジスタ６４を備える。高利得増幅器６３については、この回路によって生成された電流ＩＢＩＡＳは、レジスタ６２の値で分割された電圧源６１によって生成された電圧によって得られ、それによって、ＩＢＩＡＳは、トランジスタ６４の設計パラメータと無関係となる。したがって、この電流コンベヤー回路の実施態様は、本来備わっている準安定を有する可能性のあるトランジスタを使用できる利点を有する。例えば、ａ−Ｓｉ：Ｈを使用して本発明を実装する場合、読出回路の電流源および他の素子との間の統合を可能にするので、ａ−Ｓｉ：Ｈ  ＴＦＴを使用してトランジスタ６４を実装することは望ましい。したがって、図６の電流コンベヤー回路を使用するａ−Ｓｉ：Ｈシステムで使用される電流源の実施態様は、該システム内の電流源の統合を容易にすると同時に、回路の電流出力に悪影響を与えることなく、ａ−Ｓｉ：Ｈ技術でのトランジスタ６４の組立てを可能にする。
【００６６】
図７ａは、本発明の別の実施形態を示し、ここでは、ＲＥＳＥＴトランジスタ７１、ＲＥＡＤ１トランジスタ７５、検出器７３およびＡＭＰトランジスタ７４が、画像化パネル上のそれぞれのピクセル７００内に存在する。電荷積分器７７１、フィードバックキャパシタ７６１およびアンプリセット１トランジスタ７８１は、オフピクセル読出回路の一部を形成する。上記のそれぞれの素子はオフパネル素子またはオンパネル素子であってもよい。
【００６７】
図７ｂは、この実施形態の動作方法のタイミング図の例を示し、ここでは、二重抽出機構が使用される。このシーケンスでは、４つのサイクル、すなわち、統合サイクル７１０、読出サイクル７２０、リセットサイクル７３０および第２の読出サイクル７４０が使用される。当業者によって容易に理解されるように、次の信号処理方法は、読出回路出力信号を解釈するのに使用できる。
【００６８】
統合サイクル７１０の間、ＲＥＡＤ１トランジスタ７５はＯＦＦになり、ＲＥＳＥＴトランジスタ７１はＯＦＦを維持し、その一方でＡＭＰ＿ＲＥＳＥＴ１トランジスタ７８１がＯＮになる。検出器７３に入射する光子は、キャパシタンスＣＤＥＴＥＣＴＯＲを放電または充電する電子正孔対の生成をもたらし、そのためノード７０１、ＶＧにおける電圧をΔＶＧ分だけ増減する。ＣＤＥＴＥＣＴＯＲは、使用可能な検出器７３キャパシタンスおよび任意の蓄積キャパシタを大抵の場合含む。
【００６９】
読出サイクル７２０が統合サイクル７１０に続き、この読出サイクルの間、ＲＥＡＤ１トランジスタ７５はＯＮになり、ＲＥＳＥＴトランジスタ７１はＯＦＦを維持し、またＡＭＰ＿ＲＥＳＥＴ１トランジスタ７８１はＯＦＦになり、その結果、ＡＭＰトランジスタ７４およびＲＥＡＤ１トランジスタ７５分岐の中を流れるＶＧ±ΔＶＧに比例する、電流Ｉｂｉａｓ±ΔＩｂｉａｓが生じる。その後、電流Ｉｂｉａｓ±ΔＩｂｉａｓは電荷増幅器７７１によって統合され、増幅器フィードバックキャパシタ７６１の出力電圧、ＶＯＵＴ１を得て蓄積される。
【００７０】
ＲＥＳＥＴサイクル７３０が読出サイクル７２０の後に生じ、ここでは、ＲＥＳＥＴトランジスタ７１がパルスＯＮであり、また、ＲＥＳＥＴトランジスタ７１がＯＮである間、ＣＤＥＴＥＣＴＯＲは充電または放電され、ノード７０１における電圧をＶＧにリセットする。このリセットサイクルの間、ＲＥＡＤ１トランジスタ７５はＯＦＦになり、またＡＭＰ＿ＲＥＳＥＴ１トランジスタ７８１はＯＮになる。
【００７１】
二重抽出動作を行なうために、ＲＥＡＤ１トランジスタ７５が再びＯＮになるとき、第２の読出サイクル７４０はＲＥＳＥＴサイクル７３０に続き、ＲＥＳＥＴトランジスタ７１はＯＦＦを維持し、またＡＭＰ＿ＲＥＳＥＴ１トランジスタ７８１はＯＦＦになる。Ｉｂｉａｓは電荷増幅器７７１によって統合され、フィードバックキャパシタ７６１の出力電圧、ＶＯＵＴ２を得て蓄積される。ＶＯＵＴ２からＶＯＵＴ１を減じることにより、不均一性がなくなることがあり、ΔＶＧに比例する、ΔＶＯＵＴが生じる。
【００７２】
ΔＩｂｉａｓはΔＶＧに比例し、以下のようにして得られる。
【００７３】
【数７】
2008517541.tif 000009
【００７４】
ここでは、ｇｍは、ＡＭＰトランジスタ７４およびＲＥＡＤ１トランジスタ７５読出回路分岐の相互コンダクタンスである。
【００７５】
回路は電荷利得Ｇｉを生成し、ノイズに対して弱い入力信号を増幅する。回路のＧｉは、以下のようにして得られる。
【００７６】
【数８】
2008517541.tif 000010
【００７７】
ここでは、ＴＳは、ＩｂｉａｓおよびΔＩｂｉａｓがフィードバックキャパシタ７６１で統合される総時間である。上記の方程式によって示すように、Ｇｉは、ｇｍ、ＴＳおよび適切なＣＤＥＴＥＣＴＯＲを選択することによってプログラム可能である。
【００７８】
この回路の構成、すなわち、ＡＭＰトランジスタ７４のソース側にＲＥＡＤ１トランジスタ７５を設置することと比べると、ＡＭＰトランジスタ７４のドレイン側にＲＥＡＤ１トランジスタ７５を設置する構成の利点は、ＲＥＡＤ１トランジスタ７５の以前の構成を有し、縮退レジスタおよび回路として機能せず、したがって、比較的大きなｇｍ、ひいては比較的大きなＧｉを提供することである。
【００７９】
図７ｃは、本発明の別の実施形態を示し、ＲＥＡＤ１トランジスタ７５が移動されたオフピクセルである以外は、図７ａの実施形態と類似している。したがって、この構造は、２つのトランジスタピクセル設計を可能にする、さらなる利点を有し、その結果、得られるべき高いピクセル充填比が順に生じる。
【００８０】
図８ａは、本発明の一実施形態に従う、画像化構造を示し、ここでは、読出回路が図７ａの実施形態に部分的に類似していて、２つのモードで機能できる。この実施形態では、読出回路は、例えば、低用量、リアルタイム、Ｘ線蛍光透視などのアプリケーションで入力信号が比較的小さくなり得る場合は増幅モードで機能でき、例えば、比較的高いエネルギー、リアルタイム、Ｘ線蛍光透視、または胸部Ｘ線などの比較的ハイコントラストな画像化アプリケーションで入力信号が比較的大きくなり得る場合は単位利得モードで機能できる。図８ａの実施形態では、ＲＥＳＥＴトランジスタ８１、ＲＥＡＤ２トランジスタ８２、検出器８３、ＡＭＰトランジスタ８４およびＲＥＡＤ１トランジスタ８５が、画像化パネル上のそれぞれのピクセル８００内に存在する。電荷積分器８７１、電荷積分器８７２、フィードバックキャパシタ８６１、フィードバックキャパシタ８６２、ＡＭＰ＿ＲＥＳＥＴ１トランジスタ８８１およびＡＭＰ＿ＲＥＳＥＴ２トランジスタ８８２は、読出回路の一部を形成し、ピクセルから信号を読み出すのに使用され、オフパネル素子またはオンパネル素子であってもよい。
【００８１】
検出器８３からの入力信号は、増幅モードまたは単位利得モード、またはこれらのモード両方のいずれかを使用して読み出すことができる。増幅モードの間、信号読出は基本的に入力信号に対して「非破壊性」であり、したがって、入力信号は単位利得モードにおける次の読出に引き続き利用可能となるので、増幅モードおよび単位利得モードはどちらも、同じ入力信号を読み出すのに使用できる。単位利得モード中の読出の「破壊的な」性質により、この読出のモードは典型的に、増幅モードの読出の後に行われる。小さく、ノイズに弱い、入力信号を獲得するための増幅モードにおいてのみセンサを動作するために、ＲＥＡＤ２トランジスタ８２はＯＦＦを維持する。このモードにおいて、読出回路は、リセット、統合および読出サイクルで機能できる。単位利得モードにおいてのみセンサを動作するために、ＲＥＡＤ１トランジスタ８５およびＲＥＳＥＴトランジスタ８１はＯＦＦを維持し、また読出回路は、リセット／読出サイクルおよび統合サイクルで機能できる。図８ｂは、シーケンス用のタイミング図の例を示し、ここでは、検出器８３からのそれぞれの入力信号が増幅モードで読み取られ、続いて単位利得モードで読み取られる。このシーケンスでは、５つのサイクル、すなわち、統合サイクル８１０、増幅モード読出サイクル８２０、電荷増幅器リセットサイクル８３０、単位利得モード読出サイクル８４０、およびリセットサイクル８５０が使用される。当業者によって容易に理解されるように、次の信号処理方法は、読出回路出力信号を解釈するのに使用できる。例えば、入力信号が、特定モードのダイナミックレンジの外部にある場合には、これは信号処理手段によって適切に解釈されるであろう。
【００８２】
統合サイクル８１０の間、ＲＥＡＤ２トランジスタ８２、ＲＥＡＤ１トランジスタ８５およびＲＥＳＥＴトランジスタ８１はＯＦＦを維持し、その一方でＡＭＰ＿ＲＥＳＥＴ１トランジスタ８８１およびＡＭＰ＿ＲＥＳＥＴ２トランジスタ８８２はＯＮを維持する。検出器８３に入射する光子は、検出器８３のキャパシタンスＣＤＥＴＥＣＴＯＲを放電または充電する電子正孔対の生成をもたらし、そのためノード８０１、ＶＧにおける電圧をΔＶＧ分だけ増減する。ＣＤＥＴＥＣＴＯＲは、ノード８０１におけるキャパシタンスであって、当業者によって容易に理解される、使用され得る検出器キャパシタンスおよび任意の蓄積キャパシタを主として含む。
【００８３】
増幅モード読出サイクル８２０が統合サイクル８１０に続き、この増幅モード読出サイクルの間、ＲＥＡＤ１トランジスタ８５がＯＮになり、ＲＥＳＥＴトランジスタ８１はＯＦＦを維持し、ＲＥＡＤ２トランジスタ８２はＯＦＦを維持し、ＡＭＰ＿ＲＥＳＥＴ２トランジスタ８８２はＯＮを維持し、またＡＭＰ＿ＲＥＳＥＴ１トランジスタ８８１はＯＦＦになる。このようにして、ＶＧ±ΔＶＧに比例する、電流、ＩＢＩＡＳ±ΔＩＢＩＡＳは、ＡＭＰトランジスタ８４およびＲＥＡＤ１トランジスタ８５分岐の中を流れる。その後、電流、ＩＢＩＡＳ±ΔＩＢＩＡＳは電荷増幅器８７１によって統合され、増幅器フィードバックキャパシタ８６１の出力電圧、ＶＯＵＴ１を得て蓄積される。ＶＯＵＴ１は、当業者によって容易に理解される、プロセッサ信号によって続いて記録し操作することができる、増幅された入力信号を表わす。
【００８４】
電荷増幅器リセットサイクル８３０が増幅モード読出サイクル８２０に続き、ここでは、電荷増幅器リセットサイクルの間、ＲＥＡＤ１トランジスタ８５はＯＦＦになり、ＲＥＳＥＴトランジスタ８１はＯＦＦを維持し、ＲＥＡＤ２トランジスタ８２はＯＦＦを維持し、ＡＭＰ＿ＲＥＳＥＴ２トランジスタ８８２はＯＮを維持し、またＡＭＰ＿ＲＥＳＥＴ１トランジスタ８８１はＯＮになる。このようにして、電荷増幅器８７１のための出力はリセットされる。当業者によって容易に理解される、電流ピクセル８００のＲＥＡＤ１トランジスタ８５出力によりＲＥＡＤ２トランジスタ出力を多重化する、隣接したピクセルがある場合のみ、電荷増幅器リセットサイクルが必要となる可能性がある。
【００８５】
単位利得モード読出サイクル８４０が電荷増幅器リセットサイクル８３０に続き、この単位利得モード読出サイクルの間、ＲＥＡＤ２トランジスタ８２はＯＮになり、ＲＥＳＥＴトランジスタ８１はＯＦＦを維持し、ＲＥＡＤ１トランジスタ８５はＯＦＦを維持し、ＡＭＰ＿ＲＥＳＥＴ１トランジスタ８８１はＯＮを維持し、またＡＭＰ＿ＲＥＳＥＴ２トランジスタ８８２はＯＦＦになる。ここでは、ノード８０１における電圧ＶＧは転送され、フィードバックキャパシタ８６２に蓄積され、また出力電圧ＶＯＵＴ２として現れる。ＶＯＵＴ２は、当業者によって容易に理解される、次のプロセッサ信号によって記録できる、単位利得を有する入力信号を表わす。さらなる実施形態では、いくつかの利得は、フィードバックキャパシタ８６２に対する適切な値を使用することにより、単位利得モードにおける入力信号に適用されてもよい。
【００８６】
リセットサイクル８５０が単位利得モード読出サイクル８４０の後に生じ、ここでは、リセットサイクルＲＥＳＥＴトランジスタ８１がパルスＯＮであり、また、ＲＥＳＥＴトランジスタ８１がＯＮである間、ＣＤＥＴＥＣＴＯＲは充電または放電され、ノード８０１における電圧をＶＧにリセットする。このリセットサイクルの間、ＲＥＡＤ２トランジスタ８２はＯＦＦになり、ＲＥＡＤ１トランジスタ８５はＯＦＦを維持し、ＡＭＰ＿ＲＥＳＥＴ２トランジスタ８８２はＯＮになり、またＡＭＰ＿ＲＥＳＥＴ１トランジスタ８８１はＯＮを維持する。
【００８７】
図８ａの実施形態におけるピクセル出力は、比較的小さな、また大きな入力信号に対して線形であってもよく、したがって、撮像装置組立て工程、トランジスタ準安定および外部回路不均一性における不均一性の影響は、容易に理解される、画像化に一般に適用される、標準二重抽出およびオフセットと利得の修正技術を利用することによって緩和できる。
【００８８】
図８ｃは、本発明の別の実施形態を示し、ＲＥＡＤ１トランジスタ８５が移動されたオフピクセルである以外は、図８ａの実施形態と類似している。したがって、この構造は再び、３トランジスタピクセル設計を可能にする利点を有し、それにより、得られるべき高いピクセル充填比が順に可能となる。
【００８９】
図９ａは、本発明の別の実施形態に従う、画像化構造を示し、ここでは、読出回路図７ａの実施形態に部分的に類似していて、２つのモードで機能できる。ＲＥＳＥＴトランジスタ８１の機能性が、単一のＲＥＡＤ２トランジスタ９２を使用してＲＥＡＤ２トランジスタ８２により多重化されるので、この実施形態はＲＥＳＥＴトランジスタ８１を除去する点で図８ａの実施形態に似ている。この構造は、より小さなピクセルサイズ、より少ない寄生キャパシタンスおよびより速い読出時間という利点を提供できる。
【００９０】
入力信号が比較的小さくなり得る場合は、読出回路は増幅モードで同様に機能でき、入力信号が比較的大きくなり得る場合は、単位利得モードで同様に機能できる。
【００９１】
図９ａの実施形態では、ＲＥＡＤ２トランジスタ９２、検出器９３、ＡＭＰトランジスタ９４およびＲＥＡＤ１トランジスタ９５は、画像化パネル上のそれぞれのピクセル９００内に存在する。電荷積分器９７１、電荷積分器９７２、フィードバックキャパシタ９６１、フィードバックキャパシタ９６２、ＡＭＰ＿ＲＥＳＥＴ１トランジスタ９８１およびＡＭＰ＿ＲＥＳＥＴ２トランジスタ９８２は、読出回路の一部を形成し、ピクセルから信号を読み出すのに使用され、オフパネル素子またはオンパネル素子であってもよい。
【００９２】
検出器９３からの入力信号は、増幅モードまたは単位利得モード、またはこれらのモード両方のいずれかを使用して読み出すことができる。再び、増幅モードの間、信号読出は入力信号に対して「非破壊性」であるので、増幅モードおよび単位利得モードはどちらも、同じ入力信号を読み出すのに使用できる。同様に、単位利得モード中の読出の実質的に「破壊的な」性質により、単位利得モードの読出は典型的に、増幅モードの読出の後に行われる。
【００９３】
図９ｂは、検出器９３からのそれぞれの入力信号が増幅モードで読み取られ、続いて単位利得モードで読み取られる、シーケンス用のタイミング図の例を示す。ここでは、４つのサイクル、すなわち、統合サイクル９１０、増幅モード読出サイクル９２０、電荷増幅器リセットサイクル９３０および単位利得読出サイクル９４０がシーケンスで使用される。
【００９４】
統合サイクル９１０の間、ＲＥＡＤ２トランジスタ９２およびＲＥＡＤ１トランジスタ９５はＯＦＦを維持し、その一方でＡＭＰ＿ＲＥＳＥＴ２トランジスタ９８２およびＡＭＰ＿ＲＥＳＥＴ１トランジスタ９８１はＯＮを維持する。検出器９３に入射する光子は、検出器９３のキャパシタンスＣＤＥＴＥＣＴＯＲを放電または充電する電子正孔対の生成をもたらし、そのためＶＧをΔＶＧ分だけ増減する。ＣＤＥＴＥＣＴＯＲは、ノード９０１におけるキャパシタンスであって、当業者によって容易に理解される、使用され得る検出器キャパシタンスおよび任意の蓄積キャパシタを主として含む。
【００９５】
増幅モード読出サイクル９２０が統合サイクル９１０に続き、この増幅モード読出サイクルの間、ＲＥＡＤ１トランジスタ９５がＯＮになり、ＲＥＡＤ２トランジスタ９２はＯＦＦを維持し、ＡＭＰ＿ＲＥＳＥＴ２トランジスタ９８２はＯＮを維持し、またＡＭＰ＿ＲＥＳＥＴ１トランジスタ９８１はＯＦＦになる。このようにして、ＶＧ±ΔＶＧに比例する、電流、ＩＢＩＡＳ±ΔＩＢＩＡＳは、ＡＭＰトランジスタ９４およびＲＥＡＤ１トランジスタ９５分岐の中を流れる。その後、電流、ＩＢＩＡＳ±ΔＩＢＩＡＳは電荷増幅器９７１によって統合され、増幅器フィードバックキャパシタ９６１の出力電圧、ＶＯＵＴ１を得て蓄積される。ＶＯＵＴ１は、当業者によって容易に理解される、プロセッサ信号によって続いて記録し操作することができる、増幅された入力信号を表わす。
【００９６】
電荷増幅器リセットサイクル９３０が増幅モード読出サイクル９２０に続き、ここでは、電荷増幅器リセットサイクルの間、ＲＥＡＤ１トランジスタ９５はＯＦＦになり、ＲＥＳＥＴトランジスタ９１はＯＦＦを維持し、ＲＥＡＤ２トランジスタ９２はＯＦＦを維持し、ＡＭＰ＿ＲＥＳＥＴ２トランジスタ９８２はＯＮを維持し、またＡＭＰ＿ＲＥＳＥＴ１トランジスタ９８１はＯＮになる。このようにして、電荷増幅器９７１のための出力はリセットされる。当業者によって容易に理解される、電流ピクセル９００のＲＥＡＤ１トランジスタ９５出力によりＲＥＡＤ２トランジスタ出力を多重化する、隣接したピクセルがある場合のみ、電荷増幅器リセットサイクル９３０が必要となる可能性がある。
【００９７】
単位利得モード読出サイクル９４０が電荷増幅器リセットサイクル９３０に続き、この単位利得モード読出サイクルの間、ＲＥＡＤ２トランジスタ９２はＯＮになり、ＲＥＡＤ１トランジスタ９５はＯＦＦを維持し、ＡＭＰ＿ＲＥＳＥＴ１トランジスタ９８１はＯＮを維持し、またＡＭＰ＿ＲＥＳＥＴ２トランジスタ９８２はＯＦＦになる。ＲＥＡＤ２トランジスタ９２は、単位利得モード読出サイクル９４０の間、ＶＢＩＡＳをＶＤＤなど適切なリセット電圧に設定することによって、ピクセルノード９０１において、入力信号の読み出し、および電圧ＶＧのリセットの両方をするために多重化される。
【００９８】
すべての他のサイクルの間、ＶＢＩＡＳはグランドなどの電圧に設定されてもよい。単位利得モード読出サイクル９４０の間、ノード９０１における電圧ＶＧは転送され、フィードバックキャパシタ９６２に蓄積され、また出力電圧ＶＯＵＴ２として現れる。ＶＯＵＴ２は、当業者によって容易に理解される、プロセッサ信号によって続いて記録し操作することができる、単位利得を有する入力信号を表わす。さらなる実施形態では、いくつかの利得は、フィードバックキャパシタ９６２に対する適切な値を使用することにより、単位利得モードにおける入力信号に適用されてもよい。次の信号処理方法は、読出回路出力信号を解釈するのに使用できる。
【００９９】
この実施形態におけるピクセル出力は、比較的小さな、また大きな入力信号に対して線形であってもよく、したがって、撮像装置組立て工程、トランジスタ準安定および外部回路不均一性における不均一性の影響は、容易に理解される、画像化に一般に適用される、標準二重抽出およびオフセットと利得の修正技術を利用することによって緩和できる。
【０１００】
図９ｃは、本発明の別の実施形態を示し、ＲＥＡＤ１トランジスタ９５が移動されたオフピクセルである以外は、図９ａの実施形態と類似している。したがって、この構造は、２つのトランジスタピクセル設計を可能にする利点を有し、それにより、得られるべき高いピクセル充填比が順に可能となる。
【０１０１】
図１０は、本発明の別の実施形態を示し、ここでは、ＲＥＳＥＴトランジスタ１０１、ＲＥＡＤ１トランジスタ１０５、検出器１０３、ＡＭＰトランジスタ１０４が、示すように、画像化パネル上のそれぞれのピクセル１０００内に存在する。電荷積分器１０７１、フィードバックキャパシタ１０６１およびＡＭＰ＿ＲＥＳＥＴ１トランジスタ１０８１は、オフピクセル読出回路の一部を形成する。上記の素子のそれぞれは、オフパネル素子またはオンパネル素子であってもよい。
【０１０２】
図１１ａは、本発明の別の実施形態を示し、ここでは、ＲＥＳＥＴトランジスタ１１１、ＲＥＡＤ１トランジスタ１１５、検出器１１３、ＡＭＰトランジスタ１１４が、示すように、画像化パネル上のそれぞれのピクセル１１００内に存在する。電荷積分器１１７１、フィードバックキャパシタ１１６１およびＡＭＰ＿ＲＥＳＥＴ１トランジスタ１１８１は、オフピクセル読出回路の一部を形成する。上記の素子のそれぞれは、オフパネル素子またはオンパネル素子であってもよい。図１０の実施形態より優れた図１１ａの実施形態の利点は、先の構造において、リセット１トランジスタ１１４が、ＡＭＰトランジスタ１１５のドレイン側にあり、したがって、ＲＥＡＤ１トランジスタ１０５の場合のように、縮退レジスタとして機能しないことである。このように、図１１ａの実施形態は図１０より大きな利得を提供することができる。
【０１０３】
図１１ｂは、本発明の実施形態を示し、ＲＥＡＤ１トランジスタ１１４が移動されたオフピクセルである以外は、図１１ａの実施形態と類似している。これは、得られるべきより高い充填比を可能にする、２つのトランジスタピクセルを可能にする利点を有する。
【０１０４】
図１０、図１１ａおよび図１１ｂのそれぞれのピクセル構造は、構造に追加のトランジスタまたは変更を少しも伴うことなく、２つのモード、すなわち、単位利得モードおよび増幅モードで機能できる。これは、ＲＥＳＥＴトランジスタ１０１およびＲＥＳＥＴトランジスタ１１１が、作動の単位利得モードの間、読出トランジスタとして機能できるからであり、言い換えれば、これらのトランジスタは、単位利得モードの間、検出器１０３および検出器１０４からそれぞれ信号を直接出力するためにＯＮになることができるからである。これらの構造のうちの１つの利点は、追加のデータラインが動作の単位利得モードの間、信号の出力に必要な場合の他の構造と比較して、二重モードシステムとして利用された時、データラインを除去できるということである。図１０ｂは、図１０ａ、図１１ａおよび図１１ｂの実施形態の作動に使用できる、タイミング図の例を示す。
【０１０５】
本発明の実施形態では、様々な素子のバイアスラインは、外部ピクセル接続の数を減らすために多重化されてもよい。例えば、図１２ａの実施形態は、ＲＥＡＤ２トランジスタ９２のゲートに接続されたＡＭＰトランジスタ９４のドレインを有する図９ｃの実施形態を示す。動作信号およびシーケンスは、これらのトランジスタがそれぞれいつＯＮに切り替えられるかを決める。
【０１０６】
図１２ｂは、図１２ａの実施形態の動作のタイミング図の例を示す。検出器９３からのそれぞれの入力信号は増幅モードで読み取られ、続いて単位利得モードで読み取られる。ここでは、４つのサイクル、すなわち、統合サイクル１３１０、増幅モード読出サイクル１３２０、電荷増幅器リセットサイクル１３３０および単位利得モード読出サイクル１３４０がシーケンスで使用される。
【０１０７】
統合サイクル１３１０の間、ＲＥＡＤ２トランジスタ９２およびＲＥＡＤ１トランジスタ９５はＯＦＦを維持し、その一方でＡＭＰ＿ＲＥＳＥＴ２トランジスタ９８２およびＡＭＰ＿ＲＥＳＥＴ１トランジスタ９８１はＯＮを維持する。検出器９３に入射する光子は、検出器９３のキャパシタンスＣＤＥＴＥＣＴＯＲを放電または充電する電子正孔対の生成をもたらし、そのためＶＧをΔＶＧ分だけ増減する。ＣＤＥＴＥＣＴＯＲはノード９０１におけるキャパシタンスであり、使用可能な検出器キャパシタンスおよび任意の蓄積キャパシタを含む。
【０１０８】
増幅モード読出サイクル１３２０が統合サイクル１３１０に続き、この増幅モード読出サイクルの間、ＲＥＡＤ１トランジスタ９５がＯＮになり、ＲＥＡＤ２トランジスタ９２は、ＶＤＤのための適切なバイアスレベルを使用して、ＯＦＦまたはほぼＯＦＦを維持する。ＡＭＰ＿ＲＥＳＥＴ２トランジスタ９８２はＯＮを維持し、またＡＭＰ＿ＲＥＳＥＴ１トランジスタ９８１はＯＦＦになる。このようにして、ＶＧ±ΔＶＧに比例する、電流、ＩＢＩＡＳ±ΔＩＢＩＡＳは、ＡＭＰトランジスタ９４分岐の中を流れる。その後、電流、ＩＢＩＡＳ±ΔＩＢＩＡＳは電荷増幅器９７１によって統合され、増幅器フィードバックキャパシタ９６１の出力電圧、ＶＯＵＴ１を得て蓄積される。ＶＯＵＴ１は、当業者によって容易に理解される、プロセッサ信号によって続いて記録し操作することができる、増幅された入力信号を表わす。
【０１０９】
電荷増幅器リセットサイクル１３３０が増幅モード読出サイクル１３２０に続き、ここでは、電荷増幅器リセットサイクルの間、ＲＥＡＤ１トランジスタ９５はＯＮを維持し、ＲＥＡＤ２  ９２トランジスタはＯＦＦを維持し、ＡＭＰ＿ＲＥＳＥＴ２トランジスタ９８２はＯＮを維持し、またＡＭＰ＿ＲＥＳＥＴ１トランジスタ９８１はＯＮになる。このようにして、電荷増幅器９７１のための出力はリセットされる。当業者によって容易に理解される、電流ピクセル９００の出力により出力を多重化している、隣接したピクセルがある場合のみ、電荷増幅器リセットサイクル１３３０が必要となる可能性がある。
【０１１０】
単位利得モード読出サイクル１３４０が電荷増幅器リセットサイクル１３３０に続き、この単位利得モード読出サイクルの間、ＲＥＡＤ２トランジスタ９２は、ＶＤＤのための適切なバイアスレベルによってＯＮになり、ＲＥＡＤ１トランジスタ９５はＯＦＦを維持し、ＡＭＰ＿ＲＥＳＥＴ１トランジスタ９８１はＯＮを維持し、またＡＭＰ＿ＲＥＳＥＴ２トランジスタ９８２はＯＦＦになる。ＲＥＡＤ２トランジスタ９２は、単位利得モード読出サイクル１３４０の間、ＶＢＩＡＳをＶＤＤなど適切なリセット電圧に設定することによって、ピクセルノード９０１において、入力信号の読み出し、および電圧ＶＧのリセットの両方をするために多重化される。すべての他のサイクルの間、ＶＢＩＡＳはグランドなどの電圧に設定されてもよい。単位利得モード読出サイクル１３４０の間、ノード９０１における電圧ＶＧは転送され、フィードバックキャパシタ９６２に蓄積され、また出力電圧ＶＯＵＴ２として現れる。ＶＯＵＴ２は、当業者によって容易に理解される、プロセッサ信号によって続いて記録し操作することができる、単位利得を有する入力信号を表わす。さらなる実施形態では、いくつかの利得は、フィードバックキャパシタ９６２に対する適切な値を使用することにより、単位利得モードにおける入力信号に適用されてもよい。次の信号処理方法は、読出回路出力信号を解釈するのに使用できる。
【０１１１】
この実施形態におけるピクセル出力もまた、比較的小さな、また大きな入力信号に対して線形であってもよく、したがって、撮像装置組立て工程、トランジスタ準安定および外部回路不均一性における不均一性の影響は、容易に理解される、画像化に一般に適用される、標準二重抽出およびオフセットと利得の修正技術によって緩和できる。
【０１１２】
同様に、図１２ｃの実施形態は、ＲＥＳＥＴトランジスタ１１１のゲートに接続されたＡＭＰトランジスタ１１４のドレインを有する図１１ｃの実施形態を示す。動作信号およびシーケンスは、これらそれぞれのトランジスタがいつＯＮに切り替えられるかを決める。図１２ｄは、図１２ｃの実施形態の動作のタイミング図の例を示す。
【０１１３】
図１２ｄは、検出器１１３からのそれぞれの入力信号が増幅モードで読み取られ、続いて単位利得モードで読み取られる、シーケンス用のタイミング図の例を示す。ここでは、４つのサイクル、すなわち、統合サイクル１３５０、増幅モード読出サイクル１３６０、電荷増幅器リセットサイクル１３７０、単位利得モード読出サイクル１３８０がシーケンスで使用される。
【０１１４】
統合サイクル１３５０の間、ＲＥＳＥＴトランジスタ１１１およびＲＥＡＤ１トランジスタ１１５はＯＦＦを維持し、その一方でＡＭＰ＿ＲＥＳＥＴ１トランジスタ１１８２はＯＮを維持する。検出器１１３に入射する光子は、検出器１１３のキャパシタンスＣＤＥＴＥＣＴＯＲを放電または充電する電子正孔対の生成をもたらし、そのためＶＧをΔＶＧ分だけ増減する。ＣＤＥＴＥＣＴＯＲはノード１１０１におけるキャパシタンスであり、使用可能な検出器キャパシタンスおよび任意の蓄積キャパシタを含む。
【０１１５】
増幅モード読出サイクル１３６０が統合サイクル１３５０に続き、この増幅モード読出サイクルの間、ＲＥＡＤ１トランジスタ１１５がＯＮになり、ＲＥＳＥＴトランジスタ１１１は、ＶＤＤのための適切なバイアスレベルを使用して、ＯＦＦまたはほぼＯＦＦを維持する。ＡＭＰ＿ＲＥＳＥＴ１トランジスタ１１８２はＯＦＦになる。このようにして、ＶＧ±ΔＶＧに比例する、電流、ＩＢＩＡＳ±ΔＩＢＩＡＳは、ＡＭＰトランジスタ１１４分岐の中を流れる。その後、電流、ＩＢＩＡＳ±ΔＩＢＩＡＳは電荷増幅器１１７１によって統合され、増幅器フィードバックキャパシタ１１６１の出力電圧、ＶＯＵＴ１を得て蓄積される。ＶＯＵＴ１は、当業者によって容易に理解される、プロセッサ信号によって続いて記録し操作することができる、増幅された入力信号を表わす。
【０１１６】
電荷増幅器リセットサイクル１３７０が増幅モード読出サイクル１３６０に続き、ここでは、電荷増幅器リセットサイクルの間、ＲＥＡＤ１トランジスタ１１５はＯＮを維持し、ＲＥＳＥＴトランジスタ１１１はＯＦＦを維持し、ＡＭＰ＿ＲＥＳＥＴ１トランジスタ１１８１はＯＮになる。このようにして、電荷増幅器１１７１のための出力はリセットされる。
【０１１７】
単位利得モード読出サイクル１３８０が電荷増幅器リセットサイクル１３７０に続き、この単位利得モード読出サイクルの間、ＲＥＳＥＴトランジスタ１１１は、ＶＤＤのための適切なバイアスレベルを使用してＯＮになり、ＲＥＡＤ１トランジスタ１１５はＯＮを維持し、ＡＭＰ＿ＲＥＳＥＴ１トランジスタ１１８１はＯＮを維持し、またＡＭＰ＿ＲＥＳＥＴ２トランジスタ１１８２はＯＦＦになる。リードトランジスタ１１１は、単位利得モード読出サイクル１３８０の間、ＶＢＩＡＳをＶＤＤなど適切なリセット電圧に設定することによって、ピクセルノード１１０１において、入力信号の読み出し、および電圧ＶＧのリセットの両方をするために多重化される。すべての他のサイクルの間、ＶＢＩＡＳはグランドなどの電圧に設定されてもよい。単位利得モード読出サイクル１３８０の間、ノード１１０１における電圧ＶＧは転送され、フィードバックキャパシタ１１６２に蓄積され、また出力電圧ＶＯＵＴ２として現れる。ＶＯＵＴ２は、当業者によって容易に理解される、プロセッサ信号によって続いて記録し操作することができる、単位利得を有する入力信号を表わす。さらなる実施形態では、いくつかの利得は、フィードバックキャパシタ１１６２に対する適切な値を使用することにより、単位利得モードにおける入力信号に適用されてもよい。次の信号処理方法は、読出回路出力信号を解釈するのに使用できる。
【０１１８】
この実施形態におけるピクセル出力はまた、比較的小さな、また大きな入力信号に対して線形であってもよく、したがって、撮像装置組立て工程、トランジスタ準安定および外部回路不均一性における不均一性の影響は、容易に理解される、画像化に一般に適用される、標準二重抽出およびオフセットと利得の修正技術を利用することによって緩和できる。
【０１１９】
本発明の様々な実施形態では、多数のフィードバックキャパシタが、読出回路のオフパネル電荷増幅器と関連することができる。これらのキャパシタは、様々なキャパシタンスの値を有することができ、直列および／または並列構成に配置されることができ、必要な異なる利得を提供するために選択可能なスイッチとなるよう設計されてもよい。様々な利得の他の方法はまた、当業者によって容易に理解されるように可能である。さらに、オフパネルトランスインピーダンス増幅器もまた、電荷増幅器の代わりに使用されてもよい。この場合、多数のフィードバックレジスタはトランスインピーダンス増幅器と関連してもよく、様々な抵抗値を有してもよく、直列および／または並列構成に配置されることができ、必要な異なる利得を提供するために選択可能なスイッチとなるよう設計されてもよい。
【０１２０】
ここまで示された実施形態から、本発明の重要な要素は、検出器からの入力信号の増幅のためのオンピクセルトランジスタの使用であることが分かる。この増幅トランジスタは、上記の実施形態中の様々なＡＭＰトランジスタによって示される。増幅トランジスタはｎ型またはｐ型になり得、また他のトランジスタ、レジスタ、インダクタおよびキャパシタなどの追加の素子もまた、増幅を得るために増幅トランジスタに加えて使用できる。増幅トランジスタによって提供される、増幅された信号を捕らえるために、他の多くのトランジスタが、信号、すなわち上記の実施形態に説明されたリセットおよびリードトランジスタのリセットおよび読み出しを容易するために必要とされる。ＲＥＳＥＴトランジスタは基本的に、次の入力信号を受ける前に、所定のバックグラウンドレベルに入力信号を戻す。読み取りトランジスタにより、基本的に、増幅された信号がさらなる処理のために外部エレクトロニクスに切り替えられることが可能となる。様々な読み取りおよびＲＥＳＥＴトランジスタの特定の位置は、結果的に、当業者によって容易に理解される、回路の利点および不利を変えることなる。いくつかの場合には、読み取りおよびＲＥＳＥＴトランジスタはまた、多重化され、言い換えれば、単一トランジスタは読み取りおよびＲＥＳＥＴトランジスタの両方として機能するのに使用されてもよい。電源、キャパシタ、インダクタおよびレジスタなどの追加の素子もまた、増幅された信号のリセットおよび読み出しを可能にするために、回路に含まれてもよい。読出回路の一部を形成する他の素子と同様に、読み取りおよびＲＥＳＥＴトランジスタも、物理的に位置するオンピクセルまたはオフピクセルであってもよい。
【０１２１】
このように、ここまで示された様々な実施形態は、図１３に示されるように一般化することができる。ＡＭＰトランジスタ１２４は、検出器１２３から受けられた入力信号の増幅に使用されたトランジスタである。素子Ｅ１からＥ１１、１２０１から１２１１はそれぞれ、トランジスタ、キャパシタ、インダクタおよび／またはレジスタなどの電気素子によって占有できる位置を示し、または開回路または短絡回路であってもよい。これらの素子は、入力信号を所定のレベルにリセット、および／または増幅された信号を外部エレクトロニクスに転送するのに使用できる。電源、Ｉ／Ｖ１からＩ／Ｖ５、１２２１から１２２５それぞれは、回路の様々な部分に電源を供給するのに使用でき、また固定ソースもしくはプログラム可能なソース、電流源もしくは電圧源または単に開回路もしくは短絡回路であってもよい。回路内に使用されるトランジスタのゲートは、電源１２２１から１２２５のうちのいずれにより多重化されてもよく、または単独で電力供給されてもよい。Ｃアンプ／Ｖアンプ１  １２３１およびＣアンプ／Ｖアンプ２  １２３２は、電流増幅器または電圧増幅器であってもよい。Ｃアンプ／Ｖアンプ１  １２３１は、システムが上述の単一モード構成または多モード構成として使用されるかどうかに応じて、使用され得る場合とそうでない場合がある。例えば、単一モード構成では、システムは単位利得を単独で提供、または入力信号の増幅を単独で提供するのに使用されてもよいのに対して、多モード構成では、システムは入力信号の大きさによって決まる入力信号に対して、単位利得または増幅のどちらか、または両方を供給するのに使用されてもよい。いくつかの状況では、システムはまた、三重モード構成で機能してもよい。図１３に示す一般化は、追加の動作モードを組み込むために拡張できることは、当業者によって容易に理解されるであろう。
【０１２２】
前置増幅
本発明の別の実施形態では、読出回路は、読出回路内の第２の増幅段階を実装することによって、検出器からの入力信号に大きな増幅、それ故に追加のノイズ免疫を供給することができる。この実施形態では、検出器全体に生成される電圧変化は、第１の増幅段階、または前置増幅段階への入力信号を生成する。前置増幅段階からの出力信号は、第２の増幅段階へまたは増幅トランジスタへの入力信号を形成し、その後、出力信号に、増幅トランジスタによって単独に得られた利得より大きな利得を提供する。しかしながら、追加の増幅段階もまた実装されてもよく、これは回路の複雑性を増大させる可能性がある。
【０１２３】
前置増幅段階は、図１４に示されるに図１３の一般化された回路に組み込むことができる。前置増幅器１４１は第１の増幅段階を形成し、またＡＭＰトランジスタ１２４は第２増幅段階を形成する。
【０１２４】
図１５ａから図１５ｆは、前置増幅器１４１、すなわち、飽和負荷増幅器、抵抗性負荷増幅器、線形負荷増幅器、飽和負荷カスコード増幅器、抵抗性負荷カスコード増幅器、および線形負荷カスコード増幅器の様々な１段階の実施態様をそれぞれ示す。ＶＬ１とＶＢは、容易に理解される、バイアス電圧である。他の実施態様もまた可能であり、当業者によって容易に理解されるように、代用可能である。
【０１２５】
図１６は、前置増幅段階が実装される、本発明の一実施形態を示す。この実施形態は図２ａと類似しているが、しかしながら、より大きな利得が、増幅段階１４１を追加することにより達成できる。例えば、この実施形態もまた、図２ｂのタイミング図を使用して動作できる。
【０１２６】
図１７ａは、本発明の別の実施形態を示し、ここでは、前置増幅段階１４１が実装され、また、ピクセルが２つのモード、例えば、低用量、リアルタイム、Ｘ線蛍光透視などのアプリケーションで入力信号が比較的小さくなり得る場合は増幅モード、および、例えば、比較的高いエネルギー、リアルタイム、Ｘ線蛍光透視、または胸部Ｘ線などの比較的ハイコントラストな画像化アプリケーションで入力信号が比較的大きくなり得る場合は単位利得モードで機能できる。図１７ａの実施形態では、ＲＥＳＥＴトランジスタ１７１、ＲＥＡＤ２トランジスタ１７２、検出器１７３、ＡＭＰトランジスタ１７４およびＲＥＡＤ１トランジスタ１７５は、画像化パネル上のそれぞれのピクセル１７００内に存在する。電荷積分器１７７１、電荷積分器１７７２、フィードバックキャパシタ１７６１、フィードバックキャパシタ１７６２、ＡＭＰ＿ＲＥＳＥＴ１トランジスタ１７８１およびＡＭＰ＿ＲＥＳＥＴ２トランジスタ１７８２は、読出回路の一部を形成し、ピクセルから信号を読み出すのに使用され、オフパネル素子またはオンパネル素子であってもよい。
【０１２７】
検出器１７３からの入力信号は、増幅モードまたは単位利得モード、またはこれらのモード両方のいずれかを使用して読み出すことができる。増幅モードの間、信号読出は基本的に入力信号に対して「非破壊性」であり、したがって、入力信号は単位利得モードにおける次の読出に引き続き利用可能となるので、増幅モードおよび単位利得モードはどちらも、同じ入力信号を読み出すのに使用できる。単位利得モード中の読出の「破壊的な」性質により、この読出のモードは典型的に、増幅モードの読出の後に行われる。小さく、ノイズに弱い、入力信号を獲得するための増幅モードにおいてのみセンサを動作するために、ＲＥＡＤ２トランジスタ１７２はＯＦＦを維持する。このモードにおいて、読出回路は、リセット、統合および読出サイクルで機能できる。単位利得モードのみにおいてセンサを動作するために、ＲＥＡＤ１トランジスタ１７５およびＲＥＳＥＴトランジスタ１７１はＯＦＦを維持し、また読出回路は、リセット／読出サイクルおよび統合サイクルで機能できる。
【０１２８】
図１７ｂは、検出器１７３からのそれぞれの入力信号が増幅モードで読み取られ、続いて単位利得モードで読み取られる、シーケンス用のタイミング図の例を示す。このシーケンスでは、５つのサイクル、すなわち、統合サイクル１７１０、増幅モード読出サイクル１７２０、電荷増幅器リセットサイクル１７３０、単位利得モード読出サイクル１７４０、およびリセットサイクル１７５０が使用される。当業者によって容易に理解されるように、次の信号処理方法は、読出回路出力信号を解釈するのに使用できる。例えば、入力信号が、特定モードのダイナミックレンジの外部にある場合には、これは信号処理手段によって適切に解釈されるであろう。
【０１２９】
統合サイクル１７１０の間、ＲＥＡＤ２トランジスタ１７２、ＲＥＡＤ１トランジスタ１７５およびＲＥＳＥＴトランジスタ１７１はＯＦＦを維持し、その一方でＡＭＰ＿ＲＥＳＥＴ１トランジスタ１７１８１およびＡＭＰ＿ＲＥＳＥＴ２トランジスタ１７８２はＯＮを維持する。検出器１７３に入射する光子は、検出器１７３のキャパシタンスＣＤＥＴＥＣＴＯＲを放電または充電する電子正孔対の生成をもたらし、そのためノード１７０１、ＶＧにおける電圧をΔＶＧ分だけ増減する。ＣＤＥＴＥＣＴＯＲはノード１７０１におけるキャパシタンスであり、使用可能な検出器キャパシタンスおよび任意の蓄積キャパシタを含む。
【０１３０】
増幅モード読出サイクル１７２０が統合サイクル１７１０に続き、この増幅モード読出サイクルの間、ＲＥＡＤ１トランジスタ１７５がＯＮになり、ＲＥＳＥＴトランジスタ１７１はＯＦＦを維持し、ＲＥＡＤ２トランジスタ１７２はＯＦＦを維持し、ＡＭＰ＿ＲＥＳＥＴ２トランジスタ１７８２はＯＮを維持し、またＡＭＰ＿ＲＥＳＥＴ１トランジスタ１７８１はＯＦＦになる。このようにして、ＶＧ±ΔＶＧに比例する、電流、ＩＢＩＡＳ±ΔＩＢＩＡＳは、ＡＭＰトランジスタ１７４およびＲＥＡＤ１トランジスタ１７５分岐の中を流れる。その後、電流、ＩＢＩＡＳ±ΔＩＢＩＡＳは電荷増幅器１７７１によって統合され、増幅器フィードバックキャパシタ１７６１の出力電圧、ＶＯＵＴ１を得て蓄積される。ＶＯＵＴ１は、当業者によって容易に理解される、プロセッサ信号によって続いて記録し操作することができる、増幅された入力信号を表わす。
【０１３１】
電荷増幅器リセットサイクル１７３０が増幅モード読出サイクル１７２０に続き、ここでは、電荷増幅器リセットサイクルの間、ＲＥＡＤ１トランジスタ１７５はＯＦＦになり、ＲＥＳＥＴトランジスタ１７１はＯＦＦを維持し、ＲＥＡＤ２トランジスタ１７２はＯＦＦを維持し、ＡＭＰ＿ＲＥＳＥＴ２トランジスタ１７８２はＯＮを維持し、またＡＭＰ＿ＲＥＳＥＴ１トランジスタ１７８１はＯＮになる。このようにして、電荷増幅器１７７１のための出力はリセットされる。当業者によって容易に理解される、電流ピクセル１７００のＲＥＡＤ１トランジスタ１７５出力によりＲＥＡＤ２トランジスタ出力を多重化する、隣接したピクセルがある場合のみ、電荷増幅器リセットサイクルが必要となる可能性がある。
【０１３２】
単位利得モード読出サイクル１７４０が電荷増幅器リセットサイクル１７３０に続き、この単位利得モード読出サイクルの間、ＲＥＡＤ２トランジスタ１７２はＯＮになり、ＲＥＳＥＴトランジスタ１７１はＯＦＦを維持し、ＲＥＡＤ１トランジスタ１７５はＯＦＦを維持し、ＡＭＰ＿ＲＥＳＥＴ１トランジスタ１７８１はＯＮを維持し、またＡＭＰ＿ＲＥＳＥＴ２トランジスタ１７８２はＯＦＦになる。ここでは、ノード１７０１における電圧ＶＧは転送され、フィードバックキャパシタ１７６１に蓄積され、また出力電圧ＶＯＵＴ２として現れる。ＶＯＵＴ２は、当業者によって容易に理解される、次のプロセッサ信号によって記録できる、単位利得を有する入力信号を表わす。さらなる実施形態では、いくつかの利得は、フィードバックキャパシタ１７６２に対する適切な値を使用することにより、単位利得モードにおける入力信号に適用されてもよい。
【０１３３】
リセットサイクル１７５０が単位利得モード読出サイクル１７４０の後に生じ、ここでは、リセットサイクルＲＥＳＥＴトランジスタ１７１がパルスＯＮであり、また、ＲＥＳＥＴトランジスタ１７１がＯＮである間、ＣＤＥＴＥＣＴＯＲは充電または放電され、ノード１７０１における電圧をＶＧにリセットする。このリセットサイクルの間、ＲＥＡＤ２トランジスタ１７２はＯＦＦになり、ＲＥＡＤ１トランジスタ１７５はＯＦＦを維持し、またＡＭＰ＿ＲＥＳＥＴ２トランジスタ１７８２はＯＮになり、ＡＭＰ＿ＲＥＳＥＴ１トランジスタ１７８１はＯＮを維持する。
【０１３４】
図１７ａの実施形態におけるピクセル出力は、比較的小さな、また大きな入力信号に対して線形であってもよく、したがって、撮像装置組立て工程、トランジスタ準安定および外部回路不均一性における不均一性の影響は、容易に理解される、画像化に一般に適用される、標準二重抽出およびオフセットと利得の修正技術を利用することによって緩和できる。
【０１３５】
図１８は、本発明の別の実施形態を示し、ここでは、前置増幅段階１４１が実装され、ＲＥＳＥＴトランジスタ１７１およびＲＥＡＤ２トランジスタ１４２が、ＲＥＡＤ２トランジスタ１８２を使用して多重化された以外は、図１７の実施形態と類似している。
【０１３６】
図１９は、本発明のさらに別の実施形態を示し、ここでは、前置増幅段階１４１が実装される。この実施形態では、電圧媒介アクティブピクセルセンサ（Ｖ−ＡＰＳ）および電流媒介アクティブピクセルセンサ（Ｃ−ＡＰＳ）は組み合わせられ、二重モード構成、すなわち、増幅モードおよび単位利得モードにおいて機能する。この実施形態では、前置増幅段階１４１は、両方の動作モードにおいて利得を提供する。
【０１３７】
図２０は、本発明の別の実施形態を示し、ここでは、前置増幅段階１４１が実装され、図４ａの実施形態と類似していて、例えば、図４ｂのタイミング図を使用して機能できる。
【０１３８】
図２１は、本発明の別の実施形態を示し、ここでは、前置増幅段階１４１が実装され、図５ａの実施形態と類似していて、例えば、図５ｂのタイミング図を使用して機能できる。
【０１３９】
図２２は、本発明の別の実施形態を示し、ここでは、前置増幅段階１４１が実装され、図７ａの実施形態と類似していて、例えば、図７ｂのタイミング図を使用して機能できる。
【０１４０】
図２３は、本発明の別の実施形態を示し、ここでは、前置増幅段階１４１が実装され、図８ａの実施形態と類似していて、例えば、図８ｂのタイミング図を使用して機能できる。
【０１４１】
図２４は、本発明の別の実施形態を示し、ここでは、前置増幅段階１４１が実装され、図９ａの実施形態と類似していて、例えば、図９ｂのタイミング図を使用して機能できる。
【０１４２】
本発明の実施形態を上に述べたことから、同じことが多くの方法で変更され得ることが明白となるであろう。かかる変形例は、本発明の精神および範囲からの逸脱と見なされるべきではなく、すべてのかかる修正例は、当業者には明白であるように、以下の特許請求の範囲内に含まれることが意図される。
【図面の簡単な説明】
【０１４３】
【図１ａ】図１ａは、従来の技術に従う、パッシブピクセルセンサ（ＰＰＳ）を示す。
【図１ｂ】図１ｂは、図１ａのＰＰＳのタイミング図の例を示す。
【図２ａ】図２ａは、従来の技術に従う、電流媒介アクティブピクセルセンサ（Ｃ−ＡＰＳ）を示す。
【図２ｂ】図２ｂは、図２ａのＣ−ＡＰＳのタイミング図の例を示す。
【図３】図３は、従来の技術に従う、電圧媒介アクティブピクセルセンサ（Ｖ−ＡＰＳ）を示す。
【図４ａ】図４ａは、３トランジスタピクセルの実装を含む、本発明の一実施形態に従う、画像構造を示す。
【図４ｂ】図４ｂは、図４ａの実施形態のタイミング図の例を示す。
【図５ａ】図５ａは、４トランジスタ二重モードピクセルの実装を含む、本発明の一実施形態に従う、画像構造を示す。
【図５ｂ】図５ｂは、図５ａの実施形態のタイミング図の例を示す。
【図５ｃ】図５ｃは、本発明の一実施形態に従う、３×３アレイで実装される図５ａの実施形態を示す。
【図６】図６は、本発明の一実施形態に従う、電流コンベヤー回路を使用して実装される電流源を示す。
【図７ａ】図７ａは、３トランジスタピクセルの実装を含む、本発明の一実施形態に従う、画像構造を示す。
【図７ｂ】図７ｂは、図７ａの実施形態のタイミング図の例を示す。
【図７ｃ】図７ｃは、オンピクセルトランジスタがオフピクセルに移動した、図７ａの一実施形態を示す。
【図８ａ】図８ａは、４トランジスタ二重モードピクセルの実装を含む、本発明の別の実施形態に従う、画像構造を示す。
【図８ｂ】図８ｂは、図８ａの実施形態のタイミング図の例を示す。
【図８ｃ】図８ｃは、オンピクセルトランジスタがオフピクセルに移動した、図８ａの一実施形態を示す。
【図９ａ】図９ａは、３トランジスタ二重モードピクセルの実装を含む、本発明の一実施形態に従う、画像構造を示す。
【図９ｂ】図９ｂは、図９ａの実施形態のタイミング図の例を示す。
【図９ｃ】図９ｃは、オンピクセルトランジスタがオフピクセルに移動した、図９ａの実施形態を示す。
【図１０ａ】図１０ａは、３トランジスタピクセルの実装を含む、本発明の別の実施形態に従う、画像構造を示す。
【図１０ｂ】図１０ｂは、図１０ａの実施形態のタイミング図の例を示す。
【図１１ａ】図１１ａは、３トランジスタピクセルの実装を含む、本発明の別の実施形態に従う、画像構造を示す。
【図１１ｂ】図１１ｂは、オンピクセルトランジスタがオフピクセルに移動した、図１１ａの実施形態を示す。
【図１２ａ】図１２ａは、１つのトランジスタのゲート線が、別のトランジスタのドレイン線と多重化する、本発明の一実施形態に従う、画像構造を示す。
【図１２ｂ】図１２ｂは、図１２ａの実施形態のタイミング図の例を示す。
【図１２ｃ】ジ１２ｃは、１つのトランジスタのゲート線が、別のトランジスタのドレイン線と多重化する、本発明の別の実施形態に従う、画像構造を示す。
【図１２ｄ】図１２ｄは、図１２ｃの実施形態のタイミング図の例を示す。
【図１３】図１３は、本発明に従う、一般化画像構造の実施形態を示す。
【図１４】図１４は、本発明に従う、他の一般化画像構造の実施形態を示す。
【図１５】図１５ａから図１５ｆは、本発明の実施形態に従う、前置増幅段階を示す。
【図１６】図１６は、３トランジスタピクセルおよび前置増幅段階が実装される、本発明の一実施例に従う、画像構造を示す。
【図１７ａ】図１７は、４トランジスタ二重モードピクセルおよび前置増幅段階が実装される、本発明の一実施形態に従う、画像構造を示す。
【図１７ｂ】図１７は、４トランジスタ二重モードピクセルおよび前置増幅段階が実装される、本発明の一実施形態に従う、画像構造を示す。
【図１８】図１８は、３トランジスタ二重モードピクセルおよび前置増幅段階が実装される、本発明の一実施形態に従う、画像構造を示す。
【図１９】図１９は、前置増幅段階と同様にＣ−ＡＰＳおよびＶ−ＡＰＳが二重モードで実装されている、本発明の一実施形態に従う、画像構造を示す。
【図２０】図２０は、３トランジスタピクセルの実装を含み、また前置増幅段階が実装されている、本発明の一実施形態に従う、画像構造を示す。
【図２１】図２１は、４トランジスタ二重モードピクセルの実装を含み、また前置増幅段階が実装されている、本発明の一実施形態に従う、画像構造を示す。
【図２２】図２２は、３トランジスタピクセルの実装を含み、また前置増幅段階が実装されている、本発明の別の実施形態に従う、画像構造を示す。
【図２３】図２３は、４トランジスタ二重モードピクセルの実装を含み、また前置増幅段階が実装されている、本発明の別の実施形態に従う、画像構造を示す。
【図２４】図２４は、３トランジスタ二重モードピクセルの実装を含み、また前置増幅段階が実装されている、本発明の別の実施形態に従う、画像構造を示す。
【図１ａ】
2008517541.tif 000011
【図１ｂ】
2008517541.tif 000012
【図２ａ】
2008517541.tif 000013
【図２ｂ】
2008517541.tif 000014
【図３】
2008517541.tif 000015
【図４ａ】
2008517541.tif 000016
【図４ｂ】
2008517541.tif 000017
【図５ａ】
2008517541.tif 000018
【図５ｂ】
2008517541.tif 000019
【図５ｃ】
2008517541.tif 000020
【図６】
2008517541.tif 000021
【図７ａ】
2008517541.tif 000022
【図７ｂ】
2008517541.tif 000023
【図７ｃ】
2008517541.tif 000024
【図８ａ】
2008517541.tif 000025
【図８ｂ】
2008517541.tif 000026
【図８ｃ】
2008517541.tif 000027
【図９ａ】
2008517541.tif 000028
【図９ｂ】
2008517541.tif 000029
【図９ｃ】
2008517541.tif 000030
【図１０ａ】
2008517541.tif 000031
【図１０ｂ】
2008517541.tif 000032
【図１１ａ】
2008517541.tif 000033
【図１１ｂ】
2008517541.tif 000034
【図１２ａ】
2008517541.tif 000035
【図１２ｂ】
2008517541.tif 000036
【図１２ｃ】
2008517541.tif 000037
【図１２ｄ】
2008517541.tif 000038
【図１３】
2008517541.tif 000039
【図１４】
2008517541.tif 000040
【図１５】
2008517541.tif 000041
【図１６】
2008517541.tif 000042
【図１７ａ】
2008517541.tif 000043
【図１７ｂ】
2008517541.tif 000044
【図１８】
2008517541.tif 000045
【図１９】
2008517541.tif 000046
【図２０】
2008517541.tif 000047
【図２１】
2008517541.tif 000048
【図２２】
2008517541.tif 000049
【図２３】
2008517541.tif 000050
【図２４】
2008517541.tif 000051
【国際調査報告】
2008517541.tif 000052
2008517541.tif 000053