(57)【要約】  本発明は、高濃度にドープされた薄いエピタキシ層と低濃度にドープされた半導体基板との半導体接合領域を有する光感応性素子に関する。さらに、光入射窓の外側、エピタキシ層と半導体基板とのあいだに絶縁層が配置されている。本発明によれば、エピタキシ層の厚さは５０ｎｍ未満であるので、光入射窓に入射する光量子の大部分は低濃度にドープされた半導体基板に吸収される。
2008530808.tif 000002
【特許請求の範囲】
【請求項１】
低濃度にドープされた半導体基板（ＳＵ）と、該半導体基板上に配置された絶縁層（ＩＳ）と、該絶縁層内に設けられた光入射窓（ＬＦ）と、光入射窓の領域内の半導体基板に第２の導電型のドープ物質でドープされた基板ウェル（ＳＷ）と、半導体基板の表面の少なくとも光入射窓にかかる領域に配置されたエピタキシ層（ＥＳ）とを含むボディを備えた光感応性素子において、
エピタキシ層は少なくとも上方の層領域では第１の導電型のドープ物質によって高濃度にドープされており、エピタキシ層とウェルドープ領域との半導体接合領域（ＵＥ）が設けられており、高濃度にドープされたエピタキシ層の層厚さは８０ｎｍ未満である
ことを特徴とする光感応性素子。
【請求項２】
エピタキシ層（ＥＳ）は表面電荷密度が６．６×１０１１ｃｍ−２より大きいドープ量を有している、請求項１記載の素子。
【請求項３】
半導体接合領域（ＵＥ）の周囲の空乏領域の厚さは５０ｎｍより大きい、請求項１または２記載の素子。
【請求項４】
半導体基板（ＳＵ）およびエピタキシ層（ＥＳ）は相互に独立にＳｉ，ＳｉＧｅまたはＧｅのうち少なくとも１つの半導体を含む、請求項１から３までのいずれか１項記載の素子。
【請求項５】
基板ウェルの下方の半導体基板（ＳＵ）内に第２の導電型のドープ物質によって高濃度にドープされた埋め込み層（ＶＳ）が配置されている、請求項１から４までのいずれか１項記載の素子。
【請求項６】
光入射窓（ＬＦ）の下方に位置する領域の外側に第２の導電型のドープ物質によって高濃度にドープされた端子領域がボディの表面に達するように設けられており、該端子領域は埋め込み層（ＶＳ）と表面のコンタクトとを低オームに接続する、請求項５記載の素子。
【請求項７】
半導体基板（ＳＵ）は第１の導電型の基本ドープ量を有する、請求項１から６までのいずれか１項記載の素子。
【請求項８】
エピタキシ層は半導体基板の方向すなわち下方へ向かって低下するドープグラジエントを有する、請求項１から７までのいずれか１項記載の素子。
【請求項９】
エピタキシ層は半導体基板の方向すなわち下方へ向かってゲルマニウム含量の増大するＳｉＧｅから成る、請求項１から７までのいずれか１項記載の素子。
【請求項１０】
半導体基板（ＳＵ）とエピタキシ層（ＥＳ）とのあいだ、光入射窓（ＬＦ）の外側に絶縁層が配置されており、光入射窓の外側の絶縁層上方のエピタキシ層（ＥＳ）が光入射窓の領域よりも高いドープ量を有するかまたは高濃度にドープされた層に直接に接触しており、光入射窓の外側に第２のコンタクトがエピタキシ層に対する端子として設けられており、光が入射すると半導体基板の高濃度にドープされた端子領域に接続された第１のコンタクトと第２のコンタクトとのあいだを流れる光電流が測定される、請求項６から９までのいずれか１項記載の素子。
【請求項１１】
高濃度にドープされた埋め込み層（ＶＳ）のドープ部は条片状または格子状に形成されている、請求項５から１０までのいずれか１項記載の素子。
【請求項１２】
条片状に形成された埋め込み層（ＶＳ）のドープ部は端子領域への低オームの接続が形成されるように調整されている、請求項１１記載の素子。
【請求項１３】
エピタキシ層、基板ウェルまたは端子領域に対する１つずつのコンタクトのほか、さらに別の基板コンタクトが低濃度にドープされた半導体基板に設けられる、請求項１から１２までのいずれか１項記載の素子。
【請求項１４】
エピタキシ層（ＥＳ）の上方の光入射窓（ＬＦ）の縁領域にエミッタ構造体（ＥＭ）が配置されている、請求項１から９までのいずれか１項記載の素子。
【請求項１５】
エミッタ構造体（ＥＭ）は光入射窓（ＬＦ）の上方の中央部または光入射窓（ＬＦ）の縁部にリング状に閉じた形態で配置され、第２の導電型のドープ物質によってドープされたポリシリコンを含む、請求項１４記載の素子。
【請求項１６】
エミッタ構造体（ＥＭ）に第２のコンタクトが設けられており、光が入射すると半導体基板の高濃度にドープされた端子領域に接続された第１のコンタクトと第２のコンタクトとのあいだを流れる光電流が測定される、請求項１４または１５記載の素子。
【請求項１７】
エミッタ構造体（ＥＭ）と基板ウェルまたは埋め込み層とのあいだにバイアス電圧が印加される、請求項１４から１６までのいずれか１項記載の素子。
【請求項１８】
エピタキシ層（ＥＳ）と基板ウェルまたは埋め込み層（ＶＳ）とのあいだにバイアス電圧が印加される、請求項１から１３までのいずれか１項記載の素子。
【請求項１９】
基板ウェルまたは埋め込み層（ＶＳ）と基板の第２のコンタクトとのあいだにバイアス電圧が印加される、請求項１８記載の素子。
【請求項２０】
高濃度にドープされたエピタキシ層（ＥＳ）の層厚さは５０ｎｍ以下である、請求項１から１５までのいずれか１項記載の素子。
【請求項２１】
素子の光入射側に反射防止コーティングが設けられている、請求項１から１６までのいずれか１項記載の素子。
【請求項２２】
半導体ボディおよびエピタキシ層はともにＰＩＮ構造またはＮＩＰ構造を有する、請求項１から１７までのいずれか１項記載の素子。
【請求項２３】
ＰＩＮ構造またはＮＩＰ構造の真性層の厚さは、検出すべき波長の全ての光量子が真性層の内部で吸収されるように選定されている、請求項１８記載の素子。
【請求項２４】
請求項１から２３までのいずれか１項記載の光感応性素子の製造方法において、
共通のウェハ上に並行して光感応性素子およびバイポーラトランジスタを形成し、ここでバイポーラトランジスタの製造に対して付加的なマスクステップが不要となるようにマスクステップを適合化する
ことを特徴とする光感応性素子の製造方法。
【請求項２５】
バイポーラトランジスタおよび光感応性素子をエピタキシ層（ＥＳ）の形成まで同時に形成する、請求項２４記載の方法。
【請求項２６】
光感応性素子のエミッタ構造体のパターニングとバイポーラトランジスタのトランジスタ領域の外側のエピタキシ層のパターニングとを共通のパターニングステップにより行う、請求項２４または２５記載の方法。
【請求項２７】
バイポーラトランジスタのエミッタおよびフォトトランジスタのエミッタ構造体をパターニングするためのマスク（ＥＰＭ，ＥＭ）を、エピタキシ層（ＥＳ）を高濃度にドープするためのインプランテーションマスクとして用いる、請求項２４から２６までのいずれか１項記載の方法。
【請求項２８】
半導体基板内に条片状または格子状のドープ部の形態の埋め込み層を形成し、該埋め込み層の上方の半導体基板に相応のマスクを介したインプランテーションを行って同じ条片状または格子状のドープ部を備えた基板ウェルを形成する、請求項２４から２７までのいずれか１項記載の方法。
【請求項２９】
請求項１から１３および１８から２３までのいずれか１項記載の光感応性素子をフォトダイオードとして駆動する、
光感応性素子の駆動方法において、
エピタキシ層、基板ウェルまたは端子領域に相応する第１のコンタクトおよび第２のコンタクトにバイアス電圧を印加する
ことを特徴とする光感応性素子の駆動方法。
【請求項３０】
基板コンタクトをエピタキシ層と同じ電位に接続する、請求項２９記載の方法。
【請求項３１】
請求項１から１３および１８から２３までのいずれか１項記載の光感応性素子をアバランシェフォトダイオードとして駆動する、
光感応性素子の駆動方法において、
エピタキシ層および基板に相応する第１のコンタクトおよび第２のコンタクトにバイアス電圧を印加して光入射の際のアバランシェ効果を支援する
ことを特徴とする光感応性素子の駆動方法。
【請求項３２】
請求項１から２３までのいずれか１項記載の光感応性素子をフォトトランジスタとして駆動する、
光感応性素子の駆動方法において、
基板とエミッタ構造体とのあいだにバイアス電圧を印加する
ことを特徴とする光感応性素子の駆動方法。
【請求項３３】
請求項１から１８までのいずれか１項記載の光感応性素子を迅速かつ高感度の短波長可視光の検出に用いることを特徴とする光感応性素子の使用。
【請求項３４】
請求項１から１９までのいずれか１項記載の光感応性素子を青色発光ダイオードと組み合わせて光検出および光学符号化されたデータの読み取りに用いることを特徴とする光感応性素子の使用。
【発明の詳細な説明】
【技術分野】
【０００１】
光検出のために半導体素子、例えばフォトダイオードまたはフォトトランジスタが用いられる。これらの半導体素子は、ｐｎ接合領域を有し、さらにその周囲に相応に印加される外部電圧によって拡大する空間電荷領域を有する点で共通している。半導体ボディに吸収される光は電荷担体対を形成し、この電荷担体対は空間電荷領域の電界で分離され、相応の外部コンタクトへ供給される。空間電荷領域の外側で形成された電荷担体対は拡散により緩慢に電界に達する。
【０００２】
特に集積回路とともに集積される光感応性素子に対する半導体材料として例えばケイ素が用いられる。ケイ素の吸収スペクトルは短波長へ向かって増大する吸収率を有する。したがって波長約４６０ｎｍの領域までの入射光はケイ素に対して小さな侵入深さしか有さない。したがって当該の光は半導体の約８０ｎｍの深さまでにほぼ完全に吸収されてしまう。そのため、こうした短波長の光を検出するには、半導体の前述の侵入深さまでしか利用できない。
【０００３】
このことの欠点として、公知の光感応性素子はふつう、最上層として高濃度にドープされた層を設けて垂直方向の半導体接合領域を実現しなければならなくなることが挙げられる。しかし高濃度にドープされた層を表面近傍に設けると電荷担体の分離の効率が低下してしまう。なぜなら、１つには高い電荷担体濃度により少数キャリアの寿命が短くなるからであり、もう１つには空間電荷領域の電界が高濃度にドープされた層の全体に広がらず、形成された少数キャリアが拡散によってしか相応の電流コンタクトへ達しなくなるからである。こうしてプロセスは緩慢となり、光電流の応答時間が増大し、また電荷担体対の再結合の確率ひいては光感応性素子の信号電流の形成されなくなる確率が増大する。
【０００４】
これに対して、ケイ素から成る光感応性素子の青色感度を高めるために、種々のアプローチが試みられている。米国特許第４１０７７２２号明細書では、半導体ボディの第１の導電型のゾーンの表面近傍に同じ導電型の異なるドープ物質で高濃度にドープされた薄膜層を形成することが提案されている。このようにすると、第２の導電型の領域に対する本来の半導体接合領域のほか、弱い内部電界を形成する第２の半導体接合領域が形成され、これにより電荷担体を付加的に加速することができる。ただし、第２の電界は空間電荷領域に形成される電界または外部から空間電荷領域に印加される電界に比べると格段に弱い。よって電荷担体の分離速度は空間電荷領域の内部での電荷担体の分離速度より１オーダーほども小さくなる。このため光感応性素子は光入射への応答に遅延を有する。すなわち光感応性素子は最終的に電荷担体対がコンタクトへ達するまでに長い応答時間を要する。
【０００５】
米国特許第４９６８６３４号明細書からは、半導体ボディの表面にまず平坦なドープ部を形成し、その後で最も高い電荷担体濃度の位置までエッチバックする手法が公知である。これにより高濃度にドープされた層の層厚さが低減され、この層内で形成される電荷担体対の成分が低減される。
【０００６】
しかし、光感応性素子の青色感度を高めるアプローチの多くは、低減された光感度を有するかおよび／または長い応答時間を要し素子の動作が緩慢となるという共通点を有する。これらの素子はパルス速度の高い光パルスを高感度で検出するには適さない。
【０００７】
本発明の課題は、青色可視光を高感度かつ迅速に検出可能な光感応性素子を提供することである。
【０００８】
この課題は請求項１の特徴部分に記載の構成を有する光感応性素子により解決される。本発明の有利な実施形態は従属請求項から得られる。
【０００９】
本発明の基本的着想は、バイポーラトランジスタにエピタキシベースに似た薄い構造体を形成し、ベース‐コレクタ間の半導体接合領域の箇所の空間電荷領域を光量子の吸収に利用するという点にある。このようにすれば光入射側のエミッタを完全に省略できるか、または、ベースに対して小さなエミッタ構造体を設けるのみで済む。
【００１０】
本発明の光感応性素子は、低濃度にドープされた半導体基板と、この半導体基板上に配置された絶縁層と、この絶縁層内に設けられた光入射窓と、光入射窓の領域内の半導体基板に第２の導電型のドープ物質によってドープされた基板ウェルと、半導体基板の表面のうち少なくとも光入射窓にかかる領域に配置されかつ第１の導電型のドープ物質によって高濃度にドープされエピタキシ層とを含むボディを備えている。
【００１１】
エピタキシ層と基板ウェルとのあいだに半導体接合領域が形成されている。エピタキシ層の厚さは８０ｎｍ未満、有利には５０ｎｍ未満である。
【００１２】
本発明の光感応性素子は、エピタキシャル成長層のドープが成長中にも確実かつ正確に調整され、高いドープ物質濃度が得られるという利点を有する。またエピタキシ層のドープ部はインプランテーションによりエピタキシ層上に正確に区画されたドープ領域とは異なっていてもよい。こうして半導体基板と薄いエピタキシ層とのあいだにシャープかつ狭い空間に定義された半導体接合領域が形成される。
【００１３】
さらにエピタキシ層の層厚さは良好に制御可能であり、層をきわめて薄く形成することができる。有利には、エピタキシ層の層厚さは、所定のドープ物質濃度において最小電界強度を形成するのに充分に、つまり光量子のうちエピタキシ層内で吸収される成分が最小となるように選定される。有利には、エピタキシ層は高濃度にドープされ、層厚さが最小化される。これにより、光量子の大部分が低濃度にドープされた半導体基板またはその内部に生じる空間電荷領域で吸収されることが保証される。空間電荷領域では電荷担体密度が小さくなり、電荷担体対の再結合の確率が最小となる。こうして、光入射によって生じる電荷担体対の大部分が相応のコンタクトによって収集され、光電流として確実に利用されるようになる。
【００１４】
有利には、エピタキシ層のドープ量は表面電荷密度が６．６×１０１１ｃｍ−２となるように選定される。当該の表面電荷密度は、ボディ内に少なくとも１０５Ｖ／ｃｍの電界を形成するのに充分な大きさである。この電界強度では電荷担体（電子および正孔）が飽和速度、つまり電界内で達成可能な最高速度に達する。当該の電界またはこのための表面電荷密度により素子内での光電流の形成に対して迅速な応答が得られる。表面電荷密度はドープ物質濃度と層厚さとの積として得られるので、最小の表面電荷密度を保つには、層厚さを薄くするにつれてドープ物質濃度を高くしなければならない。例えば高濃度にドープされたエピタキシ層に最適な層厚さは５ｎｍであり、その場合に必要なドープ物質濃度は少なくとも１．３×１０１８ｃｍ−３となる。
【００１５】
光感応性素子はｐｎ構造を有していてもよい。光電流を導出または収集するための第１のコンタクトは、光入射窓の外側の半導体基板の表面の基板ウェルの領域に設けられている。低オームの導出のために、有利には、ウェルコンタクトの周囲に第２の導電型のドープ物質によって高濃度にドープされたゾーンまたは端子領域が設けられている。
【００１６】
ドープされた基板ウェルは半導体基板において平面的に区画された領域を有する。ただし基板ウェルを半導体基板の上方の層の全面にわたって形成することもできる。
【００１７】
ＰＩＮ構造を有する光感応性素子を形成してもよい。この場合、基板ウェルは任意の一方の導電型についてドープ量を有さないかまたはきわめて小さなドープ量しか有さない。このとき半導体接合領域は第２の導電型のドープ物質によって高濃度にドープされた埋め込み層の上方に形成される。埋め込み層は高エネルギインプランテーションにより形成される。
【００１８】
埋め込み層をボディの表面近傍に形成し、その上に低濃度にドープされた半導体層または非ドープの半導体層をエピタキシャル成長させ、埋め込みドープ領域を熱的に活性化し拡大させてもよい。埋め込み層は少なくとも光入射窓の下方の領域全体にわたって広がっており、高濃度にドープされた端子領域は埋め込み層と表面とに低オームで接続される。端子領域は半導体基板の表面から埋め込み層まで達するシンカー状に形成されたドープ部により形成される。
【００１９】
これに加えてまたはこれに代えて、エピタキシ層を下方の層領域に真性的に形成することもできる。その場合、エピタキシ層をいっそう厚く形成することができる。寸法やドープ量に関する上述の有利な数値のデータはエピタキシ層の高濃度にドープされた上方領域にのみ通用する。極端な場合には高濃度にドープされた領域の厚さは実際にはさらにもう１つモノレイヤが高濃度にドープされた程度の薄さに選定される。これはデルタスパイキングとも称される。
【００２０】
エピタキシ層の真性の下方領域はＰＩＮ構造の真性部分となるかまたはこれを増強する。
【００２１】
埋め込み層は第２の導電型のウェルドープ領域の存在するｐｎ接合領域を有する光感応性素子にとっても有利である。
【００２２】
半導体基板およびエピタキシ層はＳｉ，ＳｉＧｅまたはＧｅのうち少なくとも１つの半導体を含む。有利には半導体基板はＳｉ，エピタキシ層はＳｉＧｅを含む。第１の導電型のドープ物質はｐ型ドーパントであり、第２の導電型のドープ物質はｎ型ドーパントである。
【００２３】
素子内の電荷担体の空乏化の効率を向上させるには、エピタキシ層の第１の導電型のドープ物質について、少数キャリアが半導体接合領域へ向かって加速するようなドープグラジエントを調整するとよい。これはエピタキシ層内でドープ密度が半導体基板の方向へ向かって低下するドーププロフィルを形成して達成される。有利には最も高いドープ量を有する層領域が極限まで薄く形成される。このようにすれば加速電界がエピタキシ層の全面にわたって拡大し、任意の位置で光入射および光吸収により形成される少数キャリアを半導体接合領域へ向けて加速することができる。そうでない場合、コンタクトへの輸送はもっぱら拡散によって行われることになるのでプロセスが著しく緩慢となり、再結合の危険性も高まる。
【００２４】
光感応性素子はダイオードとして駆動することができる。そのためには、基板ウェルまたは端子領域に第１のコンタクトを設けるほか、エピタキシ層に第２のコンタクトを設けなければならない。
【００２５】
有利には、エピタキシ層は絶縁層および光入射窓の上方に全面にわたって被着される。光入射窓の上方では単結晶のエピタキシャル成長が望ましく、残りの領域では多結晶の成長が望ましい。電気端子での直列抵抗を低減するために、光入射窓の外側のエピタキシ層は付加的なドープにより低オームに形成することができる。
【００２６】
これに代えて、光入射窓の外側でエピタキシ層の下方または上方に良好な導電性により電流輸送を担当または支援する導電層、例えばドープされたポリシリコン層を設けてもよい。この導電層はそれ自体でエピタキシ層の低オームの電気端子となることもできる。
【００２７】
また、高濃度にドープされた層から内部に含まれるドープ物質をエピタキシ層へ拡散させることによりこの領域のドープ量を高めることができる。光入射窓の外側ではエピタキシ層またはその上方の高濃度にドープされた層上に金属の端子面が電気コンタクトとして配置される。
【００２８】
端子領域または基板ウェルの第１のコンタクトとエピタキシ層の第２のコンタクトとを介してダイオードに生じた光電流が導出される。これを支援するために２つのコンタクトにバイアス電圧が印加される。ただし付加的なバイアス電圧なしに光感応性素子を駆動することもできる。この場合、電荷担体の分離は空間電荷領域に生じる電界のみによって行われる。いずれにしても光電流を測定する応答のきわめて迅速な光感応性素子が得られる。この迅速な応答性は主として光入射によって形成される電荷担体対の量に相応する。
【００２９】
空間電荷領域の厚さは、第１の導電型のドープ物質で高濃度にドープされたエピタキシ層の厚さおよびドープ密度と高濃度にドープされた埋め込み層から半導体基板の表面までの距離との双方に依存して定められる。空間電荷領域の内部で吸収される光のみが電荷担体対を形成する。この電荷担体対は電界によって漂遊し、コンタクトへ向かって加速され、所望の時間窓内で確実に収集される。ケイ素への光の侵入深さは波長が長くなるにつれて増大するので、充分な電荷担体対を形成して充分な効率で光感応性素子を駆動するには、空間電荷領域の厚さを波長の長さにともなって厚くしなければならない。
【００３０】
本発明の別の実施形態によれば、空間電荷領域の少なくとも一部を高濃度にドープされた埋め込み層内へ拡大することにより、光感応性素子の赤色光に対する感度を高めることができる。これは、埋め込み層を全面にわたって均一にドープされた領域として形成せず、低濃度にドープされた基板のパターニングによって形成することにより、簡単に実現される。埋め込み層のドープ部は有利には条片状、格子状またはフレーム状にパターニングされる。このとき重要なのは、当該の構造体内部のドープされた領域のあいだに低濃度にドープされた半導体基板が残り、埋め込み層内に水平方向に作用する電界が生じるということである。空間電荷領域は高濃度にドープされた領域のあいだの低濃度にドープされた領域内へ広がる。したがって、電荷担体対を形成するために低濃度にドープされた領域が利用され、拡大された空間電荷領域の電界において、電荷担体対が埋め込み層の高濃度にドープされた領域または高濃度にドープされたエピタキシ層まで加速され、相応のコンタクトを介して導出される。埋め込み層をパターニングする際に、埋め込み層を介した充分に低オームの接続を考慮して、低濃度にドープされた基板の残りの大部分を用いることができる。条片状のパターニングが行われる場合、この条片が光入射窓の下方の領域と端子領域または第１のコンタクトの領域とを低オームに接続するように行われる。端部では、埋め込み層の条片状の高濃度にドープされた領域は、埋め込み層に対して横断方向に延在するメタライゼーションまたはドープ条片を介して電気的に短絡される。
【００３１】
通常、埋め込み層はインプランテーションにより比較的小さい厚さの領域として形成され、後の加熱ステップにより活性化されてその体積が拡大される。埋め込み層が、まず基板の表面に形成され、続いてエピタキシャル基板層によりカバーされるか、または、ディープインプランテーションにより直接に所望の深さに形成されるかにかかわらず、基板ウェルから構造体内の低濃度にドープされた領域へのドープ物質の拡散は阻止される。これは基板ウェルのドープ部が相応に例えば条片状または格子状にパターニングされることにより達成される。ドープ領域の活性化の際にまずこれらは一体化される。その際にも埋め込み層の構造体の内部の領域へ過度に強く拡散することはない。
【００３２】
光感応性素子の別の実施形態では、埋め込み層の下方の領域も電荷担体対の形成および相応のコンタクトへの導出のために利用される。このために埋め込み層の下方に第２の空間電荷領域が形成される。これは埋め込み層の箇所に半導体基板に対して正の電圧を印加することにより行われる。半導体基板は第１の導電型のドープ物質によって低濃度にドープされている。第２の空間電荷領域に形成される電界は第１の空間電荷領域に形成される電界とは反対の極性を有しており、下方すなわち埋め込み層または基板へ向かって電荷担体対を加速し、さらにそこから電荷担体対を半導体基板の表面の相応の基板コンタクトへ案内する。第２の空間電荷領域の層厚さは、半導体基板を第１の導電型のドープ物質で相応に低濃度にドープすることにより、適切に選定される。
【００３３】
光感応性素子の別の実施形態では、第２の空間電荷領域は埋め込み層なしで形成される。基板ウェルでの第２の導電型のドープ部は半導体基板での第１の導電型のドープ部よりも大きく選定される。また、相互に反対の極性を有する２つの電界が形成され、相応の位置で発生した電荷担体対は、基板コンタクトおよび第１のコンタクトへ向かって、または、第１のコンタクトおよび第２のコンタクトへ向かって加速される。この構成のために格子パターンまたは条片パターンの形態にドープ部をパターニングする必要はない。これにより、全体として光吸収ないしは電荷担体対の形成に利用可能な半導体層の層厚さが拡大され、赤色光の大部分を本発明の光感応性素子によって検出することができる。全体として、基板のドープ部に応じて、１５μｍから２０μｍまでの層厚さを光入射または光検出に用いることができる。
【００３４】
付加的にエピタキシ層の上方にさらにエミッタ構造体を配置し、光感応性素子をフォトトランジスタとして駆動すれば、光感応性素子の感度をさらに向上させることができる。エミッタ構造体は第２の導電型のドープ物質でドープされかつパターニングされた第２の半導体層を含む。エミッタ構造体は例えば任意の層形成プロセスにより多結晶として全面にわたって被着される。続いてエピタキシ層の上方のエミッタ構造体が光入射窓の領域に対して最小の影しか生じないように、パターニングが行われる。
【００３５】
したがって適切なエミッタ構造体は有利には縁領域、光入射窓の中央部またはエピタキシ層の上方に配置される。有利には、エミッタ構造体は光入射窓の縁部にリング状に閉じた形態で形成される。リング状のエミッタ構造体の内部には影を形成しない状態でエピタキシ層が残り、光吸収性の付加的な半導体層は存在しなくなる。前述した２つのパターニングは電流路が極めて短くなるという利点を有する。エミッタ構造体を中央部に配置すると、トランジスタは平面で見て小さくなり、小さな電流消費量が達成されるという利点が得られる。
【００３６】
エピタキシ層の上方には誘電層、特に酸化層または酸化窒化二重層が配置され、その内部にエミッタ窓に相応する切欠が設けられる。その場合、エミッタ構造体は選択的に内部に堆積することができる。
【００３７】
エミッタ構造体にはエミッタコンタクトが設けられる。これにより光感応性素子を付加的にフォトトランジスタとして駆動することができる。フォトトランジスタのベースとして用いられるエピタキシ層はフローティング状態にとどまり、第１のコンタクトとエミッタコンタクトとのあいだにバイアス電圧が印加される。このバイアス電圧は基板とエピタキシ層との半導体接合領域を阻止方向に極性づけ、エピタキシ層とエミッタ構造体との半導体接合領域を順方向に極性づける。ｎｐｎトランジスタではエミッタ構造体に負の電位としてかかる電圧がバイアス電圧に相応する。こうした構成およびバイアス電圧により、空間電荷領域での吸収により生じた全ての電荷担体対は、ベースとして機能するエピタキシ層の電位を変化させる。こうしてトランジスタの動作がトリガされる。形成された光電流にはフォトトランジスタの増幅度係数が乗算される。この増幅度係数は類似の構造を有する従来のバイポーラトランジスタの"利得係数"にほぼ等しい。本発明のフォトトランジスタの増幅度係数は約１５０以上となる。したがってフォトトランジスタとして駆動される光感応性素子により、入射してくる光量子に対する感度は、フォトダイオードとして駆動される光感応性素子に比べて、２オーダー以上も増大される。ただしフォトダイオードに比べて光感応性素子の応答速度がいくぶん低下する点は甘受しなければならない。
【００３８】
また、エミッタ構造体を備えた光感応性素子をベース電流またはコレクタ電流によって駆動してもよい。これらの電流または動作点を適切に調整すれば、トランジスタの速度をさらに高めることができる。例えば、或る実施形態において、エピタキシ層と基板コンタクトとのあいだに印加される電圧を約０．７Ｖ〜０．８Ｖとすれば、トランジスタの最大遷移周波数ＦＴが得られる。このとき例えば第１のコンタクトと第２のコンタクトとのあいだに抵抗が接続される。第１のコンタクトには所定の電位が印加され、エミッタコンタクトはアースへ接続される。抵抗および印加される電位の大きさによりベース電流が調整される。これに依存してコレクタ電流も調整され、このコレクタ電流の大きさにより達成可能な最大遷移周波数が定められる。
【００３９】
本発明のエミッタ構造体を備えた光感応性素子には３つの電気端子、すなわち基板ウェルまたは埋め込み層に対するコレクタ用端子、エピタキシ層に対するベース用端子およびエミッタ構造体に対するエミッタ用端子を設けることができる。外部接続の形態に応じて、本発明の光感応性素子は迅速なフォトダイオードまたは高感度のフォトトランジスタとして駆動することができる。
【００４０】
以下に本発明を図示の実施例に則して詳細に説明する。図は本発明の理解を助けるための概略的なものであって、縮尺どおりには描かれていないことに注意されたい。同じ素子または同様の機能を有する素子には同じ参照符号を付してある。
【００４１】
図１にはフォトダイオードとして駆動可能な光感応性素子の概略断面図が示されている。図２にはフォトトランジスタとして駆動可能な光感応性素子の概略断面図が示されている。図３には埋め込み層を形成する際の種々のステップの概略断面図が示されている。図４には埋め込み層をパターニングする様子が示されている。図５には埋め込み層の種々のパターンが示されている。図６にはフォトダイオードとして駆動可能な光感応性素子の製造方法の種々のステップが示されている。図７にはフォトトランジスタとして駆動可能な光感応性素子の概略平面図が示されている。図８には公知のバイポーラトランジスタおよび本発明のフォトトランジスタを並行して製造する方法の種々のステップの概略断面図が示されている。図９には第２の空間電荷領域およびパターニングされた埋め込み層を備えた光感応性素子の概略断面図が示されている。図１０には第２の空間電荷領域を備え埋め込み層を有さない光感応性素子の概略断面図が示されている。図１１には埋め込み層および半導体基板のドーププロフィルの概略断面図が示されている。図１２には種々の波長に対する光のケイ素への侵入深さのグラフが示されている。
【００４２】
図１にはフォトダイオードとして駆動可能な光感応性素子の概略断面図が示されている。光感応性素子は低濃度にドープされた半導体基板ＳＵ上に形成されており、この半導体基板は上方に第２の導電型のドープ部を有する。基板の上方には絶縁層ＩＳ、例えば成長されたフィールド酸化物が配置されている。また絶縁層を光入射窓の周囲にシャロウトレンチアイソレーションＳＴＩとして形成することもできる。さらに選択的に、別の絶縁層、例えば酸化窒化二重層を配置して、シャロウトレンチアイソレーションの外側で後に形成されるエピタキシ層から基板ＳＵを絶縁することができる。こうした二重層によりパターニングを簡単に行うことができる。光入射窓ＬＦの領域内では基板が絶縁層ＩＳによって覆われていない。
【００４３】
絶縁層および光入射窓ＬＦを覆うようにエピタキシ層ＥＳが配置される。このエピタキシ層は第１の導電型のドープ物質で高濃度にドープされた少なくとも１つの上方層領域を有する。エピタキシ層ＥＳと半導体基板ＳＵとのあいだに半導体接合領域が形成される。また、第２の導電型のドープ物質で高濃度にドープされた埋め込み層ＶＳも設けられる。光入射窓ＬＦの外側には同様に第２の導電型のドープ物質で高濃度にドープされた端子領域ＡＧが設けられる。この端子領域は半導体基板ＳＵの表面から埋め込み層ＶＳまで達している。これにより埋め込み層と半導体基板との低オームの接続が第１のコンタクトＫ１を介して行われる。第２のコンタクトＫ２はエピタキシ層ＥＳ上の光入射窓ＬＦの外側に配置される。第１のコンタクトおよび第２のコンタクトは例えばメタライゼーション、特にアルミニウムなどのＣＭＯＳプロセスシーケンスまたはバイポーラプロセスシーケンスの標準メタライゼーションから成る。
【００４４】
図２にはフォトトランジスタとして駆動可能な光感応性素子の概略断面図が示されている。前述の実施例と同様に、光感応性素子は低濃度にドープされた半導体基板ＳＵ上に形成されており、この半導体基板は上方に第２の導電型のドープ部を有する。また、半導体基板の光入射窓の領域に、基板とは反対の第２の導電型のドープ物質で低濃度にドープされた基板ウェルＳＷを形成してもよい。半導体基板の表面には光入射窓ＬＦのパターニングされた絶縁層ＩＳが設けられる。絶縁層ＩＳ上および半導体基板ＳＵ上の光入射窓ＬＦの領域に、半導体基板ＳＵのドープ量よりも高いドープ量を有する第１の導電型の薄いエピタキシ層ＥＳが配置される。光入射窓の縁領域ではエピタキシ層ＥＳ上に直接にエミッタ構造体ＥＭが配置される。このエミッタ構造体は第２の導電型のドープ物質でドープされた半導体層からパターニングされたものである。また、誘電層をエピタキシ層の上方に形成してその内部に切欠をパターニングし、そこにエピタキシ層に接触するエミッタ構造体を堆積してもよい。このステップは選択的に切欠内で行うこともできる。さらに、後から大面積で堆積およびパターニングを行うこともできる。
【００４５】
光入射窓の外側には高濃度にドープされた端子領域ＡＧが基板表面から基板ＳＵ内の適切な深さに配置された埋め込み層ＶＳへ達するように設けられる。この場合、ドープされた基板ウェルＳＷが光入射窓の領域に設けられる。光入射窓の下方の活性領域は残りの基板領域から阻止性の半導体接合領域によって絶縁される。
【００４６】
フォトトランジスタとして駆動される光感応性素子の電気的接続は第１のコンタクトを介して行われる。この第１のコンタクトは開放されている基板コンタクト窓ＳＫＦの領域において端子領域ＡＧの上方に配置される。第２のコンタクトおよびエミッタコンタクトはエミッタ構造体ＥＭの表面に設けられる。ここで２つのコンタクトは特にアルミニウムなどの標準メタライゼーションから成る。
【００４７】
図１，図２の光感応性素子の製造のために、例えば国際公開第２００４／０４９４５２号明細書から公知の差動ベースを備えたバイポーラトランジスタの製造に使用される標準プロセスが用いられる。このために、例えば、第１の導電型の低いドープ量（例えば１０１４ｃｍ−３）を有するボディＨＬの表面近傍に、第２の導電型の埋め込みドープ領域ＶＤがインプランテーションにより形成される。ついで、第１の導電型の低いドープ量（例えば１０１４ｃｍ−３）を有する基板ＳＵをボディ表面にエピタキシャル成長させることにより、図３のＡに見られるように埋め込みドープ領域ＶＤが半導体内の深いところに位置する。
【００４８】
次のステップでは、基板ＳＵ内に基板ウェルＳＷを形成するためのウェルドープ領域ＷＤが例えばインプランテーションおよび拡散により形成される。このステップは図３のＢに示されている。
【００４９】
このステップと同時に、またはこのステップとは別に、加熱ステップにおいて埋め込みドープ領域ＶＤのドープ物質およびウェルドープ領域のドープ物質が活性化され、拡散により基板ウェルＳＷまたは埋め込み層ＶＳまで拡大される。このようにして図３のＣに示されている段階が達成される。
【００５０】
図３に示されているステップと異なって、埋め込み層をパターニングによって形成することもできる。図３のＡと同様に、第１の導電型のドープ物質で低濃度にドープされた半導体基板の表面に埋め込みドープ領域ＶＤＳTがパターニングにより形成される。これは例えば相応のパターニングマスクを用いたインプランテーションにより行われる。ここで、条片状、格子状、フレーム状のドープ構造が形成される。エピタキシャル成長により埋め込みドープ領域は有利には第１の導電型のドープ物質によって低濃度にドープされた基板ＳＵによって図４のＡに示されているように覆われる。
【００５１】
続いて基板ＳＵ内にインプランテーションによりウェルドープ領域ＷＤＳＴが形成される。図４のＢに示されているように、ウェルドープ領域ＷＤＳＴは埋め込みドープ領域ＶＤＳＴの構造体と完全に重なるようにパターニングされる。続いてドープ部が活性化される。ここでパターニングされたウェルドープ領域ＷＤＳＴは、ドープ物質が相応に均等に分布することにより、均一な基板ウェルＳＷへ成長する。パターニングされた埋め込みドープ領域からの拡散は、小さな運動性を有するドープ物質を使用すれば、ほとんどまたは全く起こらない。埋め込みドープ領域に対してはアンチモンが用いられ、ウェルドープ領域に対してはリンが用いられる。
【００５２】
図４のＣには活性化および拡散後の段階が示されている。基板ウェルＳＷの下方に、活性化によってわずかに拡大したパターニング埋め込み層ＶＳＳＴが生じている。さらに下方には半導体基板（ウェハ）の第１の導電型のドープ物質で低濃度にドープされた領域が存在する。
【００５３】
図５には埋め込み層の種々のパターンの平面図が示されている。図５のＡには埋め込み層のドープ部がそれぞれ３μｍの間隔で配置された３μｍ幅の条片の形態に形成される様子が示されている。条片の両側の端部は横断方向の条片によって相互に接続されている。
【００５４】
図５のＢには同様に条片の形態に形成され、その両側の端部が金属スタブＭＳによって相互に接続されたドープ部が示されている。
【００５５】
図５のＣには格子の形態にパターニングされた埋め込み層が示されている。ここでは低濃度にドープされた基板領域から埋め込み層の厚さ全体にわたって延在する規則的な格子が形成される。
【００５６】
図５のＤには、フレームの形態にパターニングされた埋め込み層が示されている。ここではフレーム内部に低濃度にドープされた半導体基板の材料が大きな平面として残っており、その内部へ空間電荷領域が拡大される。入射光によって形成される電荷担体対の収集効率に関して、図５のＤに示されたフレーム状構造が有利である。埋め込み層の内部の低濃度にドープされた領域が最小となるのは図５のＣの実施例であり、この場合埋め込み層内で形成される電荷担体の収集効率は最小となる。図５のＡ，Ｂの構造では電荷担体の導出の効率がほぼ等しくなる。これに対して、埋め込み層の直列抵抗は図５のＣの構造で最小となり、図５のＤの構造で最大となる。
【００５７】
光感応性素子の製造方法のさらなるステップでは、図３のＣまたは図４のＣのように準備された基板を基礎として行われる。なぜなら埋め込み層の構造はそれ以外の製造ステップで形成される手段との相互作用を有さないからである。図では簡単化のために均一な埋め込み層が示されているが、前述したようにパターニングされた埋め込み層を設けてもよい。
【００５８】
次のステップでは半導体基板の表面を覆う絶縁層ＩＳが形成される。ただしここに例えば長方形の光入射窓ＬＦの領域が切り欠かれる。これは例えばフィールド酸化物の成長により行われ、光入射窓の領域は相応のマスクによりカバーされる。また、絶縁層を大面積で堆積してその後でパターニングすることもできるし、ダイオードの構成と同様にシャロウトレンチアイソレーションＳＴＩを設けることもできる。絶縁層をパターニングする際には、類似のバイポーラトランジスタのベース窓すなわち後のベース／コレクタコンタクト面に相応する窓の形成または開放のときと同じマスクステップが用いられる。第１の変形例によれば、続いて、絶縁層ＩＳの上方に導電層ＤＳが配置され、光入射窓ＬＦが切り欠かれるようにパターニングされる。この段階は図５に示されている。
【００５９】
次のステップでは、エピタキシ層ＥＳが被着され、堆積プロセスにおいてドープされる。当該のエピタキシは、エピタキシ層内部の第１の導電型のドープ量が上方へ向かって増大するように、および／または、ゲルマニウムプロフィルの成長密度が下方から上方へ向かって増大するように制御される。図６にはこのステップが示されている。また、エピタキシ層の上方の層領域を高濃度にドープしてもよい。エピタキシ層の下方のドープされていない領域の厚さは例えば１００ｎｍであり、拡散後の高濃度にドープされた上方の領域の厚さは約３０ｎｍ〜５０ｎｍである。
【００６０】
例えばポリシリコンから形成された導電層ＤＳの上方ではエピタキシ層ＥＳが通常は多結晶変性プロセスにおいて成長され、これに対して光入射窓ＬＦの領域では単結晶変性プロセスにおいて成長される。
【００６１】
光感応性素子を完成させるために、光入射窓ＬＦの外側で基板表面を図２に示されているように基板コンタクト窓ＳＫＦとして露出させる。続いて高濃度にドープされ埋め込み層ＶＳに達する端子領域ＡＧを形成するためのドープが行われる。第２のコンタクトＫ２はエピタキシ層ＥＳの表面の光入射窓ＬＦの外側に被着される。続いて、高濃度にドープされた層ＤＳを介してドープ物質が光入射窓の外側のエピタキシ層へ拡散される。このときエピタキシ層ＥＳの低オームの接続が形成される。
【００６２】
光感応性素子は完全にケイ素基板を基礎として実現することができる。また、基板ＳＵにゲルマニウムをドープし、エミッタのないヘテロバイポーラトランジスタに類似した構造体を形成することもできる。重要なのは、光入射窓ＬＦの領域内のエピタキシ層ＥＳが高いドープ量を有し、光入射窓の下方の基板ＳＵが低いドープ量を有するということである。さらに、エピタキシ層ＥＳは、約１×１０５Ｖ／ｃｍの電界が形成されるように選定された最小の層厚さで被着される。例えばエピタキシ層には少なくとも１．３×１０１８ｃｍ−３のドープ物質濃度が適している。
【００６３】
高濃度にドープされたエピタキシ層の厚さは、入射する光量子がエピタキシ層内でなるべく吸収されないよう、最小限の値に選定される。例えばエピタキシ層の層厚さは約５０ｎｍ未満が適している。エピタキシ層ＥＳと半導体基板ＳＵとのあいだに半導体接合領域が形成され、この半導体接合領域の周囲で多数キャリアの拡散により隣接する層内に空間電荷領域が形成される。空間電荷領域は半導体基板ＳＵのドープ量が小さいため埋め込み層ＶＳの近傍の深い位置まで達する。また空間電荷領域はエピタキシ層ＥＳの所定の領域を含む。埋め込み層は半導体内の深い位置に配置されるので、所望の波長領域の検出すべき１つまたは複数の光量子は高濃度にドープされた埋め込み層の上方で完全に吸収される。ここで長波長の光に対しては半導体の層厚さは数１０μｍ必要であるが、短波長の光に対してはわずか数１００Åを要するだけである。
【００６４】
エピタキシ層ＥＳが例えばｐ型ドープされる場合、形成された電荷担体対の正孔がエピタキシ層を介して第２のコンタクトへ案内され、同時に電子が埋め込み層および端子領域ＡＧを介して第１のコンタクトへ案内される。
【００６５】
このように形成された光感応性素子をフォトトランジスタとして駆動できるように拡張する場合、次のステップで、第２の導電型の半導体層、例えば多結晶シリコン層の形態のエミッタ層が被着される。続いて、有利にはリング状に閉じられたエミッタ構造体ＥＭが生じ、光入射窓内部にエピタキシ層の大部分がカバーされずに残るように、エミッタ層がパターニングされる。さらにその後、エミッタ構造体ＥＭの上方にエピタキシ層ＥＳに対して電気的に絶縁されたエミッタコンタクトが形成される。
【００６６】
図７には、フォトトランジスタとして構成された光感応性素子の各コンポーネントの適切な寸法設計の概略平面図が示されている。光入射窓ＬＦの大きさは光量子を捕捉し吸収する面領域を定めるのに重要である。光入射窓ＬＦの縁に対して間隔をおいてエミッタ構造体ＥＭが設けられている。このエミッタ構造体は前述したように光入射窓のエッジの狭い帯状体として形成される。半導体基板ＳＵ内の埋め込み層ＶＳは光入射窓ＬＦよりも大きい広がりを有しており、基板コンタクトの形成のための空間を提供する。エピタキシ層の広がりは少なくとも光入射窓ＬＦがエピタキシ層によって完全に覆われるように選定される。また、通常、エピタキシ層は光入射窓の外側の絶縁層にも重なる。基板コンタクトは相応にエピタキシ層内の窓にも配置される。絶縁層ＩＳは基板の全表面を覆ってもよく、エピタキシ層ＥＳの下方に少なくとも等しい面積で配置される。絶縁層内では、相応に、端子領域との接続のための第１のコンタクトが切欠またはパターニングによって形成される。
【００６７】
図９にはパターニング埋め込み層ＶＳＳＴを備えた光感応性素子の概略断面図が示されている。図９の実施例は図１の実施例と２つの点で異なっている。埋め込み層ＶＳＳＴはパターニングされており、ボディＨＬは第１の空間電荷領域に対して側方にオフセットされた基板コンタクトＳＫを介して表面に接触している。
【００６８】
この実施例の光感応性素子を駆動するために、第２のコンタクトＫ２および基板コンタクトＳＫは同じ電位、例えばアースに置かれる。導電型の割り当てに依存して、第１のコンタクトは各ダイオードの阻止方向のバイアス電圧に置かれる。埋め込み層または基板ウェルがｎ型ドープされる場合、第１のコンタクトは正のバイアス電圧に接続される。
【００６９】
図１０には、第１の空間電荷領域ＲＬＺ１および第２の空間電荷領域ＲＬＺ２を備え、埋め込み層を有さない素子の実施例が示されている。基板ウェルＳＷの下方に第１の導電型で低濃度にドープされた半導体基板ＨＬが設けられており、その内部に第２の空間電荷領域が延在している。基板は基板コンタクトＳＫの上方の外側に接しており、基板ウェルに対してオフセットされている。基板ウェルは第１のコンタクトＫ１を介して接続されており、この領域の基板ウェルのドープ量を高める必要はなく、また高濃度にドープされた端子領域を形成する必要もない。この場合、第２のコンタクトＫ２および基板コンタクトＳＫは同じ電位におかれ、基板ウェルＳＷおよびこれに対応する第１のコンタクトＫ１には阻止電圧が印加される。この阻止電圧は、例えば基板ウェルがｎ型ドープされている場合、正の電圧である。
【００７０】
２つの空間電荷領域およびパターニングされた埋め込み層を備えた本発明の光感応性素子の作用の向上は図１１，図１２から明らかである。図１１には公知の埋め込み層のドーププロフィルの例が示されている。ここではドープ物質が約３．５μｍの深さまで達し、１０１６ｃｍ−３より大きい高い含有量を有するので、形成された電荷担体対に対して再結合の確率が高くなっている。
【００７１】
図１２には３つの異なる波長に対する光のケイ素への侵入深さのグラフが示されている。曲線１は長波長の約７８０ｎｍの赤外光の特性に相応し、曲線２は約６６０ｎｍの赤色光の特性に相応し、曲線３は約４１０ｎｍの青色光の特性に相応する。波長が長くなるほど侵入深さが大きくなっていることが明らかである。埋め込み層の広がりに比べて、曲線１の赤外光では入射光の大部分が埋め込み層の領域で吸収され、曲線２の赤色光では吸収はそれほど大きくはなっていない。本発明のパターニングされた埋め込み層により、形成された電荷担体の大部分は早期に再結合することなく収集されるので、電荷担体の収集の効率は著しく改善される。本発明の光感応性素子の製造に際しては、バイポーラトランジスタの製造に用いられるフォトマスクステップをプロセスシーケンスの変更なしに利用することができる。本発明の光感応性素子はドープ量および層厚さが光量子の吸収および導出の要求に対して最適化される。また、本発明の光感応性素子を完全にバイポーラプロセスに組み込み、バイポーラトランジスタおよび本発明の光感応性素子を同じステップおよび同じ条件で１つのウェハ上で同時に形成することができる。これにより２つのタイプの素子のパフォーマンスが損なわれることはない。
【００７２】
エミッタ構造体の面積Ａｅとフォトトランジスタのベース面積に相応する光入射窓の面積Ａｂとの比は式Ａｂ／Ａｅ＝［ＪＳ・ｅｘｐ（Ｕｂ／Ｕｔ）］／（β・ｅ・φ）により最適化される。ここで、ＪＳはトランジスタの飽和電流密度であり、Ｕｂはベース電圧であり、Ｕｔはｋ×Ｔ／Ｑすなわち温度ストレスであり、βはトランジスタの電流増幅度係数Ｉc／Ｉｂであり、ｅは電気素量であり、φは電子正孔対へ変換される入射による光子流である。
【００７３】
エミッタ構造体と光入射窓に相応するベースとの相対面積が前述したように選定される場合、適切なベース電圧Ｕｂ=約０．６V〜０．８Vが得られる。そのほかのステップは例えば国際公開第２００４／０４９４５２号明細書から公知の標準ステップであってよい。なお当該の文献の内容は本発明に関連するものとする。
【００７４】
図示されていないが、酸化層または一般的な誘電層が個々の導電層を絶縁するために素子の表面に堆積され、その内部に所望のコンタクトを形成するための相応の開口部が設けられる。したがってエミッタ構造体ＥＭは有利には、エピタキシ層ＥＳの上方、酸化層の開口部に被着される。絶縁のための酸化層の上方に、断面で見てＴ字状の構造を有する大きなエミッタ構造体が例えば図２に示されているように成長される。
【００７５】
本発明は図示の実施例に限定されるものではない。本発明は基本的に他の半導体材料によって構成することもできる。パターニングは断面方向にも横方向にも図示の形状と異なるように行うことができる。１つの半導体基板に複数の素子を形成してこれらを相互に接続し、光感応性素子のアレイを構成することもできる。同じ半導体プロセスに基づいて共通の基板上で光感応性素子とバイポーラトランジスタとを製造し、これらを集積および接続することもできる。また、光感応性素子の駆動および光信号の処理のための制御論理回路をともに集積してもよい。
【００７６】
本発明の光感応性素子は可視光の青色スペクトルの検出に対して最適化されているが、他の波長の光の検出にも適している。第１の導電型のドープ物質は有利にはｐ型ドープ物質である。エピタキシ層をｎ型ドープにより形成してもよい。エピタキシ層では第１の導電型のドープ物質のグラジエントのほか、半導体基板の方向すなわち下方へ向かってゲルマニウム含有量の増大するグラジエントを形成することもできる。
【００７７】
フォトダイオードとして駆動される光感応性素子はアバランシェフォトダイオードとして駆動することもできる。この場合、第１のコンタクト、第２のコンタクト、基板およびエピタキシ層に、光入射の際にアバランシェ効果をトリガできる大きさに選定されたバイアス電圧が印加される。
【００７８】
さらに、図示されていないが、選択的に、最上層として図示の構成の上に反射防止コーティングを被着することもできる。ただし基本的にはこうした反射防止層は酸化層の下方で半導体層の相応の最上層の直接上方に被着してもよい。こうした反射防止層には、検出すべき光に対して透光性を有する材料が層内で伝搬可能な光波長の１／４の厚さで用いられる。
【００７９】
エピタキシ層が駆動時にダイオードまたはフォトトランジスタとして動作できるように電気的に接続される場合、光入射窓の外側でエピタキシ層の直列抵抗が特にインプランテーションによる後からのドープにより高められる。ここで、エピタキシ層を保護するために、光入射窓の領域で、バイポーラトランジスタの製造プロセスにおいてエミッタのパターニングに用いられるのと同じマスクを使用することができる。マスクにより前述のインプランテーションの際に保護レジストまたはインプランテーションレジストとしてのポリシリコン層がパターニングされる。
【００８０】
図８では、右方にフォトトランジスタの製造方法の種々のステップが示されており、左方にバイポーラトランジスタの製造方法の種々のステップが示されている。これら２つの製造方法は適宜同時に実行可能である。
【００８１】
図８のＡには誘電層ＯＳをエピタキシ層ＥＳ上に製造した後の様子が示されている。その下方に形成されている構造体は２つのタイプの素子に対して、場合により埋め込み層の２次元寸法またはパターニング形状が異なっていることを除けば、同一である。ここではエミッタマスクＥＰＭが形成され、エミッタ窓内のエピタキシ層ＥＳすなわちベースが露出される。フォトトランジスタでは低減されたエミッタ構造体の大きさに相応に中央部のマスクが閉鎖される。
【００８２】
続いて誘電層ＯＳがエッチング除去され、全面にわたってポリシリコン層がエミッタ層ＥＭＳとして被着される。図８のＢには、エミッタ層ＥＭＳのパターニングのための第２のマスクすなわちエミッタポリマスクＥＰＭが被着された後の様子が示されている。
【００８３】
図８のＣにはマスクＥＰＭによってカバーされていないエミッタ層ＥＭＳの領域がエッチングされた後の様子が示されている。バイポーラトランジスタでは周知のようにエミッタコンタクトの形成に必要な素子領域のみが残される。これに対してフォトトランジスタではエミッタ層のかなり大きな領域が残る。
【００８４】
どちらの素子にもベースインプランテーションＩが行われる。ここでエミッタポリマスクＥＰＭによってカバーされていないエピタキシ層ＥＳの領域が誘電層ＯＳを通して高濃度にドープされる。バイポーラトランジスタではドープ部がほぼ直接に活性のベースに接するが、フォトトランジスタでは最初のうちベースまで大きな距離が残る。バイポーラトランジスタではベース端子において高いドープ量ひいては低オームの動作が所望される。対してフォトトランジスタではこのことが回避される。なぜなら、フォトトランジスタの活性領域へのドープ物質のインプランテーションまたは拡散が障害位置を形成して、電荷担体対の再結合を増幅してしまい、光感応性の低下にいたることがあるからである。
【００８５】
さらに、図８のＤに示されているように、マスクＥＰＭがベースポリマスクＢＰＭによって置換され、エピタキシ層ＥＳすなわちベースがトランジスタに必要な面積のみ残るように除去される。フォトトランジスタではこのマスクにより付加的にエミッタ層ＥＭＳもパターニングされる。図８のＤの段階から出発してまず酸化物エッチングが行われる。つまりバイポーラトランジスタではエピタキシ層ＥＳすなわちベースがエッチングされ、フォトトランジスタでは場合によりその上方に位置する酸化物がエッチングされる。ついでフォトトランジスタではエミッタ層ＥＭＳの露出領域が除去され、バイポーラトランジスタではエピタキシ層ＥＳすなわちベースが除去される。続いてさらなる酸化物エッチングが行われ、フォトトランジスタではエピタキシ層が露出される。バイポーラトランジスタにおいてベースポリマスクＢＰＭに接して露出した領域は充分に厚い絶縁層ＩＳ、例えばフィールド酸化物によって保護される。
【００８６】
図８のＥにはパターニング後に得られたパターンが示されている。フォトトランジスタでは、図８のＣのインプランテーションによって高濃度にドープされたエピタキシ層の領域すなわちエピタキシ層の端子領域のほか、誘電層およびエミッタ層から成る不要な残留構造体Ｅ１が残る。これはベースポリマスクＢＰＭをエミッタマスクＥＰＭに対して配向する際に誤差となって不正確性をまねくので注意しなければならない。
【００８７】
フォトトランジスタと同じプロセスによってエミッタ構造体を有さないフォトダイオードを形成することができる。この場合、フォトダイオードについては図８のＡのステップでエミッタマスクＥＰＭにより上方に開口部を設けなくてよい。ベースポリマスクＢＰＭではフォトトランジスタのエミッタ構造体ＥＭをパターニングする２つの内部マスク構造が省略され、エミッタ層は完全に除去される。
【００８８】
フォトトランジスタは有利には所定のベース電流またはコレクタ電流が流れる動作点において駆動される。この動作点は、トランジスタの内部キャパシタ（エミッタ‐ベースキャパシタンスおよびベース‐コレクタキャパシタンス）の特に迅速な充放電が可能となるように選定される。これによりフォトトランジスタの遷移速度は向上する。本発明によれば光感応性素子の応答時間が短縮され、トランジスタの迅速なタイミング制御が可能となる。また本発明の光感応性素子ではパルス発信される光量子の高い周波数を分解することができ、情報通信技術での使用に特に良好に適する。
【００８９】
バイポーラトランジスタおよび相応のフォトトランジスタの遷移周波数Ｆｔについて、小さい信号特性では、Ｆｔ＝１／［２π＊（τ＋ＫＴ／ｑ＊Ｉｃ（ＣＥＢ＋ＣＢＣ））］が成り立つ。ここでτは前方遷移時間であり、ｑ／ＫＴは温度ストレスであり、ＣＥＢはエミッタ‐ベースキャパシタンスであり、ＣＢＣはベース‐コレクタキャパシタンスであり、Ｉｃはコレクタ電流である。
【００９０】
上掲の式の遷移周波数Ｆｔが最大に調整される場合、最適な動作点が得られる。これは最小のコレクタ電流Ｉｃを調整することにより達成される。
【図面の簡単な説明】
【００９１】
【図１】フォトダイオードとして駆動可能な光感応性素子の概略断面図である。
【図２】フォトトランジスタとして駆動可能な光感応性素子の概略断面図である。
【図３】埋め込み層を形成する際の種々のステップの概略断面図である。
【図４】埋め込み層をパターニングする様子を示す図である。
【図５】埋め込み層の種々のパターンを示す図である。
【図６】フォトダイオードとして駆動可能な光感応性素子の製造方法の種々のステップを示す図である。
【図７】フォトトランジスタとして駆動可能な光感応性素子の概略平面図である。
【図８】公知のバイポーラトランジスタおよび本発明のフォトトランジスタを並行して製造する方法の種々のステップの概略断面図である。
【図９】第２の空間電荷領域およびパターニングされた埋め込み層を備えた光感応性素子の概略断面図である。
【図１０】第２の空間電荷領域を備え埋め込み層を有さない光感応性素子の概略断面図である。
【図１１】埋め込み層および半導体基板のドーププロフィルの概略断面図である。
【図１２】種々の波長に対する光のケイ素への侵入深さのグラフである。
【図１】
2008530808.tif 000003
【図２】
2008530808.tif 000004
【図３Ａ】
2008530808.tif 000005
【図３Ｂ】
2008530808.tif 000006
【図３Ｃ】
2008530808.tif 000007
【図４Ａ】
2008530808.tif 000008
【図４Ｂ】
2008530808.tif 000009
【図４Ｃ】
2008530808.tif 000010
【図５Ａ】
2008530808.tif 000011
【図５Ｂ】
2008530808.tif 000012
【図５Ｃ】
2008530808.tif 000013
【図５Ｄ】
2008530808.tif 000014
【図６Ａ】
2008530808.tif 000015
【図６Ｂ】
2008530808.tif 000016
【図７】
2008530808.tif 000017
【図８Ａ】
2008530808.tif 000018
【図８Ｂ】
2008530808.tif 000019
【図８Ｃ】
2008530808.tif 000020
【図８Ｄ】
2008530808.tif 000021
【図８Ｅ】
2008530808.tif 000022
【図９】
2008530808.tif 000023
【図１０】
2008530808.tif 000024
【図１１】
2008530808.tif 000025
【図１２】
2008530808.tif 000026
【国際調査報告】
2008530808.tif 000027
2008530808.tif 000028