(57)【要約】格子調整半導体基板を形成する方法が、転位が優先的に形成されるストライプ領域（１６）を、シリコン基板（１０）の表面上に形成する工程と、ストライプ上に第１ＳｉＧｅ層（１８）を成長させ、ストライプ領域の間の第１ＳｉＧｅ層を横切って第１転位（２０）を優先的に延ばし、ストライプ（１６）に直交する方向の、第１ＳｉＧｅ層中の歪を緩和する工程と、第１ＳｉＧｅ層の上に第２ＳｉＧｅ層を成長させ、第２ＳｉＧｅ層中に第２転位（２２）を優先的に形成し、第１転位（２０）に直交する方向に第２ＳｉＧｅ層中の歪を緩和する工程とを含む。そのように形成された転位は、２つの互いに直交した方向に材料を緩和し、一方、２組の転位は相互作用しないように間隔をおいて配置されている。これにより、貫通転位の密度と、表面粗さが大幅に低減され、能動デバイス中で電子を散乱し電子の移動速度を低減する原子格子の崩壊を減らすことにより、仮想基板の特性を向上させる。
2008514021.tif 000002
【特許請求の範囲】
【請求項１】
格子調整半導体基板を形成する方法であって、
（ａ）シリコン基板（１０）の表面に、材料の平行なストライプ（１６）を形成する工程と、
（ｂ）材料のストライプ（１６）を組み込むシリコン基板の表面上にＳｉＧｅ層（１８）を成長させて、層（１８）を基板表面上に連続して延ばし、ストライプ（１６）が延びる方向に直交する、層（１８）中の第１方向（２０）に第１転位を形成する工程と、
（ｃ）層（１８）上にＳｉＧｅ層を更に成長させ、第１方向（２０）と直交する第２方向（２２）に、第２転位を形成する工程とを含む方法。
【請求項２】
ＳｉＧｅ層（１８）が、層（１８）中で実質的に一定のＧｅ組成比を有する請求項１にかかる方法。
【請求項３】
ＳｉＧｅ層（１８）が、第１レベルから、第１レベルより高い第２レベルまで、層中で増加する、Ｇｅ組成比を有する請求項１にかかる方法。
【請求項４】
ＳｉＧｅ層（１８）が、室温から１１００℃までの範囲の温度、好適には５００℃から１０００℃までの範囲の温度で成長する請求項１、２、または３にかかる方法。
【請求項５】
ＳｉＧｅ層（１８）が、高い温度でアニールされ、層（１８）中の歪緩和を引き起こす先の請求項にかかる方法。
【請求項６】
ＳｉＧｅ層（１８）の成長と、層（１８）上のＳｉＧｅの更なる成長とが、１の連続した成長プロセスの一部を形成する先の請求項にかかる方法。
【請求項７】
シリコン基板（１０）の表面における、材料のストライプ（１６）が、マスク（１２）により形成される先の請求項にかかる方法。
【請求項８】
マスク（１２）が、酸化物から形成される請求項７の方法。
【請求項９】
シリコン基板（１０）の表面における材料のストライプ（１６）が、イオン衝撃にさらされる先の請求項にかかる方法。
【請求項１０】
シリコン基板（１０）の表面における材料のストライプが、レーザを用いた表面処理により形成される請求項１〜６にかかる方法。
【請求項１１】
シリコン基板（１０）の表面における材料のストライプ（１６）が、溝（２４）を形成するためのエッチングにさらされ、ＳｉＧｅ材料を溝（２４）中に成長した先の請求項にかかる方法。
【請求項１２】
シリコン基板（１０）の表面における材料のストライプが、アニールにさらされる先の請求項にかかる方法。
【請求項１３】
シリコン基板（１０）の表面における材料のストライプが、表面エッチングにより形成される先の請求項にかかる方法。
【請求項１４】
ＳｉＧｅ層（１８）を、化学的気相成長（ＣＶＤ）のような選択エピタキシャル成長プロセスにより成長する先の請求項にかかる方法。
【請求項１５】
ストライプ（１６）が、０．１ｎｍから１０，０００ｎｍの範囲の幅、好適には２ｎｍから２，０００ｎｍの範囲の幅を有する先の請求項にかかる方法。
【請求項１６】
ストライプ（１６）が、１００ｎｍから１００μｍの範囲の距離、好適には１μｍから２０μｍの範囲の距離だけ離れて配置された先の請求項にかかる方法。
【請求項１７】
更に、１またはそれ以上の半導体デバイスがその中に形成される歪Ｓｉ層を、第１および第２のＳｉＧｅ層（１３、１３ａ）の上に成長させる工程を含む先の請求項にかかる方法。
【請求項１８】
ＧａＡｓまたはＩｎＰのような、ＳｉＧｅと同様の結晶構造を有する材料が、ＳｉＧｅの代わりに成長される先の請求項にかかる方法。
【請求項１９】
ストライプ（１６）が、第１方向（２０）に優先的に転位を生成する核生成中心として働く角部を有するジグザグ形状である先の請求項にかかる方法。
【請求項２０】
先の請求項にかかる方法で作製した格子調整半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、格子調整半導体基板（lattice-tuning semiconductor substrate）の作製に関し、更には、排他的ではないが、歪シリコン又はＳｉＧｅ活性層や、歪のないＩＩＩ−Ｖ族半導体活性層の成長に適した、緩和されたＳｉＧｅ（シリコン／ゲルマニウム）仮想基板（virtual substrate）に関する。活性層の中には、ＭＯＳＦＥＴのような活性半導体デバイスが形成される。
【背景技術】
【０００２】
Ｓｉウエハ上に、緩和されたＳｉＧｅバッファ層を間に挟んで歪Ｓｉ層をエピタキシャル成長させ、歪Ｓｉ層中にＭＯＳＦＥＴのような半導体装置を形成して半導体装置の性質を向上させることが知られている。バッファ層は、下部のＳｉ基板の格子間隔に対して、格子間隔を増加させるために提供され、一般には仮想基板と呼ばれる。
【０００３】
シリコン基板上にシリコンとゲルマニウムの合金（ＳｉＧｅ）をエピタキシャル成長させてバッファ層を形成することが知られている。ＳｉＧｅの格子間隔はＳｉの通常の格子間隔より大きいので、バッファ層が緩和可能ならば、格子間隔の所望の増加はバッファ層の提供により達成される。
【０００４】
バッファ層の緩和は、バッファ層中で転位を形成し、歪を緩和することを必然的に含む。これらの転位は、一般に、下部表面からのハーフループを形成し、歪んだ境界において長い転位を形成するように延びる。しかしながら、バッファ層の深さを通って延びる貫通転位（threading dislocation）の形成は、基板の品質に有害であり、そのような転位は平坦でない表面を形成し、活性な半導体装置中で電子の散乱を引き起こす。更に、ＳｉＧｅ中の歪を緩和するために多くの転位が必要とされるため、転位は必然的に違いに影響しあい、貫通転位のピンニングを引き起こす。加えて、更なる緩和のためにはより多くの転位が必要とされ、これにより貫通転位がより高い密度となる。
【０００５】
バッファ層中のＧｅ組成が直線状に傾斜して、傾斜領域を超えて歪境界が配置されるバッファ層を形成する公知の技術が、ＵＳ５，５４２，２０５、ＵＳ５，２２１，４１３、ＷＯ９８／００８５７、およびＪＰ６−２５２０４６に開示されている。これは、形成する転位が傾斜領域を超えて配置され、それゆえに、より相互作用しにくいことを意味する。しかしながら、そのような技術は、主な転位源は多くの転位が同じ転位源から形成される増殖メカニズムであり、それゆえに一般には同じ原子滑り面上に転位がグループとして集まるという事実に悩まされる。転位のグループからのこの歪場は、仮想基板の表面が大きなうねりを持つようにする。これは仮想基板の品質と、貫通転位をトラップする追加の効果の双方に不利益を与える。
【特許文献１】ＵＳ５，５４２，２０５号公報
【特許文献２】ＵＳ５，２２１，４１３号公報
【特許文献３】ＷＯ９８／００８５７号公報
【特許文献４】ＪＰ６−２５２０４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＷＯ０４０２３５３６には、シリコン表面上の酸化物の平行なストライプの間の第１ＳｉＧｅ層の選択成長によりバッファ層が形成され、続いて、第１ＳｉＧｅ層の上に第２ＳｉＧｅ層を成長させて酸化物のストライプを覆い、連続したＳｉＧｅ層を形成する技術が記載されている。そのような２層成長技術の提供により、ＳｉＧｅ層中の歪が、成長中の異なった時点で形成される成長面内の、直交する２つの別個の転位の組により緩和できる。酸化物ストライプの間での選択成長中、転位は、好ましくは酸化物のサイドウォールから生まれ、酸化物の窓の狭い寸法を横切って滑る。それらの転位は、転位に垂直な方向の歪のみを緩和し、転位に平行な方向においては、歪はすべて残る。酸化物ストライプ上の第２層の成長は、完全に緩和される一の方向に進み、他の方向では緩和されない。この残った歪は、最終的には、酸化物のストライプの間で形成された転位に垂直方向に転位を形成する、他の転位メカニズムにより緩和される。２組の転位ネットワークが、ＳｉＧｅ層の成長中の異なった時点で形成されるため、貫通転位をピンニングしたり、平坦でない表面を形成するような方法で、転位が互いに影響することは無い。しかしながら、この技術では、酸化物のストライプの間の複数の形成窓から形成される上層の成長により、平坦でない表面を形成する。これにより、上層の成長中に、実質的に表面を平坦化するために研磨工程が必要となる。この平坦化工程は、成長の中断、成長チャンバからの基板の取り出し、化学機械的研磨（ＣＭＰ）工程、洗浄工程、および基板を再度チャンバに挿入する工程が必要となる。それぞれの工程は、時間が必要となり、それ故にコストの追加となる。
【０００７】
本発明の目的は、公知の技術に比較して、貫通転位の密度の低減により特性を向上させた格子調整半導体基板の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明によれば、格子調整半導体基板の製造方法であって、
（ａ）シリコン基板（１０）の表面に、材料の平行なストライプ（１６）を形成する工程と、
（ｂ）材料のストライプ（１６）を備えたシリコン基板の表面上にＳｉＧｅ層（１８）を成長させ、ＳｉＧｅ層（１８）が基板表面上に連続して延びるようにし、かつストライプ（１６）が延びる方向に直交する、ＳｉＧｅ層（１８）中の第１方向（２０）に第１転位が形成されるようにする工程と、
（ｃ）ＳｉＧｅ層（１８）上に更にＳｉＧｅを成長させ、第１方向（２０）に直交する第２方向（２２）に、第２転位が形成されるようにする工程と、
を含む方法が提供される。
【発明の効果】
【０００９】
そのような技術では、貫通転位が非常に少ない、即ち、１ｃｍ２当たり転位が１０６より少なく仮想的には貫通転位の無い、高品質ＳｉＧｅ仮想基板の製造が可能となる。これは、２つの相互に直交する方向にＳｉＧｅ材料を緩和するように転位が形成され、一方、ＳｉＧｅ材料の深さ方向に延びる貫通転位を形成する方法で、２つの組の転位が互いに影響しないように成長中の異なった時点で転位が形成されることによる。
【００１０】
結果として、所定のＧｅ組成を有し、貫通転位密度と表面起伏が大幅に低減された、より薄い仮想基板が製造できる。これは、力をより容易に分散させるのに優れた仮想基板となる。仮想基板の表面のあれの低減は、更なる処理をより短くし、表面の研磨工程を最小または全く免除し、表面の粗さによる正確さの低減を最小にする。製造された仮想基板の品質は、例えばマイクロエレクトロニクスやフルＣＭＯＳ集積システムのような、特別な用途に適する。
【００１１】
本発明では、他の方向の転位源が活性になる前にのみ、一の方向に転位が形成されるように、転位発生のためのエネルギーバリアが制御される。
【発明を実施するための最良の形態】
【００１２】
図１に示す、好ましい具体例では、好ましくエッチングされた領域を備えたマスク材料を通してイオン注入することにより、平行なストライプ領域に基板のダメージが導入される。ダメージが導入されたストライプは、ストライプ領域に垂直なミスフィット転位の早い形成を可能とする。この最初のステージにおいて、ＳｉＧｅ層が（ミスフィット転位に垂直な）一の方向のみに緩和される。連続成長により、ウエハを横切ってランダムに形成される転位により、ＳｉＧｅ層が他の緩和されない方向に対しても緩和される。ランダムに形成される転位は、イオンダメージ領域から形成される転位より高い活性化エネルギーを有するため、成長工程の後のステージで形成される。この結果、転位の相互作用が低減または削除され、貫通転位がウエハの幅全体に渡って妨げられることなく滑ることができる。緩和工程を、第１ステージの転位が、第２ステージの転位と垂直となる、２つの別個のステージに分けることにより、転位の相互作用の関連した貫通転位密度と表面粗さを大幅に低減することができる。加えて、仮想基板の厚みは、数百ナノメータのオーダーであり（従来の直線勾配の仮想基板では数ミクロンであり）、これは、熱伝導度、プロセス統合、およびコストと明らかに密接な関係を有する。
【００１３】
図２に示す、第２の具体例では、転位は２つの別個のステージで形成され、第１ステージで形成された転位は、第２ステージで形成された転位と直交する方向にある。しかしながら、本具体例では、一の方向の転位の早い形成は、上記好ましい具体例と似たマスクを用いてシリコン基板をエッチングして形成した、薄い平行な溝により影響される。ＳｉＧｅ層は、続いて、例えば塩素化化学反応を用いたＣＶＤにより、ＳｉＧｅ層がシリコン基板の表面のレベルになるまで、マスク窓中の溝の中に選択的に成長される。続いて、マスクが除去され、シリコン表面のレベルのＳｉＧｅからなる長くて薄い平行なストライプを備えたシリコン基板が形成される。続いて、シリコン基板とＳｉＧｅストライプを覆うように、非選択的なＳｉＧｅの成長が行われ、好ましくは最初のＳｉＧｅストライプから転位が形成されるようにする。転位の形成は、好ましくはそれらの領域で行われる。なぜなら、ＳｉＧｅストライプの上に成長させたＳｉＧｅの厚みは、シリコン表面上の厚みより必然的に大きくなり、ストライプ上でより大きなレベルの歪を起こすからである。転位はそれゆえに、最初のＳｉＧｅストライプの間の領域を横切って滑り、ストライプに平行な方向に緩和させる。ＳｉＧｅの更なる成長は、ストライプに平行な方向の転位を発生させ、最初の転位により起きる緩和と直交する方向に緩和させる。これは、好ましい具体例と同様に、貫通転位と表面粗さを低減する効果を有する。
【００１４】
以下の記載は、下部のＳｉ基板上に、ＳｉＧｅバッファ層を挟んで、格子調整Ｓｉ基板を形成するものに関する。しかしながら、本発明は、また、ＩＩＩ−Ｖ族とシリコンとの結合を可能とした完全に緩和された純粋Ｇｅで終端された基板を含む、他のタイプの格子調整半導体基板の製造にも適用できることを認識すべきである。本発明は、エピタキシャル成長プロセスにおいて、平坦でよりスムースな仮想基板表面を形成し、表面エネルギーを低減することにより貫通転位の密度をより低くするために、例えばアンチモンのような１またはそれ以上の界面活性剤との結合を可能とする。
【００１５】
図１ａを参照すると、好ましい具体例では、長い平行なストライプ状の窓１４が、シリコン基板１０の上に堆積された注入マスク１２に形成される。ストライプの方向は、成長面中にある＜１１０＞方向の１つに沿う。注入マスクは、好適には酸化物であるが、スピンオンレジストや他の注入ハードマスクも使用できる。注入マスクの膜厚は、１ｎｍ〜１０，０００ｎｍまで変えられるが、好適には、注入エネルギーに応じて１０ｎｍと５００ｎｍとの間の範囲である。注入マスクに形成される窓の幅は、０．１ｎｍから１０，０００ｎｍの範囲であり、好適には１０ｎｍと２０００ｎｍとの間の範囲である。ストライプ状の窓の長さは、１０μｍからシリコン基板の最大直径までの範囲である。窓の間隔は、１００ｎｍ〜１００μｍの範囲内であり、好適には１μｍから２０μｍの範囲内である。
【００１６】
図１ｂに示すように、シリコン基板１４の露出領域にイオンが注入され、表面ダメージ１６となるように、イオン衝撃が与えられる。注入された種は、Ｓｉ、Ｇｅ、Ｃ、Ｈｅ、又はＨであるが、ダメージを形成できる他の種も使用できる。基板表面のダメージの深さは０．１ｎｍから１００ｎｍの範囲であり、１００ｎｍから１０μｍの範囲も可能である。イオン注入中の基板の温度は、７７Ｋから１２００℃の範囲であり、好適には室温である。続いて、注入マスクは、適当な溶液、エッチャント、またはポリッシングステージを用いて除去される。
【００１７】
図１ｃは、イオンダメージの入ったシリコン基板上のＳｉＧｅ層１８の連続成長を示す。これにより、転位２０がダメージの入った窓１６から好ましく形成され、ストライプに直交する方向に滑る。ＳｉＧｅ層は成長を通して一定の組成であるが、最終ゲルマニウム濃度まで傾斜したプロファイルを用いても構わない。ＳｉＧｅ層の膜厚は、１０ｎｍから１０μｍの範囲であり、好ましくは１００ｎｍから１０００ｎｍの範囲である。ＳｉＧｅの好適な成長技術は、化学的気相成長（ＣＶＤ）であるが、ＭＢＥまたは他のエピタキシャル技術を用いても構わない。ＳｉＧｅ層のガリウム組成は、１０％から１００％ゲルマニウムの範囲であり、室温から１１００℃の温度で、好適には５００℃から１０００℃の温度で形成される。高温アニール（基本的に成長温度以上）が緩和プロセスを行うために行われても良い。
【００１８】
図１ｄに示すように、ＳｉＧｅの連続成長はダメージの入ったストライプに直交するように形成された転位が滑るようにし、その線方向に垂直な方向に歪を緩和する。これは、この方向の歪が基本的に緩和されるまで続く。
【００１９】
図１ｅに示すようなＳｉＧｅの更なる成長は、ストライプ１６から生成した転位に垂直な方向に転位２２を形成する。転位を生成する活性化エネルギーはダメージの入ったストライプよりずっと高いため、成長工程においてこれらの転位は遅れて形成され、理想的には、歪が直交方向に完全に緩和されるまで形成されない。
【００２０】
２組の直交した転位が、成長プロセスの異なったステージで形成されるため、転位間の相互作用が最小になり、好ましくは完全に無くなる。これにより、表面の貫通転位とうねりが、実質的に低減されるようになる。
【００２１】
この方法では、高品質の基板が製造でき、かかる基板は、能動半導体デバイスがその中に形成される、歪Ｓｉ又はＳｉＧｅ活性層や、歪のないＩＩＩ−Ｖ族半導体活性層の成長に使用される。
【００２２】
図２ａに示すように、第２の具体例では、長いストライプが、第１の具体例のように、エッチングマスク中に形成される。ウエハがエッチングプロセスに供せられ、ストライプ窓で限定された領域に溝２４が形成される。エッチングされた溝の深さは、好適には５ｎｍから１００ｎｍの範囲であるが、１μｍの深さまで可能である。
【００２３】
続いて、ＳｉＧｅ層が選択成長され、ストライプ窓で限定された領域のみにＳｉＧｅを成長させる。選択的に成長させたＳｉＧｅの膜厚は、シリコン基板１０の表面と同じレベルになるようにする。これは、酸化物マスクの上に成長が妨げられるように、例えばジクロロシランのような塩素化された前駆体とＨＣｌをＣＶＤ成長システムで用いることにより達成される。しかしながら、酸化物ストライプ中でＳｉＧｅの選択成長が可能な他の成長技術を用いて構わない。
【００２４】
続いて、図２ｂに示すように、シリコン基板１０に埋め込まれた、長くて平行なＳｉＧｅ２４のストライプが現れるように、エッチングマスクが除去される。マスクの除去はエッチャントの使用や、ポリッシングプロセスにより行うことができる。エッチングマスクの除去が、マスク上のいかなるＳｉＧｅの成長をも除去できるような方法で行われるのであれば、溝２４中のＳｉＧｅの選択成長を、ＭＢＥのような選択的でない成長技術を用いて行ってもよい。これは、エッチングのための正しい化学反応を選択することにより、またはシリコン基板の重要な部分を除去することなくＳｉＧｅをマスク上から除去する短いポリッシングにより、達成することができる。
【００２５】
続いて、図２ｃに示すように、ＳｉＧｅをウエハ全面に非選択的に成長させて、基板とＳｉＧｅストライプを覆う。ＳｉＧｅストライプ上の領域内のＳｉＧｅ層中の過剰歪エネルギーは、これらの領域からの早期の転位生成につながる。続いて、第１具体例と同様の方法で、ストライプに垂直な方向に、転位が形成される。
【００２６】
図２ｄに示すように、ＳｉＧｅの更なる成長が、ストライプに沿った方向に、歪が完全に緩和されるように転位が形成されるのを確実にする。続いて、図２ｅに示すように、第１具体例と同様の方法で、成長の後のステージにおいて、更に転位が横切った方向に形成され、残った歪を緩和する。シリコン基板上のＳｉＧｅの歪エネルギーは、ＳｉＧｅストライプ上の歪エネルギーより小さいため、ＳｉＧｅストライプから生成されない転位は、成長の遅くに形成され、理想的には、直交方向の歪が完全に緩和されるまで生成されない。２つのステージのプロセスにより歪が緩和されるこのメカニズムは、第１具体例に記載したように、貫通転位の密度や表面のうねりを低減する。
【００２７】
ＳｉＧｅ材料中のＧｅ組成は、層の膜厚方向に実質的に一定であるが、その層の下部における第１組成から、その層の上部における第２組成まで、Ｇｅ組成が順次変化しても構わない。
【００２８】
上述の方法の様々な修正が、本発明の範囲内で可能である。例えば、早期に転位を形成する他の方法は、上述の２つの具体例から離れて存在し、これらは、本発明の範囲内にある。例えば、基板の表面は、上述の具体例のように、形成されたストライプを有するマスク材料を用いて処理でき、これに続いて、露出シリコン表面に僅かにダメージが入るように、早いエッチングが行われる。ダメージ領域は、好ましくは一方向に転位を形成するように働く。他の具体例では、基板の表面がレーザで処理され、特別な領域の表面に修正される。例えば、レーザはシリコン基板を横切って走査され、または適当なマスクを通って結像し、シリコンがその中でアニールされ、再結晶され、またはその表面からシリコンが除去された表面ストライプを形成する。ストライプを形成するためにレーザにより行われる他の表面処理は、イオン注入ダメージのレーザアニール、シリコン表面のレーザ誘起酸化、又はレーザダメージの他の形態を含む。レーザで処理された領域は、レーザ処理されたストライプ上のＳｉＧｅ成長中に、一方向に転位を形成するように働くことが好ましい。
【００２９】
本質的に互いに平行であるが、直線でない又は均一でない端部を有するような、材料の表面ストライプを使用することも、本発明の範囲に含まれることを認識すべきである。例えば、一の具体例では、ジグザグのストライプが提供され、その角部は、ストライプに直交して拡がる転位を優先的に生成する核形成中心となる。
【００３０】
更に、ＳｉＧｅは、ウエハの選択された領域のみに成長するように、選択成長させても良い。このように、この製造技術は、（システム・オン・チップ集積回路で必要とされる）例えば高められた回路機能が要求されるような、チップの１またはそれ以上の選択された領域に、仮想基板を形成するのに使用できる。
【００３１】
また、この方法は、適当な処理の後に、ストライプ領域から転位が優先的に核生成する、他の格子不整合な半導体システムに拡張できる。このシステムは、ＳｉＧｅと同じ立方晶系の結晶構造を有するＧａＡｓやＩｎＰを含むが、他の材料システムも意図している。
【００３２】
本発明の方法は、広い範囲で適用可能であり、ＣＭＯＳ技術との高速デジタルインターフェイス用ＩＩＩ−Ｖ族半導体層や、発光ダイオード（ＬＥＤ）や半導体レーザを含むオプトエレクトロニクスへの応用と同様に、バイポーラ接合トランジスタ（ＢＪＴ）、電界効果トランジスタ（ＦＥＴ）および共鳴トンネルダイオード（ＲＤＴ）のようなデバイスを作製するための、歪んだまたは緩和されたＳｉ、Ｇｅ、またはＳｉＧｅ層の成長のための仮想基板への適用も含む。
【図面の簡単な説明】
【００３３】
本発明をより完全に理解するために、以下の添付された図面が参照される。
【図１】本発明の好ましい具体例にかかる格子調整半導体基板の製造方法の連続した工程を示す。
【図２】本発明の第２の具体例にかかる格子調整半導体基板の製造方法の連続した工程を示す。
【図１】
2008514021.tif 000003
【図２】
2008514021.tif 000004
【手続補正書】
【提出日】平成18年7月17日(2006.7.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
格子調整半導体基板を形成する方法であって、
（ａ）シリコン基板（１０）の表面に、材料の平行なストライプ（１６）を形成する工程と、
（ｂ）材料の表面ストライプ（１６）を組み込むシリコン基板（１０）の表面上にＳｉＧｅ層（１８）を成長させて、基板表面上の層（１８）の最初の成長中に、層（１８）を基板表面上に連続して延ばし、表面ストライプ（１６）上に成長するのを遮らず、層（１８）中で、表面ストライプ（１６）が延びる方向に直交する第１方向（２０）に第１転位を形成する工程と、
（ｃ）層（１８）上にＳｉＧｅ層を更に成長させ、第１方向（２０）と直交する第２方向（２２）に、第２転位を形成する工程とを含む方法。
【請求項２】
ＳｉＧｅ層（１８）が、層（１８）中で実質的に一定のＧｅ組成比を有する請求項１にかかる方法。
【請求項３】
ＳｉＧｅ層（１８）が、第１レベルから、第１レベルより高い第２レベルまで、層中で増加する、Ｇｅ組成比を有する請求項１にかかる方法。
【請求項４】
ＳｉＧｅ層（１８）が、室温から１１００℃までの範囲の温度、好適には５００℃から１０００℃までの範囲の温度で成長する請求項１、２、または３にかかる方法。
【請求項５】
ＳｉＧｅ層（１８）が、高い温度でアニールされ、層（１８）中の歪緩和を引き起こす先の請求項にかかる方法。
【請求項６】
ＳｉＧｅ層（１８）の成長と、層（１８）上のＳｉＧｅの更なる成長とが、１の連続した成長プロセスの一部を形成する先の請求項にかかる方法。
【請求項７】
シリコン基板（１０）の表面における、材料のストライプ（１６）が、マスク（１２）により形成される先の請求項にかかる方法。
【請求項８】
マスク（１２）が、酸化物から形成される請求項７の方法。
【請求項９】
シリコン基板（１０）の表面における材料のストライプ（１６）が、イオン衝撃にさらされる先の請求項にかかる方法。
【請求項１０】
シリコン基板（１０）の表面における材料のストライプ（１６）が、レーザを用いた表面処理により形成される請求項１〜６にかかる方法。
【請求項１１】
シリコン基板（１０）の表面における材料のストライプ（１６）が、溝（２４）を形成するためのエッチングにさらされ、ＳｉＧｅ材料を溝（２４）中に成長した先の請求項にかかる方法。
【請求項１２】
シリコン基板（１０）の表面における材料のストライプ（１６）が、アニールにさらされる先の請求項にかかる方法。
【請求項１３】
シリコン基板（１０）の表面における材料のストライプ（１６）が、表面エッチングにより形成される先の請求項にかかる方法。
【請求項１４】
ＳｉＧｅ層（１８）を、化学的気相成長（ＣＶＤ）のような選択エピタキシャル成長プロセスにより成長する先の請求項にかかる方法。
【請求項１５】
ストライプ（１６）が、０．１ｎｍから１０，０００ｎｍの範囲の幅、好適には２ｎｍから２，０００ｎｍの範囲の幅を有する先の請求項にかかる方法。
【請求項１６】
ストライプ（１６）が、１００ｎｍから１００μｍの範囲の距離、好適には１μｍから２０μｍの範囲の距離だけ離れて配置された先の請求項にかかる方法。
【請求項１７】
更に、１またはそれ以上の半導体デバイスがその中に形成される歪Ｓｉ層を、第１および第２のＳｉＧｅ層（１３、１３ａ）の上に成長させる工程を含む先の請求項にかかる方法。
【請求項１８】
ＧａＡｓまたはＩｎＰのような、ＳｉＧｅと同様の結晶構造を有する材料が、ＳｉＧｅの代わりに成長される先の請求項にかかる方法。
【請求項１９】
ストライプ（１６）が、第１方向（２０）に優先的に転位を生成する核生成中心として働く角部を有するジグザグ形状である先の請求項にかかる方法。
【請求項２０】
先の請求項にかかる方法で作製した格子調整半導体基板。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明によれば、格子調整半導体基板の製造方法であって、
（ａ）シリコン基板（１０）の表面に、材料の平行なストライプ（１６）を形成する工程と、
（ｂ）材料の表面ストライプ（１６）を組み込むシリコン基板の表面上にＳｉＧｅ層（１８）を成長させて、基板表面上の層（１８）の最初の成長中に、層（１８）を基板表面上に連続して延ばし、表面ストライプ（１６）上に成長するのを遮らず、層（１８）中で、表面ストライプ（１６）が延びる方向に直交する第１方向（２０）に第１転位を形成する工程と、
（ｃ）層（１８）上にＳｉＧｅ層を更に成長させ、第１方向（２０）と直交する第２方向（２２）に、第２転位を形成する工程と、
を含む方法が提供される。
【国際調査報告】
2008514021.tif 000005
2008514021.tif 000006
2008514021.tif 000007