(57)【要約】  本発明は、演算増幅器と、演算増幅器（１０２）の入力端子に接続される第１のキャパシタ（１０４）と、演算増幅器の帰還回路内の第２のキャパシタ（１０６）とを含むデルタ・シグマ変調器において、基準信号源（１１４）が第１のキャパシタに接続されているとき、静電容量は計測可能であり、第１または第２のキャパシタは計測されるべき静電容量を示すという知見に基づくものである。従来技術とは対照的に、デルタ・シグマ変調器の入力端子において、入力信号が直接計測されることもデジタル化されることもなく、代わって予め定められた基準信号源がその入力端子に接続され、デルタ・シグマ変調器自体の一要素が計測量を表すという事実により、高速かつ確実な静電容量の計測を可能にする非常にコンパクトな回路が得られ、さらに計測結果はデジタル形式で得られる。【選択図】図１
2008542696.tif 000002
【特許請求の範囲】
【請求項１】
演算増幅器（１０２）と、前記演算増幅器（１０２）の入力端子に接続される第１のキャパシタ（１０４）と、前記演算増幅器の帰還回路内の第２のキャパシタ（１０６）とからなるデルタ・シグマ変調器と、
前記第１のキャパシタ（１０４）に接続される基準信号源（１１４）とを備え、
前記第１および第２のキャパシタ（１０４）（１０６）が計測されるべき静電容量を示すことを特徴とする、静電容量計測回路。
【請求項２】
クロック的に動作し、第１のクロックにおいて前記第１のキャパシタ（１０４）が前記基準信号源（１１４）に接続され、第２クロックにおいて前記演算増幅器（１０２）の入力端子に接続される、請求項１に記載の静電容量計測回路。
【請求項３】
前記第１のキャパシタ（１０４）は、第１の端子で前記基準信号源（１１４）に接続され、その第２の端子で前記演算増幅器（１０２）の入力端子に接続される、請求項１または２に記載の静電容量計測回路。
【請求項４】
前記第１のキャパシタ（１０４）は、第１の端子でグランドに接続され、その第２の端子で前記基準信号源（１１４）または前記演算増幅器（１０２）の入力端子に接続される、請求項１または２に記載の静電容量計測回路。
【請求項５】
前記基準信号源（１１４）が基準電圧を供給するように実施される、請求項１ないし請求項４のいずれかに記載の静電容量計測回路。
【請求項６】
正および負の平衡信号を供給するための前記デルタ・シグマ変調器の平衡信号源が、前記演算増幅器（１０２）の入力端子に接続され、さらに正および負の平衡電圧（１１４）（１２０）に接続される平衡キャパシタを備える、請求項１ないし請求項５のいずれかに記載の静電容量計測回路。
【請求項７】
正および負の平衡信号を供給するための前記デルタ・シグマ変調器の前記平衡信号源が、前記演算増幅器（１０２）の入力端子に接続され、さらに正および負の平衡電圧（１１４）（１２０）に接続される平衡キャパシタ（１０８）とを備え、
前記基準電圧源が、基準電圧を供給するために実施され、
前記正の平衡電圧（１１４）と前記負の平衡電圧（１２０）および前記基準電圧の絶対値が同一である、請求項１ないし請求項４のいずれかに記載の静電容量計測回路。
【請求項８】
計測されるべき静電容量に一定のオフセット静電容量を与えるために、前記演算増幅器（１０２）の入力端子に接続されるオフセット信号源を含む、請求項１ないし請求項７のいずれかに記載の静電容量計測回路。
【請求項９】
前記オフセット信号源は、前記演算増幅器（１０２）の入力端子に接続され、さらにオフセット電圧を供給するためにオフセット信号源（１２０）に接続されるオフセットキャパシタ（１５０）を含む、請求項８に記載の静電容量計測回路。
【請求項１０】
前記演算増幅器（１０２）の入力端子に接続され、さらにオフセット電圧を供給するために前記オフセット電圧源（１２０）に接続されるオフセットキャパシタ（１５０）を有するオフセット信号源を含み、
前記基準信号源（１１４）は、基準電圧を供給するように実施され、
前記オフセット電圧（１２０）および前記基準電圧が同じ大きさで極性が異なることを特徴とする、請求項１ないし請求項４のいずれかに記載の静電容量計測回路。
【請求項１１】
前記オフセットキャパシタ（１５０）が、計測されるべき静電容量の不変部の近傍１５％の範囲内の静電容量を示し、前記計測されるべき静電容量が前記不変部と時間変動部とからなる、請求項１０に記載の静電容量計測回路。
【請求項１２】
差動出力を有する演算増幅器（２００）と、その第１の端子で前記演算増幅器（２００）の反転入力端子に接続され、その第２の端子で前記演算増幅器（２００）の非反転入力端子に接続されるキャパシタ（２０８）とからなる差動構成のデルタ・シグマ変調器と、
前記キャパシタ（２０８）の第１の端子に接続される第１の基準信号源（２２４ａ）および前記キャパシタの第２の端子に接続される第２の基準信号源（２２４ｂ）とを含み、
前記キャパシタが計測されるべき静電容量を示すことを特徴とする、静電容量計測回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は静電容量の測定、特に高精度な静電容量の測定方式および測定結果をデジタルビットストリームとして得ることに関する。
【背景技術】
【０００２】
静電容量センサは計測技術およびセンシング分野で広範囲に用いられている。例えば、２点間の距離の測定において、その距離とその２点間の静電容量との関係が理論的に知られていれば、その静電容量の測定によりその距離を推定することができ、２つの測定点間の距離は正確に静電容量を測定することにより求められる。一般的に、２つの表面間の静電容量は、その表面の形状及びそれを取り囲む誘電体によって決まる。もし、異なる誘電特性を有する物質をその表面に持ってくることによりその誘電体の誘電特性が変化すれば、その２つの表面間の静電容量は場合により相当に変化する。
【０００３】
ある物体または表面の接触を判定するのに、静電容量の変化を利用した多数の応用技術が用いられている。例えば、接触感応型ディスプレイ（タッチパネルディスプレイ）を駆動するときがその例である。特に、自動車のウインドウフレームへの人体の一部分の接触が静電容量計測によって検出でき、ここで、ウインドウのシーリング用ゴム材の中に埋め込まれた２本の導線間の静電容量、または埋め込まれた１本の導線と金属製ウインドウフレーム間の静電容量を求めることが典型例である。この方法は、人体の一部が自動車のウインドウのシーリング部に接触している時ないしはそれに接近している時に、電動式ウインドウが上昇して閉まることを防止し、ウインドウに挟まれることを防ぎ、深刻な負傷事故を防止する上での信頼性の高い応用事例を提供する。そのように静電容量計測は、ウインドウに物が挟まった時のモータ電流の増加を検出する従来の方法に比べて優れた利点を有し、それはウインドウと人体の部分とが機械的に接触することなしに機能するために優れて安全な方式である。前述の機械的な接触を検出する方式では、例えば子供の手のような場合、比較的に小さな力であるために、モータ電流の変化も小さく、規定された閾値以下であれば深刻な事故に繋がりうる。電気モータによるトラッキング方式では、何かが挟まれたことが検知された時には、挟まれた人体の部分は既に負傷してしまっていることになる。上述の問題は原理的に静電容量計測によって防止できる。
【０００４】
静電容量の微小な変化の正確な計測を可能にする多くの方法が知られている。
【０００５】
例えば、静電容量を変化させることによって共振周波数が変わる離調型発振器（ＲＣＬ回路の励振）が用いられる。固定抵抗Ｒと固定インダクタンスＬとを有し静電容量Ｃに比例したオーム抵抗Ｒの両端の電圧は、計測量として測定される。通常は、そのようにして計測された電圧値がデジタル化されて、比例関係によって静電容量Ｃが計算される。
【０００６】
さらに、最初の段階で第１の静電容量が充電され、次の段階で第２の静電容量へその充電された電荷が移動する電荷転送法は従来から用いられている。ここで、第１の静電容量および第２の静電容量の両方とも計測静電容量として用いることができる。計測されるキャパシタの静電容量の大きさを求めるためには計測静電容量は既知でなければならない。通常、その計測静電容量の両端の電圧が計測量として求められる。
【０００７】
ブリッジ回路の対角電位がゼロになるように調整するという手間のかかる調整方法によって静電容量を計測するブリッジ回路は、静電容量の計測法としてしばしば用いられる。
【０００８】
さらに、同期復調法が静電容量の計測に用いられることもある。
【０００９】
アナログ計測信号は、多くの場合、続く信号処理のためにデジタル化されるが、静電容量のようなアナログセンサによってもたらされる出力電圧のレンジが後段のアナログ・デジタル変換段階の入力ダイナミックレンジとマッチしないという問題をしばしば引き起こし、その結果デジタル計測結果の精度を低下させていた。
【００１０】
米国特許第６，４５２，５２１Ｂ１は、センサの出力端でのアナログ計測信号のダイナミックレンジが、いかにしてデルタ・シグマ変調器の入力ダイナミックレンジと対応または調整させ得るかに関して記述している。これを実現するために、センサのアナログ出力レンジにデルタ・シグマ変調器の積分器のアナログ入力レンジを合わせる目的で、ある対応回路がその積分器に接続される。そのようにして、積分器はデジタル出力信号を発生するコントローラに積分された出力信号を供給し、デジタル出力信号はアナログ入力信号値の電位レンジに対応する値のデジタルレンジで出力される。
【００１１】
従来用いられてきた静電容量計測法は、アナログ回路によるもので、その計測信号は複雑なアナログ信号処理方式を用いて処理されるか、または後段のデジタル信号処理のためにアナログ・デジタル変換器にアナログ方式で伝送されなければならない。そのために、非常に多くの電子部品が必要とされるが、他方においてコスト問題という欠点をもたらす。また、それは、そのための占有スペースも多く必要とし、限られたスペースしか使えないとき、例えば自動車へ静電容量計測回路を取り付ける際には不利となる。
【００１２】
計測回路の時間的な動作は、監視作業において重要な役割をもっている。例えば、離調発信器の場合では、信頼性のある計測を行う前に、ある新しい周波数に安定させなければならず、そして続くアナログ・デジタル変換はある付加的な時間を要し、ある長さの計測期間後にのみ確実な計測結果が得られる。
【００１３】
【特許文献１】米国特許第６，４５２，５２１Ｂ１
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明の目的は、静電容量のより効果的な計測のための静電容量計測回路を提供することにある。
【課題を解決するための手段】
【００１５】
この目的は、請求項１または１２に基づく静電容量計測回路によって実現される。
【００１６】
本発明は、演算増幅器と、演算増幅器の入力端子に接続される第１のキャパシタと、演算増幅器の帰還回路内の第２のキャパシタとを含むデルタ・シグマ変調器において、第１または第２のキャパシタが計測されるべき静電容量を示し、基準信号源が第１のキャパシタに接続されるときに、静電容量が正確かつ効果的に計測できるという知見に基づくものである。
【００１７】
従来技術とは対照的に、デルタ・シグマ変調器の入力端子において、入力信号が直接計測されることもデジタル化される必要もなく、代わって予め定められた基準信号源がその入力端子に接続され、デルタ・シグマ変調器自体の一要素が計測量を表すという事実により、高速かつ確実な静電容量の計測を可能にする非常にコンパクトな回路が得られる。
【００１８】
本発明による静電容量計測のコンパクト化された回路を用いることにより、高精度な静電容量の計測が可能となり、非常に少ない部品費用で実現可能となる。
【００１９】
本発明の他の利点は、計測結果が直接デジタル形式で得られ、したがって、さらなるデジタル化や、それに接続される回路の費用を回避することができることである。
【００２０】
同期動作するデルタ・シグマ変調器は高いクロック周波数で動作し得るので、計測結果が短時間に得られる。さらに、デルタ・シグマ変調器によって直接生成されるデジタルビットストリームは、後段の信号処理機構によって容易に処理され、複雑な手段によらずに例えば平均処理により、計測精度をさらに向上させることもできる。
【００２１】
本発明の一実施形態において、デルタ・シグマ変調器はスイッチドキャパシタ技術によって実現される。このことは、信号を積分するために必要な電流が離散時間的に積分器の入力端子に供給され、その電流はキャパシタを放電することによって供給されることを意味する。同時に、その入力端子に接続されたキャパシタの電荷およびデルタ・シグマ変調器の電流状態により正または負の符号となる平衡電荷が、積分器の積分静電容量へ送られる。積分器の出力に現れるアナログ電圧Ｕは、入力キャパシタＣinと帰還キャパシタＣfeedbackの比に比例する（Ｕ∝Ｃin／Ｃfeedback）。
【００２２】
積分の方向を変化させるまでに要するクロック数がデジタル化出力信号の分解能を決めるので、望まれる精度の計測結果をもたらす量子化を行わせるために、入力静電容量と帰還静電容量の比の広い範囲内で、分解能は容易に向上させることが可能である。
【００２３】
読み出される出力信号は、入力静電容量と帰還静電容量との比によって決まるので、計測される静電容量はその入力回路の静電容量あるいは帰還回路の静電容量であってもよく、そこにおいては、回路技術の範疇でありさえすれば計測センサの接続が容易な静電容量は、計測量として用いられることが望ましい。
【００２４】
本発明の他の実施形態において、入力静電容量が接続された積分器の入力端子に同時に接続可能で、オフセット電圧によって充電できるオフセット静電容量が入力静電容量に加えて用いられる。オフセット電圧は入力静電容量の基準電圧と同じ大きさであるが、２つの電圧の極性は互いに異なるものである。２つの静電容量の電荷を加えることにより、積分されるべき電荷からオフセット分の電荷を差し引くことが可能となり、それは、計測される静電容量から静的な成分を差し引くことと等価である。このことは、計測されるべき静電容量が静的成分と動的成分とを有する場合に特に優れた利点となり、そこにおいては、静的成分は重要ではなく、計測静電容量の静的静電容量に近いオフセット静電容量を用いることにより、それを取り除くことが出来る。
【００２５】
静電容量を計測するという本発明のコンセプトでは、得られる計測精度は主に、互いに極性を異にする２つの基準電圧の確実な発生によって決まり、例えば静電容量やインダクタンス等の受動素子のパラメータに厳密に依存するものではない。２つの相補的極性の電圧はよく知られた回路理論の原理により容易に得ることができ、そこにおいて、２つの電圧の絶対値が等しいことは保証され、本発明による静電容量回路は、他の部品パラメータの大きなばらつきとは独立であるがゆえに、高い計測精度がもたらされる。
【００２６】
本発明の望ましい実施形態において、完全に平衡動作するよう配線された差動演算増幅器が用いられる。差動演算増幅器は同じ大きさの帰還静電容量からなる第１および第２の帰還回路を有する。計測される静電容量は差動演算増幅器の反転および非反転入力間に接続される。差動演算増幅器の差動出力端子に現れる２つの信号は続く処理のために加算され、そして、本発明による静電容量計測回路の感度は全体として増大することになる。差動配線のさらなる利点は、たとえば静電容量回路からの誘導によって印加される干渉可能信号は差動演算増幅器によって増幅されるが、その極性は相互に反転しているので、後段での加算処理が干渉信号の影響を抑圧するということである。このことは、たとえば、自動車のドアのゴムシーリング部に埋め込まれた２本の長い導線によって静電容量が生ずる場合の技術応用に特に有利である。その静電容量の形態ではアンテナ効果により好ましくない電流が流れるが、本発明に基づく差動動作により補償される。
【００２７】
本発明の好ましい実施形態は添付図によって以下で詳述される。
図１は、本発明による静電容量計測回路を示す。
図２ａは、計測静電容量のスイッチングの方法を示す。
図２ｂは、図２ａの計測静電容量のスイッチングのタイミングダイアグラムを示す。
図３は、オフセットを差し引く方法を供する静電容量計測回路を示す。
図４は、計測すべき静電容量をその帰還回路内に含む静電容量計測回路を示す。
図５は、計測すべき静電容量をその入力回路内に有する静電容量計測回路を示す。
図６は、差分構造による静電容量計測回路を示す。
図７ａは、デルタ・シグマ変調器の回路ダイアグラムを示す。
図７ｂは、図７ａのデルタ・シグマ変調器の信号波形を示す。
図８は、デルタ・シグマ変調器の動作モードに関する基本的な回路ダイアグラムを示す。
図９は、スイッチドキャパシタンス技術によるデルタ・シグマ変調器を示す。
【発明を実施するための最良の形態】
【００２８】
デルタ・シグマ変調器は、計測信号等のアナログ・デジタル変換に広く用いられており、本発明が依拠する概念を理解するためにはその動作モードに関する知見が必要であるので、デルタ・シグマ変調器の典型的な適用におけるその動作モードについて、図７ａ，７ｂ，８および９を参照しながら以下で概要的に説明する。
【００２９】
図７ａ及び７ｂは、連続的な入力値に基づくクロック動作のデジタル信号をその出力において利用可能にするデルタ・シグマ変調器を示す。図７ａに示されているデルタ・シグマ変調器または変換器１０は、その帰還回路に静電容量１４を有する演算増幅器１２と、比較器１６と、サンプリング周波数ｆａによってクロックされるＤ型フリップフロップ回路１８と、入力抵抗２０と、スイッチ２２とから構成される。
【００３０】
入力抵抗２０は、デジタル化されるべき電圧２４（Ｕｘ）と回路ノード２６の間に接続される。回路ノード２６は、演算増幅器の反転入力端子に接続され、演算増幅器１２の帰還回路内の静電容量１４は演算増幅器１２の出力端子と回路ノード２６との間に接続される。さらに、回路ノード２６は、スイッチ２２に接続され、スイッチ２２は、回路ノード２６を大きさがＩ0である正の平衡電流Ｉｒを供給する電流源に接続するか、または回路ノード２６を大きさがＩ0である負の平衡電流Ｉｒを供給する電流源に接続する。演算増幅器１２の非反転入力端子はグランドに接続され、そして、演算増幅器１２の出力端子は比較器の反転入力端子に接続され、その非反転入力端子は基準電圧Ｕｒに接続される。比較器１６の出力端子は、クロック動作するＤ型フリップフロップ回路１８の入力端子に接続され、クロック動作するＤ型フリップフロップ回路１８の出力端子は、デジタルビットストリームを示す正規化電圧パルスを出力する。さらに、Ｄ型フリップフロップ回路１８の出力端子は、スイッチ２２のスイッチング状態を制御するためにスイッチ２２に接続される。
【００３１】
デルタ・シグマ変調器の動作モードについて、図７ｂの信号波形を参照しながら以下に説明する。デジタル化されるべき電圧２４は、入力抵抗２０を通る電流Ｉｘを発生し、回路ノード２６において平衡電流Ｉｒと加算され、加算されたＩｘ＋Ｉｒが静電容量１４によって積分される。ここで、平衡電流Ｉｒは、常に同じ大きさＩ0であるが、その電流の向きはスイッチ２２によって変化させることができる。図７ｂの上側のグラフ３０において、演算増幅器の出力端子の電圧Ｕａは、Ｄ型フリップフロップを駆動するために用いられるクロックタイムＴａを単位とする時間関数として表されている。下側のグラフ３２は、同様に時間関数としてのＤ型フリップフロップ１８の出力端子に現れる電圧２８を示す。電流ＩｘおよびＩｒの向きが相互に反対である初期の段階３４では、キャパシタ１４への正味の電流ＩｎがＩｘよりも少ない（Ｉｎ＝Ｉｘ−Ｉ0）ので、演算増幅器１２の出力電圧は徐々に上昇する。もし、電圧Ｕａが比較器１６の基準電圧値を時間３６の時点で超えるならば、比較器１６の出力端子に現れる電圧は変化し、Ｄ型フリップフロップ１８はその出力電圧を、論理状態１から反転した（−１）へと変化させる。図７ａによれば、スイッチ２２は、Ｄ型フリップフロップ１８の出力電圧２８によって制御されるので、電流Ｉｒの流れる方向も時間３６において変化し、時間３６からの正味電流Ｉｎ＝Ｉｘ＋Ｉ0がキャパシタ１４によって積分され、段階３８の期間で電圧Ｕａは急速に減少する。ここに示されている例では、電流の方向の変化から１クロック分経過した時間４０の時点で、すでに比較器１６の入力端子での電圧Ｕａが基準電圧Ｕｒを下回るような速度で、キャパシタ１４の電圧が減少する。したがって、比較器１６およびＤ型フリップフロップ１８は、時間４０の時点でそれらの出力を変化させ（−１から１へ）、その後、電圧Ｕａの連続的な上昇が再び開始する。
【００３２】
演算増幅器１２の出力端子での電圧Ｕａの増減速度は、計測値に応じて、符号付の電流Ｉｒと電流Ｉｘとの和に依存する。したがって、それぞれの電流の流れる方向が比較器のスイッチングの閾値に達するまでに必要な時間Ｔａを有するクロックの数は電流Ｉｘ、即ち計測されるべき電圧Ｕｘに依存する。Ｄ型フリップフロップ１８の出力端子での電圧２８の波形は、即ち計測電圧を示すデジタルビット列は、計測信号２４の値に関する情報を含み、したがって、計測されるべき電圧２４の値が、Ｄ型フリップフロップ１８の出力のデジタル信号処理手法によって容易に求められる。
【００３３】
荷電平衡変換の原理が、固定クロックで表現されるＤ型フリップフロップを用いて、図７ａのデルタ・シグマ変調器により実現される。したがって、アナログ入力値は連続的であり、クロック的に積分器に供給されない。
【００３４】
図８は、例えば、ダイナミックレンジを調整するためのオフセット電圧を付加することができる、計測されるべき電圧を用いたデルタ・シグマ変調法の基本モードを示す。
【００３５】
加算手段４０と、積分手段４２と、トリガー手段４４とが示されている。加算手段４０は、計測されるべき電圧４６と、オフセット電圧４８と、選択的に正の基準電圧５０又は負の基準電圧５２に接続されている。スイッチ５４は、加算手段４０が正の基準電圧５０に接続されるか、または負の基準電圧５２に接続されるかを制御する。
【００３６】
トリガー手段４４は、デルタ・シグマ変調方法に必須であるが、計測信号に対して固定された基準信号を交互に加えたり差し引いたりすることが可能なように、スイッチ５４のスイッチング動作を制御する。図８の中において、計測電圧４６に対してオフセット電圧４８を恒常的に加算する方法が更に示され、それにより、例えば、意味のない直流電圧成分を計測されるべき電圧４６から差し引くこともできる。
【００３７】
図９は、デルタ・シグマ変調器の変形を示し、図８に示されている原理の実施形態を示しており、同じ機能を有する要素は同一の符号で表記される。図９は、トリガー手段４４と、演算増幅器５６と帰還静電容量５８からなる積分手段４２と、３つのスイッチ６２ａ〜６２ｃから成る加算手段４０とを示す。
【００３８】
トリガー手段４４および積分手段４２の動作モードは、図７ａ及び８を参照して説明された動作モードと同じであるので、その詳細については説明を省き、図７ａ、７ｂ及び８と異なる部分についてのみ説明する。
【００３９】
図９において、計測されるべき入力電圧値及び／又は必要な平衡電圧値とオフセット電圧値は、積分器の入力端子に対して連続的に供給されず、クロック的におよび外部クロックで制御された形態で供給される。回路ノード６４は、演算増幅器５６の反転入力端子に導通的に接続される。計測されるべき入力電圧６６はスイッチ６８を介して入力静電容量７０の第１の端子に接続され、さらに入力静電容量７０の第２の端子は、スイッチ６２ｃを介して回路ノード６４に接続される。
【００４０】
荷電平衡の原理を可能ならしめるために、平衡キャパシタ７２の第１の端子はスイッチ７４を介して、正の基準電圧７６ａまたは負の基準電圧７６ｂのいずれかに接続される。平衡キャパシタ７２の第２の端子は、スイッチ６２ａを介して回路ノード６４に接続される。オフセットキャパシタ７８は、その第１の端子でスイッチ８０を介して負の基準電圧７６ｂに接続され、オフセットキャパシタ７８の第２の端子はスイッチ６２ｂを介して回路ノード６４に接続される。
【００４１】
荷電平衡変換の原理は既に図７ａ及び８により説明され、それと変わりはないが、電荷及び／又は電流は、積分手段４２に対して連続的に供給されず、クロック的に供給される。クロック動作は、スイッチ６２ａ〜６２ｃおよびスイッチ６８，７４，８０を同期的に駆動することによって行われる。最初の段階で、スイッチ６２ａ〜６２ｃを開き、そしてスイッチ６８，７４，８０を閉じることによって、ある電荷がキャパシタ７０、７２，７８に供給される。入力キャパシタ７０の電荷は、計測されるべき電圧６６を表現し（Ｑ∝Ｃ）、キャパシタ７８に供給されるオフセット電荷はオフセット成分を差し引くことを可能にし、平衡キャパシタ７２に供給される電荷は荷電平衡法における変換のための平衡電荷となる。平衡キャパシタ７２に供給される平衡電荷は、絶対値は同一であっても、平衡キャパシタ７２が正の基準電圧７６ａに接続されるか、または負の基準電圧７６ｂに接続されるかによって、その極性は異なる。
【００４２】
第２の段階で、スイッチ６８，７４，８０は開き、スイッチ６２ａ〜６２ｃは閉じ、キャパシタ７０、７２、７８に蓄積されていた電荷は回路ノード６４を介して帰還キャパシタ５８に転送され、また同時にスイッチを閉じることによりキャパシタ７０、７２、７８の電荷は加算される。
【００４３】
上述の段階を何度か繰り返すことにより、そのビットパターンが計測されるべき入力電圧の値に関する情報を有するビットストリームが、トリガー手段４４の出力端子に現れる。したがって、サンプル周波数、即ちビットストリームの個々のビットが生成される周波数は、デルタ・シグマ変調器の固定された動作周波数に依存する。
【００４４】
次に、デルタ・シグマ変調器によるアナログ・デジタル変換の原理に基づく実施形態を参照しながら本発明について更に説明するが、各図において同じ機能の要素には同じ参照符号を用いる。したがって、すでに説明された実施形態の拡張として選ばれた図に関しては、新たに追加された部分に関してのみを説明する。図７ａ．７ｂ，８，９を参照してデルタ・シグマ変調器の原理は既に説明されているので、それらの動作原理の説明に関しては繰り返さない。
【００４５】
図１は、本発明による静電容量計測回路１００を示す。演算増幅器１０２と、計測キャパシタ１０４と、積分キャパシタ１０６と、平衡電荷キャパシタ１０８と、トリガー手段１１０とが示されている。演算増幅器１０２および積分キャパシタ１０６は積分器を構成し、演算増幅器１０２の反転入力端子に供給される電荷及び／又は積分キャパシタ１０６への電流を積分する。
【００４６】
計測キャパシタ１０４の第１の端子は、スイッチ１１２を介して正の基準電圧１１４に接続され、計測キャパシタ１０４の第２の端子は、スイッチ１１５を介して回路ノード１１６に接続され、回路ノード１１６は演算増幅器１０２の反転入力端子に導通的に接続される。演算増幅器１０２の非反転入力端子は接地され、積分キャパシタ１０６は演算増幅器１０２の帰還回路内に置かれ、回路ノード１１６および演算増幅器１０２の出力端子に接続される。また、演算増幅器１０２の出力端子はトリガー手段１１０の入力端子に接続される。平衡電荷キャパシタ１０８の第１の端子は、スイッチ１１８を介して正の基準電圧１１４または負の基準電圧１２０に接続され、平衡電荷キャパシタ１０８の第２の端子は、スイッチ１２２を介して回路ノード１１６に接続される。スイッチ１１８の切替位置は、トリガー手段１１０の出力信号によって制御されるが、それは制御接続１２４を介してスイッチ１１８へ接続されることによる。
【００４７】
図１に示されている本発明の実施形態において、計測されるべき静電容量は演算増幅器の入力回路に配置され、計測されるべき可変の静電容量が被計測静電容量１０４である。デルタ・シグマ変調器の原理は、スイッチ１１５および１２２を同時に、またスイッチ１１２および１１８を同時に駆動することによる静電容量計測回路１００のクロック動作により実現することができ、図２ａおよび図２ｂを参照して以下に示されているように、一定の周波数の相互にオーバーラップすることのない２相のクロックで駆動される。
【００４８】
図８、９を参照して説明したように、従来のデルタ・シグマ変調器では、最初のクロック位相で、変調器の入力端子に接続された静電容量Ｃｍｅｓは計測されるべき入力電圧から充電される。そして続く第２のクロック位相で、電荷は積分静電容量Ｃｉｎｔに充電され、公知のデルタ・シグマ原理に従い処理される。
【００４９】
本発明は、入力電圧Ｕｉｎが固定電圧によって置き換えられ、さらに入力回路の静電容量または帰還回路の静電容量が計測静電容量によって置き換えられたシステムを与えるものである。
【００５０】
計測静電容量１０４は、デルタ・シグマ変調器の入力端子に接続される。変調器はある固定クロック周波数で動作する。計測静電容量１０４（Ｃｍｅｓ）は、定められた電圧１１４（ＶＲＥＦ）からスイッチ１１２を介して徐々に充電される。その後、電荷は、スイッチ１１５を介して積分器の積分静電容量１０６に充電されて、積分され評価される。スイッチ１１２，１１５，１２２および１１８は、固定周波数でオーバーラップのない２相クロックにより駆動される。トリガー手段１１０によって出力される出力ビット電流は積分され及び／又はデジタルフィルタに供給される。変調器の計測範囲は、帰還回路（１２６）内の静電容量および入力回路（１２４）内の静電容量の比によって決まる。さらに、もし、定められた電荷が積分された電荷から差し引かれるならば、図３を参照して後述するように、計測静電容量から固定オフセット成分を差し引くことができる。
【００５１】
図２ａは、本発明による静電容量計測回路の計測静電容量１０４を示し、図１に示されているように、それはスイッチ１１２を介して正の基準電圧１１４に接続される。図２ａにおいて、さらに２つのスイッチ１３０および１３２による計測静電容量１０４をスイッチングする別の方法が示され、計測静電容量１０４は基準電圧側のスイッチ１３０を介してグランドに接続され、また計測静電容量１０４は回路ノード１１６側のスイッチ１３２を介してグランドに接続される。２つの回路変形は、図２ｂに示されているタイミングで動作する場合に得られる結果に関しては等価である。
【００５２】
図２ｂは、一定周波数のオーバーラップすることのない２相クロックを示し、それは本発明による静電容量計測回路を動作させること、及び／又は図２ａに示されているスイッチを制御することに適する。スイッチ１１２およびスイッチ１３２は第１のクロック信号１４０（Ｓ１）によって駆動され、スイッチ１１５およびスイッチ１３０は第２のクロック信号１４２（Ｓ２）によって駆動される。図２ｂに示されているように、期間１４４の間ではスイッチ１１２または１３２は閉じられ基準電圧１１４によってキャパシタ１０４は充電され、スイッチ１１５および１３０は開かれて、電荷は演算増幅器へ放電されることはない。
【００５３】
期間１４６においては、制御信号１４０および制御信号１４２の両方はローレベルにあり、すべてのスイッチ（１１２、１１５、１３０、１３２）は開かれ、電荷は計測静電容量１０４に留まる。第３の期間１４８においては、スイッチ１１５及び／又はスイッチ１３０は最後に閉じられ、計測静電容量１０４の電荷は積分静電容量へ転送される。
【００５４】
したがって、駆動信号１４０および１４２は、計測静電容量１０４に蓄えられた全電荷を積分静電容量１０６へ転送することができるように、オーバーラップしないことが本質であることに注意する。
【００５５】
図３は、図１で説明した実施形態の拡張である本発明の一実施形態を示し、オフセット静電容量及び／又はオフセット信号を計測されるべき静電容量から差し引く方法が、更に提供される。
【００５６】
オフセット静電容量１５０は、その第１の端子で、スイッチ１５２を介して負の基準電圧１２０に接続される。さらに、オフセット静電容量１５０の第２の端子は、スイッチ１５４を介して回路ノード１１６に接続される。本発明によれば、オフセット静電容量１５０の電荷Ｑｏｆｆは、被計測静電容量１０４の電荷Ｑｍｅａｓおよび平衡静電容量１０８の電荷Ｑｆｂと共に、積分静電容量１０６へクロック方式により転送される。したがって、次式はステップごとに転送される電荷Ｑｉｎｔを表す。
Ｑｉｎｔ＝Ｑｍｅａｓ−（Ｑｏｆｆ＋Ｑｆｂ）
【００５７】
したがって、計測静電容量１０４の電荷、オフセット静電容量１５０の電荷および平衡静電容量１０８の電荷は、同時に積分静電容量１０６に供給され、図３に示されている回路に関して、以下の関係式が、荷電平衡原理を可能にするために満足されなければならない。
Ｃｆｂ＞（Ｃｍｅａｓ−Ｃｏｆｆ）
Ｃｍｅａｓ＞Ｃｆｂ
【００５８】
回路は、一定周波数のオーバーラップしない２相クロックで動作する。最初のクロック期間において、スイッチ１１２、１１８、１５２は閉じられ、静電容量１０４，１０８、１５０が充電される。第２のクロック期間において、スイッチ１１５、１２２、１５４は閉じられ、３つの静電容量の電荷は積分静電容量１０６に供給される。
【００５９】
計測されるべき静電容量１０４の静的成分は、図３に示されている本発明の実施形態により抑えられ、そのために計測静電容量１０４の静的成分に対応するようにオフセット静電容量１５０の大きさを選べばよいという利点を有する。
【００６０】
図４は、図３に示されている本発明による静電容量計測回路の他の実施形態を示し、計測されるべき静電容量が演算増幅器１０２の帰還回路内の静電容量１０６であることが、図３に示されている回路との違いである。その動作モードは、図３を参照して説明された動作モードと同一であるので、その詳細に関しては図３の説明を引用する。
【００６１】
図５は、本発明による静電容量計測回路の更に他の実施形態を示し、そこにおいては、確認されるべき計測静電容量１０４は、演算増幅器１０２の入力回路内に他のスイッチング態様として含まれている。計測静電容量１０４は、その第１の端子でグランドに接続され、その第２の端子でスイッチ１６０を介して正の供給電圧１１４または回路ノード１１６に接続される。それらの駆動は、上述の実施形態におけると同様にクロック形式で行われ、スイッチ１６０は、スイッチ１１８および１５２が閉じている時に計測静電容量１０４を正の供給電圧に接続する。そして、スイッチ１２２および１５４が閉じている時に、スイッチ１６０は計測静電容量１０４を回路ノード１１６に接続する。
【００６２】
スイッチ１６０が切り替えスイッチとして動作するため、同等の動作モードによって、ここに示されている実施形態を用いて、１つのスイッチをなしで済ますことができる。
【００６３】
図６は、差動構成からなるデルタ・シグマ変調器に基づく本発明による静電容量計測回路を示し、差動演算増幅器２００と、信号処理手段２０２と、第１の積分静電容量２０４と、第２の積分静電容量２０６と、計測静電容量２０８と、オフセット静電容量２１０と、第１の平衡静電容量２１２と、第２の平衡静電容量２１４とからなる。第１の帰還静電容量２０４は差動演算増幅器の非反転出力端子と第１の回路ノード２１６との間に接続され、第２の帰還静電容量２０６は差動演算増幅器２００の反転出力端子と第２の回路ノード２１８との間に接続される。
【００６４】
第１の回路ノード２１６は差動演算増幅器２００の非反転入力端子に接続され、第２の回路ノード２１８は差動演算増幅器２００の反転入力端子に接続される。本発明による差動構成からなる静電容量計測回路の反転入力回路２２０において、第２の平衡静電容量２１４の第１の端子は、スイッチ２２２を介して正の供給電圧２２４ａまたは負の供給電圧２２４ｂに接続される。第２の平衡静電容量２１４の第２の端子は、スイッチ２２６を介して第２の回路ノード２１８に接続される。オフセット静電容量２１０の第１の端子はスイッチ２２８を介して負の基準電圧２２４ｂに接続され、スイッチ２３０を介して第２の電圧ノード２１８に接続される。計測静電容量２０８は、その第１の端子でスイッチ２３２を介して正の供給電圧２２４ａに接続され、スイッチ２３４を介して第２の回路ノード２１８に接続される。
【００６５】
本発明による静電容量計測回路の非反転入力回路２４０において、第１の平衡静電容量２１２は、スイッチ２４２を介して負の基準電圧２２４ｂまたは正の基準電圧２２４ａに接続される。第１の平衡静電容量２１２の第２の端子は、スイッチ２４６を介して第１の回路ノード２１６に接続される。オフセット静電容量２１０の第２の端子はスイッチ２４８を介して正の基準電圧２２４に接続され、スイッチ２５０を介して第１の回路ノード２１６に接続される。計測静電容量２０８は、その第２の端子で、スイッチ２５２を介して負の基準電圧２２４ｂに接続され、スイッチ２５４を介して第１の回路ノード２１６に接続される。
【００６６】
図６に見られるように、差動演算増幅器２００は完全にバランスのとれた配線を有し、これは、他の同等のデバイスレイアウトにより、非反転入力部２４０から反転入力部２２０へ移るとき、正の基準電圧端子が負の基準電圧端子に切り換えられることを意味する。図６に示されているような差動構成による静電容量計測回路の駆動は、例えば図２ｂに示されているように、オーバーラップすることのない２相クロックの非差動構成の場合と同様に行われる。したがって、スイッチ２２２、２２８、２３２、２５２、２４８、２４２は第１のクロック信号によって駆動され（例えば図２ｂの信号１４０）、スイッチ２２６、２３０、２３４、２５４、２５０、２４６は第１のクロック信号とオーバーラップしない第２のクロック信号によって駆動される（例えば図２ｂの信号１４２）。
【００６７】
信号処理手段２０２は、差動演算増幅器２００の反転および非反転入力部に供給されて積分された信号を加算し、非差動型デルタ・シグマ変調器と同様に、スイッチ２２２、２４２のスイッチング動作を制御することにより、出力信号としてデジタルビットストリームを生成する。
【００６８】
ここで示されている差動構成の大きな利点は、例えば誘導効果により回路に与えられた妨害は、差動構成によって著しく低減され、したがって計測された結果が損なわれることがないことである。この点は、特に自動車のように様々な妨害に囲まれた環境下では特に有利なものである。
【００６９】
本発明による静電容量計測回路は、当初の説明において、自動車の電動式ウインドウに挟まれることを防止するための静電容量の計測に関係して説明を行ったが、勿論、この静電容量計測回路は確実で高速な静電容量の計測が望ましい異なる分野にも適用できるものである。
【００７０】
図１〜６を参照して説明された本発明のいくつかの実施形態においては、計測されるべき静電容量は、続いて積分静電容量に電荷を蓄積するために電圧によって充電されたが、計測されるべき静電容量への充電は、必ずしも計測されるべき静電容量を基準電圧源に接続してなされる必要はない。ある大きさの試験電荷が計測されるべき静電容量に転送されることを保障する他のどんな実施例も、静電容量の計測に関する本発明の概念を実現する上では望ましいものである。
【００７１】
本発明による静電容量計測回路は、演算増幅器の帰還回路内または演算増幅器の入力回路内に置かれた静電容量の計測を可能にし、計測されるべき静電容量が演算増幅器の入力回路内に置かれることが望ましい。したがって、静電容量計測回路は、妨害に対してより高い安全性を実現するために差動構成は特に望ましい。
【００７２】
本発明による静電容量計測回路のスイッチを駆動するためのクロック信号においては、図２ｂに見られるように、クロック周波数１４０および１４２は相互に異なるクロック関係（期間１４４および１４８）であったが、本発明による静電容量計測回路の動作モードにとっては必ずしも必要なものではない。その期間は相互にどのような関係であってもよく、特別な場合には同じ長さであってもよい。ただし、２つのクロックが時間的にオーバーラップしないことが唯一の要件である。
【００７３】
前述の実施形態においては、本発明による静電容量計測回路は２つの基準電圧のみによって動作していたが、動作原理上、さらに多くの数の基準電圧を用いることも可能であるものの、実施上の簡単さの理由により、同じ大きさで極性の異なる２つの基準電圧を用いることが好ましい。
【００７４】
差動構成による静電容量計測回路においては、図６に示されているように、静電容量２１２と２１４及び／又は静電容量２０４と２０６はそれぞれ対として同じ値である。しかしながら、このことは絶対的に必要な要件ではないが、容易な実施のためには好ましい。もし、それらの静電容量が対として同じでないならば、それら静電容量の不均衡はデジタル信号処理の段階で考慮されなければならない。
【００７５】
原理上、図３を説明する際に議論された要求事項は、本発明による静電容量計測回路で用いられる静電容量の大きさに関するものである。ここでの好ましい実施例では、例えば計測されるべき静電容量は平衡静電容量のおよそ２倍の大きさである。
【００７６】
オフセット補正の方法を含む静電容量計測回路を説明する実施例において、回路内のオフセット静電容量は個別の静電容量として示されている。実際の回路の実施例においては、オフセット静電容量は、例えば集積化されたシリコン膜静電容量、外部のオフセット静電容量とすることができ、または集積化された静電容量ＤＡＣによって実現できる。
【図面の簡単な説明】
【００７７】
【図１】本発明による静電容量計測回路を示す。
【図２ａ】計測静電容量のスイッチングの方法を示す。
【図２ｂ】図２ａの計測静電容量のスイッチングのタイミングダイアグラムを示す。
【図３】オフセットを差し引く方法を供する静電容量計測回路を示す。
【図４】計測すべき静電容量をその帰還回路内に含む静電容量計測回路を示す。
【図５】計測すべき静電容量をその入力回路内に有する静電容量計測回路を示す。
【図６】差分構造による静電容量計測回路を示す。
【図７ａ】デルタ・シグマ変調器の回路ダイアグラムを示す。
【図７ｂ】図７ａのデルタ・シグマ変調器の信号波形を示す。
【図８】デルタ・シグマ変調器の動作モードに関する基本的な回路ダイアグラムを示す。
【図９】スイッチドキャパシタンス技術によるデルタ・シグマ変調器を示す。
【図１】
2008542696.tif 000003
【図２ａ】
2008542696.tif 000004
【図２ｂ】
2008542696.tif 000005
【図３】
2008542696.tif 000006
【図４】
2008542696.tif 000007
【図５】
2008542696.tif 000008
【図６】
2008542696.tif 000009
【図７ａ】
2008542696.tif 000010
【図７ｂ】
2008542696.tif 000011
【図８】
2008542696.tif 000012
【図９】
2008542696.tif 000013
【手続補正書】
【提出日】平成19年8月23日(2007.8.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
クロック的に動作する静電容量計測回路であって、
差動出力端子を有する演算増幅器（２００）と、第１クロックにおいて、第１の端子で前記演算増幅器（２００）の反転入力端子に接続され、第２の端子で非反転入力端子に接続される第１のキャパシタ（２０８）とからなる差動構造のデルタ・シグマ変調器と、
第２クロックにおいて、前記第１のキャパシタ（２０８）の第１の端子に接続される第１の基準信号源（２２４ａ）、および第２クロックにおいて、前記第１のキャパシタ（２０８）の第２の端子に接続される第２の信号源（２２４ｂ）とを備え、
前記第１のキャパシタ（２０８）が計測されるべき静電容量を示すことを特徴とする、静電容量計測回路。
【請求項２】
前記第１の基準信号源（２２４ａ）は基準電圧を供給するように実施され、前記第２の基準信号源（２２４ｂ）は前記第１の基準信号源（２２４ａ）と同じ大きさで異なる符合を有する基準電圧を供給するように実施される、請求項１に記載の静電容量計測回路。
【請求項３】
計測されるべきキャパシタ（２０８）に一定のオフセット静電容量を与えるために、前記演算増幅器（２００）の反転入力端子および非反転入力端子に接続されるオフセット信号源を含む、請求項１または請求項２に記載の静電容量計測回路。
【請求項４】
前記オフセット信号源は、第１の端子で前記演算増幅器（２００）の反転入力端子に接続され、第２の端子で前記演算増幅器（２００）の非反転入力端子に接続される第２のキャパシタ（２１０）を含み、
前記第２のキャパシタ（２１０）は、第１の端子で第２の基準信号源（２２４ｂ）に接続され、第２の端子で第１の基準信号源（２２４ａ）に接続される、請求項３に記載の静電容量計測回路。
【請求項５】
正負の平衡信号を供給するために、第１の平衡信号源が前記演算増幅器（２００）の反転入力端子に接続され、第２の平衡信号源が前記演算増幅器（２００）の非反転入力端子に接続される、請求項１ないし請求項４のいずれかに記載の静電容量計測回路。
【請求項６】
前記第１および第２の平衡信号源は、それぞれ前記第１の基準信号源（２２４ａ）または前記第２の基準信号源（２２４ｂ）に接続される別のキャパシタ（２１２，２１４）を含む、請求項５に記載の静電容量計測回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
計測回路の時間的な動作は、監視作業において重要な役割をもっている。例えば、離調発信器の場合では、信頼性のある計測を行う前に、ある新しい周波数に安定させなければならず、そして続くアナログ・デジタル変換はある付加的な時間を要し、ある長さの計測期間後にのみ確実な計測結果が得られる。
静電容量を計測するための複数の異なるアプローチが文献によって知られており、たとえば、米国特許第６３００７７６号には静電容量のリアクタンスを計測するためのデルタ・シグマ変調器が示され、測定されるべき静電容量が、クロック的にかつ相互に、一方で基準電圧に接続され、他方で積分器の反転入力端子に接続され、他の端子でグランドに固定して接続されている。
国際出願ＷＯ０３／０７１２３０には、第２の計測静電容量を計測するための静電容量計測回路が示され、２つの静電容量を反対極性の基準電圧に接続することにより、計測されるべき静電容量の差がデルタ・シグマ変調原理により決定される。
国際出願ＷＯ２００４／０９０５７０には、アナログ・デジタル変換器の入力での信号が時間的に平均してゼロとなるように、デジタル・アナログ変換器の入力がオフセット手段のオフセット信号を受ける方法が示されている。したがって、アナログ・デジタル変換器によって、信号の変化のみが検出される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
本発明の好ましい実施形態は添付図によって以下で詳述される。
図１は、静電容量計測回路の例を示す。
図２ａは、計測静電容量のスイッチングの例を示す。
図２ｂは、図２ａの計測静電容量のスイッチングのタイミングダイアグラムを示す。
図３は、オフセットを差し引く方法を供する静電容量計測回路の例を示す。
図４は、計測すべき静電容量をその帰還回路内に含む静電容量計測回路の例を示す。
図５は、計測すべき静電容量をその入力回路内に有する静電容量計測回路の例を示す。
図６は、差分構造による静電容量計測回路の実施例を示す。
図７ａは、デルタ・シグマ変調器の回路ダイアグラムを示す。
図７ｂは、図７ａのデルタ・シグマ変調器の信号波形を示す。
図８は、デルタ・シグマ変調器の動作モードに関する基本的な回路ダイアグラムを示す。
図９は、スイッチドキャパシタンス技術によるデルタ・シグマ変調器を示す。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００７７
【補正方法】変更
【補正の内容】
【００７７】
【図１】静電容量計測回路の例を示す。
【図２ａ】計測静電容量のスイッチングの例を示す。
【図２ｂ】図２ａの計測静電容量のスイッチングのタイミングダイアグラムを示す。
【図３】オフセットを差し引く方法を供する静電容量計測回路の例を示す。
【図４】計測すべき静電容量をその帰還回路内に含む静電容量計測回路の例を示す。
【図５】計測すべき静電容量をその入力回路内に有する静電容量計測回路の例を示す。
【図６】差分構造による静電容量計測回路の実施例を示す。
【図７ａ】デルタ・シグマ変調器の回路ダイアグラムを示す。
【図７ｂ】図７ａのデルタ・シグマ変調器の信号波形を示す。
【図８】デルタ・シグマ変調器の動作モードに関する基本的な回路ダイアグラムを示す。
【図９】スイッチドキャパシタンス技術によるデルタ・シグマ変調器を示す。
【国際調査報告】
2008542696.tif 000014
2008542696.tif 000015
2008542696.tif 000016
2008542696.tif 000017
2008542696.tif 000018
2008542696.tif 000019