(57)【要約】  シリコン・オン・インシュレータ（ＳＯＩ）基板（２０）内にコンタクト・ポスト（３６）と、周辺の分離トレンチ（２８）を形成する方法である。この方法は、コンタクト・ホール（２６）と周囲の分離トレンチ（２８）を基板（２０）の活性層（６）から絶縁層（４）までエッチングし、トレンチ（２８）をマスクし、更に、コンタクト・ホール（２６）をベース基板層（２）までエッチングし、非注入真性ポリシリコン（３４）でトレンチ（２８）とコンタクト・ホール（２６）を満たし、次いで、分離トレンチ（２８）を満たす材料は非導電性に維持しながら、高濃度コンタクト・ポスト（３６）をｉｎ  ｓｉｔｕ形成するためにコンタクト・ホール（２６）を満たすポリシリコン材料に関して注入工程を実行することを備える。装置製造工程への不都合な干渉を避けるために、この方法は分離トレンチとコンタクト・ポストを、ほぼ同時に形成可能にする。
2008517457.tif 000002
【特許請求の範囲】
【請求項１】
シリコン・オン・インシュレータ基板の能動半導体装置領域に関してコンタクト・ポスト及び個々の分離トレンチを形成する方法において、前記基板がベース半導体基板層と該ベース半導体基板層上の絶縁材料の層とを備え、前記絶縁材料の層上に活性半導体層が設けられ、前記活性半導体層内で能動半導体装置を形成することができる、方法であって、
前記活性半導体層の表面から前記ベース半導体基板層まで延在するコンタクト・ホールと、前記活性半導体層の表面から前記絶縁材料の層まで延在する周囲のトレンチとを形成し、
前記トレンチの複数側壁に誘電体層を設け、
前記コンタクト・ホール及び前記周囲のトレンチを誘電体又はほぼ非導電性の半導体材料で満たし、
導電性コンタクト・ポストを形成するように、前記コンタクト・ホールを導電性が十分高い半導体で満たすことを備える方法。
【請求項２】
前記コンタクト・ホール及び前記周囲のトレンチが、最初にほぼ非導電性の半導体材料で満たされ、それに続いて、前記半導体材料中にドーパントを導入し、導電性コンタクト・ポストを形成するために、前記コンタクト・ホールのみを満たす前記半導体材料に関して拡散工程が実行される請求項１に記載の方法。
【請求項３】
前記拡散工程用の注入源が、前記活性半導体層内のドーパント又は前記コンタクト・ホール中に満たされた高濃度の半導体材料を備える請求項２に記載の方法。
【請求項４】
前記コンタクト・ホール及び前記周囲のトレンチを形成するステップが、
前記活性半導体層の表面から前記絶縁材料層まで延在する前記コンタクト・ホール及び前記周囲のトレンチをエッチングし、
前記絶縁トレンチを誘電体材料で満たし、
次いで更に、前記コンタクト・ホールを形成するために前記基板層まで前記ホールをエッチングする複数のサブ・ステップを備える請求項１に記載の方法。
【請求項５】
前記コンタクト・ホール及び前記周囲のトレンチを形成するステップが、
前記活性半導体層の表面から前記絶縁材料層まで延在する前記コンタクト・ホール及び前記周囲のトレンチをほぼ同時にエッチングし、
前記トレンチをマスクするか、又は別に保護し、
次いで更に、前記コンタクト・ホールを形成するために前記ホールを前記基板層までエッチングする複数のサブ・ステップを備える請求項１に記載の方法。
【請求項６】
前記マスク・ステップ前に、好ましくは、ほぼ同時に前記トレンチ及び前記ホールの側壁上に誘電体層が堆積され、引き続き前記基板層まで前記ホールをエッチングすることにより、前記複数側壁から前記誘電体層が除去されることになる請求項５に記載の方法。
【請求項７】
シリコン・オン・インシュレータ基板を備える集積回路であって、前記基板がベース半導体基板層と該ベース半導体基板層上の絶縁材料の層とを備え、前記絶縁材料の層上に活性半導体層が設けられ、前記活性半導体層内で能動半導体を形成することができ、前記集積回路のダイが請求項１に記載の方法によるコンタクト・ポスト及び個々の周囲の絶縁トレンチを備える、集積回路。
【請求項８】
能動半導体装置を備える集積回路を製造する方法であって、
請求項１に記載の方法に従って個々のコンタクト・ポスト及び分離トレンチを形成するシリコン・オン・インシュレータを設けることを備える方法。
【請求項９】
請求項６に記載の方法に従って製造される集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に表面側コンタクト及び垂直トレンチ分離を有する半導体装置に関し、より詳しくはシリコン・オン・インシュレータ（ＳＯＩ）基板の能動半導体装置領域についてコンタクト・ポスト及び個々のトレンチ分離を形成する方法に関する。
【背景技術】
【０００２】
多くの場合、特に高電圧用途では、能動半導体装置を下部の半導体基板（「垂直」分離）と、隣接する能動装置（「水平」分離）の両方から完全に電気的に絶縁することが望ましい。
【０００３】
能動装置の垂直分離は、一般にシリコン・オン・インシュレータ（ＳＯＩ）基板を使用することによって達成され、その基板は、図面の図１を参照すると、その上表面に形成された埋め込み絶縁体（通常、シリコン酸化膜）層４を伴うベース半導体（通常、シリコン）基板２と、埋め込み絶縁体層４の上に形成された活性接合半導体（通常、シリコン）層６とを備える。能動装置（トランジスタ）は、絶縁層４の上面上の活性半導体層６内に製造される。
【０００４】
多くの用途では、ベース半導体基板２を接地、又はバイアスすることが必要であり、このために基板２に対するコンタクトが必要とされる。この点に関しては、提案された２つの一般的解決法、即ち表面側コンタクトと裏面側コンタクトがあり、一般的に、この構成のいずれもが当業者には既知である。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
能動装置が加工された後、ウェハの背面側（活性層６の反対側）から基板２にコンタクトが設けられる裏面側コンタクトは、特定の処理装置とさらなる処理ステップを必要とし、装置製造コストを著しく増加させる。更に、既に完全に加工された装置を傷める恐れも無視できない。これらの欠点は表面側コンタクトによって最小限に抑えることができる。
【０００６】
一方、活性層６及び埋め込み絶縁体層４を介してウェハの前面つまり上表面からベース基板２にコンタクトが設けられる表面側コンタクトには、これらの欠点がない。
【０００７】
図面の図２を参照すると、構造体の表面側から活性層６及び埋め込み絶縁体層４を貫通してベース基板２まで延在するコンタクト・ホールを備える表面側コンタクト・ポスト８が形成されたＳＯＩ基板が概略的に図示されており、コンタクト・ホールは、低抵抗率（つまり高導電率）を有するコンタクト・ポストを形成するように高導電性の半導体材料で満たされている。
【０００８】
能動装置を隣接能動装置から水平方向に分離することは、図面の図３に概略的に示されているように、多くの場合（その中に活性部分が形成されている）構造体の活性部分１４を隣接活性部分から分離するために活性半導体層６を貫通して周囲のトレンチをエッチングし、このトレンチ１０の側壁を誘電体層１２で覆うことによって達成される。分離又は導電性半導体材料の層が、トレンチ１０の残りの部分を満たすように形成され、次いでトレンチ表面を平坦化するためにエッチ・バックされてよい。
【０００９】
水平方向の誘電体分離を介して電位の揺らぎを引き起こし、従って隣接装置の性能を妨げる能動装置に印加された電圧の結果として発生する「クロストーク」をできるだけ小さくするために、トレンチ１０の残りの部分を満たす知られた幾つかの方法がある。日本公開特許公報特開平６−１５１５７６に説明されている１つの方法は、トレンチ１０の残りの部分を高導電性層、つまり注入ポリシリコンで満たし、この導電性層に表側又は裏側電極を介して一定電位を印加することによってこの問題に対処している。
【課題を解決するための手段】
【００１０】
本発明者らは、いまや改良された構成を発明しており、本発明の目的は、両方の装置特徴が製造時間又はコストの顕著な増加なしにもたらされるような、コンタクト・ポスト及び周囲の分離トレンチを製造する方法を提供することである。
【００１１】
本発明によれば、シリコン・オン・インシュレータ基板の能動半導体装置領域に関してコンタクト・ポスト及び個々の分離トレンチを形成する方法において、前記基板がベース半導体基板層と該ベース半導体基板層上の絶縁材料の層とを備え、前記絶縁材料の層上に活性半導体層が設けられ、前記活性半導体層内で能動半導体装置を形成することができる、方法であって、前記活性半導体層の表面から前記ベース半導体基板層まで延在するコンタクト・ホールと、前記活性半導体層の表面から前記絶縁材料の層まで延在する周囲のトレンチとを形成し、前記トレンチの複数側壁に誘電体層を設け、前記コンタクト・ホール及び前記周囲のトレンチを誘電体又はほぼ非導電性の半導体材料で満たし、導電性コンタクト・ポストを形成するように、前記コンタクト・ホールを導電性が十分高い半導体で満たすことを備える方法が提供される。
【００１２】
従って、水平デカップリングを達成するために（前述した従来技術とは違って）分離トレンチに特定の電位が印加される必要はなく、また垂直デカップリングは、高い導電性のポスト（及び標準装置製造工程の要素である別の構成要素）を介してベース基板層を表面側電極に接続することによって同時に達成されることができる。更には、前述した従来技術で説明した方法とは違い、クロストークの問題は、トレンチを誘電体（例えば二酸化シリコン）又はほぼ非導電性の半導体材料、例えば真性シリコンで満たすことによって対処されており、これは、更なる高温の装置製造処理の間にストレス関連の問題、例えば結晶欠陥を回避する、というさらなる利点を有する。
【００１３】
高い導電性のコンタクト・ポストと、個々の周囲の非導電性分離トレンチが、ほぼ同時に構成可能であることから、本発明は、前述した本発明の目的を達成しており、更に提案された方法が、以下の顕著な利点も有する、即ち、そのコンタクト形成方法は、サブミクロン・装置製造工程のグランド・ルールに合致しており、装置製造工程内の能動構成要素の作り上げが開始される前に、コンタクト形成工程は、（好ましくは）完成し、それに続いてウェハが標準装置処理を受けることができ、元の能動半導体（シリコン）を介してコンタクトを形成するため、追加的なトポグラフィ又は平坦化課題が生ずることはない。
【００１４】
第１の好ましい実施形態では、前記コンタクト・ホール及び前記周囲のトレンチを形成するステップが、前記活性半導体層の表面から前記絶縁材料層まで延在する前記コンタクト・ホール及び前記周囲のトレンチをほぼ同時にエッチングし、前記トレンチをマスクし、次いで更に、前記コンタクト・ホールを形成するために前記ホールを前記基板層までエッチングする、複数のサブ・ステップを備える。従って、周囲のトレンチ及びコンタクト・ホールの主要部分は、単一のステップで形成することができる。
【００１５】
前記マスク・ステップ前に、好ましくは、ほぼ同時に前記トレンチ及び前記ホールの側壁上に誘電体層が堆積され、引き続き前記基板層まで前記ホールをエッチングすることにより、前記複数側壁から前記誘電体層が除去されることになる（それにより誘電体層の形成の間にコンタクト・ホールをマスクする必要がなくなる）。
【００１６】
第１の例示的実施形態では、前記コンタクト・ホール及び前記周囲のトレンチを形成するステップが、前記活性半導体層の表面から前記絶縁材料層まで延在する前記コンタクト・ホール及び前記周囲のトレンチをほぼ同時にエッチングし、前記トレンチをマスクし、次いで更に、前記コンタクト・ホールを形成するために前記ホールを前記基板層までエッチングする、複数のサブ・ステップを備える。従って、周囲のトレンチ及びコンタクト・ホールの主要部分は、単一のステップで形成することができる。
【００１７】
前記マスク・ステップ前に、好ましくは、ほぼ同時に前記トレンチ及び前記ホールの側壁上に誘電体層が堆積され、引き続き前記基板層まで前記ホールをエッチングすることにより、前記複数側壁から前記誘電体層が除去されることになる（それにより誘電体層の形成の間にコンタクト・ホールをマスクする必要がなくなる）。
【００１８】
引き続き、ほぼ非導電性の材料が堆積され、高い導電性の材料の堆積が続く。分離トレンチ及びコンタクト・ホールの幅をそれぞれ適切に選択することによって、後に図示されているように（図４ｄを参照のこと）、分離トレンチが完全にほぼ非導電性の材料で満たされ、コンタクト・ホールのみが高い導電性の材料で満たされることで達成される。前記活性シリコンの表面から、高い導電性の材料、ほぼ非導電性の材料、及び誘電体材料を除去した後に、両方の望ましい半導体装置特徴、誘電体材料及びほぼ非導電性の材料のみを含む水平デカップリング用分離トレンチと、垂直デカップリング用の、表面側の電極を介して一定電位がベース基板２に印加可能であるコンタクト・ポストとが完成される。
【００１９】
第２の例示的実施形態では、分離トレンチの側壁が誘電体材料で覆われるだけでなく、分離トレンチが完全に誘電体材料で覆われる。この場合には、マスク・ステップを実行することなしにホールを基板層までエッチングする間中、分離トレンチ内の誘電体材料は保護される。従って、この追加的マスク・ステップは回避可能である。
【００２０】
第３の例示的実施形態では、高い導電性の層の堆積が省かれ、分離トレンチとコンタクト・ホールの両方がほぼ非導電性の材料だけで満たされる。この場合には、コンタクト・ポストは、例えば活性半導体層のドーパント又は注入源としてコンタクト・ホール中に満たされた高濃度の半導体材料を用いる拡散工程によって導電性にされる。ほとんどの場合、そのような拡散工程は、後続の標準半導体装置処理の一部であることになる。
【００２１】
すべての実施形態の前記誘電体層は二酸化シリコンを含んでもよく、前記ほぼ非導電性の層は真性シリコンを含んでもよく、また前記高い導電性の層は例えば注入シリコンを含んでもよい。これらの例は、現在の好ましい製造工程の単なる反映であり、本発明が、この点で限定されるべきであると意図されていないような別の適切な材料が想定される。
【００２２】
また本発明によれば、シリコン・オン・インシュレータ基板を備え、前記基板がベース半導体基板層と該ベース半導体基板層上の絶縁材料の層とを備え、絶縁材料の層の上に活性半導体層が設けられ、その活性半導体層内で活性半導体を形成することができる集積回路ダイであって、上記で規定された方法によるコンタクト・ポスト及び個々の周囲の絶縁トレンチを備える集積回路ダイが提供される。
【００２３】
また本発明は、能動半導体装置を備え、その方法が、上記で規定された方法による個々のコンタクト・ポスト及び分離トレンチを形成することを備える集積回路を製造する方法にまで及ぶ。
【００２４】
本発明は、その上更に前述された方法に従って製造された集積回路にまで及ぶ。
【００２５】
本発明のこれらの、また別の態様は、本明細書で説明されている実施形態から明らかになり、その実施形態を参照して解明されるであろう。
【００２６】
次に、本発明の実施形態が、単に例示として、添付の図面を参照して説明されるであろう。
【発明を実施するための最良の形態】
【００２７】
次に図面の４、４ａ〜４ｆ及び５を参照し、本発明の例示的実施形態による装置製造方法が、詳細に説明される。
【００２８】
ステップ１００
図面の図４に図示されているシリコン・オン・インシュレータ基板２０を考えると、そこでベース基板層２はシリコンを備え、絶縁層４は二酸化シリコン（ＳｉＯ２）を備え、活性半導体層６はシリコンを備える。第１ステップでは、二酸化シリコン（ＳｉＯ２）の層２２を備えるフィールド酸化膜層が、基板２０の活性層６の露出させた表面上で酸化工程を介して成長され、これは当業者にはよく知られたことである。フィールド酸化膜層の目的は、基板２０の活性層６を保護するためと、ドーピング障壁の生成に用いるためである。後続の窒化物化ステップもまた、フィールド酸化膜層２２上に窒化膜（Ｓｉ３Ｎ４）層２４を生成するために実施されてよい。フィールド酸化膜層２２及び窒化膜層２４を生成するステップは、半導体装置製造の当業者には明らかであろうが、活性領域画定のために標準膜を使用する標準ＰＡＤ酸化膜／窒化膜堆積ステップを含んでもよい。
【００２９】
ステップ１０２
次に、ホール２６と、周囲のトレンチ２８が、図４ａに図示さているように活性シリコン層６を貫通してエッチングされ、図４ｂに示されているように二酸化シリコンの誘電体層３０が、残っている窒化膜層２４の上面、そして、ホール２６及び周囲のトレンチ２８の側壁上に堆積される（ステップ１０４）。
【００３０】
ステップ１０６
次に、ＣＨＲ（ＲＴＭ）粘着テープなどのマスキング層３１が、基板の活性装置領域上と分離トレンチ２８内にもたらされ、図４ｃに示されているように、コンタクト・ホール２６を絶縁層４を貫通してベース基板層２まで拡張させるために後続のエッチング工程が実行される。図４ｃに示されているように、誘電体層がコンタクト・ホール２６の側壁から除去されるように、このエッチング工程が当業者にはよく知られたことである選択された条件の下でなされることは理解されるであろう。
【００３１】
ステップ１０８
エッチング・ステップ１０６に続いて、マスク３０が除去され、非注入（真性）ポリシリコン３４が、トレンチ２８及びコンタクト・ホール２６の一部分を満たすようにウェハ上に堆積され、それに続いてｉｎ  ｓｉｔｕ注入ポリシリコン３５が、図４ｄに示されているように、コンタクト・ホール２６の充填を完成させるためにウェハ上に堆積される。
【００３２】
ステップ１１０
誘電体層と同様に注入及び非注入ポリシリコンの層が、図４ｅに示されているように、トレンチ及びコンタクト・ホール表面を平坦化するために窒化膜層２４の上面から除去される。これは、平坦な（平坦化された）表面が作り出されるまでウェハ表面の平らでないトポグラフィから材料を除去するＣＭＰ（化学機械研磨）によって達成されてよい。これは、後続のフォトリソグラフィが、高精度で行われることを可能にし、薄膜層が最小の高さ変動で形成できることを可能にする。
【００３３】
ステップ１１２
この工程に続いて、標準装置処理（ステップ１１４）が再開され、これは、図４ｆに示されているように、普通は、高温アニール工程だけでなく、その間にシリコン中にドーパントの拡散が生じることになる例えばＬＯＣＯＳ（シリコンの局所酸化）工程によって活性領域を画定することを含む。
【００３４】
ステップ１１４
表面側電極の構成は、標準装置処理を用いて、例えばコンタクト・ポスト８の隣の活性シリコン６の表面に金属プラグを介してコンタクトをとることによって完成させることができ、それはシリコン装置の外側の配線に接続可能である。
【００３５】
前述した実施形態は、本発明を限定するのではなく例示するものであること、また、添付の特許請求の範囲によって定義される本発明の範囲から逸脱することなく、当業者なら多くの代替の実施形態を設計することが可能になることに留意されたい。用語「備えている」「備える」及び同種のものは、任意の請求項の中に、又は本明細書全体の中に列挙されたもの以外の要素又はステップの存在を排除しない。要素の単独の参照は、そのような要素の複数の参照、並びにその逆の場合も排除しない。本発明は、幾つかの別個の要素を備えているハードウェアによって、また適切にプログラムされたコンピュータによって実施されてよい。幾つかの手段を列挙している装置請求項では、これらの手段の幾つかがハードウェアの１つ及び同じ要素によって実施されてもよい。特定の手段が互いに異なる従属請求項に列挙されている単なる事実は、これらの手段の組合せが有利に使用され得ないことを示すものでない。
【図面の簡単な説明】
【００３６】
【図１】シリコン・オン・インシュレータ（ＳＯＩ）基板の概略断面図である。
【図２】基板の活性層の表面から基板のベース基板層まで延在するコンタクト・ポストを含む図１のＳＯＩ基板の概略断面図である。
【図３】基板の活性層の表面から基板のベース基板層まで延在するコンタクト・ポストと、活性層の表面から基板の絶縁層まで延在する周囲の分離トレンチとを含む図１のＳＯＩ基板の概略断面図である。
【図４】本発明の例示的実施形態による方法の一処理段階の概略図である。
【図４ａ】本発明の例示的実施形態による方法の一処理段階の概略図である。
【図４ｂ】本発明の例示的実施形態による方法の一処理段階の概略図である。
【図４ｃ】本発明の例示的実施形態による方法の一処理段階の概略図である。
【図４ｄ】本発明の例示的実施形態による方法の一処理段階の概略図である。
【図４ｅ】本発明の例示的実施形態による方法の一処理段階の概略図である。
【図４ｆ】本発明の例示的実施形態による方法の一処理段階の概略図である。
【図５】本発明の例示的実施形態による装置製造方法の主なステップを図示する概略流れ図である。
【図１】
2008517457.tif 000003
【図２】
2008517457.tif 000004
【図３】
2008517457.tif 000005
【図４】
2008517457.tif 000006
【図４ａ】
2008517457.tif 000007
【図４ｂ】
2008517457.tif 000008
【図４ｃ】
2008517457.tif 000009
【図４ｄ】
2008517457.tif 000010
【図４ｅ】
2008517457.tif 000011
【図４ｆ】
2008517457.tif 000012
【図５】
2008517457.tif 000013
【国際調査報告】
2008517457.tif 000014
2008517457.tif 000015
2008517457.tif 000016
2008517457.tif 000017