(57)【要約】集積回路が複数のセンシング回路(12)を具え、各々が、それぞれの物理的動作パラメータがそれぞれの基準値以上であるか以下であるかを検出する。この集積回路はシリアル・シフトレジスタ(11)を含み、このシリアル・シフトレジスタは、それぞれの基準値を表現するディジタルデータ信号を、逐次近似更新回路(14)からセンシング回路(12)に移送し、そして逐次近似更新回路(14)に戻す。センシング回路(12)の検出結果は上記ディジタルデータ信号と共に逐次近似更新回路に移送される。アナログ−ディジタル変換プロセス中に、逐次近似更新回路(14)を用いて、上記基準値が物理的動作パラメータ値の逐次近似値を形成するように、上記ディジタルデータを求める。このようにして、逐次近似更新回路(14)は複数のセンシング回路(12)によって共用される。
2008520996.tif 000002
【特許請求の範囲】
【請求項１】
複数のセンシング回路(12)及び１つの更新回路(14)を具えた逐次近似型アナログ−ディジタル変換回路であって、前記センシング回路(12)の各々は、それぞれのアナログの物理的動作パラメータ値が、ディジタル近似データによって表現されるパラメータ値以上であるか以下であるかを示すそれぞれのセンシング結果を形成し、前記更新回路(14)は、前記センシング結果に応じて、前記ディジタル近似データに対する逐次的更新を、逐次的に更新されるディジタル近似データが、前記アナログの物理的動作パラメータ値を実質的に表現するディジタル値に収束するように行う逐次近似型アナログ−ディジタル変換回路と；
前記複数のセンシング回路(12)に結合された並列出力であって、前記ディジタル近似データを供給するための並列出力と、前記センシング結果を受信するための並列入力と、前記更新回路に結合された並列入力／出力であって、前記センシング回路のそれぞれについて逐次的に、前記センシング結果を供給し、かつ前記近似データを更新するための並列入力／出力とを有するシリアル・シフトレジスタ回路(11)とを具え、
これにより、前記更新回路(14)が前記複数のセンシング回路によって共用されることを特徴とする集積回路。
【請求項２】
前記ディジタル近似データが近似数値を表現し、前記更新回路(14)が、シリアル・シフトレジスタ(30)に結合された加算回路(32)を含み、前記加算回路(32)は、前記センシング結果によって制御されるステップ数値を前記近似数値に加算し、前記シリアル・シフトレジスタ(30)中の前記ディジタル近似データを前記加算の結果に置き換えることを特徴とする請求項１に記載の集積回路。
【請求項３】
前記更新回路が、前記センシング結果によって前記ステップ数値を２つの所定ステップ値から選択するように構成されていることを特徴とする請求項２に記載の集積回路。
【請求項４】
前記更新回路に結合され、一組のステップ値を選択するように構成された制御回路(36)を具え、前記一組のステップ値から前記センシング結果によって前記ステップ数値を選択することを特徴とする請求項２に記載の集積回路。
【請求項５】
前記更新回路(14)が複数種類の更新をサポートするように構成され、前記集積回路が、前記センシング回路(12)のそれぞれについての前記ディジタル近似データを更新するために用いる更新を前記複数種類の更新から選択する制御を行うように構成された制御ユニット(36)を具え、前記制御回路(36)は、前記センシング回路(12)のそれぞれについての情報に応じて、前記更新の種類を選択することを特徴とする請求項１に記載の集積回路。
【請求項６】
前記センシング回路(12)は、前記センシング回路(12)のそれぞれについてのそれぞれの情報をシリアル・シフトレジスタ(20, 50, 30, 54)に供給するように構成され、前記制御ユニット(36)は、前記センシング回路(12)のそれぞれについての情報を、前記シリアル・シフトレジスタ(20, 50, 30, 54)から得るように構成されていることを特徴とする請求項５に記載の集積回路。
【請求項７】
前記センシング回路(12)の少なくとも一部の各々が、当該センシング回路に関連するパラメータのセンシングのモードを制御するためのそれぞれの制御入力を有し、前記センシング回路の少なくとも一部の前記制御入力は、前記シリアル・シフトレジスタ(20, 60)からの情報によって前記モードを制御するために前記シリアル・シフトレジスタ(20, 60)に結合されていることを特徴とする請求項１に記載の集積回路。
【請求項８】
前記センシング回路(12)の少なくとも一部の各々が、ディジタル−アナログ変換回路(22)と、パラメータ検出回路(24)と、比較器回路(26)とを具え、前記比較器回路(26)のそれぞれの入力は、前記ディジタル−アナログ変換回路(22)の出力及び前記パラメータ検出回路(24)の出力に結合され、前記比較器回路(26)の出力は、シリアル・シフトレジスタ回路(20, 28)に結合されて、前記センシング結果を前記シリアル・シフトレジスタ回路(20, 28)に供給することを特徴とする請求項１に記載の集積回路。
【請求項９】
外部接続端子(16)、及び前記外部接続端子(16)に結合された制御回路(14)、及び前記シリアル・シフトレジスタ回路(11)を具え、前記制御回路(14)は、循環モードと外部アクセスモードとの間で切り換え可能であり、前記循環モードでは、前記制御回路(14)は、前記シリアル・シフトレジスタ回路(11)からのデータを前記更新回路経由で当該シリアル・シフトレジスタ回路(11)の入力に戻るように結合し、前記外部アクセスモードでは、前記制御回路(14)は、前記外部接続端子(16)からのデータを前記シリアル・シフトレジスタ回路(11)の入力に結合することを特徴とする請求項１に記載の集積回路。
【請求項１０】
前記センシング回路(12)のそれぞれによって検出される前記物理的動作パラメータは、前記集積回路内の局部温度、電源ノイズ強度、クロストーク強度、及びクロックジッタの少なくとも１つを含むことを特徴とする請求項１に記載の集積回路。
【請求項１１】
集積回路の複数の物理的動作パラメータを測定する方法において、
それぞれのセンシング回路(12)に対する基準値を表現するディジタル数値を供給するステップと；
各センシング回路(12)を用いて、前記物理的動作パラメータのそれぞれの、前記センシング回路(12)に供給されるそれぞれの基準値に対する相対値を検出するステップと；
前記センシング回路(12)間で逐次近似の更新回路を共用して、前記検出した相対値のそれぞれに応じて、前記基準値を表現するディジタル数値を次々に更新するステップであって、この更新は、前記ディジタル数値の各々が、前記物理的動作パラメータのそれぞれの表現を近似する値に収束するそれぞれの更新数値列の一部分をなすように行うステップと
を具えていることを特徴とする集積回路のパラメータ測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路、及びこうした集積回路の物理的動作パラメータを監視する方法に関するものである。
【背景技術】
【０００２】
【特許文献１】米国特許出願第2004/0128115号
【０００３】
米国特許出願第2004/0128115号は、電源ノイズを測定するためのセンサを有する集積回路を記載している。これらのセンサからのデータを読み込むためのシフトレジスタが設けられている。最大電源ノイズ電圧及び最小電源ノイズ電圧を測定するためのセンサが設けられている。動作中には、最大または最小の電源ノイズ電圧を超えるまで、各センサはある値の範囲にわたって基準電圧をスイープ（掃引）する。このセンサは、最大及び最小の電源ノイズ電圧を表現するディジタル値を捕捉し、捕捉したディジタル値を上記シフトレジスタにロードする。そして、上記シフトレジスタを用いて、これらのディジタル値を集積回路外にシリアル（直列）出力する。
【０００４】
【特許文献２】ＰＣＴ特許出願第2004/068156号
【特許文献３】欧州特許出願第647905号
【０００５】
ＰＣＴ特許出願第2004/068156号も同様に、測定した物理的動作パラメータを表現するディジタルデータのスキャンチェーン内への捕捉を記載しているが、最大及び最小電圧を測定するためのスイープには言及していない。欧州特許出願第647905号は、電圧を基準電圧と比較し、比較結果をスキャンチェーンを通してシフト出力することによってテストを実行するテスト回路を記載している。
【０００６】
回路の複雑性の絶え間ない増加に伴い、集積回路内の物理的動作パラメータを検出（センシング）するためのセンシング回路の数を増加させる必要性が存在する。集積回路内の多くの異なる箇所における温度及び電源ノイズ、クロストーク、クロックジッタのような物理的動作パラメータを測定して、集積回路が適正に機能しているか否かを監視することが望ましい。しかし、集積回路によって実行される機能にとっては、これらの物理的動作パラメータ用のセンシング回路は無価値なオーバヘッドである。従って、これらのセンシング回路が占める回路面積を最小化することが望ましい。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的はとりわけ、集積回路の物理的動作パラメータ用のセンシング回路のために使用する回路面積の量を低減することにある。
【０００８】
本発明の目的はとりわけ、小量の回路面積を用いて集積回路内の物理的動作パラメータの値を測定することのできるセンシング回路を提供することにある。
【０００９】
本発明による集積回路は請求項１に記載されている。集積回路内では、逐次近似によるＡ／Ｄ変換（アナログ−ディジタル変換）を用いて、物理的動作パラメータの測定値を表現するディジタル数を得る。共用の更新回路を用いて、複数のセンシング回路用の逐次近似値を順次選択する。これらのセンシング回路と更新回路とをシリアル（直列）シフトレジスタによって結合して、逐次近似及び検出結果を交換する。
【課題を解決するための手段】
【００１０】
逐次近似自体はＡ／Ｄ技術として周知である。逐次近似を用いるＡ／Ｄ変換回路の例は、ディジタル近似用に得られたＤ／Ａ変換回路のアナログ出力信号が、測定すべき信号より高いか低いかを示す検出結果を生成するためのＤ／Ａ（ディジタル−アナログ）変換回路及び比較器（コンパレータ）を使用する。更新回路は、逐次近似が、測定しなければならない信号に近いＤ／Ａ変換値を生じさせるディジタル値に向かって収束するように、検出結果に応じて逐次的なディジタル近似値を選択する。逐次近似更新方式の単純な例は、ディジタル近似値が、測定しなければならない信号以下のＤ／Ａ変換値を生じさせることを検出結果が示す限り、ディジタル近似値を所定ステップずつ上昇させることを含む。より複雑な逐次近似更新方式は、ステップサイズの漸進的低減を含む。逐次近似の結果は、利用可能なビット数及び／または逐次的近似のステップ数値及び／またはパラメータ自体の変動が与えられた上で達成可能な精度内で、実際の物理的動作パラメータ値に等しい物理的動作パラメータの値を表現するディジタル数である。こうした精度内で等しいことが達成された際に、上記ディジタル数が物理的動作パラメータにほぼ等しい、または物理的動作パラメータを近似すると称する。正確に等しいことは一般に不可能である。
【００１１】
逐次近似を用いるＡ／Ｄ変換器（コンバータ）では、逐次近似値を選択する更新回路が大きな回路面積を占める。
【００１２】
本発明によれば、複数のセンシング回路に必要な回路面積は、シリアル・シフトレジスタを介して更新回路を共用することによって低減される。集積回路内に含まれ、テストアクセスを提供するスキャンチェーンを用いて、センシング回路と更新回路との間で逐次近似値及び検出結果を交換することが好ましい。このことは回路のオーバヘッドを最小化する。集積回路が、物理的動作パラメータを外部供給した基準値と比較するテストをサポートする場合には、いずれにせよスキャンチェーン及びセンシング回路を設ける必要がある。共用の更新回路を追加することによって、こうした構造は、単なる比較結果の代わりにマルチビット（多ビット）の測定結果が得られる動作モードもサポートする。
【００１３】
好適例では、上記更新回路が、上記シリアル・シフトレジスタに結合された加算器を含んで、検出結果によって制御されるステップ数値を加算することによってディジタル近似値を更新する。このことは効果的な更新メカニズムを提供する。別な好適例では、上記ステップ数値を１つの所定組（例えば１と０の値）から選択することができ、このことは更新回路を簡略化する。その代わりに、あるいはこれと組み合わせて、利用可能なステップ数値を、逐次近似のステップに応じて、あるいは当該センサについてのディジタル近似値を更新する特定センサに応じて変化させることができる。このことは、収束を加速させること、あるいは収束に達した際に停止することを可能にする。
【００１４】
他の好適例では、上記更新回路が複数種類の更新をサポートし、例えば、異なるステップ数値の加算による更新、「温度計」コードを移送することによる更新（ここで論理値１のストリングと論理値０のストリングとの境界が近似値を示す）、及びその位置が近似値を示す１つの例外ビットと共に移送することによる更新、の少なくとも２つをサポートする。この好適例では、制御ユニットが、これら複数種類の更新のうちどれを用いて、センシング回路のそれぞれについてのディジタル近似データを更新するかを制御する。従って、共用の更新回路の更新動作は、当該センシング回路についての更新を行うセンシング回路毎に特有のものとすることができる。更新の種類の選択は、それぞれのセンシング回路を記述するメモリーからのデータの制御下で実行することができるが、上記更新回路に移送されるセンシング回路自体からのデータを用いて更新の種類を制御することが好ましい。このようにして、センシング回路の異なる構成をサポートするために、更新回路への適応を必要としない。
【００１５】
他の好適例では、センシング回路の少なくとも一部分の各々が、上記シフトレジスタ回路からの制御データの制御下で、当該センシング回路部分に関連するパラメータのセンシングのモードを制御するためのそれぞれの制御入力を有する。異なるセンシングのモードは、異なる積分期間、異なる感度、異なる物理的パラメータを表現する異なるアナログ信号の多重化、等を提供することができる。上記制御データを集積回路の外部から供給して、例えば必要なセンシングのモードを選択することができる。上記制御データは近似データと共に循環することが好ましい。
【００１６】
一般に、各センシング回路はＤ／Ａ変換回路及び比較器回路を含む。Ｄ／Ａ変換回路はあらゆる種類のものとすることができ、例えば、ディジタル近似値のビット値を総計する変換回路とすることができ、総計に当たり、これらのビット値に異なるアナログの重みを割り当てる（これらの重みは一般に、２の異なるべき乗を基本値に乗じたものである）。
【００１７】
これに代わるＤ／Ａ変換の種類は「温度計」コードを含み、ここでディジタル近似値の各ビットは異なるアナログ値を効果的に選択する。
【００１８】
しかし、本発明はＤ／Ａ変換器−比較器の構造を有するセンシング回路に限定されない。他の好適例では、バイナリ（２進）出力をマルチビット・ディジタル入力及び物理的動作パラメータの関数として直接生成する単一の回路を用いることができる。他の好適例では、検出結果は、例えば近似プロセスを加速させるための情報を提供するためのマルチビットを含むことができる。
【００１９】
本発明のこれら及び他の目的及び利点は、以下の図面を用いた非限定的な実施例によって例示される。
【発明を実施するための最良の形態】
【００２０】
図１に、多数の回路ブロック１０、及びシフトレジスタ１１と、センシング回路１２と、制御回路１４とが直列接続されてシリアル・シフトレジスタ構造を形成するスキャンチェーン構造を有する集積回路の概観を配置図的に示す。制御回路１４は、集積回路の外部接続端子１６に結合されたインタフェースを有する。明瞭さのために、回路ブロック１０の一部のみに明示的にラベルを付ける。さらに、回路ブロック間の機能接続、クロック接続、等は、明瞭さのために明示的に示していない。
【００２１】
それぞれのセンシング回路１２は、例えば回路ブロック１０内に位置し、配置図上では、こうした回路ブロックによって包囲されるか、あるいは回路ブロック１０に隣接する。センシング回路１２は、集積回路の半導体内の局部温度、集積回路の一部分における１つの電源導体上の電源ノイズ電圧振幅、集積回路内の特定位置におけるクロストーク電圧振幅、局所的クロック信号のクロックジッタ、等のような局所的な物理的動作パラメータを検出するように設計されている。回路ブロック１０毎に１つのセンシング回路１２を示しているが、２つ以上のセンシング回路を回路ブロック１０毎に設けることができることは明らかであり、そして一部のセンシング回路１２はすべての回路ブロック１０から離れた所にあるか、あるいは、一部の回路ブロック１０の付近にはセンシング回路を存在させないことができることは明らかである。各センシング回路１１は、上記シフトレジスタ構造中のそれぞれのシフトレジスタ１１に結合されている。シフトレジスタ１１−センシング回路１２の組合せの大部分は単一ブロック１１−１２として示している。シフトレジスタ１１及びセンシング回路１２の一部のみに明示的にラベル付けしている。
【００２２】
図２に、センシング回路１２の具体例を示す。この回路は、シフトレジスタセル２８と直列のシフトレジスタ２０、ディジタル−アナログ変換回路２２、パラメータ検出回路２４、及び比較器（コンパレータ）２６を含む。比較器２６は、ディジタル−アナログ変換回路２２の出力及びパラメータ検出回路２４の出力に結合された入力を有する。比較器２６は、シフトレジスタセル２８の入力に結合された出力を有する。シリアル・シフトレジスタ２０及びシフトレジスタセル２８は、図１に示すシフトレジスタ構造の一部を形成する。
【００２３】
動作中には、データはシフトレジスタ構造を通して直列にシフト（移動）され、このためデータもシリアル・シフトレジスタ２０を通って移動する。シリアル・シフトレジスタは、移動されたデータの各ビットを並列に、ディジタル−アナログ変換回路２２に対して出力する。これに応答して、ディジタル−アナログ変換回路２２はアナログ信号を比較器２６の第１入力に対して出力する。パラメータ検出回路２４は、集積回路の局所的な物理的動作パラメータに感応した出力信号を生成する。この出力信号は比較器２６の第２入力に供給される。比較器２６は、ディジタル−アナログ変換回路２２からの出力信号がパラメータ検出回路２４からの出力信号より高いか低いかを示すバイナリ信号を出力する。これらの出力信号が例えば電圧であれば、このバイナリ信号は、比較器２６のどの入力が最も高い電圧を受信したかを示す。
【００２４】
制御回路１４（図示せず）からの捕捉制御信号は、シフトレジスタセル２８に、シフトレジスタ構造から受信したデータを移送すべきか、その代わりに、比較器２６からのバイナリデータを捕捉し、捕捉したデータを移送すべきかを信号通知する。これに続いて、捕捉したバイナリデータ、及びディジタル−アナログ変換回路２２に供給されたデータは、シフトレジスタ構造を通してシフトされる。
【００２５】
多くの異なる種類のパラメータ検出回路を用いることができる。その例は、既知のＰＴＡＴ（Proportional to Absolute Temperature：絶対温度比例型）電圧源回路、電源ラインを通る電流、またはこうした電流の平均振幅に比例する電圧を出力する電流検出回路、局所的ノイズ振幅に比例する出力電圧を生成する増幅兼整流回路、等を含む。使用するパラメータ検出回路の種類に応じて、異なるパラメータが測定される。
【００２６】
図３に更新回路を示し、これは制御回路１４の一部である。この更新回路は、シリアル・シフトレジスタ３０、加算回路３２、シフトレジスタセル３４、及び制御ユニット３６を含む。シリアル・シフトレジスタ３０とシフトレジスタセル３４とは直列に結合され、図１に示すシフトレジスタ構造の一部を形成する。シリアル・シフトレジスタ３０は、加算回路３２に結合された入力兼出力を有する。シフトレジスタセル３４は、加算回路３２に結合された出力を有する。制御ユニット３６は、シリアル・シフトレジスタ３０に結合された制御出力を有する。
【００２７】
動作中には、データはシリアル・シフトレジスタ構造を通して、更新回路内のシリアル・シフトレジスタ３０及びシフトレジスタセル３４内にシフトされる。加算回路３２は、シリアル・シフトレジスタ３０からデータビットを並列に受信し、そしてシフトレジスタセル３４からのビットを受信する。シリアル・シフトレジスタ３０からのデータビットは数値を表現し、そして加算回路３２は、シフトレジスタセル３４からのビット値に応じて、この数値に等しい新たな数値、またはこの数値に１を加えた新たな数値を求める。シリアル・シフトレジスタ３０はこの新たな数値を捕捉し、これにより、シフトレジスタ３０のビットは、制御ユニット３６からの信号に応答して、シフトレジスタ構造中の前の数値にとって代わる。
【００２８】
制御回路１４は、シフトレジスタ構造を通してデータを直列（シリアル）にシフトする。一旦、ディジタル−アナログ変換回路２２に供給されたデータ値のビット、及び比較器２６から捕捉された検出結果が、それぞれシリアル・シフトレジスタ３０及びシフトレジスタセル３４に達すると、制御ユニット３６はシリアル・シフトレジスタ３０に、新たな数値を捕捉することを信号通知する。加算回路３２は、ディジタル−アナログ変換回路２２からの出力信号がパラメータ検出回路２４の出力信号以上であったことが比較器２６によって信号通知されたことを、シフトレジスタセル３４からのビットが示す際に、上記新たな数値を前の数値に等しくするように構成されている。加算回路３２は、ディジタル−アナログ変換回路２２からの出力信号がパラメータ検出回路２４の出力信号以下であったことが比較器２６によって信号通知されたことを、シフトレジスタセル３４からのビットが示す際に、上記新たな数値を、前の数値に１を加えた数値を生成するように構成されている。
【００２９】
これに続いて、新たな数値のビットをシフトレジスタ構造を通して、センシング回路のシフトレジスタ２０に戻す。この目的のために、制御回路１４はシフトレジスタ回路を、データが循環するループ動作に切り換える。一旦、上記新たな数値のビットがシフトレジスタ構造を通ってセンシング回路１２に達すると、比較器２６からの新たなバイナリの結果を捕捉する。この後に、上記の更新プロセスを反復する、等を行う。その結果、シフトレジスタ構造中の数値は最終的に、ディジタル−アナログ変換回路２２に、パラメータ検出回路２４の出力信号を近似するアナログ出力信号を生成させる値を有する。
【００３０】
最初は、測定サイクルの開始時に、制御回路１４は、可能な最小の結果（例えば０）を表現する数値を、シフトレジスタ構造にロードさせる。
【００３１】
一実施例では、センシング回路１２のすべてが図２に示す構造を有する。その結果、異なるセンシング回路１２からの数値及び捕捉した比較器の出力信号は、図３の更新回路を通って逐次的に移送される。センシング回路１２からの数値及び捕捉した比較器の出力信号が更新回路内に存在する際に毎回、制御回路３６は制御信号を発行して、加算器３２から新たな数値を捕捉する。このようにして、同じ更新回路が複数のセンシング回路１２についての更新を実行する。
【００３２】
制御回路は、循環モードと外部モードとの間で切り換わることができるように構成されていることが好ましく、循環モードでは、シフトレジスタ構造から受信したデータが更新されてシフトレジスタ構造に戻され、外部モードでは、シフトレジスタ構造から受信したデータがテストデータ出力にシフト出力され、及び／または、外部データがシフトレジスタ構造中にシフト入力される。制御回路１４によるモード選択は、例えば通常の境界走査コマンド技術を用いて制御することができる。一般に、こうしたインタフェースを用いて、テスト中の組合せ回路に供給されるデータをシフト入力し、この組合せ回路からの応答を捕捉し、そしてこれらの結果をシフト出力する。一実施例では、センシング回路を含むシフトレジスタのループは、こうしたテスト用の入力及び／または出力を有するシフトレジスタセルも含むが、センシング回路用には、センシング回路及び更新回路に用いるためのレジスタセル以外のレジスタセルを実質的に含まない専用シフトレジスタ経路（パス）を用いることが好ましい。このことは、パラメータ値のより高速な測定を可能にする。測定中には、制御回路はこの経路を、シフトレジスタ・ループを形成するように切り換えるが、測定前、あるいは測定後には、経路を外部テストデータ入力または出力端子に結合して初期化データを供給するか、あるいはパラメータ値を読み出すことができる。
【００３３】
図１〜３は１つの可能な具体例を示すに過ぎないことは明らかである。
【００３４】
図４に更新回路の具体例を示し、ここでは新たな数値の形成中に可変のステップサイズを用いることができる。この具体例では、シフトレジスタセル３４と加算回路３２との間にステップサイズ選択回路４０を追加する。制御ユニット３６は、ステップサイズ選択回路４０に結合された制御出力を有する。ステップサイズ選択回路４０は、制御回路３６によって制御されるステップサイズを表現するマルチビット数値を出力するように構成されている。ステップサイズ選択回路４０は、比較器の結果が１の値を有する際にはステップサイズの減算を表わす数値が出力され、比較器の結果が他の値を有する場合には選択するステップサイズの加算を表わす数値が出力される意味で、シフトレジスタセル３４からの比較器の結果の制御下で、上記マルチビット数値の符号を選択するように構成されている。
【００３５】
動作中には、制御回路１４は最初に、シリアル・シフトレジスタ構造中の数値を大きい値に設定し、ディジタル−アナログ変換回路２２に供給されるビットによって表現することのできる最大数値のほぼ半分に設定することが好ましい。初期のステップサイズはこの値の半分に設定する。
【００３６】
これに続いて、種々のセンシング回路についての数値を更新するラウンド毎に選択する数値を半分にする。
【００３７】
その結果、近似値のバイナリ探索が行われる。例えば、（最大の）ディジタル数値が２５５（８ビットで表現される）であれば、初期の数値は１２８に設定し、そしてステップサイズは逐次的に、６４、３２、１６、８、４、２、及び１に設定する。その結果、更新される数値はまず、比較器２６が、ディジタル−アナログ変換回路２２の出力が、（他方の）入力数値１２８以上であることを示すか以下であることを示すかに応じて、６４だけ増加または減少する。上記逐次的なステップサイズについてこのことを繰り返し、例えば、最初のステップの後には、数値は１２８−６４＝６４となり、そして更新される数値は、比較器２６が、ディジタル−アナログ変換回路の出力が入力数値６４以上であることを示すか以下であることを示すかに応じて、３２だけ増加または減少する。
【００３８】
この実施例でも、すべてのセンシング回路１２についての更新を同じ更新回路によって逐次的に実行する。すべてのセンシング回路１２についての更新に同じステップサイズを循環的に用いて、すべてのセンシング回路１２についての数値が更新される。次に、ステップサイズを低減し、これを再び、すべてのセンシング回路１２についての更新に用いる、等を行う。
【００３９】
代案の実施例として、センシング回路１２毎に独立してステップサイズを選択することができる。このことは、すべてのセンシング回路についての近似を同時に行う必要がないという利点を有する。この実施例では、ステップサイズをシフトレジスタ構造中にロードし、この構造から更新用に読み出し、このステップサイズの半分の値をシフトレジスタ構造中に書き戻すことができる。あるいはまた、異なるセンシング回路１２についての現在のステップサイズの指標を制御ユニット３６内のメモリーに記憶し、更新が必要な際に毎回取り出すことができる。
【００４０】
この実施例は、正確な結果を見出すために必要な更新がより少数であるという利点を有する。しかし、最初のいくつかの更新はそれぞれのサイズを有するステップにより、これに続く一連の更新は固定ステップで行うような他の更新方式を更新回路内で用いることができることは明らかである。このことはノイズに対してより強固である。他の例として、「温度計」コードを用いることができる。この場合には、ディジタル−アナログ変換回路２２に供給されるビットは例えば、１の値を有するビットが連続するストリングを含み、０の値を有するビットが連続するストリングがこれに続き、そして更新は、これら２つのストリングの境界位置をシフトすることを含む。なおこの場合には、加算回路３２はシフト回路に置き換えなければならない。
【００４１】
図５、６に、一実施例のセンシング回路及び更新回路を示し、ここでコードデータはシフトレジスタ構造を通して搬送される。追加的なシフトレジスタセル５０をセンシング回路に設け、シフトレジスタ２０及びシフトレジスタセル２８に結合する。コードソース回路５２を設け、その出力を追加的なシフトレジスタセル５０に結合する。動作中には、比較器回路２６からデータをロードする際に、所定のコードをコードソース回路５２から追加的なシフトレジスタセル５０にロードし、そしてこのコードを、近似の数値及び比較器の結果と共にシフトレジスタ構造を通してシフトする。制御ユニット３６にコードを供給するための追加的なシフトレジスタセル５４を更新回路内に設ける。この場合には、制御回路３６は、このコードに応じて更新を適応させるように構成することができる。例えば、このことは、それぞれが異なるビット数を用いるディジタル−アナログ変換回路を有するセンシング回路の使用を可能にする。この場合には、上記コードがビット数を信号通知し、制御回路３６は例えばビット数に合わせてステップサイズを調整することができる。
【００４２】
他の例では、追加的なコードを用いて、異なるセンシング回路１２用に異なる更新方式を選択することができる。例えば、１つのコード値は、バイナリ探索更新方式を用いなければならないことを制御ユニット３６に示し、他のコード値は、固定の所定ステップサイズを有する更新方式を用いなければならないことを示すことができる。これらのコード値はさらに、異なるセンシング回路１２用に異なる数値フォーマットを含めることもでき、例えば一部のセンシング回路１２用にはバイナリ数値フォーマット、他のセンシング回路用には「温度計」コードを含める。この場合には、更新回路に各種類のフォーマットを設けることができ、そしてコードを用いて、センシング回路１２毎の異なるフォーマット用に、更新回路どうしの間で選択を行うことができる。
【００４３】
これらの実施例は、異なる種類の入力信号、例えばディジタル−アナログ変換回路用のビット数が異なる入力信号を用いるセンシング回路１２を、共用の更新回路と組み合わせることを可能にする。
【００４４】
図７に別な実施例を示し、ここで回路１２は、制御信号値をパラメータ検出回路２４に供給するためのシフトレジスタセル６０を含む。動作中には、最初に制御値を、制御回路１４または集積回路の外部からシフトレジスタ構造中に移送する。比較器２６の出力をサンプリングする前に毎回、これらの制御値をパラメータ検出回路２４に供給する。パラメータ検出回路２４は例えば、制御可能な積分時間、あるいは最大信号振幅を検出しなければならない期間の値を提供することができる。この場合には、これらの制御値を用いて積分時間または期間を選択することができる。
【００４５】
本発明は特定実施例について説明してきたが、他の実施例も可能なことは明らかである。例えば、図の回路は、分離したディジタル−アナログ変換回路２２、パラメータ検出回路２４、及び比較器２６を示しているが、これらの機能を組み合わせることができることは明らかである。例えば、パラメータ検出回路、ディジタル入力値とパラメータ値との組合せに応じて、状態の２つのうちの１つを有するパラメータ検出回路を使用することができる。例えばフリップフロップを使用することができ、ここで一方の分岐の駆動強度はディジタル入力信号によって制御され、他の分岐の駆動強度はパラメータに依存する。
【００４６】
本発明は電圧比較器にも限定されない。例えば、ディジタル−アナログ変換回路２２は、シフトレジスタ２０からの数値によって制御される遅延後にパルスを発生するパルス発生回路に置き換えることができ、パラメータ検出回路２４は、物理的な動作パラメータに応じた遅延を伴ってパルスを発生する回路とすることができ、そして比較器回路２６は、パルス発生回路とパラメータ検出回路２４とが同期して始動した後に、どちらの入力に最初にパルスが発生するかを検出するアービタ（調停器）回路とすることができる。
【００４７】
他の実施例では、マルチビット比較器回路２６を用いて、逐次近似の収束速度を増加させることができる。一実施例では、更新回路が、現在の近似値及びステップサイズを表現するディジタル数値を、シフトレジスタ構造を経由してセンシング回路に循環させるように構成されている。この実施例では、ディジタル−アナログ変換回路は、現在の近似値Ｃ、及び現在の近似値にステップサイズを加算または減算した値（Ｃ＋Ｓ及びＣ−Ｓ）に対応するアナログ値を出力するように構成されている。この実施例では、比較器回路が、パラメータ検出回路２４の出力信号がＣ−Ｓ未満であるか、Ｃ−ＳとＣの間であるか、ＣとＣ＋Ｓの間であるか、Ｃ＋Ｓを超えるかを示す２つのビットを出力する。更新回路はこの情報を用いて、より正確な更新を選択する。
【００４８】
従来のスキャンチェーン・テストを用いて、センシング回路１２と更新回路との間でデータ及び結果を移送することが好ましいことは明らかである。しかし、本発明はこうしたチェーンに限定されない。例えば、その代わりに、マルチビットのワード（語）を順にシフトするチェーンを用いることができ、ここでワードは更新値及び比較結果を含み、あるいは、独立したシフトレジスタ構造を用いて更新数値をシフトし、そして比較結果をシフトすることができる。後者（シフトレジスタ構造）は、更新回路からの再循環値を供給する必要はない。
【図面の簡単な説明】
【００４９】
【図１】集積回路を示す図である。
【図２】センシング回路を示す図である。
【図３】更新回路を示す図である。
【図４】更新回路を示す図である。
【図５】センシング回路を示す図である。
【図６】更新回路を示す図である。
【図７】センシング回路を示す図である。
【図１】
2008520996.tif 000003
【図２】
2008520996.tif 000004
【図３】
2008520996.tif 000005
【図４】
2008520996.tif 000006
【図５】
2008520996.tif 000007
【図６】
2008520996.tif 000008
【図７】
2008520996.tif 000009
【国際調査報告】
2008520996.tif 000010
2008520996.tif 000011