(57)【要約】  本発明は、ＭＯＳＦＥＴ装置（１０）を提供し、このＭＯＳＦＥＴ装置（１０）は、ボディダイオード構造（２２）を有し、またこのボディダイオード構造（２２）に関連する逆回復過渡信号を減少させるために、このボディダイオード構造（２２）の逆回復中にそのＭＯＳＦＥＴ（１２）のゲートに選択的に印加されるバイアス電圧を供給するように構成されるバイアス手段を供給され、このバイアス手段は、その装置（１０）のゲートパス内に配置されるダイオード素子（１６）を有する。
2008508709.tif 000002
【特許請求の範囲】
【請求項１】
ＭＯＳＦＥＴ装置（１０）であって、ボディダイオード構造（２２）を有し、且つ、バイアス手段を含み、前記バイアス手段は、前記ボディダイオード構造（２２）の逆回復中に、ＭＯＳＦＥＴ（１２）のゲートに選択的に印加されるバイアス電圧を供給して、前記ボディダイオード構造（２２）に関連する逆回復過渡信号を減少させ、前記バイアス手段が、前記装置のゲートパス内に配置されるダイオード素子（１６）を有する、ＭＯＳＦＥＴ装置（１０）。
【請求項２】
前記バイアス手段が、前記バイアス電圧のレベルがゲート−ソース閾値電圧を超えないように構成される、請求項１に記載の装置。
【請求項３】
前記ダイオード素子（１６）が、複数の接合ダイオード（２６、２８）を有する、請求項１または２に記載の装置。
【請求項４】
前記複数の接合ダイオード（２６、２８）が、並列接合ダイオードのチェーンとして構成される、請求項３に記載の装置。
【請求項５】
前記バイアス手段が、抵抗−ダイオード組合せを有する、請求項１から４のいずれか一項に記載の装置。
【請求項６】
前記ダイオード素子（１６）が、統合された多結晶シリコンダイオードを有する、請求項１から４のいずれか一項に記載の装置。
【請求項７】
前記バイアス手段が、前記バイアス電圧の前記レベルがソース電位と前記ゲート−ソース閾値電圧の間の範囲内にあるように構成される、請求項１から６のいずれか一項に記載の装置。
【請求項８】
前記バイアス手段が、前記バイアス手段の両端に前記バイアス電圧を発生させるために、前記装置（１０）内のドレイン−ゲートキャパシタンス（２４）から電流を受け取るように構成される、請求項１から７のいずれか一項に記載の装置。
【請求項９】
前記ドレイン−ゲートキャパシタンス（２４）が、前記ＭＯＳＦＥＴ装置の固有のドレイン−ゲートキャパシタンスを有する、請求項８に記載の装置。
【請求項１０】
前記バイアス手段が、ＭＯＳＦＥＴ構造内に統合される、請求項１から９のいずれか一項に記載の装置。
【請求項１１】
ボディダイオード構造（２２）を有するＭＯＳＦＥＴ装置（１０）を動作させる方法であって、前記ボディダイオード構造（２２）に関連する逆回復過渡信号を減少させるために前記ボディダイオード構造（２２）の逆回復中にＭＯＳＦＥＴ（１２）のゲートに選択的にバイアス電圧を印加するステップを備え、前記バイアス電圧が、前記装置のゲートパス内に配置されたダイオード素子（１６）によって発生させられる、方法。
【請求項１２】
前記バイアス電圧を前記ＭＯＳＦＥＴ装置（１０）のゲート−ソース閾値電圧より低い値に制限するステップを含む、請求項１１に記載の方法。
【請求項１３】
前記バイアス電圧をソース電位と前記ＭＯＳＦＥＴ装置（１０）の前記ゲート−ソース閾値電圧の間の範囲内に制限するステップを含む、請求項１２に記載の方法。
【請求項１４】
前記ダイオード素子（１６）の両端に前記バイアス電圧を発生させるために、前記装置（１０）のドレイン−ゲートキャパシタンス（２４）から電流を受け取ることを含む、請求項１１から１３のいずれか一項に記載の方法。
【請求項１５】
前記電流が、前記ＭＯＳＦＥＴ装置の固有のドレイン−ゲートキャパシタンスから受け取られる、請求項１４に記載の方法。
【請求項１６】
複数の接合ダイオード（２６、２８）にわたって前記バイアス電圧を発生させるステップを含む、請求項１１から１５のいずれか一項に記載の方法。
【請求項１７】
ダイオード−抵抗組合せにわたって前記バイアス電圧を発生させるステップを含む、請求項１１から１６のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳＦＥＴ装置、およびその関連動作方法に関する。
【背景技術】
【０００２】
ＭＯＳＦＥＴの固有特性は、一般にボディダイオード（body diode）として識別される、半導体ｐ−ｎダイオード接合を備える。ＭＯＳＦＥＴボディダイオードのような半導体ｐ−ｎ接合ダイオードは、導通ｐ−ｎ接合部の両端の電圧が逆転したとき、非理想的な逆回復（reverse recovery）挙動を示すことが知られている。
【０００３】
そのような電圧の逆転により、それまで接合部を通過していた順方向電流は減衰し、小さな一定の逆転値に安定する前に瞬間的に逆流する。
【０００４】
この瞬間的な逆転とそれに続く小さな一定の逆転値への安定は、逆回復イベント（the reverse recovery event）として知られており、このイベントの間、ｐ−ｎ接合部に蓄えられていた電荷が、その接合部の外部の回路に送り戻される。後続の安定化の速度が、逆回復の「ソフトネス（softness）」を決定する。低い安定化速度（settling rate）は、より急激でない過渡状態（transients）を生じさせ、その結果、より僅かな電磁干渉しか生じさせないので、有益である。
【０００５】
動作中、ボディダイオードが、特にその動作における特別の段階中に電流を伝導するために利用されることが見出された。
【０００６】
逆回復電流の時間に伴う変化の特性が、周囲の回路における電流および電圧過渡応答を決定する。また、逆回復中に流れることのできる逆電流の大きさが、電力損失を、したがって非効率をもたらす。
【０００７】
さらに、電流および電圧の相対的に速い変化は、電磁ノイズ発生の潜在的な源に相当する過渡状態を備える。したがって、そのような逆回復により、電力損失およびノイズ発生という難点が生じるのが見られることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、知られたＭＯＳＦＥＴ装置およびその動作方法に勝る利点を有する、ＭＯＳＦＥＴ装置および関連動作方法を提供することを追求する。
【課題を解決するための手段】
【０００９】
本発明の一態様によれば、ＭＯＳＦＥＴ装置が提供され、このＭＯＳＦＥＴ装置は、ボディダイオード構造を有し、またこのボディダイオード構造に関連する逆回復過渡信号を減少させるために、このボディダイオード構造の逆回復中にそのＭＯＳＦＥＴのゲートに選択的に印加されるバイアス電圧を供給するように構成されるバイアス手段を含む。このバイアス手段は、その装置のゲートパス内に配置されるインピーダンス、特にダイオード素子の形で提供される。
【００１０】
ボディダイオードの逆回復期間中にＭＯＳＦＥＴゲートに印加されるバイアス電圧のそのようなコントロールを通して、ＭＯＳＦＥＴ内のボディダイオードの特性を改善し、したがって、上で確認された難点を減じまたは取り除くことが可能であると分かったので、本発明は特に有利である。
【００１１】
ボディダイオード逆回復特性が特に高められる（enhanced）。
【００１２】
特に、ボディダイオード逆回復に関連する過渡電流および電圧の明らかな「スナッピネス（snappiness）」を改善するために、ゲートバイアス電圧が本発明に従って印加され、したがって、ゲートバイアス電圧は、電気的ノイズ発生を低減するように働く。
【００１３】
好ましくは、バイアス手段は、前記バイアス電圧のレベルが、不必要に長い期間、ゲート−ソース閾値電圧（the gate-source threshold voltage）を超えないように構成される。ソース電位（the source potential）とゲート−ソース閾値電圧との間の範囲にあるゲート電圧値を利用することが、特に有益であると考えられる。
【００１４】
前記バイアス手段は有利には、その装置のドレイン−ゲートキャパシタンスから電流を受け取るように構成され、このドレイン−ゲートキャパシタンスは、前記バイアス手段の両端に前記バイアス電圧を発生させるように働く。
【００１５】
このバイアス手段はさらに有利には、通常動作中にＭＯＳＦＥＴに要求されるスイッチングイベントの最中に生じるゲート電流にどんな意義のある制限も与えないように選択される。
【００１６】
このバイアス手段は有利には、ＭＯＳＦＥＴ構造内に統合されて（integrated）構成されることができる。
【００１７】
１つの特に有利な実施形態は、複数の接合ダイオードの形をとるバイアス手段を利用し、この複数の接合ダイオードは、有利には、並列ダイオードの直列チェーンとして構成されることができる。
【００１８】
さらに、このダイオードは、温度に伴う変化を経験し、その変化は、ＭＯＳＦＥＴゲート−ソース閾値電圧が温度に伴い変化する対応と一致し、そのため、装置の温度特性の自己調整を提供する。
【００１９】
代替として、インピーダンスは、抵抗−ダイオード組合せ（resistor-diode combination）として提供されることもできる。
【００２０】
本発明の別の態様によれば、ボディダイオード構造を有し、且つ前記ボディダイオード構造に関連する逆回復過渡信号を減少させるために前記ボディダイオード構造の逆回復中にＭＯＳＦＥＴのゲートに選択的にバイアス電圧を印加するステップを備える、ＭＯＳＦＥＴ装置を動作させる方法が提供される。インピーダンス、特にダイオード素子が、装置のゲートパス内に配置され、装置のドレイン−ゲートキャパシタンスから電流を受け取るように構成されることができ、ドレイン−ゲートキャパシタンスは、前記インピーダンスの両端に前記バイアス電圧を発生させるように働く。
【００２１】
ここでも、ボディダイオードの逆回復期間中にＭＯＳＦＥＴゲートに印加されるバイアス電圧のそのような制御を通して、ＭＯＳＦＥＴ内のボディダイオードの特性を改善し、したがって、上で確認された難点を有利に減じまたは取り除くことが可能であると分かったので、本発明は特に有利である。
【００２２】
以前と同様に、しかし方法に関連して、そのバイアス手段は、前記バイアス電圧のレベルおよび持続時間を制限するように構成されることができる。ソース電位とゲート−ソース閾値電圧の間の範囲にあるゲート電圧値を利用することが、特に有益であると考えられる。
【００２３】
本発明が、さらにこれ以降で、添付の図面を参照しながら例としてのみ説明される。
【発明を実施するための最良の形態】
【００２４】
最初に図１を参照すると、本発明を具体化するＭＯＳＦＥＴ装置１０の回路図が、概略形式で図示されている。
【００２５】
ＭＯＳＦＥＴ装置１０の説明図において、本発明に従って提供されるゲートインピーダンス１６を介してゲート駆動信号１４を受け取るように構成されたゲートを有するＭＯＳＦＥＴ１２が示されている。
【００２６】
また、動作電源２０と、電源２０とＭＯＳＦＥＴ１２のドレインの間に接続される結合負荷（associated load）１８も図示されている。
【００２７】
すべてのＭＯＳＦＥＴと同様に、図１においてキャパシタ２４によって表される、ドレイン−ゲートキャパシタンスが存在し、且つ、ＭＯＳＦＥＴ１２内に見出される、上述のボディダイオード構造２２も存在する。
【００２８】
ボディダイオード電流は、負荷１８がリアクティブ（reactive）であるとき、ある条件下で流れることが知られている。
【００２９】
本発明によれば、ＭＯＳＦＥＴ１２の特性を改善するため、ボディダイオード２２内における逆回復中に、ＭＯＳＦＥＴ１２のゲートにバイアス電圧が選択的に印加されることが提案される。
【００３０】
必要とされるバイアス電圧を発生させる１つの特に有利なやり方は、図１に図示されたような、インピーダンス１６によるものである。
【００３１】
インピーダンス１６は、ＭＯＳＦＥＴ１２に通じる装置のゲートパス内に位置付けられる。
【００３２】
ボディダイオード２２の電流が０に達し、その後、逆バイアスになると、ＭＯＳＦＥＴ１２のドレインに、ポジティブゴーイング（positive-going）電圧が出現する。これが、ドレイン−ゲートキャパシタ２４を通過する電流を発生させ、この電流は、それに対応する電圧をゲートインピーダンス１６の両端に生じさせる。インピーダンス１６の両端に今生じた電圧のために生じる上昇ゲート電位は、ボディダイオード内に生じる逆回復過渡状態（the reverse recovery transients）を効果的に和らげる（soften）ように働く。
【００３３】
ゲートインピーダンス１６の性質は、ＭＯＳＦＥＴ１２内のパフォーマンスを最適化するために、慎重に選択されなければならない。理想的には、ゲート電圧は、逆回復過渡状態を改善するのに必要な期間よりも長い期間、閾値レベルに近い電圧に留まらせてはならず、さもないと、かなりのチャネル電流が流れることがある。これは、不必要な電力損失を招くことがあり得る。
【００３４】
好ましくは、逆回復イベント中にソース電位（the source potential）とゲート−ソース閾値電圧レベル（the gate-source threshold voltage level）との間のどこかのレベルでゲートに印加されるバイアス電圧が、特に有益であることが見出された。
【００３５】
ＭＯＳＦＥＴ１２のゲートにおいて必要とされるバイアス電圧を提供するためのゲートインピーダンス１６の使用は、ドレイン−ゲートキャパシタンス２４からゲートインピーダンス１６に流れる電流は、容量性結合（the capacitive coupling）の性質によって本来的に一過性のものであるので、ゲートインピーダンス１６の両端に生じるゲート電圧の結果として生じる上昇も、同様に、一過性のものであるという点において、さらに有利である。
【００３６】
したがって、ボディダイオード２２内における逆回復中の前記バイアスゲート電圧の選択的印加は、いくぶん自動的に達成されることができる。さらに、ＭＯＳＦＥＴ１２内におけるチャネルの形成が、ゲートバイアスの原因となっている時間に伴う電圧の変化の速度に対抗するように働くドレイン−ソース電流をサポートするので、装置内における自己制限も生じる。
【００３７】
もちろん、ＭＯＳＦＥＴスイッチングイベント中の通常動作を維持するには、電流は、ＭＯＳＦＥＴ１２のチャネルの導通をコントロールするため、ゲート駆動１４とＭＯＳＦＥＴ１２のゲートの間を自由に流れることが可能でなければならない。したがって、装置のスイッチングスピード能力が維持されるべきであるならば、ゲートインピーダンス１６は、ＭＯＳＦＥＴスイッチングイベント中、ゲート電流に著しい制限を与えてはならない。
【００３８】
本発明は、図１に図示されたような適切なゲートインピーダンス１６を実施し、そして必要とされる機能性を提供する様々な方法が存在することを確認する。
【００３９】
１つの特殊な実施形態が、図２に図示されており、図２では、同様の特徴は、図１において利用されたのと同じ参照番号によって識別される。
【００４０】
見られるように、そのゲートインピーダンス１６は、直列接続された並列ダイオードのチェーンを備え、そのうちの２つの並列ダイオード２６、２８が示されている。各ダイオードは、明確に定められた順電圧降下を示し、したがって、その特性も、ＭＯＳＦＥＴゲート−ソース閾値電圧が変化するのと同じように温度に伴い変化する。
【００４１】
したがって、本発明のこの実施形態では、熱効果に関連するある程度の自己調整が有利に生じる。
【００４２】
このダイオードチェーン２６、２８は、ＭＯＳＦＥＴ構造の中に統合されてよい。
【００４３】
ダイオードチェーン２６、２８を半導体内に統合する１つの特段の利点は、相互接続のインダクタンスを最小化することができ、その場合、ＭＯＳＦＥＴ１２とダイオード２６、２８の間の熱トラッキング（thermal tracking）が非常に近いことである。
【００４４】
もちろん、代替として、ダイオードの異なる構成が提供されることができ、ゲートインピーダンスは、有利には多結晶シリコンから形成され得る半導体内に統合された抵抗、またそれどころか抵抗−ダイオード組合せを含むことができる。
【００４５】
図２の参照を続けると、ＭＯＳＦＥＴ１２内における、且つゲートインピーダンス１６によって制御されるような、本発明の動作が、ｎチャネルＭＯＳＦＥＴに関して説明される。ｎチャネルＭＯＳＦＥＴでは、ゲート−ソース電圧は、ゲート酸化物に隣接するｐ型半導体材料内のホールの分布をコントロールするように働く。理解されるように、ゲート−ソース電圧がプラスになればなるほど、より多くのホールが、ゲート酸化物から反発され、その後、電子がこの領域にたまる傾向にある。
【００４６】
本発明による小さなプラスのゲートバイアスによって、電子は、ゲート酸化物と半導体の間の界面に沿ってたまり始めるが、そのような電子は、意義のあるチャネルを形成するほど十分な量はたまらない。
【００４７】
装置のボディダイオード２２がアクティブであるとき、小さなプラスのゲートバイアスは、ｐ−ｎ接合部におけるホールと電子の再結合のために利用可能なゾーンのエリアを小さくする傾向にある。
【００４８】
次いで、ボディダイオード接合部２２の両端でのバイアス極性逆転の瞬間に空乏ゾーン（depletion zone）ができるとき、ドレイン−ソースキャパシタンス２４が有効になる。
【００４９】
本発明に従ってゲートに印加される小さなプラスのバイアスの全体的な効果は、ドレイン−ソースキャパシタが充電される速度を制限し、したがって、装置にかかる電圧および装置を流れる電流が時間に伴い変化する速度も制限することである。これが、今度は、結果として生じる電磁ノイズの発生を制限するように働く。
【００５０】
ここで図３ａおよび図３ｂを参照すると、Ｐｈｉｌｉｐｓ（世代４）パワーＭＯＳＦＥＴから得られた２つの実験に基づくトレースが図示されている。各トレースにおいて、供給電圧（supply voltage）、ドレイン電流、およびドレイン電圧の変動が図示されている。
【００５１】
図３ａは、本発明の逆回復エンハンスメントを伴わない場合の結果のトレースを示しており、図３ｂは、本発明を適用した場合の有利な効果を示している。
【００５２】
装置におけるｄＩ／ｄｔを減ずることのない、最小の電圧オーバーシュート（overshoot）および「リンギング（ringing）」と共に、逆回復電流「アンダーシュート（undershoot）」の安定化時間の明らかな延長が、この技術の利点を示している。
【００５３】
本発明は、逆回復挙動を高める（enhance）ためにいわゆる第３象限の効果（third quadrant effect）をコントロールする手段としてのすぐに使えかつ有利な使用法を見出した。
【００５４】
さらに詳細には、ＭＯＳＦＥＴゲート電圧が閾値レベルより低い小さなプラスの電圧に維持される一方で、それが逆方向に伝導する、すなわち、ボディダイオードが順伝導方向にある場合、このことは、逆回復電荷（charge）が「第３象限（Third Quadrant）」（Ｑ３）の効果によって減少させられる状態を生みだす。これは、逆回復電流を小さくし、それゆえ電力損失を小さくするので、有利である。
【００５５】
この小さなプラスのゲートバイアス電圧が、ＭＯＳＦＥＴボディダイオード内の電流の極性が逆転する時点、すなわち回復する時点まで維持されることができる場合、第１象限（the first quadrant）（Ｑ１）にある後続の電流の大きさは、ダイオード導通に関連する逆回復電流がほとんど存在しないような小さなレベルまで減少させることができる。重要なこととして、プラスのゲートバイアスは、Ｑ１チャネル電流がＭＯＳＦＥＴ順バイアス状態においてシュートスルー（shoot through）を引き起こす可能性を回避するため、正しい時間に小さくされるべきである。タイミングは、すべての条件下で最適動作を保証するために重大である。
【００５６】
上で説明されたＭＯＳＦＥＴ構造へのダイオード構造の組込みは、固有のＭＯＳＦＥＴドレイン−ゲートキャパシタンスと共に、ボディダイオード逆回復ｄＩ／ｄｔ逆転（body diode reverse recovery dI/dt reversal）の瞬間に、自動的にタイミング調整される制限されたゲート電圧パルスを生じさせる。これは、ドレイン電圧ｄＶ／ｄｔおよびオーバーシュートを能動的に制限し、それゆえ「ゲートバウンス（gate bounce）」を小さくする、小さなコントロールされた瞬間的なチャネル電流を可能にする効果を有する。
【００５７】
当業者であれば理解されるように、様々な変更および修正が、説明された実施形態に施されてよく、本発明は、多くの異なる形態で利用されてよい。例えば、バイアスダイオード素子は、ＭＯＳＦＥＴチップの外部にあっても、または内部に統合されてもよく、あるいはそれどころかＭＯＳＦＥＴドライバの内部に統合されてもよい。
【００５８】
要約すると、逆回復過渡状態における改善は、ボディダイオード電流および供給電圧とほとんど関係がないことを理解されたい。統合された（integrated）多結晶シリコンダイオードの使用は、ゲートへの相対的に短い物理的接続が達成されることができ、シリコン表面上のメタライゼーション部分によって形成されることができるので、特に有益なファクタであると考えられる。結果として、統合されたダイオードは、非常に低いインダクタンスを示す。また、そのような構成では、さらなるワイヤボンドパッドは必要とされない。
【図面の簡単な説明】
【００５９】
【図１】本発明の一般的な実施形態によるＭＯＳＦＥＴ装置の概略回路図である。
【図２】本発明のＭＯＳＦＥＴ装置の１つの特殊な実施形態の概略回路図である。
【図３ａ】逆回復エンハンスメントを伴わないパワーＭＯＳＦＥＴから得られた実験に基づくトレースを示す図である。
【図３ｂ】逆回復エンハンスメントを伴うパワーＭＯＳＦＥＴから得られた実験に基づくトレースを示す図である。
【図１】
2008508709.tif 000003
【図２】
2008508709.tif 000004
【図３ａ】
2008508709.tif 000005
【図３ｂ】
2008508709.tif 000006
【国際調査報告】
2008508709.tif 000007
2008508709.tif 000008
2008508709.tif 000009