(57)【要約】  定格信号電圧未満の電圧を有するノイズ信号を効果的に除去できる急激な金属−絶縁体遷移（ＭＩＴ）素子を用いた低電圧ノイズ防止回路を提供する。急激なＭＩＴ素子はノイズ信号から保護されようとする電気電子システムに直列に接続され、所定電圧での急激なＭＩＴに従う。従って、低電圧ノイズが効果的に除去できる。
2008533736.tif 000002
【特許請求の範囲】
【請求項１】
ノイズから保護されようとする電気電子システムに直列接続された急激な金属−絶縁体遷移（ＭＩＴ）素子を含む低電圧ノイズ防止回路。
【請求項２】
前記急激な金属−絶縁体遷移素子に直列接続された保護抵抗をさらに含むことを特徴とする請求項１に記載の低電圧ノイズ防止回路。
【請求項３】
前記ノイズは、前記電気電子システムに電源電圧を印加する電源ラインを介して受信され、
前記急激な金属−絶縁体遷移素子は、前記電源ラインに接続されることを特徴とする請求項１に記載の低電圧ノイズ防止回路。
【請求項４】
前記ノイズは、前記電気電子システムと信号を送受信する信号ラインを介して受信され、
前記急激な金属−絶縁体遷移素子は、前記信号ラインに接続されることを特徴とする請求項１に記載の低電圧ノイズ防止回路。
【請求項５】
前記ノイズは、前記電気電子システムに電源電圧を印加する電源ライン及び信号を送受信する信号ラインを介して受信され、
前記ノイズ防止回路は、前記電源ライン及び信号ラインに接続される急激な金属−絶縁体遷移素子を含むことを特徴とする請求項１に記載の低電圧ノイズ防止回路。
【請求項６】
前記急激な金属−絶縁体遷移素子に直列接続された保護抵抗をさらに含むことを特徴とする請求項５に記載の低電圧ノイズ防止回路。
【請求項７】
前記急激な金属−絶縁体遷移素子に並列接続された少なくとも一つの急激な金属−絶縁体遷移素子を含むことを特徴とする請求項１に記載の低電圧ノイズ防止回路。
【請求項８】
前記急激な金属−絶縁体遷移素子の電気的特性は、前記ノイズの電圧準位に応じて急激に変わることを特徴とする請求項１に記載の低電圧ノイズ防止回路。
【請求項９】
前記急激な金属−絶縁体遷移素子は、
所定の限界電圧未満では絶縁体の性質を有し、
前記限界電圧以上では、金属の性質を有することを特徴とする請求項１に記載の低電圧ノイズ防止回路。
【請求項１０】
前記電気電子システムは、前記限界電圧未満のノイズから保護されることを特徴とする請求項９に記載の低電圧ノイズ防止回路。
【請求項１１】
ノイズから保護されようとする電気電子システムに直列接続された第１の急激な金属−絶縁体遷移素子と、
前記電気電子システムに並列接続された第２の急激な金属−絶縁体遷移素子と、を含む低電圧ノイズ防止回路。
【請求項１２】
前記ノイズ防止回路は、前記第１及び第２の急激な金属−絶縁体遷移素子にそれぞれ直列接続された第１及び第２の保護抵抗をさらに含むことを特徴とする請求項１１に記載の低電圧ノイズ防止回路。
【請求項１３】
前記電気電子システムに電源電圧を印加する電源電圧源に並列接続された電源電圧補強用キャパシタをさらに含むことを特徴とする請求項１１に記載の低電圧ノイズ防止回路。
【請求項１４】
前記第１の急激な金属−絶縁体遷移素子に並列接続された少なくとも一つの急激な金属−絶縁体遷移素子をさらに含むことを特徴とする請求項１１に記載の低電圧ノイズ防止回路。
【請求項１５】
前記第２の急激な金属−絶縁体遷移素子に並列接続された少なくとも一つの急激な金属−絶縁体遷移素子をさらに含むことを特徴とする請求項１１に記載の低電圧ノイズ防止回路。
【請求項１６】
前記第１及び第２の急激な金属−絶縁体遷移素子の電気的特性は、前記ノイズの電圧準位に応じて急激に変わることを特徴とする請求項１１に記載の低電圧ノイズ防止回路。
【請求項１７】
前記第１の急激な金属−絶縁体遷移素子は、
第１の限界電圧未満では、絶縁体の性質を有し、前記第１の限界電圧以上では、金属の性質を有し、
前記第２の急激な金属−絶縁体遷移素子は、第２の限界電圧未満では、絶縁体の性質を有し、前記第２の限界電圧以上では、金属の性質を有することを特徴とする請求項１１に記載の低電圧ノイズ防止回路。
【請求項１８】
前記電気電子システムは、前記第１の限界電圧未満のノイズ及び前記第２の限界電圧以上のノイズから保護されることを特徴とする請求項１７に記載の急激なＭＩＴ素子を利用した低電圧ノイズ防止回路。
【請求項１９】
前記第２の限界電圧が前記第１の限界電圧より高いことを特徴とする請求項１７に記載の急激なＭＩＴ素子を利用した低電圧ノイズ防止回路。
【請求項２０】
ノイズから保護されようとする電気電子システムに直列に接続され、
低濃度の正孔を含む急激な金属−絶縁体遷移薄膜及び前記急激な金属−絶縁体遷移薄膜にコンタクトする少なくとも２つの電極薄膜を備えた第１の急激な金属−絶縁体遷移素子を含む低電圧ノイズ防止回路。
【請求項２１】
前記電気電子システムに並列に接続され、
低濃度の正孔を含む急激な金属−絶縁体遷移薄膜及び前記急激な金属−絶縁体遷移薄膜にコンタクトする少なくとも２つの電極薄膜を備えた第２の急激な金属−絶縁体遷移素子をさらに含むことを特徴とする請求項２０に記載の低電圧ノイズ防止回路。
【請求項２２】
前記急激な金属−絶縁体遷移薄膜は、
酸素、炭素、半導体元素（ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族）、遷移金属元素、希土類元素、ランタン系元素の少なくともいずれか１つを含む低濃度の正孔が添加された無機物半導体、低濃度の正孔が添加された無機物絶縁体、低濃度の正孔が添加された有機物半導体、低濃度の正孔が添加された有機物絶縁体、低濃度の正孔が添加された半導体、低濃度の正孔が添加された酸化物半導体、及び低濃度の正孔が添加された酸化物絶縁体のうち少なくとも一つを含むことを特徴とする請求項２０に記載の低電圧ノイズ防止回路。
【請求項２３】
前記電極薄膜は、
Ｗ、Ｍｏ、Ｗ／Ａｕ、Ｍｏ／Ａｕ、Ｃｒ／Ａｕ、Ｔｉ／Ｗ、Ｔｉ／Ａｌ／Ｎ、Ｎｉ／Ｃｒ、Ａｌ／Ａｕ、Ｐｔ、Ｃｒ／Ｍｏ／Ａｕ、ＹＢａ２Ｃｕ３Ｏ７−ｄ、Ｎｉ／Ａｕ、Ｎｉ／Ｍｏ、Ｎｉ／Ｍｏ／Ａｕ、Ｎｉ／Ｍｏ／Ａｇ、Ｎｉ／Ｍｏ／Ａｌ、Ｎｉ／Ｗ、Ｎｉ／Ｗ／Ａｕ、Ｎｉ／Ｗ／Ａｇ及びＮｉ／Ｗ／Ａｌのうち少なくとも一つの物質を含むことを特徴とする請求項２０に記載の低電圧ノイズ防止回路。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は、電気電子システムを保護する回路に係り、特に、外部から電気電子システムに印加される低電圧ノイズ信号を除去するための回路に関する。
【背景技術】
【０００２】
電子部品に影響を与えるノイズ成分は、電気電子システムに電源電圧を供給する電源ライン及び電気電子システムに対して電気的信号が入出力される信号ラインを通じて流入される。従って、ノイズ成分から電気電子システムを保護するノイズ防止回路は、電源ライン及び信号ラインに接続される。ノイズ防止回路はコンピュータ、映像機器、音響機器、電子製品を制御する全てのコントローラなどほぼ全ての電子製品に必要とされる。
【０００３】
一般的に、電源ラインまたは信号ラインを介して流入されるノイズ信号は、低域通過フィルタ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ：ＬＰＦ）、高域通過フィルタ（Ｈｉｇｈ Ｐａｓｓ Ｆｉｌｔｅｒ：ＨＰＦ）、またはノイズフィルタによって除去される。しかし、これらのフィルタはそれぞれ、抵抗（Ｒ）、インダクタ（Ｌ）及びキャパシタ（Ｃ）で構成されることが一般的である。従って、これらのフィルタはサイズが非常に大きく、高価である。これは電子機器の小型化及び大衆化を妨げる。特に、フィルタのサイズの縮少に限界がある。また、１個の電源または信号ラインに低域通過フィルタ及び高域通過フィルタを共に設置せねばならないという問題がある。
【０００４】
一方、これらのフィルタは室温ノイズ信号のような低電圧ノイズ信号を除去できない。低電圧ノイズ信号は、定格信号電圧あるいは定格電源電圧より低い電圧を有する。低電圧ノイズ信号の例には、きれいな声と映像とを妨害するノイズ信号、デジタル信号のロー（Ｌｏｗ）値を正確に認識できなくするノイズ信号、電源または信号ラインに印加されるＲＦ信号ノイズなどが含まれる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする技術的課題は、定格標準電圧より低い電圧のノイズ信号が電気電子システムの電源ライン及び／または信号ラインを介して流入する時、その低電圧ノイズ信号を効果的に除去できる回路を提供することである。
【課題を解決するための手段】
【０００６】
本発明は、ノイズから保護されようとする電気電子システムに直列接続された急激なＭＩＴ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ Ｔｒａｎｓｉｔｉｏｎ：金属−絶縁体遷移）素子を含む急激なＭＩＴ素子を利用した低電圧ノイズ防止回路を提供する。
【０００７】
本発明の望ましい実施形態による急激なＭＩＴ素子は、前記電気電子システムに印加されるノイズの電圧準位に対応して、所定の限界電圧以下では、絶縁体の性質を表し、前記限界電圧以上では、金属の性質を表す。一方、前記ノイズ防止回路は、前記急激なＭＩＴ素子に直列接続された保護抵抗をさらに含みうる。
【０００８】
また、本発明は、ノイズから保護されようとする電気電子システムに直列接続された第１急激なＭＩＴ素子と、前記電気電子システムに並列接続された第２急激なＭＩＴ素子と、を含む急激なＭＩＴ素子を利用した低電圧ノイズ防止回路を提供する。
【０００９】
本発明の望ましい実施形態によれば、前記ノイズ防止回路は、第１及び第２急激なＭＩＴ素子にそれぞれ直列接続された保護抵抗をさらに含み、前記電気電子システムに電源電圧を印加する電源電圧源に並列接続された電源電圧補強用キャパシタをさらに含むこともある。前記ノイズ防止回路は、電気電子システムに並列接続された第２急激なＭＩＴ素子を利用して、低電圧ノイズだけでなく、所定電圧以上の高電圧ノイズも共に除去しうる。
【００１０】
さらに、本発明は、ノイズから保護されようとする電気電子システムに直列に接続され、低濃度の正孔を備える第急激な金属−絶縁体遷移薄膜及び前記第１急激な金属−絶縁体遷移薄膜にコンタクトする少なくとも２個の電極薄膜を備えた第１急激なＭＩＴ素子を含む急激なＭＩＴ素子を利用した低電圧ノイズ防止回路を提供する。
【００１１】
本発明の望ましい実施形態によれば、前記第１急激なＭＩＴ素子は、前記第１急激な金属−絶縁体遷移薄膜の位置によって積層型と平面型とに分けられる。また、前記第１急激な金属−絶縁体遷移薄膜は、酸素、炭素、半導体元素（ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族）、遷移金属元素、希土類元素、ランタン系元素を含む低濃度の正孔が添加された無機物化合物半導体及び絶縁体、低濃度の正孔が添加された有機物半導体及び絶縁体、低濃度の正孔が添加された半導体、及び低濃度の正孔が添加された酸化物半導体及び絶縁体のうち少なくとも一つを含みうる。
【００１２】
そして、前記電極薄膜は、Ｗ、Ｍｏ、Ｗ／Ａｕ、Ｍｏ／Ａｕ、Ｃｒ／Ａｕ、Ｔｉ／Ｗ、Ｔｉ／Ａｌ／Ｎ、Ｎｉ／Ｃｒ、Ａｌ／Ａｕ、Ｐｔ、Ｃｒ／Ｍｏ／Ａｕ、ＹＢａ２Ｃｕ３Ｏ７−ｄ、Ｎｉ／Ａｕ、Ｎｉ／Ｍｏ、Ｎｉ／Ｍｏ／Ａｕ、Ｎｉ／Ｍｏ／Ａｇ、Ｎｉ／Ｍｏ／Ａｌ、Ｎｉ／Ｗ、Ｎｉ／Ｗ／Ａｕ、Ｎｉ／Ｗ／Ａｇ及びＮｉ／Ｗ／Ａｌのうち少なくとも一つの物質を含みうる。
【発明の効果】
【００１３】
本発明は、急激なＭＩＴ素子を低電圧ノイズから保護しようとする電気電子システムに直列に接続させることによって、急激なＭＩＴ素子の限界電圧未満の電圧を有する低電圧ノイズを除去しうる。
【００１４】
また、本発明による低電圧ノイズ防止回路は電気電子システムに直列接続された急激なＭＩＴ素子とは別の急激なＭＩＴ素子をさらに含み、電気電子システムに並列に接続する。これにより、低電圧ノイズだけでなく、高電圧ノイズも共に除去できる。
【００１５】
さらに、急激なＭＩＴ素子のフィルタ機能を実行して、アナログ信号をデジタル信号に変換するＡ／Ｄコンバータとしての機能を果たしうる。
【００１６】
また、急激なＭＩＴ素子は、その構造が非常に簡単なため、低コストで容易に製造できる。したがって、急激なＭＩＴ素子を用いる低電圧ノイズ防止回路も、低コストで容易に製造できる。
【発明を実施するための最良の形態】
【００１７】
本発明は実施例が示される添付の図面を参照してより十分に説明されるであろう。しかし本発明は多くの異なる形式で実現でき、ここで説明する実施例に限定して解釈すべきでなく、むしろこれらの実施例はこの開示を詳細かつ完全にし、かつ本発明の概念を当業者へ十分伝えられるように与えられる。図面では層及び領域の厚さは明確化のため拡大されている。理解の促進のため、可能な範囲で共通の素子には同一の参照番号を用いている。
【００１８】
本発明では、受信信号の電圧準位によって電気的特性が急激に変わる新たな手段を利用した低電圧ノイズ防止回路を提案する。前記新たな手段を、ここでは、急激な金属−絶縁体遷移（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ Ｔｒａｎｓｉｔｉｏｎ：ＭＩＴ）素子という。
【００１９】
本発明に用いられる急激なＭＩＴ素子は、急激な金属−絶縁体遷移薄膜（以下、‘遷移薄膜’という）、第１電極薄膜及び第２電極薄膜を備える。急激なＭＩＴ素子は、前記遷移薄膜、第１電極薄膜及び第２電極薄膜の位置によって積層型（または垂直型）構造又は平面型構造を有しうる。
【００２０】
図１は、積層型構造を有する急激なＭＩＴ素子についての断面図である。図１を参照すれば、積層型構造を有する急激なＭＩＴ素子は、基板６１０、基板６１０上に形成されたバッファ層６２０、第１電極薄膜６４１、遷移薄膜６３０及び第２電極薄膜６４２を備える。第１電極薄膜６４１、遷移薄膜６３０及び第２電極薄膜６４２はバッファ層６２０上に順に形成される。
【００２１】
バッファ層６２０は、基板６１０と第１電極薄膜６４１との間の格子不整合を緩和する。基板６１０と第１電極薄膜６４１との間の格子不整合が非常に小さい時には、バッファ層６２０なしに第１電極薄膜６４１を基板６１０上に形成しうる。バッファ層６２０は、ＳｉＯ２またはＳｉ３Ｎ４膜を含みうる。
【００２２】
第１電極薄膜６４１及び第２電極薄膜６４２は、それぞれ、Ｗ、Ｍｏ、Ｗ／Ａｕ、Ｍｏ／Ａｕ、Ｃｒ／Ａｕ、Ｔｉ／Ｗ、Ｔｉ／Ａｌ／Ｎ、Ｎｉ／Ｃｒ、Ａｌ／Ａｕ、Ｐｔ、Ｃｒ／Ｍｏ／Ａｕ、ＹＢａ２Ｃｕ３Ｏ７−ｄ、Ｎｉ／Ａｕ、Ｎｉ／Ｍｏ、Ｎｉ／Ｍｏ／Ａｕ、Ｎｉ／Ｍｏ／Ａｇ、Ｎｉ／Ｍｏ／Ａｌ、Ｎｉ／Ｗ、Ｎｉ／Ｗ／Ａｕ、Ｎｉ／Ｗ／Ａｇ及びＮｉ／Ｗ／Ａｌのうち少なくとも一つの物質を含んで形成される。第１及び第２電極薄膜６４１,６４２は、スパッタリング蒸着法、真空蒸着法及びｅビーム蒸着法のうち少なくとも一つの蒸着法を利用して形成しうる。
【００２３】
基板６１０は、Ｓｉ、ＳｉＯ２、ＧａＡｓ、Ａｌ２Ｏ３、プラスチック、ガラス、Ｖ２Ｏ５、ＰｒＢａ２Ｃｕ３Ｏ７、ＹＢａ２Ｃｕ３Ｏ７、ＭｇＯ、ＳｒＴｉＯ３、ＮｂがドーピングされたＳｒＴｉＯ３及び絶縁薄膜上のシリコン（ＳＯＩ）のうち少なくとも一つの物質を含んで形成される。
【００２４】
図１の急激なＭＩＴ素子は、第１及び第２電極薄膜６４１,６４２の間に印加される所定電圧で電気的特性が急激に変わる。すなわち、急激なＭＩＴ素子は、所定の電圧未満で絶縁体の特性を有し、所定電圧以上で金属の特性を有する。
【００２５】
急激なＭＩＴ素子の電気的特性の絶縁体から金属性物質への遷移は、いくつかの論文、例えば、Ｎｅｗ Ｊ.Ｐｈｙｓｉｃｓ ６（２００４）５２及びｈｔｔｐ／／ｘｘｘ.ｌａｎｌ.ｇｏｖ／ａｂｓ／ｃｏｎ−ｍａｔ／０４１１３２８とＡｐｐｌ.Ｐｈｙｓ.Ｌｅｔｔ.８６（２００５）２４２１０１、そして、米国特許６,６２４,４６３号明細書に説明されている。
【００２６】
以下、前記急激なＭＩＴ素子の電気的特性が絶縁体から金属性の物質に変わる電圧を限界電圧と定義する。限界電圧は、急激なＭＩＴ素子を構成する構成要素の材質や構造によって変わりうる。
【００２７】
図２は、平面形構造を有する急激なＭＩＴ素子についての断面図である。図２を参照すれば、平面形構造を有する急激なＭＩＴ素子は、基板７１０、基板７１０上に形成されたバッファ層７２０、バッファ層７２０の上面の一部に形成された遷移薄膜７３０及びバッファ層７２０の露出部に遷移薄膜７３０の側面と上面とに相互対向して形成された第１電極薄膜７４１及び第２電極薄膜７４２を備える。すなわち、第１電極薄膜７４１と第２電極薄膜７４２とは、それらの間に形成された遷移薄膜７３０により相互分離されている。
【００２８】
バッファ層７２０は、遷移薄膜７３０と基板７１０との間の格子不整合を緩和する。基板７１０と遷移薄膜７３０との間の格子不整合が非常に小さい時には、バッファ層７２０なしに遷移薄膜７３０を基板７１０上に直接形成しうる。
【００２９】
バッファ層７２０、第１及び第２電極薄膜７４１,７４２及び基板７１０が図１の説明で前述した材質で形成されることはもとよりである。一方、平面型の急激なＭＩＴ素子は、図１に示される積層型と異なり、第１電極薄膜７４１と第２電極薄膜７４２との水平距離ｄにより限界電圧が決まりうる。
【００３０】
図３は、図２に示す平面型の急激なＭＩＴ素子の電気−電圧特性曲線を示すグラフであって、ここで、遷移薄膜７３０は低濃度の正孔が添加されたｐ型ＧａＡｓ薄膜で形成される。添加された正孔の濃度は、３×１０１６cm−３ほどである。
【００３１】
図３を参照すれば、平面型の急激なＭＩＴ素子を流れる電流は、第１電極薄膜７４１と第２電極薄膜７４２との間に加えられた電圧の上昇によって増加する。電流は約６０Ｖ近くで急激に増加し、約６０Ｖ以上では、オーム（Ω）の法則に従う。したがって、限界電圧は、約６０Ｖとなる。図示されたＩ及びII点で急激なＭＩＴ素子に対するＸ−線回折パターンであるラウエパターンを比較して、急激なＭＩＴ前後で急激なＭＩＴ素子の構造に違いがあるか否か判断する。
【００３２】
図４は、図３で電圧が加えられなかった時（I部分）の急激なＭＩＴ素子に対するマイクロＸ−線による回折パターンについての写真である。すなわち、急激なＭＩＴ素子に０Ｖが印加される時のマイクロＸ−線よる回折パターンを示す。Ｘ−線放射光は、第１電極薄膜７４１と第２電極薄膜７４２との間に入射される。
【００３３】
図５は、図３で急激な金属−絶縁体遷移後の電圧（II部分）での急激なＭＩＴ素子に対するマイクロＸ−線による回折パターンについての写真である。図４に示されるように、このとき、急激なＭＩＴ素子を通じて降下する電圧は、約７０Ｖである。
【００３４】
図４及び図５は、同じ回折パターンを示す。これは、同じ構造を有することを意味する。図３に示された曲線の急激な傾斜によれば、金属−絶縁体遷移が急激であるということを分かる。このような急激な金属−絶縁体遷移の前後で急激なＭＩＴ素子の構造は変化しなかったということを図４及び図５を通じて確認できる。急激なＭＩＴ素子の電気伝導度は急激に変化するが、遷移薄膜７３０の構造は変わらない。
【００３５】
このような急激なＭＩＴ、すなわち、高速のスイッチング動作は、急激なＭＩＴ素子の遷移薄膜により達成される。遷移薄膜は、絶縁体に低濃度の正孔を適切に添加することによって得られる。絶縁体に低濃度の正孔の添加によって起きる急激な金属−絶縁体遷移現象についてのメカニズムは、図１の説明で言及した論文及び米国特許に開示されている。
【００３６】
図１、図２の急激なＭＩＴ素子において、急激な金属−絶縁体遷移を起こす遷移薄膜６３０,７３０はそれぞれ、酸素、炭素、半導体元素（III〜Ｖ族及びII〜IV族）、遷移金属元素、希土類元素、ランタン系元素のうち少なくとも一つを含む低濃度の正孔が添加されたｐ型無機物半導体及び絶縁体、低濃度の正孔が添加されたｐ型有機物半導体及び絶縁体、低濃度の正孔が添加されたｐ型半導体、及び低濃度の正孔が添加されたｐ型酸化物半導体及び絶縁体のうち少なくとも一つを含んで形成される。遷移薄膜６３０,７３０は、非常に大きい抵抗を有するｎ型の半導体−絶縁体によっても形成されうる。
【００３７】
以下で説明される本発明の実施形態による低電圧ノイズ防止回路は、前述したように印加される電圧の大きさによってその電気的特性が急激に変わる急激なＭＩＴ素子を使用する。急激なＭＩＴ素子は、保護する電気電子システムに直列に接続される。
【００３８】
図６は、本発明の実施形態による低電圧ノイズ防止回路１００を備える回路を示す。図６を参照すれば、低電圧ノイズ防止回路１００は、急激なＭＩＴ素子ＭＩＴ及び保護抵抗Ｒｐを含む。
【００３９】
ここで、負荷インピーダンスＺＬは、電気電子システムに等価なインピーダンスであって、低電圧ノイズ防止回路１００の特性を検証するために使われる。以下、ＺＬは、電気電子システムまたは電気電子システムに等価な負荷インピーダンスを表す。低電圧ノイズは、電源電圧源Ｖｐから電気電子システムＺＬに電源電圧を印加する電源ラインＬ１を介して印加される。ここで、電気電子システムＺＬは、あらゆる電子素子、電気部品、電子システム、あるいは高圧電気システムなど、低電圧ノイズからの保護が必要な電気電子システムにしうる。
【００４０】
急激なＭＩＴ素子ＭＩＴに直列接続された保護抵抗Ｒｐは、急激なＭＩＴ素子ＭＩＴに印加される電圧または電流を制限することによって、急激なＭＩＴ素子ＭＩＴを保護する。保護抵抗Ｒｐと急激なＭＩＴ素子ＭＩＴとは、全体として電源電圧源Ｖｐまたは電気電子システムＺＬと直列接続される。
【００４１】
急激なＭＩＴ素子ＭＩＴの抵抗は、素子の材料及び構造により制御しうる。また、すでに設置された急激なＭＩＴ素子ＭＩＴに並列接続された少なくとも一つの追加の急激なＭＩＴ素子を用いることによって、急激なＭＩＴ素子の全体抵抗を適切な抵抗に下げることもできる。
【００４２】
低電圧ノイズ防止回路１００は、電気電子システムＺＬに直列接続された急激なＭＩＴ素子を利用して限界電圧未満のノイズを除去する。すなわち、電気電子システムＺＬに保護抵抗Ｒｐを介して直列接続された急激なＭＩＴ素子ＭＩＴは、所定電圧未満のノイズが電気電子システムＺＬに印加される場合に絶縁体として作用することによって、電気電子システムＺＬに印加される低電圧ノイズを除去する。
【００４３】
図７は、本発明の別の実施形態による低電圧ノイズ防止回路１００を備える回路を示す。本実施形態では、電気電子システムＺＬに信号を入出力する信号ラインＬ２を介して電気電子システムＺＬに低電圧ノイズが印加される場合にも、低電圧ノイズ防止回路１００を電気電子システムＺＬに直列接続することによって、低電圧ノイズを除去しうるということを示す。ここで、低電圧ノイズ防止回路１００は、急激なＭＩＴ素子ＭＩＴに直列接続された保護抵抗Ｒｐを含む。保護抵抗Ｒｐの役割は、図６の実施形態で説明したのと同じである。信号源Ｖｓは、電気電子システムＺＬの駆動のための入出力信号を発生する。信号源Ｖｓは、パルス発生器、コンピュータ内にあるＩＣ電子部品等にできる。入出力信号は、アナログ信号またはデジタル信号で印加されうる。信号電圧より小さくて不規則なノイズ信号は、入出力信号に乗って電気電子システムＺＬへ伝えられる。
【００４４】
図６及び図７では、電源電圧源Ｖｐと信号源Ｖｓとが別途の電気電子システムＺＬに接続されているように表現されている。しかし、一般に、それらは、単一電気電子システムＺＬに同時に接続されうる。また、電源電圧源Ｖｐ及び信号源Ｖｓからの電源電圧及び入出力信号はそれぞれ異なるライン又は同じラインを介して印加されうる。低電圧ノイズ防止回路１００は、異なるラインに適切に配置されるが、電気電子システムＺＬに対しては直列に接続されるべきである。上述のように急激なＭＩＴ部分の全体抵抗は、すでに配置された急激なＭＩＴ素子ＭＩＴに少なくとも一つの他の急激なＭＩＴ素子を加えることで下げられる。２つの急激なＭＩＴ素子は互いに並列に接続され、異なるものである。
【００４５】
図８は、本発明の別の実施形態による低電圧ノイズ防止回路２００を備える回路を示す。図８の実施形態では、低電圧ノイズ信号と共に標準定格電圧以上の高電圧ノイズ信号が電源ラインＬ１を介して流入する場合に、これらのノイズから電気電子システムＺＬが保護される。
【００４６】
図８を参照すれば、低電圧ノイズ防止回路２００は、電気電子システムＺＬに直列接続された第１の急激なＭＩＴ素子ＭＩＴ１、電気電子システムＺＬに並列接続された第２の急激なＭＩＴ素子ＭＩＴ２及びそれぞれ第１及び第２の急激なＭＩＴ素子ＭＩＴ１,ＭＩＴ２に直列接続された保護抵抗Ｒｐ１,Ｒｐ２を含む。ここで、図８では第２の急激なＭＩＴ素子ＭＩＴ２は第１の急激なＭＩＴ素子ＭＩＴ１を介して電気電子システムＺＬに並列に接続されるように示されるが、電気電子システムＺＬに直接接続してもよい。
【００４７】
標準定格電圧以上の電圧を有するノイズが電源ラインＬ１を介して電気電子システムＺＬに印加される場合、ほとんどの電流が第２の急激なＭＩＴ素子ＭＩＴ２を流れることによって、高電圧ノイズから電気電子システムＺＬが保護される。したがって、図８の実施形態では、第１及び第２の限界電圧が適切に制御された第１及び第２の急激なＭＩＴ素子ＭＩＴ１,ＭＩＴ２を利用して、所定の第１の電圧未満の低電圧ノイズ及び第２の電圧以上の高電圧ノイズから電気電子システムＺＬが保護される。
【００４８】
ここで、第１の電圧は、第１の急激なＭＩＴ素子ＭＩＴ１の第１の限界電圧と同一であり、第２の電圧は、第２の急激なＭＩＴ素子ＭＩＴ２の第２の限界電圧と同一である。しかし、それぞれの急激なＭＩＴ素子ＭＩＴ１,ＭＩＴ２に直列接続された保護抵抗Ｒｐ１,Ｒｐ２及び電気電子システムＺＬによって、第１及び第２の電圧は第１及び第２の限界電圧と異なりうる。また、本発明の目的上、第２の限界電圧が第１の限界電圧より高くなければならない。
【００４９】
第２の急激なＭＩＴ素子ＭＩＴ２を含む場合にも、第２の急激なＭＩＴ素子ＭＩＴ２に並列接続された他のＭＩＴ素子をさらに含むことによって、第２の急激なＭＩＴ素子ＭＩＴ２の全体抵抗を下げられる。それにより、１つのＭＩＴ素子に過度な電流が流れることを防止できる。
【００５０】
図８の実施形態では、電源電圧源Ｖｐの電源ラインＬ１を介してノイズが印加される場合を示したが、信号源の信号ラインを介してノイズが印加される場合にも、本実施形態は適用されうる。電源電圧と信号の両方が電気電子システムにそれぞれまたは同じラインを介して印加される場合にも、低電圧ノイズ防止回路２００を各ラインに適用して低電圧ノイズ及び高電圧ノイズを両方除去しうる。
【００５１】
図９は、本発明の別の実施形態による低電圧ノイズ防止回路３００を備える回路を示す。図９を参照すれば、低電圧ノイズ防止回路３００は、電源電圧源Ｖｐに並列接続された電源電圧補強用キャパシタＣｐをさらに含む点を除いて、低電圧ノイズ防止回路２００に類似する。電源電圧補強用キャパシタＣｐは、電源電圧源Ｖｐに並列接続された第２の急激なＭＩＴ素子ＭＩＴ２で急激な金属−絶縁体遷移が起きる瞬間に電源電圧源Ｖｐの電源電圧が降下することを防止する。
【００５２】
本発明の実験例による低電圧ノイズ防止回路を備える回路図及びその回路による低電圧除去を図１０乃至１２を参照して説明する。
【００５３】
図１０は、本発明の実験例による低電圧ノイズ防止回路１００を備える回路を示す。実験の目的上、電気電子システムＺＬを省略し、ノイズ信号を発生するノイズ発生器ＶＮをさらに含む。ここで、低電圧ノイズ防止回路１００は、図６及び図７に示される低電圧ノイズ防止回路１００と同一である。
【００５４】
本実験例で使われる急激なＭＩＴ素子ＭＩＴは、図２の平面型の急激なＭＩＴ素子に対応し、酸化バナジウムで形成された遷移薄膜７３０を含む。第１電極薄膜７４１と第２電極薄膜７４２との距離ｄは、５μｍほどである。急激なＭＩＴ素子ＭＩＴを保護するための保護抵抗Ｒｐは、５００Ωを有する。
【００５５】
図１１は、図１０の急激なＭＩＴ素子ＭＩＴの電流−電圧特性曲線を示すグラフである。急激なＭＩＴ素子ＭＩＴを過電流から保護するために素子に流れる電流を最大０.５ｍＡに制限した。
【００５６】
図１１では、Ｖ単位で表示されたｘ軸の電圧は、急激なＭＩＴ素子ＭＩＴの両端で降下する電圧を表し、ｍＡ（ｍｉｌｉ−Ａｍｐｅｒｅ）単位で表示されたｙ軸の電流は、急激なＭＩＴ素子ＭＩＴを流れる電流を表す。急激なＭＩＴ素子ＭＩＴは、降下電圧が０Ｖから約５.５Ｖの間は、電流がほとんど流れない絶縁体の特性を有する。降下電圧が約５.５Ｖ以上では、急激なＭＩＴ素子ＭＩＴの電気的特性が絶縁体から金属性物質に遷移するため、電流の不連続ジャンプが発生する。したがって、本実験に使用される急激なＭＩＴ素子ＭＩＴの限界電圧は、約５.５Ｖである。急激なＭＩＴ素子の抵抗値は、図１１の電圧−電流曲線から計算できる。
【００５７】
図１２は、図１０の回路により低電圧ノイズ信号が抑制される現象を示すグラフである。図１２のグラフは、ノイズ発生器ＶＮで最大電圧が１０Ｖであり、周波数が１ＫＨｚであるサイン波ノイズ信号を発生させ、急激なＭＩＴ素子ＭＩＴへの入力は入力信号と称され、急激なＭＩＴ素子ＭＩＴから出力され保護抵抗Ｒｐの両端でデジタルオシロスコープによりとらえられたサイン波ノイズ信号を出力信号と称する。図１２では、入力信号は、太実線で描かれ、出力サイン波ノイズ信号は、小さい円を含む細い実線で表示される。左側縦軸が入力サイン波ノイズ信号の電圧を表し、右側縦軸が出力サイン波ノイズ信号の電圧を表す。
【００５８】
図１２を参照すると、入力サイン波信号が約７.５Ｖ（Ｂ部分）以下のとき、入力信号は急激なＭＩＴ素子ＭＩＴを通過できず、ほぼ０Ｖ（Ａ部分）の出力信号となる。入力信号の電圧が下降する時（Ｃ部分とＤ部分の間）、金属から絶縁体への遷移が発生するが、入力信号の電圧が上昇する時のような急激な遷移特性を示さない。これは図１０の回路で計算される金属状態でのＭＩＴ素子の抵抗が３２５Ωであり、急激なＭＩＴ素子にとって大きいためである。すなわち、電圧下降時の急激でない遷移特性は、大きい抵抗による熱発生のために起きる現象である。良好に製造された急激なＭＩＴ素子は、抵抗が数Ωであり、熱発生は無視できるほど小さい。
【００５９】
本発明による低電圧ノイズ防止回路に含まれる急激なＭＩＴ素子は、所定の定格電圧より低い電圧を除去して急激なＭＩＴ素子の通過を防止するフィルタとして機能する。したがって、急激なＭＩＴ素子の限界を保護しようとする電気電子システムの要求電圧によって制御すれば、低電圧ノイズを効果的に除去しうる。
【００６０】
急激なＭＩＴ素子はフィルタ機能を実行するため、アナログ信号をデジタル信号に変換するＡ／Ｄコンバータまたはデコーダとして機能しうる。例えば、急激なＭＩＴ素子の限界電圧を基準に、それ未満の信号は、‘０’、それ以上の信号は、‘１’として出力させることによってアナログ信号がデジタル信号に変換される。限界電圧の異なる数個の急激なＭＩＴ素子を互いに並列に接続して信号を受けることにより、２ビット以上のデジタル信号に変換することも可能である。
【００６１】
本発明は、図面に示した実施形態を参照して説明されたが、それは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が、特許請求の範囲により定義される本発明の精神と範囲から逸脱せずに、可能であるということが分かるであろう。
【図面の簡単な説明】
【００６２】
【図１】積層型構造を有する急激なＭＩＴ素子についての断面図である。
【図２】水平型構造を有する急激なＭＩＴ素子についての断面図である。
【図３】平面型の急激なＭＩＴ素子の電流−電圧曲線を示すグラフである。
【図４】図３の急激なＭＩＴ素子の０Ｖ電圧印加でのマイクロＸ線回折パターンの写真である。
【図５】図３の急激なＭＩＴ素子の７０Ｖ電圧印加でのマイクロＸ線回折パターンの写真である。
【図６】本発明の第１実施形態による低電圧ノイズ防止回路を備える回路図である。
【図７】本発明の別の実施形態による低電圧ノイズ防止回路を備える回路図である。
【図８】本発明の別の実施形態による低電圧ノイズ防止回路を備える回路図である。
【図９】本発明の別の実施形態による低電圧ノイズ防止回路を備える回路図である。
【図１０】本発明の実験例による図６及び図７に示される低電圧ノイズ防止回路を備える回路図である。
【図１１】図１０に示される急激なＭＩＴ素子の電流−電圧曲線を示すグラフである。
【図１２】図１０の回路により低電圧ノイズ信号が抑制される現象を示すグラフである。
【図１】
2008533736.tif 000003
【図２】
2008533736.tif 000004
【図３】
2008533736.tif 000005
【図４】
2008533736.tif 000006
【図５】
2008533736.tif 000007
【図６】
2008533736.tif 000008
【図７】
2008533736.tif 000009
【図８】
2008533736.tif 000010
【図９】
2008533736.tif 000011
【図１０】
2008533736.tif 000012
【図１１】
2008533736.tif 000013
【図１２】
2008533736.tif 000014
【国際調査報告】
2008533736.tif 000015
2008533736.tif 000016