(57)【要約】光学素子を製造する方法は、導波路コア材料(1)のコアパターンをベース層(3)上に設けるステップと、コア材料(1)およびベース層(3)の上にクラッド層(2)を設けるステップとを具える。ベース層(3)の上のクラッド層(2)の表面高さは、コア材料(1)のパターンに依存して変化する。コアパターンは、少なくとも２つの基準領域を有するように設計され、各基準領域は、各基準領域上に所定の高さｈ１を有するクラッド層(2)のピークを提供するように選択された幅ｗを有する。コアパターンは、更に、基準領域のピークを結ぶ線がそれらの間に介在するクラッド層のピークよりも高くなるように設計されることよって、基準領域のピークは垂直のアライメント基準を提供する。
2008542832.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの導波路を含むフォトニックデバイスの製造方法であって、前記方法は
a)導波路コア材料のコアパターンをベース層の上に設けるステップと、
b)前記コア材料および前記ベース層の上にクラッド層を設けるステップと、
を具え、前記ベース層上のクラッド層の表面高さは前記コア材料のパターンに依存して変化し、
前記コアパターンが、少なくとも２つの基準領域を有するように設計され、各基準領域が、各基準領域の上に所定の高さを有するクラッド層のピークを提供するように選択された幅を有し、
前記コアパターンが、更に、前記少なくとも２つの基準領域の前記ピークを結ぶ線がそれらの間に介在する前記クラッド層のピークよりも高くなるに設計され、前記基準領域の前記ピークが垂直アライメント基準を提供する、
ことを特徴とする方法。
【請求項２】
前記基準領域の前記ピークが、前記ベース層上で同一の所定の高さを有する請求項１に記載の光学素子の製造方法。
【請求項３】
前記基準領域の前記幅が同一である請求項１または２に記載の光学素子の製造方法。
【請求項４】
請求項１〜３に記載の光学素子の製造方法であって、
c)素子を前記導波路コアに対して垂直方向に位置決めするために、マウンティングデバイスを前記両基準領域の前記ピークと接触配置するステップをさらに具えることを特徴とする製造方法。
【請求項５】
請求項１〜４に記載の方法で用いられるように構成された導波路コアパターン。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも１つの導波路を含むフォトニックデバイスの製造方法、特に、光学素子と導波路とのアライメント方法に関するものである。
【背景技術】
【０００２】
半導体光学素子と平面導波路とのパッシブハイブリッドアセンブリに使用される方法があり、例えば、下部パッシブ導波路ウェハへのエバネッセント結合（この場合垂直な）を使用する方法がブローベルト（Blauvelt）による米国特許出願US2004/0052467において開示されている。この方法は、エバネッセント結合の垂直成分に限られ、自由空間光アイソレ−タおよび薄膜フィルタのような非導波路素子の直接的な集積化に使用できない。さらに、このアライメント法では、導波路ウェハのクラッド層は、エバネッセント結合が生ずるように極薄であるとともに略平坦でなければならない。
【０００３】
アクティブ半導体素子のハイブリッドインテグレーションに関する代替例が、マクスウェルによる米国特許6,778,718号に開示されており、導波路のクラッド層の平面の最上部が垂直アライメント基準座標を与え、機械的な端部ストッパが水平方向の位置決めに用いられる。光は、導波路層内に作られた孔を通して導波路デバイスにエンドファイア結合される。この方法でも、アライメントのための平面に話が及ぶ。
【０００４】
しかし、実際には、導波路上のクラッド層の上面は必ずしも平面ではなく、導波路デバイスのクラッド層表面には、導波路コアを定める領域上に起伏やバンプが存在し得る。
【０００５】
英国特許公開第2,379,995号公報において、ファシャム（Fasham）はハイブリッドインテグレーションのためにアクティブアライメント方法を使用しており、ファシャムおよびブローベルトによる上記の文献には、非平面に置かれる追加デバイスの垂直方向位置決めパッシブ法は、前記非平面を平坦化する追加プロセスなしには不可能であると主張している。アライメント用の平坦面を与えるために、これらの起伏をケミカルメカニカルポリシング（ＣＭＰ）のような方法によって取り除かれなければならない、あるいは、非平面に対する補償を行うために、ある程度のアクティブアライメントを行われなければならないであろう。さらに、マクスウェルおよびブローベルトが説明するように、平坦面を使用することは、アラインメント精度を損ないうるクラッド層表面のほこりや塵による汚れに対するアライメントプロセスの感受性を増加させる。上述のいずれの場合にも、アライメント用の垂直基準座標は導波路デバイスのクラッド層の平坦面であり、いずれの場合にも平坦面のための要件に関する制限がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、少なくとも好適実施例において、パッシブアライメント法を、導波路の表面を平坦化する必要なく採用可能とすることにある。
【課題を解決するための手段】
【０００７】
したがって、本発明は、少なくとも１つの導波路を含むフォトニックデバイスの製造方法を提供する。この方法は、導波路コア材料のコアパターンをベース層上に設けるステップと、コア材料およびベース層の上にクラッド層を設けるステップとを具えている。ベース層上のクラッド層の表面高さは、コア材料のパターンに依存して変化する。コアパターンは、少なくとも２つの基準領域を有するように設計され、各基準領域は、各基準領域上に所定の高さを有するクラッド層のピークを提供するように選択された幅を有する。コアパターンは、更に、基準領域のピークを結ぶ線がそれらの間に介在するクラッド層のピークよりも高くなるように設計されることによって、基準領域のピークが垂直アライメント基準を提供する。
【０００８】
本発明の方法によれば、バンプを含むクラッド層の表面を、表面平坦化プロセス、アクティブアライメントまたは薄いクラッド層を必要とせずに、追加の光学素子のパッシブアライメント用の垂直基準座標として用いることができる。本発明によれば、さまざまなタイプの光学素子および光電子デバイスを光学回路基板上に集積化することが可能となり、本発明は、電気通信、センシング、コンピューティング、計測およびラボオンチップに必要とされる素子やシステムに応用される。
【０００９】
基準領域のピークは、ベース層の上方で同一の所定の高さを有することができる。このようにすると、ピークを結ぶ線はベース層と平行となる。基準領域の幅は、同一にすることができる。一般に、この結果、基準領域は同一の高さになる。
【００１０】
本発明の方法は、素子を導波路コアに対して垂直に位置決めするために、サブマウントのようなマウンティングデバイスを、両基準領域のピークと接触配置するステップをさらに具える。このように、導波路に集積化される光学素子は、バンプ上の垂直方向位置決めによって垂直方向に集積化されるように設計された別個のサブマウント上に収納することができる。これらのバンプは、上に置かれるサブマウントの傾斜を除去するために、ハイブリッドインテグレーション部分の周辺に、適当なパターンに位置させることができる。
【００１１】
水平方向のアライメントは、エッチング、ダイシング、切断または機械加工のような方法によって正確に規定されたエッジを有するサブマウントまたは素子のための機械的な端面ストッパとして作用する物理的な直立部（突起）をクラッド層表面にパターニングすることによって与えることができる。US6,778,718のように、導波路に集積化すべき素子を挿入可能とする孔を導波路基板に作ることができる。エンドファイア結合を、導波路と挿入された光学素子との間で用いることができる。このエンドファイア結合法によって、ブローベルトの方法と異なり、アイソレータおよび薄膜フィルタのような自由空間伝搬を使用しうる種々の光学素子や、半導体レーザ、半導体光増幅器のような能動素子や、異なる材料系を使用するパッシブ平面導波路の集積化が可能となる。
【００１２】
さらに、パッシブアセンブリのため、この方法によれば、共通の導波路ウェハ上に多数の要素をシリアルに集積化することが可能になり、電気プリント回路基板の光学的等価物が得られる。回路基板と同様に、平面導波路が回路基板上の電気回路の光学的等価回路を形成し、種々の光学素子がそれらの機能に従い集積化され、その機能にふさわしい材料系を用いて作成される。
【００１３】
垂直方向のアライメント基準位置を定めるために開示された方法は、クラッド層表面に特定の高さのバンプの制御された再現可能な製造に依存し、これらのバンプは、その上に置かれる追加の素子の垂直位置決めを支持するピラーとして作用する。これらのバンプは、導波路のコア層の大きいブロックをパターンニングすることによって作られる。ブロックの幅は、ブロック上のクラッド層バンプの高さを決定する。また、用いられるブロックの幅は、ハイブリッドインテグレーション領域近くの回路において光信号を導くために使用する導波路の寸法および導波路パターン（密度）を考慮に入れなければならない。また、ブロックは、導波路の光学的性質に影響を及ぼさないように配置しなければならない。
【００１４】
このように、本発明は、少なくとも好適実施形態において、バンプを含むクラッド層の表面が、クラッド層の平坦化技術を必要としないパッシブアライメント用の垂直基準座標として用いることができる技術を提供する。さらに、導波路表面上の塵や他の汚れに対するハイブリッド光学素子の設置の感受性は、制御された非平面を用いることによって低減する。導波路は、二酸化ケイ素ベースの材料を使用して製造することができる。
【００１５】
本発明は、記載されている方法に用いられるように構成された導波路コアパターンにまで及ぶ。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の一実施例を、単に一例として、添付図面を参照しながら説明する。
【００１７】
正方形の（または長方形の）導波路断面はプレーナ導波路デバイスに多く見られ、これらのデバイスでは、コア断面は単一モード動作に対しては各方向に数マイクロメートル程度の長さ寸法を有することができる。図１はこの種の平面導波路デバイスの典型的な構成である。導波路コア1は、導波路コア1より屈折率が低い材料で形成されるバッファ層3の上にある。バッファ層3は適切な基板4の上にある。一般的に、導波路コア1は連続層としてバッファ層3上に被着され、その導波路材料が、例えばエッチングにより部分的に除去され、コア材料のパターンを残す。このために、各導波路コアは、バッファ層3の上に同一の高さを有する。
【００１８】
均一厚のクラッド層2が、導波路コア1上に（多くの可能な堆積技術のうちの１つを用いて）堆積される。クラッド層2は、クラッド層2がバッファ層上に直接堆積されたコアパターンを含まない領域では略平坦である。しかし、クラッド層2は、導波路コア1を含む領域では一般的に湾曲して、平坦な面より数マイクロメートル隆起している。このように、クラッド層2は、導波路コア1上に、「バンプ」を形成する。これは、クラッド層2の表面を、追加素子のアライメント用の垂直基準座標として、ミクロン規模の精度で用いることを望む場合、問題とみなされる（例えばブローベルトまたはファシャムの文献参照）。
【００１９】
図２に示すように、コア幅が増加するにつれて、クラッド層バンプの高さは制御された再現可能な方法で増加する。正確な値は、クラッド層の組成およびクラッディングプロセスの具体的詳細の追加のファクタに依存する。クラッド層の組成およびプロセスが決まると、コアブロックの幅ｗを変化させてクラッド層バンプの高さｈを設定することが簡単にできる。この制御された再現可能なプロセスは、非平面を垂直面における高精度のパッシブアライメントに使用可能にする。
【００２０】
図３に示すように、素子6を含むサブマウント5を、クラッド層表面2の上部に、導波路のコア1に整列するように位置させる場合、垂直位置はクラッド層の最大幅のブロック上のバンプによって設定される。さらに、サブマウントの下のブロックを適切に位置させることによって、サブマウントを水平にでき、全く傾斜しないようにすることができる。マクスウェルによるUS6,778,718のように、水平方向の位置決めおよびエンドファイア結合のためのインターフェイスを提供するために追加の機能は必要である。
【００２１】
使用する位置決めブロックの幅を決定する際、周辺の導波路の密度も考慮に入れなければならない。導波路の密度が増加して、導波路間のギャップが減少するにつれて、クラッド層バンプの高さはそれぞれの導波路の和と同等の幅を有する単一ブロックの高さに近づく。これは図４に示され、十分に小さいギャップ間隔を有する十分な数の導波路は単一ブロックのようにふるまう。この場合、クラッド層バンプの高さｈ２は、アラインメントブロックの高さｈ１より高く、アラインメントブロックは要求どおりに機能できない。これは、ブロック幅と導波路パターンの設計で調整できる。図５は、アレイ内の導波路数および導波路間のギャップを変化させた時の、導波路アレイ上のクラッド層バンプの高さの変化をグラフに示す。アレイ中の導波路の数が増加するにつれて、クラッド層バンプの高さはピーク値まで漸近的に増加する。例えば、線Ａは、３２ミクロンのギャップ間隔を有する導波路アレイの曲線を示す。このアレイ上のクラッド層バンプの高さは、導波路から離れた領域におけるクラッド層より２．４マイクロメートル高い最高値に到達する。垂直方向のアライメント制御のためには、ブロック幅を、導波路上のクラッド層バンプ高さの漸近線より高いクラッド層バンプ高さを生じる幅に選択する必要がある。
【００２２】
図５のグラフの水平線は、変化するブロック幅ごとのクラッド層バンプの高さを示す。例えば、線Ｂは、６０ミクロン幅の方形ブロックのクラッド層バンプの高さを示す。バンプ高さは、〜３．４マイクロメートルであるので導波路アレイより高い。それゆえ、所要の垂直アライメント基準を提供することができる。グラフ上に、数ミクロンのクラッド層バンプの高さを有するアレイサイズおよびアレイギャップの例（例えば４ミクロンのギャップを有する導波路に対する曲線）が示され、これらの例では、導波路層内に、導波路自体と同時に、アライメント用に十分に大きいクラッド層バンプ高さを有するブロックをパターニングすることは不可能である。実際には、回路は、局部領域における導波路間隔および密度が、使用中のアライメントブロック幅においてアライメントが不良になる所定値を超えないように設計される。
【００２３】
要約すると、フォトニックデバイスの製造方法は、導波路コア材料1のコアパターンをベース層3上に設けるステップと、コア材料1およびベース層3の上に、クラッド層2を設けるステップとを具える。ベース層3上のクラッド層2の表面高さは、コア材料1のパターンに依存して変化する。コアパターンは、少なくとも２つの基準領域を有するように設計され、各基準領域は、各基準領域の上に所定の高さｈ１を有するクラッド層2のピークを提供するように選択された幅ｗを有する。コアパターンは、更に、少なくとも２つの基準領域のピークを結ぶ線がそれらの間に介在するクラッド層のピークよりも高く位置するように設計され、基準領域のピークが垂直アライメント基準を提供する。本発明は、導波路コア材料およびクラッド層について記載してきたが、本発明の範囲内において、同じ原理を任意の２つの適切な層にも適用することができる。
【図面の簡単な説明】
【００２４】
【図１】パターン化されたコア層とクラッド層バンプの断面である。
【図２】異なる幅の導波路ブロックに対するパターン化されたコア層とクラッド層バンプの断面である。
【図３】光学素子の垂直方向の位置決めがクラッド層高さによって決定される光学素子を含むサブマウントの断面である。
【図４】２つのクラッ層バンプ間のパターン化されたコア導波路アレイの断面である。
【図５】クラッド層バンプの高さと、異なる導波路ギャップ間隔を有する導波路アレイとの関係を示すグラフである。
【図１】
2008542832.tif 000003
【図２】
2008542832.tif 000004
【図３】
2008542832.tif 000005
【図４】
2008542832.tif 000006
【図５】
2008542832.tif 000007
【国際調査報告】
2008542832.tif 000008
2008542832.tif 000009
2008542832.tif 000010