(57)【要約】  第１の入力と第２の入力を有し、かつカレントミラー回路を駆動する出力を有する第１の増幅器を備える電圧回路が提供される。カレントミラー回路からの出力は、増幅器の第１の入力および第２の入力にそれぞれ結合された第１のトランジスタおよび第２のトランジスタを駆動する。増幅器が第１のトランジスタのベースとコレクタを同じ電位に保つように、第１のトランジスタのベースは増幅器の第２の入力に結合され、１０第１のトランジスタのコレクタは、増幅器の第１の入力に結合されている。第１のトランジスタおよび第２のトランジスタは、第１のトランジスタと第２のトランジスタのベース−エミッタ電圧の差が第２の１５トランジスタに結合された負荷抵抗の両端間に発生することができるように異なる電流密度で動作するように適合されており、ベース−エミッタ電圧の差はＰＴＡＴ電圧である。
2008505412.tif 000002
【特許請求の範囲】
【請求項１】
第１の入力と第２の入力を有し、かつカレントミラー回路を駆動する出力を有する第１の増幅器を備える電圧回路であって、前記カレントミラー回路からの出力は前記増幅器の前記第１の入力および第２の入力にそれぞれ結合された第１のトランジスタおよび第２のトランジスタを駆動し、前記増幅器が前記第１のトランジスタのベースおよびコレクタを同じ電位に保つように前記第１のトランジスタのベースは前記増幅器の前記第２の入力に結合され、さらに前記第１のトランジスタのコレクタは前記増幅器の前記第１の入力に結合されており、前記第２のトランジスタはダイオード構成で設けられており、さらに、前記第１のトランジスタおよび第２のトランジスタは、前記第１のトランジスタと前記第２のトランジスタのベース−エミッタ電圧の差が前記第２のトランジスタに結合された負荷抵抗の両端間に発生することができるように、異なる電流密度で動作するように構成されており、ベース−エミッタ電圧の前記差がＰＴＡＴ電圧であることを特徴とする電圧回路。
【請求項２】
前記カレントミラー回路は、マスタトランジスタおよびスレーブトランジスタを備え、前記マスタトランジスタは前記第２のトランジスタに結合され、前記スレーブトランジスタは前記第１のトランジスタに結合されていることを特徴とする請求項１に記載の回路。
【請求項３】
前記スレーブトランジスタおよび第１のトランジスタは、増幅器の第１段を形成していることを特徴とする請求項２に記載の回路。
【請求項４】
前記マスタトランジスタおよびスレーブトランジスタは、ｐ型トランジスタとして設けられ、前記第１のトランジスタおよび第２のトランジスタは、ｎ型トランジスタとして設けられていることを特徴とする請求項２に記載の回路。
【請求項５】
前記マスタトランジスタおよびスレーブトランジスタは、ｎ型トランジスタとして設けられ、前記第１のトランジスタおよび第２のトランジスタは、ｐ型トランジスタとして設けられていることを特徴とする請求項２に記載の回路。
【請求項６】
前記負荷抵抗は、前記第１のトランジスタのベースと前記第２のトランジスタのコレクタの間に直列に設けられていることを特徴とする請求項１に記載の回路。
【請求項７】
前記第１のトランジスタのベースは、前記第２のトランジスタのコレクタに直接結合され、前記負荷抵抗は、前記第２のトランジスタのエミッタと前記第１のトランジスタのエミッタの間に直列に設けられていることを特徴とする請求項１に記載の回路。
【請求項８】
前記第１のトランジスタおよび第２のトランジスタのエミッタは、両方とも、第２の負荷抵抗を介して接地に結合されていることを特徴とする請求項１に記載の回路。
【請求項９】
前記第１のトランジスタおよび前記スレーブトランジスタのベース−エミッタ電圧は、絶対温度に対して相補的（ＣＴＡＴ）な電圧を与え、前記相補的な電圧は、前記増幅器によって前記ＰＴＡＴ電圧と組み合わされて前記増幅器の出力に電圧基準を与えることを特徴とする請求項２に記載の回路。
【請求項１０】
前記第１のトランジスタおよび第２のトランジスタのエミッタは、両方とも、第２の負荷抵抗を介して接地に結合され、前記回路は、湾曲補正を行うように構成された追加の回路を備え、前記追加の回路は、ＣＴＡＴ電流源および第３の負荷抵抗を備え、前記第３の負荷抵抗は、前記第１のトランジスタおよび第２のトランジスタのエミッタに結合されており、それによって、前記第２の負荷抵抗および第３の負荷抵抗の値の調整を、湾曲を補正するために使用することができることを特徴とする請求項９に記載の回路。
【請求項１１】
前記ＣＴＡＴ電流は、第２の組のカレントミラー回路によってミラーされ、前記第２の組のカレントミラー回路はマスタトランジスタとスレーブトランジスタを備え、さらに、前記第３の負荷抵抗の両端間にＴｌｏｇＴの型の信号を発生させるために、前記スレーブトランジスタのコレクタに反映されるＣＴＡＴ電流が前記増幅器の出力から取り出されるように前記スレーブトランジスタは２つのダイオード接続トランジスタを通して前記増幅器の出力に結合され、前記第３の負荷抵抗は前記スレーブトランジスタに結合されていることを特徴とする請求項１０に記載の回路。
【請求項１２】
前記ＣＴＡＴ電流源は、前記回路の外に設けられていることを特徴とする請求項１０に記載の回路。
【請求項１３】
第４の負荷抵抗をさらに備え、前記第４の負荷抵抗は、前記増幅器の出力と前記第１のトランジスタと第２のトランジスタの共通に結合されたエミッタとの間に設けられ、前記第４の負荷抵抗を設けることによって、前記増幅器の出力に与えられる電圧の調整が可能になることを特徴とする請求項１１に記載の回路。
【請求項１４】
前記マスタトランジスタおよびスレーブトランジスタのエミッタ面積は、前記マスタトランジスタおよびスレーブトランジスタが異なる電流密度で動作しそれによって前記回路の開ループ利得を高めるように、異なっていることを特徴とする請求項２に記載の回路。
【請求項１５】
第１の入力と第２の入力を有し、かつ前記第１の入力および第２の入力にそれぞれ結合された第１のトランジスタおよび第２のトランジスタを有する第１の増幅器を備える電圧回路であって、前記第１のトランジスタは、前記増幅器が前記第１のトランジスタのベースノードとコレクタノードを同じ電位に保つように前記増幅器の前記第２の入力にさらに結合されており、前記第２のトランジスタは、前記２つのトランジスタのベース−エミッタ電圧の差が負荷の両端間に発生することができるように、前記第１のトランジスタの電流密度と比べてより高い電流密度で動作可能であり、さらに、前記回路は、前記増幅器の出力と前記第１のトランジスタおよび第２のトランジスタとの間のフィードバック経路に設けられたカレントミラー回路を備えるようにさらに構成されており、前記カレントミラーは、前記トランジスタの各々のベース−コレクタ電圧が最小限になるように前記第１のトランジスタおよび第２のトランジスタにベース電流を供給するように構成され、それによってアーリ効果を軽減させていることを特徴とする電圧回路。
【請求項１６】
前記カレントミラー回路は、マスタトランジスタおよびスレーブトランジスタを備え、前記マスタトランジスタは前記第２のトランジスタに結合され、前記スレーブトランジスタは前記第１のトランジスタに結合されていることを特徴とする請求項１５に記載の回路。
【請求項１７】
前記スレーブトランジスタおよび第１のトランジスタは、増幅器の第１段を形成していることを特徴とする請求項１６に記載の回路。
【請求項１８】
前記マスタトランジスタおよびスレーブトランジスタは、ｐ型トランジスタとして設けられ、前記第１のトランジスタおよび第２のトランジスタは、ｎ型トランジスタとして設けられていることを特徴とする請求項１７に記載の回路。
【請求項１９】
前記マスタトランジスタおよびスレーブトランジスタは、ｎ型トランジスタとして設けられ、前記第１のトランジスタおよび第２のトランジスタは、ｐ型トランジスタとして設けられていることを特徴とする請求項１７に記載の回路。
【請求項２０】
前記負荷は、前記第１のトランジスタのベースと前記第２のトランジスタのコレクタの間に直列に設けられていることを特徴とする請求項１に記載の回路。
【請求項２１】
前記第１のトランジスタのベースは、前記第２のトランジスタのコレクタに直接結合され、前記負荷は、前記第２のトランジスタのエミッタと前記第１のトランジスタのエミッタの間に直列に設けられていることを特徴とする請求項１５に記載の回路。
【請求項２２】
前記第１のトランジスタおよび第２のトランジスタのエミッタは、両方とも、第２の負荷を介して接地に結合されていることを特徴とする請求項１５に記載の回路。
【請求項２３】
前記第１のトランジスタおよび前記スレーブトランジスタのベース−エミッタ電圧は、絶対温度に対して相補的（ＣＴＡＴ）な電圧を与え、前記相補的な電圧は、前記増幅器によって、前記２つのトランジスタのベース−エミッタ電圧の差によってもたらされ前記負荷の両端間に発生したＰＴＡＴ電圧と組み合わされて、前記増幅器の出力に電圧基準を与えることを特徴とする請求項１６に記載の回路。
【請求項２４】
前記第１のトランジスタおよび第２のトランジスタのエミッタは、両方とも、第２の負荷を介して接地に結合され、前記回路は、湾曲補正を行うように構成された追加の回路を備え、前記追加の回路は、ＣＴＡＴ電流源および第３の負荷を備え、前記第３の負荷は、前記第１のトランジスタおよび第２のトランジスタのエミッタに結合されており、それによって、前記第２の負荷および第３の負荷の値の調整を、湾曲を補正するために使用することができることを特徴とする請求項２３に記載の回路。
【請求項２５】
前記ＣＴＡＴ電流が、第２の組のカレントミラー回路によってミラーされ、前記第２の組のカレントミラー回路は、マスタトランジスタとスレーブトランジスタを備え、さらに、前記第３の負荷抵抗の両端間にＴｌｏｇＴの型の信号を発生させるために、前記スレーブトランジスタのコレクタに反映されるＣＴＡＴ電流が前記増幅器の出力から取り出されるように前記スレーブトランジスタは２つのダイオード接続トランジスタを通して前記増幅器の出力に結合され、前記第３の負荷は前記スレーブトランジスタに結合されていることを特徴とする請求項２４に記載の回路。
【請求項２６】
前記ＣＴＡＴ電流源は、前記回路の外に設けられていることを特徴とする請求項２４に記載の回路。
【請求項２７】
第４の負荷をさらに備え、前記第４の負荷は、前記増幅器の出力と前記第１のトランジスタと第２のトランジスタの共通に結合されたエミッタとの間に設けられ、前記第４の負荷を設けることによって、前記増幅器の出力に与えられる電圧の調整が可能になることを特徴とする請求項２４に記載の回路。
【請求項２８】
前記マスタトランジスタおよびスレーブトランジスタのエミッタ面積は、前記マスタトランジスタおよびスレーブトランジスタが異なる電流密度で動作しそれによって前記回路の開ループ利得を高めるように、異なっていることを特徴とする請求項１６に記載の回路。
【請求項２９】
増幅器に第１の入力および第２の入力を与える第１のアームおよび第２のアームを備えるトランジスタのブリッジ構成を備えた、前記増幅器が次いで出力として電圧基準を与えるバンドギャップ電圧基準回路であって、前記ブリッジの各アームはトランジスタを備え、前記第２のアームのトランジスタは前記第１のアームのトランジスタの電流密度と比べてより高い電流密度で動作可能であり、その結果、前記第１のトランジスタと第２のトランジスタのベース−エミッタ電圧の差を反映する電圧が前記第２のアームの一部として設けられた抵抗回路網の中の抵抗器の両端間に発生するようになり、さらに、前記第１のアームは、前記回路網の中の中間点で前記第２のアームに結合され、前記ブリッジは、前記増幅器が前記第１のアームのトランジスタのベース−コレクタ電圧を減少させるように前記増幅器の出力からの前記電圧基準に結合されていることを特徴とするバンドギャップ電圧基準回路。
【請求項３０】
カレントミラー回路をさらに備え、前記カレントミラー回路はマスタトランジスタおよびスレーブトランジスタを備え、前記マスタトランジスタは前記第２のアームのトランジスタに結合され、前記スレーブトランジスタは前記第１のアームのトランジスタに結合されていることを特徴とする請求項２９に記載の回路。
【請求項３１】
前記スレーブトランジスタおよび前記第１のアームのトランジスタは、増幅器の第１段を形成していることを特徴とする請求項３０に記載の回路。
【請求項３２】
前記マスタトランジスタおよびスレーブトランジスタは、ｐ型トランジスタとして設けられ、前記第１のトランジスタおよび第２のトランジスタは、ｎ型トランジスタとして設けられていることを特徴とする請求項３０に記載の回路。
【請求項３３】
前記マスタトランジスタおよびスレーブトランジスタは、ｎ型トランジスタとして設けられ、前記第１のトランジスタおよび第２のトランジスタは、ｐ型トランジスタとして設けられていることを特徴とする請求項３０に記載の回路。
【請求項３４】
前記抵抗器は、前記第１のアームのトランジスタのベースと前記第２のアームのトランジスタのコレクタの間に直列に設けられていることを特徴とする請求項２９に記載の回路。
【請求項３５】
前記第１のアームのトランジスタのベースは、前記第２のアームのトランジスタのコレクタに直接結合され、前記抵抗器は、前記第２のアームのトランジスタのエミッタと前記第１のアームのトランジスタのエミッタの間に直列に設けられていることを特徴とする請求項２９に記載の回路。
【請求項３６】
前記第１のアームのトランジスタおよび前記第２のアームのトランジスタのエミッタは、両方とも、前記回路網の第２の抵抗器を介して接地に結合されていることを特徴とする請求項２９に記載の回路。
【請求項３７】
前記第１のアームのトランジスタおよび前記スレーブトランジスタのベース−エミッタ電圧は、絶対温度に対して相補的（ＣＴＡＴ）な電圧を与え、前記相補的な電圧は、前記増幅器によって、前記２つのアームのトランジスタのベース−エミッタ電圧の差によってもたらされ前記抵抗器の両端間に発生したＰＴＡＴ電圧と組み合わされて、前記増幅器の出力に電圧基準を与えることを特徴とする請求項３０に記載の回路。
【請求項３８】
前記第１のアームのトランジスタおよび前記第２のアームのトランジスタのエミッタは、両方とも、前記回路網の第２の抵抗器を介して接地に結合されており、前記回路は、湾曲補正を行うように構成された追加の回路を備え、前記追加の回路は、ＣＴＡＴ電流源および第３の抵抗器を備え、前記第３の抵抗器は、前記第１のアームのトランジスタおよび前記第２のアームのトランジスタのエミッタに結合されており、それによって、前記第２の抵抗器および第３の抵抗器の値の調整を、湾曲を補正するために使用することができることを特徴とする請求項３７に記載の回路。
【請求項３９】
前記ＣＴＡＴ電流は、一組のカレントミラー回路によってミラーされ、前記カレントミラー回路は、マスタトランジスタとスレーブトランジスタを備え、さらに、前記第３の抵抗器の両端間にＴｌｏｇＴの型の信号を発生させるために、前記スレーブトランジスタのコレクタに反映されるＣＴＡＴ電流が前記増幅器の出力から取り出されるように前記スレーブトランジスタは２つのダイオード接続トランジスタを通して前記増幅器の出力に結合され、前記第３の抵抗器は前記スレーブトランジスタに結合されていることを特徴とする請求項３８に記載の回路。
【請求項４０】
前記ＣＴＡＴ電流源は、前記回路の外に設けられていることを特徴とする請求項３８に記載の回路。
【請求項４１】
第４の抵抗器をさらに備え、前記第４の抵抗器は、前記増幅器の出力と前記第１のアームのトランジスタおよび前記第２のアームのトランジスタの共通に結合されたエミッタとの間に設けられ、前記第４の抵抗器を設けることによって、前記増幅器の出力に与えられる電圧の調整が可能になることを特徴とする請求項３８に記載の回路。
【請求項４２】
第１の入力および第２の入力を有しかつ出力に電圧基準を与える第１の増幅器を備えるバンドギャップ電圧基準回路であって、
前記第１の入力に結合され、前記回路の第１のトランジスタおよび第２のトランジスタを有する第１のアームであって、前記第１のトランジスタおよび第２のトランジスタの各々のベースは互いに結合され、前記第１のトランジスタは前記増幅器の出力にさらに結合されているものである第１のアームと、
前記第２の入力に結合され、前記回路の第３のトランジスタおよび第４のトランジスタ、および負荷抵抗器を有する第２のアームであって、前記第４のトランジスタは前記第２のトランジスタのエミッタ面積よりも大きなエミッタ面積を有し、前記第３のトランジスタは前記増幅器の出力に結合されているものである第２のアームと
を備え、
前記負荷抵抗器は、使用中に、前記バンドギャップ基準電圧の形成で使用するための、前記第２のトランジスタと第４のトランジスタのベース−エミッタ電圧の適量の差ΔＶｂｅを与え、
前記第１のトランジスタと第２のトランジスタの前記共通に結合されたベースは、前記第３のトランジスタのベースおよび前記増幅器の前記第２の入力にさらに結合され、それによって、前記第１のアームと第２のアームを結合し、かつ３つのトランジスタすべてにベース電流を供給し、前記増幅器は、使用中に、前記第１のトランジスタのベースとコレクタを同じ電位に保つことを特徴とするバンドギャップ電圧基準回路。
【請求項４３】
バンドギャップ基準回路を実現する方法であって、
第１の入力および第２の入力を有し、使用中に電圧基準を出力に発生する第１の増幅器を設けるステップと、
前記第１の入力に結合され、前記回路の第１のトランジスタおよび第２のトランジスタを有する第１のアームを設けるステップであって、前記第１のトランジスタおよび第２のトランジスタの各々のベースは互いに結合され、前記第１のトランジスタは前記増幅器の出力にさらに結合されるステップと、
前記第２の入力に結合され、前記回路の第３のトランジスタおよび第４のトランジスタ、および負荷抵抗器を有する第２のアームを設けるステップであって、前記第４のトランジスタは前記第２のトランジスタのエミッタ面積よりも大きなエミッタ面積を有し、前記第３のトランジスタは前記増幅器の出力に結合されるステップと
を含み、その結果、使用中に、
前記負荷抵抗器は、使用中に、前記バンドギャップ基準電圧の形成で使用するための、前記第２のトランジスタと第４のトランジスタのベース−エミッタ電圧の適量の差ΔＶｂｅを与えるようになり、さらに、
前記第１のトランジスタと第２のトランジスタの前記共通に結合されたベースは、前記第３のトランジスタのベースおよび前記増幅器の前記第２の入力にさらに結合され、それによって、前記第１のアームと第２のアームを結合し、かつ３つのトランジスタすべてにベース電流を供給し、前記増幅器は、使用中に、前記第１のトランジスタのベースとコレクタを同じ電位に保つことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧回路に関し、より詳細には、絶対温度に比例する（ＰＴＡＴ）出力を供給するように構成された回路に関する。好ましい実施形態に従って、本発明は、バンドギャップ技術を使用しＰＴＡＴ電圧回路を組み込んで実現された電圧基準（ｖｏｌｔａｇｅ  ｒｅｆｅｒｅｎｃｅ）回路を提供する。本発明の電圧回路は、等価な電流回路として容易に実現することができる。
【背景技術】
【０００２】
電圧発生回路は、当技術分野でよく知られており、定められた特性を有する電圧出力を供給するために使用されている。既知の例には、電圧基準を供給するように構成された回路、温度の上昇につれて増すように絶対温度に比例する（ＰＴＡＴ）出力を有する回路、および温度の上昇につれて減少するように絶対温度に対して相補的な（ＣＴＡＴ）出力を有する回路がある。温度と共に予測可能に変化する出力を有するこれらの回路は、一般に温度センサとして使用されるが、一方で、温度変動に依存しない出力を有するものは電圧基準回路として使用される。電圧発生回路は電流発生回路に容易に変換できることは当業者によく知られており、したがって、説明を容易にするために、本明細書の範囲内では、電圧発生回路としてこれらの回路を説明する。
【０００３】
電圧基準回路の１つの特定のカテゴリは、バンドギャップ回路として知られているものである。バンドギャップ電圧基準回路は、等しいが反対の温度係数を有する２つの電圧を加えることに基づいている。第１の電圧は、順方向バイアスされたバイポーラトランジスタのベース−エミッタ電圧である。この電圧は、約−２．２ｍＶ／Ｃの負のＴＣ（温度係数）を有し、通常、絶対温度に対して相補的な（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  ｔｏ  Ａｂｓｏｌｕｔｅ  Ｔｅｍｐｅｒａｔｕｒｅ）電圧すなわちＣＴＡＴ電圧として示される。絶対温度に比例する（Ｐｒｏｐｏｒｔｉｏｎａｌ  ｔｏ  Ａｂｓｏｌｕｔｅ  Ｔｅｍｐｅｒａｔｕｒｅ）第２の電圧、すなわちＰＴＡＴ電圧は、異なる電流密度で動作するバイポーラトランジスタの２つの順方向バイアスされたベース−エミッタ接合の電圧差（ΔＶｂｅ）を増幅して形成される。これらの型の回路はよく知られており、その動作のさらなる詳細は非特許文献１に与えられている。非特許文献１の内容は、参照して本明細書に組み込まれる。
【０００４】
そのような電圧基準回路の古典的な構成は、「ブロコウ・セル（Ｂｒｏｋａｗ  Ｃｅｌｌ）」として知られており、その例を図１に示す。第１および第２のトランジスタＱ１、Ｑ２は、それぞれのコレクタが増幅器Ａ１の非反転入力および反転入力に結合されている。各トランジスタのベースは共通に結合されており、この共通ノードは、抵抗器ｒ５を介して増幅器の出力に結合されている。結合されたベースと抵抗器ｒ５の共通ノードは、別の抵抗器ｒ６を介して接地に結合されている。Ｑ２のエミッタは、抵抗器ｒ１を介して、トランジスタＱ１のエミッタとの共通ノードに結合されている。次に、この共通ノードは、第２の抵抗器ｒ２を介して接地に結合されている。Ａ１の出力ノードからのフィードバックループは、抵抗器ｒ３を介してＱ２のコレクタに供給され、また抵抗器ｒ４を介してＱ１のコレクタに供給されている。
【０００５】
図１において、トランジスタＱ２は、トランジスタＱ１のエミッタ面積に比べてより大きなエミッタ面積を設けられており、したがって、２つのバイポーラトランジスタＱ１およびＱ２は、異なる電流密度で動作する。抵抗器ｒ１の両端間に、次式の形の電圧ΔＶｂｅが生じる。
【０００６】
【数１】
2008505412.tif 000003
【０００７】
ここで、Ｋは、ボルツマン定数であり、ｑは、電子の電荷であり、Ｔは、ケルビンの単位の動作温度であり、ｎは、２つのバイポーラトランジスタのコレクタ電流密度の比である。
【０００８】
通常、２つの抵抗器ｒ３およびｒ４は、等しい値であるように選ばれ、コレクタ電流密度比は、Ｑ１に対するＱ２のエミッタ面積の比で与えられる。プロセス変動による基準電圧（ｒｅｆｅｒｅｎｃｅ  ｖｏｌｔａｇｅ）の変動を減少させるために、Ｑ２は、各トランジスタがＱ１と同じ面積であるｎ個のトランジスタのアレイとして設けることができる。
【０００９】
電圧ΔＶｂｅは、電流Ｉ１を発生し、この電流Ｉ１はまたＰＴＡＴ電流である。Ｑ１およびＱ２の共通ベースノードの電圧は、次式で与えられる。
【００１０】
【数２】
2008505412.tif 000004
【００１１】
抵抗器の比およびコレクタ電流密度を適切に調整することによって、電圧「Ｖｂ」は、第１次のオーダで温度の影響を受けなくなり、ベース−エミッタ電圧（Ｖｂｅ）によって生じる湾曲（ｃｕｒｖａｔｕｒｅ）は別にして、補償されていると考えることができる。電圧「Ｖｂ」は、ｒ５とｒ６の比によって、増幅器の出力に基準電圧Ｖｒｅｆとして調整される。
【００１２】
【数３】
2008505412.tif 000005
【００１３】
ここで、Ｉｂ（Ｑ１）およびＩｂ（Ｑ２）は、Ｑ１およびＱ２のベース電流である。
【００１４】
「ブロコウ・セル」は広く使用されているが、いくつかの欠点がまだある。式（３）の第２の項は、ベース電流による誤差を表している。この誤差を減らすために、ｒ５はできるだけ小さくなければならない。ｒ５が減少するにつれて、基準電圧を介して電源から取り出される電流は増加し、これが欠点である。別の欠点は、セルの動作温度が変化するときに、２つのトランジスタのコレクタ−ベース電圧も変化することに関係している。アーリ効果（Ｅａｒｌｙ  ｅｆｆｅｃｔ）（バイアス印加による実効ベース幅の変化のトランジスタ動作に及ぼす効果）の結果として、２つのトランジスタへの電流が影響を受ける。アーリ効果についてのさらなる情報は、非特許文献２に見出すことができる。非特許文献２の内容は、参照して本明細書に組み込まれる。
【００１５】
ブロコウ・セルの非常に重要な特徴は、増幅器が２つのバイポーラトランジスタのコレクタ電流を制御するので、増幅器のオフセットおよび雑音に対して感度が低いことである。
【００１６】
図１の増幅器Ａ１の入力のオフセット電圧Ｖｏｆｆは、次式に従って電流Ｉ１とＩ２を不均衡にするという対応する効果を有する。
Ｉ２ｒ４−Ｖｏｆｆ＝Ｉ１ｒ３                        (４)
ｒ１の両端間に反映されるＱ１とＱ２のベース−エミッタ電圧の差ΔＶｂｅは、次式で与えられる。
【００１７】
【数４】
2008505412.tif 000006
【００１８】
ｒ３＝ｒ４の場合、次式が得られる。
【００１９】
【数５】
2008505412.tif 000007
【００２０】
式（６）の第２項は、オフセット電圧によるベース−エミッタ電圧差への誤差を表す。この項は、ｒ１に比べてｒ４を大きくすることによって減少させることができる。しかし、ｒ４をより大きくすることによってアーリ効果が悪化し、それは望ましくない。合理的な妥協として、ｒ４＝４ｒ１であるようにｒ４およびｒ１の値を選ぶことができる。電圧基準回路に一般的な値を使用し、さらに、ｒ４＝４ｒ１、Ｖｏｆｆ＝１ｍＶおよびΔＶｂｅ＝１００ｍＶ（２５℃で）であると仮定すると、式（６）のオフセット電圧による誤差は、約０．０６５ｍＶである。この誤差は、式（３）に従って基準電圧に反映される。ｒ２＝３ｒ１およびｒ５＝ｒ６と想定すると、１ｍＶのオフセット電圧は、基準電圧に０．７７ｍＶとして反映される。増幅器がコレクタ電流を制御するので、１ミリボルトのオフセット電圧は、それぞれ基準電圧に０．７７ｍＶの誤差として反映される。同様にして、増幅器の雑音が基準電圧に反映され、その両方とも望ましくない効果である。
【００２１】
また、「ブロコウ・セル」には、全ての無補償基準電圧と同じように、ベース−エミッタ電圧の「湾曲」の影響を受けるという点で問題がある。バンドギャップ電圧基準で絶対温度に対して相補的な（ＣＴＡＴ）電圧として使用され、かつ絶対温度に比例する（ＰＴＡＴ）コレクタ電流でバイアスされるようなバイポーラトランジスタのベース−エミッタ電圧は、式（７）が示すように温度に関係している。
【００２２】
【数６】
2008505412.tif 000008
【００２３】
ここで、Ｖｂｅ（Ｔ）は、動作温度でのバイポーラトランジスタのベース−エミッタ電圧の温度依存性であり、ＶＢＥ０は、基準温度でのバイポーラトランジスタのベースエミッタ電圧であり、ＶＧ０は、温度０Ｋでのバンドギャップ電圧またはベース−エミッタ電圧であり、Ｔ０は、基準温度であり、σは、飽和電流温度指数（ｓａｔｕｒａｔｉｏｎ  ｃｕｒｒｅｎｔ  ｔｅｍｐｅｒａｔｕｒｅ  ｅｘｐｏｎｅｎｔ）（コンピュータ付加シミュレータではＸＴｉと呼ばれることもある）である。
【００２４】
図１のｒ２の両端間に生じるＰＴＡＴ電圧は、式（７）の最初の２項を補償するだけである。工業温度範囲（−４０Ｃから８５Ｃ）でほぼ約２．５ｍＶの「湾曲」を与える最後の項は、補償されないでそのまま残り、これがまた式（３）に従って基準電圧に取り込まれる。そのような湾曲の例がＴｌｏｇＴ効果であり、図２で与えられている。
【００２５】
【特許文献１】米国特許第５，３５２，９７３号明細書
【特許文献２】米国特許第４，３９９，３９８号明細書
【非特許文献１】Gray et al,“Analysis and Design of Analog Integrated Circuits”, 4th Edition, Chapter 4
【非特許文献２】Gray et al,“Analysis and Design of Analog Integrated Circuits, 4th Edition, page 15
【発明の開示】
【発明が解決しようとする課題】
【００２６】
「ブロコウ・セル」が十分に平衡のとれているときに、「湾曲」誤差を内部で補償することは容易でない。この誤差を補償しようとする１つの試みが、本発明の譲受人に共に譲渡された特許文献１に記載されている。特許文献１の開示は、参照することによって本明細書に組み込まれる。この米国特許では、「湾曲」誤差は補償されているが、余分なバイポーラトランジスタを一定電流でバイアスする別個の回路を使用することによるこの方法では、追加の回路を使用することが必要となる。
【００２７】
バンドギャップ基準回路の他の知られている例には、ＲＣＡ社に譲渡された特許文献２に記載されているものがあり、この特許では、所定値からずれる基準電位に応じて第１の出力端子と第２の出力端子との間を流れる電流を制御するように構成されたフィードバックのある電圧基準回路が記載されている。この回路は、ベース電流効果を減少させるのに役立つが、大きな電力という犠牲を払ってである。その結果、この回路は、比較的大きな電流の用途にだけ適している。
【００２８】
したがって、理解されることであろうが、図１に示す回路は、オフセットおよび雑音に対する感度が非常に低いが、オフセットおよび雑音に対する感度のさらなる減少を可能にする必要がまだある。
【課題を解決するための手段】
【００２９】
本発明のこれら及び他の問題は、改善された電圧回路を実現する本発明の第１の実施形態によって対処される。
【００３０】
本発明に従って、第１の入力と第２の入力を有し、かつカレントミラー回路を駆動する出力を有する第１の増幅器を備える電圧回路が提供される。前記カレントミラー回路からの出力は、前記増幅器の前記第１の入力および前記第２の入力にそれぞれ結合された第１のトランジスタおよび第２のトランジスタを駆動するように構成され、前記増幅器が前記第１のトランジスタのベースとコレクタを同じ電位に保つように、前記第１のトランジスタのベースが前記増幅器の前記第２の入力に結合され、前記第１のトランジスタのコレクタが前記増幅器の前記第１の入力に結合されている。前記第２のトランジスタはダイオード構成で設けられており、さらに、前記第１のトランジスタおよび前記第２のトランジスタは、前記第１のトランジスタと前記第２のトランジスタのベース−エミッタ電圧の差が前記第２のトランジスタに結合された抵抗負荷の両端間に発生することができるように、異なる電流密度で動作するように構成されており、ベース−エミッタ電圧の差はＰＴＡＴ電圧である。
【００３１】
望ましくは、前記カレントミラー回路は、マスタトランジスタおよびスレーブトランジスタを備え、前記マスタトランジスタは前記第２のトランジスタに結合され、前記スレーブトランジスタは前記第１のトランジスタに結合されている。前記スレーブトランジスタと前記第１のトランジスタは、増幅器の第１段を形成することができる。
【００３２】
前記マスタトランジスタおよび前記スレーブトランジスタは、一般にｐ型トランジスタとして設けられ、前記第１のトランジスタおよび前記第２のトランジスタは、ｎ型トランジスタとして設けられる。代替的構成では、前記マスタおよびスレーブがｎ型として設けられ、前記第１および第２がｐ型として設けられる。普通、前記トランジスタは、バイポーラ型トランジスタとして設けられる。
【００３３】
前記負荷抵抗は、前記第１のトランジスタのベースと前記第２のトランジスタのコレクタとの間に直列に設けることができる。しかし、他の実施形態では、前記第１のトランジスタのベースは、前記第２のトランジスタのコレクタに直接結合され、前記負荷抵抗は前記第２のトランジスタのエミッタと前記第１のトランジスタのエミッタとの間に直列に設けられる。
【００３４】
前記第１のトランジスタおよび前記第２のトランジスタのエミッタは、両方とも第２の負荷抵抗を介して接地に結合することができる。
【００３５】
前記第１のトランジスタおよび前記スレーブトランジスタのベース−エミッタ電圧は、一般に、絶対温度に対して相補的な（ＣＴＡＴ）電圧を与え、前記ＣＴＡＴ電圧は、前記増幅器によって前記ＰＴＡＴ電圧と組み合わされて前記増幅器の出力に電圧基準を与えるように構成される。
【００３６】
そのような実施形態では、前記第１のトランジスタおよび前記第２のトランジスタのエミッタは、通常両方とも、第２の負荷抵抗を介して接地に結合されており、前記回路は、湾曲補正を行うように構成された追加の回路を備え、前記追加の回路はＣＴＡＴ電流源および第３の負荷抵抗を備え、前記第３の負荷抵抗は前記第１のトランジスタと前記第２のトランジスタのエミッタに結合されており、それによって、湾曲を補正するために、前記第２の負荷抵抗および前記第３の負荷抵抗の値の調整（ｓｃａｌｉｎｇ）を使用することができる。
【００３７】
前記ＣＴＡＴ電流は、第２の組のカレントミラー回路によってミラー（ｍｉｒｒｏｒ）することができ、前記第２の組のカレントミラー回路は、マスタトランジスタとスレーブトランジスタを備え、ここで、前記スレーブトランジスタは２つのダイオード接続トランジスタを通して前記増幅器の出力に結合され、前記第３の負荷抵抗は前記スレーブトランジスタに結合され、それによって、前記第３の負荷抵抗の両端間にＴｌｏｇＴの型の信号を発生させるために、前記スレーブトランジスタのコレクタに反映されるＣＴＡＴ電流が前記増幅器の出力から取り出される。ここで、Ｔは絶対温度である。
【００３８】
そのようなＣＴＡＴ電流源は、前記回路の外部的に設けることができ、または代わりに内部で発生させることができる。そのような後者の実施形態は、第４の負荷抵抗を備えるように回路を修正することによって実現することができ、前記第４の負荷抵抗は、前記増幅器の出力と前記第１のトランジスタおよび前記第２のトランジスタの共通に結合されたエミッタとの間に設けられ、前記第４の負荷抵抗を設けることによって、前記増幅器の出力に与えられる電圧の調整が可能になる。
【００３９】
特定の構成では、前記マスタトランジスタおよび前記スレーブトランジスタが異なる電流密度で動作しそれによって前記回路の開ループ利得を高めるように、前記マスタトランジスタおよび前記スレーブトランジスタのエミッタ面積は異なっている。
【００４０】
本発明の別の実施形態に従って、第１の入力および第２の入力を有する第１の増幅器を備える電圧回路が提供され、前記増幅器は、前記増幅器の前記第１の入力および前記第２の入力にそれぞれ結合された第１のトランジスタおよび第２のトランジスタを有している。そのような実施形態では、前記第１のトランジスタは、前記増幅器の前記第２の入力にさらに結合されており、それによって、前記増幅器が前記第１のトランジスタのベースノードとコレクタノードを同じ電位に保つ。前記第２のトランジスタは、前記第１のトランジスタの電流密度と比べてより高い電流密度で動作することができ、それによって、前記２つのトランジスタのベース−エミッタ電圧の差が負荷の両端間に発生する。さらに、前記回路は、前記増幅器の出力と前記第１のトランジスタおよび前記第２のトランジスタとの間のフィードバック経路に設けられたカレントミラー回路を備えるように構成することができ、前記カレントミラーは、それぞれのトランジスタのベース−コレクタ電圧が最小限になるように前記第１のトランジスタおよび前記第２のトランジスタにベース電流を供給するように構成され、それによってアーリ効果を軽減する。
【００４１】
本発明のさらに他の実施形態は、増幅器に第１の入力および第２の入力を与える第１のアームと第２のアームを備えたトランジスタのブリッジ構成を備え、前記増幅器が次いで出力として電圧基準を与えるバンドギャップ電圧基準回路を提供する。前記ブリッジの各アームはトランジスタを備え、前記第２のアームのトランジスタは前記第１のアームのトランジスタの電流密度と比べてより高い電流密度で動作可能であり、その結果、前記第１のトランジスタと前記第２のトランジスタのベース−エミッタ電圧の差を反映する電圧が前記第２のアームの一部として設けられた抵抗回路網の中の抵抗器の両端間に発生する。前記第１のアームは、前記回路網の中の中間点で前記第２のアームに結合され、前記ブリッジは、前記増幅器が前記第１のアームのトランジスタのベース−コレクタ電圧を減少させるように前記増幅器の出力からの電圧基準に結合されている。
【００４２】
さらなる実施形態に従って、本発明は、第１の入力および第２の入力を有しかつ出力に電圧基準を与える第１の増幅器を備えるバンドギャップ電圧基準回路を提供する。前記回路は、
前記第１の入力に結合され、前記回路の第１のトランジスタおよび第２のトランジスタを有する第１のアームであって、前記第１のトランジスタおよび第２のトランジスタのそれぞれのベースは互いに結合され、前記第１のトランジスタは前記増幅器の出力にさらに結合されている第１のアームと、
前記第２の入力に結合され、前記回路の第３のトランジスタおよび第４のトランジスタおよび負荷抵抗器を有する第２のアームであって、前記第４のトランジスタは前記第２のトランジスタのエミッタ面積よりも大きなエミッタ面積を有し、前記第３のトランジスタは前記増幅器の出力に結合されている第２のアームと
を備え、
前記負荷抵抗器は、使用中に、前記バンドギャップ基準電圧の形成で使用するための、前記第２のトランジスタと第４のトランジスタのベース−エミッタ電圧の適量の差ΔＶｂｅを与え、さらに、
前記第１のトランジスタと第２のトランジスタの共通に結合されたベースは、前記第３のトランジスタのベースおよび前記増幅器の第２の入力にさらに結合されており、それによって、前記第１のアームと第２のアームを結合し、かつ３つのトランジスタすべてにベース電流を供給し、前記増幅器は、使用中に、前記第１のトランジスタのベースとコレクタを同じ電位に保つことを特徴とする。
【００４３】
本発明は、また、バンドギャップ基準回路を実現する方法を提供し、この方法は、
第１の入力および第２の入力を有し、使用中に電圧基準を出力に発生する第１の増幅器を設けるステップと、
前記第１の入力に結合され、前記回路の第１のトランジスタおよび第２のトランジスタを有する第１のアームを設けるステップであって、前記第１のトランジスタおよび第２のトランジスタのそれぞれのベースは互いに結合され、前記第１のトランジスタは前記増幅器の出力にさらに結合されるステップと、
前記第２の入力に結合され、前記回路の第３のトランジスタおよび第４のトランジスタ、および負荷抵抗器を有する第２のアームを設けるステップであって、前記第４のトランジスタは前記第２のトランジスタのエミッタ面積よりも大きなエミッタ面積を有し、前記第３のトランジスタは前記増幅器の出力に結合されるステップと
を含み、その結果、使用中に、
前記負荷抵抗器は、使用中に、前記バンドギャップ基準電圧の形成で使用するための、前記第２のトランジスタと第４のトランジスタのベース−エミッタ電圧の適量の差ΔＶｂｅを与え、
前記第１のトランジスタと第２のトランジスタの共通に結合されたベースは、前記第３のトランジスタのベースおよび前記増幅器の第２の入力にさらに結合され、それによって、前記第１のアームと第２のアームを結合し、かつ３つのトランジスタすべてにベース電流を供給し、前記増幅器は、使用中に、前記第１のトランジスタのベースとコレクタを同じ電位に保つことを特徴とする。
【００４４】
本発明のこれらおよび他の特徴は、以下の図面を参照してより適切に理解されるであろう。
【発明を実施するための最良の形態】
【００４５】
図１および２は、従来技術に関連して説明した。
【００４６】
図３は、本発明による電圧回路を与える。この回路は、反転入力および非反転入力を有する増幅器Ａを備える。カレントミラー回路３００が増幅器の出力に結合され、非反転入力および反転入力にそれぞれ結合された２つのバイポーラトランジスタＱＮ１およびＱＮ２をバイアスするために使用されている。ＱＮ１のエミッタ面積のｎ倍のエミッタ面積を有するＱＮ２が設けられ、２つのトランジスタのベース−エミッタ電圧の差を表す電圧が、ＱＮ２と直列に設けられた抵抗器Ｒ１の両端間に発生する。ＱＮ２は、ダイオード接続構成で設けられ、ベースはコレクタに直接結合されており、ＱＮ１のベースはＲ１に結合されている。したがって、増幅器の２つのアーム、すなわち、反転入力に結合された第１のアームと非反転入力に結合された第２のアームも結合されている。
【００４７】
ＱＮ２のベースおよびコレクタは互いに結合されているので、ＱＮ２の両端間に発生するベース−コレクタ電圧はない。ＱＮ１のコレクタは増幅器の非反転入力に結合され、ベースは反転入力に結合されている。両方の入力を同じ電位に保つときの増幅器の標準動作に従って、ベースとコレクタの両方は同じ電位に保たれる。したがって、ＱＮ１の両端間に発生するベース−コレクタ電圧はない。ＱＮ１とＱＮ２の両方にベース−コレクタ電圧が存在しないことで、アーリ効果は減少する。
【００４８】
上の式（１）から理解されることであるが、Ｒ１の両端間に発生する電圧はＰＴＡＴ電圧である。したがって、図３の回路は、自己バイアスＰＴＡＴ電圧発生器を実現する。このＰＴＡＴ電圧発生回路は、例えば温度基準を含む様々な目的のために、またはバンドギャップ基準回路内のコンポーネントセルとして、使用することができる。その両端間に電圧を発生させることができる負荷として抵抗器を使用することが一般的であるが、トランジスタ構成のような等価負荷デバイスを使用することもできることを、当業者は理解するであろう。
【００４９】
図４は、本発明によるバンドギャップ基準電圧回路の第１の実施形態を表している。この回路は、反転入力および非反転入力を有しその出力に電圧基準Ｖｒｅｆを与える増幅器Ａを備える。この増幅器の入力に、各々同じエミッタ面積を有する２つのＰＮＰバイポーラトランジスタＱＰ１、ＱＰ２と、２つのＮＰＮバイポーラトランジスタＱＮ１およびＱＮ２と、２つの抵抗器Ｒ１およびＲ２とが結合され、ＱＮ２はＱＮ１のエミッタ面積のｎ倍のエミッタ面積を有している。この回路の第１のアームに関して、第１のＰＮＰトランジスタＱＰ１は、増幅器の出力ノードと反転入力の間にフィードバック構成で設けられている。ＱＰ１のベースは、第１のＮＰＮトランジスタＱＮ１のベースに結合され、さらに反転入力にも結合されている。トランジスタＱＮ１のコレクタは、トランジスタＱＰ１のコレクタに結合され、さらに増幅器の非反転入力にも結合されている。回路の第２のアームに関して、トランジスタＱＰ２がダイオード構成で設けられ、そのベースはコレクタに直接結合され、さらにＱＰ１およびＱＮ１の共通に結合されたベースにも結合されており、それによって、回路の第１のアームと第２のアームを接続している。エミッタは増幅器の出力ノードに結合されている。また、トランジスタＱＮ２が、ダイオード構成で設けられ、そのコレクタが抵抗器Ｒ１を越えてＱＰ２のベースに結合されている。ＱＮ２のエミッタは、抵抗器Ｒ２を越えて接地に結合され、さらにＱＮ１のエミッタに直接結合されている。理解されることであろうが、図４の部品、ＱＮ１、ＱＮ２、Ｒ１および増幅器は、全て図３のＰＴＡＴセルの部品である。図３のカレントミラーのブロックは、２つのＰＮＰトランジスタＱＰ１およびＱＰ２で実現されており、ＱＰ２がマスタトランジスタであり、ＱＰ１がスレーブトランジスタである。
【００５０】
上で述べたように、ＱＮ１およびＱＮ２はそれぞれ異なるコレクタ電流密度で動作し、式（１）の形のＰＴＡＴ電圧がＲ１の両端間に生じる。このことによって、結果として、図４の回路で、基準電圧ノード「Ｖｒｅｆ」からＱＰ２、Ｒ１、ＱＮ２、Ｒ２を介して接地ｇｎｄに流れる対応したＰＴＡＴ電流が生じる。ＱＰ１がＱＰ２と同じエミッタ面積を有して設けられた場合には、Ｖｒｅｆから接地へＱＰ１、Ｒ１、およびＲ２を介して流れる電流は、ＶｒｅｆノードからＱＰ２、Ｒ１、ＱＮ２、Ｒ２を介して流れる電流と同じである。電流Ｉ１でバイアスされ、既知の増幅器特性に従って動作する増幅器Ａは、両方のトランジスタＱＰ１およびＱＮ１のベース−コレクタ電圧をゼロに近く保ち、またノードＶｒｅｆに基準電圧を発生するように適合されている。その結果として、主セルの４つのトランジスタＱＰ１、ＱＰ２、ＱＮ１、ＱＮ２すべては、ベース−コレクタ電圧ゼロで動作し、それによって、アーリ効果をゼロに減少させる。
【００５１】
図４を参照して、基準電圧Ｖｒｅｆは、ｒ２の両端間に生じたＰＴＡＴ電圧と、ＱＰ１およびＱＮ１のベース−エミッタ電圧に相当する２つのＣＴＡＴ電圧とからなる。この電圧は、次式で与えられる。
【００５２】
【数７】
2008505412.tif 000009
【００５３】
ＱＰ１およびＱＰ２が同じエミッタ面積を有する場合、それらは同じベース−エミッタ電圧を有するので（両方ともＶｒｅｆに結合されている）、それらのコレクタ電流は同じである。また、ＱＰ１のコレクタ電流は、ＱＮ１のコレクタ電流に流れ込む。その結果として、ＱＰ１、ＱＰ２およびＱＮ１はすべて、同じコレクタ電流Ｉｐを有する。ＱＰ２のバイアス電流およびＱＰ１とＱＮ１とのバイアス電流差のために、ＱＮ２のコレクタ電流は違っている。これらのバイアス電流は、「ベータ」係数すなわちβ（コレクタ電流のバイアス電流に対する比）と一般に呼ばれるものに関係している。ベータ係数がＱＰ１でβ１、ＱＰ２でβ２、ＱＮ１でβ３、さらにＱＮ２でβ４であると仮定すると、ＱＮ２のコレクタ電流（Ｉｃ（ＱＮ２））は次式で与えられる。
【００５４】
【数８】
2008505412.tif 000010
【００５５】
ｒ１の両端間に生じるベース−エミッタ電圧差（ΔＶｂｅ）は、次式で与えられる。
【００５６】
【数９】
2008505412.tif 000011
【００５７】
式（１０）の第２項は、４つのバイポーラトランジスタＱＰ１、ＱＰ２、ＱＮ１およびＱＮ２のエミッタ面積を適切に調整することによって最小化することができる誤差要素である。しかし、たとえ４つのトランジスタを特に選び、このベータ係数誤差の効果を最小化しても、温度およびプロセスの変動によるベータ係数変動に起因して依然として残っている特定の最小固有誤差がある。一般的なバイポーラプロセスでは、ベータ係数は１００よりも大きく、それらの相対的な変動は約＋／−１５％であると仮定することができる。そうである場合には、バイポーラトランジスタの最悪のベータ変動は、１ｍＶ未満の電圧変動として２．５Ｖ基準に反映される。
【００５８】
基準電圧が湾曲補償されていない場合、図２に関連して前に説明したように、一般的な湾曲電圧が基準電圧に存在する。本発明は、特定の実施形態で、この固有電圧湾曲（ｉｎｈｅｒｅｎｔ  ｖｏｌｔａｇｅ  ｃｕｒｖａｔｕｒｅ）の補償を可能にする。これを行うために、発生した固有のＴｌｏｇＴ信号に対して反対符号のＴｌｏｇＴ信号を供給することが必要である。本発明は、これまでに説明した回路の外部で発生させることができるＣＴＡＴ電流Ｉ２を供給しこの電流を第３の抵抗器Ｒ３と組み合わせて使用することによって、このＴｌｏｇＴ信号の発生を可能にする。ＣＴＡＴ電流Ｉ２は、ダイオード構成トランジスタＱＮ５を介して、別のＮＰＮトランジスタＱＮ４にミラーされ、ＱＮ４のコレクタに反映されたＣＴＡＴ電流は、２つのバイポーラトランジスタを介して、すなわちＱＰ１と同じエミッタ面積のＱＰ３およびＱＮ１と同じエミッタ面積のＱＮ３を介して、基準ノードＶｒｅｆから取り出される。抵抗器Ｒ３は、共通に結合されたＱＮ４のコレクタ／ＱＮ３のエミッタとＱＮ１のエミッタとの間に設けられる。その結果として、Ｒ３の両端間にＴｌｏｇＴの形の電圧湾曲が生じる。Ｒ３のＲ２に対する比を適切に調整することによって、電圧湾曲はゼロに減少する。
【００５９】
これまでに説明した回路の非常に重要な特徴は、基準電圧に及ぼすどんな増幅器誤差の影響も非常に小さいことに関係している。この理由は、ＱＰ１およびＱＮ１のベース−コレクタ電圧がそれぞれのベース−エミッタ電圧およびコレクタ電流にほとんど影響を及ぼさず、その結果として、増幅器の出力に与えられた基準電圧が増幅器の誤差の影響を余り受けないからである。理解されることであろうが、ＱＰ１とＱＮ１の組は、増幅器Ａの増幅効果より前に信号の前増幅を行う。これらは、実質上増幅器の第１段として作用し、それによって、実際の増幅器の誤差への寄与を低減する。言い換えると、増幅器は、基準電圧に対して２次の影響（ｓｅｃｏｎｄ  ｏｒｄｅｒ  ｅｆｆｅｃｔ）を及ぼすパラメータを制御するが、同時に必要な基準電圧を強制する。
【００６０】
増幅器Ａは、例えばＭＯＳ入力部品を使用することによって低利得を有する簡単な増幅器として形成することができる。そのような部品の使用によって、増幅器が取り込む電流がゼロに減少する。全ループ利得は非常に高いので、線路電圧変動率（または電源電圧変動除去比（ＰＳＲＲ））および負荷変動率は、シミュレーションが示すように非常に高い。
【００６１】
図４の回路は、標準部品を使用して約２．３Ｖの基準電圧を一般に供給するバンドギャップ電圧セルを実現する。図５に示すように単一の抵抗器Ｒ４を挿入するように回路を修正することによって、この電圧を２．５Ｖの標準電圧に簡単に調整することができる。抵抗器の一端は、増幅器の出力に結合され、他端は、ＱＮ１のエミッタとＱＮ２のエミッタの間の共通ノードに結合されている。この抵抗器Ｒ４の両端間に、純粋なＣＴＡＴ電圧が反映されて、Ｒ２に流れ込む対応したシフトＣＴＡＴ電流を発生させる。Ｒ２を適切に調整することによって、基準電圧は、温度範囲にわたってフラットな応答を備えることができる。増幅器の供給電流は非常に小さく設定することができ、さらに基準電圧を設定するために抵抗分割器が必要でないので、結果として得られた基準電圧は非常に小さな供給電流を有している。
【００６２】
図６は、図４の回路のさらなる修正を示し、バイポーラトランジスタＱＰ４が抵抗器Ｒ４と増幅器の出力との間に直列に設けられている。このトランジスタを設けることで、ＣＴＡＴ電流を発生し、また別のバイポーラトランジスタＱＰ５を介してミラーして、回路内で内部的にバイアス電圧を発生し、それによって、図４および５に存在する外部発生電流Ｉ２を不要にすることができる。
【００６３】
図４から６の増幅器は、２段ＭＯＳ／バイポーラ増幅器として実現することができ、そのような部品が図７に明示的に詳しく示されている。図７に示すように、増幅器は、非反転入力Ｉｎｐと反転入力Ｉｎｎの２つの入力を持つ。出力ｏがまた設けられている。増幅器の入力段は、電流Ｉ１でバイアスされた２つのｐＭＯＳデバイスｍｐ１およびｍｐ２に基づいている。第１段の負荷は、ｑｎ１とｑｎ２である。第２段は、電流Ｉ２でバイアスされたインバータｑｎ３である。トランジスタデバイスｑｎ５およびｑｎ６は、必要な出力電流を供給するためにダーリントン対を形成している。
【００６４】
図４から７の回路の性能のシミュレーションが、−５５Ｃから１２５Ｃの拡大温度範囲および全供給電流について行われ、図８に示されている。図８Ａに示すように、全電圧変動は約２０μＶであり、これは０．０５ｐｐｍに相当する。図８Ｂに示すように、全供給電流は４１μＡ未満である。増幅器の出力に約２．５Ｖの基準電圧を発生するときの一般的なブロコウ・セル（図１）では、ｒ５の両端間の電圧降下は約１．２５Ｖである。その結果として、抵抗分割器ｒ５、ｒ６に流れ込む唯一の電流は約１００μＡであり、図４から７による回路の全供給電流の２倍を超えている。
【００６５】
図９Ａは、ｑｐ３プラスｑｎ３（図６）のベース−エミッタ電圧の直線からのずれ（すなわち、湾曲）およびｑｐ１プラスｑｎ２の対応する電圧ずれを表している。これらの差〜ΔＶが図９Ｂに示されている。室温で約５ｍＶのこの湾曲差は、ｒ３の両端間に反映される。対応する電流が、ｑｐ１プラスｑｎ１のベース−エミッタ電圧の湾曲電圧を正確に打ち消すようにｒ３からｒ２に流れる。
【００６６】
第１にオフセットがないこと、および第２に５ｍＶのオフセット電圧が増幅器の入力に存在する場合を仮定した基準電圧のシミュレーションは、増幅器の５ｍＶオフセット電圧は、０．１２ｍＶとして基準電圧に反映されることを示す。これは、一般的なブロコウ・セルで実現される可能性があるようなオフセット入力電圧のほぼ２分の１の減少に比べて４０分の１を超える減少に相当する。
【００６７】
図１０は、基準電圧供給除去またはＰＳＲＲを表している。この非常に高いＰＳＲＲは、主にＱＰ１およびＱＮ１による高い開ループ利得によっている。
【００６８】
また、線路電圧変動率または基準電圧変動対供給電圧をシミュレートすることができた。１つの例では、供給電圧の７．５Ｖの変動は、基準電圧に７μＶの変化として反映され、これは、０．０００１％未満の相対的変動に相当する。
【００６９】
図１０が示すように、本発明の回路は、高い開ループ利得を実現することができる。例えばＱＰ１を多エミッタデバイスとして作り、図１１が示すように基準電圧ノードからＱＰ１のエミッタに抵抗器を挿入することによって、ＱＰ１およびＱＰ２が各々異なる電流密度を有するように設定される場合、この開ループ利得をさらに高くすることが可能であり、また雑音を減少することが可能である。図１１の回路は図６の回路と実質的に同じであるが、ただ、ＱＰ１のＱＰ２に対するエミッタ比が、ＱＮ２とＱＮ１の対応する比と同じ「ｎ」であること、および新しい抵抗器Ｒ５が基準電圧とＱＰ１のエミッタとの間に挿入されていることが異なる。
【００７０】
また、部品デバイスに一般的な値を使用して図１１による回路をシミュレートし、この修正回路を使用して実現可能なＰＳＲＲは、図１０に比べて約１０ｄｂ大きいことが分かった。また、図１１による回路の全雑音は、図１０に比べて半分であることも分かったが、これは、主に、ＱＰ１がより大きなエミッタ面積を有し、またディジェネレーション（ｄｅｇｅｎｅｒａｔｉｏｎ）抵抗器を有するためである。
【００７１】
当業者には明らかになるように、図４〜６および１１の回路のアームのそれぞれに設けられた２つのＰＮＰトランジスタ（ＱＰ１、ＱＰ２）は、増幅器の入力に結合されたＮＰＮトランジスタを駆動するために使用される図３のカレントミラー回路３００を効果的に形成している。そのようなカレントミラー３００は、（図４〜６および１１に示すような）バイポーラ構成か図１２に示すようなＭＯＳ構成のいずれかで容易に実現することができる。図１２に示すように、トランジスタＮＰ１およびＮＰ２に供給される電流Ｉ１およびＩ２は、ＭＯＳデバイスＭＰ１およびＭＰ２（この例では、Ｐ型デバイスで示されている）で供給することができ、それらのＭＯＳデバイスのゲートは増幅器の出力に結合され、またソースはＶｄｄに結合されている。このようにして、この回路は、増幅器の第１および第２の入力に結合されたトランジスタのブリッジ構成を実現し、ブリッジの第１のアームが第１の電流密度で動作するトランジスタを備え、そしてブリッジの第２のアームは、第２のより高い電流密度で動作するトランジスタを備える。２つのトランジスタの間のベース−エミッタ電圧の適量の差は、第２のアームに結合された抵抗回路網で与えられる。第１のアームは、抵抗回路網の中間点に結合され、両方のアームは、カレントミラーを介して増幅器の出力に結合されている。ミラーを介して各アームをそのように出力に結合することは、各トランジスタのベースを同じ電圧で駆動するのに役立ち、さらに、それらのトランジスタのコレクタがまた同じ電位であるので（各コレクタは増幅器のそれぞれの入力に結合されている）、回路はトランジスタのベース−コレクタ電圧を最小値に減少させるのに役立ち、それによって、アーリ効果を軽減する。
【００７２】
同様に、理解されることであろうが、本発明は、反転および非反転入力を有し電圧基準をその出力に与える増幅器を利用するバンドギャップ電圧基準回路を提供する。回路の第１のアームおよび第２のアームが設けられ、各アームは増幅器の定められた入力に結合されている。第１のアームにＮＰＮおよびＰＮＰのバイポーラトランジスタを設け、これら２つのトランジスタのベースを互いに結合することによって、増幅器の２つのアームを接続することができる。これによって、これらのトランジスタが増幅器の第１段と同等の増幅機能を実現する可能性を含む複数の利点が与えられる。「第２の」増幅器を設けることによって、実際の増幅器のアーキテクチャの複雑さを軽減し、さらにまた増幅器の入力で生じる誤差を減少させることができる。
【００７３】
理解されることであろうが、本発明はバイポーラトランジスタの特定のＰＮＰおよびＮＰＮ構成を用いて説明したが、これらの説明は本発明の例示的実施形態についてであり、本発明の応用はそのような例示の構成いずれにも限定されないことが意図されている。理解されることであろうが、本発明の精神および範囲から逸脱することなく、代替的実装で、構成の多くの修正物および変形物が考えられ、または実現される可能性がある。特定の部品、特徴および値が、回路を詳細に説明するために使用されたが、添付の特許請求の範囲を考慮して必要であると思われる可能性のある場合を除いて、本発明が何らかの点で制限されることを意図していない。さらに理解されることであろうが、以上で説明した回路の部品のいくつかは、それの従来の信号に関連しており、例えば増幅器の内部アーキテクチャおよび機能的な説明は省略した。そのような機能は、当業者にはよく知られており、追加の詳細が必要な場合、いくつかの標準的な教科書のどれにでも見出すことができる。
【００７４】
同様に、本明細書で使用されるとき、「備える」という語は、述べられた特徴、整数（ｉｎｔｅｇｅｒ）、ステップまたは部品の存在を明細に記すために使用されるが、１つまたは複数の追加の特徴、整数、ステップ、部品またはそれらのグループの存在または追加を排除しない。
【図面の簡単な説明】
【００７５】
【図１】伝統的な従来技術の実装による「ブロコウ・セル」の例を示す図である。
【図２】バンドギャップ基準回路に本質的に存在する湾曲の例を示す図である。
【図３】本発明の第１の実施形態によるＰＴＡＴ電圧発生回路の例を示す図である。
【図４】本発明による図３のＰＴＡＴ回路を備える基準回路の例を示す図である。
【図５】出力基準電圧を所望のレベルにシフトさせることを可能にするための、図４の回路の修正の例を示す図である。
【図６】増幅器の出力の湾曲を補正する目的のためにＣＴＡＴ電流を内部で発生するように修正された、図４の回路のさらなる修正を示す図である。
【図７】図４から６の回路の増幅器の実装を示す回路図である。
【図８Ａ】本発明による回路のシミュレートされた性能特性の例を示す図であり、−５５Ｃから１２５Ｃの拡張された温度範囲について基準電圧を示す。
【図８Ｂ】図８Ａのシミュレーション結果に対応し、全供給電流を示す図である。
【図９Ａ】本発明による回路のシミュレートされた性能特性の例を示す図であり、ｑｐ３プラスｑｎ３のベース−エミッタ電圧の直線からのずれ（または湾曲）およびｑｐ１プラスｑｎ２の対応する電圧のずれを示す。
【図９Ｂ】図９Ａの結果に対応するが、電圧差を示す図である。
【図１０】本発明による回路のシミュレートされた性能特性の例を示す図であり、基準電圧供給除去またはＰＳＲＲを示す図である。
【図１１】本回路の開ループ利得を高めるための図６の回路の修正を示す図である。
【図１２】バイポーラ／ＣＭＯＳ技術を使用した本発明による回路の実装の例を示す図である。
【図１】
2008505412.tif 000012
【図２】
2008505412.tif 000013
【図３】
2008505412.tif 000014
【図４】
2008505412.tif 000015
【図５】
2008505412.tif 000016
【図６】
2008505412.tif 000017
【図７】
2008505412.tif 000018
【図８Ａ】
2008505412.tif 000019
【図８Ｂ】
2008505412.tif 000020
【図９Ａ】
2008505412.tif 000021
【図９Ｂ】
2008505412.tif 000022
【図１０】
2008505412.tif 000023
【図１１】
2008505412.tif 000024
【図１２】
2008505412.tif 000025
【国際調査報告】
2008505412.tif 000026
2008505412.tif 000027