(57)【要約】  縦型キャビティ面発光レーザ（ＶＣＳＥＬ）の正常状態を決定するために逆バイアスリーク試験が用いられ得る。ＶＣＳＥＬが他の電子デバイスとともにダイ上に集積化されているとき、この試験は他の電子デバイスを損傷させたり、電子デバイスを逆バイアスされることから保護するように設計されたダイ上の回路によって妨害されたりすることがある。従って、逆バイアス試験は、ダイのグラウンドパッドから分離された、ＶＣＳＥＬに固有の第２のグラウンドパッドを設けることによって円滑に進められる。
2008520113.tif 000002
【特許請求の範囲】
【請求項１】
モジュール；
前記モジュールと一体化された少なくとも１つの電子デバイス；
前記モジュールと一体化された少なくとも１つの光電子デバイス；
前記電子デバイス及び前記光電子デバイス用の共通電圧源パッド；
前記電子デバイス用の第１のグラウンドパッド；及び
前記第１のグラウンドパッドから分離された、前記光電子デバイス用の第２のグラウンドパッド；
を有する装置。
【請求項２】
前記少なくとも１つの光電子デバイスは縦型キャビティ面発光レーザ（ＶＣＳＥＬ）を有する、請求項１に記載の装置。
【請求項３】
前記第２のグラウンドパッドと前記共通電圧源パッドとの間に逆バイアス電圧を印加する電圧源を更に有する請求項１に記載の装置。
【請求項４】
前記第２のグラウンドパッドと前記共通電圧源パッドとの間の経路内に電流計を更に有する請求項３に記載の装置。
【請求項５】
前記ＶＣＳＥＬのアノードと前記共通電圧源パッドとの間の導電素子；
を更に有する請求項２に記載の装置。
【請求項６】
前記導電素子はダイオード及び抵抗の一方を有する、請求項５に記載の装置。
【請求項７】
並列光モジュールを形成する、基板上の複数の前記モジュール；及び
前記複数のモジュールの各々毎に１つの、複数の個別のＶＣＳＥＬグラウンド；
を更に有する請求項２に記載の装置。
【請求項８】
前記基板上にＶＣＳＥＬドライバ回路及び送信器回路を更に有する請求項７に記載の装置。
【請求項９】
ダイ上に電子デバイスと光電子デバイスとを集積する段階；
前記ダイ上の全てのデバイス用の共通電圧源パッドを設ける段階；
前記電子デバイス用の第１のグラウンドパッドを設ける段階；及び
前記第１のグラウンドパッドから分離された、前記光電子デバイス用の第２のグラウンドパッドを設ける段階；
を有する方法。
【請求項１０】
前記光電子デバイスは縦型キャビティ面発光レーザ（ＶＣＳＥＬ）を有する、請求項９に記載の方法。
【請求項１１】
前記共通電圧源パッドと前記第２のグラウンドパッドとの間に逆バイアス電圧を印加する段階；
を更に有する請求項１０に記載の方法。
【請求項１２】
静電放電による損傷を決定するために、前記ＶＣＳＥＬに流れる逆バイアス電流を測定する段階；
を更に有する請求項１１に記載の方法。
【請求項１３】
基板上に位置付けられた集積された電子部品及び光電子部品を各々が有する複数の個片化されたダイ、を有する並列光モジュール；
前記ダイの各々に電圧を供給する共通電圧源パッド；
前記ダイの各々上の前記電子部品を接地する共通グラウンドパッド；
少なくとも１つの光電子グラウンドパッド；
前記並列光モジュールへの信号を入力するための複数の入力ポート；
前記並列光モジュールから信号を出力するための複数の出力ポート；及び
前記入力ポート及び出力ポートから前記並列光モジュールを通る信号の経路決定を制御するプロセッサ；
を有するシステム。
【請求項１４】
前記プロセッサによって実行可能な命令を格納する記憶装置；
を更に有する請求項１３に記載のシステム。
【請求項１５】
前記光電子部品は縦型キャビティ面発光レーザ（ＶＣＳＥＬ）を有する、請求項１３に記載のシステム。
【請求項１６】
前記少なくとも１つの光電子グラウンドパッドと前記共通電圧源パッドとの間に逆バイアス電圧を印加する電圧源；
を更に有する請求項１５に記載のシステム。
【請求項１７】
前記少なくとも１つの光電子グラウンドパッドと前記共通電圧源パッドとの間に、対応するＶＣＳＥＬのリーク電流を検出する電流計を更に有する請求項１６に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は光学に関し、より具体的には、レーザの逆バイアス試験に関する。
【背景技術】
【０００２】
レーザは多様な用途に使用されている。レーザは、具体的には、莫大な量の情報で変調されたビームが光ファイバ上を光速で長距離伝送される光通信システムにおける不可欠な構成要素である。より最近になり、レーザは例えば計算環境におけるチップ間などの短距離で情報を通信するために研究されている。
【０００３】
特に興味深いのは、所謂、縦型キャビティ面発光レーザ（vertical  cavity  surface  emitting  laser；ＶＣＳＥＬ）である。この形式のレーザは、名前が暗示するように、コヒーレントビームである光を製造ウェハの表面と垂直に放射する微小レーザダイオードである。ＶＣＳＥＬは小型であり、大量生産するのに比較的安価であり、より伝統的な端面発光型レーザに対する利点をもたらす。端面発光型レーザダイオードはコヒーレントビームを半導体接合層と平行に放射する。対照的に、ＶＣＳＥＬはコヒーレントビームを半導体接合層間の境界と垂直に放射する。多くの利点の中でも、ＶＣＳＥＬは、光ビームを光ファイバに結合することを容易にし、より効率的となり得る。
【０００４】
図１は、基本的なＶＣＳＥＬ100の断面図をその記号表記とともに示している。ＶＣＳＥＬ100は非活性層101を含んでいる。例えばInGaAsを有する活性層102、及び例えばAlGaAsを有する光閉じ込め層104も示されている。これらの層102及び104は、ｐ側の半導体多層反射器106（又はｐ側の分布ブラッグ反射器（ＤＢＲ））とｎ側の半導体多層反射器108（又はｎ側のＤＢＲ）との間に挟み込まれている。共振器キャビティがｐ−ＤＢＲ106及びｎ−ＤＢＲ108との間の空間内に形成されている。アノード110及びカソード112間を流れる電流がレーザ発振を励起し、それにより、発生されたレーザ光114が基板116の面を通って放射される。当然ながら、この他のＶＣＳＥＬ構成も可能である。
【０００５】
特許文献１にて同様に議論されているように、ＶＣＳＥＬは、標準的なマイクロエレクトロニクス製造プロセスを用いて基板上に効率的に製造され、その結果、シリコン電子デバイス及び光電子デバイスの双方を単一のユニット又は集積回路（ＩＣ）に結合させる他の部品とともにオンボードに集積され得る。しかしながら、高密度のＣＭＯＳ電子回路は典型的にシリコンに作成され、また、例えばＶＣＳＥＬ等の高性能の光電子デバイスは典型的に、例えばGaAs及びZnSe等の種々の他の光活性材料（例えば、III-V族材料）を用いて作成されるので、両者を結合させることは完全に単純なことではない。
【０００６】
SiとIII-V族材料とを集積する試みが提案されている。ヘテロエピタキシャル成長は、例えば、シリコン上へのGaAs、及びGaAs上へのシリコンのヘテロエピタキシャル成長など、ある１つの材料の異種結晶基板上への結晶成長を伴うものであり、その成功は幾分限られたものでしかなかった。
【０００７】
より実用的な手法には、ＣＭＯＳ電子チップと光電子チップとを別々に製造し、その後、例えばエポキシ成型（キャスティング）等によってマルチチップモジュールすなわちＭＣＭと呼ばれる物を形成するように両者を結合させることを伴うものがある。フリップチップ接合も他の一手法であり、この手法では、チップが裏返され、はんだ接合によって基板又は他のチップに貼り付けられる。これにより、２つの異種チップが互いに密接に電気的且つ機械的に接触するように接合され、単一のモジュールが形成される。しかしながら、接合されると、レーザの試験は困難となる。
【特許文献１】米国特許第６５８３４４５号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、光モジュールにおけるＶＣＳＥＬ逆バイアスリークを測定する方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様に従った装置は、モジュール、前記モジュールと一体化された少なくとも１つの電子デバイス、前記モジュールと一体化された少なくとも１つの光電子デバイス、前記電子デバイス及び前記光電子デバイス用の共通電圧源パッド、前記電子デバイス用の第１のグラウンドパッド、及び前記第１のグラウンドパッドから分離された、前記光電子デバイス用の第２のグラウンドパッドを有する。
【００１０】
本発明の他の一態様に従った方法は、ダイ上に電子デバイスと光電子デバイスとを集積する段階、前記ダイ上の全てのデバイス用の共通電圧源パッドを設ける段階、前記電子デバイス用の第１のグラウンドパッドを設ける段階、及び前記第１のグラウンドパッドから分離された、前記光電子デバイス用の第２のグラウンドパッドを設ける段階を有する。
【００１１】
本発明の他の一態様に従ったシステムは、基板上に位置付けられた集積された電子部品及び光電子部品を各々が有する複数の個片化されたダイを有する並列光モジュール、前記ダイの各々に電圧を供給する共通電圧源パッド、前記ダイの各々上の前記電子部品を接地する共通グラウンドパッド、少なくとも１つの光電子グラウンドパッド、前記並列光モジュールへの信号を入力するための複数の入力ポート、前記並列光モジュールから信号を出力するための複数の出力ポート、及び前記入力ポート及び出力ポートから前記並列光モジュールを通る信号の経路決定を制御するプロセッサを有する。
【発明を実施するための最良の形態】
【００１２】
多くの電子部品及び光電子部品のように、ＶＣＳＥＬは本質的に静電放電（ＥＳＤ）により損傷を受けやすい。たった200VのＥＳＤレベルであってもＶＣＳＥＬを破壊することができる。デバイスは直ちには故障しないかもしれないが、しばらくした後に破壊することもある。この時間は動作条件に応じて一年以上にもなり得る。残念なことに、光電子デバイスが他のシリコン電子デバイスとともにオンボードに一体化された後には、例えばＥＳＤ事象により引き起こされる損傷などの、損傷に関してＶＣＳＥＬを試験することは困難となる。
【００１３】
ＥＳＤによる損傷が発生したかどうかを決定する１つの試験は、ＶＣＳＥＬの逆バイアスリーク電流を測定することに拠るものである。リーク電流が過大である場合、これはＶＣＳＥＬ内のｐ−ｎ接合が損傷を受けていることを意味する。ＶＣＳＥＬのアノード110及びカソード112がＩＣに接続されている集積設計では、このリーク電流を測定することができなかった。何故なら、ＩＣ内に設計されたＥＳＤダイオードがＩＣの逆バイアスを阻止するからである。故に、もはやＩＣの一部となったＶＣＳＥＬに逆バイアスされることができない。
【００１４】
図２を参照するに、本発明の一実施形態に従ってＩＣモジュール202内に一体化されたＶＣＳＥＬ200のブロック図が示されている。ＭＯＳ、ＣＭＯＳ又はバイポーラデバイスを含み得る他の部品はＩＣモジュール202に不可欠なものであり得る。一実施形態において、これら他の部品の１つは、ＶＣＳＥＬ200を動作させるための回路を有するＶＣＳＥＬドライバ206を含んでいる。ＶＣＳＥＬ200は、例えばヘテロエピタキシャル成長によってＩＣモジュール202と一体的に形成されていてもよいし、エポキシ接合、フリップチップ接合、ワイヤ接合、又はその他の方法でＩＣモジュール202に機械的且つ電気的に取り付けられた別個のダイを有していてもよい。
【００１５】
ＩＣモジュール202は入力電圧源（Ｖｃｃ）208及びＩＣグラウンド210を有している。典型的に、ＩＣ202の通常動作中には、Ｖｃｃ208は、この例ではＶＣＳＥＬ200、ＶＣＳＥＬドライバ206、及び存在する何らかの他の部品204をも含む様々な部品を動作させる電圧を供給する。同様に、ＩＣグラウンド210はＶＣＳＥＬドライバ及び何らかの他の部品204の電気的な接地を提供する。
【００１６】
本発明の一実施形態に従って、ＶＣＳＥＬ200はそのアノード212にＶｃｃ208をＩＣ202と共有させてもよいが、ＶＣＳＥＬのカソード214は、ＩＣグラウンド210から分離された自身のグラウンド216を有している。故に、ＶＣＳＥＬカソード214はモジュールパッケージ202の残りの部分から電気的に分離されている。このＶＣＳＥＬグラウンド216は、ＩＣモジュール202の外側からアクセス可能な、例えばＥＳＤによる損傷を検出するためのＶＣＳＥＬ200の逆バイアス試験に使用されるパッド又はリードを有している。図示されるように、ＶＣＳＥＬ200のアノード212とＶｃｃパッド208との間の導電経路を設けるために、例えばダイオード226又は代替的に抵抗228などの、導電素子が備えられていてもよい。
【００１７】
逆バイアス試験は試験用電圧源218を用いて実行されてもよい。この試験中、ＶＣＳＥＬグラウンド216は例えば５Ｖから１０Ｖの電圧を供給されてもよく、またＶｃｃパッド208は接地220されてもよい。当然ながら、Ｖｃｃ208のパッドはこの試験中、如何なる電圧源からも切断される。ＶＣＳＥＬ200を流れるリーク電流は試験経路224中の電流計222によって検出され得る。典型的なＶＣＳＥＬ200では、ナノアンペア程度の小ささのリーク電流によりＶＣＳＥＬ200の損傷が示される。
【００１８】
図２はＩＣモジュール202と一体化された単一のＶＣＳＥＬ200を示しているが、本発明の一実施形態においては、ＩＣモジュール202は、ＶＣＳＥＬアレイを有する単一のダイ、又は個々のＶＣＳＥＬダイから成るアレイ等の、複数のＶＣＳＥＬを有していてもよい。
【００１９】
図３は、同時継続中出願（代理人整理番号Ｐ２０２３３）にて開示されているような並列光モジュール400を例示している。図３を参照するに、並列光モジュール400の一実施形態が示されている。並列光モジュール400は２次元アレイ状に配列された個片化されたＶＣＳＥＬダイ402を含んでいる。個片化されたＶＣＳＥＬダイ402は、例えばＶＣＳＥＬドライバ403及び送信器回路401等の他の部品を含む基板410に結合されている。理解されるように、ダイ402の２次元アレイは図３に示された配置に限定されるものではない。一実施形態において、個片化されたＶＣＳＥＬダイ402の各々はＶｃｃ409をＩＣと共有していてもよいが、逆バイアス試験が可能となるように、ＩＣグラウンド407から分離された各々のアクセス可能グラウンド405を有している。
【００２０】
図４を参照するに、プリント回路基板（ＰＣＢ）512に結合された並列光モジュール500の一実施形態が示されている。並列光モジュール500は、上述のように別々のグラウンド群を有するＶＣＳＥＬダイ群を含んでいる。並列光モジュール500は光送信器、光受信器、又は光送受信器を含んでいてもよい。
【００２１】
並列光モジュール500は、モジュール500をＰＣＢ512に結合するための電気コネクタ504を含んでいる。電気コネクタ504はボールグリッドアレイ（ＢＧＡ）、プラグ可能なピンアレイ、表面実装コネクタ、又はこれらに類するものを含んでいる。
【００２２】
並列光モジュール500は光ポート506を含んでいてもよい。一実施形態において、光ポート506はマルチファイバー・プッシュ・オン（ＭＰＯ）コネクタ508を含んでいてもよい。ＭＰＯコネクタ508は光ファイバリボン510に結合されている。一実施形態において、光ファイバリボン510は２つ以上の光ファイバを含んでいる。
【００２３】
一実施形態において、並列光モジュール500の個片化されたダイ群は、波長分割多重（ＷＤＭ）に使用される相異なる波長の光を放射してもよい。一実施形態において、並列光モジュール500は約850nmの光信号を送信及び／又は受信してもよい。他の一実施形態においては、並列光モジュール500はチャネル当たり毎秒約３から４ギガビットの送信データ速度を有する光信号を用いて動作してもよい。更に他の一実施形態においては、並列光モジュール500によって送受信される光信号は、最大で数百メートルまで進行してもよい。理解されるように、本発明の実施形態はここで述べられた光信号の特徴に限定されるものではない。
【００２４】
図５はルータ600の一実施形態を例示している。ルータ600は、上述のように個片化されたダイ群を含む並列光モジュール606を有している。他の一実施形態においては、ルータ600はスイッチ又はその他の同様なネットワーク素子であってもよい。代わりの一実施形態においては、並列光モジュール606は例えばサーバ等のコンピュータシステム内で使用されてもよい。
【００２５】
並列光モジュール606はプロセッサ608及び記憶装置610にバス612を介して結合されていてもよい。一実施形態において、記憶装置610は、ルータ600を動作させるためにプロセッサ608によって実行可能な命令を格納している。
【００２６】
ルータ600は入力ポート602及び出力ポート604を含んでいる。一実施形態において、ルータ600は光信号を入力ポート602で受け取る。光信号は並列光モジュール606によって電気信号に変換される。並列光モジュール606はまた、電気信号を光信号に変換し、この光信号が出力ポート604を介してルータ600から送信されてもよい。
【００２７】
本発明の実施形態についての上記説明は、要約に記載されている事項を含め、包括的なものではないし、また実施形態をここで開示された正確な形態に限定するものでもない。本発明の具体的な実施形態及び実施例はここでは例示のために説明されており、当業者に認識されるように、様々な均等な変更が可能である。これらの変更が本発明の実施形態に為されることができるのは、上記説明を踏まえてのことである。
【００２８】
添付の請求項にて使用される用語は、明細書にて開示された具体的な実施形態に本発明を限定するものと解釈されるべきではない。むしろ、添付の請求項はクレーム解釈の確立された原則に従って解釈されるべきものである。
【図面の簡単な説明】
【００２９】
【図１】縦型キャビティ面発光レーザ（ＶＣＳＥＬ）ダイオードの切断図及びその記号表記を示す図である。
【図２】一実施形態に従った、逆バイアス試験用の分離ＶＣＳＥＬグラウンドを含む集積回路（ＩＣ）モジュールを示す図である。
【図３】本発明の一実施形態に従った並列光モジュールを示す図である。
【図４】本発明の一実施形態に従った並列光モジュールを示す図である。
【図５】本発明の一実施形態に従った光モジュールを含むルータを示す図である。
【図１】
2008520113.tif 000003
【図２】
2008520113.tif 000004
【図３】
2008520113.tif 000005
【図４】
2008520113.tif 000006
【図５】
2008520113.tif 000007
【国際調査報告】
2008520113.tif 000008
2008520113.tif 000009
2008520113.tif 000010