(57)【要約】  移動電話装置内で無線周波数（ＲＦ）回路および信号処理回路を動作させる方法が、信号を送信または受信している間、信号処理回路を少なくとも部分的にディセーブルにすることを含む。一例では、比較的高い優先順位の割り込みを生成し、処理することにより、プロセッサが、効率的にディセーブルにされる。この例の１つの利点は、所望される諸目的を、なおも実現しながら、既存のレガシーコードが保たれることが可能であることである。プロセッサは、第２の高い優先順位の割り込みを生成し、処理することにより、イネーブルにされることが可能である。
2008515355.tif 000002
【特許請求の範囲】
【請求項１】
ＲＦ信号を送受信するように適合されたトランシーバと、
デジタルシグナルプロセッサ（ＤＳＰ）と、
前記トランシーバが、ＲＦ信号を送信または受信している間、前記ＤＳＰの少なくとも一部分がディセーブルにされるように、前記ＤＳＰの前記動作を生じさせるように構成された割り込みコントローラとを含む移動電話装置。
【請求項２】
前記割り込みコントローラによって使用されるように割り込みを生成するように構成されたシーケンサをさらに含む請求項１に記載の移動電話装置。
【請求項３】
前記シーケンサは、前記ＤＳＰの前記少なくとも一部分がディセーブルにされるようにする第１の割り込みを生成する、請求項２に記載の移動電話装置。
【請求項４】
第１の割り込みは、前記装置の前記通常の動作と関係する他の割り込みよりも高い優先順位を有する、請求項３に記載の移動電話装置。
【請求項５】
前記シーケンサは、前記ＤＳＰをイネーブルにする第２の割り込みを生成する、請求項３に記載の移動電話装置。
【請求項６】
第２の割り込みは、前記第１の割り込みよりも高い優先順位を有する、請求項５に記載の移動電話装置。
【請求項７】
前記ＤＳＰは、１つまたは複数のクロック信号をディセーブルにすることにより、少なくとも部分的にディセーブルにされる、請求項１に記載の移動電話装置。
【請求項８】
前記ＤＳＰと前記トランシーバは、前記同一の集積回路上に存在する、請求項１に記載の移動電話装置。
【請求項９】
信号をバーストで送受信する移動電話装置を制御する方法であって、
バーストの合間に、デジタルシグナルプロセッサ（ＤＳＰ）を使用して、前記装置によって受信されたＲＦ信号を処理するステップと、
シーケンサを使用して、バースト中、前記ＤＳＰを少なくとも部分的にシャットダウンする割り込みを生成して、前記移動電話装置におけるノイズを最小限に抑えるステップとを含む方法。
【請求項１０】
１つまたは複数のクロック信号が、前記バースト中にディセーブルにされる、請求項９に記載の方法。
【請求項１１】
前記装置は、複数の割り込みを使用して制御され、前記割り込みの少なくともいくつかは、バースト中にディセーブルにされる、請求項９に記載の方法。
【請求項１２】
前記移動電話装置は、トランシーバを含み、前記トランシーバと前記ＤＳＰは、単一の回路区画上に存在する、請求項９に記載の方法。
【請求項１３】
前記回路区画は、集積回路である、請求項１２に記載の方法。
【請求項１４】
前記回路区画は、ＥＭＩキャビティである、請求項１２に記載の方法。
【請求項１５】
前記回路区画は、チップモジュールである、請求項１２に記載の方法。
【請求項１６】
前記回路区画は、マルチチップモジュールである、請求項１２に記載の方法。
【請求項１７】
集積回路上に形成されたトランシーバと、前記同一の集積回路上に形成されたデジタルシグナルプロセッサ（ＤＳＰ）との間の干渉を最小限に抑える方法であって、
シーケンサを使用して、前記トランシーバが信号を送信または受信している期間中、前記ＤＳＰの少なくとも一部分をディセーブルにする割り込みを生成して、前記ＤＳＰと前記トランシーバの間の干渉を低減するステップを含む方法。
【請求項１８】
１つまたは複数のクロック信号を停止させて、前記ＤＳＰの少なくとも一部分をディセーブルにするステップをさらに含む請求項１７に記載の方法。
【請求項１９】
前記集積回路は、移動電話装置の一部である、請求項１７に記載の方法。
【請求項２０】
集積回路上に形成されたトランシーバと、同一の集積回路上に形成されたデジタルシグナルプロセッサ（ＤＳＰ）との間の干渉を最小限に抑える方法であって、
前記トランシーバが、信号を送信または受信していない場合、前記ＤＳＰを第１の動作モードで動作させるステップと、
前記トランシーバが、信号を送信または受信している場合、前記ＤＳＰを第２のモードで動作させるステップとを含み、前記第１のモードから前記第２のモードへの前記遷移は、シーケンサによって生成された割り込みによって開始される、方法。
【請求項２１】
前記第２のモードで動作している場合、前記ＤＳＰの諸部分が、ディセーブルにされて、前記ＤＳＰと前記トランシーバの間の干渉が最小限に抑えられる、請求項２０に記載の方法。
【請求項２２】
前記第２のモードで動作している場合、前記ＤＳＰに結合された１つまたは複数のクロックをディセーブルにするステップをさらに含む請求項２０に記載の方法。
【請求項２３】
前記ＤＳＰが、前記第２のモードで動作させられるようにする第１の割り込みを生成するステップをさらに含む請求項２０に記載の方法。
【請求項２４】
前記ＤＳＰが、前記第１のモードで動作させられるようにする第２の割り込みを生成するステップをさらに含む請求項２３に記載の方法。
【請求項２５】
前記第１の割り込みおよび前記第２の割り込みは、他のすべての割り込みよりも高い優先順位を有する、請求項２４に記載の方法。
【請求項２６】
前記集積回路は、移動電話装置の一部である、請求項２０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本特許明細書は、概ね、リアルタイムのシステムに関し、より詳細には、高集積ＲＦシステムなどの、リアルタイムのシステムを制御するためのシステムおよび方法に関する。
【背景技術】
【０００２】
様々なタイプの回路において、干渉が、回路の動作に諸問題を生じさせる可能性がある。それらのタイプの問題は、デバイスの一部分の動作が、デバイスの別の部分、動作に干渉する可能性がある、高集積システムにおいて特に顕著である可能性がある。例えば、ＲＦ回路とデジタル回路をともに含む回路では、ＲＦ回路とデジタル回路の間の干渉は、ＲＦ回路に相当な外乱を生じさせて、集積回路上の実装を非常に困難にする可能性がある。
【０００３】
通常の先行技術のＲＦ受信機、ＲＦ送信機、またはＲＦトランシーバでは、ＲＦ回路は、一般に、ある程度は、干渉の問題により、信号処理回路（例えば、ベースバンド）が存在するのとは異なる回路区画（例えば、集積回路（ＩＣ）、ダイなど）内に存在する。ＲＦ回路は、一般に、ノイズおよび干渉に対して比較的高い感度を有するアナログ回路を含む。さらに、一部のアプリケーションにおける、例えば、移動電話装置におけるＲＦ回路は、振幅が数ナノボルト程度の小さい信号を検出しなければならない可能性がある。デバイスのパフォーマンスは、通信装置の外部のソースから、または内部のソースからさえのノイズおよび干渉の結果、低下する可能性がある。
【０００４】
移動電話装置などの通常の通信装置では、デジタル回路は、比較的小さい立ち上がり時間および立ち下り時間、または速い遷移、つまり急なエッジを有するデジタル信号を生成する。さらに、それらの信号は、しばしば、比較的高い周波数を有する。その結果、それらの高い周波数の信号、およびそれらの信号の高調波は、ＲＦ回路に干渉して、ＲＦ回路のパフォーマンスに悪影響を及ぼす可能性がある。その結果、通常の従来の通信デバイスは、複数の回路区画を使用する。例えば、１つの区画が、ＲＦ回路を含むことが可能であるのに対して、第２の区画は、デジタル回路を含む。
【０００５】
しかし、ＲＦ回路とデジタル回路のために複数の区画を使用することは、構成要素数、サイズ、および全体的費用が増加すること、および信頼性が低下し、製造不良が増加する可能性が高くなることなどの、いくつかの欠点を有する。したがって、すべての回路を１つの区画内に有する高集積デバイスの必要性が、存在する。例えば、ＲＦ通信デバイスの分野では、完全な無線機を１つの区画、ダイ、ＩＣなどの中に含む、高集積ＲＦ装置の必要性が存在する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
【課題を解決するための手段】
【０００７】
本発明は、高集積ＲＦ装置、および関連する方法を企図する。一実施形態では、移動電話装置が、ＲＦ信号を送受信するように適合されたトランシーバと、ＤＳＰと、トランシーバが、ＲＦ信号を送信または受信している間、ＤＳＰの少なくとも一部分がディセーブルにされるように、ＤＳＰの動作を生じさせるように構成された割り込みコントローラとを含む。
【０００８】
別の実施形態では、移動電話装置を制御する方法が、ＤＳＰを使用して、バースト中に装置から受信されたＲＦ信号を処理すること、およびシーケンサを使用して、バースト中、ＤＳＰを少なくとも部分的にシャットダウンする割り込みを生成して、移動電話装置におけるノイズを最小限に抑えることを含む。
【０００９】
別の実施形態では、集積回路上に形成されたトランシーバと、同一の集積回路上に形成されたＤＳＰとの間の干渉を最小限に抑える方法が、シーケンサを使用して、トランシーバが信号を送信または受信している期間中、ＤＳＰの少なくとも一部分をディセーブルにする割り込みを生成して、ＤＳＰとトランシーバの間の干渉を低減することを含む。
【００１０】
別の実施形態では、集積回路上に形成されたトランシーバと、同一の集積回路上に形成されたＤＳＰとの間の干渉を最小限に抑える方法が、トランシーバが、信号を送信または受信していない場合、ＤＳＰを第１の動作モードで動作させること、およびトランシーバが、信号を送信または受信している場合、ＤＳＰを第２のモードで動作させることを含み、第１のモードから第２のモードへの遷移は、シーケンサによって生成された割り込みによって開始される。
【００１１】
本発明の他の特徴および利点は、添付の図面、および以下の詳細な説明から明白となろう。
【００１２】
本発明を、例として、限定としてではなく、同様の符号が、同様の要素を示す、添付の図面の図に例示する。
【発明を実施するための最良の形態】
【００１３】
本発明は、高集積ＲＦ−デジタルシステムに関する。本発明の一応用例では、以下に説明する諸概念が、ＲＦ回路とデジタル回路（例えば、信号処理回路）を分割する必要性を未然に除去するとともに、そのような集積に関連する課題に対処する。本発明の１つの例示的な実施形態では、通信システムにおいて、ＲＦ回路と信号処理回路（例えば、デジタルシグナルプロセッサ（ＤＳＰ）、マイクロプロセッサ、マイクロコントローラ、汎用論理回路など）が、同一の回路区画内に存在する。もちろん、本発明は、他の任意の所望されるシステムまたはデバイスで使用されることが可能である。
【００１４】
一般に、一例では、本発明の一態様は、装置の様々な部分の時間ドメイン分離（例えば、ＲＦ回路をデジタル回路から時間的に分離すること）に関する。信号処理回路とＲＦ回路とを有する通信システムの例では、ＲＦ回路は、概ね、信号処理回路が非アクティブである場合に動作し、その逆も同様である。しかし、ＲＦ回路の動作と信号処理回路の動作は、いくらか重なり合ってもよいことに留意されたい。その結果、デジタルスイッチングノイズ、および関連する高調波成分は、ＲＦ回路のパフォーマンスに干渉せず、その逆も同様である。本発明の別の態様は、信号処理回路を停止させること、および始動させることを効率的に行って、前述した時間ドメイン分離を実現するための技術に関する。
【００１５】
この説明を理解するための文脈を提供するため、以下の説明は、本発明が使用されることが可能な環境の一例を示す。もちろん、本発明は、他の多くのタイプの環境（例えば、リアルタイムのオペレーティングシステムベースのシステム）において使用されることも可能である。本発明の技術は、移動通信デバイスまたはセルラー通信デバイス、あるいはその他の無線デバイスなどの無線伝送デバイスを含め、所望される任意の応用例のために使用されることが可能である。本発明が使用されることが可能なシステムの例には、ＧＳＭ、ＧＰＲＳ、ＥＤＧＥ、ＴＤＭＡ、ＰＣＳ、ＤＣＳ、または同様に構成された任意の通信システムが含まれるが、以上には限定されない。
【００１６】
図１は、移動通信装置１０のブロック図である。図１は、装置１０を全体的に示し、そのような装置は、本発明の説明を活用する当業者には理解されるとおり、他の様々な構成要素を含むことに留意されたい。図１に示される装置１０は、ベースバンド１４およびＲＦフロントエンド回路１６（ならびにその他のデジタル回路およびＲＦ回路）を含む回路区画１２（例えば、集積回路（ＩＣ）、ダイ、マルチチップモジュール、パッケージ、ＥＭＩキャビティなど）を含む。ベースバンド１４は、概ね、装置１０の動作を制御するように機能し、マイクロコントローラ、デジタルシグナルプロセッサ、論理回路、メモリなどを含むことが可能である。プロセッサまたはコントローラは、複数のプロセッサ、すなわち、複数の処理要素から成ってもよい。ＲＦフロントエンド回路１６は、概ね、電力増幅器１８（信号の伝送を円滑にする）およびフロントエンドインタフェース２０（アンテナへの信号、およびアンテナからの信号のルーティングのための）に対するインタフェースをもたらす。もちろん、回路区画１２は、本発明の説明を活用する当業者には理解されるとおり、他の様々なデジタル回路およびＲＦ回路を含む。信号を送信する際、電力増幅器１８は、増幅された信号をフロントエンドインタフェース２０に供給し、インタフェース２０は、次に、それらの増幅された信号をアンテナ２２に供給する。信号を受信する際、信号は、アンテナ２２によって受信され、フロントエンドインタフェース２０を介してＲＦフロントエンド回路１６に送られる。
【００１７】
図２は、本発明による一般的な通信システムにおいて生じるイベントセットを示す。図２に示される例は、ＴＤＭＡプロトコルに準拠して動作するシステムに関する。大枠でいうと、２つの交互のイベント、すなわち、ＲＦ受信またはＲＦ送信と、信号処理とが、この例において生じる。つまり、システムは、ＲＦ回路とデジタル信号処理回路の間の干渉を回避する、または低減するように、ＲＦ受信活動またはＲＦ送信活動と、信号処理活動とを時間的に並べる。
【００１８】
図２を参照すると、本発明の例示的な諸実施形態による通信システムまたは通信装置は、複数のＲＦタイムスロット３０Ａ、３０Ｂ、３０Ｃなどを使用する。また、そのようなシステムまたは装置は、複数の信号処理タイムスロット３２Ａ、３２Ｂなども使用する。一般に、ＲＦタイムスロット３０Ａ〜３０Ｃ中、システムまたは装置（例えば、図１に示されるＲＦフロントエンド回路）は、ＲＦ信号を受信し、またはＲＦ信号を送信し、受信された信号を処理し、データの他の任意の所望される操作を実行することができる。その後、信号処理タイムスロット３２Ａ〜３２Ｂ中、システムまたは装置（例えば、ベースバンド１４）は、信号処理タスクを実行することができる。
【００１９】
代替として、ＲＦタイムスロット３０Ａ〜３０Ｃ中、システムまたは装置は、ＲＦ信号を送信することができる。その動作モードでは、信号処理タイムスロット３２Ａ〜３２Ｂ中、システムまたは装置（例えば、ベースバンド１４）は、信号処理タスク（例えば、音声、データ）を実行し、データの他の任意の所望される操作を実行する。その後、ＲＦタイムスロット３０Ａ〜３０Ｃ中、システムまたは装置（例えば、ＲＦフロントエンド回路１６）は、送信信号を処理し、ＲＦ操作（例えば、アップコンバージョン）を実行し、ＲＦ信号を送信することができる。
【００２０】
信号処理タイムスロット３２Ａ〜３２Ｂ中に実行される信号処理タスクは、ＲＦ通信装置における様々な信号処理機能を構成することに留意されたい。そのようなタスクの例には、変調、符号化、復号化などが含まれる。また、使用される特定のプロトコル、アーキテクチャ、および回路に依存して、システムまたは装置は、所望に応じて、受信と送信を同時に行うことができることにも留意されたい。ただし、通常、システムは、ＲＦタイムスロットの任意のタイムスロット中、つまり、バーストにおいて、信号を送信するか、または信号を受信する。例えば、移動電話機などの、ＧＳＭ準拠のシステムまたは装置は、ＲＦタイムスロット中の活動の１つまたは複数のバーストにおいて、ＲＦ信号を受信するか、またはＲＦ信号を送信する。ＲＦタイムスロットと信号処理タイムスロットは、重なり合うこと、またはそれ以外で、図２に示されるのとは異なることが可能であることに留意されたい。また、ＧＳＭフレームにおけるＲＦタイムスロットまたは信号処理タイムスロットの位置も、時間が経つにつれて変化する可能性がある。
【００２１】
図２に示されるＲＦタイムスロット３０Ａ〜３０Ｃは、所望に応じて、同一の時間を有しても、異なる時間を有してもよいことに留意されたい。一般に、ＲＦタイムスロット３０Ａ〜３０Ｃは、所望に応じて、多種多様な回路、システム、プロトコル、および仕様に対応するように、不ぞろいの長さを有することが可能である。ＲＦタイムスロット３０Ａ〜３０Ｃのそれぞれは、使用される特定の通信プロトコルまたは通信技術に依存して、他のいくつかのタイムスロット、またはフレームを含むことが可能である。例えば、ＧＳＭアプリケーションでは、各ＲＦ期間は、送信する、受信する、または監視するのに使用される、ＧＳＭスロット、複数のスロット、または複数のフレームを含むことが可能である。
【００２２】
同様に、図２に示される信号処理タイムスロット３２Ａ〜３２Ｂも、所望に応じて、似通った時間を有しても、異なる時間を有してもよい。一般に、信号処理タイムスロットは、多数の様々な信号処理装置、信号処理回路、信号処理アルゴリズム、および信号処理技術に対応するように、不ぞろいの長さを有することが可能である。信号処理タイムスロット３２Ａ〜３２Ｂのそれぞれは、使用される特定の通信プロトコルおよび／または信号処理技術、ならびに特定の回路および技術に依存して、他のいくつかのタイムスロットまたは時間分割を含むことが可能である。例えば、信号処理タイムスロットは、タイムスロットの１つまたは複数のタイムスロット中に特定の回路の一部分が、アクティブである、つまり、信号を処理している、いくつかのタイムスロットを含むことが可能である。
【００２３】
さらに、信号処理タスクは、所望に応じて、逐次に、つまり、多重化されて（例えば、ハードウェアを共用して、様々なタスクを実行することにより）実行されても、並行に（例えば、各信号処理タスクに関して専用のハードウェアを使用することにより）実行されても、あるいは以上２つの技術の組合せで実行されてもよい。信号処理ハードウェア、信号処理ファームウェア、および信号処理ソフトウェアの選択は、本発明の説明を活用する当業者には理解されるとおり、所与の所望されるインプリメンテーションのための設計およびパフォーマンスの仕様に依存する。
【００２４】
図２に示される分離を実現するのに、ＲＦ回路および信号処理回路は、１つのタイムスロットから別のタイムスロットへの遷移に対応して、アクティブにされ、非アクティブにされることが可能である。アクティブにすること、および非アクティブにすることは、様々な方法で実現されることが可能である。前述したとおり、本発明の別の態様は、プロセッサ、およびその他の回路を停止させること、および始動させることを効率的に行うための技術に関する。
【００２５】
汎用プロセッサおよび／またはデジタルシグナルプロセッサを始動させること、および停止させることを効率的に行うことには、いくつかの課題がある。プロセッサを最小限の待ち時間で安全に停止させて、無線機（またはＲＦ回路）が使用されていない間に、最大限の時間が、タスクを処理することに割り当てられ得るようにすることが望ましい。プロセッサに対するクロックを単に停止させることは、プロセッサ（およびプロセッサバス、メモリ、または周辺デバイス）を無効な状態に、または通常の動作に戻ることができない可能性がある状態にする可能性がある。停止手続き（例えば、以下に説明する手続き）を注意深く実施することにより、バスは、データ移動によく適しているようになる。さらに、効率的な停止手続きを使用すると、無線機使用に備えて所望されるタスクが、可能な限り、無線機使用の開始近くに行われることが可能であり、無線機使用までに費やされる時間が、より効率的に使用されることが可能である。一例では、無線機が使用されている間のプロセッサの状態は、維持されるが、無線機の使用の後、通常の動作に迅速に戻るように遷移させられることも可能である。効率的なプロセッサ再始動手続きは、プロセッサが再始動するのに費やす時間を最小限に抑えて、他のタスクを処理するための、より多くの時間を可能にする。
【００２６】
停止手続きおよび始動手続きを実施する際、考慮に入れられることが可能な、いくつかの考慮すべき事項が存在する。この場合も、前述したとおり、可能な最良のＲＦパフォーマンスを維持するため、デジタル論理スイッチングに関連するノイズが、クリティカルな時間中（例えば、無線機が、送信または受信している際）、制御されなければならない。デジタルスイッチングノイズを制御する一方法は、スイッチングのすべてを停止させる、またはスイッチングを少なくとも最小限に抑えることである。理想的には、停止させる技術、および始動させる技術は、例えば、プロセッサパイプラインの状態が、スプリアスクロックによって影響されないように、全体的システムに安全でなければならない。また、無線機の使用は、所定のスケジュールによって定められているので、プロセッサを特定の時点で停止させることも望ましい。プロセッサが、タスクを処理するのに利用可能な時間を最大化するために、プロセッサを可能な限り迅速に停止させることが望ましい。
【００２７】
１つまたは複数のプロセッサを停止させること、および始動させることを効率的に行うための本発明の技術は、いくつもの方法で実施されることが可能であるが、以下は、割り込みアーキテクチャを使用して制御される、プロセッサを停止させること、および始動させることのための技術の説明である。一般に、割り込みは、他の何らかのタスクが実行される間、プログラムの実行の一時停止を生じさせる、プロセッサによって受け取られる信号である。タスクが実行された後、制御は、元のプログラムに戻る。複数の割り込みが受け取られた場合、割り込みは、優先順位システムに基づいて処理され、最高の優先順位の割り込みが、最初に処理される。リアルタイムのシステム（例えば、移動電話機など）が、割り込みを使用して、システムの動作を制御することは、一般的である。そのようなシステムは、プロセッサ、割り込みハンドラプログラム、割り込みコントローラ、およびシーケンサ、または割り込みジェネレータを含むことが可能である。
【００２８】
図３は、本発明が使用されることが可能な、割り込み制御システム４０のブロック図である。システム４０は、図１に示されるベースバンド１４の一部であることが可能なマイクロコントローラ（ＭＣＵ）４２を含む。図３に示されるＭＣＵ４２は、メモリ４４と、キャッシュ４６と、割り込み論理４８とを含む。メモリ４４およびキャッシュ４６は、ＭＣＵ４２によって使用されるための情報を格納するために使用される。また、ＭＣＵ４２は、外部で結合されたメモリまたはキャッシュも利用することができる。割り込み論理４８は、ライン５２によって割り込みコントローラ５０に結合される。また、割り込みコントローラ５０も、ＭＣＵバス５４に結合され、バス５４も、ＭＣＵ４２に結合される。また、システムタイマ５６も、ＭＣＵバス５４に結合されるとともに、ライン５８を介して、割り込みコントローラ５０にも結合される。システムタイマ５６は、シーケンサの役割、または割り込みコントローラ５０のために割り込みを生成するための割り込みジェネレータの役割をする。また、図３は、２つの代表的な周辺デバイス６０および６２も示し、デバイス６０および６２は、ＭＣＵバス５４に結合され、ライン６４および６６を介して割り込みコントローラ５０にそれぞれ結合される。システムによってサポートされる所望される任意の数の周辺装置が、使用されることが可能である。周辺デバイスの例には、ＵＡＲＴ、ＳＩＭカードインタフェース、ＤＭＡコントローラ、外部割り込みソースなどが含まれるが、以上には限定されない。
【００２９】
図３に示される実施形態では、割り込みは、システムタイマ５６、周辺デバイス６０および６２、および図３に示されていない可能性がある他のデバイスによって生成されることが可能である。１つまたは複数の割り込みが、割り込みコントローラ５０によって受け取られると、割り込みコントローラ５０は、少なくともある程度、受け取られた割り込みの相対的な優先順位に応じて、いずれの処理パスを次にたどるべきかを決定する。次に、割り込みコントローラ５０は、ライン５２を介して、ＭＣＵ４２の割り込み論理４８に制御信号を送る。
【００３０】
一般に、本発明は、（１）遷移をトリガする方法を提供すること、および（２）プロセッサを停止させること、および始動させることを効率的に行う手続きを提供することにより、プロセッサを停止させること、および始動させることを効率的に行う。一例では、遷移は、比較的高い優先順位の割り込み（以下により詳細に説明する）を生成し、処理することによってトリガされる。このトリガ技術を使用することの１つの利点は、所望される諸目的を、なおも実現しながら、既存のレガシーコードが保たれることが可能であることである。比較的高い優先順位の割り込みを受け取ると、プロセッサは、停止させられ、または始動させられて、プロセッサが、通常の処理モード、および低ノイズ、低電力のスリープのような状態のモード（以下により詳細に説明する）で動作することができるようになる。
【００３１】
一例では、本発明は、プロセッサが停止させられる際に（すなわち、無線機使用の直前に）生成される、比較的高い優先順位の第１の割り込みを構成する。プロセッサが再始動させられる際に（すなわち、無線機使用の直後に）生成される、比較的高い優先順位の第２の割り込みが、構成される。図４は、通常のレガシー割り込みマップを示す図である。図４は、優先順位の順に並べ替えられたＮ個の割り込み（１乃至Ｎというラベルが付けられた）をリストアップしており、割り込み１が、最高の優先順位を有し、割り込みＮが、最低の優先順位を有する。割り込みの優先順位には、０乃至Ｎ−１というラベルが付けられ、最低の数が、最高の優先順位に対応する。
【００３２】
前述したとおり、本発明は、既存のレガシーコード（すなわち、図４に示されるＮ個の割り込みに対応するコード）を乱さずに、実施されることが可能である。図５は、プロセッサの停止および始動をトリガするのに使用される２つの新たな割り込みを含む割り込みマップを示す図である。図４と同様に、図５は、Ｎ個のレガシー割り込み（１乃至Ｎというラベルが付けられた）をリストアップする。また、２つの新たな割り込み（Ｎ＋１およびＮ＋２）も示されている。新たな割り込み（Ｎ＋１およびＮ＋２）は、新たな割り込み（Ｎ＋１およびＮ＋２）が最高の優先順位を有するように再マップされる。この例では、割り込みＮ＋１は、通常のレガシー割り込みのすべてより高い、−１という優先順位を有する。また、割り込みＮ＋１は、「−１割り込み」と考えられることも可能である。一例では、割り込みＮ＋１は、シャットダウン割り込みルーチン（以下に説明する）をトリガし、無線機使用に先立って生成される。割り込みＮ＋２は、通常のレガシー割り込みのすべて、および割り込みＮ＋１より高い、−２という優先順位を有する。割り込みＮ＋２は、「−２割り込み」と考えられることが可能である。一例では、割り込みＮ＋２は、再始動割り込みルーチン（以下に説明する）をトリガし、無線機使用の後に生成される。「−１割り込み」および「−２割り込み」という用語は、それらの割り込みに与えられた、単に便利な名前に過ぎず、所望に応じて、他の名称が使用されることも可能であることに留意されたい。一般に、この２つの新たな割り込みは、レガシー割り込みのすべてよりも高い優先順位を有するように構成される。
【００３３】
前述したとおり、本発明は、プロセッサの始動および停止を行うための所望される任意の手続きを使用することができる。図６は、本発明の動作を示す流れ図である。プロセスは、ステップ６−１０から始まり、１つまたは複数の割り込みが生成されて、割り込みコントローラによって受け取られる。一般に、割り込みが受け取られると、割り込みコントローラは、プロセッサが行う次の処理ステップについて決定を行う。複数の割り込みが受け取られた場合、最高の優先順位を有する割り込みが、最初に処理される。ステップ６−１２で、プロセスは、シャットダウン割り込み（例えば、前述した−１割り込み）が受け取られたかどうかを判定する。受け取られていない（すなわち、通常のレガシー割り込みが受け取られた）場合、プロセスは、ステップ６−１４に進み、新たな割り込みが処理される。前に受け取られた、より高い優先順位の割り込みが、まだ完了していないケースでは、この処理は、続けられる。その場合、プロセスは、ステップ６−１０に戻る。受け取られる割り込みの合間に、プロセッサは、一般的な処理タスクを実行していることに留意されたい。ステップ６−１２で、シャットダウン割り込み（−１割り込み）が受け取られたと判定された（すなわち、ＲＦ回路の使用が、もうすぐ始まる）場合、プロセスは、ステップ６−１６に進み、シャットダウン割り込みサービスルーチンが、処理される。
【００３４】
図７（以下に説明する）は、シャットダウン割り込みサービスルーチンの一実施形態を示す。図７に関連して以下に説明するとおり、ステップ６−１６の後、プロセスは、再始動割り込み（−２割り込み）を待つ。一例では、−２割り込みは、マスク不可能であり、したがって、この割り込みは、割り込みコントローラ内でマスクされることが可能でない。再始動割り込みが受け取られると、プロセスは、ステップ６−２０に進み、再始動割り込みサービスルーチンが、処理される。
【００３５】
図８（以下に説明する）は、再始動割り込みサービスルーチンの一実施形態を示す。代替の例では、ＲＦタイムスロットの長さが、既知であるはずなので、−２割り込みを使用するのではなく、タイマを使用して、再始動プロセスがトリガされることが可能である。同様に、タイマは、バーストがいつ始まるかを判定するのに使用されることも可能であり、あるいは−１割り込みをトリガするのに使用されることも可能である。再始動割り込みサービスルーチンが完了すると、プロセスは、ステップ６−１０に戻る。図６に示されるプロセスは、一例を示すに過ぎず、本発明の趣旨および範囲の中で、他の多くの例が可能であることに留意されたい。
【００３６】
図７は、シャットダウン割り込みの受け取り、およびシャットダウン割り込みサービスルーチンの実施形態を示す。シャットダウン割り込みサービスルーチンの主要な目的は、プロセッサを既知の安定状態に迅速に遷移させることである。この例では、プロセスは、ステップ７−１０で始まり、シャットダウン割り込みが、受け取られた。ステップ７−１２で、より低い優先順位の割り込み（例えば、図４に示される通常のレガシー割り込み１〜Ｎ）を生成する能力が、ディセーブルにされる。このステップの目的は、無線機が使用されている間、さらなる割り込みがプロセッサに送られて、予期せずに、プロセッサを再始動させることを防止することである。
【００３７】
次に、ステップ７−１４で、あらゆる不要なバスが、アイドルにされることが可能である。同様に、メモリ（例えば、ＲＡＭ）にアクセスする能力も、プロセッサに限定される。さらに、所望される場合、無線機の使用中に動作するように設計されていない、あらゆる周辺デバイスが、プロセッサから分離されることが可能である。プロセッサから周辺デバイスを分離することは、シャットダウン割り込みに応答して達せられることが可能であり、あるいは図７に概要を示されるプロセスとは別個に達せられることが可能である。バスをアイドルにするため、および周辺デバイスを分離するための技術の例は、参照により本明細書に組み込まれる、「ＣＯＭＭＵＮＩＣＡＴＩＯＮ  ＡＰＰＡＲＡＴＵＳ  ＩＭＰＬＥＭＥＮＴＩＮＧ  ＴＩＭＥ  ＤＯＭＡＩＮ  ＩＳＯＬＡＴＩＯＮ  ＷＩＴＨ  ＲＥＳＴＲＩＣＴＥＤ  ＢＵＳ  ＡＣＣＥＳＳ」という題名の、２００４年３月３１日に出願した米国特許出願第１０／８１４４２６号、整理番号５７９７−００５００で説明されている。
【００３８】
ステップ７−１６で、プロセッサは、無線機使用の準備をするのに必要とされる処理を終える。次に、ステップ７−１８で、プロセッサは、割り込みを待つように命令される。割り込み待機命令は、割り込みがプロセッサによって受け取られるような時点まで、プロセッサが基本的にストールするようにさせる一般的な命令である。より低い優先順位の割り込みは、まったく生成される可能性がないので、プロセッサの通常の動作は、停止させられる。別の例では、プロセッサは、ビットが設定されるのを待つようにプロセッサに命令することにより、ストールさせられることが可能である。以上のタスクの組合せは、静穏なプロセッサ環境をもたらす。
【００３９】
プロセッサ上にさらなる動作は、まったく存在しないので、プロセッサクロックは、プロセッサ、プロセッサのバス、メモリ、および周辺装置の間でクロック停止時間を正確に調整する必要なしに、ディセーブルにされることが可能である（ステップ７−２０）。これにより、基本的に、クロックの停止および始動が、プロセッサの停止および始動から切り離される。クロック信号をディセーブルにする多くの方法が、存在する。一例では、クロック信号は、クロックソースをゲート制御することによってディセーブルにされることが可能である。別の例では、クロック信号は、クロックイネーブルのアサートを状態保持要素から除去することによってディセーブルにされることが可能である。図７に概要を示されるステップは、所望に応じて、異なる順序で実行されてもよいことに留意されたい。また、システム、ノイズ要件などに依存して、すべてのステップが、要求されるわけではない。同様に、他のステップが、プロセスに含められることも可能である。
【００４０】
別の例では、プロセッサは、単に、プロセッサクロックを停止させることにより、クロック信号が戻った際に、すべてが順調であるものと期待して、ディセーブルにされることが可能である。この方法は、図７に示される方法ほど信頼できないように思われる。別の例では、正確に正しい時点でプロセッサを停止させるコードは、正しいファンクションの中にあり、割り込み待機命令の使用を介して、前述したのと同じようにプロセッサを停止させることが可能である。その例では、方法は、プロセッサ上で実行されるタスクが、ネットワークタイムベースに同期されることに依拠する。この方法は、おそらくうまく行くとはいえ、新たなソフトウェアプロトコルが、実施のために所望される可能性がある。単純なクロック停止の使用が試みられる場合、すべてのクロックドメインの同期を実現して、他のドメインと比べて、さらなるクロックを受け取っているドメインが存在しないことを確実にすることが可能であろう。
【００４１】
図８は、再始動割り込みの受け取り、および再始動割り込みサービスルーチンの実施形態を示す。再始動割り込みサービスルーチンの主要な目的は、プロセッサを可能な限り迅速に再始動させることである。プロセッサは、割り込みを待つように命令されており、汎用の割り込みは、ディセーブルにされているので、プロセッサは、再始動割り込みが受け取られるまで待つ。この例では、プロセスは、ステップ８−１０で始まり、再始動割り込みが、受け取られる。ステップ８−１２で、プロセッサクロックが、イネーブルにされ、プロセッサの内部回路に対するクロック制御が、元に戻される。ステップ８−１４で、通常の動作に戻るのに先立って、所望される任意の処理が、実行される。さらに、プロセッサは、周辺装置のデータ移動の必要性を満たすのに所望される可能性がある、データ移動操作を実行することができる。次に、ステップ８−１６で、ディセーブルにされていたバスが、イネーブルにされることが可能である。また、完全なメモリアクセスも、イネーブルにされることが可能である。周辺デバイスは、その時点で、システムリソースを使用するのをイネーブルにされる。ステップ８−１８で、一般的な割り込みが、イネーブルにされる。最後に、ステップ８−２０で、コンテキストが、無線機使用割り込みに先立って、それまで実行されていた通常のシステムタスクに復元される。図８に概要を示されるステップは、所望に応じて、異なる順序で実行されてもよいことに留意されたい。また、システム、ノイズ要件などに依存して、すべてのステップが、要求されるわけではない。同様に、他のステップが、プロセスに含められることも可能である。
【００４２】
ＧＳＭアプリケーションの例をより具体的に参照すると、図９が、ＧＳＭデータフレーム７０の例、ならびにシャットダウン割り込みおよび再始動割り込みの相対的タイミングを示す。フレーム７０は、データのバーストに対応することが可能な８つのスロットを含む。一例では、ＧＳＭ音声に関して、スロット２は、受信スロットを表し、スロット４は、監視スロットであり、スロット６は、送信スロットを成す。残りのスロットは、ＲＦ活動のためには使用されない。もちろん、送信スロット、受信スロット、および監視スロットは、異なる位置にあることも可能である。さらに、複数の送信スロットまたは受信スロットを同一のフレーム内に有することも可能である。ＧＳＭフレームの例では、前段の図２の説明を参照すると、ＧＳＭスロット２、４、および６は、ＲＦタイムスロットであり、残りのスロットは、この例の文脈では、信号処理タイムスロットである。ＲＦタイムスロットのそれぞれに関して、図９は、−１割り込みおよび−２割り込みの相対的タイミングも示す（−１割り込みおよび−２割り込みの相対的タイミングのより詳細な図が、図１０に示される）。図示されるとおり、−１割り込みは、シャットダウン割り込みサービスルーチン（図７参照）を処理するのに使用される時間のため、各ＲＦタイムスロットの始まりよりわずかに前に生成される。同様に、−２割り込みは、各ＲＦタイムスロットの終わりより後に生成されて、プロセッサを再始動させる。これらの割り込みの正確なタイミングは、所望に応じて、異なることが可能である。
【００４３】
図１０は、ＲＦタイムスロットに関するシステム動作コンテキストを示すタイミング図である。図１０の図は、律の縮尺に従っておらず、単に、示される様々な項目の相対的タイミングを例示するのに使用されていることに留意されたい。図１０では、一番上の線は、割り込み待機状態を表し、この状態は、シャットダウン割り込みサービスルーチン中（図７のステップ７−１８）に始まり、−２再始動割り込みが受け取られると（図８のステップ８−１０）、終わる。図１０に示されるとおり、−１割り込みに先立って、システムが、通常のレガシータスクを処理する。−１割り込み、−２割り込みの間の何らかの時点で、ＲＦ回路が、使用中であり、−１ハンドラが、プロセッサをスリープのような状態にする。−２割り込みは、−２ハンドラを開始し、−２ハンドラは、プロセッサを再始動させる。−２ハンドラの機能の一部は、−１ハンドラを終了することである。最後に、システムが、通常のレガシータスクを再び処理する。
【００４４】
ＤＳＰが、装置の他の諸部分から分離された時間ドメインである（例えば、ＤＳＰをＲＦ回路から分離して）例においては、本発明は、さらなる特徴を含むことが可能である。例えば、ＤＳＰをシャットダウンすることが望ましい可能性がある時間中、装置が、ＤＳＰが処理すべき情報を受信している可能性がある。例えば、移動電話装置では、装置は、ＲＦ回路（例えば、トランシーバ）が、動作しており、ＤＳＰが、ディセーブルにされている間に、ＲＦ信号を受信する可能性がある。ＤＳＰにデータを供給するソース、またはＤＳＰからデータを受け取るソースは、ＤＳＰがシャットダウンされている間に、処理される必要がある可能性があるデータの必要性を引き続き有する可能性がある。したがって、本発明を使用するシステムは、必要とされる場合、データを管理しなければならない。以下は、ＤＳＰに適用された本発明の実施形態の詳細な説明である。
【００４５】
前述したとおり、本発明は、同一の回路区画（例えば、ＩＣなど）の上に存在する可能性があるＲＦ回路から信号処理回路を分離するための技術を提供する。図１１は、割り込み制御システム８０のブロック図である。システム８０は、デジタルシグナルプロセッサ（ＤＳＰ）８２を含む。ＤＳＰ８２は、ライン８６によって割り込みコントローラ８４に結合される。ライン８６のそれぞれは、ＤＳＰ８２の割り込み入力ＩＮＴ０、ＩＮＴ１、およびＩＮＴ２の１つに結合される。前述の割り込み入力は、単に例であり、他の構成、および他の表記も、使用されることが可能である。システムタイマ８８が、割り込みコントローラ８４に結合される。システムタイマ８８は、シーケンサの役割、または割り込みコントローラ８４のために割り込みを生成するための割り込みジェネレータの役割をする。一例では、システムタイマ８８は、装置の他の諸部分で使用されるのと同一のシステムタイマ（例えば、図３に示されるシステムタイマ５６）である。別の例では、システムタイマ８８は、別個である。割り込みコントローラ８４は、１つまたは複数の周辺デバイス９０にも結合されることが可能であり、デバイス９０も、割り込みコントローラ８４のために割り込みを生成することが可能である。
【００４６】
図１１は、ＤＳＰ８２に結合されたクロック管理論理９２も示す。クロック管理論理９２は、クロック信号をＤＳＰ８２に供給し、クロック信号は、ディセーブルにされると、ＤＳＰ８２をディセーブルにして、ＤＳＰ８２を強制的に低ノイズモードにする。ＤＳＰ８２、クロック管理論理９２、および割り込みコントローラ８４の間の接続により、ＤＳＰ８２が、各デバイスを構成することが可能になる。ＲＦ入力（ＲＦ  ＩＮ）が、ＤＳＰ８２に結合されて、ＲＦ入力信号のソース（例えば、図示されていないＲＦフロントエンド回路からの）をもたらす。
【００４７】
図１１に示された実施形態では、割り込みは、システムタイマ８８によって生成されることが可能であるとともに、他のデバイス（周辺デバイス９０）によっても生成されることが可能である。システムタイマ８８からの割り込みは、ライン１００、１０２、および１０４を介して、割り込みコントローラ８４に供給される。一例では、ライン１００は、シャットダウン割り込みを送るのに使用され、ライン１０２は、再始動割り込みを送るのに使用され、ライン１０４は、その他の割り込み（例えば、レガシー割り込み）を送るのに使用される。１つまたは複数の割り込みが、割り込みコントローラ８４によって受け取られると、割り込みは、ライン８６を介してＤＳＰ８２に転送される。一例では、割り込み入力ＩＮＴ０は、シャットダウン割り込みおよび再始動割り込みのために使用される。割り込み入力ＩＮＴ１およびＩＮＴ２は、その他の、より低い優先順位の割り込みのために使用される。ＤＳＰ８２は、入力ＩＮＴ０において受け取られた割り込みが、最高の優先順位を有し、入力ＩＮＴ１において受け取られた割り込みが、次に高い優先順位を有し、入力ＩＮＴ２において受け取られた割り込みが、最低の優先順位を有するように構成される。複数レベルの割り込みスキームを利用することの１つの利点は、それほど複雑でない割り込みコントローラが使用されることが可能なことである。別の例では、ＤＳＰ８２は、単一の割り込み入力を使用して、割り込みコントローラ８４からのすべての割り込みを受け取る。
【００４８】
前段でより詳細に説明したとおり、本発明は、（１）遷移をトリガする方法を提供すること、および（２）ＤＳＰを停止させること、および始動させることを効率的に行う手続きを提供することにより、ＤＳＰを停止させること、および始動させること効率的に行うことができる。一例では、遷移は、比較的高い優先順位の割り込みを生成し、処理することによってトリガされる。比較的高い優先順位の割り込みを受け取ると、ＤＳＰは、停止させられ、または始動させられて、プロセッサが、通常の処理モード、および低ノイズ、低電力のモードで動作することができるようになる。
【００４９】
一例では、本発明は、ＤＳＰが停止させられる際に（すなわち、無線機使用の直前に）生成される、比較的高い優先順位の第１の割り込み（シャットダウン割り込み、または「−１」割り込み）を構成する。ＤＳＰが再始動させられる際に（すなわち、無線機使用の直後に）生成される、比較的高い優先順位の第２の割り込み（再始動割り込み、または「−２」割り込み）が、構成される。一例では、割り込みには、以下のとおり優先順位が付けられることができる。すなわち、シャットダウン割り込みおよび再始動割り込みが、最高の優先順位を有し、レガシーシステムタイマ割り込みが、次に高い優先順位を有し、その他の周辺装置割り込みが、最低の優先順位を有する。
【００５０】
ＭＣＵ４２をディセーブルにするのに使用するための、前述した−１割り込みおよび−２割り込み、ならびにＤＳＰ８２をディセーブルにするのに使用するための、−１割り込みおよび−２割り込みは、一例では、別々に生成される。というのは、ＭＣＵ４２とＤＳＰ８２に関してタイミング要件（例えば、所望される前処理など）が、異なる可能性があるからである。別の例では、−１割り込みと−２割り込みは、所望に応じて、同一であることが可能である。
【００５１】
図１２は、図１１に示される本発明の動作の一例を示す流れ図である。プロセスは、ステップ１２−１０で始まり、１つまたは複数の割り込みが、生成され、割り込みコントローラ８４によって受け取られる。一般に、割り込みが受け取られると、割り込みコントローラは、ＤＳＰが行う次の処理ステップについて決定を行う。複数の割り込みが受け取られた場合、最高の優先順位を有する割り込みが、最初に処理される。また、シャットダウン割り込みまたは再始動割り込みが、受け取られた場合、その割り込みは、図１１に示される例において、入力ＩＮＴ０を介してＤＳＰ８２に送られる。ステップ１２−１２で、プロセスは、シャットダウン割り込み（例えば、前述した−１割り込み）が、システムタイマ８８から受け取られたかどうかを判定する。受け取られていない（すなわち、通常のレガシー割り込みが、受け取られた）場合、プロセスは、ステップ１２−１４に進み、新たな割り込みが、処理される。前に受け取られた、より高い優先順位の割り込みが、まだ完了していないケースでは、この処理は、続けられる。ステップ１２−１４で割り込みを処理している間、割り込み処理は、より高い割り込みが受け取られたことによって取って代われる可能性があることに留意されたい。その場合、プロセスは、ステップ１２−１０に戻る。受け取られる割り込みの合間に、ＤＳＰは、一般的な処理タスクを実行していることに留意されたい。
【００５２】
ステップ１２−１２で、シャットダウン割り込み（−１割り込み）が受け取られたと判定された（すなわち、ＲＦ回路の使用が、もうすぐ始まる）場合、シャットダウン割り込みサービスルーチンが、始まる。ステップ１２−１６で、より低い優先順位の割り込みを生成する能力が、ディセーブルにされる。このステップの目的は、無線機が使用されている間、さらなる割り込みがＤＳＰに送られて、予期せずに、ＤＳＰを再始動させることを防止することである。次に、ステップ１２−１８で、ＤＳＰ８２は、無線機使用の準備をするのに必要な所望される処理を終える。ＤＳＰ８２は、ＤＳＰおよびＤＳＰ周辺装置に対する前処理を実行することができる。例えば、ＤＳＰ８２は、ＤＳＰ８２がディセーブルにされている間、ＲＦ信号を管理するために、オーディオバッファをフラッシュし、システムをセットアップすることができる。
【００５３】
次に、ステップ１２−２０で、ＤＳＰ８２は、再始動割り込みを、ＤＳＰクロックを再びアクティブにするソースとして構成する。ステップ１２−２２で、ＤＳＰクロックが、クロック管理論理９２を介してディセーブルにされる。次に、ステップ１２−２４で、システムは、再始動割り込み（−２割り込み）を待つ。ＤＳＰ８２がディセーブルにされている間、生成される可能性がある（例えば、周辺デバイス９０から）、他のいずれの割り込みも、マスクされて、割り込みが、ＤＳＰクロックを再始動させることを防止する。割り込みのこのマスキングは、再始動割り込みを通すように構成される。無線機使用中、ＤＳＰ８２がディセーブルにされると、システムは、継続するＲＦ入力信号があれば、それらの信号を管理する。無線機使用の後、ＤＳＰは、それらの信号を処理する。その結果、データは、ＤＳＰ８２がディセーブルにされた結果、失われることがない。ＤＳＰ８２は、一部の時間、ディセーブルにされるので、ＤＳＰ８２がまったくディセーブルされなかったとした場合に必要とするより速い速度で、信号を処理するように構成されることが可能である。一例では、ＤＳＰ８２は、データが生成される速度より高いデータ速度で、信号を処理するように構成される。
【００５４】
再始動割り込みが受け取られると、再始動割り込みサービスルーチンが、処理される。再始動割り込みが、システムタイマ８８によって生成されると、その割り込みは、クロック管理論理９２によって受け取られ、次に、論理９２が、ＤＳＰクロックをイネーブルにする（ステップ１２−２６）。最後に、ステップ１２−２８で、ＤＳＰは、ＤＳＰおよびＤＳＰ周辺装置に対する後処理を実行する。
【００５５】
以上の説明から、本発明は、多くの仕方で実施されて、様々な利点を提供することが可能であることが、明白である。本発明の１つの新規な利点は、本発明が、デジタル回路によって生じさせられるノイズを最小限に抑えることができるプロセッサを提供することである。本発明の別の利点は、最小のオーバヘッドで、高いパフォーマンスの処理モードから低ノイズモードに迅速に遷移して、再び戻る能力を備えることである。さらに、低ノイズモードは、最初に予期されたより早期に終了されることが可能であるものの、偶然に終了される可能性がない。
【００５６】
以上の詳細な説明では、本発明を、本発明の特定の例示的な実施形態に関連して説明した。添付の特許請求の範囲に記載する本発明のより広い趣旨および範囲を逸脱することなく、様々な変形および変更が、それらの実施形態に加えられることが可能である。したがって、本明細書および図面は、限定的ではなく、例示的であると見なされるべきである。
【図面の簡単な説明】
【００５７】
【図１】移動通信装置のブロック図である。
【図２】本発明による一般的な通信システムにおいて生じるイベントセットを示す図である。
【図３】本発明とともに使用されることが可能な割り込み制御システムのブロック図である。
【図４】割り込みマップを示す図である。
【図５】プロセッサの停止および始動をトリガするのに使用される２つの新たな割り込みを含む割り込みマップを示す図である。
【図６】本発明の動作を示す流れ図である。
【図７】シャットダウン割り込みの受け取り、およびシャットダウン割り込みサービスルーチンの実施形態を示す図である。
【図８】再始動割り込みの受け取り、および再始動割り込みサービスルーチンの実施形態を示す図である。
【図９】ＧＳＭデータフレームの例、ならびにシャットダウン割り込みおよび再始動割り込みの相対的タイミングを示す図である。
【図１０】ＲＦタイムスロットに関するシステム動作コンテキストを示すタイミング図である。
【図１１】本発明とともに使用されることが可能な割り込み制御システムのブロック図である。
【図１２】図１１に示される本発明の動作を示す流れ図である。
【図１】
2008515355.tif 000003
【図２】
2008515355.tif 000004
【図３】
2008515355.tif 000005
【図４】
2008515355.tif 000006
【図５】
2008515355.tif 000007
【図６】
2008515355.tif 000008
【図７】
2008515355.tif 000009
【図８】
2008515355.tif 000010
【図９】
2008515355.tif 000011
【図１０】
2008515355.tif 000012
【図１１】
2008515355.tif 000013
【図１２】
2008515355.tif 000014
【国際調査報告】
2008515355.tif 000015
2008515355.tif 000016
2008515355.tif 000017