(57)【要約】基板（１）上にクロスバー回路を製造する方法であって、前記クロスバー回路は、第１のワイヤ（１０）の第１の格子と、第２のワイヤ（１７）の第２の格子とを有し、第１のワイヤは第１の方向に延在し、第２のワイヤは第２の方向に延在し、第１の方向と第２の方向とは、１つの二次元ワイヤ格子を形成するように相対的に配置され、第１のワイヤと第２のワイヤとが重なり合う位置で、各第１のワイヤは中間層（１４）により各第２のワイヤから分離されている当該クロスバー回路の製造方法において、この製造方法は、基板上にインプリント可能な層（２）を堆積する工程と、二次元の格子マスク（５）を型（３）により前記インプリント可能な層にインプリントする工程と、第１の材料（８）を第１の方向で格子マスク上に指向性堆積する工程と、第２の材料（１５）を第２の方向で格子マスク上に指向性堆積する工程とを有し、前記第１及び第２の材料を指向性堆積する際に前記格子マスクをシャドーマスクとして作用させる。
2008543105.tif 000002
【特許請求の範囲】
【請求項１】
基板上にクロスバー回路装置を製造する方法であって、前記クロスバー回路装置は、第１のワイヤの第１の格子と、第２のワイヤの第２の格子とを有し、第１のワイヤは第１の方向に延在し、第２のワイヤは第２の方向に延在し、第１のワイヤの第１の方向と第２のワイヤの第２の方向とは、二次元ワイヤ格子を形成するように相対的に配置され、第１のワイヤと第２のワイヤとが重なり合う位置で、各第１のワイヤは中間層により各第２のワイヤから分離されており、インプリント可能な層を前記基板上に堆積する工程を有するクロスバー回路装置の製造方法において、
この製造方法が、
二次元格子マスクを型により前記インプリント可能な層にインプリントする工程であって、この格子マスクが複数のポールと、これらの隣接ポール間の開口とを有し、この格子マスクが前記二次元ワイヤ格子と相補の形状をしているようにする工程と、
第１の材料をほぼ第１の方向で前記二次元格子マスク上に指向性堆積する工程と、
第２の材料をほぼ第２の方向で前記二次元格子マスク上に指向性堆積する工程と
を有し、前記第１及び第２の材料を指向性堆積する際に前記二次元格子マスクをシャドーマスクとして作用させるようにすることを特徴とするクロスバー回路装置の製造方法。
【請求項２】
請求項１に記載のクロスバー回路装置の製造方法において、この方法が更に、
前記第１の材料を指向性堆積した後で、前記第２の材料を指向性堆積する前に、中間層材料を堆積して前記中間層を形成する工程
を有しているクロスバー回路装置の製造方法。
【請求項３】
請求項１又は２に記載のクロスバー回路装置の製造方法において、この方法が更に、
前記二次元格子マスクをインプリントした後に、この二次元格子マスクの凹所領域から残留層部分を除去する工程
を有するクロスバー回路装置の製造方法。
【請求項４】
請求項１〜３のいずれか一項に記載のクロスバー回路装置の製造方法において、第１又は第２の材料の指向性堆積を、インプリントされた基板の法線方向に対しある角度で行い、この堆積角度は前記二次元格子マスクの縦横比に依存させ、この縦横比は、隣接ポール間の開口の幅に対するポールの高さとして規定するクロスバー回路装置の製造方法。
【請求項５】
請求項４に記載のクロスバー回路装置の製造方法において、前記縦横比は０．５〜２の範囲内とし、前記堆積角度は、基板の法線に対し６０〜４５度とするクロスバー回路装置の製造方法。
【請求項６】
請求項１に記載のクロスバー回路装置の製造方法において、前記第１又は第２の材料の指向性堆積が、
これらの材料を指向性的に蒸発させる工程と、
これらの材料を指向性的にスパッタリングさせる工程と、
これらの材料を有する分子線を用いる工程と
の少なくとも１つの工程を有するクロスバー回路装置の製造方法。
【請求項７】
請求項１〜６のいずれか一項に記載のクロスバー回路装置の製造方法において、前記第１の方向及び前記第２の方向を互いに直交させるクロスバー回路装置の製造方法。
【請求項８】
請求項１〜６のいずれか一項に記載のクロスバー回路装置の製造方法において、前記第１の方向及び前記第２の方向を互いに非直交とするクロスバー回路装置の製造方法。
【請求項９】
請求項８に記載のクロスバー回路装置の製造方法において、この方法が更に、
前記第１の方向及び前記第２の方向の双方又は何れか一方に対し非直交の他の方向にほぼ沿って、前記二次元格子マスク上に他の材料を指向性堆積する工程
を有するクロスバー回路装置の製造方法。
【請求項１０】
請求項１〜９のいずれか一項に記載のクロスバー回路装置の製造方法において、前記中間層を形成する前記中間層材料の堆積の前に接着層を堆積するクロスバー回路装置の製造方法。
【請求項１１】
請求項７に記載のクロスバー回路装置の製造方法において、前記接着層がチタンを含んでいるようにするクロスバー回路装置の製造方法。
【請求項１２】
請求項１〜１１のいずれか一項に記載のクロスバー回路装置の製造方法において、前記第１のワイヤ又は前記第２のワイヤの高さを、前記インプリント可能な層の厚さの半分に等しくするか、又はそれよりも低くするクロスバー回路装置の製造方法。
【請求項１３】
請求項１〜１２のいずれか一項に記載のクロスバー回路装置の製造方法において、前記第１の材料及び第２の材料の少なくとも一方を導電性材料とするクロスバー回路装置の製造方法。
【請求項１４】
請求項１〜１３のいずれか一項に記載のクロスバー回路装置の製造方法において、前記中間層がメモリ材料を有しているクロスバー回路装置の製造方法。
【請求項１５】
請求項１４に記載のクロスバー回路装置の製造方法において、前記メモリ材料の物理的特性及び化学的特性の双方又は何れか一方により、前記中間層の電気的に制御可能な少なくとも２つの状態を達成しうるようにするクロスバー回路装置の製造方法。
【請求項１６】
請求項１に記載のクロスバー回路装置の製造方法において、前記二次元格子マスクが、外側リムにおける側部領域を小さな領域に分割する外側縁スタブを有するようにするクロスバー回路装置の製造方法。
【請求項１７】
請求項１〜１６のいずれか一項に記載のクロスバー回路装置の製造方法において、前記二次元格子マスクが周辺部分パターンを有し、この周辺部分パターンにおいては、周辺の側部領域にこの周辺側部領域を小さな領域に分割するスタブを配置するクロスバー回路装置の製造方法。
【請求項１８】
請求項１〜１７のいずれか一項に記載のクロスバー回路装置の製造方法において、前記第１及び第２の材料の少なくとも一方をクロムのような脆性材料とするクロスバー回路装置の製造方法。
【請求項１９】
請求項１に記載のクロスバー回路装置の製造方法において、前記インプリント可能な層を、第１の薄肉層及び第２の追加のレジスト層をもって構成し、前記第１の薄肉層は基板上に堆積し、前記第２の追加のレジスト層は前記第１の薄肉層の頂面上に堆積し、前記二次元格子マスクをインプリント可能な層中にインプリントするのに続いて、前記二次元格子マスクのアンダーエッチングを行うクロスバー回路装置の製造方法。
【請求項２０】
請求項１９に記載のクロスバー回路装置の製造方法において、前記第１の薄肉層をレジスト薄膜又は金属薄膜とするクロスバー回路装置の製造方法。
【請求項２１】
第１のワイヤの第１の格子と、第２のワイヤの第２の格子とを有するクロスバー回路装置であって、第１のワイヤは第１の方向に延在し、第２のワイヤは第２の方向に延在し、第１のワイヤの第１の方向と第２のワイヤの第２の方向とは、二次元ワイヤ格子を形成するように相対的に配置され、第１のワイヤと第２のワイヤとが重なり合う位置に位置する中間層により各第１のワイヤが各第２のワイヤから分離されているクロスバー回路装置が、請求項１〜２０のいずれか一項に記載のクロスバー回路装置の製造方法により製造されているクロスバー回路装置。
【請求項２２】
請求項１〜２０のいずれか一項に記載のクロスバー回路装置の製造方法に用いる型であって、その表面上にインプリント用の幾何学的形状を有している型において、前記幾何学的形状は二次元格子マスクを有していることを特徴とする型。
【請求項２３】
請求項１〜２２のいずれか一項に記載のクロスバー回路装置の製造方法を有する半導体装置の製造方法。
【請求項２４】
請求項２１に記載のクロスバー回路装置を有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、請求項１の序文に記載したクロスバー回路装置の製造方法に関するものである。又、本発明はクロスバー回路装置にも関するものである。
【背景技術】
【０００２】
クロスバー回路は例えば、米国特許第 6,128,214号明細書に記載されており、既知である。
【０００３】
クロスバー回路（又はクロスバーネットワーク）は代表的に、２つの一次元（１Ｄ）の導電性ワイヤを直交配置した直交ワイヤ格子より成っており、この直交ワイヤ格子は、一方のワイヤ格子におけるワイヤと他方のワイヤ格子のワイヤとの間の交点にヒューズ、プログラマブル抵抗又はトランジスタのような装置を有しており、これらのワイヤは互いに異なる層中に互いに直交して延在しており、このクロスバー回路は、将来のナノスケールの回路に対する構造体と考えられている。このような構造体の、不整合に対する許容度が大きく、従って、このような構造体の製造が比較的容易で廉価となる。
【０００４】
クロスバー回路を製造するには、ナノインプリントリソグラフィーとして既知の技術を用いることができ、この技術は、それぞれのワイヤ格子を型又はスタンプによりレジスト層中にインプリントするのに適用される。
【０００５】
ナノインプリントリソグラフィーにおいて予測される主たる障害の１つは、生産処理能力が制限されていることである。これは主として、スタンプの下側のレジストのフロー時間と、例えば、Ｓ‐ＦＩＬ（ステップ・アンド・フィル・インプリント・リソグラフィー）処理で用いられているような紫外線（ＵＶ）硬化処理によりレジストを硬化させるのに必要な時間との合計時間によるものである。
【０００６】
ナノインプリントリソグラフィーの場合、少なくとも２つのリソグラフィー工程、すなわち、第１の１Ｄワイヤ格子に対する第１の工程と、この第１の１Ｄワイヤ格子に対して９０°回転された第２の１Ｄワイヤ格子に対する後の第２の工程とが想定される。２層の相互接続構造体において下側と上側との相互接続層を別々に規定するために、インプリント処理を少なくとも２度適用する必要がある。最初に、下側の１Ｄ相互接続格子層を形成し、次に装置／メモリ層を形成し、最後に上側の１Ｄ相互接続格子層を形成する。
【０００７】
更に、ナノインプリントリソグラフィーは、次の相互接続層を加える前に、レジストリフトオフ、エッチング及び平坦化のような技術を適用する。従って、種々の工程に対し真空内及び真空外で複数の移動が必要となり、これらの工程の何れかで（又はこれらの工程間で）汚染が生じるおそれがある。
【０００８】
更に、リフトオフ、エッチング及び平坦化の工程は、クロスバー回路を製造するのに必要な時間をかなり増大させる。
【特許文献１】米国特許第 6,128,214号
【発明の開示】
【発明が解決しようとする課題】
【０００９】
クロスバー回路を製造する処理工程数を減少させ、従って、処理時間を減少させるのが望ましい。
【課題を解決するための手段】
【００１０】
本発明によれば、
基板上にクロスバー回路装置を製造する方法であって、前記クロスバー回路装置は、第１のワイヤの第１の格子と、第２のワイヤの第２の格子とを有し、第１のワイヤは第１の方向に延在し、第２のワイヤは第２の方向に延在し、第１のワイヤの第１の方向と第２のワイヤの第２の方向とは、二次元ワイヤ格子を形成するように相対的に配置され、第１のワイヤと第２のワイヤとが重なり合う位置で、各第１のワイヤは中間層により各第２のワイヤから分離されており、インプリント可能な層を前記基板上に堆積する工程を有するクロスバー回路装置の製造方法において、
この製造方法が、
二次元格子マスクを型により前記インプリント可能な層にインプリントする工程であって、この格子マスクが複数のポールと、これらの隣接ポール間の開口とを有し、この格子マスクが前記二次元ワイヤ格子と相補の形状をしているようにする工程と、
第１の材料をほぼ第１の方向で前記二次元格子マスク上に指向性堆積する工程と、
第２の材料をほぼ第２の方向で前記二次元格子マスク上に指向性堆積する工程と
を有し、前記第１及び第２の材料を指向性堆積する際に前記二次元格子マスクをシャドーマスクとして作用させるようにすることを特徴とするクロスバー回路装置の製造方法
を提供する。
【００１１】
本発明によれば、有利なことに、第１のワイヤの格子及び第２のワイヤの格子の双方に対し１つの格子マスクを用いうる。従って、処理が簡単となり、第１のワイヤ及び第２のワイヤに対し別々のワイヤ格子を規定するのに必要とした比較的長い時間を、少なくとも５０％だけ低減させる。
【００１２】
本発明の他の観点によれば、第１のワイヤの第１の格子と、第２のワイヤの第２の格子とを有するクロスバー回路装置であって、第１のワイヤは第１の方向に延在し、第２のワイヤは第２の方向に延在し、第１のワイヤの第１の方向と第２のワイヤの第２の方向とは、二次元ワイヤ格子を形成するように相対的に配置され、第１のワイヤと第２のワイヤとが重なり合う位置に位置する中間層により各第１のワイヤが各第２のワイヤから分離されているクロスバー回路装置が、上述したクロスバー回路装置の製造方法により製造されているクロスバー回路装置を提供する。
【００１３】
本発明の更に他の観点によれば、上述したクロスバー回路装置の製造方法に用いる型であって、その表面上にインプリント用の幾何学的形状を有している型において、前記幾何学的形状は二次元格子マスクを有していることを特徴とする型を提供する。
【００１４】
本発明の更に他の観点によれば、上述したクロスバー回路装置の製造方法を有する半導体装置の製造方法を提供する。
【００１５】
本発明の更に他の観点によれば、上述したクロスバー回路装置を有する半導体装置を提供する。
【発明を実施するための最良の形態】
【００１６】
以下に、本発明の実施例を示す図面を参照して、本発明を詳細に説明する。しかし、これらの実施例は、本発明を説明するだけの目的のものであり、請求の範囲に規定される本発明の概念を制限するものではない。
【００１７】
本発明では、２層のクロスバーネットワーク、例えば、極めて高い密度のメモリを製造するのに、例えば、ナノインプリントによる単一のリソグラフィー工程のみを用いることを提案する。
【００１８】
図１ａ〜１ｅは、クロスバーレジストマスクＭの形成方法を示す。このクロスバーレジストマスクは以下のようにして製造する。
【００１９】
基板１上に、例えばスピンコーティング（図１ａ）又は“ドロップ・オン・デマンド”処理により、インプリントしうるレジスト層２を堆積する。基板１は、代表的に、アイソレータ層を有し、レジスト層が後の工程で放射（例えば、ＵＶ）により硬化される場合、基板は放射に対し透過性とすることができる。レジスト層２は約３nm〜約３０nmの厚さとすることができ、適切ないかなるレジスト材料をも有するようにすることができる。
【００２０】
次に、図１ｂに示すように、レジスト層２内にインプリントすべき幾何学的形状を有する型、すなわちスタンプ３をレジスト層２と接触させる。
【００２１】
型３のプリント面上の幾何学的形状は、２Ｄ（二次元）の直交ワイヤ格子を有しており、この直交ワイヤ格子は、互いに垂直な向きとした第１及び第２の１Ｄワイヤ格子の融合体である。第１の１Ｄワイヤ格子をインプリントし、その後にこの第１の１Ｄワイヤ格子に対して垂直な向きで第２の１Ｄワイヤ格子をインプリントする代わりに、２Ｄの直交ワイヤ格子を１回の工程でインプリントする。従って、この２Ｄワイヤ格子は、インプリント後に正方形又は長方形の隆起した“柱状体”の規則的なアレイを有するクロスバーレジストマスクを残す。本発明は、直交２Ｄ格子の配置に制限されるものではないことに注意すべきである。当業者にとって明らかなように、本発明は他の２Ｄ格子形状（六角形、三角形等）にも同様に適用しうるものである。
【００２２】
２Ｄ格子に対する型、すなわちスタンプ３は、既知のナノインプリント技術を用いた場合のように、電子ビーム書き込み、又はボトムアップ成長、その他の適切な技術により得ることができる。この場合、型３は単に、２Ｄワイヤ格子の所望形状と同じパターンを有する。型３は、２Ｄワイヤ格子をレジスト層２内にインプリントし、このレジスト層２は硬化後に、形成すべき２Ｄワイヤ格子と相補を成す２Ｄ格子マスク５を保持する（従って、格子マスクにおけるラインはワイヤ格子における溝となり、格子マスクにおける溝がワイヤ格子におけるラインとなる）。
【００２３】
図１ｃはレジスト層の硬化工程を示す。レジスト層は、ＵＶ放射６により、成形されたレジストマスクに硬化され、このレジストマスクは２Ｄ格子マスク５を有する。
【００２４】
図１ｄは、型３を除去した後の成形されたレジストマスクの２Ｄ格子マスク部分５を示す。この図に図示するように、レジストマスクは硬化後に、実際の２Ｄ格子マスク５の凹所領域に薄肉の残留層部分５ｂを有するようにしうる。このような残留層部分５ｂは代表的に、堆積されたレジスト層５よりも薄肉に、例えば、その１０％以下にすることができる。残留層部分５ｂの実際の厚さは、使用するレジスト材料と、インプリント中にレジスト層に加える圧力と、インプリント時間とに応じて変えることができる。
【００２５】
残留層部分５ｂはエッチングにより除去し、これにより独立した、クロスバーレジストマスクＭのレジストポール７間に開口１２（すなわち、基板１の開口面）を得るようにしうる。
【００２６】
本発明による方法を実施するには、殆どの場合、形成すべきクロスバーレジストマスクの縦横比、すなわち、ポール７の高さと、（直接）隣接するポール７間の開口１２の幅との間の比を約１対約２とすれば充分である。ポール７は、レジスト層２の厚さ、例えば、１０nmにほぼ等しい高さを有するようにしうる。所定の縦横比の範囲では、ポール７間の開口１２の幅は、本例では約５nm〜１０nmとするのが好ましい。
【００２７】
図２は、クロスバーレジストマスクＭの頂面図を示す。互いに独立したポール７の列がこれらのポール間の基板表面上に直交の２Ｄ格子を規定すること明らかである。直交方向Ｘ及びＹを参考のために図示してある。ラインＩＶ−ＩＶは、図４に示す第１の断面図の断面ラインを表す。ラインＶ−Ｖは、図５に示す第２の断面図の断面ラインを表す。ラインＸ−Ｘ及びＸＩ−ＸＩはそれぞれ、後に図１０及び図１１につき説明する。
【００２８】
図３は、基板１上のクロスバーレジストマスクＭを示す斜視図である。ポール７は方形のブロックで表してある。図面を簡明とするために、幾つかのブロックには符号を付していない。ポール７は、クロスバー回路を形成するためのマスクを規定するように基板１上に配置する。
【００２９】
図４は、第１の堆積工程後のクロスバーレジストマスクＭの第１の断面図を示す。この断面図は、図２のラインＩＶ−ＩＶに沿うＸ方向に延在する。
【００３０】
真空中で、第１の堆積源Ｅ１が第１の金属８（又はその他の導電性材料）を発生する。金属蒸気は、インプリントされる基板１の法線方向に対し（矢印８で示すように）ある角度で、或いは２Ｄ格子に形成されるワイヤ組の１つのワイヤの方向Ｘに沿って基板１に向ける。
【００３１】
視線シャードーイングを仮定すると、インプリントされた基板の法線方向に対する堆積角度は、レジスト層の高さと格子マスク５における開口１２の幅との縦横比に依存する。例えば、０．５及び２間の縦横比では、堆積角度は例えば、基板の法線方向に対して約６０度〜約４５度である。当業者にとって明らかなように、縦横比を大きくすればするほど、法線方向に対する堆積角度は小さくなる。
【００３２】
第１の堆積源Ｅ１により生ぜしめられる第１の金属８は、ポール７がシャドーマスクを構成しない場合に、基板１の表面上に堆積される。方向Ｘでは、レジストマスクのレジストポール７が、これらの頂面領域上と、第１の堆積源Ｅ１に面するこれらのそれぞれの側面上とで金属層９により被覆される。クロスバーレジストマスクＭにおける基板の開口１２のうち、ポール７により遮蔽されている部分には金属が存在しない。
【００３３】
第１の堆積源Ｅ１により生ぜしめられた第１の金属８は、方向Ｘに対し平行な選択された堆積方向に延在するラインに対してのみ、インプリント開口１２の底部に到達し、（例えば、ラインＩＸ−ＩＸに沿う）下側の導電性ワイヤ１０を形成し、直交方向Ｙに延在するワイヤは隆起したレジストポール７の“陰”により完全に“分断”される。
【００３４】
ポール７間の開口１２の縦横比と、堆積角度との双方は、堆積される第１の金属８が隆起したポールの頂面と対向側面の一部とのみに到達し、これらの開口１２が第１の堆積源Ｅ１に対してポール７により遮蔽されている限りポール７間の開口１２に到達しないように選択することに注意すべきである。
【００３５】
金属層９の厚さは、レジスト層の厚さのほぼ半分よりも薄くするのが好ましい。この金属層の厚さの下限値は、導電性ワイヤを（少なくとも）導電性とする条件により決定される。実際の最小の厚さは、第１の金属８の種類及びその特性、例えば、表面上の金属の核生成特性及び表面の湿潤性に依存させることができる。
【００３６】
第１の堆積源Ｅ１により生ぜしめられる第１の金属８の流れは、蒸発、指向性のあるスパッタリング又は分子線により生ぜしめることができることに注意すべきである。
【００３７】
基板１の表面上には、第１の金属８の堆積に先だって比較的薄肉の接着層を堆積させ、この表面上の第１の金属の接着力を高めるようにすることができる。接着層は、第１の金属に対し用いる堆積方法に応じてシード層として機能させることもできる。この接着層は代表的に、数個の原子層の厚さとする。
【００３８】
図５は、第１の堆積工程後のクロスバーレジストマスクＭの第２の断面図を示す。この断面図は、図２のラインＶ−Ｖに沿う方向Ｙに延在する。金属層９は、レジストポール７の頂面上に堆積されている。Ｘ方向に延在する下側の導電性ワイヤ１０はポール７間で基板上に堆積されている。
【００３９】
図６は、第１の堆積工程後のクロスバーレジストマスクＭの平面図を示す。この図６では、その前の図に示す構成要素と同じ構成要素に同じ符号を付してある。クロスバーレジストマスクＭのパターンのポール７は、基板１上において金属９で被覆されている。下側の導電性ワイヤ１０は方向Ｘでポール７間に延在している。ポール７間には、これらのポールにより投じられた陰により金属９が存在しない領域１１が位置している。これらの領域１１は、方向Ｘに対し直交する方向Ｙでは互いに隣接して配置されていることに注意すべきである。
【００４０】
図７は、第２の堆積工程後のクロスバーレジストマスクの第１の断面図を示す。（真空中での）第２の堆積工程に際しては、ほぼ垂直な角度で基板の表面上にメモリ材料１３を堆積し、電気的に制御しうるメモリ層を形成する。当業者にとって明らかなように、メモリ材料は、１つ以上の材料層を有し、これらが相俟って電気的に制御しうるメモリ層を構成する。このメモリ層は、例えば、ロタキサンのような有機材料の層、又は無機の相変化材料を有することができる。
【００４１】
第１の堆積金属の表面上には、メモリ材料１３の堆積に先だって第２の接着層（例えば、Ti；図示せず）を堆積させ、第１の堆積金属層に対するメモリ材料層の接着力を高めるようにすることができる。
【００４２】
メモリ層１４は入射角が垂直である為に、基板に亘って均一に堆積される。ポール７の側面上の金属層部分９の下側には、小さな陰の領域が存在する可能性がある。
【００４３】
メモリ層１４の厚さは、堆積される材料と、情報蓄積材料としてのその特性と、設計するクロスバー回路の全厚さとに依存する。有機材料の場合には、厚さは、約１つの単分子層から数ナノメートルまで変えることができる。相変化層のような無機材料の場合、厚さは１〜２ナノメートルにすることができるが、この厚さは、実際の相変化材料に依存させることができる。
【００４４】
メモリ材料１３は、クロスバー回路が論理回路（の一部）として機能しうるように、適切な非線形電気特性を有するようにすることもできる。
【００４５】
図８は、第３の堆積工程後のクロスバーレジストマスクの第２の断面図を示す。この断面図は、図２のラインＶ−Ｖに沿う方向Ｙに延在する。
【００４６】
第２の堆積源Ｅ２は、真空中で第２の金属１５（又はその他の導電性材料）の蒸気を生じる。この金属蒸気をインプリントされた基板１の法線に対する（矢印１５で示すような）適切な角度で、又は２Ｄ格子に形成すべきワイヤの組のうちの１つのワイヤの方向Ｙに沿ってこの基板に向ける。
【００４７】
視線シャードーイングを仮定すると、インプリントされた基板の法線方向に対する堆積角度は、レジスト層の高さと格子マスク５における開口１２の幅との縦横比に依存する。例えば、０．５及び２間の縦横比では、堆積角度は例えば、基板の法線方向に対して約６０度〜約４５度である。当業者にとって明らかなように、縦横比を大きくすればするほど、法線方向に対する堆積角度は小さくなる。
【００４８】
第２の堆積源Ｅ２により生ぜしめられる第２の金属１５は、ポール７がシャドーマスクを構成しない場合に、基板１の表面上に堆積される。方向Ｙでは、（金属９及びメモリ層１４により既に部分的に被覆されている）レジストマスクのレジストポール７が、これらの頂面領域上と、第２の堆積源Ｅ２に面するこれらのそれぞれの側面上とで金属層１６により被覆される。クロスバーレジストマスクＭにおける基板の開口１２のうち、ポール７により遮蔽されている部分には金属が存在しない。
【００４９】
第２の堆積源Ｅ２により生ぜしめられた第２の金属１５は、方向Ｙに対し平行な選択された堆積方向に延在するラインに対してのみ、インプリント開口１２の底部に到達し、（例えば、ラインＸ−Ｘに沿う）上側の導電性ワイヤ１７を形成し、直交方向Ｘに延在するワイヤは隆起したレジストポール７の“陰”により完全に“分断”される。
【００５０】
第２の堆積源Ｅ２により生ぜしめられる第２の金属１５の流れは、蒸発、指向性のあるスパッタリング又は分子線により生ぜしめることができることに注意すべきである。
【００５１】
この場合も、第２の金属１５の堆積力を高めるために、この第２の金属１５を堆積する前に、比較的薄肉の接着層又はシード層（例えば、Ti）を設けることができる。
【００５２】
更に、第２の堆積源Ｅ２は第１の堆積源Ｅ１と同一にすることができ、この場合、第３の堆積工程における第２の金属１５の堆積前に、基板１を９０°だけ回転させる。非直交層の２Ｄワイヤ格子に対しては、９０°以外の回転角度を適用しうることに注意すべきである。
【００５３】
第１の堆積工程における第１の金属８の堆積、第２の堆積工程におけるメモリ層１４の堆積及び第３の堆積工程における第２の金属１５の堆積は、適切な堆積装置において真空状態を絶やすことなく行うのが好ましい。
【００５４】
図９は、第３の堆積工程後のクロスバーレジストマスクの第１の断面図を示す。この断面図は、図２のラインＩＶ−ＩＶに沿う方向Ｘに延在している。Ｙ方向に延在する上側の導電性ワイヤ１７は、ポール７間で基板１上に堆積されている。
【００５５】
図１０は、ラインＸ−Ｘに沿うリフトオフ処理後の堆積構造体を示す断面図である。このラインＸ−Ｘは方向Ｘに延在する。複数の上側の導電性ワイヤ１７が交差するメモリ層１４は、下側の導電性ワイヤ１０の上に位置している。上側の導電性ワイヤ１７がメモリ層１４及び下側の導電性ワイヤ１０と重なり合っている各領域がクロスバー回路のメモリセルを構成する。各メモリセルを破線の方形で示している。
【００５６】
図１１は、ラインＸＩ−ＸＩに沿うリフトオフ処理後の堆積構造体を示す他の断面図である。基板１上には、（図面の平面に対し垂直な方向Ｘに延在する）複数の下側の導電性ワイヤ１０が位置している。下側の導電性ワイヤ１０の各々の上には、メモリ層１４が位置している。メモリ層１４で被覆されている複数の下側の導電性ワイヤ１０には上側の導電性ワイヤ１７が交差している。上側の導電性ワイヤ１７が、メモリ層１４で被覆されている下側の導電性ワイヤ１０と重なり合っている各領域は、クロスバー回路のメモリセルを構成している。各メモリセルを破線の方形で示している。
【００５７】
上述した断面図には図示していないが、第１の導電性ワイヤ１０及び第２の導電性ワイヤ１７の双方は、それぞれの堆積処理の指向性により僅かに非対称な形状の断面を有する可能性があることに注意すべきである。
【００５８】
本発明の方法は、クロスバー回路装置の下側の導電性ワイヤ１０の形成と、上側の導電性ワイヤ１７の形成との間で平坦化工程を必要としない点で有利である。
【００５９】
メモリ材料１４の物理的又は化学的状態は、電気信号による影響の下で少なくとも２つの値間で変えることができる。このような状態は、情報を保持するのに用いることができる。その理由は、実際の状態の値をクロスバー回路において検出しうる為である。メモリ層１４の電気的に制御しうる状態は、メモリ材料の電気的に制御しうる種々の物理的及び化学的特性の双方又は何れか一方に関連させることができることに注意すべきである。メモリセルにおけるメモリ層１４は、電気的にプログラミングしうる高オーム抵抗体として作用できるか、又はヒューズ（アンチヒューズ）又はプログラミングしうる浮遊ゲートを有する電界効果トランジスタと等価なものにしうる。メモリ層には、漏洩経路に対する問題を軽減させるためにダイオード効果を提供する材料層を含めることもできる。この場合、重要なことは、追記型（ＯＴＰ／ＲＯＭ）の場合でも、メモリ材料の電気的に制御しうる状態が電気的に観察できる変化として現れるようになる、あるメモリ効果があるようにすることである。
【００６０】
更に、第１の金属８及び第２の金属１５は同じ導電性の材料とすることができる。これらの金属の選択は、所望のクロスバー回路の特性や、これらのそれぞれの電気的、物理的及び化学的特性に関連させることのできる多くの要素に依存させることができる。又、これらと超小型電子装置（の特性）との適合性が重要となる。その理由は、クロスバー回路と超小型電子回路又は半導体装置とを集積化するのが望ましい為である。
【００６１】
上述した方法では、第１の金属８及び第２の金属１５の堆積後にクロスバーレジストマスクＭのポール７を除去するのにリフトオフ処理を用いている。このリフトオフ処理は代表的に、レジストパターンを有する基板を、超音波を加えた状態で適切な溶剤（例えば、アセトン）にさらすことにより行う。クロスバー回路装置の領域においてレジストを簡単に除去するのは行えないと考えられている。
【００６２】
周辺回路を形成するためには、クロスバー回路を形成するためのレジストマスクに隣接させて、レジストパターンの追加の周辺部分を規定し、この周辺部分により、基板上の他の相互接続ライン及び電気回路の双方又は何れか一方に対する接続経路を形成する必要があることに注意すべきである。このような基板上の他の相互接続ライン及び電気回路（図示せず）の双方又は何れか一方は、代表的に、早期の処理中に、例えば、超小型電子装置に対する処理を用いて形成する。
【００６３】
第１、第２及び第３の堆積工程中に、レジストパターンの追加の周辺部分上に、クロスバー回路と上述した他の電気回路との間の相互接続ラインを形成するための材料が堆積される。
【００６４】
図１２は、レジスト層を除去する前の、クロスバー回路及び周辺回路の一部の線図的レイアウトを示す。
【００６５】
図１２の中央に、クロスバー回路を（第１の金属９、メモリ材料１４及び第２の金属１６が被覆された）レジストポール７のアレイとして示してある。クロスバー回路の二次元格子における金属を符号１１，１７で示してある。正方形の一点鎖線Ｃはレジストポール７間のメモリセルを示す。基板上の他の電気回路（図示せず）に接続された複数の相互接続ラインＰがアレイを囲んで存在する。これらの相互接続ラインＰ間には外側のレジスト領域７Ｂが位置している。これらの外側のレジスト領域７Ｂは、第１、第２及び第３の堆積工程中にそれぞれ、第１の金属、メモリ材料及び第２の金属が被覆されることに注意すべきである。矢印８及び１５はそれぞれ、第１の堆積金属８及び第２の堆積金属の堆積方向を示す。
【００６６】
ある領域では、特に、外側のレジスト領域７Ｂを比較的長い距離に亘って被覆する金属を、第１の金属８及び第２の金属１５の指向性のある堆積中に露出されていた面上のクロスバー回路の２Ｄ格子における金属１０，１７と接触させることができる。これらの接触領域は、クロスバーレジストマスクのレジストポール７及びレジスト領域７Ｂの除去を妨害するおそれがある。
【００６７】
この場合、比較的長い距離は、個々のレジストポール７の少なくとも１つの幅に関連させることができるが、この距離はクロスバー回路及びそのワイヤの実際の寸法と、使用する縦横比とに依存させることができる。更に、この距離は、基板上で除去する必要がある材料と、残しておく必要がある材料との間の接触を分断するのに必要な（超音波）エネルギーにも依存する。
【００６８】
又、リフトオフに際しての困難性は、堆積金属が下側及び上側の導電性ワイヤに接触し、これら下側及び上側の導電性ワイヤ間を短絡させるおそれのあるクロスバー回路の外側縁（エッジ）における位置に生じるおそれがある。すなわち、この困難性は、リフトオフ処理中の堆積材料の分断により生ぜしめられる損傷によるものである。
【００６９】
図１２では、リフトオフを困難とするおそれのあるクロスバー回路の短絡領域Ｒを、斜線を付して示してある。
【００７０】
同様に、リフトオフを困難とするおそれのある周辺部分Ｐの領域Ｒ１をも、斜線を付して示してある。周辺部分の領域Ｒ１は、それぞれの周辺部分Ｐの特性に悪影響を及ぼさない。その理由は、クロスバー回路領域の外側縁におけるシャドーマスク格子のために、１つの金属ワイヤ（下側の導電性ワイヤ１０又は上側の導電性ワイヤ１７）のみが周辺部分Ｐからクロスバー回路に接続されている為である。
【００７１】
図１３は、レジスト層を除去する前の、周辺回路の一部及び適合クロスバー回路の線図的レイアウトを示す。
【００７２】
この図１３では、図１２の構成要素と同じ構成要素に図１２と同じ符号を付した。
【００７３】
リフトオフによるレジスト除去を場合によっては失敗させる傾向にあるレジストパターンのクロスバー回路部分における領域Ｒをなくすために、他の実施例における本発明の方法によれば、レジストパターンのクロスバー回路部分の外側縁に隣接するレジスト領域７Ｂ内に凹所（スタブ）Ｓを設ける。このスタブＳの長さ及び幅はそれぞれ、代表的にレジストポール７の長さ及び幅にほぼ等しくする。スタブＳ間の距離は一定であり、ワイヤ格子におけるポール７のパターンによって決定される。スタブＳは、リフトオフ処理後に残った金属の垂直エッジが、第２の導電性ワイヤが第１の導電性ワイヤを覆っている領域にあまり近づかずにこれらのワイヤ間の電気的な短絡を回避するように配置する。
【００７４】
従って、スタブＳは、第１及び第３の堆積工程中にそれぞれ指向性のある金属流８及び１５にさらされると、陰効果を有効に提供し、比較的広い領域Ｒを小さな領域に分割し、これらの小さな領域をリフトオフにより困難なく除去しうるようにする。
【００７５】
周辺部分Ｐにおける領域Ｒ１は、第１及び第３の堆積工程中に金属８及び１５の指向性のある堆積に対しさらすべき面内にスタブを設けることにより減少させることもできる。この場合も、スタブＳは周辺部分Ｐに隣接するレジスト領域７Ｂに侵入する凹所である。これらのスタブは、前述したのと同様に、第１又は第３の堆積工程中に面上に陰効果を提供する。従って、大きな領域Ｒ１が小さな領域に分割され、これらの小さな領域は、分割されない大きな領域Ｒ１よりも僅かな努力で除去しうるようになる。
【００７６】
更に、リフトオフ処理能力は、脆性な導電性材料、例えば、クロムを第１の金属８及び第３の金属１５の双方又は何れか一方として用いることにより高めることもできる。このような脆性な材料は、特に、装置又はレジスト構造体における（高さの）はっきりした遷移部で（自然な）亀裂となる傾向があるものとして知られている。
【００７７】
堆積された第１の金属８も脆性な金属とすることができる。その理由は、指向性のある第１の堆積工程によりあるレジスト面が金属により（部分的に）被覆されるようにしうる為である。この場合、脆性金属の自然な亀裂が、この面の被覆により生じるおそれのある電気的な短絡を回避する支援を行いうる。
【００７８】
図１４ａ〜１４ｄは、本発明の他の実施例によるクロスバーレジストマスクの形成方法を示す。これらの図１４ａ〜１４ｄにおいては、その前の図に示す構成素子と同じものには同じ符号を用いている。
【００７９】
リフトオフ処理能力は、レジスト層のアンダーエッチング処理を行うことにより高めることができる。この場合、レジスト層２は、第１の薄肉層２ａと、追加の第２のレジスト層２ｂをもって構成し、第１の薄肉層２ａは基板１上に堆積し、追加の第２のレジスト層２ｂは第１の薄肉層２ａの頂面上に堆積する。
【００８０】
第１の薄肉層２ａは、適切な金属（例えば、銅）の薄膜又は第１の薄肉レジスト膜とすることができる。
【００８１】
第１のレジスト薄膜２ａの場合には、図１ｂ〜１ｄにつき説明したようにナノインプリント工程後に、レジストポール７が薄肉の下側部分７ａと、上側部分７ｂとを有するようになる（図１４ｂ）。次に、図１４ｃに示すように、薄肉の下側部分７ａを、基板１の表面に対し平行な方向で部分的にエッチング除去する。図１４ｄは、アンダーエッチングされたレジストポール７上の第１の堆積工程を示す。
【００８２】
金属薄膜２ａの場合には、アンダーエッチングをインプリント工程の直後に行うことができ、この場合、後の工程で指向性のある第１の堆積工程が行われる前に、エッチング処理に対し露出された金属薄膜の部分を除去する。
【００８３】
上述した本発明の説明では、クロスバー回路が、従来技術で説明したような直交２Ｄ格子のレイアウトを有している。しかし、クロスバー回路は異なる格子のレイアウトを有することができる。例えば、２Ｄ格子を六角形、三角形又は菱形とすることができる。これらの場合には、堆積方向Ｘ及びＹ間の角度が、図面に示すような直角ではなく、２Ｄ格子のレイアウトにより規定される、第１の導電性ワイヤ１０及び第２の導電性ワイヤ１７の方向間の角度に対応する。
【００８４】
実際の格子レイアウトに応じて２つよりも多い非直交の指向性堆積方向を適用することもできる。例えば、格子のレイアウトを三角形にすることができ、この場合、堆積方向は３つ存在する。この場合、材料の指向性堆積は２つよりも多い方向で生じる。
【００８５】
本発明による方法を、特徴部をナノメートルの範囲としたクロスバー回路に関連して説明したが、本発明の方法は、特徴部をマイクロメートルの範囲としたクロスバー回路にも適用できることに注意すべきである。この場合、所定の縦横比（０．５〜２）の下では、インプリント可能な層の厚さを数マイクロメートル〜数十マイクロメートルの範囲とすることができる。ポール及び開口の寸法もこれに応じたものとする。特徴部をマイクロメートルの寸法とした回路は、例えば、光放出素子のマトリックス又は画素メモリマトリックスを有するようにすることができる。
【００８６】
本発明の方法は、第１及び第２の導電性材料以外の材料に適用することができる、すなわち、このような他の材料をクロスバー回路内に指向性堆積するのに用いることができることに注意すべきである。このような他の材料は、導体、半導体又は絶縁体の材料を有しうる。クロスバー回路は、このクロスバー回路の所望の機能性に応じて、第１及び第２の導電性材料に隣接させて又はこれらの第１及び第２の導電性材料の代わりに、このような他の材料を有するようにしうる。又、本発明の方法は、第１及び第２の材料の双方が導体でない状態で用いることも考えられる。
【図面の簡単な説明】
【００８７】
【図１ａ】図１ａは、クロスバーレジストマスクの形成方法の一工程を示す線図である。
【図１ｂ】図１ｂは、クロスバーレジストマスクの形成方法の他の一工程を示す線図である。
【図１ｃ】図１ｃは、クロスバーレジストマスクの形成方法の更に他の一工程を示す線図である。
【図１ｄ】図１ｄは、クロスバーレジストマスクの形成方法の更に他の一工程を示す線図である。
【図１ｅ】図１ｅは、クロスバーレジストマスクの形成方法の更に他の一工程を示す線図である。
【図２】図２は、代表的なクロスバーレジストマスクの頂面図である。
【図３】図３は、基板上のクロスバーレジストマスクを示す斜視図である。
【図４】図４は、第１の堆積工程後のクロスバーレジストマスクを示す第１の断面図である。
【図５】図５は、第１の堆積工程後のクロスバーレジストマスクを示す第２の断面図である。
【図６】図６は、第１の堆積工程後のクロスバーレジストマスクを示す平面図である。
【図７】図７は、第２の堆積工程後のクロスバーレジストマスクを示す第１の断面図である。
【図８】図８は、第３の堆積工程後のクロスバーレジストマスクを示す第２の断面図である。
【図９】図９は、第３の堆積工程後のクロスバーレジストマスクを示す第１の断面図である。
【図１０】図１０は、リフトオフ後の堆積構造体を図２のＸ‐Ｘ線に沿って断面として示す断面図である。
【図１１】図１１は、リフトオフ後の堆積構造体を図２のＸＩ‐ＸＩ線に沿って断面として示す断面図である。
【図１２】図１２は、レジスト層を除去する前の周辺回路の一部分及びクロスバー回路を示す線図的レイアウトである。
【図１３】図１３は、レジスト層を除去する前の周辺回路の一部分及び適合クロスバー回路を示す線図的レイアウトである。
【図１４ａ】図１４ａは、本発明の他の実施例によるクロスバーレジストマスクの形成方法の一工程を示す線図である。
【図１４ｂ】図１４ｂは、図１４ａの後の工程を示す線図である。
【図１４ｃ】図１４ｃは、図１４ｂの後の工程を示す線図である。
【図１４ｄ】図１４ｄは、図１４ｃの後の工程を示す線図である。
【図１ａ】
2008543105.tif 000003
【図１ｂ】
2008543105.tif 000004
【図１ｃ】
2008543105.tif 000005
【図１ｄ】
2008543105.tif 000006
【図１ｅ】
2008543105.tif 000007
【図２】
2008543105.tif 000008
【図３】
2008543105.tif 000009
【図４】
2008543105.tif 000010
【図５】
2008543105.tif 000011
【図６】
2008543105.tif 000012
【図７】
2008543105.tif 000013
【図８】
2008543105.tif 000014
【図９】
2008543105.tif 000015
【図１０】
2008543105.tif 000016
【図１１】
2008543105.tif 000017
【図１２】
2008543105.tif 000018
【図１３】
2008543105.tif 000019
【図１４ａ】
2008543105.tif 000020
【図１４ｂ】
2008543105.tif 000021
【図１４ｃ】
2008543105.tif 000022
【図１４ｄ】
2008543105.tif 000023
【国際調査報告】
2008543105.tif 000024
2008543105.tif 000025
2008543105.tif 000026