(57)【要約】  位相周波数検出器（ＰＦＤ）と、チャージポンプと、電圧制御発振器とを含むシグマデルタベースのフェーズロックループ・デバイスが提供される。ＰＤＦは、基準信号とフィードバック信号とを受信し、基準信号とフィードバック信号との比較に基づく信号を出力する。チャージポンプは、ＰＦＤからの出力信号に基づくチャージを出力する。チャージポンプは、固定量の電流を流す第１の電流源と、可変量の電流を流す第２の電流源とを含む。電源制御発振器は、チャージポンプからの受け取ったチャージに基づくクロック信号を出力する。
2008515344.tif 000002
【特許請求の範囲】
【請求項１】
基準信号とフィードバック信号とを受信し、前記基準信号と前記フィードバック信号との比較に基づく信号を出力する位相周波数検出器と、
前記位相周波数検出器からの前記出力信号に基づくチャージを出力するチャージポンプであって、固定量の電流を流す第１の電流源と、可変量の電流を流す第２の電流源とを含むチャージポンプと、
前記チャージポンプからの受け取った前記チャージに基づくクロック信号を出力する電圧制御発振器と
を備えることを特徴とするフェーズロックループ・デバイス。
【請求項２】
前記可変量の電流は、前記位相周波数検出器での前記基準信号と前記フィードバック信号との位相誤差に基づくことを特徴とする請求項１に記載のフェーズロックループ・デバイス。
【請求項３】
さらに、前記電圧制御発振器から出力された前記クロック信号を受信し、および前記位相周波数検出器に前記フィードバック信号を出力する分周器回路を備えることを特徴とする請求項１に記載のフェーズロックループ・デバイス。
【請求項４】
さらに、前記分周器回路に結合されたシグマデルタ変調器を備えることを特徴とする請求項３に記載のフェーズロックループ・デバイス。
【請求項５】
前記チャージポンプによって出力される前記チャージの量は、前記位相周波数検出器での前記基準信号と前記フィードバック信号との位相差に線形に比例することを特徴とする請求項１に記載のフェーズロックループ・デバイス。
【請求項６】
シグマデルタベースのフェーズロックループ・デバイスを備えることを特徴とする請求項１に記載のフェーズロックループ・デバイス。
【請求項７】
前記第１の電流源の電流値は、前記第２の電流源の電流値よりも大きいことを特徴とする請求項１に記載のフェーズロックループ・デバイス。
【請求項８】
前記異なる電流値は、前記フェーズロックループ・デバイスのロック状態で位相オフセットを提供することを特徴とする請求項７に記載のフェーズロックループ・デバイス。
【請求項９】
さらに、前記チャージポンプから出力される前記チャージを受け取るループフィルタであって、前記チャージポンプと前記電圧制御発振器との間に提供されるループフィルタを備えることを特徴とする請求項１に記載のフェーズロックループ・デバイス。
【請求項１０】
基準信号とフィードバック信号とを受信する位相周波数検出器であって、前記基準信号と前記フィードバック信号との比較に基づく信号を出力する位相周波数検出器と、
第１の電流源と第２の電流源とを有するチャージポンプであって、前記チャージポンプによって出力されるチャージの量が、前記位相周波数検出器での前記基準信号と前記フィードバック信号との位相差に線形に比例するチャージポンプと、
前記チャージポンプからの前記受け取ったチャージに基づくクロック信号を出力する電圧制御発振器と
を備えることを特徴とするシグマデルタベースのフェーズロックループ・デバイス。
【請求項１１】
前記第１の電流源は、固定量の電流を流し、前記第２の電流源は、可変量の電流を流すことを特徴とする請求項１０に記載のシグマデルタベースのフェーズロックループ・デバイス。
【請求項１２】
前記可変量の電流は、前記位相周波数検出器での前記基準信号と前記フィードバック信号との前記位相差に基づくことを特徴とする請求項１１に記載のシグマデルタフェーズロックループデバイス。
【請求項１３】
さらに、前記電圧制御発振器から出力された前記クロック信号を受信し、および前記位相周波数検出器に前記フィードバック信号を出力する分周器回路を備えることを特徴とする請求項１１に記載のシグマデルタフェーズロックループデバイス。
【請求項１４】
さらに、前記分周器回路に結合されたシグマデルタ変調器を備えることを特徴とする請求項１３に記載のシグマデルタフェーズロックループ・デバイス。
【請求項１５】
前記第１の電流源の電流値は、前記第２の電流源の電流値よりも大きいことを特徴とする請求項１１に記載のシグマデルタフェーズロックループ・デバイス。
【請求項１６】
前記異なる電流値は、前記フェーズロックループ・デバイスのロック状態で位相オフセットを提供することを特徴とする請求項１５に記載のシグマデルタフェーズロックループ・デバイス。
【請求項１７】
さらに、前記チャージポンプから出力される前記チャージを受け取るループフィルタであって、前記チャージポンプと前記電圧制御発振器との間に提供されるループフィルタを備えることを特徴とする請求項１１に記載のシグマデルタフェーズロックループ・デバイス。
【請求項１８】
シグマデルタベースのフェーズロックループ・デバイスを有する半導体であって、前記フェーズロックループ・デバイスは、
基準信号とフィードバック信号とを受信する位相周波数検出器であって、前記基準信号と前記フィードバック信号との比較に基づくＵＰおよびＤＯＷＮ信号を出力する位相周波数検出器と、
前記位相周波数検出器からの前記ＵＰおよびＤＯＷＮ信号を受信するチャージポンプであって、前記ＵＰ信号に基づく電流を提供する第１の電流源と、前記ＤＯＷＮ信号に基づく電流を提供する第２の電流源とを有し、前記第１の電流源の電流値は、前記第２の電流源の電流値よりも大きいチャージポンプと、
前記チャージポンプからの前記受け取ったチャージに基づくクロック信号を出力する電圧制御発振器と
を備えることを特徴とする半導体。
【請求項１９】
前記第１の電流源は、固定量の電流を流し、前記第２の電流源は、可変量の電流を流すことを特徴とする請求項１８に記載の半導体。
【請求項２０】
前記可変量の電流は、前記位相周波数検出器での前記基準信号と前記フィードバック信号との位相誤差に基づくことを特徴とする請求項１９に記載の半導体。
【請求項２１】
さらに、前記電圧制御発振器から出力された前記クロック信号を受信し、および前記位相周波数検出器に前記フィードバック信号を出力する分周器回路を備えることを特徴とする請求項１８に記載の半導体。
【請求項２２】
さらに、前記分周器回路に結合されたシグマデルタ変調器を備えることを特徴とする請求項２１に記載の半導体。
【請求項２３】
前記チャージポンプによって提供されるチャージの量は、前記位相周波数検出器での前記基準信号と前記フィードバック信号との位相差に線形に比例することを特徴とする請求項１８に記載の半導体。
【請求項２４】
前記異なる電流値は、前記フェーズロックループ・デバイスのロック状態で位相オフセットを提供することを特徴とする請求項１８に記載の半導体。
【請求項２５】
前記フェーズロックループ・デバイスは、さらに、前記チャージポンプから前記チャージを受け取るループフィルタであって、前記チャージポンプと前記電圧制御発振器との間に提供されるループフィルタを備えることを特徴とする請求項１８に記載の半導体。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２００４年９月３０日に出願された米国特許仮出願第６０／６１４４０２号に対する優先権を主張するものである。先行出願の開示全体を本出願の開示の一部とみなし、本明細書に参照として組み込む。
【０００２】
本発明の実施形態は、フェーズロックループ回路に関する。
【背景技術】
【０００３】
セルラ電話など現代の通信デバイスは、伝送データによって変調された通信搬送信号の周波数合成（frequency synthesis）のためのフェーズロックループ・デバイスを採用することがある。フェーズロックループ・デバイスは、搬送信号周波数を精密に制御することを可能にし、したがって、搬送信号変調の基であるデータを、安定な既知の周波数で確実に伝送することを可能にする。そのようなフェーズロックループ（ＰＬＬ）周波数シンセサイザでは、電圧制御発振器（ＶＣＯ）が、ＶＣＯ周波数制御信号に基づく所望の周波数で、出力搬送信号を生成する。単純化されたＰＬＬ構成では、この制御はフィードバックループによって実現され、ＶＣＯ出力信号は、フィードバックループを介して位相周波数検出器に結合され、位相周波数検出器が、ＶＣＯ信号の位相または周波数を固定周波数信号の位相または周波数と比較して、ＶＣＯ信号と固定周波数信号との位相差に対応する周波数制御信号を生成する。この周波数制御信号は、低域ループフィルタによって平滑化され、次いでＶＣＯに印加され、ＶＣＯ出力信号周波数は、その定常状態で、固定周波数基準信号の周波数と一致することになる。
【０００４】
分周器を、固定周波数基準源の周波数の倍数であるＶＣＯ出力信号の周波数を、１倍の周波数に分割することを可能にするように、ＰＬＬフィードバック内に含めることができる。分周器の出力は、ＶＣＯ位相を制御するために、位相周波数検出器によって固定周波数源と比較される。このようにして、ＶＣＯによって生成される搬送信号の周波数は、固定周波数基準の周波数の倍数に「位相ロック」されるように常に制御される。
【発明の開示】
【課題を解決するための手段】
【０００５】
本発明の実施形態は、位相周波数検出器と、チャージポンプと、ループフィルタと、電圧制御発振器と、分周器回路とを含むシグマデルタベースのフェーズロックループ・デバイスを提供することが可能である。この位相周波数検出器は、基準信号とフィードバック信号とを受信し、基準信号とフィードバック信号との比較に基づくＵＰ／ＤＯＷＮ信号を出力することができる。このチャージポンプは、位相周波数検出器からの出力信号に基づくチャージを出力することができる。このチャージポンプは、固定量の電流を流す第１の電流源と、可変量の電流を流す第２の電流源とを含むことができる。この電圧制御発振器は、チャージポンプからの受け取ったチャージに基づくクロック信号を出力することができる。この分周器回路は、電圧制御発振器から出力されたクロック信号を受信し、位相周波数検出器にフィードバック信号を出力することができるシグマデルタ変調器を、この分周器回路に結合することができる。
【０００６】
第２の電流源の可変量の電流は、位相周波数検出器での基準信号とフィードバック信号との位相誤差に基づくことができる。さらに、チャージポンプによって出力されるチャージの量は、位相周波数検出器での基準信号とフィードバック信号との位相差に線形に比例することができる。
【０００７】
さらに、第１の電流源の電流値は、第２の電流源の電流値よりも大きいことがある。異なる電流値は、フェーズロックループ・デバイスのロック状態で位相オフセットを提供することがある。
【０００８】
本発明のさらなる利点、目的、特徴、および実施形態は、以下の説明において部分的に記載され、分的には、以下を調査することから当業者には明白になり、または本発明の実施によって学ぶことができる。
【０００９】
前述したこと、および本発明のより良い理解は、構成および例示実施形態の以下の詳細な説明および特許請求の範囲を添付図面に関連付けて読めば明らかになり、それらは全て本発明の開示の一部を成す。前述および以下に記載して説明する開示は、本発明の構成および例示実施形態を開示することに焦点を当てているが、それらは単に説明および例示のためのものであり、本発明がそれらに限定されないことを明確に理解すべきである。
【００１０】
以下に、図面の簡単な説明を述べる。図面中、同様の参照番号は同様の要素を表す。
【発明を実施するための最良の形態】
【００１１】
以下の詳細な説明では、異なる図面において、同一の、対応する、または同様の構成要素を表すために同様の参照番号および符号が使用されることがある。さらに、以下の詳細な説明では、例としてのサイズ／モデル／値／範囲が与えられることがあり、本発明の実施形態はそれらに限定されない。さらに、本発明が不明瞭になるのを避けるために、構成および実施形態がブロック図で示されることがあり、これはまた、そのようなブロック図構成の実施に関する細目は本発明が実施されるプラットフォームに依存することがあるということも鑑みている。すなわち、そのような細目は、十分に当業者の理解範囲内にある。本発明の例示実施形態を説明するために特定の詳細を記載するが、本発明の実施形態をこれらの特定の詳細を用いずに実施することもできることを当業者は理解すべきである。
【００１２】
以下の論述は、図面に関して交換可能な術語「信号」および「信号線」を使用することがある。すなわち、術語「信号」は、図に示されるように信号線に対応することがある。また、構成および実施形態は、異なる回路構成要素から入力または出力される信号に関して説明されることがある。本論述では信号を特定するが、信号は、信号線または他のタイプの機構を介して伝送されることができる。さらに、値または信号は、ＨＩＧＨまたはＬＯＷおよび／またはＵＰまたはＤＯＷＮと記述されることがあるが、これらの記述は、論じられる構成および／または実施形態に相関するものと意図される。例えば、値または信号は、一構成ではＨＩＧＨと記述されることがあり、しかし、論理の変更などにより、別の構成において提供される場合にはＬＯＷであることがある。用語ＨＩＧＨおよびＬＯＷは、所期の一般的な意味で使用されることがある。論理の変更によるＨＩＧＨおよびＬＯＷ信号の全体／部分的な反転を伴って実施形態および構成が実装されることもある。
【００１３】
フェーズロックループ（ＰＬＬ）は、搬送周波数またはタイミング基準（クロック信号など）を発生するために、有線および無線のアプリケーションに使用することができる。図１は、例示構成によるＰＬＬベースの周波数シンセサイザのブロック図である。他の構成も可能である。より具体的には、図１は、位相周波数検出器（ＰＦＤ）１０と、低域フィルタ（ＬＰＦ）２０（またはループ・フィルタ）と、電圧制御発振器（ＶＣＯ）３０と、フィードバック分周器回路４０とを含むＰＬＬを図示する。ＰＦＤ１０は、基準信号ｆrefを受信し、また、分周器回路４０からのフィードバック信号ｆfdbも受信する。ＰＦＤ１０は、基準信号ｆrefとフィードバック信号ｆfdbとの比較を行い、低域フィルタ２０を介してＶＣＯ３０に信号を出力する。フィルタされた信号は、基本的には、ＶＣＯ３０に印加される、ゆっくりと変化または変動するＤＣ信号である。ＶＣＯ３０は、クロック信号として使用されることができるＶＣＯ信号（ｆout）を出力する。ＶＣＯ出力信号ｆoutは、フィードバック分周器４０に入力されることが可能であり、このフィードバック分周器４０は、基準信号ｆrefとの比較用の、ＰＦＤ１０へのフィードバック信号ｆfdbを出力する。
【００１４】
ループ帯域幅とチャネル間隔との間のトレードオフが存在することがある。すなわち、整数ＮのＰＬＬが使用されると、チャネル間隔は、比較周波数と同じになることになる。ループ帯域幅は、比較周波数の１０分の１の小さな値にすることができる。ロック時間はループ帯域幅に反比例するので、ロック時間を短縮するためにループ帯域幅がより小さくされることがある。このトレードオフに加えて、位相雑音も、ループ帯域幅によって影響を及ぼされることになる。ループ帯域幅を増加することによって帯域内位相雑音が減少されるので、同じ要因によって位相雑音も改善される。しかし、合成された出力のチャネル間隔または周波数分解能の制約が、広いループ帯域幅を有するＰＬＬの使用を制限する。
【００１５】
図２は、例示構成によるシグマデルタベースのＰＬＬの部分図である。他の構成も可能である。見やすくするために、図２は、シグマデルタベースのＰＬＬの一部分のみを示す。図２は、ＰＬＬを形成することができるＰＦＤ１０、低域フィルタ２０、およびＶＣＯ３０を示していない。シグマデルタベースのＰＬＬは、速いスイッチング時間および任意の小さい周波数分解能を有することができる。より具体的には、シグマデルタベースのＰＬＬでは、フィードバック経路内の分周器４０は、高い周波数分解能のためにシグマデルタ変調器４５によって制御されることができる。式（１）は、図２に示されるようなシグマデルタベースのＰＬＬ用の周波数発生式を示す。
【００１６】
【数１】
2008515344.tif 000003
【００１７】
括弧内の最初の２つの値（すなわちＫおよびＰ値）は、合成された周波数の整数部であり、括弧内の後の値（すなわちＳ、Ｎ、およびＤ値）は、合成された周波数の分数部である。シグマデルタベースのＰＬＬでは、分数部における分母の値が非常に大きく、したがって周波数分解能を高めることができる。表１は、シグマデルタベースのＰＬＬを使用する周波数の発生の一例を示している。
【００１８】
【表１】
2008515344.tif 000004
【００１９】
シグマデルタベースのＰＬＬの１つの問題は、ＰＬＬでの不一致に関係付けられるスプリアス・トーンである。例えば、チャージポンプおよびＰＦＤの不一致が、フラクショナルＮシンセサイザから発生されるスプール（spur）と同様のスプリアス値を生成することがある。
【００２０】
シグマデルタ変調器４５のランダム化特性は、チャージポンプでの不一致が大きすぎるとき無効になることがある。この状況では、分数スプール（fractional spur）がＶＣＯの出力に現れることがあり、搬送周波数からのオフセット周波数が分数部と等しくなることがある。チャージポンプ不一致を回避する、または最小限にするためには、構成は、（ＰＦＤから出力されるＵＰ／ＤＯＷＮ信号に基づく）チャージポンプのＵＰ電流とＤＯＷＮ電流とを一致させることである。しかし、この種の補償の精度は、測定精度の理由で、十分でないことがある。（プロセスおよび環境変化を考慮した）最悪の場合の不一致が数パーセントを超えることがあることをシミュレーションは示している。
【００２１】
図３は、例示構成による位相周波数検出器（ＰＦＤ）およびチャージポンプ（ＣＰ）の図である。図４は、例示構成によるチャージポンプ不一致を有さない状態（すなわちＩnorm＝Ｉ*norm）での位相差に基づくチャージポンプの伝達特性を示すグラフである。図５は、例示構成によるチャージポンプ不一致を有する状態（すなわちＩnorm≠Ｉ*norm）での位相差に基づくチャージポンプの伝達特性を示すグラフである。他の構成、グラフ、およびデータの可能性もある。
【００２２】
より具体的には、図３は、基準信号ｆrefと、ＶＣＯからの（分周器回路４０を介する）フィードバック信号（ｆfdb）とを受信する位相周波数分割器（ＰＦＤ）１１０を示す。ＰＦＤ１１０は、基準信号ｆrefとフィードバック信号ｆfdbとの位相を比較して、ＵＰ信号またはＤＯＷＮ信号を出力してＶＣＯの発振を制御する。ＵＰ信号およびＤＯＷＮ信号は、それぞれＵＰパルスおよびＤＯＷＮパルスと呼ばれることもある。図３はまた、ＰＦＤ１１０のＲＥＳＥＴ入力に結合されたＡＮＤゲート１３０およびバッファ回路１２０を示す。ＡＮＤゲート１３０は、ＵＰ信号線およびＤＯＷＮ信号線上の信号に基づく信号を出力する。バッファ回路１２０は、任意の不感帯（dead zone）を防止するために遅延を提供する。
【００２３】
チャージポンプは、電流源１４０と、電流源１５０と、コンデンサ１６０と、スイッチ１４５および１５５とを含むことができる。チャージポンプの出力端１６５は、ループフィルタに結合されることができ、ループフィルタを介してＶＣＯにチャージ（または信号）を提供する。スイッチ１４５に印加されるＵＰ信号に基づいて、電流源１４０は電流Ｉupを流すことができ、ここでＩup＝Ｉnormである。スイッチ１５５に印加されるＤＯＷＮ信号に基づいて、電流源１５０は電流Ｉdownを流すことができ、ここでＩdown＝Ｉ*normである。コンデンサ１６０は、電流源１４０および１５０から注入されるチャージを蓄える働きをし、その後、このチャージは、低域フィルタを介してＶＣＯにダンプされることになる。そのため、電流源１４０および１５０から注入される電流は、それぞれＰＦＤ１１０から出力されるＵＰおよびＤＯＷＮ信号に依存することになる。
【００２４】
図４は、チャージ不一致が生じていない状況を示す。この状況は、電流源１４０からのＩupが電流源１５０からのＩdownと等しい場合を表している。この状況が生じているとき、ロック状態で位相誤差は発生せず、スプリアス信号は発生されないことになる。ループフィルタに転送される正味のチャージは、ロック状態ではゼロであるべきであるので、図５に示されるように、逆方向に任意の位相オフセットをもたらしてチャージポンプ不一致を相殺することになる。
【００２５】
図５は、電流源１４０からのＩupが電流源１５０からのＩdownに等しくないときなど、チャージポンプ不一致が生じている状況を示す。整数Ｎシンセサイザと異なり、シグマデルタベースのＰＬＬは、フィードバック分周器４０の除算係数を変えることがあり、ＰＦＤ１１０の入力の瞬時位相は、分周器４０からのフィードバック信号ｆfdbに従って変わることがある。したがって、位相オフセットの量は、シグマデルタベースのＰＬＬの平均位相となることになる。ＰＦＤ１１０の伝達曲線では、平均位相は、そこで正味のチャージ移動（またはＱup−Ｑdown）がゼロとなるクロスオーバー点となることになる。Ｑ値は、Ｑ（チャージ）＝Ｉ（電流）・ｔ（時間）と定義することができる。フィードバック分周器４０からの瞬時位相は、この中心値から前後に動くことがある。
【００２６】
ＵＰおよびＤＯＷＮ信号に基づくリセット機能を有するＰＦＤは、３ステートＰＦＤと呼ばれることがある。入力が等しいことに加えて、他の状態として、ｆfdbに先行するｆref、およびｆfdbに遅れるｆref、を含むことができる。３ステートＰＦＤが使用されるとき、ＰＦＤおよびチャージポンプの動作は、ゼロ位相誤差とはかなり異なることがある。例えば、位相誤差が負である場合、または基準信号ｆrefがフィードバック信号ｆfdbに先行する場合、ＤＯＷＮパルスが、ＰＦＤ１１０におけるリセット遅延の時間中固定されることがある。そうではなく、ＵＰパルスが位相差情報を有することもある。したがって、ループフィルタから引き出されるチャージは、各比較サイクル毎に固定されることになり、ループフィルタへの供給されるチャージは、２つの入力信号の位相差に従って変わることになる。他方、位相誤差が正である、またはフィードバック信号ｆfdbが基準信号ｆrefに先行する場合、ＵＰパルスが、ＰＦＤ１１０においてリセット遅延の時間中固定されることがある。そうではなく、ＤＯＷＮパルスが位相差情報を有することもある。したがって、ループフィルタから引き出されるチャージは、位相差に従って変わることがあり、ループフィルタへ供給されるチャージは、各比較毎に固定量を有することがある。
【００２７】
各ＵＰおよびＤＯＷＮパルスは、ＰＦＤによって決定される位相差に従って非常に線形（linear）であるように作成されることができる。しかし、ゼロ位相誤差付近で同様の伝達特性スロープを維持するようにＵＰおよびＤＯＷＮ電流を絶対的に一致させることは、困難であることがある。したがって、チャージポンプ不一致によって引き起こされる位相オフセットがＰＦＤの可変動作範囲内にある場合、チャージポンプの線形性は著しく低下することになる。
【００２８】
図６は、例示構成による図５のチャージポンプおよびＰＦＤに関係付けられる信号のタイミング図である。図６は、チャージポンプ（図５）の非線形性の影響の例を示す。他の構成、図、およびデータも考えられる。ＵＰ電流とＤＯＷＮ電流とが異なるスロープを有するので、ループフィルタへのチャージの総量は、２つの電流源１４０、１５０の差の符号に依存することになる。シグマデルタベースのＰＬＬは、ロック状態を中心にランダムに分散された位相誤差を生成する。上の例では、ロック状態は、チャージポンプの不均衡により、非ゼロ位相誤差を有することがあり、図５に示されるような何らかのオフセットを有することになる。図５の伝達特性のスロープの相違は、曲折点からのチャージポンプの非線形動作を生み出すことになる。
【００２９】
シグマデルタベースのＰＬＬにおける望ましくないスプリアス信号の大きさは、ＰＦＤの全動作範囲に関するループの線形性に反比例することがある。これは、本発明の実施形態におけるＰＦＤの線形性を得るために、チャージポンプのＵＰ電流とＤＯＷＮ電流とを一致させる必要がないことを意味することになる。図５は、伝達曲線のスロープまたは線形性が、シグマデルタベースのＰＬＬにおけるＰＦＤの動作領域で（または領域内で）変化することを示す。この動作領域では、スプリアス性能はかなり悪くなり、したがっていくつかのハイエンドのセルラ（携帯電話）のアプリケーション（用途）では許容できなくなることがある。
【００３０】
本発明の実施形態は、シグマデルタベースのＰＬＬでのスプリアス・トーンを低減するための線形化技法を提供することができる。２つのチャージポンプ電流源の比率やＰＦＤのリセット遅延などのパラメータを変えて（すなわち高めて）、より良いスプリアス除去（spurious rejection）を提供することができる。何ら不一致を有さない整数ＮベースのＰＬＬにおいて低いスプリアス・レベルを提供するために、ゼロの位相誤差が望まれることがある。しかし、シグマデルタベースのＰＬＬでは、チャージポンプおよびＰＦＤの線形性は、ロック状態でのゼロ位相オフセットを決定する要因というよりも、スプリアス・トーンを決定する要因とすることができる。２つの電流源の意図的な比率の不一致は、線形性を高め、スプリアス・トーンを減少することができる。
【００３１】
図７は、本発明の例示実施形態による位相差に基づくチャージポンプの伝達特性を示すグラフである。他の実施形態、グラフ、およびデータも本発明の範囲内にある。ＰＦＤの動作範囲（または位相偏差範囲）は、シグマデルタ変調器（図２に示されるシグマデルタ変調器４５など）の特定の実装、およびループパラメータ的なループ帯域幅、に依存することになる。ループフィルタにダンプされるチャージの量が、２つのＰＦＤ入力信号（すなわち基準信号ｆrefとフィードバック信号ｆfdb）の位相差に線形に比例する場合、望ましくないスプリアス信号は存在しないことになる。チャージポンプ不一致が過剰になる場合、ＰＦＤの動作範囲は、図７に示されるように変化させることができる。図５の構成と異なり、ＰＦＤの全動作領域に関して、スロープの変化はなく、したがってループの線形性が保持される。したがって、スプリアス・トーンの大きさを非常に小さくすることができる。この場合、ループフィルタにダンプされるチャージは位相差に比例することになる。図７でＵＰおよびＤＯＷＮ電流不一致が生じるとき、ＰＦＤの２つの入力の間の位相オフセットは、ロック状態でゼロでないことになる。しかし、周波数情報が唯一の重要因子であって、基準信号ｆrefとの位相関係は唯一の重要因子ではないので、このことは、シンセサイザ適用例において何ら問題を生じない。
【００３２】
図８は、本発明の例示実施形態による位相周波数検出器（ＰＦＤ）およびチャージポンプ回路の図である。図９は、本発明の例示実施形態による図８のチャージポンプおよびＰＦＤに関係する信号のタイミング図である。他の実施形態、構成、および図も、本発明の範囲内にある。図８は、ＰＦＤおよびチャージポンプを示す。見やすくするために、他の要素（ＶＣＯ、フィードバック分周器、およびシグマデルタ変調器など）は図８に示されていない。
【００３３】
本発明の実施形態は、シグマデルタベースのＰＬＬの動作を線形化することができる。チャージポンプのＵＰおよびＤＯＷＮ電流は、（図７に示されるように）ロック状態で十分な位相オフセットを提供するために、（図８に示されるように）異なる電流値を有することができる。例えば、（図８における）一定の乗算係数Ｋを、ＵＰ電流源またはＤＯＷＮ電流源に関する設計パラメータとして使用することができる。この乗算係数は、（図７に示されるように）ＰＦＤの線形動作を提供するのに十分な大きさであってよい。このＫの値は、ＰＬＬ内に事前に（または元々）組み込まれていてよく、またはこのＫの値は、制御デバイスによって制御可能であってもよい。
【００３４】
より具体的には、図８は、基準信号ｆrefと、ＶＣＯからの（分周器回路４０を介する）フィードバック信号ｆfdbとを受信する位相周波数分割器（ＰＦＤ）１１０を示す。上述したのと同様に、ＰＦＤ１１０は、基準信号ｆrefとフィードバック信号ｆfdbとの位相を比較して、ＶＣＯの発振を制御するように、ＵＰ信号および／またはＤＯＷＮ信号を出力する。図８はまた、図３に関して上述したのと同様に、ＰＦＤ１１０のＲＥＳＥＴ入力に結合されたＡＮＤゲート１３０およびバッファ回路１２０を示す。チャージポンプは、電流源１７０と、電流源１５０と、コンデンサ１６０と、スイッチ１７５および１５５とを含むことができる。出力端１６５は、ループフィルタに結合され、ループフィルタを介してＶＣＯにチャージ（または信号）を提供することができる。スイッチ１７５に印加されるＵＰ信号に基づいて、電流源１７０は電流Ｉupを流すことができ、ここでＩup＝Ｋ・Ｉnormである。スイッチ１５５に印加されるＤＯＷＮ信号に基づいて、電流源１５０は電流Ｉdownを流すことができ、ここでＩdown＝Ｉ*normである。コンデンサ１６０は、電流源１７０および１５０から注入されるチャージを蓄える働きをし、その後、チャージは、低域フィルタを介してＶＣＯにダンプされることになる。そのため、電流源１７０および１５０から注入される電流は、それぞれＰＦＤ１１０から出力されるＵＰおよびＤＯＷＮ信号に依存することになる。
【００３５】
換言すると、図３と図７とを比較することによって分かるように、図８において、ＵＰ電流を増大させて、クロスオーバー点をゼロ位相誤差から遠く離れるようにシフトさせることができる。本発明の実施形態では、ＰＬＬの動作中の位相誤差は、負であることになり、したがってＤＯＷＮ電流が位相誤差情報を有することになる。ＵＰ電流は、ＰＦＤ１１０においてリセット遅延時間中固定されることになり、したがって、チャージポンプからループフィルタへ供給されるチャージの量も各比較毎に固定されることになる。
【００３６】
ＰＦＤ１１０、およびチャージポンプ電流の一部を、非常に線形的な動作を有するように構成することができるので、この実施形態から得られるスプリアス特性は、この利点がない構成よりも優れたものにすることができる。換言すると、ＵＰおよびＤＯＷＮ電流源の一方が、各比較サイクル毎に固定量のチャージを提供し、他方の電流源が、位相誤差に比例する可変量のチャージを提供することができる。チャージポンプ回路のスイッチング動作によるグリッチおよび他の過渡現象によって引き起こされる別の誤差原因が存在する可能性がある。また、グリッチの量は、ＵＰおよびＤＯＷＮ電流源での各スイッチ毎に全く異なる可能性がある。また、２つの電流源の一方が一定の動作状態を有するので、位相シフトが、この種のグリッチによって引き起こされる非線形性を助長することがある。
【００３７】
図９は、図７および８に基づくＰＦＤの動作を示すタイミング図である。ＵＰおよびＤＯＷＮ電流源１７０および１５０での大きな意図的な不一致により、ＤＯＷＮ電流源１５０は、ループフィルタに可変量のチャージを提供し、一方、ＵＰ電流源１７０のパルス幅は、適時に固定されることができる。したがって、ループフィルタへの正味のチャージの線形性を保証することができる。
【００３８】
図１０は、本発明の例示実施形態による位相周波数検出器およびチャージポンプを示す。図１１は、本発明の例示実施形態による位相差に基づくチャージポンプの伝達特性を示すグラフである。図１２は、本発明の例示実施形態による図１０のチャージポンプおよびＰＦＤに関係付けられる信号のタイミング図である。他の実施形態、構成、および図も本発明の範囲内にある。
【００３９】
より具体的には、図１０は、基準周波数信号ｆrefと、ＶＣＯからのフィードバック信号ｆfdbとを受信する位相周波数分割器（ＰＦＤ）１１０を示す。上述したのと同様に、ＰＦＤ１１０は、基準信号ｆrefとフィードバック信号ｆfdbとの位相を比較して、ＵＰ信号および／またはＤＯＷＮ信号を出力してＶＣＯの発振を制御する。図１０はまた、図３に関して上述したのと同様に、ＰＦＤ１１０のＲＥＳＥＴ入力に結合されたＡＮＤゲート１３０およびバッファ回路１２０を示す。チャージポンプは、電流源１４０と、電流源１８０と、コンデンサ１６０と、スイッチ１４５および１８５とを含むことができる。チャージポンプの出力端１６５は、ループフィルタに結合されることができ、ループフィルタを介してＶＣＯにチャージ（または信号）を提供する。スイッチ１４５に印加されるＵＰ信号に基づいて、電流源１４０は電流Ｉupを流すことができ、ここでＩup＝Ｉnormである。スイッチ１８５に印加されるＤＯＷＮ信号に基づいて、電流源１８０は、電流Ｉdownを流すことがあり、ここでＩdown＝Ｋ・Ｉ*normである。コンデンサ１６０は、電流源１４０および１８０から注入されるチャージを蓄える働きをし、その後、チャージは、低域フィルタを介してＶＣＯにダンプされることになる。そのため、電流源１４０および１８０から注入される電流は、それぞれＰＦＤ１１０から出力されるＵＰおよびＤＯＷＮ信号に依存することにまる。
【００４０】
換言すると、図１０は、線形化を提供することができるように、ＵＰ電流とＤＯＷＮ電流を、不利な構成と比較して変更した実施形態を示す。図１０は、一定の乗算係数Ｋに関係付けられる高ＤＯＷＮ電流の電流源１８０を示す。図１１は、ＤＯＷＮ電流が増大されたときの伝達特性を示す。この実施形態では、シグマデルタベースのＰＬＬの動作範囲は、正の位相誤差にシフトされる。したがって、位相誤差は正であり、ＵＰ電流のみが位相誤差情報を有する。図１２に示されるように、ＤＯＷＮ電流は、リセット遅延によって固定され、シンク電流の量は、各比較において固定されることになる。
【００４１】
本発明の実施形態は、ＰＦＤと、チャージポンプと、ＶＣＯとを含むシグマデルタベースのＰＬＬを提供することができる。チャージポンプは、ＰＦＤから出力されるＵＰおよびＤＯＷＮ信号に基づくチャージを出力することができる。チャージポンプは、固定量の電流を流す第１の電流源と、可変量の電流を流す第２の電流源とを含むことができる。この可変量の電流は、ＰＦＤの入力信号間の位相誤差（または位相差）に基づくことができる。チャージポンプによって出力されるチャージの量は、ＰＦＤの２つの入力信号の位相差に線形に比例することができる。さらに、第１の電流源の電流値は、第２の電流源の電流値よりも大きくすることができる。
【００４２】
本明細書における「一実施形態」、「実施形態」、「例示実施形態」などへの任意の言及は、実施形態に関連して説明される特定の特徴、構造、または特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。本明細書における様々な箇所でのそのような語句の使用は、必ずしも常に同じ実施形態を指しているわけではない。さらに、任意の実施形態に関連して特定の特徴、構造、または特性が説明される場合、そのような特徴、構造、または特性を別の実施形態との関連において実施することは当業者の理解範囲内であると考えられる。
【００４３】
本発明の実施形態を、本発明のいくつかの例示実施形態を参照ながら説明してきたが、多くの他の修正形態および実施形態を当業者が考案することができ、それらは本発明の原理の精神および範囲内に入ることを理解すべきである。より明確には、本発明の精神から逸脱することなく、前述の開示、図面、および頭記の特許請求の範囲の範囲内で、対象の組合せ構成の構成要素部品および／または構成に妥当な変更および修正が可能である。構成要素部品および／または構成における変更および修正に加えて、代替使用も当業者には明らかであろう。
【図面の簡単な説明】
【００４４】
【図１】例示構成によるＰＬＬベースの周波数シンセサイザのブロック図である。
【図２】例示構成によるシグマデルタベースのＰＬＬの部分図である。
【図３】例示構成による位相周波数検出器およびチャージポンプの図である。
【図４】例示構成によるチャージポンプ不一致を有さない状態での位相差に基づくチャージポンプの伝達特性を示すグラフである。
【図５】例示構成によるチャージポンプ不一致を有する状態での位相差に基づくチャージポンプの伝達特性を示すグラフである。
【図６】例示構成による図３のチャージポンプおよびＰＦＤに関係付けられる信号のタイミング図である。
【図７】本発明の例示実施形態による位相差に基づくチャージポンプの伝達特性を示すグラフである。
【図８】本発明の例示実施形態による位相周波数検出器およびチャージポンプを示す図である。
【図９】本発明の例示実施形態による図８のチャージポンプおよびＰＦＤに関係付けられる信号のタイミング図である。
【図１０】本発明の例示実施形態による位相周波数検出器およびチャージポンプを示す図である。
【図１１】本発明の例示実施形態による位相差に基づくチャージポンプの伝達特性を示すグラフである。
【図１２】本発明の例示実施形態による図１０のチャージポンプおよびＰＦＤに関係付けられる信号のタイミング図である。
【図１】
2008515344.tif 000005
【図２】
2008515344.tif 000006
【図３】
2008515344.tif 000007
【図４】
2008515344.tif 000008
【図５】
2008515344.tif 000009
【図６】
2008515344.tif 000010
【図７】
2008515344.tif 000011
【図８】
2008515344.tif 000012
【図９】
2008515344.tif 000013
【図１０】
2008515344.tif 000014
【図１１】
2008515344.tif 000015
【図１２】
2008515344.tif 000016
【国際調査報告】
2008515344.tif 000017
2008515344.tif 000018