(57)【要約】  電子チップは、チップ電子回路（１）の少なくとも一部を、通常は実質的に同一の大気圧にさらされる第１および第２の空洞（３、４）の間に配置された薄く固い膜（２）上に形成することによって保護される。試みられた侵入は、前記空洞（３、４）内の圧力低下および圧力差を引き起こし、この圧力差が、膜（２）を壊し、これによって、チップを動作不能にする。
2008515179.tif 000002
【特許請求の範囲】
【請求項１】
電子チップを保護する方法であって、前記チップの電子回路（１）の少なくとも一部が、通常は大気圧よりはるかに高い実質的に同一の圧力にある第１および第２の空洞（３、４）の間に配置された薄く固い膜（２）上に形成され、試みられた侵入が、前記空洞（３、４）のうちの一方内の前記圧力の低下を引き起こし、前記膜（２）を壊す圧力差を生じることを特徴とする方法。
【請求項２】
請求項１に記載の方法の実施態様のための自己保護型電子チップであって、前記チップの電子回路（１）の少なくとも一部が、その中で圧力が通常は大気圧よりはるかに高い第１および第２の空洞（３、４）の間に配置された薄く固い膜（２）上に形成されることを特徴とする自己保護型電子チップ。
【請求項３】
前記第１および第２の空洞（３、４）内の前記圧力が、約１．０ＭＰａ（約１０ｂａｒ）であることを特徴とする請求項２に記載のチップ。
【請求項４】
前記第１空洞（３）が、前記膜（２）の下に置かれ、前記第２空洞（４）が、前記膜（２）と保護カバー（５）との間に置かれることを特徴とする請求項２および３のいずれか一項に記載のチップ。
【請求項５】
前記膜（２）が、シリコンの薄い層（９、１９）によって形成されることを特徴とする請求項２乃至４のいずれか一項に記載のチップ。
【請求項６】
前記膜（２）が、予め弱められたゾーンを備えることを特徴とする請求項２乃至４のいずれか一項に記載のチップ。
【請求項７】
前記電子回路（１）が、対応する第１基本空洞（２８）に関連する複数の基本膜にまたがって分散された複数の敏感な部分を備え、前記第１基本空洞（２８）が、互いにおよびすべての前記基本膜に共通の第２空洞（４）に通じることを特徴とする請求項２乃至６のいずれか一項に記載のチップ。
【請求項８】
前記膜（２）を通過する少なくとも１つの連絡穴（１１）を形成することと、前記連絡穴（１１）によって接続された前記第１および第２の空洞（３、４）を加圧することと、前記連絡穴（１１）を密封することとを備えることを特徴とする請求項２乃至７のいずれか一項に記載のチップを作る方法。
【請求項９】
前記電子回路（１）が、シリコン・オン・インシュレータ・テクノロジで、埋められた酸化物層（８）を備える基板（７）の前面上に形成され、前記膜（２）の下に置かれた前記第１空洞（３）が、前記埋められた酸化物での止めを伴う前記基板（７）の後面のエッチングによって形成されることを特徴とする請求項８に記載の方法。
【請求項１０】
前記電子回路（１）が、シリコン・オン・インシュレータ・テクノロジで、後シリコン層（２０）と前シリコン層（１９）との間の埋められた酸化物層（１８）を備える基板（１７）の前面上に形成され、
前記前シリコン層（１９）および前記埋められた酸化物層（１８）を通過するフィレット（２１）が、前記回路の前記部分の周囲にエッチングされ、前記前シリコン層（１９）内で横に前記膜（２）の輪郭を描き、
前記フィレット（２１）が、窒化シリコンで充てんされ、
前記連絡穴（１１）が、前記前シリコン層（１９）内に形成され、
前記膜（２）の下に置かれ、前記フィレット（２１）によって横に輪郭を描かれる前記第１空洞（３）が、前記連絡穴（１１）を介する前記埋められた酸化物層のエッチングによって前記埋められた酸化物層（１８）内に形成される
ことを特徴とする請求項８に記載の方法。
【請求項１１】
１μ未満の幅を有し前記前シリコン層（１９）を通過する弱まるトレンチ（２６）が、前記フィレット（２１）と同時にエッチングされ、窒化シリコンで充てんされ、前記第１空洞（３）を形成するための前記埋められた酸化物層（１８）のエッチングが、前記フィレット（２１）のおよび前記弱まるトレンチ（２６）の前記窒化シリコンの少なくとも部分的なエッチングをもたらすことを特徴とする請求項１０に記載の方法。
【請求項１２】
前記前シリコン層（１９）が、前記基板（１７）の前記前面での前記チップの前記部分の形成の前に、エピタキシによって厚くされることを特徴とする請求項１０および１１のいずれか一項に記載の方法。
【請求項１３】
第２空洞（４）が、前記膜（２）と保護カバー（５）との間に配置され、前記保護カバー（５）が、前記連絡穴（１１）を覆う密封フィレット（１４）によって、大気圧よりはるかに高い前記圧力の下で密封されることを特徴とする請求項８乃至１２のいずれか一項に記載の方法。
【請求項１４】
前記第２空洞（４）が、前記膜（２）と保護カバー（５）との間に置かれ、前記連絡穴（１１）の密封が、前記保護カバー（５）の密封の後に実行されることを特徴とする請求項８乃至１２のいずれか一項に記載の方法。
【請求項１５】
前記基板（２）上で前記連絡穴（１１）の周囲にポリシリケート・ガラス薄膜を堆積することを備え、前記保護カバー（５）の密封の後に、高温での加熱ステップが、前記薄膜のクリープとクリープしたガラスによる前記連絡穴（１１）の密封とを引き起こすことを特徴とする請求項１４に記載の方法。
【請求項１６】
前記第１および第２の空洞（３、４）の間に低い水分導通性を有する通路を保存することを備えることを特徴とする請求項８乃至１２のいずれか一項に記載の方法。
【請求項１７】
前記通路が、前記圧力の遅い変動の場合に前記第１および第２の空洞（３、４）内の前記圧力が平衡状態に保たれることを可能にするのに十分に多孔性であるが、前記空洞のうちの一方での前記圧力の鋭い変動の場合に前記圧力が平衡状態に保たれることを可能にするのに十分には多孔性でない密封材料による前記連絡穴（１１）の密封によって形成されることを特徴とする請求項１６に記載の方法。
【請求項１８】
前記密封材料が、ポリシリケート・ガラスであることを特徴とする請求項１７に記載の方法。
【請求項１９】
前記通路が、前記膜内での、１μ未満の直径を有する追加穴のエッチングによって形成されることを特徴とする請求項１６に記載の方法。
【請求項２０】
前記通路が、前記膜上で、前記連絡穴（１１）に垂直な毛管（１５）によって形成され、前記毛管（１５）が、前記連絡穴（１１）に通じ、前記連絡穴（１１）を覆う薄い層（１６）内に形成されることを特徴とする請求項１６に記載の方法。
【請求項２１】
前記連絡穴（１１）を覆い、その中に前記毛管が形成される（１５）前記薄い層（１６）が、金属から作られることを特徴とする請求項２０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子チップを保護する方法、自己保護型（ｓｅｌｆ−ｐｒｏｔｅｃｔｅｄ）電子チップ、およびチップを作る方法にも関する。
【背景技術】
【０００２】
電子チップは、特にチップ・カードで、金融業務の制御手段として、アクセスを制御するのに、またはアイデンティティを検査するのに、ますます広範囲に使用されつつある。ますます頻繁になる洗練された試みられた詐欺が、チップ・カード・プロバイダに、彼らのカードの安全性を強化させることとなる。
【０００３】
異なるタイプの保護が、さまざまなタイプの詐欺を考慮に入れて開発されてきた。たとえば、詐欺師は、チップの電気的挙動、特にその供給電流の変動の考察、分解、および／または回路の直接の考察を使用することができる。純粋に電気的な考察を伴う攻撃に対する保護は、一般に、ソフトウェアによって、たとえば、メッセージをジャミングする命令を設けることによって（たとえば、バイト・スイッチング（ｂａｉｔ  ｓｗｉｔｃｈｉｎｇ）を追加することによって）実行される。回路の直接考察の可能性を防ぐか、少なくとも制限するために、回路は、一般に、密封されたケーシング内に置かれる。
【０００４】
しかし、回路の動作を詳細に考察し、その保護手段を理解し、避けて通るために、回路の保護ケーシングを開くことが、可能なままになっている。安全性を強化するために、物理的侵入を実行する試みが検出されるや否や、回路を破壊することが、既に提案されてきた。しかし、これは、以下の同時条件を暗示する。
−侵入が、検出されることと、
−チップが、チップに埋め込まれた破壊手段を含むことと、
−埋め込まれた破壊手段が、切断可能ではないことと、
−破壊手段が、安価であることと、
−破壊手段が、誤ってトリガされないこと。
【０００５】
既知の保護方法では、回路の破壊は、特に、電気パルスの手段によって、たとえばヒューズを使用することによって、または爆発性の微細弾薬を作動させることによってのいずれかで達成される。すべての場合において、電源は、チップに埋め込まれなければならず、侵入センサは、ケーシングに含まれなければならない。そのような保護装置は、複雑であり、その結果として高価であり、特に電源が放電する可能性がある限り、非活性化の危険性が残っているかもしれない。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、これらの短所を矯正すること、より具体的には、電子チップを保護する安価な方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明によれば、この目的は、チップの電子回路の少なくとも一部が、通常は大気圧よりはるかに高い実質的に同一の圧力にある第１および第２の空洞の間に配置された薄く固い膜上に形成され、試みられた侵入が、空洞のうちの一方内の圧力の低下を引き起こし、膜を壊す圧力差を生じるという事実によって達成される。
【０００８】
本発明による自己保護型電子チップでは、チップの電子回路の少なくとも一部が、その中で圧力が通常は大気圧よりはるかに高い第１および第２の空洞の間に配置された薄く固い膜上に形成される。
【０００９】
本発明によるチップを作る方法は、膜を通過する少なくとも１つの連絡穴を形成することと、前記連絡穴を介して接続された第１および第２の空洞を加圧することと、前記連絡穴を密封することとを備える。
【００１０】
他の利点および特徴は、非限定的な例としてのみ与えられ、添付図面に描写された本発明の特定の実施形態の後続の説明からより明瞭に明白になろう。
【発明を実施するための最良の形態】
【００１１】
本発明によれば、電子チップの保護は、侵入センサ、または埋め込まれた電源、または破壊を指令する電気回路のいずれをも必要としない、その電子チップに備えられた電子回路の少なくとも一部の破壊によって達成される。
【００１２】
図１に描写されているように、チップの電子回路１は、２つの空洞３および４の間に配置された膜２上に形成される。空洞３および４は、通常動作で、大気圧よりはるかに高い、実質的に同一の高圧下にある。したがって、薄く固い膜２は、その２つの対向する面でこの高圧にさらされる。第１空洞３は、この膜の下に配置されることが好ましく、第２空洞４は、膜２と保護カバー５との間に配置される。
【００１３】
電子チップの前面を通してカバー５を介するか、その後面を介し基板６を通す、試みられた侵入は、自動的に漏れを引き起こし、その結果として空洞３および４のうちの一方での圧力の鋭い低下を引き起こす。次いで、膜は、大きい圧力差にさらされ、この圧力差は、この膜が壊れるのに十分でなければならず、したがって、この膜が支持する電子回路の破壊を引き起こす。
【００１４】
したがって、侵入が行われる時に、空洞のうちの一方は、非常に急速に大気圧まで低下するが、他方の空洞は、初期圧力のままになり、この初期圧力は、大気圧よりはるかに高い。好ましい実施形態では、初期の高圧が、約１．０ＭＰａ（約１０ｂａｒ）であり、これは、たとえば、侵入が行われる時に、約０．９ＭＰａ（約９ｂａｒ）の圧力差になる。膜２は、シリコンの薄い層によって形成されることが好ましい。
【００１５】
膜２の厚さの桁は、後続の式から得ることができ、この式は、円形膜の場合にあてはまる。
Ｔ＝３Ｐｒ２／８ｈ２
ここで、Ｔは、膜の引張強さまたは応力限界であり、Ｐは、膜に加えられる圧力差であり、ｒは、膜の半径であり、ｈは、膜の厚さである。
【００１６】
たとえば、１ｍｍの直径、空洞内の約１．０ＭＰａ（約１０ｂａｒ）の初期内圧すなわち、侵入の場合の０．９ＭＰａ（９ｂａｒ）の圧力差、および１ＧＰａの引張強さについて、膜は、壊れるために１２μｍ未満の厚さを有しなければならない。
【００１７】
多数の他の圧力、表面、および膜厚さの組合せが、当然可能である。さらに、膜のある種のゾーンが、たとえばチップが製造される時に弱まる溝をエッチングすることによって、予め弱められ得る。さらに、膜２上で２つの空洞３および４の間に配置される電子回路を、ある種の敏感な部分だけに制限することが可能である。次いで、侵入の場合の膜の破壊は、これらの敏感な部分の破壊を引き起こし、この破壊は、いかなるチップの考察および後続の使用を防ぐのにも十分である。
【００１８】
自己保護型チップを作る方法の特定の実施形態の連続するステップが、図２乃至５に示されている。
【００１９】
図２では、チップの電子回路１または、そうである場合に、この回路のある種の敏感な部分だけが、普通の対応で、２つのシリコン層すなわち、それぞれ前層９および後層１０の間の埋められた酸化物（ＳｉＯ２）層８を備える基板７上にシリコン・オン・インシュレータ（ＳＯＩ）テクノロジで普通の対応で形成される。連絡穴１１が、回路１の近くに、基板７を通って、たとえばエッチングによって形成される。
【００２０】
次いで、第１空洞３が、２ステップで形成される。まず、図３に描写されているように、基板７が、その後面を介して、たとえば、描写されていないマスクを通して選択的にエッチングされ、エッチングは、埋められた酸化物層８で止められ、その結果、基板７の後層１０のうちで残されるのは、第１空洞３の輪郭を横に描くように設計された周辺ゾーン１２だけである。次いで、図４に描写されているように、後基板１３が、周辺ゾーン１２に接して密封される。したがって、第１空洞３すなわち後空洞は、前では埋められた酸化物層８によって、後では後基板１３によって、横では基板７の後層１０の周辺ゾーン１２によって、輪郭を描かれる。使用される密封技法は、密封温度が回路１によって許容可能な最高温度を超えないならば、任意の既知のタイプとすることができる。たとえば、ガラス−シリコン陽極密封、可融性ガラス密封フィレット、または低温分子付着による直接密封技法を使用することが可能である。
【００２１】
したがって、侵入がチップの後面を介して行われる（第２空洞４内の圧力は、高いままになるが、第１空洞３内の圧力は、大気圧まで低下し、膜が、後向きに変形する）時に、壊れる前に、膜２が空洞３の底によって形成される止めにぶつからないようにするのに十分に深い第１空洞３が、簡単に達成され得る。前に説明した例（１ｍｍの直径、１ＧＰａの引張強さ、１２μｍより小さい膜厚さ）では、０．９ＭＰａ（９ｂａｒ）の圧力差について、膜のたわみは、壊れる前は約３０μｍである。したがって、シリコン後層１０の厚さに対応する空洞３の深さは、この値より大きいものでなければならない。
【００２２】
空洞３の寸法を決定する時に、侵入が前面を介して行われる（第２空洞４内の圧力は、大気圧まで低下するが、第１空洞３は、大気圧よりはるかに高い圧力のままになり、膜が、前向きに変形する）時の膜２の変形によるこの空洞内の圧力変動を考慮に入れることも、望ましい。空洞内の圧力Ｐのこの空洞の体積Ｖによる積ＰＶは、実際に、漏れを全く示さない空洞３内で一定のままになる。この空洞が薄すぎる場合に、その体積Ｖの増加は、膜の変形が起きる時に、比例して急速に非常に大きくなり、空洞３内の圧力は、同一の比率で低下し、膜に働く圧力差を急速に減らす。しかし、上で説明した方法は、約５００μｍの深さを有する空洞が簡単に作られることを可能にし、この深さは、膜のたわみより１０倍を超えて大きく、したがって、この問題が克服されることを可能にする。
【００２３】
多数の他の既知の製造技法が、第１空洞３を形成するのに使用され得る。これは、特に、回路細線化技法および回路転送技法（ｃｉｒｃｕｉｔ  ｔｈｉｎｎｉｎｇ  ａｎｄ  ｔｒａｎｓｆｅｒ  ｔｅｃｈｎｉｑｕｅｓ）にあてはまる。回路は、たとえば、基板上に積み重ねられ、この空洞を備える別の基板上に転送される前に細線化され得る。
【００２４】
図５に描写されているように、次いで、チップは、高圧の下での保護カバー５の密封によって完成され、第２空洞４は、膜２とカバー５との間に配置される。連絡穴１１は、２つの空洞３および４内の圧力が密封の前および／または密封中に等化されることを可能にする。この穴は、図５に描写されているように、たとえば可融性ガラスから作られる密封フィレット１４によって閉じられることができ、この密封フィレットは、連絡穴１１を覆うために膜２と保護カバー５との間に配置される。
【００２５】
複数の連絡穴１１が、設けられ得、他の解決策が、連絡穴１１を密封するのに使用され得る。代替実施形態では、連絡穴は、保護カバー５が密封された後に閉ざされ得る。この解決策は、連絡穴１１の位置の選択におけるより多くの自由を残す。たとえば化学蒸着法（ＣＶＤ）によって、膜上で連絡穴１１のまわりにポリシリケート・ガラス（ｐｏｌｙｓｉｌｉｃａｔｅ  ｇｌａｓｓ、ＰＳＧ）薄膜を堆積し、保護カバー５の密封が実行された後に高温加熱ステップを実行し、薄膜のクリープおよびクリープしたガラスによる連絡穴の密封をもたらすことが、特に可能である。しかし、保護カバー５の密封温度と回路１によってサポートされ得る最高温度との間に含まれる温度でクリープする材料が、使用されなければならず、これは、達成がむずかしいかもしれない。
【００２６】
低い水分導通性（ｈｙｄｒａｕｌｉｃ  ｃｏｎｄｕｃｔａｎｃｅ）を有する通路が、空洞３および４の間で維持され得る。この通路は、この２つの空洞内の圧力が、それらの圧力の遅い変動の場合に平衡状態に保たれることを可能にするのには十分であるが、侵入の場合に膜を壊すのに十分な圧力差の形成を維持するために、一方の空洞での圧力の鋭い変動の場合にはそうでないものでなければならない。次いで、連絡穴１１は、カバーが密封される前に閉じられることができる。
【００２７】
第１代替実施形態（描写せず）では、連絡穴１１が、完全に密封され、非常に小さい直径、好ましくは１μより小さい直径を有する追加の穴または毛管穴が、たとえばエッチングによって、膜２内で回路１のとなりに形成される。そのような代替実施形態は、テクノロジによる分散に耐えるという利点を提示する。
【００２８】
第２代替実施形態（描写せず）では、連絡穴１１は、第１および第２の空洞３および４内の圧力が、たとえば保護カバーの密封中に、圧力の遅い変動の場合に平衡状態に保たれることを可能にするのに十分に多孔性であるが、この圧力が一方の空洞内の圧力の鋭い変動の場合に平衡状態に保たれることを可能にするのに十分に多孔性ではない密封材料によって密封される。たとえば、この密封材料は、ポリシリケート・ガラス（ＰＳＧ）によって形成されることができ、このＰＳＧは、したがって、連絡穴１１を充てんし、連絡穴１１を完全に閉じることなくその横断面を減らす。
【００２９】
膜の一端だけを再現する図６および７に示された第３代替実施形態では、低い水分導通性の通路が、膜２上に、毛管を構成する小さいチャネル１５によって形成される。チャネル１５は、穴１１に垂直であり、穴１１と通じている。チャネル１５は、たとえばポリマ・ベースの犠牲層を使用する既知の技法によって、連絡穴１１を覆う薄い金属層１６内に形成されることが好ましい。図７でそれぞれ上端および下端にある、このチャネルの両端は、開かれたままになり、これによって、対応する空洞の内側と通じる。したがって、圧力は、圧力の遅い変動の場合に、チャネル１５および連絡穴１１を通して等化されることができる。
【００３０】
図８乃至１１は、犠牲層技法を使用して自己保護型チップを製造する方法のもう１つの特定の実施形態の連続するステップを示す。
【００３１】
図８では、チップは、２つのシリコン層すなわち、それぞれ前層１９および後層２０の間の埋められた酸化物（ＳｉＯ２）層１８を備える基板１７からシリコン・オン・インシュレータ（ＳＯＩ）テクノロジによって形成される。フィレット２１は、電子回路１を担持するように設計されたゾーンの周囲で、前シリコン層１９内および埋められた酸化物層１８内にエッチングされ、前シリコン層１９および埋められた酸化物層１８を通過する。膜２は、前シリコン層１９のうちでフィレット２１によって横に輪郭を描かれる部分によって形成される。フィレット２１は、たとえば化学蒸着法（ＣＶＤ）によって、窒化シリコン（Ｓｉ３Ｎ４）で充てんされる。基板１７の表面に堆積された窒化物は、適当な手段によって、たとえば、機械化学研磨（ＣＭＰ）によってまたは化学的エッチングによって、除去される。
【００３２】
図９に描写されているように、次いで、電子回路１が、普通の対応で、基板１７の前面上に、フィレット２１によって輪郭を描かれたゾーン内に形成される。少なくとも１つの連絡穴１１が、このゾーン内で電子回路１のとなりに、たとえばシリコンの前層１９内でエッチングすることによって、形成される。
【００３３】
次いで、膜２の下に配置され、フィレット２１によって横に輪郭を描かれた第１空洞３が、埋められた酸化物層１８内に、埋められた酸化物層１８の連絡穴１１を通したエッチングによって形成される。これによって、埋められた酸化物層１８は、この場合に、第１空洞３の形成のための犠牲層として働く。
【００３４】
図１１では、図５に描写された実施形態と同様に、次いで、このチップが、高圧の下での保護カバー５の密封によって完成され、第２空洞４が、膜２とカバー５との間に配置される。前と同様に、連絡穴１１は、２つの空洞３および４内の圧力が密封前および／または密封中に等化されることを可能にする。これらの穴は、図１１に描写されているように、たとえば可融性ガラスから作られる、密封フィレット１４によって閉じられ、この密封フィレット１４は、連絡穴１１を覆うために膜２と保護カバー５との間に堆積される。
【００３５】
図８乃至１３に示された実施形態では、埋められた酸化物層１８の厚さが、第１空洞３の深さを定義する。このチップの異なる要素の寸法決めは、この深さと膜２の可能な動きとを考慮に入れなければならない。しかし、シリコン・オン・インシュレータ・テクノロジで使用される基板１７は、しかし、一般に、３μｍの厚さを有する埋められた酸化物層１８を有する。次いで、膜２は、第１空洞３の最下部と接触するようになる前にその曲がり限界に達することを可能にするのに十分に小さい直径を有しなければならない。次いで、前の例と同一の１．０ＭＰａ（１０ｂａｒ）の圧力では、膜の直径は、０．１ｍｍ以下でなければならない。次いで、膜２上に電子回路２の戦略的部分すなわち、破壊された時にこのチップを使用することを不可能にする部分だけを形成することが可能である。
【００３６】
次いで、約１．５μｍの厚さを有する膜が、使用され得る。そのような厚さは、想定可能ではあるが、その中に電子回路１を収めることができるには少し小さいかもしれない。代替案は、たとえば膜内の弱まる溝の形成によって、予め弱められたゾーンを有するより厚い膜を使用することにある。
【００３７】
たとえば、前シリコン層１９は、より厚い膜２を形成するために、前シリコン層１９上のエピタキシャル成長シリコン層を形成するためのエピタキシによって厚くされ得る。このエピタキシは、フィレット２１の形成の前に実行されることが好ましい。次いで、フィレット２１および連絡穴１１が、このエピタキシャル成長層を通過する。次いで、弱まる溝が、膜内に形成され得る。
【００３８】
図１２に示された代替実施形態では、フィレット２１のエッチングおよびこれへの窒化シリコンの充てんの後に、１〜２μの厚さを有するエピタキシャル成長シリコン層２２が、前シリコン層１９上に形成され、この前シリコン層１９は、当初は、約０．２μｍの厚さを有することができる。次いで、弱める溝２３が、エピタキシャル成長シリコン層２２内に、好ましくはフィレット２１に面してその上に、エッチングされ得る。したがって、高い歪み集中を有する多結晶シリコンから作られる脆弱なゾーン２４が、層２２内で弱める溝２３の周囲に自動的に形成され、その周囲の膜を脆弱にする。
【００３９】
それと同時に、図１０の、連絡穴１１を通して埋められた酸化物層１８のエッチングによる第１空洞３の形成が、図１２に拡大されたスケールで描写されているように、層１８内に配置されたフィレット２１の基部のオーバーエッチング２５をもたらす。確かに、層１８の酸化シリコン（ＳｉＯ２）のエッチング速度より低速ではあるが、フィレット２１を充てんする窒化シリコン（Ｓｉ３Ｎ４）のエッチング速度は、零ではない。したがって、フィレット２１は、膜２の固着する柱として働くが、その基部で弱められる。
【００４０】
図１３に示された代替実施形態では、オーバーエッチング現象が、膜の中央部分の所定の位置で膜を弱めるのにさらに使用される。したがって、細い弱める穴またはトレンチ２６が、フィレット２１と同時に、前シリコン層１９内および層１８にエッチングされ、これらの層を通過する。弱める穴またはトレンチ２６は、フィレット２１と同時に窒化シリコンで充てんされる。次いで、エピタキシャル成長シリコン層２２が、前層１９上に形成され得る。弱める穴／トレンチ２６の直径または幅は、好ましくは１μ未満であるが、十分に小さいために、第１空洞３の形成用の埋められた酸化物層１８のエッチングが、弱まる穴／トレンチ２６が層１８内に含む窒化シリコンの完全なエッチングとこれによって弱められる膜内の少なくとも部分的なエッチングまたはオーバーエッチング２７とをもたらす。弱まる穴／トレンチ２６は、連絡穴１１のかなり近くに配置されることが好ましく、この連絡穴１１は、フィレット２１のエッチングと弱める穴／トレンチ２６のエッチングと窒化物によるその充てんとの後に、図１３の埋められた酸化物層１８内の第１空洞３のエッチングに使用される。
【００４１】
もう１つの代替実施形態では、電子回路１は、この電子回路の敏感な部分をそれぞれが担う複数の基本膜にまたがって分散される。図１４は、この基本膜（描写せず）の支持要素の配置の例を描写する。各基本膜は、図１４では長方形である、対応する第１基本空洞２８に関連し、第１基本空洞２８のすべてが、互いに通じている。図１４には描写されていない第２空洞４は、すべての基本膜に共通する。
【００４２】
図１４では、基本空洞２８は、周辺支持フィレット２９の内側で、固着するフィレット３０によって輪郭を描かれる。周辺フィレット２９は、実質的に正方形であり、固着するフィレット３０は、２つの隣接する第１基本空洞２８の間の連絡を可能にするために、つながらない内部壁を形成する。周辺支持フィレット２９および固着するフィレット３０は、窒化シリコンで充てんされるが、前に説明したフィレット２１と同一の形で形成されることができる。第１基本空洞２８は、前に説明した第１空洞３に似て、連絡穴１１を通して酸化シリコンの犠牲層内に形成されることができる。図１４では、４つの連絡穴１１が、周辺フィレット２９の壁の４つの外向きに突出した凹窩３１内に設けられる。
【００４３】
やはり窒化シリコンから作られるアバットメントピラー３２は、第１空洞の体積の一部を一定に保つために、ある基本空洞２８（図１４では中央部分の）の上の膜を固定するためにオプションで設けられ得る。これによって、固定されない基本膜の変形から生じる圧力変動が、制限され得る。
【００４４】
本発明は、上で説明した特定の実施形態に限定されない。特に、基本膜上での電子回路の分散と弱める溝の形成とを組み合わせることが可能である。後者は、たとえば、周辺フィレット２９または固着するフィレット３０の上に形成されることができる。
【図面の簡単な説明】
【００４５】
【図１】本発明による電子チップの保護原理を示す図である。
【図２】本発明による自己保護型チップを作る方法の特定の実施形態の連続するステップを示す図である。
【図３】本発明による自己保護型チップを作る方法の特定の実施形態の連続するステップを示す図である。
【図４】本発明による自己保護型チップを作る方法の特定の実施形態の連続するステップを示す図である。
【図５】本発明による自己保護型チップを作る方法の特定の実施形態の連続するステップを示す図である。
【図６】本発明によるチップの連絡通路の部分的シーリングの特定の実施形態を示す断面図である。
【図７】本発明によるチップの連絡通路の部分的シーリングの特定の実施形態を示す上面図である。
【図８】本発明による自己保護型チップを作る方法のもう１つの特定の実施形態の連続するステップを示す図である。
【図９】本発明による自己保護型チップを作る方法のもう１つの特定の実施形態の連続するステップを示す図である。
【図１０】本発明による自己保護型チップを作る方法のもう１つの特定の実施形態の連続するステップを示す図である。
【図１１】本発明による自己保護型チップを作る方法のもう１つの特定の実施形態の連続するステップを示す図である。
【図１２】図８乃至１１による方法の代替実施形態を示す図である。
【図１３】図８乃至１１による方法の代替実施形態を示す図である。
【図１４】本発明による電子チップの膜の支持要素の代替実施形態を示す上面図である。
【図１】
2008515179.tif 000003
【図２】
2008515179.tif 000004
【図３】
2008515179.tif 000005
【図４】
2008515179.tif 000006
【図５】
2008515179.tif 000007
【図６】
2008515179.tif 000008
【図７】
2008515179.tif 000009
【図８】
2008515179.tif 000010
【図９】
2008515179.tif 000011
【図１０】
2008515179.tif 000012
【図１１】
2008515179.tif 000013
【図１２】
2008515179.tif 000014
【図１３】
2008515179.tif 000015
【図１４】
2008515179.tif 000016
【国際調査報告】
2008515179.tif 000017
2008515179.tif 000018
2008515179.tif 000019
2008515179.tif 000020