(57)【要約】  試験されるべき半導体デバイスと試験システムの間の電気的相互接続を与えるための集成プローブカードが提供される。集成プローブカードは支持基板に支持された複数本のプローブを有し、複数本のプローブのそれぞれは支持基板から延び出している先端部分を有する。先端部分は試験されるべき半導体デバイスに電気的に接続されるように構成される。集成プローブカードは支持基板と複数本のプロープの先端部分の間に配置された誘電体シートも有し、誘電体シートはプローブが誘電体シートに定められた開口を通して延び出すように配置される。
2008541056.tif 000002
【特許請求の範囲】
【請求項１】
試験されるべき半導体デバイスと試験システムの間の電気的相互接続を与えるための集成プローブカードにおいて、前記集成プローブカードが、
支持基板によって支持され、それぞれが前記支持基板から延び出している先端部分を有し、前記先端部分が検査されるべき半導体デバイスに電気的に接続されるように構成されている、複数本のプローブ、及び
誘電体シートによって定められる開口を通って前記プローブが延び出すように、前記支持基板と前記複数本のプローブの前記先端部分の間に配置された誘電体シート、
を有することを特徴とする集成プローブカード。
【請求項２】
前記複数本のプローブが信号プローブ及び電源プローブを含み、前記集成プローブカードが試験されるべき半導体デバイスに対する試験位置にあるときに、前記電源プローブの少なくとも一部分が、対応する開口に隣接する前記誘電体シートの表面に接触するような寸法に、前記電源プローブが通って延び出す前記開口がつくられることを特徴とする請求項１に記載の集成プローブカード。
【請求項３】
前記複数本のプローブが信号プローブ及び電源プローブを含み、前記集成プローブカードが試験されるべき半導体デバイスに対する試験位置にあるときに、前記信号プローブが、対応する開口に隣接する前記誘電体シートの表面に接触しないような寸法に、前記信号プローブが通って延び出す前記開口がつくられることを特徴とする請求項１に記載の集成プローブカード。
【請求項４】
前記誘電体シート上に配置された導電層をさらに有し、前記導電層は前記開口から隔てられていることを特徴とする請求項１に記載の集成プローブカード。
【請求項５】
前記導電層が前記誘電体シートの、試験されるべき前記半導体デバイスに近接するように構成される側の、表面上に配置されることを特徴とする請求項４に記載の集成プローブカード。
【請求項６】
前記複数本のプローブが信号プローブ及び電源プローブを含み、前記集成プローブカードが試験されるべき半導体デバイスに対する試験位置にあるときに、前記電源プローブの少なくとも一部分が、対応する開口に隣接する前記誘電体シートの表面に接触するような寸法に、前記電源プローブが通って延び出す前記開口がつくられ、前記集成プローブカードが前記試験位置にあるときに、前記信号プローブが、対応する開口に隣接する前記誘電体シートの表面に接触しないような寸法に、前記信号プローブが通って延び出す前記開口がつくられることを特徴とする請求項１に記載の集成プローブカード。
【請求項７】
前記誘電体シート上に配置された導電層をさらに有し、前記集成プローブカードが前記試験位置にあるときに、前記電源プローブの前記部分が前記導電層に接触しないように、前記導電層が前記開口から隔てられていることを特徴とする請求項６に記載の集成プローブカード。
【請求項８】
前記誘電体シートが少なくとも１０の誘電定数を有することを特徴とする請求項１に記載の集成プローブカード。
【請求項９】
前記誘電体シートが少なくとも１００の誘電定数を有することを特徴とする請求項１に記載の集成プローブカード。
【請求項１０】
前記支持基板がスペーストランスフォーマーであることを特徴とする請求項１に記載の集成プローブカード。
【請求項１１】
試験されるべき半導体デバイスと試験システムの間の電気的相互接続を与えるための集成プローブカードにおいて、前記集成プローブカードが、
支持基板によって支持され、それぞれが前記支持基板から延び出している先端部分を有し、前記先端部分が試験されるべき半導体デバイスに電気的に接続されるように構成されている、複数本のプローブ、及び
前記支持基板と前記プローブの前記先端部分の間の前記プローブ上の位置において前記複数本のプローブの少なくとも一部分の側面に結合された誘電体ストリップ、
を有することを特徴とする集成プローブカード。
【請求項１２】
前記複数本のプローブが信号プローブ及び電源プローブを含み、前記誘電体ストリップが前記電源プローブの少なくとも一部分に結合されることを特徴とする請求項１１に記載の集成プローブカード。
【請求項１３】
前記誘電体ストリップが前記複数本のプローブの前記部分に結合するための接着面を有することを特徴とする請求項１１に記載の集成プローブカード。
【請求項１４】
前記誘電体ストリップ上に配置された導電材料をさらに有し、前記導電材料が、前記複数本のプローブの前記部分と接触しない前記誘電体ストリップの表面上に配置されることを特徴とする請求項１１に記載の集成プローブカード。
【請求項１５】
前記導電材料が前記誘電体ストリップの実質的に全長に沿っていることを特徴とする請求項１４に記載の集成プローブカード。
【請求項１６】
前記導電材料が前記誘電体ストリップの、前記プローブとは反対の側の、表面上の一連の金属コンタクトとして与えられ、前記金属コンタクトが対応するプローブに実質的に対向して配置されていることを特徴とする請求項１４に記載の集成プローブカード。
【請求項１７】
複数本の誘電体ストリップを有することを特徴とする請求項１１に記載の集成プローブカード。
【請求項１８】
前記誘電体ストリップが少なくとも１０の誘電定数を有することを特徴とする請求項１１に記載の集成プローブカード。
【請求項１９】
前記誘電体ストリップが少なくとも１００の誘電定数を有することを特徴とする請求項１１に記載の集成プローブカード。
【請求項２０】
前記支持基板がスペーストランスフォーマーであることを特徴とする請求項１１に記載の集成プローブカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体デバイスの試験に用いられるようなプローブカードに関し、さらに詳しくは、電力送配を改善するための誘電体インターフェースを有する改善されたプローブカードに関する。本発明はパッケージ封入品の試験のためのソケットにも適用できる。
【背景技術】
【０００２】
プローブカードは、メモリチップを含む、集積回路デバイスの試験に普通に用いられている。従来のプローブカードのいくつかは、試験下の半導体デバイス上の、通常はパッドまたはバンプの形態の、外部電気コンタクトと接触するように配置された金属プローブのアレイを、一方の面に、有する。プローブの配置はデバイス上のパッドまたはバンプの配置によって規定される。プローブは一般にプローブヘッド内に取り付けられる。プローブの裏面は、例えばスペーストランスフォーマーに接続することができる。スペーストランスフォーマーの一形態は、プローブからの導電路が層を貫通し、層間を通って、スペーストランスフォーマーの裏側から、プローブより広く間隔がとられているコンタクトパッドとして、現れる、多層セラミック構造体である。次いで、コンタクトパッドは試験回路に接続することができるプリント配線を有するプリント回路基板（ＰＣＢ）に、伸縮可能な「ポゴピン」によって接続することができる。ＰＣＢは、その中では導電路の間隔がさらに広げられている、多層構造とすることもできる。
【０００３】
したがって、プローブカード内または集成プローブカード内には、互いに近接して配置され、試験下の半導体デバイス上のパッドに導電路を物理的に接続するという問題により、かなりの程度まで、規定される形状をもつ、多数の導電路がある。この結果、導電路内及び導電路間にかなりのインダクタンスが生じ得る。プローブにおける実効電源電圧（ＶＣＣ−Ｖ接地）はこれらのインダクタンスによりＰＣＢ上の値よりもかなり小さくなり得る。この差（Ｖ降下）があるレベルをこえる（例えば２０％より大きくなる）と、半導体デバイスの試験に支障が生じ得る。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
インダクタンスの影響を軽減するための一解決策は電力送配を減結合することである。これは、例えばＰＣＢ上の電源リード線間及びスペーストランスフォーマーの裏面上の電源リード線間に減結合コンデンサを入れることによって行うことができる。これが図１及び２に示される。一般に、スペーストランスフォーマーのプローブ面上に減結合コンデンサを配置することは、プローブの間隔が密であることから、またプローブカードが試験下の半導体デバイスと合接する際にプローブが自由かつ一様に動けることが望ましいから、実用的ではなかった。
【０００５】
さらに、減結合コンデンサを用いる従来手法では一般に、減結合コンデンサの下流の露出導電体（例えば、スペーストランスフォーマー内の導電体、プローブヘッドから延びる導電プローブ自体、等）に関するインダクタンス問題が考慮されていない。したがって、集成プローブカードに関係する望ましくないインダクタンスを低減するための改善された装置及び方法を提供することが望ましいであろう。
【課題を解決するための手段】
【０００６】
本発明の例示的実施形態にしたがえば、試験されるべき半導体デバイスと試験システムの間の電気的相互接続を与えるための集成プローブカードが提供される。集成プローブカードは支持基板に支持される複数本のプローブを有し、複数本のプローブのそれぞれは支持基板から延び出している先端部分を有する。先端部分は試験されるべき半導体デバイスに電気的に接続されるように構成される。集成プローブカードは誘電体シートも有し、誘電体シートは、複数本のプローブのそれぞれが誘電体シートで定められた開口を通して延び出すように、支持基板と複数本のプローブの先端部分の間に配置される。
【０００７】
本発明の別の例示的実施形態にしたがえば、試験されるべき半導体デバイスと試験システムの間の電気的相互接続を与えるための別の集成プローブカードが提供される。集成プローブカードは支持基板に支持される複数本のプローブを有し、複数本のプローブのそれぞれは支持基板から延び出している先端部分を有する。先端部分は試験されるべき半導体デバイスに電気的に接続されるように構成される。集成プローブカードは、支持基板とプローブの先端部分の間のプローブ上の位置において複数本のプローブの少なくとも一部分の側面に結合された誘電体ストリップも有する。
【０００８】
本発明の基本態様は多くの形態で組み合せることができる。様々な構成の好ましい態様は相互に組み合せて、あるいは単独で、用いることができる。様々な特徴が従来技術に優るいくつかの利点を提供する。それらの利点は本明細書に説明されるであろうし、説明及び図面を精査した当業者には理解されるであろう。
【発明を実施するための最良の形態】
【０００９】
本発明の説明の目的のため、現在好ましい本発明の形態が図面に示されている。しかし、本発明が図示される精確な構成及び構成手段に限定されないことは当然である。
【００１０】
本明細書に用いられるように、術語「プローブ」、「プローブピン」及び「プローブ素子」は試験されるべき半導体デバイスと接触するように構成されたコンタクト素子を指す。例示的なプローブには、ワイアボンドコンタクト素子、ピックアンドプレース型コンタクト素子、重ねメッキコンタクト素子及び、試験されるべき半導体デバイスと（例えば半導体デバイス上のコンタクトパッド等を介して）接触するように構成された、その他の多くのコンタクト素子構造のいずれかがある。プローブはモノリシック構成とすることができ、メッキコーティング（例えばプローブの全体または一部を覆う金コーティング）を施すことができ、あるいは複数の材料またはコンポーネントからなる構成（例えば、積層構成、取付チップ構造を有する構成、等）とすることができる。
【００１１】
本明細書で用いられるように、術語「支持基板」は、検査されるべき半導体デバイスに向かって延び出し、半導体デバイスに接触するように構成されたプローブを支持するように構成された多くの構造体の内のいずれかを指す。例えば、支持基板は、多層セラミック基板、ポリイミド樹脂基板またはその他の多くのタイプの基板のいずれかとすることができる。例えば、支持基板はスペーストランスフォーマーとすることができる。
【００１２】
様々な図面において同様の参照数字が同様の要素を識別している図面を参照すれば、全体として参照数字１０で示される、本発明にしたがう集成プローブカードまたはプローブカードの一実施形態が図３〜５に示されている。例示的集成プローブカード１０は、電源１２，プリント回路基板（ＰＣＢ）１４，スペーストランスフォーマー（ＳＴ）１６及びプローブヘッド１８を有する。ＰＣＢ１４はポゴピン２０のアレイでスペーストランスフォーマー１６に接続することができる。
【００１３】
プローブヘッド１８は、集成プローブカード１０の使用において、試験されるべき集積回路（ＩＣ）デバイス２４上の外部パッド、バンプまたはその他の電気コンタクトと合接することが目的とされている多数のプローブピンを有する。本発明は、ウエハ上の（すなわちウエハから単一チップに分割される前の）集積回路デバイス及び単一チップに分割された後の集積回路デバイス（例えばパッケージ封入集積回路デバイス）を含むがこれらには限定されない、多くの形態の集積回路デバイスの試験に適用できると考えられる。プローブピンには（試験下のデバイス２４に電力を供給する回路によって用いられる接地プローブピンを含む）電源プローブピン２２及び信号プローブピン２３がある。プローブピン２２，２３は、垂直方向におけるある程度のフレキシビリティを与えるためにややＳ字形に曲げることができる。集成プローブカード１０がデバイス２４と合接させられると、プローブピン２２，２３は弾力的に曲がり、その結果デバイス２４のパッドに接触力が印加されることになり、同時に同一平面性からの若干のずれ（例えばデバイス２４，集成プローブカード１０，試験されるべきデバイス上のコンタクト位置等に関する同一平面性からのずれ）を受け入れるための垂直方向変位を与える。プローブピン２２，２３が曲がったときの相互接触を回避するために、プローブピン２２，２３は同じ形状を有し、同じ方位で設けられる。
【００１４】
図３に示される集成プローブカード１０において、電源１２からの活電源リード線２６及び接地電源リード線２８がＰＣＢ１４内の活電源プリント配線３０及び接地電源プリント配線３２に接続される。ＰＣＢ１４は信号プリント配線３４も有する。上で論じたように、プリント配線の配置は電源プリント配線間にかなりのインダクタンス３６を発生させ得る（図５を見よ）。インダクタンスを補償するため、減結合コンデンサ３８（図３及び５を見よ）がＰＣＢ１４上の活電源プリント配線３０と接地電源プリント配線３２の間に設けられる。減結合コンデンサ３８は、インダクタンス３６の影響の軽減及び試験下のデバイス２４への低速過渡電力供給の改善に役立つ。本明細書に説明されるように、術語「低速過渡」は、何らかの電圧補正が望まれる場合に、電源をフィードバックループによって補正できる、プローブカードにおける負荷変化を指す。「低速」と見なされる時間長は、電源フィードバックループ帯域幅に依存して、システム毎に異なり得る。しかし、一般に、約１マイクロ秒の時間フレームにかけて生じる負荷変化は低速過渡と見なされ、１ナノ秒の時間フレームにかけて生じる負荷変化は高速過渡と現在見なされる。
【００１５】
図示される実施形態において、プリント配線３０，３２，３４はポゴピン２０に電気的に接続され、ポゴピン２０はスペーストランスフォーマー１６に電気的に接続される。ポゴピン２０も、相互に近接しているから、インダクタンス４０（図５を見よ）を生じ得る。
【００１６】
例示的スペーストランスフォーマー１６は層４４と層を貫通するバイア４６の間の配線４２で形成される導電路を有する、多層セラミック構造体として図示される。導電路４２，４６はポゴピン２０をプローブピン２２，２３に接続するためにはたらく。ポゴピン２０は一般にプローブピン２２，２３より間隔が広く、異なるパターンまたは配置とすることができる。さらに、例えば試験下のデバイス２４がいくつかの独立な集積回路を有するウエハである場合には、いくつかの電源プローブピン２２があり得る。したがって、スペーストランスフォーマー１６内の導電路４２，４６はいくつかの電源プローブピン２２を単一の対の電力ポゴピン２０に接続することになり得る。この結果、スペーストランスフォーマー１６の内部構成は、例えば、若干複雑になり、スペーストランスフォーマー内のインダクタンス４８が重要になり得る。
【００１７】
減結合コンデンサ５０はスペーストランスフォーマー１６のＰＣＢ１４側の面上に設けられる。これらのコンデンサはポゴピン２０及びスペーストランスフォーマー１６におけるインダクタンスをある程度補償し、試験下のデバイス２４への高速過渡電力供給を改善する。しかし、それらの所在場所のため、コンデンサ５０はスペーストランスフォーマー内の導電路４２，４６によって生じるインダクタンスを十分に補償することができない。
【００１８】
電源プローブピン２２もインダクタンス５２を有し、コンデンサ５０はこのインダタンスを有効に補償できない。プローブピンも静電容量を有するが、これらの静電容量は一般にインダクタンス５２を補償するほど十分に大きくはない。上述した静電容量を扱うため、プローブピン２２，２３がそれを通って延び出す孔／開口を定めるテンプレート５４が集成プローブカード１０に備えられる。図４に示されるように、テンプレート５４は誘電定数が高い材料のシートからなる。例示的材料には、例えば、酸化ニオブ、ポリイミド液晶ポリマ、チタン酸バリウム族の１つ（例えば誘電定数がほぼ３００のＢａＳｒＴｉＯ３）、（誘電定数が２５００より大きい）ＰｂＬａＺｒＴｉＯ３のようなセラミック、等がある。厚さは所望のレベルの静電容量をあたえるように調節されるであろうが、プローブ高をこえるべきではなく、プローブの動作（例えば接触中の曲がり）を妨害するべきではない。
【００１９】
図４に示されるように、テンプレート５４は電源プローブピン２２のための孔５６及び信号プローブピン２３のための孔５８を定める。電源プローブピン２２のための孔５６は、電源プローブピンに荷重がかかっていないときはプローブピンが拘束されずにいられるに十分に大きく、ただし集成プローブカード１０が試験下のデバイス２４に合接しているときには電源プローブピンの横振れ（湾曲）による孔５６の側面へのピンの接触が生じるであろうように十分に小さいことが好ましい。信号プローブピン２３のための孔５８は、荷重がかかっているときでも信号プローブピンが孔５８の縁に接触しないように、孔５６より大きく形成されることが好ましい。テンプレート５４の高誘電率材料が電源プローブピン２２間にかなりの静電容量を確立し、より大きな孔５８は信号プローブピン２３を隔離し、よって電源プローブピン２２と信号プローブピン２３の間の望ましくない容量結合を防止する空隙を提供する。テンプレートは、テンプレート配置位置までのインダクタンスの影響を軽減するために、可能な限りプローブ先端近くに配置されることが好ましい。プローブ先端に対するテンプレートの位置に影響し得る要因には、（１）プローブ先端の同一平面性及び（２）プローブに損傷を生じさせ得るであろう屑の蓄積がある。プローブはほぼ同じ方向に、ほぼ同じ量で、横に曲がるであろうから、誘電体テンプレートも同じ量だけ移動し得る。プローブの同一平面性にずれがある場合、誘電体テンプレートは、おそらく、プローブ長に沿うテンプレートの位置に依存して、不等なプローブの曲がりのいくらかを吸収または阻止できる。
【００２０】
図４に示される実施形態において、テンプレート５４は孔５６，５８を囲む環状無膜領域６２を除いて一面を覆う金属膜層６０を有する。金属（例えば、Ｃｕ，Ａｕ，ニッケル、これらの合金、等）膜層６０は試験されるべき半導体デバイスに隣接するように構成されたテンプレート５４の面上に配されることが好ましい。金属膜層は、例えばメッキプロセスによって施すことができ、この場合、環状無膜領域はそのようなメッキプロセスの後にエッチングで除去することができ、あるいはメッキプロセス中にマスクしておくことができる。電源プローブピン２２のための孔５６を囲む環状無膜領域６２は、電源プローブピン２２と金属膜６０の間に、既知で制御可能な静電容量をもつコンデンサを定める。金属膜６０は異なる電源プローブピン２２を囲む環状無膜領域６２によって形成されるコンデンサを電気的に接続し、よって電源プローブピン間に制御可能な静電容量を与える。信号プローブピン２３のための孔５８を含む、孔を囲む環状無膜領域６２はプローブピンと金属膜６０の間の電気的接触の防止にも役立つ。
【００２１】
金属材料は、全面層とは別の構成で、テンプレートの面の一部に施し得るとも考えられる。例えば、所望の電気的（例えば、容量性、誘導性、等）効果に依存して、テンプレート上のストリップとして、テンプレート上の特定の領域に、またはその他の形態で、金属材料を選択的に施すことができる。
【００２２】
プローブピン２２の先端近くの、テンプレート５４の位置によって、スペーストランスフォーマー１６のインダクタンスだけでなく、プローブピン２２自体のインダクタンスも、高レベルの減結合が可能になり、試験下のデバイス２４への非常に高速な過渡電力供給が改善される。
【００２３】
例示的実施形態に関して本発明を本明細書に既述及び図示した。本発明の精神及び範囲を逸脱しない、上述及びその他の様々な変更、省略及び付加が例示的実施形態になされ得ることが当業者には当然である。
【００２４】
例えば、スペーストランスフォーマー１６を用いる実施形態を説明したが、試験されるデバイス２４上のコンタクトパッドの間隔が十分に広ければ、例えばパッケージ封入されているかまたは部分的にパッケージ封入されたＩＣデバイスのための試験ソケットの場合には、スペーストランスフォーマーを省略することができる。また、ポゴピン２０を用いる実施形態を説明したが、中継子のような、別の形態の相互接続を代りに用いることができる。
【００２５】
当業者には、電源プリント配線３０，３２及び信号プリント配線３４及び配線４２の実際のパターンが図３に象徴的に示されているパターンより一般にかなり複雑であることは当然であろう。
【００２６】
図４において環状無膜領域６２は実質的に一様であるように示されているが、環状無膜領域６２は変えることができるであろう。例えば、異なる孔６２を囲む環状無膜領域６２は、異なる電源プローブピン２２に対して異なる静電容量を与えるために、異なる幅をもつことができるであろう。例えば、プローブピン２２，２３の曲がる方向が既知であれば、静電容量は使用時に電源プローブピン２２の曲がりが向かう側の環状無膜領域６２の幅によってほとんど決定されるから、環状無膜領域６２が一様である必要はない。したがって、環状無膜領域６２の金属膜縁の残り部分の位置は主に製造上の都合がよいように設定することができる。また、誘電体テンプレート５４の孔５６，５８あるいは金属膜６０の無膜領域も、孔がドリル加工以外のプロセスで形成される場合は特に、円形である必要もない。
【００２７】
図４において誘電体テンプレート５４は孔５４及び５６の矩形アレイ配置で示されているが、孔５４及び５６は、特定のプローブカード１０上のプローブピン２２，２３の配置に依存する、異なるパターンで配置することができ、さらにプローブピン２２，２３の配置は試験下のデバイス２４上のコンタクトパッドの配置に依存し得る。
【００２８】
信号プローブピン２３のそれぞれに対して個別に孔５８を設ける必要はないことは容易に明らかなはずである。代りに、テンプレートに複数本の信号ピンが通過する拡大された開口を形成することが望ましい場合があり得る。
【００２９】
本発明の誘電体テンプレートは、図３に示されるように、集成プローブカードのプローブに（例えば、接着剤、熱、圧着またはその他の多く方法のいずれかを用いて）直接に取り付けることができる。あるいは、誘電体プレートはプローブ基板（例えばスペーストランスフォーマー）とプローブ先端の間に配置される別の構造体に取り付けることができる。例えば、そのような構造体はプローブヘッドの下部ダイに取り付けられたポリマフィルム（例えば、ポリイミドフィルム、金属コンデンサパターンが定められたＬＣＰ）とすることができる。
【００３０】
本発明の別の例示的実施形態にしたがえば、図３〜４のような誘電体テンプレートは用いられない。代りに、誘電体材料のストリップをプローブの行または列に直接に施すことができる。例えば、そのようなストリップは、（例えば、テープストリップの施工と同様の）接着剤を用い、熱等の適用によって、プローブに施すことができる。図６Ａ〜６Ｂはそのような構成の例示的実施形態を示す。
【００３１】
図６Ａは、プローブ基板６０（例えば、スペーストランスフォーマー、ＰＣＢ、等）及びプローブ基板６０から延び出す複数本のプローブ６２（プローブは、正方形、矩形または円形を含む、多くの断面を有することができる）を有する集成プローブカードの一部分の側面図である。プローブ６０の一部分にかけて誘電体ストリップ６４が施される。例えば、誘電体ストリップ６４は、信号プローブが誘電体ストリップ６４に接触しないように、（接地プローブを含む）電源プローブだけにかけて施すことができる。図６Ａに示される本発明の例示的実施形態において、金属コンタクト６６がプローブ６２の反対側の誘電体ストリップ６４の表面に施される（または表面の一部として一体化される）（すなわち、この実施形態においては金属コンタクトがプローブに接触しないようにされているが、本発明の別の実施形態においては金属コンタクトがプローブに接触できる）。これは、図６Ａの構造の一部分の（簡明さのためにプローブ基板６０及び他のプローブが省略されている）上面図である、図６Ｂにおいてさらに明白になる。本発明のいくつかの実施形態において、金属材料は、図示されるような断片コンタクト６６とは対照的に、誘電体ストリップの表面に沿う長さの連続膜として配置することができる。
【００３２】
与えられた集成プローブカードの望ましい設計で指定され得るように、集成プローブカードには図６Ａ〜６Ｂに示されるような誘電体ストリップを多数含めることができる。
【００３３】
本明細書に説明した誘電体テンプレートは、また図６Ａ〜６Ｂに関して説明した誘電体ストリップも、少なくとも１０，好ましくは少なくとも１００の、適する誘電定数を有する。
【００３４】
本発明は本発明の精神または基本属性を逸脱しない別の特定の形態で具現化することができ、したがって、上述の明細ではなく、添付される特許請求の範囲が、本発明の範囲を示すものとして、参照されるべきである。
【図面の簡単な説明】
【００３５】
【図１】従来の集成プローブカードの略図である
【図２】従来の集成プローブカードの電力フロー図である
【図３】本発明の一例示的実施形態にしたがう集成プローブカードの一部分の略図である
【図４】図３に示される集成プローブカードのテンプレート形成部の平面図である
【図５】図３に示される集成プローブカードの動作態様を示す簡略な回路図である
【図６Ａ】本発明の一例示的実施形態にしたがう集成プローブカードの一部分の側面図である
【図６Ｂ】図６Ａの構造の一部分の上面図である
【符号の説明】
【００３６】
１０    集成プローブカード
１２    電源
１４    プリント回路基板（ＰＣＢ）
１６    スペーストランスフォーマー（ＳＴ）
１８    プローブヘッド
２０    ポゴピン
２２    電源プローブピン
２３    信号プローブピン
２４    集積回路（ＩＣ）デバイス
２６    活電源リード線
２８    接地リード線
３０    活電源プリント配線
３２    接地プリント配線
３４    信号プリント配線
３８    減結合コンデンサ
４２    配線
４４    層
４６    バイア
５０    コンデンサ
５４    テンプレート
【図１】
2008541056.tif 000003
【図２】
2008541056.tif 000004
【図３】
2008541056.tif 000005
【図４】
2008541056.tif 000006
【図５】
2008541056.tif 000007
【図６Ａ】
2008541056.tif 000008
【図６Ｂ】
2008541056.tif 000009
【国際調査報告】
2008541056.tif 000010
2008541056.tif 000011