(57)【要約】  ベースバンドＩＣ受信機のためのＣＯＲＤＩＣ角度計算機（３６）は、入力スケーリング手段（３８）と共に、ＣＯＲＤＩＣアルゴリズム計算プロセッサ（３７）を備える。入力スケーリング手段は、入力データを受け取り、その入力データをスケーリングし、それをＣＯＲＤＩＣプロセッサに与える。出力スケーリング手段（６２）は、ＣＯＲＤＩＣプロセッサから出力データを受け取り、その出力データを再スケーリングし、計算された角度を与える。典型的な実施形態では、入力スケーリング手段は、信号圧縮のために入力データをシフトし、入力データのシフトに対応するシフト信号を与える手段を備えており、出力スケーリングはシフト信号に応答する。【選択図】  図３
2008543119.tif 000002
【特許請求の範囲】
【請求項１】
ベースバンドＩＣ受信機のためのＣＯＲＤＩＣ角度計算機であって、
入力初期化機能（４４）と、
π／２よりも大きな角度データに作用するアングル・アキュムレーション初期化機能（４６）と、
前記入力初期化機能及び前記アングル・アキュムレーション初期化機能からのデータを受け取り、ＣＯＲＤＩＣアルゴリズムを計算する計算手段（３７）と、
入力データを受け取り、前記入力データをスケーリングし、前記入力データを前記入力初期化機能に与える入力スケーリング手段（３８）と、
前記計算手段からの出力データを受け取り、前記出力データを再スケーリングし、偏角と計算された角度を与える出力スケーリング手段（６２）と、
を備えるＣＯＲＤＩＣ角度計算機。
【請求項２】
前記入力スケーリング手段は、信号圧縮のために前記入力データをシフトし、前記入力データのシフトに対応するシフト信号（４２）を与える手段を備え、
前記出力スケーリング手段は、前記シフト信号に応答する請求項１記載のＣＯＲＤＩＣ角度計算機。
【請求項３】
前記計算手段は、
前記入力初期化機能からの１２ビット入力Ｘ０、及び、第１のレジスタ（５０）に格納されたプライア・インクリメント・データを受け取る１６ビット加算器（４８）と、
前記入力初期化機能からＹ０入力を受け取り、サイン出力に基づいたサインセットで前記データをｎビット（ｎ＝０，１，・・・１１）だけ右シフトさせるシフトレジスタ（５２）と、
前記入力初期化機能からの１６ビットＹ０入力、及び、第２のレジスタ（５８）からのプライア・インクリメント・データを受け取る第２の１６ビット加算器（５６）と、
前記入力初期化機能からＸ０入力を受け取り、サイン出力に基づいたそのサインセットで前記第２の加算器への入力のためにｎビット右シフトする第２のシフトレジスタ（６０）と、を備え、
前記第２の加算器の前記出力は、前記サイン出力であり、前記第１のシフトレジスタの出力に関する前記サインは、（−１）ｓｉｇｎであり、前記第２のシフトレジスタの出力に関する前記サインは、−（−１）ｓｉｇｎであり、更に、
前記入力スケーリングからの前記シフトビット出力を用いて前記第１の加算器の出力を再スケーリングする第３のシフトレジスタ（６２）と、
前記アングル・アキュムレーション初期化機能からの入力、第２のプライア・サンプルレジスタ（６６）からのプライア・サンプル、及び、符号なしのＣＯＲＤＩＣルックアップテーブル（６８）からの新規の入力を受け取るアングル・アキュムレータ（６４）と、を備え、
前記アングル・アキュムレータへ入力された前記テーブルの前記サインは、前記サインを−（−１）ｓｉｇｎとして決定された前記第２の加算器からの前記サイン出力に基づいて決定され、更に、
前記アングル・アキュムレータからの前記出力を丸め演算及び飽和演算し、キャリアリカバリ及び初期信号回転において用いるための補正角として出力を与える手段を備える請求項１記載のＣＯＲＤＩＣ角度計算機。
【請求項４】
前記入力初期化機能は、
Ｉが０より小さくないか否かを判定する判定手段（１００）と、
前記判定する手段の肯定の結果に応答し、Ｚ０＝０、Ｘ０＝１、及びＹ０＝Ｑを与える出力手段（１０２）と、
前記判定手段の否定の結果に応答し、Ｑが０以下であるか否かを判定する第２の判定手段（１０４）と、
前記第２の判定手段の肯定の結果に応答し、Ｚ０を１ビット左シフトされたπ／２として定義されたｉｔｅｍ０とし、Ｘ０＝−Ｑ、及びＹ０＝１を与える第２の出力手段（１０６）と、
前記第２の判定手段の否定の結果に応答し、Ｚ０を１ビット左シフトされた−π／２とし、Ｘ０＝Ｑ、及びＹ０＝−１を与える第３の出力手段（１０８）と、
を備える請求項３記載のＣＯＲＤＩＣ角度計算機。
【請求項５】
前記アングル・アキュムレーション初期化機能は、
回転角度θを入力する手段（３００）と、
前記角度が１ビット左シフトされたｉｔｅｍ０よりも大きいか否かを判定する判定手段（３０２）と、
前記判定手段（３０２）からの肯定の結果に応答して、Ｚ０入力を前記入力された角度θから１ビット左シフトされたｉｔｅｍ０を引いたものとして与え、フラグを１にセットする手段（３０４）と、
前記入力された角度が１ビット左シフトされた−ｉｔｅｍ０よりも小さいか否かを判定する第２の判定手段（３０６）と、
前記第２の判定手段（３０６）からの肯定の結果に応答して、Ｚ０入力を前記入力された角度に１ビット左シフトされたｉｔｅｍ０を加えたものとして与え、フラグを−１にセットする手段（３０８）と、
前記第２の判定手段からの否定の結果に応答して、前記入力された角度θと等しくされたＺ０入力を与え、フラグを０にセットする手段（３１０）と、
を備える請求項３記載のＣＯＲＤＩＣ角度計算機。
【請求項６】
平均検出器（７４）を更に備える請求項１記載のＣＯＲＤＩＣ角度計算機。
【請求項７】
前記平均検出器は、αフィルタレジスタ（９８）を含む請求項６記載のＣＯＲＤＩＣ角度計算機。
【請求項８】
ベースバンドＩＣ受信機のためのＣＯＲＤＩＣロテータであって、
ＣＯＲＤＩＣアルゴリズムを計算する計算手段（３７）と、
入力データを受け取り、前記入力データをスケーリングし、前記入力データを前記計算手段に与える入力スケーリング手段（３８）と、
前記計算手段からの出力データを受け取り、前記出力データを再スケーリングし、計算された角度を与える出力スケーリング手段（６２）と、
を備えるＣＯＲＤＩＣ角度計算機。
【請求項９】
前記計算手段は、
前記入力スケーリング手段からの１２ビット入力Ｘ０、及び、第１のレジスタ（８４）に格納されたプライア・インクリメント・データを受け取る１６ビット加算器（８２）であって、前記入力スケーリング手段はシフトビット出力を与えるものと、
Ｙ０入力を受け取り、サイン出力に基づいたサインセットで前記データをｎビット（ｎ＝０，１，・・・１１）だけ右シフトさせる第１のシフトレジスタ（８６）と、
前記入力スケーリング手段からの１２ビットＹ０入力、及び、第２のレジスタ（９２）からのプライア・インクリメント・データを受け取る第２の１６ビット加算器（９０）と、
前記Ｘ０を受け取り、サイン出力に基づいたサインセットで前記第２の加算器への入力のためにｎビット右シフトする第２のシフトレジスタ（９６）と、
前記第１のシフトレジスタの出力に関する前記サインを−（−１）ｓｉｇｎとして決定し、前記第２のシフトレジスタの出力に関する前記サインを（−１）ｓｉｇｎとして決定するサイン手段（８８）と、を備え、
前記第１の加算器の前記出力及び前記第２の加算器の前記出力は、前記入力スケーリング手段からの前記シフトビット出力を用いて前記出力スケーリング手段において再スケーリングされ、
前記再スケーリング手段へのフラグ入力（９９）は、アングル・アキュムレーション初期化機能からの出力であるアングル・アキュムレータ初期化値に基づいており、前記フラグは、前記入力角度がπ／２よりも大きいときは１に等しく、前記入力角度が−π／２よりも小さいときは−１に等しく、それ以外のときは０に等しくされ、データ通信のために前記再スケーリング手段からのデータ出力は再スケーリングされ、
前記サイン手段の計算は、ローテーション・アングル・レジスタからの入力θ、アングル・アキュムレータ・初期化手段（９７）からアングル・アキュムレータ（９５）への第２の入力、第２のレジスタ（９３）に格納されたプライア・サンプル、及び、符号無しのＣＯＲＤＩＣルックアップテーブル（６１）からの新しい入力に基づいて達成され、
前記アングル・アキュムレータからの前記サイン出力は、更に、−（−１）ｓｉｇｎとして決定されたサインで前記アングル・アキュムレータへの前記テーブル入力の前記サインを決定する、請求項８記載のＣＯＲＤＩＣ角度計算機。
【請求項１０】
前記アングル・アキュムレータ初期化手段は、
前記回転角度θが１ビット左シフトされたｉｔｅｍ０よりも大きいか否かを判定する第１の判定手段と、
前記第１の判定手段からの肯定の結果に基づいて、前記入力角度θから１ビット左シフトされたｉｔｅｍ０を引いたものとして結果であるＺ０入力を与え、フラグを１にセットする手段と、
前記入力角度が１ビット左シフトされた−ｉｔｅｍ０よりも小さいか否かを判定する第２の判定手段と、
前記第２の判定手段からの肯定の結果に応答して、前記入力角度に１ビット左シフトされたｉｔｅｍ０を加えたものとして、Ｚ０入力を与え、フラグを−１にセットする第２の手段と、
前記第２の判定手段からの否定の結果に応答して、前記入力角度θとしてＺ０入力を与え、フラグを０にセットする第３の手段と、
を備える請求項９記載のＣＯＲＤＩＣ角度計算機。
【請求項１１】
信号復調器における周波数オフセット判定のために回転角度を計算する方法であって、
信号圧縮のために入力データをシフトすることにより前記入力データをスケーリングし、入力データシフトに対応するシフト信号を与えるステップと、
ＣＯＲＤＩＣアルゴリズムを計算するステップであって、
入力初期化機能、及び、π／２よりも大きな角度データに作用するアングル・アキュムレーション初期化機能を与える工程と、
１６ビット加算器において、前記入力初期化機能からの１２ビット入力Ｘ０、及び、第１のレジスタに格納されたプライア・インクリメント・データを受け取る工程と、
シフトレジスタにおいて、前記入力初期化機能からＹ０入力を受け取り、サイン出力に基づいたサインセットで前記データをｎビット（ｎ＝０，１，・・・１１）だけ右シフトさせる工程と、
第２の１６ビット加算器において、前記入力初期化機能からの１２ビットＹ０入力、及び、第２のレジスタからのプライア・インクリメント・データを受け取る工程と、
第２のシフトレジスタにおいて、前記入力初期化機能からＸ０入力を受け取り、サイン出力に基づいたそのサインセットで前記第２の加算器への入力のためにｎビット右シフトする工程と、を有し、
前記第２の加算器の前記出力は、前記サイン出力であり、前記第１のシフトレジスタの出力に関する前記サインは、（−１）ｓｉｇｎであり、前記第２のシフトレジスタの出力に関する前記サインは、−（−１）ｓｉｇｎであり、更に、
第３のシフトレジスタにおいて、前記入力スケーリングからの前記シフトビット出力を用いて前記第１の加算器の出力を再スケーリングする工程と、
アングル・アキュムレータにおいて、前記アングル・アキュムレーション初期化機能からの入力、第２のプライア・サンプルレジスタからのプライア・サンプル、及び、符号なしのＣＯＲＤＩＣルックアップテーブルからの新規の入力を受け取る工程と、を有し、
前記アングル・アキュムレータへの前記テーブル入力のサインは、前記サインを−（−１）ｓｉｇｎとして決定された前記第２の加算器からの前記サイン出力に基づいて決定され、更に、
前記アングル・アキュムレータからの前記出力を丸め演算及び飽和演算し、キャリアリカバリ及び初期信号回転において用いるために補正角として出力を与える工程を経ることによって、前記ＣＯＲＤＩＣアルゴリズムを計算する前記ステップと、
前記計算されたＣＯＲＤＩＣアルゴリズムからの出力データを受け取り、前記出力データを再スケーリングし、計算された角度を与えるステップと、
を含む方法。
【請求項１２】
前記入力初期化機能は、
Ｉが０より小さくないか否かを判定する第１の判定ステップと、
前記第１の判定ステップの肯定の結果に応答し、Ｚ０＝０、Ｘ０＝１、及びＹ０＝Ｑとする第１の出力を与えるステップと、
前記第１の判定ステップの否定の結果に応答し、Ｑが０以下であるか否かを判定する第２の判定ステップと、
前記第２の判定ステップの肯定の結果に応答し、Ｚ０を１ビット左シフトされたπ／２として定義されたｉｔｅｍ０とし、Ｘ０＝−Ｑ、及びＹ０＝１とする第２の出力を与えるステップと、
前記第２の判定ステップの否定の結果に応答し、Ｚ０を１ビット左シフトされた−π／２とし、Ｘ０＝Ｑ、及びＹ０＝−１とする第３の出力を与えるステップと、
を経ることによって達成される請求項１１記載の方法。
【請求項１３】
前記アングル・アキュムレーション初期化機能は、
回転角度θを入力するステップと、
前記角度が１ビット左シフトされたｉｔｅｍ０よりも大きいか否かを判定する第１の判定ステップと、
前記第１の判定ステップの肯定の結果に応答して、前記入力角度θから１ビット左シフトされたｉｔｅｍ０を引いたものとしてＺ０入力を与え、フラグを１にセットするステップと、
前記入力角度が１ビット左シフトされた−ｉｔｅｍ０よりも小さいか否かを判定する第２の判定ステップと、
前記第２の判定ステップの肯定の結果に応答して、前記入力角度に１ビット左シフトされたｉｔｅｍ０を加えたものとしてＺ０入力を与え、フラグを−１にセットするステップと、
前記第２の判定ステップの否定の結果に応答して、前記入力角度θに等しくされたＺ０入力を与え、フラグを０にセットするステップと、
を経ることによって達成される請求項１１記載の方法。
【発明の詳細な説明】
【関連出願の相互参照】
【０００１】
本出願は、同一の発明の名称を有する２００５年１月３１日に出願された米国仮出願第６０／６４８７６２号の利益を主張するものである。
【発明の分野】
【０００２】
本発明は、シグナル復調における周波数オフセット補正の分野に広く関し、特に、回転角計算のための改良型座標回転による計数型計算（ＣＯＲＤＩＣ）に関するものである。
【発明の背景】
【０００３】
パーソナルハンディシステム（ＰＨＳ）などの従来の通信システムは、簡易且つ低コストとなるように構成されている。差動復調は、ベースバンド復調のためにこれらのシステムを設計する際に、その当時の技術的制約に基づいて採用されており、そのため、マルチパスフェージングによって一般的に導入されるインター・シンボル・インターフェレンスに対処する能力を持たない。
【０００４】
従って、これらの従来システムに適合する又はこれらに後付する近代的なベースバンド設計を提供することが望ましい。更には、先進的なＤＳＰアルゴリズムを採用し、コヒーレント復調を実現するために適応等化技術を導入することが望ましい。更に、高度周波数オフセット決定キャパビリティ及び改良型回転角計算を提供することが望ましい。
【０００５】
回転角計算のハードウェア実装の高速化と簡易化を図るために、乗算演算を排除し、シフト演算及び加算演算を用いることが望まれている。
【発明の概要】
【０００６】
ベースバンドＩＣ受信機のためのＣＯＲＤＩＣ角度計算機は、ＣＯＲＤＩＣアルゴリズム計算プロセッサを与える。入力スケーリング手段は、入力データを受け取り、その入力データをスケーリングし、それをＣＯＲＤＩＣプロセッサに与える。出力スケーリング手段は、ＣＯＲＤＩＣプロセッサから出力データを受け取り、その出力データを再スケーリングし、計算された角度を与える。典型的な実施形態では、入力スケーリング手段は、信号圧縮のために入力データをシフトし、入力データのシフトに対応するシフト信号を与える手段を備えており、出力スケーリングは、そのシフト信号に応答的である。
【０００７】
典型的な実施形態において、ＣＯＲＤＩＣ角度計算機は、入力初期化機能と、π／２よりも大きな角度データに作用するアングル・アキュムレーション初期化機能とを備える。１６ビット加算器は、入力初期化機能からの１２ビット入力Ｘ０、及び、第１のレジスタに格納されたプライア・インクリメント・データを受け取る。シフトレジスタは、入力初期化機能からＹ０入力を受け取り、サイン出力に基づいたサインセットでデータをｎビット（ｎ＝０，１，・・・１１）だけ右シフトさせる。第２の１６ビット加算器は、入力初期化機能からの１６ビットＹ０入力、及び、第２のレジスタからのプライア・インクリメント・データを受け取る。第２のシフトレジスタは、入力初期化機能からＸ０入力を受け取り、サイン出力に基づいたそのサインセットで第２の加算器への入力のためにｎビット右シフトする。第２の加算器の出力は、サイン出力であり、第１のシフトレジスタの出力に関するサインは、（−１）ｓｉｇｎであり、第２のシフトレジスタの出力に関するサインは、−（−１）ｓｉｇｎである。第３のシフトレジスタは、入力スケーリングからのシフトビット出力を用いて第１の加算器の出力を再スケーリングする。アングル・アキュムレータは、アングル・アキュムレーション初期化機能からの入力、第２のプライア・サンプルレジスタからのプライア・サンプル、及び、符号無しのＣＯＲＤＩＣルックアップテーブルからの新規の入力を受け取る。アングル・アキュムレータへ入力されたテーブルのサインは、−（−１）ｓｉｇｎとして決定されたサインで第２の加算器からのサイン出力に基づいて決定される。アングル・アキュムレータからの出力の丸め演算及び飽和演算が行われ、キャリアリカバリ及び初期信号回転において用いるための補正角として出力を与える。
【０００８】
本発明のこれら及び他の特徴並びに利点は、添付図面を参照した以下の詳細な説明によって更に理解することができる。
【好ましい実施形態の詳細な説明】
【０００９】
本発明を、ＰＨＳ通信システム及び規格（２Ｇレガシィモバイルシステム）を採用した典型的な実施形態に関して説明する。典型的なシステムの完全な説明は、発明の名称が“ＦＡＳＴ  ＣＯＮＶＥＲＧＥＮＣＥ  ＡＤＡＰＴＩＶＥ  ＥＱＵＡＬＩＺＡＴＩＯＮ  ＩＮ  ＰＨＳ  ＢＡＳＥＢＡＮＤ  ＤＥＭＯＤＵＬＡＴＩＯＮ”である同時係属の２００５年６月２２日出願の米国特許出願第６０／６９３４５７号（アトーニー整理番号Ｕ００１  １００１５０Ｐ）に示されており、本明細書にて充分に説明しているが、同出願の開示が参照として本願に取り込まれる。
【００１０】
図１に示すように、本発明を利用する通信復調器データパスは、アナログフロントエンド（ＡＦＥ）セクション１０を備え、このセクション１０は、アナログからデジタルに信号を変換するアナログデジタル変換機１２を有する。受信性能を向上するために、ＡＦＥは、出力増幅器及びアナログデジタル変換機と共にアナログダウンミキサを備え、位相検知の精度を向上させる。
【００１１】
変換されたデジタル信号は、ハードウェアアクセレレータ１４に渡され、更に、符号１６でフィルタ及びデシメート処理され、３ｘシンボルレート、例えば５７６ｋＨｚとなる。この信号は、まず、キャリアリカバリブロック１８に渡され、次いで、ロテータブロック２０に渡され、更に、ストレージレジスタ２２に渡される。ストレージレジスタ２２は、ここに開示する実施形態では、デュアル又はＡ／Ｂレジスタである。キャリアリカバリブロックの機能は、バーストを検知し、受信信号と送信信号の間のキャリア周波数オフセットを推定することである。これにより、それに続くロテータブロックがキャリアオフセットを補償することが可能となる。そしてこのロテートされた信号は、イコライザ２６を有するＤＳＰ２４に渡される。アダプティブ決定指向イコライザは、トレーニングシーケンスがバーストのユニークワード（ＵＷ）である場合に適用される。このため、ＵＷの正確な位置が必要とされる。この情報は、コリレーションブロック２８を通じて取得される。この入力データはＵＷと相関性があり、このため、コリレーション結果のピークが検出された後、バーストにおけるＵＷの場所が判定される。典型的に従来コヒーレント検出として知られるこのプロセスは、ベースバンド変調がＤＱＰＳＫであっても本発明において用いることができる。理論的には、この種のコヒーレント検出は、微分検出よりも３ｄＢ優れた性能を有し得る。
【００１２】
各コヒーレント復調器に関して、キャリアのリカバリは最も重要である。その内容は、後段のステージにおける機能ブロックの性能に影響を与える。最も広く用いられるキャリア周波数リカバリスキームは、自動周波数制御（ＡＦＣ）である。しかしながら、ＰＨＳシステムにおいて、データはバーストモードで送信されるため、ＡＦＣが安定するための応答時間は比較的短く通常は二、三〜数十シンボル以内である。このため、本発明ではオープンループキャリア周波数推定が用いられる。遅いトラッキング回路が、遅い変化のキャリア特性に追従するために適用される。
【００１３】
ＰＳＫ信号のコヒーレント復調において、制限されたオシレータ精度又は移動体により生ずるドップラ効果に起因するキャリア周波数オフセットが、性能の著しい低下をもたらすことがある。ＰＨＳシステムにおいて、システム基地局又はセルステーション（ＣＳ）は、最大±２ｐｐｍまでのオフセットを持つ可能性があり、モバイル又はパーソナルステーション（ＰＳ）は、最大±５ｐｐｍまでのオフセットを持つ可能性がある。そのような復調において周波数オフセットを補償することは、受信性能を向上するのに役立ち、オシレータの厳しい精度要求を解放し、これによりコストが削減される。
【００１４】
本発明を利用するＰＨＳのキャリアリカバリブロックは、２つの基礎的な機能を有している。一つは、ＴＤＤ（Ｔｉｍｅ  Ｄｅｖｉｓｉｏｎ  Ｄｕｐｌｅｘ）バーストを検出することであり、もう一つは、受信信号と送信信号の間のキャリア周波数オフセットを推定することである。この推定されたキャリアオフセットは、ロテータを作動させて受信信号におけるオフセットを補償するために、又は、ＡＦＣを駆動してローカルキャリアジェネレータの周波数を補償するために用いられる。
【００１５】
ＰＨＳのようなＴＤＤシステムにおいて、ＰＳとＣＳの間の同期は、通信リンクを構築する第１のステップとして極めて重要である。システムのパワーがはじめて投入されたとき、何らのタイミングの情報もない。受信エア信号からタイミング情報を探すのは、ＰＳのタスクである。そのため、ＰＳがＣＳからタイミング情報を取得するために、適切なインディケーションを探すことが必要である。ＰＨＳにおいて、制御信号におけるプレアンブル信号（ＰＲ）は、そのようなバースト（又はスロット）を検出するために使用される適切な特性を持っている。
【００１６】
図２に示すように、キャリアリカバリブロック１８は、バースト検出器（ＢＤ）３０及びキャリアオフセット計算機（ＣＯＣ）３２からなる。ＢＤからのバースト検出フラグは、遅延バッファ３４からの信号をＣＯＣに送りキャリアオフセット周波数を得るトリガとなる。得られるオフセットは、回転角度に変換されてロテータ２０に渡され、周波数オフセットは受信信号で補償される。キャリアリカバリブロックは、キャリアリカバリ制御レジスタで制御され、適切なレジスタビットを設定することによりバイパスされる。制御レジスタの実施形態の開示は、発明の名称が“ＴＤＭＡ  Ｃｏｎｔｒｏｌｌｅｒ  Ｆｉｅｌｄ”、アトーニー整理番号がＵ００１  １００１４６Ｐであり、２００６年１月３０日に出願された同時係属中の米国特許出願第６０／７６６５９１号に示されており、本明細書は充分に開示しているが、同出願の内容の開示を参照として取り込む。
【００１７】
本発明は、開示された実施形態の復調システムにおける角度計算のためのＣＯＲＤＩＣアルゴリズム（座標回転デジタルコンピュータ）に利用される。ＣＯＲＤＩＣは、サイン、コサイン、タンジェント、アークタンジェント、ベクトルの大きさなどの多岐に渡る関数についての反復解法である。乗算の代わりにシフト及び加算だけを使用するため、ハードウェア実装の効率性の点で最も知られる。
【００１８】
ＣＯＲＤＩＣアルゴリズムは、一般的な回転変換から得られる。
【数１】
2008543119.tif 000003
【００１９】
もしθがθ＝ａｒｃｔａｎ（１／２ｉ）として定義されるなら、ｔａｎ（θ）の乗算はシフトにされる。任意の角度回転は、一連の基本的な回転を実行することで達成される。角回転方向は、ｄｉにより決定される（ｄｉ＝±１）。一連の回転の等式は、次の通りである。
【数２】
2008543119.tif 000004
【００２０】
ＣＯＲＤＩＣアルゴリズムの精度は、入力データのビット精度及び繰り返し回数の双方に依存する。一般的に、ＣＯＲＤＩＣアルゴリズムは、繰り返し回数又は入力ビット精度が１つ増加したときに、精度の追加ビットを一つ生成することができる。
【００２１】
角度計算機によるａｒｃｔａｎ（Ｉ／Ｑ）は、次の繰り返し式を利用して実現することができる。
ｘｉ+１＝ｘｉ−ｄｉ・ｙｉ・２−ｉ、
ｙｉ+１＝ｙｉ＋ｄｉ・ｘｉ・２−ｉ、及び、
ｚｉ+１＝ｚｉ−ｄｉ・ａｒｃｔａｎ（２−ｉ）
ここで、ｙｉ＞０ならｄｉ＝１、さもなければｄｉ＝-１である。
【００２２】
式の初期値は、ｘ０＝Ｉ、ｙ０＝Ｑ、ｚ０＝０である。そして、ｎ回反復した後、以下の式が成り立つ。
【数３】
2008543119.tif 000005
ここで、
【数４】
2008543119.tif 000006
である。
【００２３】
ここに開示する発明の実施形態では、反復回数はｎ＝１２として選択され、用いられるアークタンジェントテーブルは１２×１６である。テーブルの形式は表１に示す通りであり、ここでπは０×１００００として示される。
【表１】
2008543119.tif 000007
【００２４】
図３に、本発明に係る本実施形態で典型的なＣＯＲＤＩＣアングル計算機３６を示す。ＣＯＲＤＩＣ３７の正確性を最大限にするため、入力データのためのスケーリング機能３８は、入力データをその最大スケールの１２ビットにスケールする。
【００２５】
ＣＯＲＤＩＣアングル計算機は、デシメーションフィルタからＩ及びＱデータを受け取り、入力に関するスケーリング機能を有する。スケーリング機能は、Ｉ及びＱデータをシフトするシフトレジスタ４０を有し、シフトビット出力４２を与え、これは後述のように偏角（ａｍｐｌｉｔｕｄｅ）出力を再スケーリングする際に用いられる。
【００２６】
入力初期化機能４４及び一方のアングル・アキュムレーション初期化機能４６は、π／２よりも大きな角度データに作用するように用いられる。初期化機能は、図４に示すように達成される。入力のＩ及びＱが評価され、ブロック１００において、Ｉが０よりも小さくないのなら、与えられる出力は、ブロック１０２に示すように、Ｚ０＝０、Ｘ０＝１、Ｙ０＝Ｑとなる。もしＩが０よりも小さいのなら、ブロック１０４でＱの値が判定され、Ｑが０以下の場合は、ブロック１０６において、与えられる出力は、Ｚ０はπ／２、又は、１ビット左シフトされた表１の式２＊［０］、Ｘ０＝−Ｑ、Ｙ０＝１として示される。Ｑが０よりも大きい場合は、与えられる出力は、ブロック１０８において、Ｚ０を１ビット左シフトされた−（ｉｔｅｍ０）、Ｘ０＝Ｑ、Ｙ０＝−１として示される。
【００２７】
ＣＯＲＤＩＣアングル計算機３６の物理的な実施形態は、１２ビットの入力Ｘ０及びレジスタ５０に格納されたプライア・インクリメント・データを受け取る１６ビット加算器４８を備える。シフトレジスタ５２は、Ｙ０入力を受け取り、サイン出力５４に基づくサインセットでデータをｎビットだけシフトさせる（ここで、ｎ＝０，１，・・・１１である）。同様に、第２の１６ビット加算器５６は、１２ビット入力Ｙ０及びレジスタ５８からのプライア・インクリメント・データを受け取る。第２のシフトレジスタ６０は、Ｘ０を受け取り、再びサイン出力に基づいたそのサインセットにより、第２の加算器へ入力するためにｎビット右シフトする。第２の加算器の出力であるサインは、第１のシフトレジスタ出力のためのサインを（−１）ｓｉｇｎとして、第２のシフトレジスタ出力のためのサインを−（−１）ｓｉｇｎとして定める。第１の加算器の出力は、入力スケーリングからのシフトビット出力を用いてシフトレジスタ６２において再スケールされる。再スケールされたデータは、後述するように、キャリアリカバリでの更なる使用のために信号振幅の計算のために用いられる。
【００２８】
実際の角度計算は、前述のようにアングル・アキュムレータ初期化に基づいて達成される。アングル・アキュムレータ初期化の出力は、レジスタ６６に格納されたプライア・サンプル及びＣＯＲＤＩＣからの符号無しの新しい入力と共に、アングル・アキュムレータ６４に入力される。アングル・アキュムレータに入力されるテーブルのサインは、前述のように第２の加算器からのサイン出力に基づいて定められ、−（−１）ｓｉｇｎとして決定されたサインを用いる。アングル・アキュムレータからの出力は、丸め及び飽和部７０で処理され、補正角度７２として出力されてキャリアリカバリ及び初期信号回転に用いられる。
【００２９】
バースト検出器３０は、ＴＤＤバーストを検出するために用いられる。ＰＨＳにおいて、制御スロットのＰＲ信号は、検出のための適切なシグネチャを与える。受信されたインバンド信号に関して、
【数５】
2008543119.tif 000008
である。ここで、
【数６】
2008543119.tif 000009
であり、ｇ（ｔ）はレイズドコサインパルス、△ωｃはキャリアオフセット、θ’（ｔ）は受信変調位相、φは送信機と受信機の間の固定位相オフセット、ｎ（ｔ）はホワイトガウスノイズである。送信機変調位相と受信変調位相の間の差を無視できる場合、Ｓｒ（ｔ）の位相信号は、単に以下のようになる。
【数７】
2008543119.tif 000010
【００３０】
一次微分の後、位相差は次の通りになる。
【数８】
2008543119.tif 000011
一次微分された信号は、１／４π＋２πΔｆＴを中心とする周期２Ｔの周期信号であり、位相の値は、［−π／４，３π／４］である。
【００３１】
２次微分の後、位相は次の通りになる。
【数９】
2008543119.tif 000012
２次微分された信号は、０を中心とする周期２Ｔの周期信号である。信号の値は、［−π，π］である。
【００３２】
バースト検出アルゴリズムは、ＰＲのこの特性を利用することで得られる。ウィンドウ長をＭとし、ｓｕｍＰｈａｓｅを以下のようにする。
【数１０】
2008543119.tif 000013
ここで述べる実施形態ではＭ＝１６とする。上の式は、以下のように簡易化することができる。
【数１１】
2008543119.tif 000014
【００３３】
ｓｕｍＰｈａｓｅがバースト検出閾値ＴｈＢよりも小さい場合は、バーストが検出される。典型的な実施形態では、ＴｈＢ＝３＊πである。
【００３４】
図２のバースト検出器は、角度検出器から１６ビット形式で角度θを受け取る。次いで移動平均がバースト検出のために行われる。
【００３５】
図２の平均検出器７４は、ＣＯＲＤＩＣアングル計算機からの偏角出力
【数１２】
2008543119.tif 000015
を利用し、ＡＦＥにおいてプログラマブル・ゲイン・アンプリファイア（ＰＧＡ）を設定し、ＡＤＣ１２（図１参照）に入力される信号が適切な範囲、すなわち、精度が失われる程に小さすぎず、潜在的にクリップが起こり得るように大きすぎない範囲となるようにする。ＰＧＡゲインの設定は特に無線環境で細心の注意が必要となる。
【００３６】
ＣＯＲＤＩＣ角度計算機から得られた偏角は、平均検出を実行するために用いられる。計算されたインスタント偏角値は、アルファフィルタを介して平滑化される（ここでαはレジスタである）。
【数１３】
2008543119.tif 000016
約２０〜３０シンボル（６０〜９０サンプル）の後、平均値は、実際の平均信号に対する良い予測となる。図６に、平均検出器の実施形態のブロック図を示す。
【００３７】
この平均検出は、各バーストにおいてリセットされる。平均検出器への入力は、ＣＯＲＤＩＣアングル計算機の偏角出力７６によって与えられる。
【００３８】
インスタント偏角は角度計算の副産物として計算されるため、平均検出器への入力はＰＲ検出ステージの間も継続する。しかしながら、バースト境界は明確ではないため、有意義な値は生成しない。このため、平均検出器は、バーストサーチの間は作動しない。キャリアリカバリがＢＣＣＨサーチモードに入ったとき、バースト境界は幾分か明確になる。この期間、平均検出器は、各バーストの間の期間についてプロセスを開始するためのトリガとされ、得られる値はそれぞれのＣＳ送信信号強度を示すバーストデータと共にＤＳＰへ送られる。平均検出器はイネーブルされ、各バーストの開始においてリセットされる。あるＣＳが選択された後、それぞれの平均値は再びＰＧＡを設定するために用いられる。
【００３９】
図２のキャリアオフセット計算機３２は、キャリアリカバリのためにＰＨＳで用いられるオープンループキャリアオフセット推定アルゴリズムを用いる。このアルゴリズムは、ＰＨＳシステムにおけるＰＲ信号の特性を利用し、オシレータ及びドロッパシフトによって導入されたキャリアオフセットを直接推定する。
【００４０】
変調の後、送信信号は、
【数１４】
2008543119.tif 000017
として示される。ここで、ｇｒ（ｔ）はルートスクエアレイズドコサイン形成フィルタで、ωｃは半径範囲のキャリア周波数で、Ｔはシンボル時間期間である。θ（ｔ）は変調位相である。ＰＨＳにおけるπ／４−シフトＤＱＰＳＫ復調では、θ（ｔ）＝θ（ｔ−Ｔ）＋Δθ（ｔ）であり、表２に、送信シンボル（ａｋ，ｂｋ）とΔθ（ｋ）の間の関係を示す。
【表２】
2008543119.tif 000018
【００４１】
受信機側では、ルートスクエアレイズドコサインマッチドフィルタが用いられ、このためベースバンド復調信号は、
【数１５】
2008543119.tif 000019
で示される。ここで、
【数１６】
2008543119.tif 000020
であり、ｇ（ｔ）はレイズドコサインパルスであり、Δωｃ＝２πΔｆｃはキャリアオフセットであり、θ’（ｔ）は受信変調位相、φは送信機及び受信機の間の固定位相オフセット、ｎ（ｔ）はホワイトガウシアンノイズである。
【００４２】
ここで、ｓｒ＊（ｔ）をｓｒ（ｔ）の共役とし、
【数１７】
2008543119.tif 000021
とすると、
【数１８】
2008543119.tif 000022
のときに、
【数１９】
2008543119.tif 000023
となる。そして、
【数２０】
2008543119.tif 000024
はノイズタームで、一般性を失うことなく無視することができる。
【００４３】
ＰＨＳにおいて、ＰＲは、“１００１”のビットストリームパターンの周期信号であり、θ（ｔ）―θ（ｔ−２Ｔ）＝−２πとなる。
【数２１】
2008543119.tif 000025
及び
【数２２】
2008543119.tif 000026
とする。ここで、ｘＩ（ｔ）、ｘＱ（ｔ）はそれぞれ、ｘ（ｔ）の同相部分及び直角位相部分である。
【００４４】
ｘＩ（ｔ）及びｘＱ（ｔ）がＮシンボルに対して蓄積される場合（Ｎはサーチウィンドウ）、
【数２３】
2008543119.tif 000027
となる。偏角は、
【数２４】
2008543119.tif 000028
として定義される。ここで、ｋ＝０，１，・・・ｍ−１、０≦ｔ０≦Ｔはサンプリング時間である。ＴＳは、Ｔ＝ｍＴｓのとき（ｍはシンボル周期内のサンプル点の数）のサンプリング周期である。
【００４５】
バーストが検出されたとき、キャリアオフセットΔｆｃは、ウィンドウ長Ｎに渡って、各ｋ＝０，１，・・・ｍ−１についてｍａｘ{Ａｍｐ（ｋ）}を見つけることにより、推定することができる。Ａｍｐ（ｋ０）＝ｍａｘ{Ａｍｐ（ｋ）}（各ｋに対応する）とし、
【数２５】
2008543119.tif 000029
とし、ｎ＝０，・・・Ｎ−１とした場合、キャリアオフセットは以下のように計算される。
【数２６】
2008543119.tif 000030
【００４６】
キャリアオフセット計算機は、バースト検出フラグ７８によってトリガされる。Ｉ／Ｑデータは、遅延バッファに入力される。発明に係る本実施形態で利用するために、遅延バッファは、より効率的なストレージのためにアレンジメントをまとめるスライディングウィンドウを用いる。遅延バッファの更なる開示が、発明の名称が“Ｓｔｏｒａｇｅ  Ｅｆｆｉｃｉｅｎｔ  Ｓｌｉｄｉｎｇ  Ｗｉｎｄｏｗ  Ｓｕｍ”、アトーニー整理番号Ｕ００１  １００１４８である２００６年１月１８日に出願された同時係属中の米国特許出願第１１／３０６９８６号に示され、本明細書で充分開示するが、同出願の内容をここに参照として取り込む。
【００４７】
このモジュールは、制御レジスタを設定することによりバイパスされる。制御キャリアオフセット計算機への他のフラグは、イネーブルフラグである。ＴＣＨの間、キャリアオフセット計算機はもはや動作せず、このためイネーブルフラグは電力消費を抑えるためにディスエーブルに設定される。次いで、データは、遅延バッファを通ってロテータに単に流される。
【００４８】
このようにキャリアリカバリ素子を述べたが、再び図１に戻り、ロテータ２０は、キャリアがリカバリされた後、キャリア周波数オフセットをキャンセルする。キャリアリカバリモジュールがバーストを検出し、周波数オフセットに起因する対応する角度を得たとき、ロテータモジュールが起動され、レジスタ値に応じて入力信号の回転を開始する。
【００４９】
複素表示される入力信号ｘ＝ｘｉ＋ｊｘＱについて、回転角度がθの場合、ロテータの出力は、ｙ＝ｙｉ＋ｊｙＱである。ここで、
【数２７】
2008543119.tif 000031
及び
【数２８】
2008543119.tif 000032
である。回転についての直接の動作は、各サンプルについて、４の乗算、及び２の加算を含む。更に、ｓｉｎ（）及びｃｏｓ（）の計算もある。
【００５０】
ここで再び、ＣＯＲＤＩＣアルゴリズムを本発明で用いてベクトル回転を実現し、これにより、乗算の変わりにシフト及び加算だけを用いることでコストを削減する。繰り返し回数として再び１２が選ばれ、ＣＯＲＤＩＣテーブルのサイズは、１６×１２であり、キャリアリカバリシステムにおけるＣＯＲＤＩＣアングル計算機と共に共通のテーブル使用を可能とする。
【００５１】
図５を参照して、ロテータの基本的な動作を再び説明する。ここで、イネーブルフラグは制御レジスタ２００から読み出され、もしネーブルされたら（２０２）、後に詳しく説明するように、回転角度レジスタ２０４から角度を読出し、初期角度２０６を設定する。最後のサンプルが終わらない場合（２０８）、入力ベクトルはスケールされ（２１０）、ベクトル回転がＣＯＲＤＩＣを用いて行われる（２１２）。角度はベーシックビットフォームで−πからπへのモジュロ２πとして蓄積され（２１４）、次の角度テーブルアドレスが生成され（２１６）、次のサンプルが処理される（２１８）。典型的な実施形態において、位相はサインされた１７ビットデータであり、アキュムレータは１８ビットの幅を有する。起こる動作は、次の通りである。
【表３】
2008543119.tif 000033
【００５２】
入力信号１２ビット幅に基づく本実施形態では、１つのデータ回転に１２サイクルを必要とする。
【００５３】
図６に、ＣＯＲＤＩＣの物理的実装を示す。Ｉ及びＱの入力は、入力スケーリング機能８０に与えられ、後の再スケーリングのためにシフトビット出力が得られる。１６ビット加算器８２は、１２ビット入力Ｘ０及びレジスタ８４に格納されたプライア・インクリメント・データを受信する。シフトレジスタ８６は、Ｙ０入力を受け取り、サイン出力８８に基づいたサインセットでデータをｎビットだけ右シフトする。ここで、ｎ＝０，１、・・・１１である。同様に、第２の１６ビット加算器９０は、１２ビット入力Ｙ０、及び、レジスタ９２からのプライア・インクリメント・データを受け取る。第２のシフトレジスタ９６は、Ｘ０を受け取り、再びサイン出力に基づいたサインセットで第２の加算器へ入力するためにｎビットだけ右シフトする。サインは、第１のシフトレジスタ出力のためのサインを（−１）ｓｉｇｎとして、第２のシフトレジスタ出力のためのサインを−（−１）ｓｉｇｎとして定める。第１の加算器及び第２の加算器からの出力は、入力スケーリングからのシフトビット出力を用いてシフトレジスタ９８において再スケールされる。前述のように、アングル・アキュムレータ初期化機能に基づくフラグ９９は、アングル・アキュムレーション初期化機能から出力される。入力角度＞π／２のときにフラグは１であり、入力角度＜−π／２のときにフラグは−１であり、それ以外のときフラグは０である。再スケールされたデータは、データ通信のための出力Ｉ及びＱとなる。
【００５４】
サイン計算は、後述するように、回転角度レジスタからの入力θと共にアングル・アキュムレータ初期化９７に基づいて達成され、アングル・アキュムレータ初期化の出力は、レジスタ９３に格納されたプライア・サンプル及びＣＯＲＤＩＣルックアップテーブル９１からの符号無しの新しい入力と共に、アングル・アキュムレータ９５に入力される。アングル・アキュムレータに入力されるテーブルのサインは、アングル・アキュムレータからのサイン出力に基づいて定められ、−（−１）ｓｉｇｎとして定められたサインを用いる。また、アングル・アキュムレータからの出力は、前述のように第１及び第２の加算器の動作のためにサインを与える。
【００５５】
図７に、ＣＯＲＤＩＣロテータについてのアングル・アキュムレータ初期化を示す。回転角度θが入力され（３００）、角度が１ビット左シフトされたｉｔｅｍ０よりも大きい場合は（３０２）、得られるＺ０入力（３０４）は入力角度θから１ビット左シフトされたｉｔｅｍ０をマイナスしたものであり、フラグは１にセットされる。入力角度が１ビット左シフトされた−ｉｔｅｍ０よりも小さい場合（３０６）、得られるＺＯ出力（３０８）は入力角度に１ビット左シフトされたｉｔｅｍ０をプラスしたものであり、フラグは−１にセットされる。さもなければ、Ｚ０は入力角度θに等しくセットされ、フラグは０にセットされる（３１０）。
【００５６】
各ＴＤＤバーストにおいて、初期位相は知られておらず、このため、π／４−ＤＱＰＳＫ変調に起因して初期位相、ＰＲ、及びＵＷは知られていない。ここで、
【数２９】
2008543119.tif 000034
を受信複素信号とする。ａ（ｔ）は包絡線、φ（ｔ）は初期位相を０としたときのシンボル位相である。θ０は初期位相で、θｎ（ｔ）はノイズ位相である。
【００５７】
最初のロテータの後、初期位相θ０及び推定された周波数オフセット位相
【数３０】
2008543119.tif 000035
が除去され（θ０は後述のようにして得られるという条件下で）、Δｆεを未補正の剰余オフセットであるとして、
【数３１】
2008543119.tif 000036
が得られる。
【００５８】
ｒ２（ｔ）は、情報ベアリング位相φ（ｔ）が除去された後の信号である。
【数３２】
2008543119.tif 000037
【００５９】
このため、ｒ２（ｔ）の直角位相部は、
【数３３】
2008543119.tif 000038
である。平均ウィンドウを適切に選択することで、ノイズ位相を取り除くことができる。６シンボルの平滑なウィンドウがここに開示する発明の実施形態で用いられる。このため、
【数３４】
2008543119.tif 000039
である。周波数オフセット調整は、ｓｕｍｑ（ｔ）の微分に従って行われる。
【００６０】
θ０は、コリレーションによって検出されるＵＷに基づいて得られる。
【数３５】
2008543119.tif 000040
【００６１】
Δｆが無視できる程度に充分小さいときは、以下の式が成り立つ。
【数３６】
2008543119.tif 000041
【００６２】
遅いトラッカが図２に示すように本実施形態で実装される。遅いトラッキング周波数オフセットが通信フェーズの間にθとして回転角度レジスタに与えられる。
【００６３】
以上、本発明を特許法で求められる程度に充分に説明したが、当業者は、ここに開示した特定の実施形態に対する変形及び代用を理解することができる。そのような変形は、特許請求の範囲に定めた本発明の範囲及び意図の範囲に含まれるものである。
【図面の簡単な説明】
【００６４】
【図１】本発明を利用した通信システム復調データパスの要素のブロック図である。
【図２】図１のキャリアリカバリセクションの要素のブロック図である。
【図３】本発明を取り込んだＣＯＲＤＩＣ角度計算機の要素のブロック図である。
【図４】角度計算機におけるアングル・アキュムレータ・初期化のフローチャートである。
【図５】ロテータ動作のフローチャートである。
【図６】ロテータの要素のブロック図である。
【図７】ロテータのアングル・アキュムレータ・初期化のフローチャートである。
【符号の説明】
【００６５】
１０…アナログフロントエンドセクション、１２…アナログデジタル変換機、１４…ハードウェアアクセレレータ、１８…キャリアリカバリブロック、２０…ロテータ、２２…ストレージレジスタ、２６…イコライザ、２８…コリレーションブロック、３０…バースト検出器、３２…キャリアオフセット計算機、３４…遅延バッファ、３６…アングル計算機、３８…スケーリング機能、４０…シフトレジスタ、４２…シフトビット出力、４４…入力初期化機能、４６…アングル・アキュムレーション初期化機能、４８…１６ビット加算器、５０…第１のレジスタ、５２…シフトレジスタ、５４…サイン出力、５６…第２の１６ビット加算器、５８…第２のレジスタ、６０…第２のシフトレジスタ、６２…第３のシフトレジスタ（出力スケーリング手段）、６４…アングル・アキュムレータ、６６…レジスタ、７０…丸め及び飽和部、７２…補正角度、７４…平均検出器、７６…偏角出力、７８…バースト検出フラグ。
【図１】
2008543119.tif 000042
【図２】
2008543119.tif 000043
【図３】
2008543119.tif 000044
【図４】
2008543119.tif 000045
【図５】
2008543119.tif 000046
【図６】
2008543119.tif 000047
【図７】
2008543119.tif 000048