(57)【要約】  相補の機密保護トレースを備える集積回路（ＩＣ）機密保護装置、およびそのような装置の製造方法が開示される。機密保護装置は、パターン発生器（３０）および複数の機密保護トレース（３４、３６）を備える。機密保護トレース対（３４、３６）の配置は、第２のトレース（３６）が第１のトレース（３４）に対して実質的に平行となるよう配置されるようなものである。パターン発生器（３０）は２つの信号を生成し、第２のトレース（３６）に印加される第２の信号は、第１の機密保護トレース（３４）に対して実質的に相補である。第２の（相補の）信号のタイミングおよび振幅は、正味の誘導電流が実質的に零となるよう生じる。１つ以上の信号が信号発生器から受信され、機密保護トレースを通過した後の同一の信号と比較される。この結果を分析し、ＩＣの機密保護が破られたか否かを決定する。
2008541227.tif 000002
【特許請求の範囲】
【請求項１】
集積回路機密保護装置であって、
パターン発生器を備え、前記パターン発生器は信号出力を有し、さらに
信号発生器の前記信号出力に結合され、前記パターン発生器から第１の信号を受信するよう構成された第１の機密保護トレースと、
前記パターン発生器から信号を受信するよう結合された第２の機密保護トレースとを備え、第２の信号は前記第１の信号に対して位相が実質的に相補であり、前記第２のトレースは前記第１の機密保護トレースに対して実質的に平行となるよう配置されており、さらに
前記パターン発生器および前記第１の機密保護トレースから前記第１の信号を受信するよう結合された比較器を備える、装置。
【請求項２】
前記パターン発生器と前記第１および第２の機密保護トレースとの間に結合されたドライバをさらに備える、請求項１に記載の装置。
【請求項３】
前記第１および第２の機密保護トレースは導電性材料で構成される、請求項１に記載の装置。
【請求項４】
前記第１および第２の機密保護トレースは、下にある集積回路の構成を電磁的に遮蔽するよう配置される、請求項１に記載の装置。
【請求項５】
前記第１および第２の機密保護トレースは、下にある集積回路の構成を視覚的に覆い隠すよう配置される、請求項１に記載の装置。
【請求項６】
前記第１および第２の機密保護トレースは、下にある集積回路によって発生する電磁放射を覆い隠すよう配置される、請求項１に記載の装置。
【請求項７】
前記第１および第２の機密保護トレースは、下にある回路構成におけるいずれの誘導電圧も相殺するよう幾何学的に構成される、請求項１に記載の装置。
【請求項８】
前記パターン発生器および前記第２の機密保護トレースから信号を受信するよう結合された第２の比較器をさらに備える、請求項１に記載の装置。
【請求項９】
第１および第２の前記比較器の出力に結合された論理装置をさらに備える、請求項８に記載の装置。
【請求項１０】
集積回路の機密保護方法であって、
第１および第２の信号を発生するステップを備え、前記第２の信号は前記第１の信号に対して位相が相補であり、さらに
前記第１および第２の信号のいずれかを複数の機密保護トレースの各々に印加するステップを備え、前記複数の機密保護トレースは互いに実質的に平行となるよう配置されており、さらに
前記複数の機密保護トレースのうちの１つの第１の端における前記第１および第２の信号のいずれかを、同一の機密保護トレースの第２の端から受信された同一の信号と比較するステップと、
前記比較の結果に基づいて信号を発生するステップとを備える、方法。
【請求項１１】
前記比較の前記結果は、前記信号が実質的に変化していないことを示す、請求項１０に記載の方法。
【請求項１２】
前記比較の前記結果は、前記信号が実質的に変化したこと、または既に存在しないことを示す、請求項１０に記載の方法。
【請求項１３】
前記機密保護トレースは、下にある回路構成を視覚的に覆い隠すよう配置される、請求項１０に記載の方法。
【請求項１４】
前記第１および第２の相補信号はデジタルである、請求項１０に記載の方法。
【請求項１５】
前記第１および第２の相補信号はアナログである、請求項１０に記載の方法。
【請求項１６】
前記第１および第２の信号の合計は零である、請求項１０に記載の方法。
【請求項１７】
前記第１および第２の信号を前記複数の機密保護トレースに印加する前に、前記第１および第２の信号を増幅するステップをさらに備える、請求項１０に記載の方法。
【請求項１８】
比較ステップの結果を第２の比較ステップの結果に論理的に加算するステップをさらに備える、請求項１０に記載の方法。
【請求項１９】
第１の比較ステップの結果を第２の比較ステップの結果に論理的に乗算するステップをさらに備える、請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本装置はデータ機密保護装置および方法に関する。
【背景技術】
【０００２】
現在、データおよびソフトウェアの機密保護が必要とされている。たとえば銀行の端末では、データはタッチパッドを使用して入力されるか、またはカード読取機（たとえば磁気カード読取機）によって得られる。これらのデータは安全な取引を行なうために使用される。そのような取引には機密保護が必要であり、データへのアクセスは保護されなければならない。
【０００３】
データが改ざんされたり、盗用されたり、またはその他許可なくアクセスされたりしないことを確実にするために、データは一般に送信前に暗号化される。しかしそれでもデータまたはソフトウェアは、暗号化されていないデータが最初に送信された集積回路（ＩＣ）のトレースにアクセスするなどによって、暗号化前にアクセスされてしまうおそれがある。トレースは、トレースへの直接接触、または電磁変化（たとえば誘導磁場、キャパシタンスなど）を測定してリード上に電圧を復号するなどの電子機器を使った監視のいずれかによってアクセスされてしまうおそれがある。
【０００４】
先行の装置では、三次元のメッシュを使用してＩＣを封入し、改ざんを防止している。たとえば「売場の端末機密保護システム（Point of Sale (POS) Terminal Security System）」と題されたフ他（Fu, et al.）に対する米国特許第６，６４６，５６５号は、電気接続が第１および第２の回路基板の間に挿入された電子回路の機密保護のための装置を開示している。改ざん検出回路も使用して、回路の改ざんを検出する。装置全体がメッシュの中に包装される。回路基板またはメッシュに対する改ざんは、回路基板およびメッシュ内の機密保護層を流れる電流で検知される。この電流外乱により、機密に関わるデータにスクランブルをかけるまたは消去するよう機密保護システムに信号が送られ、当該データが傍受されないようにする。他の類似装置には、米国特許第４，５９３，３８４号、第４，６９１，３５０号、および第４，８０７，２８４号がある。
【０００５】
「集積回路装置のための改ざん防止配置（Tamperproof Arrangement for an Integrated Circuit Device）」と題されたピオシンカ他（Piosinka, et al.）に対する米国特許第５，４０６，６３０号は、改ざん防止ＩＣ装置を開示している。パッケージおよび蓋は重金属を含み、チップの機能に対するＸ線放射および赤外線検出を防止する。これにより、ＩＣの働きに電気シールドが効果的に提供される。
【０００６】
「機密保護システムおよびそこに含まれるデータを保護する筐体（Security System and Enclosure to Protect Data Contained Therein）」と題されたエプスタイン三世他（Epstein III, et al.）に対する米国特許第６，３９６，４００号は、データ記憶装置を保護するための機密保護システムを開示している。データ記憶装置は第１のハウジング内に封入され、第１のハウジングは多数の支持構造によって第２のハウジング内に実装される。第１のハウジングと第２のハウジングとの間の格子間スペースに真空が生じる。第２のハウジングが破られると圧力差が生じ、これがセンサによって検出され得る。
【０００７】
機密保護チップによっては、表面レベル導電トレース層が追加され、この層は、下にある回路構成を覆い隠すように経路設定された１つ以上の信号網で構成される。この最上層は、１．下にある回路を視覚的に隠す。光学探針は回路を撮像することができず、この撮像されたイメージから回路へアクセスするための手段を開発することができない。２．回
路との物理的接触を防止する。物理探針が下にある回路内の導電性素子に接触して当該導体に存在する信号を傍受することが防止されることになる。３．電磁シールドを提供する。導電トレース層は電磁信号に起因する干渉から下にある回路を遮蔽する。４．電磁マスク信号を提供する。高感度探針が電磁信号（チップからの何らかの間接誘導電磁信号を含む）の監視を試みた場合、上から覆い被さる電磁信号源の存在により、下にある信号を傍受する試みが阻止されることになる。
【０００８】
シールドは、電気シールド素子および導電性素子で構成され得る。導電性素子は、素子に対するいかなる外乱（たとえば素子を貫通する穴開けや、導電性素子を変更しようとする試みなど）も機密保護回路によって検出可能なように、電気的に能動的に駆動可能である。その後機密保護回路は、警報を鳴らしたり、回路に保持されたデータまたはソフトウェアを消去したりするなどの特定の動作を引き起こすことができる。
【０００９】
能動機密保護トレースに固有の特徴は、機密保護トレース層の電圧が変化すると、キャパシタンスを介して隣接したいずれの導体にも関連した変化を誘導することである。機密保護トレースの電位変化により、容量結合を介していずれの隣接したトレースにも電流が流れる。隣接回路における誘導電流は式Ｉ＝Ｃ  ｄｖ／ｄｔで与えられ、式中Ｉは誘導電流、Ｃは隣接したトレース間のキャパシタンスの値、そしてｄｖ／ｄｔは駆動電圧の変化の割合を示す。
【００１０】
図１を参照して、パターン発生器１０は、ドライバ１２に送られる信号パターンを発生する。ドライバ１２は、発生した信号パターンを機密保護トレース１４を介して駆動する。機密保護トレース１４は、集積回路（図示せず）上の機密保護装置の一部である。機密保護トレース１４は集積回路のパッケージに埋込まれるか、またはそうでない場合は下部トレース１６に対して配置され得る。機密保護トレース１４はトレース導体２０によって比較回路２２に接続されるか、または比較回路２２に直接結合され得る。比較回路２２は、パターン発生器１０によって発生し接続線２６を介して送信された信号を、トレース導体２０を介して機密保護トレース１４から受信したパターンと比較する。図２Ａは、機密保護トレース１４における電圧の経時変化の例を図示する。下部トレース１６は機密保護トレース１４の下にある。上述した容量結合の結果、機密保護トレース１４の電圧変化と下部トレース１６との意図的でない電気結合が起こる。下部トレース１６に存在する電圧に対する誘導電流の影響を図２Ｂに示す。下部トレース１６は機密保護トレース１４のいずれの電圧変化にも影響を受けないのが理想的だが、意図的でない結合コンデンサ１８を介した意図的でない結合により、電荷担体が意図的でない結合コンデンサ１８へ移動する際に信号が一時的に低下し、その影響は意図的でない結合コンデンサ１８が完全に帯電するまで持続する。完全に帯電すると、意図された信号強度に回復する。下部トレース１６の機能によっては、この意図的でない信号結合は破損データ、命令エラーなどをもたらし得る。熟練した当業者であれば、意図的でない結合コンデンサ１８は寄生キャパシタンスを表わすものであり、回路内の実際の構成要素ではないことを認識するであろう。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
意図的でない電圧結合を補償し、それによって下にある回路の信号のいかなる歪みも防止する装置が有益であろう。
【課題を解決するための手段】
【００１２】
発明の概要
実質的に平行な機密保護トレースを備える集積回路機密保護装置が提示される。例示的な実施例では、機密保護装置はパターン発生器を備え、パターン発生器は第１の機密保護トレースに結合される第１の信号および第２の機密保護トレースに結合される第２の信号
を発生する。パターン発生器は、第１の機密保護トレースにおける電圧変化に対して実質的に相補の第２の機密保護トレースにおける電圧変化をもたらす。第２の（相補の）信号のタイミングおよび振幅は、第１のトレースによって誘導された電圧変化が第２のトレースによって誘導された相補の電圧変化によってできる限りバランスを取るよう、すなわち正味の誘導電圧変化が実質的に零となるよう生じる。第１および第２の機密保護トレースの配置は、第２のトレースが第１のトレースに対して実質的に平行であり、実行可能な限り接近するよう配置されるようなものである。第１の機密保護トレースの第１の端に結合された第１の信号は、第１の機密保護トレースの第２の端で発生する第１の信号と比較される。この比較は、集積回路に何らかの改ざんがあったか否かを示すために使用される。改ざんを示すものとして第２の信号も監視され得る。
【発明を実施するための最良の形態】
【００１３】
発明の詳細な説明
好ましい実施例の以下の詳細な説明では、実施例の一部を形成し、かつ本発明が実践され得る特定の実施例を例示的に示す添付の図面が参照される。これらの実施例は当業者が本発明を実践できるよう十分詳細に記載されており、また、本発明の範囲から逸脱することなく他の実施例を利用でき、工程のまたは機械的変更がなされ得ると理解される。
【００１４】
図３を参照して、パターン発生器３０は、ドライバ回路３２に送られる第１の信号を発生する。ドライバ回路３２はパターン発生器３０からの第１の信号を増幅し、第１の信号に対して位相および振幅が実質的に相補の第２の信号を発生する。ドライバ回路３２は、第１の信号を第１の機密保護トレース３４の第１の端に、第２の信号を第２の機密保護トレース３６の第１の端に供給する。第１および第２の信号は、それぞれ第１の機密保護トレース３４および第２の機密保護トレース３６を介して送信され、それぞれ第１の比較回路５４および第２の比較回路５６によって監視される。第１の比較回路５４および第２の比較回路５６は、それぞれ第１のサンプリング導体５０および第２のサンプリング導体５２によってドライバ３２にも結合される。これにより比較回路５４および５６が、それぞれ第１および第２のサンプリング導体５０および５２から受信したドライバ３２からの出力を、それぞれ第１および第２の機密保護トレース３４および３６の第２の端から受信した信号と比較することが可能となる。第１および第２の比較回路からの出力は、論理ゲート６０に送信される。その結果生ずる信号波形の組合せを図４Ａ、図４Ｂ、および図４Ｃに示す。これらの図はそれぞれ、第１の機密保護トレース３４からの波形と、第２の機密保護トレース３６からの相補の波形と、第１および第２の機密保護トレース３４および３６の両方に容量結合されたトレースから得られる波形とを示す。
【００１５】
本実施例では、２つの機密保護トレースのみを実現する。このトレース対を作製するのに使用される幾何学形状は、２つのトレースができる限り接近しており、トレース（たとえば下部トレース層）に隣接した十分に大きい信号が相補対である両方のトレースに対して等しい容量結合を有するような向きにされるよう設計される。この配置の結果、誘導電流においてバランスが取れ、そのため位相および振幅が実質的に相補の機密保護信号を用いることによって、いかなる誘導電流も実質的に相殺される。
【００１６】
キャパシタンスに影響を及ぼすいずれの回路特徴も、すなわち、（機密保護トレース３４、３６と下部トレース４４との間の層の）誘電率、（仮想の）意図的でない結合コンデンサ４０と４２との間の距離、および（仮想の）意図的でない結合コンデンサ４２および４４の容量板の大きさも補償するために、第２のトレース上の信号の振幅、第２および第１の信号の位相関係、またはその両方を調整することが可能である。適切な幾何学配置により、相補の機密保護トレース３４および３６の両方がいずれの下にある信号も等しい面積について交差する可能性を最大化することによって結合の差を最小化できる。そのような配置の一例として、長い平行線状の相補のシールドトレースを、下にある経路設定の向
きに対して４５°の角度で走らせてもよいし、また代替配置案として導電性トレースの片方の寸法を変化させてもよく、これによって容量効果を、またしたがって下にある回路に誘導される電荷を局所的に制御することが可能となる。これは、誘導電流のバランスを取るという目標を達成する幾何学配置の１つの実施例である。
【００１７】
当業者であれば、機密保護トレース対の配置を使用する本質的な特徴は、（仮想の）意図的でない結合コンデンサ４０および４２によるいずれかの下部トレース４４への誘導電流が、実質的に互いを相殺することであることを認識するであろう。このため、電圧、トレースの大きさおよびトレースの形状の範囲には無制限の数の組合せがあり、それらを使用して所望の相殺を達成することができる。熟練した当業者であれば、下部トレース４４は代表的なものであり、どのような所与の出願においてもそのような下部トレースが多数存在し得ることも認識するであろう。したがって本明細書に含まれる説明は、限定的ではなく、例示的に考察されるべきである。
【図面の簡単な説明】
【００１８】
【図１】先行技術の機密保護回路の概略図である。
【図２Ａ】先行技術の機密保護トレースの電圧変化の波形グラフの図である。
【図２Ｂ】下にある回路の一点における電圧に対する、単一の機密保護トレースに波形グラフ２Ａに図示される電圧を印加した影響を示す波形グラフの図である。
【図３】本発明の実施例の概略図である。
【図４Ａ】図３の各機密保護トレースおよびその組合せトレースからの波形グラフの図である。
【図４Ｂ】図３の各機密保護トレースおよびその組合せトレースからの波形グラフの図である。
【図４Ｃ】図３の各機密保護トレースおよびその組合せトレースからの波形グラフの図である。
【図１】
2008541227.tif 000003
【図２Ａ】
2008541227.tif 000004
【図２Ｂ】
2008541227.tif 000005
【図３】
2008541227.tif 000006
【図４Ａ】
2008541227.tif 000007
【図４Ｂ】
2008541227.tif 000008
【図４Ｃ】
2008541227.tif 000009
【国際調査報告】
2008541227.tif 000010