(57)【要約】  コントローラ（１）は、誤り信号（ＥＲ）を得るために入力信号（ＶＯ）と基準信号（Ｖｒ）とを比較するコンパレータ（１０）を備えている。積算器（１１）は、上記誤り信号（ＥＲ）に対して積算動作を適用して制御信号（ＩＣＯ）を得る。積算器（１１）は積算動作に関して影響を与えられる。コピー回路（８１）は、制御信号（ＩＣＯ）に比例するコピー制御信号（ＩＣＯＣ）を供給する。決定回路（８５）は、コピー制御信号（ＩＣＯＣ）が限界値（ＩＭＩＮ，ＩＭＡＸ）に達するかどうかを決定する。影響回路（８３）は、コピー制御信号（ＩＣＯＣ）が限界値（ＩＭＩＮ，ＩＭＡＸ）に達するときに制御信号（ＩＣＯ）を制限するために積算動作に影響を与える。
2008515077.tif 000002
【特許請求の範囲】
【請求項１】
誤り信号を得るために入力信号と基準信号とを比較するコンパレータと、
前記誤り信号に対して積算動作を適用して制御信号を得るとともに、前記積算動作に関して影響を与えられる積算器と、
前記制御信号に比例するコピー制御信号を供給するためのコピー手段と、
前記コピー制御信号が限界値に達するかどうかを決定するための決定手段と、
前記コピー制御信号が限界値に達するときに前記制御信号を制限するために前記積算動作に影響を与える影響手段と、
を備えることを特徴とするコントローラ。
【請求項２】
前記限界値が最大レベルを示し、前記影響手段は、前記コピー制御信号が前記最大レベルに達するときに前記積算動作を減少させるように構成されていることを特徴とする請求項１に記載のコントローラ。
【請求項３】
前記限界値が最小レベルを示し、前記影響手段は、前記コピー制御信号が前記最小レベルに達するときに前記積算動作を増加させるように構成されていることを特徴とする請求項１に記載のコントローラ。
【請求項４】
前記コピー手段は、前記コピー制御信号を第１の電流としてノードに供給するための第１の電流源を備え、
前記決定手段は、（ｉ）所定の固定された第２の電流を前記ノードに供給するための第２の電流源と、（ｉｉ）前記ノードにおける電圧を制限するためのクランプ回路とを備え、前記第１の電流と前記第２の電流とは反対の極性を有し、
前記影響手段は、前記ノードに接続された入力と、前記積算器の前記積算動作に影響を与えるために前記積算器の入力に接続された出力とを有する増幅器を備えていることを特徴とする請求項１に記載のコントローラ。
【請求項５】
前記積算器が積分キャパシタを備え、
前記増幅器の前記出力が前記積分キャパシタに対して結合されていることを特徴とする請求項４に記載のコントローラ。
【請求項６】
前記積算器は、前記積分キャパシタの両端間の電圧により決定される第３の電流として前記制御信号を供給するための第３の電流源を備えていることを特徴とする請求項４に記載のコントローラ。
【請求項７】
前記増幅器は、前記ノードに結合された制御入力を有するトランジスタと、前記積分キャパシタに結合される主電流経路とを備えていることを特徴とする請求項６に記載のコントローラ。
【請求項８】
前記クランプ回路は、
制御入力と、前記ノードに結合された主電流経路とを有するトランジスタと、
前記制御入力に結合された電圧源と、
を備えていることを特徴とする請求項４に記載のコントローラ。
【請求項９】
前記コンパレータは、前記入力信号及び前記基準信号を受け取るための入力と、前記誤り信号を供給するための第１の出力とを有する第１のトランスコンダクタンス増幅器を備え、
前記積算器は、前記第１の出力間に配置されたキャパシタと、前記キャパシタの両端間に結合された入力と前記制御信号を出力電流として供給するための第２の出力とを有する第２のトランスコンダクタンス増幅器とを備え、
前記コピー手段は、前記キャパシタの両端間に結合された入力と、前記コピー制御信号をコピー制御電流として供給するための第３の出力とを有する第３のトランスコンダクタンス増幅器を備え、
前記決定手段は、前記第３の出力間に配置された電流源と、クランプとして動作するように前記第３の出力間に配置された第１のトランジスタとを備え、前記電流源は、前記限界値を制限電流として供給するように構成されており、
前記影響手段は、前記第１の出力間に配置された主電流経路と、前記コピー制御電流が前記制限電流に達する場合に前記キャパシタの両端間の電圧に影響を与えるために前記第３の出力のうちの一つに結合された制御入力とを有するトランジスタを備えていることを特徴とする請求項１に記載のコントローラ。
【請求項１０】
電源入力電圧を受けて電源出力電圧を負荷に対して供給するための電流モード制御ＤＣ／ＤＣ変換器であって、
入力信号が前記電源出力電圧である請求項１に記載のコントローラと、
インダクタと、前記インダクタを流れる周期的に変化するインダクタ電流を得るために前記インダクタに結合される制御可能スイッチと、
前記インダクタ電流を示す検出信号と前記制御信号とを比較して、前記検出信号のレベルが前記制御信号のレベルに達するときに前記制御可能スイッチをオフに切り換えるドライブ回路と、
を備えることを特徴とする電流モード制御ＤＣ／ＤＣ変換器。
【請求項１１】
前記制御信号の当初のレベルと前記インダクタ電流の平均値との間の差を表す補正信号を前記制御信号に対して加えて修正制御信号を得るための補正回路を更に備え、前記ドライブ回路は、前記検出信号と前記修正制御信号とを比較して、前記検出信号のレベルが前記修正制御信号のレベルに達するときに前記制御可能スイッチをオフに切り換えるように構成されていることを特徴とする請求項１０に記載の電流モード制御ＤＣ／ＤＣ変換器。
【請求項１２】
前記補正信号に比例するコピー補正信号を供給するための手段を更に備え、
前記決定手段は、前記コピー制御信号と前記コピー補正信号との和が前記限界値に達するかどうかを決定するように構成されており、
前記影響手段は、前記コピー制御信号と前記コピー補正信号との和が前記限界値に達するときに前記制御信号を制限するように構成されていることを特徴とする請求項１１に記載の電流モード制御ＤＣ／ＤＣ変換器。
【請求項１３】
前記コピー制御信号を供給するための前記手段は、前記コピー制御信号を第１の電流として第１のノードに供給するための第１の電流源を備え、
前記決定手段は、所定の固定された第２の電流を前記第１のノードに供給するための第２の電流源と、前記第１のノードにおける電圧を制限するためのクランプ回路とを備え、
前記影響手段は、前記第１のノードに接続された入力と、前記積算器の前記積算動作に影響を与えるために前記積算器の入力に接続された出力とを有する増幅器を備えていることを特徴とする請求項１０に記載の電流モード制御ＤＣ／ＤＣ変換器。
【請求項１４】
前記補正電流に比例する第２の電流を前記第１のノードに供給するための第２の電流源を更に備え、前記増幅器は、前記第１の電流が最小電流レベルと第３の電流との和を下回るときに前記積算動作を増加させることを特徴とする請求項１３に記載の電流モード制御ＤＣ／ＤＣ変換器。
【請求項１５】
前記コントローラは、前記制御信号により決定される制御電流を第１のノードに供給するための第１の電流源を備え、前記電流モード制御ＤＣ／ＤＣ変換器は、
前記インダクタ電流を検出して、検出電流である検出信号を前記第１のノードに供給し、前記制御電流の極性が前記検出電流の極性と反対である、検出回路を更に備え、
前記ドライブ回路は、前記検出電流のレベルが前記制御電流と前記補正電流との和のレベルに達する時期を決定するために前記第１のノードに結合されていることを特徴とする請求項１０に記載の電流モード制御ＤＣ／ＤＣ変換器。
【請求項１６】
請求項１０に記載の電流モード制御ＤＣ／ＤＣ変換器と、前記電流モード制御ＤＣ／ＤＣ変換器により生成される電源出力電圧を受けるための信号処理回路とを備える装置。
【請求項１７】
電源入力電圧であるバッテリ電圧を供給するためのバッテリを備えるモバイル装置であって、前記電流モード制御ＤＣ／ＤＣ変換器は、前記バッテリ電圧を前記電源出力電圧へ変換するように構成されていることを特徴とする請求項１６に記載の装置。
【請求項１８】
誤り信号を得るために入力信号と基準信号とを比較し、
前記誤り信号に対して積算動作を適用して制御信号を得るとともに、積算器の前記積算動作に対して影響が与えられ、
前記制御信号に比例するコピー制御信号を供給し、
前記コピー制御信号が限界値に達するかどうかを決定し、
前記コピー制御信号が限界値に達するときに前記制御信号を制限するために前記積算動作に影響を与える、
ことを含むことを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コントローラ、そのようなコントローラを備える電流モード制御ＤＣ／ＤＣ変換器、電流モード制御ＤＣ／ＤＣ変換器を備える装置、及び、制御方法に関する。
【背景技術】
【０００２】
電流モード制御ＤＣ／ＤＣ変換器では、インダクタを流れる周期的に変化するインダクタ電流を生成するために、制御可能スイッチがインダクタに結合される。外側の電圧規制ループは、変換器の出力電圧を基準電圧から差し引いて制御信号を得るために処理される誤り信号を供給する電流モードコントローラを備えている。この制御信号は、インダクタにおけるピーク電流のための設定レベルとして使用され得る。処理は、通常、誤り信号を受け取って制御信号を供給するＰＩコントローラ又はＰＩＤコントローラを含んでいる。従って、しばしば、この処理はコントローラとも称される。内側の電流規制ループは、インダクタ電流を表す検出信号が設定レベルに達するときに制御可能スイッチをオフに切り換える。従って、出力電圧レベルと基準電圧レベルとの間の差によって決まる設定レベルは、インダクタを流れる電流のピーク電流レベルを決定する。この検出信号を決定するための多くの選択肢が知られている。例えば、検出信号は、変流器を用いて得られてもよく、又は、インダクタと直列のインピーダンス両端間の電圧として得られてもよく、この直列インピーダンスがスイッチの主電流経路内にあってもよい。
【０００３】
通常、スイッチは、オシレータによって生成されるクロックパルスによりオンに切り換えられる。スイッチのオン時間は、スイッチがクロックパルスによりオンに切り換えられる瞬間とインダクタ電流が設定レベルに達する瞬間との間の時間である。スイッチのオフ時間は、インダクタ電流が設定レベルに達する瞬間と次のクロックパルスとの間の時間である。反復周期は、オン時間とオフ時間との和である。バックコンバータでは、オン時間中に、スイッチが入力電圧と出力との間にインダクタを接続し、インダクタ電流が増大する。入力電圧は、バッテリにより供給されてもよい。オフ時間中、他のスイッチが出力とグランドとの間にインダクタを接続し、インダクタ電流が減少する。他の電流モード制御ＤＣ／ＤＣ変換器の接続形態、例えばブーストコンバータ、バックブーストコンバータ、Ｃｕｋコンバータも良く知られている。
【０００４】
通常、インダクタ電流の乱れを減衰させるためには勾配補償が必要とされる。勾配補償は、反復周期中に時間に応じて設定レベルを変化させることにより得られる。多くの場合、電流モードコントローラは、鋸歯形状、放物線形状又は折れ線形状の勾配補償信号を制御信号から差し引いて、勾配補償制御信号を得る。この場合、この勾配補償制御信号は設定レベルとして使用され、従って、オフ期間は、インダクタを流れるピーク電流が勾配補償制御信号のレベルに達する瞬間に開始する。
【０００５】
例えば電気通信システム等のいくつかの用途においては、必要とされる実際の送信電力に適合する様々な出力電圧を得るために、基準電圧が変化させられる。電力変換器の出力電圧が基準電圧の変化に最適に追従することは重要である。基準電圧の変化に対するその応答速度が最適でないことは、既知の電流モード制御ＤＣ／ＤＣ変換器の欠点である。
【０００６】
米国特許第ＵＳ６，６１１，１３１Ｂ号（特許文献１）は、そのような電流モード切り換えレギュレータを開示している。従来の技術として、Ｉコントローラの積分キャパシタの両端間に電圧クランプが存在する電流モード切り換えレギュレータについて説明している。この電圧クランプは、積分キャパシタに存在する制御電圧を制限する。従って、インダクタ電流も制限される。また、インダクタ電流を制限する実際の値が勾配補償によって決まるという欠点をこの従来の技術の解決策が有していることも開示されている。従って、米国特許第ＵＳ６，６１１，１３１Ｂ号（特許文献１）は、積分キャパシタの両端間の電圧をバッファするバッファの出力において電圧をクランプする電圧クランプを使用することを提案している。バッファの出力が制限される電圧は、勾配補償によって決まる。この場合、電流が制限されるレベルは、勾配補償信号にほとんど依存しない。しかしながら、この解決策は、積算制御ループが制限動作中に閉じられないという欠点を有しており、その結果、積分キャパシタ両端間の電圧が流出してしまう。
【特許文献１】米国特許第ＵＳ６，６１１，１３１Ｂ号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、出力信号が制限され且つ積算器の流出がほとんど起こらないコントローラを提供することである。
【課題を解決するための手段】
【０００８】
本発明の第１の態様は、請求項１に記載のコントローラを提供する。本発明の第２の態様は、請求項１０に記載の電流モード制御ＤＣ／ＤＣ変換器を提供する。本発明の第３の態様は、請求項１６に記載の装置を提供する。本発明の第４の態様は、請求項１８に記載の制御方法を提供する。有利な実施の形態が従属請求項に規定されている。
【０００９】
本発明の第１の態様に係るコントローラは、積算器と、コピー回路と、決定回路と、影響回路とを備えている。そのようなコントローラは、通常、Ｉコントローラと称される。良く知られたＩコントローラにおいて、コンパレータは、入力信号と基準信号とを比較して、誤り信号を供給する。誤り信号は、入力信号と基準信号との間の差を表している。積算器は、誤り信号を積算して制御信号を得る。
【００１０】
電力変換器におけるそのようなＩコントローラの使用の一例が米国特許第ＵＳ６，６１１，１３１Ｂ号（特許文献１）に開示されている。この出願では、Ｉコントローラの入力信号が電力変換器の出力電圧であり、基準信号が基準電圧である。Ｉコントローラによって供給される制御信号は、電力変換器をその出力電圧が基準電圧によって決定されるように制御する。
【００１１】
積算器は、その積算動作に影響を与え得る。例えば、積算器が積分キャパシタを備えている場合、積算器は、積分キャパシタに対して供給される電流に影響を与えるための入力を備えている。コピー回路は、制御信号に比例するコピー制御信号を生成する。コピー制御信号は、制御信号と同一であってもよいが、別個のノードに存在していなければならない。決定回路は、コピー制御信号が限界値に達するかどうかを決定する。影響回路は、コピー制御信号が限界値に達する又はこれを超えることが決定されると、制御信号を制限するように積算動作に影響を与える。
【００１２】
従って、このとき、コピー制御信号と限界値とを比較する別個の回路は、コンパレータ及び積算器によって形成される主経路の動作を乱さない。入力信号から制御信号までのループは依然として完全に使用することができ、制御信号も積算器の状態に結合される。あるいは、先と異なるように積算動作に影響を与えて制御信号が制限されるようにすると、積算器の状態と制御信号との間のつながりが保たれる。従来の技術の米国特許第ＵＳ６，６１１，１３１Ｂ号（特許文献１）では、バッファの出力における電圧が制限され、従って、制限動作は、入力信号から制御信号までの主ループにおいて行われる。しかしながら、制御ループは、入力信号と基準信号との間の差を依然として検出し、また、積算器は、この差を最小限に抑制するように作用し続ける。そのため、積算器の状態の変化は、もはやバッファのクランプされた出力電圧によっては表されない。その結果、積算器は、その公称状態から逸脱させられる。制限がもはや必要とされない場合には、積算器がその元の公称状態に変化するまでに長い時間を要する。
【００１３】
尚、コントローラは、任意的に、積算器の他、ＰＩ，ＩＤ又はＰＩＤコントローラを得るために比例動作及び／又は微分動作を含んでいてもよい。
【００１４】
請求項２に記載の本発明に係る実施の一形態においては、限界値が最大レベルを示し、影響回路は、コピー制御信号が最大レベルに達するときに上記積算動作を減少させる。例えば、キャパシタを帯電させることにより積算動作が得られる場合、このキャパシタは、コピー制御信号が最大レベルに等しくなるまで放電される。また、このように、コピー制御信号は制御信号の（スケーリングされた）コピーであるため、制御信号も最大値に制限される。
【００１５】
請求項３に記載の本発明に係る実施の一形態においては、限界値が最小レベルを示し、影響回路は、コピー制御信号が最小レベルに達するときに積算動作を増大させる。例えば、キャパシタを帯電させることにより積算動作が得られる場合、このキャパシタは、コピー制御信号が最小レベルと等しくなるまで充電される。
【００１６】
請求項４に記載の本発明に係る実施の一形態において、コピー回路は、コピー制御信号を第１の電流としてノードに供給するための第１の電流源を備えている。決定回路は、制御可能であり得る所定の固定された第２の電流を上記ノードに対して供給するための第２の電流源を備えている。差分電流を得るために、第１の電流及び第２の電流は反対の極性を有している。例えば、第１の電流が上記ノードから引き出され、一方、第２の電流が上記ノードに対して供給される。決定回路は、上記ノードにおける電圧を制限するクランプ回路を更に備えている。影響回路は、上記ノードに接続された入力と、積算動作に影響を与えるために積算器の入力に接続された出力とを有する増幅器を備えている。上記ノードにおける電圧がクランプを必要としない範囲内にある限り差分電流がクランプ回路へと流れ、上記ノードにおける電圧が制御信号の制限を必要とする限界値に達する又は超える場合には、差分電流が影響回路に向かって流れる。電流源を有するそのようなコントローラは、集積回路内に簡単に実装することができる。
【００１７】
請求項５に記載の本発明に係る実施の一形態においては、積算器が積分キャパシタを備え、また、制御信号を制限しなければならないときにキャパシタに電流を供給し又はキャパシタから電流を引き出すために増幅器の出力が積分キャパシタに対して結合される。増幅器は、制御信号を制限する必要がないときには、全く影響を及ぼさない。従って、制限が不要な場合には、主ループは乱されない。
【００１８】
請求項６に記載の本発明に係る実施の一形態において、積算器は、積分キャパシタの両端間の電圧により決定される第３の電流として制御信号を供給するための第３の電流源を備えている。ここでも、制御信号は、電流源を積算するために簡単に生成される。尚、積分キャパシタにおける電圧は、制御電流及びコピー制御電流を生成するために両方の電流源を制御してもよい。あるいは、制御電流のみを制御し、コピー制御電流を得るように制御電流を反映させることもできる。
【００１９】
請求項７に記載の本発明に係る実施の一形態において、増幅器は、上記ノードに結合された制御入力を有するトランジスタと、積分キャパシタに結合される主電流経路とを備えている。従って、上記ノードにおける電圧は、積分キャパシタに供給され又は積分キャパシタから引き出される電流の量を決定する。
【００２０】
請求項８に記載の本発明に係る実施の一形態において、クランプ回路は、制御入力と、上記ノードに結合された主電流経路とを有するトランジスタを備えている。電圧源は、制御入力に結合されている。従って、トランジスタ制御入力の配置及び電圧源のレベルに応じて、トランジスタは、上記ノードにおける電圧が電圧源により供給される電圧よりも高い又は低い限り、差分電流を導通する。
【００２１】
請求項９に記載の本発明に係る実施の一形態において、コンパレータは、入力信号及び基準信号を受け取るための入力と、誤り信号を供給するための出力とを有する第１のトランスコンダクタンス増幅器を備えている。そのようなトランスコンダクタンス増幅器は、それ自体、良く知られている。積算器は、第１のコンダクタンス増幅器の出力間に配置されたキャパシタを備えている。第２のトランスコンダクタンス増幅器は、キャパシタの両端間に結合された入力と、制御信号を出力電流として供給するための第２の出力とを有している。コピー回路は、キャパシタの両端間に結合された入力と、コピー制御信号をコピー制御電流として供給するための第３の出力とを有する第３のトランスコンダクタンス増幅器を備えている。決定回路は、第３のトランスコンダクタンス増幅器の出力間に配置された電流源と、クランプとして作用するように第３のトランスコンダクタンス増幅器の出力間に配置された第１のトランジスタとを備えている。電流源は、限界値を制限電流として供給するようになっている。影響回路は、第１のトランスコンダクタンス増幅器の出力間に配置された主電流経路と、コピー制御電流が制限電流に達する場合にキャパシタの両端間の電圧に影響を与えるために第３のトランスコンダクタンス増幅器の出力のうちの一つに結合される制御入力とを有するトランジスタを備えている。トランジスタは、フィードバックループを得るように構成されている。トランスコンダクタ増幅器を伴うそのような実施は、集積回路において使用するのに非常に適している。
【００２２】
本発明の第２の態様に係る電流モード制御ＤＣ／ＤＣ変換器において、コントローラは、電流モード制御ＤＣ／ＤＣ変換器（電力変換器とも称される。）を調整するために使用される。電力変換器は、電源入力電圧を受けて電源出力電圧を負荷に対して供給する。電源出力電圧は、前述したコントローラの入力信号である。制御信号であるコントローラの出力信号は、電力変換器コントローラに対して供給される。
【００２３】
電力変換器コントローラ（ドライバ回路とも称される。）は、その出力電圧が制御信号によって決定されるように電力変換器を制御する。実際には、電流モード制御電力変換器において、制御信号は、インダクタに結合された制御可能スイッチがオフに切り換えられる限界値に電力変換器のインダクタの電流が達するレベルを決定する。コントローラは、電力変換器の出力電圧と基準電圧との間の差から制御信号を生成する。
【００２４】
ドライバ回路は、インダクタ電流を示す検出信号と制御信号とを比較して、検出信号のレベルが制御信号のレベルに達するときに制御可能スイッチをオフに切り換える。通常、制御可能スイッチは、固定周波数において動作しているオシレータのクロック信号によりオンに切り換えられる。制御可能スイッチのオン−オフ切り換えは、インダクタを流れる周期的に変化するインダクタ電流を引き起こす。
【００２５】
本発明に係るコントローラを使用することにより、電力変換器の出力電圧から制御信号までのフィードバックループを依然としてアクティブにしつつ、インダクタを流れる電流を制限することができる。これは、積算器の状態と制御信号との間のつながりが依然として存在するからである。コピー制御電流を伴う付加的な経路だけが、制限される制御信号を得るために積算動作に影響を及ぼすが、上記付加的な経路は積算動作と制御信号とを切り離さない。例えば、積算器が積分キャパシタを備えるアナログ積算器である場合には、キャパシタの電圧は、積算器の状態を表すとともに、制御信号のレベルを決定する。あるいは、積算器がデジタル積算器である場合、積算器が到達する値は、積算器の状態を表すとともに、制御信号のレベルを決定する。実際には、本発明において、積算器の状態は、基準信号と積算器の入力信号との間の差によって決定される。例えば、電力変換器の出力電圧に分岐させられるコントローラの入力信号が基準信号のレベルよりも高いレベルを有している場合、積算器は、キャパシタの電圧又はデジタル方式で記憶された値を減少させ、制御信号が減少する。制御信号が減少することにより、ドライバは、電力変換器の出力電圧を下げる動作を行う。検出電流が制御信号のレベルに達するときに制御可能スイッチがオフに切り換えられる電流モード電力変換器においては、スイッチのオン時間が減少するように、電力変換器の出力電圧が非常に高い場合に制御信号のレベルが減少すべきである。他の用途では、これが逆であってもよい。
【００２６】
通常、Ｉコントローラは、変換器の出力電圧を基準電圧から差し引いて誤り信号を得る。コントローラは、制御信号を得るために誤り信号に適用される伝達関数を有している。伝達関数は、例えば、Ｐ（比例）、Ｉ（積算）、Ｄ（微分）レギュレータの任意の組み合わせであってもよいが、少なくともＩ動作を有していなければならない。あるいは、伝達関数は、少なくとも積算動作を有するフィルタであってもよい。これに関連して、Ｉコントローラの伝達関数は、少なくとも積算動作を含んでいる。
【００２７】
請求項１１に記載の本発明に係る実施の一形態において、電流モード制御ＤＣ／ＤＣ変換器は、制御信号に対して補正信号を加えて修正制御信号を得る補正回路を更に備えている。補正信号は、当初の制御信号とインダクタ電流の平均値との間の差を表している。ドライブ回路は、インダクタ電流を表す検出信号と修正制御信号とを比較して、検出信号のレベルが修正制御信号のレベルに達するときに制御可能スイッチをオフに切り換える。このとき、スイッチは、検出信号のレベルが修正制御信号のレベルに達するときにオフに切り換えられる。従って、このとき、制御信号は、インダクタ電流の平均値に更に近似する。ここで、実際には、制御信号の制限は、ピークインダクタ電流ではなく平均インダクタ電流を有利に制限する。
【００２８】
従来の技術の電流モード制御ＤＣ／ＤＣ変換器においては、勾配補償が存在する場合、制御信号がインダクタ電流のピークレベルを表す。これは、制御信号が、スイッチをオフに切り換えるインダクタ電流のピークレベルを決定するからである。勾配補償が存在する場合、勾配補償制御信号は、依然として、インダクタ電流のピークレベルを表す。その結果、修正制御信号は、勾配補償信号が加えられるインダクタ電流のピークレベルを表す。これについては、図６及び図７を参照して詳しく説明する。差分入力電圧（基準電圧レベル−出力電圧レベル、又はその逆）から出力電圧までの開ループ利得は、ここでは電流モードコントローラとも称されるコントローラの接続形態（トポロジー）によって決まる。通常、電流モードコントローラはＰ、ＰＩ又はＰＩＤコントローラである。この開ループ利得の１利得周波数は、制御信号から平均出力電流までの伝達関数に依存するように現れる。従来の技術において、この伝達関数は１よりも小さい。その理由は、インダクタを流れるリップル電流によって、平均インダクタ電流がピーク電流よりも小さくなる（後者が制御される）からであり、また、存在する場合には、勾配補償によっても、ピークインダクタ電流が制御信号より小さくなる。
【００２９】
一方、本発明のこの実施の形態に係る電流モード制御ＤＣ／ＤＣ変換器は、制御信号を受け取るとともに検出されたレベルと比較されるべき設定レベルとして使用される修正制御信号を供給する補正回路を備えている。補正回路は、制御信号に対して補正信号を加えて修正制御信号を得る。修正制御信号は、インダクタ電流のピークレベルを決定するため、制御信号は、勾配補償が存在しない場合には、インダクタ電流のピークレベル−補正信号を表していなければならない。従って、補正信号がピークインダクタ電流と平均インダクタ電流との間の差を表している場合、制御信号は、ピークインダクタ電流の代わりに平均インダクタ電流をより一層表象する。言い換えると、差分入力電圧から出力電圧までの閉ループに起因して、出力電圧と基準電圧との間の差が同じ場合には、修正制御信号は、差分入力電圧から設定レベルまでの開ループの特性に依存しない。インダクタ電流の同じピーク値では、出力電圧が同じ値に達しなければならず、従って、設定レベル（ここでは、修正制御信号）が同じでなければならない。その結果、制御信号とインダクタを流れる平均電流との間の差を表す補正信号を加える補正回路を付加することにより、この差に伴って制御信号の値が下がる。ここで、電流モードコントローラにより供給される制御信号は、ピークインダクタ電流及び／又は勾配補償電流ではなく、平均インダクタ電流を表している。制御信号から平均出力電流までの伝達関数は１に更に等しくなり、−３ｄＢ帯域幅が増大する。また、このとき、ピーク電流の代わりに平均インダクタ電流が制限されるのが有益である。
【００３０】
補正回路は、インダクタ電流の平均値と極値との間の差を表す補正信号を加えてもよい。この場合、制御信号は、インダクタを流れる平均電流に更に等しくなる。これは、ピーク電流と平均電流との間の差が補償されるからである。あるいは、少なくとも、この差が減少される。
【００３１】
また、電流モード制御ＤＣ／ＤＣ変換器が勾配補償信号を生成する勾配補償回路を更に備えている場合には、先と同様、補正回路が制御信号に対して補正信号を加えて修正制御信号を得る。この場合、補正信号は、スイッチオフの瞬間における勾配補償信号のレベルと、インダクタを流れるピーク電流と平均電流との間の差との和であり、又は、この和を表すものである。インダクタを流れるピーク電流と平均電流との間の差は既に考慮に入れられており、勾配補償によって導入される更なる減衰も除去される。その結果、制御信号は、インダクタを流れる平均電流を表す。これも先と同様に、コントローラの制御信号を制限することにより勾配補償とは無関係に電力変換器の平均電流が制限されるという利点を有する。
【００３２】
請求項１２に記載の本発明に係る実施の一形態において、制限回路は、制御信号の最小値及び／又は最大値を制限するために使用される。この場合、制御信号はインダクタを流れる平均電流を表すため、そのような制限回路はこの平均電流を直接に制限する。このとき、制御信号のコピーだけでなく、補正電流のコピーも生成される。ここで、制限回路は、コピー制御信号とコピー補正信号との和が限界値に達する時期を検出するとともに、それに応じて積算器に影響を与えて、制限された制御信号を得る。
【００３３】
請求項１３に記載の本発明に係る実施の一形態においては、先と同様、コピー制御信号及びクランプ回路を実施するために電流源の容易な積算が使用される。
【００３４】
請求項１４に記載の本発明に係る実施の一形態においては、電流源の容易な積算によりコピー補正信号が生成される。
【００３５】
請求項１５に記載の本発明に係る実施の一形態においては、電流モード制御ＤＣ／ＤＣ変換器がバックコンバータであり、信号は、ノードで合計される電流である。電流モードコントローラは、制御信号により決定される制御電流を上記ノードに対して供給する制御された電流源を備えている。補正回路は、補正信号を補正電流として上記ノードへ供給する電流源を備えている。検出回路は、インダクタ電流を検出して、検出信号を検出電流として上記ノードへ供給する。制御電流及び補正電流の極性は、同じであるとともに、検出電流の極性と反対である。従って、例えば、検出電流が上記ノードに向かって流れる場合には、制御電流及び補正電流の両方が上記ノードから離れるように流れる。ドライバ回路は、検出電流のレベルが制御電流と補正電流との和のレベルを超える時期を決定するために上記ノードに結合されている。検出電流がこの和を超えると、スイッチがオフに切り換えられる。
【００３６】
本発明のこれらの態様及び他の態様は、以下に説明される実施の形態から明らかであり、当該実施の形態を参照して上記態様について説明する。
【発明を実施するための最良の形態】
【００３７】
図１は、従来の技術における電流モード制御ＤＣ／ＤＣ変換器のブロック図を示している。特に、バッテリ寿命を延ばすためにハンドヘルド機器が送信電力を経済的に管理しなければならない電機通信システムにおいては、送信出力増幅器の電源電圧が実際の送信電力に最適に適合するように制御されなければならない。電源電圧を供給する電流モードＤＣ／ＤＣ変換器（更には、電力変換器又は変換器とも称される。）は、その出力電圧を迅速に且つ正確に調整できなければならない。ここで、以下では、電流モードＤＣ／ＤＣ変換器を電力変換器又は単に変換器とも称する。ハンドヘルド機器におけるこの用途において、負荷ＬＯは、出力増幅器等のハンドヘルド機器の回路を表している。
【００３８】
出力増幅器は、変換器の出力電圧ＶＯと基準電圧Ｖｒとの間の差によって決まる制御信号ＩＣＯを供給する電流モードコントローラ１（コントローラとも称する）を備えている。基準電圧Ｖｒは、一定であってもよく、又は、対応する様々な出力電圧ＶＯを得るように変化させられてもよい。電流モードコントローラ１は、基準電圧Ｖｒと出力電圧ＶＯとの間の差を表す誤り信号ＥＲを供給するために出力電圧ＶＯを基準電圧Ｖｒから差し引く減算器１０を備えている。減算器１０の代わりに、誤り信号ＥＲを得るために出力電圧ＶＯと基準電圧Ｖｒとを比較するコンパレータが使用され得る。電流モードコントローラ１は、制御信号ＩＣＯを得るために誤り信号ＥＲを積算する積算器１１を更に備えている。通常、コントローラ１は、Ｐ（比例）コントローラ、Ｉ（積算）コントローラ、ＰＩ（比例・積算）コントローラ、又は、ＰＩＤ（比例・積算・微分）コントローラである。そのようなコントローラは、技術的に良く知られている。尚、以下でコントローラ１について言及する場合には、コントローラが少なくとも積算器１１により行われる積算動作を含むものとする。しかしながら、コントローラ１は、比例及び／又は微分動作を更に含んでいてもよい。
【００３９】
オプションの勾配補償回路２は、勾配補償信号を制御信号ＩＣＯから差し引いて勾配補償制御信号ＳＣＯを得る。通常、勾配補償信号は、鋸歯形状、放物線形状又は折れ線形状をなしている。検出回路６は、スイッチＳ１を通じて流れる電流ＩＳ１を検出する。検出回路６は、インダクタＬを通じて流れるインダクタ電流ＩＬを代表する任意の電流を検出してもよい。例えば、検出回路６は、インダクタ電流ＩＬを直接に検出するためにインダクタＬと直列に配置されてもよく、又は、検出回路６は、（図示のように）スイッチＳ１と直列に若しくはスイッチＳ２と直列に配置されてもよい。検出回路６がスイッチのうちの一方Ｓ１又はＳ２と直列に配置される場合、インダクタ電流ＩＬは、関連するスイッチが閉じられている時間の間にのみ検出される。インダクタ電流ＩＬを表すべき検出信号ＳＥが電圧として検出されてもよく、例えば、この電圧は、スイッチのうちの一方Ｓ１又はＳ２の主電流経路上において検出されてもよい。スイッチＳ１，Ｓ２はＭＯＳＦＥＴであることが好ましいが、バイポーラトランジスタ又は他の制御可能な半導体デバイスが使用されてもよい。スイッチＳ２の代わりに、ダイオードが使用されてもよい。
【００４０】
コンパレータ３は、検出信号ＳＥと勾配補償制御信号ＳＣＯとを比較して、検出信号ＳＥのレベルが勾配補償制御信号ＳＣＯのレベルに達するときにセット−リセットフリップフロップ４のリセット入力Ｒへリセット信号ＲＳを供給する。セット−リセットフリップフロップ４の代わりに、より複雑な回路が使用されてもよい。オシレータ５は、セット−リセットフリップフロップ４のセット入力Ｓに対して供給されるクロック信号ＣＬＫを生成する。セット−リセットフリップフロップ４の非反転出力Ｑは、スイッチＳ１の制御入力に対して制御信号ＳＣ１を供給し、セット−リセットフリップフロップ４の反転出力Ｑｎは、スイッチＳ２の制御入力に対して制御信号ＳＣ２を供給する。しかしながら、通常、同期スイッチＳ２の制御は更に複雑となり得る。また、スイッチＳ２がダイオードとなることもあり得る。その場合には、無論、制御信号は不要である。セット−リセットフリップフロップ４がコンパレータ３のリセット信号ＲＳによってリセットされると、スイッチＳ１が開かれ、スイッチＳ２が閉じられる。セット−リセットフリップフロップ４がセット入力ＳにおいてクロックパルスＣＬＫによりセットされると、スイッチＳ１が閉じられ、スイッチＳ２が開かれる。
【００４１】
スイッチＳ１，Ｓ２の主電流経路は、入力電圧Ｖｂを変換器に対して供給するＤＣ電源の端子間で直列に配置される。インダクタＬは、スイッチＳ１，Ｓ２の主電流経路の接合部と出力電圧ＶＯが供給される変換器の出力との間に配置されている。変換器の出力には、平滑キャパシタＣと負荷ＬＯとの並列配置が存在する。インダクタを流れる電流がＩＬで示されている。
【００４２】
ここで、以下、従来の技術におけるバックコンバータの動作について簡単に説明する。開始状況は、クロックパルスＣＬＫがセット−リセットフリップフロップ４をセットすることであると仮定する。ここで、スイッチＳ１が閉じられ、スイッチＳ２が開かれて、それにより、インダクタ電流ＩＬが増大する。インダクタ電流ＩＬは、検出信号ＳＥが補償制御信号ＳＣＯに等しくなるまで増大する。このとき、リセット信号ＲＳによりセット−リセットフリップフロップ４がリセットされて、スイッチＳ１が開かれ、スイッチＳ２が閉じられる。セット−リセットフリップフロップ４が次のクロックパルスＣＬＫにより再びセットされるまでインダクタ電流ＩＬが減少する。
【００４３】
図２は、本発明に係るコントローラの実施の一形態の回路図を示している。ここで、図１に関して説明した電流モードコントローラ１は、少なくとも積算動作を行うコントローラ１とみなされる。コントローラ１は、コンパレータ又は減算器１０と、積算器１１と、コピー回路８１と、決定回路８５と、影響回路８３とを備えている。コンパレータ又は減算器１０は、基準信号Ｖｒと制御されるべき入力電圧ＶＯとの間の差である誤り信号ＥＲを決定する。積算器１１は、誤り信号ＥＲを積算して、制御信号ＩＣＯを供給する。積算器１１は、積算器１１の積算動作に影響を与えることができる入力ＩＩＮを有している。コントローラ１は、入力信号ＶＯを受け取る入力と、制御信号ＩＣＯを供給する出力とを有している。入力信号ＶＯが基準信号Ｖｒと等しくなるように、入力信号ＶＯが基準信号Ｖｒと比較されて、差ＥＲが積算され、更なる回路を制御するために使用することができる制御信号ＩＣＯが供給される。
【００４４】
コピー回路８１は、制御信号ＩＣＯを受け取るとともに、制御信号ＩＣＯに比例するコピー制御信号ＩＣＯＣを供給する。例えば、制御信号ＩＣＯが電流である場合、この電流は、コピーを得るように反映されてもよい。決定回路８５は、コピー制御信号ＩＣＯＣを受け取るとともに、コピー制御信号ＩＣＯＣが限界値ＩＭＩＮ又はＩＭＡＸに達する又は逸脱するかどうかを示す制御信号ＬＣＳを供給する。影響回路８３は、制御信号ＬＣＳを受け取って、影響信号ＩＡを積算器１１の入力ＩＩＮに対して供給し、積算器１１の積算動作に影響を与える。積算動作に影響を与えるとは、例えば、付加的な信号が誤り信号ＥＲに対して加えられ、それにより、積算器が補正された制御信号ＩＣＯを供給することを意味する。例えば、コピー制御信号ＩＣＯＣが最大レベルＩＭＡＸに達することを決定回路８５が検出する場合、影響回路８３は、誤り信号ＥＲを減少させる又は制御信号ＩＣＯが更に増大しないように誤り信号ＥＲから差し引かれる影響信号を生成する。事実上、制限時には、コピー回路８１、決定回路８５、影響回路８３により形成される閉ループに起因して、コピー制御信号ＩＣＯＣが最大レベルＩＭＡＸに制限されるように積算動作が影響信号ＩＡにより影響される。コピー制御信号ＩＣＯＣを最小レベルに制限する場合にも同様の論法が適用できる。
【００４５】
制限動作がコピー制御信号ＩＣＯＣに対して適用され制御信号ＩＣＯに対して適用されないため、入力電圧ＶＯから制御信号ＩＣＯまでのループは開かれない。その結果、制御信号ＩＣＯ及び積算器１１の状態は、依然として互いに一致する。従って、制限動作がもはや必要とされない場合に、積算器１１の状態は逸脱しておらず、積算器１１がその公称状態を回復するために必要な時間は過剰に長くならない。
【００４６】
尚、コピー制御信号ＩＣＯＣを制限することにより、制御信号ＩＣＯも制限される。コントローラ１が使用される規制ループでは、しばしば、例えば制御されるべき回路の過負荷を防止するために制御信号ＩＣＯを制限する必要がある。特に制御されるべき回路が電力変換器である場合には、電力変換器の構成要素を流れる電流又は当該構成要素の両端間の電圧が制限されなければならない。他の用途においては、回路が制御される速度を制限しなければならない場合がある。
【００４７】
減算器１０及び積算器１１を備える主ループが既知のＩコントローラであることに留意しなければならない。総称して制限回路８とも称されるコピー回路８１、決定回路８５、影響回路８３は、本発明の実施の一形態を規定する。
【００４８】
図３は、制御信号が最大値に制限されるコントローラの実施の一形態の回路図を示している。コントローラ１は、積分キャパシタＣ１と電流源１１２とを備える積算器１１を備えている。図３において、コントローラ１は、積算器１１のみを備えており、従ってＩコントローラである。キャパシタＣ１の両端間の電圧ＶＣは、電流である制御信号ＩＣＯを供給するために電流源１１２を制御する。しかしながら、コントローラ１は、電流源１１２にも影響を与える、従って制御信号ＩＣＯにも影響を与えるＰ動作及び／又はＤ動作（いずれも図示せず）を含み得る。積算器１１の積算動作は、デジタル方式の解決策を用いて得られてもよい。
【００４９】
キャパシタＣ１の両端間の電圧ＶＣは、制御電流ＩＣＯを得るために電流源１１２に対して供給されるとともに、制御電流ＩＣＯのコピー制御電流ＩＣＯＣを得るために制限回路８の電流源８１に対して供給される。あるいは、電圧ＶＣが電流源１１２だけに対して供給されてもよく、また、コピー制御電流ＩＣＯＣが制御電流ＩＣＯの反映された及び／又はスケーリングされたバージョンであってもよい。コピー電流ＩＣＯＣは、ノードＮ２から引き出されてもよい。制限回路８は、電流源８０と、クランプ回路（クランパ）８２と、増幅器８３とを更に備えている。電流源８０は、電流ＩＭＡＸをノードＮ２に対して供給する。電流ＩＭＡＸは、コピー電流ＩＣＯＣが制限されるべき最大値を表している。クランプ回路８２は、ノードＮ２における電圧ＶＮを最大値に制限するためにノードＮ２に対して結合されている。差分電流ＩＣＬは、電流ＩＭＡＸ−コピー制御電流ＩＣＯＣに等しい。増幅器８３の入力は電圧ＶＮを受け取るとともに、増幅器の出力は、コピー電流ＩＣＯＣが電流ＩＭＡＸに達する又は電流ＩＭＡＸを上回る場合に積算器１１の積算動作を減少させるために積算器１１の入力に対して接続されている。積算器１１が積分キャパシタＣ１を備える図示の実施の形態において、増幅器８３は、制限が働いているときにこのキャパシタＣ１から電流ＩＡを引き出す。
【００５０】
図３は、単なる一例として、クランプ回路８２及び増幅器８３の特定の実施の形態を示している。クランプ回路８２及び増幅器８３は、常にこれらのうちの一方だけが電流を通電するように構成されている。クランプ回路８２は、ノードＮ２と図３ではグランドである基準電位との間に配置された主電流経路を有するＦＥＴ８２０を備えている。電圧レベルＶＣＬＨを供給する電圧源８２１は、ＦＥＴ８２０の制御電極と基準電位との間に接続されている。増幅器８３は、ノードＮ２に接続された制御電極を有するＦＥＴ８３０と、積算器１１の入力Ｉ１と基準電位との間に接続された主電流経路とを備えている。コピー電流ＩＣＯＣが最大電流ＩＭＡＸよりも小さい限り、クランプ回路８２は、差分電流ＩＣＬを減少させるとともに、電圧ＶＮを最大値に制限し、また、増幅器８３の電流ＩＡがゼロになる。コピー電流ＩＣＯＣが最大電流ＩＭＡＸよりも大きくなると直ちに、差分電流ＩＣＬが極性を変え、電圧ＶＮが降下する。電圧ＶＮのレベルの低下に起因して、クランプ回路８２は電流を減少させることを止め、増幅器８３は、積算動作を減少させるためにキャパシタＣ１から電流を引き出し始める。増幅器８３が動作中のときに制限回路８により形成される制御ループは、最大電流ＩＭＡＸに制限されるコピー電流ＩＣＯＣを得るために積算動作が影響されるように大きな開ループ増幅定数を有するべく設計される。その結果、制御電流ＩＣＯも最大値に制限される。図４を参照しながら図３の制限回路８の動作について更に詳しく説明する。
【００５１】
図４は、制御信号の最大値までの制限を明確にする信号を示している。図４Ａは、差分入力電圧Ｖｒ−ＶＯ、即ち、積算器１１の入力信号である誤り信号ＥＲを示している。図４Ｂは、積算器１１のキャパシタＣ１における電圧ＶＣを示している。図４Ｃは、コピー制御電流ＩＣＯＣ及び制御電流ＩＣＯを示している。コピー電流ＩＣＯＣは、制御電流ＩＣＯに等しいと仮定する。しかしながら、実用的な実施において、コピー制御電流ＩＣＯＣは、制御電流ＩＣＯのスケーリングされたバージョンであってもよい。図４Ｄは差分電流ＩＣＬを示しており、図４ＥはノードＮ２における電圧ＶＮを示しており、図４Ｆは積分キャパシタＣ１から引き出された電流ＩＡを示している。
【００５２】
コントローラは開ループモードで動作しており、また、瞬間０において、差分入力信号Ｖｒ−ＶＯのレベルが上昇させられると仮定する。積算器１１がキャパシタＣ１を帯電させ始めると、電圧ＶＣが上昇し始める。図３においては、積算器１１のみが積算動作を含んでいるが、以下では、積算器がＰＩコントローラであると仮定する。制御電流ＩＣＯ及びそのコピーＩＣＯＣは比例増加（図４ＣにおいてＰにより示されている）及び積算増加（図４ＣにおいてＩにより示されている）を示している。差分電流ＩＣＬはクランプ回路８２へと流れており、電圧ＶＮは高く、従って、クランプ回路８２は、減少している差分電流ＩＣＬを減少させることができる。増大しているコピー制御電流ＩＣＯＣが、電流源８０によりノードＮ２に対して供給される最大電流ＩＭＡＸに近くなるため、差分電流ＩＣＬが減少する。増幅器により導通される電流ＩＡは、電圧ＶＮの高いレベルに起因してゼロになる。
【００５３】
瞬間ｔ１においては、コピー制御電流ＩＣＯＣが最大電流ＩＭＡＸに等しくなる。このとき、差分電流ＩＣＬがゼロになり又はわずかにマイナスになり、また、電圧ＶＮが低レベルまで降下する。その結果、クランプ回路８２が通電を止め、増幅器８３が電流ＩＡを導通し始める。ここで、フィードバックループが得られる。増幅器８３は大きな電流利得（電流増幅率）を有し、増幅器８３の入力電流は無視することができ、従って、コピー制御電流ＩＣＯＣが最大電流ＩＭＡＸに等しくなるときにフィードバックループの平衡が回復される。そのため、コピー制御電流ＩＣＯＣが最大値ＩＭＡＸに制限される。
【００５４】
瞬間ｔ２では、差分入力電圧Ｖｒ−ＶＯが更に増大される。コントローラ１１の比例部分は、制御電流ＩＣＯ及びそのコピーＩＣＯＣにおける高い比例電流を出力する。この更なる電流は図４Ｃに示されていない。これは、この更なる電流が、電流ＩＡを増大させて付加的な比例電流を補償する増幅器８３の補償動作によって直ちに補償されるからである。この付加的な電流ＩＡは、ノードＮ２における電圧ＶＮの更なる減少によって得られる。
【００５５】
瞬間ｔ３においては、入力差分電圧Ｖｒ−ＶＯがマイナスになるように基準電圧が減少させられる。積算器１１の比例部分は、その値が最大値ＩＭＡＸを直ちに下回って降下する制御電流ＩＣＯ及びそのコピーＩＣＯＣにおけるマイナスの比例寄与部分Ｐ’を出力する。電圧ＶＮが急速に立ち上がって、増幅器の電流ＩＡが流れを止め、クランプ回路８２は、増大する差分電流ＩＣＬを導通し始める。このとき、電流制限ループが開かれ、キャパシタＣ１の電圧ＶＣはもはや制限回路８によって影響されなくなる。マイナスの入力差分電圧Ｖｒ−ＶＯに起因して、キャパシタＣ１の電圧ＶＣは、減少し始める。積算器１１の積算部分が、Ｉ’により示されている。
【００５６】
尚、キャパシタＣ１を有するアナログ積算器１１に関して制限回路８が説明されているが、積算器１１はカウンタ等のデジタル回路と共に実施されてもよい。このとき、増幅器８３は、カウンタのアップダウン計数機構に作用しなければならない。積算器１１は、Ｐ動作を欠いていてもよく及び／又はＤ動作を含んでいてもよい。
【００５７】
コントローラ１が電力変換器に設けられる場合には、トランジスタスイッチＳ１を流れる最大電流の保護が働く前であってインダクタＬが飽和させられる前に制限回路８が制御電流ＩＣＯを制限するように最大電流ＩＭＡＸの値を選択することが重要である。
【００５８】
尚、電力変換器のスイッチＳ１，Ｓ２を過大な電流から保護しなければならない既存の保護回路は、変換器の平均出力電流ＩＯＡを制限することができない。その代わり、これらの保護回路は、リップル電流の存在により、スイッチを流れる最大電流を制限する。しかしながら、リップル電流は出力電圧と共に変化する。リップル電流の振幅は、出力電圧がバッテリ電圧Ｖｂの約半分になるときに最大となり、また、リップル電流の振幅は、出力電圧がゼロに近い又はバッテリ電圧Ｖｂに近い場合にゼロに近づく。
【００５９】
第１の既知の保護回路は、制御スイッチＳ１を流れる電流を検出するとともに、その電流を最大値と比較する。制御スイッチＳ１は、当該制御スイッチＳ１を流れる電流が最大値よりも大きくなることが検出されると直ちにリセットされる。コントローラは、増大する制御電流に応答し、次の切り換えサイクルで再び、制御スイッチＳ１は、当該制御スイッチＳ１を流れる電流が最大値よりも大きくなることが検出されると直ちにリセットされる。これは、過大な電流の原因が取り除かれるまで続く。実際には、制限ループが主ループを開き、従って、過電流状態から回復するのにかなりの時間を要する。
【００６０】
前述したように、米国特許第６，６１１，１３１Ｂ号（特許文献１）は、前述した関連する問題を有する二つの他の従来の技術における保護回路を開示している。
【００６１】
図５は、制御信号が最小値に制限されるコントローラの実施の一形態の回路図を示している。コントローラ１は、図３に示されるコントローラと同一である。従って、図３の場合と同様に、キャパシタＣ１の両端間の電圧ＶＣは、制御電流ＩＣＯを得るために電流源１１２に対して供給され、制御電流ＩＣＯのコピー制御電流ＩＣＯＣを得るために制限回路８の電流源８１に対して供給される。この場合も先と同様に、コピー電流ＩＣＯＣがノードＮ２から引き出される。
【００６２】
制限回路８は、電流源８０’と、クランプ回路８２と、増幅器８３とを更に備えている。電流源８０’は電流ＩＭＩＮをノードＮ２に対して供給する。電流ＩＭＩＮは、コピー電流ＩＣＯＣが制限されるべき最小値を表している。クランプ回路８２は、ノードＮ２における電圧ＶＮを最小値に制限するためにノードＮ２に対して結合されている。増幅器８３の入力は電圧ＶＮを受けるとともに、増幅器の出力は、コピー電流ＩＣＯＣが電流ＩＭＩＮに達し又は電流ＩＭＩＮを下回る場合に電流ＩＡをキャパシタＣ１に対して供給して積算動作を増大させるために積算器１１の入力に対して接続されている。
【００６３】
図５に示される制限回路８の動作は、図３に示される制限回路８の動作に相当する。簡単に言うと、コピー制御電流ＩＣＯＣが最小電流ＩＭＩＮよりも大きい限り、ノードＮ２における電圧ＶＮは低く、差分電流ＩＣＬはクランプ回路８２により導通される。増幅器８３が動作せず、電流ＩＡがゼロになる。コピー電流ＩＣＯＣが最小電流ＩＭＩＮに等しくなると、電圧ＶＮが増大し、それにより、クランプ回路８２が通電を停止する。増幅器８３は、コピー電流ＩＣＯＣが更に減少することを防止するため、キャパシタＣ１へ電流ＩＡを供給し始める。
【００６４】
図５は、単なる一例として、クランプ回路８２及び増幅器８３の特定の実施の形態を示している。クランプ回路８２及び増幅器８３は、常にこれらのうちの一方だけが電流を通電するように構成されている。クランプ回路８２は、ノードＮ２と図３ではプラス電位Ｖ＋である基準電位との間に配置された主電流経路を有するＦＥＴ８２２を備えている。電圧レベルＶＣＬＬを供給する電圧源８２３は、ＦＥＴ８２２の制御電極と他の基準電位（グランド）との間に接続されている。増幅器８３は、ノードＮ２に接続された制御電極を有するＦＥＴ８３１と、積算器１１の入力Ｉ１と基準電位Ｖ＋との間に接続された主電流経路とを備えている。コピー電流ＩＣＯＣが最小電流ＩＭＩＮよりも大きい限り、クランプ回路８２は、差分電流ＩＣＬを調達するとともに、電圧ＶＮを最小値に制限する。コピー電流ＩＣＯＣが最小電流ＩＭＩＮに等しくなると直ちに、差分電流ＩＣＬが極性を変え、電圧ＶＮが上昇する。電圧ＶＮのレベルが上昇することにより、クランプ回路８２は電流を調達することを止め、増幅器８３は、積算動作を増大させるためにキャパシタＣ１へ電流を供給し始める。増幅器８３が動作中のときに制限回路８により形成される制御ループは、最小電流ＩＭＩＮに制限されるコピー電流ＩＣＯＣを得るために積算動作が影響されるように大きな開ループ増幅定数を有するべく設計される。その結果、制御電流ＩＣＯも最小値に制限される。
【００６５】
図６は、本発明に係る電流モード制御ＤＣ／ＤＣ変換器の実施の一形態の回路図を示している。この実施の形態は、図１に示される従来の技術の変換器のブロック図に基づいている。図６は、電流源を使用する集積回路における想定し得る実施を示している。
【００６６】
先ず初めに、図１に示される変換器を有する回路等価物について説明する。この場合、補正電流ＩＣＲを供給する電流源７０は未だ存在していないとする。コントローラ１は、基準電圧Ｖｒ及び入力電圧ＶＯ（電力変換器の出力電圧）を受け取って同一の誤り信号ＥＲを供給する同一の減算器１０を備えている。積算器１１は、誤り信号ＥＲを積算して、制御電流ＩＣＯをノードＮ１から引き出すために電流源１１１を制御する制御信号ＣＯを得る。電流モードコントローラＣＣは、積算器１１の他にも、ＰＩコントローラ又はＰＩＤコントローラを得て誤り信号ＥＲから制御信号ＣＯを生成するためにＰ動作及び／又はＤ動作を含んでいてもよい。
【００６７】
勾配補償回路２は、勾配補償電流ＩＳＬをノードＮ１へ供給する電流源２０を備えている。ここで、検出回路６は、インダクタ電流ＩＬを代表する検出電流ＩＳＥをノードＮ１に対して供給する。ノードＮ１における電圧は、電流ＩＣＯ，ＩＳＥ，ＩＳＬの総和によって決定される。また、コンパレータ３は、検出電流ＩＳＥのレベルが制御電流ＩＣＯと勾配補償電流ＩＳＬとの差に等しくなる時期を示すリセット信号ＲＳを供給する増幅器３０を備えている。オシレータ５及びセット−リセットフリップフロップ４はいずれも図１に示される同じ項目と同一である。また、スイッチＳ１，Ｓ２、インダクタＬ、キャパシタＣ、負荷ＬＯにより形成される接続形態は、図１に示されるそれと同じである。既知の変換器の集積回路におけるこの実施の動作及びその欠点については、図７に示される信号を参照して詳しく説明する。
【００６８】
本発明に係る変換器の実施の一形態では、補正回路７が加えられる。図６に示される実施の形態において、補正回路７は、補正電流ＩＣＲをノードＮ１から引き出す電流源７０を備えている。この実施の形態の動作については、図８に示される信号を参照して詳しく説明する。補正回路７の他の実施の形態については、図１１及び図１２を参照して説明する。
【００６９】
図７は、従来の技術の電流モード制御ＤＣ／ＤＣ変換器の動作を明らかにする信号を示している。図７は、切り換え期間Ｔの終了時ｔ＝Ｔにおけるインダクタ電流ＩＬのレベルが切り換え期間Ｔの開始時ｔ＝０におけるインダクタ電流ＩＬのレベルと同じである定常状態の状況を示している。スイッチＳ１を流れる電流ＩＳ１は、スイッチＳ１が閉じられている間の瞬間０から瞬間ＤＴまで続くオン期間中に亘ってインダクタ電流ＩＬと同一である。検出電流ＩＳＥは、スイッチＳ１を流れる電流ＩＳ１に比例する。制御電流ＩＣＯは、定常状態において所定の一定のレベルを有している。制御電流ＩＣＯと勾配補償電流ＩＳＬとの差分電流がＩＣＯ−ＩＳＬにより表される曲線として示されている。瞬間ＤＴでは、検出電流ＩＳＥが差分電流ＩＣＯ−ＩＳＬと等しくなり、セット−リセットフリップフロップ４がリセットされる。スイッチＳ１が開かれ、スイッチＳ２が閉じられる。ここで、瞬間ＤＴから瞬間Ｔまで続くオフ期間中にインダクタ電流ＩＬが減少する。スイッチＳ１を流れる電流ＩＳ１、従って検出電流ＩＳＥがゼロまで降下し、勾配補償電流ＩＳＬがオフに切り換えられ（ＩＳＬ＝０）、差分電流ＩＣＯ−ＩＳＬが制御電流ＩＣＯと等しくなる。実用的な実施の形態では、電流が実際の電流のスケーリングされたバージョンであってもよいことに留意しなければならない。平均インダクタ電流ＩＬＡが破線で示されている。バックコンバータにおいて、平均出力電流ＩＯＡは、平滑キャパシタＣと負荷ＬＯとの並列構成に対して供給される電流であり、従って平均インダクタ電流ＩＬＡに等しい。この平均出力電流ＩＯＡは切り換え期間Ｔに亘って平均化される。その出力にスイッチＳ２を有するブーストコンバータの場合、この並列構成に対して供給される電流は、インダクタＬを流れる平均電流ＩＬＡとは異なる。
【００７０】
図７から明らかなように、制御電流ＩＣＯから平均出力電流ＩＯＡまでの利得は１ではない。これは、勾配補償電流ＩＳＬ及びインダクタ電流ＩＬのリップルＩＲＩによって引き起こされる。勾配補償電流ＩＳＬにより、制御電流ＩＣＯがピークインダクタ電流ＩＬＰよりも大きくなる。リップル電流ＩＲＩにより、平均インダクタ電流ＩＬＡがピークインダクタ電流ＩＬＰよりも小さくなる。制御電流ＩＣＯから平均出力電流ＩＯＡまでの利得（増幅率）Ａｉは、
Ａｉ＝ＩＯＡ／ＩＣＯ
である。電流モード制御ＤＣ−ＤＣバックコンバータの小信号帯域幅への影響を明らかにするため、コントローラ１１がＰＩコントローラであると仮定し、それにより、電流モードコントローラ１の入力（Ｖｒ及びＶＯ）から出力（ＩＣＯ）への伝達関数が、
ＩＣＯ／（Ｖｒ−ＶＯ）＝ｇＨＦ×（１＋ｊωτ）／ｊωτ
となるものとする。ここで、ｇＨＦは高周波伝達関数（比例部分）の値であり、τは積算部分の時定数である。
【００７１】
出力電圧ＶＯがキャパシタＣによりフィルタ処理され、負荷ＬＯがレジスタであると考えられる。従って、平均出力電流ＩＯＡから出力電圧ＶＯへの伝達関数は、
ＶＯ／ＩＯＡ＝Ｒ／（１＋ｊωＲＣ）
となる。従って、差分入力電圧Ｖｒ−ＶＯから出力電圧ＶＯまでの開ループ利得は、以下のようになる。
ＶＯ／（Ｖｒ−ＶＯ）
＝Ａｉ×ｇＨＦ×Ｒ×（１＋ｊωτ）／（ｊωτ×（１＋ｊωＲＣ））
【００７２】
開ループ利得は、ｆｐ＝１／（２πＲＣ）で低周波極を有し、ｆｚ＝１／（２πτ）で高周波ゼロを有している。
【００７３】
開ループ利得の１利得周波数は、
ｆｌ＝（Ａｉ×ｇＨＦ）／（２πＣ）
となる。
【００７４】
閉ループ利得は、開ループの１利得周波数ｆ１で近似できる−３ｄＢ帯域幅ｆ３を有している。従って、閉ループの−３ｄＢ帯域幅ｆ３は、出力キャパシタＣの値、高周波伝達関数ｇＨＦの値、制御電流ＩＣＯから平均出力電流ＩＯＡまでの伝達関数の利得Ａｉの値によって決まる。キャパシタＣ及び伝達関数ｇＨＦの値はよく知られているが、利得Ａｉの値は、１よりも小さく、固定されていない。Ａｉが１よりも小さいという事実に起因して、基準電圧Ｖｒから出力電圧ＶＯまでの伝達関数の閉ループ帯域幅は、可能な最大値よりも小さい。これは欠点である。なぜなら、出力での基準電圧Ｖｒの高速変動に正確に従うことが変換器の可能性を制限するからである。
【００７５】
図８は、図６に示される電流モード制御ＤＣ／ＤＣ変換器の動作を明らかにする信号を示している。ここでは、補正電流ＩＣＲをノードＮ１から引き出す電流源７０を備える補正回路７が加えられている。同じ定常状態では、同じ電流ＩＳ１がスイッチＳ１を通じて流れるため、検出電流ＩＳＥは、従来の技術の変換器のそれと同じである。また、勾配補償電流ＩＳＬは、従来の技術の変換器のそれと同じであるとみなされる。この場合も先と同様に、同じ定常状態において、ノードＮ１における全電流は、同じ瞬間ＤＴにおいてセット−リセットフリップフロップ４のリセットを引き起こす。その結果、補正回路７を加えた影響により、制御電流ＩＣＯは、補正電流ＩＣＲの値に伴って正確に減少しなければならない。
【００７６】
従って、補正電流ＩＣＲが、スイッチオフ瞬間ＤＴでの勾配補償電流ＩＳＬのレベルとリップル電流ＩＲＩの半分との和に等しくなるように選択される場合には、制御電流ＩＣＯが平均インダクタ電流ＩＬＡと等しくなる。その結果、制御電流ＩＣＯから平均出力電流ＩＯＡまでの伝達関数の利得Ａｉが１に等しくなり、基準電圧Ｖｒから出力電圧ＶＯまでの伝達関数の閉ループ帯域幅がその最大値を有する。
【００７７】
ここで、以下では、そのような補正回路７を有する変換器の動作について説明する。この場合も先と同様に、単なる一例として、変換器がバックコンバータであり、コントローラＣＣは積算器１１を備えるＰＩコントローラである。また、電流源７０は、一例として図示のようにノードＮ１から制御電流ＩＣＯを引き出す電流源１１１に近いノードＮ１から補正電流ＩＣＲを引き出す。補正電流ＩＣＲと制御電流ＩＣＯとの和は、ノードＮ１から引き出される合計電流ＩＭＣにより示されている。勾配補償電流ＩＳＬと検出電流ＩＳＥとの和がノードＮ１に向かって流れている。従って、セット−リセットフリップフロップ４は、勾配補償電流ＩＳＬが差し引かれる合計電流ＩＭＣのレベルに検出電流ＩＳＥが達する瞬間ＤＴにおいてリセットされる。合計電流ＩＭＣは、図１１及び図１２では修正制御電流ＭＣＯとも称される。
【００７８】
図８において、補正電流ＩＣＲは、修正制御信号ＩＭＣが図７の制御信号ＩＣＯと同じレベルを有するような値を有しているものとする。その結果、図８における制御信号ＩＣＯは、平均インダクタ電流ＩＬＡ及び平均出力電流ＩＯＡと直接に対応する。用語「対応する」は、実際の電流のスケーリングされたバージョンが使用されてもよいことを示すために使用される。他の総ての態様において、図８は、図７と同じである。
【００７９】
ここで、以下の計算において、補正電流ＩＣＲの値は、勾配補償が放物線形状であるバックコンバータに関して決定される。図７から分かるように、制御電流ＩＣＯと平均出力電流ＩＯＡとの間の差は、
ＩＣＯ−ＩＯＡ＝ＩＳＬ（ＤＴ）＋ＩＲＩ／２
となる。ここで、ＩＳＬ（ＤＴ）は、スイッチＳ１がオフに切り換えられる瞬間ＤＴにおける勾配補償電流であり、ＩＲＩは、インダクタ電流ＩＬを通じたピーク・トゥ・ピーク（ピーク間）リップル電流である。バックコンバータにおける最適な勾配補償電流ＩＳＬは、
ＩＳＬ（ｔ）
＝１／２×（ｔ／Ｔ）２×（Ｔ／Ｌ）×Ｖｂ＝（ｔ２Ｖｂ）／２ＴＬ
となる。ここで、ｔ／Ｔは持続時間Ｔとのクロックサイクルにおける相対位置であり、ＬはインダクタＬのインダクタ値であり、Ｖｂは変換器のＤＣ入力電圧である。この入力電圧はバッテリにより供給されてもよい。
【００８０】
スイッチＳ１（制御スイッチとも称される）をオフに切り換える瞬間において、勾配補償電流ＩＳＬは、以下の値を有している。
ＩＳＬ（ＤＴ）＝１／２×Ｄ２×（Ｔ／Ｌ）×Ｖｂ
ここで、Ｄは、損出を無視した場合にＶＯ／Ｖｂとなるデューティサイクルの定常状態値である。
【００８１】
コイル電流ＩＬＡ又は出力電流ＩＯＡにおけるピーク・トゥ・ピークリップル電流は、バックコンバータにおいては以下のようになる。
ＩＲＩ＝ＤＴ×（Ｖｂ−ＶＯ）／Ｌ
【００８２】
上記方程式を用いると、制御電流ＩＣＯと平均出力電流ＩＯＡとの間の差は、
ＩＣＯ−ＩＯＡ＝ＩＳＬ（ＤＴ）＋ＩＲＩ／２＝（Ｔ×ＶＯ）／（２Ｌ）
となる。
【００８３】
その結果、補正電流ＩＣＲがこの値（Ｔ×ＶＯ）／（２Ｌ）を有する場合、制御電流ＩＣＯは、平均インダクタ電流ＩＬＡと等しくなり、従って、平均出力電流ＩＯＡとも等しくなる。尚、補正電流ＩＣＲは正のフィードバックループである。
【００８４】
このとき、制御電流ＩＣＯから平均出力電流ＩＯＡまでの伝達関数を表す電流利得Ａｉは単一の大きさを有する。その結果、ループの−３ｄＢ帯域幅ｆ３は、
ｆ３≒ｇＨＦ／（２πＣ）
まで増大した。
【００８５】
更なる利点は、−３ｄＢ帯域幅が二つのよく知られた量のみよって決まるという点である。
【００８６】
反応速度の同様の向上は、バックコンバータ以外の変換器トポロジー（接続形態）が使用される場合、又は、ＰＩコントローラＣＣが他の作用を有するとき、又は、勾配補償が異なる形状を有し若しくは全く存在しないときに得られる。
【００８７】
図９は、修正制御信号がゼロよりも大きい最小値に制限される電流モード制御ＤＣ／ＤＣ変換器の実施の一形態の回路図を示している。図９は図５に基づいており、第１の相違点は、図６にも示されるように補正電流ＩＣＲを導通させる電流源７０が電流源１１２の出力に加えられているという点である。補正電流ＩＣＲ及び制御電流ＩＣＯの和が修正制御電流ＩＭＣである。第２の相違点は、補正電流ＩＣＲのコピー電流ＩＣＲＣを導通させるためにノードＮ２に電流源７１が加えられているという点である。コピー補正電流ＩＣＲＣとコピー制御電流ＩＣＯＣとの和が修正コピー電流ＩＭＣＣである。
【００８８】
クランプ回路８２は、修正コピー電流ＩＭＣＣがゼロよりも大きい最小電流ＩＭＩＮを上回っている限り、電流を導通させる。増幅回路８３は、動作しておらず、従って、積算器１１の積算ノードに影響を与えない。修正コピー電流ＩＭＣＣが電流源８０’により供給される最小電流ＩＭＩＮよりも小さくなると、クランプ回路８２が導通を止め、増幅器８３が積算器１１のキャパシタＣ１に対して電流ＩＡを供給し始める。その結果、コピー制御電流ＩＣＯＣは、修正コピー電流ＩＭＣＣが最小電流ＩＭＩＮのレベルに制限されるように制御される。
【００８９】
最小電流ＩＭＩＮの適切な値を決定するため、最初は、補正回路７が無いが、図７を参照して説明したように図６の回路の動作が考慮される。この従来の技術の回路において、セット−リセットフリップフロップ４のリセット入力Ｒは、制御スイッチＳ１を流れる電流が制御電流ＩＣＯ−勾配補償電流ＩＳＬと等しい差分制御電流ＩＣＯ−ＩＳＬに等しくなる又は差分制御電流ＩＣＯ−ＩＳＬよりも大きくなる瞬間ＤＴにおいてアクティブ（ハイ）になる（図７参照）。その結果、制御スイッチＳ１が非導通状態となり、勾配補償電流源２０がオフに切り換えられる。リセット入力Ｒを非アクティブ（ロー）にさせるためには、差分制御電流ＩＣＯ−ＩＳＬがプラスの検出電流ＩＳＥよりも少なくとも大きいことが必要である。
【００９０】
ここで、補正電流ＩＣＲを供給する補正電流源７０が図６の接続形態において更に存在すると仮定する。制御電流ＩＣＯと修正制御電流ＩＭＣとの間の差が補正電流ＩＣＲに等しい。先と同様に、リセット入力Ｒを非アクティブにするには、修正制御電流ＩＭＣがプラスでなければならない。その結果、ゼロよりも大きい最小電流ＩＭＩＮを選択しなければならない。
【００９１】
修正コピー電流ＩＭＣＣが最小電流ＩＭＩＮよりも小さくなり得ないという要件を満たす結果、平均インダクタ電流ＩＬＡがマイナスになる場合がある。変換器は、平滑キャパシタＣに蓄えられるエネルギを元の電源電圧Ｖｂに変換することができる。このとき、変換器は、多かれ少なかれ、出力キャパシタＣから供給電圧Ｖｂを供給するバッテリまで、ブーストコンバータとして動作する。尚、スイッチＳ１の電流がマイナスになる場合もあり、従って、このスイッチＳ１は、電流を双方向に流す能力（双方向電流能力）を有していなければならない。また、スイッチＳ２も、双方向電流能力を有していなければならず、従って、同期スイッチでなければならず、ダイオードではない。
【００９２】
図１０は、集積回路に実装された補正回路及びコントローラの実施の一形態の回路図を示している。集積回路においてＰＩコントローラを実現するための魅力的な方法は、完全差動回路を使用して、特に切り換えモード電源においてしばしば存在する偽信号を抑制するためのコモンモード拒絶から最大に利益を得ることである。ノードのコモンモード電圧を適切な値に設定する必要なコモンモード制御ループは、示されていない。
【００９３】
トランスコンダクタンス増幅器ＴＣＡ３は、非反転入力で基準電圧Ｖｒを受け取り且つ反転入力で出力電圧ＶＯを受け取るとともに、出力電流をノードＮ３，Ｎ４に対して供給する。トランスコンダクタンス増幅器ＴＣＡ３は、ＰＩコントローラ１又はＣＣの高周波比例部分を表すトランスコンダクタンスｇＨＦにより決定される伝達関数を有している。ＰＩコントローラの低周波積算部分は、トランスコンダクタンス増幅器ＴＣＡ１，ＴＣＡ２及びキャパシタＣ１によって形成される。従って、これらの増幅器ＴＣＡ１，ＴＣＡ２及びキャパシタＣ１は、積算器１１を形成する。トランスコンダクタンスｇＬＦ１を有するトランスコンダクタンス増幅器ＴＣＡ１は、非反転入力で基準電圧Ｖｒを受け取り且つ反転入力で出力電圧ＶＯを受け取るとともに、出力電流をキャパシタＣ１に対して供給する。トランスコンダクタンスｇＬＦ２を有するトランスコンダクタンス増幅器ＴＣＡ２は、非反転入力と反転入力との間のキャパシタＣ１両端間の電圧を受け取るとともに、その出力電流をノードＮ３，Ｎ４に対して供給する。これまでに説明した構成要素が考慮される限り、従来の技術のＰＩコントローラの魅力的なＩＣ実施が得られる。ノードＮ３，Ｎ４における電流の総和は、ＩＭＣにより示される出力電流を形成する。これらの電流ＩＭＣは、図１の制御信号ＩＣＯを形成する。
【００９４】
制御信号ＩＣＯは、トランスコンダクタンスｇＣＯＲを有するトランスコンダクタンス増幅器ＴＣＡ４を加えることにより図６に示される修正制御電流ＩＭＣに対応する修正制御電流ＩＭＣに変化させられてもよい。トランスコンダクタンス増幅器ＴＣＡ４は、出力電圧ＶＯを受け取る非反転入力と、グランドである基準電圧に接続される反転入力とを有している。トランスコンダクタンス増幅器ＴＣＡ４は、ノードＮ３，Ｎ４に対して補正電流ＩＣＲを供給する。
【００９５】
制御信号ＩＣＯの最大値を制限する制限回路８は、ノードＮ５からノードＮ６へ最大電流ＩＭＡＸを供給する電流源８０と、トランスコンダクタンスｇＨＦを有するトランスコンダクタンス増幅器ＴＣＡ５と、トランスコンダクタンスｇＬＦ２を有するトランスコンダクタンス増幅器ＴＣＡ６と、ＦＥＴのＦ１及びＦ２とを備えている。実際には、Ｆ２は、増幅器８３の一部である。トランスコンダクタンス増幅器ＴＣＡ５は、非反転入力で基準電圧Ｖｒを受け取り且つ反転入力で出力電圧ＶＯを受け取るとともに、ノードＮ５，Ｎ６に対して出力電圧を供給する。トランスコンダクタンス増幅器ＴＣＡ６は、非反転入力と反転入力との間のキャパシタＣ１両端間の電圧を受け取るとともに、その出力電流をノードＮ５，Ｎ６に対して供給する。従って、トランスコンダクタンス増幅器ＴＣＡ５は図３のコピー制御電流ＩＣＯＣの比例部分を供給し、トランスコンダクタンス増幅器ＴＣＡ６はコピー制御電流ＩＣＯＣの積算部分を供給する。ノードＮ５，Ｎ６間に配置された主電流経路を有するＦＥＴ  Ｆ１及びノードＮ５に接続された制御電極は、図３のクランプ回路８２を形成する。キャパシタＣ１と並列に配置された主電流経路を有するＦＥＴ  Ｆ２及びノードＮ６に接続された制御電極は、図３の増幅器８３を形成する。
【００９６】
図６及び図９の修正電流ＩＭＣの最小値を制限する制限回路は、ノードＮ８からノードＮ７へ最小電流ＩＭＩＮを供給する電流源８０と、トランスコンダクタンスｇＣＯＲを有するトランスコンダクタンス増幅器ＴＣＡ７と、トランスコンダクタンスｇＨＦを有するトランスコンダクタンス増幅器ＴＣＡ８と、トランスコンダクタンスｇＬＦ２を有するトランスコンダクタンス増幅器ＴＣＡ９と、ＦＥＴのＦ３及びＦ４とを備えている。トランスコンダクタンス増幅器ＴＣＡ９は、非反転入力と反転入力との間のキャパシタＣ１両端間の電圧を受け取るとともに、その出力電流をノードＮ７，Ｎ８に対して供給する。従って、トランスコンダクタンス増幅器ＴＣＡ８は、図９のコピー制御電流ＩＣＯＣの比例部分をノードＮ７，Ｎ８に対して供給し、トランスコンダクタンス増幅器ＴＣＡ９は、コピー制御電流ＩＣＯＣの積算部分を供給する。トランスコンダクタンス増幅器ＴＣＡ７は、出力電圧ＶＯを受け取る非反転入力と、グランドである基準電圧に接続される反転入力とを有しており、ノードＮ７，Ｎ８に対して補正電流ＩＣＲＣを供給する。ノードＮ７，Ｎ８間に配置された主電流経路を有するＦＥＴ  Ｆ３及びノードＮ７に接続された制御電極は、図９のクランプ回路８２を形成する。キャパシタＣ１と並列に配置された主電流経路を有するＦＥＴ  Ｆ４及びノードＮ８に接続された制御電極は、図９の増幅器８３を形成する。
【００９７】
図１１は、本発明に係る電流モード制御ＤＣ／ＤＣ変換器の他の実施の形態のブロック図を示している。図１１は、図１に示される従来の変換器の適応を示している。ここでは、コントローラ１１とコンパレータ３との間に補正回路７が挿入され、一方、勾配補償回路２が省かれている。補正回路７は、制御信号ＩＣＯを受け取るとともに、修正制御信号ＭＣＯをコンパレータ３に対して供給する。
【００９８】
制限回路８は、制御信号ＩＣＯの最大値又は最小値を制限するために加えられている。このとき、制御信号ＩＣＯは平均出力電流ＩＯＡを示しているため、制限回路８は、変換器の平均出力電流ＩＯＡを制限する。
【００９９】
図１２は、本発明に係る電流モード制御ＤＣ／ＤＣ変換器の更に他の実施の形態のブロック図を示している。図１２は、図１に示される従来の変換器の適応を示している。ここでは、制御モードコントローラ１１と勾配補償回路２との間に補正回路７が挿入されている。この場合も先と同様に、制限回路８は、制御信号ＩＣＯの最大値又は最小値を制限するために加えられている。補正回路７は、制御信号ＩＣＯを受け取るとともに、修正制御信号ＭＣＯを勾配補償回路２に対して供給する。勾配補償回路２は、修正制御信号ＩＳＯ’をコンパレータ３に対して供給する。
【０１００】
制限回路８は、制御信号ＩＣＯの最大値又は最小値を制限するために加えられている。このとき、制御信号ＩＣＯは平均出力電流ＩＯＡを示しているため、制限回路８は、変換器の平均出力電流ＩＯＡを制限する。
【０１０１】
尚、上述した実施の形態は、本発明を限定するものではなく単なる例示であり、また、当業者であれば、添付の請求項の範囲から逸脱することなく多くの他の実施の形態を設計することができることに留意すべきである。
【０１０２】
例えば、電流の方向が総て逆であってもよい。当業者は、ＰＭＯＳＴ  ＦＥＴがＮＭＯＳＴ  ＦＥＴに置き換えられる場合及び逆の場合に図示の実施の形態を適合させる方法が簡単に理解できる。
【０１０３】
請求項中、括弧内の任意の参照符号は、請求項を限定するものと解釈されるべきではない。動詞「備える（含む）」及びその活用形は、請求項で述べられている要素又はステップ以外の要素又はステップの存在を排除するものではない。要素に先行する冠詞「一つの（ａ，ａｎ）」は、そのような要素の複数の存在を排除するものではない。本発明は、いくつかの別個の要素を備えるハードフェアによって、また、適切にプログラムされたコンピュータによって実施されてもよい。いくつかの手段を列挙する装置の請求項において、これらの手段のうちのいくつかは、ハードウェアの一つの同じアイテムによって具現化されてもよい。特定の手段が互いに異なる従属請求項に記載されているという単なる事実は、これらの手段の組み合わせを有利に使用できないことを示唆するものではない。
【図面の簡単な説明】
【０１０４】
【図１】従来の技術における電流モード制御ＤＣ／ＤＣ変換器のブロック図を示している。
【図２】本発明に係るコントローラの実施の一形態の回路図を示している。
【図３】制御信号が最大値に制限されるコントローラの実施の一形態の回路図を示している。
【図４】最大値への制御信号の制限を明らかにする信号を示している。
【図５】制御信号が最小値に制限されるコントローラの実施の一形態の回路図を示している。
【図６】本発明の一態様に係る電流モード制御ＤＣ／ＤＣ変換器の実施の一形態の回路図を示している。
【図７】従来の技術における電流モード制御ＤＣ／ＤＣ変換器の動作を明らかにする信号を示している。
【図８】図６に示される電流モード制御ＤＣ／ＤＣ変換器の動作を明らかにする信号を示している。
【図９】修正制御信号が最小値に制限される電流モード制御ＤＣ／ＤＣ変換器のコントローラの実施の一形態の回路図を示している。
【図１０】集積回路に実装するための補正回路及びコントローラの実施の一形態の回路図を示している。
【図１１】本発明に係る電流モード制御ＤＣ／ＤＣ変換器の実施の形態のブロック図を示している。
【図１２】本発明に係る電流モード制御ＤＣ／ＤＣ変換器の他の実施の形態のブロック図を示している。
【図１】
2008515077.tif 000003
【図２】
2008515077.tif 000004
【図３】
2008515077.tif 000005
【図４Ａ】
2008515077.tif 000006
【図４Ｂ】
2008515077.tif 000007
【図４Ｃ】
2008515077.tif 000008
【図４Ｄ】
2008515077.tif 000009
【図４Ｅ】
2008515077.tif 000010
【図４Ｆ】
2008515077.tif 000011
【図５】
2008515077.tif 000012
【図６】
2008515077.tif 000013
【図７】
2008515077.tif 000014
【図８】
2008515077.tif 000015
【図９】
2008515077.tif 000016
【図１０】
2008515077.tif 000017
【図１１】
2008515077.tif 000018
【図１２】
2008515077.tif 000019
【国際調査報告】
2008515077.tif 000020
2008515077.tif 000021
2008515077.tif 000022