(57)【要約】  リソグラフィ工程と印刷工程との複合技術を用いて有機薄膜トランジスタ（ＴＦＴ）及び他の部品が基板（206）上に製造される半導体デバイス及びその製造方法が提供される。リソグラフィによって定められたレジストパターン（211、311）が、障壁と、後に印刷材料を導くように機能するキャビティとをもたらす。集積回路の別個の部品が基板（206）上に別々のアイランドを形成する。応力による隣接する膜のクラック及び剥離のおそれが低減され、また、デバイスの可撓性が増大される。
2008520086.tif 000002
【特許請求の範囲】
【請求項１】
基板上に第１の導電材料から成る第１層を、第１の相互接続層及び１つ以上のソース電極及びドレイン電極を有するパターン状に設ける工程；
前記基板上に、該基板から延在する１つ以上の壁部から成るキャビティを形成する工程；
前記キャビティ内の全ての領域又は部分的な領域を、半導体又は半導体前駆体を有する溶液で覆う工程；
前記キャビティ内の全ての領域又は部分的な領域をゲート絶縁体で覆う工程；
前記キャビティ内の全ての領域又は部分的な領域を、ゲート電極を有する第２の導電材料で覆う工程；及び
前記基板上に第３の導電材料から成る層を、第２の相互接続層を有するパターン状に設ける工程；
を有する、半導体デバイスの製造方法。
【請求項２】
前記基板上に１つ以上のキャビティのパターンを形成する工程は、レジストを堆積することを有する、請求項１に記載の方法。
【請求項３】
前記第１層を設ける工程は、リソグラフィによって前記パターンを設けることを更に有する、請求項１に記載の方法。
【請求項４】
前記キャビティ内の全ての領域又は部分的な領域を半導体又は半導体前駆体で覆う工程、前記キャビティ内の全ての領域又は部分的な領域をゲート絶縁体で覆う工程、前記キャビティ内の全ての領域又は部分的な領域を第２の導電材料で覆う工程、又は前記第３の導電材料から成る層を設ける工程の１つ以上が、インクジェット印刷することを有する、請求項１に記載の方法。
【請求項５】
前記キャビティを形成する工程は、丸められたエッジ部、丸められたコーナー部、又は凹面状の壁部を有するキャビティを形成することを有する、請求項１に記載の方法。
【請求項６】
前記キャビティを形成する工程は、前記基板の表面から実質的に垂直な方向に細くなるように先細型にされた側面を有する前記１つ以上の壁部の少なくとも１つを用いてキャビティを形成することを有する、請求項１に記載の方法。
【請求項７】
前記キャビティを形成する工程は、該キャビティの領域の外側に延在するソース電極及びドレイン電極を有するキャビティを基板上に形成することを有する、請求項１に記載の方法。
【請求項８】
前記第１の導電材料から成る第１層を設ける工程、前記キャビティを形成する工程、又は前記キャビティ内の全ての領域又は部分的な領域を半導体又は半導体前駆体を有する溶液で覆う工程の後に、表面処理する工程を更に有する請求項１に記載の方法。
【請求項９】
前記キャビティ内の全ての領域又は部分的な領域を半導体又は半導体前駆体を有する溶液で覆う工程は、該半導体又は半導体前駆体を、乾燥後に100nmから200nmとなる厚さに堆積することを有する、請求項１に記載の方法。
【請求項１０】
前記キャビティ内の全ての領域又は部分的な領域をゲート絶縁体で覆う工程は、該キャビティ内の全ての領域又は部分的な領域を溶解性のゲート絶縁体で覆うことを有する、請求項１に記載の方法。
【請求項１１】
前記キャビティ内の全ての領域又は部分的な領域を溶解性のゲート絶縁体で覆うことは、該溶解性のゲート絶縁体を乾燥後に50nmから400nmとなる厚さに堆積することを有する、請求項１０に記載の方法。
【請求項１２】
前記第２の導電材料は溶解性のポリマー導体を有する、請求項１に記載の方法。
【請求項１３】
前記第２の導電材料は乾燥後に少なくとも50nmになる厚さを形成するように設けられる、請求項１２に記載の方法。
【請求項１４】
前記キャビティを形成する工程は前記基板上に障壁を形成することを更に有する、請求項１に記載の方法。
【請求項１５】
前記第２の導電材料を設ける工程は、前記障壁に該導電材料から成る相互接続配線を設けることを有する、請求項１４に記載の方法。
【請求項１６】
前記障壁を形成することは、該障壁を2μmから5μmの厚さに堆積することを有する、請求項１４に記載の方法。
【請求項１７】
前記障壁を形成することは、前記基板の表面から実質的に垂直な方向に細くなるように該障壁を形成することを有する、請求項１４に記載の方法。
【請求項１８】
前記障壁を形成することは、凹面状の表面を有するように該障壁を形成することを有する、請求項１４に記載の方法。
【請求項１９】
基板上の１つ以上の半導体デバイスと、前記半導体デバイスの１つ又は複数の、前記半導体デバイスの他の１つ又は出力端子への接続と、を有する電子デバイスであって、前記半導体デバイスの前記１つ又は複数、及び構造内に設けられた前記接続の少なくとも一部は：
基板；
前記基板上に設けられた第１の導電材料から成るパターニングされた第１層；及び
前記基板及び前記パターニングされた第１層の上の１つ以上の壁部を有するキャビティであり、該１つ以上の壁部は、前記基板の表面に平行な方向に、前記基板上の領域及び前記パターニングされた第１層の一部を取り囲んでいる、キャビティ；
を有し、
前記領域は導電材料、半導体材料又は誘電体材料から成る１つ以上の層を有する、電子デバイス。
【請求項２０】
前記１つ以上の層の１つは半導体材料である、請求項１９に記載の電子デバイス。
【請求項２１】
前記半導体材料は有機半導体材料である、請求項２０に記載の電子デバイス。
【請求項２２】
前記基板はポリマー材料である、請求項１９に記載の電子デバイス。
【請求項２３】
前記キャビティはレジストから形成されている、請求項１９に記載の電子デバイス。
【請求項２４】
前記キャビティの前記１つ以上の壁部の１つは凹面状である、請求項１９に記載の電子デバイス。
【請求項２５】
前記キャビティの前記１つ以上の壁部の１つは、前記基板の表面から実質的に垂直な方向に細くなるように先細っている、請求項１９に記載の電子デバイス。
【請求項２６】
レジストから成る障壁が前記基板及び前記パターニングされた第１層の上に形成されており、該障壁は、前記第１の導電材料から成る前記第１層の第１のパターンと、前記第１の導電材料又は第２の導電材料から成る第２層の第２のパターンとの交点にあり且つそれらに隣接している、請求項１９に記載の電子デバイス。
【請求項２７】
レジストを有し且つ前記基板の表面から実質的に垂直な方向に先細る障壁が、前記基板及び前記パターニングされた第１層の上に形成されている、請求項１９に記載の電子デバイス。
【請求項２８】
基板を有する回路であり、該基板は２つ以上の電子部品を有しており、該２つ以上の部品の１つは該２つ以上の部品の第２の１つから離され且つ少なくとも部分的にキャビティに取り囲まれている、回路。
【請求項２９】
前記２つ以上の部品の１つは薄膜トランジスタである、請求項２８に記載の回路。
【請求項３０】
前記２つ以上の部品の１つは、前記基板上に形成された障壁を有する交差構造であり、該障壁は、レジストから成り、且つ前記基板上の第１の導電材料から成る第１層の第１のパターンと前記第１の導電材料又は第２の導電材料から成る第２層の第２のパターンとに隣接している、請求項２８に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスの構造及び半導体デバイスの製造方法、より具体的には、薄膜トランジスタの構造及び多数の薄膜トランジスタを含むデバイスの製造方法に関する。
【背景技術】
【０００２】
近年、例えば薄膜トランジスタ（ＴＦＴ）表示装置などの半導体に基づく表示装置がますます広まっている。ＴＦＴはマイクロエレクトロニクス回路の基本要素を成し、また典型的に、絶縁材料、半導体材料又は導電性材料から形成される多数の別個の層から構成される。
【０００３】
例えば、ペンタセン、ポリチオフェン、ポリフルオレン、ポリフェニレンビニレン及びトリフェニルアミン等の幾つかの有機材料には半導体特性を示すものがある。有機半導体を有する半導電性部品、構成及び回路は伝統的な半導体に基づく構造に対して多数の利点を有する見込みがある。これらの利点には、例えば溶解処理などの処理の容易さ、及び機械的な柔軟性が含まれる。溶解処理された有機半導体に基づくマイクロエレクトロニクスは、例えば、曲げられる表示装置及び識別タグ等、単純な回路に使用され得る。最近、有機半導体や、有機半導体に基づく半導体部品及び回路の製造方法の分野、特に表示装置用の半導体構造とその製造方法を含む分野において、かなりの研究が行われている。
【０００４】
半導体に基づく表示装置又はその他の半導体デバイスは、基板としてガラスの代わりに、可撓性を有し且つより安価なプラスチックを有していてもよい。可撓性を有する基板は、例えば、ポリマー膜としてもよい。しかしながら、ポリマー基板を用いることは製造中の処理温度を約200℃に制限してしまう。この温度は150℃未満に保たれることが好ましい。
【０００５】
有機半導体に基づく表示装置を製造する一手法に、表示装置の有機トランジスタをスピンコーティングによって塗布する手法がある。この技術の欠点は、半導体材料の均一な層が塗布されるには別個のパターニング処理を必要とすることである。さらに、スピンコーティングは、殆どの材料が基板上ではなくスピンコータの受け皿に行き着くため、コストの点で非効率である。
【０００６】
他の低温プロセスには印刷法があり、これは上記の有機半導体材料をスピンコーティングする代わりに使用され得る。ポリマーを塗布するのにしばしば好ましい手法は、例えばインクジェット印刷法などの印刷プロセスの使用に拠るものであり、これにより半導電性の有機材料が局所的に堆積され得る。材料が印刷されるべき表面は、しばしば、ポリマーが大面積の領域に拡がらないように前処理される。
【０００７】
“ドロップ・オン・デマンド”式のインクジェットプロセス等の印刷法が、現在この用途のために開発されている。なぜなら、この方法は本質的に製造方法の柔軟性を高めることができ、故に有意な利点を有するからである。これらのデバイスの１つにて使用される有機半導体材料は、例えば、ＰＰＶ（ポリフェニレンビニレン）である。エレクトロルミネッセンス（ポリマー発光ダイオード又は“ポリＬＥＤ”）表示装置用にＰＰＶを印刷することが、複数のポリマー層、例えばポリエチレンジオキシチオフェン（ＰＥＤＯＴ）−ＰＰＶ積層体、をインクジェット印刷することを含むものとして実験的に行われてきた。乾燥したポリマー層の厚さは、ＰＥＤＯＴ層に関して100nmから200nm、発光ＰＰＶ層に関して50nmから100nmとすることができる。これらの層はピンホールなく印刷されることが可能である。さらに、５％以下の層の厚さバラつきが達成されている。
【０００８】
未公開の国際特許出願IB2004/050669（出願日：2004年5月13日）により、特にインクジェット印刷プロセスに関連して使用される特別な形状を有するレジスト構造が開示されている。インクジェット印刷を簡易にするため、すなわちインクジェット印刷された液体を所望の領域に留めておくため、液体が印刷される構造は典型的にレジスト構造を有し、印刷液体が不所望の領域に拡がるのを該レジスト構造が防止する。
【０００９】
未公開の国際特許出願IB2004/051170（出願日：2004年7月8日）は、プラスチック上にインクジェット印刷するために基板特性を変化させることに関連し、それにより、障壁と、該障壁によって内部の基板表面が区画化されている薄膜パターニング構成とによって定められる部分領域にインクジェット印刷することが開示されている。
【００１０】
ポリマー膜の寸法の不安定性もまた、特に、硬いフォトマスクの使用と組み合わさって、問題を生じさせる。
【００１１】
特許文献１は、全てがポリマーから成るトランジスタの製造方法と、これらトランジスタを回路に集積する方法とを開示している。水性の導電性ポリマーインク滴の拡がりを制限するために、狭い疎水性表面領域のパターンが使用されている。50nm高さのポリイミドの造形物が臨界的なデバイス寸法を定めている。幾何学的な制限に加え、疎水性（ポリイミド）の造形物と親水性の基板との間の濡れ性の相違も利用される。トランジスタのソース・ドレイン電極として使用され得る微細な造形部の導電パターンが作り出される。後の工程にて、半導体及び絶縁体がスピンコーティングされる。製造の最終工程にて、やはり印刷法によって層状に堆積された導電性ポリマーからゲート電極（及び相互接続配線）が作成される。
【００１２】
特許文献１によって開示された方法は自己整合プロセスではない。整合（パターニングされた基板上の造形部に対して次の層のパターンを位置合わせすること）は存在しないか、全ての層に対して別個に為されるかである。さらに、導電性ポリマーの場合に達成されるシート導電率は低すぎて、低抵抗の列及び行配線を必要とする表示装置、特に大型表示装置、に使用することができない。また、特許文献１にて開示された構造によってポリイミドの更に厚い造形物を使用することは不可能である。何故なら、有意に厚くされたポリイミドの造形物を開示された配置内に設けることはできないからである。より厚いポリイミドの造形物は、特許文献１に係る発明において、トランジスタ性能を低下させるトポロジーをもたらすことになる。
【００１３】
さらに、現段階での主要な課題の１つは、コスト効率の良い製造プロセスを使用して有機トランジスタを集積することである。この目的のためには、例えばインクジェット印刷法によって、溶液から半導体だけでなく多くの層を堆積することが有利である。
【００１４】
多くのデバイスにおいては、全ての層が比較的高コストのリソグラフィ技術を用いてパターニングされている。フォトリソグラフィが有する他の欠点は、平面的でない表面をパターニングすることの困難さ、及び感光性レジストを扱う仕事への制限である。コストを抑え且つ製造を簡易化するため、リソグラフィ工程数は最小限に留められるべきである。
【００１５】
堆積技術としてのスピンコーティングはコストに関して同様の欠点を有している。スピンコーティングでは、最終的な部品に行き着くのは溶解されたポリマーの僅かな部分のみである。99％を超える材料が堆積又はパターニングの何れかの間に廃棄物となる。この問題は、導電性ポリマーの材料コストが製造コスト全体の大きな部分を構成するとき、及びこれらの材料の価格レベルが比較的高いままであると予期されるとき、特に有意である。故に、材料の使用量を最小限に制限すること（及び化学廃棄物を削減すること）が必要である。
【００１６】
有機半導体に関する他の問題は、ソース・ドレイン層の処理が絶縁体の堆積と半導体層の堆積との間に行われることである。これは、絶縁体と半導体層とが１つの連続処理にて堆積されるときに最大の移動度と最小のヒステリシスとを有するトランジスタが得られるアモルファスシリコン・トランジスタ用の通常の手順とは異なっている。
【００１７】
他の問題は、特に、処理中に収縮又は膨張するプラスチック基板を使用するとき、位置整合の大きな許容範囲が必要とされることである。故に、別個の層ごとにパターニングを定めるのではなく、１つの所定領域内に２層以上の層が形成可能である場合が極めて好ましい。なぜなら、設計に必要とされる位置整合の許容範囲が拡大されるからである。
【特許文献１】国際公開第０１／４７０４５号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【００１８】
本発明は、上述の欠点の１つ以上を単独あるいは何らかの組み合わせで抑制又は除去可能な、有機半導体の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１９】
一面において、本発明に係る有機半導体デバイスの製造方法にあっては、インクジェット印刷技術とフォトリソグラフィ工程との複合的な組み合わせにより、比較的高コストのリソグラフィ技術の使用が回避される。
【００２０】
本発明の一実施形態において、リソグラフィによって設けられなければならない、有機半導体から成る構造の範囲が縮小される。
【００２１】
他の一実施形態において、本発明は、必要とされるフォトリソグラフィ・マスクの数を削減しながら、２つの導電層間の交点内の半導体の存在とそれに付随するリーク電流とを回避可能な有機半導体デバイスの製造方法に関する。
【００２２】
他の一面において、本発明に係る有機半導体デバイスの製造方法にあっては、必要とされるポリマー材料の量が削減される。
【００２３】
一実施形態において、スピンコーティングによる層の堆積が回避される。
【００２４】
他の一実施形態において、スピンコーティングによって堆積される層の数が削減される。
【００２５】
他の一面において、本発明に係る有機半導体デバイスの製造方法にあっては、絶縁体層及び半導体層の堆積が一工程となる。
【００２６】
他の一面において、本発明に係る頂部ゲート構造を有する有機半導体デバイスの製造方法にあっては、半導体が頂部の絶縁体によって保護される。
【００２７】
他の一面において、本発明に係る半導体デバイスの第１の層を第２の層に対して位置付ける方法にあっては、所定領域に２つ以上の層が形成される。
【００２８】
一実施形態において、本発明は、第１の層に対する高精度の位置決めが４つの層ではなく１つの層（レジスト構造）のみに必要とされる半導体デバイスに関する。基板とソース電極及びドレイン電極のパターンをした第１の導電材料から成る第１の層との上にキャビティが形成された本発明に係る構造は、本質的に、絶縁体に対して半導体を配置し、ゲート電極に対して絶縁体を配置する。小さい重なりを有する位置整合の許容範囲設計が可能にされる。
【００２９】
他の一面において、本発明は、半導体デバイスの層内の応力を緩和し、ひいてはクラック及び膜剥離のおそれを低減する構造及び方法に関する。
【００３０】
一実施形態において、トランジスタ及び交点以外の至るところから絶縁体層を除去することによって層内の応力が緩和される。
【００３１】
他の一実施形態において、本発明は、回路又は表示装置の相異なる部品が基板上に別個のアイランドを形成する半導体デバイスに関する。基板のその他の領域にある絶縁体層、半導体層及び金属層の除去は、応力を緩和させ、ひいてはクラック及び膜剥離のおそれを低減し、デバイスの機械的柔軟性を増大させる。
【００３２】
他の一面において、第１及び第２の金属相互接続配線間の交点は、ゲート絶縁体によってではなくレジスト構造から成る（より厚い）層によって、互いから電気的に分離される。
【００３３】
本発明のこれら及び他の面は、以下で説明される実施形態を参照することにより明らかとなる。
【発明を実施するための最良の形態】
【００３４】
以下の記載は、有機半導体構造に適用可能な本発明に係る一実施形態に焦点を当てている。しかしながら、当業者に認識されるように、本発明はこのような適用に限定されるものではなく、多くの他の半導体構成にも適用され得るものである。
【００３５】
図１は、底部ゲート型のデバイス構造を有する典型的な有機薄膜トランジスタを示している。典型的に、有機薄膜トランジスタは標準的なフォトリソグラフィ法によって作成される。典型的にポリマー、例えば25μm厚のポリエチレンナフタレート（ＰＥＮ）膜、である基板106上にＴＦＴが形成されている。
【００３６】
４つのマスク工程が必要である。第１に、ゲート層（通常は金属層であり、例えば金）が堆積され、ゲート電極101が形成されるようにフォトグラフィによってパターニングされる。そして、絶縁体層105（例えば、商業的に入手可能なノボラック等のポリマーから成る層）が堆積され、縦方向の相互接続のための開口が形成されるようにパターニングされる。堆積される第３の層はソース・ドレイン層（金、又は例えばＰＥＤＯＴ（ポリ（3,4-エチレンジオキシチオフェン）若しくはＰＡＮＩ（ポリアニリン））等の導電性ポリマー）であり、それはトランジスタのソース102及びドレイン104が形成されるようにパターニングされる。最後に、半導体103（例えば、ポリチエニレンビニレン、ポリビニレンフェニレン、ポリアリール、ポリチオフェン、又はオリゴアセン）が堆積される。半導体103を構造化することは４番目のマスク工程を必要とする。ゲート−ソース間及びゲート−ドレイン間の重なりは、典型的に、チャネル長（すなわち、ソースとドレインとの間の隙間）に広く使用されるのと同じ大きさである5μmである。
【００３７】
ゲート−ソース間及びゲート−ドレイン間の重なりは、アクティブマトリックス型表示装置のキックバック電圧の値と集積回路のスイッチング速度とに影響を及ぼす寄生容量を形成する。２つの導電層の間には或る一定の位置整合許容範囲（通常は約5μmの値）が必要であるので、この重なりを除去することはできない。特に、個々のＴＦＴ間のキックバック電圧のバラつきは表示装置の動作に悪影響を及ぼす。
【００３８】
図２Ａ乃至２Ｄは、本発明に係るインクジェット印刷とフォトリソグラフィ工程との複合的な組み合わせの一実施形態を例示している。
【００３９】
処理は、第１の相互接続金属層及びソース・ドレイン電極210を形成する導電材料から成る第１の層を、基板206上に堆積しパターニングすることにより開始される（図２Ａ）。この層を堆積する手法、及び使用される材料の種類は、5μm程度の形状サイズが達成され；この材料が半導体への良好な注入コンタクトをもたらし；そして、シート導電率の仕様が満たされる限り、自由に選定されることができる。大型のアクティブマトリックス型表示装置の場合、この後者は一般に金属の使用をもたらす。ソース及びドレイン電極は一対の相互にかみ合わされた（interdigitated）電極として設けられることが好ましい。
【００４０】
そして、図２Ｂに示されるように、レジストパターン211が設けられ、障壁及びキャビティを形成する。
【００４１】
障壁は基板の表面に堆積された突出部である。障壁は、表面の部分領域上の薄膜パターンを定める分離された構造群を形成するために使用され得る。２次元的に囲まれた、あるいは部分的に囲まれた、これら部分領域をキャビティと呼ぶ。薄膜材料を有する液体が分離された部分領域上に堆積される。例えば、基板表面上のキャビティによって形成された構造は、トランジスタを規定するために使用されてもよい。図２に示された実施形態におけるキャビティは分離されており、他のキャビティとの共有壁を有していない。しかしながら、本発明に係るキャビティは壁を共有し合っていてもよい。障壁は、例えば単位面積当たりの所望の画素数に応じて、概して正方形のキャビティの規則的なアレイ、湾曲した壁部を有するキャビティのアレイ、又は他の何らかの反復パターンを形成するように配置されていてもよい。区分け用の障壁は一般的に、有機材料から成るフォトレジストであり、そのパターンは典型的にリソグラフィによって規定されている。障壁層は、一部の部分領域では、第１及び第２の金属層を分離する誘電体として機能してもよい。所望のパターンは、例えばフォトリソグラフィ、エンボス加工、又は物質移動などの様々な手法で作成され得る。キャビティはＴＦＴ207のアクティブ領域を規定するために使用され、様々な形状を有し得る。キャビティの壁部は凹面状（concave）であってもよく、あるいは湾曲（curved）していてもよい。キャビティは丸い端部又は丸い角部を有していてもよい。
【００４２】
障壁は第１及び第２の相互接続配線の交点208の絶縁層として使用される。障壁は好ましくは2μmから5μm程度の厚さを有する。第１の導体層内の第１の導体と第２の導体層内の第２の導体との交点にある障壁は、絶縁を提供し、また導体間の最小間隔を維持する。相互にかみ合わされたソース及びドレイン電極の端部は、ソース−ゲート間及びドレイン−ゲート間の容量の空間バラつきを回避するために、選択的にキャビティの外側に延在している。
【００４３】
レジスト構造は好ましくはポリマー材料から成り、有機半導体を含有する溶液は好ましくは有機半導体又は導体を有する。使用されるレジストは、例えばポリビニルフェノール（シプレー社のＵＶＮ５）、ノボラック（オリン・ハント社のＨＰＲ５０４）、イソプレーン（オリン・ハント社のＳＣ１００）、エポキシ（マイクロレジスト・テクノロジー社のＸＰ  ＳＵ８）、又はベンゾシクロブテン（ダウケミカル社）に基づく、多数ある商業的に入手可能なフォトレジストの何れでもよい。
【００４４】
次の工程は、基板と障壁材料との間に湿潤性の対照性を生じさせるための表面処理とし得る。湿潤性とは、或る物質の球状又はその他の形状の液滴を形成させるのではなく、或る物質の層を形成させる表面の傾向のことを言う。例えば、この表面処理では、基板の湿潤性が増大されるように酸素プラズマ（又はＵＶオゾン処理若しくはアルゴンプラズマ）が先ず適用される。その後、例えばCF4、CHF3又はSF6のプラズマ等のフッ化プラズマが、CF4、CHF3又はSF6のプラズマの適用によって基板の湿潤性が低減されない（あるいは、有意に低減されない）まま、障壁材料の湿潤性が低減されるように適用されてもよい。この種の処理は、障壁が例えば感光性樹脂などの有機材料であり、且つ基板が、例えばガラス基板が用いられる場合のように、（少なくとも部分的に）無機物である場合に効果的である。プラスチック基板の場合、基板は無機物でないので、結果は問題あるものとなり得る。故に、プラスチック基板上には非常に薄い（部分的な）無機物コーティングが設けられ得る。薄膜のパターニング構成及びその構成を生成する方法は、先述の未公開の国際特許出願IB2004/051170にて開示されている。
【００４５】
この表面処理は、本発明において印刷材料が障壁を濡らすことを防止するために有用である。国際特許出願IB2004/051170にて開示されている表面処理はトランジスタ特性に悪影響を及ぼさず、デバイスの効率への如何なる悪影響も伴わずに用いられ得る。
【００４６】
表面処理は各層の堆積後に適用されてもよい。キャビティは、図２Ｃに示されるように、溶解性の半導体203を含有する溶液で実質的に充填され、乾燥後に、100nmから200nmの厚さの膜がもたらされる。
【００４７】
好適な溶解性の半導体には全ての種類の有機半導体が含まれ、また、原理的に無機半導体も含まれる。好適な有機半導体にはＰＰＶ、ポリチエニレンビニレン、ポリフルオレン、キャリア材料とオリゴマーとの混合物（特に、ペンタセン及びルブレン）、ポリアリール、ポリチオフェン及びこれらに類するもの、並びにオリゴマーと非半導電性モノマーとの共重合体が含まれる。これらの有機半導体は、当業者に知られているように、如何なる側鎖（他を排するものではないが、特に、アルキル基、アルコキシ基）を含んでいてもよい。
【００４８】
半導体203を含有する溶液及びこれに続く層の堆積は、好ましくは印刷プロセスによるが、好適な如何なるプロセスが用いられることも本発明の意図の範囲内にある。印刷は、例えば、ドロップ・オン・デマンド式のインクジェット印刷（例えば、バブルジェット（登録商標）又は圧電印刷であってもよい）、連続インクジェット印刷、スクリーン印刷、フレキソ印刷、マイクロコンタクト印刷によるものであり、あるいはキャビティ内の層の堆積のために、リソグラフィの代わりにキャピラリー内のマイクロモールディング（ＭＩＭＩＣ）が有利に利用されてもよい。
【００４９】
有機半導体は前駆体として設けられる。前駆体分子の使用はこの分野で周知の技術である。前駆体はその堆積後に半導体材料に変えられ得る。
【００５０】
キャビティは溶解性のゲート絶縁体213を含有する溶液で充填される。乾燥後、この層は50nmから400nmの厚さとなり、好ましくは、層が依然としてピンホールを有さず且つ層の厚さが十分に均一であるという条件下で可能な限り薄くされる。
【００５１】
好適なゲート誘電体には全ての有機絶縁体が含まれ、また、原理的に無機絶縁体も含まれる。具体的には、好適なゲート絶縁体には、ポリビニルフェノール、ノボラックベースのポリマー、エポキシベースのポリマー、ポリイソプレーン、ポリメチルメタクリレート（ＰＭＭＡ）、ポリ（ｍ-キシレンアジポアミド）、ポリアミド、ポリビニリデンジフルオライド及びその共重合体ポリ（ビニリデンフルオライド／トリフルオロエチレン）が含まれる。
【００５２】
その後、キャビティは溶解性のポリマー導体を含有する溶液で充填される。溶解性のポリマー導体は、例えばポリスチレンスルホン酸で安定化されたポリ（3,4-エチレンジオキシチオフェン）（ＰＥＤＯＴ−ＰＳＳ）等である。乾燥後、ゲート電極212を含むこの層は、少なくとも50nmの厚さとなる。
【００５３】
相互接続配線の第２の層214が堆積され、パターニングされる。この材料及びパターニング技術は導電率の仕様及び設計ルール（最小形状サイズ）に基づいて選定される。
【００５４】
ステップカバレッジに伴う問題を回避し、基板上に連続した相互接続配線を確保するため、特別に注意を払うべきである。障壁は、蒸着金属の非常に良好なカバレッジをもたらす凹面形状を有していてもよいが、他の形状も可能である。マッシュルーム状又は傘状のレジスト構造は避けられるべきである。取り得る手段の中で、レジストパターンの先細型の端部が、プラネタリウムを具備する堆積ツールを用い、アルゴン存在下でスパッタリングして、キャビティ及び障壁を形成するために使用される。アルミニウム等の‘軽’金属は一般的に乏しいステップカバレッジを有するので、好ましくは重金属が用いられるべきである。
【００５５】
原理的に、液体金属、又は金属粒子を含有する溶液のインクジェット印刷によって第２の相互接続層214を作成することが可能であり、これは追加のマスク工程を省略し得るものである。
【００５６】
原理的に、シャドーマスクを介して金属を蒸着又はスパッタリングすることによって第２の相互接続層214を形作ることも可能である。必要に応じて、ステップカバレッジを改善するために、時間に連れて角度を変化させて材料が堆積される。
【００５７】
必要に応じて、有機導体の頂部に保護層（図２Ａ乃至２Ｄには図示せず）が印刷されることも可能である。この保護層は好ましくは、例えばポリスチレン、ポリノルボルネン、ＰＭＭＡ、ポリカーボネイト、及びポリイミド等の材料を有する。保護層は構造体の更なる保護を提供し、機械的堅牢性を向上させる。表示装置の構成の場合、保護層は実質的に透明であることが好ましい。
【００５８】
積層体の完全性は、例えば、後続の半導体層、絶縁体層及び／又は導電層の溶液堆積中に、下に存在する層が後続層の堆積に使用される溶媒によって溶解されたり増大されたりすべきでないことを確保することによって保護される。この目的のため、各層ごとに、先行の層には適合しない溶解パラメータを有する溶媒が選定される“直交（orthogonal）溶媒系”が使用されてもよい。
【００５９】
キャビティ形状は、とりわけ、層間の整合を維持することとリーク経路を回避することとに関連して選定される。
【００６０】
好適な一実施形態においては、ソース電極302及びドレイン電極304は一対の相互にかみ合わされた電極として設けられる。各電極は実質的に平行に向けられたフィンガー部を有している。これらフィンガー部は第１の方向315に延在している。そして、半導体、絶縁体、及びゲート101、212は、それらの垂直な投影がフィンガー部と重なり且つ実質的に第１の方向315に延在するが、電極のフィンガー部の端部とは重ならないように位置付けられている。ゲート101、212の投影はソース電極302及びドレイン電極304の全てのフィンガー部との重なりを有している。すなわち、この投影は第２の方向316（これは概して第１の方向に実質的に垂直である）にフィンガー部を超えて延在している。この構造は、ノーマリーオンの例えばｐ型半導体材料を有するトランジスタに特に有利である。この場合、有機半導体はゲート電極への印加電圧が0Vのとき既に、電荷キャリアをソースからドレイン及び／又はその逆へと運んでいる。ゲートを超える延在部は、如何なるゲートもこの領域と重なっていない場合、電荷キャリアの輸送はゲート電圧によって妨害されたり防止されたりし得ないので、ソース電極とドレイン電極との間のリーク経路を生じさせる。ゲート電極は、選択的に、キャビティの内部を覆っている。
【００６１】
この実施形態においては、上記から分かるように、キャビティは好ましくは丸められたエッジ部を有する。丸められたエッジ部を有するキャビティは直線状のエッジ部を有するキャビティよりも容易に充填される。
【００６２】
第１の方向315では、ゲート上へのキャビティの投影はゲート電極212のエッジ部内に制限されている。
【００６３】
第２の方向316では、キャビティの投影は好ましくはゲート電極212の端部を超えて延在している。
【００６４】
上述のように、第１の方向315では完全にゲート212の端部内にあるゲート上へのキャビティの投影により、特にｐ型半導体材料を有するトランジスタに関して、ゲート電極への印加電圧が0V以上であるときに有機半導体が電荷キャリアをソースからドレイン及び／又はその逆に運び得ることが確保される。ゲートを超える延在部は、電荷キャリアの輸送は妨害され得ないので、ソース電極とドレイン電極との間のリーク経路を生じさせる。
【００６５】
第２の方向316への延在部は好ましいものである。もし存在しないとすると、キャビティとその下に位置する層群との間の重なりの小さいバラつきもトランジスタ特性に悪影響を及ぼす。これは、トランジスタが表示装置の部分である場合に特に当てはまる。そして、重なりの不整合は表示品質に（直接的に）悪影響を及ぼす。さらに、この延在部はポリマーのゲート電極を第２の金属相互接続配線にアクティブＴＦＴ領域の外側で接続する可能性を開くものである。これは、第２の金属層の堆積（及びパターニング）が下の半導体層を劣化させるときに有用となり得る。
【００６６】
図２及び図３から見て取れるように、２つの導電層の交点208、308にはリーク経路は存在しない。２つの導電層間の半導体層を含む交点は、例えば、先述の未公開国際特許出願IB2004/050669にて開示された３つのマスクプロセスの欠点であるが、これは本発明によって回避される。この構造は、２つの導電層はゲート誘電体の厚さによってではなく、障壁により形成された距離によって隔てられるという更なる利点を有している。故に、ゲート誘電体及びレジスト構造の処理は、厚さに関して独立に最適化されることができる。ステップカバレッジは依然として懸案事項であり、特別な手段を必要としてもよい。
【００６７】
上述から分かるように、本発明は、自己整合される層群により低解像度のパターニングプロセスを用い、より高コスト且つ困難な、より高解像度のプロセスの使用を回避する複合的な製造プロセスを可能とする。例えば、フォトリソグラフィの使用は有利なことに、ソース及びドレイン電極の第１の層とレジストの第２の層とに限られる。
【００６８】
ソース、ドレイン及びゲートの電極を形成するために好ましい導電材料には、金、パラジウム、白金及びその他の（貴）金属、例えばＩＴＯ等の酸化物導体、並びに、特に多塩基酸と組み合わされた例えばポリアニリン及びポリエチレンジオキシチオフェン（ＰＥＤＯＴ）等のポリマー導体が含まれる。ｎ型半導体の場合、ｐ型半導体に関して既述の金属に加え、より低い仕事関数を有する金属を使用することが可能である。
【００６９】
好ましいゲート誘電体には全ての有機絶縁体が含まれ、また、原理的に、例えばソルゲルガラス等の無機絶縁体も含まれる。
【００７０】
基板は好適な如何なる材料から成ってもよい。基板としての使用に適したポリマー材料には、以下に限定されないが、ポリカーボネイト（ＰＣ）、ポリエーテルサルホン（ＰＥＳ）、ポリノルボルネン（ＰＮＢ）、ポリアリレート（ＰＡＲ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエーテルナフタレート（ＰＥＮ）、エポキシド、ポリメチルメタクリレート（ＰＭＭＡ）、及びポリウレタン（ＰＵＲ）が含まれる。異なる材料が異なる用途に適していることがあり、それらは当業者に知られている。基板は有機化合物、又は有機表面に並べられた少なくとも部分的に無機の化合物から成ってもよい。
【００７１】
本発明はＴＦＴに限定されるものではない。その他の半導体デバイスが本発明に係る構造及び方法にて形成されてもよい。ここで使用されているように用語“半導体デバイス”は半導電性材料を用いて作成されたデバイスを呼ぶものであり、例えば、半導体ユニット、導体、キャパシタ、マイクロチップ、結晶整流器、接合整流器、半導体ダイオード、太陽電池、ｎ型半導体、ｐ型半導体、熱的抵抗器又はサーミスタ、トランジスタ（電子、電界効果、薄膜電界効果、又は接合トランジスタを含む）、インバータ等の論理ゲート、リング発振器、及びシフトレジスタ等の集積回路を含むものである。
【００７２】
最後に、上記の説明は本発明を単に例示するためのものであり、添付の請求項を特定の何れかの実施形態又はそれらのグループに限定するものと解釈されるべきではない。使用されているシステムの各々は更なるシステムと併せて使用されてもよい。故に、本発明はその特別な例示的な実施形態を参照しながら特に詳細に説明されてきたが、添付の請求項に示される本発明の意図及び範囲を逸脱することなく、多くの変更及び変形が為され得ることも認識されるべきである。従って、本明細書及び図面は例示的なものであり、添付の請求項の範囲を限定するものではない。
【００７３】
添付の請求項において：
ａ）  用語“有する”は所与の請求項に挙げられた要素又は作用以外の要素又は作用の存在を排除するものではない；
ｂ）  要素の前の用語“或る”は該要素が複数存在することを排除するものではない；
ｃ）  請求項中の如何なる参照符号も例示目的だけのものであり、保護範囲を制限するものではない；
ｄ）  幾つかの“手段”が同一の品目、構造又は機能によって表されてもよい。
【図面の簡単な説明】
【００７４】
【図１】有機薄膜トランジスタを示す概略図である。
【図２Ａ】薄膜トランジスタが基板上に構築されるシーケンスを示す図である。
【図２Ｂ】薄膜トランジスタが基板上に構築されるシーケンスを示す図である。
【図２Ｃ】薄膜トランジスタが基板上に構築されるシーケンスを示す図である。
【図２Ｄ】薄膜トランジスタが基板上に構築されるシーケンスを示す図である。
【図３】薄膜トランジスタの画素を示す上面図である。
【図１】
2008520086.tif 000003
【図２Ａ】
2008520086.tif 000004
【図２Ｂ】
2008520086.tif 000005
【図２Ｃ】
2008520086.tif 000006
【図２Ｄ】
2008520086.tif 000007
【図３】
2008520086.tif 000008
【国際調査報告】
2008520086.tif 000009
2008520086.tif 000010
2008520086.tif 000011