(57)【要約】  電源電圧を超えるサンプリング入力を可能にするブートストラップ回路であって、入力ノードと出力ノードとの間に結合するブートストラップ・スイッチ（ＭＮ２０）と、ブートストラップ・スイッチの制御ノードに結合する第１の端子を有する第１のトランジスタ（ＭＰ１３）と、第１のトランジスタの第２の端子に結合する第１の端子を有するクロック・ブートストラップ・コンデンサ（Ｃ１３）と、第１のトランジスタの第１の端子と電源ノードとの間に結合し、そして第１のクロック信号ノードＰＨＩに結合する制御ノードを有する第２のトランジスタ（ＭＮ２７）と、第１のトランジスタの第２の端子と電源ノードとの間に結合する第３のトランジスタ（ＭＮ２６）と、第３のトランジスタの制御ノードに結合する第１の出力を有するチャージ・ポンプと、クロック・ブートストラップ・コンデンサの第２の端子に結合する第１の出力を有するレベル・シフタと、電源ノードと第１のトランジスタの制御ノードとの間に結合し、そしてチャージ・ポンプの第２の出力に結合する制御ノードを有する第４のトランジスタ（ＭＮ２５）と、レベル・シフタの第２の出力と第１のトランジスタの制御ノードとの間に結合するコンデンサと、ブートストラップ・スイッチの制御ノードと共通ノードとの間に結合する第５のトランジスタ（ＭＮ２８）とを含む。
2008533824.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧を超える入力のサンプリングを可能にするブートストラップ回路であって、
入力ノードと出力ノードとの間に結合するブートストラップ・スイッチと、
前記ブートストラップ・スイッチの制御ノードに結合する第１の端子を有する第１のトランジスタと、
前記第１のトランジスタの第２の端子に結合する第１の端子を有する第１のコンデンサと、
前記第１のトランジスタの第１の端子と電源ノードとの間に結合し、そして第１のクロック信号ノードに結合する制御ノードを有する第２のトランジスタと、
前記第１のトランジスタの第２の端子と前記電源ノードとの間に結合する第３のトランジスタと、
前記第３のトランジスタの制御ノードに結合する第１の出力を有するチャージ・ポンプと、
前記第１のコンデンサの第２の端子に結合する第１の出力を有するレベル・シフタと、
を含むブートストラップ回路。
【請求項２】
前記電源ノードと前記第１のトランジスタの制御ノードとの間に結合し、そして前記チャージ・ポンプの第２の出力に結合する制御ノードを有する第４のトランジスタを更に含む、請求項１記載のブートストラップ回路。
【請求項３】
前記レベル・シフタの第２の出力と前記第１のトランジスタの制御ノードとの間に結合する第２のコンデンサを更に含む、請求項１または２記載のブートストラップ回路。
【請求項４】
前記ブートストラップ・スイッチの制御ノードと共通ノードとの間に結合する第５のトランジスタを更に含む、請求項１、２または３記載のブートストラップ回路。
【請求項５】
前記レベル・シフタは、
前記入力ノードと前記第１のコンデンサの第２の端子との間に結合する第１のレベル・シフタと、
前記入力ノードに結合しそして前記第１のレベル・シフタ・トランジスタと相互結合する第２のレベル・シフタと、
を更に含む、請求項１記載のブートストラップ回路。
【請求項６】
前記レベル・シフタは、
前記第１のレベル・シフタ・トランジスタと共通ノードとの間に結合し、そして第２のクロック信号ノードに結合する制御ノードを有する第３のレベル・シフタと、
前記第２のレベル・シフタ・トランジスタと共通ノードとの間に結合し、そして第１のクロック信号ノードに結合する制御ノードを有する第４のレベル・シフタと、
を更に備える、請求項５記載のブートストラップ回路。
【請求項７】
前記レベル・シフタは、
前記第１のレベル・シフタ・トランジスタに並列に結合し、そして前記第１のクロック信号ノードに結合する制御ノードを有する第５のレベル・シフタと、
前記第２のレベル・シフタ・トランジスタに並列に結合し、そして第２のクロック信号ノードに結合する制御ノードを有する第６のレベル・シフタと、
を更に備える、請求項５または６記載のブートストラップ回路。
【請求項８】
前記第２のレベル・シフタ・トランジスタと前記第１のトランジスタの制御ノードとの間に結合する第２のコンデンサを更に含む、請求項５または６記載のブートストラップ回路。
【請求項９】
前記電源ノードと前記第１のトランジスタの制御ノードとの間に結合する第４のトランジスタを更に含む、請求項８記載のブートストラップ回路。
【請求項１０】
前記第１および第２のレベル・シフタ・トランジスタはＰＭＯＳトランジスタであり、前記第５および第６のレベル・シフタ・トランジスタはＮＭＯＳトランジスタである、請求項７記載のブートストラップ回路。
【請求項１１】
前記ブートストラップ・スイッチはＮＭＯＳトランジスタであり、前記第１のトランジスタはＰＭＯＳトランジスタであり、前記第２および第３のトランジスタはＮＭＯＳトランジスタである、請求項１記載のブートストラップ回路。
【請求項１２】
前記チャージ・ポンプは
前記電源ノードに結合する第１のチャージ・ポンプ・トランジスタと、
前記電源ノードに結合しまた前記第１のチャージ・ポンプ・トランジスタと相互結合する第２のチャージ・ポンプ・トランジスタと、
前記第１のチャージ・ポンプ・トランジスタと前記第１のクロック信号ノードとの間に結合する第１のチャージ・ポンプ・コンデンサと、
前記第２のチャージ・ポンプ・トランジスタと第２のクロック信号ノードとの間に結合する第２のチャージ・ポンプ・コンデンサと、
を含み、
前記第３のトランジスタの制御ノードは前記第１のチャージ・ポンプ・トランジスタの制御ノードに結合する、
請求項１または１１記載のブートストラップ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子回路に関するものであって、特に、電源電圧を超える入力のサンプリングを可能にするブートストラップ回路に関するものである。
【背景技術】
【０００２】
高集積度の電力管理応用は、電源電圧を超える大きさの電圧量を測定する能力を必要とすることが多い。その主な理由は、できるだけ低い電源電圧で電力管理ＩＣを走らせ、しかも時には電池電圧をかなり超える周辺からの量をサンプリングしまた測定する能力を保持することにより、効率を最大にするという基本的なニーズがあるからである。
現在の高集積度の電力管理応用では、オン・チップおよびオフ・チップの電圧量を監視するために、通常、低電力の逐次近似レジスタ（ＳＡＲ）アナログ・ディジタル変換器（ＡＤＣ）を用いる。オン・チップＡＤＣの範囲を広げて電源の値より大きな電圧入力をサンプリングするというニーズはしばしば起こる。ＡＤＣは、できるだけ低い電池電圧で動作し、しかも電源範囲を超える入力をサンプリングする能力を保持しなければならない。
【０００３】
ＡＤＣ応用でこれまで最も広く用いられてきたブートストラップ回路を図１に示す。図１の回路は、トランジスタＭＮ１−ＭＮ１０、ＭＰ１、ＭＰ２と、インバータＩＮＶと、コンデンサＣ１、Ｃ２、Ｃ３と、入力ノードＩＮと、出力ノードＯＵＴと、クロック信号ノードＰＨＩ、ＰＨＩＺと、電源電圧Ｖddとを含む。端子ＯＵＴに接続するＮＭＯＳトランジスタＭＮ１はブートストラップ・スイッチである。サンプリング・コンデンサ（図示しない）が端子ＯＵＴと接地との間を接続する。この回路はパイプラインＡＤＣ変換器において、変換器のフロント・エンドのトラック・ホールド回路の帯域幅を広げるために広く用いられている。多くのパイプラインＡＤＣ変換器は一般に、チップの電源範囲内に十分収まる比較的小さくて完全に差動的な範囲を有する。そのため、図１に示す従来のスイッチは問題なく動作する。
【０００４】
図１の回路は次のように動作する。まず、トランジスタＭＮ８、ＭＮ９と、コンデンサＣ１、Ｃ２と、インバータＩＮＶとで形成するチャージ・ポンプを考える。これは次のように動作する。まず、コンデンサＣ１およびＣ２にかかる電圧はゼロとする。クロック信号ＰＨＩＺがハイになると、コンデンサＣ１のトップ・プレートの電圧は上昇して電源電圧ＶＤＤになる。この状態でコンデンサＣ２およびＣ３のボトム・プレートは接地されるので、これらのコンデンサはトップ・プレートの電圧がＶＤＤ−ＶＴＮ（ＶＴＮはＮＭＯＳトランジスタＭＮ９およびＭＮ１０のしきい値電圧）まで充電される。クロック信号ＰＨＩＺがローになると、コンデンサＣ２のトップ・プレートは電圧ＶＤＤよりかなり高くなり（すなわち、正確には２ＶＤＤ−ＶＴＮ）、コンデンサＣ１はスイッチＭＮ８を通して充電されてＶＤＤになる。次の段階でＰＨＩＺが再びハイになると、コンデンサＣ１はＶＤＤに充電されているので、コンデンサＣ１のトップ・プレートは２ＶＤＤ（電圧ＶＤＤの２倍）になり、コンデンサＣ２およびＣ３は完全に充電されてＶＤＤになる。定常状態では、コンデンサＣ１、Ｃ２、Ｃ３は充電されてＶＤＤになり、またコンデンサＣ１およびＣ２のトップ・プレートの電圧はＶＤＤと２ＶＤＤとの間で変わる。従来のブートストラップ・スイッチは少なくとも１クロック期間の後にその定常状態に達する。
【０００５】
全てのコンデンサが充電されてＶＤＤになったと仮定すると、ブートストラップ・スイッチは次のように動作する。ＰＨＩＺがハイになると、コンデンサＣ１のボトム・プレートは接地されてスイッチＭＮ１０はオンになるので、コンデンサＣ３は充電されてＶＤＤになる。スイッチＭＰ２もオンになり、トランジスタＭＰ１のゲートを駆動してＶＤＤにするのでトランジスタＭＰ１はオフになり、最終的にＭＮ６はオンになり、そして主スイッチＭＮ１のゲート端子は接地される。そのゲート端子が接地されるので、トランジスタＭＮ３、ＭＮ２、ＭＮ１はオフになる。この段階中は、スイッチＭＮ１は入力ノードＩＮを出力ノードＯＵＴから切り離し、コンデンサＣ３を充電してＶＤＤにする。ＰＨＩＺがローになると、トランジスタＭＮ６はオフなので、ＭＮ１のゲート端子は高インピーダンスになる。
【０００６】
最初、コンデンサＣ３のボトム・プレートは浮遊するが、スイッチＭＮ４がコンデンサＣ３をトランジスタＭＰ１のゲートとソースとの間に接続するためにこのトランジスタはすぐオンになり、コンデンサＣ３に蓄積された電荷は主スイッチＭＮ１のゲート端子に流れ始める。スイッチＭＮ１のゲート電圧が上昇するとＭＮ２はオンになり、コンデンサＣ３のボトム・プレートは入力電圧ＶＩＮに向かい、このためにコンデンサＣ３のトップ・プレートは電圧ＶＤＤ＋ＶＩＮに押し上げられる。最終的にこの電圧はトランジスタＭＮ１のゲートに現われ、その結果トランジスタＭＮ１は完全にオンになって、入力端子ＩＮと出力端子ＯＵＴとを接続する。トランジスタＭＮ２は完全にオンになって、入出力端子ＩＮとコンデンサＣ３のボトム端子とを接続し、またトランジスタＭＮ３は完全にオンになって、トランジスタＭＰ１のゲートを駆動して入力電圧レベルにする。
【０００７】
これらの４個のスイッチＭＮ１、ＭＮ２、ＭＮ３、ＭＰ１の全てのゲート・ソース間電圧はＶＤＤに等しい。素子の信頼性についての重要な詳細は次の通りである。ＭＰ１のゲート端子を接地することによりブートストラップ・スイッチをオンにすることはできるが、入力信号がＶＤＤに等しい場合は、トランジスタＭＰ１のゲートとソースの間の電位差は２ＶＤＤになる。このため、この段階でブートストラップ・スイッチＭＮ１はオンになり、トランジスタＭＰ１のゲート電圧はスイッチＭＮ３を通して入力信号と等しくなるので、トランジスタＭＰ１のゲート・ソース間電圧はＶＤＤ内に制限される。したがって信頼性は高い。このスイッチの主な問題は、その端子の両端に表れる最大電圧を制限してＭＰ１を保護するようにする設計である。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図１の従来のスイッチは入力信号レベルが電源の範囲内の場合はうまく動作するが、入力信号が電源電圧を越えるときは使えない。その理由は次の通りである。スイッチがオンのとき、トランジスタＭＰ１のゲートに入力電圧が現われる。前に述べたように、これはこの素子のゲート・ソース間電圧をＶＤＤに制限するために必要である。スイッチＭＰ２はＰＭＯＳトランジスタなので、そのドレイン電圧が電源電圧を超えると（入力信号がＶＤＤより高いために）、この素子の寄生ドレイン・基板間ダイオードが順方向にバイアスされるためにトランジスタＭＮ２およびＭＮ３とトランジスタＭＰ２の寄生ボディ・ダイオードとにより形成される経路を通って大きな電流が流れる。この電流路のために、入力信号レベルが電源電圧を超える応用では従来のブートストラップ・スイッチが使えない。ここで活動化されるボディ・ダイオードは、図２に示すように、トランジスタＭＰ２のドレインＤとトランジスタＭＰ２のバルクＢとの間に形成されるダイオードである。図２に示すトランジスタＭＰ２の断面はｐ型の領域ｐと，ｎ型の領域ｎと，ドレインＤと、ゲートＧと、ソースＳと、バルクＢとを含む。
【課題を解決するための手段】
【０００９】
電源電圧を超えるサンプリング入力を可能にするブートストラップ回路は、入力ノードと出力ノードとの間に結合するブートストラップ・スイッチと、ブートストラップ・スイッチの制御ノードに結合する第１の端子を有する第１のトランジスタと、第１のトランジスタの第２の端子に結合する第１の端子を有するクロック・ブートストラップ・コンデンサと、第１のトランジスタの第１の端子と電源ノードとの間に結合し、また第１のクロック信号ノードに結合する制御ノードを有する第２のトランジスタと、第１のトランジスタの第２の端子と電源ノードとの間に結合する第３のトランジスタと、第３のトランジスタの制御ノードに結合する第１の出力を有するチャージ・ポンプと、クロック・ブートストラップ・コンデンサの第２の端子に結合する第１の出力を有するレベル・シフタと、電源ノードと第１のトランジスタの制御ノードとの間に結合し、またチャージ・ポンプの第２の出力に結合する制御ノードを有する第４のトランジスタと、レベル・シフタの第２の出力と第１のトランジスタの制御ノードとの間に結合するコンデンサと、ブートストラップ・スイッチの制御ノードと共通ノードとの間に結合する第５のトランジスタとを含む。
【実施例】
【００１０】
本発明に係るブートストラップ回路により、チップ電源電圧より大きな入力信号を最小の電力消費オーバーヘッドで正確にサンプリングすることができる。ブートストラップ・スイッチにより、電源電圧を超えるまで低電力ＳＡＲ  ＡＤＣの範囲を拡張してダイナミック・レンジを広げ、同時に電力消費を最小にすることができる。これは、多重チャネルＳＡＲ  ＡＤＣを用いて、時には電源電圧をかなり超えるオフ・チップ電圧量を測定する高集積度の電力管理応用に非常に有用である。従来のブートストラップ・スイッチを用いて電源電圧より大きな電圧入力をサンプリングすると、入力が電源電圧を超えるに従って順方向にバイアスされる寄生ボディ・ダイオードのために必ず大きな電力損失を生じる。この解決方法は製作の費用効果があり、標準のブートストラップ・スイッチに比べて大きなストレスを素子に与えることがない。
【００１１】
本発明では電力消費が最小になる。なぜならスイッチは静的電力を消費せず、また入力電圧が電源電圧を超えるとオンになる寄生ボディ・ダイオードがないからである。従来のブートストラップ・スイッチは、ドレイン・バルク間のボディ・ダイオード接合を流れる大きな電流が災いして、電源電圧を超える入力信号をサンプリングするのに用いることができない。
【００１２】
本発明に係るブートストラップ・スイッチは電力消費が非常に小さい。なぜなら、スイッチを動作状態に保つのに静的電流が必要でないからである。更に、スイッチ内の全てのボディ・ダイオード接合は、電源電圧より大きな電圧を含む全入力電圧範囲で逆にバイアスされる。従来のブートストラップ・スイッチ（例えば、パイプラインＡＤＣ変換器に用いられるタイプ）は、電源電圧より大きな入力信号が入ると順方向にバイアスされるボディ・ダイオード接合が災いする。
【００１３】
図３は本発明に係る好ましい実施の形態のブートストラップ・スイッチを示す。図３の回路は、ＮＭＯＳトランジスタＭＮ２０−ＭＮ３０と、ＰＭＯＳトランジスタＭＰ１１、ＭＰ１２、ＭＰ１３と、コンデンサＣ１１−Ｃ１４と、電源ノードＶddと、入力ノードＩＮと、クロック信号ＰＨＩおよびＰＨＩＺと、出力ノードＯＵＴとを含む。ブートストラップ・スイッチは出力ノードＯＵＴに接続するＮＭＯＳトランジスタＭＮ２０である。クロック信号ＰＨＩＺはクロック信号ＰＨＩの反転である。コンデンサＣ１３はクロック・ブートストラップ・コンデンサである。トランジスタＭＮ２３およびＭＮ２４とコンデンサＣ１１およびＣ１２とはチャージ・ポンプを形成する。
【００１４】
トランジスタＭＰ１１、ＭＰ１２、ＭＮ２１、ＭＮ２２、ＭＮ２９、ＭＮ３０は単一レベル・シフタを形成する。このレベル・シフタは、異なる電源レベルを有するディジタル・ブロックに論理信号を伝える必要があるときにディジタル設計で用いられる。差分論理信号ＰＨＩおよびＰＨＩＺをトランジスタＭＮ３０およびＭＮ２９に与えると、ＰＭＯＳトランジスタＭＰ１１およびＭＰ１２により生成される正帰還によりノードＮ２とＮ３の一方が接地され、他方が入力電圧レベルＶinになる。トランジスタＭＮ２１およびＭＮ２２は、入力信号レベルが非常に低い（トランジスタＭＰ１１およびＭＰ１２のしきい値電圧に近いか等しい）ときにこの挙動を保証するために用いられる。入力信号が低い場合は、トランジスタＭＰ１１およびＭＰ１２がレベル・シフタの状態を切り換えることができるだけの十分なゲートのオーバードライブがない。この場合は、クロック信号で駆動されるトランジスタＭＮ２１またはＭＮ２２がスイッチとして働き、該当する出力ノードが入力電圧になるように駆動する。準安定状態を防ぐため、トランジスタＭＮ２９およびＭＮ３０はトランジスタＭＰ１１およびＭＰ１２よりはるかに強く設計しなければならない。このレベル・シフタは、段階が変るたびにノードＮ２とＮ３が接地とＶinに交互に変わるように動作する。
【００１５】
１クロック・サイクルが過ぎるとスイッチはその定常状態の動作に達する。これは従来のスイッチがその定常状態に達するのにかかるサイクル数と同じである。この第１のクロック・サイクルが過ぎた後、コンデンサＣ１１、Ｃ１２、Ｃ１３、Ｃ１４は初期状態である電源電圧ＶＤＤになってよい。
【００１６】
図３の動作の記述は上に述べた初期状態で、クロックＰＨＩがローのときに始まる。回路内の全ての素子および全てのノードの状態は、クロック信号ＰＨＩがローからハイに移行する直前に特定される必要がある。次に同じことを、クロック信号ＰＨＩがハイからローに移行する直前に行わなければならない。以下の概要は、これらの２つの場合のそれぞれにおける回路の状態を記録する。
【００１７】
信号ＰＨＩがローのとき、
トランジスタＭＮ２９はオンに、トランジスタＭＮ３０はオフになる。
コンデンサＣ１３のボトム・プレートは接地される。
コンデンサＣ１１のボトム・プレートが電圧ＶＤＤなのでノードＮ５は電源電圧ＶＤＤの２倍になる。
したがって、トランジスタＭＮ２６はオンになり、ノードＮ７のコンデンサＣ１３のトップ・プレートは充電されて電圧ＶＤＤになる。
ノードＮ４は電圧ＶＤＤであり、コンデンサＣ１２のボトム・プレートは接地される。
トランジスタＭＮ２７はオフ、トランジスタＭＮ２４はオン、トランジスタＭＮ２３はオフである。
トランジスタＭＮ２８はオンで、ブートストラップＮＭＯＳスイッチＭＮ２０は接地される。
【００１８】
ノードＮ５が電圧ＶＤＤの２倍になっているのでコンデンサＣ１２のトップ・プレートは充電されて電圧ＶＤＤになる。
コンデンサＣ１４のボトム・プレートが電圧ＶＩＮになるのでノードＮ６はＶＤＤ＋ＶＩＮになる。
トランジスタＭＮ２５はオフであり、オンになるボディ・ダイオードはない。なぜなら、ノードＮ６（トランジスタＭＮ２５のドレイン）の電圧がそのソースおよびそのバルクのどちらよりも高いからである。
トランジスタＭＰ１３はオフである。なぜなら、そのゲート（ノードＮ６）の電圧はＶＤＤ＋ＶＩＮであり、そのソース（ノードＮ７）の電圧はＶＤＤだからである（トランジスタＭＰ１３のゲート・ソース間電圧（Ｖgs）の降伏電圧は入力電圧ＶＩＮより低くなければならない）。トランジスタＭＰ１３のドレインがゼロなので、やはりオンのボディ・ダイオードはない。
入力電圧ＶＩＮがローの場合は、トランジスタＭＮ２１はトランジスタＭＰ１１の仕事を行い、コンデンサＣ１４のボトム・プレートを充電して入力電圧ＶＩＮにする。
【００１９】
ＰＨＩがハイのとき、
トランジスタＭＮ３０はオンに、トランジスタＭＮ２９はオフになる。
その結果コンデンサＣ１３のボトム・プレートは入力電圧ＶＩＮになる。
コンデンサＣ１２のボトム・プレートの電圧はＶＤＤになるので、ノードＮ４は電源電圧ＶＤＤの２倍になる。
ノードＮ５は電圧ＶＤＤであり、コンデンサＣ１１のボトム・プレートは接地される。
トランジスタＭＮ２３はオンで、トランジスタＭＮ２４はオフである。
トランジスタＭＮ２５はオンで、コンデンサＣ１４のトップ・プレートの電圧は充電されてＶＤＤになる。
【００２０】
トランジスタＭＮ２８はオフなので、ブートストラップ・スイッチを駆動するノード（ノードＮ１）は解放される。
コンデンサＣ１３のボトム・プレートの電圧はＶＩＮになるので、ノードＮ７の電圧はＶＤＤ＋ＶＩＮになる。
トランジスタＭＮ２６はオフであり、オンになるボディ・ダイオードはない。なぜなら、ノードＮ７（トランジスタＭＮ２６のドレイン）の電圧がそのソースおよびそのバルクのどちらよりも高いからである。
トランジスタＭＮ２７はノードＮ１の電圧を充電してＶＤＤ−Ｖtn（ＶtnはＮＭＯＳトランジスタのしきい値電圧）にしようとする。トランジスタＭＮ２７はオンであるが、ノードＮ１の電圧がＶＤＤ−Ｖtnに達するまでは逆向き（すなわち、ソースからドレイン）にだけ導通する。
【００２１】
トランジスタＭＰ１３はオンである。なぜなら、そのゲート（ノードＮ６）の電圧はＶＤＤであるが、そのソース（ノードＮ７）の電圧はＶＤＤ＋ＶＩＮだからである。したがって、ＭＰ１３の電圧Ｖgsは電圧ＶＩＮに等しい。これによりノードＮ１とＮ７とは短絡して、その値はトランジスタＭＰ１３のしきい値電圧Ｖtより大きい全ての入力電圧ＶＩＮの値においてＶＤＤ＋ＶＩＮである。
ノードＮ１の電圧がＶＤＤより高い電圧になる場合（すなわち、トランジスタＭＰ１３がオンの場合）は、トランジスタＭＮ２７はオフになり、オンになるボディ・ダイオードはない。
トランジスタＭＰ１３のＶgs（これは電圧ＶＤＤ−（ＶＤＤ＋ＶＩＮ）＝ＶＩＮに等しい）がＭＰ１３をオンにするのに十分でない（電圧ＶＩＮという低い値）場合でも、トランジスタＭＮ２７はやはりノードＮ１を充電して電圧ＶＤＤ−Ｖtにする。
【００２２】
上記から、ブートストラップ・スイッチの電圧Ｖgsは少なくともＶＤＤ−２Ｖt（２Ｖtはしきい値電圧の２倍）に等しいことが分かる。この状態は、入力電圧ＶＩＮがトランジスタＭＰ１３のしきい値電圧Ｖtよりやや低いときに起こる。最悪の場合はブートストラップ・スイッチのゲート電圧はＶＤＤ-Ｖtでありまた電圧ＶＩＮはＶtなので、最悪の場合のＶgsは少なくとも電圧ＶＤＤ−２Ｖtである。信号ＰＨＩがハイのときは、これはブートストラップ・スイッチをオンにするのに十分である。ＶＩＮの値がトランジスタＭＰ１３のＶtより大きい場合は、ブートストラップ・スイッチの電圧Ｖgsは常にＶＤＤである。また、入力電圧ＶＩＮの全範囲において活動化されるボディ・ダイオードはないことと、スイッチが状態を変えるときも回路内の容量ノードを充電および放電するときもこのスイッチ内のエネルギー損失はショートスルー電流に限定されることが分かる。
【００２３】
図３の回路は、電源電圧より高い入力電圧において最小の電力損失で切り換えることができる強固なスイッチである。更に、この回路は信頼性が高く、また従来のブートストラップ回路内のストレスに比べて素子のゲート酸化物に悪いストレス状態を与えない。
【００２４】
本発明について例示の実施の形態を参照して説明したが、この説明は制限するものではない。例示の実施の形態の種々の変更および組合せや本発明の他の実施の形態は、この説明を参照すれば当業者に明らかである。したがって、本発明のクレームはかかる変更および組合せを全て含むものである。
【図面の簡単な説明】
【００２５】
【図１】従来のブートストラップ回路の回路図である。
【図２】図１に示すトランジスタの断面である。
【図３】本発明に係る好ましい実施の形態のブートストラップ回路の回路図である。
【図１】
2008533824.tif 000003
【図２】
2008533824.tif 000004
【図３】
2008533824.tif 000005
【国際調査報告】
2008533824.tif 000006
2008533824.tif 000007