(57)【要約】本発明は高分子薄膜内に自発形成されたＮｉ１−ＸＦｅＸナノ結晶体を利用した双安定体層を有し、ソースとドレイン電極がない新しい双安定性記憶素子及びその製造方法に関する。従来のフラッシュメモリ素子のナノ結晶体の形成過程より非常に簡単にナノ結晶体を形成することができる。全体的に均一な分布を有する結晶体が高分子層で取り囲まれ結晶体の凝集現象なくナノ結晶体の大きさや密度を制御することができる。従来のナノフローティングゲートを有するフラッシュメモリ素子より電気的また化学的に安定性を有する効率的低費用の不揮発性双安定性記憶素子を提供することができる。また、本発明による不揮発性双安定性記憶素子はソース及びドレイン電極の制作過程が必要ないため費用及び時間を節減することができる効果がある。
2008530779.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された絶縁層と、
前記絶縁層上に形成された第１電極と、
前記第１電極層の上部に形成された高分子薄膜内のＮｉ１−ＸＦｅＸナノ結晶体層で構成された複層の双安定体と、
前記双安定体上部に前記高分子薄膜によって電気的に分離され形成された第２電極とを含み構成されたことを特徴とする不揮発性双安定素子。
【請求項２】
前記高分子薄膜はポリイミド薄膜であることを特徴とする請求項１に記載の不揮発性双安定素子。
【請求項３】
前記Ｎｉ１−ＸＦｅＸナノ結晶体のＸは０＜Ｘ＜０．５の範囲であることを特徴とする請求項１または請求項２のいずれかに記載の不揮発性双安定素子。
【請求項４】
不揮発性双安定素子の製造方法において、半導体基板の全面上に絶縁層を形成する段階と、前記絶縁層上に第１電極層を形成する段階と、前記第１電極層上に高分子薄膜内のＮｉ１−ＸＦｅＸナノ結晶体で構成された双安定体を複層で形成する段階と、前記双安定体上に第２電極層を順次に形成する段階を含むことを特徴とする不揮発性双安定素子の製造方法。
【請求項５】
前記双安定体を形成する段階は、
ａ）前記第１電極層上に絶縁体高分子単量体を含む酸性前駆体を溶媒に溶かし液状にした後、これを前記コーティングされた金属上にスピンコーティングし、コーティングされた酸性前駆体から溶媒を除去する段階と、
ｂ）生成された高分子層上にＮｉ１−ＸＦｅＸをコーティングする段階と、
ｃ）前記ａ）段階および前記ｂ）段階を１回以上反復する段階、および
ｄ）改めて絶縁体高分子単量体を含む酸性前駆体を溶媒に溶かしスピンコーティングし、コーティングされた酸性前駆体内部で架橋結合が起きるように前記高分子物質に熱を加える段階を含むことを特徴とする請求項４に記載の不揮発性双安定素子の製造方法。
【請求項６】
前記高分子薄膜はポリイミド薄膜であることを特徴とする請求項４または請求項５のいずれかに記載の不揮発性双安定素子の製造方法。
【請求項７】
前記絶縁体高分子単量体を含む酸性前駆体はカルボキシル基を含む酸性前駆体であることを特徴とする請求項４または請求項５のいずれかに記載の不揮発性双安定素子の製造方法。
【請求項８】
前記Ｎｉ１−ＸＦｅＸをコーティングする方法はスパッタリングであることを特徴とする請求項４または請求項５のいずれかに記載の不揮発性双安定素子の製造方法。
【請求項９】
前記双安定体を形成する段階は、
ａ）絶縁層が蒸着された半導体基板に第１電極を形成する段階と、
ｂ）前記第１電極上にＮ−メチル−２−ピロリドン（ＮＭＰ）を溶媒とし、ＢＰＤＡ−ＰＤＡ型のポリアミド酸をスピンコーティングして溶媒を除去する段階と、
ｃ）生成されたポリイミド層上にＮｉ１−ＸＦｅＸ層を１ないし３０ｎｍの厚さで形成する段階と、
ｄ）前記ｂ）段階および前記ｃ）段階を１回以上反復する段階と
ｅ）３００〜４００℃程度で加熱し前記ポリイミド層を硬化させる段階、および
ｆ）硬化したポリイミド層上に第２電極を形成する段階を含むことを特徴とする請求項４に記載の不揮発性双安定素子の製造方法。
【請求項１０】
前記Ｎ−メチル−２−ピロリドン（ＮＭＰ）と前記ＢＰＤＡ−ＰＤＡの混合比は１：３の体積比であることを特徴とする請求項９に記載の不揮発性双安定素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はナノフローティングゲートを有する不揮発性記憶素子およびその製造方法に係り、より詳細には高分子薄膜内に自発形成されたＮｉ１−ＸＦｅＸナノ結晶体を利用したソースおよびドレイン電極が必要ない高効率低費用の不揮発性記憶素子およびその製造方法に関する。
【背景技術】
【０００２】
最近、絶縁層内に３次元的に閉じこめられているナノ粒子に対する研究が、ナノスケールのフローティングゲートを有する不揮発性メモリ素子に応用するために、幅広く行われてきている。幾つかの研究はＳｉＯ２内にＳｉ粒子を走査型プローブ、ｅ−ビーム、Ｘ線方法を使用して形成させるためのものである（非特許文献１、非特許文献２、非特許文献３を参照）。
【０００３】
しかし、簡単な技術で代替的に絶縁層内に自己形成されるナノ粒子に対する研究はいまだ報告されていない。
【０００４】
無機材料は技術的にも産業的にも成功しているが、複雑な工程および高い製造費用のような多くの短所を有しているため、最近、絶縁体として主に使用されているＳｉＯ２に代わる新しい物質の開発が求められている。その中でも無機絶縁材料に代わる物質として有機絶縁材料であるポリイミドが台頭してきた。ポリイミドは固有の熱的、機械的、誘電的特性のために集積回路の絶縁中間層、高密度連結素子パッケージを含む様々な分野の超精密電子工業で広範囲に使用されている。特にポリイミドの誘電率は既存の無機材料に比べ低いものとして知られている。
【０００５】
従来のフラッシュメモリ素子は一般的にシリコン基板上部に互いに離隔されたドレイン領域およびソース領域を有し、前記ドレイン領域および前記ソース領域の間のチャネル領域上に形成される薄膜のトンネル酸化膜と、その上部にポリシリコンで成されたフローティングゲートと、フローティングゲート電極上部に形成されるゲート電極間絶縁膜と、所定の電圧を印加されるコントロールゲート電極とを具備する。
【０００６】
しかし、最近メモリ素子の製造において二つの有機層内に超薄膜金属層を位置させれば非常に優れた電気的双安定性をみせることが明らかになり、これを利用したソース領域およびドレイン領域が必要ない双安定記憶素子に対する研究が報告された（非特許文献４）。
【０００７】
しかし、このような双安定記憶素子の製造において、簡単な方法でナノ結晶体層を形成し、ナノ結晶体の密度、粒度、およびナノ結晶体からなる層の厚さを制御することのできる方法はいまだ開示されていない状態である。
【０００８】
したがって、次世代メモリ素子である不揮発性双安定記憶素子の製造において、有機絶縁体層の間に金属層を位置する双安定体を形成する技術が求められており、特に簡単に金属層を形成するナノ結晶体の粒子の大きさや密度の制御が可能な技術が求められてきている。
【０００９】
【非特許文献１】Ｓ．Ｈｕａｎｇ、Ｓ．Ｂａｎｅｒｊｅｅ、Ｒ．Ｔ．Ｔｕｎｇ、Ｓ．Ｏｄａ、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、２００３年、第９４巻、ｐ．７２６１
【非特許文献２】Ｓ．Ｊ．Ｌｅｅ、Ｙ．Ｓ．Ｓｈｉｍ、Ｈ．Ｙ．Ｃｈｏ、Ｄ．Ｙ．Ｋｉｍ、Ｔ．Ｗ．Ｋｉｍ、Ｋ．Ｌ．Ｗａｎｇ、Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、２００３年、第４２巻、ｐ．７１８０
【非特許文献３】Ｓ．Ｈｕａｎｇ、Ｓ．Ｂａｎｅｒｊｅｅ、Ｒ．Ｔ．Ｔｕｎｇ、Ｓ．Ｏｄａ、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．、２００３年、第９３巻、ｐ．５７６
【非特許文献４】Ｌｉｐｉｎｇ  Ｍａ外、Ａｐｐｌ．Ｐｈｙｓ．、２００３年、第９３巻、ｐ．５７６
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は前記のような問題点を解決するためのもので、その一形態では、簡単な蒸着法と熱処理を通し高分子内にＮｉ１−ＸＦｅＸナノ結晶体を簡単に形成することによってソース領域およびドレイン領域が必要ない高効率低費用の双安定性記憶素子およびその製造方法を提供する。
【課題を解決するための手段】
【００１１】
本発明の双安定記憶素子は適切な電圧を加えることによって低い抵抗（インピーダンス）状態及び高い抵抗状態に転換が可能である。本発明の双安定記憶素子は双安定体の一側に第１電極及び他の側面に第２電極を具備する。前記双安定体内には、ナノ粒子形態の導電性がある金属または導電性酸化物で成された１つ以上の区別された層が位置する。また、前記双安定体には低い導電性物質である高分子物質が絶縁体として使用される。
【００１２】
本発明の双安定記憶素子は、半導体基板と、前記半導体基板に形成された絶縁層と、前記絶縁層上に形成された第１電極と、前記第１電極層上部に形成された高分子薄膜内のＮｉ１−ＸＦｅＸナノ結晶体で構成された双安定体と、前記双安定体上部に前記高分子薄膜によって電気的に分離され形成された第２電極を含み構成される。前記高分子薄膜内のＮｉ１−ＸＦｅＸナノ結晶体で成された双安定体は２層以上で形成される。
【００１３】
好ましくは、前記高分子薄膜はポリイミド薄膜である。
【００１４】
前記電極は、アルミニウム、銅のような従来の電極物質が好ましく、インジウム錫酸化物、インジウム酸化物及びそれ以外の適切な金属酸化物であり得て、ＰＥＤＯＴ及びドーピングされたポリアニリンのような導電性高分子であり得る。
【００１５】
また、本発明のフラッシュメモリ素子の製造方法は、半導体基板の全面上に絶縁層を形成する段階、前記絶縁層に第１電極層を形成する段階、前記第１電極層上に高分子薄膜内のＮｉ１−ＸＦｅＸナノ結晶体で構成された双安定体を形成する段階、および前記双安定体上に第２電極層を順次に形成する段階を含む。
【００１６】
好ましくは、前記双安定体を形成する段階は、ａ）前記第１電極層上に絶縁体高分子単量体を含む酸性前駆体を溶媒に溶かし液状に作った後、これを前記コーティングされた金属上にスピンコーティングし、コーティングされた酸性前駆体から溶媒を除去する段階と、ｂ）前記生成されたコーティング層上にＮｉ１−ＸＦｅＸをコーティングする段階と、ｃ）前記ａ）段階および前記ｂ）段階を１回以上反復する段階と、ｄ）改めて絶縁体高分子単量体を含む酸性前駆体を溶媒に溶かしスピンコーティングし、コーティングされた酸性前駆体内部で架橋結合が起こるように前記高分子物質に熱を加える段階を含む。
【００１７】
前記絶縁体高分子単量体を含む酸性前駆体はカルボキシル基を含む酸性前駆体が好ましい。
【００１８】
前記Ｎｉ１−ＸＦｅＸにおいてｘの範囲は０＜ｘ＜０．５であるものが特に好ましい。
【００１９】
前記Ｎｉ１−ＸＦｅＸをコーティングする方法は金属をコーティングするが、適合した蒸着、スパッタリングなど公知の方法を使用し得る。
【００２０】
本発明の前記溶媒は絶縁体前駆体の種類によってＮ−メチル−２−ピロリドン（Ｎ−Ｍｅｔｙｌ−２−Ｐｙｒｒｏｌｉｄｏｎｅ，ＮＭＰ）、水、Ｎ−ジメチルアセトアミド、ジエチレングリコールジメチルエーテル（ｄｉｇｌｙｍｅ）中から選択された一つまたは一つ以上の混合物を選択し得る。
【００２１】
より好ましくは、前記双安定体を形成する段階は、絶縁層が蒸着された半導体基板上部に金属電極を蒸着する段階、Ｎ−メチル−２−ピロリドン（Ｎ−Ｍｅｔｙｌ−２−Ｐｙｒｒｏｌｉｄｏｎｅ，ＮＭＰ）を溶媒としてＢＰＤＡ−ＰＤＡ（Ｂｉｐｈｅｎｙｌｔｅｔｒａｃａｂｏｘｙｌｉｃ  Ｄｉａｎｈｙｄｉｄｅ−ｐ−Ｐｈｅｎｙｌｅｎｅｄｉａｍｉｎｅ）型のポリアミド酸をスピンコーティングする段階、溶媒を除去した後、生成されたポリイミド層上にＮｉ１−ＸＦｅＸ層を１ないし３０ｎｍの厚さにコーティングする段階および前記スピンコーティング段階およびＮｉ１−ＸＦｅＸ層コーティング段階を１回以上反復し、硬化作用のために３００〜４００度程度で約１時間程度加熱する段階を含む。
【発明の効果】
【００２２】
本発明によれば、ポリイミド薄膜内に分散されたＮｉ１−ＸＦｅＸ高密度ナノ結晶体が形成された双安定体を形成することができ、前記Ｎｉ１−ＸＦｅＸの初期コーティング厚さ、溶媒と前駆体の混合比率、硬化作用過程の条件を変化させることによって形成されたナノ結晶体の大きさおよび密度を制御することができるため、全体的な素子の特性を制御することが容易である。
【００２３】
本発明の不揮発性メモリ素子の製造時、ソース領域およびドレイン領域を形成する必要がなく、全体的なメモリ素子の体積が減少し、製造工程が単純になる。
【発明を実施するための最良の形態】
【００２４】
本発明による双安定記憶素子の電圧−電流特性は図１のように電気的にヒステリシス（ｈｙｓｔｅｒｅｓｉｓ）挙動をみせる。したがって、書き込み読み込み動作が可能である。本発明による不揮発性記憶素子の作動メカニズムを説明すれば次の通りである。
【００２５】
図２は電圧を印加しないときの不揮発性双安定記憶素子のエネルギーバンドの概略図である。
【００２６】
前記不揮発性記憶素子の書き込みをしようとする場合、順方向に（ＶＴＨ）電圧を印加すると、Ｎｉ１−ＸＦｅＸ層内にある電子が電界の反対方向に薄いポリイミド層をトンネリングし、Ｎｉ１−ＸＦｅＸ層に正電荷を帯びた正孔を蓄積させ、隣接しているポリイミド層に負電荷を誘起させる。ポリイミド層にドーピングされた効果が表れる現象として全体的な抵抗成分を減らし、電流を多く流れるようにする状態を作り、書き込み動作をするようになる（図３参照）。印加電圧を除去してもポリイミド層がＮｉ１−ＸＦｅＸ粒子層の間で絶縁体層の役割をしてくれるために電荷の再結合を防ぐことができ双安定性が形成されフラッシュメモリの不揮発性書き込みが可能である（図４参照）。
【００２７】
前記不揮発性記憶素子を除去しようとする場合、逆方向に除去電圧（Ｖｅｒａｓｅ）を印加すれば書き込みとは反対方向にＮｉ１−ＸＦｅＸ層内に蓄積された電荷がＮｉ１−ＸＦｅＸ層からポリイミド層をトンネリングして移動するようになる。すべてのＮｉ１−ＸＦｅＸ層の極性を中性化させポリイミド層のドーピング効果もなくなる。全体的な抵抗成分が大きく増え電流がほとんど流れなくなる現象が起きる（図５参照）。印加電圧を除去すれば改めてトンネリングによって書き込み動作をすることができる状態に戻るようになる（図６）。
【００２８】
前記不揮発性記憶素子を読み出す場合には記憶素子の両電極に０とＶＴＨの間のＶｅｒａｓｅ電圧を印加し流れる電流を確認すれば書き込まれた状態を読み出すことができる。ＯＮ状態ではＶｅｒａｓｅ電圧でＯＦＦ状態でより多くの電流が流れる。
【００２９】
以下添付図面を参照し本発明の好ましい実施形態をより詳細に説明する。
【実施例１】
【００３０】
シリコン基板上部にＮ−メチル−２−ピロリドン（Ｎ−Ｍｅｔｙｌ−２−Ｐｙｒｒｏｌｉｄｏｎｅ，ＮＭＰ）を溶媒として前駆体ＢＰＤＡ−ＰＤＡ（Ｂｉｐｈｅｎｙｌｔｅｔｒａｃａｂｏｘｙｌｉｃ  Ｄｉａｎｈｙｄｉｄｅ−ｐ−Ｐｈｅｎｙｌｅｎｅｄｉａｍｉｎｅ）型のポリアミド酸を１：３の体積比でスピンコーティングした。１３５℃で３０分間熱を加え残余溶媒を蒸発除去した。生成されたポリイミド層上にＮｉ０．８Ｆｅ０．２層を５ｎｍの厚さにスパッタリングで形成した。その上に改めて前記と同一な方法でポリアミド酸をスピンコーティングした後、常温で２時間置く。
【００３１】
前記ＰＩ／Ｎｉ０．８Ｆｅ０．２／ＰＩ／Ｓｉを１３５℃で３０分間熱を加え残余溶媒を蒸発除去した後、約１０−８Ｐａの圧力下で４００℃で１時間の間熱を加え、前記ポリアミド酸をポリイミドとして硬化させた。
【００３２】
前記で製造されたＰＩ薄膜内のＮｉ０．８Ｆｅ０．２ナノ結晶体をＪＥＭ  ２０１０  ＪＥＯＬ透過型電子顕微鏡（ＴＥＭ）で観察したものを、図７に示す。図７によればポリイミド薄膜内にＮｉ１−ＸＦｅＸナノ結晶体が分散され形成されておりＮｉ０．８Ｆｅ０．２ナノ結晶体の大きさは４〜６ｎｍ以下でナノ結晶体の表面密度は約２×１０１２ｃｍ−２である。
【００３３】
図８はポリイミド薄膜内にナノ結晶体として形成された制限視野電子回折（ｓｅｌｅｃｔｅｄ  ａｒｅａ  ｅｌｅｃｔｒｏｎ  ｄｉｆｆｒａｃｔｉｏｎ）パターンイメージである。これから前記ナノ結晶体が面心立方構造であることを知ることができ小さい粒子の大きさによる回折リングが表れる。
【実施例２】
【００３４】
シリコン基板上部にＮ−メチル−２−ピロリドン（ＮＭＰ）を溶媒として前駆体ＢＰＤＡ−ＰＤＡ（Ｂｉｐｈｅｎｙｌｔｅｔｒａｃａｂｏｘｙｌｉｃ  Ｄｉａｎｈｙｄｉｄｅ−ｐ−Ｐｈｅｎｙｌｅｎｅｄｉａｍｉｎｅ）型のポリアミド酸を１：３の体積比でスピンコーティングした。１３５℃で３０分間熱を加え残余溶媒を蒸発除去した。生成されたポリイミド層上にＮｉ０．８Ｆｅ０．２層を５ｎｍの厚さにスパッタリングで形成した。前記のような段階を３回さらに反復し、その上に改めて同一な方法でポリアミド酸をスパッタリングした後、常温で２時間置く。
【００３５】
前記ＰＩ／Ｎｉ０．８Ｆｅ０．２／ＰＩ／Ａｌ／ＳｉＯ２／Ｓｉを１３５℃で３０分間熱を加え残余溶媒を蒸発除去した後、約１０−８Ｐａの圧力下で、４００℃で１時間の間熱を加え、前記ポリアミド酸をポリイミドとして硬化させ、Ｓｉ基板上に成長したポリイミド内に形成された多層のＮｉ１−ＸＦｅＸナノ粒子をＪＥＭ  ２０１０  ＪＥＯＬ透過電子顕微鏡（ＴＥＭ）で観察したものを、図９に示す。図９によればポリイミド薄膜内にＮｉ１−ＸＦｅＸナノ結晶体は多層に位置する。Ｎｉ１−ＸＦｅＸナノ結晶体の側面の大きさは４〜６ｎｍの間である。
【実施例３】
【００３６】
ＳｉＯ２が蒸着されたシリコン基板上部にＡｌ電極を蒸着した後、その上にＮ−メチル−２−ピロリドン（ＮＭＰ）を溶媒として前駆体ＢＰＤＡ−ＰＤＡ（Ｂｉｐｈｅｎｙｌｔｅｔｒａｃａｂｏｘｙｌｉｃ  Ｄｉａｎｈｙｄｉｄｅ−ｐ−Ｐｈｅｎｙｌｅｎｅｄｉａｍｉｎｅ）型のポリアミド酸を１：３の体積比でスピンコーティングした。１３５℃で３０分間熱を加え残余溶媒を蒸発除去した。生成されたポリイミド層上にＮｉ０．８Ｆｅ０．２層を５ｎｍの厚さで、スパッタリング工程で形成した。前記スピンコーティング及びスパッタリング工程を２回さらに反復し、その上に改めて同一な方法でポリアミド酸をスピンコーティングした後、常温で２時間置く。
【００３７】
前記ＰＩ／Ｎｉ０．８Ｆｅ０．２／ＰＩ／Ｎｉ０．８Ｆｅ０．２／ＰＩ／Ｎｉ０．８Ｆｅ０．２／ＰＩ／Ａｌ／ＳｉＯ２／Ｓｉを１３５℃で３０分間熱を加え残余溶媒を蒸発除去した後、約１０−８Ｐａの圧力下で、４００℃で１時間の間熱を加え、前記ポリアミド酸をポリイミドとして硬化させた。その上に改めてＡｌ電極を蒸着し本発明によるＡｌ／ＰＩ／Ｎｉ０．８Ｆｅ０．２／ＰＩ／Ｎｉ０．８Ｆｅ０．２／ＰＩ／Ｎｉ０．８Ｆｅ０．２／ＰＩ／Ａｌ／ＳｉＯ２／Ｓｉの不揮発性双安定記憶素子を製造した（図１０参照）。
【産業上の利用可能性】
【００３８】
本発明は従来のナノ結晶体の形成過程より非常に簡単にナノ結晶体を形成することができ、全体的に均一な分布を有する結晶体が高分子層で取り囲まれており結晶体の凝集現象なくナノ結晶体の大きさや密度を制御することができ、ソースおよびドレイン電極を別途に必要としないため費用および製造時間を減少させることができる。また、電気的にも化学的にも安定性を有するナノ結晶体を利用することによって、高効率低費用の不揮発性記憶素子を提供する優秀な効果があり、情報電子通信分野で非常に有用な発明である。
【図面の簡単な説明】
【００３９】
【図１】本発明の一実施形態により製造された双安定性記憶素子の「書き込み」「削除」および「読み込み」動作に対応する電流−電圧特性を示すグラフである。
【図２】本発明の一実施形態により製造された双安定性記憶素子に電圧を印加しない時のエネルギーバンドの概略図である。
【図３】本発明の一実施形態により製造された双安定性記憶素子に順方向電圧を印加した時のエネルギーバンドの概略図である。
【図４】本発明の一実施形態により製造された双安定性記憶素子で印加された順方向電圧を除去した時のエネルギーバンドの概略図である。
【図５】本発明の一実施形態により製造された双安定性記憶素子で印加された順方向電圧を除去した後、逆方向電圧を印加した時のエネルギーバンドの概略図である。
【図６】本発明の一実施形態により製造された双安定性記憶素子で印加された順方向電圧を改めて除去した後、逆方向電圧を印加した時のエネルギーバンドの概略図である。
【図７】ポリイミド内に形成されたＮｉ１−ＸＦｅＸナノ結晶体を利用した不揮発性双安定記憶素子の概略図である。
【図８】ポリイミド薄膜内にナノ結晶体として形成されたＮｉ１−ＸＦｅＸナノ結晶体の透過型電子顕微鏡の平面写真である。
【図９】Ｓｉ基板上に成長したポリイミド内に形成された多層のＮｉ１−ＸＦｅＸナノ結晶体の透過型電子顕微鏡の断面写真である。
【図１０】Ｓｉ基板上に成長したポリイミド内に形成された多層のＮｉ１−ＸＦｅＸナノ結晶体の電子回折像である。
【図１】
2008530779.tif 000003
【図２】
2008530779.tif 000004
【図３】
2008530779.tif 000005
【図４】
2008530779.tif 000006
【図５】
2008530779.tif 000007
【図６】
2008530779.tif 000008
【図７】
2008530779.tif 000009
【図８】
2008530779.tif 000010
【図９】
2008530779.tif 000011
【図１０】
2008530779.tif 000012
【国際調査報告】
2008530779.tif 000013
2008530779.tif 000014