(57)【要約】本発明は、複数のキャパシタを形成する方法を含む。或る実施例では、複数のキャパシタを形成する方法には、基板上のキャパシタアレイ区劃内に複数のキャパシタ電極を設えるステップが含まれる。キャパシタ電極は、側方外壁を含む。複数のキャパシタ電極は、側方外壁に結合した保持構造 (40) により、少なくとも部分的に支持される。保持構造 (40) の少なくとも一部は、保持構造を形成するキャパシタアレイ区劃内ではいずこもマスクされていない材料層 (36) を蝕刻することにより形成される。複数のキャパシタ電極は、複数のキャパシタ内に組み込まれる。【選択図】図１
2008533739.tif 000002
【特許請求の範囲】
【請求項１】
複数のキャパシタを形成する方法であって、
複数のキャパシタ電極を、基板上のキャパシタアレイ区劃内に設えるステップであって、ここで、前記キャパシタ電極が、側方の外側壁を含む、というステップと、
前記複数のキャパシタ電極の少なくとも一部を、前記側方の外側壁に接合した保持構造を以って支持するステップであって、ここで、前記保持構造の少なくとも一部が、前記キャパシタアレイ区劃内のどこもマスクされていない材料層を蝕刻して、前記保持構造を作成するようにすることで形成されている、というステップと、
前記複数のキャパシタ電極を、複数のキャパシタに組み込むステップと
を含むことを特徴とする、方法。
【請求項２】
前記蝕刻を、前記複数のキャパシタ電極の形成の前に行うことを特徴とする、請求項１記載の方法。
【請求項３】
前記蝕刻を、前記複数のキャパシタ電極の形成の後に行うことを特徴とする、請求項１記載の方法。
【請求項４】
前記キャパシタアレイ区劃の周縁に位置する回路区劃を含み、ここで、前記材料層が、前記蝕刻の間に前記周縁区劃上に拡がり、且つ、前記蝕刻の間に前記周縁区劃内が少なくとも部分的にマスクされることを特徴とする、請求項１記載の方法。
【請求項５】
前記蝕刻の間に、前記材料層の前記基板上の部分がどこもマスクされないことを特徴とする、請求項１記載の方法。
【請求項６】
前記キャパシタ電極のそれぞれが、容器形状を具えることを特徴とする、請求項１記載の方法。
【請求項７】
前記保持構造が、前記複数のキャパシタを組み込んで完成した集積回路構造物の一部として残ることを特徴とする、請求項１記載の方法。
【請求項８】
前記材料が、電気的に絶縁体であることを特徴とする、請求項１記載の方法。
【請求項９】
前記材料が、導電体であることを特徴とする、請求項１記載の方法。
【請求項１０】
前記材料が、半導体であることを特徴とする、請求項１記載の方法。
【請求項１１】
複数のキャパシタを形成する方法であって、
複数のキャパシタ電極を、基板上に設えるステップであって、ここで前記キャパシタは側方外壁を含む、というステップと、
前記複数のキャパシタ電極を、前記側方外壁に結合した保持構造で、少なくとも部分的に支持するステップであって、ここで前記保持構造の少なくとも一部が、前記保持構造を形成する前記基板上ではどこもマスクされていない材料層を、蝕刻することによって形成される、というステップと、
前記複数のキャパシタ電極を、複数のキャパシタ内に組み込むステップと
を含むことを特徴とする、方法。
【請求項１２】
前記キャパシタ電極のそれぞれが、容器形状を具えることを特徴とする、請求項１１記載の方法。
【請求項１３】
前記保持構造が、前記複数のキャパシタを組み込んで完成した集積回路構造物の一部として残ることを特徴とする、請求項１１記載の方法。
【請求項１４】
前記材料が、電気的に絶縁体であることを特徴とする、請求項１１記載の方法。
【請求項１５】
前記材料が、導電体であることを特徴とする、請求項１１記載の方法。
【請求項１６】
前記材料が、半導体であることを特徴とする、請求項１１記載の方法。
【請求項１７】
前記蝕刻を、前記複数のキャパシタ電極の形成の前に行うことを特徴とする、請求項１１記載の方法。
【請求項１８】
前記蝕刻を、前記複数のキャパシタ電極の形成の後に行うことを特徴とする、請求項１１記載の方法。
【請求項１９】
複数のキャパシタを形成する方法であって、
異なる組成である第一の材料および第二の材料および第三の材料（different composition first, second and third materials）を、キャパシタ電極形成材料の上に形成するステップであって、ここで、前記第一の材料および前記第二の材料および前記第三の材料の少なくとも一部が、前記キャパシタ電極形成材料の上にいくらか同じ高さとなるよう支持され、また、前記第二の材料が、異方性蝕刻された保持構造を含む、というステップと、
前記第一の材料を、前記第二の材料および前記第三の材料に対してほぼ選択的に蝕刻して、その後に、前記キャパシタ電極形成材料を、前記第二の材料および前記第三の材料に対してほぼ選択的に蝕刻することで、複数のキャパシタ電極開口部を実際に形成するステップと、
個々のキャパシタ電極を、前記キャパシタ電極開口部のそれぞれの内部に形成するステップと、
前記第三の材料を、前記第二の材料に対してほぼ選択的に且つ前記キャパシタ電極に対してほぼ選択的に蝕刻して、蝕刻された前記第三の材料の下に在るキャパシタ電極形成材料が実際に露出するようにし、その後、前記キャパシタ電極形成材料を、前記第二の材料に対してほぼ選択的に且つ前記キャパシタ電極に対してほぼ選択的に蝕刻して、前記キャパシタ電極の側方外壁が実際に露出して、前記キャパシタ電極を支持する前記保持構造の少なくともいくらかを実際に残すステップと、
前記複数のキャパシタ電極を、複数のキャパシタ内に組み込むステップと
を含むこと特徴とする、方法。
【請求項２０】
前記第一の材料の組成が、前記キャパシタ電極形成材料の組成と異なることを特徴とする、請求項１９記載の方法。
【請求項２１】
前記第一の材料の組成が、前記キャパシタ電極形成材料の組成と同一であることを特徴とする、請求項１９記載の方法。
【請求項２２】
前記キャパシタ電極形成材料が、二つ以上の層を含み、ここで、前記二つの層のうちのひとつが、前記第一の材料および前記第二の材料および前記第三の材料の近傍で支持される蝕刻停止層を含むことを特徴とする、請求項１９記載の方法。
【請求項２３】
前記第一の材料が、前記第二の材料の前に形成され、
前記第二の材料が、前記第三の材料の前に形成され、また、
前記第三の材料を形成する前に、前記保持構造を小面蝕刻するステップ
をさらに含む
ことを特徴とする、請求項１９記載の方法。
【請求項２４】
前記第一の材料が、前記第二の材料の前に形成され、
前記第二の材料が、前記第三の材料の前に形成され、また、
前記第三の材料を形成する前に、前記保持構造を湿式蝕刻するステップ
をさらに含む
ことを特徴とする、請求項１９記載の方法。
【請求項２５】
前記キャパシタ電極のそれぞれが、容器形状を具えることを特徴とする、請求項１９記載の方法。
【請求項２６】
前記キャパシタ電極開口部が、前記基板上のキャパシタアレイ区劃内に形成され、また、
前記基板が、前記キャパシタアレイ区劃の周縁に位置する回路区劃を含み、また、
前記保持構造を形成するための前記第二の材料の前記異方性蝕刻が、前記保持構造を形成する前記キャパシタアレイ区劃内の前記第二の材料をマスクすること無く行われる
ことを特徴とする、請求項１９記載の方法。
【請求項２７】
前記保持構造を形成するための前記第二の材料への前記異方性蝕刻が、前記保持構造を形成する前記基板上の前記第二の材料をマスクすること無く行われることを特徴とする、請求項２６記載の方法。
【請求項２８】
前記保持構造が、前記複数のキャパシタを組み込んで完成した集積回路構造物の一部として残ることを特徴とする、請求項１９記載の方法。
【請求項２９】
前記第二の材料が、電気的に絶縁体であることを特徴とする、請求項１９記載の方法。
【請求項３０】
前記第二の材料が、導電体であることを特徴とする、請求項１９記載の方法。
【請求項３１】
前記第二の材料が、半導体であることを特徴とする、請求項１９記載の方法。
【請求項３２】
複数のキャパシタを形成する方法であって、
間隔を措いた複数のマスキング区域を、第一の材料の上に形成するステップであって、ここで前記マスキング区域が、対応するキャパシタ電極開口部の輪郭を前記マスキング区域の下に定める、というステップと、
第二の材料の層を、前記マスキング区域の上と、前記マスキング区域の間で支持される第一の材料の上とに、付着するステップであって、ここで、前記第二の材料の組成は、前記マスキング区域の組成とは異なる、というステップと、
前記第二の材料の層を異方性蝕刻して、前記マスキング区域を露出し、前記マスキング区域の側壁に凭れる相互接続保持構造を実際に形成するステップであって、ここで、前記相互接続保持構造には、前記マスキング区域の間で支持される前記第一の材料のいくらかが露出している、というステップと、
前記異方性蝕刻ステップの後に、前記マスキング区域間で支持され露出した前記第一の材料を、第三の材料を使ってマスクするステップであって、ここで、前記第三の材料の組成は、前記第一の材料の組成とも、前記マスキング区域の組成とも、前記第二の材料の組成とも、異なる、というステップと、
前記マスキング区域を蝕刻してから、前記マスキング区域の下に在る前記第一の材料を、前記第二の材料および前記第三の材料に対してほぼ選択的に蝕刻することで、前記第一の材料内にキャパシタ電極開口部を実際に形成するステップと、
キャパシタ電極を、それぞれ、個々の前記キャパシタ電極開口部の内部に、前記相互接続保持構造に凭れるように形成するステップと、
前記第三の材料を、前記第二の材料に対してほぼ選択的に且つ前記キャパシタ電極に対してほぼ選択的に蝕刻して、蝕刻した前記第三の材料の下に第一の材料を実際に露出させるステップと、
前記第三の材料を蝕刻する前記ステップの後に、露出した前記第一の材料の少なくとも一部を、前記キャパシタ電極に対してほぼ選択的に且つ前記第二の材料に対してほぼ選択的に蝕刻することで、前記キャパシタ電極の側方外壁を実際に露出し、前記キャパシタ電極を少なくとも部分的に支持する前記相互接続保持構造中の前記第二の材料の少なくとも一部が実際に残るようにするステップと、
前記第一の材料を蝕刻して前記キャパシタ電極の側方外壁を実際に露出させる前記ステップの後に、キャパシタ誘電体およびキャパシタ電極材料を、前記保持構造の下の、前記側方外壁の少なくとも一部の上に付着させるステップと
を含むことを特徴とする、方法。
【請求項３３】
前記マスキング区域の組成が、前記第一の材料の組成と異なることを特徴とする、請求項３２記載の方法。
【請求項３４】
前記マスキング区域の組成が、前記第一の材料の組成と同一であることを特徴とする、請求項３２記載の方法。
【請求項３５】
前記マスキング区域を、マスク開口部を通じて前記第一の材料を或る時間だけ進行するように蝕刻する（a timed etch）ことによって形成することを特徴とする、請求項３４記載の方法。
【請求項３６】
前記時間だけ進行するように蝕刻することが、光マスク内につくった開口部を通して行われることを特徴とする、請求項３５記載の方法。
【請求項３７】
前記マスキング区域と前記第一の材料との中間で支持される蝕刻停止層、を含むことを特徴とする、請求項３２記載の方法。
【請求項３８】
前記キャパシタ電極開口部が、前記基板上のキャパシタアレイ区劃内に形成され、また、
前記基板が、前記キャパシタアレイ区劃の周縁に位置する回路区劃を含み、また、
前記保持構造を形成するための前記第二の材料の前記異方性蝕刻が、前記保持構造を形成する前記キャパシタアレイ区劃内の前記第二の材料をマスクすること無く行われる
ことを特徴とする、請求項３２記載の方法。
【請求項３９】
前記保持構造を形成するための前記第二の材料の前記異方性蝕刻が、前記保持構造を形成する前記基板上の前記第二の材料の層をどこもマスクすること無く行われることを特徴とする、請求項３８記載の方法。
【請求項４０】
前記キャパシタ電極のそれぞれが、容器形状を具えることを特徴とする、請求項３２記載の方法。
【請求項４１】
前記保持構造が、前記複数のキャパシタを組み込んで完成した集積回路構造物の一部として残ることを特徴とする、請求項３２記載の方法。
【請求項４２】
前記第一の材料および前記第二の材料および前記第三の材料のうちの少なくともひとつが、非晶質炭素を含むことを特徴とする、請求項３２記載の方法。
【請求項４３】
前記第一の材料および前記第二の材料および前記第三の材料のうちの少なくともひとつが、ポリシリコンを含むことを特徴とする、請求項３２記載の方法。
【請求項４４】
前記第一の材料および前記第二の材料および前記第三の材料のうちの少なくともひとつが、非晶質炭素を含み、また、
前記第一の材料および前記第二の材料および前記第三の材料のうちの別の少なくともひとつが、ポリシリコンを含む
ことを特徴とする、請求項３２記載の方法。
【請求項４５】
前記第三の材料を形成する前に、前記保持構造を小面蝕刻（facet etching）するステップ
をさらに含むことを特徴とする、請求項３２記載の方法。
【請求項４６】
前記第三の材料を形成する前に、前記保持構造を湿式蝕刻（wet etching）するステップ
をさらに含むことを特徴とする、請求項３２記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のキャパシタを作成する方法群に関する。
【背景技術】
【０００２】
キャパシタ（コンデンサー）は、集積回路（DRAM回路など）の組立によく使われる部品の一種である。典型的なキャパシタには、非導電性誘電体部位により隔てられた、二つの導電性電極が含まれる。集積回路の密度が増大するにつれて、普通はキャパシタの占める面積が減ってしまうため、充分に大きな電気容量を維持するために、多大な努力が払われつづけている。集積回路の密度を増大させると、キャパシタの水平方向の寸法が、垂直方向の寸法よりも大幅に減るのが常である。多くの例では、キャパシタの垂直方向の寸法は増加している。
【０００３】
キャパシタの作成方法のひとつにおいては、キャパシタの容量ノード電極（capacitor storage node electrode）を内部に築いた絶縁材料をまず形成する。例えば、各キャパシタに応じたキャパシタ電極開口部の列（アレイ）を、このような絶縁性のキャパシタ電極形成材料の内部に、典型的な絶縁性電極形成材料（燐および硼素の一方か双方を添加した二酸化珪素）を用いつつ作成する。キャパシタ電極開口部は、通常は蝕刻法（エッチング）で作成する。しかしながら、こうした絶縁性材料の内部にキャパシタ電極開口部を蝕刻するのは（開口部が深い場合には特に）難しい。
【０００４】
さらに、上述した内容とはまた別個に、すべてでは無いにしろ大部分のキャパシタ電極形成材料を、個々のキャパシタ電極を開口部内に作成した後に蝕刻して取り去ることが望ましい場合というのもある。このようにすることで、電極の側壁の外表面積が増大して、形成されるキャパシタの容量を増やせるようになる。しかしながら、キャパシタ電極を深い開口部内に形成すると、開口部のかたちに応じて、通常はキャパシタ電極が幅広では無く縦長になる。すると、蝕刻して側壁の外表面を露出させる間か、ならびに／あるいは、基板を輸送する間か、ならびに／あるいは、キャパシタの誘電体層もしくはキャパシタ電極の外側の層を付着する間に、キャパシタ電極がぐらついて倒れる可能性が出てきてしまう。われわれのU.S. Patent No. 6,667,502では、こうした転倒の緩和を企図した支持器もしくは保持構造の規定を開示している。
【０００５】
本発明の動機は、上述した問題点への取り組みではあったが、本発明はそれに限定されるものでは無い。明細書を解釈するかもしくは他の限定的な参照にかけること無く、且つ等価物の教示するところと調和するように著した付随する請求項の文言によってのみ、本発明は限定される。
【発明の開示】
【０００６】
本発明は、複数のキャパシタの作成方法を含む。或る実施例では、複数のキャパシタの作成方法が、基板上のキャパシタアレイ領域内に複数のキャパシタを設えるステップ、を含む。キャパシタ電極は、側方の外側壁を含む。複数のキャパシタ電極を、側方の外側壁に係合する保持構造を以って、（少なくとも部分的に）支持する。保持構造（の少なくとも一部）を作成するにあたっては、キャパシタアレイ領域内がまったくマスクされていない材料層を蝕刻して、前述した保持構造を作成するようにする。複数のキャパシタ電極を、複数のキャパシタに組み込む。
【０００７】
或る実施例では、複数のキャパシタの作成方法が、キャパシタ電極形成材料の上に、異
なる組成物である第一の材料と第二の材料と第三の材料とを形成するステップ、を含む。これら第一の材料と第二の材料と第三の材料と（の少なくとも一部）を、キャパシタ電極形成材料上で或る共通の高さとなるよう支える。第二の材料には、異方性蝕刻（結晶異方性エッチング）を施した保持構造が含まれる。第一の材料を、第二の材料および第三の材料に対してほぼ選択的に蝕刻して、その後、キャパシタ電極形成材料を、これら第二の材料および第三の材料に対してほぼ選択的に蝕刻して、複数のキャパシタ電極開口部が実際に形成されるようにする。個々のキャパシタ電極を、これらのキャパシタ電極開口部の中に形成する。第三の材料を、第二の材料に対してほぼ選択的に且つキャパシタ電極に対してほぼ選択的に蝕刻することで、蝕刻される第三の材料の下に在るキャパシタ電極形成材料を露出させる。その後、キャパシタ電極形成材料を、第二の材料に対してほぼ選択的に且つキャパシタ電極に対してほぼ選択的に蝕刻することで、実際に、キャパシタ電極の側方の外側壁を露出させて、キャパシタ電極を支持する保持構造の少なくとも一部が残るようにする。こうした複数のキャパシタ電極は、複数のキャパシタ内に組み込まれる。
【０００８】
他の特徴および実施例についても想定されている。
【発明を実施するための最良の形態】
【０００９】
本発明をここに開示するのは、米国特許法の合憲的な目的たる「科学と有用な技術の発展を促すこと」（Article 1, Section 8）に邁進せむがためである。
【００１０】
図１に注目すると、本発明の或る態様に係る工程に存る半導体基板に、参照番号 10 を付してある。これには、或る例示的な実施形態においては例えばバルクの単結晶珪素もしくは他の物質から成る半導体基板を含む基板が含まれる。本明細書の文章では、「半導体基板」（"semiconductor substrate"）もしくは「半導電性基板」（"semiconductive substrate"）という語は、半導電性物質を含む任意の構造物を意味するものとして定義される。ここで云う半導電性物質には、半導体ウェハ（単独であるか、もしくは他の物質をその上に含めた組立材）などのバルクの半導体材料、ならびに、半導体層（単独であるか、もしくは他の物質を含めた組立材）、が含まれるがこれらに限定はされない。また、「基板」（"substrate"）という語は、任意の支持構造のことを指し、上述した半導体基板を含むがこれに限定はされない。さらに、本明細書の文章では、「層」（"layer"）という語は、（特に定めない限りは）単層と複層の両方を包含する。
【００１１】
ここに述べる論からは、好ましい実施形態においてキャパシタのアレイを形成する方法が得られ、こうしたキャパシタのアレイは例えばDRAMもしくは他のメモリ回路構造物に利用可能であると考えられる。基板片 10 は、部分 14 と部分 16 を含むと見做すことができる。しかし或る実施例では、部分 14 が、或る好ましい実施形態においてキャパシタアレイ区劃を含み、且つ、部分 16 が、キャパシタアレイ区劃 14 の周縁の回路区劃を含む。さらにここではあくまで例示として、基板片 10 が、絶縁層 18 を含み、この絶縁層 18 の中には、複数の導電性コンタクトプラグ 19 および 21 が、複数のキャパシタのキャパシタ電極と電気的に接続できるように形成されている、というさまを描いている（以下の論から感得できよう）。絶縁材料 18 は、他の基板材料（図示せず； 例えばバルクの単結晶珪素、semiconductor-on-insulator（SOI）回路、または、既存のもしくは開発途上の他の基板材料、など）の上に被せることが可能である。好ましい絶縁材料 18 の例としては、硼素および燐の少なくとも一方を添加した二酸化珪素（ボロホスホシリカートガラス（BPSG）など）が含まれる。導電性プラグ 19 および 21 には、一種類もしくは複数種類の導電性材料を含めることができ、そうした導電性材料には、例えば導電性添加した半導体材料（conductively doped semiconductive material）を含めてもかまわないと考えられる。基板 18/19/21 はあくまで例であって、さらに任意のあらゆる基板（既存であるか開発途上であるかは問わない）が想定されている。
【００１２】
第一の材料 20 は、基板18/19/21 の上に被せるよう形成されている。好ましい材料の例はBPSGであり、その好ましい厚さの例は1,000オングストロームから20,000オングストロームの範囲である。キャパシタ電極は、以降の論からわかるように、材料 20 の内部に形成されることになる。したがって、材料 20 のことをキャパシタ電極形成材料であると見做せる。第一の材料 20 は、電気的に絶縁性か、電気的に伝導性か、もしくは半導電性とすることができ、最も好ましいのは電気的に絶縁性なものである。キャパシタ電極形成材料 20 は、（図１に示したように）単独の均質な層を含むことも可能であり、また、不均質な層（例えば異なる添加量を有するBPSGの二つ以上の層）とすることもでき、さらにはまた、（あくまで例として）複数の不連続な層を含むことも可能である。例えばあくまで例として、図２には、別の実施形態である基板片 10a を描いてある。相応しい場合には最初に記した実施形態でのそれと類似した番号を使っており、末尾に記号 "a" をつけるかもしくは異なる番号にすることでその違いを表している。図２では、キャパシタ電極形成材料／第一の材料 20a が、少なくとも二つの層 22 および 24 を含むものであるとして描いている。あくまで例として、層 22 には、蝕刻停止層（etch stop layer; すなわち、窒化珪素、酸化アルミニウムなど）を含めることができ、このとき層 24 にはBPSGが含まれる。
【００１３】
図３〜５を見ると、一定間隔をおいた複数のマスキング区域 25, 26, 27, 28, 29, 30,
31, 32, および 33 が、第一の材料 20 の上に形成されている。これらの区域により、それぞれのキャパシタ電極開口部輪郭25b, 26b, 27b, 28b, 29b, 30b, 31b, 32b, および
33b が定まる。あくまで例として、ここに描いたマスキング区域群とそれらに対応する輪郭とを形成するにあたっては、光蝕刻によるパターン形成法、および蝕刻法を用いるのが好ましい。マスキング区域 25〜33 は、第一の材料 20 と同一の組成であってもよく、もしくは異なる組成であってもよい（異なる組成であるのが好ましい）。例えば、同一の組成から成る場合には、礎材（underlying material） 20 にマスキング区域 28 を築く手法の一例としては、例えば光マスク（フォトマスク）内につくられた開口部を通して、第一の材料を、或る時間だけ進行するように蝕刻する（timed etch）という手法がある。あくまで例として、蝕刻停止層（etch stop layer）を、中間マスク区域 25〜33 および第一礎材で支えるようにすることも可能である。あくまで例として、図２の実施形態に関して云うと、層 22 を設えて蝕刻停止層を成すようにして、中間マスキング区域 25〜33 および第一礎材 24 （図示せず）をつくるようにもできる。例示したマスキング区域 25〜33 のアレイパターンはあくまで例であって、本質的には、他の任意の既存のアレイパターン、もしくは開発途上のアレイパターンについても想定の範囲内である。例示した実施形態においては、あくまで例として、列内で直接隣接しているマスキング区域同士の間隔（即ち、マスキング区域 28 の右端と、マスキング区域 29 の左端との間隔）は、500オングストロームである。例えば、行内で直接隣接しているマスキング区域同士の間隔（即ち、図３のマスキング区域 26 の下端と、マスキング区域 29 の上端との間隔）は、500オングストロームである。例えば、対角線方向に隣接するマスキング区域同士のほぼ斜め方向についての間隔（即ち、マスキング区域 31 とマスキング区域 29 との間隔）は、750オングストロームである。
【００１４】
図６および図７を見ると、第二の材料の層 36 が、マスキング区域 25〜33 の上に被さり、さらに、マスキング区域 25〜33 の間で第一の材料 20 の上にも被さっている。或る特徴として、第二の材料 36 の組成は、マスキング区域 25〜33 の組成とは異なっている。あくまで例として、材料 20 がBPSGであり、マスキング区域 25〜33 がBPSGもしくは無添加の二酸化珪素である場合には、層 36 の材質として好ましいものとしては、窒化珪素、酸化アルミニウム、および酸化ハフニウム、が含まれる。当然のことながら、他の絶縁体、さらには導電体や半導体を、材料 36 に使うことも可能ではある。半導体材料の例としては、ポリシリコン（ポリ珪素）が含まれる。導電性材料の例としては、窒化チタン、窒化タンタル、およびタングステンが含まれる。層 36 の付着厚の例は、250オングスト
ロームから300オングストロームの範囲である。
【００１５】
図８から図１０を見ると、マスキング区域 25〜33 を露出させて、マスキング区域 25〜33 の側壁に凭れる相互接続保持構造 40 を形成するよう第二の材料の層 36 を異方性蝕刻してある。さらに、例示している実施形態においては、相互接続保持構造40 が、マスキング区域間に保持された第一の材料 20 をいくらか露出させるようになっている。あくまで例として、こうした露出する第一の材料 20 は、対角線方向に隣接するマスキング区域間に在るが、当然のことながら開口部の他の位置についても想定しており、こうした位置はマスキング区域のアレイパターン配置に依存する傾向にある。さらに、例示した好ましい実施形態においては、保持構造 40 が、示したマスキング区域群の側壁と直接接触するようになっている。例示した最も好ましい実施形態においては、保持構造 40 の少なくとも一部を、材料の層 36 の蝕刻によって形成することで、キャパシタアレイ区劃 14 内のいずこもマスクすることなく、こうした保持構造 40 を形成できる。さらに、或る例示的な好ましい実施形態においては、基板上のいずれの材料の層 36 のいずこもマスクすること無く、構造 40 を同様に形成できる。あくまで例として、図９および図１０では、周縁回路区劃 16 内をマスクすること無く、材料 36 のすべてをその区劃内から除去している。当然のことながら別の手法として、材料の層 36 が、周縁区劃 16 上に拡がって支持されることになるにつれ／なった場合、異方性蝕刻中に、この周縁区劃内で少なくとも部分的にマスクされる（図示せず）ようにして、その結果、この蝕刻後に材料の層 36 の少なくとも一部が残るようにすることも可能である。
【００１６】
図１１から図１３を見ると、マスキング区域 25〜33 の間に支持されて露出した第一の材料 20 が、第三の材料 44 でマスクされている。或る特徴では、第三の材料 44 の組成は、第一の材料 20 の組成と異なり、且つマスキング区域 25〜33 の組成とも第二の材料
36 の組成とも異なる。材料 20 がBPSGであり、マスキング区域25〜33 が添加もしくは無添加の二酸化珪素であって、且つ材料36 の層が窒化珪素を含む場合には、材料 44 の例はポリシリコンである。それとはかかわらず、図１１から図１３に示した構造の好ましい形成法の一例は、材料 44 を付着してから、それを化学的・機械的に研磨して、マスキング区域 25〜33 が実際に露出するようにする、というものである。図１２および図１３は、いくらかの材料44 が、周縁回路区劃 16 内に残遺しているさまを描いているが、当然のことながら、好ましい工程のこの時点で、材料 44 を、周縁回路区劃 16 内から完全に取り除くようにしてもよい。さらに或る実施例では、材料 25〜33 、材料 36 および 44 のうちの少なくともひとつが、アモルファスカーボン（非晶質炭素）を含み、また、別の実施例では、ポリシリコンを含む。さらに、当然のことながら、或る特徴においては、材料 25〜33 、材料 36 、および 材料 44 のうちの少なくともひとつが、非晶質炭素を含み、且つ、これらの材料のそれ以外の少なくともひとつが、ポリシリコンを含む。
【００１７】
図１４および図１５を見ると、マスキング区域 25〜33 が蝕刻されて、その下の第一の材料 20 が、第二の材料 36 と第三の材料 44 に対してほぼ選択的に（異方性）蝕刻されており、このようにしてキャパシタ電極開口部 25c, 26c, 27c, 28c, 29c, 30c, 31c, 32c, 33c が形成される（開口部 25c, 26c, 27c, 30c, 32c, 33c は、図１４および図１５に示していないが、以降の図面には参照番号付で登場する）。本明細書の文章中では、ほぼ選択的な蝕刻（substantially selective etch）には、取り去る材料の除去速度と、指定した他の（一種類もしくは複数種類の）材料の除去速度との比が、少なくとも15:1である必要がある。示した例では、第三の材料 44 によって、マスキング材料 20 が周縁回路区劃 16 内に残る場合、材料 20 がこの周縁区劃内に残ることになる。この区域内の材料
20 に支持されるマスキング材料 44 が存在しない場合には、周縁回路区劃内のすべての材料 20 が、工程のこの時点で除去されることになると考えられる。
【００１８】
図１６から図１８を見ると、個々のキャパシタ電極 25d, 26d, 27d, 28d, 29d, 30d, 3
1d, 32d, 33d が、対応する個々のキャパシタ電極開口部内に、相互接続保持構造 40 に対するようにして形成されている。あくまで例として、同様のものを形成する好ましい方法の例は、窒化チタン層を適切な厚みで付着させてから、その層を化学的・機械的に研磨する、というものである。示した好ましい実施形態例においては、キャパシタ電極を形成する層が、対応するキャパシタ電極開口部内を完全には埋めてしまわないようにして、得られる個々のキャパシタ電極が容器状となるようにする。当然のことながら、他の電極形状も想定されており、例えば、キャパシタ電極開口部を導電性材料で完全に栓をして、キャパシタ電極をつくることもできる。
【００１９】
図１９および図２０を見ると、第三の材料 44 （図示せず）が、第二の材料 36 に対してほぼ選択的に、且つ、キャパシタ電極 25d〜33d に対してほぼ選択的に蝕刻されて、蝕刻された第三の材料の下の第一の材料 20 が実際に露出するようになっている。
【００２０】
図２１および図２２を見ると、第三の材料 44 がこのように蝕刻された後、露出した第一の材料 20 のうちの少なくともいくらかが、キャパシタ電極 25d〜33d に対してほぼ選択的に、且つ、第二の材料 36 に対してほぼ選択的に蝕刻されており、実際にキャパシタ電極 25d〜33d の側方外壁が露出して、キャパシタ電極 25d〜33d を少なくとも部分的に支持する、相互接続保持構造 40 中の第二の材料 36 の少なくともいくらかが残るようになっている。示した好ましい実施形態例では、蝕刻が第一の材料 20 のほぼすべてについて行われており、キャパシタ電極の側方外壁のほぼすべてが露出するようになっている。
【００２１】
本発明の或る実施例では、保持構造 40 中の材料 36 を少なくともいくらか蝕刻してから、第三の材料 44 を付着することを想定している。こうしたやりかたをあくまで例として、別の実施形態に係る基板片 10g にからめて図２５に示してある。第一に示した実施形態での番号と類似した番号が割り当てられていて、相違があることを末尾に記号 "g" を付すことにより表してある。図２５には、保持構造に対していくらかの蝕刻を行って、露出した材料 20 の空隙がひらくような程度の蝕刻をすることで、保持構造 40g が得られるさまを描いている。例えば、示した破線は、第一の実施形態に示したものと同様の初期段階開口部を表しており、また、その周りに描いてある実線の輪郭は、材料 26 に、適切且つ例示的な小面蝕刻法（facet etch）もしくは適切且つ例示的な湿式蝕刻法（ウェットエッチング; wet etch）を施すことで、（開口部が）拡がることを表している。あくまで例として、材料 36g は、窒化珪素を含み、また、図２５と同等の構造を作成するための湿式蝕刻剤の例は、燐酸を含む。小面蝕刻法の例としては、100Wから1000Wの高周波電源（RF power）を用いて、25℃から100℃で行うアルゴンプラズマ法、が含まれる。
【００２２】
図２３および図２４を見ると、キャパシタ誘電性材料 50 およびキャパシタ電極材料 60 を、示したキャパシタ電極の側方外壁の少なくともいくらかの上に在る保持構造 40 よりも少なくとも下に、付着してある。あらゆる適切な既存の材料もしくは開発途上の材料についても当然想定している。示した実施形態例では、キャパシタ電極材料 60 が、複数のキャパシタに跨る共通のキャパシタ電極を形成するものになっている。当然のことながら、あくまで一例の別の手法として、このキャパシタ電極材料をパターン化することもでき、または、各キャパシタもしくは各キャパシタ群について別々のキャパシタ電極をつくるようにすることも可能である。示した好ましい実施形態においては、保持構造 40 が、複数のキャパシタを含んで完成した集積回路構造の一部となるように構成される。
【００２３】
或る特徴として、本発明に係る実施例は、複数のキャパシタを形成する方法とも見做すことができ、この形成方法には、キャパシタ電極形成材料上に異なる組成である第一の材料、第二の材料、および第三の材料（different composition first, second and third materials）を形成するステップ、が含まれる。あくまで例として、マスキング区域 25〜33 の材料が、第一の材料の例を構成し、また、材料 36 が、第二の材料の例を構成し、
また、材料 44 が、第三の材料の例を構成し、且つこれらの材料のすべてが、キャパシタ電極形成材料 20 の例の上で支持される。第一の材料、第二の材料、および第三の材料の少なくとも一部が、だいたい同じ高さとなるよう、キャパシタ電極形成材料上で支持される。あくまで例として、図１２は高さ "H" となる例を示している。第二の材料は、異方性蝕刻された保持構造を含む。
【００２４】
第一の材料を、第二の材料および第三の材料に対してほぼ選択的に蝕刻した後に、キャパシタ電極形成材料を、第二の材料および第三の材料に対してほぼ選択的に蝕刻することによって、複数のキャパシタ電極開口部を形成する。あくまで例として、図に関して上述した工程は、技法の一例に過ぎない。個々のキャパシタ電極は、個々のキャパシタ電極開口部の内部に形成される。
【００２５】
その後、第三の材料を、第二の材料に対してほぼ選択的に且つキャパシタ電極に対してほぼ選択的に蝕刻して、蝕刻された／蝕刻される第三の材料の下に在るキャパシタ電極形成材料が実際に露出するようにする。そうしてから、キャパシタ電極形成材料を、第二の材料に対してほぼ選択的に且つキャパシタ電極に対してほぼ選択的に蝕刻して、キャパシタ電極の側方外壁が実際に露出するようにする。キャパシタ電極形成材料の一部のみが蝕刻することもでき、もしくはそのすべてを蝕刻してもよい。それにはかかわらず、こうした蝕刻によって、複数のキャパシタ電極を少なくとも部分的に支持する、保持構造の少なくともいくらかが残ることになる。複数のキャパシタ電極は、複数のキャパシタ内に組み込まれる。
【００２６】
本発明に係る或る特徴の或る実施例には、複数のキャパシタを形成することで、基板上のキャパシタアレイ区劃内に、複数のキャパシタ電極が設えられ、且つキャパシタ電極が側方外壁を含む、という方法が含まれる。この方法には、複数のキャパシタ電極を、側方外壁と結合する保持構造を用いて少なくとも部分的に支持するステップ、が含まれる。保持構造は、この保持構造を形成するキャパシタアレイ区劃内のどこにおいてもマスクされていない材料の層を蝕刻することによって、少なくとも一部が形成される。複数のキャパシタ電極を得て、それを上述した保持構造で支持するための、上述した好ましい工程は、そう述べたままにあくまでこの実施例の一実施形態例に過ぎない。複数のキャパシタ電極を、あくまで一例として上述した手法を使って、複数のキャパシタ内に組み込む。上述した実施形態例では、保持構造を形成するための蝕刻を、複数のキャパシタ電極の形成の前に行っている。しかしながら、本発明に係る或る特徴では、保持構造を形成するための蝕刻を、複数のキャパシタ電極の形成の後に行うこともまた想定している。
【００２７】
法に従い、本発明は、構造的な特徴および方法論的な特徴について大概具体的である文言を使って記載してある。しかしながら、ここに開示した手段は、本発明が効果を発揮する好ましい形態を含むものであるので、本発明は記載した特定の特徴に限定はされない、ということを理解されたい。したがって本発明は、付随する請求項の、均等説を踏まえて適切に解釈された適正な範囲内の、任意の形態もしくは変形例を請求するものである。
【図面の簡単な説明】
【００２８】
本発明に係る好ましい実施形態について、以下に述べる付図を参照しながら述べる。
【００２９】
【図１】図１は、本発明の或る態様に係る、工程中の半導体ウェハ片の、断片様の断面を描いた模式図である。
【図２】図２は、図１に示したものの、別の実施形態である。
【図３】図３は、図１の左部分の上面図であって、図１での工程の後の段階の工程に存る際を示したものである。
【図４】図４は、図３を別視点で捉えたものであって、図３の線 4-4 が図４の左部分に来るようにしてある。
【図５】図５は、図３の基板を別視点で捉えたものであって、図３の線 5-5 が図５の左部分に来るようにしてある。
【図６】図６は、図４の基板が、図４での工程の後の段階の工程に存る際を示したものである。
【図７】図７は、図５の基板が、図５での工程の後の段階の工程に存る際を示したものであって、図６の状態に順序どおり対応している。
【図８】図８は、図３の基板の上面図であって、図３の工程の後且つ図６および図７の工程の後の段階の工程に存る際を示したものである。
【図９】図９は、図７の基板が、図７での工程の後の段階の工程に存る際を示したものであって、図８の状態に順序どおり対応しており、図８の線 9-9 が図９の左部分に来るようにしてある。
【図１０】図１０は、図６の基板が、図６での工程の後の段階の工程に存る際を示したものであって、図８の状態に順序どおり対応しており、図８の線 10-10 が図１０の左部分に来るようにしてある。
【図１１】図１１は、図８の基板の上面図であって、図８での工程の後の段階の工程に存る際を示したものである。
【図１２】図１２は、図９の基板が、図９での工程の後の段階の工程に存る際を示したものであって、図１１の状態に順序どおり対応しており、図１１の線 12-12 が図１２の左部分に来るようにしてある。
【図１３】図１３は、図１０の基板が、図１０での工程の後の段階の工程に存る際を示したものであって、図１１の状態に順序どおり対応しており、図１１の線 13-13 が図１３の左部分に来るようにしてある。
【図１４】図１４は、図１３の基板が、図１３での工程の後の段階の工程に存る際を示したものである。
【図１５】図１５は、図１２の基板が、図１２での工程の後の段階の工程に存る際を示したものであって、図１４の状態に順序どおり対応している。
【図１６】図１６は、図１１の基板の上面図であって、図１１の工程の後であって且つ図１４および図１５の工程の後の段階の工程に存る際を示したものである。
【図１７】図１７は、図１４の基板が、図１４での工程の後の段階の工程に存る際を示したものであって、図１６の状態に順序どおり対応しており、図１６の線 17-17 が図１７の左部分に来るようにしてある。
【図１８】図１８は、図１５の基板が、図１５での工程の後の段階の工程に存る際を示したものであって、図１６の状態に順序どおり対応しており、図１６の線 18-18 が図１８の左部分に来るようにしてある。
【図１９】図１９は、図１６の基板の上面図であって、図１６での工程の後の段階の工程に存る際を示したものである。
【図２０】図２０は、図１８の基板が、図１８での工程の後の段階の工程に存る際を示したものであって、図１９の状態に順序どおり対応しており、図１９の線 20-20 が図２０の左部分に来るようにしてある。
【図２１】図２１は、図１７の基板が、図１７の工程の後且つ図１９および図２０の工程の後の段階の工程に存る際を示したものである。
【図２２】図２２は、図２０の基板が、図２０での工程の後の段階の工程に存る際を示したものであり、図２１の状態に順序どおり対応している。
【図２３】図２３は、図２１の基板の左部分が、図２１での工程の後の段階の工程に存る際を示したものである。
【図２４】図２４は、図２２の基板の左部分が、図２２での工程の後の段階の工程に存る際を示したものであり、図２３の状態に順序どおり対応している。
【図２５】図２５は、別の実施形態の上面図である。
【図１】
2008533739.tif 000003
【図２】
2008533739.tif 000004
【図３】
2008533739.tif 000005
【図４】
2008533739.tif 000006
【図５】
2008533739.tif 000007
【図６】
2008533739.tif 000008
【図７】
2008533739.tif 000009
【図８】
2008533739.tif 000010
【図９】
2008533739.tif 000011
【図１０】
2008533739.tif 000012
【図１１】
2008533739.tif 000013
【図１２】
2008533739.tif 000014
【図１３】
2008533739.tif 000015
【図１４】
2008533739.tif 000016
【図１５】
2008533739.tif 000017
【図１６】
2008533739.tif 000018
【図１７】
2008533739.tif 000019
【図１８】
2008533739.tif 000020
【図１９】
2008533739.tif 000021
【図２０】
2008533739.tif 000022
【図２１】
2008533739.tif 000023
【図２２】
2008533739.tif 000024
【図２３】
2008533739.tif 000025
【図２４】
2008533739.tif 000026
【図２５】
2008533739.tif 000027
【手続補正書】
【提出日】平成19年1月15日(2007.1.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のキャパシタを形成する方法であって、
複数のキャパシタ電極を、基板上のキャパシタアレイ区劃内に設えるステップであって、ここで、前記キャパシタ電極が、側方の外側壁を含む、というステップと、
前記複数のキャパシタ電極の少なくとも一部を、前記側方の外側壁に接合した保持構造を以って支持するステップであって、ここで、前記保持構造の少なくとも一部が、前記キャパシタアレイ区劃内のどこもマスクされていない材料層を蝕刻して、前記保持構造を作成するようにすることで形成されており、また、前記蝕刻を、前記複数のキャパシタ電極を形成する前に行う、というステップと、
前記複数のキャパシタ電極を、複数のキャパシタに組み込むステップと
を含むことを特徴とする、方法。
【請求項４】
前記キャパシタアレイ区劃の周縁に位置する回路区劃を含み、ここで、前記材料層が、前記蝕刻の間に前記周縁区劃上に拡がり、且つ、前記蝕刻の間に前記周縁区劃内が少なくとも部分的にマスクされることを特徴とする、請求項１記載の方法。
【請求項５】
前記蝕刻の間に、前記材料層の前記基板上の部分がどこもマスクされないことを特徴とする、請求項１記載の方法。
【請求項６】
前記キャパシタ電極のそれぞれが、容器形状を具えることを特徴とする、請求項１記載の方法。
【請求項７】
前記保持構造が、前記複数のキャパシタを組み込んで完成した集積回路構造物の一部と
して残ることを特徴とする、請求項１記載の方法。
【請求項８】
前記材料が、電気的に絶縁体であることを特徴とする、請求項１記載の方法。
【請求項９】
前記材料が、導電体であることを特徴とする、請求項１記載の方法。
【請求項１０】
前記材料が、半導体であることを特徴とする、請求項１記載の方法。
【請求項１１】
複数のキャパシタを形成する方法であって、
複数のキャパシタ電極を、基板上に設えるステップであって、ここで前記キャパシタは側方外壁を含む、というステップと、
前記複数のキャパシタ電極を、前記側方外壁に結合した保持構造で、少なくとも部分的に支持するステップであって、ここで前記保持構造の少なくとも一部が、前記保持構造を形成する前記基板上ではどこもマスクされていない材料層を、蝕刻することによって形成され、また、前記蝕刻を、前記複数のキャパシタ電極を形成する前に行う、というステップと、
前記複数のキャパシタ電極を、複数のキャパシタ内に組み込むステップと
を含むことを特徴とする、方法。
【請求項１２】
前記キャパシタ電極のそれぞれが、容器形状を具えることを特徴とする、請求項１１記載の方法。
【請求項１３】
前記保持構造が、前記複数のキャパシタを組み込んで完成した集積回路構造物の一部として残ることを特徴とする、請求項１１記載の方法。
【請求項１４】
前記材料が、電気的に絶縁体であることを特徴とする、請求項１１記載の方法。
【請求項１５】
前記材料が、導電体であることを特徴とする、請求項１１記載の方法。
【請求項１６】
前記材料が、半導体であることを特徴とする、請求項１１記載の方法。
【請求項１９】
複数のキャパシタを形成する方法であって、
異なる組成である第一の材料および第二の材料および第三の材料（different composition first, second and third materials）を、キャパシタ電極形成材料の上に形成するステップであって、ここで、前記第一の材料および前記第二の材料および前記第三の材料の少なくとも一部が、前記キャパシタ電極形成材料の上にいくらか同じ高さとなるよう支持され、また、前記第二の材料が、異方性蝕刻された保持構造を含む、というステップと、
前記第一の材料を、前記第二の材料および前記第三の材料に対してほぼ選択的に蝕刻して、その後に、前記キャパシタ電極形成材料を、前記第二の材料および前記第三の材料に対してほぼ選択的に蝕刻することで、複数のキャパシタ電極開口部を実際に形成するステップと、
個々のキャパシタ電極を、前記キャパシタ電極開口部のそれぞれの内部に形成するステップと、
前記第三の材料を、前記第二の材料に対してほぼ選択的に且つ前記キャパシタ電極に対してほぼ選択的に蝕刻して、蝕刻された前記第三の材料の下に在るキャパシタ電極形成材料が実際に露出するようにし、その後、前記キャパシタ電極形成材料を、前記第二の材料に対してほぼ選択的に且つ前記キャパシタ電極に対してほぼ選択的に蝕刻して、前記キャパシタ電極の側方外壁が実際に露出して、前記キャパシタ電極を支持する前記保持構造の少なくともいくらかを実際に残すステップと、
前記複数のキャパシタ電極を、複数のキャパシタ内に組み込むステップと
を含むこと特徴とする、方法。
【請求項２０】
前記第一の材料の組成が、前記キャパシタ電極形成材料の組成と異なることを特徴とする、請求項１９記載の方法。
【請求項２１】
前記第一の材料の組成が、前記キャパシタ電極形成材料の組成と同一であることを特徴とする、請求項１９記載の方法。
【請求項２２】
前記キャパシタ電極形成材料が、二つ以上の層を含み、ここで、前記二つの層のうちのひとつが、前記第一の材料および前記第二の材料および前記第三の材料の近傍で支持される蝕刻停止層を含むことを特徴とする、請求項１９記載の方法。
【請求項２３】
前記第一の材料が、前記第二の材料の前に形成され、
前記第二の材料が、前記第三の材料の前に形成され、また、
前記第三の材料を形成する前に、前記保持構造を小面蝕刻するステップ
をさらに含む
ことを特徴とする、請求項１９記載の方法。
【請求項２４】
前記第一の材料が、前記第二の材料の前に形成され、
前記第二の材料が、前記第三の材料の前に形成され、また、
前記第三の材料を形成する前に、前記保持構造を湿式蝕刻するステップ
をさらに含む
ことを特徴とする、請求項１９記載の方法。
【請求項２５】
前記キャパシタ電極のそれぞれが、容器形状を具えることを特徴とする、請求項１９記載の方法。
【請求項２６】
前記キャパシタ電極開口部が、前記基板上のキャパシタアレイ区劃内に形成され、また、
前記基板が、前記キャパシタアレイ区劃の周縁に位置する回路区劃を含み、また、
前記保持構造を形成するための前記第二の材料の前記異方性蝕刻が、前記保持構造を形成する前記キャパシタアレイ区劃内の前記第二の材料をマスクすること無く行われる
ことを特徴とする、請求項１９記載の方法。
【請求項２７】
前記保持構造を形成するための前記第二の材料への前記異方性蝕刻が、前記保持構造を形成する前記基板上の前記第二の材料をどこもマスクすること無く行われることを特徴とする、請求項２６記載の方法。
【請求項２８】
前記保持構造が、前記複数のキャパシタを組み込んで完成した集積回路構造物の一部として残ることを特徴とする、請求項１９記載の方法。
【請求項２９】
前記第二の材料が、電気的に絶縁体であることを特徴とする、請求項１９記載の方法。
【請求項３０】
前記第二の材料が、導電体であることを特徴とする、請求項１９記載の方法。
【請求項３１】
前記第二の材料が、半導体であることを特徴とする、請求項１９記載の方法。
【請求項３２】
複数のキャパシタを形成する方法であって、
間隔を措いた複数のマスキング区域を、第一の材料の上に形成するステップであって
、ここで前記マスキング区域が、対応するキャパシタ電極開口部の輪郭を前記マスキング区域の下に定める、というステップと、
第二の材料の層を、前記マスキング区域の上と、前記マスキング区域の間で支持される第一の材料の上とに、付着するステップであって、ここで、前記第二の材料の組成は、前記マスキング区域の組成とは異なる、というステップと、
前記第二の材料の層を異方性蝕刻して、
前記マスキング区域を露出し、前記マスキング区域の側壁に凭れる相互接続保持構造を実際に形成するステップであって、ここで、前記相互接続保持構造には、前記マスキング区域の間で支持される前記第一の材料のいくらかが露出している、というステップと、
前記異方性蝕刻ステップの後に、前記マスキング区域間で支持され露出した前記第一の材料を、第三の材料を使ってマスクするステップであって、ここで、前記第三の材料の組成は、前記第一の材料の組成とも、前記マスキング区域の組成とも、前記第二の材料の組成とも、異なる、というステップと、
前記マスキング区域を蝕刻してから、前記マスキング区域の下に在る前記第一の材料を、前記第二の材料および前記第三の材料に対してほぼ選択的に蝕刻することで、前記第一の材料内にキャパシタ電極開口部を実際に形成するステップと、
キャパシタ電極を、それぞれ、個々の前記キャパシタ電極開口部の内部に、前記相互接続保持構造に凭れるように形成するステップと、
前記第三の材料を、前記第二の材料に対してほぼ選択的に且つ前記キャパシタ電極に対してほぼ選択的に蝕刻して、蝕刻した前記第三の材料の下に第一の材料を実際に露出させるステップと、
前記第三の材料を蝕刻する前記ステップの後に、露出した前記第一の材料の少なくとも一部を、前記キャパシタ電極に対してほぼ選択的に且つ前記第二の材料に対してほぼ選択的に蝕刻することで、前記キャパシタ電極の側方外壁を実際に露出し、前記キャパシタ電極を少なくとも部分的に支持する前記相互接続保持構造中の前記第二の材料の少なくとも一部が実際に残るようにするステップと、
前記第一の材料を蝕刻して前記キャパシタ電極の側方外壁を実際に露出させる前記ステップの後に、キャパシタ誘電体およびキャパシタ電極材料を、前記保持構造の下の、前記側方外壁の少なくとも一部の上に付着させるステップと
を含むことを特徴とする、方法。
【請求項３３】
前記マスキング区域の組成が、前記第一の材料の組成と異なることを特徴とする、請求項３２載の方法。
【請求項３４】
前記マスキング区域の組成が、前記第一の材料の組成と同一であることを特徴とする、請求項３２記載の方法。
【請求項３５】
前記マスキング区域を、マスク開口部を通じて前記第一の材料を或る時間だけ進行するように蝕刻する（timed etch）ことによって形成することを特徴とする、請求項３４記載の方法。
【請求項３６】
前記時間だけ進行するように蝕刻することが、光マスク内につくった開口部を通して行われることを特徴とする、請求項３５記載の方法。
【請求項３７】
前記マスキング区域と前記第一の材料との中間で支持される蝕刻停止層、を含むことを特徴とする、請求項３２記載の方法。
【請求項３８】
前記キャパシタ電極開口部が、前記基板上のキャパシタアレイ区劃内に形成され、また、
前記基板が、前記キャパシタアレイ区劃の周縁に位置する回路区劃を含み、また、
前記保持構造を形成するための前記第二の材料の前記異方性蝕刻が、前記保持構造を形成する前記キャパシタアレイ区劃内の前記第二の材料の層をマスクすること無く行われることを特徴とする、請求項３２記載の方法。
【請求項３９】
前記保持構造を形成するための前記第二の材料の層の前記異方性蝕刻が、前記保持構造を形成する前記基板上の前記第二の材料の層をどこもマスクすること無く行われることを特徴とする、請求項３８記載の方法。
【請求項４０】
前記キャパシタ電極のそれぞれが、容器形状を具えることを特徴とする、請求項３２記載の方法。
【請求項４１】
前記保持構造が、前記複数のキャパシタを組み込んで完成した集積回路構造物の一部として残ることを特徴とする、請求項３２記載の方法。
【請求項４２】
前記第一の材料および前記第二の材料および前記第三の材料のうちの少なくともひとつが、非晶質炭素を含むことを特徴とする、請求項３２記載の方法。
【請求項４３】
前記第一の材料および前記第二の材料および前記第三の材料のうちの少なくともひとつが、ポリシリコンを含むことを特徴とする、請求項３２記載の方法。
【請求項４４】
前記第一の材料および前記第二の材料および前記第三の材料のうちの少なくともひとつが、非晶質炭素を含み、また、
前記第一の材料および前記第二の材料および前記第三の材料のうちの別の少なくともひとつが、ポリシリコンを含む
ことを特徴とする、請求項３２記載の方法。
【請求項４５】
前記第三の材料を形成する前に、前記保持構造を小面蝕刻（facet etching）するステップ
をさらに含むことを特徴とする、請求項３２記載の方法。
【請求項４６】
前記第三の材料を形成する前に、前記保持構造を湿式蝕刻（wet etching）するステップ
をさらに含むことを特徴とする、請求項３２記載の方法。
【手続補正書】
【提出日】平成20年2月14日(2008.2.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のキャパシタを形成する方法であって、
複数のキャパシタ電極を、基板上のキャパシタアレイ区劃内に設えるステップであって、ここで、前記キャパシタ電極が、側方の外側壁を含む、というステップと、
前記複数のキャパシタ電極の少なくとも一部を、前記側方の外側壁に接合した保持構造を以って支持するステップであって、ここで、前記保持構造の少なくとも一部が、前記キャパシタアレイ区劃内のどこもマスクされていない材料層を蝕刻して、前記保持構造を作成するようにすることで形成されており、また、前記蝕刻を、前記複数のキャパシタ電極を形成する前に行う、というステップと、
前記複数のキャパシタ電極を、複数のキャパシタに組み込むステップと
を含むことを特徴とする、方法。
【請求項２】
前記キャパシタアレイ区劃の周縁に位置する周縁回路区劃を含み、ここで、前記材料層が、前記蝕刻の間に前記周縁回路区劃上に拡がり、且つ、前記蝕刻の間に前記周縁回路区劃内が少なくとも部分的にマスクされることを特徴とする、請求項１記載の方法。
【請求項３】
前記蝕刻の間に、前記材料層の前記基板上の部分がどこもマスクされないことを特徴とする、請求項１記載の方法。
【請求項４】
前記キャパシタ電極のそれぞれが、容器形状を具えることを特徴とする、請求項１記載の方法。
【請求項５】
前記保持構造が、前記複数のキャパシタを組み込んで完成した集積回路構造物の一部として残ることを特徴とする、請求項１記載の方法。
【請求項６】
前記材料が、電気的に絶縁体であることを特徴とする、請求項１記載の方法。
【請求項７】
前記材料が、導電体であることを特徴とする、請求項１記載の方法。
【請求項８】
前記材料が、半導体であることを特徴とする、請求項１記載の方法。
【請求項９】
複数のキャパシタを形成する方法であって、
複数のキャパシタ電極を、基板上に設えるステップであって、ここで前記キャパシタは側方外壁を含む、というステップと、
前記複数のキャパシタ電極を、前記側方外壁に結合した保持構造で、少なくとも部分的に支持するステップであって、ここで前記保持構造の少なくとも一部が、前記保持構造を形成する前記基板上ではどこもマスクされていない材料層を、蝕刻することによって形成され、また、前記蝕刻を、前記複数のキャパシタ電極を形成する前に行う、というステップと、
前記複数のキャパシタ電極を、複数のキャパシタ内に組み込むステップと
を含むことを特徴とする、方法。
【請求項１０】
前記キャパシタ電極のそれぞれが、容器形状を具えることを特徴とする、請求項９記載の方法。
【請求項１１】
前記保持構造が、前記複数のキャパシタを組み込んで完成した集積回路構造物の一部として残ることを特徴とする、請求項９記載の方法。
【請求項１２】
前記材料が、電気的に絶縁体であることを特徴とする、請求項９記載の方法。
【請求項１３】
前記材料が、導電体であることを特徴とする、請求項９記載の方法。
【請求項１４】
前記材料が、半導体であることを特徴とする、請求項９記載の方法。
【請求項１５】
複数のキャパシタを形成する方法であって、
異なる組成である第一の材料および第二の材料および第三の材料（different composition first, second and third materials）を、キャパシタ電極形成材料の上に形成するステップであって、ここで、前記第一の材料および前記第二の材料および前記第三の材料の少なくとも一部が、前記キャパシタ電極形成材料の上にいくらか同じ高さとなるよう支持され、また、前記第二の材料が、異方性蝕刻された保持構造を含む、というステップと、
前記第一の材料を、前記第二の材料および前記第三の材料に対してほぼ選択的に蝕刻して、その後に、前記キャパシタ電極形成材料を、前記第二の材料および前記第三の材料に対してほぼ選択的に蝕刻することで、複数のキャパシタ電極開口部を実際に形成するステップと、
個々のキャパシタ電極を、前記キャパシタ電極開口部のそれぞれの内部に形成するステップと、
前記第三の材料を、前記第二の材料に対してほぼ選択的に且つ前記キャパシタ電極に対してほぼ選択的に蝕刻して、蝕刻された前記第三の材料の下に在るキャパシタ電極形成材料が実際に露出するようにし、その後、前記キャパシタ電極形成材料を、前記第二の材料に対してほぼ選択的に且つ前記キャパシタ電極に対してほぼ選択的に蝕刻して、前記キャパシタ電極の側方外壁が実際に露出して、前記キャパシタ電極を支持する前記保持構造の少なくともいくらかを実際に残すステップと、
前記複数のキャパシタ電極を、複数のキャパシタ内に組み込むステップと
を含むことを特徴とする、方法。
【請求項１６】
前記第一の材料の組成が、前記キャパシタ電極形成材料の組成と異なることを特徴とする、請求項１５記載の方法。
【請求項１７】
前記第一の材料の組成が、前記キャパシタ電極形成材料の組成と同一であることを特徴とする、請求項１５記載の方法。
【請求項１８】
前記キャパシタ電極形成材料が、二つ以上の層を含み、ここで、前記二つの層のうちのひとつが、前記第一の材料および前記第二の材料および前記第三の材料の近傍で支持される蝕刻停止層を含むことを特徴とする、請求項１５記載の方法。
【請求項１９】
前記第一の材料が、前記第二の材料の前に形成され、
前記第二の材料が、前記第三の材料の前に形成され、また、
前記第三の材料を形成する前に、前記保持構造を小面蝕刻するステップ
をさらに含む
ことを特徴とする、請求項１５記載の方法。
【請求項２０】
前記第一の材料が、前記第二の材料の前に形成され、
前記第二の材料が、前記第三の材料の前に形成され、また、
前記第三の材料を形成する前に、前記保持構造を湿式蝕刻するステップ
をさらに含む
ことを特徴とする、請求項１５記載の方法。
【請求項２１】
前記キャパシタ電極のそれぞれが、容器形状を具えることを特徴とする、請求項１５記載の方法。
【請求項２２】
前記キャパシタ電極開口部が、前記基板上のキャパシタアレイ区劃内に形成され、また、
前記基板が、前記キャパシタアレイ区劃の周縁に位置する回路区劃を含み、また、
前記保持構造を形成するための前記第二の材料の前記異方性蝕刻が、前記保持構造を形成する前記キャパシタアレイ区劃内の前記第二の材料をマスクすること無く行われる
ことを特徴とする、請求項１５記載の方法。
【請求項２３】
前記保持構造を形成するための前記第二の材料への前記異方性蝕刻が、前記保持構造を形成する前記基板上の前記第二の材料をどこもマスクすること無く行われることを特徴とする、請求項２２記載の方法。
【請求項２４】
前記保持構造が、前記複数のキャパシタを組み込んで完成した集積回路構造物の一部として残ることを特徴とする、請求項１５記載の方法。
【請求項２５】
前記第二の材料が、電気的に絶縁体であることを特徴とする、請求項１５記載の方法。
【請求項２６】
前記第二の材料が、導電体であることを特徴とする、請求項１５記載の方法。
【請求項２７】
前記第二の材料が、半導体であることを特徴とする、請求項１５記載の方法。
【請求項２８】
複数のキャパシタを形成する方法であって、
間隔を措いた複数のマスキング区域を、第一の材料の上に形成するステップであって、ここで前記マスキング区域が、対応するキャパシタ電極開口部の輪郭を前記マスキング区域の下に定める、というステップと、
第二の材料の層を、前記マスキング区域の上と、前記マスキング区域の間で支持される第一の材料の上とに、付着するステップであって、ここで、前記第二の材料の組成は、前記マスキング区域の組成とは異なる、というステップと、
前記第二の材料の層を異方性蝕刻して、
前記マスキング区域を露出し、前記マスキング区域の側壁に凭れる相互接続保持構造を実際に形成するステップであって、ここで、前記相互接続保持構造には、前記マスキング区域の間で支持される前記第一の材料のいくらかが露出している、というステップと、
前記異方性蝕刻ステップの後に、前記マスキング区域間で支持され露出した前記第一の材料を、第三の材料を使ってマスクするステップであって、ここで、前記第三の材料の組成は、前記第一の材料の組成とも、前記マスキング区域の組成とも、前記第二の材料の組成とも、異なる、というステップと、
前記マスキング区域を蝕刻してから、前記マスキング区域の下に在る前記第一の材料を、前記第二の材料および前記第三の材料に対してほぼ選択的に蝕刻することで、前記第一の材料内にキャパシタ電極開口部を実際に形成するステップと、
キャパシタ電極を、それぞれ、個々の前記キャパシタ電極開口部の内部に、前記相互接続保持構造に凭れるように形成するステップと、
前記第三の材料を、前記第二の材料に対してほぼ選択的に且つ前記キャパシタ電極に対してほぼ選択的に蝕刻して、蝕刻した前記第三の材料の下に第一の材料を実際に露出させるステップと、
前記第三の材料を蝕刻する前記ステップの後に、露出した前記第一の材料の少なくとも一部を、前記キャパシタ電極に対してほぼ選択的に且つ前記第二の材料に対してほぼ選択的に蝕刻することで、前記キャパシタ電極の側方外壁を実際に露出し、前記キャパシタ電極を少なくとも部分的に支持する前記相互接続保持構造中の前記第二の材料の少なくとも一部が実際に残るようにするステップと、
前記第一の材料を蝕刻して前記キャパシタ電極の側方外壁を実際に露出させる前記ステップの後に、キャパシタ誘電体およびキャパシタ電極材料を、前記保持構造の下の、前記側方外壁の少なくとも一部の上に付着させるステップと
を含むことを特徴とする、方法。
【請求項２９】
前記マスキング区域の組成が、前記第一の材料の組成と異なることを特徴とする、請求項２８記載の方法。
【請求項３０】
前記マスキング区域の組成が、前記第一の材料の組成と同一であることを特徴とする、請求項２８記載の方法。
【請求項３１】
前記マスキング区域を、マスク開口部を通じて前記第一の材料を或る時間だけ進行するように蝕刻する（timed etch）ことによって形成することを特徴とする、請求項３０記載の方法。
【請求項３２】
前記時間だけ進行するように蝕刻することが、光マスク内につくった開口部を通して行われることを特徴とする、請求項３１記載の方法。
【請求項３３】
蝕刻停止層が、前記マスキング区域と前記第一の材料との中間で支持されることを特徴とする、請求項２８記載の方法。
【請求項３４】
前記キャパシタ電極開口部が、前記基板上のキャパシタアレイ区劃内に形成され、また、
前記基板が、前記キャパシタアレイ区劃の周縁に位置する回路区劃を含み、また、
前記保持構造を形成するための前記第二の材料の前記異方性蝕刻が、前記保持構造を形成する前記キャパシタアレイ区劃内の前記第二の材料の層をマスクすること無く行われる
ことを特徴とする、請求項２８記載の方法。
【請求項３５】
前記保持構造を形成するための前記第二の材料の層の前記異方性蝕刻が、前記保持構造を形成する前記基板上の前記第二の材料の層をどこもマスクすること無く行われることを特徴とする、請求項３４記載の方法。
【請求項３６】
前記キャパシタ電極のそれぞれが、容器形状を具えることを特徴とする、請求項２８記載の方法。
【請求項３７】
前記保持構造が、前記複数のキャパシタを組み込んで完成した集積回路構造物の一部として残ることを特徴とする、請求項２８記載の方法。
【請求項３８】
前記第一の材料および前記第二の材料および前記第三の材料のうちの少なくともひとつが、非晶質炭素を含むことを特徴とする、請求項２８記載の方法。
【請求項３９】
前記第一の材料および前記第二の材料および前記第三の材料のうちの少なくともひとつが、ポリシリコンを含むことを特徴とする、請求項２８記載の方法。
【請求項４０】
前記第一の材料および前記第二の材料および前記第三の材料のうちの少なくともひとつが、非晶質炭素を含み、また、
前記第一の材料および前記第二の材料および前記第三の材料のうちの別の少なくともひとつが、ポリシリコンを含む
ことを特徴とする、請求項２８記載の方法。
【請求項４１】
前記第三の材料を形成する前に、前記保持構造を小面蝕刻（facet etching）するステップ
をさらに含むことを特徴とする、請求項２８記載の方法。
【請求項４２】
前記第三の材料を形成する前に、前記保持構造を湿式蝕刻（wet etching）するステップ
をさらに含むことを特徴とする、請求項２８記載の方法。
【国際調査報告】
2008533739.tif 000028
2008533739.tif 000029
2008533739.tif 000030