(57)【要約】少なくとも１つの制御装置（１１）と少なくとも１つのセンサ（１）とで構成される制御装置機構をテストするシステム（６）であって、前記制御装置（１１）と前記センサ（１）および場合によりその他のバスデバイスはデータバスを介して相互に接続されており、前記制御装置機構をテストするために前記バスデバイスのうちの１つにテスト信号が供給されるシステムにおいて、前記バスデバイスうちの少なくとも１つ、特にセンサ（１）が、当該バスデバイスの相応のエミュレータ（３）で置き換えられていることが提案される。【選択図】図２
2008533456.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの制御装置（１１）と、少なくとも１つのセンサ（１）と、で構成される制御装置機構をテストするシステム（６）であって、前記制御装置（１１）、前記センサ（１）および場合によってはその他のバスデバイスはデータバスを介して相互に接続されており、前記制御装置機構をテストするために前記バスデバイスのうちの１つにテスト信号が供給される、前記システムにおいて、
前記バスデバイスうちの少なくとも１つが当該バスデバイスの相応なエミュレータ（３）で置き換えられていることを特徴とするシステム。
【請求項２】
前記テスト信号が供給されるべき前記バスデバイスが相応なエミュレータ（３）で置き換えられていることを特徴とする、請求項１に記載のシステム。
【請求項３】
エミュレートされる前記バスデバイスはセンサ（１）であることを特徴とする、請求項２に記載のシステム。
【請求項４】
前記エミュレータ（３）は他のバスデバイスに由来するデータを検出するためにスキャナ機能を含んでいることを特徴とする、請求項１から３までのいずれかに記載のシステム。
【請求項５】
前記システムは、前記エミュレータ（３）とのインターフェース（２２）を有する、データ伝送および制御情報のためのコンピュータ（９）を有していることを特徴とする、請求項１から４までのいずれかに記載のシステム。
【請求項６】
前記エミュレータ（３）はデジタルおよび／またはアナログの入力量を処理するように構成されていることを特徴とする、請求項１から５までのいずれかに記載のシステム。
【請求項７】
前記エミュレータ（３）はデジタルおよび／またはアナログの出力量を処理するように構成されていることを特徴とする、請求項１から６までのいずれかに記載のシステム。
【請求項８】
前記エミュレータ（３）は複数の処理レベル（４Ｄ，４Ｂ，４Ｃ）を有しており、信号処理および／または信号フィルタリングについて担当するレベル（４Ｂ，４Ｃ）はエミュレートされる前記バスデバイスのものと実質的に一致していることを特徴とする、請求項１から７までのいずれかに記載のシステム。
【請求項９】
エミュレートされるべき前記バスデバイスの前記制御装置機構への結合について担当する処理レベル（２Ａ）は、前記エミュレータ（３）の個別的に利用可能な処理レベル（４Ｄ）で置き換えられていることを特徴とする、請求項１から８までのいずれかに記載のシステム。
【請求項１０】
少なくとも１つの制御装置（１１）と、少なくとも１つのセンサ（１）と、で構成される制御装置機構をテストする方法であって、前記制御装置（１１）、前記センサ（１）および場合によってはその他のバスデバイスはデータバスを介して相互に接続されており、前記制御装置機構をテストするために前記バスデバイスのうちの１つにテスト信号が供給される、前記方法において、
前記バスデバイスうちの少なくとも１つが当該バスデバイスの相応なエミュレータで置き換えられることを特徴とする方法。
【請求項１１】
前記テスト信号が供給される前記バスデバイスがエミュレートされることを特徴とする、請求項１０に記載の方法。
【請求項１２】
前記制御装置機構のセンサ（１）がエミュレートされることを特徴とする、請求項１０に記載の方法。
【請求項１３】
前記エミュレータ（３）は他のバスデバイスのデータを検出するためにスキャナとして利用されることを特徴とする、請求項１０から１２までのいずれかに記載の方法。
【請求項１４】
前記エミュレータ（３）へのデータおよび制御情報の伝送はコンピュータ（９）を通じて行われることを特徴とする、請求項１０から１３までのいずれかに記載の方法。
【請求項１５】
前記エミュレータ（３）にデジタルおよび／またはアナログの入力量が供給されることを特徴とする、請求項１０から１４までのいずれかに記載の方法。
【請求項１６】
前記エミュレータ（３）にデジタルおよび／またはアナログの出力量が供給されることを特徴とする、請求項１０から１５までのいずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも１つの制御装置と少なくとも１つのセンサとで構成される制御装置機構をテストするシステムおよび方法に関するものであり、制御装置、センサおよび場合によってはその他のバスデバイスはデータバスを介して相互に接続されており、制御装置機構をテストするためにバスデバイスの１つにテスト信号が供給される。
【０００２】
このような種類のシステムは、特に、車両システムをテストするのに利用することができる。スリップ制御のためのＥＳＰ（エレクトロニックスタビリティプログラム）、牽引力制御のためのＴＣＳ（トラクションコントロールシステム）、ブレーキ制御のためのＡＢＳ（アンチブロックシステム）といった車両システムは、このような制御装置機構を利用しており、現代の自動車では採用されることが増えている。相応のセンサおよび高いコストのかかる信号処理によって、車両システムに割り当てられる係数が制御装置を通じて制御される。
【背景技術】
【０００３】
ドイツ特許第１９７１１７３４号明細書より、制御装置にシミュレーションデータを供給するため、およびシミュレーションデータを処理するためのシステムが公知である。この特許明細書の思想は、エアバッグ制御装置を具体的な例にとって、ただ１つのコンピュータにより、アナログシミュレーション信号（クラッシュ信号）の供給だけでなく、制御装置との通信と制御装置の制御を行わせることを提案するものである。シミュレーション信号の供給のために以前に用いられていた別個のコンピュータ、ならびにこれと関連してわざわざ行われていたクラッシュシミュレーションデータの変換とスケーリングを、それによって省略することができる（一方のコンピュータにすでに互換性があるため）。アナログシミュレーション信号の信号供給は、実際のケースにおいて加速センサの信号が供給される場所で行われる。通常運転のときには相応のアクチュエータを制御する、シミュレーションに基づいて制御ユニットにより生成される信号は、同一のコンピュータにより検出されて評価される。
【０００４】
さらにドイツ特許第１０１１１２６６号明細書より、インターフェースモジュールをチェックする方法が公知である。この場合のチェックは、第１のデータテレグラムが当該インターフェースモジュールへ伝送されることによって、プロセッサにより開始される。それによってインターフェースモジュールはテストモードに切り換わり、それ以後、通常運転のときにセンサから受けとるセンサデータを伝送するのではなく、読出し専用に記憶されたテスト値をレジスタから当該プロセッサへ伝送するようになる。このテストセンサ値に付属の処理プロセスが施され、その後、プロセッサが例えばイグニッション回路制御部などの他のユニットを制御する。それを受けてイグニッション回路制御部は、アクチュエータすなわち支持手段を制御する。支持手段がテストモードで作動に至ることはない。したがって、同明細書で提案されるインターフェースモジュールのレジスタに由来するテストセンサ値により、センサ値の処理のテスト一式を制御装置で実施することができる。
【０００５】
ドイツ特許第１００４９５２６号明細書およびドイツ特許第１００５６５４９号明細書より、複数の車両システムによるセンサ信号の多重利用が公知である。すでに冒頭に述べた車両システムのために、車両の表面および内部のセンサによって外的な要因が検出され、それに基づいて目下の走行状態を推定することができる。車両システムの各々のコントローラが、たとえば運転者から目標値の設定を受けとり、アクチュエータに対する制御信号を生成する。前掲の明細書では、外的な調節量を既存のセンサを通じて検出し、車両システムの該当するすべてのコントローラに提供される制御量として実際値を算定する見積りモジュールが提案されている。それにより、個々の車両システムで車両関連の量を重複して計算することが不要になる。
【０００６】
すでにここ数年来、前述したドイツ特許第１９７１１７３４の対象となっているようなアナログ信号供給は、制御装置のテストにとっては利用性の限界に達していることがはっきりしてきている。一層複雑でインテリジェントになりつつあるセンサへの信号供給は、技術開発の進歩にもかかわらず、ますますリスクが増えている。その理由のひとつは開発そのものにある。なぜなら、増えつづける保護メカニズムや制御回路のために、センサが障害や外部要因に対して敏感に反応しなくなっているからである。これに加えて、例えば信号受信部（容量性・振動性のコーム）を同時に励起する統合型のシグマ／デルタ変換器のように、物理的な信号受信部に対するデジタル信号処理が前倒しされている。最後に、各々のセンサでのテスト入力とシミュレーション入力のために現場で負担しなくてはならないコストも無視することができない。しかしこのような追加の入力は、同時に、センサの挙動にマイナスの影響を及ぼす恐れがある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
以上の理由により、アナログシミュレーションによる入力量処理は技術的に具体化が難しくなる一方であり、そのうえコスト中立的、費用中立的に確保することができなくなっている。信号対雑音比、基本雑音、外乱要因並びに不正確性が、技術的な具体化にあたって妨げになると同時に、望ましい挙動の再現性をいっそう低くする。
【０００８】
これに加えて、たとえば車両システムなどのテストに関する要求も高くなる一方である。なぜなら、高い安全性水準、顧客の要望、一層複雑になりつつあるシステムなどを考慮しなければならないからである。このように、高い信頼度でありながら、技術的な観点から是認できる簡素なやり方でテストを可能にする、少なくとも１つの制御装置と少なくとも１つのセンサとを備える、特に車両システムのための制御装置機構をテストするシステムおよび方法を求める需要がある。
【課題を解決するための手段】
【０００９】
本発明に基づき、テストケースにおいてオリジナルバスデバイスを当該バスデバイスの相応のエミュレータで置き換えることによって、これまで知られている当該バスデバイスのシミュレーションよりも確実で正確なテストが実現される。シミュレーションでは、一般に現実のモデルを用いて実験が行われ、現実の状況についての知見を得るのに対して、エミュレーションでは、システム自体が機能的に模倣される。シミュレーションでは何よりもまず結果が重要であり、逆に、答えを出すべき問題設定にとって（おそらく）わずかな役割しか果たさない他の側面は簡略化されるか、全面的に省略される。それに対してエミュレーションでは、模倣をするシステムは模倣されるシステムと同じデータを受けとり、同じプログラムを実行し、同じ結果を得る。エミュレータ、すなわち他のシステムをエミュレートするシステムは、工場のオリジナルコードで作動させることができ、模倣されるシステムと同じ励起を受けることができ、構造に応じて追加のオプションを含むことができるという利点がある。オリジナルのバスデバイスのもっとも重要な機能が、エミュレータによって実際に再調整される。このようにエミュレーションは、シミュレーションよりも確実かつ正確なばかりでなく、本発明のエミュレータはオリジナルデバイスよりも高性能、安定的、かつフレキシブルである。
【００１０】
テスト信号が供給されるべきバスデバイスが、相応のエミュレータによって置き換えられるのが好ましい。この場合、特にセンサのエミュレータを、制御装置機構のテストのために利用するのが有意義である。以下においては、よりよい理解に資するためにセンサエミュレータを例にとって本発明を説明し、一般性を限定することなく、このようなセンサエミュレータをもって制御装置機構のモジュール／コンポーネントを代表させ、すなわち、一般にデータバスを介して通信をする制御装置機構のバスデバイスを代表させることとする。
【００１１】
前述した意味におけるこのようなセンサに着目すると、次のようなユニットが関連してくる：
１．物理的なバス結合／バスの種類
２．プロトコル生成
３．出力量の処理
４．ロジック／制御
５．入力量の処理
【００１２】
ロジック／制御、出力量の処理、およびプロトコル生成のエミュレーションは、オリジナルのバスデバイスから引き継ぐことができ、この引き継ぎは、エミュレータハードウェアへの、たとえばＶＨＤＬモジュールのポーティングに基づいて行う。このようなＶＨＤＬモジュール（＝ＶＨＳＩＣハードウェア記述言語。ＶＨＳＣＩ＝Ｖｅｒｙ  Ｈｉｇｈ  Ｓｐｅｅｄ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）は、今日、複雑なデジタルシステムを記述するのに頻繁に用いられており、このようなハードウェア記述言語は、個々の電子コンポーネントで作業を行うことなく、希望する回路の挙動を高い抽象レベルで記述する。そこで以下においては一般性を制限することなく、センサエミュレーションを説明するために主としてＶＨＤＬコードまたはＶＨＤＬモジュールについて取り上げることとするが、本発明はこのような種類のハードウェア記述に限定されるものではない。
【００１３】
前述したＶＨＤＬモジュールのポーティングにより、反応、タイミング、および進行時間に関して、エミュレータでの処理がオリジナルでの処理と同等であることが保証される。
【００１４】
入力量の処理も、特にそれがフィルタリングである場合や信号処理コンポーネントである場合には、同じく大部分を引き継ぐことができる。
【００１５】
したがって、エミュレーションされるべきバスデバイス（センサ）の、制御装置機構への結合を担当する処理レベルだけを、個別的に利用可能なエミュレータの処理レベルで置き換えればよい。
【００１６】
以上に述べたところから明らかなように、本発明によるエミュレータはオリジナルのバスデバイスの特性を引き継ぎ、個別的に利用可能な処理レベルと、個別的に利用可能な他のコンポーネントとを備えているので、オリジナルバスデバイスよりも多くの可能性を有している。特に、テストの自由度が高くなる。
【００１７】
このようにエミュレータは、たとえば独自の中間記憶装置を介して、物理的な入力量をフィルタリングされた状態またはフィルタリングされていない状態で準備するとともに、状態情報やエラー情報を準備し、データバス上で定義された時間間隔（メモリサイズと信号に依存）にわたってオリジナルバスデバイスの任意の挙動を模倣できるという可能性を有している。
【００１８】
これに加えて、１つの有利な実施形態では、エミュレータにより１つまたは全部のバスデバイスをスキャンしてその挙動を把握することができる。このような機能では、いわゆるＨｏｒｃｈｅｒ（スキャナ）という言葉が用いられる。
【００１９】
本発明による手法の最大の利点の１つは、可能な限り多くのオリジナルのモジュールが（例えばＶＨＤＬコードで）使用されることである。このことは顧客に対し、制御装置のテストと検証への最大限可能な信頼を可能にする。
【００２０】
エミュレータが次のコンポーネントを有していると、好都合であることが判明している：
１．高性能ＦＰＧＡ（フィールド・プログラマブル・ゲートアレイ）；これは自由にプログラミング可能な論理回路であり、すなわちエミュレータの心臓部である。
２．場合によりＥＥＰＲＯＭ／フラッシュメモリ；これは電子的に消去可能・プログラミング可能なメモリモジュールであり、各々のバイトを個別に、ないしデータをブロックごとにのみ消去したり書き込んだりすることができる。
３．特別な種類の作業メモリとしてのＳＤ−ＲＡＭ（シンクロナスダイナミックランダムアクセスメモリ）；原理的にはこれ以外の種類の作業メモリも可能。
４．データバスを介して信号を送受信するためのさまざまなバストランシーバ。バスレベルに対する結合器とレベル変換器。
５．ここではたとえば制御用ＰＣからエミュレータへの、特別な形態のヒューマンインターフェース入力部としてのＵＳＢないしＦｉｒｅＷｉｒｅコントローラ。
６．特にアナログ信号がエミュレータへ供給されるべきときに、アナログ信号をデジタル信号へ変換するためのＡＤコンバータ。
７．特に制御装置がエミュレータからアナログ信号を受信するとき、またはテスト結果をアナログ形式で出力したいときに、デジタル信号をアナログ信号へ変換するためのＤＡコンバータ。
８．特にシステムクロックとは異なるクロックをエミュレータで使用したいときのタイマ。
９．システムを初期化するため、ならびに一時停止（ポーズ）や中断をするためのデジタルＩ／Ｏ（たとえばトリガ）。これも一種のヒューマンインターフェースである。
【００２１】
その都度エミュレートされるべきバスデバイスに対する入力量は、ＵＳＢ／ＦｉｒｅＷｉｒｅインターフェースを用いて、ＳＤ−ＲＡＭへデジタル形式で直接伝送することができる。エミュレータをスキャナ（Ｈｏｒｃｈｅｒ）としても使用したいときは、データをＳＤ−ＲＡＭからたとえば外部コンピュータ（ＰＣ）へ逆方向に伝送することができる。さらに、ＡＤコンバータを用いて、データを連続的にエミュレータへ供給することができる。このように、付属のコンバータを用いてアナログ供給またはデジタル供給が可能である。それにより、エミュレータで簡単な監視またはアナログ刺激が実現される。
【００２２】
エミュレートされるバスデバイスの空間的な分離と、高いデータ転送率により、ＬＶＤＳ（低電圧差動信号）／ＬＶＤＭ（低電圧差動マルチポイント伝送）を用いた伝送経路を構築することが必要になるのが通常である。
【００２３】
図面に示されている実施例を参照しながら、本発明とその利点について以下に詳しく説明する。
【発明の効果】
【００２４】
以上説明したように本発明によれば、高い信頼度でありながら、技術的な観点から是認できる簡素なやり方でテストを可能にする、少なくとも１つの制御装置と少なくとも１つのセンサとを備える、特に車両システムのための制御装置機構をテストするシステムおよび方法を提供することができる。
【発明を実施するための最良の形態】
【００２５】
図１は、少なくとも１つの制御装置と少なくとも１つのセンサ１とを有する制御装置機構のバスデバイスを代表するオリジナルのセンサ１の種々の処理レベル、つまりレイヤ２Ａ，２Ｂ，２Ｃを模式的に示している。制御装置とセンサ、ならびにその他のバスデバイスは、バス接続部５を介してデータバスにより接続されている。このような制御装置機構は、典型的な場合、特に冒頭に述べた車両システムＥＳＰ，ＴＣＳ，ＡＢＳを具体化するために自動車で利用される。
【００２６】
センサ１の処理レベル２Ａは、基本的に、データバスへの結合のために必要なコンポーネントを含んでおり、例えばセンサヘッド入力部、センサ信号前処理部、アナログ入力信号をデジタル信号列に変換するためのＡＤコンバータなどを含んでいる。これに続く信号処理については、両方の処理レベル２Ｂおよび２Ｃが担当する。処理レベル２Ｂは、フィルタモジュール、ゲインおよびオフセットを調整するためのユニット並びに場合によりその他のコンポーネントを含んでいる。処理レベル２Ｃはオフセットコントロール、クリッピング、状態レジスタ、エラーレジスタ、シリアルナンバー（ＳＮ）、ステートマシンなどを含んでおり、従って特に内部の信号変換を担当する。
【００２７】
今日もっとも広く普及している形態は、このような処理レベル２Ａ，２Ｂ，２Ｃを、モジュール形式のＶＨＤＬコードの形態で具体化することである。
【００２８】
本発明では、制御装置機構をテストするために、１つまたは複数のバスデバイスが相応のエミュレータで置き換えられる。本実施例では、センサ１がセンサエミュレータ３で置き換えられることになる。既に述べたとおり、そのために、関与する大半のユニット、すなわち特にプロトコル生成、出力量処理、ロジック／制御などを、相応のＶＨＤＬモジュールのポーティングに基づいて、オリジナルデバイスからエミュレータハードウェアへ引き継ぐことができる。物理的なバス結合のエミュレート、およびさらに別の関連するユニットとしての入力量処理のエミュレートについては図２を参照されたい。
【００２９】
図２は、図１と同じ表現方法で、センサエミュレータ３の対応する処理レベルを示している。ここでの処理レベル４Ｂおよび４Ｃは、オリジナルのセンサ１の処理レベル２Ｂおよび２Ｃに対応している。すなわち、入力量処理の大部分を引き継ぐことができる。エミュレータハードウェアは、符号４Ｄが付された個別的に利用可能な処理レベルを含んでおり、この処理レベルは、オリジナルモジュールの入力量ならびに状態・エラー情報を、オリジナルの入力量処理モジュールと同じ方法で前処理する。
【００３０】
センサ１の処理レベル２Ａに取って代わる処理レベル４Ｄは、たとえば次のようなコンポーネントを含んでいる：
アナログまたはデジタル１６ビットの信号入力のためのチャネル（３つの車両軸に対応）、記憶装置としてのＲＡＭ、前述した各々のチャネルについてのアナログ・デジタル変換器（ＡＤＣ）及びデジタルアナログ変換器（ＤＡＣ）、例えば制御用ＰＣのデータを受信するためのＵＳＢ（汎用シリアルバス）接続部、例えばＥＰＦ１０Ｋ５０またはこれ以上の高性能ＦＰＧＡ、例えばＳＰＩバスまたはＰＡＳバスのためのＬＶＤＳドライバ並びに場合により拡張用（ＣＡＮ，．．．）として自由に利用可能なＵＡＲＴ（汎用非同期送受信器）。
【００３１】
センサエミュレータ３のその他の適当なコンポーネントは、上で取りあげたコンポーネント１〜９の中から選択することができる。
【００３２】
センサエミュレータ３は、独自の中間記憶装置を通じて、物理的な入力量がフィルタリングされた状態またはフィルタリングされない状態で提供するとともに、状態・エラー情報を提供することができるので、バス上で定義された時間間隔にわたってセンサ１などのオリジナルバスデバイスの任意の挙動を模倣することができる。これに加えて、すでに述べたとおり、エミュレータ３によって１つまたは他の全部のバスデバイスをスキャンし、その挙動を把握することができる。
【００３３】
制御装置機構をテストするシステム６の具体的な実施例が、図３に模式的に示されている。これは、たとえばエアバッグ開発におけるデジタル式のクラッシュ供給の事例である。
【００３４】
制御装置（ＥＣＵ）には符号１１が付されている。図３に存在している構造によって、例えば車両システムの構成要素である制御装置１１の特性をテストすることが目的となる。そのために制御装置１１に、例えばセンサデータなどのテストデータが供給される。このテストデータが制御装置１１で処理されて、相応の信号が制御装置１１から、例えば図示しないアクチュエータへ送られる。
【００３５】
テストシステム６の一例として図示されている構成では、データバンク７、処理モジュール８並びに制御ＰＣ９が設けられている。制御ＰＣ９は、ＵＳＢインターフェース２２を介して、エミュレータ３のＵＳＢと通信する。このエミュレータ３は、テストされるべき制御装置機構のバスデバイスであり、特にセンサエミュレータである。さらに曲線発生器１０が設けられていてよい。
【００３６】
エミュレータ３のコンポーネントは、既に上に詳しく説明した通りである。従って以下においては、コンポーネントを列挙するだけにとどめる：ＵＳＢ（汎用シリアルバス）に加えて、例えば３×２ＭＢのＲＡＭ１２が設けられている。３つの車両軸に対応して３つのチャネルが設けられており、３つのデジタルアナログ変換器（ＤＡＣ）１３および３つのアナログ・デジタル変換器（ＡＤＣ）１４が設けられている。ＦＰＧＡには符号１６が付されている。ラッチ１７は、状態、ＩＤ、エラー、番号などの内部情報を記憶する。ＬＶＤＳドライバ１８は、ＳＰＩバスへの接続に用いられる。トランシーバ１９のトランスミッタとレシーバは、ＰＡＳバスのために設けられている。トリガ入力部には符号２０が付されており、トリガ信号２１はトリガ入力部２０に供給される。
【００３７】
制御装置１１をテストするために、データバンク７から適当なテストルーチンが呼び出される。このテストルーチンは、フィルタモジュールと信号前処理のための前処理モジュール８を介して、データ伝送および制御情報について責任をもつ制御用ＰＣ９に到達する。制御用ＰＣ９により生成されるテスト信号は、最終的にＵＳＢインターフェース２２を介して、エミュレータ３の相応のバス（ＵＳＢ）へ送られる。
【００３８】
そしてセンサエミュレータ３は、オリジナルのセンサと正確に同じ信号処理と信号出力を行い、相応の信号をアナログ形式またはデジタル形式で制御装置１１へ転送する。
【００３９】
図３に示す構造を使えば、曲線発生器１０によりアナログ信号をテスト信号として生成し、この信号をエミュレータ３のアナログ・デジタル変換器１４に供給することも可能である。すなわち図示しているエミュレータは、アナログおよび／またはデジタルのテスト信号を供給するために設計されている。本来のテスト開始は、エミュレータ３のトリガ入力部２０に印加されるトリガ信号２１によって引き起こされる。
【図面の簡単な説明】
【００４０】
【図１】オリジナルのバスデバイスの入力量処理をするための種々の処理レベルを示す模式図である。
【図２】オリジナルのバスデバイスに取って代わるエミュレータの入力量処理のための種々の処理レベルを示す模式図である。
【図３】制御装置機構をテストする本発明のシステムの一実施形態を示す図である。
【図１】
2008533456.tif 000003
【図２】
2008533456.tif 000004
【図３】
2008533456.tif 000005
【国際調査報告】
2008533456.tif 000006
2008533456.tif 000007
2008533456.tif 000008
2008533456.tif 000009
2008533456.tif 000010
2008533456.tif 000011