(57)【要約】  第１集積回路（１２６）を有する第１基板（１０６）、および第２集積回路（４０２）を有する第２基板（１１０）であって凹所（１１２）が設けられて成る第２基板（１１０）を提供するステップを含む、パッケージオンパッケージシステム（１００）を提供する。第１および第２基板（１０６）（１１０）は、第１集積回路（１２６）を凹所（１１２）に少なくとも部分的にネストさせた状態で実装される。
2008533700.tif 000002
【特許請求の範囲】
【請求項１】
第１集積回路（１２６）を有する第１基板（１０６）を提供するステップと、
第２集積回路（４０２）を有する第２基板（１１０）であって、凹所（１１２）が設けられた第２基板（１１０）を提供するステップと、
前記第１集積回路（１２６）を前記凹所（１１２）に少なくとも部分的にネストさせた状態で、前記第１および第２基板（１０６）（１１０）を実装するステップとを含むパッケージオンパッケージシステム（１００）。
【請求項２】
前記第１集積回路（１２６）の周囲に封止体（５０３）を成形するステップと、
前記封止体（５０３）を前記凹所（１１２）内に配置するステップとをさらに含む、請求項１に記載のシステム（１００）。
【請求項３】
前記第１および第２基板（１０６）（１１０）の間に電気的接続（１０８）を形成するステップをさらに含む、請求項１に記載のシステム（１００）。
【請求項４】
前記第１基板（１０６）の前記第１集積回路（１２６）の下に電気的接続（１１６）を形成するステップをさらに含む、請求項１に記載のシステム（１００）。
【請求項５】
前記第２基板（１１０）を提供するステップがさらに、
前記第１集積回路（１２６）をその上に設けるための第１層（２０２）を形成するステップと、
前記第１層（２０２）と協働して前記凹所（１１２）を形成するために、貫通穴が設けられた第２層（２０４）を形成するステップとを含む、請求項１に記載のシステム（１００）。
【請求項６】
第１集積回路（１２６）を有する第１基板（１０６）と、
第２集積回路（４０２）を有する第２基板（１１０）とを備え、
前記第２基板（１１０）に凹所（１１２）が設けられ、前記第１および第２基板（１０６）（１１０）は、前記凹所（１１２）に少なくとも部分的にネストされた前記第１集積回路（１２６）を有する、パッケージオンパッケージシステム（１００）。
【請求項７】
前記第１集積回路（１２６）の周囲および前記凹所（１１２）内に封止体（５０３）をさらに備える、請求項６に記載のシステム（１００）。
【請求項８】
前記第１および第２基板（１０６）（１１０）の間に電気的接続（１０８）をさらに備える、請求項６に記載のシステム（１００）。
【請求項９】
前記第１基板（１０６）の前記第１集積回路（１２６）の下に電気接続（１１６）をさらに備える、請求項６に記載のシステム（１００）。
【請求項１０】
前記第２基板（１１０）が、
前記第１集積回路（１２６）を有するための第１層（２０２）と、
前記第１層（２０２）と協働して前記凹所（１１２）を形成するために、貫通穴が設けられた第２層（２０４）とをさらに備える、請求項６に記載のシステム（１００）。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本願は、２００５年２月４日に出願した米国特許仮出願番号第６０／６５０，２７９号の利益を主張し、その内容を参照によって本書に援用する。
【０００２】
技術分野
本発明は一般的に集積回路パッケージシステムに関し、さらに詳しくは、パッケージインパッケージ（Ｐａｃｋａｇｅ  ｉｎ  Ｐａｃｋａｇｅｓ）（ＰＩＰ）またはパッケージオンパッケージ（Ｐａｃｋａｇｅ  ｏｎ  Ｐａｃｋａｇｅ）（ＰＯＰ）のためのシステムに関する。
【背景技術】
【０００３】
背景技術
回路基板のようなキャリア基板上で集積回路によって使用される表面積つまり「リアルエステート」の量を節約するために、様々な種類の高密度パッケージが開発されてきた。これらの高密度パッケージの種類の中に、いわゆる「マルチチップモジュール」（ＭＣＭ）がある。数種類のマルチチップモジュールには、相互に上下に積層した集積回路の組立体が含まれる。集積回路を積層することによって節約することのできるキャリア基板の表面積の量は容易に理解できる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
半導体実装デバイスを相互に上下に積層することによって回路基板の半導体密度を増大するシステムは一般的に、「パッケージツーパッケージ（ｐａｃｋａｇｅ  ｔｏ  ｐａｃｋａｇｅ）または「パッケージオンパッケージ」組立体と呼ばれる。現在のパッケージツーパッケージシステム組立体の１つの問題は、下部パッケージの平坦度／共平面性の不規則性によって生じる困難である。別の問題は、組立体全体の剛性の増加から生じ、それは回路基板レベルの信頼性の低下を導くおそれがある。上部パッケージからの熱放散の低下から、さらに別の問題が発生するおそれがある。
【０００５】
典型的なパッケージオンパッケージ積層半導体組立体は、第１パッケージと第２パッケージとの間にインタポーザ構造を使用する。第２パッケージは、ボールグリッドアレイ（ＢＧＡ）インタフェースを使用してインタポーザ基板上に嵌着される。インタポーザ基板は周辺境界部に電気接触点を提供する。第２パッケージはボールグリッドアレイ（ＢＧＡ）インタフェースを介し、そのとき第１基板に接続されているインタポーザ基板を介して、第１基板に電気的に結合される。このパッケージングシステムおよび設計は、電気的性能が低下したパッケージオンパッケージ組立体を作成するために、追加的インタポーザ構造および製造ステップを必要とする。
【０００６】
したがって、積層基板組立体を持つパッケージオンパッケージ（ＰＯＰ）半導体パッケージが、インタポーザのような中間構造無しに複数のパッケージを積層する必要性が依然として残っている。コストを節約し効率を向上させる必要性がますます増大していることを考慮すると、これらの問題に対する答えを見出すことの重要性は高まっている。
【０００７】
これらの問題に対する解決策は長年模索されてきたが、従来の開発は解決策を何ら教示または提案しておらず、したがって、これらの問題の解決策は当業者には長年達成されないできた。
【課題を解決するための手段】
【０００８】
発明の開示
本発明は、第１集積回路を有する第１基板および第２集積回路を有する第２基板を含み、第２基板に凹所が設けられて成る、パッケージオンパッケージシステムを提供する。第１および第２基板は、第１集積回路を凹所に少なくとも部分的にネストさせた状態で、実装される。
【０００９】
本発明の特定の実施形態は、上述した利点または上記から明瞭な利点に加えて、またはそれに代わる他の利点を有する。これらの利点は、以下の詳細な説明を添付の図面と照らし合わせて読んだとき、当業者には明らかになるであろう。
【発明を実施するための最良の形態】
【００１０】
発明を実施するための最良の形態
以下の説明では、本発明の完全な理解をもたらすために、多数の具体的な詳細を提示する。しかし、本発明がこれらの具体的な詳細無しに実施できることは明らかであろう。本発明を曖昧にすることを避けるために、一部の周知のシステム構成およびプロセスステップは詳細には開示しない。同様に、本発明の実施形態を示す図面は概略図であって、原寸に比例するものではなく、特に、寸法の一部は明瞭に提示するために、図では非常に誇張して示されている。一般的に、デバイスはどのような向きでも動作することができる。全ての図で、同じ要素に関連して同じ番号が使用されている。
【００１１】
本書で使用する用語「水平方向」は、その向きに関係なく、ダイまたはパッケージまたは基板の従来の面または表面に平行な面と定義する。用語「垂直方向」とは、今定義した水平方向に垂直な方向を指す。「上に接して（ｏｎ）」、「の上に（ａｂｏｖｅ）」、「の下に（ｂｅｌｏｗ）」、「底部（ｂｏｔｔｏｍ）」、「頂部（ｔｏｐ）」、「側（ｓｉｄｅ）」（「側壁」の場合のような）、「より高い（ｈｉｇｈｅｒ）」、「より下部の（ｌｏｗｅｒ）」、「より上部の（ｕｐｐｅｒ）」、「上部に（ｏｖｅｒ）」、および「下部に（ｕｎｄｅｒ）」のような用語は、水平面に対して定義される。本書で使用する用語「処理（ｐｒｏｃｅｓｓｉｎｇ）」は、記載する構造の形成で必要となる材料またはフォトレジストの堆積、パターン形成、露光、現像、エッチング、クリーニング、および／または材料またはフォトレジストの除去を含む。
【００１２】
さて、図１を参照すると、本発明に係る集積回路パッケージオンパッケージ（ＰＯＰ）システム１００の断面図が示されている。集積回路パッケージオンパッケージシステム１００は、第２パッケージ１０４の下に重ねられた第１パッケージ１０２を含む。
【００１３】
第１パッケージ１０２は第１基板１０６を含み、ここで第１基板１０６は頂面１２２および底面１２４を含み、頂面１２２には第１組の集積回路１２６が実装される。
【００１４】
第２パッケージ１０４は第２基板１１０を含み、ここで第２基板１１０は頂面１１８および底面１２０を含み、頂面１１８には図４の第２組の集積回路４０２が実装される。第２ボールグリッドアレイ（ＢＧＡ）インタフェース１０８が第２基板１１０の底面１２０上に載っており、ここで第２ボールグリッドアレイ（ＢＧＡ）インタフェース１０８は、第１基板１０６と第２基板１１０との間の電気的、機械的、および熱的接続性を提供する。第２基板１１０の底面１２０は、第１基板１０６の頂面１２２に実装された第１組の集積回路１２６をネストするために予め定められた凹所１１２を含む。
【００１５】
第１ボールグリッドアレイ（ＢＧＡ）インタフェース１１６は第１基板１０６の底面１２４上に載っており、ここで第１ボールグリッドアレイ（ＢＧＡ）インタフェース１１６
は、第１基板１０６と外部プリント回路基板（図示せず）との間の電気的、機械的、および熱的接続性を提供する。例示を目的として、第１パッケージ１０２と第２パッケージ１０４との間の電気的および機械的インタフェースは、この実施形態ではボールグリッドアレイ（ＢＧＡ）インタフェース１１６であるが、本発明の原理に従って他の結合機構を使用することができることは理解される。
【００１６】
さて、図２を参照すると、図１に示された第２基板１１０のより詳細な断面図が示されている。第２基板１１０は、図１の第１基板１０６の頂面１２２に実装された第１組の集積回路１２６用の隙間を設けるために、予め定められた凹所１１２を有する。
【００１７】
予め定められた凹所１１２は、第１パッケージ１０２の少なくとも一部分をネストするために、第２基板の底面１２０に凹所の高さ２１０と共にくり抜き領域を含む。凹所高さ２１０は第２ボールグリッドアレイ（ＢＧＡ）インタフェース１０８の高さと共に、第１パッケージ１０２の図１の金型端部の高さ１１４を収容する。例示を目的として、第２基板１１０は、第１層２０２、第２層２０４、第３層２０６、および第４層２０８を有する４層基板として図示されている。第２基板１１０は４層として図示されているが、本発明の原理に従って層の数が異なってもかまわないことは理解される。
【００１８】
さて、図３を参照すると、図１に示した第１パッケージ１０２のより詳細な断面図が示されている。第１パッケージ１０２は、第１基板１０６の底面１２４に取り付けられた第１ボールグリッドアレイ（ＢＧＡ）インタフェース１１６無しで図示されている。第１パッケージ１０２は、第１基板１０６上に実装された、底部半導体ダイ３０６の上に頂部半導体ダイ３０４を含む２つの積層半導体ダイのような、第１組の集積回路１２６を含む。
【００１９】
頂部半導体ダイ３０４および底部半導体ダイ３０６は、複数のワイヤボンドワイヤ３０２によって、第１基板１０６の頂面１２２に電気的に取り付けられる。直接取付け、ＴＡＢ、またはフリップチップのような他の技術を使用して、頂部半導体ダイ３０４および底部半導体ダイ３０６を第１基板１０６の頂面１２２に電気的に結合できることは理解される。
【００２０】
第１基板１０６の頂面１２２はさらに、第１組の接触点３０８を含む。組立て中に、図１の第２ボールグリッドアレイ（ＢＧＡ）インタフェース１０８は電気的に、かつ機械的に、第１組の接触点３０８に結合される。第１基板１０６の底面１２４はさらに、第１ボールグリッドアレイ（ＢＧＡ）インタフェース１１６への電気的、機械的、および熱的接続を提供するために、複数の接触位置３１０を含む。
【００２１】
例示を目的として、第１組の集積回路１２６は、積層配向の頂部半導体ダイ３０４および底部半導体ダイ３０６を含むように図示されているが、１つまたはそれ以上の半導体の相対的配向を積層またはその任意の組合せとする必要は無いことは理解される。加えて、頂部半導体ダイ３０４および底部半導体ダイ３０６を、受動素子および回路のような他の素子とすることができることは理解される。さらに、１つまたはそれ以上の半導体ダイのサイズは相互に対して異なるか、あるいは同様とすることができることは理解される。加えて、１つまたはそれ以上の半導体ダイの機能は異なるか、あるいは同様とすることができることは理解される。
【００２２】
さて、図４を参照すると、図１に示した第２パッケージ１０４のより詳細な断面図が示されている。第２パッケージ１０４は、第２基板１１０の頂面１１８に実装された第２組の集積回路４０２を含み、第２組の集積回路４０２は、底部半導体ダイ４０６の上に頂部半導体ダイ４０４を含む２つの積層半導体ダイを含む。頂部半導体ダイ４０４および底部半導体ダイ４０６は、複数のワイヤボンドワイヤ４０８によって第２基板１１０に電気的
に結合されるように図示されている。直接取付け、ＴＡＢ、またはフリップチップのような技術を使用して、頂部半導体ダイ４０４および底部半導体ダイ４０６を第２基板１１０に電気的に結合することができることは理解される。
【００２３】
例示を目的として、第２組の集積回路４０２は、積層配向の頂部半導体ダイ４０４および底部半導体ダイ４０６を含むように図示されているが、１つまたはそれ以上の半導体の相対的配向を積層またはその任意の組合せとする必要は無いことは理解される。加えて、頂部半導体ダイ４０４および底部半導体ダイ４０６を受動素子および回路のような他の素子とすることができることは理解される。さらに、１つまたはそれ以上の半導体ダイのサイズは相互に対して異なるか、あるいは同様とすることができることは理解される。加えて、１つまたはそれ以上の半導体ダイの機能は異なるか、あるいは同様とすることができることは理解される。
【００２４】
予め定められた凹所１１２を持つことで、第１基板１０６上の頂部半導体ダイ３０４と、第１基板１０６上の金型端部の高さ１１４との間の小さい間隙の要件は緩和されるので、第１パッケージ１０２の成形プロセスに、微細な充填材粒径を有するエポキシ成形コンパウンド（ＥＭＣ）を使用する必要が無い。
【００２５】
予め定められた凹所１１２は、第１基板１０６と第２基板１１０との間に低減された空間を提供する。予め定められた凹所１１２を持つ集積回路パッケージオンパッケージシステム１００は成形上の問題をも回避し、頂部半導体ダイ３０４および底部半導体ダイ３０６の様々な厚さのみならず、他のマルチスタックの可能性をも受け入れることができる。一実施形態では、予め定められた凹所１１２はリング状構造を含むことができるが、予め定められた凹所１１２が第１パッケージ１０２の物理的寸法を受け入れるように異なる形状および寸法を含むことができることは理解される。
【００２６】
さて、図５を参照すると、第２パッケージ１０４にネストされた第１パッケージ１０２のより詳細な断面図が示されている。第１パッケージ１０２の封止体５０３上のエポキシ層５０２は、第１パッケージおよび第２パッケージをさらに接続する。第２ボールグリッドアレイ（ＢＧＡ）インタフェース１０８は、第２基板１１０の底面１２０を第１基板１０６の頂面１２２に電気的、機械的、かつ熱的に結合する。
【００２７】
さて、図６を参照すると、組立ておよび第２バックエンドプロセス後の集積回路パッケージオンパッケージシステム１００の断面図が示されている。第２バックエンドプロセスは、外部プリント回路基板（図示せず）に電気的に結合された第１ボールグリッドアレイ（ＢＧＡ）インタフェース１１６をさらに含む第１パッケージ１０２のソルダボールマウント（ＳＢＭ）、シンギュレーション（ＳＧＮ）、および目視外観検査（ＥＶＩ）を含む。
【００２８】
さて、図７を参照すると、組立て前の図２の第２基板１１０のより詳細な断面図が示されている。第２基板１１０は、組立て前に、前の図から上下反転された向きに図示されている。
【００２９】
頂面１１８は、第１層２０２および接着層７０４と結合された第２層２０４を含む平坦な２層基板を含む。
【００３０】
第１層２０２は、複数のワイヤボンドワイヤ４０８によって、頂部半導体ダイ４０４および底部半導体ダイ４０６を第２基板１１０に電気的かつ機械的に接続するために使用される、１つまたはそれ以上の金属領域７０６を含む。また、金属領域７０６は、信号伝導路、電圧供給、接地、および他の電気的機能をも提供する。第２基板１１０の第１層２０
２は、金属領域７０６を絶縁する１つまたはそれ以上の非金属絶縁領域７０８をも含む。
【００３１】
第２基板１１０の第２層２０４は、１つまたはそれ以上の金属領域７１０を含む。また、金属領域７１０は、信号伝導路、電圧供給、接地、および他の電気的機能をも提供する。第２基板１１０の第２層２０４は、金属領域７１０を絶縁する１つまたはそれ以上の非金属絶縁領域７１２を含む。選択的に電気ビア７１４は、第１層２０２の金属領域７０６を第２基板１１０の第２層２０４の金属領域７１０に電気的に結合する。誘電体層７１６は、第１層２０２を第２基板１１０の第２層２０４から絶縁分離する。
【００３２】
さて、図８を参照すると、本発明の別の実施形態に係る図２の第２基板１１０のより詳細な断面図が示されている。底面１２０が２層基板である第２基板１１０は、第２基板１１０を形成するために、第１層２０２および第２層２０４を持つ第２基板１１０の頂面１１８に結合された第３層２０６および第４層２０８から構成される。第２基板１１０は、第２基板１１０の底面１２０に予め定められた凹所１１２を有する。第２基板１１０の第３層２０６は、第２基板１１０の第２層２０４の金属領域７１０に電気的に結合するために使用される１つまたはそれ以上の金属領域８０６を含む。また、金属領域８０６は、信号伝導路、電圧供給、接地、および他の電気的機能をも提供する。第２基板１１０の第３層２０６は、金属領域８０６を絶縁する１つまたはそれ以上の非金属絶縁領域８０８を含む。
【００３３】
第２基板１１０の第４層２０８は１つまたはそれ以上の金属領域８１０を含む。また、金属領域８１０は、信号伝導路、電圧供給、接地、および他の電気的機能をも提供する。第２基板１１０の第４層２０８は、金属領域８１０を絶縁する１つまたはそれ以上の非金属絶縁領域８１２を含む。
【００３４】
選択的に、電気ビア８１４は、第３層２０６の金属領域８０６を第２基板１１０の第４層２０８の金属領域８１０に電気的に接続する。誘電体層８１６は、第２基板１１０の第３層２０６および第４層２０８を分離する。例示を目的として、基板層間の電気的接続は電気ビアとして示されているが、他の電気的結合構造を使用することができることは理解される。
【００３５】
さて、図９を参照すると、本発明のさらなる実施形態に係る、集積回路パッケージオンパッケージシステム１００を製造するためのパッケージオンパッケージシステム９００のフローチャートが示されている。パッケージオンパッケージシステム９００は、ブロック９０２で第１集積回路を有する第１基板を提供するステップと、ブロック９０４で、第２集積回路を有する第２基板であって、凹所が設けられた第２基板を提供するステップと、ブロック９０６で、第１集積回路を凹所に少なくとも部分的にネストさせて、第１および第２基板を実装するステップとを含む。
【００３６】
さらに詳しくは、本発明の実施形態に従って、インタポーザのような追加構造無しの集積回路パッケージオンパッケージシステム１００を提供し、かつパッケージオンパッケージ積層スキームを作成するために必要な空間を最小化するシステムは、次の通り実行される。
【００３７】
１．パッケージオンパッケージの積層は、第１パッケージ１０２の第１基板１０６および第２パッケージ１０４の第２基板１１０の属性のみを利用して作成される。（図１）
２．第２基板１１０の底面１２０の予め定められた凹所１１２は、第１基板１０６の頂面１２２に実装された第１組の集積回路１２６をネストするためのくり抜き領域を提供する。（図２）
３．第１パッケージ１０２は、第２パッケージ１０４の第２ボールグリッドアレイ（Ｂ
ＧＡ）インタフェース１０８のための第１組の接触点３０８を有する第１基板１０６を含む。（図３）
利点は、本発明が第１パッケージ１０２に含まれるスタックにおけるダイの厚さまたはダイの数についてより高い自由度をもたらし、その結果、製造の流れおよび材料要件が緩和されることである。例えば、通常または微小いずれかの充填材粒径のＥＭＣを使用するように、ＥＭＣの選択の幅を広げることができる。
【００３８】
開示した構造は結果的に、第２ボールグリッドアレイ（ＢＧＡ）インタフェース１０８に含まれるソルダボールの密度を増大させることが発見された。
【００３９】
また、第１基板１０６のより多くの第１組の接触点３０８に結合された第２ボールグリッドアレイ（ＢＧＡ）インタフェース１０８のソルダボールの密度の増大は結果的に、追加的な信号遮蔽および電磁干渉（ＥＭＩ）遮蔽をもたらすことも、本発明で発見された。
【００４０】
また、本発明のさらに別の発見は、第１基板１０６のより多くの第１組の接触点３０８に結合された第２ボールグリッドアレイ（ＢＧＡ）インタフェース１０８のソルダボールの密度の増大が結果的に、集積回路パッケージオンパッケージシステム１００の機械的な剛性をもたらすことである。
【００４１】
さらに、本発明の別の発見は、第１基板１０６のより多くの第１組の接触点３０８に結合された第２ボールグリッドアレイ（ＢＧＡ）インタフェース１０８のソルダボールの密度の増大が結果的に、第１組の集積回路１２６および第２組の集積回路４０２の両方を冷却させる追加的な熱経路をもたらすことである。
【００４２】
本発明のさらに別の発見は、電気信号の駆動強度を第１組の集積回路１２６との間の伝達に必要な程度のみに低減する結果、第２組の集積回路４０２から生じる出力を低下することができることである。
【００４３】
システム全体の寸法は、くり抜き領域をもたらす予め定められた凹所１１２を有する第２基板１１０の底面１２０により、第１パッケージ１０２の金型端部の高さ１１４を収容することによって低減することができる。本発明のさらに別の重要な利点は、コストを削減し、システムを単純化し、かつ性能を高める歴史的な傾向を有益にサポートしかつそれに役立つことである。
【００４４】
したがって、本発明のこれらおよび他の有益な態様は、技術水準を少なくとも次のレベルに推し進める。
【００４５】
こうして、本発明の集積回路パッケージオンパッケージシステムの方法および装置は、重要かつこれまで知られておらず利用できなかった解決策、能力、および機能上の利点を提供することが発見された。結果的にもたらされるプロセスおよび構成は簡単で、費用効率が高く、単純明快であり、非常に用途が広く、高精度、高感度、かつ高効率であり、公知の構成要素を容易、効率的、かつ経済的な製造、適用、および利用のために適応させることによって、実現することができる。
【００４６】
本発明を具体的な最良の態様に関連して説明したが、上記の説明に照らして、当業者には多くの代替例、修正例、および変形例が明瞭であろうということは理解される。したがって、同封の請求の範囲内に該当する、全てのそのような代替例、修正例、および変形例を包含することが意図される。本書でこれまで記載し、かつ添付の図面に示した全ての内容は、例示的かつ非限定的な意味に解釈すべきである。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施形態に係る集積回路パッケージオンパージシステムの断面図である。
【図２】図１に示した第２基板のより詳細な断面図である。
【図３】図１に示した第１パッケージのより詳細な断面図である。
【図４】図１に示した第２パッケージのより詳細な断面図である。
【図５】図４の第２パッケージにネストされた図３の第１パッケージのより詳細な断面図である。
【図６】組立ておよび第２バックエンドプロセス後のパッケージオンパッケージシステムの断面図である。
【図７】組立て前の図２の第２基板のより詳細な断面図である。
【図８】本発明の別の実施形態に係る図２の第２基板のより詳細な断面図である。
【図９】本発明のさらなる実施形態に係る集積回路パッケージオンパッケージシステムを製造するためのパッケージオンパッケージシステムのフローチャートである。
【図１】
2008533700.tif 000003
【図２】
2008533700.tif 000004
【図３】
2008533700.tif 000005
【図４】
2008533700.tif 000006
【図５】
2008533700.tif 000007
【図６】
2008533700.tif 000008
【図７】
2008533700.tif 000009
【図８】
2008533700.tif 000010
【図９】
2008533700.tif 000011