(57)【要約】ミキサの出力信号におけるキャリア・リーク（搬送波漏れ）を補償するために用いられるエラー計算回路は、ミキサに印加されるベースバンド信号の符号を抽出する符号抽出部と、ミキサの出力信号に対して包絡線検波を行う包絡線検波部と、符号抽出と包絡線検波との結果に基づいて、キャリア・リークを補償するためのエラー補償信号を生成する信号処理部と、を有する。信号処理部は、好ましくは、ベースバンド信号の符号と包絡線の振幅との乗算を利用して、補償信号を計算する。
2008515245.tif 000002
【特許請求の範囲】
【請求項１】
ミキサのためのエラー計算回路であって、
前記ミキサに印加される情報信号の符号を抽出する符号抽出部と、
前記ミキサの出力信号に対して包絡線検波を行う包絡線検波部と、
符号抽出と包絡線検波との結果に基づいて補償信号を生成する信号処理部と、
を有する、エラー計算回路。
【請求項２】
前記符号抽出部は、前記情報信号の符号を求めるコンパレータを有する、請求項１に記載の回路。
【請求項３】
前記情報信号はベースバンド信号である、請求項２に記載の回路。
【請求項４】
前記補償信号は、前記ミキサのＤＣオフセットを補償するために前記ミキサに供給される、請求項１に記載の回路。
【請求項５】
前記ミキサはＤＳＢＳＣミキサである、請求項４に記載の回路。
【請求項６】
前記信号処理部は、前記情報信号の符号に対して前記包絡線検波によって得られる包絡線の振幅を乗算する手段と、前記乗算の結果から前記補償信号を抽出する手段と、を有する、請求項１に記載の回路。
【請求項７】
前記抽出する手段は、前記乗算の結果が供給される積分器を有する、請求項６に記載の回路。
【請求項８】
前記抽出する手段は、前記乗算の結果を平均する手段を有する、請求項６に記載の回路。
【請求項９】
前記信号処理部は、前記包絡線検波によって得られる包絡線の振幅値が、前記情報信号の符号に応じて、過去に累算された値に加えられあるいは過去に累算された値から減じられるように、前記振幅値を累算するアキュムレータを有し、前記アキュムレータに累算されている現在の値が、前記補償信号として出力される、請求項１に記載の回路。
【請求項１０】
前記信号処理部は、前記包絡線検波によって得られる包絡線の振幅によってカウンタ・ステップサイズが制御され、前記情報信号の符号によってカウンタ方向が制御されるデジタル・カウンタを備える、請求項１に記載の回路。
【請求項１１】
前記信号処理部は、
前記包絡線検波によって得られる包絡線の振幅を増幅する非反転増幅器と、
前記包絡線の振幅を増幅する反転増幅器であって、前記非反転増幅器と同じ絶対値の増幅係数を有する反転増幅器と、
前記情報信号の符号に応じて前記非反転増幅器及び前記反転増幅器の出力の一方を選択するスイッチと、
前記スイッチの出力を積算して前記補償信号を生成する積算器と、
を有する、請求項１に記載の回路。
【請求項１２】
第１の低域通過フィルタと第２の低域通過フィルタとをさらに備え、前記包絡線検波部の出力が前記第１の低域通過フィルタを介して前記信号処理部に供給され、前記情報信号が前記第２の低域通過フィルタを介して前記符号抽出部に供給される、請求項１に記載の回路。
【請求項１３】
第１の低域通過フィルタと第２の低域通過フィルタとをさらに備え、前記包絡線検波部の出力が前記第１の低域通過フィルタを介して前記信号処理部に供給され、前記ベースバンド信号が前記第２の低域通過フィルタを介して前記符号抽出部に供給される、請求項３に記載の回路。
【請求項１４】
ミキサとエラー計算回路とを備えるミキサ・モジュールであって、
前記エラー計算回路は、
前記ミキサに印加される情報信号の符号を抽出する符号抽出部と、
前記ミキサの出力から供給される信号に対して包絡線検波を行う包絡線検波部と、
符号抽出と包絡線検波との結果に基づいて補償信号を生成する信号処理部と、
を有し、
前記補償信号は前記ミキサに供給される、ミキサ・モジュール。
【請求項１５】
前記ミキサはＤＳＢＳＣミキサである、請求項１４に記載のミキサ・モジュール。
【請求項１６】
前記ミキサは、前記補償信号が印加される内蔵補償端子を有する、請求項１４に記載のミキサ・モジュール。
【請求項１７】
前記エラー計算回路は、第１の低域通過フィルタと第２の低域通過フィルタとをさらに備え、前記包絡線検波部の出力が前記第１の低域通過フィルタを介して前記信号処理部に供給され、前記情報信号が前記第２の低域通過フィルタを介して前記符号抽出部に供給される、請求項１４に記載のミキサ・モジュール。
【請求項１８】
直交変調器モジュールであって、請求項１４に記載のミキサ・モジュールを２組備え、前記直交変調器の出力が各組の前記包絡線検波部に供給される、直交変調器モジュール。
【請求項１９】
直交変調器モジュールであって、請求項１６に記載のミキサ・モジュールを２組備え、前記直交変調器の出力が各組の前記包絡線検波部に供給される、直交変調器モジュール。
【請求項２０】
第１の情報信号を受け取る第１のミキサと、第２の情報信号を受け取る第２のミキサと、前記第１のミキサ及び前記第２のミキサの出力を加算してＲＦ信号を出力する加算器と、を有する直交変調器と、
前記ＲＦ信号に対して包絡線検波を実行する包絡線検波部と、
前記第１の情報信号の符号を抽出する第１の符号抽出部と、
前記第２の情報信号の符号を抽出する第２の符号抽出部と、
前記第１の符号抽出部での符号抽出と前記包絡線検波との結果に基づいて、前記第１のミキサに供給される第１の補償信号を生成する第１の信号処理部と、
前記第２の符号抽出部での符号抽出と前記包絡線検波との結果に基づいて、前記第２のミキサに供給される第２の補償信号を生成する第２の信号処理部と、
を備える直交変調器モジュール。
【請求項２１】
前記第１のミキサは、前記第１の補償信号が印加される内蔵補償端子を有し、前記第２のミキサは、前記第２の補償信号が印加される内蔵補償端子を有する、請求項２０に記載の直交変調器モジュール。
【請求項２２】
前記包絡線検波の出力に対して低域通過フィルタリングを行う第１の低域通過フィルタであって、前記包絡線検波部のフィルタリングされた出力は前記第１及び第２の信号処理部に供給される第１の低域通過フィルタと、
前記第１の情報信号に対して低域通過フィルタリングを行う第２の低域通過フィルタであって、前記フィルタリングされた第１の情報信号は前記第１の符号抽出部に供給される第２の低域通過フィルタと、
前記第２の情報信号に対して低域通過フィルタリングを行う第３の低域通過フィルタであって、前記フィルタリングされた第２の情報信号は前記第２の符号抽出部に供給される第３の低域通過フィルタと、
をさらに備える請求項２０に記載の直交変調器モジュール。
【請求項２３】
ミキサの出力信号におけるキャリア・リークを抑圧する方法であって、
前記ミキサに印加される情報信号の符号を抽出する段階と、
前記ミキサの出力信号の包絡線を検出する段階と、
前記情報信号の符号と前記包絡線の振幅との乗算を利用して、前記ミキサの出力におけるキャリア・リークを補償するための補償信号を計算する段階と、
前記補償信号を前記ミキサに印加して前記キャリア・リークを抑圧する段階と、
を有する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ミキサ（混合器）及び変調器のためのエラー（誤差）計算回路に関し、特に、抑圧搬送波−直接変換（ダイレクトコンバージョン）などのために用いられるミキサまたは変調器の出力におけるキャリア・リーク（搬送波漏れ）を抑制するのに適したエラー計算回路に関する。
【背景技術】
【０００２】
ミキサ及び変調器は、送信の目的のためのより高い周波数の搬送波（キャリア）上に低周波信号またはベースバンド信号を変調するデバイスである。変調器の一種として、低い方の周波数のデータが高い方の周波数の搬送波の振幅に変調される、ＡＭ（振幅変調）変調器がある。このようなＡＭ変調器の動作は、低い方の周波数の信号と高い方の周波数の信号との単純な乗算によって表現することができる。ＡＭ変調器は、ＡＭミキサとも呼ばれる。典型的なＡＭ変調器は、搬送波（キャリア）信号すなわち局部発振信号が印加される局部発振（ＬＯ）信号入力と、低周波数の信号が印加される信号入力と、変調信号（変調された信号）をもたらす出力と、を有する。基本的なＡＭ変調器における際立った欠点は、出力信号が、有用な情報を運ぶことなく送信電力を消費する、高い方の周波数の搬送波信号を含んでいることである。
【０００３】
その出力端子における搬送波信号を抑圧することができるいくつかの種類のミキサや変調器が存在する。このようなミキサの一つが、搬送波抑圧両側波帯（ＤＳＢＳＣ；double sideband suppressed carrier）ミキサである。ＤＳＢＳＣミキサは、ＤＢＭ（二重平衡ミキサ；double balanced mixer）とも呼ばれる。
【０００４】
ＤＳＢＳＣミキサの基本的な実現例の一例が図１Ａに示されている。図示されるＤＳＢＳＣミキサは、電流源１０１と、６個のトランジスタＭ１〜Ｍ６と、ベースバンド信号が印加される１対の平衡入力端子１０２，１０３と、局部発振（ＬＯ）信号が印加される１対の平衡入力端子１０６，１０７と、電流出力として変調信号を出力する１対の平衡出力端子１０６，１０７と、を有している。トランジスタＭ１〜Ｍ３は第１のＡＭミキサを構成し、トランジスタＭ４〜Ｍ６は第２のＡＭミキサを構成する。電流源１０１の一端は接地電位点に接続し、トランジスタＭ１，Ｍ４のソースは、第１及び第２のＡＭミキサが電流源１０１を共有するように、電流源１０１の他端に共通に接続されている。第１のＡＭミキサにおいて、トランジスタＭ１のゲートは、ベースバンド信号の非反転入力端子１０２に接続され、トランジスタＭ１のドレインはトランジスタＭ２，Ｍ３のソースに接続されている。トランジスタＭ２，Ｍ３のゲートは、それぞれ、反転入力端子１０５及び非反転入力端子１０４に接続され、トランジスタＭ２，Ｍ３のドレインは、それぞれ、このＤＳＢＳＣミキサの反転出力端子１０７及び非反転出力端子１０６に接続されている。第２のＡＭミキサにおいて、トランジスタＭ４のゲートは、ベースバンド信号の反転入力端子１０３に接続され、トランジスタＭ４のドレインはトランジスタＭ５，Ｍ６のソースに接続されている。トランジスタＭ５，Ｍ６のゲートは、それぞれ、非反転入力端子１０４及び反転入力端子１０５に接続され、トランジスタＭ５，Ｍ６のドレインは、それぞれ、このＤＳＢＳＣミキサの反転出力端子１０７及び非反転出力端子１０６に接続されている。
【０００５】
ＤＳＢＳＣミキサは、２つのＡＭミキサの出力において局部発振器成分を相殺することによって、ＤＳＢＳＣミキサの出力端子１０５，１０７における搬送波信号を抑圧する。これは、局部発振信号が第１及び第２のＡＭミキサに対して相互に逆相で印加されるために可能である。この構成は、向上した効率を有するために、広く用いられている。
【０００６】
当業者にはよく知られているように、ＤＳＢＳＣミキサの用途の一例は、直交振幅変調及び／又は復調のために用いられる直交（ＩＱ）変調器である。図１Ｂに示されるように、代表的な直交変調器は、それぞれ第１及び第２の信号のための信号入力端子１１１，１１２と、局部発振（ＬＯ）信号を受け入れるＬＯ入力端子１１３と、局部発振信号の位相を９０°だけシフトさせる移相器（フェーズ・シフタ）１１４と、それぞれ第１及び第２の信号を受け入れる第１及び第２のＤＳＢＳＣミキサ１１５，１１６と、両方のＤＳＢＳＣミキサ１１５，１１６の出力を加え合わせる合波器（コンバイナ）１１７と、合波器１１７の出力に接続されたＲＦ出力端子１１８と、を有している。局部発振信号はＬＯ入力端子１１３から第１のＤＳＢＳＣミキサ１１５に対して直接供給されるとともに、第２のＤＳＢＳＣミキサ１１６は、移相器１１４を介して局部発振信号を受信する。このような直交変調器では、第１の信号は出力変調信号のＩ（同相）成分に対応し、第２の信号はＱ（直交）成分に対応する。したがって、第１の信号はＩ信号とも呼ばれ、第２の信号はＱ信号とも呼ばれる。
【０００７】
搬送波抑圧要件のために、ＤＳＢＳＣミキサの製造において課題が生じる。これは、典型的には、半導体ＩＣ（集積回路）チップのようなモノリシック・チップの部分として通常は実現される２つのＡＭミキサの避けがたい製造上の公差のために生じる。ＤＳＢＳＣミキサ内のトランジスタＭ１〜Ｍ６の不完全なマッチング（整合）があると、変調信号の側波帯（サイドバンド）が送信されるだけではなく、局部発振器周波数でのリーク（漏れ）が発生してそれが送信される。局部発振成分のこのリークは、キャリア・リーク（搬送波漏れ）として知られており、ＤＳＢＳＣミキサにおけるＤＣオフセットと等価である。直交変調器の場合、ＤＣオフセットは、変調器の出力信号のコンステレーション（星座）図における、コンステレーションの原点からの信号軌跡の中心のずれとして観測される。キャリア・リークの発生は、復調の際に、送信されてきた信号の位相の捕捉を難しくするので、好ましくない。そしてキャリア・リークは、他の通信への好ましくない妨害の原因ともなり得る。
【０００８】
この課題を直すための試みは、搬送波信号をキャンセルするために、ミキサの入力に静的なＤＣオフセット電圧を印加する回路を製造に際して加えることを含むことができる。例えば、特開２００２−１９８７４５号公報(JP, P2002-198745A)は、ＤＣオフセット電圧が局部発振入力端子に印加される構成を開示している。しかしながらこのやり方は、回路パラメータや動作温度における長期のドリフトに対応することができない。言い換えれば、長時間にわたってミキサ出力でのＤＣオフセットが一定であるのであれば、ミキサに外部ＤＣオフセット電圧を加えることで、このＤＣオフセットは簡単に補償される。しかしながら、ミキサのＤＣオフセットがドリフトする傾向にあるならば、このドリフトの影響を取り除くことは難しく、このドリフトの影響によって、通信の品質が劣化させられる。
【０００９】
さらなるやり方は、ミキサ回路内のトランジスタの物理的な寸法を大きくして回路パラメータのばらつきを小さくすることである。しかしこのやり方は、増加する寄生容量によって搬送波周波数における各トランジスタのゲインが低下させられるので、高周波回路に対しては好ましくない。さらに、チップ表面におけるプロセス誤差勾配をキャンセルするために、特殊なレイアウト技術を用いることもできる。しかし実際には、この方法は、回路面積とコストを増加させる一方で、それでも不十分な搬送波抑圧しか与えないかもしれない。
【００１０】
マキネン(Makinen)らに与えられた米国特許第５，０１２，２０８号明細書には、直交変調器における局部発振信号リーク（すなわちＤＣオフセット）の問題に対する解決策が開示されている。図２は、マキネンらの回路の配置を示している。この回路では、直交変調器１２１の出力が増幅器１２２に供給され、増幅器１２２の出力がＲＦ出力端子と１２３と電力測定回路１２４に供給されている。電力測定回路１２４は、増幅器１２２からの送信ＲＦ信号の包絡線（エンベロープ）を与える。電力測定回路１２４の出力は、高域通過（ハイパス）フィルタ１２６を介して増幅器１２５に供給される。線型相関器（リニア・コリレータ）１２７，１２８は、それぞれ入力端子１２９，１３０で受信されたＩ（同相）及びＱ（直交）入力信号を増幅器１２５の出力信号と相関させる。相関器１２７，１２８の出力は、積分器（インテグレータ）１３１，１３２によって積分される。減算器１３３は、入力端子１２９で受け取ったＩ入力信号から積分器１３１の出力を減算し、結果をＩ信号として直交変調器１２１に供給する。同様に減算器１３４は、入力端子１３０で受け取ったＱ入力信号から積分器１３２の出力を減算し、結果をＱ信号として直交変調器１２１に供給する。
【００１１】
マキネンらのやり方は、送信ＲＦ信号の包絡線とＩ及びＱ入力での時間ドメイン信号を用いて、エラー補償信号を計算する。線型相関器１２７，１２８において包絡線信号を入力信号に相関させ、その結果を積分器１３１，１３２で積分することにより、エラー補償信号が抽出されて変調器のオフセットが補償される。変調器に印加される入力信号からエラー補償信号が減算される。Ｉ及びＱ入力信号の平均ＤＣレベルとＩ及びＱ位相ドメインでの包絡線信号の平均ピーク・レベルとの間の長時間にわたる相関のために、２つのエラー補償信号は、単一の包絡線信号から別々に引き出される。
【００１２】
図２のシステムの不可欠な要素は、極めて小さなＤＣオフセットしか有さない線型乗算器（すなわち相関器）である。この要素でのいかなる大きなＤＣオフセットも、変調器のＤＣオフセットの完全な除去を阻害するであろう。典型的には、小さなＤＣオフセットしか有しない線型アナログ乗算器の要件のために、図２のシステムを純粋にアナログ・ドメイン（アナログ領域）で実現するのは難しいであろう。そのような回路は複雑なものとなりがちで、それゆえ、この用途に必要な精度を有して実現するのが難しくなりがちである。したがって、図２のシステムは、直交変調器から電力測定回路及び増幅器までのループの区間を除いて、デジタル・ドメインで実現されることが期待されるであろう。デジタル・ドメインでこのシステムを実現することは、増幅器の出力の信号をデジタル信号に変換するＡＤＣ（アナログ／デジタル変換器）を必要とし、各相関器のためにデジタル乗算器が実装されることが求められる。
【００１３】
したがって、ミキサまたは変調器に印加されるべきエラー補償信号を生成するとともに、簡単な回路構造を備え、容易に製造することができるエラー補償回路を提供することが望まれている。
【００１４】
特開平９−３０７５９６号公報(JP, 9-307596, A)は、キャンセル搬送信号が生成され、変調搬送波信号に加えられる構成を開示している。
【００１５】
特開２０００−２６１２５２号公報(JP, P2000-261252A)は、入力信号の包絡線検波の結果が増幅器の出力での歪み成分の補償のために用いられる、ＲＦ電力増幅器のための歪み補償回路を開示している。
【００１６】
特開平１０−７０５８２号公報(JP, 10-070582, A)は、変調信号と局部発振信号との間のビート信号を生成し、ビート信号を検波し、検波結果に基づいてＤＣオフセット信号（すなわちエラー補償信号）を生成することによって、直交変調器における漏れ搬送波を低減する構成を開示している。
【００１７】
特開平１１−２２０５０６号公報(JP, 11-220506, A)は、直交変調器出力における漏れ搬送波を低減するための構成を開示している。この構成では、局部発振信号は、２倍に周波数逓倍され、直交位相成分に分割される。これらの位相成分が変調され、その後、合波される。
【００１８】
特開２００３−１２５０１４号公報(JP, P2003-125014A)は、ＤＣオフセット電圧がＩ及びＱの平衡入力信号に加えられる直交変調器を開示している。
【特許文献１】特開２００２−１９８７４５号公報
【特許文献２】米国特許第５０１２２０８号明細書
【特許文献３】特開平９−３０７５９６号公報
【特許文献４】特開２０００−２６１２５２号公報
【特許文献５】特開平１０−７０５８２号公報
【特許文献６】特開平１１−２２０５０６号公報
【特許文献７】特開２００３−１２５０１４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
本発明の目的は、ミキサまたは変調器に印加されるエラー補償信号を生成するとともに、簡単な回路構造を有し、困難なく製造されるエラー補償回路を提供することにある。
【００２０】
本発明の別の目的は、ミキサの出力におけるＤＣオフセットの影響を低減でき、かつ、困難なく製造できるミキサを提供することにある。
【００２１】
本発明のさらに別の目的は、変調器の出力でのキャリア・リークを低減でき、かつ、困難なく製造できる変調器を提供することにある。
【課題を解決するための手段】
【００２２】
本発明の目的は、ミキサのためのエラー計算回路であって、ミキサに印加される情報信号の符号を抽出する符号抽出部と、ミキサの出力信号に対して包絡線検波を行う包絡線検波部と、符号抽出と包絡線検波との結果に基づいて補償信号を生成する信号処理部と、を有する、エラー計算回路によって達成される。
【００２３】
本発明の第２の目的は、ミキサとエラー計算回路とを備えるミキサ・モジュールであって、エラー計算回路は、ミキサに印加される情報信号の符号を抽出する符号抽出部と、ミキサの出力から供給される信号に対して包絡線検波を行う包絡線検波部と、符号抽出と包絡線検波との結果に基づいて補償信号を生成する信号処理部と、を有し、補償信号はミキサに供給される、ミキサ・モジュールによって達成される。
【００２４】
本発明において、補償信号は、好ましくは、ミキサのＤＣオフセットを補償するためにミキサに印加される。情報信号は、情報を運ぶ信号である。代表的な情報信号は、これに限定されるものではないが、ベースバンド信号である。
【００２５】
本発明に基づくエラー計算回路は、さらに、第１の低域通過（ローパス）フィルタと第２の低域通過フィルタとを含んでいてもよい。包絡線検波部の出力は、第１の低域通過フィルタを介して信号処理部に供給されてもよく、情報信号は、第２の低域通過フィルタを介して符号抽出部に供給されてもよい。
【００２６】
本発明によれば、ＤＳＢＳＣミキサのようなミキサのＤＣオフセットは、情報信号の符号とミキサから出力されるＲＦ搬送波の大きさとだけを測定することによって、自動的に補償される。情報信号の符号は、例えばコンパレータ（比較器）によって検出され、ＲＦ搬送波の大きさは、ＡＭ検波器などの包絡線検波器あるいは包絡線検波部によって検出される。
【００２７】
本発明に基づくシステムは、ミキサ出力での信号におけるＤＣオフセットが、包絡線検波部を用いて測定できる、変調信号の包絡線におけるリップル(ripple)をもたらす、という事実に依拠している。包絡線検波部の出力を入力信号の符号または極性と組み合わせることによって、変調信号の平均ＤＣオフセットを取得してエラー補償信号がミキサに印加されることができるようにすることができる。変調動作中のＤＣエラー（誤差）を抽出するために、システムは、包絡線検波部で測定されるＲＦ搬送波の瞬時の大きさを、入力信号の瞬時の符号に乗算して、エラー信号を得る。このエラー信号を十分に長い時間にわたって積分することによって、ミキサに組み込まれている適切な補償入力端子に加えることができるＤＣオフセットに対する、評価値が得られる。変調器が使用されている間におけるエラー補償信号のゆっくりとした適応は、特別な校正シーケンスを必要としないことを意味する。
【００２８】
本発明によれば、直交変調器モジュールは、本発明に基づくミキサ・モジュールを２組有し、直交変調器の出力は各組の包絡線検波部に供給される。あるいは、直交変調器モジュール内の２組のミキサ・モジュールは、単一の包絡線検波部を共有する。直交変調器の出力は単一の包絡線検波部に供給され、包絡線検波部の出力は、次に、各組の信号処理部に供給される。
【００２９】
本発明の上述及び他の目的、特徴及び利点は、本発明の実施例を示す添付の図面を参照する以下の説明から明らかになろう。
【発明を実施するための最良の形態】
【００３０】
図３Ａに示されるように、キャリア・リークを抑圧することができる本発明の実施の一形態に基づくミキサ・モジュールは、ＤＳＢＳＣミキサ３０１とエラー計算回路３０２とを有する。ＤＳＢＳＣミキサ３０１は、ベースバンド信号と局部発振（ＬＯ）信号とが供給され、ベースバンド信号によって局部発振信号が変調されているＲＦ出力信号を生成する。エラー計算回路３０２は、ベースバンド信号とＲＦ出力信号とが供給され、エラー補償信号を生成する。エラー補償信号は、ミキサ３０１の補償入力３０３においてＤＳＢＳＣミキサ３０１に供給される。
【００３１】
ここで、補償入力を有するＤＳＢＳＣミキサを説明する。図３Ｂに示されるＤＳＢＳＣミキサは、図１Ａに示されるミキサとは、前者のミキサが補償入力端子１３１及び加算器１４２を備えている点で異なっている。加算器１４２は、非反転入力端子１０２で受け取ったベースバンド信号と補償入力端子１４１で受け取ったエラー補償信号とを加算し、その結果をトランジスタＭ１のゲートに印加する。この構成において、エラー補償信号は入力ベースバンド信号に加えられ、これにより、ミキサの出力端子１０６，１０７におけるキャリア・リークを抑圧する。エラー補償信号がミキサに対して平衡信号として印加されるときは、図３Ｂにおいて破線で示すように、もう１つの加算器１４３が反転入力端子１０３とトランジスタＭ４のゲートとの間に挿入され、平衡補償信号が補償入力端子１４１，１４４を介して加算器１４２，１４３に印加されるであろう。
【００３２】
図３Ｃは、補償入力端子を有するＤＳＢＳＣミキサの他の例を示している。図示されるＤＳＢＳＣミキサは、図１Ａに示されるＤＳＢＳＣミキサに対して２個のトランジスタＭ７，Ｍ８を加えて構成されている。トランジスタＭ７のソース及びドレインは、トランジスタＭ１のソース及びドレインにそれぞれ接続し、トランジスタＭ８のソース及びドレインは、トランジスタＭ４のソース及びドレインにそれぞれ接続する。トランジスタＭ７のゲートは、非反転補償入力端子１０８に接続され、トランジスタＭ８のゲートは、反転補償入力端子１０９に接続されている。この配置において、補償入力端子１０８，１０９はミキサの内蔵（ビルトイン）補償端子である。平衡エラー補償信号が補償入力端子１０８，１０９に印加される。ＤＳＢＳＣミキサへのエラー補償信号の印加の効果は、図１Ａに示されたミキサの入力信号への補償信号の加算の効果と等価である。エラー補償信号が不平衡信号であるときは、そのような不平衡信号は入力端子１０８，１０９の一方に印加され、他方の入力端子にはＤＣバイアス電圧が印加される。
【００３３】
エラー計算回路３０２の基本構成が図４に示されている。エラー計算回路３０２は、ベースバンド入力端子３５１において受け取った入力ベースバンド信号の瞬時の符号または極性を検出する符号抽出部４０１と、ＲＦ入力端子３５２において受け取ったミキサからのＲＦ出力信号に対し包絡線検波を行う包絡線検波部４０２と、符号抽出部４０１での符号検出の結果と包絡線検波部４０２での包絡線検波の結果とに基づいてエラー補償信号を生成する信号処理部４０３と、を備えている。信号処理部４０３からの出力が、エラー補償信号をそこからＤＳＢＳＣミキサに供給する出力端子３５３に接続されている。
【００３４】
符号抽出部４０１を実現する１つの可能なやり方は、入力ベースバンド信号の瞬時の極性または符号に応じてバイナリ信号を出力するコンパレータ（比較器）を使用することであろう。正確な線型乗算器を必要とすることなく、本発明に基づく回路のさらなる簡潔さによって、実装の困難さとコストとの低減が導かれる。包絡線検波部４０２は、単純なＡＭ検波器あるいはＡＭ検波回路からなることができる。
【００３５】
エラー計算回路の１つの実現例が図５に示されている。信号処理部４０３は、非反転増幅器（×Ａ）４０５と反転増幅器（×(−Ａ)）４０６とスイッチ４０７と積分器４０８とを有する。積分器４０８の出力は、エラー計算回路の出力端子３５３に接続している。増幅器４０５，４０６は、同じ絶対値増幅係数Ａを有し、包絡線検波部４０２の出力が供給される。スイッチ４０７は、符号抽出部４０１の出力に基づいて、増幅器４０５，４０６の出力の一方を選択し、選択された出力は次に積分器４０８に供給される。例えば、入力ベースバンド信号の極性が正（ポジティブ）である期間では、非反転増幅器４０５からの出力が選択され、入力ベースバンド信号の極性が負（ネガティブ）である期間では、反転増幅器４０６からの出力が選択される。言い換えれば、符号抽出部４０１の出力は、包絡線検波部４０２からの信号の極性を切り替えるために用いられ、包絡線検波部４０２からの信号は、次に、最終的なエラー補償信号を計算する積分器４０８に供給される。
【００３６】
図４に示されるエラー計算回路の動作の詳細は、以下のようなものである。ミキサからのＲＦ出力信号は包絡線検波部４０２に入り、包絡線検波部４０２は、ＲＦ信号の包絡線を復元する。同時に、入力ベースバンド信号の符号が符号抽出部４０１を用いて検出される。符号信号と抽出された包絡線とが信号処理部４０３に供給され、信号処理部４０３は、次に、エラー補償信号を計算する。図５に示した実現例では、符号抽出部４０１の出力が、包絡線検波部４０２からの反転された出力及び非反転の出力の間で切り替えを行うために用いられており、スイッチ４０７の出力は、広げられた時間期間にわたるＤＣエラー補償信号を計算する積分器４０８に供給される。
【００３７】
ミキサ出力での信号におけるＤＣオフセットは変調信号の包絡線でのリップルをもたらすので、ＤＣオフセットから計算されたエラー補償信号をミキサに印加することによって、キャリア・リークが抑圧される。本実施形態に基づけば、変調信号すなわちＲＦ出力信号の包絡線が包絡線検波部４０２によって検出される。ベースバンド信号の波形の長期間にわたる積分値が０であるとすると、包絡線検波部４０２の出力を符号抽出部４０１で得られた入力ベースバンド信号の符号と組み合わせることによって、変調信号の平均ＤＣオフセットを得ることができる。得られたＤＣオフセットは、エラー補償信号としてミキサに印加される。特に、変調動作の間のＤＣエラーを抽出するために、システムは、包絡線検波部４０２で測定されたＲＦ搬送波の瞬時の大きさを入力ベースバンド信号の瞬時の符号に乗算して、エラー信号を得る。このエラー信号を十分に長い時間期間にわたって積分することで、ミキサに組み込まれている適切な補償入力端子に対して印加することができる、ＤＣオフセットに対する評価値が得られる。一例では、局部発振信号は、数百ＭＨｚから数ＧＨｚの範囲にわたる周波数を有し、入力ベースバンド信号は、数百ｋＨｚから数ＭＨｚの範囲にわたる周波数を有する。包絡線検波部４０２は、例えば、数十ピコ秒の時定数を有し、これは、入力ベースバンド信号を再生するには十分である。信号処理部４０３内の積分器４０８は、例えば、数十ミリ秒から数百ミリ秒の時定数を有し、これは、ベースバンド信号のＤＣドリフト成分を抽出するには十分である。ミキサの動作中におけるエラー補償のこのようなゆっくりとした適応のために、この構成では、特別な校正シーケンスを必要としない。
【００３８】
図６は、図３Ａに示された構成の全アナログ・ドメインでの実現例を示している。この例示される実現例では、ミキサは、内蔵の局部発振器リーク補償を備えている。
【００３９】
ＤＡＣ（デジタル／アナログ変換器）５０１は、デジタル信号としてベースバンド信号を受信し、受信信号を変換し、変換された信号を平衡アナログ・ベースバンド信号としてコンデンサＣ１，Ｃ２を介して出力する。平衡アナログ・ベースバンド信号は、コンパレータ５０２と、補償入力端子５５２を有するＤＳＢＳＣミキサ５０３の信号入力端子５５１とに供給される。抵抗Ｒ１，Ｒ２を有するバイアス回路が、平衡アナログ・ベースバンド信号に対してバイアス電圧を印加する。図３Ｃに示される回路は、例えば、ＤＳＢＳＣミキサ５０３として用いることができる。平衡局部発振（ＬＯ）信号もＤＳＢＳＣミキサ５０３に供給される。
【００４０】
コンパレータ５０２は、非反転入力端子と反転入力端子と一対の相補出力端子とを有する。平衡アナログ・ベースバンド信号は、非反転及び反転入力端子の間に印加される。コンパレータ５０２は、平衡アナログ・ベースバンド信号の極性に応じて、（＋）及び（−）で示された出力端子から、それぞれ、相補バイナリ出力信号φ，φ*を出力する。非反転入力端子の電位が反転入力端子の電位よりも高いときには、コンパレータ５０２は、“１”である信号φと、“０”である信号φ*とを出力する。そうでなければコンパレータ５０２は、“０”である信号φと、“１”である信号φ*とを出力する。
【００４１】
ＤＳＢＳＣミキサ５０３からのＲＦ出力信号は、ＡＭ検波回路５０５と非反転増幅器（×Ａ）５０６と反転増幅器（×(−Ａ)）５０７とを有する包絡線検波器５０４に印加される。ＡＭ検波回路５０５は、ＲＦ出力信号の包絡線検波を行って、その結果を増幅器５０６，５０７に供給する。増幅器５０６，５０７は、同じ絶対値増幅係数Ａを有する。
【００４２】
積分器５０８は、平衡出力型の演算増幅器５０９と抵抗Ｒ３，Ｒ４とコンデンサＣ３，Ｃ４とを有する。コンデンサＣ３は、演算増幅器５０９の反転出力と非反転入力との間に配置され、コンデンサＣ４は、増幅器５０９の非反転出力と反転入力との間に配置されている。抵抗Ｒ３は、増幅器５０９の非反転入力端子とノードＮ１との間を接続し、抵抗Ｒ４は、反転入力端子とノードＮ２の間を接続する。演算増幅器５０９の平衡出力信号は、ＤＳＢＳＣミキサの平衡補償入力端子５５２に印加される。
【００４３】
スイッチ回路５１０は、４個のトランジスタＭ１１〜Ｍ１４を有する。トランジスタＭ１１は、コンパレータ５０２から信号φが印加されるゲートを有するとともに、反転増幅器５０７の出力とノードＮ１とを接続する。トランジスタＭ１２は、信号φ*が印加されるゲートを有するとともに、非反転増幅器５０６の出力とノードＮ１とを接続する。トランジスタＭ１３は、信号φが印加されるゲートを有するとともに、非反転増幅器５０６の出力とノードＮ２とを接続する。トランジスタＭ１４は、信号φ*が印加されるゲートを有するとともに、反転増幅器５０７の出力とノードＮ２とを接続する。
【００４４】
図６に示されるように、図２の従来の解決策とは対照的に、Ｉ及びＱ入力信号のクリティカル（臨界的）な検出が単純な符号検出に縮減され、高価な線型相関器の代わりに正確で安価なコンパレータを使用できるようになるので、この実施形態は、実用的な精度を有して実現される、単純な完全にアナログでの解決策を可能にする。無線システムのデジタルチップとＲＦチップとはしばしば異なる部品供給業者からもたらされるので、デジタルチップとＲＦチップとを完全に分離できることは有利である。
【００４５】
本発明は、直交（ＩＱ）変調器にも適用される。上述しかつ図１Ｂに示されるように、典型的な直交変調器は、２個のＤＳＢＳＣミキサと移相器と合波器とから構成される。したがって、本発明に基づく直交変調器モジュールは、それぞれが上述したエラー計算回路に接続された２個のＤＳＢＳＣミキサを有する。図７は、キャリア・リーク抑圧機能を有するこのような直交変調器モジュールを示している。
【００４６】
直交変調器７０１は、Ｉ及びＱ成分が供給され、ＲＦ出力信号を生成する。直交変調器７０１内には、補償入力を有するＤＳＢＳＣミキサ７１１，７１２と、局部発振（ＬＯ）信号に対する移相器７１３と、ＤＳＢＳＣミキサ７１１，７１２の出力を合波する合波器７１４と、が設けられている。ＤＳＢＳＣミキサ７１１，７１２は、それぞれ、Ｉ信号成分及びＱ信号成分を受け取る。エラー計算回路７０２は、Ｉ成分と直交変調器７０１からのＲＦ出力信号とが供給され、ＤＳＢＳＣミキサ７１１の補償入力に印加されるＩ成分用のエラー補償信号を生成する。同様にエラー計算回路７０３は、Ｑ成分とＲＦ出力信号とが供給され、ＤＳＢＳＣミキサ７１２の補償入力に印加されるＱ成分用のエラー補償信号を生成する。
【００４７】
図７に示された直交変調器モジュールのＤＣオフセットを補償する場合、直交変調器７０１からのＲＦ出力は、２つのエラー計算回路７０２，７０３に並列に入力する。Ｉ信号成分の場合、ＲＦ出力におけるＩ成分は、Ｉ成分用のエラー計算回路７０３の内部でＩ信号成分の符号に応じて包絡線検波部からの出力の極性を切り替えることによって、Ｑ成分による重畳されたアーチファクト(artifact)を伴って、再構成することができる。同様にＱ信号用のエラー計算回路７０３の内部で、Ｑ成分の符号に応じて包絡線検波部からの出力の極性を切り替えることによって、ＲＦ出力におけるＱ成分が、Ｉ成分による重畳されたアーチファクトを伴って再構成される。信号の観測に用いられる時定数が十分に長いとすると、復元された信号における重畳されたアーチファクトはノイズとして現れ、これらのアーチファクトを単純な信号処理で除去できるようになるだろう。この用途に関しては、直交変調器モジュールの出力コンステレーションにおけるたった２つのＤＣ成分のみが重要であり、アーチファクトを伴う復元された出力Ｉ及びＱ信号を２つのエラー計算回路内の積分器に供給することによって、ＤＣ成分を復元することが可能になる。エラー計算回路は、以下の３つの機能を実行する。第１にエラー計算回路は、ノイズとして平均化することによって、不要なアーチファクトを除去するだろう。第２にエラー計算回路は、抽出された信号に対する低域通過フィルタとして機能し、出力におけるコンステレーションのＤＣレベルをエラー信号として抽出できるようにするだろう。第３に、ループ内に積分器が含まれていることは、変調器入力に印加されるエラー補償信号が、変調器のコンステレーションがゼロになるような平均検出ＤＣレベルとなるまで増加するであろうことから、ゼロ・エラー（ゼロ誤差）となる最終的な解にループが収束することを可能にする。
【００４８】
この直交変調器モジュールの場合、図２に示されたシステムとは対照的に、エラー計算回路を用いる際に、エラー信号を抽出するための乗算器も線型相関器も必要とされない。
【００４９】
図８は、図７に示された構成の全アナログ・ドメインでの実現例を示している。直交変調器８０１は、Ｉ成分用の平衡ベースバンド信号入力端子と、Ｑ成分用の平衡ベースバンド信号入力端子と、Ｉ成分用の平衡補償信号入力端子と、Ｑ成分用の平衡補償信号入力端子と、ＲＦ出力端子と、を有している。平衡局部発振（ＬＯ）信号も直交変調器８０１に供給される。直交変調器に平衡信号を供給するための２つの入力回路と２つのエラー計算回路とが必要であるので、図８に示された回路は、図６に示された回路が２組設けられている構成と等価である。図８において、図６において示されているものと同じ構成要素には、ＩまたはＱ成分を示す後置文字(postfix)を伴って同じ参照番号が付されている。後置文字“ｉ”は、Ｉ成分に対応する回路要素の参照番号に加えられ、後置文字“ｑ”は、Ｑ成分に対応する回路要素の参照番号に加えられている。包絡線検波器５０４は、Ｉ成分回路とＱ成分回路とで共有されており、包絡線検波器に関連する要素は、後置文字なしで示されている。
【００５０】
この実現例において、変調器モジュールは、内蔵の局部発振器リーク補償を備えている。図８に示された変調器モジュールの機能及び動作は、上述の説明から明らかである。
【００５１】
図８に示されるように、従来の解決策とは対照的に、Ｉ及びＱ信号のクリティカルな検出が単純な符号検出に縮減され、正確で安価なコンパレータを使用できるようになるので、この実施形態は、実用的な精度を有して実現される、単純な完全にアナログでの解決策を可能にする。無線システムのデジタルチップとＲＦチップとはしばしば異なる部品供給業者からもたらされるので、デジタルチップとＲＦチップとを完全に分離できることは有利である。
【００５２】
なお、完全にアナログでの実現例においてさえ、入力Ｉ及びＱ信号の符号を監視するコンパレータは、変調器部分自体でもたらされるＤＣオフセットよりも十分に小さなＤＣオフセットしか有しないことが期待されるであろう。これは、コンパレータの動作周波数が、より大きなトランジスタを使用できる低周波数であることと、コンパレータ・ブロックの構造が単純であるという性質とによって、達成することができる。
【００５３】
図９は、本発明に基づく直交変調器モジュールの半（セミ）デジタルでの実現例を示している。この構成では、直交変調器８５１は、補償入力端子を備えないＤＳＢＳＣミキサを有し、エラー補償信号はデジタル信号であって、入力デジタル・ベースバンド信号に加算される。
【００５４】
直交変調器８５１の出力は、ＲＦ出力端子と包絡線検波器８５２に供給され、包絡線検波器８５２の出力は、ＡＤＣ（アナログ／デジタル変換器）８５３に供給されて包絡線を表すデジタル信号に変換される。包絡線検波器８５２は、例えば、ＡＭ検波器からなり、ＲＦ出力信号の包絡線検波を実行する。
【００５５】
Ｉ及びＱ入力デジタル信号の符号を検出するために、符号検出器８５４，８５５がそれぞれ設けられている。符号検出器８５４，８５５は、アナログ・ドメインでの実現例における符号抽出部に対応する。一般に、デジタル値の符号は、そのＭＳＢ（最上位のビット(most significant bit)）で表され、符号検出器８５４，８５５の各々は、入力信号のＭＳＢを検出することによって、入力信号の符号を決定することができる。Ｉ及びＱ信号に対する符号検出の結果は、それぞれ、包絡線振幅アキュムレータ（累算器）８５６，８５７に供給される。アキュムレータ８５６は、符号検出器８５４の出力が“１”である場合に、ＡＤＣ８５３から受け取ったデジタル信号をそれまでに累算された値に加算し、符号検出器８５４の出力が“０”である場合に、ＡＤＣ８５３から受け取ったデジタル信号をそれまでに累算された値から減算するように、ＡＤＣ８５３の出力デジタル信号を累算する。同様にアキュムレータ８５７は、符号検出器８５５の出力に基づいて、ＡＤＣ８５３のデジタル出力を、それまでに累算された値に加算し、あるいはそれまでに累算された値から減算する。デジタル加算回路８５８は、アキュムレータ８５６からのデジタル出力をＩ入力デジタル信号に加算して、その和をＤＡＣ８６０に出力する。デジタル加算回路８５９は、アキュムレータ８５７からのデジタル出力をＱ入力デジタル信号に加算して、その和をＤＡＣ８６１に出力する。ＤＡＣ８６０，８６１からのアナログ出力は、それぞれ、直交変調器８５１のＩ及びＱ入力端子に供給される。
【００５６】
図９に示される回路において、符号検出器８５４，８５５、包絡線振幅アキュムレータ８５６，８５７及びデジタル加算回路８５８，８５９は、デジタルＩＣ（集積回路）チップ内に製造されるであろうデジタル・ドメイン・ブロックを構成する。直交変調器８５１及び包絡線検波器８５２は、依然として、アナログ・ドメイン・ブロック内に留まる。包絡線振幅アキュムレータの機能は、図４及び図５に示された信号処理部の機能と等価であり、図９に示される回路と、図４及び図５に示された回路とは、同じ機能性を有する。
【００５７】
図９に示された半デジタルでの実現例の場合、例示された実現例内で用いられている符号検出器、アキュムレータ及びデジタル加算回路は、デジタル乗算器（すなわち線型相関器）を必要とする図２のシステムと比べて、複雑ではなく、より少ない電力とシリコン面積を使用し、実現するのがより単純である。
【００５８】
エラー計算回路の代替の実現例が、図１０に示されている。図１０に示される回路は、図４に示される回路のデジタル・バージョンのものである。ここでは、エラー補償信号は、ＡＤＣ９０２によって包絡線検波部９０１の出力をデジタル信号に変換し、そのデジタル信号をアップ／ダウン・デジタル・カウンタのステップサイズを制御するために用いることによって得られる。ＡＤＣ９０２のデジタル出力は、受け取ったＲＦ信号の包絡線の振幅を表しており、カウンタのステップサイズとしてそのデジタル・カウンタ９０３に供給される。カウンタのアップ(up)またはダウン(down)のカウント（計数）方向は、ベースバンド信号入力に接続された符号抽出部９０４の出力によって、制御される。
【００５９】
この構成では、包絡線検波器９０１によって検出された連続するサンプルの振幅がカウンタの値として累算されるように、ＲＦ信号の包絡線の振幅が、デジタル・カウンタ９０３のステップサイズを制御するために使用される。接続された変調器内でキャリア・リークが存在しない場合に時間期間にわたってカウンタ９０３の出力の平均がゼロであるように、累算は、ベースバンド入力信号の符号に基づいて正（ポジティブ）または負（ネガティブ）であるように制御される。図１０の回路の機能性は、図４の回路の機能性と同一である。
【００６０】
本発明は、ＳＳＢ（単側波帯(single sideband)）変調器にも適用することができる。図１１は、本発明に基づくＳＳＢ変調器モジュールの実現例を示している。図示した実現例では、ＳＳＢ生成での移相法が用いられている。
【００６１】
ＳＳＢ変調器ジュールはたった１個のベースバンド入力９５１しか有しないが、内部結線を用いることで直交変調器モジュールに対するものと同じやり方でエラー補償信号が印加されるように、変調器は、２個のＤＳＢＳＣミキサ９５２，９５３と２個のエラー計算回路９５４，９５５とを有している。入力９５１で受け取られたベースバンド信号は、第１のエラー計算回路９５４及び第１の加算器９５６に対して直接印加される。第２のエラー計算回路９５５及び第２の加算器９５７は、ベースバンド信号の位相を９０°だけ移相（シフト）させる移相器９５８を介して、ベースバンド信号を受信する。エラー計算回路９５４，９５５の出力は、それぞれ、加算器９５６，９５７に供給される。加算器９５６，９５７の出力は、ベースバンド信号として、それぞれミキサ９５２，９５３に供給される。局部発振器９５９からの局部発振（ＬＯ）信号は、第１のミキサ９５２に直接供給されるとともに、局部発振信号の位相を９０°だけ移相させる移相器９６０を介して、第２のミキサ９５３に供給される。合波器９６１は、ミキサ９５２，９５３の出力を合波し、ＲＦ出力信号を出力する。ＲＦ出力信号は、エラー計算回路９５４，９５５に供給される。
【００６２】
ＳＳＢ変調器は、２つの独立したミキサ９５２，９５３に対して同じ信号を供給することにより、ただし、ミキサ９５２，９５３の一方の入力では信号の位相が９０°ずれているようにすることにより、単側波帯信号を送信するように動作する。さらに、同じ局部発振信号が両方のミキサ９５２，９５３に送られるが、一方のミキサでは位相が９０°ずらされている。両方のミキサ９５２，９５３の出力が合波器９６１において相互に加え合わされたとき、結果として生じるＲＦ信号は単一の側波帯のみを有する。
【００６３】
図１２は、信号の帯域帯をエラー除去ハードウェアの帯域帯よりもはるかに高くすることができる、ＤＣエラーの除去（キャンセル）を可能とする図７の代替実現例を示している。これを実現するために、包絡線検波部の出力と、ベースバンドＩ及びＱ信号の入力端子からの配線とに、低域通過フィルタ（ＬＰＦ；low-pass filter）を挿入することができる。
【００６４】
独立した包絡線検波部７５１は直交モジュール７０１のＲＦ出力信号を受け取り、包絡線検波部７５１の出力は低域通過フィルタ７６１に供給される。低域通過フィルタ７５１の出力は、エラー計算部７５２，７５３に並列に供給される。図１３は、エラー計算回路７５２，７５３の各々の構成を示している。このエラー計算部は、図４に示されたエラー計算回路から、内部の包絡線検波部を取り除くことによって構成されている。各エラー計算部の信号処理部４０３は、低域通過フィルタ７６１を介して、外部の包絡線検波部７５１の出力を受け取る。Ｉ成分用のエラー計算部７５２の符号抽出部４０１は、低域通過フィルタ７６２を介して、Ｉベースバンド信号を受け取る。同様にＱ成分用のエラー計算部７５３の符号抽出部４０１は、低域通過フィルタ７６３を介して、Ｑベースバンド信号を受け取る。エラー計算部は、完全はアナログ形態で、あるいはＡＤＣを用いる完全なデジタル形態で、実現することができる。図１２に示された直交変調器モジュールの全体としての動作及び機能性は、上述した直交変調器モジュールの動作及び機能性と同様のものである。
【００６５】
特定の用語を用いて本発明の好ましい実施形態を説明したが、このような説明は例示の目的のためのみのものであり、添付の請求の範囲の精神から逸脱することなく変更や変形を行えることが理解されるべきである。
【図面の簡単な説明】
【００６６】
【図１Ａ】図１Ａは、ＤＳＢＳＣ（搬送波抑圧両側波帯）ミキサの典型的な回路レベルでの実現例を示す図である。
【図１Ｂ】図１Ｂは、典型的な直交（ＩＱ）変調器を示す図である。
【図２】図２は、局部発振器からのリークが抑圧された直交変調器の従来の構成を示すブロック図である。
【図３Ａ】図３Ａは、ＤＳＢＳＣミキサの補償入力にエラー計算回路が接続されている、本発明の実施の一形態のＤＳＢＳＣミキサ・モジュールを示すブロック図である。
【図３Ｂ】図３Ｂは、補償入力を有するＤＳＢＳＣミキサの一例を示す回路図である。
【図３Ｃ】図３Ｃは、補償入力を有するＤＳＢＳＣミキサの別の例を示す回路図である。
【図４】図４は、ＤＳＢＳＣミキサにおけるＤＣオフセットを補償するために用いられるエラー補償信号を計算するエラー計算回路を示すブロック図である。
【図５】図５は、エラー計算回路の他の実現例を示すブロック図である。
【図６】図６は、ビルトイン（内蔵）のＤＣオフセット除去機能を備えるミキサ・モジュールを使用する図３Ａに示した構成の、全体がアナログ・ドメインで実現された例を示す図である。
【図７】図７は、変調器の補償入力にエラー計算回路が接続されている直交変調器モジュールを示すブロック図である。
【図８】図８は、図７に示した構成のアナログ・ドメインによる実現例を示す図である。
【図９】図９は、外部ＤＣオフセット補償を有する直交変調器に接続された、アナログ及びデジタル実装ドメインにわたる本発明の実現例を示すブロック図である。
【図１０】図１０は、デジタル実装でのエラー計算回路を示すブロック図である。
【図１１】図１１は、内蔵ＤＣオフセット補償を有するＳＳＢ（単側波帯）変調器モジュールを示すブロック図である。
【図１２】図１２は、包絡線及びベースバンド信号に低域通過フィルタリングが適用される別の直交変調器モジュールを示すブロック図である。
【図１３】図１３は、図１２に示される直交変調器モジュール内のエラー計算部を示すブロック図である。
【図１Ａ】
2008515245.tif 000003
【図１Ｂ】
2008515245.tif 000004
【図２】
2008515245.tif 000005
【図３Ａ】
2008515245.tif 000006
【図３Ｂ】
2008515245.tif 000007
【図３Ｃ】
2008515245.tif 000008
【図４】
2008515245.tif 000009
【図５】
2008515245.tif 000010
【図６】
2008515245.tif 000011
【図７】
2008515245.tif 000012
【図８】
2008515245.tif 000013
【図９】
2008515245.tif 000014
【図１０】
2008515245.tif 000015
【図１１】
2008515245.tif 000016
【図１２】
2008515245.tif 000017
【図１３】
2008515245.tif 000018
【国際調査報告】
2008515245.tif 000019
2008515245.tif 000020
2008515245.tif 000021