(57)【要約】  集積回路（ＩＣ）デバイスが、第１の機能を実行するように動作可能な第１の機能回路と、第２の機能を実行するように動作可能な第２の機能回路とを含む。多機能端子が設けられる。多機能端子における電圧を感知するために、電圧感知回路が、多機能端子に連結される。感知された電圧が所定レベルを上回る場合には、第１の機能回路が作動されて、第１の機能を実行する。感知された電圧が所定レベルを下回る場合には、第２の機能回路が作動されて、第２の機能を実行する。
2008533972.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を受け取るように連結された一次巻線と、出力電圧を提供するための二次巻線とを有する変圧器と、
前記一次巻線を通って流れる電流を制御するために、前記変圧器の該一次巻線に連結され、かつ、第１の機能と関連付けられた第１モード及び第２の機能と関連付けられた第２のモードで動作することが可能な、パワーブロックと、
を備え、前記パワーブロックは、
多機能端子と、
前記多機能端子における電圧を感知するために、該多機能端子に連結されたモード検出回路とを含み、
前記感知された電圧が所定レベルを上回る場合には、前記パワーブロックは、前記第１のモードで動作して前記関連付けられた第１の機能を実行し、
前記感知された電圧が前記所定レベルを下回る場合には、前記パワーブロックは、前記第２のモードで動作して前記関連付けられた第２の機能を実行する、
ことを特徴とする電源システム。
【請求項２】
前記パワーブロックは、
前記第１の機能を実行するように動作可能な第１の機能回路と、
前記第２の機能を実行するように動作可能な第２の機能回路と、
を含むことを特徴とする請求項１に記載のシステム。
【請求項３】
前記パワーブロックは、集積回路（ＩＣ）デバイス上に実装されることを特徴とする請求項１に記載のシステム。
【請求項４】
前記パワーブロックは、前記変圧器の前記第１巻線に連結されたスイッチを含み、前記スイッチは、ゲート、ソース、及びドレインを有することを特徴とする請求項１に記載のシステム。
【請求項５】
前記スイッチは、金属酸化膜半導体電界効果トランジスタを含むことを特徴とする請求項４に記載のシステム。
【請求項６】
前記パワーブロックは、前記スイッチの負荷サイクルを制御するためのコントローラを含むことを特徴とする請求項４に記載のシステム。
【請求項７】
前記第１の機能は、電流制限機能、電力制限機能、過電圧保護、又は電圧低下保護のうちの少なくとも１つを含み、
前記第２の機能は、前記電流制限機能、前記電力制限機能、前記過電圧保護、及び前記電圧低下保護のうちの少なくとも別のものを含むことを特徴とする請求項１に記載のシステム。
【請求項８】
フィードバック信号を前記パワーブロックに提供するように動作可能なフィードバック回路を含むことを特徴とする請求項１に記載のシステム。
【請求項９】
前記パワーブロックは、電流モード制御を用いることを特徴とする請求項１に記載のシステム。
【請求項１０】
第１の機能を実行するように動作可能な第１の機能回路と、
第２の機能を実行するように動作可能な第２の機能回路と、
多機能端子と、
前記多機能端子における電圧を感知するために、前記多機能端子に連結された電圧感知回路と、
を備え、
前記感知された電圧が所定レベルを上回る場合には、前記第１の機能回路を動作させて、前記第１の機能を実行し、
前記感知された電圧が前記所定レベルを下回る場合には、前記第２の機能回路を動作させて、前記第２の機能を実行することを特徴とする集積回路（ＩＣ）デバイス。
【請求項１１】
ゲート、ソース、及びドレインを有するスイッチを備えることを特徴とする請求項１０に記載のＩＣデバイス。
【請求項１２】
前記スイッチの負荷サイクルを制御するためのコントローラを備えることを特徴とする請求項１１に記載のＩＣデバイス。
【請求項１３】
前記スイッチは、金属酸化膜半導体電界効果トランジスタを含むことを特徴とする請求項１１に記載のＩＣデバイス。
【請求項１４】
フィードバック信号を受け取るように動作可能なフィードバック端子を備えることを特徴とする請求項１０に記載のＩＣデバイス。
【請求項１５】
前記第１の機能は、電流制限機能、電力制限機能、過電圧保護、及び電圧低下保護のうちの少なくとも１つを含み、
前記第２の機能は、前記電流制限機能、前記電力制限機能、前記過電圧保護、及び前記電圧低下保護のうちの少なくとも別のものを含むことを特徴とする請求項１０に記載のＩＣデバイス。
【請求項１６】
第１の機能を実行するように動作可能な第１の機能回路と、第２の機能を実行するように動作可能な第２の機能回路とを有する集積回路（ＩＣ）デバイスにおいて実行される方法であって、前記方法は、
多機能端子における電圧を感知し、
前記感知された電圧が所定レベルを上回る場合には、前記第１の機能回路を作動させて、前記第１の機能を実行し、
前記感知された電圧が前記所定レベルを下回る場合には、前記第２の機能回路を作動させて、前記第２の機能を実行する、
ステップを含むことを特徴とする方法。
【請求項１７】
前記第１の機能は、電流制限機能、電力制限機能、過電圧保護、及び電圧低下保護のうちの少なくとも１つを含み、
前記第２の機能は、前記電流制限機能、前記電力制限機能、前記過電圧保護、及び前記電圧低下保護のうちの少なくとも別のものを含むことを特徴とする請求項１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源に関し、より具体的には、電源内の多数の機能のための端子に関する。
【背景技術】
【０００２】
電源は、電子装置において幅広く用いられている。一般的に言えば、多数の異なる特徴又は機能は、電源にとって望ましいものである。これらの機能は、例えば、電力補償、電流調整、ライン過電圧保護、ライン不足電圧保護、外部オン／オフ等を含む。しかしながら、特定の用途（例えば、電子装置の）に用いられるような所定の電源にとって、全ての機能が必要であるとは限らない。従って、例えば、ある用途においては、電源が電力制限（又は電力補償）機能を有するものの、ライン過電圧保護機能を有さないことが望ましいことがある。別の用途においては、電源がライン過電圧保護機能を有するものの、電流調整機能は有さないことが望ましいこともある。
【０００３】
多くの電子装置の設計者又は製造業者は、その装置にとって望ましい特徴又は機能に応じて、各々の装置について異なる種類の電源を提供することが必要なことがある。設計者又は製造業者の観点からは、種々の電子装置に必要な異なる電源を実装するために、同じ基本的構成部品を用い得ることがより便利である。
【０００４】
例えば、電源スイッチ及びコントローラを用いて、電源を実施することができる。この場合、コントローラは、電源にとって望ましい機能の１つ又はそれ以上をサポートすることができる。電源の設計者は、特定の用途及び／又は動作条件において、スイッチモード電源の電源コントローラを構成することを望むことがある。例えば、電源の設計者が、電源コントローラに１つの特定の機能をもたせることを希望する１つの用途があり、電源の設計者が、電源コントローラに別の特定の機能をもたせることを希望する別の用途もある。これらの異なる機能のために、電源の設計者が、同じ統合された電源コントローラを用い得るのは便利である。
【発明の開示】
【０００５】
１つの実施形態においては、多機能ピンを有する電源が提供される。電源が、例えば外部電流調整装置、電力制限（補償）機能、ライン過電圧保護、ライン不足電圧保護等の異なる機能を提供するように、多機能ピンに接続された回路を種々の方法で構成することができる。電源は、スイッチモード電源（ＳＭＰＳ）装置とすることができる。
【０００６】
本発明の実施形態によれば、電源システムは、一次巻線及び二次巻線を有する変圧器を含む。一次巻線は、入力電圧を受け取るように連結され、二次巻線は出力電圧を提供するためのものである。一次巻線を通って流れる電流を制御するために、パワーブロックが、変圧器の一次巻線に連結される。パワーブロックは、第１のモード及び第２のモードで動作することができ、第１のモードは第１の機能と関連付けられ、第２のモードは第２の機能と関連付けられる。パワーブロックは、多機能端子と、多機能端子における電圧を感知するために多機能端子に連結されたモード検出回路とを含む。感知された電圧が所定レベルを上回る場合には、パワーブロックは、第１のモードで動作し、関連付けられた第１の機能を実行する。感知された電圧が所定レベルを下回る場合には、パワーブロックは、第２のモードで動作し、関連付けられた第２の機能を実行する。
【０００７】
本発明の別の実施形態によれば、方法が、第１の機能を実行するように動作可能な第１の機能回路と、第２の機能を実行するように動作可能な第２の機能回路とを有する集積回路（ＩＣ）デバイスにおいて実行される。この方法は、多機能端子における電圧を感知し、感知された電圧が所定レベルを上回る場合には、第１の機能回路が作動されて、第１の機能を実行し、感知された電圧が所定レベルを下回る場合には、第２の機能回路が作動されて、第２の機能を実行するステップを含む。
【０００８】
本発明の更に別の実施形態によれば、集積回路（ＩＣ）デバイスが、第１の機能を実行するように動作可能な第１の機能回路と、第２の機能を実行するように動作可能な第２の機能回路とを含む。多機能端子が設けられる。多機能端子における電圧を感知するために、電圧感知回路が、多機能端子に連結される。感知された電圧が所定レベルを上回る場合には、第１の機能回路が作動されて、第１の機能を実行する。感知された電圧が所定レベルを下回る場合には、第２の機能回路が作動されて、第２の機能を実行する。
本発明の重要な技術上の点は、当業者であれば、下記の図面、説明、及び上記の特許請求の範囲から容易に明らかになる。
【発明を実施するための最良の形態】
【０００９】
本発明のより完全な理解、並びに、更なる特徴及び利点のために、ここで、添付の図面と併せて以下の説明を参照する。
本発明の実施形態及びそれらの利点は、図面の図１〜図１１を参照することによって最も良く理解される。同じ数字が、様々な図面の同じ部品及び対応する部品のために用いられる。
図１は、本発明の実施形態による、電源システム１０についての例示的な実装のブロック図である。示されるように、電源システム１０は、整流器１２、スナバ回路１４、変圧器１６、パワーブロック１８、及びフィードバック回路２０を含む。電源システム１０は、そのＡＣメイン入力端子で交流（ＡＣ）電圧Ｖａｃを受け取り、その出力端子で直流（ＤＣ）出力電圧Ｖｏｕｔを負荷に与える。
【００１０】
整流器１２は、ＡＣ入力電圧を整流し、ＤＣ電圧を生成するように機能する。当業者により理解されるように、整流器１２は、全波整流器構成で配置された複数のダイオードと共に実装することができる。整流されたＡＣを安定したＤＣライン電圧に変換するために、ＤＣリンク・コンデンサ２４が、整流器１２に連結される。スナバ回路１４は、スイッチ３０をオンにしたときに、（パワーブロック１８内の）スイッチ３０のドレイン電圧を制限するように機能し、よって、パワーブロック１８を実装することができる集積回路（ＩＣ）デバイスを保護する。変圧器１６は、一次巻線２６及び二次巻線２８を有する。変圧器１６の一次巻線２６において、ＤＣライン電圧が与えられる。
【００１１】
パワーブロック１８は、スイッチ３０及び制御モジュール３２を有するスイッチモード電源（ＳＭＰＳ）装置とすることができる。スイッチ３０は、ゲート、ソース、及びドレインを有するパワー金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）と共に実装することができる。１つの実施形態においては、スイッチ３０は、内蔵式の電流感知抵抗器を有するセンスＦＥＴを含むことができる。制御モジュール３２は、スイッチ３０の駆動を制御する。幾つかの実施形態においては、パワーブロック１８の全て又は一部を、１つ又はそれ以上の集積回路（ＩＣ）デバイス上に実装することができる。パワーブロック１８は、フィードバック信号を受け取ることができるフィードバック・ピンＶｆｂ（ピン４）を有する。パワーブロック１８は、電流モード制御又は電圧モード制御を実施する又は使用することができる。
【００１２】
パワーブロック１８は、電源システム１０の動作、特に、ＤＣ出力端子において接続された負荷への電力供給を制御する。電源システム１０は、フライバック・コンバータ又はフォワード・コンバータのトポロジーで機能又は配置することができる。フライバック・コンバータ・トポロジーにおいては、スイッチ３０をオンにしたとき、全てのエネルギーが変圧器１６内に蓄えられ、スイッチ３０をオフにしたとき、エネルギーは、負荷に移送又は放出されるだけである。フォワード・コンバータ・トポロジーにおいては、変圧器１６内へのエネルギーの貯蔵はなく（励磁エネルギーを除いて）、スイッチ３０をオンにしたとき、駆動エネルギーが、すぐに負荷に移送される。電源システム１０は、変圧器１６の巻線２６及び２８の方向によって、フライバック・コンバータ又はフォワード・コンバータとして機能する。パワーブロック１８は、パルス幅変調（ＰＷＭ）コントローラを実装することができる。
【００１３】
フィードバック回路２０は、フィードバック・ピンＶｆｂにおいて、フィードバック信号をパワーブロック１８に提供する。１つの実施形態においては、フィードバック回路２０は、フィードバック・コンデンサ３１、オプトカプラー３３、及び分路調整器３４を含む。分路調整器３４は、例えば、Ｆａｉｒｃｈｉｌｄ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｃｏｒｐｏｒａｔｉｏｎ社から入手可能なモデルＴＬ４３１を用いて、実施することができる。分路調整器３４は、その内部基準電圧を、２つの抵抗器３６及び３８を用いて感知される電圧と比較し、オプトカプラー３３をどのくらいの時間オンにするかを決定する。１つの実施形態においては、示されるように、フィードバック回路２０は、電流モード制御をサポートする。オプトカプラー３３についての電源投入時間により、流れる制御電流の量が決定される。オプトカプラー３３をオンにする時間が長いほど、フィードバック・コンデンサ３１の電圧が低くなる。
【００１４】
種々の機能は、電源システム１０にとって望ましいものであり得る。これらの機能は、例えば、オン／オフ制御、電流制限、電力補償、ライン過電圧保護、ライン不足電圧保護、最大負荷サイクル調整等を含む。これらの機能を提供するために、パワーブロック１８は、多機能（ＭＦ）端子と、該ＭＦ端子の電圧レベルを感知するための回路とを含む。ＭＦ端子における電圧レベル（例えば、負の電圧又は接地（ＧＮＤ）、或いは正の電圧）によって、パワーブロック１８は、１つの機能（又は機能のグループ）、或いは別の機能を提供することができる。例えば、１つの実施形態において、起動時に、ＭＦ端子における電圧が、ある所定のレベル（例えば、０．３Ｖ）であるか又はこれを上回る場合、パワーブロック１８は、例えば電流制限のような、１つの機能又は機能のグループをサポートする。或いは、起動時に、ＭＦ端子における電圧がある所定のレベルであるか又はそれを下回る場合、パワーブロック１８は、例えば、電力制御、ライン過電圧保護（ラインＯＶＰ）及びライン不足電圧保護（ラインＵＶＬＯ）のような別の機能又は機能のグループをサポートする。ＭＦ端子に接続される外部回路を構成することによって、多機能端子における電圧レベルを設定又は調整することができる。
【００１５】
図２は、本発明の実施形態による、パワーブロック１８の一部の部分的なブロック形式の概略図である。電源システムに組み込むことができるパワーブロック１８は、電源システム１０による負荷への電力供給を制御する。パワーブロック１８は、１つ又はそれ以上の集積回路（ＩＣ）デバイス上に実装することができる。示されるように、パワーブロック１８のこの部分は、内部電流源（ＣＳ１）４０、比較器４２、クロック４４、フリップ・フロップ（ＦＦ）４６、駆動装置４８、及びスイッチ３０を含む。
【００１６】
示されるように、パワーブロック１８は、電流モード制御を実施する。電流モード制御においては、スイッチ３０の電流感知抵抗器（Ｒｓｅｎｓｅ）によって感知された電流に関連した電圧Ｖｃｓが、フィードバック端子においてフィードバック電圧Ｖｆｂから生じる信号と比較される。内部電流源４０は、電流ｉ＿１を提供する。１つの実施形態においては、電流ｉ＿１は、９００μＡの値を有することができる。パワーブロック１８内のノードにおいて、制御電圧Ｖｃｐが与えられる。一対のダイオード５０及び５２が、フィードバック端子における電圧Ｖｆｂ（すなわち、フィードバック・コンデンサ３１の電圧）から、制御電圧Ｖｃｐを物理的に分離するか又は切断する。内部では、内部電流源ＣＳ１  ４０の動作によって、制御電圧Ｖｃｐは、フィードバック端子の電圧Ｖｆｂに従う（Ｖｆｂ＝Ｖｃｐ）。
【００１７】
抵抗器５４及び５６は、制御電圧Ｖｃｐを分割して電圧Ｖｃｐ’を与えるための分圧器を実装する。電圧Ｖｃｐ’は、比較のために用いられる。１つの実施形態においては、抵抗器５４及び５６は、それぞれ２．０ＫΩ及び０．８ＫΩの値を有することができる。比較器４２は、電圧Ｖｃｐ’をスイッチの電流感知電圧Ｖｃｓと比較する。このことにより、フリップ・フロップ４６の電源投入時間が決定される。フリップ・フロップ４６の電源投入時間は、電源システム１０のＤＣ出力と関連する。ＤＣ電圧出力が高すぎる場合には、フリップ・フロップ４６の電源投入時間が短くされる。ＤＣ電圧出力が低すぎる場合には、フリップ・フロップ４６の電源投入時間が長くされる。
【００１８】
パワーブロック１８の通常動作において、電流源４０の電流ｉ＿１は、２つの経路、すなわち、電流ｉ＿６としてダイオード５０を通る１つの経路、及び電流ｉ＿５としてダイオード５２を通る別の経路に沿って接地に流れ込む。出力負荷条件が増大すると、ダイオード５０を通って流れる電流ｉ＿６は減少され、ダイオード５２を通って流れる電流ｉ＿５は増大される。出力負荷のために最大電力が必要とされるときには、ダイオード５２を通って流れる電流ｉ＿５が、電流源４０から流れ出る電流ｉ＿１と同じになる。ダイオード５２を通って流れる電流ｉ＿５（抵抗器５４及び５６を通る電流と同じである）により、制御電圧Ｖｃｐが最大値まで上がる。制御電圧Ｖｃｐの最大値は、次の条件、すなわちｉ＿５＝ｉ＿１の下で発生し、ここで、Ｒ１及びＲ２は、それぞれ抵抗器５４及び５６の値である。Ｖｃｐの値（最大）は、ｉ＿５*（Ｒ１＋Ｒ２）となる。
【００１９】
図３は、本発明の実施形態による、多数の機能をサポートするための多機能（ＭＦ）端子を有するパワーブロック１８の一部のブロック図である。パワーブロック１８は、電源システムのための種々の用途に用いることができる。示されるように、パワーブロック１８は、モード検出回路６０、第１の機能回路（例えば、外部の調整可能な電流制限回路６２を含む）、第２の機能回路（例えば、不足電圧比較器オン／オフ回路６４、過電圧保護オン／オフ回路６５、イネーブル／ディスエーブル論理６６、ソフト起動回路６８、及び電力補償（又は、電力制限）回路７０を含む）、制御回路７２、及びスイッチ３０を含む。
【００２０】
パワーブロック１８内の多機能（ＭＦ）端子と関連した回路は、例えば、オン／オフ制御、電流制限、電力制限、ライン過電圧保護、ライン不足電圧保護、最大負荷サイクル調整のような、種々の用途にとって望ましい多数の機能をサポート又は提供する。各々の用途にとって全ての機能が必要である又は望ましいわけではないので、パワーブロック１８は、複数の異なるモードで動作することができ、それぞれのモードにおいて、パワーブロック１８が異なる機能又は機能のグループを提供又はサポートする。１つの実施形態においては、パワーブロック１８が動作しているモードは、多機能（ＭＦ）端子における電圧レベルの関数とすることができる。ＭＦ端子において種々の外部素子を接続することによって、ＭＦ端子における異なる電圧レベルを確立することができる。
【００２１】
１つの実施形態においては、多機能（ＭＦ）端子における電圧レベルによって、パワーブロック１８についての２つのモードがある。各々のモードは、異なる機能又は機能のグループと関連付けられる。図３を参照すると、モード検出回路６０が、ＭＦ端子における電圧を感知して、パワーブロック１８の動作モードを決定する。モード検出回路６０は、第１の電圧センサ回路６１及び第２の電圧センサ回路６３を含むことができる。第１の電圧センサ回路６１は、ＭＦ端子における電圧が、特定の電圧レベル（例えば０．３Ｖ）であるか又はそれを下回るかどうかを感知する。１つの実施形態においては、起動時に、ＭＦ端子における電圧が特定のレベルであるか又はそれを下回る場合には、パワーブロック１８は第１のモードで動作し、これにより１つの機能又は機能のグループがサポートされる。第２の電圧センサ回路６３は、ＭＦ端子における電圧が特定の電圧レベルであるか又はそれを上回るかどうかを感知する。１つの実施形態においては、起動時に、ＭＦ端子における電圧が特定のレベルであるか又はそれを上回る場合には、パワーブロック１８は、第２モードで動作し、これにより別の機能又は機能のグループがサポートされる。モード検出回路６０は、特定の用途におけるパワーブロック１８の動作モードを示すために、１つ又はそれ以上の出力信号を提供し、よって、その用途においてパワーブロック１８によってサポートされる機能（又は機能のグループ）を選択又は決定することができる。
【００２２】
第１の機能回路（例えば、外部の調整可能な電流制限回路６２を含む）が、モード検出回路６０から出力信号を受け取るか、又は該出力信号によって選択される。第１の機能回路は、示されるように電流制限とすることができる１つの機能又は機能のグループを提供又はサポートする。つまり、パワーブロック１８は、スイッチモード電源（ＳＭＰＳ）を通って流れる電流の量を制限する。１つの実施形態においては、図４Ａに示されるように、第１の機能回路は、外部抵抗器を介してパワーブロック１８のＭＦ端子を接地（ＧＮＤ）に接続することによって作動又は選択することができる。こうした構成を用いて、パワーブロック１８は、電流を所望の値に制限する。特定的には、ＭＦ端子と接地の間に接続された外部抵抗器の値を外部から設定することによって、パワーブロック１８の電流制限を調整することができる。
【００２３】
同様に、第２の機能回路（例えば、不足電圧比較器オン／オフ回路６４、過電圧保護オン／オフ回路６５、イネーブル／ディスエーブル論理６６、ソフト起動回路６８、及び電力補償回路７０を含む）もまた、モード検出回路６０から出力信号を受け取るか、又は該出力信号によって選択される。第２の機能回路は、示されるように、電力制限、ライン過電圧保護（ラインＯＶＰ）、及びライン不足電圧保護（ラインＵＶＬＯ）とすることができる別の機能又は機能のグループを提供又はサポートする。１つの実施形態においては、図４Ｂに示されるような分圧回路を介してＭＦ端子を入力供給電圧に接続することによって、第２の機能回路を作動させるか又は選択することができる。こうした構成を用いて、パワーブロック１８は、不足電圧条件、過電圧条件を検出し、これらを保護し、及び／又は電源システムの最大負荷サイクルを調整することができる。
【００２４】
第２の機能回路においては、不足電圧比較器オン／オフ回路６４は、ライン不足電圧条件を検出し、過電圧比較器オン／オフ回路６５は、ライン過電圧条件を検出する。回路６４及び６５は、それぞれの条件の一方又は両方を検出する場合には、出力信号をイネーブル／ディスエーブル論理６６に提供する。不足電圧条件又は過電圧条件のうちのいずれか一方が存在する場合には、イネーブル／ディスエーブル論理６６は、適切な信号を制御回路７２に与えることによって、電源システム１０をディスエーブルにする。不足電圧条件及び過電圧条件が取り除かれると、イネーブル／ディスエーブル論理６６は、電源システム１０をイネーブルにすることができる。
図３に示される第１の機能回路及び第２の機能回路の機能は、例示的なものにすぎず、制限することを意図するものではないことが理解される。例示的な機能に加えて、又はその代わりに、他の機能を提供又はサポートすることもできる。第１及び第２の機能回路は、それぞれ１つ又はそれ以上の出力信号を生成することができる。
【００２５】
制御回路７２は、電源スイッチ３０を制御するためにスイッチング波形を生成する。制御回路７２は、第１の機能回路及び第２の機能回路と共に動作し、種々の用途において電源システム１０が所望する異なる機能を提供又はサポートする。制御回路７２は、第１の機能回路及び第２の機能回路に接続され、これらから信号を受け取り、該信号に応答する。これらの信号は、ドレイン端子から受け取った感知信号Ｖｃｓ、イネーブル／ディスエーブル論理６６からのイネーブル／ディスエーブル信号、電力補償回路７０からの最大ピーク電流制限調整信号、及び外部調整可能電流制限回路６２からの外部電流制限調整信号を含むことができる。また、制御回路７２は、フィードバック端子に接続され、そこからフィードバック信号Ｖｆｂを受け取り、これに応答する。制御回路７２は、パルス幅変調（ＰＷＭ）コントローラの負荷サイクルについての信号を生成する。
【００２６】
図４Ａ〜図４Ｅに示されるように、多機能（ＭＦ）端子のための種々の回路又は接続により、パワーブロック１８についての機能が決定又は選択される。１つの実施形態においては、パワーブロック１８の多機能端子が、図４Ａに示されるような外部抵抗器８０を介して接地（ＧＮＤ）に接続される場合には、パワーブロック１８は、電源スイッチ３０の電流を所望の値に制限する。つまり、多機能端子と接地の間に抵抗器を接続することによって、パワーブロック１８は端子上の接地電圧を感知し、これにより電流制限機能が呼び出されるか又は作動される。電流制限は、抵抗器８０の値によって設定される。多機能端子が、図４Ｂに示されるような分圧回路（抵抗器８２及び８４を含む）を用いて入力ＤＣラインに接続される場合には、パワーブロック１８は、不足電圧保護、過電圧保護、及び／又は電源スイッチ３０の最大負荷サイクルの調整を提供することができる。つまり、ＳＭＰＳのＤＣリンク電圧と多目的ピンの間に抵抗分割器を適用することによって、ＭＦ端子上で正電圧が感知されるため、多機能状態が呼び出される。多機能端子が、図４Ｃに示されるような接地（ＧＮＤ）又は図４Ｄに示されるような入力電圧供給に短絡される場合には、パワーブロック１８は、ディスエーブルにされる。図４Ｅに示されるように、多機能端子における開放回路がある場合には、パワーブロック１８は、如何なる外部の制限もなく、正常に動作する。つまり、パワーブロックは、電力補償、又は電圧低下（ｂｒｏｗｎ−ｏｕｔ）保護を提供することができる。
【００２７】
図５は、本発明の実施形態による、パワーブロック１８についての１つの例示的な実装の概略図である。図５は、パワーブロック１８のモードを検出するための回路１００、電流を制限するための回路１０６、電力を制限するための回路１０２、及びライン過電圧保護及び電圧低下保護を提供するための回路１０４の例示的な実装についての部分的な詳細を示す。この回路は、図面を参照して以下により詳細に説明される。
【００２８】
図６は、本発明の実施形態による、モードを検出し、作動させるための回路１００の概略図である。回路１００は、パワーブロック１８の多機能ＭＦ端子（ピン５）における電圧レベルを感知することによって、パワーブロック１８についての動作モードを決定する。各々がそれぞれの機能又は機能のグループと関連付けられた２つのモードがあり得る。１つの実施形態においては、第１モードにおいて、パワーブロック１８は、電流制限の機能を提供又はサポートし、第２モードにおいて、パワーブロック１８は、電力制限、ライン過電圧保護、及び電圧低下保護のような他の機能を提供又はサポートする。１つの実施形態においては、回路１００は、少なくとも部分的に、モード検出回路６０のための実装とすることができる。
回路１００は、第１のノードＡ及び第２のノードＢを有する。第１のノードＡは、第１の機能又は機能のグループを実行するための回路に接続される。第２のノードＢは、第２の機能又は機能のグループを実行するための回路に接続される。
【００２９】
回路１００は、次のように動作し、パワーブロック１８についてのモードを検出し、作動する。比較器ＣＯＭＰ１が、多機能（ＭＦ）端子における電圧を基準電圧Ｖ０３と比較する。例えば電流制限のような第１の機能が望まれる場合には、基準電圧Ｖ０３は、ＭＦ端子における電圧より高くなる。基準電圧Ｖ０３がより高い場合には、比較器ＣＯＭＰ１の出力は高い。従って、比較器ＣＯＭＰ１の出力を受け取るインバータＩＮＶ１の出力は低くなる。このことにより、伝送ゲートＴＭ１がオンになり、伝送ゲートＴＭ２がオフになる。伝送ゲートは、ゲートがイネーブルにされる場合（すなわち、例えば高い信号によりオンにされる場合）には、ゲートの入力端子における信号が、ゲートを通して伝送（又は送信）され、ゲートの出力端子に与えられるように動作する。従って、伝送ゲートＴＭ１がオンにされた場合には、その入力が接地（ＧＮＤ）に接続されるので、その出力は低くなる。伝送ゲートＴＭ１からのこうした低い出力電圧（フリップ・フロップＦＦ１、スイッチＭ１１、及びインバータＩＮＶ４の動作による）は、スイッチＭ１０のゲートにおける高い電圧をもたらす。このことにより、スイッチＭ１２がオンになり、スイッチＭ１５がオフになる。こうした条件の下で、パワーブロック１８は第１モードにある。これは、電流制限機能が作動されたことを意味する。電流制限機能を実行するための第１のノードＡ、よって回路１０６は、ＭＦ端子（ピン５）に電気的に接続される。スイッチＭ１５がオフになった場合、ＭＦ端子と他の機能（例えば、電力制限機能、ライン過電圧保護、及び電圧低下保護）についての回路１０２及び１０４の間には接続がない。従って、他の機能は選択されないか、又は動作していない。
【００３０】
或いは、例えば電力制限機能、ライン過電圧保護機能、又は電圧低下機能のような第２の機能が望まれる場合には、基準電圧Ｖ０３は、多機能（ＭＦ）端子における電圧よりも低くなる。基準電圧Ｖ０３が、ＭＦ端子における電圧より低い場合には、スイッチＭ１５がオンになり、スイッチＭ１２がオフになる。こうした条件の下では、パワーブロック１８は、第２モードにある。これは、他の機能が作動されたことを意味する。第２のノードＢ、よって、電力制限機能、ライン過電圧保護、及び電圧低下保護を実行するために、回路１０２及び１０４が、ＭＦ端子（ピン５）に電気的に接続される。スイッチＭ１２がオフになった場合には、ＭＦ端子と第１の機能（例えば、電流制限）についての回路１０６の間には接続がない。従って、第１の機能は選択されないか、又は動作していない。
【００３１】
図７は、本発明の実施形態による、電流を制限する機能を実行するための回路１０６の概略図である。こうした機能は、これが、電源システム１０の変圧器１６の飽和を防止する助けとなり、従って変圧器のサイズ及びコストを低減させるので、望ましいものである。１つの実施形態においては、回路１０６は、少なくとも部分的に第１の機能回路のための実装とすることができる。
パワーブロック１８が第１のモードで動作している場合は、回路１０６が作動される。この場合、第１のノードＡ（電流制限ノードとも呼ばれる）は、多機能端子（ＭＦ）に接続される。従って、動作中の内部ブロック図は、図７に示されているものである。
【００３２】
ＭＦ端子において、外部電流制限抵抗器８０が接続される。外部抵抗器８０についての値を変更又は調整することによって、最大電流制限を変更することができる。説明のために、抵抗器５４及び５６は、それぞれ２．０ＫΩ及び０．８ＫΩの値を有することができる。これは、ＰＷＭ比較器４２の非反転入力端子において２．８ＫΩの抵抗値をもたらす。ＸＫΩの値を有し、ダイオード５２及び３０２は、主として（例えば９００μＡの電流を提供する）内部電流源４０によってバイアスをかけるので、ＭＦ端子を介して電流制限ノードＡに接続される抵抗器は、２．８ＫΩの抵抗と並列であるように見える。こうした用途に用いられる典型的なＩＣデバイスは、２．１５ＡのＩｄｓ電流を有することができる。１ＡのＩｄｓ電流ピーク値が望ましい場合には、次の式：
２．１５：１＝２．８ＫΩ：ＸＫΩ、Ｘ＝１．３ＫΩ
を用いてＸの値を得ることができる。
【００３３】
図８は、本発明の実施形態による、電力を制限する機能を実行するための回路１０２の概略図である。１つの実施形態においては、回路１０２は、少なくとも部分的に第２の機能回路のための実装とすることができる。
パワーブロック１８には、制御回路７２によって生成されるスイッチング波形の最大負荷サイクルを制限し、電源システム１０のＤＣ出力を制御するためのこうした機能を与えることができる。このことは、電源投入中の変圧器１６の飽和を低減させ、高い入力電圧における過度の電力能力を確実に制限することが可能である。低いＤＣ入力電圧における負荷サイクルの増大も、より小さい入力フィルタ・キャパシタンスを可能にする。従って、この電力制限機能は、変圧器１６を含む電源システム１０内の多数のコンポーネントのコスト節約を可能にする。
【００３４】
示されるように、回路１０２は、比較器ＣＯＭＰ２と、相互コンダクタンス増幅器４００とを含む。比較器ＣＯＭＰ２は、正の入力端子及び負の入力端子を有する。正の入力端子は、トランジスタＭ１５に接続することができる（図６を参照されたい）。負の入力端子は、比較器ＣＯＭＰ２の出力に接続される。相互コンダクタンス増幅器４００は、内部電流源ＣＳ１  ４０に連結されるダイオードＤ４に接続することができる。相互コンダクタンス増幅器４００は、比較器ＣＯＭＰ２の出力とダイオード４との間に素子を含むことができる。相互コンダクタンス増幅器の動作上の概念（ｇｍ）が、図１０に示される。
【００３５】
スイッチＱ６〜Ｑ１１は、環境条件（例えば、温度）又はトランジスタの特性に関係なく、定電流を提供することができる。
スイッチＭ２４、Ｍ２５、Ｍ２９、Ｍ３０は、相互コンダクタンス増幅器４００を動作させるために、１つ又はそれ以上の電流源を実装する。相互コンダクタンス増幅器４００の他の部分は、スイッチＭ２４、Ｍ２５、Ｍ２９、Ｍ３０からの電流を低下させるように機能する。一定にすることが可能なスイッチＭ２９を通って流れる電流は、スイッチＭ３２及びＭ３５を通って流れる電流の合計と等しい。スイッチＭ２４及びＭ２５のゲートにおける電圧は、比較器ＣＯＭＰ２の出力における電圧に従うことができる。比較器ＣＯＭＰ２からの出力は、スイッチＭ３２を通って低下された電流の量を制御する。比較器ＣＯＭＰ２の出力における電圧が増大すると、スイッチＭ３２を通って低下された電流が減少する。スイッチＭ３２内に流れる電流とＭ３５内に流れる電流との間の関係のため、スイッチＭ３２を通って流れる電流の減少により、スイッチＭ３５を通って流れる電流が増大する。このことは、ダイオードＤ４に接続された相互コンダクタンス増幅器４００の分岐を通って流れる電流を増大させる。
【００３６】
このように、こうした回路１０２の配置を用いる場合、比較器ＣＯＭＰ２の負の入力端子における電圧により、ダイオードＤ４に接続された相互コンダクタンス増幅器４００の分岐を通って流れる電流の変化がもたらされる。特定的には、比較器ＣＯＭＰ２の負の入力端子における電圧が高いほど、ダイオードＤ４に接続された相互コンダクタンス増幅器４００の分岐を通って流れる電流が大きくなる。より多くの電流がダイオードＤ４に接続された相互コンダクタンス増幅器４００の分岐を通って流れる場合には、ダイオード５２を通って内部電流源ＣＳ１  ４０から流れる電流が少なくなり、よって、スイッチング電源の最大負荷サイクルを制限する。従って、電力制限機能が与えられる。
【００３７】
図９は、本発明の実施形態による、電圧低下保護の機能を実行するための回路１０４の概略図である。１つの実施形態においては、回路１０４は、少なくとも部分的に、第２の機能回路のための実装とすることができる。
出力における如何なる障害もなく、パワーブロック１８に、入力ラインにおける不足電圧状態（即ち、「電圧低下（ｂｌｏｗｎ−ｏｕｔ）」）を検出するために電圧低下保護を提供することができ、電源システム１０を遮断することができる。こうした異常条件下で電源システム１０を遮断することができるように、電源システム１０の入力ライン電圧における過電圧状態を検出するために、過電圧保護を提供することができる。このことにより、電源システム１０が、パワーブロック１８のスイッチ３０における反射電圧及びスイッチング過渡電流の不足に起因するずっと高いサージ電圧に対処することが可能になる。
【００３８】
回路１０４は、出力信号を生成することができ、この出力信号により、電圧低下状態又はライン過電圧状態のいずれかがある場合に、パワーブロック１８、ひいては電源システム１０が、電源を落とする。
回路１０４は、回路１０２の比較器ＣＯＭＰ２に接続することができる。比較器ＣＯＭＰ２の正入力端子における電圧は、比較器ＣＯＭＰ２の出力端子における電圧と同じにすることができる（ボルテージ・フォロワの構成のために）。端子が互いに接続されるので、比較器ＣＯＭＰ２の負入力端子における電圧は、比較器ＣＯＭＰ２の出力端子における電圧と同じである。このことにより、回路１０４がライン電圧を検出することが可能になる。
【００３９】
回路１０４は、比較器ＣＯＭＰ３及び比較器ＣＯＭＰ４を含む。電圧低下保護のために、比較器ＣＯＭＰ３は、比較器ＣＯＭＰ２の出力における電圧を、例えば０．６５Ｖの電圧（即ち、Ｖ０６５）と比較する。電圧低下保護を達成した後、比較器ＣＯＭＰ３は、システムの安定性のために、例えば０．５Ｖの電圧（即ち、Ｖ０６５よりも高いＶ５）と比較する。ライン過電圧保護のために、比較器ＣＯＭＰ４は、比較器ＣＯＭＰ２の出力における電圧を、例えば４．０Ｖの電圧（即ちＶ４）と比較する。ライン過電圧保護を達成した後に、比較器ＣＯＭＰ３は、システムの安定性のために、例えば０．３８Ｖの電圧（即ち、電圧Ｖ４よりも低いＶ３８）と比較する。
【００４０】
図１１は、本発明の実施形態による、多機能端子を有するパワーブロック１８を実装する集積回路（ＩＣ）デバイス５００の部分的なブロック形式の概略図である。デバイス５００は、通常の動作及びそれぞれの機能を提供する多数のモードでの動作が可能である。
本発明及びその利点を詳細に説明したが、添付の特許請求の範囲により定められるような本発明の精神及び範囲から逸脱することなく、本明細書に種々の変更、代替、及び改変を行い得ることを理解すべきである。つまり、本出願に含まれる説明は、基本的な説明の役目を果たすことが意図される。特定の説明が可能な実施形態の全てを明示的に説明することはできず、多くの代替案が潜在することを理解すべきである。また、本発明の一般的な性質を完全に説明することはできず、それぞれの特徴又は要素が、広範囲な機能又は多岐にわたる代替案若しくは同等の要素を、どのように実際に表し得るかを明示的に示すこともできない。同様に、これらは、本開示内に暗黙的に含まれている。本発明がデバイス指向の用語で説明される場合には、デバイスの各要素が、機能を暗黙的に実行する。説明又は用語のいずれも、特許請求の範囲を限定することを意図するものではない。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施形態による、電源システムのための例示的な実装のブロック図である。
【図２】本発明の実施形態による、パワーブロックの一部の部分的なブロック形式の概略図である。
【図３】本発明の実施形態による、多数の機能をサポートするための端子を有するパワーブロックの一部のブロック図である。
【図４Ａ】本発明の実施形態による、異なる機能を提供するように構成された多機能端子に接続された回路を有する電源の、部分的なブロック形式での概略図である。
【図４Ｂ】本発明の実施形態による、異なる機能を提供するように構成された多機能端子に接続された回路を有する電源の、部分的なブロック形式での概略図である。
【図４Ｃ】本発明の実施形態による、異なる機能を提供するように構成された多機能端子に接続された回路を有する電源の、部分的なブロック形式での概略図である。
【図４Ｄ】本発明の実施形態による、異なる機能を提供するように構成された多機能端子に接続された回路を有する電源の、部分的なブロック形式での概略図である。
【図４Ｅ】本発明の実施形態による、異なる機能を提供するように構成された多機能端子に接続された回路を有する電源の、部分的なブロック形式での概略図である。
【図５】本発明の実施形態による、パワーブロックのための１つの例示的な実装の概略図である。
【図６】本発明の実施形態による、モードを検出し、モードについての回路を作動させるための回路の概略図である。
【図７】本発明の実施形態による、電流を制限する機能を実行するための回路の概略図である。
【図８】本発明の実施形態による、電力を制限する機能を実行するための回路の概略図である。
【図９】本発明の実施形態による、電圧低下保護の機能を実行するための回路の概略図である。
【図１０】相互コンダクタンス増幅器の動作上の概念を示す。
【図１１】本発明の実施形態による、多機能端子を有するパワーブロックを実装する集積回路（ＩＣ）デバイスの、部分的なブロック形式での概略図である。
【符号の説明】
【００４２】
１０  電源システム
１２  整流器
１４  スナバ回路
１６  変圧器
１８  パワーブロック
２０  フィードバック回路
２４  ＤＣリンク・コンデンサ
２６  一次巻線
２８  二次巻線
３０  スイッチ
３１  フィードバック・コンデンサ
３２  制御モジュール
３３  オプトカプラー
３４  分路調整器
３６  抵抗器
３８  抵抗器
４０  内部電流源（ＣＳ１）
４２  比較器
４４  クロック
４６  フリップ・フロップ（ＦＦ）
４８  駆動装置
５０  一対のダイオード
５２  一対のダイオード
５６  抵抗器
【図１】
2008533972.tif 000003
【図２】
2008533972.tif 000004
【図３】
2008533972.tif 000005
【図４Ａ】
2008533972.tif 000006
【図４Ｂ】
2008533972.tif 000007
【図４Ｃ】
2008533972.tif 000008
【図４Ｄ】
2008533972.tif 000009
【図４Ｅ】
2008533972.tif 000010
【図５】
2008533972.tif 000011
【図６】
2008533972.tif 000012
【図７】
2008533972.tif 000013
【図８】
2008533972.tif 000014
【図９】
2008533972.tif 000015
【図１０】
2008533972.tif 000016
【図１１】
2008533972.tif 000017
【国際調査報告】
2008533972.tif 000018