(57)【要約】  システムに供給される電圧レベル及びクロック信号周波数を制御する方法及び装置である。当該方法は、少なくとも１つの推定される回路の挙動を表す少なくとも１つの基準回路を設けるステップ（４１０）を備え、少なくとも１つの推定される回路が複数のタイプのトランジスタを備え；更に、少なくとも１つの入力信号を少なくとも１つの基準回路へ供給し（４２０）、且つ１又はそれより多い基準回路のうちの少なくとも１つの基準回路の挙動をモニタリングするステップと；少なくとも１つの推定される回路に与えられる少なくとも１つの出力信号の特性を決定するステップ（４３０）と；少なくとも１つの出力信号を１又はそれより多い推定される回路に与えるステップ（４４０）とを備える。上記装置は、少なくとも１つの推定される回路（１１０，１２０，１３０）の挙動を表す少なくとも１つの基準回路（３１０，３２０，３３０）を含み、当該少なくとも１つの推定される回路が、複数のタイプのトランジスタを含む。上記装置は更に、少なくとも１つの基準回路の挙動をモニタリングし且つ少なくとも１つの推定される回路に与えられる少なくとも１つの出力信号の特性を決定するよう適合されているモニタリング回路（３１２，３１４，３１６，３２２，３２４，３２６，３３２，３３４，３３６，３５０，１１０）を含む。
2008520014.tif 000002
【特許請求の範囲】
【請求項１】
システムに供給される電圧レベル及びクロック信号周波数を制御する方法であって、少なくとも１つの出力信号を１又はそれより多い推定される回路に与えるステップ（４４０）を備える方法において、
少なくとも１つの推定される回路の挙動を表す少なくとも１つの基準回路を設けるステップ（４１０）であって、前記少なくとも１つの推定される回路が複数のタイプのトランジスタを備え、異なるタイプのトランジスタが、スレッショルド電圧と前記トランジスタにより駆動される電流量とのうちの少なくとも１つの特性により相互に異なる、前記設けるステップ（４１０）と、
少なくとも１つの入力信号を少なくとも１つの基準回路へ供給し（４２０）、且つ前記１又はそれより多い基準回路のうちの前記少なくとも１つの基準回路の挙動をモニタリングするステップと、
前記少なくとも１つの推定される回路に与えられる少なくとも１つの出力信号の特性を決定するステップ（４３０）と
を備えることを特徴とする方法。
【請求項２】
前記モニタリングするステップが、或る一定のタイプのトランジスタの遅延を評価するステップを備える請求項１記載の方法。
【請求項３】
前記決定するステップが、或る一定のトランジスタのインピーダンスを評価するステップを備える請求項１又は２記載の方法。
【請求項４】
前記異なるタイプのトランジスタが、それらのスレッショルド電圧により異なる請求項１から３のいずれか一項に記載の方法。
【請求項５】
前記異なるタイプのトランジスタが、それらが駆動する電流の量により異なる請求項１から４のいずれか一項に記載の方法。
【請求項６】
前記決定するステップが、前記電圧レベル及びクロック信号周波数を増大する第１の方策を適用するステップと、前記電圧レベル及びクロック信号周波数を減少する第２の方策を適用するステップとを備える請求項１から５のいずれか一項に記載の方法。
【請求項７】
前記の供給するステップ（４２０）が、所定の要領で初期化される請求項１から６のいずれか一項に記載の方法。
【請求項８】
前記モニタリングするステップが、ハードウエア・モジュールにより実行される請求項１から７のいずれか一項に記載の方法。
【請求項９】
前記与えるステップ（４４０）が、電源及びクロック信号源を構成するステップを備える請求項１から８のいずれか一項に記載の方法。
【請求項１０】
システムに供給される電圧レベル及びクロック信号周波数を制御する装置であって、モニタリング回路を備える装置において、
少なくとも１つの推定される回路（１１０，１２０，１３０）の挙動を表す少なくとも１つの基準回路（３１０，３２０，３３０）を備え、
前記少なくとも１つの推定される回路が、複数のタイプのトランジスタを備え、
異なるタイプのトランジスタが、スレッショルド電圧と、前記トランジスタにより駆動される電流量のうちの少なくとも１つの特性により相互に異なり、
前記モニタリング回路（３１２，３１４，３１６，３２２，３２４，３２６，３３２，３３４，３３６，３５０，１１０）が、少なくとも１つの基準回路の挙動をモニタリングし、且つ前記少なくとも１つの推定される回路に与えられる少なくとも１つの出力信号の特性を決定するよう適合されている
ことを特徴とする装置。
【請求項１１】
前記モニタリング回路が、或る一定のタイプのトランジスタの遅延を評価するよう適合されている請求項１０記載の装置。
【請求項１２】
前記モニタリング回路が、或る一定のトランジスタのインピーダンスを評価するよう適合されている請求項１０又は１１記載の装置。
【請求項１３】
前記異なるタイプのトランジスタが、それらのスレッショルド電圧により異なる請求項１０から１２のいずれか一項に記載の装置。
【請求項１４】
前記異なるタイプのトランジスタが、それらが駆動する電流の量により異なる請求項１０から１３のいずれか一項に記載の装置。
【請求項１５】
前記モニタリング回路が、前記電圧レベル及びクロック信号周波数を増大する第１の方策を適用し且つ前記電圧レベル及びクロック信号周波数を減少する第２の方策を適用するよう適合されている請求項１０から１４のいずれか一項に記載の方法。
【請求項１６】
前記モニタリング回路が、少なくとも１つの基準回路を所定の要領でモニタリングするよう適合されている請求項１０から１５のいずれか一項に記載の装置。
【請求項１７】
電源（２１０）及びクロック信号源（２２０）を制御するよう更に適合されている請求項１０から１６のいずれか一項に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プロセッサ・ベースの装置内の供給電圧及びクロック信号周波数を制御する装置及び方法に関する。
【背景技術】
【０００２】
携帯情報端末（ＰＤＡ）、セルラ電話器、ラジオ、ページャ、ラップ・トップ・コンピュータ及び類似のもののようなものであってこれらに限定されるものではない移動装置は、再充電される前に比較的長期間動作することを要求される。これらの移動装置は、通常、１又はそれより多いプロセッサ、並びに複数のメモリ・モジュール、及び他の周辺装置を含む。
【０００３】
移動装置の電力消費を低減するため、様々な電力消費制御技術が、提案された。第１の技術は、移動装置のクロック周波数を低減することを含む。第２の技術は、動的電圧スケーリング（ＤＶＳ）として知られ、又は動的電圧及び周波数スケーリング（ＤＶＦＳ）として知られ、そしてプロセッサに供給される電圧を変えること、並びにプロセッサの計算負荷要求（スループットとも呼ばれる。）に応答して、プロセッサに与えられるクロック信号の周波数を変えることを含む。より高い電圧レベルは、より高い動作周波数、及びより高い計算負荷と関連付けられるが、しかしまた、より高いエネルギ消費と関連付けられる。
【０００４】
トランジスタ・ベースの装置の電力消費は、トランジスタを流れる漏れ電流により非常に影響される。漏れ電流は、トランジスタのスレッショルド電圧（Ｖｔ）、トランジスタの温度及び類似のものを含む様々なパラメータに応答する。より高いＶｔを有するトランジスタは、比較的遅いが、より低い漏れ電流を有し、一方、より低いＶｔを有するトランジスタは、比較的に速いが、より高い漏れ電流を有する。
【０００５】
様々なトランジスタはまた、それらが駆動することができる電流の量により異なる。典型的には、入力／出力（Ｉ／Ｏ）回路は、比較的大きい電流を駆動することが可能であるトランジスタを含む。温度変化並びにプロセス変化に起因して、Ｉ／Ｏトランジスタのインピーダンスは、変動し、そしてインピーダンス不整合をもたらし、これはまた、電力の浪費をもたらす。
【０００６】
図１は、２つのトランジスタのタイプ並びに記憶装置の挙動を示す。第１及び第２の電圧領域１２及び１４は、典型的な低スレッショルド電圧トランジスタの挙動を表す。第１の電圧領域１２は、約ゼロ・ボルトで始まり、第３の電圧レベルＶＬ３で終わる。第２の電圧領域１４は、ＶＬ３で始まり、最大電圧レベルＶＤＤのような高い電圧レベルで終わる。低スレッショルド電圧トランジスタは、第２の電圧領域１４で動作し、そして第１の電圧領域１２で動作することを期待されない。
【０００７】
第３及び第４の電圧領域２２及び２２は、典型的な高スレッショルド電圧トランジスタの挙動を表す。第３の電圧領域２２は、約ゼロ・ボルトで始まり、第１の電圧レベルＶＬ１で終わる。第４の電圧領域２４は、ＶＬ１で始まり、最大電圧レベルＶＤＤのような高い電圧レベルで終わる。
【０００８】
高スレッショルド電圧トランジスタは、第４の電圧領域２４で動作し、第３の電圧領域２２で動作されることを期待されない。
【０００９】
第５、第６及び第７の電圧領域３２、３４及び３６は、典型的な記憶装置の挙動を表す。第５の電圧領域３２は、約ゼロ・ボルトで始まり、第２の電圧レベルＶＬ２で終わる。記憶装置は、情報を格納するためＶＬ２を超える電圧を受け取らなければならない。第６の電圧レベル３４は、ＶＬ２で始まり、第４の電圧レベルＶＬ４で終わる。記憶装置は、読み出し及び書き込み動作を可能にするためＶＬ４を超える電圧を受け取らなければならない。第７の電圧領域３６は、ＶＬ４で始まり、最大電圧レベルＶＤＤのような高い電圧レベルで終わる。
【００１０】
第２、第４及び第７の電圧領域１４、２４及び３６は、それらが電力消費と性能との間に妥協を与えるような最適な領域と考えることができる。多くのシステムにおいて、上記の３つのタイプのような様々なタイプのトランジスタが、単一の電圧／周波数領域内に含められ、従って、それらは、同じ電圧並びに同じクロック信号を受け取る。
【００１１】
電圧ＶＬ１は約０．５ボルトであり、ＶＬ２は約０．６ボルトであり、ＶＬ３は約０．７ボルトであり、ＶＬ４は約０．９ボルトであり、ＶＤＤは約１．５ボルトであると示すことができる。これらの値が一例としてのみ提供されていることに注目されたい。更に、本発明者が用いたのと同じ集積回路を用いるときでさえ、上記値は温度変化及びプロセス変動のような様々な条件に応答して変動し得ることに注目されたい。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
様々なタイプのトランジスタを含むシステムへ電圧及びクロック信号を与える方法及び装置を提供する必要性が存在する。
【課題を解決するための手段】
【００１３】
本発明は、添付の特許請求の範囲に記載されるような、システムに供給される電圧レベル及びクロック信号周波数を制御する方法及び装置を提供する。
【００１４】
本発明は、図面と関係した以下の詳細な説明からより完全に理解され且つ認められるであろう。
【発明を実施するための最良の形態】
【００１５】
以下の説明は、単一の周波数領域を含むシステムに関連する。これは、複数の周波数領域を含むシステムに適用することができることに注目されたい。典型的には、複数の周波数領域は、各周波数領域に対して別々の制御を要求する。
【００１６】
以下の説明はまた、Ｉ／Ｏトランジスタ、低スレッショルド・トランジスタ及び高スレッショルド・トランジスタを含む３つのトランジスタのタイプに関連する。これら３つのタイプのこの言及は、便宜上のみである。それは、他のタイプのトランジスタは、デバイス内の様々なトランジスタに供給される入力信号（例えば、クロック信号、供給電圧レベル、Ｉ／Ｏ構成信号のようなもの）に影響を及ぼす基準回路により表されることができるからである。例えば、システムは、３つ以上の異なるスレッショルド電圧により特徴付けられる３つ以上の異なるトランジスタを含み（、そして基準回路が、３つ以上の異なるスレッショルド電圧により特徴付けられる３つ以上の異なるトランジスタを表し得る）。更に別の例として、システムは、単一のタイプのトランジスタより多いトランジスタが駆動することができる電流量だけ異なる当該単一のタイプのトランジスタより多いトランジスタを含むことができ（、そして基準回路が、単一のタイプのトランジスタより多いトランジスタが駆動することができる電流量だけ異なる当該単一のタイプのトランジスタより多いトランジスタを表し得る）。
【００１７】
以下の例はＭＯＳＦＥＴトランジスタに言及しているが、これは、他のプロセスにより製造されるトランジスタが基準回路により表されることができるので必ずしもそうであるわけではないことに更に注目されたい。
【００１８】
本発明は、１又はそれより多い基準回路の挙動をモニタリングし、そしてそれに応答して、１又はそれより多い推定される回路に供給される電圧レベル、１又はそれより多い推定される回路に与えられるクロック信号周波数を決定することができ、又は１又はそれより多い回路の構成を変えることさえすることができる。典型的な推定される回路は、メモリ・モジュール、プロセッサ、周辺装置、Ｉ／Ｏドライバ、又は上記のものの一部、又は上記のもののそれぞれの一部分を含む。
【００１９】
「推定される回路」という用語は、（特に、性能及び電力消費の面での）当該推定される回路の挙動が基準回路の挙動に応答して推定されることを表している。
【００２０】
用語「トランジスタ・タイプ」は、或る一定の組のパラメータにより特徴付けられるトランジスタを意味する。異なるタイプのトランジスタは、例えば、スレッショルド電圧、又はトランジスタにより駆動される電流量のような、少なくとも１つの特性により互いに異なる。例えば、低いスレッショルド電圧により特徴付けられる第１のトランジスタは、高いスレッショルド電圧により特徴付けられるトランジスタとは異なるタイプであると考えられる。同じタイプのトランジスタですら、温度の相違、設計、プロセス変動及び類似のものを含む様々な理由に起因して、僅かに異なる特性を有することができることに注目されたい。
【００２１】
図２は、本発明の一実施形態に従った、複数の構成要素を含むシステム１００の概略図である。当該構成要素には、プロセッサ（又はコードを実行することが可能であるコントローラ）１１０、記憶装置１２０、Ｉ／Ｏモジュール１３０、割り込み要求制御器１４０、ＤＭＡ制御器１４５、クロック信号源２２０、電圧源２１０、及びオプションの同期制御ユニット２３０が含まれる。システム１００はまた、ハードウエア・モジュール２００を含む。プロセッサ１１０が、ハードウエア・モジュール２００と一緒に装置２３２を形成するソフトウエア・モジュール３００を実行することが都合良い。上記構成要素のそれぞれが、ハードウエア・モジュール２００の構成に依存した、特に、基準回路の構造に依存した、推定される回路であることができる。
【００２２】
本発明の一実施形態に従って、ソフトウエア・モジュール３００は、クロック信号源２２０並びに電圧源２１０を構成することが可能である電圧及びクロック信号源構成モジュール３１０を含む。上記構成は、例えば、これらの源によりアクセスされるレジスタへ制御値を書き込むことのような、様々な従来技術の方法により実行されることができる。
【００２３】
供給電圧及びクロック信号が集積回路へ与えられるとき、それらの値は、互いに対応すべきであることに注目されたい。従って、クロック周波数の変化は、通常、供給電圧の変化を伴うが、しかしこれは、必ずしもそうであるわけではない。様々なケースにおいて、上記の信号のうちの唯１つが、変えられて、通常では、他の信号の値に一致する。説明の便宜上、クロック周波数及び供給電圧の両方（上記の対は、電圧／周波数と呼ばれる。）が変えられると仮定する。
【００２４】
電圧及びクロック信号源構成モジュール３１０は、要求を受け取って、ハードウエア・モジュール内の少なくとも１つの回路からの電圧／周波数を（通常、割り込み要求制御器１４０により出された割り込みを介して）変え、そして当該要求を、クロック信号源２２０並びに電圧源２１０により理解され且つそれらに対してアクセス可能であることができるフォーマットへ変換することが可能である。
【００２５】
本発明の別の実施形態に従って、プロセッサ１１０はまた、オペレーティング・システム・コード３００を実行する。
【００２６】
更に別の実施形態に従って、ハードウエアにより実行されるタスクとソフトウエアにより実行されるタスクとの間の境界を変えることができる。例えば、周波数／電圧を変えるための決定を含むより多くのタスクが、ソフトウエアにより実行されることができる。
【００２７】
ハードウエア・モジュール２００は、割り込み要求制御器１４０、プロセッサ１１０及び同期制御ユニット２３０に接続される。同期制御ユニット２３０は、システム１００の全ての他の構成要素に接続される。幾らかの構成要素が他の構成要素に接続されることができる（例えば、記憶装置１２０がプロセッサ１１０に接続されることができる）ことが更に注目されるが、しかし、これは、必ずしもそうであるわけではない。
【００２８】
システム１００が様々な構成を有することができること、及び図２に示される構成要素がシステム１００の単一の例示的構成を単に表すことに注目されたい。典型的には、システム１００は、セルラ電話器のような移動装置内に含まれるが、しかしそれは、移動装置、静止型装置（例えば、デスクトップ・コンピュータのようなもの）及び類似のものの一部であることができる。
【００２９】
本発明の別の実施形態に従って、クロック信号源２２０は、システム１００の様々な構成要素に接続され、そして電圧源２１０は、システム１００の様々な構成要素に接続される一方、プロセッサ１１０が、又は更には同期制御ユニット２３０が、制御信号を上記クロック信号源２２０及び電圧源２１０に送る。
【００３０】
図２においては、システム１００の様々な構成要素が、ボックスにより表され、そして複数のボックスは、線により互いに接続されている。説明の便宜のため、様々な構成要素間で交換される信号の一部分のみが、示されている。破線は、制御線、バス、又は信号を表し、一方、連続線は、クロック信号、供給電圧信号、又はその両方の組み合わせを表す。
【００３１】
システム１００は、供給電圧ＶＤＤ並びに同期制御ユニット２３０からの或る一定の周波数Ｆのクロック信号ＣＬＫを受け取り、当該同期制御ユニット２３０は、ＶＤＤ及びＦのレベルを同期化し、それにより、例えば、供給された電圧ＶＤＤがシステム１００がクロック信号の周波数Ｆで動作するのを可能にしない場合を防止する。同期制御ユニット２３０は、クロック信号を受け取るためクロック信号源２２０に接続され、そしてまた供給電圧を受け取るため電圧源２１０に接続される。
【００３２】
クロック信号源２２０が２つのフェーズ・ロック・ループを含み、その１つのフェーズ・ロック・ループが現在の周波数の現在のクロック信号を供給している間に、他方のフェーズ・ロック・ループが次の周波数を有する次のクロック信号を供給するよう同調されることができることが都合良い。電圧源２１０はまた、２つの電圧源を含むことができるが、しかしこれは、必ずしもそうであるわけではない。同期制御ユニット２３０がソフトウエア構成要素により実現されることができ、そしてプロセッサ１１０の一体化している部分であることすら可能であることに更に注目されたい。唯１つのＰＬＬが漸進的に変化する（Ｏｎｌｙ  ｏｎｅ  ＰＬＬ  ＧＲＡＤＵＡＬＬＹ  ＣＨＡＮＧＥ．）。
【００３３】
ハードウエア・モジュール２００は、プロセッサ１１０、記憶装置１２０及びＩ／Ｏモジュール１３０内の様々なトランジスタ及び／又は構成要素を表す複数の基準回路を含む。ハードウエア・モジュール２００は、基準回路の挙動に応答して、どの電圧をこれらの構成要素に供給するべきかを決定し、そしてまたＩ／Ｏモジュール１３０の構成を決定するよう適合されている。
【００３４】
本発明の一実施形態に従って、ハードウエア・モジュール２００は、少なくとも１つの基準回路を含み、当該少なくとも１つの基準回路はまた、システム１００のようなシステムに属する長い導体（これはまた相互接続部と呼ばれる。）の指示を与える。
【００３５】
本発明者は、或る一定のタイプのトランジスタ（例えば、ｎ型及びｐ型の高スレッショルド電圧トランジスタ）からのトランジスタを含む追加の基準回路であって、リング発振器（ｒｉｎｇ  ｏｓｃｉｌｌａｔｏｒ）の様々な段が比較的長い相互接続部により接続された上記追加の基準回路を用いた。そのような基準回路の追加は、推定される回路の少なくとも一部が長い相互接続部により接続されている上記推定される回路の挙動の指示を与えることができる。典型的には、上記長い相互接続部は、リング発振器の動作を遅くし、そして上記効果は、推定される回路の性能を評価するとき考慮されることになる。
【００３６】
Ｉ／Ｏモジュールは、典型的には互いに並列に接続される複数のＩ／Ｏトランジスタを含むのに対して、上記Ｉ／Ｏトランジスタのうちの１又はそれより多いＩ／Ｏトランジスタを選択的に動作させることにより、上記Ｉ／Ｏモジュールのインピーダンスを変えて、所望のインピーダンスを与えることができる。
【００３７】
本発明の一実施形態に従って、システム１００の構成要素のうちの少なくとも１つ一部は、システム１００がスタンバイ状態に入るときオフにされる。例えば、システム１００がスタンバイ状態に入るとき、ハードウエア・モジュール２００は、オフにされることができる。
【００３８】
代替として、ハードウエア・モジュール２００の一部分のみが、活動状態にされて、記憶装置１２０のような一部の構成要素が正常動作のため少なくとも最小電圧を、またメモリの状態保持のための最小電圧を確実に受け取るようにする。
【００３９】
本発明の様々な実施形態に従って、装置２３２は、基準回路をモニタリングし、そしてシステム１００の様々な構成要素へ与えられる電圧及び／又はクロック周波数を変えるべきかどうかを絶えず判断する。本発明の別の実施形態に従って、このモニタリングは、周期的に適用される。
【００４０】
本発明の更に別の実施形態に従って、上記モニタリングは、１又はそれより多い事象（例えば、温度が或る一定レベルまで上昇すること、及び類似のもの）に応答して適用されることができる。
【００４１】
上記モニタリングは、様々な所定の要領で、又はランダムにさえ、或いはこれら両方の組み合わせにより適用されることができることに注目されたい。
【００４２】
装置２３２は、システム１００へ供給される周波数／電圧を増大させると決定するとき第１の方策を適用し、そしてシステム１００へ供給される周波数／電圧を減少させると決定するとき第１の方策と異なることが都合良い第２の方策を適用するよう適合されることができる。装置２３２は、供給される周波数／電圧を増大又は減少させると決定するとき、様々な方策、例えば、同じ又は実質的に同じ方策さえも適用することができることに注目されたい。
【００４３】
本発明の一実施形態に従って、たとえ単一の基準回路が周波数／電圧を上記の増大より多く増大させるべきである（例えば、性能劣化を防止する）ことを指示したとしても、全ての基準回路がそのような減分を予め形成することができることを指示する場合のみ電圧／周波数を低下させることができる。
【００４４】
異なる電圧／周波数の増分及び減分方策を適用することは、例えば、異なる優先順位を、供給される周波数／電圧を増大させる複数の要求、又は供給される周波数／電圧を減少させる複数の要求に割り当てることにより実行されることが都合良い。
【００４５】
ハードウエア・モジュール２００は、基準回路、並びに、判断に関連した構成要素を含み、そして供給される周波数／電圧の変化を引き起こすことができる割り込みを発生するため割り込み要求制御器１４０に接続される。上記で説明したように、判断に関連したタスクの一部は、ソフトウエアにより実行されることができるであろう。
【００４６】
ハードウエア・モジュール２００及びオプションのシステム１００又は更に割り込み要求制御器１４０の判断に関連した構成要素は、モニタリング回路と見なすことができる。
【００４７】
ソフトウエア・モジュール３００は、通常、割り込み要求に応答して、電圧源２１０及びクロック信号源２２０を構成する。電圧源２１０及びクロック信号源２２０の制御は、比較的単純であり、プロセッサ１１０に負荷をかけない。更に、その単純さは、ＤＭＡモジュール及び単純な制御器のような制限された処理能力を有する構成要素が電圧及びクロック信号源構成スキームを実行するのを可能にする。
【００４８】
その上、様々な既存のプロセッサは、電圧及びクロック信号周波数を設定する能力を有し、従ってこの能力を利用して、更に装置２３２及びシステム１００の効率を全体として増大する。
【００４９】
図３は、本発明の一実施形態に従ったハードウエア・モジュール２００の様々な構成要素を示す。
【００５０】
ハードウエア・モジュール２００は、複数の基準回路を含み、各基準回路は、通常、或る一定のタイプのトランジスタを含む。説明の便宜のため、３つの基準回路のみが示されている。各基準回路は典型的にはｎ型及びｐ型の両方のトランジスタを含むが、各基準回路は、（例えば、スレッショルド電圧、ファンアウト及び類似のものような）同じ特性のトランジスタを含むと仮定する。
【００５１】
ハードウエア・モジュール２００は、各トランジスタ・タイプの遅延を測定し、そしてそれに応答して、Ｉ／Ｏモジュールのようなモジュールのインピーダンスを決定し、又は供給される信号の電圧／周波数を変えるべきかを決定する。
【００５２】
本発明者は、リング発振器、及び或る一定の測定周期当たりの発振数を計数するカウンタを含む基準回路を用いたが、しかしトランジスタの速度は、他の要領、例えば、位相検出器により測定することができる。
【００５３】
ハードウエア・モジュール２００はまた、少なくとも１つのＩ／Ｏモジュールの構成を決定することを支援する。リング発振器の発振周期は、当該リングを形成するトランジスタのキャパシタンス、並びにそれらのインピーダンスに応じて変わる。リング発振器の発振周期を測定することにより、ハードウエア・モジュール２００は、Ｉ／Ｏトランジスタのインピーダンスを推定し、そしてそれに応答して、Ｉ／Ｏモジュール内のどのトランジスタを動作させるべきか決定することができる。より小さい遅延が、通常、より小さいインピーダンスと関連する。
【００５４】
ハードウエア・モジュール２００は、ハードウエア制御器３６０、ルックアップ・テーブル・レジスタ３５０、３つの基準回路３１０、３２０及び３３０、３つのカウンタ３１２、３２２及び３３２、３つの最小スレッショルド比較器３１４、３２４及び３３４、及び３つのレンジ比較器３１６、３２６及び３３６を含む。ハードウエア制御器３６０は、ハードウエア・モジュール２００の構成要素を制御し、そして例えば、測定セッションを開始し、そのようなセッションを終わりにし、及び類似のことをすることができる。
【００５５】
ルックアップ・テーブル・レジスタ３５０は、３つの基準回路のそれぞれの基準回路に対する最小スレッショルド値、並びに各基準回路に対する高い及び低いスレッショルドを受け取る。或る低いレンジ・スレッショルドは、上記の低いレンジ・スレッショルドに等しいことができるが、これは、必ずしもそうであるわけではないことに注目されたい。
【００５６】
１又はそれより多いスレッショルドが単一のタイプより多いタイプのトランジスタの予期される挙動に応答することができ、そしてまさに単一のトランジスタの挙動ではなくて複数のモジュールの挙動を表すことができることに更に注目されたい。
【００５７】
ルックアップ・テーブル・レジスタ３５０は、測定セッションが開始する前にプログラムされているルックアップ・テーブル３５２からスレッショルドを受け取る。ルックアップ・テーブル３５２は、様々な温度、電圧及びクロック信号条件での予期される挙動を表すことができる。
【００５８】
ルックアップ・テーブル３５２は、測定された温度値、供給電圧値、クロック周波数、及び類似のものを与えることによりアクセスされることができる。
【００５９】
図１に戻って参照し、第１の基準回路３１０は、低いスレッショルドより高いＶｔトランジスタの挙動を示し、並びに、最小スレッショルドは、ＶＬ１の電圧が高いＶｔトランジスタに供給されるとき予期されるカウント数に設定されることができると仮定する。高いスレッショルドは、ＶＬ５がそのようなトランジスタに与えられるときの予期されるカウント数を表す。
【００６０】
いずれのカウンタのカウント数がそのカウンタの最小スレッショルドに達する場合、供給電圧を増大する高い優先順位の要求が、割り込み要求によりプロセッサ１１０に送られる。
【００６１】
第１の基準回路３１０は、第１のカウンタ３１２に接続される。第１のカウンタ３１２は、第１の基準回路３１０の発振を或る一定の期間にわたりカウントし、そしてそのカウント数を第１の最小スレッショルド比較器３１４及び第１のレンジ比較器３１６に送る。それらの比較器は、このカウント数を、ルックアップ・テーブル・レジスタ３５０から受け取ったスレッショルドと比較し、そして供給される電圧を上昇させる要求か、それを低下させる要求か、それを全く変えない要求かのいずれかを決定する。
【００６２】
これらの比較器はまた、通常、１又はそれより多いスレッショルドと受け取られたカウント数との間の差に応答して、要求された変化量の指示を与えることができる。第２の基準回路３２０、第２のカウンタ３２２、第２の最小スレッショルド比較器３２４、及び第２のレンジ比較器３２６は、第１の基準回路３１０、第１のカウンタ３１２、第１の最小スレッショルド比較器３１４、及び第１のレンジ比較器３１６と同様に、互いに接続され、そして互いに相互作用を行う。同じことが、第３の基準回路３３０、第３のカウンタ３３２、第３の最小スレッショルド比較器３３４、及び第３のレンジ比較器３３６に当てはまる。
【００６３】
図３は、ルックアップ・テーブル及びルックアップ・テーブル・レジスタを示していることに注目されたい。本発明の他の実施形態に従って、基準回路の予期される挙動を表すパラメータを与える他の手段を設けることができる。例えば、予期される挙動は、数学的関数により表されることができ、ルックアップ・テーブルは、単一の記憶構成要素及び類似のものの中に格納されることができる。
【００６４】
図４は、複数のタイプのトランジスタを含むシステムに供給される電圧レベル及びクロック信号周波数を制御する方法４００のフロー・チャートである。異なるタイプのトランジスタは、スレッショルド電圧及びインピーダンスのような、しかしこれらに限定されるものではない少なくとも１つの特性により異なる。
【００６５】
方法４００は、複数のタイプのトランジスタの挙動を表す１又はそれより多い基準回路を設けるステップ４１０により開始する。従って、単一の基準回路は、１又はそれより多い異なるタイプのトランジスタの挙動を表すことができる。基準回路は、集積回路のようなシステムの周波数領域内にある様々な推定される回路の挙動について或る指示を与える。
【００６６】
ステップ４１０には、少なくとも１つの入力信号を１又はそれより多い基準回路に供給し、そして１又はそれより多い基準回路の挙動をモニタリングするステップ４２０が続く。複数の基準回路が存在する場合一部のみをモニタリングすることができることに注目されたい。少なくとも１つの入力信号は、推定される回路に供給される電圧供給信号であることが都合良い。例えば、或る一定のトランジスタと関連した遅延が位相検出器を用いて評価される場合、当該位相検出器がまた、クロック信号を受け取る。上記挙動をモニタリングするため用いられた様々なカウンタ、比較器、及び論理は、クロック信号を受け取ることができることに注目されたい。このクロック信号のクロック周波数は、推定される回路に与えられるクロック信号と異なることができるが、しかしこれは、必ずしもそうであるわけではない。より低い周波数クロック信号をモニタリング回路に与えることにより、そのモニタリングの構成要素の電力消費を低減することができる。本発明の様々な実施形態に従って、ステップ４２０及びシーケンス４２０−４５０は、様々な要領で初期化されることができる。それらは、絶えず、周期的に、１又はそれより多い事象に応答して、所定の要領で、ランダムに、又はこれらのいずれかの組み合わせで、実行されることができる。
【００６７】
ステップ４２０には、１又はそれより多い推定される回路に与えられる１又はそれより多い出力信号の特性を決定するステップ４３０が続く。出力信号は、クロック信号であることができ、そしてその特性は、クロック周波数であることができる。別の出力信号は、電圧供給信号であることができ、そしてその特性は、電圧レベルである。更に別の出力信号は、実質的に所望のインピーダンスを達成するように、Ｉ／Ｏモジュールの構成を決定することができる。
【００６８】
本発明の一実施形態に従って、上記の決定することは、モニタリングされたパラメータを、１又はそれより多いスレッショルドのような１又はそれより多い予期されるパラメータと比較することを含む。
【００６９】
上記の決定することは、電圧レベル及び／又はクロック信号周波数を増大するための第１の方策を適用すること、そして電圧レベル及び／又はクロック信号周波数を低減するための第２の方策を適用することを含むことが都合良い。
【００７０】
本発明の一実施形態に従って、供給される電圧及び／又はクロック周波数を増大する要求は、単一の基準回路のみがシステムの性能が妨害されることができることを指示する場合に発生される。供給される電圧及び／又はクロック周波数の低減は、全ての基準回路がそのような低減が許容できることを指示した場合のみ開始されることになることが都合良い。
【００７１】
ステップ４３０には、上記の少なくとも１つの出力信号を１又はそれより多い推定される回路に与えるステップ４４０が続く。これらの１又はそれより多い入力信号が、周波数領域内で、推定されない回路に与えられることができ、そして異なる構成要素が、異なる出力信号を受け取ることができることに注目されたい。例えば、制御信号は、Ｉ／Ｏモジュールのみに与えられることができる。
【００７２】
本発明の一実施形態に従って、モニタリングは、１又はそれより多いタイプのトランジスタから作られたリング発振器を含む基準回路のような基準回路の遅延を測定することを含む。従って、実質的に同じスレッショルド電圧を有し且つ実質的に同じ電流量を駆動することができるＰＭＯＳトランジスタ及びＮＭＯＳトランジスタは、単一のリング発振器を形成することができる。
【００７３】
上記の与えるステップ４４０は、供給源及びクロック信号源を構成することを含んでもよい。
【００７４】
本明細書で説明されたものの変化、変更及び他の実施形態が、特許請求の範囲に記載された本発明の趣旨及び範囲から逸脱することなしに、当業者により行われるであろう。従って、本発明は、上記の例示的記載により定義されるべきではなく、代わりに、特許請求の範囲の趣旨及び範囲により定義されるべきである。
【図面の簡単な説明】
【００７５】
【図１】図１は、２つのトランジスタ・タイプ並びにメモリ回路の挙動を示す。
【図２】図２は、本発明の一実施形態に従った装置を示す。
【図３】図３は、本発明の一実施形態に従った装置の様々なモジュールの概略図である。
【図４】図４は、本発明の一実施形態に従った方法のフロー・チャートである。
【図１】
2008520014.tif 000003
【図２】
2008520014.tif 000004
【図３】
2008520014.tif 000005
【図４】
2008520014.tif 000006
【国際調査報告】
2008520014.tif 000007
2008520014.tif 000008