(57)【要約】  ポーラ変調送信機における電力増幅器の供給信号と入力信号との間の遅延不整合を動的に補償するための方法および装置。本発明による一つの例示的なポーラ変調送信機には、電力増幅器、位相変調器、レギュレータ、遅延追跡回路、および遅延回路が含まれる。位相変調器が、１つまたは複数の位相信号に応じて増幅器入力信号を導き出すのに対して、レギュレータは、振幅信号に応じて増幅器供給信号を導き出す。遅延追跡回路は、振幅信号および増幅器供給信号に基づいて、観察された振幅経路遅延を追跡する。遅延回路は、観察された振幅経路遅延に応じて、位相信号に関連する経路遅延を調整し、遅延不整合を補償する。
2008514044.tif 000002
【特許請求の範囲】
【請求項１】
ポーラ変調送信機の電力増幅器用の増幅器供給信号と増幅器入力信号との間の遅延不整合を動的に補償する方法であって、
１つまたは複数の位相信号に応じて前記増幅器入力信号を生成することと、
振幅信号に応じて前記増幅器供給信号を生成することと、
前記振幅信号と前記増幅器供給信号との間の観察された振幅経路遅延を追跡することと、
前記観察された振幅経路遅延を追跡することに応じて、前記１つまたは複数の位相信号に関連する経路遅延を調整し、前記遅延不整合を補償することと、
を含む方法。
【請求項２】
前記観察された振幅経路遅延を追跡することが、
前記振幅信号に可変遅延を与えて、遅延振幅信号を生成することと、
前記遅延振幅信号と前記増幅器供給信号との間の比較に基づいて、遅延誤差信号を決定することと、
前記遅延誤差信号に応じて前記可変遅延を調整することと、
を含む、請求項１に記載の方法。
【請求項３】
前記遅延誤差信号を決定することが、
前記遅延振幅信号に基づいて第１のタイミング指標を生成することと、
前記増幅器供給信号に基づいて第２のタイミング指標を生成することと、
前記第１および第２のタイミング指標を比較して前記遅延誤差信号を決定することと、
を含む、請求項２に記載の方法。
【請求項４】
前記第１のタイミング指標を生成することが、
前記遅延振幅信号の時間平均を生成することと、
前記遅延振幅信号と前記遅延振幅信号の前記時間平均との間の比較に基づいて、前記第１のタイミング指標を生成することと、
を含む、請求項３に記載の方法。
【請求項５】
前記第２のタイミング指標を生成することが、
前記増幅器供給信号の時間平均を生成することと、
前記増幅器供給信号と前記増幅器供給信号の前記時間平均との間の比較に基づいて、前記第２のタイミング指標を生成することと、
を含む、請求項３に記載の方法。
【請求項６】
前記第１および第２のタイミング指標を比較することが、
前記第１のタイミング指標の第１の遷移を検出することと、
前記第２のタイミング指標の第２の遷移を検出することと、
前記第１および第２の遷移間の比較に基づいて、前記遅延誤差信号を決定することと、
を含む、請求項３に記載の方法。
【請求項７】
前記可変遅延を調整することが、前記第１の遷移の時間と前記第２の遷移の時間との間の差に等しい量だけ前記可変遅延を調整することを含む、請求項６に記載の方法。
【請求項８】
前記可変遅延を調整することが、前記第１の遷移が前記第２の遷移の前に生じる場合には、所定の固定遅延を前の可変遅延に加えることを含む、請求項６に記載の方法。
【請求項９】
前記可変遅延を調整することが、前記第１の遷移が前記第２の遷移の後に生じる場合には、所定の固定遅延を前の可変遅延から引くことを含む、請求項６に記載の方法。
【請求項１０】
前記可変遅延を調整することが、前記第１および第２の遷移間の前記比較に応じて、充電回路における電荷を調整することを含む、請求項６に記載の方法。
【請求項１１】
前記充電回路における前記電荷を調整することが、前記第１の遷移が前記第２の遷移の前に生じる場合には、所定の量だけ前記電荷を増加させることを含む、請求項１０に記載の方法。
【請求項１２】
前記充電回路における前記電荷を調整することが、前記第２の遷移が前記第１の遷移の前に生じる場合には、所定の量だけ前記電荷を減少させることを含む、請求項１０に記載の方法。
【請求項１３】
増幅器供給信号と増幅器入力信号との間の遅延不整合を動的に補償するポーラ変調送信機であって、
電力増幅器と、
１つまたは複数の位相信号に応じて前記増幅器入力信号を生成する位相変調器と、
振幅信号に応じて前記増幅器供給信号を生成するレギュレータと、
前記振幅信号と前記増幅器供給信号との間の観察された振幅経路遅延を追跡する遅延追跡回路と、
前記観察された振幅経路遅延に応じて、前記１つまたは複数の位相信号に関連する経路遅延を調整し、前記遅延不整合を補償する遅延回路と、
を含むポーラ変調送信機。
【請求項１４】
前記遅延追跡回路が、
前記振幅信号に可変遅延を与えて、遅延振幅信号を生成する可変遅延回路と、
前記遅延振幅信号と前記増幅器供給信号との間の比較に基づいて生成された遅延誤差信号に応じて前記可変遅延を調整する遅延プロセッサと、
を含む、請求項１３に記載のポーラ変調送信機。
【請求項１５】
前記遅延プロセッサが、
前記遅延振幅信号に基づいて第１のタイミング指標を生成する第１のタイミング回路と、
前記増幅器供給信号に基づいて第２のタイミング指標を生成する第２のタイミング回路と、
前記第１および第２のタイミング指標に基づいて前記遅延誤差信号を決定するタイミング誤差検出器と、
を含む、請求項１４に記載のポーラ変調送信機。
【請求項１６】
前記第１のタイミング回路が、
前記遅延振幅信号の時間平均を生成する平均回路と、
前記遅延振幅信号と前記遅延振幅信号の前記時間平均との間の比較に基づいて、前記第１のタイミング指標を生成する比較器と、
を含む、請求項１５に記載のポーラ変調送信機。
【請求項１７】
前記第２のタイミング回路が、
前記増幅器供給信号の時間平均を生成する平均回路と、
前記増幅器供給信号と前記増幅器供給信号の前記時間平均との間の比較に基づいて、前記第２のタイミング指標を生成する比較器と、
を含む、請求項１５に記載のポーラ変調送信機。
【請求項１８】
前記タイミング誤差検出器が、
前記第１のタイミング指標に関連する第１の遷移と前記第２のタイミング指標に関連する第２の遷移との間の比較に基づいて、前記遅延誤差信号を生成する早／遅検出器と、
前記遅延誤差信号に基づいて前記可変遅延を調整するアキュムレータと、
を含む、請求項１５に記載のポーラ変調送信機。
【請求項１９】
前記アキュムレータが、前記第１の遷移が前記第２の遷移の前に生じる場合には、所定の遅延を前の可変遅延に加える、かつ前記第２の遷移が前記第１の遷移の前に生じる場合には、前記所定の遅延を前記前の可変遅延から引く結合回路を含む、請求項１８に記載のポーラ変調送信機。
【請求項２０】
前記アキュムレータが充電回路を含み、前記早／遅検出器が、前記第１および第２の遷移間の前記比較に基づいて、所定の電荷を前記充電回路に印加する電荷ポンプを含む、請求項１８に記載のポーラ変調送信機。
【請求項２１】
前記電荷ポンプが、前記第１の遷移が前記第２の遷移の前に生じる場合には、前記所定の電荷を前記充電回路に加え、前記電荷ポンプが、前記第２の遷移が前記第１の遷移の前に生じる場合には、前記充電回路から前記所定の電荷を除去する、請求項２０に記載のポーラ変調送信機。
【請求項２２】
前記遅延回路が、前記充電回路の電荷に対応する群遅延を有するフィルタを含み、前記フィルタの前記群遅延が、前記増幅器供給信号と前記増幅器入力信号との間の前記遅延不整合を補償する、請求項２０に記載のポーラ変調送信機。
【請求項２３】
請求項１３に記載のポーラ変調送信機を含む携帯機器。
【請求項２４】
増幅器供給信号と増幅器入力信号との間の遅延不整合を動的に補償するポーラ変調送信機であって、
電力増幅器と、
１つまたは複数の位相信号に応じて前記増幅器入力信号を導き出す位相変調器と、
振幅信号に応じて前記増幅器供給信号を導き出すレギュレータと、
前記振幅信号および前記増幅器供給信号から、観察された振幅経路遅延を決定するための手段と、
前記振幅経路遅延に応じて、１つまたは複数の位相信号に関連する経路遅延を調整し、前記遅延不整合を補償するための手段と、
を含むポーラ変調送信機。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の背景
本発明は、一般にポーラ変調送信機に関し、特に、ポーラ変調送信機の振幅および位相信号間の遅延不整合のための動的補償に関する。
【背景技術】
【０００２】
広域無線接続のためのパケット交換データトラフィックゆえに、およびデータレートを増加させる必要ゆえに、既存のＧＳＭ（グローバル・システム・フォー・モバイル・コミュニケーション）ネットワークを用いたパケットデータ送信が可能になるようにＧＰＲＳ（汎用パケット無線システム）規格が開発された。その結果、ＧＰＲＳ携帯端末は、典型的にはＧＳＭのために用いられる比較的一定した包絡線の送信機チェーン（constant-envelope transmitter chains）を引き続き用いることが可能である。さらに、ＥＤＧＥ（Enhanced Data rates for GSM Evolution）サービス用のより高いビットレートを得るために、変調フォーマットは、ＧＭＳＫ（Gaussian pre-filtered Minimum Shift Keying）から、送信波形のスペクトル特性を大部分は不変に維持できるプリフィルタリング機能を備えた、より帯域幅効率のよい（３π／８）−８ＰＳＫ（３π／８シンボル−シンボル相回転を伴う８相位相偏位変調）へ変更された。
【０００３】
カーテシアン変調送信機（Cartesian modulation transmitters）およびポーラ変調送信機は、所望の変調フォーマットを実行するために従来的に用いられている。カーテシアン変調送信機は、送信波形の有効で完全なベースバンド表現である同相（Ｉ）および直角位相（Ｑ）信号を生成する。かかる信号は、たとえば、普通に用いられる線形ＩＱアップコンバーション送信機によって、無線周波数（ＲＦ）キャリア（すなわち所望の送信チャネル）に一緒に直接変換することができる。
【０００４】
ポーラ変調送信機の場合には、カーテシアン−ポーラ変換器が、式（１）、すなわち、
【数１】
2008514044.tif 000003
に従って、カーテシアンＩおよびＱ座標を極座標へ変換してもよい。ここで、Ｒ（ｔ）は、送信波形の瞬間的振幅を含む振幅信号（ＲＦ送信信号の包絡線）を表し、およびθ（ｔ）が、一定包絡線のＩＱ位相信号を表わす。今や、振幅および位相が別個の成分であるので、ポーラ変調送信機は、振幅および位相変調をＲＦキャリアに、独立して有利に重畳することができる。
【０００５】
ポーラ変調送信機は、送信機回路の少なくともアナログ部分において、送信される信号が振幅および位相信号として表わされるという事実によって特徴づけられる。振幅および位相信号が、送信機回路の異なる経路を伝わるので、振幅および位相信号は、異なる経路遅延を経験する可能性がある。その結果、電力増幅器、すなわち位相および振幅の信号が再結合されるポイントにおいて、振幅および位相信号間の遅延不整合が存在する可能性がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
遅延不整合は、隣接チャネル電力比（ＡＣＰＲ）を劣化させる可能性がある。現在の規格によれば、４００ｋＨｚで−５４ｄＢ以下および６００ｋＨｚで−６０ｄＢ以下のＡＣＰＲが必要である。理想的なスペクトル（図２を参照）は、余裕をもってこれらの要件を満たす。ＥＤＧＥ仕様周波数４００ｋＨｚ（ＡＣＰＲ≦−５４ｄＢ）および６００ｋＨｚ（ＡＣＰＲ≦−６０ｄＢ）におけるＡＣＰＲのさらなる評価が示すところによれば、シンボル時間の最大２％の、位相および振幅波形間の遅延不整合は許容可能である。しかしながら、遅延不整合が２％を超える場合には、ＡＣＰＲ仕様要件の両方とも守られない。従来のポーラ変調送信機が、典型的には約４％の遅延不整合を持ち込むので、遅延不整合補償は、現在の規格要件を満たすために必要である。
【課題を解決するための手段】
【０００７】
発明の概要
本発明には、ポーラ変調送信機における電力増幅器の供給信号と入力信号との間の遅延不整合を動的に補償する方法および装置が含まれる。例示的な一実施形態において、ポーラ変調送信機には、電力増幅器、位相変調器、レギュレータ、遅延追跡回路、および遅延回路が含まれる。位相変調器が、１つまたは複数の位相信号に応じて増幅器入力信号を導き出すのに対して、レギュレータは、振幅信号に応じて増幅器供給信号を導き出す。遅延追跡回路は、増幅器供給信号と振幅信号との間の観察された遅延（observed delay）に基づいて、振幅経路遅延（amplitude path delay）を追跡する。遅延回路は、観察された振幅経路遅延に応じて、１つまたは複数の位相信号に関連する経路遅延を調整し、遅延不整合を補償する。遅延回路は、位相信号経路に置かれる。遅延追跡回路は、１つまたは複数の位相信号に関連する経路遅延を調整する制御信号を生成して、遅延不整合を補償する。
【発明を実施するための最良の形態】
【０００８】
発明の詳細な説明
図１は、従来のポーラ変調送信機１０のブロック図を示す。ポーラ変調送信機１０には、波形発生器１２、カーテシアン−ポーラ変換器１４、デジタル−アナログ変換器（ＤＡＣ）１６、１８、フィルタ２０、２２、位相変調器２４、レギュレータ２６、電力増幅器２８、およびアンテナ３０が含まれる。波形発生器１２は、データ入力シンボルに応じて同相（Ｉ）および直角位相（Ｑ）出力信号を生成する。カーテシアン−ポーラ変換器１４は、式（２）に従ってＩＱ信号の振幅を抽出する。
【数２】
2008514044.tif 000004
カーテシアン−ポーラ変換器１４はまた、式（３）に従って、一定振幅を備えた元のＩＱ位相情報を表わす位相信号θを生成する。
【数３】
2008514044.tif 000005
位相信号θは、ＩおよびＱの位相成分φＩおよびφＱに分離してもよく、式（４）が、θとφＩおよびφＱとの間の関係を示すことが、当業者には理解されよう。
【数４】
2008514044.tif 000006
簡略化のために、位相信号は、本明細書においてθで表わされる。しかしながら、本発明が、ＩおよびＱの位相成分φＩおよびφＱにも同様に当てはまることが理解されよう。
【０００９】
ＤＡＣ１６、１８は、デジタル振幅および位相信号をそれぞれアナログ領域に変換し、一方で再構成フィルタ２０、２２は、アナログ振幅および位相信号から、それぞれ、エイリアスおよび量子化雑音を除去する。位相変調器２４は、アナログ位相信号を無線周波数（ＲＦ）キャリアに重畳し、任意の公知の手段に従って電力増幅器２８に増幅器入力信号Ｐｉｎを供給する。アナログ振幅信号Ｒが、レギュレータ２６の出力電圧（または電流）を制御して、電力増幅器に２８に増幅器供給信号Ｐｓを供給する。レギュレータ２６の典型的なインプリメンテーションには、限定するわけではないが、リニアレギュレータおよびスイッチモード供給レギュレータが含まれる。
【００１０】
電力増幅器２８は、増幅器供給信号Ｐｓに応じて、増幅器入力信号Ｐｉｎを増幅する。例示的な一実施形態において、電力増幅器２８には、たとえばＣ級電力増幅器などのスイッチングタイプが含まれるが、このタイプは、利用可能な半導体およびアセンブリ技術の制約があるけれども、本来、理想的なスイッチ動作に近い低損失特性を有する。アンテナ３０は、結果として得られた信号を、当該技術分野において公知の任意の手段に従い無線インタフェースを通じて送信する。
【００１１】
電力増幅器２８のＲＦ出力振幅が供給電圧に線形的に従うので、電力増幅器２８は、ベースバンド振幅信号ＲをＲＦキャリア上でその包絡線として転送するために、増幅器供給信号Ｐｓを用いる。したがって、振幅および位相経路のそれぞれに沿って、振幅および位相信号が等しい経路遅延を有する限り、電力増幅器２８は、理想的な方法で所望の送信スペクトルを再生する。ＥＤＧＥ規格のための図２に示すように、この理想的な送信スペクトルは、４００ｋＨｚ（≦−５４ｄＢ）および６００ｋＨｚ（≦−６０ｄＢ）のＡＣＰＲ要件を満たす。しかしながら、図３に示すように、増幅器供給信号と増幅器入力信号との間における遅延不整合の増加によって、ＡＣＰＲが不適切に増加される。特に、図４は、ＡＣＰＲと遅延不整合との間の関係を示す。図４に示すように、経路遅延不整合は、４００ｋＨｚおよび６００ｋＨｚのＡＣＰＲ要件を両方とも満たすために、シンボル周期（Ｔｓ）の２％以下でなければならない。
【００１２】
経路遅延不整合をよりよく理解するために、振幅信号経路に関連する遅延と位相信号経路に関連する遅延との間の不整合の原因を、以下で簡単に説明する。第１に、カーテシアン−ポーラ変換がデジタル的に行われるので、カーテシアン−ポーラ変換器１４における位相および振幅信号経路に関連する遅延が完全に整合し得ることは理解されよう。さらに、ＤＡＣ１６および１８に関連する遅延は、たとえば、デルタ−シグマＤＡＣ（ΔΣ−ＤＡＣ）など、完全なデジタルインプリメンテーションを仮定する場合には、構成によって完全に整合できる。
【００１３】
アナログ再構成フィルタ２０、２２は、位相変調器と同じダイに共に配置されるオンチップフィルタとして典型的に実現される。その結果、フィルタ２０、２２は、両方の経路において、同じ物理的インプリメンテーションおよびレイアウトを共有可能であり、それによって、良好な経路遅延整合が保証される。これらのフィルタ２０、２２において、遅延の整合精度に対して基本的な制限はないが、しかしチップサイズおよび電力消費に関するかなり実際的な考慮のために、遅延整合精度が制限されることが理解されよう。フィルタ２０、２２によって引き起こされる典型的な遅延不整合は、０．１％Ｔｓ範囲であろう。
【００１４】
したがって、上記の説明に基づいて、振幅および位相経路遅延が、位相変調器２４およびレギュレータ２６まではほぼ整合すると仮定される。しかしながら、位相変調器２４の帯域幅がＲＦキャリア周波数（ＧＨｚ）と少なくとも等しいのに対して、レギュレータ２６の帯域幅が、典型的に、せいぜい数ＭＨｚのオーダであるので、レギュレータ２６によって引き起こされる経路遅延は、位相変調器２４の経路遅延と著しく異なる可能性がある。典型的には、遅延は、１０００倍異なる。したがって、下記では、レギュレータ２６が、経路遅延不整合の大部分を引き起こすと仮定する。
【００１５】
スイッチングレギュレータ２６の場合には、レギュレータインプリメンテーションのサンプリング特性によって、出力電圧または電流変調帯域幅が、ナイキスト周波数すなわちスイッチング周波数の半分に基本的に制限される。現在利用可能な技術を用いると、スイッチング周波数は、数（最大１０）ＭＨｚに制限される。リニア供給レギュレータ２６では、変調器において達成可能な帯域幅は、ＰＡの供給デカップリングコンデンサ、およびレギュレータ装置の電力消費によって制限される。現実的な仮定の下では、リニア供給レギュレータ２６の帯域幅は、同様に数ＭＨｚに制限される。したがって、一次周波数応答を備えた１ＭＨｚの振幅変調３ｄＢ帯域幅を仮定すると、レギュレータ２６の経路遅延は約１６０ナノ秒になる可能性があり、これは、ＥＤＧＥにおけるシンボル周期Ｔｓの４．３％に相当する。したがって、レギュレータ２６は、位相信号θの経路遅延と約４％Ｔｓ異なる、振幅信号Ｒの経路遅延を引き起こす可能性があり、これは、上述の２％制限をかなり超えている。
【００１６】
図５は、遅延不整合を補償するための固定ｎ−サンプル遅延を備えた遅延回路３２を含む従来のポーラ変調送信機１０のブロック図を示す。図５のインプリメンテーションは、ＤＡＣ１６、１８が、シングルビットΔΣ−ＤＡＣによって供給されるような極めてオーバーサンプリングされたデジタル出力信号を供給すると仮定している。オーバーサンプリングレートは、必要なほぼ＋／−２％Ｔｓ未満の遅延分解能が達成可能なように、十分に高い必要がある。これは、ＤＡＣ１６、１８のサンプリングレートが、シンボルレートの５０倍を超える必要があることを意味するが、それは容易に達成可能である。実際に、必要なサンプリングレートの１０倍以上のサンプリングレート、たとえばシンボルレートの５００倍が、普通に用いられる（たとえば１００ＭＨｚ）。
【００１７】
図５のポーラ変調送信機１０において、遅延回路３２は、位相信号θに既知のｎ−サンプル遅延を施す固定遅延回路３２である。しかしながら、一般に遅延不整合は事前に知ることはできないので、図５のポーラ変調送信機１０は、ある選択された「名目的」状態（'nominal' condition）に対して、遅延回路３２によって提供される遅延調整を決定するために、少なくとも送信機１０の製造中に較正ステップを必要とする。この較正ステップによって、所定の動作点の高／低帯域幅など、レギュレータ２６における全体的な処理公差（processing tolerances）の影響が主として除去される。
【００１８】
しかしながら、ポーラ変調送信機１０が、選択された名目的状態でいつも動作するとは限らないことが理解されよう。２つの経路間の遅延不整合はまた、瞬間的な動作状態および環境状態に依存するので、遅延不整合は、変化する動作状態および環境状態と共に変化する。たとえば、リニアレギュレータ２６の帯域幅が、負荷電流におおむね比例して拡大縮小することを、当業者は理解されよう。したがって、電力増幅器２８の出力電力レベルが変化するにつれて、レギュレータ２６の遅延もまた変化する。さらに、レギュレータ２６の帯域幅はまた、その動作温度に依存する。その結果、レギュレータ２６に関連する遅延は、無線ネットワークへの接続期間にわたって変化する。したがって、遅延回路３２によって供給される固定遅延は、変化する動作状態および環境状態ゆえに変化する遅延不整合を、いつも適切に補償するわけではない。
【００１９】
代替として、より積極的な較正方式を用いて、一度だけの工場較正ステップを排除し、レギュレータ２６の実験室での特徴付けに基づき、特定の設計に対して遅延回路３２のｎ−サンプル遅延を一度設定してもよい。これは、工場試験を容易にし較正時間を減らす一方で、遅延不整合補償のさらなる柔軟化（softening）につながる。なぜなら、このアプローチは、たとえば製造公差によって引き起こされる、レギュレータ遅延における変動を補償しないからである。
【００２０】
これらの問題と取り組むために、本発明は、増幅器入力信号と増幅器供給信号との間の遅延不整合を動的に調整するポーラ変調送信機を提供する。図６は、本発明による一つの例示的なポーラ変調送信機１００のブロック図を示す。上述のフィルタ２０、２２、位相変調器２４、レギュレータ２６、電力増幅器２８、およびアンテナ３０に加えて、図６のポーラ変調送信機１００には、遅延追跡回路１１０および可変遅延回路１６０が含まれる。
【００２１】
本発明によれば、遅延追跡回路１１０は、閉ループフィードバックシステムを用いて、振幅信号と増幅器供給信号との間の観察された遅延不整合を追跡し、レギュレータ２６の経路遅延を決定する。遅延不整合の追跡に応じて、遅延追跡回路１１０は、制御信号１０２を生成する。遅延回路１６０は、制御信号１０２に応じて、位相信号θに関連する経路遅延を調整し、増幅器入力信号と増幅器供給信号との間の遅延不整合を補償する。
【００２２】
例示的な一実施形態において、遅延追跡回路１１０には、可変遅延回路１１２および遅延プロセッサ１１４が含まれる。可変遅延回路１１２は、観察された経路遅延を振幅信号Ｒの一部に施し、遅延振幅信号ＲＤＥＬを生成する。遅延振幅信号ＲＤＥＬおよび増幅器供給信号Ｐｓを用いて、遅延プロセッサ１１４は、制御信号１０２を決定する。閉ループシステムがレギュレータ２６の利得に敏感になるのを防ぐために、２つのパルス列が、遅延プロセッサ１１４によって生成され処理されて、制御信号１０２が決定される。その目的のために、一つの例示的な遅延プロセッサ１１４には、振幅信号タイミング回路１１６、供給信号タイミング回路１２２、およびタイミング誤差検出器１３０が含まれる。振幅信号タイミング回路１１６における比較器１１８が、遅延振幅信号ＲＤＥＬを、平均回路１２０によって生成された、遅延振幅信号の時間平均＜ＲＤＥＬ＞と比較することによって、振幅タイミング指標信号Ａを供給する。同様に、供給信号タイミング回路１２２における比較器１２４が、増幅器供給信号Ｐｓを、平均回路１２６によって生成された増幅器供給信号の時間平均＜Ｐｓ＞と比較することによって、供給タイミング指標信号Ｂを供給する。平均回路１２０、１２６は、任意の公知の平均回路を含んでもよい。たとえば、図１０に示すように、平均回路１２０、１２６には、一次ＲＣ低域通過フィルタを含んでもよい。
【００２３】
図７は、振幅信号タイミング回路１１６のための例示的な入力信号（ＲＤＥＬ、＜ＲＤＥＬ＞）および振幅タイミング指標信号Ａを示す。図７に示すように、比較器１１８は、ＲＤＥＬを＜ＲＤＥＬ＞と比較し、理想的な比較器出力である振幅タイミング指標信号Ａを生成する。供給信号タイミング回路１２２が、Ｐｓを＜Ｐｓ＞と比較し、同様の比較器出力である供給タイミング指標信号Ｂを供給信号タイミング回路１２２のために生成することが、理解されよう。
【００２４】
図７は理想的な比較器出力を示すけれども、実際には、比較器１１８、１２４が、図８に示すような出力を生成することが理解されよう。それよりむしろ、レギュレータ２６が、より高い増幅器効率に必要な高出力レベルでしばしば生じるクリッピングの発生ゆえに、典型的にはいくらかの非線形性を示すので、比較器１１８、１２４の出力は、典型的にはクリッピング歪みを示す。２％の遅延不整合を伴うこのクリッピングの影響を図８に示す。しかしながら、後述のように、本発明によって提供される動的遅延不整合補償は、クリッピング歪みの影響を克服するのに十分である。
【００２５】
いずれにしても、タイミング誤差検出器１３０は、振幅タイミング指標信号Ａと供給タイミング指標信号Ｂとの間の時間不整合または遅延誤差を検出し、検出した時間不整合に応じて制御信号１０２を生成する。制御信号１０２は、遅延追跡回路１１０の可変遅延回路１１２、および位相信号経路における遅延回路１６０の両方に印加される。その際、制御信号１０２は、遅延回路１６０により位相経路に加えられる補償遅延を、遅延追跡回路１１０によって決定された、振幅信号と増幅器供給信号との間の推定された遅延不整合と一致させることによって、位相経路のための補償遅延を定義する。
【００２６】
ここで図９Ａ〜９Ｃを見ると、タイミング誤差検出器１３０の一般的な動作が、異なる入力シナリオに対して述べられる。タイミング誤差検出器１３０への入力部で生じる可能性のある３つの基本的なシナリオがある。第１のシナリオでは、信号ＡおよびＢが、互いに対して早いかまたは遅い（図９Ａ）。この場合には、タイミング誤差検出器１３０は、遅延回路１１２、１６０へ制御信号１０２を発して、経時的に系統的だって遅延不整合を増加／減少させる。
【００２７】
第２のシナリオでは、信号Ａ（Ｂ）は、信号Ｂ（Ａ）の２つの対応するエッジ内に２つのエッジを有する（図９Ｂ）。このケースは、上述のクリッピング歪みの結果として、および／または、避けられない比較器入力オフセット、すなわち比較閾値差動電圧が名目上のゼロから離れてシフトしたために、生じる。この状況では、タイミング誤差検出器１３０は、一方の信号に対するもう一方の信号の「中心性」（"centered-ness"）に比例する制御信号１０２を発してもよい。近似的なインプリメンテーションでは、タイミング誤差検出器１３０は、このシナリオに対しては実質的にタイミング整合を仮定して、正味ゼロ補正を発する。
【００２８】
第３のシナリオでは、信号Ａ（Ｂ）が遷移エッジを有する一方で、対応する信号Ｂ（Ａ）は、状態を変化させない（図９Ｃ）。この「欠落エッジ」シナリオは、比較器のオフセットおよび／またはあいまいさ（ambiguities）のために生じる可能性がある。このあいまいさは、一方の比較器１１８、１２２が、実際の信号とその移動平均との交差を検出しなかったのに、もう一方の比較器１１８、１２２が、小さな差動入力電圧の結果として狭いパルスを出させることに通じる。この場合には、以下でさらに述べるように、タイミング誤差検出器１３０は、遅延回路１１２、１６０に制御信号１０２を発して、遅延を減少／増加させてもよい。その結果、遅延不整合は、不正確に調整される。典型的には、将来の補償サイクルが、このシナリオによって引き起こされる補償誤差を補正する。
【００２９】
上記で説明したのは、遅延追跡回路１１０を用いて、振幅信号Ｒと増幅器供給信号Ｐｓとの間の遅延不整合を追跡する、本発明の一般的なインプリメンテーションである。この遅延不整合を追跡するための多くの方法があり得ることが理解されよう。したがって、本発明は、以下でさらに述べる特定の実施形態に限定されない。
【００３０】
図１０は、本発明による遅延追跡回路１１０の一つの例示的な遅延プロセッサ１１４のブロック図を示すが、この遅延プロセッサ１１４には、振幅信号タイミング回路１１６および供給信号タイミング回路１２２に加えて、早／遅検出器１３２、アキュムレータ１３４、およびフィルタ１２８が含まれる。フィルタ１２８は、フィルタ２０、２２のフィルタリング動作をまね、フィルタ２０、２２によって振幅信号Ｒに与えられる遅延に等しい遅延をＲＤＥＬに与える。
【００３１】
早／遅検出器１３２には、信号Ａと信号Ｂとの間の相対的な遷移タイミングを決定できる任意の検出器を含んでもよい。一般に、信号ＡおよびＢが等しくない場合には、エッジ早／遅検出器１３２は、アクティブになる。信号ＡおよびＢ間の相対的な遷移関係に基づいて、早／遅検出器１３２は、遅延誤差信号を生成する。たとえば、ＡがＢの前に遷移する場合には、遅延誤差信号は、ＵＰ端子における出力に対応する。しかしながら、ＢがＡの前に遷移する場合には、遅延誤差信号は、ＤＮ端子における出力に対応する。ＵＰ出力に応じて、アキュムレータ１３４は、アキュムレータ１３４に格納された前の遅延に増分Ｇを加えることによって遅延を増加させる。ここで、Ｇは定数である。同様に、ＤＮ出力に応じて、アキュムレータ１３４は、アキュムレータ１３４に格納された前の遅延からＧを引くことによって遅延を減少させる。
【００３２】
アキュムレータ１３４には、遅延振幅信号ＲＤＥＬを増幅器供給信号Ｐｓと時間整合（time-align）させるために必要なＤＡＣサンプルの数を蓄積する、任意の公知のアキュムレータ、結合回路、またはアップ／ダウン変換器を含んでもよい。この整合の精度は、典型的には、＋／−（１／２）ＤＡＣサンプリング周期Ｔｓ内である。実際には、１００ＭＨｚのＤＡＣサンプリングクロック周波数を仮定すると、この整合の精度は、０．２５％以内である。
【００３３】
いずれにしても、早／遅検出器１３２によって生成された遅延誤差信号に応じて、アキュムレータ１３４は、蓄積された遅延を可変遅延回路１１２に供給して、遅延振幅信号ＲＤＥＬを生成する。その際、可変遅延回路１１２は、振幅信号Ｒに施される遅延を修正して、遅延プロセッサ１１４が振幅信号Ｒと増幅器入力信号Ｐｓとの間の遅延不整合を引き続き追跡するようにする。さらに、アキュムレータ出力信号１０２に応じて、可変位相経路遅延回路１６０は、位相信号θを遅延させて、遅延位相信号θＤＥＬを生成し、振幅および位相信号経路間の遅延不整合を補償する。
【００３４】
上述のように、早／遅検出器１３２には、相対的な信号遷移を検出するための任意の公知の手段を含んでもよい。図１１Ａおよび１１Ｂは、早／遅検出器１３２を実現するための例示的な構成要素１４０、１５０を示す。図示の実施形態において、早／遅検出器１３２には、信号ＡおよびＢそれぞれのためのエッジ検出器１４０（図１１Ａ）、および信号発生器１５０（図１１Ｂ）が含まれる。例示的なエッジ検出器１４０には、２つのフリップフロップ１４２、遅延素子１４４、およびＯＲゲート１４８が含まれる。エッジ検出器１４０は、Ｘ＝｛Ａ、Ｂ｝のノードＸで遷移（レベル変化）を検出し、結果として、ＸＥ＝｛ＡＥ、ＢＥ｝のノードＸＥで固定期間тのパルス、およびそれに続く同じ期間тの「ブラインドゾーン」をもたらす。ブラインドゾーンは、熱または供給／グランドノイズがある状態において、特に、比較器差動入力電圧が小さく、したがって比較器出力にあいまいさが存在する場合に、二重トリガリングの影響を低減するのに役立つ。
【００３５】
信号発生器１５０は、信号ＡまたはＢが最初に遷移したかどうかに依存して、ＵＰまたはＤＮ端子において、期間тのパルスを含む遅延誤差信号を生成する。その目的のために、図１１Ｂに示す一つの例示的な信号発生器１５０には、ＸＯＲゲート１５２、ＡＮＤゲート１５４、フリップフロップ１５６、遅延素子１４４、およびＯＲゲート１５８が含まれる。信号発生器１５０の出力部に接続されたアキュムレータ１３４またはＵＰ／ＤＮカウンタの適切な機能を保護するために、信号発生器１５０は、ＵＰおよびＤＮにおけるパルスの同時発生を防ぐように構成されている。遅延の実効値тは、それがデジタル回路において競合状態を回避するほど十分に長く、検出されるべき次の遷移までブラインドゾーンが及ばないほど十分に短い限り、回路の機能にとって重大でないことに留意されたい。
【００３６】
上述のように、アキュムレータ１３４は、信号Ａまたは信号Ｂにパルスが検出されるごとに、アキュムレータ１３４の入力部における遅延不整合の大きさと無関係に固定補正値（Ｇ）を施す。ＡまたはＢにおけるパルス欠落が、アキュムレータ状態に無視できる影響しか及ぼさないように保証するために、かつ遅延補正に高精度をもたらすために、Ｇは、典型的には小さい数である。その結果、各検出された遷移に対して、少量の遅延だけが遅延補正値に加えられる。したがって、ＡまたはＢ信号のパルス欠落は、アキュムレータ状態に無視できる影響しか及ぼさず、安定状態を著しく乱すことはない。
【００３７】
パルス欠落シナリオ以外に、図１２Ａおよび１２Ｂは、図９Ａおよび９Ｂで上記した「シフトしたＡ対Ｂ」および「Ｂの外側のＡ」シナリオに対する、図１１Ａおよび１１Ｂの早／遅検出器１３２の信号タイミング図を示す。図１２Ａに示すように、エッジ検出器１４０からの出力信号ＡＥは、Ａが遷移を有するごとにパルスを含む。同様に、エッジ検出器１４０からの出力信号ＢＥは、Ｂが遷移を有するごとにパルスを含む。Ａ≠Ｂの場合には、ＸＯＲゲート１５２は、Ａ≠Ｂである時間に等しい幅を有するパルスを生成する。ＡＥ、ＢＥとＸＯＲゲート１５２の出力との間の比較に基づいて、ＯＲゲート１５８は、しかるべきＵＰ／ＤＮ信号を信号発生器出力部へ供給する。たとえば、図１２Ａに示すように、第１の信号Ａ遷移は第１の信号Ｂ遷移の前に生じるので、ＵＰパルスが、信号発生器１５０の出力部で生成される。同様に、第２の信号Ａ遷移がまた、第２の信号Ｂ遷移の前に生じるので、別のＵＰパルスが、信号発生器１５０の出力部で生成される。図示してはいないが、ＤＮパルスは、Ｂの遷移が信号Ａの遷移の前に生じるごとに生成されることが理解されよう。
【００３８】
しかしながら、図１２Ｂに示すように、信号Ｂが信号Ａ内に完全に含まれる場合には、信号発生器１５０は、異なる出力を供給する。前のように、第１の信号Ａ遷移が第１の信号Ｂ遷移の前に生じるとき、ＵＰパルスが生成される。しかしながら、第２の信号Ｂ遷移は第２の信号Ａ遷移の前に生じるので、信号発生器１５０はＤＮパルスを生成する。その結果、遅延追跡回路１１０は、「Ｂの外側のＡ」シナリオに対して正味ゼロ補正（net zero correction）を生成する。同様の結果が、「Ａの外側のＢ」シナリオに対して生じる。
【００３９】
上述のように、遅延不整合を追跡することによって、本発明は、ポーラ変調送信機１００のＡＣＰＲ性能を改善する。図１３および１４は、図１０のポーラ変調送信機１００の例示的な性能結果を示す。図１３は、レギュレータ２６が重要な遅延の一因に少しもならない場合、したがって増幅器入力信号と増幅器供給信号との間の著しい遅延不整合がない場合の、遅延追跡結果を示す。予想通りに、アキュムレータ１３４がゼロ値でスタートする場合には、アキュムレータ状態は、シミュレーション期間全体を通じておおむねゼロに留まる。早／遅検出器入力部の時々のパルス欠落、および遅延調整の離散性（ここではＴｓの１／２５６）のために、いくらかの変動が予想される。図１３は、この挙動を確認する。
【００４０】
第２のシナリオは、レギュレータ２６が４％Ｔｓの遅延（１０サンプルに相当する）を引き起こすと仮定する。図１４は、最初の過渡現象の後で、ループが、−１０サンプルまたはＴｓの−４％に相当するアキュムレータ状態で落ち着くことを示す。その結果、図１４は、遅延追跡回路１１０が、遅延不整合を正確に判定し、かつ十分な遅延を遅延回路１６０に供給し、電力増幅器再構成点において増幅器入力信号を増幅器供給信号と時間整合させたことを示す。
【００４１】
図１５は、さらに、図１０のポーラ変調送信機１００のＡＣＰＲ性能結果を示す。図１０および１１の早／遅検出器１３２を用い、１０ＤＡＣサンプル（４％Ｔｓ）の予め課されたレギュレータ遅延およびレギュレータ２６におけるソフトクリッピングを仮定して、図１５は、理想的なＥＤＧＥ電力スペクトルと非補償ＥＤＧＥ電力スペクトルとの間の比較を示す。図１５に示すように、非補償ＥＤＧＥスペクトルは、ＡＣＰＲ要件を満たさない。図１５はまた、遅延不整合補償を含んだ電力増幅器出力信号から結果として得られたＥＤＧＥ電力スペクトルを示す。図１５に示すように、補償ＥＤＧＥスペクトルのＡＣＰＲは、前述のようにレギュレータ２６のソフトクリッピングが存在する状態であっても、４００ｋＨｚにおいて、位相信号に施された遅延不整合調整のために非補償スペクトルを超える、少なくとも１７ｄＢの改善を有する。ＡＣＰＲ要件のための余裕はほぼ８ｄＢであり、本明細書では扱っていない他の歪みメカニズム、たとえば電力増幅器関連歪みに対する十分な余地を残す。
【００４２】
上記は、ＡおよびＢ信号遷移間の相対的関係に基づいて、離散閉ループ遅延補償プロセスの点から遅延追跡検出器１１０を説明している。図示の実施形態は、振幅ΔΣＤＡＣ１６および位相ΔΣＤＡＣ１８によってそれぞれ供給されるデジタル振幅および位相信号を遅延させる遅延回路１１２、１６０を示すけれども、当業者は、遅延回路１１２、１６０が、ポーラ変調送信機１００の他の場所に位置してもよいことを理解されるであろう。たとえば、遅延が施される前にデジタル振幅および位相信号がＤＡＣサンプリングレートにアップサンプリングされるならば、遅延回路１１２、１６０は、ＤＡＣ１６、１８の前に配置してもよい。遅延回路１１２、１６０に続くＤＡＣ１６、１８が、ΔΣＤＡＣに限定されず、任意の公知のＤＡＣも含んでもよいことが、当業者には理解されよう。
【００４３】
さらに、本発明が、上述の特定のタイミング誤差検出器１３０に限定されないことが理解されよう。タイミング誤差検出器１３０および遅延回路１１２、１６０の他のインプリメンテーションもまた用いてもよい。たとえば、図１６は、代替のタイミング誤差検出器１３０および遅延回路１６２、１７０を示す。図示の実施形態において、タイミング誤差検出器１３０には、組み合わせ位相検出器／電荷ポンプ１３６および充電回路１３８が含まれ、一方で遅延回路１６２、１７０には、可変全域通過フィルタ１６２、１７０がそれぞれ含まれる。本実施形態において、組み合わせ位相検出器／電荷ポンプ１３６は、信号ＡおよびＢの位相における相対的変化に応じて電荷パケットを発するかまたは充電回路１３８（コンデンサを含んでもよい）から電荷パケットを除去する遅延誤差信号を生成する。結果としてのコンデンサ電圧が、アナログ遅延または全域通過フィルタ１６２、１７０の群遅延を設定し、今度はこれが、振幅および位相信号経路の時間整合を確立する。
【００４４】
図１７は、アナログ遅延セル／全域通過フィルタ１６２および１７０の一つの例示的なインプリメンテーションを示す。フィルタ１６２、１７０は、全域通過伝達関数、
Ｈ（ｓ）＝（１−ｓτＧ）／（１＋ｓτＧ）
を有し、これは、周波数から独立した大きさの関数、および１／（２πτＧ）をかなり下回る周波数に対して２τＧの群遅延を有する。遅延不整合補償適用の関心のある周波数に対して、遅延は、小さな補正が必要なだけなので、実際的には周波数から独立している。群遅延は、時定数τＧ＝ＲＣを調整可能にすることによって、調整可能になる。これは、可変ＭＯＳ抵抗器および／または可変コンデンサを用いることにより達成可能である。
【００４５】
上記は、ポーラ変調送信機において、増幅器入力信号と増幅器供給信号との間の遅延不整合を動的に補償する方法および装置を説明している。一般に、遅延回路は、位相信号経路の遅延と振幅信号経路の遅延との間の差を補償するために、位相信号に遅延を施す。施される遅延は、振幅信号と増幅器供給信号との間の遅延不整合を追跡することによって決定される。そうするとき、本発明は、較正ステップの必要を除く。さらに、動的補償は、動作状態および環境状態ゆえに生じる遅延不整合変動に対処する。本明細書で用いるように、語句「振幅信号」および「位相信号」は、カーテシアン−ポーラ変換器１４とレギュレータ２６および位相変調器２４それぞれとの間の振幅および位相信号経路に沿った任意の場所のポーラ振幅および位相信号を指すことが理解されよう。
【００４６】
もちろん、本発明は、本発明の本質的特徴から逸脱せずに、本明細書で明確に述べる方法とは別の方法で実行してもよい。本明細書の実施形態は、全ての点で例示的および非限定的なものとして見なすべきであり、また添付の特許請求の範囲の意味および均等範囲内に入る全ての変更は、その中に含まれるように意図されている。
【図面の簡単な説明】
【００４７】
図面の簡単な説明
【図１】従来のポーラ変調送信機のブロック図を示す。
【図２】歪みのないＥＤＧＥ変調スペクトルを示す。
【図３】ＥＤＧＥ変調スペクトルに対する、異なる遅延不整合の影響を示す。
【図４】ＡＣＰＲに対する、遅延不整合の影響をプロットする。
【図５】静的遅延補償を含む従来のポーラ変調送信機のブロック図を示す。
【図６】本発明によるポーラ変調送信機の例示的な一実施形態のブロック図を示す。
【図７】図６の例示的なポーラ変調送信機に関連する様々な信号を示す。
【図８】図７の信号に対する、ソフトクリッピングの影響を示す。
【図９Ａ】タイミング誤差検出器の様々な入力信号波形シナリオを示す。
【図９Ｂ】タイミング誤差検出器の様々な入力信号波形シナリオを示す。
【図９Ｃ】タイミング誤差検出器の様々な入力信号波形シナリオを示す。
【図１０】本発明による別の例示的なポーラ変調送信機のブロック図を示す。
【図１１Ａ】図１０のポーラ変調送信機用の早／遅検出器の例示的な構成要素を示す。
【図１１Ｂ】図１０のポーラ変調送信機用の早／遅検出器の例示的な構成要素を示す。
【図１２Ａ】図１１Ａおよび１１Ｂの早／遅検出器用の異なる信号タイミングシナリオを示す。
【図１２Ｂ】図１１Ａおよび１１Ｂの早／遅検出器用の異なる信号タイミングシナリオを示す。
【図１３】ポーラ変調送信機が０％の遅延不整合を経験する場合の、一つの例示的な遅延追跡回路による典型的な遅延出力を示す。
【図１４】ポーラ変調送信機が初期に４％の遅延不整合（１０サンプルに相当する）を経験する場合の、一つの例示的な遅延追跡回路による典型的な遅延出力を示す。
【図１５】理想的なＥＤＧＥ変調スペクトルと比較して、遅延補償がある場合およびない場合のＥＤＧＥ変調スペクトルを示す。
【図１６】本発明による別の例示的なポーラ変調送信機のブロック図を示す。
【図１７】図１６のポーラ変調送信機用の一つの例示的な遅延回路を示す。
【図１】
2008514044.tif 000007
【図２】
2008514044.tif 000008
【図３】
2008514044.tif 000009
【図４】
2008514044.tif 000010
【図５】
2008514044.tif 000011
【図６】
2008514044.tif 000012
【図７】
2008514044.tif 000013
【図８】
2008514044.tif 000014
【図９Ａ】
2008514044.tif 000015
【図９Ｂ】
2008514044.tif 000016
【図９Ｃ】
2008514044.tif 000017
【図１０】
2008514044.tif 000018
【図１１Ａ】
2008514044.tif 000019
【図１１Ｂ】
2008514044.tif 000020
【図１２Ａ】
2008514044.tif 000021
【図１２Ｂ】
2008514044.tif 000022
【図１３】
2008514044.tif 000023
【図１４】
2008514044.tif 000024
【図１５】
2008514044.tif 000025
【図１６】
2008514044.tif 000026
【図１７】
2008514044.tif 000027
【手続補正書】
【提出日】平成18年6月30日(2006.6.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ポーラ変調送信機の電力増幅器用の増幅器供給信号と増幅器入力信号との間の遅延不整合を動的に補償する方法であって、
１つまたは複数の位相信号に応じて前記増幅器入力信号を生成することと、
振幅信号に応じて前記増幅器供給信号を生成することと、
前記振幅信号に可変遅延を与えて、遅延振幅信号を生成することと、
前記遅延振幅信号と前記増幅器供給信号との間の比較に基づいて、遅延誤差信号を決定することと、
前記遅延誤差信号に応じて前記可変遅延を調整することと、
前記調整された可変遅延に応じて、前記１つまたは複数の位相信号に関連する経路遅延を調整して、前記遅延不整合を補償することと、
を含む方法。
【請求項２】
前記遅延誤差信号を決定することが、
前記遅延振幅信号に基づいて第１のタイミング指標を生成することと、
前記増幅器供給信号に基づいて第２のタイミング指標を生成することと、
前記第１および第２のタイミング指標を比較して前記遅延誤差信号を決定することと、
を含む、請求項１に記載の方法。
【請求項３】
前記第１のタイミング指標を生成することが、
前記遅延振幅信号の時間平均を生成することと、
前記遅延振幅信号と前記遅延振幅信号の前記時間平均との間の比較に基づいて、前記第１のタイミング指標を生成することと、
を含む、請求項２に記載の方法。
【請求項４】
前記第２のタイミング指標を生成することが、
前記増幅器供給信号の時間平均を生成することと、
前記増幅器供給信号と前記増幅器供給信号の前記時間平均との間の比較に基づいて、前記第２のタイミング指標を生成することと、
を含む、請求項２に記載の方法。
【請求項５】
前記第１および第２のタイミング指標を比較することが、
前記第１のタイミング指標の第１の遷移を検出することと、
前記第２のタイミング指標の第２の遷移を検出することと、
前記第１および第２の遷移間の比較に基づいて、前記遅延誤差信号を決定することと、
を含む、請求項２に記載の方法。
【請求項６】
前記可変遅延を調整することが、前記第１の遷移の時間と前記第２の遷移の時間との間の差に等しい量だけ前記可変遅延を調整することを含む、請求項５に記載の方法。
【請求項７】
前記可変遅延を調整することが、前記第１の遷移が前記第２の遷移の前に生じる場合には、所定の固定遅延を前の可変遅延に加えることを含む、請求項５に記載の方法。
【請求項８】
前記可変遅延を調整することが、前記第１の遷移が前記第２の遷移の後に生じる場合には、所定の固定遅延を前の可変遅延から引くことを含む、請求項５に記載の方法。
【請求項９】
前記可変遅延を調整することが、前記第１および第２の遷移間の前記比較に応じて、充電回路における電荷を調整することを含む、請求項５に記載の方法。
【請求項１０】
前記充電回路における前記電荷を調整することが、前記第１の遷移が前記第２の遷移の前に生じる場合には、所定の量だけ前記電荷を増加させることを含む、請求項９に記載の方法。
【請求項１１】
前記充電回路における前記電荷を調整することが、前記第２の遷移が前記第１の遷移の前に生じる場合には、所定の量だけ前記電荷を減少させることを含む、請求項９に記載の方法。
【請求項１２】
増幅器供給信号と増幅器入力信号との間の遅延不整合を動的に補償するポーラ変調送信機であって、
電力増幅器と、
１つまたは複数の位相信号に応じて前記増幅器入力信号を生成する位相変調器と、
振幅信号に応じて前記増幅器供給信号を生成するレギュレータと、
遅延追跡回路であって、
前記振幅信号に可変遅延を与えて、遅延振幅信号を生成する可変遅延回路と、
前記遅延振幅信号と前記増幅器供給信号との間の比較に基づいて生成された遅延誤差信号に応じて前記可変遅延を調整する遅延プロセッサと、
を含む遅延追跡回路と、
前記遅延誤差信号に応じて、前記１つまたは複数の位相信号に関連する経路遅延を調整し、前記遅延不整合を補償する遅延回路と、
を含むポーラ変調送信機。
【請求項１３】
前記遅延プロセッサが、
前記遅延振幅信号に基づいて第１のタイミング指標を生成する第１のタイミング回路と、
前記増幅器供給信号に基づいて第２のタイミング指標を生成する第２のタイミング回路と、
前記第１および第２のタイミング指標に基づいて前記遅延誤差信号を決定するタイミング誤差検出器と、
を含む、請求項１２に記載のポーラ変調送信機。
【請求項１４】
前記第１のタイミング回路が、
前記遅延振幅信号の時間平均を生成する平均回路と、
前記遅延振幅信号と前記遅延振幅信号の前記時間平均との間の比較に基づいて、前記第１のタイミング指標を生成する比較器と、
を含む、請求項１３に記載のポーラ変調送信機。
【請求項１５】
前記第２のタイミング回路が、
前記増幅器供給信号の時間平均を生成する平均回路と、
前記増幅器供給信号と前記増幅器供給信号の前記時間平均との間の比較に基づいて、前記第２のタイミング指標を生成する比較器と、
を含む、請求項１３に記載のポーラ変調送信機。
【請求項１６】
前記タイミング誤差検出器が、
前記第１のタイミング指標に関連する第１の遷移と前記第２のタイミング指標に関連する第２の遷移との間の比較に基づいて、前記遅延誤差信号を生成する早／遅検出器と、
前記遅延誤差信号に基づいて前記可変遅延を調整するアキュムレータと、
を含む、請求項１３に記載のポーラ変調送信機。
【請求項１７】
前記アキュムレータが、前記第１の遷移が前記第２の遷移の前に生じる場合には、所定の遅延を前の可変遅延に加える、かつ前記第２の遷移が前記第１の遷移の前に生じる場合には、前記所定の遅延を前記前の可変遅延から引く結合回路を含む、請求項１６に記載のポーラ変調送信機。
【請求項１８】
前記アキュムレータが充電回路を含み、前記早／遅検出器が、前記第１および第２の遷移間の前記比較に基づいて、所定の電荷を前記充電回路に印加する電荷ポンプを含む、請求項１６に記載のポーラ変調送信機。
【請求項１９】
前記電荷ポンプが、前記第１の遷移が前記第２の遷移の前に生じる場合には、前記所定の電荷を前記充電回路に加え、前記電荷ポンプが、前記第２の遷移が前記第１の遷移の前に生じる場合には、前記充電回路から前記所定の電荷を除去する、請求項１８に記載のポーラ変調送信機。
【請求項２０】
前記遅延回路が、前記充電回路の電荷に対応する群遅延を有するフィルタを含み、前記フィルタの前記群遅延が、前記増幅器供給信号と前記増幅器入力信号との間の前記遅延不整合を補償する、請求項１８に記載のポーラ変調送信機。
【請求項２１】
請求項１２に記載のポーラ変調送信機を含む携帯機器。
【国際調査報告】
2008514044.tif 000028
2008514044.tif 000029