(57)【要約】  連続時間型シグマ−デルタアナログ−デジタル変換器（ＣＶ）は、ｉ）変換されるべきアナログ信号を、アナログフィードバック信号と合成するための少なくとも１つの合成器（Ｃ１）と、合成されたアナログ信号を積分するための少なくとも１つの積分器（Ｈ１）と、積分された信号を、デジタル信号に変換するための量子化器（Ｑ）と、を含む信号パス（ＳＰ）と、ｉｉ）量子化器（Ｑ）により出力されたデジタル信号を、合成器（Ｃ１）向けのアナログフィードバック信号に変換するためのデジタル−アナログ変換器（ＤＡＣ）を少なくとも備えるフィードバックパス（ＦＰ）とを備える。変換器は、また、積分器（Ｈ１）と関連付けられ、選択された位置で信号パス（ＳＰ）と並列に接続され、ノッチを、このノッチに対応する選択された周波数帯域を有する不要なアナログ干渉信号を抑制することによって、信号伝達関数に導入するように構成された、少なくとも１つの非侵入性フィルタ（Ｎ１）を備える。
2008521269.tif 000002
【特許請求の範囲】
【請求項１】
選択された帯域幅に属するアナログ信号を、信号伝達関数に従って、デジタル信号に変換するための連続時間型シグマ−デルタアナログ−デジタル変換器であって、
ｉ）変換されるべきアナログ信号を、アナログフィードバック信号と合成するように構成された少なくとも１つの合成器と、前記合成されたアナログ信号を積分するように構成された少なくとも１つの積分器と、前記積分された信号をデジタル信号に変換するように構成された量子化器と、を含む信号パスと、
ｉｉ）前記量子化器により出力された前記デジタル信号を、前記合成器向けのアナログフィードバック信号に変換するように構成された、少なくとも１つのデジタル−アナログ変換器を備えるフィードバックパスと、を備える変換器において、
前記積分器と関連付けられ、選択された位置で前記信号パスと並列に接続され、ノッチに対応する選択された周波数帯域を有する不要なアナログ干渉信号を抑制することによって、ノッチを、前記信号伝達関数に導入するように構成された、少なくとも１つの非侵入性フィルタを備える、
ことを特徴とする変換器。
【請求項２】
前記信号パスは、直列に接続された少なくとも２つの異なる積分器を備える、ことを特徴とする請求項１に記載の変換器。
【請求項３】
前記信号パスは、直列に接続された５つの異なる積分器を備える、ことを特徴とする請求項２に記載の変換器。
【請求項４】
前記フィードバックパスは、前記アナログフィードバック信号を、前記合成器向けの重み付きアナログフィードバック信号に変換するように構成された少なくとも１つのアナログ重み付け手段を備える、ことを特徴とする請求項１乃至請求項３のいずれかに記載の変換器。
【請求項５】
前記信号パスは、前記２つの積分器にそれぞれ関連付けられた少なくとも２つの合成器を備え、前記フィードバックパスは、前記アナログフィードバック信号を、それぞれ前記２つの合成器向けの異なる重み付きアナログフィードバック信号に変換するように構成された少なくとも２つの異なるアナログ重み付け手段を備える、ことを特徴とする請求項２と組み合わせた請求項４に記載の変換器。
【請求項６】
前記信号パスは、前記５つの異なる積分器にそれぞれ関連付けられた５つの合成器を備え、前記フィードバックパスは、前記アナログフィードバック信号を、それぞれ前記５つの合成器向けの異なる重み付きアナログフィードバック信号に変換するように構成された５つの異なるアナログ重み付け手段を備える、ことを特徴とする請求項３と組み合わせた請求項４に記載の変換器。
【請求項７】
前記信号パスと並列に接続され、１つの選択された積分器により出力されたアナログ信号を、選択された係数により重み付けして、前記信号パスにおいて前記選択された積分器の前に位置する他の積分器の前に位置する合成器に、重み付きアナログ信号を供給するように構成された少なくとも１つの局部共振器フィードバック手段を備える、ことを特徴とする請求項２乃至請求項６のいずれかに記載の変換器。
【請求項８】
前記信号パスと並列に接続され、少なくとも１つの選択された積分器により出力されたアナログ信号を、選択された係数により重み付けして、前記選択された積分器の後に位置する合成器に、重み付きアナログ信号を供給するように構成された少なくとも１つの重み付きフィードフォワード合計パスを備える、ことを特徴とする請求項２乃至請求項７のいずれかに記載の変換器。
【請求項９】
前記信号パスは、最後の積分器と前記量子化器の間に配置された他の合成器を備え、
前記変換器は、前記信号パスと並列に接続され、最後の積分器を除く前記積分器のそれぞれにより出力されたアナログ信号を、異なる選択された係数により重み付けして、前記他の合成器に、重み付きアナログ信号を供給するように構成された、重み付きフィードフォワード合計パスを備える、ことを特徴とする請求項８に記載の変換器。
【請求項１０】
前記信号パスは、前記信号パスにおいて、２つの選択された異なる積分器の前にそれぞれ位置する、少なくとも２つの合成器を備え、
前記変換器は、前記信号パスと並列に接続され、２つの他の選択された積分器により出力されたアナログ信号を、選択された係数により重み付けして、前記合成器に、重み付きアナログ信号を供給するように構成された、少なくとも２つの局部共振器フィードバック手段を備える、ことを特徴とする請求項３に記載の変換器。
【請求項１１】
前記信号パスは、直列に接続された第１および第２の積分器と、前記第１の積分器の前および前記第２の積分器の後に、それぞれ直列に接続された第１および第２の合成器と、を備え、
前記変換器は、
ｉ）前記信号パスと並列に接続され、前記第１の積分器により出力されたアナログ信号を、選択された係数により重み付けして、前記第２の合成器に重み付きアナログ信号を供給するように構成された重み付きフィードフォワード合計パスと、
ｉｉ）前記第２の合成器および前記デジタル−アナログ変換器により出力されたアナログ信号が供給される第３の合成器と、
ｉｉｉ）補助シグマ−デルタアナログ−デジタル変換器であって、
前記第３の合成器により出力されたアナログ信号を、補助重み付きアナログフィードバック信号と合成するように構成された第４の合成器と、前記合成されたアナログ信号を積分するように構成された１つの補助積分器と、前記積分された信号をデジタル信号に変換するように構成された補助量子化器と、前記補助信号パスと並列に接続され、ノッチを、前記ノッチに対応する選択された周波数帯域を有する不要なアナログ干渉信号を抑制することによって、前記補助シグマ−デルタアナログ−デジタル変換器の信号伝達関数に導入するように構成された補助非侵入性フィルタと、を含む補助信号パスと、
前記補助量子化器により出力された前記デジタル信号を、補助アナログフィードバック信号に変換するように構成された補助デジタル−アナログ変換器と、前記補助アナログフィードバック信号を、前記第４の合成器向けの補助重み付きアナログフィードバック信号に変換するように構成された補助アナログ重み付け手段と、を備える補助フィードバックパスと、
を備える補助シグマ−デルタアナログ−デジタル変換器と、
ｉｖ）前記量子化器および補助量子化器によりそれぞれ出力されたデジタル信号が供給され、前記出力されたデジタル信号における量子化誤差を決定し、前記量子化誤差を修正する論理誤差相殺手段と、
を備えることを特徴とする請求項２および請求項４の組合せに記載の変換器。
【請求項１２】
前記信号パスは、２つの異なる積分器にそれぞれ関連付けられ、前記信号パスに、２つの選択された位置で並列に接続され、２つの異なる選択された周波数帯域を有する不要なアナログ干渉信号を抑制するように構成された、少なくとも２つの非侵入性フィルタを備える、ことを特徴とする請求項１乃至請求項１１のいずれかに記載の変換器。
【請求項１３】
各非侵入性フィルタは、この非侵入性フィルタが関連付けられた積分器の前で、前記信号パスまたは補助信号パスに接続されている、ことを特徴とする請求項１乃至請求項１２のいずれかに記載の変換器。
【請求項１４】
各非侵入性フィルタは、この非侵入性フィルタが関連付けられた積分器の後で、前記信号パスまたは補助信号パスに接続されている、ことを特徴とする請求項１乃至請求項１３のいずれかに記載の変換器。
【請求項１５】
各非侵入性フィルタおよび／または補助非侵入性フィルタは、共振器である、ことを特徴とする請求項１乃至請求項１４のいずれかに記載の変換器。
【請求項１６】
前記共振器は、直列に接続された第１および第２のトランスコンダクタンスおよび第１のキャパシタと、前記第１のトランスコンダクタンスと並列に接続された第２のキャパシタと、前記第２のトランスコンダクタンスと並列に接続された第３のトランスコンダクタンスとを備える、ことを特徴とする請求項１５に記載の変換器。
【請求項１７】
前記非侵入性フィルタおよび補助非侵入性フィルタは、プログラム可能である、ことを特徴とする請求項１乃至請求項１６のいずれかに記載の変換器。
【請求項１８】
前記デジタル−アナログ変換器、前記補助デジタル−アナログ変換器、前記量子化器および前記補助量子化器は、単一ビットまたは複数ビット型である、ことを特徴とする請求項１乃至請求項１７のいずれかに記載の変換器。
【請求項１９】
請求項１乃至請求項１８のいずれかに記載の変換器を備えることを特徴とする集積回路。
【請求項２０】
ベースバンド集積回路を定義することを特徴とする請求項１９に記載の集積回路。
【請求項２１】
請求項１９および請求項２０のいずれかに記載の集積回路を備えることを特徴とする受信デバイス。
【請求項２２】
請求項１乃至請求項１８のいずれかに記載の変換器を備えることを特徴とするトランシーバデバイス。
【請求項２３】
請求項１乃至請求項２２のいずれかに記載の変換器、または集積回路、またはレシーバデバイス、またはトランシーバデバイス、を備えることを特徴とする携帯無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線信号処理の分野に関し、より正確には、無線信号のアナログ−デジタル信号変換およびフィルタリングに関する。
【背景技術】
【０００２】
携帯電話などの無線通信機器のほとんどは、アナログ無線信号を受信し、次いで、選択された帯域幅に属するアナログ信号を選択し、次いで、選択されたアナログ信号を、復調する前にデジタル信号に変換するように構成された、レシーバ（またはトランシーバ）を備える。
【０００３】
レシーバ（またはトランシーバ）が、マルチスタンダード環境で動作するように設計されている場合、レシーバは、不要な干渉を変換および処理する場合があり、これは、レシーバの感度を減じ、よって受信品質を低下させ得る。
【０００４】
不要な干渉を抑制するいくつかの解決策が、提案されている。
【０００５】
第１の従来の解決策は、アナログ−デジタル変換器（ＡＤＣ：analog-digital converter）の前のアナログ前置フィルタと、ＡＤＣの後のデジタルフィルタとを使用することに存する。レシーバのベースバンド部分を定義するアナログ前置フィルタは、フィルタのカスケードと、プログラム可能な利得増幅器（ＰＧＡ：programmable gain amplifier）とを備える。フィルタのカスケードは、選択されたレベルまで干渉を減少させ、ＡＤＣ過負荷を回避し、これに対して、ＰＧＡは、事前定義された選択されたレベルより下の信号を制限し、ＡＤＣのダイナミックレンジを減少させる。
【０００６】
全てのアナログ成分は、雑音と歪みを加えるものであり、これは、レシーバの感度を減少させる。さらに、オフセットおよび利得または位相誤差は、蓄積される要因であり、多くの調整および制御ループが、補正のために必要とされ、これは設計時間、複雑さおよびリスクを増加させる。
【０００７】
第２の解決策は、どのようなアナログフィルタまたはＰＧＡも持たない、完全なデジタルアーキテクチャを使用することに存する。信号処理（ワード長のフィルタリングおよびスケーリング）の全体が、デジタル領域で行われ、これは、高い柔軟性を提示する。例えば、チャンネルフィルタリング、干渉フィルタリングおよび雑音整形デジタルフィルタリングが後に続く、シグマ−デルタ（ΣΔ）ＡＤＣ（低い電力消費およびエイリアス除去のフィルタ特性を提示する）が用いられる。
【０００８】
干渉フィルタリングは、アナログ−デジタル変換の後に行なわれるので、ＡＤＣに入力されるアナログ信号は、必要な信号のみならず、不要な信号も含む。よって、ＡＤＣの帯域幅およびダイナミックレンジは、非常に高くする必要がある。さらに、ＡＤＣは、大きな干渉の相互変調歪みのリスクを避けるために、極度に直線形である必要があり、この相互変調歪みは、ＵＴＲＡ／ＦＤＤバンドＩＩ干渉を有するＵＭＴＳ規格でそうであるように、弱いチャンネルに属する必要な信号の受信を妨げる。これらの欠点により、完全にデジタルのアーキテクチャは、多くの電力を必要とする。
【０００９】
第３の解決策は、干渉フィルタ機能を含むシグマ−デルタ（ΣΔ）ＡＤＣを使用することに存する。
【００１０】
このような解決策は、２００４年２月のＩＳＳＣＣ技術論文ダイジェスト（Dig. Tech. Papers）、８６〜８７頁の、Ｋ．フィリップスらの文献、“広帯域干渉に対する増加した耐性を有する２ｍＷ  ９８ｄＢ  ＤＲ連続時間型ΣΔ  ＡＤＣ（A 2mW 89dB DR Continuous-Time ΣΔ ADC with Increased Immunity to Wide-Band Interferers）”において述べられている。フィルタリングは、高域通過フィードバックパスを、従来のΣΔ  ＡＤＣに加え、補償を行う低域通過フィルタを、フォワードパス内に加えて安定性を維持することによって、ＡＤＣ内で実現される。提案された解決策は、１ＭＨｚ帯域幅における８９ｄＢの入力参照ダイナミックレンジと、２ｍＷよりも低い電力消費とを示す。第ｎオーダーの連続時間フィードバックまたはフィードフォワードトポロジーは、本質的に、エイリアス除去フィルタリングを提供する。
【００１１】
第ｎオーダーの連続時間フィードバックトポロジーは、高周波数での第ｎオーダーの低域通過フィルタ信号伝達関数（ＳＴＦ：signal transfer function）を有し、これに対して、第ｎオーダーの連続時間フィードフォワードトポロジーは、高周波数での第１オーダーの低域通過フィルタリングＳＴＦを有する。従って、第ｎオーダーの連続時間フィードバックトポロジーは、第ｎオーダーの連続時間フォードフォワードトポロジーよりも多くのフィルタリングを提供し、よりフィルタリングに使用されやすい。不都合なことに、後者のフィルタリングは、考慮される帯域幅の上側のエッジよりも、干渉が少なくとも１０多い場合に効率的となる。よって、高度にデジタル化されたマルチスタンダードおよび／またはマルチモードのレシーバ（またはトランシーバ）に、より正確には、ＴＤＭＡ、ＣＤＭＡおよびＷ−ＣＤＭＡの共同バンディング（co-banding）には、あまり適していない。
【００１２】
第３の解決策は、特許文献、国際特許出願第０１／０３３１２号にも、述べられている。ここでは、分散重み付きフィードフォワードトポロジーと、分散重み付きフィードバックトポロジーとが使用され、一連の積分器のそれぞれに、変換されるべきアナログ信号と、量子化器により出力されたデジタル信号とを供給する。このような二重トポロジーにより、ＡＤＣの信号伝達関数（ＳＴＦ）において、少なくとも１つの“ノッチ（notch）”が導入可能となることが考えられ、よって、ノッチに対応する周波数帯域に属する不要な干渉の抑制を可能にする。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかし、導入可能なノッチの数は、フィルタのオーダー（Ｌ）（すなわち積分器の数）に依存する。ノッチの数は、事実上、フィルタのオーダー（Ｌ）が偶数である場合に、Ｌ／２に制限され、フィルタのオーダーが奇数である場合に、（Ｌ−１）／２に制限される。従って、ノッチを導入するには、フィルタのオーダーは、２以上でなければならず、これは、ＭＡＳＨ−２−１、ＭＡＳＨ−１−２、ＭＡＳＨ−１−１およびＭＡＳＨ−１−１−１などの、いわゆるＭＡＳＨ構造でよく用いられる第１オーダーのフィルタを除外する。
【００１４】
さらに、ノッチの導入は、ＳＴＦの２つの極を中立化し、これは、ｎをノッチの数とする、２０＊Ｌ  ｄＢ／１０から２０＊［Ｌ−（２＊ｎ）］ｄＢ／１０までの、大きなフィルタリングを減少させる。
【００１５】
その上、雑音伝達関数（ＮＴＦ：noise transfer function）は、用いられる分散重み付きフィードフォワードトポロジーに縛られる。
【００１６】
さらに、この解決策は、１に等しい、直線化された量子化利得によりシミュレートされる。しかしこれは、利得が１に等しい場合、積分器出力での信号振幅は、次の積分器を飽和させる場合があり、ＡＤＣの信号対雑音比（ＳＮＲ）に大きな損傷を与え得るので、現実的ではない。その上、実際には、量子化器は、強く直線形でなく、よって、ＡＤＣループにおける“ハイ信号”の安定性を保証するために、十分に高い利得を維持することが重要である。
【００１７】
よって、本発明の目的は、この状況を、特に共同バンディングの場合に、少なくとも部分的に改善することである。
【課題を解決するための手段】
【００１８】
この目的のために、本発明は、選択された帯域幅に属するアナログ信号を、信号伝達関数（ＳＴＦ）に従って、デジタル信号に変換するための連続時間型シグマ−デルタアナログ−デジタル変換器（ΣΔ  ＡＤＣ）を提供し、この変換器は、
―変換されるべきアナログ信号を、アナログフィードバック信号と合成するための少なくとも１つの合成器と、合成されたアナログ信号を積分するための少なくとも１つの積分器と、積分された信号をデジタル信号に変換するための量子化器と、を含むメインパスと、
―量子化器により出力されたデジタル信号を、合成器向けのアナログフィードバック信号に変換するための、少なくとも１つのデジタル−アナログ変換器を備えるフィードバックパスと、を備える。
【００１９】
この変換器（ΣΔ  ＡＤＣ）は、また、積分器と関連付けられ、選択された位置で信号パスと並列に接続され、ノッチを、このノッチに対応する選択された周波数帯域を有する不要なアナログ干渉信号を抑制することによって、ＳＴＦに導入するように構成された、少なくとも１つの非侵入性フィルタを備えることを特徴とする。
【００２０】
本発明に係る変換器（ΣΔ  ＡＤＣ）は、個別に考慮されるか、または結合される、追加の特性を含んでもよく、特に、
―信号パスは、直列に接続された少なくとも２つ、例えば５つの異なる積分器を備えてもよく、
―フィードバックパスは、アナログフィードバック信号を、合成器向けの重み付きアナログフィードバック信号に変換するための少なくとも１つのアナログ重み付け手段を備えてもよく、
―信号パスは、２つの積分器にそれぞれ関連付けられた少なくとも２つの（例えば５つの）合成器を備えてもよく、フィードバックパスは、アナログフィードバック信号を、それぞれ２つの（例えば５つの）合成器向けの異なる重み付きアナログフィードバック信号に変換するように構成された少なくとも２つの（例えば５つの）異なるアナログ重み付け手段を備えてもよく、
―少なくとも１つの局部共振器フィードバック手段が、信号パスと並列に接続され、かつ１つの選択された積分器により出力されたアナログ信号を、選択された係数により重み付けして、信号パスにおいてこの選択された積分器の前に位置する他の積分器の前に位置する合成器に、重み付きアナログ信号を供給するように構成されてもよく、
―少なくとも１つの重み付きフィードフォワード合計パスが、信号パスと並列に接続され、かつ、少なくとも１つの選択された積分器により出力されたアナログ信号を、選択された係数により重み付けして、この選択された積分器の後に位置する合成器に、重み付きアナログ信号を供給するように構成されてもよく、
―信号パスは、最後の積分器と量子化器の間に配置された他の合成器を備えてもよく、変換器は、信号パスと並列に接続され、最後の積分器を除く積分器のそれぞれにより出力されたアナログ信号を、異なる選択された係数により重み付けして、この他の合成器に、重み付きアナログ信号を供給するように構成された、重み付きフィードフォワード合計パスを備えてもよく、
―信号パスは、信号パスにおいて、２つの選択された異なる積分器の前に位置する、少なくとも２つの合成器を備えてもよく、変換器は、信号パスと並列に接続され、２つの他の選択された積分器により出力されたアナログ信号を、選択された係数により重み付けして、これらの合成器に、重み付きアナログ信号を供給するように構成された、少なくとも２つの局部共振器フィードバック手段を備えてもよく、
―信号パスは、直列に接続された第１および第２の積分器と、第１の積分器の前および第２の積分器の後に、それぞれ直列に接続された第１および第２の合成器と、を備えてもよく、変換器は、
―信号パスと並列に接続され、第１の積分器により出力されたアナログ信号を、選択された係数により重み付けして、第２の合成器に重み付きアナログ信号を供給するように構成された重み付きフィードフォワード合計パスと、
―第２の合成器およびＤＡＣにより出力されたアナログ信号が供給される少なくとも１つの第３の合成器と、
―少なくとも１つの補助ΣΔ  ＡＤＣであって、
第３の合成器により出力されたアナログ信号を、補助重み付きアナログフィードバック信号と合成するように構成された少なくとも１つの第４の合成器と、合成されたアナログ信号を積分するように構成された少なくとも１つの補助積分器と、積分された信号をデジタル信号に変換するように構成された補助量子化器と、補助信号パスと並列に接続され、ノッチを、このノッチに対応する選択された周波数帯域を有する不要なアナログ干渉信号を抑制することによって、補助ΣΔ  ＡＤＣのＳＴＦに導入するように構成された少なくとも１つの補助非侵入性フィルタと、を備える補助信号パスと、
補助量子化器により出力されたデジタル信号を、補助アナログフィードバック信号に変換するように構成された補助デジタル−アナログ変換器と、補助アナログフィードバック信号を、第４の合成器向けの補助重み付きアナログフィードバック信号に変換するように構成された少なくとも１つの補助アナログ重み付け手段と、を備える補助フィードバックパスと、
を備える補助ΣΔ  ＡＤＣ変換器と、
―量子化器および補助量子化器によりそれぞれ出力されたデジタル信号が供給され、出力されたデジタル信号における量子化誤差を決定し、量子化誤差を修正する誤差相殺論理手段と、を備えてもよく、
―信号パスは、２つの異なる積分器にそれぞれ関連付けられ、信号パスに、２つの選択された位置で並列に接続され、２つの異なる選択された周波数帯域を有する不要なアナログ干渉信号を抑制するように構成された、少なくとも２つの非侵入性フィルタを備えてもよく、
―各非侵入性フィルタは、この非侵入性フィルタが関連付けられた積分器の前で、（補助）信号パスに接続されてもよく、
―変形において、各非侵入性フィルタは、この非侵入性フィルタが関連付けられた積分器の後で、（補助）信号パスに接続されてもよく、
―各非侵入性フィルタおよび／または補助非侵入性フィルタは、共振器であってもよく、
＞例えば、各共振器は、直列に接続された第１および第２のトランスコンダクタンスおよび第１のキャパシタと、第１のトランスコンダクタンスと並列に接続された第２のキャパシタと、第２のトランスコンダクタンスと並列に接続された第３のトランスコンダクタンスとを備え、
―（補助）ＤＡＣおよび量子化器は、単一ビットまたは複数ビット構成要素であってもよく、
―（補助）非侵入性フィルタは、プログラム可能であってもよい。
【００２１】
本発明は、また、集積回路（ＩＣ）と、場合によっては、上述のものなどの変換器を備えるベースバンド集積回路とを提供する。このような（ベースバンド）集積回路は、レシーバまたはトランシーバデバイスの一部であってもよい。
【００２２】
本発明は、また、上述したものなどの変換器、または（ベースバンド）集積回路、またはレシーバまたはトランシーバデバイスを備える携帯無線通信装置を提供する。
【発明を実施するための最良の形態】
【００２３】
本発明の他の特性および利点は、以下の詳細な説明および添付の図面について考察することにより、明らかとなるであろう。
【００２４】
添付の図面は、本発明の完成に役立つことのみならず、必要であれば、その定義にも貢献することが可能である。
【００２５】
まず、図１を参照して、本発明を適用可能なレシーバデバイスＲの例を説明する。本発明はレシーバデバイスに限定されないことに、留意することが重要である。実際に、本発明は、トランシーバデバイスにも適用され、より概略的には、デジタル信号に変換されるべきアナログ無線信号を受信するように構成された任意の種類のデバイスに適用される。
【００２６】
以下の説明では、レシーバ（またはトランシーバ）デバイスＲは、携帯電話、例えばＧＳＭまたはＧＰＲＳ／ＥＤＧＥまたはＵＭＴＳ携帯電話、あるいはＢｌｕｅｔｏｏｔｈまたはＷＬＡＮ（Wireless Local Area Network）通信機器などの、携帯通信機器を対象としているとみなされる。しかし、本発明は、この種の無線通信機器に限定されないことに留意することが重要である。実際に、変換されるべき信号の帯域幅に近い急峻なフィルタリングを提供する本発明は、高いダイナミックレンジのアナログ／デジタル（Ａ／Ｄ）変換器に関係する、高い信号純度およびよってフィルタリングが、常に大きな課題である、カーオーディオ、または医療目的、あるいは測定機器（例えばスコープ）に使用することも可能である。
【００２７】
図１に概略的に示されるように、本発明に係るレシーバ（デバイス）Ｒは、特に、アナログ変調信号を受信するように構成されたアンテナＡＮと、受信されたアナログ信号が供給される処理モジュールＰＭとを備える。
【００２８】
処理モジュールＰＭは、アンテナＡＮにより受信されたアナログ信号を増幅し、混合器ＭＸに供給するように構成された低雑音増幅器ＬＮＡを備え、混合器ＭＸは、本発明に係る連続時間型シグマ−デルタアナログ−デジタル変換器（以下、“ΣΔ変換器”と称する）ＣＶに供給を行い、ΣΔ変換器ＣＶは、増幅されたアナログ信号を、チャンネルフィルタリングおよび雑音整形デジタルフィルタリング専用のモジュールＭに供給されるべきデジタル信号に変換およびフィルタリングするように構成されており、モジュールＭは、フィルタリングされたデジタル信号を復調するように構成されたデジタル復調器ＤＤに供給を行う。
【００２９】
ここで、図２を参照し、本発明に係るΣΔ変換器ＣＶの第１の例を説明する。
【００３０】
図示されるように、ΣΔ変換器ＣＶは、変換されるべき増幅アナログ信号Ｘをアナログフィードバック信号と合成するための少なくとも１つの合成器Ｃ１と、合成器Ｃ１により出力される合成されたアナログ信号を積分するための少なくとも１つの積分器Ｈ１と、積分器Ｈ１により出力される積分された信号を、この例のデジタル信号Ｙに変換するための量子化器Ｑと、を備える少なくとも１つの信号パスＳＰを備える。
【００３１】
また、ΣΔ変換器ＣＶは、積分器Ｈ１と関連付けられた少なくとも１つの非侵入性フィルタＮ１を備え、非侵入性フィルタＮ１は、選択された位置で、当該の信号パスＳＰと並列に接続され、かつ、ノッチをその信号伝達関数（すなわちＳＴＦ）に導入するように構成され、定義上、周波数（または波長）が所望の信号帯域幅よりも外にある、不要なアナログ干渉信号を抑制する。Ｎ１により生成されたノッチは、所望の帯域の外、すなわち、拒絶帯にあるため、楕円形のＳＴＦの設計を可能にする。
【００３２】
さらに、非侵入性フィルタＮ１は、量子化器Ｑにより出力されたデジタル信号を、合成器Ｃ１（少なくとも）向けのアナログフィードバック信号に変換するように構成された少なくとも１つのデジタル−アナログ変換器ＤＡＣを備える、フィードバックパスＦＰを備える。
【００３３】
図２の図示された例において、ΣΔ変換器ＣＶは、信号パスＳＰに直列に接続され、第５オーダーのフィルタを定義する、５つの積分器Ｈ１〜Ｈ５を備える。しかし、積分器の数（およびフィルタのオーダー）は、この例に限定されない。積分器の数は、ゼロ（０）よりも大きな任意の値に等しければよく、例えば（図５に示されるように）２である。
【００３４】
さらに、図２に示される例では、ΣΔ変換器ＣＶは、積分器Ｈ１に関連付けられた１つのみの非侵入性フィルタＮ１を備える。しかし、ΣΔ変換器ＣＶは、積分器と同数の非侵入性フィルタを備えてもよい。よって、図３〜図５に示される実施形態の例では、各積分器Ｈ１〜Ｈ５は、１つの非侵入性フィルタＮ１〜Ｎ５に関連付けられている。この場合、異なる非侵入性フィルタＮ１〜Ｎ５は、異なる周波数帯域に属する、異なる干渉を抑制するように構成されている。
【００３５】
異なる共振周波数を有する、いくつかの非侵入性フィルタＮｉを、第１の積分器Ｈ１の後に、あるいは１つまたは複数の積分器Ｈｉの後に、並列に接続することによって、いくつかのノッチをＳＴＦに導入できることに留意することが重要である。これは、抑制できる干渉の数を増やすことを可能にする。
【００３６】
また、各積分器Ｈｊ（ｊ＞０）は、必ずしも１つの非侵入性フィルタＮｉ（ｉ＞０）に関連付けられるわけではないことに、留意することが重要である。例えば、ΣΔ変換器ＣＶは、３つの積分器と、１つまたは２つの非侵入性フィルタとを備えてもよい。さらに、非侵入性フィルタの数が、積分器の数よりも少ない場合、非侵入性フィルタは、積分器のいずれかに関連付けてもよいが、必ずしも、第１の合成器Ｃ１に最も近いものに関連付けなくてもよい。
【００３７】
各非侵入性フィルタＮｉは、信号パスＳＰと並列に接続され、信号帯域において開回路として動作し、一方で不要な干渉をグランドにシャントする、複素インピーダンスである。ＡＤＣループの内側に位置する各非侵入性フィルタＮｉは、従って、雑音、歪みおよびオフセットの点で、重要ではない。
【００３８】
積分器Ｈｊが、アクティブＲＣフィルタでない場合、関連する非侵入性フィルタＮｉを、図２に示されるように、積分器Ｈｊの直前に信号パスＳＰに接続することが好ましい。従って、信号対雑音比（ＳＮＲ）は劣化しない。さらに、各積分器Ｈｊ（ここではｉ＝ｊ）の前に、１つの非侵入性フィルタＮｉを使用して、帯域外フィルタリングを最適化し、より大きな選択度を提供する場合、これらの非侵入性フィルタＮｉによって導入される雑音および歪みは、それぞれ、
｜Ｈ１（ｓ）｜，｜Ｈ１（ｓ）｜×｜Ｈ２（ｓ）｜，｜Ｈ１（ｓ）｜×｜Ｈ２（ｓ）｜×｜Ｈ３（ｓ）｜，
｜Ｈ１（ｓ）｜×｜Ｈ２（ｓ）｜×｜Ｈ３（ｓ）｜×｜Ｈ４（ｓ）｜
によって抑制され、ここで、Ｈｊ（ｓ）は、積分器Ｈｊのｓ領域の伝達関数である。
【００３９】
ここで、積分器Ｈｊ（ｊ＞０）が、優れた直線性の性能を達成するＯＴＡ−ＲＣ（Operational Transconductance Amplifier-RC）などのアクティブＲＣフィルタである場合、関連する非侵入性フィルタＮｉを、図３〜図６に示されるように、積分器Ｈｊの直後に信号パスＳＰに接続するか、またはその抵抗ＲとキャパシタＣとの間に、接続することが可能である。
【００４０】
例えば、図２に示されるように、各非侵入性フィルタＮｉは、非侵入性共振器である。例えば、この共振器Ｎｉは、第１のトランスコンダクタンス−ｇｍＦと、直列に接続された第２のトランスコンダクタンス−ｇｍ１および第１のキャパシタＣＬと、第１のトランスコンダクタンス−ｇｍＦと並列に接続された第２のキャパシタＣＦと、第２のトランスコンダクタンス−ｇｍ１と並列に接続された第３のトランスコンダクタンスｇｍ２と、を備えてもよい。
【００４１】
一般的に言うと、非侵入性フィルタＮｉは、ＬＣ回路である。非侵入性フィルタＮｉが、上述したものなどの共振器である場合、Ｌは、トランスコンダクタンスｇｍ１，ｇｍ２と、キャパシタＣＬとを備えるジャイレータである。
【００４２】
フィードバックパスＦＰには、選択された重み付け係数を、ＤＡＣにより出力されたアナログフィードバック信号に印加して、これらの信号を、合成器Ｃ１向けの重み付きアナログフィードバック信号に変換するように構成された、少なくとも１つのアナログ重み付け手段ｄ１を設けてもよい。
【００４３】
図２〜図５に示されるように、フィードバックパスＦＰには、積分器Ｈｊ（ここでｊ＝１〜５）と同数のアナログ重み付け手段ｄｊ（異なる重み付け係数を印加する）を設けてもよい。アナログ重み付け手段は、例えば、トランスコンダクタンスまたは電圧減衰器であってもよい。これらは、ＡＤＣループの安定化に使用される。この場合、信号パスＳＰは、合成された受信アナログ信号Ｘおよび重み付きアナログフィードバック信号を、各積分器Ｈｊに供給するために、１つの合成器Ｃｊを、各積分器Ｈｊの前に備えなくてはならない。
【００４４】
例えば、各合成器Ｃｊは、関連するアナログ重み付け手段ｄｊから受信した重み付きアナログフィードバック信号を、混合器ＭＸまたは前の積分器Ｈｊ−１のいずれかから受信したアナログ信号Ｘから減算するように構成されている。
【００４５】
高い周波数フィルタリングを提示するために、ΣΔ変換器ＣＶは、フィードバックおよび／またはフィードフォワードトポロジーを有してもよい。
【００４６】
“２重の”フィードバックトポロジーが、図２（破線）および図３（実線）の両方に示されている。より正確には、これら２つの実施形態の例では、ΣΔ変換器ＣＶは、信号パスＳＰと並列に接続された、２つの局部共振器フィードバック手段ｂ１およびｂ２を備える。これらの局部共振器フィードバック手段は、例えば、トランスコンダクタンスまたは電圧減衰器であってもよい。これらを用いて、雑音伝達関数（ＮＴＦ）においてノッチが作られ、帯域幅内の信号対量子化雑音比を最適化する。
【００４７】
各局部共振器フィードバック手段ｂ１またはｂ２は、選択された積分器Ｈ３またはＨ５により出力された積分アナログ信号を、選択された係数により重み付けして、重み付きアナログ信号を、信号パスＳＰ内でこの選択された積分器Ｈ３またはＨ５の前に位置する積分器Ｈ２またはＨ４の前に位置する合成器Ｃ２またはＣ４に供給するように構成される。
【００４８】
この場合、各合成器（ここではＣ２およびＣ４）は、前の積分器（Ｈ１またはＨ３）により出力された、積分されたアナログ信号を、局部共振器フィードバック手段ｂ１またはｂ２により出力された重み付きアナログ信号、および、場合によってはアナログ重み付け手段ｄ２またはｄ４により出力された重み付きアナログフィードバック信号と合成する、追加の加算入力を備える
ΣΔ変換器ＣＶは、１つのみの局部共振器フィードバック手段（例えばｂ１またはｂ２）を備えてもよいことに留意することが重要である。また、ΣΔ変換器ＣＶは、積分器Ｎｉの数（またはフィルタオーダー）が７以上である場合、３つ以上の局部共振器フィードバック手段を備えてもよい。
【００４９】
図３に示される実施形態の第２の例の変形である、図４に示される実施形態の第３の例では、ΣΔ変換器ＣＶは、信号パスＳＰと並列に接続された２つの局部共振器フィードバック手段ｂ１およびｂ２のみならず、信号パスＳＰと並列に接続された１つの重み付きフィードフォワード合計パスａ１も備える。
【００５０】
この例では、重み付きフィードフォワード合計パスａ１は、第１の積分器Ｈ１の出力（第２の合成器Ｃ２の前）と、第３の合成器Ｃ３との間で、信号パスＳＰと並列に接続されている。
【００５１】
この重み付きフィードフォワード合計パスａ１は、前の積分器（ここではＨ１）により出力された、積分されたアナログ信号を、選択された係数で重み付けし、合成器（ここではＣ３）に、重み付きアナログ信号を供給するように構成されており、この合成器は、次の積分器（ここではＨ２）の後に配置されている。これらも、ＡＤＣループを安定化するために使用される。従って、これらを、アナログ重み付け手段ｄｊと混在させて、両方のトポロジーの利点を最大化し、欠点を最小化することが可能である。
【００５２】
この場合、合成器（ここではＣ３）は、前の積分器（ここではＨ２）により出力された、積分されたアナログ信号を、重み付きフィードフォワード合計パス（ここではａ１）により出力された重み付きアナログ信号、および、場合によってはアナログ重み付け手段ｄ３により出力された重み付きアナログフィードバック信号と合成する、追加の加算入力を備える。
【００５３】
ΣΔ変換器ＣＶは、２つ以上の重み付きフィードフォワード合計パスを備えてもよいことに留意することが重要である。その上、重み付きフィードフォワード合計パスを、第２の積分器Ｈ２と並列に接続することは、必須ではない。重み付きフィードフォワード合計パスは、第１の積分器Ｈ１の後に位置する任意の積分器Ｈｊと、並列に接続してもよい。しかし、重み付きフィードフォワード合計パスａｊと、アナログ重み付け手段ｄｊの累積数は、フィルタオーダー（Ｌ）に等しい。
【００５４】
図４に示される実施形態の第３の例の変形である、図５に示される実施形態の第４の例では、ΣΔ変換器ＣＶは、信号パスＳＰと並列に接続された２つの局部共振器フィードバック手段ｂ１およびｂ２のみならず、信号パスＳＰと並列に接続された４つの重み付きフィードフォワード合計パスａ１〜ａ４も備える。また、重み付きフィードフォワード合計手段ａ５が、信号パスＳＰにおいて、第５の積分器Ｈ５の出力と第４の合成器Ｃ４との間に設けられる。この第４の例では、ΣΔ変換器ＣＶは、どのようなアナログ重み付け手段ｄｊも備えないが、このことは、重み付きフィードフォワード合計パスａｊとアナログ重み付け手段ｄｊの累積数が、フィルタオーダー（Ｌ）に等しいという条件で、可能である。
【００５５】
この第４の例では、４つの重み付きフィードフォワード合計パスａ１〜ａ４は、第１のＨ１、第２のＨ２、第３のＨ３および第４のＨ４の積分器の出力のそれぞれと、第４の合成器Ｃ４との間で、信号パスＳＰと並列に接続されている。
【００５６】
各重み付きフィードフォワード合計パスａｊは、前の積分器（ここではＨｊ）により出力された、積分されたアナログ信号を、選択された係数で重み付けし、第４の合成器Ｃ４に、重み付きアナログ信号を供給するように構成されている。同様のやり方で、重み付きフィードフォワード合計手段ａ５は、前の積分器Ｈ５により出力された、積分されたアナログ信号を、選択された係数で重み付けし、第４の合成器Ｃ４に、重み付きアナログ信号を供給するように構成されている。この目的のために、第４の合成器Ｃ４は、重み付きフィードフォワード合計パスおよび手段ａｊ（ここでは５）と同数の加算入力を備えて、量子化器Ｑに、積分器Ｈ１〜Ｈ５により出力された全ての重み付き積分アナログ信号の合計を供給する。
【００５７】
ΣΔ変換器ＣＶは、また、ＭＡＳＨ構造、例えばＭＡＳＨ−２−１、またはＭＡＳＨ−２−１、またはＭＡＳＨ−１−２、またはＭＡＳＨ−１−１またはＭＡＳＨ−１−１−１を有してもよい。
【００５８】
ＭＡＳＨ−２−１構造の例が、図６の実施形態の第５の例に示されている。
【００５９】
この例では、信号パスＳＰは、直列に接続された第１のＨ１および第２のＨ２積分器と、第１の積分器Ｈ１の前および第２の積分器Ｈ２の後に、しかし出力でＹを供給する量子化器Ｑの前に、それぞれ直列に接続された第１のＣ１および第２のＣ２合成器と、を備える。
【００６０】
ここで、各積分器Ｈ１，Ｈ２は、非侵入性フィルタＮ１，Ｎ２と関連付けられる（各積分器の後に並列に接続されるが、各積分器の前に接続することもできる）。
【００６１】
さらに、重み付きフィードフォワード合計パスａ１は、第２の積分器Ｈ２の入力と、第２の合成器Ｃ２との間で、信号パスＳＰと並列に接続される。この重み付きフィードフォワード合計パスａ１は、第１の積分器Ｈ１により出力された積分アナログ信号を、選択された係数で重み付けし、第２の合成器Ｃ２に重み付きアナログ信号を供給して、第２の積分器Ｈ２により出力された積分アナログ信号に加算するように構成されている。
【００６２】
フィードバックパスＦＰは、量子化器Ｑにより出力されたデジタル信号Ｙ１が供給されるＤＡＣと、第１の合成器Ｃ１の減算入力に接続された、１つの重み付きアナログ重み付け手段ｄ１と、を備える。
【００６３】
ΣΔ変換器ＣＶは、また、ＤＡＣにより出力されたアナログフィードバック信号が供給される加算入力と、第２の合成器Ｃ２により出力されたアナログ信号が供給される減算入力とを備える、第３の合成器Ｃ３を備える。この第３の合成器Ｃ３は、また、補助ΣΔ変換器ＣＶ’に接続された出力を備える。
【００６４】
この補助ΣΔ変換器ＣＶ’は、第３の合成器Ｃ３により出力されたアナログ信号を、補助重み付きアナログフィードバック信号と合成するように構成された第４の合成器Ｃ４と、第４の合成器Ｃ４により出力される合成されたアナログ信号を積分するように構成された補助積分器Ｈ３と、補助積分器Ｈ３により出力される積分された信号を、デジタル信号Ｙ２に変換するように構成された補助量子化器Ｑ’と、をここで備える補助信号パスＳＰ’を備える。
【００６５】
図示されるように、上述したものなどの、補助非侵入性フィルタＮ３を、補助信号パスＳＰ’と並列に接続して、選択されたノッチを、このノッチに対応する選択された周波数帯域を有する不要なアナログ干渉信号を抑制することにより、補助ΣΔ変換器ＣＶ’のＳＴＦに導入してもよい。
【００６６】
補助ΣΔ変換器ＣＶ’は、また、補助量子化器Ｑ’により出力されたデジタル信号を、第４の合成器Ｃ４向けの補助アナログフィードバック信号に変換するように構成された補助デジタル−アナログ変換器ＤＡＣ’を備える、補助フィードバックパスＦＰ’を備える。図示されるように、この補助フィードバックパスＦＰ’は、また、ＤＡＣ’により出力された補助重み付きアナログフィードバック信号を、第４の合成器Ｃ４向けの補助重み付きアナログフィードバック信号に変換するように構成された、補助アナログ重み付け手段ｄ２を備えてもよい。
【００６７】
最後に、ΣΔ変換器ＣＶは、量子化器Ｑおよび補助量子化器Ｑ’によりそれぞれ出力されるデジタル信号Ｙ１およびＹ２が供給され、これらの出力されたデジタル信号から量子化誤差を決定し、修正するように構成された、この例では信号Ｙを供給するための、論理誤差相殺モジュールＥＣＭを備える。
【００６８】
ΣΔ変換器ＣＶは、異なる規格に構成された再構成可能な無線回路で使用される、プログラム可能な非侵入性フィルタ（プログラム可能なノッチを定義する）を備えてもよいことに留意することが重要である。
【００６９】
好ましくは、ΣΔ変換器ＣＶは、集積回路ＩＣであり、場合によっては、ベースバンド集積回路である。このような集積回路は、ＣＭＯＳ技術、またはチップ製造で現在用いられている他の任意の技術において、特にＡｓＧａまたはＢｉＣＭＯＳ技術において実現してもよい。
【００７０】
本発明に係るΣΔ変換器ＣＶは、非常に多くの利点を提示し、特に、
―変換され、次いで、マルチスタンダードおよび／またはマルチモードレシーバ（またはトランシーバ）および共同バンディングに構成されるべき信号の、帯域幅の上端に近い干渉のフィルタリングを、楕円形のＳＴＦが可能にし、
―単位利得周波数およびフィードバック（および／またはフィードフォワード）係数が不変のままなので、ＡＤＣループの安定性が、非侵入性フィルタによって保護され、
―ノッチでのノッチ周波数および品質係数を、容易に変更して、他の不要な干渉を抑制することができる。これは、本発明を、大きく再構成可能にし、レシーバ（またはトランシーバ）のシステム設計において、多くの柔軟性をもたらし、
―いくつかのノッチを選択して、異なる周波数に属する干渉を抑制することができ、
―特定の干渉チャンネルの選択性は、選択された非侵入性フィルタ（およびその位置）のみに依存し、よって、干渉をフィルタリングするために、高いオーダーのフィードバックは必要とせず、
―非侵入性フィルタの使用は、ＳＴＦを、ＮＴＦから非相関化する傾向があり、
―ノッチは、どのようなΣΔ変換器トポロジー（フィードバックおよび／またはフィードフォワード）でも、どのような処理ビットの数（単一ビットまたは複数ビット）でも、そしてどのようなループ（単一ループまたはＭＡＳＨ構造）の数でも、実施してもよく、
―フィルタリングは、ＡＤＣループ内で行われ、ループ利得によって、任意のオフセットが補正され、
―ノッチを用いて、フィードフォワードトポロジーにより導入された固有のピーキングが除去され、よって、この種のトポロジーの群遅延変動を改善し、
―非侵入性フィルタによって導入された雑音および歪みが、信号パスの外にあり、雑音および歪みは、ΣΔ変換器の入力参照雑音および歪みを劣化させず、
―いくつかの状況では、ΣΔ変換器の非侵入性フィルタリングは、ＡＤＣの後に設けられることがあるデシメーション（decimation）フィルタの複雑さを減少させることが可能である。
【００７１】
よって、デシメーションフィルタは、より低い電力を消費し、より小型になる。
【００７２】
本発明は、単なる例としての、上述の連続時間型シグマ−デルタアナログ−デジタル変換器、（ベースバンド）集積回路、レシーバデバイス、トランシーバデバイスおよび無線通信装置の実施形態に限定されず、しかし、添付の特許請求の範囲内で当業者によって考案可能な全ての代わりの実施形態を包含する。
【図面の簡単な説明】
【００７３】
【図１】図１は、本発明に係るレシーバデバイスの例を概略的に示している。
【図２】図２は、本発明に係る連続時間型シグマ−デルタアナログ−デジタル変換器（ΣΔ  ＡＤＣ）の実施形態の第１の例を概略的に示している。
【図３】図３は、本発明に係る連続時間型シグマ−デルタアナログ−デジタル変換器（ΣΔ  ＡＤＣ）の実施形態の第２の例を概略的に示している。
【図４】図４は、本発明に係る連続時間型シグマ−デルタアナログ−デジタル変換器（ΣΔ  ＡＤＣ）の実施形態の第３の例を概略的に示している。
【図５】図５は、本発明に係る連続時間型シグマ−デルタアナログ−デジタル変換器（ΣΔ  ＡＤＣ）の実施形態の第４の例を概略的に示している。
【図６】図６は、本発明に係る連続時間型シグマ−デルタアナログ−デジタル変換器（ΣΔ  ＡＤＣ）の実施形態の第５の例を概略的に示している。
【図１】
2008521269.tif 000003
【図２】
2008521269.tif 000004
【図３】
2008521269.tif 000005
【図４】
2008521269.tif 000006
【図５】
2008521269.tif 000007
【図６】
2008521269.tif 000008
【国際調査報告】
2008521269.tif 000009
2008521269.tif 000010
2008521269.tif 000011