(57)【要約】  プログラム可能利得の低雑音増幅器は、第１の基準電圧（ＶＤＤ）に結合されたソースと、テール電流線（１８）に結合されたドレンとを有するテール電流トランジスタ（Ｑ３）を含む。或る差動入力の実施の形態は、複数の差動的に結合された入力トランジスタの対（Ｑ４，Ｑ５；Ｑ７，Ｑ８；Ｑ１０，Ｑ１１；Ｑ１３，Ｑ１４）を有する。各対は、第１の入力線（１９Ａ）に結合されたゲートと、第１の出力線（２６Ａ）に結合されたドレンとを有する第１の入力トランジスタ（Ｑ４，Ｑ７，Ｑ１０，Ｑ１３）を含む。また各対は、第２の入力線（１９Ｂ）に結合されたゲートと、第１のトランジスタのソースに結合されたソースと、第２の出力線（２６Ｂ）に結合されたドレンとを有する第２の入力トランジスタ（Ｑ５，Ｑ８，Ｑ１１，Ｑ１４）を含む。いくつかまたは全ての対の第１および第２の入力トランジスタのソースは、スイッチ・トランジスタ（Ｑ６，Ｑ９，Ｑ１２）のゲートに与えられる制御信号（Ｂ１，Ｂ２，Ｂ３）によりテール電流線（１８）に選択的に結合される。
2008514036.tif 000002
【特許請求の範囲】
【請求項１】
プログラム可能利得の低雑音増幅器であって、
（ａ）  第１の基準電圧に結合されたソースとドレンとを有するテール電流トランジスタと、
（ｂ）  それぞれが共通の入力に結合されたゲートと、共通の出力に結合されたドレンと、前記テール電流トランジスタのドレンに結合されたソースとを有する複数の入力トランジスタと、
（ｃ）  複数の利得選択信号に応じて、前記テール電流トランジスタのドレンから少なくともいくつかの前記入力トランジスタのソースへの電流の流れをそれぞれ選択的に可能または不能にする複数のスイッチ・トランジスタと、
（ｄ）  前記出力と第２の基準電圧との間に結合された負荷抵抗器と、
を備える増幅器。
【請求項２】
前記個別の入力トランジスタのチャンネル長さとチャンネル幅との比は次第に大きくなる、請求項１記載の増幅器。
【請求項３】
前記テール電流トランジスタに電流ミラー関係に結合された電流ミラー・トランジスタを含むバイアス電流制御回路と、前記電流ミラー・トランジスタの電流路内で結合された制御トランジスタと、第３の基準電圧に結合された第１の入力と前記制御トランジスタのソースに結合された第２の入力と前記制御トランジスタのゲートに結合された出力とを有する演算増幅器と、前記演算増幅器の第２の入力と前記第２の制御電圧との間に前記制御トランジスタの電流路内で結合された制御抵抗器とを更に備える、請求項１記載の増幅器。
【請求項４】
前記制御抵抗器は前記負荷抵抗器と同じ抵抗材料で構成されまた同じ製造プロセスで形成される、請求項３記載の増幅器。
【請求項５】
利得選択入力に応じて複数のスイッチ・トランジスタのゲートに前記利得選択信号をそれぞれ生成するスイッチ選択回路を更に含む、請求項１記載の増幅器。
【請求項６】
前記複数の入力トランジスタは第１の共通の入力に結合されたゲートと第１の共通の出力に結合されたドレンとをそれぞれ有する複数の第１の入力トランジスタを備え、前記負荷抵抗器は前記第１の共通の出力と前記第２の基準電圧との間に結合された第１の負荷抵抗器であり、前記増幅器は、
複数の第２の入力トランジスタであって、第２の共通の入力に結合されたゲートと、第２の共通の出力に結合されたドレンと前記テール電流抵抗器のドレンに結合されたソースとをそれぞれ有し、前記複数の第１および第２の入力トランジスタはそれぞれソースを共に接続されて複数の差動的に結合された入力トランジスタの対を形成する、複数の第２の入力トランジスタと、
前記第２の共通の出力と前記第２の基準電圧との間に結合された第２の負荷抵抗器と、
前記複数の利得選択信号に応じて前記テール電流トランジスタのドレンから少なくともいくつかの対の第１および第２の入力トランジスタのソースへの電流の流れを選択的に可能または不能にする前記複数のスイッチ・トランジスタと、
を更に備える、請求項１，３，４，５のいずれか記載の増幅器。
【請求項７】
各対内の第１の入力トランジスタのチャンネル長さとチャンネル幅との比はその対の中の第２の入力トランジスタのチャンネル長さとチャンネル幅との比に等しく、また種々の対の第１および第２の入力トランジスタの前記チャンネル長さとチャンネル幅との比は次第に大きくなる、請求項６記載の増幅器。
【請求項８】
前記スイッチ・トランジスタは第１の対を除く全ての対の第１および第２の入力トランジスタのソースをそれぞれ前記テール電流トランジスタのドレンに結合し、前記第１の対の第１および第２の入力トランジスタのソースは中間のスイッチ・トランジスタなしに前記テール電流トランジスタのドレンに結合される、請求項６または７記載の増幅器。
【請求項９】
前記入力トランジスタはＰチャンネル・トランジスタである、請求項１−８のいずれか記載の増幅器。
【請求項１０】
前記スイッチ・トランジスタはＰチャンネル・トランジスタである、請求項１−９のいずれか記載の増幅器。
【請求項１１】
前記テール電流トランジスタはＰチャンネル・トランジスタであって、前記第１の基準電圧に結合されたソースを有するＰチャンネル電流ミラー制御トランジスタのゲートおよびドレンに結合するゲートを有する、請求項１−１０のいずれか記載の増幅器。
【請求項１２】
プログラム可能利得の低雑音増幅器であって、
（ａ）  第１の基準電圧に結合されたソースとドレンとを有するテール電流トランジスタと、
（ｂ）  複数の差動的に結合された入力トランジスタの対であって、各対は、第１の共通の入力に結合されたゲートと第１の共通の出力に結合されたドレンとを有する第１の入力トランジスタと、第２の共通の入力に結合されたゲートとそれぞれの対の第１の入力トランジスタのソースに結合されたソースと第２の共通の出力に結合されたドレンとを有する第２の入力トランジスタとを含み、各対の第１および第２の入力トランジスタのソースは前記テール電流トランジスタのドレンに結合される、複数の差動的に結合された入力トランジスタの対と、
（ｃ）  複数の利得選択信号に応じて前記テール電流トランジスタのドレンから少なくともいくつかの前記対の第１および第２の入力トランジスタのソースへの電流の流れを選択的にそれぞれ可能または不能にする手段と、
（ｄ）  前記第１の共通の出力と第２の基準電圧との間に結合された第１の負荷抵抗器と、前記第２の共通の出力線と前記第２の基準電圧との間に結合された第２の負荷抵抗器と、
を備える増幅器。
【請求項１３】
低雑音増幅器にプログラム可能利得を与える方法であって、
（ａ）  第１の基準電圧に結合されたソースとドレンとを有するテール電流トランジスタ内にテール電流を生成し、
（ｂ）  第１の共通の入力に結合されたゲートと第１の共通の出力に結合されたドレンとをそれぞれ有する複数の第１の入力トランジスタを備え、
（ｃ）  複数の利得選択信号に応じて少なくともいくつかの第１の入力トランジスタのソースを前記テール電流トランジスタのドレンに選択的にそれぞれ結合する、
低雑音増幅器にプログラム可能利得を与える方法。
【請求項１４】
ステップ（ｂ）は、複数の差動的に結合された入力トランジスタの対を提供することを含み、各対は、複数の第１の入力トランジスタと、第２の共通の入力に結合されたゲートとそれぞれの第１の入力トランジスタのソースに結合されたソースと第２の共通の出力に結合されたドレンとを有する第２の入力トランジスタの１つを含み、
ステップ（ｃ）は、複数の利得選択信号に応じて少なくともいくつかの対の第１および第２の入力トランジスタのソースを前記テールのドレンに選択的にそれぞれ結合することを含む、
請求項１３記載の低雑音増幅器にプログラム可能利得を与える方法。
【請求項１５】
ステップ（ｂ）は、各対内の前記第１の入力トランジスタのチャンネル長さとチャンネル幅との比をその対内の前記第２の入力トランジスタのチャンネル長さとチャンネル幅との比に等しくし、また前記種々の対の第１および第２の入力トランジスタのチャンネル長さとチャンネル幅との比を次第に大きくすることとを含む、請求項１４記載の低雑音増幅器にプログラム可能利得を与える方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に低雑音増幅器に関するもので、特にプログラム可能利得を有する低雑音増幅器に関するものである。
【背景技術】
【０００２】
背景を述べると、１対の差動的に結合されたＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）のソース電極の間に直列に入る抵抗は差動増幅内の雑音の主な原因である。図１に示す従来技術の回路は非常に雑音の低い差動増幅器１を示す。これはＰチャンネル電流源トランジスタＱ１を含み、そのドレンは１対のＰチャンネル入力トランジスタＱ２，Ｑ３のソースにノード２で直接に接続される。入力トランジスタＱ２，Ｑ３のドレンは抵抗ＲＬを有する負荷抵抗器５，６に出力ノード３，４で接続される。入力電圧Ｖｉｎ＋，Ｖｉｎ−が入力トランジスタＱ２，Ｑ３のゲートにそれぞれ与えられ、出力電圧Ｖｏｕｔ−，Ｖｏｕｔ＋が出力導体３，４のドレンのノード３，４にそれぞれ作られる。増幅器１の雑音が非常に低い理由は、トランジスタＱ２，Ｑ３の共に結合されたソース電極の間に抵抗器が接続されていないからである。
【０００３】
増幅器１の利得は次式で与えられる。
式（１）：  利得＝Ｇｍ×ＲＬ
ただし、Ｇｍは一対の差動的に接続された入力トランジスタＱ２，Ｑ３の相互コンダクタンスであって、次式で与えられる。
式（２）：  Ｇｍ＝ＳＱＲ｛μ・Ｃｏｘ・（Ｗ／Ｌ）・Ｉ｝
ただし、ＳＱＲは括弧の中の式の平方根、μは入力トランジスタＱ２，Ｑ３のチャンネル領域内の多数キャリアの移動度、Ｃｏｘは各入力トランジスタＱ２，Ｑ３のゲートとチャンネル領域とにより形成される静電容量、Ｗ／Ｌは各入力トランジスタＱ２，Ｑ３のチャンネル幅とチャンネル長さとの比、Ｉは各入力トランジスタＱ２，Ｑ３内を流れる電流である。
【０００４】
従来技術の低雑音増幅器１はやや非線形であってひずみを生じるが、アプリケーションによっては許容できる。ひずみが許容できない場合は、種々の方法でこれを減らすことができる。例えば、コーエン（Ｋｏｅｎ）の米国特許第６，１１８，３４０号、「低雑音差動入力、差動出力の増幅器および方法（Ｌｏｗ  Ｎｏｉｓｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｉｎｐｕｔ，  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｏｕｔｐｕｔ  Ａｍｐｌｉｆｉｅｒ  Ａｎｄ  Ｍｅｔｈｏｄ）」に述べられている。
通常、増幅器１が或る出力電圧振幅を達成できるようにするため、電流源トランジスタＱ１内のテール電流（ｔａｉｌ  ｃｕｒｒｅｎｔ）ＩＯは一定である。したがって、比Ｗ／Ｌが固定なので、従来技術の低雑音増幅器の利得は可変でない、すなわちプログラム可能でない。しかしプログラム可能利得の増幅器が非常に望ましいアプリケーションは多い。
【０００５】
超音波などの、ひずみが小さくて非常に広いダイナミック・レンジを持つ信号を処理しなければならないシステムでは、低雑音増幅器への入力の利得を下げることがしばしば必要になる。電子的手段により増幅器の利得を下げることも非常に望ましい。なぜなら、利得を調整するために用いる電極を半導体パッケージの端に置くと寄生インピーダンスがしばしば発生するからである。かかる寄生インピーダンスは利得を不正確にしまた回路振動の原因になることが多い。増幅器が高い利得だけを有するように設計された場合に比べて、増幅器の利得を下げることができると一層大きな増幅器入力信号を処理することができる。利得を高く設定することは低雑音を達成するには望ましいが、入力信号が大きいときに「過負荷」になる。利得を小さくすると雑音は高くなるが、増幅器はより高い振幅の入力信号を処理することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
プログラム可能利得の増幅器を実現するには種々の周知の方法がある。或る方法では、Ｑ２，Ｑ３などの入力トランジスタのソースの間に種々の値の利得抵抗器を切り換えて接続する。別の従来技術のプログラム可能利得の増幅器は、種々の方法を用いてＱ２，Ｑ３などの入力トランジスタのソースの間に結合された利得抵抗器の抵抗を制御しながら調整しまたは変更する。残念ながら、入力トランジスタＱ２，Ｑ３のソースの間に抵抗を接続すると雑音を発生するので、この種の従来技術のプログラム可能利得の増幅器は図１の基本的な従来技術の低雑音増幅器１の雑音に比べて本質的に比較的高い雑音を有する。（Ｑ２，Ｑ３などの差動的に結合された入力トランジスタのソースの間に結合された抵抗Ｒが生成する雑音は４・ｋ・Ｔ・Ｂ・Ｒの平方根にほぼ等しい。ただし、ｋはボルツマン定数、Ｔはケルビン度で表した絶対温度、Ｂは帯域幅である。）
【０００７】
外部スイッチを用いて外部抵抗器を選択的に切り換えることにより増幅器の利得を制御するという従来の技術は、コストが高く、物理的に大きいので不都合であり、また外部抵抗器およびスイッチに関連する寄生容量のために回路の性能が低下する。
したがって、低雑音でプログラム可能利得のＭＯＳ増幅器が必要である。
また、低ひずみで増幅して信号のダイナミック・レンジを拡大することができる、低雑音でプログラム可能利得のＭＯＳまたはＣＭＯＳ増幅器が必要である。
【０００８】
また、低ひずみで増幅して入力信号のダイナミック・レンジを拡大することができる、低雑音でプログラム可能利得のＭＯＳまたはＣＭＯＳ増幅器が必要である。
また、外部の利得制御抵抗器を用いる必要とこれに関連するコストをなくし、またプリント回路板上に外部の利得制御抵抗器のための大きな面積を必要としない、低雑音でプログラム可能利得のＭＯＳまたはＣＭＯＳ増幅器が必要である。
また、利得制御信号線の数をできるだけ少なくしてプログラム可能利得の増幅器の利得を制御する方法が必要である。
【課題を解決するための手段】
【０００９】
本発明の目的は、ＭＯＳまたはＣＭＯＳ半導体製造プロセスを用いて製造するのに適した低雑音でプログラム可能利得の増幅器を提供することである。
本発明の別の目的は、低ひずみで増幅して入力信号のダイナミック・レンジを拡大することができる、低雑音でプログラム可能利得のＭＯＳまたはＣＭＯＳ増幅器を提供することである。
本発明の別の目的は、単一の制御信号で電子的にプログラム可能にすることにより寄生インピーダンスの増幅器利得への影響をなくす、低雑音でプログラム可能利得のＭＯＳまたはＣＭＯＳ増幅器を提供することである。
【００１０】
本発明の別の目的は、外部の利得制御抵抗器を用いる必要とこれに関連するコストをなくし、またプリント回路板上にこれに関連する面積を必要としない、低雑音でプログラム可能利得のＭＯＳまたはＣＭＯＳ増幅器を提供することである。
本発明の別の目的は、低電流雑音と低電圧雑音とを共に達成する、低雑音でプログラム可能利得の増幅器を提供することである。
また、利得制御信号線（ｇａｉｎ  ｃｏｎｔｒｏｌ  ｓｉｇｎａｌ  ｃｏｎｄｕｃｔｏｒｓ：利得制御信号導体）の数をできるだけ少なくしてプログラム可能利得の増幅器の利得を制御する方法が必要である。
【００１１】
簡単に述べると、１つの実施の形態では、本発明が提供するプログラム可能利得の低雑音増幅器は、第１の基準電圧に結合されたソースを有しまたドレンを有するテール電流トランジスタと、それぞれが共通の入力に結合されたゲートと共通の出力に結合されたドレンとを有する複数の入力トランジスタとを含む。複数のスイッチ・トランジスタが少なくともいくつかの入力トランジスタのソースを選択的に結合して、複数の利得選択信号に応じてテール電流トランジスタのドレンからのテール電流（ｔａｉｌ  ｃｕｒｒｅｎｔ）の流れをそれぞれ可能にまたは不能（ｅｎａｂｌｅ  ｏｒ  ｄｉｓａｂｌｅ）にする。負荷抵抗器が共通の出力と第２の基準電圧との間に結合される。
【００１２】
別の実施の形態では、本発明が提供するプログラム可能利得の低雑音増幅器は、第１の基準電圧に結合されたソースとドレンとを有するテール電流トランジスタと、複数の対の差動的に結合された入力トランジスタを含み、前記複数の対の入力トランジスタの各対は、第１の共通の入力に結合されたゲートと第１の共通の出力に結合されたドレンとを有する第１の入力トランジスタと、第２の共通の入力に結合されたゲートと第１の入力トランジスタのソースに共に接続されたソースと第２の共通の出力に結合されたドレンとを有する第２の入力トランジスタとを含む。いくつかのまたは全ての対の第１および第２の入力トランジスタの共に接続されたソースはテール電流トランジスタのドレンに結合される。１つの実施の形態では、１つを除く全ての対の第１および第２の入力トランジスタのソースを結合するための複数のスイッチ・トランジスタを備え、複数の選択信号に応じてテール電流トランジスタのドレンからのテール電流の流れをそれぞれ可能にまたは不可能にする。第１の負荷抵抗器が第１の共通の出力と第２の基準電圧との間に結合され、第２の負荷抵抗器が第２の共通の出力と第２の基準電圧との間に結合される。
【００１３】
上に述べた実施の形態では、各対の第１の入力トランジスタのチャンネル長さとチャンネル幅との比（ｃｈａｎｎｅｌ−ｌｅｎｇｔｈ−ｔｏ−ｃｈａｎｎｅｌ−ｗｉｄｔｈ  ｒａｔｉｏ）はその対の第２の入力トランジスタのチャンネル長さとチャンネル幅との比に等しく、また第１および第２の入力トランジスタのチャンネル長さとチャンネル幅との比はそれぞれ対から対へと次第に大きくなる。種々のスイッチ・トランジスタが第１の対を除く全ての対の第１および第２の入力トランジスタのソースをそれぞれテール電流トランジスタのドレンに結合し、第１の対の第１および第２の入力トランジスタのソースは中間のスイッチ・トランジスタなしにテール電流トランジスタのドレンに結合される。
１つの実施の形態では、種々のスイッチ・トランジスタは全ての対の第１および第２の入力トランジスタのソースをテール電流トランジスタのドレンにそれぞれ結合する。
【００１４】
或る記述された実施の形態では、第１および第２の入力トランジスタはＰチャンネル・トランジスタであり、スイッチ・トランジスタもＰチャンネル・トランジスタである。テール電流トランジスタはＰチャンネル・トランジスタであって、そのゲートは、第１の基準電圧に結合されたソースを有する電流ミラー制御トランジスタのゲートおよびドレンに結合される。バイアス制御回路は、テール電流トランジスタのゲートに電流ミラー関係に結合されたゲートおよびドレンを有する電流ミラー・トランジスタと、電流ミラー・トランジスタの電流路内で結合された制御トランジスタと、第３の基準電圧に結合された第１の入力と制御トランジスタのソースに結合された第２の入力と制御トランジスタのゲートに結合された出力とを有する演算増幅器と、演算増幅器の第２の入力と第２の制御電圧との間に制御トランジスタの電流路内で結合された制御抵抗器とを含む。制御抵抗器は好ましくは第１および第２の負荷抵抗器と同じ抵抗材料で構成されまた同じ製造プロセスで形成されるので、温度およびプロセス変動に関してテール電流を正確に追跡することができる。利得選択回路は利得選択入力に応じて動作して、望ましい利得選択信号を複数のスイッチ・トランジスタのゲートにそれぞれ生成する。
【実施例】
【００１５】
図２において、低雑音でプログラム可能な差動増幅器１０は演算増幅器１２を有するバイアス回路を含み、演算増幅器１２の「＋」入力は基準電圧Ｖｒｅｆに結合され、その出力はＮチャンネル制御トランジスタＱ１のゲートに接続され、その「−」入力はトランジスタＱ１のソースに接続される。抵抗ＲＢを有する抵抗器が接地とトランジスタＱ１のソースとの間に接続される。トランジスタＱ１のドレンは、Ｐチャンネル電流ミラー・トランジスタＱ２のドレンと、トランジスタＱ２およびＰチャンネル電流ミラー出力トランジスタＱ３（ここではテール電流トランジスタＱ３と呼ぶ）のゲートとに接続される。上に述べたバイアス回路およびトランジスタＱ２が動作してテール電流ＩＯがテール電流トランジスタＱ３内を流れて、後で述べるように、温度と、制御抵抗器１４および負荷抵抗器３０，３２に関連する処理パラメータとに関して、テール電流ＩＯをトラッキングする。トランジスタＱ２，Ｑ３のソースは第１の基準電圧ＶＤＤに接続される。トランジスタＱ３のドレンはＰチャンネル入力トランジスタＱ４，Ｑ５のソースと、スイッチ・トランジスタＱ６，Ｑ９，Ｑ１２のソースとに接続される（ノードまたは導線１８で）。
【００１６】
トランジスタＱ４，Ｑ５は「差動的に結合された対」の入力トランジスタを構成する。入力トランジスタＱ４のゲートは入力１９Ａで入力電圧Ｖｉｎ＋を受けるよう接続され、入力トランジスタＱ５のゲートは入力１９Ｂで入力電圧Ｖｉｎ−を受けるよう接続される。入力トランジスタＱ４のドレンは出力２６Ａで出力電圧Ｖｏｕｔ−を作るよう接続され、入力トランジスタＱ５のドレンは出力２６Ｂで出力電圧Ｖｏｕｔ＋を作るよう接続される。（ここで用いる用語「差動的に結合されたトランジスタ」は、図１および図２の入力トランジスタについて示すように、ソースが共に接続または結合されてそのゲートの間に与えられる差動信号に応答するトランジスタの対を含むものとする。しかし、用語「差動的に結合されたトランジスタ」は、そのゲートが共に接続されてそのソースの間に与えられる差動信号に応答するトランジスタの対も含むものとする。）
【００１７】
スイッチ・トランジスタＱ６，Ｑ９，Ｑ１２はそのゲートが利得選択信号Ｂ１，Ｂ２，Ｂ３にそれぞれ接続されるスイッチ・トランジスタとして機能する。スイッチ・トランジスタＱ６のドレンは差動的に接続された入力トランジスタＱ７，Ｑ８の対のソースに２０で接続され、Ｑ７，Ｑ８のドレンは出力２６Ａおよび２６Ｂにそれぞれ接続される。入力トランジスタＱ７，Ｑ８のゲートはＶｉｎ＋，Ｖｉｎ−にそれぞれ接続される。同様に、スイッチ・トランジスタＱ９のドレンは差動的に接続された入力トランジスタＱ１０，Ｑ１１の対のソースに２２で接続され、Ｑ１０，Ｑ１１のドレンは出力２６Ａおよび２６Ｂにそれぞれ接続される。入力トランジスタＱ１０，Ｑ１１のゲートはＶｉｎ＋，Ｖｉｎ−にそれぞれ接続される。同様に、スイッチ・トランジスタＱ１２のドレンは差動的に接続された入力トランジスタＱ１３，Ｑ１４の対のソースに２４で接続され、Ｑ１３，Ｑ１４のドレンは出力２６Ａおよび２６Ｂにそれぞれ接続される。入力トランジスタＱ１３，Ｑ１４のゲートはＶｉｎ＋，Ｖｉｎ−にそれぞれ接続される。
【００１８】
差動入力トランジスタ対Ｑ４／Ｑ５，Ｑ７／Ｑ８，Ｑ１０／Ｑ１１，Ｑ１３／Ｑ１４の入力トランジスタのＷ／Ｌ比（ｃｈａｎｎｅｌ−ｗｉｄｔｈ−ｔｏ−ｃｈａｎｎｅｌ−ｌｅｎｇｔｈ  ｒａｔｉｏｎｓ：チャンネル幅とチャンネル長さとの比）はこの順に次第に大きくなる。例えば差動入力トランジスタ対Ｑ４／Ｑ５，Ｑ７／Ｑ８，Ｑ１０／Ｑ１１，Ｑ１３／Ｑ１４の入力トランジスタのＷ／Ｌ比の値の例を挙げると、差動入力トランジスタ対Ｑ４／Ｑ５，Ｑ７／Ｑ８、Ｑ１０／Ｑ１１，Ｑ１３／Ｑ１４のトランジスタについてそれぞれ１８０／０．５，８００／０．５，４２００／０．５，１６０００／０．５とすることができる。（上の比に示すＷとＬの値はミクロンで示す。）スイッチ・トランジスタＱ６，Ｑ９，Ｑ１２が全てオフのとき、電流源トランジスタＱ３からの全てのテール電流ＩＯは入力トランジスタＱ４，Ｑ５のソースに流れ込む。得られる低雑音のプログラム可能な増幅器の利得は式（１）および式（２）から正確に決定することができる。
【００１９】
次に、スイッチ・トランジスタＱ６をオンにすると、大部分のテール電流ＩＯはスイッチ・トランジスタＱ６内を通ってトランジスタＱ７，Ｑ８のソースに流れ込む。なぜなら、トランジスタＱ７，Ｑ８の入力抵抗が入力トランジスタＱ４，Ｑ５のソース抵抗よりはるかに低いからである。次にスイッチ・トランジスタＱ６をオフにしてスイッチ・トランジスタＱ９をオンにすると、更に多くのテール電流ＩＯがスイッチ・トランジスタＱ９およびトランジスタＱ１０，Ｑ１１内を流れる。やはりこれは、トランジスタＱ１０，Ｑ１１のソース抵抗が入力トランジスタＱ４，Ｑ５のソース抵抗よりはるかに低いからである。最後に、スイッチ・トランジスタＱ９をオフにしてスイッチ・トランジスタＱ１２をオンにすると、更に多くのテール電流ＩＯがスイッチ・トランジスタＱ１２およびトランジスタＱ１３，Ｑ１４内を流れる。やはりこれは、トランジスタＱ１３，Ｑ１４の抵抗が入力トランジスタＱ４，Ｑ５の抵抗よりはるかに低いからである。
【００２０】
全ての差動入力トランジスタＱ７／Ｑ８，Ｑ１０／Ｑ１１，Ｑ１３／Ｑ１４のＷ／Ｌ比が入力トランジスタＱ４／Ｑ５のＷ／Ｌ比より実質的に大きい場合は、スイッチ・トランジスタＱ６，Ｑ９，Ｑ１２を全てオフにした後で各スイッチ・トランジスタＱ６，Ｑ９，Ｑ１２を一度に１つオンにすると、低雑音のプログラム可能な増幅器１０の利得の４つの値が上の式（１）および式（２）によりかなり正確に決定されることに注意していただきたい。上に述べたＷ／Ｌの値の例について、或る集積回路製造プロセスについて式（１）および式（２）により決定される値を次の表に示す。
Ｗ／Ｌ              利得（ｄＢ）
１８０／０．５              ６
８００／０．５            １４
４２００／０．５            ２０
１６０００／０．５            ２３
【００２１】
入力トランジスタの４つの異なる差動対を図２に示したが、任意の適当な数の入力トランジスタの差動対を用いてよいことに注意していただきたい。ただし、主として増幅器の帯域幅を下げようとする負荷効果により制限される。（用語「負荷効果」の意味は、多くの入力トランジスタの差動対を並列に接続するほど、より多くの寄生容量が出力２６Ａおよび２６Ｂの導線上に蓄積され、増幅器の帯域幅が下がる、ということである。）
【００２２】
出力線２６Ａは抵抗ＲＬを有する負荷抵抗器３０の第１の端子に接続され、出力線２６Ｂはこれも抵抗ＲＬを有する別の負荷抵抗器３２の第１の端子に接続される。負荷抵抗器３０および３２の第２の端子は接地に接続される。上に述べたバイアス回路の制御抵抗器１４は好ましくは負荷抵抗器３０および３２と同じ材料で構成されるので、このバイアス回路によりテール電流ＩＯは負荷抵抗器３０および３２の温度変化があっても適切にトラッキングし、また抵抗器材料に関連するプロセス・パラメータもトラッキングすることができる。
【００２３】
動作を説明すると、トランジスタＱ６，Ｑ９，Ｑ１２はスイッチとして動作して、テール電流トランジスタＱ３のドレンを差動入力トランジスタ対Ｑ７／Ｑ８，Ｑ１０／Ｑ１１，Ｑ１３／Ｑ１４の選択された１つに選択的に接続する。例えば、利得選択信号Ｂ１が接地のとき、利得選択信号Ｂ２およびＢ３はＶＤＤに接続され、スイッチ・トランジスタＱ６だけがオンになる。
【００２４】
認識すべきであるが、多くのＣＭＯＳ製造プロセスについて、利用可能な抵抗器材料は、通常の製造プロセス変動および回路動作温度変動にわたって適度に正確な抵抗値を生成する。演算増幅器１２、トランジスタＱ１、および抵抗器１４を含むバイアス回路は上に述べた温度変動を減らす。なぜなら、演算増幅器１２は、負荷抵抗器３０，３２と同じ材料で構成されて同じ製造プロセスで形成された抵抗器１４の両端に基準電圧Ｖｒｅｆを与えるからである。得られる電流は制御トランジスタＱ１および電流ミラー制御トランジスタＱ２内を流れてミラーされる（ｍｉｒｒｏｒｅｄ）（必要であればスケーリングして）ことにより、電流ミラー出力トランジスタＱ３は温度と負荷抵抗器３０および３２のシート抵抗とを厳密にトラッキングするテール電流ＩＯの値を生成する。
【００２５】
電流Ｉが独立に設定される場合は、利得は単に式（２）を式（１）に代入した次式
式（３）：  利得＝ＳＱＲ｛μ・Ｃｏｘ・（Ｗ／Ｌ）・Ｉ｝・ＲＬ
から得られる。これは利得が負荷抵抗ＲＬの値に正比例することを意味する。負荷抵抗ＲＬが変わると、利得の値は同じ比率で変わる。
【００２６】
しかしテール電流ＩＯが、したがってＩが、図２に示すバイアス回路により決定される場合は、例えば、
式（４）：  Ｉ＝Ｖｒｅｆ／ＲＢ
の場合は、ｇｍは式（４）を式（２）に単に代入することにより得られる。すなわち、
式（５）：  ｇｍ＝ＳＱＲ｛μ・Ｃｏｘ・（Ｗ／Ｌ）・（Ｖｒｅｆ／ＲＢ）｝
式（５）を式（１）に代入すると次式が得られる。
式（６）：  利得＝ＳＱＲ｛μ・Ｃｏｘ・（Ｗ／Ｌ）・（Ｖｒｅｆ／ＲＢ）｝・ＲＬ
【００２７】
制御抵抗器１４（抵抗ＲＢの）および負荷抵抗器３０，３２（抵抗ＲＬの）が同じ材料で構成されるとすると、式（６）内のＲＢをＫ・ＲＬで置換してよい。ただし、ＫはＲＢ２ＲＬの一定比である。したがって、
式（７）：  利得＝ＳＱＲ｛μ・Ｃｏｘ・（Ｗ／Ｌ）・（Ｖｒｅｆ／Ｋ・ＲＬ）｝・ＲＬ
これを簡単にすると、
式（８）：  利得＝ＳＱＲ｛μ・Ｃｏｘ・（Ｗ／Ｌ）・（Ｖｒｅｆ／Ｋ）｝・ＳＱＲ｛ＲＬ｝
【００２８】
これはＲＬに対する利得の依存性が減少したことを意味する。利得はＲＬの値に正比例で依存するのではなく、負荷抵抗ＲＬの平方根に依存するので、依存性のレベルが低い。したがって、例えば、ＲＬが１０％変動すると、利得は４．８８％だけ変動することになる。
【００２９】
図３は本発明の別の実施の形態を示す。この場合は、トランジスタ対Ｑ４／Ｑ５を含めて全ての差動入力トランジスタ対がスイッチ・トランジスタのテール電流導線１８手段に結合される。図３の回路は図２の回路と同様であるが、異なるところは、追加のスイッチ・トランジスタＱ１５のソースがテール電流導線１８に接続され、そのゲートが利得選択信号Ｂ０を受けるよう結合され、そのドレンが入力トランジスタＱ４，Ｑ５のソースに２１で接続されることである。スイッチ選択回路３５は利得制御入力３６に与えられる「利得選択」信号に応じて動作して、スイッチ・トランジスタＱ１５，Ｑ６，Ｑ９，Ｑ１２のゲートへの望ましいスイッチ選択信号Ｂ０，Ｂ１，Ｂ２，Ｂ３をそれぞれ作る。
【００３０】
「利得選択」信号はディジタル・コードの形でよく、スイッチ選択回路３５はこれを復号して、望ましい利得を達成するのに必要なスイッチ・トランジスタ（またはスイッチ・トランジスタの組合せ）をオンにするのに必要な望ましいスイッチ選択信号（またはスイッチ選択信号の組合せ）を作る。または、「利得選択」信号はアナログ電圧信号でよく、スイッチ選択回路３５はこれをディジタル・コードに変換してから復号して、望ましいスイッチ選択信号を作る。どちらの場合も、当業者は実用的なスイッチ選択回路３５を実現して、「利得選択」利得制御信号に応じて望ましいスイッチ選択信号を形成して、望ましい増幅器利得を得ることができる。これは場合によっては、多数のディジタル制御信号を複数の導線で送るのではなく、単一のアナログ制御信号だけを単一の導線で送ることによりプログラム可能利得の増幅器１０を制御できるという利点を有する。
【００３１】
通常、スイッチ選択回路３５はスイッチ・トランジスタＱ１５，Ｑ６，Ｑ９，Ｑ１２を一度に１つだけオンにして、プログラム可能利得の低雑音増幅器１０Ａの４つの差動入力トランジスタ対の１つを、したがって上に述べた４つの利得の値（すなわち、６，１４，２０，２３）の１つを選択する。しかし場合によっては、望ましい利得を達成するのに２つ以上のスイッチ・トランジスタを同時にオンにするのが望ましいことがある。
【００３２】
図４は別の低雑音でプログラム可能利得の増幅器１０Ｂを示す。これは、シングルエンド入力信号Ｖｉｎが与えられることを除けば、図２に示すものと同様である。Ｖｉｎは入力導線１９Ａに与えられ、シングルエンド出力信号Ｖｏｕｔだけが生成される。Ｖｏｕｔは単一の負荷抵抗器３０の両端に印加され、出力線２６Ａ上に生成される。図２の入力トランジスタＱ５，Ｑ８，Ｑ１１，Ｑ１４が除かれているので図４には差動入力トランジスタ対がない。図に示すように、接地と入力トランジスタのそれぞれのソースとの間にバイパス・コンデンサＣが接続される。（バイパス・コンデンサは、トランジスタＱ４，Ｑ７，Ｑ１０，Ｑ１３のソースから接地への低インピーダンス路を形成するのに必要である。これが必要な理由は、種々のトランジスタのソースは利得を達成するのにＡＣ接地を参照する必要があるからである。）このタイプのシングルエンドの低雑音でプログラム可能利得の増幅器は、種々のＲＦアプリケーションに有用であろう。
上に述べた本発明は、上に述べた市場のニーズを満たすことのできる実際的な、低コストで、低雑音でプログラム可能利得の電圧増幅器を提供する。
【００３３】
上に述べた低雑音でプログラム可能利得のＭＯＳ（またはＣＭＯＳ）増幅器は増幅器の利得を容易に制御できるので、拡大されたダイナミック・レンジの入力信号を受けて低ひずみで増幅することができる。上に述べた低雑音でプログラム可能利得のＭＯＳまたはＣＭＯＳ増幅器はＡＤＣ（アナログ・ディジタル変換器）に与えられる単一のアナログ制御信号で電子的にプログラム可能であり、そのディジタル出力は種々のスイッチ・トランジスタを選択する。利得を制御するのに外部の利得抵抗器およびスイッチ・トランジスタを用いず、従来技術のプログラム可能利得の増幅器の外部抵抗器およびスイッチに関連する寄生容量がなくなるので、優れた増幅器性能が得られる。上に述べた低雑音でプログラム可能利得の増幅器の利得は、単一のアナログ制御信号をアナログ・ディジタル変換器に送ってその対応するディジタル制御信号をスイッチ・トランジスタのゲートに与えることにより、容易に制御することができる。
【００３４】
複数の特定の実施の形態を参照して本発明を説明したが、当業者は本発明の範囲から逸れることなく、ここに記述された本発明の実施の形態に種々の変更を行うことができる。上に述べたものとはわずかに異なっても、それぞれ実質的に同じ機能を同じ方法で行ってクレームと同じ結果を達成する全ての要素およびステップは、本発明の範囲内にあるものとする。例えば、スイッチ・トランジスタおよび入力トランジスタはＮチャンネル・トランジスタでよい。
【図面の簡単な説明】
【００３５】
【図１】基本的な従来の低雑音ＭＯＳ増幅器の略図である。
【図２】本発明のプログラム可能利得の低雑音増幅器の略図である。
【図３】本発明のプログラム可能利得の低雑音増幅器の別の実施の形態の略図である。
【図４】本発明のプログラム可能利得の低雑音増幅器の別の実施の形態の略図である。
【図１】
2008514036.tif 000003
【図２】
2008514036.tif 000004
【図３】
2008514036.tif 000005
【図４】
2008514036.tif 000006