(57)【要約】【課題】絶縁体層上に歪みＳｉまたはＳｉＧｅ層を有する半導体ウェハを形成する方法を開示する。【解決手段】方法は、絶縁体層と歪みＳｉ／ＳｉＧｅ層の間にＳｉＧｅバッファ層を有する構造を生成するが、結合後にＳｉエピタキシの必要を解消する。方法は、歪みＳｉとＳｉＧｅバッファ層との間のインタフェースの汚染も解消し、歪みＳｉ層の限界厚さを超える合計厚さを有するＳｉ／ＳｉＧｅ層を形成することができる。【選択図】  図１６
2008505482.tif 000002
【特許請求の範囲】
【請求項１】
絶縁体層上に歪みＳｉ1-yＧｅy層を形成する方法であって、
第一結晶質半導体基板上に弛緩Ｓｉ1-xＧｅx層を形成するステップと、
前記弛緩Ｓｉ1-xＧｅx層上に歪みＳｉ1-yＧｅy層を形成するステップと、
前記歪みシリコン層上にＳｉ1-zＧｅz層を形成するステップと、
前記弛緩Ｓｉ1-xＧｅx層内に水素リッチな欠陥層を形成するステップと、
絶縁体層を有する第二結晶質半導体基板を準備するステップと、
前記第一基板上の前記Ｓｉ1-zＧｅz層の上面を前記第二基板上の前記絶縁体層に結合するステップと、
前記弛緩Ｓｉ1-xＧｅx層を前記水素リッチな欠陥層において分離して、前記絶縁体層を有する前記第二基板と、前記絶縁体層上の前記Ｓｉ1-zＧｅz層と、前記Ｓｉ1-zＧｅz層上の前記歪みＳｉ1-yＧｅy層と、前記歪みＳｉ1-yＧｅy層上の前記弛緩Ｓｉ1-xＧｅx層の一部分とからなる構造を形成するステップと、
前記弛緩Ｓｉ1-xＧｅx層の前記一部分を除去するステップと、
を含む方法。
【請求項２】
前記第一結晶質半導体基板が、Ｓｉ、ＳｉＧｅ、ＳｉＧｅＣおよびＳｉＣで構成されたグループから選択された材料を含む、請求項１に記載の方法。
【請求項３】
前記弛緩Ｓｉ1-xＧｅx層が、
ＳｉＧｅの傾斜層を成長させるステップと、
前記ＳｉＧｅの傾斜層上にＳｉＧｅの一定濃度の層を成長させるステップと、
化学機械的研磨を使用して、前記ＳｉＧｅの一定濃度の層を平滑化するステップと、
を含む方法で形成される、請求項１に記載の方法。
【請求項４】
前記弛緩Ｓｉ1-xＧｅx層が、
ＳｉＧｅの層を成長させるステップと、
前記ＳｉＧｅ層にＨｅを注入するステップと、
前記ＳｉＧｅ層をアニールするステップと
を含む方法で形成される、請求項１に記載の方法。
【請求項５】
前記弛緩Ｓｉ1-xＧｅx層が約０．０５から約１．０のＧｅ濃度ｘを有する、請求項１に記載の方法。
【請求項６】
前記弛緩Ｓｉ1-xＧｅx層が約０．１５から約０．４０のＧｅ濃度ｘを有する、請求項５に記載の方法。
【請求項７】
前記歪みＳｉ1-yＧｅy層が、前記弛緩Ｓｉ1-xＧｅx層上にエピタキシャル成長によって形成される、請求項１に記載の方法。
【請求項８】
前記歪みＳｉ1-yＧｅy層が０から０．０５までのＧｅ濃度ｙを有する、請求項１に記載の方法。
【請求項９】
前記歪みＳｉ1-yＧｅy層が０のＧｅ濃度ｙを有する、請求項８に記載の方法。
【請求項１０】
前記Ｇｅ濃度ｙが前記Ｇｅ濃度ｘより低い、請求項１に記載の方法。
【請求項１１】
前記Ｓｉ1-zＧｅz層が、前記歪みＳｉ1-yＧｅy層上にエピタキシャル成長によって形成される、請求項１に記載の方法。
【請求項１２】
前記Ｓｉ1-zＧｅz層が約０．０５から約１．０のＧｅ濃度ｚを有する、請求項１に記載の方法。
【請求項１３】
前記Ｓｉ1-zＧｅz層が約０．１０から約０．３０のＧｅ濃度ｚを有する、請求項１２に記載の方法。
【請求項１４】
前記水素リッチな欠陥層が、水素イオンを前記弛緩Ｓｉ1-xＧｅx層に注入することによって形成される、請求項１に記載の方法。
【請求項１５】
前記第二結晶質半導体基板が、単結晶シリコン、多結晶シリコン、ＳｉＧｅおよびＧａＡｓで構成されたグループから選択された材料を含む、請求項１に記載の方法。
【請求項１６】
前記絶縁体層が、シリコン酸化膜、シリコン窒化膜、アルミ酸化膜、シリコン窒化酸化膜、ハフニウム酸化膜、ジルコン酸化膜およびドーピングしたアルミ酸化膜で構成されたグループから選択された材料を含む、請求項１に記載の方法。
【請求項１７】
さらに、前記結合ステップの前に前記Ｓｉ1-zＧｅz層の上面を研磨するステップを含む、請求項１に記載の方法。
【請求項１８】
前記Ｓｉ1-zＧｅz層の前記上面が、
約２時間から約５０時間の期間にわたって約５０℃から約５００℃の温度でアニールするステップ
を含む方法によって前記絶縁体層に結合される、請求項１に記載の方法。
【請求項１９】
前記水素リッチな欠陥層にある前記弛緩Ｓｉ1-xＧｅx層が、
約２００℃から約６００℃の温度でアニールするステップ
を含む方法によって分離される、請求項１に記載の方法。
【請求項２０】
前記弛緩Ｓｉ1-xＧｅx層の前記一部分が、
過酸化水素、フッ化水素酸および酢酸を使用してエッチングするステップ
を含む方法によって除去される、請求項１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、歪みシリコンまたはシリコン・ゲルマニウム（Ｓｉ／ＳｉＧｅ）層を含む集積回路（ＩＣ）構造およびプロセスに関する。特に、本発明は相補型金属酸化膜半導体（complementary metal-oxide-semiconductor、ＣＭＯＳ）トランジスタおよび他の金属酸化膜半導体電界効果トランジスタ（metal-oxide-semiconductorfield effect transistor、ＭＯＳＦＥＴ）用途などの高速デバイス製造に有用な歪みＳｉ／ＳｉＧｅ層を絶縁体層上に有する構造の形成に関する。
【背景技術】
【０００２】
歪みシリコンまたはシリコン・ゲルマニウム層の電子およびホールの移動度は、バルク・シリコン(bulk silicon)の場合より非常に高いことが示されている。例えば、常温における歪みＳｉの電子移動度の測定値は約３０００ｃｍ2／Ｖｓであり、これに対してバルク・シリコンでは４００ｃｍ2／Ｖｓである。同様に、Ｇｅ濃度が高い（６０％〜８０％）歪みＳｉＧｅのホール移動度は、最大８００ｃｍ2／Ｖｓに到達し、これは１５０ｃｍ2／Ｖｓというバルク・シリコンのホール移動度の約５倍である。歪みＳｉチャネルを有するＭＯＳＦＥＴは、従来通りの（歪みがない）シリコン基板内で製造されるデバイスと比較して、デバイス性能を向上させることが、実験で実証されている。性能の潜在的改良点は、デバイス駆動電流および相互コンダクタンスの増加、さらに電力消費量を削減するために回路速度を犠牲にせずに、使用電圧のスケール変更能力の増強を含む。
【０００３】
歪みＳｉ層は、シリコンより大きい格子定数を有する材料で形成された基板上に成長したシリコンに誘発される２軸引っ張り応力の結果である。ゲルマニウムの格子定数はシリコンのそれより約４．２パーセント大きく、シリコン・ゲルマニウム合金の格子定数は、ゲルマニウム濃度に対してほぼ比例する。その結果、５０原子パーセントのゲルマニウムを含むＳｉＧｅ合金の格子定数は、シリコンの格子定数より約１．０２倍大きい。このようなＳｉＧｅ基板上のシリコンのエピタキシャル成長は、引っ張り歪みを受けるシリコン層を生成し、その下層にあるＳｉＧｅ基板は基本的に歪みがない、つまり「弛緩(relax)」している。ＭＯＳＦＥＴ用途の歪みＳｉチャネル構造の利点を実現する構造およびプロセスが、共通に譲渡された米国特許第６，０５９，８９５号で開示され、これはＧｉＧｅ層上に歪みＳｉチャネルを有し、全てが絶縁基板上にあるＣＭＯＳデバイスを形成する技術を開示している。
【０００４】
ＭＯＳＦＥＴおよびバイポーラ・トランジスタのための下層にある導電基板、またはＣＭＯＳ内で下層にある基板と活性デバイス領域との相互作用は、高速デバイスの十分な性能を制限する望ましくない特徴である。この問題を解決するために、Ｓｉ技術では、絶縁層を一般的に使用し、デバイス製造のためにバルクＳｉ材料を置換するシリコン・オン・インシュレータ（Silicon-On-Insulator、ＳＯＩ）ウェハを生成することにより、活性デバイス領域を基板から隔離する。ＳＯＩウェハを達成するために使用可能な技術は、注入酸素により分離（Separation by Implanted Oxygen、ＳＩＭＯＸ）、結合およびエッチバック・シリコン・オン・インシュレータ（bonding and etchback Silicon-On-Insulator、ＢＥＳＯＩ）、米国特許第５，３７４，５６４号に記載されたSmart-Cut（商標）としても知られる注入水素による分離、または米国特許第５，８８２，９８７号に記載された超薄ＳＯＩを作成する最後の２プロセスの組合せを含む。
【０００５】
ＳＯＩウェハのＳｉを高速用途のための歪みＳｉまたはＳｉＧｅ（Ｓｉ／ＳｉＧｅ）層に取り替える場合、歪みＳｉ／ＳｉＧｅオン・インシュレータ構造を生成するために２つの方法が通常使用される。１つの方法では、熱混合を使用して、弛緩したＳｉＧｅオン・インシュレータ構造（ＳＧＯＩ）を生成し、その後、ＳＧＯＩ上に歪みＳｉをエピタキシャル成長させる。この熱混合方法が図１から図３に示される。図１に示すように、ＳｉＧｅ層１３が、シリコン基板１０、絶縁体層または酸化物層１１およびシリコン層１２を含むＳＯＩ基板上に、蒸着される。次に熱混合を実行して、図２に示すように、基板１０、絶縁体層１１、およびＳｉＧｅ層１４を含む構造を生成する。熱混合中に、ゲルマニウムが高温酸化中の酸化物から拒否され、ＳｉＧｅ層１４の最終的なＳｉＧｅ濃度および弛緩は、ＳｉＧｅ層１３の初期ＳｉＧｅ濃度、その厚さ、およびＳｉＧｅ層１４の最終厚さの関数である。熱混合後、酸化物が構造の上面から除去される。最後に、図３に示すように、歪みＳｉ層１５がＳｉＧｅ層１４上で成長する。
【０００６】
熱混合は、歪みＳｉ／ＳｉＧｅオン・インシュレータを作成するために有望な方法であるが、これは欠点を有する。熱混合方法では、ＳｉＧｅオン・インシュレータ構造を最初に形成し、次にＳｉＧｅ上に歪みＳｉを成長させる。ＳｉＧｅ上の歪みＳｉの蒸着は、ＯとＣ残留物間に理想的でないインタフェースを残し、これはデバイスの性能または歩留まりに影響することがある。また、熱混合後のＳｉＧｅは通常、十分に弛緩していない。歪みＳｉ内に高い歪みを達成するために、歪みＳｉ成長用のテンプレートとして、高濃度のＳｉＧｅが必要である。高濃度ＳｉＧｅは、集積化を複雑にし、潜在的歩留まりを低下させる。
【０００７】
絶縁体構造上に歪みＳｉ／ＳｉＧｅを生成するために一般的に使用される他の方法は、ウェハ結合を含む。特に、第一ウェハ結合方法法は、弛緩したＳｉＧｅを絶縁体に結合し、その後に歪みＳｉ／ＳｉＧｅを成長させることを含む。この第一ウェハ結合方法は米国特許第６，５２４，９３５号に記載され、図４から図７に図示されている。この方法は最初に、図４に示すように、第一シリコン基板２０上にエピタキシャル弛緩ＳｉＧｅ層２１を成長させる。次に、ＳｉＧｅ層２１に水素を注入し、水素リッチな欠陥層（図示せず）を形成する。ＳｉＧｅ層２１の表面は、化学機械的研磨（chemical-mechanical polishing、ＣＭＰ）によって平滑化される。次に、第一基板の表面を、図５に示すように、バルク・シリコン２２および絶縁体層２３を含む第二基板の表面に結合する。特に、ＳｉＧｅ層２１の平滑化した表面が通常ＳｉＯ2である絶縁体層２３に結合される。２つの基板を合わせた結合は、第一基板の表面を第二基板の表面に当てて配置することによって遂行され、その結果、２つの基板を一緒に保持する化学結合が弱くなる。通常は結合したウェハ対に熱処理を実行して、接合したインタフェースでの化学結合を強化する。結合後、水素リッチな欠陥層において２つの基板を分離し、その結果、第二基板２２、絶縁体層２３、およびＳｉＧｅ層２１の一部分を含む図６に図示の構造になる。この分離した構造のＳｉＧｅ層２１の上面は、ＣＭＰで平滑化することができる。最後に、図７に示されるように、歪みＳｉ層２４をＳｉＧｅ層２１上にエピタキシャル成長させる。
【０００８】
このウェハ結合方法は、プロセスが複雑になってしまう。絶縁体上に結合した状態のＳｉＧｅは通常厚すぎ、したがって歪みＳｉを蒸着する前にＳｉＧｅを薄くする必要があり、これは簡単なプロセスではない。また、ＳｉＧｅ上に歪みＳｉを蒸着させると、ＯとＣ残留物間に理想的でないインタフェースを残し、これはデバイスの性能または歩留まりに影響することがある。
【０００９】
第二のウェハ結合方法は、歪みＳｉ／ＳｉＧｅを絶縁体上に直接結合することを含む。この第二ウェハ結合方法は米国特許第６，６０３，１５６号に記載され、図８から図１２に図示されている。この方法は最初に、図８に示すように、弛緩したＳｉＧｅ層３１を第一シリコン基板３０上に成長させる。次に、図９に示すように、歪み誘発ＳｉＧｅ層３１上に歪みＳｉ層３２を形成する。次に、第一基板を、図１０に示すようにバルク・シリコン３３および絶縁体層３４を含む第二基板に結合する。特に、２つの構造は、図１１に示すように、絶縁層３４が歪みＳｉ層３２と第二基板３３の間にあり、歪みＳｉ層３２が絶縁層３４に直接接触するように結合される。次に、初期歪み誘発層３１を除去して、歪みＳｉ層３２の表面を露出させ、歪みＳｉオン・インシュレータ（strained-Si-on-insulator、ＳＳＯＩ）構造を生成する。歪み誘発層３１は、ＣＭＰ、ウェハ劈開（スマート・カット）、または化学エッチングによって除去することができる。ＳｉＧｅ層３１が十分に除去され、歪みＳｉ層３２でエッチングストップするように、Ｓｉ選択性のＨＨＡ（過酸化水素、フッ化水素酸、および酢酸）などの化学エッチング・プロセスが好ましい。
【００１０】
この第二ウェハ結合方法は、第一ウェハ結合方法で必要とされたようなＳｉＧｅを薄くするステップ、およびＳｉＧｅ上に歪みＳｉを成長させることによって残るインタフェースをなくすことができる。米国特許第６，６０３，１５６号は、歪みＳｉと絶縁体の間にＳｉＧｅがない構造が有利であると教示する。というのは、ＳｉＧｅが通常、ＣＭＯＳプロセスを複雑にするからである。しかし、歪みＳｉが直接、絶縁体上にあると、歪み層の限界厚さのせいでＳｉの厚さが制限される。例えば、歪みが１％の歪みＳｉは、約１００Åの厚さに制限され、それを超えると、高温プロセスのステップ中に歪みＳｉ内に欠陥が形成されることがある。歪みが比較的高いＳｉの限界厚さは、さらに小さくなる。現在のＣＭＯＳ技術は、ＳＯＩ構造に様々なＳｉの厚さを必要とするので、当技術分野では、歪み層の限界厚さを超えずに必要な合計Ｓｉ／ｓｉＧｅ厚さを有する歪みＳＯＩまたはＳＧＯＩ構造を形成する方法が必要である。
【特許文献１】米国特許第６，０５９，８９５号
【特許文献２】米国特許第５，３７４，５６４号
【特許文献３】米国特許第５，８８２，９８７号
【特許文献４】米国特許第６，５２４，９３５号
【特許文献５】米国特許第６，６０３，１５６号
【特許文献６】米国特許第５，６５９，１８７号
【発明の開示】
【発明が解決しようとする課題】
【００１１】
歪みＳｉ／ＳｉＧｅオン・インシュレータ構造を形成する先行技術の方法の前述した欠点が、本発明の方法を使用することによって解決され、ここではＳｉＧｅバッファが歪み層と絶縁体の間に追加され、歪み層の限界厚さを超えずに必要な合計Ｓｉ／ＳｉＧｅ厚さを達成する。
【課題を解決するための手段】
【００１２】
特に、本発明は、絶縁体層上に歪みＳｉ1-yＧｅy層を形成する方法を開示する。この方法は、第一結晶質半導体基板上に弛緩したＳｉ1-xＧｅx層を形成するステップと、前記弛緩Ｓｉ1-xＧｅx層上に歪みＳｉ1-yＧｅy層を形成するステップと、前記歪みシリコン層上にＳｉ1-zＧｅz層を形成するステップと、前記弛緩Ｓｉ1-xＧｅx層内に水素リッチな欠陥層を形成するステップと、絶縁体層を有する第二結晶質半導体基板を準備するステップと、前記第一基板上の前記Ｓｉ1-zＧｅz層の上面を前記第二基板上の前記絶縁体層に結合するステップと、前記弛緩Ｓｉ1-xＧｅx層を前記水素リッチな欠陥層において分離して、前記絶縁体層を有する前記第二基板と、前記絶縁体層上の前記Ｓｉ1-zＧｅz層と、前記Ｓｉ1-zＧｅz層上の前記歪みＳｉ1-yＧｅy層と、前記歪みＳｉ1-yＧｅy層上の前記弛緩Ｓｉ1-xＧｅx層の一部分とからなる構造を形成するステップと、前記弛緩Ｓｉ1-xＧｅx層の前記一部分を除去するステップと、を含む。
【００１３】
新規であると考えられる本発明の特徴、および本発明の特徴的な要素を、特に請求の範囲で述べる。図面は例示のみを目的とし、一律の縮尺で図示されていない。さらに、同様の数字は複数の図面で同様の特徴を表す。しかし、本発明自体は、その構成と動作方法の両方で、以下の詳細な説明を添付図面と関連して参照することにより、最もよく理解することができる。
【発明を実施するための最良の形態】
【００１４】
次に、添付図面を参照して本発明を説明する。図面では、本発明をさらに明瞭に説明し、図示するために、構造の様々な態様が図示され、単純化した方法で概略的に提示されている。例えば、図面は一律の縮尺で描くものではない。また、構造の様々な態様の垂直断面が、長方形の形状として図示されている。しかし、実際の構造では、これらの態様がさらに先細のフィーチャを組み込む可能性が最も高いことが、当業者には理解される。さらに、本発明は任意の特定の形状の構造に制限されない。
【００１５】
本発明の方法の好ましい実施形態が、図１３から図１８に図示されている。本発明の方法は、図１３に示すように、最初に第一結晶質半導体基板４０上に弛緩Ｓｉ1-xＧｅx層４１を形成することで始まる。第一基板４０は、エピタキシャル層を形成するのに適切な任意の単結晶材料でよい。このような適切な単結晶材料の例は、Ｓｉ、ＳｉＧｅ、ＳｉＧｅＣおよびＳｉＣを含み、Ｓｉが好ましい。
【００１６】
弛緩Ｓｉ1-xＧｅx層４１の上面は、実質的に弛緩しているか、完全に弛緩しているようにすべきである。弛緩は、米国特許第５，６５９，１８７号に記載されているような改良したフランク・リード機構によるものとすることができ、その開示は参照により本明細書に組み込まれる。弛緩Ｓｉ1-xＧｅx層４１は、比較的厚く傾斜した(graded)ＳｉＧｅ層を形成し、その後に１μｍより大きい合計厚さを有する一定濃度のＳｉＧｅ層を成長させることによって形成することができ、ここでＳｉＧｅは十分にまたは部分的に弛緩し、その後にＣＭＰ平滑化を実行する。あるいは、弛緩Ｓｉ1-xＧｅx層４１は、約５００Åから３０００Åの厚さを有する中位の厚さのＳｉＧｅを成長させ、その後にＨｅ注入およびアニールを行うことによって形成することができ、必要に応じてＣＭＰ平滑化を実行することができる。
【００１７】
弛緩Ｓｉ1-xＧｅx層４１中のＧｅの濃度ｘは、約０．０５から約１．０の範囲、好ましくは約０．１５から約０．４０の範囲にあるのがよい。
【００１８】
次に、図１４に示すように、歪みＳｉ1-yＧｅy層４２を弛緩Ｓｉ1-xＧｅx層４１の上面にエピタキシャル成長させ、次にＳｉ1-zＧｅz層４３を歪み層４２の上に成長させる。歪みＳｉ1-yＧｅy層４２中のＧｅの濃度ｙは、ゼロから０．０５の範囲でよい。歪みＳｉ1-yＧｅy層４２中のＧｅの濃度ｙは、弛緩Ｓｉ1-xＧｅx層４１中のＧｅの濃度ｘより小さくすべきであり、弛緩Ｓｉ1-xＧｅx層４１が歪みＳｉ1-yＧｅy層４２より大きい格子定数を有し、それによって２軸引っ張り力を受ける歪み層４２が形成される。好ましい実施形態では、歪みＳｉ1-yＧｅy層４２中のＧｅの濃度ｙがゼロであり、歪みＳｉ1-yＧｅy層４２が歪みSｉ層になる。歪みＳｉ1-yＧｅy層４２は、約５０Åから約３００Åの厚さを有することが好ましい。歪みＳｉ1-yＧｅy層４２の厚さは、薄膜内の歪みに関連する。歪みが高くなると、歪みＳｉ1-yＧｅy層４２の厚さは、薄膜内の欠陥形成を回避するために小さくしなければならない。
【００１９】
Ｓｉ1-zＧｅz層４３は、Ｇｅの濃度ｚおよびプロセスの要求に応じて、歪みがあっても、なくてもよい。特に、Ｇｅの濃度ｚは約０．０５から約１．０の範囲、さらに好ましくは約０．１０から約０．３０の範囲でよく、歪みＳｉ1-yＧｅy層４２内のＧｅの濃度ｙより小さくても、大きくてもよい。Ｓｉ1-zＧｅz層４３の厚さは、歪みＳｉ1-yＧｅy層４２とＳｉ1-zＧｅz層４３の合計厚さが、特定のＣＭＯＳ技術の要求によって必要とされるような厚さであるように選択することができる。好ましい実施形態では、Ｓｉ1-zＧｅz層４３は約５０Åから約６００Å、さらに好ましくは約１００Åから約３００Åの厚さを有してよい。
【００２０】
Ｓｉ1-zＧｅz層４３は、歪みＳｉ1-yＧｅy層４２の成長の後にエピタキシャル成長によって形成することができ、これは、Ｓｉ1-zＧｅz層４３と歪みＳｉ1-yＧｅy層４２とのインタフェースが清浄であるように、エピタキシチャンバからウェハを取り出さずに行うことが好ましい。
【００２１】
次に、水素注入ステップを実行して、図１５に示すように、水素リッチな欠陥層４４を形成する。特に、弛緩Ｓｉ1-xＧｅx層４１は水素イオンのイオン衝撃または注入を受け、これは約５×１０16個／ｃｍ2から約１×１０17個／ｃｍ2のイオン量で約１０ＫｅＶから約２００ＫｅＶのエネルギにて注入することができる。水素注入の結果、水素を含むＳｉＧｅポイント欠陥およびＳｉＧｅの主結晶面にある平面状の微小クラックを含む水素リッチな層４４が形成される。水素イオンのエネルギは、弛緩Ｓｉ1-xＧｅx層４１内のピーク投与量が弛緩Ｓｉ1-xＧｅx層４１の上面の下にあり、好ましくは約１００ｎｍから１０００ｎｍの深さに位置するように選択される。水素リッチな欠陥層４４が、水素のピーク投与量位置に形成される。
【００２２】
水素リッチな欠陥層４４の形成後、図１６に示すように、層４０、４１、４２および４３を含む第一構造を、層４５および４６を含む第二構造に結合する。特に、第二構造は、基板４６および絶縁層４５を含む。基板４６に適切な材料は単結晶シリコン、多結晶シリコン、ＳｉＧｅ、ＧａＡｓおよび他のＩＩＩ−Ｖ半導体を含み、単結晶シリコンが特に好ましい。絶縁層４５は任意の適切な材料で形成することができ、これはシリコン酸化膜（ＳｉＯ2）、シリコン窒化膜（ＳｉＮ）、およびアルミ酸化膜（Ａｌ2Ｏ3）を含むが、シリコン窒化酸化膜、ハフニウム酸化膜（ＨｆＯ2）、ジルコン酸化膜（ＺｒＯ2）およびドーピングしたアルミ酸化膜など、他の電気絶縁性材料を使用することができる。ＳｉＯ2が、絶縁層４５にとって特に好ましい。絶縁層４５および基板４６の個々の厚さは、概ね本発明では重大ではないが、約１μｍまでの厚さが絶縁層４５には適切である。
【００２３】
第一構造は、任意の適切なウェハ結合技術を使用して、第二構造に結合することができる。ウェハ結合に先立って、Ｓｉ1-zＧｅz層４３の上面は、化学機械研磨（ＣＭＰ）プロセスによって研磨し、平滑な上面を提供することが好ましい。この研磨は、水素リッチな欠陥層４４の形成前または形成後に実行してよい。図１５に示したＳｉ1-zＧｅz層４３の上面を、次にひっくり返して、絶縁層４５の上面と接触させることができる。Ｓｉ1-zＧｅz層４３と絶縁層４５の表面の結合は、約２時間から約５０時間にわたって約５０℃から約５００℃の温度でアニールすることによって強化することができる。
【００２４】
次に、Ｓｉ1-zＧｅz層４３と絶縁層４５間の機械的結合を妨害せずに、水素リッチな欠陥層４４にて任意の適切な技術で弛緩Ｓｉ1-xＧｅx層４１を分離する。例えば、弛緩Ｓｉ1-xＧｅx層４１は、アニールすることによって、好ましくは約２００℃から約６００℃の温度で２つの部分に分離することができる。分離後、残りの構造は図１７に示すように、基板４６、絶縁層４５、Ｓｉ1-zＧｅz層４３、歪みＳｉ1-yＧｅy層４２、および弛緩したＳｉ1-xＧｅx層４１の一部分を含む。
【００２５】
この時点で、（急速熱アニールを使用する）数秒から３時間の範囲の期間で５００℃から９００℃の温度にて任意選択の結合強化アニールを実行することが可能である。このアニールの目的は、結合したインタフェースの結合部を強化し、さらに弛緩したＳｉ1-xＧｅx層４１の残りの部分をその後に選択的に除去することを妨害するような残留水素があれば、それを全て除去することである。
【００２６】
最後に、弛緩したＳｉ1-xＧｅx層４１の残りの部分を任意の適切な方法で、好ましくは歪みＳｉ1-yＧｅy層４２でＨＨＡエッチングストップするなどの選択的エッチングによって除去する。図１８に図示された結果の構造は、基板４６、絶縁層４５、Ｓｉ1-zＧｅzバッファ層４３、および歪みＳｉ1-yＧｅy層４２を含む。歪みＳｉ1-yＧｅy層４２とＳｉ1-zＧｅzバッファ層４３とのインタフェースは、２つの薄膜が同じエピタキシ・ステップで成長したので、清浄である。
【００２７】
本発明のプロセスのステップは、米国特許第６，６０３，１５６号に記載された方法と同様であるが、ウェハ結合の前に歪みＳｉ1-yＧｅy層４２の上にＳｉ1-zＧｅz層４３が追加される。その結果、米国特許第６，５２４，９３５号で開示されたものと同様に絶縁体構造上にＳｉＧｅがあり、その上に歪みＳｉ／ＳｉＧｅがあるが、簡単ではないＳｉＧｅを薄くする作業の必要がなく、歪みＳｉ1-yＧｅy層４２とその下のＳｉ1-zＧｅz層４３との間に汚染されたインタフェースもない。
【００２８】
本発明を特に特定の好ましい実施形態および他の代替実施形態との関連で説明してきたが、以上の説明に鑑みて、当業者には多くの代替形態、変更および変形が認識できることが明白である。したがって、請求の範囲は、このような代替形態、変更および変形を全て、本発明の真の範囲および精神に入るものとして包含するものとする。
【図面の簡単な説明】
【００２９】
【図１】熱混合を使用して歪みＳｉ／ＳｉＧｅオン・インシュレータ構造を形成する先行技術の方法を示す図である。
【図２】熱混合を使用して歪みＳｉ／ＳｉＧｅオン・インシュレータ構造を形成する先行技術の方法を示す図である。
【図３】熱混合を使用して歪みＳｉ／ＳｉＧｅオン・インシュレータ構造を形成する先行技術の方法を示す図である。
【図４】弛緩したＳｉＧｅを絶縁体上に結合し、次に歪みＳｉ／ＳｉＧｅを成長させることを含む第一ウェハ結合方法を使用して歪みＳｉ／ＳｉＧｅオン・インシュレータ構造を形成する先行技術の方法を示す図である。
【図５】弛緩したＳｉＧｅを絶縁体上に結合し、次に歪みＳｉ／ＳｉＧｅを成長させることを含む第一ウェハ結合方法を使用して歪みＳｉ／ＳｉＧｅオン・インシュレータ構造を形成する先行技術の方法を示す図である。
【図６】弛緩したＳｉＧｅを絶縁体上に結合し、次に歪みＳｉ／ＳｉＧｅを成長させることを含む第一ウェハ結合方法を使用して歪みＳｉ／ＳｉＧｅオン・インシュレータ構造を形成する先行技術の方法を示す図である。
【図７】弛緩したＳｉＧｅを絶縁体上に結合し、次に歪みＳｉ／ＳｉＧｅを成長させることを含む第一ウェハ結合方法を使用して歪みＳｉ／ＳｉＧｅオン・インシュレータ構造を形成する先行技術の方法を示す図である。
【図８】歪みＳｉ／ＳｉＧｅを絶縁体に直接結合することを含む第二ウェハ結合方法を使用して歪みＳｉ／ＳｉＧｅオン・インシュレータ構造を形成する先行技術の方法を示す図である。
【図９】歪みＳｉ／ＳｉＧｅを絶縁体に直接結合することを含む第二ウェハ結合方法を使用して歪みＳｉ／ＳｉＧｅオン・インシュレータ構造を形成する先行技術の方法を示す図である。
【図１０】歪みＳｉ／ＳｉＧｅを絶縁体に直接結合することを含む第二ウェハ結合方法を使用して歪みＳｉ／ＳｉＧｅオン・インシュレータ構造を形成する先行技術の方法を示す図である。
【図１１】歪みＳｉ／ＳｉＧｅを絶縁体に直接結合することを含む第二ウェハ結合方法を使用して歪みＳｉ／ＳｉＧｅオン・インシュレータ構造を形成する先行技術の方法を示す図である。
【図１２】歪みＳｉ／ＳｉＧｅを絶縁体に直接結合することを含む第二ウェハ結合方法を使用して歪みＳｉ／ＳｉＧｅオン・インシュレータ構造を形成する先行技術の方法を示す図である。
【図１３】歪みＳｉ／ＳｉＧｅオン・インシュレータ構造を形成する本発明の方法の好ましい実施形態を示す図である。
【図１４】歪みＳｉ／ＳｉＧｅオン・インシュレータ構造を形成する本発明の方法の好ましい実施形態を示す図である。
【図１５】歪みＳｉ／ＳｉＧｅオン・インシュレータ構造を形成する本発明の方法の好ましい実施形態を示す図である。
【図１６】歪みＳｉ／ＳｉＧｅオン・インシュレータ構造を形成する本発明の方法の好ましい実施形態を示す図である。
【図１７】歪みＳｉ／ＳｉＧｅオン・インシュレータ構造を形成する本発明の方法の好ましい実施形態を示す図である。
【図１８】歪みＳｉ／ＳｉＧｅオン・インシュレータ構造を形成する本発明の方法の好ましい実施形態を示す図である。
【図１】
2008505482.tif 000003
【図２】
2008505482.tif 000004
【図３】
2008505482.tif 000005
【図４】
2008505482.tif 000006
【図５】
2008505482.tif 000007
【図６】
2008505482.tif 000008
【図７】
2008505482.tif 000009
【図８】
2008505482.tif 000010
【図９】
2008505482.tif 000011
【図１０】
2008505482.tif 000012
【図１１】
2008505482.tif 000013
【図１２】
2008505482.tif 000014
【図１３】
2008505482.tif 000015
【図１４】
2008505482.tif 000016
【図１５】
2008505482.tif 000017
【図１６】
2008505482.tif 000018
【図１７】
2008505482.tif 000019
【図１８】
2008505482.tif 000020
【国際調査報告】
2008505482.tif 000021