(57)【要約】  本明細書では、マイクロ電子イメージャ、マイクロ電子イメージャをパッケージ化するための方法、マイクロ電子イメージャに導電性のウエハ貫通型相互接続部を形成するための方法が開示されている。１つの実施形態において、マイクロ電子イメージングダイは、マイクロ電子基板と、集積回路と、集積回路に対して電気的に結合されたイメージセンサとを含むことができる。ボンドパッドは、基板によって支持されるとともに、集積回路に対して電気的に結合されている。導電性のウエハ貫通型相互接続部は、基板を貫通して延びてボンドパッドと接触している。相互接続部は、基板およびボンドパッドを完全に貫通して延びる通路と、通路内に堆積されて基板と接触する誘電体ライナと、誘電体ライナの少なくとも一部の上に堆積される第１および第２の導電層と、第２の導電層の少なくとも一部を覆って通路内に堆積され且つボンドパッドに対して電気的に結合された導電性の充填材料とを含むことができる。
2008505481.tif 000002
【特許請求の範囲】
【請求項１】
第１の面および第１の面と反対の第２の面を有するマイクロ電子基板であって、イメージセンサと、当該イメージセンサに電気的に結合された前記基板中の集積回路とを有するマイクロ電子基板と、
前記基板によって支持され、前記集積回路に対して電気的に結合された端子と、
前記基板を貫通して延びるとともに、前記端子と接触する導電性の相互接続部と、
を備える、マイクロ電子イメージングダイ。
【請求項２】
前記基板は、前記基板および前記端子を完全に貫通して延びる通路を含み、
前記相互接続部は、前記通路内に配置されて前記基板と接触する誘電体ライナと、前記誘電体ライナの少なくとも一部を覆って配置された第１の導電層と、前記端子および前記第１の導電層の少なくとも一部を覆って配置された第２の導電層と、前記第２の導電層の少なくとも一部を覆って前記通路内に少なくとも部分的に配置され且つ前記端子に対して電気的に結合された導電性の充填材料とを備えている、
請求項１に記載のマイクロ電子イメージングダイ。
【請求項３】
前記基板は、前記基板および前記端子を完全に貫通して延びる通路を含み、
前記相互接続部は、前記通路の側壁上に配置されて前記基板と接触する誘電体ライナと、前記誘電体ライナの少なくとも一部を覆うとともにＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｔａ，Ｔｉ、Ａｌ、Ｃｕ、Ａｇ、Ｎｉ、Ｃｕ、Ｃｏおよび／またはＡｕを含む導電層と、前記端子および前記導電層の少なくとも一部を覆うとともにＮｉ、Ｃｕおよび／またはＡｕを含む湿潤剤と、湿潤剤の少なくとも一部を覆って前記通路内に少なくとも部分的に配置され且つ前記端子に対して電気的に結合された金属充填材とを備えている、
請求項１に記載のマイクロ電子イメージングダイ。
【請求項４】
前記イメージセンサおよび前記端子が前記基板の第１の面にある、請求項１に記載のマイクロ電子イメージングダイ。
【請求項５】
前記端子が前記基板の第１の面にあり、
イメージングダイが基板の第１の面に配置された誘電体層を更に備え、前記誘電体層が前記端子の少なくとも一部を覆っている、請求項１に記載のマイクロ電子イメージングダイ。
【請求項６】
前記誘電体層がＳｉ３Ｎ４および／またはＳｉＯ２を含んでいる、請求項５に記載のマイクロ電子イメージングダイ。
【請求項７】
前記イメージセンサおよび前記端子が前記基板の第１の面にあり、
イメージングダイが基板の第２の面にボールパッドを更に備え、
前記相互接続部は、基板を貫通して延びて、前記端子と前記ボールパッドとを電気的に結合する、請求項１に記載のマイクロ電子イメージングダイ。
【請求項８】
前記相互接続部は、前記端子に結合された第１の端部と、前記第１の端部から離間する第２の端部とを有し、
イメージングダイが前記相互接続部の前記第２の端部に結合されたボールパッドを更に備えている、請求項１に記載のマイクロ電子イメージングダイ。
【請求項９】
前記相互接続部は、前記端子に結合された第１の端部と、前記第１の端部から離間する第２の端部とを有し、
イメージングダイが前記相互接続部の前記第２の端部に電気的に結合されたハンダボールを更に備えている、請求項１に記載のマイクロ電子イメージングダイ。
【請求項１０】
前記端子中に設けられ、第１の断面寸法を有する第１の貫通孔と、
前記基板中に設けられ、前記第１の断面寸法よりも小さい第２の断面寸法を有する第２の貫通孔と、
を更に備え、前記相互接続部が前記第１の貫通孔内および第２の貫通孔内の両方に配置されている、請求項１に記載のマイクロ電子イメージングダイ。
【請求項１１】
第１の面および第１の面と反対の第２の面と、少なくとも一部が前記第１の面と前記第２の面との間にある集積回路と、前記第１の面に設けられ且つ前記集積回路に対して電気的に結合されたイメージセンサとを有するマイクロ電子基板と、
前記基板の第１の面に少なくとも近接するとともに、前記集積回路に対して電気的に結合されたボンドパッドと、
基板の第１の面から基板の第２の面へ向かって基板を貫通するとともに前記ボンドパッドを貫通して延びる導電性の相互接続部と、
を備えるマイクロ電子イメージングダイ。
【請求項１２】
前記基板は、前記基板および前記ボンドパッドを完全に貫通して延びる通路を含み、
前記相互接続部は、前記通路内に配置されて前記基板と接触する誘電体ライナと、前記誘電体ライナの少なくとも一部を覆って配置された第１の導電層と、前記ボンドパッドおよび前記第１の導電層の少なくとも一部を覆って配置された第２の導電層と、前記第２の導電層の少なくとも一部を覆って前記通路内に少なくとも部分的に配置され且つ前記ボンドパッドに対して電気的に結合された導電性の充填材とを備えている、
請求項１１に記載のマイクロ電子イメージングダイ。
【請求項１３】
前記基板は、前記基板および前記ボンドパッドを完全に貫通して延びる通路を含み、
前記相互接続部は、前記通路の側壁上に配置されて前記基板と接触する誘電体ライナと、前記誘電体ライナの少なくとも一部を覆うとともにＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｔａ，Ｔｉ、Ａｌ、Ｃｕ、Ａｇ、Ｎｉ、Ｃｕ、Ｃｏおよび／またはＡｕを含む導電層と、前記ボンドパッドおよび前記導電層の少なくとも一部を覆うとともにＮｉ、Ｃｕおよび／またはＡｕを含む湿潤剤と、湿潤剤の少なくとも一部を覆って前記通路内に少なくとも部分的に配置され且つ前記ボンドパッドに対して電気的に結合された金属充填材とを備えている、
請求項１１に記載のマイクロ電子イメージングダイ。
【請求項１４】
基板の第１の面に配置された誘電体層を更に備え、前記誘電体層が前記ボンドパッドの少なくとも一部を覆っている、請求項１１に記載のマイクロ電子イメージングダイ。
【請求項１５】
前記誘電体層がＳｉ３Ｎ４および／またはＳｉＯ２を含んでいる、請求項１４に記載のマイクロ電子イメージングダイ。
【請求項１６】
イメージングダイが基板の第２の面にボールパッドを更に備え、
前記相互接続部は、基板を貫通して延びて、前記ボンドパッドと前記ボールパッドとを電気的に結合する、請求項１１に記載のマイクロ電子イメージングダイ。
【請求項１７】
前記相互接続部は、前記ボンドパッドに結合された第１の端部と、前記第１の端部から離間する第２の端部とを有し、
イメージングダイが、前記基板の前記第２の面に設けられ且つ前記相互接続部の前記第２の端部に結合されたボールパッドを更に備えている、請求項１１に記載のマイクロ電子イメージングダイ。
【請求項２０】
前記相互接続部は、前記ボンドパッドに結合された第１の端部と、前記第１の端部から離間する第２の端部とを有し、
イメージングダイが前記相互接続部の前記第２の端部に電気的に結合されたハンダボールを更に備えている、請求項１１に記載のマイクロ電子イメージングダイ。
【請求項１９】
前記ボンドパッド中に設けられ、第１の断面寸法を有する第１の貫通孔と、
前記基板中に設けられ、前記第１の断面寸法よりも小さい第２の断面寸法を有する第２の貫通孔と、
を更に備え、前記相互接続部が前記第１の貫通孔内および第２の貫通孔内の両方に配置されている、請求項１１に記載のマイクロ電子イメージングダイ。
【請求項２０】
第１の面と、第１の面と反対の第２の面とを有するマイクロ電子基板と、
前記基板の第１の面に設けられたイメージセンサと、
前記基板中に設けられ、前記イメージセンサに対して電気的に結合された集積回路と、
前記基板の第２の面に設けられたボールパッド配列と、
前記集積回路と対応する前記ボールパッドとの間に設けられ、基板のフットプリント内で前記集積回路を前記ボールパッドに対して電気的に結合するように構成された複数の導電性の相互接続部と、
を備えるマイクロ電子イメージングダイ。
【請求項２１】
前記基板の第１の面にボンドパッド配列を更に備え、前記相互接続部が対応するボンドパッドに対して電気的に結合されている、請求項２０に記載のマイクロ電子イメージングダイ。
【請求項２２】
個々の前記相互接続部は、第１の端部と、第１の端部から離間する第２の端部とを有し、
対応する前記ボールパッドは、前記各相互接続部の前記第２の端部に対して結合され、
イメージングダイが基板の第１の面にボンドパッド配列を更に備え、対応する前記ボンドパッドが前記各相互接続部の前記第１の端部に対して結合されている請求項２０に記載のマイクロ電子イメージングダイ。
【請求項２３】
第１の面と、第１の面と反対の第２の面とを有するマイクロ電子基板と、
前記基板の第１の面に設けられたイメージセンサと、
前記基板中に設けられ、前記イメージセンサに対して電気的に結合された集積回路と、
前記基板の第２の面に設けられたボールパッド配列と、
前記集積回路を前記ボールパッド配列に対して電気的に結合するために前記基板を貫通して延びる手段と、
を備える、マイクロ電子イメージングダイ。
【請求項２４】
前側と、前側と反対の後側とを有するマイクロフィーチャワークピースであって、
集積回路と、イメージセンサと、前記集積回路に対して電気的に結合されたボンドパッドの配列と、マイクロフィーチャワークピースを貫通して延びる複数の相互接続部とをそれぞれが含み、個々の相互接続部が対応するボンドパッドに対して電気的に結合された複数のマイクロ電子ダイと、
前記個々のダイから離間する複数のスクライブレンズと、
を備える、マイクロフィーチャワークピース。
【請求項２５】
光学部材を有する複数の光学ユニットを更に備え、個々の光学ユニットは、個々のダイ上の対応するイメージセンサに対して所望の位置で、個々の光学部材を用いて対応するダイに対して取り付けられる、請求項２４に記載のマイクロフィーチャワークピース。
【請求項２６】
第１の集積回路と、前記第１の集積回路に対して電気的に結合された第１のボンドパッドと、前記集積回路に対して電気的に結合されたイメージセンサとを有する第１の基板と、
前記第１の基板を貫通して延びるとともに、前記第１のボンドパッドと接触する第１の導電性相互接続部と、
を有する第１のマイクロ電子ダイと、
第２の集積回路を有する第２の基板と、前記第２の集積回路に対して電気的に結合された第２のボンドパッドと、前記第２の基板を貫通して延び且つ前記第２のボンドパッドと接触する第２の導電性相互接続部とを有するとともに、前記第１のマイクロ電子ダイと接触する少なくとも第２のマイクロ電子ダイと、
を備えるマイクロ電子デバイスセット。
【請求項２７】
マイクロ電子イメージングダイを製造する方法であって、
集積回路と、前記集積回路に対して電気的に結合されたイメージセンサとを含むマイクロ電子基板を設けるステップと、
前記基板上におよび／または前記基板内に、前記集積回路に対して電気的に結合される端子を形成するステップと、
前記ダイおよび前記端子を貫通する通路を形成するステップと、
前記通路の少なくとも一部に前記端子と接触する導電性相互接続部を構成するステップと、
を含む方法。
【請求項２８】
前記基板に誘電体層を加えるステップを更に含み、前記誘電体層が前記端子の少なくとも一部を覆う、請求項２７に記載の方法。
【請求項２９】
前記相互接続部を構成する前に前記通路の少なくとも一部に誘電体ライナを加えるステップを更に含む、請求項２７に記載の方法。
【請求項３０】
前記ダイおよび前記端子を貫通する通路を形成した後に前記通路をクリーニングするステップと、
前記通路内の少なくとも一部に導電材料を堆積させる前に前記通路の少なくとも一部に対して誘電体ライナを加えるステップと、
を更に含む、請求項２７に記載の方法。
【請求項３１】
前記通路内の少なくとも一部に導電材料を堆積させる前に前記通路の少なくとも一部に対して導電層を加えるステップを更に含む、請求項２７に記載の方法。
【請求項３２】
前記導電層は、ＴｉＮ，ＴａＮ，Ｗ，ＷＮ，Ｔａ，Ｔｉ，Ａｌ，Ｃｕ，Ａｇ，Ｎｉ，Ｃｕ，Ｃｏおよび／またはＡｕを含んでいる、請求項３１に記載の方法。
【請求項３３】
前記通路内の少なくとも一部に導電材料を堆積させる前に前記通路の少なくとも一部に対して湿潤剤を加えるステップを更に含む、請求項２７に記載の方法。
【請求項３４】
前記湿潤剤は、Ｎｉ，Ｃｕおよび／またはＡｕを含んでいる、請求項３３に記載の方法。
【請求項３５】
前記通路の少なくとも一部に誘電体ライナを加えるステップと、
ＴｉＮ，ＴａＮ，Ｗ，ＷＮ，Ｔａ，Ｔｉ，Ａｌ，Ｃｕ，Ａｇ，Ｎｉ，Ｃｕ，Ｃｏおよび／またはＡｕ含む導電層を前記誘電体ライナの少なくとも一部の上にわたって加えるステップと、
前記通路内の少なくとも一部に導電材料を堆積させる前に、Ｎｉ，Ｃｕおよび／またはＡｕを含む湿潤剤を前記導電層の少なくとも一部の上にわたって加えるステップと、
を含む、請求項２７に記載の方法。
【請求項３６】
通路を形成する前記ステップは、前記ダイを完全に貫通する貫通孔をレーザカットすることを含む、請求項２７に記載の方法。
【請求項３７】
前記ダイおよび前記端子を貫通する通路を形成する前に前記端子内に孔を形成するステップを更に含み、端子内の前記孔が第１の断面寸法を有し、前記通路が第２の断面寸法を有し、前記第２の断面寸法が前記第１の断面寸法よりも小さい、請求項２７に記載の方法。
【請求項３８】
前記端子を貫通する孔を形成するステップと、
前記孔を誘電体材料で満たすステップと
を更に含み、
前記ダイおよび前記端子を貫通する通路を形成する前記ステップは、前記ダイおよび前記誘電体材料を完全に貫通する貫通孔をカットすることを含む、請求項２７に記載の方法。
【請求項３９】
マイクロ電子イメージングダイに導電性の相互接続部を形成する方法であって、前記ダイが、マイクロ電子基板と、イメージセンサと、前記基板中に設けられ且つ前記イメージセンサに対して電気的に結合された集積回路と、前記集積回路に対して電気的に結合されたボンドパッドとを含む方法において、
前記ボンドパッド内に孔を形成するステップと、
前記基板を完全に貫通し且つ前記ボンドパッド内の前記孔と位置合わせされるビアを形成するステップであって、前記ビアおよび前記孔が前記基板および前記ボンドパッドを完全に貫通して延びる通路を定めるステップと、
前記通路の少なくとも一部に前記ボンドパッドと接触する導電性の相互接続部を構成するステップと、
を含む方法。
【請求項４０】
相互接続部を構成する前に前記通路の少なくとも一部に誘電体ライナを加えるステップを更に含む、請求項３９に記載の方法。
【請求項４１】
前記ダイおよび前記ボンドパッドを貫通する前記通路を形成した後に前記通路をクリーニングするステップと、
前記通路内の少なくとも一部に導電材料を堆積させる前に前記通路の少なくとも一部に誘電体ライナを加えるステップと、
を更に含む、請求項３９に記載の方法。
【請求項４２】
前記ボンドパッド内の前記孔を誘電体材料で満たすステップを更に含み、前記ダイおよび前記ボンドパッドを貫通するビアを形成する前記ステップは、前記ボンドパッド内の前記孔を満たす前記誘電体材料および前記ダイを貫通するビアを形成することを含む、請求項３９に記載の方法。
【請求項４３】
通路を形成する前記ステップは、前記基板を完全に貫通する貫通孔をレーザカットすることを含む、請求項３９に記載の方法。
【請求項４４】
前記孔が第１の断面寸法を有し、前記ビアが第２の断面寸法を有し、前記第１の断面寸法が前記第２の断面寸法よりも大きい、請求項３９に記載の方法。
【請求項４５】
複数のイメージングダイを有するマイクロ電子ワークピースを製造する方法であって、個々のダイが、集積回路と、イメージセンサと、前記集積回路に対して電気的に結合されたボンドパッド配列とを含む方法において、
それぞれの前記ダイおよび前記ボンドパッドを完全に貫通する複数の通路を形成するステップと、
前記各通路の少なくとも一部に、対応する前記ボンドパッドと接触する導電性の相互接続部を構成するステップと、
を含む方法。
【請求項４６】
前記イメージングダイを互いに単離するステップを更に含む、請求項４５に記載の方法。
【請求項４７】
それぞれの個々のダイに複数の基準素子を設けるステップを更に含み、前記基準素子は、前記各ダイ上のイメージセンサに対して所望の位置に光学ユニットを位置決めするように構成され、光学ユニットがそれぞれの個々のダイに結合されている、請求項４５に記載の方法。
【発明の詳細な説明】
【詳細な説明】
【０００１】
技術分野
以下の開示内容は、一般に、マイクロ電子デバイスおよびマイクロ電子デバイスをパッケージ化するための方法に関する。本発明の幾つかの態様は、可視光スペクトルの放射線または他のスペクトルの放射線に応答するマイクロ電子イメージャをパッケージ化することに関する。
【０００２】
背景技術
マイクロ電子イメージャは、デジタルカメラ、ピクチャ機能を有する無線デバイス、および、多くの他の用途で使用される。例えば、携帯電話および携帯端末（ＰＤＡ）は、ピクチャを取得して送信するためのマイクロ電子イメージャを組み込んでいる。マイクロ電子イメージャが更に小型になり且つ更に高い画素数で更に良好な画像を生成するため、マイクロ電子イメージャの成長率は徐々に高まってきている。
【０００３】
マイクロ電子イメージャは、電荷結合素子（ＣＣＤ）システム、相補型金属酸化膜半導体（ＣＭＯＳ）システム、あるいは、他のシステムを使用するイメージセンサを含んでいる。ＣＣＤイメージセンサは、デジタルカメラおよび他の用途において幅広く使用されてきている。ＣＭＯＳイメージセンサも、低い製造コスト、低い歩留まり、および、小さいサイズを有することが期待されているため、急速に非常にポピュラーになっている。ＣＭＯＳイメージセンサは、半導体デバイスを製造するために開発された技術および装置を使用して製造されるため、これらの利点を与えることができる。したがって、ＣＭＯＳイメージセンサおよびＣＣＤイメージセンサは、微細（精巧）な部品を保護し且つ外部電気接点を与えるために「パッケージ化」される。
【０００４】
図１は、従来のパッケージを有する従来のマイクロ電子イメージャ１の概略図である。イメージャ１は、ダイ１０と、ダイ１０に取り付けられたインターポーザ基板２０と、インターポーザ基板２０に取り付けられたハウジング３０とを含んでいる。ハウジング３０は、ダイ１０の外周を取り囲んでおり、開口３２を有している。また、イメージャ１は、ダイ１０を覆う透明なカバー４０も含んでいる。
【０００５】
ダイ１０は、イメージセンサ１２と、イメージセンサ１２に対して電気的に結合された複数のボンドパッド１４とを含んでいる。インターポーザ基板２０は、一般に、複数のボンドパッド２２と、複数のボールパッド２４と、ボンドパッド２２を対応するボールパッド２４に対して電気的に結合するトレース２６とを有する誘電体の付属品である。ボールパッド２４は、イメージャ１を他のデバイスのボードまたはモジュールに対して表面実装するための配列を成して配置されている。ダイ１０上のボンドパッド１４は、ワイヤボンド２８によりインターポーザ基板２０上のボンドパッド２２に対して電気的に結合されており、それにより、ボンドパッド１４とボールパッド２４との間に電気的な通路が形成される。
【０００６】
また、図１に示されるイメージャ１は支持体５０を含む光学ユニットを有しており、支持体５０は、当該支持体５０に調整可能に取り付けられたハウジング３０およびバレル６０に対して取り付けられている。支持体５０は雌ネジ５２を含むことができ、また、バレル６０はネジ５２と螺合する雄ネジ６２を含むことができる。また、光学ユニットは、バレル６０によって支持されたレンズ７０も含んでいる。
【０００７】
従来のマイクロ電子イメージャのパッケージングに伴う１つの問題は、これらのマイクロ電子イメージャが比較的大きなフットプリントを有し且つ多大な垂直空間（すなわち、高さのある外形）を占めるという点である。図１のイメージャのフットプリントは、インターポーザ基板２０の底部の表面積である。これは、一般に、ダイ１０の表面積よりも十分に大きく、ピクチャ携帯電話またはＰＤＡの市場性および設計要素を制限する可能性がある。なぜなら、これらのデバイスは、携帯性が高まるように絶えず小型化されているからである。したがって、フットプリントが更に小さく外形が低いマイクロ電子イメージャを提供する必要がある。
【０００８】
従来のマイクロ電子イメージャのパッケージングに伴う他の問題は、ダイをパッケージ化するための製造コストである。例えば図１に示されるイメージャ１においては、ワイヤボンド２８の形成が複雑でおよび／または高価となる可能性がある。これは、ボンドパッドおよびボールパッドの各組の間で個々のワイヤが必要になるからである。また、幾つかの高性能デバイスの高密度で且つピッチが細かい配列のためにワイヤボンドを形成することが不可能な場合がある。したがって、マイクロ電子イメージャのパッケージングの効率、信頼性、精度を高める必要性がかなりある。
【０００９】
詳細な説明
Ａ．概要
以下の開示内容は、マイクロ電子イメージャ、マイクロ電子イメージャをパッケージ化するための方法、マイクロ電子イメージャに導電性の相互接続部を形成するための方法の幾つかの実施形態について説明する。本発明の１つの特定の実施形態は、マイクロ電子基板と、集積回路と、集積回路に対して電気的に結合されたイメージセンサとを備えるマイクロ電子イメージングダイに関するものである。イメージングダイは、集積回路に対して電気的に結合された電気端子（例えばボンドパッド）と、基板の少なくとも一部を貫通して延びる導電性のウエハ貫通型相互接続部とを更に含んでいる。相互接続部の一端はボンドパッドと接触し、相互接続部の他端は、ダイの背面上のボールパッドと接触することができる。
【００１０】
本発明の他の特定の実施形態は、マイクロ電子イメージングダイを製造するための方法に関するものである。方法は、集積回路と集積回路に対して電気的に結合されるイメージセンサとを有するマイクロ電子基板を設け、基板上にボンドパッドを形成し、ボンドパッドを集積回路に対して電気的に結合することを含むことができる。また、方法は、ダイおよびボンドパッドを貫通する通路を形成し、通路の少なくとも一部に導電性のウエハ貫通型相互接続部を構成し、それにより、相互接続部をボンドパッドと接触させることを含むことができる。相互接続部は、通路内の少なくとも一部に導電性の充填材料を堆積させることにより構成することができる。
【００１１】
相互接続部を構成するための方法の１つの実施形態は、ダイを貫通する通路をクリーニングし、通路内に導電性の充填材料を堆積させる前に通路の少なくとも一部に誘電体ライナを加えることを含む。誘電体ライナは、基板における他の部品を、通路を満たす導電材料から電気的に絶縁する。この方法は、通路内の少なくとも一部に導電層を堆積させ、導電層の少なくとも一部の上にわたって湿潤剤を堆積させることを更に含むことができる。その後、導電性の充填材料を通路内に堆積させることができる。
【００１２】
以下、マイクロフィーチャワークピースに関して本発明の多くの特定の内容を説明する。この開示内容の全体にわたって使用される用語「マイクロフィーチャワークピース」は、マイクロ電子デバイス、マイクロ機械デバイス、データ記憶素子、読み取り／書き込み部品および他の特徴的構成がその上におよび／またはその内部に製造される基板を含んでいる。例えば、そのようなマイクロフィーチャワークピースは、半導体ウエハ（例えばシリコンウエハまたはガリウムヒ素ウエハ）、ガラス基板、絶縁基板、および、多くの他のタイプの基板を含むことができる。マイクロフィーチャワークピースの形状サイズは０．１１μｍ以下であっても良いが、ワークピースはそれよりも大きいサブミクロンおよびスープラミクロンの形状サイズを有することができる。
【００１３】
以下では、本発明の幾つかの実施形態を完全に理解できるように、マイクロ電子イメージャダイおよび他のマイクロ電子デバイスに関して上記実施形態の特定の内容を説明する。しばしばマイクロ電子デバイスに関連付けられる良く知られた構造を記載する他の内容については、様々な実施形態の記述をいたずらに分かりにくくすることを避けるために、以下の説明では記載しない。しかしながら、当業者であれば分かるように、本発明は、更なる要素を伴う或いは図２−６に関して図示されて以下で説明される要素のうちの幾つかを伴なわない他の実施形態を有していても良い。
【００１４】
図中、同一の参照符号は、同一の或いは少なくともほぼ類似する要素を特定している。任意の特定の要素の説明を簡単にするために、任意の参照符号の最上位桁は、要素が最初に導入されている図を示している。例えば、要素２１０は、図２に関して最初に導入されて説明される。
【００１５】
Ｂ．ウエハ貫通型相互接続部を有するマイクロ電子イメージングダイ
図２は、マイクロ電子イメージャにおいて使用するための本発明の一実施形態に係るマイクロ電子イメージングダイ２００の側断面図である。この実施形態において、マイクロ電子イメージングダイ２００は基板２１０を含んでおり、この基板２１０は、第１の面２４１と、第１の面２４１と反対の第２の面２４２と、基板２１０中の集積回路（ＩＣ）２３０と、ＩＣ２３０に電気的に結合されたイメージセンサ２１２とを有している。イメージセンサ２１２は、ＣＭＯＳデバイスまたは可視スペクトルの画像またはピクチャを捕らえるためのＣＣＤであっても良い。他の実施形態において、イメージセンサ２１２は、他のスペクトルの放射線（例えば、ＩＲまたはＵＶ範囲）を検出することができる。
【００１６】
イメージングダイ２００は、電気信号を伝えるための複数の外部接点２２０を更に含んでいる。各外部接点２２０は、例えば、ボンドパッド２２２と、ボールパッド２２４と、ボンドパッド２２２をボールパッド２２４に対して電気的に結合させる導電性のウエハ貫通型相互接続部２２６とを含むことができる。したがって、図２に示される外部接点２２０は、イメージングダイ２００のフットプリント内にボールパッド２２４の配列を与える。ボールパッド２２４は、回路ボード上に設置されるべき介在基板をイメージングダイ２００が必要としないように他の外部デバイスに対して接続できる。
【００１７】
ウエハ貫通型相互接続部２２６を使用してボンドパッド２２２をボールパッド２２４に対して電気的に結合する１つの利点は、これによって大きなインターポーザ基板を分離するためにイメージングダイ２００を実装する必要がなくなるという点である。図１に示される従来のデバイスのインターポーザ基板よりもかなり小さいフットプリントおよび外形を有するイメージングダイ２００は、パッケージ化されたイメージャの最終的なフットプリントを規定することができる。したがって、更に小さい電子デバイスにおいてイメージングダイ２００を使用することができる。また、イメージングダイ２００は、ボンドパッドを外部接点に対してワイヤボンディングする必要性も排除する。これは、ワイヤボンディングが壊れ易く且つワイヤボンディングを高密度配列で製造することが困難であるため有益である。したがって、ウエハ貫通型相互接続部２２６を有するマイクロ電子イメージングダイ２００は、ワイヤボンディングを必要とするものよりも頑丈である。
【００１８】
図２に示される実施形態では、イメージングダイ２００の処理が完了してしまっている。後述するように、図３Ａ−５Ｂは、導電性のウエハ貫通型相互接続部をイメージングダイ２００に形成するための方法の様々な実施形態を示している。以下の記述は１つの相互接続部の形成について説明しているが、ウエハ上の複数のイメージングダイを貫通して複数の相互接続部が同時に構成されることは言うまでもない。
【００１９】
図３Ａ−３Ｊは、イメージングダイ２００にウエハ貫通型相互接続部２２６を形成する本発明の一実施形態に係る方法における様々な段階を概略的に示している。図３Ａは、より具体的には、図２に示される領域３Ａの概略側断面図である。この実施形態では、基板２１０の第１の面２４１に対して第１の誘電体層３５０が加えられ、第１の誘電体層３５０上に第２の誘電体層３５１が加えられる。ボンドパッド２２２上にある第２の誘電体層３５１の部分がエッチングまたは他の既知のプロセスによって除去されて、ボンドパッド２２２が露出される。ボンドパッド２２２を露出させた後、第１の孔３６０がボンドパッド２２２を貫通して形成される。第１の孔３６０は、ボンドパッド２２２の中心をエッチングすることにより形成することができるが、他の実施形態では、他の適当な方法（例えばレーザ）を使用して第１の孔３６０を形成することができる。
【００２０】
ここで図３Ｂを参照すると、ボンドパッド２２２を覆って第１の孔３６０を満たすために、第３の誘電体層３５２がイメージングダイ２００上に加えられる。１つの実施形態では、第１、第２、第３の誘電体層３５０，３５１，３５２がポリイミド材料であるが、他の実施形態では、これらの誘電体層が他の非導電性材料であっても良い。例えば、第１の誘電体層３５０および／または１つ以上のその後の誘電体層は、低温化学蒸着（低温ＣＶＤ）材料、例えばテトラエチルオルトシリケート（ＴＥＯＳ）、パリレン、シリコンナイトライド（Ｓｉ３Ｎ４）、シリコン酸化物（ＳｉＯ２）、および／または、他の適当な材料であっても良い。誘電体材料の前述したリストは単なる一例である。誘電体層３５０，３５１，３５２は一般に互いに同じ材料から成っていないが、これらの層のうちの２つ以上を同じ材料により構成することができる。また、図３Ａおよび図３Ｂに関して前述した層あるいは以降の図面に関して後述する層のうちの１つ以上が省かれても良い。
【００２１】
図３Ｃ−３Ｊは、ウエハ貫通型相互接続部を形成するその後の段階におけるイメージングダイ２００を示す図３Ａおよび図３Ｂと同様の概略側断面図である。図３Ｃは、例えば、第２の孔３６２が第３の誘電体層３５２を貫通して形成された後におけるイメージングダイ２００の概略側断面図である。第２の孔３６２は、第３の誘電体層３５２の一部を除去して第１の孔３６０を開放し且つボンドパッド２２２を露出させることによって形成される。第２の孔３６２は、エッチングにより、あるいは、半導体製造処理技術における当業者に知られた他の適当な方法によって形成することができる。
【００２２】
図３Ｃは、基板２１０を貫通する通路または貫通孔３６１のカッティングを更に示している。貫通孔３６１は、基板２１０を貫通して、ボンドパッド２２２の第１の孔３６０まで延びている。参照を容易にするため、貫通孔３６１および第１の孔３６０は共に、図２に示される実施形態におけるイメージングダイ２００を貫通して延びる通路３７４を形成している。貫通孔３６１は、第２の面２４２から第１の面２４１に向けてダイ２００を通り抜けるようにレーザ３６３（概略的に示されている）を使用して形成することができる。異なる実施形態において、レーザ３６３は、おそらく、第１の面２４１から第２の面２４２に向けてカットすることができる。レーザ３６３は、技術的に知られた走査／アライメントシステムを使用してボンドパッド２２２に対して位置合わせすることができる。他の実施形態において、貫通孔３６１は、ウエハがそれほど厚くない場合、適当なエッチングプロセスにより形成することができる。
【００２３】
貫通孔３６１を形成した後、貫通孔は、レーザカットから生じる切断副生成物（すなわち、スラグ）および／または他の望ましくない副生成物を除去するためにクリーニングされる。貫通孔３６１はウェットエッチングプロセスを使用してクリーニングされる。図３Ｃに示される実施形態においては、レーザ３６３がボンドパッド２２２に衝突しないように、貫通孔３６１の断面寸法がボンドパッド２２２の第１の孔３６０の断面寸法よりも小さい。これにより、ある材料のスラグがボンドパッド２２２を貫通する第１の孔３６０中に生成すること、および、異なる材料のスラグが基板２１０を貫通する貫通孔３６１中に生成することが回避される。この特徴によれば、単一のクリーニングプロセス／化学反応によって貫通孔３６１からスラグを除去することができ、第１の孔３６０から残留物を除去するために第２のクリーニングプロセスを使用せずに済む。例えば、ボンドパッド２２２の金属を侵さないクリーニング剤を使用して、貫通孔３６１からスラグを除去することができる。そのような１つのクリーニング剤は、レーザ切断された副生成物を除去するための６％テトラメチルアンモニウム水酸化物（ＴＭＡＨ）：プロピレングリコールを含んでいても良い。あるいは、特定の他の実施形態では、形成後に貫通孔３６１がクリーニングされない。
【００２４】
図３Ｄを参照すると、基板２１０中の貫通孔３６１の側壁を少なくとも覆うために、第４の誘電体層３５３がイメージングダイ２００に対して加えられる。第４の誘電体層３５３は、ＣＶＤ、ＰＶＤ、ＡＬＤまたは他の蒸着プロセスを使用して加えることができる。図示の実施形態において、第４の誘電体層３５３は、基板２１０、ボンドパッド２２２、第３の誘電体層３５２の露出部分を覆うようにイメージングダイ２００の全体に加えられる。第４の誘電体層３５３は低温ＣＶＤ酸化物であっても良いが、他の実施形態では、第４の誘電体層３５３が他の適当な誘電体材料であっても良い。第４の誘電体層３５３は、基板２１０の部品を、以下で詳述するように後に通路３７４内に形成される相互接続部から電気的に絶縁する。
【００２５】
第４の誘電体層３５３を加えた後、イメージングダイ２００上に第１の導電層３５４が堆積される。図示の実施形態では、第１の導電層３５４が第４の絶縁層３５３を覆っている。第１の導電層３５４は一般にＴｉＮ層などの金属層であるが、他の実施形態において、第１の導電層３５４は、ＴａＮ，Ｗ，ＷＮ，Ｔａ，Ｔｉ，Ａｌ，Ｃｕ，Ａｇ，Ａｕ，Ｎｉ，Ｃｏおよび／または当業者に知られた他の適当な材料から成ることができる。第１の導電層３５４がＴｉＮから成る場合には、ＴｉＣｌ４ＴｉＮおよび原子層堆積（ＡＬＤ）または化学蒸着（ＣＶＤ）プロセスを使用して第１の導電層を形成することができる。後述するように、第１の導電層３５４は、ウエハの選択された領域（例えば貫通孔３６１内）に対してのみ他の金属層をメッキするための材料を与える。
【００２６】
次に図３Ｅを参照すると、イメージングダイ２００の水平面および傾斜面から第１の導電層３５４の一部が除去される。１つの実施形態において、第１の導電層３５４のそのような部分は、水平面およびエッチャントの方向に対して水平な成分を有する表面から高いエッチング速度で材料を優先的に除去する適当なエッチングプロセス、例えば「ドライエッチング」または「スペーサエッチング」によりこれらの表面から除去される。他の実施形態では、異なるプロセスを使用して第１の導電層３５４の非垂直部分を選択的に除去することができ、それにより、孔３６０，３６１の側壁上の第１の導電層３５４の垂直部分がワークピース上に残存するようになっている。
【００２７】
次に図３Ｆおよび図３Ｇを参照すると、イメージングダイ２００の第１の面２４１の水平面および傾斜面上の第３の誘電体層３５２および第４の誘電体層３５３の部分が除去される。基板２１０の第２の面２４２にある第４の誘電体層３５３の部分は、この実施形態ではイメージングダイ２００上に残存したままである。１つの実施形態では、適当なエッチングプロセス、例えば前述したようなドライエッチングまたはスペーサエッチングにより、イメージングダイ２００の水平面および傾斜面から第３の誘電体層３５２および第４の誘電体層３５３を除去することができる。
【００２８】
図３Ｈを参照すると、孔３６０，３６１内の第１の導電層３５４の残存部分に対して第２の導電層３５５が加えられる。第２の導電層３５５は、通路３７４内への金属の堆積を容易にするための湿潤剤としての機能を果たすことができる。第２の導電層３５５は、化学メッキ工程においてＴｉＮから成る第１の導電層３５４上に堆積されるＮｉであっても良い。ＴｉＮがＨＦ：Ｐｄウェットディップ（湿潤浸漬）によって活性化されると、ＴｉＮは、メッキプロセス中にＮｉのための核生成を行なう。メッキプロセスは、還元安定剤内容物との非活性化Ｎｉ化学反応を使用して行なわれても良い。ＴｉＮは、接着性および電気的特性を高めて核生成を引き起こすことができる。他の実施形態では、他の方法を使用してＣｕ，Ａｕまたは他の適当な材料で通路３７４をコーティングすることができ、あるいは、第１および第２の導電層３５４，３５５のうちの１つ以上が省かれても良い。
【００２９】
次に図３Ｉを参照すると、通路３７４内に導電性充填材料３５８が堆積され、それにより、イメージングダイ２００を貫通して延びる相互接続部３７７が形成される。この実施形態の１つの態様において、充填材料３５８は、ハンダ、銅、または、他の導電材料であっても良い。充填材料３５８を通路３７４内に堆積させるために様々なプロセスを使用することができる。１つの実施形態では、ソルダーウェーブ（ｓｏｌｄｅｒ  ｗａｖｅ）プロセスを使用して通路３７４内に充填材料３５８を堆積させることができる。他の実施形態では、電気メッキし、ステンシル印刷し、金属充填材から成る予備成形された球を通路３７４内に配置して球を溶かすことにより、あるいは、流動性材料を通路３７４内に注入することにより充填材料３５８を堆積させることができる。あるいは、更に他の実施形態においては、当業者に知られた他の方法を使用して充填材量３５８を通路３７４内に堆積させることができる。
【００３０】
次に図３Ｊを参照すると、充填材量３５８を通路３７４内に堆積させた後、相互接続部３７７の一端にキャップ３５９を形成することができる。キャップ３５９は、相互接続部３７７とボンドパッド２２２とを電気的に結合する。１つの実施形態において、キャップ３５９は、相互接続部３７７上に電気メッキされたＮｉであっても良い。他の実施形態において、キャップ３５９は、湿潤剤および／または他の材料であっても良い。あるいは、キャップ３５９は、充填材料それ自体の一部であっても良く、あるいは、キャップ３５９を省くこともできる。この実施形態の他の態様においては、基板２１０の第２の面２４２で相互接続部３７７に対してハンダボール３７０が付着され、それにより、イメージングダイ２００の背面に、他の電子デバイスへの外部接続部が設けられる。
【００３１】
貫通孔３６１のために単一のクリーニングプロセスだけを要することに加え、図３Ａ−３Ｊに関して前述した実施形態の他の特徴は、通路３７４がイメージングダイ２００全体を貫通して延びているという点である。この特徴の１つの利点は、通路が「ブラインド」（すなわち、ワークピースを部分的にのみ貫いて延びる通路）である場合よりも通路３７４のクリーニングおよび充填が容易になるという点である。例えば、通路３７４が２５−３０：１以上のアスペクト比を有している特定の用途においては、既知の物理的気相成長法（ＰＶＤ）プロセス、ＡＬＤプロセスまたはメッキプロセスを使用してブラインド通路を金属材料で充填することが困難である。通路３７４は、開放された貫通孔が「ピンチオフ」ボイドまたはブラインド孔を充填する他の現象に晒されないため、この問題を緩和する。
【００３２】
図４Ａ−４Ｆは、本発明の他の実施形態に係るイメージングダイ２００におけるウエハ貫通型相互接続部を形成する方法の段階を示している。この方法の最初の段階は、図３Ａに関して前述したステップと少なくともほぼ同様であり、したがって、図４Ａは図３Ａに示されるワークピース構造を示している。しかしながら、この方法のその後の段階は、基板２１０を貫通して貫通孔４６１をカットする前に第２の誘電体層４５１上に第３の誘電体層が加えられないという点で、図３Ｂ−３Ｆに関して前述した段階と異なっている。したがって、最初に図４Ａを参照すると、第２の誘電体層４５１上に第３の誘電体層を設けることなく、貫通孔４６１が基板２１０を貫通して形成されている。参照を容易にするため、貫通孔４６１とボンドパッド２２２を貫通する第１の孔４６０とによって形成される通路を、イメージングダイ２００を貫通して延びるビアまたは通路４７４と称する。貫通孔４６１は、レーザ４６３（概略的に図示されている）、エッチング、または、前述した他の適当なプロセスを使用して形成することができる。
【００３３】
図４Ｂは、図３Ｄに関して前述したステップとほぼ類似するこの方法の更なる段階を示している。しかしながら、この実施形態の更なる態様においては、貫通孔４６１をクリーニングした後、基板２１０内の貫通孔４６１の側壁を覆うように第３の誘電体層４５３がイメージングダイ２００上に堆積される。実際には、第３の誘電体層４５３は、貫通孔４６１内の基板２１０の露出部分に加えてボンドパッド２２２および第２の誘電体層４５１をほぼ覆う。
【００３４】
第３の誘電体層４５３を形成した後、第１の導電層４５４がイメージングダイ２００上に堆積される。図示の実施形態において、第１の導電層４５４は第３の誘電体層４５３の全体を覆う。前述したように、第１の導電層４５４はＴｉＮ層であっても良いが、第１の導電層４５４が異なる材料であっても良い。
【００３５】
次に、図４Ｃを参照すると、イメージングダイ２００の水平面および傾斜面から第１の導電層４５４の一部が除去される。第１の導電層４５４は、スペーサエッチングまたは図３Ｅに関して前述した他のプロセスによってこれらの表面から除去することができる。図４Ｄを参照すると、その後、イメージングダイ２００の上側水平面および傾斜面上の第３の誘電体層４５３の部分が除去され、それにより、通路４７４内および基板２１０の第２の面２４２に第３の誘電体層４５３の一部が残存する。イメージングダイ２００の上側水平面および傾斜面上の第３の誘電体層４５３の部分は他のスペーサエッチングにより除去することができる。第３の誘電体層４５３のスペーサエッチングは、第２の誘電体層４５１をエッチングして貫通させる前に終了されなければならない。
【００３６】
図４Ｅを参照すると、その後に、第１の導電層４５４上に第２の導電層４５５が堆積される。通路４７４を導電材料で容易に満たすことができるように、第２の導電層４５５は湿潤剤であっても良い。第２の導電層４５５は、図３Ｈに関して前述した第２の導電層３５５にほぼ類似することができる。次に図４Ｆを参照すると、充填材量４５８が通路４７４内に堆積され、それにより、図３Ｉ−３Ｊに関して前述した手続きとほぼ類似する手続きでウエハ貫通型相互接続部４７７が構成される。
【００３７】
図５Ａおよび図５Ｂは、イメージングダイ２００に相互接続部を形成する本発明の他の実施形態に係る方法の段階を示している。最初に図５Ａを参照すると、この方法の最初の部分は、図３Ａに関して前述したステップと少なくともほぼ類似していても良い。しかしながら、第２の誘電体層５５１がエッチングされてボンドパッド２２２が露出された後、ボンドパッド２２２内に孔がエッチングされない。
【００３８】
次に図５Ｂを参照すると、基板２１０およびボンドパッド２２２を貫通して貫通孔５６１を形成することができる。貫通孔５６１は、レーザ５６３（概略的に図示されている）、エッチングまたは他の適当なプロセスを使用して形成できる。貫通孔５６１を形成するためにレーザ５６３が使用されると、第１のタイプのスラグが基板２１０内の側壁の一部を覆ってしまう可能性があり、また、第２のタイプのスラグがボンドパッド２２２内の側壁の一部を覆ってしまう可能性がある。したがって、２つの別個のクリーニングステップを行なって貫通孔５６１をクリーニングしても良い。一般に、貫通孔５６１をクリーニングするために使用されるクリーニング剤は、ボンドパッド２２２の金属または基板２１０の材料を攻撃しない或いは劣化させない化学的性質に限定されても良い。貫通孔５６１が適切にクリーニングされた後、イメージングダイ２００は、図３Ｊに示されたウエハ貫通型相互接続部を構成するために図３Ｃ−３Ｊに関して前述したステップと少なくともほぼ同様の更なるパッケージングステップを受けることができる。
【００３９】
図３Ａ−５Ｂに関して前述した実施形態は、ボンドパッドおよび／または対応する基板を貫通して延びる貫通孔をマイクロフィーチャワークピースに形成しおよび／または当該貫通孔を満たすための３つの方法を含んでいる。他の実施形態では、そのような貫通孔を形成しおよび／または満たすために他の方法を使用することができる。したがって、本発明は、前述した貫通孔を形成しおよび／または満たすための特定の方法に限定されず、貫通孔内に導電材料を供給してイメージャダイの背面にボールパッドの配列を形成するための他の方法も含む。
【００４０】
Ｃ．ウエハ貫通型相互接続部を有するマイクロ電子イメージャ
図６は、それぞれがイメージングダイ２００および光学ユニット６４０を有する複数のマイクロ電子イメージャ６９０を含むアセンブリ６００の概略断面図である。アセンブリ６００は、第１の基板６０４と第１の基板６０４上に形成された複数のイメージングダイ２００とを有するマイクロ電子イメージャワークピース６０２を含んでいる。個々のイメージングダイ２００は、図２に関して前述したイメージングダイ２００にほぼ類似することができる。したがって、図２および図６においては、同様の参照符号が同様の部品を示している。また、アセンブリ６００は、第２の基板６３４と第２の基板６３４上の複数の光学ユニット６４０とを有する光学ワークピース６３０も含んでいる。個々の光学ユニット６４０は、第２の基板６３４上に光学部材６５０を含むことができる。光学部材６５０は、光学ユニット６４０を通り抜ける放射線を合焦してフィルタリングするためのレンズおよび／またはフィルタを含むことができる。
【００４１】
アセンブリ６００は、個々のイメージセンサ２１２に対して個々の光学ユニット６４０を位置決めするように構成された複数のスタンドオフ６６０を更に含んでいる。適したスタンドオフは、参照することにより本願に組み入れられる２００３年１１月２６日に提出された「Ｐａｃｋａｇｅｄ  Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ  Ｉｍａｇｅｒｓ  ａｎｄ  Ｍｅｔｈｏｄｅｓ  ｏｆ  Ｐａｃｋａｇｉｎｇ  Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ  Ｉｍａｇｅｒｓ」と題された米国特許出願第１０／７２３，３６３号（Ｐｅｒｋｉｎｓ  Ｃｏｉｅ整理番号１０８２９８７４６ＵＳ００）に開示されている。マイクロ電子イメージャ６９０は、光学ユニット６４０がイメージセンサ２１２と正確に位置合わせされるようにスタンドオフ６６０を載置することにより組み立てることができる。１つの実施形態において、スタンドオフ６６０は、マイクロ電子イメージャの全てがウエハレベルで組み立てられるように、個々のイメージャ６９０を単離する前に載置される。その後、第１および第２の基板６０４，６３４の両方を線Ａ−Ａに沿ってカットして、個々のイメージャ６９０を互いに分離することができる。
【００４２】
図６に示されるマイクロ電子イメージャ６９０のアセンブリ６００の１つの利点は、ウエハ貫通型相互接続部２２６により半導体製造技術を使用して複数のマイクロ電子イメージャをウエハレベルで製造できるという点である。ウエハ貫通型相互接続部２２６はイメージングダイ２００の背面上にボールパッド２２２の配列を与えるため、ウエハの前側のボンドパッド２２２を外部デバイスに対してワイヤボンディングする必要がない。したがって、ボンドパッド２２２をウエハレベルで覆うことができる。これにより、（ａ）１つの基板上にウエハレベルで複数のイメージングダイ２００を製造し、（ｂ）他の基板上にウエハレベルで複数の光学ユニットを製造し、（ｃ）自動装置を使用してウエハレベルで複数の光学ユニット６４０と対応する複数のイメージングダイ２００とを組み立てる、プロセスが可能になる。したがって、ウエハ貫通型相互接続部２２６を有するマイクロ電子イメージャ６９０により、スループットおよびマイクロ電子イメージャのパッケージングの精度を大きく高めるプロセスが可能になる。
【００４３】
マイクロ電子イメージャ６９０のアセンブリ６００の他の利点は、携帯電話、ＰＤＡまたは他のタイプのデバイスにおいてイメージャ６９０が占める実空間を減らすことができる点である。イメージャ６９０は、ウエハ貫通型相互接続部２２６を考慮すると外部電気接点を設けるためにインターポーザ基板を必要としないため、イメージャ６９０のフットプリントは、インターポーザ基板の代わりのダイ２００のフットプリントと同じである。したがって、個々のイメージングダイ２００のフットプリントがインターポーザ基板のフットプリントよりもかなり小さいため、イメージャ６９０により占められる面積は従来のイメージャよりも小さい。また、ダイ２００は、インターポーザ基板が無くてもモジュールに対して直接に結合できるボールパッド２２４の背面配列を与えるため、外形が更に小さく、インターポーザ基板に対するダイの取り付けに関与する時間およびコストが排除される。これにより、スループットが大きくなり、パッケージングコストが低減されるとともに、イメージャが小さくなる。
【００４４】
ウエハレベルのイメージャパッケージングの更なる利点は、個々のイメージャ６９０が単離される前にダイ２００の背面からウエハレベルでマイクロ電子イメージャ６９０を検査できるという点である。ウエハ貫通型相互接続部２２６が背面電気接点を形成するため、検査プローブをダイ２００の背面と接触させて個々のマイクロ電子イメージャ６９０を検査することができる。それに応じて、検査プローブは、イメージャワークピース６０２の背面の接点と係合するため、イメージセンサ２１２、光学ユニット６４０またはマイクロ電子イメージャ６９０の前部の対応する回路を損傷させない。また、検査プローブは、背面検査中にイメージセンサ２１２を妨害しないため、イメージングダイを前側から検査するプロセスと比べて多数のダイを同時に検査することができる。このように、各イメージャ６９０をダイ２００の前側から検査するよりも、マイクロ電子イメージャ６９０をウエハレベルで（すなわち、単離前に）検査する方が、コストおよび時間に関して更に効率的になる。また、個々のイメージセンサ２１２および／または光学ユニット６４０が検査中に損傷されない環境でマイクロ電子イメージャ６９０を検査することが有益である。
【００４５】
ウエハレベル処理の更に他の利点は、光学ユニット６４０をダイ２００に組み立てた後にマイクロ電子イメージャ６９０を単離できるという点である。取り付けられた光学ユニット６４０は、単離プロセス中に形成される粒子からダイ２００の前側のイメージャセンサ２１２を保護する。したがって、イメージセンサ２１２またはダイ２００の前側の対応する回路が単離中およびその後の処理中に損傷される可能性が著しく減少される。
【００４６】
以上から分かるように、ここでは説明のために本発明の特定の実施形態について説明してきたが、本発明の思想および範囲から逸脱することなく様々な変更を行なうことができる。例えば、前述した任意の実施形態の様々な態様を異なる組み合わせで結びつけることができる。したがって、本発明は、添付の請求項以外には限定されない。
【図面の簡単な説明】
【００４７】
【図１】従来技術に係るパッケージ化マイクロ電子イメージャの断面図である。
【図２】本発明の一実施形態に係るマイクロ電子イメージングダイを概略的に示す側断面図である。
【図３】図３Ａ−３Ｊは、ボールパッドの背面配列を設けるためにマイクロ電子イメージングダイを貫通する導電性の相互接続部を形成する本発明の一実施形態に係る方法における様々な段階を示す概略側断面図である。
【図４】図４Ａ−４Ｆは、ボールパッドの背面配列を設けるためにマイクロ電子イメージングダイを貫通する導電性の相互接続部を形成する本発明の他の実施形態に係る方法における様々な段階を示す概略側断面図である。
【図５】図５Ａおよび図５Ｂは、ボールパッドの背面配列を設けるためにマイクロ電子イメージングダイを貫通する導電性の相互接続部を形成する本発明の他の実施形態に係る方法における様々な段階を示す概略側断面図である。
【図６】複数のイメージングダイを有するマイクロ電子イメージャワークピースと複数の光学ユニットを有する光学ワークピースとを含む本発明の一実施形態に係るアセンブリの概略側断面図である。
【図１】
2008505481.tif 000003
【図２】
2008505481.tif 000004
【図３Ａ】
2008505481.tif 000005
【図３Ｂ】
2008505481.tif 000006
【図３Ｃ】
2008505481.tif 000007
【図３Ｄ】
2008505481.tif 000008
【図３Ｅ】
2008505481.tif 000009
【図３Ｆ】
2008505481.tif 000010
【図３Ｇ】
2008505481.tif 000011
【図３Ｈ】
2008505481.tif 000012
【図３Ｉ】
2008505481.tif 000013
【図３Ｊ】
2008505481.tif 000014
【図４Ａ】
2008505481.tif 000015
【図４Ｂ】
2008505481.tif 000016
【図４Ｃ】
2008505481.tif 000017
【図４Ｄ】
2008505481.tif 000018
【図４Ｅ】
2008505481.tif 000019
【図４Ｆ】
2008505481.tif 000020
【図５Ａ】
2008505481.tif 000021
【図５Ｂ】
2008505481.tif 000022
【図６】
2008505481.tif 000023
【手続補正書】
【提出日】平成19年3月1日(2007.3.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の面および第１の面と反対の第２の面を有するマイクロ電子基板であって、イメージセンサと、当該イメージセンサに電気的に結合された前記基板中の集積回路とを有するマイクロ電子基板と、
前記基板によって支持され、前記集積回路に対して電気的に結合された端子と、
前記基板を貫通して延びるとともに、前記端子と接触する導電性の相互接続部と、
を備える、マイクロ電子イメージングダイ。
【請求項２】
前記基板は、前記基板および前記端子を完全に貫通して延びる通路を含み、
前記相互接続部は、前記通路内に配置されて前記基板と接触する誘電体ライナと、前記誘電体ライナの少なくとも一部を覆って配置された第１の導電層と、前記端子および前記第１の導電層の少なくとも一部を覆って配置された第２の導電層と、前記第２の導電層の少なくとも一部を覆って前記通路内に少なくとも部分的に配置され且つ前記端子に対して電気的に結合された導電性の充填材料とを備えている、
請求項１に記載のマイクロ電子イメージングダイ。
【請求項３】
前記基板は、前記基板および前記端子を完全に貫通して延びる通路を含み、
前記相互接続部は、前記通路の側壁上に配置されて前記基板と接触する誘電体ライナと、前記誘電体ライナの少なくとも一部を覆うとともにＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｔａ，Ｔｉ、Ａｌ、Ｃｕ、Ａｇ、Ｎｉ、Ｃｕ、Ｃｏおよび／またはＡｕを含む導電層と、前記端子および前記導電層の少なくとも一部を覆うとともにＮｉ、Ｃｕおよび／またはＡｕを含む湿潤剤と、湿潤剤の少なくとも一部を覆って前記通路内に少なくとも部分的に配置され且つ前記端子に対して電気的に結合された金属充填材とを備えている、
請求項１に記載のマイクロ電子イメージングダイ。
【請求項４】
前記イメージセンサおよび前記端子が前記基板の第１の面にある、請求項１に記載のマイクロ電子イメージングダイ。
【請求項５】
前記端子が前記基板の第１の面にあり、
イメージングダイが基板の第１の面に配置された誘電体層を更に備え、前記誘電体層が前記端子の少なくとも一部を覆っている、請求項１に記載のマイクロ電子イメージングダイ。
【請求項６】
前記誘電体層がＳｉ３Ｎ４および／またはＳｉＯ２を含んでいる、請求項５に記載のマイクロ電子イメージングダイ。
【請求項７】
前記イメージセンサおよび前記端子が前記基板の第１の面にあり、
イメージングダイが基板の第２の面にボールパッドを更に備え、
前記相互接続部は、基板を貫通して延びて、前記端子と前記ボールパッドとを電気的に結合する、請求項１に記載のマイクロ電子イメージングダイ。
【請求項８】
前記相互接続部は、前記端子に結合された第１の端部と、前記第１の端部から離間する第２の端部とを有し、
イメージングダイが前記相互接続部の前記第２の端部に結合されたボールパッドを更に備えている、請求項１に記載のマイクロ電子イメージングダイ。
【請求項９】
前記相互接続部は、前記端子に結合された第１の端部と、前記第１の端部から離間する第２の端部とを有し、
イメージングダイが前記相互接続部の前記第２の端部に電気的に結合されたハンダボールを更に備えている、請求項１に記載のマイクロ電子イメージングダイ。
【請求項１０】
前記端子中に設けられ、第１の断面寸法を有する第１の貫通孔と、
前記基板中に設けられ、前記第１の断面寸法よりも小さい第２の断面寸法を有する第２の貫通孔と、
を更に備え、前記相互接続部が前記第１の貫通孔内および第２の貫通孔内の両方に配置されている、請求項１に記載のマイクロ電子イメージングダイ。
【請求項１１】
第１の面および第１の面と反対の第２の面と、少なくとも一部が前記第１の面と前記第２の面との間にある集積回路と、前記第１の面に設けられ且つ前記集積回路に対して電気的に結合されたイメージセンサとを有するマイクロ電子基板と、
前記基板の第１の面に少なくとも近接するとともに、前記集積回路に対して電気的に結合されたボンドパッドと、
基板の第１の面から基板の第２の面へ向かって基板を貫通するとともに前記ボンドパッドを貫通して延びる導電性の相互接続部と、
を備えるマイクロ電子イメージングダイ。
【請求項１２】
前記基板は、前記基板および前記ボンドパッドを完全に貫通して延びる通路を含み、
前記相互接続部は、前記通路内に配置されて前記基板と接触する誘電体ライナと、前記誘電体ライナの少なくとも一部を覆って配置された第１の導電層と、前記ボンドパッドおよび前記第１の導電層の少なくとも一部を覆って配置された第２の導電層と、前記第２の導電層の少なくとも一部を覆って前記通路内に少なくとも部分的に配置され且つ前記ボンドパッドに対して電気的に結合された導電性の充填材とを備えている、
請求項１１に記載のマイクロ電子イメージングダイ。
【請求項１３】
前記基板は、前記基板および前記ボンドパッドを完全に貫通して延びる通路を含み、
前記相互接続部は、前記通路の側壁上に配置されて前記基板と接触する誘電体ライナと、前記誘電体ライナの少なくとも一部を覆うとともにＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｔａ，Ｔｉ、Ａｌ、Ｃｕ、Ａｇ、Ｎｉ、Ｃｕ、Ｃｏおよび／またはＡｕを含む導電層と、前記ボンドパッドおよび前記導電層の少なくとも一部を覆うとともにＮｉ、Ｃｕおよび／またはＡｕを含む湿潤剤と、湿潤剤の少なくとも一部を覆って前記通路内に少なくとも部分的に配置され且つ前記ボンドパッドに対して電気的に結合された金属充填材とを備えている、
請求項１１に記載のマイクロ電子イメージングダイ。
【請求項１４】
基板の第１の面に配置された誘電体層を更に備え、前記誘電体層が前記ボンドパッドの少なくとも一部を覆っている、請求項１１に記載のマイクロ電子イメージングダイ。
【請求項１５】
前記誘電体層がＳｉ３Ｎ４および／またはＳｉＯ２を含んでいる、請求項１４に記載のマイクロ電子イメージングダイ。
【請求項１６】
イメージングダイが基板の第２の面にボールパッドを更に備え、
前記相互接続部は、基板を貫通して延びて、前記ボンドパッドと前記ボールパッドとを電気的に結合する、請求項１１に記載のマイクロ電子イメージングダイ。
【請求項１７】
前記相互接続部は、前記ボンドパッドに結合された第１の端部と、前記第１の端部から離間する第２の端部とを有し、
イメージングダイが、前記基板の前記第２の面に設けられ且つ前記相互接続部の前記第２の端部に結合されたボールパッドを更に備えている、請求項１１に記載のマイクロ電子イメージングダイ。
【請求項１８】
前記相互接続部は、前記ボンドパッドに結合された第１の端部と、前記第１の端部から離間する第２の端部とを有し、
イメージングダイが前記相互接続部の前記第２の端部に電気的に結合されたハンダボールを更に備えている、請求項１１に記載のマイクロ電子イメージングダイ。
【請求項１９】
前記ボンドパッド中に設けられ、第１の断面寸法を有する第１の貫通孔と、
前記基板中に設けられ、前記第１の断面寸法よりも小さい第２の断面寸法を有する第２の貫通孔と、
を更に備え、前記相互接続部が前記第１の貫通孔内および第２の貫通孔内の両方に配置されている、請求項１１に記載のマイクロ電子イメージングダイ。
【請求項２０】
第１の面と、第１の面と反対の第２の面とを有するマイクロ電子基板と、
前記基板の第１の面に設けられたイメージセンサと、
前記基板中に設けられ、前記イメージセンサに対して電気的に結合された集積回路と、
前記基板の第２の面に設けられたボールパッド配列と、
前記集積回路と対応する前記ボールパッドとの間に設けられ、基板のフットプリント内で前記集積回路を前記ボールパッドに対して電気的に結合するように構成された複数の導電性の相互接続部と、
を備えるマイクロ電子イメージングダイ。
【請求項２１】
前記基板の第１の面にボンドパッド配列を更に備え、前記相互接続部が対応するボンドパッドに対して電気的に結合されている、請求項２０に記載のマイクロ電子イメージングダイ。
【請求項２２】
個々の前記相互接続部は、第１の端部と、第１の端部から離間する第２の端部とを有し、
対応する前記ボールパッドは、前記各相互接続部の前記第２の端部に対して結合され、
イメージングダイが基板の第１の面にボンドパッド配列を更に備え、対応する前記ボンドパッドが前記各相互接続部の前記第１の端部に対して結合されている請求項２０に記載のマイクロ電子イメージングダイ。
【請求項２３】
第１の面と、第１の面と反対の第２の面とを有するマイクロ電子基板と、
前記基板の第１の面に設けられたイメージセンサと、
前記基板中に設けられ、前記イメージセンサに対して電気的に結合された集積回路と、
前記基板の第２の面に設けられたボールパッド配列と、
前記集積回路を前記ボールパッド配列に対して電気的に結合するために前記基板を貫通して延びる手段と、
を備える、マイクロ電子イメージングダイ。
【請求項２４】
前側と、前側と反対の後側とを有するマイクロフィーチャワークピースであって、
集積回路と、イメージセンサと、前記集積回路に対して電気的に結合されたボンドパッドの配列と、マイクロフィーチャワークピースを貫通して延びる複数の相互接続部とをそれぞれが含み、個々の相互接続部が対応するボンドパッドに対して電気的に結合された複数のマイクロ電子ダイと、
前記個々のダイから離間する複数のスクライブレンズと、
を備える、マイクロフィーチャワークピース。
【請求項２５】
光学部材を有する複数の光学ユニットを更に備え、個々の光学ユニットは、個々のダイ上の対応するイメージセンサに対して所望の位置で、個々の光学部材を用いて対応するダイに対して取り付けられる、請求項２４に記載のマイクロフィーチャワークピース。
【請求項２６】
第１の集積回路と、前記第１の集積回路に対して電気的に結合された第１のボンドパッドと、前記集積回路に対して電気的に結合されたイメージセンサとを有する第１の基板と、
前記第１の基板を貫通して延びるとともに、前記第１のボンドパッドと接触する第１の導電性相互接続部と、
を有する第１のマイクロ電子ダイと、
第２の集積回路を有する第２の基板と、前記第２の集積回路に対して電気的に結合された第２のボンドパッドと、前記第２の基板を貫通して延び且つ前記第２のボンドパッドと接触する第２の導電性相互接続部とを有するとともに、前記第１のマイクロ電子ダイと接触する少なくとも第２のマイクロ電子ダイと、
を備えるマイクロ電子デバイスセット。
【請求項２７】
マイクロ電子イメージングダイを製造する方法であって、
集積回路と、前記集積回路に対して電気的に結合されたイメージセンサとを含むマイクロ電子基板を設けるステップと、
前記基板上におよび／または前記基板内に、前記集積回路に対して電気的に結合される端子を形成するステップと、
前記ダイおよび前記端子を貫通する通路を形成するステップと、
前記通路の少なくとも一部に前記端子と接触する導電性相互接続部を構成するステップと、
を含む方法。
【請求項２８】
前記基板に誘電体層を加えるステップを更に含み、前記誘電体層が前記端子の少なくとも一部を覆う、請求項２７に記載の方法。
【請求項２９】
前記相互接続部を構成する前に前記通路の少なくとも一部に誘電体ライナを加えるステップを更に含む、請求項２７に記載の方法。
【請求項３０】
前記ダイおよび前記端子を貫通する通路を形成した後に前記通路をクリーニングするステップと、
前記通路内の少なくとも一部に導電材料を堆積させる前に前記通路の少なくとも一部に対して誘電体ライナを加えるステップと、
を更に含む、請求項２７に記載の方法。
【請求項３１】
前記通路内の少なくとも一部に導電材料を堆積させる前に前記通路の少なくとも一部に対して導電層を加えるステップを更に含む、請求項２７に記載の方法。
【請求項３２】
前記導電層は、ＴｉＮ，ＴａＮ，Ｗ，ＷＮ，Ｔａ，Ｔｉ，Ａｌ，Ｃｕ，Ａｇ，Ｎｉ，Ｃｕ，Ｃｏおよび／またはＡｕを含んでいる、請求項３１に記載の方法。
【請求項３３】
前記通路内の少なくとも一部に導電材料を堆積させる前に前記通路の少なくとも一部に対して湿潤剤を加えるステップを更に含む、請求項２７に記載の方法。
【請求項３４】
前記湿潤剤は、Ｎｉ，Ｃｕおよび／またはＡｕを含んでいる、請求項３３に記載の方法。
【請求項３５】
前記通路の少なくとも一部に誘電体ライナを加えるステップと、
ＴｉＮ，ＴａＮ，Ｗ，ＷＮ，Ｔａ，Ｔｉ，Ａｌ，Ｃｕ，Ａｇ，Ｎｉ，Ｃｕ，Ｃｏおよび／またはＡｕ含む導電層を前記誘電体ライナの少なくとも一部の上にわたって加えるステップと、
前記通路内の少なくとも一部に導電材料を堆積させる前に、Ｎｉ，Ｃｕおよび／またはＡｕを含む湿潤剤を前記導電層の少なくとも一部の上にわたって加えるステップと、
を含む、請求項２７に記載の方法。
【請求項３６】
通路を形成する前記ステップは、前記ダイを完全に貫通する貫通孔をレーザカットすることを含む、請求項２７に記載の方法。
【請求項３７】
前記ダイおよび前記端子を貫通する通路を形成する前に前記端子内に孔を形成するステップを更に含み、端子内の前記孔が第１の断面寸法を有し、前記通路が第２の断面寸法を有し、前記第２の断面寸法が前記第１の断面寸法よりも小さい、請求項２７に記載の方法。
【請求項３８】
前記端子を貫通する孔を形成するステップと、
前記孔を誘電体材料で満たすステップと
を更に含み、
前記ダイおよび前記端子を貫通する通路を形成する前記ステップは、前記ダイおよび前記誘電体材料を完全に貫通する貫通孔をカットすることを含む、請求項２７に記載の方法。
【請求項３９】
マイクロ電子イメージングダイに導電性の相互接続部を形成する方法であって、前記ダイが、マイクロ電子基板と、イメージセンサと、前記基板中に設けられ且つ前記イメージセンサに対して電気的に結合された集積回路と、前記集積回路に対して電気的に結合されたボンドパッドとを含む方法において、
前記ボンドパッド内に孔を形成するステップと、
前記基板を完全に貫通し且つ前記ボンドパッド内の前記孔と位置合わせされるビアを形成するステップであって、前記ビアおよび前記孔が前記基板および前記ボンドパッドを完全に貫通して延びる通路を定めるステップと、
前記通路の少なくとも一部に前記ボンドパッドと接触する導電性の相互接続部を構成するステップと、
を含む方法。
【請求項４０】
相互接続部を構成する前に前記通路の少なくとも一部に誘電体ライナを加えるステップを更に含む、請求項３９に記載の方法。
【請求項４１】
前記ダイおよび前記ボンドパッドを貫通する前記通路を形成した後に前記通路をクリーニングするステップと、
前記通路内の少なくとも一部に導電材料を堆積させる前に前記通路の少なくとも一部に誘電体ライナを加えるステップと、
を更に含む、請求項３９に記載の方法。
【請求項４２】
前記ボンドパッド内の前記孔を誘電体材料で満たすステップを更に含み、前記ダイおよび前記ボンドパッドを貫通するビアを形成する前記ステップは、前記ボンドパッド内の前記孔を満たす前記誘電体材料および前記ダイを貫通するビアを形成することを含む、請求項３９に記載の方法。
【請求項４３】
通路を形成する前記ステップは、前記基板を完全に貫通する貫通孔をレーザカットすることを含む、請求項３９に記載の方法。
【請求項４４】
前記孔が第１の断面寸法を有し、前記ビアが第２の断面寸法を有し、前記第１の断面寸法が前記第２の断面寸法よりも大きい、請求項３９に記載の方法。
【請求項４５】
複数のイメージングダイを有するマイクロ電子ワークピースを製造する方法であって、個々のダイが、集積回路と、イメージセンサと、前記集積回路に対して電気的に結合されたボンドパッド配列とを含む方法において、
それぞれの前記ダイおよび前記ボンドパッドを完全に貫通する複数の通路を形成するステップと、
前記各通路の少なくとも一部に、対応する前記ボンドパッドと接触する導電性の相互接続部を構成するステップと、
を含む方法。
【請求項４６】
前記イメージングダイを互いに単離するステップを更に含む、請求項４５に記載の方法。
【請求項４７】
それぞれの個々のダイに複数の基準素子を設けるステップを更に含み、前記基準素子は、前記各ダイ上のイメージセンサに対して所望の位置に光学ユニットを位置決めするように構成され、光学ユニットがそれぞれの個々のダイに結合されている、請求項４５に記載の方法。
【国際調査報告】
2008505481.tif 000024
2008505481.tif 000025
2008505481.tif 000026