(57)【要約】  装置（４０）はフィルタリングされていない電圧（Ｖ＿ｕｎｆｉｌ）を印加するための電圧入力部（４９）と、電流源からバイアス電流（Ｉｂ）を受け取るための電流入力部（４８）とを備える。装置（４０）は、共通出力ノード（５０）と前記電圧入力部（４９）との間に配置されて、第１の電流ミラー（４４）と第２電流ミラー（４３）とを有する差動フィルタリング抵抗回路をさらに備える。バイアス電流（Ｉｂ）を前記第１の電流ミラー（４４）にミラーリングするための第１のミラー回路（４２）と、電流（Ｉｘ）を前記第２の電流ミラー（４３）にミラーリングするための第２のミラー回路（４１）とが使用される。フィルタ・コンデンサ（５１）は、装置（４０）の出力側に配置され、前記フィルタ・コンデンサ（５１）は一方の側が前記出力ノード（５０）に接続され、他方の側がグランドに接続される。装置（４０）は前記共通出力ノード（５０）でフィルタリングされた出力電圧（Ｖ＿ｆｉｌ）を供給する。
2008521115.tif 000002
【特許請求の範囲】
【請求項１】
フィルタリングされていない電圧を印加するための電圧入力部と、
電流源からバイアス電流を受け取るための電流入力部と、
共通出力ノードと前記電圧入力部との間に配置されて、第１の電流ミラーと第２の電流ミラーとの相補的構成を備える差動フィルタリング抵抗回路と、
前記バイアス電流を前記第１の電流ミラーにミラーリングするための第１のミラー回路と、電流を前記第２の電流ミラーにミラーリングするための第２のミラー回路とを有するフィルタリング段と、
装置の出力側に配置されるフィルタ・コンデンサであって、
一方の側を前記共通出力ノードに接続され、他方の側をグランドに接続されるフィルタ・コンデンサと
を備え、前記共通出力ノードでフィルタリングされた出力電圧を供給する装置。
【請求項２】
前記第１の電流ミラーはＰＭＯＳ電流ミラーであり、前記第２の電流ミラーはＮＭＯＳ電流ミラーである、請求項１に記載の装置。
【請求項３】
前記ＰＭＯＳ電流ミラーは第１のＰＭＯＳトランジスタと第２のＰＭＯＳトランジスタとを備え、前記第１のＰＭＯＳトランジスタと前記第２のＰＭＯＳトランジスタとのゲートは共に前記第１のミラー回路の第１の出力部に接続され、前記第１のＰＭＯＳトランジスタと前記第２のＰＭＯＳトランジスタとのソースは共に前記電圧入力部に接続され、前記第１のＰＭＯＳトランジスタのドレインも前記第１のミラー回路の前記第１の出力部に接続され、前記第２のＰＭＯＳトランジスタのドレインは前記共通出力ノードに接続される、請求項２に記載の装置。
【請求項４】
前記ＮＭＯＳ電流ミラーは第１のＮＭＯＳトランジスタと第２のＮＭＯＳトランジスタとを備え、前記第１のＮＭＯＳトランジスタと前記第２のＮＭＯＳトランジスタとのゲートは共に前記第２のミラー回路の第１の出力部に接続され、前記第１のＮＭＯＳトランジスタと前記第２のＮＭＯＳトランジスタとのソースは共に前記電圧入力部に接続され、前記第１のＮＭＯＳトランジスタのドレインも前記第２のミラー回路の前記第１の出力部に接続され、前記第２のＮＭＯＳトランジスタのドレインは前記共通出力ノードに接続される、請求項２又は請求項３に記載の装置。
【請求項５】
前記第２のＰＭＯＳトランジスタと前記第２のＮＭＯＳトランジスタのそれぞれは通過抵抗として働く、請求項３と組み合わせて請求項４に記載の装置。
【請求項６】
前記相補的構成は電流を前記フィルタ・コンデンサに供給し、又は電流を前記フィルタ・コンデンサからシンクするように設計されている、請求項１から請求項５のいずれか一項に記載の装置。
【請求項７】
前記装置の供給電圧が反復的負荷により低下されるとき、前記装置は複数の期間中にオフに切り換えられる、請求項１から請求項６のいずれか一項に記載の装置。
【請求項８】
前記切換は、切換型ＰＭＯＳトランジスタと切換型ＮＭＯＳトランジスタとによって行われる、請求項７に記載の装置。
【請求項９】
前記切換は、切換型電流ミラー又は切換型電圧入力部によって行われる、請求項７に記載の装置。
【請求項１０】
前記請求項１から９のいずれか一項に記載の装置を備える携帯電話。
【請求項１１】
前記電話が反復的な形で複数のバーストを送信するとき、前記電話は複数の期間中に低下される供給電圧を供給するバッテリを備える、請求項１０に記載の携帯電話。
【請求項１２】
前記装置は前記複数の期間中にオフに切り換えられる、請求項１１に記載の携帯電話。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフィルタリングされた電圧を供給する装置及びこの種の装置を使用する携帯電話に関する。
【背景技術】
【０００２】
多くの混合信号用集積回路ではバンドギャップ電圧基準が使用されている。このバンドギャップ電圧は干渉（ｉｎｔｅｒｆｅｒｅｎｃｅ）を示すことがある。図１に示されるように、干渉を抑制するためには一般に内部抵抗１１と外部フィルタ・コンデンサ１３とが使用される。この目的のために各チップは、適切な静電容量を有する外部フィルタ・コンデンサ１３をチップに接続可能とするためにパッドを備える。出力ノード１４での電圧はフィルタリングされ、この例では複数のバッファ１２の入力信号として機能する。
【０００３】
フィルタリングを必要とする他の回路が図２に示されている。それは電源電圧ＶＤＤを分圧（例えば、その値の半分）し、次いで出力段２２の最適な動作点を制御するために使用される。電源電圧ＶＤＤの分圧は２つの抵抗２１を用いて行われる。代わりに２つのＣＭＯＳトランジスタを使用してもよい。図２に示されるように、この回路では外部フィルタ・コンデンサ２３も使用される。
【０００４】
バンドギャップ電圧源３０により供給される電源電圧ＶＤＤのフィルタリングが求められる他の回路が図３に示されている。この回路では外部コンデンサ３３も必要とされる。バンドギャップ電圧源３０により供給され、外部コンデンサ３３によりフィルタリングされる基準電圧を増幅するプログラム可能な利得段３２が使用される。利得段３２の出力は、図２と同様の目的のために使用されることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
これらの従来のシステムは欠点を有する。図１から図３の外部素子は、各チップにパッドを増やし、チップ・パッケージにピンを増やす。さらに、これらの手法はプリントに場所を増やし、材料の費用を増やす。利得段３２は、バッテリにより供給される電圧の測定と併せてソフトウェアによりプログラムされなければならないことが図３に示される回路の欠点である。これは簡単なルーチンが必要である。利用できない場合、過度な供給電圧では最適な出力段動作点を保証しない標準設定が選択されることになる。
【０００６】
上記は技術文献及び関連特許で説明されている従来手法を要約している。米国特許第６６５７４８１号では、特定の電流ミラー回路が提案されている。この特許で開示された回路はＰＭＯＳトランジスタだけを備える。フィルタ構造体で使用される場合、この種の回路の主な欠点は回路がコンデンサを充電することだけが可能であることである。これにより、干渉が存在する場合にコンデンサで立ち上がり電圧になる。米国特許第６６５７４８１号は基準電圧をフィルタリングするための解決策を提供しない。
【０００７】
従って、基準電圧のオンチップ・フィルタリングを可能にする解決策を提供することは概して望ましいであろう。さらに、携帯電話が送信モードの場合、バッテリにより供給される供給電圧が変動する携帯電話で使用されることができる特別な回路に対する要求がある。
【０００８】
従って、本発明の目的は、好ましくは外部コンデンサを必要としない供給電圧の改良されたフィルタリングのための装置を提供することである。
【０００９】
本発明のさらなる目的は、バッテリ具備の携帯電話用途向けの供給電圧の改良されたフィルタリングのための装置を提供することである。
【課題を解決するための手段】
【００１０】
上述のように、既知システムのこれらの欠点は、本明細書で説明され特許請求される本発明を用いて低減されるか除去される。
【００１１】
本発明による装置が請求項１で特許請求されている。様々な有利な実施形態が請求項２から請求項９で特許請求されている。本発明による携帯電話が独立請求項１０で特許請求され、有利な実施形態が請求項１１と請求項１２とで特許請求されている。
【００１２】
本発明により、フィルタリングされていない電圧を印加するための電圧入力部とバイアス電流を受け取るための電流入力部とを備える、オンチップ・フィルタ装置とも呼ばれる装置が提供される。第１の電流ミラー（例えば、ＰＭＯＳ電流ミラー）と第２の電流ミラー（例えば、ＮＭＯＳ電流ミラー）とを備える差動フィルタリング抵抗素子が使用される。これらの電流ミラーは共通出力ノードと電圧入力部との間に配置される。第１のミラー回路と第２のミラー回路とを有するフィルタリング段が提供される。フィルタ・コンデンサは装置の出力側に配置される。そのフィルタ・コンデンサは共通出力ノードとグランドとの間に接続される。この装置は共通出力ノードでフィルタリングされた出力電圧を供給する。
【００１３】
提案されたオンチップ・フィルタ装置は、バンドギャップ基準電圧（図１参照）がフィルタリングされる必要がある用途向けと、分圧器（図２参照）が必要とされる用途向けと、図３で示される用途と同様の用途向けとに使用されてよい。提案されたオンチップ・フィルタ装置は、パッドと外部コンデンサとを除去することによって費用節減を達成するように使用されてよいが、外部コンデンサを用いて使用されてもよい。
【００１４】
本発明のさらなる特徴及び利点が下記の説明に記載され、説明から部分的に明らかになる。
【００１５】
本発明のより完全な説明について並びにそのさらなる目的及び利点について、添付図面と共になされた下記の説明が参照される。
【発明を実施するための最良の形態】
【００１６】
本発明による第１の装置４０が図４に示されている。装置４０は、フィルタリングされていない電圧Ｖ＿ｕｎｆｉｌを印加するための電圧入力部４９と、バイアス電流Ｉｂを（例えば、包括的電流源から）受け取るための電流入力部４８とを備える。ＰＭＯＳ電流ミラー４４とＮＭＯＳ電流ミラー４３とを備える差動フィルタリング抵抗素子が使用される。これらの電流ミラー４３、４４は共通出力ノード５０と電圧入力部４９との間に配置される。第１のミラー回路４２と第２のミラー回路４１を有するフィルタリング段が設けられる。フィルタ・コンデンサ５１は装置４０の出力側に配置される。図４に示されるように、コンデンサ５１は共通出力ノード５０とグランドとの間に接続される外部コンデンサＣであってよい。この装置４０は共通出力ノード５０においてフィルタリングされた出力電圧Ｖ＿ｆｉｌを供給する。しかし、好ましい実施形態ではこのコンデンサは装置の一部である（例えば図６参照）。この場合、外部コンデンサは不要とされ、又は小さい外部コンデンサだけが必要とされる。
【００１７】
第１のミラー回路４２は、接続部４７を介して第２のミラー回路４１に電流を供給し、接続部４６を介してＰＭＯＳ電流ミラー４４に電流を供給する。ＰＭＯＳ電流ミラー４４とＮＭＯＳ電流ミラー４３は、電流が出力ノード５０を介してコンデンサ５１に流れ又はコンデンサ５１から出て、コンデンサ５１を充電又は放電するように構成される。つまり、本発明の装置４０についてはコンデンサ５１から電流を減らすことも可能である。この場合、電流はコンデンサから放電し、装置４０に流れ込む。これによりフィルタリングされていない電圧Ｖ＿ｕｎｆｉｌが立ち上がる場合、フィルタリングされた電圧Ｖ＿ｆｉｌは正確にフィルタリングされていない電圧に従って行くことになる。
【００１８】
装置４０が供給変化時又はスプリアス過渡電圧（ｓｐｕｒｉｏｕｓ  ｔｒａｎｓｉｅｎｔｓ）時に生じ得る変化するフィルタリングされていない電圧Ｖ＿ｕｎｆｉｌに対する長い設定時間を有することは、装置４０のさらなる利点である。つまり、変化するフィルタリングされていない電圧Ｖ＿ｕｎｆｉｌは、出力ノード５０でフィルタリングされた電圧Ｖ＿ｆｉｌに影響を及ぼさない又はほとんど影響を及ぼさない。
【００１９】
フィルタリングされていない電圧Ｖ＿ｕｎｆｉｌはバンドギャップ供給源によって供給されてよい。バイアス電流Ｉｂは、装置が使用されている回路で利用できる包括的電流源によって供給されてよい。しかし、装置４０内部で電流源を用意することも可能である。供給電圧ＶＤＤは、バッテリからの安定化電源（例えば、ＶＤＤ＝Ｖｂａｔ）によって供給されてよい。好ましい実施形態では、この供給電圧ＶＤＤは約２．７Ｖであり、フィルタリングされていない（バンドギャップ）電圧Ｖ＿ｕｎｆｉｌは１．２Ｖ又は１．２５Ｖである。
【００２０】
図４に示される実施形態と同様の実施形態の詳細が図５Ａに示されている。装置６０は、フィルタリングされていない電圧Ｖ＿ｕｎｆｉｌが印加される電圧入力部４９を備える。さらに、装置６０はバイアス電流Ｉｂを受け取るための電流入力部４８を備える。本実施形態ではバイアス電流Ｉｂを供給する電流源５８がある。出力段は、ＰＭＯＳ電流ミラー４４とＮＭＯＳ電流ミラー４３との相補的構成を有する差動フィルタリング抵抗素子を備える。電流ミラー４４、４３は、共通出力ノード５０と電圧入力部４９との間に配置される。バイアス電流ＩｂをＰＭＯＳ電流ミラー４４にミラーリングするための第１のミラー回路４２と、電流ＩｘをＮＭＯＳ電流ミラー４３にミラーリングするための第２のミラー回路４１とを有するフィルタリング段が設けられる。フィルタ・コンデンサＣ１は装置６０の出力側に配置される。この実施形態では、このコンデンサＣ１は回路と一体化した部品（オンチップ・コンデンサ）であり、つまり外部コンデンサを接続するためのコンタクト・パッドが不要である。フィルタ・コンデンサＣ１は一方の側が共通出力ノード５０に接続され、他方の側がグランドに接続される。フィルタリングされた出力電圧Ｖ＿ｆｉｌは前記共通出力ノード５０でもたらされる。
【００２１】
図５Ａに示されるように、ＮＭＯＳ電流ミラー４２は３つのＮＭＯＳトランジスタＭＮ１と、ＭＮ２と、ＭＮ４とを備えてよい。第１のＮＭＯＳトランジスタＭＮ１はゲート幅Ｗ＝４０ｍとゲート長Ｌ＝２ｍを有してよい。２つのトランジスタＭＮ２とＭＮ４は幅Ｗ＝２ｍと長さＬ＝１０ｍとを有する。この場合、ミラー比はかなり小さく（約１／１００）、ミラー電流Ｉｘは約Ｉｂ／１００である。トランジスタＭＮ２とＭＮ４は同一の寸法を有するので、接続部４６と４７とに流れる電流Ｉｘはほぼ同一である。
【００２２】
第２の電流ミラー４１はＰＭＯＳ電流ミラーである。本実施形態では、第２の電流ミラー４１は２つのＰＭＯＳトランジスタＭＰ０とＭＰ３とを備える。両方のトランジスタは同一の寸法を有し、電流ミラー４１はミラー電流ＩｙをＩｙ≒Ｉｘにして接続部４５を介して電流ミラー４３に供給する。
【００２３】
また、２つの電流ミラー４３と４４は高いミラー比を有し、従ってＰＭＯＳ電流ミラー４４は、非常に小さい電流ＩｚｐをコンデンサＣ１にノード５０を介して供給してコンデンサＣ１を充電することができる。しかし、ＮＭＯＳ電流ミラー４３は、非常に小さい電流ＩｚｎをコンデンサＣ１からノード５０を介してシンクすることができる。従って、このミラー４３はコンデンサＣ１を放電することができる。ここで、装置６０の各回路４３、４４は対称であり、フィルタリングされていない電圧Ｖ＿ｕｎｆｉｌの立ち上がり過渡電圧と立ち下り過渡電圧とに同様に反応することになる。２つのミラー４３、４４の内の１つは、出力ノード５０での電圧Ｖ＿ｆｉｌが電圧Ｖ＿ｕｎｆｉｌに到達するまで導通していることになる。この場合はもはやドレイン・ソース（ＶＤＳ）電圧がないので、電流Ｉｚは流れていない。
【００２４】
過渡電圧はミラー４３、４４を介して結合されなければならないので、電圧Ｖ＿ｕｎｆｉｌの高速の（立ち上がり及び立ち下り）過渡電圧は、それらが出力電圧Ｖ＿ｆｉｌに到達するまである程度の時間を要することになる。ミラー４３、４４は、ミラー４３、４４とコンデンサＣ１との組合せが長い時定数τ＝ＲＣ（例えば、τ＝４０ｍｓから１６０ｍｓ）を有するので、フィルタリングされていない電圧Ｖ＿ｕｎｆｉｌのフィルタリングを行う。図５Ａで直列素子ＭＰ２とＭＮ３との非線形動作により、装置４０と６０が共に、大きい過渡電圧に対して高速に、小さい過渡電圧に対して遅く反応する。これは、（小さい）望ましくない電源（ＶＤＤ）のリップル又は雑音を除去するのを助長する。
【００２５】
図４と図５Ａとに示される２つの実施形態は第１の電流ミラー４４と第２の電流ミラー４３との相補的構成を備え、ここで第１の電流ミラー４４はＰＭＯＳ電流ミラーであり、第２の電流ミラー４３はＮＭＯＳ電流ミラーである。これらのＰＭＯＳ電流ミラーとＮＭＯＳ電流ミラーの代わりに、バイポーラ・トランジスタの相補的構成を使用してもよい。
【００２６】
図６では、例えばＧＳＭ携帯電話で生じる典型的な問題が示されている。バッテリ作動の携帯電話は短いバーストを送信するので、バッテリ電圧Ｖｂａｔは、携帯電話内の送信機がバーストを送出している間低下する。これは図６に概略的に示されており、図６ではバッテリ電圧（供給電圧）Ｖｂａｔは、電話がバーストを送信する間低下される。典型的には、ＧＳＭ電話は約０．５８ｍｓの長さ（４．６１５ｍｓのフレーム・レートで繰り返す０．５７７ｍｓのＧＳＭタイム・スロット）の期間中にバーストを送信する。残りの時間中（「静止（ｑｕｉｅｔ）」部Ａ）にバッテリ電圧Ｖｂａｔは、携帯電話での他の処理がバッテリに強く負荷をかけないのでその公称値に到達する。図６に概略的に示されるフィルタリングされた出力電圧Ｖ＿ｆｉｌを解析する場合、供給電圧のこれらの種類の変動も明らかである。フィルタリングされた電圧Ｖ＿ｆｉｌの変動は極めて低いが、バースト送信の影響をまだ見ることができる。
【００２７】
ここで、本発明の他の改良形態が説明される。この実施形態は、図４と図５Ａとに示される実施形態に基づいている。この実施形態は上述のようにバースト送信の影響を低減する又は回避するので、それは携帯電話用に好ましい実施形態である。バースト送信による影響は、規則正しい時間間隔で生じる干渉である。改良実施形態では同期クロックが使用され、本発明のフィルタ装置は干渉期間の「静止」部Ａの間にサンプリングされる。これはスロット・タイミング情報が携帯電話の回路にとって既知なので可能である。この改良実施形態により、フィルタ装置は０．５８ｍｓのスロット外の時点でサンプリングされる。
【００２８】
図７に概略的に示されるように、「静止」部Ａの間の期間７４（一部マージンを有して）がサンプリングのために使用されてよい。曲線７２はＧＳＭ電話のスロット・タイミングを表し、曲線７３はサンプリング・タイミングを表す。携帯電話の回路が、いつバーストが送信される（図７で０．５８ｍｓスロット中）かを知っているので、図７で示されるようにフィルタリングされていない電圧Ｖ＿ｕｎｆｉｌは短いサンプリング期間７４（例えば、１４４μｓである期間）の間だけフィルタリングされてよい。残りの時間中、フィルタリングはオフに切り換えられ、バッテリ電圧Ｖｂａｔ７０の変動はフィルタリングされた電圧Ｖ＿ｆｉｌに影響を与えない。
【００２９】
サンプリングは、図５Ａの１つ又は複数のトランジスタを切り換えることによって行われてもよい。電話がバーストを送信する時にある期間の間電流ミラー４３、４４がオフに切り換えられる場合、コンデンサＣ１は、たとえ供給電圧（Ｖｂａｔ）が変動を示しても出力電圧Ｖ＿ｆｉｌを一定に保つ。バースト送信が終了するとすぐに、電流ミラー４３、４４はオンに戻されてよく（短い遅延マージンを伴って）、フィルタリングは続行される。切換は、例えば切換型ＰＭＯＳトランジスタＭＰ２と切換型ＮＭＯＳトランジスタＭＮ３とによって行われてよい。図５Ｂには１つの可能な切換回路が示され、その切換回路は２つの端子Ｋ１とＫ２との間の図５Ａの回路に挿入されてよい。切換回路はＰＭＯＳＭＰ４とＮＭＯＳトランジスタＭＮ６とを備える相補的スイッチである。この切換回路は、入力ノード４９と２つのトランジスタＭＰ２、ＭＮ３との間に配置される。切換は、ＶＤＤに近い論理信号をノードＡ１に印加し、グランドに近い論理信号をノードＡ２に印加することによって制御されてよい。
【００３０】
図５Ｂの切換回路の代わりに、トランジスタＭＰ３とＭＮ５との間にＮＭＯＳスイッチと、トランジスタＭＰ１とＭＮ２との間にＰＭＯＳスイッチとを使用してよい。これらのスイッチにより電流ミラー４１、４２を切り換えることが可能となる。
【００３１】
コンデンサＣ１は、出力ノード５０での負荷が非抵抗負荷であるので、電圧Ｖ＿ｆｉｌを一定に保つことができる。従って、負荷は著しくコンデンサＣ１を放電しない。サンプリングにより、より極めて長い時定数τが達成されることができる。約３０ｄＢのτの増加が可能である。図４と図５の実施形態で使用される基準フィルタリングは、説明されたサンプリング手法によってさらに改良されてよい。
【００３２】
上述のパラメータは単に例であることは留意されるべきである。本発明は、他のパラメータを用いても動作する。
【００３３】
オンチップ・コンデンサ（例えば、図５ＡでコンデンサＣ１）はゲート・コンデンサ又は金属コンデンサであってよい。
【００３４】
図８には他の実施形態が示されている。この実施形態は図１の実施形態と同様である。図８は、例えば携帯電話の混合信号用集積回路の一部の構成図である。バンドギャップ電圧基準１０が使用されている。出力部４９でもたらされるバンドギャップ電圧は干渉を示すかもしれない。図５Ａで示されるように、干渉を抑制するためにフィルタ装置６０が使用されてよい。各静電容量は装置６０の一部であるので外部フィルタ・コンデンサは不要である。出力ノード５０での電圧はフィルタリングされ、この例では複数のバッファ１２の入力信号として働く。
【００３５】
図９には他の実施形態が示されている。この実施形態は図２の実施形態と同様である。図９は、他の携帯電話の混合信号用集積回路の一部の構成図である。この実施形態は電源電圧ＶＤＤをその値の半分（又は他の値）に分圧し、次いで出力段２２の最適な動作点を制御するために使用される。電源電圧ＶＤＤの分圧は２つの抵抗２１又は２つのＣＭＯＳトランジスタによって行われる。図９に示されるように、この回路ではオンチップ・コンデンサを有するフィルタ装置６０が使用されてもよい。
【００３６】
本発明により、電源雑音と同様にバンドギャップ雑音も、クリーンな（フィルタリングされた）出力電圧Ｖ＿ｆｉｌを供給可能にするためにフィルタリングされる。
【００３７】
好ましい実施形態により、差動フィルタリング抵抗回路は干渉が低い時にサンプリングする目的で切り換えられる。携帯電話で使用される場合、本発明により干渉が電話の一部のアナログ音声に影響するのを防止することが可能となる。
【００３８】
明確にするために個別の実施形態の文脈で説明されている本発明の様々な特徴は、単一の実施形態で組み合わされて提供されてもよい。逆に言えば、簡潔にするために単一の実施形態の文脈で説明されている本発明の様々な特徴は、個別に又は任意の適切な小さい組合せで提供されてもよい。
【００３９】
図面及び明細書では本発明の好ましい実施形態が記載されており、特定の用語が使用されているが、従って所与の説明は限定目的ではなく一般的及び記述的意味のみで専門用語を使用している。
【図面の簡単な説明】
【００４０】
【図１】従来の電圧基準回路の概略的構成図である。
【図２】電源電圧（ＶＤＤ）から分圧される基準電圧を供給する従来の電圧基準回路の概略的構成図である。
【図３】プログラム可能であり、基準電圧を供給する他の従来の電圧基準回路の概略的構成図である。
【図４】本発明による第１の装置の概略的構成図である。
【図５Ａ】本発明による第２の装置のより詳細な構成図である。
【図５Ｂ】本発明による第２の装置と共に使用されることができる切換回路である。
【図６】携帯電話でのバッテリ電圧とフィルタリングされた電圧の概略図である。
【図７】本発明による携帯電話でのスロット・タイミングとサンプリング・タイミングの概略図である。
【図８】本発明による第３の装置の概略的構成図である。
【図９】本発明による第４の装置の概略的構成図である。
【図１】
2008521115.tif 000003
【図２】
2008521115.tif 000004
【図３】
2008521115.tif 000005
【図４】
2008521115.tif 000006
【図５】
2008521115.tif 000007
【国際調査報告】
2008521115.tif 000008
2008521115.tif 000009