(57)【要約】  時分割および積分（ＴＤＩ）センサを通して電荷を伝播するための方法および装置が提供されている。この方法および装置は、ＴＤＩセンサとともに試験片の検査に使用でき、ＴＤＩセンサは、ＴＤＩセンサのゲート間において蓄積された電荷を前進させるべく動作する。この設計は、ゲート間において蓄積された電荷を前進する波形のための、複合、正弦曲線、またはそのほかの成形された波形等の実質的に非方形波形の電圧波形の形状をコントロールすることを包含する。電圧波形の形状をコントロールすることは、実質的に些細な正味の電圧変動を提供するべく隣接ゲート内において異なる電圧位相で作用する。
2008521010.tif 000002
【特許請求の範囲】
【請求項１】
時分割および積分（ＴＤＩ）センサを使用する試験片を検査する方法であって、前記ＴＤＩセンサが、蓄積された電荷を前記ＴＤＩセンサのゲート間において前進させるべく動作し、前記方法が、
蓄積された電荷をゲート間において前進させる波形のための実質的に非方形波形の電圧波形の形状をコントロールすることを包含し、それにおいて電圧波形の形状をコントロールすることが、隣接するゲート内において異なる電圧位相で作用し、実質的に些細な正味の電圧を提供する方法。
【請求項２】
前記電圧波形の形状は、前記ＴＤＩセンサ上においてゼロの正味の基板電流を生成するべくコントロールされる、請求項１に記載の方法。
【請求項３】
前記非方形電圧波形は実質的に正弦曲線である、請求項１に記載の方法。
【請求項４】
前記非方形電圧波形は実質的に台形である、請求項１に記載の方法。
【請求項５】
前記非方形電圧波形は複合波形を包含する、請求項１に記載の方法。
【請求項６】
前記複合波形は、ライン・レート周波数において動作する基本正弦曲線波より低い振幅を有する少なくとも１つの奇数高調波が結合された前記基本正弦曲線波を包含する、請求項５に記載の方法。
【請求項７】
前記非方形波形は、さらに、前記複合波形によって作り出された残留変動の反転を包含する、請求項５に記載の方法。
【請求項８】
前記ＴＤＩセンサはピクセル当たり３つのゲートを包含し、それにおいて前記ゲートに対応する３つの電圧波形は、隣接する位相と比較して１２０度シフトされる、請求項１に記載の方法。
【請求項９】
前記ゲートに印加される前記３つの電圧波形の勾配の和は些細である、請求項８に記載の方法。
【請求項１０】
前記ＴＤＩセンサはピクセル当たり４つのゲートを包含し、それにおいて前記ゲートに対応する４つの電圧波形は、隣接する位相と比較して９０度シフトされる、請求項１に記載の方法。
【請求項１１】
前記ゲートに印加される前記４つの電圧波形の勾配の和は些細である、請求項１０に記載の方法。
【請求項１２】
前記ＴＤＩセンサはピクセル当たり２つのゲートを包含し、それにおいて前記ゲートに対応する２つの電圧波形は、隣接する位相と比較して１８０度シフトされる、請求項１に記載の方法。
【請求項１３】
前記ゲートに印加される前記２つの電圧波形の勾配の和は些細である、請求項１２に記載の方法。
【請求項１４】
前記ＴＤＩセンサはイメージを生成し、それにおいて前記イメージの移動が、前記ＴＤＩセンサ上のストアされた電荷の移動に対して、概略で１／２ピクセル未満内で実質的に同期される、請求項１に記載の方法。
【請求項１５】
電圧波形の形状はディジタル合成される、請求項１に記載の方法。
【請求項１６】
前記ＴＤＩセンサは、少なくとも１つの読み出し増幅器を包含し、それにおいて各読み出し増幅器は、前記ＴＤＩセンサが前記ＴＤＩセンサのイメージ・エリア内において電荷を転送する間に動作する、請求項１に記載の方法。
【請求項１７】
各読み出し増幅器は実質的に連続して動作する、請求項１６に記載の方法。
【請求項１８】
イメージ・エリアを包含する時分割および積分（ＴＤＩ）センサであって、
前記ＴＤＩセンサの前記イメージ・エリアから受け取った電荷の転送に採用された転送ゲートと、
前記イメージ・エリアと前記転送ゲートの間に介挿されたバッファ・ゲートと、
を包含し、
前記バッファ・ゲートが非方形電圧波形を使用して作動されるＴＤＩセンサ。
【請求項１９】
前記非方形電圧波形は実質的に正弦曲線である、請求項１８に記載のＴＤＩセンサ。
【請求項２０】
前記非方形電圧波形は複合波形を包含する、請求項１８に記載のＴＤＩセンサ。
【請求項２１】
前記ＴＤＩセンサは、ピクセル当たり少なくとも２つのゲートを包含し、前記ゲートのそれぞれに対応する電圧波形の位相は、隣接する位相と比較したとき、３６０度をピクセル当たりのゲートの数で除した角度でシフトされる、請求項１８に記載のＴＤＩセンサ。
【請求項２２】
前記ゲートに印加されるすべての電圧波形の勾配の和は些細である、請求項２１に記載のＴＤＩセンサ。
【請求項２３】
さらに、少なくとも１つの読み出し増幅器を包含し、それにおいて各読み出し増幅器は、前記ＴＤＩセンサが前記ＴＤＩセンサの前記イメージ・エリア内において電荷を転送する間に動作する、請求項１８に記載のＴＤＩセンサ。
【請求項２４】
各読み出し増幅器は実質的に連続して動作する、請求項２３に記載のＴＤＩセンサ。
【請求項２５】
さらに、少なくとも１つのバッファ・ゲートの直近に不純物原子を含む基板を包含する、請求項１８に記載のＴＤＩセンサ。
【請求項２６】
前記不純物原子は、少なくとも１つの転送ゲートから少なくとも１つのバッファ・ゲート内へと戻る電荷の移動を禁止するバリアを形成する、請求項２５に記載のＴＤＩセンサ。
【請求項２７】
時間遅延および積分（ＴＤＩ）センサ内において蓄積された電荷を前進させる方法であって、前記ＴＤＩセンサがイメージ・エリアを包含し、かつさらに前記イメージ・エリアと転送ゲートの間に介挿されたバッファ・ゲートを包含し、前記方法が、
蓄積された電荷を前記ＴＤＩセンサの前記イメージ・エリア内のゲート間において前進させる波形の形状をコントロールすることを包含し、それにおいて前記コントロールすることが前記バッファ・ゲートに複合波形電圧を印加することを包含する方法。
【請求項２８】
前記複合波形電圧は、ピーク値まで比較的ゆっくりと増加し、それに鋭い減少が続く、請求項２７に記載の方法。
【請求項２９】
前記電圧波形の形状は、前記ＴＤＩセンサ上においてゼロの正味の基板電流を生成するべくコントロールされる、請求項２７に記載の方法。
【請求項３０】
前記ＴＤＩセンサは、ピクセル当たり第１の複数のゲートを包含し、それにおいて前記ゲートに対応する電圧波形の位相は、隣接する位相と比較したとき、３６０度を前記第１の複数で除した角度でシフトされる、請求項２７に記載の方法。
【請求項３１】
前記ゲートに印加される前記電圧波形の勾配の和は些細である、請求項３０に記載の方法。
【請求項３２】
前記ＴＤＩセンサはイメージを生成し、それにおいて前記イメージの移動が、前記ＴＤＩセンサ上のストアされた電荷の移動に対して、概略で１／２ピクセル未満内で実質的に同期される、請求項２７に記載の方法。
【請求項３３】
前記ＴＤＩセンサは、少なくとも１つの読み出し増幅器を包含し、それにおいて各読み出し増幅器は、前記ＴＤＩセンサが前記ＴＤＩセンサのイメージ・エリア内において電荷を転送する間に動作する、請求項２７に記載の方法。
【請求項３４】
各読み出し増幅器は実質的に連続して動作する、請求項３３に記載の方法。
【請求項３５】
時間遅延および積分（ＴＤＩ）センサ内においてゲート間の電圧波形の形状をコントロールするための方法であって、前記ＴＤＩセンサがイメージ・エリアと転送ゲートの間に介挿されたバッファ・ゲートを包含し、前記方法が、
前記転送ゲートに対してディジタル電圧波を印加すること、および、
前記バッファ・ゲートに対して反転された電圧波を印加することを包含し、それにおいて前記反転されたバッファ・ゲートが、前記転送ゲートに印加される前記ディジタル電圧波に関して反転される方法。
【請求項３６】
前記ディジタル電圧波および反転された電圧波は、前記ＴＤＩセンサ上においてゼロの正味の基板電流を生成するべくコントロールされる、請求項３５に記載の方法。
【請求項３７】
前記ＴＤＩセンサは、ピクセル当たり第１の複数のゲートを包含し、それにおいて前記ゲートに対応する電圧波形の位相は、隣接する位相と比較したとき、３６０度を前記第１の複数で除した角度でシフトされる、請求項３５に記載の方法。
【請求項３８】
前記ゲートに印加される前記電圧波形の勾配の和は些細である、請求項３５に記載の方法。
【請求項３９】
前記ＴＤＩセンサはイメージを生成し、それにおいて前記イメージの移動が、前記ＴＤＩセンサ上のストアされた電荷の移動に対して、概略で１／２ピクセル未満内で実質的に同期される、請求項３５に記載の方法。
【請求項４０】
前記ＴＤＩセンサは、少なくとも１つの読み出し増幅器を包含し、それにおいて各読み出し増幅器は、前記ＴＤＩセンサが前記ＴＤＩセンサのイメージ・エリア内において電荷を転送する間に動作する、請求項３５に記載の方法。
【請求項４１】
各読み出し増幅器は実質的に連続して動作する、請求項４０に記載の方法。
【請求項４２】
時分割および積分（ＴＤＩ）センサ内において電荷の伝播をコントロールするための方法であって、
前記ＴＤＩセンサのシリアル・レジスタ・エリア内においてゲートからゲートへと蓄積された電荷を前進させる電圧波形の形状をコントロールすることを包含する方法。
【請求項４３】
前記電圧波形の形状は、前記ＴＤＩセンサ上においてゼロの正味の基板電流を生成するべくコントロールされる、請求項４２に記載の方法。
【請求項４４】
前記ＴＤＩセンサは、ピクセル当たり第１の複数のゲートを包含し、それにおいて前記ゲートに対応する電圧波形の位相は、隣接する位相と比較したとき、３６０度を前記第１の複数で除した角度でシフトされる、請求項４２に記載の方法。
【請求項４５】
前記ゲートに印加される前記電圧波形の勾配の和は些細である、請求項４４に記載の方法。
【請求項４６】
前記ＴＤＩセンサはイメージを生成し、それにおいて前記イメージの移動が、前記ＴＤＩセンサ上のストアされた電荷の移動に対して、概略で１／２ピクセル未満内で実質的に同期される、請求項４２に記載の方法。
【請求項４７】
前記ＴＤＩセンサは、少なくとも１つの読み出し増幅器を包含し、それにおいて各読み出し増幅器は、前記ＴＤＩセンサが前記ＴＤＩセンサのイメージ・エリア内において電荷を転送する間に動作する、請求項４２に記載の方法。
【請求項４８】
各読み出し増幅器は実質的に連続して動作する、請求項４７に記載の方法。
【請求項４９】
前記電圧波形は実質的に正弦曲線である、請求項４２に記載の方法。
【請求項５０】
前記電圧波形は非方形である、請求項４２に記載の方法。
【請求項５１】
前記電圧波形は、ピクセル読み出し周波数において動作する基本正弦曲線波より低い振幅を有する少なくとも１つの奇数高調波が加えられた前記基本正弦曲線波を包含する複合波形である、請求項４２に記載の方法。
【請求項５２】
シリアル・レジスタおよび浮動拡散領域を包含するＴＤＩセンサであって、
前記シリアル・レジスタ・エリアと前記浮動拡散領域の間に介挿される、複合波形を使用して作動されるバッファ・ゲートを包含するＴＤＩセンサ。
【請求項５３】
前記複合波形は、滑らかな連続的な特徴および不連続な特徴を包含する、請求項５２に記載のＴＤＩセンサ。
【請求項５４】
ＴＤＩセンサであって、
シリアル・レジスタ・エリアと浮動拡散領域の間に介挿されるバッファ・ゲートを包含し、それにおいて前記バッファ・ゲートが、前記シリアル・レジスタ・エリアの動作が停止しているときに連続的に作動されるＴＤＩセンサ。
【請求項５５】
前記バッファ・ゲートの連続動作は、前記ＴＤＩセンサのイメージ領域からの信号電荷を受け取ることを可能にする、請求項５４に記載のＴＤＩセンサ。
【請求項５６】
ＴＤＩセンサ内において電荷の伝播をコントロールするための方法であって、
前記ＴＤＩセンサの動作ライン・レートに比例する周波数で変化する基本周波数および有意の高調波のＴＤＩセンサ駆動波形を採用することを包含する方法。
【請求項５７】
前記基本周波数および有意の高調波のＴＤＩセンサ駆動周波数は、前記ＴＤＩセンサ上においてゼロの正味の基板電流を生成するべくコントロールされる電圧波形の形状を包含する、請求項５６に記載の方法。
【請求項５８】
前記ＴＤＩセンサは、ピクセル当たり第１の複数のゲートを包含し、それにおいて前記ゲートに対応する電圧波形の位相は、隣接する位相と比較したとき、３６０度を前記第１の複数で除した角度でシフトされる、請求項５７に記載の方法。
【請求項５９】
前記ゲートに印加される前記電圧波形の勾配の和は些細である、請求項５８に記載の方法。
【請求項６０】
前記ＴＤＩセンサは、少なくとも１つの読み出し増幅器を包含し、それにおいて各読み出し増幅器は、前記ＴＤＩセンサが前記ＴＤＩセンサのイメージ・エリア内において電荷を転送する間に動作する、請求項５６に記載の方法。
【請求項６１】
各読み出し増幅器は実質的に連続して動作する、請求項６０に記載の方法。
【請求項６２】
イメージ・センサを含む装置であって、
前記センサに引き渡されるべき波形を表す値の可変テーブルと、
前記波形を表すディジタル表現をアナログ信号に変換するべく構成されたディジタル・アナログ回路と、
前記信号を増幅し、前記センサに分配するべく構成されたアナログ・ドライバ回路と、
センサからのアナログ出力を処理し、かつディジタル表現に変換するべく構成された変換回路と、
前記ディジタル表現に基づいてリアルタイム補正およびデータ分析を実行し、かつ高速ディジタル・データ・ストリームを生成するべく構成されたディジタル処理回路と、
外部回路とインターフェースし、かつ前記可変テーブル内の波形ルックアップ・テーブル情報をコントロールするべくフィードバックする、前記高速データ・ストリームをコントロールするべく構成されたコントロール・ロジックと、
を包含する装置。
【請求項６３】
前記波形は非方形である、請求項６２に記載の装置。
【請求項６４】
前記センサはＴＤＩセンサを包含する、請求項６２に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して電子イメージングに関し、より詳細には、ＴＤＩ（時間遅延積分）センサを使用する半導体ウェファおよびフォトマスク等の試験片の検査に関する。
【背景技術】
【０００２】
多くの光学システムが、半導体ウェファまたはフォトマスク上の欠陥の検査といった試験片の表面上のフィーチャの検査または撮像を行う能力を有している。特定の先進の半導体欠陥検査システムは、直径３００ｍｍのウェファの完全検査の間に３０ｎｍ台のサイズの欠陥を検出することができる。その種の欠陥は、ウェファ自体より７桁も小さい。
【０００３】
このタイプの光学システムは、限定の意図ではないがＴＤＩセンサを含む精巧なセンサを採用していることがある。ＴＤＩセンサは、そのほかのタイプのセンサに比べるとウェファ検査システムおよびフォトマスク検査システムのスループットについて１桁を超える向上を呈する。図１は、代表的なＴＤＩセンサを例示している。図１から、ピクセルのアレイが撮像領域１０１を構成する。図１に従った現在の最先端ＴＤＩセンサは、２５６×２０４８のアレイまたはそれより大きな撮像エリアを含むことができる。代表的な構成においては、ランプ、レーザ・ビーム、またはそのほかの明るい光源が半導体ウェファ表面を照明する。ウェファ表面がＴＤＩセンサ上に光を反射し、センサは、光が当たったポイントにおいて光電子を生成することができる。
【０００４】
ＴＤＩセンサは、通常、ウェファの拡大されたイメージをスキャンする。このセンサは、それがウェファをスキャンするときに連続的に電荷を蓄積し、かつこのセンサは、ウェファ・イメージに関するセンサの移動と概略同一のレートでピクセル列１０２に沿って電荷を転送する。図１の向きにおいては、センサが１つのピクセルから次のピクセルへと垂直に移動する。
【０００５】
ＴＤＩセンサは、一般にチャンネル・ストップ１０３を含み、図１においてはそれが実線の垂直線によって表されている。これらのチャンネル・ストップ１０３は、撮像領域１０１内の１つの列から別の列への電子または電荷の移動を防止する。電子運動は、概して、電子がセンサのエッジにあるシリアル・レジスタ１０４に到達するまで阻止され、ここではシリアル・レジスタがグレイのピクセル行によって表されている。
【０００６】
電荷が列の最終ピクセルに到達すると、電荷がシリアル・レジスタ１０４に移動する。シリアル・レジスタ１０４は、電荷が読み出し段および読み出し増幅器（１つまたは複数）１０５に到達するまで、１ピクセルずつ水平に電荷を転送する。転送ゲート１０６または類似の構造が、通常、撮像領域１０１とシリアル・レジスタ１０４の間における電荷の移動をコントロールする。
【０００７】
特定のＴＤＩセンサは、読み出し増幅器１０５を１つだけしか有してなく、通常はそれがシリアル・レジスタ１０４のエンドに置かれる。そのほかの、図１に示されているようなＴＤＩセンサは、複数の読み出し増幅器１０５を有しており、シリアル・レジスタ内のピクセルの内容の読み出しに要する時間を短縮している。
【０００８】
いくつかの理由から、従来のＴＤＩセンサは、最適機能を呈するに至っていない。従来のＴＤＩセンサは、ＴＤＩセンサがピクセルからピクセルへと電荷を転送することを可能にする『バースト・クロッキング』と呼ばれる方法を採用しているが、それにおいては、電圧グラフが正から負へ、またその逆へ鋭く変化する。バースト・クロッキングを採用している従来のＴＤＩセンサは、ピクセル電荷の転送において最適速度を呈さず、タイミング・ジッタに対して高度に過敏となる傾向にある。その種のセンサは、高レベルの電力消費を呈する可能性があり、比較的低い電荷転送効率を有する。さらに、従来のＴＤＩセンサは、クロック波形の高いばらつき、低い変調伝達関数、および高確率のエレクトロマイグレーションを呈する傾向にある。さらにまたバースト・クロッキングを採用しているＴＤＩセンサは、環境状態の変化またはわずかな動作の変化が生じたときに良好に動作しない。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
したがって、半導体ウェファまたはフォトマスクの検査に関連して使用するための、従来の周知の電子撮像システム内に存在する上記の欠点を克服するＴＤＩセンサを提供すると有利であろう。さらに、ここで述べた負の側面を呈するデバイスに対して向上された機能を有するセンシング装置および全体的な光学検査システムの設計を提供することも有利となろう。
【課題を解決するための手段】
【００１０】
本発明の１つの態様によれば、時間遅延および積分（ＴＤＩ）センサを通じて電荷を伝播するための方法および装置が提供される。この方法および装置は、試験片を検査するＴＤＩセンサとともに使用でき、ＴＤＩセンサは、ＴＤＩセンサのゲート間における蓄積された電荷を前進させるべく動作する。この設計は、ゲート間において蓄積された電荷を前進する波形のための、複合、正弦曲線、またはそのほかの成形された波形等の実質的に非方形波形の電圧波形の形状をコントロールすることを包含する。電圧波形の形状をコントロールすることは、グラウンドおよびＤＣ電圧基準平面上に実質的に些細な正味の電圧変動を提供するべく隣接ゲート内において異なる電圧位相で作用する。
【００１１】
本発明のこれらの、およびこのほかの利点は、以下の本発明の詳細な説明および添付図面から当業者には明らかになるであろう。
【００１２】
本発明は、添付図面の中に、限定としてではなく例示のみとして図解されている。
【発明を実施するための最良の形態】
【００１３】
本発明によれば、可能性としてはピクセル間の電荷の転送に連続クロッキングを採用する検査システム内において使用するためのＴＤＩセンシング装置が提供される。この設計は、従来の周知のＴＤＩセンサ設計を超える改良を提供することができる。
【００１４】
バースト・クロッキング
図２は、従来のＴＤＩセンサがピクセル列内の１つのピクセルから別のピクセルに電荷をどのように移動しているかを図解している。図２は、単一の列内の３つの近隣ピクセル２０１（１）、２０１（２）、および２０１（３）を示している。ここで用語『列』は、図１においてどのように電荷がピクセルからピクセルへ垂直に移動するかを図２に関して説明するために用いられる。各ピクセルは、ａ２０２、ｂ２０３、およびｃ２０４のラベルが付された３つのポリシリコン・ゲートを包含する。この３ゲート構造は、所望の方向に電荷を移動することを可能にする。
【００１５】
図２は、それぞれが３つのゲートを伴う３つのピクセルを、７つの異なる状態２１１〜２１７で示している。この例において、ＴＤＩセンサの初期状態は状態２１１である。ＴＤＩセンサは、時間の進捗とともに、状態２１２、２１３、という順番で進む。状態２１７は、基本的に状態２１１と同じであるが、電荷が１ピクセル分前方に移動している点が異なる。図２は、センサが電荷を１つのピクセル行から別のピクセル行へ移動するごとにＴＤＩセンサが通過するサイクルを例示している。連続する段階のそれぞれにおいて、ピクセルが左から右へ１増分の移動を行う。このプロセスは、センサのすべての列内において同時に生じる。
【００１６】
最初の状態２１１においては、システム・エレクトロニクスがａゲート２０２およびｂゲート２０３に正の電圧を、ｃゲート２０４に負の電圧を印加する。ａゲート２０２およびｂゲート２０３は、ｅ‐としてマークされている光電子２１０を惹きつける。ｃゲート２０４は、光電子２１０をはねつける。光電子は、したがってａゲート２０２およびｂゲート２０３の両方の近傍の比較的広いエリアにわたって集中される。
【００１７】
２番目の状態２１２に変換するため、システム・エレクトロニクスは、すべてのａゲート２０２上の電圧を正から負に変更する。その結果としてｂゲート２０３だけが光電子を惹きつける。ａゲート２０２およびｃゲート２０４は光電子をはねつける。各ピクセル内においては、以前の最初の状態２１１の間にａゲート２０２およびｂゲート２０３の両方の周囲にクラスタしていたすべての光電子を、この時点でｂゲート２０３が惹きつける。電子が、左から右への進行を開始したことになる。
【００１８】
３番目の状態２１３に変換するため、システム・エレクトロニクスは、すべてのｃゲート２０４上の電圧を負から正に変更する。この時点においては、ｂゲート２０３およびｃゲート２０４の両方が光電子を惹きつけるが、ａゲート２０２は引き続きそれらをはねつける。各ピクセル内においては、以前の状態２１２の間にｂゲート２０３の周囲だけにあった光電子が、ｂゲート２０３およびｃゲート２０４の両方の近傍のより大きなエリアにわたって広がる。この時点で電子が１ゲート分移動したことになる。
【００１９】
４番目の状態２１４に変更するため、システム・エレクトロニクスが、すべてのｂゲート２０３上の電圧を正から負に変更する。この時点では、ｃゲート２０４だけが光電子を惹きつける。以前にｂゲート２０３およびｃゲート２０４の両方の近傍に広がっていた光電子が、この時点でｃゲート２０４の近傍に集中する。
【００２０】
５番目の状態２１５に変換するために、システム・エレクトロニクスは、すべてのａゲート２０２上の電圧を負から正に変更する。この時点においては、ｃゲート２０４およびａゲート２０２の両方が光電子を惹きつけることから、光電子が左から右へもう１段階移動できる。電子は、ｃゲート２０４の周囲に密集するのではなく、隣接するｃゲート２０４およびａゲート２０２によって画定されるエリアにわたって広がることができる。ａゲート２０２に向かう移動においては、光電子が次のピクセルに入り始める。
【００２１】
６番目の状態２１６に変換するために、システム・エレクトロニクスは、すべてのｃゲート２０４上の電圧を正から負に変更する。１つのピクセルのｃゲート２０４および次のピクセルのａゲート２０２の周囲に広くクラスタしていた光電子が、そのａゲート２０２だけに惹きつけられる。したがって、すべての光電子が次のピクセルに進む。
【００２２】
７番目の状態２１７に変換するために、システム・エレクトロニクスは、すべてのｂゲート２０３上の電圧を負から正に変更する。ａゲート２０２の周囲だけに集中していた電子が、このとき、ａゲート２０２およびｂゲート２０３の両方によって画定されるエリアに広がる。この７番目の状態２１７は最初の状態２１１と同じであるが、光電子が正確に１ピクセル分前方に移動している点が異なる。
【００２３】
このようにしてＴＤＩセンサがウェファの表面にわたって移動するレートと同じレートで電荷がピクセルからピクセルへと移動する。簡略化のため、上記の考察においては、標本表面からＴＤＩセンサ上に反射される光が、電荷の移動の間にわたってＴＤＩセンサの各ピクセル内に光電子を連続的に生成するという事実を無視している。
【００２４】
図３は、ディジタル方形波を図解しており、それによって従来のＴＤＩ撮像システムのシステム・エレクトロニクスがａゲート２０２、ｂゲート２０３、およびｃゲート２０４上の電圧を変更し、電荷を１つのピクセルから次のピクセルへと移動する。時間の関数としてａゲート２０２の電圧を図解したグラフ３０１は、シリアル・レジスタが比較的一定に維持されている間において、適切な瞬間に電圧がいかに鋭く負から正へ、またその後鋭く正から負へ移動され得るかについて、また１サイクルの完了について示している。ここではこの方法を『バースト・クロッキング』と呼んでおり、バースト・クロッキングは、それによって従来のＴＤＩセンサがピクセルからピクセルへ電荷を転送することを可能にする方法である。
【００２５】
図３のグラフ３０２および３０３は、それぞれｂゲート２０３およびｃゲート２０４上の電圧対時間を表している。これらのグラフは、時間的に、ａゲート２０２上の電圧対時間を表したグラフ３０１と整列されている。グラフ３０１、３０２、および３０３を併せて考察すると、３つのゲート上のディジタル方形波電圧パターンの間に時間的なシフトが見られる。グラフ３０４にはａ、ｂ、およびｃゲート上の電圧変化によって生成される不完全グラウンド・リターン・パス上の残留電圧も示されている。この時間シフト関係は、図２の６段階プロセスを通じた光電子の移動を容易にする。
【００２６】
ピクセル当たり３つのゲートを使用することは、ＴＤＩセンサがゲートのタイミングを調整することによって電荷をいずれの方向にも移動することを可能にする。代表的なウェファまたはレティクル検査システムにおけるスループットを最適化するために、ＴＤＩセンサは、１つの方向にスキャンを行った後に短時間停止し、逆方向にスキャンすることができる。
【００２７】
電荷が列内の最終ピクセルに到達するとき、その電荷はシリアル・レジスタ１０４内に入ったことになる。システム・エレクトロニクスは、類似の方法で電荷を図２に示されている向きにおいて水平に、電荷が読み出し増幅器１０５に到達するまで移動する。読み出し増幅器１０５は、一度に１ピクセルの電荷を読み出す。双方向ＴＤＩセンサが採用されており、それにおいてはシリアル・レジスタおよび増幅器の行が双方向ＴＤＩセンサの両側を占めることができる。
【００２８】
図４は、３つのピクセル２０１、ａゲート２０７、ｂゲート２０８、およびｃゲート２０９、ゲート下側の酸化ケイ素等の絶縁層４０１、および絶縁層４０１下側のシリコンまたはそのほかの適切な、正の電荷を帯びたゲート近傍に光電子４１０が集まる半導体材料の領域４０２を含むＴＤＩセンサの断面を示している。ＴＤＩセンサは、さらに、ゲート上の正の電荷が電子を引き込み、正に帯電されたホールを押しやるシリコンの空乏領域４０３、およびシリコン基板４０４のバルクを含む。
【００２９】
図４は、ＴＤＩセンサを２つの状態で示している。第１の状態４１１は、ａゲート２０７およびｂゲート２０８が正の電圧を有し、ｃゲート２０９が負の電圧を有する。第２の状態４１２は、ａゲート２０７上の電圧が正から負に切り替えられている点が第１の状態４１１と異なる。
【００３０】
ＴＤＩセンサは、ピクセル当たり１、２、３、４、またはそれを超える数のゲートを有することができる。図４は、多くの産業上の応用において一般的なピクセル当たり３つのゲートを伴うＴＤＩセンサを示している。このＴＤＩセンサは、酸化絶縁層の対向する側に導電性ポリシリコン・ゲートとバルク・シリコンを伴うキャパシタに似ている。この例のＴＤＩチップ上のすべてのゲートおよびアナログ読み出し回路は、同一のグラウンドを共有する。この構成において、システム・エレクトロニクスが、方形波を使用し、ａゲート２０７上の電圧を正から負に切り替えることによってセンサの状態を第１の状態４１１から第２の状態４１２に変更するとき、システム・エレクトロニクスは、そのキャパシタに有意の電流を注入することができる。この電流がセンサの各列内のａゲート２０７をコントロールするラインに流れる。その結果として大きな変位電流がキャパシタを通って流れ、基板を通る戻り電流をもたらし、回路を完成する。この戻り電流が電圧ノイズのスパイク３０４をもたらす。電流および電圧ノイズのスパイクは、概して、システム・エレクトロニクスがいずれかのゲートの極性を変更するときに常に生じる。
【００３１】
基板内のこの電圧ノイズのスパイクは、読み出し増幅器の感度に起因して問題となり得る。読み出し増幅器は、基板電圧に関して信号電圧を読み出し、基板電圧の変化は、測定における誤差を生じさせ得る。各ピクセルについての信号電圧は、ボルト台となることもあり、電圧変動は、高キャパシタンス・ゲート構造内への５ボルトを超えるシステム・エレクトロニクスによるゲート電圧の変更に起因して数百ミリボルトに達し得る。
【００３２】
高速における感度仕様に適合するため、ＴＤＩセンサは、１ミリボルト台の精度を伴って各ピクセル上の電荷を迅速に測定する必要がある。ＴＤＩセンサは、システム・エレクトロニクスがゲート上の電圧を変更するときに生じるノイズ・スパイクの存在下においてその種の測定を行うことができないことがある。ＴＤＩセンサの感度に取り組む１つの方法は、読み出し増幅器１０５がシリアル・レジスタ１０４、すなわち図１の水平行内のピクセルから信号を読み取る間、ＴＤＩセンサの列内（図１の垂直列）ピクセルからピクセルへの電荷の移動を中断することである。
【００３３】
ＴＤＩセンサは、概して３パート・サイクルで動作する。最初のパートは、垂直列内において１つのピクセルから別のピクセルに、図２の６ステップ・プロセスを介して電荷を移動する。２番目のパートは、電圧の変動が落ち着くまで待機する。３番目のパートは、シリアル・レジスタ１０４内にピクセルの内容を読み取る。このプロセスの最初の２つのパートの間は、読み出し増幅器が動作することができない。読み出し増幅器は、２つのパートが完了するまで待機し、感度要件を満たす充分にノイズのない環境において動作することが許される。
【００３４】
初期のＴＤＩセンサにおいては、一般にセンサがシリアル・レジスタ１０４の端に単一の読み出し増幅器１０５を含んでいたことからこの待機時間がほとんど問題にならなかった。読み出し増幅器１０５は、数百ピクセル内の電荷を順番に読み出していた。各列内において電荷を１ピクセル進めるため、または図２に図解されている６段階プロセスを実行するために必要とされる時間は、全体の動作時間のわずかなパーセンテージしか占めていなかった。シリアル・レジスタ１０４の動作および読み出し増幅器１０５を一時停止し、ノイズが落ち着くまで待機することは、比較的軽微な速度損失しかもたらさないと見ることができる。
【００３５】
しかしながら最近の世代の高速ＴＤＩセンサは、シリアル・レジスタに沿って短い間隔が開けられた多くの増幅器１０５を有し、それらが多くのピクセルから並列に信号を読み取る。これらの状況においては、待機が、合計動作時間の有意なパーセンテージを構成し得る。
【００３６】
タイミング・ジッタは、ディジタル波形の周波数成分が測定信号内に漏れるか、または送り込まれることからＴＤＩセンサによって生成されるイメージ内にノイズを導入する。４相クロッキングを使用し、逆向きのペアがともに動作するようにクロック・エッジのタイミングを行うことによってある程度のクロック相殺を得ることが可能であるが、ディジタル・タイミング・ジッタ効果は、理想的な改善には遠い結果であるとし得る。
【００３７】
変調伝達関数（ＭＴＦ）は、センサがイメージのコントラストを正確に表す程度の測度である。与えられた空間周波数について、ＭＴＦは０と１の間の数となり、その周波数における最大光強度と最小光強度の和によって除した最大光強度と最小光強度の間の差として次のとおりに定義される。
ＭＴＦ＝（Ｉｍａｘ‐Ｉｍｉｎ）／（Ｉｍａｘ＋Ｉｍｉｎ）    （１）
【００３８】
バースト・クロッキングを採用している従来のＴＤＩセンサのＭＴＦに関する限界は、ウェファ・イメージが物理的なセンサに関して連続して移動するが、記録されるイメージがセンサにわたってピクセルからピクセルへ不連続に移動することである。その結果、ウェファまたはフォトマスクから反射される任意の所定の光子が、センサ上において小さいが有意の位置ずれを受けやすく、極端なケースではそれがプラスまたはマイナス１／２ピクセルに至る高さとなり得た。センサにわたるイメージの連続的な動きと組み合わされたセンサにわたる電荷の離散的な動きは、イメージにわずかなぶれを生じさせることが可能であり、その結果としてＭＴＦの低下をもたらすことがあり得る。
【００３９】
電荷転送効果（ＣＴＥ）は、所定のクロック・サイクルの間に１つのストレージ領域から次のそれへと電子を移動するセンサの能力の測度であり、次のストレージ領域に実際に移動された電子の数と、センサが移動を試みた電子の数の間における比が０．０から１．０までの比として表される。１．０に近いＣＴＥは、もっとも離れた収集領域から読み出し位置までの多くの転送にわたって効率的に電荷を移動できることを示す。センサのための転送効率要件は、転送当たり０．９９９９より大きいとすることができる。
【００４０】
センサは、その応用が異なるライン・レートで動作するデバイスを必要とする場合に、基本周波数を増加または減少させて新しい動作要件を達成することができる。この場合に、あらゆるフィルタ後の波形に関連付けされる高調波成分の周波数が、概してそれに比例して増加または減少される。フィルタは、一般に調整されない。これらの状況においては、より少ない、またはより多くの高調波がデバイスを通ることが可能になり、それによって不充分にコントロールされた態様で波形の詳細な形状を変更する。
【００４１】
連続クロッキング
この設計は、ＴＤＩセンサに関連付けされる電子ノイズを低減し、より高速な全体的データ・レートおよび分解能を伴うＴＤＩセンサの動作を可能にする傾向を有する。この設計は、センサのイメージ・エリア内において蓄積された電荷をゲートからゲートへと進める電圧波形の詳細な形状をコントロールし、センサ基板内の電圧ノイズに取り組む。またこの設計は、良好にコントロールされた態様で漸進的に変化し、すべてのほかのイメージ・エリアのゲート電圧に対して充分に正確な関係を伴う電圧を使用してイメージ・エリア内の電荷を前進させる。
【００４２】
イメージ・エリアは、図１１の、シリアル・レジスタ１１０４、転送ゲート１１０２、およびバッファ・ゲート１１０１を除くすべてのピクセル１１０３からなる。図３のようなほぼ方形波を使用してゲート上の電圧を変更するのではなく、この設計は、イメージ・エリア内のゲート上の電圧を、図５に示されるような正弦曲線的またはほぼ正弦曲線的に変化する電圧波形を用いて変更する。図５を参照すると、ａゲート上の正弦曲線電圧５０１、ｂゲート上の正弦曲線電圧５０２、およびｃゲート上の正弦曲線電圧５０３には、１２０度の位相のずれがある。電荷は、ゲートからゲートへ、およびピクセルからピクセルへ、概ね図２に示されている態様で移動するが、電圧波形が正弦曲線となり、比較的滑らかとなる傾向を有し、電荷の収集および電荷の移動が実質的に連続する点が異なる。
【００４３】
図５は、ピクセル当たり３つのゲートを有するＴＤＩセンサのためのゲート電圧波形を例示しており、それにおいてはゲートに対応する波形の位相に、隣接する位相と比較してプラスまたはマイナス１２０度のシフトが与えられる。この設計は、ピクセルあたり２つのゲートを伴うＴＤＩセンサにも適用でき、その場合にはゲートに対応する２つの電圧波形の位相に、隣接する位相と比較して１８０度のシフトを与えることができる。またこの設計は、ピクセル当たり４つまたはそれより多くのゲートを有するＴＤＩセンサに適用してもよく、ピクセル当たり４つまたはそれより多くのゲートの場合には、それらのゲートに対応する４つの電圧波形の位相であれば隣接する位相と比較してプラスまたはマイナス９０度のシフトが与えられるといった形になる。この設計は、電圧波形の隣接位相がゲートの数によって３６０度を除した角度に等しい角度によってシフトされるＴＤＩセンサに適用することができる。
【００４４】
この設計は、片側にシリアル・レジスタを有するＴＤＩセンサをはじめ、両側にシリアル・レジスタを有するＴＤＩまたは撮像センサに採用することができる。この設計は、それぞれの側について１つの読み出し増幅器を有するＴＤＩセンサに使用することができ、またそれぞれの側について複数の読み出し増幅器を有する、最適信号対ノイズ比を伴う高速動作が要求されるＴＤＩセンサについても有利となり得る。
【００４５】
この設計は、ハイおよびローの２つの電圧状態のうちの１つを生成するのではなく、時間にわたって連続的に電圧を包括的にコントロールする。同様に、種々の良好にコントロールされた形状を有する波形、たとえば鋸歯状波または区分的直線パターン等の波形を使用して有用な結果を達成することができる。電圧波形は、複合波形を含めてディジタル的に合成することができる。
【００４６】
ＴＤＩゲート電圧の波形成形のための従来的な方法は、ディジタル・エレクトロニクスを用いて生成された方形波のロー‐パス・フィルタリングである。センサが駆動信号のロー‐パス・フィルタリングを行うこともあり、その場合にその種のロー‐パス・フィルタリングは、デバイス内の位置依存となる。しかしながら方形波信号の周波数ドメインにおけるフィルタリングは最適でない。アナログ・フィルタは、望ましいとされるより高い周波数成分を伝達可能であり、望ましくない態様で信号をひずませることがある。さらにフィルタ設計が、通常、ロー‐パス・フィルタリングによって生成される波形の形状をあらかじめ決定し、それらの形状は、一般にデバイスの動作間において柔軟な態様でコントロールできない。
【００４７】
この設計は、正確な所望の連続波形を合成し、アナログ増幅器を使用して成形後の波形を増幅することができ、シンセサイザ出力において無視できる高周波成分しか生成しない。オリジナルの合成回路はディジタルとすることができるが、低電力特性を呈すること、およびバイパス・キャパシタおよびそのほかの適切な電気的方法を使用して良好に絶縁されることが可能である。ディジタル波形をまったく増幅する必要がなく、またセンサに渡す必要もないことから、この段の絶縁は有利となり得る。この絶縁を最適化するべくディジタル合成段の基本周波数を設計し、センサ読み出しエレクトロニクスのためのノイズ環境を増加するおそれのある非同期信号の発生を防止することもできる。合成回路は、ＴＤＩ波形より高い基本周波数で動作することが可能であり、ここに示されている構成における有効なフィルタリングを可能にする。
【００４８】
方形の電圧波ではなく正弦曲線電圧波を使用して電荷を転送することは、一般に、より低いピーク電流でゲートをコントロールすることを必要とする。その結果として、ピークの変位電流がはるかに低くなり、基板内により低い電圧変動をもたらし、より高い測定感度をもたらす。
【００４９】
正弦曲線電圧波形の形状および振幅は、ａゲート、ｂゲート、およびｃゲート上の電圧の和５０４がゼロまたはほぼゼロとなるように構成することができる。その種の状況下においては、電圧波形がほぼゼロの正味の基板電流を生成し、基板内の総合的な電圧ノイズが有意に低くなる傾向を有し、センサの信号対ノイズ比をより高くすることができる。位相間のキャパシタンスの差を補償する追加の最適化は、正味の戻り電流をさらに低減することができる。各相のためのＴＤＩゲートのキャパシタンスがしばしばまったく同一ではなく、誘導電流がキャパシタンスに比例する傾向があることから、波形の電圧を、結果として得られる電流が基板内において局部的に概略で相殺されるように選択することができる。この電流相殺は、ピクセルからピクセルへの電荷の移動によって生じる基板内の総合的な電圧ノイズを低減することが可能であり、シリアル・レジスタ１１０４内においてピクセルの内容を読み出す前に基板電圧の変動が落ち着くまで待機する必要性を軽減または排除することができる。
【００５０】
読み出し増幅器の動作およびイメージ・エリア内の電荷の転送は、ノイズ性能の低下を伴うことなく同時に高速で行われることが許される。正弦曲線電圧波によってもたらされる低レベルの電圧変動は、センサがイメージ・エリア内で電荷を転送しているとき、充分な感度を伴ってシリアル・レジスタ内のピクセルの内容をシステムが読み出すことを可能にする。読み出し増幅器は、イメージ・エリア内において１つのピクセルから別のピクセルに電荷を連続的に移動する間に動作することができる。正弦曲線電圧波のピークのライン・レート、またはライン転送時間は、概して、バースト・クロッキングで使用される方形電圧波のライン転送時間より遅い。したがって、その方形波の周波数成分は、この正弦波より高い。この環境においては、より低い電圧ノイズが読み出し増幅器の略連続態様の動作を可能にする充分なレベルになり得ることから、正弦曲線波形を使用するセンサの全体的なデータ・レートが、より低い瞬時ライン・レートに抗して増加できる。
【００５１】
読み出し増幅器の動作およびシリアル・レジスタ内における電荷の転送は、図１１に示されているとおりの転送ゲート１１０２からシリアル・レジスタ１１０４への電荷の転送に要する時間の間にわたって停止する。図１３に、転送ゲートについての波形１３０３およびシリアル・レジスタの１つの位相についての波形１３０４を示す。センサの読み出し増幅器は、センサがイメージ・エリア・バッファからシリアル・レジスタ内に電荷をロードするときを除いて連続的に動作する。センサのイメージ・エリア・ゲート１３０１は、バッファ・ゲート１３０２の例外の可能性を伴うが、概して連続的に動作する。
【００５２】
正弦曲線電圧波形が概して方形電圧波形より滑らかであり、結果としてもたらされるフィードスルー電流が互いに相殺されることから、タイミング・ジッタ・エラーに起因する電圧変動が小さくなる傾向にある。さらに、略正弦曲線電圧波形は、より少ない高周波成分を有する傾向にある。その種の高周波成分は、基本周波数または基本周波数プラスわずかな量の追加の高調波に限定される傾向を持つ。結果として得られる高周波成分は、限定された、良好にコントロールされる帯域幅内に存在する傾向を有する。すべての読み出し増幅器内のノイズ・レベルは、特性および程度において実質的に等しくとどまる。
【００５３】
正弦曲線電圧波形の生成に要するピーク電流は比較的低くすることが可能であり、相殺効果はグラウンド・リターン・パス内の電力消費を大きく低減できる。結果としてもたらされるＴＤＩ基板内のより低い電力消費は、方形波またはバースト・クロッキングと比較して信号対ノイズ比を増加させることが潜在的に可能である。比較的低いチップ温度は、実質的に『暗』電流を低減する傾向にあり、ＴＤＩセンサ内のノイズ・レベルの低減に寄与する。
【００５４】
正弦曲線電圧波形は、ゲートからゲートへ、またピクセルからピクセルへと電荷を方形電圧波より連続的に移動する。センサにわたる電荷の移動は、半導体ウェファまたはフォトマスクに関するセンサの連続的な物理的移動とより似たものになる。その結果、変調伝達関数が、より高くなる傾向を有する。センサがイメージの暗領域に追加するスプリアス信号光電子がより少なくなり、イメージの明領域から失う信号光電子がより少なくなる傾向にある。ウェファまたはフォトマスクから反射される任意の所定の光子は、センサ上の通常は１ピクセルよりはるかに小さいエリアに位置が合わされた状態でとどまる。
【００５５】
正弦曲線電圧波を用いると、高いピーク電流および熱応力によってもたらされるエレクトロマイグレーション効果に対してＴＤＩセンサがより脆弱でなくなる。
【００５６】
ＴＤＩ駆動信号のディジタル合成は、各センサのための詳細な波形の変更および最適化、および動作状態または応用に応じた調整を可能にする。異なる動作速度を採用することができ、またディジタル合成は、動作範囲にわたる最適パフォーマンスを保持するべく波形の形状の実質的に連続的な調整を可能にする。この設計はまた、各センサおよびボードの組み合わせのためのパフォーマンス・データの測定、および非線形性およびそのほかの残留効果を較正して除去することを可能にする。
【００５７】
合成波形の使用は、デバイスの動作間における信号周波数の内容の迅速な変更を可能にする。たとえばバッファ・ゲートは、高速の鋭いエッジ付き波形に戻る前の時間期間にわたって比較的遅くかつ滑らかな部分的正弦波形を有することができる。
【００５８】
イメージ・エリアをクロックするための類似の構成がシリアル・レジスタの動作に使用できる。図１５は、イメージ・エリア内のバッファ・ゲート１５０１およびシリアル・レジスタ・エリア内のバッファ・ゲート１５０４をともに備えるＴＤＩセンサの設計を例示している。
【００５９】
波形生成
図６は、ピクセル当たり２つのゲートを伴うＴＤＩセンサのための正弦曲線電圧波形を示している。グラフ６０１内のａゲート上の正弦曲線電圧とグラフ６０２内のｂゲート上の正弦曲線電圧は、概略で１８０度の位相のずれがある。センサ・クロック・フィードスルーは、グラフ６０３に示されている、ａおよびｂゲートの結合された電圧波形によって誘導されるグラウンド戻り電流がゼロになるときもっとも低くなる。図７は、ピクセル当たり４つのゲートを伴うＴＤＩセンサのための正弦曲線電圧波形を示している。ａゲート上の正弦曲線電圧がグラフ７０１に示されており、グラフ７０２のｂゲート、グラフ７０３のｃゲート、およびグラフ７０４のｄゲートは、隣接するゲートの電圧と９０度の位相のずれがある。正弦曲線電圧の場合に理想的なセンサは、４つすべてのゲート上の電圧波形の和が、グラフ９０５に示されているように、常時ゼロとなるときにもっとも高い信号対ノイズ比を生じる。各ゲートのわずかに異なるキャパシタンスおよび物理的デバイスの非線形性が、結果として理想的な場合からの小さな偏差をもたらすことがある。これらの偏差は、各位相の振幅の選択および／または、予測またはデバイスの測定結果を基礎として駆動波形に予備ひずみを与えることによって補償することが可能である。この補正は、理想的でない状態が存在する場合であっても最小のクロック・フィードスルーを可能にする。
【００６０】
各ピクセルが完全な定格容量の電子をストアできない場合、または換言すると減少したストレージ容量を呈する場合には、システムが、方形波バースト・クロッキングに必要とされるレベルより高く正弦曲線電圧波形の振幅を増加することができる。減少したストレージ容量に取り組む代替方法は、図８に示されているような台形電圧波形を使用して各ゲートから電荷を転送する。図８において、ａゲート、ｂゲート、およびｃゲート上の、それぞれグラフ８０１、８０２、および８０３の台形電圧は、１２０度の位相のずれを有し、ピクセル当たり３つのゲートを伴うＴＤＩセンサに適用される。システムは、ａゲート、ｂゲート、およびｃゲート上の電圧波形の勾配の和がゼロとなるようにこれらの台形電圧波形を構成することによって基板ノイズを最小化することができる。各瞬間において、最小のグラウンド・パス戻り電流をもたらすために、２つの条件のうちの１つが満たされている。最初の条件については、３つのゲートのうちの２つが反対の電圧スイングを伴って動作し、３番目のゲートが時間的に固定された電圧を有する。２番目の条件については、すべてのゲートが時間的に固定された電圧を有する。
【００６１】
減少したストレージ容量に取り組むさらに別の方法は、ライン・レート周波数で動作する基本正弦曲線電圧波形のトップを、少量の奇数高調波を混合することによって『扁平化』する。図９は、複合波形を作り出すことによって、または少量の３次９０２および５次９０３高調波を基本周波数に加えることによる基本正弦曲線波形９０１のトップおよびボトムの『扁平化』を例示している。
【００６２】
最初の複合波形９０４は、基本周波数の振幅の１１．５％を伴う３次高調波を基本周波数自体から減じた結果としてもたらされる。この波形９０４は、トップおよびボトムが扁平になっている。
【００６３】
２番目の複合波形９０５は、基本周波数の振幅の２０％を伴う３次高調波を基本周波数に加え、続いて基本周波数の振幅の３％を伴う５次高調波を加えた結果としてもたらされる。この複合波形９０５のトップおよびボトムは、手前の複合波形９０４のそれらよりさらに扁平になっている。
【００６４】
図１０は、基本周波数９０１、最初の複合波形９０４、および２番目の複合波形９０５の拡大図を示している。複合波形９０４および９０５は、ピクセル当たり、基本波形より大きなストレージ容量を提供可能である一方、図３の方形波より立ち上がりおよび立ち下がりがゆっくりになる傾向を有し、それに続いて基板内に生成する電圧ノイズをより少なくできる。
【００６５】
正味のグラウンド戻り電流がゼロとなるように波形９０４および９０５等の複合波形を構成または提供するとき、困難に遭遇することがある。複合波形は、基本波からの寄与の勾配の和がゼロとなるか、または最小となるように構成できるが、各位相の３次高調波成分からの寄与の和が相殺されず、実際のところ加算され、したがって基板内に正味の変位電流を生成する。しかしながら高調波形の振幅が低いことから、このようにして導入される変位電流は比較的小さい。また、変位電流が規則的かつ予測可能な電圧ノイズを作り出す傾向にあることから、システムは、フィードスルーの反転を合成し、その効果を相殺することによって読み出し増幅器におけるこの電圧変動をより容易に補償することができる。それに代えて３次高調波成分を生成しないようにシステムを構成することができる。ピクセル当たり３つのゲートを伴うセンサの場合には、システムが５次高調波を使用して正弦曲線波形を扁平化することが可能である。５次高調波成分からの戻り電流は、適切に位相調整されているとき、波形の扁平化および相殺両方の傾向を有する。
【００６６】
ＴＤＩセンサは、図１１に示されているとおり、垂直のイメージ・エリアと転送ゲート１１０２の間に介挿されたゲート１１０１の行を含むことができる。構造的にバッファ・ゲート１１０１の行内の各バッファ・ゲートは、ＴＤＩセンサの垂直イメージ・エリア１１０３内のピクセルを構成する３つのゲートと類似とすることができる。しかしながらシステムは、バッファ・ゲート１１０１を異なる態様で駆動し、それらを、入力側（垂直イメージ・エリア１１０３）の連続クロッキングおよびそれらの出力側（転送ゲート１１０２および水平のシリアル・レジスタ１１０４）上の不連続クロッキングの両方と適合させる。
【００６７】
図１３は、バッファ・ゲート１１０１に印加できる電圧波形１３０２を示している。各クロック・サイクルの大半について、バッファ・ゲート上の電圧はゆっくりとピーク電圧まで増加し、連続クロッキングによって電荷が移動するイメージ・エリア１３０１内のピクセルにわたって伝達される波形と似ている。電荷は、概して垂直イメージ・エリア内においてゲートからゲートへと電荷が移動したレートと類似のレートで垂直イメージ・エリア１１０３の最終ピクセルからバッファ・ゲート１１０１に移る。
【００６８】
バッファ・ゲート上の電圧がピーク値に到達すると、電圧１３０２が急激に降下する。その結果として電荷が、電圧波形１３０３を伴ってバッファ・ゲート１１０１から転送ゲート１１０２を通り、水平シリアル・レジスタ１１０４内に迅速に移る。このようにすればシリアル・レジスタの波形１３０４が、長い時間期間にわたり電荷の到達を待機するために停止する必要がなく、撮像領域の波形が連続的に動作可能となる。
【００６９】
転送ゲート１３０３およびバッファ・ゲート１３０２上の電圧波形の急峻な勾配は、基板内に変位電流および電圧ノイズを作り出す可能性がある。ゲート・エリアおよび対応する合計のキャパシタンスが、イメージ・エリア・ゲートの一般に非常に小さい割合であることから、この効果は比較的小さい。しかしながらさらに電圧ノイズを小さくすることが希望される場合に、この設計は、互いに１８０度の位相のずれのあるディジタル方形電圧波形を使用し、かつ従来的な波形成形ローパス・フィルタ・テクニックを使用してバッファ・ゲートおよび転送ゲートを駆動することができる。
【００７０】
互いに１８０度の位相のずれのある比較的高速の電圧波形を用いてバッファ・ゲートおよび転送ゲートを駆動することは、所望の方向と逆に、またはバッファ・ゲートからイメージ領域内に電荷が戻る流れが可能な状態を提供する。図１４に示されるとおり、不純物原子１４０１を用いてバッファ・ゲート１１０１および転送ゲート１１０２の領域の部分をドープし、イメージ領域２０４への電荷の遡り移動を防止する組み込み電圧を供給することができる。
【００７１】
システムは、ピクセルとゲートの間の遷移時間が、波形の間のタイミング・ジッタより比較的長くなるように波形を提供できる。最長の実用的な遷移時間を提供することは、高周波変動を低減すること、およびピークの基板電流を低減することを可能にする。
【００７２】
図１５は、バッファ・ゲート１５０１、転送ゲート１５０２、シリアル・レジスタ１５０３、シリアル・バッファ・ゲート１５０４、浮動拡散インプラント１５０５、および出力増幅器段１５０６を含むセンサのシリアル出力領域１５００を示している。低速センサは、通常、図１５に示されているように１つのシリアル出力領域を有するが、高速デバイスは、同時読み出しのために隣接して配置された多くのその種の領域を含むことがある。
【００７３】
図１６は、シリアル・レジスタ領域の連続クロッキングおよび向上された信号対ノイズ・パフォーマンスに適したタイミングおよび質的な波形形状を示している。イメージ領域の転送ゲート１６００は、基準およびほかのタイミング信号との比較のために示されている。図示されている２相デバイスのタイミングの場合は、１８０度で変位された正弦曲線波形を組み込み、それらの勾配の和が結果としてゼロまたはほぼゼロの正味の戻りグラウンド電流を基板にもたらす。２つの波形の電圧は、各相のキャパシタンスにおける差を補償し、結果として得られる戻り電流の相殺が改善できるようにわずかに異なることがある。シリアル・バッファ・ゲート波形のための１つのオプションは方形波１６０３であり、相１の波形１６０２および相２の波形１６０１と同期される。この方形波駆動方法は、高速かつ高信号対ノイズ動作用に使用することができる。それに代えて、シリアル・バッファ・ゲート電圧波形１６０４を正弦曲線部分およびステップ部分を含む複合波形としてもよい。ステップ部分は、バッファ・ゲート領域から浮動拡散領域内へ電荷を迅速に移動する傾向を有する。複合波形の残りの部分は、ステップ部分の直前の時点において必要となるレベルまで電圧を滑らかに戻す。この複合波形は、方形波と同一の基本周波数を概して有するが、高周波の調波成分がより少ない。
【００７４】
シリアル・バッファ・ゲート複合波形は、シリアル・レジスタ・ゲートと同時に動作し、かつシリアル・レジスタ・ゲートが停止するときに停止するようにできる。これは、シリアル・レジスタ内へのイメージ信号の電荷の転送を可能にする。それに代えて、波形１６０５に示されているとおり、シリアル・バッファ・ゲート波形が連続的に動作してもよい。連続動作は、最初のいくつかの波形サイクルがその後のサイクルと比較してわずかな電圧差またはタイミング・シフトをもたらすというシリアル・バッファ・ゲート駆動回路または関連する電源のスタートアップ問題を緩和することができる。
【００７５】
ここで述べている特徴を実装する装置の１つの実施態様が図１２に示されている。この装置は、『駆動エレクトロニクス』、『センサ』、『読み出しエレクトロニクス』、および『外部ストレージ、処理、およびコントロール』と示された４つの主要部分を含む。駆動エレクトロニクス部分内には、一連の、波形の形状を記述する値および関連する駆動信号情報のルックアップ・テーブル１２０１、信号フィルタを伴うディジタル・アナログ・コンバータ（ＤＡＣ）等の回路１２０２、および通常はアナログの、信号を増幅してそれらをセンサ１２０４に引き渡す信号ドライバ１２０３を含めることができる。センサ１２０４は、アナログ出力を読み出しエレクトロニクス部分に提供する。読み出しエレクトロニクス部分は、フィルタおよびアナログ・ディジタル・コンバータ１２０５、ディジタル処理回路１２０６、およびコントロール・ロジック１２０７等の回路を含むことができる。コントロール・ロジック１２０７およびそのほかの部分は、より高レベルのコントロールをはじめ低レベルの同期、たとえばクロック・インターフェース等のために外部ストレージ、処理、およびコントロール・システム１２０８とインターフェースすることができる。コントロール・ロジック１２０７は、リアルタイムで、またはあらかじめ定義済みの間隔でルックアップ・テーブル１２０１にフィードバックを直接返し、同期およびそのほかのセンサのパフォーマンス・パラメータの最適化に必要な波形および関連データの修正を行うことができる。
【００７６】
ここで示した設計および例示されている特定の態様は限定の意味ではなく、本発明のテクニックおよび利点、すなわち連続クロッキングまたは非方形電圧波形を使用したＴＤＩセンサ内における電荷の転送を組み込みつつ代替コンポーネントを含むこともできる。したがって本発明は、その特定の実施態様に関連して説明されているが、本発明をさらに変更できることが理解されるであろう。この出願は、概して、本発明が関係する分野内において周知かつ一般的なやり方となるに従って生じるこの開示からの発展を含めて本発明の原理に従った本発明のあらゆる変形、用途、または適応を保護することが意図されている。
【図面の簡単な説明】
【００７７】
【図１】代表的な高速多チャンネルＴＤＩセンサの構造を図解した説明図である。
【図２】それぞれのピクセルが３つのポリシリコン・ゲートを包含する列内の隣接する３ピクセルを７つの異なる状態で示した説明図である。
【図３】方形波電圧の印加を使用し、かつ不完全なグラウンド・リターン・パス上に現れることがある電圧波形を結果としてもたらす、３つのゲート、すなわちａゲート、ｂゲート、およびｃゲートについての電圧対時間のグラフである。
【図４】３つのピクセル、ゲート、ゲート下側の絶縁層、およびシリコンまたはそのほかの適切な半導体材料の領域を含むＴＤＩセンサの２つの断面図を図解した説明図である。
【図５】ａゲート、ｂゲート、およびｃゲートに印加される正弦曲線電圧および結果の些細な電圧の和を表したグラフである。
【図６】ピクセル当たり２つのゲートを伴うＴＤＩセンサのための正弦曲線電圧波形を示したグラフである。
【図７】ピクセル当たり４つのゲートを伴うＴＤＩセンサのための正弦曲線電圧波形を示したグラフである。
【図８】台形の電圧波形を使用して各ゲートから電荷を転送することによって減少したストレージ容量に取り組む方法したグラフである。
【図９】複合波形を作り出すことによる基本正弦曲線波形のトップおよびボトムの『扁平化』を示したグラフである。
【図１０】基本周波数、最初の複合波形、および２番目の複合波形を例示した拡大図である。
【図１１】垂直イメージ・エリアと転送ゲートの間に介挿される追加のバッファ・ゲートの行を含む構造を示した説明図である。
【図１２】ディジタル・ルックアップ・テーブル、ディジタル・アナログ変換、アナログ・ディジタル変換、ディジタル処理、および波形のコントロールを含む連続クロッキングのための装置を示した説明図である。
【図１３】最終イメージ・ストレージ・ゲート、すなわちバッファ・ゲートに印加できる電圧波形および転送およびシリアル・レジスタ・ゲートに印加できるディジタル方形電圧波形を示したグラフである。
【図１４】不純物原子を用いてドープされたバッファおよび転送ゲートの領域を例示した説明図である。
【図１５】バッファ・ゲート、転送ゲート、シリアル・レジスタ、シリアル・バッファ・ゲート、浮動拡散インプラント、および出力増幅器段を含むセンサのシリアル出力領域を示した説明図である。
【図１６】シリアル・レジスタ領域の連続クロッキングおよび向上された信号対ノイズ・パフォーマンスに適したタイミングおよび質的な波形の形状を示したグラフである。
【図１】
2008521010.tif 000003
【図２】
2008521010.tif 000004
【図３】
2008521010.tif 000005
【図４】
2008521010.tif 000006
【図５】
2008521010.tif 000007
【図６】
2008521010.tif 000008
【図７】
2008521010.tif 000009
【図８】
2008521010.tif 000010
【図９】
2008521010.tif 000011
【図１０】
2008521010.tif 000012
【図１１】
2008521010.tif 000013
【図１２】
2008521010.tif 000014
【図１３】
2008521010.tif 000015
【図１４】
2008521010.tif 000016
【図１５】
2008521010.tif 000017
【図１６】
2008521010.tif 000018