(57)【要約】  半導体テスタを被試験デバイスに接続するための信号インターフェース。そのインターフェースは汎用構成部品及びカスタム化構成部品を含む。汎用構成部品は、テスタと被試験デバイスとの間の信号経路内に接続することができる電子素子の複数の複製物を含む。カスタム化構成部品は特定の被試験デバイスのために構成され、汎用構成部品上の汎用コンタクト箇所と被試験デバイス上の試験箇所との間の接続を提供する。さらに、カスタム化構成部品は、汎用構成部品上の電子素子を相互接続するために用いることができる導電性部材を有する。その接続は電子素子を信号調整回路内に組み込み、それにより、被試験デバイス上の特定の試験箇所のＩ／Ｏ特性と一致するインターフェースを通じて信号経路が与えられる。汎用構成部品及びカスタム化構成部品は、半導体ウェーハ上に製造することができる。
2008517267.tif 000002
【特許請求の範囲】
【請求項１】
第１の側及び第２の側を有する、自動試験システムのインターフェースにおいて用いるためのウェーハであって、
前記第１の側にある複数のコンタクト及び前記第２の側にある複数のコンタクトと、
前記ウェーハ内に形成される複数のバッファであって、それぞれ１つの入力及び１つの出力を有し、各バッファの入力は前記第２の側にあるコンタクトに結合され、各バッファの出力は第２の側にあるコンタクトに結合される、複数のバッファと、
を備える、自動試験システムのインターフェース用ウェーハ。
【請求項２】
前記ウェーハ内に形成される複数のスイッチをさらに備え、各スイッチは少なくとも２つの信号端子及び１つの制御入力端子を有し、少なくとも２つの信号端子はそれぞれ、前記ウェーハの前記第２の側にあるコンタクトに結合され、前記制御入力端子は前記ウェーハの前記第１の側にあるコンタクトに結合される、請求項１に記載の自動試験システム用ウェーハ。
【請求項３】
前記複数のスイッチのそれぞれの信号入力端子は、前記複数のバッファのうちの１つの前記入力に結合される、請求項２に記載の自動試験システムのインターフェース用ウェーハ。
【請求項４】
それぞれが前記第１の側にあるコンタクトを前記第２の側にあるコンタクトに接続する複数の導電性バイアをさらに備える、請求項３に記載の自動試験システムのインターフェース用ウェーハ。
【請求項５】
前記複数のバッファ、前記複数のスイッチ及び前記複数の導電性バイアは複数のグループとして配置され、各グループは１つのバッファ、１つのスイッチ及び少なくとも２つの導電性バイアを有する、請求項３に記載の自動試験システムのインターフェース用ウェーハ。
【請求項６】
前記ウェーハは半導体ウェーハを含む、請求項１に記載の自動試験システムのインターフェース用ウェーハ。
【請求項７】
前記バッファはそれぞれ１つの増幅器を含む、請求項１に記載の自動試験システムのインターフェース用ウェーハ。
【請求項８】
前記増幅器はそれぞれ利得が１の増幅器である、請求項７に記載の自動試験システムのインターフェース用ウェーハ。
【請求項９】
それを通じて前記テスタ内の回路に対して又は前記テスタ内の回路から試験信号を接続することができるコンタクトを有する自動試験システムのためのインターフェースであって、
第１の側及び第２の側を有する第１の構成部品を備え、該第１の構成部品は、
前記第１の側及び前記第２の側のそれぞれの上に形成される複数のコンタクトであって、第１の側にある複数のコンタクトは前記自動試験システム上の前記コンタクトに電気的に結合されるように配置される、複数のコンタクトと、
複数の入力及び出力を有する回路であって、各入力及び各出力は前記第２の側にあるコンタクトに接続される、回路と、
を備え、更に
第１の側及び第２の側を有する第２の構成部品を備え、該第２の構成部品は、
前記第１の側にある複数のコンタクトと、
前記第２の側にある複数のプローブと、
それぞれが前記第１の構成部品の前記第２の側に形成される少なくとも２つのコンタクトを相互接続するように配置され、それにより前記回路の前記入力又は前記出力のうちの少なくとも２つが、前記第２の複数の導電性部材のそれぞれを通じて結合される、第１の複数の導電性部材と、
を備え、更に
それぞれが前記第１の構成部品の前記第２の側にあるコンタクトを前記第２の構成部品の前記第１の側にあるコンタクトに接続する第２の複数の導電性部材、
を備える、自動試験システムのためのインターフェース。
【請求項１０】
前記第１の構成部品は半導体ウェーハを含む、請求項９に記載の自動試験システムのためのインターフェース。
【請求項１１】
前記第１の複数の導電性部材は、それぞれが前記第２の構成部品の前記第１の表面上のコンタクト部材を接続する複数の導電性トレースを含む、請求項９に記載の自動試験システムのためのインターフェース。
【請求項１２】
前記第２の構成部品は半導体ウェーハを含む、請求項１１に記載の自動試験システムのためのインターフェース。
【請求項１３】
前記第２の構成部品は複数の導電性部材対を含み、各対は前記第２の側にあるプローブを、前記第１の側にある第１のコンタクト及び該第１の側にある第２のコンタクトに接続する、請求項１１に記載の自動試験システムのためのインターフェース。
【請求項１４】
前記第２の複数の導電性部材は複数のコンプライアント部材を含む、請求項９に記載の自動試験システムのためのインターフェース。
【請求項１５】
前記第２の複数の導電性部材はインターポーザを形成する、請求項１４に記載の自動試験システムのためのインターフェース。
【請求項１６】
前記回路は信号調整回路を含む、請求項９に記載の自動試験システムのためのインターフェース。
【請求項１７】
所定のパターンの試験箇所を有するデバイスを試験するためにテスタを動作させる方法であって、
複数のバッファを含む汎用構成部品を配設し、
前記汎用構成部品を、前記所定のパターンの試験箇所に一致するパターンを有する複数のコンプライアント部材を含むデバイス特有構成部品とインターフェースさせ、
刺激信号を、テスタから、前記汎用構成部品及び前記デバイス特有構成部品を通じて、前記被試験デバイス上の試験箇所までルーティングし、
前記被試験デバイス上の試験箇所からの出力を、前記デバイス特有部材上のコンプライアント部材及び前記汎用構成部品上のバッファを通じて、前記テスタまでルーティングする、
ことを含む方法。
【請求項１８】
汎用構成部品の配設は、それぞれがバッファ構成部品の入力に接続される複数のスイッチを含む汎用構成部品を配設することを含み、
刺激信号をテスタから前記汎用構成部品を通じてルーティングすることは、スイッチを閉じることを含み、
出力を試験箇所からバッファを通じてルーティングすることは、該バッファに接続されるスイッチを開くことを含む、請求項１７に記載の方法。
【請求項１９】
刺激信号をテスタから前記デバイス特有構成部品を通じてルーティングすることは、該信号をコンプライアント部材に接続される第１の導電性バイアを通じてルーティングすることを含み、
出力を試験箇所から前記デバイス特有構成部品を通じてルーティングすることは、前記信号を前記コンプライアント部材に接続される第２の導電性バイアを通じてルーティングすることを含む、請求項１７に記載の方法。
【請求項２０】
刺激信号をテスタから前記デバイス特有構成部品を通じてルーティングすることは、該信号を第１のコンプライアント部材に接続される第１の導電性バイアを通じてルーティングすることを含み、
出力を試験箇所から前記デバイス特有構成部品を通じてルーティングすることは、前記信号を第２のコンプライアント部材に接続される第２の導電性バイアを通じてルーティングすることを含む、請求項１７に記載の方法。
【請求項２１】
汎用構成部品の配設は、そこに複数のバッファ増幅器が形成される半導体ウェーハを配設することを含む、請求項１７に記載の方法。
【請求項２２】
汎用構成部品の配設は、そこに複数の半導体スイッチが形成される半導体ウェーハを配設することを含む、請求項２１に記載の方法。
【請求項２３】
半導体デバイスを製造する方法であって、
請求項１７に記載の方法に従ってテスタをレーティングし、
前記テスタ内の試験箇所からの出力を処理して、試験結果を生成し、
前記試験結果に基づいて、前記デバイスを製造するために用いられるプロセスを変更して、変更された製造プロセスを構成する、
ことを含む、半導体デバイスを製造する方法。
【請求項２４】
前記変更された製造工程に従って、複数の半導体デバイスを製造することをさらに含む、請求項２３に記載の半導体デバイスを製造する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概括的には試験及び測定装置に関し、より具体的には、テスタと被試験デバイスとの間のインターフェースに関する。
【背景技術】
【０００２】
半導体デバイスが正しく機能するのを保証するために、自動試験装置が広く用いられる。試験を行うことによって、欠陥のあるデバイスを製造ロットから除去することができ、それにより、それ以降の不必要な処理及びパッケージングを行わずに済ませることができる。さらに、試験結果を用いて、誤動作しており、メンテナンスを必要とする製造装置を特定し、それによりデバイス歩留まりを高めることができる。また試験結果によって、加工時のばらつきに起因して、性能及び動作仕様にばらつきがあるデバイスを廃棄できるようになる。たとえば、その試験結果が、所望の仕様を満たしてないことを示しているデバイスは、動作範囲が狭く、かつ／又は動作性能が劣っていることを表示してパッケージングし、低価格で販売することができる。
【０００３】
デバイス動作を測定するために、自動試験装置（テスタとも呼ばれる）が、被試験デバイス（「ＤＵＴ」）に入力信号を加えて、結果として生成されるＤＵＴ出力信号を検出する。図１は、コントローラ１２０及び複数のチャネル１３０1、１３０2、．．．１３０Nを含むテスタ１００を簡略化した形で示しており、それらのチャネルは、サイクル毎に、被試験デバイス上の特定の点のための信号を生成するか、又はそれらの点からの信号を測定する。コントローラ１２０は、試験実施過程を管理し、試験中に収集されるデータを処理し、オペレータとインターフェースするようにプログラミングされるコンピュータを含むことができる。またコントローラ１２０は、複数のチャネルによって共有される回路、又はチャネルとは無関係の回路も含むことがある。
【０００４】
図１の例では、チャネル１３０1がさらに詳細に示される。チャネル１３０1は、パターン発生器１４０と、タイミング発生器１５０と、ピン電子回路１６０とを備える回路を含む。パターン発生器１４０は、各サイクル中のチャネルの動作を定義する「パターン」によってプログラミングされる。たとえば、パターン発生器１４０は、そのチャネルが、特定の値を有する信号をＤＵＴ１１０に送出すべきであることを指示することができる。
【０００５】
タイミング発生器１５０は、たとえば、或る値が送出されるべき時刻、又はライン上の値が測定されるべき時刻の開始を定義することによって、信号遷移を制御するタイミング信号を生成する。
【０００６】
ピン電子回路１６０は、最終的にＤＵＴ１１０に供給されることになる刺激信号をライン１８０1に送出する回路を含む。駆動回路はドライバ１６２を含む。図１の簡略化されたブロック図では、ドライバ１６２に対して、フリップフロップ１６４が前置されるように示される。フリップフロップ１６４は、タイミング発生器１５０からのタイミング信号によってクロックを供給され、パターン発生器１４０からデータを供給される。フリップフロップ１６０は、ドライバ１６２によって出力される値、及びその値が出力される時間のいずれも制御できることを示す。
【０００７】
ピン電子回路１６０は、コンパレータ１６６を介して、ライン１８０1上の信号を検出することもできる。コンパレータ１６６は、ライン１８０1上でＤＵＴ１１０からの入力を受信し、プログラマブル基準値発生器１６８から基準入力を受信する。コンパレータ１６６からの出力は、ラッチ１６５の入力に加えられる。ラッチ１６５はタイミング発生器１５０によってクロックを供給され、それによりコンパレータ１６６の出力値が指示され、その出力値は、さらに処理するためにパターン発生器１４０に渡される。ピン電子回路１６０は、コンパレータ１６６及び基準値発生器１６８を介して、ライン１８０1から検出される信号が、プログラマブル基準値発生器１６８によって指示される指定された値よりも大きいか又は小さいかを指示する。
【０００８】
ピン電子回路１６０は簡略化された形で示される。たとえば、ドライバ１６２は複数の制御信号を受信し、信号が与えられるべき時間及びそのレベルを指定することができる。またドライバ１６２は、特定の時刻においてドライバを「トライステート」にし、ライン１８０を駆動しないようにするための制御入力を含むこともできる。たとえば、ドライバ１６２は、コンパレータ１６６がライン１８０上で信号を読み取っているときに、「トライステート」にされることがある。そのような例は、デジタル信号検出の場合に適しているが、アナログ信号検出のような他の実施態様では、テスタが、他の動作を実行するようになっていることがある。しかしながら、図１は、ＤＵＴ１１０上の試験箇所が、テスタ内の１つのチャネルに接続されることがあり、そのチャネルには、コンパレータ及びドライバの両方によって負荷がかかっていることを例示するのに十分である。
【０００９】
テスタ１００とＤＵＴ１１０との間で交換される信号は、インターフェース１８９を通過する。図１の略図では、インターフェース１８９は、デバイスインターフェースボード（「ＤＩＢ」）１９０と、コネクタ１７２と、プローブカード１７４とを含む。またインターフェース１８９は、機械的な支持体及び位置合わせ構造も含むが、簡単にするために、そのような構造は示していない。
【００１０】
インターフェース１８９は、ライン１８０1、１８０2、．．．１８０Nを通じてテスタ１００に接続される。これらのラインはＤＩＢ１９０に接続される。ライン１８０1、１８０2、．．．１８０Nは、ＤＩＢ１９０上のパッドに接触するスプリングピン、又はＤＩＢ１９０とテスタ１００との間を分離可能に接続するための他のタイプのコネクタを含むことができる。
【００１１】
ＤＩＢ１９０は、ＤＵＴとの間でやりとりされる試験信号及び応答信号をルーティングするためのトレース又は他の信号経路を含む回路基板である。ＤＩＢ１９０は、従来のプリント回路基板技法を用いて製造することができ、特定の種類のＤＵＴを試験するためにＤＩＢ１９０をカスタム化する電子部品を含むことができる。
【００１２】
ＤＩＢ１９０は、コネクタ１７２を通じて、プローブカード１７４に接続される。コネクタ１７２として、「ポゴタワー」、又はＤＩＢ１９０とプローブカード１７４との間を接続する多数のスプリングピンを保持する類似の構造を用いることができる。代替のコネクタは「インターポーザ」を含む。
【００１３】
プローブカード１７４も、基板として、プリント回路基板を用いることができる。プローブカード１７４は、ＤＵＴ１１０上の試験箇所と接触するためのプローブとしての役割を果たすコンプライアント部材１７０1、１７０2、．．．１７０Nを含む。そのようなコンプライアント部材の例は、カリフォルニア州リバーモアのFormfactor Corporationによって市販される微小コンタクトプローブ、又は米国特許第５，９００，７３８号、同第６，０４３，５６３号、同第６，０４９，９７６号及び同第６，１８４，０５３号に記述されるようなコンタクトプローブである。
【００１４】
いくつかの半導体ＤＵＴは、コンパレータ１６６において信号を確実に測定できるように、ＤＩＢ、及びテスタチャネル内に存在する任意の負荷（たとえば、５０オームドライバ負荷）を通じて応答信号を送出するだけの十分な電流を供給する。しかしながら、低電力のデバイスは、１０ｐＦ以下のキャパシタンス及び無視できる抵抗を有する負荷しか駆動することができないことがあることがわかっている。テスタによって与えられる負荷を駆動することは、高い周波数の信号を出力するデバイスほど困難になる。これらの状況では、従来のテスタインターフェースでは十分ではない。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
それゆえ、テスタと被試験デバイスとの間の改善されたインターフェース、特に低電力／高周波数の信号において動作するデバイスを試験するための改善されたインターフェースが必要とされる。
【課題を解決するための手段】
【００１６】
一態様では、本発明は、自動試験システムのインターフェースにおいて用いるためのウェーハに関する。ウェーハは、第１の側にある複数のコンタクトと第２の側にある複数のコンタクトとを有する。複数のバッファがウェーハ内に形成され、それぞれ１つの入力及び１つの出力を有し、各バッファの入力及び出力は第２の側にあるコンタクトに結合される。
【００１７】
別の態様では、本発明は、第１の側及び第２の側を有する第１の部材を備える自動試験システムのためのインターフェースに関する。第１の部材は、第１の側及び第２の側のそれぞれの上に形成される複数のコンタクトを有する。第１の側にある複数のコンタクトは、自動試験システム上のコンタクトとインターフェースするために配置される。第１の部材は、それぞれが１つの入力及び１つの出力を有する複数のバッファ増幅器を有し、各バッファ増幅器の入力が第２の側にある１つのコンタクトに接続される。そのインターフェースは、第１の側及び第２の側を有する第２の部材を有する。第２の部材は、第１の側にある複数のコンタクトと、第２の側にある複数のプローブと、複数の導電性部材とを有し、各導電性部材は、第１の部材の第２の側にある１つのコンタクトを第２の部材の第１の側にある１つのコンタクトに接続する。
【００１８】
別の態様では、本発明は、所定のパターンの試験箇所を有するデバイスを試験するためにテスタを動作させる方法に関する。その方法は、複数のバッファ増幅器を含む汎用部材を配設すること、汎用部材を、所定のパターンの試験箇所に一致するパターンを有する複数のコンプライアント部材を含むデバイス特有部材とインターフェースさせること、テスタからの刺激信号を、汎用部材及びデバイス特有部材を通じて、被試験デバイス上の試験箇所までルーティングすること、並びに被試験デバイス上の試験箇所からの出力を、デバイス特有部材上のコンプライアント部材及び汎用部材上のバッファを通じて、テスタまでルーティングすることを含む。
【００１９】
添付の図面は、縮尺どおりに描くことを意図していない。図面では、種々の図に示される、それぞれ同一の、又は概ね同一の構成部品は類似の数字によって表される。明瞭にするために、全ての図において、全ての構成部品が番号を付されるとは限らない。
【発明を実施するための最良の形態】
【００２０】
本発明は、それを適用する際に、以下の説明において述べられるか又は図面において示される構成部品の構成及び配列の細部には限定されない。本発明は、他の実施形態も可能であり、種々の態様で実行又は実施することができる。また、本明細書において用いられる表現及び用語は、説明することを目的としており、限定するものと見なされるべきではない。本明細書において、「含む」、「備える」又は「有する」、「包含する」、「伴う」及びそれらの活用形の使用は、その後に列挙される要素及びその等価物並びに付加的な要素を包含することを意図している。
【００２１】
図２は、改善されたインターフェース２８９を示しており、それは、テスタ１００（図１）のようなテスタと共に用いられることがある。インターフェース２８９は、ライン１８０1、１８０2、．．．１８０Nとして表される、テスタ内のチャネル、及びＤＵＴ１１０に接続する。
【００２２】
例示される実施形態では、インターフェース２８９は、汎用構成部品２４０及びカスタム化構成部品２５０を有する。カスタム化構成部品２５０は、特定のＤＵＴの機構に基づいて規定される機構を含む。たとえば、その構成部品は、特定のＤＵＴ上の試験箇所と位置合わせされるように配置されるプローブを含む。対照的に、汎用構成部品２４０は、特定のＤＵＴの種類のためにカスタム化されていない回路を有し、数多くの異なる種類のデバイスで用いられることができる。例示する実施形態では、汎用構成部品２４０は、低電力の信号及び／又は高周波数の信号を出力するデバイスとインターフェースするための回路を含む。
【００２３】
構成部品間の接続はコネクタを通じて行われ、コネクタとして、インターポーザ又は他の適当な形のコネクタを用いてもよい。汎用構成部品２４０は、コネクタ２４５を通じてテスタ１００に接続され、コネクタ２５５を通じてカスタム化構成部品２５０に接続される。
【００２４】
汎用構成部品２４０は基板を備える。一実施形態では、基板は、その上に回路素子を製造することができるタイプから成る。たとえば、シリコン、ガラス又はセラミックを用いてもよい。以下で一例として用いられる一実施形態では、汎用構成部品２４０は、半導体デバイスの製造において基板として頻繁に用いられるようなウェーハである。汎用構成部品２４０の一部である回路は、従来の半導体製造技術を用いて、そのような基板上に製造してもよい。汎用構成部品２４０は、限定はしないが、ウェーハを貫通してバイアをエッチングすること等のマイクロマシニング技法に加えて、リソグラフィ、エッチング、メタライゼーションを含む、標準的な半導体デバイス処理方法を用いて製造することができる。
【００２５】
代替の実施形態では、汎用構成部品２４０の基板に、半導体チップを実装してもよい。そのような製造技法は当業者には既知である。
汎用構成部品２４０は、調整して、又は調整することなく、テスタ１００とＤＵＴ１１０との間で信号を通過させる回路を含んでもよい。また汎用構成部品２４０は、信号を生成又は測定する回路も含んでもよい。したがって、汎用構成部品２４０内に存在する回路は、従来からテスタチャネル内に存在することがある任意の数の素子を含んでもよいか、又は従来のチャネルエレクトロニクス内には存在しない付加回路も含んでもよい。汎用構成部品２４０上にある回路の例は、スイッチ及びバッファを含む。バッファは、フォロワ、増幅器、ドライバ又はコンパレータのような、任意の適当な形で存在することができる。
【００２６】
汎用構成部品２５０はさらに、コネクタ２５５を介して、カスタム化構成部品２５０に接続される。例示する実施形態では、カスタム化構成部品２５０は２つの方法でカスタム化される。第１に、その構成部品は、その構成部品がインターフェースすべき特定のタイプのデバイス上の試験箇所の位置に基づいてカスタム化される。第２に、その構成部品は、カスタム化相互接続を提供し、その相互接続は、特定のタイプのデバイスとインターフェースするための所望の機能を実行するように、汎用構成部品２４０上の回路を構成する。
【００２７】
一実施形態では、カスタム化構成部品２５０も、その上に導電性経路を形成することができる材料から成る基板上に製造される。たとえば、シリコン、ガラス又はセラミックを用いることができる。以下で一例として用いられる一実施形態では、カスタム化構成部品２５０は、半導体デバイスの製造時に従来から用いられるようなウェーハ上に形成される。カスタム化構成部品２５０は、限定はしないが、ウェーハを貫通してバイアをエッチングすること等のマイクロマシニング技法に加えて、リソグラフィ、エッチング、メタライゼーションを含む、標準的な半導体デバイス処理方法を用いて製造することができる。
【００２８】
カスタム化構成部品２５０は、カスタム化構成部品２５０をＤＵＴ１１０上の試験箇所に接続するコンプライアント部材２７０1、２７０2、．．．２７０Nを有する。コンプライアント部材は、従来技術のプローブカード内にプローブを形成するのと同じようにして形成することができる。別法では、Slocum他に対する米国特許第６，４９７，５８１号に記述されるような構造を用いてもよく、その特許は参照により本明細書に援用される。
【００２９】
図３Ａは、インターフェース２８９の一実施形態を示す。この実施形態では、汎用構成部品２４０及びカスタム化構成部品２５０はそれぞれ、汎用ウェーハ３４０及びカスタム化ウェーハ３５０として与えられる。
【００３０】
汎用ウェーハ３４０は、それぞれが、信号が汎用ウェーハ３４０の一方の表面上にある導電性コンタクトから反対側まで進むことができるようにするバイア３４２1、３４２2、３４２3のような複数のバイアを有する。バイアは、マイクロマシニングによってウェーハ３４０を貫通する穴を形成し、その穴を金属のような導体でめっきすること等の任意の既知のプロセス（工程）によって形成することができる。
【００３１】
汎用ウェーハ３４０は、テスタ１００とＤＵＴ１１０との間での信号の通過を調整するのを助けるための回路を含んでもよい。例示される実施形態では、汎用ウェーハ３４０は複数のバッファを含み、簡単にするために、そのうちの１つのフォロワ３４３が示される。説明される実施形態では、フォロワ３４３は比較的大きな入力インピーダンスを有し、そのため、その入力において信号に与える負荷は非常に小さい。フォロワ３４３は、それらが接続されてもよいテスタ１００内の回路によって与えられることがあるような負荷を駆動できるようにする出力特性を有する。たとえば、コンパレータ１６６及びドライバ１６２（図１）を、ＤＵＴ１１０の出力によって駆動してもよい。本明細書において、バッファは、利得が１の増幅器として例示され、比較的低電力の動作を実現し、「フォロワ」増幅器と呼ばれることがある。しかしながら、任意の適当な形のバッファを用いてもよい。
【００３２】
汎用ウェーハ３４０は複数の半導体スイッチも含み、簡単にするために、そのうちの１つのスイッチ３４４が示される。３４４のようなスイッチとして、簡単なオン／オフタイプのスイッチを用いてもよく、それは伝送ゲートと呼ばれることもある。スイッチ３４４は、非常に低いオン抵抗を有することが好ましい。しかしながら、スイッチのために適した任意の構造を用いてもよい。
【００３３】
スイッチ３４４及びフォロワ３４３のような半導体デバイスの入力及び出力への接続は、３４２4、３４２6及び３４２7のようなバイアを通じて行われる。
既知の半導体処理技法に従って、半導体デバイスをウェーハ内に形成することができる。そのようなデバイスは電源接続を必要とし、それは明らかには示していないが、テスタ１００に接続するバイアを通じて与えることができる。
【００３４】
カスタム化ウェーハ３５０は、ＤＵＴ１１０に合わせて形成されたカスタム相互接続を有する。２７０1及び２７０2のようなコンプライアント部材が、ＤＵＴ１１０上の試験箇所と位置合わせされる。２７０1及び２７０2のようなコンプライアント部材への接続は、バイア３５３1、３５３2及び３５３4のようなバイアを通じて行われる。バイア３５３1、３５３2及び３５３4は、カスタム化ウェーハ３５０の汎用ウェーハ３４０に面する表面上にあるコンタクト部分を含み、それらのコンタクト部分を、汎用ウェーハ３４０上の適当なバイアに容易に接続できるようにする。カスタムウェーハ３５０の表面上のコンタクトのパターンは、汎用ウェーハ３４０の向かい合った表面上のコンタクトのパターンと同じであることが好ましい。
【００３５】
さらに、カスタム化ウェーハ３５０は、ＤＵＴ１１０上の試験箇所に接続されない、３５３3及び３５３5のような導電性経路を含む。そうではなく、これらの導電性経路は、ＤＵＴ１１０を試験するために必要とされる機能を実行するように汎用ウェーハ３４０を構成するために、汎用ウェーハ３４０内のコンタクト箇所と接続する。そのような導電性経路を用いて、テスタ１００とＤＵＴ１１０との間の信号経路を変更してもよい。汎用ウェーハが用いられるときであっても、カスタム化ウェーハ３５０によって、適当な特性を有する信号経路を形成できるようになる。たとえば、低電力構成、フライバイ（fly-by）構成及び５０オーム構成のために有用である信号経路を設けることができる。
【００３６】
低電力出力信号を生成するＤＵＴ１１０上の試験箇所に接続するために、低電力構成が望ましい。そのような試験箇所は、コンパレータ１６６への信号経路を駆動するだけの十分の電力レベルを有しない。低電力構成は、ＤＵＴ１１０によって生成される応答信号が低電力であるが、比較的大きな負荷（たとえば、５０オーム負荷）を有するテスタ１００内へのラインを駆動しなければならないときに有用である。
【００３７】
試験箇所２１１2の場合の低電力構成が図３Ｂ及び図３Ｃに示される。信号を出力するだけの試験箇所、又は信号を択一的に入力又は出力することができる試験箇所で低電力構成が用いられてもよい。試験箇所が出力しかしない場合には、信号をテスタからデバイスまで送出する必要はないであろう。したがって、別法では、図３Ｂ及び図３Ｃの構成は、入力及び出力の両方の動作を有する試験箇所の場合に用いることができる。入力特性だけを有する試験箇所の場合、図３Ｂの構成だけを用いることができる。出力特性だけを有する試験箇所の場合、図３Ｃの構成だけを用いることができる。
【００３８】
図３Ｂでは、インターフェース２８９が、信号を試験箇所２１１2に送出するための信号経路３７３を与える。この簡略化された例示では、テスタ１００内のチャネルにバイア３４２5が接続される。そのチャネルからの駆動信号は、カスタム化ウェーハ３５０内のバイア３５３5に接続される。そこで、その信号は、カスタム化ウェーハ３５０の表面上にある第２のバイアへの導電性トレース上にルーティングされ、汎用ウェーハ３４０に接続し戻される。汎用ウェーハ２４０内で、駆動信号はスイッチ３４４を通過する。信号が試験箇所２１１2に送出されるべきであるとき、スイッチ３４４は、オン状態になるように制御される。スイッチ３４４の状態は、たとえばＩ／Ｏライン１８０4上に、テスタ１００によって送出される制御信号によって設定される。駆動信号はスイッチ３４４を通過して、その後、カスタム化ウェーハ３５０に接続し戻され、そこで、バイア３５３4を通って、試験箇所２１１2に渡される。
【００３９】
図３Ｃでは、インターフェース２８９が、試験箇所２１１2からテスタ１００までの低電力信号のための信号経路３７５を与える。試験箇所２１１2からの低電力出力をルーティングするために、Ｉ／Ｏライン１８０4上に送出される信号によって、スイッチ３４４がオフ状態に設定される。この構成では、バイア３４２5を通じて試験箇所２１１2に接続されたテスタ１００内の駆動回路は、スイッチ３４４から分離され、ＤＵＴ１１０の出力に負荷をかけない。しかしながら、フォロワ３４３は、コンプライアント部材２７０2及びＤＵＴ１１０上の対応する試験箇所に接続されたままである。
【００４０】
フォロワ３４３は、カスタム化ウェーハ３５０内の接続３５３3を通じてＤＵＴ１１０によって生成される応答信号を送信する。その信号経路は、汎用ウェーハ３４０内のバイア３４２3に沿って、１８０3（図３Ａ）のようなラインまで続いており、テスタ１００の中に入る。フォロワ３４３は、ＤＵＴ１１０の出力に低い負荷を与えるが、テスタ１００に、測定することができる信号を与えることができる。
【００４１】
その後、その応答信号を、試験プログラムの要求に応じて、テスタによってさらに処理してもよい。たとえば、コンパレータ１６６（図１）において、信号のレベルを測定してもよい。この実施形態では、フォロワ３４３はバッファとしての役割を果たし、増幅は行わない。
【００４２】
フライバイ構成では、ＤＵＴ１１０上の試験箇所は常に、駆動入力ライン及び比較出力ラインの両方に接続される。図３Ｄは、フライバイ試験のための信号経路３７７を伴って構成されるインターフェース２８９を例示する。この構成では、刺激信号が、テスタ１００によって、ライン１８０2（図３Ａ）のようなライン上に与えられ、コネクタ２４５を通って、汎用ウェーハ３４０内のバイア３４２2内に送信される。次に、刺激信号は、コネクタ２５５を通って、カスタム化ウェーハ３５０に入る。その後、刺激信号は、カスタム化ウェーハ３５０のバイア３５２2を通って、ＤＵＴ１１０上の試験箇所に加えられる。応答信号が、バイア３５３1及びバイア３４２1を通過する。この構成では、応答信号は、ライン１８０1（図３Ａ）のようなラインへのテスタコネクタ内のチャネルによって検出することができる。
【００４３】
多数の他の試験箇所構成が可能である。たとえば、汎用ウェーハ３４０の中を貫通するバイアのうちの１つを２７０1のようなコンプライアント部材に接続することによって、５０オーム構成を形成することができる。図３Ｅは、５０オーム信号のために形成される信号経路３７９を示す。この構成では、１つのラインが、試験箇所刺激信号及び応答信号のための駆動入力及び比較出力の両方のラインとしての役割を果たす。そのような構成は、たとえば、ＤＵＴ１１０上の試験箇所が、テスタ１００によって与えられる負荷を駆動するだけの十分な電力を出力できる場合に用いることができる。
【００４４】
図４Ａ、図４Ｂ、図５Ａ及び図５Ｂは、インターフェース２８９の構成部品の構成のさらなる詳細を示す。図４Ａは、一実施形態による汎用ウェーハ４４０の断面図を示しており、汎用ウェーハ４４０は、コンタクト、バイア及び回路を有する基板４４５を備える。汎用ウェーハ４４０は、任意の適当な材料から成り、所望の電子的特性及び機械的特性を有する本体４４５を含む。たとえば、電子回路が基板上に製造される場合には、シリコンウェーハが好ましいと思われる。基板上にチップが実装される場合には、ガラス又はセラミックが好ましいと思われる。
【００４５】
汎用ウェーハ４４０の一方の側から他方の側への電気的接続を可能にするために、本体を貫通してバイア４４２をエッチングすることができる。たとえば、マイクロマシニング技法を用いることができる。シリコン又はガラスを貫通してバイアホールをディープエッチングすることは、既知のマイクロマシニング技法である。３００℃を下回る低い基板温度及びＳＦ6／Ｏ2ガス化学作用による異方性イオンエッチングを用いるとき、１０μｍ／分程度の高いシリコンエッチング速度が可能であり、それによりバイア４４２をエッチングできるようになる。バイア４４２を任意の適当な金属で被覆して、本体の表側と裏側との間に電気的接続を形成してもよい。たとえば、スパッタリング技法を用いて、深い穴の中に金属の厚い層を堆積し、それにより、穴を満たし、電気的接続を形成してもよい。
【００４６】
本体の両側に金属コンタクト４４１が形成される。コンタクト４４１は、コネクタ２４５及び２５５内のピン又は他のコンタクト部材のための電気的なコンタクトパッドとしての役割を果たす。金属コンタクト４４１は、ウェーハ全体にわたって金属層を堆積してリソグラフィステップによってコンタクトエリアをパターニングすること等の任意の適当な手段によって形成してもよい。
【００４７】
図４Ａの例示では、本体４４５内に形成される回路が、スイッチ４４４及びフォロワ４４３によって示される。図４Ａは、本体４４５内に形成される２つの構成部品だけを示す。数多くの応用形態では、多数の他の回路素子を形成することが好ましいであろう。本体４４５がシリコンのような半導体である場合には、この回路は、シリコン内に直に製造してもよい。たとえば、スイッチ４４４及びフォロワ４４３はいずれも、標準的なシリコンＣＭＯＳ又はバイポーラ技術で製造することができる。回路が本体内に製造される場合には、デバイスチャネルの金属汚染を避けるために、その回路製造は、バイア及びコンタクトメタライゼーションの前に行うことができる。製造されると、スイッチ４４４及びフォロワ４４３の回路は、金属相互接続を用いて、互いに、かつ適当なコンタクト４４１と相互接続することができる。
【００４８】
ガラス、セラミック、又はガラス−セラミック本体が用いられる代替の実施形態では、マルチチップモジュールを形成するのと概ね同じようにして、基板上にチップを実装して、１つ又は複数の金属面を相互接続してもよい。そのようなモジュールでは、チップとして標準的な市販の部品を用いてもよく、そのチップは、たとえば、はんだバンプボンディングを含む、任意の都合の良い技法で基板に実装することができる。マルチチップモジュールの形成に関連する詳細は、当該技術分野において既知である。
【００４９】
図４Ｂは、汎用ウェーハ４４０の斜視図を示す。この実施形態では、コンタクト４４１が、本体４４５の表面上に１つの配列を形成する。たとえば、図４Ｂは、汎用ウェーハ４４０の一方の側の、特定の密度を有するコンタクトの長方形の配列を示すが、コンタクトは、ウェーハ４４０のいずれかの側に、任意の所望の構成で配列してもよい。コンタクト位置は、コネクタ２４５及び２５５のピンレイアウトと一致することが好ましい。
【００５０】
汎用ウェーハ４４０に、各タイプの接続を形成するために必要とされる構造の多数の複製物を形成することが好ましい。たとえば、図３Ｂ及び図３Ｃに関連して先に示されたような低電力接続を形成するために、汎用ウェーハ３４０内の２つの５０オーム接続、バッファ増幅器及びスイッチが相互接続される。ＤＵＴに対して複数の低電力接続を確立できるようにするために、汎用ウェーハ４４０は、そのような構成部品をグループ化したもので製造することが好ましい。同様に、フライバイ接続は、２つの５０オームバイアを必要とする。汎用ウェーハ４４０内に、複数の５０オーム接続が設けられることが好ましい。
【００５１】
図５Ａは、カスタムウェーハ５５０の一実施形態の断面を示す。この実施形態では、カスタムウェーハ５５０は本体５５５を有する。本体５５５として、所望の電子的特性及び機械的特性を有する任意の適当な材料を用いてもよい。たとえば、シリコン、ガラス、セラミック又はガラス−セラミックを用いることができる。カスタムウェーハ５５０上には、コンタクト、バイア及びコンプライアント部材５７０も形成される。コンプライアント部材５７０は、コンタクトプローブとしての役割を果たす。カスタムウェーハ５５０上のコンタクトプローブの位置は、カスタムウェーハ５５０で試験されるＤＵＴのタイプに合わせられる。
【００５２】
カスタムウェーハの両側を電気的に接続できるようにするために、既知のマイクロマシニング法を用いて、基板を貫通してバイア５５２がエッチングされる。たとえば、シリコン又はガラスを貫通してバイアホールをディープエッチングすることは、既知のマイクロマシニング技法である。バイア５５２は、任意の適当な金属で被覆（メタライズ）され、本体の表側と裏側との間に電気的接続が形成される。たとえば、スパッタリング技法を用いて、深い穴の中に金属の厚い層を堆積し、それにより穴を満たして、電気的接続を形成してもよい。
【００５３】
金属コンタクト５５１は、基板の両側に形成される。コンタクト５５１は、コネクタ２４５及び２５５内のピン又は他のコンタクト部材のための電気的なコンタクトパッドとしての役割を果たす。たとえば、ウェーハ全体にわたって金属層を堆積し、リソグラフィステップを用いてコンタクトエリアをパターニングすることによって、金属コンタクト５５１を形成することができる。
【００５４】
カスタムウェーハ５５０の少なくとも片側に金属接続５５３も存在し、コンタクトパッド５５４を接続できるようにする。接続５５３によって、大きく変更することなく、刺激信号を汎用ウェーハに戻すことができるか、又は汎用ウェーハ４４０の構成部品を接続して、試験されるＤＵＴのタイプのためのインターフェースを構成することができる。
【００５５】
図５Ｂは、カスタムウェーハ５５０の斜視図を示す。この実施形態では、コンタクト５５３は、２５５（図２）のような隣接するコネクタと接続できるようにする配列を形成する。ウェーハ５５０のＤＵＴ１１０に面する側にあるコンタクトは、ＤＵＴ上の所望の試験箇所を精査するために配列されることが好ましい。
【００５６】
こうして、本発明の少なくとも１つの実施形態のいくつかの態様を説明したが、種々の改変、変更及び改善が当業者には容易に気付くであろうことは理解される。
たとえば、導電性経路は、「バイア」を用いて、ウェーハを貫通して形成されるものとして説明している。導電性経路は、バイア、トレース又は他の構造、あるいは複数の構造の任意の組み合わせを用いて形成してもよい。
【００５７】
また、信号調整回路が汎用ウェーハ３４０上に製造されることを説明している。汎用ウェーハ３４０内の回路の代わりに、又はそれに加えて、カスタム化ウェーハ３５０が回路を含むこともできる。
【００５８】
さらに、汎用ウェーハ３４０を用いて形成することができる３つのタイプの接続を説明している。本発明は、いずれか１つのタイプの試験箇所構成に限定されることはなく、ＤＵＴ１１０上の異なる試験箇所に対して、異なる構成を用いてもよい。また、低電力構成、フライバイ構成及び５０オーム構成だけを説明したが、これらは、形成されることがある接続のタイプの例であり、本発明を用いて、任意の数の他の構成を実現することができる。
【００５９】
別の例として、カスタムウェーハ５５０及び汎用ウェーハ４４０の種々の代替の実施形態が実現可能である。たとえば、汎用ウェーハ４４０内の回路素子の数を変更して、刺激信号又は応答信号のいずれかにおいて所望の処理を実行してもよい。また、ウェーハの両側を相互接続するためにバイアが用いられたが、他の技法も可能であり、本発明は、提示される具体的な例には限定されない。
【００６０】
また、ＤＵＴ１１０からテスタ１００に進む信号をバッファリングするために、汎用ウェーハ３４０が、利得が１のフォロワを含むことを説明した。バッファリングは、利得も与える回路によって、又は増幅器以外の回路によって提供してもよい。
【００６１】
さらに、カスタム構成部品が少なくとも２つの方法で、すなわち、ＤＵＴ上の試験箇所と位置合わせされるプローブを設けることによって、及び汎用構成部品内の汎用回路を相互接続することによって、汎用構成部品をカスタム化することを説明した。これらの機能は、汎用構成部品の同じ側又は反対側に実装してもよい物理的に別個の要素によって形成してもよい。
【００６２】
そのような改変、変更及び改善は本開示の一部であることが意図されており、本発明の精神及び範囲内にあることが意図されている。したがって、これまでの説明及び図面は例示にすぎない。
【図面の簡単な説明】
【００６３】
【図１】従来技術の試験システムのブロック図である。
【図２】テスタと被試験デバイスとの間のインターフェースのブロック図である。
【図３Ａ】テスタと被試験デバイスとの間のインターフェースの概略図である。
【図３Ｂ】特定の機能を果たすために構成される、図３Ａのインターフェースの概略図である。
【図３Ｃ】特定の機能を果たすために構成される、図３Ａのインターフェースの概略図である。
【図３Ｄ】特定の機能を果たすために構成される、図３Ａのインターフェースの概略図である。
【図３Ｅ】特定の機能を果たすために構成される、図３Ａのインターフェースの概略図である。
【図４Ａ】本発明の一実施形態による汎用ウェーハを示す断面図である。
【図４Ｂ】本発明の一実施形態による汎用ウェーハを示す斜視図である。
【図５Ａ】本発明の一実施形態によるカスタム化ウェーハを示す断面図である。
【図５Ｂ】本発明の一実施形態によるカスタム化ウェーハを示す斜視図である。
【図１】
2008517267.tif 000003
【図２】
2008517267.tif 000004
【図３Ａ】
2008517267.tif 000005
【図３Ｂ】
2008517267.tif 000006
【図３Ｃ】
2008517267.tif 000007
【図３Ｄ】
2008517267.tif 000008
【図３Ｅ】
2008517267.tif 000009
【図４Ａ】
2008517267.tif 000010
【図４Ｂ】
2008517267.tif 000011
【図５Ａ】
2008517267.tif 000012
【図５Ｂ】
2008517267.tif 000013
【国際調査報告】
2008517267.tif 000014
2008517267.tif 000015
2008517267.tif 000016
2008517267.tif 000017