(57)【要約】  光導波路アセンブリ（２０）が、一体型整列機構（２２）を有する。導波路アセンブリは、整列機構を形成する前、導波路を基板（２６）上に作製し、導波路の一部を除去して、基板を露わにし、整列機構を基板に形成することによって、形成する。一体型整列機構（２２）を有する平面導波路アセンブリ（２０）は、基板（２６）をエッチストップ層（２８）でコーティングすることによって製造する。整列機構パターン（３０）を、エッチストップ層（２８）に形成する。整列機構パターン（３０）は、フォトリソグラフィおよびエッチプロセスを用いて作製する。整列機構パターン（３０）をエッチストップ層（２８）に作製した後、導波路（３２）を、基板（２６）、および整列機構パターン（３０）を有するエッチストップ層（２８）の上に成長させる。次に、導波路（３２）を、整列機構パターン（３０）が先に作製された領域でエッチングして、パターン（３０）を露出させる。先に作製された整列機構パターン（３０）を使用して、別のエッチを行って、精密な整列機構（２２）を作る。整列機構（２２）は、Ｖ溝、Ｕ字形溝、台形溝、または矩形溝である。
2008505355.tif 000002
【特許請求の範囲】
【請求項１】
光学デバイスのための一体型整列機構を有する導波路を形成するための方法であって、
導波路を基板上に作製する工程と、
前記導波路の一部を除去して、前記基板を露わにする工程と、
前記光学デバイス整列機構を、前記露わになった基板に形成する工程とを含む方法。
【請求項２】
導波路を前記基板上に作製する前、整列機構パターンを前記基板上に設ける工程をさらに含み、
導波路を前記基板上に作製する工程が、導波路を前記整列機構パターンの上に作製する工程を含み、前記導波路の一部を除去して、前記基板を露わにする工程が、前記整列機構パターンを露わにする工程を含む、請求項１に記載の方法。
【請求項３】
整列機構パターンを前記基板上に設ける工程が、
前記基板をエッチストップ層でコーティングする工程と、
前記エッチストップ層をパターンマスクでパターン形成する工程と、
前記エッチストップ層をエッチングして、前記整列機構パターンを形成する工程とを含む、請求項２に記載の方法。
【請求項４】
前記基板をエッチストップ層でコーティングする工程が、前記基板を、３００から６０００Åの範囲内の厚さを有する窒化ケイ素でコーティングする工程を含む、請求項３に記載の方法。
【請求項５】
前記エッチストップ層をエッチングする工程が、反応性イオンエッチングを含む、請求項３に記載の方法。
【請求項６】
導波路を作製する工程が、
下部クラッディング層を前記基板の上に堆積させる工程と、
導波路コア層を前記下部クラッディング層の上に堆積させる工程とを含む、請求項１に記載の方法。
【請求項７】
導波路を作製する工程が、
上部クラッディング層を前記導波路コア層の上に堆積させる工程をさらに含む、請求項６に記載の方法。
【請求項８】
前記下部クラッディング層が１０〜５０μｍの範囲内の厚さを有し、前記導波路コア層が０．１〜６３μｍの範囲内の厚さを有する、請求項６に記載の方法。
【請求項９】
前記上部クラッディング層を堆積させる前、別々の導波路を前記導波路コア層に形成する工程をさらに含む、請求項７に記載の方法。
【請求項１０】
前記導波路の一部を除去して、前記基板を露わにする工程が、前記導波路コア層および前記下部クラッディング層をエッチングする工程を含む、請求項６に記載の方法。
【請求項１１】
前記導波路の一部を除去して、前記基板を露わにする工程が、前記上部クラッディング層、前記導波路コア層、および前記下部クラッディング層をエッチングする工程を含む、請求項７に記載の方法。
【請求項１２】
整列機構を前記基板に形成する工程が、前記整列機構をウェットエッチングする工程を含む、請求項１に記載の方法。
【請求項１３】
前記導波路の一部を除去して、前記基板を露わにする工程が、整列機構パターンを前記導波路に形成する工程を含む、請求項１に記載の方法。
【請求項１４】
光ファイバおよび光導波路を受動的に整列させるための方法であって、
下部クラッディング層を基板上に堆積させる工程と、
導波路コア層を前記下部クラッディング層上に堆積させる工程と、
前記光導波路を前記導波路コア層から作製する工程と、
前記導波路コア層および前記下部クラッディング層の一部を除去して、前記基板を露わにする工程と、
前記露わになった基板をエッチングして、整列溝を前記基板に形成する工程であって、前記整列溝が、光ファイバを前記光導波路と整列させるように構成される工程と、
前記光ファイバを前記整列溝に配置する工程とを含む方法。
【請求項１５】
前記方法が、
前記光導波路を前記導波路コア層から作製した後、上部クラッディング層を前記光導波路上に堆積させる工程と、
前記上部クラッディング層、前記導波路コア層、および前記下部クラッディング層の一部を除去して、前記基板を露わにする工程とをさらに含む、請求項１４に記載の方法。
【請求項１６】
前記導波路コア層および前記下部クラッディング層の一部を除去して、前記基板を露わにする工程が、
整列溝パターンを前記導波路コア層および前記下部クラッディング層に形成する工程を含む、請求項１４に記載の方法。
【請求項１７】
前記上部クラッディング層、前記導波路コア層、および前記下部クラッディング層の一部を除去して、前記基板を露わにする工程が、
整列溝パターンを、前記上部クラッディング層、前記導波路コア層、および前記下部クラッディング層に形成する工程を含む、請求項１５に記載の方法。
【請求項１８】
前記下部クラッディング層を堆積させる前、整列溝パターンを前記基板上に形成する工程をさらに含む、請求項１４に記載の方法。
【請求項１９】
前記整列溝がＶ字形溝として形成される、請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、光導波路アセンブリを製造するための方法に関する。
【背景技術】
【０００２】
光導波路チップが、電気通信網などの非常にさまざまな光通信システムに使用される。光導波路チップは、シリコンもしくは二酸化ケイ素チップ、またはシリコンもしくは二酸化ケイ素ウェーハ上に作製された１つ以上の光導波路からなる実質的に平面の光回路である。１つの一般的な構造において、導波路コアは、保護下部クラッディング層と保護上部クラッディング層との間に挟まれる。
【０００３】
使用のため、導波路チップの導波路は、導波路の端部を光ファイバに結合することによって、外部回路または他のデバイスに接続される。光ファイバおよび導波路整列の正確さおよび精度は、光ファイバおよび導波路の界面において経験される光結合損失に大きく影響を及ぼす。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
一体型光ファイバ整列機構を有する光導波路が知られている。一体型整列機構を有する既知の導波路において、整列機構は、製造プロセスの始めに（米国特許第４，４７４，４２５号明細書、エス・ジェイ・パーク（Ｓ．Ｊ．Ｐａｒｋ）らによって例示されるような）、または導波路コアパターンが形成されるのと同時に（米国特許第５，６００，７４５号明細書によって例示されるような）、形成される。両方の場合、整列機構の最初の形成後、導波路構造の１つ以上の層を、整列機構上に、その後堆積させる。その後堆積された層は、使用のために整列機構を開くために、後のプロセス工程で除去しなければならない。その後堆積された層の除去は、しばしば、最初に形成された整列機構の精度の損失をもたらす。最初に形成された整列機構の精度の損失に加えて、他の困難がある。たとえば、整列機構が製造プロセスの始めに形成される場合、整列機構は非平面表面を作り、これは、その後のプロセス工程、および導波路コアパターンプロセスの均一性に悪影響を及ぼす。整列機構が、導波路コアパターンが形成されるのと同時に形成される場合、整列機構の形成は、コアの表面を汚染するかコアの表面に他の態様で悪影響を及ぼすことがある。複雑さまたは付加的な工程を製造プロセスに加えることなく、受動的整列機構の正確さを維持する一体型整列機構を有する光導波路を製造するための方法の必要がある。
【課題を解決するための手段】
【０００５】
ここで説明される本発明は、一体型整列機構を有する光導波路アセンブリ、および導波路アセンブリを形成するための方法を提供する。本発明による一実施形態において、導波路を形成するための方法は、整列機構を形成する前、導波路を基板上に作製する工程と、導波路の一部を除去して、基板を露わにする工程と、整列機構を基板に形成する工程とを含む。
【０００６】
本発明による別の実施形態において、方法は、エッチストップ層（ｅｔｃｈ  ｓｔｏｐ  ｌａｙｅｒ）を基板上に堆積させる工程と、エッチストップ層を整列機構パターンでパターン形成する工程と、導波路を、パターン形成されたエッチストップ層の上に設ける工程と、導波路の一部を除去して、パターン形成されたエッチストップ層を露わにする工程と、最後に、基板をエッチングして、整列機構を基板に形成する工程とを含む。
【０００７】
本発明によるさらに別の実施形態において、方法は、導波路を基板上に設ける工程と、導波路を整列機構パターンでパターン形成する工程と、基板から導波路の一部を除去して、整列機構マスクを設ける工程と、最後に、整列機構マスクを使用して基板をエッチングして、整列機構を基板に形成する工程とを含む。
【０００８】
一実施形態において、一体型整列機構を有する導波路は、上に導波路を有する基板と、基板と導波路との間に位置決めされたパターン形成されたエッチストップ層とを含む。
【発明を実施するための最良の形態】
【０００９】
次の詳細な説明において、本明細書の一部を形成し、本発明を実施してもよい特定の実施形態が例示として示されている添付の図面を参照する。この点に関して、「頂部」、「底部」、「前（ｆｒｏｎｔ）」、「後（ｂａｃｋ）」、「前（ｌｅａｄｉｎｇ）」、「後（ｔｒａｉｌｉｎｇ）」などの方向用語は、説明される図の向きに関して使用される。本発明の実施形態の構成要素をいくつかの異なった向きで位置決めすることができるので、方向用語は、例示のために使用され、限定的でない。他の実施形態を用いてもよく、また、本発明の範囲から逸脱することなく、構造的または論理的変更を行ってもよいことが理解されるべきである。したがって、次の詳細な説明は、限定的な意味でとられるべきではなく、本発明の範囲は、特許請求の範囲によって規定される。
【００１０】
理解を明確および容易にするため、図のいくつかの要素の寸法は大きく誇張される。また、本出願の図は、本発明による光導波路アセンブリを有する１つのチップを示す。しかし、ここで説明されるプロセスは、典型的には、ウェーハレベルで行われ、処理されたウェーハは、複数の同様の光導波路アセンブリを包含し、これらは、その後、図に示され以下で説明されるように、個別のチップにダイシングされる。
【００１１】
一体型整列機構を有する光導波路アセンブリを形成するための、ここで説明される方法は、導波路が完全に形成される後まで整列機構を作製せず、それにより、整列機構の精度を増加させ、導波路チップ作製プロセスを簡単にする。整列機構は、少し例を挙げれば、光ファイバ、ボールレンズ、グリンレンズ（ｇｒｉｎ  ｌｅｎｓｅｓ）、または微小球共振器などのさまざまな光学デバイスを整列させるために使用することができる。例示的な実施形態を、方法および結果として生じる物品を示すために提供する。
【００１２】
第１の例示的な実施形態
本発明による光ファイバ２４を位置決めするための一体型整列機構２２を有する平面導波路アセンブリ２０の一実施形態が、図１〜４に示されている。図１〜４の例示的な実施形態において、一体型整列機構２２を有する平面導波路アセンブリ２０は、基板２６をエッチストップ層２８でコーティングすることによって製造する。整列機構パターン３０を、基板２６上の導波路アセンブリ２０ごとのエッチストップ層２８に形成する。整列機構パターン３０は、フォトリソグラフィおよびエッチプロセスを用いて作製する。整列機構パターン３０をエッチストップ層２８に作製した後、導波路３２を、基板２６、および整列機構パターン３０を有するエッチストップ層２８の上に成長させる。次に、導波路３２を、整列機構パターン３０が先に作製された領域でエッチングして、パターン３０を露出させる。先に作製された整列機構パターン３０を使用して、別のエッチを行って、精密な整列機構２２を作る。整列機構２２は、Ｖ溝として示されているが、Ｕ字形溝、台形溝、または矩形溝を含む他の断面プロファイルも有することができる。第１の例示的な実施形態を形成するために用いられる方法の詳細を以下でより詳細に説明する。
【００１３】
整列機構パターニング
基板２６、たとえば、シリコンウェーハ（ドープされたまたはドープされていない）を、従来のクリーニングプロセスを用いてクリーニングし、既知の堆積技術を用いて、一方または両方の側で、エッチストップ層２８でコーティングする。エッチストップ層２８は、必要なプロセス温度に耐え、かつ以下で説明されるような整列機構を形成するために用いられる最終エッチングプロセスに耐える能力に基いて選択される材料から形成する。たとえば、最終エッチングプロセスがＫＯＨエッチである場合、エッチストップ層２８のための適切な材料としては、窒化ケイ素、金、クロム−金、ニクロム、ハフニウム、酸化ハフニウム、ホルミウム、酸化ホルミウム、フッ化マグネシウム、酸化マグネシウム、酸化タンタル、バナジウム、タングステン、ジルコニウム、酸化ジルコニウムが挙げられる。エッチストップ層２８は、既知のプロセスによって基板２６上に堆積させる。たとえば、適切な技術としては、熱蒸着、低圧化学蒸着（ＬＰＣＶＤ）、およびプラズマ化学蒸着（ＰＥＣＶＤ）が挙げられるが、これらに限定されない。
【００１４】
例示的な実施形態において、エッチストップ層２８を形成するために使用される材料は、窒化ケイ素（Ｓｉ3Ｎ4）であり、３００〜６０００Åの範囲内の厚さで、低圧化学蒸着（ＬＰＣＶＤ）プロセスを用いて、次の条件に従って付与する。
ＮＨ3：１００〜５００ｓｃｃｍ、
ジクロロシラン（ＤＣＳ）：５０〜５００ｓｃｃｍ、
圧力：２００〜４００ｍＴｏｒｒ、
Ｎ2：５００〜３００ｓｃｃｍ、
温度：７００〜１１３０℃。
【００１５】
ヘキサメチルジシラザンなどのコーティング接着促進剤を、エッチストップ層２８の上に堆積させ、次に、ポジティブフォトレジスト（たとえば、シップリー（Ｓｈｉｐｌｅｙ）ＰＲ１８１３）を接着促進剤の上にコーティングする。接着促進剤およびフォトレジストは、たとえば、スピンコーティングまたは他の適切な既知の技術によって、付与することができる。次に、構造を約９６℃で約３０分間焼成する。次に、フォトレジストを、ウェーハに整列された整列機構パターンマスクを使用して、露出させ、次に、従来の技術を用いて現像する。エッチストップ層２８をエッチングして、整列機構パターン３０を形成する。任意の適切な既知のエッチング技術を用いることができる。例示的な実施形態において、ドライエッチ技術を使用する。たとえば、反応性イオンエッチ（ＲＩＥ）プロセス、特に、誘導結合プラズマ（ＩＣＰ）プロセスを、次の条件に従って行うことができる。
Ｃ4Ｆ8：１０〜５０ｓｃｃｍ、
Ｏ2：０．５〜５ｓｃｃｍ、
ＲＦ電力：５０〜１００Ｗ、
ＩＣＰ電力：１０００〜１８００Ｗ、
圧力：４〜１０ｍＴｏｒｒ。
エッチング後、フォトレジストを剥離し、図２に示されているように、基板２６上に整列機構パターン３０を有するエッチストップ層２８を残す。上で示されたように、わかりやすくするために、図２は、整列機構パターン３０を有する１つのチップのみを示す。実際には、複数の導波路チップを１つのウェーハから形成し、整列機構パターン形成プロセスの間、複数の整列機構パターン３０をウェーハ上に形成する。次に、ウェーハを光導波路３２の作製のために準備する。
【００１６】
導波路作製
導波路の作製前、ウェーハおよび整列機構パターンを、好ましくは、プリプラズマクリーン（ｐｒｅ−ｐｌａｓｍａ  ｃｌｅａｎ）などでクリーニングする。次に、導波路を、従来の技術を用いて作製する。図１〜４に示された第１の例示的な実施形態において、導波路３２は、低屈折率下部クラッディング層（ｃｌａｄｄｉｎｇ  ｌａｙｅｒ）４２と低屈折率上部クラッディング層４４との間に挟まれた高屈折率コア４０を含む。ここで使用される導波路３２の構造は、例示にすぎず、ここで説明され請求される本発明は、いかなる導波路構造でも等しく有用である。代替実施形態において、導波路３２は、他の既知の構造を有し、他の既知のプロセスを用いて作製される。例として、導波路３２は、イオン交換プロセスを用いて作製することができるか、ストリップ線路ペデスタル反共振反射型（ｓｔｒｉｐｌｉｎｅ  ｐｅｄｅｓｔａｌ  ａｎｔｉ−ｒｅｓｏｎａｎｔ  ｒｅｆｌｅｃｔｉｎｇ）光導波路構造であることができる。
【００１７】
第１の例示的な実施形態において、図３ａに示されているように、１０〜５０μｍの範囲内の厚さを有する低屈折率下部クラッディング層４２（例示的な実施形態においてドープされていないＳｉＯ2）を、パターン形成されたエッチストップ層２８の上に、プラズマ化学蒸着（ｐｌａｓｍａ−ｅｎｈａｎｃｅｄ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）（ＰＥＣＶＤ）技術を用いて、次の条件に従って堆積させる。
ＳｉＨ4：１０〜３０ｓｃｃｍ、
Ｎ2Ｏ：５００〜２０００ｓｃｃｍ、
Ｎ2：１００〜１０００ｓｃｃｍ、
ＲＦ電力：５０〜２００ｓｃｃｍ、
圧力：１０００〜２０００ｍＴｏｒｒ、
温度：３００〜４００℃。
堆積後、下部クラッディング層４２を７００℃〜１４００℃で２〜８時間アニールする。
【００１８】
代替実施形態において、整列溝を形成するために用いられるその後のプロセスと適合する限り、フッ化マグネシウムなどの他の低屈折率材料を使用することができる。たとえば、以下で説明されるように、１つの例示的な実施形態において、整列機構２２を、異方性ＫＯＨエッチなどの異方性エッチを用いて、シリコンウェーハにエッチングすることができる。ダイヤモンド状ガラス（ＤＬＧ）および多くのポリマーなどのいくつかの低屈折率材料が、ＫＯＨエッチでの使用に適合しない。しかし、例示的なＫＯＨエッチの代替方法が用いられる場合、そのような材料は使用に適することができる。
【００１９】
次に、０．１μｍから６３μｍの範囲内の厚さを有する高屈折率導波路コア層４０’（例示的な実施形態においてＧｅでドープされたＳｉＯ2）を、下部クラッディング層４２の上に堆積させる。導波路コア層４０’の厚さは、特定の用途によって変わる。たとえば、マルチモード導波路が約６３μｍまでのコア層４０’を有し、シングルモード導波路が約８μｍまでのコア層４０’を有する。例示的な実施形態において、導波路コア層４０’は、ＰＥＣＶＤ技術を用いて、次の条件に従って作製することができる。
ＳｉＨ4：１０〜５０ｓｃｃｍ、
ＧｅＨ4：０．５〜１０ｓｃｃｍ、
Ｎ2Ｏ：５００〜２０００ｓｃｃｍ、
Ｎ2：１００〜１０００ｓｃｃｍ、
ＲＦ電力：５０〜２００ｓｃｃｍ、
圧力：１０００〜２０００ｍＴｏｒｒ、
温度：３００〜４００℃。
堆積後、導波路コア層４０’を７００〜１４００℃で２〜８時間アニールする。
【００２０】
代替実施形態において、リン（ｐｈｏｓｐｈｏｒｏｕｓ）、チタン、ジルコニウム、タンタル、またはハフニウムなどの他のドーパントを、シリカ中に使用して、高屈折率コアを作ることができる。あるいは、コア層４０’は、シリコン、チタニア、ジルコニア、オキシ窒化ケイ素（ｓｉｌｉｃｏｎ  ｏｘｙｎｉｔｒｉｄｅ）（ＳｉＯＮ）、または窒化ケイ素（Ｓｉ3Ｎ4）などの高屈折率材料から作製することができる。
【００２１】
他の実施形態において、下部クラッディング層４２および導波路コア層４０’を、上で説明された好ましいＰＥＣＶＤプロセス以外のプロセスによって堆積させることができる。たとえば、他の適切な技術としては、火炎加水分解堆積（ｆｌａｍｅ  ｈｙｄｒｏｌｙｓｉｓ  ｄｅｐｏｓｉｔｉｏｎ）（ＦＨＤ）、雰囲気圧力化学蒸着（ＡＰＣＶＤ）および低圧化学蒸着（ＬＰＣＶＤ）を含む化学蒸着（ＣＶＤ）プロセス、イオン交換プロセス、スパッタリング、蒸着、電子ビーム蒸着、分子線エピタキシ、およびパルスレーザ堆積などの物理蒸着（ＰＶＤ）プロセス、またはゾル−ゲルプロセスが挙げられる。
【００２２】
アニール後、導波路コア層４０’を、スパッタリング、蒸着、および電子ビーム蒸着を含む従来の技術によって、アルミニウムで、０．２〜１μｍの範囲内の厚さでコーティングする。ポジティブフォトレジストをアルミニウム層上にコーティングし、アルミニウム層を、コアパターンマスクおよび標準フォトリソグラフィ技術を用いてパターン形成する。コアパターンマスクを、標準マスク整列技術を用いて、整列機構パターンに整列させる。次に、エッチプロセスを行って、導波路コア層４０’をエッチングし、導波路コア４０（図３ｂ）を形成する。例示的な実施形態において、ドライエッチが好ましい。たとえば、ＲＩＥエッチを、次の条件に従って行うことができる。
Ｃ4Ｆ8：１０〜５０ｓｃｃｍ
Ｏ2：０．５〜５ｓｃｃｍ
ＲＦ電力：５０〜１００Ｗ
ＩＣＰ電力：１０００〜２０００Ｗ
圧力：３〜１０ｍＴｏｒｒ
【００２３】
導波路コア４０を形成した後、上部クラッディング層４４を導波路リッジの上に設ける。上部クラッディング層４４は、既知の適切な低屈折率材料、ならびに下部クラッディング層４２および導波路コア層４０’の形成に関して述べられたような堆積プロセスを用いて設ける。例示的な実施形態において、ボロホスホシリケート（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ）ガラス（ＢＰＳＧ）上部クラッディング層４４を、５から２０μｍの範囲内の厚さに、導波路コア４０の上に、ＰＥＣＶＤを用いて、次の条件に従って成長させる。
ＳｉＨ4：１０〜５０ｓｃｃｍ
Ｂ2Ｈ6：０．１〜１０ｓｃｃｍ
ＰＨ3：０．１〜１０ｓｃｃｍ
Ｎ2Ｏ：５００〜２０００ｓｃｃｍ
Ｎ2：１００〜１０００ｓｃｃｍ
ＲＦ電力：５０〜２００ｓｃｃｍ
圧力：１０００〜２０００ｍＴｏｒｒ
温度：３００〜４００℃
ＢＰＳＧ層を形成した後、アセンブリを加熱し、８００〜１２００℃で２〜１０時間リフローさせる。
【００２４】
整列機構パターンを露わにする
導波路３２を基板２６および先に作製された整列機構パターン３０の上に形成した後、上部クラッディング層４４を、スパッタリング、蒸着、および電子ビーム蒸着を含む従来の技術を用いて、１〜３μｍのアルミニウムでコーティングする。先に作製された整列機構パターン３０を露わにするために、ポジティブフォトレジストを、アルミニウム層上にコーティングし、マスクで、標準フォトリソグラフィ技術を用いてパターン形成する。マスクは、先に作製された整列機構パターン３０が、図４に示されているように、導波路構造３２をエッチングすることによって露わにされることを可能にするように構成される。例示的な実施形態において、ドライエッチを用いて、整列機構パターン３０の上の導波路３２の部分を除去する。たとえば、ＲＩＥエッチを、次の条件に従って行うことができる。
Ｃ4Ｆ8：１０〜５０ｓｃｃｍ
Ｏ2：０．５〜５ｓｃｃｍ
ＲＦ電力：５０〜１００Ｗ
ＩＣＰ電力：１０００〜２０００Ｗ
圧力：３〜１０ｍＴｏｒｒ
好ましい実施形態において、ＲＩＥエッチングは、導波路３２層のほとんどを除去し、いかなる残っている導波路層材料も、フッ化水素酸（ＨＦ）などのウェット化学エッチャントによって除去される。
【００２５】
残っているアルミニウムを、エッチングによって剥離する。例示的な実施形態において、Ｈ4ＰＯ3／ＨＮＯ3／氷酢酸を使用するウェットエッチを行って、アルミニウムを除去する。ここで、アセンブリは、基板２６のエッチングによる整列機構２２の形成のための準備ができている。
【００２６】
整列機構の作製
再び図１を参照すると、次に、整列機構２２の位置およびサイズを規定するために先に作製された整列機構パターン３０を使用して、エッチングによって、基板２６に整列機構２２を形成する。整列機構２２を、従来の技術を用いてエッチングし、特定のエッチ技術は、基板２６として使用される材料、およびエッチストップ層２８を形成するために使用される材料による。基板２６がシリコンウェーハであり、窒化ケイ素が、エッチストップ層２８を形成するために使用される例示的な実施形態において、整列機構２２を、異方性ＫＯＨエッチなどの異方性エッチを用いて、シリコンウェーハにエッチングすることができる。
【００２７】
適切な異方性エッチャントは、２５〜１００℃、好ましくは８５℃の温度におけるＫＯＨおよび水の混合物（水中の１０〜５０ｗｔ％ＫＯＨ、好ましくは３５％）である。エッチャントは、好ましくは、基板２６の比較的大きい領域にわたるエッチングレートの均一性を向上させるために、撹拌する。エッチ時間は、整列機構パターン３０によって規定された整列機構２２の幅による。
【００２８】
シリコンウェーハは、ウェーハの格子構造によって、異なった方向において異なった化学的特徴を有する。すなわち、（１００）、（１１０）、および（１１１）方向において、ウェーハは増加する原子密度を有する。配向依存エッチャント（たとえば、水中の１０〜５０ｗｔ％ＫＯＨ）の場合、（１１１）方向におけるエッチレートは、（１００）および（１１０）方向におけるエッチレートよりはるかに小さく、シリコンウェーハを（１００）方向において配向依存エッチャントでエッチングすることは、Ｖ字形整列機構２２をもたらす。エッチングが完全に行われない場合、整列機構２２は台形形状を有する。異方性エッチングによって形成された整列機構２２の幾何学的構造は、エッチストップ層２８の整列機構パターン３０によって提供されるエッチング窓に直接関連する。
【００２９】
残っているエッチストップ層２８の露出された部分を、任意に、適切なエッチングプロセスによって除去することができる。整列機構２２に沿って「張出し」が存在しないことを確実にするために、エッチストップ層２８の露出された領域を除去することが望ましいであろう。除去されない場合、エッチストップ層２８の張出し部分が、折れ、整列機構２２内に落下することがあり、砕片は、整列機構内に配置された光学デバイスの整列不良を引起すことがある。エッチストップ層２８の露出されていない部分は、導波路３２の下に残る。
【００３０】
組立て
整列機構２２のエッチング後、基板は、図１に示されているような、一体型整列機構を有する個別の導波路チップを形成するための付加的な処理のための準備ができている。基板（例示的な実施形態においてウェーハ）をダイシングする前、ソーカット５０を、導波路コア４０および整列機構２２の接合部において作って、接合部におけるいかなる残留半径（ｒｅｓｉｄｕａｌ  ｒａｄｉｕｓ）も除去し、光ファイバまたは他の光学デバイスに合せるのに適した導波路コア４０の端部において平坦な表面を設ける。この平坦な表面は、ウェーハ表面に垂直であることができるか、光反射の低減のために角度をつけることができる。次に、導波路チップのストリップ（図示せず）を基板２６からダイシングし、導波路コア４０の端部に付加的な光学研磨処理を与えることができる。次に、導波路チップのストリップをさらにダイシングして、個別の平面導波路アセンブリ２０を分離する。次に、シンギュレートされた（ｓｉｎｇｕｌａｔｅｄ）アセンブリは、クリーニングおよび光ファイバ２４との組立てのための準備ができている。
【００３１】
したがって、図１に示されているようなシンギュレートされた導波路アセンブリは、中に整列機構２２が形成された基板２６を含む。エッチストップ層２８が基板２６を被覆する。エッチストップ層２８は、整列機構２２のパターンに対応するパターン形成された部分３０を含む。導波路構造３２がエッチストップ層２８上に位置決めされ、エッチストップ層２８のパターン形成された部分３０のみが、導波路構造３２によって被覆されていないか露わにされる。エッチストップ層２８の被覆されていないまたは露わになったパターン形成された部分３０は、任意に、整列機構２２の形成後、除去することができる。パターン形成された部分３０が除去されても、エッチストップ層２８の一部が、基板２６と導波路構造３２との間に位置決めされたままである。
【００３２】
好ましい実施形態において、導波路アセンブリは、中に複数のＶ字形整列機構２２が形成されたシリコン基板２６を含む。窒化ケイ素エッチストップ層２８が、基板２６と導波路構造３２との間で基板２６を被覆する。導波路構造３２は、下部クラッディング層４２と上部クラッディング層４４との間に挟まれた複数の導波路コア４０（各々、整列機構２２に対応する）を含む。
【００３３】
第２の例示的な実施形態
本発明による一体型整列機構を有する平面導波路アセンブリ２０ａの別の実施形態が、図５〜７に示されている。第２の例示的な実施形態において、一体型整列機構２２を、導波路材料構造３２自体を整列機構２２のためのパターンとして使用して製造する。図１〜４の第１の例示的な実施形態と比較して、第２の例示的な実施形態は、上で説明された整列機構パターン３０の作製をなくし、それにより、プロセス工程を低減する。導波路３２を、基板２６（例示的な実施形態においてシリコンウェーハ）上に直接堆積させ、次に、エッチングして、後のエッチ工程で形成される整列機構２２のためのパターン３０ａを形成する。整列機構２２は、Ｖ溝として示されているが、Ｕ字形または矩形溝を含む他の断面プロファイルも有することができる。第２の例示的な実施形態を形成するために用いられる方法の詳細を以下でより詳細に説明する。
【００３４】
導波路作製
導波路の作製前、基板２６を、好ましくは、プリプラズマクリーンなどの従来の技術を用いてクリーニングする。次に、導波路３２を、従来の技術を用いて作製する。図６に示されているような第２の例示的な実施形態において、導波路３２は、低屈折率下部クラッディング層４２と低屈折率上部クラッディング層４４との間に挟まれた高屈折率コア４０を含む。導波路３２は、第１の例示的な実施形態に関して上で説明されたのと同じプロセスおよび条件を用いて作製することができる。
【００３５】
整列機構パターニング
導波路３２を基板２６上に形成した後、上部クラッディング層４４を、スパッタリング、蒸着、および電子ビーム蒸着を含む従来の技術を用いて、１から３μｍのアルミニウムでコーティングする。次に、アルミニウムを、整列機構パターンマスクで、標準フォトリソグラフィ技術を用いてパターン形成する。図７に示されているように、次に、導波路層４０、４２、４４を、残っている導波路材料が整列機構２２のためのパターン３０ａを形成するように、基板２６まで下方にエッチングする。例示的な実施形態において、導波路層のＲＩＥエッチを、次の条件に従って行うことができる。
Ｃ4Ｆ8：１０〜５０ｓｃｃｍ
Ｏ2：０．５〜５ｓｃｃｍ
ＲＦ電力：５０〜１００Ｗ
ＩＣＰ電力：１０００〜２０００Ｗ
圧力：３〜１０ｍＴｏｒｒ
残っているアルミニウムを、エッチングによって剥離する。例示的な実施形態において、Ｈ4ＰＯ3／ＨＮＯ3／氷酢酸を使用するウェットエッチを行って、アルミニウムを除去する。ここで、アセンブリは、基板２６のエッチングによる整列機構２２の形成のための準備ができている。
【００３６】
整列機構の作製
先にエッチングされた導波路層４０、４２、４４を、整列機構２２の位置およびサイズを規定するための整列機構パターン３０ａとして使用して、エッチングによって、基板２６に整列機構２２を形成する。整列機構２２を、従来の技術を用いてエッチングする。例示的な実施形態において、整列機構２２を、異方性ＫＯＨエッチなどの異方性エッチを用いて、シリコンウェーハ基板２６にエッチングする。適切な異方性エッチャントを、第１の例示的な実施形態に関して上で説明した。
【００３７】
組立て
整列機構２２のエッチング後、基板２６は、第１の例示的な実施形態に関して上で説明されたように、導波路３２の平坦な端面を作り、一体型整列機構を有する個別の導波路チップを形成するための付加的な処理のための準備ができている。
【００３８】
好ましい実施形態の説明の目的のため、特定の実施形態をここで示し説明したが、本発明の範囲から逸脱することなく、示され説明された特定の実施形態の代わりに、同じ目的を達成するように意図された非常にさまざまな代替のおよび／または等価な実現例を用いてもよいことが、当業者によって理解されるであろう。機械技術、電気技術、化学技術、および光学技術において熟練を有するものは、本発明を非常にさまざまな実施形態において実現してもよいことを容易に理解するであろう。本出願は、ここで説明された好ましい実施形態のいかなる適応または変更も網羅することが意図される。したがって、本発明はクレームおよびその均等物によってのみ限定されることが明らかに意図される。
【図面の簡単な説明】
【００３９】
【図１】本発明による一体型整列機構を有する光導波路アセンブリの実施形態を示す。
【図２】整列機構パターンを有するエッチストップ層を有する基板を示す。
【図３ａ−３ｂ】図２の基板およびエッチストップ層上の別々の導波路の形成の断面図である。
【図４】一体型整列機構の形成前の、図１の光導波路アセンブリを示す。
【図５】本発明による一体型整列機構を有する光導波路アセンブリの別の実施形態を示す。
【図６】図５の光導波路アセンブリの別々の導波路の断面図である。
【図７】一体型整列機構の形成前の、図５の光導波路アセンブリを示す。
【図１】
2008505355.tif 000003
【図２】
2008505355.tif 000004
【図３ａ】
2008505355.tif 000005
【図３ｂ】
2008505355.tif 000006
【図４】
2008505355.tif 000007
【図５】
2008505355.tif 000008
【図６】
2008505355.tif 000009
【図７】
2008505355.tif 000010
【国際調査報告】
2008505355.tif 000011
2008505355.tif 000012
2008505355.tif 000013