(57)【要約】  通常、スイッチ型二次制御が、フライバックコンバータにおいて出力電圧をレギュレートするのに用いられる場合、立ち上げにおいて二次スイッチを流れる高ピーク電流が発生する。従来のソフト始動方法は、これらのピーク電流を制限するように適用され得ない。本発明の制御回路及び方法を用いると、フライバック変圧器における磁束を測定するステップと、前記二次スイッチ１１における電流フローが前記変圧器における前記磁束に依存して前記フライバックストロークの終了に対して始動する時間を繰り上げるステップとによって、立ち上げにおける電流制限が達成される。
2008521380.tif 000002
【特許請求の範囲】
【請求項１】
変圧器を含むスイッチモード電源に結合される二次側ポストレギュレーション回路に関する制御回路であって、前記二次側ポストレギュレーション回路が、前記変圧器からの周期的な二次電圧に基づいて動作するように構成され、且つ前記制御回路からの制御信号に応答して前記二次電圧周期の少なくとも一部分において電流フローを可能にするスイッチング装置を備えるような、制御回路において、
前記制御回路は、前記変圧器における磁束を測定するとともに、前記二次側ポストレギュレーション回路の立ち上げ段階において、前記電流フローが始動する時間を前記変圧器における前記磁束に依存して前記周期の終わりに対して繰り上げることによって、前記二次電圧周期の前記部分を徐々に増加させるように構成されることを特徴とする、制御回路。
【請求項２】
前記制御回路が、前記立ち上げ段階において、前記二次側ポストレギュレーション回路の動作を、前記スイッチング装置のターンオンの瞬間すなわち前記電流フローが前記周期の前記終了に対して開始する瞬間が変調される立ち上がりエッジモードから、前記スイッチング装置のターンオフの瞬間が変調される立ち下がりエッジモードにおける動作へ、徐々に変化させるように構成される、請求項１に記載の制御回路。
【請求項３】
前記制御回路が、
定常状態制御信号を、前記スイッチング装置へ提供するように構成される定常状態回路と、
ソフト始動制御信号を、前記スイッチング装置へ提供するように構成されるソフト始動制御回路であって、前記ソフト始動制御信号に従い、前記スイッチング装置が、前記周期の前記終了に対しての前記電流フローが始動する時間の前記繰上げを提供するように構成されるような、ソフト始動制御回路と、
を備える、請求項１に記載の制御回路。
【請求項４】
前記ソフト始動制御回路は、前記二次側ポストレギュレーション回路が前記立ち上げ段階において立ち上がりエッジモードで動作するように、前記スイッチング装置の前記ターンオンの瞬間を変調するように構成され、また前記定常状態制御回路は、前記二次側ポストレギュレーション回路が定常状態動作において立ち下がりエッジモードで動作するように、前記スイッチング装置の前記ターンオフの瞬間を変調するように構成される、請求項３に記載の制御回路。
【請求項５】
前記ソフト始動制御回路が、
前記変圧器に存在する前記磁束の電圧像を、前記二次側ポストレギュレーション回路の前記立ち上げ段階において前記電圧像の最高レベルを超えるまで徐々に増加する電圧レベルを有するようにされるソフト始動電圧信号と比較するように構成されるとともに、前記ソフト始動制御信号を前記比較の結果に応じて送出するように構成される、比較器、
を備える、請求項３に記載の制御回路。
【請求項６】
前記ソフト始動制御信号が、前記電圧像の前記レベルが、前記ソフト始動電圧信号レベルより低くなる場合に、前記スイッチング装置をターンオンするように構成される、請求項５に記載の制御回路。
【請求項７】
前記電圧像が、前記変圧器の巻き線の両端の電圧を統合するように構成される集積回路を用いて、提供される、請求項５に記載の制御回路。
【請求項８】
第１入力端子において前記定常状態制御信号を、及び第２入力端子において前記ソフト始動制御信号を受け取るとともに、前記スイッチング装置のスイッチングを制御するためにＡＮＤ演算の結果を出力するように構成されるＡＮＤゲートをさらに備える、請求項３に記載の制御回路。
【請求項９】
変圧器を含むスイッチモード電源に結合される二次側ポストレギュレーション回路を制御する方法であって、前記二次側ポストレギュレーション回路が、前記変圧器からの周期的な二次電圧に基づいて動作するように構成され、且つ前記制御回路からの制御信号に応答して前記二次電圧周期の少なくとも一部分において電流フローを可能にするスイッチング装置を備え、当該方法が、
前記変圧器における磁束を測定するステップと、
前記二次側ポストレギュレーション回路の立ち上げ段階において、前記電流フローが始動する時間を前記変圧器における前記磁束に依存して前記周期の終わりに対して繰り上げることによって、前記二次電圧周期の前記部分を徐々に増加させるステップと、
を有する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチモード電源に接続される二次側ポストレギュレーション回路に関する制御回路、及び斯様な二次側ポストレギュレーション回路を制御する方法に関する。
【背景技術】
【０００２】
フライバックスイッチモード電源、すなわちフライバックコンバータは、例えば、従来型の5Vの電源とともに、正確な3.3V又はそれ以下の供給電圧を必要とするマイクロプロセッサに関して用いられる複数の出力電圧を提供するためにしばしば用いられる。
【０００３】
複数の出力を有するフライバックコンバータは、通常、複数の出力のそれぞれに関して一次側巻線及び二次側巻線を有する変圧器を含む。一次側巻線は、主制御器によって制御されるスイッチングトランジスタに結合される。出力電圧の１つは、主制御ループにおける主制御器によってレギュレートされている一方で、他の全ての出力は、様々な変圧器巻線の結合を介して、レギュレートされる出力を追従し得る。しかし、多くの場合、これらの他の出力の所望な精度を得るために、二次側ポストレギュレーションが必要とされる。線形レギュレータ又は降圧コンバータなどの、いくつかのポストレギュレータ方法が広く用いられている。
【０００４】
フライバックコンバータを用いる場合、稀に用いられるポストレギュレーション方法は、いわゆるスイッチ型二次制御である。このレギュレーション方法は、従来型の方法と比較して、その中でも高い効率性であるという有利な点を有する。しかし、他方で、フライバックコンバータにおけるスイッチ型二次制御の適用は、これが、様々な変圧器の巻線における電流分割に影響を及ぼし、これにより様々な出力のクロスロードに影響を及ぼすので、困難である。直面される最も大きな問題の１つは、電源の立ち上げ、すなわち二次制御出力（を可能にする）の立ち上げである。立ち上げ段階において、二次制御出力において流れるピーク電流は、巨大になり、これらの出力に位置される半導体スイッチを破壊し得る。立ち上げシーケンスにおいて高ピーク電流を切り抜けるためには、斯様なスイッチ型二次制御回路において用いられる半導体スイッチは、通常、大きめに寸法決定される。
【０００５】
フライバックコンバータではないがフォワードコンバータである、多数出力スイッチング電源の例の１つは、米国特許出願公報第2004/0046536A1号に開示される。開示される電源は、所定のデューティーサイクルを有する方形波電圧信号を入力として受けるそれぞれの出力の直列接続アップストリームにおけるパルス幅変調（ＰＷＭ）レギュレータ回路を含む。レギュレータ回路は、入力信号のデューティーサイクルを変調するとともに、出力としてレギュレートされた直流電圧を供給する補助スイッチング装置を含む。ＰＷＭレギュレータ回路は、入力信号のデューティーサイクルと同期化されるランプ信号発生器を含む制御回路によって制御される。ランプ信号発生器は、レギュレータ電圧出力におけるエラーを表す信号を受ける反転入力を有する比較器の非反転入力に接続される。ランプ信号発生器は、レギュレータ回路へ入力される電圧信号の立ち上がりエッジと一致する瞬間にランプ信号の発生をトリガーするように構成される。スイッチング装置に関して生じる駆動信号は、経時的な立ち上がりエッジの変調を用いて、また一致する立ち下がりエッジを用いて、レギュレータ回路に入力される信号のデューティーサイクルより小さいか等しいデューティーサイクルを有する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、フライバックスイッチモード電源に結合されるスイッチ型二次側ポストレギュレーション回路に関する改善された制御回路を提供することであって、当該制御回路は、電源又は二次制御出力の立ち上げにおいてピーク電流を制御し、これにより、二次制御出力に関して用いられる半導体スイッチが大きめに寸法決定される必要がない。
【課題を解決するための手段】
【０００７】
この目的及び他の目的は、請求項１による二次側ポストレギュレーション回路に関する制御回路、及び請求項９による斯様な二次側ポストレギュレーション回路を制御する方法の提供によって達成される。本発明の好ましい実施例は、従属項に規定される。
【０００８】
より特に、本発明によると、変圧器を含むスイッチモード電源に結合される二次側ポストレギュレーション回路を制御する制御回路が提供される。前記二次側ポストレギュレーション回路が、前記変圧器からの周期的な二次電圧に基づいて動作するように構成され、且つ前記制御回路からの制御信号に応答して前記二次電圧周期の少なくとも一部分において電流フローを可能にするスイッチング装置を備える。前記制御回路は、前記変圧器における磁束を測定するとともに、前記二次側ポストレギュレーション回路の立ち上げ段階において、前記電流フローが始動する時間を前記変圧器における前記磁束に依存して前記周期の終わりに対して繰り上げることによって、前記二次電圧周期の前記部分を徐々に増加させるように構成されることを特徴とする。
【０００９】
前記周期の終了に対して前記スイッチング装置のターンオンの瞬間を周期の開始へ向かって徐々に動かすことによって、本発明は、フライバックコンバータの二次制御出力の立ち上げにおいて存在するいかなる高ピークも除去することが可能である。これは、周期の終了部分において、変圧器コアに存在する磁気的エネルギが、比較的小さいレベルに減少されており、このことが、スイッチング装置がターンオンされる場合に効率的にピーク電流を制限するからである。結果として、用いられるスイッチング装置は、立ち上げシーケンスを乗り切るために大きめに寸法決定される必要はない。第２に、立ち上げにおける二次制御出力電圧におけるオーバーシュートは、低減され得る又は除去もされ得る。第３に、変圧器における磁束に依存してスイッチング装置のスイッチングを制御することによって、二次制御出力の立ち上げにおける電源の主フィードバックループの過渡的なものが最小化され得る。
【００１０】
本発明の別の実施例によると、前記制御回路が、前記立ち上げ段階において、前記二次側ポストレギュレーション回路の動作を、前記スイッチング装置のターンオンの瞬間が変調される立ち上がりエッジモードから、前記スイッチング装置のターンオフの瞬間が変調される立ち下がりエッジモードにおける動作へ、徐々に変化させるように構成される。立ち上げにおいて立ち下がりエッジ動作へ徐々にスイッチングすることによって、電源の可能な最良クロスロード挙動が、後に続く定常状態動作において達成される。
【００１１】
本発明の別の実施例によると、前記制御回路が、定常状態制御信号を、前記スイッチング装置へ提供するように構成される定常状態回路と、前記電流フローが始動する時間を前記周期の前記終了に対して繰り上げる該ステップを前記スイッチング装置が提供するように構成されることが従うような、ソフト始動制御信号を前記スイッチング装置へ提供するように構成されるソフト始動制御回路と、を備える。定常状態制御回路とソフト始動制御回路とへの前記制御回路の斯様な分割は、簡単で論理的な回路構成を可能にする。更に、これら２つの回路は、互いに多少は独立して動作するように構成され得る。
【００１２】
好ましくは、前記ソフト始動制御回路が、前記スイッチング装置の前記ターンオンの瞬間を変調するように構成され、これにより、前記二次側ポストレギュレーション回路が、前記立ち上げ段階において立ち上がりエッジモードで動作し、前記定常状態制御回路が、前記スイッチング装置の前記ターンオフの瞬間を変調するように構成され、これにより、前記二次側ポストレギュレーション回路が、定常状態動作において立ち下がりエッジモードで動作する。
【００１３】
別の実施例において、前記ソフト始動制御回路が、前記変圧器に存在する前記磁束の電圧像を、前記二次側ポストレギュレーション回路の前記立ち上げ段階において前記電圧像の最高レベルを超えるまで徐々に増加する電圧レベルを有するようにされるソフト始動電圧信号と比較するように構成されるとともに、前記ソフト始動制御信号を前記比較の結果に応じて送出するように構成される、比較器、を備える。変圧器における磁束を測定するとともに、これを徐々に増加する電圧レベルと比較することによって、ターンオンされる際のスイッチング装置を介する電流フローのレベルが許容されるものになるように保証され得る。好ましくは、前記ソフト始動制御信号が、前記電圧像の前記レベルが、前記ソフト始動電圧信号レベルより低くなる場合に、前記スイッチング装置をターンオンするように構成される。前記電圧像は、更に、前記変圧器の巻き線における電圧を統合するように構成される集積回路を用いて、提供される。
【００１４】
更なる別の実施例において、前記制御回路は、第１入力端子において前記定常状態制御信号を、及び第２入力端子において前記ソフト始動制御信号を受け取るとともに、前記スイッチング装置のスイッチングを制御するためにＡＮＤ演算の結果を出力するように構成されるＡＮＤゲートを、更に備える。従って、このＡＮＤゲートを用いることにより、分離した定常状態制御回路とソフト始動制御回路とが、スイッチング装置のスイッチングを制御するために、組み合わされて同時に動作し得る。
【００１５】
本発明の別の実施例によると、変圧器を含むスイッチモード電源に結合される二次側ポストレギュレーション回路を制御する方法であって、前記二次側ポストレギュレーション回路が、前記変圧器からの周期的な二次電圧に基づいて動作するように構成され、且つ前記制御回路からの制御信号に応答して前記二次電圧周期の少なくとも一部分において電流フローを可能にするスイッチング装置を備えるような、方法が、前記変圧器における磁束を測定するステップと、前記二次側ポストレギュレーション回路の立ち上げ段階において、前記電流フローが始動する時間を前記変圧器における前記磁束に依存して前記周期の終わりに対して繰り上げることによって、前記二次電圧周期の前記部分を徐々に増加させるステップと、を有する。
【００１６】
本発明の更なる特徴及び有利な点は、添付の請求項及び以下の説明を検討することにより明らかになる。
【００１７】
本発明の好ましい実施例は、添付の図面を参照にしてより詳細に以下において説明される。
【発明を実施するための最良の形態】
【００１８】
図１において、スイッチモード電源（ＳＭＰＳ）は、簡素化された手法で示される。当該ＳＭＰＳは、一次巻線np、及び２次巻き線n1,n2,n3がコア周りに巻かれる変圧器を備える（参照符号np、及び２次巻き線n1,n2,n3は、巻き線のそれぞれの巻きの数も示す）。ＳＭＰＳの一次側において、入力電圧Vinが印加され得、ＭＯＳＦＥＴトランジスタなどの形式である一次スイッチ１０が主制御器（図示されず）によってターンオンされるたびに一次電流ipを生じさせる。
【００１９】
二次巻き線n1は、出力コンデンサ１４及び出力負荷１５の両端において出力電圧V0を有する二次出力に結合される。出力電圧V0は、ここではＭＯＳＦＥＴトランジスタの形式である、ダイオード１２及び二次スイッチ１１を備える二次側ポストレギュレーション（ＳＳＰＲ）回路によってレギュレートされる。ＳＳＰＲ回路は、二次スイッチ１１のスイッチングを制御するように構成される、本発明に従う、図２に示される制御回路を備える。
【００２０】
二次巻き線n2は、主制御ループにおいて主制御器によってレギュレートされる出力電圧V1を有する主出力へ結合され、フィードバック電圧VFBは、主制御器へフィードバックされる。当該主出力のダイオード１６、コンデンサ１７、及び出力負荷１８は、二次制御出力回路のダイオード１２、コンデンサ１４、及び負荷１５にそれぞれ対応する。
【００２１】
二次巻き線n3は、変圧器コアにおける磁束Φの測定が達成されるように巻き線n3の両端における電圧を統合するとともに、磁束Φの生じる電圧像Fluxを出力するように構成される統合器１９に結合される。この電圧像Fluxは、図２において示される制御回路へ提供される。代替的に、変圧器コアにおける磁束は、例えば、変圧器コアの空隙内に位置するホール効果センサを用いるなどの、別の手法で測定され得る。
【００２２】
図１におけるＳＰＭＳは、フライバックコンバータとして動作するよう仮定される。したがって、一次スイッチ１０がターンオンされる場合、二次巻き線n1及びn2において何の電流も流れない。代わりに、一次スイッチがオンにされる時間毎に一次電流ipによってコアに磁束Φが形成される。一次スイッチ１０がオフにされる後に続く時間毎において、いわゆるフライバックストロークにおいて、形成された磁束Φは、二次巻き線n1,n2及びn3の両端の二次電圧を生じさせ、オンである場合に二次スイッチ１１を介して二次電流is0が流れ、また二次電流is1が主出力V1へ流れるのを可能にさせる。
【００２３】
図２は、本発明による制御器回路の１つの実施例を示す。当該制御器回路は、ＳＳＰＲ回路の通常の（定常状態）動作において定常状態制御信号をスイッチング装置１１に提供するように構成される定常状態制御回路を備える。当該制御器回路は、ソフト始動制御信号をスイッチング装置１１へ提供するように構成されるソフト始動制御回路も備える。
【００２４】
定常状態制御回路は、入力電圧Vc及びVrを比較するパルス幅変調（ＰＷＭ）比較器２０を備える。第１の入力Vcは、図１のポイントVregにおいて測定される出力電圧V0を、1.25Vの参照電圧と比較するエラー増幅器２１の出力電圧である。第２の入力Vrは、ＳＭＰＳのスイッチング期間に同期される三角信号である。この同期は、比較器２３へ供給される主二次巻き線n2（図１を参照）の両端の電圧として得られるSync信号によって達成される。この比較器２３は、線形上昇ランプが各フライバックストロークの開始（図３のtfly）において開始するようにVrランプ発生段２２を制御するように構成される。
【００２５】
代替的に、Sync信号は、二次巻き線n1の両端の電圧であり得るが、例えば主出力V1からなどの通常のフライバック出力からの同期信号を得ることは、スイッチ１１のスイッチングによる同期信号におけるリンギングを最小化する。このリンギングは、他の変圧器巻き線においてはあまり存在しない。
【００２６】
ソフト始動制御回路は、変圧器において存在する磁束Φの電圧像Fluxをソフト始動電圧信号Vssと比較するように構成される磁束比較器２４を備える。ソフト始動電圧信号Vssがゆっくりと上昇するようにコンデンサ２５をゆっくりと充電するために、ソフト始動電圧信号Vssは、電流issを提供する電流源を用いて発生される。トランジスタ２６は、二次制御出力V0をスイッチオフするために、enable信号がハイの場合、コンデンサ２５を放電するように構成される。
【００２７】
ＡＮＤゲート２７は、第１入力においてＰＷＭ比較器２０からの定常状態制御信号、及び第２入力において磁束比較器２４からのソフト始動制御信号を受け取るとともに、出力ドライバ２８を介してスイッチング装置１１のスイッチングを制御するためにＡＮＤ演算の結果を出力するように構成される。
【００２８】
制御回路の動作は、以下の通りである。
【００２９】
定常状態動作において、ＳＳＰＲ回路は、立ち下がりエッジモード（図３の上部４つの波形）で動作する。定常状態動作において、電流issは、Flux信号より高いレベルへとコンデンサ２５を充電している。したがって、磁束比較器２４の出力は、ハイであり、ＡＮＤゲート２７は、イネーブルにされる。結果として、Vc及びVrを比較するＰＷＭ比較器の出力は、スイッチング装置１１を制御する出力ドライバ２８へ直接供給される。
【００３０】
ランプVrとエラー信号VcとのＰＷＭ比較器２０による比較は、スイッチング装置１１が、各フライバックストロークの開始の前に既にオンにされていることを保証し、フライバックストローク内でこのスイッチング装置の伝導時間を決定する。各フライバックストロークの前のスイッチング装置１１のターンオンは、ダイオード１２が各フライバックストロークの外側をブロックするので可能である。
【００３１】
スイッチング装置１１の伝導時間の制御を通じて、出力電圧V0は、スイッチング装置１１が各フライバックストロークの第１部分において伝導するようにレギュレートされ得、フライバックストローク内のある場所におけるスイッチング電流is0のカットオフになる（図３を参照）。
【００３２】
スイッチング装置１１は、出力V0をスイッチオフするようにも用いられ得る（スタンバイモードと呼ばれる）。このことは、enable信号を上述のようにハイにプルし、これによりコンデンサ２５を放電し、Vss信号をFlux信号以下にプルすることによって達成される。ここで、ＡＮＤゲートは無効にされ、ドライバがスイッチング装置１１を永続的にスイッチオフにする。
【００３３】
出力V0をスイッチオフにすると、出力コンデンサ１４は、完全に放電され、エラー増幅器２１は、低すぎる出力電圧を検出する。この場合、VcがVrより上であり、ＰＷＭ比較器２０の出力が連続してハイであり、そしてスイッチを連続的にオンにしようと試みる。
【００３４】
何のソフト始動回路もなく、しかし代わりにenable信号がＳＳＰＲ回路のターンオンにおいてハイにプルされ、ＡＮＤゲート２７へ直接供給されていた場合、出力V0のスイッチングオンは、両方のＡＮＤゲート入力が連続してハイであり得るので、同様に、連続して伝導するスイッチング装置１１になり得る。V0が依然として０であるので、変圧器に記憶されるほとんど全てのエネルギは、この出力へ供給され、スイッチング装置１１を介して流れる非常に高いピーク電流
2008521380.tif 000003
になる。このピーク電流は、本発明の制御回路のソフト始動回路によって効果的に制限される。
【００３５】
ソフト始動回路の動作は以下の通りである。
【００３６】
ＳＳＰＲ回路の立ち上げにおいて、ＡＮＤゲート２７の上部の入力が連続してハイを維持するという事実が利用される。下部のＡＮＤゲート入力に接続されるソフト始動回路を用いると、依然としてスイッチング装置１１をオフにスイッチすることが可能である。enable信号が立ち上げにおいてローにプルされているので、電流源issは、コンデンサ２５をゆっくりと充電することを可能にされる。したがって、Vss電圧は、ゆっくりと上昇する。このVss電圧は、磁束比較器２４によってFlux信号と比較され、これは、上述のように変圧器内部の磁束Φの電圧像である。統合器１９のセットアップは、Flux信号が常にわずかに０より上にあるようにされる。
【００３７】
ここで、Vss及びFlux信号の比較は、スイッチング装置１１が立ち上がりエッジモードで動作されることを保証する、ＰＷＭ駆動信号の形式であるソフト始動信号制御信号を生じさせる。立ち上げの開始において、スイッチング装置１１は、フライバックストロークのまさに終了のみにおいてオンにされる。フライバックストロークの終了において、変圧器エネルギは、既に小さいレベルに減少されているので、スイッチング装置１１を介して流れる生じるピーク電流
2008521380.tif 000004
は、効果的に制限される（図３参照）。ソフト始動が進むに連れ、スイッチング装置１１の伝導時間は増加し、これにより、スイッチング装置１１は、フライバックストローク内において早めにオンにされる。斯様にして、スイッチング装置１１を通ずる電流is0は、滑らかに上昇する。
【００３８】
ソフト始動が進むに連れ、当然出力電圧V0は、上昇する。ソフト始動が依然として有効である一方で、V0が定常状態にあることは可能である。この場合、エラー増幅器２１及び磁束比較器２４の両方は、スイッチング装置１１の伝導時間を決定する。この動作は、混合モード動作と呼ばれる。この混合モード動作の一例は、図４に示される。最終的に、電流源issがコンデンサ２５をFlux信号のピーク値を越えるレベルにまで充電した場合、ソフト始動は終了させられ、ＡＮＤゲート２７の下部の入力は、連続的にハイである。ここで、ＳＳＰＲ回路は、上記で扱われたように、通常の動作へ戻っている。したがって、出力V0がオンにされる度に、ソフト始動が自動的に有効にされる。
【００３９】
ソフト始動を用いない立ち上げシーケンスと比較すると、スイッチング装置を通じて流れる電流は、本発明の制御回路によって効果的に制限される。二次出力電圧におけるオーバーシュートも、かなり低減される。更に、二次スイッチング装置のターンオンがVss信号を有する（変圧器磁束の電圧像である）磁束信号の挿入によって開始されるので（図３参照）、ピーク電流
2008521380.tif 000005
は、一次スイッチ１０のオンタイムにおける変化に応じて、しっかりと制御される。
【００４０】
この挙動は、ゆっくりと減少するVss信号を用いてVr（図２,３）に類似する三角形状信号の挿入によりスイッチング装置１１を開始する、より従来的なソフト始動スキームを用いては、達成され得ない。この従来のスキームを用いると、ソフト始動は、一次スイッチ１０のオンタイムを増加する傾向がある主制御ループにおける二次制御出力のソフト始動の影響により、一部無効にされる。結果として、ピーク電流
2008521380.tif 000006
は、しっかりと制御されず、ソフト始動動作は、あまり最適でない。
【００４１】
上述の説明は、排他的に二次制御出力V0の立ち上げ段階を取り扱う。類似の挙動は、電源全体がスイッチオンにされる場合にも発生する。この場合、図１を参照すると、出力V1は、上昇を開始する。二次制御における論理回路が二次供給電圧から電源供給される必要があるので、V0は、始めに０を維持される（論理供給電圧が低すぎるので、スイッチング装置１１は、オフを維持する）。この状況において、当該論理の一部分であるスイッチ（図１に図示せず）は、ソフト始動コンデンサ２５が放電状態にあることを保持されることを保証し得る。しばらく経った後で、電源の立ち上げが進む場合、二次制御に供給する電源は、十分にハイになり、二次制御回路は、動作を開始する。ここで、上述のスイッチは、オープンにされ、（空の）ソフト始動コンデンサ２５は、電流源issから充電される。このことは、ピーク電流
2008521380.tif 000007
がソフト始動によってしっかりと制御される一方で、二次出力電圧V0が形成されることを保証する。斯様にして、二次制御出力電圧V0が常にソフト始動シーケンスを介して形成することを保証される。
【００４２】
本発明は、好ましくは、フライバックコンバータに適用されるが、フライフォワードコンバータなどの複数の出力を有する他のトポロジーへも適用され得る。
【００４３】
添付の請求項によって規定される本発明は、本発明の精神及び範囲から逸脱することなく、当業者によって多数の手法で実施化され得ることを理解されるべきである。
【図面の簡単な説明】
【００４４】
【図１】図１は、二次側ポストレギュレーション（ＳＳＰＲ）回路が、本発明の実施例による制御回路からの制御に従い出力の内の１つをレギュレートするように構成される、２つの出力を有する簡素化されたスイッチモード電源（ＳＭＰＳ）を示す概略的な電気回路図である。
【図２】図２は、制御回路が図１に示されるＳＭＰＳのＳＳＰＲ回路を制御するように構成される、本発明に従う制御回路の１つの実施例を示す概略的電気回路図である。
【図３】図３は、上部の４つの波形がＳＳＰＲ回路の定常状態の動作を例証し、下部の３つの波形がＳＳＰＲ回路の立ち上げにおける動作を例証する、図１及び図２におけるＳＳＰＲ回路及び制御回路における様々な信号の波形を示す信号グラフである。
【図４】図４は、グラフがＳＳＰＲ回路の混合モード動作を例証する、図１及び図２におけるＳＳＰＲ回路及び制御回路における様々な信号の波形を示す信号グラフである。
【図１】
2008521380.tif 000008
【図２】
2008521380.tif 000009
【図３】
2008521380.tif 000010
【図４】
2008521380.tif 000011
【国際調査報告】
2008521380.tif 000012
2008521380.tif 000013