(57)【要約】導電層（４１）は第１部分を含み、第１部分は下層の第１導電型の第１領域とともにショットキー領域（２５）を構成する。第２導電型の第２領域（１１）は第１領域（２２）の下に設けられ、第２導電型は第１導電型とは逆の導電型である。第１導電型の第３領域（２１）は第２領域（１１）の直下に位置し、かつ素子のカソード（５２）に電気的に接続される。
2008505487.tif 000002
【特許請求の範囲】
【請求項１】
ショットキー素子の第１端子と、該第１端子は導電層に接続されてショットキー領域を形成することと、前記導電層は第１導電型の第１領域、及び第２導電型の第２領域と接するように形成されることと、前記第２導電型は第１導電型とは逆の導電型であることと、第１領域と第２領域は境界を形成することと、
ショットキー素子の第２端子と、該第２端子は第２領域に電気的に接続されることと、
前記第１導電型の第３領域と、該第３領域は第２領域の直下に位置し、かつ導電層に電気的に接続されることとを備える、ショットキー素子。
【請求項２】
第３領域は前記導電層に第１領域の接続部分で電気的に接続され、第１領域の接続部分は第１領域の他の部分よりも高い不純物濃度を有する、請求項１記載の素子。
【請求項３】
前記第１領域は第１部分及び第２部分を備え、前記第１部分は前記第２部分の上方に延伸し、第１部分は第２部分よりも高い不純物濃度を有し、前記第１領域の接続部分は第１部分及び導電層に接する、請求項２記載の素子。
【請求項４】
第２部分は第１領域の接続部分から第１部分によって物理的に分離される、請求項３記載の素子。
【請求項５】
第２導電型の埋め込み領域をさらに備え、前記埋め込み領域は第３領域の直下に位置する、請求項２記載の素子。
【請求項６】
埋め込み領域は第１端子に、埋め込み領域と少なくとも同じ導電率を有する経路を通して電気的に接続される、請求項５記載の素子。
【請求項７】
埋め込み領域は第２端子に電気的に接続される、請求項５記載の素子。
【請求項８】
第１端子がアノードであり、かつ第２端子がカソードである、請求項１記載の素子。
【請求項９】
第１端子がカソードであり、かつ第２端子がアノードである、請求項１記載の素子。
【請求項１０】
前記第１領域は複数の第１交互配列構造からなり、
前記第２領域は、複数の第１交互配列構造と交互に配置される複数の第２交互配列構造からなる、請求項１記載の素子。
【請求項１１】
前記第２交互配列構造は複数の第１交互配列構造と導電層の下で交互に配置される、請求項１０記載の素子。
【請求項１２】
第１端子と、該第１端子は第１導電型の不純物を含有する第１領域に接続されることと、
第２端子と、該第２端子はショットキーコンタクトの一部分を形成する導電層を有することと、前記導電層は前記第１領域の一部分と接するシリサイドをさらに備えることと、
第２導電型の不純物を含有する第２領域と、前記第１及び第２領域は、第１方向を指向する第１平面境界、及び第２方向を指向する第２平面境界を画成することと、第１方向及び第２方向はほぼ直交することとを備える、ショットキー素子。
【請求項１３】
第２領域はシリサイドと接する導電領域を有し、導電領域は、第２領域の他の部分と少なくとも同じ導電率を持つ、請求項１２記載の素子。
【請求項１４】
第１及び第２領域は、第３方向に向いた第３平面境界を画成し、第３方向及び第１方向はほぼ直交し、かつ第３方向及び第２方向はほぼ直交する、請求項１２記載の素子。
【請求項１５】
前記第１領域は複数の第１交互配列構造からなり、
前記第２領域は、複数の第１交互配列構造と交互に配置される複数の第２交互配列構造からなり、
前記シリサイドは第１交互配列構造及び第２交互配列構造の上に設けられる、請求項１２記載の素子。
【請求項１６】
第１導電型の第１領域と、該第１領域は複数の第１交互配列構造からなることと、
第２導電型の第２領域と、該第２領域は複数の第２交互配列構造からなることと、第２導電型は第１導電型とは逆の導電型であることと、複数の第２交互配列構造は複数の第１交互配列構造と交互に配置されることと、
第１交互配列構造及び第２交互配列構造の上方に延伸する導電構造と、該導電構造は第１領域と一緒にショットキー領域を形成することとを備える、ショットキー素子。
【請求項１７】
第１導電型の第１領域を半導体基板に形成する工程と、
第１導電型とは逆の第２導電型の第２領域を、前記半導体基板に第１領域の直ぐ傍に隣接して形成する工程と、
第２領域とのショットキーコンタクトを形成する工程と、
第１領域と第２領域の間に電気的に接続されるとともに、第１領域又は第２領域の一部分の上方に延伸し、及び、第１領域よりも導電率が高い、第１の高導電率領域を形成する工程とを備える、ショットキー素子の製造方法。
【請求項１８】
第２領域は第１領域の直ぐ傍に、半導体基板の主面にほぼ平行な平面において、かつ主面にほぼ直交する平面において隣接する、請求項１７記載の方法。
【請求項１９】
第２導電型の埋め込み層を第１領域の下に、かつ第１領域の直ぐ傍に隣接するように形成する工程をさらに備える、請求項１８記載の方法。
【請求項２０】
埋め込み層を第２領域に接続する高導電率領域であって、埋め込み層よりも高い導電率を有する、第２の高導電率領域を形成する工程をさらに備える、請求項１９記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この出願は半導体装置及びプロセス一般に関し、特にショットキー素子を有する半導体装置、及びショットキー素子を半導体基板に設けるプロセスに関する。
【背景技術】
【０００２】
従来のショットキーダイオードでは通常、逆バイアス電圧が大きくなるとリーク電流が急激に大きくなる。電界がショットキー領域において高くなる結果、ショットキー領域がブレークダウンして、素子が破壊される可能性がある。従って、リーク電流が小さく、かつブレークダウン電圧が高い素子、及びリーク電流を小さくし、及びブレークダウン電圧を高くする方法が有用となる。
【発明を実施するための最良の形態】
【０００３】
表面の電界集中を抑制することにより素子のショットキー領域を高電界からシールドする横型ＲＥＳＵＲＦ（ｒｅｄｕｃｅｄ  ｓｕｒｆａｃｅ  ｆｉｅｌｄ：表面電界緩和）ショットキー素子を開示する。この明細書のショットキー素子については、図１〜１３を参照することにより一層深く理解することができる。
【０００４】
図１は、本明細書の特定の実施形態による、バルク基板１０の位置５に設けられるショットキー素子の断面図を示している。本明細書において、図２〜１２は、図１のショットキー素子を形成するための特定の処理フローを開示している。
【０００５】
図２は、上側層２１を含むバルク基板１０を示している。一の実施形態では、バルク基板１０はシリコンなどのＰ型単結晶半導体基板である。しかしながら、バルク基板１０は他の形態、例えばシリコンオンインシュレータ、シリコンオンサファイア、砒化ガリウムなどであってもよい。一の実施形態では、バルク基板１０には、約１Ｅ１５〜１Ｅ１９／ｃｍ３の範囲のＰ型不純物濃度を有するシリコンを使用し、層２１は基板の不純物ドープ部分であり、バルク材料の導電型とは逆の導電型を有する。例えば、層２１はＮ型層とすることができ、このＮ型層は約１Ｅ１８〜３Ｅ１９／ｃｍ３の範囲、通常は１〜２×１Ｅ１９／ｃｍ３の範囲の不純物濃度を有する。
【０００６】
一の実施形態では、層２１は、完成した半導体装置にＮ型埋め込み層（ＮＢＬ）を形成するために設けられるものであり、アンチモンなどのＮ型元素を、公知の不純物イオン注入法を使用してイオン注入することにより形成することができる。
【０００７】
別の実施形態では、分離層２１は必要ではない。例えば、１Ｅ１８〜３Ｅ１９／ｃｍ３または１〜２×１Ｅ１９／ｃｍ３の範囲のＮ型不純物濃度を有するバルク基板を、固有の不純物濃度を有する上側層２１を設けることなく使用することができる。従って、別の実施形態では、層２１は単に、バルク基板１０の上側部分を表わすに過ぎない。
【０００８】
図３は、エピタキシャル層１２を形成した後の位置５を示している。通常、エピタキシャル層１２は、バルク基板１０の材料と同様の半導体材料を含む。議論を進めるために、エピタキシャル層１２は層２１を覆うエピタキシャルシリコン層とすることができる。形成直後のエピタキシャル層１２は層２１とは逆の導電型を有する、すなわちＰ型エピタキシャル層について本記述において説明する。種々の実施形態では、層１２は２〜４ミクロン、２．５〜３．５ミクロン、または３．２５ミクロン〜３．７５ミクロンの範囲の厚さを有する。層１２の代表的なＰ型不純物濃度は２〜５Ｅ１５／ｃｍ３の範囲である。一の実施形態では、エピタキシャルを形成した後に不純物元素をイオン注入することにより、不純物含有エピタキシャル層１２を形成する。別の実施形態では、不純物元素はエピタキシャル成長中に導入される。図２，３の特定の実施形態はバルク基板を覆うエピタキシャル層を開示しているが、エピタキシャル層は本開示のショットキー素子を形成するためには用いる必要がないことが分かるであろう。例えば、層１０を未処理バルク基板とすることができ、層２１及び１２をバルク基板の不純物ドープ部分とすることができる。
【０００９】
図４は、マスク層１０１を形成した後の位置５を示している。マスク層１０１は開口１２１（一部のみを示している）を有し、この開口によって、エピタキシャル層１２の導電型とは逆の導電型を有するように形成される一つ以上のウェル領域の位置を画定する。領域１１はエピタキシャル層１２と同じ導電型の不純物領域であるが、エピタキシャル層よりも高い不純物濃度を有する領域である。例えば、領域１１は１〜５Ｅ１６／ｃｍ３の範囲、または２〜３Ｅ１６／ｃｍ３の範囲の不純物濃度を有することができる。図１に示すように、領域１１の下側部分のみが最終のショットキー素子に残ることになる。一の実施形態では、層１１は、ボロンのようなＰ型元素をイオン注入することにより形成される。
【００１０】
図５は、Ｎ型領域２２を形成した後の位置５を示し、Ｎ型領域２２は図１のショットキー素子のドリフト領域を含む。領域２２は通常、領域１１と同じマスク層１０１を使用して形成される。領域２２は逆導電型を有する領域の内部に形成される。例えば、領域２２がＮ型領域である場合、領域２２は、領域１１及び１２を合わせた領域であるＰ型領域の内部に、かつＰ型領域に隣接して形成される。Ｎウェル２２の不純物濃度は約２〜４Ｅ１６／ｃｍ３であり、かつＮウェル２２は、領域１１を形成した後にリンをイオン注入することにより形成することができる。複数のウェル領域を同時に、同じ半導体装置に説明したプロセスを使用して形成することができることが分かるであろう。特定の実施形態では、領域２２と同様のウェルは論理素子を収容することになる。ショットキー領域は領域２２に設けられて、高耐圧性能を逆バイアス状態の間に維持し、そして順方向バイアス時に低いオン抵抗特性を持つが、これについてはここで更に詳細に議論する。
【００１１】
図６は、誘電体領域３１，３２を領域１２，２２の内部にそれぞれ形成した後の位置５を示している。通常、誘電体領域３１，３２は、適切ないずれかのシャロートレンチ分離プロセスを使用して形成される酸化膜領域である。別の実施形態では、誘電体領域３１，３２は領域１２及び２２の上に形成することができる。
【００１２】
図７は、領域１２と同じ導電型の領域１３を形成した後の位置５を示している。例えば、領域１３は公知のマスク法を使用して形成されるＰ型領域とすることができる。特定の実施形態では、Ｐ型領域１３はＰ型ボディと呼ぶこととし、そして不純物濃度が約１〜５Ｅ１７／ｃｍ３の領域１２よりも高い不純物濃度を有し、更にボロンのようなＰ型元素をイオン注入することにより形成することができる。図示の領域１３は領域２２に直接隣接するように示されているが、領域１２の一部分を領域１３と２２との間に部分的に設けることができる、または領域１２の一部分を領域１３と２２との間の全体に渡って設けることができる。
【００１３】
図８は、不純物領域２４を形成した後の位置５を示している。シンカー（ｓｉｎｋｅｒ）とも呼ばれる不純物領域２４は、層２１と同じ導電型（極性）を有するので、埋め込み層２１に電気的に接続される。領域２４の不純物濃度は通常、埋め込み層２１の不純物濃度よりも高く、１Ｅ１７〜１Ｅ１９／ｃｍ３の範囲である。一の実施形態では、領域２４はリンなどのＮ型元素をイオン注入することにより形成される。図９は、不純物領域１４及び２３を形成した後の位置５を示している。不純物領域２３は、同じ導電型の不純物がドープされた領域２４及び２２を接続する接続部（ｔｉｅｓ）と呼ばれるコンタクトを構成する。不純物領域１４は領域１３への接続部を構成し、この場合、領域１３及び１４は同じ導電型である。領域１４及び２３の代表的な不純物濃度は約５Ｅ１９〜１Ｅ２０／ｃｍ３の範囲である。
【００１４】
図１は導電層４１を形成した後の位置５を示しており、導電層４１の一部分は、当該部分が適切な仕事関数差を、当該部分と下地領域２２との間に有することによりショットキー領域２５を構成するという意味において、領域２２のショットキーコンタクトとなる。一の実施形態では、導電層４１は、コバルト金属を堆積させ、そしてアニールすることにより形成されるシリサイド４１である。端子５３はシリサイド４１に接続される形で示される。「端子（ｔｅｒｍｉｎａｌ）」という用語は導電性要素、または導電性要素の内、図１のショットキー素子の一部分に接続される部分を指すために使用される。端子は通常、ショットキー素子の内、当該端子のコンタクト先となる領域よりも高い導電率を有する。例えば、金属により、または高不純物濃度ポリシリコンにより形成されるコンタクトビアまたは導電配線が通常、端子を構成する。一の実施形態では、シリサイド４１は、導電構造の内、ショットキー素子のアノードを構成する部分であり、端子５２は、導電構造の内、ウェル接続部２３に接続され、かつショットキーカソードを構成する部分である。
【００１５】
ここで、図１は接続手段４５も示しており、この接続手段は金属配線のような導電性接続手段であり、領域２２の接続部２３を領域２４の接続部２３に接続することに注目されたい。端子５１，５２は接続手段４５の一部分と見なす、または接続手段４５とは別の構造と見なすことができる。別の実施形態では、接続手段４５はアノード５１と領域２４への接続部２３との間の接続手段に置き換えることができるが、これについてはここで更に議論する。
【００１６】
シリサイド４１は逆導電型の第１領域及び第２領域にコンタクトする。一の実施形態では、第１領域は、領域１１，１２，１３，１４により構成されるＰ型領域であり、第２領域は、領域２２，２３により構成されるＮ型領域である。ショットキー素子の端子５２は領域２２に、接続領域２３を通して電気的に接続される。Ｐ型領域１１の少なくとも一部分は領域２２の直ぐ下に位置し、そしてシリサイド４１とＰ型領域１２，１３，１４を通して電気的にコンタクトする。
【００１７】
図１０はショットキー素子の特定の実施形態の３次元表示を示している。ここで、シリサイド４１は図を明瞭にするために示しておらず、通常、分離領域３１と３２との間の交互配列構造の上に設けられ、そして端子５３とコンタクトする（図１に示すように）ことに注目されたい。更に詳細には、図１０は、ショットキー素子の平面図を眺める場合に、領域１３及び２２により構成される交互配列構造を示している。例えば、共通境界位置１３１は領域２２の交互配列構造、及び領域１３の交互配列構造によって共有されるので、ショットキー素子の上側表面にほぼ直交する平面境界を構成する。ここで、共通境界１３１は領域１３及び２２によって、領域１２及び２２の深さ全体に沿って共有される訳ではなく、かつｐ型領域１２の一部分が領域２２との境界となるので、領域１３及び２２が分離されることに注目されたい。
【００１８】
領域２２の交互配列構造も共通境界１３２を領域１３と一緒に共有して、ショットキー素子の上側表面と、かつ共通エッジ１３１から始まる平面境界とほぼ直交するほぼ平坦な平面境界を構成する。ここで、領域１１，１２，及び１３は、同じ導電型を有する領域を構成し、かつほぼ平坦な平面境界が領域２２の交互配列構造と下地領域１１との間に形成されることに注目されたい。この境界は共通エッジ１３１及び１３２から始まる平面境界にほぼ直交する。一の実施形態では、領域１３のＰ型交互配列構造は埋め込み層１１にまで延在する。別の実施形態では、領域１３のＰ型交互配列構造は領域２２の内部で停止する。本明細書において使用するように、ほぼ直交する平面は、互いに対して９０度の角度、８５〜９５度の角度、及び８０〜１００度の角度をなす平面を含む。
【００１９】
図１１は本開示の別の実施形態の３次元図を示している。詳細には、図１１は図１０において説明したものと同様のショットキー素子を示している。しかしながら、領域１３及び２２から成る交互配列構造を設けるのではなく、交互配列構造とはならない領域１３及び２２に類似する非交互配列領域（ｎｏｎ−ｉｎｔｅｒｌｅａｖｅｄ  ｒｅｇｉｏｎｓ）６３及び７２が示される。
【００２０】
動作状態では、順バイアスされると、図１の開示のショットキー素子にはアノード５３からカソード５２に電流が流れる。しかしながら、シリサイド４１下のＮ型領域２２に形成されるショットキー領域２５は逆バイアス状態の間、逆方向に流れる電流を小さくするように作用する。逆バイアス状態の間、図１のショットキー素子には空乏層が形成され、この空乏層は領域２２に複数の方向から延びる。第１に、領域２２は左から右に向かって、すなわち図１に示す領域１３から空乏化する。第２に、領域２２は、領域１３及び２２が交互配列される場合には、図１が描かれる紙面に向かって、そして紙面から出て行く方向に空乏化する。これらの第１及び第２の空乏化は、これらの空乏化によって領域２２が、領域２２とシリサイド４１との間の境界にほぼ平行な平面に平行な方向に空乏化するという意味で、単一のＲＥＳＵＲＦ（ｓｉｎｇｌｅ−ＲＥＳＵＲＦ：単一の表面電界緩和）効果が生じる。最後に、カソード５２は埋め込み層２１に領域２４を通して電気的に接続されるので、逆バイアスされている間に領域１１が空乏化し、これによって逆バイアス中の領域２２の空乏化が、領域２２とシリサイド４１との間の境界によって形成される平面にほぼ直交する第２平面において進む。下方からの空乏化も生じる場合、この現象は２重ＲＥＳＵＲＦ（ｄｏｕｂｌｅ−ＲＥＳＵＲＦ：２重表面電界緩和）効果と呼ぶことができる。
【００２１】
左から右に向かって領域２２に逆バイアス中に生じる空乏層は、逆バイアス電圧が大きくなるにつれて、シリサイド４１下のショットキー領域の前面を通過して分離領域３２にまで延びる。空乏層がショットキー領域の前面を通過して延びることによって、逆バイアス電圧が大きくなるにつれて、ショットキー領域に観察される電界がほぼ安定するので、ショットキー領域を流れる逆方向リーク電流が小さくなる。この安定化によって、図１のショットキー素子は従来の素子よりも、逆バイアス状態で大きいリーク電流による影響を受けるということが非常に少なくなる。
【００２２】
別の実施形態では、ショットキー素子のカソード５２ではなく、アノード５３を領域２４の接続部２３に接続することができる。この構造では、逆バイアス電圧によって領域１１が空乏化するということがない、または層２２の底面から空乏化が進むという２重ＲＥＳＵＲＦ効果が生じることがない。
【００２３】
図１２は本開示の別の実施形態の断面図を示している。詳細には、図１２のショットキー素子は図１のショットキー素子と同様であり、類似の領域には同じ番号を付けている。しかしながら、同じ導電型を有する個別の層１１及び１３を設けるのではなく、領域２１１を１つだけ設ける。誘電体層２０２はシリサイド４１を形成する前に設けられ、かつ接続領域２３をショットキー領域２２５から分離するように作用する。Ｎ型領域２２２はエピタキシャル層１２の内部に配置され、かつＰ型領域２１１の上に設けられる。ここで、Ｎ型領域２２２を、前の実施形態のＮ型領域２２よりも非常に薄い構造として示して、Ｎ型領域の厚さが実施形態ごとに変わり得ることを強調していることに留意されたい。シリサイド４１が形成されると、ショットキー領域がＮ型領域２１１に形成されることになる。図１２の素子の動作は図１に関して説明したものと同様であり、空乏化が横方向に生じてショットキー領域を高電圧逆バイアス状態の間に保護する。
【００２４】
図１３は本開示の別の実施形態の断面図を示している。詳細には、図１３のショットキー素子は図１２のショットキー素子と同様である。図１２及び図１３の類似領域には同じ番号を付けている。図１３のショットキー素子は図１２のショットキー素子とは、誘電体スペーサ２０４が領域３１とシリサイド４１との間のＰ型領域２１１の上に配置される点が異なる。このようにして、ショットキー領域２２５の長さは、誘電体スペーサ２０２と２０４との間の距離となる。導電接続手段２４６はシリサイド４１を接続領域１４に接続する。
【００２５】
図１４は本開示の別の実施形態の断面図を示している。詳細には、図１４のショットキー素子は図１０のショットキー素子と同様である。図１４及び図１０の類似領域には同じ番号を付けている。図１４のショットキー素子は図１０のショットキー素子とは、誘電体スペーサ２３３が領域１３及び２２の内部の基板１０の上に配置される点が異なる。このようにして、ショットキー領域２２５の長さは、誘電体スペーサ２３３と２３２との間の距離となる。導電接続手段２４７はシリサイド４１を接続領域１４に接続する。
【００２６】
本明細書における方法及び装置によって柔軟な実施形態が可能になる。或る特定の例を使用して説明を行なっているが、この技術分野の当業者であれば、これらの例は単なる例示であり、多数の変形例が存在することが分かるであろう。例えば、方法を本明細書における示唆に従って用いる際の使用に適するものとなり得る種々のタイプの堆積法及び不純物導入法、及び素子を現時点において利用することができる。また、本開示の或る実施形態を当該実施形態の或る変形例とともに、本明細書において示し、そして説明してきたが、この技術分野の当業者であれば、開示の示唆を取り入れた他の多くの種々の実施形態を容易に構成することができることに留意されたい。効果、他の利点、及び技術的問題に対する解決法について、特定の実施形態に関して上に記載してきた。しかしながら、効果、利点、及び問題解決法が、更にはいずれかの効果、利点、または問題解決法をもたらし、またはさらに顕著にし得る全ての要素（群）が、いずれかの請求項または全ての請求項の必須の、必要な、または基本的な特徴または要素であると解釈されるべきではない。従って、本開示は本明細書に示される特定の形態に制限されるものではなく、このような代替物、変形例、及び均等物を、これらが本開示の技術思想及び技術範囲に合理的に対応するとして包括するものである。
【図面の簡単な説明】
【００２７】
【図１】本開示によるショットキー素子の断面図。
【図２】本開示による形成プロセスの種々の工程における図１のショットキー素子を示す断面図。
【図３】本開示による形成プロセスの種々の工程における図１のショットキー素子を示す断面図。
【図４】本開示による形成プロセスの種々の工程における図１のショットキー素子を示す断面図。
【図５】本開示による形成プロセスの種々の工程における図１のショットキー素子を示す断面図。
【図６】本開示による形成プロセスの種々の工程における図１のショットキー素子を示す断面図。
【図７】本開示による形成プロセスの種々の工程における図１のショットキー素子を示す断面図。
【図８】本開示による形成プロセスの種々の工程における図１のショットキー素子を示す断面図。
【図９】本開示による形成プロセスの種々の工程における図１のショットキー素子を示す断面図。
【図１０】本開示の特定の実施形態による図１のショットキー素子の斜視図。
【図１１】本開示の特定の実施形態による図１のショットキー素子の斜視図。
【図１２】本開示の別の実施形態によるショットキー素子の断面図。
【図１３】本開示の別の実施形態によるショットキー素子の断面図。
【図１４】本開示の別の実施形態によるショットキー素子の断面図。
【図１】
2008505487.tif 000003
【図２】
2008505487.tif 000004
【図３】
2008505487.tif 000005
【図４】
2008505487.tif 000006
【図５】
2008505487.tif 000007
【図６】
2008505487.tif 000008
【図７】
2008505487.tif 000009
【図８】
2008505487.tif 000010
【図９】
2008505487.tif 000011
【図１０】
2008505487.tif 000012
【図１１】
2008505487.tif 000013
【図１２】
2008505487.tif 000014
【図１３】
2008505487.tif 000015
【図１４】
2008505487.tif 000016
【国際調査報告】
2008505487.tif 000017