(57)【要約】  半導体デバイス（４００）は、パッシブなオーバーコート保護層（３２０）と、この保護層の上に設けられた相互接続導電層（３３０）を備えた基板（３１０）を有する。保護層と導電層との間に位置する所定材料の層（４１０）は、導電層と基板との間の異なる移動に対し、応力を緩和するようになっている。好ましい実施例では、この所定材料の層は銅製の相互接続層とパッシブなオーバーコートとの間の接着を所定インターバルで中断するようにパターン化されており、よって基板に対し、外側に移動することにより、応力を緩和できるような銅製の盛り上がった場所を設けている。
2008541436.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に位置する保護層と、
前記保護層の上に位置する導電層と、
前記保護層と前記導電層との間に位置する応力低減材料の層とを備えた、半導体デバイス。
【請求項２】
前記導電層は銅を含み、前記基板は所定の弾性率を有し、前記応力低減材料の層は前記基板の弾性率よりも小さい弾性率を有する、請求項１記載のデバイス。
【請求項３】
前記応力低減材料は、前記導電層の下方で実質的に連続している、請求項１または２記載のデバイス。
【請求項４】
前記応力低減材料は、前記保護層と前記導電層との間に位置する応力を低減する特徴部を形成するようにパターン化されている、請求項１または２記載のデバイス。
【請求項５】
前記応力低減材料は、ポリベンズオキサゾール、ベンゾシクロブテン、ポリイミド、シリコーン変性ポリイミド、可撓性エポキシおよびシリコン変性可撓性エポキシから成る群から選択された材料を含む、請求項２記載のデバイス。
【請求項６】
基板の上に位置するパッシブオーバーコート層と、
前記パッシブオーバーコート層の上に位置し、該パッシブオーバーコート層に接着された銅相互接続層とを備え、該銅相互接続層と前記パッシブオーバーコート層との間の接着部は、所定のインターバルで中断され、前記銅相互接続層の盛り上がった部分を設けており、該盛り上がった部分によって前記基板に対して外側方向への銅の移動が可能となっている半導体デバイス。
【請求項７】
前記パッシブオーバーコート層と前記銅相互接続層との間に位置する所定の材料を更に含み、この材料は、前記接着部を所定のインターバルで中断させるようにパターン化されている、請求項６記載のデバイス。
【請求項８】
前記材料は、ポリベンズオキサゾール、ベンゾシクロブテン、ポリイミド、シリコーン変性ポリイミド、可撓性エポキシおよびシリコン変性可撓性エポキシから成る群から選択された材料を含む、請求項７記載のデバイス。
【請求項９】
所定の弾性率を有する基板の上に保護層を形成するステップと、
前記基板の弾性率よりも小さい弾性率を有する材料を前記保護層の上に形成するステップと、
前記保護層の上に導電層を形成するステップとを備えた、半導体デバイスを製造するための方法。
【請求項１０】
基板の上に位置するパッシブオーバーコート層を形成するステップと、
前記パッシブオーバーコート層の上に位置し、該パッシブオーバーコート層に接着された銅相互接続層を形成するステップとを備え、前記銅相互接続層と前記パッシブオーバーコート層との間の接着部は所定のインターバルで中断され、前記銅相互接続層の盛り上がった部分を設けており、該盛り上がった部分によって前記基板に対して外側方向への銅の移動を可能にしている半導体デバイスを製造するための方法。
【請求項１１】
前記パッシブオーバーコート層と前記銅相互接続層との間に所定の材料の層を形成するステップと、接着を所定のインターバルで中断するように前記材料の層をパターン化するステップとを備えた、請求項１０記載の方法。
【請求項１２】
前記材料の層は、ポリベンズオキサゾール、ベンゾシクロブテン、ポリイミド、シリコーン変性ポリイミド、可撓性エポキシおよびシリコン変性可撓性エポキシから成る群から選択された材料を含む、請求項１０記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体デバイスおよびその製造に関し、特に集積回路製造中の反り返りを防止するために、低抵抗の金属層の応力を低減することに関する。
【背景技術】
【０００２】
集積回路半導体デバイスでは、ダイのサイズを最小にしながら、相互接続電流パスを極めて低抵抗にするために、保護オーバーコート上に厚い銅の層または同様な導電層を使用することが一般的である。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、この銅の広い連続的な領域によって、厚い金属と、この金属が張り付けられた下方のシリコンバルクウェーハ材料との間の熱膨張係数の差に起因し、ウェーハが変形する。この変形によって、カーブの形態をした（例えば弓状の）反り返りが生じ、この反り返りは集積回路製造プロセスにおける他の工程に障害を与えるのに十分深刻となり得る。更に応力が存在することによってウェーハが後の工程、特にパッケージのためにソーイングする前にウェーハを薄くする際に割れやすくなる。
図１（従来技術）は、上記のような反り返りを生じ得る半導体デバイス１００を示す。デバイス１００は、ボンドパッド１１０と、低抵抗の相互接続部１２０とを含む。図１は、上部の金属化、例えばボンドパッド１１０と低抵抗の相互接続部１２０との組み合わせによる被覆の程度を示す。図示されるように、このことは、製品の全上部領域のかなりの部分を占める。図１１は、被覆率が約６０％のデバイスを示しているが、将来のデバイスは、上部の金属化による被覆率が８０％以上となることが予想されている。ボンドパッド１１０は一般に約６０〜９０μｍのエッジ長さを有するが、低抵抗の相互接続部１２０はデバイスのダイのほとんど全長にわたって広がり、この長さは数百〜数千μにもなり得る。
【０００４】
張力のある層が、この層が形成される基板に力を加えている間、この層の被覆率が増加し、かつ妨害されない層の拡張が大きくなるのと共に、伝えられる力の大きさも増加する。従って、例えばボンドパッド１１０は、より大きい低抵抗相互接続部１２０が伝える力より小さい力しか基板に伝えない。
【０００５】
図５ａおよび２ｂ（従来技術）は、引っ張り応力の結果として、反り返りを生じているウェーハ２００を示す。ウェーハ２００は、図１に示されるような複数の集積回路半導体デバイス１００を含む。矢印は応力のベクトル２１０を示し、このベクトルはボンドパッド１１０と低抵抗の相互接続部１２０を含む個々のダイの上部金属層の組み合わせ効果により、ウェーハに伝えられる真の力を示す。図示されている応力の結果、フルに厚みがある２００ｍｍのウェーハの場合、ウェーハ２００の中心に対してウェーハ２００のエッジを垂直方向に、例えば３００μｍの変位が生じ得る。このような変位は、一部の製造工具でのウェーハの取り扱いを信頼できないものにし得る程度に十分大きい。半導体デバイス１００を分離する前に、ウェーハ２００を薄くした後に、エッジ変位量は一般に増加し、３〜５ｍｍを超え得る。これによって、明らかに製造上の問題の深刻さが増し、ウェーハ２００の構造的な一体性を危うくし得る。
【０００６】
従来の応力管理解決方法は、銅内にスロットまたは他の中断部を追加することにより、広い金属領域をセグメント化することである。しかしながら、スロット、特に電流の流れに対して垂直に延びるスロットは、所望する低抵抗の目標を妨害し得る。従って、連続する銅の部分を中断することなく応力を緩和できるようにする必要性が存在する。
【課題を解決するための手段】
【０００７】
（発明の概要）
本発明は、応力を低減した状態で低抵抗の導電層である金属層を使用した半導体デバイスおよびその製造方法を提供するものである。
【０００８】
１つの側面では、半導体デバイスは基板の上に位置する保護層と、この保護層の上に位置する導電層とを有する。金属部の連続を中断することなく、応力を緩和するために、保護層と導電層との間に応力を低減する低弾性率の材料が位置する。
【０００９】
別の側面によれば、半導体デバイスを製造するための方法が提供され、この方法では、金属部の連続を中断することなく、応力を緩和するために、保護層と導電層との間に応力を低減する低弾性率の材料を形成する。
【００１０】
下記に説明する実施例では、応力低減低弾性率材料は、剪断応力に応答して変形でき、導電層および基板の移動を可能にするので、基板の変形を低減できる。
【００１１】
下記の別の実施例では、銅の相互接続層とパッシブなオーバーコート層との間の接着を所定の間隔で中断し、（基板から離間する）Ｚ方向への銅の移動を可能にすることにより、（基板に沿った）Ｘ−Ｙ方向の応力の緩和を可能にする、銅内に盛り上がった部分を設ける。銅内の引っ張り応力を吸収する（または方向を変える）ために、金属のソース（例えば銅の離間した突起）を設けることにより、ウェーハの歪み（反り返り）を防止するよう、シリコン基板に伝えられる応力が低減される。
【実施例】
【００１２】
図３は、基板３１０を有する半導体デバイス３００を示し、基板３１０の上にはパッシブな保護層３２０が形成されている。図示されている保護層３２０は、基板３１０の頂部表面に設けられた保護オーバーコート（ＰＯ）であり、この保護層は集積回路の下方の部品を機械的かつ環境的に保護するのに十分な材料を含む。保護層３２０に適した材料として、二酸化シリコン、窒化シリコン、シリコンオキシナイトライド、または他の同様な材料から成る群から選択された材料を挙げることができる。保護層３２０は、本発明の要旨内にある、多数の異なる厚さを明らかに有することができるが、一実施例では保護層３２０の厚さは約０．５μｍ〜約２．０μｍの範囲となっている。
【００１３】
保護層３２０の上には導電層３３０が位置している。図示されている導電層３３０は、低抵抗の相互接続材料、例えば銅である。他の材料も使用が可能であり、一部のケースでは、導電層３３０は１つ以上の二次的層の他に第１導電体を含むことができる。
【００１４】
導電層３３０は、室温で引っ張り応力を呈し得る。かかる応力は特に導電層３３０を形成するのに使用された方法に関連する材料内の固有の欠陥によって生じ、この応力は固有の応力を生じさせる。かかる応力は熱要因によっても生じ得る。例えば導電層３３０を形成した後に、熱プロセス工程は室温よりも高い温度にゼロ応力温度を設定し得る。後者のケースでは、導電層の熱膨張係数が基板（一般にシリコン）の熱膨張係数よりも大きいことに起因し、温度がゼロ応力温度よりも低くなるにつれ、導電層の引っ張り応力が増加する。これら効果は、単独で、または組み合わせで、実質的に導電層３３０の全引っ張り応力を生じさせ得る。更に、基板にかかる力は、一般に導電層３３０の厚さが増すにつれ増加する。引っ張り応力によって生じる力が、基板３１０の剛性に関係する値を超えると、上記製造上の問題が生じ得る。
【００１５】
本発明の要旨によれば、導電層３３０と保護層３２０との間に応力低減材料３４０が設けられている。この応力低減材料３４０は、導電層３３０と保護層３２０、従って基板３１０との間の境界となっている。好ましい実施例における応力低減材料３４０は、導電層３３０に存在し得る引っ張り応力によって生じる剪断応力に応答して変形できる。従って、この応力低減材料の層３４０により、導電層３３０に対する基板３１０の移動が可能となるので、その結果、基板３１０の反り返りが少なくなる。
【００１６】
応力低減材料３４０は、多数の異なる材料を含むことができる。好ましい実施例では、この応力低減材料を基板３１０の曲げ応力よりも小さい曲げ応力を有すると共に、その後の処理および組み立て作業に適合した材料から形成しなければならない。例えば約１３０ＧＰａから約２００ＧＰａまでの範囲の許容された弾性応力の値を有するシリコン基板に対して適当な材料３４０は、例えばこの範囲未満の値の弾性率を有する材料とすることができる。別の材料の基板に対し、材料３４０は、異なる弾性率の上限値を有することができる。
【００１７】
一実施例では、低弾性率の材料は有機材料であり、この材料を従来の技術、例えばスピンコーティングまたはスクリーン印刷により堆積できる。例えば特にダウケミカル社によて製造されたポリベンズオキサゾール（ＰＢＯ）は約１７ＧＰａの弾性率を有し、半導体処理技術に適合する形態で製造される。使用できる他の材料として、ベンゾシクロブテン（ＢＣＢ）、ポリイミド、シリコーン変性ポリイミド、可撓性エポキシおよびシリコン変性可撓性エポキシを挙げることができる。応力低減低弾性率の材料の厚さも同じように重要である。従って、好ましい実施例では、応力低減低弾性率の材料３４０の厚さは約０．５μｍ〜約２．０μｍの範囲である。
【００１８】
図３の実施例では、応力低減材料３４０は、保護層３２０と基板３１０、従って導電層３３０との間の実質的な連続層として形成されている。このような連続的な性質によって、応力低減低弾性率の材料の層３４０は、この応力低減低弾性率の材料３４０を横断する、導電層３３０によって生じる引っ張り応力の連続的な分布を提供できるようにしている。このような分布から種々の利点が得られている。
【００１９】
図４は、本発明の別の実施例を示し、この実施例では、半導体デバイス４００はパッシブなオーバーコートの保護層３２０上に形成された導電層３３０（例えば厚い銅の層）を有し、これら層の間に応力低減材料の層４１０が位置している。この応力低減層４１０は、前と同じようにバルク基板材料（例えばシリコン）よりも弾性率が小さくなるように選択されることが好ましい。しかしながら、デバイス３００と対照的に、層４１０は連続的な層を形成しない。その代わりに材料４００は保護層３２０と導電層３３０との間に位置する応力を低減する特徴部を形成するようなパターンとなっている。図示するように、これら特徴部は所定の間隔で、層３３０とパッシブオーバーコート３２０との間の接着部を中断させている。これによって、銅の内部には所定の間隔で、盛り上がった部分が形成されており、銅を（基板から離間する）Ｚ方向に移動できるようにすることにより、（基板に沿った）Ｘ−Ｙ方向の応力の軽減を可能にしている。銅内の引っ張り応力を吸収する（方向を変える）ように、金属のソース（例えば銅製の離間した突起）を設けることによりウェーハの歪み（反り返り）を防止するように、シリコン基板に伝えられる応力が低減されている。
【００２０】
１つの構成では、応力低減低弾性率の材料４１０をラインパターンに形成できる。しかしながら、本発明はかかる構造に限定されているわけではない。一般に応力低減低弾性率材料４１０の幾何学的形状は、導電層３３０の応力を分析することによって決定される。かかる分析は、設計者の経験および直感に基づく経験的なものであり、例えば有限要素モデル化により分析的にできる。この分析から得られる低弾性率の特徴部の幾何学的形状として、直線ライン、湾曲したラインおよび実質的に対称的な円形の幾何学的形状、例えば場合に応じて中空の円およびベタの円（ドット）を含むその他の規則的なまたは任意の形状を挙げることができる。更に、単一の設計において、異なる幾何学的形状を有する低弾性率の特徴部を組み合わせてもよい。１つの構造では、ラインパターンの各ラインは長軸を有し、各長軸はその場所における引っ張り応力ベクトルに実質的に垂直となるように位置する。
【００２１】
別の実施例では、保護層３２０の上に犠牲材料を形成またはパターン化し、更にその上に導電層３３０を形成する。その後、導電層３３０の下方に空隙、すなわち「空気ギャップ」を残すように、熱処理または化学処理により、この犠牲層を除くことができる。この実施例では、空隙、すなわち空気ギャップは、応力低減低弾性率材料４１０を構成する。この実施例では、導電層３３０の下に支持体がないので、この導電層３３０の支持されていない部分がその後の処理に適合することを保証するよう、空隙のサイズおよび形状に別の設計上の制限が課される。
【００２２】
図５は、金属層形成方法４００の例を示す平面図である。図５ではラインパターンを形成するように適当な手段により応力低減材料４１０が堆積またはパターン化されている。一実施例では、このパターンとなっているラインは、各ラインの長軸が導電層３３０の中断されていない部分の大きい膨張から生じる局部的応力に垂直となるように全体が位置している。この実施例はラインの長軸が一般的にＸ−Ｙ座標系と整合するように構成されたラインを示しているが、上記分析で決定されるように、適当な態様で配置された、任意の幾何学的形状を有する特徴部を形成するよう、本発明を実施できる。
【００２３】
本発明の金属層形成方法の使用によって従来技術よりも多数の利点が得られている。例えば本発明に有利なように、基板の変形を低減するために低弾性率材料を使用することにより、これまで厚い低抵抗層から生じた応力を補償するために、設計者にはこれまで得られなかった自由度が得られている。本発明の金属層形成方法を使用することにより、設計者は低抵抗層を通る電流の流れのパスを中断し得る低抵抗層の部分を除去しなくても、厚い低抵抗層を使用する影響を低減することができる。
【００２４】
図６は、本発明の要旨に従って構成された金属化方式を実施した集積回路（ＩＣ）の一例６００の横断面図である。ＩＣ６００はＭＯＳ、ＢｉＣＭＯＳまたはバイポーラ部品を含むことができ、更にコンデンサ、インダクタまたは抵抗器のようなパッシブ部品も含むことができる。更に光学部品または光学電子部品も含むことができる。当業者であれば、これらのタイプの部品およびそれらの製造に精通しているであろう。図６に示された特定の実施例では、ＩＣ６００は基板６１０を含み、この基板の上に絶縁層６３０を有するトランジスタ部品６２０が形成されている。更に、種々の部品を接続するよう、絶縁層６３０内には相互接続構造部６４０が設けられ、このようにして作動集積回路６００が形成される。基板６１０の上には保護層６５０が位置し、更にその上に導電層６６０が位置する。保護層６５０と導電層６６０との間に応力低減低弾性率の材料６７０が位置している。ＩＣ６００のこの相互接続アーキテクチャは、本発明の要旨に従って製造できるアーキテクチャの一例である。
【００２５】
本発明が関連する技術の当業者であれば、これまで説明した実施例について、特許請求の範囲から逸脱することなく、種々の追加、削除、置換およびその他の変形を行うことができると理解できよう。
【図面の簡単な説明】
【００２６】
【図１】中断されていない広い面積を有する上部金属層を有する半導体デバイス（従来技術）の一例を示す。
【図２Ａ】反り返りによるウェーハの弓状化を示す、従来の半導体の平面図である。
【図２Ｂ】反り返りによるウェーハの弓状化を示す、従来の半導体の側面図である。
【図３】導電層の下方に応力緩和材料から構成された連続層を有する、本発明の一実施例を示す。
【図４】導電層の下方の低弾性率の応力緩和材料製のパターン化された層を有する、本発明の一実施例を示す。
【図５】請求した発明の要旨に従って製造された、図４の実施例の平面図である。
【図６】接点、ビアおよび金属線によって相互に接続された半導体部品を含む集積回路（ＩＣ）の断面図である。
【図１】
2008541436.tif 000003
【図２Ａ】
2008541436.tif 000004
【図２Ｂ】
2008541436.tif 000005
【図３】
2008541436.tif 000006
【図４】
2008541436.tif 000007
【図５】
2008541436.tif 000008
【図６】
2008541436.tif 000009
【手続補正書】
【提出日】平成19年12月28日(2007.12.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の弾性率を有する基板と、
前記基板の表面に設けられたトランジスタコンポーネントと、
前記トランジスタコンポーネントの上に設けられた絶縁層と、
前記絶縁層内に埋め込まれ、前記トランジスタコンポーネントを接続する相互接続構造体と、
前記絶縁層および前記相互接続構造体の上に設けられ、上部表面を有する保護層と、
前記保護層の上部表面に接触し、前記第１の弾性率よりも小さい第２の弾性率を有する材料から形成された、パターン化された低弾性率構造体と、
前記低弾性率材料から構成された、パターン化された構造体に接触し、前記保護層の上部表面に接触し、更に前記相互接続構造体に接触する導電層とを備えた半導体デバイス。
【請求項２】
前記導電層は、銅を含む、請求項１記載のデバイス。
【請求項３】
前記トランジスタコンポーネントは、集積回路の一部を形成し、前記導電層は前記集積回路の６０％を超える部分を被覆する、請求項１または２記載のデバイス。
【請求項４】
前記導電層は、相互に入り込んだパターンを形成する、請求項１または２記載のデバイス。
【請求項５】
前記低弾性率材料は、直線状のパターンを形成する、請求項１または２記載のデバイス。
【請求項６】
前記低弾性率材料のラインは、前記導電層の相互に入り込んだ部分に対して実質的に垂直に延びる、請求項５記載のデバイス。
【請求項７】
前記低弾性率材料は、ポリベンズオキサゾール、ベンゾシクロブテン、ポリイミド、シリコーン変性ポリイミド、可撓性エポキシおよびシリコン変性可撓性エポキシから成る群から選択された材料を含む、請求項１または２記載のデバイス。
【請求項８】
前記保護層は、オキシナイトライドを含む、請求項１または２記載のデバイス。
【請求項９】
第１の弾性率を有する基板を設けるステップと、
前記基板の表面に設けられたトランジスタコンポーネントを設けるステップと、
前記トランジスタコンポーネントの上に設けられた絶縁層を配置するステップと、
前記絶縁層内に埋め込まれ、前記トランジスタコンポーネントを接続する相互接続構造体を形成するステップと、
前記絶縁層および前記相互接続構造体の上に設けられ、上部表面を有する保護層を配置するステップと、
前記保護層の上部表面に接触し、前記第１の弾性率よりも小さい第２の弾性率を有する材料から形成された、低弾性率構造体をパター化するステップと、
前記低弾性率材料から構成された、パターン化された構造体に接触し、前記保護層の上部表面に接触し、更に前記相互接続構造体に接触する導電層を形成するステップとを備えた半導体デバイスを製造する方法。
【請求項１０】
前記保護層を配置する前記ステップは、銅の層を配置することを含む、請求項９記載の方法。
【請求項１１】
前記保護層は、オキシナイトライドを含む、請求項１０記載の方法。
【請求項１２】
前記低弾性率材料は、ポリベンズオキサゾール、ベンゾシクロブテン、ポリイミド、シリコーン変性ポリイミド、可撓性エポキシおよびシリコン変性可撓性エポキシから成る群から選択された材料を含む、請求項９、１０または１１記載の方法。
【国際調査報告】
2008541436.tif 000010
2008541436.tif 000011
2008541436.tif 000012