(57)【要約】  内蔵アンテナを有する極めて小型の無線周波数ＩＤタグは、コスト効率良く製造され試験され貼付される。タグの製造中、タグの送信周波数は、全体の同調工程中、選択された範囲内に大まかに設定される。タグの目標送信周波数の約１０％のような範囲内とすることができる全較正は、ウェハ上の電子構成要素の１つ以上の測定された特性に基づく。このような測定された特性に基づくと、すべてのタグが目標送信周波数のかなり精密な許容範囲内にあるように、チップを並行して全体的に較正することができる。第２の同調工程は、静電容量や抵抗などの値を設定するためにＲＦ通信により各タグを微同調する。この同調工程を、タグの貼付時点で行うことができる。本発明の他の側面は、タグの製造中よりはむしろ、タグを製品または容器に貼付する時点で、送信応答、信号強度及び他の特性を試験し、；（ランダム発生器をチップ自体に有するよりはむしろ、）製造中、ランダムに選択された値をＲＦＩＤチップ内に焼き付け、この値は、その後、タグの応答に対してランダムな時間遅延を課すためにチップに適用され、；ウェハ上の相互接続と、特別な内蔵シーケンサ試験ダイとを用いてウェハ上の多数のタグの構造試験をし、；異なる周波数範囲に同調可能にするようにタグを製造し、；異なる管轄区域周波数要件に適応させるため、このような同調をその後の試験時またはタグ貼付中に行う。これらの製造及び試験特徴に加え、このタグの製造は経済的であり、タグはサービスの信頼性を高める。【特許請求の範囲】
【請求項１】
質問器からＲＦエネルギーを受信し格納し、前記エネルギーを応答信号の送信に用いるタイプの無線周波数ＩＤタグの製造中、製造された各タグに、ランダム化された送信時間遅延を課す方法であって、複数のタグにより同時に生じる応答送信を回避するため、前記時間遅延は本質的にあらゆるタグに対して異なるものであり、前記方法は、
不揮発性の設定可能な素子を前記タグの集積回路内に含める工程と、
前記製造中の処理において、コンピュータを用いて、アルゴリズムにより疑似乱数を発生する工程であって、前記疑似乱数は、特定の用途に対して一群のタグ内のタグごとに実質的に異なる工程と、
前記タグの各々に対する前記不揮発性の素子内に前記疑似乱数を配置する工程であって、前記数は、各タグの応答送信に対して前記送信時間遅延を制御する工程と
を含み、
これにより、いかなる乱数発生器も前記タグに内蔵される必要がない方法。
【請求項２】
請求項１に記載の方法において、前記不揮発性の設定可能な素子は、前記タグの前記集積回路内の不揮発性ＲＡＭを含む方法。
【請求項３】
請求項２に記載の方法において、前記集積回路は可変キャパシタを含み、前記疑似乱数を配置する前記工程は、前記不揮発性ＲＡＭからのビットを用いて、各タグの前記可変キャパシタの値を設定する工程を含む方法。
【請求項４】
請求項１に記載の方法において、前記不揮発性の素子はヒューズのバンクである方法。
【請求項５】
質問器の信号からエネルギーを受信し格納し、前記質問器へ送信周波数の応答信号を返信するＲＦＩＤタグの製造中、質問器に応答して前記タグの送信周波数を効率良く同調し、前記タグの送信周波数の精度を保証する方法であって、
送信周波数に影響を及ぼす前記タグ内の回路構成要素の特性を測定し、製造の試験段階中、前記特性に基づいて大まかに同調することにより、ウェハ上の一連のタグの製造中、前記送信周波数をすべてのタグの全周波数範囲に大まかにだけ設定する工程と、
前記全周波数範囲内の質問信号を前記タグに送信し、前記タグからの応答を検出し、前記応答の周波数を測定し、各タグの周波数調整量を決定し、前記全周波数範囲内の更なる信号を各タグに送信して、ほとんど所望のタグ送信周波数に前記タグを調整するようにタグ回路の不揮発性素子内にビットを設定することにより、製品または製品容器への前記タグの貼付時点で、無線で各タグの送信周波数を微同調する工程と、
前記貼付時点で複数の前記タグを製品または容器に貼付する工程と
を含む方法。
【請求項６】
請求項５に記載の方法において、前記タグをほとんど前記所望のタグ送信周波数に微同調した後、前記質問器を介して信号を送信し、前記タグから送信された応答信号を測定して、前記タグが前記所望の送信周波数に正しく同調されたかどうかを判断し、前記タグが前記所望の送信周波数に正しく同調されなかった場合、前記タグに対する周波数調整を再度判断し、更なる信号を前記タグに送信して、ほとんど前記所望のタグ送信周波数を達成するように前記タグ回路内のビットを再設定することにより無線で前記タグを再試験する工程を含む方法。
【請求項７】
請求項５に記載の方法において、前記不揮発性素子内で設定されたビットは、正しい周波数を獲得するために静電容量または抵抗を追加または除去することを制御する方法。
【請求項８】
請求項５に記載の方法において、前記ウェハ上の前記タグが大まかに設定された前記全周波数範囲は、前記所望のタグ送信周波数のほぼ１０％内にある方法。
【請求項９】
請求項５に記載の方法において、前記タグの前記貼付時点で、タグから、前記タグの送信周波数が前記所望の送信周波数から１０％を超えて逸脱したことを示す応答を前記質問器が検出した場合、前記タグは故障として拒否され廃棄される方法。
【請求項１０】
請求項５に記載の方法において、各タグの送信周波数を微同調する前記工程は、前記タグの前記貼付時点で、貼付時点のＲＦＩＤタグに対する地域周波数要件に従ってタグ送信周波数を選択する工程と、前記周波数調整量を決定するとき、前記タグの応答の前記周波数と、訂正された地域周波数との差を測定する工程とを含む方法。
【請求項１１】
請求項５に記載の方法において、タグの微同調後、前記タグにシリアル番号を無線で貼付する工程を更に含む方法。
【請求項１２】
請求項１１に記載の方法において、前記シリアル番号は、ＲＦリンクを介して前記タグに送信され、不揮発性素子内に格納される方法。
【請求項１３】
請求項５に記載の方法において、更に各タグの貼付に先立って、前記タグの前記集積回路内の追加のパラメータについて無線試験により試験する方法。
【請求項１４】
請求項１３に記載の方法において、前記追加のパラメータは、回路構成要素の電圧、電流、抵抗及び静電容量のパラメータの少なくとも幾つかを含む方法。
【請求項１５】
請求項１３に記載の方法において、前記更なる試験は、前記タグの集積回路内に含まれる試験回路により実行され、前記試験回路は、テスタからの質問ＲＦ信号のパワーを用いて前記チップ内蔵の前記追加のパラメータを試験し、前記集積回路は、前記試験されたパラメータに対してデジタル表現の値を生成し、前記デジタル表現を前記テスタに無線で送信する手段を含む方法。
【請求項１６】
複数の集積回路を製造し試験する方法であって、
複数の集積回路ダイをウェハ上に形成する工程と、
前記ウェハ上に試験ダイを形成し、前記試験ダイをすべての集積回路ダイに接続する工程と、
すべてのダイが一緒に前記ウェハ上にとどまっている間にテスタを前記試験ダイに接続し、コマンドを試験対象の各ダイに送出することにより前記試験ダイを介して各集積回路ダイをアドレス指定し、試験すべき前記集積回路のパラメータに関する各ダイの応答を受信することによりすべての集積回路ダイを試験する工程と、
前記集積回路ダイの試験結果情報を前記試験ダイ及び前記テスタに収集し、前記集積回路ダイを前記ウェハから切り取るときに前記情報を用いて不良の集積回路ダイを廃棄する工程と
を含む方法。
【請求項１７】
請求項１６に記載の方法において、前記試験ダイが各集積回路ダイを連続して順次アドレス指定するように前記複数の集積回路ダイは前記試験ダイに連続して接続される方法。
【請求項１８】
請求項１７に記載の方法において、前記試験ダイは、試験すべきダイまでシフトレジスタチェーンを下げる選択値にシフトすることにより各集積回路ダイを１つずつ連続して有効にし、前記選択値は、各ダイに対して一意的であり、１度に１つのダイだけを有効にすることができる方法。
【請求項１９】
請求項１６に記載の方法において、前記試験ダイは、同時に試験するすべての集積回路ダイを有効にし、すべての集積回路ダイに試験コマンドを同時に送信し、各集積回路ダイはメモリ素子を有し、各ダイは所望の試験を実行し、次に、前記試験の結果を前記メモリ素子またはレジスタ素子内に格納し、前記試験ダイは、順次、各々試験された集積回路ダイを通ってイネーブルビットを順次シフトして前記ダイの状況を読み取り、次に、前記試験ダイは、次の判断のため、または、前記タグを用いるべきかどうかを判断するため、各特定のダイが試験され前記ダイが合格したか失敗したかを示すように前記試験対象のダイについてメモリ素子に書き込む方法。
【請求項２０】
請求項１６に記載の方法において、前記集積回路はＲＦＩＤタグを含む方法。
【請求項２１】
質問器の信号からエネルギーを受信し格納し、前記質問器へ送信周波数の応答信号を返信するＲＦＩＤタグの製造中、前記質問器に応答して前記タグの送信周波数を効率良く同調し、前記タグの送信周波数の精度を保証する方法であって、
（ａ）送信周波数に影響を及ぼす前記タグ内の回路構成要素の特性を測定し、製造の試験段階中、前記特性に基づいて大まかに同調することにより、ＲＦＩＤタグの製造の初期期間中、多くの複数連のタグの各々がウェハ上で製造されながら、各タグの前記送信周波数をすべてのタグの全周波数範囲に大まかに設定する工程と、
（ｂ）前記全周波数範囲内の質問信号を前記タグに送信し、前記タグからの応答を検出し、前記応答の周波数を測定し、各タグの周波数調整量を決定し、前記全周波数範囲内の更なる信号を各タグに送信して、ほとんど所望のタグ送信周波数に前記タグを調整するようにタグ回路の不揮発性素子内にビットを設定することにより、製品または製品容器への前記タグの貼付時点で、無線で各タグの送信周波数を微同調する工程と、
（ｃ）前記貼付時点で複数の前記タグを製品または容器に貼付する工程と、
（ｄ）各タグの実際の送信周波数またはタグのサンプリングの送信周波数、または、微同調より前の前記貼付時点で測定された選択的ウェハ検査を、前記ＲＦＩＤタグの製造の前記初期期間中に監視し、この情報を用いて、前記所望のタグ送信周波数を目指して前記送信周波数の前記精度を改善するように、前記ウェハ上に前記タグを製造する処理に対して調整を行い、工程（ａ）のような製造中のタグの大まかな調整前に、前記全周波数範囲内の送信周波数を有するタグの目標百分率に達するまで、前記タグを製造する前記処理を調整し続ける工程と、
（ｅ）前記ＲＦＩＤタグの製造の前記初期期間中、前記目標百分率に達した後、前記ウェハの製造中のタグに対するすべての試験を停止し、製造された前記タグの前記集積回路に応じて、前記タグの前記貼付時点で前記タグの前記送信周波数を微同調し続け、前記貼付時点で前記所望の送信周波数への微同調に失敗したタグを廃棄する工程と
を含む方法。
【請求項２２】
請求項２１に記載の方法において、各タグを貼付する前、無線試験により前記タグの前記集積回路内の追加のパラメータについて試験する工程を更に含む方法。
【請求項２３】
請求項２２に記載の方法において、前記追加のパラメータは、前記タグの回路構成要素の電圧、電流、抵抗または静電容量を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、識別子として用いられ、物品及び物品の容器を計数し、それらの在庫を調べる無線周波数識別タグに関する。特に、本発明は、一般的に米国特許第６４８０６９９号に開示されたタイプの小型ＲＦＩＤタグに関する。本明細書では、この特許文献を全体として援用する。
【背景技術】
【０００２】
無線周波数ＩＤタグは様々な形態に記述され、様々な目的のために設計されている。本発明に本質的に関連するＩＤタグのタイプは、米国特許第６４８０６９９号の場合のように、チップに内蔵されたアンテナと、質問器ユニットからＲＦエネルギーの一部を獲得し、このエネルギーを格納し、これを用いて、タグから送信された応答信号を付勢するエネルギー格納部分とを有する集積回路を含む。
【０００３】
現在、（ＩＤタグだけでなく様々な異なる目的の）半導体装置の製造において、複数のダイは、各ダイを個別にテスタと接続することにより試験される。一般的に、この試験は、複数のダイが依然としてウェハ上にある間に行われ、しかも、各ダイがウェハから切断され組み立てられた後にも行われ、この試験は、費用のかかる手続きである。
【０００４】
更に、一般的に、現在の半導体装置は、製造試験中、自動試験装置（ＡＴＥ）により事前に同調される。このような装置は、ウェハ段階（パッケージ化の前）と（装置がパッケージされている）最終試験との両方で何度も試験され／同調されることが多い。製造された装置における高い変動を削減するために、許容範囲の狭いかなり高価な処理が最初の同調に必要とされる。ＡＴＥタイプの事前同調が実行されなかった場合、半導体装置の最大微同調は、最初の製造のずれを克服するのに充分広い範囲にわたって調整を行うことができない。特に、ＲＦＩＤタグの製造において、半導体装置を目標値に同調する安価な方法が必要とされる。ＡＴＥタイプの試験は高価であり、これを回避することが本発明の目的である。欠陥を検出する効率良い並行試験は製造時点でも望ましいが、製造中よりはむしろ、タグの貼付時点で、ＲＦＩＤタグの試験を可能な限り多く実行するのが望ましい。
【０００５】
内蔵電源が質問信号からのエネルギーを蓄える米国特許第６４８０６９９号に記載されているタイプのＲＦＩＤタグでは、多くの用途においてタグの応答送信を、同じ状況にある他のすべてのタグの送信時間枠と異なる特定の時間枠中に行う必要がある。このことは衝突の回避に必要とされ、すなわち、複数のタグから同時に生じる応答送信に必要とされる。このことは、多数の品目が検出され、計数され、追跡され、かつ／または、識別される用途に当てはまる。その理由は、読み取り器が、個々の品目ごとに検出または計数または追跡または識別する必要があるためである。米国特許第６４８０６９９号には、各タグにランダムな時間枠を選択させることによりＲＦＩＤタグからのデータ送信の衝突を減少させる方法について記載されている。この方法は、内蔵乱数発生器と、送信のためのランダムな時間枠を計算するように支援するデジタル回路とを有することを各タグに要求する。このような内蔵乱数発生器と、支援する回路との必要性を、異なる方法でランダムな時間枠を各タグに課すことにより削減することは、半導体ＲＦＩＤタグの製造コストを更に節減する。
【０００６】
世界の異なる国は、無線周波数装置用の周波数帯域に関して異なる規則を有する。このことは、異なる管轄区域に異なって同調すべきことをＲＦＩＤタグに要求する。すべての適用可能な管轄区域の要件に対して適切な周波数に同調することができる単一形態のタグを生成することができることは効率的であって、極めて望ましい。更に、単一の管轄区域内でさえ、異なる周波数は、異なる用途に必要とされることが多く、同じ施設内では、干渉及び誤った読み取りを理由に、異なる製品または用途に必要とされることが多い。貼付時点でユーザにより同調することができる同調可能なタグは、一タイプだけのタグを製造し、その在庫を調べることができ、この場合も、費用を節約し、効率を増大させる。
【０００７】
米国特許第６４８０６９９号及び米国特許第６８２５６８３号は、本発明に関連する。
【０００８】
前述した必要性に対処することは、本発明の目的の１つである。本発明のこれらの目的、利点及び特徴とその他の目的、利点及び特徴とは、添付図面と一緒に理解される以下の好適な実施形態の説明から明らかになる。
【発明の開示】
【課題を解決するための手段】
【０００９】
次に説明する本発明に従って、内蔵アンテナを有する極めて小型の無線周波数ＩＤタグは、コスト効率良く製造され試験され貼付される。タグの製造中、タグの送信周波数は、全体の同調工程中、選択された範囲内に大まかに設定される。タグの目標送信周波数の約１０５％のような範囲内とすることができる全較正は、ウェハ上の電子構成要素の１つ以上の測定された特性に基づく。このような測定された特性に基づくと、すべてのタグが目標送信周波数のかなり精密な許容範囲内にあるように、チップを並行して全体的に較正することができる。第２の同調工程は、静電容量や抵抗などの値を設定するためにＲＦ通信により各タグを微同調する。この同調工程を、タグの貼付時点で行うことができる。
【００１０】
本発明の他の側面は、タグの製造中よりはむしろ、タグを製品または容器に貼付する時点で、送信応答、信号強度及び他の特性を試験し、；（ランダム発生器をチップ自体に有するよりはむしろ、）製造中、ランダムに選択された値をＲＦＩＤチップ内に焼き付け、この値は、その後、タグの応答に対してランダムな時間遅延を課すためにチップに適用され、；ウェハ上の相互接続と、特別な内蔵シーケンサ試験ダイとを用いてウェハ上の多数のタグの構造試験をし、；異なる周波数範囲に同調可能にするようにタグを製造し、異なる管轄区域周波数要件に適応させるため、このような同調をその後の試験時またはタグ貼付中に行う。これらの製造及び試験特徴に加え、このタグの製造は経済的であり、タグはサービスの信頼性を高める。
【発明を実施するための最良の形態】
【００１１】
図１には、本発明の一側面によるＲＦＩＤタグの製造中の半導体ウェハ１０のレチクル領域を示す。ウェハの２つの区分１２，１４の各々では、多数のタグダイ１６が、各区分の試験ダイ１８まで直列に接続されている。タグダイの数は、タグ１６及び試験ダイ１８の寸法に依存する。レチクル領域内にある試験ダイまでのすべてのタグダイの相互接続は、プローブがそれぞれ個々のタグダイ１６と接触する必要なしに、ウェハの各区分内にあるすべて相互接続されたタグダイを試験するためテスタを試験ダイ１８だけと接触させることができる。図のように、（各々をバスとすることができる）一連の導体１９，２０はそれぞれ、試験ダイ１８を最初のタグダイ１６に接続し、タグを１つのタグから次のタグに連続的に接続し、これにより、タグを介して、試験ダイ１８はタグダイの１つ１つに連続的に接続することができる。すべてのタグダイと試験ダイ１８とがウェハ上にある間、すべてのタグダイと試験ダイ１８とを、共通の接地点に接続することができる。
【００１２】
図に示すように、ウェハ１０上には、接続されたダイ１６及び試験ダイ１８から成る複数のセットが存在し、図示の場合には２つ存在する。もっと多くのセットとすることができ、あるいは、各セット内に、もっと多くの、またはもっと少ないタグダイを存在させることができる。
【００１３】
試験ダイ１８により実行される試験は、実質的に基本的な電気試験である。この試験は、チップ上の構成要素が適切に接続され、適切に機能する（すなわち、正しい論理機能、正しいバイアス電流及び正しい電圧レベルである）かどうかを検査する。試験ダイが、ウェハ上に露出された１つ以上のプローブパッドを介して試験装置のプローバに接続されると、試験シーケンスは開始する。ライン内の最初のタグダイ１６は最初に試験され、その位置は、試験装置において一連の試験を追跡し続けることにより識別される。最初のタグ１６に対する試験結果を獲得した後、次の試験が最初のタグダイをシャントして次のタグダイを試験するために、タグダイに含まれるレジスタはシフトされる。このシーケンスは、接続された複数のダイから成るセット内のすべてのダイ１６が試験されるまで継続する。テスタに報告されるこれらの結果は、個々のタグがウェハ１０から切断されたときに廃棄するタグダイを識別するのに用いられる。
【００１４】
好適な実施形態では、各々接続された複数のダイから成るセット内の試験ダイは、タグダイを試験するための主制御として作用する。試験ダイは、試験を開始するため、制御信号のすべてを各タグダイに供給し、すなわち、試験ダイは、試験対象のタグとの相互作用をすべて制御し、試験を開始し、各タグの状況を収集する。試験ダイは、トリミングを可能にするアナログ入力電圧をも供給し、すなわち、試験ダイは、特定のタグ回路に正しくバイアスをかける特定の電圧を生成する。次に、これらの回路は試験され、結果は、それらが生じさせるべき結果に比較される。次に、影響を理解するため、電圧を変更することができる。
【００１５】
試験ダイは、試験したいダイまでシフトレジスタチェーンを下げる選択値にシフトすることにより各ダイを１つずつ有効にする。各ダイが有効にされた後、試験ダイは、試験対象のタグにコマンドを送出し、応答を受信する。これらの応答は、メモリ素子（例えばＩＤレジスタ）の良好な設定、または、（バンドギャップ電圧基準のような）バイアス電圧の測定であることができる。
【００１６】
タグが試験された後、良好にタグが試験された場合、試験ダイは良好なタグレジスタ素子を設定する。次に、試験ダイは、イネーブルビットを次のタグにシフトし、試験は、すべてのタグが試験されるまで繰り返す。最後のタグダイから試験ダイ１８へ戻る戻りライン２２は、戻り経路を形成し、または、すべてのタグが試験されたかを検査する。試験ダイは、どのダイが良好でありどのダイが不良であるかをテスタに伝達し、その後、これらのデータは、ロットまたはウェハごとにデータベース内に格納される。良好なダイだけがウェハから選択される。
【００１７】
本発明の類似の実施形態では、すべてのタグは、試験のために有効にされ、試験コマンドは、すべてのタグに送信される。タグは試験を実行し、試験結果をメモリ素子内に格納する。次に、試験ダイは、各々試験されたタグを通ってイネーブルビットを順次シフトしてタグの状況を判断する。次に、タグが試験され、試験に合格したか失敗したかを示すように試験ダイはメモリ素子に書き込む。次に、試験ダイはイネーブルビットを次のタグにシフトし、最初から照会が始まる。この実施形態はタグの並行試験を可能にして、試験時間を減少させる。
【００１８】
この試験システムは、一般的に、（必ずしもＲＦＩＤタグとは限らない任意の集積回路ダイの場合、）複数のダイが依然としてウェハ上にある間、テスタがそれぞれ個々のＩＣ上の接点をプローブする必要があるという点で従来の実施形態と異なる。米国特許第６８２５６８３号の場合には、同一のパッケージ内にある複数の集積回路を試験することにより試験効率を増大させることが開示されている。これに対して、本発明によれば、複数のＩＣは同一のウェハ内にある。
【００１９】
図２、図３及び図３Ａには、本発明の別の側面、すなわち、ランダム化された送信時間遅延を多数のＲＦＩＤタグの各々に課し、これにより、異なる時間枠中、各タグが質問器に応答して、応答の受信中の干渉を防止する手続き及び機構を示す。本発明によれば、ＲＦＩＤタグがデータを送信するのに用いるマイクロ秒の時間枠のうちの１つを選択するため、不変値が不揮発性ＲＡＭ（ＮＶＲＡＭ）内に配置されるか、または、タグにおいてヒューズバンク内の一連のヒューズが溶断される。２つのタグが、時間枠を定義する同じ乱数を有するということが起こった場合の代替を可能にするため、所望に応じて、２つの異なる時間枠を各タグに配置することができ、時間枠は、衝突のときにタグの質問器により検出され、質問器による２度目の読み取り中、タグは第２の時間枠にシフトし、その後、他のタグから区別して計数される。毎回２度の読み取りを行うように質問器をセットアップすることができ、各タグは、送信ごとに２つのランダム遅延の間でシフトするレジスタを有する。領域内のタグを判断するため、質問器システムが複数の読み取りを行うので、異なるタグの更なる衝突は、読み取ったタグの上位セットを検査することにより後処理で除かれる。図示の実施形態では、ランダムな時間遅延はＮＶＲＡＭを用いて課せられる。前述したように、本発明は、タグのＩＣ内に乱数発生器を含む必要性を回避して、潜在的にタグの寸法、費用及び出力要件を節約する。
【００２０】
図２に関して、開始３５後、ブロック３６では、製造されたＲＦＩＤタグを試験モードにする。このブロックを、図１を参照して前に述べたような試験とすることができ、または、別の方法で試験を行うことができるが、このブロックは、テスタプローブを用いて実行されるＩＣ構成要素及び保全性の試験である。図２のフローチャートに示されたように、判断ブロック３８において、試験モードの結果が良好であると判断された場合、ブロック４０に示されているように、数をプログラミングメモリすなわち、タグのチップのＮＶＲＡＭ内にロードする。図面が更に示すように、ブロック４２では、乱数を、好ましくはタグテスタ、すなわち、ブロック３６，３８で試験を実行するテスタにより発生させる。数がアルゴリズムにより発生されるため、数は真乱数ではなくむしろ、「疑似乱数」である。しかし、このような数を、本明細書において「乱数」と称することがある。
【００２１】
判断ブロック３８で、検査がタグ回路を肯定しない場合、手続きはブロック３６に戻り、タグを再検査する。試験モードの結果が不良であると読み取りが３度判断された場合、ブロック４４に示すように、タグを不良品とみなす。
【００２２】
数がプログラミングメモリ内にロードされた後、判断ブロック４６に示すように、数のロードが成功したかどうかを検査する。検査が否定した場合、数のロードを再度実行し、再度検証する。検証が否定結果を３度示した場合、ブロック４４でのように、タグを不良品とみなし、拒否する。乱数のロードの妥当性が証明された場合、手続きはブロック４８に進み、実際のＩＤをＮＶＲＡＭ内にプログラムする。この手続きは、試験時間を減少させるために行われる。その理由は、数をプログラミングＲＡＭ内にロードすることができない場合、タグをプログラムすることは何の意味もなさないためである。ブロック４９及びループ５０により示すように、検証ルーチンを再度実行する。
【００２３】
図３及び図３Ａには、ランダム化された時間遅延数をＲＦＩＤタグチップに課す機構の一部を示す。図３には、プログラミングメモリ４０を示し、送信時間遅延の乱数をＮＶＲＡＭ５６へ転送し、その結果、ランダムなタグ時間枠遅延５８を導入させることを示す。タグのＩＣは可変キャパシタ６０を含む。図３Ａには、矢印６２において、乱数はＮＶＲＡＭから可変キャパシタへ転送されることを示す。ＮＶＲＡＭからのビットは可変キャパシタの値を設定する。可変キャパシタはＰＯＲ（パワーオンリセット）回路へ接続され、ＰＯＲがアサートを停止するときのため、時定数を設定する。これにより、タグ回路の停止を、意図した通りに動作することができる。このようにして、各タグはランダム時間でＰＯＲから生じる。
【００２４】
前述したように、図３及び図３Ａに示されたこの実施形態は、各タグが他のすべてのタグと異なるマイクロ秒の時間枠で応答するためにタグに課すべきランダム化された送信時間枠遅延の実施の一例である。このことを、ヒューズバンク内の一連のヒューズを用いても達成することができる。この場合、チップに課せられた疑似乱数に従って時間枠を指定するため、タグ回路内で選択されたヒューズは溶断される。製造後に変更できるこのような回路は、当業者にとって周知である。図４は、製造中に特定のパラメータ及び機能について試験をするよりはむしろ、商品や容器などにタグを貼付する時点でタグを試験する手続きをフローチャートの形態で示す。
【００２５】
手続きの開始６５から、ブロック６６に示すようにＲＦＩＤタグを試験モードにする。このブロックは、タグを製造した後であり、一般的に、図１を参照して前に述べたように構成要素及び回路の構造試験及び保全性の試験の後にある。少なくとも、歩留まりが、このような試験をすべて削減するのに充分高くなるまで、通常は、タグダイの限定されたプローブ試験が必要とされる。ダイごとに試験するよりはむしろ、ランダムにサンプルを選択することによりプローブ試験を行うことができる。この試験モードでは、ＲＦＩＤタグは顧客の下にあり、商品や容器などにタグを貼付する時点で試験される。タグはＲＦ通信を介して試験される。タグから質問器へ送信されたＲＦ応答を介して検査することができる様々な特徴についてタグは１つずつ試験される。試験は、送信された応答の信号強度、応答のＲＦスペクトル、応答の中心周波数、タグの様々な電流及び電圧（このような信号のデジタル表現）、並びに、（タグへの）変動するパワー及びデータ信号強度に対するタグ応答を含むことができる。
【００２６】
フローチャートでは、判断ブロック６８は、タグに何かが起こったかどうかを、すなわち、最初にタグを試験モードにし、タグが損傷されなかったかどうかを判断するタグの最初の検査を示す。応答が了解した場合、手続きは、全較正の読み取り７０に進む。
【００２７】
タグが試験６８に応答しなかった場合、または、タグに許容させることができない程、応答が規格から程遠い場合、試験を数回繰り返し、３度否定されると、ブロック７２でのようにタグを拒否する。ＲＦ通信シンボル６９は無線通信を示し、無線信号は、図４においてすべての試験に用いられる。全較正の読み取り７０は、タグがウェハレベルで試験され、後に続く判断ブロック７４のように、タグが「良好な」タグであることを確実にする。ブロック７４において、タグが較正限度内にあると検査された場合、ブロック７６のように、地域周波数値をタグに課すように手続きを進める。（タグが許容可能な限度の外側にあると検査された場合、ブロック７２でタグを拒否する）。前述したように、異なる管轄区域の規格及び規則に準拠するようにタグが異なる送信周波数にプログラムすることができる場合、このような地域周波数値をタグにつけることができる。従って、ブロック７８に示された地域周波数値は、タグユーザ／顧客の施設における質問器／読み取り器に設定されている値である。ＲＦ通信により読み取り器は地域周波数値をタグに送信し、当該技術分野で既知である幾つかの方法のいずれかによりタグ回路は、ＲＦ送信されたこの値を受信し、これに応じてタグの送信周波数を調整する。このことは、図６を参照して以下で更に詳細に説明する。
【００２８】
地域周波数値がタグ内に設定された（ブロック７６）後、手続きはブロック８０，８２に進行し、タグシリアル番号を質問器／テスタにより発生し、ブロック８２に示すように、この場合もＲＦ通信とタグのアンテナとによりタグに送信する。次に、タグが貼付される施設の識別子として特定のシリアル番号を用いてタグをプログラムする。その後、ブロック８４及び判断ブロック８６に示すように、質問器／テスタによりタグを検査する。この試験は、ブロック７６で設定された正しい地域周波数に関するタグの送信周波数の検査と、タグから送信された応答に含まれた正しいシリアル番号に関する検査との両方を含む。これらが正しく限度内にある場合、ブロック８８に示すように、タグを製品または容器に貼付する。周波数またはシリアル番号のいずれか一方が正しくない場合、または、許容限度の外側にある場合、タグを拒否する。
【００２９】
図５は、本発明の別の側面を示すフローチャートである。この手続きは、この場合も、ＲＦＩＤタグの送信周波数に関する。図５に概説された手続きは、２段階較正である。この処理の主な目的は、ＲＦＩＤチップが製造されるウェハ上での処理変更を可能にすることである。ウェハ上でタグチップを製造している間、すべてのタグダイの送信周波数は、所望の中心周波数の約１０％内のようなかなりの変動を許すため、大まかに設定される。これにより製造中の精度は少なくなり、タグは、後で較正できるように製造される。製造中、構成要素の処理の一部の特性が測定される。ある特性は、送信周波数に影響を及ぼす。この特性を用いて、チップは、図１を参照して前に述べた処理を用いるような製造中の試験段階で、すべて同時に大まかに同調される。すべてのチップは同時に同調される。このような特性をトランジスタのしきい値、キャパシタの静電容量、またはトランジスタの駆動電流とすることができる。決定された値に基づいて、すべてのタグが、ゆるい限界内で大まかに同調されるように、試験中に調整を行うことができる。この手続きを製造時に行う。この手続きは、図５のフローチャートに示されていない。
【００３０】
次に、商品または容器にタグを貼付する時点で、各タグの較正を個々に微同調するため、静電容量、抵抗または電流駆動にスイッチを設定することができる。このことは、ビットをタグ回路内に設定するためにＲＦ通信を用いて無線で行われる。この微同調工程は、タグ貼付器によってタグの応答を監視し全周波数範囲内のタグに送信することによりタグの貼付時点で妥当性が確認される。
【００３１】
この処理は、図５のフローチャートにより概略的に表されている。処理の開始（９０）後、ブロック９２でタグを試験モードにする。判断ブロック９４では、タグが損傷されず、試験モードに入ったことを検証する検査を実行する。この検査は、貼付時点、すなわち、タグのユーザがタグを貼付しようとしている時点である。図５における他のすべての試験と同様に、ブロック９６に示されるようにこの検査は無線で行われる。この予備試験でタグを確認した場合、すなわち、タグが広範囲の限界内で応答した場合、処理は、ブロック９８で送信周波数を検査することに進む。判断ブロック９４で否定応答（いいえ）の場合、再検査を行い、３度否定されると、ブロック９７でタグを拒否する。ブロック９８での周波数の検査は無線で行われ、判断ブロック１０２で、送信周波数の偏差が、規定された全周波数限界（例えば、判断ブロック１０２では、１０％として示されている）の外側である場合、ブロック１０４に示すようにタグを拒否する。判断ブロック１０２で結果が「いいえ」であり、タグ送信周波数が、規定された限界の外側でない場合、ブロック１０５でタグに更なる試験を受けさせることができる。この試験は、例えば、構成要素の電流、電圧、静電容量及び抵抗の試験を含む。タグ回路は、質問信号から蓄えたパワーを用いてこれらのパラメータを自己試験する内蔵された試験構成要素を有することができ、デジタル表現の電圧値や電流値などを生成することができる。次に、デジタル表現のパラメータを無線でテスタに送信することができる。値が許容可能な限界の外側にある場合、タグを拒否する。
【００３２】
タグが承認された場合、タグを用いるために同調し貼付することができ、または、（図４に示すように）タグを特定の地域送信周波数要件に同調することができ、すなわち、ブロック１０６に示す地域調整を行う。関心のあるすべての管轄区域が、製造されたタグの同調可能な範囲内にある周波数帯域要件を有すると仮定する。
【００３３】
ブロック１０６では、判断ブロック１０２で示された試験からの送信周波数のフィードバックは、送信周波数に誤差また狂いを生じさせる。この誤差は、送信周波数を正しい値に至らすために適切な訂正を検索するため質問器／テスタ１０７により用いられる。ブロック１０６において、送信周波数を地域要件に調整するため、訂正値または調整値をタグへ無線で送信する。この調整は、プログラム可能なＮＶＲＡＭを介して、または、タグのスイッチ、可溶性リンク、記憶セルなどにより行うことができる。次に、ブロック１０８に示すように、訂正された送信周波数について、タグをこの場合も無線で試験する。結果が正しく限界内にある場合、タグは良好なタグ（１０９）であり、ブロック１１０で、タグを製品に貼付する。結果が正しくなく許容限度の外側にある場合、ループを介してタグの処理をブロック１０２，１０６に戻し、失敗が繰り返された場合、タグを拒否する。
【００３４】
図６には、管轄区域要件に従って周波数を調整する回路の一例を概略的に示す。この調整は、図４及び図５の手続きに関するブロック図に幾つかの工程として示した。タグ送信機は、管轄区域要件に従って周波数を調整するようにパルス形状を設定する幾つか（すなわち、少なくとも４つ）の制御素子を有する。この調整は、データ遅延ライン１２８上の可変キャパシタ１２０，１２２，１２４，１２６などを同調することにより達成される。この遅延ラインは、管轄区域に対して適切に波形を形成するパルサを励起することにより送信データを遅延する。可変キャパシタの値に応じて所望のパルス形状を与えるように個々のパルサは建設的及び破壊的に結合する。時間駆動調整は、送信周波数を変更する。前述したように、プログラム可能なＮＶＲＡＭ、スイッチ、可溶性リンク、記憶セルまたは、当業者にとって既知である他の技術及び回路を含む他の送信周波数調整方法を用いることができる。
【００３５】
前述した好適な実施形態は、本発明の原理を説明するものであるが、本発明の範囲を限定するものではない。他の実施形態及びこれらの好適な実施形態の変形は当業者にとって明らかであり、これら変形を、特許請求の範囲に定義された本発明の意図及び範囲から逸脱することなしに行うことができる。
【図面の簡単な説明】
【００３６】
【図１】ウェハ上に形成された複数のＲＦＩＤタグを示す概略図であって、ウェハは、複数のダイが依然としてウェハ上にある間、大規模なグループのダイを試験できるように多数のタグに連続して接続された特別なシーケンサ試験ダイを含むことを示す概略図である。
【図２】乱数または疑似乱数として送信時間遅延を複数のＲＦＩＤタグの各々に課す手続きを示すフローチャートである。
【図３】ＲＦＩＤタグにランダムな送信時間遅延を設定する１つの手順を示す簡素なフローチャートである。
【図３Ａ】ＲＦＩＤタグにランダムな送信時間遅延を設定する１つの機構を示す簡潔な概略図である。
【図４】ＲＦ通信により貼付時点でＲＦＩＤタグを試験する手続きを示すフローチャートである。
【図５】別のフローチャートであって、この場合、テスタ／貼付器とのＲＦ通信によりタグの貼付時点でＲＦＩＤタグが検査され、これによって、テスタとのＲＦ通信を介してタグの送信周波数を「同調すること」によりタグの送信周波数が調整される本発明の一側面の手続きを示すフローチャートである。
【図６】異なる管轄区域の周波数要件に満足するようにＲＦ通信により製造後にＲＦＩＤタグを同調可能にする本発明の一側面を示す概略図である。
【図１】
2008542924.tif 000002
【図２】
2008542924.tif 000003
【図３】
2008542924.tif 000004
【図３Ａ】
2008542924.tif 000005
【図４】
2008542924.tif 000006
【図５】
2008542924.tif 000007
【図６】
2008542924.tif 000008
【国際調査報告】
2008542924.tif 000009
2008542924.tif 000010