(57)【要約】  コンピュータに用いられるシリアルバスインタフェース（１００）は、コンピュータとシリアルデータのやり取りを行うマスタスケジューラ（１２０）を具える。複数の転送コントローラ（１３０）は、マスタスケジューラに結合され、シリアルトランザクションを管理する。ルータ（１４０）は、転送コントローラに結合された複数のポートを有し、選択されたポート間でシリアルデータのやり取りを選択的に行う。複数のシリアルインタフェース（１５０）は、ルータに結合され、周辺装置に結合するように適合される。一実施の形態において、シリアルバスインタフェース回路は、データ速度を標準化するために、転送コントローラ及びシリアルインタフェースに結合されたトランザクショントランスレータ（１６０）を更に具える。他の実施の形態において、マスタスケジューラ（１２０）は、メモリ管理ユニット（１１２）に結合され、メモリ管理ユニットとシリアルデータのやり取りを行う。本発明の利点によれば、複数のポートに対して同時に高速シリアル通信を行うことができる。
2008530650.tif 000002
【特許請求の範囲】
【請求項１】
コンピュータで用いられるシリアルバスインタフェース回路であって、前記コンピュータとのシリアルデータのやり取りを行うマスタスケジューラと、前記マスタスケジューラに結合されるとともにシリアルトランザクションを管理する複数の転送コントローラと、前記転送コントローラに結合されるとともに選択されたポート間でシリアルデータのやり取りを選択的に行うルータと、前記ルータに結合されるとともに周辺装置に結合するように適合された複数のシリアルインタフェースとを具えるシリアルバスインタフェース回路。
【請求項２】
請求項１記載のシリアルバスインタフェース回路において、前記転送コントローラ及び前記シリアルインタフェースに結合されるとともに前記シリアルデータを標準化した速度に変えるトランザクショントランスレータを更に具えることを特徴とするシリアルバスインタフェース回路。
【請求項３】
請求項１記載のシリアルバスインタフェース回路において、前記ルータが、前記シリアルバスインタフェースと前記転送コントローラとの間のシリアルデータのやり取りを選択的に行うことを特徴とするシリアルバスインタフェース回路。
【請求項４】
請求項２記載のシリアルバスインタフェース回路において、前記ルータが、前記シリアルインタフェース、前記転送コントローラ及び前記トランザクショントランスレータ間のシリアルデータのやり取りを選択的に行うことを特徴とするシリアルバスインタフェース回路。
【請求項５】
請求項１記載のシリアルバスインタフェース回路において、前記転送コントローラの少なくとも一つを低速転送コントローラとし、低速周辺装置とのデータのやり取りを、前記低速転送コントローラに対して行うことを特徴とするシリアルバスインタフェース回路。
【請求項６】
請求項２記載のシリアルバスインタフェース回路において、低速周辺装置とのデータのやり取りを、前記トランザクショントランスレータに対して行うことを特徴とするシリアルバスインタフェース回路。
【請求項７】
請求項１記載のシリアルバスインタフェース回路において、前記マスタスケジューラが、メモリ管理ユニットに結合されるとともに前記メモリ管理ユニットとのシリアルデータのやり取りを行うことを特徴とするシリアルバスインタフェース回路。
【請求項８】
請求項２記載のシリアルバスインタフェース回路において、前記マスタスケジューラが、メモリ管理ユニットに結合されるとともに前記メモリ管理ユニットとのシリアルデータのやり取りを行うことを特徴とするシリアルバスインタフェース回路。
【請求項９】
請求項５記載のシリアルバスインタフェース回路において、前記マスタスケジューラが、メモリ管理ユニットに結合されるとともに前記メモリ管理ユニットとのシリアルデータのやり取りを行うことを特徴とするシリアルバスインタフェース回路。
【請求項１０】
請求項６記載のシリアルバスインタフェース回路において、前記マスタスケジューラが、メモリ管理ユニットに結合されるとともに前記メモリ管理ユニットとのシリアルデータのやり取りを行うことを特徴とするシリアルバスインタフェース回路。
【請求項１１】
シリアルバスインタフェースとコンピュータとの間でやり取りを行う方法であって、前記コンピュータとシリアルデータのやり取りを行うマスタスケジューラと、前記マスタスケジューラに接続された複数の転送コントローラと、前記転送コントローラに結合された複数のポートを有するルータと、前記ルータに結合された複数のシリアルインタフェースとを使用し、前記シリアルインタフェースと前記転送コントローラとの間のシリアルデータのやり取りを前記ルータを通じて選択的に行うステップを具える方法。
【請求項１２】
請求項１１記載の方法において、前記転送コントローラ及びシリアルインタフェースに結合されたトランザクショントランスレータを更に使用し、前記シリアルデータを標準化された速度に変えるステップを更に具えることを特徴とする方法。
【請求項１３】
請求項１１記載の方法において、前記転送コントローラの少なくとも一つを、低速転送コントローラとし、低速周辺装置とのデータ通信を前記低速転送コントローラに対して行うステップを更に具えることを特徴とする方法。
【請求項１４】
請求項１２記載の方法において、低速周辺装置とのデータ通信を前記トランザクショントランスレータに対して行うステップを更に具えることを特徴とする方法。
【請求項１５】
請求項１１記載の方法において、前記マスタスケジューラがメモリ管理ユニットとシリアルデータのやり取りを行うステップを更に具えることを特徴とする方法。
【請求項１６】
請求項１２記載の方法において、前記マスタスケジューラがメモリ管理ユニットとシリアルデータのやり取りを行うステップを更に具えることを特徴とする方法。
【請求項１７】
請求項１３記載の方法において、前記マスタスケジューラがメモリ管理ユニットとシリアルデータのやり取りを行うステップを更に具えることを特徴とする方法。
【請求項１８】
請求項１４記載の方法において、前記マスタスケジューラがメモリ管理ユニットとシリアルデータのやり取りを行うステップを更に具えることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリアル通信の一般的な分野に関し、特に、ＵＳＢインタフェースの使用可能なバンド幅を増大するように設計されたスケーラブルユニバーサルシリアルバス（ＵＳＢ）アーキテクチャに関する。
【背景技術】
【０００２】
従来のユニバーサルシリアルバス（ＵＳＢ）インタフェースは、マルチポート間で単一のコントローラを使用し、これによって、ポートごとにバンド幅の制限が生じる。例えば、エンハンストホストコントローラインタフェース（ＥＨＣＩ）ＵＳＢホストに基づく典型的なＰＣＩは、利用できるポートが８個まで存在するとしても合計で４８０Ｍｂｐｓ（６０ＭＢｙｔｅｓ／ｓ）のバンド幅を提供する単一のＥＨＣＩコントローラを用いる。典型的なＥＨＣＩコントローラは、http://www.semiconductors.philips.com/cgi-bin/pldb/pip/isp1561/htmlでデータシートを見ることができる品番号ＩＳＰ１５６１でフィリップスによって提供される。８個の高速記憶装置（例えば、ハードディスク）を８ポートに接続すると、装置が全て有効である場合の装置ごとの理論的な最大のバンド幅が６０Ｍｂｐｓ（７．５ＭＢｙｔｅｓ／ｓ）しか許容されない。したがって、ＵＢＳインタフェース使用によって高バンド幅が許容される間、従来のインタフェースを実現しても、マルチポートに高バンド幅を同時に設けるようスケーリングしない。
【発明の開示】
【０００３】
本発明は、高バンド幅データ転送アプリケーションに対して利用できるバンド幅増大する技術に焦点を合わせる。本発明は、異なるポートの複数のデータストリームを同時に送出する機能によって従来のＵＳＢホスト設計を向上するスケーラブルＵＳＢアーキテクチャ（Ｓ−ＵＳＢ）を対象とする。この技術は、８個の接続された装置の各々に４８０Ｍｂｐｓのバンド幅の全体を設けることができる８ポートＵＳＢホストをサポートする。
【０００４】
典型的な例において、コンピュータに用いられるシリアルバスインタフェース回路は、コンピュータとシリアルデータのやり取りを行うマスタスケジューラを具える。複数の転送コントローラは、マスタスケジューラに結合されるとともにシリアルトランザクションを管理する。ルータは、転送コントローラに結合された複数のポートを有するとともに選択されたポート間でシリアルデータのやり取りを選択的に行う。複数のシリアルインタフェースは、ルータに結合されるとともに周辺装置に結合するのに適合される。
【０００５】
一例において、シリアルバスインタフェース回路は、転送コントローラ及びシリアルインタフェースに結合されるとともにシリアルデータを標準化した速度に変えるトランザクショントランスレータを更に具える。
【０００６】
他の例において、マスタスケジューラが、メモリ管理ユニットに結合されるとともにメモリ管理ユニットとのシリアルデータのやり取りを行う。
【０００７】
本発明の利点は、マルチポートに対して高速シリアル通信を同時に行うことができる。
【０００８】
本発明を、図面を参照しながら説明する。
【発明を実施するための最良の形態】
【０００９】
本発明を、特定の装置及び実施の形態に関連して説明する。当業者は、発明の詳細な説明が説明のために発明を実施するベストモードを提供するものであることを認識している。例えば、ユニバーサルシリアルバス（ＵＳＢ）を参照するが、本発明は、あらゆる通信インタフェースに適用することができる。同様に、ＰＣＩバスアーキテクチャを参照するが、同様なあらゆるバスアーキテクチャ及びプロトコルを本発明に用いることができる。さらに、ハードディスク及び他の典型的なＵＳＢ周辺装置を参照するが、本発明を、本発明及びその実現によって適切に設計されたあらゆるタイプの周辺装置とともに用いることができる。さらに、典型的な実施の形態が三つの転送コントローラ及び三つのシリアルインタフェースエンジン（ＳＩＥ）を説明するが、あらゆる個数を本発明の説明に適合して用いることができる。
【００１０】
図１は、本発明の実施の形態によるシリアルバスインタフェース回路１００を示す。インタフェース回路１００は、コンピュータで用いるために設計され、ブロック１１０，１１２及び１１４として明確に示したコンピュータプロセッサインタフェース及びメモリとシリアルデータのやりとりを行うように構成されたマスタスケジューラ１２０を有する。ＣＰＵ１１０のＣＰＵは、中央処理ユニットを表し、ＭＭＵ１１２は、メモリ管理ユニットを表し、ＲＡＭ１１４は、ランダムアクセスメモリを表す。
【００１１】
一実施の形態において、マスタスケジューラ１２０は、メモリ管理ユニット１１２に結合され、メモリ管理ユニットとシリアルデータのやり取りを行うよう構成される。全体のバンド幅の要求に依存して、マスタスケジューラを、電力／バンド幅効率に対して最適化することができる。例えば、マスタスケジューラは、接続された装置があり得る最大のバンド幅を用いないときに３ポートシステムに対して６００Ｍｂｉｔ／ｓのバンド幅を提供するようクロックダウンすることができる。
【００１２】
複数の転送コントローラ１３０ａ〜１３０ｃは、マスタスケジューラに結合され、シリアルトランザクションを管理するよう構成される。転送コントローラ１３０ａ〜１３０ｃは、あらゆる外部の介在なく単一の高速（ＨＳ）トランザクションを処理する回路論理及びＲＡＭを有する。
【００１３】
マスタスケジューラ１２０は、マルチポートの同時のトランザクションを処理することができる追加の形態を有するエンハンストホストコントローラインタフェース（ＥＨＣＩ）の変形例である。典型的なＥＨＣＩコントローラは、http://www.semiconductors.philips.com/cgi-bin/pldb/pip/isp1561/htmlでデータシートを見ることができる品番号ＩＳＰ１５６１でフィリップスによって提供される。一態様において、ＥＨＣＩ回路は、典型的な３チャネルを提供するために３回繰り返され、ｎチャネルを提供するためにｎ回繰り返される。他の態様において、ＥＨＣＩは、追加のＩ／Ｏポートを加えることによって変更されるが、通信回路は、所定のリソース、例えば、ＰＣＩコントローラ及び大域制御を共有する。この態様は、スペースの保持及び高パフォーマンスに関して非常に有効である。その理由は、本発明において機能を追加する間にＥＨＣＩが所定のリソースを共有するからである。他の態様は、同様な変形によって予測される。転送コントローラの一つに対して特定のトランザクションをスケジューリングするに際し、マスタスケジューラは、特定のトランザクションの完了を待つことなく他の転送コントローラに対するスケジュールを開始する。このようにして、データの三つのストリームを同時に送信することができる。
【００１４】
ルータ１４０は、転送コントローラに結合された複数のポートを有する。複数のシリアルインタフェースエンジン（ＳＩＥ）１５０ａ〜１５０ｃは、ルータに結合され、周辺機器に結合するよう適合される。ルータ１４０は、ＳＩＥから情報を受け取るとともに後に説明するように情報を送り出すポートコントローラ１７０の制御の下でシリアルデータをシリアルインタフェースと転送コントローラとの間で選択的にやり取りするよう構成される。
【００１５】
一実施の形態において、シリアルバスインタフェースは、転送コントローラ及びシリアルインタフェースに結合されたトランザクショントランスレータ１６０を更に具え、シリアルデータを標準化された速度に変えるよう構成される。この実施の形態において、ルータは、シリアルデータをシリアルインタフェース、転送コントローラ及びトランザクショントランスレータとの間で選択的にやりとりを行うよう構成される。
【００１６】
典型的な実施の形態で示すように、一つのトランザクショントランスレータ（ＴＴ）１６０は、ＨＵＢ及び高速／全速力／低速（ＨＳ／ＦＳ／ＬＳ）ルータを用いる三つのポート間で共有される。全速力／低速（ＦＳ／ＬＳ）装置がＳＩＥ２  １５０ｂ又はＳＩＥ３１５０ｃに接続されるとき、これら装置がトランザクショントランスレータ１６０のダウンストリームポートに送り出され、ＳＩＥ１  １５０ａに接続された装置として現れる。
【００１７】
ポートコントローラ１７０は、シリアルインタフェースエンジン（ＳＩＥ）１５０ａ〜１６０ｃ及びトランザクショントランスレータ１６０に結合される。ポートコントローラは、接続される装置のタイプ、例えば、ＨＳ／ＦＳ／ＬＳに基づいて及び対応するトラフィックがトランザクショントランスレータに送り出されるか否かに基づいて、ＳＩＥをトランザクショントランスレータに関連させる。この機能を、３例に対して以下説明する。
【００１８】
図２，３及び４は、本発明の実施の形態による典型的な接続データフローを示す。
【００１９】
図２は、三つの接続された装置２２０ａ〜２２０ｃにそれぞれ対応する三つのデータストリーム２１０ａ〜２１０ｂを示す。装置２２０ａを、高速／全速力／低速（ＨＳ／ＦＳ／ＬＳ）装置とし、これは、これらの速度のいずれかで動作することを意味する。装置２２０ｂ〜２２０ｃを、高速（ＨＳ）装置とし、これは、これらの装置が高速で動作することを意味する。
【００２０】
この例において、転送コントローラ１３０ａは、高速、全速力及び低速トラフィックに対するポート１を制御し、転送コントローラ１３０ｂは、高速トラフィックに対するポート２を制御し、転送コントローラ１３０ｃは、高速トラフィックに対するポート３を制御する。関係を表１に示す。
【表１】
2008530650.tif 000003
【００２１】
図３は、三つの接続された装置３２０ａ〜３２０ｃにそれぞれ対応する三つのデータストリーム３１０ａ〜３１０ｂを示す。装置３２０ａを、高速／全速力／低速（ＨＳ／ＦＳ／ＬＳ）装置とし、これは、これらの速度のいずれかで動作することを意味する。装置３２０ｂを、全速力／低速装置とし、これは、全速力／低速で動作することを意味する。装置３２０ｃを、高速（ＨＳ）装置とし、これは、高速で動作することを意味する。
【００２２】
この例において、転送コントローラ１３０ａは、高速、全速力及び低速トラフィックに対するポート１及び全速力及び低速トラフィックに対するポート２を制御し、転送コントローラ１３０ｂをアイドルとし、転送コントローラ１３０ｃを、高速トラフィックに対す
【表２】
2008530650.tif 000004
【００２３】
図４は、三つの接続された装置４２０ａ〜４２０ｃにそれぞれ対応する三つのデータストリーム４１０ａ〜４１０ｂを示す。装置４２０ａを、高速／全速力／低速（ＨＳ／ＦＳ／ＬＳ）装置とし、これは、これらの速度のいずれかで動作することを意味する。装置４２０ｂ〜４２０ｃを、全速力／低速装置とし、これは、全速力／低速で動作することを意味する。
【００２４】
この例において、転送コントローラ１３０ａは、高速、全速力及び低速トラフィックに対するポート１及び全速力及び低速トラフィックに対するポート２，３を制御し、転送コントローラ１３０ｂ〜１３０ｃをアイドルとする。関係を表３に示す。
【表３】
2008530650.tif 000005
【００２５】
本発明のスケーラブルＵＳＢ技術の典型的なアプリケーションは、（ａ）多重ＵＳＢハードディスクが４８０Ｍｂｐｓバンド幅でアクセス可能なストレージインテンシブなプラットホームと、（ｂ）６０ＭＢｙｔｅｓ／ｓでのＤＶＣからハードディスクへのデータのストリーミングが可能なマルチメディアストリーミングと、（ｃ）ソフトウェアＲＡＩＤとを有し、マルチＵＳＢハードディスクが、典型的な高速記憶装置を形成する。追加のアプリケーションは、当業者に明らかである。
【００２６】
複数の周辺機器を伴う４８０ＭＢｙｔｅｓ／ｓの転送速度を超える本発明の機能は、ＰＣＩバスを用いた従来の装置の要求を超える。その理由は、ＰＣＩインタフェースが１３３ＭＢ／ｓしかバンド幅を有しないからである。しかしながら、４ＧＢｙｔｅｓ／ｓまでのバンド幅を有するＰＣＩエクスプレスインタフェースを用いることによって、６４０ＭＢｙｔｅｓ／ｓが、高パフォーマンスのインタフェース技術に対して設けるべきである最終的な目標となる。
【００２７】
本発明の典型的な利点及び特徴は、以下の通りである。（ａ）本発明は、ＵＳＢポート間でスケーラブルな全体のバンド幅を提供する。（ｂ）本発明は、ＵＳＢ転送を同時にスケジュールすることができるエンハンストホストコントローラを提供する。（ｃ）本発明は、単一のＵＳＢ転送を管理する複数の転送コントローラユニットを提供する。（ｄ）本発明は、ＦＳ／ＬＳ  ＵＳＢ転送を制御する単一のトランザクショントランスレータ（ＴＴ）を提供する。（ｅ）本発明は、単一のトランザクショントランスレータを全てのポートに対して全速力／低速（ＦＳ／ＬＳ）にすることができるルーティング論理を提供する。（ｆ）本発明は、柔軟性のある全体のバンド幅を提供する。他の利点は、当業者に明らかである。
【００２８】
明らかに、本発明は、同一のインタフェース回路の複数のエンハンストホストコントローラインタフェース（ＥＨＣＩ）コアを簡単にグルーピングする利点を提供する。半発明は、各ＥＨＣＩコアに必要なリソースを全部追加することなくスケーラブルとなる。本発明は、ＭＭＵ及びＲＡＭの共有を良好に組み合わせる。本発明は、ＵＳＢポートの同期を取り、その間、独立したデータをストリーミングすることもできる。本発明によれば、異なるポートのトランザクションを「タイムカップル」することができ、これは、ソフトウェアのＲＡＩＤ形態に有用である。
【００２９】
典型的な実施の形態及びベストモードを開示したが、変更及び変形を、特許請求の範囲で規定したような本発明の範囲内で、開示した実施の形態で行うことができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施の形態によるシリアルバスインタフェース回路を示す。
【図２】本発明の実施の形態による典型的な接続データフローを示す。
【図３】本発明の実施の形態による典型的な接続データフローを示す。
【図４】本発明の実施の形態による典型的な接続データフローを示す。
【図１】
2008530650.tif 000006
【図２】
2008530650.tif 000007
【図３】
2008530650.tif 000008
【図４】
2008530650.tif 000009
【国際調査報告】
2008530650.tif 000010
2008530650.tif 000011
2008530650.tif 000012