(57)【要約】  本発明は、トランスコンダクタ回路に関し、特に、単一端子トランスコンダクタ回路（５０）、平衡トランスコンダクタ回路及び無線通信機内での使用に適したフィルターに限られない。単一端子トランスコンダクタ（５０）は、入力（５４）及び出力（５５）を備えたインバーター（５１）を有する。抵抗性要素（５８）は、入力（５４）及び出力（５５）の間に接続される。
2008508775.tif 000002
【特許請求の範囲】
【請求項１】
単一端子トランスコンダクタであって：
入力及び出力を備えたインバーター；及び
前記入力及び前記出力の間に接続された抵抗性要素、を有する単一端子トランスコンダクタ。
【請求項２】
前記インバーターは、ＮＭＯＳトランジスター及びＰＭＯＳトランジスターを有し、前記ＮＭＯＳトランジスター及びＰＭＯＳトランジスターのそれぞれは、前記入力と接続されたゲート及び前記出力に接続されたドレインを有する、請求項１記載の単一端子トランスコンダクタ。
【請求項３】
前記抵抗性要素の抵抗値は、前記単一端子トランスコンダクタの相互コンダクタンスの大きさの逆数より実質的に大きい、請求項１又は２記載の単一端子トランスコンダクタ。
【請求項４】
前記抵抗性要素は、抵抗である、請求項１、２又は３記載の単一端子トランスコンダクタ。
【請求項５】
前記抵抗性要素は、トランジスターである、請求項１、２又は３記載の単一端子トランスコンダクタ。
【請求項６】
前記トランジスターは、前記トランジスターのトライオード領域で動作するよう構成される、請求項５記載の単一端子トランスコンダクタ。
【請求項７】
前記トランジスターのゲート端子は、第１及び第２の電力供給レールの１つに接続される、請求項５又は６記載の単一端子トランスコンダクタ。
【請求項８】
前記トランジスターは、ＮＭＯＳ電界効果トランジスターである、請求項５、６又は７記載の単一端子トランスコンダクタ。
【請求項９】
平衡トランスコンダクタ回路であって、請求項１乃至８の何れか１項記載の単一端子トランスコンダクタの１対を有する、平衡トランスコンダクタ回路。
【請求項１０】
平衡トランスコンダクタ回路であって：
第１の入力端子及び第１の出力端子の間に配置された第１のトランスコンダクタ；
第２の入力端子及び第２の出力端子の間に配置された第２のトランスコンダクタ；
第１の入力端子及び第１の出力端子の間に接続された第１の抵抗性要素；
第２の入力端子及び第２の出力端子の間に接続された第２の抵抗性要素；
第１の入力端子及び第２の出力端子の間に接続された第３の抵抗性要素；
第２の入力端子及び第１の出力端子の間に接続された第４の抵抗性要素、を有する平衡トランスコンダクタ回路。
【請求項１１】
前記第１、第２、第３及び第４の抵抗性要素の少なくとも１つは、トランジスターである、請求項１０記載の平衡トランスコンダクタ回路。
【請求項１２】
前記トランジスターは、前記トランジスターのトライオード領域で動作するよう構成される、請求項１１記載の平衡トランスコンダクタ回路。
【請求項１３】
前記第１、第２、第３及び第４の抵抗性要素の少なくとも１つのゲート端子は、第１及び第２の電力供給レールの１つに接続される、請求項１１又は１２記載の平衡トランスコンダクタ回路。
【請求項１４】
前記第１、第２、第３及び第４のトランジスターの少なくとも１つは、ＮＭＯＳ電界効果トランジスターである、請求項１１、１２又は１３記載の平衡トランスコンダクタ回路。
【請求項１５】
前記第１の抵抗性要素の抵抗値は、前記第２の抵抗性要素の抵抗値に等しい第１の値であり、及び前記第３の抵抗性要素の抵抗値は、前記第４の抵抗性要素の抵抗値に等しい第２の値である、請求項１０乃至１４の何れか１項記載の平衡トランスコンダクタ回路。
【請求項１６】
前記第１及び第２の値は、異なる、請求項１５記載の平衡トランスコンダクタ回路。
【請求項１７】
前記第１及び第２の入力端子は、それぞれ正及び負の電圧入力信号を受信するよう構成され；及び
前記第１及び第２の出力端子は、それぞれ正及び負の電流出力信号を提供するよう構成される、請求項１０乃至１６の何れか１項記載の平衡トランスコンダクタ回路。
【請求項１８】
フィルターであって、入力段を有し、前記入力段は、請求項９乃至１７の何れか１項記載の平衡トランスコンダクタ回路を有する、フィルター。
【請求項１９】
前記第１の入力端子及び前記第１のトランスコンダクタの入力の間に直列に接続された第１のキャパシター、及び前記第２の入力端子及び前記第２のトランスコンダクタの入力の間に直列に接続された第２のキャパシターを更に有する、請求項１８記載のフィルター。
【請求項２０】
フィルターであって、出力段を有し、前記出力段は、請求項９乃至１７の何れか１項記載の平衡トランスコンダクタ回路を有する、フィルター。
【請求項２１】
前記フィルターは、無線通信機で用いられるジャイレータ型チャネルフィルターである、請求項１８、１９又は２０記載のフィルター。
【請求項２２】
前記無線通信機は、Ｂｌｕｅｔｏｏｔｈ（登録商標）又はＺｉｇＢｅｅ（登録商標）規格に従い動作する、請求項２１記載のフィルター。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスコンダクタ回路に関し、特に、単一端子トランスコンダクタ回路、平衡トランスコンダクタ回路及び無線通信機内での使用に適したフィルターに限られない。
【背景技術】
【０００２】
現代の無線通信機、例えばＢｌｕｅｔｏｏｔｈ（登録商標）及びＺｉｇＢｅｅ（登録商標）規格に従い動作する通信機のジャイレータ型チャネルフィルターでは、クラスＡＢのトランスコンダクタを用いることが知られている。このようなフィルターで使用され得る従来の単一端子トランスコンダクタ１の例は、図１（ａ）に図示される。ＣＭＯＳインバーター２は、ｐチャネルの金属酸化膜半導体電界効果トランジスター（ＭＯＳＦＥＴ）３及びｎチャネルのＭＯＳＦＥＴ４を有する。ｐチャネル及びｎチャネルのＭＯＳＦＥＴ３、４は、等しい相互コンダクタンスｇｍを有する。また、それらＭＯＳＦＥＴのゲート端子ｇは入力端子５と、及びそれらＭＯＳＦＥＴのドレイン端子ｄは出力端子６と接続されるよう構成される。ｐチャネルＭＯＳＦＥＴ３のソース端子は、第１の電力供給レール７と接続される。またｎチャネルＭＯＳＦＥＴ４のソース端子は、第２の電力供給レール８と接続される。
【０００３】
使用中、入力電圧Ｖｉｎは、入力端子５に印加され、そして出力電流Ｉｏｕｔが出力端子６において提供される。単一端子トランスコンダクタの全体の相互コンダクタンスＧは、−２ｇｍである。図１は、図１（ａ）の単一端子トランスコンダクタの概略図である。
【０００４】
ジャイレータ型チャネルフィルター内の各ジャイレータは、標準的に平衡トランスコンダクタ回路を有する。図２は、ジャイレータ型チャネルフィルターで用いられ得るような、知られている平衡帰還トランスコンダクタ回路の概略図である。第１及び第２のトランスコンダクタ１１、１２はそれぞれ、図１（ａ）に図示されたものと同様の単一端子トランスコンダクタ回路を有する。第１のトランスコンダクタ１１は、使用中、正の入力電圧Ｖｉｎ（＋）を受信する正の入力端子１３と接続される。第２のトランスコンダクタ１２は、使用中、負の入力電圧Ｖｉｎ（−）を受信する負の入力端子１４と接続される。使用中、負の出力電流Ｉｏｕｔ（−）は、第１のトランスコンダクタ１１の出力において提供され、第１のトランスコンダクタ１１は、負の出力端子１５に接続される。正の出力電流Ｉｏｕｔ（＋）は、第２のトランスコンダクタ１２の出力において提供され、第２のトランスコンダクタ１２は、正の出力端子１６に接続される。入力帰還１７は、共通モード帰還を設け、４個のトランスコンダクタ１８、１９、２０、２１により形成される。４個のトランスコンダクタのそれぞれは、半幅のトランジスターを有し、従って全幅のトランスコンダクタの半分のバイアス電流及び相互コンダクタンス（−Ｇ／２）を有する。これは、結果として安定に動作する。
【０００５】
共通モード帰還入力構成１７は、安定性の向上、電力消費の低減、及び共通モード除去を有さない設計の共通モード除去の向上の利益を有し得る。同時に、使用中、平衡トランスコンダクタ回路１０における総電力消費の少なくとも半分は、入力構成１７における電力消費である。更に、平衡トランスコンダクタのノイズ、面積、及び入力キャパシタンスの少なくとも半分は、入力構成１７から直接生じ、これは更に電力消費の不利益を生じる。
【０００６】
図３は、従来の平衡トランスコンダクタ回路を各ジャイレータ段に用いた従来のジャイレータ型チャネルフィルターの一部３０を図示する。ジャイレータ型チャネルフィルターは、知られている平衡帰還トランスコンダクタ回路を備えた入力段３１を有する。平衡帰還トランスコンダクタ回路は、図２を参照して前述された入力構成１７と同様の共通モード入力構成３２を有する。このようなジャイレータ型チャネルフィルターの通常のアーキテクチャは、「アクティブラダー」として知られている。「アクティブラダー」は、２端子ＬＣＲラダー構成の動作をシミュレートし、及び標準的に約−６ｄＢの利得を有する。しかしながら、チャネルフィルターは、通常、２０ｄＢ乃至３０ｄＢの利得を有する必要があるので、入力及び／又は出力利得段を追加しなければならない。この例では、入力フィルター段３１は、追加利得Ａを有し、適切なフロントエンド増幅器を設ける。入力段３１の平衡トランスコンダクタ回路内の単一端子トランスコンダクタ３３、３４は、従って−ＡＧの相互コンダクタンスを有する。入力構成３２の、半分の大きさの単一端子トランスコンダクタ３５、３６、３７、３８は、−ＡＧ／２の相互コンダクタンスを有する。
【０００７】
入力段３１はまた、無線通信機回路のミクサ（示されない）からの信号の直流電流（ｄｃ）ブロッキングを設ける必要がある。従って入力段は、それぞれキャパシタンスＣを有する２つのブロッキングキャパシター３９、４０を有する。
【０００８】
回路３０は、図３に破線のキャパシター４２、４３により図示されるように、第１及び第２のトランスコンダクタ３３、３４のそれぞれの入力及び接地端子４１の間に有効入力キャパシタンスＣ’を有する。各入力キャパシタンスＣ’は、入力構成３２内の単一端子トランスコンダクタ３５、３６、３７、３８のトランスコンダクタの大きさに依存する。容量分割（Ｃ／（Ｃ＋Ｃ’））を通じた減衰が最小化される場合、これら比較的大きい入力キャパシタンスＣ’は、大きいキャパシタンスＣを有するブロッキングキャパシター３９、４０の使用を余儀なくさせる。ｄｃブロッキングキャパシター３９、４０は、それらの大きさのため、それぞれ比較的大きい基板面積を必要とする。これは現代の用途において望ましくない。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従って、図３の構成は、ノイズが生じ、必要以上の電力を消費し、そして許容外の基板面積を占有し得る。
【００１０】
本発明は、これらの欠点を克服することを目的とする。
【課題を解決するための手段】
【００１１】
本発明によると、第１の態様では、入力及び出力、及び入力と出力の間に接続された抵抗性要素を備えたインバーターを有する単一端子トランスコンダクタが提供される。
【００１２】
このように接続された抵抗性要素を有することは、入力端子をバイアスする手段を提供する利点を有する。抵抗性要素は、結果として回路の動作中、トランスコンダクタの出力から入力へ低域通過帰還路を生じる。この帰還路は、抵抗性要素及びトランスコンダクタの入力キャパシタンスＣ’により形成される。入力及び出力端子におけるｄｃ電圧は、従って実質的に等しい。これは、特定の用途において有利である。例えばこれは、単一端子トランスコンダクタに、平衡トランスコンダクタ回路の構成要素を形成させ、従来の共通モード帰還回路に関連する不利益を回避し得る。
【００１３】
インバーターは、それぞれ入力と接続されたゲート及び出力に接続されたドレインを有する、ＮＭＯＳトランジスター及びＰＭＯＳトランジスターを有し得る。
【００１４】
抵抗性要素の抵抗は、単一端子トランスコンダクタの相互コンダクタンスの大きさの逆数より実質的に大きいことが望ましい。これは、抵抗性要素及び入力キャパシタンスＣ’により生成された低域通過帰還路のカットオフ周波数が比較的低いことを保証する。従って、交流電流（ａｃ）信号帰還が無視でき、及びトランスコンダクタを通じた信号送信は、実質的に損なわれない。
【００１５】
望ましくは、抵抗性要素はトランジスターである。トランジスターの使用は、抵抗の使用と比較して必要とする基板面積が少ないという利点を有し得る。トランジスターの入力端子は、第１及び第２の電力供給レールの１つと接続され得る。この場合、トランジスターの抵抗は、トランジスターの寸法、例えばトランジスターのソース、ドレイン及びゲート領域の寸法を適宜設定することにより事前に設定され得る。
【００１６】
平衡トランスコンダクタ回路は、本発明による単一端子トランスコンダクタの対から形成され得る。
【００１７】
この平衡トランスコンダクタは、ジャイレータ型チャネルフィルターの内部帰還ループで用いられ得ない。なぜなら、帰還が不安定を生じ、及び従って従来の共通モード帰還構成が必要とされるからである。しかしながら、この平衡トランスコンダクタは、フィルターの入力及び出力段のような帰還ループが必要とされない用途で用いられ得る。このような入力及び出力段における従来の入力構成の使用は、結果として過度に粗悪なフィルター特性を生じ得る。この問題は、本発明による平衡トランスコンダクタにより克服され得る。平衡トランスコンダクタは、共通モード帰還回路の不利点を有さない、平衡トランスコンダクタ自体が入力端子のバイアス手段を有するという利点を有する。
【００１８】
本発明によると、第２の態様では、第１の入力端子及び第１の出力端子の間に配置された第１のトランスコンダクタ、第２の入力端子及び第２の出力端子の間に配置された第２のトランスコンダクタ、第１の入力端子及び第１の出力端子の間に接続された第１の抵抗性要素、第２の入力端子及び第２の出力端子の間に接続された第２の抵抗性要素、第１の入力端子及び第２の出力端子の間に接続された第３の抵抗性要素、第２の入力端子及び第１の出力端子の間に接続された第４の抵抗性要素、を有する平衡トランスコンダクタ回路が提供される。
【００１９】
このトランスコンダクタ回路は、低周波数差動入力信号をブロッキングする利点を有し、また同時に、共通モード信号に対し比較的高いカットオフ周波数を有し、従って高い共通モード除去比を有する回路になり得る。この回路は、フィルターの内部帰還ループのような用途である程度必要とされ得る高水準の安定性が必ずしも必要とされない、フィルターの入力及び出力段のような用途において有利であり得る。
【００２０】
望ましくは、第１、第２、第３及び第４の抵抗性要素の少なくとも１つは、トランジスターである。１つ以上の抵抗性要素にトランジスターを用いる構成は、抵抗を用いる構成と比較して必要とする基板面積が少ないという利点を有し得る。トランジスターの入力端子は、第１及び第２の電力供給レールの１つと接続され得る。この場合、トランジスターの抵抗は、トランジスターの寸法、例えばトランジスターのソース、ドレイン及びゲート領域の寸法を適宜設定することにより事前に設定され得る。
【００２１】
フィルターは、平衡トランスコンダクタ回路を有する入力段を有し形成され得る。
【００２２】
このフィルターでは、低周波数差動信号は、フィルターの応答を損なうことなく、ブロッキングされ得る。従って入力段における大きいブロッキングキャパシターの必要が回避される。これは、必要なキャパシターの大きさを低減し、及び従ってフィルターに必要な基板面積を減少し得る。また、共通モード信号のカットオフ周波数は、従来の回路より高く、従って結果として高い共通モード除去比を有する回路を生じ得る。省電力はまた、フィルターにおける入力基準ノイズの最小化、及びフィルター内の構成要素の総電力消費の低減により達成され得る。
【００２３】
フィルターは、平衡トランスコンダクタ回路を有する出力段を有し形成され得る。
【００２４】
このフィルターは、無作為なトランジスターの不整合の結果としてジャイレータ型フィルターで生じ得る低周波数共通モード信号をブロッキングする特有の利点を有し得る。
【００２５】
本発明がより完全に理解されるため、例として以下の図を参照し、本発明の実施例を説明する。
【発明を実施するための最良の形態】
【００２６】
図４(a)は、本発明による単一端子トランスコンダクタ回路５０を図示する。この例では、ＣＭＯＳインバーター５１は、ｐチャネルＭＯＳＦＥＴ５２及びｎチャネルＭＯＳＦＥＴ５３を有する。ｐチャネル及びｎチャネルＭＯＳＦＥＴ５２、５３は、等しい相互コンダクタンスｇｍを有する。また、それらＭＯＳＦＥＴのゲート端子ｇは入力端子５４と、及びそれらＭＯＳＦＥＴのドレイン端子ｄは出力端子５５と接続されるよう構成される。ｐチャネルＭＯＳＦＥＴ５２のソース端子は、第１の電力供給レール５６と接続される。またｎチャネルＭＯＳＦＥＴ５３のソース端子は、第２の電力供給レール５７と接続される。抵抗値Ｒを有する抵抗５８は、入力及び出力端子５４、５５の間に配置される。
【００２７】
使用中、電圧源は第１及び第２の電力供給レール５６、５７に亘って接続され、入力電圧Ｖｉｎは入力端子５４に印加され、そして出力電流Ｉｏｕｔは従って、出力端子５５において提供される。
【００２８】
図４（ａ）の単一端子トランスコンダクタは、図１（ａ）の単一端子トランスコンダクタが、抵抗５８及び図４（ａ）に破線のキャパシター５９により図示されたトランスコンダクタ入力キャパシタンスＣ’の組み合わせにより形成される低域通過帰還路を備えたものであると見なされ得る。入力及び出力端子５４、５５におけるｄｃ電圧は、従って実質的に等しい。
【００２９】
低域通過フィルターのカットオフ周波数が低い限り、信号帰還及びトランスコンダクタを通じた信号送信は、無視でき、実質的に損なわれない。従って、抵抗５８の抵抗値Ｒは、１／Ｇより実質的に大きく設定されることが望ましい。ここで−Ｇは、単一端子トランスコンダクタ回路５０の全体の相互コンダクタンスである。
【００３０】
図４（ａ）の例では、抵抗５８が用いられｄｃ帰還が設けられるが、この要素はトランジスターのような代わりの抵抗性要素によって置き換えられ得る。トランジスターを用いた構成は、図示された抵抗を用いた構成と比較して、基板面積を低減するという利点を有し得る。ある例では、トランジスターの主要電流路は、入力及び出力端子５４、５５の間に接続される。また、入力端子は、定電圧源に接続される。例えば、ＭＯＳＦＥＴが用いられる場合、ソースは入力端子５４と接続され、ドレインは出力端子５５と接続され、及びゲートは第１の電力供給レール５６と接続される。ＭＯＦＥＴの主要電流路の抵抗は、ＭＯＦＥＴの寸法、例えばＭＯＳＦＥＴのソース、ドレイン及びゲート領域の幅を適宜設定することにより事前に設定される。代案として、ＭＯＳＦＥＴ又は他の使用されるトランジスターのゲートに印加される制御信号の大きさは、トランジスターに適切な抵抗値Ｒを与えるよう、選択的に設定され得る。
【００３１】
図４(ｂ)は、それぞれ図４（ａ）に図示されたものと同様の単一端子トランスコンダクタ回路の２つにより形成された本発明による平衡トランスコンダクタ回路６０を図示する。第１のインバーター６１は、第１のｐチャネルのＭＯＳＦＥＴ６２及び第１のｎチャネルのＭＯＳＦＥＴ６３を有する。第１のｐチャネル及びｎチャネルのＭＯＳＦＥＴ６２、６３は、等しい相互コンダクタンス、ｇｍを有する。また、それらＭＯＳＦＥＴのゲート端子ｇは正の入力端子６４と、及びそれらＭＯＳＦＥＴのドレイン端子ｄは負の出力端子６５と接続されるよう構成される。ｐチャネルＭＯＳＦＥＴ６２のソース端子は、第１の電力供給レール６６と接続される。またｎチャネルＭＯＳＦＥＴ６３のソース端子は、第２の電力供給レール６７と接続される。抵抗値Ｒを有する第１の抵抗６８は、正の入力及び負の出力端子６４、６５の間に配置される。
【００３２】
第２のインバーター６９は、第２のｐチャネルのＭＯＳＦＥＴ７０及び第２のｎチャネルのＭＯＳＦＥＴ７１を有する。第２のｐチャネル及びｎチャネルのＭＯＳＦＥＴ７０、７１は、等しい相互コンダクタンスｇｍを有する。また、それらＭＯＳＦＥＴのゲート端子ｇは負の入力端子７２と、及びそれらＭＯＳＦＥＴのドレイン端子ｄは正の出力端子７３と接続されるよう構成される。ｐチャネルＭＯＳＦＥＴ７０のソース端子は、第１の電力供給レール６６と接続される。またｎチャネルＭＯＳＦＥＴ７１のソース端子は、第２の電力供給レール６７と接続される。抵抗値Ｒを有する第２の抵抗７４は、負の入力及び正の出力端子７２、７３の間に配置される。
【００３３】
使用中、電圧源は第１及び第２の電力供給レール６６、６７に亘って接続される。正の入力端子６４は、正の入力電圧Ｖｉｎ（＋）を受信する。また負の入力端子７２は、負の入力電圧を受信する。正の出力端子７３は、正の出力電流Ｉｏｕｔ（＋）を供給する。また負の入力端子６５は、負の入力電流Ｉｏｕｔ（−）を供給する。
【００３４】
２つの単一端子トランスコンダクタ回路のそれぞれは、従って正の又は負の入力電圧を負の又は正の出力電流へそれぞれ変換するために用いられる。第１及び第２の抵抗は、同一の抵抗値Ｒを有することに限定されず、異なる抵抗値を有し得る。抵抗のそれぞれ又は両方は、代案として、図４（ａ）を参照して前述された方法と同様の方法で、ＭＯＳＦＥＴのようなトランジスターで置き換えられて良い。結果として得る平衡トランスコンダクタ回路６０は、個々の単一端子トランスコンダクタ５０と同様に、例えばＢｌｕｅｔｏｏｔｈ（登録商標）及び／又はＺｉｇＢｅｅ（登録商標）規格に従い動作する無線通信機における使用に適したジャイレータ型チャネルフィルターのような、ジャイレータ型チャネルフィルターの入力及び出力段のような回路内に適用され得る。
【００３５】
図５は、本発明による平衡帰還トランスコンダクタ回路８０のある例の概略図である。第１の従来の単一端子トランスコンダクタ８１は、例えば図１（ａ）に図示されるように、相互コンダクタンス−Ｇを有する。単一端子トランスコンダクタ８１の入力は、正の入力電圧端子８２と、及び出力は負の出力端子８３と接続される。第２の従来の単一端子トランスコンダクタ８４は、例えば図１（ａ）に図示されるように、相互コンダクタンス−Ｇを有する。単一端子トランスコンダクタ８１の入力は、負の入力電圧端子８５と、及び出力は正の出力端子８６と接続される。第１の抵抗８７は、抵抗値Ｒ１を有し、正の入力電圧端子８２及び負の出力電流端子８３の間に接続される。第２の抵抗性要素８８は、この例では第１の抵抗性要素８７の抵抗値と等しい抵抗値Ｒ１を有し、負の入力電圧端子８５及び正の出力電流端子８６の間に接続される。第３の抵抗８９は、抵抗値Ｒ２を有し、正の入力電圧端子８２及び正の出力電流端子８６の間に接続される。第４の抵抗性要素９０は、この例では第３の抵抗性要素８９の抵抗値と等しい抵抗値Ｒ２を有し、負の入力電圧端子８５及び負の出力電流端子８３の間に接続される。第１、第２、第３及び第４の抵抗性要素８７、８８、８９、９０は、この実施例では抵抗である。
【００３６】
この回路８０は、例えばフィルター回路のような回路に含まれる場合、低周波数差動入力信号をブロッキングする利点を有し、また同時に、共通モード信号に対し比較的高いカットオフ周波数を有し、従って高い共通モード除去比を有する回路になり得る。差動入力電圧を有し、及びある例ではＲ１＝Ｒ２である場合、抵抗性要素を介するフィードフォワード及び帰還は、除去される。
【００３７】
図６は、本発明による平衡トランスコンダクタ回路１００の別の例を図示する。平衡トランスコンダクタ回路１００は、図５を参照して説明された回路と同様に構成されるが、第１、第２、第３及び第４の抵抗性要素はｎ型ＭＯＳＦＥＴ１０１、１０２、１０３、１０４である。各ＭＯＳＦＥＴは、平衡トランスコンダクタ回路１００の出力及び入力の間に当該ＭＯＳＦＥＴの主要電流路を有し構成され、トライオード又は線形領域で動作するよう、ゲート端子において制御信号「ｃ」を供給される。ゲートは、回路１００の供給レール（示されない）と接続され得る。これは、ＭＯＳＦＥＴ１０１、１０２、１０３、１０４に、可変抵抗と同様の方法で動作させ、それらＭＯＳＦＥＴの抵抗値は、ＭＯＳＦＥＴの寸法、例えばソース、ドレイン及び／又はゲート領域の寸法に依存する。ＭＯＳＦＥＴを抵抗性要素としてこの回路１００で用いることは、結果として、前述の抵抗を用いた回路８０と比較した場合、基板面積の低減された構成になる。抵抗値Ｒ１及びＲ２は、帰還及びフィードフォワード信号を除去するために等しく設定され得るか、又は代案として個々に設定され、以下に説明されるように回路１００の動作特性を大きく制御させて良い。
【００３８】
図７は、本発明によるフィルターの入力段１１０を図示する。入力段１１０は、図６を参照して前述された平衡トランスコンダクタ回路１００を有する。この例では、フィルターは、無線通信機で用いられるジャイレータ型チャネルフィルターである。入力段は、第１及び第２の単一端子トランスコンダクタ１１３、１１４にそれぞれ接続された正及び負の入力端子１１１、１１２を有する。入力段１１０は、第１及び第２の出力端子１１５、１１６を有しフィルターの次段を接続する。
【００３９】
入力段１１０は、ｄｃブロッキングキャパシター１１７、１１８を有する。ｄｃブロッキングキャパシター１１７、１１８は、それぞれキャパシタンスＣを有し、それぞれ入力端子１１１、１１２及び第１及び第２の単一端子トランスコンダクタ１１３、１１４の間に直列に配置される。有効入力キャパシタンスＣ’は、図７に破線のキャパシター１１９、１２０により図示され、第１及び第２の単一端子トランスコンダクタ１１３、１１４の各入力及び接地端子１２１の間に存在する。値ＲＬの抵抗性負荷１２２、１２３は、それぞれ、各出力端子１１５、１１６及び接地端子１２１の間に存在する。
【００４０】
図７に示されるように、及び第１及び第２の抵抗性要素の抵抗値であるＲ１が第３及び第４の抵抗性要素の抵抗値Ｒ２と等しい値に設定されない場合、差動モード信号を受信するフィルターの入力段では、これは、ωｃｏのカットオフ周波数の１次高域通過応答を生じる。ωｃｏは次式で与えられる。
【００４１】
【数１】
2008508775.tif 000003
ここで有効フィードスルー抵抗値は、次式で与えられる。
【００４２】
【数２】
2008508775.tif 000004
また、近似高周波数利得Ａは、次式で与えられる。
【００４３】
【数３】
2008508775.tif 000005
共通モード入力信号では、有効フィードスルー抵抗値は、次式のようになる。
【００４４】
【数４】
2008508775.tif 000006
従って、Ｒ１及びＲ２の値は、低周波数差動信号がブロッキングされるように選択され得る。従ってチャネルフィルターの応答を損なうことなく、大きいブロッキングキャパシター１１７、１１８の必要が回避される。また、共通モード信号のカットオフ周波数は、非常に高い。従って結果として回路１１０は、高い共通モード除去比を有する。
【００４５】
図７に示された例は、Ｂｌｕｅｔｏｏｔｈ（登録商標）無線通信機のためのジャイレータ型チャネルフィルターの入力段である。回路の構成要素の値は、例えば、ブロッキングキャパシタンスＣは１０ｐＦに設定され、抵抗性負荷ＲＬは１２．５ｋΩに等しく、相互コンダクタンスＧは３２０μＳに等しく設定され得る。Ｒ１を１ＭΩに及びＲ２を１．１ＭΩに設定すると、結果として有効フィードスルー抵抗値ＲＦは１１ＭΩになる。第１及び第２の抵抗性要素１０１、１０２として用いられるｎ型ＭＯＳＦＥＴトランジスターは、例えば、幅０．２８μｍ及び長さ４２μｍを有し得る。第３及び第４の抵抗性要素１０３、１０４として用いられるｎ型ＭＯＳＦＥＴトランジスターは、例えば、幅０．２８μｍ及び長さ４６μｍを有し得る。上述の数式を用いると、カットオフ周波数は約７．２ｋＨｚ、そして高周波数利得Ａは約４である。共通モード信号では、カットオフ周波数はより大きく、約１５２ｋＨｚである。
【００４６】
上述の構成要素の値が図７の回路のシミュレーションで用いられる場合、ｄｃブロッキングキャパシター１１７、１１８は、それぞれ１１６０μｍ２の基板面積を必要とする。これに対し、図３に示されたような従来技術の回路に必要とされ得る、６２ｐＦキャパシターの面積は、約７２００μｍ２である。入力基準ノイズ密度はまた、従来技術より低減され、従来の設計における４５ｎＶ／√Ｈｚと比較して、図７では３７ｎＶ／√Ｈｚである。実際の電力消費はまた、１１％だけ低減される。入力基準ノイズの低減による間接省電力は、結果としてフィルターの総消費電力を４０％低減する。
【００４７】
代案の例では、図６の平衡トランスコンダクタ回路１００は、Ｂｌｕｅｔｏｏｔｈ（登録商標）及び／又はＺｉｇＢｅｅ（登録商標）規格に従い動作する無線通信機で用いられるジャイレータ型チャネルフィルターのような、フィルターの出力段で用いられ得る。この場合、回路は、無作為なトランジスターの不整合の結果としてジャイレータ型フィルターで生じ得る低周波数共通モード信号をブロッキングする利点を有し得る。
【００４８】
本願明細書を読むことにより、当業者には他の変形及び変更が明らかであろう。このような変形及び変更は、設計、製造及びトランスコンダクタ回路の使用において既知である同等の及び他の特徴を包含して良く、及び本願明細書に記載の特徴の代わり又はそれに加えて利用されて良い。
【００４９】
請求項は、本願において特定の特徴の組み合わせで記載されているが、本発明の開示の範囲はまた、何れかの請求項に請求された同一の発明に関連するか否か、又は本発明のように同一の技術的課題の何れか又は全てを軽減するか否かにかかわらず、本願明細書に直接又は間接に又は一般化して開示された新たな特徴又は如何なる新たな特徴の組み合わせを包含する。本発明の出願人は、このような特徴及び／又はこのような特徴の組み合わせのために、本願の出願中に又は本願から引き出される更なる出願中に、新たな請求項が策定され得ることを予告する。
【図面の簡単な説明】
【００５０】
【図１（ａ）】従来の単一端子トランスコンダクタ回路を図示する。
【図１（ｂ）】単一端子トランスコンダクタ回路の概略図である。
【図２】従来の平衡トランスコンダクタ回路の概略図である。
【図３】従来のジャイレータ型チャネルフィルターの一部を図示する。
【図４（ａ）】本発明による単一端子トランスコンダクタ回路を図示する。
【図４（ｂ）】図４（ａ）の単一端子トランスコンダクタ回路の２つにより形成された本発明による平衡トランスコンダクタ回路を図示する。
【図５】本発明による平衡帰還トランスコンダクタ回路のある例の概略図である。
【図６】本発明による平衡帰還トランスコンダクタ回路の別の例の概略図である。
【図７】本発明のジャイレータ型チャネルフィルターの一部を図示する。
【図１（ａ）】
2008508775.tif 000007
【図１（ｂ）】
2008508775.tif 000008
【図２】
2008508775.tif 000009
【図３】
2008508775.tif 000010
【図４（ａ）】
2008508775.tif 000011
【図４（ｂ）】
2008508775.tif 000012
【図５】
2008508775.tif 000013
【図６】
2008508775.tif 000014
【図７】
2008508775.tif 000015
【国際調査報告】
2008508775.tif 000016
2008508775.tif 000017