(57)【要約】  電力供給は、同様の複数の調整された出力電圧を提供する複数のスイッチング・レギュレータを有する。スイッチング・レギュレータのオシレータ（２８）は、同期化信号によって互いに同期化される。同期化信号検出器（６２）は、同期化信号の検出時にオシレータのスイッチング周波数を一層低い周波数にシフトするように、１つ又はそれ以上のスイッチング・レギュレータに提供される。
2008541690.tif 000002
【特許請求の範囲】
【請求項１】
調整された出力電圧を生成するためのパワーレギュレータであって、
入力信号を受信するように接続される電力入力を有し、調整された出力電圧が生成される出力を有する、電力変換段であって、制御入力を有する前記電力変換段と、
前記電力変換段の前記出力に接続される入力を有するフィードバック・ループであって、前記電力変換段の前記制御入力に接続される出力を有する前記フィードバック・ループと、
前記フィードバック・ループ内に接続されるコントローラであって、周波数設定入力及び同期化入力を有する前記コントローラと、
前記コントローラの前記周波数設定入力に接続されるスイッチであって、前記同期化入力での同期化信号の存在に依存して前記周波数設定入力の状態を変化させるように接続されている前記スイッチと、
を含む、パワーレギュレータ。
【請求項２】
請求項１に記載のパワーレギュレータであって、更に、
前記スイッチのオペレーションにより前記コントローラの前記周波数設定入力に選択的に接続されるように接続されるインピーダンス要素、
を含む、パワーレギュレータ。
【請求項３】
請求項１または２に記載のパワーレギュレータであって、前記コントローラが、
前記周波数設定入力に接続される入力及び前記同期化入力に接続される入力を有するオシレータであって、前記オシレータはオシレータ出力を有し、同期化信号の存在を示す状態に前記スイッチが変化させられると、一層低い周波数オシレータ信号を生成するように動作する、前記オシレータと、
前記オシレータ出力に接続されるランプ・ジェネレータであって、ランプ信号出力を有する前記ランプ・ジェネレータと、
前記ランプ信号出力に接続された入力を有するパルス幅変調器であって、前記電力変換段の前記制御入力に接続された出力を有する前記パルス幅変調器と、
を含む、パワーレギュレータ。
【請求項４】
パワーレギュレータであって、
周波数設定入力を有し、オシレータ信号を生成するための出力を有する、オシレータと、
前記オシレータに接続される同期化信号入力と、
前記同期化信号入力での同期化信号の存在に依存して、前記周波数設定入力の状態を変化させるように接続される同期化信号検出器であって、前記周波数設定入力の前記状態の前記変化が、前記オシレータの出力周波数の変化となる、同期化信号検出器と、
を含む、パワーレギュレータ。
【請求項５】
請求項１に記載のパワーレギュレータであって、前記同期化信号検出器が、前記周波数設定入力での状態を選択的に変化させるスイッチ要素を含む、パワーレギュレータ。
【請求項６】
請求項２に記載のパワーレギュレータであって、更に、
前記スイッチ要素に接続される抵抗性又は容量性要素であって、前記同期化信号入力での同期化信号の存在に依存して、前記周波数設定入力に適用される、前記抵抗性又は容量性要素と、
を含む、パワーレギュレータ。
【請求項７】
複数の調整された電力レベルの生成のための、請求項１に記載のパワーレギュレータであって、
各々が、入力電力信号を受信するように接続され調整された電力レベルを生成するように動作し得る、複数のパワーレギュレータであって、前記パワーレギュレータの各々が同期化信号入力を含み、前記パワーレギュレータの各々が周波数設定入力を有する、複数のパワーレギュレータと、
前記パワーレギュレータの前記同期化入力に接続される同期化信号出力を有する同期化信号発生器と、
前記同期化信号を受信するように接続された入力を有する同期化信号検出器であって、前記複数のパワーレギュレータのうち少なくとも１つの前記周波数設定入力に接続される出力を有する前記同期化信号検出器と、
を含む、パワーレギュレータ。
【請求項８】
請求項７に記載の電力供給であって、更に、
前記パワーレギュレータのうち少なくとも１つの周波数設定入力に接続されるスイッチであって、前記同期化信号が前記同期化信号検出器によって検出されると、前記スイッチを検出位置に変更するように前記同期化信号検出器に接続され、前記スイッチの前記検出位置が前記パワーレギュレータのうち前記少なくとも１つの周波数を変化させる、スイッチと、
を含む、電力供給。
【請求項９】
パワーレギュレータのスイッチング周波数を同期化させる方法であって、
複数のスイッチング・レギュレータによって複数の出力電圧を生成し、前記スイッチング・レギュレータはスイッチング信号を有し、
同期化信号で前記スイッチング・レギュレータを互いに同期化させ、
前記同期化信号の存在を検出し、
前記同期化信号を検出すると、前記スイッチング信号を一層低い周波数に設定する、
工程を含む、方法。
【請求項１０】
請求項９に記載の方法であって、前記同期化信号の存在を検出する前記工程が、前記複数のスイッチング・レギュレータの各々に対して実行される、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、全般的に、電気的電力供給に関し、特に、複数のパワーレギュレータのスイッチング周波数を同期化するための装置及び方法に関連する。
【背景技術】
【０００２】
（背景）
パワーレギュレータは、多くの電気的デバイスにおいて、制御された電力をデバイス内の回路に提供するために用いられている。パワーレギュレータは、電圧を所望のレベルまで変換するため、電力を特定の出力レベルまで調整するためなどに用いられ得る。パワーレギュレータは、幾つかの異なる設計に従って構成される。このような設計の１つはスイッチング・パワーレギュレータであり、スイッチング・パワーレギュレータでは、入力電圧がオンとオフとに高速にスイッチングされ、その結果の信号は、一層低いレベルの出力電圧を提供するように平坦化される。多くのシステムにおいて、異なるレベルの複数の出力電圧を提供するために複数のレギュレータが用いられている。
【０００３】
図１に全般的に示すパワーレギュレータ２４は、入力１０、電力変換段１２、及び出力１４を含む。電力変換段１２は、フィードバック・ネットワーク１８を介して誤差増幅器２０へフィード（feed）される出力１６を有する。誤差増幅器２０はコントローラ２２を制御する電力変換段１２をフィードする。
【０００４】
図２に全般的に示す、パワーレギュレータ２４のコントローラ・ブロック２２は、オシレータ２８、ランプ・ジェネレータ３０、及びパルス幅変調器３２を含む。オシレータ２８の動作周波数は、典型的にコントローラ２２の外部にある、周波数設定構成要素３４によって定められる。オシレータ・ブロック２８は、必要に応じて、オシレータ動作周波数を同期化（ｓｙｎｃ）信号の周波数に一致させる同期化（ｓｙｎｃ）入力３６を含み得る。外部同期化信号が存在しない場合、オシレータ２８は、周波数設定構成要素３４によって定められる周波数で動作する。この周波数は通常、「自走周波数」と呼ばれる。
【０００５】
オシレータ２８の主要な機能は、例えばランプ・ジェネレータ３０によって生成される、ランプ信号を生成するためにタイミング信号を提供することであり、このランプ信号は、パルス幅変調器３２などのパルス幅変調器への必要な入力である。ランプ信号は、一般に、ピーク値までの線形の上昇及び最小値へ戻る急峻な低下を有する、鋸波形である。ランプ信号の周波数は、オシレータ出力の周波数に等しい。ランプ波形の１サイクルの周期Ｔは、１／ｆoscに等しく、ここで、ｆoscはオシレータ動作周波数である。
【０００６】
多くのシステムにおいて、複数のパワーレギュレータが用いられている。製造上の公差のため、そうでなければ同一のレギュレータが、僅かに異なる自走周波数で動作する。僅かに異なる周波数で動作する３つのレギュレータのランプ波形を図３のグラフ４０に示す。グラフ４０は、正確に言えば、図示する信号のタイミングの比較を容易にするために、互いの上に配置した幾つかのグラフである。横軸は全ての信号に共通の時間を表し、縦軸は各信号の電圧レベルを示すが、これらの電圧レベルは信号間で共通ではなく、互いに対して垂直にシフトされている。
【０００７】
図３において、４２で参照するランプ１信号は、最低周波数オシレータからのものであり、ＴSLOWで示す波形持続期間を有する。４４で参照するランプ２信号は、所望の公称周波数で動作するオシレータからのものである。ランプ２信号４４の周期はＴNOMで示す。ランプ３信号４６は最高周波数オシレータからのものである。ランプ３信号４６の周期はＴFASTで示す。図示するように、これら３つの波形４２、４４及び４６は、非同期に動作する３つのレギュレータを表している。特に、これら３つの信号の周期が比較され、矢印で示すように持続時間において異なるように示されている。これらの３つのレギュレータのスイッチング周波数は無関係である。
【０００８】
非同期に動作する複数のスイッチング・レギュレータを備えたシステムでは、複数のオシレータ周波数の和周波数及び差周波数で起こる、望ましくないビート周波数が生じる。これらのビート周波数は、その電気的システム内に入り込む望ましくないノイズを表す。ビート周波数の生成をなくすため、幾つかのレギュレータは、それらのオシレータを外部同期化信号に同期化させる選択肢をサポートしている。これにより、すべてのレギュレータは同じ周波数で動作させられる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
オシレータの同期化の１つの既知の方法は、幾つかの望ましくない制約及び副次的影響を示す。これらの副次的影響を図４のグラフ４８に図示する。図４において、４つの信号に共通の横時間軸と、４つの信号に共通ではなくこれらの信号の比較を可能にするためシフトされている縦軸が示されている。ここでは、図３に示したものと同じ３つの信号レギュレータに、「Ｓｙｎｃ  Ｐｕｌｓｅ」と表示され５０で参照する同期化信号が供給される。Ｓｙｎｃ  Ｐｕｌｓｅ信号５０の周期は、ＴＮＯＭに等しく、ランプ２信号４４の周期と同じである。多くの同期化回路において、同期化信号の立ち上がり端は、ランプ信号を、その最小値に即時に戻り新しい立ち上がり期間（rising interval）を開始するようにさせる。図４において、最低自走動作周波数を表すランプ１信号４２は、期待されるように動作する。Ｓｙｎｃ  Ｐｕｌｓｅ信号５０に同期パルス５２が生じると、現在のランプは終了され、次のサイクルが開始する。ここでは、ランプ１信号４２の周期は、Ｓｙｎｃ  Ｐｕｌｓｅ信号５０の周期に等しい。同様の方式で、公称自走周波数を表すランプ２信号４４も、Ｓｙｎｃ  Ｐｕｌｓｅ周期ＴNOMに固定される。しかし、最高自走周波数を表すランプ３信号４６ａは、異常な動作を示す。この信号は、Ｓｙｎｃ  Ｐｕｌｓｅ信号５０より高い周波数で動作するため、この信号のオシレータは、この信号の通常のランプ・サイクルを終了し、Ｓｙｎｃ  Ｐｕｌｓｅ信号５０の次のパルス５２が到着する前に別のサイクルを開始する。Ｓｙｎｃ  Ｐｕｌｓｅ信号５０のパルス５２がランプ３信号４６ａのオシレータに到着すると、それは、進行中のランプ・サイクルを終了させ、新しいランプ・サイクルを開始させる。これにより、４６ａで図示するような、パルス幅変調器３２の不適切なオペレーションを引き起こし得る、くずれたランプ波形が生成される。この問題を解決するため、既知の回路では、同期化信号の周波数を、同期化されるべきオシレータの最高自走周波数と等しく又はそれより高くする必要がある。これは、他の副次的な悪影響を引き起こし得る、望ましくない制約となる。
【課題を解決するための手段】
【００１０】
（概要）
本発明は、複数のスイッチド・パワーレギュレータの互いとの同期化を可能にする方法及び装置を提供する。特に、同期化信号が存在すると、スイッチング・オシレータの発振周波数を低減させる、制御入力が提供される。発振周波数の低減は、同期化パルスによる対応するスイッチド・レギュレータの制御を可能にするために、同期化パルスよりも周波数が高くなり得るスイッチド・レギュレータ・ランプ信号を、同期化パルスより低い周波数までシフトさせる。
【実施例】
【００１１】
説明する方法及び装置は、複数のパワーレギュレータの信号を互いに同期化させることが可能である。本発明の原理を前述の例に適用すると、３つのレギュレータのランプ信号４２、４４、及び４６は、互いに同期化される。特に、図５において、ランプ１信号４２、ランプ２信号４４、及びランプ３信号４６は、グラフ５４の共通の時間線に沿っているが、比較を可能にするためこれらの信号はシフトされて示されている。Ｓｙｎｃ  Ｐｕｌｓｅ信号５０も図示されている。
【００１２】
図５の波形を見直せば明らかなように、本発明を用いた結果、同じ３つのパワーレギュレータのオペレーションは共通の信号周期ＴNOMに同期化される。最高自走周波数を有するレギュレータ信号４６を含む、すべての３つのレギュレータ信号４２、４４、及び４６は、Ｓｙｎｃ  Ｐｕｌｓｅ信号５０に同期化される。すべてのランプ信号は、パルス幅変調器３２などのパルス幅変調器の適切なオペレーションに対し正しい形状を示す。
【００１３】
本発明に従った回路の一実施例を図６にブロック図で全般的に示す。図示した図面において、図２のものと同じ又は同様の要素には同じ参照番号を用いている。回路６０は、コントローラ２２のオシレータ・ブロック２８に供給されるものと同じ同期化入力信号３６を受信する、同期化検出器６２を含む。同期化検出器６２は、同期化信号の存在を検出すると状態を変化させる出力６４を有する。同期化検出器出力６４は、オシレータ２８の周波数設定入力７２に接続される１つ又はそれ以上の周波数設定構成要素６８及び７０を接続又は接続解除する、何らかの形式の電子的スイッチ６６を制御する。電子的スイッチ６６がアクティブになると、周波数設定構成要素６８及び７０の実行値は、オシレータ２８の自走周波数よりも低く変更される。レギュレータの自走周波数を適切な量だけ低くすることにより、すべてのレギュレータが所望の同期化周波数よりも低い自走周波数を示すことが確実となる。これにより、ランプ波形を適切に生成することが確実となる。このため、ユーザ又はビルダー(builder)が、すべてのレギュレータを、公称期待値スイッチング周波数で動作する同期化信号に同期化させることが可能となる。これらのレギュレータは、最高期待値周波数で動作させられることはない。
【００１４】
本発明の回路は、多くの方法で実施化され得る。そのような実施例の１つは、前述したブロックを、既存のパワーレギュレータ・コントローラ集積回路とインターフェースする外部回路として付加するものである。これらの集積回路の多くは、オシレータ自走周波数を設定するために外部構成要素を利用する。この外部構成要素は、場合によっては、レジスタである。他の例ではキャパシタである。レジスタ・タイプの周波数設定方式の場合、周波数設定入力の抵抗の値の増加がオシレータ周波数を低下させるのが典型的である。キャパシタ・タイプの方式の場合、静電容量の増加がオシレータ周波数を低下させ得る。用いられる周波数設定方法によっては、同期化検出器制御スイッチ（図６参照）を通常閉デバイス又は通常開デバイスとして構成することが必要となる場合がある。図６でＺ２と表示され６８で参照するスイッチド周波数設定構成要素を、７０で参照する更なる構成要素Ｚ１に対し、図示した並列の構成ではなく直列の要素として構成することが必要となる場合がある。望ましい動作は、同期化信号の検出時に、自走オシレータ周波数を低下させるように、周波数設定要素の実行値を変更することである。他の構成も可能であり、本発明の範囲に含まれる。
【００１５】
抵抗性周波数設定要素を備えたコントローラを用いる本発明の詳細な一実施例を図７に示す。具体的には、コントローラ８０は、同期化入力（Sync In）８２、誤差増幅器からの入力８４、及び電力変換段への出力８６を有する。複数の構成要素が、コントローラ８０のＲＴ入力８８に接続されて提供される。これらの構成要素は、キャパシタＣ１  ９０、キャパシタＣ２  ９２、ダイオードＤ１  ９４、ダイオードＤ２  ９６、及びレジスタＲ２  ９８を含む。これらの構成要素は、同期化検出器として共に機能する。トランジスタＱ１  １００は、制御入力に接続される同期化検出器と共にスイッチとして機能する。ここでは、トランジスタは、バイポーラトランジスタであり、制御入力はベースである。ＦＥＴなどの他のタイプのトランジスタ、又は他のタイプのスイッチが提供され得ることも予測されている。レジスタＲ３  １０２及びＲ４  １０４は、周波数設定構成要素である。この回路の同期化入力接続にはレジスタＲ１  １０６が提供される。
【００１６】
この実施例において、同期化信号が存在しない場合、トランジスタＱ１  １００は、レジスタＲ２  ９８及びキャパシタＣ２  ９２間の電力供給電圧Ｖccによってオンにされる。キャパシタＣ２  ９２は、レジスタＲ２  ９８を介する電流の結果として、トランジスタＱ１  １００へのベース電圧を、このトランジスタをオンにするのに充分となるまで上げるように充電する。オン状態のトランジスタＱ１  １００は、レジスタＲ４  １０４を効果的に短絡させ、オシレータ周波数の設定値への影響をなくす。同期化信号が存在しないこの条件下では、発振周波数は、レジスタＲ３  １０２の値によってのみ定められる。Ｓｙｎｃ  ｉｎ入力に周期的同期化信号が印加されると、これらの同期化検出器構成要素の複合的な動作が、トランジスタＱ１  １００へのベース電圧を低下させ、トランジスタＱ１  １００をオフにさせる。この動作により、レジスタＲ３  １０２は、効果的にレジスタＲ４  １０４と直列に配置される。発振周波数は、この場合、レジスタＲ３  １０２及びレジスタＲ４  １０４の抵抗値の和によって定められる。これは、レジスタＲ３  １０２のみの抵抗値よりも大きな総抵抗値であるため、発振周波数は低減され、これは所望された意図である。
【００１７】
容量性周波数設定要素を備えたコントローラを用いる、本発明の更なる実施例を図８に示す。図７のものと同じ又は同様の要素には同じ参照番号を用いている。この実施例において、同期化検出器は、以下の構成要素：キャパシタＣ１  ９０、キャパシタＣ２  ９２、ダイオードＤ１  １２０、ダイオードＤ２  １２２、及びレジスタＲ２  １２４を含む。トランジスタＱ１  １００はスイッチとして機能する。ここでは、キャパシタＣ３  １２６及びＣ４  １２８が周波数設定構成要素である。この実施例において、同期化信号が存在しない場合、トランジスタＱ１  １００はオフにされる。これにより、この回路からキャパシタＣ３  １２６が効果的に除かれる。同期化信号が存在しないこの条件下では、発振周波数は、キャパシタＣ４  １２８の値によってのみ定められる。周期的同期化信号が印加されると、これらの同期化検出器構成要素の複合的な動作が、トランジスタＱ１  １００をオンにさせる。この動作により、キャパシタＣ３  １２６は、効果的にキャパシタＣ４  １２８と並列に配置される。発振周波数は、この場合、キャパシタＣ３  １２６及びＣ４  １２８の和によって定められる。これは、キャパシタＣ４  １２８のみの値よりも大きな総静電容量値であるため、発振の周波数は低減され、これは所望された意図である。
【００１８】
本発明の原理は、既存のコントローラ集積回路に接続される外部回路に限定されない。同期化検出の機能及びオシレータ自走周波数のシフトは、コントローラ集積回路に統合されてもよい。ここでは、デジタル技術を用いる同期化検出ブロックの一実施例を図９に示す。既存のオシレータ・ブロックからのクロック信号１３０は、２つのＤフリップフロップ１３４及び１３６のクロック入力１３２にフィードされる。同期化入力１３８に同期化入力信号が存在しない場合、Ｓｙｎｃ  Ｐｒｅｓｅｎｔ信号１４０がディアサートされる。同期化入力信号１３８が印加されると、Ｓｙｎｃ  Ｐｒｅｓｅｎｔ信号１４０は即時にアサートされる。Ｓｙｎｃ  Ｐｒｅｓｅｎｔ信号１４０がアサートされると、オシレータ２８などのオシレータ・ブロックは、一層低い動作周波数にシフトするように指令される。同期化入力信号１３８が除かれると、Ｓｙｎｃ  Ｐｒｅｓｅｎｔ信号１４０は、オシレータ・クロックの２クロック周期内にディアサートされる。
【００１９】
本発明を用いる電力分配システムの一例を図１０に示す。本発明に従った３つのパワーレギュレータ１５０、１５２、及び１５４が図示されている。これらの３つのパワーレギュレータ１５０、１５２、及び１５４は、例えば、デジタル集積回路１５６によって要求される３つの異なる電圧を送出する。集積回路１５６は、マイクロプロセッサ、デジタル・シグナル・プロセッサ、プログラマブル・ゲート・アレイ、特定用途向け集積回路（ＡＳＩＣ）、又は複数の動作電圧を要求する任意の他の高性能集積回路であり得る。幾つかの集積回路又は非集積回路にもレギュレータ１５０、１５２、及び１５４によって電力が供給され得ることも予測し得る。１５０で参照するパワーレギュレータ１は、３．３Ｖを集積回路１５６のＶI／O供給レール１５８に送出する。１５２で参照するパワーレギュレータ２は、１．８Ｖを集積回路１５６のＶCORE1供給レール１６０に送出する。１５４で参照するパワーレギュレータ３は、１．２Ｖを集積回路１５６のＶＣＯＲＥ２供給レール１６２に送出する。全ての３つのレギュレータ１５０、１５２、及び１５４への入力電力は、入力電圧１６４で表示される、共通のソースから供給される。全ての３つのレギュレータ１５０、１５２、及び１５４のスイッチング周波数は、共通の主同期化パルス（Master sync pulse）１６６に固定され、主同期化パルス１６６は、３つのパワーレギュレータ１５０、１５２、及び１５４の各々のＳｙｎｃ  ｉｎ入力１６８、１７０、及び１７２をフィードする。同期化入力機能は、図６で説明したように動作する。特に、同期化信号が検出され、同期化信号が全てのレギュレータを互いに同期化して動作させるように、レギュレータのスイッチング周波数が低減される。すべての３つのパワーレギュレータ１５０、１５２、及び１５４が同じ周波数で動作することで、デジタル集積回路１５６に現れるシステムノイズが最小化される。
【００２０】
このように、高速に動く如何なるレギュレータをも主同期化信号と「同期化(sync up)」できるように、スイッチド・レギュレータのオシレータの発振周波数を一層低い発振周波数にシフトさせるための回路及び方法の幾つかの実施例が図示及び説明されている。
【００２１】
本発明は、種々の代替例を含むのに充分広い範囲のものである。例えば、図示した電力供給は、３つの電圧を生成する３つのレギュレータを有する。もちろん、一層多い又は少ないレギュレータを有する電力供給に本発明を適用することも可能である。図５の例は、本発明の解決策を提供するため、パワーレギュレータのうちの１つのみが周波数シフトを必要とする、電力供給を開示している。このように、すべてよりも少ないレギュレータに周波数シフトを提供すること、或いは代替として、全てのレギュレータに対してこの機能を提供することも考慮されている。図示した同期化センサは、幾つかの実施例において個別の構成要素で形成される。しかし、スタンドアロン回路であり得る集積回路、或いは他の機能も実行する集積回路に組み込まれ得る集積回路によって、この機能が供給されてもよい。
【００２２】
本発明の実施例は、同期化パルス検出が、各レギュレータに対して実行され、レギュレータ内に含まれる又はレギュレータと関連することを提供する。これにより、レギュレータを、一商品品目として、スタンドアロン・ユニットとして提供することができる。代替の実施例は、マルチ・レギュレータ電力供給に対する同期化パルス検出が、各レギュレータに接続された出力を備えた、単一の同期化検出器によって提供されることを提供する。これらの２つの代替例の組み合わせも提供され得、レギュレータよりも少ない同期化パルス検出器が供給される。
【００２３】
同期化信号はパルスとして示されている。パルス以外の他の信号も、レギュレータ同士の同期化に用いられることが予測されている。
【００２４】
本発明が関連する分野に習熟する者であれば、特許請求の範囲から逸脱することなく、説明した例示の実施例に対し、多くの、及び種々の付加、削除、置換及び他の修正が成され得ることが理解されるであろう。
【図面の簡単な説明】
【００２５】
【図１】図１（先行技術）は、既知の構成のパワーレギュレータの機能ブロック図である。
【図２】図２（先行技術）は、既知の構成のパワーレギュレータのコントローラ部の機能ブロック図である。
【図３】図３（先行技術）は、３つのパワーレギュレータからの信号を比較するグラフである。
【図４】図４（先行技術）は、複数のパワーレギュレータの信号を同期化させる既知の方法のグラフである。
【図５】図５は、本発明を適用した後のパワーレギュレータの信号を示すグラフである。
【図６】図６は、本発明の原理に従ったパワーレギュレータの機能ブロック図である。
【図７】図７は、第１の実施例のパワーレギュレータのコントローラ部の回路図である。
【図８】図８は、第２の実施例のパワーレギュレータのコントローラ部の回路図である。
【図９】図９は、本発明の更なる実施例に従った同期化検出回路の回路図である。
【図１０】図１０は、本発明を用いる一例の電力分配システムの部分的な回路図である。
【図１】
2008541690.tif 000003
【図２】
2008541690.tif 000004
【図３】
2008541690.tif 000005
【図４】
2008541690.tif 000006
【図５】
2008541690.tif 000007
【図６】
2008541690.tif 000008
【図７】
2008541690.tif 000009
【図８】
2008541690.tif 000010
【図９】
2008541690.tif 000011
【図１０】
2008541690.tif 000012
【国際調査報告】
2008541690.tif 000013