(57)【要約】  バスインターフェースユニット、バスインターフェースユニットに結合された波形形成器、及び周辺デバイスを含む、過渡電流ピークを制御するための装置。バスインターフェースユニットは、ある時間期間にわたって第１の値から第２の値への遷移を有する制御信号を生成する。波形形成器は制御信号を受け取り、遷移の時間期間を延長することによって制御信号を修正する。修正制御信号は周辺デバイスによって受け取られ、周辺デバイスにおける過渡電流ピークが制御される。
2008541612.tif 000002
【特許請求の範囲】
【請求項１】
ある時間期間にわたって第１の値から第２の値への遷移を有する制御信号を受け取る段階と、
前記遷移の時間期間を延長することによって前記制御信号を成形して、修正制御信号を発生させる段階と、
デバイスに前記修正信号を印加して、前記デバイスにおける過渡電流ピークを低減する段階と、
を含む方法。
【請求項２】
前記制御信号を成形する段階は、前記制御信号を低域通過フィルタリングする段階を含み、前記第１の値から前記第２の値への遷移は単調である、
ことを特徴とする請求項１に記載の方法。
【請求項３】
前記修正制御信号を前記デバイスに印加する段階は、前記修正制御信号で前記デバイスを切り替えて、前記デバイスにおける過渡電流ピークの周波数分布を制御する段階を含む、
ことを特徴とする請求項１に記載の方法。
【請求項４】
電源システムに対する高周波電流要求を低減する段階を更に含み、前記過渡電流ピークは前記電源システム内の負荷電流を含む、
ことを特徴とする請求項１に記載の方法。
【請求項５】
前記制御信号はバスインターフェースユニットから受け取られる、
ことを特徴とする請求項１に記載の方法。
【請求項６】
前記制御信号は同期信号を含む、
ことを特徴とする請求項１に記載の方法。
【請求項７】
前記同期信号は、クロック信号、チップイネーブル信号、書き込みイネーブル信号、読み出しイネーブル信号、アドレスストローブ信号、及びデータストローブ信号のうちの１つを含む、
ことを特徴とする請求項６に記載の方法。
【請求項８】
前記制御信号は非同期信号を含む、
ことを特徴とする請求項１に記載の方法。
【請求項９】
前記非同期信号は、チップイネーブル信号、書き込みイネーブル信号、読み出しイネーブル信号、アドレスストローブ信号、及びデータストローブ信号のうちの１つを含む、
ことを特徴とする請求項８に記載の方法。
【請求項１０】
始動時間及び停止時間を有するデバイス動作を制御する複数の制御信号から前記制御信号を選択する段階を更に含み、前記制御信号は、動作の始動時間を定義する最後の制御信号と、動作の停止時間を定義する最初の制御信号とのうちの少なくとも一方を含む、
ことを特徴とする請求項１に記載の方法。
【請求項１１】
前記制御信号を成形する段階は、前記制御信号の立ち上がりエッジの立ち上がり時間及び前記制御信号の立ち下がりエッジの立ち下がり時間のうちの一方を延長する段階を含む、
ことを特徴とする請求項１に記載の方法。
【請求項１２】
前記制御信号を成形する段階は、前記制御信号の高周波数成分を除去する段階を含む、
ことを特徴とする請求項１に記載の方法。
【請求項１３】
前記修正制御信号を前記デバイスに印加する段階は、前記修正制御信号を前記デバイスの論理ゲートに印加する段階を含み、前記デバイス内の電流は前記修正制御信号によって制御される、
ことを特徴とする請求項１に記載の方法。
【請求項１４】
ある時間期間にわたって第１の値から第２の値への遷移を有する制御信号を生成するバスインターフェースユニットと、
前記バスインターフェースユニットと結合された、前記遷移の時間期間を延長することによって修正制御信号を発生させるための波形形成器と、
前記周辺デバイスにおける過渡電流ピークを低減するように構成された前記修正制御信号を受け取るための周辺デバイスと、
を備えるシステム。
【請求項１５】
前記波形形成器はプログラム可能低域通過フィルタを備える、
ことを特徴とする請求項１４に記載のシステム。
【請求項１６】
前記プログラム可能低域通過フィルタは、１つ又はそれ以上のプログラム可能時間定数を有する能動フィルタを備える、
ことを特徴とする請求項１５に記載のシステム。
【請求項１７】
前記プログラム可能時間定数は、１つ又はそれ以上の抵抗器−コンデンサ（ＲＣ）時間定数を含み、前記プログラム可能低域通過フィルタは、１つ又はそれ以上のプログラム可能抵抗器を含む、
ことを特徴とする請求項１６に記載のシステム。
【請求項１８】
前記プログラム可能抵抗器は、１つ又はそれ以上のデジタル的にプログラム可能な電位差計を含み、前記波形形成器は、前記１つ又はそれ以上のデジタル的にプログラム可能な電位差計をプログラムする目的の制御値を受け取るための複数のレジスタを更に備える、
ことを特徴とする請求項１７に記載のシステム。
【請求項１９】
前記プログラム可能抵抗器は、デジタル的に切り替えられる抵抗器の１つ又はそれ以上のアレイを備え、前記波形形成器は、前記１つ又はそれ以上のデジタル的に切り替えられる抵抗器の値を選択する目的の制御値を受け取るための複数のレジスタを備える、
ことを特徴とする請求項１８に記載のシステム。
【請求項２０】
前記プログラム可能時間定数は、１つ又はそれ以上の抵抗器−コンデンサ（ＲＣ）時間定数を含み、前記プログラム可能低域通過フィルタは、１つ又はそれ以上のプログラム可能コンデンサを含む、
ことを特徴とする請求項１６に記載のシステム。
【請求項２１】
前記プログラム可能コンデンサは、デジタル的に切り替えられるコンデンサの１つ又はそれ以上のアレイを備え、前記波形形成器は、前記１つ又はそれ以上のデジタル的に切り替えられるコンデンサの値を選択する目的の制御値を受け取るための複数のレジスタを備える、
ことを特徴とする請求項１８に記載のシステム。
【請求項２２】
前記周辺デバイスはメモリデバイスを含む、
ことを特徴とする請求項１４に記載のシステム。
【請求項２３】
前記周辺デバイスは入力−出力デバイスを含む、
ことを特徴とする請求項１４に記載のシステム。
【請求項２４】
前記周辺デバイスはプログラム可能論理デバイスを含む、
ことを特徴とする請求項１４に記載のシステム。
【請求項２５】
デバイスにおいてピーク過渡電流を制御する信号を設定するための方法であって、
ある時間期間にわたって第１の値から第２の値への遷移を有する信号をデバイスに印加する段階と、
前記信号に応答して前記デバイスのピーク過渡電流のスペクトル成分を特徴付ける段階と、
波形形成器の１つ又はそれ以上のパラメータを選択して前記遷移の期間を延長する段階と、
を含む方法。
【請求項２６】
前記選択パラメータを用いて前記波形形成器をプログラムし、前記デバイスのピーク過渡電流のスペクトル成分を制御する段階を更に含む、
請求項２５に記載の方法。
【請求項２７】
前記選択パラメータは低域通過フィルタ時間定数を含む、
ことを特徴とする請求項２６に記載の方法。
【請求項２８】
制御信号を生成する手段と、
前記制御信号を修正してデバイスにおける過渡電流ピークを低減する手段と、
を備える装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、一般に電力管理に関し、特にデジタル処理システムにおける過渡電流ピークの制御に関する。
【背景技術】
【０００２】
デジタル処理システムは、サイズの縮小、処理能力向上のため動作クロック周波数をより高くすること、及び消費電力を制限するために動作電圧をより低くすることに向けて常に進化している。しかしながら、消費電力は、動作周波数の二乗に比例し、動作電圧に正比例するので、処理能力の向上に伴い所与のシステムの総消費電力が大きくなるか、最善でも同じである傾向にある。消費電力は電圧と電流との積であり、よって電圧が低下すると、これらのシステムが必要とする電流は増加する可能性がある。小型化に伴って、縮小した外形寸法における電流増加は電流密度を著しく増大させる。更に、処理システムが高周波数及び高速のエッジ速度で動作しているので、このシステムの過渡電流要件の高周波数成分も増加している。例えば、基本周波数２００ＭＨｚのデジタル信号は、付随するエッジ速度を維持するために第７高調波（１．４ＧＨｚ）、第８高調波（１．６ＧＨｚ）、又はこれよりも高次の電流を必要とする可能性がある。
【０００３】
従来のデジタル処理システムでは、高周波過渡電流要件に寄与する多くの信号がある。例えば、デバイスを待機状態から作動状態、又はその逆に遷移させる信号が存在することができる。また、読み出し又は書き込み動作などの別個の動作を行う制御信号又は制御信号のグループが存在することができる。通常、各動作（例えば読み出し動作又は書きみ込動作）は、適切に実行するために同期及び／又は非同期制御信号の組み合せを必要とする。例えば、メモリ書き込み動作は、クロック信号、アドレスストローブ信号、データストローブ信号、チップイネーブル信号、及び書き込みイネーブル信号を必要とすることができ、各信号は高速の立ち上がり及び立ち下がりのエッジ遷移によって特徴付けられる。同様にメモリ読み出し動作は、クロック信号、アドレスストローブ信号、チップイネーブル信号、及び出力イネーブル信号を必要とすることができる。これらの高エッジ速度信号の各々は、高エッジ速度に応答して高周波過渡電流を引き込む１つ又はそれ以上の論理ゲートに印加される。
【０００４】
過渡電流は、典型的には中央電源及び電力配電ネットワークを含む電源システムによって供給される。電源システムの高周波数性能は通常、電力配電ネットワークによって制限される。図１Ａに例示するように、配電線は、電源１０と周辺デバイス２０との間の分散インダクタ１５とみなすことができ、インダクタについてのレンツの法則Ｖ＝Ｌ（ｄｉ／ｄｔ）に従って過渡電流変化に対向し、ここでＶは電流変化に対向する電圧、Ｌは配電線の分散インダクタンス、ｄｉ／ｄｔは時間（ｔ）に対する電流（ｉ）の変化率である。電源にかかる過渡電流負荷の周波数が増加すると、電流の変化率が上昇し、対向電圧が大きくなる。十分に高い動作周波数では、図１Ｂに例示するように、配電線は、特性インピーダンスＺ0と、電源が処理システムの過渡電流要求に対して同位相で応答するのを阻止する伝搬遅延Δｔとを有する伝送線１６としてみなすことができる。いずれの場合においても、処理システム内の周辺デバイス２０における過渡電流要求は、電源システムの電流供給能力を上回る可能性があり、デバイスが誤動作を引き起こす可能性があり、又は信号線と結合して信号の完全性を損なう可能性がある電圧スパイクを発生させる。後者の場合には、信号の完全性の損失は、電磁放射として現れる場合があり、影響を受け易い周辺の機器の回路の障害を誘起する可能性がある。
【０００５】
この問題への１つの取り組みは、図１Ｃに例示するように、処理システムの各デバイスにデカップリングコンデンサ２５を電力接続部に近接して配置して電荷を局所的に蓄積し、遠隔の電源１０によって提供することができないデバイス２０の過渡電流要求に応じることである。しかしながら、この取り組みには限界がある。コンデンサは貴重な基板スペースを占有し、これは小型化の目標に不利に作用する。更に、コンデンサ内に蓄積される電荷は電圧に比例するので（すなわち、Ｑ＝Ｃ×Ｖであり、ここでＱは電荷、Ｃはキャパシタンス、Ｖはシステム電圧である）、システムの動作電圧が低下すると、蓄積電荷レベルを維持するためにはキャパシタンス（及びコンデンサの面積）を増大させる必要がある。上述のように、電圧低下及び周波数増大により電流要求が増大する傾向になり、よって、総キャパシタンスを一層大きくする必要があり、基板スペースが更に犠牲になる。図１Ｄに例示するように、配電線のインダクタンスとデカップリングコンデンサとの組み合せを示す別の手法は、カットオフ周波数が近似的にｆc＝１／（ＬＣ）1/2で与えられる周波数領域の低域通過フィルタとしてのものである。電源システムは、図１Ｄの斜線領域で示されている、ｆcを上回るカットオフ領域内の周波数を有する過渡電流の供給が困難になる。この限界は、最終的には、コンデンサネットワークが電子システムにエネルギーを有効に供給できなくなる動作領域を定める。
【発明を実施するための最良の形態】
【０００６】
添付図面の各図において本発明は限定ではなく例証として示されている。
以下の説明では、本発明の実施形態の完全な理解を提供するために、特定の構成部品、デバイス、方法、その他の実施例のような多くの特定の詳細が記載される。しかしながら、これらの特定の詳細は本発明の実施形態を実施するのに必ずしも用いる必要はない点は当業者には明らかであろう。場合によっては、本発明の実施形態を不必要に曖昧にするのを避けるために、公知の材料又は方法は詳細には説明していない。本明細書で説明している、要素を接続する「線」又は「複数の線」は、単一の線でも複数の線であってもよい点に留意されたい。本明細書で用いられる用語「結合された」とは、直接的結合、或いは１つ又はそれ以上の介在構成要素を通じて間接的に結合されることを意味することができる。また、線及び／又は他の結合要素が、搬送する信号の性質によって識別することができること（例えば「制御線」は非明示的に「制御信号」を搬送することができる）、並びに、入力及び出力ポートは、これらが受信又は送信する信号の性質によって識別することができること（例えば「制御入力」は非明示的に「制御信号」を受け取ることができる）は、当業者であれば理解されるであろう。
【０００７】
過渡電流ピークを制御するための方法及び装置を説明する。一実施形態において、本方法は、ある時間期間にわたって第１の値から第２の値への遷移を有する制御信号を受け取る段階を含む。また本方法は、遷移の時間期間を延長することによって制御信号を成形して修正制御信号を発生させる段階を含む。また本方法は、修正信号をデバイスに印加して、デバイスにおける過渡電流ピークを低減する段階を含む。別の実施形態では、本方法は更に、電源システムに対する高周波電流要求を低減する段階を含む。更に別の実施形態では、本方法は、始動時間及び停止時間を有するデバイス動作を制御する複数の制御信号から制御信号を選択する段階を更に含み、該制御信号は、動作の始動時間を定義する最後の制御信号と動作の停止時間を定義する最初の制御信号とのうちの少なくとも一方を含む。
【０００８】
別の実施形態において、本方法はデバイスに制御信号を印加する段階を含み、該制御信号はある時間期間にわたって第１の値から第２の値への遷移を有する。また本方法は、デバイスのピーク過渡電流のスペクトル成分を特徴付けて、遷移の期間を延長するために波形形成器の１つ又はそれ以上のパラメータを選択する段階を含み、ピーク過渡電流のスペクトル成分が制御される。
【０００９】
一実施形態において、装置は、ある時間期間にわたって第１の値から第２の値への遷移を有する制御信号を発生させるためのバスインターフェースユニットを含む。また本装置は、バスインターフェースユニットと結合されて遷移の時間期間を延長することによって修正制御信号を発生させる波形形成器を含む。また本装置は、修正制御信号を受け取るための周辺デバイスを含み、該周辺デバイスにおける過渡電流ピークが制御される。
【００１０】
図２Ａは、処理システム２００において過渡電流ピークを制御する一実施形態を例示している。処理システム２００は、マイクロプロセッサ、マイクロコントローラ、中央処理ユニット、又は同様のもの等の汎用処理デバイスとすることができるシステムコントローラ２０１を含むことができる。或いは、システムコントローラ２０１は、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラム可能ゲートアレイ（ＦＰＧＡ）、デジタル信号プロセッサ（ＤＳＰ）、又は同様のもの等の専用処理デバイスとすることができる。またシステムコントローラ２０１は、汎用処理デバイスと専用処理デバイスとのあらゆる組み合せデバイスとすることもできる。システムコントローラ２０１は、システムコントローラ２０１と処理システム２００の他の構成部品との間の通信及び制御インターフェースとしての役割を果たすことができるバスインターフェースユニット２０２に結合することができる。バスインターフェースユニット２０２は、システムコントローラ２０１に向かう全ての信号をバッファすることができ、システムコントローラ２０１からのコマンドに応答して局所バス２１２を介してシステムに向かう全ての信号を発生させることができる。バスインターフェースユニット２０２は、設定及び制御情報を記憶しバッファするための内部レジスタ（図示せず）を含むことができる。バスインターフェースユニット２０２は、周辺機器２０４−１から２０４−ｎ等の１つ又はそれ以上の周辺機器にアドレス線２０７及びデータ線２０８により結合することができる。周辺機器２０４−１から２０４−ｎは、システムバス２１２及びバスインターフェースユニット２０２を介してシステムコントローラ２０１と通信することができる、あらゆるタイプのデバイス、構成部品、回路、サブシステム、又はシステムとすることができる。例えば周辺機器２０４−１から２０４−ｎは、プログラム可能又は非プログラム可能メモリデバイス、あらゆるタイプのシリアル又はパラレルインターフェースのような入力−出力デバイス、マイクロプロセッサ又はコントローラのような汎用処理デバイス、デジタル信号プロセッサ、ＡＳＩＣ、ＦＰＧＡ、混合信号デバイスなどの専用デバイス、及び同様のものを含むことができる。
【００１１】
またバスインターフェースユニット２０２は、制御線２０６を介して波形形成器２０３に結合することもできる。バスインターフェースユニット２０２は、その内部レジスタ内でシステムコントローラ２０１からの制御データを処理することができ、制御信号及びコマンドを生成して発生波形形成器２０３をデジタルで制御することができる。下記により詳細に説明するように、波形形成器２０３は、バスインターフェースユニット２０２からの選択制御信号を修正し、修正した制御信号を制御線２０９を介して周辺機器２０４−１から２０４−ｎの１つ又はそれ以上に印加して、周辺機器２０４−１から２０４−ｎにおいて１つ又はそれ以上のそれぞれの過渡電流ピークを制御することができる。制御信号は、例えば、クロック信号、アドレス及びデータストローブ信号、チップイネーブル信号、読み出しイネーブル信号、書き込みイネーブル信号、及び出力イネーブル信号を含むことができる。図２Ａに例示するように、アドレス線２０７及びデータ線２０８は、アドレス及びデータ設定信号を搬送する設定バス２１０を形成することができる。制御線２０９と設定バス２１０は共に、システムバス２１２を定義することができる。
【００１２】
処理システム２００はまた、図２Ａに示すように電力配電ネットワーク２１１を介して周辺機器２０４−１から２０４−ｎに動作電圧及び電流を供給する電源２０５を含むことができる。図２Ａには示していないが、電源２０５はまた、システムコントローラ２０１、バスインターフェースユニット２０２、及び波形形成器２０３のうちの１つ又はそれ以上に動作電圧及び電流を供給することができる。
【００１３】
他の実施形態では、システムコントローラ２０１、バスインターフェースユニット２０２、波形形成器２０３、及び周辺機器２０４−１から２０４−ｎのうちの２つ又はそれ以上は、共通のキャリア基板、例えば図２Ｂに例示するようにマザーボード２１３又はドーターボード２１４等のプリント基板（ＰＣＢ）に上に備えることができる。或いは、システムコントローラ２０１、バスインターフェースユニット２０２、波形形成器２０３、及び周辺機器２０４−１から２０４−ｎのうちの２つ又はそれ以上を備えることができる共通のキャリア基板は、単一の集積回路（ＩＣ）ダイ基板２１５又は共通の集積回路基板上に単一チップデバイスのあらゆる組み合せを含むマルチチップモジュール２１６とすることができる。
【００１４】
図３は、波形形成器２０３の一実施形態を例示している。波形形成器２０３の入力において、制御線２０６上のバスインターフェースユニット２０２からのコマンド及び制御信号は、マルチプレクサ（ＭＵＸ）３０１によって制御レジスタ３０２、１つ又はそれ以上のフィルタ３０３−１から３０３−ｍ、及び１つ又はそれ以上の直通線３０４−１から３０４−ｋに分配することができる。波形形成器２０３の出力では、１つ又はそれ以上のフィルタ３０３−１から３０３−ｍ、及び１つ又はそれ以上の直通線３０４−１から３０４−ｋからの制御信号は、マルチプレクサ（ＭＵＸ）３０５によって周辺機器２０４−１から２０４−ｎへの分配用の制御線２０９に切り換えることができる。
【００１５】
フィルタ３０３−１から３０３−ｍは、プログラム可能低域通過フィルタとすることができる。一実施形態において、フィルタ３０３−１から３０３−ｍは、図４に例示しているフィルタ４００等のプログラム可能な時間定数を有する能動抵抗器−コンデンサフィルタとすることができる。図４では、増幅器Ａ1からＡ4は、高利得演算増幅器とすることができる。フィードバックコンデンサＣ1からＣ3は、例えば固定コンデンサ又はスイッチドコンデンサとすることができる。カップリング抵抗器Ｒ01、Ｒ23、Ｒ34、及びＲ14並びにフィードバック抵抗器Ｒ1、Ｒ2、Ｒ3、及びＲ42は、例えば固定抵抗器、スイッチド抵抗器、又はデジタル的にプログラム可能な電位差計とすることができる。バスインターフェースユニット２０２によって制御レジスタ３０２内に記憶される値を用いて、フィードバックコンデンサＣ1からＣ3、カップリング抵抗器Ｒ01、Ｒ23、Ｒ34、及びＲ14、並びにフィードバック抵抗器Ｒ1、Ｒ2、Ｒ3、及びＲ42のうちの１つ又はそれ以上の値を選択することができる。増幅器Ａ1からＡ4が理想的な演算増幅器と仮定することによって、フィルタ４００の電圧伝達関数を密に近似することができ、この場合、フィルタ４００の電圧伝達関数は、式（１）で表すことができ、ここでｓはラプラス変換変数を示す。
【００１６】
2008541612.tif 000003
【００１７】
能動ＲＣフィルタの伝達関数の導出は当該技術分野で公知であり、本明細書では詳細に説明しない。伝達関数（１）は、ＲＣ時間定数の選択（例えばＲ2Ｃ2、Ｒ14Ｃ3、及びＲ34Ｃ3）によって決まる極位置を有する汎用３次低域通過伝達関数を表すことは理解されるであろう。また、当該技術分野で公知である能動フィルタステージを追加又は削除することによって、低次又は高次のフィルタ応答を得ることができることも理解されるであろう。幾つかの異なる公知の伝達関数特性のいずれかを得るためにフィルタ４００の抵抗器及びコンデンサの値を選ぶことができる。例えば、伝達関数（１）は、最大平坦（バターワース）伝達関数、一定群遅延（ガウシアン）伝達関数、及び等リプル（チェビシェフ）伝達関数のうちのいずれかとすることができる。下記により詳細に説明するように、これらの伝達関数の共通の特徴は、論理遷移レベルを明確に定義することができる単調なステップ応答である。
【００１８】
図５Ａは、図５Ｂに示すように、２×１０6ラジアン毎秒（およそ３１８ＫＨｚ）の３ｄＢ通過域カットオフ周波数ｆ3dB及び３次応答に対応するオクターブ当たり−１８ｄＢの３次阻止域減衰傾度を有する最大平坦３次応答をもたらすように選択された抵抗器及びコンデンサ値を備える例示的なフィルタ５００の一実施形態を示している。他の実施形態では、用途によって必要とされるより高い又はより低いカットオフ周波数を得るように、抵抗器及びコンデンサ値を調整することができる。
【００１９】
フィルタ５００の時間領域応答５０１が図５Ｃに例示されており、これは、時間ｔ＝０においてステップ関数（例えば矩形波の立ち上がりエッジ）に応答するフィルタ５００の出力（Ｖdd＝１ボルトに正規化されている）を示している。選択した抵抗器及びコンデンサ値では、このフィルタは、１０％から９０％の立ち上がりエッジの立ち上がり時間ｔrがおよそ１．１７マイクロ秒であり、およそ１０％のオーバーシュート及び最小限のアンダーシュートを伴う出力を提供する。時間領域における低域通過フィルタの立ち上がり時間は、周波数領域におけるフィルタのカットオフ周波数に関連付けることができる。ここで、３次最大平坦フィルタの立ち上がり時間は、ｔr＝０．３７／ｆ3dBで近似することができる。１０％応答点と９０％応答点との間の領域では、遷移は単調であり、曖昧性なしに論理ゲートを切り替えるのに用いることができる。例えば、論理「０」から論理「１」への遷移点ｔtが、Ｖdd／２＝０．５ボルトで定義される場合、遷移点ｔtは、図５Ｃに示すように、遷移の単調性によって明瞭に定義される。
【００２０】
図６Ａは、図６Ｂに示すように、２×１０6ラジアン毎秒の公称６ｄＢカットオフ周波数、及びオクターブ当たり−１８ｄＢの３次阻止域減衰傾度を有する３次ガウシアン応答をもたらすように選択された抵抗器及びコンデンサ値を備えるフィルタ６００の一実施形態を例示している。ガウシアン応答フィルタは、一定の対周波数群遅延を示し、時間領域において僅かなオーバーシュート又はオーバーシュートのない良好な挙動応答を生じる。
【００２１】
図６００の時間領域応答６０１が図６Ｃに示されており、これは、時間ｔ＝０においてステップ関数に応答したフィルタ６００の出力（Ｖdd＝１ボルトに正規化されている）を示している。選択した抵抗器及びコンデンサ値では、このフィルタは、１０％から９０％の立ち上がりエッジ立ち上がり時間ｔrがおよそ１．７５マイクロ秒であり、オーバーシュートのない出力を提供する。上記のように、立ち上がり時間は設計カットオフ周波数と関連付けることができる。ここで、３次ガウシアンフィルタの立ち上がり時間は、ｔr＝０．５６／ｆ6dBで近似することができる。この場合も同様に、１０％応答点と９０％応答点との間の領域では遷移は単調であり、図６Ｃに示すようにＶdd／２＝０．５のような論理遷移レベルを明瞭に定義するのに用いることができる。
【００２２】
図６Ｄは、例えば、波形形成器２０３への入力において制御線２０６の１つ上の非同期制御信号とすることができる例示的な４マイクロ秒入力パルスへのフィルタ６００のパルス応答６０２を例示している。図６Ｄに例示するように、パルス応答６０２の立ち下がりエッジもまた単調であり、上記でフィルタ６００の立ち上がりエッジ応答に関して説明したように、論理変化レベルを明瞭に定義するのに用いることができる。
【００２３】
図７Ａは、制御線２０６の１つ上の時間領域における周期制御信号７０１を示しており、この信号は、波形形成器２０３への入力において時間期間ｔr1で第１の値ＶLと第２の値ＶHとの間で遷移し、時間期間ｔf1でＶHとＶLとの間で遷移する。図７Ｂは、図６に例示されたガウシアンフィルタの場合において、波形形成器２０３の出力において制御線２０９の１つ上にある修正周期制御信号７０２を例示しており、ここで、ＶLとＶHとの間で遷移する時間期間がｔr2に延長されており、ＶHとＶLとの間で遷移する時間期間がｔf2に延長されている。
【００２４】
図７Ａの時間領域波形７０１は、図８Ａに示す離散フーリエ変換８０１によって周波数領域で表すことができ、ここでｆ0＝１／Ｔ0であり、各周波数成分の振幅は、分析により、周期Ｔ0に対するｔ0のパルスの比に依存し、更にｔr1及びｔf1の値に依存することになる。また、フーリエ変換８０１と図６Ｃに例示されたガウシアンフィルタ６００の連続周波数応答とを重畳することによって、図７Ｂの修正時間領域波形７０２の離散フーリエ変換８０２を得ることができる点は明らかであろう。すなわち、修正制御信号７０２の周波数成分は、図８Ａの離散スペクトルを図６Ｃの連続スペクトルと乗算することによって得ることができ、その結果、フィルタ６００の低域通過応答が制御信号７０１のスペクトル成分上に重畳され、制御信号７０１の高周波数成分が低減されることになる。
【００２５】
上記で説明したように、周期（例えば同期）制御信号７０２又は非同期制御信号６０２等の修正制御信号を用いて、周辺機器２０４−１から２０４−ｎのうちの１つ又はそれ以上における１つ又はそれ以上の論理ゲートを制御することができる。論理ゲートは、制御電圧７０２等の論理ゲートの入力制御電圧及び出力（例えばドレイン）電流からの多くの様々な伝達関数を示すことができる。例えば、論理ゲートは、線形伝達関数、２次伝達関数、又はいずれかのより複雑な伝達関数を有することができる。しかしながら、論理ゲート（又は複数のゲート）の入力から論理ゲート（又は複数のゲート）の出力までの所与の伝達関数において、入力のスペクトル成分が減少した場合、対応する出力のスペクトル成分が減少することになる。
【００２６】
図９Ａは、制御信号成形の無い周辺デバイスの電流要求を例示している。図９Ａにおいて、スペクトル９０１は、波形発生器２０３の直通経路３０４−１を介した制御信号７０１のような、制御信号によってデバイスが制御されるときの周辺機器２０４−１のような周辺デバイスの電流要求の正規化スペクトルである。図９Ｂは、制御信号成形有りの周辺デバイスの電流要求を例示している。図９Ｂにおいて、スペクトル９０２は、例えばフィルタ６００の応答を有するように構成されたフィルタ３０３−１に制御信号７０１を通すことによって発生させた制御信号７０２等の修正制御信号によって周辺デバイスが制御あれるときの、上記と同じ周辺デバイスの電流要求の正規化スペクトルである。制御信号成形の性能指数は、臨界周波数ｆcritにおける、制御信号成形有りと無しのスペクトル間の差異として定義することができる。例えば、図９Ａ及び９Ｂに示すように、臨界周波数を０．５×１０9Ｈｚと選択した場合、性能指数はおよそ１５ｄＢとなる。
【００２７】
臨界周波数及び性能指数は、上述のようにフィルタ４００内のフィードバックコンデンサ及び抵抗器の値を選択することによって選択することができる。ｆcritが、上記に説明した従来の電源システム１００等の電源システムのカットオフ周波数ｆcよりも低く選択された場合、電源システムの高周波電流容量を超過することはなく、電流欠乏に起因する電源システムの配電線上での高周波数電圧スパイクが低減される。
【００２８】
処理システムにおける未修正制御信号は、上記に説明したように高エッジ速度の結果として高周波過渡電流を発生させる可能性があるが、全ての制御信号が過渡電流ピークに対し等しい影響を有するとは限らない可能性がある。特に重要な制御信号は、動作条件だけを設定する制御信号ではなく、動作の始動又は停止を定義する制御信号とすることができる。図１０は、周辺メモリデバイス（例えば周辺デバイス２０４−１から２０４−ｎのうちの１つ）における例示的な書き込み動作のタイミング図であり、過渡電流ピークの制御の一実施形態を例示している。図１０は、同期システム又は非同期システムのいずれかを例示するのに使用される。同期システムでは、全ての信号は、クロック信号１００１等のクロック信号からタイミングを調整することができる。非同期システムでは、信号のタイミングは、当該技術分野で公知の組み合せ論理回路によって制御することができる。いずれの場合においても、書き込み動作は、幾つかの制御信号が組み合わされて特定のタイミング制約を満たすことを必要とする可能性がある。
【００２９】
例えば、信号が便宜上アクティブローとして定義されている図１０に例示した書き込み動作では、アドレスストローブ信号１００２、データストローブ信号１００３、及びチップイネーブル信号１００４は、書き込みイネーブル信号１００５が有効になる前に全てアクティブになる必要がある。書き込みイネーブル信号１００５の立ち上がりエッジ１００６は、書き込みシーケンスの始動における最後の信号であり、書き込み動作の始動を実際に示し、書き込み動作の始動に関連する過渡電流ピークを開始する。逆に、書き込み信号１００５の立ち下がりエッジ１００７は、書き込み動作の終端を示す最初の信号であり、書き込み動作の終了に関係する過渡電流ピークを開始し、次いでアドレスストローブ１００２、データストローブ１００３、及びチップイネーブル１００４を解放する。読み出し動作では、図１０に示す書き込みイネーブル信号を読み出しイネーブル信号と置き換えることができる。
【００３０】
一般に、シーケンスにおいて、動作の始動を定義する最後の信号である制御信号（制御信号１００５等）及び／又はシーケンスにおいて動作の終端を定義する最初の信号は、高周波過渡電流ピークの発生に関して重要な又は優先的な制御信号と考えることができる。波形形成器２０３によるフィルタリング用にかかる制御信号を選択し、未修正制御信号の遷移時間よりも長い時間期間にわたってある論理レベルから別の論理レベルに遷移する立ち上がりエッジ（立ち上がりエッジ１００６′等）及び立ち下がりエッジ（立ち下がりエッジ１００７′等）を有する修正制御信号を生成することができる。
【００３１】
図１１は、図７に関して過渡電流ピークを制御するための方法の一実施形態を例示している。例示的な実施形態では、波形形成器２０３のような波形形成器は、例えば、立ち上がり時間ｔr1及び立ち下がり時間ｔf1等のある時間期間にわたって第１の値と第２の値との間の遷移を有する制御信号７０１等の制御信号を受け取る（段階１１０１）。波形形成器２０３は、立ち上がり時間ｔr2及び立ち下がり時間ｔf2等の遷移時間期間を延長することによって制御信号７０１を成形して、修正制御信号７０２等の修正制御信号を生成する（段階１１０２）。修正制御信号７０２を周辺デバイス２０４−１から２０４−ｎのうちの１つ等のデバイスに印加し、デバイスにおける過渡電流ピークを低減する（段階１１０３）。
【００３２】
波形形成器２０３は、図２Ａ及び／又は図２Ｂに例示されたシステム等の離散又は統合システムの一部とすることができる。かかるシステムにおいて、波形形成器２０３は、バスインターフェースユニット２０２からの選択制御信号を周辺機器２０４−１から２０４−ｎ等の選択周辺機器に適合させるように製造中にプログラムすることができる。図１２は、図７に関しての過渡電流ピークを制御するためのデバイスに制御信号を適合させるための方法の一実施形態を例示している。１つの動作では、ｔr1及びｔf1等の時間期間にわたって第１の値と第２の値との間の遷移を有する制御信号７０１等の制御信号が、周辺デバイス２０４−１から２０４−ｎのうちの１つ等のデバイスに印加される（段階１２０１）。別の動作では、スペクトル成分９０１のような、周辺デバイスのピーク過渡電流のスペクトル成分が特徴付けられる（段階１２０２）。別の動作では、２つの値（例えばｔr2及びｔ2f）の間の遷移の期間を延長するように波形形成器２０３の１つ又はそれ以上のパラメータ（例えば１つ又はそれ以上のフィルタ３０３−１から３０３−ｍの時間定数）が選択され、デバイスにおけるピーク過渡電流のスペクトル成分を制御する。（段階１２０３）
【００３３】
従って、本発明の実施形態は過渡電流ピークの制御を可能にする。本明細書全体にわたる「一実施形態」又は「実施形態」への言及は、実施形態に関連して説明される特定の特徴、構造、又は特性が本発明の少なくとも１つの実施形態に含まれることを意味する点を理解されたい。従って、本明細書の様々な部分における「実施形態」、「一実施形態」、又は「代替の実施形態」に対する２つ又はそれ以上の言及は、必ずしも全て同一の実施形態を参照している訳ではない点は重要であり、理解されたい。更に、特定の特徴、構造、又は特性を本発明の１つ又はそれ以上の実施形態において適切なものとして組み合せることができる。加えて、本発明を幾つかの実施形態に関して説明したが、本発明は説明されたこれらの実施形態に限定されない点は当業者には理解されるであろう。本発明の実施形態は、添付の請求項の範囲内にある修正形態及び改変形態で実施することができる。従って、本明細書及び図面は、本発明を限定するものではなく例証とみなすべきである。
【図面の簡単な説明】
【００３４】
【図１Ａ】電源と処理システム内のデバイスとの間の従来の相互接続を分散インダクタンスとして例示する図である。
【図１Ｂ】電源と処理システム内のデバイスとの間の従来の相互接続を伝送線として例示する図である。
【図１Ｃ】従来の電源システム内でのデバイスにおけるデカップリングコンデンサの使用を例示する図である。
【図１Ｄ】従来の電源システムの周波数応答を例示する図である。
【図２Ａ】過渡電流ピークを制御するためのシステムの一実施形態を例示する図である。
【図２Ｂ】過渡電流ピークを制御するための分散システムの一実施形態を例示する図である。
【図３】過渡電流ピークを制御するための波形形成器の一実施形態を例示する図である。
【図４】過渡電流ピークを制御する一実施形態における波形形成のためのフィルタトポロジーを例示する図である。
【図５Ａ】過渡電流ピークを制御するための低域通過フィルタの例示的な実施形態を示す図である。
【図５Ｂ】図５Ａの低域通過フィルタ実施形態の周波数応答を例示する図である。
【図５Ｃ】図５Ａの低域通過フィルタ実施形態の時間領域応答を例示する図である。
【図６Ａ】低域通過フィルタトポロジーの別の例示的な実施形態を示す図である。
【図６Ｂ】図６Ａの低域通過フィルタ実施形態の周波数応答を例示する図である。
【図６Ｃ】図６Ａの低域通過フィルタ実施形態の時間領域応答を例示する図である。
【図６Ｄ】図６Ａの低域通過フィルタ実施形態のパルス応答を例示する図である。
【図７Ａ】過渡電流ピークを制御する一実施形態における未修正制御信号を例示する図である。
【図７Ｂ】過渡電流ピークを制御する一実施形態における修正制御信号を例示する図である。
【図８Ａ】過渡電流ピークを制御する一実施形態における未修正制御信号の周波数分布を例示する図である。
【図８Ｂ】過渡電流ピークを制御する一実施形態における修正制御信号の周波数分布を例示する図である。
【図９Ａ】過渡電流負荷を制御するための波形成形がない場合の過渡電流負荷の周波数分布を例示する図である。
【図９Ｂ】過渡電流負荷を制御するための一実施形態における波形成形がある場合の過渡電流負荷の周波数分布を例示する図である。
【図１０】過渡電流負荷を制御する一実施形態における制御信号の優先性を例示する図である。
【図１１】過渡電流負荷を制御するための方法の一実施形態を例示する図である。
【図１２】過渡電流負荷を制御するために制御信号を適合させるための方法の一実施形態を例示する図である。
【図１Ａ】
2008541612.tif 000004
【図１Ｂ】
2008541612.tif 000005
【図１Ｃ】
2008541612.tif 000006
【図１Ｄ】
2008541612.tif 000007
【図２Ａ】
2008541612.tif 000008
【図２Ｂ】
2008541612.tif 000009
【図３】
2008541612.tif 000010
【図４】
2008541612.tif 000011
【図５Ａ】
2008541612.tif 000012
【図５Ｂ】
2008541612.tif 000013
【図５Ｃ】
2008541612.tif 000014
【図６Ａ】
2008541612.tif 000015
【図６Ｂ】
2008541612.tif 000016
【図６Ｃ】
2008541612.tif 000017
【図６Ｄ】
2008541612.tif 000018
【図７Ａ】
2008541612.tif 000019
【図７Ｂ】
2008541612.tif 000020
【図８Ａ】
2008541612.tif 000021
【図８Ｂ】
2008541612.tif 000022
【図９Ａ】
2008541612.tif 000023
【図９Ｂ】
2008541612.tif 000024
【図１０】
2008541612.tif 000025
【図１１】
2008541612.tif 000026
【図１２】
2008541612.tif 000027
【国際調査報告】
2008541612.tif 000028