(57)【要約】  本発明は、半導体チップを搭載するための方法において、以下のステップ：  ダイヤフラム範囲（５５´）と周辺範囲とを有する表面を備えた半導体チップ（５´´）を準備し、この場合、周辺範囲が搭載範囲（ＭＢ）を有しており、ダイヤフラム範囲（５５´）の下に空洞（５８´）が設けられており、該空洞（５８´）が搭載範囲（ＭＢ）内にまで延びていて、該搭載範囲（ＭＢ）に設けられた開口（５８´ａ）に開口しており；切欠き（１１）を備えた表面を有する基板（１´；１０）を設け；該基板（１´；１０）の表面に半導体チップ（５´´）の搭載範囲（ＭＢ）をフリップチップ技術で搭載し、しかもこの場合、前記切欠き（１１）の縁部（Ｋ）が、搭載範囲（ＭＢ）とダイヤフラム範囲（５５´）との間に位置しかつ前記開口（５８´ａ）が基板（１´；１０）に向けられるように搭載範囲（ＭＢ）を搭載し；アンダフィル（２８）を用いて搭載範囲（ＭＢ）をアンダフィリングし、この場合、前記切欠き（１１）の縁部（Ｋ）が、アンダフィル（２８）のための剥離範囲として働いて、ダイヤフラム範囲（５５´）内へアンダフィル（２８）が侵入しないようになっており；基板（１´；１０））を貫いて空洞（５８´）の前記開口（５８´ａ）に通じる通過開口（１０１´；１０１´´）を設ける、を実施することを特徴とする、半導体チップを搭載するための方法を提供する。本発明は、同じく相応する半導体チップ装置をも提供する。
2008517288.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップを搭載するための方法において、以下のステップ：
ダイヤフラム範囲（５５´）と周辺範囲とを有する表面を備えた半導体チップ（５´´）を準備し、この場合、周辺範囲が搭載範囲（ＭＢ）を有しており、ダイヤフラム範囲（５５´）の下に空洞（５８´）が設けられており、該空洞（５８´）が搭載範囲（ＭＢ）内にまで延びていて、該搭載範囲（ＭＢ）に設けられた開口（５８´ａ）に開口しており、
切欠き（１１）を備えた表面を有する基板（１´；１０）を設け、
該基板（１´；１０）の表面に半導体チップ（５´´）の搭載範囲（ＭＢ）をフリップチップ技術で搭載し、しかもこの場合、前記切欠き（１１）の縁部（Ｋ）が、搭載範囲（ＭＢ）とダイヤフラム範囲（５５´）との間に位置しかつ前記開口（５８´ａ）が基板（１´；１０）に向けられるように搭載範囲（ＭＢ）を搭載し、
アンダフィル（２８）を用いて搭載範囲（ＭＢ）をアンダフィリングし、この場合、前記切欠き（１１）の縁部（Ｋ）が、アンダフィル（２８）のための剥離範囲として働いて、ダイヤフラム範囲（５５´）内へアンダフィル（２８）が侵入しないようになっており、
基板（１´；１０））を貫いて空洞（５８´）の前記開口（５８´ａ）に通じる通過開口（１０１´；１０１´´）を設ける、
を実施することを特徴とする、半導体チップを搭載するための方法。
【請求項２】
搭載範囲（ＭＢ）に多数のボンディングパッド（５３）を設け、該ボンディングパッド（５３）を、はんだ結合または接着結合を介して基板（１´；１０）の表面に装着する、請求項１記載の方法。
【請求項３】
基板（１´；１０）を貫いて空洞（５８´）の前記開口（５８´ａ）に通じる通過開口（１０１´；１０１´´）を半導体チップ（５´´）の搭載前に設ける、請求項１または２記載の方法。
【請求項４】
基板（１´；１０）の裏側に第１の圧力接続装置（３，４；２１´；２２´）を設け、基板（１´；１０）の表側に第２の圧力接続装置（３，４，２０´´；２０´´，２１；２０´，２１）を設け、この場合、第１第２の両圧力接続装置を、ダイヤフラム範囲（５５´）の両側に互いに異なる圧力（Ｐ１，Ｐ２）が印加可能となるように形成する、請求項１、２または３記載の方法。
【請求項５】
基板（１´；１０）が、予め製作されたハウジング（１０）の一部である、請求項１から４までのいずれか１項記載の方法。
【請求項６】
前記ハウジング（１０）が、プラスチックから成るプレモールドハウジングであり、該プレモールドハウジング内にリードフレーム（８）が加工成形されている、請求項１から５までのいずれか１項記載の方法。
【請求項７】
前記ハウジング（１０）が、環状の側壁範囲（１０ａ）を有しており、該側壁範囲（１０ａ）が、センサチップ（５´´）を取り囲んでおり、該センサチップ（５´´）の上方で前記側壁範囲（１０ａ）を、通過開口（１５ａ；１５ｂ）を備えたカバー（２０´；２０´´）によって閉鎖する、請求項５または６記載の方法。
【請求項８】
半導体チップ装置において、
ダイヤフラム範囲（５５´）と周辺範囲とを有する表面を備えた半導体チップ（５´´）が設けられており、周辺範囲が搭載範囲（ＭＢ）を有しており、ダイヤフラム範囲（５５´）の下に空洞（５８´）が設けられており、該空洞（５８´）が搭載範囲（ＭＢ）内にまで延びていて、該搭載範囲（ＭＢ）に設けられた開口（５８´ａ）に開口しており、
切欠き（１１）を備えた表面を有する基板（１´；１０）が設けられており、
該基板（１´；１０）の表面に半導体チップ（５´´）の搭載範囲（ＭＢ）がフリップチップ技術で搭載されており、しかも前記切欠き（１１）の縁部（Ｋ）が、搭載範囲（ＭＢ）とダイヤフラム範囲（５５´）との間に位置しかつ前記開口（５８´ａ）が基板（１´；１０）に向けられるように搭載範囲（ＭＢ）が搭載されており、
搭載範囲（ＭＢ）が、アンダフィル（２８）を用いてアンダフィリングされており、前記切欠き（１１）の縁部（Ｋ）が、アンダフィル（２８）のための剥離範囲として働いて、ダイヤフラム範囲（５５´）内へアンダフィル（２８）が侵入しないようになっており、
基板（１´；１０））を貫いて空洞（５８´）の前記開口（５８´ａ）に通じる通過開口（１０１´；１０１´´）が設けられている
ことを特徴とする半導体チップ装置。
【請求項９】
搭載範囲（ＭＢ）に多数のボンディングパッド（５３）が設けられており、該ボンディングパッド（５３）が、はんだ結合または接着結合を介して基板（１´；１０）の表面に装着されている、請求項８記載の半導体チップ装置。
【請求項１０】
基板（１´；１０）の裏側に第１の圧力接続装置（３，４；２１´；２２´）が設けられており、基板（１´；１０）の表側に第２の圧力接続装置（３，４，２０´´；２０´´，２１；２０´，２１）が設けられており、しかも第１第２の両圧力接続装置は、ダイヤフラム範囲（５５´）の両側に互いに異なる圧力（Ｐ１，Ｐ２）が印加可能となるように形成されている、請求項８または９記載の半導体チップ装置。
【請求項１１】
基板（１´；１０）が、予め製作されたハウジング（１０）の一部である、請求項８、９または１０記載の半導体チップ装置。
【請求項１２】
前記ハウジング（１０）が、プラスチックから成るプレモールドハウジングであり、該プレモールドハウジング内にリードフレーム（８）が加工成形されている、請求項８から１１までのいずれか１項記載の半導体チップ装置。
【請求項１３】
前記ハウジング（１０）が、環状の側壁範囲（１０ａ）を有しており、該側壁範囲（１０ａ）が、センサチップ（５´´）を取り囲んでおり、該センサチップ（５´´）の上方で前記側壁範囲（１０ａ）が、通過開口（１５ａ；１５ｂ）を備えたカバー（２０´；２０´´）によって閉鎖されている、請求項１１または１２記載の半導体チップ装置。
【請求項１４】
空洞（５８´）が、第１の空洞範囲（１５８´）と、第２の空洞範囲（２５８´）と、第３の空洞範囲（３５８´）とを有しており、第１の空洞範囲（１５８´）が、ダイヤフラム範囲（５５´）の下方に位置しており、第３の空洞範囲（３５８´）が、周辺範囲に位置していて、基板（１´；１０）に通じた開口（５８´ａ）を有しており、第２の空洞範囲（２５８´）が、通路状の範囲であり、該範囲が、第１の空洞範囲（１５８´）と第３の空洞範囲（３５８´）とを接続している、請求項８から１３までのいずれか１項記載の半導体チップ装置。
【請求項１５】
第２の空洞範囲（２５８´）が、小幅の細長い形状を有している、請求項１４記載の半導体チップ装置。
【請求項１６】
第１の空洞範囲（１５８´）が、方形の形状、有利には正方形の形状を有している、請求項１５記載の半導体チップ装置。
【請求項１７】
第２の空洞範囲（２５８´）が、第１の空洞範囲（１５８´）の１つの頂点を起点として延びている、請求項１６記載の半導体チップ装置。
【請求項１８】
ダイヤフラム範囲（５５´）に、圧電型またはピエゾ抵抗型の圧力検出装置（５１）が設けられている、請求項８から１７までのいずれか１項記載の半導体チップ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
背景技術
本発明は、半導体チップを搭載するための方法および相応する半導体チップ装置に関する。
【０００２】
本発明は任意の半導体チップ装置に対して適用可能であるが、以下においては、本発明ならびに本発明の根底を成す問題点を、圧力センサを備えたマイクロマシニング型の半導体チップ装置に関して説明する。
【０００３】
ドイツ連邦共和国特許第１０２００４０１１２０３号明細書には、半導体チップを搭載するための方法および相応する半導体チップ装置のための種々の例が開示されている。以下に、これらの例のうち３つの例について詳しく説明する。
【０００４】
図７には、半導体チップを搭載するための方法および相応する半導体チップ装置のための第１の例が横断面図で示されている。
【０００５】
図７には、符号１００でＴＯ８型ヘッダが示されている。このＴＯ８型ヘッダは、たとえばコバール（Kovar）から製造されている。符号５では、マイクロマシニング型のシリコン圧力センサチップが示されている。この圧力センサチップ５はピエゾ抵抗型の変換素子５１を備えており、これらの変換素子５１はダイヤフラム５５に収納されている。ダイヤフラム５５を製造するためには、当該シリコン圧力センサチップ５の裏側に空洞５８が設けられる。この空洞５８は、たとえば異方性エッチング、たとえばＫＯＨまたはＴＭＡＨを用いた異方性エッチングにより加工成形される。択一的には、トレンチエッチングによっても、ダイヤフラム５５を製造することができる。
【０００６】
シリコン圧力センサチップ５は、ピエゾ抵抗型の抵抗を備えた純然たる抵抗ブリッジから成っているか、またはピエゾ抵抗と一緒に半導体プロセスへ組み込まれる評価回路と組み合わされていてよい。シリコン圧力センサチップ５の裏側には、ナトリウム含有のガラスから成るガラスベース１４０が陽極ボンディングされている。このガラスベース１４０は、ＴＯ８型ヘッダ１００にガラスベース１４０を被着させるために使用されたはんだまたは接着剤７０により生ぜしめられる機械的な応力を減少させるために働く。図７の符号５３によって、集積回路５２（詳しくは図示しない）のボンディングパッドが示されている。このボンディングパッド５３はボンディングワイヤ６０を介して電気的な接続装置１３０に接続されている。この電気的な接続装置１３０は絶縁層１３１によってＴＯ８型ヘッダ１００から絶縁されている。ガラスベース１４０は通過開口１４１を有しており、この通過開口１４１はＴＯ８型ヘッダ１００に設けられた通過開口１０１と、ＴＯ８型ヘッダ１００に付設された圧力接続装置１２０とを介して空洞５８を、外部に形成された圧力Pに接続している。図７に示した構造は通常、さらに金属キャップ（図示しない）と気密に溶接される。
【０００７】
しかし、このような構造には次のような欠点がある。すなわち、このような構造は手間がかかり、しばしばシリコン圧力センサチップ５の気密封入時に、たとえば不密な溶接シーム等に基づいた問題が生じる。ＴＯ８型ハウジングとシリコンとは互いに異なる熱膨張率を有しているので、温度変化時に機械的な応力が発生し、この機械的な応力はピエゾ抵抗によって外乱信号として測定される。
【０００８】
図８には、半導体チップを搭載するための方法および相応する半導体チップ装置の第２の例が横断面図で示されている。
【０００９】
この第２の例では、センサチップ５が、通過開口を有しないガラスベース１４０´を介して、セラミックまたはプラスチックから成る基板１へ接着され、そして環境影響因子に対する保護のためにゲル２を用いて不働態化される。付加的に基板１上のチップ装置を覆って、印加され得る圧力Pのための通過開口１５を備えた保護キャップ１３が設けられている。また、ガラスベース１４０´はこの例では通過開口を有していない。なぜならば、圧力Pが他方の側から印加されるからである。
【００１０】
このようなゲル２が使用される場合、最大圧はゲル２によって決定されてしまうので不都合となる。なぜならば、ゲル２内へガスが拡散導入され、突発的な圧力低下が起こるとゲル２内にガス泡が発生し、このガス泡がゲル２を破壊してしまうからである。
【００１１】
図９には、半導体チップを搭載するための方法および相応する半導体チップ装置の第３の例が横断面図で示されている。
【００１２】
この第３の例では、シリコン圧力センサチップ５´が、たとえばドイツ連邦共和国特許出願公開第１００３２５７９号明細書に記載の方法により製造された表面マイクロマシニング型のセンサチップである。このセンサチップはダイヤフラム範囲５５´の上に、組み込まれた空洞５８´を有している。
【００１３】
チップ搭載のためには、センサチップ５´のボンディングパッド５３が搭載範囲において、はんだ結合または接着結合、たとえばはんだボール２６によって基板のボンディングパッド（図示しない）にはんだ付けされる。基板はプラスチックから成るプレモールドハウジング１０の一部であり、このプレモールドハウジング１０からは側方で、このプレモールドハウジング１０に加工成形されたリードフレーム８が突出している。プレモールドハウジング１０は切欠き１１を有しており、この切欠き１１に並んでセンサチップ５´がフリップチップ技術でオーバハングするように搭載される。
【００１４】
センサチップ５´の搭載範囲におけるリードフレーム８のコンタクト範囲の最小間隔はたいていセンサチップ５´に設けられたボンディングパッド５３の最小間隔よりも大きく形成されている。しかし、センサチップ５´において少数のボンディングパッド５３、たとえばホイートストン測定ブリッジの接続のための４個のボンディングパッド５３しか必要とされないので、これらのボンディングパッド５３を必要な距離だけ互いに遠ざけ合って配置することができる。
【００１５】
搭載範囲は付加的に、絶縁性のプラスチック材料から成るアンダフィル２８を有している。この場合、搭載範囲とダイヤフラム範囲５５´との間に位置する切欠き１１の縁部Kは搭載プロセス時におけるアンダフィル２８のための剥離縁として働く。この剥離縁Kの働きにより、アンダフィル２８はダイヤフラム範囲５５´内へ、もしくはダイヤフラム範囲５５´の下へ侵入し得なくなる。これにより、センサチップ５´のダイヤフラム範囲５５´はストリップ状の搭載範囲の側方に並んで突出するので、圧力媒体はスムーズにダイヤフラム範囲５５´へ到達することができる。
【００１６】
センサチップ５´はダイヤフラム範囲５５´において表面に沿って１つの層（図示しない）、たとえば窒化物層により不働態化されている。この窒化物層は確実な媒体保護として作用する。搭載範囲では、センサチップ５´がアンダフィル２８によって防食されている。
【００１７】
さらに、プレモールドハウジング１０は環状の側壁範囲１０ａを有している。この側壁範囲１０ａの上側には、印加したい圧力Ｐのための通過開口１５ｂを備えたカバー２０´が設けられている。フリップチップ搭載によりセンサチップ５´が、周辺範囲の、搭載範囲とは反対の側においてプレモールドハウジング１０の上側から間隔を置いて配置されているという事実に基づき、ダイヤフラム範囲５５´への、印加された圧力Ｐの問題なしの伝達が保証されている。
【００１８】
さらに、カバー２０´は圧力接続管片２１を有している。この場合、通過開口１５ｂ内にはオプショナルなフィルタ２２が組み込まれていてよい。このフィルタ２２は、センサパッケージの内部へ粒子または液状媒体が侵入し得ることを阻止する。すなわち、たとえば水が侵入した場合にこの水が凍結時にセンサチップ５´を破裂させ、ひいてはセンサチップ５´を破壊してしまうことを阻止することができる。
【００１９】
この例では、図７もしくは図８に示した、製造時にかなりのコストを生ぜしめるガラスベース１４０，１４０´を完全に不要にすることができる。なぜならば、ストリップ状の搭載範囲に並んで設けられた、表面マイクロマシニング型のセンサチップ５´の側方突出が、既にシリコンと、はんだボール２６とアンダフィル２８との結合部との熱膨張率差に基づいて生じる応力を減少させることを可能にするからである。
【００２０】
発明の利点
本発明の根底を成す思想は、半導体チップ、特に表面マイクロマシニング（ＯＭＭ）型の差圧センサチップをフリップチップ搭載技術によって、切欠きを備えた基板上にオーバハングするように形成することにより得られるオーバハング型の構造にある。この場合、側方のオーバハングによって半導体チップの機械的な分離もしくは遮断が行われる。
【００２１】
請求項１の特徴部に記載の特徴を有する、半導体チップを搭載するための本発明による方法、つまり：
ダイヤフラム範囲と周辺範囲とを有する表面を備えた半導体チップを準備し、この場合、周辺範囲が搭載範囲を有しており、ダイヤフラム範囲の下に空洞が設けられており、該空洞が搭載範囲内にまで延びていて、該搭載範囲に設けられた開口に開口しており、
切欠きを備えた表面を有する基板を設け、
該基板の表面に半導体チップの搭載範囲をフリップチップ技術で搭載し、しかもこの場合、前記切欠きの縁部が、搭載範囲とダイヤフラム範囲との間に位置しかつ前記開口が基板に向けられるように搭載範囲を搭載し、
アンダフィルを用いて搭載範囲をアンダフィリングし、この場合、前記切欠きの縁部が、アンダフィルのための剥離範囲として働いて、ダイヤフラム範囲内へアンダフィルが侵入しないようになっており、
基板を貫いて空洞の前記開口に通じる通過開口を設ける、
より成るステップを実施することを特徴とする、半導体チップを搭載するための方法ならびに請求項８の特徴部に記載の特徴を有する相応する半導体チップ装置、つまりダイヤフラム範囲と周辺範囲とを有する表面を備えた半導体チップが設けられており、周辺範囲が搭載範囲を有しており、ダイヤフラム範囲の下に空洞が設けられており、該空洞が搭載範囲内にまで延びていて、該搭載範囲に設けられた開口に開口しており、
切欠きを備えた表面を有する基板が設けられており、
該基板の表面に半導体チップの搭載範囲がフリップチップ技術で搭載されており、しかも前記切欠きの縁部が、搭載範囲とダイヤフラム範囲との間に位置しかつ前記開口が基板に向けられるように搭載範囲が搭載されており、
搭載範囲が、アンダフィルを用いてアンダフィリングされており、前記切欠きの縁部が、アンダフィルのための剥離範囲として働いて、ダイヤフラム範囲内へアンダフィルが侵入しないようになっており、
基板を貫いて空洞の前記開口に通じる通過開口が設けられている
ことを特徴とする半導体チップ装置は、公知の解決手段に比べて、単純で廉価でかつ応力に対して鈍感な構造が可能となるという利点を具備している。
【００２２】
本発明の対象はさらに次のような利点を具備している。すなわち、第２の圧力接続部なしの絶対圧センサに比べて、空洞に通じたアクセス開口を開くための付加的な短いシリコントレンチステップを除いて、別のプロセスステップが必要とされず、このことは本発明による方法を極めて廉価なものにする。第２の圧力アクセス路を開くためのエッチングステップはセンサ全体を通じて行われる必要はなく、ダイヤフラムの小さな厚さを通じて行なわれるだけでよい。このことは短いエッチングプロセスをもたらす。
【００２３】
ダイヤフラム中空室から圧力接続孔への接続通路が媒体中の粒子により閉塞してしまう危険は、大面積の細目状の格子体によって阻止することができる。本発明によるセンサタイプは極めて媒体抵抗性の構造を有しており、この構造は電気的な接続部、たとえばアルミニウムから成る電気的な接続部をアンダフィルにより保護している。シリコンまたは窒化ケイ素（不働態化層）から成る表面しか存在しておらず、この表面に圧力媒体が到達し得る。電気的なチップ接続部（ボンディングパッド）を不働態化するためのゲルは必要とならない。
【００２４】
単結晶性のシリコンダイヤフラムを製造することができる。このシリコンダイヤフラムの特別な利点は、高い機械的な強度およびこのシリコンダイヤフラム内にド―ピングされたピエゾ抵抗の高いＫ係数である。
【００２５】
半導体チップおよび基板の上で結合するはんだにより、半導体チップははんだの表面張力に基づき位置調整される。エネルギ的に好都合な状態は、チップおよび基板に設けられた２つのコンタクト面の間ではんだが最小表面を有していると達成される。このことは、両表面が直接に重なり合って位置している場合に達成される。これにより、圧力アクセス孔はこの自己位置調整によって正確にチップ接続部に合わせて位置調整される。これにより、極めて小さな構造体をも正確に位置調整することができる。
【００２６】
既存の製造プロセス、たとえばセンサコンポーネントおよび／または評価回路コンポーネントもしくはセンサハウジング部分のための半導体プロセスは大部分、維持され得る。
【００２７】
ウェーハ複合体における電気的な前測定もしくはプリテストならびに支持体への搭載後の生産ライン最後の補償調整（Bandendeabgleich）が可能となる。本発明による方法は、同じくセンサチップおよび評価回路のスペース節約的な構造を可能にする。
【００２８】
請求項２〜請求項７ならびに請求項９〜請求項１８には、本発明の各対象の有利な改良形が記載されている。
【００２９】
本発明の有利な改良形では、搭載範囲に多数の搭載範囲に多数のボンディングパッドが設けられ、該ボンディングパッドが、はんだ結合または接着結合を介して基板の表面に装着される。
【００３０】
本発明の別の有利な改良形では、基板を貫いて空洞の前記開口に通じる通過開口が半導体チップの搭載前に設けられる。
【００３１】
本発明のさらに別の有利な改良形では、基板の裏側に第１の圧力接続装置が設けられ、基板の表側に第２の圧力接続装置が設けられ、しかも第１第２の両圧力接続装置は、ダイヤフラム範囲の両側に互いに異なる圧力が印加可能となるように形成されている。
【００３２】
本発明のさらに別の有利な改良形では、基板が、予め製作されたハウジングの一部である。
【００３３】
本発明のさらに別の有利な改良形では、前記ハウジングが、プラスチックから成るプレモールドハウジングであり、該プレモールドハウジング内にリードフレームが加工成形されている。
【００３４】
本発明のさらに別の有利な改良形では、前記ハウジングが、環状の側壁範囲を有しており、該側壁範囲が、センサチップを取り囲んでおり、該センサチップの上方で前記側壁範囲が、通過開口を備えたカバーによって閉鎖される。
【００３５】
本発明のさらに別の有利な改良形では、空洞が、第１の空洞範囲と、第２の空洞範囲と、第３の空洞範囲とを有しており、第１の空洞範囲が、ダイヤフラム範囲の下方に位置しており、第３の空洞範囲が、周辺範囲に位置していて、基板に通じた開口を有しており、第２の空洞範囲が、通路状の範囲であり、該範囲が、第１の空洞範囲と第３の空洞範囲とを接続している。
【００３６】
本発明のさらに別の有利な改良形では、第２の空洞範囲が、小幅の細長い形状を有している。
【００３７】
本発明のさらに別の有利な改良形では、第１の空洞範囲が、方形の形状、有利には正方形の形状を有している。
【００３８】
本発明のさらに別の有利な改良形では、第２の空洞範囲が、第１の空洞範囲の１つの頂点を起点として延びている。
【００３９】
本発明のさらに別の有利な改良形では、ダイヤフラム範囲に、圧電型またはピエゾ抵抗型の圧力検出装置が設けられている。
【００４０】
図面
以下に、本発明の実施例を図面につき詳しく説明する。
【００４１】
図１ａ，図１ｂは、半導体チップを搭載するための本発明による方法および相応する半導体チップ装置の第１実施例を示す、側方から見た横断面図もしくは平面図であり；
図２は、半導体チップを搭載するための本発明による方法および相応する半導体チップ装置の第２実施例を示す、側方から見た横断面図であり；
図３は、半導体チップを搭載するための本発明による方法および相応する半導体チップ装置の第３実施例を示す、側方から見た横断面図であり；
図４は、半導体チップを搭載するための本発明による方法および相応する半導体チップ装置の第４実施例を示す、側方から見た横断面図であり；
図５および図６は、圧力センサとしての本発明による半導体チップの１構成を示す横断面図であり；
図７は、半導体チップを搭載するための方法および相応する半導体チップ装置の第１の例を示す横断面図であり；
図８は、半導体チップを搭載するための方法および相応する半導体チップ装置の第２の例を示す横断面図であり；
図９は、半導体チップを搭載するための方法および相応する半導体チップ装置の第３の例を示す横断面図である。
【００４２】
実施例の説明
図面中、同一のコンポーネントまたは同一機能のコンポーネントは同じ符号で示されている。
【００４３】
図１ａおよび図１ｂには、半導体チップを搭載するための本発明による方法および相応する半導体チップ装置の第１実施例が、側方から見た横断面図もしくは平面図で示されている。
【００４４】
この第１実施例では、センサチップ５´´が表面マイクロマシニング型のセンサチップである。この表面マイクロマシニング型のセンサチップ５´´は、たとえばドイツ連邦共和国特許出願公開第１００３２５７９号明細書に記載の方法により製造されている。センサチップ５´´はダイヤフラム範囲５５´の上に、組み込まれた空洞５８´を有している。
【００４５】
搭載のためには、センサチップ５´´のボンディングパッドが搭載範囲ＭＢにおいて、はんだ結合または接着結合、たとえばはんだボール２６によって、基板１´のボンディングパッド（図示しない）にはんだ付けされる。基板１´はこの場合、プリント配線板またはセラミックである。基板１´は切欠き１１を有しており、この切欠き１１に並んで、センサチップ５´´はフリップチップ技術でオーバハングするように搭載されている。
【００４６】
搭載範囲ＭＢは付加的に、絶縁性のプラスチック材料から成るアンダフィル２８を有している。この場合、搭載範囲とダイヤフラム範囲５５´との間に位置する切欠き１１の縁部Ｋは、搭載プロセスにおけるアンダフィル２８のための剥離縁として働く。剥離縁Ｋの働きにより、アンダフィル２８はダイヤフラム範囲５５´内や、ダイヤフラム範囲５５´の下へ侵入し得なくなる。これにより、センサチップ５の´´のダイヤフラム範囲５５´はストリップ状の搭載範囲の側方に並んで突出するので、圧力Ｐ１を有する圧力媒体はダイヤフラム範囲５５´へスムーズに到達することができる。
【００４７】
センサチップ５´´はダイヤフラム範囲５５´において表面に沿って層（図示しない）、たとえば窒化物層によって不働態化されている。この層は確実な媒体ガードとして作用する。搭載範囲においてセンサチップ５´´はアンダフィル２８によって防食されている。
【００４８】
上で図９につき説明した構造とは異なり、センサチップ５´´は、空洞５８´の、図９の場合の構造とは異なる構造を有している（図１ｂ参照）。特にこの空洞５８´は第１の空洞範囲１５８´と第２の空洞範囲２５８´と第３の空洞範囲３５８´とを有している。第１の空洞範囲１５８´は、図９から既知であるダイヤフラム範囲５５´の下方に位置している。付加的な第３の空洞範囲３５８´は周辺範囲に位置しており、つまり搭載範囲ＭＢの真ん中に位置している。第３の空洞範囲３５８´は開口５８´ａを有しており、この開口５８´ａにより、空洞５８´は外部に対して圧力負荷のためにアクセス可能になる。すなわち、空洞５８´は開口５８´ａを介して外部と連通している。さらにこの構成では、第２の空洞範囲２５８´が通路状の範囲であり、この通路状の範囲が第１の空洞範囲１５８´と第３の空洞範囲３５８´とを接続している。
【００４９】
第１の空洞範囲１５８´はこの構成では正方形の形状を有している。この場合、第２の空洞範囲２５８´は正方形の第１の空洞範囲１５８´の頂点のうちの１つを起点として延びている。このことはピエゾ抵抗５１内への第２の空洞範囲２５８´のストレス干渉の危険を阻止する点で有利である。
【００５０】
第３の空洞範囲３５８´はこの実施例では円形に形成されていて、図１ｂから判るように格子状の開口５８´ａを有している。この場合、格子構造は、空洞５８´内への異粒子の侵入もしくは通路範囲の閉塞を阻止するために必要となる。
【００５１】
基板１´は開口５８´ａの下方に通過開口１０１´を有している。この通過開口１０１´により、基板１´を通じて空洞５８´内へ圧力Ｐ２を導入することが可能となる。既に図９につき説明したフリップチップ搭載の場合には、通過開口１０１´の範囲へもアンダフィル２８は侵入しない。これにより再び基板１´に縁部が生じ、この縁部にメニスカスが形成されて、アンダフィル２８をストップさせる。
【００５２】
図１ｂに示したように、センサチップ５´´の搭載範囲には評価回路６が組み込まれている。当然ながら、別個の評価チップを用いる解決手段も考えられる。
【００５３】
この実施例の上で述べた構造に基づき、ダイヤフラム範囲５５´の一方の側には切欠き１１を通じて第１の圧力Ｐ１を印加し、ダイヤフラム範囲５５´の他方の側には通過開口１０１´を通じて第２の圧力Ｐ２を印加することが可能となる。したがって、前記構成は特に差圧センサ装置のために適している。
【００５４】
以下に、２つの実施例を説明するが、両実施例からは、互いに異なる圧力Ｐ１，Ｐ２がどのようにして有利には互いに別個にダイヤフラム範囲５５´の両側へ印加可能になるのかが判る。
【００５５】
図２には、半導体チップを搭載するための本発明による方法および相応する半導体チップ装置の第２実施例が横断面図で示されている。
【００５６】
図２に示した実施例では、基板１´に接着剤２１´ａによってカバー２０´´が設けられている。カバー２０´´は開口１５ａを有している。
【００５７】
圧力接続装置はこの場合には、ハウジング装置３を有している。このハウジング装置３はカバー２０´´の開口１５ａと開口１０１´とにＯリング装置４によってフランジ締結されていて、対応する圧力開口１５ａ´を有している。したがって、圧力Ｐ１はダイヤフラム範囲５５´の表側にしか印加されず、圧力Ｐ２はダイヤフラム範囲５５´の裏側にしか印加されない。
【００５８】
図３には、半導体チップを搭載するための本発明による方法および相応する半導体チップ装置の第３実施例が横断面図で示されている。
【００５９】
図３に示した第３実施例では、やはりカバー２０´´が設けられている。しかし、このカバー２０´´は開口１５ａを備えた圧力接続管片２１を有している。この実施例では、裏側に別の圧力接続管片２１´が設けられている。この圧力接続管片２１´は接着層２１´ａを介して基板１の裏側に接着されている。圧力接続管片２１´には、付加的に、オプショナルなフィルタ２２が設けられている。
【００６０】
図４には、半導体チップを搭載するための本発明による方法および相応する半導体チップ装置の第４実施例が横断面図で示されている。
【００６１】
図４に示した実施例は、図９につき説明した例をベースとしている。
【００６２】
ただし、この場合にも、センサチップ５´´は改良された空洞５８´を有しており、この空洞５８´は既に図１ｂにつき詳しく説明されている。
【００６３】
プレモールドハウジング１０の裏側は通過開口１０１´´を有しており、この通過開口１０１´´には、外部からオプショナルなフィルタ２２´が接着により装着されている。通過開口１０１´´を通じて、ダイヤフラム範囲５５´の裏側に圧力Ｐ２が印加される。
【００６４】
既に図９につき説明したように、圧力Ｐ１は接続管片２１と、この接続管片２１に位置するオプショナルなフィルタ２２とを通ってダイヤフラム範囲５５´の表側に印加され得る。
【００６５】
図５および図６には、絶対圧もしくは差圧を測定するための本発明による圧力センサの実施例が横断面図で示されている。
【００６６】
図５および図６につき、センサチップ５´´のフリップチップ搭載前の格子状の開口５８´ａ（図１ｂ参照）の製造を説明する。
【００６７】
図５に示したように、センサチップ５´´の表側にまず、たとえば窒化ケイ素から成る不働態化層６５が被着され、その上にフォトレジスト層７１が被着される。このフォトレジスト層７１は当該範囲において格子体７５の形で慣用の形式でフォトリソグラフィにより構造化される。
【００６８】
次いで、この構造化されたフォトレジスト層７１をマスクとして用いて、格子状の開口５８´ａを形成するためのエッチングを行うことができる。このトレンチエッチングプロセスにおける大きな利点は、不働態化層６５の厚さと、シリコンから成るカバー層の厚さを空洞範囲３５８´の上方でエッチングするだけで済み、公知先行技術の場合のようにシリコンチップ５´´の全厚さをエッチングする必要はないことである。このエッチング過程は第３の空洞範囲３５８´への到達時にストップしないので、その下に位置するシリコンも少しだけエッチングされる（図６参照）。原理的には不都合とならないこの効果により、十分に長いオーバエッチング時間が調節され得るので、全ウェーハにわたって、相応する開口５８´ａが空洞５８に対して確実に開放されることが保証されている。
【００６９】
以上、本発明を有利な実施例につき説明したが、本発明はこれらの実施例に限定されるものではなく、別の形態でも実施可能である。
【００７０】
上記例では、ピエゾ抵抗型のセンサ構造しか考慮されていないが、しかし本発明は、ダイヤフラムが使用される容量型またはその他のタイプのセンサ構造にも適している。
【００７１】
ダイヤフラムのジオメトリ（幾何学的形状）は任意に形成され得るが、しかし正方形、方形または円形に形成されると有利である。
【図面の簡単な説明】
【００７２】
【図１ａ】半導体チップを搭載するための本発明による方法および相応する半導体チップ装置の第１実施例を示す、側方から見た横断面図である。
【図１ｂ】半導体チップを搭載するための本発明による方法および相応する半導体チップ装置の第１実施例を示す平面図である。
【図２】半導体チップを搭載するための本発明による方法および相応する半導体チップ装置の第２実施例を示す、側方から見た横断面図である。
【図３】半導体チップを搭載するための本発明による方法および相応する半導体チップ装置の第３実施例を示す、側方から見た横断面図である。
【図４】半導体チップを搭載するための本発明による方法および相応する半導体チップ装置の第４実施例を示す、側方から見た横断面図である。
【図５】圧力センサとしての本発明による半導体チップの製造過程を示す横断面図である。
【図６】圧力センサとしての本発明による半導体チップの別の製造過程を示す横断面図である。
【図７】半導体チップを搭載するための方法および相応する半導体チップ装置の第１の例を示す横断面図である。
【図８】半導体チップを搭載するための方法および相応する半導体チップ装置の第２の例を示す横断面図である。
【図９】半導体チップを搭載するための方法および相応する半導体チップ装置の第３の例を示す横断面図である。
【符号の説明】
【００７３】
１，１´  基板
２  ゲル
１００  ＴＯ８型ヘッダ
５，５´，５´´  センサチップ
６  評価チップ
５１  ピエゾ抵抗
５２  集積回路
５３  ボンディングパッド
６０  ボンディングワイヤ
５５，５５´  ダイヤフラム
７０  はんだ層または接着剤層
１２０  圧力接続装置
１３０  電気的な接続装置
１３１  絶縁層
１４０，１４０´  ガラスベース
１４１  孔
５８，５８´  空洞
１３  保護キャップ
１５，１５ａ，１５ａ´，１５ｂ  通過開口
１０１，１０１´，１０１´´  通過開口
２０，２０´，２０´´  カバー
２６  はんだボール
２８  アンダフィル
１０，１０´  プレモールドハウジング
１０ａ  側壁範囲
８  リードフレーム
１１，１１´  切欠き
５８´ａ  開口
Ｋ  縁部
２１，２１´  圧力接続管片
２２，２２´  フィルタ
ＭＢ  搭載範囲
１５８´  第１の空洞範囲
２５８´  第２の空洞範囲
３５８´  第３の空洞範囲
Ｐ，Ｐ１，Ｐ２  圧力
３  ハウジング
４  Ｏリング
２１´ａ  接着剤
６５  チップ不働態化層
７１  フォトレジスト
７５  格子体
【図１ａ】
2008517288.tif 000003
【図１ｂ】
2008517288.tif 000004
【図２】
2008517288.tif 000005
【図３】
2008517288.tif 000006
【図４】
2008517288.tif 000007
【図５】
2008517288.tif 000008
【図６】
2008517288.tif 000009
【図７】
2008517288.tif 000010
【図８】
2008517288.tif 000011
【図９】
2008517288.tif 000012
【国際調査報告】
2008517288.tif 000013
2008517288.tif 000014
2008517288.tif 000015
2008517288.tif 000016
2008517288.tif 000017
2008517288.tif 000018