(57)【要約】  単一光子限界に接近する非常に高い感度を有する固体イメージ・センサ（１）は、３つのモジュール構築ブロック、すなわち、（ａ）光サイトと、相関２重サンプリングのために使用される中間光電荷蓄積機能と、信号バッファリングまたは増幅用の電子回路とを有する、ピクセル（２．１１、２．１２、．．．）と、（ｂ）複数のそのようなピクセル（２．１１、２．２１、．．．）がトランジスタ・スイッチを使用して接続され、低域通過フィルタ（３０．１）を含む、列または行信号線（３．１）と、（ｃ）行信号線（３．１、３．２、．．．）が接続され、アナログ・マルチプレクサ（４２）とともに複数のアナログ増幅器（４１．１、４１．２、．．．）から成る、読み出し回路（４）と、を用いて実現される。光生成信号は読み出され、相関２重サンプリング方法を実施するため、アナログまたはデジタル・ドメインのどちらかにおいて、リセット・レベルが減算される。
2008515297.tif 000002
【特許請求の範囲】
【請求項１】
入射電磁放射（Ｉｎ）の関数として電荷キャリアを生成する複数の光検出要素（２．１１、２．１２、．．．）と、
２つ以上の前記光検出要素（２．１１、２．２１、．．．）が接続される信号線（３．１）と、
前記信号線（３．１）が接続される読み出し回路（４）と、を備え、
前記信号線（３．１）に割り当てられる低域通過フィルタ構造（３０．１）および増幅器（４１．１）によって特徴付けられる、固体イメージ・センサ（１）。
【請求項２】
前記信号線（３．１）が、金属−絶縁体―金属キャパシタンス装置として少なくとも部分的にレイアウトされ、その結果、低域通過フィルタ構造（３０．１）を形成する、請求項１に記載のイメージ・センサ（１）。
【請求項３】
前記信号線（３．１）が、多結晶シリコン−多結晶シリコン・キャパシタンス装置として少なくとも部分的にレイアウトされ、その結果、低域通過フィルタ構造（３０．１）を形成する、請求項１または２に記載のイメージ・センサ（１）。
【請求項４】
電力線（３１．１）、例えば、負または正の供給電圧線が、前記信号線（３．１）と平行に積層され、その結果、低域通過フィルタ構造（３０．１）を形成する、請求項１乃至３のいずれかに記載のイメージ・センサ（１）。
【請求項５】
各光検出要素（２．１１、２．１２、．．．）が、相関２重サンプリングを可能にするために、電荷キャリアの中間蓄積手段を含む、請求項１乃至４のいずれかに記載のイメージ・センサ（１）。
【請求項６】
各光検出要素（２．１１、２．１２、．．．）が、光ゲート・ピクセル、ピン止めフォトダイオード、またはデンドリティック・ゲート・ピクセルを備える、請求項１乃至５のいずれかに記載のイメージ・センサ（１）。
【請求項７】
前記増幅器が、プログラム可能利得増幅器（４１．１）である、請求項１乃至６のいずれかに記載のイメージ・センサ（１）。
【請求項８】
前記読み出し回路（４）が、前記信号線（３．１）に割り当てられたアナログ・デジタル変換器（４３．１）を含む、請求項１乃至７のいずれかに記載のイメージ・センサ（１）。
【請求項９】
アナログ（４２）またはデジタル（４４）・マルチプレクサ回路を介して少なくとも１つの出力線（５）に接続される複数の信号線（３．１、３．２、．．．）を備える、請求項１乃至８のいずれかに記載のイメージ・センサ（１）。
【請求項１０】
請求項１乃至９のいずれかに記載のイメージ・センサ（１）を使用して入射電磁放射（Ｉｎ）を検出するための方法であって、
複数の光検出要素（２．１１、２．１２、．．．）において前記入射電磁放射の関数として電荷キャリアを生成するステップと、
生成された電荷の特徴を示す電気信号を信号線上で転送するステップと、
前記電気信号を読み出し回路（４）において処理するステップと、を備え、
前記信号線（３．１）の信号転送帯域幅が、前記信号線（３．１）に、低域通過フィルタ構造（３０．１）と、増幅器（４１．１）とを割り当てることによって縮小されることで特徴付けられる、方法。
【請求項１１】
前記低域通過フィルタ構造（３０．１）が、寄生キャパシタンスを利用することによって構築される、請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、好ましくは紫外、可視、または赤外スペクトル範囲にある電磁波の場の、単一光子検出限界に接近する非常に高い感度を有する位置依存検出を必要とする、すべての感知および測定技法に関する。特に、本発明は、業界標準のシリコン技術を用いて製造される、高密度の１次元または２次元ピクセル配列を必要とする、これらの感知および測定技法のすべてに関する。独立請求項の前文による固体イメージ・センサ（ｓｏｌｉｄ−ｓｔａｔｅ  ｉｍａｇｅ  ｓｅｎｓｏｒ）および感知方法が提案される。
【背景技術】
【０００２】
図１に示された固体光センサ・ピクセル２００の従来の構造は、比例する数の光電荷（ｐｈｏｔｏ−ｃｈａｒｇｅ）の対を光子の入射ストリームＩｎがそこで生成する半導体ボリュームＳと、電荷収集機構体（少なくとも２つの接触子ＰＧ０、ＰＧ１と接触させられる光ゲート（ｐｈｏｔｏｇａｔｅ）によって引き起こされる電界内の拡散またはドリフトのどちらか）と、電荷蓄積装置Ｄ（導体―酸化物―半導体キャパシタンスまたは拡散キャパシタンスのどちらか）と、感知またはソース・フォロワ・トランジスタＴ１と、リセット・スイッチＴ２と、ピクセル選択スイッチＴ３と、収集された光電荷信号のバッファリングまたは増幅用の電子回路（例えば、ソース・フォロワ・トランジスタＴ１とバイアス電流Ｉｂｉａｓを供給する電流源とから成るソース・フォロワとして実現される）とから成る。これは、Ｂ．Ｊａｈｎｅ、Ｈ．Ｈａｕｓｓｅｃｋｅｒ、Ｐ．Ｇｅｉｓｓｌｅｒ編、「Ｈａｎｄｂｏｏｋ  ｏｆ  Ｃｏｍｐｕｔｅｒ  Ｖｉｓｉｏｎ  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ」、Ｎｅｗ  Ｙｏｒｋ、Ａｃａｄｅｍｉｃ  Ｐｒｅｓｓ、１９９９年、ｐ．１６５〜２２２の、Ｐ．Ｓｅｉｔｚ、「Ｓｏｌｉｄ−ｓｔａｔｅ  Ｉｍａｇｅ  Ｓｅｎｓｉｎｇ」に詳細に説明されている。
【０００３】
シリコンを用いた可視および近赤外（ＮＩＲ：ｎｅａｒ  ｉｎｆｒａｒｅｄ）照射の検出の全外部量子効率（ｅｘｔｅｒｎａｌ  ｑｕａｎｔｕｍ  ｅｆｆｉｃｉｅｎｃｙ）は、容易に５０％を超える。半導体光センサの感度の現在の制限は、むしろ電子光電荷検出回路における雑音による。３つの関連する雑音源が、以下のものとして、すなわち、
（ｉ）リセット回路の信号経路における温度依存抵抗（ジョンソン）雑音（ｔｅｍｐｅｒａｔｕｒｅ  ｄｅｐｅｎｄｅｎｔ  ｒｅｓｉｓｔｏｒ（Ｊｏｈｎｓｏｎ）ｎｏｉｓｅ）から生じる、ｋＴＣ雑音とも呼ばれる、リセット雑音（ｒｅｓｅｔ  ｎｏｉｓｅ）、
（ｉｉ）電子光電荷検出回路の第１のトランジスタのチャネルにおける１／ｆ雑音、
（ｉｉｉ）電子光電荷検出回路の第１のトランジスタのチャネルにおける抵抗（ジョンソン）雑音（ｒｅｓｉｓｔｏｒ（Ｊｏｈｎｓｏｎ）ｎｏｉｓｅ）、として識別されることができる。
【０００４】
文献から、最初の２つの雑音源（ｉ）、（ｉｉ）が実質的に除去され得るように、いわゆる相関２重サンプリング（ＣＤＳ：ｃｏｒｒｅｌａｔｅｄ  ｄｏｕｂｌｅ  ｓａｍｐｌｉｎｇ）を用いて、どのように光電荷信号を処理したらよいかが知られており、例えば、Ａ．Ｊ．Ｐ．Ｔｈｅｕｗｉｓｓｅｎ、「Ｓｏｌｉｄ−ｓｔａｔｅ  ｉｍａｇｉｎｇ  ｗｉｔｈ  ｃｈａｒｇｅ−ｃｏｕｐｌｅｄ  ｄｅｖｉｃｅｓ」、Ｋｌｕｗｅｒ、Ｄｏｒｄｒｅｃｈｔ、１９９５年を参照されたい。ＣＤＳは、光電荷測定当たり２回の測定を必要とし、第１のステップにおいて、光電荷検出回路は、リセット雑音のせいで正確には知られていないある電圧にリセットされ、この電圧が測定される。第２のステップにおいて、蓄積された光電荷が、光電荷検出回路の同一のノードに転送され、結果の電圧値が再び測定される。これら２つの結果の差が、最初の２つの雑音源を本質的に欠いた、望ましい光電荷の値をもたらす。
【０００５】
第３の雑音源（ｉｉｉ）が、高感度光電荷測定にとっての主な制限要因であることが分かっており、光電荷検出回路における第１のトランジスタの入力換算光電荷雑音寄与（ｉｎｐｕｔ−ｒｅｆｅｒｒｅｄ  ｐｈｏｔｏ−ｃｈａｒｇｅ  ｎｏｉｓｅ  ｃｏｎｔｒｉｂｕｔｉｏｎ）は、第１のトランジスタのゲートにおける実効キャパシタンスに比例し、温度の平方根に比例し、帯域幅の平方根に比例する。この関係は、高感度光感知における最新技術水準に到達するために様々な方法で使用されている。
【０００６】
Ｊ．Ｊａｎｅｓｉｃｋ他は、「Ｓｕｂ−ｅｌｅｃｔｒｏｎ  ｎｏｉｓｅ  ｃｈａｒｇｅ  ｃｏｕｐｌｅｄ  ｄｅｖｉｃｅｓ」、Ｐｒｏｃ．ＳＰＩＥ、１９９０年、Ｖｏｌ．１２４２、ｐ．２３８〜２５１において、測定帯域幅から光電荷検出雑音の平方根依存をどのように利用するかについて説明している。彼らは、それを用いて同一の光電荷パケット（ｐｈｏｔｏ−ｃｈａｒｇｅ  ｐａｃｋｅｔ）が非破壊的に、したがって反復的に測定され得る、電荷結合素子（ＣＣＤ：ｃｈａｒｇｅ−ｃｏｕｐｌｅｄ  ｄｅｖｉｃｅ）の原理を教示している。このいわゆるスキッパＣＣＤ（Ｓｋｉｐｐｅｒ  ＣＣＤ）は、後で平均される統計的に独立なｎ個の測定値を生成する。理論によって予測されるように、光電荷検出雑音は、測定帯域幅に対応する、平均される測定の数ｎの平方根とともに低減される。このようにして、統計的光電荷検出の、光電子１個より小さい不確実性が、実際に得られる。残念なことに、全測定プロセスは、ｎ倍長くかかり、そのため、スキッパＣＣＤの用途は、天文学およびその他の僅かな科学分野に本質的に制限される。
【０００７】
Ａ．Ｋｒｙｍｓｋｉ他は、「Ａ  ２ｅ−  Ｎｏｉｓｅ  １．３  Ｍｅｇａｐｉｘｅｌ  ＣＭＯＳ  Ｓｅｎｓｏｒ」、Ｐｒｏｃ．２００３  ＩＥＥＥ  Ｗｏｒｋｓｈｏｐ  ｏｎ  ＣＣＤｓ  ａｎｄ  ａｄｖａｎｃｅｄ  ｉｍａｇｅ  ｓｅｎｓｏｒｓにおいて、相補型金属酸化膜半導体（ＣＭＯＳ：ｃｏｍｐｌｅｍｅｎｔａｒｙ−ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）プロセスを用いて製造されるイメージ・センサにおいて並列信号処理（ｐａｒａｌｌｅｌｉｓｍ  ｏｆ  ｓｉｇｎａｌ  ｐｒｏｃｅｓｓｉｎｇ）を利用する方法について説明している。彼らは、個々のピクセルから出力増幅器までの信号経路における帯域幅を減少させるが、これは複数のピクセルに対して同時に行われるので、光電荷検出プロセスの実効帯域幅の減少にもかかわらず、測定プロセスは引き延ばされない。加えて、ＣＤＳ方法が、リセット雑音を効果的に打ち消すために実施される。このようにして、統計的光電荷検出の、電子数個の不確実性が、室温の下、数ＭＨｚのフル・ビデオ帯域幅において、実験的に得られる。
【０００８】
米国特許出願公開第２００３／００４２４００Ａ１号明細書（Ｈｙｎｅｃｅｋ、「Ｃｏｍｐａｃｔ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ  Ｌａｙｏｕｔ  ｗｉｔｈ  Ｃｈａｒｇｅ  Ｍｕｌｔｉｐｌｙｉｎｇ  Ｒｅｇｉｓｔｅｒ」）は、高感度光検出の代替手法について説明している。アバランシェ電荷増倍効果（ａｖａｌａｎｃｈｅ  ｃｈａｒｇｅ−ｍｕｌｔｉｐｌｉｃａｔｉｏｎ  ｅｆｆｅｃｔ）を使用する物理的増幅機構体が利用される。これは、電子電荷検出プロセスの雑音寄与を減少させないが、はるかにより大きな電荷信号が電荷検出回路の入力において提供されるので、光電荷測定プロセスの信号対雑音比は著しく改善される。観測された統計的光電荷の不確実性は、室温の下、数ＭＨｚのフル・ビデオ帯域幅において、電子１個に近づく。アバランシェ効果は、最大２０Ｖのかなり高い電圧で、長い直列ＣＣＤステージを使用して実施されるので、この高感度光センサは、業界標準のＣＭＯＳプロセスを用いて製造されることができず、業界標準の３．３Ｖの供給電圧を用いて動作させることができない。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の主要な目的は、単一光子検出限界に接近する高い検出感度を有する、電磁放射用の固体イメージ・センサを提供することである。本発明のさらなる目的は、業界標準の半導体プロセスを用いた、この高感度イメージ・センサの製造を可能にすることである。本発明のまたさらなる目的は、入射電磁放射を高い検出感度で感知するための方法を提供することである。
【課題を解決するための手段】
【００１０】
上記およびその他の目的は、独立請求項において確定される固体イメージ・センサおよび感知方法によって解決される。感知装置および方法の好ましい実施形態は、従属請求項において確定される。
【００１１】
本発明は、個々のピクセルがそれぞれの列または行選択スイッチを用いて接続される、すべての列または行信号線における帯域幅の同時縮小に依存する、完全ＣＭＯＳ互換イメージ・センサ構成を用いて、高感度光感知の最新技術水準を乗り越える。本発明によれば、出力ステージは、やはりＣＤＳ動作が損なわれないという要求の下で、アナログまたはデジタルとすることができる。このようにして、光電荷パケットの検出における光電子数個の実効統計雑音が、獲得されることができる。
【００１２】
任意の光センサの究極の物理的検出限界は、光は個々の光子から成ると教える、光の量子的性質によって与えられる。本発明によれば、この単一光子検出限界に接近する非常に高い感度を有する固体イメージ・センサは、３つのモジュール構築ブロック、すなわち、
（ａ）感光性領域（光サイト（ｐｈｏｔｏ  ｓｉｔｅ））と、相関２重サンプリングのために使用される中間光電荷蓄積機能と、信号バッファリングまたは増幅用の好ましくはソース・フォロワである電子回路とを有する、ピクセルと、
（ｂ）複数のそのようなピクセルがトランジスタ・スイッチを使用して接続され、低域通過フィルタと、好ましくはプログラム可能利得増幅器（ＰＧＡ：ｐｒｏｇｒａｍｍａｂｌｅ  ｇａｉｎ  ａｍｐｌｉｆｉｅｒ）である増幅器とを含む、列または行信号線と、
（ｃ）列または行信号線が接続され、デジタル・マルチプレクサとともに複数のアナログ・デジタル変換器を備える、またはアナログ・マルチプレクサとともに複数のアナログ増幅器を備える、読み出し回路との組合せを用いて実現される。
【００１３】
光生成信号は読み出され、ＣＤＳ方法を実施するため、アナログ・ドメインまたはデジタル・ドメインのどちらかにおいて、リセット・レベルが減算される。このようにして、２つの基本技法が、異なる雑音源の低減のために同時に実施され、すなわち、ＣＤＳは、トランジスタ・チャネルにおいてリセット（ｋＴＣ）雑音および１／ｆ雑音を低減し、一方、低域通過フィルタは、トランジスタ・チャネルにおいて白色抵抗（ジョンソン）雑音を低減する。
【００１４】
したがって、本発明による固体イメージ・センサは、入射電磁放射の関数として電荷キャリアを生成するための複数の光検出要素を備える。本発明による固体イメージ・センサはさらに、２つ以上の光検出要素が接続され、低域通過フィルタ構造と、好ましくはプログラム可能利得増幅器である増幅器とが割り当てられる、信号線を備える。信号線は、読み出し回路に接続される。
【００１５】
本発明によるイメージ・センサを使用して入射電磁放射を検出するための方法は、複数の光検出要素において入射電磁放射の関数として電荷キャリアを生成するステップと、生成された電荷の特徴を示す電気信号を信号線上で転送するステップと、電気信号を読み出し回路において処理するステップとを備える。信号線の信号転送帯域幅は、信号線に、低域通過フィルタ構造と、好ましくはプログラム可能利得増幅器である増幅器とを割り当てることによって縮小される。低域通過フィルタ構造は、好ましくは、信号線の寄生キャパシタンスを利用することによって構築される。
【００１６】
本発明によるイメージ・センサの好ましい実施形態は、独立に組み合わされることができる上で説明された３つの要素（ａ）〜（ｃ）を含む。線単位の低域通過フィルタリング（ｌｉｎｅ−ｗｉｓｅ  ｌｏｗ−ｐａｓｓ  ｆｉｌｔｅｒｉｎｇ）の概念は、信号経路の帯域幅を縮小するために、例えば、金属―絶縁体―金属キャパシタンス、多結晶シリコン−多結晶シリコン・キャパシタンス、または単に隣接信号線の間の寄生キャパシタンスを意図的に使用することができる。
【００１７】
本発明の実施形態と、より良い理解のため、従来技術によるイメージ・センサとが、添付の概略図に関連して、以下でより詳細に説明される。
【発明を実施するための最良の形態】
【００１８】
本発明による高感度イメージ・センサ１は、同時に多数の光電荷測定を行うための、光電荷測定帯域幅の縮小に基づいている。これは、図２に示された構成によって実現される。複数のピクセル２．１１、２．２１、．．．は、電界効果トランジスタなどの選択スイッチを利用して、共通信号線３．１に接続される。図２の例では、共通信号線３．１は、列の線であるが、代替として、行の線であることもできる。複数のこれらの信号線３．１、３．２、．．．は、１つまたは複数の出力回路４に接続される。信号線３．１、３．２、．．．の各々は、独自の独立した低域通過フィルタ３０．１、３０．２、．．．と、プログラム可能利得増幅器（ＰＧＡ）４１．１、４１．２、．．．と、を有する。利得増幅器４１．１、４１．２、．．．はすべて、アナログ・マルチプレクサ４２に接続される。
【００１９】
独立した低域通過フィルタ３０．１、３０．２、．．．は、すべての信号線３．１、３．２、．．．において信号帯域幅の同時縮小を提供し、全体的なピクセル読み出しスピードを損なうことなく、光電荷検出プロセスの統計雑音を効果的に低減する。好ましい動作モードでは、これは、１つの信号線３．１、３．２、．．．（列または行）の読み出し時間の半分未満に対応する、低域通過フィルタ３０．１、３０．２、．．．による帯域幅制限を必要とする。ＣＤＳはピクセル値の２回の測定に依存するので、２つの対応するピクセル信号の低域通過フィルタリングおよび読み出しのために利用可能な最大時間は、１つの行または１つの列のピクセル２．１１、２．２１、．．．が信号線３．１に接続されている間の時間である。したがって、本発明によれば、光電荷測定雑音の獲得可能な低減は、低域通過フィルタ帯域幅の平方根によって与えられる。
【００２０】
低域通過フィルタリングされた信号は、信号をバッファリングし、または信号を適切なファクタを用いて増幅する、各信号線３．１、３．２、．．．における電子回路４１．１、４１．２、．．．によって処理される。このファクタは、固定されることができ、またはプログラム可能とすることもできる。大きなダイナミック・レンジが望まれる場合、プログラム可能であることが有利であり、ピクセル２．１１、２．２１、．．．が非常に弱い光信号で照光される場合、大きな増幅ファクタが望ましく、強い光信号が到達した場合、小さな増幅ファクタがより適切であり、目標は、実装される増幅器チェーンの利用可能な電圧振幅（ｖｏｌｔａｇｅ  ｓｗｉｎｇ）の効率的使用である。
【００２１】
各ピクセル２．１１、２．１２、．．．は、ＣＤＳ技法の実施を可能にするタイプでなければならない。これは、典型的には数マイクロ秒より短い非常に短い時間内に２回の測定が可能でなければならないことを含意し、第１の測定は、光電荷測定キャパシタンスのリセット動作の直後に行われ、第２の測定は、光電荷パケットが同一の測定キャパシタンスに物理的に移動された後に実施される。この理由のため、優先されるピクセル・タイプは、例えば、米国特許第５，８４１，１２６号明細書（Ｆｏｓｓｕｍ、「ＣＭＯＳ  ａｃｔｉｖｅ  ｐｉｘｅｌ  ｓｅｎｓｏｒ  ｔｙｐｅ  ｉｍａｇｉｎｇ  ｓｙｓｔｅｍ  ｏｎ  ａ  ｃｈｉｐ」）によって説明されるような光ゲート・ピクセル（ｐｈｏｔｏ−ｇａｔｅ  ｐｉｘｅｌ）、例えば、Ｉ．Ｉｎｏｕｅ他、「Ｌｏｗ  ｄａｒｋ  ｃｕｒｒｅｎｔ  ｐｉｎｎｅｄ  ｐｈｏｔｏｄｉｏｄｅ  ｆｏｒ  ＣＭＯＳ  ｉｍａｇｅ  ｓｅｎｓｏｒ」、Ｐｒｏｃ．１９９９  ＩＥＥＥ  Ｗｏｒｋｓｈｏｐ  ｏｎ  ＣＣＤ  ａｎｄ  ＡＩＳによって説明されるようなピン止めフォトダイオード（ｐｉｎｎｅｄ  ｐｈｏｔｏｄｉｏｄｅ）、または例えば、欧州特許出願第０４’４０５’４８９．８号明細書（Ｂ．Ｂｕｔｔｇｅｎ他、「Ｌａｒｇｅ−ａｒｅａ  ｐｉｘｅｌ  ｆｏｒ  ｕｓｅ  ｉｎ  ａｎ  ｉｍａｇｅ  ｓｅｎｓｏｒ」）で説明されるようなデンドリティック・ゲート・ピクセル（ｄｅｎｄｒｉｔｉｃ−ｇａｔｅ  ｐｉｘｅｌ）である。
【００２２】
図５は、本発明によるイメージ・センサ１で使用されるデンドリティック・ゲート・ピクセル２を示している。デンドリティック・ゲート・ピクセル２は、高感度かつ低消費電力で、広い領域にわたって入射放射を検出するように適合されている。蛇状のデンドリティック・ゲート構造２０が、半導体基板を覆う薄い絶縁層の上に配置される。デンドリティック・ゲート２０は、２つの接点Ｃ１、Ｃ２において電圧源と接続され、それが、電流と、ゲート２０および下部半導体材料における位置依存の電位分布とをもたらす。蛇状の構造２０は、高抵抗ゲート材料２１と低抵抗ゲート材料２２とを組み合わせる。高抵抗材料２１の低抵抗材料２２との組合せは、制御される一様な電位分布をもたらす。デンドリティック構造および様々な材料２１、２２の使用によって、ピクセル２は、特に電界分布、ＲＣ時定数、消費電力、およびスペクトル感度に関して、特定用途向けに最適化されることができる。
【００２３】
図５に示されるようなデンドリティック・ゲート・ピクセル２は、光電子変換回路の好ましい実施である。デンドリティック・ゲート・ピクセル２は、ドリフト電界電荷分離（ｄｒｉｆｔ−ｆｉｅｌｄ  ｃｈａｒｇｅ  ｓｅｐａｒａｔｉｏｎ）を利用することによって、光生成電荷キャリア対（ｐｈｏｔｏ−ｇｅｎｅｒａｔｅｄ  ｃｈａｒｇｅ−ｃａｒｒｉｅｒ  ｐａｉｒ）の完全な電荷転送を可能にし、したがって、ＣＤＳ読み出し方式の実施を可能にする。本発明による２次元イメージ・センサ１のための提案される低雑音読み出し方式における第１のステージの実施は、デンドリティック・ゲート・ピクセルの使用に限定されず、任意の高感度ピクセル構造が、提案されるフレームワークに適合し、ＣＭＯＳおよびその他の半導体技術により製造される非常に低雑音のイメージ・センサ回路のために使用されることができる。
【００２４】
各信号線３．１、３．２、．．．は、１つまたは複数の出力線５に接続される。信号線３．１、３．２、．．．は、アナログまたはデジタル・ドメインにおいて、順次または並列に読み出される。図２は、アナログ・ドメインにおける読み出しを示しており、アナログ・マルチプレクサ４２内の電子スイッチは、１度に１つの信号線３．１、３．２、．．．を、関連するバッファ増幅器回路４１．１、４１．２、．．．を介して出力線５に接続する。複数の出力線５および対応する出力バッファ増幅器回路が利用可能である場合、２以上の信号線３．１、３．２、．．．が同時に読み出されることができる。
【００２５】
代替として、複数のアナログ・デジタル変換器（ＡＤＣ）を利用することによって、信号線の値を直接にデジタル数に変換することも可能である。図３に示される極端だが望ましい一実施形態では、各信号線３．１、３．２、．．．は、スピードが低域通過フィルタ３０．１、３０．２、．．．の帯域幅に合致する、独自のＡＤＣ４３．１、４３．２、．．．を有する。アナログ・デジタル変換器４３．１、４３．２、．．．は、デジタル・マルチプレクサ４４に接続される。
【００２６】
イメージ・センサ・アレイの列の線上の帯域幅を制限する低域通過フィルタ（ＬＰＦ）の従来の実施は、例えば、集中キャパシタンス（ｌｕｍｐｅｄ  ｃａｐａｃｉｔａｎｃｅ）を列の線に追加すること、スイッチト・キャパシタンス回路（ｓｗｉｔｃｈｅｄ−ｃａｐａｃｉｔａｎｃｅ  ｃｉｒｃｕｉｔ）の容量性負荷を利用すること、または簡単な能動ＬＰＦ構造（ａｃｔｉｖｅ  ＬＰＦ  ｓｔｒｕｃｔｕｒｅ）を利用することにある。高度なディープ・サブミクロン技術を使用する現在のセンサ実装では、ピクセル・サイズは絶えず縮小しており、したがって、データ経路の帯域幅を同時に制限するためのそのような追加回路によって生み出されるオーバーヘッドも同時に大きくなる。これの理由は、ポリ−ポリ・キャパシタンス（ｐｏｌｙ−ｐｏｌｙ  ｃａｐａｃｉｔａｎｃｅ）または金属−絶縁体―金属（ＭＩＭ：ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ）キャパシタンスが表面依存キャパシタンスを大きく増大させないことである。本発明による好ましい実施形態は、利用可能なシリコン面積をより効率的に利用することによって、そのような制限を回避することを試みる。
【００２７】
本発明によるイメージ・センサ１の特に好ましい実施形態が、図４に略記されている。この実施形態では、正または負の供給電圧の電力線３１．１を長い距離にわたって信号線３．１と平行に互いに接近して配置することによって、列の線のデータ経路上の寄生キャパシタンスが意図的に増やされる。シリコン半導体プロセスによる金属−絶縁体―金属（ＭＩＭ）キャパシタンス装置として、すなわち、互いの上に積層される２つの平行信号線の間に非常に薄い酸化物を使用して、これらの線の対３．１、３１．１がレイアウトされる場合、寄生キャパシタンスはさらに増やされることができる。後続の増幅器ステージの入力インピーダンスと組み合わされて、線の対は、望ましい低域通過フィルタ回路を形成する。フィルタリング効果は、ピクセル電界（ｐｉｘｅｌ  ｆｉｅｌｄ）の長さとともに線形に増加し、したがって、図４による提案される実施形態は、長い列の線３．１、３．２をもつ大きな領域のピクセル電界にとって最も適している。
【００２８】
好ましくは、信号線３．１の少なくとも一部のために、多結晶シリコン−多結晶シリコン・キャパシタンスが使用される。図４によれば、個々のピクセル２．１１、２．２１、．．．への電気的接続を確立するため、多結晶シリコン信号線３．１は、両端において接続され、中間でもタップされることができる。この構成は、受動ＲＣ低域通過フィルタの時定数を増やし、したがって、低域通過フィルタ回路の優位な極をより低い周波数の方に低下させるため、列のデータ線３．１の抵抗を明白に増やす。
【００２９】
図４の好ましい実施形態の場合、列単位のＡＤＣの組合せ、共通ＡＤＣ、または別のＡＤＣトポロジーが、先に行われた考察を妨げない代替選択である。列単位のＡＤＣ構造は、そのような場合により良い雑音性能のアーギュメント（ａｒｇｕｍｅｎｔ）を支援する低周波数データ経路という利点を有するが、単一またはたかだか数個の出力チャネルが、優れた雑音性能で処理されることができる。これは、低帯域幅ドメインにおいてゲインが信号に適用され、したがって、追加の帯域幅がイメージ感知装置の全体的性能をもはや低下させないためである。それにもかかわらず、低雑音および高ダイナミック・レンジ動作が同時に必要とされる場合、慎重な設計が適用されなければならない。
【００３０】
本発明は、上で説明された好ましい実施形態に限定されず、本特許の保護の範囲から逸脱することなく、それらに変形および改良が施されることができる。
【図面の簡単な説明】
【００３１】
【図１】従来技術によるイメージ・センサの基本ピクセルおよび１つの信号線を示す図である。
【図２】本発明によるイメージ・センサの第１の実施形態を示す図である。
【図３】本発明によるイメージ・センサの第２の実施形態を示す図である。
【図４】本発明によるイメージ・センサの第３の実施形態を示す図である。
【図５】本発明によるイメージ・センサで使用されるデンドリティック・ゲート・ピクセルの上面図である。
【符号の説明】
【００３２】
１  イメージ・センサ
２  ピクセル
２０  デンドリティック・ゲート
２１  高抵抗材料
２２  低抵抗材料
２００  従来技術のピクセル
３  信号線
３０  低域通過フィルタ構造
３１  平行電力線
４  信号線出力回路
４１  増幅器
４２  アナログ・マルチプレクサ
４３  アナログ・デジタル変換器
４４  デジタル・マルチプレクサ
５  関連バッファ増幅器を有する出力線
Ｃ１、Ｃ２  デンドリティック・ゲートとの接点
Ｄ  電荷蓄積拡散
Ｉｂｉａｓ  ソース・フォロワ・トランジスタＴ１用のバイアス電流
Ｉｎ  入射放射
ＰＧ０、ＰＧ１  光ゲート接触子
ＲＤ  行選択信号
ＲＳＴ  リセット信号
Ｔ１  感知／ソース・フォロワ・トランジスタ
Ｔ２  リセット・スイッチ
Ｔ３  ピクセル選択スイッチ
ＴＧ  転送ゲート
ＶＤＤ  供給電圧
Ｖｏｕｔ  出力電圧
ＶＲＥＳＥＴ  リセット電圧
【図１】
2008515297.tif 000003
【図２】
2008515297.tif 000004
【図３】
2008515297.tif 000005
【図４】
2008515297.tif 000006
【図５】
2008515297.tif 000007
【国際調査報告】
2008515297.tif 000008
2008515297.tif 000009