(57)【要約】本発明は、送信機と、受信機と、データラインとを有する直列データ送信用バス通信システムであって、前記送信機は前記データラインを介してデータ信号を送信するように構成されており、前記受信機は前記データラインから前記データ信号を受信するように構成されている直列データ送信用バス通信システムにおいて、前記送信機は、前記データ信号の送信が終了した後に送信終了信号を、前記データラインを介して送信するように構成されており、前記受信機は、前記データラインから前記送信終了信号を受信するように構成されている当該直列データ送信用バス通信システムに関するものである。
2008521084.tif 000002
【特許請求の範囲】
【請求項１】
送信機と、受信機と、データラインとを有する直列データ送信用バス通信システムであって、
前記送信機は、前記データラインを介してデータ信号を送信するように構成され、
前記受信機は、前記データラインから前記データ信号を受信するように構成された当該バス通信システムにおいて、
前記送信機は、前記データ信号の送信が終了した後に、送信終了信号を前記データラインを介して送信するように構成されており、
前記受信機は、前記送信終了信号を前記データラインから受信するように構成されている
ことを特徴とするバス通信システム。
【請求項２】
請求項１に記載のバス通信システムにおいて、このバス通信システムが更に、他のデータラインを有し、
前記送信機は、前記他のデータラインを介して他のデータ信号と他の送信終了信号とを送信するように構成され、
前記受信機は、前記他のデータラインを介して前記他のデータ信号と前記他の送信終了信号とを受信するように構成されている
ことを特徴とするバス通信システム。
【請求項３】
請求項２に記載のバス通信システムにおいて、前記受信機は、この受信機が前記送信終了信号と、前記他の送信終了信号とを受信した場合に、送信の終了をシグナリングするように構成されていることを特徴とするバス通信システム。
【請求項４】
請求項１に記載のバス通信システムにおいて、このバス通信システムが更に、クロックラインを有し、
前記送信機は、前記クロックラインを介してクロック信号を送信するように構成されており、
前記受信機は、前記クロックラインから前記クロック信号を受信するように構成されている
ことを特徴とするバス通信システム。
【請求項５】
請求項１〜４のいずれか一項に記載のバス通信システムにおいて、前記データ信号は、第１符号と第２符号との列を有する２進符号化信号であり、第１符号と第２符号との間の遷移が前記データライン上で信号レベルの遷移で表されていることを特徴とするバス通信システム。
【請求項６】
請求項５に記載のバス通信システムにおいて、前記送信終了信号が、前記データライン上でのデータ信号に続く信号レベルの信号遷移を有していることを特徴とするバス通信システム。
【請求項７】
請求項１に記載のバス通信システムにおいて、前記送信終了信号には、通信をより低速で行いうるようにする他の通信モードへの遷移が後続していることを特徴とするバス通信システム。
【請求項８】
送信機と、受信機と、データラインとを有する直列データ送信用バス通信システムに用いる通信方法であって、
前記送信機が、前記データラインを介してデータ信号を送信し、
前記受信機が、前記データラインから前記データ信号を受信する
ようにする通信方法において、
前記データ信号の送信が終了した後に、前記送信機が送信終了信号を前記データラインを介して送信し、
前記受信機が前記送信終了信号を前記データラインから受信する
ようにする通信方法。
【請求項９】
送信機と、受信機と、データラインとを有する直列データ送信用バス通信システムに用いる送信機であって、この送信機は前記データラインを介してデータ信号を送信するように構成されている当該送信機において、
この送信機は、前記データ信号の送信が終了した後に、送信終了信号を前記データラインを介して送信するように構成されていることを特徴とする送信機。
【請求項１０】
送信機と、受信機と、データラインとを有する直列データ送信用バス通信システムに用いる受信機であって、この受信機は、前記データラインからデータ信号を受信するように構成されている当該受信機において、
この受信機は、前記データ信号の受信が終了した後に、送信終了信号を前記データラインを介して受信するように構成されていることを特徴とする受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特許請求項の請求項１の前文に規定したバス通信システムに関するものである。
【０００２】
本発明は、請求項８の前文に規定した通信方法と、請求項９の前文に規定した送信機と、請求項１０の前文に規定した受信機とにも関するものである。
【背景技術】
【０００３】
上述したようなバス通信システムは一般に知られている。ソース同期システムでは、位相整列回路を必要とすることなしに、受信側でデータを捕捉するとともにスキューを整合させるために、ビットレベルのクロック信号がデータと一緒に送信される。このような位相整列回路を無くすことにより、受信機の複雑性が低減される。ソース同期バス通信システムでは、ラインコーディングを用いる必要がない。その理由は、受信側ではデータを適切に捕捉するのに必要とするデータ配列の制約がない為である。従って、ラインコーディングと関連する通信オーバーヘッドを回避しうるという利点がある。しかし、データが符号化されない為、データの保全性を確実にする他の手段が必要となる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は特に、送信機と受信機との間の信頼できるデータ送信を提供することにある。
【課題を解決するための手段】
【０００５】
この目的のために、本発明は、請求項１の特徴部分を特徴とする明細書の冒頭部分に規定したバス通信システムを提供する。送信終了信号を送信することにより、送信機はその後に受信されるものは何でも廃棄し、これにより受信データ信号の保全性を確実なものとする。
【０００６】
明細書の冒頭に規定した本発明による通信方法は、請求項８の特徴部分を特徴とするものである。明細書の冒頭に規定した本発明による送信機は、請求項９の特徴部分を特徴とするものである。明細書の冒頭に規定した本発明による受信機は、請求項１０の特徴部分を特徴とするものである。
【実施例】
【０００７】
図面では、同一部分に同じ符号を付してある。
図１は、本発明によるバスシステムを示す線図である。
【０００８】
ソース同期システムでは、（複雑な）位相整列回路を必要とすることなく、受信側でデータを捕捉するとともにスキューを整合させるために、ビットレベルのクロック信号をデータと一緒に送信する。このようなソース同期システムでは、（オーバーヘッドを意味する）ラインエンコーディングを用いることが必要でなくなる。その理由は、データを適切に捕捉するために、受信側でデータ配列の制約がない為である。ワード（例えば、8B10B ）におけるビット数を増大させる種類のラインエンコードは、エレクトロニクス及び送信チャネルに対する帯域幅の条件がある程度オーバーヘッドとなることを意味し、このことはある場合には不所望なことである。しかし、ラインエンコーディングによれば、例えば、受信機への送信終了を表す命令型の処理に対しエクセプションコードを使用しうるようにする。図８を参照されたい。エクセプションコードは、符号化されたペイロードデータワード自体内に生じないビット配列である。
【０００９】
ペイロードデータには、ラインエンコーディングなしに何らかの任意のビット配列を含めることができる。従って、アプリケーションプロトコルに対するデータスペースを制約することなしに、データストリーム内の特別な符号を明確に検出するのが不可能である。従って、このことは一般に極めて不所望なことであること明らかである。
【００１０】
直列送信スキームでは、全てのビットが順次に送信される。殆どのシステムでは、処理が実行される基本的なワードの大きさは１ビットよりも大きい。このことは、直列‐並列変換及び並列‐直列変換が必要となり、ワードの境界に関する適切な整列が必要となることを意味する。特に、データリンクをしばしば開始及び終了させる必要がある場合には、これを有効に達成しうるようにすることが重要である。オーバーヘッドが大きいと、切換モードの魅力を低減させ、しかも、送信が開始されるまでの待ち時間を増大させる。
【００１１】
電気的なシグナリングスキームは次の２つの“ラインモード”に対応するものとする。
１．高速データ送信モード
２．高速データ送信モードとは簡単に識別しうるある電気状態モード
【００１２】
この第２のモードの場合、例えば、送信すべきデータが存在しないと、電力消費量が極度に低い状態（ＬＰＳ：Low Power States）となる。従って、この第２のモードは、データ送信を初期化及び構造化するのに用いることができる。
【００１３】
携帯電話用プロセッサの標準化推進団体MIPI(Mobile Interface Processor Interface Alliance )が提案した電気層においては、信号を接地レベルに接近させたSLVS(Scalable Low-Voltage Signaling)形態のスキームで高速送信が実現され、低電力状態では、ラインが大きなスイングのＣＭＯＳ状の電圧レベルを有するものとしており、これらは互いに容易に分離しうる。図１及び２を参照されたい。この特定の場合、差動モードレベル及び共通モードレベル間の差を利用する。
【００１４】
これらの異なるモードは、互いに（意図的に）総合的に異ならせた速度を有し、これにより、適切なモード遷移スキームを用いることなく、これらのモードを切り換えることができるようにする。大きなスイングモードのエッジは（ＥＭＩの理由で）あまりにも遅くなり、高速ビットレベルの同期タイミング精度を保証できない。従って、送信の開始時に正しいワード配列を保証するとともに、送信の終了時に正しくないワードが付加されないようにするために、送信の開始及び終了時に、特別な処置を講ずる必要がある。図３を参照されたい。
【００１５】
データエンコーディングを適用することなしに、全てのデータ配列を通常のデータストリームにすることができ、これにより通常のデータ送信中ワードの境界に同期をとりうるようにしうる。データ送信前のラインの低電力状態を確実に検出しうる為、高速開始配列と組み合わせた不定のラインレベルの期間を越えるタイムアウトにより第１データビットを独自に識別するのような既知の技術により、パケットの開始時における同期を解決しうる。
【００１６】
ＣＬＫ及び全てのデータレーン（又はライン）が常に（殆ど）同時にモードを切り換えるとともに、データレーンに有効なデータビットがある場合にクロック信号の遷移のみが存在する場合には、全てが極めて簡単となる。（図４及び５を参照されたい。）しかし、システムにおけるクロックをそのように動作させない幾つかの理由が存在する。例えば、送信後のある時間の間クロックを作動させたままにしておくことにより、もはやデータ送信がない間に、送信されたクロックを用いて受信機でデータを処理する機会が得られる。マルチレーンは他の使用形態であり、これは後に説明する。
【００１７】
最後の有効データの後にクロックが動作状態に保たれているものとする。高速送信後のＬＰＳへの遷移は遅い為、ＬＰＳが検出される前に１つ以上の追加のデータワードが受信及び捕捉されることが容易に生じる。これにより、パケットが“ランダム”データにより意図的でなく伸長される。この不明なワードの不所望な追加を回避するために、シグナリングの手順を発明した。
【００１８】
本発明によるバスシステムでは、最後の有効データビット後にトレーラー配列を加え、これにより、最後の有効ビットがどこに存在したかを明確に検出しうるようにする。
【００１９】
ライン状態がＬＰＳに入ったことが検出された後にのみ、システムは送信が終了したことを知る。この瞬時に、最後の有効データビット（ワード）が存在したことをたどることができる。
【００２０】
１つの可能な解決策は、最後のデータビット後直ちに高速信号を反転させ、次にＬＰＳが検出されるまで一定の異なる値をラインに保つようにすることである。このようにすることにより、データの終了から最後の遷移までの全ての等しいビットを極めて容易に除去しうるようにする。又、このようにすることにより、データが依然として送信の終了時に適切に整列されたワードであったかどうかをも検出することができるようにする。電気的なシグナリングの実行の複雑性を回避するために、後方へのタイムアウトを適用しうる。このことは、ＬＰＳが検出された後、最後のｎ個のクロックサイクルに属するデータが切り捨てられるということを意味する。この場合、システムがそのＬＰＳへの遷移を確実に完了する程度に充分大きく選択する。このようにすると、信号の差分値をＬＰＳへの遷移中で検出前に保証する必要がない。その理由は、この値はどうせ判断されない為である。
【００２１】
トレーラー配列を無くすことは、バックトラッキング機構の為にある待ち時間を意味する。トリガ事象はＬＰＳを検出することである。
【００２２】
図６は、この状態の一例を概略的に示す。送信を開始する命令後、送信モードへの切り換え中にラインレベルを判断するのを回避するタイムアウトがある。このタイムアウト後は、ラインは良好に規定された送信状態にある。リーダー配列は、これにより有効な第１データビットが何であるかを明確に決定するものである。図示の例“…00000001ddd… ”（ｄは“１”又は“０”を表わすデータビット）は確かにこのリーダー配列である。しかし、他の例も可能である。次に、任意の量のデータが送信される。最後のペイロードデータビットが送信された後、ライン信号の極性が切り換えられ、差分信号がＬＰＳ検出まで維持される。
【００２３】
実際には、既知の如何なる配列も、これを受信側で明確にトレースバックしうる限りトレーラー配列に加えることができる。例えば、常にペイロードデータ後に１つのバイトを加え、ＬＰＳが検出されるまで、最後のビットの値を続けることができる。この配列はトレースバックすることができる。その理由は、有効データ後に常に１バイトのパターンが加えられ、これに連続値が後続していることがシステムにとって分かっている為である。
【００２４】
バイトパターンを適切に選択することにより、同期検査や、（連続信号を決定する）最後のビットの極性を選択するような特徴を追加しうるようになる。例えば、バイトパターン00111100、11000011、00001111又は11110000を適切に選択することにより、このような特徴が得られる。この点に関しては、種々の変更が可能であること明らかである。
【００２５】
これらのシステムでは、クロックが必ずしも実行を保持するとは限らないが、ある場合には、クロックをしばらくの間継続させる必要がある。従って、本発明はこれを解決するために必要としたものである。本発明は更に、他の課題をも解決する。複数のデータレーン（マルチレーン）を単一のビット型クロックと組み合わせて並列に用いる場合には、本発明は、これらのレーンを個々に異なる時間に終了させる解決策を提供する。このマルチレーンでは、実際に、１つのレーンに依然としてデータが存在している限り、クロックを継続させる必要がある。このことは、データが全てのレーンで同時に終了しない場合には、クロックは少なくとも、最も早く終了したレーンに対する有効なデータの受信後にも継続されることを意味する。図７を参照されたい。
【００２６】
一般に、クロック埋込型システムはラインエンコーディングを必要とする。その主たる理由は、クロック情報（遷移密度）を埋め込んだり、直流バランスを維持したり、又はその双方を行ったりする為である。この理由で、これらの場合に“ノーコーディング”制約を維持することが殆ど不可能である。他の解決策の一例を図５に示す。送信の終了を識別する上述した技術はクロック埋込型システムにおいても依然として用いることができることを銘記すべきである。これらの場合、エクセプションコードを使用するのが有利であるが、信頼性を高めるために二重検査を行うには、双方を用いることができる。
【００２７】
図１は、
a)（部分的に）終端した特性ラインで動作する高速低スイング差分ドライバ／受信機（ＳＬＶＳ）装置と、
b)非終端ラインで動作する低速低電力高スイングドライバ／受信機と
を組み合わせることにより、２ラインモードを提供する電気ドライバ／受信機構造の一例を示す。高スイング受信機は、入力信号のフィルタリングをある比較器のヒステリシスと組み合わせて実行することにより、誤作動感応性を低減させる手段を有する。受信機ＲＸにおけるドライバはバスラインの終端装置（ターミネータ）としても作用する。システムは、フィルタリング及びヒステリシスを含む低電力ライン状態（ＬＰＳ）に対し別々のスルーレート制御されるフルスイングドライバを有する。
【００２８】
図２は、本発明によるバスシステムに用いる電圧レベルを示す線図である。この図２は、図１に示す構造の実施例に対する代表的な信号レベルを示している。高速のシグナリングは、約０．３ボルトのＭＯＳトランジスタのしきい値レベルよりも低いレベルで行われる。このようにすることにより、高速のシグナリングと低速のシグナリングとを互いに独立して動作させうるようになる。本例におけるフルスイングレベルは約１ボルトである。このことは、ある状況では有利なこととしうるが、別の電力供給源を必要とすることを意味するものではない。このレベルの利点は、低電力動作を可能にすることである。他の利点は、技術の相互運用性を長期にわたり保証することである。
【００２９】
図３は、本発明によるバスシステムにおけるシグナリング配列の一般的な構造線図を示す。この図３は、シグナリング配列の一般的な構造と同時に、解決すべき一般的な問題は何かをも示している。データライン（Ｄ１、Ｄ２、…）は１つ以上とすることができる。（高速）送信期間の相互間では、ラインはＬＰＳの状態にある。送信モードからＬＰＳへの遷移エッジは極めてゆっくりしている。例えば、特性インピーダンスが５０オームで、長さが２５cmまでの送信ラインは、約３０pFの全分布キャパシタンスを有しうる。通常の充電電流を（ＥＭＩに対しては低い）１mA程度とする場合には、遷移に数十ナノ秒かかるおそれがある。適切なワード配列を達成するためには、データの開始位置が明確に見いだされるようにする必要がある。これには、送信開始（ＳｏＴ）配列が必要となる。ペイロードデータの送信後に、ラインは、送信終了（ＥｏＴ）トレーラー配列を経てＬＰＳに戻る。複数のレーンを用いることは、各レーンが互いに異なる瞬時にその送信を終了させることを意味する。通信を正しくするには、互いに異なるＥｏＴトレーラー配列を受信機が識別する必要がある。
【００３０】
図４は、本発明によるバスシステムに用いるソース同期送信構造の一実施例を示す。この図４に示すようなソース同期送信構造においては、（差分）クロック信号があらゆる有効データビットに対しただ１つの遷移のみを有する。このことは極めて簡単で有意義なことである。利点は、例えば、これにより間接的に同期問題を解決するということである。一方、このことは、クロック信号の利用を制限することを意味する。遠端のライン（回線）終端装置を無効にするために、ラインをコモンモードレベルに持ち上げて、過大な電力消費量を回避するとともに、依然としてＬＰＳしきい値を達成しうるようにすることができる。この構成では、クロック及び全てのデータラインの双方が正確に同時に動作する。要するに、クロック及びデータライン又はワイヤが状態及びモードを同期して切り換え、実際のペイロードデータビットがデータラインに存在する場合クロック信号にのみ遷移があり、マルチレーンのデータストリームは同時に終了させる必要があり（この場合、粒度を増大させる必要がある）、（プロトコルの関与がないものとすると）ＬＰＳ検出前に終端装置を不作動にする選択肢は存在しない。
【００３１】
図５は、本発明によるバスシステムに用いるソース同期送信構造の他の実施例を示す。この動作は、クロック信号におけるＬＳＰがデータレーンに比べて僅かに先行していることを除いて、図４に関連して説明した場合と類似している。図５によれば、データレーンをＬＳＰにもたらす前にこれらデータレーンで終了させるのを無効にし、これにより電気シグナリング構造を簡単化及び改善するようにすることができる。この構造によれば、依然として、データが得られない場合にクロックを確実に停止させるようにする。要するに、クロック及びデータラインが状態及びモードを同期して切り換え、クロック信号が常にモード遷移よりも先行し、ペイロードデータビットがデータラインに存在する場合にのみクロック信号にゼロ交差点又は遷移が存在し、マルチレーンのストリームは同時に終了する必要があり、ＬＰＳに進む前には終端装置を不作動にすることはできない。
【００３２】
図６は、本発明によるバスシステムに用いるソース同期送信構造の更に他の実施例を示す。この図６に示す構造では、クロックにより動作を継続させる。換言すると、データラインに有効なデータビットが存在しない場合でも、クロック信号中に遷移が存在する。データレーンの送信モード及びＬＰＳの双方でクロックが動作を継続するこのような動作モードでは、異なるワード同期機構が必要となる。図６は、各レーン（データライン）において連続的な微分極性が後続する強制遷移を用いる例を示す。他の可能性は、図１の説明で上述した通りである。送信の開始時に示すワード同期法はタイムアウトを用いており、これに00000001のパターンが続き、これに実際のペイロードデータが続いている。要するに、クロックが動作を保ち、ＬＰＳにおけるデータレーンを除いてデータレーンがサンプリングされる。この場合、実際のデータビットを抽出するために明確なヘッダー（すなわち、リーダー）及びトレーラー配列が必要となる。互いに異なるレーンにおけるデータストリームは互いに異なる時間に終了させることができる。この方法は、ある待ち時間が必要となることを意味する。その理由は、送信の終了後にトレーラー（配列）を除去する必要がある為である。この除去は、通信プロトコルのＰＨＹ（物理的な層）の内部で行うのが好ましい。図示の後方へのタイムアウトにより、ＬＰＳへの遷移の検出後に受信機が受信する最後の組のビットをデータストリームから除去するのを確実にする。ＬＰＳへの遷移中は、信号がある境界内に維持されるのを確実にするのが困難である。実際のデータがもはや含まれていないこれらの最後のビットを破棄することにより、データの保全性が確実化される。
【００３３】
図７は、本発明によるバスシステムに用いるソース同期送信構造の、図６に示すのと同じ実施例を示す。この図７に示す構造では、レーンＤ１及びＤ２における送信を互いに異なる時間に終了させる。
【００３４】
図８は、本発明によるバスシステムに用いるソース同期送信構造の更に他の実施例を示す。本例は、エクセプションコードを含むラインエンコーディングを利用しうる場合に、ＥｏＴ検出をいかに解決しうるかを示している。このことは、シグナリング構造を簡単にするが、コーディングのオーバーヘッドを意味する。このことは、速度、従って、帯域幅を大きくする必要があることを意味する。本例は、クロック埋込型送信構造の場合、殆ど好適な解決策となる。この場合、ラインエンコーディングが種々の理由で望まれるものである。
【００３５】
上述した本発明の実施例は説明上のものであり、本発明はこれらの実施例に限定されるものではない。特許請求の範囲に規定した本発明の範囲から逸脱することなく、当業者により上述した実施例に種々の変更を加えうるものである。
【図面の簡単な説明】
【００３６】
【図１】図１は、本発明によるバスシステムを示す線図である。
【図２】図２は、本発明によるバスシステムに用いられる電圧レベルを示す線図である。
【図３】図３は、本発明によるバスシステムにおけるシグナリング配列の一般構造を示す線図である。
【図４】図４は、本発明によるバスシステムに用いるソース同期送信構造の一実施例を示す線図である。
【図５】図５は、本発明によるバスシステムに用いるソース同期送信構造の他の実施例を示す線図である。
【図６】図６は、本発明によるバスシステムに用いるソース同期送信構造の更に他の実施例を示す線図である。
【図７】図７は、本発明によるバスシステムに用いるソース同期送信構造の、図６に示すのと同じ実施例を示す線図である。
【図８】図８は、本発明によるバスシステムに用いるソース同期送信構造の更に他の実施例を示す線図である。
【図１】
2008521084.tif 000003
【図２】
2008521084.tif 000004
【図３】
2008521084.tif 000005
【図４】
2008521084.tif 000006
【図５】
2008521084.tif 000007
【図６】
2008521084.tif 000008
【図７】
2008521084.tif 000009
【図８】
2008521084.tif 000010
【国際調査報告】
2008521084.tif 000011
2008521084.tif 000012
2008521084.tif 000013