(57)【要約】  多相フィルタリング方法および多相フィルタが説明され、多相フィルタは、入力サンプルを受信するＮ個の多相分岐を有し、入力サンプルの補間のために、多相フィルタの単一分岐が選択される。雑音成形変調器を用いて、フィルタの出力の雑音成形が行なわれ、これにより、多相フィルタの１つの単一分岐のみを選択することによりもたらされる雑音誤りを減少させる。本発明に係るフィルタおよび方法の利点は、次の通りである。システムを、十分な性能を得るために必要な雑音成形器のオーダーに応じて、より安価に実施できることである。システムは、直線分配がないこと、また、それによって少ないメモリを使用することにより、より低いオーバーサンプリング係数を有する従来のシステムと同じ性能を持つことができる。
2008505517.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ個の多相分岐を有する多相フィルタであって、
入力サンプルを受信するための手段と、
入力サンプルの補間のために、前記多相フィルタの単一分岐を選択するための制御手段と、
前記フィルタの出力を雑音成形して、前記多相フィルタの１つの前記単一分岐のみを選択することによりもたらされる雑音誤りを減少させる雑音成形変調器と、
を備えることを特徴とする多相フィルタ。
【請求項２】
前記雑音成形変調器は、第１オーダーである、ことを特徴とする請求項１に記載の多相フィルタ。
【請求項３】
前記雑音成形変調器は、第１オーダーよりも上位のオーダーである、ことを特徴とする請求項１に記載の多相フィルタ。
【請求項４】
前記雑音成形変調器は、単一ステージの雑音成形変調器である、ことを特徴とする請求項１に記載の多相フィルタ。
【請求項５】
前記雑音成形変調器は、複数ステージの雑音成形変調器である、ことを特徴とする請求項１に記載の多相フィルタ。
【請求項６】
請求項１乃至請求項５のいずれかに記載の多相フィルタの、サンプルレート変換器における使用。
【請求項７】
アップ変換器またはダウン変換器のための、請求項６に記載の使用。
【請求項８】
Ｎ個の多相分岐を有する多相フィルタリングの方法であって、
入力サンプルを受信する工程と、
入力サンプルの補間のために、前記多相フィルタの単一分岐を選択する工程と、
前記フィルタの出力を雑音成形して、前記多相フィルタの１つの前記単一分岐のみを選択することによりもたらされる雑音誤りを減少させる工程と、
を備えることを特徴とする方法。
【請求項９】
処理エンジンにおいて実行された際に、Ｎ個の多相分岐を有する多相フィルタを提供するコードセグメントを備えるソフトウェア製品であって、
入力サンプルを受信するための手段と、
入力サンプルの補間のために、前記多相フィルタの単一分岐を選択するための制御手段と、
前記フィルタの出力を雑音成形して、前記多相フィルタの１つの前記単一分岐のみを選択することによりもたらされる雑音誤りを減少させる雑音成形変調器と、
を提供するコードセグメントを備えることを特徴とするソフトウェア製品。
【請求項１０】
請求項９に記載のソフトウェア製品を記録する、機械読み取り可能なデータキャリア。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばサンプルレート変換器で使用することができる、雑音成形変調器を有する多相補間フィルタのための方法および装置に関する。
【背景技術】
【０００２】
図１ａは、ダウンサンプリングするサンプルレート変換システムの高レベルのブロック図を示しており、図１ｂは、Ａ、ＢおよびＣで示される点でのいくつかの信号を示している。多相サンプルレート変換器は、米国特許第６，４１１，２２５号により知られている。多相ＦＩＲフィルタは、複数の多相分岐で構成されている。最も近い２つの出力サンプルに対する入力サンプルの位置に応じて、２つの多相分岐が選択される。２つの選択された分岐（δ）に対する入力サンプルの位置は、２つの多相分岐の間の直線分配係数として使用される。換言すると、振幅Ｌを有する入力されるサンプルは、２つの選択された分岐の間で直線的に分配される。結果として生じる２つのサンプルは、それぞれ、多相ＦＩＲフィルタの選択された分岐の１つによってフィルタされる。このフィルタから出力されるサンプルは、２の因数でダウンサンプリングされたものとなり、これが、アルゴリズムの出力となる。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
出力サンプルが計算される時間グリッドは、制限された分解能（Ｔｉｎ／多相分岐）を有する。多相分岐の数が増やされると、時間グリッドは小さくなる。制限内で、２つの分岐をそれ以上計算する必要はないが、フィルタ係数の数は、非常に大きくなる。例えば、テキサス州オースティンのシーラスロジック（Cirrus Logic）により供給されている、ＡＤ１９８５非同期サンプルレート変換器は、２２０の分岐を使用する。
【０００４】
本発明の目的は、例えばサンプルレート変換器で使用することができる、雑音成形変調器を有する多相補間フィルタのための方法および装置を改善することである。
【０００５】
本発明は、多相フィルタにおいて、入力され、続いて直線的に分配されるサンプルごとに、２つのフィルタ分岐の計算を提供する必要はないという発見に基づいている。雑音成形を用いて、１つのフィルタ分岐のみを選択することによりもたらされる雑音が、抑制または減少される。
【課題を解決するための手段】
【０００６】
上述の目的は、本発明に係る方法およびデバイスにより達成される。
【０００７】
本発明は、Ｎ個の多相分岐を有する多相フィルタを提供し、フィルタは、
入力サンプルを受信するための手段と、
入力サンプルの補間のために、多相フィルタの単一分岐を選択するための制御手段と、
フィルタの出力を雑音成形して、多相フィルタの１つの単一分岐のみを選択することによりもたらされる雑音誤りを減少させる雑音成形変調器と、を備える。雑音成形変調器は、第１オーダーまたは第１オーダーよりも上位のオーダーとすることができる。雑音成形変調器は、単一ステージの雑音成形変調器または複数ステージの雑音成形変調器とすることができる。
【０００８】
本発明は、また、上述の請求項のいずれかに記載の多相フィルタの、サンプルレート変換器における使用を含む。
【０００９】
本発明は、また、Ｎ個の多相分岐を有する多相フィルタリングの方法を含み、方法は、
入力サンプルを受信することと、
入力サンプルの補間のために、多相フィルタの単一分岐を選択することと、
フィルタの出力を雑音成形して、多相フィルタの１つの単一分岐のみを選択することによりもたらされる雑音誤りを減少させることと、を備える。
【００１０】
本発明は、また、処理エンジンにおいて実行された際に、Ｎ個の多相分岐を有する多相フィルタを提供するコードセグメントを備えるソフトウェア製品を含み、ソフトウェア製品は、
入力サンプルを受信するための手段と、
入力サンプルの補間のために、多相フィルタの単一分岐を選択するための制御手段と、
フィルタの出力を雑音成形して、多相フィルタの１つの単一分岐のみを選択することによりもたらされる雑音誤りを減少させる雑音成形変調器と、を提供するコードセグメントを備える。ソフトウェアは、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、ディスケット、ハードディスク、固体メモリ、テープ記憶装置、などの機械読み取り可能なデータキャリアに記憶することができる。
【００１１】
本発明に係るシステムおよび方法の利点は、次の通りである。
―システムを、十分な性能を得るために必要な雑音成形器のオーダーに応じて、より安価に実施することができる。
―システムは、直線分配がないこと、また、それによって少ないメモリを使用することにより、より低いオーバーサンプリング係数を有する従来のシステムと同じ性能を持つことができる。
【発明を実施するための形態】
【００１２】
本発明のこれらおよび他の特性、機能および利点は、添付の図面と関連して、以下の詳細な説明から明らかとなり、図面は、例として、本発明の原理を示している。この説明は、本発明の範囲を限定することなしに、単なる例として与えられるものである。以下に示される参照番号は、添付の図面を指すものである。
【００１３】
本発明は、特定の実施形態に関して、特定の図面を参照して説明されるが、本発明はこれらに限定されず、特許請求の範囲によってのみ限定される。説明される図面は、単に概略的なものであり、非限定である。図面において、いくつかの要素の大きさは強調されている場合があり、例示を目的とするため、正しい縮尺では描かれていない。単数名詞を呼ぶ際に不定冠詞または定冠詞、例えば“ａ”または“ａｎ”、“ｔｈｅ”が用いられている箇所では、他のものが特に述べられていない限り、これは、この名詞の複数形も含む。
【００１４】
さらに、本明細書および特許請求の範囲における第１、第２、第３等の用語は、類似する要素を区別するために使用され、必ずしも連続的または時系列的順序を述べるものではない。このように使用される用語は、適切な状況下で交換可能であること、およびここに述べられる本発明の実施形態は、ここに述べられまたは例示される以外の順序でも動作可能であることを理解すべきである。
【００１５】
さらに、明細書および特許請求の範囲内の上、下、上方、下方等の用語は、説明の目的で使用され、必ずしも相対的な位置を述べるものではない。このように使用される用語が、適切な状況下で交換可能であること、およびここに述べられる本発明の実施形態は、ここに述べられまたは示される以外の配向でも動作可能であることを理解すべきである。
【００１６】
特許請求の範囲において使用される、“備える”という用語は、その後に列記される手段に限定されると解釈されるべきではなく、この用語は、他の要素またはステップを除外しないことに留意すべきである。よって、“手段ＡおよびＢを備えるデバイス”との表現の範囲は、構成要素ＡおよびＢのみで構成されるデバイスに限定されるべきではない。これは、本発明に関して、単にデバイスに関係する構成要素がＡとＢである、ということを意味している。
【００１７】
本発明は、多相フィルタに入力され、続いて直線的に分配されるサンプルごとに、２つのフィルタ分岐を計算する必要はないという発見に基づいている。入力における正弦波信号のスペクトルは、点Ｂ（図１を参照）で多相ＦＩＲフィルタから出てきた際に、図２のようになる。この図では、正弦波ピークと、Ｆｓ／４未満の強く減衰されたエイリアスおよび雑音と、Ｆｓ／４を超えるいくつかのエイリアスとが見られる。Ｆｓ／４より上の部分は、ダウンサンプリングフィルタにより２の因数でフィルタ除去することができるので、無視できる。システムを変更して、多相フィルタのコントローラが、システムに入る各入力サンプルの計算に使用するために、１つの分岐のみを選択するようにした場合、点Ｂにおける信号のスペクトルは、限定された時間分解能のために、図３のようになる。Ｆｓ／４未満のスペクトルでは、多数の望まれない信号がある。
【００１８】
本発明の一態様によると、分岐は、雑音成形したやり方で、すなわち雑音成形変調器を追加して計算される。雑音成形器は、一般に、限定された振幅分解能による問題を解決するために使用される。例えば、アナログ−デジタル変換器などのデータ変換器内の量子化雑音は、雑音成形によって減少することができ、例えば、ワイリーインターサイエンス（Wiley Interscience）における、２００２年のＲ．Ｊ．ベーカー（Baker）による書籍“ＣＭＯＳ混合信号回路設計（CMOS mixed signal circuit design）”、ｖｏｌ．１１の、特に第１２章を、参照されたい。この既知の適用とは反対に、雑音成形は、本発明の一態様において、多相分岐の選択の限定された時間分解能に起因する問題を解決するために使用される。よって、この態様によると、多相分岐は、時間的な量子化の形態を決定するものとして扱われる。１つの分岐のみを選択することは、時間的な量子化誤りをもたらす。この時間的な量子化誤りは、次いで、雑音成形によって除去または減少される。雑音成形変調器を用いた雑音成形の原理は、積分器からの信号自体または誤り信号のいずれかをフィードバックすることである。積分器は、典型的には、周波数ｚについて、次の式により定義された信号転送機能を有する。
【数１】
2008505517.tif 000003
【００１９】
雑音変調器の効果は、雑音を高域通過フィルタリングすることであり、一方で、データ信号は、遅延されるだけである。その結果は、１つの多相分岐のみを選択することによってもたらされる時間的な量子化雑音電力を、信号帯域の外に移すことである。点Ｂにおける雑音成形された出力のスペクトルは、図４のようになる。Ｆｓ／４未満のスペクトル内の雑音は、再び十分に減衰される。任意の適切な雑音変調器を、用いることができる。例えば、雑音変調器は、第１またはより上位のオーダーとしてもよく、かつ、単一または複数ステージの変調器としてもよい。
【００２０】
本発明に係るシステムおよび方法の利点は、次の通りである。
―システムを、十分な性能を得るために必要な雑音成形器のオーダーに応じて、より安価に実施することができる。
―システムは、直線分配がないこと、また、それによって少ないメモリを使用することにより、より低いオーバーサンプリング係数を有する従来のシステムと同じ性能を持つことができる。
【００２１】
図５ａは、本発明と共に使用することができる、アップ変換器として具体化される、入力Ｉ１および出力Ｏ１を有する非同期サンプルレート変換器ＦＳＲＣ１の第１の例を、概略的に示している。直線分配ユニットは、存在しない。サンプルレート変換器は、ソフトウェア、ハードウェアまたはこれら２つの組み合わせで具体化することができる。このサンプルレート変換器は、論理的に、多相分解フィルタ手段ＰＤＦＭ１と、雑音成形手段ＮＳ１との直列配置を備える。“論理的”という用語は、例えば変換器がソフトウェアとして実施された場合など、物理的な配置が、空間的に１つずつ続いている必要はないことを意味する。さらに、サンプルレート変換器は、多相分解フィルタ手段ＰＤＦＭ１および雑音成形手段ＮＳ１の動作を制御する制御手段ＣＭ１を備える。サンプルレート変換器ＦＳＲＣ１は、柔軟なサンプルレート変換器であってもよい。この文脈において、“柔軟な”という語は、入力および出力サンプリング周波数の間の実際の比率（変換比率Ｎと呼ばれる）が、事前に知られている必要はないことを意味している。代わりに、変換プロセスにおいて生成される画像の必要な抑制量が、知られている必要がある。これらの画像は、望まれないエイリアシングをもたらす可能性がある。この情報および相対的な帯域幅は、補間フィルタを設計するために必要とされる。
【００２２】
多相分解フィルタ手段ＰＤＦＭ１は、この例では、１２８の多相分岐（Ｇ１２８，０（ｚ）〜Ｇ１２８，１２７（ｚ））を備える。この例では、多相分岐の１つの出力のみが、雑音成形手段ＮＳ１に供給を行なうスイッチＳＷ１に結合される。雑音成形手段ＮＳ１は、増幅器ＡＭＰ１１をさらに備えてもよく、これにより、増幅器ＡＭＰ１１が、直線補間器の一部である場合に、従来のように係数デルタなしに、受信された信号を増幅する。
【００２３】
増幅器の出力は、雑音成形回路ＮＳＣ１に結合され、雑音成形回路ＮＳＣ１は、雑音成形信号を、サンプルレート変換器ＦＳＲＣ１の出力Ｏ１に供給する。制御手段ＣＭ１は、多相フィルタからのどのサンプルを、雑音成形回路ＮＳＣ１に渡すかを決定する。回路素子、例えばスイッチ、制御手段、補間器、増幅器等は、ソフトウェア、ハードウェア、またはこれら２つの組み合わせで実施することができる。
【００２４】
図５ｂは、アップ変換器として本発明と共に使用することができる非同期サンプルレート変換器ＦＳＲＣ２の機能的な例を示している。直線分配ユニットは、存在しない。サンプルレート変換器は、この例では、論理的に、第１のアップ変換手段ＵＣＭ２１と、第１のフィルタ手段ＦＭ２１と、第２のアップ変換手段ＵＣＭ２２と、第２のフィルタ手段ＦＭ２２と、ダウン変換手段ＤＣＭ２との直列配置を備える。サンプルレート変換器は、ソフトウェア、ハードウェアまたはこれら２つの組み合わせで具体化することができる。“論理的”という用語は、例えば変換器がソフトウェアとして実施された場合など、物理的な配置が、空間的に１つずつ続いている必要はないことを意味する。アップ変換を、中間のフィルタ手段によって２つのステージに分割することにより、サンプルレート変換器の効率が改善される。第１のフィルタ手段の遷移帯域は、非常に狭く選択することができ、第２のフィルタ手段の遷移帯域は、非常に広く選択することができる。
【００２５】
図６ａは、本発明と共に使用することができる、入力Ｉ３と出力Ｏ３とを有するダウン変換器ＦＳＲＣ３としての非同期サンプルレート変換器の実用例を示している。直線分配ユニットは、存在しない。このサンプルレート変換器は、論理的に、スイッチ手段Ｓ３と、Ｋｏの分岐（Ｇｋｏ，０（ｚ）〜Ｇｋｏ，Ｋｏ−１（ｚ））を持ち雑音成形回路ＮＳＣ２を有する多相分解フィルタ手段ＰＤＦＭ３との直列配置を備える。さらに、サンプルレート変換器は、スイッチ手段および多相分解フィルタ手段の動作を制御するための制御手段ＣＭ３を備える。サンプルレート変換器は、ソフトウェア、ハードウェアまたはこれら２つの組み合わせで具体化することができる。“論理的”という用語は、例えば変換器がソフトウェアとして実施された場合など、物理的な配置が、空間的に１つずつ続いている必要はないことを意味する。回路素子、例えばスイッチ、制御手段、補間器、増幅器等は、ソフトウェア、ハードウェア、またはこれら２つの組み合わせで実施することができる。
【００２６】
この例に係る、ダウン変換器としてのサンプルレート変換器は、図５ａのサンプルレート変換器アップ変換器の置換版である。
【００２７】
多相分解フィルタ手段ＰＤＦＭ３は、この例では、１２８の多相分岐（Ｇ１２８，０（ｚ）〜Ｇ１２８，１２７（ｚ））を備える。この例では、スイッチ手段ＳＷ３１によって選択された、多相分岐の１つの出力のみが、雑音成形回路ＮＳＣ２に結合される。スイッチ手段Ｓ３は、増幅器ＡＭＰ３１をさらに備えてもよく、これにより、増幅器ＡＭＰ３１が、直線補間の一部である場合に、従来のように係数デルタなしに、受信された信号を増幅する。
【００２８】
多相フィルタの１つの選択された出力が、雑音成形回路ＮＳＣ２に結合され、雑音成形回路ＮＳＣ２は、雑音成形信号を、サンプルレート変換器ＦＳＲＣ３の出力Ｏ３に供給する。制御手段ＣＭ１は、どのサンプルを雑音成形回路ＮＳＣ２に渡すかを決定する。回路素子、例えばスイッチ、制御手段、補間器、増幅器等は、ソフトウェア、ハードウェア、またはこれら２つの組み合わせで実施することができる。
【００２９】
図６ｂは、本発明と共に使用することができるダウン変換器ＦＳＲＣ４としての非同期サンプルレート変換器の機能的な例を示している。直線補間ユニットは、存在しない。変換器は、入力Ｉ４と、出力Ｏ４とを備え、アップ変換手段ＵＣＭ４と、第１のフィルタ手段ＦＭ４１と、第１のダウン変換手段ＤＣＭ４１と、第２のフィルタ手段ＦＭ４２と、第２のダウン変換手段ＤＣＭ４２との論理的な直列配置が置かれる。係数は、必要に応じて選択することができ、ここでＫｏおよびＫｌは、固定された整数であり、Ｌ＜＝Ｋｏ＊Ｋｌである。サンプルレート変換器は、ソフトウェア、ハードウェア、またはこれら２つの組み合わせで実施することができる。“論理的”という用語は、例えば変換器がソフトウェアとして実施された場合など、物理的な配置が、空間的に１つずつ続いている必要はないことを意味する。回路素子、例えばスイッチ、制御手段、補間器、増幅器等は、ソフトウェア、ハードウェア、またはこれら２つの組み合わせで実施することができる。
【００３０】
本発明は、また、本発明に係る多相補間フィルタを実施するためのソフトウェアを含む。ソフトウェアコードは、マイクロプロセッサまたはプログラマブルゲートアレイ（ＦＰＧＡなど）または類似のものなどの処理エンジンにおいて実行された際、入力サンプルを受信するための手段と、入力サンプルの補間のために、多相フィルタの単一分岐を選択することと、フィルタの出力を雑音成形して、多相フィルタの１つの単一分岐のみを選択することによりもたらされる雑音誤りを減少させるための手段と、を備える。ソフトウェアは、ディスケット、テープ記憶装置、ＣＤ−ＲＯＭまたはＤＶＤ−ＲＯＭなどの光ディスク記憶装置、固体メモリなどの任意の適切な機械読み取り可能な記憶デバイスに記憶することができる。
【図面の簡単な説明】
【００３１】
【図１ａ】図１ａは、既知の多相フィルタの概略ブロック図である。
【図１ｂ】図１ｂは、２つの多相分岐の選択と、これらの間での直線分配とを示している。
【図２】図２は、図１の多相フィルタからの信号のスペクトルである。
【図３】図３は、多相フィルタの１つの分岐のみが計算および選択された際のスペクトルを示している。
【図４】図４は、本発明の実施形態に従い、多相フィルタの１つの分岐のみが計算および選択され、出力が雑音成形された際のスペクトルを示している。
【図５ａ】図５ａは、本発明の実施形態に係る２種類のサンプルレート変換器の概略ブロック図を示している。
【図５ｂ】図５ｂは、本発明の実施形態に係る２種類のサンプルレート変換器の概略ブロック図を示している。
【図６ａ】図６ａは、本発明の実施形態に係る２種類のサンプルレート変換器の概略ブロック図を示している。
【図６ｂ】図６ｂは、本発明の実施形態に係る２種類のサンプルレート変換器の概略ブロック図を示している。
【図１ａ】
2008505517.tif 000004
【図１ｂ】
2008505517.tif 000005
【図２】
2008505517.tif 000006
【図３】
2008505517.tif 000007
【図４】
2008505517.tif 000008
【図５ａ】
2008505517.tif 000009
【図５ｂ】
2008505517.tif 000010
【図６ａ】
2008505517.tif 000011
【図６ｂ】
2008505517.tif 000012
【国際調査報告】
2008505517.tif 000013
2008505517.tif 000014
2008505517.tif 000015