(57)【要約】  銅含有金属で満たされるトレンチ（１０４）の３つの側壁（１０５５）に補強層（１０５）を設けることによって、少なくとも或る程度まで、低ｋ誘電体材料（１０２）が熱機械的に閉じ込める度合いが弱いことを補償することができ、それによりエレクトロマイグレーション効果を低減し、それゆえ、銅に基づく金属線と共に低ｋ誘電体材料（１０２）を含むメタライゼーション層を有する複雑な半導体デバイスの寿命を延ばすことができる。
2008543078.tif 000002
【特許請求の範囲】
【請求項１】
低ｋ誘電体層（１０２）内に開口部（１０４）を形成し、
前記開口部（１０４）の底面（１０４６）及び側壁（１０４５）における前記低ｋ誘電体層（１０２）の誘電体材料の表面エリア（１０５）を、当該表面エリアの弾性率が高くなるよう変質させ、
前記開口部（１０４）を銅含有金属で満たし、メタライゼーション層の配線（１１２）を形成する、方法。
【請求項２】
前記開口部（１０４）を銅含有金属で満たすステップでは、
前記開口部内に導電性障壁層（１０９）を堆積し、
前記障壁層（１０９）上にシード層（１１０）を形成し、
前記シード層（１１０）上に前記銅含有金属（１１１）を堆積する、請求項１に記載の方法。
【請求項３】
前記表面エリア（１０５）の変質では、前記低ｋ誘電体材料（１０２）に比べて高い弾性率を有する補強材料を堆積することによって、補強層（１０５）を形成する、請求項１に記載の方法。
【請求項４】
前記補強材料（１０５）は非金属材料である、請求項３に記載の方法。
【請求項５】
前記補強材料（１０５）は金属材料である、請求項３に記載の方法。
【請求項６】
前記配線（１１２）の設計寸法を決定し、前記補強層（１０５）の目標厚を決定すること、及び該設計寸法及び該目標厚に基づいて前記開口部（１０４）を形成する、請求項３に記載の方法。
【請求項７】
前記補強層（１０５）はタンタルを含む、請求項３に記載の方法。
【請求項８】
前記表面エリア（１０５）の変質では、熱及び放射のうちの少なくとも一方によって、前記表面エリアを処理することを含む、請求項１に記載の方法。
【請求項９】
前記表面エリア（１０５）の変質では、補強材料の前駆物質を含むプラズマ雰囲気内で前記表面エリアを処理する、請求項１に記載の方法。
【請求項１０】
前記開口部と接続すると共に、前記低ｋ誘電体層を貫通して導電性領域の中まで延在するビアを形成する、請求項１に記載の方法。
【請求項１１】
前記ビアは前記表面エリアを変質する前に形成される、請求項１０に記載の方法。
【請求項１２】
前記ビアは、前記表面エリアを変質する前に、銅含有金属で満たされる、請求項１０に記載の方法。
【請求項１３】
前記ビアの露出した表面エリアを変質させて、その上に補強層を形成することをさらに含む、請求項１１に記載の方法。
【請求項１４】
半導体デバイスであって、
低ｋ誘電体層（１０２）と、その中に形成される銅含有金属線（１１２）とを含むメタライゼーション層を備え、前記金属線は、少なくとも側壁において、前記銅含有金属線の弾性率及び前記低ｋ誘電体材料（１０２）の弾性率の両方よりも高い弾性率を有する補強層（１０５）によって閉じ込められる、半導体デバイス。
【請求項１５】
前記補強層は金属含有材料から構成される、請求項１４に記載の半導体デバイス。
【請求項１６】
前記金属線は導電性障壁層を含む、請求項１４に記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、高度な集積回路のような微小構造を形成することに関し、より詳細には、銅ベースの配線のような導電性構造を形成すること、及び動作中に、且つ応力条件下で、それらの構造のエレクトロマイグレーションを低減するための技法に関する。
【０００２】
集積回路のような現代の微小構造の製造では、微小構造素子の機構サイズを徐々に小さくし、それによりこれらの構造の機能性を高める方向に進み続けている。たとえば、現代の集積回路では、電界効果トランジスタのチャネル長のような、最小機構サイズは、深サブミクロン範囲に達しており、それにより、速度及び／又は消費電力に関して、これらの回路の性能が高められている。回路の世代が新しくなる度に、個々の回路素子のサイズが小さくなり、それにより、たとえば、トランジスタ素子のスイッチング速度が改善されるので、個々の回路素子を電気的に接続する配線のために利用することができる基板面積も減少する。典型的に、必要とされる配線の数は、回路素子の数よりも急激に増加するので、利用することができる基板面積が小さくなること、及び単位ダイ面積当たりに設けられる回路素子の数が増えることを補償するために、結果として、これらの配線の寸法も小さくされなければならない。したがって、通常は、メタライゼーション層とも呼ばれる、複数の積層された「配線」層が設けられ、１つのメタライゼーション層の個々の金属線が、いわゆるビアによって、上層又は下層のメタライゼーション層の個々の金属線に接続される。複数のメタライゼーション層を設けるにもかかわらず、たとえば、現代のＣＰＵ、メモリチップ、ＡＳＩＣ（特定用途向けＩＣ）等が極めて複雑であることに対応するために、配線の寸法を小さくする必要がある。おそらく、極度に縮小されたトランジスタ素子の静的な電力消費の増加と共に、配線構造の断面積が小さくなる結果として、金属線の中に著しく大きな電流密度が生じることがある。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
それゆえ、０．１３μｍ、さらにはそれ未満の限界寸法を有するトランジスタ素子を含む高度な集積回路では、比較的多くの数のメタライゼーション層を設けるにもかかわらず、単位面積当たりの回路素子の数が著しく多いので、個々の配線構造において数ｋＡ／ｃｍ２までの著しく増加した電流密度が要求されることがある。しかしながら、配線構造を高い電流密度で動作させる結果として、応力によって引き起こされる線の劣化に関連する複数の問題が生じることがあり、最終的には、集積回路の早期の故障に繋がることがある。この点で１つの際立った現象は、「エレクトロマイグレーション」とも呼ばれる、金属線及びビアの中で電流によって引き起こされる物質移動であり、その結果として、金属配線内に空所、及び金属配線に隣接して小さな隆起が形成され、それにより、結果として、デバイスの性能及び信頼性が低下するか、又は完全に故障することがある。たとえば、メタライゼーション層のための金属として、二酸化シリコン及び／又は窒化シリコンに埋め込まれるアルミニウム線が頻繁に用いられるが、上記に説明されたように、０．１８μｍ以下の限界寸法を有する高度な集積回路は、著しく小さな断面積、それゆえ高い電流密度の金属線を必要とすることがあるので、メタライゼーション層を形成するためにアルミニウムを使用することが望ましくなくなることがある。
【０００４】
結果として、アルミニウムの代わりに、銅及び銅合金、すなわちアルミニウムに比べて著しく低い抵抗率を有し、且つ著しく高い電流密度においてもエレクトロマイグレーションに一層耐えることができる材料が用いられるようになってきている。銅を微小構造及び集積回路の製造中に導入することは、二酸化シリコン及び複数の低ｋ誘電体に拡散しやすいという銅の特性に内在する複数の深刻な問題を伴う。それゆえ、必要な接着を与えると共に、傷つきやすいデバイス領域に銅原子が拡散するという望ましくない事態を避けるために、通常、銅と、銅ベースの配線構造が埋め込まれる誘電体材料との間に障壁層を設ける必要がある。窒化シリコンは、銅原子の拡散を実効的に防ぐ誘電体材料であるが、窒化シリコンはやや高い誘電率を示し、それにより隣接する導線の寄生キャパシタンスを増やし、結果として、許容できないほどの信号伝搬遅延を生じることがあるので、窒化シリコンを層間誘電体材料として選択することは決して望ましいとは言えない。それゆえ、バルク銅を周囲の誘電体材料から分離するために、銅に必要とされる機械的な安定性も与える薄い導電性障壁層が形成され、銅ベースのメタライゼーション層において、多くの場合に、キャッピング層の形態で薄い窒化シリコン又は炭化シリコン又は窒化シリコン炭素層だけが用いられる。現在、タンタル、チタン、タングステン、及びそれらと窒素及びシリコン等との化合物が、導電性障壁層の好ましい候補であり、障壁層は、拡散抑制及び接着特性に関する要件を満たすために、異なる組成物から成る２つ以上の副層を含むことがある。
【０００５】
アルミニウムと大きく異なる銅の別の特徴は、銅が異方性ドライエッチング工程によって実効的にパターニングされないことがあるという事実に加えて、銅は化学気相成長技法及び物理気相成長技法によって大量に堆積（デポジション）することが容易でないことがあり、それにより、一般的にダマシーン又はアイランド工程と呼ばれる工程計画を必要とするという事実である。ダマシーン工程では、最初に、誘電体層が形成され、その後、後に銅で満たされるトレンチ及びビアを含むようにパターニングされるが、上記に言及されたように、銅を充填する前に、トレンチ及びビアの側壁に導電性障壁層が形成される。バルク銅材料をトレンチ及びビアの中に堆積することは、通常、電気めっき及び無電解めっきのようなウエット化学堆積工程によって達成されるので、０．１μｍ〜数μｍの範囲の幅を有するトレンチと共に、アスペクト比が５以上で、直径が０．３μｍ、さらには０．３μｍ未満であるビアを確実に満たす必要がある。銅のための電気化学堆積工程が、電子回路基板製造の分野において十分に確立されている。しかしながら、高いアスペクト比のビアを空所がないように満たすことは極めて複雑で、難しい作業であり、最終的に得られる、銅ベースの配線構造の特性は、工程パラメータ、材料及び対象となる構造の幾何学的形状に大きく依存する。配線構造の幾何学的形状は設計要件によって実質的に決定され、それゆえ、所与の微小構造の場合に大きく変質(modify)されることはないので、銅微小構造の、導電性及び非導電性障壁層のような材料、及びそれらの相互作用が配線構造の特性に及ぼす影響を推定し、且つ制御して、高い歩留まり及び必要とされる製品の信頼性の両方を保証することが極めて重要である。詳細には、デバイス世代が交代するか、又は技術が進歩することがあっても、デバイス信頼性を保ち続けるために、種々の構成の場合の配線構造における劣化及び故障のメカニズムを特定し、監視し、低減することが重要である。
【０００６】
したがって、全体として低い誘電率を有する、銅ベースの線及びビアを形成するための新たな材料及び工程計画を見つけるために、特に３．１、さらにはそれ未満の相対誘電率を有する低ｋ誘電体材料と組み合わせて、銅配線の劣化を研究することに多大な努力が注がれてきた。銅線のエレクトロマイグレーションの厳密なメカニズムは依然として十分には理解されていないが、側壁の中及び上に、特に隣接する材料との界面に位置する空所が、配線の最終的に達成される性能及び信頼性に大きな影響を及ぼすことがあるということが判明している。
【０００７】
早期にデバイスが故障することの大きな一因になると考えられる１つの故障メカニズムは、特に、銅と、層間誘電体内のビアの形成中にエッチストップとしての役割を果たす誘電体キャッピング層との間に形成される界面に沿って、エレクトロマイグレーションによって引き起こされる物質移動である。頻繁に用いられる材料は、たとえば、窒化シリコン及び窒化シリコン炭素であり、それは、複数の低ｋ誘電体材料のような、典型的に用いられる層間誘電体に対して適度に高いエッチング選択性を示し、層間誘電体への銅の拡散も抑制する。しかしながら、最近の研究結果は、銅とエッチストップ層との間に形成される界面が、金属配線の動作中に材料を輸送するための主な拡散経路であることを示すように思われる。
【０００８】
誘電体材料の中に埋め込まれる、銅ベースの線において生じる著しいエレクトロマイグレーションの別の重要な要因は、特定のダマシーン製造方式から生じる銅の特定の材料特性に加えて、低ｋ誘電体の特定の熱機械特性の中にあると思われる。Lee他著「Electromigration reliability of dual-damascene Cu/porous methylsilsesquioxane low k interconnects」（Appl. Phys. Lett., 82: 2032, 2003）は、低ｋ誘電体の中に銅線を熱機械的に閉じ込めておく度合いが弱くなると、銅線内の背応力が減少することによって過剰なエレクトロマイグレーションが引き起こされるために、寿命が劣化することを報告する。したがって、試験結果は、ＳｉＯ２誘電体に比べて、低ｋ材料に埋め込まれる銅線のエレクトロマイグレーションが増加することを示しており、それは、ＳｉＯ２に比べて、低ｋ材料の軟度及び膨張が大きくなり、熱伝導率が小さくなることに起因すると考えられる。
【０００９】
上記の問題に鑑みて、過度に製造コストをかけることなく、また金属配線の導電率に影響を及ぼすことなく、銅ベースの配線構造内のエレクトロマイグレーションを低減できるようにする技法が必要とされている。
【課題を解決するための手段】
【００１０】
以下の説明は、本発明のいくつかの態様を基本的に理解してもらうために、本発明の簡略化した概要を提供する。この概要は、本発明を包括的に概説するものではない。それは、本発明の重要な、又は不可欠な要素を特定すること、又は本発明の範囲を正確に概説することは意図していない。その唯一の目的は、後に説明される、さらに詳細な説明への前置きとして、いくつかの概念を簡略化した形で提示することである。
【００１１】
包括的には、本発明は、低ｋ誘電体材料を含むメタライゼーション層内に金属線を形成できるようにする技法を対象とし、低ｋ誘電体材料の中に金属線を閉じ込めておく度合いが、低ｋ誘電体材料と金属との間の主界面部分の剛性を補強することによって高められる。したがって、金属線は、そのままであれば、エレクトロマイグレーションのような、応力によって引き起こされる物質移動に繋がることがある、動作時の、且つ他の応力条件下での背応力を強化することができ、結果として、付加的な補強機構を用いることなく、従来の低ｋメタライゼーション配線構造と比べて、著しい物質移動の発生を低減できるようになる。
【００１２】
本発明の例示的な一実施形態によれば、方法が、低ｋ誘電体層内に開口部、例示的な一実施形態ではトレンチを形成すること、並びに開口部の底面及び側壁において、低ｋ誘電体層の誘電体材料の表面エリアを変質させて、変質された表面エリアの弾性率を高めることを含む。さらに、その開口部は銅含有金属で満たされ、メタライゼーション層の配線が形成される。
【００１３】
本発明の例示的な別の実施形態では、半導体デバイスが、その中に低ｋ誘電体材料及び銅含有金属線を形成されたメタライゼーション層を備える。金属線は、銅含有金属線の弾性率及び低ｋ誘電体材料の弾性率の両方よりも高い弾性率を有する補強層によって、少なくともその側壁において閉じ込められる。
【発明を実施するための最良の形態】
【００１４】
本発明は、添付の図面と共に取り上げられる以下の説明を参照することによって理解することができる。なお、図面において、同様の参照符号は同様の構成要素を特定する。
【００１５】
本発明は種々の変更及び変形ができるが、図面では、本発明の特定の実施形態が一例として示されており、本明細書において詳細に説明される。しかしながら、特定の実施形態に関する本明細書中の説明は、本発明を開示される特定の形態に限定することを意図するものではなく、むしろ、本発明は、添付の特許請求の範囲によって規定されるような本発明の精神及び範囲に入る全ての変更形態、均等物及び代替形態を包含することを意図していることは理解されたい。
【００１６】
本発明の例示的な実施形態が以下に説明される。明確にするために、本明細書において、実際の実施態様の全ての機構が説明されるとは限らない。任意のそのような実際の実施形態の開発において、実施態様によって異なるであろうシステム関連及びビジネス関連の制約を遵守すること等の開発者らの具体的な目標を達成するために、数多くの実施態様特有の判断がなされなければならないことは当然理解されよう。さらに、そのような開発への努力は複雑であり、時間を要することがあるが、それにもかかわらず、当業者が本開示の利益を得れば、決まりきった仕事になることがわかるであろう。
【００１７】
ここで、本発明を添付の図面を参照して説明する。図面において、種々の構造、システム及びデバイスが、説明のためだけに、そして当業者によく知られている細かい事柄によって本発明が分かりにくくならないように、概略的に示される。それにもかかわらず、本発明の例示的な例を図示し、説明するために、添付の図面が含まれる。本明細書において用いられる言葉及び言い回しは、それらの言葉及び言い回しを当業者の知識と矛盾しない意味を有するように理解され、解釈されるべきである。用語又は言い回しの特別な定義、すなわち当業者によって理解されるような通常の習慣的な意味とは異なる定義が、本明細書における用語又は言い回しの一貫した使用によって暗示されることは意図していない。用語又は言い回しが特別な意味、すなわち当業者によって理解されること以外の意味を有することを意図している場合には、そのような特別な定義は、その用語又は言い回しのための特別な定義を直に、且つ一義的に与えるようにはっきりと、本明細書中に明示されるであろう。
【００１８】
本発明は、トレンチ又はビアの表面部分を変質させて、そのトレンチ又はビアの表面部分、すなわち金属線のコア又はビアとの間の界面の剛性を高めることによって、低ｋ誘電体内に、銅ベースの金属線を熱機械的に閉じ込めておく度合いを高めることができるという概念に基づく。これは、変質された表面部分の弾性率が、変質されていない低ｋ誘電体材料の弾性率よりも高く、それにより、金属線又はビアが、トレンチ又はビアの補強された表面及び界面部分によって、後に相殺されることがある背応力よりも高い背応力を生成できるようになり、最終的には、結果として、変質された、すなわち補強された界面部分を用いない従来のデバイスに比べて、金属線又はビアのエレクトロマイグレーションへの反応を改善することができることを意味する。
【００１９】
この点で、低ｋ誘電体材料は、約３．１未満である相対誘電率を有し、それゆえ、たとえば、二酸化シリコン、窒化シリコン等の十分に確立されている「従来の」誘電体よりも著しく小さな誘電率を示す誘電体であると理解されたい。しかしながら、上記に説明されたように、典型的には、相対誘電率が低いと、弾性率も低くなるので、低ｋ誘電体材料は典型的には、二酸化シリコンのような従来の層間誘電体と比べて、軟らかく、且つ熱伝導性が低くなる。たとえば、銅線を基にして層間誘電体を形成するための複雑な半導体の応用形態において典型的に見られるように、適度な低い温度においてＴＥＯＳから形成される典型的な二酸化シリコン層では、弾性率は約７０ＧＰａになることがあり、一方、典型的な低ｋ材料の場合の対応する弾性率は、約３ＧＰａ〜７ＧＰａの範囲をとることがある。それゆえ、本発明では、より高い弾性率を与えるために、トレンチの露出した表面部分、そして実施形態によってはさらに、ビアの露出した表面部分を変質させ、それにより、メタライゼーション層の全相対誘電率を過度に高めることなく、これらの表面部分を補強することが考えられる。添付の図面を参照して、ここでさらに、本発明の例示的な実施形態をより詳細に説明する。
【００２０】
図１ａは、やや進んだ製造段階にある半導体デバイス１００の断面図を概略的に示す。半導体デバイス１００は基板１０１を含み、その基板は、その上に半導体デバイスを形成するのに適している任意の基板を表すことができる。たとえば、基板１０１として、バルク半導体基板、或いはその上に結晶シリコン領域、シリコン／ゲルマニウム領域、又は任意の他のＩＩＩ−Ｖ半導体化合物又はＩＩ−ＶＩ化合物等の結晶性半導体領域が形成されている絶縁性基板を用いることができる。典型的には、基板１０１は、その上に、集積回路のために必要とされるような、トランジスタ、キャパシタ、抵抗器等の多数の回路素子を形成されている担体を表すことができる。これらの回路素子は、特定の回路設計に従って、１つ又は複数のメタライゼーション層によって電気的に接続されることができるが、本明細書では、便宜的に、ただ１つの金属線を含むただ１つのメタライゼーション層を形成することが説明される。しかしながら、銅ベースのメタライゼーション線を低ｋ誘電体の中に熱機械的に閉じ込める度合いを高めるという概念は、複数のメタライゼーション層及び多数の配線及びビアを含む任意の複雑なデバイス構成に適用できることは容易に理解されよう。さらに、ここで、上記に説明されたように、デバイスの動作中に、通常、やや高い電流密度に直面することから、本発明は、極端に縮小された半導体デバイスの場合に特に好都合であるが、低ｋ誘電体材料内に埋め込まれる金属線と組み合わせた場合に、通常、直面することがある、エレクトロマイグレーション、又は他の応力によって引き起こされる物質移動現象をさらに低減することによって、著しく高い信頼性及び寿命を得ることができるので、本発明は、適度に縮小されたデバイスに容易に適用できるだけなく、その場合にも好都合でもある。
【００２１】
半導体デバイス１００はさらに、たとえば、窒化シリコン、窒化シリコン炭素、炭化シリコン等から形成されるエッチストップ層１０３を含むことができ、その層は、金属領域（図示せず）のためのキャッピング層として、且つ図１ｅ〜図１ｇを参照して後にさらに詳細に説明されるように、下層の回路素子、又は下層のメタライゼーション層（図示せず）へのビア（図示せず）を形成する際のエッチストップとして用いられることがある。層間誘電体と呼ばれることもある誘電体層１０２が、エッチストップ層１０３上に形成されており、任意の適当な材料から構成され、誘電体層１０２の少なくとも一部は低ｋ誘電体材料から構成される。いくつかの例示的な低ｋ誘電体材料は、包括的ではないが、約２．８〜３．１の範囲内の誘電率を有する水素含有シリコンオキシカーバイド（ＳｉＣＯＨ）、多孔性ＳｉＣＯＨ、Applied Materials社からの工程技法に従って形成されるＢＤ２（商標）、ＢＤ３（商標）、Dow Corning社からの工程技法に従って形成されるＤＥＭＳ（商標）、ＯＭＣＣＳ（商標）、Ｔｏｍｃａｔ（商標）、ＳＩＬＫ、多孔性ＳＩＬＫ、ＭＳＱ、ＨＳＱ等を含む。実施形態によって、誘電体層１０２の実質的に全体が低ｋ誘電体材料から形成されることもあれば、トレンチ１０４が形成される、その上側部分が、低ｋ誘電体材料から構成されることもある。金属で満たされるトレンチ１０４を含む層１０２は、メタライゼーション層とも呼ばれる。トレンチ１０４は、設計要件に従って寸法、すなわち幅１０４ｗ、深さ１０４ｄ及び長さ（図１ａの紙面に対して垂直な寸法）を有する。たとえば、幅１０４ｗ及び深さ１０４ｄは、トレンチ１０４内に満たされる指定された材料と共に、単位長さ当たりの導電率を決定する。例示的な一実施形態では、トレンチ１０４は、変質された表面エリア１０５によって画定されてもよく、その表面エリアは補強層１０５と呼ぶことができる。なぜなら、補強層１０５は、層１０２の隣接する低ｋ誘電体材料に比べて、高い弾性率を示すように構成されるためである。たとえば、補強層１０５の弾性率は、約１０ＧＰａよりも高いことがあり、実施形態によっては、その弾性率は約２０ＧＰａ〜１００ＧＰａ、さらにそれ以上の範囲をとることもある。こうして、補強層１０５は、側壁１０４ｓ及び底面１０４ｂの硬さ又は剛性を高めることによって、トレンチ１０４内に満たされる金属材料を閉じ込める度合いを高める。後にさらに詳細に説明されるように、トレンチ１０４及び任意の下層のコンタクト領域に接続される任意のビア（図示せず）が形成されなければならないときに、底面１０４ｂは補強層１０５によって完全には覆われないことがあることは理解されたい。
【００２２】
例示的な実施形態では、半導体デバイス１００はさらにキャッピング層１０６も備えてもよく、キャッピング層１０６は、二酸化シリコン、炭化シリコン等から構成されることがあり、低ｋ誘電体層１０２にさらに高い機械的強度を与えるために設けられることがある。さらに、半導体デバイス１００は、たとえば、酸窒化シリコン、炭化シリコン、シリコンオキシカーバイド等から構成される反射防止コーティング（ＡＲＣ）層１０７を備てもよく、ＡＲＣ層１０７の厚み及び光学的特性は、トレンチ１０４を形成するためのフォトリソグラフィ工程中に反射防止コーティングとしての役割を果たすように設計することができる。他の場合には、層１０７は、おそらく層１０６と共に、トレンチ１０４の形成中のＡＲＣ層、ハードマスク及びキャッピング層としての役割を果たすことができる。
【００２３】
図１ａに示されるような、半導体デバイス１００を形成するための典型的な工程の流れは、以下の工程を含むことができる。基板１０１の中及び上に任意の回路素子及び微小構造素子を形成するための任意の十分に確立されている工程技法の後に、必要に応じて、プラズマ化学気相成長（ＰＥＣＶＤ）のような十分に確立されている堆積技法によって、エッチストップ層１０３を形成することができる。その後、デバイス要件及び工程要件に従って、誘電体層１０２を形成することができ、液体ポリマー材料の形態で与えられるときには、低ｋ誘電体材料を被着するためにスピンオン技法を用いてもよく、又は化学気相成長等の適当な堆積技法を用いてもよい。例示的な一実施形態では、誘電体層１０２は、ＳｉＣＯＨから実質的に構成することができ、それは、十分に実証されている工程レシピを用いて、３ＭＳ（トリメチルシラン）、４ＭＳ及び酸素を基にするＰＥＣＶＤによって形成することができる。他の実施形態では、誘電体層１０２を形成する際に、上記に説明された低ｋ材料のような他の材料を、組み合わせて、又は個別に用いることができる。その後、堆積又は層１０２の処理によってキャッピング層１０６を形成することができ、たとえば機械的な安定性を高められた層１０６を形成するために、層１０２の表面を変質するように層１０２を指定された反応性雰囲気に曝露することによってキャッピング層１０６を形成することができる。他の実施形態では、工程要件に応じて、ＴＥＯＳ又はシランを基にして、二酸化シリコンのような適当な材料層を堆積してもよい。
【００２４】
次に、十分に確立されているＰＥＣＶＤ方法を基にして層１０７を堆積することができ、その後、レジスト層を被着し、その後、よく知られている技法を基にするフォトリソグラフィによってレジスト層がパターニングされる。その後、パターニングされたレジストマスク、及びおそらくパターニングされたＡＲＣ層１０７を、異方性エッチング工程のためのエッチングマスクとして用いて、誘電体層１０２の中にトレンチ１０４を形成することができる。層１０２の低ｋ誘電体材料を貫通してエッチングするための対応する異方性エッチングレシピも、当該技術分野において十分に確立されている。
【００２５】
次に、半導体デバイス１００は、１０８として示される表面処理にかけられることがあり、その最中に、露出したトレンチ１０４に放射線及び／又は熱及び／又は反応性雰囲気を当てて、表面を変質することによって、補強層１０５を形成することができる。例示的な一実施形態では、誘電体層１０２はＳｉＣＯＨから実質的に構成されることがあり、表面処理１０８は、酸化プラズマ雰囲気内での処理を含むことがあり、それにより、補強層１０５を作り出すために、誘電体層１０２の露出した表面エリア上に実質的に二酸化シリコンを形成することができ、その際、補強層１０５は、層１０２の残りの低ｋ誘電体材料と比べて、著しく高い弾性率を示す。たとえば、適当なバイアス電力を加えることができるプラズマ雰囲気内に酸素を与えることによって、約１０ｎｍ〜５０ｎｍの範囲の厚みを有する二酸化シリコン層を形成することができる。他の実施形態では、表面処理１０８は、補強材料を含むプラズマ雰囲気を基にする処理を含んでもよく、その材料を層１０２の露出した表面部分に導入して、補強層１０５を形成することができる。たとえば、窒素を取り込むために、窒化物形成工程を実行し、それにより補強層１０５を形成することができる。さらに他の実施形態では、処理１０８は、たとえば、粒子放射、又は光放射のような光子放射の形態で、放射線を当てることを含み、それにより、トレンチ１０４の露出した表面部分を変質することができる。いくつかの実施形態では、１つ又は複数の処理ステップ、すなわちプラズマ雰囲気による処理、並びに熱及び／又は放射による処理を組み合わせて、補強層１０５を形成することもできる。例示的な一実施形態では、酸素含有プラズマ雰囲気によって、二酸化シリコン層を形成することができ、その後、熱処理及び／又は放射処理を実行して密度を高め、それにより、二酸化シリコン層の機械的な安定性を高めることができる。
【００２６】
いくつかの実施形態では、処理１０８は、非常に局所化するように放射及び／又は熱によって処理することを含んでもよく、熱及び／又は放射は、トレンチ１０４の付近に実質的に限定される。たとえば、トレンチ１０４から離れた層１０２の層部分の材料特性を変質させることが望ましくないために、一般的な熱処理が適当でないと考えられる場合には、隣接するデバイスエリアに実質的に影響を及ぼすことなく、熱及び／又は放射をトレンチ１０４に加えることができる。この目的を果たすために、光学的な合焦手段、荷電粒子線のための電気的な集束手段、加熱された媒体を転写するためのノズル等のような任意の放射集束技法を用いて、トレンチ１０４を局所的に処理することができる。複雑な半導体デバイスでは、典型的には、複数の金属線が１つの方向に実質的に平行に方向付けられており、それゆえ、対応する熱及び／又は放射が走査工程中に実質的に局所化されるように、基板１０１にわたって、適当に設計された集束手段をトレンチ１０４に対して平行に走査して複数のトレンチ１０４を形成することができ、それでも、適度に高いスループットを与えることができることは理解されたい。たとえば、適当な波長のレーザ源を合焦して、トレンチ１０４の幅１０４ｗに実質的に対応する寸法を有する、実質的に合焦した放射スポットを生成することができ、そのスポットを指定されたトレンチ部分に向けることができ、その後、トレンチ１０４の長さにわたって走査することができる。他の実施形態では、補強層１０５を局所的に形成しながら、処理１０８を全体的に実行することができるように、層１０７及び１０６の熱的特性及び光学的特性によって、誘電体層１０２の部分の任意の著しい変質を十分に防ぐことができる。
【００２７】
図１ｂは半導体デバイス１００を概略的に示しており、表面処理１０８は、それに加えて、又はそれとは別に、補強層１０５を形成するための堆積工程を含むことができる。したがって、補強層１０５は層１０７上にも形成されており、実施形態によっては、補強層１０５を堆積する前に、且つ／又は補強層１０５を堆積した後に、放射及び／又は熱によってさらなる処理が実行されていてもよい。たとえば、二酸化シリコン、窒化シリコン等を堆積することができ、その後、さらなる処理にかけて、堆積されたような層の材料特性をさらに変質させて、所望の弾性率を得ることができる。いくつかの例示的な実施形態では、トレンチ１０４の中に満たされる材料の導電率要件を満たすように、補強層１０５の厚み１０５ａが選択され、異方性エッチング工程後のトレンチ１０４の厚みと共に、所望の設計厚１０４ｗが得られる。こうして、トレンチ１０４をパターニングするためのフォトリソグラフィを実行するときに、所望の幅１０４ｗ及び深さ１０４ｄが得られるように、付加的な厚み１０５ａを考慮に入れてトレンチの対応する幅及び深さが選択される。
【００２８】
実施形態によっては、処理１０８中に堆積されるとき、補強層１０５は非金属材料から構成してもよく、金属材料を用いてもよい。たとえば、例示的な一実施形態では、補強層１０５はタンタルを含むことができ、１０５ａの厚みは約２０ｎｍ〜５０ｎｍの範囲をとることができ、それにより、従来のデバイスに比べて、著しく高い機械的強度を与えることができ、タンタルを含む導電性障壁層は２０ｎｍの厚みで設けられ、１００ｎｍ又は５０ｎｍ、さらにはそれ未満の限界ゲート長寸法を有する電界効果トランジスタを含む複雑な半導体デバイス１００の場合には、２０ｎｍよりもはるかに薄く設けられる。さらに、タングステン、プラチナ等から形成されるシリサイドのような他の金属含有材料を用いて、補強層１０５を形成することもできる。この目的を果たすために、十分に確立されている工程レシピを用いることができる。
【００２９】
図１ｃは、さらに進んだ製造段階における半導体デバイス１００を概略的に示す。デバイス１００は導電性障壁層１０９を含み、その層は、銅が補強層１０５の中に、その後、層１０２の低ｋ誘電体材料の中に拡散するのを著しく低減する材料から構成される。たとえば、タンタル、窒化タンタル、チタン、窒化チタン及びそれらの任意の組み合わせが、適当な導電性障壁層として用いられることがある。例示的な実施形態によっては、補強層１０５自体が障壁材料から構成されてもよく、それにより、障壁層１０９を完全に省くことができるようになるか、又は障壁層１０９の特性を、接着を強くする等の他の要件に合わせて専用に設計できるようになる。たとえば、上記に説明されたように、補強層１０５が堆積によって設けられ、窒化シリコンが誘電体材料として用いられることができ、窒化シリコンは優れた銅拡散阻止特性を示すので、障壁層１０９を省くことができるようになる。さらに他の実施形態では、窒化シリコンと銅系材料との間の界面では、著しいエレクトロマイグレーションが生じることがあるため、その界面は不適当であると考えられることがある。それゆえ、障壁層１０９が設けられてもよく、その材料組成は、エレクトロマイグレーションに対する耐性が改善されるように選択することができる。たとえば、障壁層１０９としてアルミニウムのような金属が堆積されてもよく、アルミニウムは銅との合金を形成することができるので、銅／アルミニウム合金と窒化シリコンとの間の表面において、エレクトロマイグレーションに対する耐性を大きく高めることができる。
【００３０】
さらに、半導体デバイス１００は、導線性障壁層１０９上に形成されるシード層１１０と、その上に形成される、銅を含む金属層１１１とを含むことができ、複雑な応用形態では、他の金属に比べて抵抗率が低いことに起因して、金属層１１１の主な部分が銅から構成されることがある。
【００３１】
図１ｃに示されるような半導体デバイス１００は、以下の工程の流れに従って形成されることがある。さらにオプションのフォトリソグラフィ工程を実行した後に、後にさらに詳細に説明されるように、いわゆるトレンチファースト／ビアラスト手法によるデュアルダマシーン方式が用いられるとき、障壁層１０９を、任意の適当な堆積技法によって形成することができる。たとえば、十分に確立されているスパッタ堆積技法に基づいて、タンタル、窒化タンタル、チタン、窒化チタンを堆積することができる。さらに、高度に複雑な応用形態の場合、原子層堆積（ＡＬＤ）を用いて、非常に薄く、実質的にコンフォーマルな障壁層を形成することができる。たとえば、窒化タンタルの場合に、対応するＡＬＤ方式が、当該技術分野において十分に確立されている。進んだ応用形態では、補強層１０５の材料と金属層１１１との間の相互拡散を著しく低減するために、トレンチ１０４内の補強層１０５の全ての表面部分を確実に覆うことを保証しながら、極めて薄い障壁層を設けることが好都合であることがある。たとえば、いくつかの実施形態では、導電層又は金属含有層の形態で補強層１０５を設けることが好都合であるが、その一方で、金属層１１１内の銅と直に接触することは望ましくないことがある。その際、補強層１０５及び金属層１１１は導電率を与えることができるが、典型的には、補強層１０５の導電率は金属層１１１の導電率よりも著しく小さいことがあるので、層１０５と層１１１との間の金属相互拡散を防ぐか、又は大幅に低減しながら、全導電率を過度に低下させないように、非常に薄い障壁層１０９が設けられる。
【００３２】
障壁層が設けられる場合には、障壁層１０９を形成した後に、物理気相成長、スパッタ堆積、無電解めっき等の任意の適当な堆積技法によって、シード層１１０を形成することができる。いくつかの特定の実施形態では、シード層１１０は、金属層１１１を形成するための後続の電気めっき工程を促進するために、銅から形成されてもよい。他の実施形態では、シード層１１０は、適当なめっき化学反応を基にする無電解めっきによって形成されてもよく、その場合、無電解工程中に銅の堆積を開始し、促進するために、予め触媒材料が堆積されていることができる。この目的を果たすために、銅、コバルト、パラジウム、プラチナ等の一定量の触媒材料を含むように、補強層１０５及び／又は障壁層１０９が形成されていることができる。こうして、無電解めっきによって、結晶構造が強化された実質的にコンフォーマルなシード層を形成することができ、その場合に、触媒を被着するのに、付加的な工程ステップを必要としないことができる。次に、十分に確立されているレシピに基づく電気めっき又は無電解めっきによって、銅含有金属層１１１を形成することができ、層１１１は典型的には、トレンチ１０４を確実に満たすことができるように、一定量の過剰な材料によって設けられる。次に、電気化学研磨及び化学機械研磨（ＣＭＰ）のような適当な技法によって、デバイス１００の水平な表面部分から、層１１１の過剰な材料、及び層１１０、１０９、１０５、１０７を除去することができ、その場合に、層１０７又は層１０７の一部がＣＭＰストップ層としての役割を果たすこともできる。
【００３３】
図１ｄは、上記の一連の工程が完了した後の半導体デバイス１００を概略的に示す。さらに、デバイス１００はエッチストップ層又はキャッピング層１１３を含み、それらの層は、窒化シリコン、炭化シリコン、窒素リッチ炭化シリコン等から構成されることができる。結果として、デバイス１００は、誘電体層１０２の中に形成される銅含有金属線１１２を含み、その金属線１１２は、層１１１、シード層１１０、そして設けられる場合には障壁層１０９によって形成される導電性コアを含むことができ、この導電性コアは、補強層１０５によって、その側壁及び底面を画定されており、補強層１０５は、実施形態によっては、少なくとも部分的に導電性材料又は金属含有材料から形成されてもよく、誘電体材料から構成されてもよい。周囲にある層１０２の低ｋ誘電体材料の弾性率よりも高い弾性率を有する補強層１０５によれば、補強層１０５を用いることなく、金属線１１２が誘電体層１０２の低ｋ材料と直に接触している従来のデバイスに比べて、動作中に、及び応力条件下で、金属線１１２内に高い背応力を作り出すことができるようになる。結果として、高い背応力に起因して、金属線１１２内で応力によって引き起こされる物質移動を低減することができ、それゆえ、金属線１１２の寿命を大幅に延ばすことができる。
【００３４】
銅ベースのメタライゼーション層を形成するために、当該技術分野において、シングルダマシーン方式及びデュアルダマシーン方式が用いられる複数の工程技法が確立されていることは理解されたい。たとえば、図１ａ〜図１ｄを参照して上記に説明された工程の流れは原理的には、これらの技法のうちのいずれにとっても適しており、ここでさらに詳細に説明されるように、工程要件及びデバイス要件に応じて、補強層１０５を用いて、また補強層１０５を用いることなく、任意のビアを形成することができる。
【００３５】
図１ｅは、さらなる例示的な実施形態による半導体デバイス１００を概略的に示しており、その断面図は、下側にある導電性領域１１５までビア１１４が形成される位置で見たものである。領域１１５は、下側にあるメタライゼーション層の金属線、回路素子のコンタクト領域等を表すことがある。図１ｅに示されるような半導体デバイス１００は、図１ａ及び図１ｂを参照して説明されるとの同じ工程によって形成されることができる。詳細には、トレンチ１０４をパターニングした後に、上記に説明されたように、補強層１０５の形成を実行することができる。示される実施形態では、補強層１０５は、図１ｂを参照して説明されたように、少なくとも堆積工程によって形成されているものとして示される。しかしながら、図１ａを参照して説明された任意の他の実施形態を用いて、補強層１０５を形成することもできることは理解されたい。その後、十分に確立されているトレンチファースト／ビアラストダマシーン方法によって、さらなるフォトリソグラフィ工程を実行することによって、ビア１１４を形成することができる。すなわち、補強層１０５を形成した後に、デバイス１００の表面トポロジを実質的に平坦化するために、高分子材料のような適当なＡＲＣ材料を堆積することができる。その後、フォトリソグラフィ方式によって、フォトレジストを被着し、パターニングすることができる。その後、トレンチ１０４を貫通し、さらには誘電体層１０２を貫通してビア１１４を形成することができ、上記に説明されたように、誘電体層１０２の下側部分は、必ずしも低ｋ誘電体材料から構成されなくてもよい。結果として、補強層１０５は、ビア１１４において必要とされないこともある。他の実施形態では、誘電体層１０２は、実質的に完全に低ｋ誘電体材料から構成されることができるが、その場合、ビア１１４内に補強層を形成することが適当であるとは考えられないこともある。誘電体層１０２を貫通し、さらにエッチストップ層１０３を貫通してビア１１４を形成した後に、図１ｃを参照して説明されたのと同じようにして、さらなる処理を再開することができる。すなわち、十分に確立されている技法によって、障壁層１０９及びシード層１１０が形成されることがあり、その後、トレンチ１０４及びビア１１４が一般的に、銅含有金属で満たされることができる。
【００３６】
図１ｆは、半導体デバイス１００を概略的に示しており、トレンチ１０４及びビア１１４の両方の中に補強層１０５が形成される。この目的を果たすために、トレンチ１０４及びビア１１４は、確立されているトレンチファースト／ビアラスト、又はビアファースト／トレンチラストダマシーン手法によって形成され、例示的な実施形態では、図１ａを参照して同じく説明されたように、補強層１０５の対応する厚みを考慮に入れて、トレンチ１０４及びビア１１４が設計される。トレンチ１０４及びビア１１４を形成した後に、堆積によって補強層１０５を形成することができ、実施形態によっては、導電性領域１１５上に補強層１０５を形成することができるように、エッチストップ層１０３を開口した後に堆積が実行されることもある。実施形態によっては、それにより、補強層１０５が導電性材料の形態で設けられ、領域１１５に電気的に接触できるようになる。他の実施形態では、補強層１０５を堆積した後に、ビア１１４の底面において層１０５を貫通してエッチングするために、異方性エッチング工程が実行されてもよい。層１０５の形成中の堆積運動学に起因して、ビア底面における補強層１０５の厚みは、トレンチ底面における層１０５の厚みよりも著しく小さくなることがあることは理解されたい。したがって、ビア１１４が開口されても、トレンチ底面１０４では厚みが減少するだけであることがある。他の実施形態では、層１０２がＳｉＣＯＨから実質的に構成される場合には、たとえば、酸化雰囲気内でデバイス１００を加熱して、二酸化シリコンを形成することによって、補強層１０５は、堆積を用いることなく表面処理によって形成されてもよい。これにより、導電性領域１１５内にも金属酸化物が形成されることがあるが、その領域は、上記に同じく説明されたように、導電性障壁層及びシード層を形成する前に選択性エッチング工程に基づいて、後に効率的に除去することができる。さらに、いくつかの実施形態では、ビア１１４の形成中に、エッチストップ層１０３は完全に開口されなくてもよく、その残留物が、補強層１０５を形成するための表面処理中に残ったままになることがあるが、その後、対応する等方性選択性エッチング工程又は異方性選択性エッチング工程によって、残りのエッチストップ層１０３を開口することができる。たとえば、エッチストップ層１０３は窒化シリコンから構成されることがあり、層１０２を貫通してエッチングした後に、かなりの量を、対応して設計されたエッチングステップ中に除去することができる。その後、処理１０８のような表面処理を実行して、トレンチ１０２及びビア１１４内にある層１０２の露出した部分の上に二酸化シリコンを形成することができ、その後、ビア１１４を完全に開口することができ、図１ｅを参照して上記に説明された工程の流れと同じように、さらなる処理を再開することができる。こうして、導電性補強層１０５が設けられるか、又は誘電体補強層１０５が設けられるかに関係なく、補強層１０５によってビア１１４も実効的に閉じ込めることができ、それにより、ビア１１４の性能を高めることができる。
【００３７】
図１ｇは、さらなる例示的な実施形態による半導体デバイス１００を概略的に示す。これらの実施形態では、誘電体層１０２の部分１０２ｂの中に最初にビア１１４を形成することができ、その後、銅含有金属及び導電性障壁層のような金属で満たすことができ、実施形態によっては、さらに補強層（図示せず）を設けてもよいが、示されているように、補強層を省くこともできる。誘電体層の第２の部分１０２ａは、低ｋ誘電体材料から構成され、その中にトレンチ１０４が形成される。この目的を果たすために、層１０２ｂが低ｋ誘電体材料から構成される場合に設けられることがある、対応するキャッピング層１０６ａ上に形成される付加的なエッチストップ層１０３ａを用いて、トレンチ１０４を形成するための異方性エッチング工程が確実に停止される。後続の工程ステップにおいて、エッチストップ層１０３ａを開口して、ビア１１４を露出させることもできる。その後、堆積によって補強層１０５を形成することができ、その場合に、ビア１１４との電気的接触を確立するために、タンタルのような導電性材料が用いられる。その後、上記に説明されたように、さらなる処理を続けることができる。他の実施形態では、キャッピング層１０６ａの機械的特性がトレンチ１０４の底面を閉じ込めるのに相応しいと見なされることがあり、おそらく、図１ａを参照して説明されたような表面処理によって、誘電体材料から補強層１０５を形成することができる。こうして、さらに堆積工程を必要とすることなく、実質的にトレンチ１０４の側壁上に補強層１０５を形成することができる。さらに他の実施形態では、それに加えて、又はその代わりに、堆積工程を実行して、誘電体材料を堆積し、図１ｇに示されるように、補強層１０５を形成することができる。その後、異方性エッチング工程を実行して、水平な部分から、詳細には、トレンチ１０４の底面から補強層１０５を除去して、ビア１１４を露出させることができる。その後、上記に説明されたのと類似の工程において、障壁層及びシード層、並びにトレンチ１０４のためのバルク材料を堆積することができる。
【００３８】
結果として、本発明は、低ｋ誘電体材料に比べて高い弾性率を有する補強層を設けることによって、低ｋ誘電体内に、銅ベースの金属線を閉じ込める度合いを高めることができるようにする技法を提供する。結果として、銅ベースの金属線が、金属線内で応力によって引き起こされる物質移動を相殺するほど高い背応力を生成することができるので、デバイスの動作中に、従来のデバイスに比べて、応力によって引き起こされる物質移動を低減することができる。結果として、動作速度に関するデバイスの全体的な性能を過度に低下させることなく、補強層によって閉じ込められる金属線の故障までの時間を延ばすことができる。
【００３９】
当業者が本明細書の教示の利益を得れば明らかになるように、本発明を変質させて、異なるが、同等の態様において実施することができるので、上記に開示された特定の実施形態は例示にすぎない。たとえば、上述された工程ステップは、異なる順序で実行してもよい。さらに、添付の特許請求の範囲において記載される以外に、本発明を、本明細書において示される構造又は設計の細部に限定することは意図していない。それゆえ、これまでに開示された特定の実施形態は改変又は変更されてもよく、全てのそのような変形が本発明の範囲内及び精神内にあると考えられることは明らかである。したがって、本明細書において要求される保護は、添付の特許請求の範囲において述べられるとおりである。
【図面の簡単な説明】
【００４０】
【図１ａ】本発明の例示的な実施形態による、補強層、すなわち低ｋ誘電体材料内に形成されるトレンチの対応する側壁及び底面上に形成される変質された部分を有する、銅ベースの配線を含む、半導体デバイスの概略的な断面図である。
【図１ｂ】本発明の例示的な実施形態による、補強層、すなわち低ｋ誘電体材料内に形成されるトレンチの対応する側壁及び底面上に形成される変質された部分を有する、銅ベースの配線を含む、半導体デバイスの概略的な断面図である。
【図１ｃ】本発明の例示的な実施形態による、補強層、すなわち低ｋ誘電体材料内に形成されるトレンチの対応する側壁及び底面上に形成される変質された部分を有する、銅ベースの配線を含む、半導体デバイスの概略的な断面図である。
【図１ｄ】本発明の例示的な実施形態による、補強層、すなわち低ｋ誘電体材料内に形成されるトレンチの対応する側壁及び底面上に形成される変質された部分を有する、銅ベースの配線を含む、半導体デバイスの概略的な断面図である。
【図１ｅ】本発明の例示的な実施形態による、補強層、すなわち低ｋ誘電体材料内に形成されるトレンチの対応する側壁及び底面上に形成される変質された部分を有する、銅ベースの配線を含む、半導体デバイスの概略的な断面図である。
【図１ｆ】本発明の例示的な実施形態による、補強層、すなわち低ｋ誘電体材料内に形成されるトレンチの対応する側壁及び底面上に形成される変質された部分を有する、銅ベースの配線を含む、半導体デバイスの概略的な断面図である。
【図１ｇ】本発明の例示的な実施形態による、補強層、すなわち低ｋ誘電体材料内に形成されるトレンチの対応する側壁及び底面上に形成される変質された部分を有する、銅ベースの配線を含む、半導体デバイスの概略的な断面図である。
【図１ａ】
2008543078.tif 000003
【図１ｂ】
2008543078.tif 000004
【図１ｃ】
2008543078.tif 000005
【図１ｄ】
2008543078.tif 000006
【図１ｅ】
2008543078.tif 000007
【図１ｆ】
2008543078.tif 000008
【図１ｇ】
2008543078.tif 000009
【手続補正書】
【提出日】平成19年3月30日(2007.3.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
低ｋ誘電体層内に開口部を形成し、
前記開口部と接続すると共に、前記低ｋ誘電体層を貫通して、導電性領域上に形成されるエッチストップ層の中まで延在するビアを形成し、
前記開口部の底面及び側壁、並びに前記ビアの側壁における前記低ｋ誘電体層の誘電体材料の表面エリアを、前記ビア内の前記エッチストップ層の部分を保持しながら該表面エリアの弾性率が高くなるよう変質させ、
前記エッチストップ層の前記保持された部分を除去して、前記導電性領域の中まで延在するように前記ビアを形成し、
前記開口部及び前記ビアを銅含有金属で満たし、メタライゼーション層の配線構造を形成し、前記配線構造は、前記開口部の前記側壁及び前記底面、並びに前記ビアの前記側壁において前記高められた弾性率を有する、方法。
【請求項２】
前記開口部及び前記ビアを銅含有材料で満たすステップでは、
前記開口部内に導電性障壁層を堆積し、
前記障壁層上にシード層を形成し、
前記シード層上に前記銅含有金属を堆積する、請求項１に記載の方法。
【請求項３】
前記表面エリアの変質では、熱及び放射のうちの少なくとも一方によって、前記表面エリアを処理する、請求項１に記載の方法。
【請求項４】
前記表面エリアの変質では、補強材料の前駆物質を含むプラズマ雰囲気内で前記表面エリアを処理する、請求項１に記載の方法。
【国際調査報告】
2008543078.tif 000010
2008543078.tif 000011
2008543078.tif 000012