(57)【要約】複数の短エミッタからなる構造は、共通のＤＴＩ領域及びベースポリの単一巨大片を共有する。これにより、ベース電流が、２方向のみとは対照的に、４方向（例えば２次元）に流れることができる。これにより、より優れたＮＰＮトランジスタＲＦ性能及び高周波ノイズ性能に不可欠なトランジスタのベース抵抗の顕著な低減がなされる。
2008543076.tif 000002
【特許請求の範囲】
【請求項１】
縦型トランジスタであって、
少なくとも２つのエミッタストライプを具え、
エミッタストライプがそれぞれ、ベース領域、エミッタ領域及びコレクタ領域を具え、
少なくとも２つのエミッタストライプは、共通のＤＴＩ領域及び単一のベースポリを共有することを特徴とする縦型トランジスタ。
【請求項２】
トランジスタがＮＰＮトランジスタである、請求項１に記載の縦型トランジスタ。
【請求項３】
トランジスタがＰＮＰトランジスタである、請求項１に記載の縦型トランジスタ。
【請求項４】
縦型トランジスタの形成方法であって、
第１の導電型の領域を第２の導電型の領域内に形成し、
ディープトレンチ分離（ＤＴＩ）領域を第１導電型領域の周囲に形成し、
少なくとも１つのベース層、１つのエミッタ領域及び１つのコレクタ領域を形成することにより、少なくとも２つのエミッタストライプを第１導電型領域上に形成することを含み、
前記少なくとも２つののエミッタストライプが共通のＤＴＩ領域及び単一のベースポリを共有することを特徴とする方法。
【請求項５】
ＮＰＮ又はＰＮＰバイポーラプロセスフローを用いて縦型トランジスタを形成する、請求項４に記載の方法。
【請求項６】
ＮＰＮ又はＰＮＰバイポーラ相補型金属酸化物（ＢｉＣＭＯＳ）プロセスフローを用いて縦型トランジスタを形成する、請求項４に記載の方法。
【請求項７】
多重集積手順に適合させてトランジスタを形成する、請求項４に記載の方法。
【請求項８】
多重集積手順は、二重ポリ、選択的エピタキシ、非選択的エピタキシ、又は隆起した外部ベース構造からなる群より選択される、請求項７に記載の方法。
【請求項９】
前記少なくとも２つのエミッタストライプは直線に沿って形成される、請求項４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この出願は、「ベースアクセス抵抗を改善したＮＰＮバイポーラトランジスタ用の方法及び装置」という名称で２００５年６月１日に出願した同時係属の米国仮特許出願第６０／６８６５０２号からの優先権を主張するものであり、その内容を参照により本願に援用する。
【０００２】
この発明は全体として半導体装置構造、特には高速ＲＦ設計用の縦型ＮＰＮトランジスタを有する半導体装置構造に関する。ＮＰＮトランジスタは、携帯電話、車両レーダ、超高帯域ラジオ、ワイヤレス・ローカルエリアネットワーク（ＬＡＮ）、衛星放送受信機及びノイズに敏感な製品を含む多種のトランシーバに見られる。縦型ＮＰＮは、高速ＲＦ設計に重要な部品である。高速性及び低ノイズ性は、ベース抵抗により決まる。
【背景技術】
【０００３】
現在、縦型ＮＰＮトランジスタ１００は、図１に示すような、両面ベースコンタクト上に形成される。従来技術において、ＮＰＮトランジスタは、単一の長いエミッタストライプを用いる。図２は、ＮＰＮトランジスタ１００のＡ−Ａ断面を示す。ＮＰＮトランジスタは、埋設されたＮ層２０４を含むｐ基板２０３上に形成される。ディープトレンチ分離（ＤＴＩ）領域２１１が埋設Ｎ層２０４のいずれかの側に存在する。浅いディープトレンチ分離領域２０５が、ｎ＋コレクタ領域２０６及びエミッタ領域２０７を画定する。エミッタ電極２０９が、ｐ＋ベースコンタクト２０１を部分的に覆う窒化物／酸化物スペーサ層２１０を覆う。ＳｉＧｅ単結晶層が、エミッタ領域２０７とエミッタ電極２０９の間に存在する。ベース電流が、装置のそれぞれの長い側面上のベースコンタクトに向かう２つの横方向にのみ流れるよう規制されているので、単一の長いエミッタストライプ１０１は、比較的高いベース抵抗を有する。単一の長いエミッタストライプ１０１を含む配置は、縦型ＮＰＮの性能を制限する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
したがって、トランジスタＲＦ及びノイズ性能を向上する縦型ＮＰＮトランジスタのための改良された配置が要求されている。
【課題を解決するための手段】
【０００５】
一つの解決策は、エミッタ長の短いＮＰＮを用いることである。しかし、この解決策は、複数の短エミッタＮＰＮトランジスタを平行に接続する必要がある。これにより、エミッタ長の短いＮＰＮに、単一の長いエミッタストライプ構造と同じ駆動電流を発生させることができる。この試みの大きな欠点は、トランジスタの性能を顕著に低下させる寄生容量が大幅に増加する点である。
【０００６】
従来技術の単一の長いエミッタストライプをその長手方向に沿って複数の短いエミッタ長に分割する配置は、従来技術の制限を克服するものである。複数の短いエミッタからなる構造は、依然として共通のＤＴＩ領域及びベースポリの単一な巨大片を共有する。これにより、ベース電流が、２方向とは対照的に４方向（例えば２次元）に流される。これは、より優れたＮＰＮトランジスタＲＦ性能及び高周波ノイズ性能に欠かせないトランジスタのベース抵抗を顕著に低減する。さらに、この構成は、トランジスタの性能を損なうおそれのある付加的な駆動電流を必要としない。したがって、ＲＦ性能およびノイズ性能が改善される。
【発明を実施するための最良の形態】
【０００７】
この発明のこれら及び他の特徴は、添付の図面を参照しつつ、以下のこの発明の種々の態様の詳細な説明からより容易に理解されるであろう。
【０００８】
ここで説明する実施形態は、トランジスタを有する新規な半導体装置を提供する。バイポーラ又はＢｉＣＭＯＳプロセスを用いて形成される縦型ＮＰＮ又はＰＮＰトランジスタのベース電流フローを顕著に増大させるように、設計及び処理技術を特定する。これにより、携帯電話、無線ＬＡＮ、超広域帯、又は任意のトランシーバ製品等の用途向けの効率的なトランシーバが得られる。
【０００９】
トランジスタの一例は、縦型ＮＰＮトランジスタである。この発明によれば、ＮＰＮ配置は、従来の単一のエミッタ長の長いストライプをすく数の短エミッタ長に分割する。図３は、複数の短エミッタストライプ３０１を有するＮＰＮトランジスタ３００を示す。複数の短エミッタストライプ３０１は、共通のＤＴＩ領域及びベースポリの単一片を共有する。図４は、図３のＢ−Ｂ断面を示す。ＮＰＮトランジスタは、埋設されたＮ層３０４を含むｐ基板３０３上に形成される。ディープトレンチ分離（ＤＴＩ）領域３１１が、ポリ層３０４のいずれかの側面上に存在し、かつ、複数の短エミッタストライプ３０１に共通する。浅いトレンチ分離領域３０５が、ｎ＋コレクタ領域３０６及びエミッタ領域３０７を画定する。コレクタ領域３０６が、ドープされたＮ領域３０８の上にある。エミッタ電極３０９が、ｐ＋ベースコンタクト３１２を部分的に覆う窒化物／酸化物スペーサ層３１０を覆う。複数の短エミッタストライプ３０１により、ベース電流が、短エミッタストライプ３０１の各側面上でベースコンタクト３０１に向かって横方向及び縦方向の４方向（すなわち２次元）に流れるようになる。各短エミッタストライプ３０１は、ＤＴＩ領域３０４及びベースポリ３０４を共有することに留意されたい。この構造は、電流フローを良好にすることで、トランジスタのベース抵抗を低減する。
【００１０】
図５及び６は、この発明のノイズ改善を表している。図５では、測定された周波数をｘ軸に、ノイズをｙ軸に示す。曲線５０１は、従来技術の長い単一の線エミッタ構造を示し、曲線５０２は、短エミッタストライプ構造を示す。曲線５０２は、曲線５０１よりも優れた最少ノイズ係数を示しており、これは、ノイズ性能がより低いことを意味する。図６では、測定された周波数をｘ軸に、測定されたノイズ抵抗をｙ軸に示す。曲線６０１は、従来技術の長い単一の線エミッタ構造を示し、曲線６０２は、短エミッタストライプ構造を示す。曲線６０２は、曲線６０１よりも優れた最少ノイズ形状を示しており、これは、ノイズ抵抗がより優れていることを意味する。
【００１１】
図７及び８は、この発明の操作速度改善を表している。図７では、測定された電流をアンペアでｘ軸に示し、ｆａをヘルツ（Ｈｚ）で示す。ｆａは、ＲＦ装置に対する電流モード論理回路の最大操作速度表す重要な回路レベル性能係数（Ｆｉｇｕｒｅ  ｏｆ  Ｍｅｒｉｔ）である。曲線７０１は、ピークｆａが２Ｖにおいて２５ＧＨｚ未満であることを表している。この曲線は、長い単一の線エミッタから測定された。図８は、短エミッタストライプ構造について、測定された電流をアンペアでｘ軸に示し、ｆａをヘルツ（Ｈｚ）で示す。曲線８０１は、ピークｆａが２Ｖで約２０ＧＨｚであることを表している。このことは、単一の長いエミッタストライプ構造に対して、ほぼ２０％の改善を意味している。
【００１２】
加工処理に関与する工程は本質的に以下の通りである。
（１）第１の導電型（すなわちｎ）の領域３０４を第２の導電型（すなわちｐ）の基板３０３に形成する。
（２）第１の導電型領域の周囲に、成形ディープトレンチ分離（ＤＴＩ）領域３１１を形成する。
（３）少なくとも２つのエミッタストライプを、各エミッタストライプに対して少なくとも１つのベース層と１つのエミッタ領域と１つのコレクタ領域を形成することにより、第１の導電型領域の上に形成する。エミッタストライプはＤＴＩ領域とベース領域を共有する。
【００１３】
トランジスタを、ＮＰＮ又はＰＮＰバイポーラプロセスフローを用いて形成することができる。また、トランジスタを、ＮＰＮ又はＰＮＰバイポーラ相補型金属酸化物（ＢｉＣＭＯＳ）プロセスフローを用いて形成することもできる。また、トランジスタを、二重ポリ、選択的エピタキシ、非選択的エピタキシ又は隆起した外部ベース構造等の多重集積手順に適合可能に形成することができる。
【００１４】
上述したこの発明に関する説明は、例示及び説明のためのものである。この発明が記載した通りのものを網羅する、又はこれに限定されることを意図するものではなく、種々の修正及び変更が可能であることは明らかである。当業者には自明であるかかる修正及び変更は、添付の特許請求の範囲により画定されるこの発明の範囲内に含まれることを意図する。
【図面の簡単な説明】
【００１５】
【図１】単一の長いエミッタストライプを有するＮＰＮトランジスタを示す。
【図２】図１のＮＰＮトランジスタの断面を示す。
【図３】複数の短エミッタストライプを有するＮＰＮトランジスタを示す。
【図４】図３のＮＰＮトランジスタの断面を示す。
【図５】周波数に対する最少ノイズを示すグラフである。
【図６】周波数に対するノイズ抵抗を示すグラフである。
【図７】単一の長いエミッタストライプ構造の電流に対する周波数減衰を示す図である。
【図８】短い複数のエミッタストライプ構造の電流に対する周波数減衰を示す図である。
【図１】
2008543076.tif 000003
【図２】
2008543076.tif 000004
【図３】
2008543076.tif 000005
【図４】
2008543076.tif 000006
【図５】
2008543076.tif 000007
【図６】
2008543076.tif 000008
【図７】
2008543076.tif 000009
【図８】
2008543076.tif 000010
【国際調査報告】
2008543076.tif 000011
2008543076.tif 000012