(57)【要約】  本発明は、コード化された画像が、プログレッシブおよびインターレースでコード化されたマクロブロックを含む可能性が高い、ビデオ信号の画像（Ｐ）に対応するビットストリーム（ＢＳ）を復号するためビデオデコーダ（ＤＥＣ）に関し、前記デコーダは、プログレッシブでコード化されたマクロブロックを復号するための復号ユニット（ＤＥＵ）を含む。本発明に係るビデオデコーダは、前記復号ユニットを複数回作動させて、単一画像を復号し、前記復号ユニット内の前記画像の各パスで、リードおよび／またはライトストライドを構成するための、復号構成ユニット（ＤＣＵ）を含む、
2008543207.tif 000002
【特許請求の範囲】
【請求項１】
ビデオ信号の画像に対応するビットストリームを復号するためのビデオデコーダであって、
コード化された画像は、プログレッシブおよびインターレースでコード化されたマクロブロックを含む可能性が高く、
当該ビデオデコーダは、プログレッシブでコード化されたマクロブロックを復号するための復号ユニットを含んでいるとともに、
当該ビデオデコーダは、前記復号ユニットを複数回作動させて、単一画像を復号するとともに、前記復号ユニット内の前記画像の各パスで、リードおよび／またはライトストライドを構成するための、復号構成ユニットを含む、ことを特徴とするビデオデコーダ。
【請求項２】
前記ビデオデコーダは、復号された画像を格納するためのメモリを含む、ことを特徴とする請求項１に記載のビデオデコーダ。
【請求項３】
前記復号構成ユニットは、復号された画像内の欠落マクロブロックを検出し、このような検出を、前記復号ユニットの構成に使用するための欠落マクロブロック検出モジュールを含む、ことを特徴とする請求項１又は請求項２に記載のビデオデコーダ。
【請求項４】
ストライド構成は、前記ストライドを２倍にすることにより、各パスで変更される、ことを特徴とする請求項１乃至請求項３のいずれかに記載のビデオデコーダ。
【請求項５】
フル画像が、各パスで復号される、ことを特徴とする請求項１乃至請求項４のいずれかに記載のビデオデコーダ。
【請求項６】
前のパスの間に復号されたマクロブロックは、続くパスでは不変のままとされる、ことを特徴とする請求項１乃至請求項５のいずれかに記載のビデオデコーダ。
【請求項７】
復号できないか、まだ復号されていないマクロブロックは、ダミーブロックで埋められる、ことを特徴とする請求項１乃至請求項６のいずれかに記載のビデオデコーダ。
【請求項８】
前記復号構成ユニットは、前記ビットストリームから復号または推測されたフラグが、前記画像がインターレースであることを示す値に設定されている場合、画像ベースで作動される、ことを特徴とする請求項１乃至請求項７のいずれかに記載のビデオデコーダ。
【請求項９】
コード化された画像が、プログレッシブおよびインターレースでコード化されたマクロブロックを含む可能性が高い、ビデオ信号の画像内のビットストリームを復号するための方法であって、
プログレッシブでコード化されたマクロブロックを復号するための復号ステップを含むとともに、
前記復号ステップを複数回作動させて、単一画像を復号し、前記復号ステップによって、前記画像の各パスで、リードおよび／またはライトストライドを構成する、復号構成ステップを含む、
ことを特徴とする方法。
【請求項１０】
復号された画像は、メモリに格納される、ことを特徴とする請求項９に記載の方法。
【請求項１１】
前記復号構成ステップは、復号された画像内の欠落マクロブロックを検出し、このような検出を、前記復号ステップの構成に使用するための、欠落マクロブロック検出ステップを含む、ことを特徴とする請求項９又は請求項１０に記載の方法。
【請求項１２】
前記ストライド構成は、前記ストライドを２倍にすることにより、各パスで変更される、ことを特徴とする請求項９乃至請求項１１のいずれかに記載の方法。
【請求項１３】
フル画像が、各パスで復号される、ことを特徴とする請求項９乃至請求項１２のいずれかに記載の方法。
【請求項１４】
前のパスの間に復号されたマクロブロックは、続くパスでは不変のままとされる、ことを特徴とする請求項９乃至請求項１３のいずれかに記載の方法。
【請求項１５】
復号できないか、まだ復号されていないマクロブロックは、ダミーブロックで埋められる、ことを特徴とする請求項９乃至請求項１４のいずれかに記載の方法。
【請求項１６】
前記復号構成ステップは、前記ビットストリームから復号または推測されたフラグが、前記画像がインターレースであることを示す値に設定されている場合、画像ベースで作動される、ことを特徴とする請求項９乃至請求項１５のいずれかに記載の方法。
【請求項１７】
コンピュータプログラム製品であって、前記プログラムがプロセッサによって実行された際に、請求項９乃至請求項１６のいずれかに記載の復号方法を実施するためのプログラム命令を備える、ことを特徴とするコンピュータプログラム製品。
【請求項１８】
請求項１乃至請求項８のいずれかに記載のビデオデコーダを含む携帯装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コード化された画像が、プログレッシブおよびインターレースでコード化されたマクロブロックを含む可能性が高い、ビデオ信号の画像に対応するビットストリームを復号するためのビデオデコーダに関する。特に、本発明は、プログレッシブでコード化されたマクロブロックを復号するための復号ユニットを含むデコーダに関する。
【背景技術】
【０００２】
“情報技術―オーディオビジュアルオブジェクトのコード化―パート２：ビジュアル、補正１：ビジュアル拡張（Information Technology-Coding of audio-visual objects-Part2: Visual, Amendment 1: Visual extensions）”、ＩＳＯ／ＩＥＣ  １４４９６−２：１９９９／Ａｍｄ．１：２０００，ＩＳＯ／ＩＥＣ  ＪＴＶ  １／ＳＣ  ２９／ＷＧ  １１  Ｎ  ３０５６に示されるように、ＭＰＥＧ−４規格は、様々なエンコーダおよびデコーダ間での相互運用性を可能にする、ビデオビットストリームの構文法を定義している。規格は、多くのビデオツールを述べているが、これらの全てを実施することは、ほとんどの応用において、複雑すぎるものとなり得る。利用可能なツールの選択およびエンコーダ／デコーダの複雑さにおいて、より高い柔軟性を提示するために、規格は、さらにプロファイルを定義しており、プロファイルは、特定のツールに限定された構文のサブセットである。
【０００３】
例えば、シンプルプロファイル（ＳＰ：Simple Profile）は、全ビットストリームシンタックスのサブセットであり、ＭＰＥＧ技術において、ＩおよびＰ−ＶＯＰと、ＡＣ／ＤＣ予測と、マクロブロックごとに１または４つの動きベクトルと、無制限の動きベクトルと、プログレッシブ画像用の半画素動き補償と、を含む。アドバンスドシンプルプロファイル（ＡＳＰ：Advanced Simple Profile）は、ＳＰシンタックスのスーパーセットであり、ＳＰコード化ツールを含み、Ｂ−ＶＯＰと、グローバル動き補償と、インターレース画像と、半画素動き補償で使用されるものとは補間フィルタが異なる１／４画素動き補償と、インターレース画像の処理に専用の他のツールと、を加える。
【０００４】
米国特許出願第２００１／００１６０１０号の文献は、デジタルテレビジョンにおけるインターレーススキャンシーケンスのダウン変換のための、デジタル動画を受信するための装置を開示している。前記装置は、フィールドベースおよびフレームベースのコード化ブロックを復号するために設計されている。実際に、この文献は、ＡＳＰで定義されるように、フィールドコード化されたマクロブロックの直接復号を可能にする機能が備えられたデコーダを開示している。
【０００５】
それでもなお、インターレース化は、ＭＰＥＧ−４規格における２つの低レベルプロセス、動き補償および逆直接コサイン変換（以下、ＤＣＴ）を変更する。ＣＰＵリソースまたはパワーリソースが限られているいくつかの装置では、ハードウェア加速された機能を使用して、復号動作のいくつかを継続することが、たとえハードウェア加速された装置が準拠したやり方での復号動作を行なうことが可能でないとしても、有利な場合がある。これは、結果として復号誤りを発生し、復号誤りは、インターレース画像におけるインターレースマクロブロックの場合、特に不利である。
【発明の概要】
【０００６】
よって、本発明の目的は、ビデオデコーダ、特に、プログレッシブ画像およびプログレッシブマクロブロックを復号するための復号ユニットを使用し、インターレース画像の復号に関する不利な誤りを最小限にする、ＳＰタイプのビデオデコーダを提供することである。
【０００７】
このために、前記復号ユニットを複数回作動して、単一画像を復号し、前記復号ユニット内の前記画像の各パスで、リードおよび／またはライトストライドを構成するための復号構成ユニットを含むビデオデコーダが提供される。
【０００８】
これにより、プログレッシブ画像を処理可能な復号ユニットによる、擬似ＡＳＰデコーダが提供され、ＭＰＥＧ−４のケースでは、ＭＰＥＧ−４  ＳＰ加速機能による、擬似ＡＳＰデコーダが提供される。
【０００９】
より有利には、復号された画像は、メモリに格納される。
【００１０】
１つの実施形態においては、前記復号構成ユニットは、復号された画像内の欠落マクロブロックを検出し、このような検出を、前記復号ユニットの構成に使用するための欠落マクロブロック検出モジュールを含む。
【００１１】
１つの実施例においては、ストライド構成は、前記ストライドを２倍にすることで、各パスで変更される。
【００１２】
１つの実施例においては、フル画像が、各パスで復号される。
【００１３】
より有利には、前のパスの間に復号されたマクロブロックは、続くパスでは不変のままとされる。
【００１４】
１つの実施例においては、復号できないか、まだ復号されていないマクロブロックは、ダミーブロックで埋められる。
【００１５】
１つの実施形態においては、前記復号構成ユニットは、ビットストリームから復号または推測されたフラグが、前記画像がインターレースであることを示す値に設定されている場合、画像ベースで作動される。
【００１６】
本発明は、また、コード化された画像が、プログレッシブおよびインターレースでコード化されたマクロブロックを含む可能性が高い、ビデオ信号の画像内のビットストリームを復号するための方法に関し、前記方法は、プログレッシブでコード化されたマクロブロックを復号するための復号ステップを含む。前記方法は、前記復号ステップを複数回作動して、単一画像を復号し、前記復号ステップによって、前記画像の各パスで、リードおよび／またはライトストライドを構成する、復号構成ステップを含むことを特徴とする。
【００１７】
１つの実施形態においては、復号された画像は、メモリに格納される。
【００１８】
１つの実施形態においては、前記復号構成ステップは、復号された画像内の欠落マクロブロックを検出し、このような検出を、前記復号ステップの構成に使用するための欠落マクロブロック検出を含む。
【００１９】
１つの実施形態においては、ストライド構成は、前記ストライドを２倍にすることで、各パスで変更される。
【００２０】
１つの実施形態においては、フル画像が、各パスで復号される。
【００２１】
１つの実施形態においては、前のパスの間に復号されたマクロブロックは、続くパスでは不変のままとされる。
【００２２】
１つの実施形態においては、復号できないか、まだ復号されていないマクロブロックは、ダミーブロックで埋められる。
【００２３】
１つの実施形態においては、前記復号構成ステップは、ビットストリームから復号または推測されたフラグが、前記画像がインターレースであることを示す値に設定されている場合、画像ベースで作動される。
【００２４】
本発明は、また、コンピュータプログラム製品に関し、コンピュータプログラム製品は、前記プログラムがプロセッサによって実行された際に、上述の復号方法を実施するためのプログラム命令を備える。
【００２５】
本発明は、また、本発明に係るビデオデコーダを含む携帯装置に関する。
【００２６】
本発明は、上述のビデオデコーダが有利に実施される携帯電話において、ＭＰＥＧ−４およびＤｉｖＸストリームなどのビデオ規格の再生に適用を見出す。
【発明を実施するための形態】
【００２７】
本発明の追加の目的、特徴および利点は、以下の詳細な説明を読むことにより、また添付の図面を参照して、明らかとなるであろう。
【００２８】
以下の説明では、当業者に周知の機能または構成は、不用な詳細において本発明を曖昧にするため、詳細には述べないものとする。
【００２９】
コード化においてインターレース画像が用いられる場合、逆ＤＣＴは、テクスチャ情報と共に各マクロブロック向けのビットストリーム内に含まれるｄｃｔ＿ｔｙｐｅと呼ばれる構文要素で規定されるように、フレームＤＣＴまたはフィールドＤＣＴのいずれかとすることができる。特定のマクロブロックに対して、ｄｃｔ＿ｔｙｐｅフラグが０に設定されると、マクロブロックは、フレームコード化され、輝度データのＤＣＴ係数が、２フィールドからのラインで交互に構成される８×８ブロックを符号化する。このモードは、図１に示されている。２つのフィールドＴＦおよびＢＦが、それぞれ、斜線部分と空白部分とで現されている。図１は、フレームＤＣＴコード化後のインターレースマクロブロックＭＢの８×８ブロックＢ１，Ｂ２，Ｂ３，Ｂ４のフレーム構造を示している。
【００３０】
特定のマクロブロックに対して、ｄｃｔ＿ｔｙｐｅフラグが１に設定されると、マクロブロックは、フィールドコード化され、８×８ブロックが１フィールドのみのデータで構成されるように、輝度データのＤＣＴ係数が形成される。このモードは、図２に示されている。図２は、フィールドＤＣＴコード化後のインターレースマクロブロックＭＢの８×８ブロックＢ１’，Ｂ２’，Ｂ３’，Ｂ４’のフレーム構造を示している。典型的な逆ＤＣＴでは、輝度ブロックＢ１’Ｂ２’，Ｂ３’およびＢ４’は、次いで、フレームマクロブロックへと逆に置換し戻す必要がある。ここで、一般に、特定のマクロブロックに対してフィールドＤＣＴが選択されたとしても、クロミナンステクスチャは、なおもフレームＤＣＴによってコード化されることが想起される。
【００３１】
動き補償は、また、各マクロブロックに対して、フレームベースまたはフィールドベースのいずれかとすることができる。この特徴は、ＰおよびＳ−ＶＯＰ（またはスプライト（Sprite）−ＶＯＰ）でのマクロブロックにおいて、非グローバル動き補償（ＧＭＣ：global motion compensation）マクロブロックに対して、ｆｉｅｌｄ＿ｐｒｅｄｉｃｔｉｏｎと呼ばれる構文要素によって規定されている。事実上、グローバル動き補償は、インターレース画像においては常にフレームベースであることに留意すべきである。
【００３２】
ｆｉｅｌｄ＿ｐｒｅｄｉｃｔｉｏｎフラグが０に設定された場合、ノンインターレースの場合と同様に、非ＧＭＣ動き補償が行われる。これは、１−ＭＶモードでの１６×１６ブロックに適用される単一の動き補償ベクトル、または４−ＭＶモードでの８×８ブロックに適用される４つの動きベクトルのいずれかで行うことができる。クロミナンス動きベクトルは、常に、輝度動きベクトルから推測される。ｆｉｅｌｄ＿ｐｒｅｄｉｃｔｉｏｎフラグが１に設定された場合、各フィールドに１つずつ、各フィールドの１６×８ブロックに適用される、２つの動きベクトルによって、非ＧＭＣブロックが予測される。フィールドＤＣＴのケースでのように、予測されたブロックは、動き補償の後に、フレームマクロブロックに置換し戻されなければならない。
【００３３】
さらに、フィールドベース予測は、４：２：０インターレースカラーフォーマットにおける１つのフィールドにのみ対応する、２つのうち１つのクロマラインの置換によって、結果としてクロミナンスブロックに対して８×４予測を生じ得る。
【００３４】
符号化の間、非ＧＭＣマクロブロックでは、フレームおよびフィールドＤＣＴならびにフレームおよびフィールド動き予測を、互いに独立して適用することができる。表１は、ＧＭＣマクロブロックを除いたＡＳＰストリームのＩ−、Ｐ−およびＳ−ＶＯＰにおいて生じ得る、異なる組合せをまとめている。
【表１】
2008543207.tif 000003
【００３５】
図３は、ビットストリームＢＳを、ビデオ信号の画像Ｐに復号するためのビデオデコーダＤＥＣを概略的に表している。ビットストリームは、プログレッシブおよびインターレースでコード化されたマクロブロックを含む可能性が高い。デコーダＤＥＣは、プログレッシブでコード化されたマクロブロックを復号するための復号ユニットＤＥＵを含んでいる。これは、ＭＰＥＧ−４シンプルプロファイル（Simple Profile）復号機能向けのケースであり、この機能は、フレームベース８×８逆ＤＣＴのみを再構築し、輝度チャンネルに対して１６×１６または８×８フレームベースブロックを、クロミナンスのチャンネルに対して８×８ブロックを、動き補償することができる。
【００３６】
タイプ７および８（図１を参照）のマクロブロックの動き補償は、本発明に係るビデオデコーダで実施されるような復号ユニットＤＥＵにとっては特に問題であり、それは、図４に示されるように、この動き補償がフィールドベースであり、輝度チャンネルに対して２つの１６×８フィールド画素ＬＴＦおよびＬＢＦを置き換え、各クロミナンスチャンネルに対して２つの８×４フィールド画素ＣＴＦおよびＣＣＦを置き換える必要があるからである。同様に、タイプ２，４および６のマクロブロックは、直接サポートされず、それは、フィールドベースの逆ＤＣＴ動作が要求されるからである。
【００３７】
本発明に係るビデオデコーダは、復号ユニットＤＥＵのリードおよびライトストライドＲ／Ｗ  ＳＴＲを利用することが可能な復号構成ユニットＤＣＵを含む。本発明に係る構成ユニットＤＣＵは、個別のフィールドで構成された画素を読み書きすることを可能にする。
【００３８】
輝度画素に対するリード動作のストライドを単純に２倍にすることによって、フレームベース表現でのデータを再構築（書き込み）しながら、復号ユニットに、基準テクスチャからの１フィールドのみに対応する１つおきのラインを読ませることが可能である。その８×８動き補償能力を用いて、図１の右側に示されるように、フレームデータの８×８ブロックを直接再構築すること、および図２の右側に示されるように、フィールドデータの８×８ブロックを直接再構築することが、次いで可能となる。よって、復号ユニットＤＥＵの変化する構成は、タイプ３，４，５，６の輝度およびクロミナンスについて、およびタイプ７および８では輝度のみについての、動き予測の必要性をカバーすることが可能である。
【００３９】
ライトストライドを変えることにより、フレームベースのやり方ではラインごと、またはフィールドベースのやり方では１つ置きのラインのいずれかでデータを書き込むことによって、画像を再構築することができる。これは、復号ユニットＤＥＵが、フィールドを再インターレース化することを可能にする。
【００４０】
復号ユニットの構成におけるこのような変化は、マクロブロックの長方形ブロックの冒頭でのみ、行うことができる。各マクロブロック向けのリードおよび／またはライト動作に対するストライド値Ｒ／Ｗ  ＳＴＲを変えることは可能でない。
【００４１】
よって、復号構成ユニットＤＣＵは、復号ユニットを、単一画像に対して複数回作動させ、各パスでストライド構成を変化させながら、マルチパスで画像を復号する。これは特に、先行するパスで使用されるストライド構成によって復号できない１つまたはいくつかのマクロブロックタイプを復号することを可能にする。
【００４２】
各パスにおいて、単一のメモリＭＥＭ領域で、フル画像Ｐ［１］またはＰ［２］が復号され、ハードウェアが予期する規則的なデータフローに追従する。前のパスの間に復号されたマクロブロックは不変のままとされ、復号できないマクロブロックおよびまだ復号されていないマクロブロックは、ダミーブロックで埋められる。
【００４３】
表１の全てのタイプは、いくつかのリード／ライトストライド組合せに関連しており、全てのマクロブロックは、同じ組合せを共有するマクロブロックが同一パスの間に再構築されるように、再編成することができる。専用の処理ユニットＰＲＵを用いて、いくつかの処理をサポートし、例えば、各フィールドに対して別個の動き補償ベクトルを有するタイプ７および８のマクロブロックを処理する。このような専用処理ユニットは、どのタイプのマクロブロックを復号すべきかに依存して、使用されるか、または使用されない。
【００４４】
図５に示すように、第１のパスＦＰは、フル画像サイズを復号するが、現在のリード／ライトストライドでは復号できないものについては、斜線ブロックで表されたダミーブロックを残す。第２のＳＰおよび第３のＴＰパスは、異なるストライドによって他のマクロブロックを処理するが、前に再構築されたマクロブロックを、メイン画像Ｐにおいて不変のままにする。よって、各パスは、同じメモリ領域でフル画像Ｐを復号する。各パスにおいて、ストライドは、復号ユニットＤＥＵに正しい情報を渡して前に復号されたマクロブロックを画像メモリ領域で不変のままとしながら、新しいタイプのマクロブロックを復号できるように変更される。これは例えば、前に復号されたデータを変えずに単に再コピーする、動きベクトルを渡すことで行われる。
【００４５】
有利な実施形態において、画像Ｐは、プロセスの最後にある様々なメモリ位置からマクロブロックを再配列することを必要とせずに、単一のメモリ領域内でプログレッシブに再構築され、それは、既に復号されたマクロブロックは、復号された画像内でそれぞれの位置に残され、現在のマクロブロックは、画像Ｐ内でのそれらの最終位置で復号されるからである。フィールドコード化情報を再構築する場合、各フィールドに対して個別のパスが使用され、復号ユニットＤＥＵによって復号された各マクロブロックの画素が、縦に配置された一対のマクロブロックを横断して、単一のフィールドを埋める。
【００４６】
２パス復号の例が、以下に示される。
【００４７】
第１のパスは、フレームベースの予測およびフレームＤＣＴに焦点を合わせる。リードおよびライトストライドは、よって、フレームベースの表現向けに設定される。これは、シンプルプロファイル（Simple Profile）復号ユニット加速を用いて、以下のタイプによりフル画像を再構築する。
・タイプ１：イントラフレームマクロブロック。
・タイプ３および５：フレームテクスチャによるフレーム予測マクロブロック。
・タイプ４および６：マクロブロックのフレームベース動き補償部分のみ、フィールドテクスチャがビットストリームに存在する場合であっても、フィールドテクスチャを加えない。
・タイプ７：フレームテクスチャマクロブロックによるフィールド予測が、２つのインスタンスの復号を用いて、専用の処理ユニットＰＲＵで再構築され、ここで、１つでなく２つのマクロブロックが復号され、第１のマクロブロックは、１−ＭＶモードで上端のフィールド動きベクトルによって復号され、第２のマクロブロックは、下端のフィールド動きベクトルによって復号される。完了すると、第１のマクロブロックは、無関係の下端のフィールドと共に、正しい上端のフィールドの画素を保持し、第２のマクロブロックは、無関係の上端のフィールドと共に、正しい下端のフィールド画素を保持する。第２のパスも、後に、マルチインスタンスを再組み立てし、正しいタイプ７マクロブロックを形成する。
・タイプ８：２つのマクロブロックインスタンスを用いて、フィールドベース動き補償のみが行われる。第２のパスも、後に、これらを再組み立てする。
・他のタイプ：低コスト動作を用いて、まだ復号できないマクロブロックの空いたスペースが埋められる。
【００４８】
この時点で、いくつかのマクロブロックインスタンスにおけるフィールドベース動き予測を含む全ての動き予測が行われている。
【００４９】
第２のパスは、フィールドベースのリード／ライトストライドを使用し、また、上端のフィールドに対して１つ、下端のフィールドに対して１つの２つのサブパスを使用してもよい。参照画像は、第１のパスで再構築された画像に設定され、これにより、復号ユニットは、既に復号されたブロックを変更せずに再コピーできる。全ての動き予測が既に行われているため、アンカー画像はもはや参照されない。
・タイプ１，３および５：前のマクロブロックが、復号ユニットによって、十分な動きベクトルで、ＤＣＴテクスチャを加えずに、４−ＭＶモードを用いて単に再コピーされる。
・タイプ２：フィールドＩＮＴＲＡマクロブロックが、復号ユニットＤＥＵによって再構築される。
・タイプ４および６：フィールドＤＣＴテクスチャが、第１のパスの間に形成された予測に加えられる。
・タイプ７：マクロブロックが、フィールドベース動き補償を用いて、それぞれのインスタンスから再インターレース化される。
・タイプ８：マクロブロックが、タイプ７マクロブロックのように再組み立てされ、フィールドベースＤＣＴが、動き予測に加えられる。
【００５０】
この第２のパスの最後に、最終的な正しくインターレース化された画像が得られている。
【００５１】
マクロブロックを一度に、すなわちマクロブロックごとに４つの８×８ブロックを処理し、フィールドベースモードでライトストライドを２倍にして、マクロブロックを書き込むやり方で、復号ユニットが設計されている場合、ハードウェアが、１６×３２サイズの領域を埋める可能性が高い。このサイズは、図６に示されるように、インターレースマクロブロック対ＭＢＰを横断して１６×３２画素を占有するフレーム構造内で、フィールドとして書かれた４つの８×８ブロックＴＦＭＢおよびＢＴＭＢに対応する。従って、インターレース情報の再構築を、各フィールドＴＦおよびＢＦに１つずつ、２つのサブパスに分割することが必要であり、復号ユニットによって復号された各マクロブロックＴＦＭＢおよびＢＦＭＢが、縦に配置された２つのマクロブロックＭＢＰにおいて、上端または下端フィールドＴＦおよびＢＦを実際に埋めるように、データが再合成される。前の説明の第２のステップは、実際に、２つのサブステップで構成されてもよく、各ステップは、画像全体に対して単一のフィールドを復号する動作を保持する。再インターレース化の間に、復号ユニットによって復号された各マクロブロックは、フィールドベースストライドで書き込まれた場合、マクロブロック対を横断して単一のフィールドを埋める。
【００５２】
本発明は、携帯電話のような携帯装置でのビデオ信号の処理に、特に関連がある。ＭＰＥＧ−４またはＤｉｖＸストリームを、よって、ＳＰ復号ユニットを再使用することによって処理し、ＡＳＰストリームを復号することができる。
【００５３】
本発明は、上述の実施形態に限定されず、添付の特許請求の範囲で定義されるように、本発明の要旨および範囲から逸脱せずに、変形および修正が可能であることを理解すべきである。これに関して、以下に結びの注釈が示される。
【００５４】
ハードウェアまたはソフトウェアの単一のアイテムが、いくつかの機能を実行できるという条件で、ハードウェアまたはソフトウェアあるいはその両方のアイテムによって、本発明に係る方法の機能を実施する数多くの方法がある。ハードウェアまたはソフトウェアあるいはその両方のアイテムの組立品が、機能を実行し、これにより、本発明に係る処理の方法を修正することなしに、単一の機能を形成することは、除外されない。
【００５５】
前記ハードウェアまたはソフトウェアアイテムは、有線の電子回路を用いるか、またはそれぞれ適切にプログラムされた集積回路を用いるなど、いくつかのやり方で実施することができる。
【００５６】
以下の特許請求の範囲におけるどの参照符号も、請求項を限定するものとは解釈されない。動詞“含む”または“備える”およびその活用形の使用は、いずれかの請求項で定義されるもの以外のどのようなステップまたは要素の存在も除外しないことが明らかである。要素またはステップに先行する冠詞“ａ”または“ａｎ”は、複数のこのような要素またはステップの存在を除外しない。
【図面の簡単な説明】
【００５７】
【図１】図１は、フレームＤＣＴコード化におけるマクロブロック構造を示している。
【図２】図２は、フィールドＤＣＴコード化におけるマクロブロック構造を示している。
【図３】図３は、本発明に係るビデオデコーダを表している。
【図４】図４は、上部が輝度に、下部がクロミナンスに関連しており、各フィールドに関連付けられた動き補償ベクトルを表すフィールド予測マクロブロックに対するフィールドベース動き補償を示している。
【図５】図５は、本発明に係るマルチパスに沿ったフィールド予測マクロブロックの再構築を示している。
【図６】図６は、本発明の有利な実施の例を示している。
【図１】
2008543207.tif 000004
【図２】
2008543207.tif 000005
【図３】
2008543207.tif 000006
【図４】
2008543207.tif 000007
【図５】
2008543207.tif 000008
【図６】
2008543207.tif 000009
【国際調査報告】
2008543207.tif 000010
2008543207.tif 000011
2008543207.tif 000012
2008543207.tif 000013