(57)【要約】  例えば無線フロントエンドからの、信号電力の変動を受けやすいアナログ入力信号から所望信号を分離するための信号受信処理装置である。本装置は、可変利得増幅器およびディジタル信号をディジタル信号プロセッサに供給するためのアナログ−ディジタル変換器を具え、ディジタル信号プロセッサはディジタルフィルタを含む。本装置は、アナログ−ディジタル変換器及び／又は信号システムプロセッサユニットのフィルタリング精度を入力信号の信号品質に依存して調整する制御ユニットを具える。
2008517511.tif 000002
【特許請求の範囲】
【請求項１】
信号電力の変動を受けやすいアナログ入力信号を所望信号の分離のためにディジタル的に処理する信号処理装置において、当該装置は、
アナログ入力信号を処理すべきディジタル信号に変換するアナログ−ディジタル変換器と、
前記アナログ−ディジタル変換器からのディジタル信号をディジタル的に処理するディジタル信号プロセッサとを具え、
前記ディジタル信号プロセッサが、ディジタルフィルタと、前記アナログ−ディジタル変換器およびディジタル信号プロセッサの少なくとも一つのフィルタリング精度を前記入力信号のシステム品質に依存して調整する制御ユニットとを具えることを特徴とする信号処理装置。
【請求項２】
前記アナログ−ディジタル変換器は、ループフィルタを具えるループを含み、前記制御ユニットは、前記ループフィルタのフィルタリング精度を調整するように構成されていることを特徴とする請求項１記載の装置。
【請求項３】
前記ループフィルタは、複数のループユニットの列を具え、そのループユニットの数に関連するフィルタ次数のループフィルタを構成し、前記制御ユニットは、少なくとも1つのループユニットを活性化または不活性化することによりフィルタ次数を調整することによって前記ループフィルタのフィルタリング精度を調整するように構成されていることを特徴とする請求項２記載の装置。
【請求項４】
前記ループユニットの列は積分器およびフィードフォワードユニットを具え、前記制御ユニットは、少なくとも１つの積分器を活性化または不活性化し、次いで少なくとも１つのフィードフォワードユニットを調整するように構成されていることを特徴とする請求項３記載の装置。
【請求項５】
前記アナログ−ディジタル変換器はシグマ−デルタ変換器であり、前記ループフィルタは量子化器に結合されたアナログループフィルタであることを特徴とする請求項２記載の装置。
【請求項６】
前記制御ユニットは、前記ディジタル信号プロセッサ内のディジタルフィルタの少なくとも1つのフィルタセクションを活性化または不活性化することによってフィルタリング精度を調整するように構成されていることを特徴とする請求項１記載の装置。
【請求項７】
前記ディジタルフィルタは、複数のセクションおよび対応するフィルタリング係数を有し、前記制御ユニットは、前記セクションの数及び／又は前記フィルタリング係数の数を調整することによってフィルタリング精度を調整するように構成されていることを特徴とする請求項６記載の装置。
【請求項８】
前記制御ユニットは、前記ディジタルフィルタで処理すべきディジタル信号の値を表すワードのビット数を調整することによってフィルタリング精度を調整するように構成されていることを特徴とする請求項１記載の装置。
【請求項９】
前記制御ユニットは、前記入力信号の信号品質としてシステム電力または干渉レベルを検出することを特徴とする請求項１記載の装置。
【請求項１０】
請求項１−９のいずれかに記載のディジタル信号処理装置と、アナログ入力信号を供給する受信ユニットとを具えることを特徴とする通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号電力の変動を受けやすいアナログ入力信号を所望信号の分離のためにディジタル的に処理する信号処理装置に関する。
本発明は、更に、前記アナログ入力信号をディジタル的に処理する装置を具えるモバイル通信装置に関する。
本発明は、ディジタル信号処理のためのアナログ−ディジタル変換の分野、特に、信号受信機において、低電力消費で受信入力信号から所望信号を分離するためにダイナミックレンジを調整する技術に関する。
【背景技術】
【０００２】
特許文献１に、ディジタル通信受信機装置においてアナログ−ディジタル変換器（ＡＤＣ）、特にシグマ−デルタ（ＳΔ）型の変換器を含むプログラマブルダイナミックレンジ受信機が開示されている。このような通信システムにおいては、信号受信機装置は信号電力の変動を受けやすいアナログ入力信号を受信し、該入力信号は他の信号成分から分離すべき情報信号成分を含んでいる。低減電力消費で所要レベルの性能を提供するプログラマブルダイナミックレンジ受信機が記載されている。受信機内のシグマ−デルタＡＤＣは複数のループを具える。各ループは所定のダイナミックレンジ性能を提供する。これらのループは所要のダイナミックレンジに基づいてイネーブルまたはディセーブルすることができる。シグマ−デルタＡＤＣは可調整バイアス電流を具えるものとして設計することもできる。バイアス電流を調整することにより、最小の電力消費でシグマ−デルタＡＤＣにより所要のダイナミックレンジを与えることができる。高いダイナミックレンジが必要とされないときはシグマ−デルタＡＤＣの基準電圧を減少させることができ、これによりシグマ−デルタＡＤＣおよびサポート回路に低バイアス電流を許容することが可能になる。シグマ−デルタＡＤＣのダイナミックレンジはサンプリング周波数に比例するオーバサンプリングレシオの関数でもある。高いダイナミックレンジは高いサンプリングレシオを必要とする。高いダイナミックレンジが必要とされないときは、サンプリング周波数を下げることができる。更に、シグマ−デルタＡＤＣのダイナミックレンジは受信機装置の動作モードに依存して設定することもできる。しかし、ダイナミックレンジを調整する既知の方法は十分にフレキシブル且つ正確でなく、追加の回路を必要とする。
【０００３】
【特許文献１】国際公開第９９／３０４２７号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、電力消費を低減するためにダイナミックレンジを入力信号の品質に適応させるフレキシブルな手段を有するアナログ入力信号の電力処理装置を提供することにある。
【課題を解決するための手段】
【０００５】
この目的のために、本発明の第１の態様によれば、頭書に記載のアナログ入力信号をディジタル的に処理する装置は、アナログ入力信号を処理すべきディジタル信号に変換するアナログ−ディジタル変換器と、前記アナログ−ディジタル変換器からのディジタル信号をディジタル的に処理するディジタル信号プロセッサとを具え、前記ディジタル信号プロセッサが、ディジタルフィルタと、前記アナログ−ディジタル変換器およびディジタル信号プロセッサユニットの少なくとも一つのフィルタリング精度を前記入力信号のシステム品質に依存して調整する制御ユニットとを具えることを特徴とする。
【０００６】
上記の目的のために、本発明の第２の態様によれば、頭書に記載の通信装置は、上記のアナログ入力信号をディジタル的に処理する装置と、前記アナログ入力信号を供給する受信ユニットとを具えることを特徴とする。
【０００７】
本願発明の手段は、入力信号の品質に適応するフィルタリング精度を与えることにより入力信号を調整する効果を奏する。これにより、弱い入力信号またはたかい雑音または妨害レベルに対して高い複雑度のフィルタリングが設定され、明確で強く高品質の入力信号に対して低複雑度のフィルタリングが設定される。高品質入力信号に対してフィルタリングに必要とされる電力量が減少する。
【０００８】
本発明は、以下の認識にも基づくものである。既知の解決方法では、通常、ＡＤＣの基準電圧を調整するか、マルチループシグマ−デルタＡＤＣのループをスイッチオフするか、バイアス電流またはサンプリング周波数の調整によりシグマ−デルタＡＤＣの動作速度を調整することにより信号を処理している。しかし、本発明者は、例えばＡＤＣまたはディジタル信号プロセッサ内のフィルタの次数を調整することにより、または、入力信号を表すディジタルワードのビット数を調整することによりフィルタリング精度を調整することによって、ダイナミックレンジを調整し電力消費を低減する一層フレキシブルなツールを得ることができることを確かめた。
【０００９】
本発明装置の一実施例では、前記アナログ−ディジタル変換器はループフィルタを具えるループを含み、前記制御ユニットは前記ループフィルタのフィルタリング精度を調整するよう構成する。特定の実施例では、前記ループフィルタは、複数のループユニットの列を具え、そのループユニットの数に関連するフィルタ次数のループフィルタを構成し、前記制御ユニットは、少なくとも1つのループユニットを活性化または不活性化することによりフィルタ次数を調整することによって前記ループフィルタのフィルタリング精度を調整するよう構成する。この実施例は、悪い入力信号状態に対処するために複雑な高次ループフィルタをアナログ−ディジタル変換器内に得ることができるが、中または高品質の入力信号に対してフィルタの次数を容易に下げることができ、電力消費を十分に低下させることができる利点を有する。
【００１０】
本発明装置の一実施例では、前記制御ユニットは、ディジタル信号プロセッサ内のディジタルフィルタの少なくとも1つのフィルタセクションを活性化または不活性化することによってフィルタリング精度を調整するように構成する。フィルタセクションは、ディジタル積分器、乗算器、遅延線などを具えることができる。本発明者は、ディジタル処理は全能力で動作するとき大きな電力を必要とすることを確かめた。フィルタセクションまたはフィルタリングステップを減少させると所要の処理能力が減少する。この実施例は、ディジタル信号プロセッサを低クロック速度で動作させることを可能にし、また一時的に待機モードへ切り換えることを可能にする利点を有する。
【００１１】
本発明デバイスの一実施例では、前記制御ユニットは、ディジタルフィルタで処理すべきディジタル信号を表すワードのビット数を調整することによってフィルタリング精度を調整するように構成する。本発明者は、ディジタル処理は全能力で動作するとき大きな電力を必要とすることを確かめた。ビット数を減少させるとディジタル信号プロセッサを低処理能力で動作させることが可能になり、所要電力消費の減少が得られ有利である。
【００１２】
本発明装置の他の好適実施例は従属請求項に記載されており、それらの記載をここに援用する。
【００１３】
本発明のこれらの特徴及び他の特徴は以下に例示する実施例及び添付図面を参照すると明らかになる。
【発明を実施するための最良の形態】
【００１４】
図１は調整可能なフィルタリング精度を有する受信機装置の構成図を示す。本装置は無線周波数フロントエンド１２に結合されたアンテナ１１を有する。フロントエンド１２からのアナログ信号は自動利得制御を有する増幅器１３に供給され、この自動利得制御は、例えば増幅器１３の出力にあるアナログ信号強度検出器回路で信号電力を測定することにより達成される。増幅器は増幅したアナログ信号をアナログ−ディジタル変換器１４（ＡＤＣ）に供給し、この変換器がディジタル信号をディジタル信号プロセッサ１５に供給する。ディジタル信号プロセッサは入力端子で受信された入力信号から所望信号を分離するためにディジタルフィルタを含む。このようなディジタル化受信機構成では、ＡＡＤＣは希望チャネルの情報信号をディジタル領域に変換するために受信機チェーン内のどこに設けてもよい。このディジタル化はよりフレキシブルな受信機構成をもたらし、例えばチャネルフィルタリング及び復調をディジタル領域で行うことができる。図中のRＦフロントエンド１２は希望チャネルを含む受信無線信号をＩＦ周波数（零であることもある）に変換し、さらに隣接チャネル及び妨害を減衰させるために増幅及びチャネルフィルタリングのような予備信号調整も行う。希望チャネルの信号強度が小さすぎるまたは大きすぎる場合には、ＡＧＣ増幅器１３を用いて入力信号を増幅又は減衰し、入力信号をディジタル領域に適切に変換できるように調整する。これは、希望信号をＡＤＣの最大入力レベルにできるだけ近づけて、ＡＤＣの雑音寄与分をできるだけ小さくすることを意味する。
【００１５】
モバイル通信用のハンドセットおよびＴＶなどの他の通信装置では、フィルタや増幅器などのアナログ機能ブロックをディジタル領域内に含めるためにＡＤＣをアンテナにより近い位置に移す傾向にある。このようにすると、高い集積レベルのフレキシブルなシステムが低コストで少数の構成素子で得られる。
【００１６】
電気通信マーケットにおける別のトレンドは、同じ受信機チップで複数の通信標準（例えばＧＳＭ，ＥＤＧＥ，ＣＤＭＡおよびＵＭＴＳ）を受信可能にすることである。異なる標準は異なる帯域幅およびダイナミックレンジ要件を有する。これらのトレンドの結果、ＡＤＣおよび後続のシステム処理はこれらの帯域幅およびダイナミックレンジ要件のすべてを処理可能にする必要がある。
【００１７】
更に、ＡＤＣをアンテナにより近い位置へ移すことはＡＤＣの入力ダイナミックレンジが増大する問題を生ずる。この場合、ＡＤＣは、慣例の受信機構成ではアナログプレフィルタにより除去される大きな妨害信号に対処する必要がある。自動利得制御増幅器１３の範囲は限定することもでき、また可変利得制御部はＡＤＣまたはディジタル領域に移すこともできる。従って、ダイナミックレンジ要件はディジタルフィルタにも適用され、面積と電力を消費することになる。携帯電池式アプリケーション、例えば携帯電話では、待機時間を増大するために低電力消費が重要である。
【００１８】
上記の問題に対処する本発明の方法は、信号処理装置内の種々のフィルタの１つ以上をスケーラブルにすることにより信号処理のダイナミックレンジを適応させることにある。ＡＤＣのダイナミックレンジは、妨害が受信機チェーン内の信号完全性を損ねないとともに許容ビットエラーレートを達成できるように入力信号をディジタル領域に変換すべくフィルタリング精度を適応させることにより設定される。大きな妨害または隣接チャネルがない場合には、ＡＤＣ及び／又はディジタルフィルタのダイナミックレンジが低減され、電力の節約が得られる。この場合には、希望チャネルはＡＤＣおよびディジタルフィルタリングにより容易に分離される。妨害が増大すると、ＡＤＣおよびディジタルフィルタリングがそのフルダイナミックレンジ及びフィルタ複雑性に設定され、妨害の大きさの決定後に、信号処理のダイナミックレンジが節電のために再びスケールダウされる。
【００１９】
問題は、信号処理のダイナミックレンジをアナログ−ディジタル変換器およびディジタル信号プロセッサにより入力信号の異なる品質にどのように適応させるかである。そのために装置は、信号処理のフィルタリング精度をアナログ−ディジタル変換器４内でアナログフィルタ制御信号１７により及び／又はディジタル信号プロセッサ１５内でディジタルフィルタ制御信号１８により調整する制御ユーザ１６を含む。制御ユニット１６はディジタル信号プロセッサ１５に結合され、入力信号の信号品質を表す品質信号１９を受信する。信号品質は所望信号の信号電力、入力信号に対する他の信号の妨害レベル、雑音レベルなどとすることができる。制御ユニットは信号品質を検出し、後に詳述するように、１つ以上のフィルタの次数を調整することにより、あるいは、ディジタルフィルタリングの計算精度を調整することによりフィルタリング精度を調整する。ＡＧＣ増幅器１３も制御ユニット１６からのディジタル制御信号により制御することができる点に注意されたい。フィルタリング精度を調整する第１のオプションは、アナログ−ディジタル変換器内のループフィルタの次数を調整するものである。
【００２０】
図２はシグマ−デルタアナログーディジタル変換器を示す。シグマ−デルタ変換器は、伝達関数Ｈを有するループフィルタ４２、アナログ信号をサンプル周波数ｆｓでサンプリングするサンプリングユニット４３及びその後段の量子化器Ｑを有し、出力信号Ｙを出力する。サンプリング周波数ｆｓは：
ｆｓ＝ＯＳＲ・２・ｆBW
により設定される。ここで、ＯＳＲは出力サンプルレートを示し、ｆBWは所要の帯域幅を示す。ループは、ディジタル−アナログ変換器（ＤＡＣ）４５と入力信号Ｘ及びＤＡＣ４５からの帰還信号を受信する加算ノード４１とを経て帰還を与える。シグマ−デルタ変調器は、図６に示すように、信号帯域幅内の量子化雑音を抑圧するノイズシェーピングをもたらし、入力信号を無傷のままにする。
【００２１】
図３はシグマ−デルタアナログ−ディジタル変換器の詳細モデルを示す。図２と同様に、入力ノード４１とループフィルタ４２が設けられているが、ディジタル出力信号Ｙの入力ノード４１への帰還は直接接続により示されている。量子化器Ｑ４７のモデルは雑音源Ｎおよび利得係数Ｃとして詳細に示されている。出力Ｙは：
【数１】
2008517511.tif 000003
で定義される。Ｃ・Ｈが十分に大きい場合、出力信号Ｙは入力信号Ｘに等しくなり、追加の雑音成分は１／Ｈ、即ち図４に特定の実施例として示されるループフィルタによりノイズシェープされる。
【００２２】
図４はアナログ−ディジタル変換器用の調整可能なフィルタリング精度を有するループフィルタを示す。このループフィルタは一連のループユニット、即ち直列に接続された積分器ユニット６１，６２，６３，６４を具える。各積分器ユニットの出力はそれぞれの増幅ユニット６７，６８，６９，６５を経て加算ユニット６６に結合される。各増幅ユニット６７，６８，６９，６５の増幅係数はそれぞれa1，a2．a3，a4で示す。スイッチングユニット３１が第２のループフィルタ遊６２に結合され、第１のループユニット６１の出力信号または第２のループユニット６２の出力信号を第３のループユニット６３の入力に切り換える。第２のスイッチングユニット３２が、第２の増幅ユニット６８の出力を加算ユニット６６へ接続または切断すべく設けられる。両スイッチングユニット３１，３２は、信号品質に依存して、制御ユニット１６により供給されるフィルタ精度信号により制御され、第２のループユニット６２と対応するぞユニット６８とをバイパスする。異なるループユニット、１つ以上の他のループユニットおよび増幅ユニットにも同様のスイッチングユニットを設けてそれぞれのループユニットを活性化及び／又は不活性化してもよい点に注意されたい。スイッチングユニットは、不活性化またはバイパスされるユニットの電力消費を実際に低減させ、好ましくは残留電力消費を零に低減させるために設けられる。
【００２３】
本例のループフィルタは４次のフィルタであり、図に示すような積分器とフィードフォワード係数とから成る。積分器の数はノイズシェーピングの次数を決定する。スイッチングユニットによって、フィルタの次数は、例えば上述したように３次フィルタに調整される。他のフィルタ、例えば帯域通過フィルタまたはもっと複雑なフィルタ構造を使用することもできる点に注意されたい。後に、得られる伝達関数の一例について図７を参照して説明する。
【００２４】
図５はループフィルタおよびシグマ−デルタ変調器の閉ループの伝達関数を示す。ループフィルタ伝達関数は明確な低域通過特性を有する上位曲線７１で示されている。水平軸は周波数を示し、垂直軸は応答を示す（左垂直軸にはｄＢ単位で利得が示されている）。４次のループフィルタは図に示すように１ディケードに対して８０ｄＢの利得差に相当する。信号伝達関数ＳＴＦは曲線７２で示され、
【数２】
2008517511.tif 000004
に基づく。ノイズシェーピング伝達関数ＮＴＦは曲線７３で示され、
【数３】
2008517511.tif 000005
に基づく。図から明らかなように、シグマデルタ変調器はノイズシェーピングを用いて信号帯域内の量子化雑音を抑圧し、入力信号を無傷のままにする。
【００２５】
図６はシグマデルタ変換器の出力スペクトルを示す。水平軸は周波数を示し、垂直軸はアナログ−ディジタル変換器の応答を示す。スペクトルに対して使用される帯域幅（ＲＢＷ）は１０ｋＨｚである。所望情報チャネルを含む入力信号に対する上述のノイズシェーピングは変換された入力信号曲線８１で示される。この場合も１ディケードに対して８０ｄＢの利得差から４次ループフィルタのノイズシェーピングが明らかである。
【００２６】
図７は、入力信号および種々のフィルタ精度における伝達関数を示す。シグマデルタ変調器内のるフィルタの次数は所要のダイナミックレンジに適応化される。ディジタルフィルタの伝達関数への効果は以下の通りに図に示されている。帯域幅は、下位曲線２４により示される高次フィルタ、中位曲線２５で示される中次数フィルタおよび上位曲線２６で示される低次フィルタによって決定される。大きな矢印２７は、ノイズフロアがスケールアップされ、これによりダイナミックレンジが有効に決定される効果を示している。第１の所望信号５１は低品質であり、曲線２４の低ノイズフロアにてダイナミックレンジ５４を必要とする。第２の所望信号５２は中品質であり、中位曲線２５の中ノイズフロアにてダイナミックレンジ５５を必要とする。第３の所望信号５３は高品質であり、高位曲線２６の高ノイズフロアにてダイナミックレンジ５６を必要とする。従って、所望信号が十分な品質を有する場合、即ち雑音に対して十分に強い場合には、ディジタルフィルタは帯域外の妨害または隣接チャネルに対して低度の抑圧を必要とし、活性化されるフィルタは簡単化され、電力消費が低下する。
【００２７】
上述した方法は、帯域通過シグマデルタ変調器、ナイキスト変換器などのような他のＡＤＣトポロジを有する装置にも有効である。例えば、ＡＤＣ内のフィルタは他の積分器または共振器セクションおよび調整可能な利得係数を有する他のフィードバックまたはフィードフォワードユニットを含むことができる。多くの好適なフィルタリング構造が、例えばハンドブック「Delta-Sigma Data Converters, Theory, design, and Simulation」、Steven R. Norsworthy 他、（ISBN0-7803-1045-4）から知られている。適用されたフィルタ回路のフィルタリング精度は所要の方法、例えば所要数のセクションを設定することによって、及び／又は、利得係数を調整することによって帯域通過特性を適応させることにより調整することができる。
【００２８】
一実施例では、シグマデルタ偏重記録担体内のループフィルタ次数または他のタイプのＡＤＣ内のフィルタリング精度のスケーリングを代替的にまたは付加的に行うために、ディジタルフィルタリングを処理すべき信号の品質およびダイナミックレンジに対して調整する。ディジタルフィルタは複数のセクションおよび対応するフィルタリング係数を有する有限インパルス応答とすることができる。制御ユニット１６を、セクション及び／又はフィルタ係数のビット数、即ちディジタル精度を調整することによりフィルタリング精度を調整するために設ける。伝達関数は、ディジタルフィルタ内のアクティブフィルタセクションの数を設定することにより調整できる。更に、信号値を計算するビット数を調整することもできる。実施例では、ディジタルフィルタは信号処理ソフトウエアで実現し、フィルタリング精度の調整は適切なソフトウエア関数またはパラメータ設定を選択することにより実現することができる。
【００２９】
例えばディジタルワードの幅を制限することによるディジタルフィルタ内の量子化雑音抑圧の低下のために、より多くの量子化雑音が信号帯域幅に折り返され、受信パスのダイナミックレンジを減少するが、高品質の入力信号に対しては妨害または隣接チャネルがないので、これは許容される。
【００３０】
本発明を、主として、ループフィルタを有するシグマデルタ型アナログ−ディジタル変換器に基づく実施例により説明したが、本発明は、いくつかのフィルタリング要素を有する任意のタイプのアナログ−ディジタル変換器を用いて実現できる点に注意されたい。更に、本明細書において語「具える」は他の構成要素またはステップを除外するものでなく、要素の前の語「１つの」は複数の素子の存在を除外することを意図するものでなく、また各請求項に付加された構成素子の符号は単なる参考で本願発明の範囲を限定するものではなく、また本発明はハードウエアとソフトウエアの両方で実現でき、いくつかの手段はハードウエアの同一要素で実現できる。更に、本発明は実施例にのみ限定されず、本発明は上述した構成要件の一つ一つまたはそれらの組み合わせに特徴を有する。
【図面の簡単な説明】
【００３１】
【図１】調整可能なフィルタリング精度を有する受信機装置を示す図である。
【図２】シグマ−デルタアナログ−ディジタル変換器を示す図である。
【図３】シグマ−デルタアナログーディジタル変換器の詳細モデルを示す図である。
【図４】アナログ−ディジタル変換器に使用する調製可能なフィルタリング精度を有するループフィルタを示す図である。
【図５】ループフィルタおよびシグマデルタ変調器の閉ループの伝達関数を示す図である。
【図６】シグマ−デルタ変換器の出力スペクトルを示す図である。
【図７】入力信号および異なるフィルタ精度における伝達関数を示す図である。
【図１】
2008517511.tif 000006
【図２】
2008517511.tif 000007
【図３】
2008517511.tif 000008
【図４】
2008517511.tif 000009
【図５】
2008517511.tif 000010
【図６】
2008517511.tif 000011
【図７】
2008517511.tif 000012
【国際調査報告】
2008517511.tif 000013
2008517511.tif 000014