(57)【要約】  半導体回路が集積されたフォトダイオードおよび製造方法  半導体回路を半導体ボディ内に製造し、内部で層構造体内にダイオードが形成されている別の基板と、ウェハボンディング方法によって接続する。貫通接続部を用いて、半導体ボディを通って、半導体回路がダイオードの接続部と接続される。
2008543096.tif 000002
【特許請求の範囲】
【請求項１】
モノリシック電気構成素子であって、
・結晶質半導体ボディ（ＨＬＫ）と、
・当該半導体ボディの下面に設けられた誘電性分断層（ＴＳ）と、
・当該分断層の下に設けられた、種々異なる部分層を含む層構造体（ＳＡ）と、
・前記半導体ボディの上面に構成された半導体回路（ＩＣ）と、
・前記層構造体内に構成されたダイオードと、
・当該ダイオードを電気的に前記半導体回路と接続させる、前記半導体ボディを通る貫通接続部（ＤＫ）と、
を有している
ことを特徴とするモノリシック電気構成素子。
【請求項２】
内部にダイオードが配置された層構造体（ＳＡ）は、少なくとも
・最下層としてのｎ＋ドーピングされた部分層と、
・ｎドーピングされた部分層と、
・ｐドーピングされた部分層および／またはｐ＋ドーピングされた接続ドーピング部と、
・半導体接合部と、
を有する、請求項１記載の構成素子。
【請求項３】
前記貫通接続部（ＤＫ）はホールとして構成されており、
当該貫通接続部は分断層（ＴＳ）を通って前記層構造体（ＳＡ）の最上層まで案内され、内部は金属化部（ＭＳ）によって内張されている、
請求項１または２記載の構成素子。
【請求項４】
前記層構造体（ＳＡ）の最上部分層において、比較的厚いｎドーピング部分層の上に、比較的薄いｐ＋ドーピングされた上方コンタクトドーピング部（ＯＫＤ）が設けられており、その隣に、ｎ＋ドーピングされた後面コンタクトドーピング部（ＲＫＤ）が設けられている、請求項１から３までのいずれか１項記載の構成素子。
【請求項５】
前記層構造体（ＳＡ）内で、ｎドーピングされた後面接続領域（ＲＡＧ）が、最下ｎ＋ドーピング部分層から、その上に設けられた全ての部分層を通って延在し、
少なくとも１つの貫通接続部（ＤＫ）が当該後面接続領域まで案内されている、請求項３または４記載の構成素子。
【請求項６】
ダイオードのアノードコンタクトが、ｐ＋ドーピングされた上方のコンタクトドーピング部（ＯＫＤ）を介して生成され、少なくとも１つの貫通接続部（ＤＫ）がｐ＋ドーピングされた当該コンタクトドーピング部まで案内されている、請求項４または５記載の構成素子。
【請求項７】
前記後面接続領域（ＲＡＧ）がダイオードの外縁に延在し、その側壁でトレンチ絶縁部（ＧＩ）によって、残りの層構造体（ＳＡ）から絶縁されている、請求項５または６記載の構成素子。
【請求項８】
それぞれ相互に接続されている、規則的に配置された多数のダイオードおよび半導体回路（ＩＣ）を含んでいる、請求項１から７までのいずれか１項記載の構成素子。
【請求項９】
前記個々のダイオードは、絶縁材料（ＧＩ）で充填されたトレンチ（ＩＧ）によって相互に絶縁されている、請求項８記載の構成素子。
【請求項１０】
前記ダイオードは、少なくとも部分的にエピタキシャルに構成されたシリコン部分層から構成されている、請求項１から９までのいずれか１項記載の構成素子。
【請求項１１】
構成素子の製造方法であって、
・結晶質半導体ボディ（ＨＬＫ）内に半導体回路（ＩＣ）を生成し、
・ＳＯＩ基板上に半導体接合部を有する層構造体（ＳＡ）を生成し、当該層構造体内にダイオードを生成し、
・前記半導体ボディおよびＳＯＩ基板を層構造体と、ウェハボンディング方法によって接続し、
・前記半導体ボディの上面から層構造体に達するコンタクトホール（ＫＬ）をエッチングによって生成し、内部を金属化し、ここで貫通接続部（ＤＫ）が生じ、
・前記層構造体内に生成されたダイオードを、前記半導体回路と電気的に接続する、
ことを特徴とする、構成素子の製造方法。
【請求項１２】
・ＳＯＩ基板を用い、当該ＳＯＩ基板は絶縁体（ＳＯ）上にｎ＋ドーピングされた部分層を有しており、当該ｎ＋ドーピングされた部分層上にｎドーピングされた部分層を有しており、
・当該ｎドーピングされた部分層内に相互に隣接してｎ＋ドーピングされた後面コンタクトドーピング部（ＲＫＤ）とｐ＋ドーピングされた上方のコンタクトドーピング部（ＯＫＤ）を生成し、
・少なくともそれぞれ１つの貫通接続部（ＤＫ）を後面コンタクトドーピング部（ＲＫＤ）および上方のコンタクトドーピング部（ＯＫＤ）まで案内する、請求項１１記載の方法。
【請求項１３】
・前記層構造体（ＳＡ）内に、最下部分層から最上部分層まで達する後面接続領域（ＲＡＧ）を後面接続ドーピング部（ＲＡＤ）によって形成し、残りの層構造体に対して、絶縁材料（ＧＩ）が充填されたトレンチ（ＩＧ）によって絶縁し、
・後面接続領域（ＲＡＧ）内に、表面ｎ＋ドーピング後面コンタクトドーピング部（ＲＫＤ）を形成し、
・ホール状の貫通接続部（ＤＫ）を半導体ボディ（ＨＬＫ）を通って後面コンタクトドーピング部まで案内する、請求項１１記載の方法。
【請求項１４】
前記半導体ボディ（ＨＬＫ）をウェハボンディング前に、後面で薄くする、請求項１１から１３までのいずれか１項記載の方法。
【請求項１５】
ウェハボンディング前に、層構造体（ＳＡ）上面および半導体（ＨＬＫ）下面から選択された少なくとも１つの表面上に分断層（ＴＳ）を被着し、
当該分断層をウェハボンディング後に、前記コンタクトホール（ＫＬ）のエッチングの間にエッチングストップ層として使用する、
請求項１１から１４までのいずれか１項記載の方法
【請求項１６】
・少なくとも１つのｎ＋ドーピングされた部分層を有するＳＯＩ基板を用い、
・ｐドーピングされた複数の部分層を当該ＳＯＩ基板上にエピタキシャルによって生成し、ここで各部分層内に、生成後に、後面接続領域（ＲＡＧ）内にｎ＋後面接続ドーピング部（ＲＡＤ）を生成し、
・最上部分層内に、接続領域外に、ｐ＋ドーピングされた上方のコンタクトドーピング部（ＯＫＤ）を生成する、請求項１３〜１５までのいずれか１項記載の方法。
【請求項１７】
前記コンタクトホール（ＫＬ）を半導体ボディ（ＨＬＫ）の異方性エッチングによって形成し、当該コンタクトホールの内壁にスペーサ（ＳＰ）を設け、次に内面全体で金属化し、ここで金属化に使用される金属化部（ＭＳ）を完全に平らに等方性に析出し、次に半導体ボディの表面上で構造化し、これによって電気的な接続部を貫通接続部（ＤＫ）と半導体回路（ＩＣ）の接続部との間に形成する、
請求項１１から１６までのいずれか１項記載の方法。
【請求項１８】
内部が金属化されたコンタクトホール（ＫＬ）を誘電体（ＫＦ）によって充填する、請求項１１から１７までのいずれか１項記載の方法。
【請求項１９】
ｎ＋ドーピングされた部分層およびｎドーピングされた部分層を有するSOI基板を用い、
当該２つの部分層は、
・全体的な層構造体（ＳＡ）をあらわし、２０μｍまでの総厚を有しているか、または
・２０μｍまでの総厚を有する層構造体（ＳＡ）が得られるまで、当該２つの部分層上に、ｐドーピングされた部分層を、最大でそれぞれ３．５μｍまでの厚さでＣＶＤによって設けるか、またはエピタキシャルに被着する、請求項１１から１８までのいずれか１項記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
単結晶半導体層（ＳＯＩ層）が誘電層上に配置されているＳＯＩ（silicon on isolator）層が知られている。誘電層は通常は、支持体基板のカバー層である。このような基板内では、ＣＭＯＳ回路またはＭＥＭＳ（micro electro mechanical system）構成素子が実現される。
【０００２】
ＳＯＩ層内で半導体構成素子が表面の構造化によって、殊に表面内にドーピングされた領域を設けることによって実現されることは公知である。
【０００３】
ダイオード、殊にフォトダイオードは、半導体に対して比較的高い層厚を必要とする半導体構成素子である。これによって半導体内の空間電荷領域が妨げられることがなくなる。フォトダイオードをアレイ状に配置し、これによって例えば画像識別を行うことは公知である。アレイ内の個々のダイオードを駆動制御するための電気的リード線はここで通常は、半導体の表面上に配置される。さらにここでは、フォトダイオードアレイから供給される信号を処理し、場合によっては評価するために、付加的に組み込まれる半導体回路が必要とされる。このような半導体回路はここでは、同じ基板内にアレイの隣に形成され、接続部を介して、アレイの個々のダイオードと接続されなければならない。特定のアレイサイズから接続コストは著しく上昇し、もはやこれは有意義に実行されない。
【０００４】
組み込まれた半導体回路を別個にされた基板上に実現し、外部でフォトダイオードアレイと接続することも可能である。ここでも甚大な接続コストがかかってしまう。さらに、構成素子が別個にされている場合でも、基板上に組み込まれた実施形態の場合でも、使用可能な半導体表面上での個々のダイオードの到達可能な密度は制限されている。別個に実現された構成素子はさらに高いパッケージングコストを必要とする。
【０００５】
従って本発明の課題は、フォトダイオードおよび半導体回路を、上述の欠点を回避する構成素子内に集積することである。
【０００６】
上述の課題は、本発明に相応して、請求項１の特徴部分に記載の構成を有する構成素子によって解決される。本発明の有利な構成並びに構成素子の製造方法は別の請求項に記載されている。
【０００７】
本発明は次のことを提案する。すなわち、その内部に半導体回路が構成されている半導体ボディと、層構造体内に実現されているダイオードを組み合わせて１つの構成素子にすることを提案する。これはダイオードを、半導体回路に対向している半導体ボディ後面に配置することによって行われる。半導体回路およびダイオードを有する層構造体はここでは相互に別個に生成され、後続のステップではじめて、有利にはウェハボンディングによって、分断層をその間に接続して配置し、相互に固定的に接続される。このようにして、モノリシックな構成素子またはほぼモノリシックな構成素子が得られる。半導体回路とダイオードは、貫通接続部を介して電気的に接続される。ここでこの貫通接続部は半導体ボディの上面から層構造体まで案内されている。
【０００８】
提案された構成素子はコンパクトであり、ダイオードの構成に対して後面全体を使用し得る。有利にはダイオードはフォトダイオードとして構成され、ここで層構造体の背面は光入射面として用いられる。
【０００９】
ダイオードは有利にはＳＯＩ基板上に構成される。ここでこのＳＯＩ基板は直接的にＳＯＩプロセスによって生成された、層構造体に対する部分層を有しているか、または層構造体に対する別の部分層の場合には、ＣＶＤを用いて、有利にはエピタキシャル方法でＳＯＩ基板上に析出される。
【００１０】
半導体回路のための結晶質半導体ボディは従来の方法で構成され、同じように半導体回路は従来の方法で構成される。ここでこの半導体回路は、半導体ボディの上面（後面に対向している）に実現され、例えばＣＭＯＳ技術によって構成されている。しかし半導体回路がバイポーラ回路素子またはヘテロバイポーラ回路素子を含むことも可能である。相応する技術を半導体回路の構成のために必要とする限りは相応に、結晶質半導体ボディが、場合によっては異なる半導体材料の複数の層を含んでいてよい。
【００１１】
半導体回路はダイオードを駆動制御するように、ダイオードから供給された信号を処理するように、および場合によってはこの信号を評価するように設計される。
【００１２】
ダイオードは層構造体内に実現される。ここでこの層構造体は少なくとも１つのｎ＋ドーピングされた部分層を最下層として有していてよく、ｎドーピングされた部分層をその上に有していてよく、さらに少なくとも１つのｐドーピングされた部分層および／またはｐ＋ドーピングされた接続ドーピング部を有してよい。ここでｐおよびｎドーピングされた部分層の間に半導体接合部が構成される。半導体回路から最も離れている層または部分層が下方層として解される。換言すれば、構成素子はここでおよび全ての後続の考察では、次のように配向されている。すなわち、半導体回路を有する表面を上方に向けて有しているように配向されている。
【００１３】
少なくとも２つの貫通接続部が設けられている。これらの貫通接続部はダイオードの２つの接続部を、半導体回路の相応する接続部と接続する。貫通接続部は半導体ボディを通ってエッチングされたホールとして構成されている。ここでこのホールは通常は絶縁層である分断層を通って、層構造体の最上部分層まで延在している。それによって、この貫通接続部の内部が内張りされている金属化部または導電性に調整されたポリシリコンは、貫通接続部を導電性にする。
【００１４】
適切な層構造体は例えば比較的厚いｎドーピング部分層を含む。ここでこの部分層は層構造体に必要な層厚の大部分を提供する。このようなｎドーピングされた部分層内には、アノードコンタクトのために、比較的薄いｐ＋ドーピングされた上方のコンタクトドーピング部が構成される。後面コンタクトまたはカソードコンタクトは同じように、ｎドーピングされた部分層の上方領域内に、ｎ＋ドーピングされた後面コンタクトドーピング部として、上述した上方のコンタクトドーピング部の隣に構成される。このような構成は特に容易に製造可能である。なぜなら、後面コンタクトの接続のために、層構造体を通じたコストのかかる実施が必要なく、２つの接続部分が最上部分層の上面上で、薄いドーピング部として生成されるからである。
【００１５】
択一的な実施形態では、後面コンタクトはｎドーピングされた後面接続領域を介して行われる。ここでこの後面接続領域は、最下のｎ＋ドーピング部分層から、その上に設けられた層構造体の全ての部分層を通って案内され、この最上領域において、カソードコンタクトのための比較的薄いｎ＋ドーピング後面接続ドーピング部が生成される。
【００１６】
ダイオードの２つの接続は有利には高ドーピングされたコンタクトドーピング部を介して行われる。ここでこのコンタクトドーピング部は層構造体内に上方に配置されている。相応する貫通接続部はここで直接的に、このコンタクトドーピング部上で終端する。ここでこの領域において分断層は切欠を有している。
【００１７】
有利には後面接続領域は、ダイオードの外側縁部に沿って延在し、ダイオードを少なくとも外側エッジで制限する。ここでこの後面接続領域はダイオードの最下部分層から相応する後面接続コンタクトまでの電気的接続を形成する。後面接続領域が、残りの層構造体に対してトレンチ絶縁部、すなわち絶縁材料が充填されたトレンチによって絶縁されていてもよい。後面接続領域はダイオード面全体もリング状に取り囲むことができ、従って同時に、構成素子を全面で制限するダイオードの絶縁部をあらわす。
【００１８】
有利には構成素子は、層構造体内で相互に隣接して配置された多数の規則的なダイオードを含む。これらにはそれぞれ少なくとも１つの半導体回路が割り当てられている。この半導体回路は直接的にその上に半導体ボディ内に配置されている。これらの多数のダイオードはここでダイオードアレイを形成する。このダイオードアレイは、相応に相互に接続された半導体回路を介して接続され、唯一の電気的構成素子にされる。
【００１９】
ダイオードアレイ内では、個々のダイオードが、絶縁材料によって充填されたトレンチによって相互に絶縁される。このために、後面接続領域を制限するトレンチを用いることができる。しかし付加的な、絶縁材料によって充填されたトレンチを設けることもできる。
【００２０】
殊に電気的絶縁性の分断トレンチによって行われるダイオードアレイの構造化を任意のパターンで行うことができる。技術的に容易な実施形態では各ダイオードは、長方形の基本面を有している。これらの基本面はアレイで、１つのチェス盤状のパターンに組み合わせられる。しかし、個々のダイオードを列状に相互に隣接して配置することも可能である。ここでは隣接する各２つの列が相互にずらされる。このような場合には次のことも可能である。すなわち、ダイオードの長方形の基本面とは異なる、例えば六角形または他の形状の基本面を設けることも可能である。
【００２１】
ダイオードは有利には、シリコン部分層から構成された層構造体内で実現される。ダイオードはＰＮ構造またはＰＩＮ構造を有することができる。有利には最下層はｎドーピングまたはｎ＋ドーピングされている。
【００２２】
フォトダイオードとして使用されるダイオードは有利には次のような層厚を有している。すなわち、検出されるべき光の侵入深さに相応する層厚を有している。長波可視光は結晶質シリコン内に数１０μｍの侵入深さを有している。しかし、フォトダイオードによって、より高い侵入深さを有している近赤外光を検出することも可能である。従ってより高い赤色感度を有するフォトダイオードのために、層構造体は例えば約１０〜２０μｍの層厚を有する。短波光検出専用のフォトダイオードの別の用途に対しては、フォトダイオードを相応に薄く構成することもできる。この場合には、ＰＮ接合部近傍に形成される空間電荷領域をビームの吸収に用い、これを次のような厚さに構成することが有利である。すなわち、空間電荷領域内で、入射し、検出されるべき光のできるだけ多い部分が吸収されるような厚さに構成することが有利である。このような場合にのみビームの迅速な検出が可能である。なぜなら、電荷キャリヤ対は空間電荷領域のフィールド内でのみ加速され、空間電荷領域のフィールド外では緩慢なドリフト運動によってのみ電極コンタクトに達することができるからである。
【００２３】
構成素子を製造するために、半導体回路が結晶質半導体ボディ内に別個に形成される。ここから別個にされた基板上、殊にＳＯＩ基板上には、層構造体およびダイオードのための接続部が形成される。
【００２４】
半導体ボディと層構造体とを接続する前に、このために設けられた表面上に殊に誘電性の分断層、例えば酸化層が形成される。次に、接続されるべき表面が別個のプロセスにおいて滑らかに研磨され、接続のために、例えばプラズマ処理によって活性化される。次に、ウェハボンディング方法が実施される。これは殊に標準低温度プロセスにおいて、４００℃を下回る温度でのベイクによって実施される。このような方法はＣＭＯＳコンパチブルであり、従ってダイオードにも半導体回路にも妨害的な影響を与えることなく実施される。
【００２５】
ダイオード製造時には、ＳＯＩ基板から出発する。ここでは補助支持体（例えば同じようにシリコンウェハ）に酸化層が設けられる。ここでこの酸化層上には、第２の、少なくとも１つの機能層を担う半導体ウェハがウェハボンディングによって被着され、次に、再び薄くされる。この第２のウェハが既にその表面上に層構造を有している場合、ウェハボンディング方法によって、まさにこのような層構造を有するＳＯＩ基板を製造することができる。しかしこの場合には層構造は逆の順番で補助支持体上に載置される。従って有利にはＳＯＩ基板は既に、最下部分層として、絶縁体上にｎ＋ドーピングされた部分層を有し、その上にｎドーピングされた、または本来の（intrinsische）部分層を有する。後続するプロセスでは次に、別の部分層がエピタキシャルによってその上に析出される。これは例えばｐドーピングされた層である。
【００２６】
全ての実施形態において、半導体接合部を層構造体の上面または下面近傍に形成することが有利である。これに相応して、層構造体内でｎドーピング部からｐドーピング部への移行が、後面近傍かまたは上面近傍で行われる。後述の場合には、連続したｐドーピング部分層を析出せず、ｐ＋ドーピングされた接続コンタクトドーピング部のみを、ｎドーピングされた部分層内に形成することが可能である。
【００２７】
後面の近傍に位置するＰＮ接合部の場合には次のことが有利である。すなわち、最下のｎドーピングされた部分層上にそれぞれ１つのｐドーピングされた部分層を形成し、その直後にこの部分層内に、別個の後面接続領域の領域内に、ｎドーピングされた後面接続ドーピング部を形成し、所望の全体層厚が得られるまで層析出プロセスおよびドーピングプロセスを後面接続領域内で複数回繰り返すことが有利である。これは次のような利点を有している。すなわち、熱的な供給が僅かであるのにもかかわらず、均一なドーピング部が生成されるという利点を有している。さらに、それぞれ内部に形成されている後面接続ドーピング部を有している複数の部分層によって、層構造体の高さ全体にわたってこのようなドーピング部が均一に分配される。このような分配は、層構造体の層厚が相応に大きい場合には、上面からの唯一のドーピング部によっては得られない。後に実行される熱処理プロセスでは、後面接続領域でのドーピング部のさらなる均一化が得られる。
【００２８】
後面接続領域はリング状に形成され、これによってこの後面接続領域はダイオードの基本面を取り囲む。内部に向かって、活性ダイオード面に対して絶縁トレンチによって制限される。後面接続領域を両側で絶縁トレンチによって制限し、このようにして残りの層構造体および場合によっては隣接するダイオードアレイ状のダイオードに対して絶縁することも可能である。
【００２９】
次に層構造体の最上部分層内に、さらに、接続抵抗を減少させるｐ＋コンタクトドーピング部を生成することができる。
【００３０】
層構造体はウェハボンディング方法の実施の際にさらに補助支持体と接続され、このようにして機械的に安定化される。ウェハボンディングによって、半導体ボディも、付加的な層厚、ひいては付加的な安定性の層構造体を有するＳＯＩ基板も得られる。従って、半導体ボディはウェハボンディングの前に、後面から薄くされる。ここで半導体ボディの厚さは次のように低減される。すなわち、半導体ボディがウェハボンディングプロセスの間に、かろうじてウェハ破壊の恐れなく層構造体と接続される程度まで低減される。
【００３１】
全構造化ステップを実施した後ではじめて、補助支持体は、その絶縁層まで除去される。これは例えば研磨方法とエッチング方法との組み合わせによって行われる。有利には補助支持体は、ＳＯＩ基板の絶縁層上の厚さまで研磨され、残りの部分がエッチング方法によって除去される。しかし、エッチング方法、例えばスピンエッチングを全プロセスに対して用いることも可能である。これは次の利点を有している。すなわち、この方法が構成素子の処理された後面のみをエッチングし、半導体回路を有する上面をエキストラにエッチング作用から保護する必要がない、という利点を有している。この場合には、絶縁層を構成素子の後の後面で、すなわち光入射面で無傷に得ることができる。表面の光学特性に対してこれは有利である。
【００３２】
次に、付加的に、さらに別のパシベーション層および殊に反反射層を被着させることができる。ここでこの反反射層は、波長のそれぞれ約４分の１の光学的な層厚を有する１つまたは複数の層を含む。種々異なる層によって、反反射層は種々異なる波長に適合され、このようにしてこの波長の反射が低減される。
【００３３】
半導体ボディ内で半導体回路はウェハボンディング前に完成され、最後の絶縁層がコンタクトの被着前に被着される。別の形態の方法では、ウェハボンディング前に、貫通接続のためのコンタクトホールもエッチングされる。この場合には、半導体ボディ内でコンタクトホールを、半導体ボディの後面の下ぎりぎりまで案内することができる。後続の薄化プロセスでは、次に、コンタクトホールの開口部が後面から露出される。
【００３４】
別のケースでは、コンタクトホールがウェハボンディングの後に生成される。これは例えば、エッチングマスクによって実行されるＤＲＩＥプロセスにおいて行われる。半導体ボディと層構造体との間の分断層はこの場合にエッチングストップ層として用いられ、この場合には例えば酸化ケイ素から構成される。半導体ボディがウェハボンディングの前に例えば、約２０５μｍの層厚まで薄くされる場合には、約３０μｍのコンタクトホール直径で充分である。これによってこの場合には充分に低いアスペクト比が得られ、これによって金属化部の後の析出の際にも、コンタクトホール底部の覆いが良好でないという問題は生じない。
【００３５】
この形態では次のステップでコンタクトホール底部の分断層がエッチングによって除去される。これは例えばＲＩＥによって行われる。別の形態では、分断層は既に、ウェハボンディングの前に、コンタクトホールの領域内で除去される。次にコンタクトホールは、内壁で電気的に絶縁される。ここでコンタクトホールの底部は露出されたままである。これに加えて内壁にスペーサが形成される。これは補助層が同一にかつ等方性に、コンタクトホール内で析出され、異方性のエッチング方法によって、コンタクトホール底部において補助層が完全に除去されるまでバックエッチングされることによって行われる。
【００３６】
金属化のために有利には次のような金属が使用される。すなわち、半導体回路の使用されている技術のもとで最上の金属層を構成するような金属が使用される。しかし、他の金属を使用することも可能である。ここでこの金属は例えば、トレンチ深さが深い場合ないしアスペクト比が高い場合にも析出時に良好な適合性を有する。コンタクトホールの直径が比較的大きい場合には、金属化部を所望の層圧まで析出するので充分である。次に、残っている内部空間を誘電体、例えばポリマー、殊にポリイミドによって充填することができる。しかし、コンタクトホールの内部空間を空にしたままにすることもできる。
【００３７】
コンタクトホールを充填した後に、場合によっては、突出した材料が除去される。これは表面を平坦化することによって行われる。次に、半導体ボディの表面上に被着された金属化部が次のように構造化される。すなわち、ここから同時に相応する接続構造（接続線路および接続パッド）が生じるように構造化される。これは次のことによってサポートされる。すなわち、最後の異方性エッチングステップが、半導体ボディ上で絶縁層内に開口部を製造するために用いられることによってサポートされる。これによってより深く位置する金属化部が露出される。被着されるべき金属化部はこのような場合に、この深くに位置する金属化部に接触接続する。
【００３８】
次に構成素子の表面上に、半導体構造および金属化部上に別のパシベーション層が被着される。ここでは、この場合に、接続パッドを露出させるための開口部が生成される。
【００３９】
以下に本発明を図示の実施例に則して詳細に説明する。各図面は本発明を具体的に説明するために用いられるにすぎず、よって概略的に示されたものであって、縮尺どおりには描かれていない。同じ部分または同様の機能を有する部分には同じ参照符号が付されている。
【００４０】
図１は、第１の構成素子の概略的な断面図を示しており、
図２は、構成素子の第２の実施形態の概略的な断面図を示しており、
図３は、構成素子を、これに対して垂直な、層構造体を通る断面で示しており、
図４は、構成素子を平面図で示しており、
図５は、層構造体の製造時の種々異なる方法段階を示しており、
図６は、概略的な断面における、択一的に製造された層構造体を示しており、
図７は、ウェハボンディング後の構成素子を示しており、
図８は、コンタクトホールの製造後の構成素子を示しており、
図９は、スペーサの製造後の構成素子を示しており、
図１０は、金属化部の形成および構造化後の構成素子を示しており、
図１１は、概略的な断面図で完成した構成素子を示している。
【００４１】
図１は、極めて概略的に、本発明に相応する構成素子を概略的な断面図で示している。半導体ボディＨＬＫ内には、集積回路ＩＣが、半導体ボディの近傍に構成されている。誘電性分断層ＴＳは、半導体ボディを層構造体ＳＡから分けている。ここでこの層構造体は、ｎドーピングされた部分層、およびｐドーピングされた部分層を含む。これらの部分層は層構造体ＳＡ内で半導体接合部ＨＵを構成している。下方に向かって構成素子は絶縁層ＳＯによって終端している。
【００４２】
半導体ボディＨＬＫを通って、貫通接続部ＤＫが案内されている。この貫通接続部は内部金属化部ＭＳを介して、集積回路ＩＣの接続部を層構造体ＳＡの機能層と接続する。半導体接合部ＨＵはここでは構成素子の後面の近傍に配置されており、ドーピングされた後面接続領域ＲＡＧを介して、その上に配置された貫通接続部と接続されている。後面接続領域は層構造体を通じた低オーム接続を保証し、トレンチ絶縁ＧＩによって層構造体から絶縁されている。
【００４３】
図２は、本発明の構成素子の第２の実施形態を示している。ここでは半導体接合部ＨＵは層構造体ＳＡの表面近傍に配置されており、面状に制限された平らなドーピング部によって形成されている。図の右側に示されている貫通接続部は、この平らなドーピング部によって形成された上方の接続コンタクトを、金属化部ＭＳを介して、半導体回路ＩＣの相応の接続部と接続させる。図の左側に示されている第２の貫通接続部ＤＫは、層構造体の表面に、平らなドーピング部の隣に形成された、反対にドーピングされた領域、すなわち後面コンタクトドーピング部と接触接続する。
【００４４】
図３は概略的に、その表面に対して平行に、層構造体の断面を示している。後面接続領域ＲＡＧはトレンチ状に構成されており、ここでこのトレンチはリング状に閉じられており、元来のダイオード面ＤＦを取り囲んでいる。後面接続領域は層構造体の最下部分層を低オームに、層構造体の上面と接続させる。後面接続領域ＲＡＧは、両側で、トレンチ絶縁ＧＩによって取り囲まれており、このようにして残りの層構造体から絶縁されている。点線によって、この切断面では元来は見えない貫通接続ＤＫの位置が示されている。少なくとも１つの貫通接続部ＤＫ２は、後面接続領域によって取り囲まれているダイオード面ＤＦ内にあり、別の貫通接続部ＤＫ２は後面接続領域ＲＡＧの領域内に配置されている。構成素子毎に、２つより多くの上述した貫通接続部を設けることもできる。
【００４５】
図４は、構成素子を半導体ボディの表面上での平面図で示している。ここでは全ての貫通接続部ＤＫが合流し、短い導体路部分の形状で構成されているないしは構造化されている金属化部ＭＳを介して、半導体回路ＩＣ（図示されていない）の相応する接続部と接続されている。
【００４６】
図５は、第１の実施形態に相応する層構造体からダイオードを製造する際の種々異なる方法段階を示している。図５Ａは、出発点としてＳＯＩ基板を示している。ここでこのＳＯＩ基板は補助支持体ＳＴ上に配置された絶縁体ＳＯおよび、その上の、半導体から成る２つの部分層を有している。ここでこれらは第１のｎ＋ドーピングされた部分層Ｎ１および第２のｎドーピングされた部分層Ｎ２である。これらの２つの部分層はＳＯＩプロセスによって生成される。
【００４７】
しかし、部分層を１つだけ有するＳＯＩ基板から出発して、このＳＯＩ基板上に別の部分層を、有利にはエピタキシャルに析出することもできる。所望のドーピング部はＳＯＩプロセスによっても、エピタキシャル析出によっても生成可能である。
【００４８】
これらの２つのｎドーピングされた部分層Ｎ１、Ｎ２上にここで、第１のｐドーピングされた部分層Ｐ１がエピタキシャルに、約３μｍの厚さで生成される。ここでこの部分層内に、後面接続のために、ｎドーピング領域（後面接続ドーピング部ＲＡＤ）がドーピングマスクＤＭを用いて被着される。この段階は図５Ｂに示されている。
【００４９】
次にドーピングマスクが除去され、別のｐドーピング部分層Ｐ２が同じ厚さで被着され、後面接続の領域において再び別のドーピングマスクを用いてドーピングされる。これらのステップは、充分な数のｐドーピング層が生じるまで複数回繰り返される。これらの層はともに、例えば１０μｍの所望の層厚の層構造体を形成する。図にはこのために３つのｐドーピングされた部分層Ｐ１〜Ｐ３が示されている。後面接続ドーピング部ＲＡＤは後に、絶縁トレンチＩＧを絶縁材料で充填した後に、熱処理ステップによって引き続き均一化される。従って、完全に均一にドーピングされた後面接続領域ＲＡＧが生じる。
【００５０】
次のステップでは、後面接続領域ＲＡＧの両側に絶縁トレンチＩＧが、例えば１：５〜１：１０のアスペクト比でエッチングされる。図５Ｄにはこの段階が示されている。絶縁トレンチＩＧは少なくとも全てのｐドーピング層Ｐ１〜Ｐ３を通って案内され、第２のｎドーピング部分層Ｎ２の領域内で、または第１の部分層Ｐ１上で終端する。
【００５１】
次のステップでは、絶縁トレンチＩＧが絶縁材料によって充填される。これは、絶縁材料の単一ないし等方性の被着によって行われる。ここではこのプロセスはさらに熱的にサポートされ、トレンチ壁部においても層構造体の表面上でも、熱的酸化物が成長する。適切な析出方法はここではＳＡＣＶＤ（Sub-Atmospheric CVD）、ＰＥＣＶＤ（Plasma-Enhanced CVD）およびＨＤＰ酸化物（High-Density Plasma）である。適切であるのは例えば、オゾン雰囲気によってサポートされるＴＥＯＳプロセスである。絶縁材料、殊に酸化物の析出によって、同時に層構造体ＳＡの表面が覆われ、ここで分断層ＴＳとして残る。場合によっては、次に、分断層の研磨ないし平坦化が行われる。この段階は図５Ｅに示されている。
【００５２】
ここで層構造体は、半導体ボディとウェハボンディングによって接続される。これは例えば最大で４００℃の温度でのプラズマ活性化およびベイクによって行われる。事前にウェハがさらに薄くされてもよい。
【００５３】
図６は、第２の方法形態の結果を示している。ここでは、第１のｎ＋ドーピングされた部分層Ｎ１および第２の比較的厚いｎドーピングされた部分層Ｎ２を有するＳＯＩ基板から出発する。ＳＯＩ基板のこれらの部分層はここでともに、層構造体ＳＡに対して設けられた全層厚を有している。
【００５４】
ここで制限された表面領域内では、表面コンタクトＯＫＤが、ｐ＋ドーピング部のインプランテーションによって生成される。これとは異なる表面領域では、ここでｎ＋ドーピングによって後面コンタクトドーピング部ＲＫＤが生成される。これはｎドーピングされた部分層の接続のために用いられ、従ってここでｎドーピングされた部分層およびｐドーピングされた部分層が、層構造体の表面上で接続可能である。ここで図６に示されたこのような層構造体上に分断層TSが生成され、場合によっては平坦化される。
【００５５】
択一的に後面コンタクトドーピングＲＫＤが、分断層ＴＳの形成前または後に絶縁トレンチによって、上述した後面接続領域ＲＡＧと同じように、残りの層構造体から絶縁されてよい。
【００５６】
平坦化は化学機械的研磨（Ｐ）を用いて行われ、ここでオングストローム領域の表面粗さが得られる。次に全体がウェハボンディングによって半導体ボディＨＬＫと接続される。ボンディングに使用されないその表面に半導体回路ＩＣが構成され、パシベーション層ＰＳによって覆われる。図７は、ウェハボンディング後の形態を示している。
【００５７】
次のステップではコンタクトホールがＤＲＩＥプロセスによって異方性に、半導体ボディを通じてエッチングされる。構造化はエッチングマスクＡＭによって行われる。次にエッチングストップとして用いられる分断層ＴＳが別のＲＩＥエッチングプロセスを介して除去される。従って、層構造体の表面は、このようにして生じたコンタクトホールＫＬ内で露出される。少なくとも１つのコンタクトホールが後面コンタクトドーピング部ＲＫＤの領域内に構成され、別のコンタクトホール（図示されていない）は上方のコンタクトドーピング部ＯＫＤの領域内で終端する。図８にはこの段階が示されている。
【００５８】
コンタクトホールの内部絶縁は例えば、ＰＥＣＶＤ酸化物を用いて行われ、ここでは１μｍの領域またはそれを下回る層厚で十分である。次にＲＩＥスペーサエッチングが行われる。ここでは酸化層がコンタクトホールの底部で再び除去され、側壁で絶縁スペーサＳＰが残る。有利には、このようなスペーサエッチングは、別のエッチングマスクによって行われる。これによってここで同時に開口部ＰＯがパシベーションーション層ＰＳ内に生成される。この内部で半導体回路ＩＣの接続部が露出される。図９はこの段階を示している。ここでは、層構造体のｎドーピングされたおよびｐドーピングされた部分層を接続する、２つのタイプのコンタクトホールが示されている。
【００５９】
次のステップでは非常に平らに金属化部ＭＳが生成される。これは半導体ボディの表面でも、コンタクトホール内でも、全体的な露出表面を覆う。次に金属化部ＭＳは次のように構造化される。すなわち、半導体ボディの表面上に相応する接続線が、開口部ＰＯ内で露出している半導体回路ＩＣの接続部まで形成されるように構造化される。同時に、ここで２つのコンタクトホールＫＬ１とＫＬ２との間の金属化部が電気的に分断される。同じように、場合によっては同じ基板内に大きい面積で並行してともに生成される別の構成素子への接続が分断される。図１０はこの段階を示している。
【００６０】
次にコンタクトホールに絶縁性のコンタクトホール充填物ＫＦが充填され、半導体ボディの残りの表面に、第２のパシベーション層ＰＳ２がＣＭＯＳ構造体の保護のために設けられる。
【００６１】
次のステップでは補助支持体ＳＴが除去される。ここで選択的にスピンエッチング方法を使用することができる。この場合には絶縁体ＳＯの表面が露出される。次にこの絶縁体には再びパシベーションおよび／または反反射層ＡＲが設けられる。この段階は図１１に示されている。構成素子を完成させるために、ここでさらに、電気的な接続部分が開口部の形状で第２のパシベーション層ＰＳ２を通って形成されなければならない。
【００６２】
これらの実施例では、ダイオードおよび半導体回路の製造および、構成素子に対するその接続のみが説明されたが、この方法を容易に大面積ＳＯＩ基板および同じように大面積半導体ボディ（ウェハ）によって実行することもできる。この場合には、構造化ステップは次のように行われる。すなわち、電気的に相互に別個にされた多数の電極および電気的に相互に別個にされた半導体回路が規則的なパターンで相互に隣接して形成されるように行われる。この方法の最後には、大面積基板および半導体ボディを再び個々の構成素子に分けることができる。しかし、このような方法でダイオードアレイ、殊にフォトダイオードアレイを製造することも可能である。
【００６３】
本発明は図示の実施例に限定されるものではない。殊に、層構造体の製造のために、種々異なるＳＯＩ基板から出発することができる。部分層のドーピング部を相応にドーピングされたＣＶＤ層、有利にはエピタキシャル層を析出することによって、またはインプランテーションによって、またはＳＯＩプロセス内に組み込むことによって生成することができる。層構造体を製造するための開示した２つの方法形態によって、層構造体の層厚を任意に上昇させることができる。しかもこれによって構成素子のパフォーマンスが低減されることはない。ダイオードのために層構造体は、シリコン層に制限されない。フォトダイオードおよびダイオードのための通常の別の材料を、同じように層構造体のために組み合わせることも可能である。部分層が、バンド間隔も低減させる添加物を含むことが可能である。これは例えばゲルマニウムまたは窒素である。炭素含有シリコン層を、層構造体の部分層として用いることもできる。
【図面の簡単な説明】
【００６４】
【図１】第１の構成素子の概略的な断面図
【図２】構成素子の第２の実施形態の概略的な断面図
【図３】構成素子を、これに対して垂直な、層構造体を通る断面で示した図
【図４】構成素子の平面図
【図５】層構造体の製造時の種々異なる段階
【図６】概略的な断面における、択一的に製造された層構造体を示した図
【図７】ウェハボンディング後の構成素子
【図８】コンタクトホールの製造後の構成素子
【図９】スペーサの製造後の構成素子
【図１０】金属化部の形成および構造化後の構成素子
【図１１】完成した構成素子の概略的な断面図
【符号の説明】
【００６５】
ＩＣ  半導体回路、  ＨＬＫ  半導体ボディ、  ＴＳ  分断層、  ＳＡ  層構造体、  ＳＯ  絶縁体、  ＤＫ  貫通接続部、  ＨＵ  半導体接合部、  ＩＧ  絶縁トレンチ、  ＧＩ  トレンチ絶縁、  ＤＦ  ダイオード面、  ＳＴ  補助支持体、  Ｎ１、Ｎ２  第１および第２のｎドーピング部分層、  Ｐ１、Ｐ２  第１および第２のｐドーピング部分層、  ＤＭ  ドーピングマスク、  ＲＡＤ  後面接続ドーピング部、  ＰＳ  パシベーション層、  ＡＭ  エッチングマスク、  ＫＬ  コンタクトホール、  ＳＰ  スペーサ、  ＰＯ  ＰＳ内の開口部、  ＭＳ  金属化部、  ＫＦ  コンタクトホール充填、  ＰＳ２  第２のパシベーション層、  ＡＲ  反反射層、  ＲＡＧ  後面接続領域、  ＯＫＤ  表面コンタクト、  ＲＫＤ  後面コンタクトドーピング部
【図１】
2008543096.tif 000003
【図２】
2008543096.tif 000004
【図３】
2008543096.tif 000005
【図４】
2008543096.tif 000006
【図５Ａ】
2008543096.tif 000007
【図５Ｂ】
2008543096.tif 000008
【図５Ｃ】
2008543096.tif 000009
【図５Ｄ】
2008543096.tif 000010
【図５Ｅ】
2008543096.tif 000011
【図６】
2008543096.tif 000012
【図７】
2008543096.tif 000013
【図８】
2008543096.tif 000014
【図９】
2008543096.tif 000015
【図１０】
2008543096.tif 000016
【図１１】
2008543096.tif 000017
【手続補正書】
【提出日】平成19年3月22日(2007.3.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
モノリシック電気構成素子であって、
・結晶質半導体ボディ（ＨＬＫ）と、
・当該半導体ボディの下面に設けられた誘電性分断層（ＴＳ）と、
・当該分断層の、前記半導体ボディの方を向いていない面に設けられた、種々異なる部分層を含む層構造体（ＳＡ）と、
・前記層構造体内に構成されたダイオードと、
・前記半導体ボディの、前記下面に対向する上面に構成された半導体回路（ＩＣ）と、
・前記ダイオードを電気的に前記半導体回路と接続させる、前記半導体ボディを通る貫通接続部（ＤＫ）と、
を有しており、
前記層構造体の、前記分断層の方を向いていない後面を光入射面として用いる、
ことを特徴とするモノリシック電気構成素子。
【請求項２】
内部にダイオードが配置された層構造体（ＳＡ）は、少なくとも
・最下層としてのｎ＋ドーピングされた部分層と、
・ｎドーピングされた部分層と、
・ｐドーピングされた部分層および／またはｐ＋ドーピングされた接続ドーピング部と、
・半導体接合部と、
を有する、請求項１記載の構成素子。
【請求項３】
前記貫通接続部（ＤＫ）はホールとして構成されており、
当該貫通接続部は分断層（ＴＳ）を通って前記層構造体（ＳＡ）の最上層まで案内され、内部は金属化部（ＭＳ）によって内張されている、
請求項１または２記載の構成素子。
【請求項４】
前記層構造体（ＳＡ）の最上部分層において、比較的厚いｎドーピング部分層の上に、比較的薄いｐ＋ドーピングされた上方コンタクトドーピング部（ＯＫＤ）が設けられており、その隣に、ｎ＋ドーピングされた後面コンタクトドーピング部（ＲＫＤ）が設けられている、請求項１から３までのいずれか１項記載の構成素子。
【請求項５】
前記層構造体（ＳＡ）内で、ｎドーピングされた後面接続領域（ＲＡＧ）が、最下ｎ＋ドーピング部分層から、その上に設けられた全ての部分層を通って延在し、
少なくとも１つの貫通接続部（ＤＫ）が当該後面接続領域まで案内されている、請求項３または４記載の構成素子。
【請求項６】
ダイオードのアノードコンタクトが、ｐ＋ドーピングされた上方のコンタクトドーピング部（ＯＫＤ）を介して生成され、少なくとも１つの貫通接続部（ＤＫ）がｐ＋ドーピングされた当該コンタクトドーピング部まで案内されている、請求項４または５記載の構成素子。
【請求項７】
前記後面接続領域（ＲＡＧ）がダイオードの外縁に延在し、その側壁でトレンチ絶縁部（ＧＩ）によって、残りの層構造体（ＳＡ）から絶縁されている、請求項５または６記載の構成素子。
【請求項８】
それぞれ相互に接続されている、規則的に配置された多数のダイオードおよび半導体回路（ＩＣ）を含んでいる、請求項１から７までのいずれか１項記載の構成素子。
【請求項９】
前記個々のダイオードは、絶縁材料（ＧＩ）で充填されたトレンチ（ＩＧ）によって相互に絶縁されている、請求項８記載の構成素子。
【請求項１０】
前記ダイオードは、少なくとも部分的にエピタキシャルに構成されたシリコン部分層から構成されている、請求項１から９までのいずれか１項記載の構成素子。
【請求項１１】
構成素子の製造方法であって、
・結晶質半導体ボディ（ＨＬＫ）内に半導体回路（ＩＣ）を生成し、
・ＳＯＩ基板上に半導体接合部を有する層構造体（ＳＡ）を生成し、当該層構造体内にダイオードを生成し、
・前記半導体ボディおよびＳＯＩ基板を層構造体と、ウェハボンディング方法によって接続し、
・前記半導体ボディの上面から層構造体に達するコンタクトホール（ＫＬ）をエッチングによって生成し、内部を金属化し、ここで貫通接続部（ＤＫ）が生じ、
・前記層構造体内に生成されたダイオードを、前記半導体回路と電気的に接続する、
ことを特徴とする、構成素子の製造方法。
【請求項１２】
・ＳＯＩ基板を用い、当該ＳＯＩ基板は絶縁体（ＳＯ）上にｎ＋ドーピングされた部分層を有しており、当該ｎ＋ドーピングされた部分層上にｎドーピングされた部分層を有しており、
・当該ｎドーピングされた部分層内に相互に隣接してｎ＋ドーピングされた後面コンタクトドーピング部（ＲＫＤ）とｐ＋ドーピングされた上方のコンタクトドーピング部（ＯＫＤ）を生成し、
・少なくともそれぞれ１つの貫通接続部（ＤＫ）を後面コンタクトドーピング部（ＲＫＤ）および上方のコンタクトドーピング部（ＯＫＤ）まで案内する、請求項１１記載の方法。
【請求項１３】
・前記層構造体（ＳＡ）内に、最下部分層から最上部分層まで達する後面接続領域（ＲＡＧ）を後面接続ドーピング部（ＲＡＤ）によって形成し、残りの層構造体に対して、絶縁材料（ＧＩ）が充填されたトレンチ（ＩＧ）によって絶縁し、
・後面接続領域（ＲＡＧ）内に、表面ｎ＋ドーピング後面コンタクトドーピング部（ＲＫＤ）を形成し、
・ホール状の貫通接続部（ＤＫ）を半導体ボディ（ＨＬＫ）を通って後面コンタクトドーピング部まで案内する、請求項１１記載の方法。
【請求項１４】
前記半導体ボディ（ＨＬＫ）をウェハボンディング前に、後面で薄くする、請求項１１から１３までのいずれか１項記載の方法。
【請求項１５】
ウェハボンディング前に、層構造体（ＳＡ）上面および半導体（ＨＬＫ）下面から選択された少なくとも１つの表面上に分断層（ＴＳ）を被着し、
当該分断層をウェハボンディング後に、前記コンタクトホール（ＫＬ）のエッチングの間にエッチングストップ層として使用する、
請求項１１から１４までのいずれか１項記載の方法
【請求項１６】
・少なくとも１つのｎ＋ドーピングされた部分層を有するＳＯＩ基板を用い、
・ｐドーピングされた複数の部分層を当該ＳＯＩ基板上にエピタキシャルによって生成し、ここで各部分層内に、生成後に、後面接続領域（ＲＡＧ）内にｎ＋後面接続ドーピング部（ＲＡＤ）を生成し、
・最上部分層内に、接続領域外に、ｐ＋ドーピングされた上方のコンタクトドーピング部（ＯＫＤ）を生成する、請求項１３〜１５までのいずれか１項記載の方法。
【請求項１７】
前記コンタクトホール（ＫＬ）を半導体ボディ（ＨＬＫ）の異方性エッチングによって形成し、当該コンタクトホールの内壁にスペーサ（ＳＰ）を設け、次に内面全体で金属化し、ここで金属化に使用される金属化部（ＭＳ）を完全に平らに等方性に析出し、次に半導体ボディの表面上で構造化し、これによって電気的な接続部を貫通接続部（ＤＫ）と半導体回路（ＩＣ）の接続部との間に形成する、
請求項１１から１６までのいずれか１項記載の方法。
【請求項１８】
内部が金属化されたコンタクトホール（ＫＬ）を誘電体（ＫＦ）によって充填する、請求項１１から１７までのいずれか１項記載の方法。
【請求項１９】
ｎ＋ドーピングされた部分層およびｎドーピングされた部分層を有するSOI基板を用い、
当該２つの部分層は、
・全体的な層構造体（ＳＡ）をあらわし、２０μｍまでの総厚を有しているか、または
・２０μｍまでの総厚を有する層構造体（ＳＡ）が得られるまで、当該２つの部分層上に、ｐドーピングされた部分層を、最大でそれぞれ３．５μｍまでの厚さでＣＶＤによって設けるか、またはエピタキシャルに被着する、請求項１１から１８までのいずれか１項記載の方法。
【国際調査報告】
2008543096.tif 000018
2008543096.tif 000019
2008543096.tif 000020
2008543096.tif 000021