(57)【要約】深いドレイン領域及びソース領域内の垂直方向のドーパント濃度を変更することによって、金属シリサイド領域（２１７）の形成中の反応作用を制御することができる。この目的を果たすために、金属シリサイド界面のための目標深さ（Ｘｓ）の周囲に、増加したドーパント濃度が形成され、それにより反応速度が減速し、結果として生成される金属シリサイド界面の均一性が改善される。
2008543082.tif 000002
【特許請求の範囲】
【請求項１】
基板（２０１）上に形成されるシリコン含有半導体領域（２１２）内に形成される金属シリサイド領域の目標深さ（Ｘｓ）を特定し、
前記目標深さ（Ｘｓ）の近くにおいてドーパント濃度の極大値が得られるように、前記目標深さ（Ｘｓ）に基づいて、前記シリコン含有半導体領域の深さ方向に沿って、該シリコン含有半導体領域内にドーパントプロファイルを形成し、該ドーパントプロファイルの形成では、イオン注入工程が実行されるものであり、
前記目標深さ（Ｘｓ）に基づいて前記金属シリサイド領域（２１７）を形成する、方法。
【請求項２】
前記ドーパントプロファイルの形成では、イオン注入工程が実行され、前記ドーパントプロファイルが実質的に生成されるように注入ドーズ及びエネルギーが制御される、請求項１に記載の方法。
【請求項３】
前記イオン注入工程は、第１の導電型の第１のドーパント種を用いる少なくとも１つの第１のイオン注入ステップを含む、請求項２に記載の方法。
【請求項４】
前記ドーパントプロファイルは前記第１のドーパント種によって実質的に決定される、請求項３に記載の方法。
【請求項５】
前記イオン注入工程は、前記第１のドーパント種とは異なる第２のドーパント種を用いる少なくとも１つの第２の注入ステップを含み、前記第１のドーパント種及び前記第２のドーパント種は前記極大値を実質的に決定する、請求項３に記載の方法。
【請求項６】
前記ドーパントプロファイルを形成することは、堆積及び拡散のうちの少なくとも一方によって、ドーパント種を導入することを含む、請求項１に記載の方法。
【請求項７】
前記ドーパントプロファイルを含む前記シリコン含有半導体領域（２１２）は、電界効果トランジスタ（２００）のドレイン領域（２１４）及びソース領域（２１４）のうちの少なくとも一方を表す、請求項１に記載の方法。
【請求項８】
前記金属シリサイド領域（２１７）の形成では、前記シリコン含有半導体領域（２１２）上に耐火金属の層（２２２）が堆積され、前記基板（２０１）を熱処理して、金属拡散を開始して前記金属シリサイド（２１７）が形成される、請求項１に記載の方法。
【請求項９】
前記耐火金属の層（２２２）の厚み、前記熱処理の温度、及び該熱処理の持続時間のうちの少なくとも１つが、実質的に前記目標深さ（Ｘｓ）においてシリサイド成長を停止するように制御される、請求項８に記載の方法。
【請求項１０】
１つ又は複数の基板（３０１）上に形成される第１の指定されたトランジスタタイプ（３１０）のドレイン領域及びソース領域のための金属シリサイド領域に対する第１の目標深さ（Ｘｓ）を特定し、
前記第１の目標深さ（Ｘｓ）に基づいて、前記１つ又は複数の基板の深さ方向に対してのドーパントプロファイルが、前記第１の目標深さ（Ｘｓ）に接近する際に深度が深くなるにつれてドーパント濃度が増加するものとなるように、前記１つ又は複数の基板上に前記第１の指定されたトランジスタタイプの前記ドレイン及び前記ソース領域を形成し、
前記第１の目標深さ（Ｘｓ）に基づいて、前記第１の指定されたトランジスタタイプ（３１０）の前記ドレイン領域及び前記ソース領域内に前記金属シリサイド領域を形成する、方法。
【請求項１１】
前記金属シリサイド領域の形成では、前記１つ又は複数の基板上に形成されるシリコン含有半導体領域上に耐火金属の層（２２２）を堆積し、前記１つ又は複数の基板を熱処理し、金属拡散を開始して前記金属シリサイドを形成する、請求項１０に記載の方法。
【請求項１２】
前記耐火金属の層（２２２）の厚み、前記熱処理の温度、及び該熱処理の持続時間のうちの少なくとも１つが、実質的に前記第１の目標深さにおいて前記シリサイド成長を停止するように制御される、請求項１１に記載の方法。
【請求項１３】
前記１つ又は複数の基板上に形成される第２の指定されたトランジスタタイプ（３５０）のドレイン領域及びソース領域内に形成される第２の金属シリサイド領域のための第２の目標深さ（Ｙｓ）を特定すること、
前記第２の目標深さ（Ｙｓ）に基づいて、前記１つ又は複数の基板の深さ方向に対して、第２のドーパントプロファイルが、前記第２の目標深さに接近する際に、深度が深くなるにつれて第２のドーパント濃度が増加するものとなるように、前記第２の指定されたトランジスタタイプ（３５０）の前記ドレイン領域及び前記ソース領域を形成し、
実質的に前記第２の目標深さ（Ｙｓ）において金属シリサイド成長を停止するように、前記第２の指定されたトランジスタタイプ（３５０）の前記ドレイン領域及び前記ソース領域内に前記第２の金属シリサイド領域を形成する、請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
包括的には、本発明は、集積回路の製造の分野に関し、より詳細には、半導体領域の抵抗を低減するために、半導体領域上に金属シリサイド部分を有する半導体デバイスに関する。
【背景技術】
【０００２】
最新の超高密度集積回路では、デバイス性能及び機能を高めるために、デバイス機構が徐々に小さくなっている。しかしながら、機構サイズを小さくする結果として、機構サイズを小さくことによって得られる利点を部分的に相殺することがある特定の問題が生じる。一般的には、たとえば、トランジスタ素子の機構サイズを小さくすると、そのトランジスタ素子のチャネル抵抗が減少し、その結果として、トランジスタの駆動電流容量が大きくなり、スイッチング速度が高められることがある。しかしながら、これらのトランジスタ素子の機構サイズを小さくする際に、導線及びコンタクト領域、すなわちドレイン領域及びソース領域のようなトランジスタエリアをトランジスタ素子の周辺部と接続する領域の断面積が、機構サイズを小さくするのに応じて減少するので、これらの線及び領域の電気抵抗が増加することが主な問題になる。しかし、断面積は、導線及びコンタクト領域を含む、材料の特性と共に、個々の線又はコンタクト領域の抵抗を決定する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
電界効果トランジスタのソース領域とドレイン領域との間のゲート電極の下に形成されるトランジスタのチャネル延長部のような、この点での典型的な限界機構サイズに関して、上記の問題を例示することができる。なお、限界機構サイズは限界寸法（ＣＤ）とも呼ばれる。一般的にチャネル長と呼ばれる、このチャネル延長部を短くすると、ゲート電極とチャネルとの間のキャパシタンスが小さくなることに起因して、且つチャネルを短くするほど抵抗が減少することに起因して、トランジスタ素子の立ち下がり時間及び立ち上がり時間に関してデバイス性能が大幅に改善されることができる。しかしながら、チャネル長を短くすると、それに伴って、一般的にポリシリコンから形成される、電界効果トランジスタのゲート電極のような任意の導線のサイズ、並びにトランジスタのドレイン領域及びソース領域への電気的接触を可能にするコンタクト領域のサイズが減少し、結果として、電荷キャリアを輸送するために利用することができる断面積が減少する。結果として、ゲート電極、並びにドレインコンタクト領域及びソースコンタクト領域のような、線及びコンタクト領域を形成する材料の電気的特性を改善することによって、減少した断面積が補償されない限り、導線及びコンタクト領域の抵抗が高くなる。
【０００４】
したがって、シリコンのような半導体材料から実質的に構成される導電性領域の特性を改善することが特に重要である。たとえば、最新の集積回路では、電界効果トランジスタ、キャパシタ等の個々の半導体デバイスは、主にシリコンを基にしており、個々のデバイスはシリコン線及び金属線によって接続される。一般的に用いられるアルミニウムの代わりに、たとえば銅及び銅合金を用いることによって、金属線の抵抗率を改善することができるが、シリコンを含む半導体線及び半導体コンタクト領域の電気的特性を改善することが要求されるとき、工程技師が難しい課題に直面する。
【０００５】
シリコンを含む半導体領域の電気的特性を改善することに絡む問題をさらに詳細に例示するために、ここで、図１ａ及び図１ｂを参照しながら、たとえば複数のＭＯＳトランジスタを含む集積回路を製造するための１つの例示的な工程が説明される。
【０００６】
図１ａでは、半導体構造１００が基板１０１、たとえばシリコン基板を含み、その基板内に、Ｎチャネルトランジスタ又はＰチャネルトランジスタのような、指定された導電型の電界効果トランジスタ１１０が形成される。トランジスタ素子１１０は、二酸化シリコン、窒化シリコン等の絶縁性材料から形成される分離構造１１３を含み、その分離構造１１３が、基板１０１内の能動領域１１２を画定する。ゲート電極１１５がゲート絶縁層１１８上に形成され、ゲート絶縁層１１８が、ゲート電極１１５を能動領域１１２から分離する。たとえば、二酸化シリコン又は窒化シリコンから成るスペーサ素子１１６が、ゲート電極１１５の側壁に配置される。能動領域１１２には、個々の延長部１１４ａを含むソース領域及びドレイン領域１１４が形成され、チャネル領域１１１に接続するのに必要とされる、適当な横方向ドーパントプロファイルを示し、チャネル領域１１１の中には、ゲート電極１１５に適当な制御電圧を印加する際に、ドレイン領域とソース領域１１４との間に導電性チャネルが形成される。
【０００７】
上記で説明されたように、１１５ｌとして示される、トランジスタ素子１１０のゲート長は、トランジスタ１１０のチャネル長を決定し、それゆえ、上記で指摘されたように、トランジスタ素子１１０の電気的特性に大きく影響を及ぼし、トランジスタ１１０のゲート長が短くなり、それゆえ寸法全体が小さくなる結果として、電荷キャリアを輸送するために利用することができる面積が減少するので、高濃度にドープされても、ゲート電極１１５、及びドレイン領域及びソース領域１１４のコンタクトエリア１１４ｂの抵抗が増加するようになる。
【０００８】
半導体構造１００を形成するための典型的な工程の流れは、以下のステップを含むことがある。よく知られているフォトリソグラフィエッチング技法及び堆積技法によって、分離構造１１３が形成された後に、能動領域１１２内に必要とされる垂直方向のドーパントプロファイルを作り出すために、注入ステップが実行される。その後、設計要件に従って、ゲート絶縁層１１８が形成される。その後、複雑なフォトリソグラフィ技法及びエッチング技法によって、たとえばポリシリコン層をパターニングすることにより、ゲート電極１１５が形成される。その後、ソース領域及びドレイン領域１１４内にソース延長部及びドレイン延長部１１４ａを形成するためにさらなる注入ステップが実行され、堆積技法及び異方性エッチング技法によって、スペーサ素子１１６を形成することができる。スペーサ素子１１６は、後続の注入工程のための注入マスクとして用いることができ、後続の注入工程では、能動領域１１２の中にドーパントを注入して、ソース領域及びドレイン領域１１４を形成し、それにより、これらの領域内に要求される高いドーパント濃度を作り出す。
【０００９】
図１ａにおいて、ドーパント濃度は、水平方向、すなわちゲート電極１１５の長さ方向において、且つ、矢印によって示され、これ以降、深さ方向ｘと呼ばれることになる垂直方向において変化することに留意されたい。ソース領域及びドレイン領域１１４のドーパントプロファイルは、境界がはっきりしている領域として示されるが、実際には、注入工程が深さ方向ｘにおいてわずかに非局所的である性質に起因して、且つ注入された原子を活性化するために、若しくは注入ステップによって引き起こされる結晶への損傷を修復するために実行されるアニールステップに起因して、ドーパントプロファイルは連続的に変化する。通常、ドーパントプロファイルは、トランジスタ素子１１０の特定のパラメータに合わせて選択されなければならない。たとえば、短いゲート長、それゆえ短いチャネル長は典型的には、いわゆる「短チャネル効果」を低減するために、「浅い」ドーパントプロファイルを必要とする。したがって、深さ方向ｘにおけるピーク濃度は、表面、すなわちコンタクト領域１１４ｂ付近に位置することがあり、深くなるのに応じて、濃度が著しく減少することがある。
【００１０】
図１ｂは、典型的には、約１００ｎｍ、さらにはそれ未満のゲート長１１５ｌを有する従来のトランジスタ素子において見られることがあるような、ドレイン領域及びソース領域１１４内の垂直方向のドーパントプロファイルを概略的に示す。図１ｂでは、横軸が、深さ方向ｘに沿って延在する部分を表しており、たとえば、図１ａには、指定された深さｘｓが破線で示される。縦軸は、対数目盛のドーパント濃度を表しており、ドレイン領域及びソース領域１１４内のドーパントのタイプは、トランジスタ１００が表すトランジスタ素子のタイプによって決定される。したがって、図１ｂから明らかであるように、非常に高いドーパント濃度は表面１１４ｂに、又は表面１１４ｂの近くに存在することがあり、そのドーパント濃度は、深くなるのに応じて著しく減少し、指定された深さｘｓにおいてその濃度が著しく低くなることがある。
【００１１】
上記で指摘されたように、非常に高いドーパント濃度はコンタクトエリア１１４ｂに、さらにはゲート電極１１５内にも広がっているが、それにもかかわらず、高度な応用形態では、ソース領域及びドレイン領域１１４、並びにゲート電極１１５内に金属シリサイドを形成することによって、これらの領域のシート抵抗をさらに低減することが一般的に行われている。
【００１２】
図１ｃは、さらに進んだ製造段階にある半導体構造１００を概略的に示す。ここでは、金属シリサイド領域１１７が、ドレイン領域及びソース領域１１４内に形成され、金属シリサイド領域１１９がゲート電極１１５内に形成される。典型的には、金属シリサイド領域１１７、１１９は、コバルト、ニッケル、チタン、プラチナ等の耐火金属から、又は２つ以上の適当な金属の組み合わせから形成される。金属シリサイド領域１１７、１１９を製造するために、典型的には、指定された厚みを有する１つ又は複数の金属層が、物理気相成長、化学気相成長等の任意の適当な堆積技法によってコンフォーマルに堆積され、たとえば、初期の層厚は、デバイス要件に従って、シリサイド領域１１７の垂直方向への延長部が得られるように選択することができる。ゲート電極１１５の抵抗を著しく低減するために、ゲート電極１１５内の金属シリサイドの含有量は高い方が望ましいと考えることができるが、領域１１７、１１９が多くの場合に同じ製造工程において形成されるので、領域１１９の厚みは、シリサイド領域１１７の指定された厚みに結び付けられる。
【００１３】
他の手法では、さらに複雑な製造方式を用いて、領域１１７、１１９の形成を実質的に切り離すことができる。ここで、金属シリサイド領域１１７の設計厚が深さｘｓによって与えられるものと仮定することができる。目標とする深さｘｓに基づいて、且つ考慮中の１つ又は複数の耐火金属と、その下にあるシリコンとのよく知られている反応作用に基づいて、原理的には、金属シリサイド領域１１７の最終的に得られる厚みは、１つ又は複数の耐火金属のシリコンへの拡散を開始し、それにより金属シリサイド化合物を生成するように、初期の層厚、後続の加熱工程の温度及び持続時間のような工程パラメータを相応に制御することによって、調整することができる。
【００１４】
しかしながら、実際には、金属シリサイド領域１１７は、１１７ａとして示される多少の粗さを有することがあり、その特徴は、デバイス及び工程の仕様に大きく依存することがある。たとえば、いくつかの工程方式では、トランジスタ１１０に類似の構造を有するＰチャネルトランジスタが、同じ半導体構造１００内に形成されるＮチャネルトランジスタに比べて、ニッケルシリサイドに対してより顕著な粗さ１１７ａを示すことがある。一方、ニッケルプラチナシリサイドの場合、粗さ１１７ａは、Ｐチャネルトランジスタに比べて、Ｎチャネルトランジスタの場合により顕著になることがある。同じ構造内の異なるトランジスタタイプ間で異なることもある、金属シリサイド領域１１７の不均一性、すなわち粗さ１１７ａが原因で、異なるデバイス間でパラメータ変動が顕著になるために、且つ、たとえば、ドレイン領域及びソース領域１１４における漏れ電流が増加するために、半導体構造１００の電気的パラメータの劣化が観測されることがある。さらに、半導体デバイスを縮小することを絶えず目指していくと、金属シリサイド領域１１７の不均一性が、製造公差がさらに厳しく設定される将来のデバイス世代の性能に悪影響を及ぼすことがある。
【００１５】
上記の状況に鑑みて、上記で確認された問題のうちの１つ又は複数の問題の影響を回避するか、又は少なくとも緩和する高度な技法が必要とされている。
【課題を解決するための手段】
【００１６】
以下の説明は、本発明のいくつかの態様を基本的に理解してもらうために、本発明の簡略化した概要を提供する。この概要は、本発明を包括的に概説するものではない。それは、本発明の重要な、又は不可欠な要素を特定すること、又は本発明の範囲を正確に概説することは意図していない。その唯一の目的は、後に説明される、さらに詳細な説明への前置きとして、いくつかの概念を簡略化した形で提示することである。
【００１７】
本発明は、シリコンを含む高濃度にドープされた半導体領域内に金属シリサイド領域を形成できるようにする技術を対象とし、その技術によれば、金属シリサイド領域の粗さを著しく低減して、より正確に画定された、周囲の半導体領域との界面を設けることができる。この目的を果たすために、シリコン含有半導体領域内の垂直方向のドーパント濃度を変更して、金属シリサイド領域の界面が形成される深さにおいて、又はその深さの付近において、従来のソース領域及びドレイン領域に比べて高いドーパント濃度を与えることができる。高められたドーパント濃度は、金属シリサイド領域の形成中に金属の拡散率を大きく変更することができる。
【００１８】
本発明の例示的な一実施の形態に係る方法では、基板上に形成されるシリコン含有半導体領域内に形成される金属シリサイド領域の目標深さを特定する。この方法では、さらに、目標深さの付近においてドーパント濃度の極大値が得られるように、目標深さに基づいて、シリコン含有半導体領域の深さ方向に沿って、シリコン含有半導体領域内にドーパントプロファイルを形成する。
【００１９】
本発明の例示的な別の実施の形態に係る方法によれば、１つ又は複数の基板上に形成される第１の指定されたトランジスタタイプのドレイン領域及びソース領域のための金属シリサイド領域を設けるための第１の目標深さを特定することを含む。その方法はさらに、第１の目標深さに基づくドーパントプロファイルで、１つ又は複数の基板上に第１の指定されたトランジスタタイプのドレイン領域及びソース領域を形成することを含み、第１の目標深さに接近するときに、深くなるのに応じてドーパント濃度が増すように、そのドーパントプロファイルは、１つ又は複数の基板の深さ方向に対して調整される。最後に、第１の目標深さに基づいて、金属シリサイド領域が、第１の指定されたトランジスタタイプのドレイン領域及びソース領域内に形成される。
【００２０】
本発明は、添付の図面と共に取り上げられる以下の説明を参照することによって理解することができる。なお、図面において、同様の参照符号は同様の構成要素を特定する。
【発明を実施するための最良の形態】
【００２１】
本発明は種々の変更形態及び代替形態を受け入れることができるが、図面では、本発明の具体的な実施形態が一例として示されており、本明細書において詳細に説明される。しかしながら、具体的な実施形態に関する本明細書中の説明は、本発明を開示される特定の形態に限定することを意図するものではなく、むしろ、添付の特許請求の範囲によって規定されるような本発明の精神及び範囲に入る全ての変更形態、均等物及び代替形態を包含することを意図していることは理解されたい。
【００２２】
本発明の例示的な実施形態が以下に説明される。明確にするために、本明細書において、実際の実施態様の全ての機構が説明されるとは限らない。任意のそのような実際の実施形態の開発において、実施態様によって異なるであろうシステム関連及びビジネス関連の制約を遵守すること等の開発者らの具体的な目標を達成するために、数多くの実施態様特有の判断がなされなければならないことは当然理解されよう。さらに、そのような開発への努力は複雑であり、時間を要することがあるが、それにもかかわらず、当業者が本開示の利益を得れば、決まりきった仕事になることがわかるであろう。
【００２３】
ここで、本発明を添付の図面を参照して説明する。図面において、種々の構造、システム及びデバイスが、説明のためだけに、そして当業者によく知られている細かい事柄によって本発明が分かりにくくならないように、概略的に示される。それにもかかわらず、本発明の例示的な例を図示し、説明するために、添付の図面が含まれる。本明細書において用いられる言葉及び言い回しは、それらの言葉及び言い回しを当業者の知識と矛盾しない意味を有するように理解され、解釈されるべきである。用語又は言い回しの特別な定義、すなわち当業者によって理解されるような通常の習慣的な意味とは異なる定義が、本明細書における用語又は言い回しの一貫した使用によって暗示されることは意図していない。用語又は言い回しが特別な意味、すなわち当業者によって理解されること以外の意味を有することを意図している場合には、そのような特別な定義は、その用語又は言い回しのための特別な定義を直に、且つ一義的に与えるようにはっきりと、本明細書中に明示されるであろう。
【００２４】
包括的には、本発明は、ドープされた半導体領域内の耐火金属の拡散率が、その半導体領域内のドーパントプロファイルによって影響を及ぼされることがあるという概念に基づく。したがって、シリコンを基にして形成されるトランジスタのドレイン領域及びソース領域のドーパントプロファイルを適切に適合させることによって、ドレイン領域及びソース領域内に金属シリサイド領域を形成するための化学反応中の運動学的挙動に影響を与えて、金属シリサイド領域と半導体領域との間に、より正確に画定された界面を得ることができ、それにより、図１ｃを参照して説明されるような、金属シリサイド界面の粗さによって引き起こされることがある任意の悪影響を低減することができる。
【００２５】
本発明を以下の説明に限定することは意図していないが、実質的に結晶性の半導体領域内の耐火金属原子の拡散率は、ドーパントの存在によって、特にドーパント及び耐火金属原子が、考慮中の半導体領域内で類似の拡散率を示すことがあるときに、大きく影響を及ぼされるものと考えられる。この点で、拡散率は、たとえば、結晶シリコン領域内に金属シリサイドを形成中に、指定された温度において原子が半導体結晶内で移動することができる平均ランダム距離と理解することができ、反応動力学は、用いられる金属のタイプ、及び化学反応が開始される温度に大きく依存する。しかしながら、ドーパント及び耐火金属原子の拡散は、特に耐火金属及びドーパント材料がシリコン内で類似の拡散挙動を有することがあるときに、実質的に同じ結晶特有の機構に基づくことがあるので、シリコン領域内に付加的なドーパントが存在すると、その付加的なドーパントによって、金属シリサイドを形成するための反応速度が大きく影響を及ぼされることがある。
【００２６】
図２ａでは、シリコン結晶内のドーパント濃度及び金属拡散率に関する状況が、シリコン含有半導体結晶内に金属シリサイド領域を形成する工程に大きく影響を及ぼすものと考えられる機構を、より明確に図示するように定性的に、且つ非常に簡略化して示される。しかしながら、全く同じ機構が含まれるか否かにかかわらず、本発明は、半導体デバイスを製造する種々の新規の方法を対象とすることは理解されたい。
【００２７】
図２ａでは、曲線Ａが、ｘ軸として示され、横軸としてプロットされている深さ方向に対する典型的な従来のドーパント濃度を定性的に表すことができる。図２ａから明らかなように、深さ０、すなわちドレイン又はソース領域の表面におけるドーパント濃度は、１０１９ドーパント原子／立方センチメートルのように適度に高く、それは、深くなるのに応じて大きく減少することがあり、結果として、曲線Ｃによって示される指定された深さｘｓにおける対応するドーパント濃度は、深さ０の場合よりも数桁小さくなり、たとえば、１０１４〜１０１５になることがある。これにより、深さｘｓは、金属シリサイドとドレイン又はソース領域のシリコンとの間の界面のための目標深さを示すことができる。
【００２８】
図２ａの曲線Ｂは、シリサイド形成工程中の任意の所与の工程条件の場合のシリコン内の耐火金属の対応する拡散率を定性的に表すことができる。たとえば、曲線Ｂは、高濃度にドープされたソース又はドレイン領域内にニッケルシリサイド領域を形成中の指定された工程温度の場合のニッケルの拡散速度を概略的に表してもよい。表面、すなわち深さ０において大量のドーパント原子が存在することに起因して、金属原子の初期の拡散率は適度に低いことがある。深さ０では、金属原子の拡散挙動に一定の変動が存在することがあり、それは任意の表面の凹凸等によって引き起こされることがあることは理解されたい。適度に低い拡散速度に起因して、化学反応も適度な速度で進行することになり、反応前面の任意の初期に存在する変動は、実質的に同じ適度な反応速度で、材料の中に、すなわち深さ方向ｘに沿って動かされる。しかしながら、深くなると、ドーパント濃度が著しく減少することがあり、それにより、結果として、金属原子の拡散率もそれに伴って増加し、ここで、反応速度が著しく増加することに起因して、反応前面に最初に存在した任意の変動が「増幅」されることがある。結果として、深さｘｓにおいて、劇的に増加した反応速度によって引き起こされる、この「増幅効果」に起因して、対応する金属シリサイド前面に著しい粗さが形成されていることがある。本発明によれば、図２ａに示されるようなドーパント濃度に比べて、目標深さｘｓにおいて、又は少なくともその近くにおいて高いドーパント濃度が得られるように、変更されたドーパント濃度が確立され、それにより、シリサイド形成工程中の反応作用も変更し、結果として、金属シリサイド前面の粗さを著しく低減することができる。
【００２９】
図２ｂは、深さ方向ｘに対するシリコン含有半導体領域内の変更されたドーパント濃度と、変更されたドーパント濃度に起因して達成されることができる耐火金属の拡散率の対応する違いとを示すグラフを概略的に示す。ここでは、曲線Ｄは、ドレイン又はソース領域内の変更されたドーパント濃度を表しており、増加したドーパント濃度が目標深さｘｓを中心にして位置する。この点で、「増加する」という概念は、少なくともｘｓの或る一定の近傍において、深くなるのに応じてドーパント濃度が増加するように、目標深さｘｓに左から接近するとき、すなわちｘｓに向かって深くなるのに応じて、少なくとも目標深さｘｓにおいてドーパント濃度が増加することであると理解されるべきであることに留意されたい。言い換えると、深さ方向ｘに対するドーパント濃度の極大値が、目標深さｘｓに、又はその付近に位置する。これにより、「付近に」又は「近くに」という概念は、極大値から目標深さｘｓまでの距離が、極大値から、従来のデバイスにおいて最大ドーパント濃度が広がっていることがある深さ０を表す場所までの距離よりも短いことであると理解されるべきである。いくつかの実施形態では、「近くに」又は「付近に」という概念は、目標深さが１００％に位置する場合に、約８０％〜１２０％の深さを示すことを意図している。たとえば、図２ｂでは、実際の極大値は、矢印Ｆによって示される深さｘｍに位置することがあり、極大値から目標深さｘｓまでの距離は、表面部分、すなわち深さ０から目標深さｘｓの距離に比べて著しく短いので、この極大値は目標深さｘｓの付近に位置する。
【００３０】
曲線Ｅは、たとえば曲線Ｄによって表されるようなドーパント濃度に対する、対応する反応速度を概略的に表しており、定性的には、適度に低い反応速度が達成されており、耐火金属原子の拡散率が下がっていることに起因して、ドーパント濃度が増加する度に、反応速度が低下する。結果として、金属シリサイド前面の任意の初期の変動は、著しくは「増幅」されないことがあり、反応速度が低下する「平滑化」効果に起因して減少することもある。したがって、金属シリサイド前面において、粗さが低減され、それゆえ、目標深さｘｓにおいて、残りのシリコン領域に対する界面が、さらにはっきりと示されることができる。
【００３１】
ドーパント濃度及び拡散率Ｄ、Ｅは単に例示するものであり、本発明によれば、他のドーパントプロファイルを作り出してもよいことは理解されたい。たとえば、曲線Ｇ及びＨは、より局所的に金属シリサイド界面を形成するのに相応しいこともある、深さ方向における対応するドーパントプロファイルを概略的に示す。図２ｂに示されるドーパント濃度は、対応するプロファイルがこの単一のドーパント種によって実質的に決定されるように、指定された導電型を有する単一のドーパント種に当てはまることがあることに留意されたい。たとえば、Ｎチャネルトランジスタは、高濃度にＮ型にドープされたドレイン領域及びソース領域を有することがあり、目標深さｘｓ付近では無視し得る程度の逆型のドーパントしか存在していないので、少なくとも目標深さｘｓ付近では、その逆型のドーパントがドーパントプロファイルに及ぼす影響も無視できることもある。しかしながら、他の実施形態では、曲線Ｄ、Ｇ、Ｈは、２つ以上の異なるイオン種を含む「累積された」ドーパント濃度を表すことがあり、それらのイオン種は同じ、又は異なる導電型を有することがある。たとえば、或る一定量のドーピングを施すことによって、そして単位体積当たりの実際のドーパント原子数に関して、それゆえ、金属シリサイド領域を形成するために用いられる任意の金属の拡散率への影響に関して、高められたドーパント濃度を依然として有しながら、電気的な挙動に関して適度に低い実効的なドーパント濃度を達成するように目標深さｘｓの周囲のエリアをカウンタドープすることによって、目標深さｘｓにおける高い濃度を達成することができる。したがって、本明細書の説明及び添付の特許請求の範囲において他に説明されない限り、「ドーパント濃度」という概念は、後者の意味として理解されるべきである。
【００３２】
図２ｃを参照して、ここで、本発明のさらなる例示的な実施形態をさらに詳細に説明する。図２ｃは、基板２０１を含む半導体デバイス２００を概略的に示しており、その基板は、シリコンを基にする半導体素子を形成するに適した任意の基板を表すことができる。たとえば、基板２０１は、その上側部分に結晶シリコン層が形成されているバルクシリコン基板を表してもよい。他の場合には、基板２０１は、絶縁層（図示せず）の上にシリコン含有半導体層が形成されているＳＯＩタイプ（シリコン・オン・インシュレータ）基板を表してもよい。半導体デバイス２００はさらに、能動領域２１２を画定するように基板２０１、すなわちシリコン含有半導体層内に形成される分離構造２１３を含む、トランジスタ素子２１０を備えてもよい。能動領域２１２上には、ゲート電極２１５が形成され、それは、ゲート絶縁層２１８によって、能動領域２１２から分離される。ゲート絶縁層２１８の下にはチャネル領域２１１が形成され、半導体領域を横方向に分離し、その半導体領域中には、深いドレイン領域及びソース領域が形成される。さらに、ゲート電極２１５に隣接して延長領域２１４ａが形成され、ゲート電極２１５は、その側壁上に、オフセットスペーサ２１６ａを形成されていてもよい。矢印ｘは深さ方向ｘを示しており、深さ方向ｘは、基板２０１の初期表面に対して実質的に直交する。すなわち、デバイス２００の製造工程中に基板２０１上に任意の表面トポロジが形成される場合であっても、たとえば、基板２０１の背面を深さ方向ｘの直交性を定義するために用いることができるので、深さ方向ｘは良好に定義される。矢印によって示されるような深さ方向ｘの符号に関しては、部分２１４ｂのような表面部分から値０で開始して、基板２０１の中へ向かっていくときに、深くなると考えられることは理解されたい。結果として、目標深さｘｓは、初期表面２１４ｂと、ゲート電極２１５に隣接して形成される金属シリサイド領域の所望の界面位置との距離として定義することができる。図４を参照してさらに詳細に説明されるであろうように、選択的にエピタキシャル成長したソース領域及びドレイン領域を形成する必要がある半導体デバイス２００について考えるとき、深さ方向ｘの「原点」は、表面２１４ｂの上方に位置することがあることは理解されたい。
【００３３】
図２ｃに示されるような半導体デバイス２００を形成するための典型的な工程の流れは、以下の工程を含むことができる。能動領域２１２の中及び上に形成されるトランジスタ２１０は、ゲート長、ゲート幅、及びゲート絶縁層２１８の指定された厚み等の、指定されたトランジスタ寸法を有するＮチャネルトランジスタ又はＰチャネルトランジスタのような、指定されたトランジスタタイプを表すことがある。トランジスタ２１０のデバイス要件に基づいて、目標深さｘｓは、表面部分２１４ｂの全シート抵抗率の所望の減少が得られるように選択される。トランジスタ素子２１０内に形成されるドレイン領域及びソース領域のシート抵抗率及び全接触抵抗は、金属シリサイド領域を形成するために用いられる耐火金属のタイプ、及び目標深さｘｓにかなり依存することがある。トランジスタ２１０の全体的な性能は、目標深さｘｓに実質的に形成される金属シリサイド領域の界面の品質にかなり依存することもあるので、デバイス２００のための製造工程、詳細には、ドレイン領域及びソース領域を形成することに関連する工程レシピは、たとえば、図２ｂを参照して説明したように、深さ方向ｘにおいて変更されたドーパントプロファイルが得られるように、目標深さｘｓに基づいて適合される。したがって、デバイス２００の形成は、図１ａを参照して説明したように、十分に確立された工程技法に従って、分離構造２１３と、ゲート絶縁層２１８及びオフセットスペーサ２１６ａを含むゲート電極２１５とを形成するための任意の工程を含むことができる。その後、イオン注入工程２２０を実行することにより、延長領域２１４ａを形成するために必要とされるドーパント濃度を作り出すことができる。その後、実施形態によっては、領域２１４ａ内のドーパントを活性化するために、また注入によって引き起こされた損傷を再結晶化するために、急熱アニール工程が実行されることがある。他の実施形態では、アニール手順は、深いドレイン領域及びソース領域の形成後の後のステージにおいて実行されることがある。その後、十分に確立された堆積及び異方性エッチング技法によって、適当なスペーサ素子を形成することができる。
【００３４】
図２ｄは、スペーサ素子２１６を形成した後の半導体デバイス２００を概略的に示しており、スペーサ素子は、深いドレイン領域及びソース領域２１４を形成するためのイオン注入工程２２１中に注入マスクとしての役割を果たす。一実施形態では、イオン注入２２１は単一の注入ステップとして実行されることがあり、注入エネルギー及びドーズのような注入パラメータが、目標深さｘｓに基づいて制御される。したがって、この注入工程において用いられるドーパント種に関するイオン注入２２１の平均侵入距離は、目標深さｘｓ付近において増加したドーパント濃度が得られるように決定されることがある。考慮中のドーパント種のために適した対応する注入エネルギーは、十分に確立されたシミュレーション計算に基づいて容易に求めることができる。他の実施形態では、注入工程２２１は、上記で説明されたようにして垂直方向のドーパントプロファイルを変更するように、２つ以上の注入ステップを含むことがある。一実施形態では、深いドレイン領域及びソース領域２１４を形成するために、先行又は後続する注入を変更するように設計される、付加的な注入ステップが実行され、それにより目標深さｘｓにおいて、又はその付近において所望の増加したドーパント濃度を作り出すことができる。他の実施形態では、異なるドーパント種を基にして、付加的な注入ステップが実行されることがあり、そのドーパント種は、ドレイン領域及びソース領域２１４を実際に画定するための先行又は後続する注入ステップのために用いられるドーパント種と同じ、又はそれとは異なる導電型を有することがある。たとえば、深いドレイン領域及びソース領域２１４を形成するために、ドレイン領域及びソース領域２１４内に金属シリサイド領域を形成する際に後に用いることができる耐火金属とは大きく異なる拡散率を示すドーパント種が用いられてもよい。したがって、このドーパント種は、耐火金属の拡散率への影響が小さいことがあり、「増幅」効果を多少緩和できる程度であるが、その場合でも、耐火金属の拡散率にさらに顕著に影響を及ぼす、すなわち耐火金属と類似の拡散率を有する第２のドーパント種を導入することによって、目標深さｘｓにおいて、又はその付近において、ドーパント濃度を増加させることによる平滑化効果をさらに高めることができる。他の実施形態では、第２のドーパント種は、逆型のドーパントとしての役割を果たすように、その導電型が異なることがあり、それにより、実際のドーパント濃度を高めながら、「電気的に実効性のある」ドーパント濃度を減少させることができ、反応減速材料としての役割を果たすことができる。
【００３５】
実施形態によっては、イオン注入２２１は、単一ステップの注入として実行されるか、又は同じ、若しくは異なるイオン種に基づく２つ以上の個別の注入ステップを含み、目標深さｘｓにおいて、又はその付近において高いドーパント濃度が得られるように設計されることがあり、後続のシリサイド形成工程において用いられることがある所与の１つ又は複数の耐火金属、及び所与の工程条件の場合に、反応前面が大幅に「減速される」ので、イオン注入２２１は、後続のシリサイド形成に対する「障壁」注入と見なすことができることは理解されたい。イオン注入工程２２１の後に、デバイス２００は、一連の注入２２１中に、そしておそらく注入２２０（図２ｃ）によって取り込まれるドーパントを実質的に活性化するために、さらには注入２２１及び注入２２０によって引き起こされる結晶の損傷を修復するためにアニールされることがある。
【００３６】
図２ｅは、さらに進んだ製造段階における半導体デバイス２００を概略的に示す。ここでは、耐火金属の層２２２がデバイス２００上にコンフォーマルに形成される。耐火金属の層２２２は、ニッケル、コバルト、チタン、プラチナ、タングステン等の１つ又は複数の金属から構成されることができ、層２２２は、異なる耐火金属が被着される場合には、２つ以上の副層から構成されてもよく、又は層２２２は、単一の耐火金属から形成されるか、若しくは２つ以上の異なる耐火金属から成る化合物から形成される単一の層として設けられてもよい。層２２２は、スパッタ堆積、化学気相成長（ＣＶＤ）等の十分に確立された堆積技法に基づいて形成することができ、層２２２の厚みは、目標深さｘｓに基づいて制御される。したがって、層２２２の厚みは、目標深さｘｓまで下方に金属シリサイドを形成できるようにするのに十分である。対象となる１つ又は複数の耐火金属でのシリサイド形成工程中のシリコン「消費」に関する対応するデータは、テストラン、経験等に基づいて得ることができる。その後、拡散を開始し、それゆえ層２２２の耐火金属と、領域２１４内及びゲート電極２１５内のシリコンとの反応を開始するように、デバイス２００は、指定された条件、すなわち指定された温度及び持続時間の熱処理にかけられる。他の例では、ゲート電極２１５内の金属シリサイドの形成は、ドレイン領域及びソース領域２１４内に金属シリサイドを形成するための対応する工程と切り離すことができる。たとえば、ゲート電極２１５が後続のシリサイド形成工程中に保護されるように、ゲート電極２１５の上にキャップ層（図示せず）が設けられてもよい。その後、キャップ層を除去してさらなる耐火金属の層を堆積してもよく、さらに別の化学反応が開始されることがあり、その反応では、ゲート電極２１５が大きく影響を及ぼされるが、ドレイン領域及びソース領域２１４内の反応は、先に形成された金属シリサイドに起因して、且つ変更されたドーパント濃度に起因して大きく減速されることができ、それにより、目標深さｘｓよりも深くまで金属シリサイド前面が侵入するのを著しく遅らせることができる。こうして、ゲート電極２１５は異なる金属シリサイドを与えられることができ、それぞれの金属シリサイドの形成、それゆえ寸法は、ドレイン領域及びソース領域２１４内の対応する金属シリサイド領域から実質的に切り離すことができる。
【００３７】
以下の説明では、シリサイド形成工程がゲート電極２１５及び領域２１４に対して一般的に実行されるものと仮定する。用いられる材料によっては、異なる工程計画が必要とされることがあることも理解されたい。たとえば、コバルトは、コバルトシリサイドを高抵抗相から低抵抗相に変換するために、２ステップの熱処理を必要とすることがあり、中間の選択性エッチングステップで未反応のコバルトを除去する必要がある。たとえば、ニッケル、ニッケルプラチナ等の場合のように、他の材料の場合には、単一の熱処理が適していることがある。図２ｂを参照して上記で説明されたように、化学反応中に、層２２２からの金属が領域２１４の中に拡散し、深さ方向ｘにおいてドーパントプロファイルが変更されることに起因して、均一性が改善されたシリサイド形成前面を形成することができ、それにより、金属シリサイドと半導体材料との間の界面の任意の粗さを大幅に低減することができる。
【００３８】
図２ｆは、上記の一連の工程が完了した後の半導体デバイス２００を概略的に示す。それゆえ、デバイス２００は、ゲート電極２１５内に形成される金属シリサイド領域２１９と、深いドレイン領域及びソース領域２１４内の金属シリサイド領域２１７とを含む。さらに、界面２１７ａは、実質的に目標深さｘｓに、又はその付近に配置され、対応する粗さは、少なくとも実質的に水平な部分において、従来技術の技法に比べて著しく低減される。結果として、所与のトランジスタ設計の場合に、コンタクト漏れ電流等の不都合な作用を低減することができるが、トランジスタ２１０の接触抵抗は金属シリサイド領域２１７のドーパント濃度によってではなく、その導電率によって実質的に決定されるのに対して、ＰＮ接合２１４ｃの位置は、ドーパントプロファイルの変更によって実質的に影響を及ぼされないままでいられるので、深さ方向においてドーパントプロファイルを変更しても、トランジスタ２１０の全体的な性能は実質的に悪影響を及ぼされないことができる。
【００３９】
ドーパントプロファイルの変更は、特定のトランジスタタイプのための所望の目標深さｘｓに従って適合させることができることは理解されたい。たとえば、上記で説明されたように、ＣＭＯＳデバイスにおいて通常、一般的に形成されるＰ型トランジスタ及びＮ型トランジスタは、シリサイド領域の形成に関して異なる挙動を示すことがある。したがって、両方のトランジスタタイプのために共通の目標深さｘｓが選択されることがあっても、それぞれのドーパントプロファイルが変更される結果として、対応する金属シリサイド領域の形成の均一性を高めることができる。他の実施形態では、異なる目標深さｘｓ、又は異なるトランジスタタイプが相応しいと考えられることがあり、次に説明されるように、変更されたドーパントプロファイルを形成するための一連の注入が、種々の異なるトランジスタタイプに対して異なるように実行されることがある。
【００４０】
図３は、その中に２つの異なるタイプのトランジスタ３１０及びトランジスタ３５０が形成されている半導体デバイス３００を概略的に示しており、それらのトランジスタはそれぞれ、異なる目標深さｘｓ及び目標深さｙｓを有する金属シリサイド領域を必要とすることがある。図３では、トランジスタ３１０は、深いドレイン領域及びソース領域３１４と、対応する延長領域３１４ａとを含んでもよく、深さ方向に沿ったドーパントプロファイルは、図２ｂ〜図２ｆを参照して上記で説明されたように変更されることができる。すなわち、ドレイン領域及びソース領域３１４のドーパント濃度は目標深さｘｓにおいて増加する。さらに、トランジスタ３１０をレジストマスク３２３のようなマスクによって覆い、目標深さｙｓにおいて、又はその付近において増加したドーパント濃度を有するドーパントプロファイルで、トランジスタ３５０内に対応する深いドレイン領域及びソース領域を形成するように構成される注入工程３２４中に、トランジスタ３１０を保護することができる。注入工程３２４に関して、注入２２１（図２ｄ）を参照して上記で説明されたのと同じ基準が当てはまる。トランジスタ３５０内に深いドレイン領域及びソース領域を形成した後に、対応するアニールサイクルが実行されることがあり、図２ｅを参照して同じく説明されたように、さらに処理を続けることができる。すなわち、耐火金属の層が、少なくとも目標深さｙｓまで下方にシリコンを消費するのに十分である厚みに堆積されることができる。こうして、共通のシリサイド形成工程を実行することができ、詳細には、浅い方の目標深さｘｓを有する、トランジスタ３１０内の変更されたドーパントプロファイルは、ｘｓにおいて、又はその付近においてシリサイド前面を実質的に保持し、一方、第２のトランジスタ３５０内のシリサイド前面は、目標深さｙｓまで下方に進むことができる。結果として、異なるタイプのトランジスタが必要とされる場合であっても、レジストマスク３２３の形成は、従来の工程の流れの中の標準的な手順であるので、工程をさらに複雑にすることなく、異なるトランジスタタイプのための金属シリサイド領域の形成に、より高い工程自由度が与えられる。
【００４１】
図４は、その上にトランジスタ素子４１０が形成されている半導体デバイス４００を概略的に示しており、そのデバイスでは、ドーパントの少なくとも一部が堆積又は拡散によって導入される。トランジスタ４１０は、その側壁上にスペーサ素子４１６が形成されているゲート電極４１５を含み、スペーサ素子４１６に隣接して、エピタキシャル成長したシリコン含有半導体領域４２４が形成される。さらに、金属シリサイド領域の界面が形成されなければならない目標深さｘｓが示される。目標深さｘｓは、領域４２４を形成する前に基板４０１内に形成される能動領域４１２内に配置されることもあることは理解されたい。原理的には、トランジスタ４１０は、図１ａ及び図２ｃ〜図２ｆを参照して上記で説明された工程技法に従って形成されることがあり、その場合に、深いドレイン領域及びソース領域を形成する前に、領域４２４が十分に確立された選択性エピタキシャル成長技法によって形成されることがあり、特定のドーパント種を堆積雰囲気に追加して、領域４２４をドープされた領域として設けることができる。選択性エピタキシャル成長工程の堆積雰囲気を制御するための工程パラメータに応じて、所望の垂直方向のドーパントプロファイルを調整することができる。たとえば、所与の堆積方法の場合の堆積速度がよく知られているので、目標深さｘｓに基づいて、ドーパント前駆物質の追加を制御することができる。たとえば、指定されたドーパント種を用いて、目標深さｘｓにおいて大きく局所化された濃度ピークを作り出すことができる。このために、目標深さｘｓに達するときに、選択性エピタキシャル成長工程の堆積雰囲気内に、ドーパント前駆物質の対応するバーストを生成することができる。極端に局所化された濃度ピークが望ましい場合には、少なくとも目標深さｘｓの「付近における」材料の堆積中に堆積速度を適当に減速するために、それに応じて工程パラメータを調整することができる。他の実施形態では、エピタキシャル成長領域４２４内で実質的に均一なドーパント濃度を生成することができ、深さ方向におけるドーパントプロファイルの必要とされる変更は、イオン注入２２１を参照しながら図２ｄを参照して同じく説明されたように、専用に設計されたイオン注入工程によって得ることができる。さらに他の実施形態では、増加したドーパント濃度の、すなわち目標深さｘｓの正確な場所が、能動領域４１２内に形成されなければならないことがある。この場合、等方性エッチング又は異方性エッチングのような任意の適当な技法によって、スペーサ素子４１６に隣接して領域４１２に凹部が形成されることがある。例示的な一実施形態では、実質的に制御可能に酸化工程を実行することができ、十分に確立された、選択性が高く、十分に制御可能なウエット化学エッチング技法によって、二酸化シリコンを除去することができ、それにより、実質的に制御可能に凹部４２４ａを形成することができる。その後、領域４２４を形成するエピタキシャル成長工程が、上記で説明されたのと同じようにして実行されることができ、この時点で、目標深さｘｓを凹部４２４ａ内に配置することができ、それにより、所望のドーパント種でドーパント濃度ピークを大きく局所化できるようになる。
【００４２】
領域４２４を形成するための選択性エピタキシャル成長工程が完了した後に、デバイス要件によって必要とされるのに応じて、オプションのさらなる注入工程を実行して、垂直方向の延長部を有する深いドレイン領域及びソース領域を形成することができる。アニール工程を実行して、オプションのイオン注入ステップによって導入されたドーパントを活性化することができる。凹部４２４ａが形成されるとき、深いドレイン領域及びソース領域を形成するための付加的な注入工程は省くことができ、ドーパントプロファイルは、選択性エピタキシャル堆積雰囲気内のドーパント前駆物質濃度を制御することに基づいて、実質的に完全に確立できることは理解されたい。この場合、ドーパント原子は典型的には格子部位に置かれるので、アニール工程は省くことができる。その後、十分に確立された実質的に選択性のエッチング技法によってスペーサ４１６を除去することができ、その後、対応する一連の注入を実行して、ゲート電極４１５に隣接して延長領域を形成することができる。その後、スペーサ４１６のような、さらなるスペーサ素子を形成することができ、図２ｆを参照して上記で説明されたのと同じようにして、金属シリサイド領域を形成することができる。
【００４３】
このシリサイド形成工程中に、目標深さｘｓにおいて、又はその付近において、大きく局所化し且つ高められたドーパント濃度が、金属シリサイド界面の高い「局所性」を与え、それにより、トランジスタ４１０の全体的な特性が高められる。さらに、適当なドーパント種の、非常に高く且つ非常に局所化されたドーパント濃度が、目標深さｘｓに、又はその付近に位置することがあるので、「電気的」ドーパントプロファイル全体に著しく影響を及ぼすことなく、濃度ピークの「障壁」効果を、極めて顕著になるように調整することができる。
【００４４】
結果として、本発明は、残りの半導体領域との界面において、不均一性を低減した金属シリサイドを形成し、それによりトランジスタ素子の性能を改善するための高度な技法を提供する。深いドレイン領域及びソース領域内の垂直方向のドーパントプロファイルを変更することによって、改善された金属シリサイド特性を達成することができ、その場合に、高められたドーパント濃度は、金属シリサイド界面のための目標深さにおいて、又はその付近において生成され、その界面は「障壁」ドーパント濃度を形成することができる。障壁濃度は拡散率に、それゆえ金属シリサイド形成工程中の反応速度に大きく影響を及ぼすことがある。障壁ドーパント濃度は、１つ又は複数の注入ステップを含むことがある、専用に設計された一連の注入によって、且つ／又はエピタキシャル堆積工程に基づいてドーパントを導入することによって形成することができる。増加したドーパント濃度が生成される方法にかかわらず、同じ、又は異なる導電型を有する異なるドーパント種を用いることもできる。異なる導電型が用いられる場合には、金属拡散率に影響を及ぼすドーパント濃度を、少なくとも或る程度まで、電気的に実効性のあるドーパント濃度から切り離し、それにより、電気的なトランジスタ性能とは実質的に無関係に、障壁濃度を設計する際の自由度を高めることができる。
【００４５】
本明細書の教示の利益を得る当業者であれば明らかであるが、本発明を変更し、異なるが、同等の態様において実施することができるので、上記に開示された特定の実施形態は例示にすぎない。たとえば、上述された工程ステップは、異なる順序で実行してもよい。さらに、特許請求の範囲において記載される以外に、本発明を、本明細書において示される構造又は設計の細部に限定することは意図していない。それゆえ、これまでに開示された特定の実施形態は改変又は変更されてもよく、全てのそのような変形が本発明の範囲内及び精神内にあると考えられることは明らかである。したがって、本明細書において要求される保護は、特許請求の範囲において述べられるとおりである。
【図面の簡単な説明】
【００４６】
【図１ａ】金属シリサイド領域を形成する前の従来のトランジスタの概略的な断面図である。
【図１ｂ】図１ａに示される従来のトランジスタの深さ方向におけるドーパントプロファイルを概略的に示すグラフである。
【図１ｃ】従来の技法による、金属シリサイド領域を形成した後の図１のトランジスタの概略的な断面図である。
【図２ａ】１つの例示的な従来のドーパント濃度が存在する場合の、侵入深さに対する耐火金属の拡散率の１つの例示的な依存性を示すためのグラフである。
【図２ｂ】本発明の例示的な実施形態によるドーパント濃度を例示的な一例を示すためのグラフである。
【図２ｃ】本発明の例示的な実施形態による、種々の製造段階中のトランジスタ素子の概略的な断面図である。
【図２ｄ】本発明の例示的な実施形態による、種々の製造段階中のトランジスタ素子の概略的な断面図である。
【図２ｅ】本発明の例示的な実施形態による、種々の製造段階中のトランジスタ素子の概略的な断面図である。
【図２ｆ】本発明の例示的な実施形態による、種々の製造段階中のトランジスタ素子の概略的な断面図である。
【図３】本発明の例示的な実施形態による、金属シリサイド領域を形成するための異なる目標深さを有する２つのトランジスタ素子を含む半導体デバイスの概略的な断面図である。
【図４】エピタキシャルシリコン堆積に基づく、本発明の例示的な実施形態に従ってドーパント濃度が変更される、製造中のトランジスタ素子の概略的な断面図である。
【図１ａ】
2008543082.tif 000003
【図１ｂ】
2008543082.tif 000004
【図１ｃ】
2008543082.tif 000005
【図２ａ】
2008543082.tif 000006
【図２ｂ】
2008543082.tif 000007
【図２ｃ】
2008543082.tif 000008
【図２ｄ】
2008543082.tif 000009
【図２ｅ】
2008543082.tif 000010
【図２ｆ】
2008543082.tif 000011
【図３】
2008543082.tif 000012
【図４】
2008543082.tif 000013
【手続補正書】
【提出日】平成19年4月30日(2007.4.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板（２０１）上に形成されるシリコン含有半導体領域（２１２）内に形成される金属シリサイド領域の目標深さ（Ｘｓ）を特定し、
前記目標深さ（Ｘｓ）の近くにおいてドーパント濃度の極大値が得られるように、前記目標深さ（Ｘｓ）に基づいて、前記シリコン含有半導体領域の深さ方向に沿って、該シリコン含有半導体領域内にドーパントプロファイルを形成し、該ドーパントプロファイルの形成では、イオン注入工程が実行され、該ドーパントプロファイルが実質的に形成されるように注入ドーズ及びエネルギーが制御され、該イオン注入工程は、第１の導電型の第１のドーパント種を用いる少なくとも１つの第１の注入ステップと、逆型のドーパントとしての役割を果たすための第２の導電型の第２のドーパント種を用いる少なくとも１つの第２の注入ステップとを含み、該第１のドーパント種及び該第２のドーパント種は前記極大値を実質的に決定し、かつ、
前記目標深さ（Ｘｓ）に基づいて前記金属シリサイド領域（２１７）を形成する、方法。
【請求項２】
前記ドーパントプロファイルを含む前記シリコン含有半導体領域（２１２）は、電界効果トランジスタ（２００）のドレイン領域（２１４）及びソース領域（２１４）のうちの少なくとも一方を表す、請求項１に記載の方法。
【請求項３】
前記金属シリサイド領域（２１７）を形成では、前記シリコン含有半導体領域（２１２）上に耐火金属の層（２２２）が堆積され、前記基板（２０１）を熱処理して、金属拡散を開始して前記金属シリサイド（２１７）が形成される、請求項１に記載の方法。
【請求項４】
前記耐火金属の層（２２２）の厚み、前記熱処理の温度、及び該熱処理の持続時間のうちの少なくとも１つが、実質的に前記目標深さ（Ｘｓ）においてシリサイド成長を停止するように制御される、請求項３に記載の方法。
【請求項５】
１つ又は複数の基板（３０１）上に形成される第１の指定されたトランジスタタイプ（３１０）のドレイン領域及びソース領域のための金属シリサイド領域に対する第１の目標深さ（Ｘｓ）を特定し、
前記第１の目標深さ（Ｘｓ）に基づいて、前記１つ又は複数の基板の深さ方向に対して、ドーパントプロファイルが、前記第１の目標深さ（Ｘｓ）に接近する際に深度が深くなるにつれてドーパント濃度が増加するものとなるように、前記１つ又は複数の基板上に前記第１の指定されたトランジスタタイプの前記ドレイン及び前記ソース領域を形成し、前記ドーパントプロファイル形成では、イオン注入工程が実行され、該ドーパントプロファイルが実質的に生成されるように、注入ドーズ及びエネルギーが制御され、該イオン注入工程は、第１の導電型の第１のドーパント種を用いる少なくとも１つの第１の注入ステップと、逆型のドーパントとしての役割を果たすための第２の導電型の第２のドーパント種を用いる少なくとも１つの第２の注入ステップとを含み、該第１のドーパント種及び該第２のドーパント種は前記ドーパントプロファイルを実質的に決定し、
前記第１の目標深さ（Ｘｓ）に基づいて、前記第１の指定されたトランジスタタイプ（３１０）の前記ドレイン領域及び前記ソース領域内に前記金属シリサイド領域を形成する、方法。
【請求項６】
前記金属シリサイド領域の形成では、前記１つ又は複数の基板上に形成されるシリコン含有半導体領域上に耐火金属の層（２２２）を堆積し、前記１つ又は複数の基板を熱処理し、金属拡散を開始して前記金属シリサイドを形成する、請求項５に記載の方法。
【請求項７】
前記耐火金属の層（２２２）の厚み、前記熱処理の温度、及び該熱処理の持続時間のうちの少なくとも１つが、実質的に前記第１の目標深さにおいて前記シリサイド成長を停止するように制御される、請求項６に記載の方法。
【請求項８】
前記１つ又は複数の基板上に形成される第２の指定されたトランジスタタイプ（３５０）のドレイン領域及びソース領域内に形成される第２の金属シリサイド領域のための第２の目標深さ（Ｙｓ）を特定すること、
前記第２の目標深さ（Ｙｓ）に基づいて、前記１つ又は複数の基板の深さ方向に対して、第２のドーパントプロファイルが、前記第２の目標深さに接近する際に、深度が深くなるにつれて第２のドーパント濃度が増加するものとなるように、前記第２の指定されたトランジスタタイプ（３５０）の前記ドレイン領域及び前記ソース領域を形成し、
実質的に前記第２の目標深さ（Ｙｓ）において金属シリサイド成長を停止するように、前記第２の指定されたトランジスタタイプ（３５０）の前記ドレイン領域及び前記ソース領域内に前記第２の金属シリサイド領域を形成する、請求項５に記載の方法。
【国際調査報告】
2008543082.tif 000014
2008543082.tif 000015
2008543082.tif 000016