(57)【要約】  信号処理装置は、例えば無線フロントエンド（１２）からの、信号電力の変動を受けやすいアナログ入力信号をディジタル信号に変換しプロセッサ（１５）へ供給するアナログ−ディジタル変換器（３１）有する。本装置は検出信号強度に基づく利得制御信号により制御される可変利得増幅器を（１３）を有する。アナログ−ディジタル変換器は入力信号を処理するためにループフィルタを具えるループを有する。前記利得制御信号を生成するために信号強度検出回路（３２）を設ける。この信号強度検出回路は前記ループから信号強度を検出するループ信号検出器を有する。従って、受信信号強度インジケータＲＳＳＩがアナログ−ディジタル変換器に直接結合され、ディジタル信号プロセッサ内における信号強度検出の遅延を避けることができる。
2008517510.tif 000002
【特許請求の範囲】
【請求項１】
信号電力の変動を受けやすいアクセス入力信号をディジタル的に処理する装置であって、該装置は、
入力信号から増幅信号を生成するための、利得制御信号に依存する可変利得を有する増幅器と、
増幅信号を処理すべきディジタル信号に変換するアナログ−ディジタル変換器と、
前記利得制御信号を生成する信号強度検出回路とを具え、
前記アナログ−ディジタル変換器はループフィルタを具えるループを含み、前記信号強度検出回路は前記ループから信号強度を検出するループ検出手段を具えることを特徴とするディジタル信号処理装置。
【請求項２】
前記ループ検出手段は、前記ループフィルタに結合された少なくとも１つのレベル検出器を具えることを特徴とする請求項１記載の装置。
【請求項３】
前記ループ検出手段は、一連のループユニットを具え、前記ループ検出手段は、前記一連のループユニットに結合された多数のレベル検出器を具えることを特徴とする請求項２記載の装置。
【請求項４】
前記ループ検出手段は、前記レベル検出器の出力信号の組合せに依存して利得制御信号を生成する論理出力回路を具えることを特徴とする請求項３記載の装置。
【請求項５】
前記論理出力回路は、前記レベル検出器の出力信号に対して異なる重み係数を具え、これらの重み係数は、対応するループユニットがそれぞれのレベル検出器により検出されるレベルを超えることによるディジタル出力信号の悪化の予想量に基づいて選択されることを特徴とする請求項４記載の装置。
【請求項６】
前記一連のループユニットは積分器とフィードフォワードユニットとを具えることを特徴とする請求項３記載の装置。
【請求項７】
前記アナログ−ディジタル変換器はシグマ−デルタ変換器であり、前記ループは量子化器に結合されたアナログループフィルタを具えることを特徴とする請求項１記載の装置。
【請求項８】
前記ループ検出手段は、その前のループユニットのクリップレベルより低い基準レベルにあるループ信号レベルを検出するように構成されたレベル検出器を具えることを特徴とする請求項１記載の装置。
【請求項９】
請求項１−８のいずれかに記載のディジタル信号処理装置と、前記アナログ入力信号を供給する受信ユニットとを具えるモバイル通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号電力の変動を受けやすいアナログ入力信号をディジタル的に処理する装置に関する。
本発明は、更に、アナログ入力信号をディジタル的に処理する装置を具えるモバイル通信デバイスに関する。
本発明は、ディジタル信号処理のためのアナログ−ディジタル変換の分野、特に自動利得制御のための信号強度インジケータに関する。
【背景技術】
【０００２】
特許文献１に、アナログ−ディジタル（Ａ／Ｄ）変換器、特にディジタル通信受信装置内のシグマ−デルタ（ＳΔ）型の変換器が開示されている。このような通信システムでは、信号電力の変動を受けやすいアナログ入力信号は他の信号成分から分離すべき情報信号成分を含んでいる。アナログ入力信号はＡ／Ｄ変換器の入力加算ノードに供給される。Ａ／Ｄ変換器は、生成したディジタル出力信号を入力加算ノードに帰還する少なくとも一つのループを有すし、該ループは出力信号を出力する量子化器に結合されたループフィルタを含んでいる。Ａ／Ｄ変換器の入力における所要のダイナミックレンジは、利得制御信号で制御される可変利得を有する前置増幅器段により達成される。アナログ入力信号の電力レベルを検出して利得制御信号を生成するために電力検出器が使用される。例えば、入力信号に対してアナログ電力検出器を使用することができ、また特許文献２に記載されているように、入力信号の所望の信号要素の電力レベルをディジタル信号処理後にディジタル的に測定して不所望なイメージ及びスプリアス信号を除去することができる。また、シグマ−デルタＡ／Ｄ変換器のダイナミックレンジは受信装置の動作モードに依存して設定することもできる。しかし、利得制御のための既知の電力レベル検出方法は十分に高速且つ精密でなく、追加の回路を必要とする。特に、ディジタル処理後の所望の信号の電力検出は精密にできるが、ディジタル信号処理により生ずる大きな遅延のために電力レベルの変動に高速に応答し得ない。
【０００３】
【特許文献１】米国特許第６，５３８，５８８号明細書
【特許文献２】米国特許第５，１０７，２２５号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、複雑な回路を必要とせず且つ電力レベルの変動に高速に応答する信号高度検出器を有するアナログ入力信号のディジタル処理装置を提供することにある。
【課題を解決するための手段】
【０００５】
この目的のために、本発明の第１の態様によれば、頭書に記載のアナログ入力信号をディジタル的に処理する装置は、利得制御信号に依存する可変利得を有する、入力信号から増幅信号を生成するための増幅器と、増幅信号を処理すべきディジタル信号に変換するアナログ−ディジタル変換器と、前記利得制御信号を生成する信号強度検出回路とを具え、前記アナログ−ディジタル変換器はループフィルタを具えるループを含み、前記信号強度検出回路は前記ループから信号強度を検出するループ検出手段を具えることを特徴とする。
【０００６】
上記の目的のために、本発明の第２の態様によれば、頭書に記載のモバイル通信装置は、上記のアナログ入力信号をディジタル的に処理する装置と、前記アナログ入力信号を供給する受信ユニットとを具えることを特徴とする。
【０００７】
前記増幅器の可変利得は１より大きくすることも、小さくすることもでき、即ち増幅信号を入力信号より大きくすることも、小さくすることもできる点に注意されたい。本発明の手段は、アナログ信号が前記信号強度検出回路からの利得制御信号に基づいて増幅器によりアナログ領域で調整される効果を有する。前記信号強度検出回路は前記ループに結合され、前記ループは入力信号に直接結合されるので、入力信号の電力レベルに遅延なしで応答する。また、前記ループは入力信号の過電力レベルに予測可能且つ検出可能な態様で応答する事実のために、前記ループ検出手段はアナログ−ディジタル変換器のオーバロードを正確に検出する。従って、前記信号強度検出回路はディジタル処理により遅延されないとともに、いずれにしても必要とされるループ要素に直接結合するために簡単であり、これにより例えば集積化に用ループするチップ面積が減少する。
【０００８】
本発明は、以下の認識にも基づくものである。既知の解決方法では、信号は通常、予備ステップとしてアナログ領域で操作されるか、変換後に最終的にディジタル信号処理によりディジタル領域で分析される。特に、当業者は、アナログ入力信号の受信後できるだけ早くアナログ領域からディジタル領域への変換を実行し、いずれか一方の領域で電力検出を実行するであろう。しかし、本発明者は、電力レベルまたは信号強度の検出は変換点、即ちアナログ−ディジタル変換器内部のループに結合された点で行うのが特に好適であることを確かめた。その理由は、前記ループにおいて、強すぎる入力信号の影響は、例えば1つ以上のループ要素のクリップレベルへの到達により、直ちに検出可能であるためである。
【０００９】
本発明装置の一実施例では、前記ループ検出手段はループフィルタに結合された少なくとも1つのレベル検出器を具える。この実施例は、ループフィルタにおいて高すぎる信号強度のためにクリップレベルに到達する特定のループフィルタ要素の信号レベルを容易に検出できる利点を有する。
【００１０】
本発明装置の一実施例では、前記ループフィルタは一連のループユニットを具え、前記ループ検出手段は前記一連のループユニットに結合された多数のレベル検出器を具える。特に、前記ループ検出手段はレベル検出器の出力信号の組み合わせに依存して利得制御信号を生成する論理出力回路を具えることができる。この実施例は、高すぎる入力信号強度による影響が多数のループユニットの位置で検出され、従ってアナログ−ディジタル変換器のオーバロードの正確な検出が種々のタイプの入力信号、例えば特に種々の周波数レンジに対して達成される利点を有する。
【００１１】
本発明デバイスの一実施例では、前記論理出力回路はレベル検出器の出力信号に対して異なる重み係数を具え、これらの重み係数は、対応するループユニットがそれぞれの検出器により検出されるレベルを超えることによるディジタル出力信号の悪化の予想量に基づいて選択される。この実施例は、例えば少数のループユニットのみがレベルを超える場合の若干のオーバロードを許容することにより、アナログ−ディジタル変換器の性能の悪化量を考慮に入れた利得制御信号値が生成される利点を有する。
【００１２】
本発明装置の他の好適実施例は従属請求項に記載されており、それらの記載をここに援用する。
【００１３】
本発明のこれらの特徴及び他の特徴は以下に例示する実施例及び添付図面を参照すると明らかになる。
【発明を実施するための最良の形態】
【００１４】
図１は従来の受信機装置の構成図を示す。この装置は、無線周波数フロントエンド１２に結合されたアンテナ１１を有する。フロントエンド１２からのアナログ信号は自動利得制御を有する増幅器１３に供給され、この自動利得制御は、例えば増幅器１３の出力にあるアナログ信号強度検出器回路で信号電力を測定することにより達成される。増幅器は増幅したアナログ信号をアナログ−ディジタル変換器１４（ＡＤＣ）に供給し、この変換器がディジタル信号をディジタル信号プロセッサ１５に供給する。このようなディジタル化受信機構成では、Ａ／Ｄ変換器は所望のチャネルの情報信号をディジタル領域に変換するために受信機チェーン内のどこに設けてもよい。このディジタル化はよりフレキシブルな受信機構成をもたらし、例えばチャネルフィルタリング及び復調をディジタル領域で行うことができる。図中のRＦフロントエンド１２は所望のチャネルを含む受信無線信号をＩＦ周波数（零にすることもできる）に変換し、さらに隣接チャネル及び妨害を減衰させるために増幅及びチャネルフィルタリングのような予備信号処理も行う。所望チャネルの信号強度が小さすぎるまたは大きすぎる場合には、ＡＧＣ増幅器１３を用いて入力信号を増幅又は減衰し、入力信号をディジタル領域に適切に変換できるように調整する。これは、所望の信号をＡＤＣの最大入力レベルにできるだけ近づけて、ＡＤＣの雑音寄与分をできるだけ小さくすることを意味する。問題はＡＧＣをどのように設定するかである。ＡＧＣを設定する一つの方法はＡＤＣの入力電力をアナログ式に測定する方法である。この方法の利点は、入力電力がＡＤＣの前段で測定されるために高速である点にある。しかし、この方法は、複雑なアナログ回路を必要とする大きな欠点も有する。
【００１５】
図２は、ディジタル信号プロセッサ内に信号強度検出器を有する従来の受信機装置の構成図を示す。この装置は図１の装置と類似の基本要素、例えばアンテナ１１、フロントエンド１２及びアナログ−ディジタル変換器１４を有する。この装置では、増幅器１３は、ディジタル信号プロセッサ２５内の受信信号強度インジケータ（ＲＳＳＩ）により生成される制御信号で制御される自動利得制御入力端子を有する。従って、ディジタル信号プロセッサ２５はＲＳＳＩ出力信号２１を有する。ディジタル信号プロセッサ２５内で、ＡＤＣの出力電力が測定され、ＡＤＣの入力信号が大きすぎるか否かを示すＲＳＳＩ出力信号が生成される。このタイプのＡＧＣ構成は、ＡＤＣへの入力信号が小さすぎるかまたは大きすぎるかを検出可能にするためには信号がＡＤＣ及びディジタル処理を最初に通過しなければならないために低速である。
【００１６】
図３は、アナログ−ディジタル変換器に信号強度検出器を有する装置を示す。この装置は、図１の装置と類似の基本要素、例えばアンテナ１１、フロントエンド１２及びアナログ−ディジタル変換器３１に結合された信号強度インジケータ３２（ＲＳＳＩ）により生成される制御信号で制御される自動利得制御入力端子を有する増幅器１３を有する。この増幅器は、入力信号から増幅信号を発生するために利得制御信号に依存する可変利得を有する点に注意されたい。アナログ−ディジタル変換器はこの増幅信号を、ディジタルプロセッサ１５で更に処理すべきディジタル信号に変換する。アナログ−ディジタル変換器はループフィルタを含むループを具え、ループフィルタは所望の雑音特性及びアナログ入力信号対ディジタル出力信号の伝達関数達成するよう設計されている。ＡＤＣの実施例については後に記載する。信号強度検出回路３２は利得制御信号を生成する。この信号強度検出回路はループから信号強度を検出する検出器回路を含む。従って、本発明によれば、ＡＧＣ設定用制御信号を生成する新規な方法は、信号強度検出器をＡＤＣ内に組み込み、ＡＤＣ内の内部ループにおける信号レベルから信号強度を検出する。モバイル通信用の受信機構成では、アナログ−ディジタル変換を行うためにシグマ−デルタ変調器が良く使われている。
【００１７】
図４はシグマ−デルタアナログーディジタル変換器を示す。シグマ−デルタ変換器は、伝達関数Ｈを有するループフィルタ４２、アナログ信号を周波数ｆｓでサンプリングするサンプリングユニット４３及びその後段の量子化器Ｑを有し、出力信号Ｙを出力する。サンプリング周波数ｆｓは：
ｆｓ＝ＯＳＲ・２・ｆBW
により設定される。ここで、ＯＳＲは出力サンプルレートを示し、ｆBWは所要の帯域幅を示す。ループは、ディジタル−アナログ変換器（ＤＡＣ）４５と入力信号Ｘ及びＤＡＣ４５からの帰還信号を受信する加算ノード４１とを経て帰還を与える。シグマ−デルタ変調器は、図８に示すように、信号帯域幅内の量子化雑音を抑圧するノイズシェーピングをもたらし、入力信号を無傷のままにする。
【００１８】
図５はシグマ−デルタ変換器の詳細モデルを示す。図４と同様に、入力ノード４１とループフィルタ４２が設けられているが、ディジタル出力信号Ｙの入力ノード４１への帰還は直接接続により示されている。量子化器Ｑ５１のモデルは雑音源Ｎおよび利得係数Ｃとして詳細に示されている。出力Ｙは：
【数１】
2008517510.tif 000003
で定義される。Ｃ・Ｈが十分に大きい場合、出力信号Ｙは入力信号Ｘに等しくなり、追加の雑音成分は１／Ｈ、即ち図６及び図７に特定の実施例によって示されるようにループフィルタによりノイズシェープされる。
【００１９】
図6はアナログ−ディジタル変換器用のループフィルタを示す。このループフィルタは一連のループユニット、即ち直列に接続された積分器ユニット６１，６２，６３，６４を具える。各積分器ユニットの出力はそれぞれの増幅ユニット６７，６８，６９，６５を経て加算ユニット６６に結合される。各増幅ユニット６７，６８，６９，６５の増幅係数はそれぞれa1，a2．a3，a4で示す。少なくとも１つのレベル検出器ユニット６０をループフィルタユニット、例えば最終積分器ユニット６４の出力端に結合する。例えば、レベル検出器６０は、信号レベルが基準レベルを超える場合を検出する比較器を具えることができる。レベル検出器は、ＡＤＣ前の利得を低減する利得制御信号を実際に出力する前に、ＡＤＣの短時間のオーバロードを許容するために、低域通過フィルタまたはもっと特定のフィルタまたはルールを更に具えることができる。また、信号強度を検出するループ検出回路は一連のループユニットに結合された多数のレベル検出器を含むこともできる。本例のループフィルタは４次のフィルタであり、図に示すように積分器とフィードフォワード係数とから成る。積分器の数はノイズシェーピングの次数を決定する。他のフィルタを、例えば帯域通過フィルタまたはもっと複雑なフィルタ構造を使用することもできる。
【００２０】
上記の低域通過フィルタの一実施例では、ループ安定性を保証するために高周波数で伝達関数が一次になるようにフィードフォワード係数を計算する。積分器は、ＡＤＣがオーバロードされる場合に積分器の出力信号が高及び低レベルに制限されるように所定のクリップレベルを具える。これは、シグマ−デルタ変調器の大きな信号不安定性を避けるためである。
【００２１】
図７はループフィルタの伝達関数を示す。ループフィルタ伝達関数は明確な低域通過特性を有する上部曲線７１で示されている。水平軸は周波数を示し、垂直軸は応答を示す（左垂直軸にはｄＢ単位で利得が示されている）。４次のループフィルタは図に示すように１ディケードに対して８０ｄＢの利得差に相当する。信号伝達関数ＳＴＦは曲線７２で示され、
【数２】
2008517510.tif 000004
に基づく。ノイズシェーピング伝達関数ＮＴＦは曲線７３で示され、
【数３】
2008517510.tif 000005
に基づく。図から明らかなように、シグマデルタ変調器はノイズシェーピングを用いて信号帯域内の量子化雑音を抑圧するとともに入力信号を無傷のままにする。
【００２２】
図８は変換された入力信号のスペクトルを示す。水平軸は周波数を示し、垂直軸はアナログ−ディジタル変換器の応答を示す。スペクトルに対して使用される帯域幅（ＲＢＷ）は１０ｋＨｚである。所望の情報チャネルを含む入力信号に対する上述のノイズシェーピングは変換された入力信号曲線８１で示される。この場合も１ディケードに対して８０ｄＢの利得差から４次ループフィルタのノイズシェーピングが明らかである。
【００２３】
図９はループフィルタ及び信号強度検出器の詳細実施例を示す。加算ユニット１０９は一連の積分器９１，９２，９３，９４の出力信号をフィードフォワード係数１０６，１０７，１０８,９５を介して受信する。各積分器はその出力に接続された所定のクリップレベルユニット９６，９７，９８，９９を有し、クリップレベルという規定の最大信号レベルを次のユニットへ出力する。各積分器の出力はそれぞれの比較ユニット１０１，１０２，１０３，１０４にも結合され、それぞれの基準レベルと比較される。ほぼ対称な信号に対しては単一の基準レベルに対する比較で十分である点に注意されたい。非対称信号の場合には、正及び負のレベルを図１０に示すように別々に検出することができ、また積分器の出力信号を絶対値信号と比較する前に整流することができる。比較器回路１０１，１０２，１０３，１０４の出力信号は倫理出力回路１０５で合成され、自動利得制御機構内の増幅器の利得を制御するＲＳＳＩ出力信号を生成する。ＲＳＳＩ信号は他の目的、例えばディスプレイユニットを制御して受信信号強度をユーザに示すために使用することもできこと明らかである。
【００２４】
一実施例では、Ａ／Ｄ変換器内の信号強度インジケータは、各積分器の出力に付加され、積分器出力を基準レベルと比較する比較を有する。基準レベルは、シグマデルタ変調器がまだクリップを開始しないように選択する。積分器出力レベルが基準レベルを超える場合、ＲＳＳＩビットがセットされる。種々の比較器によりセットされるビットの数はＡＤＣがどのくらい厳しくオーバドライブされるかを示す。ＲＳＳＩ出力はセットされたビットを実用的な方法で組み合わせて形成することができる。ＲＳＳＩビットはＡＧＣを設定しＡＤＣのオーバロードを回避するのに使用される。比較器ビットの組み合わせは簡単なＡＮＤゲートで行うことができる。ＡＮＤゲートの出力が論理“１”であるとき、これはＡＤＣがオーバドライブされそうであることを示す。もっと複雑な実施例では、これらのビットを重み付け加算する。これは、シグマデルタ変換器がオーバドライブされる場合、最後の積分器が最初にクリップ動作し、次に最後から２番目の積分器がクリップ動作し、以下同様に動作するようにシグマデルタ変換器係数を設計する場合に有利である。このようにすると、ＡＤＣは性能が徐々に悪化する。その理由は、ある段がクリップ動作し始めると、この段がシグマデルタ変調器の内部信号を歪ませるためである。シグマデルタ変調器の全体としての性能の悪化は、４番目の積分器のみがクリップ動作するときは小さいが、最初の積分器もクリップ動作するときはずっと大きくなる。これは、４番目の積分器はループフィルタの終端にあり、４番目の積分器の前におきな利得が存在するためである。ここで生じるエラーは、依然として適切に動作する（即ちまだクリップ動作しない）ループフィルタの部分により（量子化雑音と同様に）シェーピングされる。重み付けＲＳＳＩビットを使用することにより、第１積分器から到来するＲＳＳＩ情報は第４積分器から到来するＲＳＳＩ情報に比較して重要とすることができる。
【００２５】
図１０は、ループフィルタ及び信号強度検出器の第２の詳細実施例を示す。図９と同様に、加算ユニット１０９は一連の積分器９１，９２，９３，９４の出力信号をフィードフォワード係数１０６，１０７，１０８，９５を介して受信する。各積分器はその出力に接続された所定のクリップレベル検出器１１６，１１７，１１８，１１９を有し、規定の最大信号レベルを有する出力信号を次のユニットへ出力する。各クリップレベル検出器は負の基準レベル入力１２１と正の基準レベル入力１２２を有し、これらの基準レベルは固定値に設定することもでき、また制御ユニットで調整することもできる。妨害のような雑音は非対称であり、例えば負の基準レベルを超えるのみである点に注意されたい。複基準レベルを有するクリップレベル検出器はこのような非対称信号に応答し有利である。クリップレベル検出器は、実際の信号レベルが負の基準レベルまたは正の基準レベルを超えたかどうかを示す出力信号１１１，１１２，１１３，１１４を発生し、例えばどれもクリップ動作時に値１を有する１ビットディジタル信号を発生する、あるいは、両基準レベルの状態を示すマルチビット値を発生する。クリップレベル検出器１１６，１１７，１１８，１１９の出力信号は論理検出回路１１５で組み合わせて自動利得制御機構内の増幅器の利得を制御するためのＲＳＳＩ信号１１０を生成する。
【００２６】
上述した方法は、帯域通過シグマデルタ変調器、ナイキスト変換器などのような他のＡＤＣトポロジを有する装置にも有効である。検出器回路のディジタル出力信号は先端技法でモニタすることができるとともに、この出力信号を用いてＡＧＣを正しい値、例えば正規の高値に設定することができるが、不可避に分類される短いピークレベルの妨害は無視できる。
【００２７】
本発明を、主として、ループフィルタを有するシグマデルタアナログ−ディジタル変換器に基づく実施例により説明したが、本発明は、高すぎるまたは低すぎる信号レベルに予測可能な方法で応答しうる内部ループまたは増幅要素を有する任意のタイプのアナログ−ディジタル変換器を用いて実現できる点に注意されたい。更に、構成要素の前の語「１つの」は複数の要素の存在を除外することを意図するものでなく、また各請求項に付加された構成要素の符号は単なる参考で本願発明の範囲を限定するものではなく、また本発明はハードウエアとソフトウエアの両方で実現でき、いくつかの手段はハードウエアの同一要素で実現できる。更に、本発明は実施例にのみ限定されず、本発明は上述した構成要件の一つ一つまたはそれらの組み合わせに特徴を有する。
【図面の簡単な説明】
【００２８】
【図１】従来の受信デバイスを示す図である。
【図２】ディジタル信号プロセッサ内に信号強度検出器を有する従来の受信デバイスを示す図である。
【図３】アナログ−ディジタル変換器に信号強度検出器を有する受信デバイス示す図である。
【図４】シグマ−デルタアナログ−ディジタル変換器を示す図である。
【図５】シグマ−デルタアナログーディジタル変換器の詳細モデルを示す図である。
【図６】アナログ−ディジタル変換器に使用するループフィルタを示す図である。
【図７】ループフィルタの伝達関数を示す図である。
【図８】変換された入力信号のスペクトルを示す図である。
【図９】ループフィルタ及び信号強度検出器の詳細実施例を示す図である。
【図１０】ループフィルタ及び信号強度検出器の第２の詳細実施例を示す図である。
【図１】
2008517510.tif 000006
【図２】
2008517510.tif 000007
【図３】
2008517510.tif 000008
【図４】
2008517510.tif 000009
【図５】
2008517510.tif 000010
【図６】
2008517510.tif 000011
【図７】
2008517510.tif 000012
【図８】
2008517510.tif 000013
【図９】
2008517510.tif 000014
【図１０】
2008517510.tif 000015
【国際調査報告】
2008517510.tif 000016
2008517510.tif 000017