(57)【要約】メモリセルと一体化されたダイオード構成要素を形成し、メモリセルのアレイのプログラミングを容易にするシステムおよび方法が提供されている。このようなダイオード構成要素は、非対称の半導体特性を有するパッシブ層とアクティブ層とを備えたメモリセルのｐｎ接合の一部であり得る。そのような配置にすることで、トランジスタタイプの電圧制御の数と関連する電力消費を減らし、一方で、パッシブアレイの一部として個々のメモリセルのプログラミングを可能にする。さらに、システムにより、メモリセルがウェハ表面上に効率的に配置され、かつ、回路設計に利用できるダイスペース量を増加する。
2008505499.tif 000002
【特許請求の範囲】
【請求項１】
外部電場および光放射の少なくとも１つにさらされたときに、イオン、電子、正孔の少なくとも１つの移動に基づいて状態変更が可能なアクティブ層（１０２）を含み、前記状態は情報内容を示すものであって、
前記アクティブ層（１０２）への電荷供給を促進するパッシブ層（１０４）を含み、前記パッシブ層（１０４）および前記アクティブ層（１０２）はメモリセル（１００）に一体化されたダイオードの一部としてｐｎ接合（１０６）を生成する、メモリセル（１００）。
【請求項２】
前記アクティブ層（１０２）は、有機材料、無機材料、半導体材料、および包接化合物の少なくとも１つから選択される材料を含む、請求項１に記載のメモリセル（１００）。
【請求項３】
前記アクティブ層（１０２）は、ポリアニリン、ポリチオフェン、ポリピロール、ポリシラン、ポリスチレン、ポリフラン、ポリインドール、ポリアズレン、ポリフェニレン、ポリピリジン、ポリビピリジン、ポリフタロシアニン、ポリセキシチオフェン、ポリ（シリコノキソヘミポルフィラジン）、ポリ（ゲルマニウムオキソヘミポルフィラジン）、および、ポリ（エチレンジオキシチオフェン）のうちの少なくとも１つを含む、請求項２に記載のメモリセル（１００）。
【請求項４】
前記アクティブ層（１０２）は、炭化水素、ドナー特性とアクセプタ特性とを備えた有機分子、有機金属錯体、ポルフィリン、フタロシアニン、および、ヘキサデカフルオロフタロシアニンのうちの少なくとも１つを含む、請求項１に記載のメモリセル（１００）。
【請求項５】
前記アクティブ層（１０２）は、ポリアセチレン、ポリフェニルアセチレン、ポリジフェニルアセチレン、ポリアニリン、ポリ（ｐ−フェニレンビニレン）、ポリチオフェン、ポリポルフィリン、ポルフィリン大環状分子、チオール誘導ポリポルフィリン、ポリメタロセン、ポリフェロセン、ポリフタロシアニン、ポリビニレン、ポリスチロールからなる群より選択される有機材料を含む、請求項２に記載のメモリセル（１００）。
【請求項６】
前記アクティブ層（１０２）は、電気双極子素子、ポリマー強誘電体クラスタ、無機強誘電体、塩、アルカリ、酸、および水分子からなる群より選択される材料を含む、請求項２に記載のメモリセル（１００）。
【請求項７】
パッシブ層（１０４）およびアクティブ層（１０２）を通じて電子−正孔の移動に基づいて動作するメモリデバイス（９１１）を製造する方法であって、基板上に第１電極（９１８）を形成するステップ、前記第１電極（９１８）上に前記パッシブ層（１０４、９１６）を形成するステップ、ｐｎ接合（１０６）が生成されるように前記パッシブ層（１０４、９１６）上に前記アクティブ層（１０２）を形成するステップ、を含み、かつ、前記アクティブ層（１０２）上に第２電極（９１２）を形成するステップを含む、方法。
【請求項８】
化学蒸着処理によって前記アクティブ層（１０２）を形成するステップを更に含む、請求項７に記載の方法。
【請求項９】
メモリデバイス（９１１）のインピーダンス状態を設定するために、前記アクティブ層（１０２）に電圧を印加するステップをさらに含み、前記インピーダンス状態は情報の内容を表す、請求項７に記載の方法。
【請求項１０】
メモリデバイス（９１１）を流れる電流を所定の値と比較する、請求項７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
概して、本発明はメモリセルに関し、より具体的には、ダイオードに一体化されたメモリセルに関する。
【背景技術】
【０００２】
携帯型コンピュータ及び電子デバイスが急増し使用が増えていることから、メモリセルに対する需要が急増している。デジタルカメラ、デジタルオーディオプレイヤ、パーソナルデジタルアシスタント、およびこれらに類するものは、概して、大きな容量のメモリセルの使用を求めている（例えば、フラッシュメモリ、スマートメディア、コンパクトフラッシュ、およびこれらに類するもの）。メモリセルは、通常、種々の形式の記録装置に組み込まれ得る。記録装置は、例えば、ハードディスクドライブ、コンパクトディスクドライブ、及び対応する媒体、デジタルビデオディスク（ＤＶＤ：Digital Video Disk）ドライブ、およびこれらに類するものの等の長時間記録媒体を含む。長時間記録媒体は、一般的に大きな情報量を低コストで記録するが、他の形式の記録装置デバイスよりは比較的速度が遅い。また、記録装置はメモリ装置も含み、メモリ装置は、常にではないが、多くの場合、短時間記録媒体である。
【０００３】
また、メモリセルは概して、揮発性及び非揮発性形式に細分される。揮発性メモリセルは、通常、電源が切れるとその情報が失われ、情報を保持するためには定期的なリフレッシュサイクルを要する。揮発性メモリセルには例えば、ランダムアクセスメモリ（ＲＡＭ：Random Access Memory）、ＤＲＡＭ、ＳＲＡＭ、およびこれらに類するものが含まれる。不揮発性メモリセルは、装置への電力供給が維持されているか否かにかかわらず、情報を保持する。不揮発性メモリセルとしては、例えば、ＲＯＭ、プログラム可能リードオンリーメモリ（ＰＲＯＭ：Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、消去可能プログラム可能なリードオンリーメモリ（ＥＰＲＯＭ：Ｅｒａｓａｂｌｅ  ＰＲＯＭ）、電気的に消去可能プログラム可能なリードオンリーメモリ（ＥＥＰＲＯＭ：Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ＰＲＯＭ）、フラッシュＥＥＰＲＯＭ、およびこれらに類するものが挙げられる。
【０００４】
概して、揮発性メモリセルは、不揮発性メモリセルよりも低コストで高速動作を提供する。それにもかかわらず、情報を保持するためには、通常、記録されたデータをリフレッシュする必要がある。つまり、各コンデンサを定期的に荷電あるいは放電して、コンデンサの荷電あるいは放電状態を維持する必要がある。リフレッシュ動作間に許容される最大期間は、アレイのメモリセルを構成しているコンデンサの電荷蓄積容量によって決まる。通常、メモリ装置の製造者は、メモリセルにおけるデータ保持を保証するリフレッシュタイムを規定している。このように、メモリデバイスの各メモリセルはアクセス可能、あるいは情報の“リード”、“ライト”、及び“消去”がなされ得る。
【０００５】
メモリセルは、“オフ”あるいは“オン”状態（例えば、メモリセルは２つの状態に制限される）で情報を保持する。これらの状態は、“０”あるいは“１”とも称される。メモリデバイスは、通常、特定数（例えば１バイト毎に８メモリセル）のバイトで検索するためにアドレス指定される。揮発性メモリセルに関して、メモリセルは、その状態を保持するために定期的に“リフレッシュ”される必要がある。そのようなメモリセルは、通常、半導体デバイスから製造される。この半導体デバイスは、これら様々な機能を実行し、前述の２つの状態を切替及び保持することが可能である。デバイスは、多くの場合、結晶シリコンデバイスのような無機固体状態の技術で製造される。メモリセルに利用される通常の半導体デバイスは、金属酸化半導体電界効果（ＭＯＳＦＥＴ：Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）である。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
情報ストレージに対する要求が高まっているために、メモリデバイスの開発者および製造者は、メモリデバイスの速度と格納検索とを増加するために（例えば、ライト／リード速度を増加するために）常に努力している。同時に、格納密度を高めるために、製造者たちは通常、半導体デバイスの寸法を（例えば、サブミクロンレベルで）縮小することに重点的に取り組んでいる。それにもかかわらず、通常、メモリセルアレイをプログラミングするために必要とされる様々なトランジスタタイプのコントロールデバイスを形成することで、コストが増加し、回路設計の効率が下がってしまう。
【０００７】
従って、従来のデバイスに関連する前述の難点を克服することが求められている。
【課題を解決するための手段】
【０００８】
以下、本発明のいくつかの態様を基本的に理解するために、本発明の概要を説明する。この概要は、本発明の全体像を詳細に説明するものではない。本発明の主要な、または重要な要素を特定しようとするものでも、本発明の範囲を説明しようとするものでもない。ここでの目的は、本発明のいくつかのコンセプトを簡単な形で提供して、後続のより詳細な説明に対する前置きとすることである。
【０００９】
本発明はメモリと一体化したダイオード素子を形成するシステムおよび方法を提供する。ダイオード素子は、ダイオード機能を生成するために、非対称のＰ／Ｎ特徴を有するアクティブ層（例えば、ポリマー層）およびパッシブ層（例えば、超イオン薄膜）を利用する。そのようなダイオード構成要素は、メモリセルアレイの電力消費を軽減するとともに、メモリセルを相互に分離させ、アレイの一部としてメモリセルを個々にプログラミングすることを可能にする。
【００１０】
本発明の一形態によると、アクティブ層とパッシブ層とを配置することで、２つの端子を持つコンポーネントを形成できる。このコンポーネントは、電気的絶縁特性を有し、”オン”あるいはフォーワードにスイッチャブルなダイオード素子の特性を示す。また、このコンポーネントはメモリセルに一体化され得る。アクティブ層は、有機材料（例えば、共役ポリマーおよびＮ型またはＰ型特性を有する関連の化学成分）、無機材料、半導体材料、および（例えば、ＴｉＳｅ２のような）様々な包接化合物(inclusion compounds)、から構成され得る。パッシブ層およびアクティブ層は、オーム接触面間に挟まれ得る。加えて、アクティブ層は所望の抵抗特性を得るためにドープされ得、また、このアクティブ層により、ダイオード素子に関連づけられる所要のしきい特性が正確に調整可能となる。本発明のダイオード素子を利用することで、多くのトランジスタタイプの電圧制御が低減され得る。さらに、ウェハ上にポリマーメモリセルを効率的に配置することができ、これにより回路設計に利用できるダイスペース量が増加する。
【００１１】
本発明の１つの例示的形態では、ダイオード構成要素はメモリセルのアレイの一部として利用され得る。アクティブ層はポリマー層であり得、パッシブ層はイオンの供給と受入れを容易にし、および／または電子およびホールの移動を容易にする超イオン材料からなる薄膜層であり得る。アクティブ層およびパッシブ層は、（例えば、電圧−電流の関係が直線となる）オーム接点間に挟まれ得る。このオーム接点はパッシブ層に付加的にイオンを供給することができる。このように、状態変更電圧がアレイの一部として単一のメモリセルに印加され、メモリセルを所望の状態にプログラミングすることができる。ダイオード素子の厚みおよび組成により、所望のしきい電圧が決定され得る。
【００１２】
本発明の一形態によれば、ダイオード構成要素は、個々のメモリセルがプログラミングされることを可能にすることで、メモリセルのパッシブアレイの製造を可能にする。この製造において、メモリセルに要求されるトランジスタ数は大幅に減少する。従って、本発明のダイオード構成要素に利用されるアレイ寸法を大いに縮小することができる。同様に、そのようなアレイの電力消費を大幅に減らすことができる。
【００１３】
上述の目標および関連する目標を実現するために、本発明は本文に完全に記載された特徴を含む。以下の記載および添付の図面に、本発明のある種の例示的な態様を詳細に説明している。しかし、これらの形態は、本発明の原理が利用されている様々な方法のほんの数例を示したものである。本発明のその他の態様、利点、および新たな特徴は、添付の図面と関連して考察される際に、本発明の以下の詳細な説明から明らかになるであろう。各図面を解釈しやすくするために、図面の中には、相対的な縮尺や実際の形状では描かれていないものもある。
【発明を実施するための最良の形態】
【００１４】
以下に、図面を参照しながら本発明を説明する。図面を通じて、同様の要素には同一の参照符号が使用される。以下の説明では、説明目的のために、本発明の完全な理解を提供すべく、様々な特定の詳細が記載されている。しかし、このような特定の詳細がなくても、本発明が実行され得ることは明瞭であり得る。他の例では、本発明を説明しやすくするために、周知の構造とデバイスとがブロック図で示される。
【００１５】
本文中に使用しているように、”推論：inference” という用語は一般的に、事象および／あるいはデータを通じて得た一連の観察結果から、システム、環境、および／またはユーザについて推論する、もしくはシステム、環境、および／またはユーザの状態を推測するプロセスを言う。例えば、推論は、特定の内容あるいは動作を識別するために利用され得、あるいは、状態にわたる確率分布を生成することができる。推論は確率的であることができる。すなわち、データおよび事象についての考察に基づいた、対象となる状態にわたる確率分布を計算した結果であることができる。また、推論は、一連の事象および／またはデータから、比較的高レベルの事象を構成するために利用される技術を言うこともできる。
そのような推論の結果、各事象が短期間に関連しているどうかにかかわらず、および、事象およびデータが１つあるいは複数のイベントおよびデータソースから発生したかどうかにかかわらず、一連の観測された事象および／または記録された事象データから新たな事象あるいは動作が構成されることになる。
【００１６】
本発明は、アクティブ層とパッシブ層とを使用することで、ダイオード素子（例えば、２つの端子を持つダイオード構成要素）を形成するシステムおよび方法に関する。パッシブ層およびアクティブ層は、ダイオード接合を生成するために、正反対のＰ／Ｎ特徴を有する。図１は、本発明の１つの形態によるダイオード素子の図を例示している。ダイオード素子１００は、アクティブ層１０２、パッシブ層１０４（例えば、超イオン薄膜）を含む。各層は、例えば、２つの外部電極接続の形式で２つのオーム接触面の間に挟まれている。アクティブ層とパッシブ層とは正反対のＰ／Ｎ機能を有し、かつ、ダイオード接合１０６を生成する。そのようなダイオード接合は、例えば、２つの層を形成する材料間の仕事関数の違いにより、および／または、２つの層１０２、１０４間の電荷交換により、アクティブ層１０２とパッシブ層１０４との間に生成されてもよい。アクティブ層１０２は、電圧または電流などの外部刺激にさらされると、インピーダンス状態を（例えば、高抵抗から低抵抗へ）変えることができる。そのようなアクティブ層は、有機化合物、無機化合物、および、包接化合物（例えばＴｉＳｅ２）から構成されることができる。さらに、アクティブ層を形成する活性分子もしくは活性分子群は、電界および／または光放射にさらされると特性を変化させるもの、（例えば、イオン性基）であり得、例えば、ニトロ基、アミノ基、シクロペンタジエニル基、ジチオラン、メチルシクロペンタジエニル、フルバレンジイル(fulvalenediyl)、インデニル(indenyl)、フルオレニル(fluorenyl)、シクロビス（パラコート-ｐ-フェニレン）[cyclobis(paraquart-p- phenylene)]、ビピリジニウム(bipyridinium)、フェノチアジン(phenothiazine)、ジアザピレニウム(diazapyrenium)、ベンゾニトリル、ベンゾナート（benzonate）、ベンズアミド、カルバゾール(carbazole)、ジベンゾチオフェン、ニトロベンゼン、アミノベンゼンスルホン酸、アミノベンザナート（aminobenzanate）、および、レドックス活性金属を有する分子単位、メタロセン（Fe,V,Co,Niおよびこれらに類するもの）錯体、ポリピリジン金属錯体（Ru,Osおよびこれらに類するもの）が挙げられる。
【００１７】
本発明のその他の形態では、アクティブ層１０２は、ポリアニリン、ポリチオフェン、ポリピロール、ポリシラン、ポリスチレン、ポリフラン、ポリインドール、ポリアズレン、ポリフェニレン、ポリピリジン、ポリビピリジン、ポリフタロシアニン、ポリセキシチオフェン、ポリ（シリコノキソヘミポルフィラジン）(poly(siliconoxohemiporphyrazine))、ポリ（ゲルマニウムオキソヘミポルフィラジン）[poly(germaniumoxohemiporphyrazine)]、ポリ（エチレンジオキシチオフェン）[poly(ethylenedioxythiophene)]などのポリマー、および活性分子群を持つ関連の誘導体などを含み得る。
【００１８】
その他の、適切であって関連の化合物が使用され得ることを理解されたい。例えば、そのような化合物としては、アクティブ層１０２とパッシブ層１０４との間に正反対のＰ／Ｎ機能が維持されてダイオード接合１０６が生成される限り、芳香族炭化水素、ドナー特性とアクセプタ特性とを備えた有機分子（N‐エチルカルバゾール、テトラチオテトラセン、テトラチオフルバレン、テトラシアノキノジメタン、テトラシアノエチレン、クロラノール(cloranol)、ジニトロ-ｎフェニルなど）、有機金属錯体[ビスジフェニルグリオキシム、ビスオルトフェニレンジイミン(bisorthophenylenediimine)、テトラアザ-テトラメチルアヌレン(tetraaza-tetramethylannulene)など]、ポルフィリン、フタロシアニン、ヘキサデカフルオロフタロシアニン、および活性分子群を持つ誘導体などが挙げられる。
【００１９】
本発明の関連の形態においては、アクティブ層は、ポリマーポリフェニルアセチレンおよびクロルアニルあるいはテトラシアノ-キノージメタンあるいはジクロルジシアノキノン(dichlordicyanoquinone)分子（スピンコーティングにより溶液から沈殿し得る）、銅フタロシアニン（約３０Å〜１０００Åの熱蒸着法により蒸着され得る）、銅ヘキサデカルフオロフタロシアニン、非晶質炭素あるいはパラジウム（マグネトロン同時スパッタリングによりアクティブ層の上面に蒸着され得る）、およびＮ-カルバゾリルプロピル(N-carbazolylpropyl)基を有するポリシラン、シクロペンタジエニル基を有するポリマーポリチオフェン（polytiophene)（スピンコーティングによって溶液から沈殿し得る、Ｎ-カルバゾリルプロピル基を有するポリシラン）、シクロペンタジエニル基を有するポリシラン、アミノ基を有するポリシラン、アルキルアミノ基を有するポリチオフェン、シクロペンタジエニルアルキル基を有するポリチオフェン、カルバゾリル基およびジニトロ‐ｎ−フェニル（ＤＮＰ）を含むポリジフェニルアセチレンを含む合成物、ポリエチレンヂオキシチオフェン、および、ＬｉＣＦ３ＳＯ３塩を含有する多孔性強誘電体（ポリビニリンフッ化物）カルバゾリル基およびジニトロ−ｎ−フェニル（ＤＮＰ）を含むポリジフェニルアセチレン、ポリエチレンジオキシチオフェンおよびカリウムヘキシシアノ鉄酸塩(Potassium hexycyanoferrate)、を含み得る。このように、アクティブ層１０２とパッシブ層１０４との間に正反対のＰ／Ｎ機能が維持される限り、本発明のダイオード接続１０６が生成され得る。
【００２０】
図１に示しているように、アクティブ層１０２はパッシブ層１０４上に形成され得、それらの層の間にダイオードインターフェースが生成される。アクティブ層１０２は多くの適切な技術によって形成され得る。そのような技術の１つとしては、パッシブ層１０４から有機層の形でアクティブ層１０２を成長させる技術が挙げられる。別の技術としてはスピンオン技術が挙げられ得る。この技術は、材料と溶剤との混合物を堆積し、その後、下の基板もしくは電極からこの溶剤を除去するステップを含む。同様に、化学蒸着（ＣＶＤ）技術を用いることもできる。通常、ＣＶＤは、低圧化学蒸着（ＬＰＣＶＤ：Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  ＣＶＤ））、プラズマエンハンスト化学蒸着（ＰＥＣＶＤ：Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  ＣＶＤ）、および、高密度化学蒸着（ＨＤＣＶＤ：Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  ＣＶＤ）を含む。
【００２１】
本発明の関連する形態において、アクティブ層１０２は共役有機材料、例えば、有機小分子、および、共役ポリマーから構成される。有機層がポリマーである場合は、共役有機ポリマーのポリマー骨格はオーム接触面１０１と１０５との間に縦方向に延び得る（例えば、内面に対しておおよそ実質的に垂直であり、オーム接触面の表面と向かい合う）。骨格がその共役性を保持するように、共役有機分子は直鎖であっても、または分岐していてもよい。そのような共役分子の特徴は、重なったπ軌道を有する点と、２つもしくはそれ以上の共鳴構造を推測できる点である。共役有機材料の共役性は、ダイオードに関連づけられる特性を制御しやすくする。
【００２２】
これに関して、アクティブ層１０２の共役有機材料は、電荷（正孔及び／又は電子）を与え、受取る能力を有する。一般に、共役有機分子は少なくとも２つの比較的に安定した酸化還元状態を有する。この２つの比較的に安定した酸化還元状態により、共役有機ポリマーは、正反対に荷電されたパッシブ層と相互作用する場合に、電荷を与え、かつ受取ることができる。さらに、ＣＶＤ技術を用いる場合、一般に、パッシブ層１０４に接続するために有機分子の１つもしくはそれ以上の端部を官能基化する必要はない。多くの場合、そのような有機分子は、アクティブ層１０２の共役有機ポリマーとパッシブ層１０４との間に形成された化学結合を有し得る。
【００２３】
本発明の１つの具体的な形態において、アクティブ層の一部として用いられる有機材料は、環式又は非環式であり得る。ある場合、例えば有機ポリマー、に対して、有機材料は形成もしくは堆積中に電極間にセルフアセンブルする。共役有機ポリマーの例としては、１つ以上の、ポリアセチレン（シスあるいはトランス）、ポリフェニルアセチレン（シスあるいはトランス）、ポリジフェニルアセチレン、ポリアニリン、ポリ（ｐ−フェニレンビニレン）、ポリチオフェン、ポリポルフィリン、ポルフィリン大環状分子(porphyrinic macrocycles)、チオール誘導ポリポルフィリン、ポリ（ｐ−フェニレン）、ポリ（イミド）、ポリフェロセンやポリフタロシアニンなどのポリメタロセン、ポリビニレン、ポリスチロール（polystirole）などが挙げられる。さらに、有機材料の特性は、適切なドーパントでドーピングすることによって変性され得る。
【００２４】
一実施形態においてはアクティブ層１０２を形成できる有機層は、製造されるダイオードの選択された実装品に応じて適切な厚みを有している。一部分においてアクティブ層１０２を形成することができる有機ポリマー層の、一部の適切な例示的厚み範囲は、約０．００１μｍ以上約５μｍ以下、約０．０１μｍ以上約２．５μｍ以下、及び約０．０５μｍ以上約１μｍ以下の厚みである。同様に、パッシブ層１０４は、製造されるダイオードの実装品に基づいて変化し得る適切な厚みを有することができる。パッシブ層１０４の適切な厚みの一部の例は、約２Å以上約０．１μｍ以下、約１０Å以上約０．０１μｍ以下、および約５０Å以上約０．００５μｍ以下の厚みであり得る。
【００２５】
本発明の一形態によれば、パッシブ層は、真空熱蒸発、スパッタリング、あるいは金属有機（ＭＯ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ）前駆物質を用いたプラズマエンハンスト化学蒸着（ＰＥＣＶＤ）によってオーム接触層１０５上に堆積され得る。この堆積プロセスは、特に、導電促進化合物を所望の厚みに堆積しやすくするために監視及び制御され得る。
【００２６】
さらに、パッシブ層１０４は、アクティブ層への電荷担体（例えば、電子あるいは正孔）および／または、金属イオン注入を促進するとともに、アクティブ層１０２の導電性を変えることができるアクティブ層１０２の電荷担体および／または金属イオンの濃度を高める。
【００２７】
パッシブ層１０４は、電荷（正孔および／あるいは電子）を与え、かつ受け取ることのできる少なくとも１つの導電促進化合物を含む。一般的に、導電促進化合物は、少なくとも２つの比較的安定した酸化還元状態を有する。この２つの比較的安定した酸化還元状態により、導電促進化合物は電荷を与え、かつ受け取ることが可能になる。パッシブ層１０４もまた、イオンを与え、かつ受け取ることが可能でなければならない。パッシブ層１０４に用いられ得るその他の導電促進化合物の例としては、１つ以上の、酸化タングステン（ＷＯ３）、酸化モリブデン（ＭｏＯ３）、セレン化チタン（titanium selenide)（ＴｉＳｅ２）およびこれらに類するものが挙げられる。
【００２８】
ある例では、パッシブ層１０４は、有機層１０２を形成する場合に触媒として作用する。これに関して、まずパッシブ層１０４に近接して共役有機分子の骨格を形成し、パッシブ層の表面に実質的に垂直に成長、もしくはアセンブルする。その結果、共役有機分子の骨格は、２つのオーム接触面（例えば、電極）を横切る方向に自己整合し得る。パッシブ層１０４は、蒸着プロセス（例えば、熱蒸着、ＰＶＤ、非選択的ＣＶＤおよびこれらに類するもの）によって、あるいは、予め蒸着した銅の薄層を完全にスルフィド化することによって、形成され得る。
【００２９】
図２は、本発明の形態に従うダイオード素子を用いた半導体デバイスアレイ２００の上面図を示す。そのようなアレイは一般的に、シリコンベースのウェハに形成され、ビット線と呼ばれる複数の列２０２と、ワード線と呼ばれる複数の行２０４とを含む。そのようなビット線およびワード線は、メモリコンポーネントの上部および下部の金属層に接続され得る。ビット線とワード線とが交わる部分は、特定のメモリセルのアドレスを構成する。データは、信号を選択し、アレイの適切な列および行に送信することで（例えば、列アドレスストローブＣＡＳ２０６と行アドレスストローブＥＡＳ２０８をそれぞれ介して）、メモリセルに（例えば、０あるいは１として）記録され得る。本発明のダイオード要素により、そのようなアレイにメモリをプログラミングする際に、トランジスタ‐コンデンサペアを使用するという条件が緩和される。例えば、メモリセル２１４がプログラムされるよう選択された場合、メモリセル２１４を交差する適切なビット線２０８およびワード線２１０は、所望の機能（例えば、リード、ライト、消去）に求められる適切な電圧レベルに加圧される。
【００３０】
その他のメモリセルがビット線２０８およびワード線２１０に沿って存在する場合であっても、適切なビット線２０８およびワード線２１０が交差するセル２１４だけが実際に適切な状態に変化する。例えば、メモリセル２１４の状態を変化させるものは、２つの電圧レベル変化を組合せたものであり得る。これらの線に接続されたその他のデバイスをプログラムするには、ビット線電圧レベルだけおよびワード線電圧レベルだけでは不十分である。従って、両方の線に接続されたデバイス２１４だけが、本発明のメモリセルに一体化されたダイオード素子が設定したしきい電圧レベルを超えることができる。その結果、残りのビット線およびワード線のダイオード素子は、メモリセルが通常、プロセスの間に妨げられないように調整され得る。
【００３１】
メモリセルを備えたダイオード素子をこのように組み込むことによって、アレイのメモリセルのプログラミングの一部として、トランジスタタイプの電圧制御の数を軽減する。例えば、このような構成にすることで、更なるレイヤの形成が必要となり得る個別もしくは外部ダイオードの数を低減する。従って、メモリ素子と一体化して組み込まれたダイオードが製造され得、その結果、ウェハ表面にメモリセルが効率的に配置されることが可能になる。その一方で、回路設計に利用可能なダイスペース量が増する。
【００３２】
図３は、本発明の形態によるメモリアレイの別の概略図を示す。アレイ３００は、プログラムされるメモリセルに一体化されたダイオード構成要素とともに示されている（例えば、ダイオード３１２はそのメモリセルと一体になっている）。指定されたメモリセルの状態を変化させるために、複数の電源（例えば、３１８、３２０）が様々なビット線（例えば、３０４）およびワード線（例えば、３０８）上で動作可能である。コントロールコンポーネント３３０は、そのような電源を調整し、所望のメモリセルを指定された電圧にプログラムし、（例えば、メモリセルを、メモリセルと一体となったダイオード３１２とともにプログラムする）、一方で、トランジスタタイプの素子の使用を軽減することができる。
【００３３】
このコントロールコンポーネントは更に、メモリセルのプログラミングを行うために、人工知能コンポーネント３４０を含み得る。例えば、自動分類システム（automatic classification system)およびプロセスによって、プログラミングを促進することができる。このような分類には、確率および／または統計に基づいた分析（例えば、分析効果および費用を考慮する）を用いることができ、自動的に実行されることが望ましいアクションを予測あるいは推論する。例えば、サポートベクタマシン（ＳＶＭ：Ｓｕｐｐｏｒｔ  Ｖｅｃｔｏｒ  Ｍａｃｈｉｎｅ）分類器(classifier)を用いることができる。分類器は、一般的に、入力属性ベクトル、ｘ＝（ｘ１、ｘ２、ｘ３、ｘ４、ｘｎ）を、入力があるクラスに属する信頼性（confidence:信頼できる分類）にマッピングする関数であり、ｆ（ｘ）＝confidence（クラス）である。その他の分類法としては、異なる独立パターンを与えるベイジアンネットワーク、決定木、および、確率分類モデルが利用され得る。本文中で使用した分類法には、優先モデルの構築に利用される統計的回帰手法も含まれる。
【００３４】
所定の判断基準に従って選択すべき領域が自動的に判断されるよう分類器を使用することができるように、本発明は、明示的にトレーニングされた（例えば、一般のトレーニングデータによって）、および、非明示的にトレーニングされた（例えば、システムの行動を監視し、外部からの情報を受信することによって）分類器を用いることができることを理解されたい。例えば、ＳＶＭ分類器に関しては、ナイーブベイズ、ベイズネット、決定木などのその他の分類モデル、およびその他の学習モデルを使用してもよい。ＳＶＭ分類器は、学習フェーズあるいはトレーニングフェーズを通じて、分類器コンストラクタおよびフィーチャ選択モジュール内に構成されることを理解されたい。
【００３５】
以下の議論は、本発明の様々な形態を理解するために役立つ議論を提供するダイオード素子の通常の動作に関する。通常、ダイオードは、接合によって分離された２つの領域を有するデバイスである。ダイオードは電流を通過させることができ、あるいは止めることができる。電流が通過可能であるかどうかは、バイアスと呼ばれる電圧レベルおよび極性によって決定する。一般的に、印加電圧の極性がダイオード領域の極性と接合において一致する場合、ダイオードは順方向バイアスと考えられ、電流が流れることが可能になる。極性が反対の場合、ダイオードは逆方向バイアスと考えられ、電流の流れが抑制される。接合のブレークダウンを引き起こすレベルにまで印加電圧を上げることで、逆方向バイアスにおいて電流が流れるようにできる。印加電圧レベルが、ブレークダウンを生じさせるために必要なレベル以下にされると、電流の流れは再度止めることができる。
【００３６】
概して、電流と電圧間の関係は、理想的なダイオード方程式を利用して表され得る。
【数１】
2008505499.tif 000003
ここで、ＩＤはダイオードを流れる電流であり、ＶＤはダイオード中の電圧である。
さらに、Ｉｓは逆方向飽和電流（逆バイアスされた場合にダイオードを通じて流れる電流−ＶＤはネガ型である）であり、ｑは電子電荷（１．６０２×１０−１９Ｃ）であり、ｋはボルツマン定数（１．３８×１０−２３Ｊ／°Ｋ）であり、ケルビンにおけるＴ＝接合温度であり、ｎは放射係数である。
【００３７】
逆バイアスされたダイオードは、理想的に非導電性であるが、電圧が少数キャリアの存在に起因して印加される場合は、小電流が半導体接合を流れる。
全逆電流は以下により近似され得る。
【数２】
2008505499.tif 000004
Ｄｐは正孔拡散係数であり、τｐおよびτｎは、空乏領域における正孔および電子の効果的な寿命係数である。逆方向電流は、中性領域における拡散コンポーネントと空乏領域における発生電流の和である。拡散電流は、材料中の電荷の集中における変化に起因する。第２項は、エネルギーバンドギャップ内に存在する深い準位の電荷の放出から派生したものである。加えて、Ｗは空乏領域の幅であり、ｎｉは固有密度（intrinsic density)であり、ＮＤはドナー密度である。
【００３８】
ダイオード接合の形成に使用される２つの材料の仕事関数は、接合において形成されるポテンシャル障壁を判断する。この仕事関数は、真空準位とフェルミ準位Ｅｆとのエネルギー差として定義される。一例として、本発明のダイオード層を形成するために、金属層とｎ型半導体層とが利用されると仮定する。従って、金属層の仕事関数はｑφｍによって表され、半導体層はｑ（χ＋Ｖｎ）によって表され、半導体の電子親和力χは、伝導帯の底部Ｅｃと真空準位とのエネルギー差である。加えて、ｑＶｎはＥｃとフェルミ準位との差である。
【００３９】
例えば、金属および半導体層が接触しているとき、電荷は半導体から金属に流れ得る。通常、半導体はｎ型であり得、その仕事関数は金属仕事関数よりも小さい。この２層間の距離が減少するにつれ、金属表面に負電荷の増大が形成される。同時に、半導体内にはこれと等しい、および逆の電荷が存在する。これらの層間の距離が原子間距離と同程度である場合、ギャップが電子に対して透明になる。障壁の高さの限界値ｑφＢｎは以下の数式によって得られる。
ｑφＢｎ＝ｑ（φｍ−χ）
その後、障壁の高さは、金属仕事関数と半導体の電子親和力との差になる。上述した数式は、ダイオード層の様々な属性の基本的な理解を与えることを理解されたい。当業者であれば、上述の議論がダイオード特性の基本的理解を与えることを理解し得る。
【００４０】
図４は、オフ状態においての、スイッチャブルダイオードが一体化された特定のメモリセルを示す。ここで言うオフ状態とは、デバイスの抵抗値が高い状態であり、通常、アクティブ層とパッシブ層間には、電荷交換に利用できるキャリアはない。そのような例示的メモリセルとしては、上記に詳述しているように、Ｎ型の特徴を示し得る超イオン（パッシブ）層と、Ｐ型の特徴を有するアクティブ層とが挙げられる。本発明はそのように限定されるものではなく、その他の形態（例えば、Ｐ型の特徴を有するパッシブ層およびＮ型の特徴を有するアクティブ層）も本発明の範囲内であることを理解されたい。
【００４１】
アクティブ層は、適切なドーピング技術によってドープされた（例えば、ヒ素ドープ、リンドープ、およびこれらに類するもの）、低濃度にドープされた層であり得る。通常、優れた電気接触を与えるオーム接点もまた、電極接続の一部として与えられる。そのような配列により、スイッチャブルメモリデバイスの一部として一体化されたＰＮ接合が供給される。
【００４２】
図５は、メモリセルに一体化されたダイオードの、”オン”および”オフ”状態の間の例示的電流−電圧グラフ５００を示す。図示しているように、ある任意の電流は、”オン”状態と比較すると”オフ”状態に対して高電圧を要求する。この”オン”と”オフ”状態は、電流を選択し、それぞれの電圧を測定することで区別され得る。また、その逆も可能である。従って、本発明によるダイオードを使用することで、負電圧方向の電流を容易にブロックし、メモリセルに一体となったダイオードがない場合は、メモリセルは、原点に対して左右対称のＩ−Ｖグラフを示し得る（図示せず）。メモリデバイスのスタンバイ状態あるいはニュートラル状態においてそのように電力をブロックすることで、電力消費を減らし、さらに、上述したように、アレイの一部として所望のメモリセルのプログラミングを可能にする。
【００４３】
図示しているように、ライン５０１の勾配は、回路の限流抵抗の電流を反映している（例えば、メモリの構成要素に直列に接続された抵抗と印加電圧との組合せにより変わり得る負荷線を反映している）。そのようなラインは、通常、デバイスをスイッチングする際に遷移状態を示す。
【００４４】
ある書込み電圧しきい値（Ｖｗｒｉｔｅ）を得るよう、電圧が”オフ”状態（実線カーブ）をトレーシングして矢印５０２方向に増加する場合、その後、ダイオード一体化メモリセルは、抵抗値の低い”オフ”状態から抵抗値の高い”オン”状態へとスイッチする。次に、電圧は、矢印５０３方向にトレーシングして減少し、負電圧値に入り、ダイオードの特徴と逆漏れ電流を表すオン状態（破線カーブ）のパスをたどる。
【００４５】
その後、消去電圧しきいポイント（Ｖｅｒａｓｅ）が得られる。その後、このポイントは、矢印５０４で示しているように、デバイスを”オン”状態から”オフ”状態へとスイッチし得る。それにもかかわらず、そのような消去しきい電圧へ到達する前に電圧が反転されると、Ｉ−Ｖトレースは矢印５０３と反対の方向に”オン”状態で再トレースする。さらに、消去しきい値が負電圧方向において勝る場合、どのような電圧反転も通常は”オフ”状態カーブをたどることになり、また、対応するしきい書込み電圧が増加することになる。読出ししきい電圧は、ＶｅｒａｓｅとＶｗｒｉｔｅの間のいずれの位置に配置されてもよく、また通常は、低電力消費で読出動作ができる位置に配置され得る。
【００４６】
一般的に、ポリマーメモリセルの製造とプログラミング方法に応じて、書込電圧は１〜１０ボルトの間であり得、消去電圧は−０．５〜−５ボルトの間であり得る。負荷抵抗と電流の制限手法に応じて、曲線族（図示せず）を得ることができる。このような曲線族は、ライン５０１の所定のポイントを通過し、抵抗値の異なるその他のオン状態を定義し、従って、デバイスのマルチビットオペレーションを提供する。従って、複数のオン状態がメモリセルに対して定義され得る。
【００４７】
図６ａ〜図６ｄは、図４に例示された、メモリを備えたスイッチャブルダイオードの様々な動作段階におけるイオン濃度を例示する。図６ａは、限られた量のイオンをアクティブ層に入れることができる初期化プロセス後のオフ状態におけるイオンの濃度を示す。次に、図６ｂにおいて、デバイスはオン状態にされる。イオン分布はグレースケールに基づいて示す。超イオン材料６１１およびアクティブ材料６１２のインターフェース６２０には高濃度のイオンが存在する。このイオンは、矢印６２６の方向に電極６３０に向かって移動すると次第に減少する。このようなイオン濃度の勾配により、デバイスに導電性が与えられる。
【００４８】
次に、図６ｃにおいて、消去しきい値を得るために極性が反転されると、空乏領域が６２５に生成され、高濃度イオンが右の６２７に更に移動する（ダークバンド（dark band)が更に右に移動する）。このように移動することで、抵抗の高い状態となる。これはイオン不足によるためではなく、６２５において生成される空乏領域によるためである。次第に、あるいは、より強い電圧が印加されるにつれて、高濃度イオンがアクティブ層に存在し得る。例えば、図６ｄに示しているように、高電圧によりメモリデバイスに一体化されたスイッチャブルダイオードの強い消去（hard erase）が生じ、抵抗の高い状態が生成される。
【００４９】
図７は、ショットキーコンタクトを利用した、オフ状態においてのスイッチャブルダイオードが一体化されたメモリセルを例示する。通常、これにより、（例えば、固有のあるいは低濃度にドープされた）半導体材料が利用される場合は、適切なダイオード接合が得やすくなり得る。例えば、そのようなショットキーコンタクトは、設計上優れた柔軟性を与えることができ、アクティブ層を固有のあるいは低濃度にドープされた半導体材料とともに用いる場合は、所望の電気特性、仕事関数、障壁およびこれらに類するものなどの所望の特徴に調整するために、様々な材料を利用することができる。
【００５０】
スイッチャブルショットキーダイオードのオペレーショナルシーケンスを図８ａ〜８ｄに示す。様々なオペレーション段階におけるイオン濃度をグレースケールで示す。イオンの供給と交換とは、まず、ショットキーコンタクト（電極８３０）とアクティブ層８１２との間のインターフェースで生じる。図８ａは、アクティブ層に限られた量のイオンを入れることができる初期化プロセス後のオフ状態におけるイオン濃度を示す。次に、デバイスはオン状態にされる（図８ｂ）。イオン分布はグレースケールに基づいて示される。
【００５１】
超イオン材料８１１とパッシブ材料８１２とのインターフェース８２０には、高濃度イオンが存在する。このイオンは、電極８３０に向かって矢印８２６の方向に移動すると次第に減少する。このようなイオン濃度の勾配により、デバイスに導電性が与えられる。次に、図８ｃにおいて、極性が反転されて消去しきい値を得ると、空乏領域がショットキーコンタクトに近接した８２５に生成され、高濃度イオンが左の８２７に更に移動する（ダークバンドが更に左に移動する）しだいに、あるいは、比較的強い電圧が印加されると、高濃度のイオンはアクティブ層から出ていく。
【００５２】
例えば、図８ｄに図示しているように、高電圧により、メモリデバイスに一体化されたスイッチャブルダイオードの強い消去が発生し、抵抗の高い状態が生成される。図９ａから図９ｃは、アレイの一部として（図示せず）ダイオード９１４が一体化されたメモリセル９１１の様々なコンフィグレーションの概略的プログラミングシステムを、制御マイクロプロセッサシステム９２０とともに示す。  
【００５３】
この制御システム９２０は、ネットワークの、適切にプログラムされた多目的コンピュータの一部であり得、また、複数の別々の専用プログラム可能一体化デバイスあるいはその他のロジックデバイスを利用することで実装され得る。その他の情報表示装置（例えば、モニタ、ディスプレイ、およびこれらに類するもの）に加えて、ユーザ入力装置は、そのようなプロセッサの入力／出力部に動作可能に接続され得る。制御プログラム９２０は、メモリセル９１１のプログラム状態を積極的にトレースし、制御することができる。例えば、マイクロプロセッサシステム９２４は、プログラミング信号、例えば、メモリエレメント９１１に印加された電圧を供給し、その結果流れる電流を検出する。
【００５４】
そのような電流が、メモリエレメント９１１の特定の抵抗を表す所定の値において検出される場合は、電圧が除去され得、プログラミングがストップする。このような検出は、コンパレータ９２４を介する電流を基準値と比較することで実現される。従って、メモリセル９１１を所定の状態にプログラムすることができる。このようなメモリセルには一般的であるが、上部および下部電極（９１２、９１８）は多くのその他のアクティブ層およびパッシブ層を間に挟む。
【００５５】
また、様々な発光材料、例えば、発光構造、フォトレジスト（photo resistance)、あるいはフォトセンサーも含み得る。電極（９１２、９１８）は、アルミニウム、クロム、銅、ゲルマニウム、金、マグネシウム、マンガン、インジウム、鉄、ニッケル、パラジウム、プラチナ、銀、チタン、亜鉛、その合金、インジウム−スズ酸化物、ポリシリコン、ドープされたアモルファスシリコン、金属シリサイド、およびこれらに類するもののような導電性材料から構成され得る。導電性材料に利用され得る合金としては、例えば、Ｈａｓｔｅｌｌｏｙ（登録商標）、Ｋｏｖａｒ（登録商標）、Ｉｎｖａｒ、Ｍｏｎｅｌ（登録商標）、Ｉｎｃｏｎｅｌ（登録商標）、真ちゅう、ステンレス鋼、マグネシウム−銀合金、及び様々なその他の合金が挙げられる。図示しているように、ダイオード９１４は、電極９１２と９１８との間のどのような位置にも形成され得る。
【００５６】
電極の厚みは、実装品に応じて、および、構成されるメモリデバイスに応じて変わり得る。しかし、一部の例示的厚み範囲としては、約０．０１μｍ以上約１０μｍ以下、約０．０５μｍ以上約５μｍ以下、および／あるいは、約０．１μｍ以上約１μｍ以下が挙げられる。電極は、半導体層、ポリマー層およびパッシブ層などの様々な層の間に交互に配置され得る。
【００５７】
図１０は、本発明の形態に従い配置された、複数の一体化されたダイオードを備えたメモリセルを含むメモリデバイス１０００の３次元図である。メモリセルデバイス１０００は、複数の電極１００２および複数の第２電極１００４を含み、上述の一体化されたダイオードを備えたパッシブ材料とアクティブ材料とを使用したメモリセル配置１００６が各電極１００２および１００４間に製造され得る。
【００５８】
図示している複数の電極１００２および１００４は実質的に垂直方向に配置されているが、その他の方向も可能である。そのようなマイクロ電子メモリデバイスは、非常に多くのメモリセルを含むことができるとともに、パッシブアレイを生成し易くする。メモリセルは相互から離間され、個々にプログラムされ得る。
【００５９】
そのようなダイオード一体型メモリセルは通常、メモリを必要とするどのようなデバイスにおいても利用され得る。例えば、ダイオード一体型メモリデバイスは、コンピュータ、装置、工業設備、携帯端末、通信機器、医療機器、研究開発機器、運搬用車両、レーダ／衛星装置、およびこれらに類するものにおいて有用である。携帯端末、具体的には、携帯電子デバイスは、メモリデバイスのサイズが小さく、かつ軽量であるために、携帯性において改善されている。携帯端末の例としては、携帯電話およびその他の双方向通信デバイス、パーソナルデータアシスタント、パームパイロット、ポケベル、ラップトップコンピュータ、リモートコントロール、レコーダ（ビデオおよびオーディオ）、小型テレビ、ウェブビューア、およびこれらに類するものが挙げられる。
【００６０】
図１１は、本発明の一形態による方法を例示している。この例示的方法では、様々な事象あるいは動作を表す一連のブロックとして図示および記載するが、本発明はそのようなブロックの順序に限定されない。例えば、本発明に従い、一部の動作あるいは事象が異なる順序で発生したり、および／または、ここに図示した他の動作または事象とは別に同時に発生してもよい。さらに、本発明に従い、ある１つの方法を実装するために、記載した全てのブロック、事象あるいは動作が必要というわけではない。さらに、本発明に従う例示的方法およびその他の方法は、ＩＣ製造のための堆積およびエッチング処理、および／または  ダマシン処理による充填および研磨処理に関連して実装され得るほか、例示または説明されない他のシステムおよび装置に関連して実装され得ることが理解されよう。
【００６１】
まず、上記に詳述しているように、制御コンポーネント回路がウェハ表面に堆積される（１１０２）。そのような制御コンポーネントは、本発明のメモリセルのアレイの一部として利用される様々なメモリセルのプログラミングを容易にし得る。次に、底部のオーム接触層が、例えば、上記に詳述しているように、相互接続配線の一部として堆積される。これは、アレイの一部としてメモリセルの下部電極として動作し得る（１１０４）。次に、非対称のｐｎ特徴を有するパッシブ媒体、アクティブ媒体からなる様々な層が堆積され、メモリセルに一体化されたダイオード接合が形成される（１１０６）。そのようなスタックされた層上に、例えば、そのようなメモリセルをメモリセルアレイ回路のその他の部分に接続するための相互接続配線の一部として、上部オーム接触層が堆積され得る（１１０８）。
【００６２】
本発明を特定の例示的形態に関して図示し説明したが、本明細書と添付の図面を読み理解すれば当業者が等価の変更および修正を考えることは明らかであろう。特に、上述の要素（アセンブリ、デバイス、回路など）によって実施される様々な機能に関して、そのような要素を説明するために用いられた用語（「手段」についての引用を含む）は、特に言及されていない限り、ここに示された本発明の例示的形態の機能を実現する開示された構造と構造的に等価でないとしても、説明された要素の特定された機能を実施するすべての要素に対応する（つまり、機能的に等価である）ことを意図している。
【００６３】
これに関連して、本発明はシステムに加えて、本発明の様々な方法の動作および／あるいは事象を実行するためにコンピュータ実行可能命令を備えたコンピュータ可読媒体を含むものと理解されよう。さらに、詳細な説明あるいは特許請求の範囲において用いられる「含む（includes）」、「有する（having）」、「持つ（has）」、「持つ（with）」またはそれらの変形の用語は、「含む（comprising）」という用語と同じような内包的な意味合いを意図している。
【産業上の利用可能性】
【００６４】
本発明の方法およびシステムは、半導体の処理と製造の分野で利用できる。例えば、本発明を、非揮発性メモリデバイスを含むメモリデバイスおよび中央処理ユニットを製造するために利用することができる。
【図面の簡単な説明】
【００６５】
【図１】本発明の一形態によるメモリセルに一体化されたダイオード素子の説明図。
【図２】本発明の一形態による一体化ダイオードを利用したメモリアレイの説明図。
【図３】本発明の一形態による一体化ダイオードを備えたメモリセルアレイの概略図。
【図４】スイッチャブルダイオードが一体化された、オフ状態における特定のメモリセルの説明図。
【図５】メモリセルに一体化されたダイオードの、”オン”および”オフ”状態の間の例示的電流−電圧グラフ５００の説明図。
【図６ａ】図４に示したメモリを備えたスイッチャブルダイオードの様々な動作段階におけるイオン濃度を示した説明図。
【図６ｂ】図４に示したメモリを備えたスイッチャブルダイオードの様々な動作段階におけるイオン濃度を示した説明図。
【図６ｃ】図４に示したメモリを備えたスイッチャブルダイオードの様々な動作段階におけるイオン濃度を示した説明図。
【図６ｄ】図４に示したメモリを備えたスイッチャブルダイオードの様々な動作段階におけるイオン濃度を示した説明図。
【図７】オフ状態における、ショットキーコンタクトを利用したスイッチャブルダイオードが一体化されたメモリセルの説明図。
【図８ａ】図７に示したショットキーコンタクトを備えたスイッチャブルダイオードの様々な動作段階におけるイオン濃度を示した説明図。
【図８ｂ】図７に示したショットキーコンタクトを備えたスイッチャブルダイオードの様々な動作段階におけるイオン濃度を示した説明図。
【図８ｃ】図７に示したショットキーコンタクトを備えたスイッチャブルダイオードの様々な動作段階におけるイオン濃度を示した説明図。
【図８ｄ】図７に示したショットキーコンタクトを備えたスイッチャブルダイオードの様々な動作段階におけるイオン濃度を示した説明図。
【図９ａ】ダイオードが一体化されたメモリセルの様々なコンフィグレーションに対するプログラミングシステムの概略図。
【図９ｂ】ダイオードが一体化されたメモリセルの様々なコンフィグレーションに対するプログラミングシステムの概略図。
【図９ｃ】ダイオードが一体化されたメモリセルの様々なコンフィグレーションに対するプログラミングシステムの概略図。
【図１０】メモリセルの一部として一体化されたダイオードを備えており、本発明の一形態により、クロス形状に配置した様々な電極を利用したメモリデバイスの説明図。
【図１１】本発明に従う方法のフローチャート。
【図１】
2008505499.tif 000005
【図２】
2008505499.tif 000006
【図３】
2008505499.tif 000007
【図４】
2008505499.tif 000008
【図５】
2008505499.tif 000009
【図６】
2008505499.tif 000010
【図７】
2008505499.tif 000011
【図８】
2008505499.tif 000012
【図９（ａ）】
2008505499.tif 000013
【図９（ｂ）】
2008505499.tif 000014
【図９（ｃ）】
2008505499.tif 000015
【図１０】
2008505499.tif 000016
【図１１】
2008505499.tif 000017
【国際調査報告】
2008505499.tif 000018
2008505499.tif 000019
2008505499.tif 000020