(57)【要約】  微小電気機械システム(MEMS)素子は、基板の外側に設けられているドーピングされた半導体層を有する。そのMEMS素子は、そのドーピングされた半導体層の外側に設けられ、かつそれと接している絶縁層をさらに有する。MEMS素子はまた、ある距離をおいてその絶縁層の上に設けられている導体膜をも有する。その距離は、導体膜と絶縁層との間の空気ギャップを画定する。その導体膜は、適切な電圧がその導体膜とそのドーピングされた半導体層との間に印加されるときに、その絶縁層と接するように動作することができる。一の特別な実施例では、そのドーピングされた半導体層と絶縁層とは、組み合わせられることで、その絶縁層によって与えられる余分な電荷を消散させる経路を供するように機能する。
2008542051.tif 000002
【特許請求の範囲】
【請求項１】
基板の外側に設けられているドーピングされた半導体層；
前記ドーピングされた半導体層の外側に設けられ、かつそれと接している絶縁層；及び
ある距離をおいて前記絶縁層の上に設けられている導体膜；
を有する半導体素子であって、
前記距離は、前記導体膜と前記絶縁層との間の空気ギャップを画定し、
前記導体膜は、適切な電圧が前記導体膜と前記ドーピングされた半導体層との間に印加されるときに、前記絶縁層と接するように動作し、
前記ドーピングされた半導体層と前記絶縁層は、組み合わせられることで、前記絶縁層によって与えられる余分な電荷を消散させる経路を供するように機能する、
半導体素子。
【請求項２】
前記ドーピングされた半導体層が、該ドーピングされた半導体層の材料の固溶限界に相当するドーピング濃度を有する、請求項1に記載の半導体素子。
【請求項３】
前記ドーピングされた半導体層が単結晶材料を有し、かつ
前記単結晶材料が、インジウムガリウムヒ素、インジウム燐、ガリウムヒ素、シリコン、多結晶シリコン、GaN、SiC、及びゲルマニウムからなる群から選択される、
請求項1に記載の半導体素子。
【請求項４】
前記絶縁層が、実質的にドーピングされていない半導体材料を有する、請求項1に記載の半導体素子。
【請求項５】
前記絶縁層用の材料のブレークダウン電圧が、前記導体膜と前記ドーピングされた半導体層との間に印加される前記適切な電圧よりも大きい、請求項1に記載の半導体素子。
【請求項６】
前記絶縁層が半導体材料を有し、かつ
前記半導体材料が、インジウムアルミニウムヒ素、アルミニウムガリウムヒ素、アモルファスシリコン、多結晶シリコン、及び単結晶シリコンからなる群から選択される、
請求項1に記載の半導体素子。
【請求項７】
前記導体膜が、該導体膜に印加される電圧に依存して、前記絶縁層に対する前記導体膜の位置を変化させる能力を有する、請求項1に記載の半導体素子。
【請求項８】
前記ドーピングされた半導体層の外側であってそれに接するように設けられた1以上のオーミックコンタクトをさらに有する、請求項1に記載の半導体素子。
【請求項９】
基板の外側に設けられているドーピングされた半導体層を形成する工程；
前記ドーピングされた半導体層の外側に設けられ、かつそれと接している絶縁層を形成する工程；及び
ある距離をおいて前記絶縁層の上に設けられている導体膜を形成する工程；
を有する半導体素子の作製方法であって、
前記距離は、前記導体膜と前記絶縁層との間の空気ギャップを画定し、
前記導体膜は、適切な電圧が前記導体膜と前記ドーピングされた半導体層との間に印加されるときに、前記絶縁層と接するように動作し、
前記ドーピングされた半導体層と前記絶縁層は、組み合わせられることで、前記絶縁層によって与えられる余分な電荷を消散させる経路を供するように機能する、
方法。
【請求項１０】
ドーピングされた半導体を形成する工程が：
前記基板の外側に第1半導体層を堆積する工程；
前記第1半導体層にドーパントをドーピングすることで、当該半導体素子の所望の電気特性を実現する工程；及び
前記第1半導体層を前記導体膜から電気的に絶縁する工程；
を有する、請求項9に記載の方法。
【請求項１１】
絶縁層を形成する工程が：
前記第1半導体層の外側であって、かつそれに接するように第2半導体層を堆積する工程；及び
前記第2半導体層の少なくとも一部を除去する工程；
を有する、
請求項10に記載の方法。
【請求項１２】
前記ドーピングされた半導体層が、該ドーピングされた半導体層の材料の固溶限界に相当するドーピング濃度を有する、請求項9に記載の方法。
【請求項１３】
前記ドーピングされた半導体層が単結晶材料を有し、かつ
前記単結晶材料が、インジウムガリウムヒ素、インジウム燐、ガリウムヒ素、シリコン、多結晶シリコン、GaN、SiC、及びゲルマニウムからなる群から選択される、
請求項9に記載の方法。
【請求項１４】
前記絶縁層が半導体材料を有し、かつ
前記半導体材料が、インジウムアルミニウムヒ素、アルミニウムガリウムヒ素、アモルファスシリコン、及び多結晶シリコンからなる群から選択される、
請求項9に記載の方法。
【請求項１５】
前記絶縁層が、実質的にドーピングされていない半導体材料を有する、請求項9に記載の方法。
【請求項１６】
前記導体膜が、該導体膜に印加される電圧に依存して、前記絶縁層に対する前記導体膜の位置を変化させる能力を有する、請求項9に記載の方法。
【請求項１７】
基板の外側に設けられているドーピングされた半導体層；
前記ドーピングされた半導体層の外側に設けられている絶縁層；及び
ある距離をおいて前記絶縁層の上に設けられている導体膜；
を有する半導体素子であって、
前記ドーピングされた半導体層は、単結晶材料を有し、
前記ドーピングされた半導体層は、前記単結晶材料の固溶限界に相当するドーピング濃度を有し、
前記絶縁層は、半導体材料を有し、
前記距離は、前記導体膜と前記絶縁層との間の空気ギャップを画定し、
前記導体膜は、適切な電圧が前記導体膜と前記ドーピングされた半導体層との間に印加されるときに、前記絶縁層と接するように動作し、
前記導体膜、前記ドーピングされた半導体層と、前記絶縁層は、組み合わせられることで、ショットキーバリヤダイオードを形成する、
半導体素子。
【請求項１８】
前記ドーピングされた半導体層と前記絶縁層は、組み合わせられることで、前記絶縁層によって受け取られる余分な電荷を消散させる経路を供するように動作する、請求項17に記載の半導体素子。
【請求項１９】
前記絶縁層が、実質的にドーピングされていない半導体材料を有する、請求項17に記載の半導体素子。
【請求項２０】
前記絶縁層用の材料のブレークダウン電圧が、前記導体膜と前記ドーピングされた半導体層との間に印加される前記適切な電圧よりも大きい、請求項17に記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して半導体素子に関し、より詳細には、微小電気機械システム(MEMS)構造における誘電体の帯電を減少させる方法及び装置に関する。
【背景技術】
【０００２】
従来の高周波(RF)MEMS素子は一般的に、金属導体上にわたって形成される誘電体層、並びに、金属導体及び誘電体層から空気ギャップによって隔てられた導体膜を有する。動作時には、適切な電圧が導体膜と金属導体との間に印加されるときに、導体膜は導電層へ向かうように動き、そして誘電体層と接触する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
素子が動作し、かつ導体膜が誘電体層と接触するといつも、電荷が誘電体層中又はその表面上に注入されて、かつ蓄積される。やがて、これらの電荷は十分なレベルにまで増大し、そしてこれらの電荷は、電圧が除去された後に導体膜が定常位置に戻るのを妨げてしまう。つまり導体膜と金属導体との間での電圧が除去されたときにも、導体膜は誘電体層と接触したままであるので、MEMS素子は機能しなくなる。
【課題を解決するための手段】
【０００４】
一の例示的実施例では、半導体素子は、基板の外側に設けられているドーピングされた半導体層を有する。その半導体素子は、そのドーピングされた半導体層の外側に設けられ、かつそれと接している絶縁層をさらに有する。半導体素子はまた、ある距離をおいてその絶縁層の上に設けられている導体膜をも有する。その距離は、導体膜と絶縁層との間の空気ギャップを画定する。その導体膜は、適切な電圧がその導体膜とそのドーピングされた半導体層との間に印加されるときに、その絶縁層と接するように動作することができる。一の特別な実施例では、そのドーピングされた半導体層と絶縁層とは、組み合わせられることで、その絶縁層によって与えられる余分な電荷を消散させる経路を供するように機能する。
【発明の効果】
【０００５】
実装される個々の特徴に依存して、本発明の特別な実施例は、以下に述べる技術上の利点の一部若しくは全部を示すことができるし、又はあるいはそのような利点を示さなくても良い。様々な実施例は、RF  MEMS素子に付随する誘電体の帯電を減少させる、及び/又は最小にする能力を有して良い。実施例によっては、MEMS素子の製造プロセスの改善及び/又は単純化を行う能力を有する実施例があって良い。他の技術上の利点は、以降の図、説明、及び「請求の範囲」における請求項から、当業者にはすぐに明らかとなる。しかも具体的な利点が列挙されているが、様々な実施例は、その列挙された利点の全部又は一部を含んで良い。あるいはその列挙された利点が全く含まれなくても良い。
【発明を実施するための最良の形態】
【０００６】
図1は、微小電気機械(MEMS)素子10の一部の断面図である。このMEMS素子は、MEMS構造における誘電体の帯電を減少させる及び/又は最小にする能力を有する。MEMS素子は一般的に、半導体基板102上に存在し、かつ多数の半導体に基づいた素子を作製する基礎として用いられて良い。そのような半導体に基づいた素子には、たとえばアンテナや通信モジュールに組み込まれるMEMSスイッチ、デジタル若しくは高周波(RF)部品、又は他の素子に組み込まれているこれらの部品を組み合わせたものがある。本明細書を通じて一貫して用いられているように、“ドーピングされた半導体層”という語は、ドーピングされたことで比較的高い伝導度が実現された半導体材料を意味する。様々な実施例では、ドーピングされた半導体層109はたとえば、インジウムガリウムヒ素(InGaAs)、インジウム燐(InP)、ガリウムヒ素(GaAs)、GaN、SiC、シリコン、多結晶シリコン、アモルファスシリコン、ゲルマニウム、若しくは他の適切な材料、又はこれらの混合物を有して良い。
【０００７】
この特別な実施例では、ドーピングされた半導体層109は、基本的にネガ型（n型）の単結晶材料を有する。一の特別な実施例では、ドーピングされた半導体層109は、n+インジウムガリウムヒ素(InGaAs)材料を有する。他の実施例では、ドーピングされた半導体層109は、たとえば基本的にポジ型（p型）の単結晶材料を有して良い。実施例によっては、絶縁層111はたとえば、アモルファスシリコン、多結晶シリコン、インジウムアルミニウムヒ素(InAlAs)、GaN、SiC、単結晶半導体材料、又は他の適切な材料を有して良い。
【０００８】
MEMS素子の製造者は、ドーピングされた半導体層109の伝導度を、その層109のドーピング濃度及び/又は厚さを調節することによって調節できる。ドーピングされた半導体層109のドーピング濃度及び/又は厚さを調節することで、MEMS素子の製造者は、所望の電気特性（たとえばコンダクタンス、抵抗、RFインピーダンス又は他の特性）を実現するMEMS素子10の調節が可能となる。場合によっては、MEMS素子の製造者は、ドーピングされた半導体層109のドーピングを、層109を形成するのに用いられる材料のほぼ固溶限界まで行うことで、ドーピングされた半導体層109の伝導度を最大にして良い。たとえばドーピングされた半導体層109がInGaAs材料を有する場合であれば、MEMS素子の製造者は、InGaAs材料に、約1×1019イオン/立方cm(cm-3)の濃度までSiドーパントをドーピングすることでInGaAs材料の伝導度を改善することができる。ドーピングされた半導体層109の伝導度は、その層109のドーピング濃度及び/又は厚さを適切に選択することによって最大化することが可能である。
【０００９】
MEMS素子10はまた誘電体層104をも有する。この誘電体層104は、MEMS素子10の内部で分離構造として機能することができる。この例では、MEMS素子10は柱107を有する。この柱107は、MEMS素子10の内部で電流コンダクタ及び/又はRFコンダクタとして機能できる。この特別な実施例では、MEMS素子10はまた、オーミックコンタクト112をも有する。このオーミックコンタクト112は、MEMS素子10の内部で電流コンダクタ及び/又はRFコンタクトを供するように動作できる。この例では、MEMS素子10は2のオーミックコンタクト112を有するが、如何なる数のオーミックコンタクトが、本開示の技術的範囲から逸脱することなく用いられても良い。MEMS素子10用に選択された製造プロセス及び材料に依存して、素子10はオーミックコンタクト112なしで構築されても良い。
【００１０】
MEMS素子10はさらに導体膜116を有する。その導体膜116は、ドーピングされた半導体層109に対する膜116の位置を、導体膜116と層109との間に印加される電圧に依存して変化させるように動作できる。MEMS素子の製造者は、導体膜116がドーピングされた半導体層109に向かって動くのに必要な電位を、その膜116の幅、長さ、及び/又は厚さを調節することによって調節できる。大抵の場合、ある特定の厚さでは、膜116の長さ及び幅が大きくなればなるほど、導体膜116がドーピングされた半導体層109に向かって動くのに必要なプルダウン電圧は低くなる。この特別な実施例では、導体膜116は、約100ミクロン(100μm)の幅、約100ミクロン(100μm)の長さ、及び約0.3ミクロン(0.3μm)の厚さを有する。導体膜116は、約10000μm2の表面積、及び0.3μmの厚さを有するが、他の適切な大きさが、本開示の技術的範囲から逸脱することなく用いられても良い。
【００１１】
MEMS素子10はまた、ドーピングされた半導体層109の外側に設けられた絶縁層111をも有する。本明細書を通じて一貫して用いられているように、“絶縁層”という語は、実質的にドーピングされていない又は低ドーピングの半導体材料を意味する。この特別な実施例では、導体膜116、絶縁層111及びドーピングされた半導体層109を組み合わせたものは、MEMS素子10の内部でショットキーバリヤダイオードを形成するように動作する。よってショットキーバリヤダイオードは、導体膜、及び、実質的にドーピングされていない又は低ドーピングの半導体と高ドーピングの半導体（たとえばドーピングされた半導体層109）との接合を有して良い。しかも、実質的にドーピングされていない又は低ドーピングの半導体と高ドーピングの半導体との接合は、ダイオードとしての使用に適していると考えられる整流特性を有する。この特別な実施例では、絶縁層111は、相対的に大きなバンドギャップを有する、実質的にドーピングされていない又は低ドーピングのn型半導体材料を有する。一の特別な実施例に従うと、n-インジウムアルミニウムヒ素(InAlAs)材料を有する。他の実施例では、絶縁層111はたとえば、基本的にポジの（p型）半導体材料を有して良い。実施例によっては、絶縁層はたとえば、アモルファスシリコン、多結晶シリコン、単結晶材料、又は他の適切な半導体材料を有して良い。
【００１２】
MEMS10は、絶縁層111と導体膜116との間に空気ギャップを有する。この特別な実施例では、MEMS素子10は、逆方向バイアス状態で、MEMS素子10を流れる電流を最小にするように動作する。他の実施例では、MEMS素子10は、順方向バイアス状態で動作しても良い。動作時においては、ドーピングされた半導体層109と導体膜116との間に適切な電圧（たとえばプルダウン電圧）が印加されるときに、導体膜116は、ドーピングされた半導体層109へ向かって動く。導体膜116は、絶縁層111に接触するまで、ドーピングされた半導体層109へ向かって動き続ける。膜116が絶縁層111に接触するとき、膜116と絶縁層111との間にショットキーコンタクトが形成される。しかも、導体膜116と絶縁層111との間のコンタクトは、キャパシタとして機能できるMEMS素子10の内部で空乏領域を形成するように動作する。
【００１３】
絶縁層111用に選択された材料のブレークダウン電圧は、導体膜116とドーピングされた半導体層109との間に印加されるプルダウン電圧よりも大きくなければならない。絶縁層111用の材料のブレークダウン電圧が、導体膜116とドーピングされた半導体層109との間に印加されるプルダウン電圧よりも大きいことを保証することで、導体膜116とドーピングされた半導体層109との間に生じる電気ショートの危険性が小さくなる。様々な実施例では、ブレークダウン電圧は、適切な材料の選択、及び/又は絶縁層111の厚さの増加によって調節されて良い。絶縁層111の厚さを増大させることでブレークダウン電圧を大きくする結果、素子のキャパシタンスが減少することに留意しなければならない。よって、絶縁層111のブレークダウン電圧は増加させることが可能で、かつ素子のキャパシタンスは、適切な絶縁層用の材料を選択することによって大きくすることができる。一の特別な実施例では、絶縁層111は、厚さ1ミクロン（1μm）のInAlAsを有する。この例では、絶縁層111は、厚さ1ミクロン（1μm）のInAlAsを有しているが、他の適切な単結晶材料及び厚さが、本開示の技術的範囲から逸脱することなく用いられても良い。
【００１４】
従来のRF  MEMS素子を動作させる結果、導体膜と胴体との間の電圧を除去した後に、その膜が定常状態位置に戻らなくなる。従来のRF  MEMS素子のこのような不具合状態は、導体全体にわたって形成された誘電体層内部に生じた電荷に起因する。動作時においては、導体膜と胴体との間に適切な電圧が印加されるときに、その導体膜はその導電層へ向かって動き、かつ誘電層と接触する。従来の素子が動作し、かつ導体膜が誘電体層に接触するといつも、電荷がその誘電体層内部又はその表面上に注入されて、かつ蓄積される。やがて、これらの電荷は十分なレベルにまで増大し、そしてこれらの電荷は、電圧が除去された後に導体膜が定常位置に戻るのを妨げてしまう。つまり導体膜と金属導体との間での電圧が除去されたときにも、導体膜は誘電体層と接触したままである。
【００１５】
従来のRF  MEMS素子とは異なり、MEMS素子10は、ショットキーバリヤダイオードを形成する。このショットキーバリヤダイオードは、導体膜116、絶縁層111及びドーピングされた半導体層109を有する。絶縁層111及びドーピングされた半導体層109の存在、並びに、層109及び層111の各々について適切な材料（たとえば単結晶材料、アモルファスシリコン、多結晶シリコン、又は他の適切な材料）を用いることによって、MEMS素子10は、従来のRF  MEMS素子に係る誘電体の帯電を、最小限にする及び/又は減少させることができる。具体的には、基板102の外側にドーピングされた半導体層109、及びドーピングされた半導体層109の外側に絶縁層111を形成することによって、MEMS素子10は、基板102を介して絶縁層111によって受け取られる余剰電荷を消散させる経路を有利に供することができる。
【００１６】
図2Aから図2Fは、微小電気機械システム(MEMS)素子100の一部を作製する方法の一例を示す断面図である。図2では、図1の構成要素と構造及び機能上同一な構成要素は同一の参照番号を有する。本明細書で具体的に示されている例及び大きさは、例示目的のみを意図しており、本開示の技術的範囲を限定することを意図していない。しかも図2Aから図2Fの図は、縮尺比を限定するものではない。MEMS素子作製に用いられる材料、及び用いられる製造プロセスに依存して、MEMS素子100は、様々なプロセスのうちの如何なるプロセスを用いて作製されても良い。たとえばMEMS素子100は、従来のシリコンベースの半導体プロセス、従来のIII-V族半導体プロセス、又は他の適当な半導体プロセスを用いて作製されて良い。
【００１７】
基板102の外側にドーピングされた半導体層109を形成し、かつドーピングされた半導体層109の外側に絶縁層111を形成することで、従来のRF  MEMS素子に係る誘電体の帯電を最小限にする、及び/又は減少させることができる。基板102の外側にドーピングされた半導体層109を形成し、かつドーピングされた半導体層109の外側に絶縁層111を形成することで、基板102を介して絶縁層111によって受け取られる余剰電荷を消散させる経路が供され、その結果RF  MEMS素子に係る従来の問題の一部を緩和することができる。
【００１８】
図2Cは、基板102の外側に第1半導体層108が形成され、かつ第1半導体層108の外側に第2半導体層110が形成された後のMEMS素子100の断面図を示している。基板102は、半導体チップ製造に用いられる適当な材料を有して良い。半導体チップ製造に用いられる適当な材料とはたとえば、インジウム燐、シリコン、多結晶シリコン、アルミナ、ゲルマニウム、ガリウム、窒素、炭素又はこれら若しくは他の材料の混合物のようなものである。一の特別な実施例に従うと、基板102はインジウム燐を有して良い。たとえ図には第1半導体層108と基板102が、それらの間に介在層が存在しない状態が示されているとしても、そのような介在層は、本開示の技術的範囲から逸脱することなく用いられても良い。
【００１９】
第1半導体層108はたとえば、インジウムガリウムヒ素(InGaAs)、インジウム燐(InP)、ガリウムヒ素(GaAs)、GaN、SiC又は他の単結晶材料を有して良い。他の実施例では、第1半導体層108はたとえば、シリコン、多結晶シリコン、アモルファスシリコン、又はゲルマニウムを有して良い。第1半導体層108を形成するのに用いられる材料、及び用いられる製造プロセスに依存して、第1半導体層108は、様々なプロセスのうちの如何なるプロセスを用いて作製されても良い。たとえば一の典型的実施例では、第1半導体層108は、InGaAsを堆積させることで形成されて良い。第1半導体層108は、MEMS素子100の選ばれた又は所望の電気特性（たとえば抵抗）を供するために選択された適当な厚さを有して良い。この特別な実施例では、堆積された第1半導体層108は、約1ミクロン(1μm)の厚さを有する。
【００２０】
第2半導体層110はたとえば、インジウムアルミニウムヒ素(InAlAs)、GaN、SiC又は他の単結晶材料、アモルファスシリコン、多結晶シリコン、又は他の適当な材料を有して良い。この特別な例では、第2半導体層110はInAlAsを有する。たとえ具体的な材料が図示されているとしても、本開示の技術的範囲から逸脱することなく、他の適当な材料が、半導体層108、半導体層110、及び基板102に用いられても良い。第2半導体層110を形成するのに用いられる材料、及び用いられる製造プロセスに依存して、第2半導体層110は、様々なプロセスのうちの如何なるプロセスを用いて作製されても良い。たとえばこの特別な実施例では、第2半導体層110は、InAlAsを堆積させることで形成される。第2半導体層110は、MEMS素子100の選ばれた又は所望の電気特性（たとえばブレークダウン電圧）を供するために選択された適当な厚さを有して良い。この特別な実施例では、堆積された第2半導体層110は、約1ミクロン(1μm)から2ミクロン(2μm)の厚さを有する。
【００２１】
たとえ図には第1半導体層108と第2半導体層110とが、それらの間に介在層が存在しない状態が示されているとしても、そのような介在層は、本開示の技術的範囲から逸脱することなく用いられても良い。様々な実施例では、第1半導体層108は、第2半導体層110に対して選択的にエッチングされうる材料を有して良い。つまり、第1半導体層108と第2半導体層110の各々は、他に大きな影響を及ぼさないエッチャントを用いて除去可能である。他の実施例では、第1半導体層108は、第2半導体層110に対して選択的にエッチングされない材料を有しても良い。
【００２２】
ある時点で、第1半導体層108は、ドーピングされることで、第1半導体層108の伝導度が調節されて良い。様々な実施例では、第1半導体層108は、所望の電気特性（たとえばコンダクタンス、抵抗、RFインピーダンス、又は他の特性）を有するドーピングされた半導体層を形成するためにドーピングされて良い。この特別な実施例では、第1半導体層108としてInGaAs材料が堆積されるので、基本的にネガ型（n型）の注入がなされた高ドーピング半導体層は、シリコンドーパントを導入することによって形成される。他の実施例では、ドーピングされた半導体層は、基本的にネガ型（n型）の注入を有して良く、かつ/又は、たとえばイオン注入法のような様々な半導体製造プロセスによって形成されて良い。一の特別な実施例（図示されていない）では、誘電体からなる犠牲層が、第2半導体層110が形成される前に設けられて良い。その場合、ドーピングされた半導体層は、誘電体からなる犠牲層を介した注入によって形成される。続いて、誘電体からなる犠牲層は除去されて、第2半導体層110が形成される。
【００２３】
ドーピングされた半導体層の伝導度は、第1半導体層108のドーピング濃度及び/又は厚さを適切に選択することによって最大化されて良い。場合によっては、ドーピングされた半導体層は、MEMS素子100が選ばれた又は所望の電気特性（たとえば抵抗、RFインピーダンス、又は他の特性）を有するような濃度にまで第1半導体層108をドーピングすることによって形成される。また場合によっては、ドーピングされた半導体層は、第1半導体層材料を、第1半導体層108用に選ばれた材料の固溶限界までドーピングすることによって形成される。この特別な実施例では、ドーピングされた半導体層は、第1半導体層108のInGaAs材料に、約1×1019イオン/立方cm(cm-3)の濃度までSiドーパントをドーピングすることによって形成される。代替的実施例では、ドーピングされた半導体層は、約1×1021イオン/立方cm(cm-3)の濃度までSi材料をドーピングすることによって形成される。
【００２４】
図2Dは、基板102の外側にドーピングされた半導体層109を形成し、ドーピングされた半導体層109の外側に絶縁層111を形成し、そしてドーピングされた半導体層109の外側でかつそれと接触するようにオーミックコンタクトを形成した後のMEMS素子100の断面を図示している。ドーピングされた半導体層109及び絶縁層111は、様々な半導体製造プロセスによって形成されて良い。たとえばドーピングされた半導体層109及び絶縁層111は、第1半導体層108及び第2半導体層109をパターニング及びエッチングすることによって形成されて良い。
【００２５】
オーミックコンタクト112はたとえば、チタン、プラチナ、金、アルミニウム、又は、これら若しくはドーピングされた半導体層109に電気コンタクトを供することのできる他の金属の混合物を有して良い。他の実施例では、コンタクト112は、シリコン、多結晶シリコン、シリサイド、及び/又はこれら若しくは他の材料の混合物を有して良い。コンタクト112は、様々なプロセスを用いて形成されて良い。様々なプロセスとはたとえば、チタン、プラチナ、及び金の混合物を層109上に堆積及び/又は結合させるプロセスである。この特別な実施例では、幅、深さ及び長さを有する2のコンタクト112a及び112bは、ドーピングされた半導体層109と接触するように形成される。この例では2のコンタクト11a及び112bが用いられているが、他の如何なる数のコンタクト又は配置が、本開示の技術的範囲から逸脱することなく用いられても良い。代替的実施例では、コンタクト112は、ドーピングされた半導体層109内部に形成されて良い。それらの実施例では、コンタクト112は、適当な手段によって形成されて良い。たとえばドーピングされた半導体層109又は基板102は、イオン注入によってドーピングされて良い。
【００２６】
図2Bは、基板102の外側に誘電体層104を形成し、誘電体層104の外側に柱107を形成し、そして基板の外側であって誘電体層104と柱107の内部に空洞105を形成した後のMEMS素子100の断面を図示している。誘電体層104はたとえば、窒化物、酸化物、二酸化シリコン、酸窒化物、又は他の適当な材料を有して良い。誘電体層104の形成は、様々なプロセスによって実行されて良い。一の非限定的な例では、誘電体層104は、窒化物を堆積及びエッチングすることによって形成されて良い。様々な実施例では、誘電体層104は、後で形成される膜とドーピングされた半導体層との間の分離構造として機能して良い。たとえ図には基板102と誘電体層104とが、それらの間に介在層が存在しない状態が示されているとしても、そのような介在層は、本開示の技術的範囲から逸脱することなく用いられても良い。
【００２７】
柱107はたとえば、金、アルミニウム、銅、アルミニウム合金、又はこれら若しくは他の導電性材料の混合物を有して良い。柱107がアルミニウム合金を有する場合、そのアルミニウム合金はたとえば、アルミニウム、シリコン、多結晶シリコン、タングステン、窒化物、及び/又はこれら若しくは他の導電性材料の混合物を有して良い。この特別な実施例では、柱107は金である。柱107及び空洞105の形成は、様々なプロセスによって実行されて良い。たとえば柱107及び空洞105は、誘電体層104の外側に導電性材料を堆積し、その後導電性材料と誘電体層のほとんど全ての部分を除去することによって形成されて良い。この特別な実施例では、柱107及び空洞105は、堆積された金の層及び誘電体層104をパターニング及びエッチングすることによって形成される。
【００２８】
柱107は、MEMS素子100の選ばれた又は所望の電気特性を供するために選択された適当な厚さを有して良い。この特別な実施例では、各柱107は、3ミクロン(3μm)から4ミクロン(4μm)の堆積厚さを有する。たとえ図には誘電体層104と柱107が、それらの間に介在層が存在しない状態が示されているとしても、そのような介在層は、本開示の技術的範囲から逸脱することなく用いられても良い。
【００２９】
空洞105は、MEMS素子100の選ばれた又は所望の電気特性を供するために選択された適当な大きさを有して良い。この例では、空洞105は、誘電体層104及び堆積された導電性材料の一部の適切な長さに相当する幅(w)及び厚さ(t)のほとんど全てを除去することによって形成される。様々な実施例では、幅(w)及び長さはたとえば、100ミクロン(100μm)から200ミクロン(100μm)であって良い。この特別な実施例では、空洞105についての選択された大きさは、MEMS素子100の所望キャパシタンスを制御する。つまり、空洞105について選択された大きさは、後に形成される導体膜の表面領域及びMEMS素子100のキャパシタンスの少なくとも一部を制御する。
【００３０】
図2Eは、基板102の外側に犠牲層114を形成し、そして犠牲層114の外側に導体膜116を形成した後のMEMS素子100の断面を図示している。犠牲層114はたとえば、フォトレジスト材料、酸化物、窒化物、酸窒化物、又はシリコン酸化物を有して良い。この例では、犠牲層114は、絶縁層111とドーピングされた半導体層109の両方に対して選択的にエッチングされうる材料を有する。つまり犠牲層114は、絶縁層111にもドーピングされた半導体層109にも大きな影響を及ぼすことのないエッチャント又はプロセスを用いて除去されて良い。たとえば犠牲層114はある深さまで堆積されて良く、その結果として、堆積された深さは、絶縁層111と導体膜との間の空間に相当する。この特別な実施例では、この空間は、約4ミクロン(4μm)の空気ギャップを画定する。
【００３１】
導体膜116はたとえば、チタン、金、アルミニウム、銅、タングステン、アルミニウム合金、又はこれら若しくは他の導電性材料の混合物を有して良い。この特別な実施例では、導体膜116は、チタン・タングステンを有する。導体膜116の形成は、様々なプロセスによって実行されて良い。たとえば導体膜116は、犠牲層114の外側にチタン・タングステンを設けることによって形成されて良い。導体膜116は、MEMS素子100の所望の電気特性（たとえばプルダウン電圧）を供することのできる適当な大きさを有して良い。この特別な実施例では、導体膜116は、約3000オングストローム(3000Å)の堆積厚さ、約100ミクロン(100μm)の幅、及び約100ミクロン(100μm)の長さを有する。
【００３２】
図2Fは、犠牲層除去後のMEMS素子100の断面を図示している。犠牲層114は、多数のプロセスによって除去されて良い。そのようなプロセスとはたとえば、エッチングの実行又はアッシングの実行である。たとえこの例が、追加プロセス工程なしで、導体膜116の堆積後に犠牲層114を除去する様子を図示しているとしても、そのような追加プロセス工程が、本開示の技術的範囲から逸脱することなく用いられても良い。
【００３３】
たとえ本発明が複数の実施例において説明されているとしても、無数の変化型、変形型、変更型、変換型、及び修正型が、当業者には示唆されうるし、そして本発明は、そのような変化型、変形型、変更型、変換型、及び修正型を、「特許請求の範囲」の請求の範囲の技術的範囲内に含むものと解される。
【図面の簡単な説明】
【００３４】
【図１】微小電気機械システム(MEMS)素子部分の断面図である。
【図２Ａ】微小電気機械システム(MEMS)素子部分の作製方法の一例を示す断面図である。
【図２Ｂ】微小電気機械システム(MEMS)素子部分の作製方法の一例を示す断面図である。
【図２Ｃ】微小電気機械システム(MEMS)素子部分の作製方法の一例を示す断面図である。
【図２Ｄ】微小電気機械システム(MEMS)素子部分の作製方法の一例を示す断面図である。
【図２Ｅ】微小電気機械システム(MEMS)素子部分の作製方法の一例を示す断面図である。
【図２Ｆ】微小電気機械システム(MEMS)素子部分の作製方法の一例を示す断面図である。
【図１】
2008542051.tif 000003
【図２Ａ】
2008542051.tif 000004
【図２Ｂ】
2008542051.tif 000005
【図２Ｃ】
2008542051.tif 000006
【図２Ｄ】
2008542051.tif 000007
【図２Ｅ】
2008542051.tif 000008
【図２Ｆ】
2008542051.tif 000009
【手続補正書】
【提出日】平成20年3月3日(2008.3.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項３
【補正方法】変更
【補正の内容】
【請求項３】
前記ドーピングされた半導体層が単結晶材料を有し、かつ
前記単結晶材料が、インジウムガリウムヒ素、インジウム燐、ガリウムヒ素、シリコン、GaN、SiC、及びゲルマニウムからなる群から選択される、
請求項1に記載の半導体素子。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１３
【補正方法】変更
【補正の内容】
【請求項１３】
前記ドーピングされた半導体層が単結晶材料を有し、かつ
前記単結晶材料が、インジウムガリウムヒ素、インジウム燐、ガリウムヒ素、シリコン、GaN、SiC、及びゲルマニウムからなる群から選択される、
請求項9に記載の方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
図2Cは、基板102の外側に第1半導体層108が形成され、かつ第1半導体層108の外側に第2半導体層110が形成された後のMEMS素子100の断面図を示している。基板102は、半導体チップ製造に用いられる適当な材料を有して良い。半導体チップ製造に用いられる適当な材料とはたとえば、インジウム燐、シリコン、多結晶シリコン、アルミナ、ゲルマニウム、窒化ガリウム、炭素又はこれら若しくは他の材料の混合物のようなものである。一の特別な実施例に従うと、基板102はインジウム燐を有して良い。たとえ図には第1半導体層108と基板102が、それらの間に介在層が存在しない状態が示されているとしても、そのような介在層は、本開示の技術的範囲から逸脱することなく用いられても良い。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
柱107はたとえば、金、アルミニウム、銅、アルミニウム合金、又はこれら若しくは他の導電性材料の混合物を有して良い。柱107がアルミニウム合金を有する場合、そのアルミニウム合金はたとえば、アルミニウム、シリコン、多結晶シリコン、タングステン、窒化物、及び/又はこれら若しくは他の導電性材料の混合物を有して良い。この特別な実施例では、柱107は金である。柱107及び空洞105の形成は、様々なプロセスによって実行されて良い。たとえば柱107及び空洞105は、誘電体層104の外側に導電性材料を堆積し、その後導電性材料と誘電体層のほとんど全ての部分を除去することによって形成されて良い。この特別な実施例では、柱107及び空洞105は、図2Aに図示されているように、堆積された金の層108及び誘電体層104をパターニング及びエッチングすることによって形成される。
【国際調査報告】
2008542051.tif 000010
2008542051.tif 000011
2008542051.tif 000012