(57)【要約】  レシーバは信号電圧増幅器（ＳＶＡ）と帰還路（ＦＢＰ）を具える入力増幅器（ＲＦＡＭＰ）を有する。信号電圧増幅器（ＳＶＡ）は、入力ノード（ＳＩＮ）から出力ノード（ＳＯＮ）へ電圧利得（ＶＧ）を与える。この電圧利得（ＶＧ）は制御可能である。帰還路（ＦＢＰ）は、出力ノード（ＳＯＮ）から入力ノード（ＳＩＮ）へ相互アドミッタンス（ＧＭ）を与える。この相互アドミッタンス（ＧＭ）は制御可能である。
2008533794.tif 000002
【特許請求の範囲】
【請求項１】
入力増幅器を有するレシーバであって、前記入力増幅器は、
入力ノードから出力ノードへ制御可能な電圧利得を与えるように構成された信号電圧増幅器と、
前記出力ノードから前記入力ノードへ制御可能な相互アドミッタンスを与えるように構成された帰還路と、
を具えることを特徴とするレシーバ。
【請求項２】
前記レシーバは、前記電圧利得と前記帰還路の相互アドミッタンスがほぼ反比例するように、前記電圧利得と前記相互アドミッタンスとを制御するように構成された利得及び帰還制御インターフェースを具えることを特徴とする請求項１記載のレシーバ。
【請求項３】
前記帰還路は、前記出力ノードの信号電圧を前記入力ノードへと流れる帰還電流に変換する帰還トランジスタ段を具えることを特徴とする請求項１記載のレシーバ。
【請求項４】
前記帰還トランジスタ段は、前記出力ノードの信号電圧を受信する入力端子と前記入力ノードの信号電圧を受信する反対入力端子を有する差動トランジスタ対を具えることを特徴とする請求項３記載のレシーバ。
【請求項５】
前記信号電圧増幅器は、
前記入力ノードに存在する信号電圧に応答して信号電流を供給するように構成された入力トランジスタ段と、
前記入力トランジスタ段により供給される信号電流に応答して増幅された信号電圧を発生するよう配置されたインピーダンスと、
を具えることを特徴とする請求項１記載のレシーバ。
【請求項６】
前記入力トランジスタ段は、前記入力ノードに存在する信号電圧を受信するように結合された一つのゲートと利得制御電圧を受信するように結合された他のゲートを有するデュアルゲート電界効果トランジスタを具えることを特徴とする請求項５記載のレシーバ。
【請求項７】
前記入力トランジスタ段は、固定の相互アドミッタンス段の後に制御可能な信号電流減衰器を具えることを特徴とする請求項５記載のレシーバ。
【請求項８】
前記利得及び帰還制御インターフェースは、前記電圧利得に依存するバイアス制御電流を前記信号電圧増幅器に供給するように構成され且つ前記バイアス制御電流の複写電流を前記帰還路へ供給するように構成されたバイアス制御ループを具え、前記帰還路の前記相互アドミッタンスが前記バイアス制御電流の複写電流に依存することを特徴とする請求項２記載のレシーバ。
【請求項９】
入力ノードから出力ノードへ制御可能な電圧利得を与えるように構成された信号電圧増幅器と、
前記出力ノードから前記入力ノードへ制御可能な相互アドミッタンスを与えるように構成された帰還路と、
を具えることを特徴とする利得制御可能な増幅器。
【請求項１０】
受信信号から情報を取り出すように構成された請求項１に記載のレシーバと、前記レシーバにより取り出された前記情報を表示するレンダリングデバイスとを具える情報レンダリングシステム。
【請求項１１】
入力ノードから出力ノードへ制御可能な電圧利得を与えるように構成された信号電圧増幅器と、前記出力ノードから前記入力ノードへ制御可能な相互アドミッタンスを与えるように構成された帰還路とを具える入力増幅器を有するレシーバ用のプログラムであって、レシーバにロードされたとき、前記レシーバに、前記電圧利得と前記帰還路の相互アドミッタンスがほぼ反比例するように、前記電圧利得と前記相互アドミッタンスとを制御させる一組の命令を具えているプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一つの態様は利得制御可能な入力増幅器を有するレシーバに関する。このレシーバは、例えば無線周波数スペクトル内の選択チャネルからビデオ、オーディオ及びその他のデータを取り出すテレビジョンレシーバとすることができる。このようなレシーバでは、一般に利得制御可能な入力増幅器が無線周波数スペクトルを後続処理のために適切な信号レベルにする。
【０００２】
本発明の他の態様は利得制御可能増幅器自体、情報レンダリングシステム及びレシーバ用のコンピュータプログラムに関する。
【背景技術】
【０００３】
特許文献１には、演算増幅器、可変のオフセット電位源及び４つの抵抗インピーダンスを含み、利得及びオフセット調整と無関係に一定の入力インピーダンスを有するように構成された信号コンディショニング回路が開示されている。利得変化は、増幅器帰還回路内のインピーダンスの一つを変化させることによって行われ、オフセット調整はオフセット電位源を変化させることによって行われる。
【０００４】
【特許文献１】米国特許第３，８７２，３９５号明細書
【発明の開示】
【０００５】
本発明の一つの態様では、レシーバは信号電圧増幅器と帰還路を具える入力増幅器を有する。信号電圧増幅器は、入力ノードから出力ノードへの電圧利得を与える。この電圧利得は制御可能である。帰還路は、出力ノードから入力ノードへの相互アドミッタンスを与える。この相互アドミッタンスは制御可能である。
【０００６】
本発明は以下の点を考慮する。レシーバでは、入力増幅器は、一般に雑音と歪みとの妥協である利得を提供する。利得の増大は一般に雑音を低減するが、歪みを増大する。逆に、利得の減少は歪みを低減するが、雑音を増大する。最良の妥協をもたらす最適な利得が存在する。最適利得は入力信号状態に依存する。最適利得は、入力信号が比較的弱いときは比較的高い。逆に、最適利得は、入力信号が比較的強いときは比較的低い。最適利得は、入力増幅器の利得が制御可能であるとき、即ち利得を検出入力信号状態の関数として制御できるとき、種々の入力信号状態において達成することができる。
【０００７】
受信品質に影響を与える入力増幅器の別の特性が存在する。入力増幅器は、回路の負荷を構成する入力インピーダンス又は入力増幅器に前置される電気的構成要素を有する。その結果として、入力増幅器の入力インピーダンスが入力増幅器に前置される回路の電気特性に影響を及ぼす。一般に、これらの電気特性は、入力インピーダンスが所定の値域内にあるときのみ適切である。即ち、入力増幅器と入力増幅器に前置される回路との間を十分にインピーダンス整合させる必要がある。例えば、フィルタが入力増幅器に前置される。インピーダンス整合が不十分な場合、即ち入力増幅器の入力インピーダンスが高すぎるか、低すぎる場合には、フィルタ特性が低下する。他の例として、入力増幅器はケーブルネットワークに結合されることもある。この場合には、インピーダンス整合が不十分なとき、信号反射妨害が生ずる。
【０００８】
制御可能な利得とともにほぼ固定の入力インピーダンスを可能にする、即ち入力インピーダンスを所望の値域内に維持することができる回路構成が存在する。一つの可能な回路構成は、低インピーダンス入力端子と直列抵抗（入力増幅器の入力ノードと前記低インピーダンス入力端子との間に結合される）を有する増幅器回路を具えるものである。この直列抵抗により入力インピーダンスがほぼ決まる。上述の従来技術はこのような回路の一例であり、前記増幅器回路は演算増幅器と該演算増幅器の出力端子と反転入力端子との間に結合された制御可能な抵抗値を具えている。利得は制御可能な抵抗値の関数として変化するが、これは入力インピーダンスに影響を与えない。他の可能な回路構成は高インピーダンス入力端子とシャント抵抗（高インピーダンス入力と信号接地点との間に結合される）増幅器回路を具えるものである。シャント抵抗により入力インピーダンスがほぼ決まる。
【０００９】
上述の回路構成は雑音の点から見て中程度の性能である。即ち、これらの回路構成は所望の信号にかなり多量の雑音を付加し、比較的低い雑音指数を有する。これは、入力インピーダンスを決定する抵抗が雑音を発生するとともに入力信号電力を消費するためである。この抵抗は信号損失をまねき、信号対雑音比に影響する。
【００１０】
レシーバでは、入力増幅器の雑音指数がレシーバの雑音指数を大いに決定する。これは、特に入力増幅器の利得が低い値に設定されるときに真であり、これは、例えば無線周波数スペクトル内には１つ以上の強い信号が存在するからである。従って、レシーバは、入力増幅器が上記の回路構成を有する場合には比較的低い感度を有する。利得は制御可能であり、入力インピーダンスはほぼ固定であるが、受信品質は弱い入力信号の場合にはかなり低くなり、それは雑音指数が比較的低いためである。レシーバは比較的低い感度を有する。
【００１１】
本発明の上記の特徴によれば、入力増幅器は入力ノードから出力ノードへ制御可能な電圧利得を与える信号電圧増幅器を具える。帰還路は出力ノードから入力ノードへ制御可能な相互アドミッタンスを与える。
【００１２】
入力増幅器の入力インピーダンスは、入力ノードの信号電圧を入力ノードの信号電流で割った値に等しい。信号電圧増幅器は、入力ノードに存在する信号電圧を増幅するため、出力ノードには信号電圧が存在する。出力ノードに存在する信号電圧は、入力ノードに存在する信号電圧に信号電圧増幅器が与える電圧利得を乗じた値に等しい。相互アドミッタンスは出力ノードに存在する信号電圧を入力ノードへ流れる信号電流に変換する。その結果、電圧利得と相互アドミッタンスが入力増幅器の入力インピーダンスを決定する。相互アドミッタンスは制御可能であるため、電圧利得が変換するとき、入力インピーダンスを所望の値域内に維持することができる。そして、信号損失をもたらすとともに雑音特性を悪化させる入力インピーダンス決定抵抗を入力ノードに必要としない。これらの理由により、本発明はより良好な受信品質を可能とする。
【００１３】
本発明のこれらの特徴及び他の特徴が図面を参照して以下に詳細に説明される。
【発明を実施するための最良の形態】
【００１４】
図１は、ビデオディスプレイシステムＶＤＳを示す。ビデオディスプレイシステムＶＤＳは、レシーバＲＥＣとディジタルデバイスＤＰＬとを具える。レシーバＲＥＣは受信する無線周波数スペクトルＲＦ内の所望のチャネルからビデオ信号ＶＩＤを取り出す。ディスプレイデバイスＤＰＬはビデオ信号ＤＩＶを表示する。ユーザは、例えばリモートコントロール装置ＲＣＤにより所望のチャネルを選択できる。レシーバＲＣＤは、例えばテレビジョン装置、セットトップボックス、又はディジタルビデオレコーダの形態であってよい。
【００１５】
レシーバＲＥＣは、無線周波数フィルタＲＦＦＩＬ、無線周波数増幅器ＲＦＡＭＰ、チャネル選択決定回路ＣＨＳＤ及びコントローラＣＴＲＬを具える。無線周波数フィルタＲＦＦＩＬは、レシーバＲＥＣが受信する無線周波数スペクトルＲＦ内の所望の周波数帯域を選択する。例えば、無線周波数フィルタＲＦＦＩＬは所望のチャネルが存在する特定のテレビジョンバンドを選択できる。無線周波数フィルタＲＦＦＩＬは、所望のテレビジョンバンド内に存在するチャネルを含むフィルタ処理した無線周波数スペクトルＲＦＦを出力する。選択テレビジョンバンド外のチャネルは抑圧される。バンド制御信号ＢＣは、無線周波数フィールドＲＦＦＩＬをひとつの周波数バンドから他の周波数バンドへ切り換える。
【００１６】
無線周波数増幅器ＲＦＡＭＰは、フィルタ処理された周波数スペクトルＲＦＦを増幅してフィルタ及び増幅処理された適切な信号電力を有する無線周波数スペクトルＲＦＦＡを出力する。この目的のために、無線周波数増幅器ＲＦＡＭＰは制御可能な利得を有する。利得は、フィルタ及び増幅処理された無線周波数スペクトルＲＦＦＡが雑音と歪みの妥協点である適切な信号電力を有するように制御される。利得制御信号ＧＣは、無線周波数増幅器ＲＦＡＭＰの利得を決定する。チャネル選択決定回路ＣＨＳＤは利得制御信号ＧＣを供給する。あるいは、コントローラＣＴＲＬが、例えばチャネル選択決定回路ＣＨＳＤ又は無線周波数スペクトルＲＦとビデオ信号ＶＩＤとの間を延在する信号路内の他の回路から受信されるデータに基づいて利得制御信号ＧＣを供給してもよい。
【００１７】
チャネル選択決定回路ＣＨＳＤは、所望チャネル外の信号を抑圧する。この目的のために、チャネル選択決定回路ＣＨＳＤは周波数変換器と、その後段に特定のパスバンドを有するチャネル選択フィルタを具える。周波数変換器は、所望チャネルがチャネル選択フィルタのパスバンド内に入るように周波数シフトを行う。復調器がパスバンドフィルタ処理された所望チャネル内の信号からベースバンド信号を取り出す。ベースバンド信号は、例えばＭＰＥＧ２デコーディングのようなチャネルデコーディング、誤り訂正及びベースバンドデコーディング等を含む後続の処理を受けることができる。
【００１８】
無線周波数増幅器ＲＦＡＭＰは受信品質の比較的大きな部分を決定する。特に、無線周波数増幅器ＲＦＡＭＰはレシーバＲＥＣの感度をほぼ決定する。雑音指数が感度の性能指数としてよく使われている。
【００１９】
下記の事項も受信品質を決定する。無線周波数増幅器ＲＦＡＭＰは所定の入力インピーダンスを有する。この入力インピーダンスは無線周波数フィルタＲＦＦＩＬの負荷インピーダンスを構成する。無線周波数フィルタＲＦＦＩＬは、負荷インピーダンスが無線周波数フィルタＲＦＦＩＬの特定の設計値を有するとき、所望のフィルタ特性をもたらす。この所望の負荷インピーダンスは、例えば５０オーム又は７５オームである。逆に、無線周波数フィルタＲＦＦＩＬは、負荷インピーダンスが無線周波数フィルタＲＦＦＩＬの所望の設計値から大きく相違する値を有するとき、低下したフィルタ特性をもたらす。この場合には、無線周波数フィルタＲＦＦＩＬと無線周波数増幅器ＲＦＡＭＰとの間にインピーダンス不整合が存在する。このインピーダンス不整合は所望の周波数バンド外の信号の抑圧に悪影響を与える。インピーダンス不整合は所望の周波数バンド内における信号損失も生じ、雑音指数に悪影響を与える。
【００２０】
さらに、上述のインピーダンス不整合は、レシーバＲＥＣを所望の値、例えば５０又は７５オームから大幅に相違する入力インピーダンスを有するものにし得る。即ち、無線周波数フィルタＲＦＦＩＬと無線周波数増幅器ＲＦＡＭＰとの間のインピーダンス不整合はレシーバの入力インピーダンス不整合を生じ得る。レシーバの入力インピーダンス不整合は、例えば無線周波数スペクトルＲＦを搬送するケーブル内に反射を生じ得る。これらの理由のために、無線周波数増幅器ＲＦＡＭＰは無線周波数フィルタＲＦＦＩＬの設計負荷インピーダンスと一致するほぼ固定の入力インピーダンスを有することが望ましい。
【００２１】
図２は無線周波数増幅器ＲＦＡＭＰを示す。無線周波数増幅器ＲＦＡＭＰはフィルタ処理された無線周波数スペクトルＲＦＦを受信する入力信号ノードＳＩＮと、フィルタ及び増幅処理された無線周波数スペクトルＲＦＦＡを出力する出力信号ノードＳＯＮを有する。入力信号ノードＳＩＮと出力信号ノードＳＯＮとの間に信号電圧増幅器ＳＶＡと帰還路ＦＢＰが結合される。信号電圧増幅器ＳＶＡは制御可能な電圧利得ＶＧを与える。帰還路ＦＢＰは制御可能な相互アドミッタンスＧＭを与える。相互アドミッタンスＧＭは電圧−電流変換係数である。
【００２２】
利得及び帰還制御インターフェースＧＦＩは、無線周波数増幅器ＲＦＡＭＰが受信する利得制御信号ＧＣに基づいて、電圧利得ＶＧと相互アドミッタンスＧＭを制御する。信号電圧増幅器ＳＶＡと利得及び帰還制御インターフェースＧＦＩは一つ以上の構成要素を共用することができる。即ち、上述した構成要素は必ずしも個別の回路である必要はない。この点で、図２は概念図とみなせる。同じことが帰還路ＦＢＰについても言え、帰還路ＢＰＦも利得及び帰還制御インターフェースＧＦＩと一つ以上の構成要素を共用することができる。
【００２３】
帰還路ＦＢＰは帰還信号電流Ｉsfを供給する。帰還信号電流Ｉsfは出力信号ノードＳＯＮに存在する出力信号電圧Ｖsoの関数として変化する。帰還路ＦＢＰはこの関数を決定する。帰還信号電流Ｉsfは出力信号電圧Ｖsoの線形関数とするのが好ましい。数式では、
Ｉsf＝ＧＭ・Ｖso＋∂
で表され、ここで∂は帰還信号電流Ｉsfの一部を形成し得る他の成分を示す。
【００２４】
出力信号電圧Ｖsoは、入力信号ノードＳＩＮに存在する入力信号電圧Ｖsiを電圧利得ＶＧ倍したものに等しい。従って、帰還信号電流Ｉsfは入力信号電圧Ｖsiの関数として変化する。電圧利得ＶＧと帰還路ＦＢＰとがこの関数を決定する。
【００２５】
無線周波数増幅器ＲＦＡＭＰの入力インピーダンスは、入力信号電圧Ｖsiの変化をこの入力信号電圧Ｖsiの変化を引き起こした帰還信号電流Ｉsfの変化で割った値にほぼ等しい。電圧利得ＶＧと帰還路ＦＢＰとにより無線周波数増幅器ＲＦＡＭＰの入力インピーダンスが決まる。制御可能である電圧利得ＶＧは無線周波数スペクトル内の信号状態に依存して変化させるのが好ましい。入力信号が比較的弱いとき、電圧利得ＶＧを比較的高くする。逆に入力信号が比較的高いとき、電圧利得ＶＧを比較的弱くする。利得及び帰還制御インターフェースＧＦＩは、無線周波数増幅器ＲＦＡＭＰの入力インピーダンスが、電圧利得の変化にもかかわらず、所望の値にほぼ等しく維持されるように帰還路ＦＢＰを制御する。
【００２６】
例えば、帰還路ＦＢＰが帰還抵抗であって、その抵抗値が制御可能であるものと仮定する。この場合には、帰還信号電流Ｉsfは出力信号電圧Ｖsoと入力信号電圧Ｖsiとの差を帰還抵抗の値で割った値に等しい。数式では、
Ｉsf＝（Ｖso−Ｖsi）／Ｒf
で表され、ここでＲfは帰還抵抗を示す。本例では、相互アドミッタンスＧＭは帰還抵抗Ｒfの逆数、即ちＧＭ＝１／Ｒfである。本例では、項∂は−Ｖsi／Ｒfを含む。
【００２７】
無線周波数増幅器ＲＦＡＭＰの入力インピーダンスは、入力信号電圧Ｖsiを帰還信号電流Ｉsfで割った値に等しい。従って、無線周波数増幅器ＲＦＡＭＰの入力インピーダンスは、帰還抵抗Ｒfを電圧利得ＶＧ＋１で割った値に等しい。数式では、
Ｚin＝Ｒf／（ＶＧ＋１）
で表される。
【００２８】
本例では、利得及び帰還制御インターフェースＧＦＩは帰還抵抗Ｒfを、その値が電圧利得ＶＧにほぼ比例して変化するように制御する。この場合には、無線周波数増幅器ＲＦＡＭＰの入力インピーダンスは電圧利得ＶＧが変化するときに比較的に少し変化するだけである。還元すれば、入力インピーダンスはほぼ固定である。これは、特に電圧利得ＶＧが比較的に高い場合に真である。
【００２９】
図２は、特に利得及び帰還制御インターフェースＧＦＩに関して、概念図である点に留意されたい。例えば、利得及び帰還制御インターフェースＧＦＩは図１に示すレシーバＲＥＣのコントローラＣＴＲＬ内に含めてもよい。このような実施例では、利得及び帰還インターフェースＧＦＩはコントローラＣＴＲＬの一部分を構成するマイクロプロセッサにロードされたソフトウエアで実現することができる。このソフトウエアは、例えば受信無線周波数スペクトルＲＦ基づいて、電圧利得ＶＧの適切な値及び相互アドミッタンスの適切な値を計算する。このソフトウエアはさらにこれらの値をディジタル−アナログ変換して対応する制御信号を信号電圧増幅器ＳＶＡおよび帰還路ＦＢＰに供給する。
【００３０】
図３は能動素子を具える帰還路ＦＢＰの実現原理を示す。帰還路ＦＢＰは、制御可能な相互アドミッタンス段ＣＴＡ、電流ミラーＣＭＩ及び減結合キャパシタＣdを具える。制御可能な相互アドミッタンス段ＣＴＡは図２について前述した相互アドミッタンスＧＭを決定する。
【００３１】
特に、制御可能な相互アドミッタンス段ＣＴＡは、出力信号電圧Ｖsoに加えて入力信号電圧Ｖsiにも応答して差分出力電流Ｉdoを出力する。差分出力電流Ｉdoは、出力信号電圧Ｖsoと入力信号電圧Ｖsiとの差に制御可能な相互アドミッタンス段ＣＴＡの相互アドミッタンスＧＭを乗算したものに等しい。制御可能な相互アドミッタンス段ＣＴＡは差分出力電流Ｉdoを２つの出力電流成分Ｉo1，Ｉo2の形で出力する。電流ミラーＣＭＩは出力電流成分Ｉo2の複写電流Ｉo2’を出力する。出力電流成分Ｉo2の複写電流Ｉo2’が帰還出力ノードＦＯＮにおいて他の出力電流成分Ｉo1から減算される。帰還信号電流Ｉsfはこの減算結果から生ずる。帰還信号電流Ｉsfは帰還出力ノードＦＯＮから減結合キャパシタＣdを経て信号入力ノードＳＩＮへと流れる。
【００３２】
図３に示す実現原理は、いわば、前述した抵抗値が制御可能な帰還抵抗をシミュレートするものである。これは、帰還信号電流Ｉsfと出力信号電圧Ｖso及び入力信号電圧Ｖsiとの間の関係が同じ関数：
Ｉsf＝（Ｖso−Ｖsi）・ＧＭ
で決まるためである。制御可能な相互アドミッタンス段ＣＴＡの相互アドミッタンスＧＭは帰還抵抗の逆数である。前述の項∂は−Ｖsi・ＧＭに等しい。制御可能な相互アドミッタンス段ＣＴＡの相互アドミッタンスＧＭは以後帰還相互アドミッタンスＧＭという。
【００３３】
図４Ａは無線周波数増幅器ＲＦＡＭＰの低雑音実現例を示す。図４Ａの上部は信号電圧増幅器ＳＶＡを示し、下部は帰還路ＦＢＰを示す。低雑音実現例はさらにバイアス回路ＢＣＣを具える。このバイアス回路は図２に示す利得及び帰還制御インターフェースＧＦＩの一部分を構成するものとみなせる。
【００３４】
信号電圧増幅器ＳＶＡは、４つのトランジスタＴ１−Ｔ４と、２つの抵抗Ｒ１，Ｒ２と、バイアス電流源ＩＢ１とを具える。トランジスタＴ１，Ｔ２は電界効果型である。これらのトランジスタＴ１，Ｔ２の組合せは単一のデュアルゲート電界効果トランジスタに等価である。トランジスタＴ２は無線周波数増幅器ＲＦＡＭＰに供給される利得制御信号ＧＣを受信するゲートを有する。信号電圧増幅器ＳＶＡはドレインノードＤＮを有する。トランジスタＴ１，Ｔ２はドレインノードＤＮと信号接地点との間に結合される。抵抗Ｒ２がドレインノードＤＮと電源電圧パスとの間に結合される。トランジスタＴ３はエミッタホロワ構成に配置される。
【００３５】
帰還路ＦＢＰは、電界効果型の７つのトランジスタＴ５−Ｔ１２と、３つの抵抗Ｒ３，Ｒ４，Ｒ５と、キャパシタＣ１を具える。トランジスタＴ５，Ｔ７は単一のデュアルゲート電界効果トランジスタに等価な組合せにする。トランジスタＴ６，Ｔ８も同様にする。トランジスタＴ５，Ｔ６はそれらのゲートに抵抗Ｒ３，Ｒ４を経てバイアス電圧Ｖb1を受信する。
【００３６】
図４Ａに示す低雑音実現例は次のように動作する。トランジスタＴ１，Ｔ２の組合せは入力信号電圧Ｖsiをドレイン信号電流に変換する相互アドミッタンス増幅器を構成する。ドレイン信号電流は、トランジスタＴ２のゲートが受信する利得制御信号ＧＣにより決まる振幅を有する。抵抗Ｒ２がドレイン信号電流を増幅された入力信号電圧に変換し、この電圧はドレインノードＤＮに存在する。トランジスタＴ３はバッファ増幅器を構成し、単位電圧利得を提供する。その結果として、出力信号電圧Ｖsoは増幅された入力信号電圧にほぼ等しい。ドレインノードＤＮはトランジスタＴ１，Ｔ２及び抵抗Ｒ２を流れる直流バイアス電流に依存する直流（ＤＣ）バイアス電圧Ｖdnを有する。
【００３７】
バイアス制御ループがドレインノードＤＮに存在すＤＣバイアス電圧Ｖdnをセットポイント電圧Ｖspにほぼ等しくする。バイアス制御ループは、バイアス制御回路ＢＣＣと、トランジスタＴ４と、抵抗Ｒ１と、トランジスタＴ１，Ｔ２と、抵抗Ｒ２とを具える。バイアス制御回路ＢＣＣは、ドレインノードＤＮのＤＣバイアス電圧Ｖdnとセットポイント電圧Ｖspとの差の関数として変換するバイアス制御電圧Ｖcを出力する。このバイアス制御電圧ＶcはトランジスタＴ４のゲートに供給され、抵抗Ｒ１を流れるバイアス電流Ｉc1を決定する。従って、バイアス制御電流Ｉc1はトランジスタＴ１のゲートに存在するゲートバイアス電圧を決定する。このゲートバイアス電圧はトランジスタＴ１，Ｔ２及び抵抗Ｒ２を流れるＤＣバイアス電流を決定する。
【００３８】
ドレインノードＤＮのＤＣバイアス電圧Ｖdnがセットポイント電圧Ｖspに対して幾分増大するものと仮定する。これに応答して、バイアス制御回路ＢＣＣは、トランジスタＴ４が供給するバイアス制御電流Ｉc1を増大するようにバイアス制御電圧Ｖcを調整する。その結果として、ゲートバイアス電圧が増大し、トランジスタＴ１，Ｔ２および抵抗Ｒ２を流れるＤＣバイス電流も増大する。これはドレインノードＤＮに存在するＤＣバイアス電圧Ｖdnの増大を相殺する。定常状態では、ドレインノードＤＮのＤＣバイス電圧Ｖdnはセットポイント電圧Ｖspにほぼ等しい。
【００３９】
図４Ｂはバイアス制御回路ＢＣＣを示す。バイアス制御回路ＢＣＣは、ローパスフィルタＬＰＦと、比較器ＣＭＰと、積分器ＩＮＴを具える。ローパスフィルタＬＰＦはノードＤＮに存在する高周波数成分を抑圧してこれらの成分が比較器ＣＭＰに到達しないようにする。比較器ＣＭＰはドレインノードＤＮのＤＣバイアス電圧Ｖdnとセットポイント電圧Ｖspとの差を反映する比較結果を出力する。積分器ＩＮＴは比較結果を積分時定数に従って積分する。ＤＣ制御ループはこの積分時定数により決まるダイナミック動作を有する。比較結果は電流の形でもよく、その場合には積分器ＩＮＴはキャパシタで構成してもよい。
【００４０】
帰還路ＦＢＰは図３に示す原理に従って実現される。トランジスタＴ５，Ｔ６，Ｔ７及びＴ８は、図３の制御可能な相互アドミッタンス段ＣＴＡに対応する制御可能な相互アドミッタンス段を構成する。トランジスタＴ９及びＴ10は図3の電流ミラーＣＭＩに対応する電流ミラーを構成する。
【００４１】
トランジスタＴ７及びＴ８はゲートに帰還制御電圧Ｖfbを受信する。図３の帰還相互アドミッタンスＧＭに相当する制御可能な相互アドミッタンス段の相互アドミッタンスは、帰還制御電圧Ｖfbの関数として変化する。帰還制御電圧Ｖfbは、抵抗Ｒ５を流れる複写バイアス制御電流Ｉc2の関数として変化する。トランジスタＴ12により供給される複写バイアス制御電流Ｉc2は、トランジスタＴ４により供給され抵抗Ｒ１を流れるバイアス制御電流Ｉc1の複写電流である。
【００４２】
帰還相互アドミッタンスＧＭは利得制御信号ＧＣの関数として変化する。利得制御信号ＧＣの変化は、トランジスタＴ１，Ｔ２および抵抗Ｒ２を流れるＤＣバイアス電流Ｉc1の変化を生じさせ、従ってドレインノードＤＮのＤＣバイアス電圧Ｖdnの変化を生じさせる。上述したＤＣ制御ループは、ＤＣバイアス電圧Ｖdnが一定のままとなるように、この変化を相殺する。この目的のために、ＤＣ制御ループは、抵抗Ｒ１を流れるＤＣ制御電流Ｉc1を調整することによりトランジスタＴ１のゲートに供給されるゲートバイアス電圧を調整する。トランジスタＴ12はこの調整を複写する。その結果として、利得制御信号ＧＣの変化は複写バイアス制御電流Ｉc2の変化を生じさせ、この変化が帰還制御電圧Ｖfbの変化を生じさせる。帰還相互アドミッタンスＧＭは帰還制御電圧Ｖfbの関数として変化するため、帰還相互アドミッタンスＧＭは利得制御信号ＧＣの関数として変化する。後者の関数は、例えば抵抗Ｒ１及びＲ５の値のような種々の構成要素の値に依存する特性を有する。
【００４３】
図５は無線周波数増幅器ＲＦＡＭＰの低歪み実現例を示す。図５の上部は信号電圧増幅器ＳＶＡを示し、下部は帰還路ＦＢＰを示す。この低歪み実現例はさらに電流スプリッタ制御回路ＳＣＴを具え、この回路は図２に示す利得及び帰還制御インターフェースＧＦＩの一部分を構成するものとみなせる。
【００４４】
信号電圧増幅器ＳＶＡは、バイポーラ型の２つのトランジスタＴ101，Ｔ102と、３つの抵抗Ｒ101，Ｒ102，Ｒ103と、電流スプリッタＣＳＰ１と、バイアス電流源ＩＢ11とを具える。トランジスタＴ101のベースが抵抗Ｒ101を経てバイアス電圧を受信する。帰還路ＦＢＰは、４つのトランジスタＴ103，Ｔ104，Ｔ105，Ｔ106と、４つの抵抗Ｒ104，Ｒ105，Ｒ106，Ｒ107と、バイアス電流源ＩＢ12と、２つの電流スプリッタＣＳＰ２，ＣＳＰ３と、キャパシタＣ101とを具える。トランジスタＴ103，Ｔ104のベースはそれぞれ抵抗Ｒ106，Ｒ107を経てバイアス電圧Ｖb12を受信する。
【００４５】
図５に示す低歪み実装は次のように動作する。トランジスタＴ101及び抵抗Ｒ102は相互アドミッタンス増幅器を構成し、入力信号電圧Ｖsiをコレクタ信号電流に変換する。電流スプリッタＣＳＰ１はコレクタ信号電流を電流分割比に従って２つの部分に分割する。電流分割比はこれらの２つの部分のそれぞれの大きさを決定する。コレクタ信号電流の一部分は短絡回路を経て電源電圧パスへと流れる。この部分は、電圧利得ＶＧに寄与しないという意味で、いわば損失になる。コレクタ信号電流の他の部分は抵抗Ｒ103を経て流れる。抵抗Ｒ103はこの信号部分を増幅された信号電圧に変換し、この信号部分は電圧利得ＶＧに寄与する。トランジスタＴ102は単位電圧利得を与えるバッファ増幅器を構成する。その結果として、出力信号電圧Ｖsoは増幅された入力信号電圧にほぼ等しい。
【００４６】
電流スプリッタＣＳＰ１は信号電流減衰器を構成し、電圧利得ＶＧを決定する。上述した電流分割比は減衰率である。電流スプリッタ制御回路ＳＣＴは利得制御信号ＧＣに基づいて減衰率を制御する。減衰率が比較的小さいとき、抵抗Ｒ103を流れるコレクタ信号電流の部分は比較的大きくなる。この場合には、電圧利得ＶＧは比較的高くなる。逆に、減衰率が比較的大きいとき、抵抗Ｒ103を流れるコレクタ信号電流の部分は比較的小さくなる。この場合には、電圧利得ＶＧは比較的低くなる。従って、電圧利得ＶＧは利得制御信号ＧＣの関数として変化する。電流スプリッタ制御回路ＳＣＴは特にこの関数を決定する。
【００４７】
帰還路ＦＢＰは図３に示す原理に従って実現される。トランジスタＴ103，Ｔ104と、抵抗Ｒ104，Ｒ105と、２つの電流スプリッタＣＳＰ１，ＣＳＰ２は、図３の制御可能な相互アドミッタンス段ＣＴＡに対応する制御可能な相互アドミッタンス段を構成する。キャパシタＣ101は図３の減結合キャパシタＣdと等価である。
【００４８】
もっと詳しく説明すると、トランジスタＴ103，Ｔ104及び抵抗Ｒ104，Ｒ105は固定の相互アドミッタンス段を構成する。この固定の相互アドミッタンス段は出力信号電圧Ｖsoと入力信号電圧Ｖsiとの差を固定相互アドミッタンス差分出力電流に変換する。電流スプリッタＣＳＰ２及びＣＳＰ３はこの差分電流を、電流スプリッタＣＳＰ１がトランジスタＴ101により供給されるコレクタ信号電流を減衰する方法と同様の方法で減衰する。従って、電流スプリッタＣＳＰ２及びＣＳＰ３は固定相互アドミッタンスの減衰された差分出力電流を出力し、これは図３に示す差分出力電流Ｉdoに相当する。
【００４９】
電流スプリッタＣＳＰ２，ＣＳＰ３は、電流スプリッタ制御回路ＳＣＴにより利得制御信号ＧＣに基づいて制御される減衰率を有する。電流スプリッタＣＳＰ２，ＣＳＰ３のそれぞれの減衰率は電流スプリッタＣＳＰ１の減衰率とほぼ反比例して変化する。電流スプリッタＣＳＰ１の減衰率が比較的高いとき、電流スプリッタＣＳＰ２，ＣＳＰ３のそれぞれの減衰率は比較的低くなる。この場合には、電圧利得ＶＧが比較的低くなり、帰還相互アドミッタンスＧＭが比較的高くなる。電流スプリッタＣＳＰ１の減衰率が比較的低いとき、電流スプリッタＣＳＰ２，ＣＳＰ３のそれぞれの減衰率は比較的高くなる。この場合には、電圧利得ＶＧが比較的高くなり、帰還相互アドミッタンスＧＭが比較的低くなる。従って、無線周波数増幅器ＲＦＡＭＰの信号入力ノードにほぼ固定の入力インピーダンスを達成することができる。
【００５０】
図面についてなされた以上の詳細な説明は請求項１に記載されている下記の特徴を明らかにしている。レシーバは、信号電圧増幅器（ＳＶＡ）及び帰還路（ＦＢＰ）を具える入力増幅器（ＲＦＡＭＰ）を有する。信号電圧増幅器（ＳＶＡ）は入力ノード（ＳＩＮ）から出力ノード（ＳＯＮ）へ電圧利得ＶＧを与える。電圧利得（ＶＧ）は制御可能である。帰還路（ＦＢＰ）は出力ノード（ＳＯＮ）から入力ノード（ＳＩＮ）へ相互アドミッタンス（ＧＭ）を与える。相互アドミッタンス（ＧＭ）は制御可能である。
【００５１】
以上の詳細な説明はさらに、請求項２に記載されている下記の随意的な特徴を明らかにしている。レシーバ（ＲＥＣ）は、電圧利得（ＶＧ）と帰還路（ＦＢＰ）の相互アドミッタンス（ＧＭ）を電圧利得（ＶＧ）と相互アドミッタンス（ＧＭ）がほぼ反比例するように制御する利得及び帰還制御インターフェース（ＧＦＩ）を具える。これにより、入力増幅器の入力インピーダンスを比較的簡単にほぼ固定することができる。
【００５２】
以上の詳細な説明はさらに、請求項３に記載されている下記の随意的な特徴を明らかにしている。帰還路（ＦＢＰ）は、出力ノード（ＳＯＮ）の信号電圧（Ｖso）を入力ノード（ＳＩＮ）へ流れる帰還電流（Ｉsf）に変換する帰還トランジスタ段（Ｔ５，７６，Ｔ７，Ｔ８；Ｔ103，Ｔ104，ＣＳＰ２，ＣＳＰ３）を具える。
【００５３】
以上の詳細な説明はさらに、請求項４に記載されている下記の随意的な特徴を明らかにしている。帰還トランジスタ段（Ｔ５，７６，Ｔ７，Ｔ８；Ｔ103，Ｔ104，ＣＳＰ２，ＣＳＰ３）は、出力ノード（ＳＯＮ）の信号電圧（Ｖso）を受信する入力端子と入力ノード（ＳＩＮ）の信号電圧（Ｖsi）を受信する反対入力端子を有する差動トランジスタ対（Ｔ５，７６，Ｔ７，Ｔ８；Ｔ103，Ｔ104）を具える。これらの特徴は、出力ノードと入力ノードとの間に帰還抵抗が結合されたかのように動作することを可能にする。
【００５４】
以上の詳細な説明はさらに、請求項５に記載されている下記の随意的な特徴を明らかにしている。信号電圧増幅器（ＳＶＡ）は、入力ノード（ＳＩＮ）に存在する信号電圧（Ｖsi）に応答して信号電流を供給する入力トランジスタ段（Ｔ１，Ｔ２；Ｔ101，Ｒ102）を具える。インピーダンス（Ｒ２；Ｒ３）が、入力トランジスタ段（Ｔ１，Ｔ２；Ｔ101，Ｒ102）により供給される信号電流に応答して増幅された信号電圧を発生する。これらの特徴は低雑音の実現を可能にする。
【００５５】
以上の詳細な説明はさらに、請求項６に記載されている下記の随意的な特徴を明らかにしている。入力トランジスタ段は、入力ノード（ＳＩＮ）の信号電圧（Ｖsi）を受信するよう結合された一つのゲートと利得制御電圧（ＧＣ）を受信するよう結合された他のゲートを有するデュアルゲート電界効果トランジスタ（Ｔ１，Ｔ２）を具える。図４Ａは上述の特徴を示し、これらの特徴はさらに低い雑音の実現を可能にする。
【００５６】
以上の詳細な説明はさらに、請求項７に記載されている下記の随意的な特徴を明らかにしている。入力トランジスタ段は、固定の相互アドミッタンス段（Ｔ101，Ｒ102）の後に制御可能な信号電流減衰器（ＣＳＰ１）を具える。図５はこれらの特徴を示し、これらの特徴は低い歪みの実現を可能にする。
【００５７】
以上の特徴は種々の方法で実現できる。これを明らかにするために、いくつかの代替例を簡単に示す。
【００５８】
制御可能なインピーダンスで帰還路を構成してもよい。例えば、出力ノードに結合されたドレインと入力ノードに結合されたソース、又はその逆に結合されたドレインとソースを有する電界効果トランジスタで制御可能なインピーダンスを構成することができる。このような変形例では、一般にゲートに供給される制御電圧により帰還インピーダンスの値が決まる。帰還路は、差動トランジスタ対の方が好ましいが、シングルエンドトランジスタ段を具えてもよい。図４Ａにつき説明すると、帰還路ＦＢＰは、トランジスタＴ５のゲートが入力信号電圧Ｖsiを受信しないで信号接地点に結合された形に変更することができる。図５につき説明すると、帰還路ＦＢＰは、同様に、トランジスタＴ103延べが入力信号電圧Ｖsiを受信しないで信号接地点に結合された形に変更することができる。多くの他の可能な変更が可能である。
【００５９】
信号電圧増幅器は、１つ以上の差動対を具えてもよい。信号電圧増幅器は、いくつかのバッファ増幅器又は他の追加の段を具えてもよい。図４Ａ及び図５に示す実施例は単なる例である。信号電圧増幅器は電圧利得制御を可能にする制御可能なインピーダンスを具えてもよい。例えば、図４Ａにつき説明すると、信号電圧増幅器ＳＶＡは次のように変更してもよい。トランジスタＴ２を短絡回路と置き換える。抵抗Ｒ２を制御可能な抵抗値、例えばソースとドレイン間の値抵抗チャネルがゲート電圧により決まる電荷効果トランジスタと置き換える。図５につき説明すると、信号電圧増幅器ＳＶＡも同様に変更してよい。電流スプリッタＣＳＰ１と抵抗Ｒ103を制御可能な抵抗値と置き換えてもよい。多くの他の変更が可能である。
【００６０】
帰還路は、出力ノードと入力ノードとの間の相互アドミッタンスを決定する制御信号を、ディジタル制御ワードを受信するディジタル−アナログ変換器から受信していもよい。同様に、信号電圧増幅器は、電圧利得決定する制御信号を、ディジタル制御ワードを受信するディジタル−アナログ変換器から受信していもよい。電圧利得と出力及び入力ノード間の相互アドミッタンスとの適切な関係を達成するために、適切にプログラムされたマイクロプロセッサによって上記のそれぞれの制御ワードを計算してもよい。また、適切に設計された回路によって電圧利得と相互アドミッタンスとの適切な関係を決定していもよい。このような回路は、アナログでも、ディジタルでも、又はアナログとディジタルの混成であるハイブリッドでもよい。適切な関係は必ずしもほぼ固定の入力インピーダンスをもたらす必要はない。所定のアプリケーションでは、入力インピーダンスは電圧利得の関数として所定の関数に従って変化することが望ましいこともある。適切に設計された制御回路又は制御インターフェースによればこの関数を提供できる。
【００６１】
種々の機能をハードウエア又はソフトウエア又はその両者の要素で実現する多くの方法がある。この点に関し、図は極めて概略的であり、各図は本発明の一つの可能な実施例を示しているにすぎない。従って、図は異なる機能を異なるブロックとして示しているが、これはハードウエア又はソフトウエアの単一の要素がいくつかの機能を実行することを除外することを決して意味するものではない。また、ハードウエア又はソフトウエア又はその両者の複数の要素のアセンブリで機能を実現することを除外するものでない。
【００６２】
上述の見解は、図面についてなされた詳細な説明は本発明を限定するのではなく本発明を説明するものであることを証明している。添付の特許請求の範囲に記載の発明の範囲に入る多くの代替例が存在する。請求項中に付加された参照番号は請求項を限定するものと解釈されるべきではない。「具えている」および「具える」などの単語は、請求項あるいは本明細書に列記されていない要素またはステップの存在を除外するものではない。単数形で述べる要素は複数の要素を除外するものではない。
【図面の簡単な説明】
【００６３】
【図１】ビデオディスプレイシステムを示すブロック図である。
【図２】ビデオディスプレイシステムの無線周波数増幅器を示す概念図である。
【図３】無線周波数増幅器の一部分を構成する制御可能な電流帰還を示すブロック図である。
【図４Ａ】無線周波数増幅器の低雑音実施例を示す回路図であり、
【図４Ｂ】無線周波数増幅器の低雑音実施例の一部分を構成するバイアス制御回路を示す図である。
【図５】無線周波数増幅器の低歪み実施例を示す回路図である。
【図１】
2008533794.tif 000003
【図２】
2008533794.tif 000004
【図３】
2008533794.tif 000005
【図４Ａ】
2008533794.tif 000006
【図４Ｂ】
2008533794.tif 000007
【図５】
2008533794.tif 000008
【国際調査報告】
2008533794.tif 000009
2008533794.tif 000010
2008533794.tif 000011