(57)【要約】  チップスケールデバイスの懸架は、懸架フレームと、少なくとも１つの第１テザーとを用いて達成する。チップスケール懸架フレームは、第１の面と、該懸架フレームを貫通する開口とを画定する。少なくとも１つの第１テザーは、第１の面に関して第１の角度にて開口を横切っており、開口の内部に少なくとも部分的にチップスケールデバイスを配置させるのに用いることができる。【選択図】なし
2008520958.tif 000002
【特許請求の範囲】
【請求項１】
チップスケールデバイスを懸架するための装置であって、
第１の面と、懸架フレームを貫通する開口とを画定するチップスケール懸架フレーム；及び
前記開口の内部に少なくとも部分的に前記チップスケールデバイスを配置するための少なくとも１つの第１テザーであって、前記第１の面に関して第１の角度にて前記開口を横切って延びる、少なくとも１つの第１テザー
を含んで成る、装置。
【請求項２】
前記開口の内部に少なくとも部分的に前記チップスケールデバイスを配置するための少なくとも１つの第２テザーであって、前記第１の面に関して第２の角度にて前記開口を横切って延びる、少なくとも１つの第２のテザーをさらに含む、請求項１に記載の装置。
【請求項３】
前記第２の角度が、前記第１の角度とは異なる、請求項２に記載の装置。
【請求項４】
前記第２の角度及び前記第１の角度の少なくとも一方が、約０度〜約９０度の範囲である、請求項２に記載の装置。
【請求項５】
前記第２の角度及び前記第１の角度の少なくとも一方が、約０度〜約６０度の範囲にある、請求項４に記載の装置。
【請求項６】
前記第２の角度及び前記第１の角度の少なくとも一方が、約０度〜約３０度の範囲にある、請求項５に記載の装置。
【請求項７】
前記第２の角度及び前記第１の角度の少なくとも一方が、約０度〜約１０度の範囲にある、請求項６に記載の装置。
【請求項８】
前記第１及び第２テザーのベクトル要素が、デカルト座標系の３つの直交方向全てに延びる、請求項２に記載の装置。
【請求項９】
前記テザーの少なくとも１つが、圧縮応力を阻止するように伸長されている、請求項２に記載の装置。
【請求項１０】
前記チップスケールデバイスが前記開口の内部に配置される際に、少なくとも１つの第１テザーと少なくとも１つの第２テザーが、前記チップスケールデバイスと前記チップスケール懸架フレームとの間の相対的な位置変化を阻止する、請求項９に記載の装置。
【請求項１１】
前記少なくとも１つの第１テザーが、熱放射性の低い材料を含む、請求項１に記載の装置。
【請求項１２】
前記少なくとも１つの第１テザーが、高分子を含む、請求項１に記載の装置。
【請求項１３】
前記少なくとも１つの第１テザーが、ポリイミドを含む、請求項１２に記載の装置。
【請求項１４】
前記少なくとも１つの第１テザーが、ポリテトラフルオロエチレン、Ｂ型（B-staged）ビスベンゾシクロブテン系高分子、ポリパラキシレン系高分子、γ−ブチロラクトン中で調製されたエポキシ系フォトレジスト、及びシクロペンタノン中で調製されたエポキシ系フォトレジストから成る群から選択される材料を含む、請求項１に記載の装置。
【請求項１５】
前記少なくとも１つの第１テザーに接続された少なくとも１つの電気インターコネクタをさらに含む、請求項１に記載の装置。
【請求項１６】
前記少なくとも１つの電気インターコネクタが、前記少なくとも１つの第１テザーによって少なくとも部分的に支持されている、請求項１５に記載の装置。
【請求項１７】
前記チップスケール懸架フレームが、
第１フレーム部材；及び
第２フレーム部材
を含んで成り、前記第１フレーム部材が、前記第２フレーム部材上方に実質的に平行に配置されている、請求項１に記載の装置。
【請求項１８】
前記チップスケール懸架フレームが、さらに、前記第１フレーム部材と前記第２フレーム部材との間に配置されたスペーサをさらに含む、請求項１７に記載の装置。
【請求項１９】
前記チップスケールデバイスが、チップスケール原子時計を含む、請求項１に記載の装置。
【請求項２０】
前記チップスケールデバイスが、水晶共振子、水晶振動子、小型共振器、小型振動器、ジャイロスコープ、加速度計、レーザ、マイクロオーブン、及びマイクロカロリーメータから成る群から選択される、請求項１に記載の装置。
【請求項２１】
それを貫通する開口を画定する懸架フレーム、及び
前記開口を横切って延びる少なくとも１つの第１テザー及び少なくとも１つの第２テザー
を含む懸架装置と、
前記少なくとも１つの第１テザー及び前記少なくとも１つの第２テザーによって前記開口の内部に少なくとも部分的に配置されているチップスケールデバイスであって、蒸気セルユニットを含むデバイスと、
を含んで成る、原子時計システム。
【請求項２２】
前記懸架フレームの最大寸法が、１５ｍｍを超えない、請求項２１に記載のシステム。
【請求項２３】
前記テザーのベクトル要素が、デカルト座標系の３つの直交方向全てに延びる、請求項２１に記載のシステム。
【請求項２４】
前記蒸気セルユニットが、光源に接続されている、請求項２１に記載のシステム。
【請求項２５】
前記光源が、レーザ素子を含む、請求項２４に記載のシステム。
【請求項２６】
前記レーザ素子が、前記蒸気セルユニット下方の、前記開口の内部に少なくとも部分的に配置されている、請求項２５に記載のシステム。
【請求項２７】
前記レーザ素子が、垂直キャビティ面発光レーザである、請求項２５に記載のシステム。
【請求項２８】
前記チップスケールデバイスが、さらに、前記光源と関連する光検出器を含む、請求項２４に記載のシステム。
【請求項２９】
前記光検出器が、フォトダイオードを含む、請求項２８に記載のシステム。
【請求項３０】
前記テザーが、前記チップスケールデバイスと前記懸架フレームとの間の相対的な位置変化を阻止するように構成され且つ配置されている、請求項２１に記載のシステム。
【請求項３１】
前記テザーの少なくとも１つが、圧縮応力を阻止するように伸長されている、請求項２１に記載のシステム。
【請求項３２】
前記チップスケールデバイスが、さらに、前記蒸気セルユニットと関連した少なくとも１つの温度検出素子を含む、請求項２１に記載のシステム。
【請求項３３】
前記温度検出素子が、抵抗温度検出器を含む、請求項３２に記載のシステム。
【請求項３４】
前記温度検出素子の第１セグメント内の電流が、前記温度検出素子の第２セグメント内の反対向きの電流と釣り合っている、請求項３２に記載のシステム。
【請求項３５】
前記チップスケールデバイスが、さらに、前記蒸気セルユニットに接続された少なくとも１つの加熱素子を含む、請求項２１に記載のシステム。
【請求項３６】
前記少なくとも１つの加熱素子が、前記蒸気セルユニットの周囲に少なくとも部分的に配置される、請求項３５に記載のシステム。
【請求項３７】
前記加熱素子の第１セグメント内の電流が、前記加熱素子の第２セグメント内の反対向きの電流と釣り合っている、請求項３５に記載のシステム。
【請求項３８】
前記懸架フレームが、
第１フレーム部材；及び
第２フレーム部材
を含み、前記第１フレーム部材が、前記第２フレーム部材上方に実質的に平行に配置されている、請求項２１に記載のシステム。
【請求項３９】
前記懸架フレームが、前記第１フレーム部材と前記第２フレーム部材との間に配置されたスペーサをさらに含む、請求項３８に記載のシステム。
【請求項４０】
原子時計システムを製造する方法であって、
第１フレーム部材及びそれに結合した複数の第１テザーを製造することであって、前記第１フレーム部材は、第１の面と、前記第１フレーム部材を貫通する第１の開口とを画定しており、前記複数の第１テザーが、前記第１の開口を横切って延びており且つ実質的に前記第１の面内にあり；及び
チップスケールデバイスを前記複数の第１テザーに接続すること
を包含する、方法。
【請求項４１】
前記チップスケールを前記複数の第１テザーに接続させた後、前記複数の第１テザーが、前記第１の面に関して第１の角度にて前記第１の開口を横切って延びる、請求項４０に記載の方法。
【請求項４２】
前記第１の角度が、約０度〜約９０度の範囲である、請求項４１に記載の方法。
【請求項４３】
前記第１の角度が、約０度〜約３０度の範囲である、請求項４２に記載の方法。
【請求項４４】
第２フレーム部材及びそれに結合した複数の第２テザーを製造することであって、前記第２フレーム部材は、第２の面と、前記第２フレーム部材を貫通する第２の開口とを画定しており、前記複数の第２テザーが、前記第２の開口を横切って延びており且つ実質的に前記第２の面内にあり；及び
チップスケールデバイスを前記複数の第２テザーに接続すること
をさらに包含する、請求項４０に記載の方法。
【請求項４５】
前記チップスケールを前記複数の第２テザーに接続させた後、前記複数の第２テザーが、前記第２の面に関して第２の角度にて前記第２の開口を横切って延びる、請求項４４に記載の方法。
【請求項４６】
前記第２の角度が、約０度〜約９０度の範囲である、請求項４５に記載の方法。
【請求項４７】
前記第２の角度が、約０度〜約３０度の範囲である、請求項４６に記載の方法。
【請求項４８】
前記チップスケールユニットを前記複数の第２テザーに接続させることが、前記チップスケールユニットを前記複数の第２テザーに接続させることと実質的に同時に行われる、請求項４４に記載の方法。
【請求項４９】
前記第１の面が前記第２の面に実質的に平行であり且つ第１の距離だけ離れるように、前記第１フレーム部材を前記第２フレーム部材と隔置することをさらに包含する、請求項４４に記載の方法。
【請求項５０】
前記チップスケールユニットが、前記第１の距離よりも大きい長さを有する、請求項４９に記載の方法。
【請求項５１】
前記第１フレーム部材及びそれに結合した前記複数の第１テザーが、面製造技術（planar fabrication technique）を用いて製造される、請求項４０に記載の方法。
【請求項５２】
前記複数の第１テザーが、圧縮応力を阻止するように伸長されている、請求項４０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本願は、２００４年７月１３日付けの米国仮出願第６０／５８７，３７１号に優先権を主張するものであり、参照することで、その全ての開示内容を本書に取り入れることとする。
連邦政府による資金提供を受けた研究開発の記載
国防総省高等研究計画局（ＤＡＲＰＡ）番号第ＮＢＣＨＣ０２００５０号において規定されるように、米国政府は、本発明に或る特定の権利を有する。
【０００２】
本発明は、概して、電子デバイス及びそのための懸架構造に関する。より詳細には、本発明は、例えばチップスケール原子時計のようなチップスケールデバイスを懸架するための装置に関する。
【背景技術】
【０００３】
近頃の応用電子機器の多くは、適切に作動するために、超安定周波数基準及び／又は超安定時間基準を必要とする。例えば、一般に全地球測位システム（「ＧＰＳ」）用途、詳細には故障耐性ＧＰＳ受信機（gam-resistant GPS receiver）、ワイヤレスネットワーク時間同期用装置、分散ネットワーク通信用装置、及び／又は分散ネットワーク位置測定用装置、並びに複雑な超短波通信及び／又はナビゲーションが必要とされる軍事システム及びプラットホームのホストは全て、そのような基準を必要とする。
【０００４】
典型的に、必要な超安定周波数基準及び／又は時間基準をもたらすために、原子時計が用いられる。当業者には容易に理解されるように、原子時計は、その周波数が適切な元素の原子若しくは分子の自然共鳴周波数により制御される、電子的な調時装置である。種々のタイプの原子時計が知られているが、それらに共通する基本原理は、適切な環境下において、原子の一般的な特性を利用して、経時的に非常に安定な周波数において電磁波を吸収し且つ放出することである。
【０００５】
主な違いは、用いられる元素、並びにエネルギーレベルが変化する際の検知手段である。当分野で知られている幾つかのタイプの原子時計としては、セシウム原子時計、水素原子時計、及びルビジウム原子時計が挙げられる。セシウム原子時計は、セシウム原子線を利用しており、そこでは、種々のエネルギーレベルのセシウム原子が磁界により分離されている。水素原子時計も似た方式にて機能するが、それらは、原子があまりにも急速に高エネルギー状態を失わないように、特別な物質でできた壁面を有する容器を必要とする。ルビジウム時計は、全ての原子時計の中で最もシンプル且つコンパクトであり、それは、適切なマイクロ波に曝されるとその吸光度が変化するようなルビジウムガスを含むガラスセルを利用している。
【０００６】
適切に作動するため、原子時計の温度は厳密に制御する必要がある。好ましくは、原子時計は、原子時計システムを構成する部材間の熱伝導が最小限となるような、実質的に熱孤立状態に維持されるべきである。それによって、その安定な作動が促進される。加えて、時計の機械的安定性を維持するために、変速下における構成部材間の相対的な位置変化が最小限となるように時計の振動を阻止することも重要である。
【０００７】
長年にわたって、原子時計の熱的な遮断及び／又は温度の制御に加えて、それの据え付け方に関して幾つかの方法が提案されてきた。幾つかの技術では、断熱性材料でできたブリッジを利用して、時計セルを懸架し、基材から孤立させている。斯かるブリッジは、ＰＹＲＥＸのような基材材料自体から製造したり、又は基材上に付着させた窒化ケイ素のような材料を用いて製造される。これらの方法に共通する特徴は、ブリッジが、基材面内にあるか、又は基材面に対して平行であることである。他の技術では、基材から延びた断熱性の柱を用いて時計セルや他の時計部材を支持している。要するに、既知の方法の多くでは、適切に低い熱伝導性及び／又は熱放射性でない材料、及び／又は機械的に堅牢でない材料を利用しており、また、不十分な強度の懸架構造を利用している。最後に、既知の技術は、典型的に、低コストの並列製造に向かない製造法に依存している。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従って、当分野では、改善された機械的安定性及び温度制御性を有する、電子デバイス、例えば原子時計など、を熱的に遮断するための装置が望まれている。
【課題を解決するための手段】
【０００９】
本発明は、概して、チップスケールデバイスを懸架するための装置、斯かる装置を製造するための方法、並びにチップスケールデバイスを当該装置に接続する方法に関する。本書で用いるとき、「チップスケール」装置又は「チップスケール」デバイスとは、そのサイズが十分に小さく、集積回路やチップに容易に組み込むことのできる装置又はデバイスである。例えば、その最も大きな寸法が２５ｍｍ未満の装置又はデバイスである。
【００１０】
本発明の種々の実施形態では、装置は、チップスケール蒸気セルユニットを安定に懸架し、且つその温度を効果的に制御するよう設計されており、それによって、同様の周波数及び／又は時間基準正確性を有する従来の原子時計よりも著しく電力消費が低く、且つ適切な機械的安定性さえもたらす原子時計システムの製造が可能となる。例えば、或る実施形態では、懸架装置は、およそ１０ｍＷの最大温度制御電力を用いて、およそ０℃〜５０℃の周囲温度範囲下、およそ８０℃の作動温度にて、原子時計をしっかりと固定することができる。しかしながら、本書に記載する装置の種々の実施形態は、チップスケール原子時計を利用する用途に限定されるものではなく、他の低電力チップスケールデバイスを支持するために及び／又はそれらの温度を制御するためにも利用することができる。例えば、当該懸架装置は、水晶共振子、水晶振動子、小型共振器、小型振動器、ジャイロスコープ、加速度計、レーザ、マイクロオーブン、及びマイクロカロリーメータと共に使用するのに適している。
【００１１】
一般に、一態様では、本発明は、チップスケールデバイスを懸架する装置に関する。当該装置は、チップスケール懸架フレームと、少なくとも１つの第１テザーとを備える。チップスケール懸架フレームは、第１の面と、該懸架フレームを貫通する開口とを画定する。各第１テザーは、第１の面に関して第１の角度にて前記開口を横切って延びており、前記懸架フレームにより画定された開口内部に少なくとも部分的にチップスケールデバイスを配置するのに利用することができる。
【００１２】
本発明の本態様の種々の実施形態は、以下の特徴を備える。懸架フレームは、第１フレーム部材と、第２フレーム部材とを備えることができる。第１フレーム部材は、第２フレーム部材上に実質的に平行に配置することができる。また、懸架フレームは、さらに、第１フレーム部材と第２フレーム部材との間に配置されたスペーサを備えることができる。
【００１３】
多くの実施形態において、チップスケールデバイスを懸架するための装置は、前記第１の面に関して第２の角度にて前記開口を横切って延びる少なくとも１つの第２テザーをさらに備える。第２の角度は、第１の角度とは異なってもよい。第２の角度及び／又は第１の角度は、約０度〜約９０度の範囲、例えば、約０度〜約６０度、好ましくは約０度〜約３０度、より好ましくは約０度〜約１０度とし得る。幾つかの実施形態では、第１及び第２のテザーのベクトル要素は、デカルト座標系の３つの直交方向の全てに延びている。
【００１４】
幾つかの実施形態では、少なくとも１つのテザーは、圧縮応力に耐えるよう伸長されている。また、テザーは、チップスケールデバイスを開口内部に配置した際に、チップスケールデバイスと懸架フレームとの相対的な位置変化を阻止することができる。第１及び第２テザーの各々は、第１フレーム部材又は第２フレーム部材に接続されており、それらの開口を横切ることができる。あるいはまた、他の実施形態では、各第１テザーは第１フレーム部材と接続されており、その開口を横切っており、一方、各第２テザーは第２フレーム部材と接続されており、その開口を横切っている。
【００１５】
各第１テザーは、高分子から製造したり、高分子を含んだりすることができる。幾つかの実施形態では、高分子は、ポリイミドである。他の実施形態では、各第１テザーは、ポリテトラフルオロエチレン、Ｂ型（Ｂ−ｓｔａｇｅｄ）ビスベンゾシクロブテン系高分子、ポリパラキシレン系高分子、γ−ブチロラクトン中で調製されたエポキシ系フォトレジスト、及びシクロペンタノン中で調製されたエポキシ系フォトレジストから成る群から選択される材料から構成される。また、各第１テザーは、例えばコーティングとして、熱放射性の低い材料を含むことができる。少なくとも１つの電気インターコネクタもまた、各第１テザーに接続することができる。
【００１６】
幾つかの実施形態では、チップスケールデバイスは、チップスケール原子時計であるか、又はそれを含む。他の実施形態では、チップスケールデバイスは、以下の装置のうちの１つであるか、又はそれを含む：水晶共振子、水晶振動子、小型共振器、小型振動子、ジャイロスコープ、加速度計、レーザ、マイクロオーブン、及びマイクロカロリーメータ。
【００１７】
他の態様では、一般に、本発明は、原子時計システムに関する。当該原子時計システムは、懸架装置及びチップスケールデバイスを備える。懸架装置は、それを貫通する開口を有する懸架フレーム、少なくとも１つの第１テザー、及び少なくとも１つの第２テザーを備える。各第１及び第２テザーは、懸架フレームの開口を架橋している。その一部として、チップスケールデバイスは、蒸気セルユニットを備える。チップスケールデバイスは、懸架フレームに画定された開口の内部に、少なくとも１つの第１テザー及び少なくとも１つの第２テザーによって、少なくとも部分的に配置されている。
【００１８】
本発明の本態様の種々の実施形態は、以下の特徴を備える。テザーのベクトル要素は、集合的に、デカルト座標系の３つの直交方向の全てに延びている。テザーは、チップスケールデバイスとチップスケール懸架フレームとの相対的な位置変化を阻止するように構成し且つ配置することができる。さらに、少なくとも１つのテザーは、圧縮応力を阻止するように伸長したものとすることができる。チップスケール懸架フレームは、第１フレーム部材と第２フレーム部材とを備えることができる。第１フレーム部材は、第２フレーム部材上に実質的に平行して配置することができる。また、チップスケール懸架フレームはさらに、第１フレーム部材と第２フレーム部材との間に配置されたスペーサを備えることができる。懸架フレームの寸法のうち最も大きい寸法が１５ｍｍを超えないことが好ましい。蒸気セルユニットは、光学的電力源（optical power source）又は光検出器デバイスに接続させることができる。
【００１９】
幾つかの実施形態では、チップスケールデバイスはさらに、蒸気セルユニットと接続された、温度検知素子、例えば抵抗温度検出器を備える。例えば温度検知素子により発生する正味の磁界が最小限となるように、温度検知素子の第１セグメント内の電流は、温度検知素子の第２セグメント内の反対向きの電流とバランスさせることができる。他の実施形態では、チップスケールデバイスは、蒸気セルユニットに接続された加熱素子を含む。当該加熱素子は、例えば、蒸気セルユニットの周囲に少なくとも部分的に配置することができる。温度検知素子の場合と同様、加熱素子の第１セグメント内の電流は、加熱素子の第２セグメント内の反対向きの電流とバランスさせることができる。重ねて、これは、加熱素子が発生する正味の磁界を最小限とするためであり得る。
【００２０】
他の実施形態では、光学的電力源は、蒸気セルユニットの下方の開口内部に少なくとも部分的に配置された、レーザ素子、例えば垂直キャビティ面発光レーザを備える。さらに他の実施形態では、チップスケールデバイスは、光源に接続された、例えばフォトダイオードのような光検出器を備える。
【００２１】
さらに他の態様では、概して、本発明は、原子時計システムを製造する方法に関する。当該方法は、第１フレーム部材と、それに結合した複数の第１テザーとを作製すること、並びにチップスケールユニットを複数の第１テザーと接続させることを包含する。第１フレーム部材は、第１の面と、第１フレーム部材を貫通する第１の開口とを画定するよう作製されており、第１フレーム部材と結合した複数の第１テザーは、前記開口を横切るように、当初、前記第１の面内に実質的に配置されている。チップスケールユニットを第１テザーに接続させる際、第１テザーは、第１の面に関して、約０度〜約９０度、又は約０度〜約３０度の角度にて延在するようにされる。
【００２２】
本態様の多くの実施形態では、本発明の方法は、さらに、第２フレーム部材と、それに結合した複数の第２テザーとを作製すること、並びにチップスケールユニットを第２テザーに接続させることを包含する。斯かる実施形態では、第２フレーム部材は、第２の面と、第２フレーム部材を貫通する第２の開口とを画定するよう作製されており、第２フレーム部材に結合した第２テザーは、第２フレーム部材の開口を横切るように、当初、第２の面内に実質的に配置される。チップスケールユニットを第２テザーに接続する際、第２テザーは、第２の面に関して約０度〜約９０度、又は約０度〜約３０度の角度にて、第２フレーム部材から延びるようにすることができる。特定の実施形態では、チップスケールユニットの第２テザーへの接続は、チップスケールユニットの第１テザーへの接続とほぼ同時に行われる。
【００２３】
本態様の他の実施形態では、本発明の方法は、さらに、第１の面が第２の面にほぼ平行となり且つ第１の距離だけ離れるように、第１フレーム部材を第２フレーム部材と隔置することを包含する。斯かる実施形態では、チップスケールユニットは、第１の距離よりも大きい長さを有する。
【００２４】
第１フレーム部材と、それに結合した複数の第１テザーとは、面製造技術（planar fabrication technique）を用いて作製することができる。加えて、複数の第１テザーは、圧縮応力を阻止するように伸長させることができる。
【００２５】
これらの目的及び他の目的、並びに本書に記載する本発明の効果及び特徴は、以下の説明、添付の図面、並びに特許請求の範囲を参照することにより明らかとなろう。また、本書に記載する種々の実施形態の特徴は、相互に共有することができ、また、種々の組み合わせや並べ換えにて存在させ得る。
【発明を実施するための最良の形態】
【００２６】
図面においては、類似の符号は、概して、異なる図面にわたって同じ部品を表す。また、図面は、必ずしも正確な縮尺関係になく、本発明の原理を説明する際には強調されている。以下の説明においては、図面を参照しつつ、本発明の種々の実施形態を記載する。
【００２７】
上述のように、本発明は、例えば原子時計のようなチップスケールデバイスを懸架するための装置、並びに原子時計システムを製造するための方法に関する。本発明の一実施形態によれば、懸架装置は、第１の面を画定する第１フレーム部材（例えば、上部フレーム部材）と、第２の面を画定する第２フレーム部材（例えば、底部フレーム部材）とを有する懸架フレームを備える。第１の面が第２の面に対しほぼ平行となるように、第１フレーム部材は、第２フレーム部材上にほぼ平行に配置することができる。加えて、懸架フレームを貫通する開口を画定することができる。
【００２８】
本発明の種々の実施形態によれば、第１フレーム部材、第２フレーム部材の一方、又は第１フレーム部材と第２フレーム部材の両方が、懸架フレームに画定された開口の内部にチップスケールデバイスを少なくとも部分的に配置（例えば、懸架）するための少なくとも１つのテザーを備える。例えば、幾つかの実施形態では、第１フレーム部材は、第１の面に関して第１の角度にて懸架フレームから内側に延在する（即ち、開口を架橋する）１つ又は複数のテザーを備え、また、第２フレーム部材は、第２の面に関して第２の角度にて開口を架橋する１つ又は複数のテザーを備える。ある実施形態では、第１フレーム部材から延びるテザーは、第１の面に関して種々の角度をとることができる。また、第２フレーム部材から延びるテザーは、第２の面に関して種々の角度をとることができる。
【００２９】
幾つかの実施形態では、第１及び第２テザーは、それぞれ、第１及び第２の面内に配置される。他の実施形態では、第１及び第２の面にそれぞれ配置された第１及び／又は第２テザーを有するのではなく、第１の面に関して第１の角度にて第１テザーを延在させ且つ／又は第２の面に関して第２の角度にて第２テザーを延在させることによって、振動の阻止、その結果、懸架装置の機械的安定性が改善される。詳細には、これらの実施形態では、チップスケールデバイスが懸架フレームに画定された開口の内部に配置されたなら、例えば周囲の磁界に起因するシステムの変速移動若しくは振動などの外部因子に直面した際に、チップスケールデバイスと懸架フレームとの相対的な位置変化を阻止するようにテザーは配置され且つ構成されている。多くの実施形態では、テザーはまた、それにかかる圧縮応力に耐えるよう設計されている。
【００３０】
図１は、本発明の例示的な実施形態による原子時計システム１００を表す。原子時計システム１００は、チップスケールデバイス１０６を懸架するための懸架装置１０４を備える。種々の実施形態では、懸架装置１０４は、それ自体チップスケールの大きさとし得る懸架フレーム１０８、少なくとも１つの第１テザー１１２、及び少なくとも１つの第２テザー１１６を備える。チップスケール懸架フレーム１０８の構成要素には、１つ又は複数の第１テザー１１２を結合させ得るところの第１フレーム部材１２０と、１つ又は複数の第２テザー１１６を結合させ得るところの第２フレーム部材１２４、並びに第１フレーム部材１２０と第２フレーム部材１２４とを隔置すべく第１フレーム部材１２０と第２フレーム部材１２４との間に配置されたスペーサ１２８が含まれる。多くの実施形態では、テザーは、後により詳細に説明するように、フレーム部材と一体形成されている。第１フレーム１２０を貫通する開口１３２Ａ、第２フレーム部材１２４を貫通する開口１３２Ｂ、及びスペーサ１２８を貫通する開口１３２Ｃを含む開口１３２を、矢印１３６、１４０の向きに、懸架フレーム１０８にわたって画定することができる。
【００３１】
図２は、原子時計システム１００の概略断面図を表す。図示するように、チップスケールデバイス１０６は、第１テザー１１２及び第２テザー１１６によって、開口１３２の内部に少なくとも部分的に配置することができる。一実施形態では、チップスケールデバイス１０６は、チップスケール原子時計である。しかしながら、本書に記載する懸架装置１０４は、例えば、水晶共振子、水晶振動子、小型共振器、小型振動子、ジャイロスコープ、加速度計、レーザ、マイクロオーブン、及びマイクロカロリーメータのような他のチップスケールデバイスを支持するのに用い得ることは理解されたい。即ち、懸架装置１０４は、原子時計の支持のみに限定されるものではなく、原子時計システム１００以外のシステムと関連して用いることもできる。
【００３２】
さらに図２を参照すると、チップスケールデバイス１０６が原子時計であるような実施形態では、デバイス１０６は、光源１４８又は光検出器デバイス１６４と関連する中空蒸気セルユニット１４４を備えることができる。一実施形態では、蒸気セル１４４は、第１の端部１５４に第１エンドキャップ１５２を、反対の第２の端部１５８に第２の光透過性エンドキャップ１５６を、第１及び第２エンドキャップ１５２、１５６間に４つの側壁１６０を備える、直方体ハウジングである。斯かる実施形態では、蒸気セル１４４は、光源１４８と一体化されており且つ良好な熱伝導状態にある。例えば、光源１４８は、図２に示すように、蒸気セルユニット１４４の下方（即ち、蒸気セルユニット１４４の第２の光透過性エンドキャップ１５６の下方）の開口内に配置されたレーザ素子であり得る。特定の一実施形態では、レーザ素子は、垂直キャビティ面発光レーザ（「ＶＣＳＥＬ」）である。チップスケールデバイス１０６はまた、光検出器１６４として、光源１４８に関連したフォトダイオード１６４を備えることができる。加えて、ミラー（図示せず）を、蒸気セルユニット１４４の第１の端部１５４の、第１エンドキャップ１５２の内側表面上に配置することができる。
【００３３】
幾つかの実施形態では、中空蒸気セルユニット１４４は、およそ４．６ＧＨｚの中心周波数を有する光を吸収し易いセシウム蒸気のような活性媒体を収容している。作動時、セシウム蒸気は、光源１４８から光を照射される。光源１４８から照射される光の中心周波数が４．６ＧＨｚから変化すると、光は、蒸気セルユニット１４４を第２の端部１５８から第１の端部１５４へと透過し、第１の端部１５４にあるミラーにより反射され、蒸気セルユニット１４４の第２の端部１５８へと戻り、そこで光検出器１６４によって検出されることになる。しかし、光源１４８により照射される光の中心周波数が４．６ＧＨｚのまま変化しないと、光はセシウム蒸気により容易に吸収され、光検出器１６４においては光は検出されないことになる。
【００３４】
従って、光検出器１６４が光を検出すると、光源１４８は、４．６ＧＨｚの中心周波数にて光を放射し続けておらず、光検出器１６４から光源１４８へと直に若しくは他の電子制御回路（図示せず）を介して間接的に信号を送ることによって、照射される光の中心周波数を調整することができる。しかしながら、光検出器１６４が何の戻り光も検知しない場合には、光源は、４．６ＧＨｚの中心周波数にて光を照射し続けており、原子時計のための安定な周波数基準が実現されている。
【００３５】
当業者であれば、本発明の趣旨及び範囲から逸脱することなく、当該原子時計の変更をなし得ることは理解されよう。例えば、セシウム蒸気とは対照的に、ルビジウム蒸気を蒸気セルユニット１４４内の活性媒体として用いることができる。他の例としては、光検出器１６４を蒸気セルユニットの第１の端部１５４に配置し、ミラーを取り除くことができる。他の変更もまた、可能である。
【００３６】
光源１４８の出力波長及び蒸気セルユニット１４４内部の蒸気の吸光特性の両方が、温度変化により変化し得る。従って、本発明の一実施形態によれば、光源１４８及び蒸気セルユニット１４４両方の温度を厳密に制御し調節する。特定の実施形態では、光源１４８及び蒸気セルユニット１４４は、実施的に同じ温度に維持される。光源１４８及び蒸気セルユニット１４４両方の温度を制御するために、チップスケールデバイス１０６はさらに、蒸気セルユニット１４４に接続された加熱素子１６８と、蒸気セルユニット１４４に関連する温度検出素子１７２とを備える。ある実施形態では、第１エンドキャップ１５２は、熱伝導性の乏しい材料から構成されており、一方、中空蒸気セルユニット１４４は熱伝導性の高い材料、例えばシリコンから構成される。これらの実施形態では、加熱素子１６８は、蒸気セルユニット１４４の周囲、例えば図２に示すように第１エンドキャップ１５２の外縁部の周囲に少なくとも部分的に配置され、それによって、最も均一に当該領域に熱をもたらすことができるため、より均一な蒸気セルユニット１４４温度がもたらされる。さらに、斯かる実施形態では、蒸気セルユニット１４４の平均温度を十分に評価するために、第１エンドキャップ１５２上に温度検出素子１７２が配置される。
【００３７】
作動時、温度検出素子１７２は、蒸気セルユニット１４４の温度を検出し、当該温度を示す信号を電子制御回路（図示せず）へと送る。温度検出素子１７２から受けた信号に応答して、電子制御回路は、信号を加熱素子１６８へと送り、そこで発生する熱量を制御することができる。幾つかの実施形態では、温度検出素子１７２は、温度検出素子１７２の第１セグメント内の電流が、温度検出素子１７２の第２セグメント内の反対向きの電流と釣り合うように設計される。斯かる設計によって、蒸気セルユニット１４４近傍の温度検出素子１７２によって生じる磁界を最小限とすることができる。同様に、蒸気セルユニット１４４の近傍の加熱素子１６８によって生じる磁界を最小限とすべく、他の実施形態では、加熱素子１６８は、加熱素子１６８の第１セグメント内の電流が、加熱素子１６８の第２セグメント内の反対向きの電流と釣り合うように設計することができる。
【００３８】
伝導又は対流による熱損失量を最小限とすべく、真空パッケージング（図示せず）を用いて、原子時計システム１００を収容することができる。加えて、放射による熱損失量を最小限とすべく、種々の実施形態では、原子時計システム１００の表面積は、非常に小さくされている。例えば、本書に記載のように、原子時計システム１００は、懸架フレーム１０４及びチップスケールデバイス１０６を備えたチップスケールシステムである。さらに、放射による熱損失量を最小限とすべく、蒸気セルユニット１４４、真空パッケージング、及び／又はテザー１１２、１１６を、例えばアルミニウムのような熱放射性の低い物質でコーティングすることができる。
【００３９】
原子時計システム１００からの熱損失をさらに最小限とすべく、テザー１１２、１１６は、断熱材であるように構成することができる。一実施形態では、これは、テザーを長く且つ薄く（即ち、断面積を小さく）製造することによって達成される。また、テザーは、熱伝導性の低い材料から構成することができる。例えば、テザーは、ポリイミドのような高分子から構成することができ、それは、０．２Ｗ／ｍ℃未満の熱伝導度を有する。テザーを構成するのに用い得る他の材料としては、例えば、
・適切な添加剤を含むポリイミド様材料（例えば、ＫＡＰＴＯＮ（デラウェア州ウィルミントンのデュポン社から入手可能））
・ポリテトラフルオロエチレン高分子、例えばＴＥＦＬＯＮ（デュポン社から入手可能）
・Ｂ型（B-staged）ビスベンゾシクロブテン系高分子、例えばＣＹＣＬＯＴＥＮＥ（ミシガン州ミッドランドのダウケミカル社から入手可能）
・ポリパラキシレン系高分子、例えばＰＡＲＹＬＥＮＥ（インディアナ州インディアナポリスのスペシャルティコーティングシステム社から入手可能）
・γ−ブチロラクトン若しくはシクロペンタノン中で調製されたエポキシ系フォトレジスト、例えばＳＵ−８（マサチューセッツ州ニュートンのマイクロケム社から入手可能）
従って、１つ又は複数の上述の実施形態、例えば上述の実施形態の全ての組み合わせ、を用いることによって、蒸気セルユニット１４４及び光源１４８を、最小の電力を用いて、周囲よりも一定の温度に維持することができる。
【００４０】
図３は、原子時計システム１００の側面図を表す。図３に図示するように、第１フレーム部材１２０の上部表面１７６は第１の面１８０（即ち、上部表面１７６に実質的に平行な面）を画定し、また、第２フレーム部材１２４の底部表面１８４は第２の面１８８（即ち、底部表面１８４に実質的に平行な面）を画定する。図３に図示するように、第１フレーム部材１２０は、第２フレーム部材１２４上方に実質的に平行に配置されており、それによって、第１の面１８０は第２の面１８８に実質的に平行となっている。加えて、第１及び第２の面１８０、１８８は、蒸気セルユニットのエンドキャップ１５２、１５６の表面に実質的に平行であり、且つ原子時計システム１００と一体化された基材（図示せず）の表面に実質的に平行とし得る。
【００４１】
図２及び３を参照すると、上述のように、種々の実施形態において、チップスケールデバイス１０６は、懸架フレーム１０８につなぎ止められている。詳細には、少なくとも１つの第１テザー１１２が、開口１３２の内部に少なくとも部分的にチップスケールデバイス１０６を配置させる。任意選択的に、図示するように、少なくとも１つの第２テザー１１６もまた、開口１３２の内部にチップスケールデバイス１０６を配置させることができる。
【００４２】
開口１３２の内部にチップスケールデバイス１０６を配置させることに加えて、第１及び第２テザー１１２、１１６はまた、例えば、大きな変速（例えば、高い荷重）及び振動に直面する際にチップスケールデバイスに安定性や振動阻止をもたらすように設計されている。上述のように、最小の電力を用いてチップスケールデバイスを周囲よりも一定の温度に維持できるように、テザーは、チップスケールデバイスから過剰の熱量が外部へと伝わらないように、長く且つ薄くなるよう構成されている。加えて、図３を参照すると、機械的安定性並びに振動阻止性をもたらすべく、１つ又は複数のテザー１１２は、第１の面１８０に関して第１の角度１９２にて懸架フレーム１０８の第１フレーム部材１２０から内側に延びるように設計されており、また、テザー１１６は、第２の面１８８に関して第２の角度１９６にて懸架フレーム１０８の第２フレーム部材１２４から内側に延びるように設計されている。幾つかの実施形態では、角度１９２は、全てのテザー１１２に関して同じである。他の実施形態では、角度１９２は、テザーの少なくとも幾つかにおいては異なっている。例えば、特定の実施形態では、各セット内では角度１９２が同じであるが、セット間では異なるような、２セットのテザー１１２が存在する。同様に、幾つかの実施形態では、角度１９６は、全てのテザー１１６に関して同じである。他の実施形態では、角度１９６は、テザー１１６の少なくとも幾つかにおいて異なっている。例えば、特定の実施形態では、各セット内では角度１９６が同じであるが、セット間では異なるような、２セットのテザー１１６が存在する。
【００４３】
第１及び第２テザー１１２、１１６が第１及び第２の面１８０、１８８にないように設計することによって、テザー１１２、１１６の堅牢さが増し、テザー１１２、１１６は、大きな加速度の存在下における安定性をチップスケールデバイス１０６にもたらすことができる。より詳細には、第１及び第２の面１８０、１８８に対し或る角度１９２、１９６にて延びるテザー１１２、１１６を用いることによって、原子時計システム１００にかかる正味の力がテザー１１２、１１６により原子時計システム１００の他の構成部材へと、曲げ応力ではなく引っ張り応力として伝わる。
【００４４】
特定の一実施形態では、後にさらに説明するように、第１及び／又は第２テザー１１２、１１６は、当初、第１及び／又は第２の面１８０、１８８内にあるよう構成されており、次いで第１及び／又は第２の面１８０、１８８に第１及び／又は第２の角度１９２、１９６にて延びるよう曲げられる。そうすることによって、第１及び／又は第２テザー１１２、１１６は、圧縮応力を阻止するように自然に伸長される。さらに、そうすることによって、第１及び／又は第２テザー１１２、１１６は、チップスケールデバイスと懸架フレーム１０８との間の相対的な位置変化を阻止するように構成され且つ配置されており、それによって、原子時計システム１００の構成部材への物理的ダメージが有利に最小限となる。
【００４５】
第１テザー１１２のセット、第２テザー１１６のセット、又は第１テザー１１２及び第２テザー１１６両方のセットは、テザーの長さ軸（引っ張り力が伝わる向き）は、デカルト座標系の３つの直交方向全てに延びるベクトル要素を有する。斯かる様式では、第１テザー及び／又は第２テザーの組み合わせ配置によって、考え得る全ての方向（即ち、+x、-x、+y、-y、+z、-z、又はそれらの組み合わせ）において、加速力に対する耐性をもたらすことができる。
【００４６】
本発明の種々の実施形態では、電気インターコネクタ２００（図２参照）を第１及び／又は第２テザー１１２、１１６の幾つかに接続させることで、電子制御回路（図示せず）を、光源１４８、光検出器１６４、加熱素子１６８、及び例えば抵抗温度検出器のような温度検出素子１７２と相互に接続させることができる。このようにして、電子制御回路は、光源に駆動信号を、光検出器に光検出器を応答させるのに必要な電流若しくは他の電気信号を、温度検出素子に温度検出素子を応答させるのに必要な電流若しくは他の電気信号を送ることができる。加えて、電気インターコネクタによって、光検出器１６４及び温度検出素子１７２は、電子制御回路に応答信号を送ることが可能となる。
【００４７】
幾つかの実施形態では、電気インターコネクタ２００は、第１及び／又は第２テザー１１２、１１６に直に取り付けられている（即ち、一体化されている）。例えば、電気インターコネクタは、第１及び／又は第２テザー上に直に付着しパターニングすることができる。そうするための方法としては、スパッタリング、蒸着、及び電着、又は当分野で既知の従来型の付着法を挙げることができる。
【００４８】
特定の実施形態では、電気インターコネクタ２００は、チタンと白金との組み合わせから作製される。より詳細には、まず、第１及び／又は第２テザー１１２、１１６上にチタンをベース層（即ち、焼き付き層（sticking layer））として設け、次いでそれに白金層を付加する。白金は変形率（strain yield）が低いため、高い変形率が必要とされる電気インターコネクタの部分、即ち、第１及び／又は第２テザー１１２、１１６とチップスケール懸架フレーム１０８との間の接点２０８（図３参照）（即ち、電気インターコネクタの第１の屈折ポイント）、並びに第１及び／又は第２テザー１１２、１１６と蒸気セルユニット１４４との間の接点２１２（図３参照）（即ち、電気インターコネクタの第２の屈折ポイント）には、電気インターコネクタとして白金の代わりに金を用いることができる。しかしながら、金は白金よりも伝熱性であるため、電気インターコネクタにおけるその使用は、伝導による熱損失量を最小限とするために、これら屈折ポイントに限定される。
【００４９】
他の態様では、本発明は、原子時計システム１００を製造する方法に関する。本発明の本態様によれば、第１フレーム部材１２０及びそれに結合した複数の第１テザー１１２、並びに第２フレーム部材１２４及びそれに結合した複数の第２テザー１１６は、平面製造技術を用いて製造される。より詳細には、第１フレーム部材及びそれに結合した複数の第１テザーは、第１フレーム部材１２０の上部表面１７６により画定される第１の面１８０に実質的に配置されるように第１テザーを開口１３２Ａに架橋させるべく製造される。同様に、第２フレーム部材１２４及びそれに結合した複数の第２テザー１１６は、第２フレーム部材１２４の底部表面１８４により画定される第２の面１８８に実質的に配置されるように第２テザー１１６を開口１３２Ｂに架橋させるべく製造される。
【００５０】
面製造技術を用いて、第１フレーム部材１２０及びそれに結合した複数の第１テザー１１２、並びに第２フレーム部材１２４及びそれに結合した複数の第２テザー１１６を製造することは、後述するように、光によって特徴付けられる（photodefinable）、スピンオン型のポリイミド（spin-on version of polyimide）を用いて達成することができる。図１に示すように、上述の製造技術によって、それを貫通する第１の開口１３２Ａが画定された第１フレーム部材１２０、及びそれを貫通する第２の開口１３２Ｂが画定された第２フレーム部材がもたらされる。本製造技術の特定の実施形態を以下により詳細に説明する。
【００５１】
記載のように第１及び第２フレーム部材１２０、１２４を製造したら、チップスケールデバイス１０６を、複数の第１及び第２テザー１１２、１１６に結合させる。一実施形態では、再度図１を参照して、まず、チップスケールデバイス１０６の蒸気セルユニット１４４をスペーサ１２８の開口１３２Ｃの内部に配置する。次いで、第１及び第２フレーム部材１２０、１２４を、スペーサ１２８の反対側上において、第１の面１８０が第２の面１８８と実質的に平行となるように、配向させる。次いで、第１及び第２のフレーム部材を、互いに、矢印１３６、１４０の向きに、第１及び第２のフレーム部材がスペーサに接するまで移動させる。次いで、第１及び第２のフレーム部材を、例えば、第１及び第２のフレーム部材をエポキシ接着剤を用いてスペーサに接着することによって、スペーサに取り付けることができる。このようにして、第１フレーム部材１２０は、第１の距離だけ、第２フレーム部材１２４から隔置される。
【００５２】
一実施形態では、スペーサ１２８及びチップスケールデバイス１０６の蒸気セルユニット１４４は、蒸気セルユニットが、第１フレーム部材１２０と第２フレーム部材１２４との間の上述の第１の距離よりも大きい長さ２０４（図１参照）を有するように選択される。その結果、第１フレーム部材を第２フレーム部材の方向に移動させ且つ各フレーム部材をスペーサに取り付ける過程において、上述のように、蒸気セルユニット１４４は、複数の第１及び第２テザー１１２、１１６をそれぞれ第１及び第２の面１８０、１８８から屈折させることができ、それによって、図３に示すように、複数の第１テザーが、第１の面に関して第１の角度１９２にて第１フレーム部材から内側に延びるように、且つ複数の第２テザーが、第２の面１８８に関して第２の角度１９６にて第２フレーム部材から内側に延びるようにすることができる。例えばエポキシ接着材のような接着剤を用いて、第１及び第２テザー１１２、１１６をチップスケールデバイス１０６の蒸気セルユニット１４４に接着させることができ、また、光源１４８／光検出器１６４対を蒸気セルユニットに接続することができる。ポリイミドは高い変形率（典型的に３％）を有し且つ窒化ケイ素又は酸化ケイ素のような他の伝熱性の低い材料と比較して大きく伸びるため、上述のように当初の平面構成から曲げられる必要のある第１及び第２テザー１１２、１１６用の材料として特に良い選択肢であることに留意されたい。
【００５３】
特定の実施形態では、懸架フレーム１０８の第１及び第２のフレーム部材１２０、１２４は、別個のシリコンウェーハ上に作製される。フレームスペーサ１２８は、従来の金属処理技術を用いて、アルミニウムから機械を用いて製造される。懸架テザー１１２、１１６を形成するパターニングされたポリイミド層は、第２フレーム部材１２４が光源１４８の光や収集された光を透過させることができる以外は、同じものである。方法手順は、めっきステップ（metallization step）を除いて、両フレーム部材１２０、１２４に関して同一であり、以下に概要を示す：
（１）ＳｉＯ２を用いて、シリコンエッチ裏面のための、厚さ約１μｍのエッチストップを成長させる；
（２）懸架テザー用の構造材料として、厚さ５μｍの光画定された（photodefined）ポリイミド層をスピンオンする；
（３）ソフトベーク（soft bake）ステップを実行する；
（４）ポリイミドへのパターン化光照射を実行する；
（５）ポリイミド現像ステップを実行して、ポリイミドのパターン化部を溶解させることによってテザーを形成する；
（６）ポリイミドを硬化させてポリイミド高分子を架橋させる；
（７）後続のフォトリソグラフィステップの間、ポリイミドを保護すべく、厚さ０．０４μｍのチタン層をスパッタする；
（８）めっき（metallization）のためにフォトレジストをスピン／露光／現像する；
（９）（A）第１フレーム部材１２０のみについて、熱制御懸架のために金属層をスパッタする−Ti（０．０３μｍ）及びPt（０．２５μｍ）
（B）第２フレーム部材１２４のみについて、光源及び光検出器のための懸架金属層をスパッタする：Ti（０．０３μｍ）、Pt（０．４０μｍ）、Au（０．４０μｍ）、及びTi（０．１０μｍ）
（１０）金属パターニングのために溶媒リフトオフを実行する；
（１１）めっきのためにフォトレジストをスピン／露光／現像する；
（１２）接点金属層をスパッタする−Ti（０．０３μｍ）及びAu（０．５μｍ）
（１３）金属パターニングのために溶媒リフトオフを実行する；
（１４）チタン保護層をエッチングする；
（１５）Siエッチパターンのためにフォトレジストをスピン／露光／現像する；
（１６）ウェーハ（５００μｍ）にわたって、懸架解放のためにSiをエッチングする（ＤＲＩＥ）；
（１７）熱酸化物エッチストップ層をプラズマエッチングする。
【００５４】
次に、蒸気セルユニット１４４及び懸架構造をエポキシを用いて組み立てる。斯かる目的にとっては、光透過性並びに低いガス放出性のために、ＥＰＯ−ＴＥＫ  ３５３ＮＤが適している。まず、蒸気セルユニット１４４を、第１テザー１１２を用いて第１フレーム部材１２０に配置する。より詳細には、第１フレーム部材１２０を位置調整固定具に下向きにして配置する。次いで、蒸気セルユニット１４４を、エポキシを手動で付与することによって、フレーム部材１２０の第１テザー１１２へと、鏡面を下向きにして配置する。硬化させた後、接着界面の厚さは５μｍである。次いで、アルミニウムフレームスペーサ１２８を、基準マークに合わせて、第１フレーム部材１２０へと取り付ける。最後に、第２フレーム部材１２４を、第２フレーム部材１２４の他の基準マークに合わせる。エポキシを用いて、第２テザー１１６をセルユニット１４４に、第２フレーム部材１２４をフレームスペーサ１２８に取り付ける。
【００５５】
光源１４８及び／又は光検出器１６４を、はんだによりセルユニット１４４に取り付ける。詳細には、まず、およそ０．００８インチ〜０．０２５インチの大きさのはんだ球を、光源１４８及び／又は光検出器１６４パッドに付着させる。次いで、はんだ球を、第２テザー１１６上のパッド位置へと、はんだを再流させることで位置合わせする。同時に、第２フレーム部材１２４上のパッドへとはんだ球を付着させて、第２フレーム部材１２４をセラミックリードレスチップキャリア（「ＬＣＣ」）へと配置させることができる。次いで、ＬＣＣを位置合わせし、第２フレーム部材１２４をＬＣＣへと接続する最終的な再流を実行する。加熱素子１６８及び温度検出素子１７２をワイヤ結合によりＬＣＣのコーナーパッドに接続する。最後に、活性化されたゲッターを含有するアルミナリッドを真空下において取り付ける。はんだ粗地をＬＣＣのシールリング上に配置し、デバイスをシールすべく再流させる。真空パッケージを備える場合、物理パッケージの全体寸法は、およそ０．６ｃｍ３である。
【００５６】
本発明の特定の実施形態を説明してきたが、本発明の趣旨及び範囲から逸脱することなく、本書に開示した概念を取り入れた他の実施形態を利用し得ることは当業者には明らかであろう。例えば、薄い高分子膜を用いて、チップスケールデバイス１０６を、懸架フレーム１０８の開口１３２の内部にあるテザー１１２、１１６位置に固定することができる。従って、記載した実施形態は、例示的なものであって限定の意はないことを理解されたい。
【図面の簡単な説明】
【００５７】
【図１】本発明の一実施形態による、原子時計システムの概略分解図
【図２】本発明の他の実施形態による、図１記載の原子時計システムの概略断面図
【図３】本発明のさらに他の実施形態による、図１記載の原子時計システムの概略側面図
【図１】
2008520958.tif 000003
【図２】
2008520958.tif 000004
【図３】
2008520958.tif 000005
【国際調査報告】
2008520958.tif 000006
2008520958.tif 000007
2008520958.tif 000008