(57)【要約】電磁干渉（ＥＭＩ）及び／又は電磁放射シールドは、導電層（３４，４６）を封止材（３２）の上に形成することにより形成される。導電層は導電接着剤（３８，４８，５２）及び金属塗膜（３６，５０）の複合材料を含む。ループワイヤ（３０）は導電層及びリードフレーム（１０）に接続される。
2008515189.tif 000002
【特許請求の範囲】
【請求項１】
フラグ及びリードフィンガを有するリードフレームと、
フラグに取り付けられ、かつリードフィンガに電気的に接続される半導体チップと、
半導体チップを覆う封止材と、
封止材の上に位置し、かつシールド金属層及び導電接着剤層の複合層を含む導電層と、
リードフレームを導電層に電気的に接続するワイヤとを備える半導体パッケージ。
【請求項２】
導電層は、封止材の表面の第１領域の上にステンシル印刷で形成される第１導電接着剤層、及び封止材の表面の第２領域の上にステンシル印刷で形成されるシールド金属を含み、第２領域は第１領域を取り囲み、そして導電接着剤層はシールド金属及び第１導電接着剤層を覆う、請求項１記載の半導体パッケージ。
【請求項３】
導電層は第１導電接着剤層と、ステンシル印刷で形成される第２シールド金属層と、そして第３導電接着剤層と、を含み、第１層及び第３層は離間した位置で互いに接触する、請求項１記載の半導体パッケージ。
【請求項４】
ループワイヤはリードフレームに半導体チップ及びボンディングワイヤを経由して接続される、請求項１記載の半導体パッケージ。
【請求項５】
シールド金属は強磁性体材料を含む、請求項１記載の半導体パッケージ。
【請求項６】
導電性強磁性体材料はＮｉＦｅを含む、請求項５記載の半導体パッケージ。
【請求項７】
シールド金属は、アルミニウム、銅、錫、及び亜鉛から成るグループから選択される元素を含む、請求項１記載の半導体パッケージ。
【請求項８】
フラグ及び複数のリードフィンガを有するリードフレームを作製する工程と、
半導体チップをフラグに取り付ける工程と、
半導体チップをこれらのリードフィンガに電気的に接続する工程と、
リードフレームに電気的に接続されるループワイヤを形成する工程と、
半導体チップ、及びループワイヤの少なくとも一部分を封止材により封止する工程と、
シールド金属及び導電接着剤の複合材料を含む導電層を封止材の上に形成する工程と、を含み、ループワイヤは導電層に接触するのでリードフレームが導電層に電気的に接続される、半導体パッケージを形成する方法。
【請求項９】
導電層を形成する工程では、
シールド金属を含む第１層を封止材の上に形成し、シールド金属は封止材にステンシルを使って塗布され、そして
導電接着剤を含む第２層を封止材及びシールド金属の上に形成し、第２層は第１層及び封止材の両方に接触する、請求項８記載の半導体パッケージを形成する方法。
【請求項１０】
導電層を形成する工程では、
第１導電接着剤層を封止材の上に形成し、
シールド金属を含む第２層を第１層の上に形成し、シールド金属は第１層にステンシルを使って塗布され、そして
導電接着剤を含む第３層を第１及び第２層の上に形成し、第３層は第１及び第２層の両方に接触し、かつ接着する、請求項８記載の半導体パッケージを形成する方法。
【請求項１１】
ループワイヤはリードフレームに半導体チップ及びボンディングワイヤを経由して接続される、請求項８記載の半導体パッケージを形成する方法。
【請求項１２】
シールド金属は導電性強磁性体材料を含む、請求項８記載の半導体パッケージを形成する方法。
【請求項１３】
導電性強磁性体材料はＮｉＦｅを含む、請求項１２記載の半導体パッケージを形成する方法。
【請求項１４】
シールド金属は、アルミニウム、銅、錫、及び亜鉛から成るグループから選択される元素を含む、請求項８記載の半導体パッケージを形成する方法。
【請求項１５】
第１及び第２リードフレームを有するリードフレームパネルを作製する工程であって、第１及び第２リードフレームの各々がフラグ及び複数のリードフィンガを含む構成の工程と、
第１及び第２半導体チップを、第１及び第２リードフレームのフラグにそれぞれ取り付ける工程と、
第１及び第２半導体チップを、第１及び第２リードフレームのフィンガにそれぞれ電気的に接続する工程と、
第１端及び第２端を有するボンディングワイヤを形成する工程と、
ボンディングワイヤの第１端を第１リードフレームのリードフィンガに、そしてボンディングワイヤの第２端を第２リードフレームのリードフィンガに電気的に接続する工程と、
封止材を第１及び第２半導体チップ、及びボンディングワイヤを覆うように形成する工程であって、ボンディングワイヤの一部分が露出する構成の工程と、
導電層を封止材及びボンディングワイヤの上に形成する工程であって、導電層がボンディングワイヤの露出部分に電気的に接続され、かつシールド金属及び導電接着剤の複合材料を含む構成の工程と、
リードフレームパネルを個片化して第１及び第２パッケージ素子を形成する工程と、を含む、半導体パッケージを形成する方法。
【請求項１６】
封止材を形成する工程では、
封止材を第１及び第２半導体チップ、及びボンディングワイヤの上に形成し、及び、ボンディングワイヤの一部分を、封止材の一部分を除去することにより露出させる、請求項１５記載の半導体パッケージを形成する方法。
【請求項１７】
導電層を形成する工程では、
シールド金属を含む第１層を封止材の上に形成し、シールド金属は封止材にステンシルを使って塗布され、
導電接着剤を含む第２層を封止材及びシールド金属の上に形成し、第２層は第１及び封止材の両方に接触する、請求項１５記載の半導体パッケージを形成する方法。
【請求項１８】
導電層を形成する工程では、
第１導電接着剤層を封止材の上に形成し、
シールド金属を含む第２層を第１層の上に形成し、シールド金属は第１層にステンシルを使って塗布され、
導電接着剤を含む第３層を第１及び第２層の上に形成し、第３層は第１及び第２層に接触し、かつ接着する、請求項１５記載の半導体パッケージを形成する方法。
【請求項１９】
シールド金属は導電性強磁性体材料を含む、請求項１５記載の半導体パッケージを形成する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概して半導体素子パッケージに関し、特に無線周波数による干渉をシールドする半導体素子パッケージに関する。
【背景技術】
【０００２】
半導体素子パッケージまたは集積回路チップキャリアは多くの高密度電子デバイス用途に使用される。集積回路または半導体装置は外部環境から、エポキシ材料で封止することにより、または熱可塑性樹脂を用いてトランスファー成形により半導体装置を封止することにより保護される。しかしながら、熱可塑性封止材料は、無線周波数干渉（ＲＦＩ）または電磁干渉（ＥＭＩ）のような放射型の干渉からシールドする機能を持たない。
【０００３】
回路が小型になり、高密度になり、そしてより高い周波数で、かつより過酷な環境において動作するようになるにつれて、回路を無線周波数干渉（ＲＦＩ）または電磁干渉（ＥＭＩ）のような放射型の干渉からシールドする必要が益々大きくなっている。例えば、携帯電話機及び他の移動体通信機器をこのような放射型の干渉から保護する必要がある。スパークプラグの近くに取り付けられるマイクロコントローラのような自動車回路も干渉からシールドする必要がある。従来のパッケージは、パッケージ内部の半導体装置をこのような電磁波から保護する機能を持たない。
【０００４】
従来のシールドシステムは、シールドする対象となる回路を取り囲む金属筐体を使用する。この金属筐体は内部回路を電磁干渉（ＥＭＩ）及び無線周波数干渉（ＲＦＩ）から保護し、かつ回路からのＲＦＩ信号またはＥＭＩ信号が外部に現われるのを防止する。別の解決法では、パッケージを成形する前に金属キャップを半導体装置に被せる。この解決法は、大規模半導体チップ（すなわち、少なくとも１インチ平方の大きさ）を収容するボールグリッドアレイパッケージに適用することができる。更に別の解決法では、金属コーティングを樹脂封止半導体装置に施す。しかしながら、これらの解決法はいずれも幾つかの不具合を有する。例えば、金属筐体を使用することにより、パッケージの全体サイズが大きくなり、かつ金属シールド材を半導体装置に取り付けるために更に別の半田付け工程が必要になり、更に別の半田付けプロセスにより発生する熱によって半導体装置の性能が劣化する恐れがある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従って、いずれの半導体チップサイズにも対応する種々のパッケージに使用することができ、かつコスト効率の高い、部品レベルのシールドを行なう必要がある。
【課題を解決するための手段】
【０００６】
添付の図とともに以下に示す詳細な記述は、本発明の現時点で好ましい実施形態についての記述として行なわれ、そして本発明を実施することができる唯一の形態を表わすものではない。同じ、または等価な機能は、本発明の技術思想及び技術範囲に包含されるべき異なる実施形態によって実現することができることを理解されたい。
【０００７】
本発明は半導体パッケージであり、この半導体パッケージは、フラグ及びリードフィンガを含むリードフレームと、フラグに取り付けられ、かつリードフィンガに電気的に接続される半導体チップと、半導体チップを覆う封止材と、封止材上の導電層と、そしてリードフレームを導電層に電気的に接続するワイヤと、を有する。導電層はシールド金属及び導電接着剤の複合材料を含む。導電接着剤をシールド金属と組み合わせることにより、導電層がモールド封止材から剥がれるのを防止する。
【０００８】
本発明は半導体パッケージを形成する方法を提供し、本方法は、
フラグ及び複数のリードフィンガを有するリードフレームを作製する工程と、
半導体チップをフラグに取り付ける工程と、
半導体チップをこれらのリードフィンガに電気的に接続する工程と、
リードフレームに電気的に接続されるループワイヤを形成する工程と、
半導体チップ、及びループワイヤの少なくとも一部分を封止材により封止する工程と、そして
シールド金属及び導電接着剤の複合材料を含む導電層を封止材の上に形成する工程と、を含み、ループワイヤは導電層に接触するのでリードフレームが導電層に電気的に接続される。
【０００９】
本発明は更に半導体パッケージを形成する方法を提供し、本方法は、
第１及び第２リードフレームを有するリードフレームパネルを作製する工程であって、第１及び第２リードフレームの各々がフラグ及び複数のリードフィンガを含む構成の工程と、
第１及び第２半導体チップを、第１及び第２リードフレームのフラグにそれぞれ取り付ける工程と、
第１及び第２半導体チップを、第１及び第２リードフレームのフィンガにそれぞれ電気的に接続する工程と、
第１端及び第２端を有するボンディングワイヤを形成する工程と、
ボンディングワイヤの第１端を第１リードフレームのリードフィンガに、そしてボンディングワイヤの第２端を第２リードフレームのリードフィンガに電気的に接続する工程と、
封止材を第１及び第２半導体チップ、及びボンディングワイヤを覆うように形成する工程であって、ボンディングワイヤの一部分が露出する構成の工程と、
導電層を封止材及びボンディングワイヤの上に形成する工程であって、導電層がボンディングワイヤの露出部分に電気的に接続され、かつシールド金属及び導電接着剤の複合材料を含む構成の工程と、そして
リードフレームパネルを個片化して第１及び第２パッケージ素子を形成する工程と、を含む。
【発明を実施するための最良の形態】
【００１０】
本発明の好適な実施形態についての次の詳細な記述は、添付の図を参照しながら一読することにより一層深く理解される。本発明は例を通して示され、かつ同様の参照記号が同様の構成要素を指す添付の図によって制限されない。
【００１１】
この技術分野の当業者であれば、これらの図における構成要素が説明を簡単かつ明瞭にするために示され、そして必ずしも寸法通りには描かれていないことが分かるであろう。例えば、これらの図における幾つかの構成要素の寸法を他の構成要素に対して誇張して描いて本発明の実施形態を理解し易くしている。
【００１２】
次に、図１によれば、リードフレームパネル１０の一部分は、第１素子部分１２、第２素子部分１４、及び第３素子部分１６を含む。リードフレームパネル１０はいずれかの半導体パッケージのリードフレームを含むことができ、この半導体パッケージとして、マイクロリードフレームパッケージ（ＭＬＦ）及びバンプチップキャリア（ＢＣＣ）とも呼ばれるクワッドフラットリードなし（ＱＦＮ）パッケージ、ボールグリッドアレイ（ＢＧＡ）パッケージ、クワッドフラットパッケージ（ＱＦＰ）、または以下に更に詳細に説明する成形プロセスを使用して形成することができる、または個片化（シンギュレーション）により形成される他のいずれかのパッケージを挙げることができる。リードフレームパネル１０は、ニッケル及び鉄を含む合金、またはニッケルパラジウムなどのようないずれかの導電材料とすることができる。リードフレームパネル１０は、パターン形成リードフレームとして購入することができ、このリードフレームには、所望のパターンに既に形成されているボンディングパッド及びグランドパッドが設けられる。素子部分が３つしか図１には示されていないが、更に多くの素子部分を設けることができる。例えば、リードフレームパネル１０は、どのような数の素子部分を含むこともできる。図示の実施形態では、これらの素子部分の各々は、製造を簡単にするために同じ構造を持つが、同じ構造を持つ必要はない。
【００１３】
第１素子部分１２、第２素子部分１４、及び第３素子部分１６の各々は一つのフラグ１８、及び当該フラグ１８を取り囲む複数のリードフィンガ２０を含む。フラグ１８はいずれかの特定の形状に制限されることはない。制限されるのではなく、フラグ１８は、リードフレームパネル１０内部における「Ｘ字状」などの形状を有する開口窓とすることができる。更に、フラグ１８はリードフレームパネル１０の他の領域に対して隆起させる、または窪ませることができる。
【００１４】
リードフレームパネル１０が、リードフィンガ２０が所望通りに形成されている形で購入されない場合、リードフィンガ２０はこの技術分野では公知のパターニング及びエッチングにより形成することができる。リードフィンガ２０は個別のグランドパッドを含むことができる。グランドパッドは、ＥＭＩシールド導電層またはＥＭＩシールド素子を接地に接続するために専用に使用されるリードフィンガである。この技術分野の当業者であれば、リードフィンガ２０の数、及びリードフィンガの構造は単なる例示に過ぎないことが理解できるであろう。
【００１５】
フラグ１８には半導体チップまたは集積回路２２が搭載される。詳細には、半導体チップ２２は半導体ウェハから切り出され、そしてこれらのフラグ１８の各々の上にこの技術分野では公知のピックアンドプレース装置を使用して搭載される。各チップ２２はそれぞれのフラグ１８の内の一つに、この技術分野では公知の接着剤によって取り付けられる。一の実施形態では、一つの半導体チップが各フラグの上に搭載される。別の実施形態では、一つよりも多くの半導体チップが一つのフラグの上に搭載される。例えば、半導体チップは同じフラグの上で別の半導体チップに隣接して搭載することができる、または同じフラグの上に搭載された別の半導体チップの上に積み重ねることができる。従って、複数のチップを同じ平面内で一つのフラグの上に搭載することができる、または互いに積み重ねることができる。図１に示す実施形態では、第２チップ２４は半導体チップ２２の上に取り付けられる。第２チップ２４は別の半導体チップとすることができ、このチップは集積回路を有する、または微小電気機械システム（ＭＥＭＳ）のような微細加工部品を有し、このＭＥＭＳは、微細加工素子、センサ、アクチュエータ、及び電子部品を共通のシリコン基板の上に集積することにより形成される。第２チップ２４は第１チップ２２と同じサイズとすることができるが、この構成にする必要はなく、この技術分野では公知のように、下側チップよりも大きなチップ及び小さなチップを下側チップの上に積み重ねることができる。第２チップ２４は第１チップ２２から、この技術分野では公知のスペーサ２５を使用する方法のような種々の方法によって離間させることができる。
【００１６】
各チップ２２はリードフィンガ２０に電気的に接続される。この例では、チップ２２は複数のボンディングパッド（図示せず）を含み、これらのボンディングパッドはリードフィンガ２０に第１ワイヤ２６によって接続される。第１ワイヤ２６は、アルミニウムまたは金のような導電材料により作製される。一の実施形態では、各ワイヤ２６の直径は約１／１，０００〜１／２，０００インチ径である。通常、第１ワイヤ２６はリードフィンガ２０にボールボンディングによって、そしてチップボンディングパッドにステッチボンディングによって市販のワイヤボンディング装置を使用してワイヤボンディングされる。しかしながら、フリップチップバンプのような他の接続手段を使用することができ、そして本発明は、チップ２２をリードフィンガ２０に接続する方法によって制限されるものではない。
【００１７】
第２チップ２４も第１チップ２２及びリードフィンガ２０の内の少なくとも一つに第２ワイヤ２８によって接続される。第２ワイヤ２８は第１ワイヤ２６と同じサイズであり、かつ同じ導電材料により形成されることが好ましい。半導体チップ２２〜２４が電気的に互いに、リードフィンガ２０に達するボンディングワイヤによって接続される場合、隣接する素子部分のグランドパッドを同じワイヤボンディングプロセスの間に電気的に互いに接続することもできる。一の実施形態では、接続は、これらのグランドパッドを互いに複数のボンディングワイヤを使用してワイヤボンディングすることにより行なわれ、これらのボンディングワイヤは、上に説明したように、半導体チップのボンディングパッドにワイヤボンディングするために使用されるボンディングワイヤと同じである。しかしながら、例えば複数のワイヤの直径が異なる場合、別のワイヤボンディングプロセスを使用してグランドパッド群及びボンディングパッド群を接続することができる。
【００１８】
追加ワイヤ３０を第２（上側）チップ２４にワイヤボンディングする。追加ワイヤは、第２チップ２４のグランドパッドに電気的に接続され、かつワイヤ２８及び２６を経由してリードフレームのグランドパッドに電気的に接続されることが好ましい。追加ワイヤ３０は非常に高いループを描くので、ワイヤ３０は封止材の高さを超えて延びることになるが、これについては以下に更に詳細に説明する。図１に示す実施形態では、追加ワイヤ３０は第２チップ２４から上に向かって延びる。形成される素子がチップ２２のようなチップを１つしか含まない場合、追加ワイヤ３０はチップから上に向かって延びる必要がある。別の構成として、追加ワイヤは一つの素子のグランドパッドから隣接素子のグランドパッドに延びることができる。追加ワイヤ３０は細いので、後続の成形封止プロセスの間に流れ易くなる、または断線する恐れがある。追加ワイヤ３０を、モールド封止材を後続の成形プロセスにおいて流し込む方向に揃えることにより、追加ワイヤ３０はワイヤ形状を維持し易くなり、流れ難くなる。追加ワイヤを、モールド封止材を流し込む方向に揃えるのではなく、モールド封止材を追加ワイヤ３０に対して９０度の角度の方向に流し込む場合、ワイヤ３０は流れ易くなる。細いワイヤ及びモールド封止材を流し込む方向に関連する上述の問題を防止するために、太いワイヤを使用することができる。
【００１９】
追加ワイヤ３０を第２チップ２４にワイヤボンディングした後、成形封止プロセスを行なってモールド化合物またはモールド封止材３２を、第１チップ２２及び第２チップ２４、及びワイヤ２４，２６，２８，及び３０を覆うように形成する。モールド封止材３２はシリカ充填樹脂、セラミック、ハロゲンフリー材料、またはこれらの材料の組み合わせとすることができる。モールド封止材３２は通常、液状樹脂を使用して流し込み、次に加熱してＵＶ照射による硬化、または大気中での硬化により固化させる。封止材３２は固体の組成物とすることもでき、この固体組成物を加熱して液状にし、そして冷却してチップ２２及び２４を覆う固体モールドを形成する。他のいずれかの封止プロセスを使用することができる。追加ワイヤ３０は封止材３２を超えて延び、そして露出する。封止材３２をチップ２２及び２４を覆うように形成した後、バリ取り（ｄｅ−ｆｌａｓｈ）、またはクリーニングを行なって追加ワイヤ３０を露出させる。いずれの従来のバリ取り法、またはクリーニング法も使用することができる。バリ取りプロセスでは処理を行なう必要はない、すなわち化学プロセス、高圧水洗浄プロセス、または機械プロセスを行なう必要はない。
【００２０】
封止後、導電層３４を封止材３２、及びワイヤ３０の露出部分の上に形成する。導電層３４はシールド金属層３６及び導電接着剤層３８を含む。導電接着剤層３８はエポキシを含むことができる。シールド金属層３６はポリマー、金属、金属合金（強磁性体材料または強誘電体材料のような）、インクなど、またはこれらの材料の組み合わせとすることができる。一の実施形態では、金属層３６はアルミニウム（Ａｌ）、銅（Ｃｕ）、ニッケル鉄（ＮｉＦｅ）、錫（Ｓｎ）、亜鉛（Ｚｎ）など、またはこれらの金属の組み合わせである。金属層３６が非鉄金属（例えば、Ａｌ、Ｃｕ、Ｓｎ、及びＺｎ）である場合、金属層３６及び追加ワイヤ３０は素子部分をＥＭＩから、半導体チップ２２及び２４を金属層３６にグランドパッドを通して接地することにより保護するように機能する。強磁性体材料（ＮｉＦｅのような）を使用する場合、金属層３６が素子部分を磁気放射線から保護することになり、この構造は、半導体チップ２２及び２４が磁気ランダムアクセスメモリ（ＭＲＡＭ）デバイスを含む場合に有用となる。従って、保護を強い磁気放射線に対してだけ行なう必要がある場合、追加ワイヤ３０を設ける必要はない。しかしながら、非強磁性体材料及び強磁性体材料の両方、例えば銅層及びＮｉＦｅ層の両方を一緒に使用して金属層３６を形成する場合、素子部分を電界及び磁界の両方から電磁シールドまたは広帯域シールドを使用して保護し、この構造は、半導体チップ２２及び２４が、例えばＭＲＡＭデバイス及びトランジスタの両方を含む場合に有用となる。
【００２１】
図１に示す実施形態では、導電層３４を封止材３２に、第１導電接着剤層３８を、封止材３２を所定位置で覆うように、例えばステンシルまたはマスクを使用して塗布することにより塗布する。すなわち、マスクを成形素子の上に載置し、そして導電接着剤層３８を封止材３２の露出部分に塗布する。次に、マスクを取り外し、そしてシールド金属層３６を、封止材３２の内の新規に露出した部分に塗布する。最後に、別の導電接着剤層３８をシールド金属層３６の上に塗布する。このようにして、シールド金属３６及び導電接着剤３８の複合材料を封止材３２に塗布する。接着剤３８を金属３６と混合することにより、金属層３６を封止材３２に強固に固定して、金属に外部応力が加わるときに金属が封止材から剥離することがないようにする。
【００２２】
シールド金属層３６は、物理気相成長（ＰＶＤ）、化学気相成長（ＣＶＤ）、原子層堆積（ＡＬＤ）、電解メッキ、無電解メッキ、フレームスプレー、導電塗料スプレー、真空蒸着、パッド印刷など、またはこれらの方法の組み合わせにより堆積させることができる。金属層３６は約１〜５０ミクロンの厚さとすることができ、５〜７ミクロンの厚さに限定することが好ましい。金属層３６の厚さは所望のシールド効果によって変わる。金属層３６の最小の厚さは、金属層３６を形成するために使用されるプロセスによって変わり、そして最大の厚さは金属層３６に加わる応力の大きさによって変わり、応力の大きさは、少なくとも使用する材料によって変わる。
【００２３】
上述の追加ワイヤ３０はシールド金属層３６をグランドパッドに電気的に接続するが、ワイヤ３０をグランドパッドに電気的に接続してＥＭＩ保護を行なうようにする必要はない。ボンディングパッド、半導体チップサイズ、及びフラグサイズの設計によって可能になるのであれば、ワイヤ３０が接地用パッド群ではなく、未使用の接地用ボンディングパッド群、または接地される予定のボンディングパッド群の全てを接続することができるようにする。別の表現をすると、接地用ボンディングパッド群は、未使用のボンディングパッド群が接地される場合の、または未使用のボンディングパッド群が、素子部分を個片化して一つのパッケージとし、そしてプリント回路基板（ＰＣＢ）に取り付けた時点において、次に接地されることになる場合の全ての未使用のボンディングパッド群とすることができる。
【００２４】
導電層３４を堆積させた、または塗布した後、各素子部分を互いから分離して個片化する。別の表現をすると、各素子部分を切り出す、またはソーイングを使用して切り出して個々の素子部分とすることができる。ラインを素子部分１２，１４，及び１６の間に引き、これらのラインが、複数の素子部分の個片化が行なわれる領域を示す。
【００２５】
次に、図２を参照すると、本発明の別の実施形態による個片化の前にリードフレームパネルの上に形成される複数の素子部分４０，４２，４４が示される。素子部分４０，４２，及び４４は図１の素子１２，１４，及び１６と同様の構成である。すなわち、これらの素子部分は積層半導体チップ２２及び２４を含み、これらの半導体チップはスペーサ２５によって分離され、更に互いに、かつリードフィンガ２０にワイヤ２６及び２８によって電気的に接続される。追加ワイヤ３０は第２チップ２４から上に向かって延びる。チップ２２及び２４、及びワイヤ２６，２８，及び３０は封止材３２によって覆われ、そしてワイヤ３０の一部分が露出する。図１に示す実施形態と同じように、チップ２２及び２４の数及び構成は例示である。
【００２６】
モールド封止材３２を充填した後、バリ取り、またはクリーニングを行なって追加ワイヤ３０を露出させる。いずれの従来のバリ取り、またはクリーニングも使用することができる。バリ取りプロセスでは処理を行なう必要はない、すなわち化学プロセス、高圧水洗浄プロセス、または機械プロセスを行なう必要はない。ワイヤ３０の一部分を露出させた後、導電層３４に関して上に議論したいずれかの材料とすることができる導電層４６を封止材３２、及びワイヤ３０の露出部分の上に形成する。導電層４６及びフラグ１８はＥＭＩシールドまたは電磁シールドを形成し、いずれのシールドを形成するかは導電層４６として使用する材料によって変わる。従って、ワイヤ３０は導電層４６に接続されるので、導電層４６は接地される。パッケージングされた個々の半導体装置は、導電層４６を形成した後にパッケージを個片化することにより形成される。
【００２７】
この第２の実施形態では、導電層４６は第１導電接着剤層４８、第２シールド金属層５０、及び第３導電接着剤層５２により形成される。詳細には、第１導電接着剤層４８は封止材３２の表面を覆うように形成される。この第１層４８は、約３〜約５ミクロンの範囲の厚さとなるように非常に薄くする必要がある。次に、第２シールド金属層５０は第１層の上に形成される。第２層５０は、ステンシルまたはマスクを用いてスクリーン印刷して、または塗布して塗布領域の周りに未塗布領域が形成されるようにすることが好ましい。次に、第３導電接着剤層５２は、ステンシル印刷で形成される金属層５０の上に形成される。このようにして、第１層４８及び第３層５２は互いに接触し、そして第１層４８は封止材３２に固定されるので、金属層５０は封止材３２に強固に固着する。
【００２８】
次に、図３を参照すると、ステンシル６０の上平面図が示される。ステンシル６０を使用して第１導電接着剤層３８を、封止材３２の上に第１の実施形態に従って形成する（図１）、または第２シールド金属層５０を第１導電接着剤層４８の上に第２の実施形態に従って形成する（図２）。ステンシル６０は、ステンレス鋼のような高い強度の非常に硬質の材料、または他の適切な材料により作製することができ、そしてステンシル６０には、複数の穴６２が均一パターンとなるように形成される。これらの穴６２は、円形または矩形のようないずれかの形状とすることができ、シールド要件によって変わるサイズ及び間隔を有する。一の実施形態では、約２５０μｍの直径、及び約８０μｍの間隔を有するステンシル６０を作製した。
【００２９】
図４は、半導体パッケージを本発明に従って形成する方法を示すフローチャートである。第１工程７０では、上に説明したようなフラグ及び複数のリードフィンガを有するリードフレームを作製する。第２工程７２では、半導体チップをリードフレームのフラグに取り付け、そして第３工程７４では、チップをリードフレームのリードフィンガ群に電気的に接続する。次に、工程７６では、ループワイヤを形成し、そしてループワイヤによってリードフレームへの電気的な接続を行ない、次に工程７８では、チップ、及びループワイヤの少なくとも一部分を樹脂材料または封止材で封止する。ループワイヤが露出しない場合、工程８０を行なってループワイヤの一部分を露出させることができる。この時点で、素子をシールドする準備が整う。一の実施形態では、工程８２を行ない、この工程では、導電接着剤層を封止材の上に形成し、そして次に工程８４において、シールド金属層を第１接着剤層の上にマスクまたはステンシルを用いて塗布する、または印刷する。次に、工程８６では、別の導電接着剤層を第１接着剤層、及びステンシル印刷で形成される金属層を覆うように形成する。金属層は連続していないので、第１接着剤層及び第２接着剤層は混合し、そして金属層を封止材の上に強固に固定する。更に、ループワイヤが導電層に接触するので、導電層はリードフレームに電気的に接続される。工程８２を行なわない場合、工程８４では、第１導電接着剤層を封止材の上に、マスクまたはステンシルを使用して形成し、次に金属層をステンシル印刷で形成される接着剤層の上に形成する。次に、工程８４では、第２導電接着剤層を、ステンシル印刷で形成される第１層、及び金属層を覆うように形成する。第２接着剤層は第１接着剤層と融合し、そして金属層を封止材に強固に固定する。複数のパッケージが同時に形成されている場合、個片化工程９０を行なって個々のパッケージを形成する。
【００３０】
ＥＭＩシールド及び／又は電磁シールドを部品レベルで形成するプロセスを提供してきたことを理解されたい。このプロセスは、ＱＦＮに対して特に望ましい、というのは、処理を、追加の処理装置を必要とすることなく行なうことができるからである。更に、このプロセスは、ＥＭＩ放射及び／又は電磁放射を部品レベルで防止するためのコスト効率の高い方法である。ワイヤを使用して導電層を接地する方法は、ＱＦＮのような一体形アレイに成形される（すなわち、予め成形される、または個々に成形される、のいずれでもない）パッケージに対して特に有用である。種々のセラミック層を使用して製造されるセラミックリードレスチップキャリア（ＣＬＣＣ）のような予め成形されるパッケージはＥＭＩを、上側金属キャップを接地し、そして下側接地平面にビアを通して半田付けすることにより防止することができる。リードフレームを第１側面で露出させ、かつ複数のアレイパッケージ（ＭＡＰ）を第２側面で成形するＱＦＮパッケージまたは他のパッケージでは、成形化合物が第２側面の全体を被覆する。成形されたＭＡＰリードフレームの個々の素子は互いに近接して配置されるので、成形プロセスの間、個々のキャップを各素子にかぶせることができず、正規の位置に保持することができない。隣接する素子の間の距離を長くし、そして成形前に個々のキャップを使用する方法は、他の技術的課題を伴う上に、コストが非常に高く付く。個々のキャップをかぶせ、そして保持する方法は困難であり、かつ成形プロセス自体の障害となり得る。パッケージを予め成形しないプロセスフローに起因して、金属キャップを使用することができない。更に、ビアをＣＬＣＣに設けるために使用されるプロセスは、ＱＦＮ，ＢＧＡなどのタイプのパッケージを形成するために使用される成形プロセスとは異なる。例えば、ビアをＱＦＮタイプのパッケージに形成するために、ビアはモールド封止材の中に形成する必要があり、この処理によって製造コストが高くなり、複雑さが増す。
【００３１】
本発明を実施する装置はほとんどの部分が、この技術分野の当業者には公知の電子部品及び電子回路により構成される。従って、回路の詳細については本発明の基本コンセプトを理解し、そして評価するために必要と考えられる程度以上に説明するということはせず、本発明の示唆が不明瞭になる、または示唆から外れてしまうことがないようにしている。
【００３２】
本明細書ではこれまで、本発明について特定の実施形態を参照しながら説明してきた。しかしながら、この技術分野の当業者であれば、種々の変形及び変更を、以下の請求項に示す本発明の技術範囲から逸脱しない範囲において加え得ることが分かるであろう。従って、明細書及び図は、本発明を制限するものとしてではなく例示として捉えられるべきであり、そしてこのような変更の全てが本発明の技術範囲に含まれるべきものである。
【００３３】
効果、他の利点、及び技術的問題に対する解決法について、特定の実施形態に関して上に記載してきた。しかしながら、効果、利点、及び問題解決法、及びいずれかの効果、利点、または問題解決法をもたらし、またはさらに顕著にし得る全ての要素（群）が、いずれかの請求項または全ての請求項の必須の、必要な、または基本的な特徴または要素であると解釈されるべきではない。本明細書で使用されるように、「ｃｏｍｐｒｉｓｅｓ」、「ｃｏｍｐｒｉｓｉｎｇ」という用語、または他の全てのこれらの変形は包括的な意味で適用されるものであり、一連の要素を備える（ｃｏｍｐｒｉｓｅｓ  ａ  ｌｉｓｔ  ｏｆ  ｅｌｅｍｅｎｔｓ）プロセス、方法、製品、または装置がこれらの要素のみを含むのではなく、明らかには列挙されていない、またはそのようなプロセス、方法、製品、または装置に固有の他の要素も含むことができる。本明細書で使用される「ａ」または「ａｎ」という用語は「１つ以上（ｏｎｅ  ｏｒ  ｍｏｒｅ）」として定義される。本明細書で使用される「ｐｌｕｒａｌｉｔｙ」という用語は「２つの、または２つよりも多くの（ｔｗｏ  ｏｒ  ｍｏｒｅ  ｔｈａｎ  ｔｗｏ）」として定義される。本明細書で使用される「ａｎｏｔｈｅｒ」という用語は「少なくとも２番目以降の（ａｔ  ｌｅａｓｔ  ａ  ｓｅｃｏｎｄ  ｏｒ  ｍｏｒｅ）」として定義される。本明細書で使用される「ｃｏｕｐｌｅｄ」という用語は「ｃｏｎｎｅｃｔｅｄ」として定義されるが、必ずしも直接的にという意味ではなく、必ずしも機械的にという意味でもない。記述及び請求項において用いられているとすると、「前の（ｆｒｏｎｔ）」、「後の（ｂａｃｋ）」、「上側の（ｔｏｐ）」、「下側の（ｂｏｔｔｏｍ）」、「上に（ｏｖｅｒ）」、「下に（ｕｎｄｅｒ）」などの用語は、表現上の目的で使用し、必ずしも恒久的な相対位置を表わすために使用するのではない。ここで、このように使用する用語は適切な条件の下では入れ替え可能であるので、本明細書に記載する本発明の実施形態が、例えば例示の配置以外の配置で、または本明細書に記載する配置以外の配置で動作することができることを理解されたい。
【図面の簡単な説明】
【００３４】
【図１】本発明の一の実施形態による、個片化の前の複数の素子の拡大断面図。
【図２】本発明の別の実施形態による、個片化の前の複数の素子の拡大断面図。
【図３】本発明の一の実施形態によるパッケージングプロセスにおいて使用されるマスクの上平面図。
【図４】本発明による半導体パッケージを形成する方法を示すフローチャート。
【図１】
2008515189.tif 000003
【図２】
2008515189.tif 000004
【図３】
2008515189.tif 000005
【図４】
2008515189.tif 000006
【国際調査報告】
2008515189.tif 000007