(57)【要約】  背面照射型半導体撮像デバイスの製造方法であって、  メカニカル基板（２５）と、絶縁体層（２０）と、半導体基板（１５）とを備えた基板を用意する工程と、  １つまたは複数のドーパント（９５）を半導体基板（１５）に加える工程と、  エピタキシャル層（３０）の成長の完了時には、半導体基板（１５）と絶縁体層（２０）との界面（３５）で最初の最大値を有し、半導体基板（１５）およびエピタキシャル層（３０）の初めの部分の範囲内で界面からの距離が増加するにつれて単調に減少するような正味ドーパント濃度プロファイル（４０）が半導体基板（１５）およびエピタキシャル層（３０）の中に存在するように、エピタキシャル層（３０）を半導体基板（１５）の上に成長させると同時にエピタキシャル層（３０）の中に１つまたは複数のドーパント（９５）の拡散を引き起こす工程と、  １つまたは複数の撮像素子（４５）をエピタキシャル層（３０）の中に製造する工程と、を含む方法。
2008530801.tif 000002
【特許請求の範囲】
【請求項１】
メカニカル基板と、
絶縁体層と、
ドープされた半導体基板と、
を備えた基板の上にエピタキシャル層を成長させる工程であって、前記エピタキシャル層は前記ドープされた半導体基板の上に成長され、エピタキシャル成長プロセスによりドーパントを前記ドープされた半導体基板から前記エピタキシャル層の中に拡散させる、工程と、
１つまたは複数の撮像素子を前記エピタキシャル層の中に製造する工程と、
を含む背面照射型半導体撮像デバイスの製造方法。
【請求項２】
前記メカニカル基板の少なくとも一部分を除去する工程をさらに含む請求項１に記載の方法。
【請求項３】
１つまたは複数の撮像素子を前記エピタキシャル層の中に製造する前記工程は、前記エピタキシャル層の表面に近接して接合を製造する１つまたは複数の工程を含み、前記エピタキシャル層の前記表面は前記半導体基板と前記エピタキシャル層との境界の反対側にある請求項１に記載の方法。
【請求項４】
前記エピタキシャル層の中に１つまたは複数の撮像素子を製造する前記工程が完了した際に、前記半導体基板および前記エピタキシャル層の中の正味のドーパント濃度プロファイルが、前記ドープされた半導体基板と前記絶縁体層との界面で最大値を有し、前記界面と前記接合との間の前記ドープされた半導体基板および前記エピタキシャル層の一部の範囲において前記界面からの距離が増加するにつれて単調に減少するプロファイルになるように、前記ドープされた半導体基板を形成するために半導体基板の中に１つまたは複数のドーパントを導入する工程をさらに含む請求項３に記載の方法。
【請求項５】
１つまたは複数のドーパントを導入する前記工程は、ドーパントを前記半導体基板と前記絶縁体層との界面とは反対側の前記半導体基板の表面を通して前記半導体基板に加える工程を含み、前記エピタキシャル層の中に１つまたは複数の撮像素子を製造する前記工程が完了した際に、前記ドープされた半導体基板および前記エピタキシャル層の中の正味のドーパント濃度プロファイルが、前記半導体基板と前記絶縁体層との前記界面で最大値を有し、前記界面と前記接合との間の前記ドープされた半導体基板および前記エピタキシャル層の一部の範囲において前記界面からの距離が増加するにつれて単調に減少するプロファイルになるように、前記ドーパントは前記ドープされた半導体基板の中に十分な濃度でおよび十分な距離にわたって加えられる請求項４に記載の方法。
【請求項６】
前記メカニカル基板の全面的な除去に続いて前記絶縁体層の少なくとも一部分を除去する工程をさらに含む請求項２に記載の方法。
【請求項７】
前記絶縁体層の少なくとも一部分を除去する前記工程により、所定の波長範囲にわたって電磁放射に対する反射防止コーティングとして機能するような厚さを有する残留絶縁体層が得られる請求項６に記載の方法。
【請求項８】
絶縁体層と、
前記絶縁体層との界面を有する半導体基板と、
前記半導体基板の上にエピタキシャル成長によって成長されたエピタキシャル層と、
前記エピタキシャル層の表面に近接した前記エピタキシャル層内の１つまたは複数の撮像素子であって、前記表面は前記半導体基板と前記絶縁体層との前記界面とは反対側にあり、前記エピタキシャル層の中に接合を備えた１つまたは複数の撮像素子と、
を備え、
前記半導体基板および前記エピタキシャル層は、前記半導体基板と前記絶縁体層との前記界面で最大値を有し、前記界面と前記接合との間の前記半導体基板および前記エピタキシャル層の一部分の範囲において前記界面からの距離が増加するにつれて単調に減少する正味のドーピング濃度を示す、所定の波長範囲にわたって動作するように構成された背面照射型半導体撮像デバイス。
【請求項９】
前記半導体基板と前記絶縁体層との前記界面におけるドーピング濃度が、前記デバイスの量子効率を時間および入射光束に関して安定化させるのに十分高い請求項８に記載の撮像デバイス。
【請求項１０】
前記絶縁体層は、前記所定の波長範囲にわたって反射防止コーティングとして機能するように選択された厚さを有する請求項８に記載の撮像デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の分野は半導体デバイスの製造およびデバイス構造である。より具体的には、本分野は背面照射型の半導体撮像デバイスの製造および構造である。
【背景技術】
【０００２】
薄型で背面照射型の半導体撮像デバイスは、高い充填率ならびに電荷キャリアの発生および収集に関する総合効率がより良好なために前面照射型の撮像デバイスに対して有利である。そのようなデバイスに対する要求は、背面側に入射した、光または他の放射（エマネーション、ｅｍａｎａｔｉｏｎ）によって発生された電荷キャリアが、画像を不鮮明にする可能性のある任意の水平方向ドリフトを避けるために前面側に向けて急速に駆動されるべきであるということである。また、発生されたキャリアが前面側に到達する前に再結合するのを最小限にすることも望ましいことである。なぜなら、そうした再結合はデバイスの総合効率および感度を低下させるからである。
【０００３】
これらの要求は、薄い半導体層とこの層の内部での高い電界とを形成することで達成されることができる。電界は、電子またはホールなどの発生されたキャリアが前面側に急速に駆動されることが可能なように背面にまで及ぶべきである。これはデバイスの背面側での追加の処理を必要とし、この処理は製造プロセスに複雑さを付け加える。１つの現在の技法は、半導体ウェーハの化学的薄層化（化学的薄肉化、ｃｈｅｍｉｃａｌ  ｔｈｉｎｎｉｎｇ）および薄層化後の背面側での「フラッシュ・ゲート」の堆積を含む。この技法は背面側のフラッシュ・ゲートに対するクリティカルな厚さ制御を必要とする。もう１つの技法は、分子線エピタキシー（ＭＢＥ）を使用してウェーハの背面上に薄いドーパント層を成長させることを含む。所望の電界を形成するために使用されるさらにもう１つの知られた方法は、その後にアニーリングおよび活性化のための適切な熱処理が続く層への背面側注入によって、薄層化された半導体層の内側にドーピングの勾配を生成することである。
【０００４】
これらの方法は従来の半導体製造処理に容易に包含することはできず、より高価な特別仕様の処理を必要とする。したがって、それらの方法は往々にしてコスト効率が良くなく商業生産に適していない。
【０００５】
背面照射型撮像デバイスは１００ナノメートル未満（深紫外）から３０００ナノメートルより大きい（遠赤外）範囲にまで及ぶ波長で動作するように設計することができる。背面照射型撮像デバイスの感度に影響を与える１つの重要な要因は半導体バルク内部における放射に対する吸収の深さである。一般に放射はデバイスの背面に近接した領域では吸収される。デバイス効率の最大化のためには、この領域で発生されたすべての電荷キャリアはデバイスの対向する前面側に配置された光学的検出素子に達しなければならない。薄型の背面照射型撮像デバイスの感度を高めるために使用される一般的な方法は、ｐ型またはｎ型ドーパントを背面側に注入しその後で熱処理をして、薄い基板の前面に向かう方向に減少するドーパント濃度プロファイルを生成することである。ｐ型ドーピングの場合には、そうしたドーピング濃度勾配は光により発生された電子を前面側に向けて駆動する傾向がある電界を生じさせる。ｎ型ドーピングの場合には、そうしたドーピング濃度勾配は光により発生されたホールを前面側に向けて駆動する傾向がある電界を生じさせる。
【０００６】
深紫外（ＵＶ）波長領域で動作するように設計されたシリコン撮像デバイスにとって、発生されたキャリアの大部分を背面側から前面側に動かす課題は著しく困難であると思われる。それは背面の約２０ナノメートル（ｎｍ）の範囲内で放射が吸収されキャリアが発生されるからである。この波長範囲内の背面照射型撮像デバイスのためには、薄い半導体層の中に電界を注意深くあつらえることが特に望ましい。これは、上述のように、所望の内部電界を発生させるためにドーパントを導入することによって達成されることができる。しかし、注入によってドーパントを導入する場合には、ドーピング濃度プロファイルは背面から約２０ｎｍの範囲内に最大値を有する可能性がある。その場合は、ドーピング濃度は背面側から初めの２０ｎｍかそのくらいにある最大値より低い値となり、これが半導体電子エネルギー・バンドを表面付近でより低いものにさせ、「不感帯（ｄｅａｄ  ｂａｎｄ）」をもたらす。別の言い方をすれば、背面から初めの２０ｎｍかそのくらいの範囲の領域の電界は、光により発生された電子を背面に向けて駆動し、それらの電子をその近傍に閉じ込める傾向がある。シリコンの中では、ＵＶ放射の大部分は背面近傍の同じ約２０ｎｍの領域内で吸収されるので、発生された電子の大部分はこの不感帯の中に閉じ込められる可能性があり、不十分な感度をもたらす。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上述の従来技術の問題点を解決することを目的としている。
【課題を解決するための手段】
【０００８】
本発明は、超薄型の絶縁体上半導体（ＵＴＳＯＩ）基板を使用した方法および結果として得られる背面照射型撮像デバイスである。この方法は従来の半導体製造処理と両立できる。ＵＴＳＯＩ基板を用いて出発し、勾配のあるドーピング・プロファイルを有する半導体層が前面側の素子の製造に先立って生成される。
【０００９】
本発明のプロセスの目標は、所望のドーパント・プロファイル（ドーパント分布、ｄｏｐａｎｔ  ｐｒｏｆｉｌｅ）および結果として生じる電界を十分に薄い半導体層の内部に生成することである。この層はその中で検出された放射が吸収される領域を含む。本発明のプロセスのもう１つの目標は、十分に薄い半導体層の内部に所望のドーパントの勾配を生成することによって背面側の不感帯を効果的に除去することである。
【発明を実施するための最良の形態】
【００１０】
以降の実施形態は例示のものとして意図されるものであり、本発明を限定することを意図するものではない。慣例に沿って、図面は必ずしも縮尺どおりに描かれているわけではない。
図１Ａ、１Ｂ、１Ｃ、および１Ｄは、プロセスの一実施形態および結果として生じる構造体を示す。図１Ａは、時には当技術分野で超薄型の絶縁体上半導体（ＵＴＳＯＩ）基板と呼ばれることのある最初の基板１０を示す。図１Ｂは、エピタキシャル層３０を成長させた後のプロセスの実施形態の状態を示す。図１Ｃは、撮像素子４５をエピタキシャル層３０の上および層３０の中に製造する工程の後のプロセスの実施形態の状態を示す。この工程の一部としてエピタキシャル層３０の中に１つまたは複数の電気的接合、すなわち「ｐｎ接合」４０が形成される。図１Ｄは、プロセスの完成した状態および結果として生じる撮像デバイスを示す。各工程の詳細が以降に続く。
【００１１】
図１Ａに示した出発ＵＴＳＯＩ基板１０は、処理中の機械的支持を可能にするためのメカニカル基板（ｍｅｃｈａｎｉｃａｌ  ｓｕｂｓｔｒａｔｅ）２５と、絶縁体層２０と、半導体基板１５と、から成る。本実施形態ではメカニカル基板２５は集積回路の製造に使用される標準のシリコン・ウェーハであることができる。別法としてメカニカル基板２５は、本明細書に開示される方法の工程と両立できる材料から成る任意の十分に剛性のある基板であってもよい。絶縁層２０は、本実施形態では約１マイクロメートルの厚さを有するシリコンの酸化物を備えることができる。他の実施形態では、絶縁体層２０の厚さは約１０ｎｍから約５０００ｎｍの範囲にあってもよい。半導体基板１５は約５ナノメートルから約１００ナノメートルまでの厚さを有する結晶シリコンを備えることができる。
【００１２】
ＵＴＳＯＩ基板は市販されており様々な知られた方法で製造される。１つの方法では、シリコンの熱酸化物がシリコン・ウェーハ上に成長される。それらの２つのウェーハは酸化面を接触して接合され高温度に昇温される。いくつかの変形形態では電位差が２つのウェーハおよび酸化物の両端間に印加される。これらの処理の効果は、２つのウェーハ上の酸化物の層を互いの中に流れ込ませウェーハの間にモノリシック結合を形成させることである。ひとたび結合が完成すると、一方の側の上のシリコンは所望の厚さの半導体基板１５にラッピングおよびポリシングされ、反対側の酸化物の上のシリコンはメカニカル基板２５を形成する。この酸化物は絶縁体層２０を形成する。
【００１３】
ＵＴＳＯＩ基板を製造する別の方法は、半導体基板（図１Ａの１５に対応する）が約１００ｎｍから約１０００ｎｍまでの範囲の厚さを有するより標準的な絶縁体上半導体（ＳＯＩ）ウェーハを入手することから始める。知られた方法を使用してこの半導体基板の上に熱酸化物が成長される。酸化物層が成長するにつれて半導体基板の半導体材料が消費される。次いで、所望のＵＴＳＯＩ厚さを有する薄層化された半導体基板を残して酸化物層が選択的にエッチングされる。
Ｓｍａｒｔ  Ｃｕｔ（商標）として知られる代替の方法で製造されたＵＴＳＯＩ基板がＳｏｉｔｅｃ株式会社によって販売されている。
【００１４】
半導体基板１５は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ＳｉＧｅアロイ、ＩＩＩ―Ｖ族半導体、ＩＩ―ＩＶ族半導体、または光電子デバイスの製造に適した任意の他の半導体材料を備えることができる。
【００１５】
さらなる処理の前に半導体基板１５はドープされる。このドーピングの目的は、以下に説明するように、その後の処理工程で所望のドーパント・プロファイルを形成する少なくとも１つのドーパントから成るソース（ｓｏｕｒｃｅ）を用意することである。この初期ドーピングは、ガスからの拡散、半導体表面にドーパントを直接的に加える、または、その後ウェーハに切断されるインゴットの形成中にドーパントを組み込むなどのいくつかの知られた方法で達成されることができる。加えて、半導体基板１５のドーピングは基板１０を製造する任意の様々な段階に持ち越すことができる。一実施例として、１つまたは複数のドーパントは、半導体基板１５を製造するために使用されるウェーハがそれから切断されるインゴットの形成中に導入されることができる。あるいは、ドーパントはウェーハがインゴットから切断された後でそのウェーハに導入されてもよい。
【００１６】
別の代替例では、図１Ａに示したように、１つまたは複数のドーパントはこの基板が形成された後で半導体基板１５に導入される。この代替例が図１Ａに概略的に示される。ドーパント９５は、半導体基板１５と絶縁体層２０との界面５０とは反対側の面５７を通して加えることによって半導体基板１５の中に導入される。ドーパント９５は任意のいくつかの知られた方法によって面５７に加えられることができる。一実施例として、ドーパント９５は、出発基板１０全体をドーパントを含有した雰囲気ガスを含む炉の中に浸すことによって半導体基板１５の中に拡散されることができる。あるいはドーパント９５はドープ・ガラスの形態で表面５７に加えられてもよい。その場合は加熱処理がドーパントをガラスから半導体基板１５の中に駆動する。次いでガラスが取り外される。さらに別の実施例では、ドーパントは半導体基板１５の中に注入され次いで熱処理によって駆動され活性化される。
【００１７】
ドーパント９５は、以下でより詳細に説明されるように、所望の正味ドーピング・プロファイルを作り出すために十分な濃度で半導体基板１５の中に導入される。半導体基板１５の初期の正味ドーピング濃度は、立方センチメートル当たり１０１７個程度またはそれより多い電荷キャリアであることができ、ｐ型とｎ型のどちらかである。一般的なドーパントは、ホウ素、リン、アンチモンおよびヒ素を含む。
【００１８】
図１Ｂを参照すると、次いで、エピタキシャル層３０が、ドープされた半導体基板１５の頂部に半導体基板１５を鋳型（テンプレート）として使用して成長される。半導体基板１５の材料に応じてエピタキシャル層は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ＳｉＧｅアロイ、ＩＩＩ―Ｖ族半導体、ＩＩ―ＩＶ族半導体、または光電子デバイスの製造に適した任意の他の半導体材料を備えることができる。エピタキシャル層３０は、（検出されている放射の波長または他の特性に応じて）約１マイクロメートルから約４００マイクロメートルまでの厚さを有することができ、全体としての撮像デバイスを完成させる前面側の素子（図１Ｃ、図１Ｄの４５）を製造するための層を提供する。さらに図１Ｂを参照すると、エピタキシャル層３０の成長の間に、半導体基板１５にかねて導入されたドーパントがエピタキシャル層３０の中に拡散する。図２〜図４に関連して以下に詳細に開示される一実施形態では、エピタキシャル層３０は１０００℃またはそれより高い温度で成長される。成長の終結時には、半導体基板１５およびエピタキシャル層３０の範囲内で、界面５０からの各距離において正味のキャリア濃度が最終的な所望の値に接近しているという点で、正味のドーピング・プロファイルは所望のプロファイルにきわめて似かよったものになる。その後、ドーパントの拡散が相対的にほとんど起こらず、プロセスの終了時にはプロファイルが基本的に変化しないままであるように、プロセスのすべての残りの工程はより低い温度で実行される。代替の実施形態では、エピタキシャル層３０の成長直後のプロファイルは所望のプロファイルから著しく異なっているが、後のプロセスの工程でのドーパントのかなりの拡散が所望のプロファイルをプロセスの終了時にもたらす。
【００１９】
例示のプロセスの目標は、半導体基板１５と絶縁体層２０との界面５０で最大値を有する最終的な正味のドーパント濃度プロファイルを半導体基板１５およびエピタキシャル層３０の中に生成することである。また、最終的な正味のドーパント濃度プロファイルが、図１Ｃおよび図１Ｄに示された界面５０と接合４０との間の半導体基板１５およびエピタキシャル層３０の一部の範囲において、界面５０からの距離の増加と共に望ましくは単調に減少することも目標である（図１Ｃおよび図１Ｄに示すように、接合４０は前面側の素子４５を製造する間に生成される）。そのようなプロファイルは、光によって発生された電子を前面側の撮像素子４５に向けて駆動させる傾向がありこれらの電子を背面近傍に閉じ込めるのを最小限に抑える電界を半導体基板１５およびエピタキシャル層３０の中に生じさせる。
【００２０】
半導体基板と絶縁体層との界面５０において本明細書（下記）に開示した量のドーピング濃度を有する背面照射型デバイスにおいては、デバイスの量子効率が時間および入射光束に関して他の類似の撮像デバイスよりもより安定であることが見出された。これは、界面内の基本的にすべての電荷閉じ込め状態が、デバイスが照射される間に時間と共に徐々に充填されるのではなく、最初にドーパントによって充填され、充填されたままに維持されるためであろう。量子効率は、各入射光子または検出された粒子に対するデバイス内部で発生され撮像された電荷キャリアの平均数として定義されることができる。
【００２１】
図１Ｃを参照すると、いったんエピタキシャル層３０が成長されると、所望のドーパント・プロファイルを同時に生成させながら、１つまたは複数の撮像素子４５が半導体製造の知られた方法を使用して製造されることができる。これらの撮像素子は、電荷結合素子（ＣＣＤ）構成要素、ＣＭＯＳ撮像素子、フォトダイオード、アバランシェ・フォトダイオード、フォトトランジスタ、または任意の組合せの他の光電子デバイスを含む。素子４５は、知られたマスキング法を使用してエピタキシャル層３０の別の領域に製造されたＣＣＤ素子およびＣＭＯＳ素子を両方とも含むことができる。同様に、ＣＭＯＳトランジスタ（図示せず）、バイポーラ・トランジスタ（図示せず）、キャパシタ（図示せず）または抵抗（図示せず）などの他の電子部品が含まれることができる。様々な深さから成る１つまたは複数のｐ−ｎ接合４０が撮像素子４５の製造中に形成されることができる。
【００２２】
図１Ｄを参照すると、本プロセスの最後の工程はメカニカル基板２５の除去を含む。素子４５の製造が完成されると基板２５はもはや機械的安定性を提供することが必要とされない。また、メカニカル基板２５の除去は、検出されている放射（エマネーション）が背面側の半導体に到達することを可能にするためにも望ましいであろう。メカニカル基板２５の除去は、化学的エッチング、機械的研削、またはこれらの方法の組合せなどの方法によって達成されることができる。化学的エッチングを使用してメカニカル基板２５は絶縁体層２０を除去することなく選択的に除去されることが可能である。
【００２３】
別法として、メカニカル基板の残りの部分が、検出され撮像されている放射または粒子を少なくとも部分的に透過するのであれば、そのメカニカル基板２５の少なくとも一部分は所定の位置に残されてもよい（除去されない）。
【００２４】
メカニカル基板２５が完全に除去された場合には、絶縁体層２０は化学的または機械的方法、あるいはこれら２つを組合せた方法によって部分的にまたは全体的に除去されることができる。図１Ｄは部分的に除去された絶縁体層２２を示す。一実施形態では、絶縁体層２２は所定の範囲の波長を有する電磁波に対する反射防止コーティングとして作用させられ、それによってより多くの光子が半導体層１５、３０に到達し吸収されることが可能になる。これは、絶縁体層２０の厚さを、所定の波長範囲における反射を最小限にする厚さまで減少させることによって達成される。この厚さは、波長範囲およびこの波長範囲における層２０の材料の屈折率によって決定されることができる。これをどのように行うかの説明は薄膜の光学に関する任意の参考文献に見出すことができる。
【００２５】
一実施形態では、撮像素子４５および反射防止コーティング２２は、電磁スペクトルの紫外領域、たとえば約１００ナノメートルから４００ナノメートルの波長範囲で動作するように設計されることができる。別法として、素子４５はＸ線、ガンマ線、または可視域などの電磁スペクトルの他の領域で動作するように設計されてもよい。さらに別の実施形態で、素子４５は電子などの荷電粒子を検出するように設計されてもよい。撮像素子４５は、半導体領域１５および３０の中で固体と相互作用することができ電荷キャリアを生成することができる任意の形態の放射（エマネーション）を検出するように設計されてもよい。
【００２６】
上述のように、ドーピング・レベル、初期のドーピング・プロファイルおよび温度などの処理パラメータは、所望のドーピング・プロファイルを生じさせるように選択される。半導体処理では一般的であるが、エピタキシャル成長温度などの処理パラメータの値の選択は、プロセスならびに結果として生じるドーパント・プロファイルおよび内部の電界についてのコンピュータ・シミュレーションを行うことによってガイドされることが可能である。そのようなシミュレーションは、Ｔｅｃｈｎｏｌｏｇｙ  Ｍｏｄｅｌｉｎｇ  Ａｓｓｏｃｉａｔｅｓ社から市販されているＳＵＰＲＥＭなどのプロセス・シミュレーション・ソフトウェアを使用して実行されることができる。図２から図４は、発明のプロセスの一実施形態についての所望の正味ドーピング・プロファイルに関するコンピュータ・シミュレーションの結果を示す。これらの図において、さまざまな領域は図１に示した構造体の領域に以下のように対応する。
【００２７】
領域１５０はメカニカル基板２５に対応する。領域１３０は本実施形態ではシリコンの酸化物を備える絶縁体層２０に対応する。領域１２０は本実施形態ではシリコンを備える半導体基板１５に対応する。領域１００は本実施形態ではシリコンを備えるエピタキシャル層３０に対応する。番号１２５は界面５０に対応する。番号１１０は界面３５に対応する。
【００２８】
図２は、エピタキシャル層の成長前の半導体基板１２０内の初期のドーピング・プロファイル１３５を示す。本実施形態ではドーパントとしてホウ素が使用され、このホウ素は上述したドーパントを導入するための任意の方法によって半導体基板１２０の中に導入されることができる。初期のプロファイル１３５は、半導体基板１２０を通して均一であると仮定して、立方センチメートル当たり約３×１０１８個のキャリアから成る正味のｐ型濃度を有するホウ素のドーピング（言い換えると正味のｐ型ドーピング）によって生成された。
【００２９】
図３は、エピタキシャル層１００の成長後の正味の最終的なドーピング・プロファイル１４０を示す。本実施形態における正味のプロファイル１４０はｐ型であるが、別法として、プロファイルはｎ型であってもよい。上記で考察したように、半導体基板１２０の内部で出発したホウ素原子は、基本的に最終のプロファイル１４０となる分布を生成するようにエピタキシャル層１００の成長の間に該エピタキシャル層の中に拡散する。このシミュレートされたプロセスの実施形態におけるプロファイル１４０は所望の特徴を有しており、すなわち、このプロファイルは半導体基板と絶縁体層との界面１２５に最大値を有し、半導体基板１２０およびエピタキシャル層１００の範囲の中で界面１２５からの距離が増加するにつれて単調に減少している。
【００３０】
図４は、基本的にプロファイル全体を示すために、図３と同じドーピング・プロファイルをより大きな距離の目盛りの上に示す。界面１２５からのある距離において、プロファイルの単調に減少する部分１４０がバックグラウンド・ドーピング・レベル１４５とエピタキシャル層１００の中で交わっている。ドーピング・レベルは接合４０（図４には図示せず）までずっとこの値１４５のままである。正味のドーピング濃度１４０、１４５が界面１２５から距離が離れるに応じて増加しない限り、背面側６０に入射した波動または粒子によって半導体基板１２０またはエピタキシャル層１００の中に発生されたキャリアは、撮像素子４５に向けて駆動される傾向となり反対方向には駆動されないであろう。
【００３１】
図６は二次イオン質量分析法（ＳＩＭＳ）を使用して得られた実際のドーピング・プロファイルを示す。２つの曲線（３００、３２０）が示されている。曲線３００は距離に対するホウ素のドーピング濃度変動を示す。ホウ素濃度は左側の垂直軸に示される。右側の垂直軸に関連している曲線３２０は酸素濃度の指標であり、シリコン・メカニカル基板１５０Ａ、シリコン酸化物絶縁体層１３０Ａ、およびシリコン・エピタキシャル層１００Ａに対応する位置を確定する働きをする。図２〜図４におけるのと同様に垂直の破線はこれらの領域の境界を示す。
【００３２】
図５は、反射防止コーティング２２を伴った完成したラミネートされた撮像デバイス２５０の一実施形態を示す。薄いデバイスのために、十分に剛性のあるラミネーション層３４０が機械的安定性をもたらすために付加されることができる。図５に示した実施形態ではラミネーション層３４０はデバイスの前面側の上に示される。ラミネーション層３４０は、撮像素子４５および他の前面側構成部品の製造を終了した後でウェーハの前面側に接合剤で結合されることができる。別法として、ラミネーション層はデバイスの背面に結合されてもよい。ラミネーション層が背面照射型デバイスの背面に結合される場合には、ラミネーション層の材料と、ラミネーション層を結合させるために使用される任意の接合剤と、このラミネーション層とデバイスの背面との間の任意の他の材料とは、検出される放射２００に対して透明でなければならず、検出される放射２００によって劣化されないものでなければならない。
【００３３】
波動または粒子２００は、撮像素子４５が製造されているエピタキシャル層３０の面とは反対側の反射防止コーティングの面６０の上に入射する。それゆえに図５は背面照射型デバイスを示している。図５の右側には図４に示したドーピング・プロファイル１４０、１４５を再現したものがあり、したがって、半導体基板１５およびエピタキシャル層３０内のドーピング濃度を示している。
【００３４】
本発明は特定の実施形態を参照して本明細書で例示され説明されているけれども、本発明は示された本詳細説明に限定されることは意図されない。そうではなく、さまざまな変更形態が特許請求の範囲の均等物の範囲および領域内で本発明から逸脱することなく本詳細説明の中に作られることができる。
【図面の簡単な説明】
【００３５】
【図１Ａ】背面照射型撮像デバイスをＵＴＳＯＩ基板上に製造するプロセスの一実施形態を示す図である。
【図１Ｂ】背面照射型撮像デバイスをＵＴＳＯＩ基板上に製造するプロセスの一実施形態を示す図である。
【図１Ｃ】背面照射型撮像デバイスをＵＴＳＯＩ基板上に製造するプロセスの一実施形態を示す図である。
【図１Ｄ】背面照射型撮像デバイスをＵＴＳＯＩ基板上に製造するプロセスの一実施形態を示す図である。
【図２】半導体基板内の初期のドーピング・プロファイルを示す図である。
【図３】エピタキシャル層の成長の後のドーピング・プロファイルを示す図である。
【図４】図３のドーピング・プロファイルをより大きな距離の目盛り上に示す図である。
【図５】プロセスの一実施形態から得られた完成したデバイス構造体および関連するドーピング・プロファイルを示す図である。
【図６】ＳＩＭＳにより得られた実際のドーピング・プロファイルを示す図である。
【図１Ａ】
2008530801.tif 000003
【図１Ｂ】
2008530801.tif 000004
【図１Ｃ】
2008530801.tif 000005
【図１Ｄ】
2008530801.tif 000006
【図２】
2008530801.tif 000007
【図３】
2008530801.tif 000008
【図４】
2008530801.tif 000009
【図５】
2008530801.tif 000010
【図６】
2008530801.tif 000011
【手続補正書】
【提出日】平成20年5月30日(2008.5.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メカニカル基板と、
絶縁体層と、
ドープされた半導体基板と、
を備えた基板の上にエピタキシャル層を成長させる工程であって、前記エピタキシャル層は前記ドープされた半導体基板の上に成長され、エピタキシャル成長プロセスによりドーパントを前記ドープされた半導体基板から前記エピタキシャル層の中に拡散させる、工程と、
１つまたは複数の撮像素子を前記エピタキシャル層の中に製造する工程と、
を含む背面照射型半導体撮像デバイスの製造方法。
【請求項２】
前記メカニカル基板の少なくとも一部分を除去する工程をさらに含む請求項１に記載の方法。
【請求項３】
１つまたは複数の撮像素子を前記エピタキシャル層の中に製造する前記工程は、前記エピタキシャル層の表面に近接して接合を製造する１つまたは複数の工程を含み、前記エピタキシャル層の前記表面は前記半導体基板と前記エピタキシャル層との境界の反対側にある請求項１に記載の方法。
【請求項４】
前記エピタキシャル層の中に１つまたは複数の撮像素子を製造する前記工程が完了した際に、前記半導体基板および前記エピタキシャル層の中の正味のドーパント濃度プロファイルが、前記ドープされた半導体基板と前記絶縁体層との界面で最大値を有し、前記界面と前記接合との間の前記ドープされた半導体基板および前記エピタキシャル層の一部の範囲において前記界面からの距離が増加するにつれて単調に減少するプロファイルになるように、前記ドープされた半導体基板を形成するために半導体基板の中に１つまたは複数のドーパントを導入する工程をさらに含む請求項３に記載の方法。
【請求項５】
１つまたは複数のドーパントを導入する前記工程は、ドーパントを前記半導体基板と前記絶縁体層との界面とは反対側の前記半導体基板の表面を通して前記半導体基板に加える工程を含み、前記エピタキシャル層の中に１つまたは複数の撮像素子を製造する前記工程が完了した際に、前記ドープされた半導体基板および前記エピタキシャル層の中の正味のドーパント濃度プロファイルが、前記半導体基板と前記絶縁体層との前記界面で最大値を有し、前記界面と前記接合との間の前記ドープされた半導体基板および前記エピタキシャル層の一部の範囲において前記界面からの距離が増加するにつれて単調に減少するプロファイルになるように、前記ドーパントは前記ドープされた半導体基板の中に十分な濃度でおよび十分な距離にわたって加えられる請求項４に記載の方法。
【請求項６】
前記メカニカル基板の全面的な除去に続いて前記絶縁体層の少なくとも一部分を除去する工程をさらに含む請求項２に記載の方法。
【請求項７】
前記絶縁体層の少なくとも一部分を除去する前記工程により、所定の波長範囲にわたって電磁放射に対する反射防止コーティングとして機能するような厚さを有する残留絶縁体層が得られる請求項６に記載の方法。
【請求項８】
絶縁体層と、
前記絶縁体層との界面を有する半導体基板と、
前記半導体基板の上にエピタキシャル成長によって成長されたエピタキシャル層と、
前記エピタキシャル層の表面に近接した前記エピタキシャル層内の１つまたは複数の撮像素子であって、前記表面は前記半導体基板と前記絶縁体層との前記界面とは反対側にあり、前記エピタキシャル層の中に接合を備えた１つまたは複数の撮像素子と、
を備え、
前記半導体基板および前記エピタキシャル層は、前記半導体基板と前記絶縁体層との前記界面で最大値を有し、前記界面と前記接合との間の前記半導体基板および前記エピタキシャル層の一部分の範囲において前記界面からの距離が増加するにつれて単調に減少する正味のドーピング濃度を示す、所定の波長範囲にわたって動作するように構成された背面照射型半導体撮像デバイス。
【請求項９】
前記半導体基板と前記絶縁体層との前記界面におけるドーピング濃度が、前記デバイスの量子効率を時間および入射光束に関して安定化させるのに十分高い請求項８に記載の撮像デバイス。
【請求項１０】
前記絶縁体層は、前記所定の波長範囲にわたって反射防止コーティングとして機能するように選択された厚さを有する請求項８に記載の撮像デバイス。
【請求項１１】
絶縁体層と、
前記絶縁体層との界面を有する半導体基板と、
前記半導体基板の上にエピタキシャル成長によって成長されたエピタキシャル層と、
前記エピタキシャル層の表面に近接した前記エピタキシャル層内の１つまたは複数の撮像素子であって、前期表面は前記半導体基板と前記絶縁体層との前記界面とは反対側にあり、前期エピタキシャル層の中に複数の接合を備えた１つまたは複数の撮像素子とを備え、
前記半導体基板および前記エピタキシャル層は、前記半導体基板と前記絶縁体層との前記界面で最大値を有し、前記界面と前記接合との間の前記半導体基板および前記エピタキシャル層の一部分の範囲において前記界面からの距離が増加するにつれて前記基板とエピタキシャル層内の距離による変化の所定の平均率より大きいまたは等しい割合で単調に減少する正味のドーピング濃度を示す、所定の波長範囲にわたって動作するように構成された背面照射型半導体撮像デバイス。
【請求項１２】
正味のドーピング濃度は１．０Ｅ１９/ｃｍ3より大きい値から前記界面からの所定の距離内で前記エピタキシャル層の前記キャリア濃度の真性値まで単調に減少する請求項１１に記載の撮像デバイス。
【請求項１３】
前記界面からの所定の距離は前記エピタキシャル層の表面である請求項１２に記載の撮像デバイス。
【請求項１４】
前記正味のドーピング濃度はおおよそ３ミクロンまたはより少ない距離内で１．０Ｅ１９/ｃｍ3より大きい値から５．０Ｅ１２/ｃｍ3より少ない値まで単調に減少する請求項１１に記載の撮像デバイス。
【請求項１５】
前記半導体基板と前記絶縁体層との前記界面におけるドーピング濃度が、前期デバイスの量子効率を時間および入射光束に関して安定化させるのに十分高い請求項１１に記載の撮像デバイス。
【請求項１６】
前記絶縁体層は、前記所定の波長範囲にわたって反射防止コーティングとして機能するように選択された厚さを有する請求項１１に記載の撮像デバイス。
【請求項１７】
所定の波長範囲にわたって電磁放射に対する反射防止コーティングとして機能する前記半導体基板の反対側にある前記絶縁層上に置かれる少なくとも１つの材料の層をさらに含む請求項１１に記載の撮像デバイス。
【請求項１８】
絶縁体層と、
前記絶縁体層との第１の界面を有する半導体基板と、
前記半導体基板の上にエピタキシャル成長によって成長されたエピタキシャル層が、前記半導体基板と前記エピタキシャル層の間の第２の界面を有し、
前記エピタキシャル層の表面に近接した前記エピタキシャル層内で製造された１つまたは複数の撮像素子であって、前記表面は前記第１の界面とは反対側にあり、前記エピタキシャル層の中に複数の接合を備えた１つまたは複数の撮像素子とを備え、
前記半導体基板および前記エピタキシャル層は、前記第１の界面で最大値を有し、前記第１の界面から前記第２の界面までの距離が増加するにつれて単調に減少する正味のドーピング濃度を示す、前記正味のドーピング・プロファイルは、前記第１の界面と前記第２の界面の間の前記半導体内に第１の平均スロープと前記第２の界面と前記接合の間の第２の平均スロープを有する、所定の波長範囲にわたって動作するように構成された背面照射型半導体撮像デバイス。
【請求項１９】
前記半導体基板と前期絶縁体層との前記界面におけるドーピング濃度が、前記デバイスの量子効率を時間および入射光束に関して安定化させるのに十分高い請求項１８に記載の撮像デバイス。
【請求項２０】
前記絶縁体層は、前記所定の波長範囲にわたって反射防止コーティングとして機能するように選択された厚さを有する請求項１８に記載のデバイス。
【請求項２１】
所定の波長範囲にわたって電磁放射に対する反射防止コーティングとして機能する前記半導体基板の反対側にある前記絶縁層上に置かれる少なくとも１つの材料の層をさらに含む請求項１８に記載の撮像デバイス。
【国際調査報告】
2008530801.tif 000012