(57)【要約】【課題】負荷側で短絡が発生した場合に、短絡電流による故障の発生を低減することができるができる短絡保護回路、電源回路及び電源装置を提供する。【解決手段】ＦＥＴ３０をオンすることにより負荷に駆動電圧を供給する電源回路１０の短絡保護回路１３は、電源回路１０に負荷を接続する電源供給ライン６２にダイオード４５１を直列に接続し、ダイオード４５１のアノード−カソード間の電位差に基づいてＦＥＴ３０をオフに切り替える。【選択図】図２
2015136234.tif 000002
【特許請求の範囲】
【請求項１】
第１スイッチング素子をオンすることにより負荷に駆動電圧を供給する電源回路の短絡保護回路であって、
前記電源回路に前記負荷を接続する電源ラインに検出用素子を直列に接続し、前記検出用素子の両端電圧に基づいて前記第１スイッチング素子をオフに切り替えること、
を特徴とする短絡保護回路。
【請求項２】
前記検出用素子として前記電源ラインに順方向に挿入されるダイオードと、
前記ダイオードの順方向電圧を検出する短絡検出回路と、を備え、
前記短絡検出回路により検出される検出電圧が所定の値以上になった場合に、前記第１スイッチング素子をオフ状態に切り替えること、
を特徴とする請求項１記載の短絡保護回路。
【請求項３】
前記短絡検出回路は、前記ダイオードのアノード及びカソードに接続される第２スイッチング素子を備え、前記第２スイッチング素子のオン出力により前記第１スイッチング素子をオフ状態に切り替える構成を有し、
前記ダイオードの順方向電圧が前記所定の値以上になった場合に、前記第２スイッチング素子がオンとなるよう設定されたこと、
を特徴とする請求項２記載の短絡保護回路。
【請求項４】
前記ダイオードのアノード−カソード間に前記第２スイッチング素子と直列に接続される素子を備え、
前記素子は、前記第２スイッチング素子の閾値電圧と前記素子の電圧降下との和が前記所定の値となるよう選択されたこと、を特徴とする請求項３記載の短絡保護回路。
【請求項５】
前記第２スイッチング素子の出力をラッチするラッチ回路と、
前記ラッチ回路のラッチ出力に従って前記第１スイッチング素子のオン、オフを制御する第３スイッチング素子と、を備えること、
を特徴とする請求項４記載の短絡保護回路。
【請求項６】
前記所定の値は、前記負荷の動作電流が前記ダイオードに流れる場合の順方向電圧と、前記負荷の短絡により前記ダイオードに短絡電流が流れる場合の前記ダイオードの順方向電圧との間の電圧値に設定されること、を特徴とする請求項２から５のいずれかに記載の短絡保護回路。
【請求項７】
電源と負荷との間に設けられた平滑コンデンサーへの充電電流を制限する電界効果トランジスターと、コンデンサーと抵抗素子とを有し、当該コンデンサーと当該抵抗素子に基づく時定数により変化するゲート電圧を前記電界効果トランジスターのゲート端子に与える時定数回路と、前記ゲート電圧が前記電界効果トランジスターのゲート閾値電圧を超えた場合に前記時定数回路のコンデンサーに接続され、当該コンデンサーを放電させ、前記ゲート電圧の上昇を抑えるゲート電圧抑制回路と、を備える突入電流抑制回路と、
前記突入電流抑制回路に前記負荷を接続する電源ラインに検出用素子を直列に接続し、前記検出用素子の両端電圧に基づいて前記電界効果トランジスターをオフに切り替える短絡保護回路と、
を備えることを特徴とする電源回路。
【請求項８】
電源と、
負荷と前記電源との間に設けられる平滑コンデンサーと、
請求項７に記載の電源回路と、
を備えることを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、短絡保護回路、電源回路及び電源装置に関する。
【背景技術】
【０００２】
電源から供給される電圧のリップルを除去する大容量の平滑コンデンサーを負荷の前段に設ける場合、電源投入時に平滑コンデンサーに定常時よりも大きな電流値の突入電流が流れることが知られている。この突入電流の流入を防止する回路として、例えば、特許文献１に開示の突入電流防止回路が知られている。特許文献１記載の突入電流防止回路は、電源投入直後にＦＥＴのオン抵抗が高い状態となって電流を制限し、平滑コンデンサーの充電が完了するとＦＥＴのオン抵抗が低下して、負荷に電流が供給されるようになる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−４５９５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記従来の突入電流防止回路を介して電力の供給を受ける負荷側で、短絡が発生した場合、通常の電力供給状態では、例えば負荷側のマイコン等の制御により短絡を検出して電源を遮断できる。しかしながら、電源投入直後の突入電流防止回路によりスイッチング素子であるＦＥＴのオン抵抗が高い状態で、負荷側の短絡が発生すると、突入電流防止回路に搭載されたスイッチング素子に短絡電流が瞬間的に流れ、スイッチング素子が故障してしまう場合がある。例えば、突入電流防止回路の出力に負荷を接続するためのプラグ受けに、異なる規格の接続プラグ等の導体が挿入され、この状態で電源がオンにされた場合に、電源とグランド間の短絡が発生する。この場合、突入電流防止回路が電流を抑制しているため、負荷側の制御により短絡を検出できなかった。
【０００５】
本発明は上述した事情に鑑みてなされたものであり、負荷側で短絡が発生した場合に、短絡電流による故障の発生を低減することができる短絡保護回路、電源回路及び電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明は、第１スイッチング素子をオンすることにより負荷に駆動電圧を供給する電源回路の短絡保護回路であって、前記電源回路に前記負荷を接続する電源ラインに検出用素子を直列に接続し、前記検出用素子の両端電圧に基づいて前記第１スイッチング素子をオフに切り替えること、を特徴とする。
本発明によれば、検出用素子の両端電圧に基づいて、電源回路から負荷に流れる電流が過大となったことを検出して、負荷への駆動電圧の供給を止めることができる。このため、負荷側の短絡を速やかに検出することができ、短絡電流による故障の発生を低減することができる。
【０００７】
また、本発明は、上記短絡保護回路であって、前記検出用素子として前記電源ラインに順方向に挿入されるダイオードと、前記ダイオードの順方向電圧を検出する短絡検出回路と、を備え、前記短絡検出回路により検出される検出電圧が所定の値以上になった場合に、前記第１スイッチング素子をオフ状態に切り替えること、を特徴とする。
この構成によれば、ダイオードの順方向電圧が所定の値以上となったことを検出することにより、電源回路から負荷に流れる電流が過大となったことを速やかに検出し、負荷への電源電圧の供給を止めることができる。
【０００８】
また、本発明は、上記短絡保護回路であって、前記短絡検出回路は、前記ダイオードのアノード及びカソードに接続される第２スイッチング素子を備え、前記第２スイッチング素子のオン出力により前記第１スイッチング素子をオフ状態に切り替える構成を有し、前記ダイオードの順方向電圧が前記所定の値以上になった場合に、前記第２スイッチング素子がオンとなるよう設定されたこと、を特徴とする。
本発明によれば、ダイオードの順方向電圧が所定の値以上となった場合にオンに切り替わるスイッチング素子を用いて、電源回路から負荷に流れる電流が過大となったことを速やかに検出して出力できる。また、ダイオードの順方向電圧が所定の値以上となった場合にスイッチング素子の閾値電圧以上となるよう設定することで、シンプルな回路構成によって、負荷に流れる電流が過大となったことを速やかに検出できる。
【０００９】
また、本発明は、上記短絡保護回路であって、前記ダイオードのアノード−カソード間に前記第２スイッチング素子と直列に接続される素子を備え、前記素子は、前記第２スイッチング素子の閾値電圧と前記素子の電圧降下との和が前記所定の値となるよう選択されたこと、を特徴とする。
本発明によれば、素子の電圧降下を適切に選択することで、ダイオードの順方向電圧が所定の値以上となった場合にスイッチング素子の閾値電圧以上となる構成を、容易に実現できる。
【００１０】
また、本発明は、上記短絡保護回路であって、前記第２スイッチング素子の出力をラッチするラッチ回路と、前記ラッチ回路のラッチ出力に従って前記第１スイッチング素子のオン、オフを制御する第３スイッチング素子と、を備えること、を特徴とする。
本発明によれば、電源回路から負荷に流れる電流が収束しても、負荷への電源電圧の供給を継続して止めることができる。これにより、短絡が確実に解消されるまで電源電圧の供給を停止し、短絡電流による故障をより確実に防止できる。
【００１１】
また、本発明は、上記短絡保護回路であって、前記所定の値は、前記負荷の動作電流が前記ダイオードに流れる場合の順方向電圧と、前記負荷の短絡により前記ダイオードに短絡電流が流れる場合の前記ダイオードの順方向電圧との間の電圧値に設定されること、を特徴とする。
本発明によれば、負荷が動作中であって短絡が発生していない場合に、安定して負荷に電源電圧を供給できる。
【００１２】
また、上記目的を達成するために、本発明の電源回路は、電源と負荷との間に設けられた平滑コンデンサーへの充電電流を制限する電界効果トランジスターと、コンデンサーと抵抗素子とを有し、当該コンデンサーと当該抵抗素子に基づく時定数により変化するゲート電圧を前記電界効果トランジスターのゲート端子に与える時定数回路と、前記ゲート電圧が前記電界効果トランジスターのゲート閾値電圧を超えた場合に前記時定数回路のコンデンサーに接続され、当該コンデンサーを放電させ、前記ゲート電圧の上昇を抑えるゲート電圧抑制回路と、を備える突入電流抑制回路と、前記突入電流抑制回路に前記負荷を接続する電源ラインに検出用素子を直列に接続し、前記検出用素子の両端電圧に基づいて前記電界効果トランジスターをオフに切り替える短絡保護回路と、を備えることを特徴とする。
本発明によれば、突入電流抑制回路により、ゲート電圧抑制回路がコンデンサーに接続されて当該コンデンサーを放電するので、電源投入時における電界効果トランジスターのゲート電圧を、ゲート閾値電圧程度に維持して、平滑コンデンサーに流れる突入電流のピークを低い値に抑える。そして、負荷側の短絡により、突入電流抑制回路から負荷に過大な電流が流れた場合に、検出用素子の両端電圧に基づいて過大な電流を検出して、負荷への駆動電圧の供給を止めることができる。このため、負荷接続時の突入電流の影響を抑え、かつ、負荷側に短絡が発生した場合に速やかに短絡を検出でき、短絡電流による故障の発生を低減することができる。
【００１３】
また、本発明の電源装置は、電源と、負荷と前記電源との間に設けられる平滑コンデンサーと、上記電源回路と、を備えることを特徴とする。
この構成によれば、突入電流抑制回路によって突入電流を効果的に抑えることが可能で、かつ、負荷側に短絡が発生した場合に短絡電流による故障の発生を低減することが可能な、電源装置を提供できる。
【発明の効果】
【００１４】
本発明によれば、負荷側で短絡が発生した場合の短絡電流による故障の発生を低減する効果を奏する。
【図面の簡単な説明】
【００１５】
【図１】電源装置の構成例を示す図である。
【図２】突入電流抑制回路及び短絡保護回路の構成例を示す回路図である。
【図３】コンデンサー電源投入直後の各部の電圧変化を示す図である。
【図４】突入電流抑制回路のコンデンサー作用を示す説明図である。
【図５】ダイオードの順方向電圧降下特性の例を示す図表である。
【図６】突入電流抑制回路及び短絡保護回路の別の構成例を示す回路図である。
【図７】突入電流抑制回路及び短絡保護回路の別の構成例を示す回路図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照して本発明の実施形態について説明する。
図１に、電源装置１の構成の一例を示す。電源装置１は、電源７と、スイッチ３と、電源回路１０とを備える。電源回路１０は、突入電流抑制回路１１と、短絡保護回路１３とを備える。
本実施形態では、電源装置１がプリンター５に内蔵され、プリンター５が備えるプリンターユニット６の各部に駆動電圧を供給する構成を例に挙げる。プリンターユニット６は、印刷媒体（ロール紙等）に文字や画像を印刷する印刷ヘッド、印刷媒体を搬送する搬送機構、印刷媒体をカットするカッターユニット等の図示しない構成を有する。プリンターユニット６は、各種の電子部品を備え、電源装置１に対する電気的な負荷となる回路である。具体的には、プリンターユニット６が備える印刷ヘッド、搬送機構を構成する搬送モーター、及びカッターユニットのカッター駆動モーター、及び、各種の制御回路が、電源装置１の駆動電圧によって駆動される。
【００１７】
電源装置１とプリンターユニット６は、例えば、プリンター５の筐体内部において別の基板に実装されている。電源装置１とプリンターユニット６とは、プリンター５の内部において電源回路１０の出力端子１２を介して電気的に接続されている。
また、プリンター５は、外部装置を接続するコネクター１４を備えている。コネクター１４は、キャッシュドロアー１５を接続する端子であり、例えばＲＪ規格のプラグ受けで構成される。キャッシュドロアー１５は、コネクター１４に差し込み可能な接続プラグ１６を有し、接続プラグ１６をコネクター１４に差し込むことにより、電源回路１０と、キャッシュドロアー１５が備えるソレノイドコイル１０２とが接続される。
電源回路１０は、出力端子１２に接続されたプリンターユニット６、及び、コネクター１４を介して接続されたキャッシュドロアー１５に、駆動電圧となる直流の電圧（例えば、２４Ｖ）を出力する。
【００１８】
突入電流抑制回路１１とプリンターユニット６との間には平滑コンデンサー（平滑キャパシター）９が接続される。平滑コンデンサー９は、プリンターユニット６の入力ラインとアースとを接続し、入力コンデンサーとして機能する。すなわち、平滑コンデンサー９は、電源装置１が出力する電力を蓄積し、また電源装置１の電圧からリップルを除去して後段のプリンターユニット６を入力サージ電圧から保護する。平滑コンデンサー９の容量は、入力コンデンサーとして要求される電気的な仕様に応じて決定される。このプリンター５では、電源装置１が出力する電圧が多少降下した場合でも、駆動モーター等の電気部品の動作に要する電力を維持可能にする大きな容量（例えば、数千μＦ）が平滑コンデンサー９に要求されており、電解コンデンサーが好適に用いられる。
【００１９】
キャッシュドロアー１５は、箱形の本体に、硬貨や紙幣等の現金を保管するドロアーを引き出し可能に備えた装置である。キャッシュドロアー１５は、ドロアーを本体から突出させるバネ等の付勢部材（図示略）と、ドロアーを本体に係止するロック機構（図示略）とを備える。キャッシュドロアー１５のロック機構はソレノイドコイル１０２を備え、ソレノイドコイル１０２に通電されると、ロックピン（図示略）が移動し、ロックが解除される構成となっている。上述のように接続プラグ１６がコネクター１４に接続されると、プリンターユニット６が備えるマイコン等の制御回路により、ソレノイドコイル１０２への通電オン／オフが切り替えられる。つまり、プリンターユニット６の制御回路の制御によって、電源回路１０の駆動電圧をソレノイドコイル１０２に通電することにより、キャッシュドロアー１５が開かれる。
【００２０】
電源７は、例えば、商用電源（図示せず）から供給される交流電力を直流電力に変換する電力変換装置を備え、直流電圧を出力する。スイッチ３は、電源７と出力端子１２及び／又はコネクター１４との間に介挿された常開接点である。プリンター５を使用するオペレーターの操作によりスイッチ３が閉成（スイッチオン）することで、電源７が電源回路１０に電気的に接続され、電源回路１０により出力端子１２及びコネクター１４に電圧が出力される。
突入電流抑制回路１１は、スイッチ３が閉成してプリンターユニット６やキャッシュドロアー１５に電源が投入されたときに、平滑コンデンサー９に流れる突入電流の電流値を抑える回路である。突入電流抑制回路１１は、電源７と平滑コンデンサー９との間に設けられている。
【００２１】
短絡保護回路１３は、正規の接続プラグ（例えば、接続プラグ１６）以外の導体がコネクター１４に挿入され、駆動電圧とグランド間の短絡が発生した場合に、短絡電流による突入電流抑制回路１１の故障を防止、或いは故障の低減を図るための回路である。図１に示すように、短絡保護回路１３は突入電流抑制回路１１を含んで構成され、この突入電流抑制回路１１を利用して、短絡発生時に電源供給を停止する。
コネクター１４は、上述のように例えば箱形の接続プラグ１６を挿入可能なプラグ受けであるため、棒状の物体を差し込み可能である。コネクター１４内には、キャッシュドロアー１５の回路に電気的に接続される複数の導体片が配置され、各々の導体片は、電源回路１０が電圧を出力する接点１０４（図２）や、接地端子に接続されている。コネクター１４に、接続プラグ１６とは異なる形状のプラグ（例えば、ＵＳＢ  Ｂコネクター）や金属棒等の異物が差し込まれた場合、これらの異物の表面に導体が存在すると、この導体がコネクター１４内の複数の導体片を導通させる。これにより、電源回路１０が電圧を出力する接点が短絡により接地され、突入電流抑制回路１１に過大な電流が流れる。短絡保護回路１３は、コネクター１４内の導体片の短絡が発生した場合に、突入電流抑制回路１１に流れる電流を速やかに遮断し、突入電流抑制回路１１の故障防止または故障低減を図る。
【００２２】
次に、図２を参照しながら突入電流抑制回路１１及び短絡保護回路１３の詳細について説明する。まず、突入電流抑制回路１１について説明する。
突入電流抑制回路１１は、電界効果トランジスター（以下、ＦＥＴという）３０（第１スイッチング素子）と、時定数回路１７と、ゲート電圧抑制回路１８とを備えている。ＦＥＴ３０は、Ｐ型の電界効果トランジスターであり、ＭＯＳ（金属酸化膜型）が用いられ、電源回路１０の電源供給ライン６２に平滑コンデンサー９と直列に接続されている。具体的には、ＦＥＴ３０は、ソースを電源７の高電位側に、ドレインを平滑コンデンサー９に接続されている。ＦＥＴ３０のドレインに、ゲート・ソース間電圧（以下、ゲート電圧Ｖｇｓとする）に応じたドレイン電流Ｉｄを操作することにより、平滑コンデンサー９を充電するスイッチング素子である。なお、ここでは、電源７の低電位側は、アースに接続されている。
【００２３】
時定数回路１７は、ＦＥＴ３０にゲート電圧Ｖｇｓを与える回路であり、ＣＲ時定数回路２０と、抵抗２１とを有している。
ＣＲ時定数回路２０は、コンデンサー（キャパシター）２３と、抵抗２５とを備え、コンデンサー２３がＦＥＴ３０のソース・ゲート間を接続し、抵抗２５が、ＦＥＴ３０のゲートとアース間を接続している。ＣＲ時定数回路２０は、電源投入時すなわちスイッチ３の閉成時、コンデンサー２３の容量と抵抗２５の値とによって決まる時定数でコンデンサー２３の充電電圧を漸増させて、充電電圧の急激な上昇を抑え、コンデンサー２３の充電電圧がＦＥＴ３０のゲート電圧Ｖｇｓとして与えられる。
また、抵抗２１は、コンデンサー２３に並列に接続されており、抵抗２１と抵抗２５が、電源７の電圧を分圧する。この抵抗２１の両端電圧がコンデンサー２３の充電電圧、すなわちＦＥＴ３０のゲート電圧Ｖｇｓの電圧の最大値を規定する。
【００２４】
ゲート電圧抑制回路１８は、ＣＲ時定数回路２０によって印加されるゲート電圧Ｖｇｓがゲート閾値電圧Ｖｇｓｔｈを超えた場合に、ＣＲ時定数回路２０のコンデンサー２３を放電させることで当該コンデンサー２３の充電電圧の上昇を抑え、ゲート電圧Ｖｇｓをゲート閾値電圧Ｖｇｓｔｈの近傍の電圧に維持する回路である。
具体的には、このゲート電圧抑制回路１８は、スイッチング素子としてのバイポーラトランジスター３３（第３スイッチング素子）と、スイッチ制御回路３５とを備えている。
バイポーラトランジスター３３は、ＰＮＰ型のトランジスターであり、そのエミッター３３Ｅ、及びコレクター３３Ｃをコンデンサー２３の高電位側、及び低電位側に接続して設けられている。すなわち、バイポーラトランジスター３３がオンすることで、時定数回路１７のコンデンサー２３の高電位側と低電位側が接続され、これにより当該コンデンサー２３が放電される。コンデンサー２３の放電が開始されると、電源７の電源電流の流入に伴う充電電圧の上昇が抑制されることから、ゲート電圧Ｖｇｓの上昇も抑えられて略一定の電圧値に維持されることとなる。
【００２５】
スイッチ制御回路３５は、バイポーラトランジスター３３のオン／オフを制御する回路であり、ゲート電圧Ｖｇｓがゲート閾値電圧Ｖｇｓｔｈを超えてＦＥＴ３０にドレイン電流Ｉｄが流れたときにバイポーラトランジスター３３をオンする。バイポーラトランジスター３３がオンすることで、上述の通り、ゲート電圧Ｖｇｓの上昇が抑制され、ゲート電圧Ｖｇｓがそのときの電圧、すなわちゲート閾値電圧Ｖｇｓｔｈの近傍に維持されることとなる。
スイッチ制御回路３５の構成について詳述すると、スイッチ制御回路３５は、スイッチング素子としてのバイポーラトランジスター３９と、バイアス抵抗４９と、抵抗５１と、放電作動抵抗回路３７とを備えている。
バイポーラトランジスター３９は、ＮＰＮ型のトランジスターである。時定数回路４１は、ＦＥＴ３０のドレインとアースとの間に接続され、ＦＥＴ３０がオンしたときに抵抗４９に流れる電流Ｉ２によりバイポーラトランジスター３９のオン電圧を生成し、当該バイポーラトランジスター３９にベース電流が流れる。抵抗５１は、入力抵抗である。
この構成により、バイポーラトランジスター３９は、ＦＥＴ３０にドレイン電流Ｉｄが流れている間、バイアス抵抗４９のオン電圧が印加されることでオンするスイッチとして機能する。上記バイポーラトランジスター３３は、このバイポーラトランジスター３９のスイッチに連動してオン／オフし、ＦＥＴ３０にドレイン電流Ｉｄが流れている間に亘りオンする。
【００２６】
具体的には、ＰＮＰ型のバイポーラトランジスター３３のベース３３Ｂは、電源回路１０の入力ライン（コンデンサー２３の高電位側）６１にバイアス抵抗４３を介して接続されている。また、このベース３３Ｂは、上記バイポーラトランジスター３９を介してアースに接続されており、このバイポーラトランジスター３９がオンすると、ベース３３Ｂに加わる電位が下がってオンする。上述の通り、バイポーラトランジスター３９は、ＦＥＴ３０にドレイン電流Ｉｄが流れている間に亘りオンし、その間、時定数回路１７のコンデンサー２３が継続して放電されることとなる。
このゲート電圧抑制回路１８では、ＦＥＴ３０から電解コンデンサー９の充電電流が流れたときにオンとなってコンデンサー２３を放電させるスイッチング素子には、上述の通り、バイポーラトランジスター３３、３９が用いられている。これらバイポーラトランジスター３３、３９は、一般にＦＥＴよりもオン電圧が低いことから、ＦＥＴ３０にドレイン電流Ｉｄが流れたときに、ＦＥＴを用いた場合に比べて早いタイミングでオンしてコンデンサー２３の放電を開始でき、突入電流抑制の立ち上がりを十分に早くできる。
【００２７】
放電作動抵抗回路３７は、バイポーラトランジスター３３のバイアス抵抗４３とベース電流制限抵抗４５とを備える。バイアス抵抗４３は、電源回路１０の入力ライン（高電位側）６１とバイポーラトランジスター３３のベース３３Ｂに接続され、ベース電流制限抵抗４５はベース３３Ｂとスイッチ制御回路３５のバイポーラトランジスター３９のコレクター側に接続される。動作中、バイアス抵抗４３にはバイポーラトランジスター３３のベース・エミッター間電圧（約０．６Ｖ）が印加され、ベース電流制限抵抗４５には電源電圧からバイポーラトランジスター３３のベース・エミッター間電圧（約０．６Ｖ）とバイポーラトランジスター３９のコレクター・エミッター間飽和電圧を差し引いた電圧が印加される。
【００２８】
コンデンサー１９は、ドレイン電流Ｉｄによる平滑コンデンサー９の充電完了に伴ってスイッチ制御回路３５の動作を停止するための回路であり、ＦＥＴ３０のドレインとスイッチ制御回路３５のバイアス抵抗４９間に接続される。これにより、コンデンサー１９とバイアス抵抗４９を直列に接続した直列ＣＲ回路である時定数回路４１が、平滑コンデンサー９と並列に接続される。
電源投入時には、ＦＥＴ３０のドレイン電流Ｉｄがコンデンサー１９と平滑コンデンサー９に分かれて充電電流Ｉｆ、Ｉｅとして流れ込み、コンデンサー１９及び平滑コンデンサー９が充電される。この充電中には、コンデンサー１９の後段のスイッチ制御回路３５に充電電流Ｉｆが流れ、充電電流Ｉｆによりスイッチ制御回路３５が作動する。具体的には、充電電流Ｉｆは、スイッチ制御回路３５の抵抗５１を流れる電流Ｉ１とバイアス抵抗４９を流れる電流Ｉ２に分流され、電流Ｉ２がバイアス抵抗４９を流れることでバイポーラトランジスター３９のオン電圧が発生し、バイポーラトランジスター３９がオンする。
【００２９】
平滑コンデンサー９が満充電に達したときには、コンデンサー１９の充電電流Ｉｆも停止することから、スイッチ制御回路３５への電流が停止する。これにより、スイッチ制御回路３５のバイアス抵抗４９を流れる電流Ｉ２も停止することから、バイポーラトランジスター３９がオフし、スイッチ制御回路３５の動作が停止する。
スイッチ制御回路３５の停止（バイポーラトランジスター３９のオフ）に伴い、コンデンサー２３を放電させているバイポーラトランジスター３３もオフし、当該コンデンサー２３の放電が停止する。このコンデンサー２３の放電の停止により、コンデンサー２３の充電電圧が上昇し、上記抵抗２１、２５によって電源７の電圧を分圧した値に達し、この充電電圧がゲート電圧ＶｇｓとしてＦＥＴ３０に印加される。
【００３０】
また、平滑コンデンサー９に並列に接続された時定数回路４１は、平滑コンデンサー９の充電時には、コンデンサー１９の容量とバイアス抵抗４９の値によって決まる時定数にしたがって平滑コンデンサー９の充電電圧を漸増する。したがって、この時定数回路４１の時定数を調整することで、平滑コンデンサー９の満充電に達するまでの時間を調整できるため、電源投入からスイッチ制御回路３５の動作が停止するまでの時間、すなわち突入電流を抑制する時間が可変できる。
【００３１】
ここで、時定数回路４１を構成するバイアス抵抗４９には、抵抗５１が接続されており、正確には、この抵抗５１の成分も時定数に影響を与える。しかしながら、抵抗５１を流れる電流Ｉ２は、バイポーラトランジスター３９、３３がオンしている場合、抵抗５１の値にかかわらず、略一定となる。このため、時定数回路４１の時定数を可変する抵抗成分はバイアス抵抗４９と見なすことができる。
なお、バイポーラトランジスター３９、３３がオンしている場合、電流Ｉ２が抵抗５１の値に依存せずに略一定となる理由は次の通りである。
【００３２】
すなわち、バイポーラトランジスター３９がオンしている場合、バイアス抵抗４９と抵抗５１との接続点の電圧は、ベース・エミッター間電圧（約０．６Ｖ）に、抵抗５１の電圧を足したものであるため、電流Ｉ２は、（０．６＋抵抗５１×電流Ｉ１）／バイアス抵抗４９として表される。また電流Ｉ１は、バイポーラトランジスター３９をオンさせるベース電流となる。バイポーラトランジスター３３は、バイポーラトランジスター３９がオンすることでオンするが、バイポーラトランジスター３３のコレクター電流によりコンデンサー２３の放電量が変動して、ゲート電圧Ｖｇｓがゲート閾値電圧Ｖｇｓｔｈに制御される。このため、電流Ｉ１は、抵抗５１の値に関わらず、ゲート電圧Ｖｇｓをゲート閾値電圧Ｖｇｓｔｈにするように、バイポーラトランジスター３９のコレクター電流を流す大きさである。また、抵抗５１が大きくなれば、バイアス抵抗４９に印加される電圧が大きくなり、電流Ｉ２が増えるが、抵抗５１が大きくなったことよる電流Ｉ２の増加分は無視できる程度となる。このため、電流Ｉ２が抵抗５１の値に依存せずに略一定となる。
【００３３】
次に、突入電流抑制回路１１の動作について説明する。
図３はゲート電圧Ｖｇｓ、ドレイン電流Ｉｄ、及び平滑コンデンサー９の充電電圧Ｖｅについて、電源投入直後の変化を示す図である。なお、同図において、スイッチ３をオンして電源７の電圧が突入電流抑制回路１１に投入された時点を時間ｔ＝０としている。
電源７のスイッチ３が閉じられると（時間ｔ＝０）、突入電流抑制回路１１に電源７の電圧が与えられ、これに伴い、コンデンサー２３が充電される。前述の通り、コンデンサー２３の充電電圧は、ＣＲ時定数回路２０の時定数に応じて漸増し、コンデンサー２３の電圧がゲート電圧Ｖｇｓとして与えられる。
【００３４】
すなわち、図３に示すように、時間ｔ＝０からゲート電圧Ｖｇｓが徐々に上昇し、ＦＥＴ３０のゲート閾値電圧Ｖｇｓｔｈを超えると（時間ｔ＝ｔ１）、ＦＥＴ３０がオンしてドレイン電流Ｉｄが流れ、これがコンデンサー１９と平滑コンデンサー９の各々に充電電流Ｉｆ、Ｉｅとして流れる。なお、ゲート閾値電圧Ｖｇｓｔｈは、ＦＥＴ３０の個体ごとに、固有の値を有するものである。
前述したように、ドレイン電流Ｉｄに伴い、コンデンサー１９に充電電流Ｉｆが流れ込むと、この充電電流Ｉｆによりスイッチ制御回路３５が作動し、バイポーラトランジスター３３をオンさせ、コンデンサー２３の放電を開始する。
【００３５】
図４は、コンデンサー２３の放電による作用説明図である。
コンデンサー２３の放電が開始すると、コンデンサー２３は電源７による充電に抗して充電電圧の上昇が抑えられる。これにより、ゲート電圧Ｖｇｓの上昇が抑制されてゲート閾値電圧Ｖｇｓｔｈの近傍の値に維持されることから、ＦＥＴ３０のオン抵抗が高い状態に維持される。この高いオン抵抗により、ＦＥＴ３０のドレイン電流Ｉｄが抑えられるため、平滑コンデンサー９に流れる充電電流Ｉｅの電流値、すなわち電源投入時の突入電流が十分小さな値に抑制される（ステップＳ１１）。
【００３６】
その後、コンデンサー１９は、充電電流Ｉｆにより充電され、コンデンサー１９の充電量が増大するにつれて、スイッチ制御回路３５のバイアス抵抗４９の電圧、すなわちオン電圧が下がり、バイポーラトランジスター３９のベース電流が減少する。これに伴い、バイポーラトランジスター３３のコレクター電流が減少するので、コンデンサー２３の放電量が減少し、結果としてＦＥＴ３０のゲート電圧Ｖｇｓが微増する。これにより、バイポーラトランジスター３３のオン抵抗が低くなり、ドレイン電流Ｉｄ、及び充電電流Ｉｅが増大する（ステップＳ１２）。
このようにドレイン電流Ｉｄ、及び充電電流Ｉｅが増大とすると平滑コンデンサー９の充電量も増大し、平滑コンデンサー９の充電電圧Ｖｅ、及びコンデンサー１９にかかる電圧が増大する。これにより、コンデンサー１９を流れる充電電流Ｉｆが増えるため、バイポーラトランジスター３９のベース電流が増大し、バイポーラトランジスター３３のコレクター電流が増大する。この結果、ステップＳ１２とは反対に、コンデンサー２３の放電量が増大し、ＦＥＴ３０のゲート電圧Ｖｇｓが減少する（ステップＳ１３）。
【００３７】
ステップＳ１１〜Ｓ１３の作用は、ゲート電圧Ｖｇｓをゲート閾値電圧Ｖｇｓｔｈに維持するようにドレイン電流Ｉｄに負帰還をかける動きとなり、コンデンサー２３の放電が継続している間は、図３に示すように、ゲート電圧Ｖｇｓがゲート閾値電圧Ｖｇｓｔｈに維持される。この結果、ＦＥＴ３０が比較的大きなオン抵抗状態で動作することから、ドレイン電流Ｉｄ、すなわち平滑コンデンサー９に流れる充電電流Ｉｅも十分に小さな値に一定に抑えられることとなる。
【００３８】
図３に示すように、平滑コンデンサー９が充電電流Ｉｅの充電により満充電に達すると（時間ｔ＝ｔ２）、コンデンサー１９にも充電電流Ｉｆが流れなくなる。即ち、コンデンサー１９はスイッチ制御回路３５へのドレイン電流の流入を止める。これにより、スイッチ制御回路３５に充電電流Ｉｆが流れないことから、バイポーラトランジスター３９、バイポーラトランジスター３３が共にオフし、このバイポーラトランジスター３３によるコンデンサー２３の放電が停止する。
これにより、コンデンサー２３の充電電圧、すなわちゲート電圧Ｖｇｓは、電源７を分圧する抵抗２１と抵抗２５の電圧のうち、抵抗２１にかかる電圧まで上昇し、ゲート電圧Ｖｇｓが一定となる定常状態となる。
そして定常状態では、プリンターユニット６が消費する電流が突入電流抑制回路１１から適宜出力される。
【００３９】
次に、図２に戻り、プリンターユニット６及びキャッシュドロアー１５に駆動電圧を供給する給電ラインについて説明する。
平滑コンデンサー９の出力段に繋がる電源供給ライン６２には、ダイオード４５１（検出用素子）のアノードが接続され、ダイオード４５１のカソードには電源供給ライン６３が接続される。電源供給ライン６３のノードＶは、図１に示す出力端子１２に相当し、ノードＶからプリンターユニット６（図１）に電源電圧が供給される。
また、ノードＶには、コネクター１４（図１)に給電するドロアーキック駆動回路（以下、ＤＫ駆動回路という）１００が接続される。ＤＫ駆動回路１００は、電源回路１０においてキャッシュドロアー１５との接続部として機能し、キャッシュドロアー１５に制御信号や、駆動電圧を供給する。
【００４０】
ＤＫ駆動回路１００は、サーミスター１０１と、サーミスター１０１の出力端に接続されるＦＥＴ１０３とを備える。ＤＫ駆動回路１００は、コネクター１４を介してソレノイドコイル１０２に接続される接点１０４，１０５を有する。接点１０４、１０５は、それぞれ、上述したようにコネクター１４内の導体片に接続されている。コネクター１４内には、キャッシュドロアー１５との接続の際に、電源供給ライン６３に接続する端子や、接地線に接続した端子が形成されている。キャッシュドロアー１５が備える接続プラグ１６（図１）がコネクター１４に接続されると、ソレノイドコイル１０２は接点１０４、１０５を介して、サーミスター１０１及びＦＥＴ１０３と直列に接続される。
【００４１】
サーミスター１０１は、電源回路１０の電源供給ライン６２と、ソレノイドコイル１０２の一端に接続される接点１０４（第２接点）とに接続されている。サーミスター１０１は、温度の上昇とともに電気抵抗が増大する正特性サーミスターである。すなわち、サーミスター１０１に電流が流れるとサーミスター１０１の抵抗により温度が上昇し、この温度上昇に伴ってサーミスター１０１の抵抗値が増大し、サーミスター１０１に流れる電流を抑制する。
【００４２】
ソレノイドコイル１０２の他端に接続される接点１０５は、ＦＥＴ１０３のドレインに接続されている。このソレノイドコイル１０２に電流が流れると、上述のようにキャッシュドロアー１５のドロアーが外部に引き出し可能となる。
【００４３】
ＦＥＴ１０３は、Ｎチャネル型のＦＥＴであり、ドレインがソレノイドコイル１０２に接続され、ソースは接地され、ゲートが、上位装置であるプリンターユニット６の制御回路から供給される制御信号の入力端子に接続されている。プリンターユニット６の制御回路がＦＥＴ１０３のゲートに制御信号を出力すると、ＦＥＴ１０３がオンになってＤＫ駆動回路１００に電流が流れ、ソレノイドコイル１０２に駆動電流が供給されて、ドロアーが開く構成となっている。
【００４４】
ところで、電源供給ライン６２、６３の間には、バイポーラトランジスター４５２（第２スイッチング素子）、抵抗４５３及びダイオード４５４が接続され、これらとダイオード４５１により短絡検出回路４５０を構成する。
短絡保護回路１３は、この短絡検出回路４５０と、後述する保持回路５００とによって構成される。
【００４５】
バイポーラトランジスター４５２は、エミッターが電源供給ライン６２に接続されている。バイポーラトランジスター４５２のベースには抵抗４５３及びダイオード４５４が直列接続され、ダイオード４５４のカソードは電源供給ライン６３に接続される。また、バイポーラトランジスター４５２のコレクターは、抵抗４６０を介して後述するラッチ回路５１０に接続される。
短絡検出回路４５０は、ダイオード４５１に流れる電流が、予め設定された所定の電流以上になった場合に、検出信号を出力する回路である。バイポーラトランジスター４５２のコレクターは短絡検出回路４５０の出力端子として機能し、ダイオード４５１の順電流が所定の電流以上になった場合にラッチ回路５１０に電圧を出力する。バイポーラトランジスター４５２のコレクターから出力される電圧を、シャットダウン信号と呼ぶ。
【００４６】
図５は、ダイオード４５１の順方向電流と順方向電圧降下との相関の一例を示す図表である。
一般に、ダイオードは順方向の電圧降下特性を有することが知られている。順方向降下電圧すなわちアノード−カソード間の電位差は、図５に示すように、ダイオードに流れる順方向電流の増加に伴い、非線形で増大する。特に、順方向電流が大きい領域（例えば、１Ａ以上１００Ａ以下）では、順方向降下電圧の値は順方向電流の値にほぼ線形の相関を示す。従って、ダイオード４５１のアノード−カソード間の電位差に基づき、順方向電流の大きさを検出できる。
【００４７】
図２に示すように、電源回路１０から負荷に流れる電流はダイオード４５１の順方向電流である。従って、ダイオード４５１の順方向電流が過大になったことを検出すれば、負荷側で短絡が発生した場合など、電源回路１０から負荷に流れる電流の異常を検出できる。短絡検出回路４５０は、この検出を行う検出回路として機能し、電源回路１０から負荷に流れる電流が過大となった場合にシャットダウン信号を出力する。
【００４８】
ここで、短絡検出回路４５０のバイポーラトランジスター４５２のベース−エミッター電圧（ＶBE）と、抵抗４５３の両端電圧と、ダイオード４５４のアノード−カソード間電圧との和をＶrefとし、ダイオード４５１のアノード−カソード間の電位差をＶTGとする。
Ｖref＜ＶTGの場合、バイポーラトランジスター４５２のベース−エミッター間の電位差はＶBEを超えないので、バイポーラトランジスター４５２はオフ状態となる。この場合、短絡検出回路４５０は出力を行わない。
一方、Ｖref≧ＶTGの場合、バイポーラトランジスター４５２のベース−エミッター間の電位差がＶBEに達するので、バイポーラトランジスター４５２はオン状態となり、シャットダウン信号が出力される。
【００４９】
従って、Ｖrefの値を、ダイオード４５１の順方向電流が上限に達したときのＶTG（順方向降下電圧）の値に対応して設定することにより、ダイオード４５１の順方向電流が過大であることを検出できる。
また、Ｖrefの値を、ダイオード４５１の順方向電圧降下特性に基づいて決定することで、短絡を検出する基準となる電流を選択できる。例えば、ダイオード４５１が、順方向降下電圧が大きい素子である場合は、短絡保護回路１３がシャットダウン信号を出力する電流の閾値が小さい。一方、ダイオード４５１が、順方向降下電圧が小さい素子である場合には、短絡保護回路１３がシャットダウン信号を出力する電流の閾値が大きい。さらに、ダイオード４５４が、順方向降下電圧が小さい素子である場合は、短絡保護回路１３がシャットダウン信号を出力する電流の閾値が大きく、順方向降下電圧が大きい素子である場合は電流の閾値が小さい。このように、ダイオード４５１、４５４の順方向電圧降下特性に基づき、ダイオード４５１に流れる電流値の閾値を高い自由度で選択し、突入電流抑制回路１１を保護できる。
【００５０】
Ｖrefの値は、本発明の所定の値に対応し、抵抗４５３及びダイオード４５４を選択することにより、容易に、任意の値にすることができる。
Ｖrefの値は、負荷であるプリンターユニット６及びキャッシュドロアー１５の通常動作時に、出力端子１２及びコネクター１４から負荷に流れる電流に対応するＶTGの値に基づき、設定するとよい。この場合、プリンターユニット６及びキャッシュドロアー１５が通常の動作を行っている間に、バイポーラトランジスター４５２がオンになることがなく、電源回路１０から負荷に対して安定して電源電圧を供給できる。負荷の通常動作とは、プリンターユニット６の動作がソフトウェア的に正常に動作する場合やキャッシュドロアー１５が正常に機能する場合等に限定されず、電気的な異常が発生していない状態を指す。電気的な異常とは、例えば、後述するＤＫ駆動回路１００の短絡が発生した場合、プリンターユニット６の電源回路やキャッシュドロアー１５を駆動する電気回路において、異物、水ぬれ、回路の破損等により短絡が発生した場合等である。従って、プリンターユニット６及び／又はキャッシュドロアー１５が機能的に正常動作していなくても、電源回路１０から電源供給を受ける回路において電気的な異常が発生していなければ、上記した負荷の通常動作に含まれる。
【００５１】
また、Ｖrefの値を、出力端子１２またはコネクター１４に負荷が接続された場合に流れる突入電流に対応するＶTGの値以上に設定してもよい。この場合、プリンターユニット６及び／又はキャッシュドロアー１５が接続された場合に、突入電流が流れても、バイポーラトランジスター４５２がオンにならず、電源回路１０から電源電圧が供給される。電源回路１０の電源投入時に流れる突入電流は上述したように突入電流抑制回路１１により抑制できる。また、負荷であるプリンターユニット６及びキャッシュドロアー１５に流れる突入電流については、負荷側の電源回路により対策することが十分に可能である。従って、短絡検出回路４５０は、負荷側の短絡により電源供給ライン６３から過大な電流が出力される場合に、この過大な電流を検出できればよい。
【００５２】
負荷側で発生する短絡の典型的な例として、コネクター１４の異物挿入による短絡について説明する。
コネクター１４はキャッシュドロアー１５の接続プラグを挿入可能な凹部を有するので、誤って他の機器のプラグ等の細長い異物が、コネクター１４に挿入される可能性がある。コネクター１４に挿入された異物の表面に、例えば金属が露出している場合には、コネクター１４内部で短絡が発生する。具体的には、コネクター１４の複数の導体片が異物に接触して導通し、接点１０４が接地端子に導通して、接点１０４の電圧がグランドに低下する。この場合、電源供給ライン６３の電圧がグランドに低下するので、短絡検出回路４５０には大きな短絡電流が流れる。
ダイオード４５１に短絡電流が流れ、ＶTGがＶref以上になると、上述のようにバイポーラトランジスター４５２がオンに切り替わって、シャットダウン信号が出力される。このシャットダウン信号によって、ＦＥＴ３０がオフに切り替えられ、電源供給ライン６２からの電流が遮断されるため、短絡電流による電源回路１０の故障を防止できる。
【００５３】
また、抵抗４５３は、電流制限用の抵抗として機能するベース抵抗である。バイポーラトランジスター４５２がオンになる場合には、ダイオード４５１に流れる電流が大きくアノード−カソード間の電位差が大きく、抵抗４５３により電流を制限することで、バイポーラトランジスター４５２及び各部の破損を防ぐ。抵抗４６０も同様に電流制限用の抵抗として機能するベース抵抗である。バイポーラトランジスター４５２がオンになる場合に、ラッチ回路５１０に流れる電流を制限することで、バイポーラトランジスター４５２及びラッチ回路５１０を含む各部の破損を防ぐことができる。
【００５４】
続いて、短絡検出回路４５０の出力によりＦＥＴ３０をオフに切り替える構成について説明する。
保持回路５００は、ラッチ回路５１０、及び、バイポーラトランジスター３３を備える。バイポーラトランジスター３３は、突入電流抑制回路１１を構成する回路素子であるが、短絡保護回路１３の一部（保持回路５００）としても機能する。つまり、短絡保護回路１３は、突入電流抑制回路１１の構成を利用して短絡電流を遮断する。保持回路５００は、バイポーラトランジスター４５２が出力するシャットダウン信号の電圧が、所定電圧以上になった場合に、バイポーラトランジスター３３によってＦＥＴ３０をオフし、ＦＥＴ３０に過電流が流れるのを防止する回路である。ここで、ＦＥＴ３０を、保持回路５００の構成に含めてもよい。すなわち、短絡保護回路１３は、突入電流抑制回路１１のＦＥＴ３０及びバイポーラトランジスター３３を含んでもよい。
ラッチ回路５１０は、バイポーラトランジスター５１１と、第３分圧回路５１２と、バイポーラトランジスター５２１と、第４分圧回路５２２とを備える。
ラッチ回路５１０は、直列に接続されたバイポーラトランジスター５１１及び第３分圧回路５１２と、直列に接続されたバイポーラトランジスター５２１及び第４分圧回路５２２とを、バイポーラトランジスター３３のベースと、グランドとの間に並列に接続した構成を備える。
【００５５】
バイポーラトランジスター５１１は、ＮＰＮ型のトランジスターである。バイポーラトランジスター５１１のコレクターは、第３分圧回路５１２の抵抗５１４に接続し、ベースは、第４分圧回路５２２の出力端子５２５に接続し、エミッターは接地している。
第３分圧回路５１２は、直列に接続した抵抗５１３及び５１４を備える。抵抗５１３の一方の端部は、バイポーラトランジスター３３のベースに接続し、他方の端部は、抵抗５１４に接続している。抵抗５１４の一方の端部は、抵抗５１３に接続し、他方の端部はバイポーラトランジスター５１１のコレクターに接続している。第３分圧回路５１２の出力端子５１５は、バイポーラトランジスター５２１のベースに接続している。
バイポーラトランジスター５２１は、ＰＮＰ型のトランジスターである。バイポーラトランジスター５２１のエミッターは、第３分圧回路５１２の抵抗５１３とバイポーラトランジスター３３のベースとを接続する配線に接続し、ベースは、第３分圧回路５１２の出力端子５１５に接続し、コレクターは、第４分圧回路５２２の抵抗５２３に接続している。
第４分圧回路５２２は、直列に接続した抵抗５２３及び５２４を備える。抵抗５２３の一方の端部は、バイポーラトランジスター５２１のコレクターに接続し、他方の端部は、抵抗５２４に接続している。抵抗５２４は、抵抗５２３に接続すると共に、バイポーラトランジスター５１１のベース・エミッター間に接続されている。第４分圧回路５２２の出力端子５２５は、バイポーラトランジスター５１１のベースに接続している。また、第４分圧回路５２２の出力端子５２５は、ダイオード４０１を介して接点４００に接続している。
【００５６】
保持回路５００は、バイポーラトランジスター５１１のベースに電圧レベルがハイのシャットダウン信号が印加されると、バイポーラトランジスター５１１がオンしてバイポーラトランジスター３３をオンさせる。すなわち、バイポーラトランジスター５１１がオンすると、バイポーラトランジスター３３に、電源７から供給されるベース電流が流れ、バイポーラトランジスター３３がオンする。バイポーラトランジスター３３がオンすると、ＦＥＴ３０のゲート電圧が０Ｖになるため、ＦＥＴ３０がオフ状態に固定される。
また、バイポーラトランジスター５１１がオンすることで、バイポーラトランジスター５２１にもベース電流が流れてバイポーラトランジスター５２１がオンするため、バイポーラトランジスター５１１は、オン状態に固定される。すなわち、接点４００の電圧が０Ｖに低下したとしても、バイポーラトランジスター５１１のベースには、バイポーラトランジスター５２１のコレクター電流が流れるため、バイポーラトランジスター５１１は、オン状態に固定される。
【００５７】
従って、短絡検出回路４５０が、電圧レベルがハイのシャットダウン信号を出力すると、保持回路５００のバイポーラトランジスター５１１がオンになり、バイポーラトランジスター３３がオンになる。これにより、ＦＥＴ３０のゲート電圧が０Ｖになって、ＦＥＴ３０がオフ状態に固定され、突入電流抑制回路１１から電源供給ライン６２への電流の出力が停止される。
その後、短絡検出回路４５０ではダイオード４５１に流れる電流が遮断されることで、バイポーラトランジスター４５２のベース−エミッター間の電位差が閾値電圧ＶBEより小さくなり、バイポーラトランジスター４５２がオフに切り替わる。このため、バイポーラトランジスター４５２が出力するシャットダウン信号の電圧レベルはローに切り替わる。
しかしながら、ラッチ回路５１０はバイポーラトランジスター５１１のオン状態を保持するので、シャットダウン信号の電圧レベルがローに切り替わっても、ＦＥＴ３０はオフ状態を保持する。このため、電源供給ライン６２への電流の出力が停止された状態が保持される。
【００５８】
コネクター１４の異物の挿入等が要因となって短絡が発生し、電源供給ライン６２への電流が遮断された場合、短絡の要因が除去されないうちに電流の出力が再開されると、再び短絡が発生する。電源回路１０では、短絡検出回路４５０がシャットダウン信号の電圧レベルをハイに切り替えると、その後はラッチ回路５１０の機能により、電流が遮断された状態が継続する。これにより、短絡の要因が除去されるまで、電流を遮断することができる。
また、短絡が発生した場合には、オペレーターによりスイッチ３がオフにされ、短絡の要因が除去される。さらに、例えば、電源回路１０外部のマイコン（図示略）の制御や手動のスイッチ（図示略）の操作により、バイポーラトランジスター５１１のベースがグランドに接続され、電位が低下する。これにより、ＦＥＴ３０をオン状態に切り換え可能となる。その後、スイッチ３がオンに切り替えられると、上述したように突入電流抑制回路１１によって平滑コンデンサー９が充電されるまで突入電流が抑制され、負荷への電源供給が開始される。
【００５９】
以上説明したように、本発明を適用した実施形態に係る電源装置１は、ＦＥＴ３０をオンすることにより負荷に駆動電圧を供給する電源回路１０を備え、電源回路１０は、突入電流抑制回路１１及び短絡保護回路１３を備える。短絡保護回路１３は、電源回路１０に負荷を接続する電源ラインに検出用素子を直列に接続した構成を有し、検出用素子の両端電圧に基づいてＦＥＴ３０をオフに切り替える。これにより、電源回路１０から負荷に流れる電流が過大となったことを検出して、負荷への駆動電圧の供給を止めることができる。このため、負荷側の短絡を速やかに検出することができ、短絡電流による故障の発生を低減することができる。
また、短絡保護回路１３は、検出用素子として電源ラインに順方向に挿入されるダイオード４５１と、ダイオード４５１の順方向電圧を検出する短絡検出回路４５０と、を備える。短絡保護回路１３は、短絡検出回路４５０により検出される検出電圧が所定の値以上になった場合に、ＦＥＴ３０をオフ状態に切り替える。このため、ダイオード４５１の順方向電圧が所定の値以上となったことを検出することにより、電源回路１０から負荷に流れる電流が過大となったことを速やかに検出し、負荷への電源電圧の供給を止めることができる。
【００６０】
また、短絡保護回路１３は、ダイオード４５１のアノード及びカソードに接続されるバイポーラトランジスター４５２を備える。短絡保護回路１３は、バイポーラトランジスター４５２のオン出力によりＦＥＴ３０をオフ状態に切り替える構成を有し、ダイオード４５１の順方向電圧が所定の値以上になった場合に、バイポーラトランジスター４５２の閾値電圧以上となるよう設定される。このため、ダイオード４５１の順方向電圧が所定の値以上となった場合にオンに切り替わるバイポーラトランジスター４５２を用いて、電源回路１０から負荷に流れる電流が過大となったことを速やかに検出して出力できる。また、ダイオード４５１の順方向電圧が所定の値以上となった場合にバイポーラトランジスター４５２のＶBEの閾値電圧以上となるよう設定することで、シンプルな回路構成によって、負荷に流れる電流が過大となったことを速やかに検出できる。
【００６１】
また、短絡保護回路１３は、ダイオード４５１のアノード−カソード間にバイポーラトランジスター３３と直列に接続される素子として、抵抗４５３及びダイオード４５４を備える。抵抗４５３及びダイオード４５４は、バイポーラトランジスター４５２のＶBEの閾値電圧と素子の電圧降下との和が所定の値となるよう選択される。このため、素子の電圧降下を適切に選択することで、ダイオード４５１の順方向電圧が所定の値以上となった場合にバイポーラトランジスター４５２のＶBEの閾値電圧以上となる構成を、容易に実現できる。
また、短絡保護回路１３は、バイポーラトランジスター４５２の出力をラッチするラッチ回路５１０と、ラッチ回路５１０のラッチ出力に従ってＦＥＴ３０のオン、オフを制御するバイポーラトランジスター３３と、を備える。このため、電源回路１０から負荷に流れる電流が収束しても、負荷への電源電圧の供給を継続して止めることができる。これにより、短絡が確実に解消されるまで電源電圧の供給を停止し、短絡電流による故障をより確実に防止できる。
【００６２】
また、短絡保護回路１３の所定の値は、負荷の動作電流がダイオード４５１に流れる場合の順方向電圧と、負荷の短絡によりダイオード４５１に短絡電流が流れる場合のダイオード４５１の順方向電圧との間の電圧値に設定される。このため、負荷に短絡が発生していない場合に、安定して負荷に電源電圧を供給できる。
また、負荷の動作電流がダイオード４５１に流れる場合の順方向電圧は、負荷接続時の突入電流に対応するダイオード４５１の順方向電圧以上であってもよい。言い換えれば、電源回路１０に負荷を接続したことにより、電源回路１０から負荷に突入電流が流れた場合に、この突入電流がダイオード４５１に流れても、短絡保護回路１３はＦＥＴ３０をオフにしない。つまり、短絡保護回路１３は負荷が接続されたときに流れる突入電流を含む電流値の範囲を、通常動作時に流れる電流とする。この場合、負荷接続時に突入電流が流れても電源電圧の供給が停止されず、突入電流を超える過大な電流が電源回路１０から負荷に流れた場合に電源電圧が停止される。このため、短絡が発生していない場合には安定して負荷に電源電圧を供給できる。
【００６３】
また、上記実施形態の短絡保護回路１３によれば、Ｖrefの値を、ダイオード４５１の順方向電圧降下特性に基づいて決定することで、短絡を検出する基準となる電流を選択できる。
また、短絡検出回路４５０の構成は、短絡が発生していない状態における漏れ電流が非常に小さいという利点がある。さらに、ヒューズ等を用いて不可逆的に短絡を検出して電流を遮断する回路構成と比較して、スイッチ３の操作によって容易に、かつ安全に復帰可能であるという利点がある。
【００６４】
また、電源回路１０は、平滑コンデンサー９への充電電流を制限するＦＥＴ３０と、時定数回路４１と、ゲート電圧抑制回路１８と、を備える突入電流抑制回路１１と、短絡保護回路１３とを備える。時定数回路４１は、コンデンサー１９と抵抗４９とを有し、コンデンサー１９と抵抗４９に基づく時定数により変化するゲート電圧をＦＥＴ３０のゲート端子に与える。ゲート電圧抑制回路１８は、ゲート電圧がＦＥＴ３０のゲート閾値電圧を超えた場合に時定数回路４１のコンデンサー１９に接続され、コンデンサー１９を放電させ、ゲート電圧の上昇を抑える。短絡保護回路１３は、突入電流抑制回路１１に負荷を接続する電源供給ライン６２にダイオード４５１を接続し、ダイオード４５１の両端電圧に基づいてＦＥＴ３０をオフに切り替える。この構成によれば、突入電流抑制回路１１により、ゲート電圧抑制回路１８がコンデンサー１９を放電するので、電源投入時におけるＦＥＴ３０のゲート電圧を、ゲート閾値電圧程度に維持して、平滑コンデンサー９に流れる突入電流のピークを低い値に抑える。そして、負荷側の短絡により、突入電流抑制回路１１から負荷に過大な電流が流れた場合に、ダイオード４５１の両端電圧に基づいて過大な電流を検出して、負荷への駆動電圧の供給を止めることができる。このため、負荷接続時の突入電流の影響を抑え、かつ、負荷側に短絡が発生した場合に速やかに短絡を検出でき、短絡電流による故障の発生を低減することができる。
【００６５】
なお、上記実施形態は本発明を適用した好ましい一態様を例示したものであり、本発明はこれに限定されない。例えば、電源装置１では、平滑コンデンサー９は、電解コンデンサーであるものとして説明したが、他の種類のコンデンサーであってもよい。また、平滑コンデンサー９は、電源回路１０が備えるものとして説明したが、電源回路１０の外部に設けられるものであってもよい。
【００６６】
また、例えば上述した実施形態において、バイポーラトランジスター３３、３９を、電界効果トランジスターに置き換えても、上記実施形態と同様の効果を得ることができる。また、バイポーラトランジスター５１１、５２１を、電界効果トランジスターに置き換えても、上記実施形態と同様の効果を得ることができる。
さらに、上記実施形態において、短絡検出回路４５０が備えるダイオード４５１、４５４に、直列に他のダイオードを接続してもよい。
例えば、図６に変形例として示す回路図では、短絡検出回路４５０（図２）のダイオード４５１に、ダイオード４７１を直列に接続した短絡検出回路４７０を設けている。ダイオード４７１以外の構成は、図２の回路図と同様である。図６の構成では、ダイオード４５１のアノードとダイオード４７１のカソードとの間の電位差が、上述したＶref以上となった場合に、バイポーラトランジスター４５２がオンに切り替わってシャットダウン信号が出力される。この構成では、ダイオード４５１の順方向降下電圧が大きい場合と同様の動作が実現できる。従って、負荷側で短絡が発生した場合のダイオード４５１の順方向電圧降下特性から得られるダイオード４５１のアノード−カソード間の電位差、及び、ダイオード４７１のアノード−カソード間の電位差との和から、Ｖrefを設定すればよい。
【００６７】
また、例えば、図７に変形例として示す回路図では、短絡検出回路４５０（図２）のダイオード４５４に、ダイオード４７６を直列に接続した短絡検出回路４７５を設けている。ダイオード４７６以外の構成は、図２の回路図と同様である。
図７の構成では、ダイオード４５１の順方向電圧降下特性に基づいてＶrefが設定される。このＶrefを実現するために、バイポーラトランジスター４５２のＶBEの閾値電圧と抵抗４５３の電圧降下、及び、ダイオード４５４、４７６の順方向電圧降下特性を考慮して、各素子を選択すればよい。この構成では、ダイオード４５４の順方向降下電圧が大きい場合と同様の作用が実現できる。
【００６８】
また、例えば、上述した実施形態では、保持回路５００を設けて、保持回路５００の出力によりＦＥＴ３０をオフする構成を示した。本発明はこれに限定されず、例えば、電源回路１０に電源７をシャットダウンするシャットダウン機能が備えられている場合には、短絡検出回路４５０の出力するシャットダウン信号を、シャットダウン機能を動作させる端子に入力させて、電源回路１０をシャットダウンする構成を採用することもできる。また、電源回路１０の負荷として、プリンター５及びキャッシュドロアー１５を例示したが、これに限らずに、任意の電気機器が負荷になり得る。
【符号の説明】
【００６９】
１…電源装置、５…プリンター、６…プリンターユニット（負荷）７…電源、９…電解コンデンサー（平滑コンデンサー）、１０…電源回路、１１…突入電流抑制回路、１２…出力端子、１３…短絡保護回路、１４…コネクター、１５…キャッシュドロアー（負荷）、１７…時定数回路、１８…ゲート電圧抑制回路、１９…コンデンサー、２３…コンデンサー、２５…抵抗、３０…ＦＥＴ（第１スイッチング素子）、３３…バイポーラトランジスター（第３スイッチング素子）、３５…スイッチ制御回路、３９…バイポーラトランジスター、４１…時定数回路、１００…ＤＫ駆動回路、１０１…サーミスター、１０２…ソレノイドコイル、１０４…接点、４５０、４７０、４７５…短絡検出回路、４５１…ダイオード（検出用素子）、４５２…バイポーラトランジスター（第２スイッチング素子）、４５３…抵抗、４５４…ダイオード、４７１、４７６…ダイオード、５００…保持回路、５１０…ラッチ回路、５１２…第３分圧回路、５２２…第４分圧回路。
【図１】
2015136234.tif 000003
【図２】
2015136234.tif 000004
【図３】
2015136234.tif 000005
【図４】
2015136234.tif 000006
【図５】
2015136234.tif 000007
【図６】
2015136234.tif 000008
【図７】
2015136234.tif 000009