(57)【要約】【課題】内部配線に含まれるインダクタンス成分の低減を図り、十分なサージ電圧抑制効果を実現可能な半導体装置を得る。【解決手段】Ｐ端子用のＰ端子配線パターン５１とＮ端子用のＮ端子配線パターン５２とを形成し、装着部Ｐ１１〜Ｐ１３はＰ端子配線パターン５１上にＵ相回路部５Ｕ、Ｖ相回路部５Ｖ及びＷ相回路部５Ｗ用に割り当てられた３つの割り当て領域上に形成され、装着部Ｐ２１〜Ｐ２３は、Ｎ端子配線パターン５２上にＵ相回路部５Ｕ、Ｖ相回路部５Ｖ及びＷ相回路部５Ｗ用に割り当てられた３つの割り当て領域上に形成される。これら装着部Ｐ１１〜Ｐ１３及びＰ２１〜Ｐ２３は、対応するスナバ回路８の被装着端子８１及び８２を着脱可能なスナバ回路装着構造を有している。【選択図】図２
2015223047.tif 000002
【特許請求の範囲】
【請求項１】
外部端子である第１の端子，第２の端子間に各々が電気的に接続して設けられる複数の部分回路部が一体化して構成される全体回路部を有する半導体装置であって、
前記第１の端子に電気的に接続される第１の配線パターンと、
前記第２の端子に電気的に接続される第２の配線パターンとを備え、
前記複数の部分回路部はそれぞれ、前記第１及び第２の配線パターン上に割り当てられた複数の第１及び第２の部分回路形成領域のうち対応する第１及び第２の部分回路形成領域上に少なくとも一部が形成され、
前記複数の第１の部分回路形成領域上に設けられた複数の第１の装着部と、
前記複数の第２の部分回路形成領域上に設けられた複数の第２の装着部とをさらに備え、
前記複数の第１及び第２の装着部はそれぞれ、各々が一方端子及び他方端子を有するスナバ回路の一方端子を第１の装着部に装着し、他方端子を第２の装着部に装着するように構成されたスナバ回路装着構造を有することを特徴とする、
半導体装置。
【請求項２】
請求項１記載の半導体装置であって、
前記全体回路部の上方に設けられる蓋部をさらに備え、
前記蓋部は複数の第１及び第２の装着部に対応して設けられた複数の第１及び第２の装着用穴部を有し、
前記複数の第１及び第２の装着用穴部はそれぞれ、スナバ回路の一方端子を第１の装着用穴部を介して対応する第１の装着部に装着し、他方端子を第２の装着用穴部を介して対応する第２の装着部に装着するように前記蓋部に設けられることを特徴とする、
半導体装置。
【請求項３】
請求項１記載の半導体装置であって、
前記全体回路部の上方に設けられる蓋部をさらに備え、
前記蓋部は複数の第１及び第２の装着部に対応して設けられ、各々が前記蓋部を貫通する複数のスナバ取付穴を有し、
前記複数のスナバ取付穴はそれぞれ、前記スナバ回路装着構造を実現すべく対応するスナバ回路を嵌め込んで取り付けるように設けられる、
半導体装置。
【請求項４】
請求項１記載の半導体装置であって、
前記全体回路部の上方に設けられる蓋部と、
前記蓋部の底面に設けられた複数のスナバ回路と、
前記蓋部は、前記複数のスナバ回路それぞれに対し前記スナバ回路装着構造が実現されるように、前記複数のスナバ回路を底面に配置したことを特徴とする、
半導体装置。
【請求項５】
請求項１から請求項４のうち、いずれか１項に記載の半導体装置であって、
前記複数の第１及び第２の装着部はそれぞれ一対の部分装着部により構成され、前記一対の部分装着部は、スナバ回路の一方端子あるいは他方端子である被装着端子の前記一対の部分装着部間への挿入により前記スナバ回路装着構造を実現し、
前記一対の部分装着部は、スナバ回路の前記被装着端子の非装着時においても、前記一対の部分装着部間を電気的接続にする電気的接続機能を有する、
半導体装置。
【請求項６】
請求項５記載の半導体装置であって、
前記一対の部分装着部は一対の弾性部を含み、
前記一対の弾性部はスナバ回路の被装着端子の非装着時に伸張作用により前記一対の弾性部間が接触することにより前記電気的接続機能を実現し、被装着端子の装着時に被装着端子の挿入に伴う収縮作用により前記一対の弾性部間が分離して被装着端子を挟みこむことにより前記スナバ回路装着構造を実現する、
半導体装置。
【請求項７】
請求項５記載の半導体装置であって、
前記一対の部分装着部は、スナバ回路の被装着端子の挿入用の空洞部の外周に沿って互いに分離して形成される一対の外枠部を含み、
前記一対の外枠部は、被装着端子の非装着時は分離して互いに電気的絶縁状態となり、被装着端子の装着時は被装着端子を介して互いに電気的に接続され、前記空洞部に合致した形状の導電部材を前記空洞部に挿入することにより前記電気的接続機能を実現する、
半導体装置。
【請求項８】
請求項１から請求項７のうち、いずれか１項に記載の半導体装置であって、
前記スナバ回路の一方端子及び他方端子のうち少なくとも一つの端子にリアクトル部が設けられ、
前記複数の第１及び第２の装着部は、スナバ回路の一方端子に代えて前記リアクトル部を第１の装着部に装着する第１のリアクトル部装着、及び、他方端子に代えて前記リアクトル部を第２の装着部に装着する第２のリアクトル部装着のうち、少なくとも一つのリアクトル部装着を実現するリアクトル部装着構造を有することを特徴とする、
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数のインバータ部等の部分回路部を一体化して有し、スナバ回路を装着することによってサージ電圧抑制が可能な半導体装置に関するものである。
【背景技術】
【０００２】
従来、インバータ回路をモジュール化して内蔵するパワー半導体モジュール等の半導体装置において、インバータ回路を構成するＩＧＢＴ（Insulated Gate Bipolar Transistor），ＭＯＳＦＥＴ等のスイッチング素子はスイッチングする際にサージ電圧が発生する。このサージ電圧を抑制する目的で、例えば、特許文献１において、パワー半導体モジュールを構成するＩＧＢＴのコレクタ−エミッタ端子の直近に外部からスナバ回路を接続するようにしたパワー配線基板を有する半導体装置が提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−１１０２１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１等で開示された従来技術に関わるスナバ回路の接続については、パワー半導体モジュールの外部接続用の主端子の直近にスナバ回路が接続されているものの、パワー半導体モジュールの主端子からモジュール内の各パワー半導体チップ(IGBT,MOSFET等)それぞれの電極に至るまでの内部配線等に含まれるインダクタンス成分の影響により、スナバ回路を接続しても十分なサージ電圧抑制効果を発揮できないという問題点があった。この問題点はモジュール内に複数のインバータ部からなるインバータ回路を設けている場合に、主端子との距離が複数のインバータ部間で異なる配置となっているため、主端子との電気的接続に他のインバータ部よりも長い内部配線を必要とするインバータ部が必然的に存在することになり特に顕著になる。
【０００５】
この発明は、上記問題点を解決するためになされたもので、モジュール内に複数のインバータ部等の複数の部分回路部を一体化した構造を採用しつつ、内部配線に含まれるインダクタンス成分の低減を図り、十分なサージ電圧抑制効果を実現可能な半導体装置を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る請求項１記載の半導体装置は、外部端子である第１の端子，第２の端子間に各々が電気的に接続して設けられる複数の部分回路部が一体化して構成される全体回路部を有する半導体装置であって、前記第１の端子に電気的に接続される第１の配線パターンと、前記第２の端子に電気的に接続される第２の配線パターンとを備え、前記複数の部分回路部はそれぞれ、前記第１及び第２の配線パターン上に割り当てられた複数の第１及び第２の部分回路形成領域のうち対応する第１及び第２の部分回路形成領域上に少なくとも一部が形成され、前記複数の第１の部分回路形成領域上に設けられた複数の第１の装着部と、前記複数の第２の部分回路形成領域上に設けられた複数の第２の装着部とをさらに備え、前記複数の第１及び第２の装着部はそれぞれ、各々が一方端子及び他方端子を有するスナバ回路の一方端子を第１の装着部に装着し、他方端子を第２の装着部に装着するように構成されたスナバ回路装着構造を有することを特徴とする。
【発明の効果】
【０００７】
この発明に係る請求項１記載の本願発明である半導体装置において、複数の第１及び第２の部分回路領域上に設けられた複数の第１及び第２の装着部はそれぞれ、スナバ回路の一方端子を第１の装着部に装着し、他方端子を第２の装着部に装着するように構成されたスナバ回路装着構造を有することを特徴としている。
【０００８】
請求項１記載の本願発明は上記特徴を有することにより、一体化した複数の部分回路部それぞれに対応して、比較的短い内部配線のみを介する配線態様で対応するスナバ回路を対応する第１及び第２の装着部によって取り付けることができる。
【０００９】
その結果、スナバ回路によるサージ電圧抑制機能を対応する部分回路部に効果的に働かせることができるため、複数の部分回路部それぞれに対する高いサージ電圧抑制効果を均一性良く発揮させることができる。
【図面の簡単な説明】
【００１０】
【図１】この発明の実施の形態１であるパワー半導体モジュールにおけるインバータ回路の回路構成を示す説明図である。
【図２】実施の形態１のパワー半導体モジュールにおけるインバータ回路の実配線構造等を模式的に示す説明図である。
【図３】実施の形態１における上段装着部と下段装着部とによるスナバ回路の装着状況を模式的に示す説明図である。
【図４】実施の形態２のパワー半導体モジュールにおける上段装着部と下段装着部とによるスナバ回路の装着状況の断面構造を示す説明図である。
【図５】実施の形態２における上段装着部と下段装着部とによるスナバ回路の装着状況を模式的に示す斜視図である。
【図６】実施の形態３のパワー半導体モジュールにおける上段装着部と下段装着部とによるスナバ回路の装着状況の断面構造を模式的に示す説明図である。
【図７】実施の形態３における上段装着部と下段装着部とによるスナバ回路の装着状況を模式的に示す斜視図である。
【図８】実施の形態４のパワー半導体モジュールにおける上段装着部と下段装着部とによるスナバ回路の装着状況の断面構造を模式的に示す説明図である。
【図９】実施の形態４における上段装着部と下段装着部とによるスナバ回路の装着状況を模式的に示す斜視図である。
【図１０】実施の形態５のパワー半導体モジュールにおける上段装着部によるスナバ回路の非装着状態を模式的に示す斜視図である。
【図１１】実施の形態５のパワー半導体モジュールにおける上段装着部によるスナバ回路の装着状態を模式的に示す斜視図である。
【図１２】実施の形態６のパワー半導体モジュールにおける上段装着部の構造を模式的に示す斜視図である。
【図１３】実施の形態６のパワー半導体モジュールにおける導電部材の挿入時における上段装着部の構造を模式的に示す斜視図である。
【図１４】この発明の実施の形態７であるパワー半導体モジュールの回路構成を模式的に示す説明図である。
【図１５】実施の形態８のパワー半導体モジュールにおける上段装着部によるスナバ回路のリアクトルの装着状況を模式的に示す説明図である。
【図１６】従来のパワー半導体モジュールにおけるスナバ回路装着例を模式的に示す説明図である。
【発明を実施するための形態】
【００１１】
＜実施の形態１＞
図１及び図２はこの発明の実施の形態１であるパワー半導体モジュール（半導体装置）におけるインバータ回路１０の構成を示す説明図であり、図１はインバータ回路１０の回路構成を模式的に示しており、図２はインバータ回路１０の実配線構造等を模式的に示している。
【００１２】
これらの図に示すように、インバータ回路１０（全体回路部）は、各々が一単位のインバータ部を構成する３つのアーム部（部分回路部）である、Ｕ相回路部５Ｕ、Ｖ相回路部５Ｖ及びＷ相回路部５Ｗから構成されている。
【００１３】
Ｕ相回路部５ＵはＩＧＢＴ１１及び２１並びにダイオードＤ１１及びＤ２１から構成され、Ｖ相回路部５ＶはＩＧＢＴ１２及び２２並びにダイオードＤ１２及びＤ２２から構成され、Ｗ相回路部５ＷはＩＧＢＴ１３及び２３及びダイオードＤ１３及びＤ２３から構成される。
【００１４】
Ｕ相回路部５Ｕにおいて、ＩＧＢＴ１１及び２１が直列に接続され、ＩＧＢＴ１１及び２１のコレクタ（電極），エミッタ（電極）間にエミッタ側をアノード（電極）としたダイオードＤ１１及びＤ２１が介挿される。Ｖ相回路部５Ｖにおいて、ＩＧＢＴ１２及び２２が直列に接続され、ＩＧＢＴ１２及び２２のコレクタ，エミッタ間にエミッタ側をアノードとしたダイオードＤ１２及びＤ２２が介挿される。Ｗ相回路部５Ｗにおいて、ＩＧＢＴ１３及び２３が直列に接続され、ＩＧＢＴ１３及び２３のコレクタ，エミッタ間にエミッタ側をアノードとしたダイオードＤ１３及びＤ２３が介挿される。
【００１５】
Ｕ相回路部５ＵにおけるＩＧＢＴ１１のコレクタ及びダイオードＤ１１のカソード（電極）の接続点であるノードＮ１１、Ｖ相回路部５ＶにおけるＩＧＢＴ１２のコレクタ及びダイオードＤ１２のカソードの接続点であるノードＮ１２、並びにＷ相回路部５ＷにおけるＩＧＢＴ１３のコレクタ及びダイオードＤ１３のカソードの接続点であるノードＮ１３が共通に外部端子であるＰ端子１（第１の端子）に接続される。そして、ノードＮ１１〜Ｎ１３に電気的に接続して装着部Ｐ１１〜Ｐ１３が設けられる。
【００１６】
Ｕ相回路部５ＵにおけるＩＧＢＴ２１のエミッタ及びダイオードＤ２１のアノードとの接続点であるノードＮ２１、Ｖ相回路部５ＶにおけるＩＧＢＴ２２のエミッタ及びダイオードＤ２２のアノードの接続点であるノードＮ２２、並びにＷ相回路部５ＷにおけるＩＧＢＴ２３のエミッタ及びダイオードＤ２３のアノードの接続点であるノードＮ２３が共通に外部端子であるＮ端子２（第２の端子）に接続される。そして、ノードＮ２１〜Ｎ２３に電気的に接続して装着部Ｐ２１〜Ｐ２３が設けられる。
【００１７】
Ｕ相回路部５ＵにおけるＩＧＢＴ１１のエミッタ（ダイオードＤ１１のアノード）及びＩＧＢＴ２１のコレクタ（ダイオードＤ２１のカソード）の接続点であるノードＮ３１、Ｖ相回路部５ＶにおけるＩＧＢＴ１２のエミッタ及びＩＧＢＴ２２のコレクタの接続点であるノードＮ３２、並びにＷ相回路部５ＷにおけるＩＧＢＴ１３のエミッタ及びＩＧＢＴ２３のコレクタの接続点であるノードＮ３３が中間端子３１、３２並びに３３に接続される。これら中間端子３１〜３３はＵ相、Ｖ相及びＲ相用の端子である。
【００１８】
図１で示した回路構成を実現すべく、パワー半導体モジュールは図２で示すように、基板５０上にＰ端子配線パターン５１（第１の配線パターン）、Ｎ端子配線パターン５２（第２の配線パターン）、中間配線パターン６１〜６３及び中間端子パターン７１〜７３が設けられ、これらパターン上にインバータ回路１０が形成される。
【００１９】
具体的には、図２に示すように、Ｐ端子１用のＰ端子配線パターン５１が、Ｕ相回路部５Ｕ、Ｖ相回路部５Ｖ及びＷ相回路部５Ｗ用の領域用に略均等に割り当てられ、Ｕ相回路部５Ｕ用の割り当て領域（図中、左３分の１程度の領域）にＩＧＢＴ１１（正確にはＩＧＢＴ１１のエミッタ領域）及びダイオードＤ１１（正確にはダイオードＤ１１のアノード領域）が形成される。
【００２０】
さらに、Ｖ相回路部５ＶのＰ端子配線パターン５１の割り当て領域（図中、中央１／３程度の領域）にＩＧＢＴ１２（正確にはＩＧＢＴ１２のエミッタ領域）及びダイオードＤ１２（正確にはダイオードＤ１２のアノード領域）が形成される。同様にして、Ｗ相回路部５ＷのＰ端子配線パターン５１の割り当て領域（図中、右１／３程度の領域）にＩＧＢＴ１３（正確にはＩＧＢＴ１３のエミッタ領域）及びダイオードＤ１３（正確にはダイオードＤ１３のアノード領域）が形成される。
【００２１】
このように、Ｕ相回路部５Ｕ、Ｖ相回路部５Ｖ及びＷ相回路部５Ｗは、Ｐ端子配線パターン５１上に割り当てられた３つの割り当て領域（複数の第１の部分回路形成領域）上に構成要素の一部であるＩＧＢＴ１１〜１３及びダイオードＤ１１〜Ｄ１３を形成している。
【００２２】
さらに、Ｐ端子配線パターン５１のＵ相回路部５Ｕ、Ｖ相回路部５Ｖ及びＷ相回路部５Ｗ用の上述した割り当て領域上に、図１の回路構成を実現すべく、（上段）装着部Ｐ１１、Ｐ１２及びＰ１３（複数の第１の装着部）が設けられる。すなわち、装着部Ｐ１１〜Ｐ１３はＰ端子配線パターン５１上に割り当てられた、Ｕ相回路部５Ｕ、Ｖ相回路部５Ｖ及びＷ相回路部５Ｗ用の３つの割り当て領域上に形成される。
【００２３】
一方、Ｎ端子２のＮ端子配線パターン５２は、Ｐ端子配線パターン５１と同様にＵ相回路部５Ｕ、Ｖ相回路部５Ｖ及びＷ相回路部５Ｗ用の領域に略均等に割り当てられる。そして、Ｕ相回路部５Ｕ用の割り当て領域（図中、左１／３程度の領域）上に装着部Ｐ２１、Ｖ相回路部５Ｖ用の割り当て領域（図中、中央１／３程度の領域）上に装着部Ｐ２２、Ｗ相回路部５Ｗの割り当て領域（図中、右１／３程度の領域）上に装着部Ｐ２３が設けられる。
【００２４】
Ｕ相回路部５Ｕ、Ｖ相回路部５Ｖ及びＷ相回路部５Ｗは、Ｎ端子配線パターン５２上に割り当てられた３つの割り当て領域（複数の第２の部分回路形成領域）上に構成要素の一部である、後述するボンディングワイヤＷ２１〜Ｗ２３が形成される。そして、装着部Ｐ２１〜Ｐ２３（複数の第２の装着部）は、図１の回路構成を実現すべく、前述したように、Ｎ端子配線パターン５２上に割り当てられた、Ｕ相回路部５Ｕ、Ｖ相回路部５Ｖ及びＷ相回路部５Ｗ用の３つの割り当て領域上に形成される。
【００２５】
また、図２において、Ｎ端子配線パターン５２の図中下側に中間配線パターン６１〜６３が互いに独立して設けられ、中間配線パターン６１内にＩＧＢＴ２１（正確にはＩＧＢＴ２１のエミッタ領域）及びダイオードＤ２１（正確にはダイオードＤ２１のアノード領域）が形成される。
【００２６】
同様にして、中間配線パターン６２内にＩＧＢＴ２２（正確にはＩＧＢＴ２２のエミッタ領域）及びダイオードＤ２２（正確にはダイオードＤ２２のアノード領域）が形成され、中間配線パターン６３内にＩＧＢＴ２３（正確にはＩＧＢＴ２３のエミッタ領域）及びダイオードＤ２３（正確にはダイオードＤ２３のアノード領域）が形成される。
【００２７】
さらに、図２において、中間配線パターン６１〜６３の図中下側に中間端子３１〜３３用の中間端子パターン７１〜７３が設けられる。
【００２８】
そして、図１で示した回路接続を実現すべく、図２に示すように、ボンディングワイヤＷ１１〜Ｗ１３、Ｗ２１〜Ｗ２３及びＷ３１〜Ｗ３３を用いて以下の配線がなされる。
【００２９】
まず、上段ＩＧＢＴ１ｉ（ｉ＝１〜３）のエミッタ領域と下段ＩＧＢＴ２ｉのコレクタ領域（下段ＩＧＢＴ２ｉ及び下段ダイオードＤ２ｉの外周部となる中間配線パターン６ｉの領域）、並びに、上段ダイオードＤ１ｉのアノードと下段ダイオードＤ２ｉのカソード（下段ＩＧＢＴ２ｉ及び下段ダイオードＤ２ｉの外周部となる中間配線パターン６ｉの領域）とがボンディングワイヤＷ１ｉを介して電気的に接続される。
【００３０】
さらに、下段ＩＧＢＴ２ｉのエミッタ及び下段ダイオードＤ２ｉのアノードが上方に設けられたボンディングワイヤＷ２ｉを介してＮ端子配線パターン５２と電気的に接続される。加えて、中間配線パターン６ｉ，中間端子パターン７ｉ間が上方に設けられたボンディングワイヤＷ３ｉを介して電気的に接続される。
【００３１】
図３は実施の形態１のパワー半導体モジュールにおける上段装着部Ｐ１ｉと下段装着部Ｐ２ｉとによるスナバ回路８の装着状況を模式的に示す説明図である。
【００３２】
同図に示すように、Ｐ端子配線パターン５１の割り当て領域５１ｉに設けられた上段装着部Ｐ１ｉ、及びＮ端子配線パターン５２の割り当て領域５２ｉに設けられた下段装着部Ｐ２ｉは、スナバ回路８の一方端子及び他方端子として設けられた被装着端子８１及び８２を装着可能な位置、形状で設けられている。なお、上段装着部Ｐ１ｉ及び下段装着部Ｐ２ｉは樹脂封止等によりインバータ回路１０がモジュール化された後においても、少なくとも一部がモジュール外に突出して設けられるように形成される。
【００３３】
したがって、インバータ回路１０をモジュール化した実施の形態１のパワー半導体モジュールの完成後において、上段装着部Ｐ１ｉ内にスナバ回路８の被装着端子８１を挿入し、下段装着部Ｐ２ｉ内にスナバ回路８の被装着端子８２を挿入することにより、スナバ回路８の被装着端子８１及び８２をモジュール化されたインバータ回路１０上に装着することができる。
【００３４】
なお、スナバ回路８の装着部対Ｐ１ｉ及びＰ２ｉへの回路１０への装着後において、スナバ回路８を上方に持ち上げることにより、装着部対Ｐ１ｉ及びＰ２ｉ，被装着端子８１及び８２間の装着状態を解除して、スナバ回路８をインバータ回路１０から離脱することができる。すなわち、実施の形態１のパワー半導体モジュールは装置完成後においてもスナバ回路８の着脱が可能である。
【００３５】
実施の形態１におけるパワー半導体モジュールはＰ端子配線パターン５１上及びＮ端子配線パターン５２上の割り当て領域に設けられた装着部Ｐ１１〜Ｐ１３及び装着部Ｐ２１〜Ｐ２３を有しており、被装着端子８１及び８２（一方端子及び他方端子）を有するスナバ回路８の被装着端子８１を上段装着部Ｐ１ｉに装着し、被装着端子８２を下段装着部Ｐ２ｉに装着するように構成されたスナバ回路装着構造を有している。
【００３６】
このように、実施の形態１のパワー半導体モジュールはスナバ回路装着構造を有することにより、一体化したインバータ回路１０内の複数のアーム部（Ｕ相回路部５Ｕ、Ｖ相回路部５Ｖ及びＷ相回路部５Ｗ；複数の部分回路部）それぞれに対応して、至極短い内部配線のみを介して対応するスナバ回路８を取り付けることができる。
【００３７】
図１６は従来のパワー半導体モジュールにおけるスナバ回路装着例を模式的に示す説明図である。同図に示すように、複数のアーム部（部分回路部）が一体化してなるパワー半導体モジュール１００の外部のＰ端子１０１，Ｎ端子１０２間にスナバ回路１０８を設けている。このようなスナバ回路１０８の接続では、スナバ回路１０８からの距離が離れるに従い、Ｕ相回路部５Ｕ、Ｖ相回路部５Ｖ及びＷ相回路部５Ｗの内部配線におけるインダクタンス成分は大きくなることは回避できない。
【００３８】
一方、実施の形態１のパワー半導体モジュールでは、上述したスナバ回路装着構造により、モジュール化されたＵ相回路部５Ｕ、Ｖ相回路部５Ｖ及びＷ相回路部５Ｗそれぞれのインダクタンス成分を効果的に低減化可能な至近距離に対応のスナバ回路８を配置することができる。このため、実施の形態１のパワー半導体モジュールは、Ｕ相回路部５Ｕ、Ｖ相回路部５Ｖ及びＷ相回路部５Ｗそれぞれのインダクタンス成分を効果的に低減化することができる。
【００３９】
その結果、実施の形態１のパワー半導体モジュールは、インダクタンス成分の低減化を実現しつつ、スナバ回路８によるサージ電圧抑制機能を効果的に働かせることができるため、複数のアーム部それぞれに対する高いサージ電圧抑制効果を均一性良く発揮させることができる。
【００４０】
＜実施の形態２＞
図４及び図５は実施の形態２のパワー半導体モジュールにおける上段装着部Ｐ１ｉと下段装着部Ｐ２ｉとによるスナバ回路８の装着状況を模式的に示す説明図である。図４は断面構造により示し、図５は斜め上方から視た斜視図として示している。
【００４１】
実施の形態２では、図１及び図２で示したインバータ回路１０の上方に設ける蓋部９Ａを備えている。インバータ回路１０上に蓋部９Ａを装着した後は内部のインバータ回路１０が外部から遮蔽される。
【００４２】
蓋部９Ａは３組の上段装着部Ｐ１ｉ及び下段装着部Ｐ２ｉ（ｉ＝１〜３）に対応して設けられた３組の装着用穴部９１及び９２（複数の第１及び第２の装着用穴部）を有している。なお、図４，図５では説明の都合上、１組の上段装着部Ｐ１ｉ及び下段装着部Ｐ２ｉに対応させた１組の装着用穴部９１及び９２を代表させて示しているが、実際には３組の上段装着部Ｐ１ｉ及び下段装着部Ｐ２ｉに対応して、３組の装着用穴部９１及び９２が蓋部９Ａに設けられている。
【００４３】
実施の形態２のパワー半導体モジュールにおいて、蓋部９Ａに設けられる３組の装着用穴部９１及び９２はそれぞれ、対応するスナバ回路８の被装着端子８１（一方端子）を通過させて上段装着部Ｐ１ｉに装着し、対応するスナバ回路８の被装着端子８２（他方端子）を通過させて下段装着部Ｐ２ｉに装着することができることを特徴としている。
【００４４】
このように、実施の形態２のパワー半導体モジュールは、各アーム（一単位のインバータ回路部）に対して、実施の形態１と同様に抜き差し操作によりスナバ回路８を着脱可能な装着部対Ｐ１ｉ及びＰ２ｉを有し、かつ、蓋部９Ａにスナバ回路８の被装着端子８１及び８２を挿入通過可能な装着用穴部９１及び９２を設けることにより、パワー半導体モジュールにスナバ回路８が組み合わされた構造を実現することができる。
【００４５】
すなわち、実施の形態２のパワー半導体モジュールは、３組の装着部対Ｐ１ｉ及びＰ２ｉに加え、３組の装着用穴部９１及び９２を有する蓋部９Ａをさらに備えることにより、蓋部９Ａ上にスナバ回路８を直接設ける構成を比較的簡単に実現できるため、装置完成後においても、ユーザの必要性に応じて複数種のスナバ回路８を選択的に利用することができる効果を奏する。
【００４６】
その結果、実施の形態２のパワー半導体モジュールは、ユーザのニーズに応じて適切な定数のスナバ回路８を適宜選択する事ができ、主回路(コンデンサ（平滑用電解コンデンサ、フィルムコンデンサ等)）によって、定数の最適化を容易に行うことができる。
【００４７】
＜実施の形態３＞
図６及び図７は実施の形態３のパワー半導体モジュールにおける上段装着部Ｐ１ｉと下段装着部Ｐ２ｉとによるスナバ回路８の装着状況を模式的に示す説明図である。図６は断面構造により示し、図７は斜め上方から視た斜視図として示している。
【００４８】
実施の形態３では、図１及び図２で示したインバータ回路１０の上方に設ける蓋部９Ｂを備えている。インバータ回路１０上に蓋部９Ｂを装着した後は内部のインバータ回路１０は外部から遮蔽される。
【００４９】
蓋部９Ｂは３組の上段装着部Ｐ１ｉ及び下段装着部Ｐ２ｉ（ｉ＝１〜３）に装着される３つのスナバ回路８に対応して設けられた３つのスナバ取付穴９３（複数のスナバ取付穴）を有している。なお、図６，図７では説明の都合上、１つのスナバ回路８に対応させた１つのスナバ取付穴９３を代表させて示しているが、実際には、３組の上段装着部Ｐ１ｉ及び下段装着部Ｐ２ｉ並びに３つのスナバ回路８に対応して、３つのスナバ取付穴９３が蓋部９Ｂに設けられている。
【００５０】
３つのスナバ取付穴９３はそれぞれ、対応するスナバ回路８の本体部（被装着端子８１及び８２以外の部分）を貫通させつつ嵌め込みながら、本体部下方に設けられた被装着端子８１を上段装着部Ｐ１ｉに装着するとともに、被装着端子８２を下段装着部Ｐ２ｉに装着することができるように蓋部９Ｂに設けられている。
【００５１】
このように、実施の形態３のパワー半導体モジュールは、各アーム（一単位のインバータ回路部）に対して、実施の形態１及び実施の形態２と同様に着脱可能な装着部対Ｐ１ｉ及びＰ２ｉを有し、さらに、蓋部９Ｂにスナバ回路８の本体部を貫通させつつ嵌め込み固定可能なスナバ取付穴９３を設けることにより、パワー半導体モジュールにスナバ回路８が組み合わされた構造を実現することができる。
【００５２】
すなわち、実施の形態３のパワー半導体モジュールは、３組の装着部対Ｐ１ｉ及びＰ２ｉに加え、３つのスナバ取付穴９３を有する蓋部９Ｂをさらに備えることにより、蓋部９Ｂにスナバ回路８の本体部を直接固定する構成を比較的簡単に実現できるため、装置完成後においても、ユーザの必要性に応じて複数種のスナバ回路８を選択的に利用することができる効果を奏する。
【００５３】
さらに、実施の形態３のパワー半導体モジュールは、スナバ回路８の本体部をスナバ取付穴９３に貫通させつつ嵌め込むことにより、スナバ回路８を安定して固定することができるため、スナバ回路８の取り付け後における脱落防止を図ることができる効果も奏する。
【００５４】
＜実施の形態４＞
図８及び図９は実施の形態４のパワー半導体モジュールにおける上段装着部Ｐ１ｉと下段装着部Ｐ２ｉとによるスナバ回路８の装着状況を模式的に示す説明図である。図８は断面構造により示し、図９は斜め上方から視た斜視図として示している。
【００５５】
実施の形態４では、図１及び図２で示したインバータ回路１０の上方に設けられた蓋部９Ｃを備えている。インバータ回路１０上に蓋部９Ｃを装着した後は内部のインバータ回路１０が外部から遮蔽される。
【００５６】
蓋部９Ｃはその底面に３つのスナバ回路８を設けており、これら３つのスナバ回路８を３組の上段装着部Ｐ１ｉ及び下段装着部Ｐ２ｉ（ｉ＝１〜３）に装着することができる。なお、図８，図９では説明の都合上、１つのスナバ回路８を蓋部９Ｃの底面に設けた態様を代表させて示しているが、実際には３つのスナバ回路８が蓋部９Ｃの底面に設けられている。
【００５７】
そして、蓋部９Ｃは、３組の装着部対Ｐ１ｉ及びＰ２ｉに関し、被装着端子８１及び８２を有するスナバ回路８の被装着端子８１を上段装着部Ｐ１ｉに装着し、被装着端子８２を下段装着部Ｐ２ｉに装着するように構成された、スナバ回路装着構造が実現されるように、３つのスナバ回路８を底面に配置し固定している。
【００５８】
このように、実施の形態４のパワー半導体モジュールは、各アーム（一単位のインバータ回路部）に対して、実施の形態１〜実施の形態３と同様に着脱可能な装着部対Ｐ１ｉ及びＰ２ｉを有し、さらに、蓋部９Ｃの底面にスナバ回路装着構造が実現されるように３つのスナバ回路８を設けることにより、パワー半導体モジュールにスナバ回路８が組み合わされた構造を実現することができる。
【００５９】
すなわち、実施の形態４のパワー半導体モジュールは、３組の装着部対Ｐ１ｉ及びＰ２ｉに加え、３つのスナバ回路８を底面に設けた蓋部９Ｃをさらに備えることにより、スナバ回路８付の蓋部９Ｃを比較的簡単に全体回路部に取り付けることができる。
【００６０】
このため、実施の形態４のパワー半導体モジュールは、装置完成後においても、ユーザの必要性に応じて複数種のスナバ回路８を蓋部９Ｃと共に選択的に利用することができるともに、蓋部９Ｃの装着後はスナバ回路８を蓋部９Ｃの下方に収納することができるため、スナバ回路付パワー半導体モジュールの小型化・省スペース化を図ることができる。
【００６１】
＜実施の形態５＞
図１０及び図１１は実施の形態５のパワー半導体モジュールにおける上段装着部Ｐ１ｉ（下段装着部Ｐ２ｉ）によるスナバ回路８の装着状況を模式的に示す斜視図である。図１０は非装着状態を示し、図１１は装着状態を示している。
【００６２】
これらの図に示すように、上段装着部Ｐ１ｉ（下段装着部Ｐ２ｉ）はＰ端子配線パターン５１（Ｎ端子配線パターン５２）上に選択的に形成される導電性パターン部材５３及び５４の組み合わせにより構成され、互いに対向して上方に突出して形成される先端部５３ａ及び５４ａが上段装着部Ｐ１ｉの実質部分となる。導電性パターン部材５３及び５４は少なくとも先端部５３ａ及び５４ａ間において弾性力が発揮される導体材料が用いられる。したがって、導電性パターン部材５３及び５４は少なくとも先端部５３ａ及び５４ａをバネ構造として有している。
【００６３】
このように、実施の形態４のパワー半導体モジュールにおける導電性パターン部材５３及び５４の先端部５３ａ及び５４ａが、装着部Ｐ１１〜Ｐ１３，装着部Ｐ２１〜Ｐ２３それぞれの実質部分として構成されている。
【００６４】
図１０に示すように、スナバ回路８の被装着端子８１（８２）が装着されていない被装着時、すなわち、導電性パターン部材５３及び５４に外力が加わらない状態の時は、導電性パターン部材５３及び５４の伸張作用により、先端部５３ａ及び５４ａ間は接触状態となり、導電性パターン部材５３及び５４間は電気的に接続状態となる。なお、被装着時において、先端部５３ａ及び５４ａそれぞれの上部は互いに遠ざかる方向に反って形成されることにより、先端広がり部分５９を有している。
【００６５】
一方、図１１に示すように、先端部５３ａ及び５４ａの先端広がり部分５９（図１０参照）を入口として、スナバ回路８の被装着端子８１（８２）を先端部５３ａ及び５４ａの上方から挿入することができ、被装着端子８１の挿入に伴う先端部５３ａ及び５４ａの収縮作用により先端部５３ａ及び５４ａ間が分離して被装着端子８１を挟みこむことによりスナバ回路装着構造を実現する。
【００６６】
また、装着状態の被装着端子８１を上段装着部Ｐ１ｉから上方に引き抜くことにより、非装着状態にすると先端部５３ａ及び５４ａの伸張作用により、再び、図１０で示す状態に戻り、導電性パターン部材５３及び５４間が電気的に接続される。
【００６７】
このように、実施の形態５では、上段装着部Ｐ１ｉ（下段装着部Ｐ２ｉ）は先端部５３ａ及び５４ａが弾性機能を有する導電性パターン部材５３及び５４により構成される。そして、一対の部分装着部となる先端部５３ａ及び５４ａは、スナバ回路８の被装着端子８１（８２）を先端部５３ａ及び５４ａ間に挿入することにより、スナバ回路装着構造を実現している。
【００６８】
加えて、導電性パターン部材５３及び５４は、スナバ回路８の被装着端子８１の非装着時においても、弾性機能を有するバネ構造に備わる伸張作用により先端部５３ａ及び５４ａ間が接触することにより、導電性パターン部材５３及び５４間が電気的に接続される電気的接続機能を有している。
【００６９】
このように、実施の形態５のパワー半導体モジュールにおける上段装着部Ｐ１ｉ（下段装着部Ｐ２ｉ）は被装着端子８１（８２）の非装着時において電気的接続機能を有するため、装置完成後においても、ユーザの必要性に応じて複数種のスナバ回路の選択的利用に加え、スナバ回路８の有無をも選択することができる。
【００７０】
さらに、実施の形態５において上段装着部Ｐ１ｉ（下段装着部Ｐ２ｉ）を構成する一対の弾性部である先端部５３ａ及び５４ａは、スナバ回路８の被装着端子８１（８２）の非装着時においてバネ構造に備わる伸張作用により、先端部５３ａ及び５４ａ間が接触することにより電気的接続機能を実現するため、スナバ回路の有無の選択を比較的簡単な構成で実現することができる。例えば、Ｕ相、Ｖ相及びＷ相それぞれに関し、相毎にスナバ回路を使用するか否かの選択も可能となる。
【００７１】
＜実施の形態６＞
図１２及び図１３は実施の形態６のパワー半導体モジュールにおける上段装着部Ｐ１ｉ（下段装着部Ｐ２ｉ）の構造を模式的に示す斜視図である。図１２は導電部材５８の非装着状態を示し、図１３は導電部材５８の装着状態を示している。
【００７２】
これらの図に示すように、上段装着部Ｐ１ｉ（下段装着部Ｐ２ｉ）はＰ端子配線パターン５１（Ｎ端子配線パターン５２）上に選択的に形成される導電性パターン部材５５及び５６の組み合わせにより構成され、導電性パターン部材５５及び５６において、平面視円状の空洞部５７の外周に沿って互いに分離して立設される、平面視円弧状の先端部５５ａ及び５６ａ（一対の外枠部）が上段装着部Ｐ１ｉの実質部分となる。
【００７３】
このように、実施の形態６のパワー半導体モジュールにおいて、空洞部５７を有する略円柱構造で構成される一対の先端部５５ａ及び５６ａが、装着部Ｐ１１〜Ｐ１３，装着部Ｐ２１〜Ｐ２３それぞれの実質部分として構成されている。
【００７４】
先端部５５ａ及び５６ａの内面間に設けられる空洞部５７は、スナバ回路８の被装着端子８１（８２）に合致した形状で形成されている。このため、スナバ回路８の被装着端子８１（８２）を空洞部５７内に挿入することにより、スナバ回路装着構造を実現している。
【００７５】
一方、図１２に示すように、先端部５５ａ及び５６ａは、被装着端子８１（８２）の非装着時は互いに分離して配置されるため、導電性パターン部材５５及び５６間は互いに電気的絶縁状態となる。
【００７６】
しかしながら、図１３に示すように、被装着端子８１と同様、空洞部５７に合致した形状の導電部材５８を空洞部５７に挿入することにより、導電部材５８の外周面と先端部５５ａ及び５６ａの内面とが接触することにより、導電性パターン部材５５及び５６間が導電部材５８を介して電気的に接続される。したがって、実施の形態６のパワー半導体モジュールは、導電部材５８を挿入することにより、スナバ回路８の被装着端子８１の非装着時においても、導電性パターン部材５５及び５６間を電気的に接続する電気的接続機能を有している。
【００７７】
このように、実施の形態６のパワー半導体モジュールにおける上段装着部Ｐ１ｉ（下段装着部Ｐ２ｉ）は被装着端子８１（８２）の非装着時において、導電部材５８を介した電気的接続機能を有するため、装置完成後においても、ユーザの必要性に応じて複数種のスナバ回路の選択的利用に加え、実施の形態５と同様、スナバ回路の有無の選択を比較的簡単な構成で実現することができる。
【００７８】
さらに、実施の形態６のパワー半導体モジュールは、スナバ回路８の被装着端子８１（８２）の挿入用の空洞部５７の外周に沿って互いに分離して形成される一対の外枠部である先端部５５ａ及び５６ａを有し、被装着端子８１の装着時に被装着端子８１の外周面と先端部５５ａ及び５６ａの内面との接触により、導電性パターン部材５５及び５６間を電気的に接続している。このため、被装着端子８１と先端部５５ａ及び５６ａとの接触抵抗を小さく抑えることにより、スナバ回路８によるサージ電圧抑制機能を安定性良く発揮させることができる。
【００７９】
なお、図１２及び図１３では、一対の先端部５５ａ及び５６ａの構造（空洞部５７を含む）として、略円柱構造を示したが、被装着端子８１（８２）及び導電部材５８の形状に合致して、被装着端子８１及び導電部材５８を介して導電性パターン部材５５及び５６間の電気的に接続が行える構造であれば、一対の先端部５５ａ及び５６ａの形状は他の構造であってもよい。
【００８０】
＜実施の形態７＞
図１４はこの発明の実施の形態７であるパワー半導体モジュール（半導体装置）の回路構成を模式的に示す説明図である。
【００８１】
同図に示すように、パワー半導体モジュールは、各々が一単位のインバータ回路部を構成する３つのアーム部（部分回路部）である、Ｕ相回路部５Ｕ、Ｖ相回路部５Ｖ及びＷ相回路部５Ｗから構成されるインバータ回路１０Ｂを有している。
【００８２】
実施の形態７のパワー半導体モジュールは、図１〜図３で示した実施の形態１のパワー半導体モジュールと同様、Ｐ端子１用のＰ端子配線パターン５１（図２参照）をＵ相回路部５Ｕ、Ｖ相回路部５Ｖ及びＷ相回路部５Ｗ用の領域として略均等に割り当て、Ｎ端子２用のＮ端子配線パターン５２（図２参照）を、Ｕ相回路部５Ｕ、Ｖ相回路部５Ｖ及びＷ相回路部５Ｗ用の領域として略均等に割り当てている。
【００８３】
さらに、図２で示した実施の形態１の装着部Ｐ１１〜Ｐ１３，装着部Ｐ２１〜Ｐ２３と同様に、Ｐ端子配線パターン５１のＵ相回路部５Ｕ、Ｖ相回路部５Ｖ及びＷ相回路部５Ｗ用の上述した割り当て領域上に装着部Ｐ３１、Ｐ３２及びＰ３３が設けられ、Ｎ端子配線パターン５２のＵ相回路部５Ｕ、Ｖ相回路部５Ｖ及びＷ相回路部５Ｗ用の上述した割り当て領域上に装着部Ｐ４１、Ｐ４２及びＰ４３が設けられる。
【００８４】
なお、装着部Ｐ３１〜Ｐ３３及び装着部Ｐ４１〜Ｐ４３それぞれは、例えば、図１０及び図１１で示した実施の形態５の一対の先端部５３ａ及び５４ａ、あるいは、図１２及び図１３で示した実施の形態６の一対の先端部５５ａ及び５６ａの構造と等価な一対の部分装着部（一対の外枠部）により構成されている。すなわち、図１０〜図１３において、上段装着部Ｐ１ｉ及び下段装着部Ｐ２ｉが上段装着部Ｐ３ｉ及び下段装着部Ｐ４ｉに置き換わった構造を、装着部Ｐ３１〜Ｐ３３及び装着部Ｐ４１〜Ｐ４３として採用している。
【００８５】
このように、実施の形態７における装着部Ｐ３１〜Ｐ３３及び装着部Ｐ４１〜Ｐ４３はそれぞれを上述した一対の部分装着部により構成し、スナバ回路８の被装着端子８１（８２）の一対の部分装着部間への挿入により上述したスナバ回路装着構造を実現している。
【００８６】
さらに、一対の部分装着部は、スナバ回路８の被装着端子８１の非装着時においても、一対の部分装着部間を電気的接続にする電気的接続機能（図１０，図１３参照）を有している。
【００８７】
上述したように、実施の形態７におけるパワー半導体モジュールの装着部Ｐ３１〜Ｐ３３及び装着部Ｐ４１〜Ｐ４３はそれぞれ、被装着端子８１を装着可能であり、かつ、被装着端子８１の非装着時における電気的接続機能を有している。このため、実施の形態７は、装置完成後においても、ユーザの必要性に応じて複数種のスナバ回路の選択的利用に加え、スナバ回路８の有無をも選択することができる効果を奏する。
【００８８】
なお、実施の形態７では、装着部Ｐ３１〜Ｐ３３及び装着部Ｐ４１〜Ｐ４３それぞれの構造として、実施の形態５あるいは実施の形態６で示した構造を例示したが、上述した構造に限らず、上述した被装着端子８１の装着機能と非装着時における電気的接続機能を有する構造であれば他の構造を採用しても良い。
【００８９】
＜実施の形態８＞
図１５は実施の形態８のパワー半導体モジュールにおける上段装着部Ｐ３ｉ（下段装着部Ｐ４ｉ）によるスナバ回路８のリアクトル４０の装着状況を模式的に示す説明図である。
【００９０】
同図に示すように、上段装着部Ｐ３ｉ（下段装着部Ｐ４ｉ）は、例えば、実施の形態５で示した導電性パターン部材５３及び５４の組み合わせにより構成され、互いに対向して上方に突出して形成される一対の先端部５３ａ及び５４ａが上段装着部Ｐ３ｉの実質部分となる。すなわち、上段装着部Ｐ３ｉ（Ｐ４ｉ）は実施の形態５の上段装着部Ｐ１ｉ（Ｐ２ｉ）と実質等価な構造を有している。
【００９１】
ただし、実施の形態８では、被装着端子８１及び８２（一方端子及び他方端子）のうち少なくとも一つの端子にリアクトル４０が設けられたスナバ回路８Ｌのリアクトル４０を装着対象として加えている点で、他の実施の形態と異なる。なお、リアクトル４０は電極４１，４２間に絶縁体４３を設けることにより構成される。
【００９２】
実施の形態８のパワー半導体モジュールにおいて、装着部Ｐ３１〜Ｐ３３及び装着部Ｐ４１〜Ｐ４３（複数の第１及び第２の装着部）は、スナバ回路８の被装着端子８１に代えてリアクトル４０を上段装着部Ｐ３ｉに装着する第１のリアクトル部装着、及び、被装着端子８２に代えてリアクトル４０を下段装着部Ｐ４ｉに装着する第２のリアクトル部装着のうち、少なくとも一つのリアクトル部装着を実現するリアクトル部装着構造を有することを特徴としている。
【００９３】
図１５に示すように、実施の形態８の一対の先端部５３ａ及び５４ａの先端広がり部分を入口として、スナバ回路８のリアクトル４０を縦長にして先端部５３ａ及び５４ａの上方から挿入することができ、リアクトル４０の挿入に伴う一対の先端部５３ａ及び５４ａの収縮作用により先端部５３ａ及び５４ａ間が分離してリアクトル４０の先端部分を挟みこむことによりリアクトル部装着構造を実現する。
【００９４】
このように、実施の形態８のパワー半導体モジュールは、スナバ回路８Ｌのリアクトル４０を導電性パターン部材５３及び５４の先端部５３ａ及び５４ａ間に挿入することにより、リアクトル装着構造を実現している。
【００９５】
その結果、実施の形態８のパワー半導体モジュールは、リアクトル部装着構造により、スナバ回路８Ｌのリアクトル４０による電圧波形の発振防止機能を発揮させることができる。
【００９６】
なお、上述したリアクトル装着構造は、上段装着部Ｐ３ｉ及び下段装着部Ｐ４ｉのうち少なくとも一方で実現すれば良く、他方はリアクトル装着構造、あるいは実施の形態１〜実施の形態７と同様に被装着端子８１（８２）のスナバ回路装着構造にすることが考えられる。
【００９７】
また、リアクトル装着構造は、図１５で示した一対の先端部５３ａ及び５４ａによる構造に限らず、リアクトル４０が着脱可能な構造であれば代用可能であることは勿論である。
【００９８】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【符号の説明】
【００９９】
１  Ｐ端子、２  Ｎ端子、５Ｕ  Ｕ相回路部、５Ｖ  Ｖ相回路部、５Ｗ  Ｗ相回路部、８，８Ｌ  スナバ回路、９Ａ〜９Ｃ  蓋部、１０，１０Ｂ  インバータ回路、１１〜１３，２１〜２３  ＩＧＢＴ、４０  リアクトル、５１  Ｐ端子配線パターン、５２  Ｎ端子配線パターン、５３〜５６  導電性パターン部材、８１，８２  被装着端子、９１，９２  装着用穴部、９３  スナバ取付穴、Ｄ１１〜Ｄ１３，Ｄ２１〜Ｄ２３  ダイオード、Ｐ１１〜Ｐ１３，Ｐ２１〜Ｐ２３，Ｐ３１〜Ｐ３３，Ｐ４１〜Ｐ４３  （上段，下段）装着部。
【図１】
2015223047.tif 000003
【図２】
2015223047.tif 000004
【図３】
2015223047.tif 000005
【図４】
2015223047.tif 000006
【図５】
2015223047.tif 000007
【図６】
2015223047.tif 000008
【図７】
2015223047.tif 000009
【図８】
2015223047.tif 000010
【図９】
2015223047.tif 000011
【図１０】
2015223047.tif 000012
【図１１】
2015223047.tif 000013
【図１２】
2015223047.tif 000014
【図１３】
2015223047.tif 000015
【図１４】
2015223047.tif 000016
【図１５】
2015223047.tif 000017
【図１６】
2015223047.tif 000018