(57)【要約】【課題】制御パルスの立ち上がり時および立ち下がり時における出力端子での電圧の変動を低減する。【解決手段】互いのソース端子が接続されると共に互いのゲート端子が共通の制御端子Ｐｃに接続された一対のＭＯＳトランジスタＴｒ１，Ｔｒ２を有すると共に一方のＭＯＳトランジスタＴｒ１のドレイン端子が入力端子Ｐｉに接続され、かつ他方のＭＯＳトランジスタＴｒ２のドレイン端子が出力端子Ｐｏに接続されて構成されたメインスイッチ２と、一端がメインスイッチ２の出力端子Ｐｏに接続されたコンデンサ４と、制御端子Ｐｃに入力される制御パルスＳ１と逆極性のパルスであって、制御パルスＳ１の立ち上がりに同期して立ち下がり、かつ制御パルスＳ１の立ち下がりに同期して立ち上がる駆動パルスＳ２をコンデンサ４の他端に印加する駆動回路５とを備えている。【選択図】図１
2015136052.tif 000002
【特許請求の範囲】
【請求項１】
互いのソース端子が接続されると共に互いのゲート端子が共通の制御端子に接続された一対のｎチャネルＭＯＳトランジスタを有すると共に当該一対のｎチャネルＭＯＳトランジスタのうちの一方のｎチャネルＭＯＳトランジスタのドレイン端子が入力端子に接続され、かつ他方のｎチャネルＭＯＳトランジスタのドレイン端子が出力端子に接続されて構成されたメインスイッチと、
一端が前記メインスイッチの出力端子に接続されたコンデンサと、
前記制御端子に入力される制御パルスと逆極性のパルスであって、当該制御パルスの立ち上がりに同期して立ち下がり、かつ当該制御パルスの立ち下がりに同期して立ち上がる駆動パルスを前記コンデンサの他端に印加する駆動回路とを備えているスイッチ装置。
【請求項２】
前記駆動回路は、前記制御パルスの前記立ち上がりの完了タイミングに同期して前記駆動パルスの前記立ち下がりを完了させ、かつ当該制御パルスの前記立ち下がりの完了タイミングに同期して前記駆動パルスの前記立ち上がりを完了させる請求項１記載のスイッチ装置。
【請求項３】
前記制御パルスの振幅をＶ１とし、前記駆動パルスの振幅をＶ２とし、前記ｎチャネルＭＯＳトランジスタのゲート−ドレイン間容量をＣｇとしたときに、前記コンデンサの容量値Ｃは、以下の式に基づいて規定されている請求項１または２記載のスイッチ装置。
Ｃ＝Ｃｇ×Ｖ１／Ｖ２
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、互いのソース端子が接続された一対のｎチャネルＭＯＳトランジスタでメインスイッチが構成されたスイッチ装置に関するものである。
【背景技術】
【０００２】
この種のスイッチ装置として、下記特許文献１において従来の技術として開示されたアナログスイッチ回路が知られている。このスイッチ装置（アナログスイッチ回路）５１は、図３に示すように、互いのソース端子が接続された一対のｎチャネルＭＯＳトランジスタ（以下、単に「ＭＯＳトランジスタ」ともいう）Ｔｒ１，Ｔｒ２を有するメインスイッチ２と、メインスイッチ２をオン・オフさせるための制御パルスＳ１を出力する制御回路３とを備えている。
【０００３】
このスイッチ装置５１では、メインスイッチ２は、制御パルスＳ１が印加される制御端子Ｐｃに各ＭＯＳトランジスタＴｒ１，Ｔｒ２のゲート端子が接続され、入力端子ＰｉにＭＯＳトランジスタＴｒ１，Ｔｒ２のうちの一方のＭＯＳトランジスタＴｒ１のドレイン端子が接続され、かつ出力端子Ｐｏに他方のＭＯＳトランジスタＴｒ２のドレイン端子が接続されて構成されている。
【０００４】
また、制御回路３は、一例として、互いのドレイン端子が接続されたｐチャネルＭＯＳトランジスタ（以下、単に「ＭＯＳトランジスタ」ともいう）Ｔｒ３およびｎチャネルＭＯＳトランジスタ（以下、単に「ＭＯＳトランジスタ」ともいう）Ｔｒ４を有して、一方のＭＯＳトランジスタＴｒ３のソース端子が正の電圧Ｖｐｐに接続されると共に、他方のＭＯＳトランジスタＴｒ４のソース端子が負の電圧−Ｖｎｎに接続されて構成された出力回路３ａと、ＭＯＳトランジスタＴｒ３，Ｔｒ４を交互にオン状態に駆動することにより、負の電圧−Ｖｎｎから正の電圧Ｖｐｐに立ち上がり、また正の電圧Ｖｐｐから負の電圧−Ｖｎｎに立ち下がる制御パルスＳ１を出力回路３ａから出力させるドライブ回路３ｂとを備えている。
【０００５】
以上の構成により、スイッチ装置５１では、制御回路３が制御パルスＳ１を出力していないとき（制御パルスＳ１の電圧が負の電圧−Ｖｎｎのとき）には、メインスイッチ２は、各ＭＯＳトランジスタＴｒ１，Ｔｒ２がオフ状態に制御されることにより非導通状態に移行して、入力端子Ｐｉに供給されている信号Ｓｉの出力端子Ｐｏからの出力を停止する。
【０００６】
また、制御回路３が制御パルスＳ１を出力しているとき（制御パルスＳ１の電圧が正の電圧Ｖｐｐのとき）には、メインスイッチ２は、各ＭＯＳトランジスタＴｒ１，Ｔｒ２がオン状態に制御されることにより導通状態に移行して、入力端子Ｐｉに供給されている信号Ｓｉを出力端子Ｐｏから負荷Ｌｄに出力する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−２４３６１３号公報（第２頁、第２（ａ）図）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところが、上記の構成のスイッチ装置５１には、以下のような解決すべき課題が存在している。すなわち、このスイッチ装置５１では、図３，４に示すように、制御パルスＳ１の立ち上がり時および立ち下がり時に、メインスイッチ２を構成するＭＯＳトランジスタＴｒ２に固有に存在するゲート・ドレイン間容量Ｃｇを経由して、ゲート端子と出力端子Ｐｏとの間に電流Ｉ１（立ち上がり時には図３において実線で示す向きに流れ、立ち下がり時には同図において破線で示す向きに流れる電流）が一時的に発生し、この電流Ｉ１が出力端子Ｐｏから負荷Ｌｄに流れることに起因して、出力端子Ｐｏの電圧Ｖｏが変動する（出力端子Ｐｏの電圧が振られる）。このため、このスイッチ装置５１には、この電圧Ｖｏの変動が大きいときには、出力端子Ｐｏに接続されている負荷Ｌｄに悪影響を与えるおそれがあるという解決すべき課題が存在している。
【０００９】
本発明は、かかる課題に鑑みてなされたものであり、制御パルスの立ち上がり時および立ち下がり時における出力端子での電圧の変動を低減し得るスイッチ装置を提供することを主目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成すべく請求項１記載のスイッチ装置は、互いのソース端子が接続されると共に互いのゲート端子が共通の制御端子に接続された一対のｎチャネルＭＯＳトランジスタを有すると共に当該一対のｎチャネルＭＯＳトランジスタのうちの一方のｎチャネルＭＯＳトランジスタのドレイン端子が入力端子に接続され、かつ他方のｎチャネルＭＯＳトランジスタのドレイン端子が出力端子に接続されて構成されたメインスイッチと、一端が前記メインスイッチの出力端子に接続されたコンデンサと、前記制御端子に入力される制御パルスと逆極性のパルスであって、当該制御パルスの立ち上がりに同期して立ち下がり、かつ当該制御パルスの立ち下がりに同期して立ち上がる駆動パルスを前記コンデンサの他端に印加する駆動回路とを備えている。
【００１１】
また、請求項２記載のスイッチ装置は、請求項１記載のスイッチ装置において、前記駆動回路は、前記制御パルスの前記立ち上がりの完了タイミングに同期して前記駆動パルスの前記立ち下がりを完了させ、かつ当該制御パルスの前記立ち下がりの完了タイミングに同期して前記駆動パルスの前記立ち上がりを完了させる。
【００１２】
また、請求項３記載のスイッチ装置は、請求項１または２記載のスイッチ装置において、前記制御パルスの振幅をＶ１とし、前記駆動パルスの振幅をＶ２とし、前記ｎチャネルＭＯＳトランジスタのゲート−ドレイン間容量をＣｇとしたときに、前記コンデンサの容量値Ｃは、以下の式に基づいて規定されている。Ｃ＝Ｃｇ×Ｖ１／Ｖ２
【発明の効果】
【００１３】
請求項１記載のスイッチ装置によれば、一端がメインスイッチの出力端子に接続されたコンデンサと、制御パルスと逆極性のパルスであって、制御パルスの立ち上がりに同期して立ち下がり、かつ制御パルスの立ち下がりに同期して立ち上がる駆動パルスをコンデンサの他端に印加する駆動回路とを備えたことにより、制御パルスの立ち上がり時および立ち下がり時においてメインスイッチを構成する他方のｎチャネルＭＯＳトランジスタのゲート・ドレイン間容量を介して発生する電流の少なくとも一部については、コンデンサに吸収させたり、コンデンサから放出（供給）させたりすることができるため、出力端子での電圧の変動を確実に低減することができる。
【００１４】
また、請求項２記載のスイッチ装置によれば、駆動回路が、制御パルスの立ち上がりの完了タイミングに同期して駆動パルスの立ち下がりを完了させ、かつ制御パルスの立ち下がりの完了タイミングに同期して駆動パルスの立ち上がりを完了させるため、制御パルスの立ち上がり時および立ち下がり時の全域において、他方のｎチャネルＭＯＳトランジスタのゲート・ドレイン間容量を介して発生する電流を、コンデンサに吸収させたり、コンデンサから放出（供給）させたりすることができるため、出力端子での電圧の変動を一層確実に低減することができる。
【００１５】
また、請求項３記載のスイッチ装置によれば、コンデンサの容量値Ｃが式（Ｃ＝Ｃｇ×Ｖ１／Ｖ２）に基づいて規定されているため、制御パルスの立ち上がり時および立ち下がり時において、他方のｎチャネルＭＯＳトランジスタのゲート・ドレイン間容量を介して発生する電流を、理論上、コンデンサにすべて吸収させたり、コンデンサからすべて放出（供給）させたりすることができるため、出力端子での電圧の変動を極めて少ない状態にすることができる。
【図面の簡単な説明】
【００１６】
【図１】一対のｎチャネルＭＯＳトランジスタＴｒ１，Ｔｒ２を有するメインスイッチ２と共に、コンデンサ４および駆動回路５を備えたスイッチ装置１の構成を示す構成図である。
【図２】図１のスイッチ装置１の動作を説明するための波形図である。
【図３】一対のｎチャネルＭＯＳトランジスタＴｒ１，Ｔｒ２を有するメインスイッチ２を備えたスイッチ装置５１の構成を示す構成図である。
【図４】図３のスイッチ装置５１の動作を説明するための波形図である。
【発明を実施するための形態】
【００１７】
以下、メインスイッチを有するスイッチ装置の実施の形態について、添付図面を参照して説明する。
【００１８】
最初に、スイッチ装置の一例としての図１に示すスイッチ装置１の構成について説明する。スイッチ装置１は、メインスイッチ２、制御回路３、コンデンサ４および駆動回路５を備えている。メインスイッチ２は、互いのソース端子が接続された一対のｎチャネルＭＯＳトランジスタ（以下、単に「ＭＯＳトランジスタ」ともいう）Ｔｒ１，Ｔｒ２を有している。また、メインスイッチ２では、各ＭＯＳトランジスタＴｒ１，Ｔｒ２のゲート端子が共通の制御端子Ｐｃに接続され、ＭＯＳトランジスタＴｒ１，Ｔｒ２のうちの一方のＭＯＳトランジスタＴｒ１のドレイン端子が入力端子Ｐｉに接続され、かつ他方のＭＯＳトランジスタＴｒ２のドレイン端子が出力端子Ｐｏに接続されている。
【００１９】
制御回路３は、出力回路３ａおよびドライブ回路３ｂを備えている。本例では一例として、出力回路３ａは、互いのドレイン端子が接続されたｐチャネルＭＯＳトランジスタ（以下、単に「ＭＯＳトランジスタ」ともいう）Ｔｒ３およびｎチャネルＭＯＳトランジスタ（以下、単に「ＭＯＳトランジスタ」ともいう）Ｔｒ４を有すると共に、一方のＭＯＳトランジスタＴｒ３のソース端子が正の電圧Ｖｐｐに接続され、かつ他方のＭＯＳトランジスタＴｒ４のソース端子が負の電圧−Ｖｎｎに接続されて構成されている。また、ドライブ回路３ｂは、ＭＯＳトランジスタＴｒ３，Ｔｒ４のうちの任意の一方をオン状態に駆動すると共に、他方をオフ状態に駆動する（ＭＯＳトランジスタＴｒ３，Ｔｒ４を交互にオン状態に駆動する）。
【００２０】
この構成により、制御回路３は、負の電圧−Ｖｎｎから正の電圧Ｖｐｐに立ち上がり、また正の電圧Ｖｐｐから負の電圧−Ｖｎｎに立ち下がる制御パルスＳ１をその出力回路３ａから出力する。
【００２１】
コンデンサ４は、一端がメインスイッチ２の出力端子Ｐｏに接続され、他端が駆動回路５の出力端子に接続されている。
【００２２】
駆動回路５は、図２に示すように、メインスイッチ２の制御端子Ｐｃに入力される制御パルスＳ１に対して逆極性の駆動パルスＳ２をコンデンサ４の他端に印加する。また、駆動回路５は、この駆動パルスＳ２を、制御パルスＳ１の立ち上がりに同期して立ち下がらせると共に、制御パルスＳ１の立ち上がりの完了のタイミングに同期して立ち下がりを完了させ、かつ制御パルスＳ１の立ち下がりに同期して立ち上がらせると共に、制御パルスＳ１の立ち下がりの完了のタイミングに同期して立ち上がりを完了させる。
【００２３】
本例では一例として、駆動回路５は、図１に示すように、不図示の出力段が例えば出力回路３ａと同等の回路構成のインバータ回路で構成されている。この場合、この出力段には、高電位側の電圧としてグランド電位（ゼロボルト）が供給され、低電位側の電圧として負の電圧−Ｖｎｎが供給されている。また、駆動回路５には制御パルスＳ１が入力される。これにより、駆動回路５は、制御パルスＳ１に基づいて、制御パルスＳ１の立ち上がりに同期してグランド電位から立ち下がると共に、制御パルスＳ１の立ち上がりの完了のタイミングに同期して負の電圧−Ｖｎｎに達して立ち下がりが完了し、かつ制御パルスＳ１の立ち下がりに同期して負の電圧−Ｖｎｎから立ち上がると共に、制御パルスＳ１の立ち下がりの完了のタイミングに同期してグランド電位に達して立ち上がりが完了する駆動パルスＳ２を出力する。なお、実際には、駆動回路５での信号の遅延が存在するため、駆動パルスＳ２は、制御パルスＳ１に若干遅れて、立ち上がったり、立ち下がったりするが、この遅延は極めて短い時間であるため、無視できるものとする。
【００２４】
次に、スイッチ装置１の動作について説明する。
【００２５】
なお、コンデンサ４の容量値Ｃは、制御パルスＳ１の振幅Ｖ１（＝Ｖｐｐ＋｜−Ｖｎｎ｜）、駆動パルスＳ２の振幅Ｖ２（＝｜−Ｖｎｎ｜）、およびメインスイッチ２のＭＯＳトランジスタＴｒ２に固有に存在するゲート・ドレイン間容量Ｃｇ（発明の理解を容易にするため、容量値も符号「Ｃｇ」で表すものとする）に基づいて、以下の式（１）から決定されている。
Ｃ＝Ｃｇ×Ｖ１／Ｖ２  ・・・（１）
【００２６】
つまり、制御パルスＳ１の立ち上げ時および立ち下げ時にゲート・ドレイン間容量Ｃｇを介してＭＯＳトランジスタＴｒ２のゲート端子とドレイン端子（メインスイッチ２の出力端子Ｐｏ）との間に電流Ｉ１が一時的に発生する。また、一端が出力端子Ｐｏに接続されたコンデンサ４の他端を、制御パルスＳ１に同期すると共に極性が逆の駆動パルスＳ２で駆動することによって、電流Ｉ２が、理論上、電流１と同じタイミングでコンデンサ４に一時的に発生する。そして、この式（１）は、このように電流Ｉ１および電流Ｉ２が同じタイミングで発生するという条件下において、式（１）のように容量値Ｃを規定することで、理論上、制御パルスＳ１の立ち上げ時にゲート・ドレイン間容量Ｃｇを介して制御端子Ｐｃから出力端子Ｐｏに流れる電流Ｉ１をコンデンサ４が電流Ｉ２として吸収し、また制御パルスＳ１の立ち下げ時にゲート・ドレイン間容量Ｃｇを介して出力端子Ｐｏから制御端子Ｐｃに流れる電流Ｉ１をコンデンサ４が電流Ｉ２として放出すること、すなわち、電流Ｉ２で電流Ｉ１をキャンセルし得ることを意味する。
【００２７】
具体的に、例えば、制御パルスＳ１の立ち上げ時（図２中の期間Ｔ１）を例に挙げて説明する。この期間Ｔ１においてゲート・ドレイン間容量Ｃｇを介して流れる電流Ｉ１の総量（電流Ｉ１の積分値）、つまりゲート・ドレイン間容量Ｃｇに蓄積される電荷量Ｑ１は、Ｃｇ×Ｖ１となる。一方、この期間Ｔ１においてコンデンサ４を介して流れる電流Ｉ２の総量（電流Ｉ２の積分値）、つまりコンデンサ４に蓄積される電荷量Ｑ２は、Ｃ×Ｖ２となる。この場合、コンデンサ４で電流Ｉ１を電流Ｉ２として吸収するということは、理論上、両電荷量Ｑ１，Ｑ２が等しくなる（Ｃｇ×Ｖ１＝Ｃ×Ｖ２）ことであるため、上記の式（１）が算出される。このようにして、電流１を電流Ｉ２でキャンセルすることが可能であれば、電流Ｉ１の負荷Ｌｄへの流出を回避して、出力端子Ｐｏの電圧Ｖｏの変動を抑制することが可能となる。なお、詳細な説明は省略するが、制御パルスＳ１の立ち下げ時（図２中の期間Ｔ２）のときも期間Ｔ１のときと同様であり、上記の式（１）で決定した容量値Ｃにコンデンサ４の容量値を規定することで、ゲート・ドレイン間容量Ｃｇを介して流れる電流Ｉ１を電流Ｉ２でキャンセルすることが可能になっている。
【００２８】
このスイッチ装置１では、メインスイッチ２をオフ状態からオン状態に移行させる際には、制御回路３が制御パルスＳ１の出力を開始する。この制御パルスＳ１は、メインスイッチ２の制御端子Ｐｃと共に駆動回路５の入力端子にも出力される。このため、駆動回路５は、制御パルスＳ１とは逆極性で、かつ制御パルスＳ１に同期した駆動パルスＳ２のコンデンサ４の他端への出力を開始する。
【００２９】
この場合、駆動回路５は、図２に示すように、制御パルスＳ１の立ち上がりに同期してグランド電位から立ち下がり、その後、制御パルスＳ１の立ち上がりの完了のタイミングに同期して立ち下がりが完了する（つまり、負の電圧−Ｖｎｎに達する）ように駆動パルスＳ２を出力する。この期間Ｔ１において、制御パルスＳ１の立ち上がりに起因してゲート・ドレイン間容量Ｃｇに流れる電流Ｉ１（図１中において実線で示す向きに流れる電流）の総量（つまり、ゲート・ドレイン間容量Ｃｇに蓄積される電荷量Ｑ１）はＣｇ×Ｖ１であり、また、駆動パルスＳ２の立ち下がりに起因してコンデンサ４に流れる電流Ｉ２（図１中において実線で示す向きに流れる電流）の総量（つまり、コンデンサ４に蓄積される電荷量Ｑ２）はＣ×Ｖ２である。また、コンデンサ４の容量値Ｃは、上記した値Ｃｇ×Ｖ１／Ｖ２に予め規定されている。これにより、期間Ｔ１における電流Ｉ１の総量と電流Ｉ２の総量は一致する。
【００３０】
したがって、制御パルスＳ１の立ち上がり時（期間Ｔ１）に発生するすべての電流Ｉ１をコンデンサ４で吸収することができ、この電流Ｉ１の負荷Ｌｄへの流出（負荷Ｌｄでの電流Ｉ３の発生）を回避することができるため、出力端子Ｐｏでの電圧Ｖｏの変動を抑制することが可能になっている。
【００３１】
また、このスイッチ装置１では、メインスイッチ２をオン状態からオフ状態に移行させる際には、制御回路３が制御パルスＳ１の出力を停止する。このため、駆動回路５も、制御パルスＳ１とは逆極性の駆動パルスＳ２のコンデンサ４の他端への出力を停止する。
【００３２】
この場合、駆動回路５は、図２に示すように、制御パルスＳ１の立ち下がりに同期して負の電圧−Ｖｎｎから立ち上がり、その後、制御パルスＳ１の立ち下がりの完了のタイミングに同期して立ち上がりが完了する（つまり、グランド電位に達する）ように駆動パルスＳ２を停止させる。この期間Ｔ２において、制御パルスＳ１の立ち下がりに起因してゲート・ドレイン間容量Ｃｇに流れる電流Ｉ１（図１中において破線で示す向きに流れる電流）の総量（つまり、ゲート・ドレイン間容量Ｃｇに蓄積される電荷量Ｑ１）はＣｇ×Ｖ１であり、また、駆動パルスＳ２の立ち上がりに起因してコンデンサ４に流れる電流Ｉ２（図１中において破線で示す向きに流れる電流）の総量（つまり、コンデンサ４から放出される電荷量Ｑ２）はＣ×Ｖ２である。また、コンデンサ４の容量値Ｃは値Ｃｇ×Ｖ１／Ｖ２である。これにより、期間Ｔ２における電流Ｉ１の総量と電流Ｉ２の総量も、期間Ｔ１のときと同様にして一致する。
【００３３】
したがって、制御パルスＳ１の立ち下がり時（期間Ｔ２）に発生するすべての電流Ｉ１をコンデンサ４から放出（供給）することができ、負荷Ｌｄからゲート・ドレイン間容量Ｃｇへの電流の流入（負荷Ｌｄでの電流Ｉ３の発生）を回避することができるため、出力端子Ｐｏでの電圧Ｖｏの変動を抑制することが可能になっている。
【００３４】
なお、ゲート・ドレイン間容量Ｃｇの容量値Ｃｇおよびコンデンサ４の容量値Ｃには、それぞればらつきがあったり、また、温度変化に起因して変化したりすることがある。このため、コンデンサ４および駆動回路５をメインスイッチ２に付加することだけでは、制御パルスＳ１の立ち上がり時（期間Ｔ１）および立ち下がり時（期間Ｔ２）においてゲート・ドレイン間容量Ｃｇを介して発生するすべての電流Ｉ１を、電流Ｉ２として吸収したり、電流Ｉ２として放出（供給）したりすること、つまり完全にキャンセルすることは実際には難しい。しかしながら、コンデンサ４および駆動回路５をメインスイッチ２に付加することにより、各期間Ｔ１，Ｔ２において発生する電流Ｉ１の少なくとも一部については確実にキャンセル（電流Ｉ２として吸収したり、電流Ｉ２として放出したり）することができる。このため、図２に示すように、コンデンサ４および駆動回路５をメインスイッチ２に付加しないときに負荷Ｌｄに発生する電流Ｉ３を破線で示したときには、実線で示されるようなより少ない状態に電流Ｉ３の電流値を低減することができ、これによって出力端子Ｐｏでの電圧Ｖｏの変動を確実に低減することが可能になっている。
【００３５】
このように、このスイッチ装置１では、一端がメインスイッチ２の出力端子Ｐｏに接続されたコンデンサ４と、制御パルスＳ１と逆極性のパルスであって、制御パルスＳ１の立ち上がりに同期して立ち下がり、かつ制御パルスＳ１の立ち下がりに同期して立ち上がる駆動パルスＳ２をコンデンサ４の他端に印加する駆動回路５とを備えている。
【００３６】
したがって、このスイッチ装置１によれば、制御パルスＳ１の立ち上がり時（期間Ｔ１）および立ち下がり時（期間Ｔ２）においてゲート・ドレイン間容量Ｃｇを介して発生する電流Ｉ１の少なくとも一部については、電流Ｉ２としてコンデンサ４に吸収させたり、電流Ｉ２としてコンデンサ４から放出（供給）させたりすることができるため、出力端子Ｐｏでの電圧Ｖｏの変動を確実に低減することができる。
【００３７】
また、このスイッチ装置１では、駆動回路５が、制御パルスＳ１の立ち上がりの完了タイミングに同期して駆動パルスＳ２の立ち下がりを完了させ、かつ制御パルスＳ１の立ち下がりの完了タイミングに同期して駆動パルスＳ２の立ち上がりを完了させる。
【００３８】
したがって、このスイッチ装置１によれば、制御パルスＳ１の立ち上がり時（期間Ｔ１）および立ち下がり時（期間Ｔ２）の全域において、ゲート・ドレイン間容量Ｃｇを介して発生する電流Ｉ１を、電流Ｉ２としてコンデンサ４に吸収させたり、電流Ｉ２としてコンデンサ４から放出（供給）させたりすることができるため、出力端子Ｐｏでの電圧Ｖｏの変動を一層確実に低減することができる。
【００３９】
また、このスイッチ装置１では、コンデンサ４の容量値Ｃが、式（１）（Ｃ＝Ｃｇ×Ｖ１／Ｖ２）に基づいて規定されている。したがって、このスイッチ装置１によれば、駆動パルスＳ２が、期間Ｔ１において、制御パルスＳ１の立ち上がりに同期して立ち下がり、その後、制御パルスＳ１の立ち上がりの完了のタイミングに同期して立ち下がりが完了する状態において、制御パルスＳ１の立ち上がり時に発生するすべての電流Ｉ１をコンデンサ４で電流Ｉ２として吸収させることができる。また、駆動パルスＳ２が、期間Ｔ２において、制御パルスＳ１の立ち下がりに同期して立ち上がり、その後、制御パルスＳ１の立ち下がりの完了のタイミングに同期して立ち上がりが完了する状態において、制御パルスＳ１の立ち下がり時に発生するすべての電流Ｉ１をコンデンサ４から電流Ｉ２として放出（供給）させることができる。これにより、このスイッチ装置１によれば、電流Ｉ１の発生に起因して負荷Ｌｄに発生する電流Ｉ３を各期間Ｔ１，Ｔ２において理論上ゼロにすることができるため、出力端子Ｐｏでの電圧Ｖｏの変動を極めて少ない状態にすることができる。
【００４０】
なお、上記のスイッチ装置１では、グランド電位から負の電圧−Ｖｎｎまで立ち下がることで出力状態になり、負の電圧−Ｖｎｎからグランド電位まで立ち上がることで停止状態になる駆動パルスＳ２を駆動回路５から出力する構成を採用しているが、制御パルスＳ１に同期し、かつ逆極性のパルスである限り、上記のグランド電位や負の電圧−Ｖｎｎに代えて任意の電圧に規定することができる。この構成であっても、コンデンサ４の容量値Ｃを上記の式（１）に基づいて算出して規定しておくことにより、各期間Ｔ１，Ｔ２での電流Ｉ１の発生に起因して負荷Ｌｄに発生する電流Ｉ３の電流値を低減して、出力端子Ｐｏでの電圧Ｖｏの電圧変動についても低減することができる。
【符号の説明】
【００４１】
１  スイッチ装置
２  メインスイッチ
４  コンデンサ
５  駆動回路
Ｐｃ  制御端子
Ｐｉ  入力端子
Ｐｏ  出力端子
Ｓ１  制御パルス
Ｓ２  駆動パルス
Ｔｒ１，Ｔｒ２  ＭＯＳトランジスタ
【図１】
2015136052.tif 000003
【図２】
2015136052.tif 000004
【図３】
2015136052.tif 000005
【図４】
2015136052.tif 000006