(57)【要約】【課題】【解決手段】混合原子価導電性酸化物を用いたメモリが開示されている。そのメモリは、酸素欠乏状態で導電性が下がる混合原子価導電性酸化物と、酸素に対する電解質であり、酸素イオンの移動を引き起こすのに有効な電場を促進する電解質トンネル障壁と、を備える。【選択図】図６Ａ
2008512857.tif 000002
【特許請求の範囲】
【請求項１】
メモリ素子であって、
酸素欠乏状態で導電性が下がる混合原子価導電性酸化物と、
酸素に対する電解質であり、酸素イオンの移動を引き起こすのに有効な電場を促進する電解質トンネル障壁と、を備える、メモリ素子。
【請求項２】
請求項１に記載のメモリ素子であって、前記混合原子価導電性酸化物は、実質的な結晶構造を有する、メモリ素子。
【請求項３】
請求項２に記載のメモリ素子であって、前記混合原子価導電性酸化物は、通常動作時に前記酸素欠乏状態にされて、通常動作時に前記実質的な結晶構造を保持する、メモリ素子。
【請求項４】
請求項１に記載のメモリ素子であって、前記混合原子価導電性酸化物の全体のうちの一部が、通常動作時に前記酸素欠乏状態にされる、メモリ素子。
【請求項５】
請求項１に記載のメモリ素子であって、通常動作時に、前記電解質トンネル障壁の近くの前記混合原子価導電性酸化物の層は、前記電解質トンネル障壁から離れた前記混合原子価導電性酸化物の層よりも強い酸素欠乏状態にされる、メモリ素子。
【請求項６】
請求項１に記載のメモリ素子であって、通常動作時に、前記電解質トンネル障壁の近くの前記混合原子価導電性酸化物の層は、前記電解質トンネル障壁から離れた層よりも大きい原子価状態の変化を示す、メモリ素子。
【請求項７】
請求項１に記載のメモリ素子であって、前記メモリ素子の導電率は、メモリの状態を示し、前記メモリの状態は、非破壊的に判定可能である、メモリ素子。
【請求項８】
請求項１に記載のメモリ素子であって、前記電場により、前記混合原子価導電性酸化物からの酸素が、通常動作時に前記電解質トンネル障壁内に移動する、メモリ素子。
【請求項９】
請求項８に記載のメモリ素子であって、前記電場により、前記混合原子価導電性酸化物からの酸素が、通常動作時に前記電解質トンネル障壁を通過する、メモリ素子。
【請求項１０】
請求項１に記載のメモリ素子であって、前記メモリ素子は、最小加工線幅をｆとした場合に、約４ｆ2以下の形状サイズを有するメモリセルの一部である、メモリ素子。
【請求項１１】
請求項１０に記載のメモリ素子であって、前記メモリセルは、約１ｆ2以下の有効形状サイズを有し、前記有効形状サイズが、垂直方向に互いに積層された複数のメモリセルを含むことを可能にする、メモリ素子。
【請求項１２】
請求項１１に記載のメモリ素子であって、前記メモリセルは、約０．２５ｆ2以下の有効形状サイズを有し、前記有効形状サイズが、各メモリセルに格納可能な複数ビットを含むことを可能にする、メモリ素子。
【請求項１３】
メモリ素子であって、
トンネル障壁幅を有するトンネル障壁と、
前記トンネル障壁幅よりも広い有効トンネル障壁を形成する低導電領域を有する導電性材料と、
を備え、
前記低導電領域は、前記メモリ素子に掛かる電圧に反応する、メモリ素子。
【請求項１４】
請求項１３に記載のメモリ素子であって、前記メモリ素子の導電率は、メモリの状態を示し、前記メモリの状態は、非破壊的に判定可能である、メモリ素子。
【請求項１５】
請求項１３に記載のメモリ素子であって、電場により、通常動作時に、前記導電性材料からの陰イオンが、前記トンネル障壁内へ移動する、メモリ素子。
【請求項１６】
請求項１５に記載のメモリ素子であって、前記電場により、通常動作時に、前記導電性材料からの陰イオンが、前記トンネル障壁を通り抜ける、メモリ素子。
【請求項１７】
請求項１３に記載のメモリ素子であって、前記導電性材料は、実質的な結晶構造を有する、メモリ素子。
【請求項１８】
請求項１７に記載のメモリ素子であって、前記導電性材料は、通常動作時に、前記実質的な結晶構造を保持する、メモリ素子。
【請求項１９】
請求項１３に記載のメモリ素子であって、アノード材料の局所的なフィラメント状の移動であるフォーミング処理が、通常動作時の前記メモリ素子の全体的な導電率にほとんど寄与しない、メモリ素子。
【請求項２０】
請求項１３に記載のメモリ素子であって、前記メモリ素子は、最小加工線幅をｆとした場合に、約４ｆ2以下の形状サイズを有するメモリセルの一部である、メモリ素子。
【請求項２１】
請求項２０に記載のメモリ素子であって、前記メモリセルは、約１ｆ2以下の有効形状サイズを有することで、前記有効形状サイズが、垂直方向に互いに積層された複数のメモリセルを含むことを可能にする、メモリ素子。
【請求項２２】
請求項２１に記載のメモリ素子であって、前記メモリセルは、約０．２５ｆ2以下の有効形状サイズを有することで、前記有効形状サイズが、各メモリセルに格納可能な複数ビットを含むことを可能にする、メモリ素子。
【請求項２３】
２端子電気素子であって、
約５０オングストローム未満のトンネル障壁幅を有するトンネル障壁と、
前記トンネル障壁と直列の導電性材料と、
を備え、
前記導電性材料と直列の前記トンネル障壁は、読み出し電圧において第１の導電率を有し、プログラミング電圧の印加後には、前記読み出し電圧において第２の導電率を有する、２端子電気素子。
【請求項２４】
請求項２３に記載の２端子電気素子であって、前記電気素子の導電率は、メモリの状態を示し、前記メモリの状態は、非破壊的に判定可能である、２端子電気素子。
【請求項２５】
請求項２３に記載の２端子電気素子であって、電場により、通常動作時に、前記導電性材料からの陰イオンが、前記トンネル障壁内へ移動する、２端子電気素子。
【請求項２６】
請求項２５に記載の２端子電気素子であって、前記電場により、通常動作時に、前記導電性材料からの陰イオンが、前記トンネル障壁を通り抜ける、２端子電気素子。
【請求項２７】
請求項２３に記載の２端子電気素子であって、前記導電性材料は、実質的な結晶構造を有する、２端子電気素子。
【請求項２８】
請求項２７に記載の２端子電気素子であって、前記導電性材料は、通常動作時に、前記実質的な結晶構造を保持する、２端子電気素子。
【請求項２９】
請求項２３に記載の２端子電気素子であって、アノード材料の局所的なフィラメント状の移動であるフォーミング処理が、通常動作時の前記電気素子の全体的な導電率にほとんど寄与しない、２端子電気素子。
【請求項３０】
請求項２３に記載の２端子電気素子であって、前記２端子電気素子は、最小加工線幅をｆとした場合に、約４ｆ2以下の形状サイズを有するメモリセルの一部である、２端子電気素子。
【請求項３１】
請求項３０に記載の２端子電気素子であって、前記メモリセルは、約１ｆ2以下の有効形状サイズを有することで、前記有効形状サイズが、垂直方向に互いに積層された複数のメモリセルを含むことを可能にする、２端子電気素子。
【請求項３２】
請求項３１に記載の２端子電気素子であって、前記メモリセルは、約０．２５ｆ2以下の有効形状サイズを有することで、前記有効形状サイズが、各メモリセルに格納可能なビット数を含むことを可能にする、２端子電気素子。
【請求項３３】
２端子電気素子であって、
読み出し動作と書き込み動作の両方においてトンネル現象を含む伝導機構を有する約５０オングストローム未満の絶縁材料と、
前記絶縁材料と直接的または間接的に結合された導電性材料と、
を備え、
前記２端子電気素子は、読み出し電圧において第１の導電率を有し、プログラミング電圧の印加後には、前記読み出し電圧において第２の導電率を有する、２端子電気素子。
【請求項３４】
請求項３３に記載の２端子電気素子であって、前記２端子電気素子の導電率は、メモリの状態を示し、前記メモリの状態は、非破壊的に判定可能である、２端子電気素子。
【請求項３５】
請求項３３に記載の２端子電気素子であって、電場により、通常動作時に、前記導電性材料からの陰イオンが、前記絶縁材料内へ移動する、２端子電気素子。
【請求項３６】
請求項３５に記載の２端子電気素子であって、前記電場により、通常動作時に、前記導電性材料からの陰イオンが、前記絶縁材料を通り抜ける、２端子電気素子。
【請求項３７】
請求項３３に記載の２端子電気素子であって、前記導電性材料は、実質的な結晶構造を有する、２端子電気素子。
【請求項３８】
請求項３７に記載の２端子電気素子であって、前記導電性材料は、通常動作時に、前記実質的な結晶構造を保持する、２端子電気素子。
【請求項３９】
請求項３３に記載の２端子電気素子であって、アノード材料の局所的なフィラメント状の移動であるフォーミング処理が、通常動作時の前記２端子電気素子の全体的な導電率にほとんど寄与しない、２端子電気素子。
【請求項４０】
請求項３３に記載の２端子電気素子であって、前記２端子電気素子は、最小加工線幅をｆとした場合に、約４ｆ2以下の形状サイズを有するメモリセルの一部である、２端子電気素子。
【請求項４１】
請求項４０に記載の２端子電気素子であって、前記メモリセルは、約１ｆ2以下の有効形状サイズを有することで、前記有効形状サイズが、垂直方向に互いに積層された複数のメモリセルを含むことを可能にする、２端子電気素子。
【請求項４２】
請求項４１に記載の２端子電気素子であって、前記メモリセルは、約０．２５ｆ2以下の有効形状サイズを有することで、前記有効形状サイズが、各メモリセルに格納可能な複数ビットを含むことを可能にする、２端子電気素子。
【請求項４３】
方法であって、
２つの電極の間に、絶縁層と、隣接層とを設ける工程と、
前記隣接層の少なくとも一部の導電率を変化させるのに十分な電場を前記絶縁層に掛ける工程と、
直列接続された前記隣接層と前記絶縁層との両方の導電率を検知する工程と、を備える、方法。
【請求項４４】
請求項４３に記載の方法であって、前記導電率は、メモリの状態を示し、前記メモリの状態は、非破壊的に判定可能である、方法。
【請求項４５】
請求項４３に記載の方法であって、前記電場により、前記隣接層からの陰イオンが、前記絶縁層内に移動する、方法。
【請求項４６】
請求項４５に記載の方法であって、前記電場により、前記隣接層からの陰イオンが、前記絶縁層を通過する、方法。
【請求項４７】
請求項４３に記載の方法であって、前記隣接層は、実質的な結晶構造を有する、方法。
【請求項４８】
請求項４７に記載の方法であって、前記隣接層は、通常動作時に、前記実質的な結晶構造を保持する、方法。
【請求項４９】
請求項４３に記載の方法であって、アノード材料の局所的なフィラメント状の移動であるフォーミング処理が、前記伝導度にほとんど寄与しない、方法。
【請求項５０】
請求項４３に記載の方法であって、前記２つの電極の間の前記絶縁層と前記隣接層とは、最小加工線幅をｆとした場合に、約４ｆ2以下の形状サイズを有するメモリセルの一部である、方法。
【請求項５１】
請求項５０に記載の方法であって、前記メモリセルは、約１ｆ2以下の有効形状サイズを有することで、前記有効形状サイズが、垂直方向に互いに積層された複数のメモリセルを含むことを可能にする、方法。
【請求項５２】
請求項５１に記載の方法であって、前記メモリセルは、約０．２５ｆ2以下の有効形状サイズを有することで、前記有効形状サイズが、各メモリセルに格納可能な複数ビットを含むことを可能にする、方法。
【請求項５３】
請求項４３に記載の方法であって、前記２つの電極の間の前記絶縁層と前記隣接層とは、回路上に設けられる、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンピュータメモリに関し、特に、不揮発性メモリに関する。 
【背景技術】
【０００２】
メモリは、揮発性または不揮発性のいずれかに分類することができる。揮発性メモリとは、電源がオフになると内容を失うメモリである。これに対して、不揮発性メモリは、連続的な電力供給なしに情報を保持できる。ほとんどの不揮発性メモリは、メモリ素子として固体メモリ素子を使用している。
【０００３】
１９６０年代から、薄い絶縁体を有する金属−絶縁体−金属・構造におけるスイッチ効果およびメモリ効果について記述した多くの文献が公開されてきた。影響の大きい研究の１つとして、Ｊ．Ｇ．ＳｉｍｍｏｎｓとＲ．Ｒ．Ｖｅｒｄｅｒｂｅｒによる「Ｎｅｗ  Ｃｏｎｄｕｃｔｉｏｎ  ａｎｄ  Ｒｅｖｅｒｓｉｂｌｅ  Ｍｅｍｏｒｙ  Ｐｈｅｎｏｍｅｎａ  ｉｎ  Ｔｈｉｎ  Ｉｎｓｕｌａｔｉｎｇ  Ｆｉｌｍｓ」、３０１  Ｐｒｏｃ．Ｒｏｙ．Ｓｏｃ．７７−１０２（１９６７）、が挙げられる。ＳｉｍｍｏｎｓとＶｅｒｄｅｒｂｅｒによって説明された機構は、その後、疑問視されたが、この分野での彼らの貢献は大きい。
【０００４】
しかしながら、金属−絶縁体−金属・構造を市販の固体メモリ素子への実装することには、誰も成功していない。Ａ．Ｋ．Ｖｉｊｈによって編集されたテキスト「Ｏｘｉｄｅｓ  ａｎｄ  Ｏｘｉｄｅ  Ｆｉｌｍｓ」の第６巻（Ｍａｒｃｅｌ  Ｄｒｅｋｋｅｒ  １９８１）の２５１−３２５ページ、Ｄａｖｉｄ  Ｐ．Ｏｘｌｅｙが著した第４章は、「Ｍｅｍｏｒｙ  Ｅｆｆｅｃｔｓ  ｉｎ  Ｏｘｉｄｅ  Ｆｉｌｍｓ」をテーマにしている。このテキストで、Ｏｘｌｅｙは、「悲しいことだが、１０年努力しても、これらの酸化物スイッチの応用例の数は、あまりに限られている」と述べている。彼は、続けて、「応用する前に警告の必要があることが想定される。この警告は、スイッチ動作の物理的過程が理解された時に初めて可能になることであり、すなわち、商業利用の想定される任意のスイッチで機能する輸送機構の完全な理解を待たなければならない」と記述している。
【０００５】
その章を書いた後、２０年以上経った２００２年に、Ｏｘｌｅｙは、Ｒ．Ｅ．ＴｈｕｒｓｔａｎｓとＤ．Ｐ．Ｏｘｌｅｙによる「Ｔｈｅ  Ｅｌｅｃｔｒｏｆｏｒｍｅｄ  ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ  ｓｔｒｕｃｔｕｒｅ：  Ａ  ｃｏｍｐｒｅｈｅｎｓｉｖｅ  ｍｏｄｅｌ」、３５  Ｊ．Ｐｈｙｓ．Ｄ．Ａｐｐｌ．Ｐｈｙｓ．８０２−８０９、において、そのテーマを再び取り上げた。この論文で、執筆者達は、伝導過程を、「フォーミング処理で引き起こされる、金属島の間での、トラップ制御および熱活性化されたトンネル現象」であるとするモデルを記載している。「フォーミング処理」（すなわち、「エレクトロフォーミング処理」）は、「電場によって引き起こされる、誘電体を通過する金属アノード材料の局所的なフィラメント状の移動」として説明されており、また、「ここで、蒸着された誘電体は、空隙と化学量論からの逸脱とを含みうることに注意することが重要である。結果として形成された誘電体を通るフィラメントが十分な電流を伝える場合には、これらのフィラメントは破断して、誘電体に埋め込まれた状態の金属島構造を残す。トンネル現象を活性化することにより、この構造を通しての電子伝導が可能である」と記載されている。
【０００６】
しかしながら、執筆者達は、以下のように警告している。「フォーミング処理は複雑であり、本質的に変化するものである。また、トンネル障壁は、水蒸気、有機種、および、酸素にさらされた際に特性が変化しやすい。（中略）したがって、不動態化と、効果的な封止と、フォーミング処理のダイナミクスに関するよりよい理解とをなくして、一貫した素子特性を実現したり、素子特性を長期間にわたって安定させたりすることは、決して期待できない。」
【０００７】
一見関係のない研究において、一部の導電性金属酸化物が、電子パルスにさらされた後にメモリ効果を示すことが確認された。２００１年３月２０日にＬｉｕ  ｅｔ  ａｌ．に発行された米国特許第６，２０４，１３９号には、メモリ特性を示すいくつかのペロブスカイト材料が記載されている。また、「Ｅｌｅｃｔｒｉｃ−ｐｕｌｓｅ−ｉｎｄｕｃｅｄ  ｒｅｖｅｒｓｉｂｌｅ  ｒｅｓｉｓｔａｎｃｅ  ｃｈａｎｇｅ  ｅｆｆｅｃｔ  ｉｎ  ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  ｆｉｌｍｓ」、Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ、Ｖｏｌ．７６、Ｎｏ．１９、２０００年５月８日、および、２００１年のＮｏｎ−Ｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ  Ｔｅｃｈｎｏｌｏｇｙ  Ｓｙｍｐｏｓｉｕｍの資料「Ａ  Ｎｅｗ  Ｃｏｎｃｅｐｔ  ｆｏｒ  Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ：Ｔｈｅ  Ｅｌｅｃｔｒｉｃ−Ｐｕｌｓｅ  Ｉｎｄｕｃｅｄ  Ｒｅｓｉｓｔｉｖｅ  Ｃｈａｎｇｅ  Ｅｆｆｅｃｔ  ｉｎ  Ｃｏｌｏｓｓａｌ  Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  Ｔｈｉｎ  Ｆｉｌｍｓ」にも、上記の研究者らによって、ペロブスカイト材料について記載されている。
【０００８】
Ｈｓｕ  ｅｔ  ａｌ．による米国特許第６，５３１，３７１号「Ｅｌｅｃｔｒｉｃａｌｌｙ  ｐｒｏｇｒａｍｍａｂｌｅ  ｒｅｓｉｓｔａｎｃｅ  ｃｒｏｓｓ  ｐｏｉｎｔ  ｍｅｍｏｒｙ」には、抵抗クロスポイントメモリ素子が、その製造方法および使用方法と共に開示されている。このメモリ素子は、上側電極と下側電極との間に挟まれたペロブスカイト材料の活性層を備える。
【０００９】
同様に、ＩＢＭチューリッヒ研究所も、メモリ用途の金属酸化物材料の利用を論じた３本の技術論文を発表している。すなわち、「Ｒｅｐｒｏｄｕｃｉｂｌｅ  ｓｗｉｔｃｈｉｎｇ  ｅｆｆｅｃｔ  ｉｎ  ｔｈｉｎ  ｏｘｉｄｅ  ｆｉｌｍｓ  ｆｏｒ  ｍｅｍｏｒｙ  ａｐｐｌｉｃａｔｉｏｎｓ」、Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ、Ｖｏｌ．７７、Ｎｏ．１、２０００年７月３日、および、「Ｃｕｒｒｅｎｔ−ｄｒｉｖｅｎ  ｉｎｓｕｌａｔｏｒ−ｃｏｎｄｕｃｔｏｒ  ｔｒａｎｓｉｔｉｏｎ  ａｎｄ  ｎｏｎｖｏｌａｔｉｌｅ  ｍｅｍｏｒｙ  ｉｎ  ｃｈｒｏｍｉｕｍ−ｄｏｐｅｄ  ＳｒＴｉＯ3  ｓｉｎｇｌｅ  ｃｒｙｓｔａｌｓ」、Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ、Ｖｏｌ．７８、Ｎｏ．２３、２００１年６月４日、ならびに、「Ｅｌｅｃｔｒｉｃ  ｃｕｒｒｅｎｔ  ｄｉｓｔｒｉｂｕｔｉｏｎ  ａｃｒｏｓｓ  ａ  ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ  ｓｔｒｕｃｔｕｒｅ  ｄｕｒｉｎｇ  ｂｉｓｔａｂｌｅ  ｓｗｉｔｃｈｉｎｇ」、Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ、Ｖｏｌ．９０、Ｎｏ．６、２００１年９月１５日、である。
【００１０】
市販の不揮発性メモリに固体メモリ素子を組み込む努力が続けられている。
【発明を実施するための最良の形態】
【００１１】
以下では、本発明の完全な理解を可能にするために、多くの具体的な詳細事項が説明されている。しかしながら、当業者にとって明らかなように、本発明は、これら具体的な詳細事項の一部または全部がなくても実施可能である。また、本発明が不必要に不明瞭になるのを避けるため、周知の処理工程については、詳細な説明を省略している。
【００１２】
メモリアレイ
従来の不揮発性メモリは、３端子ＭＯＳＦＥＴ素子を必要とする。かかる素子のレイアウトは、理想的なものではなく、最小形状サイズをｆとすると、一般に、各メモリセルについて少なくとも８ｆ2の面積を必要とする。しかしながら、すべてのメモリ素子が３つの端子を必要とするわけではない。例えば、メモリ素子が、電圧パルスに応答して電気的特性（例えば、抵抗率）を変化させることができる場合には、必要となる端子は２つだけである。２端子だけであれば、１つのセルを４ｆ2のサイズに加工することを可能にするクロスポイント型アレイのレイアウトを利用することができる。積層されたクロスポイント型アレイと、セル当たり複数ビットの格納とのいずれを用いても、１ｆ2以下のサイズを実現できる。セル当たり２ビットの格納や、４層が積層されたクロスポイント型アレイでは、０．２５ｆ2の有効サイズを実現可能である。
【００１３】
図１Ａは、１つのメモリ層を用いたクロスポイント型メモリアレイ１００の一例を示す斜視図である。最下層のｘ方向導電アレイ線１０５は、最上層のｙ方向導電アレイ線１１０と直交する。ｘ方向導電アレイ線１０５およびｙ方向導電アレイ線１１０は、それらの導電アレイ線１０５および１１０が交差する点に位置する複数のメモリプラグ１１５に対して、それぞれ第１の端子および第２の端子として機能する。導電アレイ線１０５および１１０は、メモリプラグ１１５に電圧パルスを供給すると共にメモリプラグ１１５に電流を通して、メモリプラグ１１５の抵抗状態を決定するために用いられる。
【００１４】
導電アレイ線の層１０５および１１０は、一般に、アルミニウム、銅、タングステン、または、特定のセラミックスなど、任意の導電材料で構成することができる。材料に応じて、導電アレイ線は、通例、６４から８１９２本の直交する導電アレイ線と交差する。加工技術、形状サイズ、および、材料の抵抗率により、より短いまたは長い線が実現可能になる。ｘ方向およびｙ方向の導電アレイ線は、同じ長さ（すなわち、正方形のクロスポイント型メモリアレイを形成する）であってよいが、異なる長さ（すなわち、長方形のクロスポイント型メモリアレイを形成する）であってもよく、後者の場合は、異なる抵抗率を有する異なる材料でアレイ線を設ける場合に有用である。
【００１５】
図２Ａは、クロスポイント型メモリアレイ１００におけるメモリセル２０５の選択を示す図である。１本のｘ方向導電アレイ線２１０と１本のｙ方向導電アレイ線２１５との間の交差点から、１つのメモリセル２０５が一意的に特定される。図２Ｂは、選択されたメモリセル２０５の境界を示している。メモリセルは、理論的に、一次元、二次元、さらには、三次元にも拡張できる繰り返し可能なユニットである。メモリセルをｚ方向（ｘ−ｙ平面に直交する方向）に繰り返す方法の１つとして、下面および上面の導電アレイ線１０５および１１０の両方を用いて、積層クロスポイント型アレイを形成する方法がある。
【００１６】
図１Ｂは、４つのメモリ層１５５、１６０、１６５、および、１７０を用いた積層クロスポイント型アレイ１５０の一例を示す図である。メモリ層は、ｘ方向導電アレイ線１７５、１８０、および、１８５と、ｙ方向導電アレイ線１９０および１９５とが交互に配置された層の間に挟まれており、その結果、各メモリ層１５５、１６０、１６５、および、１７０は、１つのｘ方向導電アレイ線の層と、１つのｙ方向導電アレイ線の層とだけ関わるようになっている。導電アレイ線の最上層１８５および最下層１７５は、それぞれ、１つのメモリ層１５５および１７０に電圧を供給するために用いられるだけであるが、その他の導電アレイ線の層１８０、１９０、および、１９５は、上下両方のメモリ層１５５、１６０、１６５、および、１７０に電圧を供給するために用いられてよい。かかる構成では、メモリ層の数をｎとすると、（ｎ＋１）の導電アレイ線層が必要になる。あるいは、各メモリ層は、それぞれ固有の組のｘ方向およびｙ方向の導電アレイ線を有してもよいが、この場合、全体の層の数が増大し、導電アレイ線層と、１つの導電アレイ線層を隣り合う層から電気的に絶縁する誘電体とが、２ｎずつ必要になる。
【００１７】
再び図２Ｂを参照すると、クロスポイント型アレイ１００を構成する繰り返し可能なセルは、メモリプラグ２５５と、メモリプラグの周りの空間の１／２と、ｘ方向導電アレイ線２１０の１／２と、ｙ方向導電アレイ線２１５の１／２とを組み合わせたものであると見なすことができる。もちろん、導電アレイ線は、利用されるのが片面であるか両面であるかにかかわらず、一般に、同じ幅に加工されるので、導電アレイ線の１／２とは、理論上の構造にすぎない。したがって、最上層および最下層（片面のみ利用される）の導電アレイ線は、通例、すべての他の層の導電アレイ線と同じサイズに加工される。
【００１８】
クロスポイント型アレイの利点の１つとして、クロスポイント型アレイ１００または１５０を駆動する能動回路を、クロスポイント型アレイの真下に配置できるため、半導体基板上で必要となる面積が低減される点がある。しかしながら、クロスポイント型アレイは、２端子のメモリ素子で利用できるメモリアレイの唯一の型ではない。例えば、２次元トランジスタメモリアレイが、２端子のメモリ素子を組み込んでよい。かかるアレイのメモリ素子は、２端子の素子であるが、メモリセル全体では、３端子の素子になる。
【００１９】
図３は、トランジスタメモリアレイで利用可能なメモリセル３００を示す図である。各メモリセル３００は、トランジスタ３０５と、メモリプラグ３１０とを備える。トランジスタ３０５は、自身のゲートでもある選択線３２０に適切な電圧を印加された際に、データ線３１５からの電流がメモリプラグ３１０に流れることを可能にするために用いられる。基準線３２５は、２つの隣接するセルが互いの鏡像となるように構成される場合には、それら２つのセルを跨いで配置されてよい。
【００２０】
メモリチップの構成
図４Ａは、１ＭＢメモリ４００Ａの一実施例を示すブロック図である。物理的レイアウトは様々に異なってよいが、各メモリビットブロック４０５は、半導体基板上の別々の部分に形成されてよい。メモリ４００Ａへの入力信号は、アドレスバス４３０と、制御バス４４０と、いくつかの電力供給４５０（通例は、Ｖｃｃおよびグランド。ただし、１ＭＢメモリ４００Ａによって、バス４５０の他の信号が内部で生成されてよい）と、データバス４６０とを含んでよい。制御バス４４０は、通例、チップを選択するための信号と、読み出し動作と書き込み動作とのいずれが実行されるべきかを伝えるための信号と、チップが読み出しモードにある際に出力バッファを有効にするための信号とを含む。アドレスバス４３０は、メモリアレイ内のどの位置がアクセスされるかを指定する。一部のアドレスは、水平アレイ線の中の１本を選択するために、Ｘブロック４７０（通例、プリデコーダとＸデコーダとを備える）に進む。その他のアドレスは、特定の垂直線に適切な電圧を印加するために、Ｙブロック４８０（通例、プリデコーダとＹデコーダとを備える）に進む。各メモリビットブロック４０５は、メモリチップデータバス４６０の一つの線に対して動作する。
【００２１】
メモリアレイ４２０からのデータの読み出しは、比較的単純である。すなわち、ｘ線に電圧が印加され、電圧を印加されたｙ線における電流が検出回路４１０によって検出されて、ビット情報に変換される。図４Ｂは、複数ビットを読み出し可能な検出回路４１５を備えたメモリ４００Ｂの一例を示すブロック図である。複数ビットを同時に読み出す工程は、複数のｙ線から同時に電流を検出する工程を備える。
【００２２】
書き込み動作中、データは、データバス４６０から、入力バッファ／データドライバ４９０へ、そして、選択された垂直線すなわちビット線へと供給される。具体的には、メモリチップ４００Ｂに二値情報が送信されると、その情報は、通例、回路４９５内のラッチ回路に格納される。回路４９５において、各ｙ線が、それぞれに関連するドライバ回路を有してもよいし、一般的に、選択されていない線を定電圧に保持することにより、ｙ線のグループの中で選択されていない線が、選択されていないメモリプラグにおける抵抗の変化を引き起こさない場合には、そのグループのｙ線が、１つのドライバ回路を共有してもよい。一例として、１つのクロスポイント型アレイに１０２４本のｙ線が存在し、ページレジスタが、８つのラッチを備える場合に、ｙブロックは、１２８本のｙ線の中の１本を復号化して、選択された線をブロック４９５に接続する。次いで、ドライバ回路は、適切なメモリプラグに１または０を書き込む。書き込みは、複数のサイクルで実行されてよい。２００４年５月３日に出願されたＰＣＴ特許出願Ｎｏ．ＰＣＴ／ＵＳ０４／１３８３６に記載の技術では、１番目のサイクル中に、すべての「１」が書き込まれてよく、２番目のサイクル中に、すべての「０」が書き込まれてよい。以下で説明するように、特定のメモリプラグは、異なる複数の安定した抵抗状態を有することができる。このようにマルチレベルの抵抗を有するメモリプラグを用いれば、ドライバ回路は、書き込み電圧振幅またはパルス長を変化させることによって、例えば、００、０１、１０、または、１１という状態をプログラムすることができる。
【００２３】
なお、複数のアレイを有する場合や、前述のように複数のメモリビットブロックを有する場合と対照的に、かかるアーキテクチャを拡張して、１つのアレイがデータバスのすべてのビットを扱うメモリを構成することができる。例えば、データバスすなわちメモリデータ編成（データ幅とも呼ばれる）が、１６ビット幅である場合には、１つのクロスポイント型アレイのｙブロックを、１６本の線を同時に復号化するように構成することができる。１つのアレイのみを有するこのようなメモリチップは、同時読み出しおよび２サイクル書き込みの技術を用いることにより、１６ビットワードの読み出しおよびプログラムを行うことができる。
【００２４】
メモリプラグ
各メモリプラグは、加工や機能に関して望ましい複数の材料層を含む。例えば、特定範囲の電圧（ＶNO-からＶNO+）に対しては非常に高い抵抗領域を示し、その特定範囲外の電圧に対しては非常に低い抵抗領域を示す非オーミック特性が望ましい。クロスポイント型アレイにおいて、読み出し電圧および書き込み電圧共に、半分の値がＶNO-からＶNO+までの範囲にある場合には、非オーミック特性によって、読み出しおよび書き込み中の漏電を防止できる。各導電アレイ線が１／２ＶWを有する場合には、それぞれ１／２ＶWを有する２本の導電アレイ線の交点に位置するメモリプラグが、電流路になる。その他のメモリプラグは、非オーミック特性によって高い抵抗を示すため、それら半選択状態のプラグには、電流が流れない。
【００２５】
非オーミック素子を用いて、メモリプラグに非線形の抵抗特性を示させてよい。非オーミック素子の例としては、３膜の金属−絶縁体−金属（ＭＩＭ）構造や、直列の逆並列ダイオードが挙げられる。さらに、複数の逆並列トンネル誘電体も、必要な特性を提供できる。しかしながら、別個の非オーミック素子が必要なくてもよい。メモリプラグの加工により、メモリセルに非オーミック特性が付与される場合がある。非オーミック特性は、一部のアレイでは望ましいが、他のアレイでは不必要な場合もある。
【００２６】
電極は、通例、メモリプラグにとって望ましい構成要素であり、一対の電極が、メモリ素子を挟む。電極の目的が金属の相互拡散を防止する障壁として機能することだけであれば、例えばＴｉＮ、ＴａＮ、Ｐｔ、Ａｕなどの非反応性金属や特定の金属酸化物の薄層が用いられてよい。しかしながら、電極は、金属の相互拡散に対する障壁として機能するだけでなく、他の利点を提供してもよい。電極（単一層または複数層のいずれかで形成される）は、金属、酸素、水素、および、水の拡散を防止すること、他の層との間に良好な格子整合を形成するためのシード層として機能すること、接着層として機能すること、熱膨張係数のばらつきによって引き起こされる応力を低減させること、および、その他の利点を提供することなど、様々な機能を実現することができる。さらに、電極層の選択は、メモリプラグのメモリ効果特性に影響を及ぼす場合があり、メモリ素子の一部になりうる。
【００２７】
「メモリ素子電極」は、メモリ素子を間に挟んだ電極（あるいは、特定の状況下では、導電アレイ線の一部）である。本明細書で用いられているように、メモリ素子電極とは、他の構成要素が、メモリ素子に対して電気的に接続されることを可能にするものである。メモリセルが有する端子の数にかかわらず、メモリプラグは、厳密に２つの端子を有するため、クロスポイント型アレイおよびトランジスタ型メモリアレイは両方とも、厳密に２つのメモリ素子電極を有することに注意されたい。上述のように、メモリセルは、さらなる選択素子（例えば、１または複数のトランジスタ）を備えてよい繰り返し可能なユニットである。したがって、クロスポイント型アレイにおけるメモリセルは、（ａ）通常動作状態でセルの導電率の変化に大きく寄与する１または複数のメモリ素子と、（ｂ）他の素子と区別されても区別されなくてもよい厳密に２つのメモリ素子電極と、（ｃ）非オーミック素子と、（ｄ）厳密に２つの導電線の一部とを備えてよい。１トランジスタ型メモリアレイにおけるメモリセルは、（ａ）１または複数のメモリ素子と、（ｂ）厳密に２つのメモリ素子電極と、（ｃ）ソース、ドレイン、ゲートを有するトランジスタおよび関連の導電線とを備えてよい。当業者にとっては明らかであるが、１トランジスタ型メモリアレイの場合には、１または複数のメモリ素子は、厳密に２つのメモリ素子電極と共に、トランジスタのソース、ドレイン、または、ゲートに接続されてよい。
【００２８】
メモリ効果
メモリ効果は、電圧の印加時に抵抗状態の変化を示すと共に非破壊読み出しを可能にするヒステリシスである。非破壊読み出しとは、読み出し動作がメモリ素子の抵抗状態に影響を及ぼさないことを意味する。メモリセルの抵抗の測定は、一般に、メモリセルが既知の電圧に保持された後の電流と、既知の電流がメモリセルを流れた後の電圧とのいずれかを検出することによって実現される。したがって、−ＶWの印加時には高抵抗状態Ｒ0になると共に＋ＶWの印加時には低抵抗状態Ｒ1になるメモリセルは、−ＶRまたは＋ＶRで実行される読み出し動作によって影響されないことが好ましい。かかる材料では、読み出し動作後に、書き込み動作が必要ない。｜−ＶR｜の振幅は、必ずしも｜＋ＶR｜の振幅に等しいとは限らないことを理解されたい。
【００２９】
さらに、同じ極性の複数の電圧によって抵抗状態を切り換えられることが可能なメモリセルを備えてもよい。例えば、「Ｔｈｅ  Ｅｌｅｃｔｒｏｆｏｒｍｅｄ  ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ  ｓｔｒｕｃｔｕｒｅ：ａ  ｃｏｍｐｒｅｈｅｎｓｉｖｅ  ｍｏｄｅｌ」という論文において、ＴｈｕｒｓｔａｎｓとＯｘｌｅｙは、特定のＶPに達するまで低抵抗状態を維持するメモリを開示している。ＶPに到達した後には、抵抗状態は、電圧と共に増大されることができる。プログラミング後には、ＶTに到達するまで、高抵抗状態が維持される。ＶTは、プログラム電圧がメモリセルから消去される速さに敏感である。かかるシステムでは、Ｒ1のプログラミングは、ＶPの電圧パルスによって実現され、Ｒ0のプログラミングは、ＶPよりも大きい電圧パルスによって実現され、読み出しは、ＶT未満の電圧で起きる。（マルチレベルのメモリセルについては）中間の抵抗状態も可能である。
【００３０】
メモリプラグのＲ1状態は、１０ｋΩないし１００ｋΩの間の最良値を有してよい。Ｒ1状態の抵抗値が１０ｋΩよりも大幅に小さい場合には、セル電流が高いために、電流消費が増大し、寄生抵抗の影響が増大する。Ｒ1状態の値が１００ｋΩよりも大幅に大きい場合には、ＲＣ遅延が、アクセス時間を増大させる。しかしながら、適切なアーキテクチャの改良によって、５ｋΩから１ＭΩ以上までの抵抗値で、実行可能な単一状態の抵抗値が実現されてもよい。通例、単一状態のメモリは、１０倍異なる複数の動作抵抗値Ｒ0およびＲ1を有する。
【００３１】
メモリプラグは、いくつかの異なる抵抗状態をとることができるため、マルチビットの抵抗メモリセルが可能である。マルチビットの抵抗メモリセルでは、メモリプラグの抵抗特性の変化が１０倍を超える規模であることが望ましい。例えば、メモリプラグは、高抵抗状態Ｒ00と、中高抵抗状態Ｒ01と、中低抵抗状態Ｒ10と、低抵抗状態Ｒ11とを有してよい。マルチビットメモリは、通例、シングルビットメモリよりもアクセス時間が長いため、マルチビットメモリをシングルビットメモリと同じくらい高速にする方法の１つとして、Ｒ11からＲ00への抵抗の変化の規模を１０倍よりも大きくする方法がある。例えば、２ビットを格納できるメモリセルでは、低抵抗状態と高抵抗状態との大きさが１００倍異なってよい。３または４ビットの情報を格納できるメモリセルでは、低抵抗状態と高抵抗状態との大きさが１０００倍異なってよい。
【００３２】
トンネル現象によるメモリ効果の実現
トンネル現象とは、電子が、電場の存在下で障壁を通り抜けるプロセスである。トンネル現象は、障壁の幅と障壁の高さの平方根とに依存して指数関数的に変化する。障壁の高さは、通例、第１の導電性材料のフェルミエネルギと、第２の絶縁材料のバンド端との間の電位差として定義される。フェルミエネルギとは、電子状態の占有確率が５０％であるエネルギである。障壁の幅は、絶縁材料の物理的な厚さである。
【００３３】
障壁の高さは、キャリアすなわちイオンが、第２の材料に導入されて、さらなる電場を生成する場合に変更されてよい。障壁の幅は、障壁の形状が物理的に変化、すなわち、拡大または縮小する場合に、変更されてよい。高電場の存在下で、両方の機構により、導電率が変化する。
【００３４】
以下の説明では、主に、障壁の幅を意図的に変更することに焦点を当てるが、当業者にとって明らかなように、他の機構も存在し、障壁高さの変更、キャリア電荷トラップの空間電荷制限電流、熱イオン放出制限導電、および／または、電熱プールフレンケル放出が挙げられるが、それらに限定されることはない。
【００３５】
図５Ａは、メモリ素子５００の一実施形態の基本構成要素を示すブロック図であり、図５Ｂは、２端子メモリセルにおけるメモリ素子５００を示すブロック図であり、図５Ｃは、３端子メモリセルにおける図５Ａのメモリ素子の実施形態を示すブロック図である。
【００３６】
図５Ａは、電解質トンネル障壁５０５と、イオンリザーバ５１０とを示しており、それらは、メモリ素子５００の２つの基本構成要素である。図５Ｂは、上側メモリ電極５１５と下側メモリ電極５２０との間に配置されたメモリ素子５００を示す。メモリ素子の向き（すなわち、電解質トンネル障壁５０５が、上側メモリ電極５１５と下側メモリ電極５２０のいずれの近くに配置されるか）は、シード層の必要性や、トンネル障壁が蒸着中にイオンリザーバ５１０とどのように反応するか、を含め、処理に関する検討事項にとって重要である。図５Ｃは、ソースメモリ素子電極５２５と、ゲートメモリ素子電極５３０と、ドレインメモリ素子電極５３５とを備える３端子トランジスタ素子において、電解質トンネル障壁５０５が下側になるよう配置されたメモリ素子５００を示している。かかる配置では、電解質トンネル障壁５０５は、ゲート酸化物としても機能できる。
【００３７】
図５Ａに戻って、電解質トンネル障壁５０５は、通例、１０オングストロームから５０オングストローム未満の間である。電解質トンネル障壁５０５が、５０オングストロームよりはるかに厚いと、トンネル現象によって電子がメモリ素子５００を通過できるだけの電場を生成するために必要な電圧は、ほとんどの電子素子にとって高すぎるものになる。電解質トンネル障壁５０５の材料に応じて、好ましい電解質トンネル障壁５０５の幅は、寸法の小さい素子（数百ナノメートル）において高速なアクセス時間（数十ナノ秒、通例は１００ｎｓ未満）が望まれる回路について、１５から４０オングストロームの間であってよい。
【００３８】
基本的に、電解質トンネル障壁５０５は、電子絶縁体とイオン性電解質とからなる。本明細書で用いられているように、電解質とは、陽極と陰極との間でのイオン輸送機構を提供する任意の媒体である。一部の実施形態に適した材料として、Ａｌ2Ｏ3、Ｔａ2Ｏ5、ＨｆＯ2、ＺｒＯ2など、様々な金属酸化物が挙げられる。ジルコニアなど、一部の酸化物は、ＣａＯ、ＭｇＯ、Ｙ2Ｏ3など、他の酸化物によって部分的または完全に安定化されてもよいし、スカンジウムなどの材料をドープされてもよい。一部の実施形態では、電解質トンネル障壁５０５は、イオンが、イオンリザーバから電解質トンネル障壁５０５の反対側まで移動することを可能にしてよい。別の実施形態では、イオンは、電解質トンネル障壁５０５の中に短い距離だけ移動して、通常動作中には反対側に到達しなくてもよい。
【００３９】
電解質トンネル障壁５０５は、通例、非常に高品質であり、メモリ素子５００を通る電流を求めるのに必要な電圧の予測を可能にすることができるほど均一である。非常に高品質なトンネル障壁の形成に利用可能な方法の例として、原子層蒸着やプラズマ酸化が挙げられるが、個々のシステムのパラメータが、加工方法の選択に影響する。トンネル障壁は、反応金属とイオンリザーバ５１０との単純な接触を可能にすることによって得られるが、２００４年５月３日出願のＰＣＴ特許出願Ｎｏ．ＰＣＴ／ＵＳ０４／１３８３６に記載されているように、かかる障壁は、一部の実施形態で重要となる均一性を欠く場合がある。したがって、本発明の好ましい実施形態では、トンネル障壁は、加工中には、イオンリザーバ５１０とほとんど反応しない。
【００４０】
標準的な設計では、トンネル障壁５０５における電場は、通例、１０から５０オングストロームの間の厚さでのトンネル現象を促進するのに十分な強さである。その電場は、通例、電解質トンネル障壁５０５の比較的高い直列電子抵抗のために、メモリ素子５００の他の点の電界よりも高い。電解質トンネル障壁５０５の高電場は、少なくとも１デバイ長だけイオンリザーバ５１０に浸透する。デバイ長は、局所的な電場が、自由電荷キャリアの分布に影響する距離として定義できる。適切な極性では、イオンリザーバ５１０内での電場は、イオン（正の帯電も負の帯電もありうる）を、イオンリザーバ５１０から移動させて、イオン性電解質である電解質トンネル障壁５０５内を通過させる。
【００４１】
イオンリザーバ５１０は、電流が流れることを可能にするのに十分な導電率を有すると共に可動イオンを備える材料である。イオンリザーバ５１０は、例えば、可動酸素イオンを有する酸素リザーバであってよい。酸素イオンは、負に帯電（すなわち、陰イオン）しているため、電流と反対方向に流れる。
【００４２】
図６Ａは、酸素リザーバ６３５と相補的リザーバ６１５との間の酸化還元反応により低導電性酸化物が形成される様子を示すブロック図である。イオンリザーバ５１０が、負の酸素イオンからなる場合には、適切な相補的リザーバ６１５は、正に帯電したイオンである。さらに、図６Ａの実施形態のための相補的リザーバ６１５は、酸化されていない状態で導電性を有し、酸化された状態で低い導電性を示すことが好ましい。したがって、多くの導電材料（アルカリ金属、アルカリ土類金属、遷移金属など）が、相補的リザーバ６１５として機能しうる。加工を容易にするため、相補的リザーバ６１５は、電解質トンネル障壁５０５に用いられるのと同じ材料の非酸化状態のものであってよい。
【００４３】
電場が電解質トンネル障壁５０５に印加されると、電場は、少なくとも１デバイ長、酸素リザーバ６３５に浸透する。負に帯電した酸素イオン（陰イオン）は、電解質トンネル障壁５０５を通過して、相補的リザーバ６１５の正に帯電した金属イオン（陽イオン）と結合し、低導電性の酸化物６４０を形成する。この低導電性の酸化物６４０は、電解質トンネル障壁５０５で蓄積され、電子が導電性の相補的リザーバ６１５に到達する前に、より長い距離、電子をトンネルさせる。トンネル現象に対する障壁の幅の影響が指数関数的であることから、低導電性の酸化物６４０は、ほんの数オングストロームの幅であっても、メモリ素子の実効抵抗に対して非常に顕著な影響を持ちうる。
【００４４】
当業者にとって明らかなことであるが、酸化還元反応は、電解質トンネル障壁５０５の上面または底面のいずれでも起こりうる。低導電性の酸化物６４０は、相補的なイオンの移動性が、電解質トンネル障壁５０５を通る酸素イオンの移動性よりも大きい場合には、電解質トンネル障壁５０５の上部で形成される。逆に、酸素イオンの移動性が、電解質トンネル障壁５０５を通る相補的なイオンの移動性よりも大きい場合には、低導電性の酸化物６４０は、電解質トンネル障壁５０５の下部で形成される。
【００４５】
金属酸化物の安定性は、その活性化エネルギによって決まる。ＨｆやＡｌなど、多くの金属酸化物の酸化還元反応を逆転するには、大きなエネルギが必要であり、そのため、かかる高活性化エネルギのセルは、ワンタイムプログラム可能なメモリとしての利用に便利である。ＲｕＯXやＣｕＯXなど、活性化エネルギの低い酸化物は、通常、再プログラム可能なメモリにとって望ましい。
【００４６】
最適化の１つとしては、読み出し中の読み出し障害に影響されにくい極性を用いる方法がある。追記型メモリについては、これは、書き込み極性と相補的であってよい。あるいは、交互の読み出し極性を用いてもよい。一部の実施形態では、相補的リザーバ６１５のサイズを制限するという他の最適化を用いてもよい。
【００４７】
図６Ｂは、相補的リザーバ６１５が自己制限的になるよう加工された様子を示すブロック図である。少量の相補的リザーバ６１５が蒸着されているだけなので、自由酸素イオンとの結合に利用可能な陽イオンの量が限られている。相補的リザーバ６１５の自由イオンがすべて消費されると、もはや、低導電性の酸化物６４０は形成されない。かかる実施形態において、下側メモリ素子電極５２０もしくは別の層は、余分な酸素が、システムの別の部分に漏れることを防止する酸素障壁として機能してよい。
【００４８】
ほとんどの場合、トンネル障壁の有効幅は、リザーバ６１５および６３５におけるイオンの利用可能性によってのみ制限される。多くの異なる障壁幅を形成できるため、異なる抵抗状態によって、セル当たり複数ビットを容易に実施できる。
【００４９】
再び図５Ａを参照して、特定のイオンリザーバ５１０は、酸素欠乏状態においては低導電率の物理特性を有する。可動酸素イオンを有し、酸素欠乏状態において導電率が低くなる材料の例としては、ＳｒＲｕＯ3（ＳＲＯ）、Ｐｒ0.7Ｃａ0.3ＭｎＯ3、Ｐｒ0.5Ｃａ0.5ＭｎＯ3、および、その他のＰＣＭＯなど、一部のペロブスカイト（一般的に、ＡＢＸ3の構造を有するペロブスカイト。なお、Ｘが、酸素またはフッ素のいずれかである場合、Ａは、１．０から１．４Åの原子サイズを有し、Ｂは、０．４５から０．７５Åの原子サイズを有する）が挙げられる。これらのイオンリザーバ５１０の多くは、潜在的に混合原子価酸化物である。例えば、ＰＣＭＯにおけるＰｒ対Ｃａの比によって、Ｍｎ3+状態のマンガンイオン対Ｍｎ4+状態のマンガンイオンの比が決まる。電場の存在下でＰＣＭＯにおいて酸素空孔が生じるにつれて、Ｍｎ3+対Ｍｎ4+の比は増大する。特定の化学量論組成では、Ｍｎ3+の濃度が増大すると、材料の導電率が低くなる。
【００５０】
酸素欠乏によるメモリ効果の実現
図７は、導電性材料において酸素の欠乏した低導電領域７１５がメモリ効果の大部分を提供する２端子メモリセルにおけるメモリ素子７００の別の実施形態を示すブロック図である。図７は、混合原子価酸化物７１０と、電解質トンネル障壁７０５とを示しており、それらは、上側メモリ電極５１５と下側メモリ電極５２０との間に配置されたメモリ素子の２つの基本構成要素である。図５Ａの実施形態と同様に、メモリ素子の向きは、処理に関する検討事項にとって重要である。メモリ素子は、図５Ｃに示したものと同様の３端子メモリセルで用いられてもよいことを理解されたい。
【００５１】
これらの実施形態では、イオンの欠乏（図７の実施形態では、酸素の欠乏）により、欠乏しない場合に導電性を有する材料の導電率が低くなる。混合原子価酸化物７１０は、一般に、結晶であり、単結晶構造または多結晶構造を有する。具体的な実施形態では、結晶構造は、両方の原子価状態において、（ある程度の変形を伴って）基本的な結晶化度を維持する。結晶化度を維持することにより、メモリ素子に対する物理的な応力を両方とも低減することが可能であり、プロセスの可逆性を容易に実現できるようになる。
【００５２】
図８Ａにおいて、電解質トンネル障壁７０５は、酸素貯蔵部としても機能し、反対の極性の電圧パルスが、酸素を混合原子価酸化物７１０に押し戻すまで、一時的に酸素を保持する。図８Ｂでは、別個の酸素貯蔵部７２０を用いて、酸素を保持する。酸素貯蔵部７２０は、上述の相補的リザーバ６１５と同じものであってもよいし、ＩｒＯXなど、特定の種類の酸素リザーバ６３５であってもよい。酸化還元反応が、酸素貯蔵部７２０において酸化物を生成する場合には、酸化物から酸素を引き離すのに必要な活性化エネルギは、メモリが、ワンタイムプログラム可能なメモリとして用いられるか、書き換え可能なメモリとして用いられるかに影響する。
【００５３】
当業者にとって明らかなことであるが、混合原子価酸化物７１０の酸素の欠乏した低導電領域と、特定の種類の相補的リザーバの低導電性酸化物とのいずれかは、許容可能なメモリ効果を提供するのに単独でも十分であり、また、伝導機構が異なる（例えば、小さいポーラロンが、酸素の欠乏した低導電領域７１５をホッピングすることと、低導電性酸化物をトンネルすること）場合には、１つの機構が、メモリ素子５００における伝送全体を支配してもよい。したがって、メモリセルは、一方の現象、他方の現象、もしくは、両方の現象を利用するように設計されてよい。
【００５４】
図８Ａに示したものと逆向きの実施形態と同様の具体的な実施形態において、下側電極５２０は、５００オングストロームのプラチナ層であって、４５０℃で４ｍＴｏｒｒのアルゴン内でプラチナターゲットに１８０ワットを印加しつつＤＣマグネトロンスパッタリングを行った後に、４ｍＴｏｒｒのアルゴンのスパッタリング雰囲気ガス環境で少なくとも１０分間その場で冷却されたものであってよい。
【００５５】
混合原子価酸化物７１０は、５００オングストロームのＰＣＭＯペロブスカイト層であって、５５０℃で１００ｍＴｏｒｒのアルゴン内でＰｒ0.7Ｃａ0.3ＭｎＯ3ターゲット（熱間等方圧プレスすなわちＨＩＰによって形成されたもの）に１２０ワットを印加しつつＲＦマグネトロンスパッタリングを行った後に、１０ｍＴｏｒｒのアルゴンのスパッタリング雰囲気ガス環境で１０分間その場で冷却され、６００Ｔｏｒｒの酸素のロードロックチャンバでさらに１０分間冷却されたものであってよい。
【００５６】
電解質トンネル障壁７０５は、２０または３０オングストロームのＡｌＯXであって、３００℃で１％の酸素を含む４ｍＴｏｒｒのアルゴン内でＡｌ2Ｏ3ターゲット（ＨＩＰによって形成されたもの）に１５０ワットを印加しつつＲＦマグネトロンスパッタリングを行った後に、１％の酸素を含む４ｍＴｏｒｒのアルゴンのスパッタリング雰囲気ガス環境で３０分間２５０℃でアニールされたものであってよい。
【００５７】
図８Ｂと同様の実施形態が望ましい場合には、２５℃で４ｍＴｏｒｒのアルゴン内でアルミニウムターゲットに２５０ワットを印加しつつ、２００オングストロームのアルミニウム金属からなる酸素貯蔵部７２０を、ＤＣマグネトロンスパッタリングしてよい。
【００５８】
上側電極５１５は、２５℃で４ｍＴｏｒｒのアルゴン内でプラチナターゲットに１８０ワットを印加しつつＤＣマグネトロンスパッタリングを行うことによって得られた５００オングストロームのプラチナであってよい。
【００５９】
結び
以上では、現時点で考えられる最良の形態を参照しつつ発明の説明を行ったが、当業者の能力および技能の範囲内で、さらなる発明活動を行うことなしに、変形例、動作の形態、および、実施形態を実施することが可能である。例えば、イオンリザーバは、酸素リザーバに関連して、陰に帯電したイオンについて説明したが、特定の実施形態に関する他の物理的な条件が満たされる限りは、正に帯電したイオンリザーバでも、同じ機能を提供できる。さらに、上述の理論は、様々な材料の相互作用を説明するために挙げたものに過ぎず、発明者は、理論的な説明に縛られることを意図するものではない。したがって、特許証によって保護を受けようとする範囲は、特許請求の範囲に記載されており、特許請求の範囲の趣旨および範囲の範囲内のすべての変更例および変形例を含む。
【図面の簡単な説明】
【００６０】
【図１Ａ】１つのメモリ層を用いたクロスポイント型メモリアレイの一例を示す斜視図。
【図１Ｂ】４つのメモリ層を用いた積層クロスポイント型メモリアレイの一例を示す斜視図。
【図２Ａ】図１Ａに示したクロスポイント型アレイにおけるメモリセルの選択を示す平面図。
【図２Ｂ】図２Ａにおいて選択されたメモリセルの境界を示す斜視図。
【図３】トランジスタメモリアレイで利用可能なメモリセルを示す断面図。
【図４Ａ】１ＭＢメモリの一実施例を示すブロック図。
【図４Ｂ】複数ビットを読み出し可能な検出回路を備えたメモリの一例を示すブロック図。
【図５Ａ】メモリ素子の一実施形態の基本構成要素を示すブロック図。
【図５Ｂ】２端子メモリセルにおける図５Ａのメモリ素子を示すブロック図。
【図５Ｃ】３端子メモリセルにおける図５Ａのメモリ素子を示すブロック図。
【図６Ａ】酸素の移動により低導電性酸化物が形成される様子を示す図５Ｂのメモリセルのブロック図。
【図６Ｂ】低導電性酸化物が自己制限的である図５Ｂのメモリセルのブロック図。
【図７】メモリ素子の別の実施形態を用いた２端子メモリセルを示すブロック図。
【図８Ａ】混合原子価酸化物に低導電領域が形成された図７のメモリセルを示すブロック図。
【図８Ｂ】酸素貯蔵部を備えた図８Ａのメモリセルを示すブロック図。
【図１Ａ】
2008512857.tif 000003
【図１Ｂ】
2008512857.tif 000004
【図２Ａ】
2008512857.tif 000005
【図２Ｂ】
2008512857.tif 000006
【図３】
2008512857.tif 000007
【図４Ａ】
2008512857.tif 000008
【図４Ｂ】
2008512857.tif 000009
【図５Ａ】
2008512857.tif 000010
【図５Ｂ】
2008512857.tif 000011
【図５Ｃ】
2008512857.tif 000012
【図６Ａ】
2008512857.tif 000013
【図６Ｂ】
2008512857.tif 000014
【図７】
2008512857.tif 000015
【図８Ａ】
2008512857.tif 000016
【図８Ｂ】
2008512857.tif 000017
【国際調査報告】
2008512857.tif 000018
2008512857.tif 000019
2008512857.tif 000020
2008512857.tif 000021