(57)【要約】【課題】ＴＦＴの光リーク電流を抑制し、高品位な表示を提供すること。【解決手段】Ｚ（＋）方向に、半導体層３０ａと、第１絶縁膜１１ａと、ゲート電極３０ｇと、第２絶縁膜１１ｂと、第２の中継電極５ｂとが順に積層されたＴＦＴ３０を含む液晶装置１００であって、第２絶縁膜１１ｂの第２の中継電極５ｂの側の面は、ゲート電極３０ｇの表面３０ｇ１に対向する面Ｒ１、ゲート電極３０ｇの側面３０ｇ２を覆う面Ｒ２と、Ｚ（＋）方向から見て面Ｒ２とソース電極３２との間の面Ｒ３とを有し、第２の中継電極５ｂはドレイン電極３３であり、第２の中継電極５ｂの第２絶縁膜１１ｂの側の面は、面Ｒ１と、少なくとも面Ｒ２の一部とを覆い、Ｚ（＋）方向に、第２の中継電極５ｂの辺５ｂ−１と、ゲート電極３０ｇの表面３０ｇ１とが順に配置され、第２の中継電極５ｂの辺５ｂ−１はソース電極３２の側にあることを特徴とする。【選択図】図６
2015087689.tif 000002
【特許請求の範囲】
【請求項１】
第１の方向に、半導体層と、ゲート絶縁膜と、ゲート電極と、層間絶縁膜と、遮光膜とが順に積層されたトランジスターを含む電気光学装置であって、
前記層間絶縁膜の前記遮光膜の側の面は、前記ゲート電極の表面に対向する第１の部分と、前記ゲート電極の側面を覆う第２の部分と、前記第１の方向から見て、前記第２の部分と前記トランジスターのソースドレイン電極の一方との間の第３の部分と、を有し、
前記遮光膜は、前記トランジスターの前記ソースドレイン電極の他方であり、
前記遮光膜の前記層間絶縁膜の側の面は、前記第１の部分と、少なくとも前記第２の部分の一部とを覆い、
前記第１の方向に、前記遮光膜の前記層間絶縁膜の側の面の端部と、前記ゲート電極の表面とが順に配置され、
前記端部は前記一方の側にあることを特徴とする電気光学装置。
【請求項２】
前記第１の方向から見て、前記遮光膜は、前記ゲート電極よりも広く、
前記遮光膜の外縁と、前記ゲート電極の外縁との間の寸法は、２００ｎｍ、または２００ｎｍよりも大きいことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記遮光膜の前記層間絶縁膜の側の面は、前記第１の部分と、前記第２の部分と、前記第３の部分の一部と、を覆うように配置されていることを特徴とする請求項１または２に記載の電気光学装置。
【請求項４】
前記遮光膜の外縁の全周に亘って、前記第１の方向に、前記遮光膜の前記層間絶縁膜の側の面の端と、前記ゲート電極の表面とが順に配置されることを特徴とする請求項１乃至３のいずれか１項に記載の電気光学装置。
【請求項５】
前記トランジスターに電気的に接続された画素電極と、前記画素電極に設けられた蓄積容量と、を有し、
前記ゲート電極と前記遮光膜との間に形成される容量の容量値は、前記蓄積容量の容量値の１０％、または前記蓄積容量の容量値の１０％よりも小さいことを特徴とする請求項１乃至４のいずれか１項に記載の電気光学装置。
【請求項６】
前記遮光膜は、前記画素電極に電気的に接続されていることを特徴とする請求項５に記載の電気光学装置。
【請求項７】
請求項１乃至６のいずれか１項に記載の電気光学装置を備えていることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスターを備えた電気光学装置、及び当該電気光学装置が搭載された電子機器に関する。
【背景技術】
【０００２】
電気光学装置としての薄膜トランジスター（Thin Film Transistor；以降、ＴＦＴと称す）を用いたアクティブ駆動型の液晶装置は、例えばプロジェクターのような投射型表示装置の光変調手段（ライトバルブ）に使用されている。ライトバルブ用途の液晶装置では、例えばフルハイビジョンの４倍以上の画素数（例えば、４０９６×２１６０画素）を有する高精細液晶装置が開発され、画素サイズも概略８μｍ〜９μｍ角とますます小さくなり、画素の高密度化（微細化）や高輝度化（高開口率化、光源の高輝度化など）などが進展している。
【０００３】
アクティブ駆動型の液晶装置は、ＴＦＴを有する素子基板と、対向電極を有する対向基板と、素子基板と対向基板との間に配置された液晶などを有している。素子基板には、ＴＦＴの他に、走査線、データ線、画素電極などが設けられ、走査線はＴＦＴのゲートに、データ線はＴＦＴのソースに、画素電極はＴＦＴのドレインに、それぞれ接続されている。各画素には、画素電極と対向電極との間で形成される液晶容量と並列に、蓄積容量が設けられている。
【０００４】
走査線から供給される走査信号によってＴＦＴが導通状態になると、データ線から画素電極に画像信号が供給され、当該画像信号に対応する電荷が液晶容量や蓄積容量に蓄積され、画素電極と対向電極との間に画像信号に対応する電圧が印加される。画素電極と対向電極との間の電圧によって液晶の配向状態が変化し、液晶を通過する光が変調される。蓄積容量は、ＴＦＴのリーク電流による画素電極と対向電極との間に印加される電圧の変化（劣化）を抑制する役割、すなわち画素電極の電位保持特性を高める役割を有している。
例えば、特許文献１には、光が変調される領域（透過する領域）を広げつつ、蓄積容量の容量値を大きくする方法が開示されている。蓄積容量の容量値を大きくすることで、画素電極の電位保持特性を高め、高品位な表示を提供することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−１７６１１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ライトバルブ用途の液晶装置では、画素の微細化に伴い、画素における蓄積容量の大容量化が難しくなるため、ＴＦＴのリーク電流によって画素電極の電位が変化（劣化）しやい。さらに、光源の高輝度化に伴い、ＴＦＴが強い光に曝されるため、ＴＦＴのリーク電流（光リーク電流）が増加しやすい。すなわち、画素の微細化や光源の高輝度化に伴い、特許文献１に記載されている方法（蓄積容量の容量値を大きくすること）だけでは高品位な表示を提供することが難しく、ＴＦＴの光リーク電流をさらに抑制する必要があるという課題があった。
【課題を解決するための手段】
【０００７】
本発明は、上述した課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００８】
［適用例１］本適用例に係る電気光学装置は、第１の方向に、半導体層と、ゲート絶縁膜と、ゲート電極と、層間絶縁膜と、遮光膜とが順に積層されたトランジスターを含む電気光学装置であって、前記層間絶縁膜の前記遮光膜の側の面は、前記ゲート電極の表面に対向する第１の部分と、前記ゲート電極の側面を覆う第２の部分と、前記第１の方向から見て、前記第２の部分と前記トランジスターのソースドレイン電極の一方との間の第３の部分と、を有し、前記遮光膜は、前記トランジスターの前記ソースドレイン電極の他方であり、前記遮光膜の前記層間絶縁膜の側の面は、前記第１の部分と、少なくとも前記第２の部分の一部とを覆い、前記第１の方向に、前記遮光膜の前記層間絶縁膜の側の面の端部と、前記ゲート電極の表面とが順に配置され、前記端部は前記一方の側にあることを特徴とする。
【０００９】
本適用例によれば、遮光膜は、層間絶縁膜のゲート電極の表面に対向する第１の部分と、層間絶縁膜のゲート電極の側面を覆う第２の部分の少なくとも一部とを覆うように設けられている。詳しくは、本適用例では、トランジスターのソースドレイン電極の一方の側において、第１の方向に沿って、遮光膜の層間絶縁膜の側の面の端部と、ゲート電極の表面とが順に配置され、遮光膜の層間絶縁膜の側の面の端部が、ゲート電極の表面と比べて、半導体層の近くに配置されている。一方、公知技術（特開２０１０−１７６１１９号公報）では、トランジスターのソースドレイン電極の一方の側において、第１の方向に沿って、ゲート電極の表面と、遮光膜の層間絶縁膜の側の面の端部とが順に配置され、遮光膜の層間絶縁膜の側の面の端部は、ゲート電極の表面と比べて、半導体層から離れて配置されている。
【００１０】
トランジスターのソースドレイン電極の一方の側には、半導体層の接合領域が設けられている。当該接合領域に光が入射すると、当該接合領域に光励起によるキャリアが発生するため、トランジスターの光リーク電流が増加する。本適用例では、公知技術と比べて、遮光膜が半導体層の近くに配置され、上記半導体層の接合領域への光の入射を強く遮ることができる、つまり遮光膜の遮光性をさらに高めることができる。従って、本適用例では、公知技術の構成と比べて、トランジスターの光リーク電流をより強く抑制し、高品位な表示を提供することができる。
【００１１】
［適用例２］上記適用例に記載の電気光学装置において、前記第１の方向から見て、前記遮光膜は、前記ゲート電極よりも広く、前記遮光膜の外縁と、前記ゲート電極の外縁との間の寸法は、２００ｎｍ、または２００ｎｍよりも大きいことが好ましい。
【００１２】
本適用例によれば、第１の方向から見て、遮光膜の外縁とゲート電極の外縁との間の寸法は、２００ｎｍ、または２００ｎｍよりも大きい。換言すれば、遮光膜の外縁とゲート電極の外縁との間の寸法は、トランジスターの製造工程における合せ精度の工程能力（合わせ誤差）よりも、大きくなっている。よって、第１の方向から見て、遮光膜の外縁を、安定してゲート電極の外縁から張り出させることができる。すなわち、遮光膜の外縁をゲート電極の外縁から張り出させることによって、層間絶縁膜のゲート電極の側面を覆う第２の部分の少なくとも一部を覆う遮光膜を、安定して形成することができる。
【００１３】
［適用例３］上記適用例に記載の電気光学装置において、前記遮光膜の前記層間絶縁膜の側の面は、前記第１の部分と、前記第２の部分と、前記第３の部分の一部と、を覆うように配置されていることが好ましい。
【００１４】
本適用例によれば、遮光膜は、層間絶縁膜のゲート電極の表面に対向する第１の部分と、層間絶縁膜のゲート電極の側面を覆う第２の部分と、第１の方向から見て第２の部分とトランジスターのソースドレイン電極の一方との間の第３の部分との少なくとも一部とを覆うように設けられている。また、トランジスターのソースドレイン電極の一方の側には、半導体層の接合領域が設けられている。
第１の部分と第２の部分と第３の部分の少なくとも一部とを覆うように設けた遮光膜（本適用例の遮光膜）は、第１の部分と第２の部分の少なくとも一部とを覆うように設けた遮光膜と比べて、上記半導体層の接合領域をより広く覆い、上記半導体層の接合領域への光の入射をより強く遮ることができる、つまり遮光膜の遮光性をさらに高めることができる。
【００１５】
［適用例４］上記適用例に記載の電気光学装置において、前記遮光膜の外縁の全周に亘って、前記第１の方向に、前記遮光膜の前記層間絶縁膜の側の面の端と、前記ゲート電極の表面とが順に配置されることが好ましい。
【００１６】
本適用例によれば、遮光膜の外縁の全周に亘って、第１の方向に、遮光膜の層間絶縁膜の側の面の端とゲート電極の表面とが順に配置され、遮光膜の層間絶縁膜の側の面の端部が、ゲート電極の表面と比べて、半導体層の近くに配置される。遮光膜の層間絶縁膜の側の面の端部が、ゲート電極の表面と比べて、半導体層から離れて配置される公知技術と比べて、本適用例では、遮光膜の外縁の全周に遮光膜が半導体層の近くに配置されるため、遮光膜の遮光性を更に高め、トランジスターの光リーク電流をより強く抑制することができる。
【００１７】
［適用例５］上記適用例に記載の電気光学装置において、前記トランジスターに電気的に接続された画素電極と、前記画素電極に設けられた蓄積容量と、を有し、前記ゲート電極と前記遮光膜との間に形成される容量の容量値は、前記蓄積容量の容量値の１０％、または前記蓄積容量の容量値の１０％よりも小さいことが好ましい。
【００１８】
本適用例の電気光学装置は、第１の容量（蓄積容量）と、ゲート電極と層間絶縁膜と遮光膜とで構成される第２の容量とを有している。トランジスターを介して画素電極に供給される画像信号に対応した電荷は、第１の容量及び第２の容量に蓄積され、画素電極は画像信号に対応した電位を有するようになる。
【００１９】
第１の方向に沿って、遮光膜の層間絶縁膜の側の面の端部とゲート電極の表面とが順に配置される本適用例の構成は、第１の方向に沿って、ゲート電極の表面と遮光膜の層間絶縁膜の側の面の端部とが順に配置される公知技術の構成と比べて、ゲート電極の膜厚が同じである場合に、ゲート電極と遮光膜との間に配置される層間絶縁膜が薄くなる。つまり、本適用例の構成における第２の容量は、公知技術の構成における第２の容量と比べて、大容量化が図られ、トランジスターの光リーク電流による画素電極の電位の変化（劣化）が小さくなる。
【００２０】
但し、第２の容量の容量値が大きくなりすぎると、トランジスターのゲートの電位が大きく変化する際、即ちトランジスターが導通状態から非導通状態に変化する際、画素電極の電位のカップリングによる変動量が大きくなってしまう。そして、この変動によって保持電位がトランジスターの閾値を超えてしまうと、再び導通状態となり、異常な電位の書き込みが行われる恐れがある。従って、本適用例の構成における第２の容量は、公知技術の構成における第２の容量と比べて、大容量であることが好ましいが、保持電位がトランジスターの閾値を超えてしまわないよう、第２の容量の容量値は、第１の容量（蓄積容量）の容量値の１０％、または第１の容量（蓄積容量）の容量値の１０％よりも小さいことが好ましい。
【００２１】
［適用例６］上記適用例に記載の電気光学装置において、前記遮光膜は、前記画素電極に電気的に接続されていることが好ましい。
【００２２】
遮光膜は、トランジスターのソースドレイン電極の他方であり、画素電極に電気的に接続されている。つまり、画像信号をトランジスターのソースドレイン電極の他方である遮光膜を介して画素電極に供給すると共に、画素電極と平面的に重なるように遮光膜を広く形成し、遮光膜の遮光性を高めることができる。
【００２３】
［適用例７］本適用例に係る電子機器は、上記適用例に記載の電気光学装置を備えていることを特徴とする。
【００２４】
本適用例に係る電子機器は、上記適用例に記載の電気光学装置を備え、当該電気光学装置では、遮光膜によってトランジスターの光リーク電流が抑制され、高品位な表示を提供することができる。例えば、投射型表示装置、投射型のＨＵＤ（ヘッドアップディスプレイ）、直視型のＨＭＤ（ヘッドマウントディスプレイ）、電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、ＰＯＳなどの情報端末機器、及び電子手帳などの電子機器に、上記適用例に記載の電気光学装置を適用させることで、高品位な表示を提供することができる。
【図面の簡単な説明】
【００２５】
【図１】（ａ）は実施形態１に係る液晶装置の構成を示す概略平面図。（ｂ）は（ａ）のＨ−Ｈ’線で切った概略断面図。
【図２】（ａ）は実施形態１に係る液晶装置の電気的な構成を示す回路図。（ｂ）は画素の電気的な構成を示す等価回路図。
【図３】走査線とデータ線とが交差した付近の画素の拡大平面図。
【図４】図３のＡ−Ａ’線に沿った画素の概略断面図。
【図５】本発明の特徴をなす構成要素の概略平面図。
【図６】本発明の特徴をなす構成要素の概略断面図。
【図７】１フレーム期間におけるゲート電極及び第２の中継電極の電位状態を示す模式図。
【図８】寄生容量の容量値と、−フィールドのゲートオフ期間におけるドレイン電極の最低電位に対するゲート電極の電位との関係を示す図。
【図９】実施形態２に係る投射型表示装置の構成を示す概略図。
【発明を実施するための形態】
【００２６】
（実施形態１）
「液晶装置の概要」
実施形態１に係る液晶装置１００は、電気光学装置の一例であり、ＴＦＴ３０を備えた透過型の液晶装置である。本実施形態に係る液晶装置１００は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調素子として好適に使用することができるものである。
【００２７】
まず、本実施形態に係る液晶装置１００の全体構成について、図１及び図２を参照して説明する。
図１（ａ）は液晶装置の構成を示す概略平面図、図１（ｂ）は同図（ａ）のＨ−Ｈ’線で切った概略断面図である。図２（ａ）は液晶装置の電気的な構成を示す回路図であり、図２（ｂ）は画素の電気的な構成を示す等価回路図である。
【００２８】
図１（ａ）及び（ｂ）に示すように、液晶装置１００は、素子基板１０、対向基板２０、及び素子基板１０と対向基板２０とで挟持された液晶層５０などを有する。
【００２９】
素子基板１０は、対向基板２０よりも一回り大きい。素子基板１０と対向基板２０とは、額縁状に配置されたシール材４０を介して接着され、これら基板の間隙に正または負の誘電異方性を有する液晶層５０が封入されている。シール材４０は、例えば熱硬化性または紫外線硬化性のエポキシ樹脂などの接着剤であり、一定の間隙を形成するためのスペーサー（図示省略）が混入されている。
【００３０】
額縁状に配置されたシール材４０の内側には、同じく額縁状の遮光膜２１が設けられている。遮光膜２１は、例えば遮光性の金属あるいは金属酸化物などからなり、遮光膜２１の内側が表示領域Ｅとなる。表示領域Ｅには、マトリックス状に画素Ｐが複数配置されている。
【００３１】
素子基板１０の複数の外部接続用端子１０４が配列された１辺部と該１辺部に沿ったシール材４０との間には、データ線駆動回路１０１が設けられている。該１辺部に沿ったシール材４０と表示領域Ｅとの間には、サンプリング回路７０が設けられている。該１辺部と直交し互いに対向する他の２辺部に沿ったシール材４０と表示領域Ｅとの間には、走査線駆動回路１０２が設けられている。該１辺部と対向する他の１辺部のシール材４０と表示領域Ｅとの間には、２つの走査線駆動回路１０２を繋ぐ複数の配線１０５が設けられている。これらデータ線駆動回路１０１、サンプリング回路７０、及び走査線駆動回路１０２に繋がる配線は、該１辺部に沿って配列された複数の外部接続用端子１０４に接続されている。
【００３２】
以降、該１辺部に沿った方向をＸ方向、該１辺部と交差し（直交し）互いに対向する他の２辺部に沿った方向をＹ方向、及び素子基板１０から対向基板２０に向かう方向をＺ（＋）方向として説明する。
なお、Ｚ（＋）方向は本発明における「第１の方向」の一例である。また、以降の説明では、Ｚ（＋）方向またはＺ（−）方向から見ることを、平面視と表現する場合がある。
【００３３】
図１（ｂ）に示すように、素子基板１０は、素子基板本体１０ａ、並びに素子基板本体１０ａの液晶層５０側の面に形成されたＴＦＴ３０や画素電極１５、及び画素電極１５を覆う配向膜１８などを有している。素子基板本体１０ａは、例えば石英やガラスなどの透明材料で構成されている。また、ＴＦＴ３０や画素電極１５は、画素Ｐの構成要素である。画素Ｐの詳細は後述する。
【００３４】
対向基板２０は、対向基板本体２０ａ、並びに対向基板本体２０ａの液晶層５０側の面に順に積層された遮光膜２１、層間絶縁膜２２、対向電極２３、及び配向膜２４などを有している。
対向基板本体２０ａは、例えば石英やガラスなどの透明材料で構成されている。
【００３５】
遮光膜２１は、図１（ａ）に示すように平面視で、走査線駆動回路１０２及びサンプリング回路７０と重なるように額縁状に設けられている。これにより対向基板２０側から入射する光を遮り、これら周辺回路の光による誤動作を防止している。また、不必要な迷光が表示領域Ｅに入射しないように遮光して、表示領域Ｅの表示における高いコントラストを確保している。
【００３６】
層間絶縁膜２２は、例えばシリコン酸化膜などの無機材料からなり、光透過性を有して遮光膜２１を覆うように設けられている。また、層間絶縁膜２２は、遮光膜２１によって基板上に生ずる凹凸を緩和する平坦化層としても機能している。
【００３７】
対向電極２３は、例えばＩＴＯなどの透明導電膜からなり、層間絶縁膜２２を覆うと共に、表示領域Ｅに亘って形成される。対向電極２３は、図１（ａ）に示すように対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の配線に電気的に接続されている。対向電極２３には、共通電位Ｖｃｏｍが供給されている。
【００３８】
画素電極１５を覆う配向膜１８及び対向電極２３を覆う配向膜２４は、液晶装置１００の光学設計に基づいて設定されており、シリコン酸化膜などの無機材料の斜め蒸着膜（無機配向膜）で構成されている。また、配向膜１８，２４は、ポリイミドなどの有機配向膜を使用してもよい。
【００３９】
図２（ａ）に示すように、液晶装置１００は、Ｘ方向に沿って延在する走査線３ａと、Ｙ方向に沿って延在するデータ線６ａとを有する。走査線３ａとデータ線６ａとで区画された領域には、画素Ｐがマトリックス状に配置される。
【００４０】
図２（ｂ）に示すように、走査線３ａとデータ線６ａとが交差した付近に、ＴＦＴ３０が設けられている。ＴＦＴ３０は、ゲート電極３０ｇ、ソース電極３２、ドレイン電極３３などを有している。ゲート電極３０ｇは、走査線３ａに電気的に接続され、さらに走査線３ａを介して走査線駆動回路１０２に電気的に接続されている。ソース電極３２は、データ線６ａに電気的に接続され、さらにデータ線６ａを介してサンプリング回路７０に電気的に接続されている。ドレイン電極３３には、画素電極１５や第１電極１６ａなどが電気的に接続されている。
【００４１】
ＴＦＴ３０は、ｎチャネル型のトランジスターであり、ソース電極３２またはドレイン電極３３に対するゲート電極３０ｇの電位が正の場合に導通状態となり、ソース電極３２またはドレイン電極３３に対するゲート電極３０ｇの電位が負の場合に非導通状態となる。すなわち、ＴＦＴ３０が動作する（導通状態となる）閾値電圧、つまりソース電極３２またはドレイン電極３３に対するゲート電極３０ｇの電位は概略０Ｖである。
【００４２】
画素Ｐは、ＴＦＴ３０の他に、液晶容量１７、蓄積容量１６、及び寄生容量３５などを有している。液晶容量１７は、画素電極１５、対向電極２３、及び画素電極１５と対向電極２３とで挟持された液晶層５０などで構成される。蓄積容量１６は、第１電極１６ａ、第２電極１６ｃ、及び第１電極１６ａと第２電極１６ｃとで挟持された誘電体膜１６ｂなどで構成される。寄生容量３５は、第１の寄生容量３５−１と、第２の寄生容量３５−２とで構成される。第１の寄生容量３５−１は、ドレイン電極３３とゲート電極３０ｇとが平面的に重なった領域に形成される。第２の寄生容量３５−２は、ドレイン電極３３と走査線３ａとが平面的に重なった領域に形成される。
換言すれば、画素Ｐは、液晶容量１７に並列に接続された（等価的に形成された）蓄積容量１６及び寄生容量３５を有している。なお、蓄積容量１６及び寄生容量３５の詳細は、後述する。
【００４３】
走査線駆動回路１０２から、各画素Ｐを選択する走査信号Ｇ１，Ｇ２，…，Ｇｍが供給され、各画素Ｐが線順次に選択される。データ線駆動回路１０１及びサンプリング回路７０から、走査信号による各画素の選択と同期して、画像信号（Ｖｄ１〜Ｖｄ６）が各データ線６ａに供給され、ＴＦＴ３０を介して選択された画素Ｐの画素電極１５に書き込まれる。
【００４４】
詳しくは、サンプリング回路７０は、ｎチャネル型のＴＦＴ、もしくは相補型のＴＦＴから構成されたサンプリングトランジスター（以降、Ｓ−ＴＦＴと称する）７１を複数備えている。６個のＳ−ＴＦＴ７１のゲートは１つに纏められ、１本の選択信号供給線６１に接続されている。データ線駆動回路１０１から、選択信号Ｓ１，…，Ｓｎが、選択信号供給線６１を介して６個を１つの単位としたＳ−ＴＦＴ７１のゲートに供給される。１つの単位を構成する６個のＳ−ＴＦＴ７１のソースには、６本の画像信号線６２のいずれかが接続されている。６本の画像信号線６２は、画像信号（Ｖｄ１〜Ｖｄ６）が供給される信号線６５に接続されている。Ｓ−ＴＦＴ７１のドレインには、データ線６ａが接続されている。サンプリング回路７０に選択信号Ｓ１，…，Ｓｎが入力されると、１つの単位を構成する６個のＳ−ＴＦＴ７１に対応するデータ線６ａに、画像信号（Ｖｄ１〜Ｖｄ６）が、順次供給される。
【００４５】
このように、選択信号Ｓ１，・・・，Ｓｎによって、６相に相展開された画像信号（Ｖｄ１〜Ｖｄ６）が、６本のデータ線６ａを一群の組として、一群のデータ線６ａ毎に供給される。一群のデータ線６ａ毎に駆動するため、駆動周波数を抑えることができる。なお、画像信号（Ｖｄ１〜Ｖｄ６）の相展開数は、６相に限られるものでなく、例えば９相、１２相、２４相などの複数相に展開された構成であっても良い。
以降、画像信号（Ｖｄ１〜Ｖｄ６）を、画像信号Ｖｄと符号を付して説明する。また、画像信号Ｖｄの電位は、ビデオセンターＶｃを基準電位（０Ｖ）として−５Ｖ〜５Ｖの範囲で変化するようになっている。
【００４６】
このように、走査線駆動回路１０２からＴＦＴ３０を導通状態とするゲートオン信号ＶＨ（走査信号）に同期して、画像信号Ｖｄに対応する電位が画素電極１５に書き込まれる。
詳しくは、上述したように、各画素Ｐには、画素電極１５と対向電極２３との間に形成される液晶容量１７と並列に、蓄積容量１６及び寄生容量３５が設けられている。ゲートオン信号ＶＨに同期して画像信号Ｖｄに対応する電荷が、液晶容量１７、蓄積容量１６、及び寄生容量３５に蓄積される。その結果、画素電極１５は、画像信号Ｖｄに対応する電位を有する。
【００４７】
次に、走査線駆動回路１０２からＴＦＴ３０をオフ状態（非導通状態）とするゲートオフ信号ＶＬが供給される。このゲートオフ信号ＶＬが供給された期間は、液晶容量１７、蓄積容量１６、及び寄生容量３５に蓄積された電荷が保持され、画素電極１５は画像信号Ｖｄに対応する電位を維持する。ゲートオフ信号ＶＬが供給された期間において、液晶容量１７、蓄積容量１６、及び寄生容量３５に蓄積された電荷は、ＴＦＴ３０のリーク電流によって徐々に放電される。例えば、液晶容量１７だけに電荷を蓄積する場合と比べて、蓄積された電荷量が大きくなるので、ＴＦＴ３０のリーク電流の影響、すなわちＴＦＴ３０のリーク電流による画素電極１５の電位の変化（劣化）が小さくなる。このように、蓄積容量１６及び寄生容量３５は、ゲートオフ信号ＶＬが供給された期間における画素電極１５の電位保持特性を高める役割を有している。
【００４８】
画素電極１５が画像信号Ｖｄに対応する電位の状態になり、画素電極１５と対向電極２３との間に画像信号Ｖｄに対応した電圧が印加されると、液晶層５０の配向状態が変化し、液晶層５０を透過する光が変調される。液晶装置１００は透過型であって、電圧が印加されない時の画素Ｐの透過率が電圧印加時の透過率よりも大きくて明表示となるノーマリーホワイトモードの光学設計が採用されている。
なお、液晶装置１００は、電圧が印加されない時の画素Ｐの透過率が電圧印加時の透過率よりも小さくて暗表示となるノーマリーブラックモードの光学設計を採用しても良い。
【００４９】
詳細は後述するが、画素電極１５と対向電極２３との間で直流成分の電圧が印加されると、液晶層５０に混入したイオン成分の偏りや液晶層５０を構成する液晶分子の劣化などが生じるので、液晶装置１００では、画素電極１５と対向電極２３との間で、直流成分の電圧が最小となるように交流駆動されている。すなわち、液晶層５０には、対向電極２３の電位Ｖｃｏｍを基準電位として、画素電極１５の電位が正極性となるフィールド（以降、＋フィールドと称す）の電圧波形と、画素電極１５の電位が負極性となるフィールド（以降、−フィールドと称す）の電圧波形とが対称となった電圧が印加されている。
【００５０】
また、液晶装置１００の１画面はフレーム単位で構成され、１フレームは＋フィールドと−フィールドとで交互に書き込まれる。フレーム周波数は、例えば１２０Ｈｚであり、１フレーム期間は概略８．３ミリ秒（ｍｓ）である。また、前記期間のうちの各フィールドにおいて、ゲートオン信号ＶＨが供給されている期間（以降、ゲートオン期間と称す）は、おおよそ１フレーム期間を垂直方向の解像度で割った時間となり、概略１０マイクロ秒（μｓ）である。よって、１フレームのほとんどの期間は、ゲートオフ信号ＶＬが供給されている期間（以降、ゲートオフ期間と称す）となる。
【００５１】
「画素の具体的な構成」
次に、図３及び図４を参照して、画素Ｐの構成を詳細に説明する。
図３は、走査線３ａとデータ線６ａとが交差した付近の画素Ｐの拡大平面図である。図３（ａ）には、素子基板本体１０ａから中継電極５ａ，５ｂ（コンタクトホールＣＮＴ５，ＣＮＴ６）までの構成要素が図示され、図３（ｂ）には、データ線６ａから画素電極１５までの構成要素が図示されている。図４は、図３のＡ−Ａ’線に沿った画素Ｐの概略断面図である。
【００５２】
図３（ａ）及び図３（ｂ）に示すように、走査線３ａはＸ方向に沿って延在し、データ線６ａ及び配線７ａはＹ方向に沿って延在する。配線７ａは、データ線６ａよりも一回り大きく、データ線６ａを覆うように設けられている。
走査線３ａ、データ線６ａ及び配線７ａは、遮光性材料で構成され、画素Ｐ（表示領域Ｅ）における遮光領域を形成する。当該遮光領域で囲まれた領域が、光を透過する開口領域となる。ＴＦＴ３０は、走査線３ａとデータ線６ａとが交差した付近の遮光領域に設けられている。
【００５３】
Ｘ方向に沿って延在する走査線３ａは、走査線３ａとデータ線６ａとが交差した付近で広くなった矩形状の拡張部３ｂ、及び拡張部３ｂからＹ方向に突出した突出部３ｃ，３ｄを有している。Ｙ方向に沿って延在するデータ線６ａ及び配線７ａも、走査線３ａと同様に、走査線３ａとデータ線６ａとが交差した付近で広くなっている。
【００５４】
図３（ａ）において、ＴＦＴ３０は、データ線側ソース・ドレイン領域３０ｓと、チャネル領域３０ｃと、画素電極側ソース・ドレイン領域３０ｄと、データ線側ソース・ドレイン領域３０ｓとチャネル領域３０ｃとの間に形成されたデータ線側接合領域３０ｅと、チャネル領域３０ｃと画素電極側ソース・ドレイン領域３０ｄとの間に形成された画素電極側接合領域３０ｆとを有するＬＤＤ（Lightly  Doped  Drain）構造の半導体層３０ａを有している。
【００５５】
半導体層３０ａは、Ｙ方向に沿って長く、平面視で、走査線３ａの拡張部３ｂ及び突出部３ｃ，３ｄと重なるように、島状に設けられている。
【００５６】
ゲート電極３０ｇは、Ｙ方向に長くなったＵ字形状を有し、平面視で、走査線３ａの拡張部３ｂと重なるように、島状に設けられている。ゲート電極３０ｇは、Ｘ方向に延在した部分と、二つのＹ方向に延在した部分とを有している。ゲート電極３０ｇのＸ方向に延在した部分は、平面的にチャネル領域３０ｃと重なる。ゲート電極３０ｇの二つのＹ方向に延在した部分には、コンタクトホールＣＮＴ３，ＣＮＴ４が配置されている。ゲート電極３０ｇは、コンタクトホールＣＮＴ３，ＣＮＴ４を介して、走査線３ａに電気的に接続されている。
【００５７】
半導体層３０ａの一方の端部（データ線側ソース・ドレイン領域３０ｓ）及び第１の中継電極５ａに重なるように、コンタクトホールＣＮＴ１が配置されている。コンタクトホールＣＮＴ１は、データ線側ソース・ドレイン領域３０ｓと第１の中継電極５ａとを電気的に接続させる構成要素である。データ線側ソース・ドレイン領域３０ｓに電気的に接続される第１の中継電極５ａは、ＴＦＴ３０におけるソース電極３２となる。
【００５８】
半導体層３０ａの他方の端部（画素電極側ソース・ドレイン領域３０ｄ）及び第２の中継電極５ｂに重なるように、コンタクトホールＣＮＴ２が配置されている。コンタクトホールＣＮＴ２は、画素電極側ソース・ドレイン領域３０ｄと第２の中継電極５ｂとを電気的に接続させる構成要素である。画素電極側ソース・ドレイン領域３０ｄに電気的に接続される第２の中継電極５ｂは、ＴＦＴ３０におけるドレイン電極３３となる。
なお、第１の中継電極５ａは、本発明における「ソースドレイン電極の一方」の一例である。第２の中継電極５ｂは、本発明における「遮光膜」及び「ソースドレイン電極の他方」の一例である。
【００５９】
第２の中継電極５ｂは、走査線３ａの拡張部３ｂ及び突出部３ｄよりも一回り大きく、平面視で走査線３ａの拡張部３ｂ及び突出部３ｄを覆うように、島状に設けられている。すなわち、第２の中継電極５ｂは、ゲート電極３０ｇと、画素電極側ソース・ドレイン領域３０ｄと、画素電極側接合領域３０ｆと、チャネル領域３０ｃと、データ線側接合領域３０ｅと、データ線側ソース・ドレイン領域３０ｓの一部とを、平面視で覆うように設けられている。
【００６０】
第２の中継電極５ｂは、Ｘ方向に突出した突出部５ｂＨを有している。第２の中継電極５ｂの突出部５ｂＨには、Ｘ方向に沿って、コンタクトホールＣＮＴ７とコンタクトホールＣＮＴ６とが順に配置されている。コンタクトホールＣＮＴ７及びコンタクトホールＣＮＴ６は、第２の中継電極５ｂ（ドレイン電極３３）と画素電極１５とを電気的に接続させる構成要素である。
【００６１】
図３（ｂ）において、画素電極１５は、略四角形の形状を有し、画素Ｐごとに島状に設けられている。画素電極１５は、上述した開口領域を覆い、外縁部が遮光領域に掛かるように配置されている。さらに、画素電極１５は、Ｙ方向に突出した突出部１５ａを有している。
【００６２】
上述したように、画素Ｐは、第１電極１６ａ、第２電極１６ｃ、及び第１電極１６ａと第２電極１６ｃとで挟持された誘電体膜１６ｂとで構成される蓄積容量１６を有している。すなわち、第１電極１６ａと第２電極１６ｃとが重なった領域に、蓄積容量１６が形成される。なお、第１電極１６ａ、第２電極１６ｃ、及び誘電体膜１６ｂは透光性を有しており、蓄積容量１６は透光性を有する。
【００６３】
第１電極１６ａは、画素電極１５と平面的に重なるように、画素Ｐごとに島状に形成されている。第１電極１６ａは、Ｙ方向に突出した突出部１６ａａを有している。これに対して、第２電極１６ｃは、Ｘ方向及びＹ方向にマトリックス状に配置された複数の画素Ｐに跨り、表示領域Ｅを覆って形成されている。第２電極１６ｃは、画素Ｐごとに開口部１６ｃｈを有している。
【００６４】
開口部１６ｃｈの内側には、第３の中継電極６ｂ及び第４の中継電極７ｂが設けられている。第３の中継電極６ｂ及び第４の中継電極７ｂは、第２の中継電極５ｂ（ドレイン電極３３）と画素電極１５とを電気的に接続させる構成要素である。
【００６５】
第１電極１６ａの突出部１６ａａ及び第４の中継電極７ｂに重なるように、コンタクトホールＣＮＴ８が配置されている。コンタクトホールＣＮＴ８は、第１電極１６ａと第４の中継電極７ｂとを電気的に接続させる構成要素である。画素電極１５の突出部１５ａ及び第４の中継電極７ｂに重なるように、コンタクトホールＣＮＴ９が配置されている。コンタクトホールＣＮＴ９は、画素電極１５と第４の中継電極７ｂとを電気的に接続させる構成要素である。すなわち、第１電極１６ａは、コンタクトホールＣＮＴ８と、第４の中継電極７ｂと、コンタクトホールＣＮＴ９とを介して、画素電極１５に電気的に接続され、画素電極１５の電位が供給されている。
【００６６】
第２電極１６ｃは、表示領域Ｅの周辺にも設けられており、第２電極１６ｃの外周縁部でコモン電位源に電気的に接続されている。つまり、第２電極１６ｃには、共通電位Ｖｃｏｍが供給されている。
【００６７】
次に、図４を参照して素子基板１０における画素Ｐの層構造の詳細を説明する。
図４に示すように、素子基板本体１０ａのＺ（＋）方向側の面に、走査線３ａが設けられている。走査線３ａは、半導体層３０ａを遮光する遮光膜を兼ねており、例えばＡｌ、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏなどの金属のうちの少なくとも１つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができ、遮光性を有している。
走査線３ａは、半導体層３０ａと平面的に重なり、半導体層３０ａよりも広くなっているので、素子基板本体１０ａ側から半導体層３０ａに向かう光は、走査線３ａによって遮られる。
【００６８】
走査線３ａを覆って、下地絶縁膜１０ｂが設けられる。下地絶縁膜１０ｂは、例えばシリコン酸化膜で構成される。下地絶縁膜１０ｂの膜厚は、概略５００ｎｍ〜１０００ｎｍである。下地絶縁膜１０ｂは、下地絶縁膜１０ｂの上に形成される電極と走査線３ａとの電気的短絡を抑制する役割を有し、生産性の低下を招かない範囲で下地絶縁膜１０ｂの膜厚は大きい方が好ましい。
【００６９】
下地絶縁膜１０ｂ上には、島状の半導体層３０ａが設けられている。半導体層３０ａは、例えば多結晶シリコン膜で構成され、下地絶縁膜１０ｂを介して走査線３ａに対向配置される。半導体層３０ａには、不純物イオンが注入され、上述したデータ線側ソース・ドレイン領域３０ｓ、データ線側接合領域３０ｅ、チャネル領域３０ｃ、画素電極側接合領域３０ｆ、及び画素電極側ソース・ドレイン領域３０ｄが形成される。データ線側ソース・ドレイン領域３０ｓ及び画素電極側ソース・ドレイン領域３０ｄでは、データ線側接合領域３０ｅ及び画素電極側接合領域３０ｆと比べて不純物濃度が高くなっている。
【００７０】
半導体層３０ａを覆って、第１絶縁膜１１ａが設けられている。第１絶縁膜１１ａは、ＴＦＴ３０のゲート絶縁膜であり、例えばシリコン酸化膜で構成される。第１絶縁膜１１ａの膜厚は、概略５０ｎｍ〜１００ｎｍである。さらに、ゲート電極３０ｇが、第１絶縁膜１１ａを介して半導体層３０ａのチャネル領域３０ｃに対向配置される。ゲート電極３０ｇは、例えば多結晶シリコン膜を用いて形成され、膜厚は概略２００ｎｍである。ゲート電極３０ｇは、下地絶縁膜１０ｂと第１絶縁膜１１ａとを貫通して形成されたコンタクトホールＣＮＴ３，ＣＮＴ４（図３（ａ）参照）を介して、走査線３ａに電気的に接続されている。
なお、第１絶縁膜１１ａは、本発明における「ゲート絶縁膜」の一例である。また、ゲート電極３０ｇは、多結晶シリコン膜や、高融点導電膜（例えば、タングステンシリサイド）などが積層された多層構造を有していてもよい。
【００７１】
ゲート電極３０ｇ及び第１絶縁膜１１ａを覆うように、例えばシリコン酸化膜などからなる第２絶縁膜１１ｂが設けられている。第２絶縁膜１１ｂの膜厚は、ゲート電極３０ｇの膜厚よりも小さく設定されている。詳細は後述するが、第２絶縁膜１１ｂは、ゲート電極３０ｇと第２の中継電極５ｂとの間に配置されており、ゲート電極３０ｇと第２の中継電極５ｂとが電気的に短絡しないのであれば、第２絶縁膜１１ｂの膜厚は小さい方が好ましい。
【００７２】
公知技術（特開２０１０−１７６１１９号公報）では、ゲート電極と中継電極との間に配置される絶縁膜の膜厚は、ゲート電極の膜厚よりも大きい。すなわち、本実施形態では、公知技術と比べて、ゲート電極３０ｇと第２の中継電極５ｂとの間に配置される第２絶縁膜１１ｂの膜厚のほうが小さい。
なお、第２絶縁膜１１ｂは、本発明における「層間絶縁膜」の一例である。
【００７３】
半導体層３０ａのデータ線側ソース・ドレイン領域３０ｓに重なる位置に、第１絶縁膜１１ａと第２絶縁膜１１ｂとを貫通するコンタクトホールＣＮＴ１が設けられている。同じく、半導体層３０ａの画素電極側ソース・ドレイン領域３０ｄに重なる位置に、第１絶縁膜１１ａと第２絶縁膜１１ｂとを貫通するコンタクトホールＣＮＴ２が設けられている。さらに、第２絶縁膜１１ｂの上には、例えばＡｌなどの遮光性の金属からなる第１の中継電極５ａ及び第２の中継電極５ｂが設けられている。
【００７４】
上述したように、第１の中継電極５ａは、コンタクトホールＣＮＴ１を介してデータ線側ソース・ドレイン領域３０ｓに電気的に接続され、ＴＦＴ３０におけるソース電極３２となる。第２の中継電極５ｂは、コンタクトホールＣＮＴ２を介して画素電極側ソース・ドレイン領域３０ｄに電気的に接続され、ＴＦＴ３０におけるドレイン電極３３となる。
【００７５】
第１の中継電極５ａ及び第２の中継電極５ｂを覆うように、例えばシリコン酸化膜などからなる第３絶縁膜１２ａが設けられている。第１の中継電極５ａと重なる位置に、第３絶縁膜１２ａを貫通するコンタクトホールＣＮＴ５が設けられている。第２の中継電極５ｂと重なる位置に、第３絶縁膜１２ａを貫通するコンタクトホールＣＮＴ６が設けられている。第３絶縁膜１２ａの上には、例えばＡｌなどの遮光性の金属からなるデータ線６ａ及び第３の中継電極６ｂが設けられている。データ線６ａは、コンタクトホールＣＮＴ５を介して、第１の中継電極５ａに電気的に接続されている。第３の中継電極６ｂは、コンタクトホールＣＮＴ６を介して、第２の中継電極５ｂに電気的に接続されている。
【００７６】
データ線６ａ及び第３の中継電極６ｂを覆うように、第４絶縁膜１２ｂが設けられている。第４絶縁膜１２ｂは、例えばシリコンの酸化物や窒化物あるいは酸窒化物からなり、例えば化学的機械的研磨によって、ＴＦＴ３０が形成された領域を覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施されている。
【００７７】
第３の中継電極６ｂと重なる位置に、第４絶縁膜１２ｂを貫通するコンタクトホールＣＮＴ７が設けられている。第４絶縁膜１２ｂの上には、例えばＡｌなどの遮光性の金属からなる配線７ａ及び第４の中継電極７ｂが設けられている。第４の中継電極７ｂは、コンタクトホールＣＮＴ７を介して、第３の中継電極６ｂに電気的に接続される。配線７ａは、平面的にデータ線６ａと重なり、固定電位（例えば、共通電位Ｖｃｏｍ）が供給されてシールド層として機能する。
【００７８】
配線７ａ及び第４の中継電極７ｂを覆うように、第５絶縁膜１３が設けられている。第５絶縁膜１３は、例えばボロンシリケートガラスで構成される。第５絶縁膜１３には、例えば化学的機械的研磨によって平坦化処理が施されている。
【００７９】
第４の中継電極７ｂと重なる位置に、第５絶縁膜１３を貫通するコンタクトホールＣＮＴ８が設けられている。第５絶縁膜１３の上には、例えばＩＴＯなどの透明導電膜からなる第１電極１６ａが設けられている。第１電極１６ａは、突出部１６ａａ及びコンタクトホールＣＮＴ８を介して第４の中継電極７ｂに電気的に接続される。
【００８０】
第１電極１６ａのうち少なくとも第２電極１６ｃと対向する部分に誘電体膜１６ｂが設けられている。誘電体膜１６ｂは、例えばアルミナ（Ａｌ2Ｏ3）で構成される。誘電体膜１６ｂとしては、アルミナ（Ａｌ2Ｏ3）の他に、シリコン酸化膜、シリコン窒化膜、酸化ハフニウム（ＨｆＯ2）、酸化タンタル（Ｔａ2Ｏ5）などの単層膜、またはこれらの単層膜を積層した多層膜を用いることができる。
【００８１】
誘電体膜１６ｂを覆うように、例えばＩＴＯなどの透明導電膜がからなる第２電極１６ｃが設けられている。これによって、誘電体膜１６ｂを挟んで第１電極１６ａと第２電極１６ｃとが対向配置され、透明な蓄積容量１６が形成される。
【００８２】
蓄積容量１６を覆うように、第６絶縁膜１４が設けられている。第６絶縁膜１４は、例えばシリコン酸化膜で構成される。第６絶縁膜１４には、例えば化学的機械的研磨によって平坦化処理が施されている。
【００８３】
次に、第４の中継電極７ｂと重なる位置に、第５絶縁膜１３と第６絶縁膜１４とを貫通するコンタクトホールＣＮＴ９が設けられている。第６絶縁膜１４の上には、例えばＩＴＯなどの透明導電膜からなる画素電極１５が設けられている。画素電極１５は、コンタクトホールＣＮＴ９を介して、第４の中継電極７ｂに電気的に接続されている。
すなわち、第１電極１６ａは、コンタクトホールＣＮＴ８と、第４の中継電極７ｂと、コンタクトホールＣＮＴ９とを介して、画素電極１５に電気的に接続されている。
【００８４】
このような素子基板１０の配線構造によれば、ＴＦＴ３０のドレイン電極３３（第２の中継電極５ｂ）は、コンタクトホールＣＮＴ６と、第３の中継電極６ｂと、コンタクトホールＣＮＴ７と、第４の中継電極７ｂと、コンタクトホールＣＮＴ９とを介して画素電極１５に電気的に接続されている。さらに、ＴＦＴ３０のドレイン電極３３（第２の中継電極５ｂ）は、コンタクトホールＣＮＴ６と、第３の中継電極６ｂと、コンタクトホールＣＮＴ７と、第４の中継電極７ｂと、コンタクトホールＣＮＴ８とを介して第１電極１６ａに電気的に接続されている。
なお、本実施例では透過部にＩＴＯを３層使用し、透過部で画素保持容量を形成する構造を示したが、遮光部にたとえばＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）構造で画素保持容量を形成し、透過部には画素電極のＩＴＯを１層用いる構造としてもよい。
【００８５】
「本実施形態の特徴」
図５は、図３に対応し、本発明の特徴をなす構成要素の概略平面図である。図６は、図４の破線で囲まれた領域Ｂに対応し、ＴＦＴが設けられた領域を拡大した概略断面図、すなわち本発明の特徴をなす構成要素の概略断面図である。
【００８６】
液晶装置１００は、後述する投射型表示装置（液晶プロジェクター）の光変調素子として使用されている。液晶プロジェクターの光源から発した光は、Ｚ（−）方向に進行し、液晶装置１００に照射される。さらに、液晶装置１００に入射したＺ（−）方向の光は、液晶装置１００の構成要素や液晶装置１００を実装する部材などによって反射され、Ｚ（−）方向の光以外に、Ｚ（＋）方向の光（反射光）や、Ｚ（−）方向に交差する方向の光（迷光）など、さまざまな方向の光がＴＦＴ３０（半導体層３０ａ）に入射する。
【００８７】
図５に示すように、半導体層３０ａは、画素電極側ソース・ドレイン領域３０ｄと、画素電極側接合領域３０ｆと、チャネル領域３０ｃと、データ線側接合領域３０ｅと、データ線側ソース・ドレイン領域３０ｓとを有している。例えば、画素電極側接合領域３０ｆ、チャネル領域３０ｃ、及びデータ線側接合領域３０ｅのいずれかに光が入射し、画素電極側接合領域３０ｆ、チャネル領域３０ｃ、及びデータ線側接合領域３０ｅのいずれかに光励起によるキャリアが発生すると、当該キャリアによってＴＦＴ３０におけるリーク電流（光リーク電流）が増加する。このため、ＴＦＴ３０の光リーク電流を抑制するためには、半導体層３０ａの画素電極側接合領域３０ｆ、チャネル領域３０ｃ、及びデータ線側接合領域３０ｅへの光の入射を遮る必要がある。
【００８８】
図６に示すように、半導体層３０ａ（画素電極側接合領域３０ｆ、チャネル領域３０ｃ、データ線側接合領域３０ｅ）は、走査線３ａ、及びゲート電極３０ｇと第２の中継電極５ｂとデータ線６ａで挟まれ、半導体層３０ａに入射する光が遮られている。
【００８９】
走査線３ａは、半導体層３０ａのＺ（−）方向の側に配置され、Ｚ（＋）方向に進行する反射光を遮る。ゲート電極３０ｇは、半導体層３０ａのチャネル領域３０ｃに対向するように半導体層３０ａのＺ（＋）方向の側に配置され、Ｚ（−）方向に進行する光やＺ（−）方向に交差する迷光を遮る。第２の中継電極５ｂ及びデータ線６ａは、半導体層３０ａのＺ（＋）方向の側に配置され、ゲート電極３０ｇ及び半導体層３０ａ（画素電極側接合領域３０ｆ、チャネル領域３０ｃ、データ線側接合領域３０ｅ）を覆うように配置され、Ｚ（−）方向の光やＺ（−）方向に交差する迷光を遮る。なお、ゲート電極３０ｇの遮光性は不十分であり、第２の中継電極５ｂ及びデータ線６ａによって遮光性が補われる。さらに、第１の中継電極５ａや配線７ａ（図４参照）なども、半導体層３０ａへの光の入射を遮る遮光膜となる。
【００９０】
発明者は、半導体層３０ａの近くに設けられている第２の中継電極５ｂが、ＴＦＴ３０の光リーク電流に大きく影響するという事実を見出し、第２の中継電極５ｂの配置や形状を最適化することで、ＴＦＴ３０の光リーク電流を抑制するという優れた効果を創出した。さらに、第２の中継電極５ｂの配置や形状の最適化によって、画素電極１５の電位保持特性を高めるという他の優れた効果も創出した。
以下に、図５及び図６を参照して、その詳細（本発明の特徴）を説明する。
【００９１】
図５に示すように、第２の中継電極５ｂは、平面視でゲート電極３０ｇを覆うように設けられ、ゲート電極３０ｇよりも広くなっている。第２の中継電極５ｂは、平面視で走査線３ａの一部と重なるように設けられている。第２の中継電極５ｂとゲート電極３０ｇとが重なった領域に第１の寄生容量３５−１が形成され、第２の中継電極５ｂと走査線３ａとが重なった領域に第２の寄生容量３５−２が形成される。さらに、第１の寄生容量３５−１と第２の寄生容量３５−２とで、寄生容量３５が形成される。
【００９２】
第２の中継電極５ｂの外縁は、辺５ｂ−１と、辺５ｂ−２と、辺５ｂ−３と、辺５ｂ−４と、辺５ｂ−５と、辺５ｂ−６と、辺５ｂ−７と、辺５ｂ−８と、辺５ｂ−９と、辺５ｂ−１０と、辺５ｂ−１１と、辺５ｂ−１２とで構成される。
【００９３】
平面視で、第２の中継電極５ｂの外縁は、走査線３ａに重なる部分と、走査線３ａに重ならない部分（走査線３ａの外縁から張り出した部分）とを有する。具体的には、辺５ｂ−１、辺５ｂ−４、及び辺５ｂ−１２は走査線３ａと交差し、走査線３ａに重なる部分と、走査線３ａに重ならない部分（走査線３ａの外縁から張り出した部分）とを有している。辺５ｂ−２、辺５ｂ−３、辺５ｂ−５、辺５ｂ−６、辺５ｂ−７、辺５ｂ−８、辺５ｂ−９、辺５ｂ−１０、及び辺５ｂ−１１は、全て走査線３ａと重ならず、走査線３ａの外縁から張り出している。
【００９４】
さらに、辺５ｂ−１の走査線３ａと重なる部分は、半導体層３０ａと交差し、半導体層３０ａに重なる部分と、半導体層３０ａに重ならない部分（半導体層３０ａから張り出した部分）とを有する。すなわち、辺５ｂ−１は、走査線３ａに重ならない部分と、走査線３ａに重なる部分と、走査線３ａ及び半導体層３０ａに重なる部分とを有する。
なお、走査線３ａ及び半導体層３０ａに重なる部分の辺５ｂ−１は、本発明における「遮光膜の層間絶縁膜の側の面の端部」の一例である。辺５ｂ−１、辺５ｂ−２、辺５ｂ−３、辺５ｂ−４、辺５ｂ−５、辺５ｂ−６、辺５ｂ−７、辺５ｂ−８、辺５ｂ−９、辺５ｂ−１０、辺５ｂ−１１、及び辺５ｂ−１２は、本発明における「遮光膜の層間絶縁膜の側の面の端」の一例である。
【００９５】
辺５ｂ−１は、第１の中継電極５ａ（ソース電極３２）と、データ線側接合領域３０ｅ（ゲート電極３０ｇ）との間に配置されている。すなわち、辺５ｂ−１は、ソース電極３２の側に配置されている。辺５ｂ−１とゲート電極３０ｇの外縁との間の寸法（間隔）Ｌは、２００ｎｍまたは２００ｎｍよりも大きい。
他の辺（辺５ｂ−２、辺５ｂ−３、辺５ｂ−４、辺５ｂ−５、辺５ｂ−６、辺５ｂ−７、辺５ｂ−８、辺５ｂ−９、辺５ｂ−１０、辺５ｂ−１１、辺５ｂ−１２）とゲート電極３０ｇの外縁との間の寸法は、寸法Ｌと同じ、または寸法Ｌよりも大きくなっている。すなわち、他の辺（辺５ｂ−２、辺５ｂ−３、辺５ｂ−４、辺５ｂ−５、辺５ｂ−６、辺５ｂ−７、辺５ｂ−８、辺５ｂ−９、辺５ｂ−１０、辺５ｂ−１１、辺５ｂ−１２）とゲート電極３０ｇの外縁との間の寸法は、２００ｎｍまたは２００ｎｍよりも大きい。
よって、第２の中継電極５ｂの外縁と、ゲート電極３０ｇの外縁との間の寸法は、２００ｎｍまたは２００ｎｍよりも大きい。
【００９６】
ＴＦＴ３０の製造工程における合せ精度の工程能力（合わせ誤差）は、２００ｎｍよりも小さいので、第２の中継電極５ｂの外縁とゲート電極３０ｇとの間の寸法を、２００ｎｍまたは２００ｎｍよりも大きくすることで、第２の中継電極５ｂの外縁の全周に亘って、第２の中継電極５ｂの外縁をゲート電極３０ｇの外縁から張り出させることができる。平面視で、第２の中継電極５ｂは、ゲート電極３０ｇを覆うように（ゲート電極３０ｇから張り出して）、半導体層３０ａのＺ（−）方向の側に配置されるので、ゲート電極３０ｇの遮光性が不十分であっても、半導体層３０ａに対してＺ（−）方向に入射する光を第２の中継電極５ｂによって遮ることができる。
【００９７】
図６に示すように、素子基板本体１０ａには、走査線３ａと、下地絶縁膜１０ｂと、半導体層３０ａと、第１絶縁膜１１ａと、ゲート電極３０ｇと、第２絶縁膜１１ｂと、第２の中継電極５ｂと、第３絶縁膜１２ａと、データ線６ａとが、Ｚ（＋）方向に順に積層されている。
【００９８】
ゲート電極３０ｇは、第２絶縁膜１１ｂの側に、Ｚ（＋）方向と交差する方向に沿った表面３０ｇ１と、Ｚ（＋）方向に沿った側面３０ｇ２とを有している。
【００９９】
第２絶縁膜１１ｂは、第２の中継電極５ｂの側に、面Ｒ１と、面Ｒ２と、面Ｒ３とを有している。第２絶縁膜１１ｂの第２の中継電極５ｂ側の面において、ゲート電極３０ｇの表面３０ｇ１に対向する部分が、面Ｒ１となる。第２絶縁膜１１ｂの第２の中継電極５ｂ側の面において、ゲート電極３０ｇの側面３０ｇ２を覆う部分が、面Ｒ２となる。第２絶縁膜１１ｂの第２の中継電極５ｂ側の面において、第１絶縁膜１１ａに対向し、第１の中継電極５ａ（ソース電極３２）と面Ｒ２との間に配置される部分が、面Ｒ３となる。
なお、面Ｒ１は本発明における「第１の部分」の一例であり、面Ｒ２は本発明における「第２の部分」の一例であり、面Ｒ３は「第３の部分」の一例である。
【０１００】
第２の中継電極５ｂは、第２絶縁膜１１ｂの面Ｒ１と、第２絶縁膜１１ｂの面Ｒ２と、第２絶縁膜１１ｂの面Ｒ３の一部とを覆うように設けられている。なお、第２の中継電極５ｂは、第２絶縁膜１１ｂの面Ｒ１と、第２絶縁膜１１ｂの面Ｒ２の少なくとも一部とを覆う構成を有していれば良い。つまり、第２絶縁膜１１ｂの面Ｒ１と、第２絶縁膜１１ｂの面Ｒ２の少なくとも一部を覆うように第２の中継電極５ｂを形成することで、以下に示す遮光構造を安定して形成することができる。
【０１０１】
第２の中継電極５ｂは、第１の中継電極５ａとゲート電極３０ｇとの間に、Ｚ（＋）方向に沿った側面５ｂ−１Ｓを有している。さらに、側面５ｂ−１Ｓは、Ｚ（＋）方向に交差する方向に延在した一対の辺５ｂ−１Ｌ，５ｂ−１Ｕを有している。側面５ｂ−１Ｓの一方の辺５ｂ−１Ｌは、第２絶縁膜１１ｂに接し、第２の中継電極５ｂの外縁の一部となる。つまり、側面５ｂ−１Ｓの一方の辺５ｂ−１Ｌは、第２絶縁膜１１ｂに接する側の辺である。側面５ｂ−１Ｓの他方の辺５ｂ−１Ｕは、第３絶縁膜１２ａで覆われ、第２の中継電極５ｂの外縁の一部となる。
【０１０２】
図５における辺５ｂ−１は、図６における第２絶縁膜１１ｂに接する側の辺５ｂ−１Ｌである。また、図５における辺５ｂ−２、辺５ｂ−３、辺５ｂ−４、辺５ｂ−５、辺５ｂ−６、辺５ｂ−７、辺５ｂ−８、辺５ｂ−９、辺５ｂ−１０、辺５ｂ−１１、及び辺５ｂ−１２は、上述した辺５ｂ−１と同様に、第２絶縁膜１１ｂに接する側の辺（図示省略）である。
【０１０３】
上述したように、第２の中継電極５ｂの辺５ｂ−１は、走査線３ａに重ならない部分と、走査線３ａに重なる部分と、走査線３ａ及び半導体層３０ａに重なる部分とを有する（図５参照）。
第２の中継電極５ｂの走査線３ａ及び半導体層３０ａに重なる部分の辺５ｂ−１において、素子基板本体１０ａと辺５ｂ−１との間の寸法Ｈ１ａは、走査線３ａの膜厚、下地絶縁膜１０ｂの膜厚、半導体層３０ａの膜厚、第１絶縁膜１１ａの膜厚、及び第２絶縁膜１１ｂの膜厚の総和である。
【０１０４】
第２の中継電極５ｂの走査線３ａに重なる部分の辺５ｂ−１において、素子基板本体１０ａと辺５ｂ−１との間の寸法Ｈ１ｂ（図示省略）は、走査線３ａの膜厚、下地絶縁膜１０ｂの膜厚、第１絶縁膜１１ａの膜厚、及び第２絶縁膜１１ｂの膜厚の総和である。
【０１０５】
第２の中継電極５ｂの走査線３ａに重ならない部分の辺５ｂ−１において、素子基板本体１０ａと辺５ｂ−１との間の寸法Ｈ１ｃ（図示省略）は、下地絶縁膜１０ｂの膜厚、第１絶縁膜１１ａの膜厚、及び第２絶縁膜１１ｂの膜厚の総和である。
よって、寸法Ｈ１ｃ、寸法Ｈ１ｂ、寸法Ｈ１aの順に大きくなる。
【０１０６】
ゲート電極３０ｇの表面３０ｇ１は、走査線３ａに重なる部分と、走査線３ａ及び半導体層３０ａに重なる部分とを有する（図５参照）。
なお、走査線３ａ及び半導体層３０ａに重なる部分のゲート電極３０ｇの表面３０ｇ１は、本発明における「ゲート電極の表面」の一例である。
【０１０７】
ゲート電極３０ｇの表面３０ｇ１の走査線３ａ及び半導体層３０ａに重なる部分において、素子基板本体１０ａと表面３０ｇ１との間の寸法Ｈ２は、走査線３ａの膜厚、下地絶縁膜１０ｂの膜厚、半導体層３０ａの膜厚、第１絶縁膜１１ａの膜厚、及びゲート電極３０ｇの膜厚の総和である。
【０１０８】
ゲート電極３０ｇの表面３０ｇ１の走査線３ａに重なる部分において、素子基板本体１０ａと表面３０ｇ１との間の寸法Ｈ２ａ（図示省略）は、走査線３ａの膜厚、下地絶縁膜１０ｂの膜厚、第１絶縁膜１１ａの膜厚、及びゲート電極３０ｇの膜厚の総和である。よって、寸法Ｈ２ａは寸法Ｈ２よりも小さい。
【０１０９】
第２絶縁膜１１ｂの膜厚は、ゲート電極３０ｇの膜厚よりも小さいので、寸法Ｈ１ｃ、寸法Ｈ１ｂ、寸法Ｈ１a、寸法Ｈ２の順に大きくなる。従って、Ｚ（＋）方向に対して、走査線３ａに重ならない部分の辺５ｂ−１と、走査線３ａに重なる部分の辺５ｂ−１と、走査線３ａ及び半導体層３０ａに重なる部分の辺５ｂ−１と、走査線３ａ及び半導体層３０ａに重なる部分のゲート電極３０ｇの表面３０ｇ１とが、順に配置される。
すなわち、Ｚ（＋）方向に対して、辺５ｂ−１と、走査線３ａ及び半導体層３０ａに重なる部分のゲート電極３０ｇの表面３０ｇ１とが、順に配置される。
【０１１０】
Ｚ（＋）方向の側を高い、Ｚ（−）方向の側を低いと定義すると、辺５ｂ−１は、走査線３ａ及び半導体層３０ａに重なる部分のゲート電極３０ｇの表面３０ｇ１よりも低い位置に配置される。つまり、辺５ｂ−１は、走査線３ａ及び半導体層３０ａに重なる部分のゲート電極３０ｇの表面３０ｇ１と比べて、半導体層３０ａに近い側に配置される。
【０１１１】
一方、公知技術では、第２絶縁膜１１ｂの膜厚は、ゲート電極３０ｇの膜厚よりも大きく、Ｚ（＋）方向に、走査線３ａ及び半導体層３０ａに重なる部分のゲート電極３０ｇの表面３０ｇ１と、走査線３ａ及び半導体層３０ａに重なる部分の辺５ｂ−１とが順に配置されている。
【０１１２】
このように、本実施形態及び公知技術の主な相違点は、第２の中継電極５ｂの辺５ｂ−１の配置位置にある。すなわち、本実施形態の辺５ｂ−１は、公知技術と比べて半導体層３０ａに近い側、特に半導体層３０ａのデータ線側接合領域３０ｅの近くに配置される。つまり、本実施形態は、Ｚ（＋）方向に対して、辺５ｂ−１と、走査線３ａ及び半導体層３０ａに重なる部分のゲート電極３０ｇの表面３０ｇ１とが、順に配置されるという特徴を有する。
【０１１３】
半導体層３０ａのデータ線側接合領域３０ｅは、半導体層３０ａのチャネル領域３０ｃ及び画素電極側接合領域３０ｆと比べて、第２の中継電極５ｂの外縁（特に、辺５ｂ−１）の近くに配置されるため、光の影響を受けやすい。このため、ＴＦＴ３０の光リーク電流を抑制するためには、半導体層３０ａのデータ線側接合領域３０ｅへの光の入射を遮ることが特に重要である。本実施形態の第２の中継電極５ｂ（第２の中継電極５ｂの辺５ｂ−１）は、公知技術と比べて、半導体層３０ａのデータ線側接合領域３０ｅの近い側に配置されているので、半導体層３０ａのデータ線側接合領域３０ｅへの光の入射を強く遮り、ＴＦＴ３０の光リーク電流を強く抑制することができる。つまり、本実施形態の第２の中継電極５ｂは、公知技術と比べて、Ｚ（−）方向に交差する迷光をより強く遮ることができる（第２の中継電極５ｂの遮光性をさらに高めることができる）。
【０１１４】
さらに、半導体層３０ａと第２絶縁膜１１ｂの膜厚との和を、ゲート電極３０ｇの膜厚よりも小さく設定することで、走査線３ａ及び半導体層３０ａに重なる部分の第２の中継電極５ｂの辺５ｂ−１と素子基板本体１０ａとの間の寸法Ｈ１ａ、及び走査線３ａに重なる部分の第２の中継電極５ｂの辺５ｂ−１と素子基板本体１０ａとの間の寸法Ｈ１ｂを、走査線３ａに重なる部分のゲート電極３０ｇの表面３０ｇ１と素子基板本体１０ａとの間の寸法Ｈ２ａよりも小さくすることができる。つまり、寸法Ｈ１ｃ、寸法Ｈ１ｂ、寸法Ｈ１a、寸法Ｈ２ａ、寸法Ｈ２の順に、大きくすることができる。この場合、Ｚ（＋）方向に対して、走査線３ａに重ならない部分の辺５ｂ−１と、走査線３ａに重なる部分の辺５ｂ−１と、走査線３ａ及び半導体層３０ａに重なる部分の辺５ｂ−１と、走査線３ａに重なる部分のゲート電極３０ｇの表面３０ｇ１と、走査線３ａ及び半導体層３０ａに重なる部分のゲート電極３０ｇの表面３０ｇ１とが、順に配置される。
【０１１５】
このように、第２絶縁膜１１ｂの膜厚をさらに小さくし、第２絶縁膜１１ｂの膜厚と半導体層３０ａの膜厚との和がゲート電極３０ｇの膜厚よりも小さくなると、Ｚ（＋）方向に対して、走査線３ａに重ならない部分の辺５ｂ−１と、走査線３ａに重なる部分の辺５ｂ−１と、走査線３ａ及び半導体層３０ａに重なる部分の辺５ｂ−１と、走査線３ａに重なる部分のゲート電極３０ｇの表面３０ｇ１と、走査線３ａ及び半導体層３０ａに重なる部分のゲート電極３０ｇの表面３０ｇ１とが、順に配置される。
つまり、第２絶縁膜１１ｂの膜厚をさらに小さくし、第２の中継電極５ｂの辺５ｂ−１全体を、ゲート電極３０ｇの表面３０ｇ１全体よりも、半導体層３０ａに近い側に配置し、半導体層３０ａのデータ線側接合領域３０ｅに対する遮光性をさらに高めることができる。
【０１１６】
このように、ＴＦＴ３０の光リーク電流を抑制するためには、第２絶縁膜１１ｂの膜厚をゲート電極３０ｇの膜厚よりも小さくし、寸法Ｈ１ｃ、寸法Ｈ１ｂ、寸法Ｈ１a、寸法Ｈ２の順に大きくなるように、第２の中継電極５ｂの辺５ｂ−１とゲート電極３０ｇの表面３０ｇ１とを配置することが好ましい。すなわち、Ｚ（＋）方向に対して、走査線３ａに重ならない部分の辺５ｂ−１と、走査線３ａに重なる部分の辺５ｂ−１と、走査線３ａ及び半導体層３０ａに重なる部分の辺５ｂ−１と、走査線３ａ及び半導体層３０ａに重なる部分のゲート電極３０ｇの表面３０ｇ１とを、順に配置する構成が好ましい。
【０１１７】
また、第２絶縁膜１１ｂの膜厚をさらに小さくし、寸法Ｈ１ｃ、寸法Ｈ１ｂ、寸法Ｈ１a、寸法Ｈ２ａ、寸法Ｈ２の順に大きくなるように、第２の中継電極５ｂの辺５ｂ−１とゲート電極３０ｇの表面３０ｇ１とを配置すると、第２の中継電極５ｂの遮光性をさらに高めることができる。すなわち、Ｚ（＋）方向に対して、走査線３ａに重ならない部分の辺５ｂ−１と、走査線３ａに重なる部分の辺５ｂ−１と、走査線３ａ及び半導体層３０ａに重なる部分の辺５ｂ−１と、走査線３ａに重なる部分のゲート電極３０ｇの表面３０ｇ１と、走査線３ａ及び半導体層３０ａに重なる部分のゲート電極３０ｇの表面３０ｇ１とを、順に配置することで、第２の中継電極５ｂの遮光性をさらに高めることができる。
【０１１８】
なお、詳細は後述するが、第２絶縁膜１１ｂの膜厚をさらに小さくすると（第２絶縁膜１１ｂを薄くしすぎると）、第１の寄生容量３５−１が大きくなりすぎ、画素電極１５の電位保持特性が悪くなるという不具合が生じる。第２絶縁膜１１ｂは、画素電極１５の電位保持特性が悪くならない範囲で薄い方が好ましい。
【０１１９】
辺５ｂ−２、辺５ｂ−３、辺５ｂ−４、辺５ｂ−５、辺５ｂ−６、辺５ｂ−７、辺５ｂ−８、辺５ｂ−９、辺５ｂ−１０、辺５ｂ−１１、及び辺５ｂ−１２も、半導体層３０ａに対する遮光性を高める役割を有している。以降の説明では、辺５ｂ−２、辺５ｂ−３、辺５ｂ−４、辺５ｂ−５、辺５ｂ−６、辺５ｂ−７、辺５ｂ−８、辺５ｂ−９、辺５ｂ−１０、辺５ｂ−１１、及び辺５ｂ−１２を、他の辺と称す。
【０１２０】
第２の中継電極５ｂの走査線３ａに重なる部分の他の辺において、素子基板本体１０ａと他の辺との間の寸法Ｈ３ａ（図示省略）は、走査線３ａの膜厚、下地絶縁膜１０ｂの膜厚、第１絶縁膜１１ａの膜厚、及び第２絶縁膜１１ｂの膜厚の総和である。よって、走査線３ａに重なる部分の第２の中継電極５ｂの他の辺と素子基板本体１０ａとの間の寸法Ｈ３ａは、走査線３ａに重なる部分の第２の中継電極５ｂの辺５ｂ−１と素子基板本体１０ａとの間の寸法Ｈ１ｂと同じである。つまり、Ｚ（＋）方向に対して、第２の中継電極５ｂの走査線３ａに重なる部分の他の辺は、走査線３ａに重なる部分の第２の中継電極５ｂの辺５ｂ−１と同じ位置に配置される。
【０１２１】
第２の中継電極５ｂの走査線３ａに重ならない部分の他の辺において、素子基板本体１０ａと他の辺との間の寸法Ｈ３ｂ（図示省略）は、下地絶縁膜１０ｂの膜厚、第１絶縁膜１１ａの膜厚、及び第２絶縁膜１１ｂの膜厚の総和である。よって、走査線３ａに重ならない部分の第２の中継電極５ｂの他の辺と素子基板本体１０ａとの間の寸法Ｈ３ｂは、走査線３ａに重ならない部分の第２の中継電極５ｂの辺５ｂ−１と素子基板本体１０ａとの間の寸法Ｈ１ｃと同じである。つまり、Ｚ（＋）方向に対して、走査線３ａに重ならない部分の第２の中継電極５ｂの他の辺は、走査線３ａに重ならない部分の第２の中継電極５ｂの辺５ｂ−１と同じ位置に配置される。
【０１２２】
このため、Ｚ（＋）方向に対して、走査線３ａに重ならない部分の他の辺と、走査線３ａに重なる部分の他の辺と、走査線３ａ及び半導体層３０ａに重なる部分のゲート電極３０ｇの表面３０ｇ１とが、順に配置される。つまり、他の辺は、走査線３ａ及び半導体層３０ａに重なる部分のゲート電極３０ｇの表面３０ｇ１と比べて、半導体層３０ａに近い側に配置される。
【０１２３】
Ｚ（＋）方向に対して、他の辺及び辺５ｂ−１と、走査線３ａ及び半導体層３０ａに重なる部分のゲート電極３０ｇの表面３０ｇ１とが順に配置されるので、本実施形態は、第２の中継電極５ｂの外縁の全周に亘って、Ｚ（＋）方向に対して、第２の中継電極５ｂの外縁（辺５ｂ−１、他の辺）と、走査線３ａ及び半導体層３０ａに重なる部分のゲート電極３０ｇの表面３０ｇ１と、が順に配置される構成を有する。
【０１２４】
一方、公知技術では、第２絶縁膜１１ｂの膜厚は、ゲート電極３０ｇの膜厚よりも大きく、Ｚ（＋）方向に、走査線３ａ及び半導体層３０ａに重なる部分のゲート電極３０ｇの表面３０ｇ１と、走査線３ａに重なる部分の他の辺とが、順に配置される。
このように、他の辺の配置位置も、本実施形態と公知技術とで異なる。すなわち、本実施形態の他の辺は、公知技術の他の辺と比べて半導体層３０ａに近い側に配置されているので、ＴＦＴ３０の光リーク電流をより強く抑制することができる。
【０１２５】
本実施形態では、公知技術と比べて、第２絶縁膜１１ｂの膜厚が小さいので、第１の寄生容量３５−１（寄生容量３５）の容量値が大きくなる。第１の寄生容量３５−１（寄生容量３５）の容量値が公知技術と大きいという構成は、本実施形態の他の特徴をなす。
詳しくは、ゲート電極３０ｇと第２の中継電極５ｂとの間には、第２絶縁膜１１ｂが設けられ、ゲート電極３０ｇと第２絶縁膜１１ｂと第２の中継電極５ｂとで、第１の寄生容量３５−１が形成される。上述したように、第２絶縁膜１１ｂの膜厚は、ゲート電極３０ｇの膜厚（概略２００ｎｍ）よりも小さく、ゲート電極３０ｇと第２の中継電極５ｂとが電気的に短絡しない範囲、且つ画素電極１５の電位保持特性が悪くならない範囲で、小さい方が好ましい。
【０１２６】
走査線３ａと、第２の中継電極５ｂとの間には、下地絶縁膜１０ｂと第１絶縁膜１１ａと第２絶縁膜１１ｂとからなる絶縁層９が設けられている。絶縁層９の膜厚は、概略６５０ｎｍ〜１３００ｎｍにある。さらに、走査線３ａと絶縁層９と第２の中継電極５ｂとで、第２の寄生容量３５−２（図５参照）が形成される。
【０１２７】
第１の寄生容量３５−１の容量絶縁膜（第２絶縁膜１１ｂ）の膜厚は、第２の寄生容量３５−２の容量絶縁膜（絶縁層９）の膜厚よりも小さいため、第１の寄生容量３５−１の容量値は、第２の寄生容量３５−２の容量値よりも大きい。本実施形態では、寄生容量３５の容量値Ｃｇｄの概略８０％が第１の寄生容量３５−１の容量値Ｃｇｄ１で構成され、寄生容量３５の容量値Ｃｇｄの概略２０％が第２の寄生容量３５−２の容量値Ｃｇｄ２で構成される。
なお、第２絶縁膜１１ｂの膜厚は小さい方が好ましいので、第１の寄生容量３５−１の容量値Ｃｇｄ１を、寄生容量３５の容量値Ｃｇｄの概略８０％よりも大きくしても良い。
【０１２８】
上述したように、ゲートオン期間において画像信号Ｖｄに対応する電荷は、液晶容量１７、蓄積容量１６、及び寄生容量３５に蓄積され、ゲートオフ期間において画素電極１５は画像信号Ｖｄに対応する電位を維持する。実際には、ゲートオン期間において蓄積された電荷は、ゲートオフ期間においてＴＦＴ３０のリーク電流によって徐々に放電され、画素電極１５の電位が徐々に変化（劣化）する。画素電極１５の電位の変化（劣化）が大きくなると、画面がちらつくフリッカーと呼ばれる現象や、表示ムラ、コントラスト低下といった不具合を招く恐れがある。
【０１２９】
本実施形態では、公知技術と比べて、寄生容量３５、すなわち画像信号Ｖｄに対応する電荷を蓄積する容量の容量値が大きくなっているので、ＴＦＴ３０のリーク電流の影響が小さくなり、ゲートオフ期間における画素電極１５の電位の変化を小さくすることができる。
このように、本実施形態は、公知技術と比べて、ＴＦＴ３０の光リーク電流３０が小さいという第１の効果と、画像信号Ｖｄに対応する電荷を蓄積する容量の容量値が大きいという第２の効果とを有するので、画素電極１５の電位保持特性が高められ、より高品位な表示を提供することができる。
【０１３０】
「寄生容量の適正値」
本実施形態は、寄生容量３５の容量値を大きくすることで、画素電極１５の電位保持特性を高めている。ところが、寄生容量３５の容量値を大きくしすぎると、液晶装置１００の表示に悪影響を及ぼす恐れがあるので、以下に、図７を参照して寄生容量３５の適正値の詳細を説明する。以降の説明では、電位の単位を省略する場合がある、例えば、画像信号Ｖｄを５Ｖと電位の単位を付して記述する場合と、画像信号Ｖｄを５と電位の単位を省略して記述する場合とがある。
【０１３１】
図７は、１フレーム期間におけるゲート電極及び第２の中継電極（ドレイン電極）の電位状態を示す模式図である。縦軸は、ビデオセンターＶｃを基準電位（０Ｖ）としたときの電位であり、横軸は時間である。また、第２の中継電極５ｂ（ドレイン電極３３）には、ゲートオン期間に、黒表示に対応する電位（±５Ｖ）の画像信号Ｖｄが供給されるものとする。
【０１３２】
図中で、符号ＶＧＤは、−フィールドのゲートオフ期間における第２の中継電極５ｂ（ドレイン電極３３）の最低電位ＶＰ３に対するゲート電極３０ｇの電位を示している。△Ｖ１は、サンプリング回路７０のＳ−ＴＦＴ７１が非導通状態となった時に発生するフィードスルー電圧を示している。△Ｖ２は、ＴＦＴ３０が非導通状態となった時のフィードスルー電圧を示している。なお、Ｓ−ＴＦＴ７１のフィードスルー電圧△Ｖ１は、概略０．１Ｖ〜０．４Ｖの範囲にある。
【０１３３】
最初に、ゲート電極３０ｇの電位の状態を説明する。
図７に示すように、ゲート電極３０ｇの電位は、ゲートオン期間においてゲートオン信号ＶＨに対応する電位（８．５Ｖ）となり、ゲートオフ期間においてゲートオフ信号ＶＬに対応する電位（−７Ｖ）となる。ゲート電極３０ｇの電位の幅△Ｖｇは、概略１５．５Ｖである。
【０１３４】
次に、第２の中継電極５ｂ（画素電極１５）の電位の状態を説明する。また、第２の中継電極５ｂは、画素電極１５に電気的に接続されているので、第２の中継電極５ｂの電位が、画素電極１５の電位となる。
上述したように、液晶装置１００の１フレーム期間は約８．３ｍｓであり、１フレームは＋フィールドと−フィールドとで構成される。ＴＦＴ３０が導通状態となるゲートオン期間において、画像信号Ｖｄが、サンプリング回路７０からデータ線６ａ及びＴＦＴ３０を介して第２の中継電極５ｂ（画素電極１５）に供給され、液晶容量１７、蓄積容量１６、及び寄生容量３５に、画像信号Ｖｄに対応する電荷が蓄積される。ＴＦＴ３０が非導通状態となるゲートオフ期間において、画素電極１５は画像信号Ｖｄに対応する電位の状態を維持する。
【０１３５】
詳しくは、ゲートオン期間において、データ線駆動回路１０１からの選択信号によってＳ−ＴＦＴ７１が導通状態となり、黒表示に対応する画像信号Ｖｄ（±５Ｖ）がドレイン電極３３に供給される。Ｓ−ＴＦＴ７１が非導通状態になると、Ｓ−ＴＦＴ７１の寄生容量に蓄積された電荷の再配分によってフィードスルー電圧△Ｖ１が生じ、ドレイン電極３３（第２の中継電極５ｂ）の電位は、△Ｖ１降下する。すなわち、ゲートオン期間のドレイン電極３３（第２の中継電極５ｂ）の電位は、＋フィールドにおいて５から５−△Ｖ１に変化し、−フィールドで−５から−５−△Ｖ１に変化する。
【０１３６】
ゲートオフ期間において、ＴＦＴ３０が非導通状態になると、ＴＦＴ３０の寄生容量３５に蓄積された電荷の再配分によってフィードスルー電圧△Ｖ２が生じ、第２の中継電極５ｂの電位が△Ｖ２降下する。その結果、ＴＦＴ３０が非導通状態になった直後において、＋フィールドにおけるドレイン電極３３（第２の中継電極５ｂ）の電位ＶＰ１は５−△Ｖ１−△Ｖ２となり、−フィールドにおけるドレイン電極３３（第２の中継電極５ｂ）の電位ＶＰ３は−５−△Ｖ１−△Ｖ２となる。ＴＦＴ３０のリーク電流によって、液晶容量１７、蓄積容量１６、及び寄生容量３５に蓄積された電荷は徐々に放電され、第２の中継電極５ｂの電位が徐々に変化する。すなわち、＋フィールドにおいて、第２の中継電極５ｂ（画素電極１５）の電位は、ＶＰ１からＶＰ２まで徐々に変化し（降下し）、△Ｖ３の電位変化が発生する。−フィールドでは、第２の中継電極５ｂ（画素電極１５）の電位は、ＶＰ３からＶＰ４まで徐々に変化し（上昇し）、△Ｖ４の電位変化が発生する。
【０１３７】
上述したように、液晶層５０は対向電極２３と画素電極１５との間で交流駆動され、常に同一方向の電圧（直流電圧）が印加されないようになっている。画素電極１５（ドレイン電極３３）には、ゲートオフ期間においてフィードスルー電圧（△Ｖ１＋△Ｖ２）に対応する電位変化が生じる。このため、対向電極２３に対して当該フィードスルー電圧（△Ｖ１＋△Ｖ２）に対応した電位調整を行う。具体的には、対向電極２３の電位Ｖｃｏｍが、Ｖｃ−（△Ｖ１＋△Ｖ２）となるように調整する。この電位調整によって、対向電極２３の電位Ｖｃｏｍを基準電位として、＋フィールドの画素電極１５の電位波形と−フィールドの画素電極１５の電位波形とが対称となった交流駆動が実現される。
【０１３８】
ゲートオフ期間における電位変化△Ｖ３，△Ｖ４が大きくなると、対向電極２３と画素電極１５との間で液晶層５０に印加される実効電圧が低下し、表示コントラストが低下する。本実施形態では、公知技術と比べて、画像信号Ｖｄ対応する電荷が蓄積される容量（液晶容量１７、蓄積容量１６、寄生容量３５）の容量値が大きく、且つＴＦＴ３０のリーク電流が小さくなっているので、電位変化△Ｖ３，△Ｖ４が小さくなり、高いコントラストの表示が提供される。
【０１３９】
−フィールドのゲートオフ期間において、ＴＦＴ３０が非導通状態になった直後のドレイン電極３３の電位ＶＰ３が、−フィールドのゲートオフ期間におけるドレイン電極３３の最低電位となる。−フィールドのゲートオフ期間におけるドレイン電極３３の最低電位ＶＰ３は、以下に示す式（１）で表される。
【０１４０】
【数１】
2015087689.tif 000003
【０１４１】
ＴＦＴ３０のフィードスルー電圧△Ｖ２は、以下に示す式（２）表される。
【０１４２】
【数２】
2015087689.tif 000004
【０１４３】
式（２）において、Ｃｌｃは液晶容量１７の容量値であり、Ｃｓｃは蓄積容量１６の容量値であり、Ｃｇｄは寄生容量３５の容量値である。なお、液晶容量１７の容量値Ｃｌｃは、蓄積容量１６の容量値Ｃｓｃの概略５％〜１０％の範囲にある。
【０１４４】
−フィールドのゲートオフ期間における第２の中継電極５ｂ（ドレイン電極３３）の最低電位ＶＰ３に対するゲート電極３０ｇの電位ＶＧＤは、以下に示す式（３）で表される。
【０１４５】
【数３】
2015087689.tif 000005
【０１４６】
図８は、寄生容量の容量値と、−フィールドのゲートオフ期間におけるドレイン電極の最低電位に対するゲート電極の電位との関係を示す図である。同図の横軸は、蓄積容量１６の容量値Ｃｓｃに対する寄生容量３５の容量値Ｃｇｄの割合であり、寄生容量３５の容量値Ｃｇｄに相当する。つまり、寄生容量３５の容量値Ｃｇｄが、蓄積容量１６の容量値Ｃｓｃに対する割合で示されている。同図の縦軸は、−フィールドのゲートオフ期間におけるドレイン電極３３の最低電位ＶＰ３に対するゲート電極３０ｇの電位ＶＧＤである。
同図には、△Ｖ１が０．１ＶでありＣｌｃがＣｓｃの５％である場合、△Ｖ１が０．１ＶでありＣｌｃがＣｓｃの１０％である場合、△Ｖ１が０．４ＶでありＣｌｃがＣｓｃの５％である場合、及び△Ｖ１が０．４ＶでありＣｌｃがＣｓｃの１０％である場合のそれぞれに対して、ＣｇｄとＶＧＤとの関係が図示されている。
【０１４７】
図８に示すように、△Ｖ１が０．１ＶでありＣｌｃがＣｓｃの５％である場合、及び△Ｖ１が０．１ＶでありＣｌｃがＣｓｃの１０％である場合には、Ｃｓｃに対するＣｇｄの割合が、概略１５％よりも大きくなると、ＶＧＤは正の電位を有するようになる。
【０１４８】
△Ｖ１が０．４ＶでありＣｌｃがＣｓｃの５％である場合、及び△Ｖ１が０．４ＶでありＣｌｃがＣｓｃの１０％である場合には、Ｃｓｃに対するＣｇｄの割合が、概略１３％よりも大きくなると、ＶＧＤは正の電位を有するようになる。
【０１４９】
上述したように、寄生容量３５の容量値Ｃｇｄの概略８０％が第１の寄生容量３５−１の容量値Ｃｇｄ１であるので、△Ｖ１が０．１ＶでありＣｌｃがＣｓｃの５％である場合、及び△Ｖ１が０．１ＶでありＣｌｃがＣｓｃの１０％である場合には、Ｃｓｃ（蓄積容量１６の容量値）に対するＣｇｄ１（第１の寄生容量３５−１の容量値）の割合が、概略１２％よりも大きくなると、ＶＧＤは正の電位を有するようになる。△Ｖ１が０．４ＶでありＣｌｃがＣｓｃの５％である場合、及び△Ｖ１が０．４ＶでありＣｌｃがＣｓｃの１０％である場合には、Ｃｓｃ（蓄積容量１６の容量値）に対するＣｇｄ１（第１の寄生容量３５−１の容量値）の割合が、概略１０％よりも大きくなると、ＶＧＤは正の電位を有するようになる。
【０１５０】
上述したように、ＴＦＴ３０はｎチャネル型のトランジスターであり、ＴＦＴ３０が導通状態になる閾値電圧（ゲート電極３０ｇの電位）は、概略０Ｖである。つまり、ＴＦＴ３０は、ドレイン電極３３に対するゲート電極３０ｇの電位が正である場合に導通状態となり、ドレイン電極３３に対するゲート電極３０ｇの電位が負である場合に非導通状態となる。
【０１５１】
寄生容量３５の容量値Ｃｇｄ（第１の寄生容量３５−１の容量値Ｃｇｄ１）が大きくなり、ＶＧＤが正の電位を有するようになると、−フィールドのゲートオフ期間においてＴＦＴ３０が一時導通状態となる。この場合、−フィールドのゲートオフ期間において、液晶容量１７と蓄積容量１６と寄生容量３５とに蓄積された電荷が、導通状態となったＴＦＴ３０を介して放電され、ドレイン電極３３（画素電極１５）の電位が大きく変化（劣化）する。すなわち、−フィールドのゲートオフ期間において、ＶＧＤが正の電位を有すると、対向電極２３と画素電極１５との間で液晶層５０に印加される実効電圧が大きく変化（劣化）し、正規の電位を書き込めないという不具合を招くことになる。
よって、−フィールドのゲートオフ期間において、ドレイン電極３３に対するゲート電極３０ｇの最低電位ＶＧＤが負となるように（ＴＦＴ３０が非導通状態となるように）、寄生容量３５の容量値Ｃｇｄ（第１の寄生容量３５−１の容量値Ｃｇｄ１）を設定する必要がある。
【０１５２】
−フィールドのゲートオフ期間において、第１の寄生容量３５−１の容量値Ｃｇｄ１が、蓄積容量１６の容量値Ｃｓｃの概略１０％、または蓄積容量１６の容量値Ｃｓｃの概略１０％よりも小さい場合に、ＶＧＤは負の電位を有し、ＴＦＴ３０は非導通状態になる。従って、第１の寄生容量３５−１の容量値Ｃｇｄ１は、蓄積容量１６の容量値Ｃｓｃの概略１０％、または蓄積容量１６の容量値Ｃｓｃの概略１０％よりも小さいことが好ましい。
さらに、第１の寄生容量３５−１の容量値Ｃｇｄ１が、蓄積容量１６の容量値Ｃｓｃの概略１０％、または蓄積容量１６の容量値Ｃｓｃの概略１０％よりも小さくなるように、第２絶縁膜１１ｂの膜厚を設定することが好ましい。
【０１５３】
以上述べたように、第２絶縁膜１１ｂの面Ｒ１と、第２絶縁膜１１ｂの面Ｒ２の少なくとも一部を覆うように第２の中継電極５ｂを形成し、ゲート電極３０ｇと第２の中継電極５ｂとの間に配置された第２絶縁膜１１ｂを薄くすることで、本実施形態では、以下に示す優れた効果を得ることができる。
【０１５４】
（１）第２の中継電極５ｂの外縁（辺５ｂ−１、他の辺）を、走査線３ａ及び半導体層３０ａに重なる部分のゲート電極３０ｇの表面３０ｇ１と比べて、半導体層３０ａに近い側に配置することで、半導体層３０ａに対する遮光性が高められ、ＴＦＴ３０の光リーク電流を小さくすることができる。
【０１５５】
（２）寄生容量３５（第１の寄生容量３５−１）の大容量化、すなわち画像信号Ｖｄに対応する電荷を蓄積する容量（液晶容量１７、蓄積容量１６、寄生容量３５）の大容量化を図ることで、ゲートオン期間における画像信号Ｖｄに対応する電荷の蓄積量が大きくなり、ゲートオフ期間におけるＴＦＴ３０のリーク電流の影響を小さくし、画素電極１５の電位の変化を小さくすることができる。
【０１５６】
（３）−フィールドのゲートオフ期間において、ＴＦＴ３０が導通状態にならないように寄生容量３５の容量値Ｃｇｄ（第１の寄生容量３５−１の容量値Ｃｇｄ１）を設定しているので、すなわち第１の寄生容量３５−１の容量値Ｃｇｄ１が、蓄積容量１６の容量値Ｃｓｃの概略１０％、または蓄積容量１６の容量値Ｃｓｃの概略１０％よりも小さくなっているので、−フィールドのゲートオフ期間において蓄積された電荷が放電され、画素電極１５の電位が大きく変化するという不具合を抑制することができる。
【０１５７】
（４）上記（１）乃至（３）によって、ゲートオフ期間における画素電極１５の電位保持特性が高められ、高品位な表示を提供することができる。
【０１５８】
（実施形態２）
「電子機器」
図９は電子機器としての投射型表示装置（液晶プロジェクター）の構成を示す概略図である。
図９に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。
【０１５９】
偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
【０１６０】
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
【０１６１】
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
【０１６２】
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。
【０１６３】
液晶ライトバルブ１２１０，１２２０，１２３０に、上述した実施形態１の液晶装置１００を適用させることによって、高品位な表示を提供することができる。
【０１６４】
本発明は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う液晶装置１００及び該液晶装置１００を適用する電子機器もまた本発明の技術的範囲に含まれるものである。
上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
【０１６５】
（変形例１）液晶装置１００は、透過型の液晶装置に限定されず、半透過型の液晶装置や反射型の液晶装置などであっても良い。さらに、液晶装置１００に適用させることに限定されず、例えば、有機エレクトロルミネッセンス素子を有する発光装置に適用させてもよい。
【０１６６】
（変形例２）上記液晶装置１００が適用される電子機器は、実施形態２の投射型表示装置１０００に限定されない。投射型表示装置１０００の他に、投射型のＨＵＤ（ヘッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、ＰＯＳなどの情報端末機器、及び電子手帳などの電子機器に、実施形態１に係る液晶装置１００を適用させることができる。
【符号の説明】
【０１６７】
Ｒ１…ゲート電極の表面に対向する第２絶縁膜の第２の中継電極の側の面、Ｒ２…ゲート電極の側面を覆う第２絶縁膜の第２の中継電極の側の面、Ｒ３…ソース電極とＲ２との間に配置される第２絶縁膜の第２の中継電極の側の面、Ｈ１ａ…走査線及び半導体層に重なる部分の第２の中継電極５ｂの辺と基板本体との間の寸法、Ｈ２…走査線及び半導体層に重なる部分のゲート電極の表面と基板本体との間の寸法、５ｂ−１，５ｂ−１Ｌ，５ｂ−１Ｕ…第２の中継電極の外縁を構成する辺、５ｂ−１Ｓ…第２の中継電極５ｂの側面、３ａ…走査線、５ａ…第１の中継電極、５ｂ…第２の中継電極、６ａ…データ線、６ｂ…第３の中継電極、７ａ…配線、９…絶縁層、１０…素子基板、１０ａ…素子基板本体、１０ｂ…下地絶縁膜、１１ａ…第１絶縁膜、１１ｂ…第２絶縁膜、１２ａ…第３絶縁膜、１２ｂ…第４絶縁膜、１３…第５絶縁膜、１４…第６絶縁膜、１５…画素電極、１６…蓄積容量、１７…液晶容量、３０…ＴＦＴ、３０ａ…半導体層、３０ｃ…チャネル領域、３０ｄ…画素電極側ソース・ドレイン領域、３０ｓ…データ線側ソース・ドレイン領域、３０ｅ…データ線側接合領域、３０ｆ…画素電極側接合領域、３０ｇ…ゲート電極、３０ｇ１…ゲート電極の表面、３０ｇ２…ゲート電極の側面、３２…ソース電極、３３…ドレイン電極、３５…寄生容量、３５−１…第１の寄生容量、３５−２…第２の寄生容量。
【図１】
2015087689.tif 000006
【図２】
2015087689.tif 000007
【図３】
2015087689.tif 000008
【図４】
2015087689.tif 000009
【図５】
2015087689.tif 000010
【図６】
2015087689.tif 000011
【図７】
2015087689.tif 000012
【図８】
2015087689.tif 000013
【図９】
2015087689.tif 000014