(57)【要約】【課題】入出力間短絡専用の追加回路を必要としない、昇降圧スイッチングレギュレータを提供する。【解決手段】モード選択信号に基づいて昇降圧スイッチングモードに設定されたときは、昇降圧制御部は、出力電圧が設定電圧になるように昇圧又は降圧制御を行って昇降圧出力部をオン／オフする制御信号を生成し、昇降圧出力部は当該制御信号に基づいて動作する。モード選択信号に基づいてバイパスモードに設定されたときは、昇降圧制御部は、降圧スイッチと昇圧整流スイッチとを強制的にオンとし、接地端子に接続される降圧整流スイッチと昇圧スイッチとを強制的にオフとなる制御信号を生成し、これにより、入力電圧を入力端子から降圧スイッチ素子とインダクタと昇圧整流素子とを介して出力端子にバイパス出力させる。【選択図】図１
2015042125.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に入力された入力電圧を、所定の設定電圧に昇圧又は降圧変換して出力端子から出力電圧として出力する昇降圧スイッチングレギュレータにおいて、
昇降圧スイッチングレギュレータは、昇降圧スイッチングを行わずに前記出力端子に前記入力電圧をそのままバイパスして、前記昇降圧スイッチングレギュレータの消費電流を削減するバイパスモードと、昇降圧スイッチングを行う昇降圧スイッチングモードとの動作モードを有し、
前記入力端子とインダクタの入力端との間に接続される降圧スイッチと、前記インダクタの入力端と接地端子との間に接続される降圧整流スイッチと、前記インダクタの出力端と前記接地端子との間に接続される昇圧スイッチと、前記インダクタの出力端と前記出力端子との間に接続される昇圧整流スイッチと含む昇降圧出力部と、
前記出力電圧が前記設定電圧になるように昇圧又は降圧制御を行い、前記昇降圧出力部の各制御信号を生成する昇降圧制御部と、
前記昇降圧スイッチングモードと前記バイパスモードとを選択的に設定するためのモード選択信号を入力するモード選択端子とを備え、
（Ａ）前記モード選択信号に基づいて前記昇降圧スイッチングモードに設定されたときは、前記昇降圧制御部は、前記出力電圧が前記設定電圧になるように昇圧又は降圧制御を行って前記昇降圧出力部をオン／オフする制御信号を生成し、前記昇降圧出力部は当該制御信号に基づいて動作する一方、
（Ｂ）前記モード選択信号に基づいて前記バイパスモードに設定されたときは、前記昇降圧制御部は、前記降圧スイッチと前記昇圧整流スイッチとを強制的にオンとし、前記接地端子に接続される前記降圧整流スイッチと前記昇圧スイッチとを強制的にオフとなる制御信号を生成し、これにより、前記入力電圧を前記入力端子から前記降圧スイッチと前記インダクタと前記昇圧整流スイッチとを介して前記出力端子にバイパス出力させることを特徴とする昇降圧スイッチングレギュレータ。
【請求項２】
前記バイパスモードにおいて、前記昇降圧制御部は、前記昇降圧制御部の前記出力電圧を前記設定電圧に制御する回路をオフにして、前記昇降圧スイッチングレギュレータの信号又は温度の異常状態を検出し保護する回路のいずれか、もしくは全てをオンするだけの制御を行うことを特徴とする請求項１記載の昇降圧スイッチングレギュレータ。
【請求項３】
前記昇降圧スイッチングレギュレータの信号又は温度の異常状態を検出し保護する回路は、サーマルシャットダウン回路、低電圧誤動作防止回路、出力短絡検出回路、電流制限回路を含むことを特徴とする請求項２記載の昇降圧スイッチングレギュレータ。
【請求項４】
前記昇降圧スイッチングレギュレータは、
サーマルシャットダウン回路、低電圧誤動作防止回路、出力短絡検出回路の合計消費電流よりも少ない消費電流で動作する、前記出力端子に流れる負荷電流の大きさを検出する負荷検出回路をさらに備え、
前記バイパスモードにおいて、前記昇降圧制御部は、前記昇降圧制御部の前記出力電圧を前記設定電圧に制御する回路と、前記サーマルシャットダウン回路、前記低電圧誤動作防止回路、前記出力短絡検出回路の各保護機能の全てをオフにするとともに、前記負荷検出回路だけをオンにして、所定の負荷電流が流れたことを前記負荷検出回路で検知した時に、前記サーマルシャットダウン回路、前記低電圧誤動作防止回路、前記出力短絡検出回路をオンさせて、前記バイパスモードでの各保護機能を起動するように制御し、前記負荷検出回路が検知するまでは、前記負荷検出回路のみを動作させることを特徴とする請求項１〜３のうちのいずれか１つに記載の昇降圧スイッチングレギュレータ。
【請求項５】
前記昇降圧スイッチングレギュレータの起動期間中は、前記昇降圧制御部は、前記モード選択信号に係わらず強制的に前記昇降圧スイッチングモードに設定して起動し、その後、前記モード選択信号で設定されるモードに変更することを特徴とする請求項１〜４のうちのいずれか１つに記載の昇降圧スイッチングレギュレータ。
【請求項６】
前記バイパスモードにおいて前記出力端子が短絡されたときであって、出力短絡検出回路が短絡検出を行ったとき、前記降圧スイッチ素子と前記昇圧整流素子をオフさせて前記入力端子から前記出力端子までのバイパス経路を遮断して短絡電流を制限し、前記出力端子の短絡要因が解除された後に復帰できるように、前記出力端子に接続される出力容量へ充電する充電回路をさらに備え、
前記充電回路は前記バイパスモードにおいて、又は前記バイパスモードの出力短絡期間中に動作できるように制御されることを特徴とする請求項１〜５のうちのいずれか１つに記載の昇降圧スイッチングレギュレータ。
【請求項７】
前記モード選択信号が前記バイパスモードから前記昇降圧スイッチングモードに変更することを示すとき、前記昇降圧制御部は、所定期間、前記昇降圧出力部の各制御信号を前記バイパスモードを保持させて、前記昇降圧出力部を前記バイパスモードで動作させ、前記昇降圧制御部の前記出力電圧を前記設定電圧に制御する回路を前記昇降圧スイッチングモードに変更して回路の動作点に復帰させ、その後、前記昇降圧出力部の各制御信号も前記昇降圧スイッチングモードに変更して、前記昇降圧スイッチングレギュレータ全体を前記昇降圧スイッチングモードに変更することを特徴とする請求項１〜６のうちのいずれか１つに記載の昇降圧スイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧を所定の出力電圧に変換して出力する昇降圧スイッチングレギュレータに関し、特に、入力電圧を降圧し又は昇圧して所定の出力電圧を出力する昇降圧スイッチングレギュレータに関する。
【背景技術】
【０００２】
近年の電子機器では主に、充電可能な電池として二次電池が用いられており、電子機器の省電力化が常に求められている中、二次電池から効率良く電力を供給することができる昇降圧スイッチングレギュレータが広く用いられている。
【０００３】
例えば特許文献１では、二次電池を用いた電子機器の電源構成に対して、二次電池から昇降圧スイッチングレギュレータ及びボルテージレギュレータを介して負荷を接続する構成と、昇降圧スイッチングレギュレータとボルテージレギュレータのそれぞれの設定電圧を相関的に制御して、常にボルテージレギュレータの入出力電圧差を最適設定することで二次電池から負荷までの全体効率を改善する技術を開示している。
【０００４】
また、例えば特許文献２では、電子機器の使用時間を増やすために、二次電池の終止電圧が低いもの用いており、特許文献１と同じ二次電池から昇降圧スイッチングレギュレータ及びボルテージレギュレータを介して負荷を接続する構成に対して、ボルテージレギュレータの入出力電圧差に合わせて、降圧スイッチングレギュレータ、昇降圧スイッチングレギュレータを選択し、二次電池からの全体電力変換効率が最大限引き出す電源回路構成を開示している。
【０００５】
電子機器の使用時間を増やすためには、二次電池の終止電圧を下げることや、二次電池の全体電力変換効率が最大限引き出すことが重要であると同時に、電子機器の待機時の消費電流を削減することも非常に重要である。
【０００６】
また、例えば特許文献３では、降圧スイッチングレギュレータの入出力間を短絡する短絡回路を設け、軽負荷時に降圧スイッチングレギュレータの入出力間を短絡してスイッチング停止させ、自身の消費電流を下げることが可能な降圧スイッチングレギュレータを提案しており、電源から降圧スイッチングレギュレータ及びボルテージレギュレータを介して負荷を接続する構成に対して、軽負荷ときはボルテージレギュレータのみの動作に切り替えることで電子機器の待機時間の改善を図る技術を開示している。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
消費電流の比較的大きい昇降圧スイッチングレギュレータの消費電流削減は、電子機器の待機時消費電流の削減に貢献することは明白であり、昇降圧スイッチングレギュレータの入出力間を短絡する短絡回路を設けて、軽負荷時に昇降圧スイッチングレギュレータの入出力間を短絡してスイッチング停止させ、自身の消費電流を削減する技術は大いに貢献する。
【０００８】
しかし、昇降圧スイッチングレギュレータは、昇圧型や降圧型に比べ、入力電圧を定電圧化出力する出力スイッチのサイズが大きく、また数が多いため、昇降圧スイッチングレギュレータに対してこの入出力間を短絡する短絡回路を入れたとき、当前記短絡するインピーダンスの大きさによっては非常にチップサイズのインパクトが大きくなり、チップコストや電子機器への実装スペースが増加してデメリットが大きくなる問題点があった。
【０００９】
本発明の目的は上述の問題点を解決し、従来に比べ簡易な構成で消費電流を削減する昇降圧スイッチングレギュレータを提供することにある。
【課題を解決するための手段】
【００１０】
本発明にかかる昇降圧スイッチングレギュレータは、入力端子に入力された入力電圧を、所定の設定電圧に昇圧又は降圧変換して出力端子から出力電圧として出力する昇降圧スイッチングレギュレータにおいて、
昇降圧スイッチングレギュレータは、昇降圧スイッチングを行わずに前記出力端子に前記入力電圧をそのままバイパスして、前記昇降圧スイッチングレギュレータの消費電流を削減するバイパスモードと、昇降圧スイッチングを行う昇降圧スイッチングモードとの動作モードを有し、
前記入力端子とインダクタの入力端との間に接続される降圧スイッチと、前記インダクタの入力端と接地端子との間に接続される降圧整流スイッチと、前記インダクタの出力端と前記接地端子との間に接続される昇圧スイッチと、前記インダクタの出力端と前記出力端子との間に接続される昇圧整流スイッチと含む昇降圧出力部と、
前記出力電圧が前記設定電圧になるように昇圧又は降圧制御を行い、前記昇降圧出力部の各制御信号を生成する昇降圧制御部と、
前記昇降圧スイッチングモードと前記バイパスモードとを選択的に設定するためのモード選択信号を入力するモード選択端子とを備え、
（Ａ）前記モード選択信号に基づいて前記昇降圧スイッチングモードに設定されたときは、前記昇降圧制御部は、前記出力電圧が前記設定電圧になるように昇圧又は降圧制御を行って前記昇降圧出力部をオン／オフする制御信号を生成し、前記昇降圧出力部は当該制御信号に基づいて動作する一方、
（Ｂ）前記モード選択信号に基づいて前記バイパスモードに設定されたときは、前記昇降圧制御部は、前記降圧スイッチと前記昇圧整流スイッチとを強制的にオンとし、前記接地端子に接続される前記降圧整流スイッチと前記昇圧スイッチとを強制的にオフとなる制御信号を生成し、これにより、前記入力電圧を前記入力端子から前記降圧スイッチと前記インダクタと前記昇圧整流スイッチとを介して前記出力端子にバイパス出力させることを特徴とする。
【発明の効果】
【００１１】
以上説明したように、本発明にかかる昇降圧スイッチングレギュレータによれば、従来に比べ簡易な構成で消費電流を削減することができる。
本発明に係る
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態１にかかる昇降圧スイッチングレギュレータの構成例を示すブロック図である。
【図２】図１の昇降圧スイッチングレギュレータに含まれるモード制御回路の具体的な構成例を示す回路図である。
【図３Ａ】図１の昇降圧スイッチングレギュレータにおいて、モード選択端子ＢＰに入力されるモード選択信号と、出力電圧Ｖｏｕｔと、昇降圧スイッチングレギュレータ全体の消費電流の関係を示すタイミングチャートである。
【図３Ｂ】図１の昇降圧スイッチングレギュレータにおいて、モード選択端子ＢＰに入力されるモード選択信号と、出力電圧Ｖｏｕｔと、昇降圧スイッチングレギュレータ全体の消費電流Ｉｓｓと、負荷検出回路の検出信号Ｉｏｕｔｄｅｔとの関係を示すタイミングチャートである。
【図４】本発明の実施形態２にかかる昇降圧スイッチングレギュレータの起動期間中はバイパスモードへの切り替えを無効とする場合の、昇降圧スイッチングレギュレータを示すブロック図である。
【図５】図４の昇降圧スイッチングレギュレータに含まれるモード制御回路の具体的な構成例を示す回路図である。
【図６】図４の昇降圧スイッチングレギュレータにおいて、昇降圧スイッチングレギュレータの起動期間中はバイパスモードへの切り替えを無効とする場合の、モード選択端子ＢＰに入力されるモード選択信号と、出力電圧Ｖｏｕｔとの関係を示すタイミングチャートである。
【図７】本発明の実施形態３にかかる、バイパスモードで動作していて出力端子が短絡されたとき、大きな短絡電流が流れ続けないように保護を搭載する昇降圧スイッチングレギュレータを示すブロック図である。
【図８】図７の昇降圧スイッチングレギュレータに含まれる、モード制御回路の具体的な構成例を示す回路図である。
【図９】図２に示すモード制御回路に対して、バイパスモードから昇降圧スイッチングモードに変更するとき、ある一定時間はバイパスモードを保持する変形例にかかるモード制御回路の構成を示す回路図である。
【図１０】モード選択端子ＢＰに入力されるモード選択信号と、出力電圧Ｖｏｕｔと、昇降圧スイッチングレギュレータ全体の消費電流Ｉｓｓと、図９に示す変形例にかかるモード制御回路で作られる遅延制御信号との関係を示すタイミングチャートである。
【発明を実施するための形態】
【００１３】
以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。
【００１４】
実施形態１．
図１は、本発明の実施形態１における昇降圧スイッチングレギュレータ１１の構成例を示すブロック図である。
【００１５】
図１において、昇降圧スイッチングレギュレータ１１は、インダクタＬ、入力平滑コンデンサＣｉｎ、及び出力平滑コンデンサ（出力容量）Ｃｏｕｔを使用して入力端子３１に入力される入力電圧Ｖｉｎを所定の設定電圧に昇圧又は降圧変換する。そして、昇降圧スイッチングレギュレータ１１は、出力電圧Ｖｏｕｔとして出力端子３２から負荷Ｒに供給する。ここで、昇降圧スイッチングレギュレータ１１は、昇降圧出力部１２と、昇降圧制御部１３と、チップイネーブル端子ＣＥと、昇降圧スイッチングモードとバイパスモードとを選択するため外部回路から入力されるモード選択信号を入力するモード選択端子ＢＰとを備えて構成される。すなわち、図１の昇降圧スイッチングレギュレータ１１は、昇降圧スイッチングを行う昇降圧スイッチングモードと、インダクタＬを介して入力電圧をバイパスさせるバイパスモードとの２つの動作モードを有する。
【００１６】
昇降圧出力部１２は、入力端子３１とインダクタＬの入力端子ＢＵＬＸとの間に接続される降圧スイッチＢＵＰＤＲＶと、インダクタＬの入力端子ＢＵＬＸと接地端子３３との間に接続される降圧整流スイッチＢＵＮＤＲＶとを備える。また、昇降圧出力部１２はさらに、インダクタＬの出力端子ＢＯＬＸと接地端子３３との間に接続される昇圧スイッチＢＯＮＤＲＶと、インダクタＬの出力端子ＢＯＬＸと出力端子３２との間に接続される昇圧整流スイッチＢＯＰＤＲＶとを備えて構成される。ここで、降圧スイッチＢＵＰＤＲＶ及び昇圧整流スイッチＢＯＰＤＲＶはＰチャネルＭＯＳ電界効果トランジスタ（以下、ＭＯＳ電界効果トランジスタをＭＯＳトランジスタという。）で構成される。降圧整流スイッチＢＵＮＤＲＶ及び昇圧スイッチＢＯＮＤＲＶはＮチャネルＭＯＳトランジスタで構成される。
【００１７】
昇降圧制御部１３は、出力電圧Ｖｏｕｔを所定の設定電圧に制御する出力電圧制御回路１４と、昇降圧スイッチングモードとバイパスモードとを選択的に選択して制御するモード制御回路１５とを備える。昇降圧制御部１３は、降圧スイッチＢＵＰＤＲＶの制御信号ＢＵＰＨＳと降圧整流スイッチＢＵＮＤＲＶの制御信号ＢＵＮＬＳを生成する降圧プリバッファ回路１６を備える。昇降圧制御部１３はさらに、昇圧スイッチＢＯＮＤＲＶの制御信号ＢＯＮＬＳと昇圧整流スイッチＢＯＰＤＲＶの制御信号ＢＯＰＨＳを生成する昇圧プリバッファ回路１７とを備えて構成される。
【００１８】
出力電圧制御回路１４は、チップイネーブル端子ＣＥに入力されるチップイネーブル信号と、モード選択端子ＢＰに入力されるモード選択信号と、検出された出力電圧Ｖｏｕｔに基づいて以下の信号を生成する。出力電圧制御回路１４は、降圧モードでの出力電圧制御入力信号ＢＵＰＳＥＴＩＮと昇圧モードでの出力電圧制御入力信号ＢＯＮＳＥＴＩＮを生成してモード制御回路１５に出力する。モード制御回路１５は、モード選択信号に基づき、これらの信号を、降圧モードでの出力電圧制御出力信号ＢＵＰＳＥＴＯＵＴと昇圧モードでの出力電圧制御出力信号ＢＯＮＳＥＴＯＵＴに変換して出力する。降圧モードでの出力電圧制御出力信号ＢＵＰＳＥＴＯＵＴは降圧プリバッファ回路１６に出力され、昇圧モードでの出力電圧制御出力信号ＢＯＮＳＥＴＯＵＴは昇圧プリバッファ回路１７に出力される。これにより、降圧プリバッファ回路１６及び昇圧プリバッファ回路１７は昇降圧出力部１２の動作の制御を行う。
【００１９】
表１は、図１の昇降圧スイッチングレギュレータ１１において、降圧モードでの出力電圧制御出力信号ＢＵＰＳＥＴＯＵＴと、昇降圧出力部１２の各スイッチのオン／オフ設定の真理値表を示す表である。また、表２は、図１の昇降圧スイッチングレギュレータ１１において、昇圧モードでの出力電圧制御出力信号ＢＯＮＳＥＴＯＵＴと、昇降圧出力部１２の各スイッチのオン／オフ設定の真理値表を示す表である。本実施形態において、Ｈはハイレベルを示し、Ｌはローレベルを示す。
【００２０】
【表１】
2015042125.tif 000003
【００２１】
【表２】
2015042125.tif 000004
【００２２】
スタンバイ時（ＣＥ＝Ｌ）は、降圧スイッチＢＵＰＤＲＶと昇圧整流スイッチＢＯＰＤＲＶがオフの状態となり、降圧整流スイッチＢＵＮＤＲＶと昇圧スイッチＢＯＮＤＲＶがオンの状態となり、入力端子３１からインダクタＬを経て出力端子３２への経路が遮断されるように制御される。
【００２３】
図２は、図１のモード制御回路１５の構成例を示す回路図である。図２において、モード制御回路１５は２つのセレクタ２１，２２を備えて構成される。
【００２４】
モード選択端子ＢＰ＝Ｌ（昇降圧スイッチングモード）であるときは、出力電圧制御回路１４で生成された制御信号ＢＵＰＳＥＴＩＮとＢＯＮＳＥＴＩＮを、そのまま制御信号ＢＵＰＳＥＴＯＵＴとＢＯＮＳＥＴＯＵＴとしてスルー出力する。これにより、昇降圧出力部１２の昇降圧制御を行う。
【００２５】
モード選択端子ＢＰ＝Ｈ（バイパスモード）のとき、強制的に降圧スイッチＢＵＰＤＲＶと昇圧整流スイッチＢＯＰＤＲＶがオン、降圧整流スイッチＢＵＮＤＲＶと昇圧スイッチＢＯＮＤＲＶがオフの状態となるように制御信号ＢＵＰＳＥＴＯＵＴとＢＯＮＳＥＴＯＵＴを生成する。これにより、入力端子３１からインダクタＬを経て出力端子３２へのバイパス経路を開通するバイパス出力の制御を行う。
【００２６】
図３Ａは、図１の昇降圧スイッチングレギュレータ１１において、モード選択端子ＢＰに入力されるモード選択信号と、出力電圧Ｖｏｕｔと、昇降圧スイッチングレギュレータ全体の消費電流Ｉｓｓの関係を示すタイミングチャートである。
【００２７】
モード選択端子ＢＰに入力されるモード選択信号は出力電圧制御回路１４へも入力され、バイパスモード（ＢＰ＝Ｈ）が選択されたとき、例えば、出力電圧制御回路１４内の出力電圧Ｖｏｕｔを設定電圧Ｖｓｅｔに制御する複数の回路をオフにする。また、サーマルシャットダウン回路、低電圧誤動作防止回路（以下、ＵＶＬＯ回路という。）、出力短絡検出回路、電流制限回路（当該昇降圧スイッチングレギュレータの信号又は温度の異常状態を検出して保護する回路）の各保護機能のいずれか、又は全てをオンするだけに制御して、図３Ａに示すように、昇降圧スイッチングレギュレータ１１全体の消費電流Ｉｓｓを削減している。
【００２８】
また、サーマルシャットダウン回路、ＵＶＬＯ回路、出力短絡検出回路の合計消費電流よりも少ない消費電流で動作する、出力端子３２に流れる負荷電流の大きさを検出する負荷検出回路１４Ａを出力電圧制御回路１４に備える。これにより、昇降圧スイッチングレギュレータ１１のバイパスモード時の消費電流を更に抑制することができる。
【００２９】
図３Ｂは、モード選択端子ＢＰに入力されるモード選択信号と、出力電圧Ｖｏｕｔと、昇降圧スイッチングレギュレータ全体の消費電流Ｉｓｓと、負荷検出回路１４Ａの検出信号Ｉｏｕｔｄｅｔとの関係を示すタイミングチャートである。
【００３０】
図３Ｂに示すように、バイパスモードＢＰ＝Ｈが選択されたとき、負荷検出回路１４Ａが検出するまでは、負荷検出回路１４Ａのみ動作して超低消費化を実現しある程度の大きさの負荷電流が流れたことを負荷検出回路１４Ａで検知するとき以下のごとく制御する。すなわち、サーマルシャットダウン回路、ＵＶＬＯ回路、出力短絡検出回路をオンさせて、各保護機能を起こすように制御する。
【００３１】
実施形態２．
図４は、本発明の実施形態２にかかる昇降圧スイッチングレギュレータ４１であって、昇降圧スイッチングレギュレータの起動期間中はバイパスモードへの切り替えを無効とする場合の、昇降圧スイッチングレギュレータ４１の構成例を示すブロック図である。実施形態２にかかる昇降圧スイッチングレギュレータ４１は、図１の昇降圧スイッチングレギュレータ１１に比較して以下の点が異なる。
（１）出力電圧制御回路１４は、昇降圧スイッチングレギュレータ４１のソフトスタートの完了時を示すソフトスタート信号ＳＳを発生するソフトスタート制御回路１４ａをさらに備えたこと。以下、相違点について説明する。
【００３２】
図４において、ソフトスタート制御回路１４ａは、昇降圧スイッチングレギュレータのソフトスタートが完了するとき“Ｌ”レベルから“Ｈ”レベルへと変化するソフトスタート信号ＳＳをも制御回路４５に出力する。
【００３３】
図５は図４の昇降圧スイッチングレギュレータに含まれるモード制御回路４５の具体的な構成例を示す回路図である。図５において、モード制御回路４５は、モード選択信号ＢＰ及びソフトウェアスタート信号ＳＳを入力するナンドゲート２３と、その出力信号を反転するインバータ２４と、インバータ２４からの出力信号に基づいて制御信号の選択を行うセレクタ２１，２２とを備えて構成される。昇降圧スイッチングレギュレータ４５の起動期間中は、バイパスモードへの切り替えを無効とする、ソフトスタート信号ＳＳがモード制御回路４５に入力される。ここで、バイパスモードは、制御信号ＢＵＰＳＥＴＩＮをそのままＢＵＰＳＥＴＯＵＴとして出力しかつ制御信号ＢＯＮＳＥＴＩＮをそのままＢＯＮＳＥＴＯＵＴとして出力する動作モードである。切り替えの無効時において、入力電圧Ｖｉｎを有する制御信号ＢＵＰＳＥＴＯＵＴ及びＬレベルの制御信号ＢＯＮＳＥＴＯＵＴを出力する。ここで、昇降圧スイッチングレギュレータ４５の起動期間中はソフトスタート信号ＳＳ＝Ｌとなっており、モード選択端子ＢＰに入力されるモード選択信号の設定状態に係わらず、昇降圧スイッチングモードで制御される。ソフトスタートが完了した起動後に、モード選択信号の設定状態に合わせて、昇降圧スイッチングレギュレータ４１のモード選択が行えるようになる。
【００３４】
図６は図４の昇降圧スイッチングレギュレータにおいて、昇降圧スイッチングレギュレータの起動期間中はバイパスモードへの切り替えを無効とする場合の、モード選択端子ＢＰに入力されるモード選択信号と、出力電圧Ｖｏｕｔとの関係を示すタイミングチャートである。図６において、Ｖｏｕｔ＿ｓｅｔは出力電圧Ｖｏｕｔの設定電圧である。
【００３５】
以上説明したように、本実施形態によれば、ソフトスタート信号ＳＳを用いることで、図６に示すように出力電圧Ｖｏｕｔを緩やかに昇圧させることにより、昇降圧スイッチングレギュレータ４１の起動時の突入電流を抑制することも可能である。
【００３６】
ここでは、昇降圧スイッチングレギュレータ４１のソフトスタート機能を使って起動時の突入電流を抑制する例を開示した。本発明はこれに限らず、バイパスモードでの起動として、降圧スイッチＢＵＰＤＲＶ又は昇圧整流スイッチＢＯＰＤＲＶにおけるオフからオンへのスルーレートを調整することで、起動時の突入電流を抑制してもよい。
【００３７】
実施形態３．
図７は本発明の実施形態３にかかる、バイパスモードで動作していて出力端子が短絡されたとき、大きな短絡電流が流れ続けないように保護を搭載する昇降圧スイッチングレギュレータ７１を示すブロック図である。実施形態３の昇降圧スイッチングレギュレータ７１は、図４の昇降圧スイッチングレギュレータ４１に比較して以下の点が異なる。
（１）出力電圧制御回路１４はさらに、出力電圧Ｖｏｕｔが短絡したことを検知して“Ｈ”レベルを出力し、解除ときは“Ｌ”レベルを出力する出力短絡検出信号ＳＨＤＥＴを生成してモード制御回路７５に出力する出力短絡検出回路１４ｂを備えたこと。
（２）モード制御回路４５に代えて、図８のモード制御回路７５を備えたこと。
【００３８】
図８は図７の昇降圧スイッチングレギュレータ７１に含まれる、モード制御回路７５の具体的な構成例を示す回路図である。モード制御回路７５は図５のモード制御回路４５の構成に加えて、出力短絡検出信号ＳＨＤＥＴを入力するインバータ２７，２８と、出力端子３２の短絡要因が解除された後に復帰できるように、出力端子３２に接続される出力平滑コンデンサＣｏｕｔへ充電する充電回路８１とを備える。ここで、充電回路８１は、ナンドゲート２９と、レベルシフタ３０と、ＭＯＳトランジスタＱ１，Ｑ２と、抵抗Ｒ１とを備えて構成される。なお、レベルシフタ３０はＭＯＳトランジスタＱ１のゲート電圧を、入力電圧Ｖｉｎのレベルから出力電圧Ｖｏｕｔのレベルに昇圧してＭＯＳトランジスタＱ２のゲート電圧に印加するために設けられる。また、抵抗Ｒ１の抵抗値に応じて充電電流値を調整することができる。
【００３９】
図７において、出力端子３２が短絡されて出力短絡検出信号ＳＨＤＥＴ＝Ｌとなったとき、降圧スイッチＢＵＰＤＲＶと昇圧整流スイッチＢＯＰＤＲＶがオフの状態となり、降圧整流スイッチＢＵＮＤＲＶと昇圧スイッチＢＯＮＤＲＶがオンの状態となる。そして、入力端子３１からインダクタＬを経て出力端子３２への経路が遮断されるように制御される。また、充電回路８１は、バイパスモードで出力短絡検出の期間中（出力短絡検出信号ＳＨＤＥＴ＝Ｈ）のとき、ＭＯＳトランジスタＱ１，Ｑ２をオンして、入力端子３１から出力端子３２へ充電電流を流せる経路を形成する。ここで、昇降圧スイッチングレギュレータ７１の全体チップサイズが大きくなりすぎないように、かつ大きな短絡電流が流れ続けないように、充電回路８１を構成するＭＯＳトランジスタＱ１，Ｑ２と抵抗Ｒ１のサイズを調整する。
【００４０】
本実施形態では、バイパスモードで出力短絡期間中に充電回路８１が動作する例を開示した。本発明はこれに限らず、バイパスモード中の出力短絡していないとき、すなわちＳＨＤＥＴ＝Ｌのときも、入力端子３１から出力端子３２へ経路を形成するようにしてもよい。
【００４１】
変形例．
図９は図２に示すモード制御回路に対して、バイパスモードから昇降圧スイッチングモードに変更するとき、ある一定時間はバイパスモードを保持する変形例にかかるモード制御回路４５Ａの構成を示す回路図である。図９のモード制御回路４５Ａは、図５のモード制御回路４５に比較して以下の点が異なる。
（１）ナンドゲート２３に代えてノアゲート２６を備えたこと。
（２）ノアゲート２６の一方の入力端子に遅延回路２５を挿入したこと。
【００４２】
バイパスモードから昇降圧スイッチングモードに変更するとき、出力電圧制御回路１４が昇降圧スイッチングモードの各動作点になるまでは、昇降圧制御部１３に間違った昇降圧制御信号が入力される恐れがある。その制御信号の結果、昇降圧出力部１２の各スイッチのオン／オフ組み合わせによっては、接地端子３３へ接続される降圧整流スイッチＢＵＮＤＲＶ、又は昇圧スイッチＢＯＮＤＲＶによって出力平滑コンデンサＣｏｕｔの電荷を引き抜き、出力電圧Ｖｏｕｔに歪を与えることになる。
【００４３】
図９に示すモード制御回路４５Ａでは、遅延回路２５によってある一定時間、昇降圧出力部１２の各スイッチＢＵＰＤＲＶ，ＢＵＮＤＲＶ，ＢＯＮＤＲＶ，ＢＯＰＤＲＶの各制御信号ＢＵＰＨＳ，ＢＵＮＬＳ，ＢＯＮＬＳ，ＢＯＰＨＳはバイパスモードを保持させるように設定される。その間に、出力電圧制御回路１４を昇降圧スイッチングモードの各動作点に復帰させる。そして、遅延回路２５で決定される遅延時間後、昇降圧出力部１２の各スイッチＢＵＰＤＲＶ，ＢＵＮＤＲＶ，ＢＯＮＤＲＶ，ＢＯＰＤＲＶの各制御信号ＢＵＰＨＳ，ＢＵＮＬＳ，ＢＯＮＬＳ，ＢＯＰＨＳを降圧スイッチングモードの制御信号に変える。
【００４４】
図１０はモード選択端子ＢＰに入力されるモード選択信号と、出力電圧Ｖｏｕｔと、昇降圧スイッチングレギュレータ全体の消費電流Ｉｓｓと、図９に示す変形例にかかるモード制御回路で作られる遅延制御信号との関係を示すタイミングチャートである。当前記変形例のごとく制御することで、バイパスモードから昇降圧スイッチングモードに変更するときの、昇降圧スイッチングレギュレータ４１自身の出力スイッチによる出力電圧歪を抑えることができる。
【００４５】
以上説明したように本発明にかかる実施形態によれば、チップサイズにインパクトを与えるような入出力間短絡専用の追加回路なしに、昇降圧スイッチングレギュレータの昇圧又は降圧された出力電圧を出力する出力スイッチのみで構成できる。また、入出力間を短絡してスイッチング停止させて自身の消費電流を削減可能な昇降圧スイッチングレギュレータを提供することができ、電子機器の待機時消費電流の削減に貢献できる。
【００４６】
また、本発明にかかる実施形態によれば、昇降圧スイッチングレギュレータのソフトスタート機能を使って起動時の突入電流を抑制することや、バイパスモード時の出力短絡保護と短絡解除からの復帰動作もできる。これにより、電子機器の保護機能も兼ね備えた、入出力間を短絡してスイッチング停止させて自身の消費電流を削減可能な昇降圧スイッチングレギュレータを提供することができる。
【００４７】
以上の説明では、本発明の各実施形態を昇降圧スイッチングレギュレータに適用した例を説明した。本発明はそれに限定されるものではなく、降圧型昇降圧スイッチングレギュレータや、昇圧型昇降圧スイッチングレギュレータや、整流素子にトランジスタの変わりにダイオードを使用した非同期整流方式昇降圧スイッチングレギュレータにも適用できる。
【符号の説明】
【００４８】
１１，４１，７１…昇降圧スイッチングレギュレータ、
１２…昇降圧出力部、
１３…昇降圧制御部、
１４…出力電圧制御回路、
１４Ａ…負荷検出回路、
１４ａ…ソフトスタート制御回路、
１４ｂ…出力短絡検出回路、
１５，４５，４５Ａ，７５…モード制御回路、
１６…降圧プリバッファ回路、
１７…昇圧プリバッファ回路、
２１，２２…セレクタ、
２３…ナンドゲート、
２４…インバータ、
２５…遅延回路、
２６…ノアゲート、
２７，２８…インバータ、
２９…ナンドゲート、
３０…レベルシフタ、
３１…入力端子、
３２…出力端子、
３３…接地端子、
８１…充電回路、
ＣＥ…チップイネーブル端子、
ＢＰ…モード選択端子、
ＢＵＬＸ…インダクタＬの入力端子、
ＢＯＬＸ…インダクタＬの出力端子、
ＢＵＰＤＲＶ…降圧スイッチ、
ＢＵＮＤＲＶ…降圧整流スイッチ、
ＢＯＮＤＲＶ…昇圧スイッチ、
ＢＯＰＤＲＶ…昇圧整流スイッチ、
Ｌ…インダクタ、
Ｃｉｎ…入力平滑コンデンサ、
Ｃｏｕｔ…出力平滑コンデンサ、
Ｑ１，Ｑ２…ＭＯＳトランジスタ、
Ｒ…負荷、
Ｒ１…抵抗。
【先行技術文献】
【特許文献】
【００４９】
【特許文献１】特開２０１３−０５９１８６号公報
【特許文献２】特開２００８−１５７８３７号公報
【特許文献３】特開平５−０３８１３８公報
【図１】
2015042125.tif 000005
【図２】
2015042125.tif 000006
【図３Ａ】
2015042125.tif 000007
【図３Ｂ】
2015042125.tif 000008
【図４】
2015042125.tif 000009
【図５】
2015042125.tif 000010
【図６】
2015042125.tif 000011
【図７】
2015042125.tif 000012
【図８】
2015042125.tif 000013
【図９】
2015042125.tif 000014
【図１０】
2015042125.tif 000015