(57)【要約】【課題】所望の領域に自己組織化技術を利用してパターンを形成するとともに、コストを削減する。【解決手段】本実施形態によれば、パターン形成方法は、被加工膜上にハードマスクを形成し、前記ハードマスク上に、第１凹部及び第２凹部を含む凹凸パターンを有するガイドを形成し、前記第１凹部を覆い、前記第２凹部を覆わないマスク材を形成し、前記マスク材及び前記ガイドをマスクとして前記ハードマスクを加工し、前記マスク材を剥離し、前記第１凹部及び前記第２凹部に自己組織化材料を塗布し、前記自己組織化材料を相分離させ、第１ポリマー部及び第２ポリマー部を含む自己組織化パターンを形成し、前記第１ポリマー部を除去し、前記第２ポリマー部及び前記ガイドをマスクとして前記ハードマスクを加工し、前記ハードマスクをマスクとして前記被加工膜を加工する。【選択図】図１
2015005662.tif 000002
【特許請求の範囲】
【請求項１】
被加工膜上にハードマスクを形成し、
前記ハードマスク上に、第１凹部及び第２凹部を含む凹凸パターンを有するガイドを形成し、
前記第１凹部を覆い、前記第２凹部を覆わないマスク材を形成し、
前記マスク材及び前記ガイドをマスクとして前記ハードマスクを加工し、
前記マスク材を剥離し、
前記第１凹部及び前記第２凹部に自己組織化材料を塗布し、
前記自己組織化材料を相分離させ、第１ポリマー部及び第２ポリマー部を含む自己組織化パターンを形成し、
前記第１ポリマー部を除去し、
前記第２ポリマー部及び前記ガイドをマスクとして前記ハードマスクを加工し、
前記ハードマスクをマスクとして前記被加工膜を加工し、
前記ガイドは、３層マスク材プロセスの下層膜及び中間膜を有し、前記第１凹部が複数設けられたセル領域と、前記第２凹部が複数設けられた周辺回路領域とを備え、複数の前記第１凹部は略同一の形状を有し、複数の第２凹部は、形状の異なる複数種類のパターンを含むことを特徴とするパターン形成方法。
【請求項２】
被加工膜上にハードマスクを形成し、
前記ハードマスク上に、第１凹部及び第２凹部を含む凹凸パターンを有するガイドを形成し、
前記第１凹部を覆い、前記第２凹部を覆わないマスク材を形成し、
前記マスク材及び前記ガイドをマスクとして前記ハードマスクを加工し、
前記マスク材を剥離し、
前記第１凹部及び前記第２凹部に自己組織化材料を塗布し、
前記自己組織化材料を相分離させ、第１ポリマー部及び第２ポリマー部を含む自己組織化パターンを形成し、
前記第１ポリマー部を除去し、
前記第２ポリマー部及び前記ガイドをマスクとして前記ハードマスクを加工し、
前記ハードマスクをマスクとして前記被加工膜を加工することを特徴とするパターン形成方法。
【請求項３】
前記ガイドは、３層マスク材プロセスの下層膜及び中間膜を有することを特徴とする請求項２に記載のパターン形成方法。
【請求項４】
前記ガイドは、有機溶媒に対する不溶化処理が施されたレジスト材料で形成されることを特徴とする請求項２に記載のパターン形成方法。
【請求項５】
前記ガイドは、前記第１凹部が複数設けられたセル領域と、前記第２凹部が複数設けられた周辺回路領域とを備え、
複数の前記第１凹部は略同一の形状を有し、
複数の第２凹部は、形状の異なる複数種類のパターンを含むことを特徴とする請求項２乃至４のいずれかに記載のパターン形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、パターン形成方法に関する。
【背景技術】
【０００２】
半導体素子の製造工程中のリソグラフィ技術として、ＡｒＦ液浸露光によるダブルパターニング技術、ＥＵＶリソグラフィ、ナノインプリント等が知られている。従来のリソグラフィ技術は、パターンの微細化に伴い、コストの増加、スループットの低下など、様々な問題を含んでいた。
【０００３】
このような状況下で、リソグラフィ技術への誘導自己組織化（DSA: Directed Self-assembly）の適用が期待されている。自己組織化は、エネルギー安定化という自発的な挙動によって発生することから、寸法精度の高いパターンを形成できる。特に、ブロックコポリマーのミクロ相分離を利用する技術は、簡便な塗布とアニールプロセスで、数〜数百ｎｍの種々の形状の周期構造を形成できる。ブロックコポリマーのブロックの組成比によって球状（スフィア）、柱状（シリンダー）、層状（ラメラ）等に形態を変え、分子量によってサイズを変えることにより、様々な寸法のドットパターン、ホール又はピラーパターン、ラインパターン等を形成することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−２１５０５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、所望の領域に自己組織化技術を利用してパターンを形成するとともに、コストを削減することができるパターン形成方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本実施形態によれば、パターン形成方法は、被加工膜上にハードマスクを形成し、前記ハードマスク上に、第１凹部及び第２凹部を含む凹凸パターンを有するガイドを形成し、前記第１凹部を覆い、前記第２凹部を覆わないマスク材を形成し、前記マスク材及び前記ガイドをマスクとして前記ハードマスクを加工し、前記マスク材を剥離し、前記第１凹部及び前記第２凹部に自己組織化材料を塗布し、前記自己組織化材料を相分離させ、第１ポリマー部及び第２ポリマー部を含む自己組織化パターンを形成し、前記第１ポリマー部を除去し、前記第２ポリマー部及び前記ガイドをマスクとして前記ハードマスクを加工し、前記ハードマスクをマスクとして前記被加工膜を加工する。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態によるパターン形成方法を説明する工程断面図である。
【図２】第１の実施形態によるパターン形成方法を説明する工程断面図である。
【図３】第１の実施形態によるパターン形成方法を説明する工程断面図である。
【図４】第１の実施形態によるパターン形成方法を説明する工程断面図である。
【図５】第２の実施形態によるパターン形成方法を説明する工程断面図である。
【図６】第２の実施形態によるパターン形成方法を説明する工程断面図である。
【図７】第２の実施形態によるパターン形成方法を説明する工程断面図である。
【図８】第２の実施形態によるパターン形成方法を説明する工程断面図である。
【発明を実施するための形態】
【０００８】
以下、本発明の実施の形態を図面に基づいて説明する。
【０００９】
（第１の実施形態）本発明の第１の実施形態によるパターン形成方法を、図１〜図４に示す工程断面図を用いて説明する。
【００１０】
まず、図１（ａ）に示すように、基板１００上にシリコン酸化膜１０２、カーボン膜１０４、シリコン酸化膜１０６、ＳＯＣ（Spin-On-Carbon、塗布型カーボン）膜１０８、及びＳＯＧ（Spin-On-Glass、塗布型ガラス）膜１１０を順に形成する。
【００１１】
基板１００は例えばシリコン基板である。シリコン酸化膜１０２は、例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate）を原料としてＣＶＤ（化学気相成長）法により形成され、膜厚は１５０ｎｍ程度である。
【００１２】
カーボン膜１０４は、例えばＣＶＤ法により形成され、膜厚は２００ｎｍ程度である。シリコン酸化膜１０６は、例えばＣＶＤ法により形成され、膜厚は３０ｎｍ程度である。
【００１３】
また、例えば、ＳＯＣ膜１０８の膜厚は１００ｎｍ程度であり、ＳＯＧ膜１１０の膜厚は３５ｎｍ程度である。
【００１４】
本実施形態では、後述するように、シリコン酸化膜１０６が、カーボン膜１０４エッチング用のハードマスクとなる。また、加工されたカーボン膜１０４が、シリコン酸化膜１０２をエッチングする際のマスクとして使用される。
【００１５】
次に、図１（ｂ）に示すように、公知のリソグラフィ処理を用いて、ＳＯＧ膜１１０及びＳＯＣ膜１０８を加工し、セル領域Ｒ１にホールパターン（第１凹部）１２０を形成し、周辺回路領域Ｒ２にホールパターン（第２凹部）１２２を形成する。
【００１６】
例えば、セル領域Ｒ１は、寸法・形状が同じ単一パターンが繰り返し形成される領域である。
【００１７】
また、例えば、周辺回路領域Ｒ２は、寸法や形状の異なる様々なパターンが形成される領域である。周辺回路領域Ｒ２は、セル領域Ｒ１とは寸法・形状の異なるパターンが形成されてもよいし、寸法・形状が同じパターンが形成されてもよい。ホールパターン１２２は、周辺回路領域Ｒ２に形成されるパターンに対応した（周辺回路領域Ｒ２に形成されるパターンと同一の）形状のパターンである。
【００１８】
ホールパターン１２０及び１２２が形成されたＳＯＧ膜１１０及びＳＯＣ膜１０８は、後の工程で形成されるブロックコポリマーがミクロ相分離する際の物理ガイド層としての機能を有する。言い換えれば、３層レジストプロセスの下層膜及び中間膜が、凹凸パターンを有する物理ガイドに加工される。
【００１９】
次に、図１（ｃ）に示すように、リソグラフィ処理により、セル領域Ｒ１を覆い、周辺回路領域Ｒ２を露出するレジスト（マスク材）１１２を形成する。ホールパターン１２０はレジスト１１２に覆われ、ホールパターン１２２はレジスト１１２に覆われない。ここでのリソグラフィ処理には高い解像度が必要とされず、例えばｉ線露光機で露光処理を行うことができる。
【００２０】
次に、図２（ａ）に示すように、物理ガイド（露出しているＳＯＧ膜１１０及びＳＯＣ膜１０８）及びレジスト１１２をマスクとして、ドライエッチングにより、周辺回路領域Ｒ２のシリコン酸化膜１０６を加工する。これにより、ホールパターン１２２が形成された領域におけるシリコン酸化膜１０６が除去され、カーボン膜１０４の表面が露出される。
【００２１】
次に、図２（ｂ）に示すように、公知の方法を用いてレジスト１１２を剥離する。
【００２２】
次に、図２（ｃ）に示すように、ブロックコポリマー１１４を塗布する。例えば、ポリスチレン（ＰＳ）とポリメチルメタクリレート（ＰＭＭＡ）のブロック共重合体（ＰＳ−ｂ−ＰＭＭＡ）を含有するポリエチレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）溶液を回転塗布する。これにより、ブロックコポリマー１１４がホールパターン１２０及び１２２内に埋め込まれる。
【００２３】
なお、ここで用いられるブロックコポリマー１１４は、セル領域Ｒ１のデザインに適合するような組成となっている。
【００２４】
次に、図３（ａ）に示すように、熱アニールを行い、ブロックコポリマー１１４をミクロ相分離させ、第１セグメントを含む第１ポリマー部１１６ａと、第２セグメントを含む第２ポリマー部１１６ｂとを含む自己組織化パターン１１６が形成される。例えば、ＰＭＭＡを含む第１ポリマー部１１６ａが中心部に形成され、ＰＳを含む第２ポリマー部１１６ｂが第１ポリマー部１１６ａの周囲及び下部に形成される。例えば、直径７０ｎｍのホールパターン１２０の中心部に、直径２５ｎｍのシリンダ形状の第１ポリマー部１１６ａが形成される。
【００２５】
セル領域Ｒ１ではシリコン酸化膜１０６上に自己組織化パターン１１６が形成され、周辺回路領域Ｒ２ではカーボン膜１０４上に自己組織化パターン１１６が形成される。
【００２６】
図３（ａ）では、周辺回路領域Ｒ２においても、セル領域Ｒ１と同様に、第１ポリマー部１１６ａが中心部に形成され、第２ポリマー部１１６ｂが第１ポリマー部１１６ａの周囲及び下部に形成されている。しかし、ブロックコポリマー１１４は、セル領域Ｒ１のデザインに適合する組成となっているため、ホールパターン１２２内では、図３（ａ）に示すような相分離が起きない場合もある。例えば、ホールパターン１２２内では、第１ポリマー部１１６ａと第２ポリマー部１１６ｂとが複雑に混ざり合ったパターンとなり得る。
【００２７】
次に、図３（ｂ）に示すように、ウェット現像処理を行い、第２ポリマー部１１６ｂを残存させ、第１ポリマー部１１６ａを選択的に除去する。
【００２８】
次に、図３（ｃ）に示すように、ドライエッチング処理を行い、第２ポリマー部１１６ｂの一部を除去する。これにより、セル領域Ｒ１では、第１ポリマー部１１６ａの下方部分に相当するシリコン酸化膜１０６の表面が露出する。また、周辺回路領域Ｒ２では、第１ポリマー部１１６ａの下方部分に相当するカーボン膜１０４の表面が露出する。
【００２９】
次に、４（ａ）に示すように、物理ガイド（ＳＯＧ膜１１０及びＳＯＣ膜１０８）及び第１ポリマー部１１６ｂをマスクとして、ドライエッチングにより、シリコン酸化膜１０６を加工する。シリコン酸化膜１０６の加工に伴い、ＳＯＧ膜１１０は除去される。セル領域Ｒ１では、第１ポリマー部１１６ａのパターン形状が、シリコン酸化膜１０６に転写される。なお、周辺回路領域Ｒ２のホールパターン１２２においては、図２（ａ）に示す工程において、既にシリコン酸化膜１０６が除去されている。
【００３０】
次に、図４（ｂ）に示すように、シリコン酸化膜１０６をマスクとして、ドライエッチングにより、カーボン膜１０４を加工する。カーボン膜１０４の加工に伴い、ＳＯＣ膜１０８及び第２ポリマー部１１６ｂは除去される。セル領域Ｒ１では、カーボン膜１０４に、第１ポリマー部１１６ａに対応する微細なパターン形状が転写される。また、周辺回路領域Ｒ２では、カーボン膜１０４に、ホールパターン１２２に対応するパターン形状が転写される。
【００３１】
次に、図４（ｃ）に示すように、カーボン膜１０４をマスクとして、ドライエッチングにより、シリコン酸化膜１０２を加工する。シリコン酸化膜１０２の加工に伴い、シリコン酸化膜１０６は除去される。セル領域Ｒ１では、シリコン酸化膜１０２に、第１ポリマー部１１６ａに対応する微細なパターン形状が転写される。また、周辺回路領域Ｒ２では、シリコン酸化膜１０２に、ホールパターン１２２に対応するパターン形状が転写され、自己組織化パターン１１６は転写されない。その後、灰化処理によりカーボン膜１０４を除去する。
【００３２】
このように、本実施形態によれば、セル領域Ｒ１のみに自己組織化パターン１１６を転写することができる。また、レジスト１１２形成時の露光処理では高い解像度が必要とされず、ＬＥＬＥ（Litho-Etch-Litho-Etch）スキームと比較してコストを削減できる。従って、本実施形態に係るパターン形成方法によれば、所望の領域に自己組織化技術を利用してパターンを形成するとともに、コストを削減することができる。
【００３３】
上記第１の実施形態において、シリコン酸化膜１０６の代わりにアモルファスシリコン膜を形成してもよい。
【００３４】
上記第１の実施形態では、ウェット現像処理により第１ポリマー部１１６ａを選択的に除去（図３（ｂ）参照）した後に、ドライエッチング処理により第２ポリマー部１１６ｂの一部を除去（図３（ｃ）参照）していたが、第１ポリマー部１１６ａ及び第２ポリマー部１１６ｂの一部の除去をドライエッチング処理により一括して行ってもよい。
【００３５】
（第２の実施形態）本発明の第２の実施形態によるパターン形成方法を、図５〜図８に示す工程断面図を用いて説明する。
【００３６】
まず、図５（ａ）に示すように、基板２００上にシリコン酸化膜２０２、カーボン膜２０４、シリコン酸化膜２０６を順に形成する。
【００３７】
基板２００は例えばシリコン基板である。シリコン酸化膜２０２は、例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate）を原料としてＣＶＤ（化学気相成長）法により形成され、膜厚は１５０ｎｍ程度である。
【００３８】
カーボン膜２０４は、例えばＣＶＤ法により形成され、膜厚は２００ｎｍ程度である。シリコン酸化膜２０６は、例えばＣＶＤ法により形成され、膜厚は３０ｎｍ程度である。
【００３９】
本実施形態では、後述するように、シリコン酸化膜２０６が、カーボン膜２０４エッチング用のハードマスクとなる。また、加工されたカーボン膜２０４が、シリコン酸化膜２０２をエッチングする際のマスクとして使用される。
【００４０】
続いて、シリコン酸化膜２０２上に、公知のリソグラフィ処理を用いて、膜厚１００ｎｍ程度のレジストパターン２３０を形成する。レジストパターン２３０は、セル領域Ｒ１にホールパターン（第１凹部）２２０を形成し、周辺回路領域Ｒ２にホールパターン（第２凹部）２２２を有する。
【００４１】
例えば、セル領域Ｒ１は、寸法・形状が同じ単一パターンが繰り返し形成される領域である。また、例えば、周辺回路領域Ｒ２は、寸法や形状の異なる様々なパターンが形成される領域である。周辺回路領域Ｒ２は、セル領域Ｒ１とは寸法・形状の異なるパターンが形成されてもよいし、寸法・形状が同じパターンが形成されてもよい。ホールパターン２２２は、周辺回路領域Ｒ２に形成されるパターンに対応した（周辺回路領域Ｒ２に形成されるパターンと同一の）形状のパターンである。
【００４２】
レジストパターン２３０は、後の工程で形成されるブロックコポリマーがミクロ相分離する際の物理ガイド層としての機能を有する。また、レジストパターン２３０は熱架橋剤を含んでおり、加熱処理を行い架橋反応を促進させることで、有機溶媒に対する不溶化処理を施す。
【００４３】
次に、図５（ｂ）に示すように、リソグラフィ処理により、セル領域Ｒ１を覆い、周辺回路領域Ｒ２を露出するレジスト２１２を形成する。ホールパターン２２０はレジスト２１２に覆われ、ホールパターン２２２はレジスト２１２に覆われない。ここでのリソグラフィ処理には高い解像度が必要とされず、例えばｉ線露光機で露光処理を行うことができる。レジストパターン２３０は予め有機溶媒に対する不溶化処理が施されているため、レジスト２１２に溶解しない。
【００４４】
次に、図５（ｃ）に示すように、物理ガイド（レジストパターン２３０）及びレジスト２１２をマスクとして、ドライエッチングにより、周辺回路領域Ｒ２のシリコン酸化膜２０６を加工する。これにより、ホールパターン２２２が形成された領域におけるシリコン酸化膜２０６が除去され、カーボン膜２０４の表面が露出される。
【００４５】
次に、図６（ａ）に示すように、公知の方法を用いてレジスト２１２を剥離する。
【００４６】
次に、図６（ｂ）に示すように、ブロックコポリマー２１４を塗布する。例えば、ポリスチレン（ＰＳ）とポリメチルメタクリレート（ＰＭＭＡ）のブロック共重合体（ＰＳ−ｂ−ＰＭＭＡ）を含有するポリエチレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）溶液を回転塗布する。これにより、ブロックコポリマー２１４がホールパターン２２０及び２２２内に埋め込まれる。
【００４７】
なお、ここで用いられるブロックコポリマー２１４は、セル領域Ｒ１のデザインに適合するような組成となっている。
【００４８】
次に、図６（ｃ）に示すように、熱アニールを行い、ブロックコポリマー２１４をミクロ相分離させ、第１セグメントを含む第１ポリマー部２１６ａと、第２セグメントを含む第２ポリマー部２１６ｂとを含む自己組織化パターン２１６を形成する。例えば、ＰＭＭＡを含む第１ポリマー部２１６ａが中心部に形成され、ＰＳを含む第２ポリマー部２１６ｂが第１ポリマー部２１６ａの周囲及び下部に形成される。例えば、直径７０ｎｍのホールパターン２２０の中心部に、直径２５ｎｍのシリンダ形状の第１ポリマー部２１６ａが形成される。
【００４９】
セル領域Ｒ１ではシリコン酸化膜２０６上に自己組織化パターン２１６が形成され、周辺回路領域Ｒ２ではカーボン膜２０４上に自己組織化パターン２１６が形成される。
【００５０】
図６（ｃ）では、周辺回路領域Ｒ２においても、セル領域Ｒ１と同様に、第１ポリマー部２１６ａが中心部に形成され、第２ポリマー部２１６ｂが第１ポリマー部２１６ａの周囲及び下部に形成されている。しかし、ブロックコポリマー２１４は、セル領域Ｒ１のデザインに適合する組成となっているため、ホールパターン２２２内では、図６（ｃ）に示すような相分離が起きない場合もある。例えば、ホールパターン２２２内では、第１ポリマー部２１６ａと第２ポリマー部２１６ｂとが複雑に混ざり合ったパターンとなり得る。
【００５１】
次に、図７（ａ）に示すように、ウェット現像処理を行い、第２ポリマー部２１６ｂを残存させ、第１ポリマー部２１６ａを選択的に除去する。
【００５２】
次に、図７（ｂ）に示すように、ドライエッチング処理を行い、第２ポリマー部２１６ｂの一部を除去する。これにより、セル領域Ｒ１では、第１ポリマー部２１６ａの下方部分に相当するシリコン酸化膜２０６の表面が露出する。また、周辺回路領域Ｒ２では、第１ポリマー部２１６ａの下方部分に相当するカーボン膜２０４の表面が露出する。
【００５３】
次に、図７（ｃ）に示すように、物理ガイド（レジストパターン２３０）及び第１ポリマー部２１６ｂをマスクとして、ドライエッチングにより、シリコン酸化膜２０６を加工する。セル領域Ｒ１では、第１ポリマー部２１６ａのパターン形状が、シリコン酸化膜２０６に転写される。なお、周辺回路領域Ｒ２のホールパターン２２２においては、図５（ｃ）に示す工程において、既にシリコン酸化膜２０６が除去されている。
【００５４】
次に、図８（ａ）に示すように、シリコン酸化膜２０６をマスクとして、ドライエッチングにより、カーボン膜２０４を加工する。カーボン膜２０４の加工に伴い、レジストパターン２３０及び第２ポリマー部２１６ｂは除去される。セル領域Ｒ１では、カーボン膜２０４に、第１ポリマー部２１６ａに対応する微細なパターン形状が転写される。また、周辺回路領域Ｒ２では、カーボン膜２０４に、ホールパターン２２２に対応するパターン形状が転写される。
【００５５】
次に、図８（ｂ）に示すように、カーボン膜２０４をマスクとして、ドライエッチングにより、シリコン酸化膜２０２を加工する。シリコン酸化膜２０２の加工に伴い、シリコン酸化膜２０６は除去される。セル領域Ｒ１では、シリコン酸化膜２０２に、第１ポリマー部２１６ａに対応する微細なパターン形状が転写される。また、周辺回路領域Ｒ２では、シリコン酸化膜２０２に、ホールパターン２２２に対応するパターン形状が転写され、自己組織化パターン２１６は転写されない。その後、灰化処理によりカーボン膜２０４を除去する。
【００５６】
このように、本実施形態によれば、セル領域Ｒ１のみに自己組織化パターン２１６を転写することができる。また、レジスト２１２形成時の露光処理では高い解像度が必要とされず、ＬＥＬＥスキームと比較してコストを削減できる。従って、本実施形態に係るパターン形成方法によれば、所望の領域に自己組織化技術を利用してパターンを形成するとともに、コストを削減することができる。
【００５７】
上記第２の実施形態では、熱架橋剤を含んだレジストパターン２３０に対して加熱処理を施すことで不溶化処理を行っていたが、電子線を照射してレジストパターン２３０表面に薄膜を形成するなど、他の不溶化処理を行ってもよい。
【００５８】
上記第２の実施形態では、ウェット現像処理により第１ポリマー部２１６ａを選択的に除去（図７（ａ）参照）した後に、ドライエッチング処理により第２ポリマー部２１６ｂの一部を除去（図７（ｂ）参照）していたが、第１ポリマー部２１６ａ及び第２ポリマー部２１６ｂの一部の除去をドライエッチング処理により一括して行ってもよい。
【００５９】
上記第１、第２の実施形態において、ブロックコポリマー１１４、２１４の材料はＰＳ−ｂ−ｐｏｌｙ  ｔ−ｂｕｔｏｘｙ  ｍｅｔｈａｃｒｙｌａｔｅ系材料に限定されず、様々なものを用いることができる。また、物理ガイドの形状は、楕円形や矩形としてもよい。ブロックコポリマー１１４、２１４の各セグメントの分子量を調整することにより、異なるガイドパターンサイズに適合させたり、シリンダパターンの代わりにラメラパターンやスフィアパターンを形成したりしてもよい。
【００６０】
また、上記第１、第２の実施形態では、セル領域Ｒ１に隣接して周辺回路領域Ｒ２が設けられるように図示されているが、セル領域Ｒ１と周辺回路領域Ｒ２とはチップ上の任意の場所に配置することができる。
【００６１】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００６２】
１００  基板
１０２  シリコン酸化膜
１０４  カーボン膜
１０６  シリコン酸化膜
１０８  ＳＯＣ膜
１１０  ＳＯＧ膜
１１４  ブロックコポリマー
１１６  自己組織化パターン
【図１】
2015005662.tif 000003
【図２】
2015005662.tif 000004
【図３】
2015005662.tif 000005
【図４】
2015005662.tif 000006
【図５】
2015005662.tif 000007
【図６】
2015005662.tif 000008
【図７】
2015005662.tif 000009
【図８】
2015005662.tif 000010