(57)【要約】本発明は、プラズマパネルにおける発光セルのライン走査電極（Ｙ）とライン共通電極（Ｚ）との間で矩形サステイン電圧を発生させる装置に関する。装置は、セルのライン走査電極（Ｙ）へ接続され、第１のサステイン電圧信号の推移を生成する第１のサステイン増幅器（１１）と、セルのライン共通電極（Ｚ）へ接続され、第２のサステイン電圧信号の推移を生成する第２のサステイン増幅器（１３）とを有する。それは、また、ライン走査電極（Ｙ）及びライン共通電極（Ｚ）で推移終了電圧を保持するために、ライン走査電極（Ｙ）へ及びライン共通電極（Ｚ）へ直接的に接続される絶縁電圧供給回路とを有する。
2008535008.tif 000002
【特許請求の範囲】
【請求項１】
プラズマパネルにおける発光セルのライン走査電極とライン共通電極との間で、第１の矩形サステイン電圧信号を前記セルの前記ライン走査電極へ及び第２の矩形サステイン電圧信号を前記セルの前記ライン共通電極へ印加することによって生成される矩形サステイン電圧を発生させる装置であって、
前記セルの前記ライン走査電極へ接続され、前記第１のサステイン電圧信号の推移を生成する第１のサステイン増幅器と、
前記セルの前記ライン共通電極へ接続され、前記第２のサステイン電圧信号の推移を生成する第２のサステイン増幅器と、
前記ライン走査電極及び前記ライン共通電極で推移終了電圧を保持するために、前記ライン走査電極へ及び前記ライン共通電極へ接続される絶縁電圧供給回路とを有する、ことを特徴とする装置。
【請求項２】
前記絶縁電圧供給回路は、
二次側が第１の端部を介して前記セルの前記ライン走査電極へ及び第２の端部を介して前記セルの前記ライン共通電極へ接続される変圧器と、
前記信号推移に加えて、前記変圧器の変圧比によって分けられる前記推移終了電圧に対応する電圧を前記変圧器の一次側へ伝送可能なデバイスとを有する、ことを特徴とする請求項１記載の装置。
【請求項３】
前記第１及び第２のサステイン増幅器は、夫々、
供給ラインと基準ラインとの間に接続される２つのスイッチを有するハーフブリッジ構造体と、
該ハーフブリッジ構造体へ接続される、エネルギー回復を伴うソフトスイッチングを実施する回路とを有し、
前記第１のサステイン増幅器の前記構造体の中点は、前記セルの前記ライン走査電極へ接続され、
前記第２のサステイン増幅器の前記構造体の中点は、前記セルの前記ライン共通電極へ接続される、ことを特徴とする請求項２記載の装置。
【請求項４】
蓄積コンデンサは、前記供給ラインと前記基準ラインとの間に接続される、ことを特徴とする請求項３記載の装置。
【請求項５】
前記エネルギー回復を伴うソフトスイッチングを実施する回路は、前記ハーフブリッジ構造体の中点の間に接続される、飽和モードで動作可能な誘導素子を有する、ことを特徴とする請求項３又は４記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマパネルにおける発光セルのライン走査電極とライン共通電極との間で矩形サステイン電圧を発生させる装置に関する。
【背景技術】
【０００２】
従来、プラズマ表示パネルは、行及び列で配置された複数のセルを有する。現在用いられている同一平面技術において、各セルは３つの電極、即ち：
−主にセルをアドレス指定するために使用される“列電極”と呼ばれる１つの電極（パネル内の全てのセルの列電極は、列ドライバ回路へ接続される。）と、
−一方は“ライン走査電極”と呼ばれ、セルの各行を個々にアドレス指定するために使用され、他方は“ライン共通電極”と呼ばれる２つの行電極（全てのライン走査電極は、パネルの一方の辺で行ドライバ回路へ接続され、ライン共通電極は、パネルの他方の辺で相互接続される。）と、
を有する。
【０００３】
このような形式のパネルにおいて、セルのアドレス指定は、その充電状態を変更するようそのライン走査電極とその列電極との間に特定の高電圧信号を印加するステップを含む。アドレス指定動作の終わりに、セルは２つの充電状態、即ち、“励起”と呼ばれ、次に起こるべきセルのサステイン相の間にセルが光ることを可能にする第１の状態と、セルがオフのままであるところの第２の状態とを有することができる。アドレス指定相に続くセルのサステイン相は、高電圧矩形信号がライン走査電極及びライン共通電極へ印加されるところの期間である。この相の間に、予め励起されたセルは光を発する。
【０００４】
このような電圧信号を発生させるよう、表示パネルは電力増幅器を有する。具体的には、パネルは、セルの列電極へ印加するアドレス信号を発生させる列増幅器と、セルのライン走査電極及びライン共通電極へ印加されるサステイン信号を発生させるサステイン増幅器とを有する。
【０００５】
これらの増幅器は、共通して、並列な全てのセルの等価キャパシタンス又はそれらの多数のキャパシタンスに等しい極めて高い容量性負荷において高周波の高電圧推移を有する信号を発生させる必要性を有する。
【０００６】
従って、セルのサステイン動作は、増幅器とパネルセルとの間のエネルギーの非常に大きな移動を含み、これは回復されなければならない。同様のことが、セルの列のアドレス指定のための動作にも当てはまる。
【０００７】
これを達成するために、その発明者の名にちなんで“ウェーバー（Ｗｅｂｅｒ）”増幅器と呼ばれる、エネルギー回復を備えたサステイン増幅器が開発された。図１は、その本線電源からプラズマパネルまでのプラズマパネルのパワーエレクトロニクスのアーキテクチャを表す。第１の電力段１は、力率補正を備えたＡＣ／ＤＣコンバータである。この段は、本線電源へ接続されている。その役割は、電圧波形と同期する正弦波波形を有するように、本線からの電流を適応させることである。この段は、当業者によく知られる。それは、正弦波電圧を直流（ＤＣ）電圧へ変換するダイオードブリッジＤ１〜Ｄ４と、出力部で直流電圧の値を調整しながら前出の電流を駆動するようダイオードブリッジの端子へ接続されたスイッチＴ１と直列なインダクタＬ１と、整流器ダイオードＤ５と、その出力端子にある高値電解コンデンサＣｃとを有する。次の段は、プラズマパネルセルのサステイン動作のための高値のレギュレートされた電圧を供給する役目を担うＤＣ／ＤＣコンバータ２である。レギュレートされた電圧は、プラズマパネルの行サステイン増幅器へ供給される。図１に表されるように、この行サステイン増幅器は、実際には２つの個別増幅器を有する。そのうちの１つの増幅器１１は、行ドライバ回路１２を介してセルのライン走査電極Ｙに供給するよう意図され、他の増幅器１３は、それらのライン共通電極Ｚに供給するよう意図される。プラズマパネルセルは、それらの等価キャパシタンスＣｐによって図中には表される。具体的には、この等価キャパシタンスは、パネルのライン走査電極Ｙとライン共通電極Ｚとの間に存在するキャパシタンスＣｐ１と、パネルのライン走査電極と列電極との間に存在するキャパシタンスＣｐ２と、最後に、パネルのライン共通電極Ｚと列電極との間に存在するキャパシタンスＣｐ３とから成る。アドレス電圧発生器１５は、また、セルをアドレス指定するためにセルの電極へ印加すべき適切な電圧を生成するよう設けられる。行ドライバ回路１２は、セルのＹ電極へ印加すべき電圧を選択するために用いられる。同様に、列ドライバ回路１４は、セルの列電極へ印加すべき電圧を選択する。
【０００８】
従来Ｙ電極に供給するよう意図される増幅器１１は、ＤＣ／ＤＣコンバータ２によって供給される極めて高いサステイン電圧ＶＳを受け取る供給端子と、（ここでは接地へ接続された）基準端子との間に直列に置かれた、ハーフブリッジ構造で接続されるスイッチＭ１及びＭ２を有する。これらのスイッチは、電圧ＶＳと基準端子に存在する電位との間を行ったり来たりする矩形信号をパネルセルのＹ電極上で発生させるように制御される。図に表されるように、これらのスイッチは、一般的に、逆並列ダイオードを備えたＭＯＳトランジスタである。容量性エネルギーを回復及び還元し、電圧ＶＳと接地との間のソフトスイッチングを引き起こすよう、増幅器１１は、スイッチングモジュールＭＣ及び蓄積コンデンサＣ１に直列に置かれた共振インダクタＬを有する。これら３つの構成要素は、Ｙ電極と基準電位との間に接続されている。スイッチングモジュールＭＣは、並列に配置された２つの電流電導経路を有し、各経路は、電流が一方向に流れることを可能にする。第１の電流経路は、ダイオードＤ３に直列に置かれたスイッチＭ３を有し、スイッチＭ３が閉じられている場合に蓄積コンデンサＣ１の方に向かって電流が流れることを可能にし、従って、増幅器の出力信号の立ち下がりを形成する。第２の電流経路は、ダイオードＤ４に直列に置かれたスイッチＭ４を有し、スイッチＭ４が閉じられている間に共振インダクタＬの方に向かって電流が流れることを可能にし、従って、出力信号の立ち上がりを形成する。
【０００９】
増幅器１３に関して、それは、増幅器１１と同じ構成要素を有し、ライン共通電極Ｚと基準端子との間に同様に接続されている。以下の記載で増幅器１１の構成要素と増幅器１３の構成要素との間を区別するために、増幅器１１の構成要素Ｍ１、Ｍ２、Ｌ、ＭＣ、Ｍ３、Ｍ４、Ｄ３、Ｄ４及びＣ１は、増幅器１３ではＭ１′、Ｍ２′、Ｌ′、ＭＣ′、Ｍ３′、Ｍ４′、Ｄ３′、Ｄ４′及びＣ１′と称される。
【００１０】
図２は、セルにおいて電気放電の良好なサステインを達成する既知の動作モードに従って、Ｙ電極及びＺ電極で発生するサステイン電圧信号と、パネルセルの端子間で結果として得られる電圧とを表す。この動作モードに従って、Ｙ電極で発生する電圧の推移は、パネルセルの端子間電圧が、＋ＶＳから−ＶＳの間を連続的に行ったり来たりするように、Ｚ電極で発生する電圧の推移に同期する。この動作モードは、どのようにウェーバー回路が動作するのかを理解するために、ほんの一例として与えられているにすぎない。当然、他の動作モード、具体的には、セルのＹ電極での電圧推移がＺ電極での推移に関してオフセットされるところのモードが存在する。
【００１１】
図２に示される電圧信号の１又はその他を得るよう、増幅器１１及び１３は、図３に表されるように制御される。この図は、スイッチＭ１〜Ｍ４を制御する電圧と、増幅器の結果として得られる出力電圧と、共振インダクタＬを流れる電流ｉＬとを更に具体的に表す。この図で、最初の状態において、スイッチＭ２、Ｍ３及びＭ４は開いており、スイッチＭ１は閉じられていると考えられる。従って、Ｙ電極の電圧はＶＳに等しい。スイッチＭ１が開かれ、次いでスイッチＭ３が閉じられた後、Ｙ電極の電圧は下がり始める。この相の間に、インダクタＬ及び等価キャパシタンスＣｐによって形成される共振回路は、以下の初期状態：
−インダクタＬを流れる電流ｉＬは０である；
−Ｙ電極の電圧はＶＳに等しい；及び
−蓄積コンデンサＣ１の端子間電圧はＶＳ／２に等しい；
により、ダイオードＤ３、スイッチＭ３及び蓄積コンデンサＣ１によって閉じられる。
【００１２】
蓄積コンデンサＣ１の値はキャパシタンスＣｐの値よりもずっと大きいので、その端子間電圧は、一定であって、ＶＳ／２に等しいと考えることができる。インダクタＬを流れる電流が大きくなるにつれて、増幅器の出力及びキャパシタンスＣｐの端子間の電圧は、Ｙ電極の電圧がＶＳ／２（電流ｉＬが増大を停止する点）に達するまで、正弦波セグメントに従って減少する。この第１の相は、キャパシタンスＣｐからインダクタＬへのエネルギーの移動に対応する。反対方向での移動は、次の相の間、即ち、電流ｉＬが低下し、Ｙ電極の電圧が、それが０ボルト（基準電位）に達するまで他の正弦波セグメントに従って下がり続けるところの相の間に生ずる。ダイオードＤ３は、電流が他の方向で流れることを防ぐ。次いで、スイッチＭ２の閉成は、Ｙ電極の電圧が０ボルトに保たれることを可能にする。Ｙ電極の電圧の０ボルトからＶＳへの推移は、スイッチＭ４の閉成によって同様に達成される。
【００１３】
セルの端子間の電圧の推移相の間、有意なエネルギー移動は、インダクタＬとキャパシタンスＣｐとの間で起こる。高荷電電流及び、移動の終了時のセルのプラズマガスでの電気放電に関連する電流は、増幅器を流れる。これらの電流は、約１マイクロ秒の極めて短い時間間隔にわたって数十アンペアという極めて高い値を有する。これを達成するために、蓄積コンデンサＣ１、Ｃ１′及びＣｃは、寄生インダクタンスを低減し、且つ、セルの電極へ印加される電圧の波形及び発光に関連するパネルの全体的な挙動を変更しないように、増幅器の他の構成要素へ及びパネルへ完全に接続されなければならない。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、可能な限りパネルセルの近くで電力を供給することを目的として、力率補正を備えたＡＣ／ＤＣコンバータの出力にＤＣ／ＤＣコンバータを含まない新規のプラズマパネルサステイン回路アーキテクチャを提案する。
【課題を解決するための手段】
【００１５】
本発明は、プラズマパネルにおける発光セルのライン走査電極とライン共通電極との間で、第１の矩形サステイン電圧信号を前記セルの前記ライン走査電極へ及び第２の矩形サステイン電圧信号を前記セルの前記ライン共通電極へ印加することによって生成される矩形サステイン電圧を発生させる装置であって、
前記セルの前記ライン走査電極へ接続され、前記第１のサステイン電圧信号の推移を生成する第１のサステイン増幅器と、前記セルの前記ライン共通電極へ接続され、前記第２のサステイン電圧信号の推移を生成する第２のサステイン増幅器と、前記ライン走査電極及び前記ライン共通電極で推移終了電圧を保持するために、前記ライン走査電極へ及び前記ライン共通電極へ接続される絶縁電圧供給回路とを有する、ことを特徴とする装置に関する。
【００１６】
前記絶縁電圧供給回路は、二次側が第１の端部を介して前記セルの前記ライン走査電極へ及び第２の端部を介して前記セルの前記ライン共通電極へ接続される変圧器と、前記信号推移に加えて、前記変圧器の変圧比によって分けられる前記推移終了電圧に対応する電圧を前記変圧器の一次側へ伝送可能なデバイスとを有する。
【発明を実施するための最良の形態】
【００１７】
本発明は、限定されない例として且つ添付の図面を参照して与えられる以下の記載を読むことで、より良く理解されるであろう。
【実施例１】
【００１８】
本発明に従って、ＤＣ／ＤＣコンバータ２は、変圧器の一次側へ接続されたフルブリッジ構造体を伴う絶縁変圧器Ｔｒｆによって置換されている。フルブリッジは、力率補正を備えたＡＣ／ＤＣコンバータ１の出力によって給電され、変圧器の二次側は、サステイン増幅器１１及び１３の出力へ直接的に接続されている。
【００１９】
フルブリッジ構造体は４つのスイッチＭ５〜Ｍ８を有し、スイッチＭ５及びＭ８は、スイッチＭ６及びＭ７がそうであるように、ＡＣ／ＤＣコンバータ１の２つの出力端子の間に直列に置かれている。変圧器Ｔｒｆの一次巻線は、ブリッジの中点の間に接続されており、上述されたように、変圧器Ｔｒｆの二次巻線は、サステイン増幅器１１及び１３の出力へ直接的に接続されている。
【００２０】
有利に、ダイオードＤ５〜Ｄ８及びＤ５′〜Ｄ８′は、更に説明されるように、スイッチＭ５〜Ｍ８のＭＯＳＦＥＴ内在ダイオードの逆回復効果を管理するようフルブリッジ構造体へ加えられている。
【００２１】
絶縁トランジスタＭ１０及びＭ１１は、増幅器１１の出力と、行回路ドライバ１２との間に接続されている。Ｃｐよりも更に大きいキャパシタンスを有する蓄積コンデンサＣｓは、ハーフブリッジ回路Ｍ１、Ｍ２及びＭ１′、Ｍ２′に並列に置かれている。
【００２２】
サステイン動作の間、セルのＹ電極は増幅器１１の出力へ接続され、それらの列電極は接地へ接続される。絶縁トランジスタＭ１０及びＭ１１は導通する。かかる動作の間、電圧ＶＳは、ほぼ２００ボルト程度の、セルのサステイン電圧である。
【００２３】
セルへ印加されるサステイン信号の推移の間、スイッチＭ５〜Ｍ８は高インピーダンス状態にある。寄生キャパシタンス及びインダクタンスを除いて、増幅器１１及び１３への変圧器Ｔｒｆの二次側の接続は、増幅器の動作に影響を及ぼさず、開回路と考えられても良い。セルの電極Ｙ及びＺへ夫々印加される信号ＶＹ及びＶＺの発生は、スイッチＭ１〜Ｍ４及びＭ１′〜Ｍ４′によって管理される。Ｙ電極から見たキャパシタンスＣｐは、実際には、Ｚ電極から見たキャパシタンスとは異なる。例えば、図２で表されるような同期推移モードの場合に、キャパシタンスＣｐは、
−Ｙ電極に関して、キャパシタンスＣｐ２及びＣｐ１／２の等価キャパシタンスに等しく、且つ
−Ｚ電極に関して、キャパシタンスＣｐ３及びＣｐ１／２の等価キャパシタンスに等しい。
【００２４】
ライン走査電極Ｙの側で、スイッチＭ１〜Ｍ４は、図３で表されるような、Ｙ電極から見たパネルキャパシタンスＣｐとインダクタＬとの共振を管理する。同様に、共通電極Ｚの側で、スイッチＭ１′〜Ｍ４′は、Ｚ電極から見たパネルキャパシタンスＣｐとインダクタＬ′との共振を管理する。エネルギー回復回路における損失及び電気放電によって引き起こされる損失を補正するために必要なエネルギーは、蓄積コンデンサＣｓによって供給される。
【００２５】
推移が終了すると直ぐに、電圧安定状態の間、スイッチＭ５及びＭ７、又はＭ６及びＭ８は、サステイン増幅器１１及び１３の出力で供給されるべき電圧が負又は正であるかどうかに依存して導通状態にされる。ＡＣ／ＤＣコンバータ１は、電圧ＶＰＦＣを供給する。留意すべきは、ＭＯＳＦＥＴトランジスタＭ５〜Ｍ８のスイッチングは、ゼロ電圧で、従ってスイッチング損失を伴わずに、行われる点である。これは、変圧器二次側での電圧＋ＶＳ又は−ＶＳは、増幅器１１及び１３の出力によって予め達成されており、変圧器Ｔｒｆによって＋ＶＰＦＣ又は−ＶＰＦＣへと一次側で戻されるためである。スイッチＭ１及びＭ２′は、また、コンデンサＣｓが電圧ＶＳへと再充電されるように、この相の間、導通状態にされる。この場合に、変圧器Ｔｒｆの漏れインダクタンスは、コンデンサＣｓが再充電されている場合に、ＡＣ／ＤＣコンバータ１とコンデンサＣｓとの間の電流の制限に寄与する。電流制限のかかる効果は、ＶＳ／ＶＰＦＣよりも大きい変圧器Ｔｒｆの変圧比ｎを用いることによって補償される。この漏れ電流は、サステイン相の間にセルへ印加される電圧の安定状態の間、大きくなる。推移の開始に対応するスイッチＭ５及びＭ７（又はＭ６及びＭ８）の開放時に、この電流は、スイッチＭ６及びＭ８（又はＭ５及びＭ７）の内在ダイオードを流れうる。スイッチのＭＯＳＦＥＴ内在ダイオードの逆回復効果は、ダイオードＤ５〜Ｄ８による電流の分路と、ダイオードＤ５′〜Ｄ８′によるスイッチを流れる電流の中断とを必要とする。
【００２６】
有利に、電圧ＶＳは、上述されたように電圧ＶＰＦＣから電圧ＶＳへと移される電力量を調節することによって、パネルにおけるピクチャ負荷の変化による電力変化を補償するためにレギュレートされる。スイッチＭ５及びＭ７（又はＭ６及びＭ８）の導通時間に適用される従来のパルス幅変調（ＰＷＭ）方式は、安定状態相の中で使用され得る。しかし、かかる導通時間は極めて短く、結果として制御が容易でないので、一定の導通時間を用いるレギュレーションモードが、望ましくは使用される。バースト（ｂｕｒｓｔ）モードと呼ばれるこのモードで、安定状態相の間に移される電力は常に最大であるが、かかる導通イベントの有無は、電圧Ｖｓの関数として制御される。
【００２７】
この構造は、また、変圧器Ｔｒｆの二次側の巻線の数を増すことによって、並びに、所望の値へと電圧を調整するよう整流、フィルタリング及びレギュレーションの手段を設けることによって、例えばアドレス電圧発生器のための、他の電圧の発生の簡単化を提供する。
【００２８】
アドレス相の間、絶縁トランジスタＭ１０及びＭ１１は、高インピーダンス状態にあり、従って、サステイン増幅器１１及び１３からアドレス電圧発生器１５を分離する。変圧器の出力は、トランジスタＭ７及びＭ８、又はＭ５及びＭ６を閉じることによって、ゼロに保たれる。
【実施例２】
【００２９】
本発明の装置の第２の実施例は、図５を参照して提案される。エネルギー回復回路、即ち、スイッチングモジュールＭＣ又はＭＣ′及びインダクタＬ又はＬ′はサステイン増幅器１１及び１３の夫々において取り除かれており、場合により直列な従来の低値インダクタＬ２１とともに飽和モードで動作する高値インダクタＬ２２が、２つの増幅器１１及び１３の出力間に接続されている。Ｌ２は直列インダクタンスを表す。その値は、ウェーバー（Ｗｅｂｅｒ）回路におけるインダクタＬ又はＬ′の値よりもずっと高く、１００〜１０００倍高い。
【００３０】
飽和モードで、インダクタは、（磁性材料を有さない）中空インダクタのように振る舞う。インダクタＬ２２は、この場合に、自動スイッチのように動作する。飽和の前に、極めて僅かな電流がインダクタを流れ、飽和後、高電流がインダクタを流れる。以降、Ｌ２は、誘導性素子Ｌ２及びこのインダクタンスの値の両方を表す。
【００３１】
非飽和モードで、インダクタＬ２は、値Ｌ２２（Ｌ２１はＬ２２に比べて極めて低い。）のインダクタンスのように動作し、飽和モードでは、値Ｌ２１（Ｌ２２は０に近い。）のインダクタンスのように動作する。非飽和又は飽和モードにおける動作は、Ｌ２を流れる電流ｉＬ２に依存する。
【００３２】
図５における増幅器の動作は、図６を参照して表される。図６は、トランジスタＭ１、Ｍ２、Ｍ１′及びＭ２′の制御信号と、増幅器１１及び１３によって発生する電圧信号と、インダクタＬ２１及びＬ２２を流れる電流ｉＬ２とを示す。
【００３３】
電流ｉＬ２の動作半周期は、１〜４の番号を付された４つの連続する動作相に分けられる。
【００３４】
相１の間、スイッチＭ１及びＭ２′は閉じられ、スイッチＭ２及びＭ１′は開いている。増幅器１１の出力電圧はＶＳに等しい。更に、電極電圧が安定状態相にあるならば、トランジスタＭ６及びＭ８は、前の実施例の場合と同様に、閉じられる。それらは、コンデンサＣｓが、ＡＣ／ＤＣコンバータ１及びその出力ＶＰＦＣによって供給される電力の発生源から適切に充電されることを確実にする。増幅器１３の出力電圧は０に等しい。非飽和インダクタＬ２を流れる電流は、より高い値のインダクタＬ２２によって制御される。従って、増幅器１１及び１３を流れる電流はより一層低く、これは導通損失の低減をもたらしうる。インダクタＬ２の端子両端の電圧は、実質的にインダクタＬ２２の端子両端で見られる。
【００３５】
相２の開始時に、インダクタＬ２２は飽和する。次いで、回路はインダクタＬ２１によって制御される。電流ｉＬ２は、スイッチＭ１及びＭ２′が閉じられたままである限り、線形に増大する。
【００３６】
次いで、相３は、全てのスイッチＭ１、Ｍ２、Ｍ１′及びＭ２′が開いている場合に始まる。更に、電極電圧が推移相にあるならば、トランジスタＭ５〜Ｍ８は、前の実施例の場合と同様に、開いている。次いで、インダクタＬ２１は、キャパシタンスＣｐと共振する。両方とも正弦波セグメントに従って、増幅器１１の出力電圧は落ち始め、増幅器１３の出力電圧は上がり始める。相３の真ん中で、インダクタＬ２の両端電圧は、反転される前に相殺され、それを流れる電流は、減少する前にその最大振幅を有する。この相の終わりに、増幅器１１の出力電圧は０ボルト（基準電位）に達し、増幅器１３の出力電圧はＶＳに達する。
【００３７】
相４の開始時に、インダクタＬ２を流れる電流は、スイッチＭ２及びＭ１′が開状態又は閉状態にあるかどうかに関わらず、それらの内在ダイオードのために、線形に落ち続ける（灰色の領域の始め。）。Ｍ２及びＭ１′は、電流がゼロになる前に閉じられなければならない（灰色の領域の終わり。）。この相４の終わりに、インダクタＬ２２は、もはや飽和していない。次いで、相１と対称をなす相が始まる。
【００３８】
インダクタＬ２２の選択は必要不可欠である。適切な磁性材料が選択されるべきであり、必要とされる巻き数が計算されるべきである。Ｌ２２の巻き数は、以下のように定義され得る。
【００３９】
各動作相の間、例えば、図６の相１の間、
ＶＬ２２＝ｎ・Ａｅ・ΔＢ／Δｔｐｈ１
である。なお、Ａｅは磁性材料の実効断面積であり、ΔＢはこの相の間の磁気誘導の変化であり、Δｔｐｈ１は相１の存続期間である。
【００４０】
この相の間、Ｌ２２の端子間の電圧はＶＳに等しく、磁気誘導は＋Ｂｓａｔから−Ｂｓａｔ（又は−Ｂｓａｔから＋Ｂｓａｔ）の間で変化するので、
ＶＳ＝ｎ・Ａｅ・２Ｂｓａｔ／Δｔｐｈ１
→ｎ＝（ＶＳ・Δｔｐｈ１）／（２Ｂｓａｔ・Ａｅ）        （１）
が得られる。
【００４１】
Ｂｓａｔ及びＡｅは、使用される磁性材料にのみ依存する。このようにして、インダクタＬ２２の巻き数は式（１）により計算される。材料を選択する際に、磁化周期は、飽和が“ソフト”でないように、且つ、飽和時の電流ｉＬ２が（実効電流の強さを低下させるために）低くなるように、十分に矩形であることが確実にされるべきである。更に、この周期の面積は、ヒステリシス損失として知られる損失を防ぐよう小さくなければならない。
【００４２】
有利に、インダクタＬ２１及びＬ２２は、コイルの巻き数及び磁性材料の実効断面積が結果として調整されるならば、同じコイルに作られる。例えば、上述されたように計算される巻き数ｎは、飽和モードにある場合にインダクタＬ２のインダクタンスに対応するが、これがコイルＬ２１にとって適切でないならば、Ｌ２に直列に補助的なコイルを加えることが可能である。しかし、また、巻き数ｎ及び断面積Ａｅを再調整することも可能である。
【００４３】
例えば、相１に関して計算される巻き数ｎが次の相に関して大きすぎるならば、式１が依然として満足されるように、巻き数ｎを減らし、結果として断面積Ａｅを増大させれば十分である。
【００４４】
例えば、相１に関して計算される巻き数が１０であり、且つ、Ｌ２１が相２、３及び４にとって４倍だけ高すぎるならば、巻き数ｎを２で割り、断面積Ａｅに２を乗じれば十分である。
【図面の簡単な説明】
【００４５】
【図１】従来技術のプラズマパネルのパワーエレクトロニクスの回路図である。
【図２】増幅器の既知の動作モードに従って図１の回路におけるサステイン増幅器によって発生する電圧信号を表すタイミング図を示す。
【図３】図１の回路におけるサステイン増幅器の夫々の動作モードを表す制御信号を示す。
【図４】本発明の第１の実施例に従うプラズマパネルのパワーエレクトロニクスの回路図を示す。
【図５】本発明の第２の実施例に従うプラズマパネルのパワーエレクトロニクスの回路図を示す。
【図６】図５の回路の動作を表すタイミング図を示す。
【図１】
2008535008.tif 000003
【図２】
2008535008.tif 000004
【図３】
2008535008.tif 000005
【図４】
2008535008.tif 000006
【図５】
2008535008.tif 000007
【図６】
2008535008.tif 000008
【国際調査報告】
2008535008.tif 000009
2008535008.tif 000010