(57)【要約】複数の光感知領域と複数の垂直シフトレジスタとを有するインターラインＣＣＤから電荷を読み出す方法であり、それぞれの光感知領域は、垂直シフトレジスタのＣＣＤと、それぞれの行が空間領域で順次に番号付けされる複数の３ラインサブアレイを形成する少なくとも２つの色を含む２行の繰り返しパターンを有するカラーフィルタとのそれぞれに対にされ、前記カラーフィルタは、前記光感知領域に及ぶ。当該方法は、色が分離された状態に保持する垂直シフトレジスタにライン１及び３を読み出すステップ、ライン１及び３における電荷を合計するステップ、合計された電荷の１行を第一の水平の電荷結合素子に転送するステップ、前記第一の水平の電荷結合素子における代替の電荷を第二の水平の電荷結合素子に転送するステップ、前記第一の水平の電荷結合素子における２つの電荷を合計するステップ、前記第二の水平の電荷結合素子における２つの電荷を合計するステップ、ハーフ解像度のクロッキングシーケンスで前記第一及び第二の水平のシフトレジスタの両者における電荷を読み出すステップ、を含むことを特徴とする方法。
2008512052.tif 000002
【特許請求の範囲】
【請求項１】
複数の光感知領域と複数の垂直シフトレジスタとを有するインターラインＣＣＤから電荷を読み出す方法であって、
それぞれの光感知領域は、垂直シフトレジスタのＣＣＤと、それぞれの行が空間領域で順次に番号付けされる複数の３ラインサブアレイを形成する少なくとも２つの色を含む２行の繰り返しパターンを有するカラーフィルタとのそれぞれに対にされ、前記カラーフィルタは、前記光感知領域に及び、
当該方法は、
（ａ）色が分離された状態に保持する垂直シフトレジスタにライン１及び３を読み出すステップと、
（ｂ）ライン１及び３における電荷を合計するステップと、
（ｃ）合計された電荷の１行を第一の水平の電荷結合素子に転送するステップと、
（ｄ）前記第一の水平の電荷結合素子における代替の電荷を第二の水平の電荷結合素子に転送するステップと、
（ｅ）前記第一の水平の電荷結合素子における２つの電荷を合計するステップと、
（ｆ）前記第二の水平の電荷結合素子における２つの電荷を合計するステップと、
（ｇ）ハーフ解像度のクロッキングシーケンスで前記第一及び第二の水平のシフトレジスタの両者における電荷を読み出すステップと、
を含むことを特徴とする方法。
【請求項２】
前記合計された電荷の全てを読み出すため、前記ステップ（ｃ）からステップ（ｇ）を繰り返すステップを更に含む、
請求項１記載の方法。
【請求項３】
（ａ）複数の光感知領域と複数の垂直シフトレジスタとを有するインターラインＣＣＤと、前記それぞれの光感知領域は、垂直シフトレジスタのＣＣＤと、それぞれの行が空間領域で順次に番号付けされる複数の３ラインサブアレイを形成する少なくとも２つの色を含む２行の繰り返しパターンを有するカラーフィルタとのそれぞれに対にされ、前記カラーフィルタは前記光感知領域に及び、
（ｂ）色が分離された状態に保持する垂直シフトレジスタにライン１及び３を読み出す転送装置と、前記垂直シフトレジスタは、ライン１及びライン３における電荷を合計し、
（ｃ）合計された電荷の１行を受ける第一の水平の電荷結合素子と、
（ｄ）前記第一の水平の電荷結合素子から代替となる電荷を受ける第二の水平の電荷結合素子とを有し、
前記第一の水平の電荷結合素子は、前記第一の水平の電荷結合素子における２つの電荷のセットを合計し、合計された電荷は、ハーフ解像度のクロッキングシーケンスで読み出され、前記第二の水平の電荷結合素子は、前記第二の水平の電荷結合素子における２つの電荷のセットを合計し、合計された電荷は、ハーフ解像度のクロッキングシーケンスで読み出される、
を含むことを特徴とするカメラ。
【請求項４】
前記合計された電荷の全てが読み出される、
請求項３記載のカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサの分野全般に関し、より詳細には、イメージセンサの全体のアレイをサンプリングし、予め決定された方式で画素値を合計してファクタ３で画像サイズを縮小することで、少なくとも毎秒３０フレーム（ビデオ）を生成することに関する。
【背景技術】
【０００２】
図１を参照して、インターライン電荷結合素子（ＣＣＤ）イメージセンサ１０は、フォトダイオード２０のアレイから構成される。フォトダイオードは、狭帯域の光波長がフォトダイオードで電荷を発生するのを可能にするため、カラーフィルタによりカバーされる。典型的に、イメージセンサは、図２に示されるように、２×２サブアレイにおいてフォトダイオードを通して配置される３以上の異なるカラーフィルタのパターンを有する。一般化された議論のため、２×２のアレイは、４つの色Ａ，Ｂ，Ｃ及びＤを有することが想定される。デジタルカメラで使用される大部分の一般的なカラーフィルタパターンは、Ｂａｙｅｒパターンと呼ばれることがあり、色Ａは赤、色Ｂ及びＣは緑、色Ｄは青である。
【０００３】
図１を参照して、光生成された電荷の画像のリードアウトは、垂直方向のＣＣＤ（ＶＣＣＤ）３０へのフォトダイオードの電荷の一部又は全部の伝達で始まる。プログレッシブスキャンＣＣＤのケースでは、それぞれのフォトダイオードは、ＶＣＣＤ３０に電荷を同時に伝達する。２つのフィールドインタレースＣＣＤのケースでは、はじめに偶数番号のフォトダイオードの行は、最初のフィールドの画像リードアウトについてＶＣＣＤ３０に電荷を伝達し、次いで、奇数番号のフォトダイオードの行は、第二のフィールドの画像リードアウトについてＶＣＣＤ３０に電荷を伝達する。
【０００４】
ＶＣＣＤ３０における電荷は、平行な１つの行における全ての列を水平方向のＣＣＤ（ＨＣＣＤ）４０に伝達することで読み取られる。ＨＣＣＤ４０は、出力増幅器５０に電荷をシリアルに伝達する。
【０００５】
図１は、２４の画素のアレイを示す。静止写真の多くのデジタルカメラは、数百万の画素を有するイメージセンサを採用している。８メガ画素のイメージセンサは、４０ＭＨｚのデータレートで読み出すために少なくとも３分の１秒を必要とする。これは、同じカメラがビデオを記録するために使用されることになる場合には適さない。ビデオレコーダは、３０分の１秒で読み出される画像を典型的に必要とする。本発明により対処されるべき問題点は、高品質のデジタルスチルカメラ及び３０フレーム／秒のビデオカメラの両者として百万を超える画素をもつイメージセンサをどのように使用するかである。特に、本発明は、同じ色の画素を互いに合計することで、ファクタ３でイメージセンサの解像度をどのように縮小するかを記載している。
【０００６】
従来技術は、縮小された解像度（典型的に６４０×４８０画素）でビデオ画像を供給することでこの問題に対処している。たとえば、３２００×２４００画素をもつイメージセンサは、米国特許第６，３４２，９２１号に記載されるように、それぞれ５番目の画素が読み出される。これは、サブサンプリングと呼ばれるか、シンアウトモード又はスキッピングモードと呼ばれることがある。ファクタ５による画像のサブサンプリングの問題点は、フォトダイオードの４％のみが使用されることである。サブサンプリングされた画像は、低減される光感度及びエイリアスアーチファクトに苦しむ。イメージセンサに焦点合わせされるシャープラインがサンプリングされていない画素にある場合、ラインはビデオ画像で再生されない。他のサブサンプリングスキームは、米国特許５，６６８，５９７号及び第５，８２８，４０６号で記載される。
【０００７】
米国特許第６，６６１，４５１号又は米国特許出願２００２／０１３５６８９Ａ１号を含む従来技術は、画素を互いに合計することでサブサンプリングの問題を解決することを試みる。この従来技術は、水平方向にではなく、垂直方向で互いに画素を合計する。
【０００８】
米国特許出願２００１／００１０５５４Ａ１号は、サブサンプリングなしで互いに画素を合計することでフレームレートを増加させる。しかし、２つのフィールドインタレースの読み取りを必要とする。プログレッシブスキャンの読み出しによるビデオ画像を取得することが望ましい。インタレースビデオは、異なる時間で２つのフィールドを取得する。画像における移動するオブジェクトは、それぞれインタレースされたフィールドが取得されたときに異なるロケーションで現れる。
【０００９】
従来技術の別の問題点は、垂直方向における画像の解像度を低減することである。水平方向では、ＨＣＣＤは、それぞれの画素を読み出す必要がある。垂直方向におけるサブサンプリング又は他の方法を通して画像の解像度を低減することは、（８百万画素よりも大きい）非常に大きいイメージセンサについて毎秒３０フレームにフレームレートを増加させない。
【００１０】
米国特許出願２００３／００６７５５０Ａ１は、より高速な画像の読み取りのために垂直方向及び水平方向に画像の解像度を低減する。しかし、この従来技術は、ストライプ状のカラーフィルタパターン（ａ３×１カラーフィルタアレイ）を必要とし、Ｂａｙｅｒ又は２×２カラーフィルタアレイパターンに劣ることが一般に知られている。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
従来の問題点に鑑みて、本発明の目的として、画素アレイの半分を超えてサンプリングし、ビデオ画像のプログレッシブスキャン（ノンインタレース）を読み取りつつ、２×２カラーフィルタパターンをもつメガピクセルイメージセンサから毎秒３０フレームを生成することができることが望まれる。
【課題を解決するための手段】
【００１２】
複数の光感知領域及び複数の垂直シフトレジスタを有するインターラインＣＣＤから電荷を読み取る方法では、それぞれの光感知領域は、垂直シフトレジスタのＣＣＤ、２行の繰り返しパターンを有するカラーフィルタにそれぞれ合わせられ、それぞれの行は、空間領域で順次に番号付けされる複数の３ラインサブアレイを形成する少なくとも２つの色を含み、カラーフィルタは光感知領域に及ぶ。本方法は、（ａ）ライン１及びライン３を色が分離されたままに保持する垂直シフトレジスタに読み出し、（ｂ）ライン１及びライン３における電荷を合計し、（ｃ）合計された電荷の１つの行を第一の水平の電荷結合素子に伝達し、（ｄ）第一の水平の電荷結合素子における代替の電荷を第二の水平の電荷結合素子に伝達し、（ｅ）第一の水平の電荷結合素子における２つの電荷のセットを合計し、（ｆ）第二の水平の電荷結合素子における２つの電荷のセットを合計し、（ｇ）半分の解像度のクロッキングシーケンスで、第一及び第二の水平方向のシフトレジスタの両者における電荷を読み取る。
【発明の効果】
【００１３】
本発明は、３分の１の解像度でのプログレッシブスキャンリードアウトにおいて画素アレイをサンプリングしつつ、ビデオ用に毎秒３０フレームを生成する利点を含んでいる。
【発明を実施するための最良の形態】
【００１４】
図３を参照して、本発明のイメージセンサ１００が示されている。明確さのため、イメージセンサ１００の画素アレイの小さな部分のみが示されている。これは、フォトダイオード１２０と、フォトダイオード１２０の列間に位置されるＶＣＣＤ１３０とのアレイから構成される。これらは、全体のフォトダイオードアレイにわたって及ぶ２×２アレイで繰り返されるカラーフィルタが存在する。４つのカラーフィルタＡ，Ｂ，Ｃ及びＤは、３又は４の固有の色からなる。色は、典型的に、限定されるものではないが、Ａ＝赤、Ｂ＝及びＣ＝緑、及びＤ＝青である。他の一般的なカラースキームは、シアン、マゼンダ及びイエロー又は更にはホワイトフィルタを利用する。
【００１５】
図５を参照して、１つの画素が示されている。ＶＣＣＤ１３０は、フォトダイオード１２０当たり２つの制御ゲート電極１３２及び１３４をもつインタレース４相型のものである。
【００１６】
図３を参照して、フォトダイオード１２０に記憶された画像のフル解像度のリードアウトは、インタレースイメージセンサ１００について以下に記載される方式で進む。Ｌｉｎｅ１としてラベル付けされる全てのラインからなるフィールド１における電荷は、はじめに、フォトダイオード１２０から隣接するＶＣＣＤ１３０に転送される。ＶＣＣＤ１３０は、カラーＡ及びＣを含むラインから電荷を受ける。ひとたび電荷がＶＣＣＤ１３０にあると、当該技術分野で知られているように、シリアルの水平方向のＣＣＤ，ＨＣＣＤ（図示せず）に向けてパラレルに転送され、次いで、出力増幅器（図示せず）に向けて転送される。つぎに、図４では、カラーＡ及びＣからの全ての信号がＶＣＣＤ１３０から転送された後、ｌｉｎｅ２におけるフォトダイオード１２０のおける残りの電荷は、ＶＣＣＤ１３０に転送される。これは、カラーＢ及びＤのみを含むフィールド２である。画像は２つのフィールドで読み出されるので、外部シャッターは、光をブロックし、第一のフィールドが読み出されている間に第二のフィールドにおける信号の更なる蓄積を防止するために使用される。
【００１７】
センサがデジタルカメラにインストールされ、ビデオモードで使用されるとき、外部シャッターは、オープンに保持され、イメージセンサ１００は、連続的に動作される。大部分の用途は、毎秒３０フレームが最も望まれるレートであるとして、少なくとも毎秒１０フレームのフレームレートとしてビデオを定義する。現在、イメージセンサは、毎秒３０フレームでのフル解像度のイメージリードアウトが５０ＭＨｚ以下のデータレートで１又は２の出力増幅器で不可能であるように典型的に高解像度である。本発明のソリューションは、イメージセンサ内の画素を合計して、ビデオレートイメージングを可能にする解像度に画素数を低減することである。
【００１８】
１／３rdだけ垂直解像度を減少することでフレームレートが増加するケースがここで説明される。ここで図６を参照して、異なるリードアウトシーケンスをもつ図３で示されたのと同じイメージセンサ１００である。ラインは、ｌｉｎｅ１，ｌｉｎｅ２及びｌｉｎｅ３としてラベル付けされる。このラベリングは、イメージセンサ全体の３ライン毎に繰り返される。フォトダイオード１２０からのリードアウトチャージのプロセスは、ライン１及びライン３で始まり、電荷はＶＣＣＤ１３０に転送され、ＶＣＣＤ１３０は、ライン１及び３からの２つのチャージパケットがＶＣＣＤ１３０で互いに合計されるようにクロックされる。なお、ライン２のフォトダイオードは、ＶＣＣＤ１３０に転送されない。これらは、ビデオモードで決してリードアウトされない。ライン２のフォトダイオードで収集される電荷は、垂直方向のオーバフロードレインからはみでる。
【００１９】
ここで、イメージセンサ１００は、図７に示される状態にある。色を含む２つの行は、互いに加算される。ＶＣＣＤ１３０におけるそれぞれのチャージパケットは、ラベル２Ａ、２Ｂ、２Ｃ及び２Ｄにより示されるように、２つのフォトダイオード１２０の合計された電荷を含む。全てのフォトダイオードは、電気的シャッターの露光制御がこのビデオモードで可能であるように、同時にリードアウトされる。イメージセンサ１００が図７に示される状態にあるとき、合計されるチャージパケットは、通常のプログレッシブスキャンシーケンスでＶＣＣＤ１３０からリードアウトされる。唯一のフィールドが読み出される必要があり、ＶＣＣＤ１３０は、図３及び図４で示されるフル解像度のケースとして１／３rdのライン数を含む。これは、ファクタ３でフレームレートをスピードアップする。
【００２０】
図８は、チャージパケットクロッキングの詳細を示している。図８は、色Ａ及びＢの画素を含む列のＶＣＣＤ１３０の中央の下の断面図である。ラベルＡ又はＢは、チャージパケットの色を識別子、スクリプト符号は、チャージパケットがどのラインから生じているかを識別する。ラベルＴ０からＴ１１は、電荷転送のクロッキングシーケンスのタイムステップを記録する。ゲートＶ１からＶ６は、図９で示される電圧でクロックされる。電圧ＶＬは、典型的に−７Ｖ〜−９Ｖであり、ＶＭは、−２Ｖ〜＋２Ｖのレンジに典型的にある。ＶＨは、フォトダイオードとＶＣＣＤとの間の転送ゲートにターンする電圧レベルであり、＋７Ｖよりも典型的に大きい。タイムステップＴ２で、制御ゲートＶ２及びＶ６は、それら高い電圧にパルスされ、フォトダイオードとＶＣＣＤとの間で転送ゲートをオンにする。これにより、ライン１及び３のフォトダイオードからＶＣＣＤへの電荷転送を生じさせる。タイムステップＴ３及びＴ４は、ＶＣＣＤにおける同じ色のチャージパケットを合計する。
【００２１】
図１０は、色Ａ及びＢの画素を含む列のＶＣＣＤ１３０の中央の下にある図８と同じ断面を示す。図１０のタイムステップＴ０は、図８に示される電荷合計プロセスの結果である。図１０のタイムステップＴ１からＴ６は、水平方向のＣＤＤへの１つの電荷の行を転送するための６相クロッキングシーケンスを示す。図１０のそれぞれのタイムステップでのゲート制御電圧Ｖ１からＶ６は、図１１に示される。
【００２２】
このように、本発明は、ファクタ３でフレームレートを増加するために２つのチャージパケットのラインをどのように合計すべきかを開示している。２つのラインペアを合計することで、２３０４ラインをもつイメージセンサが７６８ラインに解像度に関して低減されるとしても（ＸＶＧＡ解像度）、画像３０２７×７６８の画素をリードアウトするために１／３０秒よりも長い時間を要する。高速な画像の読み出しに対するソリューションは、１／２だけ水平の解像度を低減するため、ＨＣＣＤにおけるチャージパケットを合計することである。
【００２３】
図１２を参照して、公知の従来のＨＣＣＤが示されている。それは、列当たり４つの制御ゲートを利用する擬似２相ＣＣＤである。それぞれの２つのゲートＨ１，Ｈ２及びＨ３のペアは、２つのゲートのうちの１つの下で、チャネルポテンシャル・インプラントアジャストメント３８０と互いに結線される。チャネルポテンシャル・インプラントアジャストメント３８０は、ＨＣＣＤにおける電荷転送の方向を制御する。電荷は、ＨＣＣＤのＨ２ゲートの下で、一度にＶＣＣＤの１ラインから転送される。図１２は、図１から色Ａ及びＣを含むラインからのチャージパケットの存在を示す。チャージパケットは、図１３のクロック信号を印加することで、タイムステップＴ０，Ｔ１及びＴ２でＨＣＣＤを通して１行でシリアルに進められる。
【００２４】
米国特許第６，４６２，７７９号は、ＨＣＣＤクロックサイクルの全体の数を半分に低減するため、ＨＣＣＤにおける２つの画素を合計する方向を提供する。これは、図１４に示されている。この方法は、全ての画素がモノクロイメージセンサについて１つの色であるリニア又はエリアイメージセンサについて設計される。図２の２×２カラーパターンを採用する２次元アレイでは、それぞれのラインは１を超える色を有する。したがって、図１４では、色Ａ及びＣを含むラインがＨＣＣＤに転送され、図１５のタイミングでクロックされるとき、色Ａ及びＣが互いに加算される。それは、画像における色情報を破壊する。
【００２５】
図１６に示される本発明は、ＨＣＣＤにおける画素を合計するとき、色の混合を防止する方法が提供される。フォトダイオード４３０からのチャージパケットは、先に記載されたような、２ライン合計３×垂直解像度の低減を使用して、ＶＣＣＤ４２０に転送され垂直方向に合計される。２ラインの合計の結果は、図１６に示される。画素アレイの下に配置される第一のＨＣＣＤ４００及び第二のＨＣＣＤ４１０が存在する。第一のＨＣＣＤ４００から第二のＨＣＣＤ４１０にチャージパケットの半分を転送するため、１列おきに転送チャネル４６０が存在する。更なる処理のため、チャージパケットを電圧に変換するため、それぞれＨＣＣＤの終わりで出力増幅器４４０及び４５０が存在する。
【００２６】
図１７から図２０は、ＨＣＣＤを通して１ラインをリードアウトするため電荷転送シーケンスを示している。はじめに、図１７では、色Ｂ及びＤを含む１ラインは、図１８に示されるように第一のＨＣＣＤ４００に転送される。ＨＣＣＤにおけるチャージパケットは、チャージパケットが生じた列に対応する色及びサブスクリプトに対応する文字でラベル付けされる。図１９では、偶数番号の列からのチャージパケットは、転送ゲート４６０を通して、第二のＨＣＣＤ４１０に通過される。図２０では、第二のＨＣＣＤ４１０におけるチャージパケットは、第一のＨＣＣＤ４００におけるチャージパケットと揃えるために、１列だけ進められる。それぞれＨＣＣＤをリードアウトするために必要とされるクロックサイクルの数は、ＨＣＣＤにおける列の数の半分に等しい。第二のＨＣＣＤ４１０の追加は、リードアウトタイムを半分に減少させる。３×の垂直方向速度の増加と結合されて、全体のアレイの全体のリードアウト時間は、ここで６×だけ低減される。６×速度増加は、毎秒３０フレームのビデオ動作について十分ではない。しかし、それぞれのＨＣＣＤは、唯一のカラータイプを含み、したがって水平方向の合計動作は色を混合することなしに可能である。
【００２７】
２つのチャージパケットは、図２１及び図２２に示されるように、それぞれのＨＣＣＤ４００及び４１０に水平に互いに合計される。合計は、異なる色のチャージパケットを混合することなしに行われる。２つの画素の合計は、別のファクタ２により、それぞれのＨＣＣＤ４００及び４１０のリードアウトのため、チャージパケットの数を低減する。この２つの画素の合計は、ハーフ解像度のクロッキングシーケンスとして定義される。このＨＣＣＤ設計は、ファクタ４の全体の速度改善を提供する。先に記載された、３×の垂直解像度低減のライン合計と結合されて、ビデオモードについてフレームレートにおける１２倍の増加が提供される。それは、毎秒３０フレームのフレームレートでの１０２４×７６８ＸＶＧＡビデオ画像のイメージリードアウトを可能にするために十分である。
【００２８】
図２３は、ＨＣＣＤ構造を更に詳細に示している。ｐ型ウェル又は基板５４０におけるｎ型埋め込みチャネルＣＣＤ５２０のトップに製造される第一のＨＣＣＤ４００及び第二のＨＣＣＤ４１０が存在する。ｐ型チャネルポテンシャル・アジャストメントバリアインプラント５３０は、第一及び第二のＨＣＣＤにおける電荷転送の方向を制御するために存在する。図２３の上部は、第一のＨＣＣＤ４００を通した側面の断面Ｋ−Ｍを示す。４つの結線が存在し、これらは、制御電圧をＨＣＣＤゲートＨ１からＨ４に供給する。更なる結線ＴＧは、２つのチャネル間の転送ゲートを制御する。ゲート電極は、典型的に、限定されるものではないが、少なくとも２つのレベルからなるポリシリコン材料である。第三のレベルのポリシリコンは、使用される製造プロセスが第一及び第二のレベルのポリシリコンが使用されるのを可能にしない場合に転送ゲートのために使用される。転送ゲート領域の埋め込みチャネルにおけるインプラント及び僅かに変更されたゲート電圧を慎重に使用することで、転送ゲートは全体的に省略される。転送ゲートの正確な構造は、本発明の機能にとって重要ではない。
【００２９】
フル解像度のリードアウトの図２３のＨＣＣＤに印加されるクロック電圧は、図２４に示される。ＨＣＣＤについて設定される典型的な電圧は、ＶＨＨ＝＋３Ｖ，ＶＨＭ＝０Ｖ，及びＶＨＬ＝−３Ｌである。タイムＴ３で転送ゲートはオンし、第一のＨＣＣＤ４００における全てのゲートがオフになる（ＶＨＬ状態）。転送ゲートＴＧと揃えられる列におけるチャージパケットは、転送ゲートＴＧにわたり第一のＨＣＣＤ４００に流れ、次いで第二のＨＣＣＤ４１０に流れる。転送ゲートＴＧと揃えられない他の列におけるチャージパケットは、第一のＨＣＣＤ４００に残されたままである。
【００３０】
以下は、スチル写真のためにフル解像度モードでのＨＣＣＤのリードアウトを説明する。図２６は、第一のＨＣＣＤ４００の電荷転送シーケンスを示し、図２７は、第二のＨＣＣＤ４１０の電荷転送シーケンスを示す。チャージパケットのカラーに対応する文字Ａ，Ｂ，Ｃ又はＤは、チャージパケットを識別する。チャージパケットラベルのスクリプトは、チャージパケットの列数に対応する。それぞれのタイムステップＴ０，Ｔ１及びＴ２のクロック電圧は、図２４に示される。ＨＣＣＤは、２つの電圧ＶＨＭとＶＨＬとの間の２相ＣＣＤとしてクロックされる。転送ゲートＴＧは、２つのＨＣＣＤの間の電荷の混合を防止するためにオフ状態（ＶＨＬ）に保持される。
【００３１】
ビデオモードでは、２つのチャージパケットは、第一のＨＣＣＤ４００について図２８に示され、第二のＨＣＣＤ４１０について図２９に示されるように、互いに合計される。なお、第一のＨＣＣＤ４００は、色Ｂの画素からチャージパケットを含み、第二のＨＣＣＤ４１０は、色Ｄの画素からチャージパケットを含む。図２５は、ゲート電圧クロッキングシーケンスを示す。図２５のタイムスタンプＴ０，Ｔ１及びＴ２は、図２８及び図２９に例示されるタイムスタンプに対応する。ゲートＨ１及びＨ４は、クロッキングシーケンスＴ０，Ｔ１及びＴ２の間に一定値で保持される。Ｈ１及びＨ４の何れかのサイドのゲートは、相補的な方式でクロックされる。チャージパケットは、図２６及び図２７のフル解像度のリードアウトモードに比較したとき、このハーフ解像度のクロッキングシーケンスにおけるそれぞれのクロックサイクルについての２倍の距離を移動する。
【００３２】
互いに合計された大量のフォトダイオードの電荷のため、ブルーミングを引き起こすＶＣＣＤ又はＨＣＣＤにおける余りに多くの電荷の可能性が存在する。ＶＣＣＤ及びＨＣＣＤは、容易に過剰に満たされる。イメージセンサ基板に印加される電圧は垂直方向のオーバフローのドレインタイプのフォトダイオードにおける電荷の量を規制することが広く知られている。この電圧は、ＶＣＣＤ又はＨＣＣＤを過剰に満たすのを防止するためのレベルにフォトダイオードのチャージキャパシティを低減するためにシンプルに調節される。このことは、画素を互いに合計することなしに、通常使用されるのと正確に同じ手順である。
【００３３】
図３０は、先に記載されたような、ビデオ及び高解像度の静止画写真を可能にするイメージセンサ１００を含む電子カメラ６１０を示す。ビデオモード６７では、全ての画素の６７パーセントがサンプリングされる。
【００３４】
ＶＣＣＤチャージキャパシティは、ＶＣＣＤゲートクロック電圧の振幅により制御される。本発明はＨＣＣＤにおける電荷を合計するので、ＶＣＣＤは、出力増幅器でフル信号を生成するため、フルチャージパケットを含む必要がない。ＨＣＣＤが互いに２つのチャージパケットを合計する場合、ＶＣＣＤクロック電圧の振幅を下げることで、ＶＣＣＤのチャージキャパシティはファクタ２で低減される。ＶＣＣＤクロック電圧を低下させる利点は、ビデオモードで電力消費量が低減されることである。電力消費量は、平方される電圧につれて変動する。したがって、カメラがスチル写真モードで動作する場合に、カメラはＶＣＣＤクロック電圧を増加させ、カメラがビデオモードで動作している場合にＶＣＣＤクロック電圧を減少させる。
【図面の簡単な説明】
【００３５】
【図１】従来のイメージセンサを示す図である。
【図２】イメージセンサの典型的なカラーフィルタアレイを示す図である。
【図３】本発明の２フィールドインタレースイメージセンサの第一のフィールドを読み出すための電荷のフローを説明する図である。
【図４】本発明の２フィールドインタレースイメージセンサの第二のフィールドを読み出すための電荷のフローを説明する図である。
【図５】ＶＣＣＤを含む本発明の画素の詳細な図である。
【図６】本発明のイメージセンサのそれぞれ３つのラインのうちの互いの２つの合計のための電荷の流れを説明する図である。
【図７】ＨＣＣＤに向けてのプログレッシブスキャン方式において合計される電荷のフローを説明する図である。
【図８】図６で例示される電荷の合計動作のためのクロッキングシーケンスの様々なタイムステップでＶＣＣＤのチャネルポテンシャルの図を含む図６のＶＣＣＤの側面図である。
【図９】図８のそれぞれのタイムステップでのＶＣＣＤゲート電圧である。
【図１０】図７で例示されるＨＣＣＤに向けての合計される電荷の伝達のためのクロックシーケンスの様々なタイムステップでのＶＣＣＤのチャネルポテンシャル図を含む図７のＶＣＣＤの側面図である。
【図１１】図１０のそれぞれのタイムステップでのＶＣＣＤゲート電圧である。
【図１２】擬似２相のＨＣＣＤにおける電荷伝達のためのクロッキングシーケンスの様々なタイムステップでのチャネルポテンシャル図を含む従来技術のＨＣＣＤの側面図である。
【図１３】図１２のタイミング図である。
【図１４】擬似２相２倍速ＨＣＣＤにおける電荷伝達のためのクロッキングシーケンスの各種のタイムステップでのチャネルポテンシャル図を含む従来技術のＨＣＣＤの側面図である。
【図１５】図１４のタイミング図である。
【図１６】合計されたチャージパケット及びデュアル出力ＨＣＣＤを含むＶＣＣＤを含む本発明のイメージセンサである。
【図１７】合計されたチャージパケットの第一のＨＣＣＤへの伝達を説明する本発明のイメージセンサを示す図である。
【図１８】第一のＨＣＣＤから合計されたチャージパケットの第二のＨＣＣＤへの半分の伝達を説明する本発明のイメージセンサを示す図である。
【図１９】第二のＨＣＣＤにおける電荷を第一のＨＣＣＤと揃えるため、合計されたチャージパケットの第二のＨＣＣＤへの伝達を説明する本発明のイメージセンサを示す図である。
【図２０】水平方向のチャージパケットの合計なしに、出力増幅器に向けての第一及び第二のＨＣＣＤにおける電荷の伝達を説明する本発明のイメージセンサを示す図である。
【図２１】図２０のチャージパケットの水平方向の合計のプロセスを説明する本発明のイメージセンサを示す図である。
【図２２】図２０のチャージパケットの水平方向の合計の結果を説明する本発明のイメージセンサを示す図である。
【図２３】ＨＣＣＤの詳細な概観図である。
【図２４】図２３のＨＣＣＤのフル解像度のリードアウトについてのタイミングチャートである。
【図２５】図２３及び図２０のＨＣＣＤの水平方向の合計されたリードアウトについてのタイミングチャートである。
【図２６】フル水平解像度のリードアウトについて電荷伝達のタイムステップシーケンスを説明するチャネルポテンシャル図を含む図２３の断面Ｋ−Ｍの側面図である。
【図２７】フル水平解像度のリードアウトについて電荷伝達のタイムステップシーケンスを説明するチャネルポテンシャル図を含む図２３の断面Ｒ−Ｓの側面図である。
【図２８】ハーフ水平解像度の２倍速リードアウトについて電荷伝達のタイムステップシーケンスを説明するチャネルポテンシャル図を含む図２３の断面Ｋ−Ｍの側面図である。
【図２９】ハーフ水平解像度の２倍速リードアウトについて電荷伝達のタイムステップシーケンスを説明するチャネルポテンシャル図を含む図２３の断面Ｒ−Ｓの側面図である。
【図３０】本発明のイメージセンサの典型的な商業的な実施の形態を説明するカメラである。
【符号の説明】
【００３６】
１０：電荷結合素子（ＣＣＤ）イメージセンサ
２０：フォトダイオード
３０：垂直ＣＣＤ（ＶＣＣＤ）
４０：水平ＣＣＤ（ＨＣＣＤ）
５０：出力増幅器
１００：イメージセンサ
１２０：フォトダイオード
１３０：垂直ＣＣＤ（ＶＣＣＤ）
１３２：制御ゲート電極
１３４：制御ゲート電極
３８０：チャネルポテンシャル・インプラントアジャストメント
４００：第一の水平ＣＣＤ（ＨＣＣＤ）
４１０：第二の水平ＣＣＤ（ＨＣＣＤ）
４２０：垂直ＣＣＤ（ＶＣＣＤ）
４３０：フォトダイオード
４４０：出力増幅器
４５０：出力増幅器
４６０：転送チャネル／ゲート
５２０：ｎ型埋め込みチャネルＣＣＤ
５３０：ｐ型チャネルポテンシャルアジャストメントバリアインプラント
５４０：ｐ型ウェル又は基板
６１０：電子カメラ
【図１】
2008512052.tif 000003
【図２】
2008512052.tif 000004
【図３】
2008512052.tif 000005
【図４】
2008512052.tif 000006
【図５】
2008512052.tif 000007
【図６】
2008512052.tif 000008
【図７】
2008512052.tif 000009
【図８】
2008512052.tif 000010
【図９】
2008512052.tif 000011
【図１０】
2008512052.tif 000012
【図１１】
2008512052.tif 000013
【図１２】
2008512052.tif 000014
【図１３】
2008512052.tif 000015
【図１４】
2008512052.tif 000016
【図１５】
2008512052.tif 000017
【図１６】
2008512052.tif 000018
【図１７】
2008512052.tif 000019
【図１８】
2008512052.tif 000020
【図１９】
2008512052.tif 000021
【図２０】
2008512052.tif 000022
【図２１】
2008512052.tif 000023
【図２２】
2008512052.tif 000024
【図２３】
2008512052.tif 000025
【図２４】
2008512052.tif 000026
【図２５】
2008512052.tif 000027
【図２６】
2008512052.tif 000028
【図２７】
2008512052.tif 000029
【図２８】
2008512052.tif 000030
【図２９】
2008512052.tif 000031
【図３０】
2008512052.tif 000032
【国際調査報告】
2008512052.tif 000033
2008512052.tif 000034
2008512052.tif 000035