(57)【要約】【課題】画素信号と比較される基準電圧として用いられるランプ波の線形性を向上させる。【解決手段】コンデンサＣ１はオペアンプＰＡ１の出力端子と反転入力端子との間に接続され、コンデンサＣ１には非線形容量ＣＡ１、ＣＢ１が設けられ、非線形容量ＣＡ１、ＣＢ１は極性が互いに逆になるように並列に接続されている。【選択図】図３
2015008348.tif 000002
【特許請求の範囲】
【請求項１】
光電変換した電荷を蓄積する画素がマトリックス状に配置された画素アレイ部と、
コンデンサの端子間電圧に基づいて基準電圧を発生する基準電圧発生回路と、
前記画素から読み出された画素信号と前記基準電圧との比較結果に基づいて前記画素信号のＡＤ変換値を算出するカラムＡＤＣ回路とを備え、
前記コンデンサは、
第１の非線形容量と、
前記第１の非線形容量と極性が逆になるように前記第１の非線形容量に並列接続された第２の非線形容量とを備えることを特徴とする固体撮像装置。
【請求項２】
前記基準電圧発生回路は、
オペアンプと、
前記オペアンプの反転入力端子に接続された定電流源とを備え、
前記第１の非線形容量は前記オペアンプの出力端子と反転入力端子との間に接続され、前記第２の非線形容量は、前記第１の非線形容量と極性が逆になるように前記オペアンプの出力端子と反転入力端子との間に接続されていることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記コンデンサのＣＶ特性の平坦性が向上するように前記第１の非線形容量および前記第２の非線形容量の容量値が設定されることを特徴とする請求項１または２に記載の固体撮像装置。
【請求項４】
前記第１の非線形容量および前記第２の非線形容量の少なくとも一方は可変容量であることを特徴とする請求項１から３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記可変容量は、
複数の非可変容量と、
前記複数の非可変容量の中から選択された非可変容量を切り離すスイッチとを備えることを特徴とする請求項４に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置では、画素から読み出された画素信号をＡＤ変換するために、画素信号と比較される基準電圧としてランプ波が用いられる。画素信号とそのＡＤ変換値との線形性を確保するには、ランプ波の線形性を確保する必要がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−７７１７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一つの実施形態は、画素信号と比較される基準信号として用いられるランプ波の線形性を向上させることが可能な固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一つの実施形態によれば、画素アレイ部と、基準電圧発生回路と、カラムＡＤＣ回路とが設けられている。画素アレイ部は、光電変換した電荷を蓄積する画素がマトリックス状に配置されている。基準電圧発生回路は、コンデンサの端子間電圧に基づいて基準電圧を発生する。カラムＡＤＣ回路は、前記画素から読み出された画素信号と前記基準電圧との比較結果に基づいて前記画素信号のＡＤ変換値を算出する。前記コンデンサは、第１の非線形容量と第２の非線形容量とが設けられている。第２の非線形容量は、前記第１の非線形容量と極性が逆になるように前記第１の非線形容量に並列接続されている。
【図面の簡単な説明】
【０００６】
【図１】図１は、第１の実施形態に係る固体撮像装置の概略構成を示すブロック図である。
【図２】図２は、図１の固体撮像装置の画素の構成例を示す回路図である。
【図３】図３は、図１の基準電圧発生回路およびカラムＡＤＣ回路の構成例を示す回路図である。
【図４】図４は、図１の画素の読み出し動作時の各部の電圧波形を示すタイミングチャートである。
【図５】図５（ａ）は、図３の各非線形容量の個々のＣＶ特性を示す図、図５（ｂ）は、図３の各非線形容量の合成後のＣＶ特性を示す図、図５（ｃ）は、図３の非線形容量の合成前後における基準電圧ＶＲＥＦの波形を比較して示す図、図５（ｄ）は、図３の非線形容量の合成前後におけるカウント値を比較して示す図である。
【図６】図６（ａ）は、図３の非線形容量ＣＡ１の容量値の切り替え方法の一例を示す回路図、図６（ｂ）は、図３の非線形容量ＣＡ１の容量値の切り替え方法のその他の例を示す回路図、図６（ｃ）は、図３の非線形容量ＣＡ１の容量値の切り替え方法のさらにその他の例を示す回路図である。
【図７】図７は、図３のコンデンサの構成例を示す断面図である。
【図８】図８は、第２の実施形態に係る固体撮像装置が適用されたデジタルカメラの概略構成を示すブロック図である。
【発明を実施するための形態】
【０００７】
以下に添付図面を参照して、実施形態に係る固体撮像装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。
【０００８】
（第１実施形態）
図１は、第１の実施形態に係る固体撮像装置の概略構成を示すブロック図である。
図１において、固体撮像装置には、画素アレイ部１が設けられている。画素アレイ部１には、光電変換した電荷を蓄積する画素ＰＣがロウ方向ＲＤおよびカラム方向ＣＤにｍ（ｍは正の整数）行×ｎ（ｎは正の整数）列分だけマトリックス状に配置されている。また、この画素アレイ部１において、ロウ方向ＲＤには画素ＰＣの読み出し制御を行う水平制御線Ｈｌｉｎが設けられ、カラム方向ＣＤには画素ＰＣから読み出された信号を伝送する垂直信号線Ｖｌｉｎが設けられている。
【０００９】
また、固体撮像装置には、読み出し対象となる画素ＰＣを垂直方向に走査する垂直走査回路２、画素ＰＣとの間でソースフォロア動作を行うことにより、画素ＰＣから垂直信号線Ｖｌｉｎにカラムごとに画素信号を読み出す負荷回路３、各画素ＰＣの信号成分をＣＤＳにてカラムごとに検出するカラムＡＤＣ回路４、読み出し対象となる画素ＰＣを水平方向に走査する水平走査回路５、カラムＡＤＣ回路４に基準電圧ＶＲＥＦを出力する基準電圧発生回路６および各画素ＰＣの読み出しや蓄積のタイミングを制御するタイミング制御回路７が設けられている。なお、基準電圧ＶＲＥＦはランプ波を用いることができる。
【００１０】
そして、垂直走査回路２にて画素ＰＣが垂直方向に走査されることで、ロウ方向ＲＤに画素ＰＣが選択される。そして、負荷回路３において、その画素ＰＣとの間でソースフォロア動作が行われることにより、画素ＰＣから読み出された画素信号が垂直信号線Ｖｌｉｎを介して伝送され、カラムＡＤＣ回路４に送られる。また、基準電圧発生回路６において、基準電圧ＶＲＥＦとしてランプ波が設定され、カラムＡＤＣ回路４に送られる。そして、カラムＡＤＣ回路４において、画素ＰＣから読み出された信号レベルとリセットレベルがランプ波のレベルに一致するまでクロックのカウント動作が行われ、その時の信号レベルとリセットレベルとの差分がとられることで各画素ＰＣの信号成分がＣＤＳにて検出され、出力信号Ｓ１として出力される。
【００１１】
図２は、図１の固体撮像装置の画素の構成例を示す回路図である。
図２において、各画素ＰＣには、フォトダイオードＰＤ、行選択トランジスタＴａ、増幅トランジスタＴｂ、リセットトランジスタＴｒおよび読み出しトランジスタＴｄが設けられている。また、増幅トランジスタＴｂとリセットトランジスタＴｒと読み出しトランジスタＴｄとの接続点には検出ノードとしてフローティングディフュージョンＦＤが形成されている。
【００１２】
そして、画素ＰＣにおいて、読み出しトランジスタＴｄのソースは、フォトダイオードＰＤに接続され、読み出しトランジスタＴｄのゲートには、読み出し信号ΦＤが入力される。また、リセットトランジスタＴｒのソースは、読み出しトランジスタＴｄのドレインに接続され、リセットトランジスタＴｒのゲートには、リセット信号ΦＲが入力され、リセットトランジスタＴｒのドレインは、電源電位ＶＤＤに接続されている。また、行選択トランジスタＴａのゲートには、行選択信号ΦＡが入力され、行選択トランジスタＴａのドレインは、電源電位ＶＤＤに接続されている。また、増幅トランジスタＴｂのソースは、垂直信号線Ｖｌｉｎに接続され、増幅トランジスタＴｂのゲートは、読み出しトランジスタＴｄのドレインに接続され、増幅トランジスタＴｂのドレインは、行選択トランジスタＴａのソースに接続されている。なお、図１の水平制御線Ｈｌｉｎは、読み出し信号ΦＤ、リセット信号ΦＲおよび行選択信号ΦＡをロウごとに画素ＰＣに伝送することができる。図１の負荷回路３には定電流源ＧＡ１がカラムごとに設けられ、定電流源ＧＡ１は垂直信号線Ｖｌｉｎに接続されている。
【００１３】
図３は、図１の基準電圧発生回路およびカラムＡＤＣ回路の構成例を示す回路図である。
【００１４】
図３において、基準電圧発生回路６には、オペアンプＰＡ１、コンデンサＣ１、スイッチＷ１、定電流源ＧＡ２および基準電源ＶＲが設けられている。コンデンサＣ１には非線形容量ＣＡ１、ＣＢ１が設けられている。非線形容量ＣＡ１、ＣＢ１は極性が互いに逆になるように並列に接続されている。すなわち、非線形容量ＣＡ１の正極が非線形容量ＣＢ１の負極に接続され、非線形容量ＣＡ１の負極が非線形容量ＣＢ１の正極に接続されている。
【００１５】
コンデンサＣ１はオペアンプＰＡ１の出力端子と反転入力端子との間に接続されている。スイッチＷ１はコンデンサＣ１に並列に接続されている。オペアンプＰＡ１の反転入力端子には定電流源ＧＡ２が接続されている。オペアンプＰＡ１の非反転入力端子には基準電源ＶＲが接続されている。
【００１６】
そして、スイッチＷ１がオフすると、定電流源ＧＡ２から電流が非線形容量ＣＡ１、ＣＢ１に流れ込み、コンデンサＣ１の端子間電圧が上昇する。そして、コンデンサＣ１の端子間電圧に応じた基準電圧ＶＲＥＦがオペアンプＰＡ１から出力される。ここで、コンデンサＣ１の端子間電圧は、定電流源ＧＡ２からコンデンサＣ１に流れ込んだ電流の積分で与えることができるため、基準電圧ＶＲＥＦとしてランプ波を得ることができる。また、スイッチＷ１をオンすることにより、コンデンサＣ１の端子間電圧をゼロにすることができ、オペアンプＰＡ１の出力をリセットすることができる。
【００１７】
一方、カラムＡＤＣ回路４には、比較回路ＣＰ１〜ＣＰｎおよびカウンタＣＴ１〜ＣＴｎがカラムごとに設けられている。そして、比較回路ＣＰ１〜ＣＰｎは、第１列目〜第ｎ列目の画素ＰＣ１〜ＰＣｎにそれぞれ接続されている。比較回路ＣＰ１には、コンデンサＣ２、Ｃ３、コンパレータＰＡ２、スイッチＷ２、Ｗ３およびインバータＶが設けられている。
【００１８】
そして、コンパレータＰＡ２の反転入力端子にはコンデンサＣ２を介して垂直信号線Ｖｌｉｎが接続され、コンパレータＰＡ２の非反転入力端子にはオペアンプＰＡ１の出力端子が接続されている。コンパレータＰＡ２の反転入力端子と出力端子との間にはスイッチＷ２が接続されている。インバータＶの入力端子にはコンデンサＣ３を介してコンパレータＰＡ２の出力端子が接続され、インバータＶの出力端子にはカウンタＣＴ１が接続されている。インバータＶの反転入力端子と出力端子との間にはスイッチＷ３が接続されている。
【００１９】
図４は、図１の画素の読み出し動作時の各部の電圧波形を示すタイミングチャートである。
【００２０】
図４において、行選択信号ΦＡがロウレベルの場合、行選択トランジスタＴａがオフ状態となりソースフォロワ動作しないため、垂直信号線Ｖｌｉｎに信号は出力されない。この時、読み出し信号ΦＤとリセット信号ΦＲがハイレベルになると、読み出しトランジスタＴｄがオンし、フォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに排出される。そして、リセットトランジスタＴｒを介して電源電位ＶＤＤに排出される。
【００２１】
フォトダイオードＰＤに蓄積されていた電荷が電源電位ＶＤＤに排出された後、読み出し信号ΦＤがロウレベルになると、フォトダイオードＰＤでは、有効な信号電荷の蓄積が開始される。
【００２２】
次に、リセット信号ΦＲが立ち上がると、リセットトランジスタＴｒがオンし、フローティングディフュージョンＦＤにリーク電流などで発生した余分な電荷がリセットされる。
【００２３】
そして、行選択信号ΦＡがハイレベルになると、画素ＰＣの行選択トランジスタＴａがオンし、増幅トランジスタＴｂのドレインに電源電位ＶＤＤが印加されることで、増幅トランジスタＴｂと定電流源ＧＡ１とでソースフォロアが構成される。そして、フローティングディフュージョンＦＤのリセットレベルＲＬに応じた電圧が増幅トランジスタＴｂのゲートにかかる。ここで、増幅トランジスタＴｂと定電流源ＧＡ１とでソースフォロアが構成されているので、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従し、リセットレベルＲＬの画素信号Ｖｓｉｇが垂直信号線Ｖｌｉｎを介してカラムＡＤＣ回路４に出力される。
【００２４】
そして、リセットレベルＲＬの画素信号Ｖｓｉｇが垂直信号線Ｖｌｉｎに出力されている時に、リセットパルスφＣがスイッチＷ２に印加され、スイッチＷ２がオンすると、コンパレータＰＡ２の反転入力端子の入力電圧が出力電圧ＰＯでクランプされ、動作点が設定される。この時、垂直信号線Ｖｌｉｎからの画素信号Ｖｓｉｇとの差分電圧に応じた電荷がコンデンサＣ２に保持され、コンパレータＰＡ２の入力電圧がゼロ設定される。また、リセットパルスφＣがスイッチＷ３に印加され、スイッチＷ３がオンすると、インバータＶの入力端子の入力電圧が出力電圧でクランプされ、動作点が設定される。この時、インバータＶからの出力信号との差分電圧に応じた電荷がコンデンサＣ３に保持され、インバータＶの入力電圧がゼロ設定される。
【００２５】
スイッチＷ２、Ｗ３がオフした後、リセットレベルＲＬの画素信号ＶｓｉｇがコンデンサＣ２を介してコンパレータＰＡ２に入力された状態で、基準電圧ＶＲＥＦとしてランプ波が与えられ、リセットレベルＲＬの画素信号Ｖｓｉｇと基準電圧ＶＲＥＦとが比較される。そして、コンパレータＰＡ２の出力電圧ＰＯはインバータＶにて反転された後、カウンタＣＴ１に入力される。
【００２６】
そして、カウンタＣＴ１において、リセットレベルＲＬの画素信号Ｖｓｉｇが基準電圧ＶＲＥＦのレベルと一致するまでダウンカウントされることで、リセットレベルＲＬの画素信号Ｖｓｉｇがデジタル値ＤＲに変換され保持される。
【００２７】
次に、読み出し信号ΦＤが立ち上がると、読み出しトランジスタＴｄがオンし、フォトダイオードＰＤに蓄積されていた電荷がフローティングディフュージョンＦＤに転送され、フローティングディフュージョンＦＤの信号レベルＳＬに応じた電圧が増幅トランジスタＴｂのゲートにかかる。ここで、増幅トランジスタＴｂと定電流源ＧＡ１とでソースフォロアが構成されているので、増幅トランジスタＴｂのゲートに印加された電圧に垂直信号線Ｖｌｉｎの電圧が追従し、信号レベルＳＬの画素信号Ｖｓｉｇが垂直信号線Ｖｌｉｎを介してカラムＡＤＣ回路４に出力される。
【００２８】
そして、カラムＡＤＣ回路４において、信号レベルＳＬの画素信号ＶｓｉｇがコンデンサＣ２を介してコンパレータＰＡ２に入力された状態で、基準電圧ＶＲＥＦとしてランプ波が与えられ、信号レベルＳＬの画素信号Ｖｓｉｇと基準電圧ＶＲＥＦとが比較される。そして、コンパレータＰＡ２の出力電圧ＰＯはインバータＶにて反転された後、カウンタＣＴ１に入力される。
【００２９】
そして、カウンタＣＴ１において、信号レベルＳＬの画素信号Ｖｓｉｇが基準電圧ＶＲＥＦのレベルと一致するまで今度はアップカウントされることで、信号レベルＳＬの画素信号Ｖｓｉｇがデジタル値ＤＳに変換される。そして、リセットレベルＲＬの画素信号Ｖｓｉｇと信号レベルＳＬの画素信号Ｖｓｉｇとの差分ＤＲ−ＤＳがカウンタＣＴ１に保持され、出力信号Ｓ１として出力される。
【００３０】
ここで、極性が互いに逆になるように並列に接続された非線形容量ＣＡ１、ＣＢ１にてコンデンサＣ１を構成することにより、コンデンサＣ１のＣＶ特性の平坦性を向上させることができる。このため、画素信号Ｖｓｉｇと比較されるランプ波の線形性を向上させることができ、カウンタＣＴ１のＡＤ変換特性の線形性を向上させることが可能となる。
【００３１】
図５（ａ）は、図３の各非線形容量の個々のＣＶ特性を示す図、図５（ｂ）は、図３の各非線形容量の合成後のＣＶ特性を示す図、図５（ｃ）は、図３の非線形容量の合成前後における基準電圧ＶＲＥＦの波形を比較して示す図、図５（ｄ）は、図３の非線形容量の合成前後におけるカウント値を比較して示す図である。
【００３２】
図５（ａ）において、非線形容量ＣＡ１はＣＶ特性Ｆ１を持ち、その端子間電圧の上昇に応じて容量値が上昇する。このため、非線形容量ＣＡ１だけでコンデンサＣ１を構成すると、図５（ｃ）に示すように、基準電圧ＶＲＥＦはＶＴ特性Ｖ１を持ち、基準電圧ＶＲＥＦの線形性が低下する。このため、図５（ｄ）に示すように、カウンタＣＴ１はＡＤ変換特性Ｄ１を持ち、カウンタＣＴ１にて生成されるデジタル値ＤＲ、ＤＳの線形性が低下する。
【００３３】
一方、図５（ａ）において、非線形容量ＣＢ１はＣＶ特性Ｆ２を持ち、その端子間電圧の上昇に応じて容量値が下降する。このため、極性が互いに逆になるように並列に接続された非線形容量ＣＡ１、ＣＢ１にてコンデンサＣ１を構成することにより、図５（ｂ）に示すように、コンデンサＣ１にＣＶ特性Ｆ３を持たせることができ、コンデンサＣ１のＣＶ特性の平坦性を向上させることができる。この結果、図５（ｃ）に示すように、基準電圧ＶＲＥＦにＶＴ特性Ｖ３を持たせることができ、基準電圧ＶＲＥＦの線形性を向上させることができる。従って、図５（ｄ）に示すように、カウンタＣＴ１にＡＤ変換特性Ｄ３を持たせることができ、カウンタＣＴ１にて生成されるデジタル値ＤＲ、ＤＳの線形性を向上させることができる。
【００３４】
なお、各非線形容量ＣＡ１、ＣＢ１は可変容量として用いるようにしてもよい。これにより、コンデンサＣ１のＣＶ特性だけでなく、オペアンプＰＡ１や定電流源ＧＡ２などの出力特性も考慮しつつ、コンデンサＣ１のＣＶ特性を調整することができ、基準電圧ＶＲＥＦのＶＴ特性Ｖ３の線形性をさらに向上させることができる。
【００３５】
図６（ａ）は、図３の非線形容量ＣＡ１の容量値の切り替え方法の一例を示す回路図、図６（ｂ）は、図３の非線形容量ＣＡ１の容量値の切り替え方法のその他の例を示す回路図、図６（ｃ）は、図３の非線形容量ＣＡ１の容量値の切り替え方法のさらにその他の例を示す回路図である。
図６（ａ）において、Ｎチャンネル電界効果トランジスタＭ１１〜Ｍ１４およびスイッチＷ１１〜Ｗ１４が非線形容量ＣＡ１に設けられている。Ｎチャンネル電界効果トランジスタＭ１１〜Ｍ１４の各ゲートはスイッチＷ１１〜Ｗ１４にそれぞれ接続されている。Ｎチャンネル電界効果トランジスタＭ１１〜Ｍ１４のソースおよびドレインは共通に接続されている。ここで、各Ｎチャンネル電界効果トランジスタＭ１１〜Ｍ１４は非可変容量を構成することができる。
そして、スイッチＷ１１〜Ｗ１４をオフすることにより、Ｎチャンネル電界効果トランジスタＭ１１〜Ｍ１４をそれぞれ切り離すことができ、非線形容量ＣＡ１の容量値を調整することが可能となることから、非線形容量ＣＡ１を可変容量として用いることができる。
【００３６】
あるいは、図６（ｂ）に示すように、図６（ａ）の構成において、Ｎチャンネル電界効果トランジスタＭ１１〜Ｍ１４の各ゲートとグランドとの間にスイッチＷ２１〜Ｗ２４を接続するようにしてもよい。そして、スイッチＷ１１〜Ｗ１４をオフした時にスイッチＷ２１〜Ｗ２４をそれぞれオンすることにより、Ｎチャンネル電界効果トランジスタＭ１１〜Ｍ１４をそれぞれ切り離しつつ、Ｎチャンネル電界効果トランジスタＭ１１〜Ｍ１４のゲートをそれぞれ接地することができる。
【００３７】
あるいは、図６（ｃ）に示すように、Ｎチャンネル電界効果トランジスタＭ１１〜Ｍ１４のソースおよびドレインは、スイッチＷ１１〜Ｗ１４にそれぞれ共通に接続し、Ｎチャンネル電界効果トランジスタＭ１１〜Ｍ１４のゲートは共通に接続するようにしてもよい。
そして、スイッチＷ１１〜Ｗ１４をオフすることにより、Ｎチャンネル電界効果トランジスタＭ１１〜Ｍ１４をそれぞれ切り離すことができ、非線形容量ＣＡ１の容量値を調整することが可能となることから、非線形容量ＣＡ１を可変容量として用いることができる。
【００３８】
なお、図６（ａ）〜図６（ｃ）の例では、４個のＮチャンネル電界効果トランジスタＭ１１〜Ｍ１４を非線形容量ＣＡ１に設ける方法について説明したが、２個、３個または５個以上のＮチャンネル電界効果トランジスタを非線形容量ＣＡ１に設けるようにしてもよい。また、図６（ａ）〜図６（ｃ）の例では、Ｎチャンネル電界効果トランジスタを非線形容量ＣＡ１に設ける方法について説明したが、Ｐチャンネル電界効果トランジスタを非線形容量ＣＡ１に設けるようにしてもよいし、ＣＭＯＳトランジスタを非線形容量ＣＡ１に設けるようにしてもよい。また、非線形容量ＣＢ１も非線形容量ＣＡ１と同様に構成することができる。
【００３９】
図７は、図３のコンデンサの構成例を示す断面図である。
図７において、半導体基板ＳＢにはウェルＥＡ、ＥＢが形成されている。ウェルＥＡ上には、ゲート絶縁膜ＺＡ１、ＺＡ２をそれぞれ介して電極ＧＡ１、ＧＡ２が形成されている。ウェルＥＢ上には、ゲート絶縁膜ＺＢ１、ＺＢ２をそれぞれ介して電極ＧＢ１、ＧＢ２が形成されている。なお、電極ＧＡ１、ＧＡ２は非線形容量ＣＡ１の正極を構成し、ウェルＥＡは非線形容量ＣＡ１の負極を構成することができる。電極ＧＢ１、ＧＢ２は非線形容量ＣＢ１の正極を構成し、ウェルＥＢは非線形容量ＣＢ１の負極を構成することができる。
【００４０】
電極ＧＡ１、ＧＡ２はスイッチＷＡ１、ＷＡ２をそれぞれ介して図３のオペアンプＰＡ１の反転入力端子に接続されている。また、オペアンプＰＡ１の反転入力端子にはウェルＥＢが接続されている。電極ＧＢ１、ＧＢ２はスイッチＷＢ１、ＷＢ２をそれぞれ介して図３のオペアンプＰＡ１の出力端子に接続されている。また、オペアンプＰＡ１の出力端子にはウェルＥＡが接続されている。
そして、スイッチＷＡ１、ＷＡ２、ＷＢ１、ＷＢ２をオフすることにより、電極ＧＡ１、ＧＡ２、ＧＢ１、ＧＢ２をそれぞれ切り離すことができ、非線形容量ＣＡ１、ＣＢ１の容量値を調整することが可能となる。また、非線形容量ＣＡ１、ＣＢ１を半導体基板ＳＢに形成することにより、非線形容量ＣＡ１、ＣＢ１をオペアンプＰＡ１とともに集積化することが可能となる。
【００４１】
なお、図７の例では、２個の電極ＧＡ１、ＧＡ２を非線形容量ＣＡ１に設けるとともに、２個の電極ＧＢ１、ＧＢ２を非線形容量ＣＢ１に設ける方法について説明したが、３個以上の電極およびスイッチを非線形容量ＣＡ１、ＣＢ１にそれぞれ設けるようにしてもよい。
【００４２】
（第２実施形態）
図８は、第２の実施形態に係る固体撮像装置が適用されたデジタルカメラの概略構成を示すブロック図である。
図８において、デジタルカメラ１１は、カメラモジュール１２および後段処理部１３を有する。カメラモジュール１２は、撮像光学系１４および固体撮像装置１５を有する。後段処理部１３は、イメージシグナルプロセッサ（ＩＳＰ）１６、記憶部１７及び表示部１８を有する。なお、固体撮像装置１５は、図１の構成を用いることができる。また、ＩＳＰ１６の少なくとも一部の構成は固体撮像装置１５とともに１チップ化するようにしてもよい。
【００４３】
撮像光学系１４は、被写体からの光を取り込み、被写体像を結像させる。固体撮像装置１５は、被写体像を撮像する。ＩＳＰ１６は、固体撮像装置１５での撮像により得られた画像信号を信号処理する。記憶部１７は、ＩＳＰ１６での信号処理を経た画像を格納する。記憶部１７は、ユーザの操作等に応じて、表示部１８へ画像信号を出力する。表示部１８は、ＩＳＰ１６あるいは記憶部１７から入力される画像信号に応じて、画像を表示する。表示部１８は、例えば、液晶ディスプレイである。なお、カメラモジュール１２は、デジタルカメラ１１以外にも、例えばカメラ付き携帯端末等の電子機器に適用するようにしてもよい。
【００４４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４５】
１  画素アレイ部、２  垂直走査回路、３  負荷回路、４  カラムＡＤＣ回路、５  水平走査回路、６  基準電圧発生回路、７  タイミング制御回路、ＰＣ  画素、Ｔａ  行選択トランジスタ、Ｔｂ  増幅トランジスタ、Ｔｒ  リセットトランジスタ、Ｔｄ  読み出しトランジスタ、ＰＤ  フォトダイオード、ＦＤ  フローティングディフュージョン、Ｖｌｉｎ  垂直信号線、Ｈｌｉｎ  水平制御線
【図１】
2015008348.tif 000003
【図２】
2015008348.tif 000004
【図３】
2015008348.tif 000005
【図４】
2015008348.tif 000006
【図５】
2015008348.tif 000007
【図６】
2015008348.tif 000008
【図７】
2015008348.tif 000009
【図８】
2015008348.tif 000010