(57)【要約】【課題】狭ピッチバンプ構造を備えた半導体チップをフリップチップ方式で回路基板にはんだバンプを介して接合することにより製造する半導体装置において、アンダーフィルの充填に充分なスタンドオフが得られ、信頼性が向上する構造の半導体装置とその製造方法を提供することを課題とする。【解決手段】半導体チップ１との電気的接続を行うためのパッドを備えた回路基板２であって、前記半導体チップ１との電気的接続を行う面のパッドには、はんだバンプを備えており、前記はんだバンプは異なる融点を持つ２層のはんだからなり、前記回路基板２に近い部位である下層のはんだは高融点はんだ３１からなり、前記半導体チップ１に近い部位である上層のはんだは低融点はんだ３２からなることを特徴とする回路基板２。【選択図】図４
2015008254.tif 000002
【特許請求の範囲】
【請求項１】
フリップチップ方式で半導体チップを実装するための回路基板であって、半導体チップとの電気的接続を行うためのパッドを備えてなり、前記半導体チップとの電気的接続を行う面のパッドには、はんだバンプを備えており、前記はんだバンプは異なる融点を持つ２層のはんだからなり、前記回路基板に近い部位である下層のはんだは高融点はんだからなり、前記半導体チップに近い部位である上層のはんだは低融点はんだからなることを特徴とする回路基板。
【請求項２】
請求項１に記載の回路基板の製造方法であって、
前記回路基板の半導体チップを実装する側のパッド上に高融点はんだを形成するはんだ形成工程と、
高融点はんだの上に低融点はんだを形成する工程と、を備えてなることを特徴とする回路基板の製造方法。
【請求項３】
前記はんだ形成工程が、印刷工法またはボール搭載工法であることを特徴とする請求項２に記載の回路基板の製造方法。
【請求項４】
請求項１に記載の回路基板に半導体チップを実装する半導体装置の製造方法であって、低融点はんだがパッドに形成された半導体チップを前記回路基板にフリップチップ方式で実装するに際して、低融点はんだの融点以上、且つ高融点はんだの融点より低い温度で接合する工程と、
前記半導体チップと前記回路基板によって形成された隙間にアンダーフィルを充填する工程と、を備えていることを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法を用いて製造した半導体装置をフリップチップ方式でプリント配線基板に実装する実装基板の製造方法であって、前記半導体装置をフリップチップ方式で前記プリント配線基板に実装するに際して、前記高融点はんだの融点以上に加熱することを特徴とする実装基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、狭ピッチ化するパッドを持つ半導体チップを実装するための回路基板とその製造方法および回路基板に半導体チップを実装した半導体装置の製造方法などに関する。
【背景技術】
【０００２】
近年、半導体装置は高集積化が進行して、半導体実装技術も高密度化が求められている。この半導体装置の高密度実装技術には、ワイヤーボンディング技術、ＴＡＢ技術などが代表的には挙げられるが、最も高密度の実装技術として、フリップチップ実装技術が、コンピュータ機器などの半導体装置を高密度に実装する技術として多く用いられている。
【０００３】
フリップチップ実装技術は、高密度実装技術として広く公知の技術になっている。フリップチップ実装された半導体装置の基本的構造の一例を図１に示す。図１に示す様に、一般的なフリップチップ実装構造を有する半導体装置では、半導体チップ１、半導体チップ１上に設けられた端子電極であるパッド１１、パッド１１を除く半導体チップ１表面を被覆するパッシベーション膜１３、パッド１１上に設けられたバリアメタル層１２及びバリアメタル層１２上に突出形成されたはんだバンプ３と、対向する回路基板２上にはパッド１４が設けられ、パッド１４を除く部位にはソルダーレジスト膜１５が形成されており、半導体チップ１におけるはんだバンプ３と回路基板２におけるパッド１４とが接合され、その接合によって半導体チップ１と回路基板２の間に形成される空隙部がアンダーフィル１６により充填されている。
【０００４】
上記半導体装置の製造方法としては、はんだバンプを使用した接続方式では、回路基板のパッド上に予め予備はんだを形成しておき、その予備はんだと半導体チップのはんだバンプとの位置合わせを行う。これらの予備はんだとはんだバンプとをリフロー炉で溶融して接合する。予備はんだの搭載方法としてはペースト状のはんだを印刷し溶融させて搭載する方法や、はんだボールを搭載し溶融させる方法などが知られている。その後、アンダーフィルと呼ばれる封止樹脂をキャピラリーフロー工法によって、半導体チップと回路基板間の空隙部を充填して半導体装置を得る。
【０００５】
本説明では、予備はんだと半導体チップのはんだバンプとの位置合わせを行い、これらの予備はんだとはんだバンプとをリフロー炉で溶融して接合し、アンダーフィルをキャピラリ−フロー工法により充填することを一次実装と呼ぶ。
【０００６】
最近の高密度実装への要求は、年々高まっており、それに伴いはんだバンプの配置も狭ピッチ化が進んでいる。そのため上記のような予備はんだをリフロー炉で溶融させて接合する従来の実装が難しい場合が出てきている。上記実装方法では予備はんだとはんだバンプを接続する際に、搭載した全てのはんだが溶融する。また、半導体チップの自重が溶融したはんだに加わるため、隣接するはんだバンプが接触し、ショートする不具合が発生する問題がある。
【０００７】
はんだの量を少なくすることではんだバンプ同士の接触は避けることができるが、同時に半導体チップと回路基板間のギャップを狭めることになり、樹脂封止の際のボイド発生や、信頼性寿命の低下といった不具合が発生する問題がある。
【０００８】
また、近年このような接続に対して接続信頼性などの対策をとった構造として、半導体チップと回路基板との間にスタンドオフといわれる一定距離を確保した構造がある。特許文献１や特許文献２のように樹脂封止の際のボイド発生や、信頼性の高いフリップチップ接続構造を提供する技術が提案されている。特許文献１に記載の図をもとに、フリップチップ構造の半導体装置を模式的に示した断面図を図２に示す。図２において、半導体チップ１上にはパッド１１と、このパッド１１上に開口を有するパッシベーション膜１３が形成されている。更に、パッド１１上には、密着層２１を介して、銅（Ｃｕ）からなる柱状バンプ２２が形成されている。また、柱状バンプ２２の側面には、酸化膜等からなる濡れ防止膜２３が形成されている。このように、特許文献２では、バンプに銅（Ｃｕ）からなる柱状突起を用い、スタンドオフ（回路基板表面と半導体チップの回路基板側の表面との距離）を稼ぐことで、回路基板の接続時にアンダーフィル樹脂の充填を容易にし、且つ信頼性の向上を図る構造としている。しかしながら、特許文献２においては、このような応力緩和を目的とした構造を開示されているが、銅（Ｃｕ）からなる柱状バンプを使用しているため、バンプ自体が硬い材質であり、バンプの変形による応力の緩和が困難である。従って、スタンドオフを稼ぎアンダーフィル樹脂の充填性が向上しただけでは応力緩和が十分に図れず、層間絶縁膜にクラックが発生するという問題点がある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特許第３８２９３２５号公報
【特許文献２】特開平３‐２２４３７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、かかる問題点に鑑みてなされたものであって、狭ピッチバンプ構造を備えた半導体チップをフリップチップ方式で回路基板にはんだバンプを介して接合することにより製造する半導体装置において、アンダーフィルの充填に充分なスタンドオフが得られ、信頼性が向上する構造の半導体装置とその製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１１】
上記の課題を解決する手段として、請求項１に記載の発明は、フリップチップ方式で半導体チップを実装するための回路基板であって、半導体チップとの電気的接続を行うためのパッドを備えてなり、前記半導体チップとの電気的接続を行う面のパッドには、はんだバンプを備えており、前記はんだバンプは異なる融点を持つ２層のはんだからなり、前記回路基板に近い部位である下層のはんだは高融点はんだからなり、前記半導体チップに近い部位である上層のはんだは低融点はんだからなることを特徴とする回路基板である。
【００１２】
また請求項２に記載の発明は、請求項１に記載の回路基板の製造方法であって、
前記回路基板の半導体チップを実装する側のパッド上に高融点はんだを形成するはんだ形成工程と、
高融点はんだの上に低融点はんだを形成する工程と、を備えてなることを特徴とする回路基板の製造方法である。
【００１３】
また、請求項３に記載の発明は、前記はんだ形成工程が、印刷工法またはボール搭載工法であることを特徴とする請求項２に記載の回路基板の製造方法である。
【００１４】
また、請求項４に記載の発明は、請求項１に記載の回路基板に半導体チップを実装する半導体装置の製造方法であって、
低融点はんだがパッドに形成された半導体チップを前記回路基板にフリップチップ方式で実装するに際して、低融点はんだの融点以上、且つ高融点はんだの融点より低い温度で接合する工程と、
前記半導体チップと前記回路基板によって形成された隙間にアンダーフィルを充填する工
程と、を備えていることを特徴とする半導体装置の製造方法である。
【００１５】
また、請求項５に記載の発明は、請求項４に記載の半導体装置の製造方法を用いて製造した半導体装置をフリップチップ方式でプリント配線基板に実装する実装基板の製造方法であって、前記半導体装置をフリップチップ方式で前記プリント配線基板に実装するに際して、前記高融点はんだの融点以上に加熱することを特徴とする実装基板の製造方法である。
【発明の効果】
【００１６】
狭ピッチのバンプ構造を備えた半導体装置において、隣接するはんだバンプがショートすることなく、アンダーフィル樹脂の充填に充分なスタンドオフが得られ、半導体装置使用時において充分な信頼性を得ることのできる構造の回路基板とその製造方法および半導体装置の製造方法などを提供することが出来る。
【図面の簡単な説明】
【００１７】
【図１】従来の標準的な半導体装置を作製する工程における半導体装置の一例を示す概略断面図。
【図２】従来の標準的なフリップチップ構造の半導体装置の一例を模式的に示した概略断面図。
【図３】本発明における回路基板の一例を示す概略断面図。
【図４】本発明における回路基板の製造方法の一例を示す概略断面図。
【図５】本発明における半導体装置の製造方法の一例を示す概略断面図。
【図６】本発明における実装基板の製造方法の一例を示す概略断面図。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態について、図面を参照して説明する。
図３は、本発明における回路基板の一例を示す概略断面図である。パッドピッチが狭い構造を備えた回路基板２において、回路基板２のパッド１４上に高融点はんだ３１が形成されており、更に高融点はんだ３１の外に低融点はんだ３２が形成されている。ここで、高融点はんだとは、溶け始める温度（固相線）が１８３℃を越えるはんだであって、一般にＳｎかＰbをベースにＡｇ、Ｓｂ、Ｉｎ等が配合されているはんだを指す。また、低融点はんだとは、溶け始める温度（固相線）が１８３℃未満のはんだであって、Ｓｎ、Ｐｂ以外にＣｄ、Ｂｉ、Ｉｎ等が配合されているはんだを指す。
【００１９】
図４は、本発明における回路基板の製造方法の一例を示す概略断面図である。パッドピッチが狭い構造を備えた回路基板２に、高融点はんだ３１をはんだペースト印刷もしくはボール搭載工法によって搭載し、その後、高融点はんだ３１が溶融する温度でリフローすることで回路基板のパッド１４に接合する（図４（ａ）参照）。次に、その高融点はんだ３１の表面を、表面が算術平均粗さＲａ２００〜６００ｎｍのコイニング治具４を用いてコイニングする。高融点はんだ３１の表面を金属製のコイニング治具４でコイニングすることにより治具の表面形状が転写され、高融点はんだ３１に算術平均粗さＲａ２００〜６００ｎｍの表面が形成される。算術平均粗さＲａを２００〜６００ｎｍとすることで、高融点はんだ３１と接合する低融点はんだ３２の界面の密着力が向上し、一次実装中の界面での剥離およびクラックを抑制することができる。次に、低融点はんだ３２をはんだペースト印刷もしくはボール搭載工法により搭載し、低融点はんだ３２の融点以上、高融点はんだ３１の融点未満で加熱し、接合する。こうして半導体チップ１と回路基板２がはんだによって接合されて形成された空間にアンダーフィル１６を充填する。このようにして半導体装置４３を得る（図４（ｃ）参照）。
【００２０】
図５は、本発明における半導体装置の製造方法の一例を示した概略断面図である。パッド
１４上に高融点はんだ３１が形成されており、高融点はんだ３１の上に低融点はんだ３２が形成されているバンプが形成された回路基板４１と、低融点はんだ３２がパッド１４に形成された、はんだがパッド１２に形成された半導体チップ４２を目合せして接触させた状態で、リフロー装置を用いて低融点はんだ３２の融点以上、高融点はんだ３１の融点未満で加熱する（図５（ａ）参照）。このとき、バンプが形成された回路基板４１およびはんだがパッドに形成された半導体チップ４２の低融点はんだ３２は融点以上となり、溶融して結合する（図５（ｂ）参照）。一方、バンプが形成された回路基板４１の高融点はんだ３１は融点未満であるため溶融しない。そのため接合時に溶融するはんだは低融点はんだのみとなり、溶融するはんだの量を少なくすることができるので、隣接するバンプとのショートを防ぐことが出来る。このようにして半導体チップ１と回路基板２の間に隙間が形成され、この隙間にアンダーフィル１６をキャピラリーフロー工法で充填し、半導体装置４３を得る（図５（ｃ）参照）。このとき、充分なスタンドオフが得られ、はんだがパッドに形成された半導体チップ４２とバンプが形成された回路基板４１が一定間隔を確保できているため、問題なく充填することができる。
【００２１】
図６は本発明における実装基板の製造方法の一例を示す概略断面図である。一次実装した半導体装置４３をマザーボードなどのようなプリント配線基板４４に実装する際に、高融点はんだ３１の融点以上に加熱し接合することで、高融点はんだ３１と低融点はんだ３２が溶融され、両者が混合して合金化することで、はんだ３３が形成される。アンダーフィル充填後にはんだを溶融させることで、低融点はんだと高融点はんだが溶融し、Ｓｎ以外の添加成分がバンプ全体に拡散し、両者の界面が明確でなくなることで、一体化した状態となり、半導体装置使用時における高融点はんだ３１と低融点はんだ３２の界面でのクラック発生を抑止することが出来る。また、図１に示すような一般的な半導体装置では、半導体チップ１と回路基板２の熱膨張係数の差に起因する応力が半導体チップのパッド１１とはんだバンプ３の界面および回路基板のパッド１４とはんだバンプ３の界面に集中するが、形状が図６（ｃ）のはんだ３３のように、２つの球体を合体させてできるだるま状の形状になることで、応力集中が分散され信頼性向上につながる。また、バンプがすべてはんだで構成されているため、充分な接合部での応力緩和を行うことができ、信頼性向上につながる。
【００２２】
このようにして、狭ピッチバンプ構造を備えた半導体装置においてアンダーフィルの充填に充分なスタンドオフが得られ、信頼性の向上する構造の半導体装置とその製造方法および実装基板の製造方法を提供することが出来る。
【実施例】
【００２３】
以下に実施例を示して本発明を詳しく説明する。
まず図４に記載の、本発明における回路基板の製造方法に則り回路基板を製造した。まず、パッドピッチ１００μｍ、パッド径７０μｍの構造を備えた回路基板２に、２種のはんだの内の高融点はんだ３１として、Ｓｎ−３．５Ａｇはんだペーストをスクリーン印刷により４０μｍ厚で搭載し、高融点はんだ３１がＳｎ−３．５Ａｇはんだが溶融する温度、本実施例では２３０℃でリフローすることでパッド１４に接合した。
【００２４】
次に算術平均粗さＲａ２００〜６００ｎｍの表面粗さを持つ金属製の板であるコイニング治具４を用いてコイニングした。
【００２５】
次に、低融点はんだ３２としてＳｎ−５８Ｂｉはんだペーストをスクリーン印刷により２０μｍ厚で搭載し、低融点はんだ３２の液相温度である１４１℃以上、高融点はんだ３１の固相温度である２２１℃未満で加熱、接合する。本実施例では１８０℃で実施しバンプが形成された回路基板４１を得た。
【００２６】
次に図５に記載の本発明における半導体装置の製造方法に則り、半導体装置を製造した。バンプが形成された回路基板４１と、低融点はんだ３２であるＳｎ−５８Ｂｉはんだが回路基板のパッド１４上に２０μｍ厚で形成されたはんだがパッドに形成された半導体チップ４２とを、リフロー装置を用いて低融点はんだ３２の融点以上、高融点はんだ３１の融点未満の温度である１８０℃で加熱、接合した。このとき、バンプが形成された回路基板４１およびはんだがパッドに形成された半導体チップ４２のそれぞれの低融点はんだ３２は融点以上となるため溶融し、接合した。一方、回路基板の高融点はんだ３１は融点未満であるため溶融は見られなかった。そのため接合時に溶融するはんだの体積を少なくすることができ、隣のバンプとの接触を防ぐことが出来た。このようにして半導体チップ１と回路基板２の間に形成された隙間に、アンダーフィルをキャピラリーフロー方式で充填し、半導体装置４３を得た。このとき、バンプ高さは７０μｍ程度を示しており、充分なスタンドオフが得られているため問題なく充填することができた。
【００２７】
次に図６に記載の、本発明における半導体装置の製造方法に則り半導体装置を製造した。リフロー装置を用いて、半導体装置４３をプリント配線基板４４に実装する際に高融点はんだ３１の液相温度以上となる２３５℃で加熱、接合をおこなった。半導体装置４３とプリント配線基板４４の接合にはＳｎ−３．０Ａｇ−０．５Ｃｕはんだを用いた。
【００２８】
以上のようにして狭ピッチバンプ構造を備えた半導体装置においてアンダーフィルの充填に充分なスタンドオフが得られ、信頼性の向上する構造の半導体装置及びその製造方法を提供することが出来た。
【符号の説明】
【００２９】
１…半導体チップ
２…回路基板
３…はんだバンプ
４…コイニング治具
１１…半導体チップのパッド
１２…バリアメタル層
１３…パッシベーション膜
１４…回路基板のパッド
１５…ソルダーレジスト膜
１６…アンダーフィル
２１…密着層
２２…銅（Ｃｕ）からなる柱状バンプ
２３…ぬれ防止膜
３１…高融点はんだ
３２…低融点はんだ
３３…はんだ
４１…バンプが形成された回路基板
４２…はんだがパッドに形成された半導体チップ
４３…半導体装置
４４…プリント配線基板
【図１】
2015008254.tif 000003
【図２】
2015008254.tif 000004
【図３】
2015008254.tif 000005
【図４】
2015008254.tif 000006
【図５】
2015008254.tif 000007
【図６】
2015008254.tif 000008