(57)【要約】【課題】本発明は複数のステージの駆動回路を備えるマルチプレクサ及び表示装置を提供する。【解決手段】マルチプレクサは複数のステージの駆動回路を備え、各ステージの駆動回路は、ソースが第１電源に接続され、ゲートが第１ノードに接続され、ドレインが第１出力端に接続されている第１トランジスタと、ソースが第１出力端に接続され、ゲートが第２コントローラに接続され、ドレインが第１入力端に接続されている第２トランジスタと、第１ノードと第２出力端にサンプリング信号を供するように、第２入力端と第３入力端に接続されている第１コントローラと、第２トランジスタのゲートの電圧を制御するように、第１コントローラと第１電源より低い電圧を出力する第２電源に接続されている第２コントローラとを備え、各ステージの駆動回路の第１出力端が次のステージの駆動回路の第３入力端に接続されていることを特徴とするマルチプレクサ。【選択図】図２
2015215590.tif 000002
【特許請求の範囲】
【請求項１】
複数のステージの駆動回路を備えるマルチプレクサであって、
各ステージの前記駆動回路は、
ソースが第１電源に接続され、ゲートが第１ノードに接続され、ドレインが第１出力端に接続されている第１トランジスタと、
ソースが第１出力端に接続され、ゲートが第２コントローラに接続され、ドレインが第１入力端に接続されている第２トランジスタと、
第１ノードと第２出力端にサンプリング信号を供するように、第２入力端と第３入力端に接続されている第１コントローラと、
前記第２トランジスタのゲートの電圧を制御するように、第１コントローラと前記第１電源より低い電圧を出力する第２電源に接続されている第２コントローラとを備え、
各ステージの前記駆動回路の第１出力端が次のステージの前記駆動回路の第３入力端に接続され、
前記第１入力端は第１クロック信号を受信するように配置され、前記第２入力端は前記第１クロック信号と互いに重ならない第２クロック信号を受信するように配置され、
第１ステージの前記駆動回路の第３入力端はシングルパルス信号を受信するように配置されていることを特徴とするマルチプレクサ。
【請求項２】
請求項１に記載のマルチプレクサであって、
前記第１コントローラは、
ソースが前記第１電源に接続され、ゲートが前記第２入力端に接続され、ドレインが第２ノードに接続されている第３トランジスタと、
ソースが前記第２ノードに接続され、ゲートが前記第３入力端に接続され、ドレインが前記第３入力端に接続されている第４トランジスタと、
ソースが前記第１電源に接続され、ゲートが前記第２ノードに接続され、ドレインが第３ノードに接続されている第５トランジスタと、
ソースが前記第３ノードに接続され、ゲートが前記第２入力端に接続され、ドレインが前記第２入力端に接続されている第６トランジスタと、
ソースが前記第２ノードに接続され、ゲートが前記第３ノードに接続され、ドレインが前記第１電源に接続されている第７トランジスタと、
ソースが前記第１電源に接続され、ゲートが前記第２ノードに接続され、ドレインが前記第１ノードに接続されている第８トランジスタと、
前記第２ノードと第１電源の間に接続されている第１キャパシタとを含むことを特徴とするマルチプレクサ。
【請求項３】
請求項１に記載のマルチプレクサであって、
前記第２コントローラは、
ソースが前記第２電源に接続され、ゲートが第４ノードに接続され、ドレインが前記第３ノードに接続されている第９トランジスタと、
ソースが前記第３ノードに接続され、ゲートが前記第２電源に接続されている第１０トランジスタと、
ソースが前記第１０トランジスタのドレインに接続され、ゲートが前記第２電源に接続され、ドレインが前記第４ノードに接続されている第１１トランジスタと、
ソースが前記第１ノードに接続され、ゲートが前記第４ノードに接続され、ドレインが前記第２電源に接続されている第１２トランジスタと、
ソースが前記第２ノードに接続され、ゲートが前記第２電源に接続されている第１３トランジスタと、
ソースが前記第１３トランジスタのドレインに接続され、ゲートが前記第２電源に接続され、トレイン電極が前記第２トランジスタのゲートに接続されている第１４トランジスタと、
前記第１ノードと第４ノードの間に接続されている第２キャパシタとを備えることを特徴とするマルチプレクサ。
【請求項４】
複数のステージの駆動回路、シングルパルス信号伝達線及び三つのシーケンス信号伝達線を備えており、
各ステージの前記駆動回路は、
ソースが第１電源に接続され、ゲートが第１ノードに接続され、ドレインが第１出力端に接続されている第１トランジスタと、
ソースが第１出力端に接続され、ゲートが第２コントローラに接続され、ドレインが第１入力端に接続されている第２トランジスタと、
第１ノードと第２出力端にサンプリング信号を供するように、第２入力端と第３入力端に接続されている第１コントローラと、
前記第２トランジスタのゲートの電圧を制御するように、第１コントローラと前記第１電源より低い電圧を出力する第２電源に接続されている第２コントローラとを備え、
前記第２出力端は表示装置の発光制御信号とされ、
各ステージの前記駆動回路の第１出力端は次のステージの前記駆動回路の第３入力端に接続され、
第１ステージの駆動回路の第３入力端は前記シングルパルス信号伝達線に接続され、
連続する３ステージの駆動回路を一つの駆動回路グループとし、前記駆動回路グループにおける各ステージの駆動回路の第１入力端と第２入力端はそれぞれ三つの前記シーケンス信号伝達線のうちの二つに接続され、且つ、同じ駆動回路グループにおける各ステージの前記駆動回路が受信するシーケンス信号はそれぞれ異なり、
前記第１入力端は第１クロック信号を受信するように配置され、前記第２入力端は第２クロック信号を受信するように配置されており、三つの前記シーケンス信号伝達線によって伝送されるクロック信号は互いに重ならないことを特徴とする表示装置。
【請求項５】
請求項４に記載の表示装置であって、
前記第１コントローラは、
ソースが前記第１電源に接続され、ゲートが前記第２入力端に接続され、ドレインが第２ノードに接続されている第３トランジスタと、
ソースが前記第２ノードに接続され、ゲートが前記第３入力端に接続され、ドレインが前記第３入力端に接続されている第４トランジスタと、
ソースが前記第１電源に接続され、ゲートが前記第２ノードに接続され、ドレインが第３ノードに接続されている第５トランジスタと、
ソースが前記第３ノードに接続され、ゲートが前記第２入力端に接続され、ドレインが前記第２入力端に接続されている第６トランジスタと、
ソースが前記第２ノードに接続され、ゲートが前記第３ノードに接続され、ドレインが前記第１電源に接続されている第７トランジスタと、
ソースが前記第１電源に接続され、ゲートが前記第２ノードに接続され、ドレインが前記第１ノードに接続されている第８トランジスタと、
前記第２ノードと第１電源の間に接続されている第１キャパシタとを備えることを特徴とする表示装置。
【請求項６】
請求項４に記載の表示装置であって、
前記第２コントローラは、
ソースが前記第２電源に接続され、ゲートが第４ノードに接続され、ドレインが前記第３ノードに接続されている第９トランジスタと、
ソースが前記第３ノードに接続され、ゲートが前記第２電源に接続されている第１０トランジスタと、
ソースが前記第１０トランジスタのドレインに接続され、ゲートが前記第２電源に接続され、ドレインが前記第４ノードに接続されている第１１トランジスタと、
ソースが前記第１ノードに接続され、ゲートが前記第４ノードに接続され、ドレインが前記第２電源に接続されている第１２トランジスタと、
ソースが前記第２ノードに接続され、ゲートが前記第２電源に接続されている第１３トランジスタと、
ソースが前記第１３トランジスタのドレインに接続され、ゲートが前記第２電源に接続され、トレイン電極が前記第２トランジスタのゲートに接続されている第１４トランジスタと、
前記第１ノードと第４ノードの間に接続されている第２キャパシタとを備えることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置の制御回路の分野に関わり、特に３組の制御信号のみを使用するマルチプレクサ及び表示装置に関わる。
【背景技術】
【０００２】
近年、ブラウン管ディスプレイ（ＣＲＴ）に比べて重さと体積が比較的小さい、液晶ディスプレイ（ＬＣＤ）、電界放出ディスプレイ（ＦＥＤ）、プラズマ表示パネル及び有機ＥＬディスプレイなどの各種フラットパネルディスプレイ（ＦＰＤ）が開発されている。
【０００３】
フラットパネルディスプレにおいて、有機ＥＬディスプレイは電子と正孔との再結合によって、光を発する有機発光ダイオード（ＯＬＥＤ）を利用して映像を表示する。有機ＥＬディスプレイは速い応答速度を有すると同時に低消費電力によって駆動される。一般的な有機ＥＬディスプレイは画素に形成されるトランジスタによりデータ信号に対応する電流をＯＬＥＤに供する。これによって、ＯＬＥＤが光を発する。
【０００４】
一般的な有機ＥＬディスプレイはデータ線にデータ信号を供するデータ駆動部と、走査線に走査信号を順次に供する走査駆動部と、発光制御線に発光制御信号を供する発光制御線駆動部及びデータ線、走査線、発光制御線に接続される複数の画素を含む表示ユニットとを備えている。
【０００５】
データ線からデータ信号を受信するために、表示ユニットに含まれる画素は走査信号が走査線に供される時に選択される。データ信号が受信された画素は、データ信号に対応する輝度（たとえば、所定の輝度）の光を生成し、所定の映像を表示する。ここで、画素の発光時間は発光制御線が供する発光制御信号によって制御される。通常、発光制御信号は一つの走査線又は二つの走査線に供される走査信号と重なるように供され、これによって、データ信号が供される画素を非発光状態に設定する。
【０００６】
したがって、発光制御線駆動部は発光制御線に接続されるステージを含んでおり、これらのステージが少なくとも四つのクロック信号を受信し、出力線に高電圧又は低電圧を出力する。
【０００７】
しかしながら、一般的な発光制御線駆動部に含まれるステージは少なくとも四つのクロック信号によって駆動されるため、多数のトランジスタを備えており、生産コストの上昇と駆動の安定性の維持が困難になるという問題点がある。
【発明の概要】
【課題を解決するための手段】
【０００８】
従来技術の欠点を鑑みて、本発明は従来技術の難点を克服できるマルチプレクサ及び表示装置を提供し、従来の四つのクロック信号による駆動を、三つのクロック信号による駆動に変更する。これによって、より少ない制御信号で同じ機能を果たすことができる。制御信号の減少によって、回路図の面積を節約することもでき、集積回路の面積の縮小及び結合領域の個数を減少させることもできる。これにより、信頼性を向上させることができ、セル操作上、広い操作範囲を有することが可能である。
【０００９】
本発明の一つの局面によれば、一種のマルチプレクサが提供される。該マルチプレクサは複数のステージの駆動回路を備えており、各ステージの前記駆動回路は以下のものを含む。
【００１０】
第１トランジスタであって、前記第１トランジスタのソースは第１電源に接続され、ゲートは第１ノードに接続され、ドレインは第１出力端に接続される。前記第１トランジスタは第１ノードに印加される電圧に応じて、ターンオン又はターンオフされるように配置されている。
【００１１】
第２トランジスタであって、前記第２トランジスタのソースは第１出力端に接続され、ゲートは第２コントローラに接続され、ドレインは第１入力端に接続されている。前記第２トランジスタは前記第２トランジスタのゲートに印加される電圧に応じて、ターンオン又はターンオフされるように配置されている。
【００１２】
第１コントローラであって、前記第１コントローラは第１ノードと第２出力端にサンプリング信号を供するように、第２入力端と第３入力端に接続されている。
【００１３】
第２コントローラであって、前記第２トランジスタのゲートの電圧を制御するように、第１コントローラと前記第１電源より低い電圧を出力する第２電源に接続されている。
【００１４】
各ステージの前記駆動回路の第１出力端が次のステージの前記駆動回路の第３入力端に接続されている。
【００１５】
ここで、前記第１入力端は第１クロック信号を受信するように配置され、前記第２入力端は第２クロック信号を受信するように配置され、前記第１クロック信号と第２クロック信号が互いに重ならないことが好ましい。
【００１６】
また、第１ステージの前記駆動回路の第３入力端はシングルパルス信号を受信するように配置されていることが好ましい。
【００１７】
前記第１コントローラは、以下のものを備えることが好ましい。
即ち、ソースが前記第１電源に接続され、ゲートが前記第２入力端に接続され、ドレインが第２ノードに接続されている第３トランジスタと、
ソースが前記第２ノードに接続され、ゲートが前記第３入力端に接続され、ドレインが前記第３入力端に接続されている第４トランジスタと、
ソースが前記第１電源に接続され、ゲートが前記第２ノードに接続され、ドレインが第３ノードに接続されている第５トランジスタと、
ソースが前記第３ノードに接続され、ゲートが前記第２入力端に接続され、ドレインが前記第２入力端に接続されている第６トランジスタと、
ソースが前記第２ノードに接続され、ゲートが前記第３ノードに接続され、ドレインが前記第１電源に接続されている第７トランジスタと、
ソースが前記第１電源に接続され、ゲートが前記第２ノードに接続され、ドレインが前記第１ノードに接続されている第８トランジスタと、
前記第２ノードと第１電源の間に接続されている第１キャパシタと、を備えることが好ましい。
【００１８】
また、前記第２コントローラは以下のものを備えることが好ましい。
即ち、ソースが前記第２電源に接続され、ゲートが第４ノードに接続され、ドレインが前記第３ノードに接続されている第９トランジスタと、
ソースが前記第３ノードに接続され、ゲートが前記第２電源に接続されている第１０トランジスタと、
ソースが前記第１０トランジスタのドレインに接続され、ゲートが前記第２電源に接続され、ドレインが前記第４ノードに接続されている第１１トランジスタと、
ソースが前記第１ノードに接続され、ゲートが前記第４ノードに接続され、ドレインが前記第２電源に接続されている第１２トランジスタと、
ソースが前記第２ノードに接続され、ゲートが前記第２電源に接続されている第１３トランジスタと、
ソースが前記第１３トランジスタのドレインに接続され、ゲートが前記第２電源に接続され、トレイン電極が前記第２トランジスタのゲートに接続されている第１４トランジスタと、
前記第１ノードと第４ノードの間に接続されている第２キャパシタと、を備えることが好ましい。
【００１９】
本発明のもう一つの局面によれば、一種の表示装置も提供される。該表示装置は複数のステージの駆動回路、シングルパルス信号伝達線及び三つのシーケンス信号伝達線を備えている。
【００２０】
各ステージの前記駆動回路は以下のものを含む。
第１トランジスタであって、前記第１トランジスタのソースは第１電源に接続され、ゲートは第１ノードに接続され、ドレインは第１出力端に接続され、前記第１トランジスタは第１ノードに印加される電圧に応じてターンオン又はターンオフされるように配置されている。
【００２１】
第２トランジスタであって、前記第２トランジスタのソースは第１出力端に接続され、ゲートは第２コントローラに接続され、ドレインは第１入力端に接続される。前記第２トランジスタは前記第２トランジスタのゲートに印加される電圧に応じてターンオン又はターンオフされるように配置されている。
【００２２】
第１コントローラであって、前記第１コントローラは、第１ノードと第２出力端にサンプリング信号を供するように、第２入力端と第３入力端に接続されている。
【００２３】
第２コントローラであって、前記第２コントローラは、前記第２トランジスタのゲートの電圧を制御するように、第１コントローラと前記第１電源より低い電圧を出力する第２電源に接続されている。
【００２４】
そして、前記第２出力端は表示装置の発光制御信号とされ、
各ステージの前記駆動回路の第１出力端は次のステージの前記駆動回路の第３入力端に接続される。
【００２５】
そして、第１ステージの駆動回路の第３入力端は前記シングルパルス信号伝達線に接続される。
【００２６】
そして、連続する３ステージの駆動回路を一つの駆動回路グループとして、前記駆動回路グループにおける各ステージの駆動回路の第１入力端と第２入力端はそれぞれ三つの前記シーケンス信号伝達線のうちの二つに接続され、且つ、同じ駆動回路グループにおける各ステージの前記駆動回路が受信するシーケンス信号はそれぞれ異なる。
【００２７】
ここで、前記第１入力端は第１クロック信号を受信するように配置され、前記第２入力端は第２クロック信号を受信するように配置されており、三つの前記シーケンス信号伝達線によって伝送されるクロック信号は互いに重ならないことが好ましい。
【００２８】
また、前記第１コントローラは以下のものを備えることが好ましい。
即ち、ソースが前記第１電源に接続され、ゲートが前記第２入力端に接続され、ドレインが第２ノードに接続されている第３トランジスタと、
ソースが前記第２ノードに接続され、ゲートが前記第３入力端に接続され、ドレインが前記第３入力端に接続されている第４トランジスタと、
ソースが前記第１電源に接続され、ゲートが前記第２ノードに接続され、ドレインが第３ノードに接続されている第５トランジスタと、
ソースが前記第３ノードに接続され、ゲートが前記第２入力端に接続され、ドレインが前記第２入力端に接続されている第６トランジスタと、
ソースが前記第２ノードに接続され、ゲートが前記第３ノードに接続され、ドレインが前記第１電源に接続されている第７トランジスタと、
ソースが前記第１電源に接続され、ゲートが前記第２ノードに接続され、ドレインが前記第１ノードに接続されている第８トランジスタと、
前記第２ノードと第１電源の間に接続されている第１キャパシタと、を備えることが好ましい。
【００２９】
また、第２コントローラは以下のものを備えることが好ましい。
即ち、ソースが前記第２電源に接続され、ゲートが第４ノードに接続され、ドレインが前記第３ノードに接続されている第９トランジスタと、
ソースが前記第３ノードに接続され、ゲートが前記第２電源に接続されている第１０トランジスタと、
ソースが前記第１０トランジスタのドレインに接続され、ゲートが前記第２電源に接続され、ドレインが前記第４ノードに接続されている第１１トランジスタと、
ソースが前記第１ノードに接続され、ゲートが前記第４ノードに接続され、ドレインが前記第２電源に接続されている第１２トランジスタと、
ソースが前記第２ノードに接続され、ゲートが前記第２電源に接続されている第１３トランジスタと、
ソースが前記第１３トランジスタのドレインに接続され、ゲートが前記第２電源に接続され、トレイン電極が前記第２トランジスタのゲートに接続されている第１４トランジスタと、
前記第１ノードと第４ノードの間に接続されている第２キャパシタと、を備えることが好ましい。
【００３０】
また、前記表示装置は有機発光ダイオードディスプレイ、液晶ディスプレイ、電界放出ディスプレイ、プラズマ表示パネルの中の少なくとも一つであることが好ましい。
【００３１】
従来技術と比べ、以上の技術を使用することによって、本発明のマルチプレクサ及び表示装置において、四つのクロック信号による駆動を三つのクロック信号による駆動に変更し、これによって、より少ない制御信号で同じ機能を果たすことができる。制御信号の減少によって、回路図の面積を節約することもでき、集積回路の面積の縮小及び結合領域の個数を減少させることもできる。更に、信頼性を向上させることができ、セル操作上、広い操作範囲を有することが可能である。
【００３２】
本発明のその他の特徴、目的及びメリットをより明確なものにするために、以下の図面を参照して、本発明の非限定的な実施例について詳細な説明を行う。
【図面の簡単な説明】
【００３３】
【図１】本発明の第１実施例にかかる本発明のマルチプレクサにおける各ステージの駆動回路の回路図である。
【図２】本発明の第１実施例にかかる本発明のマルチプレクサの模式図である。
【図３】本発明の第１実施例にかかる本発明のマルチプレクサの使用過程の波形図である。
【発明を実施するための形態】
【００３４】
当業者は従来技術及び下記の実施例を組み合わせて変形例を実現できることを理解すべきである。これについて、ここでは繰り返し述べない。また、このような変形例は本発明の実質的な内容に影響しない。
【００３５】
第１実施例
本発明のマルチプレクサは複数のステージの駆動回路を備えている。
【００３６】
図１は本発明の第１実施例にかかる本発明のマルチプレクサにおける各ステージの駆動回路の回路図である。図１に示すように、本発明のマルチプレクサは複数のステージの駆動回路を備えており、各ステージの駆動回路は第１トランジスタ１、第２トランジスタ２、第１コントローラ１５及び第２コントローラ１６を備えている。
【００３７】
前記第１トランジスタ１のソースは第１電源ＶＤＤに接続され、ゲートは第１ノード４１に接続され、ドレインは第１出力端２４に接続されている。前記第１トランジスタ１は第１ノード４１に印加される電圧によって、ターンオン（Ｔｕｒｎ−ｏｎ）又はターンオフ（Ｔｕｒｎ−ｏｆｆ）されるように配置されている。第１トランジスタがターンオンされる時、第１電源ＶＤＤ（例えば、高電圧）は第１出力端２４に供給される。第１出力端２４が次のステージの駆動回路の第３入力端２３に接続されているため、次のステージの駆動回路の第３入力端２３に供される高電圧はマルチプレクサ信号とされる。
【００３８】
前記第２トランジスタ２のソースは第１出力端２４に接続され、ゲートは第２コントローラ１６に接続され、ドレインは第１入力端２１に接続されている。前記第２トランジスタ２は第２トランジスタ２のゲートに印加される電圧によって、ターンオン又はターンオフされるように配置されている。各ステージの駆動回路の第１出力端２４が次のステージの駆動回路の第３入力端２３に接続されているため、第２トランジスタ２がターンオンされる時、第１入力端２１の信号は第１出力端２４に供される。第１出力端２４が次のステージの駆動回路の第３入力端２３に接続されているため、次のステージの駆動回路の第１入力端２１に供される信号はマルチプレクサ信号とされる。
【００３９】
前記第１コントローラ１５は第２入力端２２と第３入力端２３に接続され、第２入力端２２と第３入力端２３の入力信号によって、第１ノード４１と第２出力端２５にサンプリング信号を供する。第１コントローラ１５は、第３トランジスタ３、第４トランジスタ４、第５トランジスタ５、第６トランジスタ６、第７トランジスタ７、第８トランジスタ８及び第１キャパシタ３１を備えている。
【００４０】
前記第３トランジスタ３のソースは前記第１電源ＶＤＤに接続され、ゲートは前記第２入力端２２に接続され、ドレインは第２ノード４２に接続されている。第３トランジスタ３は第２入力端２２の信号によって、ターンオン又はターンオフされる。第３トランジスタ３がターンオンされる時、第１電源ＶＤＤは第２ノードと電気的に接続される。
【００４１】
前記第４トランジスタのソースは前記第２ノード４２に接続され、ゲートは前記第３入力端２３に接続され、ドレインは前記第３入力端２３に接続されている。
【００４２】
前記第５トランジスタ５のソースは前記第１電源ＶＤＤに接続され、ゲートは前記第２ノード４２に接続され、ドレインは第３ノードに接続されている。
【００４３】
前記第６トランジスタ６のソースは前記第３ノード４３に接続され、ゲートは前記第２入力端２２に接続され、ドレインは前記第２入力端２２に接続されている。
【００４４】
前記第７トランジスタ７のソースは前記第２ノード４２に接続され、ゲートは前記第３ノード４３に接続され、ドレインは前記第１電源ＶＤＤに接続されている。
【００４５】
前記第８トランジスタ８のソースは前記第１電源ＶＤＤに接続され、ゲートは前記第２ノード４２に接続され、ドレインは前記第１ノード４１に接続されている。
【００４６】
前記第１キャパシタ３１は第２ノード４２と第１電源ＶＤＤとの間に接続されている。第１キャパシタ３１は第２ノード４２の電位を保持するために使用される。これによって、リーク電流による第２ノード４２の電位変化が回路の全体的な動作に影響することを回避できる。
【００４７】
第１入力端２１は第１クロック信号を受信するように配置され、第２入力端２２は第２クロック信号を受信するように配置されている。第１クロック信号と第２クロック信号とは互いに重ならない。第１ステージの駆動回路の第３入力端２３はシングルパルス信号を受信するように配置されている。
【００４８】
第２コントローラ１６は第１コントローラ１５、第１電源ＶＤＤより低い電圧を出力する第２電源ＶＥＥ（例えば、低電圧）及び第２トランジスタ２に接続されている。第２コントローラ１６は第２トランジスタ２のゲートの電圧を制御する。第２コントローラ１６は、第９トランジスタ９、第１０トランジスタ１０、第１１トランジスタ１１、第１２トランジスタ１２、第１３トランジスタ１３、第１４トランジスタ１４及び第２キャパシタ３２を備えている。
【００４９】
前記第９トランジスタ９のソースは前記第２電源ＶＥＥに接続され、ゲートは第４ノード４４に接続され、ドレインは第３ノード４３に接続されている。
【００５０】
前記第１０トランジスタ１０のソースは前記第３ノード４３に接続され、ゲートは前記第２電源ＶＥＥに接続されている。
【００５１】
前記第１１トランジスタ１１のソースは前記第１０トランジスタ１０のドレインに接続され、ゲートは前記第２電源ＶＥＥに接続され、ドレインは第４ノード４４に接続されている。
【００５２】
前記第１２トランジスタ１２のソースは前記第１ノード４１に接続され、ゲートは前記第４ノード４４に接続され、ドレインは第２電源ＶＥＥに接続されている。
【００５３】
前記第１３トランジスタ１３のソースは前記第２ノード４２に接続され、ゲートは前記第２電源ＶＥＥに接続されている。
【００５４】
前記第１４トランジスタ１４のソースは前記第１３トランジスタ１３のドレインに接続され、ゲートは前記第２電源ＶＥＥに接続され、ドレインは前記第２トランジスタ２のゲートに接続されている。
【００５５】
また、前記第２キャパシタ３２は前記第１ノード４１と第４ノード４４との間に接続されている。第２キャパシタ３２は第４ノードの電圧を電源ＶＥＥより低い電圧に接続するために使用され、これによって、トランジスタ１２を完全にターンオンさせ、第２出力端２５にＶＥＥの電位を出力する。
【００５６】
本発明のマルチプレクサは、駆動回路における一つのサンプリング信号の第２出力端を次のステージの駆動回路の第３入力端にフィードバックすることによって、三つの信号のみで従来技術と同じ効果を得られる。
【００５７】
図２は本発明の第１実施例にかかる本発明のマルチプレクサの説明図である。図２に示すように、複数のステージの駆動回路はシングルパルス信号伝達線ＳＰ及び三つのシーケンス信号伝達線ＣＫ１、ＣＫ２、ＣＫ３に接続されている。三つのシーケンス信号伝達線ＣＫ１、ＣＫ２、ＣＫ３はそれぞれ第１シーケンス信号、第２シーケンス信号、第３シーケンス信号を伝送する。
【００５８】
駆動回路グループ５０は、例えば、第１ステージの駆動回路５１、第２ステージの駆動回路５２、第３ステージの駆動回路５３などの、３ステージの駆動回路を備えている。
【００５９】
本実施例において、第１ステージの駆動回路５１の第１入力端２１は第２シーケンス信号伝達線ＣＫ２に接続され、第２シーケンス信号を受信する。また、第２入力端２２は第１シーケンス信号伝達線ＣＫ１に接続され、第１シーケンス信号を受信する。第３入力端２３はシングルパルス信号伝達線ＳＰに接続されている。また、第１出力端２４は第２ステージの駆動回路５２の第３入力端２３に接続されている。発光制御信号として、第２出力端２５は表示領域に出力する。
【００６０】
第２駆動回路５２の第１入力端２１は第３シーケンス信号伝達線ＣＫ３に接続され、第３シーケンス信号を受信する。また、第２入力端２２は第２シーケンス信号伝達線ＣＫ２に接続され、第２シーケンス信号を受信する。第３入力端２３は第１ステージの駆動回路５１の第１出力端２４に接続されている。また、第１出力端２４は第３ステージの駆動回路５３の第３出力端２３に接続されている。発光制御信号として、第２出力端２５は表示領域に出力する。
【００６１】
第３ステージの駆動回路５３の第１入力端２１は第１シーケンス信号伝達線ＣＫ１に接続され、第１シーケンス信号を受信する。また、第２入力端２２は第３シーケンス信号伝達線ＣＫ３に接続され、第３シーケンス信号を受信する。第３入力端２３は第２ステージの駆動回路５２の第１入力端２４に接続されている。発光制御信号として、第２出力端２５は表示領域に出力する。
【００６２】
第４ステージの駆動回路５４の第１入力端２１は第２シーケンス信号伝達線ＣＫ２に接続され、第２シーケンス信号を受信する。また、第２入力端２２は第１シーケンス信号伝達線ＣＫ１に接続され、第１シーケンス信号を受信する。第３入力端２３は第３ステージの駆動回路５３の第１出力端２４に接続されている。また、第１出力端２４は次のステージの駆動回路の第３入力端（図示せず）に接続されている。発光制御信号として、第２出力端２５は表示領域に出力する。
【００６３】
また、第４ステージの駆動回路５４おける第１入力端２１及び第２入力端２２に接続されるシーケンス信号伝達線の選択は、第１ステージの駆動回路５１おける第１入力端２１及び第２入力端２２に接続されるシーケンス信号伝達線の選択と一致する。第４ステージの駆動回路５４におけるクロック信号を受信するための接続方式は第１ステージの駆動回路５１と同じである。
【００６４】
したがって、３ｎステージの駆動回路（ｎは自然数）において第１入力端２１と第２入力端２２が受信するクロック信号は同じである。また、３ｎ＋１ステージの駆動回路（ｎは自然数）において第１入力端２１と第２入力端２２が受信するクロック信号は同じであり、３ｎ＋２ステージの駆動回路（ｎは自然数）において、第１入力端２１と第２入力端２２が受信するクロック信号は同じである。
【００６５】
駆動回路グループ５０における異なるステージの駆動回路の第１入力端２１と第２入力端２２がシーケンス信号伝達線の選択部に接続する方式には多数の方式が含まれてもよく、これに限定されない。
【００６６】
駆動回路グループ５０における各ステージの駆動回路の回路図は図１およびその関連説明に示しており、ここでは、繰り返し述べない。
【００６７】
図３は本発明の第１実施例にかかる本発明のマルチプレクサの使用過程の波形図である。そのうち、ＳＰはシングルパルス信号伝達線の波形である。ＣＫ１、ＣＫ２、ＣＫ３はそれぞれ三つのシーケンス信号伝達線の波形である。ＥＭ１、ＥＭ２、ＥＭ３はそれぞれ連続した３ステージの駆動回路の第２出力端２５の波形である。ＮＸＴ１、ＮＸＴ２、ＮＸＴ３はそれぞれ連続した３ステージの駆動回路の第１出力端２４の波形である。図３に示すように、本発明のマルチプレクサは、駆動回路における一つのサンプリング信号の第２出力端を次のステージの駆動回路の第３入力端にフィードバックすることによって、三つの信号のみで従来技術と同じ効果を得られる。
【００６８】
本発明の応用範囲は広い範囲におよび、本発明の表示装置は有機発光ダイオードディスプレイ、液晶ディスプレイ、電界放出ディスプレイ、プラズマ表示パネルの中の少なくとも一つである。
【００６９】
以上をまとめると、本発明のマルチプレクサ及び表示装置においては、従来の四つのクロック信号による駆動を三つのクロック信号による駆動に変更し、これによって、より少ない制御信号で同じ機能を果たすことができる。制御信号の減少によって、回路図の面積を節約することもでき、集積回路の面積の縮小及び結合領域の個数を減少させることもできる。更に、信頼性を向上させることができ、セル操作上、広い操作範囲を有することが可能である。
【００７０】
以上において、本発明の具体的な実施例に対して詳しく説明したが、本発明は上述した具体的な実施形態に限定されるものではなく、当業者は特許請求の範囲内において様々な変形及び修正が可能であるということを理解すべきである。 
【符号の説明】
【００７１】
１      第１トランジスタ
２      第２トランジスタ
３      第３トランジスタ
４      第４トランジスタ
５      第５トランジスタ
６      第６トランジスタ
７      第７トランジスタ
８      第８トランジスタ
９      第９トランジスタ
１０    第１０トランジスタ
１１    第１１トランジスタ
１２    第１２トランジスタ
１３    第１３トランジスタ
１４    第１４トランジスタ
１５    第１コントローラ
１６    第２コントローラ
２１    第１入力端
２２    第２入力端
２３    第３入力端
２４    第１出力端
２５    第２出力端
３１    第１キャパシタ
３２    第２キャパシタ
４１    第１ノード
４２    第２ノード
４３    第３ノード
４４    第４ノード
５０    駆動回路グループ
５１    第１ステージの駆動回路
５２    第２ステージの駆動回路
５３    第３ステージの駆動回路
５４    第４ステージの駆動回路
【図１】
2015215590.tif 000003
【図２】
2015215590.tif 000004
【図３】
2015215590.tif 000005