(57)【要約】  本発明の薄膜トランジスタは、基板（１，１１）と、前記基板上に間隔を有して形成された一対のソース・ドレイン電極（２，１４）を有する。前記各ソース・ドレイン電極の少なくとも一部は、相互に離間して形成された一対の低抵抗導電性薄膜（１０，２０）により被覆されている。前記一対の低抵抗導電性薄膜上および前記低抵抗導電性薄膜の間隙には、チャネルとして形成された酸化物半導体薄膜層（３，１５）が一体的に連続して形成されている。少なくともチャネル幅方向において、前記各低抵抗導電性薄膜の側端部が酸化物半導体薄膜層の側端部と揃うように同一形状に形成されている。【選択図】  図１
2008535205.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に間隔を有して形成された一対のソース・ドレイン電極と、
相互に離間して形成され、それぞれが、前記ソース・ドレイン電極の少なくとも一部を被覆して形成された一対の低抵抗導電性薄膜と、
前記一対の低抵抗導電性薄膜上および前記一対の低抵抗導電性薄膜の間隙に一体的に連続して形成され、且つ少なくともチャネル幅方向において、側端部が前記各低抵抗導電性薄膜の側端部と同一形状になるよう形成された、チャネルとして機能する酸化物半導体薄膜層を有することを特徴とする薄膜トランジスタ。
【請求項２】
前記酸化物半導体薄膜層のチャネル幅方向の長さが、前記ソース・ドレイン電極のチャネル幅方向の長さと同等もしくは大きいことを特徴とする請求項１記載の薄膜トランジスタ。
【請求項３】
前記酸化物半導体薄膜層が、酸化亜鉛を主成分とすることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項４】
前記ソース・ドレイン電極が金属であることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項５】
前記低抵抗導電性薄膜が、インジウムスズ酸化物(ITO)、ガリウム(Ga)をドーピングした酸化亜鉛、アルミニウム(Al)をドーピングした酸化亜鉛のいずれかを主成分とすることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項６】
前記低抵抗導電性薄膜が、不純物を導入しない真性酸化亜鉛からなり、前記低抵抗導電性薄膜の酸化亜鉛の結晶粒径が、前記酸化物半導体薄膜層の酸化亜鉛の結晶粒径より大きいことを特徴とする請求項３記載の薄膜トランジスタ。
【請求項７】
前記酸化物半導体薄膜層上に被覆されたゲート絶縁膜と、該ゲート絶縁膜上に積載したゲート電極を有するトップゲート型の薄膜トランジスタであって、前記ゲート絶縁膜が前記酸化物半導体薄膜層の上表面のみを被覆する第一ゲート絶縁膜と、該第一ゲート絶縁膜の上表面及び側面並びに該酸化物半導体薄膜層の側面を被覆する第二ゲート絶縁膜とを積層した複層構造からなることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項８】
前記酸化物半導体薄膜層の下に形成されたゲート電極と、前記酸化物半導体薄膜層上に被覆されたオーバーコート絶縁膜を有するボトムゲート型の薄膜トランジスタであって、前記オーバーコート絶縁膜が該酸化物半導体薄膜層の上表面のみを被覆する第一オーバーコート絶縁膜と、該第一オーバーコート絶縁膜の上表面と側面並びに前記酸化物半導体薄膜層の側面を被覆する第二オーバーコート絶縁膜とを積層した複層構造からなることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項９】
一対の側端部を有する酸化物半導体薄膜層と、
チャネル対応部で離間されて形成され、それぞれが一対の側端部を有し、前記各側端部が前記酸化物半導体薄膜の前記各側端部と同一面とされた一対の低抵抗導電性薄膜と、
それぞれが一対の側端部を有し、前記各側端部が前記低抵抗導電性薄膜の前記各側端部と同一面かそれよりも内側に位置する一対のソース・ドレイン電極と、
を有することを特徴とする薄膜トランジスタ。
【請求項１０】
基板上に一対のソース・ドレイン電極を間隙を有して形成する工程と、
前記ソース・ドレイン電極上に低抵抗導電性薄膜を形成する工程と、
前記低抵抗導電性薄膜の間隙及び上面に酸化物半導体薄膜層をチャネルとして形成する工程と、
前記低抵抗導電性薄膜と前記酸化物半導体薄膜層を少なくともチャネル幅方向において側端部が揃うようにエッチングする工程と、
ゲート電極を前記酸化物半導体薄膜層上方に位置するように積載する工程と、
を有することを特徴とする薄膜トランジスタの製法。
【請求項１１】
前記酸化物半導体薄膜層が酸化亜鉛を主成分とすることを特徴とする請求項１０記載の薄膜トランジスタの製法。
【請求項１２】
前記酸化物半導体薄膜層上に第一ゲート絶縁膜を形成する工程と、
前記第一ゲート絶縁膜と前記低抵抗導電性薄膜と前記酸化物半導体薄膜層をエッチングし、該エッチングを少なくともチャネル幅方向において側端部が揃うように、且つチャネル長さ方向において、夫々の外側端部が前記ソース・ドレイン電極の内側端部より外側に位置するように行う工程と、
前記第一ゲート絶縁膜上に第二ゲート絶縁膜を形成し、該第二ゲート絶縁膜上に前記ゲート電極を積載する工程と、
を有することを特徴とする請求項１０記載の薄膜トランジスタの製法。
【請求項１３】
前記エッチングをドライエッチングで行うことを特徴とする請求項１０記載の薄膜トランジスタの製法。
【請求項１４】
基板上にゲート電極を積載する工程と、
ゲート電極上に、ゲート絶縁膜を介して一対のソース・ドレイン電極を間隙を有して形成する工程と、
相互に離間して、それぞれが、前記ソース・ドレイン電極の少なくとも一部を被覆するように、且つチャネル長さ方向において、その内側端部が前記ゲート電極の外側端部より内側に存在するように、一対の低抵抗導電性薄膜を形成する工程と、
前記低抵抗導電性薄膜の間隙及び上面に酸化物半導体薄膜層をチャネルとして形成する工程と、
前記低抵抗導電性薄膜と前記酸化物半導体薄膜層を少なくともチャネル幅方向において側端部が揃うようにエッチングする工程と、
を有することを特徴とする薄膜トランジスタの製法。
【請求項１５】
前記酸化物半導体薄膜層が酸化亜鉛を主成分とすることを特徴とする請求項１４記載の薄膜トランジスタの製法。
【請求項１６】
前記酸化物半導体薄膜層上に第一オーバーコート絶縁膜を形成する工程と、
前記第一オーバーコート絶縁膜と前記低抵抗導電性薄膜と前記酸化物半導体薄膜層を、少なくともチャネル幅方向において側端部が揃うようにエッチングする工程と、
前記第一オーバーコート絶縁膜上に第二オーバーコート絶縁膜を形成する工程と、
を有することを特徴とする請求項１４記載の薄膜トランジスタの製法。
【請求項１７】
前記エッチングをドライエッチングで行うことを特徴とする請求項１４記載の薄膜トランジスタの製法。
【請求項１８】
それぞれがチャネル対応部を介してソース電極とドレイン電極となり、且つ相互に離間部で離間された複数対のソース・ドレイン電極を形成する工程と、
前記チャネル対応部で離間され、一方が前記複数対のソース・ドレイン電極の一方を被覆し、他方が前記複数対のソース・ドレイン電極の他方を被覆する一対の低抵抗導電性薄膜を形成する工程と、
前記一対の低抵抗導電性薄膜上、前記チャネル対応部および前記離間部に、一体的に連続する酸化物半導体薄膜層を形成する工程と、および
前記酸化物半導体薄膜層と前記低抵抗導電性薄膜をエッチッグし、それぞれが、前記離間部で離間され、前記酸化物半導体薄膜層の側端部および前記一対の低抵抗導電性薄膜の側端部が同一面とされた複数の前記酸化物半導体薄膜層と複数対の前記低抵抗導電性薄膜とを形成する工程と、
を有することを特徴とする薄膜トランジスタの製法。
【請求項１９】
前記チャネル対応部で離間され、一方が前記複数対のソース・ドレイン電極の一方を被覆し、他方が前記複数対のソース・ドレイン電極の他方を被覆する前記一対の低抵抗導電性薄膜を形成する工程が、前記一対の低抵抗導電性薄膜を、その外側端部が最終の外側端部となる位置よりも外側に位置するようにエッチングする工程を含むことを特徴とする請求項１８記載の薄膜トランジスタの製法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ及びその製法に関し、より詳しくは、酸化物半導体薄膜層を有する薄膜トランジスタ及びその製法に関する。
なお、本出願は、日本国において、２００６年２月２日に出願した特願２００６−２６３２０号を基礎とするパリ条約に基づく優先権を利用した出願である。
【背景技術】
【０００２】
酸化亜鉛あるいは酸化マグネシウム亜鉛等の酸化物が優れた半導体(活性層)の性質を示すことは古くから知られており、近年薄膜トランジスタ（以下TFTと略）、発光デバイス、透明導電膜等の電子デバイス応用を目指し、これらの化合物を用いた半導体薄膜層の研究開発が活発化している。
酸化亜鉛あるいは酸化マグネシウム亜鉛を半導体薄膜層として用いたTFTは、従来液晶ディスプレイに主に用いられているアモルファスシリコン(a−Si：H)を半導体薄膜層として用いたアモルファスシリコンTFTに比較して電子移動度が大きく、優れたTFT特性を有し、また、室温付近の低温でも結晶薄膜が得られることで高い移動度が期待できる等の利点もあり、積極的な開発が進められている。
【０００３】
酸化物半導体薄膜層を用いたTFTとしては、ボトムゲート型（例えば、特開２００５−０３３１７２号公報、特開２００４−３４９５８３号公報参照）及びトップゲート型の構造が報告されている。
【０００４】
ボトムゲート型構造の一例としては、基板上より順にゲート電極、ゲート絶縁膜、ソース・ドレイン電極、酸化物半導体薄膜層を積層して形成される構造を例示することができる。
一方、トップゲート型構造の一例としては、基板上より順にソース・ドレイン電極、酸化物半導体薄膜層、ゲート絶縁膜、ゲート電極を積層して形成される構造を例示することができる。
【０００５】
また、ボトムゲート型、トップゲート型の両構造において、高い電流駆動能力を確保するためには、ソース・ドレイン電極と酸化亜鉛等を主成分とする酸化物半導体薄膜層の間で良好なコンタクト性を得ることが必要である。
そこで従来から、酸化物半導体薄膜層より抵抗の低いソース・ドレイン領域を形成し、ソース・ドレイン電極と酸化物半導体薄膜層間のコンタクト性を向上させる方法が知られている。
該方法を用いたトップゲート型の構造としては、図９Ａに示すようなTFT５００が挙げられる。TFT５００は、基板１０１上に一対のソース・ドレイン電極１０２と酸化物半導体薄膜層１０３の間に一対の低抵抗導電性薄膜１１０を有する。低抵抗導電性薄膜１１０は、酸化物半導体薄膜層より抵抗が低いため、各ソース・ドレイン電極１０２と酸化物半導体薄膜層１０３のコンタクト性を向上させる。酸化物半導体薄膜層１０３は、低抵抗導電性薄膜１１０の外周周縁部１１０ａ（平面図は後述の図９Ｂを参照）を露出して低抵抗導電性薄膜１１０上および一対の低抵抗導電性薄膜１１０の間における基板１０１上に形成されており、この酸化物半導体薄膜層１０３の露出した部分全面を覆って形成されたゲート絶縁膜１０４を介してゲート電極１０６が形成されている。なお、図９Ｂは、図９Ａに図示されたＴＦＴ５００を複数個（図面では2個）並べたTFT５００を上方向から見た平面図である。前述した図９Ａは、図９ＢのIXＡ−IXＡ線における断面図である。
【０００６】
しかしながら、TFT５００では、一対のソース・ドレイン電極１０２をパターニングした後、低抵抗導電性薄膜１１０を成膜し、フォトリソグラフィー技術を用いてそれぞれ隣接のものと離間された複数の低抵抗導電性薄膜１１０を形成するため、低抵抗導電性薄膜に酸化物半導体薄膜層の外周面から突き出した外周周縁部１１０a（図中クロスハッチングで示す範囲）が生じる。このようなTFTを複数集積する場合、TFTの酸化物半導体薄膜層同士の間隙(Distance)Ｄの最小値は、図９Ｂに示す如く、間隙Ｄ＝幅Ａ＋ギャップＢ＋幅Ａとなる。TFTの高集積化を図るためには、前記間隙は狭いことが望まれる。ここで、幅Ａの大きさは露光装置のマスクあわせ精度、換言すれば低抵抗導電性薄膜１１０と酸化物半導体薄膜層とのフォトリソグラフィーの合わせ精度に依存する。即ち該精度が高ければその幅の大きさは小さくなる。また、ギャップＢの大きさは低抵抗導電性薄膜１１０をパターン形成する時の最小解像度に依存する。即ち最小解像度が高ければギャップＢの大きさは小さくなる。従来の露光装置を用いた場合、マスク合わせ精度に依存する幅Ａは約1.5μｍであり、最小解像度に依存するギャップＢは約4.0μｍである。従って、従来のＴＦＴ５００においては、酸化物半導体薄膜層１０３同士の間隙Ｄは約7.0μｍ（1.5μｍ＋4.0μｍ＋1.5μｍ）となる（図９Ｂ参照）。
一方、低抵抗導電性薄膜を有さないTFTの場合、複数のTFTのソース・ドレイン電極に亘って酸化物半導体薄膜層を被膜し、その後、酸化物半導体薄膜層をパターニングするので、酸化物半導体薄膜層間の間隙において、TFT５００におけるマスク合わせ精度に依存する幅Ａが生じず、最小解像度に依存するギャップＢのみとなる。
以上のように、低抵抗導電性薄膜を有さない構造では、酸化物半導体薄膜層同士の間隙の最小値はギャップＢの長さのみであるのに対し、低抵抗導電性薄膜を有するTFT５００のような構造では酸化物半導体薄膜層同士の間隙の最小値は幅Ａ＋ギャップＢ＋幅Ａであった。即ち、コンタクト性能向上を目的に低抵抗導電性薄膜を用いたTFT５００のような構造では、低抵抗導電性薄膜１１０を形成することで、酸化物半導体薄膜層同士の間隙が大きくなり、高集積化の阻害要因となっていた。
【０００７】
【特許文献１】特開２００５−０３３１７２号公報
【特許文献２】特開２００４−３４９５８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
それゆえ、本発明の目的は、酸化物半導体薄膜層と低抵抗導電性薄膜の間隙（幅Ａ）を小さくし、以って、薄膜トランジスタの集積度を向上することにある。
【課題を解決するための手段】
【０００９】
本発明は、基板上の薄膜トランジスタであって、一対のソース・ドレイン電極（ソース電極とドレイン電極）は前記基板上に間隔を有して形成される。一対の低抵抗導電性薄膜は、前記各ソース・ドレイン電極の少なくとも一部を被覆している。また、一対の低抵抗導電性薄膜は、相互に離間して形成されている。酸化物半導体薄膜層は、前記一対の低抵抗導電性薄膜上および前記低抵抗導電性薄膜の間隙に、チャネルとして、一体的に連続して形成されている。また、少なくともチャネル幅方向において、前記各低抵抗導電性薄膜の側端部と前記酸化物半導体薄膜層の側端部が同一形状に揃って形成されている。
【００１０】
また、この発明の薄膜トランジスタの製法は、基板上に一対のソース・ドレイン電極を間隙を有して形成する工程と、前記ソース・ドレイン電極上に酸化物の低抵抗導電性薄膜を形成する工程と、前記低抵抗導電性薄膜の間隙及び上面に酸化物半導体薄膜層をチャネルとして形成する工程を有する。そして、前記低抵抗導電性薄膜と前記酸化物半導体薄膜層を、少なくともチャネル幅方向において側端部が揃うように、エッチングする工程を有する。
【発明を実施するための最良の形態】
【００１１】
本発明に係る薄膜トランジスタの実施例について図面を参照しつつ以下に説明する。
図１Ａ〜図１Ｃは本発明の第一実施形態に係るTFTに関し、図１Ａは図１ＣのIＡ−IＡ線に沿う断面図であり、図１Ｂは第一実施形態に係るTFTを複数個（図示では2個）並列配置して集積する場合において、一対のソース・ドレイン電極と低抵抗導電性薄膜を形成した状態で、且つ酸化物半導体薄膜層を被膜する前の状態を上方向から見た平面図であり、図１Ｃはその後の工程を説明するための平面図である。以下、基本的には図１Ａを参照しつつ、適時、図１Ｂ，図１Ｃを参照して説明する。
また、本明細書中でチャネル長さ方向とは、チャネル幅と直交する方向、即ち図１Ａの左右方向を示し、チャネル幅方向とは、図1Ｃの上下方向を示す。
本発明の第一の実施形態に係る薄膜トランジスタ１００は、基板１、一対のソース・ドレイン電極２、一対の低抵抗導電性薄膜１０、酸化物半導体薄膜層３、ゲート絶縁膜４、ゲート電極６、コンタクト部７ａ、一対のソース・ドレイン外部電極２ａ、表示電極８を有しており、図１Ａに示すように、これら各構成を積層して形成されている。
【００１２】
薄膜トランジスタ１００は、図１Ａに示す通り、ガラス（SiO2とAl2O3を主成分とする無アルカリガラス）からなる基板１上に形成される。
基板１の材料は、ガラスに限定されず、プラスチックや金属箔に絶縁体をコーティングしたもの等、絶縁体であれば使用可能である。
【００１３】
基板１上には、一対のソース・ドレイン電極２が積層されている。この一対のソース・ドレイン電極２は、基板１上面にチャネル対応部でソース電極とドレイン電極に離間されて配置されている。
一対のソース・ドレイン電極２は、金属により形成される。一般にソース・ドレイン電極としてはインジウムスズ酸化物(ITO)、n＋ZnO等の導電性酸化物も用いられているが、本発明で導電性酸化物を用いると、酸化物半導体薄膜層や低抵抗導電性薄膜をエッチングする際、導電性酸化物（ITO又はn＋ZnO）がエッチングされるので好ましくない。
また、ソース・ドレイン電極２のチャネル幅方向（図１Ｃの上下方向）の長さは、酸化物半導体薄膜層３のチャネル幅と同等か当該幅より短いことが好ましい。もし、ソース・ドレイン電極のチャネル幅方向の長さの方が長いと、図１ＣのようにTFTを複数集積した場合、ソース・ドレイン電極２の幅が薄膜トランジスタの高集積化の制約となるからである。
ソース・ドレイン電極２に用いられる金属としては、Ti、Cr、Ta、Mo、W、Al、Cu、Niの単層もしくは積層体、或いは合金であってTi、Cr、Ta、Mo、W、Al、Cu、Si、Niのうち、少なくとも一種類以上を含有する合金、が用いられる。この合金の具体例としては、TiW、TaW、MoW、MoSi、AlCu、AlSi、NiSi等の合金が例示できる。
また、ソース・ドレイン電極２の厚みは、特に限定されないが、例えば30〜150nmに形成される。
【００１４】
低抵抗導電性薄膜１０は、対応する一対のソース・ドレイン電極２上に形成される。
低抵抗導電性薄膜１０は、インジウムスズ酸化物(ITO)、ガリウム(Ga)若しくはアルミニウム(Al)をドーピングした酸化亜鉛等を主成分とするものが例示できる。また、酸化物半導体薄膜層３が酸化亜鉛を主成分とする場合、低抵抗導電性薄膜１０として不純物を導入しない真性酸化亜鉛(ZnO)を用いることもできる。その場合、低抵抗導電性薄膜１０の酸化亜鉛の結晶粒径が、酸化物半導体薄膜層３の酸化亜鉛の結晶粒径より大きいことが必要である。酸化亜鉛の結晶粒径は成膜時に高周波バイアスを印加したり、成膜条件を変えたりすることで調整することができる。
上記のような低抵抗導電性薄膜１０を用いることで、低抵抗導電性薄膜１０の抵抗がソース・ドレイン電極２の抵抗より高く、酸化物半導体薄膜層３の抵抗より低い値となるので、ソース・ドレイン電極２と酸化物半導体薄膜層３のコンタクト性が向上する。
【００１５】
酸化物半導体薄膜層３は、各低抵抗導電性薄膜１０上で、且つ一対のソース・ドレイン電極２の電極間にチャネルを形成するように配置されている。酸化物半導体薄膜層３としては、酸化亜鉛を主成分とする酸化物半導体を挙げることができる。ここで、酸化亜鉛を主成分とする酸化物半導体とは、真性の酸化亜鉛の他、Ｌｉ，Ｎａ，Ｎ，Ｃ等のｐ型ドーパントおよびＢ、Ａｌ、Ｇａ、Ｉｎ、等のｎ型ドーパントがドーピングされた酸化亜鉛、およびＭｇ，Ｂｅ等がドーピングされた酸化亜鉛を含む。また、酸化物半導体薄膜層３としては、ＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）等のアモルファス酸化物半導体も含まれる。
各低抵抗導電性薄膜１０の上側表面を酸化物半導体薄膜層３が全て被覆し、少なくともチャネル幅方向において、該低抵抗導電性薄膜１０の側端部１０ａ（図１Ｃ参照）が酸化物半導体薄膜層３と同一形状に形成される。
この酸化物半導体薄膜層３の厚みは、特に限定されないが、例えば約25〜200nmに形成され、好ましくは、50〜100nm程度に形成される。
【００１６】
本発明では、チャネル幅方向において、低抵抗導電性薄膜１０と酸化物半導体薄膜層３とが自己整合的に形成された構造をとるため、図１Ｃに示される如く、低抵抗導電性薄膜１０が平面視において酸化物半導体薄膜層３に隠れて視認できない状態、換言すれば、低抵抗導電性薄膜１０の上表面がすべて酸化物半導体薄膜層３で被膜された状態となる。従って、酸化物半導体薄膜層３と低抵抗導電性薄膜１０間における露光装置のマスク合わせ精度に依存する領域が生じなくなり、隣接する酸化物半導体薄膜層の間隙（離間部）を露光装置の最小線幅まで縮めることができ、薄膜トランジスタの高集積化を実現することができる。
具体的に従来の構造のTFT５００（図９参照）と本発明に係るTFT１００を比較する。
前述した如く、TFT５００は、各TFTごとに低抵抗導電性薄膜をパターニングした後、酸化物半導体薄膜１０３を形成する。そのため、酸化物半導体薄膜層１０３同士の間隙（離間部）は、最小解像度で決まる領域のギャップＢの長さに低抵抗導電性薄膜１１０と酸化物半導体薄膜層とのフォトリソグラフィーの合わせ精度で決まる領域の幅Ａの長さの２倍を加えたギャップＢ＋２×幅Ａとなる。一般的なLCD用露光機を使用した場合、合わせ精度に依存する幅Ａの長さは約1．5μmであり、最小解像度に依存するギャップＢの長さは約4．0μmである。従って、TFTの酸化物半導体薄膜層１０３の間隙Ｄの長さは、従来1．5μm＋4．0μm＋1．5μmで約7．0μmとなる（図９Ｂ参照）。
一方、本発明に係るTFT１００は、図１Ｂに示される如く、複数対(図示では2対)のTFTのソース・ドレイン電極２に亘って低抵抗導電性薄膜１０を形成する。そして、低抵抗導電性薄膜１０上に酸化物半導体薄膜層３を被膜し、その後、酸化物半導体薄膜層３と低抵抗導電性薄膜１０を一括して自己整合的にエッチングする（図１Ｃ参照）。そのため、チャネル幅方向において、低抵抗導電性薄膜の側端部１０ａと酸化物半導体薄膜の側端部が同一形状に加工できるので、TFT１００の酸化物半導体薄膜層３間の距離において、TFT５００におけるマスク合わせ精度に依存する幅Ａの長さが生じなくなり、最小解像度に依存する幅Ｂの長さである4．0μmとすることができる（図１Ｃ参照）。これにより、従来のTFTを用いた場合より、２倍近い高集積化を図ることができる。
【００１７】
ゲート絶縁膜４は、酸化物半導体薄膜層３の上表面及び側面を被覆するように形成されている。
ゲート絶縁膜４は、酸化珪素（SiOx）膜、酸窒化珪素（SiON）膜、窒化珪素（SiNx）膜あるいは窒化珪素（SiNx）に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜により形成される。このゲート絶縁膜４は酸化珪素化合物（SiOx）や酸窒化珪素（SiON）に比較して誘電率の大きい、SiNxに酸素あるいは酸素を構成元素として含む化合物、例えばN2O、を用いて酸素をドーピングした膜が好ましく用いられる。SiNxに酸素をドーピングした膜をゲート絶縁膜４に用いたＴＦＴ（１００）は、誘電率が高く、酸化物半導体薄膜層の保護の観点からも優れた薄膜トランジスタとなる。
【００１８】
ゲート電極６は、ゲート絶縁膜４上に形成されている。このゲート電極６は、薄膜トランジスタに印加するゲート電圧により酸化物半導体薄膜層３中の電子密度を制御する役割を果たすものである。
ゲート電極６はCr、Tiで例示される金属膜からなる。
また、チャネル長さ方向において、ゲート電極６の外側両端部６ｂは低抵抗導電性薄膜１０の内側端部１０ｃより外側に位置するように形成する。
【００１９】
各ソース・ドレイン外部電極２ａはコンタクト部７ａを介してソース・ドレイン電極２と接続される。
【００２０】
表示電極８は、液晶ディスプレイに用いる液晶に薄膜トランジスタを介して電圧を印加するために形成される。この電極は可視光に対する高い透過率が要求されるため、酸化物導電性薄膜であるインジウムスズ酸化物(ITO)などにより形成される。
【００２１】
本発明の第一実施形態の薄膜トランジスタ（TFT）の製造方法について、図２Ａ〜図２Ｅに基づいて以下に説明する。
【００２２】
まず、図２Ａに示される如く、基板１上にソース・ドレイン電極２を形成する。ここで、基板１上に多数のＴＦＴを並列配置する場合、図１Ｂに図示される如く、それぞれが一対をなすソース・ドレイン電極２を複数対パターン形成する。次に、各ソース・ドレイン電極２上および基板１上に低抵抗導電性薄膜１０を例えば10〜100nm程度の膜厚でマグネトロンスパッタ法にて被膜し、これを図１Ｂに図示される如くパターニングする。すなわち、図１Ｂに示される如く、対となるソース・ドレイン電極の間隙に当たる部分（チャネル対応部）をエッチングして、複数個のTFTのソース・ドレイン電極に亘って低抵抗導電性薄膜１０が連続するようにパターニングする。つまり、一対の低抵抗導電性薄膜の一方が複数対のソース・ドレイン電極の一方を被覆し、他方が前記複数対のソース・ドレイン電極の他方を被覆する。
また、この場合、低抵抗導電性薄膜１０の外側端部は、最終的には酸化物半導体薄膜層３の外側端部と一致する形状とするが、この時点では、最終的に外側端部となる位置よりも外側に位置するようにする。この部分は、後述するように、低抵抗導電性薄膜１０上に形成した酸化物半導体薄膜層３と一括してエッチングするからである。
【００２３】
図２Ｂに示す如く、基板１、ソース・ドレイン電極２、低抵抗導電性薄膜１０の露出した部分全面に酸化物半導体薄膜層３を例えば50〜100nm程度の膜厚で被膜する。
【００２４】
酸化物半導体薄膜層３を被膜後、低抵抗導電性薄膜１０と酸化物半導体薄膜層３を一括してエッチングする。
このエッチング処理はドライエッチングで行うことが好ましい。ウェットエッチングを用いることも考えられるが、ウェットエッチングを用いた場合、エッチング端が直線状に揃わない。そのため、ゲート絶縁膜４を形成したとき、段差被覆性が悪化し、リーク電流が増大してしまうので好ましくない。ドライエッチングの際使用するガスは、低抵抗導電性薄膜１０がガリウム(Ga)若しくはアルミニウム(Al)をドーピングした酸化亜鉛や不純物を導入しない真性酸化亜鉛(ZnO)の場合はCH4、CF4、CHF3、Cl2や、これらの元素に酸素を混合したガスなどが挙げられる。一方、低抵抗導電性薄膜１０がインジウムスズ酸化物(ITO)の場合は、CH4やCH4に酸素を混合したガスなどが挙げられる。
また、ドライエッチングとしては、通常のリアクティブイオンエッチング（RIE法）や誘導結合プラズマ（ICP）を用いたエッチングなどが例示できる。低抵抗導電性薄膜１０と酸化物半導体薄膜層３を一括してエッチングすることにより、チャネル長さ方向においては、図２Ｃに図示されるように、各低抵抗導電性薄膜１０の外側端部１０ｂと酸化物半導体薄膜層３の外側端部３ｂは同一平面なり、換言すれば外側端部１０ｂと外側端部３ｂとが段差の無い一平面を形成する。また、チャネル幅方向においては、図１Ｃに図示されるように、低抵抗導電性薄膜１０と酸化物半導体薄膜層３は、チャネル長さ方向においてソース・ドレイン電極２の端部よりも少し大きい幅で、相互に同一形状に形成される。
図２Ｃはドライエッチング後の断面図であり、上記の状態を示す。なお、チャネル幅方向における低抵抗導電性薄膜１０と酸化物半導体薄膜層３の幅は、ソース・ドレイン電極２と同等としてもよい。
またこのとき、チャネル長さ方向において、エッチング面（図２Ｃ中の３ｂ及び１０ｂ）がソース・ドレイン電極２の夫々の内側端部２ｃより外側にある必要がある。それにより、ソース・ドレイン電極２がエッチングストッパーとなり、低抵抗導電性薄膜１０と酸化物半導体薄膜層３だけをエッチングすることができるからである。
【００２５】
次に酸化物半導体薄膜層３上に低抵抗化しない手法および条件でゲート絶縁膜４を形成する。
ゲート絶縁膜４としては、酸化珪素（SiOx）膜、酸窒化珪素（SiON）膜、窒化珪素（SiNx）膜あるいは窒化珪素（SiNx）に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜等のシリコン系絶縁膜が用いられることが望ましい。なかでもSiNxに酸素あるいは酸素を構成元素として含む化合物、例えばN2Oを用いて酸素をドーピングした膜などが望ましい。その理由はこれらの構成成分は誘電率が高く、酸化物半導体薄膜層３の酸素や亜鉛の還元脱離の防止の観点からも優れているからである。
【００２６】
ゲート絶縁膜４の形成方法の一例として、プラズマ化学気相成長（PCVD）法でSiNxを100〜300nm厚で形成する方法が挙げられる。条件例としては、基板温度250℃でNH3とSiH4の混合ガスをNH3がSiH4の４倍の流量となるように調整して行う条件が例示される。
【００２７】
図２Ｄに示される如く、ゲート絶縁膜４上にゲート電極６を積載する。
ゲート電極６の外側両端部６ｂは低抵抗導電性薄膜１０の夫々の内側端部１０ｃより外側に位置するように積載する。
【００２８】
図２Ｅに示す如く、フォトリソグラフィーにてゲート絶縁膜４にコンタクトホールを開口し、ソース・ドレイン電極の一部を露出させ、ソース・ドレイン外部電極２ａを、それぞれ、コンタクト部７ａを介して、対応するソース・ドレイン電極２に接続する。最後に、インジウムスズ酸化物(ITO)等からなる表示電極８を形成することでTFTアレイが完成する。
【００２９】
図３は本発明の第二実施形態に係る薄膜トランジスタの構造を示す断面図である。第二実施形態に係るTFT２００の一部は第一実施形態に係るTFT１００と同じ構造を有しており、同じ参照番号を付してある。但し、ゲート絶縁膜４は第一ゲート絶縁膜と第二ゲート絶縁膜からなり、便宜上、第一ゲート絶縁膜４１及び第二ゲート絶縁膜５とする。
【００３０】
第一ゲート絶縁膜４１は、酸化物半導体薄膜層３の上側表面のみを被覆するように形成されている。この第一ゲート絶縁膜４１は、ゲート絶縁膜の一部として設けられ、酸化物半導体薄膜層３を製造工程でのレジスト剥離液から保護する保護膜としての役割をも果たすものである。
【００３１】
第二ゲート絶縁膜５は、低抵抗導電性薄膜１０、酸化物半導体薄膜層３側面及び第一ゲート絶縁膜４１の表面全面を被覆するように積層されている。このように、第二ゲート絶縁膜５が積層されることにより、酸化物半導体薄膜層３表面を第一ゲート絶縁膜４１にて、側面を第二ゲート絶縁膜５にて完全に被覆することができる。
第一ゲート絶縁膜４１及び第二ゲート絶縁膜５は、酸化珪素（SiOx）膜、酸窒化珪素（SiON）膜、窒化珪素（SiNx）膜あるいは窒化珪素（SiNx）に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜により形成される。この第一ゲート絶縁膜４１及び第二ゲート絶縁膜５としては、酸化珪素化合物（SiOx）や酸窒化珪素（SiON）に比較して誘電率の大きい、SiNxに酸素あるいは酸素を構成元素として含む化合物、例えばN2O、を用いて酸素をドーピングした膜が好ましく用いられる。
【００３２】
第一ゲート絶縁膜４１及び第二ゲート絶縁膜５は、例えばプラズマ化学気相成長（PCVD)法により形成される。このとき、プラズマ化学気相成長（PCVD)法による成膜は酸化物半導体薄膜層の還元もしくは酸素や亜鉛の脱離が生じない基板温度である250℃以下で実施することが望ましい。
【００３３】
本発明に係る薄膜トランジスタ（TFT)の第二実施例の製造方法について、図４Ａ〜図４Ｄに基づいて以下に説明する。
【００３４】
まず、図４Ａに示す如く、第一実施形態と同様に、基板１上にソース・ドレイン電極２及び低抵抗導電性薄膜１０を形成する。このとき、低抵抗導電性薄膜は複数のTFTのソース・ドレイン電極２に亘って形成する。そして、基板１、ソース・ドレイン電極２、低抵抗導電性薄膜１０の露出した部分全面に酸化物半導体薄膜層３を形成する。
【００３５】
次に図４Ｂに示す如く、酸化物半導体薄膜層３上に低抵抗化しない手法および条件で第一ゲート絶縁膜４１を形成する。そして、第一ゲート絶縁膜４１上にフォトレジストをコーティングし、パターニングされたフォトレジストをマスクとして、第一ゲート絶縁膜４１、低抵抗導電性薄膜１０、酸化物半導体薄膜層３に対して一括してエッチングを行う。このエッチング処理にはドライエッチングを用いることが好ましい。ドライエッチングを用いると、エッチング端が直線状に揃い、第一ゲート絶縁膜４１を形成したとき、段差被覆性の悪化によるリーク電流の増大が抑制できるからである。ドライエッチングの際使用するガスは、第一実施形態と同様に、低抵抗導電性薄膜１０がガリウム(Ga)若しくはアルミニウム(Al)をドーピングした酸化亜鉛や不純物を導入しない真性酸化亜鉛(ZnO)の場合はCH4、CF4、CHF3、Cl2や、これらの元素に酸素を混合したガスなどが挙げられる。一方、低抵抗導電性薄膜１０がインジウムスズ酸化物(ITO)の場合は、CH4やCH4に酸素を混合したガスなどが挙げられる。ドライエッチングも第一実施形態と同様に、通常のリアクティブイオンエッチング（RIE法）や誘導結合プラズマ（ICP）を用いたエッチングなどが例示できる。
【００３６】
図４Ｃはエッチング後にフォトレジストを除去した断面図を示しており、酸化物半導体薄膜層３のエッチング面３ｂ、低抵抗導電性薄膜１０のエッチング面１０ｂ、第一ゲート絶縁膜４１のエッチング面４１ｂが直線状に揃っている。そのため、第二ゲート絶縁膜５を形成しても、段差被覆性が良好に維持でき、リーク電流を抑制することができる。
このとき、チャネル長さ方向において、エッチング面がソース・ドレイン電極の夫々の内側端部２ｃより外側にある必要がある。それにより、第一ゲート絶縁膜４１と低抵抗導電性薄膜１０と酸化物半導体薄膜層３だけをエッチングすることができるからである。
また、第一ゲート絶縁膜４１は、酸化物半導体薄膜層３との界面形成に加えて、活性領域をパターン形成する時の酸化物半導体薄膜層３を保護する役目も同時に果たしている。すなわち、活性層パターニング後のフォトレジストを剥離する場合に使用するレジスト剥離液が酸化物半導体薄膜層３表面に接すると、薄膜表面や結晶粒界をエッチングで荒らしてしまうが、第一ゲート絶縁膜４１が酸化物半導体薄膜層３表面に存在することで、フォトリソグラフィー工程におけるレジスト剥離液といった各種薬液に対する保護膜としての機能を果たし、酸化物半導体薄膜層３の表面あれを防ぐことができ、ゲート絶縁膜との界面特性を良好に維持できる。
【００３７】
TFT活性層領域のパターン形成後、図４Ｄに示す如く、基板１、ソース・ドレイン電極２、酸化物半導体薄膜層３、低抵抗導電性薄膜１０、及び第一ゲート絶縁膜４１の露出した部分全面に第二ゲート絶縁膜５を形成し、その後ゲート絶縁膜５上にコンタクトホールを開口してソース・ドレイン電極２の一部を露出させる。この場合、第二ゲート絶縁膜５は第一ゲート絶縁膜４１と同様な条件で形成することが望ましい。
【００３８】
最後に第二ゲート絶縁膜５上に金属膜からなるゲート電極６を形成し、ゲート電極７と同一材料にてソース・ドレイン外部電極２ａをコンタクト部７aを介してソース・ドレイン電極２と接続するよう形成する。その後、表示電極８を形成することで第二実施形態のTFTアレイが完成する（図３参照）。
【００３９】
本発明に係る薄膜トランジスタの第三実施形態について、図５を参照しながら以下説明する。
【００４０】
図５は本発明の第三実施形態に係る薄膜トランジスタ３００の構造を示す断面図である。薄膜トランジスタ３００は、基板１１、ゲート電極１２、ゲート絶縁膜１３、ソース・ドレイン電極１４、低抵抗半導体薄膜２０、酸化物半導体薄膜層１５、オーバーコート絶縁膜１６、ソース・ドレイン外部電極１４ａ、コンタクト部１８ａ、表示電極１９を有してなり、これら各構成を積層したボトムゲート型として形成されている。
【００４１】
薄膜トランジスタ３００は、図５に示す通り、基板１１上に形成されている。
【００４２】
基板１１上には、ゲート電極１２が形成されている。このとき、チャネル長さ方向において、ゲート電極１２の両端部は後述する低抵抗導電性薄膜２０の内側端部より外側に位置するように積載する。
【００４３】
ゲート絶縁膜１３は、ゲート電極１２を被覆するように基板１１上の全面に積層されている。
【００４４】
ゲート絶縁膜１３上には、ソース・ドレイン電極１４が積層されている。
ソース・ドレイン電極１４は、金属により形成される。一般にソース・ドレイン電極としてはインジウムスズ酸化物(ITO)、n＋ZnO等の導電性酸化物も用いられているが、本発明で導電性酸化物を用いると、酸化物半導体薄膜層１５や低抵抗導電性薄膜２０をエッチングする際、ソース・ドレイン電極１４までエッチングされてしまうので好ましくない。
また、ソース・ドレイン電極１４のチャネル幅方向の長さは、酸化物半導体薄膜層１５のチャネル幅と同等か当該幅より短いことが好ましい。もし、ソース・ドレイン電極１４のチャネル幅方向の長さの方が長いと、TFTを複数集積した場合、ソース・ドレイン電極１４が高集積化の制約となるからである。
【００４５】
低抵抗導電性薄膜２０は、ソース・ドレイン電極１４上に形成される。
低抵抗導電性薄膜２０は、インジウムスズ酸化物(ITO)、ガリウム(Ga)若しくはアルミニウム(Al)をドーピングした酸化亜鉛などからなる。また、酸化物半導体薄膜層３が酸化亜鉛を主成分とする場合、不純物を導入しない真性酸化亜鉛(ZnO)を用いることもできる。その場合、低抵抗導電性薄膜１０の酸化亜鉛の結晶粒径が、酸化物半導体薄膜層１５の酸化亜鉛の結晶粒径より大きいことが必要である。
上記のような低抵抗導電性薄膜２０を有することで、低抵抗導電性薄膜１０の抵抗がソース・ドレイン電極１４の抵抗より高く、酸化物半導体薄膜層１５の抵抗より低い値となるので、ソース・ドレイン電極１４と酸化物半導体薄膜層１５のコンタクト性が向上する。
【００４６】
酸化物半導体薄膜層１５は、低抵抗導電性薄膜２０上で、且つ低抵抗半導体薄膜２０の電極間にチャネルを形成するように配置されている。また、酸化物半導体薄膜層１５としては、酸化物半導体薄膜層３と同様に、酸化亜鉛を主成分とする酸化物半導体やＩＧＺＯ等を挙げることができる。
また、酸化物半導体薄膜槽１５は、該低抵抗導電性薄膜２０の上表面全面を被覆し、少なくともチャネル幅方向において、低抵抗導電性薄膜２０の側端部が酸化物半導体薄膜層１５と同一形状に形成される。
これにより、TFTを複数個集積した場合、隣接する酸化物半導体薄膜層１５の間隙において、酸化物半導体薄膜層と低抵抗導電性薄膜間における露光装置のマスク合わせ精度に依存する領域が生じなくなり、酸化物半導体薄膜層同士の間隙（離間部）を露光装置の最小線幅まで縮めることができ、高集積化を図ることができる。
【００４７】
オーバーコート絶縁膜１６は、酸化物半導体薄膜層の上表面及び側面を被覆するように形成されている。
【００４８】
ソース・ドレイン外部電極１４ａはオーバーコート絶縁膜１６に開口したコンタクトホール１８aを介して、ソース・ドレイン電極１４に接するように互いに間隔を有して形成される。
【００４９】
表示電極１９は、液晶ディスプレイに用いる液晶に薄膜トランジスタを介して電圧を印加するために形成される。この電極は可視光に対する高い透過率が要求されるため、インジウムスズ酸化物(ITO)などを用いた酸化物導電性薄膜が形成される。
【００５０】
次に、本発明の第三実施形態に係るボトムゲート型TFTの製法について、図６Ａ〜図６Ｄに基づいて以下に説明する。
【００５１】
図６Ａに示される如く、ガラスからなる基板１１上にゲート電極１２を形成する。そして、ゲート電極１２を被覆するように基板１１上の上側表面全体にゲート絶縁膜１３を形成する。
このゲート絶縁膜１１の形成方法は、特に限定されないが、大面積基板への成膜が可能なプラズマ化学気相成長（PCVD）法を用いることが好ましい。
【００５２】
ゲート絶縁膜１３の形成後、ゲート絶縁膜１３の全面に金属を形成した後、この薄膜にフォトリソグラフィーを施すことによりソース・ドレイン電極１４を形成する。その後、ソース・ドレイン電極１４上に低抵抗導電性薄膜２０を例えば10〜100nm程度の膜厚でマグネトロンスパッタ法にて形成する。このとき、低抵抗導電性薄膜２０は、複数個のTFTのソース・ドレイン電極１４に亘って形成する。すなわち、第一実施形態の場合と同様、低抵抗導電性薄膜２０は、対となるソース・ドレイン電極の間隙に当たる部分（チャネル対応部）がエッチングされて、複数個のTFTのソース・ドレイン電極に亘って低抵抗導電性薄膜２０が連続するようにパターニングされる。また、低抵抗導電性薄膜２０の外側端部は、最終的に外側端部となる位置よりも外側に位置するようにする。その後、図６Ｂに示される如く、酸化物半導体薄膜層１５を被膜する。
【００５３】
酸化物半導体薄膜層１５上表面にフォトレジストをコーティングし、パターニングされたフォトレジストをマスクとして、低抵抗半導体薄膜２０と酸化物半導体薄膜層１５に対し一括してエッチングを行う。このエッチング処理にはドライエッチングを用いることが好ましい。ドライエッチングを用いると、エッチング端が直線状に揃い、オーバーコート絶縁膜１６を形成したとき、段差被覆性の悪化によるリーク電流の増大が抑制できるからである。ドライエッチングの際使用するガスは、低抵抗導電性薄膜２０がガリウム(Ga)若しくはアルミニウム(Al)をドーピングした酸化亜鉛や不純物を導入しない真性酸化亜鉛の場合はCH4、CF4、CHF3、Cl2や、これらの元素に酸素を混合したガスなどが挙げられる。一方、低抵抗導電性薄膜２０がインジウムスズ酸化物(ITO)の場合は、CH4やCH4に酸素を混合したガスなどが挙げられる。ドライエッチングとしては、通常のリアクティブイオンエッチング（RIE法）や誘導結合プラズマ（ICP）を用いたエッチングなどが例示できる。
図６Ｃはドライエッチング後の断面図である。
このとき、チャネル長さ方向において、酸化物半導体薄膜１５のエッチング面１５ｂと低抵抗導電性薄膜２０のエッチング面２０ｂがソース・ドレイン電極１４の夫々の内側端部１４ｃより外側にある必要がある。それにより、ソース・ドレイン電極１４がエッチングストッパーとなり、低抵抗導電性薄膜２０と酸化物半導体薄膜層１５だけをエッチングすることができるからである。
【００５４】
酸化物半導体薄膜層１５のパターニング後、図６Ｄに示す如く、該酸化物半導体薄膜層の露出した部分全面を被覆するオーバーコート絶縁膜１６を形成する。
オーバーコート絶縁膜１６は、酸化珪素（SiOx）膜、酸窒化珪素（SiON）膜、窒化珪素（SiNx）膜あるいは窒化珪素（SiNx）に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜により形成される。このオーバーコート絶縁膜１６としては、酸化珪素化合物（SiOx）や酸窒化珪素（SiON）に比較して誘電率の大きい、SiNxに酸素あるいは酸素を構成元素として含む化合物、例えばN2O、を用いて酸素をドーピングした膜が好ましく用いられる。
オーバーコート絶縁膜１６の形成に際しては、プラズマ化学気相成長（PCVD）法を用いることが好ましい。
【００５５】
オーバーコート絶縁膜１６の成膜後、ソース・ドレイン外部電極１４ａをコンタクト部１８aを介してソース・ドレイン電極１４と接続するよう形成する。最後に、表示電極１９を形成することで第三実施形態のTFTアレイが完成する（図５参照）。
【００５６】
最後に本発明に係る第四実施形態について説明する。
【００５７】
図７は本発明の第四実施形態に係る薄膜トランジスタの構造を示す断面図である。第四実施形態に係るTFT４００の一部は第三実施形態に係るTFT３００と同じ構造を有しており、同じ参照番号を付してある。但し、オーバーコート絶縁膜１６は第一オーバーコート絶縁膜と第二オーバーコート絶縁膜からなり、便宜上、第一オーバーコート絶縁膜１６１及び第二ゲート絶縁膜１７とする。
【００５８】
第一オーバーコート絶縁膜１６１は、酸化物半導体薄膜層１５の上側表面のみを被覆するように形成されている。この第一オーバーコート絶縁膜１６１は、オーバーコート絶縁膜の一部として設けられ、酸化物半導体薄膜層１５を製造工程でのレジスト剥離液から保護する保護膜としての役割をも果たすものである。
【００５９】
第二オーバーコート絶縁膜１７は、薄膜トランジスタ４００のデバイス保護の目的で設けられ、第一オーバーコート絶縁膜１６１の露出した部分全面及び酸化物半導体薄膜層１５の側面を被覆するように積層されている。
第二オーバーコート絶縁膜１７を設けることで、第一オーバーコート絶縁膜１６１が被覆していない酸化物半導体薄膜層１５の側表面を確実に被覆することができる。
【００６０】
第一オーバーコート絶縁膜１６１及び第二オーバーコート絶縁膜１７は、酸化珪素（SiOx）膜、酸窒化珪素（SiON）膜、窒化珪素（SiNx）膜あるいは窒化珪素（SiNx）に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜により形成される。この第一オーバーコート絶縁膜１６１及び第二オーバーコート絶縁膜１７としては、酸化珪素化合物（SiOx）や酸窒化珪素（SiON）に比較して誘電率の大きい、SiNxに酸素あるいは酸素を構成元素として含む化合物、例えばN2O、を用いて酸素をドーピングした膜が好ましく用いられる。
第一オーバーコート絶縁膜１６１及び第二オーバーコート絶縁膜１７は、例えばプラズマ化学気相成長（PCVD)法により形成される。
【００６１】
本発明に係る薄膜トランジスタ（TFT)の第四実施形態の製造方法について、図８Ａ〜図８Ｄに基づいて以下に説明する。
まず、図８Ａに示す如く、第三実施形態と同様に、基板１１上にゲート電極１２、ゲート絶縁膜１３を形成する。
次に図８Ｂに示す如く、ソース・ドレイン電極１４、低抵抗半導体薄膜２０、酸化物半導体薄膜層１５、第一オーバーコート絶縁膜１６１を積層する。その後、低抵抗半導体薄膜２０、酸化物半導体薄膜層１５、第一オーバーコート絶縁膜１６１に対して一括してエッチングを行う。このエッチング処理にはドライエッチングを用いることが好ましい。ドライエッチングを用いると、エッチング端が直線状に揃い、第一オーバーコート絶縁膜１６１を形成したとき、段差被覆性の悪化によるリーク電流の増大が抑制できるからである。ドライエッチングの際使用するガスは、第三実施形態と同様に、低抵抗導電性薄膜２０がガリウム(Ga)若しくはアルミニウム(Al)をドーピングした酸化亜鉛や不純物を導入しない真性酸化亜鉛の場合はCH4、CF4、CHF3、Cl2や、これらの元素に酸素を混合したガスなどが挙げられる。一方、低抵抗導電性薄膜２０がインジウムスズ酸化物(ITO)の場合は、CH4やCH4に酸素を混合したガスなどが挙げられる。ドライエッチングも第一実施形態と同様に、通常のリアクティブイオンエッチング（RIE法）や誘導結合プラズマ（ICP）を用いたエッチングなどが例示できる。
図８Ｃはエッチング後にフォトレジストを除去した断面図を示しており、酸化物半導体薄膜層１５のエッチング面１５ｂ、低抵抗導電性薄膜２０のエッチング面２０ｂ、第一オーバーコート絶縁膜１６１のエッチング面１６１ｂが直線状に揃っている。そのため、第二オーバーコート絶縁膜１７を形成しても、第二ゲート絶縁膜の段差被覆性を良好に維持できる。
【００６２】
また、第一オーバーコート絶縁膜１６１は、活性領域をパターン形成する時の酸化物半導体薄膜層１５を保護する役目も同時に果たしている。すなわち、活性層パターニング後のフォトレジストを剥離する場合に使用するレジスト剥離液が酸化物半導体薄膜層１５表面に接すると、薄膜表面や結晶粒界をエッチングで荒らしてしまうが、第一オーバーコート絶縁膜１６１が酸化物半導体薄膜層１５表面に存在することで、フォトリソグラフィー工程におけるレジスト剥離液といった各種薬液に対する保護膜としての機能を果たし、酸化物半導体薄膜層１５の表面あれを防ぎ、第一オーバーコート絶縁膜との界面特性を良好に維持することができる。
【００６３】
TFT活性層領域のパターン形成後、図８Ｄに示す如く、ゲート絶縁膜１１、ソース・ドレイン電極１４、酸化物半導体薄膜層１５、低抵抗導電性薄膜２０、及び第一オーバーコート絶縁膜１６１の露出した部分全面に第二オーバーコート絶縁膜１７を形成する。
【００６４】
その後第一オーバーコート絶縁膜１７にコンタクトホールを開口し、ソース・ドレイン電極１４の一部を露出させる。
最後にソース・ドレイン外部電極１４ａをコンタクト部１８aを介してソース・ドレイン電極１４と接続するよう形成する。その後、表示電極１９を形成することで第四実施形態のTFTアレイが完成する（図７参照）。
【産業上の利用可能性】
【００６５】
以上説明した如く、本発明に係る薄膜トランジスタは、優れた性能を有するものであり、液晶表示装置等の駆動素子として好適に使用可能なものである。
【図面の簡単な説明】
【００６６】
【図１】本発明の第一実施形態に係る薄膜トランジスタに関し、図１Ａは図１ＣのIＡ-IＡ線に沿う断面図である。図１Ｂは、本発明の第一実施形態に係る薄膜トランジスタにおいて、ソース・ドレイン電極と低抵抗導電性薄膜を形成した時点を上方向から見たレイアウト平面図である。図１Ｃは、本発明の第一実施形態に係る薄膜トランジスタを上方向から見たレイアト平面図である。
【図２】本発明の第一実施形態に係る薄膜トランジスタの製法を経時的に示した断面図であり、図２Ａは基板上にソース・ドレイン電極、低抵抗導電性薄膜を形成した断面図、図２Ｂは酸化物半導体薄膜層を被膜した断面図、図２Ｃはエッチング後の断面図、図２Ｄはゲート絶縁膜、ゲート電極を積層した断面図、図２Ｅはコンタクト部、ソース・ドレイン外部電極、表示電極を積層した断面図よりなる。
【図３】本発明の第二実施形態に係る薄膜トランジスタの断面図である。
【図４】本発明の第二実施形態に係る薄膜トランジスタの製法を経時的に示した断面図であり、図４Ａは基板上にソース・ドレイン電極、低抵抗導電性薄膜、酸化物半導体薄膜層を形成した断面図、図４Ｂは第一ゲート絶縁膜を形成した断面図、図４Ｃはエッチング後の断面図、図４Ｄは第二ゲート絶縁膜、ゲート電極を積層した断面図よりなる。
【図５】本発明の第三実施形態に係る薄膜トランジスタの断面図である。
【図６】本発明の第三実施形態に係る薄膜トランジスタの製法を経時的に示した断面図であり、図６Ａは基板上にゲート電極、ゲート絶縁膜を形成した断面図、図６Ｂはソース・ドレイン電極、低抵抗導電性薄膜、酸化物半導体薄膜層を形成した断面図、図６Ｃはエッチング後の断面図、図６Ｄはオーバーコート絶縁膜を形成した断面図よりなる。
【図７】本発明の第四実施形態に係る薄膜トランジスタの断面図である。
【図８】本発明の第四実施形態に係る薄膜トランジスタの製法を経時的に示した断面図であり、図８Ａは基板上にゲート電極、ゲート絶縁膜を形成した断面図、図８Ｂはソース・ドレイン電極、低抵抗導電性薄膜、酸化物半導体薄膜層、第一オーバーコート絶縁膜を形成した断面図、図８Ｃはエッチング後の断面図、図８Ｄは第二オーバーコート絶縁膜を形成した断面図よりなる。
【図９】図９Ａは、従来の薄膜トランジスタの一例に関し、図９ＢのIXA−IXA線に沿う断面図である。図９Ｂは、図９Ａに示された従来の薄膜トランジスタを上方向から見たレイアウト平面図である。
【図１Ａ】
2008535205.tif 000003
【図１Ｂ】
2008535205.tif 000004
【図１Ｃ】
2008535205.tif 000005
【図２Ａ】
2008535205.tif 000006
【図２Ｂ】
2008535205.tif 000007
【図２Ｃ】
2008535205.tif 000008
【図２Ｄ】
2008535205.tif 000009
【図２Ｅ】
2008535205.tif 000010
【図３】
2008535205.tif 000011
【図４Ａ】
2008535205.tif 000012
【図４Ｂ】
2008535205.tif 000013
【図４Ｃ】
2008535205.tif 000014
【図４Ｄ】
2008535205.tif 000015
【図５】
2008535205.tif 000016
【図６Ａ】
2008535205.tif 000017
【図６Ｂ】
2008535205.tif 000018
【図６Ｃ】
2008535205.tif 000019
【図６Ｄ】
2008535205.tif 000020
【図７】
2008535205.tif 000021
【図８Ａ】
2008535205.tif 000022
【図８Ｂ】
2008535205.tif 000023
【図８Ｃ】
2008535205.tif 000024
【図８Ｄ】
2008535205.tif 000025
【図９Ａ】
2008535205.tif 000026
【図９Ｂ】
2008535205.tif 000027
【国際調査報告】
2008535205.tif 000028
2008535205.tif 000029