(57)【要約】  外部からの不正操作に対するセンシティブな電子装置データモジュールのハードウェア保護装置のためにセンサは相応に適合されたレイアウトを有する。
2008547239.tif 000002
【特許請求の範囲】
【請求項１】
導体構造（４、１１、１２）を有する面状センサであって、導体構造の延在部分の間に絶縁間隔が生じ、前記導体構造（４、１１、１２）及び前記絶縁間隔が面に広がっているように前記導体構造（４、１１、１２）は延在している、導体構造（４、１１、１２）を有する面状センサにおいて、
前記導体構造はそれぞれ逆方向の幾何学的形状を形成するように作られ、該逆方向の幾何学的形状はそれぞれ異なる電位の少なくとも２つの導体線路を有することを特徴とする、導体構造（４、１１、１２）を有する面状センサ。
【請求項２】
多数のセンサセグメント（４１）を有し、該多数のセンサセグメント（４１）の中に幾何学的形状（４２、４３）の導体構造（４）が設けられていることを特徴とする、請求項１記載の導体構造を有する面状センサ。
【請求項３】
幾何学的形状（４２、４３）のスタート及び／又は終了地点（４４、４５）、すなわちセンサセグメント（４１）の相応するコンタクト地点はそれぞれ前記幾何学的形状（４２、４３）の中心部にあることを特徴とする、請求項１又は２記載の面状センサ。
【請求項４】
逆方向の幾何学的形状（４２、４３）の導体構造（４）は並列にガイドされた導体延在部分として構成されており、異なる幾何学的形状は互いに結合されている、請求項1〜3のうちの１項記載の面状センサ。
【請求項５】
面状センサはリワイヤリング層（４６）を有し、該リワイヤリング層（４６）を介してセンサセグメント（４１）は接続されている、請求項1〜4のうちの１項記載の面状センサ。
【請求項６】
リワイヤリング層は幾何学的形状を有し、該幾何学的形状は、センサセグメントの幾何学的形状に相応するが、それぞれの導体構造が互いにずれて配置されるようにこれらのセンサセグメントの幾何学的形状に対して配置されていることを特徴とする、請求項５記載の面状センサ。
【請求項７】
面に対して垂直に延在する多数の導体層を有し、該導体層において導体構造（１２）は互いに重なって配置され、前記導体層の間には絶縁層が配置されていることを特徴とする、請求項１記載の面状センサ。
【請求項８】
導体構造（１２）は導体層においてメアンダ状に延在することを特徴とする、請求項１記載の面状センサ。
【請求項９】
面状センサの製造のための方法において、
導体構造（４、１１、１２）の延在部分の間に絶縁間隔が生じ、前記導体構造（４、１１、１２）及び前記絶縁間隔は面に広がっているように前記導体構造（４、１１、１２）は配置される、面状センサの製造のための方法。
【請求項１０】
請求項１〜８のうちの１項記載の面状センサを有するハードウェア保護装置
【請求項１１】
ハードウェア保護装置は回路担体（１）を有し、該回路担体（１）は保護すべき回路の構成要素（３、８）のための内部スペース（９）を取り囲み、導体構造（４、１１、１２）は前記内部スペース（９）を回路へのアクセスの検出のために取り囲むことを特徴とする、ハードウェア保護装置。
【請求項１２】
ハードウェア保護装置は面状の基板を有し、該基板は引っ込んだ中央領域を有し、該中央領域は突き出している領域によって取り囲まれており、
導体構造は保護すべき回路へのアクセスの検出のために前記基板上に及び／又は前記基板内に配置されていることを特徴とする、請求項１０記載のハードウェア保護装置。
【発明の詳細な説明】
【技術分野】
【０００１】
例えば商用車両のタコグラフにおいて使用されるような非常にセンシティブなデータ処理及びデータセキュリティのための電子装置モジュールはハードウェア的に例えば化学的又は物理的な攻撃（例えば機械的、レーザ、火など）のような外部からの不正操作に対してデータは不正操作できないように保護されるべきである。
【０００２】
これまでは保護すべき電子装置モジュールをいわゆるアンチドリルフォイルによって周囲をパッケージングする解決策が存在した。このようなアンチドリルフォイルは例えばＧｏｒｅ社によって既製品として存在し又はＦｒｅｕｄｅｎｂｅｒｇ社によって導電性銀ペーストプリントを有するフォイルとして提供されている。フォイルは内側へモジュールに電気的に接続されている。電子装置モジュールが３次元的にパッケージングされた後で、この電子装置モジュールは次いで合成樹脂を有する容器の中に入れられる。パッケージングを開こうと試みると、攻撃が行われる箇所においてフォイル上の電気的導体パス又は抵抗線路が否応なく損なわれて遮断され、このことはこの電子装置モジュールにおいて記憶されたデータが直ぐに消去されることをもたらす。これによってデータは不正操作されず、従って、外部からの攻撃は相応の管理機関により識別される。
【０００３】
この従来技術から公知の方法では２つの問題が生じる。一方でフォイルの使用は電子装置に適した組み立て方法に相応しない。他方でフォイルも組み立ての際にしばしば損傷し、この結果、高い欠陥率が生じる。
【０００４】
従って、本発明の課題は、電子装置モジュールに対するハードウェア保護装置のためのセンサを提供することであり、このセンサは保護すべき面／側面を目の詰まったメッシュ状に被覆し、電子装置に適した製造過程に組み込まれうる。
【０００５】
上記課題は独立請求項に記載の本発明によって解決される。有利な実施形態は従属請求項から得られる。
【０００６】
従って、面状センサの導体構造及び絶縁間隔は目の詰んだメッシュ状の形成物をメアンダ及び／又はセクタを有するグリッドの形状で、ネットの形状で形成し、これらのメアンダ及び／又はセクタにおいて導体構造が例えば幾何学的構造の形状で延在する。導体パス又は導体線路（メッシュの幅）の形状の導体構造の２つの延在部分の間の絶縁間隔はこの場合従来のＨＤＩ（High Density Interconnection）構造に相応する。同じことは導体構造の延在部分の幅に対しても妥当する。
【０００７】
面状センサの広がった面はどうしても２次元的又は平面である必要はない。むしろ例えば面のシェル状の、球状の又は半球状の実施形態も考えられる。面状センサの主要な使用目的から見れば、これは１つ又は複数の次々と設けられた任意の層によって形成される面であり、この結果、面状センサの面の貫通が検出されることによって、面の後ろにあるスペースが保護される。
【０００８】
面状センサはとりわけ多数のセンサセグメントを有し、これらのセンサセグメントの中には導体構造が例えば渦巻きの形状で設けられている。
【０００９】
とりわけセンサセグメントの導体構造はセンサセグメント毎に逆方向の幾何学的構造の形状で設けられている。
【００１０】
有利にはそれぞれの導体構造のコンタクト地点を有するスタート及び終了地点はそれぞれ相応の幾何学形状の中心部に設けられる。
【００１１】
逆方向の幾何学形状の導体構造は有利には異なる電位の並列にガイドされた導体延在部分として構成される。この場合、導体延在部分は正確に並列にガイドされるのではなく、これらの導体延在部分の間に絶縁ギャップが残っている程度でしばしば十分である。代替的にしかし正確に並列なガイドが行われても良い。また、導体パス間隔の異なる形態も可能である。この場合、一方の導体パスは直線に構成され、他方の導体パスは波線に構成されうる。
【００１２】
面状センサはリワイヤリング層を有し、このリワイヤリング層を介してセンサセグメントは接続されている。リワイヤリング層はこの場合有利にはアクセスが面状センサによって検出可能であるセンサセグメントの側面に設けられている。
【００１３】
代替的に又は補足的に、面状センサは面に対して異なる配向で延在する多数の導体層によって特徴付けられており、これらの導体層において導体構造は互いに重なって設けられており、これらの導体構造の間には絶縁層が設けられている。有利には導体構造は導体層においてメアンダ状に延在する。
【００１４】
面状センサの製造のための方法において、導体構造の延在部分の間の絶縁間隔が生じ、これらの絶縁間隔を有するこれらの導体構造が面を被覆するように導体構造は面の上に設けられる。この方法の有利な実施形態は装置の有利な実施形態と同様に得られる及びその逆。
【００１５】
ここに記述されたタイプの面状センサはとりわけ良好にハードウェア保護装置に組み込まれる。ハードウェア保護装置はこのために次のように形成されうる。
【００１６】
第１の実施可能形態によれば、ハードウェア保護装置は、保護すべき回路の構成要素のための内部スペースを取り囲む回路担体の形状において、この内部スペースを取り囲むセンサの導体構造を、認証されていない外部からの回路の不正操作の検出のために有する。よって、回路へのアクセスの検出のための導体構造は直接回路の回路担体の中に組み込まれる。
【００１７】
回路への認証されていないアクセスにより導体構造が損傷し、その結果コンタクトが閉鎖又は中断され、これにより回路へのアクセスが検出される。
【００１８】
有利には回路担体は回路基板を有する。この回路基板は内部スペースに向いた側面上に及び/又は側面内に保護すべき回路の少なくとも若干の構成要素を有する。さらに、この回路基板は内部スペースに向いていない側面上に及び/又は側面内に内部スペースを取り囲む導体構造の一部分を有する。
【００１９】
有利には回路基板は、内部スペースを取り囲む導体構造のための層（レイヤ）及び保護すべき回路の若干の構成要素のワイヤリングのための層を有する多層回路基板又は多層セラミック基板である。
【００２０】
保護すべき回路の若干の構成要素のワイヤリングのための層はとりわけ内部スペースの方に向いた回路基板の側面上に及び/又は側面内に設けられる。
【００２１】
回路基板に外部から到達出来ないように、保護すべき回路のスルーホールは回路基板においてべリードビアとして構成されうる。
【００２２】
代替的に又は補足的に、保護すべき回路の構成要素のうちの幾つかの構成要素のワイヤリングのために回路基板において発生すべきビルドアップ層がシーケンシャルビルドアップレイヤとして構成される。回路基板におけるスルーホールはべリードビア及び/又は極めて異なるテクノロジー（プラズマエッチング、フォトディフィニション（photo-definition）又はレーザ穿孔）のマイクロビア（ブラインドマイクロホール）として構成される。
【００２３】
有利にはハードウェア保護モジュールは更に別の多層回路基板及び/又は多層セラミック基板を有し、この更に別の多層回路基板及び/又は多層セラミック基板は第１の回路基板に対向して設けられており、その内部スペースに向いていない側面上に及び/又は側面内に内部スペースを取り囲む導体構造の更に別の部分を支持し、とりわけその内部スペースに向いた側面上に及び/又は側面内に保護すべき回路の更に別の構成要素を有する。
【００２４】
有利には、回路基板と更に別の回路基板との間にはフレームが設けられており、このフレームはこれら２つの回路基板を隔て、これによって自らとこれらの回路基板との間に内部スペースを発生する。例えば誘電体層及び導電層が層毎に互いに重なり合って設けられることによって、このフレームはとりわけ多層回路基板テクノロジ又は多層セラミック基板において構成される。
【００２５】
内部スペースは中空スペースでもよいが、中空スペースでなければならないわけではない。例えば構成要素が内部スペース内に入れられる場合、この内部スペースはキャスティング樹脂によって充填される。
【００２６】
回路担体はとりわけ導体構造の損傷の検出のための検出器手段の接続のための端子を有する。
【００２７】
有利には、よって、回路担体全体は少なくとも基本的には多層回路基板テクノロジ及び/又は多層セラミックテクノロジにおいて構成される。
【００２８】
保護すべき回路の構成要素のための内部スペースを取り囲むハードウェア保護装置のための回路担体の製造のための方法において、この回路担体は回路へのアクセスの検出のための内部スペースを取り囲む導体構造によって製造される。この方法の有利な実施形態は回路担体の有利な実施形態から得られる及びその逆。
【００２９】
第２の実施可能形態によれば、保護すべき回路のためのハードウェア保護装置は非導電性の面状基板を有する。この面状基板はもちろん平坦なものではなく、有利には完全に突き出している領域によって取り囲まれた引っ込んだ中央領域を有する。基板上に及び/又は基板内には、保護すべき回路へのアクセスの検出のための導体構造が設けられている。回路への認証されていないアクセスにより導体構造が損傷し、その結果コンタクトが閉鎖又は中断され、これにより回路へのアクセスが検出される。
【００３０】
有利には突き出した領域は縁部を有し、この縁部は引っ込んだ中央領域に対してパラレルに経過する。この縁部によってハードウェア保護装置は面状に回路担体に設けられ、そこに接着又はハンダ付けされうる。
【００３１】
とりわけ基板はハーフシェル（half-shell）の形状で形成されている。
【００３２】
基板は有利には深絞り加工されており、回路基板及び/又はフォイルである。
【００３３】
とりわけ簡単かつコスト安に導体構造はプリンティングによって製造されうる。これは有利には面状基板がまだ平坦で、従ってまだ深絞り加工されていない場合に行われる。
【００３４】
ハードウェア保護装置はとりわけ導体構造の損傷の検出のための検出器手段の接続のための端子を有する。
【００３５】
上述したタイプのうちの１つのハードウェア保護装置の製造のための方法において、面状基板には保護すべき回路へのアクセスの検出のための導体構造が設けられる。事前に又は有利にはその後で、面状基板は引っ込んだ中央領域を有する形状にされ、この中央領域は突き出している領域によって取り囲まれている。この方法の有利な実施形態はハードウェア保護装置の有利な実施形態から得られる及びその逆。
【００３６】
装置は上述したタイプのうちの１つのハードウェア保護装置及び保護すべき回路のための回路担体を有する。ハードウェア保護装置はその基板の突き出している領域によって回路担体上に設けられており、そのため、引っ込んでいる中央領域と回路担体との間には保護すべき回路のためのスペースが生じる。
【００３７】
回路担体は回路担体回路基板であるか又は有利には回路担体回路基板を含む。これはしばしばその背面においても保護されるべきである。このために、装置はとりわけ上述したタイプのうちの１つの第２のハードウェア保護装置を有し、この第２のハードウェア保護装置は第１のハードウェア保護装置に向かい合った回路担体の側面上に設けられる。
【００３８】
さらに、この装置は有利には不許可のアクセス及び/又は認証されていない操作による導体構造の損傷の検出のための検出器手段を含む。この検出器手段も保護されるように、この検出器手段は保護すべき回路の構成部材として構成される。
【００３９】
回路担体を有するモジュール全体はとりわけタコグラフ、走行データレコーダ及び/又はレール使用車両又は非レール使用車両において適用される。これは例えば現金自動支払機、金融機関のための装置、飛行機でも使用されうる。とりわけ回路担体を有するこのモジュール全体の使用は、保護すべき暗号キー（ＲＳＡ、ＤＥＳ）が使用される場合に有利である。
【００４０】
本発明の更なる構成及び利点は図面に基づく実施例の記述から得られる。図面
図１は電子装置モジュールのための統合されたハードウェア保護装置の概略図を示し、
図２は図１のハードウェア保護装置の概略的な部分図を示し、
図３は図１のハードウェア保護装置の回路基板構造の概略的な断面図を示し、
図４は図１のハードウェア保護装置の概略的なフレーム回路基板を示し、
図５〜７はプロセッサ回路基板又は検出回路回路基板の面状センサの概略的な導体構造を示し、
図８はフレーム回路基板の面状センサの概略的な導体構造を示す。
【００４１】
図１には保護すべき回路の若干の構成要素３を有する回路基板２の形式の第１のサブモジュールを有する回路担体１が見て取れる。回路基板２はプロテクションレイヤの形式の導体構造４を保護すべき回路へのアクセスの検出のための多層ワイヤリングの部分として有する。さらに、これは回路担体の外へと向かう保護すべき回路の信号線路及び電圧給電のためのビア５を有する。これらのビア５は内部スペースを取り囲む導体構造を貫通しており、差し込みプラグ挿入箇所６で終わっている。
【００４２】
回路担体１はさらに別の回路基板７を有し、この回路基板７は保護すべき回路の更に別の構成要素８を有する。
【００４３】
この更に別の回路基板７の更に別の構成要素８は回路基板２の面に向いているこの更に別の回路基板７の面に設けられており、この回路基板２の面上には保護すべき回路の若干の構成要素３がある。従って、保護すべき回路の全構成要素は回路基板２と更に別の回路基板７との間のこれらの回路基板の間に形成された内部スペース９の中に存在する。
【００４４】
回路基板２及び更に別の回路基板７はフレーム回路基板１０によって隔てられており、このフレーム回路基板１０はこれら２つの回路基板の間に設けられており、回路基板２及び更に別の回路基板７と共に内部スペース９を取り囲む。それぞれ保護すべき回路のワイヤリング及び構成要素３、８が内部スペース９に向いた回路基板２、更に別の回路基板７及びフレーム回路基板１０の側面及び/又は領域の中に及び/又は上に設けられるように、回路基板２、更に別の回路基板７及びフレーム回路基板１０は構成される。これらのワイヤリング及び構成要素３、８及び保護すべき回路全体は、完全に回路基板２の導体構造４、更に別の回路基板７の導体構造１１及びフレーム回路基板１０の導体構造１２の形成物によって取り囲まれており、これらはそれぞれ互いに電気的に接続されている。異なる回路基板１、２、１０の間の導体構造１１、１２、４の互いの接続は接続端子１４によって行われる。これらの接続端子１４は不規則に設けられている。導体構造はこれらの導体構造の損傷の検出のための特別な電子回路として構成された検出器手段と結合されている。これらの導体構造は検出器手段に所属しているものとして見なされうる。外側の周りを取り囲んでいる接続フレーム１３は電気的に特別な電子装置モジュールと結合されており、この結果、付加的な保護機能が生じる。
【００４５】
周りを取り囲む接続フレーム１３と異なる回路基板の接続に使用される端子１４との間には周りを取り囲む導体構造３５、３７が設けられており、これらの導体構造３５、３７は電気的に検出器手段と結合されている。
【００４６】
図３は回路基板２の構造を示す。この回路基板２は接地層２１、導体構造４のための少なくとも１つのハードウェア保護ネット層２２、少なくとも１つのハードウェア保護リワイヤリング層２３、少なくとも１つの電力供電層２４、少なくとも１つの接地層２５、複数の信号層２６、２７、２８を含む。これらの層の配置は、外側に保護層が設けられ、内側に信号及び給電層が設けられるように選択される。
【００４７】
図４ではフレーム回路基板１０のための回路基板構造が見て取れる。このフレーム回路基板１０はｎ個の線路層から成る多層回路基板又は多層セラミック基板から成り、２つの導体平面の間の間隔は５００μmより小さい。個々の層ならびに回路基板２及び更に別の回路基板７を互いに接続するために、フレーム回路基板１０はプレーテッドスルーホール（Plated Through Hole） の形式の貫通孔１６を含み、このプレーテッドスルーホールはこれらの層に対して垂直に回路基板２から更に別の回路基板まで延在している。
【００４８】
よって、ハードウェア的な不正操作保護は直接的に電子装置モジュールに組み込まれ、すなわちモジュールのために使用される回路基板２、７に組み込まれる。これによって回路担体１の内部スペース９の中にある回路へのアクセスの検出のための導体構造を有する回路担体１の形式の電子装置モジュールに対する統合ハードウェア保護装置が得られる。
【００４９】
このためにモジュールの実施形態は２つのサブモジュールを有するように構成され、これら２つのサブモジュールには保護すべき回路の構成要素３、８の形式のコンポーネントがただ片面だけに装着される。
【００５０】
これらのサブモジュールのための回路基板２、７は多層回路基板として構成され、構成要素３、８のワイヤリングのために必要な内部及び外部層は装着面に向いており、外部へガイドする電気的なスルーホールを回路基板背面、すなわち装着面とは反対の側面には持たない。
【００５１】
このために、保護すべき回路のモジュールの機能のために必要なスルーホールはべリードビア（buried Vias）として構成されるか又はサブモジュールワイヤリングのために必要なビルドアップ層はプラズマエッチングされた、フォトリソグラフィにより又はレーザ穿孔により発生されたマイクロビアスルーホール（Micro-Via-Durchkontaktierungen）を有するＳＢＵ構造物（sequential build up）として構成される。このために既存のコアの上にシーケンシャルにビルドアップ層が堆積され、マイクロビアが設けられる。
【００５２】
装着面上にはサブモジュール回路基板が装着領域の外側にコンタクトパッドをアレイ配置で有し、これらのコンタクトパッドは後ほど２つの片面に装着されたサブモジュールを「フェイスツーフェイス（face to face）に」フレーム１０を介して多層回路の形式で電気的に互いに接続するために使用される。
【００５３】
サブモジュールの回路基板２、７は装着面ではない側面において、すなわち内部スペース９に向いていない側面において同様に複数の導電層を含む。これらは例えば導体構造４、１１を有する多層の銅層として構成されており、これらの導体構造４、１１はそれぞれ非常に微細にパターニングされた導体パスとして実現され、これらの導体パスは一方では目の詰んだメッシュ状に層面を被覆し、他方では導体パスの実施形態に起因して層から層へと延在している。
【００５４】
１つの層の導体幅は絶縁間隔を被覆し、その下にある誘電体により分離された層の所属の導体線路の部分を被覆する。
【００５５】
これらは同様にべリードビア又はマイクロビアを介してモジュールへ内側へとワイヤリングされている。
【００５６】
例えばｘ方向に細い銅導体線路から成るこのようなメアンダ構造を有するレイヤ及びｙ方向において誘電体層により分離されたこのような構造を有するこのレイヤの下に又は上にあるレイヤの実施形態は、これらの導体パス４、１１が内側へとモジュールと結線され、従って超微細なパターニングに起因して外部からのアクセスの際には損傷することによって、機械的な不正操作に対するモジュールのハードウェア保護装置をもたらす。これによって導体構造４、１１の遮断及び/又は短絡が生じ、この遮断及び/又は短絡は回路乃至はモジュールにおいて記録される。
【００５７】
極めて微細な導体の構成は抵抗ペーストプリンティング（定義された抵抗値を有する統合された抵抗）において導体ペースト（セラミック厚膜テクノロジ）として又はカーボンインクによるインクプリンティング（定義された抵抗値を有する統合された抵抗）として、少なくとも１つの層に亘って大面積で目の詰まったメッシュ状の形成物を発生し内側へとモジュールに電気的に接続されるあらゆる想定可能な構造において行われうる。
【００５８】
サブモジュールの回路基板２、７のうちの少なくとも一方はフレックスリジッド（Flex-Rigid）回路基板として構成され乃至は堅い回路基板にデータ伝送のためのフレックス線路が塗布されうる。
【００５９】
サブモジュールの回路基板におけるハードウェア保護層の誘電体間隔は、端面からの穿孔の場合でもこの上に又は下にある保護層の損傷が生じ、従って保護メカニズムがトリガされるように選択される。例えばフレーム１０は堅く構成され、サブモジュールの２つの回路基板２、７はフレキシブルな回路として構成される。
【００６０】
２つの「フェイスツーフェイスに」配置されたサブモジュールの接続のために、同様に上記のような構成による回路基板構造が適用される。この回路基板はフレーム１０として構成され、マルチレイヤとして構成され、このマルチレイヤはその構成方法に起因して後ほど端面からモジュール全体が攻撃されることを阻止する。通常これは５００μmより小さい個々の層の間隔を設けることによって達成される。保護回路のレイアウトの内部には電気的なスルーホール１６があり、これらのスルーホール１６は取付けられた状態において２つのサブモジュールを電気的に接続する。導体構造１２を導体パス又はプリントされた抵抗又は保護機能のための類似のものの形式で含むレイアウト領域には、保護回路の個々の層のための不規則に分布された隠れたスルーホール（ビア）が存在する。両方のタイプ又は種類のスルーホールはフレーム１０のフレーム状の多層回路基板の上側及び下側に接続パッドとして構成され、これらは個々のサブモジュールの後ほどの互いの接続に使用される。
【００６１】
サブモジュールとフレーム回路基板との電気的接続及び機械的結合はハンダ付けにより行われ、次いで接着剤による又はラミネーションによる又はコンタクト接着剤による又は類似のやり方よるハンダギャップの封止が行われる。
【００６２】
上記のやり方で、回路担体に回路基板の形式で統合されたセンサシステムが作られ、このセンサシステムは従来の「ハイテク」回路基板テクノロジによって製造されかつ電子装置モジュール製造の従来の装着ラインにおいて装着され処理されうる。さらに、確実で、コスト安でかつ取り付けのために比較的大きなコストなしで処理されうるセキュリティシステムを直接電子装置モジュールに設けて組み込むという利点が得られる。このセキュリティシステムは高い信頼性においてハードウェア攻撃を検出する。
【００６３】
図５〜７には回路基板２の面状センサの導体構造４の実施形態が平面図において図示されている。更に別の回路基板７の面状センサの導体構造１１は回路基板２の導体構造４と同じやり方で形成される。
【００６４】
導体構造４はハードウェア的不正操作に対する保護のためにメアンダ状の、面状の回路構造として形成され、この回路構造は直接回路の電子装置モジュールに使用される回路基板２の中に組み込まれる。
【００６５】
面状センサの導体構造４の構成は、この面状センサが個々のセンサセグメント４２、４３を含み、これらの個々のセンサセグメント４２、４３がメアンダ状構造を有し、このメアンダ状構造が逆方向の角張った及び/又は丸まった幾何学的構造４２、４３から形成されるように行われる。それぞれの接続地点を有するこれらの幾何学的構造のスタート及び終了地点４４、４５はそれぞれ相応の構造４２、４３の中央部にある。
【００６６】
このようなメアンダ構造を有する２つの逆方向の幾何学的構造４２、４３はそれぞれ異なる電位の２つの細い広範囲にパラレルにガイドされた銅導体線路から成る。
【００６７】
個々のセンサセグメント４２、４３のワイヤリングはその下にある、すなわちハードウェア保護装置の外面から遠くにあるリワイヤリング層４６を介して行われ、このリワイヤリング層４６も同様に細い銅導体線路を含み、これらの銅導体線路を介してセンサセグメント４２、４３は電気的な基本接続方式で互いに接続されている。リワイヤリング層４６もセンサ層のように逆方向の幾何学的構造４２、４３を有しうる。
【００６８】
センサセグメント４２、４３の層はリワイヤリング層４６から誘電体層によって分離されており、例えばレーザ穿孔されたマイクロビア又はプラズマエッチングにより又はフォトリソグラフィにより作られたブラインドビアのような部分的なブラインドビアだけを介して電気的にこれに接続されている。
【００６９】
この組み合わせは外部からのいかなる種類の不正操作からも保護すべき回路のモジュールのハードウェア的な保護をもたらす。導体構造４、１１、１２の導体パスのネットワーク全体又は導体パスの統合された部分ネットワークは内側へと回路のモジュールに接続されており、攻撃の際にはそれらの超微細なパターニングに起因して遮断又は短絡によって可能な攻撃を識別し、この攻撃を回路において記録する。
【００７０】
図８を関して、もう一度フレーム１０における導体構造１２によって実現される側面センサの形式のラテラル面状センサを説明する。図８はこの場合フレーム１０の断面図を示し、この断面平面は図４の平面に対して９０°だけ回転されている。
【００７１】
これによって端面側からの穿孔に対する保護のためのラテラル面状センサの個々の導体層の構造が見て取れる。導体層、すなわちフレーム１０の多層回路基板の信号及び電位層において導体構造１２がそれぞれリング状の、メアンダ状のセンサ線路として形成され、このセンサ線路は外側で保護すべきコンタクト地点１７の周りにガイドされており、内部へとマイクロビアを介して電気的に接続されている。
【００７２】
端面側からの攻撃の場合でも保護層のうちの少なくとも１つの損害が生じ、従って保護メカニズムがトリガされるように、サブモジュールの回路基板２、７、１０におけるハードウェア保護層の誘電体間隔は選択されている。
【００７３】
面状センサは保護すべき内部スペースを完全に取り囲み、共に次の機能を有する結合されたセンサネットワークを形成する：
・センサ線路の遮断による攻撃の検出、
・プラスに接続されたセンサ線路のアースへの短絡のデジタル識別による攻撃の検出、
・異なる電圧レベルに引き上げられた、マイナスに接続されたセンサ線路のアースへの短絡のアナログ識別による攻撃の検出、
・組み合わされた上記のアナログ及びデジタル攻撃の検出。
【００７４】
上記のやり方で、回路担体に回路基板の形式で統合されたセンサシステムが作られ、このセンサシステムは従来の「ハイテク」回路基板テクノロジによって製造されかつ電子装置モジュール製造の従来の装着ラインにおいて装着され処理されうる。さらに、安全で、コスト安でかつ取り付けのために比較的大きなコストなしで処理されうるセキュリティシステムを直接電子装置モジュールに設けて組み込むという利点が得られる。このセキュリティシステムは高い信頼性においてハードウェア攻撃を検出する。
【図面の簡単な説明】
【００７５】
【図１】電子装置モジュールのための統合されたハードウェア保護装置の概略図を示す。
【図２】図１のハードウェア保護装置の概略的な部分図を示す。
【図３】図１のハードウェア保護装置の回路基板構造の概略的な断面図を示す。
【図４】図１のハードウェア保護装置の概略的なフレーム回路基板を示す。
【図５】プロセッサ回路基板又は検出回路回路基板の面状センサの概略的な導体構造を示す。
【図６】プロセッサ回路基板又は検出回路回路基板の面状センサの概略的な導体構造を示す。
【図７】プロセッサ回路基板又は検出回路回路基板の面状センサの概略的な導体構造を示す。
【図８】フレーム回路基板の面状センサの概略的な導体構造を示す。
【符号の説明】
【００７６】
１  回路担体
２  回路基板
３  構成要素
４  導体構造
５  ビア
６  差し込みプラグ挿入箇所
７  回路基板
８  構成要素
９  内部スペース
１０  フレーム回路基板
１１  導体構造
１２  導体構造
１３  接続フレーム
１４  接続端子
１６  貫通孔、スルーホール
１７  コンタクト地点
２１  接地層
２２  ハードウェア保護ネット層
２３  ハードウェア保護リワイヤリング層
２４  電力給電層
２５  接地層
２６〜２８  信号層
３５  導体構造
３７  導体構造
４２  センサセグメント
４３  センサセグメント
４４  スタート地点
４５  終了地点
４６  リワイヤリング層
【図１】
2008547239.tif 000003
【図２】
2008547239.tif 000004
【図３】
2008547239.tif 000005
【図４】
2008547239.tif 000006
【図５】
2008547239.tif 000007
【図６】
2008547239.tif 000008
【図７】
2008547239.tif 000009
【図８】
2008547239.tif 000010
【国際調査報告】
2008547239.tif 000011
2008547239.tif 000012
2008547239.tif 000013
2008547239.tif 000014
2008547239.tif 000015
2008547239.tif 000016