(57)【要約】【課題】複数の入力レベル（あるいは出力レベル）に対応した電源回路のコストを下げることを可能とした力率改善回路を提供する。【解決手段】力率改善回路４は、ＡＣ電源１からの交流電圧Ｖｉｎを整流する整流回路３の後段に接続され、力率改善回路４の入力側に設けられたコンデンサ７に流れる充放電電流Ｉｃがないと仮定したときに、交流電圧Ｖｉｎの半周期において、半周期における後半の電流量が半周期における前半の電流量よりも大きくなるように回路電流（ＰＦＣ電流Ｉｐｆｃ）を制御する。【選択図】図２
2015008583.tif 000002
【特許請求の範囲】
【請求項１】
交流電源からの交流電圧を整流する整流回路の後段に接続され、前記交流電源の力率を改善するために用いられる力率改善回路であって、
入力側に設けられた入力側コンデンサと、
前記入力側コンデンサに流れる電流がないと仮定したときに、前記交流電圧の半周期において、前記半周期における後半の電流量が前記半周期における前半の電流量よりも大きくなるように回路電流を制御する回路電流制御部とを備える、力率改善回路。
【請求項２】
前記回路電流制御部は、前記半周期において前記回路電流のピークが前記整流回路により整流された整流電圧のピークよりも遅れるように前記回路電流を制御する、請求項１に記載の力率改善回路。
【請求項３】
前記回路電流制御部は、
スイッチング動作によって前記回路電流の大きさを調節するスイッチング素子と、
前記スイッチング動作におけるオン時間が前記半周期において増加するようにオン時間を決定するオン時間決定部と、
前記オン時間決定部により決定されたオン時間で前記スイッチング素子を駆動するスイッチング素子駆動部とを備える、請求項１または２に記載の力率改善回路。
【請求項４】
前記力率改善回路は、複数の入力レベルに対応した力率改善回路であり、
前記回路電流制御部は、前記力率改善回路の入力レベルに応じて前記スイッチング動作におけるスイッチング周波数の下限値を変える、請求項１〜３のいずれか１項に記載の力率改善回路。
【請求項５】
前記回路電流制御部は、
半周期における整流電圧の少なくとも一部を記憶する整流電圧記憶部を備え、
現在の半周期における整流電圧と前記整流電圧記憶部に記憶された現在の半周期の前の半周期における整流電圧との差に応じて前記スイッチング動作におけるオン時間を調節する、請求項１〜４のいずれか１項に記載の力率改善回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、力率改善回路に関する。
【背景技術】
【０００２】
発光ダイオード（ＬＥＤ：Light  Emitting  Diode）を利用した照明（ＬＥＤ照明）は、従来の白熱電球などを利用した照明よりも消費電力が小さく寿命が長いなどの特長を有する。
【０００３】
ＬＥＤはＤＣ（直流）電力によって発光する。そのため、ＬＥＤ照明は、商用のＡＣ（交流）電力をＤＣ電力に変換してＬＥＤに供給するための電源回路を必要とする。
【０００４】
そのような電源回路は整流回路の整流作用によりＡＣ電力をＤＣ電力に変換する。その際の力率を改善し、あるいは電流の高調波含有率を低減するための力率改善（ＰＦＣ：Power  Factor  Correction）回路が、整流回路の後段に接続される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−３０４５３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
商用のＡＣ電力には、１００Ｖ系や２００Ｖ系など、電圧（あるいは電力）の大きさが異なるものもある。そのため、電源回路は、複数の入力レベル（たとえば、電圧がＡＣ８５Ｖ〜ＡＣ２４０Ｖ）に対応することが望ましい。
【０００７】
また、ＬＥＤ照明は、ＬＥＤに供給するＤＣ電力の大きさを調節することで、照度を変えることができる（調光）。そのため、電源回路は、複数の出力レベル（たとえば、３０Ｗ〜６０Ｗ）にも対応することが望ましい。
【０００８】
ここで、電源は、電流の高調波含有率に対する規格（以下、「高調波スペック」という場合もある）などを満たす必要がある。従来は、入力レベルに応じて個別にハードウェア設計を行っている（たとえば特開２００６−３０４５３４号公報など参照）。
【０００９】
そのため、複数の入力レベルに対応した電源回路は、入力レベルに応じて個別に設計されたハードウェアを組み合わせて構成されることになり、コストが掛かる。
【００１０】
本願発明者らは、１つのハードウェア構成で複数の入力レベルに対応した電源回路を実現することについて鋭意検討を行った結果、次の課題が存在することを見出した。
【００１１】
典型的な電源回路は、整流回路、ＰＦＣ回路をこの順に接続して構成されている。整流回路の入力側には商用電源などのＡＣ電源が接続され、ＰＦＣ回路の出力側にはＬＥＤ負荷などが接続されている。
【００１２】
ＰＦＣ回路は、スイッチング素子のスイッチング動作を利用してＰＦＣ回路を流れる電流を制御することで、整流回路の出力電流（整流電流）が整流回路の出力電圧（整流電圧）に対して同相かつ相似形となる（両者の波形が近づく）ように制御する。これにより、ＡＣ電源における電流（入力電流）も電圧（入力電圧）に対して同相かつ相似形となり、その結果、力率が改善され、また、電流の高調波含有率が低減される。
【００１３】
ここで、ＰＦＣ回路でのスイッチング動作により生じた周波数成分の整流回路側への影響を防ぐために、ＰＦＣ回路の入力側（すなわち、整流回路の後段）に、コンデンサ（入力側コンデンサ）が並列に接続される。整流回路は、たとえばダイオードを利用した全波整流回路であり、整流電圧はリップルを含むため変動する。入力側コンデンサの電圧は、整流電圧に追従するように変動するため、入力側コンデンサには充放電電流が流れる。
【００１４】
入力側コンデンサの充電は、整流回路から入力側コンデンサへの電流により行われる。しかし、入力側コンデンサから整流回路へは電流が流れないため、入力側コンデンサの放電は、入力側コンデンサからＰＦＣ回路への電流により行われる。
【００１５】
ＰＦＣ回路は、そのような充放電電流を制御することができない。そのため、充放電電流の大きさは、整流電流とＰＦＣ回路を流れる電流との差として現れる。また、充放電電流は、整流電圧とは位相がずれている（理論上は整流電圧に対して９０°位相が進んでいる）。
【００１６】
充放電電流が比較的大きくなると、上記の差も大きくなる。その場合、ＰＦＣ回路は、整流電流を適切に制御できなくなり、高調波スペックなどを満たさなくなる恐れがある。そこで、充放電電流ができるだけ小さくなるように、入力側コンデンサの容量が定められる。
【００１７】
しかし、充放電電流の大きさは、電源回路の入力レベルにより異なる。そのため、ある入力レベルにおいて充放電電流が比較的小さくなるように入力側コンデンサの容量を定めたとしても、それとは異なる入力レベルにおいて、充放電電流が大きくなってしまうこともある。それを防ぐためには、入力側コンデンサの容量を変え、充放電電流を小さくする必要がある。そのため、入力レベルに応じて個別にハードウェア設計を行わねばならない。
【００１８】
本発明は、上記課題を解決するためになされたものである。本発明の目的は、充放電電流によるＰＦＣ回路の電流制御への影響を低減することにより、１つのハードウェア構成で複数の入力レベル（あるいは出力レベル）に対応した電源回路を実現することを可能とする、力率改善回路を提供することである。
【課題を解決するための手段】
【００１９】
本発明は、交流電源からの交流電圧を整流する整流回路の後段に接続され、交流電源の力率を改善するために用いられる力率改善回路であって、入力側に設けられた入力側コンデンサと、入力側コンデンサに流れる電流がないと仮定したときに、交流電圧の半周期において、半周期における後半の電流量が半周期における前半の電流量よりも大きくなるように回路電流を制御する回路電流制御部とを備える。
【００２０】
好ましくは、回路電流制御部は、半周期において回路電流のピークが整流回路により整流された整流電圧のピークよりも遅れるように回路電流を制御する。
【００２１】
好ましくは、回路電流制御部は、スイッチング動作によって回路電流の大きさを調節するスイッチング素子と、スイッチング動作におけるオン時間が半周期において増加するようにオン時間を決定するオン時間決定部と、オン時間決定部により決定されたオン時間でスイッチング素子を駆動するスイッチング素子駆動部とを備える。
【００２２】
好ましくは、オン時間は、半周期の間、一定の割合で増加する。
好ましくは、力率改善回路は、複数の入力レベルに対応した力率改善回路である。回路電流制御部は、力率改善回路の入力レベルに応じてスイッチング動作におけるスイッチング周波数の下限値を変える。
【００２３】
好ましくは、回路電流制御部は、半周期における整流電圧の少なくとも一部を記憶する整流電圧記憶部を備える。回路電流制御部は、現在の半周期における整流電圧と整流電圧記憶部に記憶された現在の半周期の前の半周期における整流電圧との差に応じてスイッチング動作におけるオン時間を調節する。
【００２４】
また、本発明に係る照明用電源は、上記のいずれかの力率改善回路を備える。
【発明の効果】
【００２５】
本発明によると、複数の入力レベルに対応した電源回路を１つのハードウェア構成で実現することができる。それにより、電源回路のコストを下げることが可能となる。
【図面の簡単な説明】
【００２６】
【図１】電源回路１００の概略構成を示す図である。
【図２】ＰＦＣ回路４の詳細な構成を示す図である。
【図３】降圧コンバータ５の詳細な構成を示す図である。
【図４】比較例の電流制御を説明するための図である。
【図５】本発明の実施の形態の電流制御を説明するための図である。
【図６】比較例の電流制御を説明するための図である。（ａ）は電圧、電流を示すグラフである。（ｂ）は高調波含有率を示すグラフである。
【図７】比較例の電流制御を説明するための図である。（ａ）は電圧、電流を示すグラフである。（ｂ）は高調波含有率を示すグラフである。
【図８】比較例の電流制御を説明するための図である。（ａ）は電圧、電流を示すグラフである。（ｂ）は高調波含有率を示すグラフである。
【図９】比較例の電流制御を説明するための図である。（ａ）は電圧、電流を示すグラフである。（ｂ）は高調波含有率を示すグラフである。
【図１０】比較例の電流制御を説明するための図である。（ａ）は電圧、電流を示すグラフである。（ｂ）は高調波含有率を示すグラフである。
【図１１】半周期におけるオン時間の変化を示す図である。
【図１２】本発明の実施の形態の電流制御を説明するための図である。（ａ）は電圧、電流を示すグラフである。（ｂ）は高調波含有率を示すグラフである。
【図１３】本発明の実施の形態の電流制御を説明するための図である。（ａ）は電圧、電流を示すグラフである。（ｂ）は高調波含有率を示すグラフである。
【図１４】本発明の実施の形態の電流制御を説明するための図である。（ａ）は電圧、電流を示すグラフである。（ｂ）は高調波含有率を示すグラフである。
【図１５】マイコン１７が実行する処理を説明するためのフローチャートである。
【図１６】各ＡＣ電圧における、入力電力とＡＣピーク周波数の関係を示す図である。
【図１７】入力電力とＡＣピーク周波数の関係を示す図である。
【図１８】入力電力とＰＦＣ出力電圧の関係を示す図である。
【図１９】マイコン１７が実行する処理を説明するためのフローチャートである。
【図２０】電源回路２００の概略構成を示す図である。
【図２１】ＰＦＣ回路３０の詳細な構成を示す図である。
【図２２】入力電圧の瞬時低下によるＬＥＤ電流への影響を説明するための図である。
【図２３】スイッチング動作の影響を含んだ整流電圧の波形を示す図である。
【図２４】瞬時低下が生じた場合の、オン時間の変化を説明するための図である。
【図２５】スイッチング周期の２倍の周期によるサンプリングを説明するための図である。
【図２６】スイッチング周期の２．５倍の周期によるサンプリングを説明するための図である。
【図２７】マイコン４１が実行する処理を説明するためのフローチャートである。
【発明を実施するための形態】
【００２７】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
［実施の形態１］
図１は、本発明の実施の形態の一例である力率改善回路を含む電源回路１００の概略構成を示す図である。
【００２８】
電源回路１００は、ラインフィルタ２、整流回路３、ＰＦＣ回路４および降圧コンバータ５をこの順に接続して構成されている。電源回路１００の入力側には、ＡＣ電源１が接続されている。電源回路１００の出力側には、ＬＥＤ負荷６が接続されている。
【００２９】
ＡＣ電源１は、たとえば商用電源である。ＡＣ電源１の電圧を入力電圧Ｖｉｎ、ＡＣ電源１から流れる電流を入力電流Ｉｉｎとする。
【００３０】
ラインフィルタ２は、コイルとコンデンサからなるローパスフィルタである。ラインフィルタ２は、ＡＣ電源１と整流回路３とを高周波的に分離するが、入力電圧Ｖｉｎと入力電流Ｉｉｎは通過させる。
【００３１】
整流回路３は、ダイオードを利用した全波整流回路である。整流回路３は、ラインフィルタ２を通過した入力電圧Ｖｉｎ、入力電流Ｉｉｎを整流して出力する。整流回路３の出力側の電圧を整流電圧Ｖｒｅｃｔ、電流を整流電流Ｉｒｅｃｔとする。
【００３２】
ＰＦＣ回路４は、ＡＣ電源１の力率を改善するための力率改善回路である。また、降圧コンバータ５は、ＰＦＣ回路４の出力を所望のレベルに変えて出力する。ＰＦＣ回路４と降圧コンバータ５の詳細は、後に図２および図３で説明する。
【００３３】
ＬＥＤ負荷６は、ＬＥＤ素子で構成されている。ＬＥＤ負荷６は、降圧コンバータ５から供給される電力により、発光する。
【００３４】
図２は、ＰＦＣ回路４の詳細な構成を示す図である。説明の便宜上、図２に示すように、ＰＦＣ回路４の上側のラインをＬＩＮＥ＿Ｐ１ａ，ＬＩＮＥ＿Ｐ１ｂおよびＬＩＮＥ＿Ｐ１ｃ、下側のラインをＬＩＮＥ＿Ｎ１とする。
【００３５】
ＰＦＣ回路４の入力側には、コンデンサ７がＬＩＮＥ＿Ｐ１ａとＬＩＮＥ＿Ｎ１の間に接続されている（以後、ＰＦＣ回路４においては、ＬＩＮＥ＿Ｐ１ａ，ＬＩＮＥ＿Ｐ１ｂまたはＬＩＮＥ＿Ｐ１ｃとＬＩＮＥ＿Ｎ１との間の接続を「並列に接続されている」という）。コンデンサ７は、後述のＦＥＴ１１のスイッチング動作による電圧変動を低減（電圧を平滑化）する。
【００３６】
コンデンサ７の後段には、互いに直列に接続された抵抗８と抵抗９とが、並列に接続されている。抵抗８，９は、ＰＦＣ回路４の入力電圧を分圧して測定するために用いられる。なお、ＰＦＣ回路４の入力電圧は、整流電圧Ｖｒｅｃｔに等しい。抵抗８，９を流れる電流はＰＦＣ回路４の全体を流れる電流に比べて十分に小さいため、無視できる。
【００３７】
抵抗８と抵抗９との後段には、インダクタ１０が接続されている。インダクタ１０は、昇圧などのために用いられるコイルである。インダクタ１０には、補助巻き線１０Ａが備えられている。
【００３８】
インダクタ１０の後段には、電界効果トランジスタであるＦＥＴ１１が並列に接続されている。ＦＥＴ１１はスイッチング素子であり、スイッチング動作によってインダクタ１０に流れる電流を制御する。
【００３９】
ＦＥＴ１１の後段は、ダイオード１２のアノード側に接続されている。ダイオード１２は、インダクタ１０とともに昇圧などのために用いられる。
【００４０】
ダイオード１２のカソード側には、コンデンサ１３（たとえば電解コンデンサ）が並列に接続されている。コンデンサ１３は、ＰＦＣ回路４の出力電圧、出力電流を平滑化する。また、コンデンサ１３は、インダクタ１０やダイオード１２を利用した昇圧機能によって、ＰＦＣ回路４の入力電圧であるＶｒｅｃｔよりも高い電圧に充電される。
【００４１】
コンデンサ１３の後段には、互いに直列に接続された抵抗１４と抵抗１５とが、並列に接続されている。抵抗１４，１５は、ＰＦＣ回路４の出力電圧を分圧して測定するために用いられる。抵抗１４，１５を流れる電流はＰＦＣ回路４の全体を流れる電流に比べて十分に小さいため、無視できる。
【００４２】
ＰＦＣ回路４は、ＦＥＴドライバ１８を含む。ＦＥＴドライバ１８は、ＦＥＴ１１を駆動する。
【００４３】
ＰＦＣ回路４は、マイコン１７を含む。マイコン１７は、上記のオン時間を決定するためのオン時間決定部１７Ａ、および記憶部１７Ｂを含む。マイコン１７は、ＡＤコンバータやタイマ機能なども有している。
【００４４】
マイコン１７は、抵抗８と抵抗９との間のノードと接続されている。これにより、マイコン１７は、ＰＦＣ回路４の入力電圧をＡＤコンバータで変換することによりディジタル値として得ることができる。
【００４５】
マイコン１７は、インダクタ１０に備えられた補助巻き線１０Ａと接続されている。これにより、マイコン１７は、補助巻き線１０Ａの電圧の極性変化やゼロの状態を検出することができる。
【００４６】
マイコン１７は、抵抗１４と抵抗１５との間のノードと接続されている。これにより、マイコン１７は、ＰＦＣ回路４の出力電圧をＡＤコンバータで変換することによりディジタル値として得ることができる。
【００４７】
マイコン１７は、ＦＥＴドライバ１８に接続されている。これにより、マイコン１７は、ＦＥＴドライバ１８を制御して、ＦＥＴ１１を駆動できる。マイコン１７は、たとえば、所定のオン時間やスイッチング周波数でＦＥＴ１１を駆動するように、ＦＥＴドライバ１８を制御することができる。
【００４８】
以上の構成により、ＰＦＣ回路４は、ＦＥＴ１１のスイッチング動作により、インダクタ１０を流れる電流を制御することができる。また、ＰＦＣ回路４の出力電圧は、ＰＦＣ回路４の入力電圧よりも高くなる（昇圧）。
【００４９】
ここで、ＰＦＣ回路４は、回路電流制御部１６を含む。回路電流制御部１６は、インダクタ１０、ＦＥＴ１１、マイコン１７およびＦＥＴドライバ１８を含む部分であり、ＰＦＣ回路４を流れる回路電流を制御する。
【００５０】
図３は、降圧コンバータ５の詳細な構成を示す図である。説明の便宜上、図３に示すように、降圧コンバータ５の上側のラインをＬＩＮＥ＿Ｐ２ａ，ＬＩＮＥ＿Ｐ２ｂおよびＬＩＮＥ＿Ｐ２ｃ、下側のラインをＬＩＮＥ＿Ｎ２とする。
【００５１】
降圧コンバータ５の入力側には、互いに直列に接続されたＦＥＴ１９とダイオード２０とが、ＬＩＮＥ＿Ｐ２とＬＩＮＥ＿Ｐ２の間に接続されている（以後、降圧コンバータ５においては、ＬＩＮＥ＿Ｐ２ａ，ＬＩＮＥ＿Ｐ２ｂまたはＬＩＮＥ＿Ｐ２ｃとＬＩＮＥ＿Ｎ２との間の接続を「並列に接続されている」という）。ＦＥＴ１９はダイオード２０のアノード側に接続されている。
【００５２】
ＦＥＴ１９とダイオード２０との後段には、インダクタ２１が接続され、さらにその後段には、コンデンサ２２が並列に接続されている。
【００５３】
コンデンサ２２の後段のＬＩＮＥ＿Ｎ２側には、電流センサ２５が備えられている。電流センサ２５は、降圧コンバータ５の出力電流を測定し、電圧に変換する。
【００５４】
降圧コンバータ５は、制御回路２３を含む。
制御回路２３は、ＦＥＴドライバ２６を含む。ＦＥＴドライバ２６は、ＦＥＴ１９を駆動する。
【００５５】
制御回路２３は、マイコン２４を含む。マイコン２４は、電流センサ２５と接続されている。これにより、マイコン２４は、降圧コンバータ５の出力側を流れる電流をディジタル値として得ることができる。
【００５６】
マイコン２４は、ＦＥＴドライバ２６と接続されている。これにより、マイコン２４は、ＦＥＴドライバ２６を制御することにより、ＦＥＴ１９を駆動することができる。
【００５７】
以上の構成により、降圧コンバータ５は、ＦＥＴ１９のスイッチング動作によりインダクタ２１を流れる電流を制御し、所望の電圧および電流を出力することができる。また、降圧コンバータ５の出力電圧は、降圧コンバータ５の入力電圧よりも低くなる（降圧）。
【００５８】
次に、ＰＦＣ回路４のコンデンサ７よりも後段を流れる電流（以下、「ＰＦＣ電流Ｉｐｆｃ」という）の制御（以下、「電流制御」という場合もある）について、比較例の電流制御と併せて、図４〜図８、および図１１〜図１４を参照しつつ説明する。
【００５９】
なお、図２のコンデンサ７の充放電電流はＩｃとする。充放電電流Ｉｃが十分に小さい場合、ＰＦＣ電流Ｉｐｆｃはインダクタ１０を流れる電流に対応すると考えてよい。ただし、厳密にはインダクタ１０を流れる電流はＦＥＴ１１のスイッチング動作によるリップルを含むのに対し、本明細書では、そのようなリップルを除いた電流をＰＦＣ電流Ｉｐｆｃとする。
【００６０】
まず、比較例の電流制御について説明する。
比較例の電流制御は、入力電圧Ｖｉｎの半周期において、たとえば、インダクタ１０を流れる電流がゼロになったのを検出した後に、ＦＥＴ１１がスイッチング動作を開始するようにしていた（電流臨界モード）。その際、スイッチング動作のオン時間は、半周期内において一定値としていた。
【００６１】
図４は、比較例の電流制御が行われているときの、ＰＦＣ回路４の入力端における電圧、電流のグラフを示す図である。
【００６２】
ＰＦＣ電流Ｉｐｆｃは、整流電圧Ｖｒｅｃｔに対して、同相かつ相似形となっている。
また、充放電電流Ｉｃは、インダクタ電圧ＶＬに対して９０°位相が進んでいる。整流電流Ｉｒｅｃｔは、ＰＦＣ電流Ｉｐｆｃと充放電電流Ｉｃを足し合わせた大きさとなる。
【００６３】
そのときの入力電圧Ｖｉｎ、目標電流Ｉｔ、充放電電流Ｉｃ、および入力電流Ｉｉｎは、図６（ａ）に示すグラフのようになる。ここで、目標電流Ｉｔは、理想的な入力電流であり、図４のＰＦＣ電流Ｉｐｆｃの右半分を縦軸で反転させたものに対応する。
【００６４】
ここで、図６（ａ）は、電源回路１００の入力レベルがＡＣ８５Ｖ、出力レベルが６０Ｗのときに、コンデンサ７の容量を０．６８ｐＦに設計した場合の、電圧、電流の計算結果を示すグラフである。図６（ａ）で示されるように、充放電電流Ｉｃは、目標電流Ｉｔと比較して十分小さいため、入力電流Ｉｉｎは目標電流Ｉｔにかなり近づく。そのため、入力電流Ｉｉｎはほとんど歪まない。
【００６５】
図６（ｂ）は、入力電流Ｉｉｎの各高調波次数における高調波含有率を示すグラフである。ここでは、高調波（次数が３以上）の成分はほとんど生じていない。なお、グラフ中の規格値は、国際電気標準会議（ＩＥＣ：International  Electrotechnical  Comission）により定められた、高調波含有率の上限の値（６１０００−３−２  クラスＣ）を示している。
【００６６】
図７（ａ）は、図６（ａ）および図６（ｂ）の状態から、入力レベルのみをＡＣ８５ＶからＡＣ２４０Ｖに変えた場合の、電圧、電流の計算結果を示すグラフである。入力レベルの上昇に伴い、充放電電流Ｉｃが大きくなる。一方、出力レベルが変わらないため、目標電流Ｉｔは小さくなる。その結果、充放電電流Ｉｃの影響により、入力電流Ｉｉｎの歪みは大きくなる。そのため、図７（ｂ）に示すグラフのように、入力電流Ｉｉｎの高調波成分も大きくなる。
【００６７】
図８（ａ）は、図７（ａ）および図７（ｂ）の状態から、出力レベルのみを６０Ｗから３０Ｗに変えた場合の、電圧、電流の計算結果を示すグラフである。出力レベルの低下に伴い、目標電流Ｉｔはさらに小さくなる。その結果、入力電流Ｉｉｎの歪みはさらに大きくなる。そのため、図８（ｂ）に示すグラフのように、入力電流Ｉｉｎの高調波成分がさらに大きくなる。特に、次数１１の高調波含有率が、規格値を超える恐れがある。
【００６８】
なお、仮に、図８（ａ）および図（ｂ）の状態から、コンデンサの容量のみを０．６８μＦから０．３３μＦに変えるハードウェア設計変更を行ったとすれば、図９（ａ）および図９（ｂ）に示すように、入力電流Ｉｉｎの歪みは小さくなる。
【００６９】
補足であるが、図６（ａ）および図６（ｂ）の状態から、出力レベルのみを６０Ｗから３０Ｗに変えたとしても、図１０（ａ）および図１０（ｂ）に示すように、入力電流Ｉｉｎには、ほとんど影響がない。
【００７０】
次に、実施の形態１による電流制御について説明する。
本発明の実施の形態による電流制御では、半周期内においてオン時間は一定値ではない。すなわち、半周期における後半の電流量が半周期における前半の電流量よりも大きくなるように、ＰＦＣ電流Ｉｐｆｃを制御する。ここでの電流量は、電流を時間積分した値をいう。
【００７１】
図５は、本発明の実施の形態による電流制御が行われているときのＰＦＣ回路４の入力における電圧、電流を示すグラフである。
【００７２】
ＰＦＣ電流Ｉｐｆｃは、整流電圧Ｖｒｅｃｔに対して、同相かつ相似形となっていない。すなわち、ＰＦＣ電流Ｉｐｆｃは、半周期における後半の電流量が半周期における前半の電流量よりも大きくなっている。この場合、ＰＦＣ電流Ｉｐｆｃのピークは、整流電圧Ｖｒｅｃｔのピークよりも遅れていると言うことができる。
【００７３】
本発明の実施の形態による電流制御では、ＦＥＴ１１のスイッチング動作におけるオン時間の比率を、一定の割合で増加させる。たとえば、半周期の開始時点でのオン時間の比率をＴｏｎ０とし、半周期の終了時点でのオン時間の比率をＴｏｎ０＋ΔＴｏｎとする。半周期におけるＴｏｎ０やΔＴｏｎを変えることで、ＰＦＣ電流Ｉｐｆｃのピークの、整流電圧Ｖｒｅｃｔのピークに対する遅れを、調節することができる。
【００７４】
図１１は、半周期におけるオン時間の比率の変化を示すグラフである。オン時間の比率が変化する場合として、Ｔｏｎ０が０．１でΔＴｏｎが０．１５（図１１の「０．１＋Δ０．１５」）、Ｔｏｎ０が０．０５でΔＴｏｎが０．２５（図１１の「０．０５＋Δ０．２５」）、Ｔｏｎ０が０でΔＴｏｎが０．３５（図１１の「０＋Δ０．３５」）の組み合わせを示す。なお、Ｔｏｎ０が０．１７でΔＴｏｎが０（図１１の「０．１７＋Δ０」）の組み合わせは、比較例の電流制御を示す。
【００７５】
図１２（ａ）は、Ｔｏｎ０を０．１、ΔＴｏｎを０．１５とした場合（図１１の「補正Δ０．１５」）の電圧、電流の波形を示す。なお、その他の条件は図８（ａ）と同じ（ＡＣ２４０Ｖ、３０Ｗ、０．６８μＦ）である。
【００７６】
図１３（ａ）は、Ｔｏｎ０を０．０５、ΔＴｏｎを０．２５とした場合（図１１の「補正Δ０．２５」）の電圧、電流の波形を示す。その他の条件は、図８（ａ）と同じである。
【００７７】
図１４（ａ）は、Ｔｏｎ０を０、ΔＴｏｎを０．３５とした場合（図１１の「補正Δ０．３５」）の電圧、電流の波形を示す。その他の条件は、図８（ａ）と同じである。
【００７８】
図１２（ｂ）、図１３（ｂ）および図１４（ｂ）は、入力電流Ｉｉｎの各高調波次数における高調波含有率を示すグラフであるが、いずれも図８（ｂ）と比較して、特に１１次の高調波成分が低減していることがわかる。これは、ＰＦＣ電流Ｉｐｆｃのピークが整流電圧Ｖｒｅｃｔのピークよりも遅れた結果、整流電圧Ｖｒｅｃｔに対して進み位相にある充放電電流Ｉｃと打ち消しあう部分が生じ、それにより、入力電流Ｉｉｎの歪みが改善したためである。
【００７９】
このように半周期におけるオン時間（あるいはオン時間の比率）を変化させることで、ΔＴｏｎが最も小さい図１１の場合であっても、図８で問題となっていた入力電流Ｉｉｎの１１次の高調波成分は低減し、規格に対してマージンができている。さらにΔＴｏｎを大きくした図１２では、１１次の高調波成分はさらに低減し、規格値に対して十分なマージンができている。一方、それ以上ΔＴｏｎを大きくした図１３では、入力電流Ｉｉｎの３次の高調波成分が増加といった副作用も生じている。したがって、この場合は、ΔＴｏｎを０．１５から０．２５の間にすることが適切であると考えられ、そのようなΔＴｏｎを採用することで、高調波スペックを満たすことが可能な電源回路１００を、１つのハードウェアで構成することができる。
【００８０】
適切なＴｏｎ０とΔＴｏｎの組み合わせは、電源回路１００の入力レベル（あるいは出力レベル）によってさまざまである。そのため、複数の入力レベルに対して、適切なＴｏｎ０とΔＴｏｎの組み合わせを予め定めておき、その情報を図２の記憶部１７Ｂに記憶させておくとよい。マイコン１７のオン時間決定部１７Ａは、その情報に基づいてオン時間を決定することができる。
【００８１】
図１５は、マイコン１７が実行する処理を説明するためのフローチャートである。このフローチャートは、半周期における処理を示す。半周期の長さや、開始および終了のタイミングなどは、入力電圧Ｖｉｎのゼロクロス点の検出などによって予め分かっており、マイコン１７は、それらの情報を図２の記憶部１７Ｂに記憶させている。
【００８２】
図２および図１５を参照して、半周期が開始すると（ステップＳ１００）、マイコン１７は、タイマ機能を作動させ、時間ｔのカウントを開始する（ステップＳ１０１）。
【００８３】
次に、マイコン１７は、オン時間（あるいはオン時間の比率）を初期値であるＴｏｎ０に決定する。（ステップＳ１０２）。具体的には、オン時間決定部１７Ａがオン時間を決定する。
【００８４】
そして、マイコン１７は、決定したオン時間でＦＥＴ１１を駆動するように、ＦＥＴドライバ１８を制御する。ＦＥＴドライバ１８は、ＦＥＴ１１をスイッチング動作させる（ステップＳ１０３）。
【００８５】
その後、マイコン１７は、時間ｔが半周期の期間を経過しているかどうか判断する（ステップＳ１０４）。
【００８６】
時間ｔが半周期の期間を経過していない場合（ステップＳ１０４でＮＯ）、マイコン１７は、現在のオン時間に、ΔＴｏｎ／（ｔ／半周期）を加えた値を新たなオン時間とし、その値を記憶部１７Ｂに記憶させる（ステップＳ１０５）。そして、マイコン１７は、再び、ステップＳ１０３に処理を戻す。
【００８７】
一方、時間ｔが半周期の期間を経過した場合（ステップＳ１０４でＹＥＳ）、マイコン１７は、半周期内における処理を終了する（ステップＳ１０６）。
【００８８】
以上のマイコン１７の処理により、半周期においては、前半から後半に向かうにつれて、ＦＥＴ１１のオン時間が大きくなる。ディユーティ比が大きくなると、ＰＦＣ電流Ｉｐｆｃも同様に大きくなる。その結果、ＰＦＣ電流Ｉｐｆｃのピークは、整流電圧Ｖｒｅｃｔのピークよりも遅れる。
［実施の形態２］
本発明の実施の形態の別の例によるＰＦＣ回路は、スイッチング周波数の制御に関する。ＰＦＣ回路の基本的な構成は、図２のＰＦＣ回路４と同じである。
【００８９】
ＰＦＣ回路４は昇圧型の回路でもある。そのため、ＰＦＣ回路４は、入力電圧Ｖｉｎのピーク値よりも大きい電圧を出力することとなる。入力電圧Ｖｉｎが２４０Ｖの場合、ＰＦＣ回路４の出力電圧は、たとえば４００Ｖ程度とする。
【００９０】
ところで、降圧コンバータ５の降圧比は小さい方が電力変換効率が高くなる。これは、一般的に、ダイオードよりもＦＥＴの方が損失が小さく、降圧比が小いほど、ダイオードの導通率よりもＦＥＴの導通率が大きくなるためである。また、降圧コンバータ５の降圧比は、ＰＦＣ回路４の昇圧比にも関係する。そのため、異なる入力レベルに対応した電源回路１００では、入力電圧Ｖｉｎの大きさに応じて、ＰＦＣ回路４の昇圧比や降圧コンバータ５の降圧比を変えることが望ましい。すなわち、入力電圧Ｖｉｎが比較的小さければ、ＰＦＣ回路４の出力電圧も比較的小さくする。一方、入力電圧Ｖｉｎが比較的大きければ、ＰＦＣ回路４の出力電圧も比較的大きくする。
【００９１】
具体的には、たとえば、入力電圧Ｖｉｎが１００Ｖの場合はＰＦＣ回路４の出力電圧を１７０Ｖに、入力電圧Ｖｉｎが２００Ｖの場合はＰＦＣ回路４の出力電圧を３４０Ｖに、入力電圧Ｖｉｎが２４０Ｖの場合はＰＦＣ回路４の出力電圧を４００Ｖにすることが考えられる。
【００９２】
本願発明者らは、実験により、出力レベルが６０Ｗの電源回路において、ＰＦＣ回路の出力電圧を４００Ｖから１７０Ｖに下げることで、電力変換効率が８８％から９０％に改善することを確認した。
【００９３】
ところで、入力電圧Ｖｉｎの瞬時値のピーク付近におけるＦＥＴ１１のスイッチング周波数（ＡＣピーク時周波数）は、入力レベル（入力電圧Ｖｉｎや入力電流Ｉｉｎ）に応じて変化する。
【００９４】
図１６のグラフは、入力電圧Ｖｉｎが１００Ｖ、２００Ｖ、２４０Ｖの３通り（ＡＣ１００Ｖ、ＡＣ２００Ｖ、ＡＣ２４０Ｖ）の場合の、入力電力とＡＣピーク時周波数との関係を示す。ここで、入力電力は、電源回路１００に入力される電力を示すが、電源回路１００の各部における電力損失を無視したときは、ＰＦＣ回路４の入力電力および電源回路１００の出力電力に等しい。図１６のグラフに示すように、入力電力が大きくなると、ＡＣピーク時周波数は低くなる。また、入力電圧Ｖｉｎが小さくなると、ＡＣピーク時周波数は低くなる。
【００９５】
異なる入力レベルに対応した電源回路１００において、上述のように電力変換効率を高めるためにＰＦＣ回路４の出力電圧を下げると、ＦＥＴ１１のスイッチング周波数は広範囲に変化してしまう。
【００９６】
しかし、ラインフィルタ２などのローパスフィルタは、ＦＥＴ１１のスイッチング周波数に応じて設計されている。そのため、スイッチング周波数が低くなりすぎた場合に、その周波数におけるフィルタリング機能が低下するといった問題が生じる。
【００９７】
そこで、実施の形態２では、スイッチング周波数が所定下限値を下回らないように、ＰＦＣ回路４の出力電圧を決定する。すなわち、ＰＦＣ回路の出力電圧を１７０Ｖまで下げた方が電力変換効率がよくなる場合であったとしても、ＰＦＣ回路の出力電圧を１７０Ｖよりも高くする。
【００９８】
その詳細を、図１７、図１８および図１９も参照しつつ説明する。
図１７は、入力電圧Ｖｉｎが１００Ｖの場合において、入力電力ＰｉｎとＡＣピーク時周波数の関係を示したグラフである。
【００９９】
ＰＦＣ回路４の出力電圧が４００Ｖで固定（図１７の「ＡＣ１００Ｖ／ＰＦＣ４００Ｖ固定」）の場合は、ＡＣピーク時周波数が比較的高い。
【０１００】
一方、入力電圧Ｖｉｎが１００Ｖの場合は、電力変換効率を高めるために、ＰＦＣ回路４の出力電圧を、１７０Ｖまで下げることが望ましい。しかし、ＰＦＣ回路４の出力電圧を１７０Ｖまで下げて固定すると、ＡＣピーク時周波数が低下する（図１７の「ＡＣ１００Ｖ＼ＰＦＣ１７０Ｖ固定」）。その結果、たとえば、入力電力が比較的大きい（約４０Ｗ以上）場合に、ＡＣピーク時周波数がかなり低くなり（たとえば３０ｋＨｚ）、ローパスフィルタのフィルタリング機能が低下してしまう。
【０１０１】
そこで、ＡＣピーク時周波数の所定下限値を３０ｋＨｚに設定する。その場合、ＰＦＣ回路４の出力電圧を固定するのではなく可変にする。これにより、入力電力が４０Ｗを超えた場合にも、ＡＣピーク時周波数が３０ｋＨｚを下回ることがなくなる（図１７の「ＡＣ１００Ｖ／ＰＦＣ電圧可変」）。
【０１０２】
ＰＦＣ回路４の出力電圧を可変にする場合、入力のＡＣ電圧が１００Ｖの場合に、入力電力に対するＰＦＣ回路の出力電力を、たとえば、図１８に示すような関係となるように定めておくことが考えられる。
【０１０３】
図１８は、入力のＡＣ電圧が１００Ｖの場合の、入力電力とＰＦＣ回路４の出力電圧の関係を示す。電力変換効率の観点からは、入力電力の大きさにかかわらず、ＰＦＣ回路の出力電圧は１７０Ｖとすることが望ましい（図１８の「ＡＣ１００Ｖ／ＰＦＣ１７０Ｖ」）。しかし、ここでは、入力電力が比較的大きい（約４０Ｗ以上）場合、それに応じて、ＰＦＣ回路の出力電圧も大きくなるように設定する（図１８の「ＡＣ１００Ｖ／ＰＦＣ電圧可変」）。
【０１０４】
これにより、スイッチング周波数が低くなりすぎてラインフィルタ２などのフィルタリング機能が低下するのを防ぐことが可能となる。
【０１０５】
図１９は、マイコン１７が実行する処理を説明するためのフローチャートである。
電源回路１００を起動すると（ステップＳ２００）、マイコン１７は、入力電圧Ｖｉｎの値を確認する（ステップＳ２０１）。入力電圧Ｖｉｎの値は、たとえば、整流電圧Ｖｒｅｃｔの値を測定することにより得られる。
【０１０６】
次に、マイコン１７は、入力電力の値を決定する（ステップＳ２０２）。入力電力は、ＬＥＤ負荷６の消費電力に対応する値である。その値は、予め定められたものであってもよいし、電源回路１００の外部から（たとえばユーザの操作によって）与えられるものでもよい。
【０１０７】
マイコン１７は、上記入力電圧Ｖｉｎと入力電力の値に基づいて、ＰＦＣ回路４の出力電圧を決定する（ステップＳ２０３）。たとえば、入力電圧ＶｉｎがＡＣ１００Ｖの場合、ＰＦＣ回路４の出力電圧は、図１８に示すグラフに基づいて計算できる。
【０１０８】
このようにして、マイコン１７は、ＰＦＣ回路４の出力電圧を設定し、処理を終了する（ステップＳ２０４）。
［実施の形態３］
本発明の実施の形態の別の例は、ＡＣ電源１の電圧の瞬時低下に関する。
【０１０９】
図２０は、実施の形態３の電源回路２００の概略構成を示す。電源回路２００は、図１に記載の電源回路１００のＰＦＣ回路４および降圧コンバータ５に替えて、ＰＦＣ回路３０を備える。
【０１１０】
図２１は、ＰＦＣ回路３０の詳細な構成を示す。ＰＦＣ回路３０は、要約すると、ＰＦＣ回路４と降圧コンバータ５の機能を併せ持つ。そのため、ＰＦＣ回路３０の各部については、手短に説明する。
【０１１１】
コンデンサ３１，３９は、平滑化コンデンサである。抵抗３２，３３，４４，４５は、電圧測定用の抵抗である。ＦＥＴ３５，３６、ダイオード３７，３８は、インダクタ３４を流れる電流を制御し、また、ＰＦＣ回路の所望の電圧および電流を出力するために用いられる。インダクタ３４には、補助巻き線が備えられている。電流センサ４３は、ＰＦＣ回路３０の出力側を流れる電流を測定し、電圧に変換する。回路電流制御部４０は、マイコン４１、ＦＥＴドライバ４２を含む。ＦＥＴドライバ４２は、ＦＥＴ３５，３６を駆動する。マイコン４１は、オン時間決定部４１Ａ、記憶部４１Ｂを含む。さらに、マイコン４１は、ＡＤコンバータやタイマ機能なども有している。
【０１１２】
以上の構成により、ＰＦＣ回路３０は、インダクタ３４を流れる電流を制御し、また、所望の電圧および電流を出力することができる。
【０１１３】
ところで、通常、ＡＣ電源１には、他の電気器機も接続される。そして、他の電気機器がＡＣ電源１の電力の利用を開始する際に、ＡＣ電源１の電圧（入力電圧Ｖｉｎ）が瞬時的に低下（瞬時低下）する場合がある。
【０１１４】
入力電圧Ｖｉｎの瞬時低下が生じると、整流電流Ｉｒｅｃｔも瞬時低下する。すると、図２２に示すように、ＬＥＤ負荷６への電流（ＩＬＥＤ）が瞬時的に小さくなる。その結果、ＬＥＤ負荷６の照度も小さくなり、ちらつきが生じてしまう。
【０１１５】
ちらつきの問題を防ぐためには、たとえば、電源回路２００が入力電圧Ｖｉｎをモニタし、入力電圧Ｖｉｎの瞬時低下が生じたときでも、ＬＥＤ負荷６への電流の大きさを維持するように、ＰＦＣ回路３０が電流制御を行なうことが考えられる。
【０１１６】
具体的には、現在の半周期における整流電圧Ｖｒｅｃｔの波形の情報と、現在の半周期の前の半周期における整流電圧Ｖｒｅｃｔとを比較し、その差に応じてＬＥＤ負荷６への電流（すなわち、ＰＦＣ回路３０の出力電流）を制御するといったことが考えられる。
【０１１７】
ここで、整流電圧は、図２３に示すように、ＦＥＴ３５などのスイッチング周波数に応じた周波数成分を含み、それにより変動している。そのような整流電圧の波形の情報を正確に取得するためには、スイッチング周波数を考慮したサンプリング周波数で、整流電圧をサンプリングする必要がある。
【０１１８】
スイッチング周波数を考慮したサンプリング周波数は、比較的高い周波数となるため、サンプリングデータの量がかなり大きくなる。そのため、記憶部４１Ｂの容量が大きくなってしまいコストが掛かる、といった問題が生じる。
【０１１９】
ところで、整流電圧のピーク付近の電圧が瞬時低下すると、ＬＥＤ負荷６への電流が大幅に減少する。これに対し、整流電圧のピークから離れたところでの電圧が瞬時低下しても、ＬＥＤ負荷６への電流はあまり減少しない。  
【０１２０】
そこで、実施の形態３では、マイコン４１は、整流電圧Ｖｒｅｃｔのピーク付近での電圧のみを記憶部４１Ｂに記憶させる。そして、現在の半周期の前の半周期の整流電圧のピーク付近での電圧との差を比較する。マイコン４１は、両電圧の差が所定の値よりも大きいかどうかで、入力電圧Ｖｉｎの瞬時低下の有無を判断し、瞬時低下が生じたと判断した場合は、ＦＥＴ３５，３６のオン時間を増加させる。
【０１２１】
これにより、入力電圧Ｖｉｎの瞬時低下が生じた場合であっても、ＬＥＤ負荷０６への電流が減少するのを防ぎ、照明のちらつきを防ぐことが可能となる。
【０１２２】
図２４は、整流電圧Ｖｒｅｃｔの変化に対するＦＥＴ３５，３６のオン時間の変化を示す。
【０１２３】
ここでは、整流電圧Ｖｒｅｃｔの、２つめの半周期のピーク付近（時刻ｔ１）で瞬時低下が生じ、オン時間が増加している（ΔＴｏｎ）。その後、整流電圧Ｖｒｅｃｔの３周期目では、ピーク付近（時刻ｔ２）での整流電圧Ｖｒｅｃｔの瞬時低下がないため、オン時間がもとの値に戻っている。
【０１２４】
ところで、図２３に示すような整流電圧のサンプリングにおいては、サンプリング開始のタイミングによって結果が異なることもあり、正確なサンプリングができない。たとえば、図２５では、スイッチング周波数の２倍のサンプリング周期で、整流電圧Ｖｒｅｃｔを、合計２回サンプリングしている。しかし、サンプリング開始のタイミングが比較的早い場合（Ｔ１）と、サンプリング開始のタイミングが比較的遅い場合（Ｔ２）では、それぞれのサンプリングにより得られる測定値が異なることがわかる。
【０１２５】
そこで、サンプリングは、スイッチング周期の整数倍＋半周期、の間隔で行なうことが望ましい。ここで、スイッチング周期は、スイッチング周波数の逆数である。
【０１２６】
たとえば、図２６では、スイッチング周期の２．５倍のサンプリング周期で、整流電圧を、合計２回サンプリングしている。この場合、サンプリング開始のタイミングが比較的早い場合（Ｔ３）と、サンプリング開始のタイミングが比較的遅い場合（Ｔ４）では、それぞれのサンプリングにより得られる測定値（２回のサンプリングの平均値）が、ほぼ同じ値になる。
【０１２７】
このようにスイッチング周期の２．５倍のサンプリング周期を選択することで、サンプリングデータ数を減らしつつ、整流電圧を正確に測定することができる。
【０１２８】
図２７は、マイコン４１が実行する処理を説明するためのフローチャートである。  
このフローチャートは、半周期内における処理を示す。前提として、マイコン４１は、現在の半周期の前の半周期の整流電圧の波形の情報を記憶部４１Ｂに記憶させている。また、入力電圧Ｖｉｎの瞬時低下がない場合のオン時間のデフォルト値（Ｔｏｎ０）とする。
【０１２９】
半周期が開始すると（ステップＳ３００）、マイコン４１は、整流電圧Ｖｒｅｃｔのピーク付近において、電圧値のサンプリングを行い、その情報を記憶部１７Ｂに記憶させる（ステップＳ３０１）。
【０１３０】
その後、マイコン４１は、記憶部１７Ｂが記憶している、現在の半周期の整流電圧Ｖｒｅｃｔのサンプリング値の平均値Ｓ１と、現在の半周期の前の半周期の整流電圧Ｖｒｅｃｔのサンプリング値の平均値Ｓ２を計算し、その差ΔＳ（Ｓ２−Ｓ１）を求める（ステップＳ３０２）。
【０１３１】
次いで、マイコン４１は、ΔＳが所定値Ｓｔｈよりも大きいかどうか判断する（ステップＳ３０３）。所定値Ｓｔｈは、入力電圧Ｖｉｎの瞬時低下を判断するための基準値である。
【０１３２】
ステップＳ３０３において、ΔＳがＳｔｈ以下であると判断した場合（ステップＳ３０３でＮＯ）、マイコン４１は、オン時間をデフォルト値（Ｔｏｎ０）に決定する（ステップＳ３０４）。具体的には、オン時間決定部４１Ａがオン時間を決定する。
【０１３３】
一方、ステップＳ３０３において、ΔＳがＳｔｈ以下であると判断した場合（ステップＳ３０３でＹＥＳ）、マイコン４１は、オン時間をΔＴだけ増加させる（ステップＳ３０５）。
【０１３４】
ステップＳ３０４またはステップＳ３０５の処理を行った後、マイコン４１は処理を終える（ステップＳ３０６）。
【０１３５】
最後に、再び図１、図２、図２０および図２１を参照して、本発明の実施の形態について総括する。
【０１３６】
本発明は、交流電源（１）からの交流電圧（Ｖｉｎ）を整流する整流回路（３）の後段に接続され、交流電源（１）の力率を改善するために用いられる力率改善回路（ＰＦＣ回路４，ＰＦＣ回路３０）であって、入力側に設けられた入力側コンデンサ（７，３１）と、入力側コンデンサ（７，３１）に流れる電流（Ｉｃ）がないと仮定したときに、交流電圧（Ｖｉｎ）の半周期において、半周期における後半の電流量が半周期における前半の電流量よりも大きくなるように回路電流（ＩＬ）を制御する回路電流制御部（１６，４０）とを備える。
【０１３７】
ここで、電流量は、電流を時間積分した値をいう。
好ましくは、回路電流制御部（１６，４０）は、半周期において回路電流（ＩＬ）のピークが整流回路（３）により整流された整流電圧（Ｖｒｅｃｔ）のピークよりも遅れるように回路電流（ＩＬ）を制御する。
【０１３８】
好ましくは、回路電流制御部（１６，４０）は、スイッチング動作によって回路電流（ＩＬ）の大きさを調節するスイッチング素子（ＦＥＴ１１，ＦＥＴ３５，ＦＥＴ３６）と、スイッチング動作におけるオン時間が半周期において増加するようにオン時間を決定するオン時間決定部（１７Ａ，４１Ａ）と、オン時間決定部（１７Ａ，４１Ａ）により決定されたオン時間でスイッチング素子（ＦＥＴ１１，ＦＥＴ３５，ＦＥＴ３６）を駆動するスイッチング素子駆動部（ＦＥＴドライバ１８，ＦＥＴドライバ４２）とを備える。
【０１３９】
好ましくは、オン時間は、半周期の間、一定の割合で増加する。
好ましくは、力率改善回路（ＰＦＣ回路３，ＰＦＣ回路３０）は、複数の入力レベルに対応した力率改善回路である。回路電流制御部（１６，４０）は、力率改善回路（ＰＦＣ回路３，３０）の入力レベルに応じてスイッチング動作におけるスイッチング周波数の下限値を変える。
【０１４０】
好ましくは、回路電流制御部（１６，４０）は、半周期における整流電圧の少なくとも一部を記憶する整流電圧記憶部（１７Ｂ，４１Ｂ）を備える。回路電流制御部（１６，４０）は、現在の半周期における整流電圧と整流電圧記憶部（１７Ｂ，４１Ｂ）に記憶された現在の半周期の前の半周期における整流電圧との差に応じてスイッチング動作におけるオン時間を調節する。
【０１４１】
また、本発明に係る照明用電源（１００，２００）は、上記のいずれかの力率改善回路（ＰＦＣ回路３，ＰＦＣ回路３０）を備える。
【０１４２】
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１４３】
１  電源、２  ラインフィルタ、３  整流回路、４，３０  ＰＦＣ回路、５  降圧コンバータ、６  ＬＥＤ負荷、７，１３，２２，３１，３９  コンデンサ、８，９，１４，１５，３２，３３，４４，４５  抵抗、１０，２１，３４  インダクタ、１１，３５，３６  ＦＥＴ、１２，２０，３７，３８  ダイオード、１６，４０  回路電流制御部、１７，２４，４１  マイコン、１７Ａ，４１Ａ  オン時間決定部、１７Ｂ，４１Ｂ  記憶部、１８，２６，４２  ＦＥＴドライバ、２３  制御回路、２５，４３  電流センサ、１００，２００  電源回路。
【図１】
2015008583.tif 000003
【図２】
2015008583.tif 000004
【図３】
2015008583.tif 000005
【図４】
2015008583.tif 000006
【図５】
2015008583.tif 000007
【図６】
2015008583.tif 000008
【図７】
2015008583.tif 000009
【図８】
2015008583.tif 000010
【図９】
2015008583.tif 000011
【図１０】
2015008583.tif 000012
【図１１】
2015008583.tif 000013
【図１２】
2015008583.tif 000014
【図１３】
2015008583.tif 000015
【図１４】
2015008583.tif 000016
【図１５】
2015008583.tif 000017
【図１６】
2015008583.tif 000018
【図１７】
2015008583.tif 000019
【図１８】
2015008583.tif 000020
【図１９】
2015008583.tif 000021
【図２０】
2015008583.tif 000022
【図２１】
2015008583.tif 000023
【図２２】
2015008583.tif 000024
【図２３】
2015008583.tif 000025
【図２４】
2015008583.tif 000026
【図２５】
2015008583.tif 000027
【図２６】
2015008583.tif 000028
【図２７】
2015008583.tif 000029