(57)【要約】  パワーコンポーネントを有する、モノリシックに集積された半導体装置と、半導体装置の製造方法を提示する。モノリシックに集積された抵抗部材が第１の接続端子と第２の領域との間に設けられ、抵抗部材と第２の部分領域との間に比較的低オームの電気的接続が第１の領域を通じて設けられている。
2008547191.tif 000002
【特許請求の範囲】
【請求項１】
パワーコンポーネント（１０）を有するモノリシックに集積された半導体装置（１）であって、
前記パワーコンポーネント（１０）は誘電体の第１の領域（１５）を有しており、当該第１の領域（１５）内に第１の接続端子（１１）を有しており、
前記パワーコンポーネント（１０）はドーピングされた半導体材料の第２の領域（１６）を有しており、当該第２の領域（１６）内に第２の接続端子（１２）を有している形式のものにおいて、
前記第１の接続端子（１１）と前記第２の領域（１６）との間にモノリシックに集積された抵抗部材（１９）が設けられており、当該抵抗部材（１９）と前記第２の領域（１６）との間に比較的低オームの電気的接続部分が前記第１の領域（１５）を通じて設けられている、
ことを特徴とする、パワーコンポーネントを有するモノリシックに集積された半導体装置。
【請求項２】
前記第１の領域（１５）は第１の高オーム部分領域（２１）と、第２の比較的低オームの部分領域（２２）とを有しており、
前記第２の部分領域（２２）内に、前記第１の領域（１５）の電気的絶縁特性を有するデジェネレーション部分が設けられており、当該デジェネレーションは殊に過度電圧衝撃によって生起される、請求項１記載の半導体装置。
【請求項３】
第１の部分領域（２１）内に、前記第１の領域（１５）の一方に前記第１の接続端子（１１）が設けられ、第１の領域（１５）の他方にチャネルゾーン（２３）が設けられている、請求項２記載の半導体装置。
【請求項４】
前記第２の部分領域（２２）に接して、さらなる接続端子（１４）のためのコンタクト面が設けられている、請求項２または３記載の半導体装置。
【請求項５】
前記パワーコンポーネント（１０）はＭＯＳ−パワートランジスタであり、殊に垂直型ＭＯＳ−パワートランジスタである、請求項１から４までのいずれか１項記載の半導体装置。
【請求項６】
前記第１の接続端子（１１）は前記パワーコンポーネント（１０）のゲート接続端子に相当し、前記第２の接続端子（１２）はソース接続端子に相当する、請求項１から５までのいずれか１項記載の半導体装置。
【請求項７】
前記第１の領域（１５）は酸化半導体層、殊に酸化ケイ素層である、請求項１から６までのいずれか１項記載の半導体装置。
【請求項８】
請求項１から７までのいずれか１項に記載された半導体装置（１）の製造方法であって、
第１のステップにおいて第１の領域（１５）を伴う半導体装置（１）を、当該第１の領域（１５）が一貫して高オームであるように製造し、
第２のステップにおいて前記第１の領域（１５）の第２の部分領域（２２）を、当該第２の部分領域（２２）が低オームであるようにデジェネレーションさせ、
当該デジェネレーションは殊に過度電圧衝撃によって生起される、
ことを特徴とする、半導体装置の製造方法。
【請求項９】
パワーコンポーネント（１０）を有するモノリシックに集積された半導体装置（１）であって、
前記パワーコンポーネント（１０）は誘電体の第１の領域（１５）を有しており、当該第１の領域（１５）内に第１の接続端子（１１）を有しており、
前記パワーコンポーネント（１０）はドーピングされた半導体材料の第２の領域（１６）を有しており、当該第２の領域（１６）内に第２の接続端子（１２）を有している形式のものにおいて、
前記第１の接続端子（１１）と第２の領域（１６）との間にモノリシックに集積された抵抗部材（１９）が設けられており、当該抵抗部材（１９）と前記第２の領域（１６）との間に比較的低オームの電気的接続部分が前記第１の領域（１５）を通じて設けられている、
ことを特徴とする、パワーコンポーネントを有するモノリシックに集積された半導体装置。
【請求項１０】
前記第１の領域（１５）は第１の高オーム部分領域（２１）と、第２の比較的低オームの部分領域（２２）とを有しており、
前記第２の部分領域（２２）内に、前記第１の領域（１５）の電気的絶縁特性を有するデジェネレーション部分が設けられており、当該デジェネレーションは殊に過度電圧衝撃によって生起される、請求項１記載の半導体装置。
【請求項１１】
第１の部分領域（２１）内で、前記第１の領域（１５）の一方に第１の接続端子（１１）が設けられ、前記第１の領域（１５）の他方にチャネルゾーン（２３）が設けられている、請求項２記載の半導体装置。
【請求項１２】
前記第２の部分領域（２２）に接して、さらなる接続端子（１４）のためのコンタクト面が設けられている、請求項２または３記載の半導体装置。
【請求項１３】
前記パワーコンポーネント（１０）はＭＯＳ−パワートランジスタであり、殊に垂直型ＭＯＳ−パワートランジスタである、請求項１から４までのいずれか１項記載の半導体装置。
【請求項１４】
前記第１の接続端子（１１）は前記パワーコンポーネント（１０）のゲート接続端子に相当し、前記第２の接続端子（１２）はソース接続端子に相当する、請求項１から５までのいずれか１項記載の半導体装置。
【請求項１５】
前記第１の領域（１５）は酸化半導体層、殊に酸化ケイ素層である、請求項１から６までのいずれか１項記載の半導体装置。
【請求項１６】
請求項１から７までのいずれか１項に記載された半導体装置（１）の製造方法であって、
第１のステップにおいて第１の領域（１５）を伴う半導体装置（１）を、当該第１の領域（１５）が一貫して高オームであるように製造し、
第２のステップにおいて前記第１の領域（１５）の第２の部分領域（２２）を、当該第２の部分領域（２２）が低オームであるようにデジェネレーションさせ、
当該デジェネレーションは殊に過度電圧衝撃によって生起される、
ことを特徴とする、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
従来技術
本発明は、モノリシックに集積された半導体装置および福次的な請求項の上位概念に記載された方法に関する。
【０００２】
ドイツ連邦共和国特許公開ＤＥ４３３４８５６Ａ１号から、パワーコンポーネントのゲート酸化物を検査する装置が知られている。ここではパワーコンポーネントとともにモノリシックに集積された回路が設けられているのにもかかわらず、高められたゲート検査電圧によるゲート酸化物の質の検査が可能である。このために、パワーコンポーネントのゲート酸化物と集積された回路との間に、第１の測定経パット、抵抗および第２の測定パットから成る直列回路が配置される。
【０００３】
モノリシック集積されたパワーコンポーネントを有する半導体装置では、接続端子、例えばＭＯＳパワートランジスタのゲート接続端子が中断される、または駆動制御が失われてしまう可能性がある（フローティングゲート状態）。この場合には、殊にソースドレイン電圧が閾値を超えている場合に、この状態にあるパワーコンポーネントが自身の最大パワーに達する恐れがある。これによって、パワーコンポーネント並びに半導体装置全体が故障し、殊に次のような場合には深刻な問題および二次的損傷が生じることがある。つまり、パワーコンポーネントおよびパワーコンポーネントを取り囲んでいる半導体装置が、車両、殊に自動車の安全上クリチカルなコンポーネント内に配置されている場合である。しかし同時に次のことが保証されるべきである。すなわち、中断される可能性のある接続端子がその動作安全性に関して検査可能であり、殊にゲート接続端子ないしゲート接続端子と接続されたゲート酸化物の場合には、十分な質、すなわち十分な耐電圧性がパワーコンポーネントの全寿命わたって与えられているか否かが検査可能であることが保証されるべきである。
【０００４】
発明の利点
本発明に相応するモノリシックに集積された半導体装置ないし、福次的な請求項の特徴部分に記載されたモノリシックに集積された半導体装置の製造方法はこのような従来技術とは異なり、次のような利点を有する。すなわち、簡単な手段を用い、半導体装置の第１の領域の検査が可能になり、かつパワーコンポーネントの第１の接続端子が確実に、コンポーネントの損傷ないし車両のさらなるコンポーネントの損傷を生じさせないポテンシャルを有するという利点を有している。例えばボンディング破壊によって生起されるゲート接続端子の中断時、またはパワーコンポーネント（殊にＭＯＳ−ＦＥＴ−トランジスタ）のゲート接続端子の駆動制御が失われた場合にも、このようなパワーコンポーネントは最大出力状態に達することがある。これを阻止する解決方法は、ＭＯＳ−ＦＥＴ−トランジスタのゲート接続端子とソース接続端子との間に抵抗を設けることであろう。既に半導体装置の製造時に使用されているこのような抵抗の場合には、ゲート酸化物ないしゲート接続端子に配置されたＭＯＳ−ＦＥＴ−トランジスタの誘電体を確実に検査することはできないであろう。なぜなら、ゲート酸化物の損傷をもはや確実に検出することができないからである。なぜなら、抵抗を介して過度に大きい電流が流れ、この結果、誘電体層を通って流れ、ゲート酸化物の検査時に検出されるべき小さい電流が隠されてしまうことになるからである。抵抗部材の形の抵抗構造体をパワーコンポーネントの第１の接続端子と第２の領域との間に設けることによって、簡単な手段を用いて２つの目標設定を実現することができるのは当業者にとって驚くべきことである。しかしここでこのような抵抗部材はじめはまだ機能を発揮せず、第１の領域を通じて第２の領域と接続される。これは本発明に相応して有利には第１の領域の第１および第２の部分領域によって可能である。ここでこの第１の領域はその第２の部分領域内でデジェネレーションされる（degeneriert）。これは本発明では有利には電圧パルスを加えることによって行われる。このような場合に第１の領域の第２の部分領域内、すなわち誘電層内では、低オームの部分領域が生成される。この部分領域は抵抗部材を作動させる。
【０００５】
このような特性は、モノリシックに集積された抵抗部材を用いて実現される。この抵抗部材は、第１の接続端子と第２の領域との間に設けられる。ここでこの抵抗部材と第２の領域との間に、第１の領域の第２の部分領域において、第１の領域を通じた比較的低オームの電気接続が設けられる。有利には、このような比較的低オームの電気的接続は、簡単な手段で、半導体装置ないしパワーコンポーネントの元来の製造の後でも、殊に過電圧パルスを用いて実現可能である。有利には、さらに、第１の部分領域において第１の領域の一方には第１の接続端子が設けられ、第１の領域の他方にはチャネルゾーンが設けられている。従って簡単な手段によって、有利にはＭＯＳ−ＦＥＴパワートランジスタをパワーコンポーネントとして使用することができる。さらに有利には、第２の部分領域に接して、コンタクト面、例えば測定パットを、さらなる接続端子のために設けることができる。これによって過電圧パルスまたは過電圧衝撃（Ueberspannungsstoss）が簡単な手段でもたらされる。従って一方では過電圧パルスの供給のために比較的僅かなコストが費やされ、他方では半導体装置の残りの領域の効果的な保護が保証される。さらに有利には、パワーコンポーネントはＭＯＳ−パワートランジスタであり、これは殊に垂直型ＭＯＳ−パワートランジスタである。これによって、特に低コストで、既存の製造技術を基に、本発明に相応する半導体装置を製造することができる。さらに、第１の接続端子がパワーコンポーネントのゲート接続端子に相応し、第２の接続端子がソース接続端子に相応する。さらに有利には、第１の領域は半導体酸化層であり、殊にケイ素酸化層である。これによって、確立されている処理技術で、特に確実かつ低コストに、層を誘電体から製造することができる。従って本発明の半導体装置は、殊に自動車領域において所定の使用目的に対する寿命要求を満たすことができる。
【０００６】
本発明の別の構成要件は、本発明に相応してモノリシックに集積された半導体装置の製造方法である。ここではじめに半導体装置は実質的に完全に製造され、殊にパワーコンポーネントは実質的に完全に製造される。ここで第２のステップにおいて第１の領域の第２の部分領域が、この第２の部分領域が低オームであるように生成される。オプションで、第１のステップと第２のステップの間に、その第１の領域が要求された規格に達しない半導体装置がより分けられるように第１の領域の検査を行うことができる。
【０００７】
図面
次に、図面を参照しながら実施例に基づき本発明について詳しく説明する。
【０００８】
図１は、本発明による半導体装置製造方法の第１ステップの後、かつ第２ステップの前の半導体装置の概略的な回路図であり、
図２は、半導体装置製造方法の第２のステップの後の本発明による半導体装置の概略図であり、
図３は、本発明による半導体装置の別の実施形態の概略的な回路図であり、
図４は、本発明に相応にモノリシックに集積された半導体装置の構造の概略図である。
【０００９】
図１には半導体装置の概略的な回路装置が示されている。この半導体装置は、パワーコンポーネント１０を含んでいる。ここでこのパワーコンポーネントは殊にパワートランジスタ１０として構成されており、殊にＭＯＳ−ＦＥＴトランジスタないしパワーＭＯＳトランジスタとして構成されている。パワーコンポーネント１０は第１の接続端子１１、第２の接続端子１２および第３の接続端子１３を有している。本発明を、パワーコンポーネント１０の例としてＭＯＳ−ＦＥＴパワートランジスタを用いたものに基づいて示す。しかしこれは単なる例として理解されたい。本発明では、場合によっては３つよりも多くの接続端子を有する他の種類のパワーコンポーネント、例えばサイリスタ等が本発明に相応に使用可能である。第１の接続端子１１と、図１には示されていないパワーコンポーネント１０の第２の領域との間に、本発明に相応して抵抗部材１９が配置されている。この第２の領域はここでは電気的に第２の接続端子１２と接続されている。これによって、図１の回路図では、抵抗部材１９と第２の接続端子１２との間の接続部分が電気的に絶縁する領域を形成する。すなわち、抵抗部材１９と第２の接続端子１２との間に、パワーコンポーネント１０の第１の領域１５が配置される。この第１の領域はまずは抵抗部材１９を第２の接続端子から電気的に分断する、ないしは実質的にコンデンサの形で設けられている。抵抗部材１９と第２の接続端子１２との間に、図１ではさらに１つの別の接続端子１４が示されている。
【００１０】
図２には、本発明による半導体装置の概略的な装置が示されている。ここでパワーコンポーネント１０は同じように第１の接続端子１１、第２の接続端子１２および第３の接続端子１３を有している。さらにパワーコンポーネント１０は同じように抵抗部材１９を有している。図２から次のことが明らかである。すなわち、第２の接続端子１２とさらなる接続端子１４との間に印加された過電圧パルス２０によって、第１の領域１５（図１参照）が部分領域においてデジェネレーションされ、電気的に低オームの接続が抵抗部材１９と第２の接続端子１２との間に生じることがわかる。これは図２では、コンデンサ構造体２２での閃光マークによって示されている。参照番号２２によってここでは、第１の領域１５の第２の部分領域が示されている。ここでこの第２の部分領域は過電圧パルス２０によって低オームにされている。
【００１１】
図３には、択一的な実施形態での、半導体装置の概略的な回路図が示されている。パワーコンポーネント１０は同じように第１の接続端子１１、第２の接続端子１２、第３の接続端子１３およびさらなる接続端子１４を有している。図３では、第１の接続端子１１と第２の接続端子１２の間に抵抗部材１９および第１の領域１５の第２の部分領域２２が配置されている。ここで過電圧パルス２０によって、第２の部分領域２２は低オームに変質されている。パワーコンポーネント１０を保護するために、さらに、過電圧パルス２０の間に、第１の接続端子１１と第２の接続端子１２の間に短絡が生成される。これは図３では、図示されたスイッチ３５によって示されている。
【００１２】
図４には、パワーコンポーネント１０を伴うモノリシックに集積された本発明の半導体装置１が断面図で概略的に示されている。パワーコンポーネント１０として本発明では殊に垂直型ＭＯＳ−ＦＥＴ−トランジスタ１０が設けられている。このようなトランジスタ１０は、基板材料2内で、殊に半導体材料、特に有利にはケイ素材料内に、異なるドーピングの複数のバスタブ状部分ないし複数の領域を有している。従って第２の（有利には−ドーピングされた）領域１６が、第３の（有利には＋ドーピングされた）領域１７内に配置される。この第３の領域１７の上方には、殊に比較的高オーム材料（有利には酸化ケイ素、窒化ケイ素、一般的に酸化半導体ないし窒化半導体等の誘電材料）から成る層の形の第１の領域１５が構成されている。ゲート酸化物１５とも称されるこの第１の領域１５の上方には、第１の領域１５と第３の領域１７との間の接続領域内に第１の接続面３１または第１の接続電極３１が、第１の接続端子１１を実現するために設けられている。第１の接続電極３１は本発明では殊に、接続金属化部（コンタクトパット）として構成されている。第２の領域１６の上方には、第２の接続面３２が設けられている。これは第２の接続端子１２を実現する。基板材料２の後面には、パワーコンポーネント１０の第３の接続端子１３が実現されている。ここで本発明では有利には同じように、接続電極を実現するために接続金属化部が設けられている。
【００１３】
公知であるように、ＭＯＳ−ＦＥＴ−トランジスタの形状のパワーコンポーネント１０は次のように機能する。すなわち、チャネル１８がパワーコンポーネント１０の第３の領域１７内に、第２の領域１６と基板材料２との間に、第１の接続端子１１（ゲート酸化物１５ないし第１の領域１５によって分断されている）に対向する箇所に構成されるように機能する。本発明ではここで、第１の領域１５の領域内に、有利には第１の領域１５の上方に、抵抗部材１９が第１の接続端子１１とさらなる接続端子１４との間に、まずは第１の領域１５によって電気的に第２の領域１６と分断されて設けられる。本発明では有利には、さらなる接続端子１４が、さらなる接続面３４によって、第１の領域１５上に実現されている。抵抗部材１９は本発明では有利にはポリシリコン構造体によって、有利にはメアンダ状のポリシリコン構造体によって実現される。しかし抵抗部材１９を実現するための別の構造体も可能である。
【００１４】
ここで、第１の領域１５（すなわちゲート酸化物１５）は一貫して、第１の接続端子１１の下方でも、さらなる接続端子１４の下方でもまずは無傷である。すなわち絶縁作用を有している。パワーコンポーネント１０ないし半導体装置１０はここで完全に最後まで処理されていてよい。択一的に、モノリシックに集積された半導体装置がまだ完全に完成されていないが、図４に示された領域が既に存在する、ないしは図示されていないパシベーション層によって少なくとも部分的に覆われている、ことも可能である。ここで本発明では第１の領域１５における誘電体の検査ステップが続く。すなわち、第３の領域１７と第１の接続端子１１の間の誘電体１５ないし第１の領域１５は、装置の全寿命にわたったパワーコンポーネント１０の駆動に対してクリチカルな箇所である。ここでこの寿命は車両の寿命に相当し、すなわち約１０〜１５年、またはそれを上回る年数である。この第１の領域１５内の損傷箇所ないし他の損失によって、この領域における絶縁破壊耐性が十分ではなくなり、これによって殊に、コンポーネントないし半導体装置の寿命の間に故障が生じる。このような故障はコンポーネント全体ないし半導体装置全体だけではなく、これらに接続された構成部分での損傷の原因にもなり得る。抵抗部材１９は本発明では低オームであり、例えば第１の接続端子１１でのボンディング破壊によっていわゆるフローティングゲート状態（すなわち第１の接続端子１１がいずれの所定のポテンシャルにもない状態）が生じることはない。しかし抵抗部材１９がこのような機能を実現するのに十分に低オームである場合には、絶縁破壊耐性を検査するための第１の領域１５の検査をもはや必要とされる程度に行うことはできない。なぜなら、抵抗部材１９が相対的に低オームなので、検査時に、過度に高い電流がこの抵抗部材１９を介して流れてしまうからである。この場合には、次のことが考慮されるべきである。すなわち、第１の領域１５の検査、つまりゲート酸化物１５の検査が、ゲート酸化物を流れる電流のピコアンペア領域の測定と結び付いていることが考慮されるべきである。これに対して、抵抗部材１９のみによって６０Ｖまでの検査電圧が発生する場合には、数オーダーその上方にある電流が流れるだろう。従って本発明では次のことが提案される。すなわち抵抗部材１９がまずは第２の領域１６から絶縁されて設けられ、ここで絶縁材料として第１の領域１５が設けられることが提案される。２つの接続端子とさらなる接続端子１４の間の過電圧パルス２０によって、本発明では次のことが可能である。すなわち第１の部分領域２１内の第１の領域１５と第２に部分領域２２を分割することが可能である。さらにここではこの第１の部分領域は、コンポーネントの全寿命にわたってその機能性を保証するのに十分に高オームであり、第２の部分領域２２は、抵抗部材１９を第２の接続端子１２に電気的に接続するのに十分に低オームである。例えば以下のような検査シーケンスが実行される：検査電圧が±１５Ｖの場合、ゲート酸化物電流は、無傷のゲート酸化物の場合、物理的に理由付けられてｐＡ領域である。ウェハテストプログラムではゲート酸化物は例えば、正および負の最大ゲート電圧によって検���される。ここで流れている電流は１００ｎＡの下方に留まっていなければならない。これによってゲート酸化物は機能可能であり、かつ信頼性があると見なされる。抵抗部材１９の抵抗値が例えば１５キロオームである場合、印加電圧が１５Ｖであるときには１ｍＡの漏洩電流が生じる。従ってこの漏洩電流はいずれにせよゲート酸化物を流れる最大許容電流の４オーダー上方にある。
【図面の簡単な説明】
【００１５】
【図１】本発明による半導体装置製造方法の第１ステップの後、かつ第２ステップの前の半導体装置の概略的な回路図
【図２】半導体装置製造方法の第２のステップの後の本発明による半導体装置の概略図
【図３】本発明による半導体装置の別の実施形態の概略的な回路図
【図４】本発明に相応にモノリシックに集積された半導体装置の構造の概略図
【図１】
2008547191.tif 000003
【図２】
2008547191.tif 000004
【図３】
2008547191.tif 000005
【図４】
2008547191.tif 000006
【手続補正書】
【提出日】平成19年12月27日(2007.12.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
パワーコンポーネント（１０）を有するモノリシックに集積された半導体装置（１）であって、
前記パワーコンポーネント（１０）は誘電体の第１の領域（１５）を有しており、当該第１の領域（１５）内に第１の接続端子（１１）を有しており、
前記パワーコンポーネント（１０）はドーピングされた半導体材料の第２の領域（１６）を有しており、当該第２の領域（１６）内に第２の接続端子（１２）を有している形式のものにおいて、
前記第１の接続端子（１１）と前記第２の領域（１６）との間にモノリシックに集積された抵抗部材（１９）が設けられており、当該抵抗部材（１９）と前記第２の領域（１６）との間に比較的低オームの電気的接続部分が前記第１の領域（１５）を通じて設けられている、
ことを特徴とする、パワーコンポーネントを有するモノリシックに集積された半導体装置。
【請求項２】
前記第１の領域（１５）は第１の高オーム部分領域（２１）と、第２の比較的低オームの部分領域（２２）とを有しており、
前記第２の部分領域（２２）内に、前記第１の領域（１５）の電気的絶縁特性を有するデジェネレーション部分が設けられており、当該デジェネレーションは殊に過度電圧衝撃によって生起される、請求項１記載の半導体装置。
【請求項３】
第１の部分領域（２１）内に、前記第１の領域（１５）の一方に前記第１の接続端子（１１）が設けられ、第１の領域（１５）の他方にチャネルゾーン（２３）が設けられている、請求項２記載の半導体装置。
【請求項４】
前記第２の部分領域（２２）に接して、さらなる接続端子（１４）のためのコンタクト面が設けられている、請求項２または３記載の半導体装置。
【請求項５】
前記パワーコンポーネント（１０）はＭＯＳ−パワートランジスタであり、殊に垂直型ＭＯＳ−パワートランジスタである、請求項１から４までのいずれか１項記載の半導体装置。
【請求項６】
前記第１の接続端子（１１）は前記パワーコンポーネント（１０）のゲート接続端子に相当し、前記第２の接続端子（１２）はソース接続端子に相当する、請求項１から５までのいずれか１項記載の半導体装置。
【請求項７】
前記第１の領域（１５）は酸化半導体層、殊に酸化ケイ素層である、請求項１から６までのいずれか１項記載の半導体装置。
【請求項８】
請求項１から７までのいずれか１項に記載された半導体装置（１）の製造方法であって、
第１のステップにおいて第１の領域（１５）を伴う半導体装置（１）を、当該第１の領域（１５）が一貫して高オームであるように製造し、
第２のステップにおいて前記第１の領域（１５）の第２の部分領域（２２）を、当該第２の部分領域（２２）が低オームであるようにデジェネレーションさせ、
当該デジェネレーションは殊に過度電圧衝撃によって生起される、
ことを特徴とする、半導体装置の製造方法。
【請求項９】
パワーコンポーネント（１０）を有するモノリシックに集積された半導体装置（１）の製造方法であって、
前記パワーコンポーネント（１０）は誘電体の第１の領域（１５）を有しており、当該第１の領域（１５）内に第１の接続端子（１１）を有しており、
前記パワーコンポーネント（１０）はドーピングされた半導体材料の第２の領域（１６）を有しており、当該第２の領域（１６）内に第２の接続端子（１２）を有している形式のものにおいて、
前記第１の接続端子（１１）と第２の領域（１６）との間にモノリシックに集積された抵抗部材（１９）が設けられており、当該抵抗部材（１９）と前記第２の領域（１６）との間に比較的低オームの電気的接続部分が前記第１の領域（１５）を通じて設けられている、
ことを特徴とする、パワーコンポーネントを有するモノリシックに集積された半導体装置の製造方法。
【請求項１０】
前記第１の領域（１５）は第１の高オーム部分領域（２１）と、第２の比較的低オームの部分領域（２２）とを有しており、
前記第２の部分領域（２２）内に、前記第１の領域（１５）の電気的絶縁特性を有するデジェネレーション部分が設けられており、当該デジェネレーションは殊に過度電圧衝撃によって生起される、請求項９記載の半導体装置の製造方法。
【請求項１１】
第１の部分領域（２１）内で、前記第１の領域（１５）の一方に第１の接続端子（１１）が設けられ、前記第１の領域（１５）の他方にチャネルゾーン（２３）が設けられている、請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記第２の部分領域（２２）に接して、さらなる接続端子（１４）のためのコンタクト面が設けられている、請求項１０または１１記載の半導体装置の製造方法。
【請求項１３】
前記パワーコンポーネント（１０）はＭＯＳ−パワートランジスタであり、殊に垂直型ＭＯＳ−パワートランジスタである、請求項９から１２までのいずれか１項記載の半導体装置の製造方法。
【請求項１４】
前記第１の接続端子（１１）は前記パワーコンポーネント（１０）のゲート接続端子に相当し、前記第２の接続端子（１２）はソース接続端子に相当する、請求項９から１３までのいずれか１項記載の半導体装置の製造方法。
【請求項１５】
前記第１の領域（１５）は酸化半導体層、殊に酸化ケイ素層である、請求項９から１４までのいずれか１項記載の半導体装置の製造方法。
【請求項１６】
請求項９から１５までのいずれか１項に記載された半導体装置（１）の製造方法であって、
第１のステップにおいて第１の領域（１５）を伴う半導体装置（１）を、当該第１の領域（１５）が一貫して高オームであるように製造し、
第２のステップにおいて前記第１の領域（１５）の第２の部分領域（２２）を、当該第２の部分領域（２２）が低オームであるようにデジェネレーションさせ、
当該デジェネレーションは殊に過度電圧衝撃によって生起される、
ことを特徴とする、半導体装置の製造方法。
【国際調査報告】
2008547191.tif 000007
2008547191.tif 000008
2008547191.tif 000009
2008547191.tif 000010
2008547191.tif 000011
2008547191.tif 000012