(57)【要約】  可変ポイントＩＦＦＴ／ＦＦＴ方法及び装置に係り、入力データのポイントにＩＦＦＴ動作モード制御信号によって個数が可変される複数個の補間データを挿入し、ＩＦＦＴハードウェアで既設定のポイントを有させる補間データ信号を生成するＩＦＦＴ補間部と、補間データ信号を入力されて逆高速フーリエ変換演算を行って演算データ信号を生成するＩＦＦＴ演算部と、演算データ信号を入力され、入力データのポイントと同じポイントを有するように、ＩＦＦＴ動作モード制御信号により、演算データ信号のうちから一部だけを選択して出力するＩＦＦＴモード選択部と、ＩＦＦＴ動作モード制御信号をＩＦＦＴ補間部とＩＦＦＴモード選択部とに出力する制御部とから構成される。これにより、可変的なサイズのＩＦＦＴ／ＦＦＴの計算をハードウェア的に簡単に提供できる。
2008512031.tif 000002
【特許請求の範囲】
【請求項１】
ＩＦＦＴ（逆高速フーリエ変換：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）動作モード制御信号によって個数が可変される複数個の補間データを入力データのポイント間に挿入して、ＩＦＦＴハードウェアで既設定のポイントを有する補間データ信号を生成するＩＦＦＴ補間部と、
前記補間データ信号に対してＩＦＦＴ演算を行って演算データ信号を生成するＩＦＦＴ演算部と、
前記入力データのポイントと同じポイントを有するように、前記ＩＦＦＴ動作モード制御信号に応じて前記演算データ信号のうちから一部だけを選択して出力するＩＦＦＴモード選択部と、
前記ＩＦＦＴ動作モード制御信号を前記ＩＦＦＴ補間部と前記ＩＦＦＴモード選択部とに出力する制御部と、を備えることを特徴とする可変ポイントＩＦＦＴ装置。
【請求項２】
前記ＩＦＦＴ補間部は、
前記入力データを分け、前記分けた入力データの中間領域に挿入する補間データを決める複数個の補間挿入器を備え、
前記制御部からのＩＦＦＴ動作モード制御信号により、前記複数個の補間挿入器のうちいずれか一つを動作させて、ＩＦＦＴハードウェアで既設定のポイントを有する補間データ信号を生成することを特徴とする請求項１に記載の可変ポイントＩＦＦＴ装置。
【請求項３】
前記ＩＦＦＴモード選択部は、
前記演算データ信号を前記ＩＦＦＴ補間部で挿入された補間データの個数に相当するだけ選択してデシメイトする複数のデシメイタを備え、
前記制御部のＩＦＦＴ動作モード制御信号に応じて、前記複数個のデシメイタのうちからいずれか一つを動作させて、前記入力データのポイントと同じポイントを有するデータを出力することを特徴とする請求項１に記載の可変ポイントＩＦＦＴ装置。
【請求項４】
前記複数個のデシメイタでは、デシメイトされる比率に応じたスケーリング値を乗じることを特徴とする請求項３に記載の可変ポイントＩＦＦＴ装置。
【請求項５】
前記補間データは、ゼロ値（「０」）であることを特徴とする請求項１から請求項４のうちいずれか１項に記載の可変ポイントＩＦＦＴ装置。
【請求項６】
入力データのポイント間にＦＦＴ動作モード制御信号によって個数が可変される補間データを挿入して、ＦＦＴハードウェアで既設定のポイントを有する補間データ信号を生成するＦＦＴ補間部と、
前記補間データ信号に対してＦＦＴ（高速フーリエ変換：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）演算を行って演算データ信号を生成するＦＦＴ演算部と、
前記入力データのポイントと同じポイントを有するように、前記ＦＦＴ動作モード制御信号に応じた前記演算データのうちから一部だけを選択して出力するＦＦＴモード選択部と、
前記ＦＦＴ動作モード制御信号を前記ＦＦＴ補間部と前記ＦＦＴモード選択部とに出力する制御部とを備えることを特徴とする可変ポイントＦＦＴ装置。
【請求項７】
前記ＦＦＴ補間部は、
前記入力データの間に挿入されるゼロの個数を決める複数の補間器を備え、
前記制御部のＦＦＴ動作モード制御信号に応じて、前記複数個の補間器のうちいずれか一つを動作させて、ＦＦＴハードウェアで既設定のポイントを有する補間データ信号を生成することを特徴とする請求項６に記載の可変ポイントＦＦＴ装置。
【請求項８】
前記ＦＦＴモード選択部は、
前記演算データ信号を前記ＦＦＴ補間部で挿入されたゼロの個数に相当するだけ選択してデシメイトする複数の選択器（ｓｅｌｅｃｔｏｒ）を備え、
前記制御部のＦＦＴ動作モード制御信号に応じて、前記複数個の選択器のうちからいずれか一つを動作させて、前記入力データのポイントと同じポイントを有するデータを出力することを特徴とする請求項６に記載の可変ポイントＦＦＴ装置。
【請求項９】
前記補間データは、ゼロ値（「０」）であることを特徴とする請求項６ないし請求項８のうちいずれか１項に記載の可変ポイントＦＦＴ装置。
【請求項１０】
Ｎ個の入力データを入力されてバタフライ演算を行うバタフライ演算部と、
前記Ｎ個の入力データのうち１／２ポイントに該当する入力データ信号と、前記バタフライ演算結果信号とのうち、いずれか１つの信号を出力する逆多重化器と、
前記逆多重化器から逆多重化信号を入力され、Ｎ／２個のデータに対してＩＦＦＴ／ＦＦＴを行う第１ Ｎ／２ポイントＩＦＦＴ／ＦＦＴと、
前記バタフライ演算結果を入力され、前記バタフライ演算結果に回転係数を乗じる回転係数ＲＯＭと、
前記回転係数ＲＯＭから出力される信号を入力され、Ｎ／２個のデータに対してＩＦＦＴ／ＦＦＴを行う第２ Ｎ／２ポイントＩＦＦＴ／ＦＦＴと、
前記第１ Ｎ／２ポイントＦＦＴと第２ Ｎ／２ポイントＦＦＴとから出力される信号を入力され、ビットリバース演算を行って出力するビットリバース部と、
前記バタフライ演算部、前記回転係数ＲＯＭ及び前記第２ Ｎ／２ポイントＦＦＴの動作を制御する制御部と、を備えることを特徴とする可変ポイントＩＦＦＴ／ＦＦＴ装置。
【請求項１１】
前記Ｎ個の入力データのうち１／２ポイントに該当する入力データ信号と、前記バタフライ演算結果信号とのうち、いずれか１つの信号を出力するように、前記逆多重化器を制御する逆多重化器制御部をさらに備えることを特徴とする請求項１０に記載の可変ポイントＩＦＦＴ／ＦＦＴ装置。
【請求項１２】
第１ Ｎ／２ポイントＩＦＦＴ／ＦＦＴはＮ個の入力データに対して処理を行い、
前記制御部は、前記バタフライ演算部と前記回転係数ＲＯＭとを非活性化させ、
前記逆多重化器制御部は、前記Ｎ個の入力データのうち、１／２に該当する入力データ信号を選択することを特徴とする請求項１１に記載の可変ポイントＩＦＦＴ／ＦＦＴ装置。
【請求項１３】
前記回転係数ＲＯＭの回転係数構造に応じて、可変ポイントＩＦＦＴ装置または可変ポイントＦＦＴ装置に決定されることを特徴とする請求項１１に記載の可変ポイントＩＦＦＴ／ＦＦＴ装置。
【請求項１４】
（ａ）入力データを分け、前記分けた入力データの中間領域にＩＦＦＴ動作モード制御信号によって個数が可変される複数個の補間データを挿入して、ＩＦＦＴハードウェアで既設定のポイントを有する補間データ信号を生成するＩＦＦＴゼロ挿入段階と、
（ｂ）前記補間データ信号に対してＩＦＦＴ演算を行って演算データ信号を生成するＩＦＦＴ演算段階と、
（ｃ）前記入力データのポイントと同じポイントを有するように、前記ＩＦＦＴ動作モード制御信号に応じて前記演算データ信号のうちから一部だけを選択して出力するＩＦＦＴモード選択段階とを含むことを特徴とする可変ポイントＩＦＦＴ方法。
【請求項１５】
（ａ）入力データのポイント間にＦＦＴ動作モード制御信号によって個数が可変される複数の補間データを挿入して、ＦＦＴハードウェアで既設定のポイントを有する補間データ信号を生成するＦＦＴ補間段階と、
（ｂ）前記補間データ信号に対してＦＦＴ演算を行って演算データ信号を生成するＦＦＴ演算段階と、
（ｃ）前記入力データのポイントと同じポイントを有するように、前記ＦＦＴ動作モード制御信号に応じて前記演算データ信号のうちから一部だけを選択して出力するＦＦＴモード選択段階とを含むことを特徴とする可変ポイントＦＦＴ方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変ポイントＩＦＦＴ／ＦＦＴ方法及び装置に関する。
【背景技術】
【０００２】
無線移動通信は、高速の移動性と高速のデータ伝送能とを要求している。かかる要求事項を満足するために、階層１（Physical Layer）で使用するモデム方式は、ＯＦＤＭ（Orthogonal Frequency Division Multiplex）方式を使用する。ＯＦＤＭでデータを送受信するにあたり、ＩＦＦＴ（Inverse Fast Fourier Transform）／ＦＦＴ（Fast Fourier Transform）装置が必須的に要求される。
【０００３】
ＩＥＥＥ８０２．（１１ａ、１６ｅなど）系では、変調規格としてＯＦＤＭ方式を採択しており、多様なＩＦＦＴサイズを定義している。今後に商用化される高速無線通信方式でのモデムは、主にＩＥＥＥ８０２．（１１ａ、１６ｅなど）系が使われ、階層１の接続方式に拘束されない可変的なものを要求している。従って、１個のモデムでさまざまなＩＥＥＥ８０２．（１１ａ、１６ｅなど）系変調及び復調機能を満足させようとするなら、多様なサイズのＩＦＦＴ／ＦＦＴを受容することができる可変ポイントＩＦＦＴ／ＦＦＴ構造でなければならない。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の技術は、可変的なモデム構成のために、高速のＤＳＰプロセッサを使用してモデム機能をソフトウェア的に処理せねばならなかった。しかし、ＤＳＰチップを利用してソフトウェア的に処理する場合、ＩＦＦＴ／ＦＦＴサイズが大きくなるほど、メモリアクセス時間の消費により、リアルタイム構成が困難であるという短所がある。
【課題を解決するための手段】
【０００５】
前記課題を解決するために、本発明は、可変的に選択されるモデム方式により、ＩＦＦＴ／ＦＦＴの計算サイズが６４ポイント、１０２４ポイントまたは２０４８ポイントなどに変わるのにおいて、さまざまな可変的なサイズのＩＦＦＴ／ＦＦＴの計算をハードウェア的に簡単に実現しようとする方法並びに装置を提供する。
【発明の効果】
【０００６】
本発明は、可変ポイントＩＦＦＴ／ＦＦＴ方法及び装置に係り、次のような効果がある。
【０００７】
本発明による可変ポイントＩＦＦＴ／ＦＦＴを支援するためのハードウェア実現方法及び装置を利用すれば、再構成されるモデム構造を実現でき、１つのモデムでＷｉＢｒｏ／ＷＬＡＮ（ＩＥＥＥ８０２．１１ａ）をたやすく統合できる。
【０００８】
本発明による可変ポイントＩＦＦＴ／ＦＦＴを支援するためのハードウェア実現方法及び装置を利用すれば、可変的に選択されるモデム方式により、ＩＦＦＴ／ＦＦＴの計算サイズが６４ポイント、１０２４ポイントまたは２０４８ポイントなどと変わるのにおいて、さまざまな可変的なサイズのＩＦＦＴ／ＦＦＴの計算をハードウェア的に簡単に実現できる。
【発明を実施するための最良の形態】
【０００９】
前記技術的課題をなすための本発明による可変ポイントＩＦＦＴ装置は、入力データのポイントにＩＦＦＴ動作モード制御信号によって可変される複数個の補間データを挿入し、ＩＦＦＴハードウェアで既設定のポイントを有させる補間データ信号を生成するＩＦＦＴ補間部と、前記補間データ信号を入力されて逆高速フーリエ変換（Inverse Fast Fourier Transform）演算を行って演算データ信号を生成するＩＦＦＴ演算部と、前記演算データ信号を入力され、前記入力データのポイントと同じポイントを有するように、前記ＩＦＦＴ動作モード制御信号により、前記演算データ信号のうちから一部だけを選択して出力するＩＦＦＴモード選択部と、前記ＩＦＦＴ動作モード制御信号を前記ＩＦＦＴ補間部と前記ＩＦＦＴモード選択部とに出力する制御部とを備えることを特徴として有する。
【００１０】
また、前記技術的課題をなすための本発明による可変ポイントＦＦＴ装置は、入力データそれぞれのポイント間にＦＦＴ動作モード制御信号によって可変される個数の補間データを挿入し、ＦＦＴハードウェアで既設定のポイントを有する補間データ信号を生成するＦＦＴ補間部と、前記補間データ信号を入力され、高速フーリエ変換（Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）演算を行って演算データ信号を生成するＦＦＴ演算部と、前記演算データ信号を入力され、前記入力データのポイントと同じポイントを有するように、前記ＦＦＴ動作モード制御信号により、前記演算データのうちから一部だけを選択して出力するＦＦＴモード選択部と、前記ＦＦＴ動作モード制御信号を前記ＦＦＴ補間部と前記ＦＦＴモード選択部とに出力する制御部とを備えることを特徴として有する。
【００１１】
前記技術的課題をなすための本発明による可変ポイントＩＦＦＴ方法は、（ａ）入力データのポイントを分け、前記分けた入力データの中間領域にＩＦＦＴ動作モード制御信号によって可変される複数個の補間データを挿入し、ＩＦＦＴハードウェアで既設定のポイントを有する補間データ信号を生成するＩＦＦＴゼロ挿入段階と、（ｂ）前記（ａ）段階から前記補間データ信号を入力され、ＩＦＦＴ演算を行って演算データ信号を生成するＩＦＦＴ演算段階と、（ｃ）前記（ｂ）段階から前記演算データ信号を入力され、前記入力データのポイントと同じポイントを有するように、前記ＩＦＦＴ動作モード制御信号により、前記演算データのうちから一部だけを選択して出力するＩＦＦＴモード選択段階とを含むことを特徴として有する。
【００１２】
また、前記技術的課題をなすための本発明による可変ポイントＦＦＴ方法は、（ａ）入力データそれぞれのポイント間にＦＦＴ動作モード制御信号によって可変される個数の補間データを挿入し、ＦＦＴハードウェアで既設定のポイントを有する補間データ信号を生成するＦＦＴ補間段階と、（ｂ）前記（ａ）段階から補間データ信号を入力され、高速フーリエ変換演算を行って演算データ信号を生成するＦＦＴ演算段階と、（ｃ）前記（ｂ）段階から前記演算データ信号を入力され、前記入力データのポイントと同じポイントを有するように、前記ＦＦＴ動作モード制御信号により、前記演算データのうちから一部だけを選択して出力するＦＦＴモード選択段階とを含むことを特徴として有する。
【実施例】
【００１３】
以下、添付された図面を参照しつつ、本発明の望ましい実施例について詳細に説明する。
【００１４】
図１は、本発明の一実施例による多様なサイズの可変ＩＦＦＴを行うことができる可変ポイントＩＦＦＴハードウェアのブロック図である。図２は、図１のＩＦＦＴ補間部１００を詳細に表したブロック図である。図３は、図１のＩＦＦＴモード選択部１４０を詳細に表したブロック図である。
【００１５】
ここで、可変ポイントＩＦＦＴハードウェアは、ＩＦＦＴ補間部１００、ＩＦＦＴ演算部１２０及びＩＦＦＴモード選択部１４０を備える。
【００１６】
図１を参照すれば、６４ポイント、１２８ポイント及び２５６ポイントＩＦＦＴを行うことができる可変ポイントＩＦＦＴハードウェアのブロック図の構造が表される。ＩＦＦＴ補間部１００とＩＦＦＴモード選択部１４０は、動作モード制御信号Ｓ１，Ｓ０を入力されて該当するＩＦＦＴ動作モードを実行する。
【００１７】
動作モード制御信号Ｓ１，Ｓ０に対する可変ポイントＩＦＦＴの動作モードについて述べれば、次の表１の通りである。
【表１】
2008512031.tif 000003
【００１８】
ＩＦＦＴ補間部１００は、ＩＦＦＴ動作モードによってＩＦＦＴハードウェアに入力される入力データの中間領域に補間データ（望ましくは、ゼロ（「０」））を挿入する役割を行う。ＩＦＦＴ補間部１００のさらに詳細な内部構成と動作とについては、図２によって説明する。
【００１９】
図２を参照すれば、動作モード制御信号Ｓ１，Ｓ０は、２×４デコーダ２６０に入力されて動作活性化信号を生成する。２×４デコーダ２６０から出力される動作活性化信号は、表１から分かるように、四種類の場合を挙げることができる。
【００２０】
動作モード制御信号Ｓ１，Ｓ０が「００」である場合、すなわち、６４ポイントＩＦＦＴ動作モードである場合には、２×４デコーダ２６０は、１：４補間器２００に動作活性化信号を出力する。
【００２１】
そして、動作モード制御信号Ｓ１，Ｓ０が「０１」である場合、すなわち、１２８ポイントＩＦＦＴ動作モードである場合には、２×４デコーダ２６０は、１：２補間器２２０に動作活性化信号を出力する。
【００２２】
また、動作モード制御信号Ｓ１，Ｓ０が「１０」である場合、すなわち、２５６ポイントＩＦＦＴ動作モードである場合には、２×４デコーダ２６０は、１：１バッファ２４０に動作活性化信号を出力する。
【００２３】
表１で動作モード制御信号Ｓ１，Ｓ０が「１１」である場合には、リザーブド（ｒｅｓｅｒｖｅｄ）になっている。
【００２４】
前記のような場合に、動作モード制御信号Ｓ１，Ｓ０が「００」が入力される場合の具体的な動作について述べれば、次の通りである。かかる場合は、６４ポイントＩＦＦＴ動作モードである場合、すなわち、入力データが６４ポイントである場合であり、２×４デコーダ２６０は、１：４補間器２００に動作活性化信号を出力する。
【００２５】
１：４補間器２００では、６４ポイント入力データを伝送され、０ポイントから３１ポイントまで、そして２２４ポイントから２５５ポイントまでの範囲領域には伝送しようとする入力データを入力し、残りの３２ポイントから２３３ポイントまでの範囲領域には、いずれもゼロを入力する。１：４補間器２００では、１９２個のゼロ（「０」）値を挿入し、ＩＦＦＴ補間部１００から出力される出力データを２５６ポイントに一定に維持させる。
【００２６】
そして、前記のような場合に、動作モード制御信号Ｓ１，Ｓ０が「０１」が入力される場合の具体的な動作について述べれば、次の通りである。かかる場合は、１２８ポイントＩＦＦＴ動作モードである場合、すなわち、入力データが１２８ポイントである場合であり、２×４デコーダ２６０は、１：２補間器２２０に動作活性化信号を出力する。
【００２７】
１：２補間器２２０では、１２８ポイント入力データを伝送され、０ポイントから６３ポイントまで、そして１９２ポイントから２５５ポイントまでの範囲領域には、伝送しようとする入力データを入力し、残りの６４ポイントから１９１ポイントまでの範囲領域には、いずれもゼロを入力する。１：２補間器２２０では、１２８個のゼロ（「０」）値を挿入し、ＩＦＦＴ補間部１００から出力される出力データを２５６ポイントに一定に維持させる。
【００２８】
また、前記のような場合に、動作モード制御信号Ｓ１，Ｓ０が「１０」が入力される場合の具体的な動作について述べれば、次の通りである。かかる場合は、２５６ポイントＩＦＦＴ動作モードである場合、すなわち、入力データが２５６ポイントである場合であり、２×４デコーダ２６０は、１：１バッファ２４０に動作活性化信号を出力する。
【００２９】
１：１バッファ２４０では、２５６ポイント入力データを伝送され、０ポイントから２５５ポイントまでの範囲領域に伝送しようとする入力データを入力する。それにより、ＩＦＦＴ補間部１００から出力される出力データは、２５６ポイントに一定に維持される。
【００３０】
ＩＦＦＴ演算部１２０は、ＩＦＦＴ補間部１００によって出力される出力データを入力され、これを介してＩＦＦＴを行う。
【００３１】
ここで、６４ポイントＩＦＦＴ動作モードである場合には、ＩＦＦＴ補間部１００から入力データの中間領域に挿入されたゼロ（「０」）値により、４倍のオーバーサンプリングが行われる。２５６ポイントＩＦＦＴ演算で、中間ポイント領域（３２〜２２３）にゼロ（「０」）を挿入した後、ＩＦＦＴ演算部１２０でＩＦＦＴ演算を行うこととなれば、その演算結果は、２５６ポイント演算データが出てくる。しかし、実際に独立的な入力データは、６４個しかないために、２５６ポイントＩＦＦＴ演算結果で独立的な出力は、６４個となる。かような６４個の独立的な出力が０、４、８、１２、１６、…のような離散的なポイントに表れる。デジタル信号処理理論により、残りの１ポイントから３ポイント、５ポイントから７ポイント、９ポイントから１１ポイント、…に存在する１９２個の出力データは、ＩＦＦＴ演算時に、６４個の独立的な値から得られた従属的なデータである。このように、従属的な１９２個のデータは、１ポイントから３ポイント、５ポイントから７ポイント、９ポイントから１１ポイント、…間のデータをあたかもオーバーサンプリングしたように、０、４、８、１２、１６、…ポイント間を補間する。結果的に、０を１：４割合で挿入したＩＦＦＴ演算結果は、本来の出力の４倍のオーバーサンプリングが発生する結果として表れる。
【００３２】
また、１２８ポイントＩＦＦＴ動作モードである場合には、ＩＦＦＴ補間部１００から入力データの中間領域に挿入されたゼロ（「０」）値により、２倍のオーバーサンプリングが行われる。このように、ＩＦＦＴ演算部１２０で演算されてオーバーサンプリングされたＩＦＦＴ演算データを介し、正常な計算結果を得るためには、ＩＦＦＴ演算データのうち該当する所定データを選択するためのＩＦＦＴモード選択部１４０が必要になる。すなわち、ＩＦＦＴ演算部１２０で行われて生成されたＩＦＦＴ演算データは、ＩＦＦＴモード選択部１４０に入力されるが、ＩＦＦＴモード選択部１４０のさらに詳細な内部構成と動作とついては、図３によって説明する。
【００３３】
図３を参照すれば、ＩＦＦＴモード選択部１４０は、ＩＦＦＴ演算部１２０を介して入力される２５６ポイントからなるＩＦＦＴ演算データを入力される。
【００３４】
図３を参照すれば、動作モード制御信号Ｓ１，Ｓ０は、２×４デコーダ３６０に入力されて動作活性化信号を生成する。２×４デコーダ３６０から出力される動作活性化信号は、表１から分かるように、四種類の場合を挙げることができる。
【００３５】
動作モード制御信号Ｓ１，Ｓ０が「００」である場合、すなわち、６４ポイントＩＦＦＴ動作モードである場合には、２×４デコーダ３６０は、４：１デシメイタ３００に動作活性化信号を出力する。
【００３６】
そして、動作モード制御信号Ｓ１，Ｓ０が「０１」である場合、すなわち、１２８ポイントＩＦＦＴ動作モードである場合には、２×４デコーダ３６０は、２：１デシメイタ３２０に動作活性化信号を出力する。
【００３７】
また、動作モード制御信号Ｓ１，Ｓ０が「１０」である場合、すなわち、２５６ポイントＩＦＦＴ動作モードである場合には、２×４デコーダ３６０は、１：１バッファ３４０に動作活性化信号を出力する。
【００３８】
表１で動作モード制御信号Ｓ１，Ｓ０が「１１」である場合には、リザーブド（ｒｅｓｅｒｖｅｄ）になっている。
【００３９】
前記のような場合に、動作モード制御信号Ｓ１，Ｓ０が「００」が入力される場合のＩＦＦＴモード選択部１４０の具体的な動作について述べれば、次の通りである。かかる場合は、６４ポイントＩＦＦＴ動作モードである場合であり、２×４デコーダ３６０は、４：１デシメイタ３００に動作活性化信号を出力する。
【００４０】
４：１デシメイタ３００では、ＩＦＦＴ演算データでの４個のデータのうち、１個のデータを選択して出力する。４：１デシメイタ３００では、ＩＦＦＴ演算データのうち４個のデータのうちから１個のデータを選択し、本来の入力データの６４ポイントと一致するように、６４ポイントの出力データを生成するのである。また、４：１デシメイタ３００では、２５６ポイントＩＦＦＴ構造で６４ポイントＩＦＦＴの出力を補償するために、２５６／６４、すなわち、４倍ほどのスケーリング値を乗じる。４倍ほどのスケーリング値を乗じる理由は、２５６ポイント基盤のＩＦＦＴの結果は、１／２５６が乗じられた結果であるが、所望のＩＦＦＴのポイント数は６４であるために、結果値は、１／６４が乗じられた結果が出てこなければならないからである。すなわち、４倍ほど乗じ、１／２５６が１／６４になるようにしなければならないので、４のスケーリング値を乗じる。
【００４１】
そして、前記のような場合に、動作モード制御信号Ｓ１，Ｓ０が「０１」が入力される場合のＩＦＦＴモード選択部１４０の具体的な動作について述べれば、次の通りである。かかる場合は、１２８ポイントＩＦＦＴ動作モードである場合であり、２×４デコーダ３６０は、２：１デシメイタ３２０に動作活性化信号を出力する。
【００４２】
２：１デシメイタ３２０では、ＩＦＦＴ演算データで２個のデータのうち、１個のデータを選択して出力する。２：１デシメイタ３２０では、ＩＦＦＴ演算データのうち２個のデータのうちから１個のデータを選択し、本来の入力データの１２８ポイントと一致するように、１２８ポイントの出力データを生成するのである。また、２：１デシメイタ３２０では、２５６ポイントＩＦＦＴ構造で１２８ポイントＩＦＦＴの出力を補償するために、２５６／１２８、すなわち、２倍ほどのスケーリング値を乗じる。
【００４３】
また、前記のような場合に、動作モード制御信号Ｓ１，Ｓ０が「１０」が入力される場合の具体的な動作について述べれば、次の通りである。かかる場合は、２５６ポイントＩＦＦＴ動作モードである場合、すなわち、入力データが２５６ポイントである場合であり、２×４デコーダ３６０は、１：１バッファ３４０に動作活性化信号を出力する。
【００４４】
１：１バッファ３４０では、２５６ポイントＩＦＦＴ演算データをそのまま出力する。
【００４５】
図４は、本発明の他の一実施例による多様なサイズの可変ＦＦＴを行うことができる可変ポイントＦＦＴハードウェアのブロック図である。図５は、図４のＦＦＴ補間部４００を詳細に表したブロック図である。図６は、図４のＦＦＴモード選択部４４０を詳細に表したブロック図である。図４では、６４ポイント、１２８ポイント及び２５６ポイントＦＦＴを行うことができる構造の例を示している。
【００４６】
ここで、可変ポイントＦＦＴハードウェアは、ＦＦＴ補間部４００、ＦＦＴ演算部４２０及びＦＦＴモード選択部４４０を備えて構成される。
【００４７】
図４を参照すれば、６４ポイント、１２８ポイント及び２５６ポイントＦＦＴを行うことができる可変ポイントＦＦＴハードウェアのブロック図の構造を表している。ＦＦＴ補間部４００とＦＦＴモード選択部４４０は、動作モード制御信号Ｓ１，Ｓ０を入力されて該当するＩＦＦＴ動作モードを実行する。
【００４８】
動作モード制御信号Ｓ１，Ｓ０についての可変ポイントＦＦＴの動作モードは、前記で述べたところの表１を参照する。
【００４９】
ＦＦＴ補間部４００は、ＦＦＴハードウェアに入力される入力データの間々に補間データ（望ましくは、ゼロ（「０」））を挿入し、２５６個の出力データを生成する役割を行う。ＦＦＴ補間部４００のさらに詳細な内部構成と動作とについては、図５によって説明する。
【００５０】
ＦＦＴ補間部４００の具体的な動作についての数式について述べれば、次の通りである。
ｗ（ｍ）＝Ｘ（ｎ）．．．ｉｆ ｍ＝４ｎ
＝０     ．．．ｏｔｈｅｒｗｉｓｅ
ここで、ｗ(ｍ)は、ＦＦＴ補間部４００の出力を表し、Ｘ(ｎ)は、ＦＦＴ補間部４００の入力を表す。
【００５１】
図５を参照すれば、動作モード制御信号Ｓ１，Ｓ０は、２×４デコーダ５６０に入力されて動作活性化信号を生成する。２×４デコーダ５６０から出力される動作活性化信号は、表１から分かるように、四種類の場合を挙げることができる。
【００５２】
動作モード制御信号Ｓ１，Ｓ０が「００」である場合、すなわち、６４ポイントＦＦＴ動作モードである場合には、２×４デコーダ５６０は、１：４補間器５００に動作活性化信号を出力する。
【００５３】
そして、動作モード制御信号Ｓ１，Ｓ０が「０１」である場合、すなわち、１２８ポイントＦＦＴ動作モードである場合には、２×４デコーダ５６０は、１：２補間器５２０に動作活性化信号を出力する。
【００５４】
また、動作モード制御信号Ｓ１，Ｓ０が「１０」である場合、すなわち、２５６ポイントＦＦＴ動作モードである場合には、２×４デコーダ５６０は、１：１バッファ５４０に動作活性化信号を出力する。
【００５５】
表１で動作モード制御信号Ｓ１，Ｓ０が「１１」である場合には、リザーブド（ｒｅｓｅｒｖｅｄ）になっている。
【００５６】
前記のような場合に、動作モード制御信号Ｓ１，Ｓ０が「００」が入力される場合の具体的な動作について述べれば、次の通りである。かかる場合は、６４ポイントＦＦＴ動作モードである場合、すなわち、入力データが６４ポイントである場合であり、２×４デコーダ５６０は、１：４補間器５００に動作活性化信号を出力する。
【００５７】
１：４補間器５００では、６４ポイント入力データを伝送され、入力データの間々にゼロ（「０」）を挿入して補間する。ここで、入力データの間々に３個ずつのゼロ（「０」）を挿入し、全体的には１９２個のゼロ（「０」）値を挿入し、ＦＦＴ補間部４００から出力される出力データを２５６ポイントに一定に維持させる。
【００５８】
そして、前記のような場合に、動作モード制御信号Ｓ１，Ｓ０が「０１」が入力される場合の具体的な動作について述べれば、次の通りである。かかる場合は、１２８ポイントＦＦＴ動作モードである場合、すなわち、入力データが１２８ポイントである場合であり、２×４デコーダ５６０は、１：２補間器５２０に動作活性化信号を出力する。
【００５９】
１：２補間器５２０では、１２８ポイント入力データを伝送され、入力データの間々にゼロ（「０」）を挿入して補間する。ここでは、入力データの間々に１個ずつのゼロ（「０」）を挿入し、全体的には１２８個のゼロ（「０」）値を挿入し、ＦＦＴ補間部４００から出力される出力データを２５６ポイントに一定に維持させる。
【００６０】
また、前記のような場合に、動作モード制御信号Ｓ１，Ｓ０が「１０」が入力される場合の具体的な動作について述べれば、次の通りである。かかる場合は、２５６ポイントＦＦＴ動作モードである場合、すなわち、入力データが２５６ポイントである場合であり、２×４デコーダ５６０は、１：１バッファ５４０に動作活性化信号を出力する。
【００６１】
１：１バッファ５４０では、２５６ポイント入力データを伝送されてそのまま出力する。それにより、全体的には、ＦＦＴ補間部４００から出力される出力データを２５６ポイントに一定に維持させる。
【００６２】
ＦＦＴ演算部４２０は、ＦＦＴ補間部４００によって出力される出力データを入力され、これを介してＦＦＴを行う。ＦＦＴ演算部４２０で行われて生成されたＦＦＴ演算データは、ＦＦＴモード選択部４４０に入力されることになるが、ＦＦＴモード選択部４４０のさらに詳細な内部構成と動作とについては、図６を介して説明する。ＦＦＴモード選択部４４０は、ＦＦＴ演算部４２０を介して入力される２５６ポイントからなるＦＦＴ演算データを入力される。
【００６３】
図６を参照すれば、動作モード制御信号Ｓ１，Ｓ０は、２×４デコーダ６６０に入力されて動作活性化信号を生成する。２×４デコーダ６６０から出力される動作活性化信号は、表１から分かるように、四種類の場合を挙げることができる。
【００６４】
動作モード制御信号Ｓ１，Ｓ０が「００」である場合、すなわち、６４ポイントＦＦＴ動作モードである場合には、２×４デコーダ６６０は、４：１選択器６００に動作活性化信号を出力する。
【００６５】
そして、動作モード制御信号Ｓ１，Ｓ０が「０１」である場合、すなわち、１２８ポイントＦＦＴ動作モードである場合には、２×４デコーダ６６０は、２：１選択器６２０に動作活性化信号を出力する。
【００６６】
また、動作モード制御信号Ｓ１，Ｓ０が「１０」である場合、すなわち、２５６ポイントＦＦＴ動作モードである場合には、２×４デコーダ６６０は、１：１バッファ６４０に動作活性化信号を出力する。
【００６７】
表１で動作モード制御信号Ｓ１，Ｓ０が「１１」である場合には、リザーブド（ｒｅｓｅｒｖｅｄ）になっている。
【００６８】
前記のような場合に、動作モード制御信号Ｓ１，Ｓ０が「００」が入力される場合のＦＦＴモード選択部４４０の具体的な動作について述べれば、次の通りである。かかる場合は、６４ポイントＦＦＴ動作モードである場合であり、２×４デコーダ６６０は、４：１選択器６００に動作活性化信号を出力する。
【００６９】
４：１選択器６００では、ＦＦＴ演算データで０ポイントから６３ポイントまでのＦＦＴ演算データを選択して出力する。４：１選択器６００では、０ポイントから６３ポイントまでのＦＦＴ演算データを選択し、本来の入力データの６４ポイントと一致するように、６４ポイントの出力データを生成するのである。
【００７０】
そして、前記のような場合に動作モード制御信号Ｓ１，Ｓ０が「０１」が入力される場合のＦＦＴモード選択部４４０の具体的な動作について述べれば、次の通りである。かかる場合は、１２８ポイントＦＦＴ動作モードである場合であり、２×４デコーダ６６０は、２：１選択器６２０に動作活性化信号を出力する。
【００７１】
２：１選択器６２０では、ＦＦＴ演算データで０ポイントから１２７ポイントまでのＦＦＴ演算データを選択して出力する。２：１選択器６２０では、０ポイントから１２７ポイントまでのＦＦＴ演算データを選択し、本来の入力データの１２８ポイントと一致するように、１２８ポイントの出力データを生成するのである。
【００７２】
また、前記のような場合に、動作モード制御信号Ｓ１，Ｓ０が「１０」が入力される場合のＦＦＴモード選択部４４０の具体的な動作について述べれば、次の通りである。かかる場合は、２５６ポイントＦＦＴ動作モードである場合であり、２×４デコーダ６６０は、１：１バッファ６４０に動作活性化信号を出力する。
【００７３】
１：１バッファ６４０では、ＦＦＴ演算データで０ポイントから２５５ポイントまでのＦＦＴ演算データを選択して出力する。１：１バッファ６４０では、０ポイントから２５６ポイントまでのＦＦＴ演算データを選択し、本来の入力データの２５６ポイントと一致するように、２５６ポイントの出力データを生成するのである。
【００７４】
前記での図１ないし図６では、本発明の一実施例で説明した。すなわち、本発明と関連し、１６、３２、６４、１２８、２５６、５１２、１０２４及び２０４８ポイント出力ＦＦＴ動作モードなど、さまざまなＩＦＦＴ／ＦＦＴサイズを受容するための構造として拡張できる。かかる場合に、ＩＦＦＴ／ＦＦＴ動作モード制御信号について述べれば、表２の通りである。
【表２】
2008512031.tif 000004
【００７５】
図１ないし図６は、入力データにゼロ（「０」）を挿入してＦＦＴ／ＩＦＦＴ演算を行った後、出力段階で動作モードによって該当するモードを選択する方式であり、可変ポイントＦＦＴ／ＩＦＦＴハードウェアを実現したものである。
【００７６】
図１ないし図６とは異なり、可変ポイントＦＦＴ／ＩＦＦＴハードウェアを実現する例に対し説明すれば、次の通りである。
【００７７】
図７は、本発明の他の一実施例による８−４ポイント可変ＦＦＴハードウェアのブロック図である。
【００７８】
図７を参照すれば、ＦＦＴは、入力部７００で所望のポイントに該当するデータを入力される。例えば、８ポイントＦＦＴを願えば、８ポイント入力データを入力され、４ポイントＦＦＴを願えば、４ポイント入力データを入力される。以下では、図７に示されているように、８ポイント入力データが入力される場合について述べる。
【００７９】
入力部７００から出力される８ポイントの入力データは、バタフライ演算部７３０に入力される。バタフライ演算部７３０は、入力データのうち、１／２ポイントに該当する部分、すなわち、４ポイントから７ポイントまでのバタフライ演算結果を回転係数ＲＯＭ ７５０に出力する。回転係数ＲＯＭ ７５０では、前記入力されるバタフライ演算結果と保存されている回転係数とを乗じる。かような過程が進められれば、Ｎ／２ポイントＦＦＴ ７７０となる。Ｎ／２ポイントＦＦＴ ７７０も、同じ方式でバタフライ演算結果と回転係数とに分離される。すなわち、Ｎ／２ポイントＦＦＴ ７７０がさらにＮ／４ポイントＦＦＴになり、Ｎ／４ポイントＦＦＴがＮ／８ポイントＦＦＴとなる。かような過程を反復し、２ポイントＦＦＴになるまで反復的にバタフライ演算結果と回転係数とを分離する。そして、ＦＦＴアルゴリズム特性上、出力結果の順序が変更されるが、これを補償するために、ビットリバース部７８０を構成する。
【００８０】
制御部７２０は、バタフライ演算部７３０と回転係数ＲＯＭ ７５０とが活性化されるように制御し、逆多重化器制御部７２０は、逆多重化器７４０を制御し、バタフライ出力信号Ｂを逆多重化した信号をＮ／２ポイントＦＦＴ ７６０に出力する。ここで、Ｎ／２ポイントＦＦＴ ７６０もまた、前記のような過程を経てバタフライと回転係数とに分離されうる。
【００８１】
ここで、４ポイントＦＦＴを構成することを願うならば、バタフライ演算部７３０と回転係数ＲＯＭ ７５０とに分離されるブロックは使用せずに、入力部７００で４個の入力データＡをＮ／２ポイントＦＦＴ ７６０に入力する。ビット反転が起こるために、４ビットビット反転装置を実行して４ポイントＦＦＴを行う。このとき、制御部７２０は、バタフライ演算部７３０と回転係数ＲＯＭ ７５０とを非活性化するように制御する。そして、逆多重化器制御部７２０は、逆多重化器７４０を制御し、４個の入力信号Ａとバタフライ演算部７３０の出力信号Ｂとのうち、４個の入力信号Ａを選択する。
【００８２】
前記と同じ構成を介し、６４、１２８、２５６、１０２４、２０４８ポイントのようなＦＦＴを構成するとき、最も大きいＦＦＴをハードウェアとして構成し、所望のＦＦＴに該当するＮ／２ ＦＦＴ地点を求めればよい。すなわち、１０２４ポイントＦＦＴで、バタフライ演算以後には、５１２ポイントＦＦＴになり、５１２ポイントＦＦＴで、バタフライ演算以後には、さらに２５６ポイントＦＦＴとなる。かような方式で、続けてＮ／２ ＦＦＴ地点を求めていき、所望のポイントに該当する入力を入れれば、図４ないし図６で述べた可変ポイントＦＦＴを構成できる。
【００８３】
図７では、ＦＦＴ構造に基づいて説明したが、ＩＦＦＴ構造の場合にも、ＦＦＴ構造での指数項の符号が異なるために、指数項の入っている回転係数ＲＯＭで、符号のみ変更すればよい。
【００８４】
図８は、本発明の一実施例による多様なサイズの可変ＩＦＦＴを行うことができる可変ポイントＩＦＦＴハードウェアのフローチャートである。
【００８５】
図８を参照すれば、入力データのポイントを半分に分け、前記分けた入力データの中間領域にＩＦＦＴ動作モード制御信号によって可変される複数個の補間データ（望ましくは、ゼロ（「０」））を挿入し、ＩＦＦＴハードウェアで既設定のポイントを有する補間データ信号を生成する（Ｓ８００）。
【００８６】
次に、前記段階Ｓ８００から前記補間データ信号を入力されてＩＦＦＴ演算を行い、演算データ信号を生成する（Ｓ８２０）。
【００８７】
次に、前記段階Ｓ８２０から前記演算データ信号を入力され、前記入力データのポイントと同じポイントを有するように、前記ＩＦＦＴ動作モード制御信号により、前記演算データのうちから一部だけを選択して出力する。図８について説明されていない部分は、図１ないし図３を参照する。
【００８８】
図９は、本発明の他の一実施例による多様なサイズの可変ＦＦＴを行うことができる可変ポイントＦＦＴハードウェアのフローチャートである。
【００８９】
図９を参照すれば、入力データそれぞれのポイント間にＦＦＴ動作モード制御信号によって可変される個数の補間データ（望ましくは、ゼロ（「０」）を挿入し、ＦＦＴハードウェアで既設定のポイントを有する補間データ信号を生成する（Ｓ９００）。
【００９０】
次に、前記段階Ｓ９００から補間データ信号を入力され、高速フーリエ変換演算を行って演算データ信号を生成する（Ｓ９２０）。
【００９１】
次に、前記段階Ｓ９２０から前記演算データ信号を入力され、前記入力データのポイントと同じポイントを有するように、前記ＦＦＴ動作モード制御信号により、前記演算データのうちから一部だけを選択して出力する（Ｓ９４０）。図９について説明されていない部分は、図４ないし図６を参照する。
【００９２】
本発明はまた、コンピュータで読み取り可能な記録媒体にコンピュータで読み取り可能なコードとして実施することが可能である。コンピュータで読み取り可能な記録媒体は、コンピュータシステムによって読み取り可能なデータが保存されるあらゆる種類の記録装置を含む。コンピュータで読み取り可能な記録媒体の例としては、ＲＯＭ、ＲＡＭ、ＣＤ−ＲＯＭ、磁気テープ、フロッピーディスク及び光データ保存装置などがあり、またキャリアウェーブ（例えば、インターネットを介した伝送）の形態に実施されることも含む。また、コンピュータで読み取り可能な記録媒体は、ネットワークに連結されコンピュータシステムに分散され、分散方式でコンピュータで読み取り可能なコードでもって保存されて実行されうる。
【００９３】
以上、図面と明細書とで最適実施例が開示された。ここで特定の用語が使われたが、それらは単に本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。従って、本技術分野の当業者ならば、それらから多様な変形及び均等な他実施例が可能であるという点を理解することができるであろう。従って、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によってのみ決まるものである。
【図面の簡単な説明】
【００９４】
【図１】本発明の一実施例による多様なサイズの可変ＩＦＦＴを行うことができる可変ポイントＩＦＦＴハードウェアのブロック図である。
【図２】図１のＩＦＦＴ補間部１００を詳細に表したブロック図である。
【図３】図１のＩＦＦＴモード選択部１４０を詳細に表したブロック図である。
【図４】本発明の他の一実施例による多様なサイズの可変ＦＦＴを行うことができる可変ポイントＦＦＴハードウェアのブロック図である。
【図５】図４のＦＦＴ補間部４００を詳細に表したブロック図である。
【図６】図４のＦＦＴモード選択部４４０を詳細に表したブロック図である。
【図７】本発明の他の一実施例による８−４ポイント可変ＦＦＴハードウェアのブロック図である。
【図８】本発明の一実施例による多様なサイズの可変ＩＦＦＴを行うことができる可変ポイントＩＦＦＴハードウェアのフローチャートである。
【図９】本発明の他の一実施例による多様なサイズの可変ＦＦＴを行うことができる可変ポイントＦＦＴハードウェアのフローチャートである。
【図１】
2008512031.tif 000005
【図２】
2008512031.tif 000006
【図３】
2008512031.tif 000007
【図４】
2008512031.tif 000008
【図５】
2008512031.tif 000009
【図６】
2008512031.tif 000010
【図７】
2008512031.tif 000011
【図８】
2008512031.tif 000012
【図９】
2008512031.tif 000013
【国際調査報告】
2008512031.tif 000014