(57)【要約】【課題】駆動トランジスタの実際の閾値電圧シフト量と、累積ストレスから推測される閾値電圧シフト量との誤差を抑制できる表示装置を提供する。【解決手段】表示装置１であって、発光素子１０３と、発光素子１０３に電流を供給することにより発光素子１０３を発光させる駆動トランジスタ１０２と、を備える発光画素１００からなる表示部６と、前記駆動トランジスタのゲート−ソース間に印加する電圧を供給する信号線駆動回路５と、信号線駆動回路５及び表示部６を制御し、信号線駆動回路５への電力供給を停止する場合に、駆動トランジスタ１０２のゲート−ソース間に所定の電圧を印加する制御回路２と、を備え、制御回路２は、信号線駆動回路５への電力供給停止期間中における駆動トランジスタ１０２の閾値電圧シフト量の回復が抑制されるように、駆動トランジスタ１０２のゲート−ソース間に所定の電圧を印加する。【選択図】図１８
2015087725.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、前記発光素子に電流を供給することにより前記発光素子を発光させる駆動トランジスタと、を備える発光画素からなる表示部と、
前記駆動トランジスタのゲート−ソース間に印加する電圧を供給する信号線駆動回路と、
前記信号線駆動回路及び前記表示部を制御し、前記信号線駆動回路への電力供給を停止する場合に、前記駆動トランジスタのゲート−ソース間に所定の電圧を印加する制御回路と、を備え、
前記制御回路は、前記信号線駆動回路への電力供給停止期間中における前記駆動トランジスタの閾値電圧シフト量の回復が抑制されるように、前記駆動トランジスタのゲート−ソース間に前記所定の電圧を印加する
表示装置。
【請求項２】
前記所定の電圧は、前記信号線駆動回路への電力供給停止期間中における前記駆動トランジスタの閾値電圧シフト量が前記信号線駆動回路の印加電圧分解能未満となるように印加される
請求項１に記載の表示装置。
【請求項３】
前記信号線駆動回路への電力供給停止期間中における前記駆動トランジスタの閾値電圧シフト量は、−０．１Ｖ以上＋０．１Ｖ以下の範囲である
請求項１に記載の表示装置。
【請求項４】
前記制御回路によって制御される電源線駆動回路を、さらに備え、
前記発光画素は、さらに、
前記駆動トランジスタのドレイン電極に接続される第１電源線と、
前記駆動トランジスタのゲート電極に一方の電極が接続され、前記駆動トランジスタのソース電極に他方の電極が接続される第１コンデンサと、
前記第１コンデンサの他方の電極に、一方の電極が接続される第２コンデンサと、
前記第２コンデンサの他方の電極に接続される第２電源線と、
前記駆動トランジスタのゲート電極に一方の端子が接続される第１スイッチング素子と、
前記第１スイッチング素子の他方の端子に接続される第３電源線と、を備え、
前記電源線駆動回路は、前記第１電源線、前記第２電源線及び前記第３電源線の各々に電圧を印加し、
前記制御回路は、前記信号線駆動回路への電力供給を停止する信号を受信した場合に、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧と一致させた後、前記駆動トランジスタのゲート−ソース間電圧を前記所定の電圧とする
請求項１〜３のいずれか１項に記載の表示装置。
【請求項５】
前記発光画素は、さらに、一方の端子が前記駆動トランジスタのソース電極に接続され、他方の端子が前記第２電源線に接続される第２スイッチング素子を備え、
前記制御回路は、前記第１スイッチング素子を導通状態に維持して、前記駆動トランジスタのゲート−ソース間に閾値電圧以上の電圧を印加しながら、前記第２スイッチング素子を導通状態にすることにより、前記第１コンデンサの他方の電極の電位を前記第２電源線と同電位とした後、前記第２スイッチング素子を非導通状態とすることにより、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧と一致させる
請求項４に記載の表示装置。
【請求項６】
前記制御回路は、前記第１スイッチング素子を導通状態に維持して、前記駆動トランジスタのゲート−ソース間に閾値電圧以上の電圧を印加しながら、前記第１電源線に印加する電圧を変化させることにより、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧と一致させる
請求項４に記載の表示装置。
【請求項７】
前記発光画素は、さらに、
前記信号線駆動回路から信号電圧を印加される信号線と、
前記第１コンデンサの一方の電極に一方の端子が接続され、前記信号線に他方の端子が接続された第３スイッチング素子と、を備え、
前記制御回路は、前記第１スイッチング素子を非導通状態とした後、前記第３スイッチング素子を非導通状態から導通状態に切り換えることにより、前記駆動トランジスタのゲート−ソース間電圧を前記所定の電圧とする
請求項４〜６のいずれか１項に記載の表示装置。
【請求項８】
前記制御回路は、前記第１スイッチング素子を非導通状態に維持し、前記第２電源線に印加する電圧を変化させた後、前記第１スイッチング素子を導通状態とすることにより、前記駆動トランジスタのゲート−ソース間電圧を前記所定の電圧とする
請求項４〜６のいずれか１項に記載の表示装置。
【請求項９】
前記制御回路は、前記第１スイッチング素子を導通状態に維持し、前記第２電源線に印加する電圧を変化させることにより、前記駆動トランジスタのゲート−ソース間電圧を前記所定の電圧とする
請求項４〜６のいずれか１項に記載の表示装置。
【請求項１０】
前記制御回路は、前記第１スイッチング素子を導通状態に維持し、前記第３電源線に印加する電圧を変化させることにより、前記駆動トランジスタのゲート−ソース間電圧を前記所定の電圧とする
請求項４〜６のいずれか１項に記載の表示装置。
【請求項１１】
前記駆動トランジスタが、酸化物半導体からなる半導体層を含む薄膜トランジスタである
請求項１〜１０のいずれか１項に記載の表示装置。
【請求項１２】
前記所定の電圧から前記駆動トランジスタの閾値電圧を引いた電圧が、−４Ｖ以上０Ｖ以下である
請求項１〜１１のいずれか１項に記載の表示装置。
【請求項１３】
発光素子と、前記発光素子に電流を供給することにより前記発光素子を発光させる駆動トランジスタとを備える発光画素からなる表示部と、
前記駆動トランジスタのゲート−ソース間に印加する電圧を供給する信号線駆動回路と、
前記信号線駆動回路及び表示部を制御する制御回路と、を備え、
前記制御回路は、前記信号線駆動回路への電力供給を停止する信号を受信した後、前記信号線駆動回路への電力供給を停止するまでの間に、前記駆動トランジスタのゲート−ソース間電圧から前記駆動トランジスタの閾値電圧を引いた電圧が−４Ｖ以上０Ｖ以下となるように、前記駆動トランジスタのゲート−ソース間に電圧を印加する
表示装置。
【請求項１４】
前記駆動トランジスタの閾値電圧は、飽和領域における閾値電圧である
請求項１３に記載の表示装置。
【請求項１５】
発光素子と、前記発光素子に電流を供給することにより前記発光素子を発光させる駆動トランジスタとを備える発光画素からなる表示部と、
前記駆動トランジスタのゲート−ソース間に印加する電圧を供給する信号線駆動回路と、
前記信号線駆動回路及び表示部を制御する制御回路と、を備える表示装置の駆動方法であって、
前記制御回路は、前記信号線駆動回路への電力供給を停止する場合に、前記信号線駆動回路への電力供給停止期間中における前記駆動トランジスタの閾値電圧シフト量の回復が抑制されるように、所定の電圧を前記駆動トランジスタのゲート−ソース間に印加する工程を含む
表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示装置および駆動方法に関し、特に電流駆動型の発光素子を用いた表示装置の駆動方法に関する。
【背景技術】
【０００２】
近年、液晶ディスプレイに代わる次世代のフラットパネルディスプレイの一つとして、有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）を利用した有機ＥＬディスプレイが注目されている。有機ＥＬディスプレイ等のアクティブマトリクス方式の表示装置には、駆動トランジスタとして薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）が用いられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１０４１０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＴＦＴでは、通電時のゲート−ソース間電圧などの電圧ストレスにより、ＴＦＴの閾値電圧がシフトし、そのシフト量はゲート−ソース間電圧により正もしくは負の方向に変化する。そして、閾値電圧の経時的なシフトは、有機ＥＬへの供給電流量変動の原因となるため、表示装置の輝度制御に影響し、表示品質を悪化させてしまうという問題が生じる。
【０００５】
閾値電圧シフトによる有機ＥＬの輝度変化の影響を抑制するために、ゲート−ソース間に印加される映像信号電圧を、閾値電圧シフト量だけオフセットして、有機ＥＬに所望の電流量を供給する方法が考えられる（例えば、特許文献１）。閾値電圧シフト量を推測する方法の一例として、映像信号電圧の履歴から計算された累積のゲート−ソース間の電圧（Ｖｇｓ）ストレス量に基づいて推測する方法が考えられる。しかしながら、実際のディスプレイの動作状況は、常に稼働状態にあるわけではなく、非稼働時間が存在し、非稼働時間におけるＴＦＴでは、Ｖｇｓに依存して閾値電圧シフトが部分的に回復する場合があるため、累積ストレス量に基づいて推測される閾値電圧シフト量と、実際の閾値電圧シフト量との間に誤差が生じ、その誤差が時間経過とともに蓄積される。特に、外部電源との接続を絶った状況での非稼働状態では、駆動回路への電力供給が困難であるため、ＴＦＴのゲート・ドレイン・ソース電極に印加している電圧とその印加累積時間の把握が困難である。したがって、ＴＦＴの実際の閾値電圧に対して、推測される閾値電圧シフト量と、実際の閾値電圧シフト量とが時間経過とともに乖離するため、推測される閾値電圧シフト量に基づいて決定された映像信号電圧のオフセット量を用いると、有機ＥＬに所望の大きさの電流を供給できないという問題がある。
【０００６】
本開示は、上述の問題に鑑みてなされたものであり、駆動トランジスタの実際の閾値電圧シフト量と、累積ストレスから推測される閾値電圧シフト量との誤差を抑制できる表示装置およびその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本開示の一態様に係る表示装置は、発光素子と、前記発光素子に電流を供給することにより前記発光素子を発光させる駆動トランジスタと、を備える発光画素からなる表示部と、前記駆動トランジスタのゲート−ソース間に印加する電圧を供給する信号線駆動回路と、前記信号線駆動回路及び前記表示部を制御し、前記信号線駆動回路への電力供給を停止する場合に、前記駆動トランジスタのゲート−ソース間に所定の電圧を印加する制御回路と、を備え、前記制御回路は、前記信号線駆動回路への電力供給停止期間中における前記駆動トランジスタの閾値電圧シフト量の回復が抑制されるように、前記駆動トランジスタのゲート−ソース間に前記所定の電圧を印加する。
【発明の効果】
【０００８】
本開示によれば、駆動トランジスタの実際の閾値電圧シフト量と、累積ストレスから推測される閾値電圧シフト量との誤差を抑制できる表示装置及びその駆動方法を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】ＴＦＴの伝達特性の概要を示した図である。
【図２】ＴＦＴのストレス印加時間と閾値電圧シフトΔＶｔｈとのモデル化された関係を示すグラフである。
【図３】ＴＦＴのストレス印加時の伝達特性の経時変化を示すグラフである。
【図４】ＴＦＴの放置時の伝達特性の経時変化を示すグラフである。
【図５】ＴＦＴのストレス印加時の伝達特性の経時変化を示すグラフである。
【図６】ＴＦＴの放置時の伝達特性の経時変化を示すグラフである。
【図７】ＴＦＴのストレス印加時の伝達特性の経時変化を示すグラフである。
【図８】ストレス印加工程と放置工程とを繰り返す場合のＴＦＴの閾値電圧シフトの経時変化を示すグラフである。
【図９】ストレス印加工程と放置工程とを繰り返す場合のＴＦＴにおける閾値電圧シフトの経時変化の概要を示すグラフである。
【図１０】ＴＦＴのストレス印加時の伝達特性の経時変化を示すグラフである。
【図１１】ＴＦＴのストレス印加時の伝達特性の経時変化を示すグラフである。
【図１２】ＴＦＴのストレス印加時の伝達特性の経時変化を示すグラフである。
【図１３】ＴＦＴのストレス印加時の伝達特性の経時変化を示すグラフである。
【図１４】ＴＦＴのストレス印加時の伝達特性の経時変化を示すグラフである。
【図１５】ＴＦＴへの印加電圧と閾値電圧シフトとの関係を示すグラフである。
【図１６】実施の形態１の表示装置の電気的な構成を示すブロック図である。
【図１７】実施の形態１の表示装置における発光画素の構成を示す回路図である。
【図１８】実施の形態１の表示装置のバランス電圧印加時における動作の概要を示すフローチャートである。
【図１９】実施の形態１の閾値電圧検出工程において使用される発光画素内の素子を抜粋して示した回路図である。
【図２０】実施の形態１の表示装置の閾値電圧検出工程における動作を示すタイミングチャートである。
【図２１】実施の形態１のバランス電圧印加工程において使用される発光画素内の素子を抜粋して示した回路図である。
【図２２】実施の形態１の表示装置のバランス電圧印加工程における動作を示すタイミングチャートである。
【図２３】実施の形態２のバランス電圧印加工程において使用される発光画素内の素子を抜粋して示した回路図である。
【図２４】実施の形態２の表示装置のバランス電圧印加工程における動作を示すタイミングチャートである。
【図２５】実施の形態３の表示装置のバランス電圧印加工程における動作を示すタイミングチャートである。
【図２６】実施の形態４の表示装置のバランス電圧印加工程における動作を示すタイミングチャートである。
【図２７】実施の形態５の閾値電圧検出工程において使用される発光画素内の素子を抜粋して示した回路図である。
【図２８】実施の形態５の表示装置の閾値電圧検出工程における動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１０】
（本開示の基礎となる知見）
以下、本開示の詳細を説明する前に、本開示の基礎となる知見について説明する。
【００１１】
有機ＥＬ表示装置の発光画素に含まれる駆動トランジスタの閾値電圧について説明する。ＴＦＴからなる駆動トランジスタにおいては、電圧を印加すると閾値電圧が経時的に変化する。すなわち、駆動トランジスタのゲート電極にバイアスが印加されると、ゲート絶縁膜に、正バイアス印加時には電子が注入され、負バイアス印加時にはホールが注入されるため、正又は負の閾値電圧シフトが起こる。図１は、駆動トランジスタのゲート−ソース間に印加されるゲート−ソース間電圧Ｖｇｓ（映像信号電圧）と、ドレイン−ソース間を流れる電流Ｉｄｓ（有機ＥＬへの供給電流）との関係（伝達特性）の概要を示すグラフである。図１において、破線が使用開始時における駆動トランジスタの伝達特性を示し、実線が電圧印加により閾値電圧が変化した後の伝達特性を示す。図１に示されるように、ＴＦＴでは、ゲート−ソース間への電圧印加により、閾値電圧がＶｔｈ０からＶｔｈにシフトする。これに伴い、使用開始時に、目標電流を得るために必要とされた印加電圧を、閾値電圧シフト後に印加しても、目標電流を得られず、有機ＥＬに所望の大きさの電流を供給できない。
【００１２】
そこで、本開示の基礎となる知見に係る有機ＥＬ表示装置においては、閾値電圧シフトによる有機ＥＬの輝度変化の影響を抑制するために、ゲート−ソース間電圧Ｖｇｓが、閾値電圧シフト量ΔＶｔｈだけオフセットされる。ゲート−ソース間電圧Ｖｇｓのオフセット量は、ゲート−ソース間電圧Ｖｇｓの履歴から計算された駆動トランジスタへの累積ストレス量に基づいて決定される。例えば、駆動トランジスタに所定のストレス（ゲート−ソース間電圧）を印加した場合の、印加時間と閾値電圧シフト量ΔＶｔｈとの関係を、実験等により求めて、累積ストレス量に対する閾値電圧シフト量ΔＶｔｈを予測するモデルを作成する。図２は、ストレス印加時間と閾値電圧シフト量ΔＶｔｈとのモデル化された関係を示すグラフである。図２に示されるようなモデルを用いて、累積ストレス量に対応する閾値電圧シフト量ΔＶｔｈを補償するようにゲート−ソース間電圧Ｖｇｓのオフセット量が決定される。
【００１３】
しかしながら、実際のＴＦＴでは、電圧が印加されない場合に閾値電圧シフトが部分的に回復する。すなわち、ＴＦＴのゲートのバイアスが０Ｖの状態になると、ゲート絶縁膜に注入された電子又はホールが、環境温度の熱エネルギーによりゲート絶縁膜から脱出し、閾値電圧シフトの回復が起こる。そのため、累積ストレス量に基づいて決定されるオフセット量と、閾値電圧シフト量ΔＶｔｈとの間に誤差が生じ、その誤差が時間経過とともに蓄積される。
【００１４】
ここで、上述した、閾値電圧シフトの回復について確認した実験結果について説明する。本実験においては、ＴＦＴにストレスとして２０Ｖのゲート−ソース間電圧を３０分間印加するストレス印加工程と、ＴＦＴのゲート−ソース間電圧を０Ｖとして３時間放置する放置工程とが繰り返された。ストレス印加工程においては、ゲート電位Ｖｇが２０Ｖ、ソース電位Ｖｓ及びドレイン電位Ｖｄが０Ｖとされ、放置工程においては、ゲート電位Ｖｇ、ソース電位Ｖｓ及びドレイン電位Ｖｄが０Ｖとされた。実験には、膜厚２２０ｎｍのシリコン窒化物膜及び膜厚５０ｎｍのシリコン酸化物膜からなるゲート絶縁膜と、膜厚９０ｎｍの酸化物半導体からなる半導体層とを備えるＴＦＴが用いられた。また、本実験における環境温度は４５℃に維持された。
【００１５】
上記実験の結果を図３〜図８を用いて説明する。
【００１６】
図３は、第１回目のストレス印加工程におけるＴＦＴの伝達特性の経時変化を示す図である。図３から、伝達特性を表す曲線が、経時的に右側にシフトしていること、すなわち、ＴＦＴの閾値電圧が正方向にシフトしていることが確認される。
【００１７】
図４は、第１回目のストレス印加工程後の第１回目の放置工程におけるＴＦＴの伝達特性の経時変化を示す図である。図４から、伝達特性を表す曲線が、経時的に左側にシフトしていること、すなわち、ＴＦＴの閾値電圧が負方向にシフトしていることが確認される。
【００１８】
図５、図６及び図７は、それぞれ、第２回目のストレス印加工程、第２回目の放置工程及び第３回目のストレス印加工程におけるＴＦＴの伝達特性の経時変化を示す図である。図５、図６及び図７から、図３及び図４と同様に、ストレス印加工程においては、ＴＦＴの閾値電圧が正方向にシフトしていること、及び、放置工程においては、閾値電圧が負方向にシフトしていること、すなわち、閾値電圧が回復していることが確認される。
【００１９】
図８は、閾値電圧シフトの経時変化を示すグラフである。図８に示されるように、ストレス期間においては、閾値電圧が正方向にシフトし、放置期間においては、閾値電圧が回復して負方向にシフトしていることが確認される。
【００２０】
ここで、上記モデルを用いて求められる閾値電圧シフトと、実際のＴＦＴにおける閾値電圧シフトとを比較する。図９は、ＴＦＴにおいてストレス印加工程と放置工程とを繰り返す場合の閾値電圧シフトの概要を示すグラフである。図９には、上記モデルに基づいて求められる閾値電圧シフト（点線）と、実際のＴＦＴにおける閾値電圧シフト（実線）が示されている。図９に示されるとおり、実際のＴＦＴにおいては、放置時に閾値電圧シフトが部分的に回復する。一方、上記モデルでは、当該回復の影響について考慮されていない。このため、累積ストレスから推測される閾値電圧シフト量と、実際の閾値電圧シフト量との間に誤差が生じ、その誤差が時間経過とともに蓄積される。したがって、推測される閾値電圧シフト量と、実際の閾値電圧シフト量とが時間経過とともに乖離するため、推測される閾値電圧シフト量に基づいて決定された映像信号電圧のオフセット量を用いると、有機ＥＬに所望の大きさの電流を供給できないという問題がある。
【００２１】
以下、このような問題を抑制し得る本開示に係る表示装置及びその駆動方法について説明する。
【００２２】
（本開示の概要）
本開示の一態様に係る表示装置は、発光素子と、前記発光素子に電流を供給することにより前記発光素子を発光させる駆動トランジスタと、を備える発光画素からなる表示部と、前記駆動トランジスタのゲート−ソース間に印加する電圧を供給する信号線駆動回路と、前記信号線駆動回路及び前記表示部を制御し、前記信号線駆動回路への電力供給を停止する場合に、前記駆動トランジスタのゲート−ソース間に所定の電圧を印加する制御回路と、を備え、前記制御回路は、前記信号線駆動回路への電力供給停止期間中における前記駆動トランジスタの閾値電圧シフト量の回復が抑制されるように、前記駆動トランジスタのゲート−ソース間に前記所定の電圧を印加する。
【００２３】
この表示装置によれば、信号線駆動回路への電力供給が停止されている間の、駆動トランジスタの閾値電圧シフトの回復が抑制される。したがって、駆動トランジスタの実際の閾値電圧シフト量と、累積ストレスから推測される閾値電圧シフト量との誤差を抑制することができる。さらに、駆動トランジスタのゲート−ソース間電圧を、累積ストレスから予測された閾値電圧シフト量だけオフセットすれば、閾値電圧シフトの影響を抑制することができる。
【００２４】
また、本開示の一態様に係る表示装置では、前記所定の電圧は、前記信号線駆動回路への電力供給停止期間中における前記駆動トランジスタの閾値電圧シフト量が前記信号線駆動回路の印加電圧分解能未満となるように印加される構成としてもよい。
【００２５】
この構成によれば、有機ＥＬ素子に供給される電流量に対する閾値電圧シフトの信号電圧に対する影響が抑制される。
【００２６】
また、本開示の一態様に係る表示装置では、前記信号線駆動回路への電力供給停止期間中における前記駆動トランジスタの閾値電圧シフト量は、−０．１Ｖ以上＋０．１Ｖ以下の範囲である構成としてもよい。
【００２７】
また、本開示の一態様に係る表示装置では、前記制御回路によって制御される電源線駆動回路を、さらに備え、前記発光画素は、さらに、前記駆動トランジスタのドレイン電極に接続される第１電源線と、前記駆動トランジスタのゲート電極に一方の電極が接続され、前記駆動トランジスタのソース電極に他方の電極が接続される第１コンデンサと、前記第１コンデンサの他方の電極に、一方の電極が接続される第２コンデンサと、前記第２コンデンサの他方の電極に接続される第２電源線と、前記駆動トランジスタのゲート電極に一方の端子が接続される第１スイッチング素子と、前記第１スイッチング素子の他方の端子に接続される第３電源線と、を備え、前記電源線駆動回路は、前記第１電源線、前記第２電源線及び前記第３電源線の各々に電圧を印加し、前記制御回路は、前記信号線駆動回路への電力供給を停止する信号を受信した場合に、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧と一致させた後、前記駆動トランジスタのゲート−ソース間電圧を前記所定の電圧とする構成としてもよい。
【００２８】
また、本開示の一態様に係る表示装置では、前記発光画素は、さらに、一方の端子が前記駆動トランジスタのソース電極に接続され、他方の端子が前記第２電源線に接続される第２スイッチング素子を備え、前記制御回路は、前記第１スイッチング素子を導通状態に維持して、前記駆動トランジスタのゲート−ソース間に閾値電圧以上の電圧を印加しながら、前記第２スイッチング素子を導通状態にすることにより、前記第１コンデンサの他方の電極の電位を前記第２電源線と同電位とした後、前記第２スイッチング素子を非導通状態とすることにより、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧と一致させる構成としてもよい。
【００２９】
また、本開示の一態様に係る表示装置では、前記制御回路は、前記第１スイッチング素子を導通状態に維持して、前記駆動トランジスタのゲート−ソース間に閾値電圧以上の電圧を印加しながら、前記第１電源線に印加する電圧を変化させることにより、前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧と一致させる構成としてもよい。
【００３０】
また、本開示の一態様に係る表示装置では、前記発光画素は、さらに、前記信号線駆動回路から信号電圧を印加される信号線と、前記第１コンデンサの一方の電極に一方の端子が接続され、前記信号線に他方の端子が接続された第３スイッチング素子と、を備え、前記制御回路は、前記第１スイッチング素子を非導通状態とした後、前記第３スイッチング素子を非導通状態から導通状態に切り換えることにより、前記駆動トランジスタのゲート−ソース間電圧を前記所定の電圧とする構成としてもよい。
【００３１】
また、本開示の一態様に係る表示装置では、前記制御回路は、前記第１スイッチング素子を非導通状態に維持し、前記第２電源線に印加する電圧を変化させた後、前記第１スイッチング素子を導通状態とすることにより、前記駆動トランジスタのゲート−ソース間電圧を前記所定の電圧とする構成としてもよい。
【００３２】
また、本開示の一態様に係る表示装置では、前記制御回路は、前記第１スイッチング素子を導通状態に維持し、前記第２電源線に印加する電圧を変化させることにより、前記駆動トランジスタのゲート−ソース間電圧を前記所定の電圧とする構成としてもよい。
【００３３】
また、本開示の一態様に係る表示装置では、前記制御回路は、前記第１スイッチング素子を導通状態に維持し、前記第３電源線に印加する電圧を変化させることにより、前記駆動トランジスタのゲート−ソース間電圧を前記所定の電圧とする構成としてもよい。
【００３４】
また、本開示の一態様に係る表示装置では、前記駆動トランジスタが、酸化物半導体からなる半導体層を含む薄膜トランジスタである構成としてもよい。
【００３５】
また、本開示の一態様に係る表示装置では、前記所定の電圧から前記駆動トランジスタの閾値電圧を引いた電圧が、−４Ｖ以上０Ｖ以下である構成としてもよい。
【００３６】
また、本開示の他の一態様に係る表示装置は、発光素子と、前記発光素子に電流を供給することにより前記発光素子を発光させる駆動トランジスタとを備える発光画素からなる表示部と、前記駆動トランジスタのゲート−ソース間に印加する電圧を供給する信号線駆動回路と、前記信号線駆動回路及び表示部を制御する制御回路と、を備え、前記制御回路は、前記信号線駆動回路への電力供給を停止する信号を受信した後、前記信号線駆動回路への電力供給を停止するまでの間に、前記駆動トランジスタのゲート−ソース間電圧から前記駆動トランジスタの閾値電圧を引いた電圧が−４Ｖ以上０Ｖ以下となるように、前記駆動トランジスタのゲート−ソース間に電圧を印加する。
【００３７】
この表示装置によれば、信号線駆動回路への電力供給が停止されている間の、駆動トランジスタの閾値電圧シフトの回復が抑制される。したがって、駆動トランジスタの実際の閾値電圧シフト量と、累積ストレスから推測される閾値電圧シフト量との誤差を抑制することができる。さらに、駆動トランジスタのゲート−ソース間電圧を、累積ストレスから予測された閾値電圧シフト量だけオフセットすれば、閾値電圧シフトの影響を抑制することができる。
【００３８】
また、本開示の他の一態様に係る表示装置では、前記駆動トランジスタの閾値電圧は、飽和領域における閾値電圧である構成としてもよい。
【００３９】
また、本開示の一態様に係る表示装置の駆動方法は、発光素子と、前記発光素子に電流を供給することにより前記発光素子を発光させる駆動トランジスタとを備える発光画素からなる表示部と、前記駆動トランジスタのゲート−ソース間に印加する電圧を供給する信号線駆動回路と、前記信号線駆動回路及び表示部を制御する制御回路と、を備える表示装置の駆動方法であって、前記制御回路は、前記信号線駆動回路への電力供給を停止する場合に、前記信号線駆動回路への電力供給停止期間中における前記駆動トランジスタの閾値電圧シフト量の回復が抑制されるように、所定の電圧を前記駆動トランジスタのゲート−ソース間に印加する工程を含む。
【００４０】
この表示装置の駆動方法によれば、信号線駆動回路への電力供給が停止されている間の、駆動トランジスタの閾値電圧シフトの回復が抑制される。したがって、駆動トランジスタの実際の閾値電圧シフト量と、累積ストレスから推測される閾値電圧シフト量との誤差を抑制することができる。さらに、駆動トランジスタのゲート−ソース間電圧を、累積ストレスから予測された閾値電圧シフト量だけオフセットすれば、閾値電圧シフトの影響を抑制することができる。
【００４１】
（閾値電圧の変動を抑制するゲート−ソース間電圧の決定方法）
まず、実施の形態の説明に先立ち、駆動トランジスタの閾値電圧の変動を抑制するゲート−ソース間電圧の決定方法について説明する。なお、以下において、閾値電圧は飽和領域における閾値電圧であるとして説明する。具体的には以下の通り定まる。
【００４２】
［飽和領域（Ｖｇｓ−Ｖｔｈ＜Ｖｄｓ）の閾値電圧の定義］
飽和領域（Ｖｇｓ−Ｖｔｈ＜Ｖｄｓ）における閾値電圧Ｖｔｈは、ドレイン-ソース間電流の平方根（（Ｉｄｓ)１／２）−ゲート-ソース間電圧 (Ｖｇｓ)特性において、移動度が最大値となるＶｇｓ点における(Ｉｄｓ)１／２−Ｖｇｓ特性接線とＶｇｓ電圧軸（ｘ軸）の交点となるＶｇｓ値として定義することができる。ここで、移動度は(Ｉｄｓ)１／２−Ｖｇｓ特性における傾きd（Ｉｄｓ）１／２／dＶｇｓを式（１）に代入して得られる。
【００４３】
【数１】
2015087725.tif 000003
【００４４】
また、以下では、駆動トランジスタの閾値電圧の変動を抑制するゲート−ソース間電圧を「バランス電圧」という。ここでバランス電圧の決定方法の一例として、実験によって求める方法について説明する。
【００４５】
まず、ストレスが印加されていないＴＦＴを用意し、ドレイン電位Ｖｄ及びソース電位Ｖｓを０Ｖとし、ゲート電位Ｖｇを所定の値のまま、３時間維持して、ストレスを印加する。ここで、本実験では、膜厚２２０ｎｍのシリコン窒化物膜及び膜厚５０ｎｍのシリコン酸化物膜からなるゲート絶縁膜と、膜厚９０ｎｍの酸化物半導体からなる半導体層とを備えるＴＦＴが用いられた。また、ゲート電位Ｖｇとして、−５．０Ｖ、−４．０Ｖ、−３．０Ｖ、・・・、＋３．０Ｖ、＋４．０Ｖ、＋５．０Ｖが選択され、環境温度は９０℃に維持された。なお、閾値電圧シフトの熱活性化エネルギー約４００ｍｅＶを用いて算出される温度加速係数をストレス時間に換算すると、実験条件である環境温度９０℃における３時間の電圧ストレスは、環境温度４０℃における数十時間の電圧ストレスに相当する。
【００４６】
本実験の結果について、図１０〜図１５を用いて説明する。図１０〜図１４は、ゲート−ソース間電圧Ｖｇｓと、閾値電圧の初期値Ｖｔｈ０との差を、それぞれ、−４．０Ｖ、−３．０Ｖ、−２．０Ｖ、−１．０Ｖ、０．１Ｖとした場合の伝達特性の経時変化を示すグラフである。図１０〜図１４に示されるように、Ｖｇｓ−Ｖｔｈ０＝−２．０Ｖの場合において、閾値電圧シフトが最も小さい。また、Ｖｇｓ−Ｖｔｈ０の値が−２．０Ｖより小さくなるほど、負シフトが大きくなり、Ｖｇｓ−Ｖｔｈ０の値が−２．０Ｖより大きくなるほど、正シフトが大きくなる。図１５は、これらの実験結果をまとめて、閾値電圧シフトΔＶｔｈの印加電圧（Ｖｇｓ−Ｖｔｈ０）依存性を示したグラフである。図１５において、例えば、閾値電圧シフトΔＶｔｈの許容範囲を−０．１Ｖ以上＋０．１Ｖ以下とすると、Ｖｇｓ−Ｖｔｈ０の許容範囲は、−４．０Ｖ以上０．０Ｖ以下となる。ここで、閾値電圧シフトΔＶｔｈの許容範囲は、例えば、駆動トランジスタに信号電圧を印加するための、信号線駆動回路の印加電圧の分解能に基づいて決定される。一般的な表示装置においては、信号線駆動回路は、１６Ｖの最大印加電圧と、６ビットの階調（６４階調）とを有するため、０．２５Ｖの電圧分解能を有する。ここで、閾値電圧シフト量ΔＶｔｈを当該電圧分解能未満とすれば、有機ＥＬ素子に供給される電流量に対する閾値電圧シフトの影響が抑制される。したがって、閾値電圧シフト量ΔＶｔｈが、電圧分解能未満となるように、閾値電圧シフトΔＶｔｈの許容範囲を設定することができる。例えば、上記のように、閾値電圧シフトΔＶｔｈの許容範囲として、−０．１Ｖ以上＋０．１Ｖ以下の範囲を選択することができる。
【００４７】
以下、適宜図面を参照しながら、実施の形態を詳細に説明する。但し、必要以上に詳細な説明は省略する場合がある。例えば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。
【００４８】
なお、発明者らは、当業者が本開示を十分に理解するために添付図面および以下の説明を提供するものであって、これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。
【００４９】
（実施の形態１）
以下、本開示の実施の形態１について、図面を参照しながら説明する。
【００５０】
図１６は、本実施の形態の表示装置の電気的な構成を示すブロック図である。同図における表示装置１は、制御回路２と、メモリ３と、走査線駆動回路４と、信号線駆動回路５と、表示部６と、電源線駆動回路７と、を備える。
【００５１】
図１７は、本実施の形態の表示装置１における表示部６が有する発光画素の回路構成を示す図である。図１７に示されるように、発光画素１００は、有機ＥＬ素子１０３、駆動トランジスタ１０２、第１スイッチングトランジスタ１１１、第２スイッチングトランジスタ１１２、第３スイッチングトランジスタ１１３、第１コンデンサ１０１、第１走査線１２１、第２走査線１２２、第３走査線１２３、信号線１３０、第１電源線１３１、第２電源線１３２、第３電源線１３３及び第４電源線１３４を備える。
【００５２】
第１走査線１２１、第２走査線１２２及び第３走査線１２３は、走査線駆動回路４から送信された走査信号を発光画素に伝達する走査線である。
【００５３】
制御回路２は、走査線駆動回路４、信号線駆動回路５、表示部６、電源線駆動回路７及びメモリ３の制御を行う回路である。メモリ３には、各発光画素の累積ストレスなどの補正データが記憶されており、制御回路２は、メモリ３に書き込まれた補正データを読み出し、外部から入力された映像信号を、その補正データに基づいて補正して、信号線駆動回路５へと出力する。
【００５４】
走査線駆動回路４は、第１走査線１２１及び第２走査線１２２及び第３走査線１２３に接続されており、第１走査線１２１及び第２走査線１２２及び第３走査線１２３に走査信号を出力することにより、発光画素１００の有する第１スイッチングトランジスタ１１１、第２スイッチングトランジスタ１１２、第３スイッチングトランジスタ１１３の導通・非導通を制御する機能を有する駆動回路である。
【００５５】
信号線駆動回路５は、信号線１３０に接続されており、映像信号に基づいた信号電圧を発光画素１００へ出力する機能を有する駆動回路である。
【００５６】
表示部６は、複数の発光画素１００からなり、外部から表示装置１へ入力された映像信号に基づいて画像を表示する。
【００５７】
電源線駆動回路７は、第１電源線１３１、第２電源線１３２、第３電源線１３３及び第４電源線１３４に接続されており、各電源線を介して、発光画素１００内の素子に電圧を印加する機能を有する駆動回路である。
【００５８】
駆動トランジスタ１０２は、ゲート電極が第１コンデンサ１０１の一方の電極に、ソース電極が第１コンデンサ１０１の他方の電極及び有機ＥＬ素子１０３のアノード電極に、ドレイン電極が第１電源線１３１に、それぞれ接続された駆動素子である。駆動トランジスタ１０２は、ゲート−ソース間に印加された信号電圧に対応した電圧を、当該信号電圧に対応したドレイン電流に変換する。そして、このドレイン電流を信号電流として有機ＥＬ素子１０３に供給する。駆動トランジスタ１０２は、例えば、ｎ型ＴＦＴで構成される。
【００５９】
第１スイッチングトランジスタ１１１は、ゲート電極が第１走査線１２１に接続され、ソース電極及びドレイン電極の一方が駆動トランジスタ１０２のゲート電極に接続され、ソース電極及びドレイン電極の他方が第３電源線１３３に接続されたスイッチング素子である。
【００６０】
第２スイッチングトランジスタ１１２は、ゲート電極が第２走査線１２２に接続され、ソース電極及びドレイン電極の一方が駆動トランジスタ１０２のソース電極に接続され、ソース電極及びドレイン電極の他方が第４電源線１３４に接続されたスイッチング素子である。
【００６１】
第３スイッチングトランジスタ１１３は、ゲート電極が第３走査線１２３に接続され、ソース電極及びドレイン電極の一方が駆動トランジスタ１０２のゲート電極に接続され、ソース電極及びドレイン電極の他方が信号線１３０に接続されたスイッチング素子である。
【００６２】
第１コンデンサ１０１は、一方の電極が駆動トランジスタ１０２のゲート電極に接続され、他方の電極が駆動トランジスタのソース電極に接続された容量素子である。第１コンデンサ１０１は、信号線１３０から供給された信号電圧に対応した電荷を保持し、例えば、第２スイッチングトランジスタ１１２及び第３スイッチングトランジスタ１１３が非導通状態となった後に、駆動トランジスタ１０２から有機ＥＬ素子１０３へ供給する信号電流を、映像信号に応じて制御する機能を有する。
【００６３】
有機ＥＬ素子１０３は、カソード電極が第２電源線１３２に接続され、アノード電極が駆動トランジスタ１０２のソース電極に接続された発光素子であり、駆動トランジスタ１０２により制御された信号電流に応じて発光する。
【００６４】
信号線１３０は、信号線駆動回路５に接続され、発光画素１００を含む画素列に属する各発光画素へ接続され、映像信号に応じた信号電圧を各画素へ供給する機能を有する。
【００６５】
また、表示装置１は、画素列数分の信号線１３０を備える。
【００６６】
第１走査線１２１、第２走査線１２２及び第３走査線１２３は、走査線駆動回路４に接続され、発光画素１００を含む画素行に属する各発光画素に接続されている。これにより、第３走査線１２３は、発光画素１００を含む画素行に属する各発光画素へ上記信号電圧を書き込むタイミングを供給する機能を有する。また、第１走査線１２１は、発光画素１００の有する駆動トランジスタ１０２のゲート電極に第３電源線の電圧Ｖ３（参照電圧）を印加し、駆動トランジスタ１０２の閾値電圧を検出するタイミングを供給する機能を有する。また第２走査線１２２は、発光画素１００の駆動トランジスタ１０２の閾値電圧を検出するために、発光画素１００の第１コンデンサ１０１及び有機ＥＬ素子１０３を初期化する機能を有する。
【００６７】
第１電源線１３１は、駆動トランジスタ１０２のドレイン電極に電圧Ｖ１を印加するための電源線である。
【００６８】
第２電源線１３２は、有機ＥＬ素子１０３のカソード電極に電圧Ｖ２を印加するための電源線である。
【００６９】
第３電源線１３３は、第１スイッチングトランジスタ１１１のソース電極又はドレイン電極に電圧Ｖ３（参照電圧）を印加するための電源線である。
【００７０】
第４電源線１３４は、第１コンデンサ１０１及び有機ＥＬ素子１０３が接続された駆動トランジスタ１０２のソース電圧をＶ４に初期化するための電源線である。ここでＶ４は有機ＥＬ素子１０３が発光しない電圧であることが望ましく、Ｖ２−Ｖ４≦Ｖｔｈ＿ＥＬとなるよう設定する。Ｖｔｈ＿ＥＬは有機ＥＬ素子１０３の発光開始電圧である。
【００７１】
ここで、発光画素１００の発光動作について説明する。
【００７２】
まず、第１スイッチングトランジスタ１１１を、第１走査線１２１から供給される走査信号により導通状態とし、第３電源線から供給される所定の電圧Ｖ３を駆動トランジスタ１０２のゲート電極に印加して駆動トランジスタ１０２のソース−ドレイン間電流が流れないよう駆動トランジスタ１０２をオフ状態とする。
【００７３】
次に、第１スイッチングトランジスタ１１１を導通状態としたまま、第２スイッチングトランジスタ１１２を、第２走査線１２２から供給される走査信号により導通状態とする。これにより、駆動トランジスタ１０２のゲート−ソース間の電圧をＶ３−Ｖ４とすることで、駆動トランジスタ１０２の閾値電圧（Ｖｔｈ＿ＴＦＴ）を検出する動作に移行することが可能となる。
【００７４】
ここでＶ３−Ｖ４≧Ｖｔｈ＿ＴＦＴ、かつＶ３−Ｖ２≦Ｖｔｈ＿ＥＬ＋Ｖｔｈ＿ＴＦＴとなるようにＶ３を設定しておく。これにより、上述のＶ２−Ｖ４≦Ｖｔｈ＿ＥＬの条件と合わせて、有機ＥＬ素子１０３を逆バイアス状態にして静電容量として機能させつつ、駆動トランジスタ１０２の閾値電圧の検出期間完了時にも、有機ＥＬ素子１０３を確実に非発光状態とすることが可能となる。すなわち、安定的に閾値電圧の検出動作を実行することが可能となる。
【００７５】
次に、第１スイッチングトランジスタ１１１を導通状態としたまま、第２スイッチングトランジスタ１１２を、第２走査線１２２から供給される走査信号により非導通状態とする。この瞬間では、駆動トランジスタ１０２のゲート−ソース間の電圧はＶ３−Ｖ４≧Ｖｔｈ＿ＴＦＴであるため、駆動トランジスタ１０２は導通状態であり、駆動トランジスタ１０２のドレイン−ソース間電流が、逆バイアス状態の有機ＥＬ素子１０３及び第１コンデンサ１０１へ流れる。これに伴い、有機ＥＬ素子１０３及び第１コンデンサ１０１は充電され、駆動トランジスタ１０２のソース電極の電位が上昇し、最終的に、駆動トランジスタ１０２のゲート−ソース間の電圧がＶｔｈ＿ＴＦＴ、すなわち駆動トランジスタ１０２のソース電極の電位がＶ３−Ｖｔｈ＿ＴＦＴとなると、駆動トランジスタ１０２はオフ状態となり、駆動トランジスタ１０２のドレイン−ソース間電流による有機ＥＬ素子１０３及び第１コンデンサ１０１への充電が停止する。よって、有機ＥＬ素子１０３と第１コンデンサ１０１に、駆動トランジスタ１０２の閾値電圧が保持される。
【００７６】
次に、第１スイッチングトランジスタ１１１を、第１走査線１２１から供給される走査信号により非導通状態とする。
【００７７】
次に、第３スイッチングトランジスタ１１３を、第３走査線１２３から供給される走査信号により導通状態とし、信号線１３０から供給される信号電圧（ＶＤＡＴＡ）を駆動トランジスタ１０２のゲート電極に印加する。このとき、駆動トランジスタ１０２のゲート電極の電位は、Ｖ３からＶＤＡＴＡへと変化する。すなわち、第１コンデンサ１０１には（ＶＤＡＴＡ−Ｖ３）×（Ｃｅｌ／（Ｃｅｌ＋Ｃｓ））＋Ｖｔｈ＿ＴＦＴが保持され、この電圧が駆動トランジスタ１０２のゲート−ソース間の電圧となる。なお、Ｃｅｌは有機ＥＬ素子１０３の静電容量であり、Ｃｓは第１コンデンサ１０１の静電容量である。よって、駆動トランジスタ１０２の閾値電圧に依存しないドレイン−ソース間電流を駆動トランジスタ１０２から有機ＥＬ素子１０３へ供給することが可能となる。このとき、有機ＥＬ素子１０３が発光する。
【００７８】
上述した一連の動作により、１フレーム期間において、信号線１３０から供給される信号電圧に対応した輝度で有機ＥＬ素子１０３が発光することになる。
【００７９】
次に、バランス電圧印加時の動作について説明する。図１８は、バランス電圧印加時における制御回路２の動作の概要を示すフローチャートである。
【００８０】
図１８に示されるように、まず、制御回路２は、信号線駆動回路５への電力供給を停止する信号を受信する（Ｓ１１）。ここで、信号線駆動回路５への電力供給を停止する信号は、例えば、表示装置１の主電源スイッチがオフとされる場合に送信される。制御回路２は、信号線駆動回路５への電力供給を停止する信号を受信すると、閾値電圧の検出を行う（Ｓ１２）。ここで、閾値電圧の検出とは、駆動トランジスタ１０２のゲート−ソース間電圧を閾値電圧とほぼ等しくすることを意味する。次に、駆動トランジスタ１０２のゲート−ソース間にバランス電圧を印加する（Ｓ１３）。バランス電圧の印加が完了した後、信号線駆動回路５への電力供給を停止する（Ｓ１４）。
【００８１】
以下、上記の閾値電圧検出工程Ｓ１２とバランス電圧印加工程Ｓ１３について説明する。
【００８２】
まず、閾値電圧検出工程Ｓ１２について、図１９及び図２０を参照しながら説明する。図１９は、本実施の形態の閾値電圧検出工程Ｓ１２において、図１７に示される発光画素１００内の素子を抜粋して示した回路図である。また、図２０は、図１９に示された回路の動作を示すタイミングチャートである。なお、図１９に示される回路においては、駆動トランジスタ１０２のソース電極に第２コンデンサ１０４が接続されているが、第２コンデンサ１０４を新たに追加してもよいし、有機ＥＬ素子１０３の容量成分を第２コンデンサ１０４として用いてもよい。また、各電源線に印加される電圧について、例えば、電圧Ｖ１として１０Ｖ、電圧Ｖ２として０Ｖ、電圧Ｖ３として２．５Ｖ、電圧Ｖ４として０Ｖをそれぞれ選択することができる。なお、電圧Ｖ３−Ｖ２は、駆動トランジスタ１０２の閾値電圧Ｖｔｈより大きい値になるように設定される。
【００８３】
図１９及び図２０において、ＩＮＩは第２スイッチングトランジスタ１１２のゲート電極に印加される信号を示し、ＲＳＴは第１スイッチングトランジスタ１１１のゲート電極に印加される信号を示す。
【００８４】
図２０に示されるように、制御回路２は、まず、時刻ｔ１１において、第１スイッチングトランジスタ１１１及び第２スイッチングトランジスタ１１２が導通状態となるようにＲＳＴ信号及びＩＮＩ信号を高レベルとする。これにより、駆動トランジスタ１０２のソース電位がＶ２（＝０Ｖ）、駆動トランジスタ１０２のゲート電位がＶ３（＝２．５Ｖ）、となる。これにより、第１コンデンサの両端には、電圧Ｖ３−Ｖ２（＝２．５Ｖ）が印加され、第２コンデンサに印加される電圧は、Ｖ２＝Ｖ４＝０より、ゼロとなる。この状態を時刻ｔ１３まで維持して、時刻ｔ１３において、ＩＮＩ信号だけを低レベルにすると、駆動トランジスタ１０２のゲート−ソース間電圧が閾値電圧Ｖｔｈより大きいことから、駆動トランジスタ１０２のドレインからソースに電流が流れる。このとき、第２コンデンサ１０４が充電されて、駆動トランジスタ１０２のソース電位が上昇する。そして、駆動トランジスタ１０２のゲート−ソース間電圧が駆動トランジスタ１０２の閾値電圧Ｖｔｈと等しくなると（すなわちソース電位がＶ３−Ｖｔｈとなると）、駆動トランジスタ１０２のドレイン−ソース間が非導通状態となり、ソース電位の上昇が停止する。
【００８５】
以上のように、駆動トランジスタ１０２の閾値電圧Ｖｔｈを検出することができる。また、閾値電圧Ｖｔｈの検出が完了した後の時刻ｔ１４において、ＲＳＴ信号を低レベルとすることができる。
【００８６】
なお、時刻ｔ１１と時刻ｔ１３との間の時刻ｔ１２まで、ＲＳＴ信号を低レベルすることもできる。この場合、時刻ｔ１１から時刻ｔ１２までの間に、第２コンデンサ１０４に印加される電圧がゼロとなる。そして、時刻ｔ１２から時刻ｔ１３までの間に、第１コンデンサ１０１に印加される電圧がＶ３−Ｖ２となる。したがって、時刻ｔ１１から時刻ｔ１２まで、ＲＳＴ信号を低レベルとする場合にも、駆動トランジスタ１０２の閾値電圧Ｖｔｈを検出することができる。
【００８７】
次に、バランス電圧印加工程Ｓ１３について、図２１及び図２２を参照しながら説明する。図２１は、バランス電圧印加工程Ｓ１３において、図１７に示される発光画素１００内で使用される素子を抜粋して示した回路図である。また、図２２は、図２１に示される回路の動作を示すタイミングチャートである。なお、図２１に示される回路においては、駆動トランジスタ１０２のソース電極に第２コンデンサ１０４が接続されているが、第２コンデンサ１０４を新たに追加してもよいし、有機ＥＬ素子１０３の容量成分を第２コンデンサ１０４として用いてもよい。また、各電源線に印加される電圧について、例えば、電圧Ｖ１として１０Ｖ、電圧Ｖ２として０Ｖ、電圧Ｖ３として２．５Ｖをそれぞれ選択することができる。また、信号線に印加される電圧Ｖ５としては、例えば０Ｖとしてよい。
【００８８】
図２１及び図２２において、ＳＣＮは第３スイッチングトランジスタ１１３のゲート電極に印加される信号を示す。図２２に示されるように、制御回路２は、まず、時刻ｔ２１において、第１スイッチングトランジスタ１１１を導通状態から非導通状態とするようにＲＳＴ信号を低レベルとする。なお、時刻ｔ２１において、上記閾値電圧検出工程Ｓ１２が完了しており、駆動トランジスタ１０２のソース電位ＶｓはＶ３−Ｖｔｈ、ゲート電位ＶｇはＶ３である。続いて、時刻ｔ２２において、ＳＣＮ信号を低レベルから高レベルに変化させると、図２２に示されるように、駆動トランジスタ１０２のゲート電位Ｖｇが、Ｖ３（＝２．５Ｖ）から、Ｖ４（＝０Ｖ）に、電位差Ｖ３−Ｖ４（＝２．５）だけ低下する。このとき、第１コンデンサの両端に印加される電圧が変動する。ここで、第１コンデンサ１０１の容量と第２コンデンサ１０４の容量との比が、例えば１：４となるように各容量を選択すると、第１コンデンサ１０１と第２コンデンサ１０４とに印加される電圧の変動量の比は、４：１となる。したがって、第１コンデンサ１０１の両端に印加される電圧の減少量は、Ｖ３−Ｖ４の４／５倍の２Ｖとなる。したがって、ゲート−ソース間電圧Ｖｇｓは、時刻ｔ２２以後においては、Ｖｔｈ−２となる。したがって、Ｖｇｓ−Ｖｔｈ＝−２となり、駆動トランジスタ１０２のゲート−ソース間に、上述のバランス電圧の最適値が印加された状態が得られる（図１５等参照）。その後、ＳＣＮ信号を低レベルとしても、駆動トランジスタ１０２のゲート−ソース間電圧は維持される。
【００８９】
以上のように発光画素１００を動作させることにより、信号線駆動回路５への電力供給が停止される場合に、バランス電圧がゲート−ソース間に印加される。これにより、信号線駆動回路５への電力供給が停止されている間の、駆動トランジスタ１０２の閾値電圧シフトの回復が抑制される。したがって、駆動トランジスタ１０２の実際の閾値電圧シフト量と、累積ストレスから推測される閾値電圧シフト量との誤差を抑制することができる。さらに、駆動トランジスタ１０２のゲート−ソース間電圧を、累積ストレスから予測される閾値電圧シフト量だけオフセットすれば、閾値電圧シフトの影響を抑制することができる。
【００９０】
なお、上述したバランス電圧の印加は、表示部６の全ての発光画素に対して一括で行われてもよいし、各発光画素に対して順次行われてもよい。
【００９１】
（実施の形態２）
次に、実施の形態２について図２３及び図２４を参照しながら説明する。図２３は、バランス電圧印加工程Ｓ１３において、図１７に示される発光画素１００内の素子を抜粋して示した回路図である。また、図２４は、バランス電圧印加工程Ｓ１３における図２３に示される回路の動作を示すタイミングチャートである。本実施の形態は、バランス電圧印加工程Ｓ１３の動作が上記実施の形態１と異なる。なお、本実施の形態においても、実施の形態１と同様に、第１コンデンサ１０１の容量と第２コンデンサ１０４の容量との比を、例えば１：４とする。また、各電源線に印加される電圧について、例えば、電圧Ｖ１として１０Ｖ、電圧Ｖ２として０Ｖを選択できる。また、電圧Ｖ３は、高レベルと低レベルとの間で切り換えられ、高レベルの場合の値Ｖ３Ｈとして２．５Ｖ、低レベルの場合の値Ｖ３Ｌとして０Ｖを選択することができる。
【００９２】
図２４に示されるように、制御回路２は、まず、時刻ｔ３１において、第１スイッチングトランジスタ１１１を導通状態から非導通状態とするようにＲＳＴ信号が低レベルに切り替えられる。なお、時刻ｔ３１において、上記閾値電圧検出工程Ｓ１２が完了しており、駆動トランジスタ１０２のソース電位ＶｓはＶ３Ｈ−Ｖｔｈ、ゲート電位ＶｇはＶ３Ｈである。続いて、時刻ｔ３１から時刻ｔ３２の間に電位Ｖ３が、Ｖ３ＨからＶ３Ｌに切り換えられる。その後、時刻ｔ３２において、ＲＳＴ信号が低レベルから高レベルに切り換えられると、図２４に示されるように、駆動トランジスタ１０２のゲート電位Ｖｇが、Ｖ３Ｈ（＝２．５Ｖ）から、Ｖ３Ｌ（＝０Ｖ）に、電位差Ｖ３Ｈ−Ｖ３Ｌ（＝２．５）だけ低下する。このとき、第１コンデンサ１０１の両端に印加される電圧が変動する。したがって、実施の形態１の場合と同様に、ゲート−ソース間電圧Ｖｇｓは、時刻ｔ３２以後においては、Ｖｔｈ−２となる。したがって、Ｖｇｓ−Ｖｔｈ＝−２となり、駆動トランジスタ１０２のゲート−ソース間に、上述のバランス電圧が印加された状態を得られる。その後、時刻ｔ３３でＲＳＴ信号を低レベルに切り換えても、駆動トランジスタ１０２のゲート−ソース間電圧は維持される。
【００９３】
なお、ｔ３１からｔ３２の期間において、ＲＳＴ信号を高レベルに維持していても同様の効果を得ることが可能である。また、上述したバランス電圧の印加は、表示部６の全ての発光画素に対して一括で行われてもよいし、各発光画素に対して順次行われてもよい。
【００９４】
以上のように、本実施の形態においても、実施の形態１と同様の効果が得られる。
【００９５】
（実施の形態３）
次に、実施の形態３について、図２５を参照しながら説明する。図２５は、本実施の形態のバランス電圧印加工程Ｓ１３における図２３に示される回路の動作を示すタイミングチャートである。本実施の形態は、バランス電圧印加工程Ｓ１３における電圧Ｖ３及びＲＳＴ信号の切り換えタイミングにおいて、上記実施の形態２と異なる。図２５に示されるように、本実施の形態においては、駆動トランジスタ１０２のゲート電位ＶｇをＶ３ＨからＶ３Ｌに低下させるために、図２４に示されるＲＳＴ信号を用いる構成に代えて、電位Ｖ３をＶ３ＨからＶ３Ｌに切り換える構成を採用している。本実施の形態においても、上記各実施の形態と同様の効果が得られる。
【００９６】
（実施の形態４）
次に、実施の形態４について図２６を参照しながら説明する。図２６は、本実施の形態のバランス電圧印加工程Ｓ１３における図２３に示される回路の動作を示すタイミングチャートである。本実施の形態は、バランス電圧印加工程Ｓ１３における電源線の動作において、上記実施の形態３と異なる。図２６に示されるように、本実施の形態においては、駆動トランジスタ１０２のゲート−ソース間電圧を低下させるために、ゲート電位を低下させる構成に代えて、時刻ｔ５２において、電圧Ｖ２をＶ２Ｌ（＝０Ｖ）からＶ２Ｈ（＝２．５Ｖ）に切り換える構成を採用している。本実施の形態においても、上記各実施の形態と同様の効果が得られる。
【００９７】
（実施の形態５）
次に、実施の形態５について、図２７及び図２８を参照しながら説明する。図２７は、本実施の形態の閾値電圧検出工程Ｓ１２において、図１７に示された発光画素１００内の素子を抜粋して示した回路図である。図２８は、本実施の形態の閾値電圧検出工程Ｓ１２における図２７に示される回路の動作を示すタイミングチャートである。本実施の形態は、閾値電圧検出工程Ｓ１２における回路の動作において、上記各実施の形態と異なる。各電源線に印加される電圧について、例えば、電圧Ｖ２として０Ｖ、電圧Ｖ３として２．５Ｖをそれぞれ選択することができる。また、電圧Ｖ１は、高レベルと低レベルとの間で切り換えられ、高レベルの場合の値Ｖ１Ｈとして１０Ｖ、低レベルの場合の値Ｖ１Ｌとして０Ｖを選択することができる。なお、電圧Ｖ３−Ｖ２が、駆動トランジスタ１０２の閾値電圧Ｖｔｈより大きい値になるように設定されることは、上記実施の形態１と同様である。
【００９８】
図２８に示されるように、時刻ｔ６１までは、ＲＳＴ信号及び電圧Ｖ１が高レベルであり、駆動トランジスタ１０２のゲート電位は、Ｖ３（＝２．５Ｖ）である。したがって、時刻ｔ６１までは、駆動トランジスタ１０２のソース電位が正である。ここで、時刻ｔ６１において、電圧Ｖ１をＶ１Ｈ（＝１０Ｖ）からＶ１Ｌ（＝０Ｖ）に切り換えると、駆動トランジスタのドレイン電位よりソース電位が高くなり、ソース−ドレイン間が導通状態となることから、ソースからドレインに電流が流れる。ソース電位がドレイン電位と等しくなって、ドレインからソースへの電流がゼロとなった後、時刻ｔ６３において、電圧Ｖ１をＶ１ＬからＶ１Ｈに切り換える。ここでも、駆動トランジスタ１０２のソース−ドレイン間が導通状態であることから、ドレインからソースに電流が流れる。このとき、第２コンデンサ１０４が充電されて、駆動トランジスタ１０２のソース電位が上昇する。そして、駆動トランジスタ１０２のゲート−ソース間電圧が駆動トランジスタ１０２の閾値電圧Ｖｔｈと等しくなると（すなわちソース電位がＶ３−Ｖｔｈとなると）、駆動トランジスタ１０２のドレイン−ソース間が非導通状態となり、ソース電位の上昇が停止する。以上のように、本実施の形態においても、実施の形態１と同様に、駆動トランジスタ１０２の閾値電圧Ｖｔｈを検出することができる。また、閾値電圧Ｖｔｈを検出するために十分な時間が経過した時刻ｔ６４において、ＲＳＴ信号を低レベルとすることができる。
【００９９】
なお、実施の形態１と同様に、時刻ｔ６１と時刻ｔ６３の間の時刻ｔ６２まで、ＲＳＴ信号を低レベルすることもできる。
【０１００】
また、本実施の形態においては、第２コンデンサ１０４及び第２スイッチングトランジスタ１１２の一方の端子に同一電圧を供給しているが、異なる電圧を供給してもよい。
【０１０１】
また、本実施の形態において、閾値電圧検出工程１２に続く、バランス電圧印加工程Ｓ１３の構成としては、上記各実施の形態のいずれの構成をも採用できる。
【０１０２】
これにより、本実施の形態においても、上記各実施の形態と同様の効果を得ることができる。
【０１０３】
（他の実施の形態）
以上のように、本出願において開示する技術の例示として、実施の形態１〜５を説明した。しかしながら、本開示における技術は、これらに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。
【０１０４】
例えば、上記各実施の形態においては、信号線駆動回路への電力供給を停止する前に、バランス電圧の印加を行う構成が示されているが、信号線駆動回路への電力供給停止後に、周期的に、閾値電圧の検出及びバランス電圧の印加を行う構成も採用され得る。これにより、信号線駆動回路への電力供給停止中に、何らかの原因で、閾値電圧が変動した場合にも、再度適切なバランス電圧が印加されて、閾値電圧の変動がより抑制される。また、バランス電圧を印加する周期は、表示部のフレーム周期より長くてもよい。これにより、バランス電圧印加による電力消費を抑制することができる。
【０１０５】
また、本開示の発光画素において使用される駆動トランジスタ及びスイッチングトランジスタの半導体層の材料は、特に限定されないが、例えば、ＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）などの酸化物半導体材料が採用され得る。ＩＧＺＯなどの酸化物半導体からなる半導体層を備えるトランジスタは、リーク電流が少ないため、バランス電圧をより長い時間印加し続けることができる。また、第１スイッチングトランジスタおよび第３スイッチングトランジスタとして、閾値電圧を正とする半導体層を備えるトランジスタを用いる場合も、第１スイッチングトランジスタおよび第３スイッチングトランジスタにおける、駆動トランジスタのゲートからのリーク電流を抑制することができる。
【０１０６】
また、各実施の形態において、閾値電圧は線形領域における閾値電圧であるとしてもよい。この場合、具体的には以下の通り定まる。
【０１０７】
[線形領域（Ｖｇｓ−Ｖｔｈ≧Ｖｄｓ）の閾値電圧の定義]
線形領域（Ｖｇｓ−Ｖｔｈ≧Ｖｄｓ）における閾値電圧Ｖｔｈは、伝達特性（ドレイン-ソース間電流（Ｉｄｓ）−ゲート-ソース間電圧 (Ｖｇｓ)特性）において移動度が最大値となるＶｇｓ点におけるＩｄｓ−Ｖｇｓ特性接線とＶｇｓ電圧軸（ｘ軸）の交点となるＶｇｓ値として定義することができる。ここで、移動度は伝達特性における傾きdＩｄｓ/dＶｇｓを次式（２）に代入して得られる。なお、Ｌはチャネル長、Ｗはチャネル幅、Ｃは単位面積あたりのゲート容量である。
【０１０８】
【数２】
2015087725.tif 000004
【０１０９】
なお、線形領域（Ｖｇｓ−Ｖｔｈ≧Ｖｄｓ）では式（２）を、飽和領域（Ｖｇｓ−Ｖｔｈ＜Ｖｄｓ）では上述の式（１）を用いて移動度およびＶｔｈを算出するが、実用上ではＶｔｈがわからなければ、線形領域か飽和領域かを判断できない。そこで、いったん式（１）と式（２）を用いてＶｔｈを求めておき、改めてそのＶｔｈから確かに線形領域か飽和領域であったことを確認する。これにより、２つの動作領域を区別した適切な閾値電圧を求めることができる。
【０１１０】
なお、閾値電圧はトランジスタのゲート電極とゲート絶縁膜と半導体の積層構造におけるフラットバンド電圧としてもよい。
【０１１１】
なお、閾値電圧はＩｄｓ−Ｖｇｓ曲線の最小値としてもよい。
【０１１２】
つまり、トランジスタの伝達特性（Ｉｄｓ−Ｖｇｓ特性）において、
【数３】
2015087725.tif 000005
の値が０となるＶｇｓ値である。
【０１１３】
また、閾値電圧はＩｄｓ電流のピーク電流の１／２ｎの（ｎは正整数）の電流値となるＶｇｓ値であり、ピーク電流は全白表示時の電流値であるとすることもできる。
【０１１４】
また、上述した各実施の形態では、駆動トランジスタとしてｎ型トランジスタを用いる構成が採用されているが、駆動トランジスタとしてｐ型トランジスタを用いる構成を採用し、各電源線などの極性を反転させた表示装置においても、上述した各実施の形態と同様の効果が奏される。
【０１１５】
また、上記各実施の形態においては、発光素子として有機ＥＬ素子を用いたが、電流に応じて発光強度が変化する発光素子であれば任意の発光素子を用いることができる。
【０１１６】
また、上述した有機ＥＬ表示装置などの表示装置については、フラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ、携帯電話など、表示装置を有するあらゆる電子機器に適用することができる。
【産業上の利用可能性】
【０１１７】
本開示は、表示装置および駆動方法に利用でき、特にテレビジョンセットなどの表示装置に利用することができる。
【符号の説明】
【０１１８】
１  表示装置
２  制御回路
３  メモリ
４  走査線駆動回路
５  信号線駆動回路
６  表示部
７  電源線駆動回路
１００  発光画素
１０１  第１コンデンサ
１０２  駆動トランジスタ
１０３  有機ＥＬ素子
１０４  第２コンデンサ
１１１  第１スイッチングトランジスタ
１１２  第２スイッチングトランジスタ
１１３  第３スイッチングトランジスタ
１２１  第１走査線
１２２  第２走査線
１２３  第３走査線
１３０  信号線
１３１  第１電源線
１３２  第２電源線
１３３  第３電源線
１３４  第４電源線
【図１】
2015087725.tif 000006
【図２】
2015087725.tif 000007
【図３】
2015087725.tif 000008
【図４】
2015087725.tif 000009
【図５】
2015087725.tif 000010
【図６】
2015087725.tif 000011
【図７】
2015087725.tif 000012
【図８】
2015087725.tif 000013
【図９】
2015087725.tif 000014
【図１０】
2015087725.tif 000015
【図１１】
2015087725.tif 000016
【図１２】
2015087725.tif 000017
【図１３】
2015087725.tif 000018
【図１４】
2015087725.tif 000019
【図１５】
2015087725.tif 000020
【図１６】
2015087725.tif 000021
【図１７】
2015087725.tif 000022
【図１８】
2015087725.tif 000023
【図１９】
2015087725.tif 000024
【図２０】
2015087725.tif 000025
【図２１】
2015087725.tif 000026
【図２２】
2015087725.tif 000027
【図２３】
2015087725.tif 000028
【図２４】
2015087725.tif 000029
【図２５】
2015087725.tif 000030
【図２６】
2015087725.tif 000031
【図２７】
2015087725.tif 000032
【図２８】
2015087725.tif 000033