(57)【要約】  複数の入力印加信号に対する依存性を有する出力リアクタンスを有し、前記印加信号の一つが入力同調信号であるところの共振回路の同調構成は、その出力リアクタンスが前記共振回路の共振周波数を制御する回路網に接続され、各同調回路が制御入力を有すると共に前記制御入力に印加される制御信号の値に依存して変化するリアクタンスを有する同調回路のアレイと、前記同調回路の制御入力に印加する複数の異なる制御信号を生成する手段を備える。各制御信号は、その制御信号に固有の所定範囲にわたって前記入力同調信号と実質的に線形的に変化し、それにより前記入力同調信号に対する前記共振回路の周波数応答は入力同調信号の所望の範囲にわたって実質的に線形となる。前記同調回路は、好ましくはＭＯＳバラクターのような可変リアクタンス要素であり、制御信号は高次の成分を制御するために印加される。
2008535428.tif 000002
【特許請求の範囲】
【請求項１】
複数の入力印加信号に対する依存性を有する出力リアクタンスを有し、前記入力印加信号の一つが入力同調信号であるところの共振回路のための同調装置であって、
その出力リアクタンスが前記共振回路の共振周波数を制御するために使用される回路網に接続され、各同調回路が制御入力を有すると共に前記制御入力に印加される制御信号の値に依存して変化するリアクタンスを有する同調回路のアレイと、
前記同調回路の前記制御入力に対する印加のための複数の異なる制御信号を生成するための手段とを備えて構成され、
このような各制御信号は、その制御信号に特有の所定の範囲全体にわたって前記入力同調信号と実質的に線形的に変化し、
それにより、前記入力同調信号に対する前記共振回路の周波数応答は、前記入力同調信号の所望の範囲全体にわたって実質的に線形的である同調装置。
【請求項２】
前記回路網は並列回路網である請求項１記載の同調装置。
【請求項３】
２以上の制御ポートを有する少なくとも一つの制御入力を備え、少なくとも一つの制御ポートに印加される前記制御信号は、前記入力同調信号に依存する請求項１又は２記載の何れか１項記載の同調装置。
【請求項４】
前記入力同調信号に関する前記制御信号の全てまたは何れかの線形依存性の勾配は、前記制御信号に関する共振周波数の同調勾配が、その制御信号に関する共振周波数のピーク勾配と比較して小さいところの領域において実質的に低減される請求項１乃至３の何れか１項記載の同調装置。
【請求項５】
前記入力同調信号に関する前記制御信号のうちの少なくとも一つの線形依存性の勾配は、実質的に同じであり、前記勾配は、前記同調信号に関する他の入力印加信号の何れかの依存性の効果を含む請求項１乃至４の何れか１項記載の同調装置。
【請求項６】
前記入力同調信号に関する前記制御信号のうちの少なくとも一つの線形依存性の勾配は、制御信号に関する共振周波数の同調勾配が、その制御信号に関する共振周波数のピーク勾配と比較して低減される領域において増加され、前記勾配における増加は、前記入力同調信号に関する共振器の線形同調範囲が、このような増加なしで可能であるものと比較して増加されることを可能にするものである請求項１乃至５の何れか１項記載の同調装置。
【請求項７】
前記入力同調信号は、先行の同調信号から生成され、前記入力同調信号の応答は、前記入力同調信号の応答は、該同調応答が前記入力同調信号に関して線形的であるところの範囲から外れた信号についての前記先行の同調信号に関して非線形であり、前記非線形応答は、前記先行の入力信号に関する前記同調応答の線形範囲を拡張するものである請求項１乃至６の何れか１項記載の同調装置。
【請求項８】
不揮発性電子メモリに格納されたデジタル情報を用いて前記入力印加信号を決定または調整するための手段を備えた請求項１乃至７の何れか１項記載の同調装置。
【請求項９】
不揮発性メモリに格納されたデジタル情報を用いて前記入力印加信号の何れかに前記制御信号の応答を調整するための手段を備えた請求項１乃至８の何れか１項記載の同調装置。
【請求項１０】
前記調整するための手段は、異なる発振器および同調パラメータが存在する場合には、前記入力同調信号に対する共振周波数の同調応答全体の恒常性を維持するように働く請求項８又は９の何れか１項記載の同調装置。
【請求項１１】
所望の同調範囲及び／又は所望の温度範囲にわたって前記入力同調信号に対する前記共振回路の同調周波数応答を一定に維持するように、前記入力印加信号の少なくとも一つのを修正するための手段を備えた請求項１乃至１０の何れか１項記載の同調装置。
【請求項１２】
温度の関数として前記入力印加信号の少なくとも一つを修正して、温度依存性を修正するための手段を備えた請求項１乃至１１の何れか１項記載の同調装置。
【請求項１３】
前記回路網における同調回路の数は、複数の入力印加信号よりも実質的に多い請求項１乃至１２の何れか１項記載の同調装置。
【請求項１４】
前記同調回路は、ＭＯＳバラクターから構成された請求項１乃至１３の何れか１項記載の同調装置。
【請求項１５】
前記制御信号を生成する手段は、前記出力印加信号から前記制御信号への利得の相対分布を調整するために複数の入力印加信号が印加される分布回路網から構成され、入力印加信号の数が、必要とされる独立な制御パラメータの数に関連する請求項１１記載の同調装置。
【請求項１６】
前記制御信号を生成する手段は、ラダー形態の抵抗回路網から構成され、前記入力印加信号は、前記ラダーの上端と下端に印加され、前記制御信号は、前記ラダーの一方のサイド上の電位から生成され、前記ラダーにおける抵抗は、前記制御ポートで得られる個々の入力印加信号の比が前記入力同調信号レベルの多項関数である前記同調応答に対する調整の生成をもたらすように配置され、これらの関数は、前記入力同調信号から独立した入力印加信号について３次又はそれ以下の次数の擬似直交関数であり、前記下端または上端のアームへの前記入力同調信号に依存する入力印加信号の印加は、これよりも１次だけ高い電力依存性を有する同調応答への修正をもたらし、これにより、前記入力同調信号に対する同調応答が調整され、実質的に線形的になるように設定される請求項１乃至１５の何れか１項記載の同調装置。
【請求項１７】
ノードで直列接続された抵抗のチェーンを備え、前記ノードでの信号は、前記同調回路に対する複数の制御信号からなり、前記複数のノードは、また、抵抗のスター（単数または複数）の頂点に接続され、各スターの中央ノードは、そのスターを構成する全ての抵抗に接続されると共に、入力印加信号に依存する中間電位に接続され、且つ、前記抵抗チェーンの端はさらにこのような電位に接続され、これらの電位の全ては、印加される同調信号に対する前記発振器の同調応答が調整されて実質的に線形的になるように設定されるように、不揮発性デジタルメモリの制御下で調整可能である請求項１乃至１５の何れか１項記載の同調装置。
【請求項１８】
一つの入力印加信号が周波数オフセットを調整し、他の入力印加信号が、高々、信号レベルに対する同調感度の線形的変動とオフセットを調整し、且つ、調整されるべき応答の各次数について、その次数までの応答を有する制御点が存在するが、さらに高い次数については実質的に応答を有さないような前記抵抗回路網内の制御点に対して、前記入力印加信号に関する信号に線形的に依存する信号が印加されるように規定された値を有する抵抗回路網を利用する請求項１５，１６，１７の何れか１項記載の同調装置。
【請求項１９】
前記回路網の制御点での信号に対する調整は、前記入力同調信号のレベルから独立したオフセットを含む請求項１５乃至１８の何れか１項記載の同調装置。
【請求項２０】
前記制御点での信号は、温度依存の信号に線形的に依存する成分を含み、これらの成分間の関係は、前記同調入力信号に関する発振信号の周波数依存性の応答を、必要とされる温度範囲にわたって一定であり且つ実質的に線形的であるように維持するように予め設定され、またはそのように調整可能である請求項１５乃至１９の何れか１項記載の同調装置。
【請求項２１】
ＭＯＳバラクター素子のペアは、バックツーバックで接続され、前記ぺアの第１素子のゲートまたはウェルの何れかが、該ペアの第２素子の同端子に電気的に接続され、前記制御信号の入力印加信号部分の主要成分がその端子を介して印加され、且つ、前記共振信号が、前記ＭＯＳバラクターペアの他の二つのバラクター端子間に印加される請求項１４乃至２０の何れか１項記載の同調装置。
【請求項２２】
前記入力同期信号から前記制御入力の少なくとも幾つかへの利得は、個別的に事前に調整された請求項１乃至２１の何れか１項記載の同調装置。
【請求項２３】
添付の図１，２，３，４ａ，４ｂ，５、又は６乃至１３の何れかを参照して実質的に記述される同調装置。
【請求項２４】
電子要素の同調方法であって、
入力印加信号を分離して異なる値の複数の個々の制御信号を生成し、それぞれ異なる個々の制御信号を同調回路のアレイのうちの一つである同調回路の制御入力に印加し、その出力リアクタンスのそれぞれが、その制御入力に印加される前記制御信号の値に依存して変化する同調方法。
【請求項２５】
請求項１乃至２３の何れか１項記載の同調装置を用いた請求項２４記載の同調方法。
【請求項２６】
請求項２４又は２５の何れか１項記載の方法を用いた水晶発振器の同調方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振器、共振器、或いはフィルタ回路のような同調可能(tunable)な回路に対する入力信号を生成する装置及び方法に関する。
【背景技術】
【０００２】
発振器やフィルタ回路のような多くの周波数制御の同調可能(tunable)な回路は、非線形周波数出力特性を有し、即ち、周波数出力対制御（電流または電圧）特性は、必ずしも線形(linear)とは限らない。良好な線形性を必要とする場合、発振器の設計者は、通常、可能な限り要件を満足する特性を達成するために、コンポーネントタイプを選択し、共振効果を適用する。所望の線形性を達成することが不可能であり、或いは現実的でないこともあり、システムデザインを修正する必要もある。たとえ線形性が達成可能であるとしても、コンポーネント及び寸法公差(dimension tolerance)は、コンポーネントがデバイステストの後に個々に選別されるか、或いは製造過程で物理的な調整がなされるかの何れかを必要とする。このことは、明らかに製造コストを増加させる。
【０００３】
使用目的によっては、絶対制御率(absolute control rate)が重要である。温度依存性は、最終的なシステム性能を制限し、或いはほかの低電力システムが、オーブンのような、温度制御された環境に置かれることを必要とする。
【０００４】
発振器の同調が、それが補償される条件から外れた場合の周波数精度の低下を防止するためには、一定周波数同調率(a constant frequency tuning rate)は、温度補償された水晶発振器のようなシステムには重要である。このような同調(tuning)は、例えば、水晶の結晶の経年劣化を補正するために必要であり、或いは動作環境に合わせるために必要である。このことが特に関係する一つの状況は、公称値から外れることが許容される周波数を有する間欠的な入力クロックを局部発振器が追跡(track)するところのリタイミング回路(retiming circuit)に存在する。入力クロック信号の欠落から迅速に回復することを保証するために、局部水晶発振器は、長期間にわたって、最後に観測された周波数で発振を継続することが要求される。
【０００５】
通信システム、航法システム、及びタイミングシステムは、しばしば、それらの局部周波数源をリモートの基準に同期させる必要がある。上記同期の制御にとって、上記局部周波数源の同調率(tuning rate)が一定であること、すなわち線形であり温度依存性がないことは有益である。これらの特性は、温度補償された発振器が再同調された後に、この温度補償された発振器からの一定周波数出力を維持するために有益である。このような発振器に適した共振器は、バルクモードの水晶やＳＡＷのような弾性波デバイス(acoustic devices)、冷却されたサファイヤやセラミックパックのような誘電体共振器、及び複合装置を含むことができる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従って、このようなシステムのための、より線形な同調率を提供することに対する要請、及び／又は個々の発振器または共振器に合った同調率を提供することに対する要請、及び／又は発信器出力における典型的な温度変化に対する補償を提供することに対する要請が存在する。
【０００７】
ＧＢ２３６９２５９では、或る同調線形性及び温度補正は、前置補償された制御信号(predistorted control signal)を供給する回路を用いて達成される。ＧＢ２３６９２５９における前置補償の方法は、優れた線形性と温度非依存性を有する同調特性を提供できるが、回路の消費電力を最小化しながら高速応答および低ノイズを維持することは難しい。本発明は、線形性と温度補正を達成する代替の改善された手法を提供する。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、共振回路のための同調装置が提供され、この同調装置は、その一つが入力同調信号であるところの複数の入力印加信号に依存する出力リアクタンスを有し、
その出力リアクタンスが前記共振回路の共振周波数を制御するために使用されるところの回路網に接続された同調回路のアレイであって、各同調回路が、制御入力を有すると共に前記制御入力に印加される制御信号の値に依存して変化するリアクタンスを有する同調回路のアレイと、
前記同調回路の前記制御入力に印加される複数の異なる制御信号を生成するための手段とを備え、
このような各制御信号が、その制御信号に特有の所定範囲にわたって前記入力同調信号と共に実質的に線形的に変化し、
それにより、前記入力同調信号に対する前記共振回路の周波数応答が、前記入力同調回路の所望の範囲にわたって実質的に線形である。
【０００９】
共振回路を同調させる対応方法が提供され、本方法において、入力印加信号は、異なる値の複数の個々の制御信号を生成するために分けられ、各異なる個々の制御信号は、同調回路のアレイにおける同調回路の制御入力に印加され、その出力リアクタンスのそれぞれは、その制御入力に印加される前記制御信号の値に依存して変化する。
【００１０】
本方法は、第一の態様の同調装置を使用してもよく、水晶発信器を同調させるために使用されることができる。
【００１１】
同調回路の回路網は、並列回路網であってもよい。
【００１２】
好ましくは、本装置の同調において二次及び三次非線形性を調整するための複数の入力信号を印加するための手段が備えられる。必要とされる入力信号の数は、前記アレイにおける同調回路の数よりも少ない。前記入力信号は、互いに独立であってもよく、同調されるべき回路の温度依存性を補正するために例えば温度の関数としてプリセット値を用いて修正されてもよい。
【００１３】
前記制御信号または各制御信号を生成するための手段は、抵抗のアレイからなる電位分圧器のような、受動バイアス回路網から構成されてもよい。
【００１４】
一実施形態において、前記電位分圧器は、抵抗から形成されたラダーを備え、前記ラダーは、該ラダーの横木を形成する二つの直列チェーンにおける対応ノードをつなぐ抵抗の並列アレイと共に、当該ラダーのサイドすなわち垂直材を形成する前記二つの直列チェーンに配置された抵抗によって形成される。出力は、前記ラダーの垂直材または一つのサイドから取り出される。抵抗の値は、前記ラダーの上端(tips)及び下端(feet)に印加される制御電位が、周波数オフセット、感度、同調法(the tuning law)の二次及び三次係数を調整するように働く。
【００１５】
サイド及び横木の抵抗の値は、ラダーにＮ個の横木を有する場合、個々の横木の値が、サイドの個々の抵抗より次数(order)Ｎ２で大きくなるように、互いに似た値とされる。
【００１６】
或いは、前記分圧器は、互いに連結された対応点を有する抵抗の二つのスターと、抵抗のチェーンを介して追加的に連結された隣接点とから構成される。
【００１７】
好ましい実施形態によれば、前記同調回路は、ノードでバックツーバックで電気的に接続されてペアで配置されたＭＯＳバラクターのような可変リアクタンス要素から構成され、各ペアの第１要素の一つの端子が、同ペアの第２要素の等価端子に電気的に接続されている。各個々の制御電圧は、可変リアクタンス要素の上記ペアの各自の間のノードに印加される。
【００１８】
本発明の実施形態は、可変リアクタンス要素の制御特性におけるドリフトに対する感度を最小化し、同調を線形化し、同調率および温度との線形性を維持すると共に、上記線形性と同調率が、温度に従って変化するように調整されることを可能とするという利点を有する。
【００１９】
本発明は、また、個々の同調装置の制御特性におけるドリフトの効果を補償するように機能してもよい。本装置は、また、制御要件における変動(variability)に対する感度を最小化することができる。これは、個々の同調回路が、それらの同調特性のうち、最も感度の高い部分を通じて比較的迅速にとられるからである。加えて、全ての制御信号が同じ勾配(gradient)を有するところの本発明の装置において、（上記制御信号に対する上記同調回路の）応答における一様なシフトに起因する誤差は、入力同調信号の信号不変及び温度不変シフトによって修正されることができる。このようなシフトは、全ての同調回路について同じであると共に信号レベルと温度に依存しない（任意の特定出力に要求される）制御信号のシフトであり、このようなシフトは、例えば、放射線、または、長期間のエージングの作用下でＭＯＳＦＥＴバラクターが直面するものである。
【００２０】
本発明の同調システムは、従って、タイプ別または個々に、異なる共振器および発振器の特性に整合されてもよい。
【００２１】
本発明は、また、アナログフィルターと同様に、幾つかのタイプのＲ−Ｃ及びリング発振器構成の同調率を維持するために使用されてもよい。
【００２２】
本発明は、とりわけ、利用可能な制御範囲の極限で、同調率における更なる改善を提供するために、異なる回路についての異なる装置(device)のスイッチ接続とプレディストーション(predistortion)のような幾つかの従来技術の方法との組合せにおいて使用されてもよい。
【００２３】
従って、本発明は、個々の同調装置に印加される同調信号間のオフセットのレベルを制御し調整することを提供すると共に、各同調要素に印加される個々の制御信号と入力同調信号との間に異なる利得を適用することを提供する。
【００２４】
概略的態様において、本発明は、非線形同調回路のアレイに制御信号として入力信号に線形的に依存する多くの信号を印加することを提供し、そのアッセンブリ(assembly)が電子回路の共振周波数を同調するために使用される。同調要素（例えば、同調回路がＭＯＳバラクターであれば、デバイス領域）の特性、および入力信号に対する制御信号の応答の特性は、上記回路の共振周波数が、実質的に線形的に上記入力信号に依存するように設定される。
【発明を実施するための最良の形態】
【００２５】
本発明のより良い理解のために、そして本発明をどのように実施するかを示すために、次の図面を参照して、一例が示される。
図１は、本発明の実施形態による回路のリアクタンス(reactance)特性と共に、代表的なＭＯＳＦＥＴバラクター(varactor)の印加同調電圧対リアクタンス特性を示す図である。
図２は、ＤＣオフセットが調整される本発明の実施形態による同調特性の異なる次数(order)の調整を提供することが可能な回路の回路図である。
図３は、本発明の実施形態によるバックツーバック(back-to-back)ＭＯＳＦＥＴバラクターから構成される回路の回路図である。
図４ａは、本発明の実施形態によるバラクターチェーン上の位置依存のバイアスを制御するための回路の回路図である。
図４ｂは、図４ａに示された回路における電圧源を修正することの効果を示す図である。
図５は、本発明の実施形態による調整可能なディストーション(distortion)を有するリファレンスチェーンについての他の抵抗トポロジーを備える回路の回路図である。
図６ないし図１３は、本装置に印加される代表的な制御信号を示す。
【００２６】
図１は、本発明が、代表的なＭＯＳＦＥＴバラクターのインピーダンスｖバイアスと比較したときに、改善されたリアクタンス特性を有する回路を生成するためにどのように使用されることができるかを示す。
【００２７】
図１において、特性カーブ１は、典型的なＭＯＳＦＥＴバラクターのインピーダンス特性の非線形性を例示する。時間のラベルが付された横軸は、線形電圧掃引を表す。特性カーブ２は、本発明が、インピーダンス特性において、どの程度、顕著に改善された線形性を提供することができるかを示す。特性カーブ３は、特性カーブ２と線形応答との間の差を示し、本装置が線形同調を有することができるインピーダンス範囲が２のファクターを超えることを示す。特性カーブ２は、全てのＭＯＳバラクターの一つの端子が同じ入力同調信号にバイアスされ、各ＭＯＳバラクターの他の端子が、入力同調信号から独立した異なるレベルにバイアスされた状態における、入力同調信号に対するＭＯＳバラクターの並列回路網のインピーダンスを示す。
【００２８】
図２に、電位分圧回路(potential divider circuit)が示され、この電位分圧回路は、ラダー状に接続された抵抗Ｒ１〜Ｒ１７のアレイから構成される。抵抗Ｒ１〜Ｒ６は、直列チェーン状に接続されて第１サイドＸを形成すると共に、抵抗Ｒ１２〜Ｒ１７は、直列チェーン状に接続されて第２サイドＹを形成する。抵抗Ｒ７〜Ｒ１１は、第１チェーンＸと第２チェーンＹとの間にそれぞれ接続されて、ラダー構成の中央の横木(rung)Ｚを形成する。
【００２９】
可変リアクターのための制御信号は、第１サイドＸのノードＮ１〜Ｎ７のそれぞれでの電位から得られる。このラダーは、必要に応じて、さらに長くてもよく、さらに短くてもよい。
【００３０】
入力印加信号は、ラダーの下端(feet)と上端(top)に印加されるが、図では、制御電位Ｖ０，Ｖ１Ａ，Ｖ１Ｂ，Ｖ２Ａ，Ｖ２Ｂ，Ｖ３Ａ，Ｖ３Ｂが示されている。
【００３１】
これらの入力印加信号成分は、入力同調信号から独立しており、電位Ｖ０は、固定されたオフセット周波数を適用する役割を果たし、電位Ｖ１Ａ及びＶ１Ｂは、等しい電位であり、同調の感度を調整するために使用され、電位Ｖ３Ａ及びＶ３Ｂは、等しい電位であり、２次(second order)までの入力同調信号に対する周波数応答の多項成分を調整するために使用され、電位Ｖ３Ａ及びＶ３Ｂは、等しい電位であり、３次までの入力同調信号に対する周波数応答の多項成分を調整するために使用される。
【００３２】
調整の“純度(purity)”は、可変リアクターのサイズと抵抗の値に依存し、３次の調整は、公称感度(nominal sensitivity)に不可避的に影響を与える。制御ポート上の入力同調信号独立の電位成分は同調感度の逆数に部分的に影響を与えるので、さらに高次の成分は、調整が増加するにつれて、次第に顕在化する（ゼロ次と、場合によっては１次を除く）。
【００３３】
しかしながら、制御電圧成分は、必ずしも、入力同調信号から独立ではない。例えば、同調範囲は、Ｖ０を入力同調に依存させることにより増加されることができる。４次への調整の拡張は、入力同調信号に（線形的に）依存する成分をＶ３ＡおよびＶ３Ｂに適用することによって達成される。
【００３４】
調整が２次まで必要であるだけであれば、これは、簡単な抵抗チェーン（即ち、Ｒ７，Ｒ８…、およびＶ２Ａ，Ｖ２Ｂ…を省略したもの）を用いて、入力同調信号に（線形的に）依存する成分をＶ１ＡおよびＶ１Ｂに適用することによって達成される。
【００３５】
従って、図２の回路は、同調特性の異なる次数の調整を提供する。より高い次数への拡張は、例えば、図の右側の抵抗チェーンにおけるそれらの位置に関する２次及び高次依存性を有する入力同調信号独立の成分を生成することにより容易である。これは、例えば、ラダーの右側部分にハーフラダーを付け足して抵抗の方形グリッドを形成することにより達成される。或いは、４次の調整は、入力同調信号に線形的に依存する項をＶ２Ａ及びＶ２Ｂの電圧源に含めることにより、現在のアレイ内に組み入れられてもよい。これは、これらの特性を提供することができる抵抗配置のほんの一例である。また、このようなチェーン内の線形性およびバイアスデファレンシャル(bias differential)を調整するための同様の構成は、また、ピース・ワイズ・リニアジェネレータ(peace-wise-linear)の勾配変化についての基準を修正するのに有用である。
【００３６】
個々の異なる電位は、図３に示されるような可変容量素子に印加されるべき異なる値の個々の制御電圧を形成するために、図の左側部分から取られる。
【００３７】
図３は、本発明の方法の可能な適用例を示す回路図である。この回路は、図１の特性を生じるシミュレーションについて使用されるものとして示されており、従ってシミュレーション中の動作を確かめるために使用されるものとして電圧源Ｖｉｎ、電流源Ｉ１およびＩ２、並びに電圧源Ｖｄｉｏｄｅを備える。この回路は、バックツーバックペアのチェーン状に配置されセグメント化された配列のＭＯＳバラクターＱ１〜Ｑ１８から構成される。ＭＯＳバラクターのそれぞれの面積は、面積乗数(area multiplier)Ｍによって示されている。この実施形態では、各バックツーバックペアの二つのバラクターは、互いに同じ面積を有するが、別のペアのバラクターは別の面積を有する。従って、この例では、Ｑ１及びＱ６のそれぞれは、幅が５ｍｍで高さが５ミクロン、即ち２５平方ミクロンで与えられる面積を有し、ここで、隣接するバラクターＱ１８，Ｑ１７のペアは、この面積の２倍の面積を有し（Ｍ＝２）、次の１つのペアは、それぞれ、この面積の２０倍の面積を有する（Ｍ＝２０）。
【００３８】
この特殊な例では、ＭＯＳバラクターのゲートは、以下に説明されるように、抵抗Ｒ１０，Ｒ２０，Ｒ３０，Ｒ４０，Ｒ９０，Ｒ１１０，Ｒ１２０，Ｒ１００のノードで一様な間隔でバイアスされ、そして、共通の制御信号が、電圧源Ｖｃからバラクターのウェルに印加される。Ｖｃは、１メガオームの抵抗Ｒ５０を介してペアの左側のバラクターに印加され、１メガオームの抵抗Ｒ１４０を介して右側に印加される。電圧バイアスＶＢは、バラクターのそれぞれのゲートに印加される。これらの条件の下で、位置依存のバイアスの小さな変調が、類似（しかし、通常は逆数）の特性を有するＭＯＳＦＥＴバラクター集合体の変調機能における変化をもたらす。
【００３９】
図２の分圧器によって発生された制御電圧電位、同調信号ＶＡ，ＶＢ，ＶＣ、およびバラクターの特性とサイズは、本装置が、発振器またはフィルター回路のような、同調されるべき回路に示すインピーダンスを決定する。
【００４０】
図４ａは、図２の全体的な抵抗ブリッジ構成の特殊な例を示し、それは図３のバラクターチェーン上の位置依存のバイアスを制御するために使用されることができる。
【００４１】
この抵抗配置の例は、図に示されるように、１ｋΩの抵抗Ｒ１０１〜Ｒ１１２の第１の直列チェーンＸと、１ｋΩの抵抗Ｒ２０１〜Ｒ２１１の第２の直列チェーンＹと、第１および第２の直列チェーンにおける１ｋΩの対応する抵抗を接続する２０ｋΩのブリッジ抵抗Ｒ３０１〜Ｒ３１１のアレイＺ１とから構成される。
【００４２】
電圧ノードＶ０〜Ｖ１２での出力のそれぞれは、その位置番号に依存して異なる。印加電圧は、図２のように、ＶＡ，ＶＢ，ＶＣで示される。ＶＡは、Ｖ０に対応するノードとＶ１２に対応するノードとの間のブリッジアレイ全体を横切るように印加される基本的な印加電圧である。ＶＢは、Ｖ０に対応するノードＮ０とノードＮ６との間に印加される。ＶＣは、ノードＮ１とノードＮ１１との間に印加される。
【００４３】
ノードＮ６に印加される電圧ＶＢが、基本印加電圧の半分、即ちＶＢ＝０．５ＶＡであり、ノードＮ１とＮ１１との間に印加される電圧源ＶＣが、基本電圧源ＶＡの６分の５、即ちＶＣ＝５ｘＶＡ／６であれば、ノードの電位は、位置番号とともに線形に変化する。もし、電圧源ＶＢが０．５ｘＶＡから変化すれば、追加の２次の位置依存の項を生成し、電圧ノードＶ０およびＶ１２でのバイアスを変化しない状態のままにする。同様に、電圧源ＶＣに対する修正が、３次の位置依存の項を生成し、それは、電圧ノードＶ０，Ｖ６，Ｖ１２でのバイアスを変化しない状態のままにする。図４ｂは、電圧源ＶＢ，ＶＣを、それぞれ、２．３６ボルトおよび１８．７ボルトだけ修正したことによる効果を示し、図４ａの比較的接近した間隔の抵抗の値についてさえ、２次および３次の項のピークディストーションは、それぞれ、０．３３％および３．５％に過ぎない。とりわけ、精密許容差(close tolerance)の適用については、このディストーションレベルは、抵抗値に対するわずかな修正で補正可能である。
【００４４】
図５は、図２および図４ａの抵抗トポロジーに対する代替の抵抗トポロジーを示す。これは、また、調整可能な感度およびディストーションを有する基準チェーンに適している。
【００４５】
この実施例は、メイン電圧源ＶＡによってバイアスされた抵抗Ｒ５０１〜Ｒ５１２の直列チェーンから構成される。このチェーンにおける各抵抗Ｒ５０１〜Ｒ５１２の間の各電圧ノードＶ１〜Ｖ１１は、一方のサイドの各抵抗Ｒ５２１〜Ｒ５３１と他方のサイドの各抵抗Ｒ５４１〜Ｒ５５１のそれぞれの一つの端子に接続されている。抵抗Ｒ５２１〜Ｒ５３１の他方の端子は、全て、共通電圧源ＶＥに共通接続され、抵抗Ｒ５４１〜Ｒ５５１の他方の端子は、全て、共通電圧源ＶＤに共通接続されている。
【００４６】
原則として、位置に伴う電位の変化の１次、２次、３次の依存性は、次のように制御される。
ＶＤ＝Ｖ１／２＋Ｖ２＋Ｖ３
ＶＥ＝Ｖ１／２＋Ｖ２−Ｖ３
ここで、Ｖ１は線形項(linear term)であり、Ｖ２は偶数項を提供し、そしてＶ３は奇数項を提供する。このトポロジーは、所定の出力インピーダンスを提供するためにさらに低い消費電力(dissipation)で足りるという利点を有する。欠点は、抵抗値が単純に関連していないということであり、それは、レイアウトを複雑にし、正確な比例マッチングを得ることを困難にする。ここで留意すべきは、図５に示された値は、線形項のみについて良好な性能を与え、さらなる調整は、３次を超える低コンテンツを提供するために、偶数次および奇数次の修正項についての低ディストーションを提供するのに必要とされることである。
【００４７】
上述した実施形態において、通常、個々のＭＯＳバラクターのそれぞれは、同一の入力同調信号の変化に遭遇する。しかしながら、それは、ときどき、さらに急な勾配で幾つかの端部セクションを駆動するのに有利である。これは、これらの端部セクションに対する駆動が範囲の或る部分にわたって非線形になることを必要とすることを意味するが、しかし、その効果は、もし低減された利得の領域がそのセクションからの低減された同調効果と一致すれば、必ずしも重要ではない。特定の応用は、同調範囲の端に至るまで適切で一様な同調を維持することが困難であるような場合である。
【００４８】
線形性の場合について、本発明で用いる適切な勾配(gradient)が、図６〜１３のグラフで示される。図６〜１３の全てにおいて、横軸は入力同調信号を表し、図６，８，１０，１２については、縦軸は、ＭＯＳバラクターの制御ポートに印加される電位を表し、図７，９，１１，１３については、縦軸は、ＭＯＳバラクターに印加される制御信号を表す。
【００４９】
図６は、同調回路、即ち、制御信号が入力同調信号から独立すべきである実施形態におけるＭＯＳバラクターの制御ゲートに印加される信号を示す。信号６００は、同調回路のそれぞれのポートの一つに印加され、信号６０１〜６０６のそれぞれは、各同調回路の他のポートに印加される。理解されるように、信号６０１〜６０６は、０〜５．１Ｖの範囲にある入力同調信号から独立している。供給範囲は０〜５．５Ｖである。
【００５０】
図７は、等価な複合制御信号、即ち、各同調回路の制御信号を形成する制御ポートに印加される信号間の差を示す。ライン７００は、同調感度がピークを示す大まかな信号レベル領域を表し、一方、ライン７１０は、顕著な同調感度のはじまり(onset)を表し、即ち、もし信号の勾配がゼロまたはこのラインの下になれば、それは全体感度に影響を及ぼさない。
【００５１】
図８及び図９は、信号８０１〜８０６が同調回路のそれぞれの制御入力の一つのポートに印加され、信号８００が各同調回路の他の入力ポートに印加されて、複合の各信号９０１〜９０６を生成するときの信号を示す。ライン９００及び９１０は、図７におけるライン７００及び７１０と等価である。これは適度に同調範囲を増やす。
【００５２】
図１０及び図１１は、電位が入力同調信号から独立しているシングルエンド構成を示し、それは、入力ポート上の信号がゼロの近くかそれ以下である場合に制限を必要とする。可変リアクターの全ての制御入力のうちの一つのポートは、発振器の共通端子(common terminal)に接続され、その電位は点線で示されている。これは、利用可能な制御範囲の多くを探索し、最低電位を有するものを除いて、大多数の制御入力の第２の制御ポートに入力同調信号依存の制御成分を供給する。これは、約０．９Ｖだけほとんどのポートで制御範囲を増やす。ライン１１００および１１１０は、図７のライン７００及びライン７１０と等価である。明らかに、このような構想は、全動作範囲を通じて入力同調信号に線形的に依存する制御信号を用いて達成されることができるところの最大線形同調範囲を提供する。しかしながら、図示されている最高信号も最低信号も、ライン１１０と最大利用可能な電位との間の有用な範囲を全て探索(explore)しないことが分かる。従って、原理上、最高電位および最低電位を有する制御信号の傾きを制御範囲の端でより急勾配にすることにより、線形同調範囲を拡張することができる。
【００５３】
図１２及び図１３は、全動作範囲にわたって入力同調信号に線形的に依存する制御信号についての最大の現実的な線形同調範囲を提供するダブルエンド構成を示す。
【００５４】
図１２は、制御ポートに印加される制御電位を示し、図１３は、結果として得られる制御電位を示す。この場合も、ライン１３００及びライン１３１０は、図７におけるライン７００及びライン７１０と等価である。
【００５５】
図１２において、入力同調信号について最も急で正の勾配を示す電位は、一旦、全ての制御信号がライン１３００の上側になれば、同調の勾配が疑いもなく減少するので、図１３における最低の位置を占める制御信号を生成するポートに印加されることができない。
【００５６】
本発明の或る実施形態では、同調回路は、実効的な制御信号が二つのポートに印加される信号間の差分であるような、これら二つの制御ポートを有する。入力信号に依存する単一の制御信号は、全ての同調回路の一つ（同極性）のポートに印加される。入力信号から独立した信号は、同調回路の他の制御ポートに印加される。従って、入力信号からの制御信号の生成は比較的容易であり、それらの間の同調信号独立のオフセットによってのみ区別される。これは、また、幾つかの性能の利点を有する。
【００５７】
変動は、適切な線形性を有する特定の感度を提供するために特性を調整する必要を招く。各同調回路の接続位置の直交多項関数(orthogonal polynominal function)である電圧成分を提供することができる抵抗回路網を開発できる。各多項関数は、回路網の単一端子に対する電位を変えることにより修正されることができる。これは、入力信号から独立した電位を回路網に印加することにより、同調の線形性及び感度が都合よく調整されることを可能にする。
【００５８】
ＭＯＳバラクターを用いた実施形態では、正端子として特徴づけられるｎウェルを有する典型的なＮウェルバラクターが使用されてもよい。或るレベルよりも下のバイアスについて、容量性のインピーダンスは一定になる。バイアスが閾値を超えると、容量性のインピーダンスは上昇を開始する。電圧を伴うインピーダンスの変化のレートは急速にピークに達し、それから比較的緩やかに減少する。より高いバイアス電圧については、インピーダンスは、概ね、バイアス電圧の平方根で変化する。
【００５９】
ＲＦ信号に関する限り、ＭＯＳバラクターのグループは並列接続される。入力信号の一つの極端な値では、ＭＯＳバラクター（複数）は、それらの幾つかが、初期状態においてバイアス電圧で実質的に変化を示さないように、一つのバラクターがピーク感度付近にあり且つその他のバラクターがこの点よりも下にある状態でバイアスされる。電圧が上昇し、そして第１バラクターの感度が減少するにつれて、最初の一つとその他のバラクターが、連続して、それらの最大感度の領域を通る。バラクターの最後のものが、その最大感度の領域に達すると、本装置の線形同調範囲は尽きる。
【００６０】
この一つの結論は、大多数の同調回路が、最大の利用可能なバイアス電位の一部分を見るだけであり、それは同調範囲を制限する。
【００６１】
二つの制御ポートは、共振回路からＤＣ的に切り離される。ＩＣ使用の場合、切り離された容量は追加のスペースを省き、加えて、それらの直列インピーダンスは、実効的な同調範囲を低減させる効果を有することができる。本システムにおいて、オンチップ供給電圧マルチプリケーションは、同調範囲を改善するために提供されてもよい。
【００６２】
大きな同調容量を必要とし、且つ同調が（比較的）容易な用途については、バラクターの一端が発振回路に直接的に接続される構成が使用されることができ、その結果として固定されたＤＣ成分が得られる。各同調ＭＯＳバラクターについての制御ポートは、制御信号が同調回路の反応範囲(sensitive range)をはずれる場合を制限することを除いて理想的な勾配を有する（異なる）制御成分で駆動される。
【００６３】
或る応用については、さらに小さな容量が必要とされ、このために、デバイスが上述のように接続されるが、最大の可能範囲を探索する制御電位を用いる。そして、他のデバイスが、このデバイスと直列に“バックツーバック”で配置され、これらは、一つのポート上のこの“最大偏移(maximum excursion)”電位を臨むが、制御成分は、これらの追加のデバイスの他の端子に異なる（逆の）勾配で印加されることができ、制御範囲をさらに拡張する。
【００６４】
従って、本発明の実施形態は、直列絶縁（例えば容量）を使用することによって引き起こされる利用可能な同調範囲の低減を回避するために使用されることができる。直列容量を潜在的に低減することは、また、回路に必要とされるチップ面積(die area)を低減する。
【００６５】
好ましくは、種々の制御回路は、入力同調信号の範囲を通じてピーク感度のそれらの領域に順次導入されることができ、そして最大の実用的な同調範囲は、入力同調信号から各制御信号への利得が利用可能な同調範囲を探索するのに十分であることを保証することにより探索されることができる。従って、入力同調信号と各制御信号との間に必要とされる利得は、入力同調信号のレベルに依存し、そのレベルでは、その関連同調回路がその最大感度に達する。
【００６６】
我々は、構成を修正して、入力同調信号から独立した制御信号を前に使用したポートに、入力同調信号に依存する制御成分を印加することによって、これを達成することができる。依存性は、他のポートに印加されるオリジナル依存の信号に関して逆にされる。これらの信号は、入力同調信号の全範囲にわたってその反応範囲にある同調回路が最低の利得を臨むなどのように、もともとは非依存の差分(differentials)を設定するために使用された電位分圧器セクションを介して印加される。
【００６７】
このように、同調回路のそれぞれの制御入力の一つでの信号は、同調回路を備える共振回路または発振器によって決定される。効率的には、各同調回路は単一の制御入力を備える。シングルエンドの信号が印加されるので、制御信号は、必要とされる信号範囲をはずれることなく正確に反復されない。
【図面の簡単な説明】
【００６８】
【図１】本発明の実施形態による回路のリアクタンス特性と共に、代表的なＭＯＳＦＥＴバラクターの印加同調電圧対リアクタンス特性を示す図である。
【図２】ＤＣオフセットが調整される本発明の実施形態による同調特性の異なる次数(order)の調整を提供することが可能な回路の回路図である。
【図３】本発明の実施形態によるバックツーバックＭＯＳＦＥＴバラクターから構成される回路の回路図である。
【図４ａ】本発明の実施形態によるバラクターチェーン上の位置依存のバイアスを制御するための回路の回路図である。
【図４ｂ】図４ａに示された回路における電圧源を修正することの効果を示す図である。
【図５】本発明の実施形態による調整可能なディストーションを有するリファレンスチェーンについての他の抵抗トポロジーを備える回路の回路図である。
【図６】本装置に印加される代表的な制御信号を示す。
【図７】本装置に印加される代表的な制御信号を示す。
【図８】本装置に印加される代表的な制御信号を示す。
【図９】本装置に印加される代表的な制御信号を示す。
【図１０】本装置に印加される代表的な制御信号を示す。
【図１１】本装置に印加される代表的な制御信号を示す。
【図１２】本装置に印加される代表的な制御信号を示す。
【図１３】本装置に印加される代表的な制御信号を示す。
【符号の説明】
【００６９】
Ｒ１〜Ｒ１７，；抵抗
Ｖ０，Ｖ１Ａ，Ｖ１Ｂ，Ｖ２Ａ，Ｖ２Ｂ，Ｖ３Ａ，Ｖ３Ｂ；電圧源
【図１】
2008535428.tif 000003
【図２】
2008535428.tif 000004
【図３】
2008535428.tif 000005
【図４ａ】
2008535428.tif 000006
【図４ｂ】
2008535428.tif 000007
【図５】
2008535428.tif 000008
【図６】
2008535428.tif 000009
【図７】
2008535428.tif 000010
【図８】
2008535428.tif 000011
【図９】
2008535428.tif 000012
【図１０】
2008535428.tif 000013
【図１１】
2008535428.tif 000014
【図１２】
2008535428.tif 000015
【図１３】
2008535428.tif 000016
【国際調査報告】
2008535428.tif 000017
2008535428.tif 000018
2008535428.tif 000019