(57)【要約】      （修正有）【課題】アイソレーション特性に優れたマトリクススイッチ回路及びこれを用いた低ノイズブロックコンバータを提供する。【解決手段】各々がｎ個（ｎは３以上の整数）のスイッチ素子を有する複数の１×ｎスイッチと、ｎ個の出力端子と、１×ｎスイッチの各々におけるそれぞれ１つのスイッチ素子と出力端子の１つとを相互に接続するｎ個のインターコネクション部と、を有し、互いに隣接して配された出力端子の対の各々に接続されたインターコネクション部の対のうち、少なくとも一対のインターコネクション部は互いに隣接しないように配されている。【選択図】図２
2015005947.tif 000002
【特許請求の範囲】
【請求項１】
各々がｎ個（ｎは３以上の整数）のスイッチ素子を有する複数の１×ｎスイッチと、
ｎ個の出力端子と、
前記１×ｎスイッチの各々におけるそれぞれ１つの前記スイッチ素子と前記出力端子の１つとを相互に接続するｎ個のインターコネクション部と、を有し、
互いに隣接して配された前記出力端子の対の各々に接続された前記インターコネクション部の対のうち、少なくとも一対の前記インターコネクション部は互いに隣接しないように配されていることを特徴とするマトリクススイッチ回路。
【請求項２】
前記ｎは４以上の整数であり、互いに隣接して配された出力端子の対の各々に接続されたインターコネクション部の対の各々における前記インターコネクション部の間には他の前記インターコネクション部が配されていることを特徴とする請求項１に記載のマトリクススイッチ回路。
【請求項３】
前記インターコネクション部は、直線状で互いに並列に配されていることを特徴とする請求項１又は２に記載のマトリクススイッチ回路。
【請求項４】
各々がｎ個（ｎは３以上の整数）のスイッチ素子を有する複数の１×ｎスイッチと、
ｎ個の出力端子と、
前記１×ｎスイッチの各々におけるそれぞれ１つの前記スイッチ素子と前記出力端子の１つとを相互に接続するｎ個のインターコネクション部と、を有し、
互いに隣接して配された前記インターコネクション部の対の各々に接続された前記出力端子の対のうち、少なくとも一対の前記出力端子は互いに隣接しないように配されていることを特徴とするマトリクススイッチ回路。
【請求項５】
前記スイッチ素子の各々と前記インターコネクション部とを接続する入力側導体配線と、前記インターコネクション部と前記出力端子とを接続する出力側導体配線と、を有し、
前記入力側導体配線、前記インターコネクション部及び前記出力側導体配線は、マイクロストリップライン、コプレーナライン又はグランデッドコプレーナラインによって構成されていることを特徴とする請求項１乃至４のいずれか１つに記載のマトリクススイッチ回路。
【請求項６】
前記インターコネクション部と前記入力側導体配線との交差部分、及び前記インターコネクション部と前記出力側導体配線との交差部分のいずれかに遮蔽導体を有することを特徴とする請求項１乃至５のいずれか１つに記載のマトリクススイッチ回路。
【請求項７】
前記スイッチ素子の各々は、ＭＯＳＦＥＴ、ＭＥＳＦＥＴ又はバイポーラトランジスタからなることを特徴とする請求項１乃至６のいずれか１つに記載のマトリクススイッチ回路。
【請求項８】
請求項１乃至７のいずれか１つに記載のマトリクススイッチ回路と、
高周波信号を増幅する前記１×ｎスイッチの数量と同一個数の高周波アンプと、
前記高周波アンプの各々に接続され、前記高周波アンプの各々からの増幅高周波信号を中間周波数信号に変換するミキサと、
前記ミキサの各々に接続され、前記中間周波数信号を増幅して増幅中間周波数信号を前記マトリクススイッチ回路に供給するするＩＦアンプと、を有することを特徴とする低ノイズブロックコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクススイッチ回路、特に衛星放送受信用の低ノイズブロックコンバータ（Low Noise Block converter：ＬＮＢ）に用いられるマトリクススイッチ回路に関する。
【背景技術】
【０００２】
低ノイズブロックコンバータ（以下、ＬＮＢと称する）は、衛星放送の受信用アンテナからの高周波信号を中間周波数信号に変換する機能を有している。ＬＮＢによって変換された信号（中間周波数信号）は、同軸ケーブルを介してチューナに供給される。
【０００３】
異なる偏波面や周波数を有する複数の信号を複数のチューナへ選択的に供給する場合、ＬＮＢ内には複数の中間周波数信号を分配及び選択するマトリクススイッチ回路が設けられる。マトリクススイッチ回路は、複数の異なる中間周波数信号を所望のチューナへ供給する機能を有している。例えば、ヨーロッパやインドでは、４つのアンテナからの信号を４つのチューナに供給することができるＬＮＢが一般的に用いられている。
【０００４】
特許文献１には、１入力多出力スイッチと、多入力１出力スイッチと、隣接するスイッチ間に設けられかつ当該スイッチの導電型とは逆の導電型を有する半導体領域で構成された遮蔽体と、を有する多入力多出力スイッチ回路が開示されている。
【０００５】
特許文献２には、スイッチペアを構成する偶数個のＳＰ４Ｔスイッチと、ペアのスイッチ間に配線された第１及び第２の導体線路と、多層構造を有する誘電体層と、を有し、第１の導体線路及び第２の導体線路が誘電体層の互いに異なる層上に配線された構成を有するマトリクススイッチが開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平9-9312号公報
【特許文献２】国際公開第2006/095729号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
チューナは、複数のアンテナから供給される複数の放送信号（放送チャネル）のうち、いずれか１つの放送信号を選択して受信する。従って、複数のチューナがＬＮＢに接続されている場合、チューナの各々が複数の放送信号から互いに異なる１つの放送信号を選択して受信する場合がある。この場合、マトリクススイッチ回路内においては、異なる複数の中間周波数信号の各々が様々な経路を経て所望のチューナに向かって伝搬することとなる。
【０００８】
例えば、２つのチューナのうち、一方のチューナ（チューナ１）が１の放送信号（信号Ｘ）を受信し、他方のチューナ（チューナ２）が他の放送信号（信号Ｙ）を受信する場合を考える。この場合、チューナ１にとって信号Ｘは受信を希望する信号（希望信号：desired signal）であり、信号Ｙは受信を希望しない信号（非希望信号：undesired signal）である。同様に、チューナ２にとっては、信号Ｙが希望信号、信号Ｘが非希望信号である。
【０００９】
チューナ１及び２が上記受信選択（チャネル選択）を同時に行った場合、信号Ｘ及び信号Ｙは、各チューナに向かってマトリクススイッチ回路内の異なる経路を通って伝搬する。このとき、希望信号の進行経路に非希望信号が漏洩することがある。例えば、チューナ１に向かって伝搬する信号Ｘの経路内に信号Ｙが漏洩すると、チューナ１には信号Ｘ及び信号Ｙが結合した重畳信号（信号Ｘ＋Ｙ）が供給される。
【００１０】
すなわち、チューナには希望信号に非希望信号が結合された好ましくない信号が供給され、チャネル間干渉が生じた結果、例えば不鮮明な映像が視聴者に供給される。また、非希望信号による希望信号の受信妨害などの受信障害の原因となる。この信号の漏洩の程度は、伝搬する信号のパラメータに加え、回路内の配線の長さ、配線間の間隔、配線幅などの要因によって変化する。例えば、配線が長いほど、また配線間の間隔が小さいほど信号の漏洩の程度は大きくなる。
【００１１】
上記したように、ＬＮＢ内における希望信号に対する非希望信号の漏洩の程度が小さいこと（すなわちアイソレーション特性が高いこと）は、ＬＮＢの重要な特性の１つである。
【００１２】
本発明は上記した点に鑑みてなされたものであり、アイソレーション特性に優れたマトリクススイッチ回路及びこれを用いたＬＮＢを提供することを目的としている。
【課題を解決するための手段】
【００１３】
各々がｎ個（ｎは３以上の整数）のスイッチ素子を有する複数の１×ｎスイッチと、ｎ個の出力端子と、１×ｎスイッチの各々におけるそれぞれ１つのスイッチ素子と出力端子の１つとを相互に接続するｎ個のインターコネクション部と、を有し、互いに隣接して配された出力端子の対の各々に接続されたインターコネクション部の対のうち、少なくとも一対のインターコネクション部は互いに隣接しないように配されていることを特徴としている。
【図面の簡単な説明】
【００１４】
【図１】実施例に係るＬＮＢの構成を説明するブロック図である。
【図２】実施例に係るＬＮＢのマトリクススイッチ回路の構成を説明する配線図である。
【図３】マトリクススイッチ回路内を伝搬する信号の流れの１の例を説明する図である。
【図４】マトリクススイッチ回路内を伝搬する信号の流れの他の例を説明する図である。
【図５】（ａ）及び（ｂ）は、マトリクススイッチ回路の配線部の上面図及びその拡大図である。
【図６】（ａ）〜（ｃ）は、マトリクススイッチ回路の配線部の詳細を説明する図である。
【発明を実施するための形態】
【００１５】
本発明は、ＬＮＢ（低ノイズブロックコンバータ：Low Noise Block converter）内におけるマトリクススイッチ回路のスイッチ素子から出力端子に至る異なる配線経路のいずれかの経路領域において、配線同士が隣接する領域と隣接しない領域とを設けることに着目してなされたものである。以下、本発明の実施例に係るＬＮＢ及びマトリクススイッチ回路について詳細に説明する。
【実施例１】
【００１６】
図１は、本発明の実施例１に係るＬＮＢ１０の構成を説明するブロック図である。ＬＮＢ１０は、４入力４出力のＬＮＢとして構成されている。具体的には、ＬＮＢ１０は、４つのアンテナ（アンテナ１〜４）からの入力信号（放送信号）を分配及び選択して、４つのチューナ（チューナ５〜８）に供給する機能を有している。ＬＮＢ１０は、図１の破線で囲まれた部分によって示されている。
【００１７】
ＬＮＢ１０は、アンテナ１〜４から入力された高周波信号としての無線信号（以下、ＲＦ（Radio Frequency）信号と称する）を増幅する高周波アンプとしての４つのＲＦアンプ（ＲＦアンプ１１、２１、３１及び４１、それぞれ第１のＲＦアンプ〜第４のＲＦアンプ）を有している。図１に示すように、ＲＦアンプ１１、２１、３１及び４１の各々は、アンテナ１〜４の各々と後述するミキサ１２、２２、３２及び４２の各々とに接続されている。ＲＦアンプ１１〜４１の各々は、それぞれアンテナ１〜４によって供給されたＲＦ信号を増幅した増幅ＲＦ信号（増幅高周波信号）を生成し、ミキサ１２、２２、３２及び４２の各々に増幅ＲＦ信号を供給する。例えば、ＲＦ信号は、約１２ＧＨｚの周波数を有している。なお、アンテナ１〜４は、衛星放送用の送信装置（図示せず、例えば放送衛星など）に無線で接続されている。アンテナ１〜４の各々は、送信装置からの送信信号（放送信号）であるＲＦ信号を受信し、ＲＦ信号をＲＦアンプ１１、２１、３１及び４１の各々に供給する。
【００１８】
ＬＮＢ１０は、ＲＦアンプ１１、２１、３１及び４１によって生成（増幅）された増幅ＲＦ信号を中間周波数信号（以下、ＩＦ（Intermediate Frequency）信号と称する）に変換（ダウンコンバート）する４つのミキサ（ミキサ１２、２２、３２及び４２、それぞれ第１のミキサ〜第４のミキサ）を有している。ミキサ１２、２２、３２及び４２の各々は、前述したＲＦアンプ１１、２１、３１及び４１の各々と後述するＩＦアンプ１３、２３、３３及び４３の各々とに接続されている。また、ミキサ１２、２２、３２及び４２には、増幅ＲＦ信号をＩＦ信号に変換する際の変換周波数信号を生成する局部発振器が接続されている。本実施例においては、ミキサ１２及びミキサ２３に対して局部発振器１５（第１の局部発振器）が接続され、ミキサ３２及びミキサ４２に対して局部発振器２５（第２の局部発振器）が接続されている（すなわちＬＮＢ１０が２つの局部発振器を有する）場合について説明する。
【００１９】
ＲＦアンプ１１、２１、３１及び４１によって増幅された増幅ＲＦ信号の各々は、ミキサ１２、２２、３２及び４２の各々に供給され、局部発振器１５及び２５から供給された変換周波数信号と混合される。ミキサ１２、２２、３２及び４２は、増幅ＲＦ信号と変換周波数信号との間の周波数の差分に応じたＩＦ信号を生成し、ＩＦアンプ１３、２３、３３及び４３の各々にＩＦ信号を供給する。例えば、ＩＦ信号は、約９５０ＭＨｚ〜約２１５０ＭＨｚの範囲内の周波数を有している。
【００２０】
ＬＮＢ１０は、ミキサ１２、２２、３２及び４２によって生成されたＩＦ信号を増幅する４つのＩＦアンプ（ＩＦアンプ１３、２３、３３及び４３、それぞれ第１のＩＦアンプ〜第４のＩＦアンプ）を有している。ＩＦアンプ１３、２３、３３及び４３の各々は、前述したミキサ１２、２２、３２及び４２の各々と後述するマトリクススイッチ回路５０とに接続されている。ＩＦアンプ１３、２３、３３及び４３の各々は、ミキサ１２、２２、３２及び４２によって供給されたＩＦ信号を増幅した増幅ＩＦ信（増幅中間周波数信号）を生成し、マトリクススイッチ回路５０に増幅ＩＦ信号を供給する。
【００２１】
ＬＮＢ１０は、ＩＦアンプ１３、２３、３３及び４３の各々によって生成（増幅）された増幅ＩＦ信号を分配及び選択するマトリクススイッチ回路５０を有している。マトリクススイッチ回路５０は、前述したＩＦアンプ１３、２３、３３及び４３の各々と後述する出力アンプ１４、２４、３４及び４４の各々とに接続されている。マトリクススイッチ回路５０は、ＩＦアンプ１３、２３、３３及び４３の各々によって供給された増幅ＩＦ信号を分配及び選択し、当該分配及び選択された増幅ＩＦ信号を出力アンプ１４、２４、３４及び４４の各々に供給する。
【００２２】
以下においては、ＩＦアンプ１３、２３、３３及び４３の各々からマトリクススイッチ回路５０に供給される増幅ＩＦ信号を入力ＩＦ信号、マトリクススイッチ回路５０から出力アンプ１４、２４、３４及び４４の各々に供給される増幅ＩＦ信号を出力ＩＦ信号と称する。
【００２３】
マトリクススイッチ回路５０は、チューナ５〜８の各々とアンテナ１〜４の各々との間の接続経路を切り替える。具体的には、マトリクススイッチ回路５０は、１のチューナと当該チューナが受信を希望する信号を送信する１のアンテナとが接続されるように、マトリクススイッチ回路５０内のスイッチのオン／オフを切り替える。例えば、チューナ５及び７がアンテナ１からの信号の受信を希望する場合、マトリクススイッチ回路５０は、アンテナ１とチューナ５との間及びアンテナ１とチューナ７との間の経路が接続されるようにスイッチを制御する。マトリクススイッチ回路５０の詳細な構成については、図２を用いて後述する。
【００２４】
ＬＮＢ１０は、マトリクススイッチ回路５０によって分配及び選択された出力ＩＦ信号を増幅する４つの出力アンプ（出力アンプ１４、２４、３４及び４４、それぞれ第１の出力アンプ〜第４の出力アンプ）を有している。出力アンプ１４、２４、３４及び４４の各々は、マトリクススイッチ回路５０とチューナ５〜８の各々とに接続されている。出力アンプ１４、２４、３４及び４４の各々は、マトリクススイッチ回路５０からの出力ＩＦ信号を増幅し、当該増幅された出力ＩＦ信号を出力信号としてチューナ５〜８の各々に供給する。
【００２５】
なお、チューナ５〜８の各々は、出力機器（図示せず、例えばスピーカやモニタなどの映像機器又は電話機などの通信機器など）に接続されている。チューナ５〜８の各々は、出力アンプ１４、２４、３４及び４４の各々からの出力信号を復調し、当該復調された出力信号を出力機器に供給する。
【００２６】
ＬＮＢ１０は、マトリクススイッチ回路５０の入出力において接続ラインとの特性インピーダンスが整合（インピーダンスマッチング）されていることが好ましい。具体的には、マトリクススイッチ回路５０に入力ＩＦ信号を供給するＩＦアンプの各々、マトリクススイッチ回路５０及びマトリクススイッチ回路５０から出力ＩＦ信号を受信する出力アンプの各々は、その特性インピーダンスが整合されていることが好ましい。３者の特性インピーダンスが異なっていると、特性インピーダンスが異なるものの間の境界において反射波が発生するなど、伝搬する信号の品質の劣化や出力される信号の強度の低下の原因となるからである。例えば、ＩＦアンプの各々、マトリクススイッチ回路５０及び出力アンプの各々は、５０Ωの特性インピーダンスを有している。
【００２７】
図２は、マトリクススイッチ回路５０の構成を説明する回路図である。なお、図中の●点は、各配線が接続されている点を示している。また、図には、全ての配線が接続されていない状態のマトリクススイッチ回路５０及びマトリクススイッチ回路５０に接続された部材（ＩＦアンプ及び出力アンプ）を示した。
【００２８】
本実施例においては、マトリクススイッチ回路が４つの入力部及び４つの出力部を有し、４つの入力部からの信号の各々を分配及び選択して４つの出力部の各々に供給する構成を有する場合について説明する。また、本実施例においては、マトリクススイッチ回路５０がパッケージ５５内に実装されている場合について説明する。例えば、マトリクススイッチ回路５０は、パッケージ５５の側部に設けられたパッド（入力側パッド５５Ａ〜５５Ｄ及び出力側パッド５５Ｅ〜５５Ｈ）を介してＩＦアンプ１３、２３、３３、４３の各々及び出力アンプ１４、２４、３４、４４の各々に接続されている。なお、パッケージ５５は、例えばプリント基板（図示せず）上に載置されることができる。
【００２９】
マトリクススイッチ回路５０は、入力部５１、スイッチ部５２、配線部５３及び出力部５４から構成されている。入力部５１は、４つの入力端子（入力端子５１Ａ、５１Ｂ、５１Ｃ及び５１Ｄ、それぞれ第１の入力端子〜第４の入力端子）を有している。入力端子５１Ａ〜５１Ｄの各々は、それぞれパッケージ５５の入力側パッド５５Ａ〜５５Ｄにワイヤボンディングによって接続されている。また、入力側パッド５５Ａ〜５５Ｄの各々は、それぞれＩＦアンプ１３〜４３に接続されている。すなわち、入力端子５１Ａ〜５１Ｄの各々は、それぞれパッケージ５５の入力側パッド５５Ａ〜５５Ｄを介してＩＦアンプ１３〜４３の各々に接続されている。また、入力端子５１Ａ〜５１Ｄの各々は、後述するスイッチ部５２に接続されている。
【００３０】
スイッチ部５２は、４つのスイッチ（スイッチ５２Ａ、５２Ｂ、５２Ｃ及び５２Ｄ、それぞれ第１のスイッチ〜第４のスイッチ）を有している。スイッチ５２Ａ〜５２Ｄの各々は、１つの入力（スイッチ入力端子）と４つの出力（第１のスイッチ出力端子〜第４のスイッチ出力端子）を有している（１×４スイッチである）。また、スイッチ５２Ａ〜５２Ｄの各々は、スイッチ出力端子に対応する（本実施例においてはそれぞれ４つの）スイッチ素子を有している。例えば、スイッチ５２Ａ〜５２Ｄの各々は、ＳＰ４Ｔ（単極４投）スイッチからなる。スイッチ５２Ａ〜５２Ｄの各々は、その単極側端子がそれぞれ入力端子５１Ａ〜５１Ｄに接続されている。また、スイッチ５２Ａ〜５２Ｄの各々の４投側端子は配線部５３に接続されている。スイッチ素子は、例えばＭＯＳＦＥＴ、ＭＥＳＦＥＴ及びバイポーラトランジスタなどを用いて構成されている。
【００３１】
スイッチ５２Ａ〜５２Ｄの各々は、ＩＦアンプ１３〜４３の各々から入力側パッド５５Ａ〜５５Ｄの各々及び入力端子５１Ａ〜５１Ｄの各々を介して供給された入力ＩＦ信号をそれぞれ４つ（合計１６個）の信号に分配する。また、スイッチ５２Ａ〜５２Ｄの各々は、それぞれ４つ（合計１６個）のスイッチ素子を有している。スイッチ５２Ａ〜５２Ｄの各々は、スイッチ素子のオン／オフを切り替えることによって、スイッチのスイッチ入力端子とスイッチ出力端子の各々とを接続するかどうかを切り替える。スイッチにおけるスイッチ素子がオン状態となっているスイッチ出力端子にはスイッチ入力端子からの信号が伝達される。
【００３２】
以下においては、スイッチ５２Ａの４つのスイッチ素子をスイッチ素子５２Ａ１、５２Ａ２、５２Ａ３及び５２Ａ４（それぞれ第１１、第１２、第１３素子及び第１４のスイッチ素子）と称する。同様に、スイッチ５２Ｂ〜５２Ｄの各々における４つのスイッチ素子を、それぞれスイッチ素子５２Ｂ１〜５２Ｂ４（それぞれ第２１、第２２、第２３及び第２４のスイッチ素子）、スイッチ素子５２Ｃ１〜５２Ｃ４（それぞれ第３１、第３２、第３３及び第３４のスイッチ素子）及びスイッチ素子５２Ｄ１〜５２Ｄ４（それぞれ第４１、第４２、第４３及び第４４のスイッチ素子）と称する（図３参照）。また、第１１のスイッチ素子〜第４４のスイッチ素子は、それぞれ第１１のスイッチ出力端子〜第４４のスイッチ出力端子に接続されている。第１１のスイッチ出力端子〜第４４のスイッチ出力端子の各々は配線部５３のインターコネクション部５３Ａ〜５３Ｄの各々に接続されている。
【００３３】
配線部５３は、４つのインターコネクション部（インターコネクション部５３Ａ、５３Ｂ、５３Ｃ及び５３Ｄ、それぞれ第１〜第４のインターコネクション部）を有している。インターコネクション部５３Ａ〜５３Ｄの各々は、スイッチ部５２のスイッチ５２Ａ〜５２Ｄの各々における１つのスイッチ素子（すなわちスイッチ出力端子）に接続されている。例えば、インターコネクション部５３Ａは、スイッチ５２Ａのスイッチ素子５２Ａ１、スイッチ５２Ｂのスイッチ素子５２Ｂ１、スイッチ５２Ｃのスイッチ素子５２Ｃ１及びスイッチ５２Ｄのスイッチ素子５２Ｄ１に接続されている。同様に、インターコネクション部５３Ｂはスイッチ素子５２Ａ２、５２Ｂ２、５２Ｃ２及び５２Ｄ２に、インターコネクション部５３Ｃはスイッチ素子５２Ａ３、５２Ｂ３、５２Ｃ３及び５２Ｄ３に、インターコネクション部５３Ｄはスイッチ素子５２Ａ４、５２Ｂ４、５２Ｃ４及び５２Ｄ４に接続されている。また、インターコネクション部５２Ａ〜５２Ｄの各々は、後述する出力部５４に接続されている。
【００３４】
出力部５４は、４つの出力端子（出力端子５４Ａ、５４Ｂ、５４Ｃ及び５４Ｄ、それぞれ第１〜第４の出力端子）を有している。出力端子５４Ａ〜５４Ｄの各々は、配線部５３のそれぞれインターコネクション部５３Ａ〜５３Ｄの各々に接続されている。すなわち、インターコネクション部５３Ａ〜５３Ｄの各々は、スイッチ５２Ａ〜５２Ｄの各々におけるそれぞれ１つのスイッチ出力端子（スイッチ素子）と、出力端子５４Ａ〜５４Ｄとを相互に接続する。
【００３５】
また、出力端子５４Ａ〜５４Ｄの各々は、例えばワイヤボンディングによってパッケージ５５の出力側パッド５５Ｅ〜５５Ｈの各々に接続されている。出力側パッド５５Ｅ〜５５Ｈの各々は、出力アンプ１４、２４、３４及び４４の各々に接続されている。すなわち、出力端子５４Ａ〜５４Ｄの各々は、出力側パッド５５Ｅ〜５５Ｈの各々を介して出力アンプ１４、２４、３４及び４４の各々に接続されている。
【００３６】
図２に示すように、マトリクススイッチ回路５０のインターコネクション部５３Ａ〜５３Ｄの各々及び出力端子５４Ａ〜５４Ｄにおいては、互いに隣接して配された出力端子の各々に接続されたインターコネクション部の対の各々において、そのインターコネクション部は互いに隣接しないように配されている。すなわち、隣接して配された出力端子の各々に接続されたインターコネクション部の対の各々におけるインターコネクション部の間には、他のインターコネクション部が介在して配されている。
【００３７】
具体的には、例えば、１対の隣接する出力端子として、出力端子５４Ａと出力端子５４Ｂは互いに隣接しているが、出力端子５４Ａに接続されたインターコネクション部５３Ａと出力端子５４Ｂに接続されたインターコネクション部５３Ｂとは隣接していない。すなわち、隣接して配された出力端子５４Ａ及び５４Ｂの各々に接続されたインターコネクション部５３Ａとインターコネクション部５３Ｂとの間には他のインターコネクション部であるインターコネクション部５３Ｄが介在して配されている。また、出力端子５４Ｃは出力端子５４Ｂ及び５４Ｄに隣接しているが、出力端子５４Ｃに接続されたインターコネクション部５３Ｃは、出力端子５４Ｂ及び５４Ｄにそれぞれ接続されたインターコネクション部５３Ｂ及び５３Ｄの各々とは隣接していない（インターコネクション部５３Ｃとインターコネクション部５３Ｂ及び５３Ｄとの間にはインターコネクション部５３Ａが配されている）。
【００３８】
また、マトリクススイッチ回路５０のインターコネクション部５３Ａ〜５３Ｄの各々及び出力端子５４Ａ〜５４Ｄにおいては、互いに隣接して配されたインターコネクション部の各々に接続された出力端子の対の各々において、その出力端子は互いに隣接しないように配されている。すなわち、互いに隣接して配されたインターコネクション部の各々に接続された出力端子の対の各々における出力端子の間には、他の出力端子が介在して配されている。
【００３９】
具体的には、インターコネクション部５３Ａはインターコネクション部５３Ｃに隣接しているが、インターコネクション部５３Ａに接続された出力端子５４Ａは、インターコネクション部５３Ｃに接続された出力端子５４Ｃとは隣接していない。すなわち、出力端子５４Ａと出力端子５４Ｃとの間には出力端子５４Ｂが配されている。また、インターコネクション部５３Ｄはインターコネクション部５３Ａ及び５３Ｂに隣接しているが、インターコネクション部５３Ｄに接続された出力端子５４Ｄは、インターコネクション部５３Ａに接続された出力端子５４Ａ及びインターコネクション部５３Ｂに接続された出力端子５４Ｂとは隣接していない（出力端子５４Ｄと出力端子５４Ａ及び５４Ｂとの間には出力端子５４Ｂが介在して配されている）。
【００４０】
図３は、マトリクススイッチ回路５０内を伝搬する信号の流れの一例を説明する図である。具体的には、図３は、スイッチ５２Ａのスイッチ素子５２Ａ２及び５２Ａ４と、スイッチ５２Ｄのスイッチ素子５４Ｄ１及び５４Ｄ３とが接続された場合におけるマトリクススイッチ回路５０及びスイッチ回路５０内を伝搬する信号の流れを説明する図である。以下においては、入力端子５１Ａ〜５１Ｄの各々に供給される入力ＩＦ信号の各々を、それぞれ信号ＩＦＸ１、信号ＩＦＸ２、信号ＩＦＸ３及び信号ＩＦＸ４と称する。また、出力端子５４Ａ〜５４Ｄから出力される出力ＩＦ信号の各々を、それぞれ信号ＩＦＹ１、信号ＩＦＹ２、信号ＩＦＹ３及びＩＦＹ４と称する。
【００４１】
図３及び後述する図４においては、理解の容易さのため、線種を変更することによって伝搬する信号の種類を区別している。具体的には、図中の実線と破線とは異なる信号の種類を示している。
【００４２】
図３に示すように、スイッチ素子５２Ａ２及び５２Ａ４とスイッチ素子５４Ｄ１及び５４Ｄ３とが接続された場合、インターコネクション部５３Ａ及び５３Ｃをそれぞれ出力端子５４Ａ及び５４Ｃに向かって伝搬するのは信号ＩＦＸ４（図中における破線の矢印）である。また、インターコネクション部５３Ｂ及び５３Ｄをそれぞれ出力端子５４Ｂ及び５４Ｄに向かって伝搬するのは信号ＩＦＸ１（図中における実線の矢印）である。なお、後述するが、インターコネクション部５３Ａ〜５３Ｄの各々と出力端子５４Ａ〜５４Ｄの各々とは出力側導体配線６２Ａ〜６２Ｄの各々を介して接続されている。
【００４３】
出力端子５４Ａ及び５４Ｃにとって、信号ＩＦＸ４は希望信号であり、信号ＩＦＸ１は非希望信号である。同様に、出力端子５４Ｂ及び５４Ｄにとって信号ＩＦＸ１は希望信号であり、信号ＩＦＸ４は非希望信号である。
【００４４】
図３に示すように、出力端子５４Ｂ（出力側導体配線６２Ｂ）は、出力端子５４Ａ及び５４Ｃ（出力側導体配線６２Ａ及び６２Ｃ）に隣接して配置されている。このとき、信号ＩＦＸ１（実線）は、出力端子５４Ｂにおいて、出力端子５４Ａ及び出力端子５４Ｃの両方を伝搬する信号ＩＦＸ４（破線）に挟まれた状態となる。この場合、出力端子５４Ｂに対して最も信号ＩＦＸ４が漏洩しやすくなる。すなわち、出力端子５４Ｂにおいて、希望信号に対する非希望信号の漏洩の程度が最も大きくなり、出力端子５４Ｂにおけるアイソレーション特性が低下する。同様に、出力端子５４Ｃは出力端子５４Ｂ及び５４Ｄに隣接しており、出力端子５４Ｃに供給される信号ＩＦＸ４は出力端子５４Ｂ及び５４Ｄに供給される信号ＩＦＸ１に挟まれた状態となる。従って、出力端子５４Ｃにおいてもアイソレーション特性が低下する。
【００４５】
一方、出力端子５４Ｂに接続されているインターコネクション部５３Ｂは、インターコネクション部５３Ａ及び５３Ｃとは隣接していない。すなわち、出力端子５４Ｂ（及び出力側導体配線６２Ｂ）が出力端子５４Ａ及び５４Ｃ（出力側導体配線６２Ａ及び６２Ｃ）に隣接していても、対応して接続されたインターコネクション部５３Ｂはインターコネクション部５３Ａ及び５３Ｃとは隣接していない。従って、インターコネクション部５３Ｂにおいては、信号ＩＦＸ１（希望信号）に対する信号ＩＦＸ４（非希望信号）の漏洩は起こりにくい。従って、インターコネクション部５３Ｂにおいてはアイソレーション特性の低下を抑制することができる。同様に、インターコネクション部５３Ｃは、インターコネクション部５３Ｂ及び５３Ｄとは隣接していない。従って、インターコネクション部５３Ｃにおいてもアイソレーション特性の低下を抑制することができる。
【００４６】
図４は、マトリクススイッチ回路５０内を伝搬する信号の流れの他の例を説明する図である。具体的には、図４は、スイッチ５２Ａのスイッチ素子５２Ａ３及び５２Ａ４と、スイッチ５２Ｄのスイッチ素子５４Ｄ１及び５４Ｄ２とが接続された場合におけるマトリクススイッチ回路５０及びスイッチ回路５０内を伝搬する信号の流れを説明する図である。
【００４７】
図４に示すように、スイッチ素子５２Ａ３及び５２Ａ４とスイッチ素子５４Ｄ１及び５４Ｄ２とが接続された場合、インターコネクション部５３Ａ及び５３Ｂをそれぞれ出力端子５４Ａ及び５４Ｂに向かって伝搬するのは信号ＩＦＸ４（図中における破線の矢印）である。また、インターコネクション部５３Ｃ及び５３Ｄをそれぞれ出力端子５４Ｃ及び５４Ｄに向かって伝搬するのは信号ＩＦＸ１（図中における実線の矢印）である。出力端子５４Ａ及び５４Ｂにとって、信号ＩＦＸ４は希望信号であり、信号ＩＦＸ１は非希望信号である。同様に、出力端子５４Ｃ及び５４Ｄにとって信号ＩＦＸ１は希望信号であり、信号ＩＦＸ４は非希望信号である。
【００４８】
図４に示す場合においては、インターコネクション部５３Ｄがインターコネクション部５３Ａ及び５３Ｂに隣接して配置されているため、インターコネクション部５３Ｄを伝搬する信号ＩＦＸ４はインターコネクション部５３Ａ及び５３Ｂの両方を伝搬する信号ＩＦＸ１に挟まれた状態となる。従って、インターコネクション部５３Ｄにおいてはアイソレーション特性が低下する。また、インターコネクション部５３Ａはインターコネクション部５３Ｃ及び５３Ｄに隣接しているため、インターコネクション部５３Ａにおいてもアイソレーション特性が低下する。
【００４９】
一方で、出力端子５４Ｄは出力端子５４Ａ及び５４Ｂに隣接しておらず、出力端子５４Ａは出力端子５４Ｃ及び５４Ｄに隣接していない。すなわち、インターコネクション部５４Ｄがインターコネクション部５４Ａ及び５４Ｂに隣接していても、出力端子５４Ｄ（及び出力側導体配線）５４Ｄは出力端子５４Ａ及び５４Ｂ（出力側導体配線６２Ａ及び６２Ｂ）とは隣接していない。従って、出力端子５４Ｄ及び５４Ａにおいてはアイソレーション特性の低下を抑制することができる。
【００５０】
なお、上記においては、２つのスイッチの各々におけるそれぞれ２つのスイッチ素子が接続された場合について説明したが、他の場合についても出力部（出力端子部分）又は配線部（インターコネクション部）のいずれかにおいてアイソレーション特性が低下しない部分を構成することができる。例えば、１つのスイッチのうちの３つのスイッチ素子（例えばスイッチ素子５２Ｃ１、５２Ｃ２及び５２Ｃ３）が接続され、他の１つのスイッチの１つのスイッチ素子（例えばスイッチ素子５２Ａ４）が接続されている場合、配線部５３においてはインターコネクション部５３Ｄにおいて信号ＩＦＸ１がインターコネクション部５３Ａ及び５３Ｂを伝搬する信号ＩＦＸ３に挟まれた状態となり、アイソレーション特性が低下する。しかし、出力部５４においては、出力端子５４Ｄは出力端子５４Ａ及び５４Ｂとは隣接しておらず、アイソレーション特性の低下が抑制される。
【００５１】
上記したように、本実施例においては、互いに隣接して配された出力端子の各々に接続されたインターコネクション部の対の各々におけるインターコネクション部の間に他のインターコネクション部が配されるように、又は、互いに隣接して配されたインターコネクション部の各々に接続された出力端子の対の各々における出力端子の間に他の出力端子が配されるように構成されている。従って、インターコネクション部及び出力端子のいずれかにおいてアイソレーション特性の高い領域を形成することができる。従って、アイソレーション特性の優れた高品質のマトリクススイッチ回路及びこれを用いたＬＮＢを提供することができる。
【００５２】
図５（ａ）は、マトリクススイッチ回路５０の配線部５３の上面図である。配線部５３は、インターコネクション部５３Ａとスイッチ部５２のスイッチ５２Ａ〜５２Ｄの各々における１つのスイッチ出力端子（スイッチ素子５２Ａ１、５２Ｂ１、５２Ｃ１及び５２Ｄ１）とを接続する４つの入力側導体配線（第１１の入力側導体配線６１Ａ１、第１２の入力側導体配線６１Ｂ１、第１３の入力側導体配線６１Ｃ１及び第１４の入力側導体配線６１Ｄ１）を有している。また、配線部５３は、インターコネクション部５３Ａと出力部５４の出力端子５４Ａとを接続する出力側導体配線（第１の出力側導体配線）６２Ａを有している。
【００５３】
すなわち、インターコネクション部５３Ａは、スイッチ５２Ａ〜５２Ｄの各々におけるそれぞれ１つのスイッチ素子と出力端子５４Ａとを、それぞれ４つの入力側導体配線（入力側導体配線６１Ａ１、６１Ｂ１、６１Ｃ１及び６１Ｄ１）及び１つの出力側導体配線６２Ａを介して相互に接続する。
【００５４】
同様に、インターコネクション部５３Ｂ〜５３Ｄの各々は、それぞれ、第２１〜２４の入力側導体配線６１Ｂ１〜６１Ｂ４及び第２の出力側導体配線６２Ｂと、第３１〜３４の入力側導体配線６１Ｃ１〜６１Ｃ４及び第３の出力側導体配線６２Ｃと、第４１〜４４の入力側導体配線６１Ｄ１〜６１Ｄ４及び第４の出力側導体配線６２Ｄと、を有している。インターコネクション部の各々は、入力側導体配線及び出力側導体配線を介して、スイッチ素子と出力端子とを相互に接続する。図の明確さのため、図中の符号の一部を省略する。
【００５５】
インターコネクション部５３Ａ〜５３Ｄは、直線状で互いに並列に配されている。また、入力側導体配線６１Ａ１〜６１Ｄ４の各々及び出力側導体配線６２Ａ〜６２Ｄの各々は、インターコネクション部５３Ａ〜５３Ｄの各々に直交するように交差又は接続されている。例えば、インターコネクション部５３Ａ〜５３Ｄの各々は、約８μｍの幅を有し、約３０μｍ間隔で形成されている。インターコネクション部５３Ａ〜５３Ｄの各々は、約３ｍｍの長さを有している。また、出力側導体配線６２Ａ〜６２Ｄの各々は、１ｍｍ間隔で形成されている。
【００５６】
入力側導体配線６１Ａ１〜６１Ｄ４の各々及び出力側導体配線６２Ａ〜６２Ｄの各々は、接続されるインターコネクション部以外のインターコネクション部と交差する場合、当該交差するインターコネクション部の各々とは立体的に交差するように構成されている。例えば、インターコネクション部５３Ａに接続する入力側導体配線６１Ａ１は、インターコネクション部５３Ｂ及び５３Ｄとは立体的に交差している。また、インターコネクション部５３Ａに接続している出力側導体配線６２Ａは、インターコネクション部５３Ｃに立体交差している。
【００５７】
図５（ｂ）は、図５（ａ）の破線で囲まれた部分の拡大図である。図５（ｂ）は、インターコネクション部５３Ｄと入力側導体配線６１Ｃ１との交差部分を示している。理解の容易さのため、インターコネクション部５３Ｄ及び入力側導体配線６１Ｃ１の領域にはハッチングを施してある。入力側導体配線６１Ｃ１は、インターコネクション部５３Ｄには接続しない。従って、入力側導体配線６１Ｃ１はインターコネクション部５３Ｄとは立体交差によって交差する。具体的には、入力側導体配線６１Ｃ１は、インターコネクション部５３Ｄとの交差部分において、スルーホールＴＨを介してインターコネクション部５３Ｄとは異なる層に形成された内部配線ＩＷに接続されている。従って、入力側導体配線６１Ｃ１は、スルーホールＴＨ及び内部配線ＩＷを介してインターコネクション部５３Ｄと立体的に交差する。なお、他の入力側導体配線及び出力側導体配線も同様に、接続しないインターコネクション部とはスルーホールＴＨ及び内部配線ＩＷを介して立体的に交差する。
【００５８】
図６（ａ）は、図５（ａ）のＶ−Ｖ線に沿った断面図である。図６（ａ）に示すように、配線部５３は、誘電体ＤＩに設けられた４つの導体配線層（第１の導体配線層Ｍ１、第２の導体配線層Ｍ２、第３の導体配線層Ｍ３及び第４の導体配線層Ｍ４）を有している。第１の導体配線層Ｍ１は接地されている。インターコネクション部５３Ａ〜５３Ｄの各々は、誘電体ＤＩの一方の主面側の表面（第４の導体配線層Ｍ４）に設けられた導体（インターコネクション導体と称する）から構成されている。従って、インターコネクション部５３Ａ〜５３Ｄの各々は、誘電体ＤＩの他方の主面側の表面（第１の導体配線層Ｍ１）に設けられた接地導体ＧＣを用いたマイクロストリップライン（Microstrip Line）によって構成されている。なお、図示していないが、スイッチ部５２のスイッチ５２Ａ〜５２Ｄの各々は、任意の接地された層に設けられ、スルーホールなどを介して第４の導体配線層Ｍ４の各入力側導体配線に接続されている。
【００５９】
図６（ａ）に示すように、入力側導体配線６１Ｃ１は、インターコネクション部５３Ｂ及び５３Ｄとの交差部分を除いて、誘電体の第４の導体配線層Ｍ４に形成されている。入力側導体配線６１Ｃ１は、インターコネクション部５３Ｂ及び５３Ｄと立体的に交差し、インターコネクション部５３Ａに接続されている。入力側導体配線６１Ｃ１とインターコネクション部５３Ｂ及び５３Ｄとの交差部分において、入力側導体配線６１Ｃ１は、スルーホールＴＨを介して誘電体ＤＩの第２の導体配線層Ｍ２に設けられた内部配線ＩＷに接続されている。すなわち、入力側導体配線６１Ｃ１は、第２の導体配線層Ｍ２を介してインターコネクション部５３Ｂ及び５３Ｄと立体的に交差し、インターコネクション部５３Ａに接続されている。なお、他の入力側導体配線についても同様に、接続されるインターコネクション部以外のインターコネクション部とは第２の導体配線層Ｍ２を介して立体的に交差している。また、入力側導体配線の各々は、第４の導体配線層Ｍ４に設けられた導体（入力側導体と称する）からなり、第１の導体配線層Ｍ１に設けられた接地導体ＧＣを用いたマイクロストリップラインによって構成されている。
【００６０】
図６（ｂ）は、図５（ａ）のＷ−Ｗ線に沿った断面図である。図６（ｂ）に示すように、出力側導体配線６２Ｄは、インターコネクション部５３Ａ及び５３Ｃとの交差部分を除いて誘電体ＤＩの第４の導体配線層Ｍ４に形成されている。出力側導体配線６２Ｄは、入力側導体配線６１Ｃ１と同様に、接続されているインターコネクション部５３Ｄ以外のインターコネクション部５３Ａ及び５３Ｃとは、第２の導体配線層Ｍ２を介して立体的に交差している。同様に、出力側導体配線の各々は、第４の導体配線層Ｍ４に設けられた導体（出力側導体と称する）からなり、第１の導体配線層Ｍ１に設けられた接地導体ＧＣを用いたマイクロストリップラインによって構成されている。なお、図示していないが、出力部５４の出力端子５４Ａ〜５４Ｄの各々は、第４の導体配線層Ｍ４に設けられ、各出力側導体配線とパッケージ５５の出力側パッド５５Ｅ〜５５Ｈの各々とを相互に接続する。
【００６１】
図６（ａ）及び（ｂ）に示すように、誘電体ＤＩの第３の導体配線層Ｍ３には、交差する入力側導体配線及び出力側導体配線の内部配線の各々とインターコネクション部とを電気的に遮蔽する機能を有する遮蔽導体ＳＣが設けられている。遮蔽導体ＳＣは、インターコネクション部と入力側導体配線との交差部分、及びインターコネクション部と出力側導体配線との交差部分に設けられている。図６（ｃ）を用いて、遮蔽導体ＳＣとインターコネクション部及び導体配線との間の位置関係を説明する。
【００６２】
図６（ｃ）は、図５（ａ）における破線で囲んだ部分における第３の導体配線層Ｍ３を上面から見たときの図である。理解の容易さのため、遮蔽導体ＳＣ及び入力側導体配線６１Ｃ１と内部配線ＩＷとを接続する第３の導体配線層Ｍ３を貫通するスルーホールＴＨにはハッチングを施した。また、インターコネクション部５３Ｄ、入力側導体配線６１Ｃ１及び内部配線ＩＷを破線で示している。遮蔽導体ＳＣは、インターコネクション部、入力側導体配線、スルーホール及び内部配線と離間して遮蔽導体ＳＣと接地導体ＧＣとを接続する接地スルーホールＧＴＨを有している。
【００６３】
図６（ｃ）に示すように、遮蔽導体ＳＣの接地スルーホールＧＴＨは、遮蔽導体ＳＣの４つの角部に設けられている。接地スルーホールＧＴＨは、第２の導体配線層Ｍ２の内部配線ＩＷを跨ぐように設けられている。遮蔽導体ＳＣは、接地スルーホールＧＴＨによって接地されている。従って、インターコネクション部と入力側導体配線及び出力側導体配線との交差部分におけるアイソレーション特性を向上させることができる。なお、遮蔽導体ＳＣは、インターコネクション部と入力側導体配線との交差部分及びインターコネクション部と出力側導体配線との交差部分の各々に設けられているが、必ずしも全ての交差部分に設けられる必要はない。また、接地スルーホールＧＴＨは、遮蔽導体ＳＣの２箇所以上に内部配線ＩＷを跨ぐように設けられていれば一定の遮蔽効果を得ることができる。
【００６４】
マトリクススイッチ回路内の特性インピーダンスは、入力端子、スイッチ素子の各々、入力側導体配線の各々、インターコネクション部、出力側導体配線及び出力端子の各々の各々の影響を受ける。従って、マトリクススイッチ回路内の特性インピーダンスを整合させるためには、その各々の特性インピーダンスを整合させる必要がある。特に、入力側導体配線の各々、インターコネクション部及び出力側導体配線の各々は、他の部材に比べて配線長が長い。従って、少なくとも入力側導体配線の各々、インターコネクション部及び出力側導体配線の各々の特性インピーダンスが整合していることが好ましい。例えば、入力側導体配線の各々、インターコネクション部及び出力側導体配線の各々は、約５０Ωの特性インピーダンスを有していることが好ましい。
【００６５】
本実施例においては、互いに隣接して配された出力端子の各々に接続されたインターコネクション部の対の各々におけるインターコネクション部が互いに隣接しないように配されている場合について説明したが、互いに隣接して配された出力端子の対の各々に接続されたインターコネクション部の対の全てにおけるインターコネクション部が互いに隣接していなくてもよい。互いに隣接して配された出力端子の対の各々に接続されたインターコネクション部の対のうち、少なくとも１対のインターコネクション部が互いに隣接していないように配置されていれば、一定の効果を得ることができる。
【００６６】
また、互いに隣接して配されたインターコネクション部の対の各々に接続された出力端子の対の各々における出力端子が互いに隣接しないように配されている場合について説明したが、互いに隣接して配されたインターコネクション部の対の各々に接続された出力端子の対の全てにおける出力端子が互いに隣接していなくてもよい。互いに隣接して配されたインターコネクション部の対の各々に接続された出力端子の対のうち、少なくとも１対の出力端子が互いに隣接していないように配置されていれば、一定の効果を得ることができる。
【００６７】
また、マトリクススイッチ回路が４つの１×４スイッチを有する４入力４出力タイプのマトリクススイッチ回路である場合について説明したが、マトリクススイッチ回路の入力信号数及び出力信号数はこれに限らない。マトリクススイッチ回路への入力信号数は２つ以上、マトリクススイッチ回路からの出力信号数は３つ以上であればよい。例えば、２入力３出力タイプ、すなわち２つの１×３スイッチを有するマトリクススイッチ回路を構成する場合であっても、互いに隣接する出力端子の対の各々に接続されたインターコネクション部の対のうち、少なくとも１対のインターコネクション部を互いに隣接しないように配置することができる。この場合、スイッチとしては例えば２つのＳＰ３Ｔスイッチが使用される。入力数がｍ、出力数がｎである場合、スイッチとしてはｍ個の１×ｎスイッチ（例えばｍ個のＳＰｎＴスイッチ）を用い、ｍ個のＲＦアンプ、ミキサ及びＩＦアンプを用い、ｎ個の出力アンプを用いることができる。
【００６８】
また、入力数が４つ以上、出力数が４つ以上のマトリクススイッチ回路においては、互いに隣接して配された出力端子の対の各々に接続されたインターコネクション部の対の各々におけるインターコネクション部の間に他のインターコネクション部が配されるように、又は互いに隣接して配されたインターコネクション部の対の各々に接続された出力端子の対の各々における出力端子の間に他の出力端子が配されるように構成することができる。
【００６９】
また、インターコネクション部と入力側導体配線及び出力側導体配線とが上面視において直交するように互いに接続又は公差する場合について説明したが、インターコネクション部と各導体配線とは直交するように接続又は交差している必要はない。
【００７０】
また、各インターコネクション部の長さ、幅、間隔は、適宜変更することができる。例えば、信号の強度や送信機からアンテナまでの距離の差などに応じて各インターコネクション部の間隔を変えてもよい。
【００７１】
また、インターコネクション部、入力側導体配線及び出力側導体配線がマイクロストリップラインによって構成されている場合について説明したが、インターコネクション部、入力側導体配線及び出力側導体配線の構成はこれに限らない。例えば、インターコネクション部、入力側導体配線及び出力側導体配線は、誘電体の同一平面上に接地導体、インターコネクション導体、入力側導体配線及び出力側導体配線の各々が配置された構成を有するコプレーナライン（Coplanar Line）によって構成されていてもよい。また、誘電体の同一平面上に接地導体、インターコネクション導体、入力側導体配線及び出力側導体配線の各々が配置され、さらに他の平面上にも接地導体が設けられ、両平面上の接地導体が接続された構成を有するグランデッドコプレーナライン（Grounded Coplanar Line）によって構成されていてもよい。
【００７２】
上記したように、本実施例に係るマトリクススイッチ回路においては、インターコネクション部及び出力端子の各々は、互いに隣接して配された出力端子の対の各々に接続されたインターコネクション部の対の各々のうち、少なくとも１対のインターコネクション部が互いに隣接しないように、又は互いに隣接して配されたインターコネクション部の対の各々に接続された出力端子の対の各々のうち、少なくとも１対の出力端子が互いに隣接しないように、配されている。従って、スイッチ素子から出力端子に至る配線経路の途中に、希望信号に対する非希望信号の漏洩の程度が小さい部分を構成することができる。従って、アイソレーション特性に優れた高性能のマトリクススイッチ回路及びこれを用いた高品質なＬＮＢを提供することができる。また、アイソレーション特性の低下を避けるために全体の回路面積を大きくする必要がない。従って、回路面積の拡大を抑えたマトリクススイッチ回路を構成することができる。
【符号の説明】
【００７３】
１０  ＬＮＢ
５０  マトリクススイッチ回路
５２Ａ１〜５２Ｄ４  スイッチ素子
５３Ａ〜５３Ｄ  インターコネクション部
５４Ａ〜５４Ｄ  出力端子
６１Ａ１〜６１Ｄ４  入力側導体配線
６２Ａ〜６２Ｄ  出力側導体配線
【図１】
2015005947.tif 000003
【図２】
2015005947.tif 000004
【図３】
2015005947.tif 000005
【図４】
2015005947.tif 000006
【図５】
2015005947.tif 000007
【図６】
2015005947.tif 000008