(57)【要約】【課題】消費電力の増大を抑制しつつ、感度を向上させることができ、製造が容易である物理量センサー、気圧センサー、電子機器および移動体を提供すること。【解決手段】物理量センサー１は気密空間Ｓを構成する壁部と、壁部の一部に配置され、圧力を受けて変形するダイアフラム部２１と、ダイアフラム部２１に配置され、ダイアフラム部２１の変形により互いに逆方向に電流電圧特性が変動するＮＭＯＳトランジスタ３１およびＰＭＯＳトランジスタ３２を有するＣＭＯＳインバーター回路３と、を備えている。【選択図】図２
2015068728.tif 000002
【特許請求の範囲】
【請求項１】
基準圧力室を構成する壁部と、
前記壁部の一部に配置され、圧力を受けて変形するダイアフラム部と、
前記ダイアフラム部に配置され、前記ダイアフラム部の変形により互いに逆方向に電流電圧特性が変動するＮＭＯＳトランジスタおよびＰＭＯＳトランジスタを有するＣＭＯＳインバーター回路と、
を備えることを特徴とする物理量センサー。
【請求項２】
前記ＣＭＯＳインバーター回路は、前記ダイアフラム部の厚さ方向の中心よりも前記基準圧力室側に配置されている請求項１に記載の物理量センサー。
【請求項３】
前記ダイアフラム部の平面視で、前記ＮＭＯＳトランジスタおよび前記ＰＭＯＳトランジスタは、前記ダイアフラム部の中心部を挟んでいる請求項１または２に記載の物理量センサー。
【請求項４】
前記ダイアフラム部の前記基準圧力室側と、前記ダイアフラム部の前記基準圧力室側とは反対側とに、前記ＣＭＯＳインバーター回路を配置している請求項１ないし３のいずれか１項に記載の物理量センサー。
【請求項５】
前記基準圧力室側は、大気圧よりも減圧状態または真空となっている請求項１ないし４のいずれか１項に記載の物理量センサー。
【請求項６】
前記ダイアフラム部を有する基板と、
前記基板上に配置されている半導体基板と、を備え、
前記基準圧力室は、前記基板と前記半導体基板とにより構成されている請求項１ないし５のいずれか１項に記載の物理量センサー。
【請求項７】
前記半導体基板は、集積回路を有する請求項６に記載の物理量センサー。
【請求項８】
請求項１ないし７のいずれか１項に記載の物理量センサーを備えることを特徴とする気圧センサー。
【請求項９】
請求項１ないし７のいずれか１項に記載の物理量センサーを備えることを特徴とする電子機器。
【請求項１０】
請求項１ないし７のいずれか１項に記載の物理量センサーを備えることを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物理量センサー、気圧センサー、電子機器および移動体に関するものである。
【背景技術】
【０００２】
従来からピエゾ抵抗素子を用いた圧力センサーが知られている（例えば、特許文献１参照）。特許文献１に記載の圧力センサーは、膜状をなし、厚さ方向に変形可能なダイアフラムを有する基板と、この基板上に配置されたピエゾ抵抗素子とを有している。ダイアフラムに圧力が加わるとダイアフラムが撓み、その撓み量に応じて、ピエゾ抵抗素子の抵抗値が変化する。このピエゾ抵抗素子の抵抗値の変化量に伴い発生する電位差を、圧力変化の信号として検出することで、ダイアフラムに加わった圧力を検出することができる。
【０００３】
このような圧力センサーの感度を高めるためには、ピエゾ抵抗素子の抵抗率を下げたり、ピエゾ抵抗素子の長さを長くする等の方法が考えられる。しかしながら、これらの方法では、消費電力が増大するという問題があった。また、製造後に抵抗値の制御が困難であり、感度を十分に高めることが困難である。さらに、ピエゾ抵抗素子を形成する工程を有するため、その分、製造コストが増えるという問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭６１−２６７３７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、消費電力の増大を抑制しつつ、感度を向上させることができ、製造が容易である物理量センサー、気圧センサー、電子機器および移動体を提供することにある。
【課題を解決するための手段】
【０００６】
このような目的は、下記の本発明により達成される。
［適用例１］
本発明の物理量センサーは、基準圧力室を構成する壁部と、
前記壁部の一部に配置され、圧力を受けて変形するダイアフラム部と、
前記ダイアフラム部に配置され、前記ダイアフラム部の変形により互いに逆方向に電流電圧特性が変動するＮＭＯＳトランジスタおよびＰＭＯＳトランジスタを有するＣＭＯＳインバーター回路と、
を備えることを特徴とする。
これにより、物理量センサーの消費電力の増大を抑制しつつ、感度の向上を図ることができる。
【０００７】
［適用例２］
本発明の物理量センサーでは、前記ＣＭＯＳインバーター回路は、前記ダイアフラム部の厚さ方向の中心よりも前記基準圧力室側に配置されているのが好ましい。
これにより、ＣＭＯＳインバーター回路は、ダイアフラム部の受圧する面と反対側の面に配置することができ、よって、ＣＭＯＳインバーター回路の直接的な受圧を防止することができる。
【０００８】
［適用例３］
本発明の物理量センサーでは、前記ダイアフラム部の平面視で、前記ＮＭＯＳトランジスタおよび前記ＰＭＯＳトランジスタは、前記ダイアフラム部の中心部を挟んでいるのが好ましい。
これにより、より確実に、ダイアフラム部の変形量ができるだけ大きくなる位置にＮＭＯＳトランジスタおよびＰＭＯＳトランジスタを配置することができる。
【０００９】
［適用例４］
本発明の物理量センサーでは、前記ダイアフラム部の前記基準圧力室側と、前記ダイアフラム部の前記基準圧力室側とは反対側とに、前記ＣＭＯＳインバーター回路を配置しているのが好ましい。
これにより、より精度の高い物理量センサーを得ることができる。また、各ＣＭＯＳインバーターがダイアフラム部の同じ面に配置されている場合に比べ、ダイアフラム部の平面視で、各ＣＭＯＳインバーターの形成領域が拡大するのを防止することができる。よって、ダイアフラム部の小型化を図ることができる。
【００１０】
［適用例５］
本発明の物理量センサーでは、前記基準圧力室側は、大気圧よりも減圧状態または真空となっているのが好ましい。
これにより、物理量センサーは、いわゆる絶対圧センサーとして機能することができる。
【００１１】
［適用例６］
前記ダイアフラム部を有する基板と、
前記基板上に配置されている半導体基板と、を備え、
前記基準圧力室は、前記基板と前記半導体基板とにより構成されているのが好ましい。
これにより、気密空間を確実に密閉された空間とすることができる。
【００１２】
［適用例７］
本発明の物理量センサーでは、前記半導体基板は、集積回路を有するのが好ましい。
これにより、ワンチップ型の物理量センサーを得ることができる。また、ＣＭＯＳインバーター回路を製造する工程と、集積回路を製造する工程とを同時に行うことができる。よって、物理量センサーの製造工程を比較的簡素なものとすることができる。
【００１３】
［適用例８］
本発明の気圧センサーは、本発明の物理量センサーを備えることを特徴とする。
これにより、信頼性の高い気圧センサーを得ることができる。
［適用例９］
本発明の電子機器は、本発明の物理量センサーを備えることを特徴とする。
これにより、信頼性の高い電子機器を得ることができる。
［適用例１０］
本発明の移動体は、本発明の物理量センサーを備えることを特徴とする。
これにより、信頼性の高い移動体を得ることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の物理量センサーの第１実施形態を示す断面図である。
【図２】図１に示す物理量センサーのダイアフラム部の拡大詳細図である。
【図３】図２中の矢印Ａ方向から見た図である。
【図４】図１に示すＣＭＯＳインバーター回路の回路図である。
【図５】図１に示すダイアフラム部の変形を示す図であって、（ａ）は、ダイアフラム部の断面図、（ｂ）は、（ａ）に示すダイアフラム部の変形に応じた応力分布を示す図である。
【図６】図１に示すダイアフラム部の変形を示す図であって、（ａ）は、ダイアフラム部の断面図、（ｂ）は、（ａ）に示すダイアフラム部の変形に応じた応力分布を示す図である。
【図７】電圧の入出力特性を示す図であって、（ａ）は、ＮＭＯＳトランジスタの入出力特性を示す図、（ｂ）は、ＰＭＯＳトランジスタの入出力特性を示す図、（ｃ）は、ＣＭＯＳインバーター回路の入出力特性を示す図である。
【図８】図１に示す物理量センサーの製造工程を示す図であって、（ａ）は、ＳＴＩおよび絶縁膜を形成する工程を示す図、（ｂ）は、ゲート電極を形成する工程を示す図、（ｃ）は、ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタを形成する工程を示す図である。
【図９】図１に示す物理量センサーの製造工程を示す図であって、（ａ）は、フォトレジスト膜を形成する工程を示す図、（ｂ）は、絶縁膜を除去する工程を示す図、（ｃ）は、フォトレジスト膜を除去する工程を示す図である。
【図１０】図１に示す物理量センサーの製造工程を示す図であって、（ａ）は、配線層を形成する工程を示す図、（ｂ）は、層間絶縁膜を形成する工程を示す図、（ｃ）は、配線層を形成する工程を示す図である。
【図１１】図１に示す物理量センサーの製造工程を示す図であって、（ａ）は、被覆層を形成する工程を示す図、（ｂ）は、気密空間を形成する工程を示す図、（ｃ）は、封止層を形成する工程を示す図である。
【図１２】本発明の物理量センサーの第２実施形態を示す拡大断面図である。
【図１３】本発明の気圧センサーの一例を示す断面図である。
【図１４】本発明の気圧センサーの一例を示す斜視図である。
【図１５】本発明の電子機器の一例を示す正面図である。
【図１６】本発明の移動体の一例を示す斜視図である。
【発明を実施するための形態】
【００１５】
以下、本発明の物理量センサー、気圧センサー、電子機器および移動体を添付図面に示す好適な実施形態に基づいて詳細に説明する。
１．物理量センサー
まず物理量センサーについて説明する。
＜第１実施形態＞
図１は、本発明の物理量センサーの第１実施形態を示す断面図、図２は、図１に示す物理量センサーのダイアフラム部の拡大詳細図、図３は、図２中の矢印Ａ方向から見た図、図４は、図１に示すＣＭＯＳインバーター回路の回路図、図５は、図１に示すダイアフラム部の変形を示す図であって、（ａ）は、ダイアフラム部の断面図、（ｂ）は、（ａ）に示すダイアフラム部の変形に応じた応力分布を示す図、図６は、図１に示すダイアフラム部の変形を示す図であって、（ａ）は、ダイアフラム部の断面図、（ｂ）は、（ａ）に示すダイアフラム部の変形に応じた応力分布を示す図、図７は、電圧の入出力特性を示す図であって、（ａ）は、ＮＭＯＳトランジスタの入出力特性を示す図、（ｂ）は、ＰＭＯＳトランジスタの入出力特性を示す図、（ｃ）は、ＣＭＯＳインバーター回路の入出力特性を示す図、図８は、図１に示す物理量センサーの製造工程を示す図であって、（ａ）は、ＳＴＩおよび絶縁膜を形成する工程を示す図、（ｂ）は、ゲート電極を形成する工程を示す図、（ｃ）は、ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタを形成する工程を示す図、図９は、図１に示す物理量センサーの製造工程を示す図であって、（ａ）は、フォトレジスト膜を形成する工程を示す図、（ｂ）は、絶縁膜を除去する工程を示す図、（ｃ）は、フォトレジスト膜を除去する工程を示す図、図１０は、図１に示す物理量センサーの製造工程を示す図であって、（ａ）は、配線層を形成する工程を示す図、（ｂ）は、層間絶縁膜を形成する工程を示す図、（ｃ）は、配線層を形成する工程を示す図、図１１は、図１に示す物理量センサーの製造工程を示す図であって、（ａ）は、被覆層を形成する工程を示す図、（ｂ）は、気密空間を形成する工程を示す図、（ｃ）は、封止層を形成する工程を示す図である。なお、図１〜図３、図６〜図１０中では、理解を容易にするため、ＣＭＯＳインバーター回路の寸法を誇張して図示しており、実際の寸法とは異なる。
【００１６】
図１に示すように、物理量センサー１は、ＣＭＯＳインバーター回路３が設けられたダイアフラム部２１を有する基板２と、半導体回路（集積回路）５が設けられた半導体基板４とを備えている。
図１および図２に示すように、基板２は、板状をなし、平面視で略長方形をなしている。この基板２は、例えば、シリコン基板で構成されている。なお、基板２は、平面視形状が、略正方形状、略円形状、略楕円形状等の任意の形状であってもよい。
【００１７】
基板２には、その厚さが薄くなった部分であるダイアフラム部２１が形成されている（図３参照）。ダイアフラム部２１は、膜状をなし、平面視形状が略円形をなしている。また、ダイアフラム部２１の図１中下側の面、すなわち、外側の面は、受圧面２１１となっており、受圧面２１１と交わる方向の力を受圧すると、ダイアフラム部２１は撓んで変形するよう構成されている。
【００１８】
このダイアフラム部２１の厚さは特に限定されないが、例えば、０．１ｍｍ以上２ｍｍ以下であるのが好ましく、０．１ｍｍ以上１ｍｍ以下であるのがより好ましい。これにより、ダイアフラム部２１は、十分に撓んで変形することができる。
なお、ダイアフラム部２１は、平面視形状が、略正方形状、略長方形状、略楕円形状等の任意の形状であってもよい。
このような基板２上には、半導体基板４が設けられている。
【００１９】
半導体基板４は、板状をなし、基板２上に形成された配線層４０と、ダイアフラム部２１の周辺部を囲むように設けられた層間絶縁層４１と、層間絶縁層４１上に設けられた配線層４２と、層間絶縁層４１および配線層４２上に形成された層間絶縁層４３と、層間絶縁層４３上に形成され、複数の細孔４４２を有する被覆層４４１を備えた配線層４４と、層間絶縁層４３および配線層４４上に形成された保護膜４５と、被覆層４４１上に形成された封止層４６と、保護膜４５上に設けられた配線層４７とを有している。
また、半導体基板４には、ダイアフラム部２１に対応する部分に空洞部が形成されている。これにより、物理量センサー１には、基板２と半導体基板４とで画成された気密空間（基準圧力室）Ｓが形成される。気密空間Ｓは、ダイアフラム部２１を含む基板２の壁部および半導体基板４の空洞部に臨む壁部によって画成された空間である。
【００２０】
この気密空間Ｓは、物理量センサー１が検出する圧力の基準値となる圧力基準室として機能する。気密空間Ｓは、大気圧、または、大気圧よりも気圧が低い減圧状態、または、大気圧よりも気圧が高い加圧状態等であってもよい。これらの中でも気密空間Ｓは、減圧状態であるのが好ましく、真空状態であるのがより好ましい。これにより、物理量センサー１は、真空状態を基準として圧力を検出することができる。すなわち、物理量センサー１は、いわゆる「絶対圧センサー」として機能することができる。
なお、図５に示すように、大気圧中では、ダイアフラム部２１は、気密空間Ｓ側に突出するように若干撓んでいる。
この半導体基板４の気密空間Ｓと異なる位置には、半導体回路５が設けられている。
【００２１】
半導体回路５は、前述した半導体基板４の層間絶縁層４１と、層間絶縁層４３と、保護膜４５と、これらの間に設けられた配線層４０、配線層４２、配線層４４、配線層４７とで構成されている。これらの配線層４２、配線層４４、配線層４７のパターンを任意のものにすることで、例えば、ＣＭＯＳインバーター回路３の後述する動作点の変動を演算する演算回路等を必要に応じて形成することができる。
【００２２】
さて、図１〜図３に示すように、ダイアフラム部２１の内面２１２上（ダイアフラム部２１の厚さ方向の中心よりも気密空間Ｓ側）には、ＣＭＯＳインバーター回路３が設けられている。このＣＭＯＳインバーター回路３は、ｎ型ＭＯＳＦＥＴ（以下、「ＮＭＯＳトランジスタ」と言う）３１と、ｐ型ＭＯＳＦＥＴ（以下、「ＰＭＯＳトランジスタ」と言う）３２とを有している。
【００２３】
図１〜図３に示すように、ＮＭＯＳトランジスタ３１は、ソース電極３１１と、ドレイン電極３１２と、絶縁層３１３と、ゲート電極３１４とを有している。
ソース電極３１１およびドレイン電極３１２は、それぞれ、基板２に、例えば、リン等のイオンを注入することで、形成される不純物拡散領域である。また、図４に示す等価回路では、ソース電極３１１は、配線層４０を介して、接地Ｖｓｓに接続されている。一方、ドレイン電極３１２は、配線層４０を介して出力電源Ｖｏｕｔに接続されている。
【００２４】
また、図２に示すように、ソース電極３１１とドレイン電極３１２との間の部分は、キャリアが移動するチャンネル領域３１５となっている。また、基板２のチャンネル領域３１５に対応する部分には、絶縁層３１３を介して、ゲート電極３１４が設けられている。このゲート電極３１４は、配線層４０を介して入力電源Ｖｉｎに接続されている（図４参照）。
【００２５】
ＰＭＯＳトランジスタ３２は、ソース電極３２１と、ドレイン電極３２２と、絶縁層３２３と、ゲート電極３２４とを有している。
ソース電極３２１およびドレイン電極３２２は、それぞれ、基板２に、例えば、ホウ素を注入することで、形成される不純物拡散領域である。また、ソース電極３２１は、配線層４０を介して、電源Ｖｄｄに接続されている。一方、ドレイン電極３２２は、配線層４０を介して出力電源Ｖｏｕｔに接続されている。
【００２６】
また、図２に示すように、ソース電極３２１とドレイン電極３２２との間の部分は、キャリアが移動するチャンネル領域３２５となっている。また、基板２のチャンネル領域３２５に対応する部分には、絶縁層３２３を介して、ゲート電極３２４が設けられている。このゲート電極３２４は、配線層４０を介して入力電源Ｖｉｎに接続されている（図４参照）。
【００２７】
ＮＭＯＳトランジスタ３１およびＰＭＯＳトランジスタ３２では、チャンネル電流が減少するのに伴って、電流電圧特性が互いに逆方向に変動する。以下、このことについて説明する。なお、本明細書中では、「動作点」とは、図７（ａ）〜（ｃ）における入力電圧がＶ１のときの出力電圧を示す点のことを言う。
ＮＭＯＳトランジスタ３１およびＰＭＯＳトランジスタ３２には、ダイアフラム部２１の変形に伴い、応力が加わる。図５（ａ）に示すように、受圧面２１１に圧力Ｐが加わり、図中２点鎖線で示す自然状態からダイアフラム部２１が図中上側（気密空間Ｓ側）にさらに突出するように撓んだ場合、ＮＭＯＳトランジスタ３１およびＰＭＯＳトランジスタ３２には、それぞれ引張応力が加わる（図５（ａ）参照）。このとき、ＮＭＯＳトランジスタ３１では、チャンネル領域３１５でのキャリアの散乱が促進される。これにより、ＮＭＯＳトランジスタ３１では、チャンネルコンダクタンス（電気伝導度）が減少し、チャンネル電流が減少する。よって、図７（ａ）に示すように、ＮＭＯＳトランジスタ３１では、チャンネル電流が減少するのに伴って、ＮＭＯＳトランジスタ３１の動作点Ｄｎ１は、動作点Ｄｎ２となる。すなわち、動作点Ｄｎ１は、負の方向に変動する。
【００２８】
一方、ＰＭＯＳトランジスタ３２では、チャンネル領域３２５でのキャリアの散乱が抑制される。これにより、ＰＭＯＳトランジスタ３２では、チャンネルコンダクタンスが増大し、チャンネル電流が増大する。よって、図７（ｂ）に示すように、ＮＭＯＳトランジスタ３１では、チャンネル電流が減少するのに伴って、ＰＭＯＳトランジスタ３２の動作点Ｄｐ１は、動作点Ｄｐ２となる。すなわち、動作点Ｄｐ１は、正の方向に変動する。
【００２９】
このように、ＮＭＯＳトランジスタ３１の動作点Ｄｎ１が負の方向に変動し、ＰＭＯＳトランジスタ３２の動作点Ｄｐ１が正の方向に変動することにより、ＣＭＯＳインバーター回路３では、入力電圧Ｖ１のときの出力電圧が増加する。すなわち、ＣＭＯＳインバーター回路３全体の動作点Ｄｃ１は、正の方向に変動し、動作点Ｄｃ２となる（図７（ｃ）参照）。
【００３０】
なお、気密空間Ｓを真空状態ではない減圧状態、大気圧状態、または、加圧状態であるときは、ダイアフラム部２１は、図６（ａ）中下側（気密空間Ｓと反対側）に撓む場合がある。この場合、受圧面２１１に圧力−Ｐが加わり、ＮＭＯＳトランジスタ３１およびＰＭＯＳトランジスタ３２には、それぞれ圧縮応力が加わる（図６（ｂ）参照）。この場合は、前記とは逆に、ＮＭＯＳトランジスタ３１では、チャンネル電流が増大し、動作点Ｄｎ１が動作点Ｄｎ３に移動する。すなわち、動作点Ｄｎ１は、正の方向に変動する。また、ＰＭＯＳトランジスタ３２では、チャンネル電流が減少し、Ｄｐ１が動作点Ｄｐ３に移動する。すわなち、動作点Ｄｐ１は、負の方向に変動する。その結果、ＣＭＯＳインバーター回路３では、入力電圧がＶ１のときの出力電圧が低下する。すなわち、ＣＭＯＳインバーター回路３全体の動作点Ｄｃ１は、負の方向に変動し、動作点Ｄｃ３となる（図７（ｃ）参照）。
【００３１】
このように、ＣＭＯＳインバーター回路３では、ダイアフラム部２１の変形に伴って、チャンネルコンダクタンスの変化し、ＮＭＯＳトランジスタ３１の動作点Ｄｎ１およびＰＭＯＳトランジスタ３２の動作点Ｄｐ１が互いに逆方向に変動することにより、動作点Ｄｃ１が変動する。このＣＭＯＳインバーター回路３の動作点Ｄｃ１の変動量に基づいて、物理量センサー１は、ダイアフラム部２１の受圧量を検出することができる。
【００３２】
また、ＣＭＯＳインバーター回路３を用いた物理量センサー１では、ＣＭＯＳインバーター回路３に印加する入力電圧が微小電圧であっても、チャンネル電流を増幅させることができる。これにより、物理量センサー１は、感度が高いものとなり、低消費電力で駆動することができる。さらに、入力電圧Ｖ１を調節することで、動作点Ｄｃ１の変動量、すなわち、物理量センサー１の感度を容易に調節することができる。また、動作点Ｄｃ１の変動量を大きくすることで、物理量センサー１の感度を高めることができる。
【００３３】
ここで、ＣＭＯＳインバーター回路３では、一般的に、圧縮応力が加わったときよりも引張応力が加わったときに、キャリアの散乱度が大きく変化する。すなわち、ＣＭＯＳインバーター回路３では、圧縮応力が加わったときよりも引張応力が加わったときに、動作点の変動量が大きくなり、物理量センサー１の感度が高くなる。前述したように、気密空間Ｓが真空状態であるため、物理量センサー１を大気圧中で使用する場合、ダイアフラム部２１は、気密空間Ｓ側に撓んだ状態となっている。そのため、ダイアフラム部２１上に位置しているＣＭＯＳインバーター回路３は、大気圧中（真空状態を除く減圧状態も含む）での使用状態において、引張応力を受けることとなり、物理量センサー１を感度が高い状態で使用することができる。
さらに、ＣＭＯＳインバーター回路３が、ダイアフラム部２１の内面２１２上に設けられていることによって、外部からのゴミや埃等の汚染物がＣＭＯＳインバーター回路３に付着するのを防止することができる。
【００３４】
また、図３に示すように、ＣＭＯＳインバーター回路３は、ダイアフラム部２１の平面視で、ダイアフラム部２１の中央部に設けられている。これにより、図５（ｂ）および図６（ｂ）に示すように、ダイアフラム部２１のＣＭＯＳインバーター回路３が形成された部分の変形量が最大となる。よって、ＣＭＯＳインバーター回路３の動作点Ｄｃ１の変動量をできるだけ大きくすることができる。その結果、より感度の高い物理量センサー１を得ることができる。さらに、ＮＭＯＳトランジスタ３１とＰＭＯＳトランジスタ３２とは、ダイアフラム部２１の中心点Ｏを介して互いに反対側に設けられている。すなわち、ＮＭＯＳトランジスタ３１とＰＭＯＳトランジスタ３２とは、ダイアフラム部２１の中心部を挟むようにこれにより、前述した効果がさらに高まり、さらに感度の高い物理量センサー１を得ることができる。
【００３５】
さらに、図１〜図６に示すように、ＮＭＯＳトランジスタ３１では、ソース電極３１１およびドレイン電極３１２が径方向に沿って配置され、ＰＭＯＳトランジスタでは、ソース電極３２１およびドレイン電極３２２が径方向に沿って配置されている。また、ソース電極３１１、ドレイン電極３１２、ソース電極３２１およびドレイン電極３２２は、中心点Ｏを通過する直線状に位置している。このような構成によれば、ダイアフラム部２１が変形した際、ＮＭＯＳトランジスタ３１およびＰＭＯＳトランジスタ３２をできるだけ撓ませることができる。これにより、ＮＭＯＳトランジスタ３１の動作点Ｄｎ１およびＰＭＯＳトランジスタ３２の動作点Ｄｐ１の変動量をできるだけ大きくすることができる。よって、ＣＭＯＳインバーター回路３の動作点Ｄｃ１の変動量をできるだけ大きくすることができ、その結果、さらに精度の高い物理量センサー１を得ることができる。
【００３６】
以上、物理量センサー１の構成について説明した。次に、物理量センサー１の製造方法について説明する。
［１］  まず、ｎ型のシリコン基板等で構成され、加工して基板２となる基板用部材２Ａを用意する。なお、シリコン基板の代わりに、各種セラミックス基板、合成樹脂基板等を用いてもよい。なお、基板用部材２ＡのＮＭＯＳトランジスタ３１を形成する部分には、予めｐ型の不純物を拡散させた領域であるｐ−ウェルを形成する（図示せず）。
【００３７】
［２］  次に、用意した基板用部材２Ａの上面に開放する２つの溝を形成する。この複数の溝に、例えば、シリコン酸化膜を埋設し、ＳＴＩ（素子分離層）３３を形成する。そして、基板２の表面（上面）を熱酸化することにより、絶縁層３１３、３２３となる絶縁層（シリコン酸化膜）３１６を形成する（図８（ａ）参照）。この絶縁層３１６は、基板２およびその上方に半導体回路５を形成する際の素子間分離膜として機能する。
【００３８】
［３］  次に、図８（ｂ）に示すように、例えば、多結晶シリコンを、例えばＣＶＤ法により堆積して、これをパターニングすることにより、ゲート電極３１４およびゲート電極３２４を形成する。
［４］  次に、図８（ｃ）に示すように、基板用部材２Ａにイオン注入を行い、ＮＭＯＳトランジスタ３１のソース電極３１１およびドレイン電極３１２、ＰＭＯＳトランジスタ３２のソース電極３２１およびドレイン電極３２２となる不純物拡散領域を形成する。このとき、ＮＭＯＳトランジスタ３１のソース電極３２１およびドレイン電極３２２となる領域には、リン、ヒ素などの不純物イオンを注入する。一方、ＰＭＯＳトランジスタ３２のソース電極３１１およびドレイン電極３１２となる領域には、例えば、ホウ素、フッ化ホウ素等の不純物イオンを注入する。
【００３９】
［５］  次に、図９（ａ）に示すように、ゲート電極３１４およびゲート電極３２４を覆うように、フォトレジスト膜１０を形成する。そして、このフォトレジスト膜１０をマスクとして、絶縁層３１６をエッチングにより除去する（図９（ｂ））。そして、フォトレジスト膜１０を除去して、絶縁層３１３、３２３を形成する。これにより、図９（ｃ）に示すように、ＮＭＯＳトランジスタ３１およびＰＭＯＳトランジスタ３２が形成される。
【００４０】
［６］  次に、図１０（ａ）に示すように、基板用部材２Ａ上に、例えば、アルミニウムよりなる層をスパッタリング法、ＣＶＤ法等により形成した後、パターニング処理することにより配線層４０を形成する。このとき、半導体回路５となる部分にも配線層４０を形成する。
［７］  次に、図１０（ｂ）に示すように、基板用部材２Ａおよび配線層４０上に、シリコン酸化膜等からなる層間絶縁層４１をスパッタリング法、ＣＶＤ法等により形成する。また、層間絶縁層４１に、半導体基板４の平面視にてＣＭＯＳインバーター回路３を取り巻く環状の開口部４１０をパターニング処理（例えば、前述したようなフォトレジストを用いたパターニング処理）等により形成する。なお、開口部４１０は、基板用部材２Ａの平面視で、環状をなしてなくてもよく、その一部が欠損していてもよい。
［８］  次に、図１０（ｃ）に示すように、層間絶縁層４１上に、例えばアルミニウムよりなる層をスパッタリング法、ＣＶＤ法等により形成した後、パターニング処理することにより配線層４２を形成する。この配線層４２の一部は、開口部４１０を通して配線層４０に電気的に接続される。
【００４１】
［９］  次に、工程［７］および工程［８］と同様に、層間絶縁層４１および配線層４２上に、層間絶縁層４３を形成し、該層間絶縁層４３上に配線層４４を形成する。この配線層４４の気密空間Ｓに臨む部分は、被覆層４４１となる。この被覆層４４１には、その厚さ方向に貫通する細孔４４２を設けるよう形成する（図１１（ａ）参照）。
［１０］  さらに、工程［７］および工程［８］と同様に、層間絶縁層４３および配線層４４上に、保護膜４５を形成し、この保護膜４５上に配線層４７を形成する（図１１（ａ）参照）。なお、保護膜４５は、被覆層４４１の細孔４４２を封止してしまわないように形成する。この保護膜４５の構成材料としては、後述する工程において行われるエッチング処理に対する耐性を有するものであれば、特に限定されず、例えば、シリコン窒化膜、レジストその他の樹脂材料を用いることができる。この場合、保護膜４５は、例えば、スパッタリング法、ＣＶＤ法等により形成される。
【００４２】
［１１］  図１１（ｂ）に示すように、被覆層４４１に形成された複数の細孔４４２を介して、ＣＭＯＳインバーター回路３上の層間絶縁層４１および層間絶縁層４３を除去する。これにより、気密空間Ｓを得ることができる。
層間絶縁層４１および層間絶縁層４３の除去は、例えば、細孔４４２を介して、エッチング液としてのフッ酸、緩衝フッ酸等を供給するウェットエッチングや、細孔４４２を介して、エッチングガスとしてフッ化水素酸ガス等を供給するドライエッチングにより行うことができる。
なお、層間絶縁層４１および層間絶縁層４３を除去した後に、必要に応じて、気密空間Ｓ内の洗浄を行ってもよい。これにより、半導体基板４を得ることができる。
【００４３】
［１２］  次に、真空引きを行い、気密空間Ｓを真空状態とする。この真空状態で、図１１（ｃ）に示すように、被覆層４４１上に、シリコン酸化膜、シリコン窒化膜、Ａｌ、Ｗ、Ｔｉ等の金属膜等からなる封止層４６をスパッタリング法、ＣＶＤ法等により形成し、各細孔４４２を封止する。
［１３］  最後に、基板用部材２Ａの気密空間Ｓと反対側の面から、例えば、フォトエッチングを行い、ダイアフラム部２１としての薄肉部を形成する。これにより、基板２を得ることができるとともに、物理量センサー１を得ることができる。
【００４４】
このような物理量センサー１は、基板２上、すなわち、半導体基板４に、ＣＭＯＳインバーター回路３および半導体回路５を形成するため、ワンチップ型のデバイスとすることができる。このため、工程［６］〜［１０］において、ＣＭＯＳインバーター回路３と半導体回路５とを同時に形成することができ、よって、製造工程の簡略化を図ることができる。
【００４５】
＜第２実施形態＞
次に本発明の物理量センサーの第２実施形態について説明する。
図１２は、本発明の物理量センサーの第２実施形態を示す拡大断面図である。
以下、この図を参照して本発明の物理量センサーの第２実施形態について説明するが、前述した実施形態との相違点を中心に説明し、同様の事項はその説明を省略する。
第２実施形態では、ＣＭＯＳインバーター回路の設置個数が異なること以外は前記第１実施形態と同様である。
【００４６】
図１２に示すように、物理量センサー１’は、ＣＭＯＳインバーター回路３と、さらにＣＭＯＳインバーター回路３’を有している。ＣＭＯＳインバーター回路３’は、ダイアフラム部２１の、受圧面２１１側に設けられている。また、ダイアフラム部２１の平面視で、ＣＭＯＳインバーター回路３とＣＭＯＳインバーター回路３’とは、重なっている。このＣＭＯＳインバーター回路３’は、設置位置が異なること以外は、ＣＭＯＳインバーター回路３と同様の構成である。なお、図１２中では、ＣＭＯＳインバーター回路３’の配線を省略している。
【００４７】
この物理量センサー１’では、ダイアフラム部２１が図１２中上側に突出するよう変形した場合、ＣＭＯＳインバーター回路３には、引張応力が加わり、ＣＭＯＳインバーター回路３’には、圧縮応力が加わる。このときＣＭＯＳインバーター回路３の動作点とＣＭＯＳインバーター回路３’の動作点とは、互いに逆方向に変動する。物理量センサー１’では、ＣＭＯＳインバーター回路３の動作点の変動量およびＣＭＯＳインバーター回路３’の動作点の変動量の絶対値の合算に基づいて、受圧の大きさを検出する。これにより、物理量センサー１’全体で検出する動作点の変動量が増大するため、より感度の向上を図ることができる。さらに、ＣＭＯＳインバーター回路３での温度特性による誤差と、ＣＭＯＳインバーター回路３’での温度特性による誤差とを相殺することができる。よって、物理量センサー１’では、さらに精度の向上を図ることができる。
【００４８】
また、ＣＭＯＳインバーター回路３およびＣＭＯＳインバーター回路３’がダイアフラム部２１の同じ面に２つ配置されている場合に比べ、ダイアフラム部２１の平面視で、ＣＭＯＳインバーター回路３およびＣＭＯＳインバーター回路３’の形成領域が拡大するのを防止することができる。よって、ダイアフラム部２１の小型化を図ることができる。
なお、ＣＭＯＳインバーター回路３およびＣＭＯＳインバーター回路３’は、ダイアフラム部２１の平面視で重なっていなくてもよい。この場合、ＣＭＯＳインバーター回路３およびＣＭＯＳインバーター回路３’は、ダイアフラム部２１の平面視で交差している。これにより、ダイアフラム部２１の薄型化を図ることができる。
【００４９】
２．気圧センサー
次に、本発明の物理量センサーを備える気圧センサー（本発明の気圧センサー）ついて説明する。図１３は、本発明の気圧センサーの一例を示す断面図である。
図１３に示すように、本発明の気圧センサー１００は、物理量センサー１と、物理量センサー１を収納する筐体１０１と、物理量センサー１から得た信号を気圧データに演算する演算部１０２とを備えている。物理量センサー１は、配線１０３を介して演算部１０２と電気的に接続されている。
【００５０】
物理量センサー１は、筐体１０１の内側に、図示しない固定手段により固定されている。また、筐体１０１には、物理量センサー１のダイアフラム部２１が大気（筐体１０１の外側）と連通するための貫通孔１０４を有している。
このような気圧センサー１００によれば、貫通孔１０４を介してダイアフラム部２１が大気圧を受圧することができる。この受圧した信号を配線１０３を介して演算部に送信し、大気圧データに演算する。この演算された大気圧データは、図示しない表示部（例えば、パーソナルコンピューターのモニター等）を介して表示することができる。
【００５１】
次に、本発明の物理量センサーを備える気圧センサー（本発明の気圧センサー）の一例ついて説明する。図１４は、本発明の気圧計の一例を示す斜視図である。
気圧計（気圧センサー）２００は、腕時計のように、手首に装着することができる。また、気圧計２００の内部には、物理量センサー１が搭載されており、表示部２０１に現在地の海抜からの高度、または、現在地の気圧等を表示することができる。
なお、この表示部２０１には、現在時刻、使用者の心拍数、天候等、様々な情報を表示することができる。
【００５２】
３．電子機器
次に、本発明の物理量センサーを備える電子機器を適用したナビゲーションシステムについて説明する。図１５は、本発明の電子機器の一例を示す正面図である。
ナビゲーションシステム３００には、図示しない地図情報と、ＧＰＳ（全地球測位システム：Ｇｌｏｂａｌ  Ｐｏｓｉｔｉｏｎｉｎｇ  Ｓｙｓｔｅｍ）からの位置情報取得手段と、ジャイロセンサーおよび加速度センサーと車速データとによる自立航法手段と、物理量センサー１と、所定の位置情報または進路情報を表示する表示部３０１とを備えている。
【００５３】
このナビゲーションシステムによれば、取得した位置情報に加えて高度情報を取得することができる。高度情報を得ることにより、例えば、一般道路と位置情報上は略同一の位置を示す高架道路を走行する場合、高度情報を持たない場合には、一般道路を走行しているのか高架道路を走行しているのかナビゲーションシステムでは判断できず、優先情報として一般道路の情報を使用者に提供してしまっていた。そこで、本実施形態に係るナビゲーションシステム３００では、高度情報を物理量センサー１によって取得することができ、一般道路から高架道路へ進入することによる高度変化を検出し、高架道路の走行状態におけるナビゲーション情報を使用者に提供することができる。
【００５４】
なお、表示部３０１は、例えば液晶パネルディスプレイや、有機ＥＬ（Organic Electro-Luminescence）ディスプレイなど、小型かつ薄型化が可能な構成となっている。
なお、本発明の物理量センサーを備える電子機器は、上記のものに限定されず、例えば、パーソナル、コンピューター、携帯電話、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシュミレーター等に適用することができる。
【００５５】
４．移動体
次いで、本発明の物理量センサーを適用した移動体（本発明の移動体）について説明する。図１６は、本発明の移動体の一例を示す斜視図である。
図１６に示すように、移動体４００は、車体４０１と、４つの車輪４０２とを有しており、車体４０１に設けられた図示しない動力源（エンジン）によって車輪４０２を回転させるように構成されている。このような移動体４００には、ナビゲーションシステム３００（物理量センサー１）が内蔵されている。
【００５６】
以上、本発明の物理量センサー、気圧センサー、電子機器および移動体を図示の実施形態について説明したが、本発明は、これに限定されるものではなく、物理量センサー、気圧センサー、電子機器および移動体を構成する各部は、同様の機能を発揮し得る任意の構成のものと置換することができる。また、任意の構成物が付加されていてもよい。
また、本発明の物理量センサー、気圧センサー、電子機器および移動体は、前記各実施形態のうちの、任意の２以上の構成（特徴）を組み合わせたものであってもよい。
なお、前記実施形態では、物理量センサーの製造工程において、ダイアフラム部は、最後に形成されるが、本発明ではこれに限定されず、予め基板に形成されていてもよく、途中で形成されてもよい。
【符号の説明】
【００５７】
１……物理量センサー  １’……物理量センサー  ２……基板  ２Ａ……基板用部材  ２１……ダイアフラム部  ２１１……受圧面  ２１２……内面  ３……ＣＭＯＳインバーター回路  ３’……ＣＭＯＳインバーター回路  ３１……ＮＭＯＳトランジスタ  ３１１……ソース電極  ３１２……ドレイン電極  ３１３……絶縁層  ３１４……ゲート電極  ３１５……チャンネル領域  ３１６……絶縁層  ３２……ＰＭＯＳトランジスタ  ３３……ＳＴＩ  ３２１……ソース電極  ３２２……ドレイン電極  ３２３……絶縁層  ３２４……ゲート電極  ３２５……チャンネル領域  ４……半導体基板  ４０……配線層  ４１……層間絶縁層  ４１０……開口部  ４２……配線層  ４３……層間絶縁層  ４４……配線層  ４４１……被覆層  ４４２……細孔  ４５……保護膜  ４６……封止層  ４７……配線層  ５……半導体回路  １０……フォトレジスト膜  １００……気圧センサー  １０１……筐体  １０２……演算部  １０３……配線  １０４……貫通孔  ２００……気圧計  ２０１……表示部  ３００……ナビゲーションシステム  ３０１……表示部  ４００……移動体  ４０１……車体  ４０２……車輪  Ｓ……気密空間  Ｖｄｄ……電源  Ｖｓｓ……接地  Ｖｉｎ……入力電源  Ｖｏｕｔ……出力電源  Ｖ１……入力電圧  Ｄｎ１……動作点  Ｄｎ２……動作点  Ｄｎ３……動作点  Ｄｐ１……動作点  Ｄｐ２……動作点  Ｄｐ３……動作点  Ｄｃ１……動作点  Ｄｃ２……動作点  Ｄｃ３……動作点
【図１】
2015068728.tif 000003
【図２】
2015068728.tif 000004
【図３】
2015068728.tif 000005
【図４】
2015068728.tif 000006
【図５】
2015068728.tif 000007
【図６】
2015068728.tif 000008
【図７】
2015068728.tif 000009
【図８】
2015068728.tif 000010
【図９】
2015068728.tif 000011
【図１０】
2015068728.tif 000012
【図１１】
2015068728.tif 000013
【図１２】
2015068728.tif 000014
【図１３】
2015068728.tif 000015
【図１４】
2015068728.tif 000016
【図１５】
2015068728.tif 000017
【図１６】
2015068728.tif 000018