(57)【要約】【課題】低温時での電解コンデンサの等価直列抵抗の増加に起因する安定化電源の不安定性や異常発振を防止する際に外付部品の増大を軽減すること。【解決手段】入力電源電圧Ｖｉｎから平滑容量Ｃと負荷３との並列接続に出力電源電圧Ｖｏｕｔを供給可能な安定化電源回路１に利用される半導体集積回路１０は、出力電源電圧Ｖｏｕｔの誤差を検出する誤差増幅器１１と、入力端子と出力端子の間に接続された出力制御回路１２と、誤差増幅器１１に接続された位相補償回路１４と、位相補償回路１４に接続された検出制御回路１５とを具備する。検出制御回路１５は平滑容量Ｃの等価直列抵抗の温度の変動または当該温度の変動による抵抗の変動を検出して、その検出結果に従って位相補償回路１４を可変制御する。【選択図】図１
2015136229.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に供給される入力電源電圧から出力端子に接続される平滑容量と負荷との並列接続に出力電源電圧を供給可能な安定化電源回路に利用される半導体集積回路であって、
前記半導体集積回路は、前記出力電源電圧の誤差を検出する誤差増幅器と、前記入力端子と前記出力端子との間に接続された出力制御回路と、前記誤差増幅器に接続された位相補償回路と、前記位相補償回路に接続された検出制御回路とを具備して、
前記出力制御回路は、前記出力電源電圧の前記誤差に応答する前記誤差増幅器によって制御されることによって、前記出力電源電圧を生成して、
前記検出制御回路は、前記平滑容量の等価直列抵抗の温度の変動または当該温度の変動による抵抗の変動を検出して、その検出結果に従って前記位相補償回路を可変制御する
半導体集積回路。
【請求項２】
請求項１において、
前記平滑容量の前記温度が所定の温度より低い状態において、前記検出制御回路は前記位相補償回路の時定数を所定の時定数よりも小さな時定数に設定して、
前記平滑容量の前記温度が前記所定の温度より高い状態において、前記検出制御回路は前記位相補償回路の前記時定数を前記所定の時定数より大きな他の時定数に設定する
半導体集積回路。
【請求項３】
請求項２において、
前記平滑容量の前記温度が前記低い状態において、前記小さな時定数の位相補償によって設定されるポール周波数が所定の周波数よりも高い周波数に設定され、
前記平滑容量の前記温度が前記高い状態において、前記大きな時定数の位相補償によって設定されるポール周波数が前記所定の周波数よりも低い周波数に設定される
半導体集積回路。
【請求項４】
請求項３において、
前記検出制御回路は前記平滑容量の前記等価直列抵抗の前記温度の変動または前記抵抗の変動を少なくとも４段階で検出することによって、前記位相補償回路の位相補償特性を少なくとも４段階で可変制御する
半導体集積回路。
【請求項５】
請求項４において、
前記検出制御回路は、少なくとも３個の基準値を使用して、前記温度の変動または前記抵抗の変動であるアナログ入力信号を少なくとも４個の多値レベルに判定するＡ／Ｄ変換を実行する
半導体集積回路。
【請求項６】
請求項５において、
前記Ａ／Ｄ変換は、フラッシュ型Ａ／Ｄ変換器と逐次比較型Ａ／Ｄ変換器とパイプライン型Ａ／Ｄ変換器とのいずれかによって実行される
半導体集積回路。
【請求項７】
請求項４において、
前記検出制御回路はＰＮ接合ダイオードの順方向電圧降下の温度変化率を利用することによって、前記安定化電源回路の周囲温度である前記平滑容量の前記温度の変動を検出する
半導体集積回路。
【請求項８】
請求項４において、
前記検出制御回路は前記出力電源電圧中に含まれるリップル電圧の電圧振幅レベルの変動を検出することによって、前記温度の変動による前記平滑容量の前記等価直列抵抗の前記抵抗の変動を検出する
半導体集積回路。
【請求項９】
請求項４において、
前記平滑容量と前記負荷との前記並列接続と前記出力端子との間にはローパスフィルタの平滑コイルが接続可能とされ、
前記出力制御回路は、前記入力端子と前記出力端子との間に接続された第１スイッチ素子と、前記出力端子と接地電圧との間に接続された第２スイッチ素子を含み、
前記半導体集積回路は、前記誤差増幅器の誤差検出出力信号に応答して、前記出力制御回路の前記第１スイッチ素子と前記第２スイッチ素子とのスイッチングを制御するスイッチ制御回路を更に具備して、
前記スイッチ制御回路によって前記第１スイッチ素子がオン状態に制御され前記第２スイッチ素子がオフ状態に制御される期間は、前記ローパスフィルタの前記平滑コイルに磁気エネルギーが蓄積されるオン期間となるものであり、
前記スイッチ制御回路によって前記第１スイッチ素子がオフ状態に制御され前記第２スイッチ素子がオン状態に制御される他の期間は、前記ローパスフィルタの前記平滑コイルの磁気エネルギーが消費されるオフ期間となるものであり、
前記スイッチ制御回路が前記誤差増幅器の前記誤差検出出力信号に応答して前記オン期間と前記オフ期間とをそれぞれ所定の値に設定して、前記入力電源電圧よりも降圧された前記出力電源電圧が前記安定化電源回路から生成される
半導体集積回路。
【請求項１０】
請求項４において、
前記入力電源電圧が供給される前記入力端子に平滑コイルの一端が接続可能とされ、前記平滑コイルの他端が前記出力制御回路に接続可能とされ、
前記出力制御回路は、前記平滑コイルの前記他端と前記出力端子との間に接続可能とされる第１スイッチ素子と、前記平滑コイルの前記他端と接地電圧との間に接続可能とされる第２スイッチ素子を含み、
前記半導体集積回路は、前記誤差増幅器の誤差検出出力信号に応答して、前記出力制御回路の前記第１スイッチ素子と前記第２スイッチ素子とのスイッチングを制御するスイッチ制御回路を更に具備して、
前記スイッチ制御回路によって前記第２スイッチ素子がオン状態に制御され前記第１スイッチ素子がオフ状態に制御される期間は、前記平滑コイルに磁気エネルギーが蓄積されるオン期間となるものであり、
前記スイッチ制御回路によって前記第２スイッチ素子がオフ状態に制御され前記第１スイッチ素子がオン状態に制御される他の期間は、前記平滑コイルの磁気エネルギーが消費されるオフ期間となるものであり、
前記スイッチ制御回路が前記誤差増幅器の前記誤差検出出力信号に応答して前記オン期間と前記オフ期間とをそれぞれ所定の値に設定して、前記入力電源電圧よりも昇圧された前記出力電源電圧が前記安定化電源回路から生成される
半導体集積回路。
【請求項１１】
請求項４において、
前記出力端子には、前記平滑容量と前記負荷の前記並列接続が接続可能とされ、
前記入力電源電圧が変動しても前記出力電源電圧が実質的に一定となるように前記誤差増幅器の前記誤差検出出力信号によって前記出力制御回路の電圧降下が調整されて、前記入力電源電圧の変動が前記出力制御回路の電圧降下によって吸収されるシリーズレギュレータとして前記安定化電源回路が動作する
半導体集積回路。
【請求項１２】
請求項４において、
前記位相補償回路は、前記誤差増幅器の入力端子と出力端子との少なくともいずれか一方に直列接続された補償抵抗と補償容量とを含み、
前記位相補償回路の前記補償抵抗と前記補償容量とのいずれかは、前記検出制御回路によって可変制御可能な可変定数素子である
半導体集積回路。
【請求項１３】
請求項１２において、
前記可変定数素子は、前記検出制御回路によって可変制御可能な可変抵抗素子と可変容量素子とのいずかである
半導体集積回路。
【請求項１４】
請求項１３において、
前記誤差増幅器と前記出力制御回路と前記スイッチ制御回路と前記位相補償回路と前記検出制御回路とは、前記半導体集積回路の単一の半導体チップに集積化された
半導体集積回路。
【請求項１５】
請求項１３において、
前記誤差増幅器と前記出力制御回路と前記スイッチ制御回路と前記位相補償回路と前記検出制御回路とは、システムインパッケージもしくはマルチチップモジュールによって構成された前記半導体集積回路の単一の樹脂封止パッケージに形成された
半導体集積回路。
【請求項１６】
請求項４において、
前記負荷は、車両の動力源であるエンジンとモーターとの少なくともいずれか一方を制御する電子制御装置を含む
半導体集積回路。
【請求項１７】
入力端子に供給される入力電源電圧から出力端子に接続される平滑容量と負荷との並列接続に出力電源電圧を供給可能な安定化電源回路に利用される半導体集積回路の動作方法であって、
前記半導体集積回路は、前記出力電源電圧の誤差を検出する誤差増幅器と、前記入力端子と前記出力端子との間に接続された出力制御回路と、前記誤差増幅器に接続された位相補償回路と、前記位相補償回路に接続された検出制御回路とを具備して、
前記出力制御回路は、前記出力電源電圧の前記誤差に応答する前記誤差増幅器によって制御されることによって、前記出力電源電圧を生成して、
前記検出制御回路は、前記平滑容量の等価直列抵抗の温度の変動または当該温度の変動による抵抗の変動を検出して、その検出結果に従って前記位相補償回路を可変制御する
半導体集積回路の動作方法。
【請求項１８】
請求項１７において、
前記平滑容量の前記温度が所定の温度より低い状態において、前記検出制御回路は前記位相補償回路の時定数を所定の時定数よりも小さな時定数に設定して、
前記平滑容量の前記温度が前記所定の温度より高い状態において、前記検出制御回路は前記位相補償回路の前記時定数を前記所定の時定数より大きな他の時定数に設定する
半導体集積回路の動作方法。
【請求項１９】
請求項１８において、
前記平滑容量の前記温度が前記低い状態において、前記小さな時定数の位相補償によって設定されるポール周波数が所定の周波数よりも高い周波数に設定され、
前記平滑容量の前記温度が前記高い状態において、前記大きな時定数の位相補償によって設定されるポール周波数が前記所定の周波数よりも低い周波数に設定される
半導体集積回路の動作方法。
【請求項２０】
請求項１９において、
前記検出制御回路は前記平滑容量の前記等価直列抵抗の前記温度の変動または前記抵抗の変動を少なくとも４段階で検出することによって、前記位相補償回路の位相補償特性を少なくとも４段階で可変制御する
半導体集積回路の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、安定化電源に使用される半導体集積回路およびその動作方法に関し、特に低温時での電解コンデンサの等価直列抵抗(ＥＳＲ)の増加に起因する安定化電源の不安定性や異常発振を防止する際に外付部品の増大を軽減するのに有効な技術に関するものである。
【背景技術】
【０００２】
良く知られているように、安定化電源には、シリーズレギュレータとスイッチングレギュレータとがある。
【０００３】
シリーズレギュレータでは、入力電圧と負荷の間に直列(シリーズ)に出力制御回路が接続され、出力制御回路の電圧降下は誤差増幅器によって制御される。誤差増幅器は負荷の出力電圧の分圧電圧と基準電圧とを比較して負荷の出力電圧の分圧電圧と基準電圧とが等しくなるように出力制御回路を制御するので、負荷の出力電圧が安定化される。このシリーズレギュレータは、例えば下記特許文献１に記載されている。
【０００４】
スイッチングレギュレータは、降圧機能を有するタイプと昇圧機能を有するタイプとに分類される。降圧機能を有するスイッチングレギュレータは、第１スイッチ素子と第２スイッチ素子とを有するスイッチング回路と、平滑コイルと平滑容量とを有するローパスフィルタと、誤差増幅器と、スイッチング制御回路とによって構成される。入力電圧は第１スイッチ素子を介して平滑コイルの一端に供給可能とされ、接地電圧は第２スイッチ素子を介して平滑コイルの一端に供給可能とされ、平滑コイルの他端は平滑容量と負荷の並列接続を介して接地電圧に接続される。スイッチング制御回路により第１スイッチ素子がオン状態に制御され第２スイッチ素子がオフ状態に制御されるオン期間にコイル電流と負荷の出力電圧とが増加して、スイッチング制御回路により第１スイッチ素子がオフ状態に制御され第２スイッチ素子がオン状態に制御されるオフ期間にコイル電流と負荷の出力電圧とが減少する。誤差増幅器は負荷の出力電圧の分圧電圧と基準電圧とを比較して負荷の出力電圧の分圧電圧と基準電圧とが等しくなるようにスイッチング制御回路を制御してオン期間ＴＯＮとオフ期間ＴＯＦＦとを調整するので、負荷の出力電圧が安定化される。降圧機能を有するスイッチングレギュレータの出力電圧ＶＯＵＴは、入力電圧ＶＩＮとオン期間ＴＯＮとオフ期間ＴＯＦＦとによって、次式で与えられる。
【０００５】
ＶＯＵＴ＝ＶＩＮ・ＴＯＮ／(ＴＯＮ+ＴＯＦＦ)            …(１)式
【０００６】
昇圧機能を有するスイッチングレギュレータは、平滑コイルと、第１スイッチ素子と第２スイッチ素子とを有するスイッチング回路と、平滑容量と、誤差増幅器と、スイッチング制御回路とによって構成される。入力電圧は平滑コイルの一端に供給され、平滑コイルの他端は第１スイッチ素子の一端と第２スイッチ素子の一端と接続され、第１スイッチ素子の他端は平滑容量と負荷との並列接続を介して接地電圧に接続され、第２スイッチ素子の他端は接地電圧に接続される。スイッチング制御回路によって第１スイッチ素子がオフ状態に制御され第２スイッチ素子がオン状態に制御されるオン期間にコイル電流が増加して、スイッチング制御回路により第１スイッチ素子がオン状態に制御され第２スイッチ素子がオフ状態に制御されるオフ期間にコイル電流が減少する。誤差増幅器は負荷の出力電圧の分圧電圧と基準電圧とを比較して出力電圧の分圧電圧と基準電圧とが等しくなるようにスイッチング制御回路を制御してオン期間ＴＯＮとオフ期間ＴＯＦＦとを調整するので、負荷の出力電圧が安定化される。昇圧機能を有するスイッチングレギュレータの出力電圧ＶＯＵＴは、入力電圧ＶＩＮとオン期間ＴＯＮとオフ期間ＴＯＦＦとによって、次式で与えられる。
【０００７】
ＶＯＵＴ＝(１＋ＴＯＮ／ＴＯＦＦ)・ＶＩＮ              …(２)式
【０００８】
この降圧機能と昇圧機能とを有するスイッチングレギュレータは、例えば、下記特許文献２に記載されている。
【０００９】
下記非特許文献１には、スイッチング電源の出力平滑コンデンサに出力リップル電圧を抑圧するために小さな等価直列抵抗(ＥＳＲ)を選択すると、出力電圧の異常発振と呼ばれる現象が発生することが記載されている。スイッチング電源は出力電圧を安定化するために負帰還回路を有するので、小さな等価直列抵抗(ＥＳＲ)を有する出力平滑コンデンサを使用すると、より高周波帯域まで理想的なＬＣフィルタとなって、位相が１８０度近くまで遅れ発振しやすくなることが下記非特許文献１に記載されている。更に下記非特許文献１には、誤差増幅器の帰還回路で位相補償を行うことで、出力電圧の発振を防止することも記載されている。発振の防止のための位相補償回路は、スイッチング電源の平滑コイルＬと出力平滑コンデンサＣｏｕｔとの接続点の出力端子と誤差増幅器の反転入力端子との間に入力抵抗と入力容量の直列接続もしくは並列接続、または誤差増幅器の反転入力端子と出力端子の間に帰還抵抗と帰還容量の直列接続もしくは並列接続により構成されている。
【００１０】
下記非特許文献２には、下記非特許文献１と同様に、ＰＷＭ制御チョッパ型レギュレータにおいて、平滑コイルと出力平滑コンデンサとのＬＣフィルタの部分で位相遅れが−１８０°に達して負帰還ループの位相遅れの−１８０°とで位相のずれの合計で３６０°に達し、異常発振を生じることが記載されている。更に下記非特許文献２には、出力平滑コンデンサの等価直列抵抗(ＥＳＲ)の影響によりＬＣフィルタの位相遅れが１８０°よりも少なくなり、この等価直列抵抗(ＥＳＲ)の位相補正効果によりレギュレータの位相余裕を確保することができることが記載されている。また下記非特許文献２には、等価直列抵抗(ＥＳＲ)が大きい場合には、ＬＣフィルタの位相遅れが小さくなるが、ＬＣフィルタの減衰率の低下によるゲイン上昇のための位相余裕の低下、出力リップル電圧増大による異常発振の可能性があることも記載されている。更に下記非特許文献２には、ＬＣフィルタにタンタル・コンデンサや積層セラミック・コンデンサのような等価直列抵抗(ＥＳＲ)の非常に小さなコンデンサを使用するとフィルタ部分の位相遅れが大きくなるので、位相余裕確保の面から出力フィルタには電解コンデンサの使用が適当であることが記載されている。
【００１１】
下記非特許文献３には、オペアンプの非反転入力端子に入力信号を供給して、オペアンプの反転入力端子と出力端子とを接続してボルテージフォロワ回路を構成した場合には、１００〜２００ＭＨｚ付近の周波数でゲインが０ｄＢ以上のピークを持ち位相遅れが−１８０°に達して、動作が不安定となることが記載されている。更に下記非特許文献３には、オペアンプの非反転入力端子と反転入力端子との間に入力抵抗と入力容量の直列接続を接続して位相補償することで、ゲインの０ｄＢ以上のピークが無くなり、発振を防止することができることが記載されている。また下記非特許文献３には、オペアンプの出力端子と接地電圧との間に補償抵抗と補償容量の直列接続を接続して位相補償することで、ゲインの０ｄＢ以上のピークが無くなり、発振を防止することができることが記載されている。
【００１２】
下記特許文献３には、スイッチング電源のトランスの二次側巻線に接続された電解コンデンサの等価直列抵抗(ＥＳＲ)が低い温度で高くなり出力リップル電圧が増大して、この等価直列抵抗(ＥＳＲ)が高い温度で低くなり制御系の安定性が影響されると言う課題を解決することが記載されている。この課題を解決するために、下記特許文献３では、電解コンデンサの温度特性を考慮して広い温度範囲において、より深い負帰還を安定にかけるようにするものである。従って、下記特許文献３では、スイッチング電源のトランスの二次側巻線に接続された出力電圧制御回路は温度補償付き位相補償回路を有するものであり、具体的には温度補償付き位相補償回路では感温素子としてのサーミスタとコンデンサと抵抗の直列接続がトランスの二次側巻線とシャントレギュレータのリファレンス端子との間に接続されたものである。低温時には電解コンデンサの等価直列抵抗(ＥＳＲ)が増加するので出力リップル電圧が増加するが、低温時に温度補償付き位相補償回路のサーミスタの抵抗値が増加するので、シャントレギュレータのリファレンス端子への出力リップル成分の重畳量が減少してシャントレギュレータの位相進み信号は低減する。高温時には電解コンデンサの等価直列抵抗(ＥＳＲ)が低下して温度補償付き位相補償回路のサーミスタの抵抗値が低下するので、シャントレギュレータのリファレンス端子への出力リップル成分の重畳量が増加させてシャントレギュレータの位相進み信号を一定に保つようにする。尚、このスイッチング電源では、トランスの二次側巻線での出力電圧に応答するフォトカプラの発光素子の発光量に応答して、フォトカプラの受光素子のフィードバック受光量が変化する。トランスの一次側巻線に接続された制御用ＩＣはフィードバック受光量に応答して一次側巻線に接続された２個のスイッチング素子のオンオフのデューティを制御するので、トランスの二次側巻線の出力電圧は一定に維持されるものである。更に、フォトカプラの受光素子の両端間には、抵抗とコンデンサとの直列接続により構成された一次側の位相補償回路が並列に接続されている。
【００１３】
下記特許文献４には、スイッチング電源装置としての降圧ＤＣ−ＤＣコンバータにおいて、平滑コイルと出力平滑コンデンサとのＬＣフィルタの部分で出力平滑コンデンサの等価直列抵抗(ＥＳＲ)が低温時に増大して出力リップル電圧が増大して出力電圧が不安定となり、スイッチング電源装置が誤動作を起こすと言う課題を解決することが記載されている。この課題を解決するために、下記特許文献４では、ＬＣフィルタを駆動するスイッチ素子のオンオフのデューティを制御する制御部において、誤差増幅器としての差動増幅器の反転入力端子にリップル電圧検出回路と比較器と切り換え回路とリップル電圧抑制回路を接続することが記載されている。リップル電圧検出回路はスイッチング電源装置の出力電圧に含まれるリップル電圧を検出して、検出値を比較器に供給する。比較直流電圧よりスイッチング電源装置の出力電圧に含まれるリップル電圧が増大した場合に、比較器は切り換え回路に切り換え信号を供給する。比較直流電圧よりスイッチング電源装置の出力電圧に含まれるリップル電圧が低い場合に、ローパスフィルタであるリップル電圧抑制回路は切り換え回路によって差動増幅器の反転入力端子に接続されない。反対に比較直流電圧よりスイッチング電源装置の出力電圧に含まれるリップル電圧が増大した場合に、切り換え回路によってローパスフィルタであるリップル電圧抑制回路は差動増幅器の反転入力端子に接続される。その結果、スイッチング電源装置の出力電圧に含まれるリップル電圧の周波数成分以上の信号が遮断され、スイッチング電源装置の出力電圧に含まれるリップル電圧の周波数成分より比較的低周波である周波数成分だけを差動増幅器の反転入力端子に供給するので、フィードバック系の安定が図られることが下記特許文献４に記載されている。従って、リップル電圧抑制回路は差動増幅器の利得を実効的に小さくするので、低温時にコンデンサの等価直列抵抗(ＥＳＲ)が増大してリップル電圧が大きくなっても、フィードバック系が安定させることができると下記特許文献４に記載されている。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２０００−２８４８４３号  公報
【特許文献２】特開２００７−１５１２４６号  公報
【特許文献３】特開２００２−１３６１２３号  公報
【特許文献４】特開２００２−０４４９３８号  公報
【非特許文献】
【００１５】
【非特許文献１】“スイッチング電源の平滑コンデンサへの応用”ｐｐ．６５−６９．ｈｔｔｐ：／／ｉｔｏｎｅｔ．ｃｏ．ｊｐ／ＤａｔａＳｈｅｅｔｓ／三洋電機／ＯＳ−ＣＯＮ／ｐｌｄ／６５．ｐｄｆ[平成２５年１１月０７日検索]
【非特許文献２】“アプリケーションノート  面実装チョッパ型スイッチングレギュレータＩＣ  ＳＩ−８０００ＪＤシリーズ”ｐｐ．１−２９，サンケン電気株式会社，  ２０１０年１月ｈｔｔｐ：／／ｗｗｗ．ｓｅｍｉｃｏｎ．ｓａｎｋｅｎ−ｅｌｅ．ｃｏ．ｊｐ／ｓｋ＿ｃｏｎｔｅｎｔ／ｓｉ−８０ｘｘｊｄｓｅｒｉｅｓ＿ａｎ＿ｊｐ．ｐｄｆ[平成２５年１１月０７日検索]
【非特許文献３】“位相・ゲイン余裕の小さいオペアンプの使用の注意点” ｐｐ．１−８，ｈｔｔｐ：／／ｔｉｊ．ｃｏ．ｊｐ／ｊｐ／ｌｉｔ／ａｎ／ｊａｊａ１３０／ｊａｊａ１３０．ｐｄｆ[平成２５年１１月０７日検索]
【発明の概要】
【発明が解決しようとする課題】
【００１６】
本発明者等は本発明に先立って、自動車に搭載される安定化電源に使用可能な車載半導体集積回路の開発に従事した。この半導体集積回路は車載用途であるので、−４０°の低温から＋１１０°の高温の周囲温度で半導体集積回路が安定に動作することが要求された。更に安定化電源の出力平滑コンデンサは半導体集積回路の半導体チップに集積化されることが困難であるので、この出力平滑コンデンサは外付部品となる。
【００１７】
安定化電源では、半導体集積回路(ＩＣ)のコストダウンとともに、外付部品を可能な限り安価にすることが要求される。従って、安定化電源のコストダウンのために、出力平滑コンデンサを、高コストセラミックコンデンサから、低コストのアルミ電解コンデンサに変更することが検討された。
【００１８】
しかし、上記特許文献３と上記特許文献４とに記載されたように、アルミ電解コンデンサの等価直列抵抗(ＥＳＲ；Equivalent Series Resistance)はセラミックコンデンサの等価直列抵抗(ＥＳＲ)に比較して低温時での抵抗増加が大きいものである。その結果、低温時でのアルミ電解コンデンサの等価直列抵抗(ＥＳＲ)の増加が原因となり、安定化電源回路のネガティブフィードバックループ(負帰還回路)が不安定となるか異常発振を起こす危険性があることが判明した。
【００１９】
従って、低温時での電解コンデンサの等価直列抵抗(ＥＳＲ)の増加に起因する安定化電源回路の不安定性や異常発振を防止するために、本発明者等は本発明に先立って、上記特許文献３と上記特許文献４とに記載された手法に関して検討を行った。
【００２０】
上記特許文献３に記載の手法によれば、電解コンデンサの近傍に外付部品として感温素子(サーミスタ)を設置する必要があるので、部品コストが増大する。また、定電圧電源用ＩＣのユーザは感温素子(サーミスタ)を外付部品として配線基板に設置する必要があるため、配線基板の面積と製造工程数とが増加して、安定化電源回路装置の製造コストが増加すると言う問題点があることが本発明に先立った本発明者等による検討により明らかとされた。
【００２１】
上記特許文献４に記載の手法によれば、平滑コンデンサの等価直列抵抗(ＥＳＲ)の抵抗値が増加した場合に、差動増幅器の利得を実効的に小さくするので、出力電圧変動を抑圧する定電圧設定動作性能を決定するネガティブフィードバックループのループゲインを低下させるものである。その結果、この手法によれば、安定化電源の本来の目的とする出力電圧変動を抑圧するための定電圧設定動作性能を実現することが困難となるものである。すなわち、この手法によれば、平滑コンデンサの等価直列抵抗(ＥＳＲ)の増加による出力電圧のリップルを抑圧することはできても、入力電圧の変動や負荷電流の変動による出力電圧の変動を抑圧すると言う安定化電源回路としての本来の性能が低下する言う問題があることが本発明に先立った本発明者等による検討により明らかとされた。
【００２２】
このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２３】
本願において開示される代表的な実施の形態の概要を簡単に説明すれば、下記のとおりである。
【００２４】
すなわち、代表的な実施の形態は、入力端子に供給される入力電源電圧(Ｖｉｎ)から出力端子に接続される平滑容量(Ｃ)と負荷(３)との並列接続に出力電源電圧(Ｖｏｕｔ)を供給可能な安定化電源回路(１)に利用される半導体集積回路(１０)である。
【００２５】
前記半導体集積回路(１０)は、出力電源電圧(Ｖｏｕｔ)の誤差を検出する誤差増幅器(１１)と、入力端子と出力端子との間に接続された出力制御回路(１２)と、誤差増幅器(１１)に接続された位相補償回路(１４)と、位相補償回路(１４)に接続された検出制御回路(１５)とを具備する。
【００２６】
出力制御回路(１２)は、出力電源電圧(Ｖｏｕｔ)の誤差に応答する誤差増幅器(１１)によって制御され出力電源電圧(Ｖｏｕｔ)を生成する。
【００２７】
検出制御回路(１５)は、平滑容量(Ｃ)の等価直列抵抗(ＥＳＲ)の温度の変動または当該温度の変動による抵抗の変動を検出して、その検出結果に従って位相補償回路(１４)を可変制御することを特徴とする(図１参照)。
【発明の効果】
【００２８】
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
【００２９】
すなわち、本半導体集積回路によれば、低温時での電解コンデンサの等価直列抵抗(ＥＳＲ)の増加に起因する安定化電源の不安定性や異常発振を防止する際に外付部品の増大を軽減することができる。
【図面の簡単な説明】
【００３０】
【図１】図１は、実施の形態１による半導体集積回路１０を使用した安定化電源回路１を利用した電子装置の構成を示す図である。
【図２】図２は、図１に示した実施の形態１による半導体集積回路１０を使用した安定化電源回路１に使用されるローパスフィルタの平滑容量Ｃを構成するアルミ電解コンデンサの等価直列抵抗(ＥＳＲ)の温度依存性を示す図である。
【図３】図３は、図１に示した実施の形態１による半導体集積回路１０を使用した安定化電源回路１に使用されるローパスフィルタの平滑容量Ｃを構成するアルミ電解コンデンサの等価直列抵抗の例えば１ＭＨｚの特定の三角波信号の周波数における温度依存性をセラミックコンデンサの等価直列抵抗の温度依存性と比較した図である。
【図４】図４は、図１に示した実施の形態１による半導体集積回路１０の検出制御回路１５の構成を示す図である。
【図５】図５は、図４に示した実施の形態１による検出制御回路１５に含まれた温度測定回路１５１とコード生成回路１５２の構成を示す図である。
【図６】図６は、図５に示した温度測定回路１５１の直列接続ダイオードＤＳはｎ個のダイオードＤ１〜Ｄｎの各ダイオードの構成を示す図である。
【図７】図７は、実施の形態１による他の方式の検出制御回路１５を採用することによってアルミ電解コンデンサで構成された平滑容量Ｃの温度変動または抵抗変動の検出を可能とする半導体集積回路１０の構成を示す図である。
【図８】図８は、図１に示した実施の形態１による半導体集積回路１０の検出制御回路１５の他の構成を示す図である。
【図９】図９は、図８に示した他の方式の検出制御回路１５に含まれたリップル電圧測定回路１５３とコード生成回路１５４の構成を示す図である。
【図１０】図１０は、図１または図７に示した実施の形態１による半導体集積回路１０を使用した安定化電源回路１において、位相補償特性が検出制御回路１５の検出結果によって制御される位相補償回路１４の構成を示す図である。
【図１１】図１１は、図１０に示した実施の形態１による位相補償回路１４の動作を説明する図である。
【図１２】図１２は、図１乃至図６に示した実施の形態１による位相補償回路１４の動作を説明する図である。
【図１３】図１３は、図１または図７に示した実施の形態１による半導体集積回路１０を使用した安定化電源回路１において、位相補償特性が検出制御回路１５の検出結果によって制御される位相補償回路１４の他の構成を示す図である。
【図１４】図１４は、図１３に示した実施の形態１による位相補償回路１４の動作を説明する図である。
【図１５】図１５は、図１または図７に示した実施の形態１による半導体集積回路１０を使用した安定化電源回路１において、位相補償特性が検出制御回路１５の検出結果によって制御される位相補償回路１４の他の構成を示す図である。
【図１６】図１６は、図１５に示した実施の形態１による位相補償回路１４の動作を説明する図である。
【図１７】図１７は、実施の形態１による他の方式の位相補償回路１４を採用した半導体集積回路１０の構成を示す図である。
【図１８】図１８は、実施の形態１による他の方式の位相補償回路１４を採用した半導体集積回路１０の構成を示す図である。
【図１９】図１９は、図１８に示した実施の形態１による半導体集積回路１０を使用した安定化電源回路１において、位相補償特性が検出制御回路１５の検出結果によって制御される位相補償回路１４´の構成を示す図である。
【図２０】図２０は、図１９に示した実施の形態１による位相補償回路１４´の動作を説明する図である。
【図２１】図２１は、図１乃至図２０を参照して説明した実施の形態１による半導体集積回路１０を使用した安定化電源回路１の最低温時(−２５℃よりも低い状態)における位相補償特性を示す図である。
【図２２】図２２は、図１乃至図２０を参照して説明した実施の形態１による半導体集積回路１０を使用した安定化電源回路１の最高温時(＋２５℃よりも高い状態)における位相補償特性を示す図である。
【図２３】図２３は、実施の形態２による半導体集積回路１０を使用した安定化電源回路１を利用した電子装置の構成を示す図である。
【図２４】図２４は、実施の形態３による半導体集積回路１０を使用した安定化電源回路１を利用した電子装置の構成を示す図である。
【図２５】図２５は、上述の非安定化電源２と負荷回路３と実施の形態１乃至実施の形態３のいずれかの半導体集積回路を使用した安定化電源回路１とが、車両２７に搭載される様子を示す図である。
【図２６】図２６は、図２５に示した電子制御装置(ＥＣＵ)２９の内部の負荷回路３であるマイクロコントローラとしての半導体集積回路３の構成を示す図である。
【発明を実施するための形態】
【００３１】
１．実施の形態の概要
まず、本願において開示される代表的な実施の形態についてその概要を説明する。代表的な実施の形態の概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。
【００３２】
〔１〕代表的な実施の形態は、入力端子に供給される入力電源電圧(Ｖｉｎ)から出力端子に接続される平滑容量(Ｃ)と負荷(３)との並列接続に出力電源電圧(Ｖｏｕｔ)を供給可能な安定化電源回路(１)に利用される半導体集積回路(１０)である。
【００３３】
前記半導体集積回路(１０)は、前記出力電源電圧(Ｖｏｕｔ)の誤差を検出する誤差増幅器(１１)と、前記入力端子と前記出力端子との間に接続された出力制御回路(１２)と、前記誤差増幅器(１１)に接続された位相補償回路(１４)と、前記位相補償回路(１４)に接続された検出制御回路(１５)とを具備する。
【００３４】
前記出力制御回路(１２)は、前記出力電源電圧(Ｖｏｕｔ)の前記誤差に応答する前記誤差増幅器(１１)によって制御されることによって、前記出力電源電圧(Ｖｏｕｔ)を生成する。
【００３５】
前記検出制御回路(１５)は、前記平滑容量(Ｃ)の等価直列抵抗(ＥＳＲ)の温度の変動または当該温度の変動による抵抗の変動を検出して、その検出結果に従って前記位相補償回路(１４)を可変制御することを特徴とするものである(図１参照)。
【００３６】
前記実施の形態によれば、低温時での電解コンデンサの等価直列抵抗(ＥＳＲ)の増加に起因する安定化電源の不安定性や異常発振を防止する際に外付部品の増大を軽減することができる。
【００３７】
好適な実施の形態では、前記平滑容量(Ｃ)の前記温度が所定の温度より低い状態において、前記検出制御回路(１５)は前記位相補償回路(１４)の時定数(Ｒ３ＶＣ１)を所定の時定数よりも小さな時定数(Ｒ３Ｃ１０)に設定する。
【００３８】
前記平滑容量(Ｃ)の前記温度が前記所定の温度より高い状態において、前記検出制御回路(１５)は前記位相補償回路(１４)の前記時定数(Ｒ３ＶＣ１)を前記所定の時定数より大きな他の時定数(Ｒ３(Ｃ１０＋Ｃ１１＋Ｃ１２＋Ｃ１３))に設定することを特徴とするものである(図１参照)。
【００３９】
他の好適な実施の形態では、前記平滑容量(Ｃ)の前記温度が前記低い状態において、前記小さな時定数の位相補償によって設定されるポール周波数が所定の周波数よりも高い周波数(ｆｐ(ＬＴ))に設定される。
【００４０】
前記平滑容量(Ｃ)の前記温度が前記高い状態において、前記大きな時定数の位相補償によって設定されるポール周波数が前記所定の周波数よりも低い周波数(ｆｐ(ＨＴ))に設定されることを特徴とする(図２１、図２２参照)。
【００４１】
更に他の好適な実施の形態では、前記検出制御回路(１５)は前記平滑容量(Ｃ)の前記等価直列抵抗(ＥＳＲ)の前記温度の変動または前記抵抗の変動を少なくとも４段階で検出することによって、前記位相補償回路(１４)の位相補償特性を少なくとも４段階で可変制御することを特徴とするものである(図５、図９参照)。
【００４２】
より好適な実施の形態は、前記検出制御回路(１５)は、少なくとも３個の基準値を使用して、前記温度の変動または前記抵抗の変動であるアナログ入力信号を少なくとも４個の多値レベルに判定するＡ／Ｄ変換を実行することを特徴とするものである(図５、図９参照)。
【００４３】
他のより好適な実施の形態は、前記Ａ／Ｄ変換は、フラッシュ型Ａ／Ｄ変換器と逐次比較型Ａ／Ｄ変換器とパイプライン型Ａ／Ｄ変換器とのいずれかによって実行されることを特徴とする。
【００４４】
更に他のより好適な実施の形態では、前記検出制御回路(１５)はＰＮ接合ダイオードの順方向電圧降下の温度変化率(ΔＶＦ)を利用することによって、前記安定化電源回路(１)の周囲温度である前記平滑容量(Ｃ)の前記温度の変動を検出することを特徴とするものである(図５参照)。
【００４５】
更に他のより好適な実施の形態では、前記検出制御回路(１５)は前記出力電源電圧(Ｖｏｕｔ)中に含まれるリップル電圧の電圧振幅レベルの変動を検出することによって、前記温度の変動による前記平滑容量(Ｃ)の前記等価直列抵抗(ＥＳＲ)の前記抵抗の変動を検出することを特徴とするものである(図９参照)。
【００４６】
別のより好適な実施の形態では、前記平滑容量(Ｃ)と前記負荷(３)との前記並列接続と前記出力端子との間にはローパスフィルタの平滑コイル(Ｌ)が接続可能とされる。
【００４７】
前記出力制御回路(１２)は、前記入力端子と前記出力端子との間に接続された第１スイッチ素子(ＭＰ１)と、前記出力端子と接地電圧(ＧＮＤ)との間に接続された第２スイッチ素子(Ｄｉ)を含む。
【００４８】
前記半導体集積回路(１０)は、前記誤差増幅器(１１)の誤差検出出力信号(Ｖｄ２)に応答して、前記出力制御回路(１２)の前記第１スイッチ素子(ＭＰ１)と前記第２スイッチ素子(Ｄｉ)とのスイッチングを制御するスイッチ制御回路(１３)を更に具備する。
【００４９】
前記スイッチ制御回路(１３)によって前記第１スイッチ素子(ＭＰ１)がオン状態に制御され前記第２スイッチ素子(Ｄｉ)がオフ状態に制御される期間は、前記ローパスフィルタの前記平滑コイル(Ｌ)に磁気エネルギーが蓄積されるオン期間(ＴＯＮ)となるものである。
【００５０】
前記スイッチ制御回路(１３)によって前記第１スイッチ素子(ＭＰ１)がオフ状態に制御され前記第２スイッチ素子(Ｄｉ)がオン状態に制御される他の期間は、前記ローパスフィルタの前記平滑コイル(Ｌ)の磁気エネルギーが消費されるオフ期間(ＴＯＦＦ)となるものである。
【００５１】
前記スイッチ制御回路(１３)が前記誤差増幅器(１１)の前記誤差検出出力信号(Ｖｄ２)に応答して前記オン期間(ＴＯＮ)と前記オフ期間(ＴＯＦＦ)とをそれぞれ所定の値に設定して、前記入力電源電圧(Ｖｉｎ)よりも降圧された前記出力電源電圧(Ｖｏｕｔ)が前記安定化電源回路(１)から生成されることを特徴とするものである(図１、図７、図１７、図１８参照)。
【００５２】
更に別のより好適な実施の形態では、前記入力電源電圧(Ｖｉｎ)が供給される前記入力端子に平滑コイル(Ｌ)の一端が接続可能とされ、前記平滑コイル(Ｌ)の他端が前記出力制御回路(１２)に接続可能とされる。
【００５３】
前記出力制御回路(１２)は、前記平滑コイル(Ｌ)の前記他端と前記出力端子との間に接続可能とされる第１スイッチ素子(Ｄｉ)と、前記平滑コイル(Ｌ)の前記他端と接地電圧(ＧＮＤ)との間に接続可能とされる第２スイッチ素子(ＭＮ１)を含む。
【００５４】
前記半導体集積回路(１０)は、前記誤差増幅器(１１)の誤差検出出力信号(Ｖｄ２)に応答して、前記出力制御回路(１２)の前記第１スイッチ素子(Ｄｉ)と前記第２スイッチ素子(ＭＮ１)とのスイッチングを制御するスイッチ制御回路(１３)を更に具備する。
【００５５】
前記スイッチ制御回路(１３)によって前記第２スイッチ素子(ＭＮ１)がオン状態に制御され前記第１スイッチ素子(Ｄｉ)がオフ状態に制御される期間は、前記平滑コイル(Ｌ)に磁気エネルギーが蓄積されるオン期間(ＴＯＮ)となるものである。
【００５６】
前記スイッチ制御回路(１３)によって前記第２スイッチ素子(ＭＮ１)がオフ状態に制御され前記第１スイッチ素子(Ｄｉ)がオン状態に制御される他の期間は、前記平滑コイル(Ｌ)の磁気エネルギーが消費されるオフ期間(ＴＯＦＦ)となるものである。
【００５７】
前記スイッチ制御回路(１３)が前記誤差増幅器(１１)の前記誤差検出出力信号(Ｖｄ２)に応答して前記オン期間(ＴＯＮ)と前記オフ期間(ＴＯＦＦ)とをそれぞれ所定の値に設定して、前記入力電源電圧(Ｖｉｎ)よりも昇圧された前記出力電源電圧(Ｖｏｕｔ)が前記安定化電源回路(１)から生成されることを特徴とするものである(図２３参照)。
【００５８】
具体的な実施の形態では、前記出力端子には、前記平滑容量(Ｃ)と前記負荷(３)の前記並列接続が接続可能とされる。
【００５９】
前記入力電源電圧が変動しても前記出力電源電圧が実質的に一定となるように前記誤差増幅器(１１)の前記誤差検出出力信号(Ｖｄ２)によって前記出力制御回路(１２)の電圧降下が調整されて、前記入力電源電圧(Ｖｉｎ)の変動が前記出力制御回路の電圧降下によって吸収されるシリーズレギュレータとして前記安定化電源回路(１)が動作することを特徴とする(図２４参照)。
【００６０】
他の具体的な実施の形態では、前記位相補償回路(１４、１４´)は、前記誤差増幅器(１１)の入力端子と出力端子との少なくともいずれか一方に直列接続された補償抵抗と補償容量とを含む。
【００６１】
前記位相補償回路(１４、１４´)の前記補償抵抗と前記補償容量とのいずれかは、前記検出制御回路(１５)によって可変制御可能な可変定数素子であることを特徴とするものである。
【００６２】
より具体的な実施の形態では、前記可変定数素子は、前記検出制御回路(１５)によって可変制御可能な可変抵抗素子と可変容量素子とのいずかであることを特徴とするものである。
【００６３】
他のより具体的な実施の形態では、前記誤差増幅器(１１)と前記出力制御回路(１２)と前記スイッチ制御回路(１３)と前記位相補償回路(１４)と前記検出制御回路(１５)とは、前記半導体集積回路(１)の単一の半導体チップに集積化されたことを特徴とするものである。
【００６４】
最も具体的な実施の形態では、前記誤差増幅器(１１)と前記出力制御回路(１２)と前記スイッチ制御回路(１３)と前記位相補償回路(１４)と前記検出制御回路(１５)とは、システムインパッケージ(ＳＩＰ)もしくはマルチチップモジュール(ＭＣＰ)によって構成された前記半導体集積回路(１)の単一の樹脂封止パッケージに形成されたことを特徴とするものである。
【００６５】
他の最も具体的な実施の形態では、前記負荷(３)は、車両の動力源であるエンジンとモーターとの少なくともいずれか一方(２８)を制御する電子制御装置(２９)を含むことを特徴とするものである(図２５、図２６)。
【００６６】
〔２〕別の観点の代表的な実施の形態は、入力端子に供給される入力電源電圧(Ｖｉｎ)から出力端子に接続される平滑容量(Ｃ)と負荷(３)との並列接続に出力電源電圧(Ｖｏｕｔ)を供給可能な安定化電源回路(１)に利用される半導体集積回路(１０)の動作方法である。
【００６７】
前記半導体集積回路(１０)は、前記出力電源電圧(Ｖｏｕｔ)の誤差を検出する誤差増幅器(１１)と、前記入力端子と前記出力端子との間に接続された出力制御回路(１２)と、前記誤差増幅器(１１)に接続された位相補償回路(１４)と、前記位相補償回路(１４)に接続された検出制御回路(１５)とを具備する。
【００６８】
前記出力制御回路(１２)は、前記出力電源電圧(Ｖｏｕｔ)の前記誤差に応答する前記誤差増幅器(１１)によって制御されることによって、前記出力電源電圧(Ｖｏｕｔ)を生成する。
【００６９】
前記検出制御回路(１５)は、前記平滑容量(Ｃ)の等価直列抵抗(ＥＳＲ)の温度の変動または当該温度の変動による抵抗の変動を検出して、その検出結果に従って前記位相補償回路(１４)を可変制御することを特徴とするものである(図１参照)。
【００７０】
前記実施の形態によれば、低温時での電解コンデンサの等価直列抵抗(ＥＳＲ)の増加に起因する安定化電源の不安定性や異常発振を防止する際に外付部品の増大を軽減することができる。
【００７１】
２．実施の形態の詳細
次に、実施の形態について更に詳述する。尚、発明を実施するための最良の形態を説明するための全図において、前記の図と同一の機能を有する部品には同一の符号を付して、その繰り返しの説明は省略する。
【００７２】
［実施の形態１］
《安定化電源回路を利用した電子装置の構成》
図１は、実施の形態１による半導体集積回路１０を使用した安定化電源回路１を利用した電子装置の構成を示す図である。
【００７３】
この電子装置は、非安定化電源２と、安定化電源回路１と、負荷回路３とによって構成される。非安定化電源２の出力電圧(Ｖｉｎ)は、負荷回路３の推奨動作電源範囲外の電圧とされることが可能である。非安定化電源２の高電圧側端子(＋)は安定化電源回路１の入力端子Ｖｉｎに接続されて、非安定化電源２の低電圧側端子は接地電圧ＧＮＤに接続される。安定化電源回路１は、入力電圧Ｖｉｎを負荷回路３の推奨動作電源範囲内の電圧に変換して生成した出力電圧Ｖｏｕｔを負荷回路３に供給するように構成されたものである。負荷回路３は、安定化電源回路１の出力電圧Ｖｏｕｔと接地電圧ＧＮＤとから動作電力(電圧×電流)の供給を受けて、所望の動作を行うものである。
【００７４】
安定化電源回路１には、冒頭で説明したように、降圧機能を有するタイプと昇圧機能を有するタイプとの２つの種類がある。すなわち、その１つのタイプは、非安定化電源２の電圧Ｖｉｎが負荷回路３の推奨動作電源電圧範囲以上である、降圧型安定化電源回路である。他の１つのタイプは、非安定化電源２の電源２の電圧Ｖｉｎが負荷回路３の推奨動作電源電圧範囲以下である、昇圧型安定化電源回路である。図１に示した実施の形態１による半導体集積回路１０を使用した安定化電源回路１は、降圧型安定化電源回路である。
【００７５】
《半導体集積回路を使用した安定化電源回路の構成》
図１に示した実施の形態１による半導体集積回路１０を使用した安定化電源回路１は、冒頭にて説明した降圧機能を有するスイッチングレギュレータであるので、出力電圧Ｖｏｕｔは平滑コイルＬと平滑容量Ｃとで構成されるローパスフィルタを介して負荷回路３に供給される。
【００７６】
安定化電源回路１を降圧型スイッチングレギュレータとして構成するために、半導体集積回路１０は誤差増幅器１１と出力制御回路１２とＰＷＭ制御回路１３を具備する。平滑コイルＬと平滑容量Ｃで構成されたローパスフィルタで生成される出力電圧Ｖｏｕｔは、出力検出電圧Ｓｖとして２個の分圧抵抗Ｒ１、Ｒ２によって分圧される。２個の分圧抵抗Ｒ１、Ｒ２の接続ノードＮｐ１での分圧電圧Ｖｍ１は誤差増幅器１１の反転入力端子−に供給されて、誤差検出のための基準電圧Ｖｒｅｆは誤差増幅器１１の非反転入力端子＋に供給される。誤差増幅器１１の出力端子Ｎｐ２での誤差検出出力電圧Ｖｄ２は、ＰＷＭ制御回路１３に供給される。
【００７７】
ＰＷＭ制御回路１３は比較器Ｃｍｐと三角波生成器ＴＷＧとによって構成され、比較器Ｃｍｐの反転入力端子−には誤差増幅器１１の出力端子Ｎｐ２の誤差検出出力電圧Ｖｄ２が供給され、比較器Ｃｍｐの非反転入力端子＋に三角波生成器ＴＷＧで生成される三角波信号が供給される。
【００７８】
ＰＷＭ制御回路１３において、比較器Ｃｍｐの非反転入力端子＋に供給される三角波生成器ＴＷＧの三角波信号の電圧レベルが比較器Ｃｍｐの反転入力端子−に供給される誤差増幅器１１の出力端子Ｎｐ２の誤差検出出力電圧Ｖｄ２の電圧レベルよりも低下する場合には、ＰＷＭ制御回路１３の比較器Ｃｍｐの出力電圧Ｖｐｍｗはローレベルとなる。その結果、比較器Ｃｍｐの出力電圧Ｖｐｍｗのローレベルに応答して、出力制御回路１２では、ＰチャネルＭＯＳトランジスタＭＰ１はオン状態に制御される一方、ダイオードＤｉはオフ状態に制御される。この状態では、ＰチャネルＭＯＳトランジスタＭＰ１のソース・ドレイン電流経路を介して非安定化電源２から平滑コイルＬに流入する出力電流Ｉｏｕｔと出力電圧Ｖｏｕｔとが、時間経緯とともに、増加する。その結果、ＰチャネルＭＯＳトランジスタＭＰ１はオン状態に制御されダイオードＤｉはオフ状態に制御される期間は、ローパスフィルタの平滑コイルＬに磁気エネルギーが蓄積されるオン期間ＴＯＮとなるものである。
【００７９】
ＰＷＭ制御回路１３において、比較器Ｃｍｐの非反転入力端子＋に供給される三角波生成器ＴＷＧの三角波信号の電圧レベルが比較器Ｃｍｐの反転入力端子−に供給される誤差増幅器１１の出力端子Ｎｐ２の誤差検出出力電圧Ｖｄ２の電圧レベルよりも上昇する場合には、ＰＷＭ制御回路１３の比較器Ｃｍｐの出力電圧Ｖｐｍｗはハイレベルとなる。その結果、比較器Ｃｍｐの出力電圧Ｖｐｍｗのハイレベルに応答して、出力制御回路１２では、ＰチャネルＭＯＳトランジスタＭＰ１はオフ状態に制御される一方、ダイオードＤｉはオン状態に制御される。この状態では、ダイオードＤｉのアノードとカソードを介して接地電圧ＧＮＤから平滑コイルＬに出力電流Ｉｏｕｔが流れ、出力電流Ｉｏｕｔと出力電圧Ｖｏｕｔとが時間経緯とともに減少する。その結果、ＰチャネルＭＯＳトランジスタＭＰ１はオフ状態に制御されダイオードＤｉはオン状態に制御される期間は、ローパスフィルタの平滑コイルＬの磁気エネルギーが消費されるオン期間ＴＯＦＦとなるものである。
【００８０】
負荷回路３に流入する出力電流Ｉｏｕｔの減少によって出力電圧Ｖｏｕｔが増加すると、誤差増幅器１１の反転入力端子−に供給される分圧電圧Ｖｍ１も増加して、誤差増幅器１１の出力端子Ｎｐ２での誤差検出出力電圧Ｖｄ２は低下する。その結果、ＰＷＭ制御回路１３において、比較器Ｃｍｐの非反転入力端子＋に供給される三角波生成器ＴＷＧの三角波信号の電圧レベルが比較器Ｃｍｐの反転入力端子−に供給される誤差増幅器１１の誤差検出出力電圧Ｖｄ２の電圧レベルより低下するオン期間ＴＯＮの時間が、短縮されるものとなる。従って、上記(１)式より明らかなように、オン期間ＴＯＮの時間の短縮に応答して、降圧型スイッチングレギュレータとして構成された安定化電源回路１の出力電圧Ｖｏｕｔが減少され、出力電圧Ｖｏｕｔは略一定に維持される。
【００８１】
負荷回路３に流入する出力電流Ｉｏｕｔの増加によって出力電圧Ｖｏｕｔが減少すると、誤差増幅器１１の反転入力端子−に供給される分圧電圧Ｖｍ１も減少して、誤差増幅器１１の出力端子Ｎｐ２での誤差検出出力電圧Ｖｄ２は増加する。その結果、ＰＷＭ制御回路１３において、比較器Ｃｍｐの非反転入力端子＋に供給される三角波生成器ＴＷＧの三角波信号の電圧レベルが比較器Ｃｍｐの反転入力端子−に供給される誤差増幅器１１の誤差検出出力電圧Ｖｄ２の電圧レベルより低下するオン期間ＴＯＮの時間が、増大されるものとなる。従って、上記(１)式より明らかなように、オン期間ＴＯＮの時間の増大に応答して、降圧型スイッチングレギュレータとして構成された安定化電源回路１の出力電圧Ｖｏｕｔが増加され、出力電圧Ｖｏｕｔは略一定に維持される。
【００８２】
図１に示した実施の形態１による半導体集積回路１０は、上述した誤差増幅器１１と出力制御回路１２とＰＷＭ制御回路１３と２個の分圧抵抗Ｒ１、Ｒ２と以下に説明する位相補償回路１４と検出制御回路１５とを内蔵する。好適な実施の形態では、誤差増幅器１１と出力制御回路１２とＰＷＭ制御回路１３と２個の分圧抵抗Ｒ１、Ｒ２と位相補償回路１４と検出制御回路１５とは、半導体集積回路１０の単一の半導体チップに集積化される。
【００８３】
出力制御回路１２で、ＰチャネルＭＯＳトランジスタＭＰ１は、ＰＮＰ型バイポーラトランジスタに置換されることが可能である。図１に示した実施の形態１による半導体集積回路１０を使用した安定化電源回路１の電力効率を改善するためには、このトランジスタの電圧降下を低減するために、トランジスタサイズの大きなパワートランジスタを使用することが必要となる。しかしながら、このパワートランジスタが上述の半導体集積回路１０の単一の半導体チップに集積化されることが困難な場合には、このパワートランジスタは上述の半導体集積回路１０の単一の半導体チップとは別個の半導体チップに形成される。
【００８４】
出力制御回路１２で、ダイオードＤｉはＰＮ接合ダイオードによって形成されることが可能であるが、更に安定化電源回路１の電力効率を改善するためには、ＰＮ接合ダイオードの順方向電圧より小さな順方向電圧を有するショットキーバリアダイオードで形成されるものである。このショットキーバリアダイオードＤｉの順方向電圧を小さくするには、バリアメタルに特殊な金属を使用することによって、バリアメタルの仕事関数と半導体シリコンのフェルミ電位との差に依存したバリアハイト(障壁高さ)を低減するものである。しかし、バリアメタルに特殊な金属を使用したショットキーバリアダイオードＤｉが上述の半導体集積回路１０の単一の半導体チップに集積化されることが困難な場合には、このダイオードＤｉは上述の半導体集積回路１０の単一の半導体チップとは別個の半導体チップに形成される。
【００８５】
上述のように複数の半導体チップを半導体集積回路１０の単一の樹脂封止パッケージに形成する技術は、システムインパッケージ(ＳＩＰ)もしくはマルチチップモジュール(ＭＣＰ)と呼ばれる。
【００８６】
出力制御回路１２のＰチャネルＭＯＳトランジスタＭＰ１は、ＮチャネルＭＯＳトランジスタもしくはＮＰＮ型バイポーラトランジスタに置換されることが可能である。この場合には、このトランジスタのゲートもしくはベースにブートストラップ容量を接続して、ゲートもしくはベースをＰＷＭ制御回路１３とブートストラップ容量とによって安定化電源回路１の出力電圧Ｖｏｕｔよりも高電圧に駆動するものである。その結果、ＮチャネルＭＯＳトランジスタもしくはＮＰＮ型バイポーラトランジスタのオン状態の電圧降下を、低減することが可能となる。
【００８７】
また出力制御回路１２のダイオードＤｉは、ＮチャネルＭＯＳトランジスタもしくはＮＰＮ型バイポーラトランジスタに置換されることが可能である。この場合には、このトランジスタは、半導体集積回路１０の単一の半導体チップに集積化されることも可能であり、半導体集積回路１０の単一の半導体チップとは別個の半導体チップに形成されることも可能である。
【００８８】
《位相補償回路》
安定化電源回路１は平滑コイルＬと平滑容量Ｃとを含んだローパスフィルタを使用する降圧型スイッチングレギュレータとして構成されているので、半導体集積回路１０では、誤差増幅器１１には位相補償回路１４が接続されている。すなわち、図１の実施の形態１の半導体集積回路１０の誤差増幅器１１に接続された位相補償回路１４は、上記非特許文献１に記載されたようにローパスフィルタの平滑容量Ｃの等価直列抵抗(ＥＳＲ)が小さい場合に平滑コイルＬと平滑容量Ｃを含んだローパスフィルタでの位相遅れが１８０度近くに達することで生じる異常発振を防止する機能を有するものである。尚、この位相補償回路１４は、誤差増幅器１１の出力端子Ｎｐ２と接地電圧ＧＮＤとの間に直列接続された補償抵抗Ｒ３と補償容量ＶＣ１とによって構成されている。
【００８９】
《検出制御回路と電解コンデンサの等価直列抵抗の温度依存性》
更にローパスフィルタの平滑容量Ｃがアルミ電解コンデンサで構成された場合に、平滑容量Ｃの等価直列抵抗(ＥＳＲ)の抵抗値が低温時で著しく増大して、スイッチングレギュレータが不安定となって異常発振を起こすことを考慮して、図１に示した実施の形態１の半導体集積回路１０の位相補償回路１４には検出制御回路１５が接続されている。
【００９０】
図２は、図１に示した実施の形態１による半導体集積回路１０を使用した安定化電源回路１に使用されるローパスフィルタの平滑容量Ｃを構成するアルミ電解コンデンサの等価直列抵抗(ＥＳＲ)の温度依存性を示す図である。
【００９１】
図２において、縦軸は、平滑容量Ｃを構成するアルミ電解コンデンサの等価直列抵抗(ＥＳＲ)の抵抗値であり、横軸はＰＷＭ制御回路１３の三角波生成器ＴＷＧの三角波信号の周波数である。
【００９２】
＋２０°と＋６５°と＋１０５°との高温時には特に１ｋＨｚ以下の周波数低下に依存して等価直列抵抗ＥＳＲの値が増加するが、高温時の等価直列抵抗ＥＳＲは、−２５°の低温時の等価直列抵抗ＥＳＲと比較すると小さい抵抗値となる。−２５°の低温時の等価直列抵抗ＥＳＲは三角波信号の周波数依存性も小さく、高温時の等価直列抵抗ＥＳＲと比較すると大きな抵抗値となる。
【００９３】
図３は、図１に示した実施の形態１による半導体集積回路１０を使用した安定化電源回路１に使用されるローパスフィルタの平滑容量Ｃを構成するアルミ電解コンデンサの等価直列抵抗(ＥＳＲ)の例えば１ＭＨｚの特定の三角波信号の周波数における温度依存性をセラミックコンデンサの等価直列抵抗(ＥＳＲ)の温度依存性と比較した図である。
【００９４】
低コストのアルミ電解コンデンサの等価直列抵抗(ＥＳＲ)の大きな温度依存性と比較すると、高コストのセラミックコンデンサの等価直列抵抗(ＥＳＲ)の温度依存性は極めて小さいことが理解できる。また更に、−２５°の低温時で、低コストのアルミ電解コンデンサの等価直列抵抗(ＥＳＲ)は、高コストのセラミックコンデンサの等価直列抵抗(ＥＳＲ)の略１００倍以上の抵抗値を有することが理解できる。
【００９５】
図２と図３に示した大きな温度依存性を考慮して、図１の実施の形態１の半導体集積回路１０の位相補償回路１４に接続された検出制御回路１５は、アルミ電解コンデンサで構成された平滑容量Ｃの温度変動またはこの温度変動による抵抗変動を検出してその検出結果に従って位相補償回路１４の位相補償特性を制御するものである。
【００９６】
図１に示した実施の形態１による半導体集積回路１０を使用した安定化電源回路１において、周囲温度が高温である場合には、半導体集積回路１０の温度とアルミ電解コンデンサによって構成された平滑容量Ｃの温度も高温となる。この高温時には、ローパスフィルタでアルミ電解コンデンサにより構成された平滑容量Ｃの等価直列抵抗(ＥＳＲ)の抵抗値が小さくなり、平滑コイルＬと平滑容量Ｃを含んだローパスフィルタでの位相遅れが１８０度近くに達するものである。一方、誤差増幅器１１の反転入力端子−と出力端子Ｎｐ２との間に１８０度の位相遅れが存在するので、ローパスフィルタと誤差増幅器１１との合計の位相遅延は３６０度に達して、スイッチングレギュレータが不安定となって異常発振を起こす危険性がある。この危険性を考慮して、図１に示した実施の形態１による半導体集積回路１０を使用した安定化電源回路１では、検出制御回路１５は、この高温状態を検出してその検出結果に従って位相補償回路１４を制御して強い位相補償特性に設定する。強い位相補償特性に設定された位相補償回路１４の作用により、ローパスフィルタと誤差増幅器１１の合計のループゲインが０ｄＢとなる周波数における誤差増幅器１１の位相遅れが１８０度よりも小さく制御される。その結果、合計のループゲインが０ｄＢとなる周波数における周波数余裕が確保され、高温状態におけるスイッチングレギュレータの不安定動作と異常発振を起こす危険性を軽減することが可能となる。位相補償回路１４の強い位相補償特性は、検出制御回路１５によって位相補償回路１４の直列接続された補償抵抗Ｒ３と補償容量ＶＣ１の時定数を大きな値に設定することによって実現される。すなわち、図１に示した例では、可変容量素子として補償容量ＶＣ１の容量値は、検出制御回路１５により大きな容量に設定される。
【００９７】
図１に示した実施の形態１による半導体集積回路１０を使用した安定化電源回路１において、周囲温度が低温である場合には、半導体集積回路１０の温度とアルミ電解コンデンサによって構成された平滑容量Ｃの温度も低温となる。この低温時には、ローパスフィルタでアルミ電解コンデンサにより構成された平滑容量Ｃの等価直列抵抗(ＥＳＲ)の抵抗値が著しく増大して、平滑コイルＬと平滑容量Ｃとを含んだローパスフィルタでの位相遅れは１８０度より小さくなり、不安定動作と異常発振とを起こす危険性が低減されるものである。その一方で、平滑容量Ｃの等価直列抵抗(ＥＳＲ)の抵抗値の増大により、平滑コイルＬと平滑容量Ｃとを含んだローパスフィルタでの出力電圧リップルが増大して、スイッチングレギュレータの負帰還制御系が不安定となる危険性がある。この危険性を考慮して、図１に示した実施の形態１による半導体集積回路１０を使用した安定化電源回路１では、検出制御回路１５は、この低温状態を検出してその検出結果に従って位相補償回路１４を制御して弱い位相補償特性に設定するものである。弱い位相補償特性に設定された位相補償回路１４の作用により、出力電圧リップルの高い周波数成分における誤差増幅器１１のゲインとループゲインとが比較的大きな値に設定される。その結果、出力電圧リップルの高い周波数成分での高いループゲインによって、スイッチングレギュレータには強い負帰還制御が実行されるものとなるので、スイッチングレギュレータの負帰還制御系が不安定となる危険性を軽減することが可能となる。位相補償回路１４の弱い位相補償特性は、検出制御回路１５によって位相補償回路１４の直列接続された補償抵抗Ｒ３と補償容量ＶＣ１の時定数を小さな値に設定することによって実現される。すなわち、図１に示した例では、可変容量素子として補償容量ＶＣ１の容量値は、検出制御回路１５により小さな容量に設定される。
【００９８】
好適な実施の形態によれば、図１に示した実施の形態１による半導体集積回路１０の単一の半導体チップに集積化された位相補償回路１４と検出制御回路１５とは、アルミ電解コンデンサで構成された平滑容量Ｃの温度変動または抵抗変動を４段階で検出して、その検出結果に従って位相補償回路１４の位相補償特性を４段階で制御するものである。検出制御回路１５は、この４段階の検出を可能とするために、３値の基準値を使用する。その結果、４段階で検出された平滑容量Ｃの温度値または抵抗値に最適な位相補償回路１４の位相補償特性を、半導体集積回路１０の単一の半導体チップの低コストで実現することが可能となる。
【００９９】
《検出制御回路の構成》
図４は、図１に示した実施の形態１による半導体集積回路１０の検出制御回路１５の構成を示す図である。
【０１００】
図４に示したように、検出制御回路１５は、温度測定回路１５１とコード生成回路１５２とを含む。
【０１０１】
検出制御回路１５によるアルミ電解コンデンサで構成された平滑容量Ｃの温度変動または抵抗変動の精密な検出を可能とするためには、検出制御回路１５の温度測定回路１５１が平滑容量Ｃの温度と高精度で一致する必要がある。
【０１０２】
長時間の時間経過では、検出制御回路１５の温度測定回路１５１の温度と平滑容量Ｃの温度とは、図１に示した実施の形態１による半導体集積回路１０を使用した安定化電源回路１を利用した電子装置の周囲温度と一致する。従って、長時間の時間経過では、検出制御回路１５の温度測定回路１５１の温度と平滑容量Ｃの温度とを一致させるために格別の手段は必要とされない。
【０１０３】
一方、短時間の時間経過では、半導体集積回路１０に内蔵された検出制御回路１５の温度測定回路１５１の温度とアルミ電解コンデンサで構成された平滑容量Ｃの温度とは、不一致となる可能性がある。例えば、半導体集積回路１０の消費電力の増大によって、半導体集積回路１０の発熱が増加した場合は、短時間では検出制御回路１５の温度測定回路１５１の温度とアルミ電解コンデンサで構成された平滑容量Ｃの温度とは不一致となるので、平滑容量Ｃの温度変動または抵抗変動の精密な検出が不可能となる。
【０１０４】
この短時間での精密な検出を可能とするために、半導体集積回路１０に内蔵された検出制御回路１５の温度測定回路１５１とアルミ電解コンデンサで構成された平滑容量Ｃとを低い熱抵抗で結合(熱結合)することが必要となる。この熱結合を具体的に実現するために、図１に示した実施の形態１の半導体集積回路１０を使用した安定化電源回路１を利用した電子装置の回路配線基板上で、半導体集積回路１０の半導体チップを封止したパッケージとアルミ電解コンデンサで構成された平滑容量Ｃとは近距離で配置される。より好ましくは、パッケージと平滑容量Ｃとが回路配線基板上で直接接触するように配置されることによって、両者の間の熱結合が可能とされ、短時間での平滑容量Ｃの温度変動または抵抗変動の精密な検出が可能となるものである。
【０１０５】
その結果、温度測定回路１５１はアルミ電解コンデンサで構成された平滑容量Ｃの温度を計測して、温度測定結果であるアナログ信号Ｓｔをコード生成回路１５２の入力端子に供給する。コード生成回路１５２は、温度測定結果であるアナログ信号Ｓｔに応答して位相補償回路１４の位相補償特性を制御するデジタル制御信号であるコード信号Ｃｎｔ１を生成するものである。すなわち、コード生成回路１５２は、アナログ信号Ｓｔをデジタル制御信号コード信号Ｃｎｔ１に変換するＡ／Ｄ変換を実行するものである。またコード生成回路１５２は、Ａ／Ｄ変換デジタル信号をその他のコード信号に変換するためのルックアップテーブルを含むことも可能である。更に好適な実施の形態によれば、コード生成回路１５２から生成されるデジタル制御信号コード信号Ｃｎｔ１は、上述したように位相補償回路１４の位相補償特性を４段階で制御するものである。
【０１０６】
図５は、図４に示した実施の形態１による検出制御回路１５に含まれた温度測定回路１５１とコード生成回路１５２の構成を示す図である。
【０１０７】
図５に示したように、温度測定回路１５１は、ｎ個のダイオードＤ１〜Ｄｎの直列接続で構成された直列接続ダイオードＤＳと定電流源ＣＳとを含んでいる。定電流源ＣＳの一端には安定化電源回路１の入力電圧Ｖｉｎである動作電圧ＶＤＤが供給され、定電流源ＣＳの他端は直列接続ダイオードＤＳのアノードＡに接続されることによってアナログ信号Ｓｔを生成する。直列接続ダイオードＤＳは、ダイオードＤｎのカソードにダイオードＤ２のアノードを接続し、ダイオードＤ２のカソードにダイオードＤ１のアノードを接続し、と言うようにして、ダイオードＤｎ〜Ｄ１のｎ個のダイオードを順方向に直列接続する。従って、直列ダイオードＤＳのアノードＡには定電流源からの定電流が、ダイオードの順方向に流入する。直列ダイオードＤＳのカソードＫは、基準電源ＧＮＤに接続する。その結果、直列接続ダイオードＤＳのｎ個のダイオードＤ１〜Ｄｎは、それぞれ順方向電圧降下ＶＦを発生する。
【０１０８】
良く知られているようにダイオードの順方向電圧降下ＶＦの値は、温度変化によって変化する。シリコンのＰＮ接合ダイオードでは、その順方向電圧降下ＶＦの変化率ΔＶＦは、ダイオードの流入電流値によって変化するが、一般的に、ΔＶＦ＝−２［ｍＶ／℃］である。
【０１０９】
図５に示した温度測定回路１５１の直列接続ダイオードＤＳはｎ個のダイオードＤ１〜Ｄｎの直列接続によって構成されているため、直列ダイオードＤＳの順方向電圧降下ＶＦｓの温度変化に対する電圧変化率ΔＶＦｓは、ΔＶＦｓ＝−２×ｎ［ｍＶ／℃］となる。
【０１１０】
従って、周囲温度Ｔ０＝２５℃の場合のダイオードの順方向電圧降下ＶＦの値をＶＦ０として、ダイオードＤ１〜Ｄｎの直列接続の個数をｎとすると、任意の周囲温度Ｔの場合における直列ダイオードＤＳの順方向電圧降下ＶＦｓは、次式で表される。
【０１１１】
ＶＦｓ＝(ＶＦ０＋ΔＶＦ×(Ｔ−Ｔ０))×ｎ      …(３)式
【０１１２】
直列接続の個数ｎ＝１０、周囲温度Ｔ０＝２５℃の場合のダイオードの順方向電圧降下ＶＦ０＝０．６５Ｖと想定すると、周囲温度Ｔがそれぞれ２５℃、＋２０℃、＋０℃、−２５℃の場合の直列ダイオードＤＳの順方向電圧降下ＶＦｓは、以下の通りである。
【０１１３】
周囲温度Ｔ＝＋２５℃の場合、
ＶＦｓ０＝(０．６５−０．００２×(２５−(＋２５)))×１０＝６．５［Ｖ］
周囲温度Ｔ＝＋２０℃の場合、
ＶＦｓ０＝(０．６５−０．００２×(２０−(＋２５)))×１０＝６．６［Ｖ］
周囲温度Ｔ＝＋０℃の場合、
ＶＦｓ０＝(０．６５−０．００２×(  ０−(＋２５)))×１０＝７．０［Ｖ］
周囲温度Ｔ＝−２５℃の場合、
ＶＦｓ０＝(０．６５−０．００２×(−２５−(＋２５)))×１０＝７．５［Ｖ］
【０１１４】
図５に示すように、コード生成回路１５２は、アナログ信号Ｓｔをデジタル制御信号コード信号Ｃｎｔ１に変換するフラッシュ型Ａ／Ｄ変換器を構成するための並列動作を実行する３個の電圧比較器ＣＭＰ１〜３と、３個の基準電圧Ｖｒｅｆ１〜３とによって構成される。
【０１１５】
３個の電圧比較器ＣＭＰ１、２、３の反転入力端子(−)には温度測定回路１５１から温度測定結果であるアナログ信号Ｓｔが共通に供給される。その一方、第１の電圧比較器ＣＭＰ１の非反転入力端子(＋)には第１の基準電圧Ｖｒｅｆ１が供給され、第２の電圧比較器ＣＭＰ２の非反転入力端子(＋)には第２の基準電圧Ｖｒｅｆ２が供給され、第３の電圧比較器ＣＭＰ３の非反転入力端子(＋)には第３の基準電圧Ｖｒｅｆ３が供給される。
【０１１６】
第１の電圧比較器ＣＭＰ１によって周囲温度Ｔが−２５℃より低いか否かを判定可能とするために、第１の基準電圧Ｖｒｅｆ１は７．５［Ｖ］に設定され、第２の電圧比較器ＣＭＰ２によって周囲温度Ｔが＋０℃より低いか否かを判定可能とするために、第２の基準電圧Ｖｒｅｆ２は７．０［Ｖ］に設定される。更に、第３の電圧比較器ＣＭＰ３によって周囲温度Ｔが＋２０℃より低いか否かを判定可能とするために、第３の基準電圧Ｖｒｅｆ３は６．６［Ｖ］に設定される。
【０１１７】
３個の電圧比較器ＣＭＰ１、２、３の３個の制御ビット信号Ｃｎｔ１１、１２、１３によって、デジタル制御信号コード信号Ｃｎｔ１が構成される。
【０１１８】
周囲温度Ｔが−２５℃よりも低い場合には、直列ダイオードＤＳの順方向電圧降下ＶＦｓは７．５［Ｖ］よりも高電圧となる。その結果、第１の電圧比較器ＣＭＰ１の第１の制御ビット信号Ｃｎｔ１１と、第２の電圧比較器ＣＭＰ２の第２の制御ビット信号Ｃｎｔ１２と、第３の電圧比較器ＣＭＰ３の第３の制御ビット信号Ｃｎｔ１３とは、全てローレベル“０”となる。
【０１１９】
周囲温度Ｔが−２５℃より高く＋０℃より低い場合には、直列ダイオードＤＳの順方向電圧降下ＶＦｓは７．５［Ｖ］と７．０［Ｖ］との間の中間電圧となる。その結果、第１の電圧比較器ＣＭＰ１の第１の制御ビット信号Ｃｎｔ１１はハイレベル“１”となる一方、第２の電圧比較器ＣＭＰ２の第２の制御ビット信号Ｃｎｔ１２と第３の電圧比較器ＣＭＰ３の第３の制御ビット信号Ｃｎｔ１３とはローレベル“０”となる。
【０１２０】
周囲温度Ｔが＋０℃より高く＋２５℃より低い場合には、直列ダイオードＤＳの順方向電圧降下ＶＦｓは７．０［Ｖ］と６．５［Ｖ］との間の中間電圧となる。その結果、第１の電圧比較器ＣＭＰ１の第１の制御ビット信号Ｃｎｔ１１と第２の電圧比較器ＣＭＰ２の第２の制御ビット信号Ｃｎｔ１２とはハイレベル“１”となる一方、第３の電圧比較器ＣＭＰ３の第３の制御ビット信号Ｃｎｔ１３とはローレベル“０”となる。
【０１２１】
周囲温度Ｔが＋２５℃よりも高い場合には、直列ダイオードＤＳの順方向電圧降下ＶＦｓは６．５［Ｖ］よりも低電圧となる。その結果、第１の電圧比較器ＣＭＰ１の第１の制御ビット信号Ｃｎｔ１１と、第２の電圧比較器ＣＭＰ２の第２の制御ビット信号Ｃｎｔ１２と、第３の電圧比較器ＣＭＰ３の第３の制御ビット信号Ｃｎｔ１３とは、全てハイレベル“１”となる。
【０１２２】
図６は、図５に示した温度測定回路１５１の直列接続ダイオードＤＳはｎ個のダイオードＤ１〜Ｄｎの各ダイオードの構成を示す図である。
【０１２３】
図６に示したように、各ダイオードＤのアノードＡとカソードＫとは、ＮＰＮバイポーラトランジスタのコレクタ・ベース共通接続点とエミッタとでそれぞれ構成されることが可能であり、ＰＮＰバイポーラトランジスタのエミッタとベース・コレクタ共通接続点とでそれぞれ構成されることが可能である。
【０１２４】
《他の方式の検出制御回路》
図７は、実施の形態１による他の方式の検出制御回路１５を採用することによってアルミ電解コンデンサで構成された平滑容量Ｃの温度変動または抵抗変動の検出を可能とする半導体集積回路１０の構成を示す図である。図７に示した半導体集積回路１０のその他の構成は、図１に示した半導体集積回路１０と全く同一であるので、重複する説明は省略する。
【０１２５】
図７に示したように、この他の方式の検出制御回路１５の入力端子は、分圧抵抗Ｒ１の一端に接続され、更に外部端子Ｓｖを介して平滑コイルＬと平滑容量Ｃで構成されたローパスフィルタで生成される出力電圧Ｖｏｕｔが供給される。その結果、図７に示したこの他の方式の検出制御回路１５は、平滑コイルＬと平滑容量Ｃとで構成されたローパスフィルタで生成される出力電圧Ｖｏｕｔに含まれるリップル電圧の電圧振幅を検出する。
【０１２６】
図７に示したこの他の方式の検出制御回路１５により検出されるローパスフィルタの出力電圧Ｖｏｕｔに含まれるリップル電圧の電圧振幅レベルは、平滑容量Ｃの等価直列抵抗(ＥＳＲ)の抵抗値の大きさに正比例する。従って、平滑容量Ｃがアルミ電解コンデンサで構成された場合には、周囲温度の低下に従って、平滑容量Ｃの等価直列抵抗(ＥＳＲ)の抵抗値の大きさが増加するので、出力電圧Ｖｏｕｔ中に含まれるリップル電圧の電圧振幅レベルも増加する。
【０１２７】
周囲温度Ｔが＋２５℃よりも高い場合には、平滑容量Ｃの等価直列抵抗(ＥＳＲ)の抵抗値は最小値となり、出力電圧Ｖｏｕｔ中に含まれるリップル電圧の電圧振幅レベルも最小値となる。
【０１２８】
周囲温度Ｔが＋０℃より高く＋２５℃より低い場合には、平滑容量Ｃの等価直列抵抗(ＥＳＲ)の抵抗値は最小値よりも若干高い抵抗となり、出力電圧Ｖｏｕｔ中に含まれるリップル電圧の電圧振幅レベルも最小値よりも若干高いレベルとなる。
【０１２９】
周囲温度Ｔが−２５℃より高く＋０℃より低い場合には、平滑容量Ｃの等価直列抵抗(ＥＳＲ)の抵抗値は最小値よりも相当高い抵抗となり、出力電圧Ｖｏｕｔ中に含まれるリップル電圧の電圧振幅レベルも最小値よりも相当高いレベルとなる。
【０１３０】
周囲温度Ｔが−２５℃よりも低い場合には、平滑容量Ｃの等価直列抵抗(ＥＳＲ)の抵抗値は最大値となり、出力電圧Ｖｏｕｔ中に含まれるリップル電圧の電圧振幅レベルも最大値となる。
【０１３１】
図８は、図１に示した実施の形態１による半導体集積回路１０の検出制御回路１５の他の構成を示す図である。
【０１３２】
図８に示すように、図７に示した他の方式の検出制御回路１５は、リップル電圧測定回路１５３とコード生成回路１５４とを含む。
【０１３３】
リップル電圧測定回路１５３は平滑コイルＬと平滑容量Ｃとで構成されたローパスフィルタで生成される出力電圧Ｖｏｕｔに含まれるリップル電圧の電圧振幅レベルを計測して、リップル電圧測定結果であるアナログ信号Ｓｔをコード生成回路１５４の入力端子に供給する。コード生成回路１５４は、リップル電圧測定結果であるアナログ信号Ｓｔに応答して位相補償回路１４の位相補償特性を制御するデジタル制御信号であるコード信号Ｃｎｔ１を生成する。すなわち、コード生成回路１５４は、アナログ信号Ｓｔをデジタル制御信号コード信号Ｃｎｔ１に変換するＡ／Ｄ変換を実行する。またコード生成回路１５４は、Ａ／Ｄ変換デジタル信号をその他のコード信号に変換するためのルックアップテーブルを含むことも可能である。更に好適な実施の形態では、コード生成回路１５４から生成されるデジタル制御信号コード信号Ｃｎｔ１は、上述したように位相補償回路１４の位相補償特性を４段階で制御するものである。
【０１３４】
図９は、図８に示した他の方式の検出制御回路１５に含まれたリップル電圧測定回路１５３とコード生成回路１５４の構成を示す図である。
【０１３５】
図９に示したように、リップル電圧測定回路１５３は、サンプル・ホールド回路Ｓ／Ｈを含み、サンプル・ホールド回路Ｓ／Ｈの入力端子には外部端子Ｓｖを介して平滑コイルＬと平滑容量Ｃで構成されたローパスフィルタで生成される出力電圧Ｖｏｕｔが供給される。従って、サンプル・ホールド回路Ｓ／Ｈは出力電圧Ｖｏｕｔに含まれるリップル電圧の電圧振幅レベルのピーク値をサンプルしてホールドすることによって、リップル電圧測定結果であるアナログ信号Ｓｔをコード生成回路１５４の入力端子に供給する。図９に示すように、リップル電圧測定回路１５３のサンプル・ホールド回路Ｓ／Ｈは、サンプリングスイッチ１５３１とホールド容量１５３２とによって構成される。サンプリングクロックφｓによってサンプリング期間中にサンプリングスイッチ１５３１がオン状態に制御されるので、外部端子Ｓｖを介して出力電圧Ｖｏｕｔに含まれるリップル電圧の電圧振幅レベルのピーク値がホールド容量１５３２にサンプリングされる。その後、サンプリングクロックφｓによってホールド期間中にサンプリングスイッチ１５３１がオフ状態に制御され、リップル電圧の電圧振幅レベルのピーク値がホールド容量１５３２にホールドされる。このようにホールド容量１５３２にホールドされたリップル電圧の電圧振幅レベルのピーク値(リップル電圧測定結果としてのアナログ信号Ｓｔ)は、コード生成回路１５４の入力端子に供給される。尚、リップル電圧測定回路１５３のサンプル・ホールド回路Ｓ／Ｈにおいて、サンプリングスイッチ１５３１はＭＯＳトランジスタ等によって構成され、ホールド容量１５３２はＭＯＳ容量やＰＮ接合容量等によって構成されることが可能である。
【０１３６】
出力電圧Ｖｏｕｔのリップル電圧の周波数は、出力制御回路１２のＰチャネルＭＯＳトランジスタＭＰ１とダイオードＤｉのオン・オフ・スイッチング動作を制御する三角波生成器ＴＷＧで生成される三角波信号の周波数と等しいと考えることができる。従って、リップル電圧測定回路１５３のサンプル・ホールド回路Ｓ／Ｈのサンプリングスイッチ１５３１に供給されるサンプリングクロックφｓは、三角波生成器ＴＷＧで生成される三角波信号から生成されることが可能である。
【０１３７】
図９に示すように、コード生成回路１５４は、アナログ信号Ｓｔをデジタル制御信号コード信号Ｃｎｔ１に変換するフラッシュ型Ａ／Ｄ変換器を構成するための並列動作を実行する３個の電圧比較器ＣＭＰ１〜３と、３個の基準電圧Ｖｒｅｆ１〜３とによって構成される。
【０１３８】
３個の電圧比較器ＣＭＰ１、２、３の反転入力端子(−)には、リップル電圧測定回路１５３からのリップル電圧測定結果であるアナログ信号Ｓｔが共通に供給される。その一方で、第１の電圧比較器ＣＭＰ１の非反転入力端子(＋)には第１の基準電圧Ｖｒｅｆ１が供給され、第２の電圧比較器ＣＭＰ２の非反転入力端子(＋)には第２の基準電圧Ｖｒｅｆ２が供給され、第３の電圧比較器ＣＭＰ３の非反転入力端子(＋)には第３の基準電圧Ｖｒｅｆ３が供給される。
【０１３９】
第１の電圧比較器ＣＭＰ１によって周囲温度Ｔが−２５℃より低いか否かを判定可能とするために、第１の基準電圧Ｖｒｅｆ１は最大電圧に設定され、第２の電圧比較器ＣＭＰ２によって周囲温度Ｔが＋０℃より低いか否かを判定可能とするために、第２の基準電圧Ｖｒｅｆ２は中間電圧に設定される。また更に、第３の電圧比較器ＣＭＰ３によって周囲温度Ｔが＋２０℃より低いか否かを判定可能とするために、第３の基準電圧Ｖｒｅｆ３は最小電圧に設定される。
【０１４０】
３個の電圧比較器ＣＭＰ１、２、３の３個の制御ビット信号Ｃｎｔ１１、１２、１３によって、デジタル制御信号コード信号Ｃｎｔ１が構成される。
【０１４１】
周囲温度Ｔが−２５℃よりも低い場合には、平滑容量Ｃの等価直列抵抗(ＥＳＲ)の抵抗値は最大値となるので、リップル電圧測定結果であるアナログ信号Ｓｔは３個の基準電圧Ｖｒｅｆ１、２、３のいずれよりも高電圧となる。その結果、第１の電圧比較器ＣＭＰ１の第１の制御ビット信号Ｃｎｔ１１と、第２の電圧比較器ＣＭＰ２の第２の制御ビット信号Ｃｎｔ１２と、第３の電圧比較器ＣＭＰ３の第３の制御ビット信号Ｃｎｔ１３とは、全てローレベル“０”となる。
【０１４２】
周囲温度Ｔが−２５℃より高く＋０℃より低い場合には、平滑容量Ｃの等価直列抵抗(ＥＳＲ)の抵抗値は最大値よりも若干低下するので、リップル電圧測定結果であるアナログ信号Ｓｔは第１の基準電圧Ｖｒｅｆ１と第２の基準電圧Ｖｒｅｆ２の間の中間電圧となる。その結果、第１の電圧比較器ＣＭＰ１の第１の制御ビット信号Ｃｎｔ１１はハイレベル“１”となる一方、第２の電圧比較器ＣＭＰ２の第２の制御ビット信号Ｃｎｔ１２と第３の電圧比較器ＣＭＰ３の第３の制御ビット信号Ｃｎｔ１３とはローレベル“０”となる。
【０１４３】
周囲温度Ｔが＋０℃より高く＋２５℃より低い場合には、平滑容量Ｃの等価直列抵抗(ＥＳＲ)の抵抗値は最大値よりも相当低下するので、リップル電圧測定結果であるアナログ信号Ｓｔは第２の基準電圧Ｖｒｅｆ２と第３の基準電圧Ｖｒｅｆ３の間の中間電圧となる。その結果、第１の電圧比較器ＣＭＰ１の第１の制御ビット信号Ｃｎｔ１１と第２の電圧比較器ＣＭＰ２の第２の制御ビット信号Ｃｎｔ１２とはハイレベル“１”となる一方、第３の電圧比較器ＣＭＰ３の第３の制御ビット信号Ｃｎｔ１３とはローレベル“０”となる。
【０１４４】
周囲温度Ｔが＋２５℃よりも高い場合には、平滑容量Ｃの等価直列抵抗(ＥＳＲ)の抵抗値は最小値となるので、リップル電圧測定結果であるアナログ信号Ｓｔは第３の基準電圧Ｖｒｅｆ３より低電圧となる。その結果、第１の電圧比較器ＣＭＰ１の第１の制御ビット信号Ｃｎｔ１１と、第２の電圧比較器ＣＭＰ２の第２の制御ビット信号Ｃｎｔ１２と、第３の電圧比較器ＣＭＰ３の第３の制御ビット信号Ｃｎｔ１３とは、全てハイレベル“１”となる。
【０１４５】
《位相補償回路の構成および動作》
図１０は、図１または図７に示した実施の形態１による半導体集積回路１０を使用した安定化電源回路１において、位相補償特性が検出制御回路１５の検出結果によって制御される位相補償回路１４の構成を示す図である。
【０１４６】
図１０に示すように、位相補償回路１４は、誤差増幅器１１の出力端子Ｎｐ２と接地電圧ＧＮＤとの間に直列接続された補償抵抗Ｒ３と補償容量ＶＣ１とによって構成されている。特に補償容量ＶＣ１は、ベース容量Ｃ１０と第１容量Ｃ１１と第２容量Ｃ１２と第３容量Ｃ１３と、第１スイッチ素子Ｍｎ１１と第２スイッチ素子Ｍｎ１２と第３スイッチ素子Ｍｎ１３とによって構成されている。第１容量Ｃ１１と第１スイッチ素子Ｍｎ１１との第１直列接続と、第２容量Ｃ１２と第２スイッチ素子Ｍｎ１２との第２直列接続と、第３容量Ｃ１３と第３スイッチ素子Ｍｎ１３との第３直列接続は、ベース容量Ｃ１０の両端間に並列接続されている。図１０に示した位相補償回路１４では、第１スイッチ素子Ｍｎ１１と第２スイッチ素子Ｍｎ１２と第３スイッチ素子Ｍｎ１３とは、ＮチャネルＭＯＳトランジスタによって構成されている。
【０１４７】
図１０に示すように、位相補償回路１４の第１スイッチ素子Ｍｎ１１の第１制御入力端子と第２スイッチ素子Ｍｎ１２の第２制御入力端子と第３スイッチ素子Ｍｎ１３の第３制御入力端子とは、それぞれ検出制御回路１５から生成されるデジタル制御信号コード信号Ｃｎｔ１の３個の制御ビット信号Ｃｎｔ１１、１２、１３によって制御される。
【０１４８】
図１１は、図１０に示した実施の形態１による位相補償回路１４の動作を説明する図である。
【０１４９】
上述したように、検出制御回路１５は、アルミ電解コンデンサで構成された平滑容量Ｃの温度変動または抵抗変動を４段階で検出するので、図１１の第１行目には４段階の検出結果であるデジタル制御信号コード信号Ｃｎｔ１が示されている。
【０１５０】
周囲温度Ｔが−２５℃よりも低い状態に対応する第１状態“０”のデジタル制御信号コード信号Ｃｎｔ１では、図１１の第１列目の第２行目乃至第４行目に示すように、第１の制御ビット信号Ｃｎｔ１１と第２の制御ビット信号Ｃｎｔ１２と第３の制御ビット信号Ｃｎｔ１３とは、全てローレベル“０”(Ｏｆｆ)となる。その結果、位相補償回路１４の第１スイッチ素子Ｍｎ１１の第２スイッチ素子Ｍｎ１２と第３スイッチ素子Ｍｎ１３とは、全てオフ状態となる。従って、図１１の第１列目の第５行目に示すように位相補償回路１４の補償容量ＶＣ１はベース容量Ｃ１０のみとなって、位相補償回路１４は補償抵抗Ｒ３とベース容量Ｃ１０の乗算値である最小値の第１時定数に設定される。その結果、周囲温度Ｔが−２５℃よりも低い状態に対応する第１状態“０”のデジタル制御信号コード信号Ｃｎｔ１により、位相補償回路１４は最も弱い位相補償特性に設定されるものである。
【０１５１】
周囲温度Ｔが−２５℃より高く＋０℃より低い場合に対応する第２状態“１”のデジタル制御信号コード信号Ｃｎｔ１では、図１１の第２列目の第２行目乃至第４行目に示すように、第１の制御ビット信号Ｃｎｔ１１はハイレベル“１”(Ｏｎ)となり第２の制御ビット信号Ｃｎｔ１２と第３の制御ビット信号Ｃｎｔ１３はローレベル“０”(Ｏｆｆ)となる。その結果、位相補償回路１４では、第１スイッチ素子Ｍｎ１１がオン状態となり、第２スイッチ素子Ｍｎ１２と第３スイッチ素子Ｍｎ１３とはオフ状態となる。従って、図１１の第２列目の第５行目に示したように位相補償回路１４の補償容量ＶＣ１はベース容量Ｃ１０と第１容量Ｃ１１の加算容量Ｃ１０＋Ｃ１１となって、位相補償回路１４は補償抵抗Ｒ３と加算容量Ｃ１０＋Ｃ１１との乗算値である最小値より若干おおきな第２時定数に設定されるものである。その結果、周囲温度Ｔが−２５℃より高く＋０℃より低い場合に対応する第２状態“１”のデジタル制御信号コード信号Ｃｎｔ１によって、位相補償回路１４は若干弱い位相補償特性に設定されるものである。
【０１５２】
周囲温度Ｔが＋０℃より高く＋２５℃より低い場合に対応する第３状態“２”のデジタル制御信号コード信号Ｃｎｔ１では、図１１の第３列目の第２行目乃至第４行目に示すように、第１の制御ビット信号Ｃｎｔ１１と第２の制御ビット信号Ｃｎｔ１２はハイレベル“１”(Ｏｎ)となり第３の制御ビット信号Ｃｎｔ１３はローレベル“０”(Ｏｆｆ)となる。その結果、位相補償回路１４では、第１スイッチ素子Ｍｎ１１と第２スイッチ素子Ｍｎ１２がオン状態となり、第３スイッチ素子Ｍｎ１３とはオフ状態となる。従って、図１１の第３列目の第５行目に示したように位相補償回路１４の補償容量ＶＣ１はベース容量Ｃ１０と第１容量Ｃ１１と第２容量Ｃ１２の加算容量Ｃ１０＋Ｃ１１＋Ｃ１２となって、位相補償回路１４は補償抵抗Ｒ３と加算容量Ｃ１０＋Ｃ１１＋Ｃ１２との乗算値である最小値よりも相当おおきな第３時定数に設定されるものである。その結果、周囲温度Ｔが＋０℃より高く＋２５℃より低い場合に対応する第３状態“２”のデジタル制御信号コード信号Ｃｎｔ１によって、位相補償回路１４は若干強い位相補償特性に設定されるものである。
【０１５３】
周囲温度Ｔが＋２５℃よりも高い場合に対応する第４状態“３”のデジタル制御信号コード信号Ｃｎｔ１では、図１１の第４列目の第２行目乃至第４行目に示すように、第１の制御ビット信号Ｃｎｔ１１と第２の制御ビット信号Ｃｎｔ１２と第３の制御ビット信号Ｃｎｔ１３とは、全てハイレベル“１”(Ｏｎ)となる。その結果、位相補償回路１４の第１スイッチ素子Ｍｎ１１の第２スイッチ素子Ｍｎ１２と第３スイッチ素子Ｍｎ１３は、全てオン状態となる。従って、図１１の第４列目の第５行目に示したように位相補償回路１４の補償容量ＶＣ１はベース容量Ｃ１０と第１容量Ｃ１１と第２容量Ｃ１２と第３容量Ｃ１３との加算容量Ｃ１０＋Ｃ１１＋Ｃ１２＋Ｃ１３となって、位相補償回路１４は補償抵抗Ｒ３と加算容量Ｃ１０＋Ｃ１１＋Ｃ１２＋Ｃ１３との乗算値である最大値の第４時定数に設定される。その結果、周囲温度Ｔが＋２５℃よりも高い場合に対応する第４状態“３”のデジタル制御信号コード信号Ｃｎｔ１によって、位相補償回路１４は最も強い位相補償特性に設定されるものである。
【０１５４】
図１２は、図１乃至図６に示した実施の形態１による位相補償回路１４の動作を説明する図である。
【０１５５】
図１２は、図１１に４段階の周囲温度の変化および４段階の直列ダイオードＤＳの順方向電圧降下ＶＦｓの温度変化を追加したものである。
【０１５６】
図１３は、図１または図７に示した実施の形態１による半導体集積回路１０を使用した安定化電源回路１において、位相補償特性が検出制御回路１５の検出結果によって制御される位相補償回路１４の他の構成を示す図である。
【０１５７】
図１３に示すように、位相補償回路１４は、誤差増幅器１１の出力端子Ｎｐ２と接地電圧ＧＮＤとの間に直列接続された補償抵抗Ｒ３と補償容量ＶＣ１とによって構成されている。特に補償容量ＶＣ１は、ベース容量Ｃ１０と第１容量Ｃ１１と第２容量Ｃ１２と第３容量Ｃ１３と、第１スイッチ素子Ｍｎ１１と第２スイッチ素子Ｍｎ１２と第３スイッチ素子Ｍｎ１３とによって構成されている。第１容量Ｃ１１と第１スイッチ素子Ｍｎ１１との第１並列接続と、第２容量Ｃ１２と第２スイッチ素子Ｍｎ１２との第２並列接続と、第３容量Ｃ１３と第３スイッチ素子Ｍｎ１３との第３並列接続は、ベース容量Ｃ１０と補償容量ＶＣ１とに直列接続されている。図１３に示した位相補償回路１４では、第１スイッチ素子Ｍｎ１１と第２スイッチ素子Ｍｎ１２と第３スイッチ素子Ｍｎ１３とは、ＮチャネルＭＯＳトランジスタによって構成されている。
【０１５８】
図１３に示すように、位相補償回路１４の第１スイッチ素子Ｍｎ１１の第１制御入力端子と第２スイッチ素子Ｍｎ１２の第２制御入力端子と第３スイッチ素子Ｍｎ１３の第３制御入力端子とは、それぞれ検出制御回路１５から生成されるデジタル制御信号コード信号Ｃｎｔ１の３個の制御ビット信号Ｃｎｔ１１、Ｃｎｔ１２、Ｃｎｔ１３によって制御される。
【０１５９】
図１４は、図１３に示した実施の形態１による位相補償回路１４の動作を説明する図である。
【０１６０】
上述したように、検出制御回路１５は、アルミ電解コンデンサで構成された平滑容量Ｃの温度変動または抵抗変動を４段階で検出するので、図１１の第１行目には４段階の検出結果であるデジタル制御信号コード信号Ｃｎｔ１が示されている。
【０１６１】
周囲温度Ｔが−２５℃よりも低い状態に対応する第１状態“０”のデジタル制御信号コード信号Ｃｎｔ１では、図１４の第４列目の第２行目乃至第４行目に示すように、第１の制御ビット信号Ｃｎｔ１１と第２の制御ビット信号Ｃｎｔ１２と第３の制御ビット信号Ｃｎｔ１３とは、全てローレベル“０”(Ｏｆｆ)となる。その結果、位相補償回路１４の第１スイッチ素子Ｍｎ１１の第２スイッチ素子Ｍｎ１２と第３スイッチ素子Ｍｎ１３とは、全てオフ状態となる。従って、図１４の第４列目の第５行目に示すように位相補償回路１４の補償容量ＶＣ１はベース容量Ｃ１０と第１容量Ｃ１１と第２容量Ｃ１２と第３容量Ｃ１３との４個の直列容量となって、位相補償回路１４は補償抵抗Ｒ３と４個の直列容量の乗算値である最小値の第１時定数に設定される。その結果、周囲温度Ｔが−２５℃よりも低い状態に対応する第１状態“０”のデジタル制御信号コード信号Ｃｎｔ１により、位相補償回路１４は最も弱い位相補償特性に設定されるものである。
【０１６２】
周囲温度Ｔが−２５℃より高く＋０℃より低い場合に対応する第２状態“１”のデジタル制御信号コード信号Ｃｎｔ１では、図１４の第３列目の第２行目乃至第４行目に示すように、第１の制御ビット信号Ｃｎｔ１１と第２の制御ビット信号Ｃｎｔ１２とはローレベル“０”(Ｏｆｆ)となって、第３の制御ビット信号Ｃｎｔ１３はハイレベル“１”(Ｏｎ)となる。その結果、位相補償回路１４で、第１スイッチ素子Ｍｎ１１と第２スイッチ素子Ｍｎ１２がオフ状態となり、第３スイッチ素子Ｍｎ１３とはオン状態となる。従って、図１４の第３列目の第５行目に示したように位相補償回路１４の補償容量ＶＣ１はベース容量Ｃ１０と第１容量Ｃ１１と第２容量Ｃ１２との３個の直列容量となって、位相補償回路１４は補償抵抗Ｒ３と３個の直列容量の乗算値である最小値よりも若干おおきな第２時定数に設定されるものである。その結果、周囲温度Ｔが−２５℃よりも高く＋０℃より低い場合に対応する第２状態“１”のデジタル制御信号コード信号Ｃｎｔ１によって、位相補償回路１４は若干弱い位相補償特性に設定されるものである。
【０１６３】
周囲温度Ｔが＋０℃より高く＋２５℃より低い場合に対応する第３状態“２”のデジタル制御信号コード信号Ｃｎｔ１では、図１４の第３列目の第２行目乃至第４行目に示すように、第１の制御ビット信号Ｃｎｔ１１はローレベル“０”(Ｏｆｆ)となって第２の制御ビット信号Ｃｎｔ１２と第３の制御ビット信号Ｃｎｔ１３はハイレベル“１”(Ｏｎ)となる。その結果、位相補償回路１４で、第１スイッチ素子Ｍｎ１１はオフ状態となり、第２スイッチ素子Ｍｎ１２と第３スイッチ素子Ｍｎ１３がオン状態となる。従って、図１４の第２列目の第５行目に示したように、位相補償回路１４の補償容量ＶＣ１はベース容量Ｃ１０と第１容量Ｃ１１との２個の直列容量となって、位相補償回路１４は補償抵抗Ｒ３と２個の直列容量の乗算値である最小値よりも相当おおきな第３時定数に設定されるものである。その結果、周囲温度Ｔが＋０℃より高く＋２５℃より低い場合に対応する第３状態“２”のデジタル制御信号コード信号Ｃｎｔ１によって、位相補償回路１４は若干強い位相補償特性に設定されるものである。
【０１６４】
周囲温度Ｔが＋２５℃よりも高い場合に対応する第４状態“３”のデジタル制御信号コード信号Ｃｎｔ１では、図１４の第４列目の第２行目乃至第４行目に示すように、第１の制御ビット信号Ｃｎｔ１１と第２の制御ビット信号Ｃｎｔ１２と第３の制御ビット信号Ｃｎｔ１３とは、全てハイレベル“１”(Ｏｎ)となる。その結果、位相補償回路１４の第１スイッチ素子Ｍｎ１１の第２スイッチ素子Ｍｎ１２と第３スイッチ素子Ｍｎ１３は、全てオン状態となる。従って、図１４の第１列目の第５行目に示したように位相補償回路１４の補償容量ＶＣ１はベース容量Ｃ１０のみとなって、位相補償回路１４は補償抵抗Ｒ３とベース容量Ｃ１０の乗算値である最大値の第４時定数に設定される。その結果、周囲温度Ｔが＋２５℃よりも高い場合に対応する第４状態“３”のデジタル制御信号コード信号Ｃｎｔ１によって、位相補償回路１４は最も強い位相補償特性に設定されるものである。
【０１６５】
図１５は、図１または図７に示した実施の形態１による半導体集積回路１０を使用した安定化電源回路１において、位相補償特性が検出制御回路１５の検出結果によって制御される位相補償回路１４の他の構成を示す図である。
【０１６６】
図１５に示した位相補償回路１４の回路接続構成は、図１０に示した位相補償回路１４の回路接続構成と全く同一である。しかし、図１５に示した位相補償回路１４では第１容量Ｃ１１の容量値と第２容量Ｃ１２の容量値と第３容量Ｃ１３の容量値が、それぞれ“１”と“２”と“４”とバイナリウェイトの比率により重み付けされている点が、図１０に示した位相補償回路１４と相違するものである。
【０１６７】
図１６は、図１５に示した実施の形態１による位相補償回路１４の動作を説明する図である。
【０１６８】
図１６に示した図１５の位相補償回路１４の回路動作が図１１に示した図１０の位相補償回路１４の回路動作と相違するのは、図１５の検出制御回路１５がアルミ電解コンデンサ等で構成された平滑容量Ｃの温度変動または抵抗変動を４段階ではなく８段階で検出する点である。この８段階の検出のために、７個の基準値を使用した電圧比較が実行されるものである。このようにして、図１５に示した検出制御回路１５の８段階の検出結果に応答して、図１５に示した位相補償回路１４の時定数は、８段階に設定されるものである。すなわち、周囲温度Ｔが最低温度の状態に対応する第１状態“０”のデジタル制御信号コード信号Ｃｎｔ１では、位相補償回路１４は補償抵抗Ｒ３とベース容量Ｃ１０の乗算値である最小値の第１時定数に設定され、位相補償回路１４は最も弱い位相補償特性に設定されるものである。更に、周囲温度Ｔが最高温度の状態に対応する第８状態“７”のデジタル制御信号コード信号Ｃｎｔ１では、位相補償回路１４は補償抵抗Ｒ３と加算容量Ｃ１０＋７ｃとの乗算値である最大値の第８時定数に設定され、位相補償回路１４は最も強い位相補償特性に設定されるものである。
【０１６９】
《他の方式の位相補償回路を採用した半導体集積回路》
図１７は、実施の形態１による他の方式の位相補償回路１４を採用した半導体集積回路１０の構成を示す図である。
【０１７０】
図１と図７とに示した実施の形態１による半導体集積回路１０の位相補償回路１４は、補償容量ＶＣ１を検出制御回路１５から生成されるデジタル制御信号コード信号Ｃｎｔ１により容量値が可変制御される可変容量によって構成されるものである。それに対し、図１７に示した実施の形態１による半導体集積回路１０の位相補償回路１４では、補償容量Ｃ１を固定の容量値とする一方、補償抵抗Ｒ３を検出制御回路１５から生成されるデジタル制御信号コード信号Ｃｎｔ１によって抵抗値が可変制御される可変抵抗ＶＲ３によって構成したものである。図１７に示した実施の形態１による半導体集積回路１０のその他の構成は、図１と図７とに示した実施の形態１による半導体集積回路１０と全く同一であるので、重複する説明は省略する。
【０１７１】
図１８は、実施の形態１による他の方式の位相補償回路１４を採用した半導体集積回路１０の構成を示す図である。
【０１７２】
図１８に示した実施の形態１による半導体集積回路１０が図１７に示した実施の形態１による半導体集積回路１０と相違するのは、図１８の半導体集積回路１０では最初に誤差増幅器１１の出力端子Ｎｐ２と接地電圧ＧＮＤとの間に接続された位相補償回路１４の補償容量Ｃ１が固定の容量値とされ補償抵抗Ｒ３も固定の抵抗値とされている。次の相違点は、図１８に示した実施の形態１による半導体集積回路１０では、誤差増幅器１１の反転入力端子と接地電圧ＧＮＤとの間に、アルミ電解コンデンサで構成された平滑容量Ｃの温度変動または抵抗変動を４段階で検出する検出制御回路１５によって位相補償特性が制御される位相補償回路１４´が接続されていることである。この位相補償回路１４´は、誤差増幅器１１の反転入力端子と接地電圧ＧＮＤとの間に直列接続された補償抵抗ＶＲ４と補償容量Ｃ２とによって構成されている。位相補償回路１４´では、補償容量Ｃ２が固定の容量値とされて、補償抵抗ＶＲ４が検出制御回路１５から生成されるデジタル制御信号コード信号Ｃｎｔ１によって抵抗値が可変制御される可変抵抗によって構成されるものである。
【０１７３】
図１８に示した実施の形態１による半導体集積回路１０の単一の半導体チップ中に集積化された位相補償回路１４´と検出制御回路１５とは、アルミ電解コンデンサで構成された平滑容量Ｃの温度変動または抵抗変動を４段階で検出して、その検出結果に応答して位相補償回路１４´の位相補償特性を４段階で制御するものである。その結果、４段階で検出された平滑容量Ｃの温度値または抵抗値に最適な位相補償回路１４´の位相補償特性を、半導体集積回路１０の単一の半導体チップの低コストで実現することが可能となる。
【０１７４】
図１９は、図１８に示した実施の形態１による半導体集積回路１０を使用した安定化電源回路１において、位相補償特性が検出制御回路１５の検出結果によって制御される位相補償回路１４´の構成を示す図である。
【０１７５】
図１９に示すように、位相補償回路１４´は、誤差増幅器１１の出力端子Ｎｐ２と接地電圧ＧＮＤとの間に直列接続された補償抵抗ＶＲ４と補償容量Ｃ２によって構成されている。特に補償抵抗ＶＲ４は、ベース抵抗Ｒ３０と第１抵抗Ｒ３１と第２抵抗Ｒ３２と第３抵抗Ｒ３３と、第１スイッチ素子Ｍｎ１１と第２スイッチ素子Ｍｎ１２と第３スイッチ素子Ｍｎ１３とによって構成されている。第１抵抗Ｒ３１と第１スイッチ素子Ｍｎ１１との第１並列接続と、第２抵抗Ｒ３２と第２スイッチ素子Ｍｎ１２との第２並列接続と、第３抵抗Ｒ３３と第３スイッチ素子Ｍｎ１３との第３並列接続は、抵抗Ｒ３０と補償容量Ｃ２とに直列接続されている。図１９に示した位相補償回路１４´では、第１スイッチ素子Ｍｎ１１と第２スイッチ素子Ｍｎ１２と第３スイッチ素子Ｍｎ１３とは、ＮチャネルＭＯＳトランジスタによって構成されている。
【０１７６】
図１９に示したように、位相補償回路１４´の第１スイッチ素子Ｍｎ１１の第１制御入力端子と第２スイッチ素子Ｍｎ１２の第２制御入力端子と第３スイッチ素子Ｍｎ１３の第３制御入力端子とは、それぞれ検出制御回路１５から生成されるデジタル制御信号コード信号Ｃｎｔ１の３個の反転制御ビット信号／Ｃｎｔ１１、／Ｃｎｔ１２、／Ｃｎｔ１３によって制御される。図１９に示した検出制御回路１５から生成される３個の反転制御ビット信号Ｃｎｔ１１、／Ｃｎｔ１２、／Ｃｎｔ１３は、図１０の検出制御回路１５から生成されるデジタル制御信号コード信号Ｃｎｔ１の３個の制御ビット信号Ｃｎｔ１１、Ｃｎｔ１２、Ｃｎｔ１３の反転信号に対応するものである。
【０１７７】
図２０は、図１９に示した実施の形態１による位相補償回路１４´の動作を説明する図である。
【０１７８】
上述したように、検出制御回路１５は、アルミ電解コンデンサで構成された平滑容量Ｃの温度変動または抵抗変動を４段階で検出するので、図１１の第１行目には４段階の検出結果であるデジタル制御信号コード信号Ｃｎｔ１が示されている。
【０１７９】
周囲温度Ｔが−２５℃よりも低い状態に対応する第１状態“０”のデジタル制御信号コード信号Ｃｎｔ１では、図２０の第１列目の第２行目乃至第４行目に示すように、第１の反転制御ビット信号／Ｃｎｔ１１と第２の反転制御ビット信号／Ｃｎｔ１２と第３の反転制御ビット信号／Ｃｎｔ１３とは、全てハイレベル“１”(Ｏｎ)となる。その結果、位相補償回路１４´では、第１スイッチ素子Ｍｎ１１の第２スイッチ素子Ｍｎ１２と第３スイッチ素子Ｍｎ１３とは、全てオン状態となる。従って、図２０の第１列目の第５行目に示すように位相補償回路１４´の補償抵抗ＶＲ４はベース抵抗Ｒ３０のみとなって、位相補償回路１４´は補償容量Ｃ２とベース抵抗Ｒ３０との乗算値である最小値の第１時定数に設定される。その結果、周囲温度Ｔが−２５℃よりも低い状態に対応する第１状態“０”のデジタル制御信号コード信号Ｃｎｔ１により、位相補償回路１４´は最も弱い位相補償特性に設定されるものである。
【０１８０】
周囲温度Ｔが−２５℃より高く＋０℃より低い場合に対応する第２状態“１”のデジタル制御信号コード信号Ｃｎｔ１では、図２０の第２列目の第２行目乃至第４行目に示すように、第１の反転制御ビット信号／Ｃｎｔ１１はローレベル“０”(Ｏｆｆ)となり、第２の反転制御ビット信号／Ｃｎｔ１２と第３の反転制御ビット信号／Ｃｎｔ１３はハイレベル“１”(Ｏｎ)となる。その結果、位相補償回路１４´で、第１スイッチ素子Ｍｎ１１がオフ状態となり、第２スイッチ素子Ｍｎ１２と第３スイッチ素子Ｍｎ１３とはオン状態となる。従って、図２０の第２列目の第５行目に示したように位相補償回路１４´の補償抵抗ＶＲ４はベース抵抗Ｒ３０と第１抵抗Ｒ３１の２個の直列抵抗となって、位相補償回路１４´は補償容量Ｃ２と２個の直列抵抗の乗算値である最小値よりも若干おおきな第２時定数に設定されるものである。その結果、周囲温度Ｔが−２５℃よりも高く＋０℃より低い場合に対応する第２状態“１”のデジタル制御信号コード信号Ｃｎｔ１によって、位相補償回路１４´は若干弱い位相補償特性に設定されるものである。
【０１８１】
周囲温度Ｔが＋０℃より高く＋２５℃より低い場合に対応する第３状態“２”のデジタル制御信号コード信号Ｃｎｔ１では、図２０の第３列目の第２行目乃至第４行目に示すように、第１の反転制御ビット信号／Ｃｎｔ１１と第２の反転制御ビット信号／Ｃｎｔ１２はローレベル“０”(Ｏｆｆ)となって第３の反転制御ビット信号／Ｃｎｔ１３はハイレベル“１”(Ｏｎ)となる。その結果、位相補償回路１４´では、第１スイッチ素子Ｍｎ１１と第２スイッチ素子Ｍｎ１２とはオフ状態となり、第３スイッチ素子Ｍｎ１３がオン状態となる。従って、図２０の第３列目の第５行目に示したように、位相補償回路１４´の補償抵抗ＶＲ４はベース抵抗Ｒ３０と第１抵抗Ｒ３１と第２抵抗Ｒ３２の３個の直列抵抗となって、位相補償回路１４´は補償容量Ｃ２と３個の直列抵抗の乗算値である最小値よりも相当おおきな第３時定数に設定されるものである。その結果、周囲温度Ｔが＋０℃よりも高く＋２５℃より低い場合に対応する第３状態“２”のデジタル制御信号コード信号Ｃｎｔ１によって、位相補償回路１４´は若干強い位相補償特性に設定されるものである。
【０１８２】
周囲温度Ｔが＋２５℃よりも高い場合に対応する第４状態“３”のデジタル制御信号コード信号Ｃｎｔ１では、図２０の第４列目の第２行目乃至第４行目に示すように、第１の反転制御ビット信号／Ｃｎｔ１１と第２の反転制御ビット信号／Ｃｎｔ１２と第３の反転制御ビット信号／Ｃｎｔ１３とは、全てローレベル“０”(Ｏｆｆ)となる。その結果、位相補償回路１４´の第１スイッチ素子Ｍｎ１１の第２スイッチ素子Ｍｎ１２と第３スイッチ素子Ｍｎ１３とは、全てオフ状態となる。従って、図２０の第４列目の第５行目に示したように位相補償回路１４´の補償抵抗ＶＲ４はベース抵抗Ｒ３０と第１抵抗Ｒ３１と第２抵抗Ｒ３２と第３抵抗Ｒ３３の４個の直列抵抗となって、位相補償回路１４´は補償容量Ｃ２と４個の直列抵抗の乗算値である最大値の第４時定数に設定される。その結果、周囲温度Ｔが＋２５℃よりも高い場合に対応する第４状態“３”のデジタル制御信号コード信号Ｃｎｔ１によって、位相補償回路１４´は最も強い位相補償特性に設定されるものである。
【０１８３】
《温度変化に応答する位相補償特性》
《最低温時の位相補償特性》
図２１は、図１乃至図２０を参照して説明した実施の形態１による半導体集積回路１０を使用した安定化電源回路１の最低温時(−２５℃よりも低い状態)における位相補償特性を示す図である。
【０１８４】
図２１の１番目には、出力電圧Ｖｏｕｔを生成する平滑コイルＬと平滑容量Ｃで構成されるローパスフィルタＬＣのゲインＧａｉｎ(ＬＣ)の周波数依存性Ｌ１(ＬＴ)が示されている。ローパスフィルタＬＣのカットオフ周波数ｆｃは、次式で与えられる。
【０１８５】
ｆｃ＝１／２π√ＬＣ            …(４)式
【０１８６】
このカットオフ周波数ｆｃよりも低い周波数ｆでは、ローパスフィルタＬＣのゲインＧａｉｎ(ＬＣ)は略０ｄＢとなって、カットオフ周波数ｆｃよりも高い周波数ｆでは、ローパスフィルタＬＣのゲインＧａｉｎ(ＬＣ)は略−４０ｄＢ／ｄｅｃの減衰率で減衰する。更にカットオフ周波数ｆｃと一致する周波数ｆでは、ローパスフィルタＬＣのゲインＧａｉｎ(ＬＣ)が０ｄＢ以上に上昇すると言うピーク特性を示している。
【０１８７】
図２１の２番目には、出力電圧Ｖｏｕｔを生成する平滑コイルＬと平滑容量Ｃで構成されるローパスフィルタＬＣの位相遅延Ｐｈａｓｅ(ＬＣ)の周波数依存性Ｌ２(ＬＴ)が示されている。
【０１８８】
最低温時(−２５℃よりも低い状態)においては、アルミ電解コンデンサによって構成された平滑容量Ｃの等価直列抵抗(ＥＳＲ)が最大となるので、周波数依存性Ｌ２(ＬＴ)に示したように、ローパスフィルタＬＣの位相遅延Ｐｈａｓｅ(ＬＣ)は−１８０よりも小さくなる。これは、上記非特許文献２の出力平滑コンデンサの等価直列抵抗(ＥＳＲ)の影響によりＬＣフィルタの位相遅れが１８０よりも小さくなると言う記載と一致するものである。
【０１８９】
図２１の３番目には、誤差増幅器１１のゲインの周波数依存性が示されている。周波数依存性Ｌ３(ＬＴ)は誤差増幅器１１に位相補償回路１４または位相補償回路１４´が接続されていない状態の誤差増幅器１１のゲインの周波数依存性を示したものである。このように位相補償が不実施の状態における誤差増幅器１１のゲインＧａｉｎ(ＥＡ)は、図２１の３番目に示すように第１ポールＰ１と第２ポールＰ２等を有するものである。この第１ポールＰ１と第２ポールＰ２とは、誤差増幅器１１を構成する多段増幅回路の前段増幅器の遅延と後段増幅器の遅延等とに起因する。第１ポールＰ１では誤差増幅器１１のゲインＧａｉｎ(ＥＡ)は３ｄＢ減衰して、更に周波数ｆが高くなるとゲインＧａｉｎ(ＥＡ)は２０ｄＢ／ｄｅｃで減衰する。更に、第２ポールＰ２では誤差増幅器１１のゲインＧａｉｎ(ＥＡ)は３ｄＢ減衰して、更に周波数ｆが高くなるとゲインＧａｉｎ(ＥＡ)は４０ｄＢ／ｄｅｃで減衰する。また周波数ｆが高くなると、ゲインＧａｉｎ(ＥＡ)は０ｄＢ以下に低下する。
【０１９０】
図２１の４番目には、誤差増幅器１１の位相遅延の周波数依存性が示されている。周波数依存性Ｌ５(ＬＴ)は誤差増幅器１１に位相補償回路１４または位相補償回路１４´が接続されていない状態の誤差増幅器１１の位相遅延の周波数依存性を示したものである。第１ポールＰ１で位相補償が不実施の状態の位相遅延は、−４５°に達する。更に周波数ｆが高くなると、位相補償が不実施の状態の位相遅延は、−９０°に達した後、第２ポールＰ２で位相補償が不実施の状態の位相遅延は、−１３５°に達する。更に、周波数ｆが高くなると、位相補償が不実施の状態の位相遅延は、−１８０°を超過する。位相補償が不実施の状態のゲインＧａｉｎ(ＥＡ)が０ｄＢとなるクロスオーバー周波数において、十分な位相余裕が周波数依存性Ｌ５(ＬＴ)で実現されずに、実施の形態１による半導体集積回路１０を使用した安定化電源回路１が不安定となったり異状発振する危険性が生じる。
【０１９１】
この最低温時(−２５℃よりも低い状態)における危険性を低減するために、誤差増幅器１１に接続された位相補償回路１４または位相補償回路１４´の時定数は最小値に設定されて、最も弱い位相補償特性が設定されるものである。すなわち、位相補償回路１４または位相補償回路１４´の時定数が最小値に設定されることによって、図２１の３番目に示すように誤差増幅器１１のゲインの周波数依存性は、周波数依存性Ｌ３(ＬＴ)から周波数依存性Ｌ４(ＬＴ)に変化する。従って、この変化によって第１ポールは、位相補償が不実施の状態での第１ポールＰ１から最弱の位相補償の実施による第１ポールＰ１´に移動する。
【０１９２】
この第１ポールの移動によって、図２１の４番目に示すように誤差増幅器１１の位相遅延の周波数依存性は、周波数依存性Ｌ５(ＬＴ)から周波数依存性Ｌ６(ＬＴ)に変化する。このように誤差増幅器１１の位相遅延の周波数依存性が周波数依存性Ｌ５(ＬＴ)から周波数依存性Ｌ６(ＬＴ)に変化した後は、位相補償の実施の状態のゲインＧａｉｎ(ＥＡ)が０ｄＢとなるクロスオーバー周波数において、十分な位相余裕が周波数依存性Ｌ６(ＬＴ)で実現されることが理解される。
【０１９３】
最低温時(−２５℃よりも低い状態)においては、アルミ電解コンデンサによって構成された平滑容量Ｃの等価直列抵抗(ＥＳＲ)が最大となるので、平滑コイルＬと平滑容量Ｃとを含んだローパスフィルタでの出力電圧リップルが増大して、スイッチングレギュレータの負帰還制御系が不安定となる危険性がある。しかし、最低温時(−２５℃よりも低い状態)では、検出制御回路１５によって位相補償回路１４または位相補償回路１４´は最弱の位相補償特性に設定されるので、最弱の位相補償特性が実施された誤差増幅器１１のゲインＧａｉｎ(ＥＡ)は、出力電圧リップルの比較的高い周波数において、比較的大きな値に設定される。従って、最弱の位相補償特性が実施された誤差増幅器１１の比較的大きな値のゲインＧａｉｎ(ＥＡ)によりローパスフィルタでの出力電圧リップルが十分抑圧されるので、スイッチングレギュレータの負帰還制御系が不安定となる危険性を軽減することが可能となる。
【０１９４】
尚、図２１の４番目には、最低温時での最弱の位相補償の実施による第１ポールＰ１´の周波数ｆｐ(ＬＴ)が次の図２２で説明する最高温時での最強の位相補償の実施による第１ポールＰ１´´の周波数ｆｐ(ＨＴ)よりも高い周波数であることが示されている。
【０１９５】
図２１の４番目に示した最低温時(−２５℃よりも低い状態)での最弱の位相補償の実施による第１ポールＰ１´の周波数ｆｐ(ＬＴ)は、図１０に示した位相補償回路１４では、次式に示すように、最小値の時定数Ｒ３Ｃ１０よって与えられる。
【０１９６】
ｆｐ(ＬＴ)＝１／２πＲ３ＶＣ１＝１／２πＲ３Ｃ１０      …(５)式
【０１９７】
図２１の４番目に示した最低温時(−２５℃よりも低い状態)での最弱の位相補償の実施による第１ポールＰ１´の周波数ｆｐ(ＬＴ)は、図１３に示した位相補償回路１４では、次式に示すように、最小値の時定数Ｒ３((１／Ｃ１０)＋(１／Ｃ１１)＋(１／Ｃ１２)＋(１／Ｃ１３))よって与えられる。
【０１９８】
ｆｐ(ＬＴ)＝１／２πＲ３ＶＣ１＝
１／２πＲ３((１／Ｃ１０)＋(１／Ｃ１１)＋(１／Ｃ１２)＋(１／Ｃ１３))…(６)式
【０１９９】
図２１の４番目に示した最低温時(−２５℃よりも低い状態)での最弱の位相補償の実施による第１ポールＰ１´の周波数ｆｐ(ＬＴ)は、図１５に示した位相補償回路１４では、次式に示すように、最小値の時定数Ｒ３Ｃ１０よって与えられる。
【０２００】
ｆｐ(ＬＴ)＝１／２πＲ３ＶＣ１＝１／２πＲ３Ｃ１０      …(７)式
【０２０１】
図２１の４番目に示した最低温時(−２５℃よりも低い状態)での最弱の位相補償の実施による第１ポールＰ１´の周波数ｆｐ(ＬＴ)は、図１９に示した位相補償回路１４´では、次式に示すように最小値の時定数Ｒ３０Ｃ２よって与えられる。
【０２０２】
ｆｐ(ＬＴ)＝１／２πＶＲ４Ｃ２＝１／２πＲ３０Ｃ２      …(８)式
【０２０３】
《最高温時の位相補償特性》
図２２は、図１乃至図２０を参照して説明した実施の形態１による半導体集積回路１０を使用した安定化電源回路１の最高温時(＋２５℃よりも高い状態)における位相補償特性を示す図である。
【０２０４】
図２２の１番目には、出力電圧Ｖｏｕｔを生成する平滑コイルＬと平滑容量Ｃで構成されるローパスフィルタＬＣのゲインＧａｉｎ(ＬＣ)の周波数依存性Ｌ１(ＨＴ)が示されている。ローパスフィルタＬＣのカットオフ周波数ｆｃは、上記(４)式で与えられる。
【０２０５】
このカットオフ周波数ｆｃよりも低い周波数ｆでは、ローパスフィルタＬＣのゲインＧａｉｎ(ＬＣ)は略０ｄＢとなって、カットオフ周波数ｆｃよりも高い周波数ｆでは、ローパスフィルタＬＣのゲインＧａｉｎ(ＬＣ)は略−４０ｄＢ／ｄｅｃの減衰率で減衰する。更にカットオフ周波数ｆｃと一致する周波数ｆでは、ローパスフィルタＬＣのゲインＧａｉｎ(ＬＣ)が０ｄＢ以上に上昇すると言うピーク特性を示している。
【０２０６】
図２２の２番目には、出力電圧Ｖｏｕｔを生成する平滑コイルＬと平滑容量Ｃで構成されるローパスフィルタＬＣの位相遅延Ｐｈａｓｅ(ＬＣ)の周波数依存性Ｌ２(ＨＴ)が示されている。
【０２０７】
最高温時(＋２５℃よりも高い状態)においては、アルミ電解コンデンサによって構成された平滑容量Ｃの等価直列抵抗(ＥＳＲ)が最小となるので、周波数依存性Ｌ２(ＨＴ)に示したように、ローパスフィルタＬＣの位相遅延Ｐｈａｓｅ(ＬＣ)は−１８０近くに達するものとなる。これは、上記非特許文献１の小さな等価直列抵抗(ＥＳＲ)を有する出力平滑コンデンサを使用するとＬＣフィルタでの位相遅延が１８０度近くまで遅れる言う記載と一致するものである。
【０２０８】
図２２の３番目には、誤差増幅器１１のゲインの周波数依存性が示されている。周波数依存性Ｌ３(ＨＴ)は誤差増幅器１１に位相補償回路１４または位相補償回路１４´が接続されていない状態の誤差増幅器１１のゲインの周波数依存性を示したものである。このように位相補償が不実施の状態における誤差増幅器１１のゲインＧａｉｎ(ＥＡ)は、図２２の３番目に示すように第１ポールＰ１と第２ポールＰ２等を有するものである。この第１ポールＰ１と第２ポールＰ２とは、誤差増幅器１１を構成する多段増幅回路の前段増幅器の遅延と後段増幅器の遅延等とに起因する。第１ポールＰ１では誤差増幅器１１のゲインＧａｉｎ(ＥＡ)は３ｄＢ減衰して、更に周波数ｆが高くなるとゲインＧａｉｎ(ＥＡ)は２０ｄＢ／ｄｅｃで減衰する。更に、第２ポールＰ２では誤差増幅器１１のゲインＧａｉｎ(ＥＡ)は３ｄＢ減衰して、更に周波数ｆが高くなるとゲインＧａｉｎ(ＥＡ)は４０ｄＢ／ｄｅｃで減衰する。また周波数ｆが高くなると、ゲインＧａｉｎ(ＥＡ)は０ｄＢ以下に低下する。
【０２０９】
図２２の４番目には、誤差増幅器１１の位相遅延の周波数依存性が示されている。周波数依存性Ｌ５(ＨＴ)は誤差増幅器１１に位相補償回路１４または位相補償回路１４´が接続されていない状態の誤差増幅器１１の位相遅延の周波数依存性を示したものである。第１ポールＰ１で位相補償が不実施の状態の位相遅延は、−４５°に達する。更に周波数ｆが高くなると、位相補償が不実施の状態の位相遅延は、−９０°に達した後、第１ポールＰ２で位相補償が不実施の状態の位相遅延は、−１３５°に達する。更に、周波数ｆが高くなると、位相補償が不実施の状態の位相遅延は、−１８０°を超過する。位相補償が不実施の状態のゲインＧａｉｎ(ＥＡ)が０ｄＢとなるクロスオーバー周波数において、十分な位相余裕が周波数依存性Ｌ５(ＨＴ)で実現されずに、実施の形態１による半導体集積回路１０を使用した安定化電源回路１が不安定となったり異状発振する危険性が生じる。特に、最高温時(＋２５℃よりも高い状態)にアルミ電解コンデンサにより構成された平滑容量Ｃの等価直列抵抗(ＥＳＲ)が最小となることに起因したローパスフィルタＬＣでの位相遅延Ｐｈａｓｅ(ＬＣ)の−１８０°と、誤差増幅器１１の位相遅延の−１８０°とを合計して、−３６０°の合計位相遅延となり、不安定動作や異状発振の危険性が顕著に増大する。
【０２１０】
この最高温時(＋２５℃より高い状態)における危険性を低減するために、誤差増幅器１１に接続された位相補償回路１４または位相補償回路１４´の時定数は最大値に設定されて、最も強い位相補償特性が設定されるものである。すなわち、位相補償回路１４または位相補償回路１４´の時定数が最大値に設定されることによって、図２２の３番目に示すように誤差増幅器１１のゲインの周波数依存性は、周波数依存性Ｌ３(ＨＴ)から周波数依存性Ｌ４(ＨＴ)に変化する。従って、この変化によって第１ポールは、位相補償が不実施の状態での第１ポールＰ１から最強の位相補償が実施の状態での第１ポールＰ１´´に移動する。
【０２１１】
この第１ポールの移動によって、図２２の４番目に示すように誤差増幅器１１の位相遅延の周波数依存性は、周波数依存性Ｌ５(ＨＴ)から周波数依存性Ｌ６(ＨＴ)に変化する。このように誤差増幅器１１の位相遅延の周波数依存性が周波数依存性Ｌ５(ＨＴ)から周波数依存性Ｌ６(ＨＴ)に変化した後は、位相補償の実施の状態のゲインＧａｉｎ(ＥＡ)が０ｄＢとなるクロスオーバー周波数において、十分な位相余裕が周波数依存性Ｌ６(ＨＴ)で実現されることが理解される。
【０２１２】
最高温時(＋２５℃より高い状態)においては、アルミ電解コンデンサによって構成された平滑容量Ｃの等価直列抵抗(ＥＳＲ)が最小となるので、平滑コイルＬと平滑容量Ｃとを含んだローパスフィルタでの位相遅延が−１８０°に達して、スイッチングレギュレータの負帰還制御系が不安定となる危険性が低い。従って、最高温時に検出制御回路１５によって位相補償回路１４または位相補償回路１４´が最強の位相補償特性に設定して誤差増幅器１１のゲインＧａｉｎ(ＥＡ)を出力電圧リップルの比較的高い周波数で比較的小さな値に設定しても、平滑容量Ｃの等価直列抵抗(ＥＳＲ)が最小のローパスフィルタによって出力電圧リップルを十分抑圧することが可能となる。更に、この最高温時での最強の位相補償特性により誤差増幅器１１のゲインＧａｉｎ(ＥＡ)が０ｄＢとなるクロスオーバー周波数で十分な位相余裕を確保することができるので、顕著に増大した不安定動作や異状発振の危険性を効果的に低減することが可能となる。
【０２１３】
更に、図２２の４番目には、最高温時での最強の位相補償の実施による第１ポールＰ１´´の周波数ｆｐ(ＨＴ)が以前の図２１にて説明した最低温時での最弱の位相補償の実施による第１ポールＰ１´の周波数ｆｐ(ＬＴ)よりも低い周波数であることが示されている。
【０２１４】
尚、図１乃至図２０で説明した実施の形態１による半導体集積回路１０を使用した安定化電源回路１は、図２１で説明した最低温時(−２５℃よりも低い状態)での最弱の位相補償と図２２で説明した最高温時(＋２５℃より高い状態)での最強の位相補償だけではなく、上述した４段階の位相補償特性を実行するために更に下記の位相補償動作を実行するものである。すなわち、図１乃至図２０で説明した実施の形態１による半導体集積回路１０を使用した安定化電源回路１は、低温時(−２５℃より高く＋０℃より低い状態)での比較的弱い位相補償と高温時(＋０℃よりも高く＋２５℃より低い高い状態)の比較的強い位相補償動作を実行するように構成されたものである。
【０２１５】
図２２の４番目に示した最高温時(＋２５℃よりも高い状態)での最強の位相補償の実施による第１ポールＰ１´´の周波数ｆｐ(ＨＴ)は、図１０に示した位相補償回路１４では、次式に示すように最大値の時定数Ｒ３(Ｃ１０＋Ｃ１１＋Ｃ１２＋Ｃ１３)よって与えられる。
【０２１６】
ｆｐ(ＨＴ)＝１／２πＲ３ＶＣ１
＝１／２πＲ３(Ｃ１０＋Ｃ１１＋Ｃ１２＋Ｃ１３)        …(９)式
【０２１７】
図２１の４番目に示した最高温時(＋２５℃より高い状態)での最強の位相補償の実施による第１ポールＰ１´´の周波数ｆｐ(ＨＴ)は、図１３に示した位相補償回路１４では、次式に示すように最大値の時定数Ｒ３Ｃ１０よって与えられる。
【０２１８】
ｆｐ(ＨＴ)＝１／２πＲ３ＶＣ１＝１／２πＲ３Ｃ１０  …(１０)式
【０２１９】
図２１の４番目に示した最高温時(＋２５℃より高い状態)での最強の位相補償の実施による第１ポールＰ１´´の周波数ｆｐ(ＨＴ)は、図１５に示した位相補償回路１４では、次式に示すように最大値の時定数Ｒ３(Ｃ１０＋７Ｃ)よって与えられる。
【０２２０】
ｆｐ(ＨＴ)＝１／２πＲ３ＶＣ１
＝１／２πＲ３(Ｃ１０＋７Ｃ)                    …(１１)式
【０２２１】
図２１の４番目に示した最高温時(＋２５℃より高い状態)での最強の位相補償の実施による第１ポールＰ１´´の周波数ｆｐ(ＨＴ)は、図１９に示した位相補償回路１４´では、次式に示すように最小値の時定数(Ｒ３０＋Ｒ３１＋Ｒ３２＋Ｒ３３)Ｃ２よって与えられる。
【０２２２】
ｆｐ(ＨＴ)＝１／２πＶＲ４Ｃ２
＝１／２π(Ｒ３０＋Ｒ３１＋Ｒ３２＋Ｒ３３)Ｃ２  …(１２)式
【０２２３】
［実施の形態２］
図２３は、実施の形態２による半導体集積回路１０を使用した安定化電源回路１を利用した電子装置の構成を示す図である。
【０２２４】
図２３に示した実施の形態２による半導体集積回路１０を使用した安定化電源回路１が図１に示した実施の形態１による半導体集積回路１０を使用した安定化電源回路１と相違するのは、図２３の実施の形態２による半導体集積回路１０を使用した安定化電源回路１が昇圧型安定化電源回路である点である。
【０２２５】
まず、最初の相違点は、下記の通りである。
【０２２６】
図２３の実施の形態２による半導体集積回路１０を使用した安定化電源回路１を昇圧型安定化電源回路として動作させるために、オン期間ＴＯＮに磁気エネルギーが蓄積される平滑コイルＬは、安定化電源回路１の入力端子Ｖｉｎと出力制御回路１２の入力端子との間に接続されている。出力制御回路１２の入力端子にはＮチャネルＭＯＳトランジスタＭＮ１のドレインとダイオードＤｉのアノードとが接続され、出力制御回路１２の出力端子にはダイオードＤｉのカソードが接続され、ＮチャネルＭＯＳトランジスタＭＮ１のソースは接地電圧ＧＮＤに接続される。
【０２２７】
次の相違点は、図２３に示した実施の形態２による半導体集積回路１０では、図１に示した実施の形態１による半導体集積回路１０を使用した安定化電源回路１と比較するとＰチャネルＭＯＳトランジスタＭＰ１からＮチャネルＭＯＳトランジスタＭＮ１に置換されているので、比較器Ｃｍｐの反転出力端子の反転出力信号によってＮチャネルＭＯＳトランジスタＭＮ１のゲートが駆動される。
【０２２８】
上記の相違点以外は、図２３に示した実施の形態２による半導体集積回路１０に含まれた誤差増幅器１１と出力制御回路１２とＰＷＭ制御回路１３と２個の分圧抵抗Ｒ１、Ｒ２と位相補償回路１４と検出制御回路１５の構成は、図１乃至図２２で説明した実施の形態１による半導体集積回路１０と同一であるので、重複する説明は省略する。
【０２２９】
ＰＷＭ制御回路１３の制御によって、平滑コイルＬに磁気エネルギーが蓄積されるオン期間ＴＯＮにＮチャネルＭＯＳトランジスタＭＮ１とダイオードＤｉとはそれぞれオン状態とオフ状態に制御され、平滑コイルＬの磁気エネルギーが消費されるオン期間ＴＯＦＦにＮチャネルＭＯＳトランジスタＭＮ１とダイオードＤｉとはそれぞれオフ状態とオン状態に制御される。
【０２３０】
負荷回路３に流入する出力電流Ｉｏｕｔの増加によって出力電圧Ｖｏｕｔが減少すると、誤差増幅器１１の反転入力端子−に供給される分圧電圧Ｖｍ１も減少して、誤差増幅器１１の出力端子Ｎｐ２での誤差検出出力電圧Ｖｄ２は増加する。その結果、ＰＷＭ制御回路１３において、比較器Ｃｍｐの非反転入力端子＋に供給される三角波生成器ＴＷＧの三角波信号の電圧レベルが比較器Ｃｍｐの反転入力端子−に供給される誤差増幅器１１の誤差検出出力電圧Ｖｄ２の電圧レベルより低下するオン期間ＴＯＮの時間が、増大されるものとなる。従って、上記(２)式より明らかなように、オン期間ＴＯＮの時間の増大に応答して、昇圧型スイッチングレギュレータとして構成された安定化電源回路１の出力電圧Ｖｏｕｔが増加され、出力電圧Ｖｏｕｔは略一定に維持される。
【０２３１】
図２３に示した実施の形態２による半導体集積回路１０を使用した昇圧型安定化電源回路１も、図１乃至図２２で説明した実施の形態１による半導体集積回路１０を使用した降圧型安定化電源回路１と同様に温度変化に応答する位相補償動作を実行するものである。
【０２３２】
すなわち、図２３に示した実施の形態２による半導体集積回路１０を使用した昇圧型安定化電源回路１においても周囲温度が高温である場合には、半導体集積回路１０の温度とアルミ電解コンデンサによって構成された平滑容量Ｃの温度も高温となる。この高温時には、ローパスフィルタでアルミ電解コンデンサにより構成された平滑容量Ｃの等価直列抵抗(ＥＳＲ)の抵抗値が小さくなって、平滑コイルＬと平滑容量Ｃを含んだローパスフィルタでの位相遅れが１８０度近くに達するものである。一方、誤差増幅器１１の反転入力端子−と出力端子Ｎｐ２との間に１８０度の位相遅れが存在するので、ローパスフィルタと誤差増幅器１１との合計の位相遅延は３６０度に達して、スイッチングレギュレータが不安定となり異常発振を起こす危険性がある。
【０２３３】
この危険性を考慮して、図２３に示した実施の形態２による半導体集積回路１０を使用した昇圧型安定化電源回路１においても、検出制御回路１５は、この高温状態を検出してその検出結果に従って位相補償回路１４を制御して強い位相補償特性に設定する。強い位相補償特性に設定された位相補償回路１４の作用により、ローパスフィルタと誤差増幅器１１の合計のループゲインが０ｄＢとなる周波数における誤差増幅器１１の位相遅れが１８０度よりも小さく制御される。その結果、合計のループゲインが０ｄＢとなる周波数における周波数余裕が確保されて、高温状態におけるスイッチングレギュレータの不安定動作と異常発振を起こす危険性を軽減することが可能となる。位相補償回路１４の強い位相補償特性は、検出制御回路１５によって位相補償回路１４の直列接続された補償抵抗Ｒ３と補償容量ＶＣ１の時定数を大きな値に設定することによって実現される。
【０２３４】
図２３に示した実施の形態２による半導体集積回路１０を使用した昇圧型安定化電源回路１においても、周囲温度が低温である場合には、半導体集積回路１０の温度とアルミ電解コンデンサにより構成された平滑容量Ｃの温度も低温となる。この高温時には、ローパスフィルタでアルミ電解コンデンサにより構成された平滑容量Ｃの等価直列抵抗(ＥＳＲ)の抵抗値が著しく増大して、平滑コイルＬと平滑容量Ｃとを含んだローパスフィルタでの位相遅れは１８０度より小さくなり、不安定動作と異常発振とを起こす危険性が低減されるものである。その一方で、平滑容量Ｃの等価直列抵抗(ＥＳＲ)の抵抗値の増大によって、平滑コイルＬと平滑容量Ｃとを含んだローパスフィルタでの出力電圧リップルが増大して、スイッチングレギュレータの負帰還制御系が不安定となる危険性がある。この危険性を考慮して、図２３に示した実施の形態２による半導体集積回路１０を使用した昇圧型安定化電源回路１でも、検出制御回路１５はこの低温状態を検出してその検出結果に従って位相補償回路１４を制御して弱い位相補償特性に設定するものである。弱い位相補償特性に設定された位相補償回路１４の作用により、出力電圧リップルの高い周波数成分における誤差増幅器１１のゲインとループゲインとが比較的大きな値に設定される。その結果、出力電圧リップルの高い周波数成分での高いループゲインによって、スイッチングレギュレータには強い負帰還制御が実行されるので、スイッチングレギュレータの負帰還制御系が不安定となる危険性を軽減することが可能となる。位相補償回路１４の弱い位相補償特性は、検出制御回路１５によって位相補償回路１４の直列接続された補償抵抗Ｒ３と補償容量ＶＣ１の時定数を小さな値に設定することによって実現される。
【０２３５】
負荷回路３が安定化電源回路１の出力電圧Ｖｏｕｔとして高電圧の動作電源電圧を必要とする場合には、図１乃至図２２で説明した実施の形態１による半導体集積回路１０を使用した降圧型安定化電源回路１ではなく、図２３に示した実施の形態２による半導体集積回路１０を使用した昇圧型安定化電源回路１が特に使用されるものである。しかし、その場合には、ローパスフィルタの平滑容量Ｃは、高電圧の動作電源電圧によって破壊されないように高降伏電圧が必要とされる。
【０２３６】
ローパスフィルタの平滑容量Ｃとして等価直列抵抗(ＥＳＲ)の小さなセラミックコンデンサを使用する場合には、高降伏電圧のセラミックコンデンサは特に高コストとなり、安定化電源回路装置の製造コストが特に増加すると言う問題点がある。
【０２３７】
それに対してローパスフィルタの平滑容量Ｃとして等価直列抵抗(ＥＳＲ)の大きなアルミ電解コンデンサを使用する場合には、高降伏電圧のアルミ電解コンデンサは高降伏電圧のセラミックコンデンサと比較して比較的安価である。従って、負荷回路３に高電圧の動作電源電圧を供給する図２３に示した実施の形態２による半導体集積回路１０を使用した昇圧型安定化電源回路１は、ローパスフィルタでの高降伏電圧の平滑容量Ｃとして比較的安価なアルミ電解コンデンサの使用を可能とするものである。その結果、図２３に示した実施の形態２によれば、負荷回路３に高電圧の動作電源電圧を供給する昇圧型安定化電源回路装置の製造コストの増大を軽減することが可能となる。
【０２３８】
［実施の形態３］
図２４は、実施の形態３による半導体集積回路１０を使用した安定化電源回路１を利用した電子装置の構成を示す図である。
【０２３９】
図２４に示した実施の形態３による半導体集積回路１０を使用した安定化電源回路１が図１に示した実施の形態１による半導体集積回路１０を使用した安定化電源回路１と相違するのは、図２４の実施の形態３による半導体集積回路１０を使用した安定化電源回路１がシリーズレギュレータ型の安定化電源回路である点である。
【０２４０】
すなわち、図２４の実施の形態３による半導体集積回路１０を使用した安定化電源回路１をシリーズレギュレータ型安定化電源回路として動作させるために、入力電圧Ｖｉｎが変動しても出力電圧Ｖｏｕｔが一定となるように誤差増幅器１１によって出力制御回路１２の電圧降下が調整されて、入力電圧Ｖｉｎの変動が出力制御回路１２の電圧降下によって吸収されるものである。従って、図２４の実施の形態３による半導体集積回路１０の出力制御回路１２は、上述した実施の形態１および実施の形態２のようにスイッチング動作を実行するのではなく、出力制御回路１２の電圧降下がリニアに変化するリニア動作を実行するものである。
【０２４１】
従って、図２４の実施の形態３による半導体集積回路１０からは、上述の実施の形態１および実施の形態２のスイッチング動作を実行するためのＰＷＭ制御回路１３が省略されている。その結果、図２４の実施の形態３による半導体集積回路１０では、出力制御回路１２の電圧降下素子であるトランジスタＭＮ１の制御入力端子は、誤差増幅器１１の出力端子Ｎｐ２の誤差検出出力電圧Ｖｄ２により直接駆動されている。
【０２４２】
図２４の実施の形態３による半導体集積回路１の例では、出力制御回路１２の電圧降下素子であるトランジスタは、ＮチャネルＭＯＳトランジスタＭＮ１により構成されているが、ＮＰＮバイポーラトランジスタにより構成されることも可能である。他の例として、出力制御回路１２の電圧降下素子であるトランジスタをＰチャネルＭＯＳトランジスタまたはＰＮＰバイポーラトランジスタによって構成する場合には、２個の分圧抵抗Ｒ１、Ｒ２の接続ノードＮｐ１の分圧電圧Ｖｍ１は誤差増幅器１１の非反転入力端子＋に供給され、誤差検出のための基準電圧Ｖｒｅｆは誤差増幅器１１の反転入力端子−に供給される。
【０２４３】
負荷回路３に流入する出力電流Ｉｏｕｔの増加によって出力電圧Ｖｏｕｔが減少すると、誤差増幅器１１の反転入力端子−に供給される分圧電圧Ｖｍ１も減少して、誤差増幅器１１の出力端子Ｎｐ２での誤差検出出力電圧Ｖｄ２は増加する。その結果、出力制御回路１２の電圧降下素子であるＮチャネルＭＯＳトランジスタＭＮ１の導通度が増加して電圧降下素子の電圧降下が減少して、安定化電源回路１の出力電圧Ｖｏｕｔが増加され、出力電圧Ｖｏｕｔは略一定に維持される。
【０２４４】
図２４に示した実施の形態３による半導体集積回路１０を使用したシリーズレギュレータ型の安定化電源回路１では、負荷回路３に安定化電源回路１の出力電圧Ｖｏｕｔを供給する電源配線には無視できない寄生インダクタンスＬ´が存在するものである。この電源配線の配線長が長くなる場合には、寄生インダクタンスＬ´のインダクタンスも大きくなる。
【０２４５】
負荷回路３と並列に出力リップル電圧を抑圧するために大容量を有する平滑容量Ｃが接続された場合には、寄生インダクタンスＬ´と平滑容量Ｃとによってローパスフィルタが構成される。その結果、このローパスフィルタでの位相遅れが略１８０度に達する一方、誤差増幅器１１の反転入力端子−と出力端子Ｎｐ２との間に１８０度の位相遅れが存在するので、ローパスフィルタと誤差増幅器１１との合計の位相遅延は３６０度に達して、リニア動作を実行するシリーズレギュレータが不安定となり異常発振を起こす危険性がある。従って、この危険性を考慮して、図２４に示した実施の形態３による半導体集積回路１０においても、位相補償回路１４が誤差増幅器１１に接続されているものである。
【０２４６】
更に、図２４に示した実施の形態３による半導体集積回路１０を使用したシリーズレギュレータ型の安定化電源回路１には、負荷回路３に供給される出力電圧Ｖｏｕｔ中に含まれるリップル電圧を抑圧するための平滑容量Ｃとして低コストのアルミ電解コンデンサが使用される。この場合も、低温時でアルミ電解コンデンサによって構成された平滑容量Ｃの等価直列抵抗(ＥＳＲ)の抵抗値が著しく増大して、シリーズレギュレータが不安定となり異常発振を起こす可能性がある。これを考慮して、図２４に示した実施の形態３による半導体集積回路１０の位相補償回路１４にも、検出制御回路１５が接続されている。検出制御回路１５は、この低温状態を検出してその検出結果に従って位相補償回路１４を制御して弱い位相補償特性に設定する。弱い位相補償特性に設定された位相補償回路１４の作用によって、出力電圧リップルの高い周波数成分での誤差増幅器１１のゲインとループゲインとが比較的大きな値に設定される。その結果、出力電圧リップルの高い周波数成分での高いループゲインにより、シリーズレギュレータには強い負帰還制御が実行されるものとなるので、シリーズレギュレータの負帰還制御系が不安定となる危険性を軽減することが可能となる。
【０２４７】
一方、高温時には、ローパスフィルタでアルミ電解コンデンサにより構成された平滑容量Ｃの等価直列抵抗(ＥＳＲ)の抵抗値が小さくなり、寄生インダクタンスＬ´と平滑容量Ｃとを含んだローパスフィルタでの位相遅れが１８０度近くに達する。一方、誤差増幅器１１の反転入力端子−と出力端子Ｎｐ２の間に１８０度の位相遅れが存在するので、ローパスフィルタと誤差増幅器１１との合計の位相遅延は３６０度に達して、シリーズレギュレータが不安定となって異常発振を起こす危険性がある。この危険性を考慮して、図２４に示した実施の形態３による半導体集積回路１０を使用した安定化電源回路１では、検出制御回路１５はこの高温状態を検出してその検出結果に従って位相補償回路１４を制御して強い位相補償特性に設定する。強い位相補償特性に設定された位相補償回路１４の作用によって、ローパスフィルタと誤差増幅器１１の合計のループゲインが０ｄＢとなる周波数における誤差増幅器１１の位相遅れが１８０度よりも小さく制御される。その結果、合計のループゲインが０ｄＢとなる周波数における周波数余裕が確保されて、高温状態におけるシリーズレギュレータの不安定動作と異常発振を起こす危険性を軽減することが可能となる。
【０２４８】
尚、上述した実施の形態１乃至実施の形態３によれば、ローパスフィルタの平滑容量Ｃにセラミックコンデンサを使用した場合には、最低温時(−２５℃よりも低い状態)から最高温時(＋２５℃より高い状態)までのいずれの状態においても、セラミックコンデンサの等価直列抵抗(ＥＳＲ)の抵抗値が小さいので、検出制御回路１５は位相補償回路１４を制御して強い位相補償特性に設定する。しかし、このいずれの状態における位相補償回路１４の強い位相補償特性によって、特別の弊害が生じることはないものとなる。
【０２４９】
《車両への搭載》
図２５は、上述の非安定化電源２と負荷回路３と実施の形態１乃至実施の形態３のいずれかの半導体集積回路を使用した安定化電源回路１とが、車両２７に搭載される様子を示す図である。
【０２５０】
すなわち、図２５は陸上を移動する車両としての自動車２７の動力源であるエンジン２８を制御する電子制御装置(ＥＣＵ：Electronic Control Unit)２９の内部に、負荷回路３であるマイクロコントローラと呼ばれる半導体集積回路が搭載される。更に、この電子制御装置(ＥＣＵ)２９の内部には、上述の非安定化電源２と実施の形態１乃至実施の形態３のいずれかの半導体集積回路を使用した安定化電源回路１とが搭載されている。
【０２５１】
すなわち、図２５に示した電子制御装置(ＥＣＵ)２９の内部の負荷回路３は、安定化電源回路１から供給される出力電源電圧により動作するマイクロコントローラであり、点火機構、燃料系統、吸排気系統、始動制御等を制御するものである。すなわち、点火機構はプラグの点火時期を制御して、燃料系統は燃料噴射装置(噴射タイミング、噴射量、アイドル回転数)、フューエルポンプを制御する。吸排気系統はスロットル開度(ドライブ・バイ・ワイヤ)、過給器(ターボチャージャー、スーパーチャージャー)の過給圧、排気デバイス、排ガス還元量を制御する。動弁機構はバルブタイミング、バルブリフト量を制御して、始動制御はセルモーター、イモビライザーを制御する。
【０２５２】
特に、図２５に示した電子制御装置(ＥＣＵ)２９の内部の負荷回路３であるマイクロコントローラにエンジンの回転数および温度、ギアポジション、スロットル開度等の複数の入力情報が供給されることによって、点火時期や噴射タイミング、噴射量等の複数のエンジン制御情報がマイクロコントローラから生成される。
【０２５３】
図２６は、図２５に示した電子制御装置(ＥＣＵ)２９の内部の負荷回路３であるマイクロコントローラとしての半導体集積回路３の構成を示す図である。
【０２５４】
図２６に示したように、半導体集積回路３の半導体チップＩＣ＿Ｃｈｉｐは、アナログ回路コア３１０とデジタル回路コア３２０とを含んでいる。アナログ回路コア３１０には例えば、５ボルトと比較的高い電圧に設定されたアナログ電源電圧ＡＶccが安定化電源回路１から供給される一方、アナログ回路コア３１０にはアナログ接地電位ＡＶssが供給される。更に、デジタル回路コア３２０には、例えば略１ボルトと比較的低い電圧に設定されたデジタル電源電圧Ｖccが安定化電源回路１から供給される一方、デジタル回路コア３２０にはデジタル接地電位Ｖssが供給される。
【０２５５】
《アナログ回路コア》
アナログ回路コア３１０は、アナログマルチプレクサー(ＭＰＸ)３１１と逐次比較型Ａ／Ｄ変換器(ＳＡＲ＿ＡＤＣ)３１２を含んでいる。アナログマルチプレクサー(ＭＰＸ)３１１に供給される複数のアナログ入力信号ＡＮ０、ＡＮ１、ＡＮ２…ＡＮ７は、エンジンの回転数および温度、ギアポジション、スロットル開度等の複数の入力情報である。アナログマルチプレクサー(ＭＰＸ)３１１によって複数のアナログ入力信号ＡＮ０、ＡＮ１、ＡＮ２…ＡＮ７が逐次選択され、選択されたアナログ入力信号はアナログマルチプレクサー(ＭＰＸ)３１１の出力端子から逐次比較型Ａ／Ｄ変換器(ＳＡＲ＿ＡＤＣ)３１２の入力端子に供給される。
【０２５６】
《デジタル回路コア》
デジタル回路コア３２０は、中央処理ユニット(ＣＰＵ)３２１とランダムアクセスメモリ(ＲＡＭ)３２２とフラッシュ不揮発性メモリデバイス(ＮＶ＿Ｆｌａｓｈ)３２３とリードオンリーメモリ(ＲＯＭ)３２４とバススイッチコントローラ(ＢＳＣ)３２５とを含んでいる。
【０２５７】
すなわち、中央処理ユニット(ＣＰＵ)３２１には、ＣＰＵバスＣＰＵ＿Ｂｕｓと制御線Ｃｎｔｒ＿Ｌｉｎｅｓとを介して、ランダムアクセスメモリ(ＲＡＭ)３２２とフラッシュ不揮発性メモリデバイス(ＮＶ＿Ｆｌａｓｈ)３２３とリードオンリーメモリ(ＲＯＭ)３２４とバススイッチコントローラ(ＢＳＣ)３２５とが接続されている。尚、中央処理ユニット(ＣＰＵ)３２１には、ＣＰＵバスＣＰＵ＿Ｂｕｓと制御線Ｃｎｔｒ＿Ｌｉｎｅｓと周辺バスＰｅｒｉｐｈ＿Ｂｕｓとバススイッチコントローラ(ＢＳＣ)３２５とを介して、複数の周辺回路Ｐｅｒｉｐｈ＿Ｃｉｒ１、Ｐｅｒｉｐｈ  Ｃｉｒ２が接続されている。
【０２５８】
従って、アナログ回路コア３１０のアナログマルチプレクサー(ＭＰＸ)３１１により逐次選択された複数の入力アナログ信号が逐次比較型Ａ／Ｄ変換器(ＳＡＲ＿ＡＤＣ)３１２によって複数のデジタル信号に逐次変換される。逐次変換された複数のデジタル信号は、周辺バスＰｅｒｉｐｈ＿Ｂｕｓ、バススイッチコントローラ(ＢＳＣ)３２５、ＣＰＵバスＣＰＵ＿Ｂｕｓを介して、ランダムアクセスメモリ(ＲＡＭ)３２２に格納される。
【０２５９】
フラッシュ不揮発性メモリデバイス(ＮＶ＿Ｆｌａｓｈ)３２３とリードオンリーメモリ(ＲＯＭ)３２４の少なくともいずれか一方に格納されたＥＣＵ制御プログラムに従って、中央処理ユニット(ＣＰＵ)３２１はランダムアクセスメモリ(ＲＡＭ)３２２に格納された複数のデジタル信号から点火時期や噴射タイミング、噴射量等の複数のエンジン制御情報を算出する。中央処理ユニット(ＣＰＵ)３２１によって算出された複数のエンジン制御情報は、ＣＰＵバスＣＰＵ＿Ｂｕｓと制御線Ｃｎｔｒ＿Ｌｉｎｅｓと周辺バスＰｅｒｉｐｈ＿Ｂｕｓとバススイッチコントローラ(ＢＳＣ)３２５とを介して、複数の周辺回路Ｐｅｒｉｐｈ＿Ｃｉｒ１、Ｐｅｒｉｐｈ  Ｃｉｒ２に供給される。
【０２６０】
更に、図２５に示した上述の非安定化電源２と負荷回路３と実施の形態１乃至実施の形態３のいずれかの半導体集積回路を使用した安定化電源回路１とが搭載される車両２７は、動力源を内燃エンジン２８とする自動車にのみ限定されるものではない。
【０２６１】
例えば、この車両２７は、バッテリーまたは燃料電池からの電気エネルギーによって駆動されるモーターを動力源とする電気自動車によって構成されるものである。
【０２６２】
この電気自動車においては、電子制御装置(ＥＣＵ)２９はアクセルペダルの踏み量に応答してバッテリーまたは燃料電池からの電気エネルギーを調整してモーターの出力を制御するものである。この制御において、モータトルクは基本的にアクセルペダルの踏み量に比例するが、更に高速ではエンジンブレーキに相当する負のトルク(減速トルク)を発生する必要がある。また、また進行方向と逆向きに下がる(上り坂で後退方向に下がる)時には進行方向のトルクを発生させる必要があり、進行方向の向きに下がる(下り坂で進行方向に下がる)時には後退方向のトルクを発生させる必要ある。このような電気自動車２７のモーター２８を制御する電子制御装置(ＥＣＵ)２９の内部に、上述の非安定化電源２と負荷回路３と実施の形態１乃至実施の形態３のいずれかの半導体集積回路を使用した安定化電源回路１が搭載されることが可能である。
【０２６３】
更に、図２５に示した車両２７としては、エンジンとモーターの２つを動力源とするハイブリッドカーとすることも可能である。すなわち、実施の形態１乃至実施の形態３のいずれかの半導体集積回路を使用した安定化電源回路１から生成される出力電源電圧が供給される負荷３は、車両の動力源であるエンジンとモーターとの少なくともいずれか一方を制御する電子制御装置(ＥＣＵ)２９を含むものである。
【０２６４】
以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【０２６５】
例えば、図２３に示した実施の形態２による半導体集積回路１０を使用した昇圧型安定化電源回路１と図２４に示した実施の形態３による半導体集積回路１０を使用した安定化電源回路１において、検出制御回路１５は、図４に示したように温度測定回路１５１とコード生成回路１５２とによって構成されることが可能である。その他の例では、この検出制御回路１５は、図８に示したようにリップル電圧測定回路１５３とコード生成回路１５４とによって構成されることが可能である。
【０２６６】
更に図２３に示した実施の形態２による半導体集積回路１０と図２４に示した実施の形態３による半導体集積回路１０は、図１に示した実施の形態１による半導体集積回路１０と同様に単一の半導体チップの形態またはシステムインパッケージ(ＳＩＰ)またはマルチチップモジュール(ＭＣＰ)の形態に構成されることが可能である。
【０２６７】
更に図２３に示した実施の形態２による半導体集積回路１０と図２４に示した実施の形態３による半導体集積回路１０においては、図１８に示した実施の形態１による半導体集積回路１０と同様に誤差増幅器１１の反転入力端子と接地電圧ＧＮＤとの間に、検出制御回路１５によって位相補償特性が制御される位相補償回路１４´を接続することも可能である。
【０２６８】
また更に図２３に示した実施の形態２による半導体集積回路１０と図２４に示した実施の形態３による半導体集積回路１０で使用される位相補償回路１４、１４´として、図１に示したように補償抵抗Ｒ３を固定抵抗として、補償容量Ｃ１を検出制御回路１５のデジタル制御信号コード信号Ｃｎｔ１により容量値が可変制御される可変容量ＶＣ１によって構成することができる。この位相補償回路１４、１４´の他の例としては、図８に示したように補償容量Ｃ２を固定容量として、補償抵抗Ｒ４を検出制御回路１５のデジタル制御信号コード信号Ｃｎｔ１により抵抗値が可変制御される可変抵抗ＶＣ４によって構成することもできる。
【０２６９】
図４と図８に示した実施の形態１の検出制御回路１５において３個の基準値を使用してアナログ入力電圧を４個の多値レベルに判定するＡ／Ｄ変換を実行するコード生成回路１５２とコード生成回路１５３とは、図５と図９とに示すようにフラッシュ型Ａ／Ｄ変換器にのみ限定されるものではない。
【０２７０】
４個の多値レベルに判定するＡ／Ｄ変換を実行するコード生成回路１５２とコード生成回路１５３とは、逐次比較型Ａ／Ｄ変換器もしくはパイプライン型Ａ／Ｄ変換器を使用することが可能である。
【０２７１】
逐次比較型Ａ／Ｄ変換器は、電圧比較器と逐次変換レジスタと局部Ｄ／Ａ変換器とによって構成される。最初のＡ／Ｄ変換動作に先行して逐次変換レジスタと局部Ｄ／Ａ変換器とによって１／２のレベルの基準値が生成され、１／２のレベルの基準値は電圧比較器の非反転入力端子に供給される。電圧比較器の反転入力端子にアナログ入力電圧が供給されて、最初のＡ／Ｄ変換動作が実行され、最初のＡ／Ｄ変換動作によって逐次変換レジスタに最上位ビット(ＭＳＢ)の１ビットが格納される。最上位ビット(ＭＳＢ)の１ビットがハイレベル“１”である場合には逐次変換レジスタと局部Ｄ／Ａ変換器によって基準値は３／４のレベルに変更され、最上位ビット(ＭＳＢ)の１ビットがローレベル“０”である場合には逐次変換レジスタと局部Ｄ／Ａ変換器によって基準値は１／４のレベルに変更される。その後、２回目のＡ／Ｄ変換動作が実行され、この２回目のＡ／Ｄ変換動作によって逐次変換レジスタに最下位ビット(ＬＳＢ)の１ビットが格納され、４個の多値レベルのＡ／Ｄ変換が完了するものである。
【０２７２】
パイプライン型Ａ／Ｄ変換器は、サンプル・ホールド回路と局部Ａ／Ｄ変換器と局部Ｄ／Ａ変換器と減算器と増幅器とを含む基本回路ブロックを複数個、直列に接続することによって構成される。第１段目の基本回路ブロックでは、アナログ入力電圧はサンプル・ホールド回路によってサンプル・ホールドされて、サンプル・ホールド回路のアナログ出力電圧は局部Ａ／Ｄ変換器によって第１回目のＡ／Ｄ変換が実行される。局部Ａ／Ｄ変換器による第１回目のＡ／Ｄ変換結果は局部Ｄ／Ａ変換器により第１のアナログ基準値に変換され、減算器でアナログ出力電圧から第１のアナログ基準値が減算され、減算出力信号は増幅器により増幅され、増幅出力信号は残差信号として第２段目の基本回路ブロックの入力端子に供給される。更に第２段目の基本回路ブロックにおいても上述した第１段目の基本回路ブロックと同様な動作が実行され、最終段目の基本回路ブロックまで同様な動作が実行される。パイプライン型Ａ／Ｄ変換器は、直列接続された基本回路ブロックを複数個、含むことによって、上述した逐次比較型Ａ／Ｄ変換器と同様に、４個またはそれ以上の多値レベルのＡ／Ｄ変換を実行することが可能である。
【符号の説明】
【０２７３】
１…安定化電源回路
２…非安定化電源
３…負荷回路
１０…半導体集積回路
１１…誤差増幅器
１２…出力制御回路
１３…ＰＷＭ制御回路
１４、１４´…位相補償回路１４
１５…検出制御回路
Ｌ…平滑コイル
Ｃ…平滑容量
Ｖｉｎ…入力電圧
Ｖｏｕｔ…出力電圧
ＧＮＤ…接地電圧
ＭＰ１…ＭＯＳトランジスタ
Ｄｉ…ダイオード
Ｒ１、Ｒ２…分圧抵抗
【図１】
2015136229.tif 000003
【図２】
2015136229.tif 000004
【図３】
2015136229.tif 000005
【図４】
2015136229.tif 000006
【図５】
2015136229.tif 000007
【図６】
2015136229.tif 000008
【図７】
2015136229.tif 000009
【図８】
2015136229.tif 000010
【図９】
2015136229.tif 000011
【図１０】
2015136229.tif 000012
【図１１】
2015136229.tif 000013
【図１２】
2015136229.tif 000014
【図１３】
2015136229.tif 000015
【図１４】
2015136229.tif 000016
【図１５】
2015136229.tif 000017
【図１６】
2015136229.tif 000018
【図１７】
2015136229.tif 000019
【図１８】
2015136229.tif 000020
【図１９】
2015136229.tif 000021
【図２０】
2015136229.tif 000022
【図２１】
2015136229.tif 000023
【図２２】
2015136229.tif 000024
【図２３】
2015136229.tif 000025
【図２４】
2015136229.tif 000026
【図２５】
2015136229.tif 000027
【図２６】
2015136229.tif 000028