(57)【要約】  薄膜トランジスタに、有機半導体材料からなる層と、その材料と接触していて互いに離れた第1の接点手段または電極および第2の接点手段または電極とが含まれている。多層誘電体には、ゲート電極と接触している厚さが100〜500nmの第1の誘電体層と、有機半導体材料と接触している第2の誘電体層とが含まれていて、第1の誘電体層には、誘電定数が相対的により大きくて10.0未満の連続的な第1のポリマー材料が含まれ、第2の誘電体層には、誘電定数が相対的により小さくて2.3よりも大きい連続的な第2の非フッ素化ポリマー材料が含まれている。さらに、好ましくは昇華法または溶液相堆積法によって基板上にこのような薄膜トランジスタ・デバイスを製造する方法であって、基板の温度が100℃以下である方法も開示されている。
2008535218.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタの中に有機半導体材料からなる薄膜を含む部品であって、その薄膜トランジスタは、多層誘電体と、ゲート電極と、ソース電極と、ドレイン電極とを備える電界効果トランジスタであることと、上記ゲート電極と上記有機半導体材料からなる薄膜の両方が上記多層誘電体に接触していて、しかも上記ソース電極と上記ドレイン電極の両方が上記有機半導体材料からなる薄膜に接触しているのであれば、上記多層誘電体、上記ゲート電極、上記有機半導体材料からなる薄膜、上記ソース電極、上記ドレイン電極は順番が任意であることと、上記多層誘電体は、上記ゲート電極と接触している厚さが100〜500nmの第1の誘電体層と、上記有機半導体材料と接触している厚さが5nm〜50nmの第2の誘電体層を備えていることと、第1の誘電体層は、誘電定数が相対的により大きくて10.0未満の連続的な第1のポリマー材料を含んでいて、第2の誘電体層は、誘電定数が相対的により小さくて2.3よりも大きい連続的な第2の非フッ素化ポリマー材料を含んでいることと、上記誘電定数の差は少なくとも0.2であることを特徴とする部品。
【請求項２】
誘電定数がより大きな上記材料と誘電定数がより小さな上記材料の誘電定数の比が5：1〜1.1：1である、請求項1に記載の部品。
【請求項３】
第2の誘電体層の厚さが5nm〜40nmであることと、上記誘電定数の差が少なくとも0.8であることと、誘電定数がより大きな上記材料と誘電定数がより小さな上記材料の誘電定数の比が3.0：1.0〜1.1：1.0であることを特徴とする、請求項1に記載の部品。
【請求項４】
上記有機半導体材料が、少なくとも3個の縮合したベンゼン環を有する多環式縮合芳香族炭化水素を含むp型半導体材料からなる、請求項1に記載の部品。
【請求項５】
上記有機半導体材料がペンタセンまたはその誘導体からなる、請求項1に記載の部品。
【請求項６】
第1のポリマー材料の誘電定数が3.0〜10.0であり、第2の非フッ素化ポリマー材料の誘電定数が3.0以下である、請求項1に記載の部品。
【請求項７】
第1のポリマー材料の選択が、ポリ(4-ビニルフェノール)、ポリイミド、ポリ(フッ化ビニリデン)からなるグループの中からなされる、請求項1に記載の部品。
【請求項８】
第1のポリマー材料の選択が、ポリ(4-ビニルフェノール)からなるグループの中からなされる、請求項7に記載の部品。
【請求項９】
第2の非フッ素化ポリマー材料の選択が、ポリスチレンとその誘導体、ポリ(ビニルナフタレン)とその誘導体、ポリ(メタクリル酸メチル)からなるグループの中からなされる、請求項1に記載の部品。
【請求項１０】
第2の非フッ素化ポリマー材料の選択が、ポリ(ビニルナフタレン)とその誘導体からなるグループの中からなされる、請求項9に記載の部品。
【請求項１１】
第2の非フッ素化ポリマー材料がポリ(ビニルナフタレン)からなるグループの中から選択され、第1のポリマー材料が、誘電定数が3.0〜10のポリマーである、請求項10に記載の部品。
【請求項１２】
上記ゲート電極が、そのゲート電極に印加される電圧により、上記有機半導体材料を通って上記ソース電極と上記ドレイン電極の間を流れる電流を制御するようにされている、請求項1に記載の部品。
【請求項１３】
上記薄膜トランジスタが非参加型支持体をさらに含んでいて、その支持体が場合によっては可撓性である、請求項1に記載の部品。
【請求項１４】
上記ソース電極と、上記ドレイン電極と、上記ゲート電極が、それぞれ独立に、ドープされたシリコン、金属、導電性ポリマーの中から選択された材料を含む、請求項1に記載の部品。
【請求項１５】
請求項1に記載の多数の薄膜トランジスタを備える集積回路、アクティブ-マトリックス・ディスプレイ、太陽電池からなるグループの中から選択したエレクトロニクス・デバイス。
【請求項１６】
上記多数の薄膜トランジスタが非参加型支持体の上に載っていて、その支持体が場合によっては可撓性である、請求項15に記載のエレクトロニクス・デバイス。
【請求項１７】
薄膜半導体デバイスの製造方法であって、必ずしも以下の順番ではなくてもよいが、
（a）半導体材料から離してゲート電極を形成するステップと；
（b）上記ゲート電極と接触していて厚さが100〜500nmの第1のポリマー誘電体材料からなる第1の層を形成するステップと；
（c）上記第1の誘電体層の上にあって上記ゲート電極と接触していない厚さ5nm〜50nmの第2の非フッ素化ポリマー誘電体材料からなる第2の層を形成するステップと；
（d）基板の上方に有機半導体材料からなる薄膜を堆積させるステップと；
（e）上記半導体の膜によって分離されているが、その半導体の膜に電気的に接続された、互いに離れたソース電極とドレイン電極を形成するステップを含んでいて、
第1の誘電体層が、誘電定数が相対的により大きくて10.0未満の連続的な第1のポリマー材料を含んでいて、第2の誘電体層が、誘電定数が相対的により小さくて2.3よりも大きい連続的な第2の非フッ素化ポリマー材料を含んでいることと、上記誘電定数の差は少なくとも0.2であることを特徴とする方法。
【請求項１８】
第1の誘電体材料と第2の誘電体材料が溶液相堆積によって上記基板上に堆積され、その基板が200℃以下の温度であり、必ずしも以下の順番ではなくてもよいが、
（a）支持体を用意するステップと；
（b）その支持体上にゲート電極材料を設けるステップと；
（c）そのゲート電極と接触していて第1のポリマー誘電体材料からなる第1の層と、この第1の誘電体層の上にあってそのゲート電極と接触していない第2の非フッ素化ポリマー誘電体材料からなる第2の層を設けるステップと；
（d）そのゲート誘電体の上に有機半導体材料からなる薄膜を堆積させるステップと；
（e）その有機半導体材料からなる薄膜と連続したソース電極およびドレイン電極を設けるステップを含む、請求項17に記載の方法。
【請求項１９】
上記有機半導体材料が、少なくとも3個の縮合したベンゼン環を有する多環式縮合芳香族炭化水素を含むp型半導体材料からなる、請求項17に記載の方法。
【請求項２０】
請求項1に記載の複数の薄膜トランジスタを備える集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機薄膜トランジスタを製造するため多層ポリマー材料をゲート誘電体として利用する方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（TFT）がエレクトロニクスにおけるスイッチング素子として広く使用されている。例えば、アクティブ-マトリックス液晶ディスプレイやスマート・カードのほか、他のさまざまなエレクトロニクス・デバイスやその部品で使用されている。薄膜トランジスタ（TFT）は電界効果トランジスタ（FET）の一例である。最もよく知られているFETは、高速の用途で今や一般的なスイッチング素子となっているMOSFET（金属-酸化物-半導体-FET）である。現在のところ、たいていの薄膜デバイスは、半導体としてアモルファス・シリコンを使用して製造されている。アモルファス・シリコンは結晶シリコンのより安価な代替物である。この事実は、大面積の用途におけるトランジスタのコストを下げる上で特に重要である。しかしアモルファス・シリコンは易動度の最大値（0.5〜1.0cm2/V秒）が結晶シリコンの約1/1000であるため、用途が低速デバイスに限定される。
【０００３】
アモルファス・シリコンは、TFTで使用する上で結晶性のよいシリコンよりも安価であるとはいえ、やはり欠点を有する。トランジスタの製造中にアモルファス・シリコンを堆積させてディスプレイの用途にとって十分な電気的特性を実現するには、比較的コストのかかる方法（例えばプラズマ化学気相成長法と高温（約360℃））が必要とされる。処理温度がこのように高温だと、それ以外の点ではフレキシブル・ディスプレイなどの用途で用いるのに望ましいと思われるある種のプラスチックからなる堆積用基板が使用できなくなる。
【０００４】
過去10年間、TFTの半導体チャネルで使用するのに有機材料が無機材料（例えばアモルファス・シリコン）の潜在的な代替物として注目されてきた。有機半導体材料（特に有機溶媒に溶ける有機半導体材料）は処理がより簡単であるため、はるかに安価な方法（例えばスピン・コーティング、浸漬コーティング、マイクロコンタクト・プリント）で大面積に適用することができる。さらに、有機材料はより低温で堆積させることができるため、可撓性のあるエレクトロニクス・デバイスのため基板用材料（例えばさまざまなプラスチック）の範囲がより広くなる。したがって有機材料からなる薄膜トランジスタは、製造しやすさ、および／または力学的な可撓性、および／または適度な動作温度が重要な考慮事項であるディスプレイ駆動装置、ポータブル・コンピュータ、ポケット・ベル、取引カードのメモリ素子、識別タグにおけるプラスチック製回路のための潜在的にカギとなる技術と見なすことができる。
【０００５】
有機エレクトロニクス・デバイスの別の気がかりな点は、ゲート誘電体である。現在のところ、たいていの有機TFTにおいて、従来のSiをベースとした半導体デバイス（例えばSiO2、SiNx、Al2O3、Ta2O5など）で用いられているゲート誘電体材料がやはり使用されている。このような材料は一般に熱成長またはプラズマ化学気相成長法によって処理されるため、通常は処理に真空条件が必要とされ、それに加えて高温（300℃超）が必要とされることもある。したがってこのような方法はコストがかかるだけでなく、処理温度が200℃未満であることが一般に必要とされるプラスチック基板材料には不適当である可能性がある。したがって、例えば可撓性のあるエレクトロニクス・デバイスで使用することを目的として、さまざまなプラスチック上に有機TFTを製造するため低温にて低コストで処理できるゲート誘電体材料が必要とされている。
【０００６】
Murtiらに付与されたアメリカ合衆国特許第6,774,393 B2号には、電界効果トランジスタにおける絶縁層として、ポリエステル、ポリカーボネート、ポリ(ビニルフェノール)、ポリイミド、ポリスチレン、ポリ(メタクリレート)、ポリ(アクリレート)、エポキシ樹脂などの有機ポリマーが開示されている。Murtiらによれば、絶縁層の典型的な厚さは、使用する誘電体材料の誘電定数に応じて10〜500nmである。
【０００７】
Yanらのアメリカ合衆国特許出願公開2004/0056246 A1には、誘電定数が互いに異なる第1の絶縁層と第2の絶縁層を含む有機薄膜トランジスタ（OTFT）が開示されている。Yanらは、半導体材料の易動度を大きくするためではなく、ゲートの漏れを減らすために2種類の絶縁層を使用することを開示している。Yanらは、第1の（下方）絶縁層の誘電定数が第2の（上方）絶縁層の誘電定数の少なくとも3倍以上であることを開示している。前者はポリフッ化ビニリデンで製造できるのに対し、後者はポリ(メタクリル酸メチル)、ポリイミド、エポキシ樹脂のいずれかで製造できる。
【０００８】
Joonhyung Parkらは、「易動度が大きなポリマー製薄膜トランジスタのためのポリマー製ゲート誘電体と溶媒の効果」、Applied Physics Letters、第85巻、第15号（2004年10月11日）に、ポリ(メタクリル酸2-ヒドロキシエチル)（“PHEMA”）からなるゲート誘電体と、薄膜トランジスタを製造する際に用いる溶媒がポリマーの界面に及ぼす効果を記載している。
【０００９】
従来の研究では、誘電体材料の性質と、半導体と誘電体の界面が、TFTの性能に大きな影響を及ぼす可能性があることがわかっている。TFTデバイスの性能をよりよくするため、ゲート誘電体は、誘電定数が大きな（“高K”）材料であることが好ましい。しかし有機半導体材料で作ったTFTでは、高Kゲート誘電体材料が有機半導体の性能にマイナスの効果を与えることがしばしば見られる。その例が、A.F. Stassen他、「ルブレン単結晶電界効果トランジスタの易動度に対するゲート誘電体の影響」、第85巻、第17号、3899ページ（2004年10月25日）に開示されている。Janos Veresらは、「有機電界効果トランジスタで選択される誘電体としての低k絶縁体」、Advanced Functional Materials、2003年、13ページ、第3号、3月に、ゲート絶縁体材料の選択が有機電界効果トランジスタの動作に及ぼす効果を記載している。さまざまな有機絶縁体を用いてトランジスタが製造された。使用された有機絶縁体は、例えば、ポリヒドロキシスチレン、ポリメタクリル酸メチル（PMMA）、ポリビニルアルコール（PVA）、ポリイソブチレン、ポリ(4-メチル-1-ペンテン)、ポリプロピレンとフルオロポリマーとポリ[プロピレン-コ-(1-ブテン)] のコポリマーである。Veresらは、さまざまなアモルファス有機半導体を用いた彼らのシステムにおいて、低k絶縁体がデバイスの性能を向上させることを見いだした。WO 03/052841 A1に、さまざまな誘電体層の組み合わせが開示されている。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
有機薄膜トランジスタ材料で使用するための新しくかつ改善された有機誘電体が従来技術で必要とされている。このような誘電体は、表面が粗くなく、破壊電圧が高く、溶液で処理可能であり、漏れ電流が小さいことが望ましい。有機薄膜トランジスタ・デバイスにおいて半導体材料の動作中の易動度と電流オン／オフ比が改善された誘電体が特に必要とされている。
【課題を解決するための手段】
【００１１】
本発明は、薄膜トランジスタ（より詳細には電界効果トランジスタ）の中に有機半導体材料からなる薄膜と、多層誘電体と、ゲート電極と、ソース電極と、ドレイン電極とを備える部品であって、ゲート電極と有機半導体材料からなる薄膜の両方が多層誘電体に接触していて、しかもソース電極とドレイン電極の両方が有機半導体材料からなる薄膜に接触しているのであれば、多層誘電体、ゲート電極、有機半導体材料からなる薄膜、ソース電極、ドレイン電極は順番が任意である部品に関する。多層誘電体は、ゲート電極と接触している厚さが100〜500nm（200〜400nmが好ましい）の第1の誘電体層と、有機半導体材料と接触している厚さが5nm〜50nm（8〜40nmが好ましい）の第2の誘電体層を備えている。第1の誘電体層は、誘電定数が相対的により大きくて10.0未満の連続的な第1のポリマー材料を含んでおり、第2の誘電体層は、誘電定数が相対的により小さくて2.3よりも大きい連続的な第2の非フッ素化ポリマー材料を含んでおり、誘電定数の差は少なくとも0.2である。有機半導体材料は、N型半導体材料でもP型半導体材料でもよい。
【００１２】
このゲート誘電体多層膜により、単層の高Kゲート誘電体と比べてOTFTの有機半導体材料の性能が向上する。
【００１３】
本発明は、薄膜半導体デバイスの製造方法にも関係していて、この方法は、必ずしも以下の順番ではなくてもよいが、
（a）半導体材料から離してゲート電極を形成するステップと；
（b）ゲート電極と接触していて厚さが100〜500nmの第1のポリマー誘電体材料からなる連続的な第1の層を形成するステップと；
（c）第1の誘電体層の上にあってゲート電極と接触していない厚さ5nm〜50nmの第2の非フッ素化ポリマー誘電体材料からなる連続的な第2の層を形成するが、そのとき、第1の誘電体層は、誘電定数が相対的により大きくて10.0未満の連続的な第1のポリマー材料を含んでおり、第2の誘電体層は、誘電定数が相対的により小さくて2.3よりも大きい連続的な第2の非フッ素化ポリマー材料を含んでおり、誘電定数の差は少なくとも0.2であるステップと；
（d）基板の上方に有機半導体材料からなる薄膜を堆積させるステップと；
（e）その半導体の膜によって分離されているが、その半導体の膜に電気的に接続された、互いに離れたソース電極とドレイン電極を形成するステップを含んでいる。
【００１４】
この明細書では、“1つの”や“その”は“少なくとも1つの”と同じ意味で用いられ、“1つ以上の”要素が対象であることを意味する。
【００１５】
この明細書では、薄膜トランジスタの層に関する“上方”、“上”、“下”などの用語は、支持体上の層の順番を意味するが、必ずしも層が隣接していることや、中間層がないことを意味するわけではない。
【００１６】
本発明の上記の目的、特徴、利点とそれ以外の目的、特徴、利点は、以下の説明と図面と組み合わせることによってより明らかになろう。可能な場合には、各図面に共通する同じ要素または同様の要素を指すのに同じ参照番号を使用してある。
【発明を実施するための最良の形態】
【００１７】
典型的な有機薄膜トランジスタの断面図を図1と図2に示してある。図1は、下接点配置の典型例であり、図2は、上接点配置の典型例である。
【００１８】
図1と図2のそれぞれの薄膜トランジスタ（TFT）は、ソース電極50と、ドレイン電極60と、ゲート電極20と、基板10と、ソース電極50をドレイン電極60に接続する膜の形態になった半導体70と、この明細書に記載した高Kゲート誘電体層30および低Kゲート誘電体層40からなるゲート誘電体35とを備えている。
【００１９】
TFTを蓄積モードで動作させると、ソース電極から半導体に注入された電荷が移動するため、電流が、半導体-誘電体の界面にある約100オングストローム以内の薄いチャネル領域の中を主として通ってソースからドレインへと流れる。A, Dodabalapur、L. Torsi、H.E.Katz、Science、1995年、第268巻、270ページを参照のこと（その内容は参考としてこの明細書に組み込まれている）。図1の構成では、電荷をソース電極50の横からだけ注入してチャネルを形成する必要がある。ゲート電場がないとき、チャネルには電荷キャリアがほとんどないことが理想である。その結果、理想的な場合にはソース-ドレイン伝導がない。
【００２０】
オフ電流は、ゲート電圧を印加することによってチャネルに意図的に電荷を注入したときにソース電極50とドレイン電極60の間を流れる電流として定義される。蓄積モードのTFTでは、n-チャネルであると仮定すると、これは、ゲート-ソース電圧が閾値電圧として知られるある電圧よりも小さいときに起こる。Szeの『半導体デバイス - 物理と技術』、ジョン・ワイリー＆サンズ社、1981年、438〜443ページを参照のこと。オン電流は、適切な電圧をゲート電極20に印加することによってチャネルに意図的に電荷キャリアを蓄積させてチャネルを伝導状態にしたときにソース電極50とドレイン電極60の間を流れる電流として定義される。n-チャネル蓄積モードのTFTでは、これは、ゲート-ソース電圧が閾値電圧よりも大きいときに起こる。n-チャネルで動作させるときには、この閾値電圧はゼロであるか、わずかにプラスであることが望ましい。オンとオフの切り換えは、ゲート電極20からゲート誘電体35を横断して半導体-誘電体の界面（図示せず）まで達する電場を印加してキャパシタに効果的に充電するか、その電場を取り去ることによって実現される。
【００２１】
本発明のさらに別の一実施態様では、ソース、ドレイン、ゲートはすべて共通の基板上に配置することと、ゲート誘電体でゲート電極を取り囲み、ゲート電極をソース電極およびドレイン電極から電気的に絶縁することと、半導体層を、ソース、ドレイン、誘電体の上に配置することができる。
【００２２】
当業者であれば、他の構造を構成できること、および／または薄膜トランジスタの上記要素の間に表面変更中間層を配置することが理解できよう。たいていの実施態様では、電界効果トランジスタは、絶縁層と、ゲート電極と、この明細書で説明した有機材料を含む半導体層と、ソース電極と、ドレイン電極を備えており、ゲート電極と半導体層の両方が絶縁層に接触していて、しかもソース電極とドレイン電極の両方が半導体に接触しているのであれば、誘電体、ゲート電極、半導体層、ソース電極、ドレイン電極は任意の順番である。
【００２３】
製造中、および／または試験中、および／または使用中には支持体を用いてOTFTを支持することができる。当業者であれば、市販されている支持体は、試験用またはスクリーニング用に選択したものとは異なっていてもよいことが理解できよう。いくつかの実施態様では、支持体はTFTに必要なすべての電気的機能を提供するわけではない。このタイプの支持体をこの明細書では“非参加型支持体”と呼ぶ。有用な材料として、有機材料または無機材料が挙げられる。支持体は、例えば、無機ガラス、セラミック・ホイル、ポリマー材料、充填されたポリマー材料、コーティングされた金属ホイル、アクリル樹脂、エポキシ、ポリアミド、ポリカーボネート、ポリイミド、ポリケトン、ポリ(オキシ-1,4-フェニレンオキシ-1,4-フェニレンカルボニル-1,4-フェニレン)（ポリ(エーテルエーテルケトン)またはPEEKと呼ばれることもある）、ポリノルボルネン、ポリフェニレンオキシド、ポリ(ナフタレンジカルボン酸エチレン)（PEN）、ポリ(テレフタル酸エチレン)（PET）、ポリ(フェニレンスルフィド)（PPS）、繊維強化プラスチック（FRP）などを含むことが可能である。
【００２４】
本発明のいくつかの実施態様では可撓性支持体が使用される。そうすることにより、連続的に実施できるロール処理が可能になる。すると平坦な支持体および／または堅固な支持体よりも規模の利益が得られ、製造コストが節約される。選択した可撓性支持体は、歪んだり壊れたりすることなく素手で小さな力でもって直径が約50cm未満の円筒の周囲を取り囲めることが好ましい。円筒の直径は25cm未満であることがより好ましく、10cm未満であることが最も好ましい。この好ましい可撓性支持体は、巻き上げることができる。
【００２５】
本発明のいくつかの実施態様では、支持体はなくてもよい。例えば接点が上部にある図2の配置では、ゲート電極および／またはゲート誘電体が、得られるTFTの目的とする用途にとって十分な支持体となっているのであれば、支持体は不要である。さらに、支持体は、一時的な支持体と組み合わせることができる。例えば製造、および／または輸送、および／または試験、および／または保管などの一時的な目的で支持体が必要なときの一実施態様では、一時的な支持体を、その支持体に取外し可能に付着させたり、物理的に固定したりすることができる。例えば可撓性ポリマー支持体を堅固なガラス支持体に付着させ、あとでこのガラス支持体を取り除くことができよう。
【００２６】
ゲート電極は、有用な任意の導電性材料にすることが可能である。従来から知られているさまざまなゲート材料も適している。例えば、金属、縮退ドーピングされた半導体、導電性ポリマー、印刷可能な材料（カーボン・インクや銀-エポキシなど）などがある。ゲート電極は、例えば、ドープされたシリコン、金属（アルミニウム、クロム、金、銀、ニッケル、パラジウム、白金、タンタル、チタンなど）を含むことができる。導電性ポリマーも使用できる。それは例えば、ポリアニリン、ポリ(3,4-エチレンジオキシチオフェン)／ポリ(スルホン酸スチレン)（PEDOT：PSS）である。さらに、これらの材料の合金、これらの材料の組み合わせ、これらの材料の多層も利用できる。
【００２７】
本発明のいくつかの実施態様では、同じ材料がゲート電極の機能と支持体の支持機能を提供することができる。例えばドープされたシリコンは、ゲート電極として機能することと、OTFTを支持することができる。
【００２８】
ゲート誘電体はゲート電極の上に設ける。このゲート誘電体は、ゲート電極をOTFTデバイスの残りの部分から電気的に絶縁する。したがってゲート誘電体は、電気的絶縁材料を含んでいる。
【００２９】
上述のように、本発明の薄膜トランジスタは、ゲート電極と接触している厚さが100〜500nmの第1の誘電体層と、有機半導体材料と接触している厚さが5nm〜40nm（10〜20nmが好ましい）の第2の誘電体層を含む多層誘電体を備えている。第1の誘電体層は、誘電定数が相対的により大きい連続的な第1のポリマー材料を含んでおり、第2の誘電体層は、誘電定数が相対的により小さい（3未満であることが好ましい）連続的な第2の非フッ素化ポリマー材料を含んでおり、誘電定数の差は少なくとも0.2である。誘電定数の差は、少なくとも0.5であることが好ましく、少なくとも0.8であることがより好ましく、例えば1.1である。誘電定数がより大きな材料と誘電定数がより小さな材料の誘電定数の比は、5：1〜1.1：1であることが好ましく、3：1〜1.1：1であることがより好ましい。本発明の一実施態様では、第1のポリマー材料は誘電定数が3.0〜10である。この値は3.5〜9であることが好ましく、例えば3.7である。第2の非フッ素化ポリマー材料は誘電定数が2.3〜3.0である。この値は2.3〜2.8であることが好ましく、例えば2.6である。
【００３０】
第1のポリマー材料は、例えば、以下のポリマーの中から選択することができる。
【００３１】
【表１】
2008535218.tif 000003
【００３２】
第1のポリマー材料は、ポリ(4-ビニルフェノール)、ポリイミド、ポリ(フッ化ビニリデン)からなるグループの中から選択することが好ましく、ポリ(4-ビニルフェノール)が最も好ましい。
【００３３】
第2のポリマー材料は、例えば、誘電定数が2.3よりも大きい以下の非フッ素化ポリマーからなるグループの中から選択することができる。
【００３４】
【表２】
2008535218.tif 000004
【００３５】
第2の非フッ素化ポリマー材料は、ポリスチレン、その置換された誘導体、ポリ(ビニルナフタレン)、その置換された誘導体、ポリ(メタクリル酸メチル)からなるグループの中から選択することが好ましく、ポリ(ビニルナフタレン)が最も好ましい。
【００３６】
特に好ましい一実施態様では、第1のポリマー材料はポリ(4-ビニルフェノール)であり、第2の非フッ素化ポリマー材料はポリ(ビニルナフタレン)である。
【００３７】
ソース電極とドレイン電極は、ゲート誘電体によってゲート電極から分離されている。有機半導体層は、ソース電極とドレイン電極の上または下に来ることができる。ソース電極とドレイン電極は、有用な任意の導電性材料にすることができる。有用な材料として、ゲート電極に関して上に説明した材料の大半が挙げられる。それは例えば、アルミニウム、バリウム、カルシウム、クロム、金、銀、ニッケル、パラジウム、白金、チタン、ポリアニリン、PEDOT：PSS、他の導電性ポリマー、これらの合金、これらの組み合わせ、これらの多層である。
【００３８】
薄膜電極（例えばゲート電極、ソース電極、ドレイン電極）は、物理的蒸着（例えば熱による気化、スパッタリング）またはインク・ジェット印刷などの有用な任意の手段で設けることができる。これら電極のパターニングは、公知の方法（例えばシャドウ・マスキング、加法フォトリソグラフィ、減法フォトリソグラフィ、印刷、微接触印刷、パターン・コーティング）によって実現できる。
【００３９】
有機半導体層は、薄膜トランジスタ部品に関して上に説明したように、ソース電極とドレイン電極の上または下に設けることができる。本発明により、この明細書に記載した方法で製造される複数のOTFTを含む集積回路も提供される。
【００４０】
TFTにおいて半導体チャネルとして使用できる有機材料は、例えばGarnierらに付与された「絶縁体と半導体が有機材料からなるMIS構造を持つ薄膜電界効果トランジスタ」という名称のアメリカ合衆国特許第5,347,144号に開示されている。TFTで使用されて電子部品のスイッチング素子および／または論理素子となる有機半導体材料は、0.01 cm2/V秒よりもはるかに大きな易動度と、1000を超える電流オン／オフ比（今後は“オン／オフ比”と呼ぶ）を必要とする。このような性質を持つ有機TFTは、エレクトロニクスの用途（例えばディスプレイの画素駆動装置、識別タグ）で使用することができる。このような望ましい性質を示すたいていの化合物は、“p型”または“p-チャネル”である。これは、ソース電圧に対して負のゲート電圧が印加されるとデバイスのチャネル領域に正の電荷（正孔）が誘導されることを意味する。TFTではp型有機半導体材料の代わりにn型有機半導体材料も使用できる。“n型”または“n-チャネル”という用語は、ソース電圧に対して正のゲート電圧が印加されるとデバイスのチャネル領域に負の電荷が誘導されることを意味する。
【００４１】
デバイスの性能は、主に、半導体材料の電荷キャリアの易動度と電流オン／オフ比に基づいている。そのため理想的な半導体は、オフ状態では、小さな導電率と、大きな電荷キャリア易動度（1×10-3cm2/V秒超）を持たねばならない。さらに、酸化によってデバイスの性能が低下するため、半導体材料は酸化に対して比較的安定であること、すなわち大きなイオン化ポテンシャルを持つことが重要となる可能性がある。
【００４２】
OFETのための有効なp型半導体であることがわかっているよく知られた1つの化合物はペンタセンである（Nelson他、Appl. Phys. Lett.、1998年、第72巻、1854ページを参照のこと）。真空蒸着によって薄膜として堆積させると、キャリアの易動度が1cm2/V秒を超え、106を超える非常に大きなオン／オフ比になることがわかった。
【００４３】
レジオ-正ポリ(3-ヘキシルチオフェン)が報告されている。電荷キャリア易動度は1×10-5〜4.5×10-2cm2/V秒だが、電流オン／オフ比（10〜103）は比較的小さい（Bao他、Appl. Phys. Lett.、1996年、第69巻、4108ページを参照のこと）。一般に、ポリ(3-アルキルチオフェン)は溶解度が大きく、溶液処理によって大面積の膜を作ることができる。しかしポリ(3-アルキルチオフェン)はイオン化ポテンシャルが比較的小さいため、空気中でのドーピングが容易である（Sirringhaus他、Adv. Solid State Phys.、1999年、第39巻、101ページを参照のこと）。
【００４４】
本発明で使用できるさまざまな有機半導体材料の例として、アセン（例えばアントラセン、テトラセン、ペンタセン、置換されたペンタセン）がある。本発明において有機半導体材料として有用な置換されたアセン化合物は、少なくとも1つの置換基を含んでおり、その置換基の選択は、電子供与置換基（例えばアルキル、アルコキシ、チオアルコキシ）、ハロゲン置換基、ならびにこれらの組み合わせからなるグループの中からなされる。置換された有用なペンタセンとして、例えば、アルキル基に1〜12個の炭素が含まれる2,9-ジアルキルペンタセンと2,10-ジアルキルペンタセン；2,10-ジアルコキシペンタセン；1,4,8,11-テトラアルコキシペンタセンなどが挙げられる。置換されたこのようなペンタセンは従来技術で知られている。有用な他の有機半導体の例として、特に、ペリレン、フラーレン、フタロシアニン、オリゴチオフェンなどと、これらの誘導体が挙げられる。特別な有機半導体化合物として、セキシチオフェン、α,ω-ジヘキシルセキシチオフェン、キンケチオフェン、クアテルチオフェン、α,ω-ジヘキシルクアテルチオフェン、α,ω-ジヘキシルキンケチオフェン、ポリ(3-ヘキシルチオフェン)、ビス(ジチエノチオフェン)、アントラジチオフェン、ジヘキシルアントラジチオフェン、ポリアセチレン、ポリチエニレンビニレン、C60、銅(II)ヘキサデカフルオロフタロシアニン、N,N'-ビス(ペンタデカフルオロヘプチルメチル)ナフタレン-1,4,5,8-テトラカルボン酸ジイミドなどがある。好ましい一実施態様では、有機半導体材料は、多環式縮合芳香族炭化水素を含む化合物である。有機半導体材料は、少なくとも4個の縮合したベンゼン環を有することが好ましく、炭化水素は、置換されていても置換されていなくてもよい。ペンタセンまたはその誘導体が特に好ましい。
【００４５】
有機半導体における電荷キャリアの輸送を改善するため、半導体分子（例えばペンタセンやオリゴチオフェン）を順番に堆積させることのできる方法を開発した。これは、例えば真空中での昇華によって可能になる。有機半導体を順番に堆積させると、半導体材料の結晶性が向上する。分子間または側鎖間のπ-πの重なりが改善される結果として、電荷キャリアを輸送する際のエネルギー障壁を低くすることができる。液相または気相から有機半導体を堆積させる際に半導体分子単位をかさばる基で置換することにより、液晶の性質を持った領域を生成させることが可能である。さらに、非対称なモノマーを用いることによってポリマーの内部にできるだけ大きな立体規則性を実現する合成法を開発した。
【００４６】
本発明で使用する有機半導体材料は、特別な化学物質からなる下層を必要とせずに周囲条件下で優れた性能を示すことができる。
【００４７】
本発明の薄膜トランジスタまたは集積回路を製造する方法の全体は、基板が耐えられる約450℃という最高温度よりも低温で実施することができる。この方法は約250℃未満で実施することが好ましく、約200℃未満で実施することがより好ましく、約150℃未満で実施することがさらに好ましく、ほぼ室温（約25℃〜70℃）で実施することさえできる。この明細書に記載してある本発明の知識を身につけると、温度の選択は、一般に、従来技術で知られている支持体パラメータと処理パラメータに依存することがわかる。温度は、集積回路や半導体の処理に従来利用されている温度よりもはるかに低いため、相対的に安価ないろいろな支持体のうちの任意のもの（例えば可撓性ポリマー支持体）を使用できる。したがって本発明により、性能が顕著に改善された有機薄膜トランジスタを備える相対的に安価な集積回路を製造することが可能になる。
【００４８】
薄膜半導体デバイスの製造方法は、必ずしも以下の順番ではなくてもよいが、
（a）半導体材料から離してゲート電極を形成するステップと；
（b）ゲート電極と接触していて厚さが100〜500nmの第1のポリマー誘電体材料からなる第1の層を形成するステップと；
（c）第1の誘電体層の上にあってゲート電極と接触していない厚さ5nm〜40nmの第2の非フッ素化ポリマー誘電体材料からなる連続的な第2の層を形成するが、そのとき、第1の誘電体層は、誘電定数が相対的により大きくて10.0未満の連続的な第1のポリマー材料を含んでおり、第2の誘電体層は、誘電定数が相対的により小さくて2.3よりも大きい連続的な第2の非フッ素化ポリマー材料を含んでおり、誘電定数の差は少なくとも0.2であるステップと；
（d）基板の上方に有機半導体材料からなる薄膜を堆積させるステップと；
（e）半導体の膜によって分離されているが、その半導体の膜に電気的に接続された、互いに離れたソース電極とドレイン電極を形成するステップを含んでいる。
【００４９】
第1の誘電体層は、連続的な第1のポリマー材料を含んでいて、第2の誘電体層は、誘電定数が相対的により小さくて3未満の連続的な第2の非フッ素化ポリマー材料を含んでいて、誘電定数の差は少なくとも0.2であることが好ましい。誘電定数の差は、少なくとも0.5であることが好ましく、少なくとも1.0であることがより好ましい。
【００５０】
一実施態様では、第1の誘電体材料と第2の誘電体材料は、溶液相堆積法によって基板の上に堆積される。堆積の間を通じ、基板の温度は200℃以下にされる。この温度は100℃未満であることが好ましい。好ましい一実施態様では、この方法は、必ずしも以下の順番ではなくてもよいが、（a）支持体を用意するステップと；（b）その支持体上にゲート電極を設けるステップと；（c）そのゲート電極と接触していて第1のポリマー誘電体材料からなる第1の層と、この第1の誘電体層の上にあってそのゲート電極と接触していない第2の非フッ素化ポリマー誘電体材料からなる第2の層を設けるステップと；（d）そのゲート誘電体の上に有機半導体材料からなる薄膜を堆積させるステップと；（e）その有機半導体材料からなる薄膜と連続したソース電極およびドレイン電極を設けるステップを含んでいる。
【００５１】
本発明で使用する半導体材料または半導体化合物は容易に処理することができ、熱に対してある程度安定であって気化させることができる。これらの化合物は揮発性が大きいため、望む場合には気相堆積が容易である。このような化合物は、真空中での昇華によって、または溶媒処理（浸漬コーティング、ドロップ・キャスティング、スピン・コーティング、ブレード・コーティングなど）によって基板上に堆積させることができる。
【００５２】
急速昇華法による堆積も可能である。そのような1つの方法は、基板と、粉末形態の化合物を入れた供給容器とを収容したチェンバーを35ミリトルの真空にした後、化合物が昇華して基板上に堆積するまで容器を数分間にわたって加熱するというものである。一般に、最も有用な化合物は秩序だった膜を形成し、アモルファス膜の有用性はより低い。
【００５３】
あるいは別の例として、上に説明した半導体化合物をまず最初に溶媒に溶かした後、スピン-コーティングまたは印刷によって基板上に堆積させる。
【００５４】
本発明の多層誘電体が有効であるデバイスとして、薄膜トランジスタ（TFT）、特に有機電界効果薄膜トランジスタがある。また、このような誘電体は、有機p-n接合を有するさまざまなタイプのデバイスで使用することができる。その例が、Liuのアメリカ合衆国特許公開2004/0021204 A1の13〜15ページに記載されている（その内容は、参考としてこの明細書に組み込まれているものとする）。
【００５５】
TFTその他のデバイスが役に立つエレクトロニクス・デバイスとして、例えば、より複雑な回路（シフト・レジスタ、集積回路、論理回路、スマート・カード、メモリ・デバイス、ラジオ周波数の識別タグ、アクティブ・マトリックス・ディスプレイの背面、アクティブ・マトリックス・ディスプレイ（例えば液晶やOLED）、太陽電池、リング・オシレータ、補助回路（インバータ回路など））がある。アクティブ・マトリックス・ディスプレイでは、本発明のトランジスタをそのディスプレイの画素の電圧保持回路の一部として利用することができる。本発明のTFTを含むデバイスでは、そのTFTは、従来技術で知られている手段で動作可能に接続される。
【００５６】
本発明によりさらに、上に説明したあらゆるエレクトロニクス・デバイスを製造する方法が提供される。したがって本発明は、上に説明した1つ以上のTFTを含む部品として具体化される。
【００５７】
本発明の利点は、例示としての以下の実施例によってさらに明確になろう。
【実施例】
【００５８】
A．材料：
【００５９】
実施例で使用した基板は、MEMCエレクトロニック・マテリアルズ社（セント・ピーターズ、ミズーリ州）からの単結晶の<100>方向のシリコン・ウエハであり、そのウエハにはアンチモンを大量にドープした。このウエハは、抵抗率が0.008〜0.025Ω/□であった。ポリ(4-ビニルフェノール)（Mwは約20,000）と、メチル化ポリ(メラミン-コ-ホルムアルデヒド)（Mnは約511）と、ポリスチレン（二次標準）（Mnは約120,000）と、ポリ(1-ビニルナフタレン)（Mnは約100,000）と、溶媒としてのプロピレングリコールメチルエーテルアセテート（PGMEA）と、半導体材料としてのペンタセンをオールドリッチ・ケミカルズ社（ミルウォーキー、ウィスコンシン州）から取得した。（Mwは重量平均分子量を表わし、Mnは数平均分子量を表わす。特に断わらない限り、分子量は平均分子量を意味する。）
【００６０】
B．デバイスの製造
【００６１】
複数のウエハ基板をピランハ溶液（H2O2／H2SO4が1/3の比である混合物）を用いて10分間にわたってクリーンにし、高純度水を用いて完全にリンスした。その後、ウエハを6分間にわたってUV/オゾンに曝露することによってさらにクリーンにした。大量にドープされたシリコン・ウエハは、実験用トランジスタのゲート電極として機能する。5重量％のポリ(4-ビニルフェノール)（“PVPh”）と、架橋剤としての0.5重量％のメチル化ポリ(メラミン-コ-ホルムアルデヒド)（“PMFM”）がPGMEAに含まれた溶液混合物をウエハの上に500rpmで120秒間にわたってスピン・コーティングした。これらサンプルをホットプレート上で10分間にわたって200℃に加熱して膜を硬化させた。PVPh膜は厚さが約275nmであり、水との接触角は約60°である。これらのサンプルをサンプルAと名づけた。
【００６２】
0.2重量％のポリスチレン（二次標準、Mnは約120,000）を含むトルエンをサンプルAの上に500rpmで20秒間、次いで2000rpmで40秒間にわたってスピン・コーティングした。膜を空気中で5分間にわたって乾燥させ、5分間にわたって110℃に加熱した。ポリスチレン・コーティングの厚さは約30nmであり、水との面接触角は約88°である。これらのサンプルをサンプルBと名づけた。
【００６３】
0.2重量％のポリ(1-ビニルナフタレン)（PVN、Mnは約100,000）を含むトルエンをサンプルAの上に500rpmで20秒間、次いで2000rpmで40秒間にわたってスピン・コーティングした。膜を空気中で5分間にわたって乾燥させ、5分間にわたって200℃に加熱した。PVNコーティングは厚さが約15nmであり、水との面接触角は約87°である。これらのサンプルをサンプルCと名づけた。
【００６４】
サンプルAを60秒間にわたってO2プラズマに曝露した後、0.01重量％のオクタデシルトリクロロシラン（OTS）を含むヘプタンで一晩にわたって処理した。OTS自己集合単層（SAM）は厚さが約3nmであり、水との面接触角は約100°である。これらのサンプルをサンプルDと名づけた。
【００６５】
熱蒸着装置の中で真空蒸着を行なうことにより、上記のようにして調製したサンプルA〜Dの上にペンタセンからなる活性な有機半導体層を堆積させた。堆積速度は0.1オングストローム/秒であった。そのとき、大半の実験で基板の温度を60℃に維持した。活性な層の厚さの典型値は約40nmであった。厚さ50nmの金からなるソース接点とドレイン接点をシャドウ・マスクを通じて堆積させた。チャネル幅は500μｍに維持したが、チャネル長は20〜100μｍの範囲で変えた。他の接点材料の効果を調べるため、いくつかの実験を実施した。
【００６６】
C．デバイスの測定と分析
【００６７】
製造したデバイスの電気的特性をヒューレット・パッカード社のHP 4145b（登録商標）パラメータ分析装置で調べた。
【００６８】
実施したそれぞれの実験において、調製した各サンプルについて4〜10個のデバイスをテストし、結果を平均した。さまざまなゲート電圧（Vg）の値に関し、各デバイスでドレイン電流（Id）をソース-ドレイン電圧（Vd）の関数として測定した。たいていのデバイスでは、測定したそれぞれのゲート電圧についてVdを0Vから-50Vまで掃引した（一般には0V、-10V、-20V、-30V、-40V、-50V）。これらの測定においてデバイスからの漏れ電流が少しでもあれば検出されるよう、ゲート電流（Ig）も記録した。さらに、各デバイスにおいて、さまざまなソース-ドレイン電圧に関してドレイン電流をゲート電圧の関数として測定した。たいていのデバイスで、測定したそれぞれのドレイン電圧についてVgを0Vから-50Vまで掃引した（一般には-30V、-40V、-50V）。
【００６９】
データから求まるパラメータには、測定したドレイン電流での電界効果易動度（μ）、閾値電圧（Vth）、閾値以下での勾配（S）、Iオン/Iオフ比がある。電界効果易動度は、Vd>Vg- Vthとなる飽和領域で抽出した。この領域では、ドレイン電流は以下の式によって与えられる（Szeの『半導体デバイス - 物理と技術』、ジョン・ワイリー＆サンズ社、1981年を参照のこと）。
Id = (W/2L)×μCox (Vg - Vth)2
ただしWとLはそれぞれチャネル幅とチャネル長であり、Coxは酸化物層のキャパシタンスである。このキャパシタンスは、酸化物の厚さと誘電定数の関数である。この式があるため、飽和電界効果易動度は、Id1/2をVgに対してプロットした曲線の直線部分に直線をフィットすることによって求めた。閾値電圧Vthは、この直線フィットのx切片である。
【００７０】
ドレイン電流の対数をゲート電圧の関数としてプロットした。log Idのプロットから求めたパラメータに、Iオン/Iオフ比と閾値以下での勾配（S）がある。Iオン/Iオフ比は、単にドレイン電流の最大値と最小値の比であり、Sは、ドレイン電流が増加している（すなわちデバイスがオンになっている）領域におけるId曲線の勾配の逆数である。
【００７１】
D．結果
【００７２】
以下の表3に示した結果が得られた。
【００７３】
【表３】
2008535218.tif 000005
【００７４】
これらの実施例から、サンプルAの単層ポリマー製ゲート誘電体OTFTデバイスと比較すると、サンプルBやCのデバイスなどにおける本発明の多層ポリマー製ゲート誘電体構造ははるかに優れた性能のOTFTデバイスを提供し、飽和領域で計算した易動度が2桁以上も大きくなり、オン／オフ比が104〜105になることがわかる。サンプルDからのデバイスとの比較により、OTFTの性能を向上させるためにゲート誘電体の表面をOTSを用いて処理する従来の表面処理法は、PVPなどのポリマー製ゲート誘電体材料ではうまくいかず、本発明の多層ポリマー製ゲート誘電体構造だけが、OTFTデバイスの性能を向上させる解決法を与えることがわかる。したがってOTSまたは他のポリマーを用いた表面処理は利用されない。
【図面の簡単な説明】
【００７５】
【図１】下接点配置の典型的な有機薄膜トランジスタの断面図である。
【図２】上接点配置の典型的な有機薄膜トランジスタの断面図である。
【符号の説明】
【００７６】
10    基板
20    ゲート電極
30    高Kゲート誘電体層
35    ゲート誘電体
40    低Kゲート誘電体層
50    ソース電極
60    ドレイン電極
70    有機半導体
【図１】
2008535218.tif 000006
【図２】
2008535218.tif 000007
【国際調査報告】
2008535218.tif 000008
2008535218.tif 000009