(57)【要約】   本方法は、基板上に、ある量のセラミック材料のナノ粒子を含むコロイドのサスペンションを堆積すること、および薄膜を形成するためにサスペンションを熱処理することを含む。本方法は、基板表面に亘って予め決められた場所にセラミック材料の複数のナノ粒子を堆積すること、および、薄膜を形成するために複数のナノ粒子を熱処理することを含む。本システムは、マイクロプロセッサを含むコンピューティング装置を含み、マイクロプロセッサは、基板を通ってプリント回路基板に結合され、基板は、表面上に形成された少なくとも１つのキャパシタ構造を含み、キャパシタ構造は、第１電極、第２電極、および第１電極と第２電極との間に配置されたセラミック材料を含み、セラミック材料は柱状粒子を含む。
2008535274.tif 000002
【特許請求の範囲】
【請求項１】
２つの電極間に配置された第１セラミック材料を含む第１キャパシタ構造と、
２つの電極間に配置された第２セラミック材料を含む第２キャパシタ構造と、から構成され、
前記第１セラミック材料および前記第２セラミック材料は、異なる使用温度定格を有することを特徴とする装置。
【請求項２】
コア基板をさらに含み、前記第１キャパシタ構造は前記コア基板の表面に結合され、前記第２キャパシタ構造は前記コア基板の反対側の表面に結合されることを特徴とする請求項１記載の装置。
【請求項３】
前記第１セラミック材料の使用温度定格は前記第２セラミック材料の使用温度定格よりも大きく、前記第１キャパシタ構造は前記コア基板のダイ側に結合されることを特徴とする請求項２記載の装置。
【請求項４】
コア基板をさらに含み、前記第１キャパシタ構造および前記第２キャパシタ構造は、前記コア基板の類似する表面に結合されることを特徴とする請求項３記載の装置。
【請求項５】
前記第１キャパシタ構造は、第１ドループ容量のために前記コア基板上に位置し、前記第２キャパシタ構造は、第２ドループ容量のために位置することを特徴とする請求項４記載の装置。
【請求項６】
前記第１セラミック材料の使用温度定格は前記第２セラミック材料の使用温度定格よりも大きく、前記第１キャパシタ構造は前記第２キャパシタ構造によって画定された領域内に配置されることを特徴とする請求項４記載の装置。
【請求項７】
マイクロプロセッサを含むコンピューティング装置から構成され、
前記マイクロプロセッサは基板を通ってプリント回路板に結合され、前記基板は、２つの電極間に配置された第１セラミック材料を含む第１キャパシタ構造、および、２つの電極間に配置された第２セラミック材料を含む第２キャパシタ構造を含み、
前記第１セラミック材料および前記第２セラミック材料は、異なる使用温度定格を有することを特徴とするシステム。
【請求項８】
前記第１キャパシタ構造は前記基板の表面に結合され、前記第２キャパシタ構造は前記基板の反対側の表面に結合されることを特徴とする請求項７記載のシステム。
【請求項９】
前記第１キャパシタ構造は、第１ドループ容量のために前記コア基板上に位置し、前記第２キャパシタ構造は第２ドループ容量のために位置することを特徴とする請求項７記載のシステム。
【請求項１０】
前記第１セラミック材料の使用温度定格は前記第２セラミック材料の使用温度定格よりも大きく、前記第１キャパシタ構造は前記第２キャパシタ構造によって画定された領域内に配置されることを特徴とする請求項７記載のシステム。
【請求項１１】
第１電極、第２電極、および、前記第１電極と前記第２電極との間に配置された誘電体から構成され、
前記第１電極および前記第２電極の少なくとも１つは、その表面内に形成された複数の孔を含むことを特徴とする装置。
【請求項１２】
前記複数の孔は、前記第１電極および前記第２電極の少なくとも１つの厚みを通って延伸することを特徴とする請求項１１記載の装置。
【請求項１３】
前記複数の孔のそれぞれは体積を画定し、前記体積の一部は導電材料を含むことを特徴とする請求項１１記載の装置。
【請求項１４】
前記複数の孔のそれぞれは体積を画定し、前記体積の一部は、電極の材料と前記第１電極および前記第２電極のうちの１つの前記誘電材料との間の熱膨脹係数を有する材料を含むことを特徴とする請求項１２記載の装置。
【請求項１５】
前記第１電極および前記第２電極のそれぞれは、その厚みを通る複数の孔を含むことを特徴とする請求項１１記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路構造および受動素子に関する。
【背景技術】
【０００２】
集積回路チップまたはダイに極めて近接して存在する容量結合を防止することは望ましい。かかる容量に関する要望は、チップまたはダイにおけるスイッチング速度および電流に対する要求が高まるにつれて大きくなる。したがって、高密度集積回路チップまたはダイのために多数の受動素子が必要となること、その結果としてプリント配線基板（ＰＷＢ）の回路密度が増加すること、さらに、数ギガヘルツ帯のより高い周波数へと移行する傾向は、パッケージ基板またはＰＷＢの表面に搭載された受動素子に対する圧力を増加させる要因となる。埋込み受動素子（例えば、キャパシタ、レジスタ、インダクタ）をパッケージ基板またはＰＷＢに組み込むことによって、改善された性能、より優れた信頼性、より小さいフットプリント、およびより低いコストを達成することができる。
【０００３】
キャパシタは、ほとんどの回路設計において支配的な受動素子である。ポリマおよび高誘電率（高ｋ）セラミック粉末の複合材または高ｋセラミック粉末およびガラス粉末の混合材のような適切な埋込みキャパシタ素子のための典型的な材料は、一般に、およそナノファラッド／ｃｍ２および０．１マイクロファラッド／ｃｍ２の容量密度に制限される。
【発明の開示】
【０００４】
本実施例の特徴、側面、および利点は、以下の詳細な説明、請求項、および添付図面からより明白になるであろう。
【０００５】
図１は、電子アセンブリを形成するために、プリント配線基板またはプリント回路基板（ＰＣＢ）に物理的かつ電気的に接続することができる集積回路パッケージの断面側面図を示す。電子アセンブリは、コンピュータ（例えば、デスクトップ、ラップトップ、携帯型、サーバなど）、ワイヤレス通信装置（例えば、携帯電話、コードレスホン、ページャなど）、コンピュータ関連の周辺装置（例えば、プリンタ、スキャナ、モニタなど）、娯楽装置（例えば、テレビ、ラジオ、ステレオ、テープおよびコンパクト・ディスク・プレーヤ、ビデオカセット・レコーダ、ＭＰ３（モーション・ピクチャ・エキスパート・グループ、オーディオ・レイヤ３）プレーヤなど）、およびそれらと同種の電子システムの一部である。図１は、デスクトップ・コンピュータの一部としてのパッケージを示す。
【０００６】
図１は、パッケージ基板１０１に物理的かつ電気的に接続されたダイ１１０を含む電子アセンブリ１００を示す。ダイ１１０は、プロセッサ・ダイのような集積回路ダイである。電気的接点（例えば、ダイ１１０の表面上の接触パッド）は、導電性のバンプ層１２５を通ってパッケージ基板１０１に接続される。パッケージ基板１０１は、マザーボードあるいは他の回路基板のようなプリント回路基板１３０に電子アセンブリ１００を接続するために使用される。
【０００７】
一実施例では、パッケージ基板１０１は、１またはそれ以上のキャパシタ構造を含む。図１を参照して、パッケージ基板１０１は、そこに埋め込まれたキャパシタ構造１４０およびキャパシタ構造１５０を含む。キャパシタ構造１４０およびキャパシタ構造１５０は、コア基板１６０の両面に接続される。他の実施例では、キャパシタ構造１４０およびキャパシタ構造１５０は、一方が他方の上に積載されてもよい。
【０００８】
一実施例では、コア基板１６０は、プリプレグとも称されるガラス繊維強化材料を含むエポキシのような有機コアである。この構成は、集積薄膜キャパシタ（ｉＴＦＣ）システムと称され、そこでは、キャパシタが、例えばダイとパッケージ基板との間に挿入されるのではなく、パッケージ基板内に集積される。キャパシタ構造１４０の上に重なるのは、接着層１７５（例えば、シリカ充填エポキシ）である。キャパシタ構造１５０の下に重なるのは、接着層１８５である。接着層１７５の上に重なるのは、強化(build-up)層１７６である。接着層１８５の下に重なるのは強化層１８６である。接着層１７５および接着層１８５は、それぞれ、上下に重なる強化層１７６，１８６に接着する層としての役割を果たす。各強化層は、ダイ１１０とパッケージ基板１０１との間、およびパッケージ基板１０１とプリント回路基板１３０との間のそれぞれに、接点が横方向に平行移動するためのトレース（例えば、銅トレース）を含み、さらに、典型的には最上層としてソルダ・レジストを含む。層の組合せによって作られた領域１８５，１５０，１６０，１４０，１７５は、ここでは機能コア１２０と称する。
【０００９】
図２は、機能コア１２０の部分拡大図を示す。機能コア１２０は、一実施例では、およそ２００ミクロン（μｍ）から７００μｍの厚さを有するコア基板１６０を含む。他の実施例では、コア基板１６０は、およそ２００μｍから３００μｍの厚さを有する。一実施例では、コア基板１６０は、ガラス繊維強化エポキシのようなコア１６２、およびシリカ粒子充填エポキシのようなシェル１６５を含む。
【００１０】
キャパシタ構造１４０は、コア基板１６０の一方の面（図では上面）に接続される。キャパシタ構造１４０は、コア基板１６０に隣接す第１導体２１０、および第２導体２３０を含む。第１導体２１０と第２導体２３０との間に配置されているのは誘電材料２２０である。キャパシタ構造１５０は、コア基板１６０の反対側（図では下面）に接続され、２つの導体間に誘電体が配置された同様の構成を有する。機能コア１２０のキャパシタ構造１４０およびキャパシタ構造１５０の上（コア基板１６０に対して反対側の面の上）に重なるのは、それぞれ接着層１７５および接着層１８５であり、これらは例えば有機材料で作られ、典型的にはおよそ１０ミクロン（μｍ）から５０μｍの厚さを有する。図１の強化層１７６および強化層１８６は、これらの接着層上に堆積される。上述のように、強化層は、パッケージ基板をチップまたはダイ、ならびにプリント回路基板に、それぞれ接続するためのトレースおよび接点を含み、さらに最上層としてソルダ・レジストを含む。
【００１１】
一実施例では、キャパシタ構造１４０の第１導体２１０および第２導体２３０は導電材料である。適切な材料としては、ニッケルまたは銅材料が含まれるが、これらに制限されない。一実施例では、誘電材料２２０は、比較的高い誘電率（高ｋ）を有するセラミック材料である。誘電材料２２０に適切な材料としては、チタン酸バリウム（ＢａＴｉＯ３）、バリウム・チタン酸ストロンチウム（（Ｂａ，Ｓｒ）ＴｉＯ３）、およびチタン酸ストロンチウム（ＳｒＴｉＯ３）が含まれるが、それらに制限されない。
【００１２】
一実施例では、キャパシタ構造１４０は、およそ２０μｍから５０μｍの厚さを有する第１導体２１０および第２導体２２０、ならびに、およそ１μｍから３μｍの厚さ、他の実施例では１μｍ未満の厚さを有する高ｋセラミック材料の誘電材料２２０を含む。キャパシタ構造１５０は、一実施例では、キャパシタ構造１４０に類似する。
【００１３】
図２に示される機能コア１２０の実施例では、キャパシタ構造１４０は、第２導体２３０上の被覆層２４０を含む。被覆層２４０は、例として使用されてもよい任意の導電層であり、第２導体２３０は、機能コア１２０を露出するための材料または処理作業と互換性を有しないか、または互換性がほとんど無い材料である。例えば、一実施例において、第２導体２３０はニッケル材料である。機能コア１２０を後続の処理作業のために透明にし、または機能コア１２０を露出するための材料と互換性をもたせるために、被覆層２４０は銅材料である。典型的には、被覆層２４０が存在する場合は、およそ数ミクロンの厚さを有する。
【００１４】
図２は、表面２８０と表面２９０との間で機能コア１２０を通って延伸する複数の導電性バイアを示す。典型的には、導電性バイア２５０および導電性バイア２６０は、適切な極性の導電材料（例えば、銅または銀）であり、（例えば、図１の導電性バンプ層１２５からダイ１１０上の接触パッドを通って）ダイ１１０の電源または接地の接点に接続される。このように、導電性バイア２５０および導電性バイア２６０は、キャパシタ構造１４０、コア基板１６０、およびキャパシタ構造１５０を通って延伸する。導電性バイア２５０，２６０は、必要な場合は、誘電材料のスリーブ２７０によってキャパシタ構造１４０またはキャパシタ構造１５０の一部から絶縁される。
【００１５】
図３は、コア基板１６０のようなコア基板、およびコア基板の両側に位置するキャパシタ構造１４０およびキャパシタ構造１５０のようなキャパシタ構造を含む、パッケージ基板の一部を形成する工程を示す。特に図３は、一実施例ではセラミック材料の温度特性に基づいて選択された、異なるセラミック材料を有するキャパシタを備えたパッケージ基板の一部を形成する工程を示す。キャパシタ構造１４０および／またはキャパシタ構造１５０のようキャパシタ構造が形成され、その後、別々にコア基板１６０に接続される。図４〜図９は、図３に記述された工程フローの各部分に関連する形成工程を示す。
【００１６】
一実施例では、キャパシタ構造内で使用するためのセラミック配合物は、一般に安定した温度特性を有する。温度特性は、米国電子工業会（ＥＩＡ）によって指定される。クラスＩＩおよびクラスＩＩＩ誘電体（Ｘ７Ｒ、Ｘ５Ｒ、ＺＦＵ、およびＹ５Ｖを含む）について、１番目の記号は使用温度範囲の下限を示し、２番目は使用温度範囲の上限を示し、３番目は、使用温度範囲にわたって許容される最大容量変更を示す。クラスＩＩおよびクラスＩＩＩ誘電体のためのＥＩＡのタイプ指定コードは、表１に示される。
【００１７】
【表１】
2008535274.tif 000003
【００１８】
図４は、例えばニッケル・シートまたはフォイルの第１導体４１０の構造４２５を示し、おそらく第１導体４１０の表面（図では上面）上にニッケル・ペーストの層を有する。一実施例では、ニッケル・ペーストは、下に重なるニッケル・フォイルと、直後に堆積されて上に重なるＸ７Ｒ（またはＸ７Ｓ、または適用に適した他の温度）セラミック・グリーン・シートとの間に接着層を提供するために、セラミック粉末（例えば、チタン酸バリウム）添加物を有する。一実施例では、第１導体４１０はＮｉグリーン・シートで形成され、それは、直後に堆積されて上に重なるＸ７Ｒ（またはＸ７Ｓ、あるいは適用に適した他の温度）セラミック・グリーン・シートに接着層を供給するために、セラミック（例えば、チタン酸バリウム）添加物を有する。
【００１９】
図４は、第１導体４１０（ブロック３１０）上に堆積されたＸ７Ｒ（またはＸ７Ｓ、あるいは塗布に適切な他の温度）セラミック・グリーン・シートのセラミック層４２０の構造４２５を示す。セラミック層４２０またはグリーン・シートは、一実施例では、下に重なるニッケル・ペースト層上に積層される。一実施例では、Ｘ７Ｒ誘電体は、使用温度範囲が−５５℃から＋１２５℃の定格であり、誘電率ｋが約３，０００であるものが選択される。この材料は、一般に安定した温度特性（Ｃ室温±１０〜１５％）を有するために選択される。Ｘ７Ｒ誘電体が選択される理由の一つは、キャパシタ構造が高温（例えば、１００℃よりも高い）に露出される場合に、形成されたキャパシタ構造がパッケージ基板のダイ側に位置することになるからである。
【００２０】
図３を参照して、セラミック材料の堆積に続き、第２導体がセラミック材料上に堆積される（ブロック３２０）。図５は、図４の構造４２５に類似する構造４３５を示し、それは、例えばその上に形成されたニッケル・ペーストの層を有する第２導体（例えば、ニッケル・シートまたはフォイル）４３０を含む。ニッケル・フォイル４３０は、図５の構造４３５を形成するために、構造４２５の（本図では）上部に積層される。一実施例では、第１導体４１０はＮｉグリーン・シートで形成され、それは、下に重なるＸ７Ｒ（またはＸ７Ｓ、あるいは適用に適した他の温度）セラミック・グリーン・シートへの接着性を提供するために、セラミック粉末（例えば、チタン酸バリウム）添加物を有する。一実施例では、積層に後いて、構造４３５は、有機的な含有物を焼却するために熱処理される。典型的には、熱処理は、３００〜５００℃の温度範囲で２時間から１日の期間を必要とする。
【００２１】
図３を再び参照して、導体材料間における誘電材料の形成に続いて、グリーン・シートおよびニッケル・ペースト層の密度を同時に高める（例えば、界面エネルギを減じる）ために、複合構造がその後還元性雰囲気内で熱処理される（ブロック３３０）。一旦熱処理が完了すると、生成物はパッケージングおよび取扱いに十分な強度を有し、また、十分な密度のミクロ構造を有するようになる。
【００２２】
熱処理に続き、図３の方法は、任意の作業として、第１導体および第２導体の一方または両方の露出した表面を異なる導電材料で被覆することを提供する（ブロック３４０）。図６は、構造４４５の上部および底部表面のそれぞれに、２つの銅層が堆積された構造４４５を示す。一実施例では、銅層４４０および銅層４５０は、無電解めっきによる堆積、および、それに続く電気めっきによるそれぞれの銅の表面上への堆積によって堆積され、銅層４４０および銅層４５０が形成される。銅層４４０および銅層４５０は、約数ミクロンの厚さを有する。あるいは、銅層は、銅の粒子を含む銅ペーストを堆積し、ペーストを焼結することによって形成してもよい。
【００２３】
銅被覆は、キャパシタ構造あるいはパッケージ基板を露出させるという後続の処理作業のために、キャパシタ構造を透明にする点で望ましい。第１導体４１０および第２導体４３０がニッケル材料である例においては、例えば、銅材料で第１または第２導体の露出した表面を覆うことが望ましい。
【００２４】
図３を再び参照して、構造４４５（例えば、キャパシタ構造）の形成と同時または前後に、第２キャパシタ構造が形成される。第２キャパシタ構造は、同一のパッケージ基板の形成において用いられる。しかしながら、第２キャパシタ構造は、構造４４５の形成において使用される誘電材料よりも安定性の低い温度特性を有する誘電材料（例えば、セラミック材料）を使用する。一実施例では、誘電材料は、より安定性の低い温度特性およびより高い誘電率を有する。表１を参照して、一実施例では、適切な誘電材料は、−２５℃から＋８０℃の温度定格を有し、誘電率が約２０，０００であるＹ５Ｖ誘電体である。典型的には、Ｙ５Ｖ誘電材料で形成されたキャパシタ構造は、パッケージ基板のダイの反対側に配置される。
【００２５】
キャパシタ構造を形成する一実施例では、ブロック３１０〜３４０に関して記述された処理工程に従う。典型的にはおよそ数ミクロンから数十ミクロンの厚さを有する第１導体材料のシート（例えば、フォイル）が、最初の基板として提供される。セラミック材料が、第１導体上におよそ１ミクロンまたはそれ以下の厚さに堆積される（ブロック３５０）。図７は、例えば、おそらく第１導体７１０の表面（図では上面）上にニッケル・ペーストの層を有する、ニッケル・シートまたはフォイルの第１導体７１０から形成された構造７２５を示す。一実施例では、ニッケル・ペースト層は、下に重なるニッケル・フォイルと直後に堆積されるＹ５Ｖグリーン・シートとの間に接着層を提供するために、セラミック粉末（例えば、チタン酸バリウム）添加物を有する。一実施例では、第１導体７１０は、Ｎｉグリーン・シートで形成され、それは、直後に堆積される上に重なるＹ５Ｖセラミック・グリーン・シートに接着性を提供するためにセラミック粉末（例えば、チタン酸バリウム）添加物を有する。
【００２６】
図７は、第１導体７１０上に堆積されたＹ５Ｖグリーン・シートのセラミック層７２０を有する構造４２５を示す。セラミック層７２０またはグリーン・シートは、一実施例では、下に重なるニッケル・ペースト層の上に積層される。
【００２７】
図３を再び参照して、第１導体上のセラミック材料の堆積に続いて、第２導体が堆積される（ブロック３６０）。図８は、図４の構造７２５に類似する構造７３５を示し、図８の構造７３５を形成するために、構造７２５の（本図では）上部に積層されたニッケル・ペースト- ニッケル・フォイルの第２導体７３０を有する。一実施例では、積層に続き、構造７３５は、有機的な含有物を焼き取るために熱処理される。典型的には、熱処理は、３００〜５００℃の温度範囲で２時間から１日の期間を要する。
【００２８】
図３を再び参照して、導体材料間における誘電材料の形成に続いて、セラミック・グリーン・シートおよびオプションのニッケル・ペースト層の密度を同時に高めるために、複合構造がその後還元性雰囲気内で熱処理される（ブロック３７０）。熱処理に続き、図３の方法は、任意の作業として、第１導体７１０および第２導体７３０の一方または両方が異なる導電材料で被覆される（ブロック３８０）。図９は、構造７４５の上部および底部表面上に、銅層７４０および銅層７５０がそれぞれ堆積された構造７４５を示す。銅層７４０および銅層７５０は、一実施例では、まず無電解めっきによって堆積され、その後およそ数ミクロンの厚さに電気めっきされる。
【００２９】
図３の方法を参照して、キャパシタ構造４４５（図６）およびキャパシタ構造７４５（図９）が、上記の有機コア基板のようなコア基板に取り付けられる（ブロック３９０）。銅層が導体の上に重なる例においては、銅の表面は、積層を増強するために（例えば、エッチングによって）粗くされる必要があろう。上に重なる銅層が無い場合であっても、導体表面は、積層を増強するために、粗くされる必要があろう。
【００３０】
図１０は、コア基板１０１０に対向して積層された構造４４５（キャパシタ構造）および構造７４５（キャパシタ構造）を有するコア基板１０１０を含む構造１０４５を示す。パッケージ基板１０４５を形成するためにキャパシタ構造をコア基板に積層することに続き、パッケージ基板がパターン化される（図３のブロック３９５）。機械式ドリル、レーザを用いたエポキシ内のバイア・ホールのドリル、リソグラフィ、およびバイア構造内で用いられる銅めっき工程のような従来のパターン化工程が用いられる。それぞれのキャパシタ構造もまた、個々のキャパシタを形成するためにパターン化される。完成したパッケージ基板は、さらに、基板上に有機材料（例えば、エポキシまたはガラス充填エポキシ）の強化層を含む。
【００３１】
図１０を参照して、パッケージ基板は、パッケージ基板のダイ面により安定した温度特性を備えたセラミック材料を有する構造４４５が提供される。図１０は、ダイ面１０５０を有するパッケージ基板１０４５を示す。一実施例では、Ｘ７Ｒセラミック材料を含むキャパシタの構造４４５がダイ面１０５０上に形成される。Ｘ７Ｒは、室温で、誘電率に関して均一な温度応答を提供する。その温度安定性によって、キャパシタは、キャパシタ構造７４５に比べて、比較的低いループ・インダクタンスで十分なチャージを提供し、それを第１ドループ使用に対して適切なものにする。しかしながら、構造４４５の誘電率ｋは、要求されるほど高くないであろう。その代わり、一実施例では、基板のより下の部分は、熱を生成するシリコン・ダイにより近い上部よりも冷えるので、構造７４５のキャパシタが低温で高い容量を提供するように選択される。この場合、構造７４５は、高いインダクタンスがそれほど重要でない第２ドループ動作に適している。構造７４５は、比較的高い誘電率を備えたセラミック材料を利用するので、パッケージ基板（構造４４５および構造７４５）の全体的な容量は高い。
【００３２】
上記の実施例において、パッケージ基板１０４５は、パッケージの反対側の面上に単一のキャパシタ構造を含む。他の実施例では、パッケージ基板のダイ面１０５０上に安定した温度特性（例えば、Ｃ室温±１０〜１５％）を有する誘電材料を使用する複数のキャパシタ構造を配置するように、複数のキャパシタ構造が、１またはそれ以上の面上に配置される。
【００３３】
図１１は、パッケージ基板１０１のようなパッケージ基板を形成する他のプロセスを示す。このプロセスは、特に、パッケージ基板１０１のダイ側にキャパシタ構造１４０を形成することについて記述する。図１２〜図１７は、特にキャパシタ構造を形成する実施例において、図１１に記述された工程フローの部分に関する形成プロセスを示す。
【００３４】
図１１を参照して、パッケージ基板のキャパシタ構造を形成する一実施例において、セラミック材料のグリーン・シートが提供され、パッケージのダイの陰影下になると予測される領域に対応する領域内に、開口がセラミック・グリーン・シートを貫通して形成される（ブロック１１１０）。一実施例では、セラミック・グリーン・シートは、一般に、定常状態でのより低い使用温度および高い誘電率を有する材料から選択される。表１を参照して、セラミック・グリーン・シートに適する材料は、Ｙ５Ｖとして分類されたセラミックであり、−２５℃から＋８０℃の温度定格、および約２０，０００の誘電率を有する。その材料の定常状態での使用温度がより低いことによって、このような材料は、材料の温度条件が一般に温度定格を超過しないところで、そのダイの陰影の外側における容量を適用することに適したものになる。図１２は、そこに形成された長方形の開口１２１５を有する長方形のセラミック層またはグリーン・シート１２２０を示す。一実施例では、最高使用温度範囲である外部の温度に対してセラミック層１２２０の材料の露出が最小限になるように、開口１２１５のサイズが選択される。一実施例では、開口１２１５は、パッケージの予測されたダイの陰影に対応する層１２２０の部分に形成される。セラミック層１２２０内に開口１２１５を形成するための１つの方法は、機械的パンチング、レーザ、あるいはリソグラフのエッチングによるものである。
【００３５】
図１１を参照して、第１温度特性を有する材料のセラミック・グリーン・シートを貫通する開口の形成に続き、そのグリーン・シートが第１導体に積層される（ブロック１１２０）。一実施例では、基板は、典型的にはおよそ数ミクロンから１０ミクロンの厚さを有する第１導体材料のシート（例えば、フォイル）である。図１３は、例えば、おそらく第１導体１２１０の表面（図では上面）上にニッケル・ペーストの層を有する、ニッケル・グリーン・シートまたはフォイルのニッケル・シートの第１導体１２１０から形成される構造１２２５を示す。一実施例では、ニッケル・ペースト層は、下に重なるニッケル・フォイルおよび直後に堆積されて上に重なるＹ５Ｖグリーン・シートとの間に接着層を提供するために、セラミック粉（例えば、チタン酸バリウム）添加物を有する。一実施例では、第１導体１２１０は、Ｎｉグリーン・シートで形成され、それは直後に堆積されて上に重なるＹ５Ｖセラミック・グリーン・シートに接着性を提供するためにセラミック粉末（例えば、チタン酸バリウム）添加物を有する。図１３は、第１導体１２１０上に堆積されたＹ５Ｖグリーン・シートのセラミック層１２２０を有する構造１２２５を示す。図１３は、セラミック層１２２０内の開口１２１５を示すための構造１２２５の側面断面図である。
【００３６】
図１１を参照して、第１導体１２１０上でのセラミック層１２２０の積層に続いて、第２セラミック材料が、第１セラミック層の開口内の第１導体に積層される（ブロック１１３０）。第２セラミック材料としては、典型的にはダイの陰影下で経験する温度条件での使用に適するような、より高い温度定格（例えば、安定した温度特性（Ｃ室温±１０〜１５％））を有する材料が選択される。表１を参照して、適切なセラミック材料の１つは、−５５℃から１２５℃の温度範囲、および約３，０００の誘電率を有するＸ７Ｒ誘電体である。高い温度定格を有するセラミック材料は、機械的パンチング、レーザ、またはリソグラフィック・エッチングによって、開口１２１５（図１２または図１３を参照）内に適合するようにパターン化される。
【００３７】
図１４は、第１導体１２１０およびセラミック層１２２０を含む構造１２３５を示す。構造１２３５は、さらに、セラミック材料の開口１２１５（図１３を参照）内の第１導体１２１０に積層された、比較的高い温度定格を有するセラミック層部分１２３０を含む。一実施例では、積層に続き、第２導体が、構造１２３５の複合誘電層上に堆積される（ブロック１１４０）。図１５は、誘電層１２２０および誘電層１２３０に、（おそらく導体およびセラミック材料の間のニッケル・ペーストによって）積層された第２導体（例えば、ニッケル・シートまたはフォイルまたはニッケル・グリーン・シート）１２４０を含む、構造１２４５を示す。一実施例では、積層に続き、構造１２４５は、有機的な含有物を焼き取るために熱処理される。典型的には、熱処理は、期間の３００〜５００℃の温度範囲で２時間から１日の期間を要する。
【００３８】
図１１を再び参照して、導体材料間における複合誘電材料の形成に続いて、構造は、誘電体およびニッケル・ペースト層の密度を同時に高めるために、その後還元性雰囲気内で熱処理される（ブロック１１５０）。
【００３９】
図１６は、導電性の異なるニッケル材料を有する第１導体１２１０および第２導体１２４０に任意の被覆をした後の構造１２５５を示す。第１導体１２１０および第２導体１２４０がニッケル材料である例では、ニッケル材料は銅材料で被覆される。図１７は、第２導体１２４０の上に重なる銅層１２５０、および第１導体１２１０の下に重なる銅層１２６０を示す。銅層１２５０および銅層１２６０は、例えば無電解および電気めっき技術の組合せを使用して、あるいは銅粒子を含む銅ペーストを堆積し、ペーストを焼結することによって堆積される。
【００４０】
図１１を再び参照して、キャパシタ構造（図１６の構造１２５５）は、上述した有機的なコア基板のようなコア基板に取り付けられる（ブロック１１６０）。銅層が導体の上に重なる例において、銅の表面は積層を強化するために粗くされる必要がある。上に重なる銅層がない場合であっても、導体表面は、積層を強化するために（例えば、エッチングによって）粗くされる必要がある。キャパシタ構造は、ベース基板の一方の表面に取り付けられる。図１７は、コア基板１７１０に結合された構造１２５５を示す。構造１２５５は、コア基板１７１０のダイ側１７５０に結合される。第２キャパシタ構造（キャパシタ構造１７５５）は、コア基板１７１０の反対側に接続される。その後、図３のブロック３９５に関して上述したような技術によって、パッケージ基板がパターン化される（ブロック１１７０）。
【００４１】
図１７で示すように、一実施例では、誘電層１２３０は、ダイの陰影下になると予測される領域を含むので、比較的高い温度定格を有する誘電層１２３０が配置される。例えば、誘電層１２３０の寸法（長さおよび幅）は、例えば要求される作業状況およびパッケージ基板の全体的な容量に依存して、予測されるダイの陰影を越えて広がるか、あるいは、予測されるダイの陰影内であると理解される。第２キャパシタ構造（構造１７５５）がコア基板１７１０の反対側に積層された実施例では、一般にキャパシタ構造は、より低い定常状態使用温度（その場所が使用するダイから遠いため）および高い容量を有する誘電体で形成される。適切な誘電体の１つは、Ｙ５Ｖ材料であろう。
【００４２】
図１１〜図１７に関して記述された実施例は、動作において、パッケージ上の温度が一定でないことを容認する。したがって、パッケージを構築する一実施例では、より高い温度定格（典型的にはより小さい容量）を有するキャパシタは、最も熱い箇所にのみ場所に必要とされる。他の実施例では、異なる定格を有するキャパシタが、パッケージ上の異なる箇所で使用される。このように、より低い温度定格は典型的にはより大きい平均容量を導くので、より大きい容量がパッケージ上に配置される。更に、より高い温度定格を有するキャパシタは、より低い温度定格を有するキャパシタよりもコストが高い傾向がある。したがって、電力輸送の全コストは、異なる温度定格を有するキャパシタを選択することによって引き下げることができる。図１８は、一方が他方よりも高い温度定格を有する２つの異なるキャパシタを備えたパッケージの一実施例を示す。キャパシタ構造の誘電材料の温度定格は、例えば、上記の表１に列挙する特性コードによって決定される。一実施例では、パッケージ１８１０のキャパシタ１８２０は、高温になると予測されるパッケージ１８１０の領域に対してＸ７Ｒ誘電体（１２５℃，±１５パーセント）を使用し、また、キャパシタ１８３０は、それより低温になると予測される領域に対してＸ５Ｒ誘電体（８５℃，±１５パーセント）を使用する。Ｘ７Ｒの定格キャパシタを高温になると予測される領域（例えば、ダイの陰影下）にのみ使用し、また、Ｘ５Ｒの定格キャパシタをより低温の箇所に使用することによって、パッケージ１８１０の全体的な容量を増加することができる。
【００４３】
上記の実施例には、セラミック材料がニッケルまたは銅フォイルのような導電性フォイルに積層されたキャパシタ構造を形成するための技術が記述される。さらに、代表的な実施例には、１つの電極として導電性フォイル、他の電極として導電性ペーストを使用することが記述される。一方または両方の電極にペーストまたはグリーン・シートを使用することに関する１つの懸念は、キャパシタがグリーン・シート内でプレスされるとき、ペーストがセラミック材料を通って押し出され、反対側の電極と接触し、その結果短絡するおそれがあるということである。導電性シートまたはフォイルの使用に関する問題は、セラミックと導体との間の接着強度が弱く、セラミックが導電性シートから剥離するおそれがあることである。上下の電極の両方に導電性フォイルを使用する試みがなされたが、処理中にセラミック材料内の有機的な含有物をガス放出することができず、これがキャパシタ構造の膨張／亀裂を招く。図１９は、導電性シートを使用して、キャパシタ構造を形成する工程について記述する。図２０〜図２２は、図１９に記述された工程フローの部分に関する形成工程を示す。
【００４４】
図１９を参照して、キャパシタ構造を形成する工程において、導電性シートまたはフォイルの第１および第２導体が提供され、導電性シートの厚みを貫通する開口が形成される（ブロック１９１０）。図２０は、薄膜キャパシタの導体としての使用に適切な第１導体２０１０および第２導体２０２０を示す。第１導体２０１０および第２導体２０２０は、それぞれ、特定の設計パラメータに依存して、約数ミクロンから数十ミクロンの厚さを有するニッケルまたは銅のシート（例えば、フォイル）である。図のように、第１導体２０１０および第２導体２０２０のそれぞれは、シートの厚みを貫通して形成された多数の孔を有する。図２０は、シートの厚みを貫通して伸びる開口２０１５を有する第１導体２０１０、および、シートの厚みを貫通する開口２０２５を有する第１導体２０２０を示す。開口は、レーザ・ドリルまたはエッチング技術を用いて形成される。一実施例では、開口の数は、それぞれのシート内のリンケージ（開口間のリンケージ）当たりの応力を低減するために最大限にされる。典型的にはおよそ１０〜５０マイクロメータの開口が適切である。
【００４５】
図１９を参照して、第１および第２導体における孔の形成に続き、導体材料の熱膨脹係数（ＣＴＥ）とセラミック材料のＣＴＥとの間のＣＴＥを有する材料を開口内に導入する方法が提供され、この材料は、本実施例では、キャパシタの誘電体としての役割を果たすことになる（ブロック１９２０）。一実施例では、導体の開口内に堆積するのに適切なＣＴＥ整合材料は、導体のための材料に類似する金属粒子、および誘電体に使用されるセラミック材料のための材料に類似するセラミック粒子を有する、金属／セラミック・ペーストである。一実施例では、ペーストは、部分的に開口を満たすように堆積される、すなわち、第１または第２導体の厚みを通って、それぞれ部分的に伸びる。一実施例では、導体の開口内に形成された材料は、構造の全容量を低減しないように、それ自体が導電性である（Ｃ＝ｋＡ／ｔ  ただし、Ａは導体の領域と等しい）。
【００４６】
一般に、セラミック・グリーン・シートは、結果として生じる縮みがおよそ２０パーセントになるように、高温焼結処理中に有機物を失って密度を高める。しかしながら、たとえセラミック材料が金属よりも低いＣＴＥを有するとしても（例えば、７ｐｐｍ／Ｃに対してニッケルは１７ｐｐｍ／Ｃ）、セラミックと金属との歪みを整合することは可能であろう。セラミック・グリーン・シートの縮みが９パーセントに一致する場合、セラミック層は圧縮応力下にある。圧縮応力は、セラミック層と他の層との間に接着性／保持性を提供するであろう。一実施例では、材料２０３０は、そのＣＴＥをより大きな圧縮応力下に適応するように調整させてもよい。このように、材料２０３０は、キャパシタ内の適所にセラミック・グリーン・シートを保持するために作用する。
【００４７】
図２１は、開口２０１５，２０２５のそれぞれを部分的に充填する金属／セラミック・ペースト２０３０を有する第１導体２０１０および第２導体２０２０示す。金属／セラミック・ペーストを堆積するための１つの技術は、各導体の表面を横切るスキージ動作によるものである。
【００４８】
図１９を再び参照し、第１および第２導体内で形成されたＣＴＥマッチング材料および開口の導入に続き、セラミック材料のような誘電体が導体間に積層される（ブロック１９３０）。図２２は、第１導体２０１０および第２導体２０２０の間に堆積されたセラミック材料２０４０を示す。セラミック材料２０４０は、例えば、およそ１ミクロンあるいはそれより薄い厚さを有するチタン酸バリウムあるいはバリウム、チタン酸ストロンチウムである。セラミック材料２０４０は、グリーン・シートとして導体間に堆積される。
【００４９】
図１９を再び参照し、第１導体と第２導体との間のセラミック材料の積層に続き、複合構造は、有機物を焼き払うために熱処理される。典型的には、熱処理は、３００〜５００℃の温度範囲で、２時間から１日の期間を要する。複合構造は、続いてセラミック材料の密度を高めるために還元性雰囲気内で熱処理される（ブロック１９４０）。
【００５０】
図２２は、第１導体２０１０と第２導体２０２０との間のセラミック層２０４０を示す。
【００５１】
以上の記述は、パッケージ基板内のキャパシタ構造の形成に関するものである。同様の技術は、例えばプリント配線基板（例えば、プリント回路基板）内のような他の環境におけるキャパシタの形成にも用いることができる。
【００５２】
上記の詳細な記述は、特定の実施例について言及される。しかしながら、添付された請求の範囲のより広い精神および範囲から逸脱することなく、様々な修正および変更が可能であることは明白であろう。したがって、明細書および図面は、限定する意味ではなく例示であると解される。
【図面の簡単な説明】
【００５３】
【図１】プリント回路または配線基板上に搭載するのに適したチップまたはダイ・パッケージの実施例の概要断面側面図を示す。
【図２】図１のパッケージ基板の概要断面側面図を示す。
【図３】キャパシタを形成するための工程フローを示す。
【図４】その上に堆積された第１温度特性を備えた誘電材料を有する第１導体シートの概要側面図を示す。
【図５】第１導体の反対側の誘電層上に第２導体を形成した後の図４の構造を示す。
【図６】第１導体および第２導体の露出した表面上に異なる導体材料を形成した後の図５の構造を示す。
【図７】その上に堆積された第２温度特性を備えた誘電材料を有する第１導体シートの概要側面図を示す。
【図８】第１導体の反対側の誘電層上に第２導体を形成した後の図７の構造を示す。
【図９】第１導体および第２導体の露出した表面上に異なる導体材料を形成した後の図８の構造を示す。
【図１０】図６の構造および図７の構造がその反対側に接続されたコア基板を含むパッケージ基板の概要断面側面図を示す。
【図１１】キャパシタを形成するための第２の工程フローを示す。
【図１２】その中に形成された開口を有するセラミック・グリーン・シートの概要平面図を示す。
【図１３】その一方の面に接続された図１２のセラミック・グリーン・シートを有する第１導体の概要断面側面図を示す。
【図１４】第１セラミック材料に形成された開口内に第２セラミック材料を導入した後の図１３の構造を示す。
【図１５】第１導体の反対側の誘電層（複合セラミック材料）に第２導体を接続した後の図１４の構造を示す。
【図１６】第１導体および第２導体の露出した表面上に異なる導体材料を導入した後の図１５の構造を示す。
【図１７】コアおよびコアのダイ側に接続された図１６の構造を含むパッケージ基板を示す。
【図１８】異なる温度定格を備えた誘電材料から形成されたキャパシタを有するパッケージ基板の概要平面図を示す。
【図１９】キャパシタを形成するための第３の工程フローを示す。
【図２０】その厚みを貫通して形成された開口をそれぞれ有する第１導体および第２導体を示す。
【図２１】開口内に配置された熱膨脹係数（ＣＴＥ）整合材料を有する図２０の第１導体および第２導体を示す。
【図２２】セラミック材料の反対側に接続されかつ配置された図２１の第１導体および第２導体を示す。
【図１】
2008535274.tif 000004
【図２】
2008535274.tif 000005
【図３】
2008535274.tif 000006
【図４】
2008535274.tif 000007
【図５】
2008535274.tif 000008
【図６】
2008535274.tif 000009
【図７】
2008535274.tif 000010
【図８】
2008535274.tif 000011
【図９】
2008535274.tif 000012
【図１０】
2008535274.tif 000013
【図１１】
2008535274.tif 000014
【図１２】
2008535274.tif 000015
【図１３】
2008535274.tif 000016
【図１４】
2008535274.tif 000017
【図１５】
2008535274.tif 000018
【図１６】
2008535274.tif 000019
【図１７】
2008535274.tif 000020
【図１８】
2008535274.tif 000021
【図１９】
2008535274.tif 000022
【図２０】
2008535274.tif 000023
【図２１】
2008535274.tif 000024
【図２２】
2008535274.tif 000025
【国際調査報告】
2008535274.tif 000026
2008535274.tif 000027
2008535274.tif 000028