(57)【要約】【課題】面積の大きな素子の位相補償回路を必要とせず、出力電流を過電流保護設定値に精度良く安定して制御することが可能なボルテージレギュレータを提供する。【解決手段】第一基準電圧と帰還電圧を比較する第一差動増幅回路と、第一差動増幅回路の出力電圧で制御される出力トランジスタを備えた定電圧制御回路と、出力電流を測定するための抵抗と、抵抗の両端の電圧の差を測定する第二差動増幅回路と、第二差動増幅回路の出力電圧と第二基準電圧を比較するコンパレータと、コンパレータの検出信号によって制御されるスイッチを備えた過電流保護回路と、を備え、出力電流が過電流保護設定値以上流れた時に、第二差動増幅回路の出力電圧がスイッチを介して第一差動増幅回路に入力され、出力トランジスタの制御を定電圧制御回路による制御から過電流保護回路による制御に切り替える構成とした。【選択図】図１
2015005171.tif 000002
【特許請求の範囲】
【請求項１】
出力電圧を制御する負帰還回路を構成する定電圧制御回路と、出力電流を制御する負帰還回路を構成する過電流保護回路と、を備えたボルテージレギュレータであって、
前記定電圧制御回路は、
第一基準電圧と帰還電圧を比較する第一差動増幅回路と、前記第一差動増幅回路の出力電圧で制御される出力トランジスタを備え、
前記過電流保護回路は、
出力電流を測定するための抵抗と、前記抵抗の両端の電圧の差を測定する第二差動増幅回路と、前記第二差動増幅回路の出力電圧と第二基準電圧を比較するコンパレータと、前記コンパレータの検出信号によって制御されるスイッチと、を備え、
前記出力電流が過電流保護設定値以上流れた時に、前記第二差動増幅回路の出力電圧が前記スイッチを介して前記第一差動増幅回路に入力され、前記出力トランジスタの制御を、前記定電圧制御回路による制御から、前記過電流保護回路による制御に切り替える、
ことを特徴とするボルテージレギュレータ。
【請求項２】
前記第一基準電圧と前記第二基準電圧は等しい電圧である、
ことを特徴とする請求項１に記載のボルテージレギュレータ。
【請求項３】
前記第一差動増幅回路は、第一非反転入力端子と第二非反転入力端子と反転入力端子を有し、
前記第一非反転入力端子に前記帰還電圧が入力され、前記第二非反転入力端子に前記第二差動増幅回路の出力電圧が入力され、前記反転入力端子に前記第一基準電圧が入力される、
ことを特徴とする請求項１に記載のボルテージレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電圧を出力するボルテージレギュレータに関し、より詳しくは、出力端子に過電流が流れたときに、出力電流を小さく絞って回路を保護する過電流保護回路に関する。
【背景技術】
【０００２】
ボルテージレギュレータは、リチウムイオン２次電池やバッテリーなどの高い電源電圧を入力し、マイコンなどのデバイスへ電源電圧よりも低い電圧を出力する。仮に、何らかの理由によりボルテージレギュレータの出力端子がＧＮＤ電圧（０Ｖ）にショートされた場合、ボルテージレギュレータは、出力トランジスタの抵抗値を下げるように制御するので、出力端子に大電流が流れる。ボルテージレギュレータは、出力端子に大電流が流れることから回路を保護するために、過電流保護回路が必要となる。
【０００３】
図３は、従来のボルテージレギュレータのブロック図である。従来のボルテージレギュレータは、定電圧制御回路３２０と過電流保護回路３２１を備えている。
電源端子１０と接地端子１１の間に入力電圧源１０１が接続される。出力端子１２と接地端子１１の間に負荷抵抗１０３が接続される。電源端子１０と出力端子１２の間に、抵抗１１１と出力トランジスタ１０２が直列に接続される。
【０００４】
定電圧制御回路３２０について説明する。差動増幅回路３０４は、反転入力端子に出力電圧Ｖｏｕｔを分圧抵抗回路３０６により分圧した帰還電圧Ｖｆｂが入力され、非反転入力端子に基準電圧回路３０５の基準電圧Ｖｒｅｆが入力され、出力端子から電流Ｉ１を出力する。ＮＰＮトランジスタ３０８と抵抗３０７は、ソース接地増幅回路を構成する。出力トランジスタ１０２は、ゲートにソース接地増幅回路の出力電圧Ｖｄｒｖが入力されことにより、出力電圧Ｖｏｕｔを制御する負帰還が構成され、出力電圧Ｖｏｕｔを設定電圧に制御する。
【０００５】
過電流保護回路３２１について説明する。差動増幅回路３１２は、非反転入力端子に入力電圧源１０１の電圧Ｖｉｎが入力され、反転入力端子に抵抗１１１に発生する電圧ＶＲが入力される。差動増幅回路３１３は、非反転入力端子に差動増幅回路３１２の出力電圧が入力され、反転入力端子に基準電圧回路３１４の基準電圧Ｖｒｅｆ２が入力され、電流Ｉ２を出力する。電流Ｉ２は、ＮＰＮトランジスタ３１５とＮＰＮトランジスタ３１６によりミラーされ電流Ｉ３となる。ＮＰＮトランジスタ３１６のコレクタは、差動増幅回路３０４の出力に接続される。
【０００６】
ここで、出力端子１２が接地端子１１にショートされたような場合、帰還電圧Ｖｆｂは接地電圧Ｖｓｓになっていくので、ソース接地増幅回路の出力電圧Ｖｄｒｖが低下し、出力トランジスタ１０２がオンしていき、出力電流Ｉｏｕｔが増加する。従って、抵抗１１１による電圧降下により電圧ＶＲは低くなるので、差動増幅回路３１２の出力電圧は高くなる。差動増幅回路３１２の出力電圧が基準電圧Ｖｒｅｆ２よりも電圧が高くなると、差動増幅器３１３はＮＰＮトランジスタ３１５のコレクタに流す電流Ｉ２を増加する。従って、ミラー回路によりミラーされた電流Ｉ３が増加するので、ＮＰＮトランジスタ３０８のベース電流（Ｉ１−Ｉ３）は減少する。ＮＰＮトランジスタ３０８のベース電流が減少するため、ソース接地増幅回路の出力電圧Ｖｄｒｖが上昇し、出力電流Ｉｏｕｔは減少する。このように、出力電流を制御する負帰還が構成され、出力電流Ｉｏｕｔは過電流保護設定電流に制御される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−３１６７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述したような従来のボルテージレギュレータは、過電流保護回路の動作時に、出力電圧制御の負帰還と出力電流制御の負帰還が動作している。従って、出力電流制御の負帰還のゲインが出力電圧制御の負帰還のゲインより大きい場合は、出力電圧Ｖｏｕｔが発振しやすいため、大きい容量の位相補償回路を必要とするので、チップ面積が増加してしまう。また、出力電流制御の負帰還のゲインが出力電圧制御の負帰還のゲインより小さい場合は、出力電圧制御の負帰還の影響が強いため、出力電流Ｉｏｕｔの過電流保護が効きにくい、という課題があった。
【課題を解決するための手段】
【０００９】
従来の課題を解決するために、本発明の過電流保護回路を備えたボルテージレギュレータは、第一基準電圧と帰還電圧を比較する第一差動増幅回路と、第一差動増幅回路の出力電圧で制御される出力トランジスタを備えた定電圧制御回路と、出力電流を測定するための抵抗と、抵抗の両端の電圧の差を測定する第二差動増幅回路と、第二差動増幅回路の出力電圧と第二基準電圧を比較するコンパレータと、コンパレータの検出信号によって制御されるスイッチを備えた過電流保護回路と、を備え、出力電流が過電流保護設定値以上流れた時に、第二差動増幅回路の出力電圧がスイッチを介して第一差動増幅回路に入力され、出力トランジスタの制御を定電圧制御回路による制御から過電流保護回路による制御に切り替える構成とした。
【発明の効果】
【００１０】
本発明過電流保護回路を備えたボルテージレギュレータによれば、面積の大きな素子の位相補償回路を必要とせず、出力電流を過電流保護設定値に精度良く安定して制御することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態のボルテージレギュレータを示すブロック図である。
【図２】本実施形態のボルテージレギュレータの差動増幅回路の一例を示す回路図である。
【図３】従来のボルテージレギュレータのブロック図である。
【発明を実施するための形態】
【００１２】
以下、本実施形態のボルテージレギュレータについて、図面を参照して説明する。
図１は、本実施形態のボルテージレギュレータを示すブロック図である。
本実施形態のボルテージレギュレータは、定電圧制御回路１２０と過電流保護回路１２１を備えている。電源端子１０と接地端子１１の間に入力電圧源１０１が接続される。出力端子１２と接地端子１１の間に負荷抵抗１０３が接続される。電源端子１０と出力端子１２の間に、抵抗１１１と出力トランジスタ１０２が直列に接続される。
【００１３】
定電圧制御回路１２０は、差動増幅回路１０４と、基準電圧回路１０５と、分圧抵抗回路１０６を備えている。分圧抵抗回路１０６は、出力端子１２と接地端子１１の間に接続される。差動増幅回路１０４は、第一非反転入力端子に分圧抵抗回路１０６の出力端子が接続され、第二非反転入力端子に過電流保護回路１２１の出力端子が接続され、反転入力端子に基準電圧回路１０５が接続され、出力端子は出力トランジスタ１０２のゲートに接続される。
【００１４】
過電流保護回路１２１は、差動増幅回路１１２と、コンパレータ１１３と、基準電圧回路１１４と、スイッチ１１５及び１１６と、インバーター１１７を備えている。差動増幅回路１１２は、非反転入力端子に電源端子１０と抵抗１１１の一方の端子の接続点が接続され、反転入力端子に抵抗１１１の他方の端子が接続される。コンパレータ１１３は、差動増幅回路１１２の出力端子が接続され、反転入力端子に基準電圧回路１１４が接続される。スイッチ１１５は、差動増幅回路１１２の出力端子と過電流保護回路１２１の出力端子の間に接続され、制御端子はコンパレータ１１３の出力端子が接続される。スイッチ１１６は、差動増幅回路１１２の出力端子と接地端子１１の間に接続され、制御端子はコンパレータ１１３の出力端子がインバーター１１７を介して接続される。
【００１５】
分圧抵抗回路１０６は、出力電圧Ｖｏｕｔを分圧した帰還電圧Ｖｆｂを出力する。基準電圧回路１０５は、基準電圧Ｖｒｅｆを出力する。差動増幅回路１０４は、帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆの差を増幅して、出力電圧Ｖｄｒｖを出力トランジスタ１０２のゲートに出力する。これにより、出力電圧を制御する負帰還が構成され、出力電圧Ｖｏｕｔは設定電圧に制御される。
【００１６】
差動増幅回路１１２は、抵抗１１１の両端の電圧の差を増幅して出力する。コンパレータ１１３は、差動増幅回路１１２の出力電圧と基準電圧Ｖｒｅｆ２を比較し、その信号Ｖｄを出力する。スイッチ１１５は、差動増幅回路１１２の出力電圧が基準電圧Ｖｒｅｆ２より高い、すなわち信号ＶｄがＨｉｇｈの時にショートする。スイッチ１１６は、差動増幅回路１１２の出力電圧が基準電圧Ｖｒｅｆ２より低い、すなわち信号ＶｄがＬｏｗの時にオンする。差動増幅回路１１２の出力電圧は、スイッチ１１５を介して、過電流保護回路１２１の出力端子から出力電圧Ｖ１２１として差動増幅回路１０４の第二非反転入力端子に入力される。差動増幅回路１０４は、帰還電圧Ｖｆｂと出力電圧Ｖ１２１の差を増幅して、出力電圧Ｖｄｒｖを出力トランジスタ１０２のゲートに出力する。これにより、出力電流を制御する負帰還が構成され、出力電流Ｉｏｕｔは過電流保護設定電流に制御される。
【００１７】
図２は、差動増幅回路１０４の一例を示す回路図である。
差動増幅回路１０４は、第一非反転入力端子２０１と、第二非反転入力端子２０２と、反転入力端子２０３と、出力端子２０４と、ＮＭＯＳトランジスタ２０５、２０６、２０７と、ＰＭＯＳトランジスタ２０８、２０９と、電流源２１０と、反転増幅回路２１１を備えている。
【００１８】
ＮＭＯＳトランジスタ２０５は、ゲートが第一非反転入力端子２０１に接続される。ＮＭＯＳトランジスタ２０６は、ゲートが第二非反転入力端子２０２に接続される。ＮＭＯＳトランジスタ２０７は、ゲートが反転入力端子２０３に接続される。各々のソースは、共通に電流源２１０と接続される。ＰＭＯＳトランジスタ２０８は、ドレインがＮＭＯＳトラジスタ２０５及びＮＭＯＳトランジスタ２０６のドレインと反転増幅回路２１１の入力端子に接続される。ＰＭＯＳトランジスタ２０９は、ドレインとゲートが共通にＮＭＯＳトラジスタ２０７のドレイン及びＰＭＯＳトランジスタ２０８のゲートに接続される。反転増幅回路２１１は、出力端子が出力端子２０４に接続される。
【００１９】
第一非反転入力端子２０１に帰還電圧Ｖｆｂ、第二非反転入力端子２０２に電圧Ｖ１２１、反転入力端子２０３に基準電圧Ｖｒｅｆが入力され、出力端子２０４は出力電圧Ｖｄｒｖを出力する。
上述したように構成した差動増幅回路１０４は、入力される電圧に対して以下のように動作する。
【００２０】
基準電圧Ｖｒｅｆに対して帰還電圧Ｖｆｂと電圧Ｖ１２１の両方が低い場合、ＰＭＯＳトランジスタ２０８の流す電流がＮＭＯＳトラジスタ２０５とＮＭＯＳトラジスタ２０６の流す電流よりも大きい。従って、ＰＭＯＳトランジスタ２０８のドレイン電圧は上昇し、出力電圧Ｖｄｒｖは低下する。
【００２１】
基準電圧Ｖｒｅｆに対して帰還電圧Ｖｆｂが高い場合、ＰＭＯＳトランジスタ２０８の流す電流がＮＭＯＳトラジスタ２０５の流す電流よりも小さい。従って、ＰＭＯＳトランジスタ２０８のドレイン電圧は低下し、出力電圧Ｖｄｒｖは上昇する。このとき、ＮＭＯＳトラジスタ２０６よりもＮＭＯＳトラジスタ２０５の抵抗が小さくなるため、ＮＭＯＳトラジスタ２０５が支配的に電流を流す。
【００２２】
基準電圧Ｖｒｅｆに対して電圧Ｖ１２１が高い場合、ＰＭＯＳトランジスタ２０８の流す電流がＮＭＯＳトラジスタ２０６の流す電流よりも小さい。従って、ＰＭＯＳトランジスタ２０８のドレイン電圧は低下し、出力電圧Ｖｄｒｖは上昇する。このとき、ＮＭＯＳトラジスタ２０５よりもＮＭＯＳトラジスタ２０６の抵抗が小さくなるため、ＮＭＯＳトラジスタ２０６が支配的に電流を流す。
【００２３】
次に、本実施形態のボルテージレギュレータの過電流保護動作について説明する。
通常動作時は、差動増幅回路１１２の出力電圧が基準電圧Ｖｒｅｆ２よりも低いので、コンパレータ１１３の出力ＶｄｅｔはＬｏ出力となり、スイッチ１１５はオープンし、スイッチ１１６はショートする。従って、差動増幅回路１０４は、第二非反転入力端子に接地電圧Ｖｓｓが入力されるので、第一非反転入力端子と反転入力端子の電圧、すなわち帰還電圧Ｖｆｂと基準電圧Ｖｒｅｆに基づいた電圧を出力する。
【００２４】
出力端子１２が接地端子１１にショートされたような場合、帰還電圧Ｖｆｂは接地電圧Ｖｓｓになっていくので、差動増幅回路１０４の出力電圧Ｖｄｒｖが低下する。出力トランジスタ１０２はオンしていくので、出力電流Ｉｏｕｔは増加する。出力電流Ｉｏｕｔが増加すると、抵抗１１１の電圧降下により電圧ＶＲは低くなっていき、差動増幅回路１１２の出力電圧は高くなっていく。差動増幅回路１１２の出力電圧が基準電圧Ｖｒｅｆ２よりも高くなると、コンパレータ１１３の出力ＶｄｅｔはＨｉｇｈ出力となり、スイッチ１１５はショートし、スイッチ１１６はオープンする。よって、差動増幅回路１０４の第二非反転入力端子には、差動増幅回路１１２の出力電圧と同じ電圧が入力される。このときの差動増幅回路１１２の出力電圧は、基準電圧Ｖｒｅｆ２と同じ値である。出力電流Ｉｏｕｔが更に増加すると、差動増幅回路１１２の出力電圧は帰還電圧Ｖｆｂよりも高くなるので、差動増幅回路１０４は第二非反転入力端子と反転入力端子の電圧、すなわち差動増幅回路１１２の出力電圧と基準電圧Ｖｒｅｆに基づいた電圧を出力する。従って、差動増幅回路１０４は、過電流保護回路１２１の出力電圧に基づいて、出力トランジスタ１０２のゲートを制御して、過電流を防止する。
【００２５】
ここで、コンパレータ１１３は、チャタリング防止のために、ヒステリシスが付加されていることが好ましい。また、基準電圧Ｖｒｅｆと基準電圧Ｖｒｅｆ２は、差動増幅回路１０４が第一非反転入力端子の制御から第二非反転入力端子の制御に滑らかに切り替わるために、同じ電圧であることが好ましい。
【００２６】
先ず、出力電流Ｉｏｕｔが過電流保護設定値よりも小さい場合を説明する。
差動増幅回路１１２の出力電圧は、出力電流Ｉｏｕｔに比例して上昇するが、基準電圧Ｖｒｅｆ２よりも低いので、コンパレータ１１３の出力ＶｄｅｔはＬｏｗ出力となる。従って、スイッチ１１５はオープン、スイッチ１１６はショートとなるので、過電流保護回路１２１の出力端子は接地端子Ｖｓｓへ接続され、出力電圧Ｖ１２１は０Ｖとなる。従って、差動増幅回路１０４は帰還電圧Ｖｆｂが非反転入力信号として働き、定電圧制御回路１２０の負帰還により出力電圧Ｖｏｕｔは設定電圧に制御される。このとき、差動増幅回路１０４の働きによって、第一非反転入力端子の電圧は反転入力端子の電圧と等しくなるので、帰還電圧Ｖｆｂは基準電圧Ｖｒｅｆと等しくなる。
【００２７】
次に、出力電流Ｉｏｕｔに過電流保護設定値以上の出力電流が流れた場合を説明する。
差動増幅回路１１２の出力電圧が上昇して基準電圧Ｖｒｅｆ２よりも高くなると、コンパレータ１１３の出力ＶｄｅｔはＨｉｇｈ出力となる。従って、スイッチ１１５はショート、スイッチ１１６はオープンとなるので、過電流保護回路１２１の出力電圧Ｖ１２１は差動増幅回路１１２の出力電圧と同じ電圧となる。ここで、基準電圧ＶｒｅｆとＶｒｅｆ２を同じ電圧に設定しておくと、出力電圧Ｖ１２１は帰還Ｖｆｂよりも高いので、出力電圧Ｖ１２１が差動増幅回路１０４の非反転入力信号として働き、過電流保護回路１２１の負帰還１２１により出力電流Ｉｏｕｔは過電流保護設定電流に制御される。
【００２８】
以上説明したように、本実施形態の過電流保護回路を備えたボルテージレギュレータによれば、過電流保護設定値以上の出力電流が流れた時に、出力電圧制御の負帰還を切断し、出力電流制御の負帰還のみで動作するように構成したので、出力電流を過電流保護設定値に精度良く安定して制御することが可能となる。
【符号の説明】
【００２９】
１０４、１１２  差動増幅回路
１１３  コンパレータ
１０６  分圧抵抗回路
１２０  定電圧制御回路
１２１  過電流保護回路
２１０  電流源
２１１  反転増幅回路
【図１】
2015005171.tif 000003
【図２】
2015005171.tif 000004
【図３】
2015005171.tif 000005