(57)【要約】【課題】デバイスと空洞との位置ずれを低減する。【解決手段】ＭＥＭＳデバイスは、空洞部を有する基板と、前記基板の上において前記空洞部と重なる位置に開口部を有し、所定のエッチング方法によるエッチング速度が前記基板より遅い材料で形成されたマスク層と、前記マスク層の上に形成された緩衝層と、前記緩衝層の上において前記空洞部に対応する位置に形成された支持体と、前記支持体の上に形成されたデバイスとを有する。【選択図】図３
2015123527.tif 000002
【特許請求の範囲】
【請求項１】
空洞部を有する基板と、
前記基板の上において前記空洞部と重なる位置に開口部を有し、所定のエッチング方法によるエッチング速度が前記基板より遅い材料で形成されたマスク層と、
前記マスク層の上に形成された緩衝層と、
前記緩衝層の上において前記空洞部に対応する位置に形成された支持体と、
前記支持体の上に形成されたデバイスと
を有するＭＥＭＳデバイス。
【請求項２】
前記基板における前記空洞部の幅が、前記マスク層における前記開口部の幅よりも大きい
ことを特徴とする請求項１に記載のＭＥＭＳデバイス。
【請求項３】
請求項１または２に記載のＭＥＭＳデバイスを有する赤外線センサー。
【請求項４】
請求項１または２に記載のＭＥＭＳデバイスを有する超音波センサー。
【請求項５】
基板の第１面上に、所定のエッチング方法によるエッチング速度が当該基板よりも遅い材料でマスク層を形成する工程と、
前記マスク層に第１開口部を形成する工程と、
前記開口部が形成されたマスク層の上に、緩衝層を形成する工程と、
前記緩衝層の上に支持体を形成する工程と、
前記マスク層の前記第１開口部と重なる位置に第２開口部を有する保護膜を、前記基板の第２面上に形成する工程と、
前記第２面側から、前記エッチング方法により前記基板をエッチングする工程と
を有するＭＥＭＳデバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳ（Micro Electro Mechanical Systems）デバイスおよびＭＥＭＳデバイスの製造方法に関する。
【背景技術】
【０００２】
赤外線センサーや超音波センサーなどの各種センサーにＭＥＭＳデバイスが用いられている。ＭＥＭＳデバイスは、デバイス（センシング素子、検出素子、振動素子など）および支持体（メンブレン、ビーム、スプリングなど）の下部に空洞部が形成された構造を有するものが多い。例えば、検出素子のキャパシターとして焦電体を用いた熱型赤外線センサーにおいては、検出素子の下に空洞が設けられる。検出素子が吸収した熱による温度変化が大きい方が出力が高くなるので、吸収した熱を検出素子から逃がさないように熱分離を高める目的でこの空洞が設けられている。別の例で、超音波センサーにおいては、振動素子の下部に空洞が設けられる。超音波の送受信時に振動素子自体が振動するので、振動を妨げないようにこの空洞が設けられている。
【０００３】
特許文献１は、デバイスの下に空洞を有するセンサーを開示している。特許文献１においては、次のようにしてセンサーが製造される。まず、デバイス形成後、所定の厚さ（１５０〜３００μｍ）まで基板裏面を研削する。素子面に保護膜を形成する。裏面に空洞加工用のパターンを形成する。そして、反応性イオンエッチング（Reactive Ion Etching、ＲＩＥ）を用いて、デバイスの下まで基板をエッチングする。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−５１６８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１においては、デバイスと空洞との位置ずれが大きいという問題があった。
これに対し本発明は、デバイスと空洞との位置ずれを低減する技術を提供する。
【課題を解決するための手段】
【０００６】
本発明は、空洞部を有する基板と、前記基板の上において前記空洞部と重なる位置に開口部を有し、所定のエッチング方法によるエッチング速度が前記基板より遅い材料で形成されたマスク層と、前記マスク層の上に形成された緩衝層と、前記緩衝層の上において前記空洞部に対応する位置に形成された支持体と、前記支持体の上に形成されたデバイスとを有するＭＥＭＳデバイスを提供する。
このＭＥＭＳデバイスによれば、デバイスと空洞部との位置ずれを低減することができる。
【０００７】
前記基板における前記空洞部の幅が、前記マスク層における前記開口部の幅よりも大くてもよい。
【０００８】
また、本発明は、上記のＭＥＭＳデバイスを有する赤外線センサーを提供する。
この赤外線センサーによれば、デバイスと空洞部との位置ずれを低減することができる。
【０００９】
さらに、本発明は、上記のＭＥＭＳデバイスを有する超音波センサーを提供する。
この超音波センサーによれば、デバイスと空洞部との位置ずれを低減することができる。
【００１０】
さらに、本発明は、基板の第１面上に、所定のエッチング方法によるエッチング速度が当該基板よりも遅い材料でマスク層を形成する工程と、前記マスク層に第１開口部を形成する工程と、前記開口部が形成されたマスク層の上に、緩衝層を形成する工程と、前記緩衝層の上に支持体を形成する工程と、前記マスク層の前記第１開口部と重なる位置に第２開口部を有する保護膜を、前記基板の第２面上に形成する工程と、前記第２面側から、前記エッチング方法により前記基板をエッチングする工程とを有するＭＥＭＳデバイスの製造方法を提供する。
この製造方法によれば、デバイスと空洞部との位置ずれを低減することができる。
【図面の簡単な説明】
【００１１】
【図１】関連技術に係るＭＥＭＳデバイス９の構造を示す図。
【図２】ＭＥＭＳデバイス９の製造上の問題点を説明する図。
【図３】一実施形態に係るＭＥＭＳデバイス１の構造を示す図。
【図４】ＭＥＭＳデバイス１の製造方法を示すフローチャート。
【図５】ステップＳ１０１の後の状態を示す。
【図６】ステップＳ１０３の後の状態を示す。
【図７】ステップＳ１０６の後の状態を示す。
【図８】ステップＳ１０８の後の状態を示す。
【図９】ステップＳ１１０の後の状態を示す。
【図１０】ステップＳ１１２の後の状態を示す。
【図１１】ステップＳ１１３の後の状態を示す。
【発明を実施するための形態】
【００１２】
１．概要
図１は、関連技術に係るＭＥＭＳデバイス９の構造を示す図である。図の上段は基板の上から見た外観の模式図を、下段は基板に垂直な断面の模式図を、それぞれ示している。ＭＥＭＳデバイス９は、基板９１と、メンブレン９３と、メンブレン９３上に形成されたデバイス（センシング素子、検出素子、振動素子など）とを有する。より詳細には、基板９１は空洞部９２を有する。メンブレン９３は空洞部９２の上に設けられている。デバイスは、メンブレン９３上において空洞部９２に相当する位置に設けられている。デバイスの詳細な構造の説明は省略するが、このデバイスは、下部電極層９４と、電極層９５と、圧電体膜９６と、上部電極層９７とを有する。
【００１３】
ＭＥＭＳデバイス９は、以下の方法により製造される。まず基板９１の上にメンブレン９３を形成する。さらにメンブレン９３の上にデバイスを形成する。デバイスの形成後、基板９１の裏面をレジスト等でパターニングする。そして、基板９１の裏面から異方性エッチング（例えばＲＩＥ）によりメンブレン９３まで基板９１をエッチングする。このエッチングにより空洞部９２が形成される。
【００１４】
図２は、ＭＥＭＳデバイス９の製造上の問題点を説明する図である。図１は、設計どおりの理想的な状態を示しているが、ＲＩＥによるエッチング角度を基板９１の面内で完全に均一にすることはできず、エッチング角度はある分布を有する。例えば、基板９１に対し９０°になるようにエッチング角度を調整した場合でも、エッチング角度は基板９１の面内で８９〜９１°の範囲でばらついてしまう。
【００１５】
いま、基板９１の厚さを２００μｍと仮定した場合、エッチング角度が１°ずれると、デバイスの下の空洞部９２の位置は、３．５μｍ（≒２００μｍ×ｔａｎ１°）程度ずれてしまう。さらに、デバイスの形成は基板９１の表面から、空洞部９２の形成は基板９１の裏面から、それぞれ行われるため、表面と裏面の両面の位置合わせ（両面アライメント）が必要になる。エッチング角度のずれによる位置ずれに、この両面アライメントのずれ（装置によって異なるが、例えば±１μｍ程度）が加わるので、デバイスと空洞部９２においては、設計値に対して最大で４．５μｍ程度のずれが発生することになる。なお図２ではこのずれを強調して描いてある。
【００１６】
例えば、ＭＥＭＳデバイス９を超音波センサーとして用いるため空洞部９２の幅を４０μｍと設計した場合、空洞部９２の位置が４．５μｍずれるということは、メンブレン９３のうち基板９１とデバイスを繋ぐ部分の長さが最大で約１１％、設計値からずれることになる。すなわち、超音波センサーの共振周波数に、メンブレンの長さのずれに相当するばらつき（±１０％程度）が生じてしまう。本実施形態は、この問題に対処する。
【００１７】
２．構造
図３は、一実施形態に係るＭＥＭＳデバイス１の構造を示す図である。ＭＥＭＳデバイス１は、例えば、各種のセンサー（赤外線センサー、超音波センサーなど）に用いられる。ＭＥＭＳデバイス１は、基板１１と、マスク層１３と、緩衝層１４と、メンブレン１５と、デバイスとを有する。より詳細には、基板１１は空洞部１２を有する。マスク層１３および緩衝層１４は、空洞部１２に相当する位置に開口部１３１を有する。この断面において、空洞部１２の幅ｄｃは、開口部１３１の幅ｄｏよりも小さい。また、基板１１の裏面から見ると、開口部１３１はすべて空洞部１２に含まれている。
【００１８】
メンブレン１５は、開口部１３１をまたぐように（すなわち空洞部１２をまたぐように）形成されている。基板１１の裏面から見ると、開口部１３１の全面にメンブレン１５が形成されている。
【００１９】
メンブレン１５の上において開口部１３１に相当する位置（すなわち空洞部１２に相当する位置）にはデバイスが形成されている。このデバイスは、下部電極層１６と、電極層１７と、圧電体膜１８と、上部電極層１９とを有する。なお、図３はデバイス構造の一例を示しているにすぎず、本発明に係るＭＥＭＳデバイスの構造はこれに限定されない。また、デバイスを支持する支持体もメンブレン１５に限定されず、ビームまたはスプリングなどであってもよい。
【００２０】
３．製造方法
図４は、ＭＥＭＳデバイス１の製造方法を示すフローチャートである。また、図５〜１０は、各工程におけるＭＥＭＳデバイス１の断面模式図を示す。なお以下で説明する製造方法は例示にすぎず、本発明はこれに限定されない。
【００２１】
ステップＳ１００において、開口部１３１を有するマスク層１３を形成する。詳細には以下のとおりである。基板１１としては、単結晶Ｓｉ基板を用いる。基板１１の表面を熱酸化し、基板表面に熱酸化膜を形成する。なお熱酸化膜は基板裏面にも形成される。熱酸化膜の膜厚は、例えば４００ｎｍである。この熱酸化膜が後にマスク層１３になる。空洞部１２に相当する位置に開口部１３１を形成するため、フォトリソグラフィーおよびエッチングを用いて熱酸化膜をパターニングする（すなわち開口部を形成する）。
【００２２】
ステップＳ１０１において、緩衝層１４を形成する。詳細には、開口部が形成された後で、マスク層１３の上にポリシリコン膜を形成する。ポリシリコン膜の形成は、例えばＣＶＤ（Chemical Vapor Deposition）法により行われる。ポリシリコン膜の膜厚は、例えば１μｍである。形成されたポリシリコン膜を、ＣＭＰ（Chemical Mechanical Polishing）を用いて平坦化する。このポリシリコン膜が、緩衝層１４となる。図５は、ステップＳ１０１の後の状態を示している。
【００２３】
ステップＳ１０２において、メンブレン１５を形成する。詳細には、まず、緩衝層１４の上にシリコン酸化膜（ＳｉＯ2膜）を形成する。酸化膜の形成は、例えばＣＶＤ法により行われる。酸化膜の上に、金属膜（例えばＺｒ膜）を形成する。金属膜を形成した後で、熱処理をすることによって金属酸化膜層を形成する。この金属酸化膜層が、メンブレン１５となる。メンブレン１５の厚さは、センサーの共振周波数に応じて設計される。なお、ここで酸化膜と金属膜との２層構造を採用したのは、振動特性、機械剛性に優れており、かつ、空洞加工時に削れにくいという特性を有するからである。しかし、所望の特性を実現できる限りにおいては、メンブレン１５は酸化膜層または金属層の単層膜であってもよい。
【００２４】
ステップＳ１０３において、下部電極層１６を形成する。電極材料としては周知の材料、例えばＴｉ、Ｐｔ、およびＩｒ等が用いられる。これらの電極材料は、例えばスパッタリングにより成膜される。この電極膜を、フォトリソグラフィーおよびエッチングを用いてパターニングする。こうして下部電極層１６が形成される。図６は、ステップＳ１０３の後の状態を示している。
【００２５】
ステップＳ１０４において、圧電体膜１８を形成する。圧電体材料としては周知の材料、例えば、ＰＺＴ（Ｐｂ［ＺｒxＴｉ1-x］Ｏ3）、ＢａＴｉＯ3、ＬｉＴａＯ3等が用いられる。圧電体膜は例えばゾルゲル法により形成される。
【００２６】
ステップＳ１０５において、上部電極層１９を形成する。上部電極層１９の形成は、ステップＳ１０３と同様に行われる。上部電極層１９の電極材料は、下部電極層１６と同じであっても異なっていてもよい。
【００２７】
ステップＳ１０６において、上部電極層１９および圧電体膜１８をパターニングする。パターニングには、フォトリソグラフィーおよびエッチングが用いられる。ここでは、上部電極層１９および圧電体膜１８を一括でエッチングする。図７は、ステップＳ１０６の後の状態を示している。
【００２８】
ステップＳ１０７において、電極層１７を形成する。電極層１７の形成は、ステップＳ１０３と同様に行われる。電極層１７の電極材料は、上部電極層１９および下部電極層１６と同じであっても異なっていてもよい。
【００２９】
ステップＳ１０８において、電極層１７をパターニングする。パターニングには、フォトリソグラフィーおよびエッチングが用いられる。ここでは、電極層１７および上部電極層１９を一括でエッチングする。パターニングにより、上部電極層１９と下部電極層１６とが電気的に分離される。図８は、ステップＳ１０８の後の状態を示している。
【００３０】
ステップＳ１０９において、基板１１のデバイスが形成された面（表面）に保護膜２２を形成する。保護膜２２の材料としてはポリイミド等の樹脂が用いられる。
【００３１】
ステップＳ１１０において、基板１１の裏面（デバイスが形成されていない面）を研削する。基板１１が薄すぎると後の工程で割れやすくなり、厚すぎると空洞部１２を形成するためのエッチング時間が長くなってしまう。したがって、基板１１が厚い場合には、厚さが例えば１５０〜３００μｍとなるように研削をする。図９は、ステップＳ１１０の後の状態を示している。
【００３２】
ステップＳ１１１において、基板１１の裏面においてレジストをパターニングする。詳細には、まず、基板１１の裏面にレジスト２１を塗布する。次に、レジスト２１をパターニングする。パターニングにはフォトリソグラフィーを用いる。
【００３３】
ステップＳ１１２において、基板１１の裏面からエッチングを行う。エッチングには、ＲＩＥ等の異方性エッチングが用いられる。エッチングの開始からしばらくは、基板１１がエッチングされる。エッチングが進むと、空洞部１２の端部においてマスク層１３が露出する。ステップＳ１１１におけるパターニングの際、空洞部１２の幅ｄｃは、開口部１３１の幅ｄｏよりも広くなるように設計される。より具体的には、
ｄｃ≧（ｄｏ＋２ｄｍ）
となるように設計される。ｄｍは位置ずれのマージンに相当するパラメータであり、エッチング角度のずれを反映した値を有する。例えば、図２で説明した例ではエッチング角度のずれにより最大で３．５μｍの位置ずれが発生する可能性があるので、ｄｍ≧３．５μｍである。
【００３４】
マスク層１３は、基板１１よりエッチング速度が遅い材料で形成されている（基板１１がＳｉであるのに対しマスク層１３はＳｉＯ2。Ｓｉの方がエッチング速度は１００倍以上速い）。したがって、マスク層１３が存在する領域（開口部１３１以外の領域）についてはエッチングが止まるが、開口部１３１についてはさらに緩衝層１４までエッチングが進行する。基板１１および緩衝層１４はエッチング速度がほぼ等しい材料（この例では単結晶シリコンおよびポリシリコン）で形成されているので、単一のエッチング条件で、基板１１および緩衝層１４を一括でエッチングすることができる。エッチングは、メンブレン１５まで達すると停止する。図１０は、ステップＳ１１２の後の状態を示している。
【００３５】
ステップＳ１１３において、レジスト２１および保護膜２２を除去する。レジスト２１および保護膜２２の除去には、例えば、両面アッシング、有機剥離が用いられる。こうしてＭＥＭＳデバイス１が完成する。図１１は、ステップＳ１１３の後の状態を示している。
【００３６】
ステップＳ１１２におけるエッチングはマスク層１３で停止するため、開口部１３１（マスク層１３の無い領域）のみエッチングされる。すなわち、デバイスの下に形成される空洞は、マスク層１３のパターンを転写したものになる。エッチング角度が９０°からずれた場合、緩衝層１４のエッチングにおいてもずれが生じるが、緩衝層１４の厚さ（基板１１からメンブレン１５までのエッチング距離）は基板１１の厚さと比べて小さいので、デバイスと空洞の位置ずれを従来よりも小さくすることができる。例えば、基板の厚さ２００μｍに対して緩衝層の厚さが１〜３μｍ程度であれば、デバイスと空洞の位置ずれは、従来の１／２００〜１／６７になる。
【００３７】
さらに、本実施形態によれば、デバイス形成時のフォトマスクのアライメントとマスク層１３形成時のフォトマスクのアライメントとは、同じ面から（基板１１の表面から）行うことができる。すなわち、デバイスと空洞の位置あわせの精度は両面アライメントの精度ではなく、ステッパーのアライメント精度で決まる。一般に、ステッパーのアライメント精度は両面アライメントの精度と比べて高い（例えば、ステッパーのアライメント精度が±０．０２μｍであるのに対して、両面アライメントの精度は±１μｍである）。これにより、フォトマスクのアライメントによる位置ずれも従来より低減することができる。
【００３８】
本実施形態によれば、デバイスと空洞との、エッチング角度のずれによる位置ずれ、および両面アライメントによる位置ずれの両者を低減することができる。ここでいう空洞は、マスク層１３および緩衝層１４における開口部１３１、並びに空洞部１２である。基板１１の裏面からデバイス下のメンブレン１５までの厚さをｄａ、マスク層１３の上面からメンブレン１５までの厚さをｄｂとした場合、エッチング角度のずれによる空洞位置のずれ量は、マスク層１３がない従来例に比べて約ｄｂ／ｄａとなる。例えば、ｄａ＝２００μｍ、ｄｂ＝１μｍ、エッチング角度のずれ１°である場合は、従来のずれ量（約３．５μｍ）に比べて位置ずれを１／２００（≒０．０１８μｍ）程度に減らすことができる。フォトマスクのアライメントずれを加えた総ずれ量についても従来の約４．５μｍ（３．５＋１．０μｍ）から約０．０４μｍ（０．０１８＋０．０２μｍ）と１／１００以下に小さくすることができる。これにより、デバイスと空洞の位置ずれによるＭＥＭＳデバイスの特性（例えば周波数）のばらつきを低減することができる。
【符号の説明】
【００３９】
１…ＭＥＭＳデバイス、９…ＭＥＭＳデバイス、１１…基板、１２…空洞部、１３…マスク層、１４…緩衝層、１５…メンブレン、１６…下部電極層、１７…電極層、１８…圧電体膜、１９…上部電極層、２１…レジスト、９１…基板、９２…空洞部、９３…メンブレン、９４…下部電極層、９５…電極層、９６…圧電体膜、９７…上部電極層、１３１…開口部
【図１】
2015123527.tif 000003
【図２】
2015123527.tif 000004
【図３】
2015123527.tif 000005
【図４】
2015123527.tif 000006
【図５】
2015123527.tif 000007
【図６】
2015123527.tif 000008
【図７】
2015123527.tif 000009
【図８】
2015123527.tif 000010
【図９】
2015123527.tif 000011
【図１０】
2015123527.tif 000012
【図１１】
2015123527.tif 000013