(57)【要約】【課題】パターン分離処理の効率化を図ること。【解決手段】設計支援装置１００は、第１配線情報が示す所定の配線層に設けられる複数の配線の各々を縦横方向に所定量大きくした複数の配線を示す第２配線情報を生成する。設計支援装置１００は、第２配線情報が示す複数の配線の少なくともいずれかが設けられる領域の外周によって囲われる領域から、第２配線情報が示す複数の配線の少なくともいずれかが設けられる領域を除いた領域を示す第１領域情報を生成する。設計支援装置１００は、第１領域情報が示す領域の各々を縦横方向に所定量大きくした領域を示す第２領域情報を生成する。設計支援装置１００は、第２領域情報が示す領域の各々について、第１配線情報が示す複数の配線のうち、領域に接する配線の数が奇数であると判断した領域を示す第３領域情報と第１配線情報とを関連付けて出力する。【選択図】図１Ａ
2015087630.tif 000002
【特許請求の範囲】
【請求項１】
コンピュータが、
回路の所定の配線層に設けられる複数の配線を示す第１配線情報を取得し、
取得した前記第１配線情報が示す複数の配線の各々を第１方向と前記第１方向に直交する第２方向との各々に所定量大きくした複数の配線を示す第２配線情報を生成し、
生成した前記第２配線情報が示す複数の配線の少なくともいずれかが設けられる領域の外周によって囲われる領域から、前記第２配線情報が示す前記複数の配線の少なくともいずれかが設けられる領域を除いた領域を示す第１領域情報を生成し、
生成した前記第１領域情報が示す領域の各々を前記第１方向と前記第２方向との各々に所定量大きくした領域を示す第２領域情報を生成し、
前記第２領域情報が示す領域の各々について、前記第１配線情報が示す複数の配線のうち、前記領域に接する配線の数が奇数であるか否かを判断し、
前記第２領域情報が示す領域のうち、前記領域に接する配線の数が前記奇数であると判断した領域を示す第３領域情報と前記第１配線情報とを関連付ける、
処理を実行することを特徴とする設計支援方法。
【請求項２】
前記コンピュータが、
前記第１配線情報が示す複数の配線のうち前記第３領域情報が示す領域に接するいずれかの配線を前記所定の配線層と異なる配線層に設けられるように置き換えた配線と、前記第１配線情報が示す複数の配線のうちの前記いずれかの配線以外の配線と、を示す第３配線情報を生成する、
ことを特徴とする請求項１に記載の設計支援方法。
【請求項３】
前記コンピュータが、
前記第１配線情報が示す複数の配線のうち、前記第３領域情報が示す複数の領域に接する配線を特定する処理を実行し、
前記第３配線情報を生成する処理では、前記第１配線情報が示す複数の配線のうち特定した前記配線以外の配線と、特定した前記配線を前記所定の配線層と異なる配線層に設けられるように置き換えた配線と、を示す第３配線情報を生成することを特徴とする請求項２に記載の設計支援方法。
【請求項４】
前記コンピュータが、
生成した前記第２配線情報が示す複数の配線の少なくともいずれかが設けられる領域の外周によって囲われる領域から、前記第２配線情報が示す前記複数の配線の少なくともいずれかが設けられる領域を除いた領域がない場合、前記第１領域情報を生成する処理と、前記第２領域情報を生成する処理と、前記関連付ける処理と、を行わず、
前記第２配線情報が示す複数の配線の少なくともいずれかが設けられる領域のうち、３以上の配線が設けられる領域を特定し、
特定した前記領域に設けられる３つの配線の組み合わせの各々について、前記組み合わせに含まれる配線の間隔がすべて前記所定量に応じた値であるか否かを判断し、
前記組み合わせに含まれる配線の間隔がすべて前記所定量に応じた値であると判断した場合、前記組み合わせを示す情報を生成する、
ことを特徴とする請求項１〜３のいずれか一つに記載の設計支援方法。
【請求項５】
回路の所定の配線層に設けられる複数の配線を示す第１配線情報を取得し、
取得した前記第１配線情報が示す複数の配線の各々を第１方向と前記第１方向に直交する第２方向との各々に所定量大きくした複数の配線を示す第２配線情報を生成し、
生成した前記第２配線情報が示す複数の配線の少なくともいずれかが設けられる領域の外周によって囲われる領域から、前記第２配線情報が示す前記複数の配線の少なくともいずれかが設けられる領域を除いた領域を示す第１領域情報を生成し、
生成した前記第１領域情報が示す領域の各々を前記第１方向と前記第２方向との各々に所定量大きくした領域を示す第２領域情報を生成し、
前記第２領域情報が示す領域の各々について、前記第１配線情報が示す複数の配線のうち、前記領域に接する配線の数が奇数であるか否かを判断し、
前記第２領域情報が示す領域のうち、前記領域に接する配線の数が前記奇数であると判断した領域を示す第３領域情報と前記第１配線情報とを関連付けて出力する、
処理を実行するコンピュータを有することを特徴とする設計支援装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、設計支援方法、および設計支援装置に関する。
【背景技術】
【０００２】
従来、半導体素子の製造装置の１つである縮小投影露光装置（「ステッパ」と称する。）によって、レジストが塗布された半導体ウェハ上に、フォトマスクやレチクルなどに形成されたパターンを、投影レンズにより縮小して投影する技術が公知である。
【０００３】
また、従来、半導体集積回路の配線の配置間隔が小さいと、ステッパによる１回の露光によって配線を作成させようとすると、半導体集積回路の歩留まりが低下する場合がある。そこで、特定の配線層分のレイアウトデータを２レチクルに分割して２回の露光を行うダブルパターニングを利用して、配置間隔が小さい配線同士は異なるレチクルに分離させることにより、半導体集積回路の歩留まりを向上させる技術が公知である（例えば、以下特許文献１〜３参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１９９４６２号公報
【特許文献２】特開２００９−３８３８２号公報
【特許文献３】特開２００９−５３６０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、複数の配線の組み合わせによっては、間隔が小さい配線同士を異なるレチクルに分離させることができない場合がある。そして、いずれの配線の組み合わせにおいて配線の分離ができないかを特定することが困難である。そのため、配線のパターン分離処理を効率よく行うことができないという問題点がある。
【０００６】
１つの側面では、本発明は、配線のパターン分離処理の効率化を図ることができる設計支援方法、および設計支援装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一側面によれば、回路の所定の配線層に設けられる複数の配線を示す第１配線情報を取得し、取得した前記第１配線情報が示す複数の配線の各々を第１方向と前記第１方向に直交する第２方向との各々に所定量大きくした複数の配線を示す第２配線情報を生成し、生成した前記第２配線情報が示す複数の配線の少なくともいずれかが設けられる領域の外周によって囲われる領域から、前記第２配線情報が示す前記複数の配線の少なくともいずれかが設けられる領域を除いた領域を示す第１領域情報を生成し、生成した前記第１領域情報が示す領域の各々を前記第１方向と前記第２方向との各々に所定量大きくした領域を示す第２領域情報を生成し、前記第２領域情報が示す領域の各々について、前記第１配線情報が示す複数の配線のうち、前記領域に接する配線の数が奇数であるか否かを判断し、前記第２領域情報が示す領域のうち、前記領域に接する配線の数が前記奇数であると判断した領域を示す第３領域情報と前記第１配線情報とを関連付ける設計支援方法、および設計支援装置が提案される。
【発明の効果】
【０００８】
本発明の一態様によれば、配線のパターン分離処理の効率化を図ることができる。
【図面の簡単な説明】
【０００９】
【図１Ａ】図１Ａは、本発明にかかる設計支援装置による一の動作例を示す説明図（その１）である。
【図１Ｂ】図１Ｂは、本発明にかかる設計支援装置による一の動作例を示す説明図（その２）である。
【図２】図２は、ダブルパターニング例を示す説明図である。
【図３】図３は、最小ＧＡＰエラーおよび解消例に関する説明図である。
【図４】図４は、ＣＭＯＳのユニットセルのレイアウト例を示す説明図である。
【図５】図５は、実施の形態にかかる設計支援装置１００のハードウェア構成例を示すブロック図である。
【図６】図６は、設計支援装置１００の機能的構成例を示すブロック図である。
【図７】図７は、エラー枠の発生例（その１）を示す説明図である。
【図８】図８は、エラー枠の発生例（その２）を示す説明図である。
【図９】図９は、Ｇ０エラー枠が発生されない例を示す説明図である。
【図１０】図１０は、Ｇ０エラー枠が発生されない場合についてのＧ０エラーの判定例を示す説明図である。
【図１１】図１１は、Ｇ０エラーの解消例１を示す説明図である。
【図１２】図１２は、Ｇ０エラーの解消例２を示す説明図である。
【図１３】図１３は、Ｍ１の配線の各形状についての置換例を示す説明図（その１）である。
【図１４】図１４は、Ｍ１の配線の各形状についての置換例を示す説明図（その２）である。
【図１５】図１５は、エラー枠の発生例（その３）を示す説明図である。
【図１６】図１６は、エラー枠の発生例（その４）を示す説明図である。
【図１７】図１７は、エラー枠の発生例（その５）を示す説明図である。
【図１８】図１８は、設計支援装置１００による設計支援処理手順例を示すフローチャート（その１）である。
【図１９】図１９は、設計支援装置１００による設計支援処理手順例を示すフローチャート（その２）である。
【図２０】図２０は、設計支援装置１００による設計支援処理手順例を示すフローチャート（その３）である。
【図２１】図２１は、設計支援装置１００による設計支援処理手順例を示すフローチャート（その４）である。
【図２２】図２２は、Ｇ０エラー枠の生成処理手順例を示すフローチャートである。
【図２３】図２３は、Ｍ１からＭ２への変更処理手順例を示すフローチャートである。
【図２４】図２４は、Ｇ０エラーチェック処理手順例を示すフローチャートである。
【発明を実施するための形態】
【００１０】
以下に添付図面を参照して、本発明にかかる設計支援方法、および設計支援装置の実施の形態を詳細に説明する。
【００１１】
図１Ａおよび図１Ｂは、本発明にかかる設計支援装置による一の動作例を示す説明図である。設計支援装置１００は、開発対象の回路のレイアウト設計を支援するコンピュータである。設計支援装置１００は、レチクル間の配線が重なりあって１つの配線を形成しないように各配線を示す配線情報を有するレイアウトデータを生成することを前提とする。また、回路のレイアウト設計を行うためのＣＡＤ（Ｃｏｍｐｕｔｅｒ  Ａｉｄｅｄ  Ｄｅｓｉｇｎ）ソフトウェアは、レイアウトデータを読み込むことにより、レイアウトデータが示す回路を設計支援装置１００内に仮想的に設定されたシミュレーション空間に配置する。シミュレーション空間には、例えば、縦方向ｌｄｒと横方向ｗｄｒとが予め定義される。
【００１２】
設計支援装置１００は、開発対象の回路の所定の配線層に設けられる複数の配線を示す第１配線情報を取得する。図１Ａ（１）の例では、第１配線情報が示す複数の配線として、配線ＬＡ１と、配線ＬＢ１と、配線ＬＣ１と、配線ＬＤ１と、配線ＬＥ１と、配線ＬＦ１と、を示す。図１Ｂ（１）の例では、第１配線情報が示す複数の配線として、配線ＬＧ１と、配線ＬＨ１と、配線ＬＩ１と、配線ＬＪ１と、を示す。所定の配線層については、例えば、いずれの配線層であってもよいが、ここでは、配線層のうちの最も最下の配線層を例に挙げる。ここでは、最下の配線層をＭ１（Ｍｅｔａｌ１）とも呼び、最下の配線層に隣接する上層の配線層をＭ２（Ｍｅｔａｌ２）とも呼ぶ。
【００１３】
設計支援装置１００は、取得した第１配線情報が示す複数の配線の各々を第１方向と第１方向に直交する第２方向との各々に所定量大きくした複数の配線を示す第２配線情報を生成する。図１Ａおよび図１Ｂに示すように、第１方向と第２方向とは、例えば、２次元のシミュレーション空間において定義された縦方向ｌｄｒと横方向ｗｄｒである。所定量は、開発対象のレイアウトに関するデザインルールによって規定された所定の配線層に設けられる配線間の最小の配線間隔の半分である。ここでは、最小の配線間隔は、最小ＧＡＰとも呼ぶ。第１方向と第２方向との各々に所定量大きくするとは、図１Ａ（２）に示すように、配線の幅が各方向に所定量広がるようにし、配線の長さが各方向に所定量延びるようにすることである。図１Ａ（２）の例では、第２配線情報が示す複数の配線として、配線ＬＡ２と、配線ＬＢ２と、配線ＬＣ２と、配線ＬＤ２と、配線ＬＥ２と、配線ＬＦ２と、を示す。図１Ｂ（２）の例では、第２配線情報が示す複数の配線として、配線ＬＧ２と、配線ＬＨ２と、配線ＬＩ２と、配線ＬＪ２と、を示す。
【００１４】
つぎに、設計支援装置１００は、第２配線情報が示す複数の配線の少なくともいずれかが設けられる領域の外周によって囲われる領域から、第２配線情報が示す複数の配線のいずれかが設けられる領域を除いた領域を示す第１領域情報を生成する。当該外周によって囲われる領域から、第２配線情報が示す複数の配線が設けられる領域を除いた領域とは、例えば、当該外周によって囲われる領域のうち、第２配線情報が示す複数の配線が設けられる領域が存在しない領域である。図１Ａ（３）の例では、第２配線情報が示す複数の配線が設けられる領域はａｒｂ１であり、領域ａｒｂ１の外周によって囲われる領域はａｒａ１である。また、図１Ａ（３）の例では、領域ａｒａ１から領域ａｒｂ１を除いた領域はａｒｃ１１とａｒｃ１２とである。また、図１Ｂ（３）の例では、第２配線情報が示す複数の配線が設けられる領域はａｒｂ２であり、領域ａｒｂ２の外周によって囲われる領域はａｒａ２である。また、図１Ｂ（３）の例では、領域ａｒａ２から領域ａｒｂ２を除いた領域はａｒｃ２である。
【００１５】
設計支援装置１００は、生成した第１領域情報が示す領域の各々を第１方向と第２方向との各々に所定量大きくした領域を示す第２領域情報を生成する。第１方向と第２方向とは上述した縦方向ｌｄｒと横方向ｗｄｒであり、所定量は、上述した所定量と同じである。第２領域情報が示す領域は、第１領域情報が示す配線のいずれかに接することとなる。第１領域情報が示す領域の各々を所定量大きくする方法は、第２配線情報を生成する際に配線を所定量大きくする方法と同じである。例えば、図１Ａ（４）の例では、第２領域情報が示す領域として、ａｒｄ１１と、ａｒｄ１２と、を示す。例えば、図１Ｂ（４）の例では、第２領域情報が示す領域として、ａｒｄ２を示す。
【００１６】
設計支援装置１００は、第２領域情報が示す領域の各々について、第１配線情報が示す複数の配線のうち、領域に接する配線の数が奇数であるか否かを判断する。図１Ａ（４）に示すように、領域ａｒｄ１１は、配線ＬＡ１と、配線ＬＢ１と、配線ＬＤ１と、配線ＬＥ１と、配線ＬＦ１と、に接するため、領域ａｒｄ１１に接する配線の数は、５であり、奇数である。図１Ａ（４）に示すように、領域ａｒｄ１２は、配線ＬＢ１と、配線ＬＣ１と、配線ＬＤ１と、配線ＬＥ１と、配線ＬＦ１と、に接する。領域ａｒｄ１２に接する配線の数は、５であり、奇数である。これに対して、図１Ｂ（４）に示すように、領域ａｒｄ２は、配線ＬＧ１と、配線ＬＨ１と、配線ＬＩ１と、配線ＬＪ１と、に接する。領域ａｒｄ２に接する配線の数は、４であり、偶数である。
【００１７】
設計支援装置１００は、第２領域情報が示す領域のうち、領域に接する配線の数が奇数であると判断した領域を示す第３領域情報と第１配線情報とを関連付ける。
【００１８】
このように、初期配線の各々を縦横方向に所定量だけ拡張した拡張配線によって囲まれた領域を縦横方向に該所定量拡張した領域に接する初期配線の数の偶奇によって、２レチクルに分離できない配線の組み合わせを特定することができる。したがって、特定された組み合わせに含まれる配線を修正対象とすることにより、パターン分離処理を効率よく行うことができる。
【００１９】
また、設計支援装置１００は、第３領域情報が示す領域に接する配線の配線層を異なる配線層に置換した第３配線情報を生成してもよい。
【００２０】
図２は、ダブルパターニング例を示す説明図である。ダブルパターニングとは、同一層のレイアウトパターンを複数のマスクに分配し、複数回の露光、エッチングなどを行う技術である。図２（１）に示すように、ダブルパターニングでは、基板と薄膜との上にレジストが塗布される。そして、図２（２）に示すように、ダブルパターニングでは、第１レチクルによって露光・現像が行われる。つぎに、図２（３）に示すように、ダブルパターニングでは、エッチングが行われる。
【００２１】
そして、図２（４）に示すように、ダブルパターニングでは、再度レジストが塗布される。つぎに、図２（５）に示すように、ダブルパターニングでは、第２レチクルによって露光・現像が行われる。そして、図２（６）に示すように、ダブルパターニングでは、エッチングが行われる。
【００２２】
このように、２つのレチクルを利用することによって、１つのレチクルによって露光できる幅ｄ１よりも小さい幅ｄ２のパターンを実現できる。
【００２３】
図３は、最小ＧＡＰエラーおよび解消例に関する説明図である。ダブルパターニングを用いて第１の配線層に設けられる配線を形成する場合、上述したように、配線層の配線を、第１レチクルと、第２レチクルと、に分類し、レチクルを利用して露光が行われる。第１の配線層をＭ１（ＭＥＴＡＬ１）と称し、第１の配線層に隣接する上層の第２の配線層をＭ２（ＭＥＴＡＬ２）と称する。
【００２４】
第１レチクル内において、Ｍ１の複数の配線の配置間隔がレイアウト設計のルールで規定された最小間隔であると、露光を行うことが困難であるため、歩留まりが悪くなる。ここでは、最小間隔を最小ＧＡＰと称する。そこで、配置間隔が最小ＧＡＰである配線同士を同一のレチクルに分類しないようにすることにより、同時に配線の露光が行われないため、歩留まりの悪化を抑止することができる。
【００２５】
図３（ａ）に示すように、例えば、Ｍ１の配線Ａ、Ｂ，Ｃは、それぞれの配置間隔が最小ＧＡＰである。例えば、第１レチクルに配線Ａと配線Ｂとが分類され、第２レチクルに配線Ｃが分類された場合、第１レチクルでは配線Ａと配線Ｂとの配置間隔が最小ＧＡＰである。例えば、第１レチクルに配線Ａと配線Ｃとが分類され、第２レチクルに配線Ｂが分類された場合、第１レチクルでは配線Ａと配線Ｃとの配置間隔が最小ＧＡＰである。例えば、第１レチクルに配線Ａが分類され、第２レチクルに配線Ｂと配線Ｃとが分類された場合、第２レチクルでは配線Ｂと配線Ｃとの配置間隔が最小ＧＡＰである。このように、図３（ａ）の例では、同一のレチクルにおいて、配置間隔が最小ＧＡＰとなる配線同士を分類させないようにすることができない。そして、第１レチクルと第２レチクルとのいずれかに配置間隔が最小ＧＡＰの配線同士が分類されてしまうエラーを、Ｇ０エラーと称する。
【００２６】
また、図３（ｂ）の例では、配線Ａと配線Ｂとの配置間隔と、配線Ａと配線Ｃとの配置間隔と、が最小ＧＡＰとならないように配線Ａの位置が変更される。図３（ｂ）において、第１レチクルに配線Ａと配線部Ｂとが分類され、第２レチクルに配線Ｃが分類された場合、Ｇ０エラーは発生しない。
【００２７】
また、図３（ｃ）の例では、配線Ａと配線Ｃとの配置間隔と、配線Ｂと配線Ｃとの配置間隔と、が最小ＧＡＰとならないように配線Ｃの位置が変更される。図３（ｃ）において、第１レチクルに配線Ａが分類され、第２レチクルに配線部Ｂと配線Ｃとが分類された場合、Ｇ０エラーは発生しない。
【００２８】
ただし、図３（ｂ）と図３（ｃ）の例であると、図３（ａ）と比較して、配線Ａと配線Ｂと配線Ｃとに要するレイアウトの面積が増大する。そのため、配線を分割することにより、レイアウトも面積を増大させずにＧ０エラーを解消してもよい。
【００２９】
図３（ｄ−１）の例では、配線Ｃが配線Ｃ−１と配線Ｃ−２との２つの配線に分割される。図３（ｄ−２）に示すように、配線Ｃ−１と配線Ｃ−２とはビアとＭ２の配線によって接続される。また、配線Ｃ−１と配線Ｃ−２との配置間隔は最小ＧＡＰでない。図３（ｄ−２）において、第１レチクルに配線Ａと配線部Ｂとが分類され、第２レチクルに配線Ｃ−１と配線Ｃ−２とが分類された場合、Ｇ０エラーは発生する。また、図３（ｄ−２）において、第１レチクルに配線Ａと配線部Ｃ−１とが分類され、第２レチクルに配線Ｂと配線Ｃ−２とが分類された場合、Ｇ０エラーは発生する。また、第１レチクルに配線Ａと配線Ｃ−２とが分類され、第２レチクルに配線Ｂと配線Ｃ−１とが分類された場合、Ｇ０エラーは発生する。
【００３０】
また、図３（ｅ−１）の例では、配線Ａが配線Ａ−１と配線Ａ−２との２つの配線に分割される。図３（ｅ−２）に示すように、配線Ａ−１と配線Ａ−２とはビアとＭ２の配線によって接続される。また、配線Ａ−１と配線Ａ−２との配置間隔は最小ＧＡＰでない。図３（ｅ−２）において、第１レチクルに配線Ａ−１と配線Ａ−２が分類され、第２レチクルに配線Ｂと配線Ｃとが分類された場合、Ｇ０エラーは発生する。また、図３（ｅ−２）において、第１レチクルに配線Ａ−１と配線Ｂとが分類され、第２レチクルに配線Ａ−２と配線Ｃとが分類された場合、Ｇ０エラーは発生する。また、図３（ｅ−２）において、第１レチクルに配線Ａ−１と配線Ｃとが分類され、第２レチクルに配線Ａ−２と配線Ｂとが分類された場合、Ｇ０エラーは発生しない。
【００３１】
このように、図３（ｄ）のように配線を分割しても、Ｇ０エラーは解消できない場合もあるが、図３（ｅ）のように配線を分割することにより、Ｇ０エラーが解消可能な場合がある。
【００３２】
図４は、ＣＭＯＳのユニットセルのレイアウト例を示す説明図である。ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）のユニットセルに含まれるＮＭＯＳ（Ｎ−ｃｈａｎｎｅｌ  ＭＯＳ）とＰＭＯＳ（Ｐ−ｃｈａｎｎｅｌ  ＭＯＳ）の各トランジスタは、レイアウトの座標軸において上下に配置され、各トランジスタに含まれるゲートがそれを上下に貫くように配置される。このため、各トランジスタのドレインを出力として、他のトランジスタのゲートに入力するためには、レイアウトの座標軸において横方向ｗｄｒにＭ１の配線が配置される。そのため、Ｍ２の配線は横方向ｗｄｒに設けられる。
【００３３】
また、ユニットセルでは、以下条件（１）〜（３）によるレイアウトが行われる。
（１）レイアウトエリア（配線、バルクを含む矩形のエリア）が最小となるようにレイアウトされる。
（２）Ｍ２の配線よりＭ１の配線が優先して結線に用いられる。
（３）Ｍ２の配線間隔は最小ＧＡＰよりも大きい特定のピッチとなるようにＭ２の配線は設けられる。
【００３４】
また、Ｍ１の配線をＭ２配線へ置き換える場合には、Ｍ２の配線量が可能な限り増加しないように行われることとする。また、ユニットセルの基本レイアウトが図４に示すレイアウトを９０度回転させたような形状の場合、条件（１）〜（３）の縦横の関係は反転する。
【００３５】
（設計支援装置１００のハードウェア構成例）
図５は、実施の形態にかかる設計支援装置１００のハードウェア構成例を示すブロック図である。図５において、設計支援装置１００は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）５０１と、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）５０２と、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）５０３と、ディスクドライブ５０４と、ディスク５０５と、を有している。設計支援装置１００は、Ｉ／Ｆ（Ｉｎｔｅｒ／Ｆａｃｅ）５０６と、入力装置５０７と、出力装置５０８と、を有する。また、各部はバス５００によってそれぞれ接続される。
【００３６】
ここで、ＣＰＵ５０１は、設計支援装置１００の全体の制御を司る。ＲＯＭ５０２は、ブートプログラムなどのプログラムを記憶している。ＲＡＭ５０３は、ＣＰＵ５０１のワークエリアとして使用される。ディスクドライブ５０４は、ＣＰＵ５０１の制御にしたがってディスク５０５に対するデータのリード／ライトを制御する。ディスク５０５は、ディスクドライブ５０４の制御で書き込まれたデータを記憶する。ディスク５０５としては、磁気ディスク、光ディスクなどが挙げられる。
【００３７】
Ｉ／Ｆ５０６は、通信回線を通じてＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）、インターネットなどのネットワークＮＥＴに接続され、このネットワークＮＥＴを介して他の装置に接続される。そして、Ｉ／Ｆ５０６は、ネットワークＮＥＴと内部のインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ５０６には、例えばモデムやＬＡＮアダプタなどを採用することができる。
【００３８】
入力装置５０７は、キーボード、マウス、タッチパネルなど利用者の操作により、各種データの入力を行うインターフェースである。また、入力装置５０７は、カメラから画像や動画を取り込むこともできる。また、入力装置５０７は、マイクから音声を取り込むこともできる。出力装置５０８は、ＣＰＵ５０１の指示により、データを出力するインターフェースである。出力装置５０８には、ディスプレイやプリンタが挙げられる。
【００３９】
（設計支援装置１００の機能的構成例）
図６は、設計支援装置１００の機能的構成例を示すブロック図である。設計支援装置１００は、取得部６０１と、第２配線情報生成部６０２と、第１領域情報生成部６０３と、第２領域情報生成部６０４と、偶奇数判断部６０５と、を有する。さらに、設計支援装置１００は、第３配線情報生成部６０６と、関連付け部６０７と、図形情報生成部６０８と、組み合わせ判断部６０９と、を有する。各部の処理は、例えば、ＣＰＵ５０１がアクセス可能なＲＡＭ５０３、ディスク５０５などの記憶装置に記憶された設計支援プログラムにコーディングされる。そして、ＣＰＵ５０１が記憶装置から設計支援プログラムを読み出して、設計支援プログラムにコーディングされている処理を実行する。これにより、各部の処理が実現される。また、各部の処理結果は、例えば、ＲＡＭ５０３、ディスク５０５などの記憶装置に記憶される。
【００４０】
取得部６０１は、レイアウト対象の回路に含まれる配線層に設けられる複数の配線を示す第１配線情報６２１を取得する。第１配線情報６２１は、例えば、配線ごとに、定義線ｌの位置と、配線の幅と、を示す情報である、定義線ｌの位置とは、例えば、定義線ｌの始点位置ＰＳと終点位置ＰＥとである。さらに、第１配線情報６２１は、例えば、配線ごとに、配線の長さを示す情報であってもよい。
【００４１】
図７は、エラー枠の発生例（その１）を示す説明図である。図７（ａ）には、第１配線情報６２１が示す複数の配線の配置例を示す。図７の例では、配線Ａ１と、配線Ｂ１と、配線Ｃ１と、配線Ｄ１と、配線Ｅ１と、配線Ｆ１と、が配置されてある。
【００４２】
つぎに、第２配線情報生成部６０２は、第１配線情報６２１が示す複数の配線の各々を縦横方向の各々に所定量大きくした複数の配線を示す第２配線情報６２２を生成する。ここで、所定量は、最小ＧＡＰの半分であり、１／２×ＳＲ＿ｍｉｎｉ＿ｇａｐとも表す。図７（ｂ）に示すように、第２配線情報６２２が示す各配線の長さは、第１配線情報６２１が示す各配線の長さと比較して、始点から配線の外側に１／２×ＳＲ＿ｍｉｎｉ＿ｇａｐだけ長く、終点方向に１／２×ＳＲ＿ｍｉｎｉ＿ｇａｐだけ長い。また、第２配線情報６２２が示す各配線の幅は、第１配線情報６２１が示す各配線の幅と比較して、外側に１／２×ＳＲ＿ｍｉｎｉ＿ｇａｐだけ広い。
【００４３】
つぎに、第１領域情報生成部６０３は、第２配線情報６２２が示す複数の配線の少なくともいずれかが設けられる領域の外周によって囲われる領域から、第２配線情報６２２が示す複数の配線が設けられる領域を除いた領域を示す第１領域情報６３１を生成する。図７（ｃ）の例では、外周によって囲われる領域から、第２配線情報６２２が示す複数の配線が設けられる領域を除いた領域は、領域ＡＲ１−１と領域ＡＲ１−２とである。第１領域情報６３１は、例えば、領域ＡＲ１の各頂点の座標情報である。
【００４４】
図８は、エラー枠の発生例（その２）を示す説明図である。図８（ｄ）には、生成された第１領域情報６３１が示す領域と、取得された第１配線情報６２１が示す配線と、の関係を示す。つぎに、第２領域情報生成部６０４は、生成した第１領域情報６３１が示す領域を所定量大きくした領域を示す第２領域情報６３２を生成する。上述したように、所定量は、上述した最小ＧＡＰの半分であり、１／２×ＳＲ＿ｍｉｎｉ＿ｇａｐとも表す。
【００４５】
具体的に、第２領域情報生成部６０４は、生成した第１領域情報６３１が示す領域を外側に１／２×ＳＲ＿ｍｉｎｉ＿ｇａｐ大きくした領域を示す第２領域情報６３２を生成する。図８（ｅ）の例では、生成した第１領域情報６３１が示す領域を外側に１／２×ＳＲ＿ｍｉｎｉ＿ｇａｐ大きくした領域は、領域ＡＲ２−１と領域ＡＲ２−２とである。関連付け部６０７は、生成された第２領域情報６３２と第１配線情報６２１とを関連付けて出力する。出力形式としては、例えば、ＲＡＭ５０３やディスク５０５などの記憶装置への出力やディスプレイなどの出力装置５０８への出力やＩ／Ｆ５０６を介して他の装置への出力などが挙げられる。
【００４６】
また、関連付け部６０７は、第２領域情報６３２が示す領域の各々について、第１配線情報６２１が示す複数の配線のうち、領域に接する配線の数が奇数であるか否かを判断する。例えば、関連付け部６０７は、配線の数が奇数であると判断した領域を示す第３領域情報６３３と第１配線情報６２１とを関連付ける。ここで、配線の数とは、直線部分の配線の数である。例えば、コの字型の配線については、３つの配線の組み合わせとして配線の数がカウントされる。
【００４７】
図８（ｆ）の例では、領域ＡＲ２−１と領域ＡＲ２−２に接する配線の数はそれぞれ５である。そのため、関連付け部６０７は、領域ＡＲ２−１と領域ＡＲ２−２とを示す第３領域情報６３３と、第１配線情報６２１とを関連付けて出力する。出力形式は上述した出力形式例と同じである。ここで、第３領域情報６３３が示す領域ＡＲ２は、Ｇ０エラー枠とも呼ぶ。
【００４８】
図９は、Ｇ０エラー枠が発生されない例を示す説明図である。図９（ａ）には、配線Ｇ１〜Ｉ１の配置例を示す。図９（ｂ）に示すように、配線Ｇ１〜Ｉ１をそれぞれ所定量大きくした配線Ｇ２〜Ｉ２の少なくともいずれかが設けられる領域の外周によって囲われる領域から、配線Ｇ２〜Ｉ２の少なくともいずれかが設けられる領域を除いた領域がない。そのため、Ｇ０エラー枠を発生させることができない。
【００４９】
Ｇ０エラー枠を発生させることができないが、図９（ａ）の例は、Ｇ０エラーが発生する配線の配置組み合わせである。つぎに、このような組み合わせについてのＧ０エラーであることを示す情報を生成する例について説明する。
【００５０】
まず、第２配線情報生成部６０２は、上述した例と同様に、第１配線情報６２１が示す複数の配線の各々を縦横方向に所定量大きくした複数の配線を示す第２配線情報６２２を生成する。つぎに、図形情報生成部６０８は、第２配線情報６２２が示す複数の配線に対して図形論理和演算処理を行う。具体的には、図形情報生成部６０８は、第２配線情報６２２が示す複数の配線に対して図形論理和演算処理を行うことにより、一体図形を示す図形情報６４０を生成する。
【００５１】
図１０は、Ｇ０エラー枠が発生されない場合についてのＧ０エラーの判定例を示す説明図である。図１０（ａ）には配線Ｊ１〜Ｌ１，Ｎ１，Ｒ１の配置例を示す。図１０（ｂ）には、配線Ｊ１〜Ｎ１，Ｒ１を縦横方向にそれぞれ所定量大きくした配線Ｊ２〜Ｌ２，Ｎ２，Ｒ２を示す。図１０（ｃ）には、配線Ｊ２〜Ｌ２，Ｎ２，Ｒ２に対する図形論理和演算処理によって得られる一体図形ｕｎｉを示す。
【００５２】
つぎに、組み合わせ判断部６０９は、図形情報６４０が示す一体図形の各々について、第１配線情報６２１が示す複数の配線のうち、該一体図形の領域と同一領域に設けられる配線が３つ以上あるか否かを判断する。
【００５３】
組み合わせ判断部６０９は、同一領域に設けられる配線が３つ以上であると判断された一体図形の各々について、同一領域に設けられる配線のうち３つの配線の組み合わせを選択する。そして、組み合わせ判断部６０９は、選択した組み合わせに含まれる第１配線と、第１配線以外の第２および第３配線と、の間の配置間隔がすべて最小ＧＡＰであるか否かを判断する。同様に、組み合わせ判断部６０９は、選択した組み合わせに含まれる第２配線と第３配線との配置間隔が最小ＧＡＰであるか否かを判断する。関連付け部６０７は、各配置間隔がすべて最小ＧＡＰであると判断された場合、第１配線情報６２１と、選択した組み合わせを示す情報と、を関連付けて出力する。また、例えば、関連付け部６０７は、各配置間隔がすべて最小ＧＡＰであると判断された場合、第１配線情報６２１と、選択した組み合わせが修正対象であることを示す情報と、を関連付けて出力する。出力形式は、上述した出力形式例と同じである。
【００５４】
図１０（ｄ）には、一体図形と、一体図形の領域と同一領域に設けられる配線Ｊ１〜Ｌ１，Ｎ１，Ｒ１と、を示す。例えば、配線Ｌ１と、配線Ｒ１と、配線Ｊ１と、の組み合わせにおいて、各配置間隔が最小ＧＡＰである。そのため、設計支援装置１００は、該組み合わせが修正対象であることを示す情報と、第１領域情報６３１と、を関連付けて出力する。
【００５５】
図１１は、Ｇ０エラーの解消例１を示す説明図である。例えば、第３配線情報生成部６０６は、Ｇ０エラー枠である領域ＡＲ２−ｘに接する配線のうちいずれかを選択する。ここでは、図１１（ａ）に示すように、上述したようにＭ２の配線が縦方向ｌｄｒに設けられる場合、第３配線情報生成部６０６は、Ｇ０エラー枠である領域ＡＲ２−ｘに接する配線のうち、縦方向ｌｄｒの配線を選択する。例えば、Ｍ１の配線が横方向ｗｄｒに主に設けられる場合、Ｍ２の配線は縦方向ｌｄｒに設けられる。ここでは、第３配線情報生成部６０６は、第１配線情報６２１が示す複数の配線のうち選択した配線をＭ２の配線に置き換えた複数の配線を示す第３配線情報６２３を生成する。これにより、図１１（ｂ）に示すように、Ｇ０エラーを解消させることができる。
【００５６】
図１２は、Ｇ０エラーの解消例２を示す説明図である。図１２（ａ）に示すように、第３配線情報生成部６０６は、第１配線情報６２１が示す複数の配線から、Ｇ０エラー枠である領域ＡＲ２−ｙと領域ＡＲ２−ｚとの両方に接する配線のうちのいずれかの配線を選択する。そして、第３配線情報生成部６０６は、第１配線情報６２１が示す複数の配線のうちの選択した配線をＭ２の配線に置き換えた複数の配線を示す第３配線情報６２３を生成する。これにより、図１２（ｂ）に示すように、Ｇ０エラーを解消させることができる。また、図１２（ｂ）に示すように、置き換えるＭ２の配線がＭ２の配線路の指標となるグリッド（点線）に乗るように第３配線情報６２３が生成される。
【００５７】
また、図３に示したように、選択された配線を分割して、分割した配線間をＭ２の配線によって接続させてもよい。そこで、第３配線情報生成部６０６は、第１配線情報６２１が示す複数の配線のうちの選択した配線を分割する。そして、第３配線情報生成部６０６は、分割した配線と、分割した配線間を接続するＭ２の配線と、第１配線情報６２１が示す複数の配線のうちの選択した配線以外の配線と、を示す第３配線情報６２３を生成する。
【００５８】
また、第３配線情報生成部６０６は、例えば、Ｍ１縦配線からＭ２の配線への置換方法として、以下＜１＞〜＜５＞に記載の方法によって置換可否を判定する。そして、第３配線情報生成部６０６は、可能であると判断した場合、以下＜１＞〜＜５＞に記載の方法によって置換を実施した第３配線情報６２３を生成してもよい。
【００５９】
＜１＞
第３配線情報生成部６０６は、Ｍ２に設けられる複数の配線を示す配線情報を取得し、Ｍ２に設けられる複数の配線のうち、Ｍ１の配線とＭ２の配線とを接続可能なビアを追加することにより、上述したように選択したＭ１の縦配線が削除可能か否かを判断する。
【００６０】
＜２＞
第３配線情報生成部６０６は、Ｍ２に設けられる複数の配線を示す配線情報を取得し、Ｍ２に設けられる複数の配線のいずれかの配線を拡張してビアを追加することにより、選択したＭ１の縦配線が削除可能か否かを判断する。ここで生成される第３配線情報６２３は、削除後のＭ１の複数の配線と、拡張後のＭ２の複数の配線と、追加されたビアと、を示す。
【００６１】
＜３＞
また、第３配線情報生成部６０６は、選択したＭ１の縦配線と、同じ位置ではなく、Ｍ２の配線をずらすことにより、選択したＭ１の縦配線をＬ字に削除可能か否かを判断する。
【００６２】
＜４＞
また、第３配線情報生成部６０６は、選択したＭ１の縦配線をＭ２の配線に置き換え、Ｍ２の配線の両端にビアを置くことにより、選択したＭ１の縦配線を削除可能であるか否かを判断する。
【００６３】
＜５＞
また、第３配線情報生成部６０６は、Ｍ１の縦配線をＭ２の配線に置き換え、Ｍ２の配線の両端にビアを置く場合、当該Ｍ２の配線を曲げて位置をずらすことにより選択したＭ２の縦配線を削除可能であるか否かを判断する。
【００６４】
また、第３配線情報生成部６０６は、＜１＞〜＜５＞に記載の置換方法によってＭ１の縦配線をＭ２の配線に置換する場合、以下（１）と（２）とを行う。
【００６５】
（１）第３配線情報生成部６０６は、上述したように、Ｍ２の配線は、できるだけＭ２の配線用グリッドに乗るようにレイアウトを行う。
（２）第３配線情報生成部６０６は、Ｍ２の配線を曲げる場合、近隣のＭ２の配線に近いほうに曲げる。
【００６６】
また、第３配線情報生成部６０６は、Ｇ０エラー枠に接する配線を修正対象とし、セル中央に配置位置が近いＭ１の配線から順にＭ１をＭ２に変更する。また、Ｇ０エラーがある場合、第３配線情報生成部６０６は、クの字型、Ｔ字型、十字型、コの字型、エの字型などの形状であるＭ１の配線を修正対象とし、セル中央に近い配線順にＭ１をＭ２に変更する。
【００６７】
図１３および図１４は、Ｍ１の配線の各形状についての置換例を示す説明図である。図１３（ａ）に示すように、第３配線情報生成部６０６は、選択されたＭ１の配線がクの字型である場合、Ｍ１の縦配線をＭ２の縦配線に変更する。また、図１３（ｂ）に示すように、第３配線情報生成部６０６は、選択されたＭ１の配線がＴ字型である場合、Ｍ１の縦配線をＭ２の縦配線に変更する。
【００６８】
図１４（ｃ）に示すように、第３配線情報生成部６０６は、選択されたＭ１の配線が十字型である場合、Ｍ１の縦配線のうち上側の縦配線をＭ２の縦配線に変更する。また、図１４（ｃ）に示すように、第３配線情報生成部６０６は、変更後にＧ０エラーが無くならなかった場合、下側の縦配線をＭ２の縦配線に変更する。
【００６９】
また、図１４（ｄ）に示すように、第３配線情報生成部６０６は、選択されたＭ１の配線がコの字型である場合、Ｍ１の縦配線をＭ２の縦配線に変更する。また、図１４（ｅ）に示すように、第３配線情報生成部６０６は、選択されたＭ１の配線がエの字型である場合、Ｍ１の縦配線をＭ２の縦配線に変更する。
【００７０】
また、図１３および図１４において、第３配線情報生成部６０６は、変更後の第３配線情報６２３を生成しているが、詳細な説明を省略する。
【００７１】
つぎに、図７および図８に説明した例において、Ｇ０エラー枠が発生しなくなるまで処理が繰り返される例を説明する。
【００７２】
図１５は、エラー枠の発生例（その３）を示す説明図である。図１５（ａ）には、第１配線情報６２１が示す複数の配線例を示す。図１５（ｂ）には、第１配線情報６２１が示す複数の配線と、発生されたＧ０エラー枠である領域ＡＲ２−１および領域ＡＲ２−２と、を示す。
【００７３】
図１５（ｃ）に示すように、領域ＡＲ２−１と領域ＡＲ２−２とのいずれにも接する配線は、配線Ｅ１と配線Ｆ１である。ここでは、第３配線情報生成部６０６は、配線Ｅ１を選択する。そして、第３配線情報生成部６０６は、配線Ｅ１以外の配線と、配線Ｅ１が設けられた領域に配線Ｅを分割した配線Ｅ１−１と配線Ｅ１−２と、を示す第３配線情報６２３を生成する。また、配線Ｅ１−１と配線Ｅ１−２との配置間隔を最小ＧＡＰ以上離して設けられることとする。図１５（ｄ）に示すように、配線Ｅ１−１と配線Ｅ１−２とはＭ２の配線Ｐによって接続される。生成される第３配線情報６２３は、配線Ｐも示す。また、レイアウトデータ６２０に含まれるＭ２に設けられる配線を示す配線情報をＭ２に配線Ｐが追加されるように変更してもよい。
【００７４】
図１６は、エラー枠の発生例（その４）を示す説明図である。つぎに、取得部６０１は、生成された第３配線情報６２３を第１配線情報６２１として取得する。このようにして、設計支援装置１００は、第３配線情報６２３が示す複数の配線を処理対象とする。図１６（ａ）は、あらたに取得された第１配線情報６２１が示すＭ１の複数の配線を示す。つぎに、図１６（ｂ）に示すように、第２配線情報生成部６０２は、第１配線情報６２１が示す複数の配線の各々を縦方向ｌｄｒと横方向ｗｄｒとの各々に所定量大きくした複数の配線を示す第２配線情報６２２を生成する。ここで第２配線情報６２２が示す配線は、配線Ａ２〜配線Ｆ２である。
【００７５】
そして、図１６（ｂ）に示すように、第１領域情報生成部６０３は、第２配線情報６２２が示す複数の配線の少なくともいずれかが設けられる領域の外周によって囲われる領域を特定する。つぎに、図１６（ｂ）に示すように、第１領域情報生成部６０３は、特定した領域から、第２配線情報６２２が示す複数の配線の少なくともいずれかが設けられる領域を除いた領域を示す第１領域情報６３１を生成する。ここで、生成された第１領域情報６３１が示す領域は、領域ＡＲ１−３と領域ＡＲ１−４とである。
【００７６】
つぎに、図１６（ｃ）に示すように、第２領域情報生成部６０４は、生成した第１領域情報６３１が示す領域の各々を縦方向ｌｄｒと横方向ｗｄｒとの各々に所定量大きくした領域を示す第２領域情報６３２を生成する。ここで生成された第２領域情報６３２が示す領域は、領域ＡＲ２−３と領域ＡＲ２−４とである。第２領域情報生成部６０４は、第２領域情報６３２が示す領域の各々について、第１配線情報６２１が示す複数の配線のうち、領域に接する配線の数が奇数であるか否かを判断する。領域ＡＲ２−３に接する配線の数は、６であるため、偶数であると判断される。領域ＡＲ２−４に接する配線の数は、５であるため、奇数であると判断される。
【００７７】
図１６（ｄ）に示すように、第２領域情報生成部６０４は、第２領域情報６３２が示す領域のうち、領域に接する配線の数が奇数であると判断した領域を示す第３領域情報６３３と第１配線情報６２１とを関連付けて出力する。第３領域情報が示す領域は領域ＡＲ２−４である。
【００７８】
図１７は、エラー枠の発生例（その５）を示す説明図である。第３配線情報生成部６０６は、第３領域情報６３３が示す領域に接する配線のうちいずれかの配線を選択する。ここでは、配線Ｆ１が選択される。図１７（ａ）に示すように、第３配線情報生成部６０６は、選択した配線Ｆ１以外の配線と、選択した配線Ｆ１が設けられた領域に配線Ｆ１を分割した配線Ｆ１−１と配線Ｆ１−２と、を示す第３配線情報６２３を生成する。また、配線Ｆ１−１と配線Ｆ１−２との配置間隔を最小ＧＡＰ以上離して設けられることとする。図１７（ａ）に示すように、配線Ｆ１−１と配線Ｆ１−２とはＭ２の配線Ｑによって接続される。生成される第３配線情報６２３は、配線Ｑも示す。
【００７９】
また、取得部６０１は、生成された第３配線情報６２３をあらたに第１配線情報６２１として取得する。図１７（ｂ）は、あらたに取得された第１配線情報６２１が示すＭ１の複数の配線を示す。
【００８０】
つぎに、図１７（ｃ）に示すように、第２配線情報生成部６０２は、第１配線情報６２１が示す複数の配線の各々を縦方向ｌｄｒと横方向ｗｄｒとの各々に所定量大きくした複数の配線を示す第２配線情報６２２を生成する。ここで第２配線情報６２２が示す配線は、配線Ａ２〜配線Ｆ２−２である。
【００８１】
そして、図１７（ｃ）に示すように、第１領域情報生成部６０３は、生成した第２配線情報６２２が示す複数の配線の少なくともいずれかが設けられる領域の外周によって囲われる領域を特定する。つぎに、図１７（ｃ）に示すように、第１領域情報生成部６０３は、特定した領域から、第２配線情報６２２が示す複数の配線の少なくともいずれかが設けられる領域を除いた領域を示す第１領域情報６３１を生成する。ここで、生成された第１領域情報６３１が示す領域は、領域ＡＲ１−５である。
【００８２】
つぎに、図１７（ｄ）に示すように、第２領域情報生成部６０４は、生成した第１領域情報６３１が示す領域の各々を縦方向ｌｄｒと横方向ｗｄｒとの各々に所定量大きくした領域を示す第２領域情報６３２を生成する。ここで生成された第２領域情報６３２が示す領域は、領域ＡＲ２−５である。第２領域情報生成部６０４は、第２領域情報６３２が示す領域の各々について、第１配線情報６２１が示す複数の配線のうち、領域に接する配線の数が奇数であるか否かを判断する。領域ＡＲ２−５に接する配線の数は、８であるため、偶数であると判断される。このように、接する配線の数が奇数である領域がないため、Ｇ０エラー枠は発生されなくなる。
【００８３】
図１７（ｅ）に示すように、配線Ａ１と、配線Ｄ１と、配線Ｅ１−２と、配線Ｆ１−１と、を第１レチクルに分類させ、配線Ｂ１と、配線Ｃ１と、配線Ｅ１−１と、配線Ｆ１−２と、を第２レチクルに分類させる。これにより、配線間隔が最小ＧＡＰである配線同士が同一のレチクルに分類されない。
【００８４】
（設計支援装置１００による設計支援処理手順例）
図１８〜図２１は、設計支援装置１００による設計支援処理手順例を示すフローチャートである。まず、設計支援装置１００は、設計対象の回路を示すレイアウトデータ６２０を取得する（ステップＳ１８０１）。つぎに、設計支援装置１００は、Ｇ０エラーに関するＤＲＣ（Ｄｅｓｉｇｎ  Ｒｕｌｅ  Ｃｈｅｃｋ）を行う（ステップＳ１８０２）。ここでのＤＲＣは、Ｇ０エラーの数などがカウント可能であればよい。設計支援装置１００は、Ｇ０エラーがあるか否かを判断する（ステップＳ１８０３）。Ｇ０エラーがないと判断された場合（ステップＳ１８０３：Ｎｏ）、設計支援装置１００は、一連の処理を終了する。
【００８５】
Ｇ０エラーがあると判断された場合（ステップＳ１８０３：Ｙｅｓ）、設計支援装置１００は、Ｇ０エラー枠の生成処理を行う（ステップＳ１８０４）。設計支援装置１００は、Ｇ０エラー枠があるか否かを判断する（ステップＳ１８０５）。Ｇ０エラー枠があると判断された場合（ステップＳ１８０５：Ｙｅｓ）、設計支援装置１００は、複数のＧ０エラー枠に接するＭ１の配線を検出する（ステップＳ１８０６）。
【００８６】
設計支援装置１００は、検出した配線のうち、未選択の配線があるか否かを判断する（ステップＳ１８０７）。未選択の配線があると判断した場合（ステップＳ１８０７：Ｙｅｓ）、設計支援装置１００は、未選択の配線から１つの配線を指定順に選択する（ステップＳ１８０８）。ここで、例えば、選択された配線の数をｎとする。指定順は、（１）中央右よりの配線→（２）中央左よりの配線→（３）（１）の右隣の配線→（４）（２）の左隣の配線→・・・→（ｊ）ｊ番目の配線→・・・→（ｎ）左最外周の配線などの順である。また、指定順を示す情報を予めディスクなどの記憶装置などに記憶させておいてもよいし、利用者によって入力装置を介して入力させてもよい。また、縦配線を優先して変更するように指定順が決定されてあってもよい。
【００８７】
つぎに、設計支援装置１００は、選択した配線について、Ｍ１からＭ２への変更処理を行う（ステップＳ１８０９）。そして、設計支援装置１００は、Ｇ０エラー個数＞０であるか否かを判断する（ステップＳ１８１０）。Ｇ０エラーに関するＤＲＣはＭ１からＭ２への変更処理において行われる。Ｇ０エラー個数＞０でないと判断した場合（ステップＳ１８１０：Ｎｏ）、設計支援装置１００は、一連の処理を終了する。Ｇ０エラー個数＞０であると判断した場合（ステップＳ１８１０：Ｙｅｓ）、設計支援装置１００は、ステップＳ１８０７へ戻る。
【００８８】
一方、ステップＳ１８０７において、未選択の配線がないと判断した場合（ステップＳ１８０７：Ｎｏ）、設計支援装置１００は、ステップＳ１９０１へ移行する。
【００８９】
ステップＳ１８０５において、Ｇ０エラー枠がないと判断された場合（ステップＳ１８０５：Ｎｏ）、設計支援装置１００は、ステップＳ２１０１へ移行する。
【００９０】
図１９の説明に移って、設計支援装置１００は、Ｇ０エラー枠に接するコの字、エの字、Ｔ字形状のＭ１の縦配線を検出する（ステップＳ１９０１）。つぎに、設計支援装置１００は、検出した縦配線のうち、未選択の縦配線があるか否かを判断する（ステップＳ１９０２）。未選択の縦配線があると判断した場合（ステップＳ１９０２：Ｙｅｓ）、設計支援装置１００は、未選択の縦配線から１つの縦配線を指定順に選択する（ステップＳ１９０３）。ここで、例えば、選択された縦配線の数をｍとする。指定順は、（１）中央右よりの縦配線→（２）中央左よりの縦配線→（３）（１）の右隣の縦配線→（４）（２）の左隣の縦配線→・・・→（ｊ）ｊ番目の縦配線→・・・→（ｍ）左最外周の縦配線などの順である。また、指定順を示す情報を予めディスクなどの記憶装置などに記憶させておいてもよいし、利用者によって入力装置を介して入力させてもよい。
【００９１】
設計支援装置１００は、Ｍ１からＭ２への変更処理を行う（ステップＳ１９０４）。つぎに、設計支援装置１００は、Ｇ０エラー個数＞０であるか否かを判断する（ステップＳ１９０５）。Ｇ０エラー個数＞０でないと判断した場合（ステップＳ１９０５：Ｎｏ）、設計支援装置１００は、一連の処理を終了する。一方、Ｇ０エラー個数＞０であると判断した場合（ステップＳ１９０５：Ｙｅｓ）、設計支援装置１００は、ステップＳ１９０２へ戻る。
【００９２】
ステップＳ１９０２において、検出した縦配線のうち、未選択な縦配線がないと判断された場合（ステップＳ１９０２：Ｎｏ）、設計支援装置１００は、ステップＳ２００１へ移行する。
【００９３】
つぎに、図２０の説明に移って、設計支援装置１００は、いずれかのＧ０エラー枠に接するＭ１の縦配線を検出する（ステップＳ２００１）。つぎに、設計支援装置１００は、検出した縦配線のうち、未選択の縦配線があるか否かを判断する（ステップＳ２００２）。未選択の縦配線があると判断した場合（ステップＳ２００２：Ｙｅｓ）、設計支援装置１００は、未選択の縦配線から１つの縦配線を指定順に選択する（ステップＳ２００３）。ここで、例えば、選択された縦配線の数をｓとする。指定順は、（１）中央右よりの縦配線→（２）中央左よりの縦配線→（３）（１）の右隣の縦配線→（４）（２）の左隣の縦配線→・・・→（ｊ）ｊ番目の縦配線→・・・→（ｓ）左最外周の縦配線などの順である。また、指定順を示す情報を予めディスクなどの記憶装置などに記憶させておいてもよいし、利用者によって入力装置を介して入力させてもよい。
【００９４】
設計支援装置１００は、Ｍ１からＭ２への変更処理を行う（ステップＳ２００４）。つぎに、設計支援装置１００は、Ｇ０エラー個数＞０であるか否かを判断する（ステップＳ２００５）。Ｇ０エラー個数＞０でないと判断した場合（ステップＳ２００５：Ｎｏ）、設計支援装置１００は、一連の処理を終了する。一方、Ｇ０エラー個数＞０であると判断した場合（ステップＳ２００５：Ｙｅｓ）、設計支援装置１００は、ステップＳ２００２へ戻る。
【００９５】
ステップＳ２００２において、検出した縦配線のうち、未選択な縦配線がないと判断された場合（ステップＳ２００２：Ｎｏ）、設計支援装置１００は、ステップＳ２１０１へ移行する。
【００９６】
つぎに、図２１の説明に移って、設計支援装置１００は、Ｇ０エラー枠なしのＧ０エラーチェック処理を行う（ステップＳ２１０１）。つぎに、設計支援装置１００は、特定されたＧ０エラー発生特定領域のうち、未選択のＧ０エラー発生特定領域があるか否かを判断する（ステップＳ２１０２）。未選択のＧ０エラー発生特定領域があると判断した場合（ステップＳ２１０２：Ｙｅｓ）、設計支援装置１００は、未選択のＧ０エラー発生特定領域から１つのＧ０エラー発生特定領域を指定順に選択する（ステップＳ２１０３）。ここで、例えば、選択された縦配線の数をｔとする。指定順は、（１）中央右よりの縦配線→（２）中央左よりの縦配線→（３）（１）の右隣の縦配線→（４）（２）の左隣の縦配線→・・・→（ｊ）ｊ番目の縦配線→・・・→（ｔ）左最外周の縦配線などの順である。また、指定順を示す情報を予めディスクなどの記憶装置などに記憶させておいてもよいし、利用者によって入力装置を介して入力させてもよい。
【００９７】
つぎに、設計支援装置１００は、Ｍ１からＭ２への変更処理を行う（ステップＳ２１０４）。設計支援装置１００は、Ｇ０エラー個数＞０であるか否かを判断する（ステップＳ２１０５）。Ｇ０エラー個数＞０でないと判断した場合（ステップＳ２１０５：Ｎｏ）、設計支援装置１００は、一連の処理を終了する。一方、Ｇ０エラー個数＞０であると判断した場合（ステップＳ２１０５：Ｙｅｓ）、設計支援装置１００は、ステップＳ２１０２へ戻る。
【００９８】
ステップＳ２１０２において、未選択のＧ０エラー発生特定領域がないと判断した場合（ステップＳ２１０２：Ｎｏ）、設計支援装置１００は、一連の処理を終了する。
【００９９】
図２２は、Ｇ０エラー枠の生成処理手順例を示すフローチャートである。まず、設計支援装置１００は、レイアウトデータ６２０に含まれる第１配線情報６２１が示すＭ１の配線の各々を縦方向ｌｄｒと横方向ｗｄｒのそれぞれ１／２×ＳＲ＿ｍｉｎｉ＿ＧＡＰ大きくした複数の配線を示す第２配線情報６２２を生成する（ステップＳ２２０１）。
【０１００】
つぎに、設計支援装置１００は、第２配線情報６２２が示す複数の配線の少なくともいずれかが設けられる領域の外周によって囲われる領域から、第２配線情報６２２が示す複数の配線が設けられる領域を除いた領域を示す第１領域情報６３１を生成する（ステップＳ２２０２）。第１領域情報６３１が示す領域は１次Ｇ０エラー枠とも呼ぶ。
【０１０１】
つぎに、設計支援装置１００は、１次Ｇ０エラー枠があるか否かを判断する（ステップＳ２２０３）。１次Ｇ０エラー枠がないと判断された場合（ステップＳ２２０３：Ｎｏ）、設計支援装置１００は、一連の処理を終了する。１次Ｇ０エラー枠があると判断された場合（ステップＳ２２０３：Ｙｅｓ）、設計支援装置１００は、１次Ｇ０エラー枠を１／２×ＳＲ＿ｍｉｎｉ＿ＧＡＰ大きくした領域を示す第２領域情報６３２を生成する（ステップＳ２２０４）。第２領域情報６３２が示す領域は２次Ｇ０エラー枠とも呼ぶ。
【０１０２】
設計支援装置１００は、２次Ｇ０エラー枠のうち、未選択の２次Ｇ０エラー枠があるか否かを判断する（ステップＳ２２０５）。２次Ｇ０エラー枠があると判断された場合（ステップＳ２２０５：Ｙｅｓ）、設計支援装置１００は、未選択の２次Ｇ０エラー枠から１つの２次Ｇ０エラー枠を選択する（ステップＳ２２０６）。
【０１０３】
つぎに、設計支援装置１００は、第１領域情報６３１が示す複数の配線のうち、選択した２次Ｇ０エラー枠に接する配線の数が奇数であるか否かを判断する（ステップＳ２２０７）。偶数であると判断された場合（ステップＳ２２０７：Ｎｏ）、設計支援装置１００は、ステップＳ２２０５へ戻る。奇数であると判断された場合（ステップＳ２２０７：Ｙｅｓ）、設計支援装置１００は、選択した２次Ｇ０エラー枠を示す第３領域情報６３３を生成し（ステップＳ２２０８）、ステップＳ２２０５へ戻る。ここでの奇数であると判断された２次Ｇ０エラー枠は、Ｇ０エラー枠とも呼ぶ。
【０１０４】
つぎに、２次Ｇ０エラー枠がないと判断された場合（ステップＳ２２０５：Ｎｏ）、設計支援装置１００は、生成した第３領域情報６３３と第１配線情報６２１とを関連付けて出力し（ステップＳ２２０９）、一連の処理を終了する。
【０１０５】
図２３は、Ｍ１からＭ２への変更処理手順例を示すフローチャートである。設計支援装置１００は、選択された配線の配線層をＭ１からＭ２に変更したレイアウトデータ６２０を生成する（ステップＳ２３０１）。つぎに、設計支援装置１００は、ＤＲＣ，ＬＶＳ（Ｌａｙｏｕｔ  Ｖｅｒｓｕｓ  Ｓｃｈｅｍａｔｉｃ）を行う（ステップＳ２３０２）。
【０１０６】
設計支援装置１００は、エラーなしであるか否かを判断する（ステップＳ２３０３）。エラーありと判断された場合（ステップＳ２３０３：Ｎｏ）、設計支援装置１００は、ステップＳ２３０６へ移行する。エラーなしと判断された場合（ステップＳ２３０３：Ｙｅｓ）、設計支援装置１００は、Ｇ０エラーに関するＤＲＣを行う（ステップＳ２３０４）。設計支援装置１００は、エラーの数が減少したか否かを判断する（ステップＳ２３０５）。
【０１０７】
エラーの数が減少していないと判断された場合（ステップＳ２３０５：Ｎｏ）、設計支援装置１００は、変更前のレイアウトデータ６２０に戻し（ステップＳ２３０６）、ステップＳ２３０７へ移行する。エラーの数が減少したと判断された場合（ステップＳ２３０５：Ｙｅｓ）、設計支援装置１００は、Ｇ０エラー数を出力し（ステップＳ２３０７）、一連の処理を終了する。
【０１０８】
図２４は、Ｇ０エラーチェック処理手順例を示すフローチャートである。まず、設計支援装置１００は、Ｍ１の配線の各々を縦方向ｌｄｒと横方向ｗｄｒのそれぞれ１／２×ＳＲ＿ｍｉｎｉ＿ＧＡＰ大きくした複数の配線を示す第２配線情報６２２を生成する（ステップＳ２４０１）。設計支援装置１００は、第２配線情報６２２が示す配線に対して、論理和演算処理して得られる一体図形を示す図形情報６４０を生成する（ステップＳ２４０２）。
【０１０９】
設計支援装置１００は、Ｇ０Ｅｒｒ＿ｃｎｔ＝０とする（ステップＳ２４０３）。設計支援装置１００は、一体図形のうち、未選択の一体図形があるか否かを判断する（ステップＳ２４０４）。未選択の一体図形がないと判断された場合（ステップＳ２４０４：Ｎｏ）、設計支援装置１００は、一連の処理を終了する。未選択の一体図形があると判断された場合（ステップＳ２４０４：Ｙｅｓ）、設計支援装置１００は、未選択の一体図形から１つの一体図形を選択する（ステップＳ２４０５）。
【０１１０】
設計支援装置１００は、第１配線情報６２１が示す配線のうち、選択した一体図形と同一領域に設けられる配線の数が３以上あるか否かを判断する（ステップＳ２４０６）。３以上ないと判断された場合（ステップＳ２４０６：Ｎｏ）、設計支援装置１００は、ステップＳ２４０４へ戻る。３以上あると判断された場合（ステップＳ２４０６：Ｙｅｓ）、設計支援装置１００は、同一領域に設けられる配線のうち、未選択な３つの配線の組み合わせがあるか否かを判断する（ステップＳ２４０７）。未選択な３つの配線の組み合わせがないと判断された場合（ステップＳ２４０７：Ｎｏ）、設計支援装置１００は、ステップＳ２４０４へ移行する。
【０１１１】
未選択な３つの配線の組み合わせがあると判断された場合（ステップＳ２４０７：Ｙｅｓ）、設計支援装置１００は、未選択の組み合わせから１つの組み合わせを選択する（ステップＳ２４０８）。設計支援装置１００は、選択した組み合わせに含まれる配線同士の配置間隔がすべて最小ＧＡＰであるか否かを判断する（ステップＳ２４０９）。組み合わせに配線ＡＡと配線ＢＢと配線ＣＣとが含まれる場合を例に挙げる。設計支援装置１００は、例えば、配線ＡＡと配線ＢＢとの最小の配置間隔と、配線ＡＡと配線ＣＣとの最小の配置間隔と、配線ＢＢと配線ＣＣとの最小の配置間隔と、がすべて最小ＧＡＰ以下であるかを判断する。
【０１１２】
すべて最小ＧＡＰでないと判断された場合（ステップＳ２４０９：Ｎｏ）、設計支援装置１００は、ステップＳ２４０７へ戻る。すべて最小ＧＡＰであると判断された場合（ステップＳ２４０９：Ｙｅｓ）、設計支援装置１００は、選択した一体図形をＧ０エラー発生特定領域とし、選択した一体図形を示す情報を出力する（ステップＳ２４１０）。そして、設計支援装置１００は、Ｇ０Ｅｒｒ＿ｃｎｔ＝Ｇ０Ｅｒｒ＿ｃｎｔ＋１とし（ステップＳ２４１１）、ステップＳ２４０７へ戻る。
【０１１３】
以上説明したように、本実施の形態にかかる設計支援装置１００が、初期配線の各々を縦横方向に所定量だけ拡張した拡張配線によって囲まれた領域を縦横方向に該所定量拡張した領域に接する初期配線の数の偶奇を判定する。これにより、設計支援装置１００は、２レチクルに分離できない配線の組み合わせを特定することができる。したがって、特定された組み合わせに含まれる配線を修正対象とすることにより、パターン分離処理を効率よく行うことができる。
【０１１４】
また、設計支援装置１００は、特定された組み合わせに含まれる配線の配線層を他の配線層に置換することにより、２レチクルに分離可能となるように自動で修正することができる。したがって、パターン分離処理を効率よく行うことができる。
【０１１５】
また、設計支援装置１００は、所定量拡張した複数の領域に接する配線を修正対象とし、当該配線の配線層を他の配線層に置換することにより、２レチクルに分離できない配線の複数の組み合わせを１回の修正によって修正可能とする。したがって、パターン分離処理を効率よく行うことができる。また、他の配線層は隣接する上層の配線層である。これにより、より少ない配線によって２レチクルに分離可能となるように自動で修正することができる。
【０１１６】
また、拡張配線によって囲まれた領域がない場合、設計支援装置１００が、拡張配線を一体化させた一体図形と同一位置に設けられる３つの初期配線の各配線間隔が所定量であれば、分離できない配線の組み合わせとして特定する。これにより、パターン分離処理を効率よく行うことができる。
【０１１７】
なお、本実施の形態で説明した設計支援方法は、予め用意された設計支援プログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。本設計支援プログラムは、磁気ディスク、光ディスク、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ）フラッシュメモリなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。また、設計支援プログラムは、インターネットなどのネットワークＮＥＴを介して配布してもよい。
【０１１８】
上述した実施の形態に関し、さらに以下の付記を開示する。
【０１１９】
（付記１）コンピュータが、
回路の所定の配線層に設けられる複数の配線を示す第１配線情報を取得し、
取得した前記第１配線情報が示す複数の配線の各々を第１方向と前記第１方向に直交する第２方向との各々に所定量大きくした複数の配線を示す第２配線情報を生成し、
生成した前記第２配線情報が示す複数の配線の少なくともいずれかが設けられる領域の外周によって囲われる領域から、前記第２配線情報が示す前記複数の配線の少なくともいずれかが設けられる領域を除いた領域を示す第１領域情報を生成し、
生成した前記第１領域情報が示す領域の各々を前記第１方向と前記第２方向との各々に所定量大きくした領域を示す第２領域情報を生成し、
前記第２領域情報が示す領域の各々について、前記第１配線情報が示す複数の配線のうち、前記領域に接する配線の数が奇数であるか否かを判断し、
前記第２領域情報が示す領域のうち、前記領域に接する配線の数が前記奇数であると判断した領域を示す第３領域情報と前記第１配線情報とを関連付ける、
処理を実行することを特徴とする設計支援方法。
【０１２０】
（付記２）前記コンピュータが、
前記第１配線情報が示す複数の配線のうち前記第３領域情報が示す領域に接するいずれかの配線を前記所定の配線層と異なる配線層に設けられるように置き換えた配線と、前記第１配線情報が示す複数の配線のうちの前記いずれかの配線以外の配線と、を示す第３配線情報を生成する、
ことを特徴とする付記１に記載の設計支援方法。
【０１２１】
（付記３）前記コンピュータが、
前記第１配線情報が示す複数の配線のうち、前記第３領域情報が示す複数の領域に接する配線を特定する処理を実行し、
前記第３配線情報を生成する処理では、前記第１配線情報が示す複数の配線のうち特定した前記配線以外の配線と、特定した前記配線を前記所定の配線層と異なる配線層に設けられるように置き換えた配線と、を示す第３配線情報を生成することを特徴とする付記２に記載の設計支援方法。
【０１２２】
（付記４）前記異なる配線層は、前記所定の配線層に隣接する配線層であって、前記所定の配線層よりも上層の配線層であることを特徴とする付記３に記載の設計支援方法。
【０１２３】
（付記５）前記コンピュータが、
生成した前記第２配線情報が示す複数の配線の少なくともいずれかが設けられる領域の外周によって囲われる領域から、前記第２配線情報が示す前記複数の配線の少なくともいずれかが設けられる領域を除いた領域がない場合、前記第１領域情報を生成する処理と、前記第２領域情報を生成する処理と、前記関連付ける処理と、を行わず、
前記第２配線情報が示す複数の配線の少なくともいずれかが設けられる領域のうち、３以上の配線が設けられる領域を特定し、
特定した前記領域に設けられる３つの配線の組み合わせの各々について、前記組み合わせに含まれる配線の間隔がすべて前記所定量に応じた値であるか否かを判断し、
前記組み合わせに含まれる配線の間隔がすべて前記所定量に応じた値であると判断した場合、前記組み合わせを示す情報を生成する、
ことを特徴とする付記１〜４のいずれか一つに記載の設計支援方法。
【０１２４】
（付記６）回路の所定の配線層に設けられる複数の配線を示す第１配線情報を取得し、
取得した前記第１配線情報が示す複数の配線の各々を第１方向と前記第１方向に直交する第２方向との各々に所定量大きくした複数の配線を示す第２配線情報を生成し、
生成した前記第２配線情報が示す複数の配線の少なくともいずれかが設けられる領域の外周によって囲われる領域から、前記第２配線情報が示す前記複数の配線の少なくともいずれかが設けられる領域を除いた領域を示す第１領域情報を生成し、
生成した前記第１領域情報が示す領域の各々を前記第１方向と前記第２方向との各々に所定量大きくした領域を示す第２領域情報を生成し、
前記第２領域情報が示す領域の各々について、前記第１配線情報が示す複数の配線のうち、前記領域に接する配線の数が奇数であるか否かを判断し、
前記第２領域情報が示す領域のうち、前記領域に接する配線の数が前記奇数であると判断した領域を示す第３領域情報と前記第１配線情報とを関連付けて出力する、
処理を実行するコンピュータを有することを特徴とする設計支援装置。
【符号の説明】
【０１２５】
１００  設計支援装置
６２０  レイアウトデータ
６２１  第１配線情報
６２２  第２配線情報
６２３  第３配線情報
６３１  第１領域情報
６３２  第２領域情報
６４０  図形情報
ＬＡ１〜ＬＦ１，ＬＡ２〜ＬＦ２，Ａ１〜Ｆ１，Ａ２〜Ｆ２，Ｇ１〜Ｉ１，Ｇ２〜Ｉ２，Ｊ１〜Ｎ１，Ｊ２〜Ｎ２，Ｒ１，Ｒ２，Ｐ，Ｑ  配線
ａｒａ１，ａｒｂ１，ａｒｃ１１，ａｒｃ１２，ａｒｄ１１，ａｒｄ１２，ＡＲ１−１，ＡＲ１−２，ＡＲ２−１，ＡＲ２−２，ＡＲ２−ｘ，ＡＲ２−ｙ，ＡＲ２−ｚ  領域
ｕｎｉ  一体図形
ｌｄｒ  縦方向
ｗｄｒ  横方向
【図１Ａ】
2015087630.tif 000003
【図１Ｂ】
2015087630.tif 000004
【図２】
2015087630.tif 000005
【図３】
2015087630.tif 000006
【図４】
2015087630.tif 000007
【図５】
2015087630.tif 000008
【図６】
2015087630.tif 000009
【図７】
2015087630.tif 000010
【図８】
2015087630.tif 000011
【図９】
2015087630.tif 000012
【図１０】
2015087630.tif 000013
【図１１】
2015087630.tif 000014
【図１２】
2015087630.tif 000015
【図１３】
2015087630.tif 000016
【図１４】
2015087630.tif 000017
【図１５】
2015087630.tif 000018
【図１６】
2015087630.tif 000019
【図１７】
2015087630.tif 000020
【図１８】
2015087630.tif 000021
【図１９】
2015087630.tif 000022
【図２０】
2015087630.tif 000023
【図２１】
2015087630.tif 000024
【図２２】
2015087630.tif 000025
【図２３】
2015087630.tif 000026
【図２４】
2015087630.tif 000027