(57)【要約】【課題】電源オフ時に絵素に電荷が蓄積されにくい液晶表示装置を提供する。【解決手段】電源オフ動作の開始から電源オフ動作の完了までの少なくとも一部の期間に、補助容量配線を介して液晶補助容量に印加される電位である補助容量電位ＶＣＳの降下速度が、対向電極に印加される電位である対向電位ＶＣＯＭの降下速度よりも速くなる構成にする。【選択図】図９
2015068856.tif 000002
【特許請求の範囲】
【請求項１】
複数のゲートバスラインと、上記ゲートバスラインと交差する複数のソースバスラインと、上記ゲートバスラインと上記ソースバスラインとの交差部毎に設けられた絵素とを備え、上記絵素が、液晶層を介して対向配置された絵素電極および対向電極と、ゲート端子が上記ゲートバスラインに接続され、ソース端子が上記ソースバスラインに接続され、ドレイン端子が上記絵素電極に接続されたスイッチング素子と、上記絵素電極に対向配置されて上記絵素電極との間で液晶補助容量を形成する補助容量配線とを備えている液晶表示装置であって、
電源オフ動作の開始から電源オフ動作の完了までの少なくとも一部の期間に、上記補助容量配線の電位である補助容量電位の降下速度が、上記対向電極の電位である対向電位の降下速度よりも速くなることを特徴とする液晶表示装置。
【請求項２】
電源オフ動作開始前の上記補助容量電位が、上記対向電位よりも高い電位に設定されているであることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
電源オフ動作開始前の上記補助容量電位が上記対向電位と同電位または上記対向電位よりも高い電位に設定されており、
電源オフ動作の開始から電源オフ動作の完了までの少なくとも一部の期間に、上記補助容量配線を、対向電位よりも低い電位を供給する低電位供給源に接続する電源切替回路を備えていることを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
入力電源電圧が所定値以下に低下したことを検知する電圧検知部と、
上記電圧検知部によって入力電源電圧が所定値以下に低下したことが検知された後、上記対向電位が降下開始する前に、上記補助容量配線を、上記対向電位よりも低い電位を供給する低電位供給源に接続する電源切替回路とを備えていることを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
上記補助容量配線は、上記ゲートバスラインに接続されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
上記スイッチング素子は、酸化物半導体からなるチャネル層を有する薄膜トランジスタであることを特徴とする請求項１から５のいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置の電源オフ時に各絵素の電荷を除去するための技術に関するものである。
【背景技術】
【０００２】
従来、液晶表示装置において絵素（あるいは画素）に対して同一極性の電界を印加し続けると、液晶分子の分極が生じて絵素の階調表示特性の変化や画像の焼き付き等の不具合が生じることが知られている。
【０００３】
また、画像を表示させたまま液晶表示装置の電源をオフにした場合、各絵素には電源がオフされる直前の印加電圧が印加されたままになり、同じ画像を描画させ続けることになるので、この場合にも焼付き現象が生じることが知られている。
【０００４】
このため、従来の液晶表示装置では、電源をオフにする際、液晶表示パネルの各絵素に印加された電荷を放出させるための所定のオフシーケンスを実行するようになっている。
【０００５】
例えば、特許文献１には、電源回路に電解コンデンサを備えておき、液晶表示装置の電源がオフされたときに、この電解コンデンサに蓄えられた電荷を用いて液晶表示パネルの全画面に所定の固定パターンを描画する処理を行うことで絵素に蓄積される電荷を低減する技術が記載されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−１３１６７１号公報（２０００年５月１２日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、近年、酸化物半導体（例えばインジウムガリウム亜鉛酸化物半導体）などからなるオフリーク電流の少ないＴＦＴ（薄膜トランジスタ）を絵素のスイッチング素子として用いることにより、縦シャドーの低減、および間欠駆動による消費電力の低減を図った液晶表示装置が開発されている。
【０００８】
しかしながら、この種の液晶表示装置は、従来のアモルファスシリコンや低温ポリシリコンなどからなるＴＦＴを用いた液晶表示装置に比べてオフリーク電流が非常に少ないため、電源オフ時に絵素に蓄積された電荷が抜けにくいという特性を有している。
【０００９】
図１７は、インジウムガリウム亜鉛酸化物半導体からなるＴＦＴ、低温ポリシリコン（ＬＴＰＳ）からなるＴＦＴ、およびアモルファスシリコン（ａ−Ｓｉ）からなるＴＦＴのオフリーク電流特性を比較したグラフである。図１７の横軸はＴＦＴのゲート−ソース間の電位差（Ｖｇ−Ｖｓ）、縦軸はソース−ドレイン間を流れる電流を示している。
【００１０】
図１７に示したように、インジウムガリウム亜鉛酸化物半導体からなるＴＦＴは、オフリーク電流がアモルファスシリコンからなるＴＦＴの１／１０００以下、低温ポリシリコンからなるＴＦＴの１／１００００以下であるという特性を有している。
【００１１】
酸化物半導体からなるＴＦＴが有する上記のオフリーク電流が少ないという特性は、駆動時の特性の向上（低消費電力の低減等）をもたらすが、その一方で、液晶表示装置の電源がオフされた時に絵素電極にチャージされた電荷が抜けにくいという問題を招来する。絵素電極に電荷が残っていると、絵素電極と対向電極との間の電位差によって液晶層に一定方向の電界がかかり、有極性分子からなる液晶分子に分極が生じて特性ずれや画像の焼き付き等の不具合が生じる場合がある。
【００１２】
このため、酸化物半導体等からなるオフリーク電流の少ないＴＦＴを用いる場合、上記特許文献１に開示されている処理により電源オフ時に絵素に蓄積される電荷を低減しても、当該処理では除去しきれずに絵素に残留した電荷により、焼き付き等の不具合が生じる場合がある。また、特許文献１の技術には、オフシーケンスを実行する回路やオフシーケンスを実行するための電力を充電しておく電界コンデンサ等の充電手段を設ける必要があるので、製造コストの増大を招くという問題もある。
【００１３】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、電源オフ時に絵素に電荷が蓄積されにくい液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１４】
本発明の一態様にかかる液晶表示装置は、複数のゲートバスラインと、上記ゲートバスラインと交差する複数のソースバスラインと、上記ゲートバスラインと上記ソースバスラインとの交差部毎に設けられた画素とを備え、上記画素が、液晶層を介して対向配置された絵素電極および対向電極と、ゲート端子が上記ゲートバスラインに接続され、ソース端子が上記ソースバスラインに接続され、ドレイン端子が上記絵素電極に接続されたスイッチング素子と、上記絵素電極に対向配置されて上記絵素電極との間で液晶補助容量を形成する補助容量配線とを備えている液晶表示装置であって、電源オフ動作の開始から電源オフ動作の完了までの少なくとも一部の期間に、上記補助容量配線の電位である補助容量電位の降下速度が、上記対向電極の電位である対向電位の降下速度よりも速くなることを特徴としている。
【発明の効果】
【００１５】
上記の構成によれば、液晶補助容量の両電極（絵素電極および補助容量配線）の電位が当該両電極間の電位差を保つように変化するため、補助容量電位を迅速に低下させることにより絵素電極の電位を迅速に低下させることができる。その結果、スイッチング素子のゲート端子とソース端子との電位差を大きくできるので、スイッチング素子のリーク電流を増加させて絵素電極の電荷をソースバスラインにより効果的に逃がすことができる。これにより、電源オフ時に絵素に電荷が蓄積されにくい、簡易な構成の液晶表示装置を実現できる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態１にかかる液晶表示装置の概略構成を示す説明図である。
【図２】図１に示した液晶表示装置に備えられる液晶パネルの構成を示す説明図である。
【図３】図２に示した液晶パネルに備えられるＴＦＴ基板の構成を示す説明図である。
【図４】図２に示した液晶パネルに備えられる絵素の構成を示す説明図である。
【図５】図４に示した絵素の等価回路図である。
【図６】図７に示したゲートドライバの出力信号の波形を示す説明図である。
【図７】図１に示した液晶表示装置におけるソースバスラインおよびゲートバスラインに対する電圧印加タイミングを示す説明図である。
【図８】図１に示した液晶表示装置における各絵素への印加電圧の例を示す説明図である。
【図９】図１に示した液晶表示装置における電源オフ時の各部の電圧波形を概略的に示したグラフである。
【図１０】本発明の実施形態２にかかる液晶表示装置のＣＳ電源回路に備えられる電源切替回路の構成を示す説明図である。
【図１１】本発明の実施形態２にかかる液晶表示装置における電源オフ時の各部の電圧波形を概略的に示したグラフである。
【図１２】本発明の実施形態３にかかる液晶表示装置のＣＳ電源回路に備えられる電源切替回路の構成を示す説明図である。
【図１３】本発明の実施形態３にかかる液晶表示装置における電源オフ時の各部の電圧波形を概略的に示したグラフである。
【図１４】本発明の実施形態４にかかる液晶表示装置における絵素の構成を示す説明図である。
【図１５】本発明の実施形態４にかかる液晶表示装置に備えられる絵素の透過回路図である。
【図１６】本発明の実施形態４にかかる液晶表示装置における電源オフ時の各部の電圧波形を概略的に示したグラフである。
【図１７】ＴＦＴの種類に応じたオフリーク電流特性を示す説明図である。
【発明を実施するための形態】
【００１７】
〔実施形態１〕
本発明の一実施形態について説明する。
【００１８】
図１は本実施形態にかかる液晶表示装置１の概略構成を示す説明図であり、図２は液晶表示装置１に備えられる液晶パネル２０の構成を示す説明図である。
【００１９】
図２に示したように、液晶パネル２０は、スペーサ２３を介して互いに対向配置されたＴＦＴ基板２１および対向基板２２と、ＴＦＴ基板２１と対向基板２２との間に封入された液晶材料からなる液晶層２４と、ＴＦＴ基板２１の裏面側（対向基板２２との対向面とは反対側の面側）に配置された第１偏光板２５と、対向基板２２の表面側（ＴＦＴ基板２１との対向面とは反対側の面側）に配置された第２偏光板２６とを備えている。また、液晶パネル２０の裏面側には、バックライト３０が配置されている。バックライト３０の構成は特に限定されるものではなく、例えば、光源と、反射板と、１または複数の光学シートとを備えた、従来から公知のバックライトを用いることができる。
【００２０】
第１偏光板２５は、バックライト３０から照射された光のうち、当該第１偏光板２５の偏光軸方向に応じた偏光を有する光のみを透過させる。また、各絵素の液晶層２４には画像データに応じた電圧が印加されるようになっており、これによって各絵素における液晶の複屈折が画像データに応じて変化し、各絵素を通過する光の偏光方向は画像データに応じて変化する。また、第２偏光板２６は、液晶層２４を通過した光のうち、当該第２偏光板２６の偏光軸方向に応じた偏光を有する光のみを透過させる。これにより、液晶パネル２０を透過する光の光量を画像データに応じて絵素毎に制御して画像表示を行うようになっている。
【００２１】
また、対向基板２２における各絵素（サブピクセル）に対応する領域には、Ｒ（赤），Ｇ（緑），Ｂ（青）のいずれかのカラーフィルタが形成されており、Ｒ，Ｇ，Ｂの３つの絵素の組み合わせによって１つの画素（ピクセル）が形成されている。これにより、各画素のＲ，Ｇ，Ｂの透過光量が画像データに応じて画素毎に制御され、画像データに応じた画像が表示される。
【００２２】
図３はＴＦＴ基板２１の概略構成を示す説明図である。この図に示すように、ＴＦＴ基板２１上には、多数のゲートバスライン３１と、各ゲートバスライン３１と交差するように配置された多数のソースバスライン３２と、ゲートバスライン３１とソースバスライン３２との交差部毎に設けられた絵素３３とが設けられている。また、基板面法線方向から見て各絵素３３と重畳する領域には、ゲートバスライン３１と略平行なＣＳ配線（補助容量配線）３８が配置されている。なお、各ＣＳ配線３８はＣＳ幹配線３８ｔを介して図１に示したＣＳ電源回路１１に接続されている。
【００２３】
図４は液晶パネル２０に備えられる絵素３３の絵素構造を示す説明図である。
【００２４】
各絵素３３は、図４に示すように、スイッチング素子としてのＴＦＴ（Thin Film Transistor、薄膜トランジスタ）３４と、絵素電極３５と、対向電極３６とを備えている。また、ＴＦＴ３４のゲート端子はゲートバスライン３１に接続されており、ソース端子はソースバスライン３２に接続されており、ドレイン端子は絵素電極３５に接続されている。また、絶縁膜（図示せず）を介して絵素電極３５に対向するようにＣＳ配線３８が設けられている。すなわち、本実施形態では、各絵素電極３５と対向するように配置されたＣＳ配線３８を有する、ＣＳオンコモン（CS on Common）方式の液晶パネル２０を用いている。
【００２５】
なお、本実施形態では、ＴＦＴ３４として、インジウムガリウム亜鉛酸化物半導体（酸化物半導体）からなるチャネル層を有するＴＦＴを用いている。ただし、ＴＦＴ３４の構成はこれに限るものではなく、例えば、インジウムガリウム亜鉛酸化物半導体以外の酸化物半導体からなるチャネル層を有するものを用いてもよく、酸化物半導体以外の材質（例えば、アモルファスシリコン、低温ポリシリコンなど）からなるチャネル層を有するものを用いてもよい。
【００２６】
また、各ゲートバスライン３１はゲートドライバ４に接続されており、各ソースバスライン３２はソースドライバ５に接続されており、各ＣＳ配線３８はＣＳ幹配線３８ｔを介してＣＳ電源回路１１に接続されている。また、対向電極３６は対向基板２２上に配置された対向配線（図示せず）を介して後述する対向電源回路１２に接続されている。
【００２７】
画像表示時には、ゲートドライバ４が書込対象のゲートバスライン３１を周期的に切り替え、ソースドライバ５がゲートドライバ４と同期して、書込対象として選択されているゲートバスライン３１に接続されている各絵素３３に対応するソースバスライン３２に画像データの階調値に応じた印加電圧を印加する。これにより、各絵素３３の液晶層２４に画像データに応じた電圧を印加して液晶分子の配向方向を制御し、表示を行う。
【００２８】
図５は、絵素３３の等価回路図である。ＴＦＴ３４のゲート端子の電位が当該ＴＦＴ３４のソース端子の電位よりも所定値以上高くなるとＴＦＴ３４がオンになり、ソース端子とドレイン端子との間を電流が流れ、ソースバスライン３２の電位が液晶容量（液晶層２４）に印加される。なお、図５に示した等価回路図では、絵素電極３５、対向電極３６、および液晶層２４はコンデンサ（液晶容量）として表されている。また、上述したように、絵素電極３５に対して絶縁層（図示せず）を介して対向する位置にはＣＳ配線３８が設けられており、これによって絵素電極３５とＣＳ配線３８との間に液晶補助容量（結合容量）３９が形成されている。液晶補助容量３９は、図５に示すように、液晶容量（絵素電極３５、液晶層２４、および対向電極３６）に対して並列に配置され、各絵素３３に印加された画像データに応じた電位を次回の電圧印加（次フレーム）まで保持するための容量として機能する。
【００２９】
なお、本実施形態では、Ｒ，Ｇ，Ｂの絵素を備えているものとしているが、これに限るものではなく、他の色の絵素を備えていてもよい。
【００３０】
図１に示したように、液晶表示装置１は、液晶パネル２０およびバックライト３０に加えて、タイミングコントローラ２、階調用ＤＡＣ（階調用デジタルアナログコンバータ）３、ゲートドライバ４、ソースドライバ５、ゲート電源回路８、ソース電源回路９、ロジック電源回路１０、ＣＳ電源回路（補助容量電源回路）１１、および対向電源回路１２を備えている。
【００３１】
ロジック電源回路１０は、外部から供給される入力電位Ｖｉｎをタイミングコントローラ２、階調用ＤＡＣ３、ゲートドライバ４、およびソースドライバ５に備えられるロジック回路（図示せず）の駆動電圧に応じた電位に変換して各ロジック回路に出力する。
【００３２】
ゲート電源回路８は、ゲートドライバ４に駆動電力を供給するものであり、外部から供給される入力電位Ｖｉｎをゲートドライバ４のハイレベル側電位ＶＧＨに変換してゲートドライバ４に供給するハイレベル側電源回路８ａと、ローレベル側電位ＶＧＬに変換してゲートドライバ４に供給するローレベル側電源回路８ｂとを備えている。なお、ハイレベル側電源回路８ａおよびローレベル側電源回路８ｂの構成は特に限定されるものではなく、従来から公知の電源回路を用いることができる。
【００３３】
ソース電源回路９は、ソースドライバ５に駆動電力を供給するものであり、外部から供給される入力電位Ｖｉｎをソースドライバ５のハイレベル側電位ＶＬＳに変換してソースドライバ５に供給するハイレベル側電源回路９ａと、ローレベル側電位（本実施形態ではグランド（ＧＮＤ）電位）に変換してソースドライバ５に供給するローレベル側電源回路９ｂとを備えている。なお、ハイレベル側電源回路９ａは、階調用ＤＡＣ３にもアナログ電源電力を供給する。また、ローレベル側電源回路９ｂは、階調用ＤＡＣ３のグランド（ＧＮＤ）端子にも電力を供給する。なお、本実施形態では、ローレベル側電源回路９ｂからソースドライバ５への出力電位をグランド電位としているが、これに限るものではなく、例えばグランド電位よりも低い電位としてもよい。
【００３４】
ＣＳ電源回路１１は、外部から供給される入力電位Ｖｉｎを所定のＣＳ電位（補助容量電位）ＶＣＳに変換し、ＣＳ幹配線３８ｔを介して各ＣＳ配線３８に供給する。なお、本実施形態では、電源オン期間（電源オフ動作開始前）のＣＳ電位を９Ｖに設定している。
【００３５】
対向電源回路１２は、外部から供給される入力電位Ｖｉｎを所定の対向電位ＶＣＯＭ（本実施形態では６Ｖ）に変換して各対向電極３６に供給する。
【００３６】
タイミングコントローラ２は、外部（例えば液晶表示装置１の制御部）から入力される画像データに基づいてゲートドライバ４およびソースドライバ５の動作を制御するための制御信号を生成し、ゲートドライバ４およびソースドライバ５に出力する。
【００３７】
ゲートドライバ４は、タイミングコントローラ２から入力される制御信号に基づいて、液晶パネル２０のＴＦＴ基板２１に備えられる各ゲートバスライン３１に印加する電圧を制御することにより、書込対象のゲートバスライン３１を周期的に切り替える。
【００３８】
図６は、ゲートドライバ４から各ゲートバスライン３１への出力信号ＯＧ（ＯＧ（０），ＯＧ（２），・・・）の信号波形を示したグラフである。この図に示すように、ゲートドライバ４は、タイミングコントローラ２からゲートスタートパルスＧＳＰが入力された後、タイミングコントローラ２からゲートクロック信号ＧＣＫのパルスが入力される毎に、ゲートバスライン３１に１本ずつ順次ハイレベル電圧を印加する。ただし、ゲートドライバ４の駆動波形はこれに限るものではなく、従来から公知の駆動方法を用いることができる。
【００３９】
階調用ＤＡＣ３は、外部（例えば液晶表示装置１の制御部）から入力される階調基準データ（出力電圧値データ）に基づいて、ソースドライバ５において階調値に応じた電圧を生成する際に用いられる階調基準電圧を生成し、ソースドライバ５に出力する。なお、上記の階調基準データは、液晶パネル毎に異なる絵素の浮遊容量に起因する最適な階調電圧のばらつきを調整するように、例えば液晶表示装置１の生産時などに設定される。
【００４０】
ソースドライバ５は、タイミングコントローラ２から入力される制御信号と、階調用ＤＡＣ３から入力される階調基準電圧とに基づいて、液晶パネル２０のＴＦＴ基板２１に備えられる各ソースバスライン３２に印加する電圧を制御する。具体的には、ソースドライバ５は、各ソースバスライン３２に印加するための電位（各ソースバスライン３２に接続された絵素３３のうち書き込み対象の絵素３３に印加するための電位）を生成し、生成した電位をゲートドライバ４による書込対象のゲートバスライン３１の切替動作と同期したタイミングで各ソースバスライン３２に印加する。
【００４１】
図７は、ソースバスライン３２およびゲートバスライン３１に対する電圧印加のタイミングを示す説明図である。この図に示すように、ソースドライバ５は、画像データに応じた１ゲートバスライン分の電位をタイミングコントローラ２から入力されるラッチパルスＬＳに応じたタイミングで各ソースバスライン３２に出力する。また、ゲートドライバ４は、ソースドライバ５の出力タイミングと同期したタイミングでソースドライバ５の出力に対応するゲートバスライン３１への供給電圧をハイレベルに切り替える。すなわち、ｎライン目のゲートバスライン３１の電圧がハイレベルである期間中にソースドライバ５から各ソースバスライン３２にｎライン目のデータが出力される。この処理を全てのゲートバスライン３１について順次行うことで、各絵素３３に画像データに応じた電荷をチャージして一画面分の表示を行う。なお、ソースドライバ５は、タイミングコントローラ２から入力される極性反転信号ＲＥＶに基づいて、１ゲートバスライン毎に各ソースバスライン３２への出力電圧の極性を反転させる。
【００４２】
図８は、本実施形態にかかる液晶表示装置１における各絵素３３に印加される電圧波形の一例を示す説明図である。ゲート波形（ＶＧ）はＴＦＴ３４のゲート端子に印加される電圧、ソース波形（ＶＳ）はＴＦＴ３４のソース端子に印加される電圧、対向電位は対向電極３６に印加される電圧、ＣＳ電位はＣＳ配線３８に印加される電圧を示している。
【００４３】
この図に示すように、本実施形態では、ゲート端子に印加される電圧はハイレベル側が３３Ｖ、ローレベル側が−９Ｖに設定されている。また、ソース端子に印加される電圧は、＋極性の場合の最大値（ＶＨ１０２３）が１５．６Ｖ、−極性の場合の最小値（ＶＬ１０２３）が０Ｖ（ＧＮＤ電位）に設定されている。また、対向電位は６Ｖに設定されており、ＣＳ電位は対向電位より高い９Ｖに設定されている。
【００４４】
このように、ゲート端子に印加されるハイレベル側の電圧は、ソース端子の印加電圧にかかわらずＴＦＴ３４をオンさせることができるように、ソース端子に印加される電圧の最大値よりも十分高く設定されている。また、ゲート端子に印加されるローレベル側の電圧は、ソース端子の印加電圧にかかわらずＴＦＴ３４をオフさせることができるように、ソース端子に印加される電圧の最小値よりも十分低く設定されている。これにより、ゲート端子に印加される電圧がハイレベルである場合にＴＦＴ３４がオンしてソース端子とドレイン端子との間を電流が流れ、絵素電極３５の電位がソースバスライン３２の電位と等しくなって絵素３３への書き込みが行われる。
【００４５】
図９は、電源オフ時の各部の電圧波形を概略的に示したグラフである。この図に示すように、液晶表示装置１の電源がオフされると、電源オフ直後の短い期間は液晶表示装置１に内蔵されているコンデンサ等により各部の電圧は維持されるが、その後はグランド電位まで変化していく。
【００４６】
この際、本実施形態では、通常時（液晶表示装置１の電源がオンされている期間中）のＣＳ電位ＶＣＳを対向電位ＶＣＯＭよりも高く設定しているので、電源オフ時のＣＳ電位ＶＣＳの単位時間当たりの降下量は対向電位ＶＣＯＭの単位時間あたりの降下量よりも大きくなる。すなわち、ＣＳ電位ＶＣＳの降下速度が対向電位ＶＣＯＭの降下速度よりも速くなる。そして、ＣＳ電位ＶＣＳの降下速度が速いことにより、液晶補助容量３９は極板間の電位差を保つように作用するので液晶補助容量３９における絵素電極３５側の電位が下がり、それによって絵素電極３５の電位が低下する。
【００４７】
これにより、ＴＦＴ３４におけるゲート−ソース間の電位差が大きくなり、ＴＦＴ３４のリーク電流が増大して絵素電極３５に蓄積された電荷がソースバスライン３２に抜けやすくなる。
【００４８】
すなわち、上述した図１７に示したように、ＴＦＴは、ゲート−ソース間の電位差が大きいほどリーク電流が大きくなるという特性を有している。このため、絵素電極３５の電位を低下させてＴＦＴ３４のゲート−ソース間の電位差を増加させることにより、ＴＦＴ３４のリーク電流を増加させて絵素電極３５の電荷をソースバスライン３２に逃がすことができる。
【００４９】
以上のように、本実施形態にかかる液晶表示装置１では、ＣＳ電源回路１１が、通常時（液晶表示装置１の電源がオンされている期間中）におけるＣＳ電位ＶＣＳを、対向電位ＶＣＯＭよりも高く設定（グランド電位との電位差が大きくなるように設定）する。
【００５０】
これにより、電源オフ時に絵素電極３５の電位を低下させてＴＦＴ３４のゲート−ソース間の電位差を大きくすることができるので、ＴＦＴ３４のリーク電流を増加させて絵素電極３５に蓄積された電荷をソースバスライン３２に逃がすことができる。したがって、電源オフ後に絵素電極３５に電荷が蓄積され続けることにより焼き付き等の不具合が生じることを防止できる。
【００５１】
特に、本実施形態では、ＴＦＴ３４として、オフリーク電流が非常に少ないという特性を有するインジウムガリウム亜鉛酸化物半導体からなるＴＦＴを用いているため、電源オフ時に絵素電極３５に電荷が蓄積されやすい傾向があるが、インジウムガリウム亜鉛酸化物半導体からなるＴＦＴを用いた場合であっても電源オフ時に絵素電極３５に蓄積される電荷を低減できる。
【００５２】
なお、本実施形態では、通常時（電源オン時）のＣＳ電位ＶＣＳを９Ｖ、対向電位ＶＣＯＭを６Ｖに設定しているが、これら両電位の値はこれに限るものではなく、少なくともＣＳ電位ＶＣＳの方が対向電位ＶＣＯＭよりも高くなるように、液晶パネル２０の特性等に応じて適宜設定すればよい。
【００５３】
また、従来の液晶表示装置では、例えば上述した特許文献１のように、電源オフ時に絵素電極から電荷を抜くための処理を行う回路と、当該回路を電源供給が遮断された状態でも駆動できるようにするためのコンデンサ等の充電手段とを設ける必要があった。これに対して、本実施形態によれば、ＣＳ電位ＶＣＳを対向電位ＶＣＯＭよりも高く設定するためのＣＳ電源回路１１を設けるだけで上記回路および上記充電手段を設けなくても電源オフ時に各絵素の電荷を抜くことができる。したがって、液晶表示装置１の製造コストを低減することができる。
【００５４】
ただし、本実施形態にかかる液晶表示装置１において、駆動時の印加電圧を上述したように設定するとともに、電源オフ時に絵素電極から電荷を抜くための処理を行う回路と、当該回路を電源供給が遮断された状態でも駆動できるようにするためのコンデンサ等の充電手段とを設け、電源オフ時に各絵素に蓄積される電荷を低減するための電位（グランド電位またはそれに近い電位）を各絵素に書き込む処理を行うようにしてもよい。
【００５５】
また、本実施形態では、液晶表示装置１がバックライト３０から出射される光を用いて表示を行う透過型の液晶表示装置である場合について説明したが、これに限るものではない。例えば、外部からの入射光を反射させて表示光として用いる反射型の液晶表示装置であってもよく、透過型の液晶表示装置の機能と反射型の液晶表示装置の機能とを併せ持った半透過型の液晶表示装置であってもよい。
【００５６】
また、本実施形態では、絵素電極がＴＦＴ基板２１に備えられ、対向電極が対向基板２２に備えられた液晶表示装置について説明したが、これに限らず、絵素電極および対向電極の両方が同一基板に備えられた構成であってもよい。
【００５７】
〔実施形態２〕
本発明の他の実施形態について説明する。なお、説明の便宜上、実施形態１と共通の機能を有する部材については実施形態１と同じ符号を付し、その説明を省略する。
【００５８】
実施形態１では、通常時（電源オン時）のＣＳ電位ＶＣＳを対向電位ＶＣＯＭよりも高く設定しておくことにより、電源オフ時におけるＣＳ電位ＶＣＳの降下速度を対向電位ＶＣＯＭの降下速度よりも速くする構成について説明した。これに対して、本実施形態では、通常時（電源オン時）にはＣＳ電位ＶＣＳと対向電位ＶＣＯＭとを同値に設定しておき、電源オフ時（電源オフ動作期間中）にＣＳ電位ＶＣＳを対向電位ＶＣＯＭよりも低い電位に切り替えることにより、電源オフ動作の開始から終了までの少なくとも一部の期間におけるＣＳ電位ＶＣＳの降下速度を対向電位ＶＣＯＭの降下速度よりも速くする。
【００５９】
具体的には、本実施形態にかかる液晶表示装置１は、ＣＳ電源回路１１の出力段に、図１０に示す電源切替回路１１０ａを備えている。
【００６０】
図１０に示すように、電源切替回路１１０ａは、電圧検知部１１１、ＭＯＳＦＥＴ１１２、抵抗１１３、およびオペアンプ１１４を備えている。
【００６１】
電圧検知部１１１は、入力電源とＭＯＳＦＥＴ１１２のゲート端子Ｇとの間に接続されており、入力電位Ｖｉｎ（入力電源電圧）に応じてＭＯＳＦＥＴ１１２の動作を制御する。具体的には、電圧検知部１１１は、入力電位Ｖｉｎが所定値以上である場合にはＭＯＳＦＥＴ１１２のソース−ドレイン間を導通させ、入力電位Ｖｉｎが所定値未満である場合にはＭＯＳＦＥＴ１１２のソース−ドレイン間を遮断させるようにゲート端子Ｇに対する出力電圧を制御する。
【００６２】
ＭＯＳＦＥＴ１１２のソース端子ＳにはＣＳ電源回路１１で生成されたＣＳ基準電位ＶＣＳ＿ｒｅｆ（本実施形態ではＶＣＳ＿ｒｅｆ＝ＶＣＯＭ）が供給されており、ドレイン端子Ｄはオペアンプ１１４の入力端子に接続されている。したがって、入力電位Ｖｉｎが所定値以上である場合にはＣＳ基準電位ＶＣＳ＿ｒｅｆがオペアンプ１１４に入力される。また、入力電位Ｖｉｎが所定値未満である場合にはＭＯＳＦＥＴ１１２のソース−ドレイン間は遮断される。
【００６３】
抵抗１１３は、一端側がＭＯＳＦＥＴ１１２とオペアンプ１１４との間に接続され、他端側がゲートドライバ４のローレベル側電源回路８ｂ（低電位供給源）の出力側に接続されている。
【００６４】
オペアンプ１１４は、ボルテージフォロワ回路になっており、当該オペアンプ１１４に対する入力電位と同じ電位をＣＳ幹配線３８ｔに出力するようになっている。したがって、オペアンプ１１４の出力電位は、液晶表示装置１の入力電位Ｖｉｎが所定値以上の場合にはＶＣＳ＿ｒｅｆとなり、所定値未満の場合にはＶＧＬとなる。
【００６５】
図１１は、ＣＳ基準電位ＶＣＳ＿ｒｅｆを対向電位ＶＣＯＭと同電位に設定した場合の、電源オフ時の各部の電位の変化を概略的に示したグラフである。
【００６６】
この図に示すように、液晶表示装置１の電源がオン状態である期間中にはＣＳ電位ＶＣＳは対向電位ＶＣＯＭと同値（ＶＣＳ＿ｒｅｆ＝ＶＣＯＭ）に設定されているが、電源がオフされてＭＯＳＦＥＴ１１２が遮断されると、ＣＳ電位ＶＣＳはゲートドライバ４のローレベル側電位ＶＧＬに引き下げられる。
【００６７】
この際、ＣＳ電位ＶＣＳの降下速度は少なくともＭＯＳＦＥＴ１１２が遮断されてＶＧＬまで引き下げられる期間中には対向電位ＶＣＯＭの降下速度よりも速くなる。
【００６８】
このため、ＣＳ電位ＶＣＳの降下速度が速いことにより、液晶補助容量３９は極板間の電位差を保つように作用して液晶補助容量３９における絵素電極３５側の電位が下がり、絵素電極３５の電位が低下する。これにより、ＴＦＴ３４におけるゲート−ソース間の電位差が大きくなり、ＴＦＴ３４のリーク電流が増大して絵素電極３５に蓄積された電荷がソースバスライン３２に抜けやすくなる。
【００６９】
以上のように、本実施形態では、電源オフ時にＣＳ幹配線３８ｔに対する出力電位を対向電位ＶＣＯＭよりも低い電位に切り替えることにより、電源オフ動作の開始から電源オフ動作の完了までの少なくとも一部の期間におけるＣＳ電位ＶＣＳの降下速度を対向電位ＶＣＯＭの降下速度よりも速くする。
【００７０】
これにより、実施形態１と同様、ＴＦＴ３４のゲート−ソース間の電位差を大きくして絵素電極３５の電荷がソースバスライン３２に逃げやすくすることができる。
【００７１】
なお、本実施形態では、電源オフ時にオペアンプ１１４にゲートドライバ４のローレベル側電位ＶＧＬが入力される構成としているが、これに限るものではなく、少なくとも対向電位ＶＣＯＭよりも低い電位が入力される構成であればよい。例えば、電源オフ時にオペアンプ１１４の入力側をグランド（低電位供給源）に接続してもよく、出力電位が対向電位ＶＣＯＭよりも低い各種ロジック電源回路等（低電位供給源）に接続してもよい。
【００７２】
また、本実施形態では、通常時（電源がオンされている期間中）におけるＣＳ電位ＶＣＳの値（ＶＣＳ＿ｒｅｆ）を対向電位ＶＣＯＭと同値に設定しているが、これに限るものではなく、対向電位ＶＣＯＭと異なる値であってもよい。通常時におけるＣＳ電位ＶＣＳの値（ＶＣＳ＿ｒｅｆ）を対向電位ＶＣＯＭと異なる値に設定する場合、電源オフ時にＭＯＳＦＥＴ１１２が遮断されたときにオペアンプ１１４に入力される電位が、ＣＳ電位ＶＣＳの降下速度の方が対向電位ＶＣＯＭの降下速度よりも速くなる電位になるように、抵抗１１３の他端側の接続先（オペアンプ１１４に対する電位供給源）を選定すればよい。
【００７３】
〔実施形態３〕
本発明のさらに他の実施形態について説明する。なお、説明の便宜上、上述した実施形態と共通の機能を有する部材については当該実施形態と同じ符号を付し、その説明を省略する。
【００７４】
本実施形態では、通常時（液晶表示装置１の電源がオンされている期間中）にはＣＳ電位ＶＣＳと対向電位ＶＣＯＭとを同値に設定しておき、電源オフ時にＣＳ電位ＶＣＳの降下を対向電位ＶＣＯＭの降下よりも早いタイミングで開始させ、それによって電源オフ動作の開始から終了までの少なくとも一部の期間におけるＣＳ電位ＶＣＳの降下速度を対向電位ＶＣＯＭの降下速度よりも速くする。
【００７５】
具体的には、本実施形態にかかる液晶表示装置１は、ＣＳ電源回路１１の出力段に、図１２に示す電源切替回路１１０ｂを備えている。
【００７６】
図１０に示すように、電源切替回路１１０ｂは、電圧検知部１１５、ＭＯＳＦＥＴ１１６、抵抗１１７、およびオペアンプ１１８を備えている。
【００７７】
オペアンプ１１８は、ボルテージフォロワ回路になっており、当該オペアンプ１１８に対する入力電位と同じ電位を出力するようになっている。また、オペアンプ１１８の入力側には、ＣＳ電源回路１１で生成されたＣＳ基準電位ＶＣＳ＿ｒｅｆ（本実施形態ではＶＣＳ＿ｒｅｆ＝ＶＣＯＭ）が入力されるようになっている。したがって、オペアンプ１１８の出力電位はＶＣＳ＿ｒｅｆである。
【００７８】
電圧検知部１１５は、入力電源とＭＯＳＦＥＴ１１２のゲート端子Ｇとの間に接続されており、入力電位Ｖｉｎ（入力電源電圧）に応じてＭＯＳＦＥＴ１１２の動作を制御する。具体的には、電圧検知部１１１は、入力電位Ｖｉｎが所定値以上である場合にはＭＯＳＦＥＴ１１２のソース−ドレイン間を遮断させ、入力電位Ｖｉｎが所定値未満である場合にはＭＯＳＦＥＴ１１２のソース−ドレイン間を導通させるようにゲート端子Ｇに対する出力電圧を制御する。
【００７９】
ＭＯＳＦＥＴ１１２のソース端子Ｓはグランドに接続されており、ドレイン端子Ｄは抵抗１１７を介してオペアンプ１１４の出力側とＣＳ幹配線３８ｔとの間に接続されている。したがって、入力電位Ｖｉｎが所定値以上である場合にはＣＳ幹配線３８ｔの電位はオペアンプ１１４から出力されるＣＳ基準電位ＶＣＳ＿ｒｅｆとなり、入力電位Ｖｉｎが所定値未満である場合にはグランド電位になる。
【００８０】
図１３は、ＣＳ基準電位ＶＣＳ＿ｒｅｆを対向電位ＶＣＯＭと同電位に設定した場合の、電源オフ時の各部の電位の変化を概略的に示したグラフである。
【００８１】
この図に示すように、液晶表示装置１の電源がオン状態である期間中にはＣＳ電位ＶＣＳは対向電位ＶＣＯＭと同値のＶＣＳ＿ｒｅｆに設定されているが、電圧検知部１１５によって入力電位の低下（液晶表示装置１の電源オフ）が検出されてＭＯＳＦＥＴ１１６が導通すると、ＣＳ電位ＶＣＳはグランド電位に向けて降下し始める。
【００８２】
この際、対向電位ＶＣＯＭは、電源オフ直後の所定期間は液晶表示装置１に内蔵されているコンデンサ等により電源オン時の電位に維持され、その後にグランド電位に向けて降下し始める。
【００８３】
したがって、ＣＳ電位ＶＣＳの降下の方が対向電位ＶＣＯＭの降下よりも早いタイミングで開始され、少なくとも入力電位Ｖｉｎの低下が検知された直後にはＣＳ電位ＶＣＳの降下速度の方が対向電位ＶＣＯＭの降下速度よりも速くなる。
【００８４】
このため、ＣＳ電位ＶＣＳの降下速度が速いことにより、液晶補助容量３９は極板間の電位差を保つように作用して液晶補助容量３９における絵素電極３５側の電位が下がり、絵素電極３５の電位が低下する。これにより、ＴＦＴ３４におけるゲート−ソース間の電位差が大きくなり、ＴＦＴ３４のリーク電流が増大して絵素電極３５に蓄積された電荷がソースバスライン３２に抜けやすくなる。
【００８５】
以上のように、本実施形態では、電源オフ時にＣＳ電位ＶＣＳの降下開始タイミングを対向電位ＶＣＯＭの降下開始タイミングよりも早く生じさせることにより、電源オフ動作の開始から電源オフ動作の完了までの少なくとも一部の期間におけるＣＳ電位ＶＣＳの降下速度を対向電位ＶＣＯＭの降下速度よりも速くする。
【００８６】
これにより、実施形態１，２と同様、ＴＦＴ３４のゲート−ソース間の電位差を大きくして絵素電極３５の電荷がソースバスライン３２に逃げやすくすることができる。
【００８７】
なお、本実施形態では、通常時（電源がオンされている期間中）におけるＣＳ電位ＶＣＳの値（ＶＣＳ＿ｒｅｆ）を対向電位ＶＣＯＭと同値に設定しているが、これに限るものではなく、対向電位ＶＣＯＭと異なる値であってもよい。
【００８８】
また、本実施形態では、電源オフ時にＣＳ幹配線３８ｔをグランドに接続する構成としているが、これに限るものではなく、少なくとも対向電位ＶＣＯＭよりも低い電位源に接続する構成であればよい。例えば、電源オフ時にＣＳ幹配線３８ｔを出力電位が対向電位ＶＣＯＭよりも低い各種ロジック電源回路に接続してもよい。
【００８９】
〔実施形態４〕
本発明のさらに他の実施形態について説明する。なお、説明の便宜上、上述した実施形態と共通の機能を有する部材については当該実施形態と同じ符号を付し、その説明を省略する。
【００９０】
上述した各実施形態では、ＣＳ電源回路１１からＣＳ配線３８にＣＳ電位ＶＣＳを供給していた。これに対して、本実施形態では、ＣＳ配線３８がゲートバスライン３１に接続された、ＣＳオンゲート（CS on Gate）方式の液晶パネル２０を用いる。
【００９１】
図１４は本実施形態にかかる液晶表示装置１に備えられる液晶パネル２０の絵素３３の構成を示す説明図であり、図１５はその等価回路図である。
【００９２】
図１４および図１５に示したように、ＣＳ配線３８は、当該ＣＳ配線３８に対向配置された絵素３３を駆動するゲートバスライン３１に隣接するゲートバスライン３１に接続されている。なお、本実施形態では、ＣＳ配線３８の電位はゲートドライバ４によって制御されるので、ＣＳ電源回路１１は備えられていない。
【００９３】
図１６は、本実施形態にかかる液晶表示装置１における電源オフ時の各部の電位の変化を概略的に示したグラフである。
【００９４】
図１６に示すように、液晶表示装置１の電源がオフされると、電源オフ直後の短い期間は液晶表示装置１に内蔵されているコンデンサ等により各部の電圧は維持されるが、その後はグランド電位まで変化していく。また、本実施形態では、ＣＳ配線３８がゲートバスライン３１に接続されており、各ゲートバスライン３１には電源オフ時にはハイレベル側電位ＶＧＨが供給されるようになっている。
【００９５】
このため、ＣＳ電位ＶＣＨは、電源オフ時には対向電位ＶＣＯＭよりも高い電位からグランド電位に向かって低下していくので、電源オフ時のＣＳ電位ＶＣＳの降下速度は、実施形態１と同様、対向電位ＶＣＯＭの降下速度よりも速くなる。そして、ＣＳ電位ＶＣＳの降下が速いことにより、液晶補助容量３９は極板間の電位差を保つように作用して液晶補助容量３９における絵素電極３５側の電位が下がり、絵素電極３５の電位が低下する。
【００９６】
これにより、ＴＦＴ３４におけるゲート−ソース間の電位差が大きくなり、ＴＦＴ３４のリーク電流が増大して絵素電極３５に蓄積された電荷がソースバスライン３２に抜けやすくなる。
【００９７】
〔まとめ〕
本発明の態様１にかかる液晶表示装置は、複数のゲートバスラインと、上記ゲートバスラインと交差する複数のソースバスラインと、上記ゲートバスラインと上記ソースバスラインとの交差部毎に設けられた絵素とを備え、上記絵素が、液晶層を介して対向配置された絵素電極および対向電極と、ゲート端子が上記ゲートバスラインに接続され、ソース端子が上記ソースバスラインに接続され、ドレイン端子が上記絵素電極に接続されたスイッチング素子と、上記絵素電極に対向配置されて上記絵素電極との間で液晶補助容量を形成する補助容量配線とを備えている液晶表示装置であって、電源オフ動作の開始から電源オフ動作の完了までの少なくとも一部の期間に、上記補助容量配線の電位である補助容量電位の降下速度が、上記対向電極の電位である対向電位の降下速度よりも速くなることを特徴としている。
【００９８】
上記の構成によれば、液晶補助容量の両電極（絵素電極および補助容量配線）の電位が当該両電極間の電位差を保つように変化するため、補助容量電位を迅速に低下させることにより絵素電極の電位を迅速に低下させることができる。その結果、スイッチング素子のゲート端子とソース端子との電位差を大きくできるので、スイッチング素子のリーク電流を増加させて絵素電極の電荷をソースバスラインにより効果的に逃がすことができる。これにより、電源オフ時に絵素に電荷が蓄積されにくい、簡易な構成の液晶表示装置を実現できる。
【００９９】
本発明の態様２にかかる液晶表示装置は、上記態様１において、電源オフ動作開始前の上記補助容量電位が、上記対向電位よりも高い電位に設定されている構成である。
【０１００】
上記の構成によれば、電源オフ動作開始前の補助容量電位が対向電位よりも高い電位に設定されているので、電源オフ動作開始後の補助容量電位の降下速度は対向電位の降下速度よりも速くなる。これにより、絵素電極の電位を迅速に低下させてスイッチング素子のゲート端子とソース端子との電位差を大きくし、スイッチング素子のリーク電流を増加させて絵素電極の電荷をソースバスラインにより効果的に逃がすことができる。
【０１０１】
本発明の態様３にかかる液晶表示装置は、上記態様１において、電源オフ動作開始前の上記補助容量電位が上記対向電位と同電位または上記対向電位よりも高い電位に設定されており、電源オフ動作の開始から電源オフ動作の完了までの少なくとも一部の期間に、上記補助容量配線を、対向電位よりも低い電位を供給する低電位供給源に接続する電源切替回路を備えている構成である。
【０１０２】
上記の構成によれば、電源オフ動作期間中に補助容量配線を対向電位よりも低い電位を供給する低電位供給源に接続することにより、補助容量電位の降下速度を対向電位の降下速度よりも速くできる。これにより、絵素電極の電位を迅速に低下させてスイッチング素子のゲート端子とソース端子との電位差を大きくし、スイッチング素子のリーク電流を増加させて絵素電極の電荷をソースバスラインにより効果的に逃がすことができる。
【０１０３】
本発明の態様４にかかる液晶表示装置は、上記態様１において、入力電源電圧が所定値以下に低下したことを検知する電圧検知部と、上記電圧検知部によって入力電源電圧が所定値以下に低下したことが検知された後、上記対向電位が降下開始する前に、上記補助容量配線を、上記対向電位よりも低い電位を供給する低電位供給源に接続する電源切替回路とを備えている構成である。
【０１０４】
上記の構成によれば、少なくとも電源オフ動作の開始から対向電位の降下開始までの期間においては、補助容量電位の降下速度を対向電位の降下速度よりも速くできる。これにより、絵素電極の電位を迅速に低下させてスイッチング素子のゲート端子とソース端子との電位差を大きくし、スイッチング素子のリーク電流を増加させて絵素電極の電荷をソースバスラインにより効果的に逃がすことができる。
【０１０５】
本発明の態様５にかかる液晶表示装置は、上記態様１において、上記補助容量配線は、上記ゲートバスラインに接続されている構成である。すなわち、上記液晶表示装置は、各絵素がＣＳオンゲート構造を有している構成である。
【０１０６】
上記の構成によれば、電源オフ時の補助容量電位の降下速度を対向電位の降下速度よりも速くできる。これにより、絵素電極の電位を迅速に低下させてスイッチング素子のゲート端子とソース端子との電位差を大きくし、スイッチング素子のリーク電流を増加させて絵素電極の電荷をソースバスラインにより効果的に逃がすことができる。
【０１０７】
本発明の液晶表示装置は、上記態様１から５において、上記スイッチング素子は、酸化物半導体からなるチャネル層を有する薄膜トランジスタである構成である。
【０１０８】
酸化物半導体からなるチャネル層を備えた薄膜トランジスタは、オフリーク電流が非常に少ないという特性を有しており、液晶表示装置の電源をオフしたときに絵素電極と対向電極との間に電位差が残っていると、電源がオフされている期間中にその電位差が印加され続けることにより焼き付き等の不具合が生じやすい。
【０１０９】
これに対して、上記の構成によれば、電源オフ時に蓄積される絵素電極と対向電極との間の電位差を低減できるので、酸化物半導体からなるチャネル層を備えた薄膜トランジスタを用いている場合であっても絵素電極と対向電極との間に電位差によって焼き付き等の不具合が生じることを防止できる。
【０１１０】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１１１】
本発明は、液晶表示装置に適用でき、スイッチング素子としてオフリーク電流が少ない酸化物半導体等からなる薄膜トランジスタを用いた液晶表示装置に特に好適に適用できる。
【符号の説明】
【０１１２】
１  液晶表示装置
４  ゲートドライバ
５  ソースドライバ
８  ゲート電源回路
８ａ  ハイレベル側電源回路
８ｂ  ローレベル側電源回路
１１  ＣＳ電源回路
１２  対向電源回路
２０  液晶パネル
２４  液晶層
３１  ゲートバスライン
３２  ソースバスライン
３３  絵素
３４  ＴＦＴ（スイッチング素子）
３５  絵素電極
３６  対向電極
３８  ＣＳ配線
３８ｔ  ＣＳ幹配線
３９  液晶補助容量
１１０ａ，１１０ｂ  電源切替回路
１１１，１１５  電圧検知部
１１２，１１６  ＭＯＳＦＥＴ
１１３，１１７  抵抗
１１４，１１８  オペアンプ
【図１】
2015068856.tif 000003
【図２】
2015068856.tif 000004
【図３】
2015068856.tif 000005
【図４】
2015068856.tif 000006
【図５】
2015068856.tif 000007
【図６】
2015068856.tif 000008
【図７】
2015068856.tif 000009
【図８】
2015068856.tif 000010
【図９】
2015068856.tif 000011
【図１０】
2015068856.tif 000012
【図１１】
2015068856.tif 000013
【図１２】
2015068856.tif 000014
【図１３】
2015068856.tif 000015
【図１４】
2015068856.tif 000016
【図１５】
2015068856.tif 000017
【図１６】
2015068856.tif 000018
【図１７】
2015068856.tif 000019