(57)【要約】【課題】回路設計の利便性を確保しつつ基準電位変動に起因する誤動作が抑制された逆レベルシフト回路を提供する。【解決手段】逆レベルシフト回路１０は、トランジスタ１４と、電流電圧変換部１６と、電流電圧変換部１６と、ダミー電流回路３０と、カレントミラー回路３４を備える。トランジスタ１４は、ＶＳ電位を基準電位とする入力電圧信号に応答して電流信号ｂを出力する。電流電圧変換部１６は、電流信号ｂをＧＮＤ電位を基準電位とする電圧信号に変換する。ダミー電流回路３０は、ＶＳ電位が変化したときにダミー電流信号ｉＤｕを流す。カレントミラー回路３４は、ダミー電流信号ｉＤｕに応答して出力電流ｃを生成することで電流信号ｂを引き抜く。【選択図】図１
2015136216.tif 000002
【特許請求の範囲】
【請求項１】
第１電位を基準電位とする入力信号に応答して入力電流信号を出力するトランジスタと、
前記入力電流信号を前記第１電位より低い第２電位を基準電位とする電圧信号に変換する電流電圧変換部と、
前記第１電位が変化したときにダミー電流信号を流すダミー電流回路と、
前記ダミー電流信号に応答して出力電流を生成することで前記入力電流信号又は前記電流電圧変換部を流れる電流信号を引き抜くカレントミラー回路と、
を備える逆レベルシフト回路。
【請求項２】
前記カレントミラー回路は、前記出力電流を生成することで前記入力電流信号を直接に引き抜く請求項１に記載の逆レベルシフト回路。
【請求項３】
前記電流電圧変換部は、前記入力電流信号に応じた電流を一端に受け前記第２電位に他端が接続したプルダウン抵抗を含み、
前記カレントミラー回路は、前記出力電流を生成することで前記一端から直接に電流を引き抜く請求項１または２に記載の逆レベルシフト回路。
【請求項４】
前記出力電流に応答してオンとなる電流引抜トランジスタを備え、
前記カレントミラー回路は、前記出力電流を生成することで前記電流引抜トランジスタを介して前記入力電流信号又は前記電流電圧変換部を流れる電流信号を引き抜く請求項１〜３のいずれか１項に記載の逆レベルシフト回路。
【請求項５】
一端が前記電流引抜トランジスタの制御端子と接続し、他端が前記電流引抜トランジスタと前記電流電圧変換部との接続点に接続したコンデンサを備える請求項４に記載の逆レベルシフト回路。
【請求項６】
前記カレントミラー回路の作動時に前記出力電流で充電され前記カレントミラー回路の非作動時に放電されるコンデンサを備える請求項４または５に記載の逆レベルシフト回路。
【請求項７】
前記コンデンサと直列接続するダイオードをさらに備える請求項６に記載の逆レベルシフト回路。
【請求項８】
前記入力信号の立上がりエッジに同期して立ち上がるオンパルス信号と前記入力信号の立下りエッジに同期して立ち上がるオフパルス信号とをそれぞれ出力するワンショット回路をさらに備え、
前記トランジスタは、
前記オンパルス信号に応答して第１入力電流信号を出力するオン側トランジスタと、
前記オフパルス信号に応答して第２入力電流信号を出力するオフ側トランジスタと、
を含み、
前記電流電圧変換部は、
前記第１入力電流信号を前記第２電位を基準電位とする第１電圧信号に変換する第１電流電圧変換部と、
前記第２入力電流信号を前記第２電位を基準電位とする第２電圧信号に変換する第２電流電圧変換部と、
を含み、
前記第１電圧信号および前記第２電圧信号を合成することで出力電圧信号を生成する合成回路をさらに備え、
前記カレントミラー回路は、前記出力電流を生成することで、前記第１入力電流信号又は前記第１電流電圧変換部を流れる電流信号を引き抜くとともに前記第２入力電流信号又は前記第２電流電圧変換部を流れる電流信号を引き抜く請求項１に記載の逆レベルシフト回路。
【請求項９】
前記カレントミラー回路は、前記第１入力電流信号および前記第２入力電流信号をそれぞれ直接に引き抜く請求項８に記載の逆レベルシフト回路。
【請求項１０】
前記第１電流電圧変換部は、前記第１入力電流信号に応じた電流を一端に受け他端が前記第２電位に接続した第１プルダウン抵抗を含み、
前記第２電流電圧変換部は、前記第２入力電流信号に応じた電流を一端に受け他端が前記第２電位に接続した第２プルダウン抵抗を含み、
前記カレントミラー回路は、前記第１プルダウン抵抗の前記一端および前記第２プルダウン抵抗の前記一端からそれぞれ直接に電流を引き抜く請求項８または９に記載の逆レベルシフト回路。
【請求項１１】
前記出力電流に応答してそれぞれオンとなる第１電流引抜トランジスタおよび第２電流引抜トランジスタを備え、
前記カレントミラー回路は、前記出力電流を生成することで、前記第１電流引抜トランジスタを介して前記第１入力電流信号又は前記第１電流電圧変換部を流れる電流信号を引き抜くとともに、前記第２電流引抜トランジスタを介して前記第２入力電流信号又は前記第２電流電圧変換部を流れる電流信号を引き抜く請求項８〜１０のいずれか１項に記載の逆レベルシフト回路。
【請求項１２】
一端が前記第１電流引抜トランジスタの制御端子と接続し、他端が前記第１電流引抜トランジスタと前記第１電流電圧変換部との接続点に接続した第１コンデンサと、
一端が前記第２電流引抜トランジスタの制御端子と接続し、他端が前記第２電流引抜トランジスタと前記第２電流電圧変換部との接続点に接続した第２コンデンサと、
を備える請求項１１に記載の逆レベルシフト回路。
【請求項１３】
前記カレントミラー回路の作動時に前記出力電流で充電され前記カレントミラー回路の非作動時に放電される第３コンデンサを備える請求項１１または１２に記載の逆レベルシフト回路。
【請求項１４】
前記第３コンデンサと直列接続するダイオードをさらに備える請求項１３に記載の逆レベルシフト回路。
【請求項１５】
前記電流電圧変換部から出力された電圧信号に対してフィルタリングをするフィルタ回路を、さらに備える請求項１〜１４のいずれか１項に記載の逆レベルシフト回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、逆レベルシフト回路に関する。
【背景技術】
【０００２】
従来、例えば、特開２００３−３２１０２号公報に開示されているように、高電圧信号を低電圧信号に変換する逆レベルシフト回路が知られている。この従来技術にかかる逆レベルシフト回路は、ハイサイド（すなわち高電圧側）の入力電圧信号を電流信号に変換する電圧電流変換部を備えている。その変換した電流信号を、ゲートを接地させたトランジスタを高耐圧抵抗として用いてローサイド（すなわち低電圧側）に伝達する。ローサイドには、電流信号を出力電圧信号に変換する電流電圧変換部が設けられている。
【０００３】
特開２０１２−１３０２０９号公報には、基準電位変動（ｄＶ／ｄｔ）により変位電流が生ずることでレベルシフト回路に偽パルスが発生し、レベルシフト回路の出力を受けて駆動するスイッチング素子が誤動作するという問題が記載されている。すなわち、上アームスイッチング素子を駆動すると、上アーム基準電位ＶＳは電源電圧と接地電圧との間を変化する。レベルシフト回路におけるトランジスタのドレインゲート間には寄生容量が存在し、ドレインソース間には寄生容量が存在する。上アーム基準電位ＶＳが変化すると、これらの寄生容量に起因する変位電流が流れる。この変位電流により偽パルスが発生し、上アームスイッチング素子が誤作動してしまうという問題がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−３２１０２号公報
【特許文献２】特開２０１２−１３０２０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述した基準電位変動による変位電流の問題は、逆レベルシフト回路においても同様に生じうる。逆レベルシフト回路においても、変位電流が生ずるとこれに応答して不要なパルスをローサイドへ出力してしまう。以下、便宜上、この不要なパルスを「誤パルス」とも称す。
【０００６】
誤パルスの問題を解決する方法の一つとして、逆レベルシフト回路本体とほぼ同じ構成のダミー信号生成回路を追加する技術が考えられる。変位電流と同じタイミングで立上がりかつ同じオン期間を有するダミー電流信号を生成し、このダミー電流信号で誤パルスを取り除くという技術である。具体的には、このダミー信号生成回路には、基準電位変動があったときに逆レベルシフト回路本体の変位電流と同期してダミー電流信号を生成するダミー電流回路と、このダミー電流信号をダミー電圧信号に変換する電流電圧変換部と、逆レベルシフト回路本体からの出力電圧信号とダミー電圧信号との論理演算を行う論理回路と、を設ける。
【０００７】
変位電流とダミー電流信号が一致しているので、誤パルスとダミー電圧信号とを論理演算すれば誤パルスを除去することができる。このようなダミー信号生成回路を用いる場合には、逆レベルシフト回路本体の誤パルスに合わせて、ダミー信号生成回路におけるダミー電流信号およびダミー電圧信号の時期および長さを正確に調整する必要がある。そのためには逆レベルシフト回路本体が有する複数の回路素子とダミー信号生成回路が有する複数の回路素子との間で、互いに特性を合わせる必要がある。しかしながら、現実的には、それぞれの回路素子の特性にはバラツキがあるので、回路設計が困難であるという問題があった。
【０００８】
本発明は、上述のような課題を解決するためになされたもので、回路設計の利便性を確保しつつ基準電位変動に起因する誤動作が抑制された逆レベルシフト回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明にかかる逆レベルシフト回路は、第１電位を基準電位とする入力信号に応答して入力電流信号を出力するトランジスタと、前記入力電流信号を前記第１電位より低い第２電位を基準電位とする電圧信号に変換する電流電圧変換部と、前記第１電位が変化したときにダミー電流信号を流すダミー電流回路と、前記ダミー電流信号に応答して出力電流を生成することで前記入力電流信号又は前記電流電圧変換部を流れる電流を引き抜くカレントミラー回路と、を備える。
【発明の効果】
【００１０】
カレントミラー回路は簡単な回路で電流信号を複製でき、回路設計の利便性が高いという利点がある。本発明によれば、カレントミラー回路を利用して誤動作の原因となる変位電流を引き抜くようにしたので、回路設計の利便性を確保しつつ基準電位変動に起因する誤動作を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態１にかかる逆レベルシフト回路を内蔵する半導体装置を示す図である。
【図２】本発明の実施の形態１にかかる逆レベルシフト回路を示す図である。
【図３】本発明の実施の形態１にかかる逆レベルシフト回路の内部を伝達する信号を示すタイミングチャートである。
【図４】実施の形態１の変形例にかかる逆レベルシフト回路を示す図である。
【図５】実施の形態１の変形例にかかる逆レベルシフト回路の内部を伝達する信号を示すタイミングチャートである。
【図６】実施の形態１の変形例にかかる逆レベルシフト回路を示す図である。
【図７】実施の形態１の変形例にかかる逆レベルシフト回路の内部を伝達する信号を示すタイミングチャートである。
【図８】実施の形態１の変形例にかかる逆レベルシフト回路を示す図である。
【図９】実施の形態１の変形例にかかる逆レベルシフト回路の内部を伝達する信号を示すタイミングチャートである。
【図１０】実施の形態１の変形例にかかる逆レベルシフト回路を示す図である。
【図１１】実施の形態１の変形例にかかる逆レベルシフト回路の内部を伝達する信号を示すタイミングチャートである。
【図１２】実施の形態１の変形例にかかる逆レベルシフト回路を示す図である。
【図１３】実施の形態１の変形例にかかる逆レベルシフト回路の内部を伝達する信号を示すタイミングチャートである。
【図１４】本発明の実施の形態２にかかる逆レベルシフト回路を示す図である。
【図１５】本発明の実施の形態２にかかる逆レベルシフト回路の内部を伝達する信号を示すタイミングチャートである。
【図１６】実施の形態２の変形例にかかる逆レベルシフト回路を示す図である。
【図１７】実施の形態２の変形例にかかる逆レベルシフト回路の内部を伝達する信号を示すタイミングチャートである。
【図１８】実施の形態２の変形例にかかる逆レベルシフト回路を示す図である。
【図１９】実施の形態２の変形例にかかる逆レベルシフト回路の内部を伝達する信号を示すタイミングチャートである。
【図２０】実施の形態２の変形例にかかる逆レベルシフト回路を示す図である。
【図２１】実施の形態２の変形例にかかる逆レベルシフト回路の内部を伝達する信号を示すタイミングチャートである。
【図２２】実施の形態２の変形例にかかる逆レベルシフト回路を示す図である。
【図２３】実施の形態２の変形例にかかる逆レベルシフト回路の内部を伝達する信号を示すタイミングチャートである。
【図２４】実施の形態２の変形例にかかる逆レベルシフト回路を示す図である。
【図２５】実施の形態２の変形例にかかる逆レベルシフト回路の内部を伝達する信号を示すタイミングチャートである。
【発明を実施するための形態】
【００１２】
実施の形態１．
図１は、本発明の実施の形態１にかかる逆レベルシフト回路１０を内蔵する半導体装置１を示す図である。半導体装置１は、上アームスイッチング素子２と下アームスイッチング素子３を備えたインバータ駆動回路であり、高圧電源７に接続している。実施の形態１ではこれらのスイッチング素子に絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を用いているが、本発明はこれに限られず、ＭＯＳＦＥＴであってもよい。上アームスイッチング素子２と下アームスイッチング素子３のそれぞれのゲート端子は、高耐圧ＩＣである駆動回路５の出力信号ＨＯＵＴ、ＬＯＵＴそれぞれを出力する端子と接続している。駆動回路５は、入力電圧信号ＨＩＮ，ＬＩＮを受ける端子と、電源４と接続してＶＣＣ電位となる端子と、グランド電位ＧＮＤに接続する端子と、ブートストラップ電源６と接続してその電源を受けてＶＢ電位となる端子と、ブートストラップ電源６に接続し上アームスイッチング素子２の基準電位ＶＳとなる端子とを備える。駆動回路５は、ＶＳ電位を基準電位とする電圧信号（すなわちハイサイドの信号）を、ＧＮＤ電位を基準電位とする電圧信号（すなわちローサイドの信号）へとレベルシフトする逆レベルシフト回路１０を内蔵している。なお、駆動回路５はＧＮＤ電位を基準電位とする信号をＶＳ電位を基準電位とする信号にレベルシフトする順レベルシフト機能も有している。この順レベルシフト機能については公知のレベルシフト回路を適宜に組み込めばよいので、説明を省略する。
【００１３】
図２は、本発明の実施の形態１にかかる逆レベルシフト回路１０を示す図である。図３は、本発明の実施の形態１にかかる逆レベルシフト回路１０の内部を伝達する信号を示すタイミングチャートである。図３のタイミングチャートには、通常動作時とＶＳ電位の電位変動（ｄＶ／ｄｔ）時とに区分して、図１内におけるＶＳ電位と、ハイサイド入力電圧信号ＨＩＮを示す電圧信号ａと、電流信号ｂ、ｃと、フィルタ回路２２の前後の電圧信号ｄ、ｅがそれぞれ示されている。
【００１４】
逆レベルシフト回路１０は、電圧信号を電流信号へと変換する電圧電流変換部１３と、電流信号を電圧信号へと変換する電流電圧変換部１６を備えている。電圧電流変換部１３は、ＶＳ電位を基準電位とするハイサイド入力電圧信号ＨＩＮを受けるＣＭＯＳインバータ１２と、ＣＭＯＳインバータ１２の出力を受けるＰチャネルＭＯＳＦＥＴである逆レベルシフト用のトランジスタ１４と、トランジスタ１４のソースＳにカソードが接続しＶＳ電位にアノードが接続したダイオードＤ１と、第１〜第３のＰチャネルＭＯＳＦＥＴを備えている。第１のＰチャネルＭＯＳＦＥＴは、ゲートに入力電圧信号ＨＩＮを受けソースがＶＢ電位に接続しドレインがトランジスタ１４のソースＳに接続する。第２のＰチャネルＭＯＳＦＥＴは、ゲートが第１のＰチャネルＭＯＳＦＥＴのドレインに接続しソースがＶＢ電位に接続しドレインがトランジスタ１４のゲートＧに接続する。第３のＰチャネルＭＯＳＦＥＴは、ゲートが第２のＰチャネルＭＯＳＦＥＴのゲートに接続しソースがＶＢ電位に接続しドレインがトランジスタ１４のソースＳに接続する。トランジスタ１４は、入力電圧信号ＨＩＮがハイとなるとこれに応答してオンとなり、電流信号ｂをドレインに出力する。
【００１５】
トランジスタ１４がドレインＤから出力した電流信号ｂは、電流電圧変換部１６に入力される。電流電圧変換部１６は、一対のバイポーラトランジスタからなり電流信号ｂを複製するカレントミラー回路１８と、一対のＭＯＳＦＥＴからなりカレントミラー回路１８の出力した電流を複製するカレントミラー回路２０と、カレントミラー回路２０の出力した電流を一端に受け他端がＧＮＤ電位に接続したプルダウン抵抗Ｒ１とを備えている。電流電圧変換部１６内を流れる電流信号は、プルダウン抵抗Ｒ１により電圧信号に変換される。このように、電流電圧変換部１６は、電流信号ｂをＧＮＤ電位を基準電位とする電圧信号に変換することができる。
【００１６】
電流電圧変換部１６で変換された電圧信号は、さらに直列に接続した２つのインバータ素子を通過して電圧信号ｄとなる。この電圧信号ｄがフィルタ回路２２に入力される。フィルタ回路２２から出力される電圧信号ｅが、ローサイド出力電圧信号ＬＯＵＴに相当している。
【００１７】
逆レベルシフト回路１０は、ダミー電流回路３０とカレントミラー回路３４を備えている。ダミー電流回路３０は、ＶＳ電位が変化したときにドレインからダミー電流信号ｉＤｕを流すＰチャネルＭＯＳＦＥＴであるダミー信号用のトランジスタ３２を備えている。このダミー信号用のトランジスタ３２は、上述した逆レベルシフト用のトランジスタ１４と同期して動作するものであり、好ましくは等しい特性を有する。ダミー電流回路３０は、入力電圧信号ＨＩＮを受けるＣＭＯＳインバータ１２を備えない点を除いては、電圧電流変換部１３と同じ回路素子を備えている。すなわち、ダミー電流回路３０は、ダイオードＤ１と同様にＶＳ電位の変動を伝達し好ましくはダイオードＤ１と同じ特性を有するダイオードＤ２と、第１〜第３のＰチャネルＭＯＳＦＥＴと同期して動作し好ましくは等しい特性を有する第４〜第６のＰチャネルＭＯＳＦＥＴを備えている。第４のＰチャネルＭＯＳＦＥＴは、ゲートがＧＮＤ電位と接続しソースがＶＢ電位に接続しドレインがトランジスタ３２のソースＳに接続する。第５のＰチャネルＭＯＳＦＥＴは、ゲートが第４のＰチャネルＭＯＳＦＥＴのドレインに接続しソースがＶＢ電位に接続しドレインがトランジスタ３２のゲートＧに接続する。第６のＰチャネルＭＯＳＦＥＴゲートが第５のＰチャネルＭＯＳＦＥＴのゲートに接続しソースがＶＢ電位に接続しドレインがトランジスタ３２のソースＳに接続する。
【００１８】
カレントミラー回路３４は、ベースが互いに接続したバイポーラトランジスタＴｒ１、Ｔｒ２からなり、バイポーラトランジスタＴｒ１のベースおよびコレクタが接続されている。バイポーラトランジスタＴｒ１のコレクタは、トランジスタ３２のドレインＤからダミー電流信号ｉＤｕを受ける。バイポーラトランジスタＴｒ２のコレクタは、トランジスタ１４のドレインＤに接続している。バイポーラトランジスタＴｒ２は、バイポーラトランジスタＴｒ１にダミー電流信号ｉＤｕが入力されるとこれに応答してダミー電流信号ｉＤｕに比例する出力電流ｃを生成する。
【００１９】
図３に示すように、ＶＳ電位変動が無く入力電圧信号ＨＩＮ（すなわち電圧信号ａ）がハイとなる「通常動作」では、ダミー電流回路３０は作動せずダミー電流信号ｉＤｕは生成されないので、カレントミラー回路３４は出力電流ｃを出力しない。これに対し、図３の「ＶＳ変動時」のようにＶＳ電位が増加したときには、入力電圧信号ＨＩＮ（すなわち電圧信号ａ）がローであるにもかかわらず誤パルスＰ１が発生する。この原因はトランジスタ１４のドレインゲート間およびドレインソース間にそれぞれ寄生容量が存在しているためであり、ＶＳ電位変動時にこれらの寄生容量に変位電流が流れることで誤パルスＰ１が発生する。なお、ここではＶＳ電位が時間的に増大する場合を述べているが、ＶＳ電位が時間的に減少する場合にも変位電流が流れ、誤パルスが発生する。
【００２０】
実施の形態１では、この誤パルスＰ１をカレントミラー回路３４で取り除く。すなわち、ＶＳ電位が変動するとダミー電流回路３０が作動してダミー電流信号が生成され、バイポーラトランジスタＴｒ１に入力される。これに応答して、バイポーラトランジスタＴｒ２が出力電流ｃを生成することで、トランジスタ１４のドレインＤから電流信号ｂを引き抜く。その結果、誤パルスＰ１をフィルタリングして除去することができる。フィルタリングが不完全であるときは僅かに狭パルスＰ２が残るが、この狭パルスＰ２もフィルタ回路２２でフィルタリングされる。
【００２１】
以上説明したように、実施の形態１にかかる逆レベルシフト回路１０によれば、カレントミラー回路３４が出力電流ｃを生成することで直接に電流信号ｂを引き抜くことができる。
【００２２】
カレントミラー回路は一対のトランジスタという簡単な回路で電流信号の複製を正確に行うことができるので、回路設計の利便性が高い。本実施の形態によれば、カレントミラー回路３４を利用して誤動作の原因となる変位電流を引き抜くようにしたので、ＶＳ電位変動に起因する誤動作を簡単な回路で抑制することができる。
【００２３】
ここで、誤パルスを取り除く他の技術として、逆レベルシフト回路本体とほぼ同じ構成のダミー信号生成回路を別に設けて、変位電流と同じタイミングで同じオン期間を有するダミー電流信号ｉＤｕを生成することにより誤パルスを取り除くという技術も考えられる。しかしながら、この技術を用いる場合には、電圧電流変換部１３および電流電圧変換部１６と同じ回路を、それらが有する回路素子と同じ特性を有する回路素子を用いて、ダミー信号生成用に一セット追加する必要がある。このような技術と比較すると、実施の形態１では、カレントミラー回路２０を構成する２つのＭＯＳＦＥＴ、プルダウン抵抗Ｒ１、フィルタ回路２２の前段にある２つのインバータ素子については、ダミー信号生成用に素子特性バラツキを合わせる作業が不要である。したがって、実施の形態１によれば、バラツキを合わせる素子数を減らし回路設計を容易にできるとともに、回路規模も小さくできるという利点がある。
【００２４】
また、逆レベルシフト回路１０によれば、回路素子の特性ずれによりフィルタできなかった狭パルスＰ２も、電流電圧変換部１６の後段に設けたフィルタ回路２２で除去することができる。
【００２５】
なお、カレントミラー回路３４において、入力電流（つまりダミー電流信号ｉＤｕ）と出力電流ｃの比は１：１でもよく、この場合には入力電流が複製されたいわゆるミラー電流が出力される。しかしながら、本発明はこれに限られず、入力電流と出力電流の比が１：１以外であってもよい。例えば入力電流：出力電流＝１：２或いはそれ以上に出力電流を大きくしても良く、これにより、誤パルスＰ１よりもこれを引き抜くための出力電流ｃのほうが、立上がりエッジから立ち下がりエッジまでの信号幅が大きくなる。その結果、誤パルスＰ１を確実に取り除くことができる。
【００２６】
図４は、実施の形態１の変形例にかかる逆レベルシフト回路１１０を示す図である。図５は、逆レベルシフト回路１１０の内部を伝達する信号を示すタイミングチャートであり、電流信号ｂの代わりに電流信号ｂ１を図示している他は図３と同じである。逆レベルシフト回路１１０では、カレントミラー回路３４におけるバイポーラトランジスタＴｒ２のコレクタが、プルダウン抵抗Ｒ１とカレントミラー回路２０との接続点に接続している。カレントミラー回路３４は、出力電流ｃを生成することで、カレントミラー回路２０の出力する電流信号ｂ１をプルダウン抵抗Ｒ１の一端から直接に引き抜く。これ以外は、図２の逆レベルシフト回路１０と同じである。
【００２７】
基準電位変動（ｄＶ／ｄｔ）の過渡期にトランジスタ１４で変位電流が発生すると、これと同時期にトランジスタ３２においてダミー電流信号ｉＤｕが発生する。トランジスタ１４から変位電流が流れることで、カレントミラー回路１８、２０が作動し、電流信号ｂ１が流れる。これに対し、ダミー電流信号ｉＤｕが発生するとカレントミラー回路３４のほうが時間的に早く出力電流ｃを生成しようとするので、電流信号ｂ１が流れる前に出力電流ｃによるフィルタリングを開始することができる。ただし、出力電流ｃの生成が電流信号ｂ１よりも先に終了する場合、あるいは、回路素子の特性ずれに起因して、電流信号ｂ１のフィルタリングが不完全となる可能性がある。フィルタリングできなかった分の狭パルスＰ３については、後段のフィルタ回路２２によりフィルタリングできる。
【００２８】
図６は、実施の形態１の変形例にかかる逆レベルシフト回路２１０を示す図である。図７は、逆レベルシフト回路２１０の内部を伝達する信号を示すタイミングチャートであり、出力電流ｃの代わりに引抜電流ｃ１を図示している他は図５と同じである。逆レベルシフト回路２１０は、ＮチャネルＭＯＳＦＥＴであり変位電流を引き抜くために用いられる電流引抜トランジスタ３７を備えている。ここでは、電流引抜トランジスタ３７がオンとなることで流れる電流ｃ１を、便宜上、引抜電流ｃ１と称している。電流引抜トランジスタ３７の制御端子であるゲートはインバータ素子３６の出力端に接続し、インバータ素子３６の入力端はプルアップ抵抗Ｒ２の一端とバイポーラトランジスタＴｒ２のコレクタの接続点に接続している。電流引抜トランジスタ３７のソースはグランド電位ＧＮＤに接続している。電流引抜トランジスタ３７のドレインは、プルダウン抵抗Ｒ１の一端とカレントミラー回路２０の出力側トランジスタとの接続点に接続している。プルアップ抵抗Ｒ２の他端は電源ＶＣＣに接続している。電流引抜トランジスタ３７は、カレントミラー回路３４と電流電圧変換部１６の間に介在し、カレントミラー回路３４の出力電流ｃに応答してオンとなり引抜電流ｃ１を流す。基準電位変動（ｄＶ／ｄｔ）によりトランジスタ３２がダミー電流信号ｉＤｕを出力すると、カレントミラー回路３４が電流引抜トランジスタ３７を介して電流電圧変換部１６を流れる電流信号ｂ１を引き抜く。このようにすることで、カレントミラー回路３４は、出力電流ｃを生成することで、間接に、電流電圧変換部１６を流れる電流信号ｂ１を引き抜く。バイポーラトランジスタＴｒ２で定電流を引く方式に比べ、電流引抜トランジスタ３７で急速に電流を引くことができる。従って誤パルスＰ１をフィルタし易くなる。
【００２９】
なお、電流引抜トランジスタ３７をトランジスタ１４のドレインＤに接続し、カレントミラー回路３４が電流引抜トランジスタ３７を介して電流信号ｂを引き抜いても良い。このように、カレントミラー回路３４が出力電流ｃを生成することで間接に電流信号ｂを引き抜くようにしてもよい。
【００３０】
図８は、実施の形態１の変形例にかかる逆レベルシフト回路３１０を示す図である。図９は、実施の形態１の変形例にかかる逆レベルシフト回路３１０の内部を伝達する信号を示すタイミングチャートであり、誤パルスＰ１のフィルタリング用に生成するパルスＰ４のパルス幅を拡大してその立ち下がりエッジを遅らせている点を除き、図７と同じである。逆レベルシフト回路３１０は、逆レベルシフト回路２１０にコンデンサ３８を追加して、フィルタ回路２２を削除したものである。コンデンサ３８の一端が、電流引抜トランジスタ３７の制御端子であるゲートと接続している。コンデンサ３８の他端が、電流引抜トランジスタ３７のドレインと電流電圧変換部１６のプルダウン抵抗Ｒ１の一端の接続点に接続している。電流引抜トランジスタ３７のドレインゲート間にコンデンサ３８を挿入することにより、ミラー効果を利用してパルスＰ４の信号幅を伸ばすことができる。その結果、誤パルスＰ１のフィルタ漏れを防止できるのでフィルタ回路２２を省略することができ、逆レベルシフト回路２１０と比べて回路規模を縮小できる。
【００３１】
図１０は、実施の形態１の変形例にかかる逆レベルシフト回路４１０を示す図である。図１１は、逆レベルシフト回路４１０の内部を伝達する信号を示すタイミングチャートであり、図９と同様に誤パルスＰ１のフィルタリング用に生成するパルスＰ５のパルス幅を拡大している。逆レベルシフト回路４１０は、逆レベルシフト回路２１０にコンデンサ４０およびダイオードＤ３を追加して、フィルタ回路２２を削除したものである。コンデンサ４０は、電流引抜トランジスタ３７のゲートにシャント接続している。コンデンサ４０は、カレントミラー回路３４の作動時に出力電流ｃで充電され、カレントミラー回路３４の非作動時に放電される。コンデンサ４０の電荷を用いて電流引抜トランジスタ３７がオフするタイミングを遅延させ、パルスＰ５の幅を伸ばすことができる。ダイオードＤ３は、コンデンサ４０と直列接続する。これによりコンデンサ４０の放電時にその電荷を一方的にグランドへ流す。これにより、フィルタリング用のパルスＰ５の立ち上がりが遅れるのを抑制できる。このように、パルスＰ５の早期立上がりを維持しかつ立下りを遅らせるので、誤パルスＰ１のフィルタ漏れを防ぐことができる。よってフィルタ回路２２を省略できる。
【００３２】
図１２は、実施の形態１の変形例にかかる逆レベルシフト回路５１０を示す図である。図１３は、逆レベルシフト回路５１０の内部を伝達する信号を示すタイミングチャートである。逆レベルシフト回路５１０は、カレントミラー回路３４をカレントミラー回路５３４に置換してフィルタ回路２２を削除した点を除き、逆レベルシフト回路１０と同様である。カレントミラー回路５３４は、カレントミラー回路３４にバイポーラトランジスタＴｒ３を追加したものである。バイポーラトランジスタＴｒ３はバイポーラトランジスタＴｒ２と並列に接続されており、バイポーラトランジスタＴｒ１にダミー電流信号ｉＤｕが流れるとそれぞれ出力電流ｃ、ｃ２を生成する。その結果、カレントミラー回路５３４は、出力電流ｃ、ｃ２をそれぞれ生成することで、トランジスタ１４のドレインＤから電流信号ｂを引き抜くとともに、逆レベルシフト回路１１０におけるバイポーラトランジスタＴｒ２と同様にプルダウン抵抗Ｒ１の一端から電流信号ｂ１を引き抜くこともできる。トランジスタ１４のドレインＤおよびプルダウン抵抗Ｒ１の一端の両方から電流を引き抜くようにしたので、電流引抜きを開始するタイミングを速くし、かつ電流引抜が終わるタイミングを遅くできる。これにより、誤パルスＰ１のフィルタ漏れを防止できるので、フィルタ回路２２を省略できる。またコンデンサの増加を避けられるので、逆レベルシフト回路３１０、４１０と比べて小さな回路規模でフィルタ回路２２を省略できる。
【００３３】
なお、上述した逆レベルシフト回路１１０〜５１０の変形部分は互いに適宜に組み合わせて用いても良い。
【００３４】
実施の形態２．
図１４は、本発明の実施の形態２にかかる逆レベルシフト回路６１０を示す図である。逆レベルシフト回路６１０は、逆レベルシフト回路１０の代わりに図１に示した半導体装置１に内蔵されてもよい。図１５は、逆レベルシフト回路６１０の内部を伝達する信号を示すタイミングチャートである。逆レベルシフト回路６１０は、ハイサイド入力電圧信号ＨＩＮ（図１４、１５における電圧信号ｓａ）を受けてワンショットパルスである電圧信号ｓｂ，ｓｃを出力するワンショット回路６１２を備える。電圧信号ｓｂは、ハイサイド入力電圧信号ＨＩＮの立上がりエッジに同期して立ち上がる。電圧信号ｓｃは、ハイサイド入力電圧信号ＨＩＮの立下りエッジに同期して立ち上がる。
【００３５】
逆レベルシフト回路６１０は、電圧信号ｓｂ，ｓｃをそれぞれ電流信号ｉａ、ｉｂに変換する電圧電流変換部６１３、６２３を備える。電圧電流変換部６１３、６２３それぞれが有するトランジスタ６１４、６３４は、逆レベルシフト用のトランジスタであり、実施の形態１のトランジスタ１４に相当している。トランジスタ６１４、６２４は、電圧信号ｓｂ、ｓｃに応答して電流信号ｉａ、ｉｂをそれぞれ出力する。その他、電圧電流変換部６１３、６２３の回路構成は、電圧電流変換部１３と同じである。
【００３６】
逆レベルシフト回路６１０は、電流電圧変換部１６に相当する回路部として、電流信号ｉａ、ｉｂをそれぞれ電圧信号に変換して次段に伝える電流電圧変換部６１６、６２６を備えている。電流電圧変換部６１６、６２６は、電流信号ｉａ、ｉｂをＧＮＤ電位を基準電位とする電圧信号ｓｄ、ｓｅにそれぞれ変換する。そのための回路要素として、プルダウン抵抗Ｒ１と同様に電流信号ｉａ、ｉｂに応じた電流を電圧に変換するプルダウン抵抗Ｒ１１、Ｒ１２が設けられている。その他にも、カレントミラー回路１８、２０と同様のカレントミラー回路を備えるなど、電流電圧変換部６１６、６２６の具体的な回路構成は電流電圧変換部１６と同じである。
【００３７】
逆レベルシフト回路６１０は、さらに、ロジックフィルタ回路６３０およびフィルタ回路６３２を備えている。ロジックフィルタ回路６３０は、論理素子で構成されたフィルタ回路であり、電流電圧変換部６１６、６２６からの電圧信号をそれぞれフィルタして電圧信号ｓｄ，ｓｅを出力する。フィルタ回路６３２は、内部にフィルタ用コンデンサを含み電圧信号ｓｄ，ｓｅに含まれる狭パルスＰ１１、Ｐ１２をそれぞれフィルタして電圧信号ｓｆ，ｓｇを出力する。電圧信号ｓｆ，ｓｇを合成してローサイド出力電圧信号ＬＯＵＴを出力するＳＲフリップフロップ回路６３３を備えている。図１４、１５における電圧信号ｓｈが、ローサイド出力電圧信号ＬＯＵＴに相当する。
【００３８】
逆レベルシフト回路６１０は、逆レベルシフト回路１０と同様にダミー電流回路３０を備えており、ダミー電流回路３０内にはトランジスタ３２が同様に含まれている。逆レベルシフト回路６１０では、ダミー電流回路３０がカレントミラー回路６３４に接続している。カレントミラー回路６３４は、バイポーラトランジスタＴｒ１の電流を複製する出力側トランジスタをバイポーラトランジスタＴｒ２、Ｔｒ４の２つとしたものである。カレントミラー回路６３４において、バイポーラトランジスタＴｒ２のコレクタがオン側トランジスタ６１４のドレインと接続し、バイポーラトランジスタＴｒ４のコレクタがオフ側トランジスタ６２４のドレインと接続している。これにより、カレントミラー回路６３４は、カレントミラー回路３４と同様に、ダミー電流信号ｉＤｕに応答して出力電流ｉｃ、ｉｄを生成することで電流信号ｉａ、ｉｂを直接に引き抜く。
【００３９】
以上説明した逆レベルシフト回路６１０によれば、実施の形態１の逆レベルシフト回路１０と同様に、誤パルスＰ１をフィルタリングするとともに、フィルタリングしきれなかった狭パルスＰ１１、１２を後段のフィルタ回路６３２で除去できる。
【００４０】
図１６は、実施の形態２の変形例にかかる逆レベルシフト回路７１０を示す図である。図１７は、逆レベルシフト回路７１０の内部を伝達する信号を示すタイミングチャートであり、電流信号ｉａ、ｉｂの代わりに電流信号ｉａ１、ｉｂ１を図示している他は図１５と同じである。逆レベルシフト回路７１０では、カレントミラー回路６３４におけるバイポーラトランジスタＴｒ２、Ｔｒ４のコレクタが、プルダウン抵抗Ｒ１１、Ｒ１２とこれらがそれぞれ接続するカレントミラー回路との接続点に接続している。カレントミラー回路６３４は、出力電流ｉｃ、ｉｄを生成することで、プルダウン抵抗Ｒ１１、Ｒ１２が接続するカレントミラー回路の出力する電流信号ｉａ１、ｉｂ１それぞれをプルダウン抵抗Ｒ１１、Ｒ１２それぞれの一端から直接に引き抜く。これ以外は、図１４の逆レベルシフト回路６１０と同じである。得られる回路動作および作用効果は、実施の形態１の逆レベルシフト回路１１０と同様なので説明を省略する。
【００４１】
図１８は、実施の形態２の変形例にかかる逆レベルシフト回路８１０を示す図である。図１９は、逆レベルシフト回路８１０の内部を伝達する信号を示すタイミングチャートであり、出力電流ｉｃ、ｉｄの代わりに引抜電流ｉｃ１、ｉｄ１を図示している他は図１７と同じである。逆レベルシフト回路８１０は、カレントミラー回路３４と電流電圧変換部６１６、６２６の間に介在しカレントミラー回路６３４の出力電流ｉｃに応答してオンとなる電流引抜トランジスタ８３７、８３８を備えており、カレントミラー回路３４にインバータ素子３６を解して電流引抜トランジスタ８３７、８３８のゲートを接続している。これは、逆レベルシフト回路２１０で電流引抜トランジスタ３７を設けたのと同様である。逆レベルシフト回路８１０で得られる回路動作および作用効果は、実施の形態１の逆レベルシフト回路２１０と同様なので説明を省略する。なお、電流引抜トランジスタ８３７、８３８をトランジスタ６１４、６２４それぞれのドレインＤに接続してもよい。
【００４２】
図２０は、実施の形態２の変形例にかかる逆レベルシフト回路９１０を示す図である。図２１は、逆レベルシフト回路９１０の内部を伝達する信号を示すタイミングチャートであり、誤パルスＰ１のフィルタリング用に生成するパルスＰ１５、Ｐ１６のパルス幅を拡大してその立ち下がりエッジを遅らせている点を除き、図１９と同じである。逆レベルシフト回路９１０は、逆レベルシフト回路８１０にコンデンサ６４０、６４２を追加してフィルタ回路６３２を削除したものである。コンデンサ６４０、６４２と電流引抜トランジスタ８３７、８３８の接続関係はコンデンサ３８と電流引抜トランジスタ３７の接続関係と同じであり、逆レベルシフト回路９１０で得られる回路動作および作用効果は、実施の形態１の逆レベルシフト回路３１０と同様なので説明を省略する。
【００４３】
図２２は、実施の形態２の変形例にかかる逆レベルシフト回路１０１０を示す図である。図２３は、逆レベルシフト回路１０１０の内部を伝達する信号を示すタイミングチャートであり、図２１と同様に誤パルスＰ１のフィルタリング用に生成するパルスＰ１７、Ｐ１８のパルス幅を拡大している。逆レベルシフト回路１０１０は、逆レベルシフト回路８１０にコンデンサ４０およびダイオードＤ３を追加し、フィルタ回路６３２を削除したものである。コンデンサ４０およびダイオードＤ３の接続関係は実施の形態１における逆レベルシフト回路４１０と同じであり、逆レベルシフト回路１０１０で得られる回路動作および作用効果は実施の形態１の逆レベルシフト回路４１０と同様なので説明を省略する。
【００４４】
図２４は、実施の形態２の変形例にかかる逆レベルシフト回路１１１０を示す図である。図２５は、逆レベルシフト回路１１１０の内部を伝達する信号を示すタイミングチャートである。逆レベルシフト回路１１１０は、カレントミラー回路６３４をカレントミラー回路１１３４に置換してフィルタ回路６３２を削除した点を除き、逆レベルシフト回路６１０と同様である。カレントミラー回路１１３４はカレントミラー回路６３４にバイポーラトランジスタＴｒ５、Ｔｒ６を追加したものである。バイポーラトランジスタＴｒ２、Ｔｒ４、Ｔｒ５、Ｔｒ６それぞれが出力電流ｉｃ、ｉｃ２、ｉｄ、ｉｄ２を生成することで、トランジスタ６１４、６２４それぞれのドレインＤおよびプルダウン抵抗Ｒ１１、Ｒ１２それぞれの一端という四箇所の全てから電流信号ｉａ、ｉａ１、ｉｂ、ｉｂ１を引き抜くようにしている。逆レベルシフト回路１１１０で得られる回路動作および作用効果は実施の形態１の逆レベルシフト回路５１０と同様なので説明を省略する。
【００４５】
なお、上述した逆レベルシフト回路７１０〜１１１０の変形部分は互いに適宜に組み合わせて用いても良い。
【００４６】
なお、上述した実施の形態１、２の逆レベルシフト回路１０〜１１１０ではＮチャネル、Ｐチャネルの区別を明記して書くトランジスタを説明したが、本発明は上記の実施の形態１、２に限定されるものではない。逆レベルシフト回路１０〜１１１０においてそれぞれのトランジスタはＮチャネルまたはＰチャネルを適宜に選択して設計されればよい。
【符号の説明】
【００４７】
１  半導体装置、２  上アームスイッチング素子、３  下アームスイッチング素子、４  電源、５  駆動回路、６  ブートストラップ電源、７  高圧電源、１０  逆レベルシフト回路、１２  ＣＭＯＳインバータ、１３  電圧電流変換部、１４  トランジスタ、１６  電流電圧変換部、１８、２０、３４  カレントミラー回路、２２  フィルタ回路、３０  ダミー電流回路、３２  トランジスタ、３６  インバータ素子、３７  電流引抜トランジスタ、３８、４０  コンデンサ
【図１】
2015136216.tif 000003
【図２】
2015136216.tif 000004
【図３】
2015136216.tif 000005
【図４】
2015136216.tif 000006
【図５】
2015136216.tif 000007
【図６】
2015136216.tif 000008
【図７】
2015136216.tif 000009
【図８】
2015136216.tif 000010
【図９】
2015136216.tif 000011
【図１０】
2015136216.tif 000012
【図１１】
2015136216.tif 000013
【図１２】
2015136216.tif 000014
【図１３】
2015136216.tif 000015
【図１４】
2015136216.tif 000016
【図１５】
2015136216.tif 000017
【図１６】
2015136216.tif 000018
【図１７】
2015136216.tif 000019
【図１８】
2015136216.tif 000020
【図１９】
2015136216.tif 000021
【図２０】
2015136216.tif 000022
【図２１】
2015136216.tif 000023
【図２２】
2015136216.tif 000024
【図２３】
2015136216.tif 000025
【図２４】
2015136216.tif 000026
【図２５】
2015136216.tif 000027