(57)【要約】例示的実施形態では、回路（５００）基板を有する装置を提供する。回路基板は第１表面（５０１ａ）および第２表面（５０１ｂ）を有する。第１および第２の表面は、それぞれの表面上に配置した少なくとも１個のコンポーネントを有する。回路基板の第１表面には、第２表面にコンポーネントを装備するより先にコンポーネントを装備し、そしてオーバーモールドを行う。回路基板は、第２表面上の領域にわたりこの第２表面上に少なくとも１個の特徴形成部（５０４）を画定するよう配置した導電材料を有する。この少なくとも１個の特徴形成部は、前記導電材料により画定し、かつ第２表面上に配置されこの導電材料にオーバーラップするソルダレジスト（５０８）により画定されないものとし、前記少なくとも１個の特徴形成部は、前記第１表面のコンポーネント装備工程中に露出したままとなるフィデューシャル以外の特徴形成部とする。
2008547215.tif 000002
【特許請求の範囲】
【請求項１】
第１表面（５０１ａ）および第２表面（５０１ｂ）を有する回路基板（５００）を備える装置において、前記第１および第２の表面はそれぞれ表面上に少なくとも１個のコンポーネントを装備し、前記回路基板は、その第２表面におけるコンポーネント装備より先に第１表面におけるコンポーネント装備を行い、そしてオーバーモールドを行うものとし、前記回路基板は、前記第２表面の領域上少なくとも１個の特徴的形成部（５０４）を画定するよう配置する導電材料を有するものとし、前記少なくとも１個の特徴的形成部は、前記導電材料により画定され、かつ前記第２表面上に配置され前記導電材料にオーバーラップするソルダレジスト（５０８）によって画定されないものとし、前記少なくとも１個の特徴的形成部は、フィデューシャルを除いて、前記第１表面にコンポーネントを装備する工程中、露出状態を維持する形成部としたことを特徴とする装置。
【請求項２】
請求項１に記載の装置において、前記少なくとも１個の特徴的形成部をヒートシンク（５０６）としたことを特徴とする装置。
【請求項３】
請求項１に記載の装置において、前記少なくとも１個の特徴的形成部をビア（５０２）としたことを特徴とする装置。
【請求項４】
請求項１に記載の装置において、前記第２表面上で、ソルダレジスト（５０８）を、各導電材料の特徴的形成部対してオーバーラップしないよう配置することを特徴とする装置。
【請求項５】
請求項１に記載の装置において、前記第２表面上で、ソルダレジストを導電材料の特徴的形成部とほぼ同一平面となるように配置することを特徴とする装置。
【請求項６】
請求項１に記載の装置において、前記回路基板の前記第２表面に配置する材料は、前記回路基板をオーバーモールドする際にこの回路基板の反りを防止するようなパターンで配置することを特徴とする装置。
【請求項７】
請求項１に記載の装置において、前記第２表面は、オーバーモールドの際に前記回路基板が大きく反らないよう、平坦載置面に沿う十分な支持を有するものとしたことを特徴とする装置。
【請求項８】
請求項１に記載の装置において、
少なくとも１個の貫通孔コンポーネントを有する前記第１表面上に装備する回路コンポーネントと、
前記回路基板がほぼ平坦な状態の下で前記第１表面に適用するオーバーモールドと
を有するものとしたことを特徴とする装置。
【請求項９】
請求項１に記載の装置において、前記少なくとも１個の特徴的形成部を、パッド、ヒートシンク、ビアよりなるグループから選択したことを特徴とする装置。
【請求項１０】
請求項１に記載の装置において、前記少なくとも１個の特徴的形成部を、ヒートシンク（５０６）としたことを特徴とする装置。
【請求項１１】
回路基板（４００）を設計する方法において、
回路設計（４１０）を準備するステップと、
いくつかのコンポーネントを前記回路基板の第１表面上に装備すべきものとし、他のコンポーネントを前記回路基板の他の第２表面上に装備すべきものとし、前記第１表面にオーバーモールドして回路基板となるように、回路（４２０，４３０）をレイアウトするステップと、
ソルダレジスト（４４０）の層を前記回路基板の前記第２表面に付加するステップであって、このソルダレジストが、前記第２表面上における導電材料による特徴的形成部とほぼ同一平面上に維持するようにする、該ソルダレジスト付加ステップと、
を有することを特徴とする回路基板の設計方法。
【請求項１２】
請求項１１に記載の方法において、前記特徴的形成部（４５０）を、パッド、ヒートシンク、ビアからなるグループから選択したことを特徴とする方法。
【請求項１３】
請求項１１に記載の方法において、前記特徴的形成部をヒートシンクとしたことを特徴とする方法。
【請求項１４】
前記レイアウトに従って回路基板を設けるステップを有するものとした、請求項１１〜１３のいずれか１項に記載の方法。
【請求項１５】
前記第１表面（４６０）にコンポーネントを装備するステップ、およびコンポーネントを装備した前記第１表面にオーバーモールドするステップ（４７０）を有するものとしたことを特徴とする、請求項１４に記載の方法。
【請求項１６】
請求項１５に記載の方法において、前記オーバーモールド（４７０）を、マップモールドとしたことを特徴とする方法。
【請求項１７】
請求項１５または１６に記載の方法において、オーバーモールド（４７０）の際に前記回路基板をほぼ平面状に維持することを特徴とする方法。
【請求項１８】
前記基板の前記第２表面にコンポーネントを装備するステップ（４８０）を有するものとした、請求項１７に記載の方法。
【請求項１９】
請求項１１〜１８のいずれか１項に記載の方法において、前記回路設計ステップは、少なくとも１個の貫通孔コンポーネントを形成するステップを有するものとしたことを特徴とする方法。
【請求項２０】
命令データを記憶した記憶媒体において、該命令データを実行すると、以下のステップ、すなわち、
回路設計を受信するステップと、
いくつかのコンポーネントを回路基板の第１表面上に装備すべきものとし、他のコンポーネントを前記回路基板の他の第２表面上に装備すべきものとし、前記第１表面にオーバーモールドして回路基板となるように、回路をレイアウトするステップと、
ソルダレジストの層を前記回路基板の前記第２表面に付加するステップであって、このソルダレジストが、前記第２表面上における導電材料による特徴的形成部とほぼ同一表面上に維持するようにする、該ソルダレジスト付加ステップと、を行うようにしたことを特徴とする記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージに用いられるサブストレートに関する。より詳細には、本発明は、反り防止に使用するフラット底面設計のサブストレートおよびその製造方法に関する。
【背景技術】
【０００２】
半導体パッケージ内でチップ担持材（キャリア）として用いられるサブストレートには、一般に樹脂材料で形成したコア層を形成する。銅フィルムをコア層の互いに対向する上面および下面にそれぞれ取り付け、これを露出、現像およびエッチング処理することにより、銅フィルムをパターン形成し、複数の導電トレースラインを形成する。パッケージ製造プロセスに使用する場合、コア層の上面および下面は通常異なる機能を有する。例えば、ＲＦモジュールでは、サブストレートの上面に、多数のコンポーネントをフリップチップ技術およびワイヤボンド技術の双方を用いて組み付け、またパワートランジスタを含むＳＭＤ受動素子を組み付ける。上面におけるコンポーネント群をオーバーモールドすることにより、これらコンポーネント群を湿気および埃から保護する。下面にヒートシンクを設けることにより、上面からサブストレートを貫通して下面に至る放熱ビア（ｖｉａ）により伝わる熱を放散する。放熱ビアには銅およびエポキシ充填剤を充填する。また、下面には、１個または複数のＬＧＡ（Land Grid Array）および／またはＢＧＡ（Ball Grid Array）を設ける。パッケージ製造プロセスで遭遇する大きな問題の１つに、サブストレートの変形がある。さらに、放熱ビア、とりわけヒートシンクの端縁近傍に位置する放熱ビアの内部または近傍でしばしば亀裂が発生する。
【０００３】
従来技術では、サブストレートの反りの問題を、例えば熱膨張係数（ＣＴＥ）の不適合に着目して解決しようと試みてきた。ローゼンメイヤー（Rosenmayer）氏らによる特許文献１（米国特許第５，４７３，１１９号／１９９５年１２月５日付発行）は、支持層またはコア層と、応力緩和層と、複数のトレースラインを有する導電層とから成る応力吸収手段を備えたサブストレートを開示する。応力緩和層は、可変温度プロセスを通じて電気的素子をサブストレートに取り付けまた電気的に接続する際に、ＣＴＥによりもたらされる応力効果を吸収する。しかし、不都合なことに、応力緩和層は基板の厚みを増大させるとともに、サブストレートの製造の複雑度およびコストを増大させる。
【０００４】
チャン（Chang）氏らによる特許文献２（米国特許第６，８３５，８９７号／２００４年１２月２８日付発行）は、第１表面上に設けた複数の第１導電トレースおよび複数の第１非機能的トレースを有し、また第２表面上に複数の第２導電トレースおよび複数の非機能的トレースを有する反り防止サブストレートを開示する。第１非機能的トレースおよび第２の非機能的トレースを異なる密度で配置することにより、サブストレートにおける第１表面上の第１導電トレースおよび第１非機能的トレースから発生する応力が、第２表面上の第２導電トレースおよび第２非機能的トレースから発生する応力を相殺できるようにする。しかし、サブストレートの両側における２個の表面で発生する応力のバランスを取るのに適するような密度で非機能的トレースを設けることは製造の複雑度を増大するとともに、電気的素子を取り付けるために使用可能なサブストレート面積が限られることになりうる。
【特許文献１】米国特許第５，４７３，１１９号明細書
【特許文献２】米国特許第６，８３５，８９７号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来技術の上述した限界のうち少なくともいくつかを克服する反り防止サブストレートを得る必要がある。
【課題を解決するための手段】
【０００６】
本発明によるある実施態様では１個の装置を提供する。この装置は、第１表面および第２表面を有する回路基板を備える。第１および第２の表面はそれぞれ、表面上に少なくとも１個のコンポーネントを装備(populate)する。回路基板は、第２表面におけるコンポーネント装備より先に第１表面におけるコンポーネント装備を行い、そしてオーバーモールドを行うものとする。回路基板は、第２表面の領域上に少なくとも１個の特徴的形成部を画定するよう配置する導電材料を有するものとする。この少なくとも１個の特徴的形成部は、前記の導電材料により画定され、かつ、第２表面に配置され前記導電材料にオーバーラップするソルダレジストによって画定されないものとする。この少なくとも１個の特徴的形成部は、フィデューシャル（基準マーク）を除いて、第１表面にコンポーネントを装備する工程中、露出状態を維持する形成部とする。
【０００７】
本発明による別の実施態様では、回路基板を設計する方法を提供する。この方法は、回路設計を準備するステップと、いくつかのコンポーネントを回路基板の第１表面上に装備すべきものとし、他のコンポーネントを回路基板の他の第２表面上に装備すべきものとし、前記第１表面にオーバーモールドして回路基板となるように、回路をレイアウトするステップとを有する。回路基板の第２表面にソルダレジスト層を付加する。ソルダレジストは、このソルダレジストが第２表面上の導電材料による特徴的形成部とほぼ同一平面上に維持するように付加する。
【０００８】
本発明による別の実施態様では、命令データを記憶した記憶媒体を提供する。命令データは実行すると、以下のステップを行う。すなわち、回路設計を受信するステップ、いくつかのコンポーネントを回路基板の第１表面上に装備すべきものとし、他のコンポーネントを回路基板の他の第２表面上に装備すべきものとし、前記第１表面にオーバーモールドして回路基板となるように、回路をレイアウトするステップ、およびソルダレジスト層を回路基板の第２表面に付加するステップであって、このソルダレジストが第２表面上における導電材料による特徴的形成部とほぼ同一平面上に維持するソルダレジスト付加ステップを行うものとする。
【０００９】
本発明の上記の要約は、本発明の開示する各実施形態またはすべての態様を表すことを意図したものではない。他の態様および例示的実施形態を、図面および以下の詳細な説明で提示する。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の例示的実施形態を後記の図面を参照しながら説明する。図面中、同じ参照符号を類似部分に付して示す。
【００１１】
当業者が本発明を実現し、これを使用できるよう、以下の説明を行う。また、説明は特定の適用例およびその必要条件の文脈の中で行う。当業者には、開示する実施形態に対する多様な変更があり得ることは容易に理解できるであろう。また、ここに規定する一般的な原理は、本発明の精神および範囲を逸脱することなく、別の実施形態および応用例にも適用することができる。このように、本発明は、開示する実施形態に限定することを意図するものではなく、ここに開示する原理および特徴に合致する最大限の範囲を認められるべきものである。
【００１２】
上で論じたように、ＣＴＥの不整合から生じるサブストレートの反りまたは変形を防止し、または減少させることが知られている。本発明の発明者らは、サブストレートの下面をほぼ平面状にする、またはモールド工程中に用いる担持材に対して共形関係にすることにより、サブストレートの反りおよびビア内の亀裂を防止し、または減少させることができることを見出した。好適には、サブストレートの下面全体を平面状にする、または担持材に対して共形関係となるようにする。随意的に、サブストレート下面の一部のみ、例えばヒートシンク近くの下面部分を平面状にする、または担持材に対して共形関係となるようにする。
【００１３】
図１に、従来技術に係る回路基板１００の線図的断面図を示す。回路基板１００は、この回路基板を貫通するビア１０２を有するものとして示すサンドイッチ状の多層構造にしたサブストレート１０１を含む。サブストレートは頂面１０１ａおよび底面１０１ｂを有する。ビア１０２の底面側端部には、銅による導電材料により形成した接点１０４を設ける。また、銅による熱伝導材料により形成したヒートシンク１０６、およびヒートシンク１０６上（図面でみて下方）かつその側方に配置したソルダレジスト１０８を示す。
【００１４】
図２に、従来技術により設計および製造した、図１に線図的に示した回路基板２００の拡大断面図を示す。サンドイッチ状のエポキシ多層構造としたサブストレート２０１をこのサブストレートに貫通するビア２０２を有するものとして示す。このサブストレートは頂面２０１ａおよび底面２０１ｂを有する。ビア２０２の底面側端部には銅による導電材料により形成した接点２０４を設ける。また、銅による熱伝導素材により形成したヒートシンク２０６、およびヒートシンク２０６上（図面で見て下方）およびその側方に配置したソルダレジスト２０８を示す。断面から見た回路基板はオーバーモールド済みであり、またサブストレート２０１の頂面２０１ａには反りがあることがわかる。直線２１０を断面図上に重ねて追記することにより、サブストレート２０１における頂面２０１ａの反りを強調する。
【００１５】
図３Ａに、図１に断面図で示した従来技術に係る回路基板の頂面レイアウト説明図を示す。図３Ｂは、回路基板の頂面を形成し、オーバーモールドした後の状態における図２の回路基板の線分Ａ−Ａに沿う断面図を示す。図３Ｃは図３Ｂに示すコンポーネント装備済み回路基板の断面の一部を拡大して示す。
【００１６】
図３Ａにつき説明すると、ソルダマスク３１０は、その下方に導電面３１２を有するものとして示す。図３Ｃにより明瞭に見られるように、オーバーモールド工程で図示の回路基板の頂面が反っている。このことは、回路コンポーネント３２０を望ましくない角度で配置することになる。図３Ｂから、回路基板の上面全体が等しい反りを受けるわけでなく、反りは、実質的に、回路基板底面における不規則になっている位置にあることがわかる。
【００１７】
図４に、本発明の一実施形態による回路基板の製造方法を単純化したフローチャート４００を示す。ステップ４１０で、回路基板またはモジュール内への実装用に回路設計を準備する。ステップ４２０で、回路基板を、指定したコンポーネントを装備した回路を実装するためにレイアウトする。ステップ４３０で、回路基板の特徴的形成部、例えば、フィデューシャル、ヒートシンク、および他の基板の態様部分を付加する。ステップ４４０で、レイアウト済み回路基板にソルダレジストを付加する。フィデューシャルはサブストレート上の基準マークとして機能し、製造を容易にする。ここで、この実施形態によれば、底面層用のソルダレジストは、底面の銅による導電材料とオーバーラップしないように設ける。例えば、ヒートシンク端部について、ソルダレジストをヒートシンク面に触れないように設ける。実際には、製作公差を考慮してヒートシンクとソルダレジストの間に小さな隙間を設けることにより、ソルダレジストがヒートシンクに重ならないようにする。ステップ４５０でレイアウトした回路基板を製造する。代案として、ソルダレジストを導電材料にオーバーラップするように設け、次いで回路基板底部を平坦化して、導電材料にオーバーラップするソルダレジストを除去する。ステップ４６０で、製造した回路基板の頂面にコンポーネントを装備する。ステップ４７０で、頂面のコンポーネント装備後にこの頂面をオーバーモールドする。ステップ４８０で、回路基板底面にコンポーネントを装備する。このようにして製造した基回路板またはモジュールが得られる。
【００１８】
回路基板の比較的平坦な底面側はオーバーモールド工程用の支持体をなし、回路基板底部側の不均一さに起因する反りの発生を減少させる。
【００１９】
図４の実施形態では導電材料をソルダレジスト材料にオーバーラップさせないようにしたが、本発明の範囲内で、導電材料の若干部分に対してソルダレジストをオーバーラップさせ、導電材料の他の部分にはオーバーラップしないようにすることもできる。例えば、製造中に回路基板の特定部分に反りを見つけた場合、これを再加工するためにのみ、その回路基板の一部のみにソルダレジストのオーバーラップを排除することができる。
【００２０】
図５に、本発明のある実施形態による回路基板５００の線図的断面図を示す。回路基板５００は、サブストレートに貫通するビア５０２を有するものとして示すサンドイッチ状の多層構造のサブストレート５０１を有する。サブストレートは、頂面５０１ａおよび底面５０１ｂを有する。ビア５０２の底面側端部には銅による導電材料で形成した接点５０４を設ける。また、銅による熱伝導材料により形成したヒートシンク５０６、および接点５０４に隣接して、かつその側方にこれとオーバーラップしないように配置したソルダレジスト５０８を示す。
【００２１】
図６Ａに、従来技術による図１のオーバーモールド処理済み回路基板に対するフォン・ミーゼス応力を表すシミュレーション応力／変形図データ６１０を示す。図から明らかなように、回路基板には大きな反りがある。
【００２２】
図６Ｂに、図４のオーバーモールド処理済み回路基板に対するフォン・ミーゼス応力を表すシミュレーション応力／変形図データ６２０を示す。図から明らかなように、この回路基板では現れた応力および反りが図１の回路基板に対するものと比べて有意に小さい。コンポーネント配置システムは平坦面にとって「理想的に」機能することから、回路ボードの底面へのコンポーネント配置は真っ直ぐであることは明らかである。一般に、製造した回路基板の得られる品質は、より高いものとなる。
【００２３】
図７Ａには、従来技術による図１のオーバーモールド処理済み回路基板に対するサブストレート端縁の変形に関するシミュレーションデータ７１０を示す。図７Ｂに、図４のオーバーモールド処理済み回路基板に対するサブストレート端縁の変形に関するシミュレーションデータ７２０を示す。本発明の実施形態を適用することにより端縁の変形が減少していることは明らかである。
【００２４】
図８Ａに、従来技術により設計および製造した回路基板の組み立て後における、ＧＥＴＥＫベースのサブストレートの断面図を示す。図８Ｂに、本発明のある実施形態により設計および製造した回路基板の組み立て後における、ＧＥＴＥＫベースのサブストレートの断面図を示す。これら図面から、本実施形態による設計を用いた場合には、反りが有意に小さくなることは明らかである。例えば、導体８１０ａはビア８２０ａに直交するラインに対して大きな角度をなす。対照的に、導線８１０ｂはビア８２０ｂに対してほぼ直交する。
【００２５】
当業者にとって、比較的平坦な面を保つことが組み立てにとって有益であることは明らかである。さらに、製造中の回路基板の反りが望ましくないことも明らかである。
【００２６】
上述の実施形態は、積層体の頂面側に取り付ける半導体ダイが底面側のヒートシンクより小さいような製品にとっては、とくに重要である。このような場合、モールドする材料の圧力がヒートシンクの上方にある頂面側領域に作用するため、該ヒートシンクが反りの影響を極めて受けやすくなる。
【００２７】
上記の実施形態は、モジュール全体を１つの工程でモールドするマップモールドを採用する場合に特に有効である。
【００２８】
本発明を幾つかの特定の例示的実施形態につき説明したが、当業者であれば、特許請求の範囲に記載した本発明の精神および範囲を逸脱することなく、多くの変更をこれに加えることができることを認識できるであろう。
【図面の簡単な説明】
【００２９】
【図１】（従来技術）回路基板１００の線図的断面図である。
【図２】（従来技術）従来技術により設計および製造した、図１の線図的に示した回路基板２００の拡大断面図である。
【図３Ａ】（従来技術）図１に断面図で示した従来技術に係る回路基板の上面レイアウト説明図である。
【図３Ｂ】（従来技術）図３Ａの線分Ａ−Ａに沿う断面図である。
【図３Ｃ】（従来技術）図３Ｂの断面図における一部の拡大図である。
【図４】本発明のある実施形態に係る回路基板の製造方法の簡単なフローチャートである。
【図５】本発明のある実施形態に係る回路基板５００の線図的断面図である。
【図６Ａ】図１のオーバーモールド処理した回路基板に対するフォン・ミーゼス応力を表すシミュレーション応力／変形図データである。
【図６Ｂ】図４のオーバーモールド処理した回路基板に対するフォン・ミーゼス応力を表すシミュレーション応力／変形図データである。
【図７Ａ】図１のオーバーモールド処理した回路基板に対する基板端部の変形に関するシミュレーションしたデータである。
【図７Ｂ】図４のオーバーモールド処理した回路基板に対する基板端部の変形に関するシミュレーションしたデータである。
【図８Ａ】従来技術による組み立て後のＧＥＴＥＫベースサブストレートの断面図である。
【図８Ｂ】本発明のある実施形態による組み立て後のＧＥＴＥＫベースサブストレートの断面図である。
【図１】
2008547215.tif 000003
【図４】
2008547215.tif 000004
【図５】
2008547215.tif 000005
【図６Ａ】
2008547215.tif 000006
【図６Ｂ】
2008547215.tif 000007
【図７Ａ】
2008547215.tif 000008
【図７Ｂ】
2008547215.tif 000009
【図８Ａ】
2008547215.tif 000010
【図８Ｂ】
2008547215.tif 000011
【図２】
2008547215.tif 000012
【図３】
2008547215.tif 000013
【国際調査報告】
2008547215.tif 000014
2008547215.tif 000015
2008547215.tif 000016