(57)【要約】【課題】レーザを用いたマーキングによって刻印を施しても不具合を生じない半導体メモリカードを提供すること。【解決手段】実施形態の半導体記憶装置は、第１の面側に第１の金属配線と第１のソルダレジストが積層され、第１の面とは反対面である第２の面側に第２の金属配線と第２のソルダレジストが積層された回路基板と、前記第１の面側に実装された半導体メモリを含む電子部品と、前記第２の面側設けられた接続端子と、前記第１の金属配線に接続され、前記半導体メモリを電気的に接続されるテスト用端子と、前記第２の金属配線、前記第１の金属配線、前記半導体メモリ及び前記テスト端子に接続される電極端子とを有する。また前記半導体記憶装置は、前記第１の面側から前記テスト用端子及び前記電極端子が設けられていない前記第１の金属配線にレーザ処理で刻印された情報が表示され、前記電子部品をモールド樹脂で封止される。【選択図】図４
2015005141.tif 000002
【特許請求の範囲】
【請求項１】
第１の面側に第１の金属配線と第１のソルダレジストが積層され、第１の面とは反対面である第２の面側に第２の金属配線と第２のソルダレジストが積層された回路基板と、
前記第１の面側に実装された半導体メモリを含む電子部品と、
前記第２の面側設けられた接続端子と、
前記第１の金属配線に接続され、前記半導体メモリを電気的に接続されるテスト用端子と、
前記第２の金属配線、前記第１の金属配線、前記半導体メモリ及び前記テスト端子に接続される電極端子と、
を有し、
前記第１の面側から前記テスト用端子及び前記電極端子が設けられていない前記第１の金属配線にレーザ処理で刻印された情報が表示され、
前記電子部品をモールド樹脂で封止される半導体記憶装置。
【請求項２】
前記情報は、レーザ処理で前記コア材、又は前記第２の金属配線まで貫通することで表示される請求項１に記載の半導体記憶装置。
【請求項３】
前記情報は、製造番号を含む情報である請求項１に記載の半導体記憶装置。
【請求項４】
前記金属配線層は、Ｃｕ配線である請求項１に記載の半導体記憶装置。
【請求項５】
金属配線が施されており、第１の面を有する回路基板にレーザで情報を刻印する工程と、
前記第１の面側に電子部品及びテスト用端子を設ける工程と、
前記回路基板を含む前記電子部品をモールド樹脂で封止する工程と、
テスト端子を用いて前記電子部品の不良を確認する工程と、
を有する半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体記憶装置及び製造方法に関する。
【背景技術】
【０００２】
回路基板の一方の面に不揮発性の半導体記憶装置（例えばＮＡＮＤ型フラッシュメモリ）及びコントローラを実装し、他方の面にデータの読み書きのための電極パッドを設け、半導体記憶装置、コントローラ及び電極パッドをＣｕ配線で接続し、両面をソルダレジストで覆うことによってＣｕ配線を保護・隠蔽した半導体記憶装置カードが用いられている。
【０００３】
このような半導体記憶装置カードの現品表示マーキングには、インクを用いた印刷やレーザなどによる刻印といった手法が用いられている。特に、ウィークリーコード（製品が製造された日が１年の何番目の週に含まれるかを示す番号）やロット番号などの表示内容が頻繁に変わる情報のマーキングには、情報の変更への対応の容易性から、一般的にはレーザによる刻印が用いられている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−２７３２９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、レーザを用いたマーキングによって刻印を施しても不具合を生じない半導体記憶装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決する為に実施形態の半導体記憶装置は、第１の面側に第１の金属配線と第１のソルダレジストが積層され、第１の面とは反対面である第２の面側に第２の金属配線と第２のソルダレジストが積層された回路基板と、前記第１の面側に実装された半導体メモリを含む電子部品と、前記第２の面側設けられた接続端子と、前記第１の金属配線に接続され、前記半導体メモリを電気的に接続されるテスト用端子と、前記第２の金属配線、前記第１の金属配線、前記半導体メモリ及び前記テスト端子に接続される電極端子とを有する。また前記半導体記憶装置は、前記第１の面側から前記テスト用端子及び前記電極端子が設けられていない前記第１の金属配線にレーザ処理で刻印された情報が表示され、前記電子部品をモールド樹脂で封止される。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態の半導体記憶装置の外形を例示する平面図。
【図２】第１の実施形態の半導体記憶装置の外形を例示する平面図。
【図３】第１の実施形態の半導体記憶装置の内部構造を例示する断面図。
【図４】第１の実施形態の半導体記憶装置の内部構造を例示する平面図。
【図５】第１の実施形態の半導体記憶装置の内部構造を例示する平面図
【図６】第１の実施形態の半導体記憶装置の内部構造を例示する平面図。
【図７】第１の実施形態の半導体記憶装置の製造工程を示すフローチャート図。
【図８】第１の実施形態の半導体記憶装置の製造工程を例示する断面図。
【図９】第２の実施形態の半導体記憶装置の内部構造を例示する断面図。
【図１０】第３の実施形態の半導体記憶装置の内部構造を例示する断面図。
【図１１】第３の実施形態の半導体記憶装置の内部構造を例示する平面図。
【発明を実施するための形態】
【０００８】
（第１の実施形態）
以下の実施形態の半導体記憶装置１は、ｍｉｃｒｏＳＤカードを例として説明する。しかしながら、以下の記述における半導体記憶装置１は、ｍｉｃｒｏＳＤカードに限定されてない。ｍｉｃｒｏＳＤカードの他すべてのメモリカードに課せられる制約及び課題に、本明細書の記述が適用される。
【０００９】
ｍｉｃｒｏＳＤカードは、主にサイズが異なることを除いて、ＳＤカードと同じ特徴を有する。例えば、この２種類のカードは、いずれもメモリチップ１０とこのメモリチップ１０を制御するコントローラチップ９とを含んでいる。他方、ＳＤカードはｍｉｃｒｏＳＤカードよりも大きなサイズを有するので、ＳＤカードに課せられている設計上の制約は、ｍｉｃｒｏＳＤカードに課せられている制約よりも緩い。すなわち、ｍｉｃｒｏＳＤカードの方が、ＳＤカードよりも設計が困難である。
【００１０】
まず、第１の実施形態の半導体記憶装置１の外形構造について説明する。図１及び図２は、第１の実施形態の半導体記憶装置の外形を例示する平面図である。
【００１１】
半導体記憶装置１は、対向する樹脂面２及び端子面３を有し、樹脂面２側には実装された各チップが封止されており、一方、端子面３側には接続端子６が設けられている。
【００１２】
端子面３側において接続端子６は半導体記憶装置１のy軸方向に平行な一辺に沿って複数（８個を例示）の配列されている。接続端子６は、モールド樹脂５に覆われておらず、半導体記憶装置１がホスト装置に挿入された際にホスト装置（外部機器）と半導体記憶装置１と電気的に接続する。
【００１３】
樹脂面２側には、コンテンツメーカが所望する任意の情報を表示するデザイン層７が形成されている。例えば、所定のコンテンツを予め半導体記憶装置１に記録させた半導体記憶装置１の樹脂面２には、そのコンテンツと関連のある情報を印刷してデザイン層７を形成できる。具体例を挙げると、あるアニメキャラクターの静止画像や動画像のデータを半導体記憶装置１に記録したｍｉｃｒｏＳＤメモリカードであれば、樹脂面２にそのキャラクターの画像７ａ等を印刷してデザイン層７を形成する。なお、デザイン層７によって樹脂面２に表示する情報は画像に限られることはなく、文字列などであってもよい。また、デザイン層７は、印刷層に限定されることはなく、シールとして樹脂面２に貼り付けられていても良い。さらに、コンテンツメーカがデザイン層７に、任意の方法（例えばレーザ）で識別用の刻印を施すことも可能である。
【００１４】
図１に示すように、デザイン層７を樹脂面２側に設けることにより、半導体記憶装置１のロゴマークや識別コードなどの情報を樹脂面２に印刷や刻印することはできなくなる。ｍｉｃｒｏＳＤカードの場合、規格としてロゴマーク８ａ等の表示が義務付けられており、非表示とすることは許されていない。このため、本実施形態においては、ロゴマーク８ａ等の変更の頻度が低い情報は端子面３に表示されている。ＳＤのロゴ等は、パッド印刷やシルク印刷などの手法によって印刷層８として端子面３側に印刷されている。  コンテンツを予め記録した本実施形態の半導体記憶装置１を利用した商形態としては、例えばコンテンツメーカが携帯端末のユーザ（エンドユーザ）にｍｉｃｒｏＳＤメモリカード等の半導体記憶装置１を販売することが考えられる。この場合、同じコンテンツであってもデザイン層７として樹脂面２に印刷する情報の内容を変えることで、商品としての価値を異ならせることができる。例えば、同じコンテンツを記録する半導体記憶装置１の一部について、異なる変更した画像をデザイン層７に印刷し、希少価値の高いカード（レアなカード）とすることで、エンドユーザの購買意欲を高めることができる。
【００１５】
なお、デザイン層７及び印刷層８の色は黒に限定されない。パッケージは例えば、赤、黄色、緑、青、白であっても良い。
【００１６】
次に、第１の実施形態の半導体記憶装置１の内部について説明する。図３は第１の実施形態の半導体記憶装置１の内部構造を例示する断面図である。
【００１７】
図３に示すように、半導体記憶装置１には、モールド樹脂５、メモリチップ１０、回路基板４、コントローラチップ９及び受動部品２１が設けられる。モールド樹脂５は、絶縁材料からなり、回路基板４を覆うように封止している。
【００１８】
先ず回路基板４について説明する。回路基板４は例えば、コア材１１、第１及び第２のＣｕ配線１２、１３、第１及び第２のソルダレジスト１４、１５を有する。コア材１１は、例えばガラスエポキシ基板であり、金属配線として樹脂面２側に第１のＣｕ配線１２、端子面３側には第２のＣｕ配線１３が設けられる。
【００１９】
図４及び図５は、第１の実施形態の半導体記憶装置の内部構造を例示する平面図である。第１及び第２のＣｕ配線１２、１３は図４及び図５に示すような配線構造を有し、テスト端子１４及び電極端子１７等に接続される。
【００２０】
テスト用端子１６は、マスクラベル１８で覆われて隠蔽されており、通常時は露出していない。ｍｉｃｒｏＳＤメモリカードに不良が発生した時の原因解析の際にはマスクラベル１８をはがしてテスト用端子１６を露出させた上で、半導体記憶装置１単体でのテストが行われる。
【００２１】
図３に戻る。刻印１９は回路基板４の樹脂面２からレーザにより電子部品の実装領域に刻印され、第１のＣｕ配線層１３を貫通してテスト用端子１６の領域外に設けられる。刻印１９は、例えば、ＳＤロゴ、原産国、及び識別コード等を表示する。図に示すように、刻印１９はテスト用端子１６や電極端子１７の領域外に設けられる。また、刻印１９は、Ｘ線測定を行うことにより確認することができるため、樹脂面２や端子面３にロゴ等の表示で情報を表示する領域をとられてしまっても、識別コード等の商品管理等に必要な情報を表示することができる。なお、刻印１９の領域は、電子部品の実装領域に限られない。また、第１のＣｕ配線１２の領域外であっても良い。
【００２２】
第１及び第２のソルダレジスト１４、１５は第１及び第２のＣｕ配線１２、１３上に設けられる。第１及び第２のソルダレジスト１４、１５は、テスト用端子１６や電極端子１７等が設けられる部分にマスクを施した上で熱硬化型又は紫外線硬化型のレジストインクを塗布したり、シート状の成型物をコア材１１にラミネートすることにより、接続端子６やテスト用端子１６や接続パッド２０などが設けられる領域以外に設けられる。レジストインクとしては、熱硬化型のエポキシ系樹脂や紫外線硬化型のエポキシ系樹脂、紫外線硬化型のアクリレート系樹脂などを成分とした一般的なものを適用可能である。
【００２３】
回路基板４を構成する各層の寸法の一例を挙げると、コア材１１の厚さは１００μｍ、第１及び第２のＣｕ配線１２、１３の厚さが１２〜２５μｍ、コア材１１の表面から第１及び第２のソルダレジスト１４、１５の表面までの厚さが５０μｍであり、第１及び第２のＣｕ配線１２、１３上の第１及び第２のソルダレジスト１４、１５の厚さは２５〜３８μｍである。これらの値はあくまでも一例であり、本発明を限定するものではない。
【００２４】
回路基板４上の構成について説明する。図６は第１の実施形態の半導体記憶装置１の内部構造を例示する平面図である。回路基板４上の樹脂面２側には、メモリチップ１０、コントローラチップ９及び受動部品２１が実装され、電極端子１７及びテスト用端子１６と第１及び第２のＣｕ配線１２、１３によって電気的に接続される。
【００２５】
メモリチップ１０は、任意のメモリチップ１０を用いることができ、より具体的には、例えば、あらゆるタイプのＮＡＮＤ型フラッシュメモリチップが用いられることが可能である。また、メモリチップ１０の上面にはメモリチップ１０内の回路と電気的に接続されている複数の接続パッド２０が設けられ、導電性のボンディングワイヤ２２によって回路基板４上の接続パッド２０に接続される。
【００２６】
コントローラチップ９は、メモリチップ１０の動作を制御するためのものである。具体的には、外部からのコマンドに従って、メモリチップ１０のデータの書き込みや、メモリチップ１０からのデータの読み出しや、メモリチップ１０のデータの消去等を行い、メモリチップ１０によるデータの記憶状態を管理する。また、コントローラチップ９は、ホストインターフェース、ＭＰＵ（micro processing unit)、ＲＯＭ（read only memory)、ＲＡＭ（random access memory)、メモリインターフェース等を含んでいてもよい。コントローラチップ９の上面側にはコントローラチップ９内の回路と電気的に接続されている複数の接続パッド２０に接続されており、回路基板４上プリントされた導電性の配線を介して、接続端子６等に接続されている。
【００２７】
なお、コントローラチップ９は半導体記憶装置１のテスト機能を備えており、製造時に半導体記憶装置１単体でのテストを行う必要がない場合には、テスト用端子１６の上にも第２のソルダレジスト１５を設け、不良原因の解析時に第２のソルダレジスト１５を除去して半導体記憶装置１単体でのテストを行うようにしても良い。
【００２８】
受動部品２１は、電気回路部品のうち、電力利得を与えないものであり、例えば、抵抗、キャパシタ、インダクタ等である。また、受動部品２１の上面にはコントローラチップ９内の回路と電気的に接続されている複数の接続パッド２０が設けられ、ボンディングワイヤ２２によって回路基板４上の接続パッド２０に接続されている。
【００２９】
第１の実施形態の半導体記憶装置の製造方法について説明する。図７は、第１の実施形態の半導体記憶装置の製造工程を示すフローチャート図である。
【００３０】
図８は、第１の実施形態の半導体記憶装置の製造工程を例示する断面図である。端子面３にＳＤロゴ、原産国、及び識別コードを、レーザ発振器２３を用いて刻印する（ステップＳ１）。例えば、レーザをモールド樹脂５の端子面３に当てることによって、レーザが当たったモールド樹脂５の表面が削れ（表面剥離）、刻印（ＳＤロゴ、原産国、及び識別コード）１９が形成される。
【００３１】
次に回路基板４にリードフレーム２４を接続して、それらの回路基板４の上にコントローラチップ９、メモリチップ１０、及び受動部品２１を実装する（ステップＳ２）。
【００３２】
その後、モールド樹脂５を流し込むことにより、回路基板４、リードフレーム２４、コントローラチップ９、メモリチップ１０、及び受動部品２１等を封止する（ステップＳ３）。
【００３３】
つづいて、半導体記憶装置１の出荷直前に行われるテスト工程を行う。テスト工程では、メモリチップ１０が正しく動作するか否かの確認が行われる（ステップＳ４）。モールド樹脂５へのレーザによる刻印によって、メモリチップ１０に影響が出る可能性があるので、このテスト工程は、レーザにより刻印した後に行われる。
【００３４】
本実施形態の効果について説明する。本実施形態の半導体記憶装置１は、回路基板４上の電子部品が実装される領域にレーザで情報を刻印する際、テスト用端子１６及び電極端子１７を除く領域の第１のＣｕ配線１２に刻印１９を設けることで回路の動作不良を回避することができる。また、電子部品を実装後モールド樹脂５で封止するため、第１及び第２のＣｕ配線１２、１３は完全に露出することはないので酸化を防ぐことができる。さらに、電子部品の実装前に刻印１９を設けることから、レーザの刻印によって電子部品やボンディングワイヤ２２へのダメージも回避することができる。
【００３５】
また本実施形態において、テスト用端子１６が設けられているため、回路の動作に不良が生じても、どこに原因があるかを検出することができる。このため、半導体記憶装置１の品質を管理することも可能である。
【００３６】
（第２の実施形態）
第２の実施形態の半導体記憶装置１において、刻印１９はコア材１１または端子面３側の第２のＣｕ配線１３まで達する。図９は第２の実施形態の半導体記憶装置の内部構造を例示する断面図である。本実施形態において刻印１９は、テスト用端子１６及び電極端子１７以外の領域の第１のＣｕ配線１２及び、第２のＣｕ配線１３に設けられる。本実施形態において、刻印１９は第２のソルダレジスト１５まで達してもよいが、第２のソルダレジスト１５を貫通することはない。これにより、第１及び第２のＣｕ配線１２、１３が露出することがなく、第１及び第２のＣｕ配線１２、１３は酸化することはない。刻印１９は第１の実施形態よりも深く刻印されるため、文字またはイラスト等の情報をさらに明確に表示することができる。
【００３７】
（第３の実施形態）
第３の実施形態の半導体記憶装置１は回路基板４だけでなくリードフレーム２４を用いる。図１０は、第３の実施形態の半導体記憶装置の内部構造を例示する断面図である。図１１は、第３の実施形態の半導体記憶装置の内部構造を例示する平面図である。
【００３８】
リードフレーム２４は、例えば、金属板、である。リードフレーム２４上にはメモリチップ１０が接続層（図示せず）を介して実装される。リードフレーム２４は、接着層（図示せず）によって回路基板４に接着される。
【００３９】
回路基板４には、接続層（図示せず）を介してコントローラチップ９が実装される。コントローラチップ９が実装される面の反対側には接続端子６が設けられる。
【００４０】
図に示すように、刻印１９は、リードフレーム２４に設けられる。リードフレーム２４中にはテスト用端子１６、電極端子１７等の端子や回路が設けられていないため、レーザによりリードフレーム２４を貫通していても、回路に不良が生じることはない。そのため、第１及び第２の実施形態よりも広い領域で刻印できる。刻印１９は、樹脂面２側でも端子面３側からでも設けることが可能である。また、刻印１９は電子部品が搭載されていない領域や回路基板４上に設けられていてもよい。
【００４１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４２】
１  半導体記憶装置
２  樹脂面
３  端子面
４  回路基板
５  モールド樹脂
６  接続端子
７  デザイン層
８  印刷層
９  コントローラチップ
１０  メモリチップ
１１  コア材
１２  第１のＣｕ配線
１３  第２のＣｕ配線
１４  第１のソルダレジスト
１５  第２のソルダレジスト
１６  テスト用端子
１７  電極端子
１８  マスクラベル
１９  刻印
２０  接続パッド
２１  受動部品
２２  ボンディングワイヤ
２３  レーザ発振器
２４  リードフレーム
【図１】
2015005141.tif 000003
【図２】
2015005141.tif 000004
【図３】
2015005141.tif 000005
【図４】
2015005141.tif 000006
【図５】
2015005141.tif 000007
【図６】
2015005141.tif 000008
【図７】
2015005141.tif 000009
【図８】
2015005141.tif 000010
【図９】
2015005141.tif 000011
【図１０】
2015005141.tif 000012
【図１１】
2015005141.tif 000013