(57)【要約】【課題】パワー半導体モジュール全体の水平方向寸法を小型化すると共に、ワイヤボンディング工程の工程数を削減する。【解決手段】大電力用ＩＧＢＴチップQ1と、ＩＧＢＴチップQ1のゲート電極Q1gに電気的に接続された端子T1と、端子T1とＩＧＢＴチップQ1のゲート電極Q1gとの間を流れるゲート電流の抵抗として作用するゲート抵抗R1とを有し、ゲート抵抗R1として、上面電極と下面電極との間をゲート電流が流れるシリコンチップ抵抗を用いたパワー半導体モジュール100において、ゲート抵抗R1の下面電極の外形形状が、ＩＧＢＴチップQ1のゲート電極Q1gの外形形状と等しいか、それよりも小さく、半田又は導電性接着剤によりゲート抵抗R1の下面電極とＩＧＢＴチップQ1のゲート電極Q1gとを接合し、ゲート抵抗R1の上面電極と端子T1の下端部T1bとをボンディングワイヤにより電気的に接続した。【選択図】図１
2015005580.tif 000002
【特許請求の範囲】
【請求項１】
下面にコレクタ電極を有すると共に、上面にエミッタ電極（Ｑ１ｅ）とゲート電極（Ｑ１ｇ）とを有する大電力用ＩＧＢＴチップ（Ｑ１）と、
ＩＧＢＴチップ（Ｑ１）のコレクタ電極に電気的に接続された第１端子（Ｔ２１）と、
ＩＧＢＴチップ（Ｑ１）のエミッタ電極（Ｑ１ｅ）に電気的に接続された第２端子（Ｔ１９）と、
ＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）に電気的に接続された第３端子（Ｔ１）と、
第３端子（Ｔ１）とＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）との間を流れるゲート電流の抵抗として作用するゲート抵抗（Ｒ１）とを具備し、
ゲート抵抗（Ｒ１）として、上面電極と下面電極との間をゲート電流が流れるシリコンチップ抵抗を用いたパワー半導体モジュール（１００）において、
ゲート抵抗（Ｒ１）の下面電極の外形形状が、ＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）の外形形状と等しいか、あるいは、それよりも小さいゲート抵抗（Ｒ１）を用い、
半田または導電性接着剤によって、ゲート抵抗（Ｒ１）の下面電極とＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）とを接合し、
ゲート抵抗（Ｒ１）の上面電極と第３端子（Ｔ１）の下端部（Ｔ１ｂ）とをボンディングワイヤによって電気的に接続したことを特徴とするパワー半導体モジュール（１００）。
【請求項２】
下面にコレクタ電極を有すると共に、上面にエミッタ電極（Ｑ１ｅ）とゲート電極（Ｑ１ｇ）とを有する大電力用ＩＧＢＴチップ（Ｑ１）と、
ＩＧＢＴチップ（Ｑ１）のコレクタ電極に電気的に接続された第１端子（Ｔ２１）と、
ＩＧＢＴチップ（Ｑ１）のエミッタ電極（Ｑ１ｅ）に電気的に接続された第２端子（Ｔ１９）と、
ＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）に電気的に接続された第３端子（Ｔ１）と、
第３端子（Ｔ１）とＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）との間を流れるゲート電流の抵抗として作用するゲート抵抗（Ｒ１’）とを具備し、
ゲート抵抗（Ｒ１’）として、上面電極と下面電極との間をゲート電流が流れるシリコンチップ抵抗を用いたパワー半導体モジュール（１００）において、
ゲート抵抗（Ｒ１’）の下面電極の外形形状がＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）の外形形状よりも大きいゲート抵抗（Ｒ１’）を用い、
上面（２ａ１）と下面（２ａ２）とを有し、導電性材料によって形成された接続部材（２ａ）を設け、
接続部材（２ａ）の上面（２ａ１）の外形形状が接続部材（２ａ）の下面（２ａ２）の外形形状よりも大きくなるように、かつ、接続部材（２ａ）の下面（２ａ２）の外形形状が、ＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）の外形形状と等しいか、あるいは、それよりも小さくなるように、かつ、接続部材（２ａ）の上面（２ａ１）の外形形状が、ゲート抵抗（Ｒ１’）の下面電極の外形形状と等しいか、あるいは、それよりも大きくなるように、接続部材（２ａ）を形成し、
半田または導電性接着剤によって、ゲート抵抗（Ｒ１’）の下面電極と接続部材（２ａ）の上面（２ａ１）とを接合し、
半田または導電性接着剤によって、接続部材（２ａ）の下面（２ａ２）とＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）とを接合し、
ゲート抵抗（Ｒ１’）の上面電極と第３端子（Ｔ１）の下端部（Ｔ１ｂ）とをボンディングワイヤによって電気的に接続したことを特徴とするパワー半導体モジュール（１００）。
【請求項３】
ゲート抵抗（Ｒ１’）の下面電極と接続部材（２ａ）の上面（２ａ１）との間の半田接合と、接続部材（２ａ）の下面（２ａ２）とＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）との間の半田接合とを一括処理によって実行することを特徴とする請求項２に記載のパワー半導体モジュール（１００）の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、下面にコレクタ電極を有すると共に、上面にエミッタ電極とゲート電極とを有する大電力用ＩＧＢＴチップを具備するパワー半導体モジュールおよびその製造方法に関する。
【０００２】
特に、本発明は、パワー半導体モジュール全体の水平方向寸法を小型化すると共に、ワイヤボンディング工程の工程数を削減することができるパワー半導体モジュールおよびその製造方法に関する。
【背景技術】
【０００３】
従来から、下面にコレクタ電極を有すると共に、上面にエミッタ電極とゲート電極とを有する大電力用ＩＧＢＴチップを具備するパワー半導体モジュールが知られている。この種のパワー半導体モジュールの例としては、例えば特許文献１（特開平８−１９１２３９号公報）の図１等に記載されたものがある。
【０００４】
特許文献１の図１に記載されたパワー半導体モジュールでは、ＩＧＢＴチップのコレクタ電極とコレクタ端子とが電気的に接続されている。また、ＩＧＢＴチップのエミッタ電極とエミッタ端子とが電気的に接続されている。更に、ＩＧＢＴチップのゲート電極とゲート端子とが電気的に接続されている。
【０００５】
また、特許文献１の図１に記載されたパワー半導体モジュールでは、ゲート端子とＩＧＢＴチップのゲート電極との間を流れるゲート電流の抵抗として作用するゲート抵抗が設けられている。詳細には、そのゲート抵抗として、上面電極と下面電極との間をゲート電流が流れるシリコンチップ抵抗が用いられている。
【０００６】
ところで、特許文献１の図１に記載されたパワー半導体モジュールでは、ゲート抵抗がＩＧＢＴチップ上に搭載されていない。詳細には、特許文献１の図１に記載されたパワー半導体モジュールでは、ゲート抵抗を実装するために、ＩＧＢＴチップ搭載用導体パターンとは別個に、ゲート抵抗搭載用導体パターンを設けなければならない。そのため、特許文献１の図１に記載されたパワー半導体モジュールでは、ゲート抵抗搭載用導体パターンの大きさの分だけパワー半導体モジュール全体の水平方向寸法が大型化してしまう。
【０００７】
更に、特許文献１の図１に記載されたパワー半導体モジュールでは、ＩＧＢＴチップのゲート電極とゲート端子とを電気的に接続するために、ボンディングワイヤによって、ゲート抵抗の上面電極とＩＧＢＴチップのゲート電極との間を接続すると共に、ゲート抵抗搭載用導体パターンとゲート端子の下端部との間を接続しなければならない。つまり、特許文献１の図１に記載されたパワー半導体モジュールでは、１回のワイヤボンディング工程によってＩＧＢＴチップのゲート電極とゲート端子とを電気的に接続することができない。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平８−１９１２３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
前記問題点に鑑み、本発明は、パワー半導体モジュール全体の水平方向寸法を小型化すると共に、ワイヤボンディング工程の工程数を削減することができるパワー半導体モジュールおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
請求項１に記載の発明によれば、下面にコレクタ電極を有すると共に、上面にエミッタ電極（Ｑ１ｅ）とゲート電極（Ｑ１ｇ）とを有する大電力用ＩＧＢＴチップ（Ｑ１）と、
ＩＧＢＴチップ（Ｑ１）のコレクタ電極に電気的に接続された第１端子（Ｔ２１）と、
ＩＧＢＴチップ（Ｑ１）のエミッタ電極（Ｑ１ｅ）に電気的に接続された第２端子（Ｔ１９）と、
ＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）に電気的に接続された第３端子（Ｔ１）と、
第３端子（Ｔ１）とＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）との間を流れるゲート電流の抵抗として作用するゲート抵抗（Ｒ１）とを具備し、
ゲート抵抗（Ｒ１）として、上面電極と下面電極との間をゲート電流が流れるシリコンチップ抵抗を用いたパワー半導体モジュール（１００）において、
ゲート抵抗（Ｒ１）の下面電極の外形形状が、ＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）の外形形状と等しいか、あるいは、それよりも小さいゲート抵抗（Ｒ１）を用い、
半田または導電性接着剤によって、ゲート抵抗（Ｒ１）の下面電極とＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）とを接合し、
ゲート抵抗（Ｒ１）の上面電極と第３端子（Ｔ１）の下端部（Ｔ１ｂ）とをボンディングワイヤによって電気的に接続したことを特徴とするパワー半導体モジュール（１００）が提供される。
【００１１】
請求項２に記載の発明によれば、下面にコレクタ電極を有すると共に、上面にエミッタ電極（Ｑ１ｅ）とゲート電極（Ｑ１ｇ）とを有する大電力用ＩＧＢＴチップ（Ｑ１）と、
ＩＧＢＴチップ（Ｑ１）のコレクタ電極に電気的に接続された第１端子（Ｔ２１）と、
ＩＧＢＴチップ（Ｑ１）のエミッタ電極（Ｑ１ｅ）に電気的に接続された第２端子（Ｔ１９）と、
ＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）に電気的に接続された第３端子（Ｔ１）と、
第３端子（Ｔ１）とＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）との間を流れるゲート電流の抵抗として作用するゲート抵抗（Ｒ１’）とを具備し、
ゲート抵抗（Ｒ１’）として、上面電極と下面電極との間をゲート電流が流れるシリコンチップ抵抗を用いたパワー半導体モジュール（１００）において、
ゲート抵抗（Ｒ１’）の下面電極の外形形状がＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）の外形形状よりも大きいゲート抵抗（Ｒ１’）を用い、
上面（２ａ１）と下面（２ａ２）とを有し、導電性材料によって形成された接続部材（２ａ）を設け、
接続部材（２ａ）の上面（２ａ１）の外形形状が接続部材（２ａ）の下面（２ａ２）の外形形状よりも大きくなるように、かつ、接続部材（２ａ）の下面（２ａ２）の外形形状が、ＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）の外形形状と等しいか、あるいは、それよりも小さくなるように、かつ、接続部材（２ａ）の上面（２ａ１）の外形形状が、ゲート抵抗（Ｒ１’）の下面電極の外形形状と等しいか、あるいは、それよりも大きくなるように、接続部材（２ａ）を形成し、
半田または導電性接着剤によって、ゲート抵抗（Ｒ１’）の下面電極と接続部材（２ａ）の上面（２ａ１）とを接合し、
半田または導電性接着剤によって、接続部材（２ａ）の下面（２ａ２）とＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）とを接合し、
ゲート抵抗（Ｒ１’）の上面電極と第３端子（Ｔ１）の下端部（Ｔ１ｂ）とをボンディングワイヤによって電気的に接続したことを特徴とするパワー半導体モジュール（１００）が提供される。
【００１２】
請求項３に記載の発明によれば、ゲート抵抗（Ｒ１’）の下面電極と接続部材（２ａ）の上面（２ａ１）との間の半田接合と、接続部材（２ａ）の下面（２ａ２）とＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）との間の半田接合とを一括処理によって実行することを特徴とする請求項２に記載のパワー半導体モジュール（１００）の製造方法が提供される。
【発明の効果】
【００１３】
請求項１に記載のパワー半導体モジュール（１００）では、下面にコレクタ電極を有すると共に、上面にエミッタ電極（Ｑ１ｅ）とゲート電極（Ｑ１ｇ）とを有する大電力用ＩＧＢＴチップ（Ｑ１）が設けられている。また、ＩＧＢＴチップ（Ｑ１）のコレクタ電極に電気的に接続された第１端子（Ｔ２１）と、ＩＧＢＴチップ（Ｑ１）のエミッタ電極（Ｑ１ｅ）に電気的に接続された第２端子（Ｔ１９）と、ＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）に電気的に接続された第３端子（Ｔ１）とが設けられている。
【００１４】
更に、請求項１に記載のパワー半導体モジュール（１００）では、第３端子（Ｔ１）とＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）との間を流れるゲート電流の抵抗として作用するゲート抵抗（Ｒ１）が設けられている。また、ゲート抵抗（Ｒ１）として、上面電極と下面電極との間をゲート電流が流れるシリコンチップ抵抗が用いられている。
【００１５】
詳細には、請求項１に記載のパワー半導体モジュール（１００）では、ゲート抵抗（Ｒ１）の下面電極の外形形状が、ＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）の外形形状と等しいか、あるいは、それよりも小さいゲート抵抗（Ｒ１）が用いられている。また、半田または導電性接着剤によって、ゲート抵抗（Ｒ１）の下面電極とＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）とが接合されている。
【００１６】
つまり、請求項１に記載のパワー半導体モジュール（１００）では、ゲート抵抗（Ｒ１）がＩＧＢＴチップ（Ｑ１）上に搭載されている。
【００１７】
そのため、請求項１に記載のパワー半導体モジュール（１００）によれば、ゲート抵抗がＩＧＢＴチップ上に搭載されておらず、ＩＧＢＴチップ搭載用導体パターンとは別個にゲート抵抗搭載用導体パターンを設けなければならない特許文献１の図１に記載されたパワー半導体モジュールよりも、パワー半導体モジュール全体の水平方向寸法を小型化することができる。
【００１８】
更に、請求項１に記載のパワー半導体モジュール（１００）では、ゲート抵抗（Ｒ１）の上面電極と第３端子（Ｔ１）の下端部（Ｔ１ｂ）とがボンディングワイヤによって電気的に接続されている。
【００１９】
すなわち、請求項１に記載のパワー半導体モジュール（１００）では、半田または導電性接着剤によってゲート抵抗（Ｒ１）の下面電極とＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）とが接合されているため、ＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）と第３端子（Ｔ１）とを電気的に接続するためには、ボンディングワイヤによって、ゲート抵抗（Ｒ１）の上面電極と第３端子（Ｔ１）の下端部（Ｔ１ｂ）との間のみを接続すればよい。
【００２０】
そのため、請求項１に記載のパワー半導体モジュール（１００）によれば、ＩＧＢＴチップのゲート電極とゲート端子とを電気的に接続するために、ボンディングワイヤによって、ゲート抵抗の上面電極とＩＧＢＴチップのゲート電極との間を接続すると共に、ゲート抵抗搭載用導体パターンとゲート端子の下端部との間を接続しなければならない特許文献１の図１に記載されたパワー半導体モジュールよりも、ワイヤボンディング工程の工程数を削減することができる。
【００２１】
つまり、請求項１に記載のパワー半導体モジュール（１００）によれば、パワー半導体モジュール全体の水平方向寸法を小型化すると共に、ワイヤボンディング工程の工程数を削減することができる。
【００２２】
請求項２に記載のパワー半導体モジュール（１００）では、下面にコレクタ電極を有すると共に、上面にエミッタ電極（Ｑ１ｅ）とゲート電極（Ｑ１ｇ）とを有する大電力用ＩＧＢＴチップ（Ｑ１）が設けられている。また、ＩＧＢＴチップ（Ｑ１）のコレクタ電極に電気的に接続された第１端子（Ｔ２１）と、ＩＧＢＴチップ（Ｑ１）のエミッタ電極（Ｑ１ｅ）に電気的に接続された第２端子（Ｔ１９）と、ＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）に電気的に接続された第３端子（Ｔ１）とが設けられている。
【００２３】
更に、請求項２に記載のパワー半導体モジュール（１００）では、第３端子（Ｔ１）とＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）との間を流れるゲート電流の抵抗として作用するゲート抵抗（Ｒ１’）が設けられている。また、ゲート抵抗（Ｒ１’）として、上面電極と下面電極との間をゲート電流が流れるシリコンチップ抵抗が用いられている。
【００２４】
詳細には、請求項２に記載のパワー半導体モジュール（１００）では、ゲート抵抗（Ｒ１’）の下面電極の外形形状がＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）の外形形状よりも大きいゲート抵抗（Ｒ１’）が用いられている。また、上面（２ａ１）と下面（２ａ２）とを有し、導電性材料によって形成された接続部材（２ａ）が設けられている。
【００２５】
更に、請求項２に記載のパワー半導体モジュール（１００）では、接続部材（２ａ）の上面（２ａ１）の外形形状が接続部材（２ａ）の下面（２ａ２）の外形形状よりも大きくなるように、かつ、接続部材（２ａ）の下面（２ａ２）の外形形状が、ＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）の外形形状と等しいか、あるいは、それよりも小さくなるように、かつ、接続部材（２ａ）の上面（２ａ１）の外形形状が、ゲート抵抗（Ｒ１’）の下面電極の外形形状と等しいか、あるいは、それよりも大きくなるように、接続部材（２ａ）が形成されている。
【００２６】
また、請求項２に記載のパワー半導体モジュール（１００）では、半田または導電性接着剤によって、ゲート抵抗（Ｒ１’）の下面電極と接続部材（２ａ）の上面（２ａ１）とが接合されている。更に、半田または導電性接着剤によって、接続部材（２ａ）の下面（２ａ２）とＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）とが接合されている。
【００２７】
つまり、請求項２に記載のパワー半導体モジュール（１００）では、ゲート抵抗（Ｒ１’）が接続部材（２ａ）を介してＩＧＢＴチップ（Ｑ１）上に搭載されている。
【００２８】
そのため、請求項２に記載のパワー半導体モジュール（１００）によれば、ゲート抵抗がＩＧＢＴチップ上に搭載されておらず、ＩＧＢＴチップ搭載用導体パターンとは別個にゲート抵抗搭載用導体パターンを設けなければならない特許文献１の図１に記載されたパワー半導体モジュールよりも、パワー半導体モジュール全体の水平方向寸法を小型化することができる。
【００２９】
更に、請求項２に記載のパワー半導体モジュール（１００）では、ゲート抵抗（Ｒ１’）の上面電極と第３端子（Ｔ１）の下端部（Ｔ１ｂ）とがボンディングワイヤによって電気的に接続されている。
【００３０】
すなわち、請求項２に記載のパワー半導体モジュール（１００）では、半田または導電性接着剤によってゲート抵抗（Ｒ１’）の下面電極と接続部材（２ａ）の上面（２ａ１）とが接合されると共に、半田または導電性接着剤によって接続部材（２ａ）の下面（２ａ２）とＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）とが接合されているため、ＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）と第３端子（Ｔ１）とを電気的に接続するためには、ボンディングワイヤによって、ゲート抵抗（Ｒ１’）の上面電極と第３端子（Ｔ１）の下端部（Ｔ１ｂ）との間のみを接続すればよい。
【００３１】
そのため、請求項２に記載のパワー半導体モジュール（１００）によれば、ＩＧＢＴチップのゲート電極とゲート端子とを電気的に接続するために、ボンディングワイヤによって、ゲート抵抗の上面電極とＩＧＢＴチップのゲート電極との間を接続すると共に、ゲート抵抗搭載用導体パターンとゲート端子の下端部との間を接続しなければならない特許文献１の図１に記載されたパワー半導体モジュールよりも、ワイヤボンディング工程の工程数を削減することができる。
【００３２】
つまり、請求項２に記載のパワー半導体モジュール（１００）によれば、パワー半導体モジュール全体の水平方向寸法を小型化すると共に、ワイヤボンディング工程の工程数を削減することができる。
【００３３】
請求項３に記載のパワー半導体モジュール（１００）の製造方法では、半田によって、ゲート抵抗（Ｒ１’）の下面電極と接続部材（２ａ）の上面（２ａ１）とが接合される。また、半田によって、接続部材（２ａ）の下面（２ａ２）とＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）とが接合される。
【００３４】
詳細には、請求項３に記載のパワー半導体モジュール（１００）の製造方法では、ゲート抵抗（Ｒ１’）の下面電極と接続部材（２ａ）の上面（２ａ１）との間の半田接合と、接続部材（２ａ）の下面（２ａ２）とＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）との間の半田接合とが一括処理によって実行される。
【００３５】
そのため、請求項３に記載のパワー半導体モジュール（１００）の製造方法によれば、ゲート抵抗（Ｒ１’）の下面電極と接続部材（２ａ）の上面（２ａ１）との間の半田接合工程と、接続部材（２ａ）の下面（２ａ２）とＩＧＢＴチップ（Ｑ１）のゲート電極（Ｑ１ｇ）との間の半田接合工程とが別個に設けられている場合よりも、パワー半導体モジュール全体の製造工程数を削減することができる。
【図面の簡単な説明】
【００３６】
【図１】第１の実施形態のパワー半導体モジュール１００を示した図である。
【図２】第１の実施形態のパワー半導体モジュール１００の等価回路図である。
【図３】第１の実施形態のパワー半導体モジュール１００の一部を構成するベース部材５を示した図である。
【図４】図３に示すベース部材５上に基板６Ｕ，６Ｖ，６Ｗを搭載することにより構成される組立体を示した図である。
【図５】図４に示す組立体上にＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６および還流ダイオードチップＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６を搭載することにより構成される組立体を示した平面図である。
【図６】図５に示す組立体上にシリコンチップ型のゲート抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６を搭載することにより構成される組立体の平面図である。
【図７】ＩＧＢＴチップＱ１（Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６）およびゲート抵抗Ｒ１（Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６）を拡大して示した図である。
【図８】図６に示す組立体上に樹脂ケース７を搭載することにより構成される組立体を示した図である。
【図９】樹脂ケース７の部品図である。
【図１０】樹脂ケース７の部品図である。
【図１１】樹脂ケース７にインサートされたＰ端子Ｔ２１と樹脂ケース７の輪郭との関係を示した図である。
【図１２】樹脂ケース７にインサートされたＮ端子Ｔ２０と樹脂ケース７の輪郭との関係を示した図である。
【図１３】樹脂ケース７にインサートされたＡＣ端子Ｔ１５，Ｔ１７，Ｔ１９と樹脂ケース７の輪郭との関係を示した図である。
【図１４】樹脂ケース７にインサートされたゲート端子Ｔ１，Ｔ３，Ｔ５，Ｔ７，Ｔ９，Ｔ１１と樹脂ケース７の輪郭との関係を示した図である。
【図１５】樹脂ケース７にインサートされたエミッタ信号端子Ｔ２，Ｔ４，Ｔ６，Ｔ８，Ｔ１０，Ｔ１２と樹脂ケース７の輪郭との関係を示した図である。
【図１６】図８に示す組立体に対してワイヤボンディングを行うことにより構成される組立体を示した平面図である。
【図１７】第１の実施形態のパワー半導体モジュール１００の一部を構成するカバー８を示した図である。
【図１８】第８の実施形態のパワー半導体モジュール１００を示した図である。
【図１９】第８の実施形態のパワー半導体モジュール１００の等価回路図である。
【図２０】図５に示す組立体上に接続部材２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆを搭載し、シリコンチップ型のゲート抵抗Ｒ１’，Ｒ２’，Ｒ３’，Ｒ４’，Ｒ５’，Ｒ６’を搭載することにより構成される組立体を示した図である。
【図２１】ＩＧＢＴチップＱ１（Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６）、接続部材２ａ（２ｂ，２ｃ，２ｄ，２ｅ，２ｆ）およびゲート抵抗Ｒ１’（Ｒ２’，Ｒ３’，Ｒ４’，Ｒ５’，Ｒ６’）を拡大して示した図である。
【図２２】図２０に示す組立体上に樹脂ケース７を搭載することにより構成される組立体を示した図である。
【図２３】図２２に示す組立体に対してワイヤボンディングを行うことにより構成される組立体を示した平面図である。
【発明を実施するための形態】
【００３７】
以下、本発明のパワー半導体モジュールの第１の実施形態について説明する。図１は第１の実施形態のパワー半導体モジュール１００を示した図である。詳細には、図１（Ａ）は第１の実施形態のパワー半導体モジュール１００の各構成部品をマージして示した平面図、図１（Ｂ）は第１の実施形態のパワー半導体モジュール１００の各構成部品をマージして示した正面図、図１（Ｃ）は第１の実施形態のパワー半導体モジュール１００の各構成部品をマージして示した左側面図、図１（Ｄ）は第１の実施形態のパワー半導体モジュール１００の各構成部品をマージして示した右側面図である。図２は第１の実施形態のパワー半導体モジュール１００の等価回路図である。
【００３８】
図３は第１の実施形態のパワー半導体モジュール１００の一部を構成するベース部材５を示した図である。詳細には、図３（Ａ）はベース部材５の平面図、図３（Ｂ）は図３（Ａ）のＡ−Ａ線に沿った鉛直断面図である。図４は図３に示すベース部材５上に基板６Ｕ，６Ｖ，６Ｗを搭載することにより構成される組立体を示した図である。詳細には、図４（Ａ）は図３に示すベース部材５上に基板６Ｕ，６Ｖ，６Ｗを搭載することにより構成される組立体の平面図、図４（Ｂ）は図３に示すベース部材５上に基板６Ｕ，６Ｖ，６Ｗを搭載することにより構成される組立体の正面図である。図５は図４に示す組立体上にＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６および還流ダイオードチップＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６を搭載することにより構成される組立体を示した平面図である。図６は図５に示す組立体上にシリコンチップ型のゲート抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６を搭載することにより構成される組立体の平面図である。
【００３９】
図７はＩＧＢＴチップＱ１（Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６）およびゲート抵抗Ｒ１（Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６）を拡大して示した図である。詳細には、図７（Ａ）はＩＧＢＴチップＱ１（Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６）の拡大平面図、図７（Ｂ）はＩＧＢＴチップＱ１（Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６）のエミッタ電極Ｑ１ｅ（Ｑ２ｅ，Ｑ３ｅ，Ｑ４ｅ，Ｑ５ｅ，Ｑ６ｅ）をハッチングにより示した図、図７（Ｃ）はＩＧＢＴチップＱ１（Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６）のゲート電極Ｑ１ｇ（Ｑ２ｇ，Ｑ３ｇ，Ｑ４ｇ，Ｑ５ｇ，Ｑ６ｇ）をハッチングにより示した図、図７（Ｄ）はゲート抵抗Ｒ１（Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６）の拡大平面図である。
【００４０】
図８は図６に示す組立体上に樹脂ケース７を搭載することにより構成される組立体を示した図である。詳細には、図８（Ａ）は図６に示す組立体上に樹脂ケース７を搭載することにより構成される組立体の平面図、図８（Ｂ）は図６に示す組立体上に樹脂ケース７を搭載することにより構成される組立体の正面図、図８（Ｃ）は図６に示す組立体上に樹脂ケース７を搭載することにより構成される組立体の左側面図、図８（Ｄ）は図６に示す組立体上に樹脂ケース７を搭載することにより構成される組立体の右側面図である。図９および図１０は樹脂ケース７の部品図である。詳細には、図９（Ａ）は樹脂ケース７の平面図、図９（Ｂ）は樹脂ケース７の正面図、図９（Ｃ）は樹脂ケース７の左側面図、図９（Ｄ）は樹脂ケース７の右側面図、図１０（Ａ）は樹脂ケース７の底面図、図１０（Ｂ）は樹脂ケース７の後側面図である。
【００４１】
図１１は樹脂ケース７にインサートされたＰ端子Ｔ２１と樹脂ケース７の輪郭との関係を示した図である。詳細には、図１１（Ａ）は樹脂ケース７にインサートされたＰ端子Ｔ２１と樹脂ケース７の輪郭との関係を示した平面図、図１１（Ｂ）は樹脂ケース７にインサートされたＰ端子Ｔ２１と樹脂ケース７の輪郭との関係を示した正面図、図１１（Ｃ）は樹脂ケース７にインサートされたＰ端子Ｔ２１と樹脂ケース７の輪郭との関係を示した左側面図、図１１（Ｄ）は樹脂ケース７にインサートされたＰ端子Ｔ２１と樹脂ケース７の輪郭との関係を示した右側面図である。
【００４２】
図１２は樹脂ケース７にインサートされたＮ端子Ｔ２０と樹脂ケース７の輪郭との関係を示した図である。詳細には、図１２（Ａ）は樹脂ケース７にインサートされたＮ端子Ｔ２０と樹脂ケース７の輪郭との関係を示した平面図、図１２（Ｂ）は樹脂ケース７にインサートされたＮ端子Ｔ２０と樹脂ケース７の輪郭との関係を示した正面図、図１２（Ｃ）は樹脂ケース７にインサートされたＮ端子Ｔ２０と樹脂ケース７の輪郭との関係を示した左側面図、図１２（Ｄ）は樹脂ケース７にインサートされたＮ端子Ｔ２０と樹脂ケース７の輪郭との関係を示した右側面図である。
【００４３】
図１３は樹脂ケース７にインサートされたＡＣ端子Ｔ１５，Ｔ１７，Ｔ１９と樹脂ケース７の輪郭との関係を示した図である。詳細には、図１３（Ａ）は樹脂ケース７にインサートされたＡＣ端子Ｔ１５，Ｔ１７，Ｔ１９と樹脂ケース７の輪郭との関係を示した後側面図、図１３（Ｂ）は樹脂ケース７にインサートされたＡＣ端子Ｔ１５，Ｔ１７，Ｔ１９と樹脂ケース７の輪郭との関係を示した平面図、図１３（Ｃ）は樹脂ケース７にインサートされたＡＣ端子Ｔ１９（Ｔ１５，Ｔ１７）と樹脂ケース７の輪郭との関係を示した左側面図、図１３（Ｄ）は樹脂ケース７にインサートされたＡＣ端子Ｔ１５（Ｔ１７，Ｔ１９）と樹脂ケース７の輪郭との関係を示した右側面図である。
【００４４】
図１４は樹脂ケース７にインサートされたゲート端子Ｔ１，Ｔ３，Ｔ５，Ｔ７，Ｔ９，Ｔ１１と樹脂ケース７の輪郭との関係を示した図である。詳細には、図１４（Ａ）は樹脂ケース７にインサートされたゲート端子Ｔ１，Ｔ３，Ｔ５，Ｔ７，Ｔ９，Ｔ１１と樹脂ケース７の輪郭との関係を示した平面図、図１４（Ｂ）は樹脂ケース７にインサートされたゲート端子Ｔ１，Ｔ３，Ｔ５，Ｔ７，Ｔ９，Ｔ１１と樹脂ケース７の輪郭との関係を示した正面図、図１４（Ｃ）は樹脂ケース７にインサートされたゲート端子Ｔ１（Ｔ３，Ｔ５，Ｔ７，Ｔ９，Ｔ１１）と樹脂ケース７の輪郭との関係を示した左側面図、図１４（Ｄ）は樹脂ケース７にインサートされたゲート端子Ｔ１１（Ｔ１，Ｔ３，Ｔ５，Ｔ７，Ｔ９）と樹脂ケース７の輪郭との関係を示した右側面図である。
【００４５】
図１５は樹脂ケース７にインサートされたエミッタ信号端子Ｔ２，Ｔ４，Ｔ６，Ｔ８，Ｔ１０，Ｔ１２と樹脂ケース７の輪郭との関係を示した図である。詳細には、図１５（Ａ）は樹脂ケース７にインサートされたエミッタ信号端子Ｔ２，Ｔ４，Ｔ６，Ｔ８，Ｔ１０，Ｔ１２と樹脂ケース７の輪郭との関係を示した平面図、図１５（Ｂ）は樹脂ケース７にインサートされたエミッタ信号端子Ｔ２，Ｔ４，Ｔ６，Ｔ８，Ｔ１０，Ｔ１２と樹脂ケース７の輪郭との関係を示した正面図、図１５（Ｃ）は樹脂ケース７にインサートされたエミッタ信号端子Ｔ２（Ｔ４，Ｔ６，Ｔ８，Ｔ１０，Ｔ１２）と樹脂ケース７の輪郭との関係を示した左側面図、図１５（Ｄ）は樹脂ケース７にインサートされたエミッタ信号端子Ｔ１２（Ｔ２，Ｔ４，Ｔ６，Ｔ８，Ｔ１０）と樹脂ケース７の輪郭との関係を示した右側面図である。
【００４６】
図１６は図８に示す組立体に対してワイヤボンディングを行うことにより構成される組立体を示した平面図である。図１７は第１の実施形態のパワー半導体モジュール１００の一部を構成するカバー８を示した図である。詳細には、図１７（Ａ）はカバー８の平面図、図１７（Ｂ）はカバー８の正面図、図１７（Ｃ）は図１７（Ａ）のＢ−Ｂ線に沿った鉛直断面図である。
【００４７】
第１の実施形態のパワー半導体モジュール１００では、図３に示すように、例えば金属などの高熱伝導性材料によって形成されたベース部材５が設けられている。また、図４に示すように、３相インバータ回路のＵ相用絶縁基板６Ｕと、３相インバータ回路のＶ相用絶縁基板６Ｖと、３相インバータ回路のＷ相用絶縁基板６Ｗとが設けられている。
【００４８】
詳細には、第１の実施形態のパワー半導体モジュール１００では、図４に示すように、Ｕ相用絶縁基板６Ｕの絶縁層の上面に、Ｕ相上アーム用導体パターン６Ｕ１と、Ｕ相下アーム用導体パターン６Ｕ２とが形成されている。更に、Ｕ相用絶縁基板６Ｕの絶縁層の下面にも、導体パターンが形成されている。また、Ｖ相用絶縁基板６Ｖの絶縁層の上面に、Ｖ相上アーム用導体パターン６Ｖ１と、Ｖ相下アーム用導体パターン６Ｖ２とが形成されている。更に、Ｖ相用絶縁基板６Ｖの絶縁層の下面にも、導体パターンが形成されている。また、Ｗ相用絶縁基板６Ｗの絶縁層の上面に、Ｗ相上アーム用導体パターン６Ｗ１と、Ｗ相下アーム用導体パターン６Ｗ２とが形成されている。更に、Ｗ相用絶縁基板６Ｗの絶縁層の下面にも、導体パターンが形成されている。
【００４９】
また、第１の実施形態のパワー半導体モジュール１００では、図４に示すように、Ｕ相用絶縁基板６ＵとＶ相用絶縁基板６ＶとＷ相用絶縁基板６Ｗとが同一形状に形成されている。
【００５０】
第１の実施形態のパワー半導体モジュール１００の製造時には、ベース部材５（図１、図３および図４参照）の上面に、半田（図示せず）を介してＵ相用絶縁基板６Ｕ（図１（Ａ）、図１（Ｂ）および図４参照）が搭載され、半田（図示せず）を介してＶ相用絶縁基板６Ｖ（図１（Ａ）、図１（Ｂ）および図４参照）が搭載され、半田（図示せず）を介してＷ相用絶縁基板６Ｗ（図１（Ａ）、図１（Ｂ）および図４参照）が搭載される。
【００５１】
更に、第１の実施形態のパワー半導体モジュール１００では、下面にコレクタ電極を有すると共に、上面にエミッタ電極Ｑ１ｅ，Ｑ２ｅ，Ｑ３ｅ，Ｑ４ｅ，Ｑ５ｅ，Ｑ６ｅ（図７参照）とゲート電極Ｑ１ｇ，Ｑ２ｇ，Ｑ３ｇ，Ｑ４ｇ，Ｑ５ｇ，Ｑ６ｇ（図７参照）とを有する大電力用ＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６（図１（Ａ）、図２、図５および図７参照）が設けられている。また、大電力用還流ダイオードチップＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６（図１（Ａ）、図２および図５参照）が設けられている。
【００５２】
詳細には、第１の実施形態のパワー半導体モジュール１００では、図２に示すように、ＩＧＢＴチップＱ１およびダイオードチップＤ１によって３相インバータ回路のＵ相上アームが構成され、ＩＧＢＴチップＱ２およびダイオードチップＤ２によって３相インバータ回路のＵ相下アームが構成され、ＩＧＢＴチップＱ３およびダイオードチップＤ３によって３相インバータ回路のＶ相上アームが構成され、ＩＧＢＴチップＱ４およびダイオードチップＤ４によって３相インバータ回路のＶ相下アームが構成され、ＩＧＢＴチップＱ５およびダイオードチップＤ５によって３相インバータ回路のＷ相上アームが構成され、ＩＧＢＴチップＱ６およびダイオードチップＤ６によって３相インバータ回路のＷ相下アームが構成されている。
【００５３】
第１の実施形態のパワー半導体モジュール１００の製造時には、Ｕ相用絶縁基板６Ｕ（図１（Ａ）、図１（Ｂ）、図４および図５参照）の導体パターン６Ｕ１（図４（Ａ）参照）に、半田（図示せず）を介してＩＧＢＴチップＱ１（図１（Ａ）、図２および図５参照）が搭載されると共に、半田（図示せず）を介してダイオードチップＤ１（図１（Ａ）、図２および図５参照）が搭載される。また、Ｕ相用絶縁基板６Ｕ（図１（Ａ）、図１（Ｂ）、図４および図５参照）の導体パターン６Ｕ２（図４（Ａ）参照）に、半田（図示せず）を介してＩＧＢＴチップＱ２（図１（Ａ）、図２および図５参照）が搭載されると共に、半田（図示せず）を介してダイオードチップＤ２（図１（Ａ）、図２および図５参照）が搭載される。
【００５４】
更に、第１の実施形態のパワー半導体モジュール１００の製造時には、Ｖ相用絶縁基板６Ｖ（図１（Ａ）、図１（Ｂ）、図４および図５参照）の導体パターン６Ｖ１（図４（Ａ）参照）に、半田（図示せず）を介してＩＧＢＴチップＱ３（図１（Ａ）、図２および図５参照）が搭載されると共に、半田（図示せず）を介してダイオードチップＤ３（図１（Ａ）、図２および図５参照）が搭載される。また、Ｖ相用絶縁基板６Ｖ（図１（Ａ）、図１（Ｂ）、図４および図５参照）の導体パターン６Ｖ２（図４（Ａ）参照）に、半田（図示せず）を介してＩＧＢＴチップＱ４（図１（Ａ）、図２および図５参照）が搭載されると共に、半田（図示せず）を介してダイオードチップＤ４（図１（Ａ）、図２および図５参照）が搭載される。
【００５５】
更に、第１の実施形態のパワー半導体モジュール１００の製造時には、Ｗ相用絶縁基板６Ｗ（図１（Ａ）、図１（Ｂ）、図４および図５参照）の導体パターン６Ｗ１（図４（Ａ）参照）に、半田（図示せず）を介してＩＧＢＴチップＱ５（図１（Ａ）、図２および図５参照）が搭載されると共に、半田（図示せず）を介してダイオードチップＤ５（図１（Ａ）、図２および図５参照）が搭載される。また、Ｗ相用絶縁基板６Ｗ（図１（Ａ）、図１（Ｂ）、図４および図５参照）の導体パターン６Ｗ２（図４（Ａ）参照）に、半田（図示せず）を介してＩＧＢＴチップＱ６（図１（Ａ）、図２および図５参照）が搭載されると共に、半田（図示せず）を介してダイオードチップＤ６（図１（Ａ）、図２および図５参照）が搭載される。
【００５６】
また、第１の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱ１（図１（Ａ）、図２、図５および図６参照）のゲート電極Ｑ１ｇ（図７（Ａ）および図７（Ｃ）参照）に流れるゲート電流の抵抗として作用するゲート抵抗Ｒ１（図１（Ａ）、図２、図６および図７（Ｄ）参照）と、ＩＧＢＴチップＱ２（図１（Ａ）、図２、図５および図６参照）のゲート電極Ｑ２ｇ（図７（Ａ）および図７（Ｃ）参照）に流れるゲート電流の抵抗として作用するゲート抵抗Ｒ２（図１（Ａ）、図２、図６および図７（Ｄ）参照）と、ＩＧＢＴチップＱ３（図１（Ａ）、図２、図５および図６参照）のゲート電極Ｑ３ｇ（図７（Ａ）および図７（Ｃ）参照）に流れるゲート電流の抵抗として作用するゲート抵抗Ｒ３（図１（Ａ）、図２、図６および図７（Ｄ）参照）と、ＩＧＢＴチップＱ４（図１（Ａ）、図２、図５および図６参照）のゲート電極Ｑ４ｇ（図７（Ａ）および図７（Ｃ）参照）に流れるゲート電流の抵抗として作用するゲート抵抗Ｒ４（図１（Ａ）、図２、図６および図７（Ｄ）参照）と、ＩＧＢＴチップＱ５（図１（Ａ）、図２、図５および図６参照）のゲート電極Ｑ５ｇ（図７（Ａ）および図７（Ｃ）参照）に流れるゲート電流の抵抗として作用するゲート抵抗Ｒ５（図１（Ａ）、図２、図６および図７（Ｄ）参照）と、ＩＧＢＴチップＱ６（図１（Ａ）、図２、図５および図６参照）のゲート電極Ｑ６ｇ（図７（Ａ）および図７（Ｃ）参照）に流れるゲート電流の抵抗として作用するゲート抵抗Ｒ６（図１（Ａ）、図２、図６および図７（Ｄ）参照）とが設けられている。
【００５７】
更に、第１の実施形態のパワー半導体モジュール１００では、ゲート抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６（図１（Ａ）、図２、図６および図７（Ｄ）参照）として、上面電極と下面電極との間をゲート電流が流れるシリコンチップ型の抵抗が用いられている。
【００５８】
第１の実施形態のパワー半導体モジュール１００の製造時には、ＩＧＢＴチップＱ１（図１（Ａ）、図２、図５および図６参照）のゲート電極Ｑ１ｇ（図７（Ａ）および図７（Ｃ）参照）に半田（図示せず）を介してゲート抵抗Ｒ１（図１（Ａ）、図２、図６および図７（Ｄ）参照）が搭載され、ＩＧＢＴチップＱ２（図１（Ａ）、図２、図５および図６参照）のゲート電極Ｑ２ｇ（図７（Ａ）および図７（Ｃ）参照）に半田（図示せず）を介してゲート抵抗Ｒ２（図１（Ａ）、図２、図６および図７（Ｄ）参照）が搭載され、ＩＧＢＴチップＱ３（図１（Ａ）、図２、図５および図６参照）のゲート電極Ｑ３ｇ（図７（Ａ）および図７（Ｃ）参照）に半田（図示せず）を介してゲート抵抗Ｒ３（図１（Ａ）、図２、図６および図７（Ｄ）参照）が搭載され、ＩＧＢＴチップＱ４（図１（Ａ）、図２、図５および図６参照）のゲート電極Ｑ４ｇ（図７（Ａ）および図７（Ｃ）参照）に半田（図示せず）を介してゲート抵抗Ｒ４（図１（Ａ）、図２、図６および図７（Ｄ）参照）が搭載され、ＩＧＢＴチップＱ５（図１（Ａ）、図２、図５および図６参照）のゲート電極Ｑ５ｇ（図７（Ａ）および図７（Ｃ）参照）に半田（図示せず）を介してゲート抵抗Ｒ５（図１（Ａ）、図２、図６および図７（Ｄ）参照）が搭載され、ＩＧＢＴチップＱ６（図１（Ａ）、図２、図５および図６参照）のゲート電極Ｑ６ｇ（図７（Ａ）および図７（Ｃ）参照）に半田（図示せず）を介してゲート抵抗Ｒ６（図１（Ａ）、図２、図６および図７（Ｄ）参照）が搭載される。
【００５９】
第１の実施形態のパワー半導体モジュール１００の製造時には、次いで、ベース部材５（図１、図３および図６参照）と絶縁基板６Ｕ，６Ｖ，６Ｗ（図１（Ａ）、図４および図６参照）との間の半田接合と、絶縁基板６Ｕ，６Ｖ，６Ｗ（図１（Ａ）、図４および図６参照）の導体パターン６Ｕ１，６Ｕ２，６Ｖ１，６Ｖ２，６Ｗ１，６Ｗ２（図４（Ａ）参照）とＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６（図１（Ａ）、図２および図６参照）のコレクタ電極との間の半田接合と、絶縁基板６Ｕ，６Ｖ，６Ｗ（図１（Ａ）、図４および図６参照）の導体パターン６Ｕ１，６Ｕ２，６Ｖ１，６Ｖ２，６Ｗ１，６Ｗ２（図４（Ａ）参照）とダイオードチップＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６（図１（Ａ）、図２および図６参照）のカソード電極との間の半田接合と、ＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６（図１（Ａ）、図２および図６参照）のゲート電極Ｑ１ｇ，Ｑ２ｇ，Ｑ３ｇ，Ｑ４ｇ，Ｑ５ｇ，Ｑ６ｇ（図７（Ａ）および図７（Ｃ）参照）とゲート抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６（図１（Ａ）、図２、図６および図７（Ｄ）参照）の下面電極との間の半田接合とが一括処理によって実行される。その結果、図６に示す組立体が形成される。
【００６０】
また、第１の実施形態のパワー半導体モジュール１００では、電気絶縁性樹脂材料の成形によって形成された樹脂ケース７（図１、図８、図９および図１０参照）が設けられている。詳細には、電気絶縁性樹脂材料によって樹脂ケース７（図１、図８、図９および図１０参照）の前側壁部７ａ（図９（Ａ）、図９（Ｂ）および図１０（Ａ）参照）と後側壁部７ｂ（図９（Ａ）、図１０（Ａ）および図１０（Ｂ）参照）と左側壁部７ｃ（図９（Ａ）、図９（Ｃ）および図１０（Ａ）参照）と右側壁部７ｄ（図９（Ａ）、図９（Ｄ）および図１０（Ａ）参照）とが形成されている。つまり、上下方向に延びている貫通穴を有するように、樹脂ケース７（図１、図８、図９および図１０参照）が四角筒状に形成されている。
【００６１】
更に、第１の実施形態のパワー半導体モジュール１００では、例えば金属などの導電性材料によって形成された端子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７，Ｔ８，Ｔ９，Ｔ１０，Ｔ１１，Ｔ１２，Ｔ１５，Ｔ１７，Ｔ１９，Ｔ２０，Ｔ２１（図９〜図１５参照）などが樹脂ケース７（図１、図８、図９および図１０参照）にインサートされている。
【００６２】
詳細には、第１の実施形態のパワー半導体モジュール１００では、図１１に示すように、３相インバータ回路のＰ端子Ｔ２１（図１、図２、図９、図１０および図１１参照）が、樹脂ケース７（図１、図８、図９、図１０および図１１参照）の前側壁部７ａと左側壁部７ｃと右側壁部７ｃとにインサートされている。また、Ｐ端子Ｔ２１には、鉛直方向（図１１（Ｂ）の上下方向、図１１（Ｃ）の左右方向）に延びている上端部Ｔ２１ａと、水平方向（図１１（Ｂ）の左右方向、図１１（Ｃ）の上下方向）に延びている下端部Ｔ２１ｂとが設けられている。
【００６３】
更に、第１の実施形態のパワー半導体モジュール１００では、図１２に示すように、３相インバータ回路のＮ端子Ｔ２０（図１、図２、図９および図１２参照）が、樹脂ケース７（図１、図８、図９、図１０および図１２参照）の後側壁部７ｂと左側壁部７ｃと右側壁部７ｃとにインサートされている。また、Ｎ端子Ｔ２０には、鉛直方向（図１２（Ｂ）の上下方向、図１２（Ｃ）の左右方向）に延びている上端部Ｔ２０ａと、水平方向（図１２（Ｂ）の左右方向、図１２（Ｃ）の上下方向）に延びている下端部Ｔ２０ｂとが設けられている。
【００６４】
また、第１の実施形態のパワー半導体モジュール１００では、図１３に示すように、３相インバータ回路のＡＣ端子Ｔ１５，Ｔ１７，Ｔ１９（図１、図２、図９、図１０および図１３参照）が、樹脂ケース７（図１、図８、図９、図１０および図１３参照）の後側壁部７ｂにインサートされている。更に、ＡＣ端子Ｔ１５には、鉛直方向（図１３（Ａ）の上下方向、図１３（Ｄ）の左右方向）に延びている上端部Ｔ１５ａと、水平方向（図１３（Ｂ）の上下方向、図１３（Ｄ）の上下方向）に延びている下端部Ｔ１５ｂとが設けられている。また、ＡＣ端子Ｔ１７には、鉛直方向（図１３（Ａ）の上下方向、図１３（Ｃ）の左右方向）に延びている上端部Ｔ１７ａと、水平方向（図１３（Ｂ）の上下方向、図１３（Ｃ）の上下方向）に延びている下端部Ｔ１７ｂとが設けられている。更に、ＡＣ端子Ｔ１９には、鉛直方向（図１３（Ａ）の上下方向、図１３（Ｃ）の左右方向）に延びている上端部Ｔ１９ａと、水平方向（図１３（Ｂ）の上下方向、図１３（Ｃ）の上下方向）に延びている下端部Ｔ１９ｂとが設けられている。
【００６５】
更に、第１の実施形態のパワー半導体モジュール１００では、図１４に示すように、ゲート端子Ｔ１，Ｔ３，Ｔ５，Ｔ７，Ｔ９，Ｔ１１（図１、図２、図９および図１４参照）が、樹脂ケース７（図１、図８、図９、図１０および図１４参照）の前側壁部７ａにインサートされている。また、ゲート端子Ｔ１，Ｔ３，Ｔ５，Ｔ７，Ｔ９，Ｔ１１には、鉛直方向（図１４（Ｂ）の上下方向、図１４（Ｃ）および図１４（Ｄ）の左右方向）に延びている上端部Ｔ１ａ，Ｔ３ａ，Ｔ５ａ，Ｔ７ａ，Ｔ９ａ，Ｔ１１ａと、水平方向（図１４（Ａ）の上下方向、図１４（Ｃ）および図１４（Ｄ）の上下方向）に延びている下端部Ｔ１ｂ，Ｔ３ｂ，Ｔ５ｂ，Ｔ７ｂ，Ｔ９ｂ，Ｔ１１ｂとが設けられている。
【００６６】
また、第１の実施形態のパワー半導体モジュール１００では、図１５に示すように、エミッタ信号端子Ｔ２，Ｔ４，Ｔ６，Ｔ８，Ｔ１０，Ｔ１２（図１、図２、図９および図１５参照）が、樹脂ケース７（図１、図８、図９、図１０および図１５参照）の前側壁部７ａにインサートされている。また、エミッタ信号端子Ｔ２，Ｔ４，Ｔ６，Ｔ８，Ｔ１０，Ｔ１２には、鉛直方向（図１５（Ｂ）の上下方向、図１５（Ｃ）および図１５（Ｄ）の左右方向）に延びている上端部Ｔ２ａ，Ｔ４ａ，Ｔ６ａ，Ｔ８ａ，Ｔ１０ａ，Ｔ１２ａと、水平方向（図１５（Ａ）の上下方向、図１５（Ｃ）および図１５（Ｄ）の上下方向）に延びている下端部Ｔ２ｂ，Ｔ４ｂ，Ｔ６ｂ，Ｔ８ｂ，Ｔ１０ｂ，Ｔ１２ｂとが設けられている。
【００６７】
更に、第１の実施形態のパワー半導体モジュール１００では、図１２および図１３に示すように、ＡＣ端子Ｔ１５，Ｔ１７，Ｔ１９（図１３参照）の下端部Ｔ１５ｂ，Ｔ１７ｂ，Ｔ１９ｂ（図１４参照）が、Ｎ端子Ｔ２０（図１２参照）の下端部Ｔ２０ｂ（図１２参照）の上側（図１２（Ｃ）および図１３（Ｃ）の右側）に配置されている。
【００６８】
また、第１の実施形態のパワー半導体モジュール１００では、図１１、図１４および図１５に示すように、ゲート端子Ｔ１，Ｔ３，Ｔ５，Ｔ７，Ｔ９，Ｔ１１（図１４参照）の下端部Ｔ１ｂ，Ｔ３ｂ，Ｔ５ｂ，Ｔ７ｂ，Ｔ９ｂ，Ｔ１１ｂ（図１４参照）およびエミッタ信号端子Ｔ２，Ｔ４，Ｔ６，Ｔ８，Ｔ１０，Ｔ１２（図１５参照）の下端部Ｔ２ｂ，Ｔ４ｂ，Ｔ６ｂ，Ｔ８ｂ，Ｔ１０ｂ，Ｔ１２ｂ（図１４参照）が、Ｐ端子Ｔ２１（図１１参照）の下端部Ｔ２１ｂ（図１１参照）の上側（図１１（Ｂ）、図１４（Ｂ）および図１５（Ｂ）の上側）に配置されている。
【００６９】
第１の実施形態のパワー半導体モジュール１００の製造時には、次いで、図６に示す組立体のベース部材５に、例えば接着剤などのような接合材を介して樹脂ケース７（図９および図１０参照）が載置され、ベース部材５と樹脂ケース７とが接合される。その結果、図８に示す組立体が形成される。
【００７０】
第１の実施形態のパワー半導体モジュール１００の製造時には、次いで、図８に示す組立体に対してワイヤボンディングが行われ、その結果、図１６に示す組立体が形成される。
【００７１】
詳細には、第１の実施形態のパワー半導体モジュール１００では、図１６に示すように、前後方向（図１６の上下方向）に延びているボンディングワイヤによってＰ端子Ｔ２１（図１１参照）の下端部Ｔ２１ｂ（図１１参照）とＵ相用絶縁基板６Ｕの導体パターン６Ｕ１（図４（Ａ）参照）とが接続されている。その結果、Ｐ端子Ｔ２１（図２および図１６参照）とＩＧＢＴチップＱ１（図２および図１６参照）のコレクタ電極およびダイオードチップＤ１（図２および図１６参照）のカソード電極とが電気的に接続されている。
【００７２】
また、第１の実施形態のパワー半導体モジュール１００では、図１６に示すように、前後方向（図１６の上下方向）に延びているボンディングワイヤによってＩＧＢＴチップＱ１のエミッタ電極Ｑ１ｅ（図７（Ａ）および図７（Ｂ）参照）とダイオードチップＤ１のアノード電極とＵ相用絶縁基板６Ｕの導体パターン６Ｕ２（図４（Ａ）参照）とが接続されている。更に、前後方向（図１６の上下方向）に延びているボンディングワイヤによってＵ相用絶縁基板６Ｕの導体パターン６Ｕ２（図４（Ａ）参照）とＡＣ端子Ｔ１９（図１３参照）の下端部Ｔ１９ｂ（図１３参照）とが接続されている。その結果、ＩＧＢＴチップＱ１（図２および図１６参照）のエミッタ電極Ｑ１ｅおよびダイオードチップＤ１（図２および図１６参照）のアノード電極とＡＣ端子Ｔ１９（図２および図１６参照）とが電気的に接続されている。また、ＡＣ端子Ｔ１９（図２および図１６参照）とＩＧＢＴチップＱ２（図２および図１６参照）のコレクタ電極およびダイオードチップＤ２（図２および図１６参照）のカソード電極とが電気的に接続されている。
【００７３】
更に、第１の実施形態のパワー半導体モジュール１００では、図１６に示すように、前後方向（図１６の上下方向）に延びているボンディングワイヤによってＩＧＢＴチップＱ２のエミッタ電極Ｑ２ｅ（図７（Ａ）および図７（Ｂ）参照）とダイオードチップＤ２のアノード電極とＮ端子Ｔ２０（図１２参照）の下端部Ｔ２０ｂ（図１２参照）とが接続されている。その結果、ＩＧＢＴチップＱ２（図２および図１６参照）のエミッタ電極Ｑ２ｅおよびダイオードチップＤ２（図２および図１６参照）のアノード電極とＮ端子Ｔ２０（図２および図１６参照）とが電気的に接続されている。
【００７４】
また、第１の実施形態のパワー半導体モジュール１００では、図１６に示すように、前後方向（図１６の上下方向）に延びているボンディングワイヤによってゲート端子Ｔ１（図１４参照）の下端部Ｔ１ｂ（図１４参照）とゲート抵抗Ｒ１の上面電極とが接続されている。その結果、ゲート端子Ｔ１（図２および図１６参照）とＩＧＢＴチップＱ１（図２および図１６参照）のゲート電極Ｑ１ｇ（図７（Ａ）および図７（Ｃ）参照）とがゲート抵抗Ｒ１（図２および図１６参照）を介して電気的に接続されている。
【００７５】
更に、第１の実施形態のパワー半導体モジュール１００では、図１６に示すように、前後方向（図１６の上下方向）に延びているボンディングワイヤによってエミッタ信号端子Ｔ２（図１５参照）の下端部Ｔ２ｂ（図１５参照）とＩＧＢＴチップＱ１のエミッタ電極Ｑ１ｅ（図７（Ａ）および図７（Ｂ）参照）とが接続されている。その結果、エミッタ信号端子Ｔ２（図２および図１６参照）とＩＧＢＴチップＱ１（図２および図１６参照）のエミッタ電極Ｑ１ｅとが電気的に接続されている。
【００７６】
また、第１の実施形態のパワー半導体モジュール１００では、図１６に示すように、前後方向（図１６の上下方向）に延びているボンディングワイヤによってゲート端子Ｔ３（図１４参照）の下端部Ｔ３ｂ（図１４参照）とゲート抵抗Ｒ２の上面電極とが接続されている。その結果、ゲート端子Ｔ３（図２および図１６参照）とＩＧＢＴチップＱ２（図２および図１６参照）のゲート電極Ｑ２ｇ（図７（Ａ）および図７（Ｃ）参照）とがゲート抵抗Ｒ２（図２および図１６参照）を介して電気的に接続されている。
【００７７】
更に、第１の実施形態のパワー半導体モジュール１００では、図１６に示すように、前後方向（図１６の上下方向）に延びているボンディングワイヤによってエミッタ信号端子Ｔ４（図１５参照）の下端部Ｔ４ｂ（図１５参照）とＩＧＢＴチップＱ２のエミッタ電極Ｑ２ｅ（図７（Ａ）および図７（Ｂ）参照）とが接続されている。その結果、エミッタ信号端子Ｔ４（図２および図１６参照）とＩＧＢＴチップＱ２（図２および図１６参照）のエミッタ電極Ｑ２ｅとが電気的に接続されている。
【００７８】
更に、第１の実施形態のパワー半導体モジュール１００では、図１６に示すように、前後方向（図１６の上下方向）に延びているボンディングワイヤによってＰ端子Ｔ２１（図１１参照）の下端部Ｔ２１ｂ（図１１参照）とＶ相用絶縁基板６Ｖの導体パターン６Ｖ１（図４（Ａ）参照）とが接続されている。その結果、Ｐ端子Ｔ２１（図２および図１６参照）とＩＧＢＴチップＱ３（図２および図１６参照）のコレクタ電極およびダイオードチップＤ３（図２および図１６参照）のカソード電極とが電気的に接続されている。
【００７９】
また、第１の実施形態のパワー半導体モジュール１００では、図１６に示すように、前後方向（図１６の上下方向）に延びているボンディングワイヤによってＩＧＢＴチップＱ３のエミッタ電極Ｑ３ｅ（図７（Ａ）および図７（Ｂ）参照）とダイオードチップＤ３のアノード電極とＶ相用絶縁基板６Ｖの導体パターン６Ｖ２（図４（Ａ）参照）とが接続されている。更に、前後方向（図１６の上下方向）に延びているボンディングワイヤによってＶ相用絶縁基板６Ｖの導体パターン６Ｖ２（図４（Ａ）参照）とＡＣ端子Ｔ１７（図１３参照）の下端部Ｔ１７ｂ（図１３参照）とが接続されている。その結果、ＩＧＢＴチップＱ３（図２および図１６参照）のエミッタ電極Ｑ３ｅおよびダイオードチップＤ３（図２および図１６参照）のアノード電極とＡＣ端子Ｔ１７（図２および図１６参照）とが電気的に接続されている。また、ＡＣ端子Ｔ１７（図２および図１６参照）とＩＧＢＴチップＱ４（図２および図１６参照）のコレクタ電極およびダイオードチップＤ４（図２および図１６参照）のカソード電極とが電気的に接続されている。
【００８０】
更に、第１の実施形態のパワー半導体モジュール１００では、図１６に示すように、前後方向（図１６の上下方向）に延びているボンディングワイヤによってＩＧＢＴチップＱ４のエミッタ電極Ｑ４ｅ（図７（Ａ）および図７（Ｂ）参照）とダイオードチップＤ４のアノード電極とＮ端子Ｔ２０（図１２参照）の下端部Ｔ２０ｂ（図１２参照）とが接続されている。その結果、ＩＧＢＴチップＱ４（図２および図１６参照）のエミッタ電極Ｑ４ｅおよびダイオードチップＤ４（図２および図１６参照）のアノード電極とＮ端子Ｔ２０（図２および図１６参照）とが電気的に接続されている。
【００８１】
また、第１の実施形態のパワー半導体モジュール１００では、図１６に示すように、前後方向（図１６の上下方向）に延びているボンディングワイヤによってゲート端子Ｔ５（図１４参照）の下端部Ｔ５ｂ（図１４参照）とゲート抵抗Ｒ３の上面電極とが接続されている。その結果、ゲート端子Ｔ５（図２および図１６参照）とＩＧＢＴチップＱ３（図２および図１６参照）のゲート電極Ｑ３ｇ（図７（Ａ）および図７（Ｃ）参照）とがゲート抵抗Ｒ３（図２および図１６参照）を介して電気的に接続されている。
【００８２】
更に、第１の実施形態のパワー半導体モジュール１００では、図１６に示すように、前後方向（図１６の上下方向）に延びているボンディングワイヤによってエミッタ信号端子Ｔ６（図１５参照）の下端部Ｔ６ｂ（図１５参照）とＩＧＢＴチップＱ３のエミッタ電極Ｑ３ｅ（図７（Ａ）および図７（Ｂ）参照）とが接続されている。その結果、エミッタ信号端子Ｔ６（図２および図１６参照）とＩＧＢＴチップＱ３（図２および図１６参照）のエミッタ電極Ｑ３ｅとが電気的に接続されている。
【００８３】
また、第１の実施形態のパワー半導体モジュール１００では、図１６に示すように、前後方向（図１６の上下方向）に延びているボンディングワイヤによってゲート端子Ｔ７（図１４参照）の下端部Ｔ７ｂ（図１４参照）とゲート抵抗Ｒ４の上面電極とが接続されている。その結果、ゲート端子Ｔ７（図２および図１６参照）とＩＧＢＴチップＱ４（図２および図１６参照）のゲート電極Ｑ４ｇ（図７（Ａ）および図７（Ｃ）参照）とがゲート抵抗Ｒ４（図２および図１６参照）を介して電気的に接続されている。
【００８４】
更に、第１の実施形態のパワー半導体モジュール１００では、図１６に示すように、前後方向（図１６の上下方向）に延びているボンディングワイヤによってエミッタ信号端子Ｔ８（図１５参照）の下端部Ｔ８ｂ（図１５参照）とＩＧＢＴチップＱ４のエミッタ電極Ｑ４ｅ（図７（Ａ）および図７（Ｂ）参照）とが接続されている。その結果、エミッタ信号端子Ｔ８（図２および図１６参照）とＩＧＢＴチップＱ４（図２および図１６参照）のエミッタ電極Ｑ４ｅとが電気的に接続されている。
【００８５】
更に、第１の実施形態のパワー半導体モジュール１００では、図１６に示すように、前後方向（図１６の上下方向）に延びているボンディングワイヤによってＰ端子Ｔ２１（図１１参照）の下端部Ｔ２１ｂ（図１１参照）とＷ相用絶縁基板６Ｗの導体パターン６Ｗ１（図４（Ａ）参照）とが接続されている。その結果、Ｐ端子Ｔ２１（図２および図１６参照）とＩＧＢＴチップＱ５（図２および図１６参照）のコレクタ電極およびダイオードチップＤ５（図２および図１６参照）のカソード電極とが電気的に接続されている。
【００８６】
また、第１の実施形態のパワー半導体モジュール１００では、図１６に示すように、前後方向（図１６の上下方向）に延びているボンディングワイヤによってＩＧＢＴチップＱ５のエミッタ電極Ｑ５ｅ（図７（Ａ）および図７（Ｂ）参照）とダイオードチップＤ５のアノード電極とＷ相用絶縁基板６Ｗの導体パターン６Ｗ２（図４（Ａ）参照）とが接続されている。更に、前後方向（図１６の上下方向）に延びているボンディングワイヤによってＷ相用絶縁基板６Ｗの導体パターン６Ｗ２（図４（Ａ）参照）とＡＣ端子Ｔ１５（図１３参照）の下端部Ｔ１５ｂ（図１３参照）とが接続されている。その結果、ＩＧＢＴチップＱ５（図２および図１６参照）のエミッタ電極Ｑ５ｅおよびダイオードチップＤ５（図２および図１６参照）のアノード電極とＡＣ端子Ｔ１５（図２および図１６参照）とが電気的に接続されている。また、ＡＣ端子Ｔ１５（図２および図１６参照）とＩＧＢＴチップＱ６（図２および図１６参照）のコレクタ電極およびダイオードチップＤ６（図２および図１６参照）のカソード電極とが電気的に接続されている。
【００８７】
更に、第１の実施形態のパワー半導体モジュール１００では、図１６に示すように、前後方向（図１６の上下方向）に延びているボンディングワイヤによってＩＧＢＴチップＱ６のエミッタ電極Ｑ６ｅ（図７（Ａ）および図７（Ｂ）参照）とダイオードチップＤ６のアノード電極とＮ端子Ｔ２０（図１２参照）の下端部Ｔ２０ｂ（図１２参照）とが接続されている。その結果、ＩＧＢＴチップＱ６（図２および図１６参照）のエミッタ電極Ｑ６ｅおよびダイオードチップＤ６（図２および図１６参照）のアノード電極とＮ端子Ｔ２０（図２および図１６参照）とが電気的に接続されている。
【００８８】
また、第１の実施形態のパワー半導体モジュール１００では、図１６に示すように、前後方向（図１６の上下方向）に延びているボンディングワイヤによってゲート端子Ｔ９（図１４参照）の下端部Ｔ９ｂ（図１４参照）とゲート抵抗Ｒ５の上面電極とが接続されている。その結果、ゲート端子Ｔ９（図２および図１６参照）とＩＧＢＴチップＱ５（図２および図１６参照）のゲート電極Ｑ５ｇ（図７（Ａ）および図７（Ｃ）参照）とがゲート抵抗Ｒ５（図２および図１６参照）を介して電気的に接続されている。
【００８９】
更に、第１の実施形態のパワー半導体モジュール１００では、図１６に示すように、前後方向（図１６の上下方向）に延びているボンディングワイヤによってエミッタ信号端子Ｔ１０（図１５参照）の下端部Ｔ１０ｂ（図１５参照）とＩＧＢＴチップＱ５のエミッタ電極Ｑ５ｅ（図７（Ａ）および図７（Ｂ）参照）とが接続されている。その結果、エミッタ信号端子Ｔ１０（図２および図１６参照）とＩＧＢＴチップＱ５（図２および図１６参照）のエミッタ電極Ｑ５ｅとが電気的に接続されている。
【００９０】
また、第１の実施形態のパワー半導体モジュール１００では、図１６に示すように、前後方向（図１６の上下方向）に延びているボンディングワイヤによってゲート端子Ｔ１１（図１４参照）の下端部Ｔ１１ｂ（図１４参照）とゲート抵抗Ｒ６の上面電極とが接続されている。その結果、ゲート端子Ｔ１１（図２および図１６参照）とＩＧＢＴチップＱ６（図２および図１６参照）のゲート電極Ｑ６ｇ（図７（Ａ）および図７（Ｃ）参照）とがゲート抵抗Ｒ６（図２および図１６参照）を介して電気的に接続されている。
【００９１】
更に、第１の実施形態のパワー半導体モジュール１００では、図１６に示すように、前後方向（図１６の上下方向）に延びているボンディングワイヤによってエミッタ信号端子Ｔ１２（図１５参照）の下端部Ｔ１２ｂ（図１５参照）とＩＧＢＴチップＱ６のエミッタ電極Ｑ６ｅ（図７（Ａ）および図７（Ｂ）参照）とが接続されている。その結果、エミッタ信号端子Ｔ１２（図２および図１６参照）とＩＧＢＴチップＱ６（図２および図１６参照）のエミッタ電極Ｑ６ｅとが電気的に接続されている。
【００９２】
第１の実施形態のパワー半導体モジュール１００の製造時には、次いで、必要に応じて、図１６に示す組立体の樹脂ケース７の内部にゲル剤が充填され、ＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６、ダイオードチップＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６、ゲート抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６、ボンディングワイヤなどが保護される。次いで、図１６に示す組立体の樹脂ケース７の上端部に対し、図１７に示すカバー８が装着される。その結果、図１に示す第１の実施形態のパワー半導体モジュール１００が完成する。
【００９３】
詳細には、第１の実施形態のパワー半導体モジュール１００では、図７（Ｃ）および図７（Ｄ）に示すように、ゲート抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６の下面電極の外形形状が、ＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６のゲート電極Ｑ１ｇ，Ｑ２ｇ，Ｑ３ｇ，Ｑ４ｇ，Ｑ５ｇ，Ｑ６ｇの外形形状と等しいか、あるいは、それよりも小さいゲート抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６が用いられている。また、半田によって、ゲート抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６の下面電極とＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６のゲート電極Ｑ１ｇ，Ｑ２ｇ，Ｑ３ｇ，Ｑ４ｇ，Ｑ５ｇ，Ｑ６ｇとが接合されている。
【００９４】
つまり、第１の実施形態のパワー半導体モジュール１００では、図１（Ａ）に示すように、ゲート抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６がＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６上に搭載されている。詳細には、ゲート抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６の輪郭がＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６のゲート電極Ｑ１ｇ，Ｑ２ｇ，Ｑ３ｇ，Ｑ４ｇ，Ｑ５ｇ，Ｑ６ｇの輪郭からはみ出さないように、ゲート抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６がＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６のゲート電極Ｑ１ｇ，Ｑ２ｇ，Ｑ３ｇ，Ｑ４ｇ，Ｑ５ｇ，Ｑ６ｇに搭載されている。
【００９５】
そのため、第１の実施形態のパワー半導体モジュール１００によれば、ゲート抵抗がＩＧＢＴチップ上に搭載されておらず、ＩＧＢＴチップ搭載用導体パターンとは別個にゲート抵抗搭載用導体パターンを設けなければならない特許文献１の図１に記載されたパワー半導体モジュールよりも、パワー半導体モジュール全体の水平方向寸法を小型化することができる。
【００９６】
更に、第１の実施形態のパワー半導体モジュール１００では、図１（Ａ）に示すように、ゲート抵抗Ｒ１の上面電極とゲート端子Ｔ１の下端部Ｔ１ｂ（図１４参照）とがボンディングワイヤによって電気的に接続されている。
【００９７】
すなわち、第１の実施形態のパワー半導体モジュール１００では、半田によってゲート抵抗Ｒ１の下面電極とＩＧＢＴチップＱ１のゲート電極Ｑ１ｇ（図７（Ａ）および図７（Ｃ）参照）とが接合されているため、ＩＧＢＴチップＱ１のゲート電極Ｑ１ｇとゲート端子Ｔ１とを電気的に接続するためには、ボンディングワイヤによって、ゲート抵抗Ｒ１の上面電極とゲート端子Ｔ１の下端部Ｔ１ｂ（図１４参照）との間のみを接続すればよい。
【００９８】
そのため、第１の実施形態のパワー半導体モジュール１００によれば、ＩＧＢＴチップのゲート電極とゲート端子とを電気的に接続するために、ボンディングワイヤによって、ゲート抵抗の上面電極とＩＧＢＴチップのゲート電極との間を接続すると共に、ゲート抵抗搭載用導体パターンとゲート端子の下端部との間を接続しなければならない特許文献１の図１に記載されたパワー半導体モジュールよりも、ワイヤボンディング工程の工程数を削減することができる。
【００９９】
第１の実施形態のパワー半導体モジュール１００では、半田によってゲート抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６の下面電極とＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６のゲート電極Ｑ１ｇ，Ｑ２ｇ，Ｑ３ｇ，Ｑ４ｇ，Ｑ５ｇ，Ｑ６ｇとが接合されているが、第２の実施形態のパワー半導体モジュール１００では、代わりに、例えば熱硬化性の導電性接着剤によってゲート抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６の下面電極とＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６のゲート電極Ｑ１ｇ，Ｑ２ｇ，Ｑ３ｇ，Ｑ４ｇ，Ｑ５ｇ，Ｑ６ｇとを接合することも可能である。
【０１００】
第１の実施形態のパワー半導体モジュール１００では、図７（Ａ）および図７（Ｃ）に示すように、ゲート電極Ｑ１ｇ，Ｑ２ｇ，Ｑ３ｇ，Ｑ４ｇ，Ｑ５ｇ，Ｑ６ｇがＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６の上面の中央に配置されているが、第３の実施形態のパワー半導体モジュール１００では、代わりに、ゲート電極Ｑ１ｇ，Ｑ２ｇ，Ｑ３ｇ，Ｑ４ｇ，Ｑ５ｇ，Ｑ６ｇを、ＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６の上面の中央以外の任意の位置に配置することも可能である。
【０１０１】
第１の実施形態のパワー半導体モジュール１００では、６個のＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６（図１および図２参照）が設けられているが、第４の実施形態のパワー半導体モジュール１００では、代わりに、６個以外の任意の数（６以外の自然数）のＩＧＢＴチップを設けることも可能である。つまり、第４の実施形態のパワー半導体モジュール１００が、例えば３相インバータ回路の一部分のみを構成することも可能である。
【０１０２】
第１の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６（図１および図２参照）と同数のダイオードチップＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６（図１および図２参照）が設けられているが、第５の実施形態のパワー半導体モジュール１００では、代わりに、ダイオードチップＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６（図１および図２参照）を省略することも可能である。つまり、第５の実施形態のパワー半導体モジュール１００が、例えば３相インバータ回路の一部分のみを構成することも可能である。
【０１０３】
第１の実施形態のパワー半導体モジュール１００では、ベース部材５と別個に絶縁基板６Ｕ，６Ｖ，６Ｗが設けられているが、第６の実施形態のパワー半導体モジュール１００では、代わりに、ベース部材と絶縁基板とを一体的に形成することも可能である。つまり、第６の実施形態のパワー半導体モジュール１００では、絶縁層およびチップ搭載用導体パターンをベース部材に形成することも可能である。
【０１０４】
第１の実施形態のパワー半導体モジュール１００では、ベース部材５に空冷または水冷の放熱機能が設けられていないが、第７の実施形態のパワー半導体モジュール１００では、代わりに、ベース部材５に空冷または水冷の放熱機能を設けることも可能である。つまり、第７の実施形態のパワー半導体モジュール１００では、ベース部材５と一体的に放熱フィンを形成したり、ベース部材５と一体的に冷却水路を形成したりすることも可能である。
【０１０５】
上述したように、第１の実施形態のパワー半導体モジュール１００では、ゲート抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６の輪郭がＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６のゲート電極Ｑ１ｇ，Ｑ２ｇ，Ｑ３ｇ，Ｑ４ｇ，Ｑ５ｇ，Ｑ６ｇの輪郭からはみ出さない寸法に設定されたゲート抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６が用いられている。それに対し、後述する第８の実施形態のパワー半導体モジュール１００では、ゲート抵抗Ｒ１’，Ｒ２’，Ｒ３’，Ｒ４’，Ｒ５’，Ｒ６’の輪郭がＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６のゲート電極Ｑ１ｇ，Ｑ２ｇ，Ｑ３ｇ，Ｑ４ｇ，Ｑ５ｇ，Ｑ６ｇの輪郭からはみ出す寸法に設定されたゲート抵抗Ｒ１’，Ｒ２’，Ｒ３’，Ｒ４’，Ｒ５’，Ｒ６’が用いられる。
【０１０６】
図１８は第８の実施形態のパワー半導体モジュール１００を示した図である。詳細には、図１８（Ａ）は第８の実施形態のパワー半導体モジュール１００の各構成部品をマージして示した平面図、図１８（Ｂ）は第８の実施形態のパワー半導体モジュール１００の各構成部品をマージして示した正面図、図１８（Ｃ）は第８の実施形態のパワー半導体モジュール１００の各構成部品をマージして示した左側面図、図１８（Ｄ）は第８の実施形態のパワー半導体モジュール１００の各構成部品をマージして示した右側面図である。図１９は第８の実施形態のパワー半導体モジュール１００の等価回路図である。
【０１０７】
第８の実施形態のパワー半導体モジュール１００では、第１の実施形態のパワー半導体モジュール１００のベース部材５（図３参照）と同一形状のベース部材５（図１８参照）が用いられている。また、第８の実施形態のパワー半導体モジュール１００では、第１の実施形態のパワー半導体モジュール１００の基板６Ｕ，６Ｖ，６Ｗ（図４参照）と同一形状の基板６Ｕ，６Ｖ，６Ｗ（図１８（Ａ）参照）が用いられている。詳細には、第８の実施形態のパワー半導体モジュール１００の製造時に基板６Ｕ，６Ｖ，６Ｗ（図１８（Ａ）参照）がベース部材５（図１８参照）上に搭載されると、図４に示す組立体の状態になる。
【０１０８】
更に、第８の実施形態のパワー半導体モジュール１００では、第１の実施形態のパワー半導体モジュール１００のＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６（図５および図７参照）と同一形状のＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６（図１８（Ａ）参照）が用いられている。また、第８の実施形態のパワー半導体モジュール１００では、第１の実施形態のパワー半導体モジュール１００のダイオードチップＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６（図５参照）と同一形状のダイオードチップＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６（図１８（Ａ）参照）が用いられている。詳細には、第８の実施形態のパワー半導体モジュール１００の製造時に、図４に示す組立体上にＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６（図１８（Ａ）参照）および還流ダイオードチップＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６（図１８（Ａ）参照）が搭載されると、図５に示す組立体の状態になる。
【０１０９】
図２０は図５に示す組立体上に接続部材２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆを搭載し、シリコンチップ型のゲート抵抗Ｒ１’，Ｒ２’，Ｒ３’，Ｒ４’，Ｒ５’，Ｒ６’を搭載することにより構成される組立体を示した図である。詳細には、図２０（Ａ）は図５に示す組立体上に接続部材２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆを搭載し、シリコンチップ型のゲート抵抗Ｒ１’，Ｒ２’，Ｒ３’，Ｒ４’，Ｒ５’，Ｒ６’を搭載することにより構成される組立体の平面図、図２０（Ｂ）は図５に示す組立体上に接続部材２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆを搭載し、シリコンチップ型のゲート抵抗Ｒ１’，Ｒ２’，Ｒ３’，Ｒ４’，Ｒ５’，Ｒ６’を搭載することにより構成される組立体の正面図である。
【０１１０】
図２１はＩＧＢＴチップＱ１（Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６）、接続部材２ａ（２ｂ，２ｃ，２ｄ，２ｅ，２ｆ）およびゲート抵抗Ｒ１’（Ｒ２’，Ｒ３’，Ｒ４’，Ｒ５’，Ｒ６’）を拡大して示した図である。詳細には、図２１（Ａ）はＩＧＢＴチップＱ１（Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６）のゲート電極Ｑ１ｇ（Ｑ２ｇ，Ｑ３ｇ，Ｑ４ｇ，Ｑ５ｇ，Ｑ６ｇ）をハッチングにより示した図、図２１（Ｂ）は接続部材２ａ（２ｂ，２ｃ，２ｄ，２ｅ，２ｆ）の拡大平面図、図２１（Ｃ）は図２１（Ｂ）のＣ−Ｃ線に沿った鉛直断面図、図２１（Ｄ）は図２１（Ｂ）のＤ−Ｄ線に沿った鉛直断面図、図２１（Ｅ）は接続部材２ａ（２ｂ，２ｃ，２ｄ，２ｅ，２ｆ）の拡大底面図、図２１（Ｆ）はゲート抵抗Ｒ１’（Ｒ２’，Ｒ３’，Ｒ４’，Ｒ５’，Ｒ６’）の拡大平面図である。
【０１１１】
図２２は図２０に示す組立体上に樹脂ケース７を搭載することにより構成される組立体を示した図である。詳細には、図２２（Ａ）は図２０に示す組立体上に樹脂ケース７を搭載することにより構成される組立体の平面図、図２２（Ｂ）は図２０に示す組立体上に樹脂ケース７を搭載することにより構成される組立体の正面図、図２２（Ｃ）は図２０に示す組立体上に樹脂ケース７を搭載することにより構成される組立体の左側面図、図２２（Ｄ）は図２０に示す組立体上に樹脂ケース７を搭載することにより構成される組立体の右側面図である。第８の実施形態のパワー半導体モジュール１００では、第１の実施形態のパワー半導体モジュール１００の樹脂ケース７（図８および図９参照）と同一形状の樹脂ケース７（図２２参照）が用いられている。
【０１１２】
図２３は図２２に示す組立体に対してワイヤボンディングを行うことにより構成される組立体を示した平面図である。第８の実施形態のパワー半導体モジュール１００では、第１の実施形態のパワー半導体モジュール１００のカバー８（図１７参照）と同一形状のカバー８（図１８（Ｂ）、図１８（Ｃ）および図１８（Ｄ）参照）が用いられている。
【０１１３】
第８の実施形態のパワー半導体モジュール１００の製造時には、第１の実施形態のパワー半導体モジュール１００の製造時と同様に、ベース部材５（図３、図４および図１８参照）の上面に、半田（図示せず）を介してＵ相用絶縁基板６Ｕ（図４、図１８（Ａ）および図１８（Ｂ）参照）が搭載され、半田（図示せず）を介してＶ相用絶縁基板６Ｖ（図４、図１８（Ａ）および図１８（Ｂ）参照）が搭載され、半田（図示せず）を介してＷ相用絶縁基板６Ｗ（図４、図１８（Ａ）および図１８（Ｂ）参照）が搭載される。
【０１１４】
第８の実施形態のパワー半導体モジュール１００では、図１９に示すように、ＩＧＢＴチップＱ１およびダイオードチップＤ１によって３相インバータ回路のＵ相上アームが構成され、ＩＧＢＴチップＱ２およびダイオードチップＤ２によって３相インバータ回路のＵ相下アームが構成され、ＩＧＢＴチップＱ３およびダイオードチップＤ３によって３相インバータ回路のＶ相上アームが構成され、ＩＧＢＴチップＱ４およびダイオードチップＤ４によって３相インバータ回路のＶ相下アームが構成され、ＩＧＢＴチップＱ５およびダイオードチップＤ５によって３相インバータ回路のＷ相上アームが構成され、ＩＧＢＴチップＱ６およびダイオードチップＤ６によって３相インバータ回路のＷ相下アームが構成されている。
【０１１５】
第８の実施形態のパワー半導体モジュール１００の製造時には、第１の実施形態のパワー半導体モジュール１００の製造時と同様に、Ｕ相用絶縁基板６Ｕ（図４、図５、図１８（Ａ）および図１８（Ｂ）参照）の導体パターン６Ｕ１（図４（Ａ）参照）に、半田（図示せず）を介してＩＧＢＴチップＱ１（図５、図１８（Ａ）および図１９参照）が搭載されると共に、半田（図示せず）を介してダイオードチップＤ１（図５、図１８（Ａ）および図１９参照）が搭載される。また、Ｕ相用絶縁基板６Ｕ（図４、図５、図１８（Ａ）および図１８（Ｂ）参照）の導体パターン６Ｕ２（図４（Ａ）参照）に、半田（図示せず）を介してＩＧＢＴチップＱ２（図５、図１８（Ａ）および図１９参照）が搭載されると共に、半田（図示せず）を介してダイオードチップＤ２（図５、図１８（Ａ）および図１９参照）が搭載される。
【０１１６】
更に、第８の実施形態のパワー半導体モジュール１００の製造時には、第１の実施形態のパワー半導体モジュール１００の製造時と同様に、Ｖ相用絶縁基板６Ｖ（図４、図５、図１８（Ａ）および図１８（Ｂ）参照）の導体パターン６Ｖ１（図４（Ａ）参照）に、半田（図示せず）を介してＩＧＢＴチップＱ３（図５、図１８（Ａ）および図１９参照）が搭載されると共に、半田（図示せず）を介してダイオードチップＤ３（図５、図１８（Ａ）および図１９参照）が搭載される。また、Ｖ相用絶縁基板６Ｖ（図４、図５、図１８（Ａ）および図１８（Ｂ）参照）の導体パターン６Ｖ２（図４（Ａ）参照）に、半田（図示せず）を介してＩＧＢＴチップＱ４（図５、図１８（Ａ）および図１９参照）が搭載されると共に、半田（図示せず）を介してダイオードチップＤ４（図５、図１８（Ａ）および図１９参照）が搭載される。
【０１１７】
更に、第８の実施形態のパワー半導体モジュール１００の製造時には、第１の実施形態のパワー半導体モジュール１００の製造時と同様に、Ｗ相用絶縁基板６Ｗ（図４、図５、図１８（Ａ）および図１８（Ｂ）参照）の導体パターン６Ｗ１（図４（Ａ）参照）に、半田（図示せず）を介してＩＧＢＴチップＱ５（図５、図１８（Ａ）および図１９参照）が搭載されると共に、半田（図示せず）を介してダイオードチップＤ５（図５、図１８（Ａ）および図１９参照）が搭載される。また、Ｗ相用絶縁基板６Ｗ（図４、図５、図１８（Ａ）および図１８（Ｂ）参照）の導体パターン６Ｗ２（図４（Ａ）参照）に、半田（図示せず）を介してＩＧＢＴチップＱ６（図５、図１８（Ａ）および図１９参照）が搭載されると共に、半田（図示せず）を介してダイオードチップＤ６（図５、図１８（Ａ）および図１９参照）が搭載される。
【０１１８】
また、第８の実施形態のパワー半導体モジュール１００では、ＩＧＢＴチップＱ１（図５、図１８（Ａ）、図１９および図２０参照）のゲート電極Ｑ１ｇ（図２１（Ａ）参照）に流れるゲート電流の抵抗として作用するゲート抵抗Ｒ１’（図１８（Ａ）、図１９、図２０および図２１（Ｆ）参照）と、ＩＧＢＴチップＱ２（図５、図１８（Ａ）、図１９および図２０参照）のゲート電極Ｑ２ｇ（図２１（Ａ）参照）に流れるゲート電流の抵抗として作用するゲート抵抗Ｒ２’（図１８（Ａ）、図１９、図２０および図２１（Ｆ）参照）と、ＩＧＢＴチップＱ３（図５、図１８（Ａ）、図１９および図２０参照）のゲート電極Ｑ３ｇ（図２１（Ａ）参照）に流れるゲート電流の抵抗として作用するゲート抵抗Ｒ３’（図１８（Ａ）、図１９、図２０および図２１（Ｆ）参照）と、ＩＧＢＴチップＱ４（図５、図１８（Ａ）、図１９および図２０参照）のゲート電極Ｑ４ｇ（図２１（Ａ）参照）に流れるゲート電流の抵抗として作用するゲート抵抗Ｒ４’（図１８（Ａ）、図１９、図２０および図２１（Ｆ）参照）と、ＩＧＢＴチップＱ５（図５、図１８（Ａ）、図１９および図２０参照）のゲート電極Ｑ５ｇ（図２１（Ａ）参照）に流れるゲート電流の抵抗として作用するゲート抵抗Ｒ５’（図１８（Ａ）、図１９、図２０および図２１（Ｆ）参照）と、ＩＧＢＴチップＱ６（図５、図１８（Ａ）、図１９および図２０参照）のゲート電極Ｑ６ｇ（図２１（Ａ）参照）に流れるゲート電流の抵抗として作用するゲート抵抗Ｒ６’（図１８（Ａ）、図１９、図２０および図２１（Ｆ）参照）とが設けられている。
【０１１９】
更に、第８の実施形態のパワー半導体モジュール１００では、ゲート抵抗Ｒ１’，Ｒ２’，Ｒ３’，Ｒ４’，Ｒ５’，Ｒ６’（図１８（Ａ）、図１９、図２０および図２１（Ｆ）参照）として、上面電極と下面電極との間をゲート電流が流れるシリコンチップ型の抵抗が用いられている。
【０１２０】
また、第８の実施形態のパワー半導体モジュール１００では、ゲート抵抗Ｒ１’（図１８（Ａ）、図１９、図２０および図２１（Ｆ）参照）の下面電極に対して接合される上面２ａ１（図２１（Ｂ）、図２１（Ｃ）および図２１（Ｄ）参照）と、ＩＧＢＴチップＱ１（図５、図１８（Ａ）、図１９および図２０参照）のゲート電極Ｑ１ｇ（図２１（Ａ）参照）に対して接合される下面２ａ２（図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）とを有し、導電性材料によって形成された接続部材２ａ（図１８（Ａ）、図２０、図２１（Ｂ）、図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）が設けられている。更に、ゲート抵抗Ｒ２’（図１８（Ａ）、図１９、図２０および図２１（Ｆ）参照）の下面電極に対して接合される上面２ｂ１（図２１（Ｂ）、図２１（Ｃ）および図２１（Ｄ）参照）と、ＩＧＢＴチップＱ２（図５、図１８（Ａ）、図１９および図２０参照）のゲート電極Ｑ２ｇ（図２１（Ａ）参照）に対して接合される下面２ｂ２（図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）とを有し、導電性材料によって形成された接続部材２ｂ（図１８（Ａ）、図２０、図２１（Ｂ）、図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）が設けられている。
【０１２１】
更に、第８の実施形態のパワー半導体モジュール１００では、ゲート抵抗Ｒ３’（図１８（Ａ）、図１９、図２０および図２１（Ｆ）参照）の下面電極に対して接合される上面２ｃ１（図２１（Ｂ）、図２１（Ｃ）および図２１（Ｄ）参照）と、ＩＧＢＴチップＱ３（図５、図１８（Ａ）、図１９および図２０参照）のゲート電極Ｑ３ｇ（図２１（Ａ）参照）に対して接合される下面２ｃ２（図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）とを有し、導電性材料によって形成された接続部材２ｃ（図１８（Ａ）、図２０、図２１（Ｂ）、図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）が設けられている。また、ゲート抵抗Ｒ４’（図１８（Ａ）、図１９、図２０および図２１（Ｆ）参照）の下面電極に対して接合される上面２ｄ１（図２１（Ｂ）、図２１（Ｃ）および図２１（Ｄ）参照）と、ＩＧＢＴチップＱ４（図５、図１８（Ａ）、図１９および図２０参照）のゲート電極Ｑ４ｇ（図２１（Ａ）参照）に対して接合される下面２ｄ２（図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）とを有し、導電性材料によって形成された接続部材２ｄ（図１８（Ａ）、図２０、図２１（Ｂ）、図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）が設けられている。
【０１２２】
また、第８の実施形態のパワー半導体モジュール１００では、ゲート抵抗Ｒ５’（図１８（Ａ）、図１９、図２０および図２１（Ｆ）参照）の下面電極に対して接合される上面２ｅ１（図２１（Ｂ）、図２１（Ｃ）および図２１（Ｄ）参照）と、ＩＧＢＴチップＱ５（図５、図１８（Ａ）、図１９および図２０参照）のゲート電極Ｑ５ｇ（図２１（Ａ）参照）に対して接合される下面２ｅ２（図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）とを有し、導電性材料によって形成された接続部材２ｅ（図１８（Ａ）、図２０、図２１（Ｂ）、図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）が設けられている。更に、ゲート抵抗Ｒ６’（図１８（Ａ）、図１９、図２０および図２１（Ｆ）参照）の下面電極に対して接合される上面２ｆ１（図２１（Ｂ）、図２１（Ｃ）および図２１（Ｄ）参照）と、ＩＧＢＴチップＱ６（図５、図１８（Ａ）、図１９および図２０参照）のゲート電極Ｑ６ｇ（図２１（Ａ）参照）に対して接合される下面２ｆ２（図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）とを有し、導電性材料によって形成された接続部材２ｆ（図１８（Ａ）、図２０、図２１（Ｂ）、図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）が設けられている。
【０１２３】
第８の実施形態のパワー半導体モジュール１００の製造時には、ＩＧＢＴチップＱ１（図５、図１８（Ａ）、図１９および図２０参照）のゲート電極Ｑ１ｇ（図２１（Ａ）参照）に半田（図示せず）を介して接続部材２ａ（図１８（Ａ）、図２０、図２１（Ｂ）、図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）が搭載され、ＩＧＢＴチップＱ２（図５、図１８（Ａ）、図１９および図２０参照）のゲート電極Ｑ２ｇ（図２１（Ａ）参照）に半田（図示せず）を介して接続部材２ｂ（図１８（Ａ）、図２０、図２１（Ｂ）、図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）が搭載され、ＩＧＢＴチップＱ３（図５、図１８（Ａ）、図１９および図２０参照）のゲート電極Ｑ３ｇ（図２１（Ａ）参照）に半田（図示せず）を介して接続部材２ｃ（図１８（Ａ）、図２０、図２１（Ｂ）、図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）が搭載され、ＩＧＢＴチップＱ４（図５、図１８（Ａ）、図１９および図２０参照）のゲート電極Ｑ４ｇ（図２１（Ａ）参照）に半田（図示せず）を介して接続部材２ｄ（図１８（Ａ）、図２０、図２１（Ｂ）、図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）が搭載され、ＩＧＢＴチップＱ５（図５、図１８（Ａ）、図１９および図２０参照）のゲート電極Ｑ５ｇ（図２１（Ａ）参照）に半田（図示せず）を介して接続部材２ｅ（図１８（Ａ）、図２０、図２１（Ｂ）、図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）が搭載され、ＩＧＢＴチップＱ６（図５、図１８（Ａ）、図１９および図２０参照）のゲート電極Ｑ６ｇ（図２１（Ａ）参照）に半田（図示せず）を介して接続部材２ｆ（図１８（Ａ）、図２０、図２１（Ｂ）、図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）が搭載される。
【０１２４】
第８の実施形態のパワー半導体モジュール１００の製造時には、次いで、接続部材２ａ（図１８（Ａ）、図２０、図２１（Ｂ）、図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）に半田（図示せず）を介してゲート抵抗Ｒ１’（図１８（Ａ）、図１９、図２０および図２１（Ｆ）参照）が搭載され、接続部材２ｂ（図１８（Ａ）、図２０、図２１（Ｂ）、図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）に半田（図示せず）を介してゲート抵抗Ｒ２’（図１８（Ａ）、図１９、図２０および図２１（Ｆ）参照）が搭載され、接続部材２ｃ（図１８（Ａ）、図２０、図２１（Ｂ）、図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）に半田（図示せず）を介してゲート抵抗Ｒ３’（図１８（Ａ）、図１９、図２０および図２１（Ｆ）参照）が搭載され、接続部材２ｄ（図１８（Ａ）、図２０、図２１（Ｂ）、図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）に半田（図示せず）を介してゲート抵抗Ｒ４’（図１８（Ａ）、図１９、図２０および図２１（Ｆ）参照）が搭載され、接続部材２ｅ（図１８（Ａ）、図２０、図２１（Ｂ）、図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）に半田（図示せず）を介してゲート抵抗Ｒ５’（図１８（Ａ）、図１９、図２０および図２１（Ｆ）参照）が搭載され、接続部材２ｆ（図１８（Ａ）、図２０、図２１（Ｂ）、図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）に半田（図示せず）を介してゲート抵抗Ｒ６’（図１８（Ａ）、図１９、図２０および図２１（Ｆ）参照）が搭載される。
【０１２５】
第８の実施形態のパワー半導体モジュール１００の製造時には、次いで、ベース部材５（図３、図１８および図２０参照）と絶縁基板６Ｕ，６Ｖ，６Ｗ（図４、図１８（Ａ）および図２０参照）との間の半田接合と、絶縁基板６Ｕ，６Ｖ，６Ｗ（図４、図１８（Ａ）および図２０参照）の導体パターン６Ｕ１，６Ｕ２，６Ｖ１，６Ｖ２，６Ｗ１，６Ｗ２（図４（Ａ）参照）とＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６（図１８（Ａ）、図１９および図２０参照）のコレクタ電極との間の半田接合と、絶縁基板６Ｕ，６Ｖ，６Ｗ（図４、図１８（Ａ）および図２０参照）の導体パターン６Ｕ１，６Ｕ２，６Ｖ１，６Ｖ２，６Ｗ１，６Ｗ２（図４（Ａ）参照）とダイオードチップＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６（図１８（Ａ）、図１９および図２０参照）のカソード電極との間の半田接合と、ＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６（図１８（Ａ）、図１９および図２０参照）のゲート電極Ｑ１ｇ，Ｑ２ｇ，Ｑ３ｇ，Ｑ４ｇ，Ｑ５ｇ，Ｑ６ｇ（図２１（Ａ）参照）と接続部材２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ（図２０、図２１（Ｂ）、図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）の下面２ａ２，２ｂ２，２ｃ２，２ｄ２，２ｅ２，２ｆ２（図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）との間の半田接合と、接続部材２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ（図２０、図２１（Ｂ）、図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）参照）の上面２ａ１，２ｂ１，２ｃ１，２ｄ１，２ｅ１，２ｆ１（図２１（Ｂ）、図２１（Ｃ）および図２１（Ｄ）参照）とゲート抵抗Ｒ１’，Ｒ２’，Ｒ３’，Ｒ４’，Ｒ５’，Ｒ６’（図１８（Ａ）、図１９、図２０および図２１（Ｆ）参照）の下面電極との間の半田接合とが一括処理によって実行される。その結果、図２０に示す組立体が形成される。
【０１２６】
第８の実施形態のパワー半導体モジュール１００の製造時には、次いで、図２０に示す組立体のベース部材５に、例えば接着剤などのような接合材を介して樹脂ケース７（図９および図１０参照）が載置され、ベース部材５と樹脂ケース７とが接合される。その結果、図２２に示す組立体が形成される。
【０１２７】
第８の実施形態のパワー半導体モジュール１００の製造時には、次いで、図２２に示す組立体に対してワイヤボンディングが行われ、その結果、図２３に示す組立体が形成される。
【０１２８】
詳細には、第８の実施形態のパワー半導体モジュール１００では、図２３に示すように、前後方向（図２３の上下方向）に延びているボンディングワイヤによってＰ端子Ｔ２１（図１１参照）の下端部Ｔ２１ｂ（図１１参照）とＵ相用絶縁基板６Ｕの導体パターン６Ｕ１（図４（Ａ）参照）とが接続されている。その結果、Ｐ端子Ｔ２１（図１９および図２３参照）とＩＧＢＴチップＱ１（図１９および図２３参照）のコレクタ電極およびダイオードチップＤ１（図１９および図２３参照）のカソード電極とが電気的に接続されている。
【０１２９】
また、第８の実施形態のパワー半導体モジュール１００では、図２３に示すように、前後方向（図２３の上下方向）に延びているボンディングワイヤによってＩＧＢＴチップＱ１のエミッタ電極Ｑ１ｅ（図７（Ａ）および図７（Ｂ）参照）とダイオードチップＤ１のアノード電極とＵ相用絶縁基板６Ｕの導体パターン６Ｕ２（図４（Ａ）参照）とが接続されている。更に、前後方向（図２３の上下方向）に延びているボンディングワイヤによってＵ相用絶縁基板６Ｕの導体パターン６Ｕ２（図４（Ａ）参照）とＡＣ端子Ｔ１９（図１３参照）の下端部Ｔ１９ｂ（図１３参照）とが接続されている。その結果、ＩＧＢＴチップＱ１（図１９および図２３参照）のエミッタ電極Ｑ１ｅおよびダイオードチップＤ１（図１９および図２３参照）のアノード電極とＡＣ端子Ｔ１９（図１９および図２３参照）とが電気的に接続されている。また、ＡＣ端子Ｔ１９（図１９および図２３参照）とＩＧＢＴチップＱ２（図１９および図２３参照）のコレクタ電極およびダイオードチップＤ２（図１９および図２３参照）のカソード電極とが電気的に接続されている。
【０１３０】
更に、第８の実施形態のパワー半導体モジュール１００では、図２３に示すように、前後方向（図２３の上下方向）に延びているボンディングワイヤによってＩＧＢＴチップＱ２のエミッタ電極Ｑ２ｅ（図７（Ａ）および図７（Ｂ）参照）とダイオードチップＤ２のアノード電極とＮ端子Ｔ２０（図１２参照）の下端部Ｔ２０ｂ（図１２参照）とが接続されている。その結果、ＩＧＢＴチップＱ２（図１９および図２３参照）のエミッタ電極Ｑ２ｅおよびダイオードチップＤ２（図１９および図２３参照）のアノード電極とＮ端子Ｔ２０（図１９および図２３参照）とが電気的に接続されている。
【０１３１】
また、第８の実施形態のパワー半導体モジュール１００では、図２３に示すように、前後方向（図２３の上下方向）に延びているボンディングワイヤによってゲート端子Ｔ１（図１４参照）の下端部Ｔ１ｂ（図１４参照）とゲート抵抗Ｒ１’の上面電極とが接続されている。その結果、ゲート端子Ｔ１（図１９および図２３参照）とＩＧＢＴチップＱ１（図１９および図２３参照）のゲート電極Ｑ１ｇ（図２１（Ａ）参照）とがゲート抵抗Ｒ１’（図１９、図２０および図２３参照）および接続部材２ａ（図１８（Ａ）および図２０参照）を介して電気的に接続されている。
【０１３２】
更に、第８の実施形態のパワー半導体モジュール１００では、図２３に示すように、前後方向（図２３の上下方向）に延びているボンディングワイヤによってエミッタ信号端子Ｔ２（図１５参照）の下端部Ｔ２ｂ（図１５参照）とＩＧＢＴチップＱ１のエミッタ電極Ｑ１ｅ（図７（Ａ）および図７（Ｂ）参照）とが接続されている。その結果、エミッタ信号端子Ｔ２（図１９および図２３参照）とＩＧＢＴチップＱ１（図１９および図２３参照）のエミッタ電極Ｑ１ｅとが電気的に接続されている。
【０１３３】
また、第８の実施形態のパワー半導体モジュール１００では、図２３に示すように、前後方向（図２３の上下方向）に延びているボンディングワイヤによってゲート端子Ｔ３（図１４参照）の下端部Ｔ３ｂ（図１４参照）とゲート抵抗Ｒ２’の上面電極とが接続されている。その結果、ゲート端子Ｔ３（図１９および図２３参照）とＩＧＢＴチップＱ２（図１９および図２３参照）のゲート電極Ｑ２ｇ（図２１（Ａ）参照）とがゲート抵抗Ｒ２’（図１９、図２０および図２３参照）および接続部材２ｂ（図１８（Ａ）および図２０参照）を介して電気的に接続されている。
【０１３４】
更に、第８の実施形態のパワー半導体モジュール１００では、図２３に示すように、前後方向（図２３の上下方向）に延びているボンディングワイヤによってエミッタ信号端子Ｔ４（図１５参照）の下端部Ｔ４ｂ（図１５参照）とＩＧＢＴチップＱ２のエミッタ電極Ｑ２ｅ（図７（Ａ）および図７（Ｂ）参照）とが接続されている。その結果、エミッタ信号端子Ｔ４（図１９および図２３参照）とＩＧＢＴチップＱ２（図１９および図２３参照）のエミッタ電極Ｑ２ｅとが電気的に接続されている。
【０１３５】
更に、第８の実施形態のパワー半導体モジュール１００では、図２３に示すように、前後方向（図２３の上下方向）に延びているボンディングワイヤによってＰ端子Ｔ２１（図１１参照）の下端部Ｔ２１ｂ（図１１参照）とＶ相用絶縁基板６Ｖの導体パターン６Ｖ１（図４（Ａ）参照）とが接続されている。その結果、Ｐ端子Ｔ２１（図１９および図２３参照）とＩＧＢＴチップＱ３（図１９および図２３参照）のコレクタ電極およびダイオードチップＤ３（図１９および図２３参照）のカソード電極とが電気的に接続されている。
【０１３６】
また、第８の実施形態のパワー半導体モジュール１００では、図２３に示すように、前後方向（図２３の上下方向）に延びているボンディングワイヤによってＩＧＢＴチップＱ３のエミッタ電極Ｑ３ｅ（図７（Ａ）および図７（Ｂ）参照）とダイオードチップＤ３のアノード電極とＶ相用絶縁基板６Ｖの導体パターン６Ｖ２（図４（Ａ）参照）とが接続されている。更に、前後方向（図２３の上下方向）に延びているボンディングワイヤによってＶ相用絶縁基板６Ｖの導体パターン６Ｖ２（図４（Ａ）参照）とＡＣ端子Ｔ１７（図１３参照）の下端部Ｔ１７ｂ（図１３参照）とが接続されている。その結果、ＩＧＢＴチップＱ３（図１９および図２３参照）のエミッタ電極Ｑ３ｅおよびダイオードチップＤ３（図１９および図２３参照）のアノード電極とＡＣ端子Ｔ１７（図１９および図２３参照）とが電気的に接続されている。また、ＡＣ端子Ｔ１７（図１９および図２３参照）とＩＧＢＴチップＱ４（図１９および図２３参照）のコレクタ電極およびダイオードチップＤ４（図１９および図２３参照）のカソード電極とが電気的に接続されている。
【０１３７】
更に、第８の実施形態のパワー半導体モジュール１００では、図２３に示すように、前後方向（図２３の上下方向）に延びているボンディングワイヤによってＩＧＢＴチップＱ４のエミッタ電極Ｑ４ｅ（図７（Ａ）および図７（Ｂ）参照）とダイオードチップＤ４のアノード電極とＮ端子Ｔ２０（図１２参照）の下端部Ｔ２０ｂ（図１２参照）とが接続されている。その結果、ＩＧＢＴチップＱ４（図１９および図２３参照）のエミッタ電極Ｑ４ｅおよびダイオードチップＤ４（図１９および図２３参照）のアノード電極とＮ端子Ｔ２０（図１９および図２３参照）とが電気的に接続されている。
【０１３８】
また、第８の実施形態のパワー半導体モジュール１００では、図２３に示すように、前後方向（図２３の上下方向）に延びているボンディングワイヤによってゲート端子Ｔ５（図１４参照）の下端部Ｔ５ｂ（図１４参照）とゲート抵抗Ｒ３’の上面電極とが接続されている。その結果、ゲート端子Ｔ５（図１９および図２３参照）とＩＧＢＴチップＱ３（図１９および図２３参照）のゲート電極Ｑ３ｇ（図２１（Ａ）参照）とがゲート抵抗Ｒ３’（図１９、図２０および図２３参照）および接続部材２ｃ（図１８（Ａ）および図２０参照）を介して電気的に接続されている。
【０１３９】
更に、第８の実施形態のパワー半導体モジュール１００では、図２３に示すように、前後方向（図２３の上下方向）に延びているボンディングワイヤによってエミッタ信号端子Ｔ６（図１５参照）の下端部Ｔ６ｂ（図１５参照）とＩＧＢＴチップＱ３のエミッタ電極Ｑ３ｅ（図７（Ａ）および図７（Ｂ）参照）とが接続されている。その結果、エミッタ信号端子Ｔ６（図１９および図２３参照）とＩＧＢＴチップＱ３（図１９および図２３参照）のエミッタ電極Ｑ３ｅとが電気的に接続されている。
【０１４０】
また、第８の実施形態のパワー半導体モジュール１００では、図２３に示すように、前後方向（図２３の上下方向）に延びているボンディングワイヤによってゲート端子Ｔ７（図１４参照）の下端部Ｔ７ｂ（図１４参照）とゲート抵抗Ｒ４’の上面電極とが接続されている。その結果、ゲート端子Ｔ７（図１９および図２３参照）とＩＧＢＴチップＱ４（図１９および図２３参照）のゲート電極Ｑ４ｇ（図２１（Ａ）参照）とがゲート抵抗Ｒ４’（図１９、図２０および図２３参照）および接続部材２ｄ（図１８（Ａ）および図２０参照）を介して電気的に接続されている。
【０１４１】
更に、第８の実施形態のパワー半導体モジュール１００では、図２３に示すように、前後方向（図２３の上下方向）に延びているボンディングワイヤによってエミッタ信号端子Ｔ８（図１５参照）の下端部Ｔ８ｂ（図１５参照）とＩＧＢＴチップＱ４のエミッタ電極Ｑ４ｅ（図７（Ａ）および図７（Ｂ）参照）とが接続されている。その結果、エミッタ信号端子Ｔ８（図１９および図２３参照）とＩＧＢＴチップＱ４（図１９および図２３参照）のエミッタ電極Ｑ４ｅとが電気的に接続されている。
【０１４２】
更に、第８の実施形態のパワー半導体モジュール１００では、図２３に示すように、前後方向（図２３の上下方向）に延びているボンディングワイヤによってＰ端子Ｔ２１（図１１参照）の下端部Ｔ２１ｂ（図１１参照）とＷ相用絶縁基板６Ｗの導体パターン６Ｗ１（図４（Ａ）参照）とが接続されている。その結果、Ｐ端子Ｔ２１（図１９および図２３参照）とＩＧＢＴチップＱ５（図１９および図２３参照）のコレクタ電極およびダイオードチップＤ５（図１９および図２３参照）のカソード電極とが電気的に接続されている。
【０１４３】
また、第８の実施形態のパワー半導体モジュール１００では、図２３に示すように、前後方向（図２３の上下方向）に延びているボンディングワイヤによってＩＧＢＴチップＱ５のエミッタ電極Ｑ５ｅ（図７（Ａ）および図７（Ｂ）参照）とダイオードチップＤ５のアノード電極とＷ相用絶縁基板６Ｗの導体パターン６Ｗ２（図４（Ａ）参照）とが接続されている。更に、前後方向（図２３の上下方向）に延びているボンディングワイヤによってＷ相用絶縁基板６Ｗの導体パターン６Ｗ２（図４（Ａ）参照）とＡＣ端子Ｔ１５（図１３参照）の下端部Ｔ１５ｂ（図１３参照）とが接続されている。その結果、ＩＧＢＴチップＱ５（図１９および図２３参照）のエミッタ電極Ｑ５ｅおよびダイオードチップＤ５（図１９および図２３参照）のアノード電極とＡＣ端子Ｔ１５（図１９および図２３参照）とが電気的に接続されている。また、ＡＣ端子Ｔ１５（図１９および図２３参照）とＩＧＢＴチップＱ６（図１９および図２３参照）のコレクタ電極およびダイオードチップＤ６（図１９および図２３参照）のカソード電極とが電気的に接続されている。
【０１４４】
更に、第８の実施形態のパワー半導体モジュール１００では、図２３に示すように、前後方向（図２３の上下方向）に延びているボンディングワイヤによってＩＧＢＴチップＱ６のエミッタ電極Ｑ６ｅ（図７（Ａ）および図７（Ｂ）参照）とダイオードチップＤ６のアノード電極とＮ端子Ｔ２０（図１２参照）の下端部Ｔ２０ｂ（図１２参照）とが接続されている。その結果、ＩＧＢＴチップＱ６（図１９および図２３参照）のエミッタ電極Ｑ６ｅおよびダイオードチップＤ６（図１９および図２３参照）のアノード電極とＮ端子Ｔ２０（図１９および図２３参照）とが電気的に接続されている。
【０１４５】
また、第８の実施形態のパワー半導体モジュール１００では、図２３に示すように、前後方向（図２３の上下方向）に延びているボンディングワイヤによってゲート端子Ｔ９（図１４参照）の下端部Ｔ９ｂ（図１４参照）とゲート抵抗Ｒ５’の上面電極とが接続されている。その結果、ゲート端子Ｔ９（図１９および図２３参照）とＩＧＢＴチップＱ５（図１９および図２３参照）のゲート電極Ｑ５ｇ（図２１（Ａ）参照）とがゲート抵抗Ｒ５’（図１９、図２０および図２３参照）および接続部材２ｅ（図１８（Ａ）および図２０参照）を介して電気的に接続されている。
【０１４６】
更に、第８の実施形態のパワー半導体モジュール１００では、図２３に示すように、前後方向（図２３の上下方向）に延びているボンディングワイヤによってエミッタ信号端子Ｔ１０（図１５参照）の下端部Ｔ１０ｂ（図１５参照）とＩＧＢＴチップＱ５のエミッタ電極Ｑ５ｅ（図７（Ａ）および図７（Ｂ）参照）とが接続されている。その結果、エミッタ信号端子Ｔ１０（図１９および図２３参照）とＩＧＢＴチップＱ５（図１９および図２３参照）のエミッタ電極Ｑ５ｅとが電気的に接続されている。
【０１４７】
また、第８の実施形態のパワー半導体モジュール１００では、図２３に示すように、前後方向（図２３の上下方向）に延びているボンディングワイヤによってゲート端子Ｔ１１（図１４参照）の下端部Ｔ１１ｂ（図１４参照）とゲート抵抗Ｒ６’の上面電極とが接続されている。その結果、ゲート端子Ｔ１１（図１９および図２３参照）とＩＧＢＴチップＱ６（図１９および図２３参照）のゲート電極Ｑ６ｇ（図２１（Ａ）参照）とがゲート抵抗Ｒ６’（図１９、図２０および図２３参照）および接続部材２ｆ（図１８（Ａ）および図２０参照）を介して電気的に接続されている。
【０１４８】
更に、第８の実施形態のパワー半導体モジュール１００では、図２３に示すように、前後方向（図２３の上下方向）に延びているボンディングワイヤによってエミッタ信号端子Ｔ１２（図１５参照）の下端部Ｔ１２ｂ（図１５参照）とＩＧＢＴチップＱ６のエミッタ電極Ｑ６ｅ（図７（Ａ）および図７（Ｂ）参照）とが接続されている。その結果、エミッタ信号端子Ｔ１２（図１９および図２３参照）とＩＧＢＴチップＱ６（図１９および図２３参照）のエミッタ電極Ｑ６ｅとが電気的に接続されている。
【０１４９】
第８の実施形態のパワー半導体モジュール１００の製造時には、次いで、必要に応じて、図２３に示す組立体の樹脂ケース７の内部にゲル剤が充填され、ＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６、ダイオードチップＤ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６、ゲート抵抗Ｒ１’，Ｒ２’，Ｒ３’，Ｒ４’，Ｒ５’，Ｒ６’、接続部材２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ、ボンディングワイヤなどが保護される。次いで、図２３に示す組立体の樹脂ケース７の上端部に対し、図１７に示すカバー８が装着される。その結果、図１８に示す第８の実施形態のパワー半導体モジュール１００が完成する。
【０１５０】
詳細には、第８の実施形態のパワー半導体モジュール１００では、図２１（Ａ）および図２１（Ｆ）に示すように、ゲート抵抗Ｒ１’，Ｒ２’，Ｒ３’，Ｒ４’，Ｒ５’，Ｒ６’の下面電極の外形形状がＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６のゲート電極Ｑ１ｇ，Ｑ２ｇ，Ｑ３ｇ，Ｑ４ｇ，Ｑ５ｇ，Ｑ６ｇの外形形状よりも大きいゲート抵抗Ｒ１’，Ｒ２’，Ｒ３’，Ｒ４’，Ｒ５’，Ｒ６’が用いられている。また、図２１（Ｂ）、図２１（Ｃ）、図２１（Ｄ）および図２１（Ｅ）に示すように、上面２ａ１，２ｂ１，２ｃ１，２ｄ１，２ｅ１，２ｆ１と下面２ａ２，２ｂ２，２ｃ２，２ｄ２，２ｅ２，２ｆ２とを有し、導電性材料によって形成された接続部材２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆが設けられている。
【０１５１】
更に、第８の実施形態のパワー半導体モジュール１００では、図２１に示すように、接続部材２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆの上面２ａ１，２ｂ１，２ｃ１，２ｄ１，２ｅ１，２ｆ１の外形形状が接続部材２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆの下面２ａ２，２ｂ２，２ｃ２，２ｄ２，２ｅ２，２ｆ２の外形形状よりも大きくなるように、かつ、接続部材２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆの下面２ａ２，２ｂ２，２ｃ２，２ｄ２，２ｅ２，２ｆ２の外形形状が、ＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６のゲート電極Ｑ１ｇ，Ｑ２ｇ，Ｑ３ｇ，Ｑ４ｇ，Ｑ５ｇ，Ｑ６ｇの外形形状と等しいか、あるいは、それよりも小さくなるように、かつ、接続部材２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆの上面２ａ１，２ｂ１，２ｃ１，２ｄ１，２ｅ１，２ｆ１の外形形状が、ゲート抵抗Ｒ１’，Ｒ２’，Ｒ３’，Ｒ４’，Ｒ５’，Ｒ６’の下面電極の外形形状と等しいか、あるいは、それよりも大きくなるように、接続部材２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆが形成されている。
【０１５２】
また、第８の実施形態のパワー半導体モジュール１００では、図２０および図２１に示すように、半田によって、ゲート抵抗Ｒ１’，Ｒ２’，Ｒ３’，Ｒ４’，Ｒ５’，Ｒ６’の下面電極と接続部材２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆの上面２ａ１，２ｂ１，２ｃ１，２ｄ１，２ｅ１，２ｆ１とが接合されている。更に、半田によって、接続部材２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆの下面２ａ２，２ｂ２，２ｃ２，２ｄ２，２ｅ２，２ｆ２とＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６のゲート電極Ｑ１ｇ，Ｑ２ｇ，Ｑ３ｇ，Ｑ４ｇ，Ｑ５ｇ，Ｑ６ｇとが接合されている。
【０１５３】
つまり、第８の実施形態のパワー半導体モジュール１００では、図２０に示すように、ゲート抵抗Ｒ１’，Ｒ２’，Ｒ３’，Ｒ４’，Ｒ５’，Ｒ６’が接続部材２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆを介してＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６上に搭載されている。
【０１５４】
詳細には、第８の実施形態のパワー半導体モジュール１００では、接続部材２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ（図２１（Ｅ）参照）の下面２ａ２，２ｂ２，２ｃ２，２ｄ２，２ｅ２，２ｆ２（図２１（Ｅ）参照）の輪郭がＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６（図２１（Ａ）参照）のゲート電極Ｑ１ｇ，Ｑ２ｇ，Ｑ３ｇ，Ｑ４ｇ，Ｑ５ｇ，Ｑ６ｇ（図２１（Ａ）参照）の輪郭からはみ出さないように、接続部材２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ（図２１（Ｅ）参照）がＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６（図２１（Ａ）参照）のゲート電極Ｑ１ｇ，Ｑ２ｇ，Ｑ３ｇ，Ｑ４ｇ，Ｑ５ｇ，Ｑ６ｇ（図２１（Ａ）参照）に搭載されている。また、ゲート抵抗Ｒ１’，Ｒ２’，Ｒ３’，Ｒ４’，Ｒ５’，Ｒ６’（図２１（Ｆ）参照）の輪郭が接続部材２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ（図２１（Ｂ）参照）の上面２ａ１，２ｂ１，２ｃ１，２ｄ１，２ｅ１，２ｆ１（図２１（Ｂ）参照）の輪郭からはみ出さないように、ゲート抵抗Ｒ１’，Ｒ２’，Ｒ３’，Ｒ４’，Ｒ５’，Ｒ６’（図２１（Ｆ）参照）が接続部材２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ（図２１（Ｂ）参照）の上面２ａ１，２ｂ１，２ｃ１，２ｄ１，２ｅ１，２ｆ１（図２１（Ｂ）参照）に搭載されている。
【０１５５】
そのため、第８の実施形態のパワー半導体モジュール１００によれば、ゲート抵抗がＩＧＢＴチップ上に搭載されておらず、ＩＧＢＴチップ搭載用導体パターンとは別個にゲート抵抗搭載用導体パターンを設けなければならない特許文献１の図１に記載されたパワー半導体モジュールよりも、パワー半導体モジュール全体の水平方向寸法を小型化することができる。
【０１５６】
更に、第８の実施形態のパワー半導体モジュール１００では、図１８（Ａ）に示すように、ゲート抵抗Ｒ１’の上面電極とゲート端子Ｔ１の下端部Ｔ１ｂ（図１４参照）とがボンディングワイヤによって電気的に接続されている。
【０１５７】
すなわち、第８の実施形態のパワー半導体モジュール１００では、半田によってゲート抵抗Ｒ１’の下面電極と接続部材２ａの上面２ａ１（図２１（Ｂ）参照）とが接合されると共に、半田によって接続部材２ａの下面２ａ２（図２１（Ｅ）参照）とＩＧＢＴチップＱ１のゲート電極Ｑ１ｇ（図２１（Ａ）参照）とが接合されているため、ＩＧＢＴチップＱ１のゲート電極Ｑ１ｇとゲート端子Ｔ１とを電気的に接続するためには、ボンディングワイヤによって、ゲート抵抗Ｒ１’の上面電極とゲート端子Ｔ１の下端部Ｔ１ｂ（図１４参照）との間のみを接続すればよい。
【０１５８】
そのため、第８の実施形態のパワー半導体モジュール１００によれば、ＩＧＢＴチップのゲート電極とゲート端子とを電気的に接続するために、ボンディングワイヤによって、ゲート抵抗の上面電極とＩＧＢＴチップのゲート電極との間を接続すると共に、ゲート抵抗搭載用導体パターンとゲート端子の下端部との間を接続しなければならない特許文献１の図１に記載されたパワー半導体モジュールよりも、ワイヤボンディング工程の工程数を削減することができる。
【０１５９】
第８の実施形態のパワー半導体モジュール１００では、半田によってゲート抵抗Ｒ１’，Ｒ２’，Ｒ３’，Ｒ４’，Ｒ５’，Ｒ６’の下面電極と接続部材２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆの上面２ａ１，２ｂ１，２ｃ１，２ｄ１，２ｅ１，２ｆ１とが接合されているが、第９の実施形態のパワー半導体モジュール１００では、代わりに、例えば熱硬化性の導電性接着剤によってゲート抵抗Ｒ１’，Ｒ２’，Ｒ３’，Ｒ４’，Ｒ５’，Ｒ６’の下面電極と接続部材２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆの上面２ａ１，２ｂ１，２ｃ１，２ｄ１，２ｅ１，２ｆ１とを接合することも可能である。
【０１６０】
また、第８の実施形態のパワー半導体モジュール１００では、半田によって接続部材２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆの下面２ａ２，２ｂ２，２ｃ２，２ｄ２，２ｅ２，２ｆ２とＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６のゲート電極Ｑ１ｇ，Ｑ２ｇ，Ｑ３ｇ，Ｑ４ｇ，Ｑ５ｇ，Ｑ６ｇとが接合されているが、第１０の実施形態のパワー半導体モジュール１００では、代わりに、例えば熱硬化性の導電性接着剤によって接続部材２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆの下面２ａ２，２ｂ２，２ｃ２，２ｄ２，２ｅ２，２ｆ２とＩＧＢＴチップＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６のゲート電極Ｑ１ｇ，Ｑ２ｇ，Ｑ３ｇ，Ｑ４ｇ，Ｑ５ｇ，Ｑ６ｇとを接合することも可能である。
【０１６１】
第１１の実施形態では、上述した第１から第１０の実施形態を適宜組み合わせることも可能である。
【符号の説明】
【０１６２】
Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６                ＩＧＢＴチップ
Ｑ１ｅ，Ｑ２ｅ，Ｑ３ｅ，Ｑ４ｅ，Ｑ５ｅ，Ｑ６ｅ    エミッタ電極
Ｑ１ｇ，Ｑ２ｇ，Ｑ３ｇ，Ｑ４ｇ，Ｑ５ｇ，Ｑ６ｇ    ゲート電極
Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５，Ｄ６                ダイオードチップ
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６                ゲート抵抗
Ｒ１’，Ｒ２’，Ｒ３’，Ｒ４’，Ｒ５’，Ｒ６’    ゲート抵抗
Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７，Ｔ８    端子
Ｔ９，Ｔ１０，Ｔ１１，Ｔ１２，Ｔ１５，Ｔ１７      端子
Ｔ１９，Ｔ２０，Ｔ２１                            端子
Ｔ１ａ，Ｔ２ａ，Ｔ３ａ，Ｔ４ａ，Ｔ５ａ，Ｔ６ａ    上端部
Ｔ７ａ，Ｔ８ａ，Ｔ９ａ，Ｔ１０ａ，Ｔ１１ａ        上端部
Ｔ１２ａ，Ｔ１５ａ，Ｔ１７ａ                      上端部
Ｔ１９ａ，Ｔ２０ａ，Ｔ２１ａ                      上端部
Ｔ１ｂ，Ｔ２ｂ，Ｔ３ｂ，Ｔ４ｂ，Ｔ５ｂ，Ｔ６ｂ    下端部
Ｔ７ｂ，Ｔ８ｂ，Ｔ９ｂ，Ｔ１０ｂ，Ｔ１１ｂ        下端部
Ｔ１２ｂ，Ｔ１５ｂ，Ｔ１７ｂ                      下端部
Ｔ１９ｂ，Ｔ２０ｂ，Ｔ２１ｂ                      下端部
２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ                接続部材
２ａ１，２ｂ１，２ｃ１，２ｄ１，２ｅ１，２ｆ１    上面
２ａ２，２ｂ２，２ｃ２，２ｄ２，２ｅ２，２ｆ２    下面
５                                                ベース部材
６Ｕ，６Ｖ，６Ｗ                                  基板
６Ｕ１，６Ｕ２，６Ｖ１，６Ｖ２，６Ｗ１，６Ｗ２    導体パターン
７                                                樹脂ケース
７ａ，７ｂ，７ｃ，７ｄ                            側壁部
８                                                カバー
１００                                            パワー半導体モジュール
【図１】
2015005580.tif 000003
【図２】
2015005580.tif 000004
【図３】
2015005580.tif 000005
【図４】
2015005580.tif 000006
【図５】
2015005580.tif 000007
【図６】
2015005580.tif 000008
【図７】
2015005580.tif 000009
【図８】
2015005580.tif 000010
【図９】
2015005580.tif 000011
【図１０】
2015005580.tif 000012
【図１１】
2015005580.tif 000013
【図１２】
2015005580.tif 000014
【図１３】
2015005580.tif 000015
【図１４】
2015005580.tif 000016
【図１５】
2015005580.tif 000017
【図１６】
2015005580.tif 000018
【図１７】
2015005580.tif 000019
【図１８】
2015005580.tif 000020
【図１９】
2015005580.tif 000021
【図２０】
2015005580.tif 000022
【図２１】
2015005580.tif 000023
【図２２】
2015005580.tif 000024
【図２３】
2015005580.tif 000025