(57)【要約】【課題】回路図通りにレイアウト設計が行われているか否か効率良く検証する。【解決手段】レイアウト検証装置１は、回路図に含まれる直列接続の関係にある同一種別の素子を合成してリファレンスのネットリストを作成する。次いで、回路図のネットリストとリファレンスのネットリストとを用いてＬＶＳを実行して複数対一のインスタンス情報の不一致箇所を特定し、レイアウトのネットリストとリファレンスのネットリストとを用いてＬＶＳを実行して複数対一のインスタンス情報の不一致箇所を特定する。そして、それら不一致箇所のそれぞれの一のインスタンス情報を対応付けることで、それぞれの複数のインスタンス情報を対応付け、回路図上の素子に対するレイアウト上の素子の分割態様を特定する。【選択図】図１
2015087844.tif 000002
【特許請求の範囲】
【請求項１】
回路図から回路図のネットリストを作成する回路図ネットリスト作成手段（２）と、
レイアウトからレイアウトのネットリストを抽出するレイアウトネットリスト抽出手段（３）と、
回路図に含まれる直列接続又は並列接続の関係にある同一種別の素子を合成してリファレンスのネットリストを作成するリファレンスネットリスト作成手段（４）と、
前記回路図ネットリスト作成手段により作成された回路図のネットリストと、前記リファレンスネットリスト作成手段により作成されたリファレンスのネットリストとを用いてＬＶＳ（Layout Versus Schematic）を実行し、複数対一のインスタンス情報の不一致箇所を第１の不一致箇所として特定する第１のＬＶＳ実行手段（５）と、
前記レイアウトネットリスト抽出手段により抽出されたレイアウトのネットリストと、前記リファレンスネットリスト作成手段により作成されたリファレンスのネットリストとを用いてＬＶＳを実行し、複数対一のインスタンス情報の不一致箇所を第２の不一致箇所として特定する第２のＬＶＳ実行手段（６）と、
前記第１のＬＶＳ実行手段により特定された第１の不一致箇所と、前記第２のＬＶＳ実行手段により特定された第２の不一致箇所とのそれぞれの一のインスタンス情報を対応付けることで、それぞれの複数のインスタンス情報を対応付けるインスタンス情報対応付け手段（７）と、
前記インスタンス情報対応付け手段により対応付けられたそれぞれの複数のインスタンス情報に基づいて回路図上の素子に対するレイアウト上の素子の分割態様を特定する分割態様特定手段（８）と、
前記分割態様特定手段により特定された分割態様を含むフィードバック情報を作成して回路図にフィードバックするフィードバック情報作成手段（９）と、を備えたことを特徴とするレイアウト検証装置（１）。
【請求項２】
請求項１に記載したレイアウト検証装置において、
前記フィードバック情報作成手段は、フィードバック情報を、元の回路図とは別の階層の回路図で反映されるように作成することを特徴とするレイアウト検証装置。
【請求項３】
回路図から回路図のネットリストを作成する第１の手順と、
レイアウトからレイアウトのネットリストを抽出する第２の手順と、
回路図に含まれる直列接続又は並列接続の関係にある同一種別の素子を合成してリファレンスのネットリストを作成する第３の手順と、
前記第１の手順により作成した回路図のネットリストと、前記第３の手順により作成したリファレンスのネットリストとを用いてＬＶＳ（Layout Versus Schematic）を実行し、複数対一のインスタンス情報の不一致箇所を第１の不一致箇所として特定する第４の手順と、
前記第２の手順により抽出したレイアウトのネットリストと、前記第３の手順により作成したリファレンスのネットリストとを用いてＬＶＳを実行し、複数対一のインスタンス情報の不一致箇所を第２の不一致箇所として特定する第５の手順と、
前記第４の手順により特定した第１の不一致箇所と、前記第５の手順により特定した第２の不一致箇所とのそれぞれの一のインスタンス情報を対応付けることで、それぞれの複数のインスタンス情報を対応付ける第６の手順と、
前記第６の手順により対応付けたそれぞれの複数のインスタンス情報に基づいて回路図上の素子に対するレイアウト上の素子の分割態様を特定する第７の手順と、
前記第７の手順により特定したレイアウト上の素子の分割態様を含むフィードバック情報を作成して回路図にフィードバックする第８の手順と、を実行することを特徴とするレイアウト検証方法。
【請求項４】
レイアウト検証装置（１）に設けられているコンピュータに、
回路図から回路図のネットリストを作成する第１の手順と、
レイアウトからレイアウトのネットリストを抽出する第２の手順と、
回路図に含まれる直列接続又は並列接続の関係にある同一種別の素子を合成してリファレンスのネットリストを作成する第３の手順と、
前記第１の手順により作成した回路図のネットリストと、前記第３の手順により作成したリファレンスのネットリストとを用いてＬＶＳ（Layout Versus Schematic）を実行し、複数対一のインスタンス情報の不一致箇所を第１の不一致箇所として特定する第４の手順と、
前記第２の手順により抽出したレイアウトのネットリストと、前記第３の手順により作成したリファレンスのネットリストとを用いてＬＶＳを実行し、複数対一のインスタンス情報の不一致箇所を第２の不一致箇所として特定する第５の手順と、
前記第４の手順により特定した第１の不一致箇所と、前記第５の手順により特定した第２の不一致箇所とのそれぞれの一のインスタンス情報を対応付けることで、それぞれの複数のインスタンス情報を対応付ける第６の手順と、
前記第６の手順により対応付けたそれぞれの複数のインスタンス情報に基づいて回路図上の素子に対するレイアウト上の素子の分割態様を特定する第７の手順と、
前記第７の手順により特定したレイアウト上の素子の分割態様を含むフィードバック情報を作成して回路図にフィードバックする第８の手順と、を実行させるためのレイアウト検証プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のレイアウト設計を行う際に回路図通りにレイアウト設計が行われているか否かを検証するレイアウト検証装置、レイアウト検証方法及びレイアウト検証プログラムに関する。
【背景技術】
【０００２】
半導体集積回路のレイアウト設計を行う際に、例えばＬＶＳ（Layout Versus Schematic）ツールを用いることで、回路図通りにレイアウト設計が行われているか否かを検証する手法が供されている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−１５０６３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
レイアウト設計においては、回路図通りにレイアウト設計が行われることが望ましい。しかしながら、例えば素子のサイズや回路基板上の実装スペース等の様々な要因により、回路図上の１つの素子を複数の素子で代用して（分割して）レイアウトする場合がある。そうなると、回路図とレイアウトとの間に不一致箇所（ずれ）が発生する。回路図とレイアウトとの間に不一致箇所が発生した場合、従来では、その不一致箇所を人手により回路図及びレイアウト上でトレースして特定しなければならず、膨大な工数を費やすことが問題となっていた。
【０００５】
本発明は、上記した事情に鑑みてなされたものであり、その目的は、回路図通りにレイアウト設計が行われているか否か効率良く検証することができ、レイアウトと一致した回路図を実現することができるレイアウト検証装置、レイアウト検証方法及びレイアウト検証プログラムを提供することにある。
【課題を解決するための手段】
【０００６】
請求項１に記載した発明によれば、回路図ネットリスト作成手段は、回路図から回路図のネットリストを作成する。レイアウトネットリスト抽出手段は、レイアウトからレイアウトのネットリストを抽出する。リファレンスネットリスト作成手段は、回路図に含まれる直列接続又は並列接続の関係にある同一種別の素子を合成してリファレンスのネットリストを作成する。第１のＬＶＳ実行手段は、回路図ネットリスト作成手段により作成された回路図のネットリストと、リファレンスネットリスト作成手段により作成されたリファレンスのネットリストとを用いてＬＶＳ（Layout Versus Schematic）を実行し、複数対一のインスタンス情報の不一致箇所を第１の不一致箇所として特定する。第２のＬＶＳ実行手段は、レイアウトネットリスト抽出手段により抽出されたレイアウトのネットリストと、リファレンスネットリスト作成手段により作成されたリファレンスのネットリストとを用いてＬＶＳを実行し、複数対一のインスタンス情報の不一致箇所を第２の不一致箇所として特定する。
【０００７】
インスタンス情報対応付け手段は、第１のＬＶＳ実行手段により特定された第１の不一致箇所と、第２のＬＶＳ実行手段により特定された第２の不一致箇所とのそれぞれの一のインスタンス情報を対応付けることで、それぞれの複数のインスタンス情報を対応付ける。分割態様特定手段は、インスタンス情報対応付け手段により対応付けられたそれぞれの複数のインスタンス情報に基づいて回路図上の素子に対するレイアウト上の素子の分割態様を特定する。フィードバック情報作成手段は、分割態様特定手段により特定された分割態様を含むフィードバック情報を作成して回路図にフィードバックする。
【０００８】
即ち、このものでは、直列接続又は並列接続の関係にある同一種別の素子を合成して作成した一のインスタンス情報を基準とし、回路図のネットリストから作成した複数のインスタンス情報と、レイアウトのネットリストから作成した複数のインスタンス情報とを対応付ける（照合する）。この場合、回路図のネットリスト及びレイアウトのネットリストのそれぞれから作成した複数のインスタンス情報が一致していれば、その対象とする素子は回路図通りにレイアウトされていると特定することができ、一方、一致していなければ、その対象とする素子は回路図通りにレイアウトされていない（分割されてレイアウトされている）と特定することができる。そして、その一致していない部分を特定することで、回路図上の素子に対するレイアウト上の素子の分割態様（分割数や値）を特定することができる。このようにして回路図とレイアウトとの間の不一致箇所を簡単且つ迅速に特定することができ、回路図通りにレイアウト設計が行われているか否かを効率良く検証することができる。又、その特定した分割態様を含むフィードバック情報を作成して回路図にフィードバックすることで、回路図におけるレイアウトとの不一致箇所を簡単且つ迅速に更新する（修正する）ことができ、レイアウトと一致した回路図を実現することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施形態を示す全体構成図
【図２】レイアウト検証の処理の流れを示す図（その１）
【図３】レイアウト検証の処理の流れを示す図（その２）
【図４】回路図のネットリストの一例を示す図
【発明を実施するための形態】
【００１０】
以下、本発明の一実施形態について、図面を参照して説明する。レイアウト検証装置１は、半導体集積回路のレイアウト設計を支援する装置であり、エンジニアリングワークステーション（ＥＷＳ）やパーソナルコンピュータ等により構成されている。レイアウト検証装置１は、その実装されているマイクロコンピュータが実行する制御プログラム（レイアウト検証プログラムを含む）の機能毎に、回路図ネットリスト作成手段２と、レイアウトネットリスト抽出手段３と、リファレンスネットリスト作成手段４と、第１のＬＶＳ実行手段５と、第２のＬＶＳ実行手段６と、インスタンス情報対応付け手段７と、分割態様特定手段８と、フィードバック情報作成手段９とを有する。
【００１１】
レイアウト検証装置１は、複数の（図１では３台の）端末１０〜１２とネットワーク１６を介してデータ通信可能に接続されている。各端末１０〜１２にはそれぞれモニタ１３〜１５が付設されている。ユーザ（設計者）は、それぞれモニタ１３〜１５の画面を見ながら各端末１０〜１２を操作し、支援ツールを用いて半導体集積回路の回路図やレイアウトを作成する。各端末１０〜１２で作成された回路図やレイアウトは、データの集合体（ファイル）としてネットワーク１６を介してレイアウト検証装置１に送信される。
【００１２】
レイアウト検証装置１において、回路図ネットリスト作成手段２は、各端末１０〜１２からネットワーク１６を介して回路図のデータを受信して取得すると、その取得した回路図のデータから回路図のネットリストを作成してリファレンスネットリスト作成手段４及び第１のＬＶＳ実行手段５に出力する。回路図のネットリストとは、回路図上の素子（電子部品）同士の接続の情報（インスタンス情報）を表すデータの集合体（ファイル）である。各素子のインスタンス情報は、「素子名（素子番号）  端子１（ノード１）  端子２（ノード２）  値（パラメータ）」により表記される。
【００１３】
レイアウトネットリスト抽出手段３は、各端末１０〜１２からネットワーク１６を介してレイアウトのデータを受信して取得すると、その取得したレイアウトのデータからレイアウトのネットリストを抽出して第２のＬＶＳ実行手段６に出力する。レイアウトのネットリストとは、レイアウト上の素子（電子部品）同士の接続の情報（インスタンス情報）を表すデータの集合体（ファイル）である。各素子のインスタンス情報は、「素子名（素子番号）  端子１（ノード１）  端子２（ノード２）  値（パラメータ）」により表記される。
【００１４】
さて、レイアウト設計においては、回路図通りにレイアウト設計が行われることが望ましい。ここで、回路図通りにレイアウト設計が行われていれば、回路図のネットリストにより表記されるインスタンス情報とレイアウトのネットリストにより表記されるインスタンス情報とは一致することになる。しかしながら、レイアウト設計の実務においては、例えば素子のサイズや回路基板上の実装スペース等の様々な要因により、回路図上の１つの素子を複数の素子で代用して（分割して）レイアウトする場合があり、回路図とレイアウトとの間に不一致箇所（ずれ）が発生する場合がある。回路図とレイアウトとの間に不一致箇所が発生した場合、従来では、その不一致箇所を人手により回路図及びレイアウト上でトレースして特定しなければならず、膨大な工数を費やすことが問題となっていた。本発明は、この点を考慮した上で、リファレンスネットリスト作成手段４と、第１のＬＶＳ実行手段５と、第２のＬＶＳ実行手段６と、インスタンス情報対応付け手段７と、分割態様特定手段８と、フィードバック情報作成手段９とを有するものであり、それぞれの手段は以下に説明する機能を提供する。
【００１５】
リファレンスネットリスト作成手段４は、回路図ネットリスト作成手段２から回路図のネットリストを入力すると、その入力した回路図に含まれる直列接続又は並列接続の関係にある同一種別の素子を合成してリファレンスのネットリストを作成して第１のＬＶＳ実行手段５に出力する。即ち、直列接続又は並列接続の関係にある同一種別の素子は、素子を合成する前の回路図のネットリストでは複数のインスタンス情報として表記され、素子を合成した後のリファレンスのネットリストでは一のインスタンス情報として表記される。この場合、リファレンスネットリスト作成手段４は、直列接続又は並列接続の関係にある同一種別の素子が例えば抵抗であれば、抵抗値を合成する。又、リファレンスネットリスト作成手段４は、直列接続又は並列接続の関係にある同一種別の素子が例えばキャパシタであれば、容量値を合成する。
【００１６】
第１のＬＶＳ実行手段５は、回路図ネットリスト作成手段２から回路図のネットリストを入力し、リファレンスネットリスト作成手段４からリファレンスのネットリストを入力すると、ＬＶＳツールを用い、それら入力した回路図のネットリストとリファレンスのネットリストとを用いてＬＶＳ（Layout Versus Schematic）を実行する。このとき、第１のＬＶＳ実行手段５は、直列接続又は並列接続の関係にある同一種別の素子が、回路図のネットリストでは複数のインスタンス情報で表記されており、リファレンスのネットリストでは一のインスタンス情報で表記されているので、複数対一のインスタンス情報における不一致箇所を特定する。そして、第１のＬＶＳ実行手段５は、その特定した不一致箇所を示すレポート（第１の不一致箇所レポート）をインスタンス情報対応付け手段７に出力する。
【００１７】
一方、第２のＬＶＳ実行手段６は、レイアウトネットリスト抽出手段３からレイアウトのネットリストを入力し、リファレンスネットリスト作成手段４からリファレンスネットを入力すると、ＬＶＳツールを用い、それら入力したレイアウトのネットリストとリファレンスのネットとを用いてＬＶＳを実行する。このとき、第２のＬＶＳ実行手段６は、直列接続又は並列接続の関係にある同一種別の素子が、レイアウトのネットリストでは複数のインスタンス情報で表記されており、リファレンスのネットリストでは一のインスタンス情報で表記されているので、複数対一のインスタンス情報における不一致箇所を特定する。そして、第２のＬＶＳ実行手段６は、その特定した不一致箇所を示すレポート（第２の不一致箇所レポート）をインスタンス情報対応付け手段７に出力する。
【００１８】
インスタンス情報対応付け手段７は、第１のＬＶＳ実行手段５から第１の不一致箇所レポートを入力し、第２のＬＶＳ実行手段６から第２の不一致箇所レポートを入力すると、それぞれの一のインスタンス情報を対応付けることで、それぞれの複数のインスタンス情報を対応付ける（照合する）。分割態様特定手段８は、インスタンス情報対応付け手段７により対応付けられたそれぞれの複数のインスタンス情報に基づいて回路図上の素子に対するレイアウト上の素子の分割態様を特定する。フィードバック情報作成手段９は、分割態様特定手段８により特定された分割態様を含むフィードバック情報を作成し、その作成したフィードバック情報をネットワーク１６を介して各端末１０〜１２に送信する（フィードバックする）。
【００１９】
次に、上記した構成の作用について、図２から図４も参照して説明する。レイアウト検証装置１は、マイクロコンピュータがレイアウト検証プログラムを実行することで、本発明に関して図２及び図３に示す処理を実行する。尚、ここでは、具体的な一例として、回路図上で直列接続の関係にある２個の抵抗「R_comp1（4k［Ω］）」、「R_comp2（3k［Ω］）」がレイアウト上で５個の抵抗「R_1（2k［Ω］）」、「R_2（2k［Ω］）」、「R_3（1k［Ω］）」、「R_4（1k［Ω］）」、「R_5（1k［Ω］）」に分割されて実装されている場合を説明する。
【００２０】
レイアウト検証装置１は、各端末１０〜１２からネットワーク１６を介して回路図のデータを受信して取得すると、その取得した回路図のデータから回路図ネットリスト作成手段２にて回路図のネットリストを作成する（Ｓ１、第１の手順）。この場合、レイアウト検証装置１は、回路図のネットリスト上では、それぞれの抵抗を「抵抗番号  端子１  端子２  抵抗値」と表記し、「R_comp1  1  2  4k」、「R_comp2  2  3  3k」と表記する。
【００２１】
一方、レイアウト検証装置１は、各端末１０〜１２からネットワーク１６を介してレイアウトのデータを受信して取得すると、その取得したレイアウトのデータからレイアウトネットリスト抽出手段３にてレイアウトのネットリストを抽出する（Ｓ２、第２の手順）。この場合、レイアウト検証装置１は、レイアウトのネットリスト上では、それぞれの抵抗を「抵抗番号  端子１  端子２  抵抗値」と表記し、「R_1  1  2  2k」、「R_2  2  3  2k」、「R_3  3  4  1k」、「R_4  4  5  1k」、「R_5  5  6  1k」と表記する。
【００２２】
次いで、レイアウト検証装置１は、回路図のネットリスト上に含まれる直列接続又は並列接続の関係にある同一種別の素子をリファレンスネットリスト作成手段４にて検索し、直列接続又は並列接続の関係にある同一種別の素子を合成してリファレンスのネットリストを作成する（Ｓ３、第３の手順）。即ち、レイアウト検証装置１は、リファレンスのネットリスト上では、２個の抵抗の抵抗値を合成することで、「R_comp1  1  3  7k」と表記する。
【００２３】
次いで、レイアウト検証装置１は、回路図のネットリストとリファレンスのネットリストとを用いて第１のＬＶＳ実行手段５にてＬＶＳを実行し、不一致箇所を特定する（Ｓ４、第４の手順）。この場合、レイアウト検証装置１は、上記したように抵抗を合成する前の回路図のネットリストでは２個の抵抗のインスタンス情報を表記し、抵抗を合成した後のリファレンスのネットリストでは１個の抵抗のインスタンス情報を表記しているので、インスタンス情報が不一致となることを特定し、その特定した不一致箇所を示すレポート（第１の不一致箇所レポート）を作成する。
【００２４】
次いで、レイアウト検証装置１は、レイアウトのネットリストとリファレンスのネットリストとを用いて第２のＬＶＳ実行手段６にてＬＶＳを実行し、不一致箇所を特定する（Ｓ５、第５の手順）。この場合、レイアウト検証装置１は、レイアウトのネットリストでは５個の抵抗を示すインスタンス情報を表記し、抵抗を合成した後のリファレンスのネットリストでは１個の抵抗を示すインスタンス情報を表記しているので、インスタンス情報が不一致となることを特定し、その特定した不一致箇所を示すレポート（第２の不一致箇所レポート）を作成する。
【００２５】
次いで、レイアウト検証装置１は、このようにして作成した第１の不一致箇所レポート及び第２の不一致箇所レポートのそれぞれの一のインスタンス情報をインスタンス情報対応付け手段７にて対応付けることで、それぞれの複数のインスタンス情報を対応付ける（Ｓ６、第６の手順）。即ち、レイアウト検証装置１は、１個の抵抗を示すインスタンス情報である「R_comp1  1  3  7k」を対応付けることで、第１の不一致箇所レポートにおける「R_comp1  1  2  4k」、「R_comp2  2  3  3k」と、第２の不一致箇所レポートにおける「R_1  1  2  2k」、「R_2  2  3  2k」、「R_3  3  4  1k」、「R_4  4  5  1k」、「R_5  5  6  1k」とを対応付ける。
【００２６】
次いで、レイアウト検証装置１は、対応付けたそれぞれの複数のインスタンス情報に基づいて回路図上の素子に対するレイアウト上の素子の分割態様を分割態様特定手段８にて特定する（Ｓ７、第７の手順）。この場合、レイアウト検証装置１は、インスタンス情報に含まれる端子１及び端子２の項目に基づいて、第１の不一致箇所レポートにおける「R_comp1  1  2  4k」と、第２の不一致箇所レポートにおける「R_1  1  2  2k」、「R_2  2  3  2k」とを対応付けることで、回路図上の１個の抵抗「R_comp1」がレイアウト上で２個の抵抗「R_1」、「R_2」に分割されて実装されていることを特定する。又、レイアウト検証装置１は、第１の不一致箇所レポートにおける「R_comp2  2  3  3k」と、第２の不一致箇所レポートにおける「R_3  3  4  1k」、「R_4  4  5  1k」、「R_5  5  6  1k」とを対応付けることで、回路図上の１個の抵抗「R_comp2」がレイアウト上で３個の抵抗「R_3」、「R_4」、「R_5」に分割されて実装されていることを特定する。
【００２７】
そして、レイアウト検証装置１は、このようにして特定した分割態様を含むフィードバック情報をフィードバック情報作成手段９にて作成してネットワーク１６を介して各端末１０〜１２に送信する（フィードバックする）（Ｓ８、第８の手順）。即ち、レイアウト検証装置１は、回路図上の分割態様を特定する前の２個の抵抗を、レイアウトと一致する５個の抵抗に更新するフィードバック情報を作成する。又、この場合、レイアウト検証装置１は、フィードバック情報を、元の回路図とは別の階層の回路図で反映されるように作成する。各端末１０〜１２は、レイアウト検証装置１からネットワーク１６を介してフィードバック情報を受信して取得すると、分割態様を特定する前の２個の抵抗「R_comp1」、「R_comp2」が表記される回路図と、分割態様を特定した後の５個の抵抗「R_comp1」、「R_comp2」、「R_comp3」、「R_comp4」、「R_comp5」が表記される回路図とを別の階層として管理する。尚、この状態からレイアウト検証を行うと、図４に示すように、回路図のネットリストは「R_comp1  1  2  2k」、「R_comp2  2  3  2k」、「R_comp3  3  4  1k」、「R_comp4  4  5  1k」、「R_comp5  5  6  1k」となり、レイアウトのネットリストと一致する。このようにして回路図とレイアウトとの間の不一致箇所を解消することができる。
【００２８】
以上に説明したように本実施形態によれば、レイアウト検証装置１において、直列接続の関係にある素子を合成して作成した一のインスタンス情報を基準とし、回路図のネットリストから作成した複数のインスタンス情報と、レイアウトのネットリストから作成した複数のインスタンス情報とを対応付ける（照合する）ようにした。これにより、回路図のネットリスト及びレイアウトのネットリストのそれぞれから作成した複数のインスタンス情報が一致していれば、その対象とする素子は回路図通りにレイアウトされていると特定することができ、一方、一致していなければ、その対象とする素子は回路図通りにレイアウトされていない（分割されてレイアウトされている）と特定することができる。そして、その一致していない部分を特定することで、回路図上の素子に対するレイアウト上の素子の分割態様を特定することができる。このようにして回路図とレイアウトとの間の不一致箇所を簡単且つ迅速に特定することができ、回路図通りにレイアウト設計が行われているか否かを効率良く検証することができる。又、その特定した分割態様を含むフィードバック情報を作成して回路図にフィードバックすることで、回路図におけるレイアウトとの不一致箇所を簡単且つ迅速に更新する（修正する）ことができ、レイアウトと一致した回路図を実現することができる。
又、フィードバック情報を、元の回路図とは別の階層の回路図で反映されるように作成するようにした。これにより、回路図の階層を管理することで、回路図を更新した履歴を階層別に容易に管理することができる。
【００２９】
本発明は、上記した実施形態にのみ限定されるものではなく、以下のように変形又は拡張することができる。
対象とする素子は、抵抗に限らず、キャパシタやインダクタ（コイル）等の他の受動素子であっても良い。又、受動素子に限らず、トランジスタ等の能動素子であっても良い。更に、直流電源であっても良い。
直列接続の関係にある素子を合成することに限らず、並列接続の関係にある素子を合成しても良い。
回路図のデータを取得してから第１の不一致箇所レポートを作成するまでの処理（Ｓ１、Ｓ３、Ｓ４）と、レイアウトのデータを取得してから第２の不一致箇所レポートを作成するまでの処理（Ｓ２、Ｓ５）とは、何れを先に実施しても良いし、同時に実施しても良い。
【符号の説明】
【００３０】
図面中、１はレイアウト検証装置、２は回路図ネットリスト作成手段、３はレイアウトネットリスト抽出手段、４はリファレンスネットリスト作成手段、５は第１のＬＶＳ実行手段、６は第２のＬＶＳ実行手段、７はインスタンス情報対応付け手段、８は分割態様特定手段、９はフィードバック情報作成手段である。
【図１】
2015087844.tif 000003
【図２】
2015087844.tif 000004
【図３】
2015087844.tif 000005
【図４】
2015087844.tif 000006