(57)【要約】【課題】１水平走査期間が短くなった場合でも、表示データ信号等の書き込み期間を十分に確保する。【解決手段】１グループ４本でＪグループ分のデータ線に交差するＭ行の第１走査線と第２走査線の走査線対のうち、第１行の第１走査線にアクティブ状態の走査信号G1-1を供給し、奇数列のデータ線14[1]-1と14[1]-3に書き込まれた画素データD(1,1)とD(3,1)を、画素回路PIX(1,1)とPIX(3,1)に書き込む第１の書き込みを行い、第１行の第２走査線にアクティブ状態の走査信号G1-2を供給し、偶数列のデータ線14[1]-2と14[1]-4に書き込まれた画素データD(2,1)とD(4,1)を、画素回路PIX(2,1)とPIX(4,1)に書き込む第２の書き込みを行い、第１の書き込み中に、データ線14[1]-2に画素データD(2,1)を書き込み、かつ、第２の書き込み中に、データ線14[1]-1に画素データD(1,2)を書き込む。【選択図】図１６
2015087586.tif 000002
【特許請求の範囲】
【請求項１】
１グループ当たりＫ（Ｋは２以上の自然数）本としてＬ（Ｌは２以上の整数）グループ分設けられたデータ線と、
Ｎ（Ｎ＝Ｋ×Ｌ）本の前記データ線に交差するようにＭ（Ｍは２以上の整数）行分設けられた第１走査線および第２走査線から成る走査線対と、
前記データ線と前記走査線対の交差に対応して設けられたＮ×Ｍ個のスイッチング素子であって、前記第１走査線にゲート端子が接続され、偶数列または奇数列のうちのいずれか一方の列のデータ線に他の端子が接続された第１スイッチング素子と、前記第２走査線にゲート端子が接続され、前記一方の列に対する他方の列のデータ線に他の端子が接続された第２スイッチング素子と、
前記第１スイッチング素子および前記第２スイッチング素子の他の端子に接続されたＮ×Ｍ個の画素と、
時分割多重された画素データを外部から入力し、前記１グループごとに、前記Ｋ本のデータ線のそれぞれに対して、前記時分割のタイミングに合わせて選択的に前記画素データを供給し、前記Ｋ本のデータ線のそれぞれに前記画素データを書き込むデータ線駆動回路と、
前記Ｍ行分の前記走査線対に接続され、各行の前記第１走査線または第２走査線に対して、アクティブ状態の走査信号を選択的に供給し、前記第１スイッチング素子または前記第２スイッチング素子をオン状態として、前記第１スイッチング素子または前記第２スイッチング素子に接続された前記データ線に書き込まれた前記画素データを、前記第１スイッチング素子または前記第２スイッチング素子に接続された前記画素に書き込む走査線駆動回路と、を備え、
前記走査線駆動回路は、
第（２Ｍ−３）行（Ｍは２以上の整数）の前記第１走査線にアクティブ状態の前記走査信号を供給し、前記第１スイッチング素子に接続された前記データ線に書き込まれた前記画素データを、前記第１スイッチング素子を介して前記画素に書き込む第１の書き込みを行い、かつ、
前記（２Ｍ−３）行（Ｍは２以上の整数）または他の行の前記第２走査線にアクティブ状態の前記走査信号を供給し、前記第２スイッチング素子に接続された前記データ線に書き込まれた前記画素データを、前記第２スイッチング素子を介して前記画素に書き込む第２の書き込みを行い、
データ線駆動回路は、
前記第１の書き込み中に、前記第２スイッチング素子に接続された前記データ線に前記画素データを書き込み、かつ、
前記第２の書き込み中に、前記第１スイッチング素子に接続された前記データ線に前記画素データを書き込む、
ことを特徴とする電気光学装置。
【請求項２】
前記第１スイッチング素子に接続された前記データ線、または、前記第２スイッチング素子に接続された前記データ線に、プリチャージ信号を選択的に供給し、前記データ線に前記プリチャージ信号を書き込むプリチャージ信号供給回路を備え、
前記プリチャージ信号供給回路は、
前記第２スイッチング素子に接続された前記データ線に対する前記データ線駆動回路による前記画素データの書き込み中に、前記第１スイッチング素子に接続された前記データ線に前記プリチャージ信号を供給し、かつ、
前記第１スイッチング素子に接続された前記データ線に対する前記データ線駆動回路による前記画素データの書き込み中に、前記第２スイッチング素子に接続された前記データ線に前記プリチャージ信号を供給する、
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記データ線駆動回路は、前記１グループにおける前記Ｋ本のデータ線のうち、前記第１スイッチング素子に接続された前記データ線、または、前記第２スイッチング素子に接続された前記データ線が複数ある場合、前記第１スイッチング素子に接続された前記データ線のそれぞれ、または、前記第２スイッチング素子に接続された前記データ線のそれぞれに対して供給する前記画素データの順序を、所定の単位期間ごとに変更する、
ことを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記データ線駆動回路は、前記１グループにおける前記Ｋ本のデータ線のうち、前記第１スイッチング素子に接続された前記データ線、または、前記第２スイッチング素子に接続された前記データ線が複数ある場合、
一の前記データ線に、前記時分割のタイミングに合わせて選択的に前記画素データを供給する際、その他の前記データ線を同時に選択して当該画素データを供給する、
ことを特徴とする請求項２に記載の電気光学装置。
【請求項５】
前記データ線駆動回路は、前記他の前記データ線に対して本来の前記画素データを供給する際には、当該他の前記データ線を選択する期間を、前記一の前記データ線を選択する期間よりも短くする、
ことを特徴とする請求項４に記載の電気光学装置。
【請求項６】
前記プリチャージ信号は、当該プリチャージ信号の供給期間終了の所定期間前に、所定のプリチャージ電圧から前記画素データの電圧範囲内の電圧に変化する信号である、
ことを特徴とする請求項２ないし請求項５のいずれか一に記載の電気光学装置。
【請求項７】
１グループ当たりＫ（Ｋは２以上の自然数）本としてＬ（Ｌは２以上の整数）グループ分設けられたデータ線と、Ｎ（Ｎ＝Ｋ×Ｌ）本の前記データ線に交差するようにＭ（Ｍは２以上の整数）行分設けられた第１走査線および第２走査線から成る走査線対と、前記データ線と前記走査線対の交差に対応して設けられたＮ×Ｍ個のスイッチング素子であって、前記第１走査線にゲート端子が接続され、偶数列または奇数列のうちのいずれか一方の列のデータ線に他の端子が接続された第１スイッチング素子と、前記第２走査線にゲート端子が接続され、前記一方の列に対する他方の列のデータ線に他の端子が接続された第２スイッチング素子と、前記第１スイッチング素子および前記第２スイッチング素子の他の端子に接続されたＮ×Ｍ個の画素と、時分割多重された画素データを外部から入力し、前記１グループごとに、前記Ｋ本のデータ線のそれぞれに対して、前記時分割のタイミングに合わせて選択的に前記画素データを供給し、前記Ｋ本のデータ線のそれぞれに前記画素データを書き込むデータ線駆動回路と、前記Ｍ行分の前記走査線対に接続され、各行の前記第１走査線または第２走査線に対して、アクティブ状態の走査信号を選択的に供給し、前記第１スイッチング素子または前記第２スイッチング素子をオン状態として、前記第１スイッチング素子または前記第２スイッチング素子に接続された前記データ線に書き込まれた前記画素データを、前記第１スイッチング素子または前記第２スイッチング素子に接続された前記画素に書き込む走査線駆動回路とを備えた電気光学装置の駆動方法であって、
前記走査線駆動回路により、
第（２Ｍ−３）行（Ｍは２以上の整数）の前記第１走査線にアクティブ状態の前記走査信号を供給し、前記第１スイッチング素子に接続された前記データ線に書き込まれた前記画素データを、前記第１スイッチング素子を介して前記画素に書き込む第１の書き込みを行い、かつ、
前記（２Ｍ−３）行（Ｍは２以上の整数）または他の行の前記第２走査線にアクティブ状態の前記走査信号を供給し、前記第２スイッチング素子に接続された前記データ線に書き込まれた前記画素データを、前記第２スイッチング素子を介して前記画素に書き込む第２の書き込みを行い、
データ線駆動回路により、
前記第１の書き込み中に、前記第２スイッチング素子に接続された前記データ線に前記画素データを書き込み、かつ、
前記第２の書き込み中に、前記第１スイッチング素子に接続された前記データ線に前記画素データを書き込む、
ことを特徴とする電気光学装置の駆動方法。
【請求項８】
請求項１乃至請求項６のいずれか一に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置、電気光学装置の駆動方法、及び、該電気光学装置を備えて構成される例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
高解像度のディスプレイにおいては、画素間に生じる横電界の影響が大きく、画素１ラインごとに画素電位極性を反転させるＨライン反転駆動方式を採用することができないため、１フレームごとに画素電位極性を反転させるフレーム反転駆動方式が採用されている。一般的なフレーム反転駆動方式では、６０Ｈｚのフレーム周波数が用いられているが、高解像度のディスプレイにおいては６０Ｈｚのフレーム周波数を採用すると、フリッカーの影響が大きくなるため、フレーム周波数を１２０Ｈｚ、あるいは、２４０Ｈｚとする倍速駆動が採用されている。したがって、ディスプレイの高解像度化に伴い、１水平走査期間は、短くなる傾向にある。
【０００３】
しかし、いわゆる縦クロストークを防止するためのプリチャージ信号の書き込み期間、表示データ信号の書き込み期間、および、最後の画素に表示データ信号を書き込んでから次のプリチャージ信号の書き込み開始までの期間は、これらの信号の供給に用いられるスイッチング素子の能力、あるいは、画素トランジスタの能力、配線の時定数、信号の遅延、もしくは、ばらつきに依存しており、簡単には短縮することはできない。その結果、ディスプレイの高解像度化を図ることは困難であった。
【０００４】
そこで、ドライバの出力を２倍にして、水平２ラインを同時に選択して、各画素への表示データ信号の書き込み期間を２倍にする２重マトリクスの技術が提案されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２６７５４４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の方式では、画素数当たりのデータ線の数が倍になるため、開口率が低下し、また、プロセス的な多層化、あるいは寄生容量の増加による弊害等があった。例えば、寄生容量の増加による影響としては、クロストークによる表示不良が生じてしまうという問題があった。
【０００７】
本発明は、例えば上記問題点に鑑みてなされたものであり、開口率を低下させることなく、かつ、寄生容量の増加による表示不良等を発生させることなく、１水平走査期間が短くなった場合でも、プリチャージ信号の書き込み期間、あるいは、表示データ信号の書き込み期間を十分に確保することのできる電気光学装置、電気光学装置の駆動方法、及び該電気光学装置を備えた電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために本発明の電気光学装置の一態様は、１グループ当たりＫ（Ｋは２以上の自然数）本としてＬ（Ｌは２以上の整数）グループ分設けられたデータ線と、Ｎ（Ｎ＝Ｋ×Ｌ）本の前記データ線に交差するようにＭ（Ｍは２以上の整数）行分設けられた第１走査線および第２走査線から成る走査線対と、前記データ線と前記走査線対の交差に対応して設けられたＮ×Ｍ個のスイッチング素子であって、前記第１走査線にゲート端子が接続され、偶数列または奇数列のうちのいずれか一方の列のデータ線に他の端子が接続された第１スイッチング素子と、前記第２走査線にゲート端子が接続され、前記一方の列に対する他方の列のデータ線に他の端子が接続された第２スイッチング素子と、前記第１スイッチング素子および前記第２スイッチング素子の他の端子に接続されたＮ×Ｍ個の画素と、時分割多重された画素データを外部から入力し、前記１グループごとに、前記Ｋ本のデータ線のそれぞれに対して、前記時分割のタイミングに合わせて選択的に前記画素データを供給し、前記Ｋ本のデータ線のそれぞれに前記画素データを書き込むデータ線駆動回路と、前記Ｍ行分の前記走査線対に接続され、各行の前記第１走査線または第２走査線に対して、アクティブ状態の走査信号を選択的に供給し、前記第１スイッチング素子または前記第２スイッチング素子をオン状態として、前記第１スイッチング素子または前記第２スイッチング素子に接続された前記データ線に書き込まれた前記画素データを、前記第１スイッチング素子または前記第２スイッチング素子に接続された前記画素に書き込む走査線駆動回路と、を備え、前記走査線駆動回路は、第（２Ｍ−３）行（Ｍは２以上の整数）の前記第１走査線にアクティブ状態の前記走査信号を供給し、前記第１スイッチング素子に接続された前記データ線に書き込まれた前記画素データを、前記第１スイッチング素子を介して前記画素に書き込む第１の書き込みを行い、かつ、前記（２Ｍ−３）行（Ｍは２以上の整数）または他の行の前記第２走査線にアクティブ状態の前記走査信号を供給し、前記第２スイッチング素子に接続された前記データ線に書き込まれた前記画素データを、前記第２スイッチング素子を介して前記画素に書き込む第２の書き込みを行い、データ線駆動回路は、前記第１の書き込み中に、前記第２スイッチング素子に接続された前記データ線に前記画素データを書き込み、かつ、前記第２の書き込み中に、前記第１スイッチング素子に接続された前記データ線に前記画素データを書き込むことを特徴とする電気光学装置。
【０００９】
この態様によれば、第（２Ｍ−３）行の第１走査線にアクティブ状態の走査信号を供給し、第１スイッチング素子に接続されたデータ線に書き込まれた画素データを、第１スイッチング素子を介して画素に書き込む第１の書き込みを行う。また、（２Ｍ−３）行（Ｍは２以上の整数）または他の行の第２走査線にアクティブ状態の走査信号を供給し、第２スイッチング素子に接続されたデータ線に書き込まれた画素データを、第２スイッチング素子を介して画素に書き込む第２の書き込みを行う。しかし、第１の書き込み中には、第２スイッチング素子に接続されたデータ線に画素データを書き込み、かつ、第２の書き込み中には、第１スイッチング素子に接続されたデータ線に画素データを書き込むので、第２スイッチング素子に接続された画素に対する画素データの書き込みと、第１スイッチング素子に接続されたデータ線に対する画素データを書き込みが並行して行われ、かつ、第１スイッチング素子に接続された画素に対する画素データの書き込みと、第２スイッチング素子に接続されたデータ線に対する画素データを書き込みが並行して行われる。その結果、１水平走査期間が短くなった場合でも、画素データの書き込み期間を十分に確保して、輝度むらの発生を抑える。
【００１０】
上述した電気光学装置の一態様において、前記第１スイッチング素子に接続された前記データ線、または、前記第２スイッチング素子に接続された前記データ線に、プリチャージ信号を選択的に供給し、前記データ線に前記プリチャージ信号を書き込むプリチャージ信号供給回路を備え、前記プリチャージ信号供給回路は、前記第２スイッチング素子に接続された前記データ線に対する前記データ線駆動回路による前記画素データの書き込み中に、前記第１スイッチング素子に接続された前記データ線に前記プリチャージ信号を供給し、かつ、前記第１スイッチング素子に接続された前記データ線に対する前記データ線駆動回路による前記画素データの書き込み中に、前記第２スイッチング素子に接続された前記データ線に前記プリチャージ信号を供給するようにしてもよい。この態様によれば、第２スイッチング素子に接続されたデータ線に対する画素データの書き込み中に、第１スイッチング素子に接続されたデータ線にプリチャージ信号の書き込みが行われる。また、第１スイッチング素子に接続されたデータ線に対する画素データの書き込み中に、第２スイッチング素子に接続されたデータ線にプリチャージ信号の書き込みが行われる。その結果、１水平走査期間が短くなった場合でも、プリチャージ信号の書き込み期間を十分に確保して、輝度むらの発生を抑える。
【００１１】
上述した電気光学装置の一態様において、前記データ線駆動回路は、前記１グループにおける前記Ｋ本のデータ線のうち、前記第１スイッチング素子に接続された前記データ線、または、前記第２スイッチング素子に接続された前記データ線が複数ある場合、前記第１スイッチング素子に接続された前記データ線のそれぞれ、または、前記第２スイッチング素子に接続された前記データ線のそれぞれに対して供給する前記画素データの順序を、所定の単位期間ごとに変更するようにしてもよい。この態様によれば、プリチャージ信号が書き込まれたデータ線に画素データが書き込まれることになるが、画素データが書き込まれる順序は所定の単位期間ごとに変更されるので、プリチャージ信号が書き込まれてから画素データが書き込まれるまでの期間は全てのデータ線において均一化され、輝度むらの発生を抑える。
【００１２】
上述した電気光学装置の一態様において、前記データ線駆動回路は、前記１グループにおける前記Ｋ本のデータ線のうち、前記第１スイッチング素子に接続された前記データ線、または、前記第２スイッチング素子に接続された前記データ線が複数ある場合、一の前記データ線に、前記時分割のタイミングに合わせて選択的に前記画素データを供給する際、その他の前記データ線を同時に選択して当該画素データを供給するようにしてもよい。この態様によれば、第１スイッチング素子に接続されたデータ線、または、第２スイッチング素子に接続された複数のデータ線のうち、一のデータ線に、時分割のタイミングに合わせて選択的に画素データを供給する際には、その他のデータ線も同時に選択されるので、前記一のデータ線に書き込まれる画素データがその他のデータ線にも書き込まれる。しかし、その他のデータ線に接続されたスイッチング素子を介して画素データが書き込まれる画素と、前記一のデータ線に接続されたスイッチング素子を介して画素データが書き込まれる画素とは互いに近接した画素なので、輝度についてはそれ程変わらないことが多いと考えられる。また、本来書き込まれる画素データとは異なる画素データであっても、プリチャージ信号の書き込み後に、画素データの電圧範囲のデータが書き込まれることになるので、プリチャージ信号が書き込まれてから画素データが書き込まれる期間を実質的にゼロにすることができ、複数のデータ線においてプリチャージ信号が書き込まれてから画素データが書き込まれる期間を均一にできる。その結果、周期的な輝度むらの発生を抑える。
【００１３】
上述した電気光学装置の一態様において、前記他の前記データ線に対して本来の前記画素データを供給する際には、当該他の前記データ線を選択する期間を、前記一の前記データ線を選択する期間よりも短くするようにしてもよい。この態様によれば、前記他のデータ線には、プリチャージ信号の書き込み後に、本来書き込まれる画素データとは異なる画素データが書き込まれることがあるが、プリチャージ信号の書き込み後に、画素データの電圧範囲のデータが書き込まれることになるので、プリチャージ信号の書き込み直後に本来の画素データを書き込むよりも、当該データ線の電圧は本来の画素データに近い電圧となっており、本来の画素データの書き込みが容易となる。したがって、他のデータ線を選択する期間を、一のデータ線を選択する期間よりも短くしても、画素データが確実に書き込まれる。
【００１４】
上述した電気光学装置の一態様において、前記プリチャージ信号は、当該プリチャージ信号の供給期間終了の所定期間前に、所定のプリチャージ電圧から前記画素データの電圧範囲内の電圧に変化する信号としてもよい。この態様によれば、プリチャージ信号が書き込まれた際、データ線の電圧は、所定のプリチャージ電圧から画素データの電圧範囲内の電圧に変化するので、画素データの書き込みが容易となる。したがって、画素データが確実に書き込まれ、輝度むらの発生を抑える。
【００１５】
上記課題を解決するために本発明の電気光学装置の駆動方法の一態様は、１グループ当たりＫ（Ｋは２以上の自然数）本としてＬ（Ｌは２以上の整数）グループ分設けられたデータ線と、Ｎ（Ｎ＝Ｋ×Ｌ）本の前記データ線に交差するようにＭ（Ｍは２以上の整数）行分設けられた第１走査線および第２走査線から成る走査線対と、前記データ線と前記走査線対の交差に対応して設けられたＮ×Ｍ個のスイッチング素子であって、前記第１走査線にゲート端子が接続され、偶数列または奇数列のうちのいずれか一方の列のデータ線に他の端子が接続された第１スイッチング素子と、前記第２走査線にゲート端子が接続され、前記一方の列に対する他方の列のデータ線に他の端子が接続された第２スイッチング素子と、前記第１スイッチング素子および前記第２スイッチング素子の他の端子に接続されたＮ×Ｍ個の画素と、時分割多重された画素データを外部から入力し、前記１グループごとに、前記Ｋ本のデータ線のそれぞれに対して、前記時分割のタイミングに合わせて選択的に前記画素データを供給し、前記Ｋ本のデータ線のそれぞれに前記画素データを書き込むデータ線駆動回路と、前記Ｍ行分の前記走査線対に接続され、各行の前記第１走査線または第２走査線に対して、アクティブ状態の走査信号を選択的に供給し、前記第１スイッチング素子または前記第２スイッチング素子をオン状態として、前記第１スイッチング素子または前記第２スイッチング素子に接続された前記データ線に書き込まれた前記画素データを、前記第１スイッチング素子または前記第２スイッチング素子に接続された前記画素に書き込む走査線駆動回路とを備えた電気光学装置の駆動方法であって、前記走査線駆動回路により、第（２Ｍ−３）行（Ｍは２以上の整数）の前記第１走査線にアクティブ状態の前記走査信号を供給し、前記第１スイッチング素子に接続された前記データ線に書き込まれた前記画素データを、前記第１スイッチング素子を介して前記画素に書き込む第１の書き込みを行い、かつ、前記（２Ｍ−３）行（Ｍは２以上の整数）または他の行の前記第２走査線にアクティブ状態の前記走査信号を供給し、前記第２スイッチング素子に接続された前記データ線に書き込まれた前記画素データを、前記第２スイッチング素子を介して前記画素に書き込む第２の書き込みを行い、データ線駆動回路により、前記第１の書き込み中に、前記第２スイッチング素子に接続された前記データ線に前記画素データを書き込み、かつ、前記第２の書き込み中に、前記第１スイッチング素子に接続された前記データ線に前記画素データを書き込むことを特徴とする。
【００１６】
次に、本発明に係る電子機器は、上述した本発明に係る電気光学装置を備える。そのような電子機器は、液晶ディスプレイ等の表示装置において、高解像度化により、一画素当たりのデータ電圧の書き込み時間が短くなる場合でも、画素データの書き込み時間を十分に確保することができ、輝度むらの発生を抑える。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１実施形態に係る電気光学装置の説明図である。
【図２】同実施形態に係る電気光学装置の構成を示すブロック図である。
【図３】画素の構成を示す回路図である。
【図４】第１番目の配線ブロックと第２番目の配線ブロックの画素回路、プリチャージ信号供給回路、デマルチプレクサーのみを示すブロック図である。
【図５】図４の回路の動作を示すタイミングチャートである。
【図６】本発明の第２実施形態に係る電気光学装置の動作を示すタイミングチャートである。
【図７】第２実施形態の駆動パターンを説明する模式図である。
【図８】第２実施形態の駆動パターンを説明する模式図である。
【図９】第２実施形態の駆動パターンを説明する模式図である。
【図１０】第２実施形態の駆動パターンを説明する模式図である。
【図１１】第２実施形態の駆動パターンを説明する模式図である。
【図１２】本発明の第３実施形態に係る電気光学装置の動作を示すタイミングチャートである。
【図１３】本発明の第４実施形態に係る電気光学装置の動作を示すタイミングチャートである。
【図１４】本発明の第５実施形態に係るプリチャージ信号を示す波形図である。
【図１５】本発明の変形例における第１番目の配線ブロックと第２番目の配線ブロックの画素回路、プリチャージ信号供給回路、デマルチプレクサーのみを示すブロック図である。
【図１６】図１５の回路の動作を示すタイミングチャートである。
【図１７】図１５の回路の他の動作を示すタイミングチャートである。
【図１８】図１５の回路の他の動作を示すタイミングチャートである。
【図１９】比較例における第１番目の配線ブロックと第２番目の配線ブロックの画素回路、プリチャージ信号供給回路、デマルチプレクサーのみを示すブロック図である。
【図２０】図１９の回路の動作を示すタイミングチャートである。
【図２１】電子機器の一例を示す説明図である。
【発明を実施するための形態】
【００１８】
＜第１実施形態＞
図１は電気光学装置１に対する信号伝送系の構成を示す図である。図１に示すように、電気光学装置１は、電気光学パネル１００と、駆動用集積回路２００と、フレキシブル回路基板３００とを備え、電気光学パネル１００が、駆動用集積回路２００の搭載されたフレキシブル回路基板３００に接続されている。電気光学パネル１００は、このフレキシブル回路基板３００および駆動用集積回路２００を介して、図示しないホストＣＰＵに接続されている。ここで、駆動用集積回路２００は、ホストＣＰＵからフレキシブル回路基板３００を介して画像信号および駆動制御のための各種の制御信号を受信し、フレキシブル回路基板３００を介して電気光学パネル１００を駆動する装置である。
【００１９】
図２は、電気光学パネル１００及び駆動用集積回路２００の構成を示すブロック図である。図２に示すように、電気光学パネル１００は、画素部１０と、プリチャージ信号供給回路５５と、Ｊ個のデマルチプレクサー５７[１]〜５７[Ｊ]とを備えている。（Ｊは２以上の整数）駆動用集積回路２００は、走査線駆動回路２２と、データ線駆動回路３０と、制御回路４０とを備えている。
【００２０】
画素部１０には、Ｍ本の第１走査線１２ａ、および、Ｍ本の第２走査線１２ｂと、第１走査線１２ａおよび第２走査線１２ｂと互い交差するＮ（Ｎ＝Ｊ×４）本のデータ線１４とが形成されている（Ｍ，Ｎは２以上の整数）。複数の画素回路ＰＩＸは、第１走査線１２ａおよび第２走査線１２ｂのペアのそれぞれと各データ線１４との交差に対応して設けられており、縦Ｍ行×横Ｎ列の行列状に配列されている。
【００２１】
図３は、各画素回路ＰＩＸの回路図である。図３に示すように、各画素回路ＰＩＸは、液晶素子６０とＴＦＴ等のスイッチング素子ＳWとを含む。液晶素子６０は、相互に対向する画素電極６２およびコモン電極６４と両電極間の液晶６６とで構成された電気光学素子である。画素電極６２とコモン電極６４との間の印加電圧に応じて液晶６６の透過率（表示階調）が変化する。なお、液晶素子６０に並列に補助容量を接続した構成も採用され得る。スイッチング素子ＳWは、例えば、第１走査線１２ａおよび第２走査線１２ｂにゲートが接続されたＮチャネル型のトランジスタで構成され、液晶素子６０とデータ線１４との間に設けられ両者の電気的な接続（導通／絶縁）を制御する。例えば、第ｍ行目（ｍ＜Ｍ）の第１走査線１２ａに走査信号Ｇｍ−１が選択電位に設定されることで第ｍ行における奇数列の各画素回路ＰＩＸにおけるスイッチング素子ＳWが同時にオン状態に遷移する。また、第ｍ行目の第２走査線１２ｂに走査信号Ｇｍ−２が選択電位に設定されることで第ｍ行における偶数列の各画素回路ＰＩＸにおけるスイッチング素子ＳWが同時にオン状態に遷移する。
【００２２】
画素回路ＰＩＸに対応する第１走査線１２ａおよび第２走査線１２ｂが選択され、当該画素回路ＰＩＸのスイッチング素子ＳWがオン状態に制御されたとき、当該画素回路ＰＩＸの液晶素子６０には、データ線１４から当該画素回路ＰＩＸに供給される画像信号Ｄ[１]〜Ｄ[Ｊ]に応じた電圧が印加され、当該画素回路ＰＩＸの液晶６６は、画像信号Ｄ[１]〜Ｄ[Ｊ]に応じた透過率に設定される。また、図示しない光源がオン（点灯）状態となり、光源から光が出射されると、当該光は、画素回路ＰＩＸが備える液晶素子６０の液晶６６を透過して、観察者側に進行する。すなわち、液晶素子６０に画像信号Ｄ[１]〜Ｄ[Ｊ]に応じた電圧が印加され、且つ、光源がオン状態となることで、当該画素回路ＰＩＸに対応する画素は、画像信号Ｄ[１]〜Ｄ[Ｊ]に応じた階調を表示することになる。
【００２３】
画素回路ＰＩＸの液晶素子６０に画像信号Ｄ[１]〜Ｄ[Ｊ]に応じた電圧が印加された後、スイッチング素子ＳWがオフ状態となると、理想的には当該画像信号Ｄ[１]〜Ｄ[Ｊ]に対応する印加電圧が保持される。従って、理想的には、各画素は、スイッチング素子ＳWがオン状態となった後から、次にオン状態となるまでの期間において、画像信号Ｄ[１]〜Ｄ[Ｊ]に応じた階調を表示する。
【００２４】
図３に示すように、データ線１４と画素電極６２との間（または、データ線１４と、画素電極６２及びスイッチング素子ＳWを電気的に接続する配線との間）には、容量Ｃａが寄生する。そのため、スイッチング素子ＳWがオフ状態である間に、データ線１４の電位変動が容量Ｃａを介して画素電極６２に伝播し、液晶素子６０の印加電圧が変動することがある。
【００２５】
また、コモン電極６４には、図示しないコモン線を介して、一定の電圧であるコモン電圧ＬＣＣＯＭが供給される。コモン電圧ＬＣＣＯＭは、例えば、画像信号Ｄ[１]〜Ｄ[Ｊ]の中心電圧を０Ｖとしたとき、−０．５Ｖ程度になる。これは、スイッチング素子ＳW等の特性によるものである。
【００２６】
本実施形態では、いわゆる焼き付きを防止するため、液晶素子６０に印加する電圧の極性を所定周期で反転する極性反転駆動を採用する。この例では、データ線１４を介して画素回路ＰＩＸに供給する画像信号Ｄ[１]〜Ｄ[Ｊ]のレベルを、画像信号Ｄ[１]〜Ｄ[Ｊ]の中心電圧に対して単位期間ごとに反転する。単位期間は、画素回路ＰＩＸを駆動する動作の１単位となる期間である。この例では、単位期間は垂直走査期間となっている。但し、単位期間は任意に設定することができ、例えば、垂直走査期間の自然数倍であってもよい。本実施形態においては、画像信号Ｄ[１]〜Ｄ[Ｊ]が画像信号Ｄ[１]〜Ｄ[Ｊ]の中心電圧に対して高電圧となる場合を正極性とし、画像信号Ｄ[１]〜Ｄ[Ｊ]が画像信号Ｄ[１]〜Ｄ[Ｊ]の中心電圧に対して低電圧となる場合を負極性とする。
【００２７】
説明を図２に戻す。制御回路４０は、図示しない外部の装置より入力される垂直同期信号Ｖｓ、水平同期信号Ｈｓ、ドットクロック信号ＤＣＬＫ等の外部信号に基づいて、走査線駆動回路２２、データ線駆動回路３０を同期制御する。この同期制御の下、走査線駆動回路２２及びデータ線駆動回路３０は、互いに協働して画素部１０の表示制御を行う。
【００２８】
走査線駆動回路２２は、走査信号Ｇ１−１〜ＧＭ−１をＭ本の第１走査線１２ａの各々に出力する。また、走査線駆動回路２２は、走査信号Ｇ１−２〜ＧＭ−２をＭ本の第２走査線１２ｂの各々に出力する。走査線駆動回路２２は、制御回路４０から水平同期信号Ｈｓが出力されるのに応じて、各走査線１２ａ，１２ｂに対する走査信号Ｇ１−１〜ＧＭ−１，Ｇ１−２〜ＧＭ−２を所定のタイミングでアクティブレベルとする。
【００２９】
ここで、例えば第ｍ行の第１走査線１２ａが選択されている期間、すなわちＧｍ−１がアクティブレベルである期間は、第ｍ行、奇数列の画素回路ＰＩＸの各スイッチング素子ＳWがＯＮ状態となり、これらのスイッチング素子ＳWを各々介して奇数列のデータ線１４が第ｍ行、奇数列の画素回路ＰＩＸの各画素電極６２に各々接続される。また、第ｍ行の第２走査線１２ｂが選択されている期間、すなわちＧｍ−２がアクティブレベルである期間は、第１行〜第ｍ行に対応した走査信号Ｇ１−２〜Ｇｍ−２がアクティブレベルであり、当該行に対応した第２走査線１２ｂが選択されている期間は、第１行〜第ｍ行における第ｍ行、偶数列の画素回路ＰＩＸの各スイッチング素子ＳWがＯＮ状態となり、これらのスイッチング素子ＳWを各々介して偶数列のデータ線１４が第ｍ行、偶数列の画素回路ＰＩＸの各画素電極６２に各々接続される。
【００３０】
画素部１０内のＮ本のデータ線１４は、相隣接する４本を単位としてＪ個の配線ブロックＢ［１］〜Ｂ［Ｊ］に区分されている（Ｊ＝Ｎ／４）。デマルチプレクサー５７[１]〜５７[Ｊ]は、このＪ個の配線ブロックＢ［１］〜Ｂ［Ｊ］に各々対応している。
【００３１】
デマルチプレクサー５７［ｊ］（ｊ＝１〜Ｊ）の各々は、４個のスイッチ５８［１］〜５８［４］により構成されている。デマルチプレクサー５７［ｊ］（ｊ＝１〜Ｊ）の各々において、４個のスイッチ５８［１］〜５８［４］の各々の一方の接点は共通接続されている。そして、デマルチプレクサー５７［ｊ］（ｊ＝１〜Ｊ）の各々の４個のスイッチ５８［１］〜５８［４］の一方の接点の共通接続点は、Ｊ本のデータ線１５に各々接続されている。このＪ本のデータ線１５は、フレキシブル回路基板３００を介して駆動用集積回路２００のデータ線駆動回路３０に接続されている。また、デマルチプレクサー５７［ｊ］（ｊ＝１〜Ｊ）の各々において、４個のスイッチ５８［１］〜５８［４］の各々の他方の接点は、当該デマルチプレクサー５７［ｊ］に対応した配線ブロックＢ［ｊ］を構成する４本のデータ線１４に各々接続されている。
【００３２】
各デマルチプレクサー５７［ｊ］（ｊ＝１〜Ｊ）の４個のスイッチ５８［１］〜５８［４］のＯＮ／ＯＦＦは、４個の選択信号ＳＬ１〜ＳＬ４により各々切り換えられる。この４個の選択信号ＳＬ１〜ＳＬ４は、フレキシブル回路基板３００を介して駆動用集積回路２００の制御回路４０から供給される。ここで、例えば１個の選択信号ＳＬ１がアクティブレベル、他の３個の選択信号ＳＬ２〜ＳＬ４が非アクティブレベルである場合には、デマルチプレクサー５７［ｊ］（ｊ＝１〜Ｊ）に各々属するＪ個のスイッチ５８［１］のみがＯＮとなる。従って、デマルチプレクサー５７［ｊ］（ｊ＝１〜Ｊ）の各々は、Ｊ本のデータ線１５上の画像信号Ｄ[１]〜Ｄ[Ｊ]を各配線ブロックＢ[１]〜Ｂ[Ｊ]の１番目のデータ線１４に各々出力する。以下、同様にして、Ｊ本のデータ線１５上の画像信号Ｄ[１]〜Ｄ[Ｊ]を各配線ブロックＢ[１]〜Ｂ[Ｊ]の２番目、３番目、４番目のデータ線１４に各々出力する。データ線１４に出力された画像信号Ｄ[１]〜Ｄ[Ｊ]の電位は、配線容量により、次に対応する選択信号ＳＬ１〜ＳＬ４または、後述するプリチャージ選択信号ＳＬＣ−１，ＳＬＣ−２がアクティブレベルとなるまでデータ線１４にそのまま保持される。
【００３３】
制御回路４０は、前段のコントローラから表示データを受けて、少なくとも１ライン分のメモリに１ライン分のデータを格納する。ここで、画素部１０の階調を規定する表示データは、一例として、６ビットで構成される６４階調データである。メモリから読み出された１ライン分の表示データは、６ビットのバスを介して、表示データ信号としてデータ線駆動回路３０にシリアルに転送される。
【００３４】
制御回路４０は、プリチャージ信号供給回路５５に、プリチャージ信号ＣＨＧ、プリチャージ選択信号ＳＬＣ−１，ＳＬＣ−２を出力する。以下に説明するプリチャージ動作信号は、ＯＦＦ状態となっている画素のスイッチング素子ＳWを介しての画素電極６２とデータ線１４間のリークの影響による表示むらを抑えるために行われる。本実施形態においては、各配線ブロックＢ[１]〜Ｂ[Ｊ]の４番目のデータ線１４に対する画像信号Ｄ[１]〜Ｄ[Ｊ]の出力が行われるタイミングで、プリチャージ選択信号ＳＬＣ−１をアクティブ状態とする。また各配線ブロックＢ[１]〜Ｂ[Ｊ]の３番目のデータ線１４に対する画像信号Ｄ[１]〜Ｄ[Ｊ]の出力が行われるタイミングでプリチャージ選択信号ＳＬＣ−２をアクティブ状態とする。
【００３５】
プリチャージ信号供給回路５５は、スイッチ５６［１］〜５６［４］を備えており、スイッチ５６［１］〜５６［４］のＯＮ／ＯＦＦは、プリチャージ選択信号ＳＬＣ−１およびプリチャージ選択信号ＳＬＣ−２により切り換えられる。制御回路４０から出力されるプリチャージ選択信号ＳＬＣ−１がアクティブ状態とされると、スイッチ５６［１］およびスイッチ５６［３］がＯＮ状態となり、各配線ブロックＢ[１]〜Ｂ[Ｊ]の奇数番目、つまり、１番目と３番目のデータ線１４に、プリチャージ信号ＣＨＧが接続される。プリチャージ信号ＣＨＧの電位は、配線容量により、次に対応する選択信号ＳＬ１〜ＳＬ４または、再度プリチャージ選択信号ＳＬＣ−１がアクティブレベルとなるまでデータ線１４にそのまま保持される。また、制御回路４０から出力されるプリチャージ選択信号ＳＬＣ−２がアクティブ状態とされると、スイッチ５６［２］およびスイッチ５６［４］がＯＮ状態となり、各配線ブロックＢ[１]〜Ｂ[Ｊ]の偶数番目、つまり、２番目と４番目のデータ線１４に、プリチャージ信号ＣＨＧが接続される。プリチャージ信号ＣＨＧの電位は、配線容量により、次に対応する選択信号ＳＬ１〜ＳＬ４または、再度プリチャージ選択信号ＳＬＣ−２がアクティブレベルとなるまでデータ線１４にそのまま保持される。
【００３６】
データ線駆動回路３０は、走査線駆動回路２２と協働して、データの書込対象となる画素行毎に供給すべきデータをデータ線１４に出力する。データ線駆動回路３０は、制御回路４０から出力される選択信号ＳＬ１〜ＳＬ４に基づいてラッチ信号を生成し、シリアルデータとして供給されたｎ個の６ビットの表示データ信号を順次ラッチする。表示データ信号は、４画素分ごとに時系列的なデータとしてグループ化される。また、データ線駆動回路３０には、Ｄ／Ａ（Digital to Analog）変換回路が備えられており、グループ化されたデジタルデータをＤ／Ａ変換し、アナログデータとしての電圧を生成する。これにより、４画素単位で時系列化された表示データ信号が所定のデータ電圧に変換される。そして、４画素分のデータ電圧は、この順序で各データ線１４に供給される。
【００３７】
デマルチプレクサー５７［ｊ］（ｊ＝１〜Ｊ）の各スイッチ５８［１］〜５８［４］は、制御回路４０から出力される選択信号ＳＬ１〜ＳＬ４によって導通制御され、所定のタイミングでＯＮしていく。これによって、１Ｈにおいて、各データ線１４に供給された４画素分のデータ電圧は、スイッチ５８［１］〜５８［４］により時系列的にデータ線１４に出力される。
以上が電気光学装置１の構成である。
【００３８】
次に、電気光学パネル１００及び駆動用集積回路２００の動作について、図４および図５を参照して説明する。図４は、画素部１０における第１番目の配線ブロックＢ[１]と第２番目の配線ブロックＢ[２]の画素回路ＰＩＸと、プリチャージ信号供給回路５５の配線ブロックＢ[１]と配線ブロックＢ[２]に対応する部分と、配線ブロックＢ[１]と配線ブロックＢ[２]に対応するデマルチプレクサー５７［１］，５７［２］のみを示すブロック図である。図４においては、説明を簡単にするために、９列目以降の画素回路ＰＩＸと、５行目以降の画素回路ＰＩＸについては図示を省略している。また、省略した画素回路ＰＩＸに対応する、プリチャージ信号供給回路５５の部分、第１走査線１２ａおよび第２走査線１２ｂ、データ線１４、およびデマルチプレクサー５７についても図示を省略している。
【００３９】
図４においては、理解を容易にするために、画素回路ＰＩＸに座標を付して示している。例えば、ＰＩＸ（ｘ，ｙ）は、ｘ列ｙ行の位置の画素回路ＰＩＸであることを示している。また、データ線１４については、配線ブロックＢ[ｘ]におけるデータ線１４をデータ線１４[ｘ]−ｐとして示している。番号ｐは、当該配線ブロック内におけるデータ線の番号であり、列番号の昇順に、１〜４の番号を付している。例えば、データ線１４[１]−３は、配線ブロックＢ[１]における３番目のデータ線であることを示している。
【００４０】
図５は図４に示す配線ブロックＢ[１]の部分の動作を示すタイミングチャートである。図５においては、説明を簡単にするために、３行目以降の第１走査線１２ａおよび第２走査線１２ｂに供給される走査信号については記載を省略している。また、３行目以降の画素回路ＰＩＸに保持される電圧についても記載を省略している。
【００４１】
制御回路４０は、水平同期信号Ｈｓに同期する選択信号ＳＬ１〜ＳＬ４をデータ線駆動回路３０の各デマルチプレクサー５７［ｊ］（ｊ＝１〜Ｊ）の４個のスイッチ５８［１］〜５８［４］に出力する。データ線駆動回路３０は、出力端子ｄ１〜ｄＪからデータ線１５に画像信号Ｄ[１]〜Ｄ[Ｊ]を出力する。各デマルチプレクサー５７［ｊ］（ｊ＝１〜Ｊ）の４個のスイッチ５８［１］〜５８［４］は、選択信号ＳＬ１〜ＳＬ４に基づいてＯＮ／ＯＦＦされ、画像信号Ｄ[１]〜Ｄ[Ｊ]がデータ線１４のいずれかに各々接続される。
【００４２】
配線ブロックＢ[１]のデータ線１４[１]−１〜データ線１４[１]−４に出力される画像信号Ｄ[１]に着目すると、最初の１水平走査期間には、１行目の画素回路ＰＩＸ（１，１）〜ＰＩＸ（４，１）に書き込むデータとしてＤ（１，１）〜Ｄ（４，１）が時分割により画像信号Ｄ[１]として出力される。次の１水平走査期間には、２行目の画素回路ＰＩＸ（１，２）〜ＰＩＸ（４，２）に書き込まれるデータＤ（１，２）〜Ｄ（４，２）が時分割により画像信号Ｄ[１]として出力される。但し、出力される順序は、最初の１水平走査期間には、Ｄ（１，１）、Ｄ（３，１）、Ｄ（２，１）、およびＤ（４，１）の順序となる。また、次の１水平走査期間には、Ｄ（１，２）、Ｄ（３，２）、Ｄ（２，２）、およびＤ（４，１）の順序となる。図５に示す例では、時刻ｔ２にデータＤ（１，１）が画像信号Ｄ[１]として出力され、その後、時刻ｔ４にデータＤ（３，１）、時刻ｔ６にデータＤ（２，１）、時刻ｔ８にデータＤ（４，１）が画像信号Ｄ[１]として出力される。
【００４３】
本実施形態では、このように、奇数列である１列目と３列目の画素回路ＰＩＸ（１，１）、ＰＩＸ（３，１）に対するデータＤ（１，１）、Ｄ（３，１）を出力した後に、偶数列である２列目と４列目の画素回路ＰＩＸ（２，１）、ＰＩＸ（４，１）に対するデータＤ（２，１）、Ｄ（４，１）を出力している。そして、これらのデータＤ（１，１）、Ｄ（３，１）、Ｄ（２，１）、Ｄ（４，１）をデータ線１４[１]−１〜１４[１]−４を書き込む前に、プリチャージ信号ＣＨＧをデータ線１４[１]−１〜１４[１]−４に書き込む。これは、ＯＦＦ状態となっている画素のスイッチング素子ＳWとデータ線１４[１]−１〜１４[１]−４間のリークの影響による表示むらを抑えるために行われるものである。
【００４４】
但し、本実施形態では、データ線１４[１]−１〜１４[１]−４に対するプリチャージ信号ＣＨＧの書き込み期間を、データＤ（１，１）、Ｄ（３，１）、Ｄ（２，１）、Ｄ（４，１）の書き込み期間とは別に設けるのではなく、偶数列のデータ線１４[１]−４に対するデータＤ（４，１）の書き込み期間を利用して、奇数列のデータ線１４[１]−１，１４[１]−３に対するプリチャージ信号ＣＨＧの書き込みを行うと共に、奇数列のデータ線１４[１]−３に対するデータＤ（３，１）の書き込み期間を利用して、偶数列のデータ線１４[１]−２，１４[１]−４に対するプリチャージ信号ＣＨＧの書き込みを行うようにしている。
【００４５】
具体的には、図５に示すように、タイミングｔ０で選択信号ＳＬ４がアクティブ状態となり、最終行である第Ｍ行の第４列目の画素回路ＰＩＸ（４，Ｍ）に対するデータＤ（４，Ｍ）が第４列目のデータ線１４[１]−４に書き込まれるが、制御回路４０は、このタイミングｔ０において同時にプリチャージ選択信号ＳＬＣ−１をアクティブ状態とする。プリチャージ信号供給回路５５のスイッチ５６[１]とスイッチ５６[３]がＯＮ状態となり、第１列目のデータ線１４[１]−１と第３列目のデータ線１４[１]−３がプリチャージ線５４に接続される。その結果、プリチャージ線５４には、所定のプリチャージ信号ＣＨＧが供給されているので、データ線１４[１]−１とデータ線１４[１]−３にはプリチャージ信号ＣＨＧが書き込まれる。時刻ｔ１でプリチャージ選択信号ＳＬＣ−１は非アクティブ状態となり、プリチャージ信号供給回路５５のスイッチ５６[１]とスイッチ５６[３]はＯＦＦ状態となるが、配線容量が存在するため、データ線１４[１]−１とデータ線１４[１]−３の電位は、プリチャージ信号ＣＨＧの電位に保持される。このように、本実施形態においては、第４番目のデータ線１４[１]−４へのデータの書き込みと、奇数列のデータ線１４[１]−１とデータ線１４[１]−３へのプリチャージ信号ＣＨＧの書き込みとが同時に行われる。
【００４６】
プリチャージ選択信号ＳＬＣ−１が非アクティブ状態となった所定期間後の時刻ｔ２においては、選択信号ＳＬ１がアクティブ状態となり、デマルチプレクサ５７[１]のスイッチ５８[１]がＯＮ状態となるので、画像信号Ｄ[１]が供給されるデータ線１５と第１列目のデータ線１４[１]−１が接続され、データＤ（１，１）が第１列目のデータ線１４[１]−１に書き込まれる。時刻ｔ３において選択信号ＳＬ１は非アクティブ状態となるが、配線容量が存在するため、データ線１４[１]−１の電位は、データＤ（１，１）の電位に保持される。
【００４７】
選択信号ＳＬ１が非アクティブ状態となった所定期間後の時刻ｔ４においては、選択信号ＳＬ３がアクティブ状態となり、デマルチプレクサ５７[１]のスイッチ５８[３]がＯＮ状態となるので、画像信号Ｄ[１]が供給されるデータ線１５と第３列目のデータ線１４[１]−３が接続され、データＤ（３，１）が第３列目のデータ線１４[１]−３に書き込まれる。時刻ｔ５において選択信号ＳＬ３は非アクティブ状態となるが、配線容量が存在するため、データ線１４[１]−３の電位は、データＤ（３，１）の電位に保持される。
【００４８】
選択信号ＳＬ３が非アクティブ状態となった所定期間後の時刻ｔ６において、１行目の走査信号Ｇ１−１がアクティブ状態となり、画素回路ＰＩＸ（１，１）と画素回路ＰＩＸ（３，１）のスイッチング素子ＳWがＯＮ状態となるため、データ線１４[１]−１の電位とデータ線１４[１]−３の電位は、それぞれ画素回路ＰＩＸ（１，１）と画素回路ＰＩＸ（３，１）に書き込まれる。
【００４９】
一方、選択信号ＳＬ３がアクティブ状態となり、データＤ（３，１）が第３列目のデータ線１４[１]−３に書き込まれる時刻ｔ４においては、同時に、プリチャージ選択信号ＳＬＣ−２がアクティブ状態となり、プリチャージ信号供給回路５５のスイッチ５６[２]とスイッチ５６[４]がＯＮ状態となり、第２列目のデータ線１４[１]−２と第４列目のデータ線１４[１]−４がプリチャージ線５４に接続される。プリチャージ線５４には、所定のプリチャージ信号ＣＨＧが供給されているので、データ線１４[１]−２とデータ線１４[１]−４にはプリチャージ信号ＣＨＧが書き込まれる。時刻ｔ５でプリチャージ選択信号ＳＬＣ−２は非アクティブ状態となり、プリチャージ信号供給回路５５のスイッチ５６[２]とスイッチ５６[４]はＯＦＦ状態となるが、配線容量が存在するため、データ線１４[１]−２とデータ線１４[１]−４の電位は、プリチャージ信号ＣＨＧの電位に保持される。このように、本実施形態においては、第３番目のデータ線１４[１]−３へのデータの書き込みと、偶数列のデータ線１４[１]−２とデータ線１４[１]−４へのプリチャージ信号ＣＨＧの書き込みとが同時に行われる。
【００５０】
プリチャージ選択信号ＳＬＣ−２が非アクティブ状態となった所定期間後の時刻ｔ６においては、上述した走査信号Ｇ１−１がアクティブ状態になると共に、選択信号ＳＬ２がアクティブ状態となり、デマルチプレクサ５７[１]のスイッチ５８[２]がＯＮ状態となる。その結果、画像信号Ｄ[１]が供給されるデータ線１５と第２列目のデータ線１４[１]−２が接続され、データＤ（２，１）が第２列目のデータ線１４[１]−２に書き込まれる。時刻ｔ７において選択信号ＳＬ２は非アクティブ状態となるが、配線容量が存在するため、データ線１４[１]−２の電位は、データＤ（２，１）の電位に保持される。このように、本実施形態においては、第２番目のデータ線１４[１]−２へのデータの書き込みと、奇数列の画素回路ＰＩＸへのデータの書き込みが同時に行なわれる。
【００５１】
選択信号ＳＬ２が非アクティブ状態となった所定期間後の時刻ｔ８においては、選択信号ＳＬ４がアクティブ状態となり、デマルチプレクサ５７[１]のスイッチ５８[４]がＯＮ状態となるので、画像信号Ｄ[１]が供給されるデータ線１５と第４列目のデータ線１４[１]−４が接続され、データＤ（４，１）が第４列目のデータ線１４[１]−４に書き込まれる。時刻ｔ９において選択信号ＳＬ４は非アクティブ状態となるが、配線容量が存在するため、データ線１４[１]−４の電位は、データＤ（４，１）の電位に保持される。
【００５２】
選択信号ＳＬ４が非アクティブ状態となった所定期間後の時刻ｔ１０において、１行目の走査信号Ｇ１−２がアクティブ状態となり、画素回路ＰＩＸ（２，１）と画素回路ＰＩＸ（４，１）のスイッチング素子ＳWがＯＮ状態となるため、データ線１４[１]−２の電位とデータ線１４[１]−４の電位は、それぞれ画素回路ＰＩＸ（２，１）と画素回路ＰＩＸ（４，１）に書き込まれる。
【００５３】
一方、選択信号ＳＬ４がアクティブ状態となり、データＤ（４，１）が第４列目のデータ線１４[１]−４に書き込まれる時刻ｔ８においては、同時に、プリチャージ選択信号ＳＬＣ−１がアクティブ状態となり、プリチャージ信号供給回路５５のスイッチ５６[１]とスイッチ５６[３]がＯＮ状態となり、第１列目のデータ線１４[１]−１と第３列目のデータ線１４[１]−３がプリチャージ線５４に接続される。プリチャージ線５４には、所定のプリチャージ信号ＣＨＧが供給されているので、データ線１４[１]−１とデータ線１４[１]−３にはプリチャージ信号ＣＨＧが書き込まれる。時刻ｔ９でプリチャージ選択信号ＳＬＣ−１は非アクティブ状態となり、プリチャージ信号供給回路５５のスイッチ５６[１]とスイッチ５６[３]はＯＦＦ状態となるが、配線容量が存在するため、データ線１４[１]−１とデータ線１４[１]−３の電位は、プリチャージ信号ＣＨＧの電位に保持される。このように、本実施形態においては、第４番目のデータ線１４[１]−４へのデータの書き込みと、奇数列のデータ線１４[１]−１とデータ線１４[１]−３へのプリチャージ信号ＣＨＧの書き込みとが同時に行われる。
【００５４】
また、走査信号Ｇ１−２がアクティブ状態となり、データＤ（２，１）とデータＤ（４，１）が画素回路ＰＩＸ（２，１）と画素回路ＰＩＸ（４，１）に書き込まれる時刻ｔ１０においては、同時に、選択信号ＳＬ１がアクティブ状態となり、２行目の画素回路ＰＩＸ（１，２）に対するデータＤ（１，２）が、データ線１４[１]−１に書き込まれる。このように、本実施形態においては、第１番目のデータ線１４[１]−１へのデータの書き込みと、偶数列の画素回路ＰＩＸへのデータの書き込みが同時に行なわれる。
【００５５】
以下、同様にして、データ線１４[１]−１〜データ線１４[１]−４に対するプリチャージ信号ＣＨＧとデータの書き込み、および、２行目以降の画素回路ＰＩＸへのデータの書き込みが繰り返し行われることになる。
【００５６】
以上のように、本実施形態は、偶数列のデータ線１４[１]−４に対するデータの書き込み期間を利用して、奇数列のデータ線１４[１]−１とデータ線１４[１]−３に対するプリチャージ信号の書き込みを行い、かつ、奇数列のデータ線１４[１]−３に対するデータの書き込み期間を利用して、偶数列のデータ線１４[１]−２とデータ線１４[１]−４に対するプリチャージ信号の書き込みを行うようにした。
【００５７】
（比較例）
ここで、本実施形態の電気光学パネル１００及び駆動用集積回路２００と比較される比較例の電気光学パネル及び駆動用集積回路について説明する。図１９は、図４と対比される図であり、比較例の第１番目の配線ブロックＢ[１]と第２番目の配線ブロックＢ[２]の画素回路ＰＩＸと、配線ブロックＢ[１]と配線ブロックＢ[２]に対応するデマルチプレクサー５７［１］，５７［２］のみを示すブロック図である。図２０は、図５と対比される図であり、図１９に示す配線ブロックＢ[１]の部分の動作を示すタイミングチャートである。
【００５８】
図１９に示す比較例は、本実施形態と異なり、プリチャージ信号供給回路が備えられていない。また、一画素行には１本の走査線１２のみが備えられている。したがって、比較例においては、プリチャージ信号を、画像信号Ｄ[１]〜Ｄ[Ｊ]としてデータＤ（１，１）〜Ｄ（４，１）に先立ってデータ線１５に供給し、図２０に示すように時刻ｔ０で選択信号ＳＬ１〜ＳＬ４を同時にアクティブ状態として、データ線１４[１]−１〜１４[１]−４に書き込む構成になっている。つまり、比較例においては、データＤ（１，１）〜Ｄ（４，１）をデータ線１４[１]−１〜１４[１]−４に書き込む期間とは別に、プリチャージ信号をデータ線１４[１]−１〜１４[１]−４に書き込む期間を設ける必要がある。また、比較例においては、一画素行に１本の走査線１２のみしか備えられていないので、データ線１４[１]−１〜１４[１]−４の電位を画素回路ＰＩＸに書き込む期間においては、次の１水平走査期間におけるデータＤ（１，１）〜Ｄ（４，１）をデータ線１４[１]−１〜１４[１]−４に書き込むことができない。そのため、一配線ブロックにおいて一画素行の画素回路ＰＩＸにデータを書き込むのに必要な最小の１水平走査期間Ｈは、選択信号ＳＬ１〜ＳＬ４のアクティブ期間をＴｘとしたとき、Ｔｘの６倍の期間となる。
【００５９】
（本実施形態と比較例との比較）
これに対し、本実施形態においては、一画素行に２本の第１走査線１２ａおよび第２走査線１２ｂを備え、一方の第１走査線１２ａには奇数列のデータ線１４[１]−１，１４[１]−３を対応させ、他方の第２走査線１２ｂには偶数列のデータ線１４[１]−２，１４[１]−４を対応させると共に、奇数列のデータ線１４[１]−１，１４[１]−３と偶数列のデータ線１４[１]−２，１４[１]−４のそれぞれにプリチャージ信号を供給するプリチャージ信号供給回路を備えている。したがって、偶数列のデータ線１４[１]−４へのデータの書き込み期間と奇数列のデータ線１４[１]−１，１４[１]−３に対するプリチャージ信号の書き込み期間の並列化、および、奇数列のデータ線１４[１]−３へのデータの書き込み期間と偶数列のデータ線１４[１]−２，１４[１]−４に対するプリチャージ信号の書き込み期間の並列化が可能になっている。
【００６０】
また、本実施形態においては、奇数列の２つの画素回路ＰＩＸへのデータの書き込み期間と、偶数列のうちの第２番目のデータ線へのデータの書き込み期間との並列化、および、偶数列の２つの画素回路ＰＩＸへのデータの書き込み期間と、奇数列のうちの第１番目のデータ線へのデータの書き込み期間との並列化が可能になっている。
【００６１】
したがって、本実施形態によれば、各回路のスイッチの能力、画素のスイッチング素子ＳWの能力、配線の時定数、および、信号の遅延やばらつきが比較例と同程度にあったとしても、必要な１水平走査期間Ｈを大幅に短縮することが可能である。上述した比較例では、１水平走査期間Ｈは、選択信号ＳＬ１〜ＳＬ４のアクティブ期間をＴｘとしたとき、Ｔｘの６倍の期間が必要であるが、本実施形態では、Ｔｘの４倍の期間に短縮することができる。その結果、電気光学パネルの画素数の増加に容易に対応することができる。
【００６２】
＜第２実施形態＞
次に本実施形態の第２実施形態について図６ないし図１１を参照して説明する。第１実施形態においては、図５に示すように、時刻ｔ０から時刻ｔ１までの期間でデータ線１４[１]−１とデータ線１４[１]−３にプリチャージ信号を書き込み、その直後の時刻ｔ２でデータ線１４[１]−１にデータＤ（１，１）を書き込んでいる。したがって、データ線１４[１]−１については、プリチャージ信号の保持期間はほぼゼロになっている。
【００６３】
一方、データ線１４[１]−３については、時刻ｔ１にデータ線１４[１]−３に対するプリチャージ信号の書き込みが終了した後であって、少なくとも選択信号ＳＬ１がアクティブとなる期間の経過後の時刻ｔ４でデータ線１４[１]−３に対するデータＤ（３，１）書き込みが行われる。したがって、データ線１４[１]−３については、図５に示すようにプリチャージ信号の保持期間は期間Ｔｄになる。
【００６４】
同様に、データ線１４[１]−２については、プリチャージ信号の書き込みが終了する時刻ｔ５の直後の時刻ｔ６にデータＤ（２，１）を書き込んでいる。したがって、データ線１４[１]−２については、プリチャージ信号の保持期間はほぼゼロになっている。しかし、データ線１４[１]−４については、プリチャージ信号の書き込みが終了する時刻ｔ５から期間Ｔｄ後の時刻ｔ８にデータＤ（４，１）を書き込んでいる。したがって、データ線１４[１]−４については、プリチャージ信号の保持期間は期間Ｔｄになる。
【００６５】
このように、データ線１４[１]−１およびデータ線１４[１]−２と、データ線１４[１]−３およびデータ線１４[１]−４とでプリチャージ信号の保持期間に差が生じるため、データ線の平均電圧に差が生じ、リーク量にも違いが出てくる。その結果、図５に示す第１実施形態の駆動パターンを、全ての画素行、または、全フレーム期間において実行したとすると、リーク量の違いに起因する輝度むらが２画素列ごとに発生することになる。
【００６６】
そこで、本実施形態では、図５に示す第１実施形態の駆動パターンに加えて、図６に示す別の駆動パターンを採用し、２つの駆動パターンを適宜のタイミングで切り換えることとした。まず、図６に示す別の駆動パターンについて説明する。図６に示すように、この駆動パターンでは、画像信号Ｄ[１]として出力されるデータの順序は、Ｄ（３，１）、Ｄ（１，１）、Ｄ（４，１）、Ｄ（２，１）となっている。つまり、奇数列の画素回路ＰＩＸに対するデータは、第１列よりも第３列の画素回路ＰＩＸに対するデータを先に出力し、偶数列の画素回路ＰＩＸに対するデータは、第２列よりも第４列の画素回路ＰＩＸに対するデータを先に出力する。
【００６７】
したがって、時刻ｔ１でデータ線１４[１]−１とデータ線１４[１]−３にプリチャージ信号の書き込みを終了した後の時刻ｔ２においては、選択信号ＳＬ１ではなく、選択信号ＳＬ３をアクティブ状態とする。その結果、データ線１４[１]−３については、プリチャージ信号の書き込み直後にデータＤ（３，１）が書き込まれ、データ線１４[１]−３のプリチャージ信号の保持期間はほぼゼロになる。
【００６８】
一方、時刻ｔ１でデータ線１４[１]−１へのプリチャージ信号の書き込みを終了した後は、期間Ｔｄ後の時刻ｔ４で選択信号ＳＬ１をアクティブ状態とし、データ線１４[１]−１にデータＤ（１，１）が書き込まれる。したがって、データ線１４[１]−１のプリチャージ信号の保持期間は期間Ｔｄになる。
【００６９】
同様に、時刻ｔ４でデータ線１４[１]−２とデータ線１４[１]−４にプリチャージ信号の書き込みを終了した後の時刻ｔ５においては、選択信号ＳＬ２ではなく、選択信号ＳＬ４をアクティブ状態とする。その結果、データ線１４[１]−４については、プリチャージ信号の書き込み直後にデータＤ（４，１）が書き込まれ、データ線１４[１]−４のプリチャージ信号の保持期間はほぼゼロになる。
【００７０】
一方、時刻ｔ５でデータ線１４[１]−２へのプリチャージ信号の書き込みを終了した後は、期間Ｔｄ後の時刻ｔ８で選択信号ＳＬ２をアクティブ状態とし、データ線１４[１]−２にデータＤ（２，１）が書き込まれる。したがって、データ線１４[１]−２のプリチャージ信号の保持期間は期間Ｔｄになる。
【００７１】
図７は本実施形態における各データ線のプリチャージ信号の保持期間を模式的に示す図である。図７においてデータ線１４[１]−１〜１４[１]−４上に示した矩形枠内の数字は、各画素行におけるデータ線１４[１]−１〜１４[１]−４のプリチャージ信号の保持期間を示している。本実施形態では、第１画素行と第２画素行においては、図５に示す駆動パターンが実行され、第３画素行と第４画素行においては、図６に示す駆動パターンが実行される。したがって、第１画素行においては、データ線１４[１]−１のプリチャージ信号の保持期間はほぼゼロなので、データ線１４[１]−１上の矩形枠には「０」が示されている。同様に、データ線１４[１]−２のプリチャージ信号の保持期間もほぼゼロなので、データ線１４[１]−２上の矩形枠には「０」が示されている。しかし、第１画素行においては、データ線１４[１]−３のプリチャージ信号の保持期間は期間Ｔｄであり、期間Ｔｄの１倍という意味で、データ線１４[１]−３上の矩形枠には「１」が示されている。同様に、データ線１４[１]−４のプリチャージ信号の保持期間も期間Ｔｄなので、データ線１４[１]−２上の矩形枠には「１」が示されている。第２画素行も図５に示す駆動パターンが実行されるので、データ線１４[１]−１〜１４[１]−４上の矩形枠には、それぞれ第１画素行と同様に、「０」、「０」、「１」、「１」が示されている。
【００７２】
一方、第３画素行においては、図６に示す駆動パターンが実行されるので、データ線１４[１]−１のプリチャージ信号の保持期間は期間Ｔｄであり、期間Ｔｄの１倍という意味で、データ線１４[１]−１上の矩形枠には「１」が示されている。同様に、データ線１４[１]−２のプリチャージ信号の保持期間も期間Ｔｄなので、データ線１４[１]−２上の矩形枠には「１」が示されている。しかし、データ線１４[１]−３のプリチャージ信号の保持期間はほぼゼロなので、データ線１４[１]−３上の矩形枠には「０」が示されている。同様に、データ線１４[１]−４のプリチャージ信号の保持期間もほぼゼロなので、データ線１４[１]−４上の矩形枠には「０」が示されている。第４画素行も図６に示す駆動パターンが実行されるので、データ線１４[１]−１〜１４[１]−４上の矩形枠には、それぞれ第３画素行と同様に、「１」、「１」、「０」、「０」が示されている。
【００７３】
このように、本実施形態によれば、各データ線において、異なる２つのプリチャージ信号の保持期間が交互に切り替わるように駆動するので、各データ線の平均電圧が平均化されるためリーク量が揃うので、周期的な輝度むらを発生させることがない。
【００７４】
上述した例では、奇数画素行および偶数画素行のそれぞれにおいて、図５に示す駆動パターンと図６に示す駆動パターンを切り替えるようにしたが、これ以外の駆動方式を採用することもできる。例えば、図８に示すように、１フレームにおいては、図５に示す駆動パターンで駆動を行う。その結果、１フレームの期間は、データ線１４[１]−１とデータ線１４[１]−２は保持期間がほぼゼロとなり、データ線１４[１]−３とデータ線１４[１]−４は保持期間が期間Ｔｄとなる。このようなパターンを仮にＡパターンとする。
【００７５】
一方、図９に示すように、別の１フレームにおいては、図６に示す駆動パターンで駆動を行う。その結果、この別の１フレームの期間は、データ線１４[１]−１とデータ線１４[１]−２は保持期間が期間Ｔｄとなり、データ線１４[１]−３とデータ線１４[１]−４は保持期間がほぼゼロとなる。このようなパターンを仮にＢパターンとする。
【００７６】
本実施形態では、フレームごとにデータの極性を切り替えるフレーム反転駆動を採用しているが、奇数フレームである第（２ｑ＋１）フレーム（ｑは、０から始まる整数とする）では図８に示すＡパターンを採用し、偶数フレームである第（２ｑ＋２）フレーム（ｑは、０から始まる整数とする）では図９に示すＢパターンを採用するようにしてもよい。このようにすれば、奇数フレームである第（２ｑ＋１）フレームと偶数フレームである第（２ｑ＋２）フレームで各データ線の平均電圧が平均化されるためリーク量が揃うので、周期的な輝度むらを発生させることがない。また、奇数フレームである第（２ｑ＋１）フレーム（ｑは、０から始まる整数とする）では図９に示すＢパターンを採用し、偶数フレームである第（２ｑ＋２）フレーム（ｑは、０から始まる整数とする）では図８に示すＡパターンを採用するようにしてもよい。
【００７７】
さらに、４フレーム単位で考えて、第１フレームである第（４ｑ＋１）フレーム（ｑは、０から始まる整数とする）と第２フレームである第（４ｑ＋２）フレーム（ｑは、０から始まる整数とする）では図８に示すＡパターンを採用し、第３フレームである第（４ｑ＋３）フレーム（ｑは、０から始まる整数とする）と第４フレームである第（４ｑ＋４）フレーム（ｑは、０から始まる整数とする）では図９に示すＢパターンを採用するようにしてもよい。このようにしても、４フレーム単位で各データ線に保持されるプリチャージ信号の電圧が平均化され、リーク量も揃うので、周期的な輝度むらを発生させることがない。また、第１フレームである第（４ｑ＋１）フレーム（ｑは、０から始まる整数とする）と第２フレームである第（４ｑ＋２）フレーム（ｑは、０から始まる整数とする）では図９に示すＢパターンを採用し、第３フレームである第（４ｑ＋３）フレーム（ｑは、０から始まる整数とする）と第４フレームである第（４ｑ＋４）フレーム（ｑは、０から始まる整数とする）では図８に示すＡパターンを採用するようにしてもよい。
【００７８】
＜第３実施形態＞
次に本実施形態の第３実施形態について図１２を参照して説明する。上述した各実施形態においては、選択信号ＳＬ１〜ＳＬ４をそれぞれ独立にアクティブ状態とする例について説明した。しかし、本実施形態では、選択信号ＳＬ１をアクティブ状態とする期間に、選択信号ＳＬ３をアクティブ状態とし、選択信号ＳＬ２をアクティブ状態とする期間に、選択信号ＳＬ４をアクティブ状態とする例について説明する。
【００７９】
本実施形態では、時刻ｔ２で選択信号ＳＬ１をアクティブ状態としてデータＤ（１，１）をデータ線１４[１]−１に書き込むが、同時に、時刻ｔ２で選択信号ＳＬ３についてもアクティブ状態とする。その結果、データＤ（１，１）がデータ線１４[１]−３にも書き込まれることになるが、画素回路ＰＩＸ（３，１）と画素回路ＰＩＸ（１，１）は位置的に近接する画素回路なので、画素回路ＰＩＸ（３，１）に書き込むべきデータＤ（３，１）と、画素回路ＰＩＸ（１，１）に書き込むべきデータＤ（１，１）はほぼ同程度の電位のデータであることが多いと考えられる。仮に、画素回路ＰＩＸ（３，１）に書き込むべきデータＤ（３，１）の電位と、画素回路ＰＩＸ（１，１）に書き込むべきデータＤ（１，１）の電位との間にある程度の差がある場合でも、データ電位に対して大きな差があるプリチャージ信号の電位の書き込みの直後に本来のデータ電位を書き込むよりも、プリチャージ信号よりは本来のデータ電位に近い電位のデータを書き込んでおくことにより、本来のデータを書き込みやすくすることができる。
【００８０】
また、第１実施形態の方式では、データ線１４[１]−３にプリチャージ信号を書き込んだ後に、期間Ｔｄのプリチャージ信号の保持期間が存在したが、本実施形態においては、本来書き込むべきデータではない場合もあるが、プリチャージ信号よりは本来書き込むべきデータに近いデータを、プリチャージ信号を書き込んだ後に書き込むので、プリチャージ信号の保持期間を実質的にほぼゼロにすることができる。
【００８１】
同様に、時刻ｔ６で選択信号ＳＬ２をアクティブ状態としてデータＤ（２，１）をデータ線１４[１]−２に書き込むが、同時に、時刻ｔ６で選択信号ＳＬ４についてもアクティブ状態とする。その結果、データＤ（２，１）がデータ線１４[１]−４にも書き込まれることになるが、画素回路ＰＩＸ（４，１）と画素回路ＰＩＸ（２，１）は位置的に近接する画素回路なので、画素回路ＰＩＸ（４，１）に書き込むべきデータＤ（４，１）と、画素回路ＰＩＸ（２，１）に書き込むべきデータＤ（２，１）はほぼ同程度の電位のデータであることが多いと考えられる。仮に、画素回路ＰＩＸ（４，１）に書き込むべきデータＤ（４，１）の電位と、画素回路ＰＩＸ（２，１）に書き込むべきデータＤ（２，１）の電位との間にある程度の差がある場合でも、データ電位に対して大きな差があるプリチャージ信号の電位の書き込みの直後に本来のデータ電位を書き込むよりも、プリチャージ信号よりは本来のデータ電位に近い電位のデータを書き込んでおくことにより、本来のデータを書き込みやすくすることができる。
【００８２】
また、第１実施形態の方式では、データ線１４[１]−４にプリチャージ信号を書き込んだ後に、期間Ｔｄのプリチャージ信号の保持期間が存在したが、本実施形態においては、本来書き込むべきデータではない場合もあるが、プリチャージ信号よりは本来書き込むべきデータに近いデータを、プリチャージ信号を書き込んだ後に書き込むので、プリチャージ信号の保持期間を実質的にほぼゼロにすることができる。その結果、各画素列におけるリーク量を揃えることができ、周期的な輝度むらの発生を抑えることができる。
【００８３】
なお、本実施形態では、時刻ｔ２で選択信号ＳＬ３をアクティブ状態とした後に、本来非アクティブ状態にするべき時刻ｔ５において選択信号ＳＬ３を非アクティブ状態としてもよいが、図１２に示すように、選択信号ＳＬ３を本来非アクティブ状態にするべき時刻ｔ５よりも早いタイミングで非アクティブ状態にしてもよい。同様に、選択信号ＳＬ４を本来非アクティブ状態にするべき時刻ｔ９よりも早いタイミングで非アクティブ状態にしてもよい。これは、上述したように、プリチャージ信号の書き込み直後に、何等かのデータを書き込んでいるために、本来のデータが書き込みやすくなっているためである。
【００８４】
また、選択信号ＳＬ３は、選択信号ＳＬ１をアクティブ状態とする時刻ｔ２と同時にアクティブ状態とする必要はなく、時刻ｔ２よりも多少遅れたタイミングでアクティブ状態としてもよい。選択信号ＳＬ４についても同様であり、選択信号ＳＬ４は、選択信号ＳＬ２をアクティブ状態とする時刻ｔ６と同時にアクティブ状態とする必要はなく、時刻ｔ６よりも多少遅れたタイミングでアクティブ状態としてもよい。
【００８５】
さらに、図６に示す駆動パターンの場合には、選択信号ＳＬ３をアクティブ状態とするタイミングと同じかあるいは多少遅れたタイミングで、選択信号ＳＬ１をアクティブ状態としてもよい。また、選択信号ＳＬ４をアクティブ状態とするタイミングと同じかあるいは多少遅れたタイミングで、選択信号ＳＬ２をアクティブ状態としてもよい。この場合でも、プリチャージ信号の保持期間を実質的にほぼゼロにすることができる。その結果、各画素列におけるリーク量を揃えることができ、周期的な輝度むらの発生を抑えることができる。
【００８６】
＜第４実施形態＞
次に本実施形態の第４実施形態について図１３を参照して説明する。第３実施形態においては、選択信号ＳＬ３および選択信号ＳＬ４をアクティブ状態とした後は、選択信号ＳＬ３および選択信号ＳＬ４をそのまま連続的にアクティブ状態とした例について説明した。しかし、本実施形態においては、選択信号ＳＬ３および選択信号ＳＬ４を断続的にアクティブ状態とする例について説明する。
【００８７】
図１３に示すように、時刻ｔ２で選択信号ＳＬ１をアクティブ状態とする際、同時に、選択信号ＳＬ３をアクティブ状態とする。但し、本実施形態では、選択信号ＳＬ１をアクティブ状態とする期間Ｔｘよりも短い期間Ｔｘ’において選択信号ＳＬ３をアクティブ状態とする。そして、本来アクティブ状態とするべき時刻ｔ４において再び選択信号ＳＬ３をアクティブ状態とし、選択信号ＳＬ１をアクティブ状態とする期間Ｔｘよりも短い期間Ｔｘ’において選択信号ＳＬ３のアクティブ状態を保つ。なお、時刻ｔ２から選択信号ＳＬ３をアクティブ状態とする期間と、時刻ｔ４から選択信号ＳＬ３をアクティブ状態とする期間は必ずしも同じ期間である必要はない。
【００８８】
同様に、時刻ｔ６で選択信号ＳＬ２をアクティブ状態とする際、同時に、選択信号ＳＬ４をアクティブ状態とする。但し、本実施形態では、選択信号ＳＬ２をアクティブ状態とする期間Ｔｘよりも短い期間Ｔｘ’において選択信号ＳＬ４をアクティブ状態とする。そして、本来アクティブ状態とするべき時刻ｔ８において再び選択信号ＳＬ４をアクティブ状態とし、選択信号ＳＬ２をアクティブ状態とする期間Ｔｘよりも短い期間Ｔｘ’において選択信号ＳＬ４のアクティブ状態を保つ。なお、時刻ｔ６から選択信号ＳＬ３をアクティブ状態とする期間と、時刻ｔ８から選択信号ＳＬ３をアクティブ状態とする期間は必ずしも同じ期間である必要はない。
【００８９】
本実施形態においても、プリチャージ信号の書き込み直後に、データ線１４[１]−３とデータ線１４[１]−４に何等かのデータを書き込むので、データ線１４[１]−３とデータ線１４[１]−４におけるプリチャージ信号の保持期間を実質的にほぼゼロにすることができる。その結果、各画素列におけるリーク量を揃えることができ、周期的な輝度むらの発生を抑えることができる。
【００９０】
なお、図６のパターンの場合には、選択信号ＳＬ１と選択信号ＳＬ３を、上記と同様に断続的にアクティブ状態とすればよい。
【００９１】
＜第５実施形態＞
次に本実施形態の第５実施形態について図１４を参照して説明する。上述した各実施形態では、画素回路ＰＩＸに書き込むデータの電圧の極性が正極性の場合と負極性の場合のそれぞれにおいて、プリチャージ信号の電圧を一定にした場合について説明した。しかし、本実施形態では、プリチャージ信号の書き込み期間終了の直前に、プリチャージ信号の電圧をデータ電圧範囲の中点等に変化させる例について説明する。
【００９２】
本実施形態では、いわゆる焼き付きを防止するため、画素回路ＰＩＸに書き込む電圧の極性を、１フレームごとに反転するフレーム極性反転駆動を採用する。つまり、データ線１４を介して画素回路ＰＩＸに供給する画像信号Ｄ[n]のレベルを、画像信号Ｄ[n]の中心電圧に対して１フレームごとに反転する。本実施形態においては、画像信号Ｄ[n]が画像信号Ｄ[n]の中心電圧に対して高電圧となる場合を正極性とし、画像信号Ｄ[n]が画像信号Ｄ[n]の中心電圧に対して低電圧となる場合を負極性とする。
【００９３】
図１４に本実施形態におけるプリチャージ信号の電圧の変化を示す。図１４に示すように、正極性の場合には、時刻ｔ０においてプリチャージ信号の電圧を開始する。正極性の場合のプリチャージ信号の電圧は、負極性の場合のデータ電圧の最高値Ｖ２に近い電圧Ｖｐｒｅ２となっている。上述した各実施形態においては、プリチャージ信号は、時刻ｔ１までこの電圧Ｖｐｒｅ２を維持するように駆動される。
【００９４】
しかし、本実施形態においては、図１４に示すように、プリチャージ信号の書き込みが終了する時刻ｔ１の直前の時刻ｔ１’で、プリチャージ信号の電圧を、正極性のデータ電圧範囲の中点である電圧Ｖｃｏｍ＋ΔＶ／２まで上昇させる。図１４において、電圧Ｖｃｏｍは画像信号Ｄ[n]の中心電圧であり、正極性のデータ電圧範囲は、電圧Ｖｃｏｍから電圧Ｖｃｏｍ＋ΔＶまでとなっている。このように、プリチャージ信号の電圧を、データ電圧範囲の中点であるＶｃｏｍ＋ΔＶ／２まで上昇させることにより、データの書き込みが容易となる。つまり、正極性のデータ電圧範囲は、電圧Ｖｃｏｍから電圧Ｖ１（Ｖ１＝Ｖｃｏｍ＋ΔＶ）であり、時刻ｔ０から時刻ｔ１’まで書き込まれるプリチャージ信号の電圧Ｖｐｒｅ２との差が大きい。したがって、このような電圧Ｖｐｒｅ２のプリチャージ信号のデータ線１４に対する書き込み直後に、データ電圧をデータ線１４に書き込むと、電圧差が大きいために、書き込んだ電圧が所望のデータ電圧まで上昇するのに所定の期間を要する。しかし、本実施形態のように、時刻ｔ１’で、プリチャージ信号の電圧を、正極性のデータ電圧範囲の中点である電圧Ｖｃｏｍ＋ΔＶ／２まで上昇させておくことにより、正極性のデータ電圧がどのような値であっても、書き込んだ電圧がすぐに所望のデータ電圧となり、データ電圧の書き込みが容易となる。
【００９５】
同様に、負極性の場合には、図１４に示すように、時刻ｔ０においてプリチャージ信号の電圧を開始する。負極性の場合のプリチャージ信号の電圧は、データ電圧の中心電圧Ｖｃｏｍに近い電圧Ｖｐｒｅ１となっている。上述した各実施形態においては、プリチャージ信号は、時刻ｔ１までこの電圧Ｖｐｒｅ１を維持するように駆動される。
【００９６】
しかし、本実施形態においては、図１４に示すように、プリチャージ信号の書き込みが終了する時刻ｔ１の直前の時刻ｔ１’で、プリチャージ信号の電圧を、負極性のデータ電圧範囲の中点である電圧Ｖｃｏｍ−ΔＶ／２まで降下させる。負極性のデータ電圧範囲は、電圧Ｖｃｏｍから電圧Ｖ２（Ｖ２＝Ｖｃｏｍ−ΔＶ）であり、時刻ｔ０から時刻ｔ１’まで書き込まれるプリチャージ信号の電圧Ｖｐｒｅ１との差が大きい。したがって、このような電圧Ｖｐｒｅ１のプリチャージ信号のデータ線１４に対する書き込み直後に、データ電圧をデータ線１４に書き込むと、電圧差が大きいために、書き込んだ電圧が所望のデータ電圧になるまで所定の期間を要する。しかし、本実施形態のように、時刻ｔ１’で、プリチャージ信号の電圧を、負極性のデータ電圧範囲の中点である電圧Ｖｃｏｍ−ΔＶ／２まで降下させておくことにより、負極性のデータ電圧がどのような値であっても、書き込んだ電圧がすぐに所望のデータ電圧となり、データ電圧の書き込みが容易となる。
【００９７】
以上のように、プリチャージ信号の電圧を、プリチャージ信号の書き込み終了直前にデータ電圧範囲内に変化させることにより、プリチャージ信号の電圧から、データ電圧への書き込みのし易さをデータ電圧の値によらずに均等にすることができ、表示むらの発生を抑制することができる。また、図５に示すデータ線１４[１]−３においては、時刻ｔ１でプリチャージ信号の書き込みが終了した後、データＤ（３，１）が書き込まれるまでに、期間Ｔｄのプリチャージ信号の保持期間が生じることになるが、本実施形態のように、時刻ｔ１の直前の時刻ｔ１’でプリチャージ信号の電圧をデータ電圧範囲内に変化させれば、実質的にプリチャージ信号の書き込み直後にデータを書き込んだ場合と同様になり、プリチャージ信号の保持期間をほぼゼロにすることができる。つまり、奇数列のデータ線と偶数列のデータ線とでプリチャージ信号の保持期間差をほぼゼロにすることができ、周期的な表示むらの発生を防止することができる。
【００９８】
なお、プリチャージ信号の変化させる電圧は、データ電圧範囲の中点である必要はなく、データ電圧範囲の最低点、あるいは、最高点であってもよい。
【００９９】
＜変形例＞
本発明は、上述した各実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。また、各実施形態及び各変形例を適宜組み合わせてもよいことは勿論である。
【０１００】
（１）上述した各実施形態においては、データ線への画像信号の書き込みの前に、プリチャージ信号をデータ線に書き込む場合について説明した。しかしながら、本発明は、プリチャージ信号の書き込みを行わない場合にも適用可能である。例えば、図１５に示すように、プリチャージ信号供給回路を設けずに、各画素行に第１走査線１２ａおよび第２走査線１２ｂを設けるようにしてもよい。本変形例の場合には、図１６に示すように、奇数列の画素回路ＰＩＸに対するデータの書き込みと並行して、偶数列のデータ線に対するデータの書き込みを行うことができ、また、偶数列の画素回路ＰＩＸに対するデータの書き込みと並行して、奇数列のデータ線に対するデータの書き込みを行うことができる。したがって、奇数列と偶数列のデータ線にデータを書き込んだ後に、奇数列と偶数列の画素回路ＰＩＸに対して同時にデータを書き込む比較例と比較すると、１水平走査期間を短くすることができる。
【０１０１】
また、本変形例の場合には、奇数列または偶数列の画素回路ＰＩＸに対するデータの書き込みと、偶数列または奇数列のデータ線に対するデータの書き込みとを並行して実行可能なため、図１６の走査信号Ｇ１−１、Ｇ１−２、Ｇ２−１、Ｇ２−２に点線で示すように、走査信号Ｇ１−１、Ｇ１−２、Ｇ２−１、Ｇ２−２のパルス幅を広くすることができる。その結果、画素回路ＰＩＸに対するデータの書き込み時間を十分に確保することができ、画素電圧を確実に所望の電圧にすることができる。
【０１０２】
また、本変形例により、走査信号のパルス幅を広くすることができることの利点として、図１７に示すように、走査信号Ｇ１−１、Ｇ１−２、Ｇ２−１、Ｇ２−２の変化が急峻ではない場合にも確実な動作を保証できることが挙げられる。一例として、図１７において、時刻ｔ６で走査信号Ｇ１−１をアクティブ状態とし、画素回路ＰＩＸ（１，１）にデータＤ（１，１）を書き込み、画素回路ＰＩＸ（３，１）にデータＤ（３，１）を書き込む場合について説明する。このような書き込みを行う場合に、走査信号Ｇ１−１が急峻に非アクティブ状態とはならずに緩やかに変化したとすると、データ線１４[１]−１に、次の１水平走査期間における第１画素列用のデータＤ（１，２）が書き込まれる前に走査信号Ｇ１−１が非アクティブ状態にならなければ、画素回路ＰＩＸ（１，１）はデータＤ（１，２）で書き換えられてしまうことになる。しかしながら、本変形例では、走査信号のパルス幅を広くすることができるので、図１７のように、走査信号Ｇ１−１が急峻に非アクティブ状態とはならずに緩やかに変化したとしても、データ線１４[１]−１にデータＤ（１，２）が書き込まれる前に、走査信号Ｇ１−１を非アクティブ状態とすることができる。
【０１０３】
さらに、本変形例の利点として、図１８に示すように、データがデータ線に書き込まれる前に、走査線を先にアクティブ状態とする場合にも適用可能なことが挙げられる。走査線のデータ線のカプリングにより、データ線の電位が変化することが考えられるが、予め走査線をアクティブ状態としてからデータをデータ線に書き込むようにすれば、このようなカプリングによるデータ線の電位変化を防ぐことができる。但し、上述したように、走査信号が急峻に変化しない場合には、第１画素行における走査線が非アクティブ状態になる前に、第２画素行における走査線をアクティブ状態にしてしまうと、第１画素行の画素回路が第２画素行のデータで書き換えられてしまう。
【０１０４】
しかしながら、本変形例では、一画素行において、奇数画素列と偶数画素列を別々に走査することが可能なため、図１８に示すように、時刻ｔ２でデータ線１４[１]−１にデータＤ（１，１）が書き込まれる前に、時刻ｔ１から第１画素行の走査信号Ｇ１−１をアクティブ状態とし、画素回路ＰＩＸ（１，１）と画素回路ＰＩＸ（３，１）にデータＤ（１，１）とデータＤ（３，１）を書き込み、時刻ｔ１０でデータ線１４[１]−１にデータＤ（１，２）が書き込まれる前に、時刻ｔ９で第２画素行の走査線Ｇ２−１をアクティブ状態とすることができる。このタイミングにおいては。まだ第１画素行の偶数画素列の画素回路ＰＩＸ（２，１）とＰＩＸ（４，１）に対するデータの書き込みが行われているが、本変化形例では、偶数画素列と奇数画素列を別々に走査することが可能なため、第１画素行の画素回路が第２画素行のデータで書き換えてしまうことなく、上述したカプリングによるデータ線の電位変化を、走査信号が急峻に変化しない場合でも確実に防止することができる。
【０１０５】
（２）上述した各実施形態および変形例では、ｎ本のデータ線１４は、相隣接する４本を単位としてＪ個の配線ブロックＢ［１］〜Ｂ［Ｊ］に区分された例で説明しているが、データ線のブロックは相隣接する４本でなくても良く２本、３本、５本、６本、７本、8本・・・・・ｎ本（ｎは自然数）としても良い。
【０１０６】
（３）上述した実施形態においては電気光学材料の一例として液晶を取上げたが、それら以外の電気光学材料を用いた電気光学装置にも本発明は適用される。電気光学材料とは、電気信号（電流信号または電圧信号）の供給によって透過率や輝度といった光学的特性が変化する材料である。例えば、有機ＥＬ（ElectroLuminescent）、無機ＥＬや発光ポリマーなどの発光素子を用いた表示パネルや、着色された液体と当該液体に分散された白色の粒子とを含むマイクロカプセルを電気光学材料として用いた電気泳動表示パネル、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学材料として用いたツイストボールディスプレイパネル、黒色トナーを電気光学材料として用いたトナーディスプレイパネル、あるいはヘリウムやネオンなどの高圧ガスを電気光学材料として用いたプラズマディスプレイパネルなど各種の電気光学装置に対しても上記実施形態と同様に本発明が適用され得る。
【０１０７】
＜応用例＞
この発明は、各種の電子機器に利用され得る。図２１は、この発明の適用対象となる電子機器の具体的な形態を例示するものである。
【０１０８】
図２１は、この発明の第１実施形態である駆動用集積回路の適用例である投射型表示装置（３板式のプロジェクター）４０００の構成を示す模式図である。この投射型表示装置４０００は、相異なる表示色Ｒ、Ｇ、Ｂに各々対応する３個の電気光学装置１（１Ｒ，１Ｇ，１Ｂ）を含んでいる。照明光学系４００１は、照明装置（光源）４００２からの出射光のうち赤色成分ｒを電気光学装置１Ｒに供給し、緑色成分ｇを電気光学装置１Ｇに供給し、青色成分ｂを電気光学装置１Ｂに供給する。各電気光学装置１は、照明光学系４００１から供給される各単色光を表示画像に応じて変調する光変調器（ライトバルブ）として機能する。投射光学系４００３は、各電気光学装置１からの出射光を合成して投射面４００４に投射する。
【０１０９】
このような液晶プロジェクターに本発明の電気光学装置１を適用した場合には、高フレーム周波数化と高解像度化に対応しているので、フリッカーのない高画質の液晶プロジェクターを実現することができる。
【０１１０】
なお、本発明が適用される電子機器としては、図１、図２１に例示した機器のほか、携帯情報端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ），デジタルスチルカメラ，テレビ，ビデオカメラ，カーナビゲーション装置，車載用の表示器（インパネ），電子手帳，電子ペーパー，電卓，ワードプロセッサー，ワークステーション，テレビ電話，ＰＯＳ端末，プリンター，スキャナー，複写機，ビデオプレーヤ，タッチパネルを備えた機器等などが挙げられる。
【符号の説明】
【０１１１】
１…電気光学装置、１０…画素部、１２…走査線、１２ａ…第１走査線、１２ｂ…第２走査線、１４…データ線、１５…データ線、２２…走査線駆動回路、３０…データ線駆動回路、４０…制御回路、５５…プリチャージ信号供給回路、５７…デマルチプレクサー、５８…スイッチ、６０…液晶素子、６２…画素電極、６４…コモン電極、６６…液晶、１００…電気光学パネル、２００…駆動用集積回路。
【図１】
2015087586.tif 000003
【図２】
2015087586.tif 000004
【図３】
2015087586.tif 000005
【図４】
2015087586.tif 000006
【図５】
2015087586.tif 000007
【図６】
2015087586.tif 000008
【図７】
2015087586.tif 000009
【図８】
2015087586.tif 000010
【図９】
2015087586.tif 000011
【図１０】
2015087586.tif 000012
【図１１】
2015087586.tif 000013
【図１２】
2015087586.tif 000014
【図１３】
2015087586.tif 000015
【図１４】
2015087586.tif 000016
【図１５】
2015087586.tif 000017
【図１６】
2015087586.tif 000018
【図１７】
2015087586.tif 000019
【図１８】
2015087586.tif 000020
【図１９】
2015087586.tif 000021
【図２０】
2015087586.tif 000022
【図２１】
2015087586.tif 000023