(57)【要約】【課題】本発明は、半導体素子の熱抵抗を正確に測定できる熱抵抗測定方法を提供することを目的とする。【解決手段】半導体素子の順方向ゲートソース間電圧の温度係数を測定する工程と、該半導体素子へのドレイン電圧印加前に該順方向ゲートソース間電圧を測定し、該半導体素子へのドレイン電圧印加によるチャネル温度上昇後に該順方向ゲートソース間電圧を測定し、該ドレイン電圧印加前の該順方向ゲートソース間電圧と該ドレイン電圧印加後の該順方向ゲートソース間電圧との差分を求める工程と、該差分を求める工程における該半導体素子への印加電力、該温度係数、及び該差分から、該半導体素子の熱抵抗値を算出する工程と、を有し、該温度係数を測定する工程の前に、該温度係数を測定する工程と同一条件でダミー温度係数測定を行う。【選択図】図１
2015215365.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子の順方向ゲートソース間電圧の温度係数を測定する工程と、
前記半導体素子へのドレイン電圧印加前に前記順方向ゲートソース間電圧を測定し、前記半導体素子へのドレイン電圧印加によるチャネル温度上昇後に前記順方向ゲートソース間電圧を測定し、前記ドレイン電圧印加前の前記順方向ゲートソース間電圧と前記ドレイン電圧印加後の前記順方向ゲートソース間電圧との差分を求める工程と、
前記差分を求める工程における前記半導体素子への印加電力、前記温度係数、及び前記差分から、前記半導体素子の熱抵抗値を算出する工程と、を有し、
前記温度係数を測定する工程の前に、前記温度係数を測定する工程と同一条件でダミー温度係数測定を行うことを特徴とする熱抵抗測定方法。
【請求項２】
半導体素子の順方向ゲートソース間電圧の温度係数を測定する工程と、
前記半導体素子へのドレイン電圧印加前に前記順方向ゲートソース間電圧を測定し、前記半導体素子へのドレイン電圧印加によるチャネル温度上昇後に前記順方向ゲートソース間電圧を測定し、前記ドレイン電圧印加前の前記順方向ゲートソース間電圧と前記ドレイン電圧印加後の前記順方向ゲートソース間電圧との差分を求める工程と、
前記差分を求める工程における前記半導体素子への印加電力、前記温度係数、及び前記差分から、前記半導体素子の熱抵抗値を算出する工程と、を有し、
前記差分を求める工程の前に、前記差分を求める工程と同一条件でダミー差分測定を行うことを特徴とする熱抵抗測定方法。
【請求項３】
前記半導体素子はＧａＮＨＥＭＴであることを特徴とする請求項１又は２に記載の熱抵抗測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の順方向ゲートソース間電圧の温度依存を利用した半導体素子の熱抵抗測定方法に関する。
【背景技術】
【０００２】
特許文献１には、半導体素子の順方向ゲートソース間電圧（以後、Ｖｇｓという）が半導体素子の温度に依存することを利用して半導体素子の熱抵抗を測定する方法が開示されている。この熱抵抗測定方法は、Ｖｇｓが温度のみによって変化することを前提としている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０５−２０３６９８号公報
【特許文献２】特開２００７−０９３３３５号公報
【特許文献３】特開２００７−２２５５０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、半導体素子のＶｇｓは、温度以外の要因で変動することがある。具体的には、Ｖｇｓは半導体素子へのバイアス印加や高周波電力の入力等で変動することがある。この場合、Ｖｇｓが温度のみによって変化することを前提とした熱抵抗測定方法では、正確に熱抵抗を測定できないことがあった。
【０００５】
本発明は、上述のような課題を解決するためになされたもので、半導体素子の熱抵抗を正確に測定できる熱抵抗測定方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本願の発明にかかる熱抵抗測定方法は、半導体素子の順方向ゲートソース間電圧の温度係数を測定する工程と、該半導体素子へのドレイン電圧印加前に該順方向ゲートソース間電圧を測定し、該半導体素子へのドレイン電圧印加によるチャネル温度上昇後に該順方向ゲートソース間電圧を測定し、該ドレイン電圧印加前の該順方向ゲートソース間電圧と該ドレイン電圧印加後の該順方向ゲートソース間電圧との差分を求める工程と、該差分を求める工程における該半導体素子への印加電力、該温度係数、及び該差分から、該半導体素子の熱抵抗値を算出する工程と、を有し、該温度係数を測定する工程の前に、該温度係数を測定する工程と同一条件でダミー温度係数測定を行うことを特徴とする。
本願の発明にかかる他の熱抵抗測定方法は、半導体素子の順方向ゲートソース間電圧の温度係数を測定する工程と、該半導体素子へのドレイン電圧印加前に該順方向ゲートソース間電圧を測定し、該半導体素子へのドレイン電圧印加によるチャネル温度上昇後に該順方向ゲートソース間電圧を測定し、該ドレイン電圧印加前の該順方向ゲートソース間電圧と該ドレイン電圧印加後の該順方向ゲートソース間電圧との差分を求める工程と、該差分を求める工程における該半導体素子への印加電力、該温度係数、及び該差分から、該半導体素子の熱抵抗値を算出する工程と、を有し、該差分を求める工程の前に、該差分を求める工程と同一条件でダミー差分測定を行うことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、半導体素子の電気特性を安定化させた後に熱抵抗測定のための測定を実施するので、半導体素子の熱抵抗を正確に測定できる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態１に係る熱抵抗測定方法を示すフローチャートである。
【図２】本発明の実施の形態２に係る熱抵抗測定方法を示すフローチャートである。
【図３】本発明の実施の形態２に係る熱抵抗測定方法の変形例を示すフローチャートである。
【発明を実施するための形態】
【０００９】
実施の形態１．
図１は、本発明の実施の形態１に係る熱抵抗測定方法を示すフローチャートである。本発明の実施の形態１に係る熱抵抗測定方法はＧａＮで形成されたＨＥＭＴ（以後、半導体素子という）の熱抵抗を測定するものである。以後、図１に沿って説明を進める。まず、半導体素子のエージングを実施する（ステップ１０）。エージングは、半導体素子に対し３ｄＢ利得圧縮点にて高周波電力入力を３０秒程度実施するものである。
【００１０】
次いで、Ｖｇｓの温度係数を測定する（ステップ１２）。Ｖｇｓの温度係数は、各温度においてＶｇｓとＩｇｓの相関を測定して得る。次いで、Ｖｄ・Ｉｄ印加条件を決定する（ステップ１４）。ここでいうＶｄ・Ｉｄ印加条件とは、半導体素子が発熱する程度のＶｄ・Ｉｄである。次いで、半導体素子のエージングを実施する（ステップ１６）。このエージングは、前述のステップ１０のエージングと同条件で実施するものである。
【００１１】
次いで、ドレイン電圧印加（Ｖｄ・Ｉｄ印加）によるチャネル温度上昇前後のＶｇｓの差分（以後、ΔＶｆという）を求める（ステップ１８）。この工程では、半導体素子へのドレイン電圧印加前にＶｇｓを測定し、半導体素子へのドレイン電圧印加によるチャネル温度上昇後にＶｇｓを測定し、ドレイン電圧印加前のＶｇｓとドレイン電圧印加後のＶｇｓとの差分を求める。そして、ステップ１８では、ステップ１４で決定したＶｄ・Ｉｄが印加される。よってこのＶｄ・Ｉｄを印加すると半導体素子の温度、即ち半導体素子のチャネル温度が上昇する。
【００１２】
次いで、熱抵抗値を算出する（ステップ２０）。半導体素子の熱抵抗値は、差分を求める工程における半導体素子への印加電力、温度係数、前述の差分（ΔＶｆ）から求める。本発明の実施の形態１に係る熱抵抗測定方法は上述の工程を備える。
【００１３】
本発明の実施の形態１に係る熱抵抗測定方法によれば、Ｖｇｓの温度係数を測定する前にエージング工程を実施する。エージング工程により半導体素子の電気特性が安定化し、Ｖｇｓはほぼ温度のみによって変化するようになる。これにより正確なＶｇｓが測定できるので、正確な温度係数を測定できる。また、Ｖｇｓの差分を求める工程の前にもエージング工程を実施する。このエージング工程により半導体素子の電気特性を安定化させることができる。これにより正確なＶｇｓが測定できるので、正確なΔＶｆを求めることができる。このように、Ｖｇｓの温度係数測定前、及びΔＶｆを求める前にエージング工程を実施することで、各工程におけるＶｇｓが温度以外の要因で変動することを抑制できる。ゆえに、半導体素子の熱抵抗を正確に測定できる。
【００１４】
本発明の実施の形態ではＶｇｓの温度係数測定前、及びΔＶｆを求める前にエージング工程を実施した。しかしながらＶｇｓの温度係数を測定する前のエージングにより半導体素子の電気特性が安定化し、ΔＶｆ測定前のエージング工程が必要ない場合にはそれを省略してもよい。また、不要であればＶｇｓの温度係数を測定する前のエージングを省略してもよい。
【００１５】
本発明の実施の形態１に係る熱抵抗測定方法では、ステップ１４にて半導体素子が発熱する程度のＶｄ・Ｉｄ印加条件を決定した。しかしながら、半導体素子は通常動作時のＶｄ・Ｉｄで発熱するものなので、ステップ１４を省略して、ステップ１８にて通常動作時のＶｄ・Ｉｄを印加することとしてもよい。
【００１６】
本発明の実施の形態に係る半導体素子はＧａＮで形成されたＨＥＭＴであるとしたがこれに限定されない。半導体素子は、Ｖｇｓがバイアス印加や高周波電力の入力等で変化し得るものであれば特に限定されない。
【００１７】
実施の形態２．
図２は、本発明の実施の形態２に係る熱抵抗測定方法を示すフローチャートである。以後、図２に沿って説明を進める。まず、ダミー温度係数測定（以後、ダミー測定１という）を実施する（ステップ２０）。ダミー測定１は、前述の「Ｖｇｓの温度係数を測定する工程」と同一条件で行う。次いで、１２、１４、１８及び２０を実施する。これらの工程は実施の形態１にて説明したとおりである。
【００１８】
Ｖｇｓの温度係数を測定する工程の前にダミー測定１を行うことにより、半導体素子の電気特性を安定化させることができる。つまり、Ｖｇｓが温度以外の要因で変動することを抑制して、正確な温度係数を測定できる。
【００１９】
図３は本発明の実施の形態２に係る熱抵抗測定方法の変形例を示すフローチャートである。変形例の熱抵抗測定方法はΔＶｆを求める工程の前に、ダミー差分（ΔＶｆ）測定工程（以後、ダミー測定２という）を実施する。ダミー測定２は、前述の「ΔＶｆを求める工程」と同一条件で行う。
【００２０】
ΔＶｆを求める工程の前にダミー測定２を行うことにより、半導体素子の電気特性を安定化させることができる。つまり、Ｖｇｓが温度以外の要因で変動することを抑制して、正確なΔＶｆを測定できる。
【００２１】
本発明の実施の形態１及び２により、温度係数を測定する工程の前にエージング又はダミー測定１を行うことを説明した。ここで本発明は、温度係数を測定する工程の前に「昇温工程」を実施し、半導体素子の電気特性を安定化させてから温度係数を測定することを特徴の1つとする。つまり、温度係数を測定する工程の前に行う工程はエージング工程やダミー測定工程に限定されず、昇温工程であればよい。同様に、ΔＶｆを求める工程の前のエージング又はダミー測定２についても、これらに限定されず、昇温工程であればよい。
【００２２】
ダミー測定１及びダミー測定２は複数回実施して半導体素子の電気特性をさらに安定化させてもよい。なお、本発明の実施の形態２に係る熱抵抗測定方法は、少なくとも実施の形態１と同程度の変形は可能である。
【符号の説明】
【００２３】
１０  エージング工程、  １２  Ｖｇｓの温度係数測定工程、  １６  エージング工程、  １８  ΔＶｆを求める工程、  ２０  熱抵抗を算出する工程
【図１】
2015215365.tif 000003
【図２】
2015215365.tif 000004
【図３】
2015215365.tif 000005