(57)【要約】改良された高周波（ＲＦ）受信信号補正を提供するための方法および装置が提供される。受信路と受信路に関連するウォームアップ時間とを有するとともに、関連する利得を有する少なくとも１つのアナログベースバンド利得制御段（２１８）を含むＲＦ受信機回路（１０６）に関して、該方法は、ウォームアップ時間中にＤＣ補正計算処理を実行して、少なくとも１つの利得制御段（２１８）の各々に対して第１の成分および第２の成分を有するＤＣ補正値を得るステップを含む。ＤＣ補正計算ステップは、ベースバンド路の第１の閉ループ補正（４６０）を実行してＤＣ補正値の第１の成分を得るステップと、ウォームアップ時間中の利得に応じて受信路の第２の閉ループ補正（４６２）を実行してＤＣ補正値の第２の成分を得るステップとを含む。ウォームアップ時間後の処理中（４６４、４６６）、開ループ補正が、ＰＭＡ（２１８）の利得とＤＣ補正値に応じて瞬時ＤＣ補正のために実行される。
2008535377.tif 000002
【特許請求の範囲】
【請求項１】
ウォームアップ時間と該ウォームアップ時間に関連する受信路とを有する高周波（ＲＦ）受信機回路における方法であって、該ＲＦ受信機回路は利得と該利得に関連するベースバンド路とを有する少なくとも１つのベースバンド・アナログ利得制御段を含み、該方法は、前記ウォームアップ時間中にＤＣ補正計算処理を実行して、少なくとも１つの利得制御段の各々に対して第１の成分および第２の成分を有するＤＣ補正値を得るステップを備え、前記ウォームアップ時間中にＤＣ補正計算処理を実行するステップは、
前記ベースバンド路の第１の閉ループ補正を実行して、前記ＤＣ補正値の第１の成分を得るステップと、
前記受信路の第２の閉ループ補正を前記ウォームアップ時間中の利得に応じて実行し、前記ＤＣ補正値の第２の成分を得るステップとを含む、方法。
【請求項２】
前記ウォームアップ時間後のＲＦ受信機回路の動作中、開ループ補正を前記利得と前記ＤＣ補正値に応じて実行し、瞬時ＤＣ補正を実行するステップを備える請求項１に記載の方法。
【請求項３】
前記ＲＦ受信機回路がＤＣ補正フィードバック路を含み、前記開ループ補正を実行するステップが
前記ＤＣ補正フィードバック路を保持モードに置くステップと、
利得の変更に応答して、前記ＤＣ補正値に応じて開ループ補正を実行するステップとを備える請求項２に記載の方法。
【請求項４】
前記少なくとも１つのベースバンド・アナログ制御段が入力および出力を含み、前記第１の閉ループ補正を実行して、前記ＤＣ補正値の第１の成分を得るステップが、
前記少なくとも１つのベースバンド・アナログ制御段の入力をアースに接続するステップと、
ベースバンド路の閉ループＤＣオフセット値をＤＣ補正値の第１の成分として記憶するステップと、を備える請求項１に記載の方法。
【請求項５】
前記ＲＦ受信機回路が、前記少なくとも１つのベースバンド・アナログ制御段に結合され、高利得状態および低利得状態を有する低雑音増幅器（ＬＮＡ）を含み、前記第１の閉ループ補正を実行して、前記ＤＣ補正値の第１の成分を得るステップが、ベースバンド路の閉ループＤＣオフセット値を記憶するステップの前に前記ＬＮＡを低利得状態に置くステップを備える請求項４に記載の方法。
【請求項６】
前記ＲＦ受信機回路が、前記少なくとも１つのベースバンド・アナログ制御段に結合され、高利得状態および低利得状態を有する低雑音増幅器（ＬＮＡ）と、前記ＬＮＡに結合される少なくとも１つのミキサであって、該少なくとも１つのミキサの各々が入力および出力を有する少なくとも１つのミキサとを含み、前記第２の閉ループ補正を前記ウォームアップ時間中に利得に応じて実行して、前記ＤＣ補正値の第２の成分を得るステップが、
前記少なくとも１つのミキサの出力を前記少なくとも１つのベースバンド・アナログ利得段の入力と結合するステップと、
前記少なくとも１つのベースバンド・アナログ利得段の利得を高利得に設定するステップと、
前記ＬＮＡを低利得状態に置くステップと、
前記受信路の閉ループＤＣオフセット値を前記ＤＣ補正値の第２の成分として記憶するステップと、を備える請求項４に記載の方法。
【請求項７】
前記受信路の閉ループＤＣオフセット値を記憶するステップが、前記受信路の閉ループＤＣオフセット値を記憶して、記憶されたＤＣ補正値を得るステップを含み、前記記憶されたＤＣ補正値は、前記記憶されたＤＣ補正値の第１の成分と、前記ＤＣ補正値の第２の成分である前記受信路の閉ループＤＣオフセット値との組み合わせである、請求項６に記載の方法。
【請求項８】
前記ウォームアップ時間後の前記ＲＦ受信機回路の動作中、開ループ補正を利得および記憶されたＤＣ補正値に応じて実行するステップを備える請求項７に記載の方法。
【請求項９】
前記ＲＦ受信機回路がＤＣ補正フィードバック路をさらに含み、前記開ループ補正を実行するステップが、
前記ＤＣ補正フィードバック路を保持モードに置くステップと、
自動利得制御の動作を可能にするステップと、
開ループ補正を利得および記憶されたＤＣ補正値に応じて実行するステップと、を備える請求項８に記載の方法。
【請求項１０】
前記開ループ補正を実行するステップが、利得の変更に応答して、開ループ補正を記憶されたＤＣ補正値に応じて実行するステップを備える請求項９に記載の方法。
【請求項１１】
前記開ループ補正を実行するステップが、開ループ補正を利得、記憶されたＤＣ補正値、および所定の遅延に応じて実行するステップを含み、前記所定の遅延は、利得の変更と前記受信路へのＤＣ補正値の適用とを整合させるのに必要な持続時間に対応する、請求項８に記載の方法。
【請求項１２】
前記ＲＦ受信機回路が、前記少なくとも１つのベースバンド・アナログ利得段に結合可能で、高利得状態および低利得状態を有するプレミキサＲＦラインアップを含み、前記少なくとも１つのベースバンド・アナログ利得段は入力と出力を有し、前記第２の閉ループ補正をウォームアップ時間中に利得に応じて実行して、前記ＤＣ補正値の第２の成分を得るステップが、
前記プレミキサＲＦラインアップを前記少なくとも１つのベースバンド・アナログ利得段の入力に結合するステップと、
前記少なくとも１つのベースバンド・アナログ利得段の利得を高利得に設定するステップと、
前記プレミキサＲＦラインアップの利得を低利得状態に設定するステップと、
第２の閉ループＤＣオフセット値を前記ＤＣ補正値の第２の成分として記憶するステップと、を備える請求項１に記載の方法。
【請求項１３】
前記少なくとも１つのベースバンド・アナログ段が少なくとも１つのポストミキサ増幅器（ＰＭＡ）を含む、請求項１に記載の方法。
【請求項１４】
高周波（ＲＦ）受信機回路であって、該ＲＦ受信機回路に関連するウォームアップ時間を有するＲＦ受信機回路において、
少なくとも１つのベースバンド・アナログ利得制御段であって、該少なくとも１つのベースバンド・アナログ利得制御段に関連する利得を有するとともに、該利得を制御する制御信号を受信するための第１の入力と、第２の入力と、出力とを有する少なくとも１つのベースバンド・アナログ利得制御段と、
前記少なくとも１つの利得制御段に結合され、前記制御信号を生成し前記少なくとも１つの利得制御段に供給するための自動利得制御回路と、
前記少なくとも１つの利得制御段に結合され、該少なくとも１つの利得制御段からの情報を受信するためのるＤＣオフセット補正回路と、を備え、
前記ウォームアップ時間中、前記少なくとも１つの利得制御段の第２の入力がアースに結合されて、第１の閉ループ補正が実行されてＤＣ補正値の第１の成分が得られ、該ＤＣ補正値の第１の成分が前記ＤＣオフセット補正回路に記憶される、ＲＦ受信機回路。
【請求項１５】
低域発振器（ＬＯ）と、
少なくとも１つのミキサと、を備え、
前記少なくとも１つのミキサの各々は、前記ＬＯに結合される入力と、前記少なくとも１つのベースバンド・アナログ利得制御段のうちの１つに結合可能な出力とを有し、
前記ウォームアップ時間中、前記少なくとも１つの利得制御段の各々の第２の入力は前記少なくとも１つのミキサのうちの１つと結合されて、第２の閉ループ補正が利得に応じて実行されてＤＣ補正値の第２の成分が得られる、請求項１４に記載のＲＦ受信機回路。
【請求項１６】
前記ウォームアップ時間後の動作中、前記少なくとも１つの利得制御段の各々の第２の入力は、前記少なくとも１つのミキサのうちの１つに結合されて、瞬時開ループ補正が利得およびＤＣ補正値に応じて実行され、前記ＤＣ補正値はその第１の成分および第２の成分の組み合わせから成る、請求項１５に記載のＲＦ受信機回路。
【請求項１７】
仮想（Ｉ）路および直交（Ｑ）路の２つの直交路を備え、該２つの直交路の各々が、前記少なくとも１つのベースバンド・アナログ利得制御段のうちの１つと、前記少なくとも１つのミキサのうちの１つとを含む、請求項１６に記載のＲＦ受信機回路。
【請求項１８】
前記少なくとも１つのＰＭＡおよび前記自動利得制御回路に結合され、高利得状態および低利得状態を有する低雑音増幅器（ＬＮＡ）を備え、前記ＤＣオフセット補正回路はＤＣ補正値を記憶する記憶手段を含み、前記第２の閉ループ補正を前記ウォームアップ時間中に実行して、前記ＤＣ補正値の第２の成分を得る際、前記自動利得制御回路は、前記少なくとも１つの利得制御段に信号を送信して前記少なくとも１つの利得制御段を高利得に設定するとともに、前記ＬＮＡに信号を送信して前記ＬＮＡを低利得状態に置き、閉ループＤＣオフセット値は、前記ＤＣ補正値の第２の成分として前記記憶手段に記憶され、前記第１の成分と組み合わされて前記ＤＣ補正値が得られる、請求項１５に記載のＲＦ受信機回路。
【請求項１９】
前記少なくとも１つの利得制御段が、ＰＭＡ利得を有する少なくとも１つのポストミキサ増幅器（ＰＭＡ）を含む、請求項１４に記載のＲＦ受信機回路。
【請求項２０】
低域発振器（ＬＯ）と、
前記ＬＯに結合される入力と、前記利得制御段に結合可能な出力とを有するミキサと、を備え、
前記ウォームアップ時間中、前記少なくとも１つの利得制御段の第２の入力が前記ミキサに結合されて、第２の閉ループ補正が利得に応じて実行されて、２つの部分の２番目について前記ＤＣ補正値の第２の成分が得られる、請求項１４に記載のＲＦ受信機回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概して高周波（ＲＦ）受信機に関し、特に、ベースバンド利得制御を有する受信機でのＤＣオフセット補正に関する。
【背景技術】
【０００２】
局所発振器漏れ、フィルタのフリッカ雑音、および回路のミスマッチによるオフセットを除去するため、ベースバンド直流（ＤＣ）オフセット補正がゼロ中間周波数（ＺＩＦ）および超低中間周波数（ＶＬＩＦ）受信機で一般的に使用される。この補正は、ベースバンド・アナログ信号路内でのクリッピング作用を回避し、弱い信号状態での所望の受信性能（たとえば、受信感度）を満たすために必要である。必要なＲＦ利得制御量の範囲を最小限にとどめつつ、低コストおよび低電流消費において必要な受信機のダイナミックレンジを達成するために、大きな粗いステップを有するベースバンド利得制御を受信機で使用することができる。しかしながら、広帯域符号分割多元接続（ＷＣＤＭＡ）受信機などの連続データ受信（すなわち、非時分割多重化）受信機では、大きなベースバンド利得ステップの結果生じる大きなＤＣオフセットステップを迅速かつ正確に補償する機構が必要とされる。これが実現されない場合、長いＤＣおよびクリッピング過渡事象により、受信性能の劣化が起こる可能性がある。ベースバンド利得制御段の大きなステップサイズだけでなく、ベースバンド利得制御段内でのＲＦ低雑音増幅器（ＬＮＡ）利得置換により、大きなベースバンドの利得変動が生じる可能性がある。ＲＦ  ＬＮＡ利得置換は、大きな利得ステップをベースバンド・フィルタへの入力に適用するのを回避し、受信信号検出器への一定の信号レベルを維持するために必要とされる。さらに、高速ダウンリンク・パケット・アクセス（ＨＳＤＰＡ）、パケット・ベース・データ・サービス３．５Ｇ  ＷＣＤＭＡ標準などのＲＦ標準では、そのＲＦ標準が必要とされる受信機のアナログ−デジタル入力での大きな一定の信号雑音比が要求される。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
したがって、受信機アナログ−デジタル入力での一定の信号雑音比を維持しつつ、大きなベースバンド利得ステップの結果生じる大きなＤＣオフセット・ステップを迅速かつ正確に補償するＤＣオフセット補正のための方法および装置を提供することが望ましい。
【課題を解決するための手段】
【０００４】
本発明は、ウォームアップ時間とウォームアップ時間に関連する受信路とを有する高周波（ＲＦ）受信機回路における改良されたＤＣ補正の方法であって、ＲＦ受信機回路は、関連する利得を有する少なくとも１つのベースバンド・アナログ利得制御段を含むＤＣ補正フィードバック路とベースバンド路とを備える。少なくとも１つのベースバンド・アナログ段は、少なくとも１つのポストミキサ増幅器（ＰＭＡ）を含むことができる。
【０００５】
該方法は、ウォームアップ時間中にＤＣ補正計算処理を実行して、少なくとも１つの利得制御段の各々に対して第１の成分および第２の成分を有するＤＣ補正値を得るステップを含み、ウォームアップ時間中にＤＣ補正計算処理を実行するステップが、ベースバンド路の第１の閉ループ補正を実行して、ＤＣ補正値の第１の成分を得るステップと、ウォームアップ時間中に受信路の第２の閉ループ補正を利得に応じて実行して、ＤＣ補正値の第２の成分を得るステップとを含む。該方法は、ウォームアップ時間後のＲＦ受信機回路の動作中に、開ループ補正を利得およびＤＣ補正値に応じて実行して、瞬時ＤＣ補正を行うステップも含む。さらに、開ループ補正を実行するステップは、ＤＣ補正フィードバック路を保持モードに置くステップと、利得の変更に応答して、開ループ補正をＤＣ補正値に応じて実行するステップとを含む。
【０００６】
本発明の別の実施形態によると、少なくとも１つのベースバンド・アナログ制御段は入力および出力を含み、第１の閉ループ補正を実行して、ＤＣ補正値の第１の成分を得るステップは、少なくとも１つのベースバンド・アナログ制御段の入力をアースに接続するステップと、ベースバンド路閉ループＤＣオフセット値をＤＣ補正値の第１の成分として記憶するステップとを含む。ＲＦ受信機回路は、少なくとも１つのベースバンド・アナログ利得段に結合可能で、高利得状態および低利得状態を有するプレミキサＲＦラインアップと、入力および出力を有する少なくとも１つのベースバンド・アナログ利得段とをさらに含む。ウォームアップ時間中に第２の閉ループ補正を利得に応じて実行し、ＤＣ補正値の第２の成分を得るステップは、プレミキサＲＦラインアップを少なくとも１つのベースバンド・アナログ利得段の入力に結合するステップと、少なくとも１つのベースバンド・アナログ利得段の利得を高利得に設定するステップと、プレミキサ・ラインアップの利得を低利得状態に設定するステップと、第２の閉ループＤＣオフセット値をＤＣ補正値の第２の成分として記憶するステップとを含む。
【０００７】
ＲＦ受信機回路は、少なくとも１つのベースバンド・アナログ制御段に結合され、高利得状態および低利得状態を有する低雑音増幅器（ＬＮＡ）も含むことができ、第１の閉ループ補正を実行して、ＤＣ補正値の第１の成分を得るステップは、ベースバンド路閉ループＤＣオフセット値を記憶するステップの前にＬＮＡを低利得状態に置くステップをさらに含む。ＲＦ受信機回路は、少なくとも１つのベースバンド・アナログ制御段に結合され、高利得状態および低利得状態を有する低雑音増幅器（ＬＮＡ）と、各々が入力と出力を有する少なくとも１つのミキサとをさらに含むことができ、ウォームアップ時間中に第２の閉ループ補正を利得に応じて実行して、ＤＣ補正値の第２の成分を得るステップが、少なくとも１つのミキサの出力を少なくとも１つのベースバンド・アナログ利得段の入力に結合するステップと、少なくとも１つのベースバンド・アナログ利得段の利得を高利得に設定するステップと、ＬＮＡを低利得状態に置くステップと、受信路閉ループＤＣオフセット値をＤＣ補正値の第２の成分として記憶するステップとを含む。
【０００８】
受信路閉ループＤＣオフセット値を記憶するステップは、受信路閉ループＤＣオフセット値を記憶して、記憶されたＤＣ補正値を得るステップも含み、記憶されたＤＣ補正値は、記憶されたＤＣ補正値の第１の成分と、ＤＣ補正値の第２の成分である受信路閉ループＤＣオフセット値との組み合わせである。該方法は、ウォームアップ時間後のＲＦ受信機回路の動作中、開ループ補正を利得および記憶されたＤＣ補正値に応じて実行するステップをさらに含み、開ループ補正を実行するステップは、利得、記憶されたＤＣ補正値、および所定の遅延に応じて開ループ補正を実行するステップを含むことができ、所定の遅延は、利得の変更と受信路へのＤＣ補正値の適用とを整合させるのに必要な持続時間に対応する。
【０００９】
ＲＦ受信機回路はＤＣ補正フィードバック路をさらに含み、開ループ補正を実行するステップは、ＤＣ補正フィードバック路を保持モードに置き、自動利得制御の動作を可能にするステップと、開ループ補正を利得および記憶されたＤＣ補正値に応じて実行するステップとを含む。開ループ補正を実行するステップは、利得の変更に応答して、開ループ補正を記憶されたＤＣ補正値に応じて実行するステップも含む。
【００１０】
本発明は、関連するウォームアップ時間を有する高周波（ＲＦ）受信機回路である。ＲＦ受信機回路は、関連する利得を有する少なくとも１つのベースバンド・アナログ利得制御段、を含み、少なくとも１つの利得制御段は、その利得を制御するために制御信号を受信する第１の入力、第２の入力、および出力を有する。自動利得制御回路は、少なくとも１つの利得制御段に結合され、制御信号を生成しそこに提供する。ＤＣオフセット補正回路は、少なくとも１つの利得制御段に結合され、そこから情報を受信する。ウォームアップ時間中、少なくとも１つの利得制御段の第２の入力はアースに結合され、第１の閉ループ補正が実行されて、ＤＣ補正値の第１の成分が得られ、ＤＣ補正値の第１の成分はＤＣオフセット補正回路に記憶される。
【００１１】
請求項のＲＦ受信機回路は、低域発振器（ＬＯ）と少なくとも１つのミキサも含み、少なくとも１つのミキサの各々は、ＬＯに結合される入力と、少なくとも１つのベースバンド・アナログ利得制御段のうち１つに結合可能な出力とを有する。ウォームアップ時間中、少なくとも１つの利得制御段の各々の第２の入力は少なくとも１つのミキサのうちの１つと結合されて、第２の閉ループ補正が利得に応じて実行されて、ＤＣ補正値の第２の成分が得られる。さらに、ウォームアップ時間後の動作中、少なくとも１つの利得制御段の各々の第２の入力は少なくとも１つのミキサと結合されて、瞬時開ループ補正が利得およびＤＣ補正値に応じて実行され、ＤＣ補正値は、その第１の成分および第２の成分の組み合わせから成る。ＲＦ受信機回路は、仮想（Ｉ）路および直交（Ｑ）路の２つの直交路も含み、２つの直交路の各々は、少なくとも１つのベースバンド・アナログ利得制御段のうち１つと、少なくとも１つのミキサのうち１つを備える。ＲＦ受信機回路は、少なくとも１つのＰＭＡおよび自動利得制御回路に結合され、高利得状態および低利得状態を有する低雑音増幅器（ＬＮＡ）をさらに含む。
【００１２】
ＤＣオフセット補正回路は、ＤＣ補正値を記憶する記憶手段を含み、ウォームアップ時間中に第２の閉ループ補正を実行してＤＣ補正値の第２の成分を得る際、自動利得制御回路は、少なくとも１つの利得制御段に信号を送信して少なくとも１つの利得制御段を高利得に設定するとともに、ＬＡＮに信号を送信してＬＮＡを低利得状態に置き、閉ループＤＣオフセット値は、ＤＣ補正値の第２の成分として記憶手段に記憶され、第１の成分と組み合わされてＤＣ補正値が得られる。少なくとも１つの利得制御段は、ＰＭＡ利得を有する少なくとも１つのポストミキサ増幅器（ＰＭＡ）も備え、ウォームアップ時間中、少なくとも１つのＰＭＡの第２の入力が少なくとも１つのミキサに結合され、第２の閉ループ補正が利得に応じて実行されてＤＣ補正値の第２の成分が得られる。
【発明を実施するための最良の形態】
【００１３】
以下の本発明の詳細な説明は、性質上単に例示的であって、本発明または本発明の適用および使用を限定することを目的としていない。さらに、先行する本発明の背景または以下の発明の詳細な説明で提示される理論によって範囲を定める意図はない。
【００１４】
図１を参照すると、携帯電話などの電子通信装置１００のブロック図が示されている。電子通信装置１００は携帯電話として示されるが、電子通信装置は、ポケベル、無線接続付きのラップトップコンピュータ、無線接続付きの携帯情報端末などとして具体化可能である。電子通信装置１００は、高周波（ＲＦ）信号を送受信するためのアンテナ１０２を含む。送受信スイッチ１０４は、当業者に精通した方法で、アンテナ１０２を受信機回路１０６および送信機回路１０８に選択的に結合する。受信機回路１０６は情報を得るためにＲＦ信号を復調および復号し、電子通信装置１００の機能に従って利用するための復号化情報を提供するコントローラ１１０に結合される。
【００１５】
さらに、コントローラ１１０は、アンテナ１０２から送信するための情報をＲＦ信号に符号化し変調する送信機回路１０８に情報を提供する。当該技術において十分既知なように、コントローラ１１０は通常、記憶装置１１２とユーザ・インタフェース１１４に結合され、電子通信装置１００の機能を実行する。電力制御回路１１６は、コントローラ１１０、受信機回路１０６、送信機回路１０８、および／またはユーザ・インタフェース１１４などの電子通信装置１００の構成要素に結合され、それらの構成要素に適切な動作電圧と電流を提供する。ユーザ・インタフェース１１４は、マイク、スピーカ、キーパッドなどのキー入力、ユーザに情報を表示し、タッチスクリーン入力を受け入れることのできる表示装置などの１つまたはそれ以上のユーザ・インタフェース装置を含む。
【００１６】
図２を参照すると、本発明による低コストおよび低電力のＲＦ受信機１０６の詳細ブロック図は、図示されるような受信路を備え、ＲＦ前置セクション２０８を含む。本発明の好適な実施形態によると、ＲＦ受信機１０６は、受信信号検出器への一定の信号レベルと、受信機アナログ−デジタル入力での大きな一定の信号雑音比とを維持することを必要とする、高速ダウンリンク・パケット・アクセス（ＨＳＤＰＡ）、パケット・ベース・データ・サービス３．５Ｇ  ＷＣＤＭＡ標準などのＲＦ標準に合わせて最適化される。
【００１７】
受信機１０６のＲＦ前置セクション２０８は、ＲＦデュプレクサ・フィルタ２１０、ステップ低雑音増幅器（ＬＮＡ）２１２、およびＲＦ帯域選択フィルタ２１４を含む。ＲＦ前置セクション２０８はアンテナ１０２（図１）からＲＦ信号を増幅し、所望のＲＦ周波数帯域を選択する。送受信スイッチ１０４（図１）と、ＲＦ前置セクション２０８と、直交ミキサ２１６の前に配置されるその他のブロック（スイッチ、ＬＮＡ２１２、フィルタ、またはその他の減衰器段）とがプレミキサＲＦラインアップを形成し、そのプレミキサＲＦラインアップは、ＬＮＡ２１２を低利得状態または高利得状態に調節するか、送受信スイッチ１０４で利得状態を調節するか、あるいは、プレミキサＲＦラインアップ内の別のパラメータを調節することによって、低利得状態または高利得状態を有することが可能である。
【００１８】
ＲＦ前置セクション２０８に続き、２つの直交路（仮想（Ｉ）路および直交（Ｑ）路）の各々に対するＩ／Ｑ直交ミキサ２１６を用いて、受信した信号と低域発振器（ＬＯ）２１５の出力とを混合して、ＲＦ信号を低またはゼロ中間周波数（ゼロＩＦ）に変換する。次に、高ダイナミックレンジ・ポストミキサ増幅器（ＰＭＡ）２１８などのベースバンド・アナログ利得制御段が、ＲＦ受信機１０６のコストと電力消費を最小限にとどめて所望の受信機のダイナミックレンジの大半を提供するのに使用される。これは、広い制御範囲（たとえば、４５ｄＢ）に亘って３デシベル（ｄＢ）のような粗いステップを用いてステップＰＭＡ段２１８を使用することにより達成可能である。ＰＭＡ段２１８の後、能動アナログフィルタ段２２０は、干渉に対して必要なクリッピング保護を提供するとともに、アナログ−デジタル（Ａ／Ｄ）変換器２２２のためのアンチエイリアシング保護を提供するために使用される。デジタル・フィルタ２２４は、必要なチャネル・フィルタリングおよび垂下／群遅延補償を提供する。ＰＭＡ２１８、フィルタ２２０、Ａ／Ｄ変換器２２２、およびデジタル・フィルタ２２４はベースバンド路を形成する。
【００１９】
自動利得制御（ＡＧＣ）２２６は、ステップＬＮＡおよびＰＭＡ段を動的に制御する。ＡＧＣ２２６は、任意の構成要素のオーバー・ドライビングまたはアンダー・ドライビングを回避するような方法で受信機１０６全体の所望の動作範囲を維持するようにプログラムされる。本発明によると、ＤＣオフセット検出および補正２３０は、ＩおよびＱ路Ａ／Ｄ変換器２２２後のＤＣ補正フィードバック路でデジタル的に行われる。補正値は、Ｄ／Ａ変換器２３２を介してＰＭＡ２１８の出力に印加される。ＤＣ補正方法２３０をデジタル的に行うことによって、好都合なことに、高性能（たとえば、補正精度、ループ安定性など）と低コストおよび低電力が実現される。
【００２０】
残念ながら、ＰＭＡ２１８（たとえば、１６ｄＢステップ）と粗いＰＭＡ２１８ステップ（たとえば、３ｄＢステップ）に適用されるＬＮＡ２１２の利得置換によるＰＭＡ２１８における大きなベースバンド利得ステップにより、受信機ベースバンド受信信号路における大きく長いＤＣ過渡電流を招く。この現象は、ＬＯ２１５の漏れに関連するオフセットが原因であり、その場合、ミキサ２１６およびＰＭＡ２１８は示された大きなベースバンドの利得変動によって比例的に変倍される。特定のＤＣ過渡電流は、ベースバンド段でのクリッピングを招くとともに、上記過渡事象間の受信機１０６のビット誤り率を低下させる。さらに、これらの大きなＤＣ過渡電流は、フィードバックのあるベースバンド回路での非線形挙動（たとえば、能動フィルタ段およびシグマデルタＡ／Ｄ）を引き起こす可能性がある。また、高速ダウンリンク・パケット・アクセス（ＨＳＤＰＡ）、１６−ＱＡＭ／６４−ＱＡＭ変調で動作するパケット・ベース・データ・サービス３．５Ｇ  ＷＣＤＭＡ標準の受信機などの多くの受信機１０６では、閉ループＤＣオフセット補正システムによるＤＣノッチ（すなわち、高域フィルタのコーナー）は、０．１％のビット誤り率の受信感度性能を劣化させないように低く（＜１ＫＨｚ）保たれなければならない。したがって、大きなベースバンドの利得変動を補償するために、このＤＣノッチを広げることは許容可能ではない。
【００２１】
本発明によると、ベースバンドＤＣオフセット補正システム・アーキテクチャおよびデジタル補正アルゴリズム２３０は、受信機ウォームアップ・プロセス間に実行される２ステップの較正手順を採用することによって、先行技術の補正システムが抱える問題を克服する。この混合信号制御アルゴリズムは、大きなベースバンドの利得変動の結果生じる大きなＤＣオフセットステップを迅速かつ正確に補償することができる。
【００２２】
図３を参照すると、本発明の詳細のブロック図は、本発明による単独の直交チャネル（ＩまたはＱ）を示し、大きなベースバンドの利得変動により導入される大きなＤＣオフセットステップを補償する動的瞬時補償を可能にするＤＣオフセット補正システムを含む。このＤＣオフセット補正システムにより、ＰＭＡ段でのＬＮＡ利得置換または粗いＰＭＡステップのうちのいずれかからの大きなベースバンドＰＭＡの利得変動によって生じる可能性のある長いＤＣ過渡電流を回避することができる。この動的開ループ補正は、閉ループシステムが保持された状態に維持される間、いかなるＤＣ過渡電流も回避するように瞬時に達成される。典型的な混合信号ＤＣオフセット補正システム・アーキテクチャは、米国特許第６、５６０、４４７号明細書に記載されている。本発明はここに記載されるような追加の構成要素を含む。１またはマルチビットＡ／Ｄ変換器２２２に続き、フィードバックループは、漏出性積分器１次ループフィルタ構造を用いて典型的に実施されるデジタルループフィルタ４１０を含む。閉ループ帯域幅は、ループフィルタ４１０の利得（Ｋ）を適切に設定することによって設定される。ループ積分器４１０に続き、ＤＣ補正Ｄ／Ａ変換器２３２は閉ループ態様で、ＰＭＡ２１８の出力に補正値を印加する。
【００２３】
ＤＣオフセット補正ウォームアップ・シーケンスの第１のステップ中、「ＤＣ較正ステップ１のイネーブル」信号は、ＰＭＡの入力をアースに短絡するようにハイに設定される。このため、ＤＣ補正アルゴリズムは、マルチプレクサ４１２に信号を送ってＰＭＡ２１８の入力を接地して、ＰＭＡ段２２０（たとえば、ＰＭＡ、ＩＦ増幅器４１４、ＩＦフィルタ４１６、バイクォッド（ｂｉｑｕａｄｓ）４１８、出力バッファ４２０、比較器、およびＤＣ補正ＤＡＣ２３２段）において、およびその後に配置される要素に起因するオフセットのみを較正することができる。この較正ステップの最後に、指示された「ＤＣ較正ステップ１のイネーブル」信号のハイからローへの移行によって、ロードパルス４２２は、ループフィルタ４１０の出力に存在する捕捉ＤＣオフセットをｃａｌ＿ｏｆｆｓｅｔレジスタ４２４にロードするように生成される。その後、この捕捉オフセット（ｃａｌ＿ｏｆｆｓｅｔ）４２４は、ＤＣオフセット補正アルゴリズムによって使用され、フィードフォワード信号路での過渡電流を回避するために、大きなＰＭＡの利得変動が生じるときは必ず、ＰＭＡ入力に存在するそれらのオフセットのみを動的に補償する。
【００２４】
指定された最初の較正ステップに続き、ＰＭＡ４１２の入力でのアースへの短絡は、ミキサ出力をＰＭＡ入力に直接接続するようにマルチプレクサ４１２に信号を送ることによって解除される。次に、第２の閉ループＤＣオフセット補正ウォームアップ・ステップは、ＬＯ２１５の漏れとミキサ２１６関連の静的オフセットとに起因してＰＭＡ入力に存在する追加のオフセットを迅速に較正するために実行される。この第２の閉ループ補正ステップの結果は、この第２の閉ループ補正ステップの完了時にループフィルタ４１０からｉｎｔｅｇ＿ｏｕｔレジスタ４２５にロードされる。外部コントローラ・ユニットによって生成されるｌｏａｄ＿ｉｎｔｅｇ＿ｏｕｔ信号は、パルスがこの信号に存在するとき、ｉｎｔｅｇ＿ｏｕｔレジスタ４２５をロードするために使用される。
【００２５】
本発明の２段階のウォームアップ・プロセスの完了時、積分器４１０の出力は、
ｉｎｔｅｇ＿ｏｕｔ＝ｃａｌ＿ｏｆｆｓｅｔ＋ｐｍａ＿ｉｎ＿ｏｆｆｓｅｔ
を反映する値に定まる。
ここで、ｐｍａ＿ｉｎ＿ｏｆｆｓｅｔは、ＬＯ２１５の漏れおよびミキサ２１６段のオフセットに起因するＰＭＡ２１８の入力に存在するオフセットのみを反映する。前述したように、ｃａｌ＿ｏｆｆｓｅｔは、ＰＭＡ２１８入力でのオフセットを除く、ベースバンド信号にある他のオフセットを反映する。受信機１０６のデータ受信の間、ＰＭＡ２１８利得がＬＮＡ２１２利得置換または適用される粗いＰＭＡ２１８利得ステップのいずれかにより変更されるとき、ロードパルスがＰＭＡ利得変動検出ロジック４２６から生成される。これがなされることで、現在のループ積分器レジスタ４２８の内容を
ｉｎｔｅｇ＿ｕｐｄａｔｅ＝ｐｍａ＿ｇａｉｎ＿ｃｈｇ＊（ｉｎｔｅｇ＿ｏｕｔ−ｃａｌ＿ｏｆｆｓｅｔ）＋ｃａｌ＿ｏｆｆｓｅｔ
で更新することによってＰＭＡ２１８の入力に存在するＤＣオフセットのみを動的に補償して、ＤＣ過渡電流が回避される。
ここで、ｉｎｔｅｇ＿ｕｐｄａｔｅは、ＰＭＡ２１８の利得変動を補償するため集積レジスタ４２８に記憶される新たな値を反映する。また、ｐｍａ＿ｇａｉｎ＿ｃｈｇは、回路４３０での線形変換へのｄＢ後、線形目盛上で検出されるＰＭＡ２１８の利得変動である。先の式に基づくｉｎｔｅｇ＿ｏｕｔの代入は結果的に
ｉｎｔｅｇ＿ｕｐｄａｔｅ＝ｐｍａ＿ｇａｉｎ＿ｃｈｇ＊｛ｃａｌ＿ｏｆｆｓｅｔ＋ｐｍａ＿ｉｎ＿ｏｆｆｓｅｔ  −  ｃａｌ＿ｏｆｆｓｅｔ）＋ｃａｌ＿ｏｆｆｓｅｔ＝（ｐｍａ＿ｇａｉｎ＿ｃｈｇ  ＊  ｐｍａ＿ｉｎ＿ｏｆｆｓｅｔ）＋ｃａｌ＿ｏｆｆｓｅｔ
となる。
【００２６】
よって、上記の結果に基づくと、本発明の回路は好都合なことに、ＰＭＡ段の後に存在するオフセットではなく、検出されたＰＭＡ２１８の利得変動値を用いてＰＭＡ２１８入力でのオフセットのみを補償する。もしくは、ｉｎｔｅｇ＿ｏｕｔ（第２の閉ループＤＣ補正の完了時、ＰＭＡ２１８の後段によるオフセットも含む）がＰＭＡ２１８の利得変動量により変倍されている場合、ＰＭＡ２１８段の後に存在するオフセットの量に応じて、フィードフォワード信号路における追加のＤＣ過渡電流が生じることとなる。
【００２７】
ＰＭＡ２１８制御路上に示される遅延素子（ｚ−ｘ）４３２は、ＤＣ補正Ｄ／Ａ２３２の出力で適用される動的ＤＣオフセット補償とＰＭＡ２１８の利得変動の適用とを時間的に整合して、減算器４３０の出力において示されたＤＣオフセット補償のタイミングのずれに起因して生じる可能性のあるＤＣ過渡電流を回避するように用いられる。さらに、ＤＣ補正信号路は線形目盛上で動作するため、示された「ｄＢ線形」変換ブロック４３０は、ＰＭＡ利得変動値（通常はｄＢ目盛上）を線形目盛に変換する。デジタルＤＣ補正信号は、Ｄ／Ａ変換器２３２に印加され、その後、信号に補正値を適用するためＤＣ補正減算器４３０に印加される。
【００２８】
図４を参照すると、フローチャート４５０は、２段階のＤＣオフセット補正ウォームアップ・プロセスがいかにして実際的な受信機ウォームアップ・プロセスの１部として使用可能であるかを要約する。ここで、強力なオンまたはオフチャネル信号が閉ループシステムの捕捉性能を劣化させるため、ＬＮＡ２１２と送受信スイッチ１０４は、可能であれば、２段階のＤＣオフセット補正ウォームアップ・プロセス４６０、４６２間に低利得状態にされて、関連するウォームアップ時間を短縮することに注意されたい。ウォームアップ・シーケンス４６０の第１のステップ間、ＰＭＡの入力はアースに短絡されて、ベースバンド路の第１の閉ループ較正を実行する。ウォームアップ・シーケンス４６２の第２のステップ間、ＰＭＡ２１８の入力はミキサ出力に直接接続され、ＰＭＡは高利得モードに置かれる。受信路の第２の閉ループ較正は、こうした設定で実行される。高ＰＭＡ利得設定は、Ａ／Ｄ２２２の入力へのＰＭＡ２１８の入力に存在するオフセットを最大化し、受信感度条件（ＤＣ補正性能が最も重要である）下での所望の補正性能を保証することに注意されたい。
【００２９】
ＤＣ補正ウォームアップ４５５後、閉ループＤＣオフセット補正システムは開ループ補正モード４６４に置かれ、そのモードにＤＣ補正フィードバック路を保持モードに置くことによって保持され、ＤＣ補正値をレジスタ４２８に保持する。開ループ補正方法を採用して、ＡＧＣシステム４６６の通常動作間、ＰＭＡ２１８利得の変更に応答して、開ループ補正を実行することによって瞬時に大きなベースバンドの利得変動により導入されるＤＣオフセットステップが動的に補償される。
【００３０】
図５は、本発明の好適な実施形態によるＰＭＡ２１８回路形態を示す。ＰＭＡ２１８回路形態は、ＰＭＡ２１８利得制御範囲全体にのみＰＭＡ２１８段に起因する一定のＤＣオフセットを達成する。このＰＭＡ２１８段に起因するＤＣオフセットがＰＭＡ２１８制御範囲を超えて大きく変動する場合、各ＰＭＡ２１８利得設定のために追加のウォームアップ較正ステップ３１０、３１２が必要とされる。これは、無線装置のバッテリ寿命を最大化するために受信機ウォームアップ時間を最小化する需要があるので、望ましくない。
【００３１】
利得制御は、演算増幅器５１０の仮想アースから３ｄＢステップで差動仮想アースへ電流を導くことによって、このＰＭＡ２１８で達成される。ＤＣオフセットへの最大の寄与因子は、演算増幅器５１０の入力差動段でのミスマッチである。利得制御は増幅器５１０の前での減衰によって達成されるため、トポロジ５１２、５１４はＡＧＣ２２６範囲全体にほぼ一定のＤＣオフセットを提供する。信号「ＤＣＯＣ」が論理１のとき、ＰＭＡ２１８の入力はＡＣ短絡され、共通モード電圧がＰＭＡ２１８の入力に供給されてＡＧＣ２２６の範囲に亘ってラインアップの静的オフセットが算出される。
【００３２】
図６、７、および８のグラフは、本発明のＤＣオフセット補正システムのシステム・シミュレーション結果を示す。図６は、ＰＭＡ２１８の利得変動の動的補償がない場合、受信Ａ／Ｄ変換器２２２で生じる可能性がある、２００チップ期間（＞５２ｕｓ）より長く続く長い過渡電流の例６００を示す。ＰＭＡ２１８の出力はグラフ６０２に示され、１−ビットのフィードバック比較器からの出力はグラフ６０４に示され、ＤＣ補正加算器４４０の出力はグラフ６０６に示され、受信Ａ／Ｄ変換器２２２の入力はグラフ６０８に示され、デジタル・オフセット補正Ｄ／Ａ変換器２３２の出力はグラフ６１０に示される。６００では、１６ｄＢのＰＭＡ２１８の利得変動が時間６１２で適用され、ＬＮＡ２１２の利得変動を補償する。また、高ＤＣオフセット補正ループ帯域幅は、ループ発振状況を検討することなく、できる限りＤＣ過渡電流を最小化しようと試みる。グラフ６０８（Ａ／Ｄ入力での信号）では、時間６１２において、高帯域幅モードで動作するループでさえ相当なＤＣ過渡電流（約５２ｕｓ継続時間）があることが分かる。この長い捕捉過渡電流は、１６ｄＢのＰＭＡの利得変動に反応しつつ、グラフ６０８（受信Ａ／Ｄ変換器２２２での信号）における時間６１２で見ることもできる。このような長いＤＣ過渡電流は、特定のＤＣ過渡電流期間にわたる受信機の性能を劣化させる。
【００３３】
図７および８は、受信機Ａ／Ｄ入力２２２でのＤＣ過渡電流を除去するためＰＭＡ２１８の入力にのみに存在するオフセットの特定の利得補償アルゴリズムを用いることにより、本発明の２段階のＤＣ補正プロセスの補正動作を強調する７００、８００を示す。図７を参照すると、ＰＭＡ２１８の出力がグラフ７０２に示され、フィードバック比較器の出力がグラフ７０４に示され、ＤＣ補正減算器４４０の出力がグラフ７０６に示され、受信Ａ／Ｄ変換器２２２の入力がグラフ７０８に示され、デジタル・オフセット補正Ａ／Ｄ変換器２３２の出力がグラフ７１０に示される。ＰＭＡ２１８の後でｃａｌ＿ｏｆｆｓｅｔレジスタ４２４に、次にウォームアップ・プロセス４６２に存在するベースバンド路のオフセットを較正し、蓄えるための、期間７１２間におけるＰＭＡ２１８の入力の短絡が示される。ＬＯ２１５の漏れやミキサ２１６のオフセット（ＰＭＡ２１８入力はミキサ２１６に接続される）などの受信路に位置する追加オフセットの補正は図７、特にグラフ７１０の２番目の長い上向きの斜線に見ることができる。時点７１４で、ＰＭＡ２１８の利得は、ＬＮＡ２１２の状態の変動を補償するため１６ｄＢ低減される。さらに、ＤＣ補正ＤＡＣ出力グラフ７１０は、特定のＰＭＡ２１８の利得変動に起因してＰＭＡ２１８の入力に存在するオフセットのみを補償するため、どのようにして時点７１４で特定量だけＤＡＣ２３２出力が瞬時に低減されるかを示す。このＤＣ補正ＤＡＣ２３２の出力での瞬時開ループ補正の結果、６００（図６）で発生した状況とは異なり、グラフ７０８のＡ／Ｄ２２２入力には過渡電流がないことに注意されたい。これは、大きなＰＭＡ２１８の利得変動の結果として生じる可能性のある望ましくない過渡電流を除去するための、本発明の開ループ補正アルゴリズムの瞬時補正動作を例示する。
【００３４】
図８のグラフ８００は、ＰＭＡ２１８段の後に存在するオフセット（たとえば、ＩＦＡ、ＩＦＦ、バイクォッド、出力バッファ、およびＤＣ補正ＤＡＣ）がＰＭＡ２１８の入力に存在するオフセットより大きい場合ですら、いかにしてＤＣ過渡電流が時点８１４において受信機Ａ／Ｄ２２２の入力で回避されるかを示す。図６および７と同様、図８は、グラフ８０２に示されるＰＭＡ２１８の出力、グラフ８０４に示されるフィードバック比較器の出力、グラフ８０６に示されるＤＣ補正加算器４４０の出力、グラフ８０８に示される受信Ａ／Ｄ変換器２２２の入力、およびグラフ８１０に示されるデジタル・オフセット補正Ｄ／Ａ変換器２３２の出力を含む。
【００３５】
少なくとも１つの例示となる実施形態を上記の本発明の詳細な説明で提示したが、多数の変形が存在することを了解すべきである。さらに、例示となる実施形態は単に例であり、いかなる形でも本発明の範囲、適用可能性、または構造を限定することを意図していないと了解すべきである。そうではなく、上記の詳細な説明は、本発明の例示となる実施形態を実行するための簡便な道筋を当業者に提供するものであり、添付の請求項に記載されるような本発明の範囲を逸脱せずに、例示となる実施形態に記載される構成要素の機能および配置に様々な変更を行うことができると理解される。
【図面の簡単な説明】
【００３６】
【図１】本発明の好適な実施形態による電子通信装置のブロック図である。
【図２】本発明の好適な実施形態による図１の電子通信装置の高周波受信機のブロック図である。
【図３】本発明の好適な実施形態による図２の高周波受信機の単独の直交チャネルのブロック図である。
【図４】本発明の好適な実施形態による図２の高周波受信機のＤＣオフセット補正ウォームアップループの動作のフローチャートである。
【図５】本発明の好適な実施形態による図２の単独の直交チャネルのポストミキサ増幅器の回路図である。
【図６】動的ＰＭＡ利得変動補償なしのＤＣオフセット補正ループ反応を有する図２のＲＦ回路を通過する信号のグラフである。
【図７】動的ＰＭＡ利得変動補償ありのＤＣオフセット補正ループ反応を有する図２のＲＦ回路を通過する信号のグラフである。
【図８】ＩＦＡ、ＢＢＦ、出力バッファ、およびＤＡＣ段によるＤＣオフセットがより優勢な状況の動的ＰＭＡ利得変動補償ありのＤＣオフセット補正ループ反応を有する図２のＲＦ回路を通過する信号のグラフである。
【図１】
2008535377.tif 000003
【図２】
2008535377.tif 000004
【図３】
2008535377.tif 000005
【図４】
2008535377.tif 000006
【図５】
2008535377.tif 000007
【図６】
2008535377.tif 000008
【図７】
2008535377.tif 000009
【図８】
2008535377.tif 000010
【国際調査報告】
2008535377.tif 000011