(57)【要約】【課題】受光領域のうち一部の領域の画素に蓄積された電荷を選択的に読み出す際に、一つの撮像フレームに要する時間を抑制し、また周辺回路への負荷を低減することができる固体撮像素子の制御方法を提供する。【解決手段】受光領域のうち一部の領域を構成する一又は複数の読出対象行に含まれる画素に蓄積された電荷を、Ｌ回（Ｌは２以上の整数）の撮像フレームの各々において読み出すとともに、読出対象行を除く他の二以上の行（非読出対象行）の各々についてＬ回の撮像フレームの間に少なくとも一回、画素に蓄積された電荷の排出処理を行い、Ｌ回の撮像フレームのそれぞれにおいて、排出処理を行わない非読出対象行が存在する。【選択図】図７
2015136159.tif 000002
【特許請求の範囲】
【請求項１】
フォトダイオード、及び該フォトダイオードに一端が接続された読出用スイッチを各々含むＭ×Ｎ個（Ｍは３以上の整数、Ｎは２以上の整数）の画素がＭ行Ｎ列に２次元配列されて成る受光領域を備える固体撮像素子の制御方法であって、
前記受光領域のうち一部の領域を構成する一又は複数の行（以下、読出対象行という）に含まれる前記画素に蓄積された電荷を、Ｌ回（Ｌは２以上の整数）の撮像フレームの各々において読み出すとともに、
前記読出対象行を除く他の二以上の行（以下、非読出対象行という）の各々について前記Ｌ回の撮像フレームの間に少なくとも一回、前記画素に蓄積された電荷の排出処理を行い、前記Ｌ回の撮像フレームのそれぞれにおいて、前記排出処理を行わない前記非読出対象行が存在することを特徴とする、固体撮像素子の制御方法。
【請求項２】
前記読出対象行に隣接する一又は複数の前記非読出対象行の前記排出処理の頻度が、他の前記非読出対象行の前記排出処理の頻度より多いことを特徴とする、請求項１に記載の固体撮像素子の制御方法。
【請求項３】
少なくとも１回の前記撮像フレームにおいて、前記排出処理を行う前記非読出対象行が複数行存在しており、
当該撮像フレームにおいて、前記複数行の非読出対象行に含まれる前記画素に蓄積された電荷の排出処理を同時に行うことを特徴とする、請求項１または２に記載の固体撮像素子の制御方法。
【請求項４】
少なくとも１回の前記撮像フレームにおいて、前記排出処理を行う前記非読出対象行が複数行存在しており、
当該撮像フレームにおいて、前記複数行の非読出対象行に含まれる前記画素に蓄積された電荷の排出処理を逐次に行うことを特徴とする、請求項１または２に記載の固体撮像素子の制御方法。
【請求項５】
少なくとも１回の前記撮像フレームにおいて、前記排出処理を行う前記非読出対象行が複数行存在しており、
当該撮像フレームにおいて、前記複数行の非読出対象行同士の間隔を１行以上あけることを特徴とする、請求項１〜４のいずれか一項に記載の固体撮像素子の制御方法。
【請求項６】
フォトダイオード、及び該フォトダイオードに一端が接続された読出用スイッチを各々含むＭ×Ｎ個（Ｍは３以上の整数、Ｎは２以上の整数）の画素がＭ行Ｎ列に２次元配列されて成る受光領域を備える固体撮像素子の制御方法であって、
前記受光領域のうち一部の領域を構成する一又は複数の行（以下、読出対象行という）に含まれる前記画素に蓄積された電荷を、Ｌ回（Ｌは２以上の整数）の撮像フレームの各々において読み出すとともに、
前記読出対象行を除く他の行（以下、非読出対象行という）に含まれる二以上の行の各々について前記Ｌ回の撮像フレームの間に少なくとも一回、前記画素に蓄積された電荷の排出処理を行い、前記Ｌ回の撮像フレームのそれぞれにおいて、前記二以上の行のうちに前記排出処理を行わない行が存在することを特徴とする、固体撮像素子の制御方法。
【請求項７】
前記Ｌ回の撮像フレームにおいて、前記非読出対象行のうち前記二以上の行を除く他の行に含まれる前記画素に蓄積された電荷の排出処理を行わないことを特徴とする、請求項６に記載の固体撮像素子の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子の制御方法に関するものである。
【背景技術】
【０００２】
特許文献１には、Ｘ線検出器を備えるＸ線診断装置の制御方法が開示されている。この方法では、第１のＸ線照射を行ってＸ線検出器から画素データを読み出し、この画素データに基づいてＸ線検出器から画素データを収集すべき部分領域を選択したのち、第２のＸ線照射を行ってＸ線検出器の該部分領域から画素データを読み出している。そして、Ｘ線検出器の部分領域から画素データを読み出す際、Ｘ線検出器の他の領域の画素データ全てを、各撮像フレームにおいて同時に（或いは、順次に）排出している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−３１８８７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
固体撮像素子は、複数の画素が複数行及び複数列にわたって二次元状に配置された受光領域を有する。各画素には、入射した光を電子に変換するためのフォトダイオードが配置される。各画素のフォトダイオードは、各列毎に配設された読出用配線にスイッチを介して接続されており、フォトダイオード内に蓄積された電荷は、スイッチを接続状態とすることによって読出用配線へ流出する。
【０００５】
このような構成を備える固体撮像素子の動作方法の一つとして、受光領域のうち一部の領域（以下、関心領域という）の画素に蓄積された電荷のみを選択的に読み出す、いわゆる部分読み出し動作がある。この部分読み出し動作において、電荷が読み出される関心領域では、各画素にて電荷が読み出される毎にフォトダイオードがリセットされるので、フォトダイオードに電荷が蓄積し過ぎてオーバーフローが生じることはない。しかし、電荷が読み出されない他の領域（以下、非関心領域という）では、各画素のフォトダイオードに電荷が蓄積され続け、オーバーフローが生じる。オーバーフローが生じると、溢れた電荷が周辺画素に侵入し、周辺画素の撮像データに影響を及ぼしてしまう。従って、非関心領域に含まれる各画素のフォトダイオードをリセットする必要が生じる。例えば、特許文献１に記載された方法では、撮像フレーム毎に、非関心領域に含まれる全画素のフォトダイオードを同時に、或いは順次にリセットしている。
【０００６】
しかしながら、固体撮像素子の制御には、一つの撮像フレームに要する時間（フレームレート）を可能な限り短くすることも要求される。非関心領域に含まれる全画素のフォトダイオードを各撮像フレームにおいて順次にリセットすると、各撮像フレームの所要時間を長引かせる一因となる。特に、受光領域の面積が大きくなり、受光領域を構成する画素の個数が多いほど、非関心領域のフォトダイオードのリセットに長時間を要し、撮像フレームの所要時間が更に長くなってしまう。これに対し、特許文献１には、各撮像フレームにおいて、非関心領域に含まれる全画素のフォトダイオードを同時にリセットする方法も開示されている。しかし、このような方法では、非関心領域のフォトダイオードがリセットされた瞬間、フォトダイオードに接続された配線に大きな電流が流れるので、電源等の周辺回路への負荷が大きくなってしまう。
【０００７】
本発明は、このような課題に鑑みてなされたものであって、受光領域のうち一部の領域の画素に蓄積された電荷を選択的に読み出す際に、一つの撮像フレームに要する時間を抑制し、また周辺回路への負荷を低減することができる固体撮像素子の制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、本発明による固体撮像素子の制御方法は、フォトダイオード、及び該フォトダイオードに一端が接続された読出用スイッチを各々含むＭ×Ｎ個（Ｍは３以上の整数、Ｎは２以上の整数）の画素がＭ行Ｎ列に２次元配列されて成る受光領域を備える固体撮像素子の制御方法であって、受光領域のうち一部の領域を構成する一又は複数の行（以下、読出対象行という）に含まれる画素に蓄積された電荷を、Ｌ回（Ｌは２以上の整数）の撮像フレームの各々において読み出すとともに、読出対象行を除く他の二以上の行（以下、非読出対象行という）の各々についてＬ回の撮像フレームの間に少なくとも一回、画素に蓄積された電荷の排出処理を行い、Ｌ回の撮像フレームのそれぞれにおいて、排出処理を行わない非読出対象行が存在することを特徴とする。
【０００９】
上述した固体撮像素子の制御方法では、受光領域のうち一部の領域（前述した関心領域に相当）を構成する読出対象行に含まれる画素に蓄積された電荷を、Ｌ回の撮像フレームの各々において読み出す、いわゆる部分読み出し動作を行う。更に、この制御方法では、二以上の非読出対象行（前述した非関心領域に相当）の各々について、Ｌ回の撮像フレームの間に少なくとも一回、画素に蓄積された電荷の排出処理（リセット）を行う。且つ、Ｌ回の撮像フレームのそれぞれにおいて、排出処理（リセット）を行わない非読出対象行が存在する。
【００１０】
すなわち、上述した制御方法では、一撮像フレームにおいて二以上の非読出対象行の全てをリセットするのではなく、その一部のみをリセットしている。従って、各撮像フレームにおいて複数の非読出対象行を順次にリセットする場合にあっては、この制御方法によって一つの撮像フレームに要する時間を抑制できる。特に、受光領域の面積が大きくなり、受光領域を構成する画素の個数が多いほど、この効果は顕著となる。また、一撮像フレームにおいて、複数の非読出対象行を同時にリセットする場合にあっては、フォトダイオードに接続された配線に流れる電流を少なくし、電源等の周辺回路への負荷を低減することができる。
【００１１】
また、固体撮像素子の制御方法は、読出対象行に隣接する一又は複数の非読出対象行の排出処理の頻度が、他の非読出対象行の排出処理の頻度より多いことを特徴としてもよい。これにより、読出対象行への電荷のオーバーフローをより効果的に抑制し、読出対象行の各画素に蓄積された電荷を更に精度良く読み出すことができる。
【００１２】
また、固体撮像素子の制御方法は、少なくとも１回の撮像フレームにおいて、排出処理を行う非読出対象行が複数行存在しており、当該撮像フレームにおいて、複数行の非読出対象行に含まれる画素に蓄積された電荷の排出処理を同時に行うことを特徴としてもよい。上述したように、本発明に係る固体撮像素子の制御方法によれば、複数の非読出対象行の排出処理（リセット）を同時に行う場合であっても、配線に流れる電流を少なくして電源等の周辺回路への負荷を低減することができる。そして、このように複数の非読出対象行の排出処理（リセット）を同時に行うことによって、各撮像フレームの所要時間をより短くすることができる。
【００１３】
或いは、固体撮像素子の制御方法は、少なくとも１回の撮像フレームにおいて、排出処理を行う非読出対象行が複数行存在しており、当該撮像フレームにおいて、複数行の非読出対象行に含まれる画素に蓄積された電荷の排出処理を逐次に行うことを特徴としてもよい。上述したように、本発明に係る固体撮像素子の制御方法によれば、複数の非読出対象行の排出処理（リセット）を順次に行う場合であっても、一つの撮像フレームに要する時間を抑制できる。そして、このように複数の非読出対象行の排出処理（リセット）を順次に行うことによって、配線に流れる電流をより少なくし、電源等の周辺回路への負荷を格段に低減することができる。
【００１４】
また、固体撮像素子の制御方法は、少なくとも１回の撮像フレームにおいて、排出処理を行う非読出対象行が複数行存在しており、当該撮像フレームにおいて、複数行の非読出対象行同士の間隔を１行以上あけることを特徴としてもよい。これにより、当該撮像フレームにおいて排出処理（リセット）が行われる非読出対象行の位置を分散させることができ、読出対象行への電荷のオーバーフローをより効果的に抑制することができる。
【００１５】
また、本発明による固体撮像素子の制御方法は、フォトダイオード、及び該フォトダイオードに一端が接続された読出用スイッチを各々含むＭ×Ｎ個（Ｍは３以上の整数、Ｎは２以上の整数）の画素がＭ行Ｎ列に２次元配列されて成る受光領域を備える固体撮像素子の制御方法であって、受光領域のうち一部の領域を構成する一又は複数の行（以下、読出対象行という）に含まれる画素に蓄積された電荷を、Ｌ回（Ｌは２以上の整数）の撮像フレームの各々において読み出すとともに、読出対象行を除く他の行（以下、非読出対象行という）に含まれる二以上の行の各々についてＬ回の撮像フレームの間に少なくとも一回、画素に蓄積された電荷の排出処理を行い、Ｌ回の撮像フレームのそれぞれにおいて、二以上の行のうちに排出処理を行わない行が存在することを特徴とする。
【００１６】
上述した固体撮像素子の制御方法では、読出対象行に含まれる画素に蓄積された電荷を、Ｌ回の撮像フレームの各々において読み出す。更に、この制御方法では、非読出対象行のうち二以上の行の各々について、Ｌ回の撮像フレームの間に少なくとも一回、画素に蓄積された電荷の排出処理（リセット）を行う。且つ、Ｌ回の撮像フレームのそれぞれにおいて、二以上の行のうちに排出処理（リセット）を行わない行が存在する。
【００１７】
すなわち、上述した制御方法では、一撮像フレームにおいて非読出対象行に含まれる二以上の行の全てをリセットするのではなく、その一部のみをリセットしている。従って、各撮像フレームにおいて複数の非読出対象行を順次にリセットする場合にあっては、この制御方法によって一つの撮像フレームに要する時間を抑制できる。また、一撮像フレームにおいて、複数の非読出対象行を同時にリセットする場合にあっては、フォトダイオードに接続された配線に流れる電流を少なくし、電源等の周辺回路への負荷を低減することができる。
【００１８】
また、固体撮像素子の制御方法は、Ｌ回の撮像フレームにおいて、非読出対象行のうち二以上の行を除く他の行に含まれる画素に蓄積された電荷の排出処理を行わないことを特徴としてもよい。このように、上述した固体撮像素子の制御方法では、非読出対象行の全てについて電荷の排出処理を行うことは必須ではなく、排出処理の対象である二以上の行を除く他の行について排出処理を行わない場合も含まれる。
【発明の効果】
【００１９】
本発明による固体撮像素子の制御方法によれば、受光領域のうち一部の領域の画素に蓄積された電荷を選択的に読み出す際に、一つの撮像フレームに要する時間を抑制し、且つ周辺回路への負荷を低減することができる。
【図面の簡単な説明】
【００２０】
【図１】固体撮像装置を示す平面図である。
【図２】固体撮像装置の一部を拡大した平面図である。
【図３】図２のＩ−Ｉ線に沿った断面を示す側断面図である。
【図４】固体撮像装置の内部構成を示す図である。
【図５】固体撮像装置の画素、積分回路、及び保持回路それぞれの回路構成の一例を示す図である。
【図６】第１実施形態に係る固体撮像素子の制御方法において固体撮像素子に付与される各信号のタイミングチャートであって、受光領域の全ての画素から電荷を読み出すモード（通常読み出しモード）を示している。
【図７】第１実施形態に係る固体撮像素子の制御方法において固体撮像素子に付与される各信号のタイミングチャートであって、受光領域のうち一部の領域（関心領域）の画素のみから電荷を読み出すモード（部分読み出しモード）を示している。
【図８】オーバーフローの様子を説明するための図であって、（ａ）トランジスタを含む切断面により切断された受光領域の断面を示す模式図、（ｂ）トランジスタを含まない切断面により切断された受光領域の断面を示す模式図である。
【図９】非読出対象行に含まれるフォトダイオードの電荷をリセットする過程を含む、固体撮像素子の制御方法の一例を示すタイミングチャートである。
【図１０】第２実施形態に係る固体撮像素子の制御方法において固体撮像素子に付与される各信号のタイミングチャートであって、受光領域のうち一部の領域（関心領域）の画素のみから電荷を読み出すモード（部分読み出しモード）を示している。
【図１１】固体撮像素子の制御方法の一比較例を示すタイミングチャートである。
【図１２】第１実施形態および第２実施形態に係る制御方法における非読出対象行のリセットの様子を模式的に示す図である。
【図１３】各撮像フレームにおけるリセット対象行の配列の第２の例を示す模式図である。
【図１４】各撮像フレームにおけるリセット対象行の配列の第３の例を示す模式図である。
【図１５】各撮像フレームにおけるリセット対象行の配列の第４の例を示す模式図である。
【図１６】図１５に示されたリセット対象行の配列を実現するための制御方法を示すタイミングチャートである。
【図１７】各撮像フレームにおけるリセット対象行の配列の第５の例を示す模式図である。
【図１８】図１７に示されたリセット対象行の配列を実現するための制御方法を示すタイミングチャートである。
【図１９】ｐ型単結晶シリコン基板上に受光領域が作成された場合における、部分読み出し時のオーバーフローの様子を説明するための図である。
【発明を実施するための形態】
【００２１】
以下、添付図面を参照しながら本発明による固体撮像素子の制御方法の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００２２】
以下の各実施形態において使用される固体撮像素子は、例えば医療用Ｘ線撮像システムに用いられ、特に歯科医療におけるパノラマ撮影、セファロ撮影、ＣＴ撮影といった撮像モードによって、被検者の顎部のＸ線像を撮像するシステムに用いられる。このため、以下の各実施形態に係る固体撮像素子は、大面積のガラス基板上に多結晶シリコンが堆積されて成る薄膜トランジスタや、アモルファスシリコンが堆積されて成るフォトダイオードを備えており、単結晶シリコンウェハから作製される従来の固体撮像素子と比較して、格段に広い受光面積を有する。図１〜図３は、以下に述べる各実施形態に係る制御方法を実現するための装置の一例として、固体撮像装置１０の構成を示す図である。図１は固体撮像装置１０を示す平面図であり、図２は固体撮像装置１０の一部を拡大した平面図である。さらに、図３は、図２のＩ−Ｉ線に沿った断面を示す側断面図である。なお、図１〜図３には、理解を容易にするためＸＹＺ直交座標系が併せて示されている。
【００２３】
図１に示されるように、固体撮像装置１０は、固体撮像素子１１を備えている。固体撮像素子１１は、以下の各実施形態における制御対象であり、ガラス基板１２と、ガラス基板１２の主面上に作製された受光領域２０及び垂直シフトレジスタ部３０とを備えている。垂直シフトレジスタ部３０は、受光領域２０の側辺に沿って配置されている。また、固体撮像装置１０は、固体撮像素子１１とは別に配置された信号出力部４０を更に備えている。信号出力部４０は、例えば受光領域２０と電気的に接続された複数のＣ−ＭＯＳ型ＩＣチップ４１によって構成される。信号出力部４０は、受光領域２０のＮ列それぞれに設けられたＮ個の積分回路を含んでおり、これらＮ個の積分回路は、第１列ないし第Ｎ列の画素から出力される電荷の量に応じた電圧値を生成する。信号出力部４０は、各積分回路から出力された電圧値を保持し、その保持した電圧値を逐次に出力する。
【００２４】
なお、受光領域２０及び垂直シフトレジスタ部３０は、それぞれ別個のガラス基板１２上に設けられてもよい。また、信号出力部４０は、受光領域２０及び垂直シフトレジスタ部３０と並んでガラス基板１２上に設けられてもよい。
【００２５】
受光領域２０は、Ｍ×Ｎ個の画素がＭ行Ｎ列に２次元配列されることにより構成されている。図２に示される画素Ｐｍ，ｎは、第ｍ行第ｎ列に位置する画素である。ここで、ｍは１以上Ｍ以下の整数であり、ｎは１以上Ｎ以下の整数である。Ｍは３以上の整数であり、Ｎは２以上の整数である。なお、図２において、列方向はＸ軸方向と一致し、行方向はＹ軸方向と一致する。受光領域２０に含まれる複数の画素Ｐ１，１〜ＰＭ，Ｎそれぞれは、読出用スイッチとしてのトランジスタ２１と、フォトダイオード２２とを備えている。トランジスタ２１の一方の電流端子は、フォトダイオード２２に接続されている。また、トランジスタ２１の他方の電流端子は、対応する読出用配線（例えば画素Ｐｍ，ｎの場合、第ｎ列読出用配線Ｒｎ）に接続されている。トランジスタ２１の制御端子は、対応する行選択用配線（例えば画素Ｐｍ，ｎの場合、第ｍ行選択用配線Ｑｍ）に接続されている。
【００２６】
図３に示されるように、ガラス基板１２上の全面には、多結晶シリコン膜１４が設けられている。トランジスタ２１、フォトダイオード２２、および第ｎ列読出用配線Ｒｎは、この多結晶シリコン膜１４の表面に形成されている。トランジスタ２１、フォトダイオード２２、及び第ｎ列読出用配線Ｒｎは絶縁層１６によって覆われており、絶縁層１６の上にはシンチレータ１８がガラス基板１２の全面を覆うように設けられている。シンチレータ１８は、入射したＸ線に応じてシンチレーション光を発生してＸ線像を光像へと変換し、この光像を受光領域２０へ出力する。第ｎ列読出用配線Ｒｎは、金属からなる。
【００２７】
フォトダイオード２２は、入射光強度に応じた量の電荷を発生し、その発生した電荷を接合容量部に蓄積する。フォトダイオード２２は、ｎ型半導体層２２ａ、ｉ型半導体層２２ｂ、及びｐ型半導体層２２ｃを有するＰＩＮ型フォトダイオードである。ｎ型半導体層２２ａは、ｎ型多結晶シリコンからなる半導体層である。ｉ型半導体層２２ｂは、ｉ型（アンドープ）アモルファスシリコンからなる半導体層でありｎ型半導体層２２ａ上に設けられている。このように、ｉ型半導体層２２ｂがアモルファスシリコンによって形成されることにより、ｉ型半導体層２２ｂを厚くすることができ、フォトダイオード２２の光電変換効率を高めて固体撮像装置１０の感度を向上させることができる。ｐ型半導体層２２ｃは、ｐ型アモルファスシリコンからなる半導体層でありｉ型半導体層２２ｂ上に設けられている。
【００２８】
トランジスタ２１は、好適には電界効果トランジスタ（ＦＥＴ）によって構成されるが、バイポーラトランジスタによって構成されてもよい。トランジスタ２１がＦＥＴである場合、以下の説明において制御端子はゲートを、電流端子はソースまたはドレインをそれぞれ意味する。図３に示されるトランジスタ２１はＦＥＴの構成を有しており、多結晶シリコンからなる領域を含む。一例としては、トランジスタ２１は、それぞれ多結晶シリコンからなるチャネル領域２１ａ、ソース領域２１ｂ、及びドレイン領域２１ｃを有する。ソース領域２１ｂは、チャネル領域２１ａの一方の側面に沿って形成されている。ドレイン領域２１ｃは、チャネル領域２１ａの他方の側面に沿って形成されている。また、チャネル領域２１ａ上にはゲート電極２１ｅが設けられており、ゲート電極２１ｅとチャネル領域２１ａとの間にはゲート絶縁膜２１ｄが介在している。
【００２９】
トランジスタ２１のチャネル領域２１ａ、ソース領域２１ｂ、及びドレイン領域２１ｃを構成する多結晶シリコンは、低温多結晶シリコン（Low Temperature Polycrystalline Silicon；ＬＴＰＳ）であると尚よい。低温多結晶シリコンは１００〜６００℃といった比較的低温のプロセス温度下において堆積される多結晶シリコンである。このような低温下においては、例えば無アルカリガラスといったガラス基板１２を支持基板として利用可能であることから、上記各領域２１ａ、２１ｂ及び２１ｃの構成材料を低温多結晶シリコンとすることによって、単結晶シリコンウェハと較べて広い面積を有するガラス基板１２を支持基板として用い、そのガラス基板１２上に大面積の受光領域２０を作製することが可能となる。
【００３０】
一実施例では、ガラス基板１２の材料として、例えば０．３ｍｍ〜１．２ｍｍといった厚さを有する板状の（サブストレート用の）無アルカリガラスが用いられる。無アルカリガラスは、アルカリ分を殆ど含まず、膨張率が低く且つ耐熱性が高く、安定した特性を有している。また、低温多結晶シリコンにおける電子移動度は１０〜６００ｃｍ２／Ｖｓであり、アモルファスシリコンにおける電子移動度（０．３〜１．０ｃｍ２／Ｖｓ）より大きいので、トランジスタ２１の領域２１ａ、２１ｂ及び２１ｃを低温多結晶シリコンによって形成することにより、トランジスタ２１のオン抵抗を低減することが可能となる。
【００３１】
図３に示されるような画素Ｐｍ，ｎは、例えば次のような工程によって作製される。まず、ガラス基板１２上にアモルファスシリコン膜を形成する。成膜方法としては、例えばプラズマＣＶＤが好適である。次に、レーザビーム（例えばエキシマレーザビーム）をアモルファスシリコン膜の全体に順次照射することにより、アモルファスシリコン膜の全面を多結晶シリコン化する（エキシマレーザアニール）。こうして、多結晶シリコン膜１４が形成される。続いて、多結晶シリコン膜１４の一部の領域上に、ゲート絶縁膜２１ｄとしてのＳｉＯ２膜を形成したのち、その上にゲート電極２１ｅを形成する。続いて、ソース領域２１ｂ及びドレイン領域２１ｃとなるべき各領域にイオンを注入する。その後、多結晶シリコン膜１４のパターニングを実施し、露光およびエッチングを繰り返し実施して、他の電極やコンタクトホール等を形成する。また、多結晶シリコン膜１４における画素Ｐｍ，ｎとなるべき領域にイオンを注入してｎ型としたのち、その上に、ｉ型およびｐ型のアモルファスシリコン層（すなわちｉ型半導体層２２ｂ及びｐ型半導体層２２ｃ）を順に積層してＰＩＮ型フォトダイオード２２を形成する。その後、絶縁層１６となるパシベーション膜を形成する。
【００３２】
続いて、固体撮像装置１０の回路構成について詳細に説明する。図４は、固体撮像装置１０の内部構成を示す図である。前述したように、受光領域２０は、Ｍ×Ｎ個の画素Ｐ１，１〜ＰＭ，ＮがＭ行Ｎ列に２次元配列されて成る。第ｍ行のＮ個の画素Ｐｍ，１〜Ｐｍ，Ｎは、第ｍ行選択用配線Ｑｍを介して垂直シフトレジスタ部３０に接続されている。なお、図４において、垂直シフトレジスタ部３０は制御部６に含まれている。
【００３３】
信号出力部４０は、各列毎に設けられたＮ個の積分回路４２及びＮ個の保持回路４４を有している。積分回路４２及び保持回路４４は、各列毎に互いに直列に接続されている。Ｎ個の積分回路４２は互いに共通の構成を有している。また、Ｎ個の保持回路４４は互いに共通の構成を有している。
【００３４】
Ｎ個の積分回路４２それぞれは、読出用配線Ｒ１〜ＲＮそれぞれに接続された入力端を有し、読出用配線Ｒ１〜ＲＮから入力端に入力された電荷を蓄積し、その蓄積電荷量に応じた電圧値を出力端からＮ個の保持回路４４それぞれへ出力する。Ｎ個の積分回路４２それぞれは、Ｎ個の積分回路４２に対して共通に設けられたリセット用配線４６を介して制御部６に接続されている。Ｎ個の保持回路４４それぞれは、積分回路４２の出力端に接続された入力端を有し、この入力端に入力される電圧値を保持し、その保持した電圧値を出力端から電圧出力用配線４８へ出力する。Ｎ個の保持回路４４それぞれは、Ｎ個の保持回路４４に対して共通に設けられた保持用配線４５を介して制御部６に接続されている。また、Ｎ個の保持回路４４それぞれは、第１列選択用配線Ｕ１〜第Ｎ列選択用配線ＵＮそれぞれを介して制御部６の水平シフトレジスタ部６１に接続されている。
【００３５】
制御部６の垂直シフトレジスタ部３０は、第ｍ行選択制御信号ＶＳｍを、第ｍ行選択用配線Ｑｍを介して第ｍ行のＮ個の画素Ｐｍ，１〜Ｐｍ，Ｎそれぞれに提供する。垂直シフトレジスタ部３０において、行選択制御信号ＶＳ１〜ＶＳＭは順次に有意値とされる。また、制御部６の水平シフトレジスタ部６１は、列選択制御信号ＨＳ１〜ＨＳＮを、列選択用配線Ｕ１〜ＵＮを介してＮ個の保持回路４４それぞれに提供する。水平シフトレジスタ部６１において、列選択制御信号ＨＳ１〜ＨＳＮは順次に有意値とされる。また、制御部６は、リセット制御信号ＲＥを、リセット用配線４６を介してＮ個の積分回路４２それぞれに提供するとともに、保持制御信号Ｈｄを、保持用配線４５を介してＮ個の保持回路４４それぞれに提供する。
【００３６】
図５は、固体撮像装置１０の画素Ｐｍ，ｎ、積分回路４２、及び保持回路４４それぞれの回路構成の一例を示す図である。ここでは、Ｍ×Ｎ個の画素Ｐ１，１〜ＰＭ，Ｎを代表して画素Ｐｍ，ｎの回路図を示している。
【００３７】
図５に示されるように、画素Ｐｍ，ｎのフォトダイオード２２のアノード端子は接地され、カソード端子は、トランジスタ２１を介して読出用配線Ｒｎに接続されている。画素Ｐｍ，ｎのトランジスタ２１には、垂直シフトレジスタ部３０から第ｍ行選択用配線Ｑｍを介して第ｍ行選択制御信号ＶＳｍが提供される。第ｍ行選択制御信号ＶＳｍは、第ｍ行のＮ個の画素Ｐｍ，１〜Ｐｍ，Ｎそれぞれに含まれるトランジスタ２１の開閉動作を指示する。例えば、第ｍ行選択制御信号ＶＳｍが非有意値（例えばローレベル）であるときに、トランジスタ２１が非導通状態となる。このとき、フォトダイオード２２において発生した電荷は、列読出用配線Ｒｎへ出力されることなくフォトダイオード２２の接合容量部に蓄積される。一方、第ｍ行選択制御信号ＶＳｍが有意値（例えばハイレベル）であるときに、トランジスタ２１が接続状態となる。このとき、フォトダイオード２２の接合容量部に蓄積されていた電荷が、トランジスタ２１を経て読出用配線Ｒｎへ出力される。この電荷は、読出用配線Ｒｎを介して積分回路４２へ送られる。
【００３８】
積分回路４２は、アンプ４２ａ、容量素子４２ｂ、及び放電用スイッチ４２ｃを含む。容量素子４２ｂ及び放電用スイッチ４２ｃは、互いに並列に接続され、且つアンプ４２ａの入力端子と出力端子との間に接続されている。アンプ４２ａの入力端子は読出用配線Ｒｎに接続されている。放電用スイッチ４２ｃには、制御部６からリセット用配線４６を介してリセット制御信号ＲＥが提供される。
【００３９】
リセット制御信号ＲＥは、Ｎ個の積分回路４２それぞれの放電用スイッチ４２ｃの開閉動作を指示する。例えば、リセット制御信号ＲＥが非有意値（例えばハイレベル）であるときに、放電用スイッチ４２ｃが閉じて、容量素子４２ｂが放電され、積分回路４２の出力電圧値が初期化される。また、リセット制御信号ＲＥが有意値（例えばローレベル）であるときに、放電用スイッチ４２ｃが開いて、積分回路４２に入力された電荷が容量素子４２ｂに蓄積され、その蓄積電荷量に応じた電圧値が積分回路４２から出力される。
【００４０】
保持回路４４は、入力用スイッチ４４ａ、出力用スイッチ４４ｂ及び容量素子４４ｃを含む。容量素子４４ｃの一端は接地されている。容量素子４４ｃの他端は、入力用スイッチ４４ａを介して積分回路４２の出力端に接続され、且つ、出力用スイッチ４４ｂを介して電圧出力用配線４８と接続されている。入力用スイッチ４４ａには、制御部６から保持用配線４５を介して保持制御信号Ｈｄが与えられる。保持制御信号Ｈｄは、Ｎ個の保持回路４４それぞれの入力用スイッチ４４ａの開閉動作を指示する。保持回路４４の出力用スイッチ４４ｂには、制御部６から第ｎ列選択用配線Ｕｎを通った第ｎ列選択制御信号ＨＳｎが与えられる。選択制御信号ＨＳｎは、保持回路４４の出力用スイッチ４４ｂの開閉動作を指示する。
【００４１】
例えば、保持制御信号Ｈｄがハイレベルからローレベルに転じると、入力用スイッチ４４ａが閉状態から開状態に転じて、そのときに保持回路４４に入力されている電圧値が容量素子４４ｃに保持される。また、第ｎ列選択制御信号ＨＳｎがローレベルからハイレベルに転じると、出力用スイッチ４４ｂが閉じて、容量素子４４ｃに保持されている電圧値が電圧出力用配線４８へ出力される。
【００４２】
（第１の実施の形態）
図６及び図７は、第１実施形態に係る固体撮像素子の制御方法において固体撮像素子１１に付与される各信号のタイミングチャートである。図６は、受光領域２０の全ての画素から電荷を読み出すモード（通常読み出しモード）を示している。また、図７は、受光領域２０のうち一部の領域（関心領域）の画素のみから電荷を読み出すモード（部分読み出しモード）を示している。
【００４３】
なお、図６には、上から順に、（ａ）リセット制御信号ＲＥ、（ｂ）第１行選択制御信号ＶＳ１、（ｃ）第２行選択制御信号ＶＳ２、（ｄ）第３行選択制御信号ＶＳ３、（ｅ）第４行選択制御信号ＶＳ４、（ｆ）第５行選択制御信号ＶＳ５、（ｇ）第Ｍ行選択制御信号ＶＳＭ、（ｈ）保持制御信号Ｈｄ、及び（ｉ）第１列選択制御信号ＨＳ１〜第Ｎ列選択制御信号ＨＳＮがそれぞれ示されている。また、図７には、上から順に、（ａ）リセット制御信号ＲＥ、（ｂ）第１行選択制御信号ＶＳ１、（ｃ）第２行選択制御信号ＶＳ２、（ｄ）第３行選択制御信号ＶＳ３、（ｅ）第４行選択制御信号ＶＳ４、（ｆ）第５行選択制御信号ＶＳ５、（ｇ）第（ｍｐ−２）行選択制御信号ＶＳｍｐ−２、（ｈ）第（ｍｐ−１）行選択制御信号ＶＳｍｐ−１、（ｉ）第ｍｐ行選択制御信号ＶＳｍｐ、（ｊ）第（ｍｐ＋１）行選択制御信号ＶＳｍｐ＋１、（ｋ）第Ｍ行選択制御信号ＶＳＭ、（ｍ）保持制御信号Ｈｄ、及び（ｎ）第１列選択制御信号ＨＳ１〜第Ｎ列選択制御信号ＨＳＮがそれぞれ示されている。
【００４４】
＜第１の制御方法（通常読み出しモード）＞
第１の制御方法（通常読み出しモード）では、受光領域２０の全ての画素Ｐ１，１〜ＰＭ，Ｎに蓄積された電荷を読み出す。図６に示されるように、まず、時刻ｔ１０から時刻ｔ１１までの期間、制御部６がリセット制御信号ＲＥをハイレベルとする。これにより、Ｎ個の積分回路４２それぞれにおいて、放電用スイッチ４２ｃが閉状態となり、容量素子４２ｂが放電される。
【００４５】
時刻ｔ１１より後の時刻ｔ１２から時刻ｔ１３までの期間、制御部６が第１行選択制御信号ＶＳ１をハイレベルとする。これにより、第１行の画素Ｐ１，１〜Ｐ１，Ｎにおいてトランジスタ２１が接続状態となり、画素Ｐ１，１〜Ｐ１，Ｎそれぞれのフォトダイオード２２において蓄積された電荷が読出用配線Ｒ１〜ＲＮを通って積分回路４２に出力され、容量素子４２ｂに蓄積される。積分回路４２からは、容量素子４２ｂに蓄積された電荷量に応じた大きさの電圧値が出力される。なお、時刻ｔ１３ののち、第１行の画素Ｐ１，１〜Ｐ１，Ｎそれぞれのトランジスタ２１は非接続状態とされる。
【００４６】
そして、時刻ｔ１３より後の時刻ｔ１４から時刻ｔ１５までの期間、制御部６が保持制御信号Ｈｄをハイレベルとし、これにより、Ｎ個の保持回路４４のそれぞれにおいて入力用スイッチ４４ａが接続状態となり、積分回路４２から出力された電圧値が容量素子４４ｃによって保持される。
【００４７】
続いて、時刻ｔ１５より後の時刻ｔ１６から時刻ｔ１７までの期間、制御部６が第１列選択制御信号ＨＳ１〜第Ｎ列選択制御信号ＨＳＮを順次ハイレベルとする。これにより、Ｎ個の保持回路４４の出力用スイッチ４４ｂが順次閉状態となり、容量素子４４ｃに保持されていた電圧値が逐次に電圧出力用配線４８へ出力される。また、この間、制御部６がリセット制御信号ＲＥをハイレベルとし、積分回路４２の容量素子４２ｂが放電される。
【００４８】
続いて、時刻ｔ１７より後の時刻ｔ１８から時刻ｔ１９までの期間、制御部６が第２行選択制御信号ＶＳ２をハイレベルとする。これにより、第２行の画素Ｐ２，１〜Ｐ２，Ｎにおいてトランジスタ２１が接続状態となり、画素Ｐ２，１〜Ｐ２，Ｎそれぞれのフォトダイオード２２において蓄積された電荷が読出用配線Ｒ１〜ＲＮを通って積分回路４２に出力され、容量素子４２ｂに蓄積される。以降、第１行と同様の動作によって、容量素子４２ｂに蓄積された電荷量に応じた大きさの電圧値がＮ個の保持回路４４から逐次に電圧出力用配線４８へ出力される。そして、第３行ないし第Ｍ行の画素に蓄積された電荷についても、第１行と同様の動作によって電圧値に変換され、逐次に電圧出力用配線４８へ出力される。こうして、受光領域２０からの一つの撮像フレーム分の画像データの読み出しが完了する。
【００４９】
＜第２の制御方法（部分読み出しモード）＞
第２の制御方法（部分読み出しモード）では、受光領域２０の画素Ｐ１，１〜ＰＭ，Ｎのうち一部の画素、すなわち読出対象行である第ｍｐ行から第Ｍ行に含まれる画素Ｐｍｐ，１〜ＰＭ，Ｎ（但し、ここではｍｐは３以上（Ｍ−１）以下の奇数とする）に蓄積された電荷を読み出し、非読出対象行である残りの第１行から第（ｍｐ−１）行に含まれる画素Ｐ１，１〜Ｐｍｐ−１，Ｎに蓄積された電荷については排出処理（リセット）を行う。
【００５０】
図７に示されるように、まず、時刻ｔ２０から時刻ｔ２１までの期間、制御部６がリセット制御信号ＲＥをハイレベルとする。これにより、Ｎ個の積分回路４２それぞれにおいて、放電用スイッチ４２ｃが閉状態となる。また、この時刻ｔ２０から時刻ｔ２１までの期間内に、制御部６は、非読出対象行である第１行から第（ｍｐ−１）行のうち、奇数番目の行すなわち第１行選択制御信号ＶＳ１、第３行選択制御信号ＶＳ３、・・・、第（ｍｐ−２）行選択制御信号ＶＳｍｐ−２を逐次にハイレベルとする。これにより、（ｍｐ−１）行の非読出対象行のうち奇数番目の行において逐次に次の動作が行われる。すなわち、当該行に含まれる各画素においてトランジスタ２１が順次接続状態となり、フォトダイオード２２に蓄積された電荷が読出用配線Ｒ１〜ＲＮを通って積分回路４２に出力される。この間、積分回路４２の放電用スイッチ４２ｃが常に閉状態なので、積分回路４２に達した電荷は基準電位線（ＧＮＤ線）へ排出される。このような動作により、（ｍｐ−１）行の非読出対象行のうち奇数番目の行に含まれる画素のフォトダイオード２２がリセットされる。
【００５１】
続いて、時刻ｔ２１より後の時刻ｔ２２から時刻ｔ２３までの期間、制御部６が第ｍｐ行選択制御信号ＶＳｍｐをハイレベルとする。これにより、第ｍｐ行の画素Ｐｍｐ，１〜Ｐｍｐ，Ｎにおいてトランジスタ２１が接続状態となり、画素Ｐｍｐ，１〜Ｐｍｐ，Ｎそれぞれのフォトダイオード２２において蓄積された電荷が読出用配線Ｒ１〜ＲＮを通って積分回路４２に出力され、容量素子４２ｂに蓄積される。積分回路４２からは、容量素子４２ｂに蓄積された電荷量に応じた大きさの電圧値が出力される。なお、時刻ｔ２３ののち、第ｍｐ行の画素Ｐｍｐ，１〜Ｐｍｐ，Ｎそれぞれのトランジスタ２１は非接続状態とされる。
【００５２】
そして、時刻ｔ２３より後の時刻ｔ２４から時刻ｔ２５までの期間、制御部６が保持制御信号Ｈｄをハイレベルとする。これにより、積分回路４２から出力された電圧値が容量素子４４ｃによって保持される。
【００５３】
続いて、時刻ｔ２５より後の時刻ｔ２６から時刻ｔ２７までの期間、制御部６が第１列選択制御信号ＨＳ１〜第Ｎ列選択制御信号ＨＳＮを順次ハイレベルとする。これにより、容量素子４４ｃに保持されていた電圧値が逐次に電圧出力用配線４８へ出力される。また、この間、制御部６がリセット制御信号ＲＥをハイレベルとし、積分回路４２の容量素子４２ｂが放電される。
【００５４】
続いて、時刻ｔ２７より後の時刻ｔ２８から時刻ｔ２９までの期間、制御部６が第（ｍｐ＋１）行選択制御信号ＶＳｍｐ＋１をハイレベルとする。これにより、第（ｍｐ＋１）行の画素Ｐｍｐ＋１，１〜Ｐｍｐ＋１，Ｎにおいてトランジスタ２１が接続状態となり、画素Ｐｍｐ＋１，１〜Ｐｍｐ＋１，Ｎそれぞれのフォトダイオード２２において蓄積された電荷が読出用配線Ｒ１〜ＲＮを通って積分回路４２に出力され、容量素子４２ｂに蓄積される。以降、第ｍｐ行と同様の動作によって、容量素子４２ｂに蓄積された電荷量に応じた大きさの電圧値がＮ個の保持回路４４から逐次に電圧出力用配線４８へ出力される。そして、第（ｍｐ＋２）行ないし第Ｍ行の画素に蓄積された電荷についても、第ｍｐ行と同様の動作によって電圧値に変換され、逐次に電圧出力用配線４８へ出力される。こうして、受光領域２０の読出対象行からの一つの撮像フレーム分の画像データの読み出しが完了する。
【００５５】
続いて、時刻ｔ３０から時刻ｔ３１までの期間、制御部６がリセット制御信号ＲＥをハイレベルとする。これにより、Ｎ個の積分回路４２それぞれにおいて、放電用スイッチ４２ｃが閉状態となる。また、この時刻ｔ３０から時刻ｔ３１までの期間内に、制御部６は、非読出対象行である第１行から第（ｍｐ−１）行のうち、偶数番目の行すなわち第２行選択制御信号ＶＳ２、第４行選択制御信号ＶＳ４、・・・、第（ｍｐ−１）行選択制御信号ＶＳｍｐ−１を逐次にハイレベルとする。これにより、（ｍｐ−１）行の非読出対象行のうち偶数番目の行において、逐次にフォトダイオード２２がリセットされる。その後、上述した時刻ｔ２１から時刻ｔ２９までの動作を再び繰り返す。こうして、受光領域２０の読出対象行からの次の１フレーム分の画像データの読み出しが完了する。
【００５６】
以下、本実施形態に係る固体撮像素子の制御方法によって得られる効果について説明する。撮像領域を部分的に読み出す場合、電荷が読み出されない領域（非読出対象行）では、フォトダイオードに電荷が蓄積され続け、オーバーフローが生じる。オーバーフローが生じると、溢れた電荷が周辺画素に侵入し、周辺画素の撮像データに影響を及ぼしてしまう。ここで、図８は、オーバーフローの様子を説明するための図である。図８（ａ）は、トランジスタ２１を含む切断面により切断された、受光領域２０の断面を示す模式図である。また、図８（ｂ）は、トランジスタ２１を含まない切断面により切断された、受光領域２０の断面を示す模式図である。フォトダイオード２２に電荷が過度に蓄積すると、その電荷によってフォトダイオード２２のｎ型半導体層２２ａの電位が低下する。そして、ｎ型半導体層２２ａの電位の低下が限度を越えると、トランジスタ２１のゲート電極２１ｅに電界が印加されていなくても、ソース領域２１ｂとドレイン領域２１ｃとの電位差によって、非接続状態を維持できずにチャネル領域２１ａを電荷が移動してしまう（図８（ａ）に示される矢印Ｅ１）。そして、このような電荷の移動によって、読出用配線Ｒｎへのオーバーフローが生じることとなる。また、図８（ｂ）に示されるように、フォトダイオード２２のうちトランジスタ２１に接していない部分では、ｎ型半導体層２２ａが周囲のフォトダイオード２２から独立して存在していることから、隣り合うフォトダイオード２２へ電荷が移動することはない。しかし、フォトダイオード２２にバイアス電圧を印加する為に、ｐ型半導体層２２ｃは、透明な基準電位線（ＧＮＤ線）２３に接続される。したがって、フォトダイオード２２において電荷が過剰に蓄積されると、ｐ型半導体層２２ｃを介して基準電位線２３の電位が局所的に変動してしまうと考えられる。なお、基準電位線２３が有意の抵抗値を有することから、このような電位変動は当該画素の近傍にのみ生じるものと考えられる。
【００５７】
上記のようなオーバーフロー等を回避する為に、非読出対象行に含まれるフォトダイオード２２の電荷を適宜排出（リセット）する必要が生じる。ここで、図９は、非読出対象行に含まれるフォトダイオード２２の電荷をリセットする過程を含む、固体撮像素子の制御方法の一例を示すタイミングチャートである。なお、図９において、（ａ）〜（ｎ）に示された各信号は、前述した図７と同様である。この例では、制御部６がリセット制御信号ＲＥをハイレベルとする時刻ｔ２０から時刻ｔ２１までの期間内に、非読出対象行である第１行から第（ｍｐ−１）行に対応する第１行選択制御信号ＶＳ１、第２行選択制御信号ＶＳ２、・・・、第（ｍｐ−１）行選択制御信号ＶＳｍｐ−１を逐次にハイレベルとする。これにより、（ｍｐ−１）行の非読出対象行の全てにおいて、逐次にフォトダイオード２２がリセットされる。その後、図７に示された時刻ｔ２２から時刻ｔ２９までの動作を同様に行うことにより、受光領域２０の読出対象行からの一つの撮像フレーム分の画像データの読み出しを完了する。
【００５８】
固体撮像素子１１の制御には、一つの撮像フレームに要する時間（フレームレート）を可能な限り短くすることが要求される。しかしながら、上述した例では、全ての非読出対象行のフォトダイオード２２を一つの撮像フレームにおいて順次にリセットしているので、各撮像フレームの所要時間が長くなってしまうという問題がある。特に、受光領域２０の面積が大きくなり、受光領域２０を構成する画素の個数が多いほど、非読出対象行のフォトダイオード２２のリセットに長時間を要し、撮像フレームの所要時間が更に長くなってしまう。
【００５９】
上述した制御方法が有する課題に対し、本実施形態に係る固体撮像素子の制御方法のうち第２の制御方法（部分読み出しモード）では、２回の撮像フレームのそれぞれにおいて、二以上の非読出対象行（第１行〜第（ｍｐ−１）行）のうち一部のみについて排出処理（リセット）を行う。言い換えれば、各撮像フレームにおいて、二以上の非読出対象行のうちに電荷のリセットを行わない行が存在する。具体的には、一の撮像フレームにおいて奇数番目の非読出対象行（第１行、第３行、・・・、第（ｍｐ−２）行）に含まれる画素に蓄積された電荷のリセットを行い、次の撮像フレームにおいて偶数番目の非読出対象行（第２行、第４行、・・・、第（ｍｐ−１）行）に含まれる画素に蓄積された電荷のリセットを行う。そして、このような動作によって、画素に蓄積された電荷のリセットを、二以上の非読出対象行の各々について２回の撮像フレームの間に一回は必ず行うこととなる。
【００６０】
発明者の知見によれば、非読出対象行の画素からのオーバーフロー等を防ぐためには、撮像フレーム毎に全ての非読出対象行の画素をリセットすることは必ずしも必要ではない。そこで、本実施形態に係る制御方法のように、２回の撮像フレームの間に非読出対象行の画素を一回ずつリセットできるように、各撮像フレームにおいて奇数番目及び偶数番目の非読出対象行を交互にリセットすることによって、一つの撮像フレームに要する時間を大幅に抑制することができる。特に、受光領域２０の面積が大きくなり、受光領域２０を構成する画素Ｐ１，１〜ＰＭ，Ｎの個数が多いほど、この効果は顕著となる。
【００６１】
また、本実施形態のように、非読出対象行に含まれる画素に蓄積された電荷のリセットは、逐次に行われることが好ましい。上述したように、本実施形態に係る制御方法によれば、非読出対象行のリセットを逐次に行う場合であっても、一つの撮像フレームに要する時間を抑制できる。そして、非読出対象行のリセットを逐次に行うことによって、配線に流れる電流をより少なくし、電源等の周辺回路への負荷を格段に低減することができる。
【００６２】
また、本実施形態では、一つの撮像フレームにおいてリセットされる非読出対象行（第１行、第３行、・・・、及び第（ｍｐ−２）行、若しくは第２行、第４行、・・・、及び第（ｍｐ−１）行）は、相互の間隔を１行ずつ空けて配置されている。このように、各撮像フレームにおいて、非読出対象行同士の間隔は１行以上あいていることが好ましい。これにより、各撮像フレームにおいてリセットが行われる非読出対象行の位置を分散させることができ、読出対象行（第ｍｐ行〜第Ｍ行）への電荷のオーバーフローをより効果的に抑制することができる。
【００６３】
また、本実施形態においては、トランジスタ２１のチャネル領域２１ａ、ソース領域２１ｂ、及びドレイン領域２１ｃが、多結晶シリコンからなる。近年、例えば医療用途（歯科のＸ線撮影など）に用いられる２次元フラットパネルイメージセンサといった固体撮像素子には、より広い受光面が求められている。しかし、従前の固体撮像素子のように単結晶シリコンウェハ上に受光部を作製したのでは、最大のものでも直径１２インチという単結晶シリコンウェハの大きさに起因して、固体撮像素子の受光面の広さが制限されてしまう。これに対し、例えばガラス基板といった絶縁基板上に多結晶シリコンを成膜し、この多結晶シリコンの表面にフォトダイオードや他のトランジスタ等の電子部品を形成することにより、単結晶シリコンウェハを用いて形成される従来の固体撮像素子と比較して受光面を格段に広くすることが可能となる。
【００６４】
なお、本実施形態において、トランジスタ２１のチャネル領域２１ａ、ソース領域２１ｂ、及びドレイン領域２１ｃは、アモルファスシリコンからなってもよく、多結晶シリコン及びアモルファスシリコンの双方からなってもよい。この場合においても、上述した効果を好適に得ることができる。
【００６５】
但し、フレームレートが速い場合、アモルファスシリコンからなるトランジスタ２１では、非接続状態とした際に過渡的に電荷がトラップされてしまうという問題がある（いわゆるメモリ効果）。アモルファスシリコンは非晶質であるため、ＦＥＴのチャネルに電荷をトラップする順位の密度が高くなるからである。これに対し、多結晶シリコン（特に、低温多結晶シリコン）はトラップ順位の密度が低いので、トランジスタ２１を多結晶シリコンによって構成することにより、このようなメモリ効果の発生を抑えることが可能となる。
【００６６】
（第２の実施の形態）
続いて、本発明に係る固体撮像素子の制御方法に関する第２実施形態について説明する。なお、本実施形態において、第１の制御方法（通常読み出しモード）は前述した第１実施形態と同様なので、その説明を省略する。
【００６７】
＜第２の制御方法（部分読み出しモード）＞
図１０は、第２実施形態に係る固体撮像素子の制御方法において固体撮像素子１１に付与される各信号のタイミングチャートであって、受光領域２０のうち一部の領域（関心領域）の画素のみから電荷を読み出すモード（部分読み出しモード）を示している。図１０の（ａ）〜（ｎ）には、第１実施形態の図７の（ａ）〜（ｎ）に相当する各信号が示されている。
【００６８】
本実施形態に係る第２の制御方法（部分読み出しモード）においても、第１実施形態と同様に、受光領域２０の画素Ｐ１，１〜ＰＭ，Ｎのうち一部の画素、すなわち読出対象行である第ｍｐ行から第Ｍ行に含まれる画素Ｐｍｐ，１〜ＰＭ，Ｎに蓄積された電荷を読み出し、非読出対象行である残りの第１行ないし第（ｍｐ−１）行に含まれる画素Ｐ１，１〜Ｐｍｐ−１，Ｎに蓄積された電荷については排出処理（リセット）を行う。
【００６９】
まず、第１実施形態と同様にして、時刻ｔ２０から時刻ｔ２１までの期間、制御部６がリセット制御信号ＲＥをハイレベルとする。これにより、Ｎ個の積分回路４２それぞれにおいて、放電用スイッチ４２ｃが閉状態となる。そして、この時刻ｔ２０から時刻ｔ２１までの期間内、制御部６が、非読出対象行である第１行ないし第（ｍｐ−１）行のうち、奇数番目の行すなわち第１行選択制御信号ＶＳ１、第３行選択制御信号ＶＳ３、・・・、第（ｍｐ−２）行選択制御信号ＶＳｍｐ−２をハイレベルとする。但し、本実施形態では、これらの行選択制御信号ＶＳ１、ＶＳ３、・・・、ＶＳｍｐ−２をハイレベルとするタイミングが第１実施形態と異なる。第１実施形態ではこれらの行選択制御信号ＶＳ１、ＶＳ３、・・・、ＶＳｍｐ−２を逐次にハイレベルとしていたが、本実施形態では、これらの行選択制御信号ＶＳ１、ＶＳ３、・・・、ＶＳｍｐ−２を同時にハイレベルとする。
【００７０】
これにより、（ｍｐ−１）行の非読出対象行のうち奇数番目の行において同時に次の動作が行われる。すなわち、これらの行に含まれる各画素においてトランジスタ２１が一斉に接続状態となり、フォトダイオード２２に蓄積された電荷が読出用配線Ｒ１〜ＲＮを通って積分回路４２に出力される。この間、積分回路４２の放電用スイッチ４２ｃが常に閉状態なので、積分回路４２に達した電荷は基準電位線（ＧＮＤ線）へ排出される。このような動作により、（ｍｐ−１）行の非読出対象行のうち奇数番目の行に含まれる画素のフォトダイオード２２がリセットされる。
【００７１】
続いて、時刻ｔ２１より後の時刻ｔ２２から時刻ｔ２９までの期間、第１実施形態と同様の制御方法によって、受光領域２０の読出対象行（第ｍｐ行ないし第Ｍ行）からの一つの撮像フレーム分の画像データの読み出しを行う。
【００７２】
続いて、時刻ｔ３０から時刻ｔ３１までの期間、制御部６がリセット制御信号ＲＥをハイレベルとする。これにより、Ｎ個の積分回路４２それぞれにおいて、放電用スイッチ４２ｃが閉状態となる。そして、この時刻ｔ３０から時刻ｔ３１までの期間内、制御部６は、非読出対象行である第１行ないし第（ｍｐ−１）行のうち、偶数番目の行すなわち第２行選択制御信号ＶＳ２、第４行選択制御信号ＶＳ４、・・・、第（ｍｐ−１）行選択制御信号ＶＳｍｐ−１をハイレベルとする。このとき、先の撮像フレームと同様に、これらの行選択制御信号ＶＳ１、ＶＳ３、・・・、ＶＳｍｐ−２を同時にハイレベルとする。これにより、（ｍｐ−１）行の非読出対象行のうち偶数番目の行において、フォトダイオード２２が同時にリセットされる。その後、上述した時刻ｔ２１から時刻ｔ２９までの動作を再び繰り返す。こうして、受光領域２０の読出対象行からの次の撮像フレームの画像データの読み出しが完了する。
【００７３】
以下、本実施形態に係る固体撮像素子の制御方法によって得られる効果について、比較例を示しつつ説明する。図１１は、固体撮像素子の制御方法の一比較例を示すタイミングチャートである。図１１に示されるように、この比較例では、制御部６がリセット制御信号ＲＥをハイレベルとする時刻ｔ２０から時刻ｔ２１までの期間内に、非読出対象行である第１行ないし第（ｍｐ−１）行に対応する第１行選択制御信号ＶＳ１、第２行選択制御信号ＶＳ２、・・・、第（ｍｐ−１）行選択制御信号ＶＳｍｐ−１を同時にハイレベルとする。これにより、全ての非読出対象行において、フォトダイオード２２が同時にリセットされる。その後、図１０に示された時刻ｔ２２から時刻ｔ２９までの動作を同様に行うことにより、受光領域２０の読出対象行からの一つの撮像フレーム分の画像データの読み出しを完了する。
【００７４】
しかしながら、上述した比較例では、全ての非読出対象行のフォトダイオード２２を一つの撮像フレームにおいて同時にリセットするので、リセットされた瞬間、フォトダイオード２２に接続された配線に大きな電流が流れる。従って、配線や電源等の周辺回路への負荷が大きくなってしまう。
【００７５】
具体的に説明すると、全ての非読出対象行に対応する行選択制御信号ＶＳ１ないしＶＳｍｐ−１が垂直シフトレジスタ部３０から一斉に出力されるので、電源の電流供給能力が十分ではない場合には、行選択制御信号ＶＳ１ないしＶＳｍｐ−１の立ち上がり時間が長くなってしまう。また、垂直シフトレジスタ部３０の内部には電源電流を受けるための配線が存在するが、行選択制御信号ＶＳ１ないしＶＳｍｐ−１を生成するための電源電流がこの配線に一度に流れることとなり、該配線における電圧降下が大きくなることによって行選択制御信号ＶＳ１ないしＶＳｍｐ−１の立ち上がり時間が更に長くなってしまう。
【００７６】
また、全ての非読出対象行のフォトダイオード２２に蓄積されていた電荷が各読出用配線Ｒ１〜ＲＮに対して一斉に出力されるので、読出用配線Ｒ１〜ＲＮにおける電圧降下が大きくなることによってフォトダイオード２２の素早いリセットが妨げられてしまう。更に、積分回路４２に対して、電源は、全ての非読出対象行から一斉に出力された電荷をリセットするための電流を供給しなければならないので、電源の電流供給能力が低い場合、積分回路４２のリセット動作に要する時間が長くなってしまう。或いは、積分回路４２の動作が不安定になるおそれもある。また、積分回路４２の出力インピーダンスが高い場合にも、積分回路４２のリセット動作に要する時間が長くなってしまう。
【００７７】
そして、全ての非読出対象行のフォトダイオード２２を同時にリセットすることに起因するこれらの現象を回避するためには、十分な容量を有する電源回路と、出力インピーダンスが十分に小さい積分回路４２とが必要になり、製造コストが増加する一因となる。
【００７８】
上記のような比較例が有する課題に対し、本実施形態に係る固体撮像素子の制御方法のうち第２の制御方法（部分読み出しモード）では、前述した第１実施形態と同様に、二以上の非読出対象行（第１行〜第（ｍｐ−１）行）の各々について２回の撮像フレームの間に一回の排出処理（リセット）を確保しつつ、各撮像フレームにおいて、一部の非読出対象行のみに含まれる画素に蓄積された電荷のリセットを行う。言い換えれば、各撮像フレームにおいて、二以上の非読出対象行のうちに電荷のリセットを行わない行が存在する。これにより、垂直シフトレジスタ部３０の内部や読出用配線Ｒ１〜ＲＮに流れる電流を少なくして、電源等の周辺回路への負荷を低減することができる。
【００７９】
また、本実施形態のように、非読出対象行に含まれる画素に蓄積された電荷のリセットは、同時に行われてもよい。上述したように、本実施形態に係る制御方法によれば、非読出対象行のリセットを同時に行う場合であっても、周辺回路への負荷を低減することができる。そして、非読出対象行のリセットを同時に行うことによって、各撮像フレームの所要時間をより短くすることができる。
【００８０】
また、本実施形態では、第１実施形態と同様に、一つの撮像フレームにおいてリセットされる非読出対象行（第１行、第３行、・・・、及び第（ｍｐ−２）行、若しくは第２行、第４行、・・・、及び第（ｍｐ−１）行）は、相互の間隔を１行ずつ空けて配置されている。このように、各撮像フレームにおいて、非読出対象行同士の間隔は１行以上あいていることが好ましい。これにより、各撮像フレームにおいてリセットが行われる非読出対象行の位置を分散させることができ、読出対象行（第ｍｐ行〜第Ｍ行）への電荷のオーバーフローをより効果的に抑制することができる。
【００８１】
（変形例）
上述した各実施形態では、２回の撮像フレームの間に非読出対象行の画素を一回ずつリセットできるように、各撮像フレームにおいて奇数番目及び偶数番目の非読出対象行を交互にリセットする場合を例示した。図１２は、このような制御方法における非読出対象行のリセットの様子を模式的に示す図である。図１２（ａ）〜（ｄ）それぞれは、４つの連続する撮像フレームそれぞれを示しており、各図には、一又は二以上の読出対象行からなる関心領域Ａ１と、二以上の非読出対象行からなる非関心領域Ａ２と、各撮像フレームにおいてリセット対象となる非読出対象行Ａ３とが示されている。図１２に示されるように、上述した各実施形態では、第１撮像フレーム（図１２（ａ））及び第３撮像フレーム（図１２（ｃ））において奇数番目の非読出対象行Ａ３がリセットされ、第２撮像フレーム（図１２（ｂ））及び第４撮像フレーム（図１２（ｄ））において偶数番目の非読出対象行Ａ３がリセットされる。
【００８２】
しかしながら、本発明による固体撮像素子の制御方法において、各撮像フレームにおけるリセット対象行の配列はこれに限られるものではない。図１３は、各撮像フレームにおけるリセット対象行の配列の第２の例を示す模式図である。図１３に示される例では、非関心領域Ａ２に含まれる複数の行を４行ずつの行群に分け、各行群毎に一フレーム当たり１行ずつ、逐次にリセットを行う。また、図１４は、各撮像フレームにおけるリセット対象行の配列の第３の例を示す模式図である。図１４に示される例では、非関心領域Ａ２に含まれる複数の行を３行ずつの行群に分け、一フレーム当たり一つの行群を逐次にリセットする。例えばこれらのようにリセット対象行を配列した場合においても、上述した各実施形態と同様の効果を好適に得ることができる。
【００８３】
また、図１５は、各撮像フレームにおけるリセット対象行の配列の第４の例を示す模式図である。図１５に示される例では、非関心領域Ａ２に含まれる複数の行を４つの行群Ａ２１〜Ａ２４に分けている。なお、この例では、行群Ａ２１は１つの非読出対象行からなり、行群Ａ２２は２つの非読出対象行からなり、行群Ａ２３は４つの非読出対象行からなり、行群Ａ２４は８つの非読出対象行からなるものとする。そして、関心領域Ａ１に隣接する行群Ａ２１では、撮像フレーム毎に、全ての非読出対象行Ａ３についてリセットを行う。すなわち、行群Ａ２１では、４つの撮像フレームの間に各非読出対象行のリセットが４回ずつ行われる。また、関心領域Ａ１に近い行群Ａ２２では、第１撮像フレーム（図１５（ａ））及び第３撮像フレーム（図１５（ｃ））において一つの非読出対象行Ａ３をリセットし、第２撮像フレーム（図１５（ｂ））及び第４撮像フレーム（図１５（ｄ））において他の一つの非読出対象行Ａ３をリセットする。すなわち、行群Ａ２２では、４つの撮像フレームの間に各非読出対象行のリセットが２回ずつ行われる。また、関心領域Ａ１からやや離れた行群Ａ２３では、第１撮像フレーム（図１５（ａ））ないし第４撮像フレーム（図１５（ｄ））のそれぞれにおいて、一つの非読出対象行Ａ３をリセットする。すなわち、行群Ａ２３では、４つの撮像フレームの間に各非読出対象行のリセットが１回ずつ行われる。また、関心領域Ａ１から最も離れた行群Ａ２４では、第１撮像フレーム（図１５（ａ））ないし第８撮像フレーム（不図示）のそれぞれにおいて、一つの非読出対象行Ａ３をリセットする。すなわち、行群Ａ２４では、８つの撮像フレームの間に各非読出対象行のリセットが１回ずつ行われる。
【００８４】
図１６は、図１５に示されたリセット対象行の配列を実現するための制御方法を示すタイミングチャートである。図１６は、非読出対象行（第１行ないし第１５行）それぞれに対するリセット動作を示しており、各撮像フレーム（図には第１撮像フレームから第２４撮像フレームまで表示）毎に、リセットが行われる撮像フレームではハイレベルとして示し、リセットが行われない撮像フレームではローレベルとして示している。
【００８５】
図１５及び図１６に示された例のように、関心領域Ａ１に隣接する行群Ａ２１のリセットの頻度は、他の行群のリセットの頻度より多いことが好ましい。或いは、関心領域Ａ１に近づくほど非読出対象行のリセットの頻度が多く、関心領域Ａ１から離れるほど非読出対象行のリセットの頻度が少ないことが好ましい。これにより、非読出対象行における電荷のオーバーフロー等による読出対象行（関心領域Ａ１）への影響をより効果的に抑制し、読出対象行（関心領域Ａ１）の各画素に蓄積された電荷を更に精度良く読み出すことができる。
【００８６】
図１７は、各撮像フレームにおけるリセット対象行の配列の第５の例を示す模式図である。図１７に示される例では、非関心領域Ａ２に含まれる複数の行を４つの行群Ａ２１〜Ａ２３及びＡ２５に分けている。なお、この例では、行群Ａ２１は１つの非読出対象行からなり、行群Ａ２２は２つの非読出対象行からなり、行群Ａ２３は４つの非読出対象行からなり、行群Ａ２５は８つの非読出対象行からなるものとする。そして、行群Ａ２１〜Ａ２３では、前述した第４の例と同様にして、各非読出対象行のリセットが行われる。一方、行群Ａ２５では、リセットが全く行われない。
【００８７】
図１８は、図１７に示されたリセット対象行の配列を実現するための制御方法を示すタイミングチャートである。図１８は、非読出対象行（第１行ないし第１５行）それぞれに対するリセット動作を示しており、各撮像フレーム（図には第１撮像フレームから第２４撮像フレームまで表示）毎に、リセットが行われる撮像フレームではハイレベルとして示し、リセットが行われない撮像フレームではローレベルとして示している。
【００８８】
図１７及び図１８に示された例のように、各撮像フレームにおいて、非読出対象行のうち二以上の行（この例では第９行ないし第１５行）を除く他の行（この例では第１行ないし第８行）のリセットを行わないことも想定される。このように、本発明による固体撮像素子の制御方法では、非読出対象行の全てについてリセットを行うことは必須ではなく、非読出対象行のうちリセット対象である二以上の行を除く他の行について、リセットが行われない形態も考えられる。また、このような場合、この第５の例のように、リセットを行わない行群は関心領域Ａ１から最も離れた行群Ａ２５であることが好ましい。そして、関心領域Ａ１に近い行群ほど非読出対象行のリセットの頻度が多く、関心領域Ａ１から離れた行群ほど非読出対象行のリセットの頻度が少ないことが尚好ましい。これにより、非読出対象行における電荷のオーバーフロー等による読出対象行（関心領域Ａ１）への影響をより効果的に抑制しつつ、周辺回路への負荷を更に低減することができる。
【００８９】
本発明による固体撮像素子の制御方法は、上述した各実施形態及び変形例に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態及び各変形例ではガラス基板上に多結晶シリコンやアモルファスシリコンが成膜されて成る固体撮像装置に本発明を適用した例を示したが、本発明は、このような構成に限らず、例えば単結晶シリコン基板上に作製される固体撮像素子に対しても適用可能である。
【００９０】
図１９は、ｐ型単結晶シリコン基板７０上に受光領域が作成された場合における、部分読み出し時のオーバーフローの様子を説明するための図である。ｐ型単結晶シリコン基板７０上に作成された受光領域は、図２に示されたフォトダイオード２２に代えて、フォトダイオード２４を各画素毎に有する。図１９（ａ）は、トランジスタ２１を含む切断面にてフォトダイオード２４を切断して得られる断面を示す模式図であり、図１９（ｂ）は、トランジスタ２１を含まない切断面にてフォトダイオード２４を切断して得られる断面を示す模式図である。図１９（ａ）及び（ｂ）に示されるように、フォトダイオード２４は、ｐ型単結晶シリコン基板７０に対するイオン注入等によって形成されたｎ＋型半導体領域２４ａを含む。そして、このｎ＋型半導体領域２４ａは、ｐ型単結晶シリコン基板７０に対するイオン注入等によって形成されたｐ＋型半導体領域２４ｂによって囲まれている。
【００９１】
フォトダイオード２４に電荷が過度に蓄積すると、その電荷によってフォトダイオード２４のｎ型半導体領域２４ａの電位が低下する。そして、ｎ型半導体領域２４ａの電位の低下が限度を越えると、トランジスタ２１のゲート電極２１ｅに電界が印加されていなくても、ソース領域２１ｂとドレイン領域２１ｃとの電位差によって、非接続状態を維持できずにチャネル領域２１ａを電荷が移動してしまう（図１９（ａ）に示される矢印Ｅ２）。そして、このような電荷の移動によって、読出用配線Ｒｎへのオーバーフローが生じることとなる。また、図１９（ｂ）に示されるように、フォトダイオード２４のうちトランジスタ２１に接していない部分では、ｎ型半導体領域２４ａの電位の低下が限度を越えると、ｐ型単結晶シリコン基板７０を介して隣接画素のフォトダイオード２４へ電荷が移動してしまう（図１９（ｂ）に示される矢印Ｅ３）。
【００９２】
上述したように、単結晶シリコン基板上に作製される固体撮像素子においても、部分読み出し時のオーバーフロー等による問題が生じ得る。本発明に係る制御方法によれば、このような固体撮像素子の部分読み出し動作においても、一つの撮像フレームに要する時間を抑制し、且つ周辺回路への負荷を低減することができる。
【００９３】
また、上述した実施形態及び各変形例では各画素が有するトランジスタ２１としてＦＥＴを例示したが、トランジスタ２１はバイポーラトランジスタであってもよい。その場合、制御端子はベースを、電流端子はコレクタまたはエミッタを意味する。また、上述した実施形態では、非読出対象行について、２回の撮像フレームの間に少なくとも一回の排出処理を行っており、上述した各変形例では、最多で８回の撮像フレームの間に少なくとも一回の排出処理を行っている。しかしながら、排出処理の為の撮像フレーム数はこれらに限られるものではなく、任意のＬ回（Ｌは２以上の整数）の撮像フレームの間に少なくとも一回の排出処理を行うことにより、各実施形態において述べた効果を好適に奏することができる。
【００９４】
なお、本発明の一実施形態に係る固体撮像素子の制御方法は、以下の構成を備えてもよい。すなわち、固体撮像素子の制御方法は、フォトダイオード、及び該フォトダイオードに一端が接続された読出用スイッチを各々含むＭ×Ｎ個（Ｍは３以上の整数、Ｎは２以上の整数）の画素がＭ行Ｎ列に２次元配列されて成る受光領域を備える固体撮像素子の制御方法であって、受光領域のうち一部の領域を構成する一又は複数の行（以下、読出対象行という）に含まれる画素に蓄積された電荷を、Ｌ回（Ｌは２以上の整数）の撮像フレームの各々において選択的に読み出すとともに、Ｌ回の撮像フレームのそれぞれにおいて、読出対象行を除く他の二以上の行（以下、非読出対象行という）のうち一部の非読出対象行に含まれる画素に蓄積された電荷の排出処理を行い、且つ、二以上の非読出対象行の各々についてＬ回の撮像フレームの間に少なくとも一回、排出処理を行うことを特徴としてもよい。
【００９５】
上述した固体撮像素子の制御方法では、受光領域のうち一部の領域（前述した関心領域に相当）を構成する読出対象行に含まれる画素に蓄積された電荷を、Ｌ回の撮像フレームの各々において選択的に読み出す、いわゆる部分読み出し動作を行う。更に、この制御方法では、Ｌ回の撮像フレームのそれぞれにおいて、二以上の非読出対象行（前述した非関心領域に相当）のうち一部に含まれる画素に蓄積された電荷の排出処理（リセット）を行う。且つ、この排出処理（リセット）を、二以上の非読出対象行の各々について、Ｌ回の撮像フレームの間に少なくとも一回行う。
【００９６】
すなわち、上述した制御方法では、各撮像フレームにおいて二以上の非読出対象行の全てをリセットするのではなく、その一部のみをリセットしている。従って、各撮像フレームにおいて複数の非読出対象行を順次にリセットする場合にあっては、この制御方法によって一つの撮像フレームに要する時間を抑制できる。特に、受光領域の面積が大きくなり、受光領域を構成する画素の個数が多いほど、この効果は顕著となる。また、各撮像フレームにおいて、複数の非読出対象行を同時にリセットする場合にあっては、フォトダイオードに接続された配線に流れる電流を少なくし、電源等の周辺回路への負荷を低減することができる。
【００９７】
また、固体撮像素子の制御方法は、一部の非読出対象行が複数行存在しており、Ｌ回の撮像フレームのそれぞれにおいて、一部の非読出対象行に含まれる画素に蓄積された電荷の排出処理を同時に行うことを特徴としてもよい。上述したように、本発明に係る固体撮像素子の制御方法によれば、複数の非読出対象行の排出処理（リセット）を同時に行う場合であっても、配線に流れる電流を少なくして電源等の周辺回路への負荷を低減することができる。そして、このように複数の非読出対象行の排出処理（リセット）を同時に行うことによって、各撮像フレームの所要時間をより短くすることができる。
【００９８】
或いは、固体撮像素子の制御方法は、一部の非読出対象行が複数行存在しており、Ｌ回の撮像フレームのそれぞれにおいて、一部の非読出対象行に含まれる画素に蓄積された電荷の排出処理を逐次に行うことを特徴としてもよい。上述したように、本発明に係る固体撮像素子の制御方法によれば、複数の非読出対象行の排出処理（リセット）を順次に行う場合であっても、一つの撮像フレームに要する時間を抑制できる。そして、このように複数の非読出対象行の排出処理（リセット）を順次に行うことによって、配線に流れる電流をより少なくし、電源等の周辺回路への負荷を格段に低減することができる。
【００９９】
また、固体撮像素子の制御方法は、一部の非読出対象行が複数行存在しており、Ｌ回の撮像フレームのそれぞれにおいて、一部の非読出対象行同士の間隔を１行以上あけることを特徴としてもよい。これにより、各撮像フレームにおいて排出処理（リセット）が行われる非読出対象行の位置を分散させることができ、読出対象行への電荷のオーバーフローをより効果的に抑制することができる。
【０１００】
また、本発明の一実施形態による固体撮像素子の制御方法は、フォトダイオード、及び該フォトダイオードに一端が接続された読出用スイッチを各々含むＭ×Ｎ個（Ｍは３以上の整数、Ｎは２以上の整数）の画素がＭ行Ｎ列に２次元配列されて成る受光領域を備える固体撮像素子の制御方法であって、受光領域のうち一部の領域を構成する一又は複数の行（以下、読出対象行という）に含まれる画素に蓄積された電荷を、Ｌ回（Ｌは２以上の整数）の撮像フレームの各々において選択的に読み出すとともに、Ｌ回の撮像フレームのそれぞれにおいて、読出対象行を除く他の行（以下、非読出対象行という）に含まれる二以上の行のうち一部の行に含まれる画素に蓄積された電荷の排出処理を行い、且つ、二以上の行の各々についてＬ回の撮像フレームの間に少なくとも一回、排出処理を行うことを特徴としてもよい。
【０１０１】
上述した固体撮像素子の制御方法では、読出対象行に含まれる画素に蓄積された電荷を、Ｌ回の撮像フレームの各々において選択的に読み出す。更に、この制御方法では、Ｌ回の撮像フレームのそれぞれにおいて、非読出対象行のうち二以上の行の一部に含まれる画素に蓄積された電荷の排出処理（リセット）を行う。且つ、この排出処理（リセット）を、二以上の行の各々について、Ｌ回の撮像フレームの間に少なくとも一回行う。
【０１０２】
すなわち、上述した制御方法では、各撮像フレームにおいて非読出対象行に含まれる二以上の行の全てをリセットするのではなく、その一部のみをリセットしている。従って、各撮像フレームにおいて複数の非読出対象行を順次にリセットする場合にあっては、この制御方法によって一つの撮像フレームに要する時間を抑制できる。また、各撮像フレームにおいて、複数の非読出対象行を同時にリセットする場合にあっては、フォトダイオードに接続された配線に流れる電流を少なくし、電源等の周辺回路への負荷を低減することができる。
【符号の説明】
【０１０３】
６…制御部、１０…固体撮像装置、１１…固体撮像素子、１２…ガラス基板、１４…多結晶シリコン膜、１６…絶縁層、１８…シンチレータ、２０…受光部、２１…トランジスタ、２２…フォトダイオード、３０…垂直シフトレジスタ部、４０…信号出力部、４１…Ｃ−ＭＯＳ型ＩＣチップ、４２…積分回路、４２ａ…アンプ、４２ｂ…容量素子、４２ｃ…放電用スイッチ、４４…保持回路、４４ａ…入力用スイッチ、４４ｂ…出力用スイッチ、４４ｃ…容量素子、６１…水平シフトレジスタ部、Ａ１…関心領域、Ａ２…非関心領域、Ａ３…非読出対象行、Ａ２１〜Ａ２５…行群、Ｈｄ…保持制御信号、ＨＳ１〜ＨＳＮ…列選択制御信号、Ｐ１，１〜ＰＭ，Ｎ…画素、Ｑ１〜ＱＭ…行選択用配線、Ｒ１〜ＲＮ…読出用配線、ＲＥ…リセット制御信号、Ｕ１〜ＵＮ…列選択用配線、ＶＳ１〜ＶＳＭ…行選択制御信号。
【図１】
2015136159.tif 000003
【図２】
2015136159.tif 000004
【図３】
2015136159.tif 000005
【図４】
2015136159.tif 000006
【図５】
2015136159.tif 000007
【図６】
2015136159.tif 000008
【図７】
2015136159.tif 000009
【図８】
2015136159.tif 000010
【図９】
2015136159.tif 000011
【図１０】
2015136159.tif 000012
【図１１】
2015136159.tif 000013
【図１２】
2015136159.tif 000014
【図１３】
2015136159.tif 000015
【図１４】
2015136159.tif 000016
【図１５】
2015136159.tif 000017
【図１６】
2015136159.tif 000018
【図１７】
2015136159.tif 000019
【図１８】
2015136159.tif 000020
【図１９】
2015136159.tif 000021