(57)【要約】【課題】コンパレータの入力端において、大きな差動振幅を確保する。【解決手段】コンパレータ１０は、第１端子＋および第２端子−を有し、第１端子＋と第２端子−それぞれの電圧を比較する。第１入力抵抗Ｒｉ１は、一端が第１入力端子ＩＮＰと接続され、他端がコンパレータ１０の第１端子＋と接続される。第２入力抵抗Ｒｉ２は、一端が第２入力端子ＩＮＮと接続され、他端がコンパレータ１０の第２端子−と接続される。第１分圧抵抗Ｒｄ１は、一端がコンパレータ１０の第１端子と接続され、他端が終端ノード１２と接続される。第２分圧抵抗Ｒｄ２は、一端がコンパレータ１０の第２端子と接続され、他端が終端ノード１２と接続される。終端電圧調節部３０は、コンパレータ１０の第１端子の電圧ＶＩＮ＋と第２端子の電圧ＶＩＮ−の中点電圧ＶＣＯＭが基準電圧ＶＲＥＦと一致するように、終端ノード１２の終端電圧ＶＴを調節する。【選択図】図２
2015008423.tif 000002
【特許請求の範囲】
【請求項１】
差動信号が入力される第１入力端子および第２入力端子と、
第１端子および第２端子を有し、前記第１端子と前記第２端子それぞれの電圧を比較するコンパレータと、
終端ノードと、
一端が前記第１入力端子と接続され、他端が前記コンパレータの前記第１端子と接続された第１入力抵抗と、
一端が前記第２入力端子と接続され、他端が前記コンパレータの前記第２端子と接続された第２入力抵抗と、
一端が前記コンパレータの前記第１端子と接続され、他端が前記終端ノードと接続された第１分圧抵抗と、
一端が前記コンパレータの前記第２端子と接続され、他端が前記終端ノードと接続された第２分圧抵抗と、
基準電圧を生成する基準電圧源と、
前記コンパレータの前記第１端子の電圧と前記第２端子の電圧の中点電圧が前記基準電圧と一致するように、前記終端ノードの終端電圧を調節する終端電圧調節部と、
を備えることを特徴とする差動レシーバ。
【請求項２】
前記終端電圧調節部は、第１端子に前記基準電圧が入力され、第２端子に前記中点電圧が入力され、その出力端子が前記終端ノードと接続された誤差増幅器を含むことを特徴とする請求項１に記載の差動レシーバ。
【請求項３】
前記終端電圧調節部は、前記コンパレータの前記第１端子と前記第２端子それぞれの電圧を分圧し、前記中点電圧を生成する分圧回路をさらに含むことを特徴とする請求項１または２に記載の差動レシーバ。
【請求項４】
前記分圧回路は、前記コンパレータの前記第１端子と前記第２端子の間に直列に設けられた第３分圧抵抗および第４分圧抵抗を含み、前記第３分圧抵抗と前記第４分圧抵抗の接続点の電位が、前記中点電圧であることを特徴とする請求項３に記載の差動レシーバ。
【請求項５】
前記分圧回路は、
制御端子が前記コンパレータの前記第１端子と接続された第１トランジスタを含む第１バッファと、
制御端子が前記コンパレータの前記第２端子と接続された第２トランジスタを含む第２バッファと、
前記第１トランジスタのエミッタ／ソースと、前記第２トランジスタのエミッタ／ソースの間に直列に設けられた第３分圧抵抗および第４分圧抵抗と、
を含み、前記第３分圧抵抗と前記第４分圧抵抗の接続点の電位が、前記中点電圧であることを特徴とする請求項３に記載の差動レシーバ。
【請求項６】
前記基準電圧は、前記コンパレータの入力電圧レンジのうち、その利得が高くなる電圧レンジに設定されることを特徴とする請求項１から５のいずれかに記載の差動レシーバ。
【請求項７】
前記基準電圧は、前記コンパレータの電源電圧と連動することを特徴とする請求項１から５のいずれかに記載の差動レシーバ。
【請求項８】
前記基準電圧源は、前記コンパレータの電源電圧を分圧して前記基準電圧を生成することを特徴とする請求項７に記載の差動レシーバ。
【請求項９】
前記終端電圧調節部は、前記終端ノードと接続されたキャパシタをさらに含むことを特徴とする請求項１から７のいずれかに記載の差動レシーバ。
【請求項１０】
請求項１から９のいずれかに記載の差動レシーバを備えることを特徴とする産業機器。
【請求項１１】
請求項１から９のいずれかに記載の差動レシーバを備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動レシーバに関する。
【背景技術】
【０００２】
デジタル信号の高速シリアル伝送の規格として、ＲＳ４８５規格、ＲＳ４２２、あるいはＬＶＤＳ（Low Voltage Differential Signaling）規格などの、差動信号を利用した通信方式が提案されている。図１は、本発明者が検討した差動レシーバの回路図である。差動レシーバ２ｒは、入力端子ＩＮＰ、ＩＮＮに入力される差動信号ＳＩＮ＋、ＳＩＮ−を受け、差動振幅ΔＶ＝ＳＩＮ＋−ＳＩＮ−と所定のしきい値の大小関係に応じた出力信号ＳＯＵＴを生成する。
【０００３】
差動レシーバ２ｒは、所定の電源電圧ＶＤＤおよび接地電圧ＶＳＳを受けて動作する一方で、入力端子ＩＮＰ、ＩＮＮに入力される差動信号のコモン電圧（入力コモン電圧という）は、ＶＤＤ〜ＶＳＳの範囲外のレベルを取り得る場合がある。
【０００４】
たとえばＶＤＤ＝５Ｖ、接地電圧ＶＳＳ＝０Ｖである場合に、差動信号のコモン電圧は、−７Ｖ〜＋１２Ｖの範囲で変動しうる。この場合、コンパレータ１０に、差動信号ＳＩＮ＋、ＳＩＮ−を直接入力すると、それらの電圧レベルは、コンパレータ１０の入力電圧レンジ外となりえるため、正しく電圧比較ができない。そこで、差動レシーバ２ｒは、コンパレータ１０の前段に抵抗ネットワーク１２０を備える。抵抗ネットワーク１２０は、入力抵抗Ｒ１Ｐ、Ｒ１Ｎ、プルアップ抵抗ＲｕＰ、ＲｕＮ、プルダウン抵抗ＲｄＰ、ＲｄＮ、を含む。
【０００５】
図１の差動レシーバ２ｒによれば、抵抗ネットワーク１２０の分圧比を適切に設定することにより、差動信号ＳＩＮ＋、ＳＩＮ−がコンパレータ１０の入力電圧レンジ内に圧縮され、コンパレータ１０により差動信号ＳＩＮ＋、ＳＩＮ−を比較することができる。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図１の差動レシーバ２ｒでは、抵抗ネットワーク１２０に設定すべき分圧比は、コンパレータ１０の入力電圧レンジと、差動入力信号のコモン電圧の変動範囲（入力コモン電圧範囲）の関係にもとづいて定まる。具体的には、コンパレータ１０の入力電圧レンジが狭い場合、言い換えれば電源電圧ＶＤＤが低い場合には分圧比が大きくなり、またコモン電圧の変動範囲が大きい場合にも分圧比が大きくなる。
【０００７】
ここで分圧比が大きくなると、差動信号ＳＩＮ＋、ＳＩＮ−のコモン電圧のみでなく、差動振幅も圧縮されてしまう。差動振幅は数百ｍＶのオーダー、たとえば２００ｍＶ程度であるため、それが分圧により圧縮されると、コンパレータ１０には、数十ｍＶの小さな差動振幅を有する差動信号ＳＩＮ＋’、ＳＩＮ−’が入力されることになる。つまりコンパレータ１０に要求される程度が高くなるという問題がある。
【０００８】
本発明は係る状況に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、コンパレータの入力端において、大きな差動振幅を確保可能な差動レシーバの提供にある。
【課題を解決するための手段】
【０００９】
本発明のある態様は差動レシーバに関する。差動レシーバは、差動信号が入力される第１入力端子および第２入力端子と、第１端子および第２端子を有し、第１端子と第２端子それぞれの電圧を比較するコンパレータと、終端ノードと、一端が第１入力端子と接続され、他端がコンパレータの第１端子と接続された第１入力抵抗と、一端が第２入力端子と接続され、他端がコンパレータの第２端子と接続された第２入力抵抗と、一端がコンパレータの第１端子と接続され、他端が終端ノードと接続された第１分圧抵抗と、一端がコンパレータの第２端子と接続され、他端が終端ノードと接続された第２分圧抵抗と、基準電圧を生成する基準電圧源と、コンパレータの第１端子の電圧と第２端子の電圧の中点電圧が基準電圧と一致するように、終端ノードの終端電圧を調節する終端電圧調節部と、を備える。
【００１０】
この態様によれば、差動信号のコモン電圧に応じて、終端ノードの終端電圧を動的に制御することにより、分圧比を大きくすることができ、これによりコンパレータの入力端において、大きな差動振幅を確保できる。加えて、コモンモードノイズが入力された場合には、終端電圧調節部により、コモンモードノイズに追従して終端電圧が調節されるため、コモンモードノイズをキャンセルすることができ、ノイズ耐性を高めることができる。
【００１１】
終端電圧調節部は、第１端子に基準電圧が入力され、第２端子に中点電圧が入力され、その出力端子が終端ノードと接続された誤差増幅器を含んでもよい。
【００１２】
終端電圧調節部は、コンパレータの第１端子と第２端子それぞれの電圧を分圧し、中点電圧を生成する分圧回路をさらに含んでもよい。
【００１３】
分圧回路は、コンパレータの第１端子と第２端子の間に直列に設けられた第３分圧抵抗および第４分圧抵抗を含み、第３分圧抵抗と第４分圧抵抗の接続点の電位が、中点電圧であってもよい。
【００１４】
分圧回路は、制御端子がコンパレータの第１端子と接続された第１トランジスタを含む第１バッファと、制御端子がコンパレータの第２端子と接続された第２トランジスタを含む第２バッファと、第１トランジスタのエミッタ／ソースと、第２トランジスタのエミッタ／ソースの間に直列に設けられた第３分圧抵抗および第４分圧抵抗と、を含み、第３分圧抵抗と第４分圧抵抗の接続点の電位が、中点電圧であってもよい。
この態様によれば、第１トランジスタおよび第２トランジスタによって、コンパレータの入力端から終端電圧調節部側を見たインピーダンスを高くできる。これにより、第３分圧抵抗、第４分圧抵抗の抵抗値を小さくすることができる。
【００１５】
終端電圧調節部は、終端ノードと接続されたキャパシタをさらに含んでもよい。
【００１６】
本発明の別の態様は、電子機器に関する。電子機器は、上述のいずれかの差動レシーバを備えてもよい。
【００１７】
本発明の別の態様は、産業機器に関する。産業機器は、上述のいずれかの差動レシーバを備えてもよい。
【００１８】
なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１９】
本発明のある態様によれば、コンパレータの入力端において、大きな差動信号の差動振幅を確保できる。
【図面の簡単な説明】
【００２０】
【図１】本発明者が検討した差動レシーバの回路図である。
【図２】実施の形態に係る差動レシーバの回路図である。
【図３】図２の差動レシーバのレベルダイヤグラムである。
【図４】図４（ａ）、（ｂ）は、実施の形態に係る差動レシーバを備える電子機器、産業機器のブロック図である。
【図５】第１の変形例に係る差動レシーバの回路図である。
【発明を実施するための形態】
【００２１】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２２】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２３】
図２は、実施の形態に係る差動レシーバ２の回路図である。差動レシーバ２は、第１入力端子ＩＮＰ、第２入力端子ＩＮＮ、コンパレータ１０、終端ノード１２、第１入力抵抗Ｒｉ１、第２入力抵抗Ｒｉ２、第１分圧抵抗Ｒｄ１、第２分圧抵抗Ｒｄ２、基準電圧源２０、終端電圧調節部３０を備える。差動レシーバ２は、電源電圧ＶＤＤおよびＶＳＳを受けて動作する。以下、上側電源電圧ＶＤＤ＝５Ｖ、下側電源電圧ＶＳＳ＝０Ｖとする。
【００２４】
第１入力端子ＩＮＰ、第２入力端子ＩＮＮには、図示しない差動トランスミッタから送信され、差動伝送路を介して伝送された差動信号ＳＩＮ＋、ＳＩＮ−が入力される。コンパレータ１０は、第１端子（非反転入力端子＋）および第２端子（反転入力端子−）を有し、第１端子の電圧ＳＩＮ＋’と第２端子の電圧ＳＩＮ−’を比較し、比較結果を示す出力信号ＳＯＵＴを生成する。
【００２５】
第１入力抵抗Ｒｉ１の一端は第１入力端子ＩＮＰと接続され、その他端はコンパレータ１０の非反転入力端子＋と接続される。第２入力抵抗Ｒｉ２の一端は第２入力端子ＩＮＮと接続され、その他端はコンパレータ１０の反転入力端子−と接続される。
【００２６】
第１分圧抵抗Ｒｄ１の一端はコンパレータ１０の非反転入力端子＋と接続され、その他端は終端ノード１２と接続される。第２分圧抵抗Ｒｄ２の一端はコンパレータ１０の反転入力端子−と接続され、その他端は終端ノード１２と接続される。
【００２７】
基準電圧源２０は、基準電圧ＶＲＥＦを生成する。
【００２８】
終端電圧調節部３０は、コンパレータ１０の非反転入力端子＋の電圧ＶＩＮ＋と反転入力端子ＶＩＮ−の電圧の中点電圧ＶＣＯＭが基準電圧ＶＲＥＦと一致するように、終端ノード１２の終端電圧ＶＴを調節する。
【００２９】
終端電圧調節部３０は、誤差増幅器３２、分圧回路３４、キャパシタＣ１を含む。分圧回路３４は、コンパレータ１０の入力電圧ＶＩＮ＋、ＶＩＮ−を分圧し、コンパレータ１０の入力端における中点電圧ＶＣＯＭを生成する。たとえば分圧回路３４は、抵抗値が等しい第３分圧抵抗Ｒｄ３および第４分圧抵抗Ｒｄ４を含み、それらの接続点の電圧を中点電圧ＶＣＯＭとしてもよい。第３分圧抵抗Ｒｄ３、第４分圧抵抗Ｒｄ４の抵抗値は、コンパレータ１０の入力端から終端電圧調節部３０側を見たインピーダンスが十分に高くなるように定めることが望ましい。
【００３０】
誤差増幅器３２の第１端子（非反転入力端子＋）には、基準電圧ＶＲＥＦが入力され、その第２端子（反転入力端子−）には中点電圧ＶＣＯＭが入力され、その出力端子は終端ノード１２と接続される。誤差増幅器３２は、基準電圧ＶＲＥＦと中点電圧ＶＣＯＭの誤差を増幅し、誤差に応じた終端電圧ＶＴを終端ノード１２に印加する。
【００３１】
キャパシタＣ１は終端ノード１２と接続されており、終端電圧ＶＴを安定化する。
【００３２】
基準電圧ＶＲＥＦは、コンパレータ１０の入力電圧レンジ内に設定されることが望ましい。
コンパレータ１０が電源電圧ＶＤＤ＝５ＶおよびＶＳＳ＝０Ｖを受けて動作する場合、コンパレータ１０の入力電圧レンジ、つまり電圧比較が可能となる電圧レンジは、ＶＳＳ〜ＶＤＤの範囲よりもわずかに狭い範囲ＶＳＳ＋ＶＦＲ〜ＶＤＤ−ＶＨＲとなる。ＶＦＲはフットルーム、ＶＨＲはヘッドルームであり、たとえばそれぞれ数百ｍＶ〜１Ｖ程度である。ＶＦＲ＝ＶＨＲ＝１Ｖとすると、コンパレータ１０の入力電圧レンジは１〜４Ｖとなるため、基準電圧ＶＲＥＦもこの範囲内に設定することが望ましい。
【００３３】
より好ましくは、基準電圧ＶＲＥＦは、コンパレータ１０の利得が高くなる電圧レンジに設定される。コンパレータ１０が最も高い利得を有する入力電圧は、その構成にも依存するが、たとえばＶＤＤとＶＳＳの中点電圧（ＶＤＤ＋ＶＳＳ）／２付近である。この場合、基準電圧ＶＲＥＦを、（ＶＤＤ＋ＶＳＳ）／２付近の電圧としてもよい。
【００３４】
差動レシーバ２において、電源電圧ＶＤＤおよびＶＳＳが変動しうる場合、基準電圧ＶＲＥＦは、コンパレータ１０の電源電圧ＶＤＤ、ＶＳＳと連動することが望ましい。この場合、基準電圧源２０は、電源電圧ＶＤＤおよびＶＳＳを分圧することにより基準電圧ＶＲＥＦを生成してもよい。たとえば基準電圧源２０は、２つの電源ラインの間に直列に設けられた抵抗Ｒｄ５、Ｒｄ６を含んでもよい。抵抗Ｒｄ５、Ｒｄ６の抵抗値が等しい場合、基準電圧ＶＲＥＦは、２つの電源電圧ＶＤＤ、ＶＳＳの中点となる。
【００３５】
以上が差動レシーバ２の構成である。続いてその動作を説明する。
終端電圧調節部３０はフィードバックループを形成しており、コモン電圧ＶＣＯＭが基準電圧ＶＲＥＦと一致するように、終端ノード１２の終端電圧ＶＴを調節する。
【００３６】
つまり、差動信号ＳＩＮ＋、ＳＩＮ−のコモン電圧ＶＣＯＭ’が変化したとしても、コンパレータ１０の入力端におけるコモン電圧ＶＣＯＭは、基準電圧ＶＲＥＦに安定化される。
【００３７】
この差動レシーバ２によれば、以下の効果を得ることができる。
図３は、図２の差動レシーバ２のレベルダイヤグラムである。横軸は、分圧比α＝Ｒｄ１／（Ｒｉ１＋Ｒｄ１）＝Ｒｄ２／（Ｒｉ２＋Ｒｄ２）を示す。α＝１００％は、第１入力端子ＩＮＰ、第２入力端子ＩＮＮにおける電圧レベルを示す。α＝０％は、終端ノード１２における終端電圧ＶＴに対応する。
【００３８】
コンパレータ１０の入力電圧レンジは１Ｖ〜４Ｖとし、入力コモン電圧レンジは−７〜１２Ｖとする。
【００３９】
はじめに比較のために、終端電圧ＶＴを入力コモン電圧レンジ−７〜１２Ｖの中点である２．５Ｖに固定した場合について説明する。これは、図１に示す比較技術の動作と等価である。この場合、入力コモン電圧レンジ−７〜１２Ｖすべてを、コンパレータ１０の入力電圧レンジ１〜４Ｖに圧縮するためには、分圧比αを、１５．７％とすればよいことが分かる。この場合、差動振幅も１５．７％に圧縮される。もとの差動振幅が２００ｍＶの場合、圧縮後の差動振幅は、３１ｍＶ程度となる。
【００４０】
続いて、図２の差動レシーバ２において、終端電圧ＶＴを、０〜５Ｖの範囲で可変とした場合について説明する。この場合、入力コモン電圧レンジ−７〜１２Ｖすべてを、コンパレータ１０の入力電圧レンジ１〜４Ｖに圧縮するためには、分圧比αを、３３．３％とすればよいことが分かる。この場合、差動振幅は３３．３％に圧縮され、もとの差動振幅が２００ｍＶの場合、圧縮後の差動振幅は、６２ｍＶ程度となる。
【００４１】
このように、実施の形態に係る差動レシーバ２によれば、差動信号ＳＩＮ＋、ＳＩＮ−のコモン電圧（入力コモン電圧）に応じて、終端ノード１２の終端電圧ＶＴを動的に制御することにより、比較技術に比べて分圧比αを大きくすることができる。これによりコンパレータ１０の入力端において大きな差動振幅を確保することができる。
【００４２】
あるいは、逆の観点から言えば、コンパレータ１０の入力端において比較技術と同じ差動振幅を得る場合、比較技術に比べて入力コモン電圧の範囲を拡大することができる。
【００４３】
加えて、第１入力端子ＩＮＰ、第２入力端子ＩＮＮにコモンモードノイズが入力された場合には、終端電圧調節部３０により、コモンモードノイズに追従して終端電圧ＶＴが調節される。これにより、コモンモードノイズをキャンセルすることができ、差動レシーバ２のノイズ耐性を高めることができる。
【００４４】
またキャパシタＣ１を設けたことにより、終端電圧ＶＴを安定化でき、終端電圧ＶＴの変動にともなう受信率の低下を防止できる。
【００４５】
電源電圧ＶＤＤ、ＶＳＳが変化すると、それに応じてコンパレータ１０の入力電圧レンジが変化する。図２の差動レシーバ２では、基準電圧源２０を分圧回路で構成したことにより、基準電圧ＶＲＥＦつまり終端電圧ＶＴが電源電圧ＶＤＤ、ＶＳＳに追従するため、電源電圧ＶＤＤ、ＶＳＳのレベルにかかわらず、入力コモン電圧範囲を、コンパレータ１０の入力電圧レンジに圧縮することができる。
【００４６】
続いて、差動レシーバ２の用途を説明する。図４（ａ）、（ｂ）は、実施の形態に係る差動レシーバを備える電子機器、産業機器のブロック図である。
【００４７】
図４（ａ）の電子機器５００は、ＬＶＤＳ規格あるいはＤｉｓｐｌａｙＰｏｒｔ規格に準拠したインタフェースを備える。たとえば電子機器５００は、液晶ディスプレイを備えるノート型ＰＣ（Personal Computer）、スマートフォン、タブレット端末である。
【００４８】
電子機器５００は、液晶パネル５０２、ドライバＩＣ５０４、タイミングコントローラＩＣ５０６、画像処理ＩＣ５０８を備える。画像処理ＩＣ５０８は、液晶パネル５０２に表示すべき画像データを生成し、タイミングコントローラＩＣ５０６に送信する。タイミングコントローラＩＣ５０６は、画像処理ＩＣ５０８からの画像データを受け、ライン毎、画素毎のタイミングを液晶パネル５０２に対して最適化し、ドライバＩＣ５０４に送信する。ドライバＩＣ５０４は、タイミングコントローラＩＣ５０６からの画像データにもとづいて液晶パネル５０２を駆動する。
【００４９】
こうした電子機器５００において、画像処理ＩＣ５０８とタイミングコントローラＩＣ５０６の間、タイミングコントローラＩＣ５０６とドライバＩＣ５０４の間のデータ送信には、差動信号が利用される。したがって、実施の形態に係る差動レシーバ２は、ドライバＩＣ５０４の受信インタフェース、タイミングコントローラＩＣ５０６の受信インタフェースに搭載することができる。
【００５０】
図４（ｂ）の産業機器６０２は、工場などの比較的に広い範囲において形成されるネットワークシステム６００を構成する。ネットワークシステム６００は、複数の産業機器６０２と、ホスト機器６０４と、を備える。産業機器６０２およびホスト機器６０４は、ＲＳ−４２２、ＲＳ−４８５規格に準拠しており、それらは相互にデータを送受信する。産業機器６０２の種類は特に限定されない。
【００５１】
実施の形態に係る差動レシーバ２は、かかるネットワークシステム６００に好適に利用できる。ホスト機器６０４は差動トランスミッタ６０６を備える。産業機器６０２は実施の形態に係る差動レシーバ２を備える。複数の差動レシーバ２と、差動トランスミッタ６０６は、共通のバス６０８を介して接続される。
【００５２】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセス、それらの組み合わせには、さまざまな変形例が存在しうる。以下、こうした変形例について説明する。
【００５３】
（第１の変形例）
図５は、第１の変形例に係る差動レシーバ２ａの回路図である。
図５の差動レシーバ２ａは、図２の差動レシーバ２と比べて終端電圧調節部３０ａの構成が異なっている。終端電圧調節部３０ａは、第３分圧抵抗Ｒｄ３、第４分圧抵抗Ｒｄ４に加えて、第１バッファＢ１、第２バッファＢ２を備える。
【００５４】
第１バッファＢ１、第２バッファＢ２はソースフォロア、あるいはエミッタフォロアであり、それぞれ、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）あるいはバイポーラトランジスタである第１トランジスタＱ１、第２トランジスタＱ２を備える。
第１バッファＢ１は、制御端子、つまりゲート（ベース）がコンパレータ１０の第１端子（非反転入力端子＋）と接続された第１トランジスタＱ１を含む。第１トランジスタＱ１のソース（エミッタ）には、負荷である第１電流源ＣＳ１が接続される。第２バッファＢ２は、第２トランジスタＱ２、第２電流源ＣＳ２を含み、第１バッファＢ１と同様に構成される。第１電流源ＣＳ１、第２電流源ＣＳ２に変えて、抵抗負荷を接続してもよく、第１バッファＢ１、第２バッファＢ２の構成は特に限定されない。
【００５５】
第３分圧抵抗Ｒｄ３および第４分圧抵抗Ｒｄ４は、第１バッファＢ１の出力端子と第２バッファＢ２の出力端子の間に、言い換えれば第１トランジスタＱ１のエミッタ（ソース）と、第２トランジスタＱ２のエミッタ（ソース）の間に直列に設けられる。
【００５６】
第３分圧抵抗Ｒｄ３と第４分圧抵抗Ｒｄ４の接続点の電位が中点電圧ＶＣＯＭとなる。
【００５７】
この変形例によれば、第１バッファＢ１、第２バッファＢ２によって、コンパレータ１０の入力端から終端電圧調節部３０ａ側を見たインピーダンスを高くできる。これにより、第３分圧抵抗Ｒｄ３、第４分圧抵抗Ｒｄ４の抵抗値を小さくすることができる。
【００５８】
（第２の変形例）
実施の形態では、基準電圧源２０を分圧回路で構成する場合を説明したが、本発明はそれには限定されない。差動レシーバ２において、電源電圧ＶＤＤおよびＶＳＳが所定レベルに安定化されている場合、基準電圧ＶＲＥＦの電圧レベルは電源電圧ＶＤＤ、ＶＳＳに依存しない所定値（たとえば２．５Ｖ）に固定してもよい。この場合、基準電圧源２０はバンドギャップリファレンス回路とリニアレギュレータの組み合わせなどで構成することができる。
【００５９】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００６０】
２…差動レシーバ、ＩＮＰ…第１入力端子、ＩＮＮ…第２入力端子、１０…コンパレータ、１２…終端ノード、Ｒｉ１…第１入力抵抗、Ｒｉ２…第２入力抵抗、Ｒｄ１…第１分圧抵抗、Ｒｄ２…第２分圧抵抗、Ｒｄ３…第３分圧抵抗、Ｒｄ４…第４分圧抵抗、２０…基準電圧源、３０…終端電圧調節部、３２…誤差増幅器、３４…分圧回路、Ｂ１…第１バッファ、Ｂ２…第２バッファ、Ｃ１…キャパシタ、Ｑ１…第１トランジスタ、Ｑ２…第２トランジスタ、ＣＳ１…第１電流源、ＣＳ２…第２電流源、５００…電子機器、５０２…液晶パネル、５０４…ドライバＩＣ、５０６…タイミングコントローラＩＣ、５０８…画像処理ＩＣ、６００…ネットワークシステム、６０２…産業機器、６０４…ホスト機器、６０６…差動トランスミッタ、６０８…バス。
【図１】
2015008423.tif 000003
【図２】
2015008423.tif 000004
【図３】
2015008423.tif 000005
【図４】
2015008423.tif 000006
【図５】
2015008423.tif 000007