(57)【要約】【課題】交流リアクトルで発生するヒステリシス損失による回路損失を低減し、高効率な直流電源装置を提供する。【解決手段】交流電力を直流電力に変換するコンバータ回路１００を有する直流電源装置であって、前記コンバータ回路１００に、複数のダイオードＤ１〜Ｄ４からなるダイオードブリッジ（Ｄ１〜Ｄ４）と、複数のスイッチング素子Ｑ１〜Ｑ６と、前記コンバータ回路１００のハイサイドまたはローサイドのどちらか一方に第１の交流リアクトルＬ１と第２の交流リアクトルＬ２と、を備え、前記複数のスイッチング素子Ｑ５、Ｑ６によって、前記第１の交流リアクトルＬ１と第２の交流リアクトルＬ２のそれぞれに通流する電流の通流方向を一方向に制限しながら、力率改善制御を行う。【選択図】図１
2015211481.tif 000002
【特許請求の範囲】
【請求項１】
交流電力を直流電力に変換するコンバータ回路を有する直流電源装置であって、
前記コンバータ回路に、
複数のダイオードからなるダイオードブリッジと、
複数のスイッチング素子と、
前記コンバータ回路のハイサイドまたはローサイドのどちらか一方に第１の交流リアクトルと第２の交流リアクトルと、
を備え、
前記複数のスイッチング素子によって、前記第１の交流リアクトルと第２の交流リアクトルのそれぞれに通流する電流の通流方向を一方向に制限しながら、力率改善制御を行うことを特徴とする直流電源装置。
【請求項２】
請求項１において、
前記複数のスイッチング素子によって、併せて、前記コンバータ回路の同期整流制御を行うことを特徴とする直流電源装置。
【請求項３】
前記コンバータ回路は、
前記複数のダイオードとしての第１〜第４のダイオードと、
前記複数のスイッチング素子としての第１、第２のＩＧＢＴと、
平滑コンデンサと、
を備えるとともに、
前記第１、第２の交流リアクトルを前記コンバータ回路のハイサイドに備え、
前記第１、第２のＩＧＢＴをパルス状にオンすることによって、前記力率改善制御を行うことを特徴とする請求項１に記載の直流電源装置。
【請求項４】
前記第１の交流リアクトルの一端は、前記第１のダイオードのアノードと前記第１のＩＧＢＴのコレクタに接続され、
前記第２の交流リアクトルの一端は、前記第２のダイオードのアノードと前記第２のＩＧＢＴのコレクタに接続され、
前記第１、第２のダイオードのカソードは前記平滑コンデンサのプラス側が接続され、
前記第３、第４のアノードは前記平滑コンデンサのグランド側に接続され、
ていることを特徴とする請求項３に記載の直流電源装置。
【請求項５】
前記コンバータ回路は、
前記複数のダイオードとしての第１〜第４のダイオードと、
前記複数のスイッチング素子としての第１〜第４のＭＯＳＦＥＴおよび第１、第２のＩＧＢＴと、
平滑コンデンサと、
を備えるとともに、
前記第１、第２の交流リアクトルを前記コンバータ回路のハイサイドに備え、
前記第１、第２のＩＧＢＴをパルス状にオンすることによって、前記力率改善制御を行うことを特徴とする請求項１または請求項２に記載の直流電源装置。
【請求項６】
前記第１の交流リアクトルの一端は、前記第１のダイオードのアノードと前記第１のＩＧＢＴのコレクタに接続され、
前記第２の交流リアクトルの一端は、前記第２のダイオードのアノードと前記第２のＩＧＢＴのコレクタに接続され、
前記第１のＭＯＳＦＥＴと前記第１のダイオードは並列接続され、
前記第２のＭＯＳＦＥＴと前記第２のダイオードは並列接続され、
前記第３のＭＯＳＦＥＴと前記第３のダイオードは並列接続され、
前記第４のＭＯＳＦＥＴと前記第４のダイオードは並列接続され、
前記第１、第２のダイオードのカソードと前記第１、第２のＭＯＳＦＥＴのドレインは前記平滑コンデンサのプラス側が接続され、
前記第３、第４のアノードと前記第３、第４のソースは前記平滑コンデンサのグランド側に接続され、
ていることを特徴とする請求項５に記載の直流電源装置。
【請求項７】
前記直流電源装置の入力に供給される交流電源の電圧が正のサイクルのとき、
前記直流電源装置がパッシブ動作時に前記第１、第４のＭＯＳＦＥＴはオン、前記第２、第３のＭＯＳＦＥＴはオフ、前記第１、第２のＩＧＢＴはオフとなり、
前記直流電源装置がアクティブ動作時に前記第１、第４のＭＯＳＦＥＴはオン、前記第２、第３のＭＯＳＦＥＴはオフ、前記第１のＩＧＢＴはオン、前記第２のＩＧＢＴはオフとなる
ことを特徴とする請求項６に記載の直流電源装置。
【請求項８】
前記直流電源装置の入力に供給される交流電源の電圧が負のサイクルのとき、
前記直流電源装置がパッシブ動作時に前記第２、第３のＭＯＳＦＥＴはオン、前記第１、第４のＭＯＳＦＥＴはオフ、前記第１、第２のＩＧＢＴはオフとなり、
前記直流電源装置がアクティブ動作時に前記第２、第３のＭＯＳＦＥＴはオン、前記第１、第４のＭＯＳＦＥＴはオフ、前記第１のＩＧＢＴはオフ、前記第２のＩＧＢＴはオンとなる
ことを特徴とする請求項６に記載の直流電源装置。
【請求項９】
前記第１〜第４のＭＯＳＦＥＴは、スーパー・ジャンクション・ＭＯＳＦＥＴまたはＳｉＣ・ＭＯＳＦＥＴであることを特徴とする請求項５乃至請求項８のいずれか一項に記載の直流電源装置。
【請求項１０】
請求項１乃至請求項９のいずれか一項に記載の直流電源装置を備えることを特徴とする空気調和機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電力を変換して得られる直流電力を電源とする直流電源装置、およびそれを用いた空気調和機に関する。
【背景技術】
【０００２】
負荷としてモータを搭載した電車や自動車、産業機器、あるいは空気調和機等の機器には、交流電力を直流電力に変換する直流電源装置が搭載されている。そして、電力送電設備の負担軽減のために、前記の直流電源装置には電力効率が高いこと、ならびに高調波電流やリプルの低減によって力率の改善が求められている。
高調波電流やリプルの低減を実現する方法として、リアクトル（交流リアクトル）を備え、スイッチング素子のスイッチング動作によって回路を複数回、短絡して、入力電流波形を交流電源電圧波形のような正弦波に近くなるように成形し、力率を改善する方法が一般的に用いられている。
力率を改善する回路には、例えば特許文献１に開示された技術のように、整流ダイオードブリッジやＩＧＢＴ（Insulated Gate Bipolar Transistor）などの半導体のスイッチング素子と交流リアクトルを用いることが一般的である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−９４５９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に開示された技術では、前記の交流リアクトルには、正のサイクルと負のサイクルで、それぞれ逆方向の電流が流れることになる。また力率改善動作中も同様に、交流リアクトルにはそれぞれ逆方向の短絡電流が流れる。このように交流リアクトルに随時、逆方向の電流を通流させることで交流リアクトルには正から負の磁界の変化が発生することになり、ヒステリシス損失が発生するため、電力の高効率動作の妨げとなるという問題がある。
【０００５】
そこで、本発明はこのような問題点を解決するもので、その目的とするところは、直流電源装置の交流リアクトルで発生するヒステリシス損失による回路損失を低減し、高効率な直流電源装置を提供することである。
【課題を解決するための手段】
【０００６】
前記の課題を解決して、本発明の目的を達成するために、以下のように構成した。
すなわち、本発明の直流電源装置は、交流電力を直流電力に変換するコンバータ回路を有する直流電源装置であって、前記コンバータ回路に、複数のダイオードからなるダイオードブリッジと、複数のスイッチング素子と、前記コンバータ回路のハイサイドまたはローサイドのどちらか一方に第１の交流リアクトルと第２の交流リアクトルと、を備え、前記複数のスイッチング素子によって、前記第１の交流リアクトルと第２の交流リアクトルのそれぞれに通流する電流の通流方向を一方向に制限しながら、力率改善制御を行うことを特徴とする。
また、その他の手段は、発明を実施するための形態のなかで説明する。
【発明の効果】
【０００７】
本発明によれば、直流電源装置の交流リアクトルで発生するヒステリシス損失による回路損失を低減し、高効率な直流電源装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態の直流電源装置の回路構成を示す図である。
【図２】本発明の第１実施形態の直流電源装置において、交流電源の電圧が正のサイクルでコンバータがパッシブ動作の場合の電流の経路を示す図である。
【図３】本発明の第１実施形態の直流電源装置において、交流電源の電圧が負のサイクルでコンバータがパッシブ動作の場合の電流の経路を示す図である。
【図４】本発明の第１実施形態の直流電源装置において、交流電源の電圧が正のサイクルでコンバータがアクティブ動作の場合の電流の経路を示す図である。
【図５】本発明の第１実施形態の直流電源装置において、交流電源の電圧が負のサイクルでコンバータがアクティブ動作の場合の電流の経路を示す図である。
【図６】本発明の第１実施形態の直流電源装置において、全波整流の同期整流制御のみのときのＱ１〜Ｑ６のパルスパターンと電流波形を示す図である。
【図７】本発明の第１実施形態の直流電源装置において、全波整流の同期整流制御と、力率改善制御を１パルスで実施するときのＱ１〜Ｑ６のパルスパターンと電流波形を示す図である。
【図８】本発明の第１実施形態の直流電源装置において、全波整流の同期整流制御と、力率改善制御を２パルスで実施するときのＱ１〜Ｑ６のパルスパターンと電流波形を示す図である。
【図９】本発明の第１実施形態の直流電源装置において、全波整流の同期整流制御と、力率改善制御を３パルスで実施するときのＱ１〜Ｑ６のパルスパターンと電流波形を示す図である。
【図１０】本発明の第１実施形態の直流電源装置に用いられる第１、第２の交流リアクトルのヒステリシス特性とヒステリシス損を示す図である。
【図１１】本発明の第２実施形態の直流電源装置の回路構成を示す図である。
【図１２】本発明の第３実施形態の直流電源装置の回路構成を示す図である。
【図１３】本発明の第４実施形態の直流電源装置の回路構成を示す図である。
【図１４】比較例の直流電源装置の回路構成の概要を示す図である。
【図１５】比較例の直流電源装置において、交流電源の電圧が正のサイクルでコンバータがパッシブ動作の場合の電流の経路を示す図である。
【図１６】比較例の直流電源装置において、交流電源の電圧が負のサイクルでコンバータがパッシブ動作の場合の電流の経路を示す図である。
【図１７】比較例の直流電源装置において、交流電源の電圧が正のサイクルでコンバータがアクティブ動作時の場合の電流の経路を示す図である。
【図１８】比較例の直流電源装置において、交流電源の電圧が負のサイクルでコンバータがアクティブ動作時の場合の電流の経路を示す図である。
【図１９】比較例の直流電源装置が動作状態１〜動作状態４を経た場合の交流リアクトルのヒステリス特性とヒステリシス損失を示した図である。
【発明を実施するための形態】
【０００９】
以下、本発明を実施するための形態（以下においては「実施形態」と称する）を、図面を参照して説明する。
【００１０】
（第１実施形態・直流電源装置）
本発明の第１実施形態の直流電源装置を図１〜図１０を参照して説明する。はじめに、図１を参照して、基本回路構成について説明する。その後、図２〜図５を参照して、基本動作を説明し、図６〜図９を参照して、同期整流制御と力率改善制御の制御パルスについて説明し、図１０を参照して、力率改善用のリアクトルのヒステリシス特性について説明する。
【００１１】
＜回路構成＞
図１は、本発明の第１実施形態の直流電源装置１０の回路構成を示す図である。また、直流電源装置１０に電源として入力する交流電源Ｖ１との接続関係、および出力する先の負荷２０１との接続関係も示している。
図１において、第１実施形態の直流電源装置１０は、第１、第２の交流リアクトルＬ１、Ｌ２とダイオードＤ１〜Ｄ４と、Ｎ型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）Ｑ１〜Ｑ４と、ＩＧＢＴ（Insulated Gate Bipolar Transistor）Ｑ５〜Ｑ６と、平滑コンデンサＣ１と、入力電流検出部１０１と、入力電流判定部１０２と、コンバータ制御部１０３と、負荷検出部１０４と、負荷判定部１０５と、直流電圧検出部１０６と、ゼロクロス検出部１０７と、ゼロクロス判定部１０８と、を備えている。
【００１２】
直流電源装置１０には、直流電源装置１０の第１の交流電源入力端子１１１と第２の交流電源入力端子１１２とを介して、交流電源Ｖ１が接続されて交流電力が入力している。
また、第２の交流電源入力端子１１２は、入力電流検出部１０１を介して第３の交流電源入力端子１１３に接続されている。
また、直流電源装置１０には、後記するように交流電源Ｖ１の交流電力（電圧）を直流電力（電圧）に変換したときの直流電源正極端子１２１と直流電源負極端子１２２とが備えられている。
【００１３】
ダイオードＤ１とＮ型のＭＯＳＦＥＴＱ１は並列に接続されていて、ダイオードＤ１のカソードとＭＯＳＦＥＴＱ１のドレインは、直流電源正極端子１２１に接続されている。
ダイオードＤ１のアノードとＭＯＳＦＥＴＱ１のソースは、第１の交流リアクトルＬ１の第１端子と、ＩＧＢＴＱ５のコレクタに接続されている。
第１の交流リアクトルＬ１の第２端子は、第１の交流電源入力端子１１１に接続されている。
また、ＩＧＢＴＱ５のエミッタは、第３の交流電源入力端子１１３に接続されている。
ダイオードＤ３とＮ型のＭＯＳＦＥＴＱ３は並列に接続されていて、ダイオードＤ３のカソードとＭＯＳＦＥＴＱ３のドレインは、第１の交流電源入力端子１１１に接続されている。
ダイオードＤ３のアノードとＭＯＳＦＥＴＱ３のソースは、直流電源負極端子１２２に接続されている。
【００１４】
ダイオードＤ２とＮ型のＭＯＳＦＥＴＱ２は並列に接続されていて、ダイオードＤ２のカソードとＭＯＳＦＥＴＱ２のドレインは、直流電源正極端子１２１に接続されている。
ダイオードＤ２のアノードとＭＯＳＦＥＴＱ２のソースは、第２の交流リアクトルＬ２の第１端子と、ＩＧＢＴＱ６のコレクタに接続されている。
第２の交流リアクトルＬ２の第２端子は、第３の交流電源入力端子１１３に接続されている。
また、ＩＧＢＴＱ６のエミッタは、第１の交流電源入力端子１１１に接続されている。
ダイオードＤ４とＮ型のＭＯＳＦＥＴＱ４は並列に接続されていて、ダイオードＤ４のカソードとＭＯＳＦＥＴＱ４のドレインは、第３の交流電源入力端子１１３に接続されている。
ダイオードＤ４のアノードとＭＯＳＦＥＴＱ４のソースは、直流電源負極端子１２２接続されている。
【００１５】
以上において、交流リアクトルＬ１は、第１の交流電源入力端子１１１と直流電源正極端子１２１の間に配置されている。また、交流リアクトルＬ２は、第３の交流電源入力端子１１３と直流電源正極端子１２１の間に配置されている。
つまり、交流リアクトルＬ１、Ｌ２は、第１の交流電源入力端子１１１、あるいは第３の交流電源入力端子１１３からみて直流電源正極端子１２１の側に配置されている。そのため、交流リアクトルＬ１、Ｌ２がコンバータ主回路（コンバータ回路）１００の「ハイサイド」に備えられていると、適宜、表記する。
また、ＭＯＳＦＥＴＱ１、Ｑ２とダイオードＤ１、Ｄ２は、第１の交流電源入力端子１１１、あるいは第３の交流電源入力端子１１３からみて直流電源正極端子１２１側に配置されている。そのため、ＭＯＳＦＥＴＱ１、Ｑ２とダイオードＤ１、Ｄ２を「ハイサイド」、または「ハイサイドの」、あるいは「ハイサイドに」という形容で適宜、表記する。
また、ＭＯＳＦＥＴＱ３、Ｑ４とダイオードＤ３、Ｄ４は、第１の交流電源入力端子１１１、あるいは第３の交流電源入力端子１１３からみて直流電源負極端子１２２側に配置されている。そのため、ＭＯＳＦＥＴＱ３、Ｑ４とダイオードＤ３、Ｄ４を「ローサイド」、または「ローサイドの」、あるいは「ローサイドに」という形容で適宜、表記する。
【００１６】
また、平滑コンデンサＣ１は、大容量の電解コンデンサが用いられている。平滑コンデンサＣ１のプラス側は、直流電源正極端子１２１に接続され、平滑コンデンサＣ１のマイナス側は、直流電源負極端子１２２に接続されている。
また、ＭＯＳＦＥＴＱ１〜Ｑ４と、ＩＧＢＴＱ５、Ｑ６のゲートは、コンバータ制御部１０３（制御信号ＳＱ１〜ＳＱ６）で制御される。
なお、ＭＯＳＦＥＴＱ１〜Ｑ４においては、それぞれのＭＯＳＦＥＴに逆並列にダイオードが表記されているが、これらのダイオードは、ＭＯＳＦＥＴの構造から生ずる寄生ダイオードである。
【００１７】
以上のダイオードＤ１〜Ｄ４と、Ｎ型のＭＯＳＦＥＴＱ１〜Ｑ４と、ＩＧＢＴＱ５〜Ｑ６、および第１、第２の交流リアクトルＬ１、Ｌ２と平滑コンデンサＣ１とによって、交流電力（電圧）を直流電力（電圧）に変換するコンバータの主回路（コンバータ主回路１００）が構成されている。
なお、前記の各回路素子の主たる役目についてであるが、ダイオードＤ１〜Ｄ４は、ダイオードブリッジ回路を構成して、交流電力（電圧）を直流電力（電圧）に整流するものである。ただし、ダイオード（Ｄ１〜Ｄ４）は、順方向においてもＰＮ接合による接触電位の順方向電圧降下の電圧ドロップがある。
【００１８】
また、ＭＯＳＦＥＴＱ１〜Ｑ４は、同期整流（同期整流制御）を行うことによって、ダイオードブリッジ回路（ダイオードＤ１〜Ｄ４）における前記の電圧ドロップによる導通損を低減する。
また、ＩＧＢＴＱ５〜Ｑ６と、第１、第２の交流リアクトルＬ１、Ｌ２は、第１の交流電源入力端子１１１と第２の交流電源入力端子１１２（もしくは第３の交流電源入力端子１１３）との間の交流電力、つまり交流電源Ｖ１側の交流電力の力率を改善するためである。
また、平滑コンデンサＣ１は、直流電力（電圧）の平滑化と安定化を図るための回路素子である。
【００１９】
次に、コンバータ主回路１００以外の直流電源装置１０における各回路の構成について説明する。
入力電流検出部１０１は、前記のように第２の交流電源入力端子１１２と第３の交流電源入力端子１１３の間に備えられている。そして、入力電流検出部１０１は、交流電源Ｖ１から直流電源装置１０に入力する入力電流を検出する機能を有している。実際には、例えば、カレントトランスなどが用いられる。
入力電流判定部１０２は、入力電流検出部１０１の出力信号を入力し、入力電流検出部１０１が検出した電流値と、予め設定された閾値との大小関係を判定する機能を有している。
負荷検出部１０４は、直流電源負極端子１２２と負荷２０１との間に備えられている。そして、負荷２０１に流れる電流や、その他の特性、例えば負荷２０１がモータの場合には回転速度（回転数／時間）などを検出する機能を有している。負荷検出部１０４は、例えば、シャント抵抗を備えている。
負荷判定部１０５は、負荷検出部１０４の出力信号を入力し、負荷検出部１０４によって検出した検出値と、予め設定された閾値との大小関係を判定する機能を有している。
【００２０】
直流電圧検出部１０６は、その入力端子が直流電源正極端子１２１と直流電源負極端子１２２とに接続されていて、直流電源装置１０の出力電圧を検出する機能を有している。
ゼロクロス検出部１０７は、その入力端子が第１の交流電源入力端子１１１と第２の交流電源入力端子１１２とに接続されていて、交流電源Ｖ１の電圧のゼロクロスを検出する機能を有している。
ゼロクロス判定部１０８は、ゼロクロス検出部１０７の出力信号を入力し、ゼロクロス検出部１０７の検出値によって、交流電源Ｖ１の電圧のゼロクロスを判定する機能を有している。
コンバータ制御部１０３は、入力電流判定部１０２と負荷判定部１０５と直流電圧検出部１０６とゼロクロス判定部１０８とから送信された結果に応じて、ＭＯＳＦＥＴＱ１〜Ｑ４、ＩＧＢＴＱ５、Ｑ６に制御信号（ＳＱ１〜ＳＱ６）を生成し、送信する機能を有している。
【００２１】
なお、ＭＯＳＦＥＴＱ１〜Ｑ４は、例えばスーパー・ジャンクション構造のＭＯＳＦＥＴや、ＳiＣ−ＭＯＳＦＥＴ（ＳiＣ・ＭＯＳＦＥＴ）等の低損失のＭＯＳＦＥＴが、より適している。
また、負荷２０１としては、例えばＡＣモータ（交流モータ）を駆動するためのインバータ（直流電力を交流電力に変換）等がある。
【００２２】
＜直流電源装置の動作１：コンバータ動作＞
次に本発明の直流電源装置の動作と特性について説明する。まず、「直流電源装置の動作１」として、コンバータ動作（コンバータ主回路１００の動作）と特性を、図２〜図５を参照して説明する。
なお、図２〜図５は、コンバータ動作をわかりやすく説明するために、図１に示した直流電源装置を簡略化して、コンバータ主回路１００を主体として示した図である。
そのため、図１で示した入力電流検出部１０１、入力電流判定部１０２、コンバータ制御部１０３、負荷検出部１０４、負荷判定部１０５、直流電圧検出部１０６、ゼロクロス検出部１０７、ゼロクロス判定部１０８については、表記を省略している。
【００２３】
＜コンバータ動作の概要＞
本発明の第１実施形態の直流電源装置１０のコンバータ（コンバータ回路、コンバータ主回路１００）は、全波整流動作（全波整流制御、同期整流制御、パッシブ動作時）と力率改善動作（力率改善制御、アクティブ動作時）を併せて行う。
また、全波整流動作においては、いわゆる同期整流（同期整流制御）を行っている。すなわち１周期のうち正のサイクルのときに、コンバータ（コンバータ主回路１００）が全波整流を行う場合（パッシブ動作時）には、ＭＯＳＦＥＴＱ１とＭＯＳＦＥＴＱ４はオン（ＯＮ）する。
また、負のサイクルの場合に、コンバータが全波整流を行うとき（パッシブ動作時）には、ＭＯＳＦＥＴＱ２とＭＯＳＦＥＴＱ３はオンする。
つまり、コンバータ主回路１００は、基本的には、ダイオードＤ１〜Ｄ４によるダイオードブリッジ（Ｄ１〜Ｄ４）によって全波整流を行うが、ＭＯＳＦＥＴＱ１〜Ｑ４をダイオードＤ１〜Ｄ４にそれぞれ並列に接続し、ダイオードＤ１〜Ｄ４に順方向電流が流れるタイミングで、それぞれＭＯＳＦＥＴＱ１〜Ｑ４をオンすることによって、ダイオードＤ１〜Ｄ４の順方向電圧降下による電圧損失や電力損失を補い、全波整流の効率を高めるものである。
【００２４】
また、この全波整流の工程において、発生する高調波やリップルが直流電源装置１０の入力側（交流電源Ｖ１側）に悪影響を与える場合がある。この高調波やリップルを除き、力率を改善するために、コンバータ制御部１０３が第１、第２の交流リアクトルＬ１、Ｌ２をＩＧＢＴＱ５、Ｑ６（およびＭＯＳＦＥＴＱ１〜Ｑ４）を適切にオン・オフ（ＯＮ／ＯＦＦ）、すなわちアクティブ動作をさせる。
次に、正負のそれぞれのサイクルにおける同期整流制御（パッシブ動作時）と力率改善制御（アクティブ動作時）とに場合を分けて、各動作を説明する。
【００２５】
《動作状態１：交流電源Ｖ１の電圧が正のサイクルでコンバータがパッシブ動作時》
図２は、交流電源Ｖ１の電圧が正のサイクルでコンバータ（コンバータ主回路１００）がパッシブ動作の場合の電流の経路を示す図である。
図２に示すように、ＭＯＳＦＥＴＱ１、Ｑ４はオン状態、ＭＯＳＦＥＴＱ２、Ｑ３、ＩＧＢＴＱ５、Ｑ６はオフ（ＯＦＦ）状態である。そのため、
交流電源Ｖ１⇒第１の交流リアクトルＬ１⇒ダイオードＤ１、ＭＯＳＦＥＴＱ１⇒平滑コンデンサＣ１⇒ダイオードＤ４、ＭＯＳＦＥＴＱ４⇒交流電源Ｖ１、
という経路で電流は流れる。
ここで、ＭＯＳＦＥＴＱ１、Ｑ４は、交流電源Ｖ１の電圧のゼロクロスを基準にして正のサイクルの間はオン状態となる。このとき、ローサイド（直流電源負極端子１２２側）のＭＯＳＦＥＴＱ４とダイオードＤ４に関して、並列に接続しているダイオードＤ４よりも電圧ドロップの小さいＭＯＳＦＥＴＱ４の方に電流は多く流れる、いわゆる同期整流を行っているため、本発明の直流電源装置（１０）は低損失動作が可能である。
【００２６】
《動作状態２：交流電源Ｖ１の電圧が負のサイクルでコンバータがパッシブ動作時》
図３は、交流電源Ｖ１の電圧が負のサイクルでコンバータ（コンバータ主回路１００）がパッシブ動作の場合の電流の経路を示す図である。
図３に示すように、ＭＯＳＦＥＴＱ２、Ｑ３はオン状態、ＭＯＳＦＥＴＱ１、Ｑ４、ＩＧＢＴＱ５、Ｑ６はオフ状態である。そのため、
交流電源Ｖ１⇒第２の交流リアクトルＬ２⇒ダイオードＤ２、ＭＯＳＦＥＴＱ２⇒平滑コンデンサＣ１⇒ダイオードＤ３、ＭＯＳＦＥＴＱ３⇒交流電源Ｖ１、
という経路で電流は流れる。
動作状態１と同様にＭＯＳＦＥＴＱ２、Ｑ３は、交流電源Ｖ１の電圧のゼロクロスを基準にして正のサイクルの間はオン状態となり、同期整流を行うために低損失動作が可能である。
【００２７】
ここで、交流電源Ｖ１の電圧が正のサイクルの場合に、電流は第１の交流リアクトルＬ１にのみ通流する。
また、交流電源電圧が負のサイクルの場合に、電流は第２の交流リアクトルＬ２にのみ通流する。
つまり、交流電源Ｖ１の電圧の極性が変わっても、電流は片側の交流リアクトルにのみ通流している。さらに通流方向をみると、それぞれの交流リアクトルが直列接続されているダイオードＤ１、Ｄ２のアノードに向かって流れる一方向のみである。
すなわち第１の交流リアクトルＬ１と第２の交流リアクトルＬ２で発生する磁界、磁束密度の極性が変化することはない。
このため、ヒステリシスループは、後記する図１０に示すような軌跡（５１Ａ、５１Ｂ）とヒステリシス損失を示す領域５１Ｓで変化する。これは、後記する比較例の図１４の直流電源装置３０のヒステリシスループ（４１Ａ、４１Ｂ：図１９）である斜線部（領域４１Ｓ）と比較してヒステリシス損失を低減することが可能となる。
なお、図１０、図１４、図１９の詳細については、後記する。
【００２８】
《動作状態３：交流電源Ｖ１の電圧が正のサイクルでコンバータがアクティブ動作時》
図４は、交流電源Ｖ１の電圧が正のサイクルでコンバータ（コンバータ主回路１００）がアクティブ動作の場合の電流の経路を示す図である。
図４に示すように、ＭＯＳＦＥＴＱ２、Ｑ３、ＩＧＢＴＱ６はオフ状態、ＭＯＳＦＥＴＱ１、Ｑ４、ＩＧＢＴＱ５はオン状態となる。そのため、
交流電源Ｖ１⇒第１の交流リアクトルＬ１⇒ＩＧＢＴＱ５⇒交流電源Ｖ１、
という経路で電流は流れる。
なお、ＭＯＳＦＥＴＱ１、Ｑ４はオンであっても、ＭＯＳＦＥＴＱ１（ダイオードＤ１）⇒平滑コンデンサＣ１⇒ＭＯＳＦＥＴＱ４（ダイオードＤ４）の経路に電流は殆ど流れない。その理由は、ＩＧＢＴＱ５がオンしていると、前記のように、交流電源Ｖ１⇒第１の交流リアクトルＬ１⇒ＩＧＢＴＱ５⇒交流電源Ｖ１、という経路の方が、圧倒的に電流が流れやすいからである。
【００２９】
《動作状態４：交流電源Ｖ１の電圧が負のサイクルでコンバータがアクティブ動作時》
図５は、交流電源Ｖ１の電圧が負のサイクルでコンバータ（コンバータ主回路１００）がアクティブ動作の場合の電流の経路を示す図である。
図５に示すように、ＭＯＳＦＥＴＱ１、Ｑ４、ＩＧＢＴＱ５はオフ状態、ＭＯＳＦＥＴＱ２、Ｑ３、ＩＧＢＴＱ６はオン状態となる。そのため、
交流電源Ｖ１⇒第２の交流リアクトルＬ２⇒ＩＧＢＴＱ６⇒交流電源Ｖ１、
という経路で電流は流れる。
なお、ＭＯＳＦＥＴＱ２、Ｑ３はオンであっても、ＭＯＳＦＥＴＱ２（ダイオードＤ２）⇒平滑コンデンサＣ１⇒ＭＯＳＦＥＴＱ３（ダイオードＤ３）の経路に電流は殆ど流れない。これは、ＩＧＢＴＱ６がオンしていると、前記のように、交流電源Ｖ１⇒第２の交流リアクトルＬ２⇒ＩＧＢＴＱ６⇒交流電源Ｖ１、という経路の方が、圧倒的に電流が流れやすいからである。
【００３０】
＜全波整流の同期制御と力率改善制御のパルスパターン＞
次に、全波整流の同期制御と力率改善制御におけるＭＯＳＦＥＴＱ１〜Ｑ４、ＩＧＢＴＱ５、Ｑ６をそれぞれ制御するＱ１〜Ｑ６（図１のＳＱ１〜ＳＱ６）のパルスパターンと、そのときのコンバータ主回路１００の交流入力端子側の電流波形Ｉｉｎについて説明する。
【００３１】
《全波整流の同期整流制御のみの場合》
図６は、全波整流の同期制御のみの場合のＭＯＳＦＥＴＱ１〜Ｑ４、ＩＧＢＴＱ５、Ｑ６をそれぞれ制御するＱ１〜Ｑ６（図１のＳＱ１〜ＳＱ６）のパルスパターンと、そのときのコンバータ主回路１００の交流入力端子側の電流波形Ｉｉｎを示す図である。なお、横軸方向は、時間の推移である。
図６において、Ｑ１、Ｑ４（パルス）で示す信号波形は、同一の波形であって、それぞれＭＯＳＦＥＴＱ１、Ｑ４のゲートを制御する制御信号の波形である。また、Ｑ２、Ｑ３（パルス）で示す信号波形は、同一の波形であって、それぞれＭＯＳＦＥＴＱ２、Ｑ３のゲートを制御する制御信号の波形である。
また、Ｑ５、Ｑ６（パルス）で示す信号波形は、それぞれＩＧＢＴＱ５、Ｑ６のゲートを制御する制御信号の波形である。
また、Ｉｉｎ（電流）で示す電流波形は、コンバータ主回路１００の交流入力端子側（例えば、第３の交流電源入力端子１１３）に流れる電流波形である。
【００３２】
Ｑ１、Ｑ４が正電位（Ｈｉｇｈ）のとき（ｔｏｎ区間）、ＭＯＳＦＥＴＱ１、Ｑ４は、オンする。このとき、Ｑ２、Ｑ３が負電位（Ｌｏｗ）であって、ＭＯＳＦＥＴＱ２、Ｑ３は、オフしている。
また、Ｑ２、Ｑ３が正電位（Ｈｉｇｈ）のとき（ｔｏｎ区間）、ＭＯＳＦＥＴＱ２、Ｑ３は、オンする。このとき、Ｑ１、Ｑ４が負電位（Ｌｏｗ）であって、ＭＯＳＦＥＴＱ１、Ｑ４は、オフしている。
なお、Ｑ１、Ｑ４が負電位（Ｌｏｗ）のｔｏｆｆ区間とＱ２、Ｑ３が負電位（Ｌｏｗ）のｔｏｆｆ区間には、共に負電位（Ｌｏｗ）となるΔｔの区間（ｄｅａｄ  ｔｉｍｅ）がある。
【００３３】
以上のＱ１、Ｑ４とＱ２、Ｑ３の制御信号によって、ＭＯＳＦＥＴＱ１、Ｑ４とＭＯＳＦＥＴＱ２、Ｑ３とが交互にオン・オフを繰り返して、全波整流の同期整流（同期整流制御）を行う。
なお、全波整流はダイオードＤ１〜Ｄ４によって構成されるダイオードブリッジによって行われるが、ＭＯＳＦＥＴＱ１〜Ｑ４によって行われる全波整流の同期整流制御によって、前記したように、さらに電力効率が高まる。
また、前記のように、Ｑ１、Ｑ４のｔｏｆｆ区間とＱ２、Ｑ３のｔｏｆｆ区間が重なるΔｔの区間（ｄｅａｄ  ｔｉｍｅ）を設けている。
このΔｔの区間を設けているのは、信号のオン・オフの切換え時にＭＯＳＦＥＴＱ１とＭＯＳＦＥＴＱ３が、過渡的に共にオン（あるいはＭＯＳＦＥＴＱ２とＭＯＳＦＥＴＱ４が共にオン）して、ＭＯＳＦＥＴＱ１とＭＯＳＦＥＴＱ３間（あるいはＭＯＳＦＥＴＱ２とＭＯＳＦＥＴＱ４間）に短絡電流（ショート電流、貫通電流）が流れるのを防ぐためである。
【００３４】
また、Ｑ５、Ｑ６は、全区間で負電位（Ｌｏｗ）であって、ＩＧＢＴＱ５、Ｑ６は、オフしている。すなわち、力率改善制御は行っていない。
このときのＭＯＳＦＥＴＱ１〜Ｑ４による全波整流の同期整流制御のみの場合におけるコンバータ主回路１００の交流入力端子側（例えば、第３の交流電源入力端子１１３）に流れる電流波形を、Ｉｉｎ（電流）として図６の最下段に示している。
図６における全波整流の同期整流制御のみの電流波形であるＩｉｎ（電流）は、電流が全く流れない区間もあって、純粋な正弦波形ではなく、交流電圧と交流電流の関係である力率は、交流電源Ｖ１が当初、供給する電力に比較すれば、低下している。
【００３５】
《全波整流の同期整流制御と力率改善制御が１ショットの場合》
図７は、全波整流の同期整流制御と力率改善制御が１ショットの場合のＭＯＳＦＥＴＱ１〜Ｑ４、ＩＧＢＴＱ５、Ｑ６をそれぞれ制御するＱ１〜Ｑ６のパルスパターンと、そのときのコンバータ主回路１００の交流入力端子側の電流波形Ｉｉｎを示す図である。
図７が図６と異なるのは、Ｑ５、Ｑ６（パルス）で示す信号波形と、電流波形Ｉｉｎである。その他については、図７と図６とは、同一であるので、重複する説明は省略する。
図７において、Ｑ５（パルス）は、Ｑ１、Ｑ４（パルス）が正電位（Ｈｉｇｈ）のタイミングで短いパルス（ｔｏｎ１）を１発、発生する。また、Ｑ６（パルス）は、Ｑ２、Ｑ３（パルス）が正電位（Ｈｉｇｈ）のタイミングで短いパルス（ｔｏｎ１）を１発、発生する。
Ｑ５（パルス）がパルス（ｔｏｎ１）を発生すると、ＩＧＢＴＱ５がパルス（ｔｏｎ１）の間だけオンして、第１の交流電源入力端子１１１と第３の交流電源入力端子１１３との間に交流リアクトルＬ１がつながる。
【００３６】
また、Ｑ６（パルス）がパルス（ｔｏｎ１）を発生すると、ＩＧＢＴＱ６がパルス（ｔｏｎ１）の間だけオンして、第３の交流電源入力端子１１３と第１の交流電源入力端子１１１との間に交流リアクトルＬ２がつながる。
この交流リアクトルＬ１、Ｌ２において、電気エネルギーの蓄積と放出が行われる。交流リアクトルＬ１、Ｌ２をＩＧＢＴＱ５、Ｑ６で第１の交流電源入力端子１１１と第３の交流電源入力端子１１３との間を短いパルス（ｔｏｎ１）でつなげることにより、コンバータ主回路１００の交流入力端子側に流れるＩｉｎ（電流）は、図７で示した電流波形となる。
以上の動作によって、Ｉｉｎ（電流）の波形は、図６の波形から、図７の波形に変化する。図７の電流波形は、図６の電流波形と比較して、交流入力端子側の力率は改善されている。
【００３７】
《全波整流の同期整流制御と力率改善制御が２ショットの場合》
図８は、全波整流の同期整流制御と力率改善制御が２ショットの場合のＭＯＳＦＥＴＱ１〜Ｑ４、ＩＧＢＴＱ５、Ｑ６をそれぞれ制御するＱ１〜Ｑ６のパルスパターンと、そのときのコンバータ主回路１００の交流入力端子側の電流波形Ｉｉｎを示す図である。
図８が図７と異なるのは、Ｑ５、Ｑ６（パルス）で示す信号波形と、電流波形Ｉｉｎである。その他については、図８と図７とは、同一であるので、重複する説明は省略する。
図８において、Ｑ５（パルス）は、Ｑ１、Ｑ４（パルス）が正電位（Ｈｉｇｈ）のタイミングで短いパルスを２発（ｔｏｎ１、ｔｏｎ２）、発生する。また、Ｑ６（パルス）は、Ｑ２、Ｑ３（パルス）が正電位（Ｈｉｇｈ）のタイミングで短いパルスを２発（ｔｏｎ１、ｔｏｎ２）、発生する。
Ｑ５（パルス）がパルス（ｔｏｎ１、ｔｏｎ２）を発生すると、ＩＧＢＴＱ５がパルス（ｔｏｎ１、ｔｏｎ２）の間だけオンして、第１の交流電源入力端子１１１と第３の交流電源入力端子１１３との間に交流リアクトルＬ１がつながる。
【００３８】
また、Ｑ６（パルス）がパルス（ｔｏｎ１、ｔｏｎ２）を発生すると、ＩＧＢＴＱ６がパルス（ｔｏｎ１、ｔｏｎ２）の間だけオンして、第３の交流電源入力端子１１３と第１の交流電源入力端子１１１との間に交流リアクトルＬ２がつながる。
なお、以上のｔｏｎ１、ｔｏｎ２との間にｔｏｎ１≧ｔｏｎ２の関係がある。
この交流リアクトルＬ１、Ｌ２をＩＧＢＴＱ５、Ｑ６で第１の交流電源入力端子１１１と第３の交流電源入力端子１１３との間を短いパルス（ｔｏｎ１、ｔｏｎ２）でつなげることにより、コンバータ主回路１００の交流入力端子側に流れるＩｉｎ（電流）は、図８で示した電流波形となる。
以上の動作によって、Ｉｉｎ（電流）の波形は、図７の波形から、図８の波形に変化する。図８の電流波形は、図７の電流波形と比較して、交流入力端子側の力率は、さらに改善されている。
【００３９】
《全波整流の同期整流制御と力率改善制御が３ショットの場合》
図９は、全波整流の同期整流制御と力率改善制御が３ショットの場合のＭＯＳＦＥＴＱ１〜Ｑ４、ＩＧＢＴＱ５、Ｑ６をそれぞれ制御するＱ１〜Ｑ６のパルスパターンと、そのときのコンバータ主回路１００の交流入力端子側の電流波形Ｉｉｎを示す図である。
図９が図８と異なるのは、Ｑ５、Ｑ６（パルス）で示す信号波形と、電流波形Ｉｉｎである。その他については、図９と図８とは、同一であるので、重複する説明は省略する。
図９において、Ｑ５（パルス）は、Ｑ１、Ｑ４（パルス）が正電位（Ｈｉｇｈ）のタイミングで短いパルスを３発（ｔｏｎ１、ｔｏｎ２、ｔｏｎ３）、発生する。また、Ｑ６（パルス）は、Ｑ２、Ｑ３（パルス）が正電位（Ｈｉｇｈ）のタイミングで短いパルスを３発（ｔｏｎ１、ｔｏｎ２、ｔｏｎ３）、発生する。
Ｑ５（パルス）がパルス（ｔｏｎ１、ｔｏｎ２、ｔｏｎ３）を発生すると、ＩＧＢＴＱ５がパルス（ｔｏｎ１、ｔｏｎ２、ｔｏｎ３）の間だけオンして、第１の交流電源入力端子１１１と第３の交流電源入力端子１１３との間に交流リアクトルＬ１がつながる。
【００４０】
また、Ｑ６（パルス）がパルス（ｔｏｎ１、ｔｏｎ２、ｔｏｎ３）を発生すると、ＩＧＢＴＱ６がパルス（ｔｏｎ１、ｔｏｎ２、ｔｏｎ３）の間だけオンして、第３の交流電源入力端子１１３と第１の交流電源入力端子１１１との間に交流リアクトルＬ２がつながる。
なお、以上のｔｏｎ１、ｔｏｎ２、ｔｏｎ３との間にｔｏｎ１≧ｔｏｎ２≧ｔｏｎ３の関係がある。
この交流リアクトルＬ１、Ｌ２をＩＧＢＴＱ５、Ｑ６で第１の交流電源入力端子１１１と第３の交流電源入力端子１１３との間を短いパルス（ｔｏｎ１、ｔｏｎ２、ｔｏｎ３）でつなげることにより、コンバータ主回路１００の交流入力端子側に流れるＩｉｎ（電流）は、図９で示した電流波形となる。
以上の動作によって、Ｉｉｎ（電流）の波形は、図８の波形から、図９の波形に変化する。図９の電流波形は、図８の電流波形と比較して、交流入力端子側の力率は、さらに改善されている。
【００４１】
＜第１実施形態の直流電源装置のヒステリシス特性＞
次に、本発明の第１実施形態の直流電源装置１０の第１、第２の交流リアクトル（Ｌ１、Ｌ２）のヒステリシス特性について説明する。
図１０は、図１における直流電源装置１０に用いられる第１、第２の交流リアクトルＬ１、Ｌ２のヒステリシス特性とヒステリシス損を示す図である。
図１０において、横軸は磁性体（リアクトル、交流リアクトル）に加える外部磁界Ｈであり、縦軸は磁束密度Ｂである。また、特性線５１Ａ、５１Ｂは、第１実施形態の直流電源装置１０の第１、第２の交流リアクトルＬ１、Ｌ２のヒステリシス特性である。また、特性線４１Ａ、４１Ｂは、後記する比較例のように、交流リアクトル（Ｌ３：図１４）の両端に大きな電圧が印加された結果、外部磁界Ｈが正負の方向に大きく印加されたときのヒステリシス特性である。
【００４２】
本発明の第１実施形態の直流電源装置１０においては、図４、図５に示すように、コンバータ主回路１００がアクティブの場合においても交流電源Ｖ１の電圧の極性にかかわらず第１の交流リアクトルＬ１、第２の交流リアクトルＬ２に通流する電流の方向は、一方（一方向）である。
すなわち第１の交流リアクトルＬ１と第２の交流リアクトルＬ２で発生する磁界、磁束密度の極性が変化することはない。このため、ヒステリシスループは、図１０の特性線５１Ａ、５１Ｂに示す軌跡で変化することになるため、ヒステリシス損は、特性線５１Ａ、５１Ｂで囲まれた面積に相当する領域損５１Ｓで表される。
これは、後記する比較例のヒステリシス特性に相当する特性線４１Ａ、４１Ｂで囲まれる面積に相当するヒステリシス損（領域４１Ｓ、図１９）に比較して、低減されている。
【００４３】
＜直流電源装置の動作２：全体の流れ、動作＞
次に、本発明の第１実施形態の直流電源装置１０の全体の流れ、および動作について説明する。
図１に示す本発明の第１実施形態の直流電源装置１０は、負荷２０１の大きさによって、コンバータ（コンバータ主回路１００）の動作状態を変更するためにＭＯＳＦＥＴＱ１〜Ｑ４、ＩＧＢＴＱ５、Ｑ６のスイッチング動作を行う。
負荷の大小の判定には、例えば交流電源Ｖ１からの電源入力を見る。すなわち、入力電流検出部１０１によって入力電流を検出し、検出値の大小を入力電流判定部１０２によって判定する。
そして、その判定結果をコンバータ制御部１０３に送信する。
そして、送信された判定結果に応じてコンバータ制御部１０３は、ＭＯＳＦＥＴＱ１〜Ｑ４、ＩＧＢＴＱ５、Ｑ６のゲートに制御信号ＳＱ１〜ＳＱ６を送信し、ゼロクロス検出部１０７によって検出し、ゼロクロス判定部１０８で判定した交流電源Ｖ１の電圧のゼロクロス位置を基準にしてスイッチング動作を開始する。
【００４４】
負荷２０１としては、例えば三相モータ（不図示）を駆動するため三相インバータがある。この場合、負荷２０１の大小判定として、モータ（三相モータ）の回転速度（回転数／時間）や前記モータに流れる電流など検出することで負荷の大小判定を行うことができる。
例えば、モータ回転速度やモータ電流などの負荷の状態を検出する機能を持つ負荷検出部１０４によって負荷を検出する。そして、その検出値の大小を負荷判定部１０５によって判定する。負荷判定部１０５は、判定結果をコンバータ制御部１０３に送信する。
送信された判定結果に応じてコンバータ制御部１０３は、ＭＯＳＦＥＴＱ１〜Ｑ４、ＩＧＢＴＱ５、Ｑ６のゲートに制御信号を送信して、ゼロクロス検出部１０７によって検出した交流電源Ｖ１の電圧のゼロクロス位置を基準にしてスイッチング動作を開始する。
【００４５】
以上の一連の動作をまとめる。まず入力電流検出部１０１や負荷検出部１０４によって電流等を検出する。次に検出値の大小を入力電流判定部１０２や負荷判定部１０５によって判定する。
そして、判定結果がコンバータ制御部１０３に送信され、該コンバータ制御部１０３が送信結果に応じてＭＯＳＦＥＴＱ１〜Ｑ４、ＩＧＢＴＱ５、Ｑ６に制御信号ＳＱ１〜ＳＱ６を生成して送信し、ＭＯＳＦＥＴＱ１〜Ｑ４、ＩＧＢＴＱ５、Ｑ６をスイッチング動作させる。
以上のように負荷の大小を判定し、ＭＯＳＦＥＴＱ１〜Ｑ４、ＩＧＢＴＱ５、Ｑ６のスイッチング動作の仕方を決定する。
【００４６】
例えば入力の低い状態においては、ＩＧＢＴＱ５、Ｑ６のオン・オフを行わずにＭＯＳＦＥＴＱ１〜Ｑ４のオン・オフのみを行い全波整流を行う（パッシブ動作）。
そして、負荷が大きくなってきた場合、ＭＯＳＦＥＴＱ１〜Ｑ４とＩＧＢＴＱ５、Ｑ６のオン・オフを行うことで，力率の改善を行う（アクティブ動作）。
これらの動作の際のスイッチングの回数、オン時間、デューティー等の動作状態を決定する各パラメータは、運転状態に応じて所望の力率や効率を得るように調整すればよい。
例えば負荷が大きくなり力率が悪化するような場合は、ＩＧＢＴＱ５、Ｑ６のスイッチング回数を増やせばよい。
【００４７】
なお、通常においては、スイッチング素子のスイッチング回数を増やせば、スイッチング損失は悪化することで回路損失が悪化する。しかし、本発明の第１実施形態においては、ＭＯＳＦＥＴによる同期整流を行っているため、導通損の低減効果を高める事ができて、スイッチング損失増大による回路損失の悪化分をカバーすることが可能である。
例えば、仮に回路損失の悪化をカバーしきれない場合においても、ＭＯＳＦＥＴを複数個並列接続して同期整流に用いるＭＯＳＦＥＴの個数を増やすことで更なる導通損の低減を行うことが可能である。
さらに本発明では、交流リアクトル（Ｌ１、Ｌ２）のヒステリシス損失を低減することが可能であるため、回路損失の悪化を最小限に抑えつつ、力率の改善を行うことが可能となる。
【００４８】
（第２実施形態・直流電源装置）
次に、本発明の第２実施形態の直流電源装置を、図１１を参照して説明する。
図１１は、本発明の第２実施形態の直流電源装置の回路構成を示す図である。
図１１で示した第２実施形態と、図１で示した第１実施形態との回路構成の相違は、コンバータ主回路１００Ｂ（１００）において、交流リアクトルＬ１、Ｌ２、およびＩＧＢＴＱ５、Ｑ６の第１の交流電源入力端子１１１および第３の交流電源入力端子１１３との接続関係の相違にある。
【００４９】
図１１において、ダイオードＤ１とＮ型のＭＯＳＦＥＴＱ１は並列に接続されていて、ダイオードＤ１のカソードとＭＯＳＦＥＴＱ１のドレインは、直流電源正極端子１２１に接続されている。
ダイオードＤ１のアノードとＭＯＳＦＥＴＱ１のソースは、第１の交流電源入力端子１１１に接続されている。
ダイオードＤ３とＮ型のＭＯＳＦＥＴＱ３は並列に接続されていて、ダイオードＤ３のカソードとＭＯＳＦＥＴＱ３のドレインは、第１の交流電源入力端子１１１に接続されている。
ダイオードＤ３のアノードとＭＯＳＦＥＴＱ３のソースは、第１の交流リアクトルＬ１の第１端子に接続されている。
第１の交流リアクトルＬ１の第２端子とＩＧＢＴＱ５のエミッタは、直流電源負極端子１２２接続されている。
ＩＧＢＴＱ５のコレクタは、第３の交流電源入力端子１１３に接続されている。
【００５０】
ダイオードＤ２とＮ型のＭＯＳＦＥＴＱ２は並列に接続されていて、ダイオードＤ２のカソードとＭＯＳＦＥＴＱ２のドレインは、直流電源正極端子１２１に接続されている。
ダイオードＤ２のアノードとＭＯＳＦＥＴＱ２のソースは、第３の交流電源入力端子１１３に接続されている。
ダイオードＤ４とＮ型のＭＯＳＦＥＴＱ４は並列に接続されていて、ダイオードＤ４のカソードとＭＯＳＦＥＴＱ４のドレインは、第３の交流電源入力端子１１３に接続されている。
ダイオードＤ４のアノードとＭＯＳＦＥＴＱ４のソースは、第２の交流リアクトルＬ２の第１端子に接続されている。
第２の交流リアクトルＬ２の第２端子とＩＧＢＴＱ６のエミッタは、直流電源負極端子１２２接続されている。
ＩＧＢＴＱ６のコレクタは、第１の交流電源入力端子１１１に接続されている。
【００５１】
以上において、第１の交流リアクトルＬ１と、第２の交流リアクトルＬ２は、第１の交流電源入力端子１１１、あるいは第３の交流電源入力端子１１３から見て、直流電源負極端子１２２側に配置されている。そのため、交流リアクトルＬ１、Ｌ２がコンバータ主回路（コンバータ回路）１００の「ローサイド」に備えられていると、適宜、表記する。
また、ＩＧＢＴＱ５、Ｑ６は、第１の交流電源入力端子１１１、あるいは第３の交流電源入力端子１１３から見て、直流電源負極端子１２２側に配置されている。そのため、ＩＧＢＴＱ５、Ｑ６がコンバータ主回路（コンバータ回路）１００の「ローサイド」に備えられていると、適宜、表記する。
【００５２】
以上の交流リアクトルＬ１、Ｌ２、およびＩＧＢＴＱ５、Ｑ６の接続関係以外は、図１１の回路構成と図１の回路構成は同じである。したがって、実質的に重複する説明は省略する。
ローサイドに交流リアクトルＬ１、Ｌ２とＩＧＢＴＱ５、Ｑ６を備えた図１１の回路構成においても、ＭＯＳＦＥＴＱ１〜Ｑ４、ＩＧＢＴＱ５、Ｑ６を適正に制御すれば、直流電源装置のリアクトルで発生するヒステリシス損失による回路損失を低減し、高効率な直流電源装置を提供することができる。
【００５３】
（第３実施形態・直流電源装置）
次に、本発明の第３実施形態の直流電源装置を、図１２を参照して説明する。
図１２は、本発明の第３実施形態の直流電源装置の回路構成を示す図である。
図１２の回路構成は、図１の回路構成からＭＯＳＦＥＴＱ１〜Ｑ４を取り除いたものである。また、ＭＯＳＦＥＴＱ１〜Ｑ４を取り除いたことにともない、コンバータ制御部１０３から出力する制御信号は、ＳＱ５、ＳＱ６のみとなっている。また、これらの変更にともない、コンバータ主回路１００Ｃとコンバータの表記の符号を変えている。
図１２において、ダイオードＤ１〜Ｄ４によって、ダイオードブリッジ回路を構成しているので、全波整流の機能は有している。ただし、図１の回路構成からＭＯＳＦＥＴＱ１〜Ｑ４を取り除いているので、同期整流が行われず、導通損の低減効果は減少する。しかし、交流リアクトルＬ１、Ｌ２とＩＧＢＴＱ５、Ｑ６によって力率改善動作をリアクトルで発生するヒステリシス損失による回路損失を低減して、高効率な直流電源装置を提供することができる。
また、図１２の回路構成は、図１、図１１の回路構成に比較して、ＭＯＳＦＥＴＱ１〜Ｑ４が不要である分、低コストと省スペースの効果がある。
【００５４】
（第４実施形態・直流電源装置）
次に、本発明の第４実施形態の直流電源装置を、図１３を参照して説明する。
図１３は、本発明の第４実施形態の直流電源装置の回路構成を示す図である。
図１３の回路構成は、図１１の回路構成からＭＯＳＦＥＴＱ１〜Ｑ４を取り除いたものである。また、ＭＯＳＦＥＴＱ１〜Ｑ４を取り除いたことにともない、コンバータ制御部１０３から出力する制御信号は、ＳＱ５、ＳＱ６のみとなっている。また、これらの変更にともない、コンバータ主回路１００Ｄとしてコンバータを表記する符号を変えている。
図１３において、ダイオードＤ１〜Ｄ４によって、ダイオードブリッジ回路を構成しているので、コンバータ主回路１００Ｄは、全波整流の機能は有している。ただし、図１の回路構成からＭＯＳＦＥＴＱ１〜Ｑ４を取り除いているので、同期整流が行われず、導通損の低減効果は減少する。
しかし、交流リアクトルＬ１、Ｌ２とＩＧＢＴＱ５、Ｑ６によって力率改善動作をリアクトルで発生するヒステリシス損失による回路損失を低減して、高効率な直流電源装置を提供することができる。
また、図１３の回路構成は、図１、図１１の回路構成に比較して、ＭＯＳＦＥＴＱ１〜Ｑ４が不要である分、低コストと省スペースの効果がある。
【００５５】
＜比較例の直流電源装置＞
次に、比較例として、図１４に示すような交流リアクトルとＩＧＢＴとダイオードブリッジ回路を使用した一般的（特許文献１も含む）な直流電源装置について説明する。この比較例と前記した本願（第１〜第４実施形態）とを対比することによって、本願の特徴、特性をより明確に示すためである。
【００５６】
図１４は、比較例の直流電源装置３０の回路構成の概要を示す図である。
図１４において、直流電源装置３０は、ダイオードＤ１〜Ｄ４からなる第１のダイオードブリッジ３０１と、ダイオードＤ５〜Ｄ８からなる第２のダイオードブリッジ３０２と、平滑コンデンサＣ１と、ＩＧＢＴＱ７と、交流リアクトルＬ３とを備えている。
なお、第１のダイオードブリッジ３０１と第２のダイオードブリッジ３０２の交流側の２端子からなる入力端子は、それぞれ互いに接続されている。
また、前記の交流側の入力端子のうちの１端子には交流リアクトルＬ３が直列に接続されている。
また、第１のダイオードブリッジ３０１の直流側の出力端子に並列に平滑コンデンサＣ１が接続されている。
また、第２のダイオードブリッジ３０２の直流側の出力端子に並列にＩＧＢＴＱ７が接続されている。
【００５７】
なお、図１４においては、図１で示した入力電流検出部１０１と入力電流判定部１０２とコンバータ制御部１０３と負荷検出部１０４と負荷判定部１０５と直流電圧検出部１０６とゼロクロス検出部１０７とゼロクロス判定部１０８は、共通であるため記載を省略している。
また、以上のように、共通である各部（１０１〜１０８）を省略しているために、直流電源装置３０と記載した構成は、コンバータ（３０）の構成でもある。
また、図１４においては、図１と同様に直流電源装置３０の入力側は、交流電源Ｖ１に接続され、出力側は負荷２０１に接続されている。負荷２０１としては、例えばＡＣモータを駆動するためのインバータ等がある。
【００５８】
＜比較例の直流電源装置の動作について＞
次に、交流電源Ｖ１の電圧の極性毎の直流電源装置の回路内電流の通流経路について図１５〜図１８を参照して説明する。
なお、ＩＧＢＴＱ７がオフの状態で全波整流を行う場合を「コンバータがパッシブ動作」と呼び、ＩＧＢＴＱ７をオンさせて短絡電流を流すことで力率改善を行う場合を「コンバータがアクティブ動作」と呼ぶこととする。
【００５９】
《動作状態１：交流電源Ｖ１の電圧が正のサイクルでコンバータがパッシブ動作時》
図１５は、交流電源Ｖ１の電圧が正のサイクルでコンバータ（３０）がパッシブ動作の場合の電流の経路を示す図である。
図１５に示すように、回路内電流の通流経路は、
交流電源Ｖ１⇒交流リアクトルＬ３⇒ダイオードＤ１⇒平滑コンデンサＣ１⇒ダイオードＤ４⇒交流電源Ｖ１、
となる。
なお、ＩＧＢＴＱ７がオフしているので、第２のダイオードブリッジ（３０２、図１４）を形成しているダイオードＤ５〜Ｄ８には電流が流れていない。
【００６０】
《動作状態２：交流電源Ｖ１の電圧が負のサイクルでコンバータがパッシブ動作時》
図１６は、交流電源Ｖ１の電圧が負のサイクルでコンバータ（３０）がパッシブ動作の場合の電流の経路を示す図である。
図１６に示すように、回路内電流の通流経路は、
交流電源Ｖ１⇒ダイオードＤ２⇒平滑コンデンサＣ１⇒ダイオードＤ３⇒交流リアクトルＬ３⇒交流電源Ｖ１、
となる。
なお、ＩＧＢＴＱ７がオフしているので、第２のダイオードブリッジ（３０２、図１４）を形成しているダイオードＤ５〜Ｄ８には電流が流れていない。
【００６１】
《動作状態３：交流電源Ｖ１の電圧が正のサイクルでコンバータがアクティブ動作時》
図１７は、交流電源Ｖ１の電圧が正のサイクルでコンバータ（３０）がアクティブ動作時の場合の電流の経路を示す図である。
ＩＧＢＴＱ７がオンしているので、第２のダイオードブリッジ（３０２、図１４）を形成しているダイオードＤ５〜Ｄ８には電流が流れることが可能となる。
そのため、図１７に示すように、回路内電流の通流経路は、
交流電源Ｖ１⇒交流リアクトルＬ３⇒ダイオードＤ５⇒ＩＧＢＴＱ７⇒ダイオードＤ８⇒交流電源Ｖ１、
となる。
【００６２】
《動作状態４：交流電源Ｖ１の電圧が負のサイクルでコンバータがアクティブ動作時》
図１８は、交流電源Ｖ１の電圧が負のサイクルでコンバータ（３０）がアクティブ動作時の場合の電流の経路を示す図である。
ＩＧＢＴＱ７がオンしているので、第２のダイオードブリッジ（３０２、図１４）を形成しているダイオードＤ５〜Ｄ８には電流が流れることが可能となる。
そのため、図１８に示すように、回路内電流の通流経路は、
交流電源Ｖ１⇒ダイオードＤ６⇒ＩＧＢＴＱ７⇒ダイオードＤ７⇒交流リアクトルＬ３⇒交流電源Ｖ１、
となる。
【００６３】
＜交流リアクトルに発生するヒステリシス損失について＞
比較例の直流電源装置３０が、前記の動作状態１〜動作状態４を経た場合の交流リアクトルに発生するヒステリシス損失について説明する。
図１９は、比較例の直流電源装置３０が動作状態１〜動作状態４を経た場合の交流リアクトルのヒステリス特性とヒステリシス損失を示した図である。
図１９において、横軸は磁性体に加える外部磁界Ｈであり、縦軸は磁束密度Ｂを示している。
【００６４】
交流リアクトル（交流リアクトルＬ３）に電流を流すことで電流に応じた外部磁界Ｈ＝ＮＩ（Ｎ：コイル巻数、Ｉ通流電流）と、磁束密度Ｂ＝μＨ（μ：透磁率）の大きさの磁束密度が発生する。
例えば、磁化されていない磁性体、つまりリアクトル（交流リアクトル）の電磁鋼板に対して磁束を加え続けると電磁鋼板のＢ−Ｈカーブ（磁束密度Ｂと外部磁界Ｈの関連を示す特性曲線）は、図１９のｏ⇒ａという軌跡（特性線４１Ｃ）をたどる。そして磁束密度Ｂはある値で飽和する。
次に、極性を反転させて外部磁界Ｈを発生させたうえで、磁化された状態の電磁鋼板に先程と極性を反転した磁束（磁束密度）を加え続けると、電磁鋼板のＢ−Ｈカーブは、ａ⇒ｂ⇒ｃ⇒ｄという軌跡（特性線４１Ａ）をたどる。このときも、磁束密度Ｂはある値で飽和する。
さらに、極性を反転させた外部磁界Ｈを発生させて、磁化された状態の電磁鋼板に先程と極性を反転させた磁束（磁束密度）を加えると、Ｂ−Ｈカーブは、ｄ⇒ｅ⇒ｆ⇒ａという軌跡（特性線４１Ｂ）をたどる。
【００６５】
このような外部磁界Ｈと磁束密度Ｂの変化によって描かれる閉曲線（ヒステリシスループ）で囲まれた面積（ハッチングで示された領域４１Ｓ）がリアクトル（交流リアクトル）で生じる損失、つまり、ヒステリシス損失を示している。
すなわち、外部磁界Ｈの極性を変化させ、リアクトルの電磁鋼板に加える磁束の極性が変化することで、リアクトルの電磁鋼板にはヒステリシス損失が発生する。
【００６６】
＜比較例の直流電源装置の交流リアクトルに発生するヒステリシス損失について＞
次に、図１４に示した比較例の直流電源装置３０が動作したときに交流リアクトルＬ３に発生するヒステリシス損失について説明する。
【００６７】
《パッシブ動作時における交流リアクトルＬ３に発生するヒステリシス損失について》
まず、比較例の直流電源装置３０において、コンバータ（３０）がパッシブ動作時における交流リアクトルＬ３に発生するヒステリシス損失について説明する。
図１５に示す直流電源装置３０に交流電源Ｖ１の正の電圧が印加された動作状態１では、交流リアクトルＬ３においてヒステリシスループは、
ｏ⇒ａ
という軌跡（特性線４１Ｃ、図１９）をたどる。
【００６８】
次に、図１６に示すように、交流電源Ｖ１の電圧が負のサイクルとなった場合、つまり動作状態２となった場合は、交流リアクトルＬ３に通流する電流は逆方向となるため、交流リアクトルＬ３に発生する外部磁界Ｈも逆方向となって、交流リアクトルＬ３のヒステリシスループは、
ａ⇒ｂ⇒ｃ⇒ｄ
の軌跡（特性線４１Ａ、図１９）をたどる。
さらに、交流電源Ｖ１の電圧が反転して正のサイクル、つまり動作状態１となった場合、交流リアクトルＬ３のヒステリシスループは、
ｄ⇒ｅ⇒ｆ⇒ａ
という軌跡（特性線４１Ｂ、図１９）をたどる。
以上のように交流電源Ｖ１の電圧の極性が変化することで、交流リアクトルＬ３には、鋼板を通り抜ける磁束密度の極性変化によってヒステリシス損失（領域４１Ｓ）が発生する。
【００６９】
《アクティブ動作時における交流リアクトルＬ３に発生するヒステリシス損失について》
次に比較例の直流電源装置３０において、コンバータ（３０）がアクティブ動作時における交流リアクトルＬ３に発生するヒステリシス損失について説明する。
交流電源Ｖ１の電圧が正のサイクルで回路を短絡する場合の動作状態３（図１７）と、交流電源Ｖ１の電圧が負のサイクルで回路を短絡する場合の動作状態４（図１８）とを比較すると、交流リアクトルＬ３に通流する電流の極性が異なることがわかる。
つまり、前述したように交流リアクトルＬ３には鋼板を通り抜ける磁束密度の極性変化によってヒステリシス損失が発生する。
【００７０】
以上、図１４に示す比較例のような交流リアクトルＬ３、ＩＧＢＴＱ７、ダイオードＤ１〜Ｄ８で構成されるような直流電源装置３０において、交流電源Ｖ１の電圧の極性の変化によって、交流リアクトルＬ３にはヒステリシス損失が発生する。
【００７１】
＜本願発明の直流電源装置と比較例の直流電源装置との比較＞
本願発明の第１実施形態の直流電源装置（１０、図１）に用いた第１の交流リアクトルＬ１と第２の交流リアクトルＬ２のヒステリシス特性およびヒステリシス損失は、前記したように、図１０に示したようになる。すなわち、ヒステリシス特性は、特性線５１Ａ、５１Ｂで表され、ヒステリシス損失は領域５１Ｓに相当する。
また、比較例の直流電源装置（３０、図１４）に用いた交流リアクトルＬ３のヒステリシス特性およびヒステリシス損失は、前記したように、図１９に示したようになる。すなわち、ヒステリシス特性は特性線４１Ａ、４１Ｂで表され、ヒステリシス損失は領域４１Ｓに相当する。
以上のヒステリシス特性およびヒステリシス損失を、本願発明の直流電源装置と比較例の直流電源装置との間で比較すると、図１０におけるヒステリシス損失に相当する領域５１Ｓは、図１９におけるヒステリシス損失に相当する領域４１Ｓより明確に小さい。
【００７２】
なお、図１の第１の交流リアクトルＬ１と第２の交流リアクトルＬ２、そして図１４の交流リアクトルＬ３はすべて同一のもの（特性、材質、大きさ、インダクタンス値等）を想定している。
また、交流リアクトルは、本発明の直流電源装置（１０、図１）においても、また比較例の直流電源装置（３０、図１４）においても、力率改善用として特性上、欠かせないものである。
以上のように、本発明によれば、直流電源装置（１０、図１）のリアクトル（Ｌ１、Ｌ２：図１）で発生するヒステリシス損失による回路損失を低減し、高効率な直流電源装置を提供することが可能となる。
【００７３】
（第５実施形態：空気調和機）
また、本発明の直流電源装置を空気調和機のコンバータ回路に使用することで、高力率・高効率な空気調和機を実現することが可能である。例えば、空気調和機の負荷が中間条件などの低負荷領域の場合は、コンバータ回路の動作を全波整流のみ行い、定格条件など負荷が上がってきた場合は、ＩＧＢＴのスイッチング動作を行い、力率改善を行う。更に負荷が増えて力率が悪化する場合にはスイッチング回数を増やせばよい。
【００７４】
（その他の実施形態）
以上、本発明の実施形態について図面を参照して詳述したが、本発明はこれら実施形態およびその変形に限定されるものではなく、本発明の要旨を逸脱しない範囲の設計変更等があってもよく、以下にその例をあげる。
【００７５】
《スイッチング素子》
本実施形態においては、スイッチング素子としてＭＯＳＦＥＴとＩＧＢＴを例として説明しているが、本実施形態の特徴は、複数のスイッチング素子によって、第１の交流リアクトルＬ１と第２の交流リアクトルＬ２のそれぞれに通流する電流の通流方向を一方向に制限しながら力率改善制御を行うことにある。すなわち力率改善制御において、リアクトルのヒステリシス損失（回路損失）を低減することにある。したがって、スイッチング素子はＭＯＳＦＥＴとＩＧＢＴに限定されない。例えばＢＪＴ（Bipolar junction transistor）やＢｉＣＭＯＣ（Bipolar Complementary Metal Oxide Semiconductor）等の半導体トランジスタ（半導体スイッチング素子）を用いてもよい。
【００７６】
《低損失のＭＯＳＦＥＴ》
本実施形態においては、ＭＯＳＦＥＴによる同期整流を行うことで回路の導通損低減を行っている。さらにＭＯＳＦＥＴをスーパー・ジャンクション・ＭＯＳＦＥＴやＳｉＣ（Silicon Carbide）・ＭＯＳＦＥＴなどの低損失のＭＯＳＦＥＴを使用することで更なる導通損低減を行うことができる。
また、半導体のスイッチング素子としては、ＧａＮ（Gallium Nitride）を用いた素子でもよい。
従来では、ショット数を増やすことでスイッチング損失が悪化するため回路損失も悪化していたが、本発明の構成とすることで、ショット数を増やしてスイッチング損失が増える場合においても、同期整流による導通損低減を行うことで、回路損失の悪化をカバーしつつ、力率改善を行うことが可能である。
【００７７】
《ＭＯＳＦＥＴの個数》
本実施形態においては同期整流に用いるＭＯＳＦＥＴを１つで説明しているが、本発明は、その個数に限定されるものではなく、ＭＯＳＦＥＴの個数は所望の効果を得ることができるように選定すればよい。
【００７８】
《平滑コンデンサ》
図１において、平滑コンデンサＣ１は、電解コンデンサを用いて説明した。しかし負荷２０１に見合うだけの大容量のコンデンサであれば、電解コンデンサに限らない。例えば、プラスチックフィルムコンデンサ等の他のコンデンサを特性が合えば用いてもよい。
【００７９】
《入力電流検出部、負荷検出部》
図１において、入力電流検出部１０１は、第２の交流電源入力端子１１２と第３の交流電源入力端子１１３との間に備えられているが、第１の交流電源入力端子１１１側に備えられていてもよい。
また、負荷検出部１０４は直流電源負極端子１２２と負荷２０１との間に備えられているが、直流電源正極端子１２１と負荷２０１との間に備えられていてもよい。
【００８０】
《直流電源装置を搭載した機器》
本発明の直流電源装置を空気調和機に搭載した例を第４実施形態として説明したが、効果があるのは前記した空気調和機に限らない。
交流電力を直流電力に変換するコンバータを備えた機器、例えば負荷としてモータを搭載した電車や自動車等の車両、産業機器、エレベータ等、本発明の直流電源装置を搭載する、もしくは本発明の直流電源装置のコンバータ回路（コンバータ主回路）に用いた技術を前記の車両、エレベータ等のコンバータ回路に使用することで高力率・高効率な各種機器を実現することが可能である。
【符号の説明】
【００８１】
１０    直流電源装置
３０    直流電源装置（コンバータ）
１００、１００Ｂ、１００Ｃ、１００Ｄ    コンバータ主回路（コンバータ回路）
１０１    入力電流検出部
１０２    入力電流判定部
１０３    コンバータ制御部
１０４    負荷検出部
１０５    負荷判定部
１０６    直流電圧検出部
１０７    ゼロクロス検出部
１０８    ゼロクロス判定部
１１１    第１の交流電源入力端子
１１２    第２の交流電源入力端子
１１３    第３の交流電源入力端子
１２１    直流電源正極端子
１２２    直流電源負極端子
２０１    負荷
３０１    第１のダイオードブリッジ
３０２    第２のダイオードブリッジ
Ｌ１、Ｌ２、Ｌ３    交流リアクトル
Ｄ１〜Ｄ８    ダイオード
Ｑ１〜Ｑ４    ＭＯＳＦＥＴ
Ｑ５〜Ｑ７    ＩＧＢＴ
Ｃ１    平滑コンデンサ
Ｖ１    交流電源
【図１】
2015211481.tif 000003
【図２】
2015211481.tif 000004
【図３】
2015211481.tif 000005
【図４】
2015211481.tif 000006
【図５】
2015211481.tif 000007
【図６】
2015211481.tif 000008
【図７】
2015211481.tif 000009
【図８】
2015211481.tif 000010
【図９】
2015211481.tif 000011
【図１０】
2015211481.tif 000012
【図１１】
2015211481.tif 000013
【図１２】
2015211481.tif 000014
【図１３】
2015211481.tif 000015
【図１４】
2015211481.tif 000016
【図１５】
2015211481.tif 000017
【図１６】
2015211481.tif 000018
【図１７】
2015211481.tif 000019
【図１８】
2015211481.tif 000020
【図１９】
2015211481.tif 000021