(57)【要約】【課題】高精度で高速動作を行うことができるタッチパネルを提供する。【解決手段】表示素子とフォトセンサと、がそれぞれ設けられた複数の画素と、フォトセンサの出力信号が供給されるフォトセンサ読み出し回路と、連なって設けられた複数のエッジセンシティブラッチと、論理回路と、を有するタッチパネルにおいて、論理回路は、複数のエッジセンシティブラッチの出力信号の論理演算により信号を生成し、生成した信号をフォトセンサ読み出し回路に供給する。【選択図】図６
2015062136.tif 000002
【特許請求の範囲】
【請求項１】
表示素子とフォトセンサと、がそれぞれ設けられた複数の画素と、
前記フォトセンサの出力信号が供給されるフォトセンサ読み出し回路と、
連なって設けられた複数のラッチと、
論理回路と、を有し、
前記論理回路は、前記複数のラッチの出力信号の論理演算により信号を生成し、前記生成した信号を前記フォトセンサ読み出し回路に供給することを特徴とするタッチパネル。
【請求項２】
表示素子とフォトセンサと、がそれぞれ設けられた複数の画素と、
前記フォトセンサの出力信号が供給されるフォトセンサ読み出し回路と、
前記表示素子に画像信号を供給する表示素子選択回路と、
連なって設けられた複数のラッチと、
論理回路と、を有し、
前記論理回路は、前記複数のラッチの出力信号の論理演算により信号を生成し、前記生成した信号を前記フォトセンサ読み出し回路に供給し、
前記表示素子選択回路は、前記複数のラッチの出力信号によって制御されることを特徴とするタッチパネル。
【請求項３】
請求項２において、
前記表示素子選択回路は、前記複数のラッチの１つの出力信号によって制御されるセレクタを有し、
前記セレクタによって、前記表示素子に前記画像信号を供給する経路の接続と遮断の切り替えが行われることを特徴とするタッチパネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示する発明は、タッチセンサを有するタッチパネルと、その駆動方法に関
する。特に、タッチセンサを有する画素がマトリクス状に配置されたタッチパネルと、そ
の駆動方法に関する。更には、当該タッチパネルを有する電子機器に関する。
【背景技術】
【０００２】
近年、タッチセンサを搭載した表示装置が注目されている。タッチセンサを搭載した表
示装置は、タッチパネル又はタッチスクリーンなどと呼ばれている（以下、これを単に「
タッチパネル」と呼ぶ。）。タッチセンサには、動作原理の違いにより、抵抗膜方式、静
電容量方式、光方式などがある。いずれの方式においても、被検出物が表示装置に接触又
は近接することでデータを入力することができる。
【０００３】
光方式のタッチセンサとして光を検出するセンサ（「フォトセンサ」ともいう。）をタ
ッチパネルに設けることにより、表示画面が入力領域を兼ねる。このような光方式のタッ
チセンサを有する装置の一例として、画像取り込みを行う密着型エリアセンサを配置する
ことによって画像取り込み機能を備えた表示装置が挙げられる（例えば、特許文献１を参
照）。光方式のタッチセンサを有するタッチパネルでは、タッチパネルから光が発せられ
る。タッチパネルの任意の位置に被検出物が存在する場合には、被検出物が存在する領域
の光が被検出物によって遮断され、一部の光が反射される。タッチパネル内の画素には光
を検出することができるフォトセンサ（「光電変換素子」と呼ばれることもある。）が設
けられており、反射された光を検出することで、光が検出された領域に被検出物が存在す
ることを認識することができる。
【０００４】
また、携帯電話等の携帯情報端末をはじめとする電子機器に、本人認証機能等を付与す
る試みがなされている（例えば、特許文献２を参照）。本人認証には、指紋、顔、手形、
掌紋及び手の静脈の形状等による認証が挙げられる。本人認証機能を表示部とは別の部分
に設ける場合には、部品点数が増大し、電子機器の重量や価格が増大するおそれがある。
【０００５】
また、タッチセンサのシステムにおいて、外光の明るさに応じて指先の位置を検出する
ための画像処理方法を選択する技術が知られている（例えば、特許文献３を参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００１−２９２２７６号公報
【特許文献２】特開２００２−０３３８２３号公報
【特許文献３】特開２００７−１８３７０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
光方式のタッチセンサとしてフォトセンサをタッチパネルに用いる場合、タッチパネル
の各画素に設けられたフォトセンサが光を検出して電気信号を生成し、当該電気信号を収
集して画像処理を施す。ここで、高精度で、高速動作を行うタッチパネルを実現するには
、多数のフォトセンサから得られる大量のデータを効率的に収集する必要がある。
【０００８】
また、フォトセンサが生成する電気信号はアナログ信号であるため、画像処理を施すた
めには、アナログ信号からデジタル信号への変換を行う回路（Ａ／Ｄ変換回路）を要する
。ここで、多数のＡ／Ｄ変換回路を有するタッチパネルにおいて、高スループットでＡ／
Ｄ変換回路を動作させることができる制御方式が必要となる。
【０００９】
さらに、上記Ａ／Ｄ変換回路の制御方式を実現するために要する領域が膨大になると、
額縁領域の増大に繋がってしまうため、Ａ／Ｄ変換回路の制御に係る回路の占有面積の増
大を極力抑える必要がある。
【００１０】
上記問題に鑑み、高精度で高速動作を行うことができるタッチパネルを提供することを
課題の一とする。また、高階調で高性能なタッチパネルの駆動方法を提供することを課題
の一とする。
【課題を解決するための手段】
【００１１】
本明細書で開示する発明の構成の一形態は、表示素子とフォトセンサと、がそれぞれ設
けられた複数の画素と、フォトセンサの出力信号が供給されるフォトセンサ読み出し回路
と、連なって設けられた複数のラッチと、論理回路と、を有し、論理回路は、複数のラッ
チの出力信号の論理演算により信号を生成し、生成した信号をフォトセンサ読み出し回路
に供給することを特徴とするタッチパネルである。
【００１２】
また、本明細書で開示する発明の構成の他の一形態は、表示素子とフォトセンサと、が
それぞれ設けられた複数の画素と、フォトセンサの出力信号が供給されるフォトセンサ読
み出し回路と、表示素子に画像信号を供給する表示素子選択回路と、連なって設けられた
複数のラッチと、論理回路と、を有し、論理回路は、複数のラッチの出力信号の論理演算
により信号を生成し、生成した信号をフォトセンサ読み出し回路に供給し、表示素子選択
回路は、複数のラッチの出力信号によって制御されていることを特徴とするタッチパネル
である。
【００１３】
上記構成において、表示素子選択回路は、複数のラッチの１つの出力信号によって制御
されるセレクタを有し、セレクタによって、表示素子に画像信号を供給する経路の接続と
遮断の切り替えが行われる。
【００１４】
また、上記構成において、フォトセンサ読み出し回路は、複数のＡ／Ｄ変換回路と、読
み出し回路と、を有し、複数のＡ／Ｄ変換回路の１つに、フォトセンサの出力信号と、論
理回路が生成した信号とが供給され、複数のＡ／Ｄ変換回路の出力信号が、読み出し回路
に供給され、読み出し回路は、複数のＡ／Ｄ変換回路の出力信号のうちの１つを選択して
出力する。
【００１５】
また、本明細書で開示する発明の構成の他の一形態は、複数のラッチのそれぞれの出力
信号が論理回路に供給され、論理回路において、供給された出力信号の論理演算により信
号を生成し、フォトセンサから出力された信号と、論理回路で生成された信号とが、Ａ／
Ｄ変換回路に入力されることを特徴とするタッチパネルの駆動方法である。
【００１６】
また、本明細書で開示する発明の構成の他の一形態は、複数のラッチのそれぞれの出力
信号が論理回路及び表示素子選択回路に供給され、論理回路において、複数のラッチから
供給された出力信号の論理演算により信号が生成され、フォトセンサから出力された信号
と、論理回路で生成された信号とが、Ａ／Ｄ変換回路に入力され、表示素子選択回路にお
いて、複数のラッチから供給された出力信号によって、表示素子への画像信号の供給が制
御されることを特徴とするタッチパネルの駆動方法である。
【００１７】
上記構成において、複数のラッチは、クロック信号に同期してスタート信号を順次シフ
トすることによって、出力信号を論理回路に供給する。
【発明の効果】
【００１８】
高精度で高速動作を行うことができるタッチパネルを提供することができる。また、高
階調で高性能なタッチパネルの駆動方法を提供することができる。
【図面の簡単な説明】
【００１９】
【図１】タッチパネルの構成の一例を示す図。
【図２】フォトセンサ読み出し回路の構成の一例を示す図。
【図３】Ａ／Ｄ変換回路の構成の一例を示す図。
【図４】Ａ／Ｄ変換回路の動作の一例を示すタイミングチャート。
【図５】Ａ／Ｄ変換回路の動作の一例を示すタイミングチャート。
【図６】タイミング信号生成回路の構成の一例を示す図。
【図７】タイミング信号生成回路の動作の一例を示すタイミングチャート。
【図８】フォトセンサ読み出し回路の構成の一例を示す図。
【図９】表示素子駆動回路の構成の一例を示す図。
【図１０】タッチパネルを有する液晶表示装置の断面の一例を示す図。
【図１１】タッチパネルを有するＥＬ表示装置の断面の一例を示す図。
【図１２】タッチパネルを適用した電子機器の一例を示す図。
【図１３】タッチパネルを適用した携帯電話機の一例を示す図。
【発明を実施するための形態】
【００２０】
以下に、実施の形態について、図面を用いて詳細に説明する。但し、以下の実施の形態
は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することな
くその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従っ
て、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の
形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符
号を付し、その繰り返しの説明は省略する。
【００２１】
（実施の形態１）
本実施の形態では、タッチパネルについて以下に説明する。
【００２２】
タッチパネルの構成の一例を図１に示す。図１において、タッチパネル１００は、画素
回路１０１、表示素子制御回路１０２、フォトセンサ制御回路１０３を有する。
【００２３】
画素回路１０１は、行列方向にマトリクス状に配置された複数の画素１０４を有する。
各々の画素１０４は、表示素子１０５とフォトセンサ１０６を有する。
【００２４】
表示素子１０５は、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：
ＴＦＴ）、保持容量、液晶層を有する液晶素子、カラーフィルタなどを有する。液晶層に
電圧を印加することで偏光方向が変化することを利用して、液晶層を透過する光の明暗（
階調）を作ることで、画像表示が実現される。液晶層を透過する光には、外光、もしくは
光源（バックライト）によって液晶表示装置の裏面から照射される光を用いる。また、液
晶層を透過した光がカラーフィルタを通過することで、特定の色（例えば、赤（Ｒ）、緑
（Ｇ）、青（Ｂ））の階調を作ることができ、カラー画像表示が実現される。保持容量は
、液晶層に印加する電圧に相当する電荷を保持する機能を有する。薄膜トランジスタは、
保持容量への電荷の注入もしくは排出を制御する機能を有する。
【００２５】
なお、表示素子１０５が液晶素子を有する場合について説明したが、発光素子などの他
の素子を有していてもよい。発光素子は、電流または電圧によって輝度が制御される素子
であり、具体的には発光ダイオード、ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔ
ｔｉｎｇ  Ｄｉｏｄｅ）などが挙げられる。
【００２６】
フォトセンサ１０６は、フォトダイオードなど、受光することで電気信号を発する機能
を有する素子を有する。なお、フォトセンサ１０６が受光する光として、外光もしくはバ
ックライトからの光が、被検出物に照射された際の反射光もしくは透過光を利用すること
ができる。ここで、カラーフィルタを用いることで、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のい
ずれかの色を発光する機能を有する画素１０４を、各々、Ｒ画素、Ｇ画素、Ｂ画素と呼ぶ
。なお、被検出物に外光もしくはバックライトからの光が照射された際の反射光もしくは
透過光のうち、赤（Ｒ）色成分、緑（Ｇ）色成分、青（Ｂ）色成分を、各々Ｒ画素、Ｇ画
素、Ｂ画素におけるフォトセンサにより、検出することができる。
【００２７】
表示素子制御回路１０２は、表示素子１０５を制御するための回路であり、信号線（「
ソース信号線」ともいう。）を介して表示素子１０５に信号を入力する表示素子駆動回路
１０７と、走査線（「ゲート信号線」ともいう。）を介して表示素子１０５に信号を入力
する表示素子駆動回路１０８を有する。例えば、走査線側の表示素子駆動回路１０８は、
特定の行に配置された画素が有する表示素子１０５を選択する機能を有する。また、信号
線側の表示素子駆動回路１０７は、選択された行の画素が有する表示素子１０５に任意の
電位を与える機能を有する。なお、走査線側の表示素子駆動回路１０８により高電位を印
加された表示素子１０５では、薄膜トランジスタが導通状態となり、信号線側の表示素子
駆動回路１０７により与えられる電荷が供給される。
【００２８】
フォトセンサ制御回路１０３は、フォトセンサ１０６を制御するための回路であり、信
号線側のフォトセンサ読み出し回路１０９と、走査線側のフォトセンサ駆動回路１１０を
有する。例えば、走査線側のフォトセンサ駆動回路１１０は、特定の行に配置された画素
が有するフォトセンサを選択する機能を有する。また、信号線側のフォトセンサ読み出し
回路１０９は、選択された行の画素が有するフォトセンサ１０６の出力信号を取り出す機
能を有する。
【００２９】
信号線側のフォトセンサ読み出し回路１０９の構成の一例を図２に示す。
【００３０】
図２において、第１のＡ／Ｄ変換回路２０１（Ａｎａｌｏｇ−Ｄｉｇｉｔａｌ  Ｃｏｎ
ｖｅｒｔｅｒ：ＡＤＣ）〜第９のＡ／Ｄ変換回路２０９、第１のＡ／Ｄ変換回路２０１〜
第９のＡ／Ｄ変換回路２０９から出力された信号が入力される読み出し回路２１０、第１
のフォトセンサ信号線２１１〜第９のフォトセンサ信号線２１９、フォトセンサ読み出し
回路１０９の出力信号線２２０、第１のＡ／Ｄ変換回路の出力信号線２２１〜第９のＡ／
Ｄ変換回路の出力信号線２２９、第１のＡ／Ｄ変換回路の制御信号線２３１〜第９のＡ／
Ｄ変換回路の制御信号線２３９を示している。
【００３１】
第１のＡ／Ｄ変換回路２０１〜第９のＡ／Ｄ変換回路２０９には、各々、第１のフォト
センサ信号線２１１〜第９のフォトセンサ信号線２１９を介してフォトセンサの出力信号
が入力される。また、第１のＡ／Ｄ変換回路２０１〜第９のＡ／Ｄ変換回路２０９を制御
するための信号が、各々、第１の制御信号線２３１〜第９の制御信号線２３９を介して入
力される。
【００３２】
読み出し回路２１０は、第１の出力信号線２２１〜第９の出力信号線２２９の各々の電
位から、出力信号線２２０に出力する電位を生成する。具体的には、第１の出力信号線２
２１〜第９の出力信号線２２９のうち一つを選択し、当該信号線の電位を、出力信号線２
２０に出力する。
【００３３】
Ａ／Ｄ変換回路２０１の構成の一例を図３に示す。ここで、Ａ／Ｄ変換回路２０１とし
て、２ビットの逐次変換方式のＡ／Ｄ変換回路を例として用いている。
【００３４】
図３において、Ａ／Ｄ変換回路２０１は、比較回路３０１（Ｃｏｍｐａｒａｔｏｒ）、
逐次変換レジスタ３０２（Ｓｕｃｃｅｓｓｉｖｅ  Ａｐｐｒｏｘｉｍａｔｉｏｎ  Ｒｅｇ
ｉｓｔｅｒ）、Ｄ／Ａ変換回路３０３（Ｄｉｇｉｔａｌ−Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔ
ｅｒ）、比較回路３０１の出力信号線３０４、逐次変換レジスタ３０２の第１の出力信号
線３０５と第２の出力信号線３０６、Ｄ／Ａ変換回路３０３の出力信号線３０７、第１の
保持回路３０８、第２の保持回路３０９を有する。また、図３において、Ａ／Ｄ変換回路
のイネーブル信号線３１０、第１のリセット信号線３１１、第２のリセット信号線３１２
、第１のセット信号線３１３、第２のセット信号線３１４を示している。Ａ／Ｄ変換回路
２０１のイネーブル信号線３１０、第１のリセット信号線３１１、第２のリセット信号線
３１２、第１のセット信号線３１３、第２のセット信号線３１４をまとめて、Ａ／Ｄ変換
回路の制御信号線２３１と呼ぶ。逐次変換レジスタ３０２の第１の出力信号線３０５と第
２の出力信号線３０６は、Ａ／Ｄ変換回路の出力信号線２２１に電気的に接続されている
。Ａ／Ｄ変換回路の出力信号線２２１は、この場合、２ビットの信号線である。
【００３５】
次に、図３に示すＡ／Ｄ変換回路２０１の動作の一例について説明する。
【００３６】
比較回路３０１は、フォトセンサ信号線２１１とＤ／Ａ変換回路３０３の出力信号線３
０７とを入力信号線とし、両信号線の電位の比較を行い、比較結果に伴い、出力信号線３
０４に、”Ｈ”又は”Ｌ”の電位を出力する。ここでは、フォトセンサ信号線２１１の電
位の方が、Ｄ／Ａ変換回路３０３の出力信号線３０７の電位より高い場合に”Ｈ”の電位
、低い場合に”Ｌ”の電位を出力するものとする。また、比較回路３０１は、イネーブル
信号線３１０の電位を制御することで、動作もしくは停止とすることができる。比較回路
３０１が停止中は、比較回路３０１における消費電力を著しく低減することができる。こ
れは、例えば、比較回路３０１に供給する電源電圧を停止することで実現できる。ここで
は、イネーブル信号線３１０の電位が”Ｈ”の場合に比較回路３０１が動作し、”Ｌ”の
場合に比較回路３０１が停止するものとする。
【００３７】
逐次変換レジスタ３０２において、第１のセット信号線３１３の電位を制御することで
、第１の保持回路３０８に、比較回路３０１の出力信号線３０４の電位に応じた電位を保
持する。第２のセット信号線３１４の電位を制御することで、第２の保持回路３０９に、
比較回路３０１の出力信号線３０４の電位に応じた電位を保持する。第１のリセット信号
線３１１の電位を制御することで、第１の保持回路３０８に保持された電位及び第２の保
持回路３０９に保持された電位をリセットすることができる。第２のリセット信号線３１
２の電位を制御することで、第２の保持回路３０９に保持された電位をリセットすること
ができる。
【００３８】
第１の保持回路３０８と第２の保持回路３０９は、レベルセンシティブラッチ、エッジ
センシティブラッチなどで構成することができる。ここでは、第１の保持回路３０８（又
は第２の保持回路３０９）がレベルセンシティブラッチを有し、第１のセット信号線３１
３（又は第２のセット信号線３１４）の電位が”Ｈ”の際に、比較回路３０１の出力信号
線３０４の電位が”Ｈ”ならば、第１の保持回路３０８（又は第２の保持回路３０９）に
”Ｈ”の電位を保持し、比較回路３０１の出力信号線３０４の電位が”Ｌ”ならば、第１
の保持回路３０８（又は第２の保持回路３０９）に”Ｌ”の電位を保持するものとする。
また、第１のリセット信号線３１１の電位を”Ｈ”とすることで、第１の保持回路３０８
に”Ｈ”の電位、第２の保持回路３０９に”Ｌ”の電位を保持し、第２のリセット信号線
３１２の電位を”Ｈ”とすることで、第２の保持回路３０９に”Ｈ”の電位を保持するも
のとする。
【００３９】
また、逐次変換レジスタ３０２において、第１の保持回路３０８に保持された電位と第
２の保持回路３０９に保持された電位は、逐次変換レジスタ３０２の第１の出力信号線３
０５と第２の出力信号線３０６に各々出力される。
【００４０】
Ｄ／Ａ変換回路３０３は、逐次変換レジスタ３０２の第１の出力信号線３０５の電位と
第２の出力信号線３０６の電位で一意に決まる電位を、Ｄ／Ａ変換回路３０３の出力信号
線３０７に出力する。ここでは、逐次変換レジスタ３０２の第１の出力信号線３０５の電
位と第２の出力信号線３０６の電位が各々（”Ｌ”、”Ｌ”）、（”Ｌ”、”Ｈ”）、（
”Ｈ”，”Ｌ”）、（”Ｈ”、”Ｈ”）の場合、Ｄ／Ａ変換回路３０３の出力信号線３０
７に、０Ｖ、１Ｖ、２Ｖ、３Ｖを各々出力するものとする。このような、Ｄ／Ａ変換回路
３０３は、抵抗方式、容量方式などで実現することができる。
【００４１】
次に、Ａ／Ｄ変換回路２０１の動作の一例を、図４に示すタイミングチャートを用いて
説明する。
【００４２】
図４において、信号４０１〜信号４１０は、各々、フォトセンサ信号線２１１、イネー
ブル信号線３１０、第１のリセット信号線３１１、第２のリセット信号線３１２、第１の
セット信号線３１３、第２のセット信号線３１４、比較回路３０１の出力信号線３０４、
逐次変換レジスタ３０２の第１の出力信号線３０５と第２の出力信号線３０６、Ｄ／Ａ変
換回路３０３の出力信号線３０７、の電位に対応する。なお、フォトセンサ信号線２１１
（信号４０１）の電位は、１．５Ｖとする。
【００４３】
Ａ／Ｄ変換回路２０１の動作は、まず、第１のリセット信号線３１１（信号４０３）の
電位を”Ｈ”とすると、第１の保持回路３０８に保持された電位と第２の保持回路３０９
に保持された電位がリセットされ、逐次変換レジスタ３０２の第１の出力信号線３０５（
信号４０８）の電位が”Ｈ”、第２の出力信号線３０６（信号４０９）の電位が”Ｌ”と
なる。また、Ｄ／Ａ変換回路３０３の出力信号線３０７（信号４１０）の電位は２Ｖとな
る。
【００４４】
次に、イネーブル信号線３１０（信号４０２）の電位を”Ｈ”とすると、比較回路３０
１が動作し、フォトセンサ信号線２１１（信号４０１）の電位（１．５Ｖ）とＤ／Ａ変換
回路３０３の出力信号線３０７（信号４１０）の電位（２Ｖ）を比較し、Ｄ／Ａ変換回路
３０３の出力信号線３０７（信号４１０）の電位の方が高いので、比較回路３０１の出力
信号線３０４（信号４０７）の電位は”Ｌ”となる。
【００４５】
次に、第１のセット信号線３１３（信号４０５）の電位を”Ｈ”とすると、第１の保持
回路３０８に”Ｌ”の電位が保持され、逐次変換レジスタ３０２の第１の出力信号線３０
５（信号４０８）の電位が”Ｌ”となる。また、Ｄ／Ａ変換回路３０３の出力信号線３０
７（信号４１０）の電位は０Ｖとなる。フォトセンサ信号線２１１（信号４０１）の電位
（１．５Ｖ）とＤ／Ａ変換回路３０３の出力信号線３０７（信号４１０）の電位（０Ｖ）
を比較し、Ｄ／Ａ変換回路３０３の出力信号線３０７（信号４１０）の電位の方が低いの
で、比較回路３０１の出力信号線３０４（信号４０７）の電位は”Ｈ”となる。
【００４６】
次に、イネーブル信号線３１０（信号４０２）の電位を”Ｌ”とすると、比較回路３０
１が停止する。
【００４７】
次に、第２のリセット信号線３１２（信号４０４）の電位を”Ｈ”とすると、第２の保
持回路３０９に保持された電位がリセットされ、逐次変換レジスタ３０２の第２の出力信
号線３０６（信号４０９）の電位が”Ｈ”となる。また、Ｄ／Ａ変換回路３０３の出力信
号線３０７（信号４１０）の電位は１Ｖとなる。
【００４８】
次に、イネーブル信号線３１０（信号４０２）の電位を”Ｈ”とすると、比較回路３０
１が動作し、フォトセンサ信号線２１１（信号４０１）の電位（１．５Ｖ）とＤ／Ａ変換
回路３０３の出力信号線３０７（信号４１０）の電位（１Ｖ）を比較し、Ｄ／Ａ変換回路
３０３の出力信号線３０７（信号４１０）の電位の方が低いので、比較回路３０１の出力
信号線３０４（信号４０７）の電位は”Ｈ”となる。
【００４９】
次に、第２のセット信号線３１４（信号４０６）の電位を”Ｈ”とすると、第２の保持
回路３０９に”Ｈ”の電位が保持される。ここでは、もともと第２の保持回路３０９には
”Ｈ”の電位が保持されているため、逐次変換レジスタ３０２の第２の出力信号線３０６
（信号４０９）の電位は変わらず”Ｈ”のままである。また、Ｄ／Ａ変換回路３０３の出
力信号線３０７（信号４１０）の電位も１Ｖのままである。
【００５０】
このようにして、Ａ／Ｄ変換回路の出力信号線２２１から、Ａ／Ｄ変換データとして、
”Ｌ”又は”Ｈ”の電位が出力される。
【００５１】
以上のように、逐次変換方式のＡ／Ｄ変換回路では、逐次変換レジスタにおける保持回
路に保持する電位を変更することで、Ｄ／Ａ変換回路の出力を逐次変更し、被測定電位と
比較していくことで、出力信号を決定していく。ここでは、２ビットのＡ／Ｄ変換回路の
場合について説明したが、より多数のビットにおけるＡ／Ｄ変換回路についても、同様な
方式により、動作を行うことができる。
【００５２】
（実施の形態２）
実施の形態１の図２において、信号線側のフォトセンサ読み出し回路１０９では、第１
のＡ／Ｄ変換回路２０１〜第９のＡ／Ｄ変換回路２０９でＡ／Ｄ変換することにより得ら
れた信号を、出力信号線２２０から出力する。
【００５３】
ここで、Ａ／Ｄ変換により得られた信号を、同時に出力するのではなく、時系列で順番
に出力信号線２２０から出力することが望ましい。出力信号線２２０からの出力を同時に
行うと、出力信号線２２０が非常に多ビットの信号線となり、タッチパネルから信号を取
り出す際に、信号が非常に煩雑となるからである。
【００５４】
そこで、本実施の形態では、Ａ／Ｄ変換により得られた信号を時系列で順番に出力する
場合の、Ａ／Ｄ変換回路の動作について以下に説明する。
【００５５】
Ａ／Ｄ変換により得られた信号を時系列で順番に出力する場合、出力信号線２２０から
の信号の出力には、時間差が設けられている。一方で、第１のＡ／Ｄ変換回路２０１〜第
９のＡ／Ｄ変換回路２０９におけるＡ／Ｄ変換は、出力信号線２２０から当該信号が出力
されるまでに実行されていればよい。
【００５６】
そこで、第１のＡ／Ｄ変換回路２０１〜第９のＡ／Ｄ変換回路２０９におけるＡ／Ｄ変
換を、同時に実行するのではなく、時系列で順番に実行する構成について、以下に説明す
る。
【００５７】
Ａ／Ｄ変換回路の動作の一例を、図５に示すタイミングチャートを用いて説明する。図
５において、信号５０１〜信号５１５は、各々、図２における第１のＡ／Ｄ変換回路２０
１〜第３のＡ／Ｄ変換回路２０３のイネーブル信号線の電位、第１のＡ／Ｄ変換回路２０
１〜第３のＡ／Ｄ変換回路２０３の第１のリセット信号線の電位、第１のＡ／Ｄ変換回路
２０１〜第３のＡ／Ｄ変換回路２０３の第２のリセット信号線の電位、第１のＡ／Ｄ変換
回路２０１〜第３のＡ／Ｄ変換回路２０３の第１のセット信号線の電位、第１のＡ／Ｄ変
換回路２０１〜第３のＡ／Ｄ変換回路２０３の第２のセット信号線の電位に対応する。
【００５８】
なお、図５では、第１のＡ／Ｄ変換回路２０１〜第３のＡ／Ｄ変換回路２０３の信号線
の電位に関するタイミングチャートを示しているが、同様に、時間軸方向にシフトするこ
とで、第４のＡ／Ｄ変換回路２０４〜第９のＡ／Ｄ変換回路２０９の信号線の電位に関す
るタイミングチャートが得られる。
【００５９】
また、図４で説明したのと同様に、信号５０１、５０４、５０７、５１０、５１３を用
いることで、第１のＡ／Ｄ変換回路２０１を動作することができる。同様に、信号５０２
、５０５、５０８、５１１、５１４を用いることで、第２のＡ／Ｄ変換回路２０２を動作
することができる。さらに、信号５０３、５０６、５０９、５１２、５１５を用いること
で、第３のＡ／Ｄ変換回路２０３を動作することができる。
【００６０】
ここで、第１のＡ／Ｄ変換回路２０１のイネーブル信号線（信号５０１）〜第３のＡ／
Ｄ変換回路２０３のイネーブル信号線（信号５０３）は、”Ｈ”の電位になる期間、すな
わち、Ａ／Ｄ変換回路２０１〜Ａ／Ｄ変換回路２０３における比較回路が動作している期
間が、互いに重ならない点が特徴である。
【００６１】
Ａ／Ｄ変換回路を同時に実行して、比較回路を同時に動作させると、Ａ／Ｄ変換回路に
おける瞬間的な消費電力が膨大になってしまう。一方、図５のタイミングチャートで説明
したように、Ａ／Ｄ変換回路を時系列で順番に実行することにより、同時に動作する比較
回路が少なくなるため、Ａ／Ｄ変換回路における瞬間的な消費電力の上昇を抑えることが
できる。
【００６２】
また、一般に、Ａ／Ｄ変換回路における消費電力は、Ａ／Ｄ変換精度（電圧分解能、階
調）及びＡ／Ｄ変換速度とトレードオフの関係にある。したがって、瞬間的な消費電力の
上昇を抑えた分、より高精度で高速なＡ／Ｄ変換回路の動作を行うことができる。
【００６３】
また、個々のＡ／Ｄ変換回路におけるＡ／Ｄ変換と、出力信号線からの信号の出力とを
流れ作業（パイプライン処理）で行うことにより、個々のＡ／Ｄ変換回路におけるＡ／Ｄ
変換に費やす時間を長くすることができる。すなわち、相対的に、Ａ／Ｄ変換の速度を向
上させることができる。
【００６４】
（実施の形態３）
実施の形態１で示したＡ／Ｄ変換回路の動作は、各種Ａ／Ｄ変換回路の制御信号（「タ
イミング信号」ともいう。）を供給することによって制御する。ここで、Ａ／Ｄ変換回路
に信号を供給する方法として、外部駆動回路からタイミング信号線を介して供給する方法
や、タッチパネルに搭載したタイミング信号生成回路からタイミング信号線を介して供給
する方法などがある。ここで、用いるタイミング信号線の本数は、Ａ／Ｄ変換回路の数に
比例し、且つ、Ａ／Ｄ変換回路のビット数に比例する。
【００６５】
外部駆動回路からタイミング信号を供給する場合には、多数のタイミング信号線をタッ
チパネルから引き出す。そのため、タイミング信号線の本数が増加すると、タイミング信
号線の引き回しに要する面積が増大し、額縁領域が増大する。また、多数のタイミング信
号線と外部駆動回路との電気的接続にも困難が生じる。
【００６６】
また、外部駆動回路からタイミング信号を供給する方法は、空間分解能の向上や階調数
の向上などのタッチパネルの高性能化において、非常に不利である。例えば、タッチパネ
ルの空間分解能を向上させるには、Ａ／Ｄ変換回路を増やす必要があるため、タイミング
信号線の本数が増加してしまう。また、タッチパネルの階調数を向上させるには、Ａ／Ｄ
変換回路のビット数を増大する必要があるため、タイミング信号線の本数が増加してしま
う。
【００６７】
一方、タッチパネルに搭載したタイミング信号生成回路からタイミング信号を供給する
場合には、タイミング信号線をパネル上で接続できるので、外部駆動回路から供給する場
合に比べて、タイミング信号線の本数の増加による問題は緩和される。
【００６８】
ここで、タイミング信号生成回路として、ＣＰＵを用いる構成や、専用回路を用いる構
成などがある。
【００６９】
一般に、ＣＰＵを用いる場合は、メモリに搭載されたプログラムを変更することで、タ
イミング信号の仕様変更が可能であるが、メモリのレイアウト面積が膨大になる。ＣＰＵ
及びメモリが設けられた領域は額縁領域となるため、メモリのレイアウト面積が増大する
と、表示品質が低下する。また、特定の機能を実現するための専用回路を用いる場合は、
ＣＰＵを用いる場合と比較して回路規模を縮小できるため、レイアウト面積を縮小できる
が、パネル上での配置を考慮してレイアウトを作成しないと、額縁領域が増大し、表示品
質が低下し、また装置が大型化する。
【００７０】
そこで、本実施の形態では、タイミング信号をＡ／Ｄ変換回路に供給するために、タッ
チパネルに搭載したタイミング信号生成回路について説明する。具体的には、シフトレジ
スタと論理回路を有するタイミング信号生成回路について、以下に説明する。
【００７１】
図６に、タイミング信号生成回路の構成の一例を示す。図６において、タイミング信号
生成回路６００は、シフトレジスタ６５１と、論理回路６５２を有する。シフトレジスタ
６５１は、第１のエッジセンシティブラッチ６０１〜第１５のエッジセンシティブラッチ
６１５を有する。論理回路６５２は、論理和回路６４０を有する。エッジセンシティブラ
ッチは、保持された電位がＱ端子から出力され、ＣＫ端子の電位が”Ｌ”から”Ｈ”に変
化する時に、エッジセンシティブラッチに保持される電位がＤ端子の電位に書き換えられ
る。なお、図６ではシフトレジスタ６５１を構成するラッチとしてエッジセンシティブラ
ッチを用いたが、これに限定されない。ラッチとしてレベルセンシティブラッチを用いて
もよい。
【００７２】
シフトレジスタ６５１において、スタート信号線６１６から供給されるスタート信号は
、クロック信号線６１７から供給されるクロック信号に同期して、第１のエッジセンシテ
ィブラッチ６０１〜第１５のエッジセンシティブラッチ６１５に、順次シフトする。第１
のエッジセンシティブラッチ６０１〜第１５のエッジセンシティブラッチ６１５の出力信
号はそれぞれ、第１の出力信号線６２１〜第１５の出力信号線６３５に供給される。
【００７３】
論理回路６５２は、第１の出力信号線６２１〜第１５の出力信号線６３５から供給され
る信号から、第１６の出力信号線６４１に供給する信号を生成する。より具体的には、論
理和回路６４０は、入力信号、即ち、第３の出力信号線６２３〜第５の出力信号線６２５
と第９の出力信号線６２９〜第１１の出力信号線６３１から出力される信号を論理演算し
て信号を生成し、第１６の出力信号線６４１に出力する。なお、図６では論理演算する論
理回路として論理和回路を用いたが、これに限定されない。
【００７４】
なお、図６において１５個のエッジセンシティブラッチを有するシフトレジスタについ
て説明したが、エッジセンシティブラッチの個数は図６の構成に限定されず、ｍ個（ｍは
自然数）のエッジセンシティブラッチを有するシフトレジスタについて、容易に拡張する
ことができる。
【００７５】
次に、タイミング信号生成回路のタイミングチャートについて説明する。図７に、タイ
ミング信号生成回路６００の動作の一例を示すタイミングチャートを示す。
【００７６】
図７において、信号７０１〜信号７１８は、各々、クロック信号線６１７、スタート信
号線６１６、第１の出力信号線６２１〜第１５の出力信号線６３５、第１６の出力信号線
６４１の電位に対応する。
【００７７】
クロック信号線６１７（信号７０１）の電位が”Ｌ”から”Ｈ”に変化する際に、第１
のエッジセンシティブラッチ６０１が、スタート信号線６１６（信号７０２）の電位を取
り込んで、第１の出力信号線６２１（信号７０３）の電位を変化させる。以下、第２のエ
ッジセンシティブラッチ６０２〜第１５のエッジセンシティブラッチ６１５は、１クロッ
クずつ遅れながら、各々第２の出力信号線６２２（信号７０４）〜第１５の出力信号線６
３５（信号７１７）の電位を変化させる。また、第１６の出力信号線６４１（信号７１８
）は、第３の出力信号線６２３〜第５の出力信号線６２５と第９の出力信号線６２９〜第
１１の出力信号線６３１との何れかの電位が”Ｈ”の場合に、電位が”Ｈ”となる。
【００７８】
図６において、第１６の出力信号線６４１、第１の出力信号線６２１、第７の出力信号
線６２７、第４の出力信号線６２４、第１０の出力信号線６３０、第１３の出力信号線６
３３を、各々、第１のＡ／Ｄ変換回路２０１におけるイネーブル信号線３１０、第１のリ
セット信号線３１１、第２のリセット信号線３１２、第１のセット信号線３１３、第２の
セット信号線３１４、及び、第２のＡ／Ｄ変換回路２０２における第１のリセット信号線
３１１とすれば、図５に示すタイミングチャートを実現できる。
【００７９】
なお、図６では、図３で示す第１のＡ／Ｄ変換回路２０１におけるイネーブル信号線３
１０、第１のリセット信号線３１１、第２のリセット信号線３１２、第１のセット信号線
３１３、第２のセット信号線３１４、及び、第２のＡ／Ｄ変換回路２０２における第１の
リセット信号線３１１の出力電位を得る場合を示している。シフトレジスタ６５１をさら
に延伸し、適宜信号を得ることで、同様に、第２のＡ／Ｄ変換回路２０２〜第９のＡ／Ｄ
変換回路２０９のイネーブル信号線、第３のＡ／Ｄ変換回路２０３〜第９のＡ／Ｄ変換回
路２０９の第１のリセット信号線、第２のＡ／Ｄ変換回路２０２〜第９のＡ／Ｄ変換回路
２０９の第２のリセット信号線、第２のＡ／Ｄ変換回路２０２〜第９のＡ／Ｄ変換回路２
０９の第１のセット信号線、第２のＡ／Ｄ変換回路２０２〜第９のＡ／Ｄ変換回路２０９
の第２のセット信号線の出力電位を得ることができる。
【００８０】
次に、図６で示したタイミング信号生成回路６００に、図２で示した信号線側のフォト
センサ読み出し回路１０９を組み合わせた構成について、以下に説明する。具体的には、
信号線側のフォトセンサ読み出し回路１０９にタイミング信号生成回路６００を搭載した
構成の一例について、図８を用いて説明する。
【００８１】
図６において、第１６の出力信号線６４１、第１の出力信号線６２１、第７の出力信号
線６２７、第４の出力信号線６２４、第１０の出力信号線６３０、第１３の出力信号線６
３３は、各々、図３における第１のＡ／Ｄ変換回路２０１のイネーブル信号線３１０、第
１のリセット信号線３１１、第２のリセット信号線３１２、第１のセット信号線３１３、
第２のセット信号線３１４、及び、第２のＡ／Ｄ変換回路２０２の第１のリセット信号線
３１１に対応する。第１のＡ／Ｄ変換回路２０１のイネーブル信号線３１０、第１のリセ
ット信号線３１１、第２のリセット信号線３１２、第１のセット信号線３１３、第２のセ
ット信号線３１４をまとめて、図８における第１のＡ／Ｄ変換回路２０１の制御信号線２
３１としている。
【００８２】
また、タイミング信号生成回路６００におけるシフトレジスタ６５１をさらに延伸し、
適宜信号を得ることで、同様に、第２のＡ／Ｄ変換回路２０２〜第９のＡ／Ｄ変換回路２
０９のイネーブル信号線、第３のＡ／Ｄ変換回路２０３〜第９のＡ／Ｄ変換回路２０９の
第１のリセット信号線、第２のＡ／Ｄ変換回路２０２〜第９のＡ／Ｄ変換回路２０９の第
２のリセット信号線、第２のＡ／Ｄ変換回路２０２〜第９のＡ／Ｄ変換回路２０９の第１
のセット信号線、第２のＡ／Ｄ変換回路２０２〜第９のＡ／Ｄ変換回路２０９の第２のセ
ット信号線の出力電位を得ることができ、図８における第２のＡ／Ｄ変換回路２０２の制
御信号線２３２〜第９のＡ／Ｄ変換回路２０９の制御信号線２３９の電位を得ることがで
きる。
【００８３】
なお、タイミング信号生成回路６００におけるシフトレジスタ６５１は、複数のエッジ
センシティブラッチをタッチパネルの列方向に連ねて構成することが有効である。このよ
うにすることで、額縁領域の増大を抑えることができる。
【００８４】
ここで、タッチパネルの高性能化、例えば、空間分解能の向上や階調数の向上に対して
、図６のタイミング信号生成回路６００の構成が有効であることを以下に説明する。
【００８５】
図８の構成において、タッチパネルの空間分解能を向上させる場合には、Ａ／Ｄ変換回
路が列方向に増えるが、タイミング信号生成回路６００においては、シフトレジスタ６５
１の段数を列方向に増加することで対応できる。ここで、シフトレジスタの段数増加に要
する面積は、外部駆動回路を設ける構成における配線の引き回し増加に要する面積よりも
格段に小さい。したがって、図８の構成を用いることにより、レイアウト面積の増大を抑
えることができる。なお、図８の構成では、シフトレジスタ６５１の段数が増加しても、
外部からタッチパネルに入力する信号線の本数は増加しない。
【００８６】
また、図８の構成において、タッチパネルの階調数を向上させる場合には、Ａ／Ｄ変換
回路のビット数を増大させるが、タイミング信号生成回路６００において、シフトレジス
タ６５１の段数を列方向に増加し、論理回路６５２に適宜論理素子回路を追加することで
対応できる。ここで、論理素子回路として、否定回路、論理和回路、論理積回路、排他的
論理和回路、否定論理和回路、否定論理積回路、排他的否定論理和回路などを用いること
ができる。
【００８７】
また、一般に、論理素子回路はシフトレジスタに比べてレイアウト面積が小さい。よっ
て、図８の構成において、論理素子回路の追加による論理回路６５２のレイアウト面積の
増加は、タイミング信号生成回路６００全体におけるレイアウト面積の増加にはほとんど
影響しない。よって、シフトレジスタ６５１の段数増加を、レイアウト面積の増大を抑え
て実現することができる。
【００８８】
上記の構成とすることにより、空間分解能が高く、階調数が高く、額縁領域の増大が抑
えられた、表示品質の良いタッチパネルを得ることができる。
【００８９】
（実施の形態４）
実施の形態３ではタイミング信号生成回路の構成について説明したが、タイミング信号
生成回路のシフトレジスタを、タッチパネルの画像描画用に設けられている信号線側の表
示素子駆動回路１０７を構成しているシフトレジスタと共通とすることができる。
【００９０】
本実施の形態では、タッチパネルに搭載し、信号線側の表示素子駆動回路と共通のシフ
トレジスタを用いたタイミング信号生成回路について、以下に説明する。
【００９１】
図９に、タイミング信号生成回路６００と表示素子選択回路９００とを有する、信号線
側の表示素子駆動回路１０７の構成の一例を示す。図９において、表示素子選択回路９０
０は、第１のセレクタ９０１〜第１５のセレクタ９１５を有する。第１のセレクタ９０１
は、タイミング信号生成回路６００における第１の出力信号線６２１により制御され、画
像信号入力線９１６から供給される画像信号を第１のソース信号線９２１に供給する経路
の、接続と遮断の切り替えを行う。同様に、第２のセレクタ９０２〜第１５のセレクタ９
１５の各々は、タイミング信号生成回路６００における第２の出力信号線６２２〜第１５
の出力信号線６３５により各々制御され、画像信号入力線９１６から供給される画像信号
を第２のソース信号線９２２〜第１５のソース信号線９３５に供給する経路の、接続と遮
断の切り替えを行う。
【００９２】
タイミング信号生成回路６００における論理回路６５２は、第１の論理和回路６４０、
第２の論理和回路６４２、第３の論理和回路６４４を有する。第１の論理和回路６４０は
、タイミング信号生成回路６００における第３の出力信号線６２３〜第５の出力信号線６
２５と、第９の出力信号線６２９〜第１１の出力信号線６３１から出力される信号を論理
演算して信号を生成し、第１６の出力信号線６４１に出力する。同様に、第２の論理和回
路６４２は、タイミング信号生成回路６００における第４の出力信号線６２４〜第６の出
力信号線６２６と、第１０の出力信号線６３０〜第１２の出力信号線６３２から出力され
る信号を論理演算して信号を生成し、第１７の出力信号線６４３に出力する。さらに、第
３の論理和回路６４４は、タイミング信号生成回路６００における第５の出力信号線６２
５〜第７の出力信号線６２７と、第１１の出力信号線６３１〜第１３の出力信号線６３３
から出力される信号を論理演算して信号を生成し、第１８の出力信号線６４５に出力する
。なお、図９では論理演算する論理回路として論理和回路を用いたが、これに限定されな
い。
【００９３】
ここで、タイミング信号生成回路６００において、第１６の出力信号線６４１、第１の
出力信号線６２１、第７の出力信号線６２７、第４の出力信号線６２４、第１０の出力信
号線６３０を、各々、図３における第１のＡ／Ｄ変換回路２０１のイネーブル信号線３１
０、第１のリセット信号線３１１、第２のリセット信号線３１２、第１のセット信号線３
１３、第２のセット信号線３１４に対応させることができる。これらをまとめて、図２に
おける第１のＡ／Ｄ変換回路２０１の制御信号線２３１とすることができる。
【００９４】
同様に、タイミング信号生成回路６００において、第１７の出力信号線６４３、第２の
出力信号線６２２、第８の出力信号線６２８、第５の出力信号線６２５、第１１の出力信
号線６３１を、各々、図３における第２のＡ／Ｄ変換回路２０２のイネーブル信号線３１
０、第１のリセット信号線３１１、第２のリセット信号線３１２、第１のセット信号線３
１３、第２のセット信号線３１４に対応させることができる。これらをまとめて、図２に
おける第２のＡ／Ｄ変換回路２０２の制御信号線２３２とすることができる。
【００９５】
さらに、タイミング信号生成回路６００において、第１８の出力信号線６４５、第３の
出力信号線６２３、第９の出力信号線６２９、第６の出力信号線６２６、第１２の出力信
号線６３２を、各々、図３における第３のＡ／Ｄ変換回路２０３のイネーブル信号線３１
０、第１のリセット信号線３１１、第２のリセット信号線３１２、第１のセット信号線３
１３、第２のセット信号線３１４に対応させることができる。これらをまとめて、図２に
おける第３のＡ／Ｄ変換回路２０３の制御信号線２３３とすることができる。
【００９６】
なお、図９には、図２における第１のＡ／Ｄ変換回路２０１の制御信号線２３１〜第３
のＡ／Ｄ変換回路２０３の制御信号線２３３を示しているが、同様に、第４のＡ／Ｄ変換
回路２０４の制御信号線２３４〜第９のＡ／Ｄ変換回路２０９の制御信号線２３９を設け
ることができる。
【００９７】
さて、図１において、信号線側の表示素子駆動回路１０７をシフトレジスタで構成する
場合、タッチパネル１００にシフトレジスタが搭載されている。したがって、図９に示す
ように、タイミング信号生成回路６００と表示素子駆動回路１０７のシフトレジスタが共
通に用いられる構成とすることで、タイミング信号生成回路６００を搭載するためにタッ
チパネル１００に追加される回路は、論理回路６５２のみとなる。よって、タイミング信
号生成回路６００の搭載による額縁領域の増大を抑えることができるため、表示品質の良
いタッチパネルを得ることができる。
【００９８】
また、タッチパネルの高性能化、例えば、空間分解能の向上や階調数の向上に対して、
図９の構成が有効であることを以下に説明する。
【００９９】
図９の構成において、タッチパネルの空間分解能を向上させる場合には、Ａ／Ｄ変換回
路が列方向に増えるが、タイミング信号生成回路６００においては、シフトレジスタ６５
１の段数を列方向に増加することで対応できる。ここで、シフトレジスタ６５１の段数増
加に要する面積は、外部駆動回路を設ける構成における配線の引き回し増加に要する面積
よりも格段に小さい。したがって、図９の構成を用いることにより、レイアウト面積の増
大を抑えることができる。なお、図９の構成では、シフトレジスタ６５１の段数が増加し
ても、外部からタッチパネルに入力する信号線の本数は増加しない。
【０１００】
また、図９の構成において、タッチパネルの階調数を向上させる場合には、Ａ／Ｄ変換
回路のビット数を増大させるが、タイミング信号生成回路６００において、シフトレジス
タ６５１の段数を列方向に増加し、論理回路６５２に適宜論理素子回路を追加することで
対応できる。ここで、論理素子回路として、否定回路、論理和回路、論理積回路、排他的
論理和回路、否定論理和回路、否定論理積回路、排他的否定論理和回路などを用いること
ができる。
【０１０１】
また、一般に、論理素子回路はシフトレジスタに比べてレイアウト面積が小さい。よっ
て、図９の構成において、論理素子回路の追加による論理回路６５２のレイアウト面積の
増加は、タイミング信号生成回路６００全体におけるレイアウト面積の増大にはほとんど
影響しない。よって、シフトレジスタ６５１の段数増加を、レイアウト面積の増加を抑え
て実現することができる。
【０１０２】
上記の構成とすることにより、空間分解能が高く、階調数が高く、額縁領域の増大がさ
らに抑えられた、表示品質の良いタッチパネルを得ることができる。
【０１０３】
（実施の形態５）
本実施の形態では、実施の形態１〜４で説明したタッチパネルについて、図１０、１１
を参照して説明する。本実施の形態において、タッチパネルはフォトセンサと表示素子を
有している。表示素子は液晶素子又は発光素子を有する。
【０１０４】
図１０は、実施の形態１〜４で説明したタッチパネルにおいて、表示素子として液晶素
子を有する液晶表示装置の断面の一例を示す図である。バックライトからの光が被検出物
である指１０３５で反射し、フォトセンサ１００３に照射される状態を示している。
【０１０５】
基板１０００としてはガラス基板又は石英基板等の透光性基板を用いる。基板１０００
上には、薄膜トランジスタ１００１、薄膜トランジスタ１００２、及びフォトセンサ１０
０３が設けられている。フォトセンサ１００３は、ｎ型半導体層１０１０、ｉ型半導体層
１０１１、及びｐ型半導体層１０１２が順に積層されて設けられている。ｎ型半導体層１
０１０は、一導電型を付与する不純物元素（例えばリン）を含む。ｉ型半導体層１０１１
は、真性半導体である。ｐ型半導体層１０１２は、一導電型を付与する不純物元素（例え
ばボロン）を含む。
【０１０６】
図１０では、薄膜トランジスタ１００１及び薄膜トランジスタ１００２としてトップゲ
ート型の薄膜トランジスタを用いたが、これに限定されない。薄膜トランジスタ１００１
及び薄膜トランジスタ１００２としてボトムゲート型の薄膜トランジスタを用いてもよい
。また、フォトセンサ１００３は、ｎ型半導体層１０１０、ｉ型半導体層１０１１、及び
ｐ型半導体層１０１２を有する構成としているが、これに限定されない。
【０１０７】
本実施の形態では、薄膜トランジスタ１００１及び薄膜トランジスタ１００２の半導体
層に結晶性半導体層を用いることができる。例えば、多結晶シリコンを用いることができ
る。しかしこれに限定されず、薄膜トランジスタ１００１及び薄膜トランジスタ１００２
の半導体層に、非晶質シリコン、単結晶シリコン、ペンタセン等の有機半導体、または酸
化物半導体等を用いてもよい。なお、基板１０００上に単結晶シリコンを用いた半導体層
を形成する場合は、表面から所定の深さに損傷領域が設けられた単結晶シリコン基板と基
板１０００とを接合し、当該損傷領域で単結晶シリコン基板を分離することによって形成
することができる。また、酸化物半導体としては、インジウム、ガリウム、アルミニウム
、亜鉛及びスズから選んだ元素の複合酸化物を用いることができる。
【０１０８】
絶縁層１００４は、薄膜トランジスタ１００１及び薄膜トランジスタ１００２上を覆っ
て設けられている。絶縁層１００４上には絶縁層１００５が設けられ、絶縁層１００５上
には絶縁層１００６が設けられている。画素電極１００７は絶縁層１００６上に設けられ
、フォトセンサ１００３と下部電極１００８は絶縁層１００５上に設けられている。下部
電極１００８によって、絶縁層１００５に設けられた開口部を介して、フォトセンサ１０
０３と薄膜トランジスタ１００１とが電気的に接続される。
【０１０９】
また、対向基板１０２０には、対向電極１０２１、カラーフィルタ層１０２２、及びオ
ーバーコート層１０２３が設けられている。対向基板１０２０と基板１０００はシール材
によって固定され、スペーサ１０２５によって基板間隔が概ね一定の距離に保たれている
。画素電極１００７と対向電極１０２１が液晶層１０２４を挟持することで、液晶素子を
構成している。
【０１１０】
カラーフィルタ層１０２２は、図１０に示すようにフォトセンサ１００３と画素電極１
００７の両方と重なるように設けてもよい。
【０１１１】
また、フォトセンサ１００３は、図１０に示すように薄膜トランジスタ１００２のゲー
ト電極１０１３と重なっており、薄膜トランジスタ１００２の信号線１０１４とも重なる
ように設けるとよい。
【０１１２】
本実施の形態の液晶表示装置には、バックライトが設けられている。図１０では、バッ
クライトは基板１０００側に設けられ、破線の矢印で示す方向に光が照射されている。バ
ックライトとしては、冷陰極管（Ｃｏｌｄ−Ｃａｔｈｏｄｅ  Ｆｌｕｏｒｅｓｃｅｎｔ  
Ｌａｍｐ：ＣＣＦＬ）又は白色の発光ダイオードを用いることができる。白色の発光ダイ
オードは、冷陰極管よりも明るさの調整範囲が広いため好ましい。
【０１１３】
また、フォトセンサ１００３を例えばフォトセンサ制御回路や表示素子制御回路を有す
る駆動回路部にも設けて外光を検出し、使用環境に応じた表示が可能となるようにバック
ライトの明るさ（輝度）を調節することもできる。
【０１１４】
また、バックライトは上記構成に限定されない。例えば、ＲＧＢの発光ダイオード（Ｌ
ＥＤ）を用いてバックライトを構成してもよいし、ＲＧＢのＬＥＤバックライトを順次点
灯させてフィールドシーケンシャル方式でカラー表示してもよい。この場合にはカラーフ
ィルタ層は不要である。
【０１１５】
ここで、図１０に示す液晶表示装置の作製方法の一例について簡単に説明する。
【０１１６】
まず、活性層として結晶性半導体層を有するトップゲート構造の薄膜トランジスタを作
製する。ここではゲート電極１０１３を有する薄膜トランジスタ１００２と、フォトセン
サ１００３と電気的に接続される薄膜トランジスタ１００１を同一基板上に形成する。そ
れぞれのトランジスタとして、ｎ型薄膜トランジスタ又はｐ型薄膜トランジスタを用いる
ことができる。また、これらのトランジスタと同一の工程で保持容量を形成することがで
きる。なお、保持容量は、半導体層を下部電極とし、容量配線を上部電極とし、薄膜トラ
ンジスタ１００１及び薄膜トランジスタ１００２のゲート絶縁膜と同一の工程で形成され
る絶縁膜を誘電体とすればよい。
【０１１７】
また、薄膜トランジスタの層間絶縁層の一つである絶縁層１００４にはコンタクトホー
ルが形成され、それぞれの半導体層と電気的に接続されるソース電極又はドレイン電極、
若しくは、上方の配線と接続される接続電極を形成する。また、フォトセンサ１００３と
電気的に接続される薄膜トランジスタ１００１の信号線も同一の工程で形成される。薄膜
トランジスタ１００２の信号線１０１４も同一の工程で形成される。
【０１１８】
次に、信号線１０１４を覆う絶縁層１００５を形成する。なお、本実施の形態では、透
過型の液晶表示装置を例として示しているので、絶縁層１００５には可視光を透過するこ
とのできる絶縁性材料を用いる。次に、絶縁層１００５にコンタクトホールを形成し、絶
縁層１００５上に下部電極１００８を形成する。
【０１１９】
そして、下部電極１００８の少なくとも一部と重なるようにフォトセンサ１００３を形
成する。下部電極１００８は、フォトセンサ１００３と、薄膜トランジスタ１００１とを
電気的に接続させる電極である。フォトセンサ１００３は、ｎ型半導体層１０１０、ｉ型
半導体層１０１１及びｐ型半導体層１０１２が順に積層されて形成される。本実施の形態
では、プラズマＣＶＤ法を用いることで、リンを含む微結晶シリコンによりｎ型半導体層
１０１０を形成し、非晶質シリコンによりｉ型半導体層１０１１を形成し、ボロンを含む
微結晶シリコンによりｐ型半導体層１０１２を形成する。
【０１２０】
次に、フォトセンサ１００３を覆う絶縁層１００６を形成する。透過型の液晶表示装置
の場合は、絶縁層１００６に可視光を透過することのできる絶縁性材料を用いる。その後
、絶縁層１００６にコンタクトホールを形成し、絶縁層１００６上に画素電極１００７を
形成する。画素電極１００７と同一の層によりフォトセンサ１００３の上部電極であるｐ
型半導体層１０１２と電気的に接続される配線も形成する。
【０１２１】
次に、絶縁層１００６上にスペーサ１０２５を形成する。図１０では、スペーサ１０２
５として柱状スペーサ（ポストスペーサ）を設けたが、球状スペーサ（ビーズスペーサ）
を用いてもよい。
【０１２２】
次に、液晶層１０２４としてＴＮ液晶等を用いる場合には、画素電極１００７上に配向
膜を塗布し、ラビング処理を行う。
【０１２３】
一方で、対向基板１０２０上にはカラーフィルタ層１０２２、オーバーコート層１０２
３、対向電極１０２１を形成し、対向電極１０２１上に配向膜を塗布し、ラビング処理を
行う。
【０１２４】
その後、基板１０００の配向膜が塗布された面と、対向基板１０２０の配向膜が塗布さ
れた面とを、シール材により貼り合わせる。これらの基板間には液晶滴下法又は液晶注入
法により液晶を配置し、液晶層１０２４を形成する。
【０１２５】
なお、液晶層１０２４は、配向膜を用いないブルー相を示す液晶を用いて形成してもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発
現しないため、液晶層１０２４に適用するには、温度範囲を改善するために５重量％以上
のカイラル剤を混合させた液晶組成物を用いる。ブルー相を示す液晶とカイラル剤とを含
む液晶組成物は、応答速度が１０μｓ〜１００μｓと短く、光学的に等方性であるため配
向処理が不要であり、視野角依存性が小さい。
【０１２６】
次に、実施の形態１〜４で説明したタッチパネルにおいて、表示素子として発光素子を
有するエレクトロルミネセンス表示装置（以下、「ＥＬ表示装置」という。）について説
明する。
【０１２７】
図１１は、上記タッチパネルにおいて、発光素子としてＥＬ素子（例えば、有機ＥＬ素
子、無機ＥＬ素子、又は有機物及び無機物を含むＥＬ素子）を用いたＥＬ表示素子の断面
の一例を示す図である。ＥＬ素子１１２７から発せられた光が被検出物である指１１３５
で反射し、フォトセンサ１１０３に照射される状態を示している。
【０１２８】
図１１において、基板１１００上には、薄膜トランジスタ１１０１、薄膜トランジスタ
１１０２、及びフォトセンサ１１０３が設けられている。フォトセンサ１１０３は、ｎ型
半導体層１１１０、ｉ型半導体層１１１１、及びｐ型半導体層１１１２が順に積層されて
設けられている。基板１１００は、シール材によって対向基板１１２０に固定されている
。
【０１２９】
絶縁層１１０４は、薄膜トランジスタ１１０１及び薄膜トランジスタ１１０２上を覆っ
て設けられている。絶縁層１１０４上には絶縁層１１０５が設けられ、絶縁層１１０５上
には絶縁層１１０６が設けられている。ＥＬ素子１１２７は絶縁層１１０６上に設けられ
、フォトセンサ１１０３は絶縁層１１０５上に設けられている。フォトセンサ１１０３の
ｎ型半導体層１１１０によって、絶縁層１１０５に設けられた開口部を介して、フォトセ
ンサ１１０３と薄膜トランジスタ１１０１とが電気的に接続されている。
【０１３０】
また、センサ用配線１１０９によって、ｐ型半導体層１１１２と他の配線とが電気的に
接続されている。
【０１３１】
ＥＬ素子１１２７は、画素電極１１２３、発光層１１２４、対向電極１１２５が積層さ
れて設けられている。なお、バンク１１２６によって隣り合う画素同士の発光層が区切ら
れている。
【０１３２】
薄膜トランジスタ１１０１及び薄膜トランジスタ１１０２として、ｎ型薄膜トランジス
タ又はｐ型薄膜トランジスタを用いることができる。画素電極１１２３が陰極として機能
する場合は、電流の向きを考慮して、画素電極１１２３と電気的に接続する薄膜トランジ
スタ１１０２をｎ型薄膜トランジスタとすることが好ましい。また、画素電極１１２３が
陽極として機能する場合は、薄膜トランジスタ１１０２をｐ型薄膜トランジスタとするこ
とが好ましい。
【０１３３】
なお本実施の形態は、実施の形態１〜４と自由に組み合わせることができる。
【０１３４】
（実施の形態６）
本実施の形態では、実施の形態１〜５で説明したタッチパネルを表示部に適用した電子
機器の一例について、図１２（Ａ）（Ｂ）、図１３（Ａ）（Ｂ）を用いて説明する。
【０１３５】
図１２（Ａ）に、上記実施の形態で説明したタッチパネルを適用したモニタ型タッチパ
ネルを示す。図１２（Ａ）に示すモニタ型タッチパネルは、筐体１２１１、表示部１２１
２、支持台１２１３を有する。筐体１２１１に上記実施の形態で説明したタッチパネルが
内蔵され、表示部１２１２の各画素にはフォトセンサが設けられており、表示部１２１２
は表示機能と情報入力機能を有する。上記実施の形態で説明したタッチパネルを適用する
ことで高感度な検出が可能になるため、読み取り精度の高いモニタ型タッチパネルを得る
ことができる。
【０１３６】
図１２（Ｂ）に、上記実施の形態で説明したタッチパネルを適用した携帯型遊技機を示
す。図１２（Ｂ）に示す携帯型遊技機は、筐体１２２１、第１の表示部１２２２、第２の
表示部１２２３、スピーカ部１２２４、操作キー１２２５、記録媒体挿入部１２２６、外
部接続ポート１２２７、ＬＥＤランプ１２２８、マイクロフォン１２２９を有する。図１
２（Ｂ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み
出して第１の表示部１２２２及び第２の表示部１２２３に画像を表示する機能を有する。
更には、他の携帯型遊技機と無線通信を行って情報を共有することも可能である。第１の
表示部１２２２及び第２の表示部１２２３の一方又は双方に上記実施の形態で説明したタ
ッチパネルを適用することで高感度な検出が可能になる。そのため、読み取り精度が高く
、セキュリティ性の向上を図ることができ、従来よりも複雑で高度なゲームを提供するこ
とができるゲーム機器を得ることができる。
【０１３７】
図１３（Ａ）（Ｂ）に、上記実施の形態で説明したタッチパネルを適用した携帯電話機
（所謂、スマートフォン）の一例を示す。図１３（Ａ）に示す携帯電話機は、筐体１３０
０、表示部１３０１、操作ボタン１３０２、外部接続ポート１３０３、スピーカ１３０４
及びマイク１３０５を有する。表示部１３０１を指等で触れることで、携帯電話機に情報
を入力することができる。
【０１３８】
表示部１３０１の画面は主として３つのモードがある。第１は、主に画像の表示を行う
表示モードであり、第２は、主に文字等の情報を入力する入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示／入力モードである。
【０１３９】
図１３（Ｂ）は、入力モード時の携帯電話機の正面図を示す。図１３（Ｂ）に示すよう
に、表示部１３０１には、キーボード１３０６が表示され、また、画面１３０７には、キ
ーボード１３０６から入力された文字を表示する。入力モードでは、文字の入力操作を優
先するため、表示部１３０１の画面のほぼ全体にキーボード１３０６が表示される。キー
ボード１３０６のキー配列は使用する言語によって、変更される。
【０１４０】
なお、図１３（Ａ）（Ｂ）に示す携帯電話機の内部に、加速度センサ等の傾きを検出す
るセンサを設けることで、携帯電話機の向き（縦か横か）を判断し、表示部１３０１の画
面表示を自動的に切り替えることができる。
【０１４１】
また、画面モードの切り替えは、表示部１３０１への接触（タッチ操作）、または操作
ボタン１３０２の操作により行われる。また、表示部１３０１に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部１３０１に表示する画像信号
が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替えると
いった構成にすることも可能である。
【０１４２】
また、入力モードにおいて、表示部１３０１内に設けられたフォトセンサで検知される
信号を判定し、表示部１３０１へのタッチ操作による入力が一定期間行われない場合には
、画面を入力モードから表示モードに切り替える構成としてもよい。
【０１４３】
表示部１３０１には、上記実施の形態で説明したタッチパネルを適用することができる
。例えば、表示部１３０１に掌又は指等を触れることで、掌紋又は指紋等を撮像し、本人
認証を行うことができる。また、表示部１３０１に近赤外光を発光するバックライト又は
近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈等を撮像することもで
きる。上記実施の形態で説明したタッチパネルを適用することで高感度な検出が可能にな
るため、読み取り精度の高いタッチパネルを有する携帯電話機を得ることができる。その
ため、例えば利用者の指紋を登録しておくことで、登録済みの利用者のみが使用可能な、
セキュリティ性が高い携帯電話機を得ることができる。
【０１４４】
以上のように、上記実施の形態で説明したタッチパネルを適用することにより、上記効
果を有する表示部を有する電子機器を得ることができる。
【０１４５】
なお本実施の形態は、実施の形態１〜５と自由に組み合わせることができる。
【符号の説明】
【０１４６】
１００    タッチパネル
１０１    画素回路
１０２    表示素子制御回路
１０３    フォトセンサ制御回路
１０４    画素
１０５    表示素子
１０６    フォトセンサ
１０７    表示素子駆動回路
１０８    表示素子駆動回路
１０９    フォトセンサ読み出し回路
１１０    フォトセンサ駆動回路
２０１〜２０９    Ａ／Ｄ変換回路
２１０    読み出し回路
２１１〜２１９    フォトセンサ信号線
２２０    出力信号線
２２１〜２２９    出力信号線
２３１〜２３９    制御信号線
３０１    比較回路
３０２    逐次変換レジスタ
３０３    Ｄ／Ａ変換回路
３０４    出力信号線
３０５    出力信号線
３０６    出力信号線
３０７    出力信号線
３０８    保持回路
３０９    保持回路
３１０    イネーブル信号線
３１１    リセット信号線
３１２    リセット信号線
３１３    セット信号線
３１４    セット信号線
４０１〜４１０    信号
５０１〜５１５    信号
６００    タイミング信号生成回路
６０１〜６１５    エッジセンシティブラッチ
６１６    スタート信号線
６１７    クロック信号線
６２１〜６３５    出力信号線
６４０    論理和回路
６４１    出力信号線
６４２    論理和回路
６４３    出力信号線
６４４    論理和回路
６４５    出力信号線
６５１    シフトレジスタ
６５２    論理回路
７０１〜７１８    信号
９００    表示素子選択回路
９０１〜９１５    セレクタ
９１６    画像信号入力線
９２１〜９３５    ソース信号線
１０００    基板
１００１    薄膜トランジスタ
１００２    薄膜トランジスタ
１００３    フォトセンサ
１００４    絶縁層
１００５    絶縁層
１００６    絶縁層
１００７    画素電極
１００８    下部電極
１０１０    ｎ型半導体層
１０１１    ｉ型半導体層
１０１２    ｐ型半導体層
１０１３    ゲート電極
１０１４    信号線
１０２０    対向基板
１０２１    対向電極
１０２２    カラーフィルタ層
１０２３    オーバーコート層
１０２４    液晶層
１０２５    スペーサ
１０３５    指
１１００    基板
１１０１    薄膜トランジスタ
１１０２    薄膜トランジスタ
１１０３    フォトセンサ
１１０４    絶縁層
１１０５    絶縁層
１１０６    絶縁層
１１０９    センサ用配線
１１１０    ｎ型半導体層
１１１１    ｉ型半導体層
１１１２    ｐ型半導体層
１１２０    対向基板
１１２３    画素電極
１１２４    発光層
１１２５    対向電極
１１２６    バンク
１１２７    ＥＬ素子
１１３５    指
１２１１    筐体
１２１２    表示部
１２１３    支持台
１２２１    筐体
１２２２    表示部
１２２３    表示部
１２２４    スピーカ部
１２２５    操作キー
１２２６    記録媒体挿入部
１２２７    外部接続ポート
１２２８    ＬＥＤランプ
１２２９    マイクロフォン
１３００    筐体
１３０１    表示部
１３０２    操作ボタン
１３０３    外部接続ポート
１３０４    スピーカ
１３０５    マイク
１３０６    キーボード
１３０７    画面
【図１】
2015062136.tif 000003
【図２】
2015062136.tif 000004
【図３】
2015062136.tif 000005
【図４】
2015062136.tif 000006
【図５】
2015062136.tif 000007
【図６】
2015062136.tif 000008
【図７】
2015062136.tif 000009
【図８】
2015062136.tif 000010
【図９】
2015062136.tif 000011
【図１０】
2015062136.tif 000012
【図１１】
2015062136.tif 000013
【図１２】
2015062136.tif 000014
【図１３】
2015062136.tif 000015