(57)【要約】【課題】出力端子の一端を接地でき、入力端子間と出力端子間の電圧が低下したときに回路内部に電荷が残存しない。【解決手段】入力端子Ｔ１、Ｔ２間にインダクタＬ１、Ｌ２とトランジスタＱ１、Ｑ２からなるメイン電流経路Ｍ１、Ｍ２が接続され、分岐ノードＮ１、Ｎ２にコンデンサＣ11〜Ｃ14、Ｃ21〜Ｃ24からなる蓄電回路Ｓ１、Ｓ２が接続され、蓄電回路Ｓ１、Ｓ２間にダイオードＤ121〜Ｄ214が接続される。トランジスタＱ１、Ｑ２をインターリーブ駆動し、トランジスタＱ１がオフするとインダクタ電流Ｉ１は蓄電回路Ｓ１に流れ込み、ダイオードＤ121、Ｄ122、…、Ｄｔが導通してコンデンサＣ21〜Ｃ24、Ｃ２が充電される。トランジスタＱ２がオフすると、インダクタ電流Ｉ２は蓄電回路Ｓ２に流れ込み、ダイオードＤ211、Ｄ212、…が導通してコンデンサＣ11〜Ｃ14が充電される。【選択図】図１
2015142482.tif 000002
【特許請求の範囲】
【請求項１】
一対の低圧側入出力端子（Ｔ１，Ｔ２）と、
一端が前記低圧側入出力端子の一端と共通に接続された共通側端子とされている一対の高圧側入出力端子（Ｔ３，Ｔ４）と、
前記一対の低圧側入出力端子の間に、磁気エネルギーの蓄積機能を有する磁気部品（Ｌ１，Ｌ２，Ｌ３，２６，２９，３２）と通電電流を規制するメイン規制素子（Ｑ１，Ｑ２，Ｑ３，Ｄ１，Ｄ２）とが分岐ノード（Ｎ１，Ｎ２，Ｎ３）を介して直列に接続された構成を持つＮ系統（Ｎは２以上の整数）のメイン電流経路（Ｍ１，Ｍ２，Ｍ３）と、
前記メイン電流経路のそれぞれに対して設けられ、蓄電素子（Ｃ11〜Ｃ14，Ｃ21〜Ｃ24，Ｃ31〜Ｃ33）が１段または複数段に積み上げられて直列に接続され、その下端が当該各メイン電流経路の分岐ノードに接続された蓄電回路（Ｓ１，Ｓ２，Ｓ３）と、
前記蓄電回路の相互間で双方の蓄電  素子の端子間に接続されたサブ規制素子（Ｄ121〜Ｄ124，Ｄ211〜Ｄ214，Ｄ231〜Ｄ233，Ｄ311〜Ｄ313，Ｑ121〜Ｑ124，Ｑ211〜Ｑ214）と、
前記一対の高圧側入出力端子の間に接続された平滑蓄電素子（Ｃ２）と、
一端が前記高圧側入出力端子の非共通側端子に接続された終端のサブ規制素子（Ｄｔ，Ｑｔ）と、
前記メイン規制素子および／または前記サブ規制素子を制御する制御手段（１２）とを備え、
前記Ｎ系統のメイン電流経路とそれに接続された蓄電回路にそれぞれ第１から第Ｎまでの順序を付した場合、
前記第１の蓄電回路を構成する各段の蓄電素子の下側端子は、それぞれ前記サブ規制素子を経由して前記第２の蓄電回路を構成する同じ段の蓄電素子の上側端子に接続されており、
前記第２から第Ｎの蓄電回路を構成する各段の蓄電素子の上側端子は、前記終端のサブ規制素子が接続されるものを除き、それぞれ前記サブ規制素子を経由して次順の蓄電回路を構成する同じ段の蓄電素子の上側端子に接続されており、
前記終端のサブ規制素子を除く全てのサブ規制素子は、前記第１の蓄電回路の下端に一端が接続された前記サブ規制素子から始めて、端子同士が接続されている前記サブ規制素子を同じ極性で順次直列に辿ることができ、当該直列経路を辿ると、前記第１から第Ｎの蓄電回路を構成する全ての蓄電素子の上側端子を前記第２、…、第Ｎ、第１、…の蓄電回路の順序で最下段の蓄電素子から順に最上段の蓄電素子まで辿ることができ、当該直列経路を辿った結果最終的に到達する蓄電回路の上側端子と前記高圧側入出力端子の非共通側端子との間に前記終端のサブ規制素子が接続されており、
隣り合う前記蓄電回路を構成する蓄電素子の相互間で電荷が移動しながら前記低圧側入出力端子と前記高圧側入出力端子との間で所定の向きの電力の伝送が行われるように前記直列経路における前記サブ規制素子の接続極性が決定されており、
前記メイン規制素子は、全てがスイッチまたは全てが整流素子から構成されており、
前記メイン規制素子が全てスイッチ（Ｑ１，Ｑ２，Ｑ３）から構成されている場合には、前記サブ規制素子は整流素子（Ｄ121〜Ｄ124，Ｄ211〜Ｄ214，Ｄ231〜Ｄ233，Ｄ311〜Ｄ313，Ｄｔ）またはスイッチ（Ｑ121〜Ｑ124，Ｑ211〜Ｑ214，Ｑｔ）から構成され、前記制御手段は、前記メイン規制素子の導通・非導通状態をそれぞれ周期的に切り替え、スイッチから構成される前記サブ規制素子の端子のうち前記直列経路の順序において順序が低い側の端子が接続された蓄電回路に繋がる前記メイン規制素子が非導通状態となる期間の一部または全部において当該サブ規制素子を導通状態に制御し、当該メイン規制素子が導通状態となる期間の全部において当該サブ規制素子を非導通状態に制御することにより、前記直列経路に前記接続極性に従った電荷の移動を発生させ、
前記メイン規制素子が全て整流素子（Ｄ１，Ｄ２）から構成されている場合には、前記サブ規制素子は全てスイッチ（Ｑ121〜Ｑ124，Ｑ211〜Ｑ214，Ｑｔ）から構成され、前記制御手段は、同じ素子端子が同一の蓄電回路に接続されている前記サブ規制素子を同じ導通・非導通状態に保ちながらその導通・非導通状態を周期的に切り替えることを特徴とする電力変換装置。
【請求項２】
前記メイン規制素子（Ｑ１，Ｑ２，Ｑ３）は全てスイッチから構成されており、前記サブ規制素子（Ｄ121〜Ｄ124，Ｄ211〜Ｄ214，Ｄ231〜Ｄ233，Ｄ311〜Ｄ313，Ｄｔ）は全て整流素子から構成されており、前記低圧側入出力端子から入力される電圧を昇圧または反転昇圧して前記高圧側入出力端子から出力する構成であって、
前記制御手段は、前記各メイン規制素子について当該メイン規制素子を導通状態に制御した後に所定の電荷転送期間だけ非導通状態に制御するとともに、少なくとも何れか１つのメイン規制素子が導通状態となるように前記各メイン規制素子を制御することを特徴とする請求項１記載の電力変換装置。
【請求項３】
前記メイン規制素子（Ｑ１，Ｑ２，Ｑ３）は全てスイッチから構成されており、前記サブ規制素子は全てスイッチ（Ｑ121〜Ｑ124，Ｑ211〜Ｑ214，Ｑｔ）から構成されており、前記低圧側入出力端子から入力される電圧を昇圧または反転昇圧して前記高圧側入出力端子から出力する動作状態を有するか、前記高圧側入出力端子から入力される電圧を降圧して前記低圧側入出力端子から出力する動作状態を有する構成であって、
前記制御手段は、前記各メイン規制素子について当該メイン規制素子を導通状態に制御した後に所定の電荷転送期間だけ非導通状態に制御するとともに、少なくとも何れか１つのメイン規制素子が導通状態となるように前記各メイン規制素子を制御し、第ｍ（ｍは１からＮの何れか）の蓄電回路と次順の蓄電回路との間に接続されたサブ規制素子を、当該第ｍの蓄電回路に繋がる前記メイン規制素子の導通・非導通状態と逆の導通・非導通状態に制御することを特徴とする請求項１記載の電力変換装置。
【請求項４】
前記メイン規制素子（Ｄ１，Ｄ２）は全て整流素子から構成されており、前記サブ規制素子（Ｑ121〜Ｑ124，Ｑ211〜Ｑ214，Ｑｔ）は全てスイッチから構成されており、前記高圧側入出力端子から入力される電圧を降圧して前記低圧側入出力端子から出力する構成であって、
前記制御手段は、前記全てのサブ規制素子を、同じ素子端子が同一の蓄電回路に接続されている第１から第Ｎのサブ規制素子群に区別し、これらの各サブ規制素子群について当該サブ規制素子群を非導通状態に制御した後に所定の電荷転送期間だけ導通状態に制御するとともに、少なくとも何れか１つのサブ規制素子群が非導通状態となるように前記各サブ規制素子群を制御することを特徴とする請求項１記載の電力変換装置。
【請求項５】
前記メイン電流経路の相互間で双方の分岐ノードの間に中間ノード（Ｎ12，Ｎ23，Ｎ31）を挟んで直列に接続されたスナバ用第１整流素子（Ｄ12a，Ｄ23a，Ｄ31a）およびスナバ用蓄電素子（Ｃ12s，Ｃ23s，Ｃ31s）と、前記第２の蓄電回路を構成する最下段の蓄電素子の上側端子と前記中間ノードとの間に接続されたスナバ用第２整流素子（Ｄ12b，Ｄ23b，Ｄ31b）とから構成されるスナバ回路（Ｆ12，Ｆ23，Ｆ31）を備え、
前記高電圧側入出力端子の非共通側端子が共通側端子より電位が高く構成される場合には、前記スナバ用第１整流素子のアノードは前記メイン電流経路に接続され、前記スナバ用第２整流素子のアノードは前記中間ノードに接続され、
前記高電圧側入出力端子の非共通側端子が共通側端子より電位が低く構成される場合には、前記スナバ用第１整流素子のカソードは前記メイン電流経路に接続され、前記スナバ用第２整流素子のカソードは前記中間ノードに接続され、
前記スナバ回路が前記第２のメイン電流経路に接続される場合には、前記スナバ用第１整流素子の中間ノードとは異なる側に接続される一端は前記第２のメイン電流経路に接続されていることを特徴とする請求項１から３の何れか一項に記載の電力変換装置。
【請求項６】
前記磁気部品（Ｌ１，Ｌ２，Ｌ３）はインダクタであることを特徴とする請求項１から５の何れか一項に記載の電力変換装置。
【請求項７】
前記磁気部品（２６，２９）の複数が磁心（２５，２８）を互いに共有していることを特徴とする請求項１から６の何れか一項に記載の電力変換装置。
【請求項８】
一端が前記低圧側入出力端子の何れかの端子もしくは前記高圧側入出力端子の何れかの端子と共通に接続された一対の中間入出力端子（Ｔ５，Ｔ４）と、
前記一対の中間入出力端子の間に接続された平滑蓄電素子（Ｃ３）と、
前記蓄電回路を構成する蓄電素子の上側端子もしくは下側端子と前記中間入出力端子の共通に接続されていない側の端子との間に、前記終端のサブ規制素子と同じ極性に接続された中間引き出し用のサブ規制素子（Ｄｍ）とを備えていることを特徴とする請求項１から７の何れか一項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、昇圧または降圧を行う非絶縁型の電力変換装置に関する。
【背景技術】
【０００２】
エンジンにおいて噴射燃料に点火するため、電気的放電を用いた点火システムが広く用いられている。この点火システムは、蓄電池の電圧を昇圧して直流電圧を生成し、その直流電圧をフライバックトランスを用いてさらに高電圧に昇圧し、その昇圧電圧を点火プラグに誘導して放電させることにより燃料に点火する。このとき、蓄電池の電圧を昇圧して高い直流電圧を得ることができれば、フライバックトランスによる昇圧比を小さく設定でき、巻数比が小さくなる。その結果、二次巻線の巻数を低減でき、フライバックトランスを小型化できる。また、一次巻線の通電電流が小さくなるので、フライバックトランスの導通損失が低減して効率を高められる。
【０００３】
一般的な昇圧チョッパは、入力端子間に接続されたインダクタとスイッチング素子との直列回路、出力端子間に接続されたコンデンサ、およびスイッチング素子がオフしたときにインダクタに流れる電流を出力側に導くダイオードから構成されている。しかし、この昇圧チョッパを用いて高い昇圧比を得ようとすると、電力損失が大きくなり、効率が低下するという問題がある。
【０００４】
非特許文献１には、高い昇圧比を実現できるＤＣ−ＤＣコンバータが開示されている。このコンバータは、低圧側である入力端子の間にインダクタとスイッチング素子との直列回路を２系統備えており、高圧側である出力端子の間にキャパシタとダイオードからなる乗算セル（voltage multiplier cell）をＮ段備えている。２系統のうち一方の直列回路におけるインダクタとスイッチング素子との接続ノードは、乗算セルの最下段に直接接続されている。他方の直列回路におけるインダクタとスイッチとの接続ノードは、補助キャパシタを介して乗算セルの最下段に接続されている。この構成では、補助キャパシタと乗算セルとの接続ノードが出力端子の一端子となり、乗算セルの最上段の端子が出力端子の他端子となる。
【０００５】
このコンバータは、２つのスイッチを１８０度の位相差を持つ駆動信号でインターリーブ駆動するため、２つのインダクタの電流リプルが相殺される。このため、２つのインダクタのインダクタンスは、上述した一般的な昇圧チョッパに比べて小さくできる。その結果、巻数が少なくなるのでインダクタの損失が減少する。さらに、スイッチには、最大でも出力電圧を乗算セルの段数Ｎで割った値の半分という低い電圧だけが加わる。従って、上述した一般的な昇圧チョッパに比べてスイッチング損失も減少する。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】P.Kim, S.Lee, J.Park, and S.Choi,“High Step-up Interleaved Boost Converters Using Voltage Multiplier Cells”,8th International Conference on Power Electronics, pp. 2844-2851 (2011)
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、非特許文献１記載の従来のコンバータは依然として次のような問題があり、車載用の実用的な点火システムへの適用は困難である。
第１に、車載の蓄電池の一端は接地されている。そのため、従来のコンバータの出力端子は、何れの端子も接地電位に接続されていないことになる。しかし、放射ノイズを防止する観点からは、エンジン自体を含めて点火システムの昇圧電源の出力端子は接地されている必要がある。
【０００８】
第２に、実際の使用において、故障による部品の点検、交換等のために昇圧電源回路を切り離すことがある。この際、作業者は、電源の入力端子間の電圧および出力端子間の電圧が低下したことを確認した後、点火プラグとの接続を切り離すことになる。しかし、従来のコンバータでは、電源の入力端子間の電圧および出力端子間の電圧が十分に低下したとしても、補助キャパシタおよび乗算セルの最下段のキャパシタに電荷が残存する虞がある。
【０００９】
本発明は上記事情に鑑みてなされたもので、その目的は、出力端子の一端を接地することができ、且つ、入力端子間の電圧および出力端子間の電圧が低下したときに回路内部に電荷が残存しない電力変換装置を提供することにある。
【課題を解決するための手段】
【００１０】
請求項１に記載した電力変換装置は、一対の低圧側入出力端子と一対の高圧側入出力端子を備え、昇圧回路、降圧回路、反転昇圧回路などとして動作可能である。高圧側入出力端子の一端は、低圧側入出力端子の一端と共通に接続された共通側端子とされている。一対の低圧側入出力端子の間には、Ｎ系統（Ｎは２以上の整数）のメイン電流経路が設けられている。各系統のメイン電流経路は、磁気エネルギーの蓄積機能を有する磁気部品と通電電流を規制するメイン規制素子とが分岐ノードを介して直列に接続された構成を備えている。
【００１１】
メイン電流経路のそれぞれに対して蓄電回路が設けられている。この蓄電回路は、蓄電素子が１段または複数段に積み上げられて直列に接続され、その下端が当該対応するメイン電流経路の分岐ノードに接続されている。蓄電素子の端子のうちメイン電流経路側の端子が下側端子であり、反対側の端子が上側端子である。これら蓄電回路の相互間において、双方の蓄電素子の端子間にサブ規制素子が接続されている。一対の高圧側入出力端子の間には平滑蓄電素子が接続されている。高圧側入出力端子の非共通側端子には、終端のサブ規制素子が接続されている。制御手段は、上記メイン規制素子および／またはサブ規制素子を制御する。
【００１２】
Ｎ系統のメイン電流経路とそれに接続された蓄電回路にそれぞれ第１から第Ｎまでの順序を付せば、第１から第Ｎのメイン電流経路および第１から第Ｎの蓄電回路が特定される。第Ｎの次順は第１である。第１の蓄電回路を構成する各段の蓄電素子の下側端子は、それぞれサブ規制素子を経由して第２の蓄電回路を構成する同じ段の蓄電素子の上側端子に接続されている。第２から第Ｎの蓄電回路を構成する各段の蓄電素子の上側端子は、終端のサブ規制素子が接続されるものを除き、それぞれサブ規制素子を経由して次順の蓄電回路を構成する同じ段の蓄電素子の上側端子に接続されている。
【００１３】
終端のサブ規制素子を除く全てのサブ規制素子は、第１の蓄電回路の下端に一端が接続されたサブ規制素子から始めて、端子同士が接続されているサブ規制素子を同じ極性で順次直列に辿ることができる。この直列経路を辿ると、第１から第Ｎの蓄電回路を構成する全ての蓄電素子の上側端子を第２、…、第Ｎ、第１、…の蓄電回路の順序で最下段の蓄電素子から順に最上段の蓄電素子まで辿ることができる。この直列経路を辿った結果最終的に到達する蓄電回路の上側端子と高圧側入出力端子の非共通側端子との間に、上記終端のサブ規制素子が接続されている。
【００１４】
直列経路におけるサブ規制素子の接続極性および終端のサブ規制素子の接続極性は、隣り合う蓄電回路を構成する蓄電素子の相互間で電荷が移動しながら、低圧側入出力端子と高圧側入出力端子との間で所定の向きの電力の伝送が行われるように決定されている。
【００１５】
メイン規制素子は、全てがスイッチまたは全てが整流素子から構成されている。メイン規制素子が全てスイッチから構成されている場合には、サブ規制素子は整流素子またはスイッチから構成されている。制御手段は、メイン規制素子の導通・非導通状態をそれぞれ周期的に切り替える。制御手段は、スイッチから構成されるサブ規制素子の端子のうち、前述の直列経路の順序において順序が低い側の端子が接続された蓄電回路に繋がるメイン規制素子が非導通状態となる期間の一部または全部において当該サブ規制素子を導通状態に制御し、当該メイン規制素子が導通状態となる期間の全部において当該サブ規制素子を非導通状態に制御する。これにより、前記直列経路に接続極性に従った電荷の移動を発生させる。
【００１６】
一方、メイン規制素子が全て整流素子から構成されている場合には、サブ規制素子は全てスイッチから構成されている。制御手段は、同じ素子端子が同一の蓄電回路に接続されているサブ規制素子を同じ導通・非導通状態に保ちながら、その導通・非導通状態を周期的に切り替えるように制御する。
【００１７】
この構成によれば、メイン規制素子をインターリーブ駆動することにより、磁気部品に流れる電流のリプルが相殺される。このため、上述した一般的な昇圧チョッパに比べて磁気部品を小さくでき、磁気部品の損失が減少する。また、メイン規制素子に印加される電圧も低くなり、上述した一般的な昇圧チョッパに比べてスイッチング損失も減少する。
【００１８】
さらに、本電力変換装置は、高圧側入出力端子の一端と低圧側入出力端子の一端が共通に接続された状態で動作するので、高圧側入出力端子と低圧側入出力端子のうち入力端子の共通側の一端が接地されれば出力端子の一端も接地される。これにより、電力変換装置の出力端子の電位が固定され、浮遊容量を介して流れる電流が抑制されるので、伝導ノイズが減少する。また、高圧側入出力端子の端子間および低圧側入出力端子の端子間を短絡等して電圧をゼロにすると、平滑蓄電素子および蓄電回路を構成する全ての蓄電素子の電荷が放電されて電荷が残存しない。
【００１９】
請求項２記載の手段によれば、メイン規制素子は全てスイッチから構成されており、サブ規制素子は全て整流素子から構成されている。電力変換装置は、低圧側入出力端子から入力される電圧を昇圧または反転昇圧して高圧側入出力端子から出力する。制御手段は、各メイン規制素子について当該メイン規制素子を導通状態に制御した後に所定の電荷転送期間だけ非導通状態に制御するとともに、少なくとも何れか１つのメイン規制素子が導通状態となるように各メイン規制素子を制御する。
【００２０】
メイン規制素子が導通状態に制御されると、磁気部品に蓄積される磁気エネルギーが増加する。メイン規制素子が非導通状態に制御されると、当該磁気エネルギーが蓄電回路の蓄電素子に静電エネルギーとして移される。繰り返し制御により、低圧側入出力端子から入力されたエネルギーが高圧側入出力端子に伝送される。この場合、全てのメイン規制素子が非導通状態となっていると、磁気エネルギーを蓄電回路の蓄電素子に移す経路が形成されない。
【００２１】
請求項３記載の手段によれば、メイン規制素子は全てスイッチから構成されており、サブ規制素子は全てスイッチから構成されている。電力変換装置は、低圧側入出力端子から入力される電圧を昇圧または反転昇圧して高圧側入出力端子から出力する動作状態を有するか、高圧側入出力端子から入力される電圧を降圧して低圧側入出力端子から出力する動作状態を有する。制御手段は、メイン規制素子について当該メイン規制素子を導通状態に制御した後に所定の電荷転送期間だけ非導通状態に制御するとともに、少なくとも何れか１つのメイン規制素子が導通状態となるように各メイン規制素子を制御する。制御手段は、第ｍ（ｍは１からＮの何れか）の蓄電回路と次順の蓄電回路との間に接続されたサブ規制素子を、当該第ｍの蓄電回路に繋がるメイン規制素子の導通・非導通状態と逆の導通・非導通状態に制御する。本手段によれば、メイン規制素子もしくはサブ規制素子の何れかにおいて同期整流が行われるので、蓄電素子の導通損失を低減することができ、電力変換装置の効率を一層高めることができる。
【００２２】
請求項４記載の手段によれば、メイン規制素子は全て整流素子から構成されており、サブ規制素子は全てスイッチから構成されている。電力変換装置は、高圧側入出力端子から入力される電圧を降圧して低圧側入出力端子から出力する。全てのサブ規制素子は、同じ素子端子が同一の蓄電回路に接続されている第１から第Ｎのサブ規制素子群に区別される。制御手段は、これらの各サブ規制素子群について当該サブ規制素子群を非導通状態に制御した後に所定の電荷転送期間だけ導通状態に制御するとともに、少なくとも何れか１つのサブ規制素子群が非導通状態となるように各サブ規制素子群を制御する。
【００２３】
前記直列経路を辿って第ｍ（ｍは１からＮの何れか）の蓄電回路から次順の蓄電回路に至る間に設けられたサブ規制素子からなるサブ規制素子群が導通状態になると、当該サブ規制素子群を介して、次順の蓄電回路の蓄電素子から第ｍの蓄電回路の蓄電素子に充電電流が流れる。この充電電流は、第ｍのメイン電流経路の磁気部品を通して低圧側入出力端子に出力される。このとき、第ｍのメイン電流経路のメイン規制素子は非導通状態になる。第ｍの蓄電回路に終端のサブ規制素子が接続されている場合には、高圧側入出力端子から終端のサブ規制素子を介して第ｍの蓄電回路に充電電流が流れる。
【００２４】
第ｍの蓄電回路から次順の蓄電回路に至る間に設けられたサブ規制素子からなるサブ規制素子群が非導通状態になると、第ｍのメイン電流経路のメイン規制素子と磁気部品を介して電流が還流する。これにより、高圧側入出力端子から入力した電圧が降圧されて低圧側入出力端子から出力される。
【００２５】
請求項５記載の電力変換装置は、メイン電流経路の相互間で双方の分岐ノードの間に中間ノードを挟んで直列に接続されたスナバ用第１整流素子およびスナバ用蓄電素子と、第２の蓄電回路を構成する最下段の蓄電素子の上側端子と上記中間ノードとの間に接続されたスナバ用第２整流素子とから構成されるスナバ回路を備えている。
【００２６】
高電圧側入出力端子の非共通側端子が共通側端子より電位が高く構成される場合には、スナバ用第１整流素子のアノードはメイン電流経路の分岐ノードに接続され、スナバ用第２整流素子のアノードは中間ノードに接続されている。高電圧側入出力端子の非共通側端子が共通側端子より電位が低く構成される場合には、スナバ用第１整流素子のカソードはメイン電流経路に接続され、スナバ用第２整流素子のカソードは中間ノードに接続されている。スナバ回路が第２のメイン電流経路に接続される場合には、スナバ用第１整流素子の中間ノードとは異なる側に接続される一端は、第２のメイン電流経路の分岐ノードに接続されている。
【００２７】
例えば昇圧回路の場合、スナバ用第１整流素子が接続されたメイン電流経路のメイン規制素子がターンオフすると、当該メイン電流経路の磁気部品に流れる電流はスナバ回路に流れ込みスナバ用蓄電素子を充電する。一方、当該スナバ回路のスナバ用蓄電素子が接続されたメイン電流経路のメイン規制素子がターンオフすると、当該スナバ用蓄電素子に蓄積された電荷が放電し、その電荷がスナバ用第２整流素子が接続された蓄電回路に移る。こうした作用により、スナバ回路が接続されたメイン規制素子のターンオフ時の急激な電圧上昇が抑えられ、ゼロ電圧によるソフトスイッチングが可能となり、サージ電圧を抑制することができる。この場合、スナバ用蓄電素子に蓄積されたスナバエネルギーを出力側に回生することができる。
【００２８】
請求項６記載の手段によれば、磁気部品はインダクタから構成されている。インダクタは汎用部品であるため、電力変換装置を構成し易くなる。
請求項７記載の手段によれば、磁気部品の複数が磁心を互いに共有している。独立した複数の磁気部品を別々に設ける場合に比べ、磁気部品の総体積および配置する上でのデッドスペースを低減でき、電力変換装置の小型化を図ることができる。
【００２９】
請求項８記載の電力変換装置は、一端が低圧側入出力端子の何れかの端子もしくは高圧側入出力端子の何れかの端子と共通に接続された一対の中間入出力端子と、当該一対の中間入出力端子の間に接続された平滑蓄電素子を備えている。さらに、蓄電回路を構成する蓄電素子の上側端子もしくは下側端子と中間入出力端子の共通に接続されていない側の端子との間に、終端のサブ規制素子と同じ極性に接続された中間引き出し用のサブ規制素子を備えている。これにより、１つの電力変換装置から複数系統の出力電圧を取り出すことができ、出力電圧ごとに電力変換装置を設ける場合に比べ小型化できる。また、１つの電力変換装置に複数系統の電圧を入力することができる。
【図面の簡単な説明】
【００３０】
【図１】第１の実施形態を示す電力変換装置の構成図
【図２】モードに対応させて示す動作波形図
【図３】各モードにおける電流経路を示す図
【図４】第２の実施形態を示す電力変換装置の構成図
【図５】デューティ比が３３％〜６６％のときの動作波形図
【図６】デューティ比が３３％〜６６％のときの電流経路を示す図
【図７】デューティ比が６６％〜１００％のときの動作波形図
【図８】デューティ比が６６％〜１００％のときの電流経路を示す図
【図９】第３の実施形態を示す電力変換装置の構成図
【図１０】第４の実施形態を示す電力変換装置の構成図
【図１１】モードに対応させて示す動作波形図
【図１２】第５の実施形態を示す電力変換装置の構成図
【図１３】各モードにおける電流経路を示す図
【図１４】第６の実施形態を示す電力変換装置の構成図
【図１５】第７の実施形態を示す電力変換装置の構成図
【図１６】第８の実施形態を示す電力変換装置の構成図
【図１７】モードに対応させて示す動作波形図
【図１８】各モードにおける電流経路を示す図
【図１９】第９の実施形態を示す電力変換装置の構成図
【図２０】モードに対応させて示す動作波形図
【図２１】各モードにおける電流経路を示す図
【図２２】第１０の実施形態を示す電力変換装置の構成図
【図２３】第１１の実施形態を示す電力変換装置の構成図
【図２４】第１２の実施形態を示す電力変換装置の構成図
【図２５】第１３の実施形態を示す電力変換装置の構成図
【図２６】第１４の実施形態を示す電力変換装置の構成図
【発明を実施するための形態】
【００３１】
各実施形態において実質的に同一部分には同一符号を付して説明を省略する。
（第１の実施形態）
第１の実施形態について図１から図３を参照しながら説明する。図１に示す電力変換装置１１は、一対の低圧側入力端子Ｔ１、Ｔ２から入力した蓄電池の電圧Ｖinを昇圧し、その昇圧した電圧Ｖoutを一対の高圧側出力端子Ｔ３、Ｔ４から出力する非反転の昇圧回路である。出力端子Ｔ４は、入力端子Ｔ２と共通に接続された共通側端子である。入力端子Ｔ２と出力端子Ｔ４は接地されて用いられる。図示しない内燃機関の点火システムは、この出力電圧Ｖoutをフライバックトランスを用いてさらに高い電圧に昇圧し、その高電圧を点火プラグに誘導して放電させることにより噴射燃料に点火する。
【００３２】
入力端子Ｔ１、Ｔ２の間にはコンデンサＣ１が接続され、出力端子Ｔ３、Ｔ４の間には平滑用のコンデンサＣ２が接続されている。入力端子Ｔ１、Ｔ２の間には、２系統（Ｎ＝２）のメイン電流経路Ｍ１、Ｍ２が並列に接続されている。メイン電流経路Ｍ１は、インダクタＬ１とトランジスタＱ１とが分岐ノードＮ１を介して直列に接続されている。メイン電流経路Ｍ２は、インダクタＬ２とトランジスタＱ２とが分岐ノードＮ２を介して直列に接続されている。インダクタＬ１、Ｌ２は、磁気エネルギーの蓄積機能を有する磁気部品である。Ｎチャネル型のＭＯＳトランジスタＱ１、Ｑ２は、通電電流を規制するメイン規制素子であり、スイッチとして機能する。
【００３３】
メイン電流経路Ｍ１、Ｍ２のそれぞれに対して、蓄電回路Ｓ１、Ｓ２が設けられている。蓄電回路Ｓ１は、コンデンサＣ11、Ｃ12、Ｃ13、Ｃ14が４段に積み上げられて直列に接続されており、その下端がメイン電流経路Ｍ１の分岐ノードＮ１に接続されている。蓄電回路Ｓ２は、コンデンサＣ21、Ｃ22、Ｃ23、Ｃ24が４段に積み上げられて直列に接続されており、その下端がメイン電流経路Ｍ２の分岐ノードＮ２に接続されている。コンデンサＣ11〜Ｃ24は蓄電素子に相当し、そのメイン電流経路Ｍ１、Ｍ２側（低電位側）の端子を下側端子と称し、反対側（高電位側）の端子を上側端子と称す。
【００３４】
上述した２系統のメイン電流経路Ｍ１、Ｍ２とそれに接続された蓄電回路Ｓ１、Ｓ２には、それぞれ第１と第２の順序が付されている。メイン電流経路Ｍ１と蓄電回路Ｓ１が第１であり、メイン電流経路Ｍ２と蓄電回路Ｓ２が第２である。第１の次順は第２であり、その次は再び第１に戻る。この順序は、後述するダイオードの接続構成に関係する。
【００３５】
蓄電回路Ｓ１、Ｓ２の相互間には、双方のコンデンサＣ11〜Ｃ14、Ｃ21〜Ｃ24の端子間にダイオードが接続されている。第１の蓄電回路Ｓ１を構成する各段のコンデンサＣ11、Ｃ12、Ｃ13、Ｃ14の下側端子は、それぞれダイオードＤ121、Ｄ122、Ｄ123、Ｄ124を経由して、次順である第２の蓄電回路Ｓ２を構成する同じ段のコンデンサＣ21、Ｃ22、Ｃ23、Ｃ24の上側端子に接続されている。
【００３６】
第２の蓄電回路Ｓ２を構成する各段のコンデンサＣ21、Ｃ22、Ｃ23、Ｃ24の上側端子は、終端のダイオードＤｔが接続されるもの（本実施形態では存在しない）を除き、それぞれダイオードＤ211、Ｄ212、Ｄ213、Ｄ214を経由して、次順である第１の蓄電回路Ｓ１を構成する同じ段のコンデンサＣ11、Ｃ12、Ｃ13、Ｃ14の上側端子に接続されている。
【００３７】
この接続の結果、終端のダイオードＤｔを除く全てのダイオードＤ121〜Ｄ214について、第１の蓄電回路Ｓ１の下端に一端が接続されたダイオードＤ121から始めて、端子同士が接続されているダイオードＤ211、Ｄ122、…、Ｄ214を同じ極性（アノードからカソードに向かう順方向の極性）で順次直列に辿ることができる。この直列経路Ｐを辿ると、蓄電回路Ｓ１、Ｓ２を構成する全てのコンデンサの上側端子を第２、第１、第２…の蓄電回路の順序、すなわちＣ21、Ｃ11、Ｃ22、…、Ｃ24、Ｃ14の順で最下段のコンデンサＣ21、Ｃ11から順に最上段のコンデンサＣ24、Ｃ14まで辿ることができる。この直列経路Ｐを辿った結果最終的に到達する蓄電回路Ｓ１の上側端子と出力端子Ｔ３との間に、終端のダイオードＤｔが接続されている。
【００３８】
整流素子であるダイオードＤ121〜Ｄ214およびダイオードＤｔは、サブ規制素子に相当する。隣り合う蓄電回路Ｓ１、Ｓ２を構成するコンデンサの相互間で電荷が移動しながら入力端子Ｔ１、Ｔ２から出力端子Ｔ３、Ｔ４の向きに電力が伝送されるように、直列経路ＰにおけるダイオードＤ121〜Ｄ214の接続極性および終端のダイオードＤｔの接続極性が決定されている。具体的には、ダイオードＤ121、Ｄ122、Ｄ123、Ｄ124の蓄電回路Ｓ１側がアノード、ダイオードＤ211、Ｄ212、Ｄ213、Ｄ214の蓄電回路Ｓ２側がアノード、ダイオードＤｔの蓄電回路Ｓ１側がアノードである。
【００３９】
次に、図２および図３を参照しながら本実施形態の作用を説明する。図２は、スイッチング状態に関するモード、トランジスタＱ１、Ｑ２のゲート信号Ｇ１、Ｇ２およびインダクタＬ１、Ｌ２に流れる電流Ｉ１、Ｉ２の波形を示している。制御回路１２は、トランジスタＱ１、Ｑ２のオン状態（導通状態）／オフ状態（非導通状態）をそれぞれ周期的に切り替える。
【００４０】
制御回路１２は、トランジスタＱ１、Ｑ２のそれぞれについて、オン状態に制御した状態で所定の電荷転送期間だけオフ状態に制御する。このとき、トランジスタＱ１、Ｑ２の少なくとも一方のトランジスタがオンしている状態となるように制御する。本実施形態では、１８０°の位相差を持つ同一波形のゲート信号Ｇ１、Ｇ２によりトランジスタＱ１、Ｑ２をインターリーブ駆動する。その結果、ゲート信号Ｇ１、Ｇ２が取り得るデューティ比は、５０％よりも高く且つ１００％よりも低くなる。
【００４１】
制御回路１２は、図示しない検出回路により出力電圧Ｖoutを検出し、目標電圧と検出電圧との差電圧を例えばＰＩ制御器に入力することによりゲート信号Ｇ１、Ｇ２のデューティ比を制御する。検出電圧が目標電圧よりも低くなるとデューティ比が増加し、検出電圧が目標電圧よりも高くなるとデューティ比が減少する。軽負荷のため、デューティ比が５０％まで低下しても出力電圧Ｖoutが目標電圧を超える場合、制御回路１２は連続動作から間欠動作に切り替える。
【００４２】
図３（ａ）から（ｄ）は、それぞれモード１からモード４における電流経路を示している。モード４ではトランジスタＱ１、Ｑ２がオンし、分岐ノードＮ１、Ｎ２の電位がほぼ０Ｖになるため、インダクタＬ１、Ｌ２の電流Ｉ１、Ｉ２が増加する。モード１になるとトランジスタＱ１がオフし、蓄電回路Ｓ１の電位が押し上げられ、インダクタＬ１に流れる電流Ｉ１は分岐ノードＮ１から蓄電回路Ｓ１に流れ込む。これにより、ダイオードＤ121、Ｄ122、Ｄ123、Ｄ124が導通し、蓄電回路Ｓ２を構成するコンデンサＣ21、Ｃ22、Ｃ23、Ｃ24に電荷が移動して充電される。このとき、ダイオードＤｔを通してコンデンサＣ２も充電される。
【００４３】
モード２になると、モード４と同様にトランジスタＱ１、Ｑ２がオンし、インダクタＬ１、Ｌ２の電流Ｉ１、Ｉ２が増加する。モード３になるとトランジスタＱ２がオフし、蓄電回路Ｓ２の電位が押し上げられ、インダクタＬ２に流れる電流Ｉ２は分岐ノードＮ２から蓄電回路Ｓ２に流れ込む。これにより、ダイオードＤ211、Ｄ212、Ｄ213、Ｄ214が導通し、蓄電回路Ｓ１を構成するコンデンサＣ11、Ｃ12、Ｃ13、Ｃ14に電荷が移動して充電される。このとき、ダイオードＤｔは非導通である。
【００４４】
以上の動作から分かるように、ダイオードの順方向電圧をゼロと近似した場合、モード１ではコンデンサＣ11とＣ22の電圧、コンデンサＣ12とＣ23の電圧、コンデンサＣ13とＣ24の電圧がそれぞれ等しくなる。モード３ではコンデンサＣ12とＣ22の電圧、コンデンサＣ13とＣ23の電圧、コンデンサＣ14とＣ24の電圧がそれぞれ等しくなる。すなわち、コンデンサＣ11〜Ｃ24（コンデンサＣ21を除く）の電圧は全て等しくなる。また、モード１におけるダイオードの導通状態から、出力電圧ＶoutはコンデンサＣ21、Ｃ11、Ｃ12、Ｃ13、Ｃ14の電圧の和に等しくなる。
【００４５】
モード１におけるトランジスタＱ１のドレイン電圧は、コンデンサＣ21の電圧Ｖ(C21)に等しい。モード３におけるトランジスタＱ２のドレイン電圧は、コンデンサＣ11の電圧Ｖ(C11)からコンデンサＣ21の電圧Ｖ(C21)を減じた電圧Ｖ(C11)−Ｖ(C21)に等しい。ここで、定常状態においてインダクタＬ１、Ｌ２に印加される電圧の時間平均がゼロでなくてはならないことを考慮すると、トランジスタＱ１、Ｑ２のデューティ比が同じ値Ｄになる本実施形態の場合（１）式および（２）式が成立する。デューティ比Ｄは、０から１の範囲の値である（後述する数式でも同様）。
Ｄ・Ｖin＋（１−Ｄ）（Ｖin−Ｖ(C21)）＝０  …（１）
Ｄ・Ｖin＋（１−Ｄ）（Ｖin−（Ｖ(C11)−Ｖ(C21)））＝０  …（２）
【００４６】
これら（１）式と（２）式によれば、電圧Ｖ(C21)と電圧Ｖ(C11)−Ｖ(C21)は（３）式で与えられる同じ電圧ＶＡにならなくてはならない。すなわち、モード１におけるトランジスタＱ１のドレイン電圧とモード３におけるトランジスタＱ２のドレイン電圧は、何れもＶＡとなる。
ＶＡ＝１／（１−Ｄ）×Ｖin  …（３）
【００４７】
従って、コンデンサＣ11〜Ｃ24（コンデンサＣ21を除く）の電圧は２ＶＡとなり、コンデンサＣ21の電圧はＶＡとなる。モード１でダイオードＤｔを介して出力電流が流れるので、蓄電回路Ｓ１、Ｓ２のコンデンサの段数をＮｓ（本実施形態では４）とすれば、出力電圧Ｖoutは（４）式のようになる。
Ｖout＝（２Ｎｓ＋１）ＶＡ＝（２Ｎｓ＋１）／（１−Ｄ）×Ｖin  …（４）
【００４８】
ところで、点火システムに不具合が生じると、部品の点検、交換等のために電力変換装置１１を切り離すことがある。このとき、作業者は、入力端子Ｔ１、Ｔ２から蓄電池を切り離し、入力端子Ｔ１、Ｔ２間の電圧および出力端子Ｔ３、Ｔ４間の電圧が十分に低下した状態とする。最も簡易には、蓄電池を切り離した後、入力端子Ｔ１、Ｔ２間と出力端子Ｔ３、Ｔ４間を直ちに短絡すればよい。このとき、コンデンサＣ１、Ｃ２の電荷はゼロとなる。また、蓄電回路Ｓ１、Ｓ２内の全てのコンデンサＣ11〜Ｃ24の電荷もダイオードＤ121〜Ｄ214およびダイオードＤｔを通して放電されるので、電力変換装置１１の何れのノードにも電圧は残らない。作業者は、この状態で点火プラグとの接続を切り離すことができる。
【００４９】
以上説明した本実施形態の電力変換装置１１によれば、トランジスタＱ１、Ｑ２をインターリーブ駆動するので、インダクタＬ１、Ｌ２に流れる電流のリプルが相殺される。これによりインダクタＬ１、Ｌ２を小さくでき、その損失を低減できる。また、トランジスタＱ１、Ｑ２に印加される電圧がＶＡと低くなり、トランジスタＱ１、Ｑ２のスイッチング損失が減少する。電力変換装置１１は２相の構成なので、後述する他の実施形態と比べて少ないトランジスタ数で構成できる。
【００５０】
電力変換装置１１は、入力端子Ｔ２と出力端子Ｔ４が共通に接続されているので、入力端子Ｔ２を接地することにより入力端子Ｔ４も接地される。これにより、電力変換装置１１の出力端子Ｔ３、Ｔ４の電位が固定され、浮遊容量を介して流れる電流が抑制されるので、コモンモードノイズ等の伝導ノイズが減少する。また、電力変換装置１１から蓄電池を切り離した後、入力端子Ｔ１、Ｔ２間の電圧および出力端子Ｔ３、Ｔ４間の電圧が低下した状態は、電力変換装置１１内の全てのコンデンサＣ１、Ｃ２、Ｃ11〜Ｃ24の電荷が放電されていることを保証する。これにより、電力変換装置１１内の残留電荷の確認が容易になる。
【００５１】
（第２の実施形態）
第２の実施形態について図４から図８を参照しながら説明する。図４に示す電力変換装置１３は、図１に示す２相構成の電力変換装置１１を３相構成にしたものである。図中のＡ点相互間、Ｂ点相互間、Ｃ点相互間は接続されている。入力端子Ｔ１、Ｔ２の間には、３系統（Ｎ＝３）のメイン電流経路Ｍ１、Ｍ２、Ｍ３が並列に接続されている。メイン電流経路Ｍ３は、メイン電流経路Ｍ１、Ｍ２と同様に、インダクタＬ３とトランジスタＱ３とが分岐ノードＮ３を介して直列に接続されている。
【００５２】
メイン電流経路Ｍ１、Ｍ２、Ｍ３のそれぞれに対して、蓄電回路Ｓ１、Ｓ２、Ｓ３が設けられている。蓄電回路Ｓ３は、蓄電回路Ｓ１、Ｓ２と同様にコンデンサＣ31、Ｃ32、Ｃ33が３段に積み上げられて直列に接続されており、その下端がメイン電流経路Ｍ３の分岐ノードＮ３に接続されている。３系統のメイン電流経路Ｍ１、Ｍ２、Ｍ３とそれに接続された蓄電回路Ｓ１、Ｓ２、Ｓ３には、それぞれ第１、第２、第３の順序が付されている。
【００５３】
第１の蓄電回路Ｓ１を構成する各段のコンデンサＣ11、Ｃ12、Ｃ13の下側端子は、それぞれダイオードＤ121、Ｄ122、Ｄ123を経由して、次順である第２の蓄電回路Ｓ２を構成する同じ段のコンデンサＣ21、Ｃ22、Ｃ23の上側端子に接続されている。第２の蓄電回路Ｓ２を構成する各段のコンデンサＣ21、Ｃ22、Ｃ23の上側端子は、終端のダイオードＤｔが接続されるもの（本実施形態では存在しない）を除き、それぞれダイオードＤ231、Ｄ232、Ｄ233を経由して、次順である第３の蓄電回路Ｓ３を構成する同じ段のコンデンサＣ31、Ｃ32、Ｃ33の上側端子に接続されている。第３の蓄電回路Ｓ３を構成する各段のコンデンサＣ31、Ｃ32、Ｃ33の上側端子は、終端のダイオードＤｔが接続されるもの（本実施形態では存在しない）を除き、それぞれダイオードＤ311、Ｄ312、Ｄ313を経由して、次順である第１の蓄電回路Ｓ１を構成する同じ段のコンデンサＣ11、Ｃ12、Ｃ13の上側端子に接続されている。
【００５４】
この接続の結果、終端のダイオードＤｔを除く全てのダイオードＤ121〜Ｄ313について、第１の蓄電回路Ｓ１の下端に一端が接続されたダイオードＤ121から始めて、端子同士が接続されているダイオードＤ231、Ｄ311、Ｄ122、…、Ｄ233、Ｄ313を同じ極性（アノードからカソードに向かう順方向の極性）で順次直列に辿ることができる。この直列経路Ｐを辿ると、蓄電回路Ｓ１、Ｓ２、Ｓ３を構成する全てのコンデンサの上側端子を第２、第３、第１の蓄電回路Ｓ２、Ｓ３、Ｓ１の順序、すなわちＣ21、Ｃ31、Ｃ11、Ｃ22、…、Ｃ33、Ｃ13の順で最下段のコンデンサＣ21、Ｃ31、Ｃ11から順に最上段のコンデンサＣ23、Ｃ33、Ｃ13まで辿ることができる。この直列経路Ｐを辿った結果、最終的に到達する蓄電回路Ｓ１の上側端子と出力端子Ｔ３との間に終端のダイオードＤｔが接続されている。
【００５５】
ダイオードＤ121〜Ｄ313とダイオードＤｔの極性は、第１の実施形態で説明した通りである。具体的には、ダイオードＤ121、Ｄ122、Ｄ123の蓄電回路Ｓ１側がアノード、ダイオードＤ231、Ｄ232、Ｄ233の蓄電回路Ｓ２側がアノード、ダイオードＤ311、Ｄ312、Ｄ313の蓄電回路Ｓ３側がアノード、ダイオードＤｔの蓄電回路Ｓ１側がアノードである。
【００５６】
次に、図５から図８を参照しながら本実施形態の作用を説明する。制御回路１２は、各トランジスタＱ１、Ｑ２、Ｑ３について、トランジスタを導通状態に制御した後に所定の電荷転送期間だけ非導通状態に制御する。このとき、少なくとも何れか１つのトランジスタがオンしている状態となるように制御する。全てのトランジスタＱ１、Ｑ２、Ｑ３がオフとなる状態があるデューティ比では、継続的な運転を維持することができない。
【００５７】
本実施形態では、１２０°の位相差を持つ同一波形のゲート信号Ｇ１、Ｇ２、Ｇ３によりトランジスタＱ１、Ｑ２、Ｑ３をインターリーブ駆動する。その結果、ゲート信号Ｇ１、Ｇ２、Ｇ３が取り得るデューティ比は、（１００／相数）％よりも高く１００％よりも低くなる。以下、デューティ比が３３％〜６６％の場合と、６６％〜１００％の場合に分けて説明する。
【００５８】
（１）デューティ比が３３％〜６６％の場合
図５は、デューティ比が５０％のときのモード、ゲート信号Ｇ１、Ｇ２、Ｇ３、インダクタＬ１、Ｌ２、Ｌ３に流れる電流Ｉ１、Ｉ２、Ｉ３およびトランジスタＱ１、Ｑ２、Ｑ３のドレイン電圧を示している。図６（ａ）から（ｆ）は、それぞれモード１からモード６における電流経路を示している。
【００５９】
モード５ではトランジスタＱ１、Ｑ２がオンし、インダクタＬ１、Ｌ２の電流Ｉ１、Ｉ２が増加する。モード６になるとトランジスタＱ１がオフし、蓄電回路Ｓ１の電位が押し上げられ、インダクタＬ１に流れる電流Ｉ１は分岐ノードＮ１から蓄電回路Ｓ１に流れ込む。トランジスタＱ２はオンしているので、ダイオードＤ121、Ｄ122、Ｄ123が導通し、蓄電回路Ｓ２を構成するコンデンサＣ21、Ｃ22、Ｃ23に電荷が移動して充電される。モード６からモード１になっても、電流Ｉ１は同様の経路で流れる。
【００６０】
モード２になると、トランジスタＱ２がオフするので、コンデンサＣ21、Ｃ22、Ｃ23への電荷の移動が停止する。しかし、トランジスタＱ３はオンしているので、ダイオードＤ121、Ｄ122、Ｄ123に加えダイオードＤ231、Ｄ232、Ｄ233が導通し、蓄電回路Ｓ３を構成するコンデンサＣ31、Ｃ32、Ｃ33に電荷が移動して充電される。このとき、ダイオードＤｔを通してコンデンサＣ２も充電される。モード３からモード５ではトランジスタＱ１がオンし、インダクタＬ１の電流Ｉ１が増加する。電流Ｉ２、Ｉ３も同様である。
【００６１】
この動作により、コンデンサＣ21の電圧はＶＡとなり、コンデンサＣ31の電圧は２ＶＡとなり、その他のコンデンサの電圧は３ＶＡとなる。トランジスタＱ１のドレイン電圧は、モード６とモード１でＶＡ（＝Ｖ(C21)）、モード２で２ＶＡ（＝Ｖ(C31)）、モード３から５で０となる。インダクタＬ１に印加される電圧は、モード６とモード１でＶin−ＶＡ、モード２でＶin−２ＶＡ、モード３から５でＶinとなる。
【００６２】
各インダクタに印加される電圧の時間平均はゼロとなる必要があることから（５）式が成立する。モード３から５までの幅はＤ、モード６から１までの幅は１／３、モード２の幅は２／３−Ｄである。
Ｄ・Ｖin＋（１／３）・（Ｖin−ＶＡ）＋（２／３−Ｄ）・（Ｖin−２ＶＡ）＝０  …（５）
【００６３】
（５）式によれば、電圧ＶＡは（６）式で示す値になる。
ＶＡ＝１／（５／３−２Ｄ）×Ｖin  …（６）
【００６４】
モード２でダイオードＤｔを介して出力電流が流れるので、蓄電回路Ｓ１、Ｓ２、Ｓ３のコンデンサの段数をＮｓ（本実施形態では３）とすれば、出力電圧Ｖoutは（７）式のようになる。
Ｖout＝（３Ｎｓ＋２）ＶＡ＝（３Ｎｓ＋２）／（５／３−２Ｄ）×Ｖin  …（７）
【００６５】
（２）デューティ比が６６％〜１００％の場合
図７は、デューティ比が８３％のときの図５相当図である。図８（ａ）はモード１における電流経路、（ｂ）はモード２、４、６における電流経路、（ｃ）はモード３における電流経路、（ｄ）はモード５における電流経路を示している。このときの動作は、３相である点を除き２相である電力変換装置１１の動作と同様になる。ダイオードＤｔは、モード１において導通する。
【００６６】
コンデンサＣ21の電圧はＶＡとなり、コンデンサＣ31の電圧は２ＶＡとなり、その他のコンデンサの電圧は３ＶＡとなる。モード１におけるトランジスタＱ１のドレイン電圧、モード３におけるトランジスタＱ２のドレイン電圧およびモード５におけるトランジスタＱ３のドレイン電圧は、何れもＶＡとなる。
【００６７】
デューティ比Ｄに対する出力電圧Ｖoutは、各インダクタに印加される電圧の時間平均がゼロであることを示す（８）式から求めることができる。
Ｄ・Ｖin＋（１−Ｄ）・（Ｖin−ＶＡ）＝０  …（８）
【００６８】
（８）式によれば、電圧ＶＡは（３）式と同じく（９）式で示す値になる。
ＶＡ＝１／（１−Ｄ）×Ｖin  …（９）
【００６９】
モード１でダイオードＤｔを介して出力電流が流れるので、出力電圧Ｖoutは（１０）式のようになる。
Ｖout＝（３Ｎｓ＋１）ＶＡ＝（３Ｎｓ＋１）／（１−Ｄ）×Ｖin  …（１０）
【００７０】
以上説明した本実施形態によっても第１の実施形態と同様の効果が得られる。また、相数を３に増やしたので昇圧比を一層高くできる。さらに、トランジスタＱ１、Ｑ２、Ｑ３のデューティ比を３３％から１００％まで幅広く変更可能なため、制御回路１２は、負荷が大きく変動しても電圧フィードバック制御を安定且つ高精度に行うことができる。
【００７１】
（第３の実施形態）
第３の実施形態について図９を参照しながら説明する。電力変換装置１４は、図１に示す電力変換装置１１に対し、終端のダイオードＤｔを通して出力を取り出すノードが異なる。すなわち、電力変換装置１１では蓄電回路Ｓ１、Ｓ２の段数を等しくし、蓄電回路Ｓ１の上端から出力を取り出している。これに対し、電力変換装置１４では蓄電回路Ｓ２の段数を蓄電回路Ｓ１の段数よりも１だけ多くし、蓄電回路Ｓ２の上端から出力を取り出している。
【００７２】
蓄電回路Ｓ２を構成する各段のコンデンサＣ21、Ｃ22、Ｃ23、Ｃ24の上側端子は、終端のダイオードＤｔが接続されるコンデンサＣ24を除き、それぞれダイオードＤ211、Ｄ212、Ｄ213を経由して、第１の蓄電回路Ｓ１を構成する同じ段のコンデンサＣ11、Ｃ12、Ｃ13の上側端子に接続されている。制御回路１２によるスイッチング動作は第１の実施形態（図２参照）と同様である。
【００７３】
コンデンサＣ11〜Ｃ24（コンデンサＣ21を除く）の電圧は２ＶＡとなり、コンデンサＣ21の電圧はＶＡとなる。そして、図２に示すモード３のときにダイオードＤｔが導通してコンデンサＣ２が充電される。このとき、出力電圧Ｖoutは、Ｖ(C11)、Ｖ(C22)、Ｖ(C23)およびＶ(C24)を加えた電圧８ＶＡとなる。本実施形態によっても第１の実施形態と同様の昇圧作用および効果が得られる。また、本実施形態の電力変換装置１４は、電力変換装置１１に比べコンデンサの数は１つ少なくて済み、代わりに出力電圧Ｖoutは９ＶＡから８ＶＡへと若干低下する。
【００７４】
（第４の実施形態）
第４の実施形態について図１０および図１１を参照しながら説明する。図１０に示す電力変換装置１５は、図１に示す電力変換装置１１に対し、ダイオードＤ121〜Ｄ214および終端のダイオードＤｔをそれぞれトランジスタＱ121〜Ｑ214およびトランジスタＱｔに置き替えた構成を備えている。トランジスタＱ121〜Ｑ214はサブ規制素子に相当し、トランジスタＱｔは終端のサブ規制素子に相当する。
【００７５】
図１１に示すように、トランジスタＱ１、Ｑ２のゲート信号Ｇ1P、Ｇ2Pは、第１の実施形態で説明したゲート信号Ｇ１、Ｇ２と同じである。制御回路１２は、直列経路Ｐを辿って第１の蓄電回路Ｓ１を構成するコンデンサから第２の蓄電回路Ｓ２を構成するコンデンサに至る間に接続されたトランジスタＱ121、Ｑ122、Ｑ123、Ｑ124を、ゲート信号Ｇ1Pに対し反転させたゲート信号Ｇ1Nにより駆動する。制御回路１２は、直列経路Ｐを辿って第２の蓄電回路Ｓ２を構成するコンデンサから第１の蓄電回路Ｓ１を構成するコンデンサに至る間に接続されたトランジスタＱ211、Ｑ212、Ｑ213、Ｑ214を、ゲート信号Ｇ2Pに対し反転させたゲート信号Ｇ2Nにより駆動する。終端のトランジスタＱｔは、ゲート信号Ｇ1Nにより駆動する。
【００７６】
トランジスタＱ121、Ｑ122、Ｑ123、Ｑ124のゲート信号Ｇ1Nは、それぞれコンデンサＣ11、Ｃ12、Ｃ13、Ｃ14の電圧を電源電圧として生成することができる。トランジスタＱ211、Ｑ212、Ｑ213のゲート信号Ｇ2Nは、コンデンサＣ22、Ｃ23、Ｃ24の電圧を電源電圧として生成することができる。電力変換装置１５は、トランジスタＱ214とトランジスタＱｔの電源となるコンデンサを備えていない。必要であれば、蓄電回路Ｓ２の上端側にさらにコンデンサＣ25を直列に接続し、そのコンデンサＣ25の上側端子とトランジスタＱ214のドレインとの間にダイオードを接続すればよい。そのようにすることで、コンデンサＣ25に蓄えられた電荷をトランジスタＱ214を駆動するための電源として活用することができる。また、トランジスタＱｔを駆動する電源が必要な場合は、蓄電回路Ｓ１の上端にさらにコンデンサＣ15を直列に接続し、コンデンサＣ15の上端をアノードとしたダイオードを接続すればよい。
【００７７】
本実施形態によれば、同期整流が行われるので、ダイオードの順方向電圧によって発生する導通損失を低減することができ、より効率を高めることができる。トランジスタＱ121、Ｑ122、Ｑ123、Ｑ124およびトランジスタＱ211、Ｑ212、Ｑ213の電源電圧を別途設ける必要がないので、回路構成を簡単化できる。
【００７８】
（第５の実施形態）
第５の実施形態について図１２および図１３を参照しながら説明する。図１２に示す電力変換装置１６は、図１に示す電力変換装置１１に対しスナバ回路Ｆ12を加えたものである。スナバ回路Ｆ12は、ダイオードＤ12a、Ｄ12b（スナバ用第１、第２整流素子）とコンデンサＣ12s（スナバ用蓄電素子）とから構成されている。
【００７９】
コンデンサＣ12sとダイオードＤ12aは、メイン電流経路Ｍ１の分岐ノードＮ１とメイン電流経路Ｍ２の分岐ノードＮ２との間に中間ノードＮ12を挟んで直列に接続されている。ダイオードＤ12bは、第２の蓄電回路Ｓ２を構成する最下段のコンデンサＣ21の上側端子と中間ノードＮ12との間に接続されている。ダイオードＤ12aのアノードは分岐ノードＮ２に接続され、ダイオードＤ12bのアノードは中間ノードＮ12に接続されている。
【００８０】
制御回路１２によるスイッチング動作は第１の実施形態（図２参照）と同様である。図１３（ａ）、（ｂ）、（ｄ）、（ｅ）はモード１、モード２、モード３、モード４における電流経路、（ｂ）はモード３への遷移時、（ｆ）はモード１への遷移時における電流経路を示している。モード２からモード３に遷移すると、インダクタＬ２に流れる電流Ｉ２は図１３（ｃ）に示すようにスナバ回路Ｆ12のダイオードＤ12aとコンデンサＣ12sを通して流れ、コンデンサＣ12sを充電する。コンデンサＣ12sの電圧Ｖ(C12s)がＶ(C11)−Ｖ(C21)まで上昇すると、図１３（ｄ）に示すようにダイオードＤ211、Ｄ212、Ｄ213、Ｄ214が導通し、コンデンサＣ11、Ｃ12、Ｃ13、Ｃ14が充電される。
【００８１】
その後、モード４からモード１に遷移すると、インダクタＬ１に流れる電流Ｉ１は図１３（ｆ）に示すようにスナバ回路Ｆ12のコンデンサＣ12sとダイオードＤ12bを通して流れ、コンデンサＣ12sを放電する。このとき、コンデンサＣ12sの蓄積電荷はコンデンサＣ21に移動する。コンデンサＣ12sの電圧Ｖ(C12s)が０Ｖまで低下すると、図１３（ａ）に示すようにダイオードＤ121、Ｄ122、Ｄ123、Ｄ124が導通し、コンデンサＣ21、Ｃ22、Ｃ23、Ｃ24が充電される。
【００８２】
本実施形態によれば、トランジスタＱ１、Ｑ２のターンオフ時におけるドレイン・ソース間電圧の急激な変化が抑制される。このソフトスイッチングにより、電力変換装置１６の信頼性が高まり、ＥＭＩが低減する。コンデンサＣ12sへの充放電はダイオードでの損失を除き無損失で行われ、コンデンサＣ12sに蓄えられたスナバエネルギーは、コンデンサＣ21を介して出力側に回生される。従って、電力変換装置１６の効率を高めることができる。
【００８３】
（第６の実施形態）
第６の実施形態について図１４を参照しながら説明する。電力変換装置１７は、図４に示す３相の電力変換装置１３に対し、図１２に示したスナバ回路Ｆ12と同様の構成を持つスナバ回路Ｆ12、Ｆ23を加えたものである。
【００８４】
スナバ回路Ｆ12は、分岐ノードＮ１、Ｎ２間に中間ノードＮ12を挟んで直列に接続されたコンデンサＣ12sとダイオードＤ12aおよびダイオードＤ12bから構成されている。スナバ回路Ｆ23は、分岐ノードＮ２、Ｎ３間に中間ノードＮ23を挟んで直列に接続されたダイオードＤ23aとコンデンサＣ23sおよびダイオードＤ23bから構成されている。ダイオードＤ12b、Ｄ23bのカソードは、第２の蓄電回路Ｓ２を構成する最下段のコンデンサＣ21の上側端子に接続されている。一端が第２のメイン電流経路Ｍ２に接続されるスナバ回路Ｆ12、Ｆ23においては、メイン電流経路Ｍ２にダイオードＤ12a、Ｄ23aのアノードが接続される必要がある。
【００８５】
制御回路１２によるスイッチング動作は第２の実施形態（図５、図７参照）と同様である。例えば図７に示すようにデューティ比が６６％〜１００％の場合、モード２からモード３に遷移すると、インダクタＬ２に流れる電流Ｉ２は、スナバ回路Ｆ12のダイオードＤ12aとコンデンサＣ12sを通して流れコンデンサＣ12sを充電するとともに、スナバ回路Ｆ23のダイオードＤ23aとコンデンサＣ23sを通して流れコンデンサＣ23sを充電する。コンデンサＣ12s、Ｃ23sの電圧Ｖ(C12s)、Ｖ(C23s)がＶ(C31)−Ｖ(C21)まで上昇すると、ダイオードＤ231、Ｄ232、Ｄ233が導通し、コンデンサＣ31、Ｃ32、Ｃ33が充電される。
【００８６】
モード４からモード５に遷移すると、インダクタＬ３に流れる電流Ｉ３は、スナバ回路Ｆ23のコンデンサＣ23sとダイオードＤ23bを通して流れ、コンデンサＣ23sを放電する。このとき、コンデンサＣ23sの蓄積電荷はコンデンサＣ21に移動する。コンデンサＣ23sの電圧Ｖ(C23s)が０Ｖまで低下すると、ダイオードＤ311、Ｄ312、Ｄ313が導通し、コンデンサＣ11、Ｃ12、Ｃ13が充電される。
【００８７】
モード６からモード１に遷移すると、インダクタＬ１に流れる電流Ｉ１は、スナバ回路Ｆ12のコンデンサＣ12sとダイオードＤ12bを通して流れ、コンデンサＣ12sを放電する。このとき、コンデンサＣ12sの蓄積電荷はコンデンサＣ21に移動する。コンデンサＣ12sの電圧Ｖ(C12s)が０Ｖまで低下すると、ダイオードＤ121、Ｄ122、Ｄ123が導通し、コンデンサＣ21、Ｃ22、Ｃ23が充電される。
【００８８】
本実施形態によっても、トランジスタＱ１、Ｑ２、Ｑ３のターンオフ時におけるドレイン・ソース間電圧の急激な変化が抑制され、スナバエネルギーが出力側に回生されるので、第５の実施形態と同様の効果が得られる。
【００８９】
（第７の実施形態）
第７の実施形態について図１５を参照しながら説明する。電力変換装置１８は、図１４に示す電力変換装置１７に対し、さらにスナバ回路Ｆ31を加えたものである。スナバ回路Ｆ31は、分岐ノードＮ３、Ｎ１間に中間ノードＮ31を挟んで直列に接続されたダイオードＤ31aとコンデンサＣ31sおよびダイオードＤ31bから構成されている。
【００９０】
ダイオードＤ31bのカソードは、第２の蓄電回路Ｓ２を構成する最下段のコンデンサＣ21の上側端子に接続されている。スナバ回路Ｆ31は、スナバ回路Ｆ12、Ｆ23と異なり第２のメイン電流経路Ｍ２に接続されていないので、ダイオードＤ31aとコンデンサＣ31sをそれぞれ分岐ノードＮ３、Ｎ１間の何れに接続するかは任意である。
【００９１】
本実施形態によれば、例えば図７に示すデューティ比が６６％〜１００％の場合、モード６からモード１に遷移すると、インダクタＬ１に流れる電流Ｉ１は、コンデンサＣ31s、Ｃ12sを放電する。モード２からモード３に遷移すると、インダクタＬ２に流れる電流Ｉ２は、コンデンサＣ12s、Ｃ23sを充電する。モード４からモード５に遷移すると、インダクタＬ３に流れる電流Ｉ３は、コンデンサＣ23sを放電し、コンデンサＣ31sを充電する。すなわち、トランジスタＱ１、Ｑ２、Ｑ３の何れかがオフする遷移が生じた時、何れか２つのスナバコンデンサを充放電するので、ドレイン・ソース間電圧の急激な変化が一層抑制される。
【００９２】
（第８の実施形態）
第８の実施形態について図１６から図１８を参照しながら説明する。電力変換装置１９は、一対の高圧側入力端子Ｔ３、Ｔ４から入力した電圧Ｖinを降圧し、その降圧した電圧Ｖoutを一対の低圧側出力端子Ｔ１、Ｔ２から出力する非反転の降圧回路である。
【００９３】
出力端子Ｔ１、Ｔ２の間には、２系統（Ｎ＝２）のメイン電流経路Ｍ１、Ｍ２が並列に接続されている。メイン電流経路Ｍ１は、インダクタＬ１とダイオードＤ１とが分岐ノードＮ１を介して直列に接続されている。メイン電流経路Ｍ２は、インダクタＬ２とダイオードＤ２とが分岐ノードＮ２を介して直列に接続されている。ダイオードＤ１、Ｄ２は、通電電流を規制するメイン規制素子である。蓄電回路Ｓ１、Ｓ２、トランジスタＱ121〜Ｑ214およびトランジスタＱｔの構成は、第４の実施形態で説明した電力変換装置１５の構成（図１０参照）と同じである。
【００９４】
次に、図１７および図１８を参照しながら本実施形態の作用を説明する。全てのトランジスタは、ソース（素子端子に相当）が同一の蓄電回路Ｓ１に接続されているトランジスタＱ121、Ｑ122、Ｑ123、Ｑ124、Ｑｔからなる第１のサブ規制素子群と、ソースが蓄電回路Ｓ２に接続されているトランジスタＱ211、Ｑ212、Ｑ213、Ｑ214からなる第２のサブ規制素子群とに区別できる。
【００９５】
制御回路１２は、第１のサブ規制素子群のトランジスタ、第２のサブ規制素子群のトランジスタについて、それぞれ周期的なゲート信号Ｇ１、Ｇ２により、オフ状態に制御した後に所定の電荷転送期間だけオン状態に制御する。このとき、第１のサブ規制素子群と第２のサブ規制素子群の少なくとも一方のサブ規制素子群がオフしている状態となるように制御する。本実施形態では、１８０°の位相差を持つ同一波形のゲート信号Ｇ１、Ｇ２を用いるため、ゲート信号Ｇ１、Ｇ２が取り得るデューティ比は、０％よりも高く且つ５０％よりも低くなる。図１７は、モード、ゲート信号Ｇ１、Ｇ２、インダクタＬ１、Ｌ２に流れる電流Ｉ１、Ｉ２およびダイオードＤ１、Ｄ２のカソード電位の波形を示している。
【００９６】
図１８（ａ）から（ｃ）は、それぞれモード１、モード２、４、モード３における電流経路を示している。モード４では全てのトランジスタがオフし、インダクタＬ１、Ｌ２の電流Ｉ１、Ｉ２がそれぞれダイオードＤ１、Ｄ２を介して還流する。モード１になると第１のサブ規制素子群がオンし、蓄電回路Ｓ２を構成するコンデンサＣ22、Ｃ23、Ｃ24からトランジスタＱ122、Ｑ123、Ｑ124を介して蓄電回路Ｓ１を構成するコンデンサＣ11、Ｃ12、Ｃ13に電荷が移動する。また、高圧側入力端子Ｔ３からトランジスタＱｔを介して蓄電回路Ｓ１に充電電流が流れる。これらの充電電流とコンデンサＣ21からトランジスタＱ121を介して流れる電流は、インダクタＬ１に流れる。
【００９７】
モード２を経てモード３になると、第２のサブ規制素子群がオンし、蓄電回路Ｓ１を構成するコンデンサＣ11、Ｃ12、Ｃ13、Ｃ14からトランジスタＱ211、Ｑ212、Ｑ213、Ｑ214を介して蓄電回路Ｓ２を構成するコンデンサＣ21、Ｃ22、Ｃ23、Ｃ24に電荷が移動する。この充電電流はインダクタＬ２に流れる。トランジスタＱｔはオフしている。
【００９８】
この動作により、コンデンサＣ21の電圧はＶＡとなり、その他のコンデンサの電圧は２ＶＡとなる。モード１でのダイオードＤ１のカソード電位およびモード３でのダイオードＤ２のカソード電位はＶＡとなる。デューティ比Ｄに対する入力電圧Ｖinと出力電圧Ｖoutは、各インダクタに印加される電圧の時間平均がゼロであることを示す（１１）式から求めることができる。
Ｄ（Ｖout−ＶＡ）＋（１−Ｄ）Ｖout＝０  …（１１）
【００９９】
（１１）式によれば、電圧ＶＡは（１２）式で示す値になる。
ＶＡ＝１／Ｄ×Ｖout  …（１２）
【０１００】
モード１でダイオードＤｔを介して入力電流が流れるので、蓄電回路Ｓ１、Ｓ２のコンデンサの段数をＮｓ（本実施形態では４）とすれば、入力電圧Ｖinは（１３）式のようになる。従って、出力電圧Ｖoutは（１４）式のようになる。
Ｖin＝（２Ｎｓ＋１）ＶＡ＝（２Ｎｓ＋１）／Ｄ×Ｖout  …（１３）
Ｖout＝Ｄ／（２Ｎｓ＋１）×Ｖin  …（１４）
【０１０１】
以上説明したように、本実施形態の電力変換装置１９は、出力電流リプルを低減した非反転の降圧回路となる。その他、第１の実施形態と同様の作用および効果が得られる。
【０１０２】
（第９の実施形態）
第９の実施形態について図１９から図２１を参照しながら説明する。電力変換装置２０は、入力端子Ｔ１、Ｔ２から入力した電圧Ｖinを反転して昇圧し、昇圧電圧Ｖoutを出力端子Ｔ３、Ｔ４から出力する反転昇圧回路である。そのため、図１に示した電力変換装置１１に対し、メイン電流経路Ｍ１、Ｍ２におけるインダクタＬ１、Ｌ２とトランジスタＭ１、Ｍ２の接続順が逆になっている。蓄電回路Ｓ１、Ｓ２は２段構成とされており、ダイオードＤ121〜Ｄ212、Ｄｔの極性も逆になっている。
【０１０３】
制御回路１２が出力するゲート信号Ｇ１、Ｇ２は、図２０に示すように第１の実施形態と同様である。図２１（ａ）から（ｃ）は、それぞれモード１、モード２、４、モード３における電流経路を示している。モード４ではトランジスタＱ１、Ｑ２がオンし、インダクタＬ１、Ｌ２の電流Ｉ１、Ｉ２が増加する。モード１になるとトランジスタＱ１がオフし、蓄電回路Ｓ１の電位が押し下げられ、ダイオードＤ121、Ｄ122、Ｄｔが導通する。これにより、蓄電回路Ｓ１とコンデンサＣ21とからインダクタＬ１に電流Ｉ１が流れ込むとともに、蓄電回路Ｓ１を構成するコンデンサＣ11、Ｃ12が充電される。
【０１０４】
モード２を経てモード３になると、トランジスタＱ２がオフし、蓄電回路Ｓ２の電位が押し下げられ、ダイオードＤ211、Ｄ212が導通する。これにより、蓄電回路Ｓ２からインダクタＬ２に電流Ｉ２が流れ込むとともに、蓄電回路Ｓ２を構成するコンデンサＣ21、Ｃ22が充電される。この動作により、コンデンサＣ21の電圧は−ＶＡとなり、その他のコンデンサの電圧は−２ＶＡとなる。モード１においてインダクタＬ１に印加される電圧とモード３においてインダクタＬ２に印加される電圧はＶin−ＶＡとなる。
【０１０５】
各インダクタに印加される電圧の時間平均はゼロとなる必要があることから（１５）式が成立する。
Ｄ・Ｖin＋（１−Ｄ）（Ｖin−ＶＡ）＝０  …（１５）
【０１０６】
（１５）式によれば、電圧ＶＡは（１６）式で示す値になる。
ＶＡ＝１／（１−Ｄ）×Ｖin  …（１６）
【０１０７】
モード１でダイオードＤｔを介して入力電流が流れるので、蓄電回路Ｓ１、Ｓ２のコンデンサの段数をＮｓ（本実施形態では２）とすれば、出力電圧Ｖoutは（１７）式のようになる。
Ｖout＝Ｖin−（２Ｎｓ＋１）ＶＡ＝Ｖin−（２Ｎｓ＋１）／（１−Ｄ）×Ｖin  …（１７）
【０１０８】
トランジスタＱ１、Ｑ２がともにオフの状態が定常的に存在すると、コンデンサＣ11、Ｃ12、Ｃ21、Ｃ22が放電してしまう。従って、定常的に印加するゲート信号Ｇ１、Ｇ２が取り得るデューティ比は、５０％よりも高く且つ１００％よりも低くなる。Ｄ＞０．５を（１７）式に適用すると、出力電圧Ｖoutは（１８）式のようになる。
Ｖout＜−（４Ｎｓ＋１）×Ｖin  …（１８）
【０１０９】
以上説明したように、本実施形態の電力変換装置２０は、絶対値が入力電圧Ｖinよりも大きい負の電圧を出力する反転昇圧回路となる。その他、第１の実施形態と同様の作用および効果が得られる。
【０１１０】
（第１０の実施形態）
第１０の実施形態について図２２を参照しながら説明する。電力変換装置２１は、出力端子Ｔ３、Ｔ４間から電圧Ｖout1を出力する電力変換装置１１（図１参照）に対し、出力端子Ｔ５、Ｔ４間から電圧Ｖout2を出力する構成を加えたものである。ここで、出力端子Ｔ５、Ｔ４は中間入出力端子に相当し、当該端子間に平滑用のコンデンサＣ３が接続されている。
【０１１１】
蓄電回路Ｓ１を構成するコンデンサＣ12の上側端子と出力端子Ｔ５との間に、終端のダイオードＤｔと同じ極性、すなわち蓄電回路Ｓ１側がアノードとなるようにダイオードＤｍが接続されている。このダイオードＤｍは、中間引き出し用のサブ規制素子に相当する。ダイオードＤｍには、トランジスタＱ１がオフするモード１に出力電流が流れる。（４）式から、出力電圧Ｖout2は５ＶＡ＝５／（１−Ｄ）×Ｖinとなる。
【０１１２】
本実施形態によれば、１つの電力変換装置２１から２系統の昇圧電圧Ｖout1、Ｖout2を取り出すことができ、出力電圧Ｖout1、Ｖout2ごとに電力変換装置を設ける構成に比べ小型化できる。なお、中間出力を取り出す位置は、コンデンサＣ12の上側端子に限られない。蓄電回路Ｓ１を構成するコンデンサＣ11、Ｃ12、Ｃ13の上側および下側端子（トランジスタＱ１のドレイン端子を含める）、および蓄電回路Ｓ２を構成するコンデンサＣ21、Ｃ22、Ｃ23、Ｃ24の上側および下側端子（トランジスタＱ２のドレイン端子を含める）のうち、任意の１端子または複数端子から同時に出力を取り出すことができる。
【０１１３】
（第１１の実施形態）
第１１の実施形態について図２３を参照しながら説明する。電力変換装置２２は、図１に示した電力変換装置１１に対し、終端のダイオードＤｔと直列にＰチャネル型のＭＯＳトランジスタＱａを備えている。出力電流がしきい値よりも大きくなった時または出力電圧がしきい値よりも低下した時に、図示しない検出回路が出力異常信号Ｙｃを出力する。ドライバ２３は、出力異常信号Ｙｃを入力すると、トランジスタＱａをオフさせるゲート信号を出力する。
【０１１４】
本実施形態の電力変換装置２２によれば、出力短絡、過負荷等の異常時に出力を切り離すことができる。コンデンサＣ14の電圧をドライバ２３の電源電圧とすることができるので、ドライバ２３の駆動電源を別に設ける必要がなく、回路構成を簡単化できる。
【０１１５】
（第１２の実施形態）
第１２の実施形態について図２４を参照しながら説明する。電力変換装置２４は、インダクタＬ１、Ｌ２に替えて、磁心２５を共有した２つの巻線Ｗ１、Ｗ２からなる磁気部品２６を備えている。磁心２５は、ＥＥ型鉄心から構成されている。磁心２５の両外側の脚部には、それぞれギャップが設けられている。このうち一方の脚部に巻線Ｗ１が巻回され、他方の脚部に巻線Ｗ２が巻回されている。巻線Ｗ１と巻線Ｗ２は、それぞれ直流電流が通電されたときに、中央の脚部を通る磁束の直流成分が互いに打ち消し合う向きに巻回されている。
【０１１６】
本実施形態によれば、独立した複数のインダクタを別々に設ける構成に比べ、磁気部品２６の総体積および配置する上でのデッドスペースを低減できる。また、中央の脚部の断面積を低減でき、磁心２５の大きさを低減できる。これにより、電力変換装置２４の小型化を図ることができる。
【０１１７】
（第１３の実施形態）
第１３の実施形態について図２５を参照しながら説明する。電力変換装置２７は、インダクタＬ１、Ｌ２に替えて、磁心２８を共有した２つの巻線Ｗ１、Ｗ２からなる磁気部品２９を備えている。磁心２８は、ＥＥ型鉄心から構成されている。磁心２８の中央の脚部にはギャップが設けられている。一方の外側の脚部に巻線Ｗ１が巻回され、他方の外側の脚部に巻線Ｗ２が巻回されている。巻線Ｗ１と巻線Ｗ２は、図示の結合を有している。
【０１１８】
本実施形態によっても、独立した複数のインダクタを別々に設ける構成に比べ、磁気部品２９の総体積および配置する上でのデッドスペースを低減できる。また、デューティ比が５０％に近いときに、入出力電流ともにリプルが非常に小さくなる効果が得られる。従って、特定の昇圧比において非常に小さい入出力電流リプルを得たい場合に特に有効である。このとき、巻線Ｗ１、Ｗ２に流れる電流リプルも低減できる。巻線電流の電流リプルが小さくなると、表皮効果の発生を抑えることができるので、より細い巻線Ｗ１、Ｗ２を採用でき、磁気部品の総体積を一層低減できる。
【０１１９】
（第１４の実施形態）
第１４の実施形態について図２６を参照しながら説明する。電力変換装置３０は、インダクタＬ１、Ｌ２に替えて、インダクタＬ４とトランス３１からなる磁気部品３２を備えている。インダクタＬ４の一端は入力端子Ｔ１に接続されており、他端はトランス３１の一次巻線Ｗ１、二次巻線Ｗ２の各一端に共通に接続されている。トランス３１の一次巻線Ｗ１、二次巻線Ｗ２の各他端は、それぞれ分岐ノードＮ１、Ｎ２に接続されている。この構成は、図２５に示した磁気部品２９と等価であり、デューティ比が５０％に近いときに、入出力電流のリプルが非常に小さくなる効果が得られる。
【０１２０】
（その他の実施形態）
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。
【０１２１】
メイン電流経路および蓄電回路は、一般にＮ系統（Ｎは２以上の整数）とすることができる。蓄電回路は、一般に１段以上（より好ましくは２段以上）の直列に積み上げられたコンデンサから構成することができる。
【０１２２】
第２、第４〜第１４の実施形態においても、第３の実施形態と同様にして終端のサブ規制素子を蓄電回路Ｓ２または蓄電回路Ｓ３に接続する構成とすることができる。
第２、第３、第５〜第１４の実施形態においても、第４の実施形態と同様にして同期整流の構成とすることができる。
【０１２３】
第３、第４、第８〜第１４の実施形態においても、第５〜第７の実施形態と同様のスナバ回路を備えた構成とすることができる。ただし、高電圧側入出力端子に負電圧が加わる構成の場合、すなわち、高電圧側入出力端子において非共通側端子が共通側端子より電位が低い場合においては、スナバ回路の整流素子の極性を第５〜第７の実施形態に述べた極性と逆になるように入れ替える必要がある。すなわち、第５〜第７の実施形態では、スナバ用第１整流素子のカソード、スナバ用第２整流素子のアノードを中間ノードに接続していたが、負電圧が加わる構成の場合には、スナバ用第１整流素子のアノード、スナバ用第２整流素子のカソードを中間ノードに接続する必要がある。
【０１２４】
第２〜第９、第１１〜第１４の実施形態においても、第１０の実施形態と同様にして中間入出力端子を備えた構成とすることができる。中間入出力端子は、一対に限らず複数対設けることができる。これにより、１つの電力変換装置から複数系統の出力電圧を取り出すことができ、１つの電力変換装置に複数系統の電圧を入力することができる。なお、第１０の実施形態では中間入出力端子の一端を低圧側入出力端子と高圧側入出力端子が互いに接続された共通側端子Ｔ２、Ｔ４に接続しているが、中間入出力端子の一端は、必ずしも共通側端子に接続する必要はない。中間入出力端子の一端は低圧側入出力端子や高圧側入出力端子の任意の端子に接続するものであってもかまわない。また、他の中間入出力端子の任意の一端に接続するものであってもかまわない。
【０１２５】
第２〜第１０、第１２〜第１４の実施形態においても、第１１の実施形態と同様に、終端のサブ規制素子と直列に、出力異常信号Ｙｃの入力によりオフするスイッチを設けてもよい。この場合、スイッチを駆動するドライバの電源電圧として、蓄電回路を構成するコンデンサの電圧を用いることが好ましい。
【０１２６】
第２〜第１１の実施形態においても、第１２、第１３、第１４の各実施形態と同様の磁気部品２６、２９、３２を備えた構成とすることができる。
制御回路１２は、ゲート信号Ｇ１、Ｇ２、Ｇ３を別々のＰＩ制御器を用いて制御してもよい。
【０１２７】
メイン規制素子、サブ規制素子および終端のサブ規制素子がスイッチの場合、ＭＯＳトランジスタに限られず、バイポーラトランジスタ、ＩＧＢＴなど種々の半導体スイッチング素子により構成できる。
【符号の説明】
【０１２８】
図面中、１１、１３〜２２、２４、２７、３０は電力変換装置、１２は制御回路（制御手段）、２６、２９、３２は磁気部品、Ｔ１、Ｔ２は入力端子／出力端子（低圧側入出力端子）、Ｔ３、Ｔ４は出力端子／入力端子（高圧側入出力端子）、Ｔ５、Ｔ４は出力端子（中間入出力端子）、Ｍ１、Ｍ２、Ｍ３はメイン電流経路、Ｎ１、Ｎ２、Ｎ３は分岐ノード、Ｌ１、Ｌ２、Ｌ３はインダクタ（磁気部品）、Ｑ１、Ｑ２、Ｑ３はトランジスタ（メイン規制素子、スイッチ）、Ｑ121〜Ｑ124、Ｑ211〜Ｑ214はトランジスタ（サブ規制素子、スイッチ）、Ｑｔはトランジスタ（終端のサブ規制素子、スイッチ）、Ｄ１、Ｄ２はダイオード（メイン規制素子、整流素子）、Ｄ121〜Ｄ124、Ｄ211〜Ｄ214、Ｄ231〜Ｄ233、Ｄ311〜Ｄ313はダイオード（サブ規制素子、整流素子）、Ｄｔはダイオード（終端のサブ規制素子、整流素子）、Ｄｍはダイオード（中間引き出し用のサブ規制素子）、Ｓ１、Ｓ２、Ｓ３は蓄電回路、Ｃ11〜Ｃ14、Ｃ21〜Ｃ24、Ｃ31〜Ｃ33はコンデンサ（蓄電素子）、Ｃ２、Ｃ３はコンデンサ（平滑蓄電素子）、Ｆ12、Ｆ23、Ｆ31はスナバ回路である。
【図１】
2015142482.tif 000003
【図２】
2015142482.tif 000004
【図３】
2015142482.tif 000005
【図４】
2015142482.tif 000006
【図５】
2015142482.tif 000007
【図６】
2015142482.tif 000008
【図７】
2015142482.tif 000009
【図８】
2015142482.tif 000010
【図９】
2015142482.tif 000011
【図１０】
2015142482.tif 000012
【図１１】
2015142482.tif 000013
【図１２】
2015142482.tif 000014
【図１３】
2015142482.tif 000015
【図１４】
2015142482.tif 000016
【図１５】
2015142482.tif 000017
【図１６】
2015142482.tif 000018
【図１７】
2015142482.tif 000019
【図１８】
2015142482.tif 000020
【図１９】
2015142482.tif 000021
【図２０】
2015142482.tif 000022
【図２１】
2015142482.tif 000023
【図２２】
2015142482.tif 000024
【図２３】
2015142482.tif 000025
【図２４】
2015142482.tif 000026
【図２５】
2015142482.tif 000027
【図２６】
2015142482.tif 000028