(57)【要約】【課題】入力信号を複数の増幅回路を通して増幅する信号処理回路において、高域ノイズの減衰量を向上させる技術を提供すること。【解決手段】信号処理回路１は、複数のオペアンプＯＰ１，ＯＰ２，ＯＰ３、複数のローパスフィルタ１１，１２，１３及び複数の電源ラインＬ１，Ｌ２，Ｌ３を備える。複数のオペアンプＯＰ１，ＯＰ２，ＯＰ３は、直列接続されており、入力信号を増幅するように構成されている。複数のローパスフィルタ１１，１２，１３の各々は、直列抵抗成分を有している。複数の電源ラインＬ１，Ｌ２，Ｌ３の各々は、複数のオペアンプＯＰ１，ＯＰ２，ＯＰ３のうちの１つと複数のローパスフィルタ１１，１２，１３のうちの１つとを接続するように構成されている。【選択図】図１
2015171011.tif 000002
【特許請求の範囲】
【請求項１】
信号処理回路であって、
複数の増幅回路、複数のローパスフィルタ及び複数の電源ラインを備え、
前記複数の増幅回路は、直列接続されており、入力信号を増幅するように構成されており、
前記複数のローパスフィルタの各々は、直列抵抗成分を有しており、
前記複数の電源ラインの各々は、前記複数の増幅回路のうちの少なくとも１つと前記複数のローパスフィルタのうちの１つを接続するように構成されている、信号処理回路。
【請求項２】
前記複数の電源ラインの１つは、前記複数の増幅回路のうちの最終段の増幅回路にのみ接続するように構成されている、請求項１に記載の信号処理回路。
【請求項３】
前記複数のローパスフィルタの各々は、等価抵抗素子とキャパシタで構成されるＲＣフィルタを含み、
前記複数のローパスフィルタの各々の前記等価抵抗素子の抵抗値が等しく、
前記複数のローパスフィルタの各々の前記キャパシタの容量値が等しい、請求項１又は２に記載の信号処理回路。
【請求項４】
前記複数のローパスフィルタの各々は、等価抵抗素子とキャパシタで構成されるＲＣフィルタを含み、
前記複数のローパスフィルタの各々の前記等価抵抗素子における電圧降下が等しく、
前記複数のローパスフィルタの各々のカットオフ周波数が等しい、請求項１又は２に記載の信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示される技術は、入力信号を複数の増幅回路を通して増幅する信号処理回路に関する。
【背景技術】
【０００２】
例えば、半導体の歪みゲージを利用した半導体圧力センサが知られている。この種の半導体圧力センサから出力される検出信号は非常に小さい。このため、特許文献１に開示されるように、検出信号は、複数の増幅回路を通して増幅される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−１１０３６７号公報（特に、図１、図７（ａ））
【発明の概要】
【発明が解決しようとする課題】
【０００４】
この種の信号処理回路では、検出信号を高精度に検出するために、ノイズ対策が必要である。特許文献１では、複数の増幅回路に共通して接続する共通電源ラインにＲＣフィルタを設けることで、電源端子から電源ラインを介して増幅回路に混入する高域ノイズを除去する技術を開示する。
【０００５】
特許文献１の技術では、複数の増幅回路の各々に必要な電源電流が共通電源ラインに纏めて供給されるので、共通電源ラインを流れる電源電流が比較的大きい。このため、ＲＣフィルタにおける電圧降下を抑えるために、ＲＣフィルタの抵抗素子の抵抗値を小さくしなければならない。しかしながら、ＲＣフィルタの抵抗素子の抵抗値が小さいと、カットオフ周波数が高くなり、高域ノイズの減衰量が悪化する。
【０００６】
本明細書は、高域ノイズの減衰量が向上する信号処理回路を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本明細書で開示される技術は、電源ラインが複数本に分割され、各々の電源ラインに直列抵抗成分を有するローパスフィルタが設けられていることを特徴とする。電源ラインが複数本に分割されると、電源電流も分割されて各々の電源ラインに供給されるので、各々の電源ラインを流れる電源電流が小さくなる。このため、ローパスフィルタにおける電圧降下を抑えながら、各々の電源ラインに設けられるローパスフィルタの直列抵抗成分を高くすることができる。この結果、ローパスフィルタのカットオフ周波数が低くなり、高域ノイズの減衰量が向上する。
【図面の簡単な説明】
【０００８】
【図１】図１は、本実施例の信号処理回路の回路構成の概略を示す。
【図２】図２は、ローパスフィルタ部の回路構成を示す。
【図３】図３は、ＲＣフィルタにおける等価抵抗とカットオフ周波数の関係を示す。
【図４】図４は、本実施例の信号処理回路において、電源端子にノイズを印加したときの出力ドリフト電圧を示す。
【図５】図５は、本実施例の信号処理回路において、出力端子にノイズを印加したときの出力ドリフト電圧を示す。
【図６】図６は、変形例の信号処理回路の回路構成の概略を示す。
【図７】図７は、変形例の信号処理回路の回路構成の概略を示す。
【図８】図８は、変形例の信号処理回路の回路構成の概略を示す。
【発明を実施するための形態】
【０００９】
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
【００１０】
本明細書で開示される信号処理回路の一実施形態は、複数の増幅回路、複数のローパスフィルタ及び複数の電源ラインを備えていてもよい。複数の増幅回路は、直列接続されており、入力信号を増幅するように構成されていてもよい。増幅回路は、入力信号を増幅して出力するものであり、その種類は特に限定されない。一例では、増幅回路にオペアンプを利用することができる。複数のローパスフィルタの各々は、直列抵抗成分を有していてもよい。ローパスフィルタは、高域ノイズをカットするものであり、その種類は特に限定されない。一例では、ローパスフィルタにＲＣフィルタを利用することができる。複数の電源ラインの各々は、複数の増幅回路のうちの少なくとも１つと複数のローパスフィルタのうちの１つを接続するように構成されていてもよい。電源ラインの１つは、複数の増幅回路と１つのローパスフィルタを接続してもよく、１つの増幅回路と１つのローパスフィルタを接続してもよい。電源ラインの１つに割り当てられる増幅回路及びローパスフィルタは、他の電源ラインに割り当てられる増幅回路及びローパスフィルタと重複しない。
【００１１】
本明細書で開示される信号処理回路の一実施形態では、複数の電源ラインの１つが、複数の増幅回路のうちの最終段の増幅回路にのみ接続するように構成されていてもよい。この実施形態の信号処理回路では、出力端子に印加されるノイズが、電源ラインを介して前段の増幅回路に混入することが抑制される。
【００１２】
本明細書で開示される信号処理回路の一実施形態では、複数のローパスフィルタの各々は、等価抵抗素子とキャパシタで構成されるＲＣフィルタを含んでいてもよい。この場合、複数のローパスフィルタの各々の等価抵抗素子の抵抗値が等しく、複数のローパスフィルタの各々のキャパシタの容量値が等しくてもよい。この実施形態の信号処理回路では、電源端子に印加されてローパスフィルタを通過したノイズの各々に位相差が生じない。このため、この実施形態の信号処理回路では、ノイズの位相差による影響が抑えられる。
【００１３】
本明細書で開示される信号処理回路の一実施形態では、複数のローパスフィルタの各々は、等価抵抗素子とキャパシタで構成されるＲＣフィルタを含んでいてもよい。複数のローパスフィルタの各々の等価抵抗素子における電圧降下が等しく、複数のローパスフィルタの各々のカットオフ周波数が等しくてもよい。この実施形態の信号処理回路では、ローパスフィルタが小さい面積で構成可能となるので、製造コストが低減される。
【実施例１】
【００１４】
図１に示されるように、信号処理回路１は、センサ素子２の検出信号を増幅して出力する回路であり、増幅部３、ローパスフィルタ部１０、複数の電源ラインＬ１，Ｌ２，Ｌ３、接地ラインＬ１０、電源端子２１、接地端子２２及び出力端子２３を備える。信号処理回路１は、１つの半導体基板に形成された半導体集積回路である。
【００１５】
センサ素子２は、例えば、半導体の歪みゲージを利用した半導体圧力センサであり、車両の内燃機関の吸気圧を検出するために用いられる。センサ素子２は、車両の内燃機関の吸気圧を検出し、検出した検出信号を増幅部３に出力する。
【００１６】
増幅部３は、複数のオペアンプＯＰ１，ＯＰ２，ＯＰ３を有しており、第１オペアンプＯＰ１と第２オペアンプＯＰ２と第３オペアンプＯＰ３が直列接続されている。センサ素子２の検出信号は、複数のオペアンプＯＰ１，ＯＰ２，ＯＰ３を通して増幅され、増幅された検出信号を出力信号ＶＯＵＴとして出力端子２３に出力する。なお、オペアンプＯＰ１，ＯＰ２，ＯＰ３は、特許請求の範囲に記載の増幅回路の一例である。
【００１７】
第１オペアンプＯＰ１は、最も入力側に配置されており、センサ素子２の検出信号が入力する。第１オペアンプＯＰ１は、所定の増幅度で検出信号を増幅し、第２オペアンプＯＰ２に出力信号を出力する。第１オペアンプＯＰ１の正電源端子は、第１電源ラインＬ１に接続されている。
【００１８】
第２オペアンプＯＰ２は、第１オペアンプＯＰ１と第３オペアンプＯＰ３の間に配置されており、第１オペアンプＯＰ１の出力信号が入力する。第２オペアンプＯＰ２は、所定の増幅度で第１オペアンプＯＰ１の出力信号を増幅し、第３オペアンプＯＰ３に出力信号を出力する。第２オペアンプＯＰ２の正電源端子は、第２電源ラインＬ２に接続されている。
【００１９】
第３オペアンプＯＰ３は、最も出力側に配置されており、第２オペアンプＯＰ２の出力信号が入力する。第３オペアンプＯＰ３は、所定の増幅度で第２オペアンプＯＰ２の出力信号を増幅し、出力端子２３に出力信号ＶＯＵＴを出力する。第３オペアンプＯＰ３の正電源端子は、第３電源ラインＬ３に接続されている。複数のオペアンプＯＰ１，ＯＰ２，ＯＰ３の各々の負電源端子は、接地ラインＬ１０を介して接地端子２２に接続されている。
【００２０】
ローパスフィルタ部１０は、複数のローパスフィルタ１１，１２，１３を有する。第１ローパスフィルタ１１は、第１電源ラインＬ１に接続されており、電源端子２１と第１オペアンプＯＰ１の間に設けられている。第２ローパスフィルタ１２は、第２電源ラインＬ２に接続されており、電源端子２１と第２オペアンプＯＰ２の間に設けられている。第３ローパスフィルタ１３は、第３電源ラインＬ３に接続されており、電源端子２１と第３オペアンプＯＰ３の間に設けられている。
【００２１】
図２に示されるように、第１ローパスフィルタ１１は、第１抵抗素子Ｒ１と第１キャパシタＣ１で構成されるＲＣフィルタである。第２ローパスフィルタ１２は、第２抵抗素子Ｒ２と第２キャパシタＣ２で構成されるＲＣフィルタである。第３ローパスフィルタ１３は、第３抵抗素子Ｒ３と第３キャパシタＣ３で構成されるＲＣフィルタである。
【００２２】
本実施例の信号処理回路１では、増幅部３に対する電源ラインＬ１，Ｌ２，Ｌ３が複数本に分割されている。このため、第１オペアンプＯＰ１に必要とされる電源電流Ｉ１は第１ローパスフィルタ１１を介して第１電源ラインＬ１に供給され、第２オペアンプＯＰ２に必要とされる電源電流Ｉ２は第２ローパスフィルタ１２を介して第２電源ラインＬ２に供給され、第３オペアンプＯＰ３に必要とされる電源電流Ｉ３は第３ローパスフィルタ１３を介して第３電源ラインＬ３に供給される。
【００２３】
例えば、電源ラインが複数のオペアンプＯＰ１，ＯＰ２，ＯＰ３に共通して接続する共通電源ラインで構成され、その共通電源ラインに１つのＲＣフィルタが設けられている場合、そのＲＣフィルタには３つの電源電流Ｉ１，Ｉ２，Ｉ３の合計電流が流れる。このため、共通電源ラインの場合、ＲＣフィルタの抵抗素子の抵抗値は、抵抗素子における電圧降下を抑えるために、小さくしなければならない。一方、本実施例の信号処理回路１では、電源ラインＬ１，Ｌ２，Ｌ３が３つに分割され、分割された電源ラインＬ１，Ｌ２，Ｌ３の各々にＲＣフィルタが設けられている。このため、１つの電源ラインＬ１，Ｌ２，Ｌ３に供給される電源電流Ｉ１，Ｉ２，Ｉ３は小さいので、ＲＣフィルタを構成する抵抗素子Ｒ１，Ｒ２，Ｒ３の抵抗値が高くても、抵抗素子Ｒ１，Ｒ２，Ｒ３における電圧降下が抑えられ、オペアンプＯＰ１，ＯＰ２，ＯＰ３の動作を保証する十分な電圧をオペアンプＯＰ１，ＯＰ２，ＯＰ３に供給することができる。
【００２４】
ここで、ＲＣフィルタのカットオフ周波数は、数式１で表すことができる。ここで、「Ｒｅｑ」はＲＣフィルタの直列抵抗成分を有する等価抵抗素子による等価抵抗であり、「Ｃ」はキャパシタの容量である。
【００２５】
【数１】
2015171011.tif 000003
【００２６】
上記したように、本実施例の信号処理回路１では、ローパスフィルタ１１，１２，１３の抵抗素子Ｒ１，Ｒ２，Ｒ３の抵抗値を高くすることができる。このため、ローパスフィルタ１１，１２，１３の等価抵抗が大きくなり、カットオフ周波数を低下させることができる。図３に示されるように、ローパスフィルタ１１，１２，１３のカットオフ周波数が低下すると、高域ノイズの減衰量が大きくなる。本実施例の信号処理回路１は、電源端子２１から増幅部３に混入する高域ノイズに対して耐性が高い。
【００２７】
図４に、電源端子２１から増幅部３に混入する高域ノイズに対する耐性についてのシミュレーション結果を示す。横軸は、電源端子２１に強制的に印加したノイズの周波数である。ノイズの振幅は１Ｖに設定されている。縦軸は、出力端子２３に出力される出力信号ＶＯＵＴが、ノイズを印加した前後でドリフトした電圧（以下、出力ドリフト電圧という）である。シミュレーションに用いた第１ローパスフィルタ１１は、第１抵抗素子Ｒ１の等価抵抗値が３ｋΩであり、第１キャパシタＣ１の容量が１００ｐＦである。シミュレーションに用いた第２ローパスフィルタ１２は、第２抵抗素子Ｒ２の等価抵抗値が３ｋΩであり、第２キャパシタＣ２の容量が１００ｐＦである。シミュレーションに用いた第３ローパスフィルタ１３は、第３抵抗素子Ｒ３の等価抵抗値が３ｋΩであり、第３キャパシタＣ３の容量が１００ｐＦである。
【００２８】
図４に示されるように、本実施例の信号処理回路１は、共通電源ラインの場合に比して出力ドリフト電圧が小さくなることが確認された。本実施例の信号処理回路１は、共通電源ラインの場合に比して、電源端子２１から増幅部３に混入する高域ノイズに対する耐性が高いことが確認された。
【００２９】
また、本実施例の信号処理回路１では、第３電源ラインＬ３が増幅部３の最終段に配置されている第３オペアンプＯＰ３にのみ接続する。例えば、共通電源ラインの場合、出力端子に印加された高域ノイズは、共通電源ラインを介して前段のオペアンプに混入してしまう。一方、本実施例の信号処理回路１では、出力端子２３に印加される高域ノイズは、第３ローパスフィルタ１３によって除去されるので、第１オペアンプＯＰ１及び第２オペアンプＯＰ２に混入することが抑制される。このため、本実施例の信号処理回路１は、出力端子２３から増幅部３に混入する高域ノイズに対しても耐性が高い。
【００３０】
図５に、出力端子２３から増幅部３に混入する高域ノイズに対する耐性についてのシミュレーション結果を示す。横軸は、出力端子２３に強制的に印加したノイズの周波数である。ノイズの振幅は３Ｖに設定されている。縦軸は、出力端子２３に出力される出力信号ＶＯＵＴが、ノイズを印加した前後でドリフトした電圧（以下、出力ドリフト電圧という）である。シミュレーションに用いた第１ローパスフィルタ１１は、第１抵抗素子Ｒ１の等価抵抗値が３ｋΩであり、第１キャパシタＣ１の容量が１００ｐＦである。シミュレーションに用いた第２ローパスフィルタ１２は、第２抵抗素子Ｒ２の等価抵抗値が３ｋΩであり、第２キャパシタＣ２の容量が１００ｐＦである。シミュレーションに用いた第３ローパスフィルタ１３は、第３抵抗素子Ｒ３の等価抵抗値が３ｋΩであり、第３キャパシタＣ３の容量が１００ｐＦである。
【００３１】
図５に示されるように、本実施例の信号処理回路１は、共通電源ラインの場合に比して出力ドリフト電圧が小さいことが確認された。本実施例の信号処理回路１は、共通電源ラインの場合に比して、出力端子２３から増幅部３に混入する高域ノイズに対する耐性が高いことが確認された。
【００３２】
以下、本実施例の信号処理回路１の他の特徴及び変形例を列記する。
（１）本実施例の信号処理回路１では、第１ローパスフィルタ１１の第１抵抗素子Ｒ１と第２ローパスフィルタ１２の第２抵抗素子Ｒ１２と第３ローパスフィルタ１３の第３抵抗素子Ｒ３の抵抗値が等しくなるように構成され、第１ローパスフィルタ１１の第１キャパシタＣ１と第２ローパスフィルタ１２の第２キャパシタＣ２と第３ローパスフィルタ１３の第３キャパシタＣ３の容量値が等しくなるように構成されていてもよい。このことは、数式２で表すことができる。
【００３３】
【数２】
2015171011.tif 000004
【００３４】
この場合、電源端子２１に印加されてローパスフィルタ１１，１２，１３を通過したノイズの各々に位相差が生じない。このため、センサ素子２及び増幅部３の動作については、ノイズの位相差による影響が抑えられる。
【００３５】
（２）本実施例の信号処理回路１では、第１ローパスフィルタ１１の第１抵抗素子Ｒ１と第２ローパスフィルタ１２の第２抵抗素子Ｒ１２と第３ローパスフィルタ１３の第３抵抗素子Ｒ３における電圧降下が等しくなるように構成され、第１ローパスフィルタ１１と第２ローパスフィルタ１２と第３ローパスフィルタ１３のカットオフ周波数が等しくなるように構成されていてもよい。このことは、数式３で表すことができる。
【００３６】
【数３】
2015171011.tif 000005
【００３７】
本実施例の信号処理回路１の増幅部３では、後段のオペアンプに必要とされる電源電流が大きく、前段のオペアンプに必要とされる電源電流は小さい。即ち、上記条件によると、前段のオペアンプに接続されるローパスフィルタの抵抗素子の抵抗値が大きくなるので、ローパスフィルタ間のカットオフ周波数を同一とするならば、キャパシタの容量値が小さくなる。これにより、信号処理回路１のチップ面積を小さくすることができ、製造コストを低減させることができる。
【００３８】
（３）図６に示す変形例の信号処理回路１００は、信号処理回路２のローパスフィルタ部１０が、第４ローパスフィルタ１４を有することを特徴とする。さらに、信号処理回路１００では、第４電源ラインＬ４がセンサ素子２と第４ローパスフィルタ１４を接続することを特徴とする。信号処理回路１００では、図１の信号処理回路１に比して、第１電源ラインＬ１に流れる電流電源を小さくすることができるので、第１ローパスフィルタ１１のカットオフ周波数を低下させることができる。
【００３９】
（４）図７に示す変形例の信号処理回路１０１は、第１電源ラインＬ１が第３オペアンプＯＰ３に接続されていることを特徴とする。変形例の信号処理回路１０１では、図１の信号処理回路１に比して、ローパスフィルタの個数を少なくすることができるので、チップ面積の低下を実現することができる。
【００４０】
（５）図８に示す変形例の信号処理回路１０２は、第１電源ラインＬ１が第２オペアンプＯＰ２に接続されていることを特徴とする。変形例の信号処理回路１０２では、図１の信号処理回路１に比して、ローパスフィルタの個数を少なくすることができるので、チップ面積の低下を実現することができる。さらに、変形例の信号処理回路１０２では、最終段の第３オペアンプＯＰ３に接続する第３電源ラインＬ３が設けられているので、出力端子２３に印加される高域ノイズは、第３ローパスフィルタ１３によって除去され、第１オペアンプＯＰ１及び第２オペアンプＯＰ２に混入することが抑制される。変形例の信号処理回路１０２は、出力端子２３から増幅部３に混入する高域ノイズに対して耐性が高い。
【００４１】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４２】
１：信号処理回路
２：センサ素子
３：増幅部
１０：ローパスフィルタ部
１１：第１ローパスフィルタ
１２：第２ローパスフィルタ
１３：第３ローパスフィルタ
Ｌ１：第１電源ライン
Ｌ２：第２電源ライン
Ｌ３：第３電源ライン
ＯＰ１：第１オペアンプ
ＯＰ２：第２オペアンプ
ＯＰ３：第３オペアンプ
【図１】
2015171011.tif 000006
【図２】
2015171011.tif 000007
【図３】
2015171011.tif 000008
【図４】
2015171011.tif 000009
【図５】
2015171011.tif 000010
【図６】
2015171011.tif 000011
【図７】
2015171011.tif 000012
【図８】
2015171011.tif 000013