(57)【要約】【課題】低コストでスイッチング動作を高速化することができる駆動回路システムを提供する。【解決手段】ゲート電極Ｇ、ドレイン電極Ｄ及びソース電極Ｓを有するスイッチング素子Ｑを駆動する駆動回路システムであって、スイッチング素子Ｑをオフ状態からオン状態に駆動するトランジスタＴ１がゲート抵抗Ｒ１を介してゲート電極Ｇに接続され、スイッチング素子Ｑをオン状態からオフ状態に駆動するトランジスタＴ２がゲート抵抗Ｒ２を介してゲート電極Ｇに接続されている。また、トランジスタＴ１とゲート抵抗Ｒ１との接続部とトランジスタＴ２とゲート抵抗Ｒ２との接続部との間に接続されるコンデンサＣ１、ゲート抵抗Ｒ１に並列に接続されるコンデンサＣ２、及びゲート抵抗Ｒ２に並列に接続されるコンデンサＣ３からなる群より選ばれた少なくとも一つのコンデンサを備える。【選択図】図１
2015207853.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極、ドレイン電極及びソース電極を有するスイッチング素子を駆動する駆動回路システムであって、
前記ゲート電極に第１抵抗を介して接続され、前記スイッチング素子をオフ状態からオン状態に駆動する第１駆動素子と、
前記ゲート電極に第２抵抗を介して接続され、前記スイッチング素子をオン状態からオフ状態に駆動する第２駆動素子と、
前記第１駆動素子と前記第１抵抗との接続部と前記第２駆動素子と前記第２抵抗との接続部との間に接続される第１コンデンサ、前記第１抵抗に並列に接続される第２コンデンサ、及び前記第２抵抗に並列に接続される第３コンデンサからなる群より選ばれた少なくとも一つのコンデンサを備えることを特徴とする駆動回路システム。
【請求項２】
前記スイッチング素子に電圧を印加する駆動電源をさらに備え、
前記コンデンサには前記第１コンデンサが含まれ、
前記第１コンデンサの容量は、前記駆動電源の出力電圧を前記第１コンデンサの容量と前記スイッチング素子の寄生容量とによって分圧したときの、前記スイッチング素子のゲートーソース間の電圧が前記スイッチング素子のゲート閾値電圧以上となるように設定されることを特徴とする請求項１に記載の駆動回路システム。
【請求項３】
前記スイッチング素子に電圧を印加する駆動電源をさらに備え、
前記コンデンサには前記第２コンデンサが含まれ、
前記第２コンデンサの容量は、前記駆動電源の出力電圧を前記第２コンデンサの容量と前記スイッチング素子の寄生容量とによって分圧したときの、前記スイッチング素子のゲートーソース間の電圧が前記スイッチング素子のゲート閾値電圧以上となるように設定されることを特徴とする請求項１に記載の駆動回路システム。
【請求項４】
前記スイッチング素子に電圧を印加する駆動電源をさらに備え、
前記コンデンサには前記第３コンデンサが含まれ、
前記第３コンデンサの容量は、前記駆動電源の出力電圧によって前記スイッチング素子の寄生容量に蓄えられた電荷を、前記第３コンデンサの容量に前記寄生容量を加えた容量で割った電圧が、前記スイッチング素子のゲート閾値電圧以下となるように設定されることを特徴とする請求項１に記載の駆動回路システム。
【請求項５】
前記第２コンデンサに直列に接続される第３抵抗、及び前記第３コンデンサに直列に接続される第４抵抗からなる群より選ばれた少なくとも一つの抵抗を備えることを特徴とする請求項１〜４のいずれか１項に記載の駆動回路システム。
【請求項６】
前記ゲート電極と前記ソース電極との間に接続される第４コンデンサをさらに備えることを特徴とする請求項１〜５のいずれか１項に記載の駆動回路システム。
【請求項７】
前記スイッチング素子に電圧を印加する駆動電源をさらに備え、
前記コンデンサには前記第１コンデンサが含まれ、
前記第１コンデンサの容量は、前記駆動電源の出力電圧を前記スイッチング素子の寄生容量に前記第４コンデンサの容量を加えた容量と、前記第１コンデンサの容量とによって分圧したときの、前記スイッチング素子のゲートーソース間の電圧が前記スイッチング素子のゲート閾値電圧以上となるように設定されることを特徴とする請求項６に記載の駆動回路システム。
【請求項８】
前記スイッチング素子に電圧を印加する駆動電源をさらに備え、
前記コンデンサには前記第２コンデンサが含まれ、
前記第２コンデンサの容量は、前記駆動電源の出力電圧を前記スイッチング素子の寄生容量に前記第４コンデンサの容量を加えた容量と、前記第２コンデンサの容量とによって分圧したときの、前記スイッチング素子のゲートーソース間の電圧が前記スイッチング素子のゲート閾値電圧以上となるように設定されることを特徴とする請求項６に記載の駆動回路システム。
【請求項９】
前記スイッチング素子に電圧を印加する駆動電源をさらに備え、
前記コンデンサには前記第３コンデンサが含まれ、
前記第３コンデンサの容量は、前記駆動電源の出力電圧によって前記スイッチング素子の寄生容量と前記第４コンデンサとに蓄えられた電荷を、前記第３コンデンサの容量に前記寄生容量と前記第４コンデンサの容量とを加えた容量で割った電圧が、前記スイッチング素子のゲート閾値電圧以下となるように設定されることを特徴とする請求項６に記載の駆動回路システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路システムに関する。
【背景技術】
【０００２】
従来より、スイッチング損失の増大とスイッチング素子破壊を防止し、安定して動作可能な駆動回路が知られている（特許文献１参照）。特許文献１は、オン用ゲート抵抗器及びオフ用ゲート抵抗器のそれぞれに整流ダイオードを配置し、スイッチング素子のオンオフを独立に制御している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−３１９６３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１では、２つの整流ダイオードを用いるためコスト面で不利である。そこで、整流ダイオードを外すことが考えられる。しかし、整流ダイオードを外すと、回路の抵抗値が増加することになり、スイッチング動作に遅れが発生するおそれがある。
【０００５】
本発明は、上記問題に鑑みて成されたものであり、その目的は、低コストでスイッチング動作を高速化することができる駆動回路システムを提供することである。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る駆動回路システムは、ゲート電極、ドレイン電極及びソース電極を有するスイッチング素子を駆動する駆動回路システムであって、スイッチング素子をオフ状態からオン状態に駆動する第１駆動素子が第１抵抗を介してゲート電極に接続され、スイッチング素子をオン状態からオフ状態に駆動する第２駆動素子が第２抵抗を介してゲート電極に接続されている。また、第１駆動素子と第１抵抗との接続部と第２駆動素子と第２抵抗との接続部との間に接続される第１コンデンサ、第１抵抗に並列に接続される第２コンデンサ、及び第２抵抗に並列に接続される第３コンデンサからなる群より選ばれた少なくとも一つのコンデンサを備える。
【発明の効果】
【０００７】
本発明によれば、低コストでスイッチング動作を高速化することができる。
【図面の簡単な説明】
【０００８】
【図１】図１は、本発明の第１実施形態に係る駆動回路システムの構成を示す回路図である。
【図２】図２は、本発明の第２実施形態に係る駆動回路システムの構成を示す回路図である。
【図３】図３は、本発明の第３実施形態に係る駆動回路システムの構成を示す回路図である。
【図４】図４は、本発明の第４実施形態に係る駆動回路システムの構成を示す回路図である。
【図５】図５は、本発明の第５実施形態に係る駆動回路システムの構成を示す回路図である。
【図６】図６は、本発明の第６実施形態に係る駆動回路システムの構成を示す回路図である。
【図７】図７は、本発明の第７実施形態に係る駆動回路システムの構成を示す回路図である。
【図８】図８は、本発明の第８実施形態に係る駆動回路システムの構成を示す回路図である。
【図９】図９は、本発明の第９実施形態に係る駆動回路システムの構成を示す回路図である。
【図１０】図１０は、本発明の第１０実施形態に係る駆動回路システムの構成を示す回路図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態について、図面を参照して説明する。図面の記載において同一部分には同一符号を付して説明を省略する。
【００１０】
［第１の実施形態］
図１を参照して、第１実施形態に係わる駆動回路システムの構成を説明する。
駆動回路システムは、駆動回路１と、駆動回路１に接続されるスイッチング素子Ｑから構成される。駆動回路１は、スイッチング素子Ｑのゲート電極Ｇに駆動信号を出力し、スイッチング素子Ｑのオンオフを制御する。
【００１１】
スイッチング素子Ｑは、高電位側電極であるドレイン電極Ｄ、低電位側電極であるソース電極Ｓ、及び制御電極であるゲート電極Ｇを有する高電圧・高電流用のパワー半導体であり、炭化珪素（ＳｉＣ）やダイヤモンド（Ｃ）等のワイドバンドギャップ半導体を用いることができる。また、スイッチング素子Ｑは、ゲート−ソース間に寄生容量Ｃｇを有する。
【００１２】
駆動回路１は、スイッチング素子Ｑをオフ状態からオン状態に駆動するための駆動素子であるＮＰＮ型のトランジスタＴ１と、スイッチング素子Ｑをオン状態からオフ状態に駆動するための駆動素子であるＰＮＰ型のトランジスタＴ２とからなるプッシュプル回路と、ゲート抵抗Ｒ１と、ゲート抵抗Ｒ２と、コンデンサＣ１と、駆動電源Ｅ１と、トランジスタＴ１，Ｔ２を駆動するための駆動信号を供給する信号発生器１１と、から構成される。
【００１３】
次に、駆動回路１の各構成の接続関係を説明する。
駆動電源Ｅ１の正極側は、トランジスタＴ１のコレクタＣに接続されている。トランジスタＴ１のエミッタＥは、ゲート抵抗Ｒ１を介してスイッチング素子Ｑに接続されている。また、トランジスタＴ２のエミッタＥは、ゲート抵抗Ｒ２を介してスイッチング素子Ｑに接続されている。トランジスタＴ１のエミッタＥとトランジスタＴ２のエミッタＥとの間にはコンデンサＣ１が接続されている。すなわち、コンデンサＣ１は、トランジスタＴ１のエミッタＥとゲート抵抗Ｒ１との接続部と、トランジスタＴ２のエミッタＥとゲート抵抗Ｒ２との接続部との間に接続されている。トランジスタＴ１のベースＢとトランジスタＴ２のベースＢは、信号発生器１１に接続されている。また、駆動電源Ｅ１の負極側、トランジスタＴ２のコレクタＣ、及びソース電極Ｓは、信号発生器１１に接続されている。
【００１４】
なお、トランジスタＴ１及びトランジスタＴ２は、バイポーラトランジスタとして説明するが、同様の動作が可能であるユニポーラトランジスタを用いてもよい。
【００１５】
次に、第１実施形態に係わる駆動回路システムの動作について説明する。
【００１６】
まず、スイッチング素子Ｑのオン動作について説明する。
信号発生器１１からオン信号が出力されると、トランジスタＴ１がオン、トランジスタＴ２がオフとなり、駆動電源Ｅ１、トランジスタＴ１、ゲート抵抗Ｒ１を介して、寄生容量Ｃｇに電流が流れる（以下、この電流経路を電流経路ａという。）。また、駆動電源Ｅ１、トランジスタＴ１、コンデンサＣ１、ゲート抵抗Ｒ２を介して、寄生容量Ｃｇに電流が流れる（以下、この電流経路を電流経路ｂという。）。これにより、スイッチング素子Ｑのゲート−ソース間の電圧Ｖｇｓが上昇する。そして、電圧Ｖｇｓがゲート閾値電圧を超えると、スイッチング素子Ｑがオンする。
【００１７】
ここで図１において、コンデンサＣ１がない場合、電流経路ａのゲート抵抗Ｒ１と電流経路ｂのゲート抵抗Ｒ２とによって、特許文献１と比較して電流経路の抵抗値が増加することになる。ゲート抵抗Ｒ１及びゲート抵抗Ｒ２は、スイッチング素子Ｑのゲート抵抗として作用するだけでなく、トランジスタＴ１のベース抵抗としても作用する。すなわち、抵抗値の増加は、トランジスタＴ１の動作遅れの要因となる。そこで、第１実施形態では、トランジスタＴ１のエミッタＥとトランジスタＴ２のエミッタＥとの間にコンデンサＣ１を接続する。これにより、トランジスタＴ１にオン信号が入力された際のインピーダンスをゼロに近似することができるため、トランジスタＴ１のベース電流の立ち上がり速度を高速化することができる。これにより、スイッチング素子Ｑに入力される駆動信号の立ち上がり速度を高速化することができる。
【００１８】
ここで、スイッチング素子Ｑに入力される駆動信号は、ゲート抵抗Ｒ１が接続される電流経路ａと、コンデンサＣ１とゲート抵抗Ｒ２が直列に接続される電流経路ｂの２つの経路を通ることになる。ゲート抵抗Ｒ１及びゲート抵抗Ｒ２は、スイッチング素子Ｑに入力される駆動信号の立ち上がり直後の動きを制御することができる。すなわち、コンデンサＣ１は、トランジスタＴ１のベース電流の立ち上がり速度を高速化し、ゲート抵抗Ｒ１及びゲート抵抗Ｒ２は、高速化された駆動信号の立ち上がり直後の動きを制御する。これにより、駆動回路システムは、スイッチング素子Ｑのオン動作を高速化することができる。
【００１９】
次に、スイッチング素子Ｑのオフ動作について説明する。
信号発生器１１からオフ信号が出力されると、トランジスタＴ１がオフ、トランジスタＴ２がオンとなり、駆動電源Ｅ１の出力電圧によって寄生容量Ｃｇに蓄えられた電荷が放電され、寄生容量Ｃｇ、ゲート抵抗Ｒ２を介して、トランジスタＴ２に電流が流れる（以下、この電流経路を電流経路ｃという。）。また、寄生容量Ｃｇ、ゲート抵抗Ｒ１、コンデンサＣ１を介して、トランジスタＴ２に電流が流れる（以下、この電流経路を電流経路ｄという。）。これにより、スイッチング素子Ｑのゲート−ソース間の電圧Ｖｇｓが降下する。そして、電圧Ｖｇｓがゲート閾値電圧を下回ると、スイッチング素子Ｑがオフする。
【００２０】
スイッチング素子Ｑのオフ動作時もオン動作時と同様に、電流経路ｃのゲート抵抗Ｒ２と電流経路ｄのゲート抵抗Ｒ１とによって、特許文献１と比較して電流経路の抵抗値が増加することになる。そこで、コンデンサＣ１を接続して、トランジスタＴ２のベース電流の立ち下がり速度を高速化する。そして、ゲート抵抗Ｒ１及びゲート抵抗Ｒ２は、高速化された駆動信号の立ち下がり直後の動きを制御する。これにより、駆動回路システムは、スイッチング素子Ｑのオフ動作を高速化することができる。
【００２１】
以上、説明したように、第１実施形態の駆動回路システムは、コンデンサＣ１によってトランジスタＴ１のベース電流の立ち上がり速度を高速化し、ゲート抵抗Ｒ１及びゲート抵抗Ｒ２によって、高速化された駆動信号の立ち上がり直後の動きを制御する。また、駆動回路システムは、コンデンサＣ１によってトランジスタＴ２のベース電流の立ち下がり速度を高速化し、ゲート抵抗Ｒ１及びゲート抵抗Ｒ２によって、高速化された駆動信号の立ち下がり直後の動きを制御する。これにより、駆動回路システムは、低コストでスイッチング動作を高速化することができる。
【００２２】
なお、コンデンサＣ１の容量によっては、スイッチング素子Ｑのオンオフ動作をさらに高速化することができる。例えば、スイッチング素子Ｑのオン動作を高速化する場合、コンデンサＣ１の容量と寄生容量Ｃｇで駆動電源Ｅ１の出力電圧を分圧したときに、ゲート−ソース間の電圧Ｖｇｓがスイッチング素子Ｑのゲート閾値電圧以上となるようにコンデンサＣ１の容量を設定すればよい。これにより、駆動回路システムは、スイッチング素子Ｑのオン動作をさらに高速化することができる。
【００２３】
一方、スイッチング素子Ｑのオフ動作を高速化する場合、駆動電源Ｅ１の出力電圧によって寄生容量Ｃｇに蓄えられた電荷を、コンデンサＣ１の容量に寄生容量Ｃｇを加えた容量（Ｃ１＋Ｃｇ）で割った電圧が、スイッチング素子Ｑのゲート閾値電圧以下となるようにコンデンサＣ１の容量を設定すればよい。これにより、駆動回路システムは、スイッチング素子Ｑのオフ動作をさらに高速化することができる。
【００２４】
［第２の実施形態］
図２を参照して、本発明の第２実施形態について説明する。第２実施形態が第１実施形態と異なるのは、駆動回路２に駆動電源Ｅ２を設けたことである。より詳しくは、駆動電源Ｅ２の負極側はトランジスタＴ２のコレクタＣに接続され、駆動電源Ｅ２の正極側は、ソース電極Ｓ及び駆動電源Ｅ２の負極側と信号発生器１１に接続されている。
【００２５】
駆動電源Ｅ２は、スイッチング素子Ｑのオフ動作時にゲート−ソース間に対して、負電圧を印加することができるため、スイッチング素子Ｑのオフ動作時の誤動作を抑制することができる。
【００２６】
［第３の実施形態］
図３を参照して、本発明の第３実施形態について説明する。第３実施形態が第２実施形態と異なるのは、駆動回路３において、コンデンサＣ１を外し、ゲート抵抗Ｒ１にコンデンサＣ２を並列に接続したことである。
【００２７】
この構成により、トランジスタＴ１にオン信号が入力された際のインピーダンスをゼロに近似することができるため、トランジスタＴ１のベース電流の立ち上がり速度を高速化することができる。これにより、駆動回路システムは、スイッチング素子Ｑのオン動作を高速化することができる。
【００２８】
また、コンデンサＣ２の容量は、コンデンサＣ２の容量と寄生容量Ｃｇで駆動電源Ｅ１の出力電圧を分圧したときに、ゲート−ソース間の電圧Ｖｇｓがスイッチング素子Ｑのゲート閾値電圧以上となるように設定することができる。これにより、スイッチング素子Ｑのオン動作をさらに高速化することができる。
【００２９】
［第４の実施形態］
図４を参照して、本発明の第４実施形態について説明する。第４実施形態が第３実施形態と異なるのは、駆動回路４のトランジスタＴ１とゲート電極Ｇとの間であって、コンデンサＣ２に対して直列に接続されるゲート抵抗Ｒ３を設けたことである。
【００３０】
ゲート抵抗Ｒ３は、コンデンサＣ２の作用によって高速化したスイッチング素子Ｑのスイッチング速度を調整することができる。これにより、駆動回路システムは、スイッチングに起因するノイズ量を調整することができる。例えば、ノイズ量を低減する場合は、ゲート抵抗Ｒ３を大きくすればよい。
【００３１】
［第５の実施形態］
図５を参照して、本発明の第５実施形態について説明する。第５実施形態が第２実施形態と異なるのは、駆動回路５において、コンデンサＣ１を外し、ゲート抵抗Ｒ２にコンデンサＣ３を並列に接続したことである。
【００３２】
この構成により、トランジスタＴ２にオン信号が入力された際のインピーダンスをゼロに近似することができるため、トランジスタＴ２のベース電流の立ち上がり速度を高速化することができる。これにより、駆動回路システムは、スイッチング素子Ｑのオフ動作を高速化することができる。
【００３３】
また、コンデンサＣ３の容量は、駆動電源Ｅ１の出力電圧によって寄生容量Ｃｇに蓄えられた電荷を、コンデンサＣ３の容量に寄生容量Ｃｇを加えた容量（Ｃ３＋Ｃｇ）で割った電圧が、スイッチング素子Ｑのゲート閾値電圧以下となるように設定することができる。これにより、スイッチング素子Ｑのオフ動作をさらに高速化することができる。
【００３４】
［第６の実施形態］
図６を参照して、本発明の第６実施形態について説明する。第６実施形態が第５実施形態と異なるのは、駆動回路６のトランジスタＴ２とゲート電極Ｇとの間であって、コンデンサＣ３に対して直列に接続されるゲート抵抗Ｒ４を設けたことである。
【００３５】
ゲート抵抗Ｒ４は、コンデンサＣ３の作用によって高速化したスイッチング素子Ｑのスイッチング速度を調整することができる。これにより、駆動回路システムは、スイッチングに起因するノイズ量を調整することができる。例えば、ノイズ量を低減する場合は、ゲート抵抗Ｒ４を大きくすればよい。
【００３６】
［第７の実施形態］
図７を参照して、本発明の第７実施形態について説明する。第７実施形態の駆動回路７は、第４実施形態の駆動回路４と第６実施形態の駆動回路６を組合わせたものである。
【００３７】
この構成により、駆動回路システムは、スイッチング素子Ｑのオンオフ両方のスイッチング速度を高速化することができる。さらに、駆動回路システムは、スイッチング速度を個別に調整することができ、スイッチングに起因するノイズ量を調整することができる。
【００３８】
［第８の実施形態］
図８を参照して、本発明の第８実施形態について説明する。第８実施形態が第２実施形態と異なるのは、駆動回路８において、スイッチング素子Ｑの寄生容量ＣｇにコンデンサＣ４を並列に接続したことである。すなわち、コンデンサＣ４は、ゲート電極Ｇとソース電極Ｓとに接続されている。
【００３９】
スイッチング素子Ｑを高速スイッチングさせた時に発生するゲート−ソース間の電圧Ｖｇｓの電圧変化によってスイッチング素子Ｑが誤作動をする場合がある。そこで、コンデンサＣ４を接続して、ゲートーソース間の容量を大きくする。これにより、駆動回路システムは、電圧Ｖｇｓの電圧変化を抑制することができ、スイッチング素子Ｑの誤作動を低減することができる。
【００４０】
また、コンデンサＣ１の容量は、寄生容量ＣｇにコンデンサＣ４を加えた容量（Ｃｇ＋Ｃ４）と、コンデンサＣ１の容量とで駆動電源Ｅ１の出力電圧を分圧したときに、ゲート−ソース間の電圧Ｖｇｓがスイッチング素子Ｑのゲート閾値電圧以上となるように設定してもよい。これにより、駆動回路システムは、スイッチング素子Ｑのオン動作を高速化することができる。
【００４１】
また、コンデンサＣ１の容量は、駆動電源Ｅ１の出力電圧により寄生容量ＣｇとコンデンサＣ４に貯まった電荷を、コンデンサＣ１の容量に寄生容量ＣｇとコンデンサＣ４の容量を加えた容量（Ｃ１＋Ｃｇ＋Ｃ４）で割った電圧が、スイッチング素子のゲート閾値電圧以下となるように設定してもよい。これにより、駆動回路システムは、スイッチング素子Ｑのオフ動作を高速化することができる。
【００４２】
［第９の実施形態］
図９を参照して、本発明の第９実施形態について説明する。第９実施形態が第７実施形態と異なるのは、駆動回路９において、スイッチング素子Ｑの寄生容量ＣｇにコンデンサＣ４を並列に接続したことである。
【００４３】
この構成により、駆動回路システムは、スイッチング素子Ｑのオンオフ両方のスイッチング速度を高速化することができる。また、駆動回路システムは、スイッチング速度を個別に調整することができ、スイッチングに起因するノイズ量を調整することができる。また、ゲートーソース間の容量が大きくなるため、ゲート−ソース間の電圧Ｖｇｓの電圧変化を抑制することができ、スイッチング素子Ｑの誤作動を低減することができる。
【００４４】
また、コンデンサＣ２の容量は、寄生容量ＣｇにコンデンサＣ４を加えた容量（Ｃｇ＋Ｃ４）と、コンデンサＣ２の容量とで駆動電源Ｅ１の出力電圧を分圧したときに、ゲート−ソース間の電圧Ｖｇｓがスイッチング素子Ｑのゲート閾値電圧以上となるように設定してもよい。これにより、駆動回路システムは、スイッチング素子Ｑのオン動作を高速化することができる。
【００４５】
また、コンデンサＣ３の容量は、駆動電源Ｅ１の出力電圧により寄生容量ＣｇとコンデンサＣ４に貯まった電荷を、コンデンサＣ３の容量に寄生容量ＣｇとコンデンサＣ４の容量を加えた容量（Ｃ３＋Ｃｇ＋Ｃ４）で割った電圧が、スイッチング素子のゲート閾値電圧以下となるように設定してもよい。これにより、駆動回路システムは、スイッチング素子Ｑのオフ動作を高速化することができる。
【００４６】
［第１０の実施形態］
図１０を参照して、本発明の第１０実施形態について説明する。第１０実施形態が第９実施形態と異なるのは、駆動回路１０において、トランジスタＴ１のエミッタＥとトランジスタＴ２のエミッタＥとの間にコンデンサＣ１を接続したことである。
【００４７】
この構成により、駆動回路システムは、スイッチング素子Ｑのオンオフ両方のスイッチング速度を高速化することができる。また、駆動回路システムは、スイッチング速度を個別に調整することができ、スイッチングに起因するノイズ量を調整することができる。また、ゲートーソース間の容量が大きくなるため、ゲート−ソース間の電圧Ｖｇｓの電圧変化を抑制することができ、スイッチング素子Ｑの誤作動を低減することができる。
【００４８】
上記のように、本発明の実施形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【符号の説明】
【００４９】
１、２、３、４、５、６、７、８、９、１０  駆動回路
Ｑ  スイッチング素子
Ｔ１、Ｔ２  トランジスタ（駆動素子）
Ｃ１、Ｃ２、Ｃ３、Ｃ４  コンデンサ
Ｃｇ  寄生容量
Ｒ１、Ｒ２、Ｒ３、Ｒ４  ゲート抵抗
Ｅ１、Ｅ２  駆動電源
１１  信号発生器
【図１】
2015207853.tif 000003
【図２】
2015207853.tif 000004
【図３】
2015207853.tif 000005
【図４】
2015207853.tif 000006
【図５】
2015207853.tif 000007
【図６】
2015207853.tif 000008
【図７】
2015207853.tif 000009
【図８】
2015207853.tif 000010
【図９】
2015207853.tif 000011
【図１０】
2015207853.tif 000012