(57)【要約】      （修正有）【課題】読み出し情報に対する信頼性を高めつつ、高速動作を実現し、かつ小型化を図り得るアンチヒューズメモリおよび半導体記憶装置を提案する。【解決手段】スイッチゲート電極７およびプログラムゲート電極８で同じワード線ＷＬ１を共有させつつ、プログラムゲート絶縁膜１２だけを絶縁破壊させることができるので、回路構成を小型化し得、また、スイッチゲート電極７の仕事関数を変えれば、当該スイッチゲート絶縁膜１１の膜厚を薄くし得、データ読み出し時におけるスイッチゲート電極７でのチャネル領域におけるオンオフ動作の高速動作を実現し得る。読み出しゲート電圧がプログラムゲート電極８に繰り返し印加されても、プログラムゲート絶縁膜１２が破壊されてデータが書き込まれた状態にはならず、データの読み出し時における読み出し情報に対する信頼性を高めることができる。【選択図】図２
2015142081.tif 000002
【特許請求の範囲】
【請求項１】
表面に不純物拡散領域が形成され、該不純物拡散領域にビット線が接続された基板と、
前記基板上にプログラムゲート絶縁膜を介して形成されたプログラムゲート電極と、
前記不純物拡散領域と前記プログラムゲート電極との間の前記基板上にスイッチゲート絶縁膜を介して形成され、前記プログラムゲート電極の仕事関数とは異なる仕事関数を有したスイッチゲート電極と、
前記プログラムゲート電極および前記スイッチゲート電極に対し同電位を印加するワード線とを備え、
前記ワード線から前記プログラムゲート電極および前記スイッチゲート電極に同電位の絶縁破壊ワード電圧が印加された際、前記プログラムゲート電極の仕事関数と前記スイッチゲート電極の仕事関数の違いにより、前記スイッチゲート絶縁膜および前記プログラムゲート絶縁膜に加わる電圧が変わり、前記スイッチゲート絶縁膜の絶縁状態を維持させつつ、前記プログラムゲート絶縁膜だけを絶縁破壊させる
ことを特徴とするアンチヒューズメモリ。
【請求項２】
前記スイッチゲート電極と対向するチャネル領域をオン状態に切り替えるスイッチゲート閾値電圧の絶対値が、前記プログラムゲート電極と対向するチャネル領域をオン状態に切り替えるプログラムゲート閾値電圧の絶対値と同じか、或いは該プログラムゲート閾値電圧の絶対値よりも高く選定されている
ことを特徴とする請求項１記載のアンチヒューズメモリ。
【請求項３】
前記プログラムゲート電極と前記スイッチゲート電極とが一体形成された、1トランジスタ構成でなる
ことを特徴とする請求項１または２記載のアンチヒューズメモリ。
【請求項４】
前記プログラムゲート電極と前記スイッチゲート電極とが別体で形成され、前記プログラムゲート電極と前記スイッチゲート電極との間の前記基板の表面に不純物拡散領域を有した、2トランジスタ構成でなる
ことを特徴とする請求項１または２記載のアンチヒューズメモリ。
【請求項５】
前記プログラムゲート絶縁膜の膜厚と、前記スイッチゲート絶縁膜の膜厚とが同じ膜厚に形成されている
ことを特徴とする請求項１〜４のうちいずれか１項記載のアンチヒューズメモリ。
【請求項６】
複数のワード線および複数のビット線の各交差箇所にアンチヒューズメモリが配置された半導体記憶装置であって、
前記アンチヒューズメモリが請求項１〜５のうちいずれか１項記載のアンチヒューズメモリである
ことを特徴とする半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アンチヒューズメモリおよび半導体記憶装置に関する。
【背景技術】
【０００２】
従来、絶縁膜を破壊することにより、1回限りデータの書き込みを行えるアンチヒューズメモリとしては、米国特許第6,856,540号（特許文献１）に示すアンチヒューズメモリが知られている。図８Ａに示すように、この特許文献１のアンチヒューズメモリ100は、スイッチトランジスタ101とプログラムトランジスタ102とが活性領域たる基板103に並んで形成された２トランジスタ構成からなる。
【０００３】
実際上、スイッチトランジスタ101には、不純物拡散領域104a,104b間の基板103上にスイッチゲート絶縁膜107を介してスイッチゲート電極106が形成されており、一方の不純物拡散領域104aにビット線BLが接続され、スイッチゲート電極106にワード線WL100が接続されている。スイッチトランジスタ101と対をなすプログラムトランジスタ102には、他方の不純物拡散領域104bと素子分離層105との間の基板103上にプログラムゲート絶縁膜109を介してプログラムゲート電極110が形成されており、スイッチゲート電極106に接続されたワード線WL100とは別のワード線WL200が当該プログラムゲート電極110に接続されている。
【０００４】
プログラムトランジスタ102は、データ書き込み時、ワード線WL200からプログラムゲート電極110に印加される絶縁破壊ワード電圧と、ビット線BLに印加される絶縁破壊ビット電圧との電圧差によりプログラムゲート絶縁膜109が絶縁破壊し、基板103と絶縁されていたプログラムゲート電極110が、プログラムゲート絶縁膜109の絶縁破壊により基板103と電気的に繋がり得る。スイッチトランジスタ101は、データ読み出し時、ワード線WL100およびビット線BLから印加される電圧差によりオン状態となり、対となるプログラムトランジスタ102でのプログラムゲート電極110と基板103との電気的な繋がり状態を、ビット線BLに印加した電圧の変化を基に判断し、データの書き込み有無を判別し得る。
【０００５】
一方、このような２トランジスタ構成でなるアンチヒューズメモリ100とは別に、米国特許第7,402,855号（特許文献２）には、１トランジスタ構成でなるアンチヒューズメモリが開示されている。図８Ｂに示すように、この特許文献２のアンチヒューズメモリ200には、素子分離層204と不純物拡散領域207とが基板203の表面に所定間隔を設けて形成されており、これら素子分離層204および不純物拡散領域207間の基板203上にスイッチゲート絶縁膜211aおよびプログラムゲート絶縁膜211bを介してゲート電極210が形成されている。なお、この実施の形態の場合、不純物拡散領域207は、高濃度不純物拡散領域205と、高濃度不純物拡散領域205の一側面に接するように形成された低濃度不純物拡散領域206とを有し、低濃度不純物拡散領域206と素子分離層204との間にチャネル領域を形成し得る。
【０００６】
また、アンチヒューズメモリ200には、高濃度不純物拡散領域205にビット線BLが接続され、ゲート電極210にワード線WL100が接続されており、データ書き込み時、当該ワード線WL100に絶縁破壊ワード電圧が印加され、ビット線BLに絶縁破壊ビット電圧が印加され得る。ここで、かかる構成に加えて、ゲート電極210は、不純物拡散領域207側の一方の底部に基板203の表面から遠ざかるように凹んだ段差部209を有し、段差部209での底部領域におけるスイッチゲート絶縁膜211aの膜厚が、素子分離層204側の段差のない他方の底部領域におけるプログラムゲート絶縁膜211bの膜厚よりも厚くなるように形成されている。
【０００７】
これによりアンチヒューズメモリ200では、データ書き込み時、ワード線WL100に印加された絶縁破壊ワード電圧と、ビット線BLに印加された絶縁破壊ビット電圧との電圧差により、膜厚の薄い一方のプログラムゲート絶縁膜211bが絶縁破壊されてデータが書き込まれた状態になるものの、膜厚が厚い他方のスイッチゲート絶縁膜211aの絶縁状態が維持され得るようになされている。また、このアンチヒューズメモリ200は、データ読み出し時、ワード線WL100およびビット線BLから印加される電圧差によりオン状態となり、膜厚の薄いプログラムゲート絶縁膜211bでのゲート電極210と基板203との電気的な繋がり状態を、ビット線BLに印加した電圧の変化を基に判断し、データの書き込み有無を判別し得る。
【０００８】
また、他の１トランジスタ構成でなるアンチヒューズメモリとしては、米国特許第6,940,751号（特許文献３）のようなアンチヒューズメモリ（特許文献３におけるFIGURE27参照）も考えられている。ここで、この特許文献３のFIGURE27に示したアンチヒューズメモリの概略構成について図９に示す。図９に示すように、このアンチヒューズメモリ300には、不純物拡散領域304,305が基板303の表面に所定間隔を設けて形成されており、これら不純物拡散領域304,305間の基板303上に並列に配置されたスイッチゲート絶縁膜308およびプログラムゲート絶縁膜309を介してゲート電極306が形成されている。
【０００９】
因みに、図９に示すアンチヒューズメモリ300では、特許文献３のFIGURE27において「ワード線」と命名している配線を「ビット線BL」とし、特許文献３のFIGURE27において「ビット線」と命名している配線を「ワード線WL」としている。これは、アンチヒューズメモリにおいて不純物拡散領域に接続される配線を一般的に「ビット線」と呼ぶことが多いことから、図９では、それに従い、一方の不純物拡散領域305に接続されている配線を「ビット線BL」とし、ゲート電極306に接続されている配線を「ワード線WL」としたものである。但し、特許文献３のFIGURE27に示すアンチヒューズメモリと、図９に示すアンチヒューズメモリ300とは、配線の呼び方が異なるだけであって構成上大きな違いはない。
【００１０】
この場合、アンチヒューズメモリ300には、データ書き込み時、ゲート電極306に接続されたワード線WLに絶縁破壊ワード電圧が印加され、一方の不純物拡散領域305に接続されたビット線BLに絶縁破壊ビット電圧が印加され得る。ここで、かかる構成に加えて、サイドウォール311に挟まれたゲート電極210と基板309との間に形成されたスイッチゲート絶縁膜308およびプログラムゲート絶縁膜309は、同じ膜厚に形成されているものの、製造過程において一方のプログラムゲート絶縁膜309に対し不純物がイオン注入されており、スイッチゲート絶縁膜308に比べてプログラムゲート絶縁膜309の方が絶縁破壊し易いよう、即ち本来何も手を加えなければ維持できたゲート絶縁膜の寿命をイオン注入により悪化させ、プログラムゲート絶縁膜309の方を積極的に破壊するように形成されている。
【００１１】
これによりアンチヒューズメモリ300では、データ書き込み時、ワード線WLに印加された絶縁破壊ワード電圧と、ビット線BLに印加された絶縁破壊ビット電圧との電圧差により、不純物がイオン注入された一方のプログラムゲート絶縁膜309が絶縁破壊されてデータが書き込まれた状態になるものの、不純物がイオン注入されていない他方のスイッチゲート絶縁膜308の絶縁状態が維持され得るようになされている。また、このアンチヒューズメモリ300は、データ読み出し時、ワード線WLおよびビット線BLから印加される電圧差によりオン状態となり、プログラムゲート絶縁膜309でのゲート電極306と基板303との電気的な繋がり状態を、ビット線BLに印加した電圧の変化を基に判断し、データの書き込み有無を判別し得る。ここではイオン注入によりプログラムゲート絶縁膜309を積極的に破壊し易くする事例をあげたが、それ以外にも基板形状に尖りを持たせる方法や、その領域の材料を変えるなど、プログラムゲート領域に特殊な加工処理を施すことにより、プログラムゲート絶縁膜を積極的に破壊し易くする方法が知られている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許第6,856,540号明細書
【特許文献２】米国特許第7,402,855号明細書
【特許文献３】米国特許第6,940,751号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、かかる構成でなる前者のアンチヒューズメモリ100では、プログラムトランジスタ102とは別に独立したスイッチトランジスタ101を設けていることから、当該プログラムトランジスタ102に絶縁破壊ワード電圧を印加する制御回路とは別に、スイッチトランジスタをオンオフ制御するためのスイッチ制御回路が必要となり、その分、小型化が図り難いという問題があった。
【００１４】
これに対して後者のアンチヒューズメモリ200では、データ書き込み時におけるプログラムゲート絶縁膜211bの絶縁破壊や、データ読み出し時におけるスイッチゲート絶縁膜211a領域でのチャネル領域のオンオフ動作を、ワード線WL100に接続された1つの制御回路を用いて行うことができるので、前者のアンチヒューズメモリ100のようなスイッチ制御回路を独立に設ける必要がない分、回路構成を小型化し得る。
【００１５】
しかしながら、後者のアンチヒューズメモリ200では、データ書き込み時、ワード線WL100から印加された絶縁破壊ワード電圧と、ビット線BLから印加された絶縁破壊ビット電圧との電圧差が生じても、スイッチゲート絶縁膜211aが絶縁破壊しないように、当該スイッチゲート絶縁膜211aの膜厚を十分に厚く形成しておく必要があることから、当該スイッチゲート絶縁膜211aの膜厚が厚くなる分だけ、データ読み出し時におけるオンオフ動作の高速動作を実現し難いという問題があった。
【００１６】
この点、最後に挙げた従来のアンチヒューズ300では、スイッチゲート絶縁膜308の膜厚と、プログラムゲート絶縁膜309の膜厚とが同じ膜厚に形成されていることから、上述した後者のアンチヒューズ200と異なり、データ読み出し時におけるオンオフ動作の高速動作を実現し得るようになされている。
【００１７】
しかしながら、かかる構成でなるアンチヒューズ300では、プログラムゲート絶縁膜309が破壊し易くなっていることから、データを読み出すためにゲート電極306に読み出しゲート電圧が繰り返し印加されると、プログラムゲート絶縁膜309に対する負担が蓄積してゆき、最終的にはデータ読み出し時にプログラムゲート絶縁膜309が破壊されてしまう虞もある。このためアンチヒューズ300では、データ書き込み時にプログラムゲート絶縁膜309が破壊されていないにもかかわらず、データ読み出し時にプログラムゲート絶縁膜309が破壊してしまうと虞があることから、データの読み出し時における読み出し情報の信頼性が低下してしまうという問題があった。
【００１８】
そこで、本発明は以上の点を考慮してなされたもので、読み出し情報に対する信頼性を高めつつ、高速動作を実現し、かつ小型化を図り得るアンチヒューズメモリおよび半導体記憶装置を提案することを目的とする。
【課題を解決するための手段】
【００１９】
かかる課題を解決するため本発明のアンチヒューズメモリは、表面に不純物拡散領域が形成され、該不純物拡散領域にビット線が接続された基板と、前記基板上にプログラムゲート絶縁膜を介して形成されたプログラムゲート電極と、前記不純物拡散領域と前記プログラムゲート電極との間の前記基板上にスイッチゲート絶縁膜を介して形成され、前記プログラムゲート電極の仕事関数とは異なる仕事関数を有したスイッチゲート電極と、前記プログラムゲート電極および前記スイッチゲート電極に対し同電位を印加するワード線とを備え、前記ワード線から前記プログラムゲート電極および前記スイッチゲート電極に同電位の絶縁破壊ワード電圧が印加された際、前記プログラムゲート電極の仕事関数と前記スイッチゲート電極の仕事関数の違いにより、前記スイッチゲート絶縁膜および前記プログラムゲート絶縁膜に加わる実効的な電圧が仕事関数差分変化し、前記スイッチゲート絶縁膜の絶縁状態を維持させつつ、前記プログラムゲート絶縁膜だけを絶縁破壊させることを特徴とする。
【００２０】
また、本発明の半導体記憶装置は、複数のワード線および複数のビット線の各交差箇所にアンチヒューズメモリが配置された半導体記憶装置であって、前記アンチヒューズメモリが請求項１〜５のうちいずれか１項記載のアンチヒューズメモリであることを特徴とする。
【発明の効果】
【００２１】
本発明によれば、スイッチゲート電極およびプログラムゲート電極で同じワード線を共有させつつ、プログラムゲート絶縁膜だけを絶縁破壊させることができるので、従来のようにスイッチゲート電極およびプログラムゲート電極毎に独立したワード線を介してそれぞれ別のスイッチ制御回路を設ける必要がない分、回路構成を小型化し得、また、スイッチゲート電極の仕事関数を変えれば、スイッチゲート絶縁膜の膜厚を厚くしなくても絶縁状態を維持し得ることから、当該スイッチゲート絶縁膜の膜厚を薄くし得、その分、データ読み出し時におけるスイッチゲート電極でのチャネル領域におけるオンオフ動作の高速動作を実現し得る。
【００２２】
さらに、このアンチヒューズメモリおよび半導体記憶装置では、従来のようにプログラムゲート絶縁膜に対して不純物をイオン注入して破壊し易くする等の特殊な加工処理をしておらず、プログラムゲート絶縁膜がスイッチゲート絶縁膜と同様にデータの読み出し時に破壊し難い膜質で形成し得ることから、仮に読出しゲート電圧がプログラムゲート電極に繰り返し印加されても、プログラムゲート絶縁膜が破壊されてデータが書き込まれた状態にはならず、データの読み出し時における読み出し情報に対する信頼性を高めることができる。
【図面の簡単な説明】
【００２３】
【図１】本発明のアンチヒューズメモリを備えた半導体記憶装置の書き込み動作と、読み出し動作の説明に供する回路図である。
【図２】本発明による第１の実施の形態によるアンチヒューズメモリの断面構成を示す概略図である。
【図３】本発明による第２の実施の形態によるアンチヒューズメモリの断面構成を示す概略図である。
【図４】本発明による第３の実施の形態によるアンチヒューズメモリの断面構成を示す概略図である。
【図５】本発明による第４の実施の形態によるアンチヒューズメモリの断面構成を示す概略図である。
【図６】本発明による第５の実施の形態によるアンチヒューズメモリの断面構成を示す概略図である。
【図７】本発明による第６の実施の形態によるアンチヒューズメモリの断面構成を示す概略図である。
【図８】図８Ａは、従来の2トランジスタ構成のアンチヒューズメモリの断面構成を示す概略図であり、図８Ｂは、従来の1トランジスタ構成のアンチヒューズメモリ（１）の断面構成を示す概略図である。
【図９】従来の1トランジスタ構成のアンチヒューズメモリ（２）の断面構成を示す概略図である。
【発明を実施するための形態】
【００２４】
以下図面に基づいて本発明の実施の形態を詳述する。
【００２５】
（１）第１の実施の形態
図１Ａにおいて、SMは半導体記憶装置を示し、本発明によるアンチヒューズメモリ1がアレイ状に配置された構成を有し、当該アレイ状に配置されたアンチヒューズメモリ1の行方向と平行な複数のワード線WL1,WL2と、列方向と平行な複数のビット線BL1,BL2との交差箇所にてアンチヒューズメモリ1がそれぞれワード線WL1,WL2およびビット線BL1,BL2に接続されている。
【００２６】
ビット線BL1,BL2は、カラムスイッチCSに接続されており、当該カラムスイッチCSから所定の電圧が個別に印加され得る。また、ワード線WL1,WL2は、ワードドライバWDに接続されており、当該ワードドライバWDから所定の電圧が個別に印加され得る。これにより半導体記憶装置SMは、カラムスイッチCSにより各ビット線BL1,BL2に印加する電圧値が選定されるとともに、ワードドライバWDにより各ワード線WL1,WL2に印加する電圧値が選定されることにより、例えばワード線WL1およびビット線BL1が交差する書き込みエリアER1にある1行1列目のアンチヒューズメモリ1にのみデータを書き込み得る。
【００２７】
ここで、図１Ａは、例えばアンチヒューズメモリ1をＰ型ウェルに形成したＮ型ＭＯＳ構造とし、1行1列目のアンチヒューズメモリ1にのみデータを書き込む際の電圧値を示している。なお、以下、データが書き込まれるアンチヒューズメモリ1を書き込みメモリ1aと呼び、データが書き込まれないアンチヒューズメモリ1を非書き込みメモリ1bと呼ぶ。この場合、カラムスイッチCSは、書き込みメモリ1aが接続されたビット線BL1に0[V]の絶縁破壊ビット電圧を印加し、非書き込みメモリ1bのみが接続されたビット線BL2に2.5[V]の絶縁非破壊ビット電圧を印加し得る。一方、ワードドライバWDは、書き込みメモリ1aが接続されたワード線WL1に5[V]の絶縁破壊ワード電圧を印加し、非書き込みメモリ1bのみが接続されたワード線WL2に2.5[V]の絶縁非破壊ワード電圧を印加し得る。
【００２８】
ここで、本発明のアンチヒューズメモリ1は、スイッチゲート電極7と対向するチャネル領域をオン状態（導通状態）に切り替えるスイッチゲート閾値電圧の絶対値Vthsが、プログラムゲート電極8と対向するチャネル領域をオン状態（導通状態）に切り替えるプログラムゲート閾値電圧の絶対値Vthpと同じか、或いは当該プログラムゲート閾値電圧の絶対値Vthpよりも高く選定（すなわち、Vths≧Vthp）されており、スイッチゲート電極7と対向するチャネル領域がオンのとき、プログラムゲート電極8と対向するチャネル領域が必ずオンになるように設定されている。
【００２９】
これにより、書き込みメモリ1aでは、ワード線WL1からプログラムゲート電極8及びスイッチゲート電極7に5[V]の絶縁破壊ワード電圧が印加されると、スイッチゲート電極7およびプログラムゲート電極8と対向する各チャネル領域がともにオン状態になる。このとき、書き込みメモリ1aには、ビット線BL1から不純物拡散領域（以下、ソースとも呼ぶ）に0[V]の絶縁破壊ビット電圧が印加されていることから、スイッチゲート電極7およびプログラムゲート電極8と対向するオン状態となった各チャネル領域と、スイッチゲート電極7およびプログラムゲート電極8との間に、絶縁破壊ビット電圧および絶縁破壊ワード電圧による5[V]の電圧差が生じ得る。
【００３０】
ここで、本発明のアンチヒューズメモリ1は、スイッチゲート電極7とプログラムゲート電極8との仕事関数が異なっており、絶縁破壊ビット電圧および絶縁破壊ワード電圧により5[V]の電圧差が生じると、スイッチゲート電極7下部のスイッチゲート絶縁膜の絶縁状態が維持されるとともに、プログラムゲート電極8下部のプログラムゲート絶縁膜だけが絶縁破壊されて、プログラムゲート電極8とソースとが低抵抗で導通状態となり、データが書き込まれた状態となり得る。
【００３１】
一方、2.5[V]の絶縁非破壊ワード電圧、または2.5[V]の絶縁非破壊ビット電圧のいずれか一方が印加されるその他の非書き込みメモリ1bでは、プログラムゲート電極とソースとの電圧差が小さくなるため、プログラムゲート電極8下部のプログラムゲート絶縁膜が絶縁破壊されずに絶縁状態のままとなり、データが書き込まれない状態が維持され得る。かくして、半導体記憶装置SMでは、アレイ状に配置されたアンチヒューズメモリ1のうち、所望するアンチヒューズメモリ1にだけデータを書き込むことができる。
【００３２】
次に、この半導体記憶装置SMにおいて、例えば図１Ｂに示すように、ワード線WL1に接続された読み出しエリアER2のアンチヒューズメモリ1のデータを読み出す場合について説明する。なお、以下、データを読み出すアンチヒューズメモリ1を読み出しメモリ1cと呼び、データを読み出さないアンチヒューズメモリ1を非読み出しメモリ1dと呼ぶ。この場合、カラムスイッチCSは、各ビット線を0[V]の読み出しビット電圧とし得る。一方、ワードドライバWDは、読み出しメモリ1cが接続されたワード線WL1に1.5[V]の読み出しワード電圧を印加し、非読み出しメモリ1dのみが接続されたワード線WL2に0[V]の非読み出しワード電圧を印加し得る。
【００３３】
例えばワード線WL1に接続されたＮ型ＭＯＳ構造の読み出しメモリ1cでは、ワード線WL1からスイッチゲート電極7に1.5[V]の読み出しワード電圧が印加されると、スイッチゲート電極7およびプログラムゲート電極8と対向する各チャネル領域がともにオン状態になる。これにより、例えばビット線BL1とワード線WL1とが交差し、プログラムゲート絶縁膜が絶縁破壊されている（データが書き込まれている）1行1列目の読み出しメモリ1cでは、プログラムゲート電極8と対向するチャネル領域がプログラムゲート電極8と同電位（この場合、読み出し電圧である1.5[V]）となり、ワード線WL1からの読み出しワード電圧が、スイッチゲート電極7と対向するオン状態のチャネル領域を介してビット線BL1に印加され、ビット線BL1に印加されている読み出しビット電圧がLowからHighに変化（例えば0[V]から1[V]へと変化）し得る。
【００３４】
一方、読み出しエリアER2にあるワード線WL1とビット線BL2とが交差する1行2列目の読み出しメモリ1cでは、例えばプログラムゲート絶縁膜が絶縁破壊されていないとき（データが書き込まれていないとき）、プログラムゲート絶縁膜が絶縁状態に維持され、プログラムゲート電極8とソースとが非導通状態となっているため、スイッチゲート電極7と対向するチャネル領域がオン状態となっていても、ワード線WL1からの読み出しワード電圧がビット線BL2に印加されず、当該ビット線BL2の読み出しビット電圧が0[V]のまま変化しない。かくして、半導体記憶装置SMでは、ビット線BL1,BL2の電圧値の変化を基に、読み出しメモリ1cにデータが書き込まれているか否かを判断し得る。
【００３５】
なお、例えば、0[V]の非読み出しワード電圧が印加されているワード線WL2に接続された非読み出しメモリ1dは、ワード線WL2からスイッチゲート電極7に読み出しビット電圧と同電位の0[V]の非読み出しワード電圧が印加されることから、スイッチゲート電極7のチャネル領域がオフ状態となり、非導通状態となる。これにより、非読み出しメモリ1dでは、仮にプログラムゲート絶縁膜が絶縁破壊されていても、非読み出しワード電圧が遮断され、当該非読み出しワード電圧が読み出しビット電圧の変動に寄与せず、データの書き込み有無が判断され得ない。かくして半導体記憶装置SMでは、所望するアンチヒューズメモリ1のデータだけを読み出すことができる。
【００３６】
次に、このような半導体記憶装置SMに設けられる本発明のアンチヒューズメモリ1について詳細に説明する。なお、図１において、アレイ状に配置された複数のアンチヒューズメモリ1は全て同一構成でなるため、1行1列目のアンチヒューズメモリ1に着目して以下説明する。図２に示すように、本発明のアンチヒューズメモリ1は、例えばＳｉからなるＰ型ウェルまたはＮ型ウェルでなる基板2を有し、当該基板2の表面に所定間隔を設けて不純物拡散領域3と素子分離層4とが形成されている。
【００３７】
不純物拡散領域3は、基板2の極性とは逆極性のＮ型またはＰ型でなる高濃度不純物拡散領域5aと、当該高濃度不純物拡散領域5aと同じ極性で高濃度不純物拡散領域5aの一側面に接するように形成された低濃度不純物拡散領域5bとから構成されている。高濃度不純物拡散領域5aには、ビット線BL1が接続されており、当該ビット線BL1から絶縁破壊ビット電圧や、絶縁非破壊ビット電圧、読み出しビット電圧等が印加され得るようになされている。
【００３８】
また、基板2には、低濃度不純物拡散領域5bと素子分離層4との間の表面にチャネル領域があり、当該チャネル領域上に沿ってスイッチゲート絶縁膜11およびプログラムゲート絶縁膜12が形成されており、これらスイッチゲート絶縁膜11およびプログラムゲート絶縁膜12を介してゲート電極6が形成されている。なお、ゲート電極6の両側部にはＳｉＯ２からなるサイドウォール9がそれぞれ形成され、低濃度不純物拡散領域5bが一方のサイドウォール9の下部領域に形成されている。因みに、低濃度不純物拡散領域5bは、サイドウォール9の下部領域においてゲート電極6の側面直下まで形成されている。
【００３９】
かかる構成に加えて、このゲート電極6は、スイッチゲート電極7とプログラムゲート電極8とを備え、スイッチゲート電極7の仕事関数と、プログラムゲート電極8の仕事関数とが異なる点に特徴があり、これら仕事関数が異なるスイッチゲート電極7とプログラムゲート電極8とが隣接するようにして一体形成された構成を有する。実際上、ゲート電極6は、ビット線BL1が接続された不純物拡散領域3側にスイッチゲート電極7が配置されているとともに、他方の素子分離層4側にプログラムゲート電極8が配置され、当該スイッチゲート電極7の一側面にプログラムゲート電極8の一側面が連設された構成を有する。
【００４０】
なお、この実施の形態の場合、プログラムゲート電極8は、当該プログラムゲート電極8の他側面側の一部が素子分離層4上にも対向配置され得るように形成されている。また、スイッチゲート電極7とプログラムゲート電極8は、仕事関数が異なるものの、同じ膜厚に形成されており、表面に段差がなく全体として薄型化が図られている。
【００４１】
さらに、ゲート電極6は、スイッチゲート電極7の底部と、プログラムゲート電極8の底部とが面一に形成されており、チャネル領域において基板2表面からの距離が一定になるよう選定されている。ゲート電極6底部と基板2表面との間には、スイッチゲート電極7に対向した領域にスイッチゲート絶縁膜11が設けられているとともに、プログラムゲート電極8と対向した領域にプログラムゲート絶縁膜12が設けられており、これらスイッチゲート絶縁膜11の膜厚とプログラムゲート絶縁膜12の膜厚とが同一の膜厚に選定されている。
【００４２】
これに加えてゲート電極6には、ワード線WL1が接続されており、当該ワード線WL1からスイッチゲート電極7およびプログラムゲート電極8に同電位が印加され得る。ここで、ゲート電極6は、スイッチゲート電極7の仕事関数と、プログラムゲート電極8の仕事関数とが異なることによって、ワード線WL1から同電位が印加された際、スイッチゲート電極7と対向したスイッチゲート絶縁膜11よりも、プログラムゲート電極8と対向したプログラムゲート絶縁膜12に大きな電圧が印加され得るようになされている。
【００４３】
例えば、基板2がＰ型ウェルで形成されている場合には、ビット線BL1が接続された不純物拡散領域3側に配置されているスイッチゲート電極7の仕事関数が、プログラムゲート電極8の仕事関数よりも大きくなるよう選定されている。一方、基板2がＮ型ウェルで形成されている場合には、ビット線BL1が接続された不純物拡散領域3側に配置されているスイッチゲート電極7の仕事関数が、プログラムゲート電極8の仕事関数よりも小さくなるよう選定されている。
【００４４】
ここで、スイッチゲート電極7およびプログラムゲート電極8の仕事関数の関係については、以下のように考えることもできる。アンチヒューズメモリ1は、プログラムゲート電極8と基板2の仕事関数の差を、スイッチゲート電極7と基板2の仕事関数の差よりも大きく選定することにより、データ書込み時に、より強い電圧がプログラムゲート絶縁膜12に印加し得るようになされている。すなわち、アンチヒューズメモリ1では、スイッチゲート電極7とプログラムゲート電極8の材料を変化させることで、スイッチゲート電極7および基板2間と、プログラムゲート電極8および基板2間とでフラットバンド電圧が異なり、スイッチゲート電極7が設けられた領域の方がMOSのチャネルがオンし難いようにフラットバンド電圧が選定されている。なお、このようなスイッチゲート電極7およびプログラムゲート電極8の仕事関数の関係については、後述する他の実施の形態についても同様である。
【００４５】
これによりゲート電極6は、ワード線WL1からスイッチゲート電極7およびプログラムゲート電極8に同電位の絶縁破壊ワード電圧が印加された際、プログラムゲート絶縁膜12に加わる電圧がスイッチゲート絶縁膜11に加わる電圧よりも大きくなり、その結果、これらスイッチゲート絶縁膜11およびプログラムゲート絶縁膜12の膜厚が同じであっても、一方のスイッチゲート絶縁膜11にて絶縁状態が維持され、他方のプログラムゲート絶縁膜12で絶縁破壊が起こり得る。
【００４６】
また、これに加えて、スイッチゲート電極7の仕事関数とプログラムゲート電極8の仕事関数は、スイッチゲート電極7に対向したチャネル領域をオン状態に切り替えるスイッチゲート閾値電圧の絶対値Vthsが、プログラムゲート電極8に対向したチャネル領域をオン状態に切り替えるプログラムゲート閾値電圧の絶対値Vthpと同じ、或いはプログラムゲート閾値電圧の絶対値Vthpよりも高く選定（Vths≧Vthp）されている。これにより、スイッチゲート電極7とプログラムゲート電極8とに同電位の電圧が印加され、スイッチゲート電極7に対向したチャネル領域がオン状態になっているときには、プログラムゲート電極8に対向したチャネル領域も必ずオン状態となり得る。
【００４７】
これにより、データ書き込み時、ワード線WL1からプログラムゲート電極8及びスイッチゲート電極7に5[V]に絶縁破壊ワード電圧が印加されるときには、スイッチゲート電極7およびプログラムゲート電極8と対向する各チャネル領域がともにオン状態になり、ビット線BL1からの絶縁破壊ビット電圧が、スイッチゲート電極7と対向するチャネル領域を介してプログラムゲートと対向するチャネル領域に印加され得る。
【００４８】
かくして、プログラムゲート電極8では、対向するチャネル領域との間で絶縁破壊ビット電圧および絶縁破壊ワード電圧による電圧差が生じ、スイッチゲート電極7との仕事関数の相違から、プログラムゲート絶縁膜だけが絶縁破壊されて、データが書き込まれた状態となり得る。
【００４９】
また、データ読み出し時でも、ワード線WL1からスイッチゲート電極7およびプログラムゲート電極8に読み出しワード電圧が印加されたときには、スイッチゲート電極7およびプログラムゲート電極8と対向する各チャネル領域がともにオン状態になり、例えばプログラムゲート絶縁膜12が絶縁破壊されている場合、プログラムゲート電極8と対向するチャネル領域がプログラムゲート電極8と同電位となり、ワード線WL1からの読み出しワード電圧を、スイッチゲート電極7と対向するチャネル領域を介してビット線BL1に印加し得、ビット線BL1の読み出しビット電圧を変動させ得る。
【００５０】
なお、このように仕事関数が異なるスイッチゲート電極7とプログラムゲート電極8は、一般的な半導体製造プロセスに加え、ゲート電極6を形成する際、フォトリソグラフィ技術およびイオン注入法を利用することにより、ポリシリコンゲート領域にＮ型不純物またはＰ型不純物をイオン注入で打ち分け、ゲート電極6の一方の領域にだけ所定の仕事関数からなるスイッチゲート電極7を形成し、ゲート電極6の他方の領域にだけスイッチゲート電極7の仕事関数とは異なる仕事関数のプログラムゲート電極8を形成し得、上述したようなアンチヒューズメモリ1を製造し得る。
【００５１】
以上の構成において、アンチヒューズメモリ1では、不純物拡散領域3にビット線BL1が接続された基板2上にプログラムゲート絶縁膜12を介して形成されたプログラムゲート電極8と、不純物拡散領域3とプログラムゲート電極8との間の基板2上にスイッチゲート絶縁膜11を介して形成されたスイッチゲート電極7とを設け、プログラムゲート電極8およびスイッチゲート電極7を異なる仕事関数とした。
【００５２】
また、アンチヒューズメモリ1では、データ書き込み時、ワード線WL1からプログラムゲート電極8およびスイッチゲート電極7に同電位の絶縁破壊ワード電圧が印加された際、スイッチゲート電極7とプログラムゲート電極8の仕事関数が異なることでスイッチゲート絶縁膜11とプログラムゲート絶縁膜12とに印加される電圧が変わり、スイッチゲート絶縁膜11で絶縁状態を維持させつつ、プログラムゲート絶縁膜12だけを絶縁破壊させるようにした。
【００５３】
これにより、アンチヒューズメモリ1では、スイッチゲート電極7およびプログラムゲート電極8で同じワード線WL1を共有させつつ、データ書き込み時におけるプログラムゲート絶縁膜12の絶縁破壊や、データ読み出し時におけるスイッチゲート電極7でのチャネル領域のオンオフ動作を行うことができるので、従来のようにスイッチゲート電極7およびプログラムゲート電極8毎に独立したワード線を介してそれぞれ別のスイッチ制御回路を設ける必要がない分、回路構成を小型化し得る。
【００５４】
また、このアンチヒューズメモリ1では、例えばスイッチゲート絶縁膜11の膜厚を、プログラムゲート絶縁膜12の膜厚と同じ膜厚に形成し得ることから、その分、データ読み出し時におけるスイッチゲート電極7でのチャネル領域におけるオンオフ動作の高速動作を実現し得る。
【００５５】
さらに、このアンチヒューズメモリ1では、製造過程においてプログラムゲート絶縁膜12に対して不純物をイオン注入して破壊し易くする等の特殊な加工処理をしておらず、プログラムゲート絶縁膜12をスイッチゲート絶縁膜11と同じ膜質としつつ、スイッチゲート電極7とプログラムゲート電極8の仕事関数が異なることでスイッチゲート絶縁膜11とプログラムゲート絶縁膜12とに印加される電圧を変え、プログラムゲート絶縁膜12だけを絶縁破壊させるようにした。
【００５６】
このように、アンチヒューズメモリ1では、プログラムゲート絶縁膜12がスイッチゲート絶縁膜11と同様にデータの読み出し時に破壊し難い膜質で形成されていることから、仮に読み出しゲート電圧がプログラムゲート電極8に繰り返し印加されても、プログラムゲート絶縁膜12が破壊されてデータが書き込まれた状態になることはなく、データの読み出し時における読み出し情報に対する信頼性を高めることができる。
【００５７】
また、このアンチヒューズメモリ1では、スイッチゲート電極7と対向するチャネル領域をオン状態に切り替えるスイッチゲート閾値電圧の絶対値Vthsが、プログラムゲート電極8と対向するチャネル領域をオン状態に切り替えるプログラムゲート閾値電圧の絶対値Vthpと同じか、或いはプログラムゲート閾値電圧の絶対値Vthpよりも高く選定されている。
【００５８】
これによりアンチヒューズメモリ1では、データ書き込み時、ビット線BL1からの絶縁破壊ビット電圧を、スイッチゲート電極7と対向したチャネル領域を介してプログラムゲート電極8と対向するチャネル領域にまで伝えることができ、絶縁破壊ビット電圧および絶縁破壊ワード電圧により生じる電圧差によってプログラムゲート絶縁膜12を絶縁破壊させることができる。
【００５９】
また、このようにスイッチゲート閾値電圧の絶対値Vthsおよびプログラムゲート閾値電圧の絶対値Vthpを選定することにより、データ読み出し時でも、プログラムゲート絶縁膜12が絶縁破壊されているときには、プログラムゲート電極8からの読み出しワード電圧を、プログラムゲート電極8に対向したチャネル領域を介して、スイッチゲート電極7と対向したチャネル領域からビット線に印加でき、当該ビット線BL1の読み出しビット電圧を変動させることができる。
【００６０】
ここで、スイッチゲート電極7およびプログラムゲート電極8の仕事関数は、同じ材料で比較すると、微細化（スケーリング）によらず一定である。そのため、ゲート電極6および基板2間のスイッチゲート絶縁膜11およびプログラムゲート絶縁膜12の膜厚が薄くなるほど、データ書き込み時、絶縁破壊が起こるプログラムゲート絶縁膜12と、絶縁状態を維持する（絶縁破壊が起こらない）スイッチゲート絶縁膜11とでの印加電界の差が顕著になり得る。従って、アンチヒューズメモリ1では、ゲート電極6および基板2間のスイッチゲート絶縁膜11およびプログラムゲート絶縁膜12の膜厚を薄くして小型化を図ることができるとともに、これらスイッチゲート絶縁膜11およびプログラムゲート絶縁膜12を薄くした分だけデータ書き込み時にゲート電極6に印加する電圧値を低減し得る。
【００６１】
さらに、このアンチヒューズメモリ1では、スイッチゲート電極7とプログラムゲート電極8とが隣接するように一体成形されていることから、これらスイッチゲート電極7およびプログラムゲート電極8間に隙間がない分、全体として幅方向に小型化を図ることができる。
【００６２】
なお、図９に示す従来のアンチヒューズメモリ300では、ゲート電位の変化をビット線BLの電位としてモニターしており、ゲート電極306と不純物拡散領域305とをオーバーラップさせずに、ゲート電極306と不純物拡散領域305とがショートしないように設計されている。これに対して、本発明のアンチヒューズメモリ1では、スイッチゲート電極7の仕事関数をプログラムゲート電極8と変えることにより、プログラムゲート絶縁膜12を破壊し難くしているため、ゲート電極6と不純物拡散領域3との間にオーバーラップを設けることによるショート防止の対策をする必要がない。これにより、アンチヒューズメモリ1では、スペーサ長に何ら制約を設ける必要がなく、従来のアンチヒューズメモリ300（図９）に比してゲート電極6および不純物拡散領域3間の距離を短くし得、その分、小型化を図ることができ、また設計の自由度も向上し得る。
【００６３】
さらに、このアンチヒューズメモリ1では、スイッチゲート絶縁膜11およびプログラムゲート絶縁膜12の各膜厚を同じ膜厚に形成できることから、従来のように膜厚が異なるスイッチゲート絶縁膜211aおよびプログラムゲート絶縁膜211bを形成する必要があるアンチヒューズメモリ200（図８Ｂ）に比べて、製造プロセスを簡素化し得る。
【００６４】
因みに、例えばこのアンチヒューズメモリ1を制御する制御回路に設けたトランジスタのゲート絶縁膜が4［nm］以下の場合、このアンチヒューズメモリ1では、スイッチゲート絶縁膜11およびプログラムゲート絶縁膜12の膜厚を当該制御回路のゲート絶縁膜と同じ薄い膜厚（4［nm］以下）に形成し得、例えば5［V］以下の低電圧でデータ書き込みを実現できる。
【００６５】
また、このアンチヒューズメモリ1では、上述したようにアンチヒューズメモリ1を制御する制御回路に設けたトランジスタのゲート絶縁膜と、スイッチゲート絶縁膜11およびプログラムゲート絶縁膜12との膜厚を同じに形成し得ることから、アンチヒューズメモリ1を製造する専用プロセスを設けることなく、当該制御回路を製造する半導体製造プロセスにより同時に製造し得、かくして制御回路およびアンチヒューズメモリ1を両方実装した半導体装置を容易に製造できる。
【００６６】
以上の構成によれば、スイッチゲート電極7およびプログラムゲート電極8で同じワード線WL1を共有させつつ、プログラムゲート絶縁膜12だけを絶縁破壊させることができるので、従来のようにスイッチゲート電極7およびプログラムゲート電極8毎に独立したワード線を介してそれぞれ別のスイッチ制御回路を設ける必要がない分、回路構成を小型化し得、また、スイッチゲート電極7の仕事関数を変えれば、スイッチゲート絶縁膜11の膜厚を厚くしなくても絶縁状態を維持し得ることから、当該スイッチゲート絶縁膜11の膜厚を薄くし得、その分、データ読み出し時におけるスイッチゲート電極7でのチャネル領域におけるオンオフ動作の高速動作を実現し得る。
【００６７】
さらに、アンチヒューズメモリ1では、図９に示した従来のアンチヒューズメモリ300とは異なり、プログラムゲート絶縁膜12に対して不純物をイオン注入して破壊し易くする等の特殊な加工処理をしておらず、プログラムゲート絶縁膜12がスイッチゲート絶縁膜11と同様にデータの読み出し時に破壊し難い膜質で形成されていることから、仮に読み出しゲート電圧がプログラムゲート電極8に繰り返し印加されても、プログラムゲート絶縁膜12が破壊されてデータが書き込まれた状態にはならず、データの読み出し時における読み出し情報に対する信頼性を高めることができる。
【００６８】
（２）第２の実施の形態
図２との対応部分に同一符号を付して示す図３において、21は第２の実施の形態によるアンチヒューズメモリを示し、上述した第１の実施の形態とは素子分離層4（図１）に替えて他方側にも不純物拡散領域23を設けた点で相違している。この場合、基板2には、一方の低濃度不純物拡散領域5bと所定間隔を空けて他方の不純物拡散領域23が形成されている。不純物拡散領域23は、基板2の表面に形成された高濃度不純物拡散領域25aと、この高濃度不純物拡散領域25aの一側面に接するようにして基板の表面に形成された低濃度不純物拡散領域25bとから構成されている。
【００６９】
低濃度不純物拡散領域5b,25b間の基板上には、スイッチゲート絶縁膜11およびプログラムゲート絶縁膜12が形成されており、これらスイッチゲート絶縁膜11およびプログラムゲート絶縁膜12を介してゲート電極6が形成されている。ここで、低濃度不純物拡散領域25bは、サイドウォール9の下部領域に形成されており、ゲート電極6の側面直下にまで形成されている。
【００７０】
ここで、この実施の形態の場合では、上述した第１の実施の形態のような素子分離層4が形成されていないものの、他方側の不純物拡散領域23が、ビット線BL1が接続された一方側の不純物拡散領域3とは異なる極性（例えば不純物拡散領域3がＮ型のときは、Ｐ型）に形成されており、不純物拡散領域23に隣接する他のアンチヒューズメモリ21における不純物拡散領域3と電気的に絶縁分離し得るようになされている。これにより複数のアンチヒューズメモリ21を備えた半導体記憶装置SMでは、各アンチヒューズメモリ21が互いに電気的に絶縁分離させた状態となり得、隣接する他のアンチヒューズメモリ21に印加される電圧に影響されることなく、各アンチヒューズメモリ21を独立に動作させることができる。
【００７１】
以上の構成において、アンチヒューズメモリ21でも、上述した第１の実施の形態と同様の効果を得ることができる。すなわち、このアンチヒューズメモリ21でも、スイッチゲート電極7およびプログラムゲート電極8で同じワード線WL1を共有させつつ、データ書き込み時におけるプログラムゲート絶縁膜12の絶縁破壊や、データ読み出し時におけるスイッチゲート電極7でのチャネル領域のオンオフ動作を行うことができるので、従来のようにスイッチゲート電極7およびプログラムゲート電極8毎に独立したワード線を介してそれぞれ別のスイッチ制御回路を設ける必要がない分、回路構成を小型化し得る。
【００７２】
また、このアンチヒューズメモリ21でも、スイッチゲート電極7の仕事関数を変えれば、スイッチゲート絶縁膜11の膜厚を厚くしなくても絶縁状態を維持し得ることから、当該スイッチゲート絶縁膜11の膜厚を薄くし得、その分、データ読み出し時におけるスイッチゲート電極7でのチャネル領域におけるオンオフ動作の高速動作を実現し得る。
【００７３】
さらに、アンチヒューズメモリ21では、図９に示した従来のアンチヒューズメモリ300とは異なり、プログラムゲート絶縁膜12に対して不純物をイオン注入して破壊し易くする等の特殊な加工処理をしておらず、プログラムゲート絶縁膜12がスイッチゲート絶縁膜11と同様にデータの読み出し時に破壊し難い膜質で形成されていることから、仮に読み出しゲート電圧がプログラムゲート電極8に繰り返し印加されても、プログラムゲート絶縁膜12が破壊されてデータが書き込まれた状態にはならず、データの読み出し時における読み出し情報に対する信頼性を高めることができる。
【００７４】
（３）第３の実施の形態
図２との対応部分に同一符号を付して示す図４において、41は第３の実施の形態によるアンチヒューズメモリを示し、上述した第１の実施の形態および第２の実施の形態とは、スイッチゲート電極45とプログラムゲート電極46とが別体で形成され、スイッチゲート電極45とプログラムゲート電極46との間に絶縁膜44および不純物拡散領域43bが形成されている点で相違している。
【００７５】
実際上、基板2には、表面に不純物拡散領域43a,43bが距離を設けて形成されており、一方の不純物拡散領域43aにビット線BL1が接続されている。また、基板2には、不純物拡散領域43a,43b間にチャネル領域が形成され、チャネル領域上にスイッチゲート絶縁膜11を介してスイッチゲート電極45が形成されている。さらに、基板2には、他方の不純物拡散領域43bに距離を設けて素子分離層4が形成され、不純物拡散領域43bおよび素子分離層4間のチャネル領域上にプログラムゲート絶縁膜12を介してプログラムゲート電極46が形成されている。
【００７６】
なお、この実施の形態の場合、プログラムゲート電極46は、チャネル領域だけでなく、その一部が素子分離層4にも対向配置されている。また、基板2の表面には、スイッチゲート電極45およびプログラムゲート電極46以外の他の領域に絶縁膜44が形成されており、当該絶縁膜44によって素子分離層4および不純物拡散領域43a,43bが覆われている。
【００７７】
かかる構成に加えて、この実施の形態においても、スイッチゲート電極45およびプログラムゲート電極46は、同じ厚さからなり、さらに、スイッチゲート絶縁膜11と、プログラムゲート絶縁膜12も同一の膜厚に選定されている。
【００７８】
スイッチゲート電極45およびプログラムゲート電極46には、共通のワード線WL1が接続されており、当該ワード線WL1から同電位が印加され得る。ここで、この実施の形態によるアンチヒューズメモリ41も、上述した実施の形態と同様に、スイッチゲート電極45の仕事関数と、プログラムゲート電極46の仕事関数とが異なっており、ワード線WL1から同電位が印加された際、スイッチゲート絶縁膜11よりも、プログラムゲート絶縁膜12に大きな電圧が印加され得るようになされている。
【００７９】
例えば、基板2がＰ型ウェルで形成されている場合には、ビット線BL1が接続された不純物拡散領域43a側に配置されているスイッチゲート電極45の仕事関数が、プログラムゲート電極46の仕事関数よりも大きくなるよう選定されている。一方、基板2がＮ型ウェルで形成されている場合には、ビット線BL1が接続された不純物拡散領域43a側に配置されているスイッチゲート電極45の仕事関数が、プログラムゲート電極46の仕事関数よりも小さくなるよう選定されている。
【００８０】
これによりスイッチゲート電極45およびプログラムゲート電極46は、ワード線WL1から同電位の絶縁破壊ワード電圧が印加された際、プログラムゲート絶縁膜12に加わる電圧が、スイッチゲート絶縁膜11に加わる電圧よりも、スイッチゲート電極45およびプログラムゲート電極46の仕事関数の差分だけ大きくなり、その結果、これらスイッチゲート絶縁膜11およびプログラムゲート絶縁膜12の膜厚が同じであっても、一方のスイッチゲート絶縁膜11にて絶縁状態を維持させつつ、他方のプログラムゲート絶縁膜12だけに絶縁破壊を起こさせ得る。
【００８１】
また、この場合も、スイッチゲート電極45およびプログラムゲート電極46は、スイッチゲート電極45に対向したチャネル領域をオン状態に切り替えるスイッチゲート閾値電圧の絶対値Vthsが、プログラムゲート電極46に対向したチャネル領域をオン状態に切り替えるプログラムゲート閾値電圧の絶対値Vthpと同じか、或いはプログラムゲート閾値電圧の絶対値Vthpよりも高く選定（Vths≧Vthp）されている。これにより、スイッチゲート電極45とプログラムゲート電極46とに同電位の電圧が印加され、スイッチゲート電極45に対向したチャネル領域がオン状態になっているときには、プログラムゲート電極46に対向したチャネル領域も必ずオン状態となり得、データ書き込み時、およびデータ読み出し時、上述した第１の実施の形態と同様に動作し得る。
【００８２】
なお、この場合であっても仕事関数が異なるスイッチゲート電極45とプログラムゲート電極46は、一般的な半導体製造プロセスに加え、フォトリソグラフィ技術およびイオン注入法を利用することにより、ポリシリコンゲート領域にＮ型不純物またはＰ型不純物をイオン注入で打ち分け、所定の仕事関数からなるスイッチゲート電極45と、このスイッチゲート電極45の仕事関数とは異なる仕事関数のプログラムゲート電極46とを、基板2表面に距離を設けて形成し得、上述したようなアンチヒューズメモリ41を製造し得る。
【００８３】
以上の構成において、アンチヒューズメモリ41でも、上述した第１の実施の形態と同様の効果を得ることができる。すなわち、アンチヒューズメモリ41でも、スイッチゲート電極45およびプログラムゲート電極46で同じワード線WL1を共有させつつ、データ書き込み時におけるプログラムゲート絶縁膜12の絶縁破壊や、データ読み出し時におけるスイッチゲート電極45でのチャネル領域のオンオフ動作を行うことができるので、従来のようにスイッチゲート電極45およびプログラムゲート電極46毎に独立したワード線を介してそれぞれ別のスイッチ制御回路を設ける必要がない分、回路構成を小型化し得る。
【００８４】
また、このアンチヒューズメモリ41でも、スイッチゲート電極45の仕事関数を変えれば、スイッチゲート絶縁膜11の膜厚を厚くしなくても絶縁状態を維持し得ることから、当該スイッチゲート絶縁膜11の膜厚を薄くし得、その分、データ読み出し時におけるスイッチゲート電極45でのチャネル領域におけるオンオフ動作の高速動作を実現し得る。
【００８５】
さらに、アンチヒューズメモリ41では、図９に示した従来のアンチヒューズメモリ300とは異なり、プログラムゲート絶縁膜12に対して不純物をイオン注入して破壊し易くする等の特殊な加工処理をしておらず、プログラムゲート絶縁膜12がスイッチゲート絶縁膜11と同様にデータの読み出し時に破壊し難い膜質で形成されていることから、仮に読み出しゲート電圧がプログラムゲート電極46に繰り返し印加されても、プログラムゲート絶縁膜12が破壊されてデータが書き込まれた状態にはならず、データの読み出し時における読み出し情報に対する信頼性を高めることができる。
【００８６】
（４）第４の実施の形態
ここで、上述した第１〜第３の実施の形態では、ポリシリコンでなるスイッチゲート電極形成領域およびプログラムゲート電極形成領域に、Ｎ型不純物またはＰ型不純物をイオン注入で打ち分けて仕事関数が異なるスイッチゲート電極7,45およびプログラムゲート電極8,46を設けるようにした場合について述べたが、本発明はこれに限らず、例えばポリシリコンでなるスイッチゲート電極形成領域およびプログラムゲート電極形成領域に、それぞれ金属を被せて熱処理することにより、仕事関数が異なる金属シリサイドからなるスイッチゲート電極およびプログラムゲート電極を設けるようにしてもよい。
【００８７】
ここで、図２との対応部分に同一符号を付して示す図５において51は、このような金属シリサイドからなるスイッチゲート電極57およびプログラムゲート電極58を備えるアンチヒューズメモリを示す。この場合、基板2には、素子分離層4,52間に不純物拡散領域3,53が形成されており、一方の素子分離層52に不純物拡散領域3が隣接するように形成されている。この実施の形態の場合、不純物拡散領域3は、素子分離層52の一側面に接するように形成された高濃度不純物拡散領域5aの表面にシリサイド層55が形成されており、当該シリサイド層55にビット線BL1が接続された構成を有する。
【００８８】
また、基板2には、高濃度不純物拡散領域5aの一側面に接するように形成された低濃度不純物拡散領域5bと、他方の不純物拡散領域53の低濃度不純物拡散領域54bとの間にチャネル領域があり、このチャネル領域にスイッチゲート絶縁膜11を介してスイッチゲート電極57が形成されている。スイッチゲート電極57の両側部にはＳｉＯ２からなるサイドウォール9がそれぞれ形成され、一方の不純物拡散領域3の低濃度不純物拡散領域5bと、他方の不純物拡散領域53の低濃度不純物拡散領域54bとがそれぞれサイドウォール9の下部領域に形成され得る。
【００８９】
なお、不純物拡散領域53は、基板2の極性とは逆極性で、かつ一方の不純物拡散領域3と同じＮ型またはＰ型でなる高濃度不純物拡散領域54aと、当該高濃度不純物拡散領域54aと同じ極性で高濃度不純物拡散領域54aの一側面に接するように形成された低濃度不純物拡散領域54bとから構成され、この高濃度不純物拡散領域54a上にシリサイド層55が形成されている。
【００９０】
基板2には、不純物拡散領域53の他方の低濃度不純物拡散領域54bと、他方の素子分離層4との間のチャネル領域にプログラムゲート絶縁膜12を介してプログラムゲート電極58が形成されている。なお、プログラムゲート電極58は、当該プログラムゲート電極58の他側面側の一部が基板2の表面に形成された素子分離層4に対向配置され得るように形成されている。また、このプログラムゲート電極58の両側部にも、ＳｉＯ２からなるサイドウォール9がそれぞれ形成されており、低濃度不純物拡散領域54bが一方のサイドウォール9の下部領域に形成され得る。なお、56は絶縁膜であり、基板2の表面を覆うように形成されている。
【００９１】
これに加えて、これらスイッチゲート電極57およびプログラムゲート電極58には、共通のワード線WL1が接続されており、当該ワード線WL1からスイッチゲート電極57およびプログラムゲート電極58に同電位が印加され得る。この場合もスイッチゲート電極57およびプログラムゲート電極58は、仕事関数が異なり、ワード線WL1から同電位が印加された際、スイッチゲート絶縁膜11よりも、プログラムゲート絶縁膜12に大きな電圧が印加され得るようになされている。
【００９２】
これにより、第４の実施の形態においても、データ書き込み時、ワード線WL1からスイッチゲート電極57およびプログラムゲート電極58に同電位の絶縁破壊ワード電圧が印加された際、プログラムゲート絶縁膜12に加わる電圧と、スイッチゲート絶縁膜11に加わる電圧の違いから、これらスイッチゲート絶縁膜11およびプログラムゲート絶縁膜12の膜厚が同じであっても、一方のスイッチゲート絶縁膜11にて絶縁状態が維持され、他方のプログラムゲート絶縁膜12で絶縁破壊が起こり得る。
【００９３】
また、この第４の実施の形態によるアンチヒューズメモリ51でも、第１の実施の形態と同様に、スイッチゲート電極57と対向するチャネル領域をオン状態に切り替えるスイッチゲート閾値電圧の絶対値Vthsが、プログラムゲート電極58と対向するチャネル領域をオン状態に切り替えるプログラムゲート閾値電圧の絶対値Vthpと同じか、或いはプログラムゲート閾値電圧の絶対値Vthpよりも高く選定されている。
【００９４】
これにより、このアンチヒューズメモリ51でも、第１の実施の形態と同様に、スイッチゲート電極57とプログラムゲート電極58とに同電位の電圧が印加され、スイッチゲート電極57に対向したチャネル領域がオン状態になっているときには、プログラムゲート電極58に対向したチャネル領域も必ずオン状態となり得、データ書き込み時、およびデータ読み出し時、上述した第１の実施の形態と同様に動作し得る。
【００９５】
ここで、この第４の実施の形態の場合、スイッチゲート電極57およびプログラムゲート電極58は、フルシリサイド化技術を用いて形成されており、例えばスイッチゲート電極57およびプログラムゲート電極58でのシリコン含有率を変えたり、或いはフルシリサイド化技術に用いる金属をスイッチゲート電極57およびプログラムゲート電極58とで変えることで、仕事関数が異なるスイッチゲート電極57およびプログラムゲート電極58を形成し得る。
【００９６】
例えば、基板２がN型（すなわちアンチヒューズメモリ51がPMOS）で形成される場合を考える。この実施の形態の場合、スイッチゲート電極57およびプログラムゲート電極58をフルシリサイド化技術により形成する際、ポリシリコンからなり、スイッチゲート電極57となるスイッチゲート電極形成領域の膜厚を、同じくポリシリコンからなり、プログラムゲート電極58となるプログラムゲート電極形成領域の膜厚よりも厚く形成し得る。
【００９７】
次いで、これら膜厚の異なるポリシリコンでなるスイッチゲート電極形成領域およびプログラムゲート電極形成領域上に、例えばＮｉ等の金属層を形成した後、熱処理を行い、膜厚の薄いプログラムゲート電極形成領域をフルシリサイド化させて例えばＮｉ２Ｓｉのプログラムゲート電極58を形成し、その一方で、膜厚の厚いスイッチゲート電極形成領域の半分程度をシリサイド化させ得る。その後、追加の熱処理を行い、例えば上部がＮｉ２Ｓｉ、下部がポリシリコンのままであったスイッチゲート電極形成領域をフルシリサイド化させてＮｉＳｉからなるスイッチゲート電極57を形成し得る。
【００９８】
このようにしてＮｉ２Ｓｉからなるプログラムゲート電極58と、ＮｉＳｉからなるスイッチゲート電極57とを形成し、仕事関数が異なるプログラムゲート電極58およびスイッチゲート電極57を形成し得る。このため、図５では、プログラムゲート電極58の膜厚が、スイッチゲート電極57の膜厚よりも薄く形成されている。
【００９９】
なお、ここでは、フルサイド化技術を利用してＮｉ２Ｓｉからなるプログラムゲート電極58と、ＮｉＳｉからなるスイッチゲート電極57とを形成するようにした場合について述べたが、Ｎｉ３Ｓｉからなるプログラムゲート電極58と、ＮｉＳｉ２からなるスイッチゲート電極57とを形成してもよい。
【０１００】
また、その他の実施の形態としては、膜厚の異なるスイッチゲート電極形成領域上およびプログラムゲート電極形成領域上にＰｔの金属層を形成して段階的な熱処理を行うことで、Ｐｔ３Ｓｉからなるプログラムゲート電極と、ＰｔＳｉからなるスイッチゲート電極とを形成したり、或いは、同様にしてＴａＮからなるプログラムゲート電極と、ＴａＳｉＮからなるスイッチゲート電極とを形成してもよい。
【０１０１】
さらに、これら製造方法とは異なり、例えば同じ金属シリサイドでなるプログラムゲート電極およびスイッチゲート電極にそれぞれ別の金属を添加（含有）させ、異なる合金として、仕事関数が異なるスイッチゲート電極57およびプログラムゲート電極58を形成するようにしてもよい。このような製造方法を用いた場合には、例えばＮｉＰｔＳｉからなるプログラムゲート電極と、ＮｉＹｂＳｉからなるスイッチゲート電極とを形成し得る。
【０１０２】
さらには、スイッチゲート電極形成領域とプログラムゲート電極形成領域とで金属シリサイドを形成する金属層を変え、仕事関数が異なるスイッチゲート電極57およびプログラムゲート電極58を形成することもできる。このような製造方法を用いた場合には、例えばＹｂＳｉからなるプログラムゲート電極と、ＩｒＳｉからなるスイッチゲート電極とを形成し得る。
【０１０３】
但し、このような製造方法を利用してスイッチゲート電極57およびプログラムゲート電極58を形成するときも、例えば基板2がＰ型ウェルで形成されている場合には、ビット線BL1が接続された不純物拡散領域3側に配置されているスイッチゲート電極57の仕事関数を、プログラムゲート電極58の仕事関数よりも大きくし、一方、基板2がＮ型ウェルで形成されている場合には、ビット線BL1が接続された不純物拡散領域3側に配置されているスイッチゲート電極7の仕事関数を、プログラムゲート電極8の仕事関数よりも小さくする。
【０１０４】
以上の構成において、このアンチヒューズメモリ51でも、上述した第１の実施の形態と同様の効果を得ることができる。すなわち、アンチヒューズメモリ51でも、スイッチゲート電極57およびプログラムゲート電極58で同じワード線WL1を共有させつつ、データ書き込み時におけるプログラムゲート絶縁膜12の絶縁破壊や、データ読み出し時におけるスイッチゲート電極57でのチャネル領域のオンオフ動作を行うことができるので、従来のようにスイッチゲート電極57およびプログラムゲート電極58毎に独立したワード線を介してそれぞれ別のスイッチ制御回路を設ける必要がない分、回路構成を小型化し得る。
【０１０５】
また、このアンチヒューズメモリ51でも、スイッチゲート電極57の仕事関数を変えれば、スイッチゲート絶縁膜11の膜厚を厚くしなくても絶縁状態を維持し得ることから、当該スイッチゲート絶縁膜11の膜厚を薄くし得、その分、データ読み出し時におけるスイッチゲート電極57でのチャネル領域におけるオンオフ動作の高速動作を実現し得る。
【０１０６】
さらに、アンチヒューズメモリ51では、図９に示した従来のアンチヒューズメモリ300とは異なり、プログラムゲート絶縁膜12に対して不純物をイオン注入して破壊し易くする等の特殊な加工処理をしておらず、プログラムゲート絶縁膜12がスイッチゲート絶縁膜11と同様にデータの読み出し時に破壊し難い膜質で形成されていることから、仮に読み出しゲート電圧がプログラムゲート電極58に繰り返し印加されても、プログラムゲート絶縁膜12が破壊されてデータが書き込まれた状態にはならず、データの読み出し時における読み出し情報に対する信頼性を高めることができる。
【０１０７】
なお、上述した第４の実施の形態においては、スイッチゲート電極57とプログラムゲート電極58とを離して別体で形成した2トランジスタ構成でなるアンチヒューズメモリ51について述べたが、本発明はこれに限らず、プログラムゲート電極58とスイッチゲート電極57とが連結して一体形成された1トランジスタ構成でなるアンチヒューズメモリとしてもよい。
【０１０８】
例えば、このような1トランジスタ構成でなるアンチヒューズメモリでは、スイッチゲート電極形成領域およびプログラムゲート電極形成領域が隣接していても、これらスイッチゲート電極形成領域およびプログラムゲート電極形成領域の幅を広く形成することで、フルシリサイド化技術を利用しても、端部領域にシリコン含有率が異なるスイッチゲート電極とプログラムゲート電極とを形成し得る。
【０１０９】
（５）第５の実施の形態
図５との対応部分に同一符号を付して示す図６において61は、異なる金属からなるスイッチゲート電極67とプログラムゲート電極68とをゲートラスト方式によって形成したメタルゲート構造のアンチヒューズメモリを示す。このようなアンチヒューズメモリ61でも、仕事関数が異なるスイッチゲート電極67とプログラムゲート電極68とを形成し得、上述した第１の実施の形態と同様の効果を得ることができる。
【０１１０】
この場合、例えば基板2がＰ型ウェルの場合には、スイッチゲート電極67をＭｏＮ，ＴｉＮ，ＷＮ，Ｒｅ，Ｒｕ，Ｐｔのいずれかで形成し、プログラムゲート電極68をＴａ，ＴａＮ，ＴａＳｉＮのいずれかで形成することにより、スイッチゲート電極67の仕事関数が、プログラムゲート電極68の仕事関数よりも大きくなる。
【０１１１】
一方、基板2がＮ型ウェルの場合には、スイッチゲート電極67をＴａ，ＴａＮ，ＴａＳｉＮのいずれかで形成し、プログラムゲート電極68をＭｏＮ，ＴｉＮ，ＷＮ，Ｒｅ，Ｒｕ，Ｐｔのいずれかで形成することにより、スイッチゲート電極67の仕事関数が、プログラムゲート電極68の仕事関数よりも小さくなる。これによりアンチヒューズメモリ61では、データ書き込み時、ワード線WL1およびビット線BL1の印加電圧差により、スイッチゲート絶縁膜11およびプログラムゲート絶縁膜12の膜厚が同じであっても、一方のスイッチゲート絶縁膜11にて絶縁状態を維持させつつ、他方のプログラムゲート絶縁膜12だけに絶縁破壊を起こさせ得る。
【０１１２】
また、この第５の実施の形態によるアンチヒューズメモリ61でも、第１の実施の形態と同様に、スイッチゲート電極67と対向するチャネル領域をオン状態に切り替えるスイッチゲート閾値電圧の絶対値Vthsが、プログラムゲート電極68と対向するチャネル領域をオン状態に切り替えるプログラムゲート閾値電圧の絶対値Vthpと同じか、或いはプログラムゲート閾値電圧の絶対値Vthpよりも高く選定されている。
【０１１３】
これにより、このアンチヒューズメモリ61でも、第１の実施の形態と同様に、スイッチゲート電極67とプログラムゲート電極68とに同電位の電圧が印加され、スイッチゲート電極67に対向したチャネル領域がオン状態になっているときには、プログラムゲート電極68に対向したチャネル領域も必ずオン状態となり得、データ書き込み時、およびデータ読み出し時、上述した第１の実施の形態と同様に動作し得る。
【０１１４】
このようなメタルゲート構造のアンチヒューズメモリ61は、ゲートラスト方式により形成し得、例えばＮ型ウェルの基板2上に、Ｔａでなるスイッチゲート電極67と、Ｒｕでなるプログラムゲート電極68とを形成する場合には、最終的にスイッチゲート電極67やプログラムゲート電極68となる部分を例えばポリシリコンで形成し、つづいて不純物拡散領域3,53や、スイッチゲート絶縁膜11、プログラムゲート絶縁膜12、サイドウォール9、絶縁膜56等が形成された基板2を用意し、サイドウォール9間にあるスイッチゲート電極形成領域およびプログラムゲート電極形成領域のポリシリコンを除去する。
【０１１５】
次いで、これらスイッチゲート電極形成領域およびプログラムゲート電極形成領域にＴａを成膜した後、レジストやハードマスクを利用して、プログラムゲート電極形成領域内のＴａを除去し、スイッチゲート電極形成領域内にＴａを残存させてＴａでなるスイッチゲート電極67を形成する。
【０１１６】
次いで、Ｒｕを成膜してスイッチゲート電極形成領域内にＲｕを充填し、ＣＭＰによりＲｕを削ってゆきスイッチゲート電極形成領域内にＲｕを残存させてスイッチゲート電極67を形成し、かくして、異なる金属で形成されたスイッチゲート電極67およびプログラムゲート電極68を基板2に形成し得る。
【０１１７】
以上の構成において、アンチヒューズメモリ61でも、スイッチゲート電極67およびプログラムゲート電極68で同じワード線WL1を共有させつつ、データ書き込み時におけるプログラムゲート絶縁膜12の絶縁破壊や、データ読み出し時におけるスイッチゲート電極67でのチャネル領域のオンオフ動作を行うことができるので、従来のようにスイッチゲート電極67およびプログラムゲート電極68毎に独立したワード線を介してそれぞれ別のスイッチ制御回路を設ける必要がない分、回路構成を小型化し得る。
【０１１８】
また、このアンチヒューズメモリ61でも、スイッチゲート電極67の仕事関数を変えれば、スイッチゲート絶縁膜11の膜厚を厚くしなくても絶縁状態を維持し得ることから、当該スイッチゲート絶縁膜11の膜厚を薄くし得、その分、データ読み出し時におけるスイッチゲート電極67でのチャネル領域におけるオンオフ動作の高速動作を実現し得る。
【０１１９】
さらに、アンチヒューズメモリ61では、図９に示した従来のアンチヒューズメモリ300とは異なり、プログラムゲート絶縁膜12に対して不純物をイオン注入して破壊し易くする等の特殊な加工処理をしておらず、プログラムゲート絶縁膜12がスイッチゲート絶縁膜11と同様にデータの読み出し時に破壊し難い膜質で形成されていることから、仮に読み出しゲート電圧がプログラムゲート電極68に繰り返し印加されても、プログラムゲート絶縁膜12が破壊されてデータが書き込まれた状態にはならず、データの読み出し時における読み出し情報に対する信頼性を高めることができる。
【０１２０】
（６）第６の実施の形態
（６−１）ゲートファースト方式によって形成したメタルゲート構造のアンチヒューズメモリ
図１との対応部分に同一符号を付して示す図７Ａにおいて71は、異なる金属からなるスイッチゲート電極72とプログラムゲート電極73とをゲートファースト方式によって形成したメタルゲート構造のアンチヒューズメモリを示す。このようなアンチヒューズメモリ71でも、仕事関数が異なるスイッチゲート電極72とプログラムゲート電極73とを形成し得、上述した第１の実施の形態と同様の効果を得ることができる。
【０１２１】
この場合、基板2には、不純物拡散領域3と素子分離層4との間のチャネル領域にスイッチゲート絶縁膜11およびプログラムゲート絶縁膜12を介してスイッチゲート電極72およびプログラムゲート電極73が形成されており、スイッチゲート電極72とプログラムゲート電極73とが隣接するように配置されている。スイッチゲート電極72には、プログラムゲート絶縁膜12上に形成された隣接するプログラムゲート電極73が乗り上げており、当該スイッチゲート電極72の端部と、このスイッチゲート電極72に積層されたプログラムゲート電極73の端部とを覆うようにサイドウォール9が形成されている。
【０１２２】
プログラムゲート電極73には、ワード線WL1が接続されており、当該ワード線WL1からプログラムゲート電極73とスイッチゲート電極72とに絶縁破壊ワード電圧や絶縁非破壊ワード電圧、読み出しワード電圧、非読み出しワード電圧が印加され得る。
【０１２３】
なお、この場合も、例えば基板2がＰ型ウェルの場合には、スイッチゲート電極72をＭｏＮ，ＴｉＮ，ＷＮ，Ｒｅ，Ｒｕ，Ｐｔのいずれかで形成し、プログラムゲート電極73をＴａ，ＴａＮ，ＴａＳｉＮのいずれかで形成することにより、スイッチゲート電極72の仕事関数が、プログラムゲート電極73の仕事関数よりも大きくなり、データ書き込み時、ワード線WL1およびビット線BL1の印加電圧差により、スイッチゲート絶縁膜11およびプログラムゲート絶縁膜12の膜厚が同じであっても、一方のスイッチゲート絶縁膜11にて絶縁状態を維持させつつ、他方のプログラムゲート絶縁膜12だけに絶縁破壊を起こさせ得る。
【０１２４】
一方、基板2がＮ型ウェルの場合には、スイッチゲート電極72をＴａ，ＴａＮ，ＴａＳｉＮのいずれかで形成し、プログラムゲート電極73をＭｏＮ，ＴｉＮ，ＷＮ，Ｒｅ，Ｒｕ，Ｐｔのいずれかで形成することにより、スイッチゲート電極72の仕事関数が、プログラムゲート電極73の仕事関数よりも小さくなり、フラットバンド電圧が小さくなるため、データ書き込み時、ワード線WL1およびビット線BL1の印加電圧差により、スイッチゲート絶縁膜11およびプログラムゲート絶縁膜12の膜厚が同じであっても、一方のスイッチゲート絶縁膜11にて絶縁状態を維持させつつ、他方のプログラムゲート絶縁膜12だけに絶縁破壊を起こさせ得る。
【０１２５】
ここで、このようなアンチヒューズメモリ71は上述したようにゲートファースト方式により製造し得、以下のようにして製造し得る。この場合、例えばパターニングによりスイッチゲート電極形成層をスイッチゲート絶縁膜11上に成膜した後、露出しているプログラムゲート絶縁膜12と、スイッチゲート絶縁膜11上のスイッチゲート電極形成層に、プログラムゲート電極形成層を成膜する。これにより、プログラムゲート絶縁膜12上には、プログラムゲート電極形成層が形成され、スイッチゲート絶縁膜11上には、スイッチゲート電極形成層およびプログラムゲート電極形成層が積層するように形成され得る。
【０１２６】
次いで、これらプログラムゲート電極形成層およびスイッチゲート電極形成層をパターニングしてスイッチゲート絶縁膜11およびプログラムゲート絶縁膜12の領域にプログラムゲート電極形成層を残存させてプログラムゲート電極73を形成するとともに、スイッチゲート絶縁膜11の領域にスイッチゲート電極形成層が残存してスイッチゲート電極72を形成し得る。
【０１２７】
以上の構成において、このアンチヒューズメモリ71でも、スイッチゲート電極72およびプログラムゲート電極73で同じワード線WL1を共有させつつ、データ書き込み時におけるプログラムゲート絶縁膜12の絶縁破壊や、データ読み出し時におけるスイッチゲート電極72でのチャネル領域のオンオフ動作を行うことができるので、従来のようにスイッチゲート電極72およびプログラムゲート電極73毎にそれぞれ独立したワード線を設けてそれぞれ別のスイッチ制御回路を設ける必要がない分、回路構成を小型化し得る。
【０１２８】
また、このアンチヒューズメモリ71でも、スイッチゲート電極72の仕事関数を変えれば、スイッチゲート絶縁膜11の膜厚を厚くしなくても絶縁状態を維持し得ることから、当該スイッチゲート絶縁膜11の膜厚を薄くし得、その分、データ読み出し時におけるスイッチゲート電極72でのチャネル領域におけるオンオフ動作の高速動作を実現し得る。
【０１２９】
さらに、アンチヒューズメモリ71でも、図９に示した従来のアンチヒューズメモリ300とは異なり、プログラムゲート絶縁膜12に対して不純物をイオン注入して破壊し易くする等の特殊な加工処理をしておらず、プログラムゲート絶縁膜12がスイッチゲート絶縁膜11と同様にデータの読み出し時に破壊し難い膜質で形成されていることから、仮に読み出しゲート電圧がプログラムゲート電極73に繰り返し印加されても、プログラムゲート絶縁膜12が破壊されてデータが書き込まれた状態にはならず、データの読み出し時における読み出し情報に対する信頼性を高めることができる。
【０１３０】
（６−２）ゲートファースト方式によって形成した他のメタルゲート構造のアンチヒューズメモリ
図７Ａとの対応部分に同一符号を付して示す図７Ｂにおいて81は、異なる金属からなるスイッチゲート電極82とプログラムゲート電極83とをゲートファースト方式によって形成したメタルゲート構造のアンチヒューズメモリを示し、図７Ａに示すアンチヒューズメモリ71との違いは、スイッチゲート電極82がプログラムゲート電極83上に乗り上げている点にある。
【０１３１】
すなわち、プログラムゲート電極83には、スイッチゲート絶縁膜11上に形成された隣接するスイッチゲート電極82が乗り上げており、当該プログラムゲート電極83の端部と、このプログラムゲート電極83に積層されたスイッチゲート電極82の端部とを覆うようにサイドウォール9が形成されている。スイッチゲート電極82には、ワード線WL1が接続されており、当該ワード線WL1からスイッチゲート電極82とプログラムゲート電極83とに絶縁破壊ワード電圧や絶縁非破壊ワード電圧、読み出しワード電圧、非読み出しワード電圧が印加され得る。
【０１３２】
ここで、このようなアンチヒューズメモリ81もゲートファースト方式により製造し得、以下のようにして製造し得る。この場合、先ず始めにパターニングによりプログラムゲート電極形成層をプログラムゲート絶縁膜12上に成膜した後、露出しているスイッチゲート絶縁膜11と、プログラムゲート絶縁膜12上のプログラムゲート電極形成層に、スイッチゲート電極形成層を成膜する。これにより、スイッチゲート絶縁膜11上にはスイッチゲート電極形成層が形成され、一方、プログラムゲート絶縁膜12上には、プログラムゲート電極形成層およびスイッチゲート電極形成層が積層するように形成され得る。
【０１３３】
次いで、これらプログラムゲート電極形成層およびスイッチゲート電極形成層をパターニングしてスイッチゲート絶縁膜11およびプログラムゲート絶縁膜12の領域にスイッチゲート電極形成層を残存させてスイッチゲート電極82を形成するとともに、プログラムゲート絶縁膜12の領域にプログラムゲート電極形成層が残存してプログラムゲート電極83を形成し得る。
【０１３４】
以上の構成において、このアンチヒューズメモリ81でも、スイッチゲート電極82およびプログラムゲート電極83で同じワード線WL1を共有させつつ、データ書き込み時におけるプログラムゲート絶縁膜12の絶縁破壊や、データ読み出し時におけるスイッチゲート電極82でのチャネル領域のオンオフ動作を行うことができるので、従来のようにスイッチゲート電極82およびプログラムゲート電極83毎にそれぞれ独立したワード線を設けてそれぞれ別のスイッチ制御回路を設ける必要がない分、回路構成を小型化し得る。
【０１３５】
また、このアンチヒューズメモリ81でも、スイッチゲート電極82の仕事関数を変えれば、スイッチゲート絶縁膜11の膜厚を厚くしなくても絶縁状態を維持し得ることから、当該スイッチゲート絶縁膜11の膜厚を薄くし得、その分、データ読み出し時におけるスイッチゲート電極82でのチャネル領域におけるオンオフ動作の高速動作を実現し得る。
【０１３６】
さらに、アンチヒューズメモリ81でも、図９に示した従来のアンチヒューズメモリ300とは異なり、プログラムゲート絶縁膜12に対して不純物をイオン注入して破壊し易くする等の特殊な加工処理をしておらず、プログラムゲート絶縁膜12がスイッチゲート絶縁膜11と同様にデータの読み出し時に破壊し難い膜質で形成されていることから、仮に読み出しゲート電圧がプログラムゲート電極83に繰り返し印加されても、プログラムゲート絶縁膜12が破壊されてデータが書き込まれた状態にはならず、データの読み出し時における読み出し情報に対する信頼性を高めることができる。
【０１３７】
因みに、この第６の実施の形態によるアンチヒューズメモリ71,81でも、第１の実施の形態と同様に、スイッチゲート電極72,82と対向するチャネル領域をオン状態に切り替えるスイッチゲート閾値電圧の絶対値Vthsが、プログラムゲート電極73,83と対向するチャネル領域をオン状態に切り替えるプログラムゲート閾値電圧の絶対値Vthpと同じか、或いはプログラムゲート閾値電圧の絶対値Vthpよりも高く選定されている。
【０１３８】
これにより、このアンチヒューズメモリ71,81でも、第１の実施の形態と同様に、スイッチゲート電極72,82とプログラムゲート電極73,83とに同電位の電圧が印加され、スイッチゲート電極72,82に対向したチャネル領域がオン状態になっているときには、プログラムゲート電極73,83に対向したチャネル領域も必ずオン状態となり得、データ書き込み時、およびデータ読み出し時、上述した第１の実施の形態と同様に動作し得る。
【０１３９】
なお、本発明は、本実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能であり、上述した第１の実施の形態から第６の実施の形態による各構成を適宜組み合わせてもよい。特に、図１Ａおよび図１Ｂは、アンチヒューズメモリ1を適用した場合について述べているが、他のアンチヒューズメモリ21,41,51,61,71,81を適用した場合でも同様の書き込み動作および読み出し動作を行うことができる。
【０１４０】
また、上述した実施の形態においては、半導体記憶装置SMに設けた複数のアンチヒューズメモリ全てを、本発明のアンチヒューズメモリ1,21,41,51,61,71,81とした場合について述べたが、本発明はこれに限らず、半導体記憶装置に設けた複数のアンチヒューズメモリのうち少なくとも1つ以上のアンチヒューズメモリを、本発明のアンチヒューズメモリ1,21,41,51,61,71,81とした半導体記憶装置であってもよい。
【符号の説明】
【０１４１】
1、21、41、51、61、71、81  アンチヒューズメモリ
2  基板
3、43a  不純物拡散領域
7、45、57、67、72、82  スイッチゲート電極
8、46、58、68、73、83  プログラムゲート電極
11  スイッチゲート絶縁膜
12  プログラムゲート絶縁膜
SM  半導体記憶装置
BL1,BL2  ビット線
WL1,WL2  ワード線
【図１】
2015142081.tif 000003
【図２】
2015142081.tif 000004
【図３】
2015142081.tif 000005
【図４】
2015142081.tif 000006
【図５】
2015142081.tif 000007
【図６】
2015142081.tif 000008
【図７】
2015142081.tif 000009
【図８】
2015142081.tif 000010
【図９】
2015142081.tif 000011