(57)【要約】【課題】駆動用素子のコレクタ−エミッタ間又はドレイン−ソース間電圧の変化を、分圧した状態で高精度に検出できる半導体素子モジュールを提供する。【解決手段】駆動用素子２のコレクタ−エミッタ間電圧の変化を検出するために電圧変化センス素子３及び４を設け、電圧変化センス素子３及び４のそれぞれのゲートをそれぞれのエミッタに接続し、それらを直列に接続して直列回路を構成する。そして、前記直列回路を駆動用素子２に並列に接続し、当該直列回路における共通接続点を、駆動用素子２のコレクタ−エミッタ間電圧の変化を検出するための検出用端子ＶＳとする。ゲート駆動回路９のターンオフ制御部６はターンオフが開始された段階ではゲート抵抗値を小さくしてスイッチング速度を速く設定しておき、ターンオフ期間内に、検出用端子ＶＳの端子電圧が変化したことを検出すると、ゲート抵抗値を大きくしてスイッチング速度を遅くする。【選択図】図１
2015142155.tif 000002
【特許請求の範囲】
【請求項１】
電圧駆動型半導体素子からなる駆動用素子（２）と複数の電圧変化検出用素子（３，４，４２）とを備え、
前記複数の電圧変化検出用素子は、直列に接続されて直列回路を構成していると共に、それぞれのゲートが自身のエミッタ又はソースに接続されており、
前記直列回路は、前記駆動用素子に並列に接続され、
前記直列回路における共通接続点の少なくとも１つが、前記駆動用素子のコレクタ−エミッタ間又はドレイン−ソース間電圧の変化を検出するための検出用端子として設けられていることを特徴とする半導体素子モジュール（１，１Ａ，１４，３１，４１，５１）。
【請求項２】
前記駆動用素子と前記電圧変化検出用素子とが同一の半導体基板（１１）上に形成され、樹脂モールドによりワンパッケージされていることを特徴とする請求項１記載の半導体素子モジュール（１）。
【請求項３】
前記駆動用素子と前記電圧変化検出用素子とがそれぞれ異なる半導体基板（１５，１６）上に形成され、樹脂モールドによりワンパッケージされていることを特徴とする請求項１記載の半導体素子モジュール（１４）。
【請求項４】
前記直列回路を構成する電圧変化検出用素子の少なくとも１つに、更に電圧変化検出用素子（３２）を並列に接続したことを特徴とする請求項１から３の何れか一項に記載の半導体素子モジュール（３１）。
【請求項５】
前記直列回路を構成する電圧変化検出用素子の間に、抵抗素子（５２）又はダイオードを挿入したことを特徴とする請求項１から４の何れか一項に記載の半導体素子モジュール（５１）。
【請求項６】
請求項１から５の何れか一項に記載の半導体素子モジュールに接続されて、前記駆動用素子のゲートに駆動信号を出力するゲート駆動回路であって、
前記駆動用素子のスイッチング速度を変更可能に構成されるスイッチング速度可変手段（７，８，Ｒ１，Ｒ２，２２）と、
前記駆動用素子のターンオフが開始された段階では前記スイッチング速度を速く設定しておき、前記ターンオフ期間内に、前記半導体素子モジュールの検出用端子の電圧が変化したことを検出すると、前記スイッチング速度を遅くするように前記スイッチング速度可変手段を制御するスイッチング速度制御手段（６，２３）とを備えたことを特徴とするゲート駆動回路（９，２１）。
【請求項７】
前記スイッチング速度可変手段（７，８，Ｒ１，Ｒ２）は、前記駆動用素子のゲート抵抗値を変化させることで、前記スイッチング速度を変更することを特徴とする請求項６記載のゲート駆動回路（９）。
【請求項８】
前記スイッチング速度可変手段（２２）は、前記駆動用素子のゲートを放電する電流量を変化させることで、前記スイッチング速度を変更することを特徴とする請求項６記載のゲート駆動回路（２１）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧駆動型半導体素子からなる駆動用素子を備えてなる半導体素子モジュール，及び前記半導体素子モジュールに接続されて、駆動用素子のゲートに駆動信号を出力するゲート駆動回路に関する。
【背景技術】
【０００２】
電圧駆動型半導体素子の一種であるＩＧＢＴ（Insulated Gate Bipolar Transistor）の駆動制御には、ターンオフ時に発生するスイッチング損失を低減するため、コレクタ−エミッタ間電圧をモニタしながらゲート電圧を印加する技術がある。例えば特許文献１では、ＩＧＢＴ２のゲート２ａを分割して駆動用ゲート２ｂ，検知用ゲート２ｃを設け、コレクタ電圧検知回路３が、検知用ゲート２ｃとコレクタ２ｄとの間の寄生容量Ｃｇｃを利用してコレクタ２ｄの電圧を検出している。
【０００３】
また、特許文献１には、検知用ゲート２ｃとグランドとの間にコンデンサ３４を接続することで、コレクタ−エミッタ間電圧を寄生容量Ｃｇｃとコンデンサ３４の容量Ｃｓとで分圧し、その分圧した電位をゲート駆動回路４により検出する構成も開示されている。この構成によれば、ゲート駆動回路４に、高耐圧の回路素子を用いる必要がなくなる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１０３７５６号公報（図３参照）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記の構成において、コレクタ−エミッタ間電圧を精度よく検出するには、寄生容量Ｃｇｃと外付け素子の容量Ｃｓと比が一定であることが望ましい。しかしながら、特許文献１の構成では、寄生容量Ｃｇｃと外付けのコンデンサ３４との間に、製造上のばらつきや温度特性の相違がある。そして、寄生容量Ｃｇｃを有するＩＧＢＴ２と、コンデンサ３４を有するコレクタ電圧検知回路３Ｂが搭載される制御基板との間には、動作環境において相当の温度差があることから、総じて容量比のばらつきが大きくなる傾向にある。また、ゲート−エミッタ間が分離されているため、ノイズによる検出素子の誤オンが発生する懸念もある。
【０００６】
本発明は上記事情に鑑みてなされたものであり、その目的は、駆動用素子のコレクタ−エミッタ間又はドレイン−ソース間電圧の変化を、分圧した状態で高精度に検出できる半導体素子モジュール，及び前記半導体素子モジュールに接続されるゲート駆動回路を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１記載の半導体素子モジュールによれば、複数の電圧変化検出用素子を、それぞれのゲートを自身のエミッタ又はソースに接続し、それらを直列に接続して直列回路を構成する。そして、前記直列回路を駆動用素子に並列に接続し、当該直列回路における共通接続点の少なくとも１つが、駆動用素子のコレクタ−エミッタ間又はドレイン−ソース間電圧の変化を検出するための検出用端子として設けられている。
【０００８】
このように構成すれば、ゲート電圧を低下させてミラー効果が作用する領域（ミラー領域）に至ると、駆動用素子がターンオフを開始して、例えばコレクタ−エミッタ間電圧が上昇する。そして、駆動用素子が完全にオフすれば、前記コレクタの電位は付与されている電源電圧に等しくなる。この過程において、コレクタ−エミッタ間には正の電圧変化（ｄｖ／ｄｔ）が発生し、この電圧変化により、電圧変化検出用素子のコレクタ−ゲート間，コレクタ−エミッタ間に存在する寄生容量を介して、前記両端子間に電流が流れる。
【０００９】
すると、電圧変化検出用素子の直列回路における共通接続点には、駆動用素子のコレクタ−エミッタ間電圧が寄生容量により分圧された電位が現れる。したがって、前記共通接続点の電圧の変化をモニタすれば、駆動用素子がターンオフする過程におけるコレクタ−エミッタ間電圧の変化を、分圧された低い電圧として迅速に捉えることができる。ここで、複数の寄生容量間の製造ばらつきは小さく、またそれらは温度特性も等しいので、コレクタ−エミッタ間電圧を常に高い精度で検出できる。
【００１０】
そして、上記変化に応じて駆動用素子のゲート電圧を変化させれば、ターンオフ時にコレクタに発生しようとするサージ電圧を確実に低減できる。また、電圧変化検出用素子のゲートは自身のエミッタに接続されているので、上記ターンオフの過程において、電圧変化検出用素子がオンすることを確実に防止できる。
【００１１】
この場合、請求項２又は３に記載したように、駆動用素子と電圧変化検出用素子とを同一の半導体基板上に形成したり（請求項２），駆動用素子と電圧変化検出用素子とをそれぞれ異なる半導体基板上に形成し（請求項３）、樹脂モールドによりワンパッケージとすれば、電圧変化検出用素子を含んだ一体の半導体素子モジュールとして容易に取り扱うことができる。
【００１２】
請求項６記載のゲート駆動回路は、請求項１から５の何れか一項に記載の半導体素子モジュールに接続されて、駆動用素子のゲートに駆動信号を出力するもので、駆動用素子のスイッチング速度を変更可能に構成されるスイッチング速度可変手段を備える。そして、スイッチング速度制御手段は、駆動用素子のターンオフが開始された段階ではスイッチング速度を速く設定しておき、ターンオフ期間内に、検出用抵抗素子の端子電圧が変化したことを検出すると、スイッチング速度を遅くするようにスイッチング速度可変手段を制御する。これにより、駆動用素子がターンオフする期間内にスイッチング速度を低下させて、サージ電圧を低減することができる。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態であり、半導体素子モジュール及びゲート駆動回路の構成を示す図
【図２】駆動用素子のターンオフ時の各電圧波形を示すタイミングチャート
【図３】半導体モジュールのパッケージ構成を示す（ａ）断面図及び（ｂ）平面図
【図４】第２実施形態を示す図３相当図
【図５】第３実施形態を示す図１相当図
【図６】第４実施形態を示す図１相当図
【図７】第５実施形態を示す図１相当図
【図８】第６実施形態を示す図１相当図
【図９】第７実施形態を示す図１相当図
【図１０】第８実施形態であり、半導体モジュールをインバータ回路の入力電圧検出に適用した場合を示す図
【発明を実施するための形態】
【００１４】
（第１実施形態）
図１において、半導体素子モジュール１は、駆動用素子２と電圧変化センス素子３及び４（電圧変化検出用素子）とを備えている。これらは何れも、例えばＩＧＢＴ（電圧駆動型半導体素子）であり、同一のプロセスで同一の半導体チップ（半導体基板）上に形成されて、一体のＩＣチップとして構成されている（図３参照）。尚、電圧変化センス素子３及び４のサイズは、駆動用素子２よりも小さく形成されている。また、駆動用素子２のコレクタ，エミッタ間には、フリーホイールダイオード２Ｄが形成されている。
【００１５】
駆動用素子２のゲート（導通制御端子），コレクタ（導通端子），エミッタ（基準電位側導通端子）は、それぞれ半導体素子モジュール１の外部端子Ｇ，Ｃ，Ｅに接続されている。電圧変化センス素子３及び４は直列に接続されており、電圧変化センス素子３のコレクタは、上記外部端子Ｃに接続されている。また、ゲートは、自身のエミッタと共に半導体素子モジュール１の外部端子ＶＳ（検出用端子）に接続されている。電圧変化センス素子４のゲートは、自身のエミッタと共に半導体素子モジュール１の外部端子Ｅに接続されている。
【００１６】
外部端子ＶＳは、コンパレータ５の反転入力端子に接続されており、コンパレータ５の非反転入力端子には、基準電圧Ｖrefが与えられている。基準電圧Ｖrefの基準電位は、外部端子Ｅ’（回路グランド）となっている。尚、外部端子Ｅ’は、半導体素子モジュール１の内部で外部端子Ｅと接続されている端子であるから、必ずしも独立して設ける必要はない。
【００１７】
コンパレータ５の出力端子は、ターンオフ制御部６（スイッチング速度制御手段）の入力端子に接続されている。半導体素子モジュール１の外部端子Ｇと、外部端子Ｅ’との間には、抵抗素子Ｒ１及びスイッチ７の直列回路（スイッチング速度可変手段）と、抵抗素子Ｒ２及びスイッチ８の直列回路（スイッチング速度可変手段）とが並列に接続されている。
【００１８】
ターンオフ制御部６には、駆動用素子２の駆動信号（ゲート制御信号）が与えられており、駆動信号がローレベルで且つコンパレータ５の出力電圧がハイレベルであれば、スイッチ７及び８を同時にオンする。また、駆動信号がローレベルで且つコンパレータ５の出力電圧がローレベルであれば、スイッチ７のみをオンする。以上において、半導体素子モジュール１を除いたものがゲート駆動回路９を構成しており、ゲート駆動回路９は、制御基板１０に各素子が搭載されて構成されている。
尚、ゲート駆動回路９については、駆動用素子２をターンオフさせるための構成部分のみを示しており、駆動用素子２をターンオンさせる際には、図示しない信号経路により外部端子Ｇにハイレベル信号が印加される（この時、スイッチ７及び８は何れもオフされる）。
【００１９】
図３に示すように、駆動用素子２と電圧変化センス素子３及び４とは、同一の半導体チップ１１に形成されており、半導体チップ１１は、リードフレーム１２に搭載された状態で、モールド樹脂１３によりモールドされてワンパッケージのＩＣとなっている。
【００２０】
次に、本実施形態の作用について説明する。図２は、半導体素子モジュール１の駆動用素子２をターンオフさせる場合の（ａ）ゲート−エミッタ間電圧ＶＧＥ，（ｂ）コレクタ−エミッタ間電圧ＶＣＥ，（ｃ）センス端子Ｓ−エミッタ間電圧ＶＳＥを示している。電圧ＶＧＥをハイレベルからローレベルに変化させる途中で、ミラー領域において当該電圧波形はほぼフラットになる。その後、駆動用素子２がターンオフを開始して、電圧ＶＣＥが上昇し、最終的にはコレクタに付与されている電源電圧（システム電圧）に到達する。
【００２１】
上記の過程において、半導体素子モジュール１の端子Ｇ−Ｅ’間に接続されているのが、一貫して抵抗素子Ｒ２及びＲ３の並列回路であれば、電圧ＶＣＥは実線で示すように変化し、駆動用素子２が完全にオフしようとする際に、コレクタにはインダクタンス成分によってサージ電圧が発生する。
【００２２】
一方、ゲート駆動回路９により電圧ＶＣＥが上昇する過程で、コレクタ−エミッタ間には正の電圧変化（ｄｖ／ｄｔ）が発生する。図１に示すように、電圧変化センス素子３，４のコレクタ−ゲート間には、それぞれ寄生容量Ｃｃｇ３，Ｃｃｇ４が存在する（尚、図示はしないが、寄生容量はコレクタ−エミッタ間にも存在する）。このため、上記電圧変化により、寄生容量Ｃｃｇ３及びＣｃｇ４を介して外部端子Ｃ−Ｅ（及びＥ’）間に電流が流れる。このとき、電圧ＶＣＥは、寄生容量Ｃｃｇ３及びＣｃｇ４により分圧されるので、端子ＶＳの電圧ＶＳＥはより低いレベルとなる。
【００２３】
そして、電圧ＶＳＥが上昇して基準電圧Ｖrefを超えるとコンパレータ５の出力電圧はローレベルに変化し、ターンオフ制御部６はスイッチ８をオフするので、これ以降、駆動用素子２のゲートは抵抗素子Ｒ２のみを介して放電される。
【００２４】
つまり、駆動用素子２をターンオフさせる途中で、ゲートを放電させる経路中の抵抗値が上昇することになり、スイッチング速度が低下する。この作用により、電圧ＶＧＥが低下する勾配が緩やかになり、電圧ＶＣＥの変化が緩和されるため、破線で示すようにサージ電圧の振幅が低減される。尚、図２（ｃ）に示す「ゲート抵抗切替え遅延時間」は、コンパレータ５の出力電圧がローレベルに変化してから、電圧ＶＣＥが電源電圧に到達する直前にゲート抵抗値を切り替えることで、サージ電圧を効果的に抑制するための時間を考慮して設定すれば良く、必要であれば、遅延回路を用いて調整すれば良い。
【００２５】
以上のように本実施形態によれば、駆動用素子２のコレクタ−エミッタ間電圧の変化を検出するために電圧変化センス素子３及び４を設け、電圧変化センス素子３及び４のそれぞれのゲートをそれぞれのエミッタに接続し、それらを直列に接続して直列回路を構成する。そして、前記直列回路を駆動用素子２に並列に接続し、当該直列回路における共通接続点を、駆動用素子２のコレクタ−エミッタ間電圧の変化を検出するための検出用端子ＶＳとした。
【００２６】
このように構成すれば、ゲート電圧を低下させることで駆動用素子２がターンオフを開始し、コレクタ−エミッタ間電圧が上昇する過程において、コレクタ−エミッタ間には正の電圧変化（ｄｖ／ｄｔ）が発生するので、この電圧変化により、電圧変化センス素子３及び４のコレクタ−ゲート間，コレクタ−エミッタ間に存在する寄生容量を介して前記両端子間に電流が流れる。
【００２７】
すると、電圧変化検出用素子３及び４の直列回路における共通接続点には、駆動用素子２のコレクタ−エミッタ間電圧が寄生容量Ｃｃｇ３及びＣｃｇ４により分圧された電位が現れる。したがって、前記共通接続点の電圧の変化をモニタすれば、駆動用素子２がターンオフする過程におけるコレクタ−エミッタ間電圧の変化を、分圧された低い電圧として迅速に捉えることができる。寄生容量Ｃｃｇ３及びＣｃｇ４間の製造ばらつきは小さく、またそれらは温度特性も等しいので、コレクタ−エミッタ間電圧を常に高い精度で検出できる。そして、その変化に応じて駆動用素子２のゲート電圧を変化させれば、ターンオフ時にコレクタに発生しようとするサージ電圧を確実に低減できる。また、電圧変化検出用素子３及び４のゲートはそれぞれ自身のエミッタに接続されているので、上記ターンオフの過程において、電圧変化検出用素子３及び４がオンすることを確実に防止できる。
【００２８】
また、駆動用素子２と電圧変化検出用素子３及び４とを同一の半導体チップ１１上に形成し、樹脂モールドによりワンパッケージとしたので、電圧変化検出用素子３及び４を含んだ一体の半導体素子モジュール１として容易に取り扱うことができる。
【００２９】
そして、ゲート駆動回路９のターンオフ制御部６は、ターンオフが開始された段階ではゲート抵抗値を小さくしてスイッチング速度を速く設定しておき、ターンオフ期間内に、検出用端子ＶＳの電圧が変化したことを検出すると、ゲート抵抗値を大きくしてスイッチング速度を遅くするようにした。これにより、駆動用素子２がターンオフする期間内にスイッチング速度を低下させて、サージ電圧を低減することができる。
【００３０】
（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分についてのみ説明する。図４に示すように、第２実施形態の半導体素子モジュール１４は、駆動用素子２を半導体チップ１５上に形成し、電圧変化検出用素子３及び４を別の半導体チップ１６上に形成し、樹脂モールド１３によりワンパッケージとしたものである。斯様に構成した第２実施形態による場合も、第１実施形態と同様の効果が得られる。
【００３１】
（第３実施形態）
図５に示すように、第３実施形態のゲート駆動回路２１は、抵抗素子Ｒ２及びスイッチ７の直列回路と、抵抗素子Ｒ３及びスイッチ８の直列回路とが削除されており、これらに替えて可変定電流源２２（スイッチング速度可変手段）が配置されている。
【００３２】
また、ターンオフ制御部６に替わるターンオフ制御部２３（スイッチング速度制御手段）は、駆動用素子２の駆動信号がローレベルで且つコンパレータ５の出力電圧がハイレベルであれば、例えば出力信号をローレベルにする。このとき、可変定電流源２２が流す定電流値は大きく設定されており、駆動用素子２のゲートは急速に放電されてスイッチング速度は比較的速くなる。そして、駆動信号がローレベルで且つコンパレータ５の出力電圧がローレベルであれば、ターンオフ制御部２３は出力信号をハイレベルにする。このとき、可変定電流源２２が流す定電流値は小さくなるように設定されており、駆動用素子２のゲートは緩慢に放電されるようになり、スイッチング速度は比較的遅くなる。
以上のように構成される第３実施形態によれば、ゲート駆動回路２１は、可変定電流源２２が流す定電流値を変化させることで、駆動用素子２をターンオフさせる際のスイッチング速度を変化させるので、第１実施形態と同様の効果が得られる。
【００３３】
（第４実施形態）
図６に示すように、第４実施形態の半導体素子モジュール１Ａは、電圧変化検出用素子４のエミッタを電圧変化検出用素子３のエミッタに接続し、コレクタを外部端子Ｅに接続した構成である。斯様に構成した第３実施形態による場合も、第１実施形態と同様の効果が得られる。
【００３４】
（第５実施形態）
図７に示すように、第５実施形態の半導体素子モジュール３１は、電圧変化検出用素子３に対して並列に、電圧変化検出用素子３２を接続した構成である。斯様に構成した第５実施形態による場合も、第１実施形態と同様の効果が得られる。
【００３５】
（第６実施形態）
図８に示すように、第６実施形態の半導体素子モジュール４１は、駆動用素子２のコレクタと、電圧変化検出用素子３のコレクタとの間に、もう１つの電圧変化検出用素子４２３を接続して３直列構成としたものである。斯様に構成した第６実施形態によれば、駆動用素子２のコレクタ−エミッタ間電圧をより低い電位に分圧することができる。
【００３６】
（第７実施形態）
図９に示すように、第７実施形態の半導体素子モジュール５１は、第４実施形態の半導体素子モジュール１Ａにおける電圧変化検出用素子３及び４のエミッタ間に、抵抗素子５２を接続したものである。また、電圧変化検出用素子４のエミッタ，コレクタ間には、ダイオード５３が接続されている。斯様に構成した第７実施形態によれば、寄生容量Ｃｃｇ３が破壊された場合でも、抵抗素子５２によりコンパレータ５等の保護を図ることができる。
【００３７】
（第８実施形態）
図１０に示す第８実施形態は、本発明の半導体モジュールを、インバータ回路の入力電圧を検出するために適用した場合を示す。インバータ回路６０は、６個のスイッチング素子（例えばＩＧＢＴ）６１〜６６を３相ブリッジ接続して構成されており、これらのうち負側に配置されているスイッチング素子６４〜６６に対して、例えば第１実施形態の半導体モジュール１Ｕ，１Ｖ，１Ｗがそれぞれ並列に接続されている。
【００３８】
半導体モジュール１Ｕ，１Ｖ，１Ｗの各外部端子ＶＳ１，ＶＳ２，Ｖ３Ｓは、インバータ入力電圧検出回路６７の入力端子にそれぞれ接続されている。負側に配置されているスイッチング素子６４〜６６には、正側のスイッチング素子６１〜６３側がオンしている期間に入力電圧が印加される。したがって、インバータ入力電圧検出回路６７は、上記オン期間に、半導体モジュール１Ｕ，１Ｖ，１Ｗにより分圧された入力電圧を検出することができる。
【００３９】
本発明は上記した、又は図面に記載した実施形態にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
電圧駆動型半導体素子は、その他ＭＯＳＦＥＴなどでも良い。
第１実施形態において、例えば抵抗素子Ｒ２の抵抗値を低く，抵抗素子Ｒ３の抵抗値を高く設定しておき、ターンオフの開始時には抵抗素子Ｒ２のみを接続し、ターンオフ動作の途中で抵抗素子Ｒ３側に接続を切り替えるように制御しても良い。
【００４０】
第３〜第７実施形態に、第２実施形態のパッケージ構成や、第３実施形態のゲート駆動回路２１を用いても良い。
第５実施形態において、電圧変化センス素子３２を、電圧変化センス素子４に並列に接続しても良い。また、電圧変化センス素子３，４のそれぞれに並列に接続しても良い。
第８実施形態と同様にして、ハーフブリッジ回路やＨブリッジ回路の入力電圧を検出しても良い。
【符号の説明】
【００４１】
図面中、１は半導体素子モジュール、２は駆動用素子、３，４は電圧変化センス素子（電圧変化検出用素子）、６はターンオフ制御部（スイッチング速度制御手段）、７，８はスイッチ（スイッチング速度可変手段）、９はゲート駆動回路、１１は半導体チップ（半導体基板）、Ｒ１，Ｒ２は抵抗素子（スイッチング速度可変手段）を示す。
【図１】
2015142155.tif 000003
【図２】
2015142155.tif 000004
【図３】
2015142155.tif 000005
【図４】
2015142155.tif 000006
【図５】
2015142155.tif 000007
【図６】
2015142155.tif 000008
【図７】
2015142155.tif 000009
【図８】
2015142155.tif 000010
【図９】
2015142155.tif 000011
【図１０】
2015142155.tif 000012