(57)【要約】【課題】スイッチング電源装置にて、一次側のインダクタンスと二次側の容量成分により発生する共振の影響を低減する。【解決手段】アクティブクランプ方式の２石フォワード型ＤＣ−ＤＣコンバータ２００において、トランスＴ１は、２石フォワード型スイッチング回路１５の出力電力を変圧する。共振インダクタＬ１は、２石フォワード型スイッチング回路１５と、トランスＴ１の一次巻線の間に接続される。整流回路２０は、トランスＴ１の二次巻線に接続され、トランスＴ１の出力電力を整流する。平滑化回路３０は、整流回路２０により整流された電力を平滑化する。保護ダイオードＤ１は、共振インダクタＬ１と、トランスＴ１の一次巻線との間の第１接続点にアノード端子が接続され、２石フォワード型スイッチング回路１５に電力を供給している電源の電力ラインにカソード端子が接続される。【選択図】図４
2015057028.tif 000002
【特許請求の範囲】
【請求項１】
アクティブクランプ方式の２石フォワード型スイッチング回路と、
前記２石フォワード型スイッチング回路の出力電力を変圧するトランスと、
前記２石フォワード型スイッチング回路と、前記トランスの一次巻線の間に接続されるインダクタと、
前記トランスの二次巻線に接続され、前記トランスの出力電力を整流する整流回路と、  前記整流回路により整流された電力を平滑化する平滑化回路と、
前記インダクタと、前記トランスの一次巻線との間の第１接続点にアノード端子が接続され、前記２石フォワード型スイッチング回路に電力を供給している電源の電力ラインにカソード端子が接続されるダイオードと、
を備えることを特徴とする２石フォワード式スイッチング電源装置。
【請求項２】
前記２石フォワード型スイッチング回路は、
前記電源の低電圧側の電力ラインと、前記トランスの一次巻線の一方の端子への経路が接続される第２接続点との間に接続される第１の主スイッチング素子と、
前記電源の高電圧側の電力ラインと、前記トランスの一次巻線の他方の端子への経路に接続される第３接続点との間に接続される第２の主スイッチング素子と、
前記第２接続点と前記第３接続点の間に直列に接続される、補助スイッチング素子および容量と、を含み、
前記インダクタは、前記第３接続点と前記トランスの一次巻線の他方の端子との間、または前記第２接続点と前記トランスの一次巻線の一方の端子との間に接続され、
前記ダイオードは、前記第１接続点と前記電源の高電圧側の電力ラインとの間に接続されることを特徴とする請求項１に記載の２石フォワード式スイッチング電源装置。
【請求項３】
前記２石フォワード型スイッチング回路を制御する制御部を、さらに備え、
前記制御部は、前記第１の主スイッチング素子および前記第２の主スイッチング素子の寄生容量が、前記インダクタに基づく電流により放電された後、前記第１の主スイッチング素子および前記第２の主スイッチング素子をオンすることを特徴とする請求項２に記載の２石フォワード式スイッチング電源装置。
【請求項４】
前記第１の主スイッチング素子および前記第２の主スイッチング素子は、ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)またはＩＧＢＴ（Insulated Gate Bipolar Transistor）であることを特徴とする請求項２または３に記載の２石フォワード式スイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゼロ電圧スイッチング（ＺＶＳ）方式の２石フォワード式スイッチング電源装置に関する。
【背景技術】
【０００２】
スイッチング電源にて、スイッチング素子のスイッチング損失を低減したソフトスイッチングが実用化されている。ソフトスイッチングを実現したスイッチング電源の例として、位相シフト方式のフルブリッジ回路やアクティブクランプ方式のフォワード型コンバータがある。これらの回路では、スイッチング素子に並列に形成される寄生容量と、トランスの一次巻線に直列に接続されるインダクタンスとの共振を利用する。この共振により、スイッチング素子の両端電圧がゼロになったときにスイッチング素子をオンすることにより、ゼロ電圧スイッチングを実現している（例えば、特許文献１参照）。
【０００３】
スイッチング損失は、スイッチング素子の寄生容量に電荷が蓄えられている状態でスイッチング素子がオンされ、寄生容量が短絡することにより発生する。この点、寄生容量とインダクタンスの直列共振を利用すると、インダクタンスに蓄えられたエネルギーにより寄生容量に逆方向の電流を流して、寄生容量をゼロにできる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−１５８８７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述のゼロ電圧スイッチングを実現するには、スイッチング素子と、トランスの一次巻線の間にインダクタンスを設ける必要がある。この構成では当該インダクタンスと、トランスの二次側の整流回路を構成するダイオードの寄生容量との間にも共振が発生する。この共振により、当該インダクタンスと当該寄生容量の接続点に電圧振動およびサージ電圧が発生する。この電圧振動は回路全体の電力損失につながり、当該サージ電圧は部品に不具合を発生させる要因となる。
【０００６】
本発明はこうした状況に鑑みてなされたものであり、その目的は、スイッチング電源装置にて、一次側のインダクタンスと二次側の容量成分により発生する共振の影響を低減する技術を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のある態様の２石フォワード式スイッチング電源装置は、アクティブクランプ方式の２石フォワード型スイッチング回路と、２石フォワード型スイッチング回路の出力電力を変圧するトランスと、２石フォワード型スイッチング回路と、トランスの一次巻線の間に接続されるインダクタと、トランスの二次巻線に接続され、トランスの出力電力を整流する整流回路と、整流回路により整流された電力を平滑化する平滑化回路と、インダクタと、トランスの一次巻線との間の第１接続点にアノード端子が接続され、２石フォワード型スイッチング回路に電力を供給している電源の電力ラインにカソード端子が接続されるダイオードと、を備える。
【０００８】
なお、以上の構成要素の任意の組合せ、本発明の表現を装置、方法、システムなどの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【０００９】
本発明によれば、スイッチング電源装置にて、一次側のインダクタンスと二次側の容量成分により発生する共振の影響を低減できる。
【図面の簡単な説明】
【００１０】
【図１】アクティブクランプ方式の２石フォワード型ＤＣ−ＤＣコンバータの基本構成例を示す図である。
【図２】図２（ａ）−（ｆ）は、図１のアクティブクランプ方式の２石フォワード型ＤＣ−ＤＣコンバータの動作例を説明するためのタイミングチャートを示す図である。
【図３】比較例に係るアクティブクランプ方式の２石フォワード型ＤＣ−ＤＣコンバータの構成例を示す図である。
【図４】本発明の実施の形態に係るアクティブクランプ方式の２石フォワード型ＤＣ−ＤＣコンバータの構成例を示す図である。
【図５】図５（ａ）−（ｂ）は、トランスの一次巻線に印加される電圧の波形を示す図である。
【図６】変形例に係るアクティブクランプ方式の２石フォワード型ＤＣ−ＤＣコンバータの構成例を示す図である。
【発明を実施するための形態】
【００１１】
図１は、アクティブクランプ方式の２石フォワード型ＤＣ−ＤＣコンバータ２００の基本構成例を示す図である。アクティブクランプ方式の２石フォワード型ＤＣ−ＤＣコンバータ２００は、ゼロ電圧スイッチング方式のスイッチング電源装置である。アクティブクランプ方式のフォワード型ＤＣ−ＤＣコンバータは、通常のフォワード型ＤＣ−ＤＣコンバータの一次側の消磁用のダイオードが、容量およびスイッチング素子に置き換えられた構成である。
【００１２】
図１のＤＣ−ＤＣコンバータ２００は、２石フォワード型スイッチング回路１５、共振インダクタＬ１、トランスＴ１、整流回路２０、平滑化回路３０、制御部４０を備える。２石フォワード型スイッチング回路１５は、第１の主スイッチング素子Ｑｘ、第２の主スイッチング素子Ｑｙ、補助スイッチング素子Ｑｚ、クランプ容量Ｃ１を備える。
【００１３】
第１の主スイッチング素子Ｑｘは、直流電源Ｅの低電圧側の電力ラインと、トランスＴ１の一次巻線の下側の端子への経路が接続される接続点Ｎｘとの間に接続される。第２の主スイッチング素子Ｑｙは、直流電源Ｅの高電圧側の電力ラインと、トランスＴ１の一次巻線の上側の端子への経路に接続される接続点Ｎｙとの間に接続される。接続点Ｎｘと接続点Ｎｙとの間に、補助スイッチング素子Ｑｚ及びクランプ容量Ｃ１が直列接続して形成されるクランプ回路が接続される。
【００１４】
第２の主スイッチング素子Ｑｙは、２石フォワード型で追加される構成であり、１石フォワード型では省略される。２石フォワード型は１石フォワード型と比較し、入力電圧を二つのスイッチング素子で分圧してスイッチングできるため、一つのスイッチング素子でスイッチングする場合より一つのスイッチング素子の耐圧を下げることができる。例えば、入力電圧が４００Ｖの場合、１石フォワード型では８００Ｖ耐圧以上のスイッチング素子を使用する必要があるが、２石フォワード型では４００Ｖ耐圧以上のスイッチング素子で足りる。耐圧の低いスイッチング素子を使用すれば、ＯＮ抵抗を下げることができる。このように２石フォワード型は入力電圧が高いアプリケーションに適している。
【００１５】
第１の主スイッチング素子Ｑｘ、第２の主スイッチング素子Ｑｙ、補助スイッチング素子Ｑｚには、例えばＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)やＩＧＢＴ（Insulated Gate Bipolar Transistor）等の半導体スイッチング素子が用いられる。以下、第１の主スイッチング素子Ｑｘ、第２の主スイッチング素子Ｑｙ、補助スイッチング素子ＱｚにＮチャンネルＭＯＳＦＥＴを使用することを想定する。
【００１６】
第１の主スイッチング素子Ｑｘと並列に第１主素子寄生ダイオードＤｘ及び第１主素子寄生ダイオードＤｘが形成される。第１の主スイッチング素子ＱｘにＮチャンネルＭＯＳＦＥＴを使用しているため、第１主素子寄生ダイオードＤｘは第１の主スイッチング素子Ｑｘの導通方向と逆向きに形成される。即ち、ソースからドレイン方向を順方向に形成される。第１主素子寄生容量Ｃｘは、第１の主スイッチング素子Ｑｘのドレイン−ソース間を交流的に短絡した場合に形成される出力容量Ｃｏｓｓである。
【００１７】
同様に第２の主スイッチング素子Ｑｙと並列に第２主素子寄生ダイオードＤｙ及び第２主素子寄生容量Ｃｙが形成される。なお本明細書では、説明を分かりやすくするため補助スイッチング素子Ｑｚと並列に形成される寄生ダイオード及び寄生容量については無視して考える。
【００１８】
第１の主スイッチング素子Ｑｘ、第２の主スイッチング素子Ｑｙ、補助スイッチング素子Ｑｚの制御端子（ＭＯＳＦＥＴの場合、ゲート端子）に、制御部４０により生成される制御パルス信号Ｐｘ、Ｐｙ、Ｐｚがそれぞれ入力される。２石フォワード型スイッチング回路１５は制御パルス信号Ｐｘ、Ｐｙ、Ｐｚを受けて、直流電源Ｅからの直流電力をスイッチングして交流電力に変換する。
【００１９】
トランスＴ１は２石フォワード型スイッチング回路１５の出力電力を、一次巻線と二次巻線の巻線比に応じて変圧するとともに、一次側と二次側を絶縁する。共振インダクタＬ１は、２石フォワード型スイッチング回路１５と、トランスＴ１の一次巻線の間に接続される。具体的には共振インダクタＬ１は、２石フォワード型スイッチング回路１５の接続点Ｎｙと、トランスＴ１の一次巻線の上側の端子との間に接続される。トランスＴ１の一次巻線の下側の端子は、２石フォワード型スイッチング回路１５の接続点Ｎｘと接続される。
【００２０】
なお共振インダクタＬ１は、２石フォワード型スイッチング回路１５の接続点Ｎｘと、トランスＴ１の一次巻線の下側の端子との間に接続されてもよい。その場合、トランスＴ１の一次巻線の上側の端子は、２石フォワード型スイッチング回路１５の接続点Ｎｘに直接、接続される。
【００２１】
整流回路２０はトランスＴ１の二次巻線に接続され、トランスＴ１の出力電力を整流する。整流回路２０は第１整流ダイオードＤｒ１及び第２整流ダイオードＤｒ２を含む。第１整流ダイオードＤｒ１と並列に第１二次側寄生容量Ｃｒ１が形成され、第２整流ダイオードＤｒ２と並列に第２二次側寄生容量Ｃｒ２が形成される。
【００２２】
第１整流ダイオードＤｒ１のアノード端子は、トランスＴ１の二次巻線の上側の端子に接続される。第２整流ダイオードＤｒ２のアノード端子は、トランスＴ１の二次巻線の下側の端子に接続される。第１整流ダイオードＤｒ１のカソード端子と第２整流ダイオードＤｒ２のカソード端子が接続され、平滑化回路３０の高電圧側入力端子に接続される。平滑化回路３０の低電圧側入力端子は、トランスＴ１の二次巻線の下側の端子に接続される。
【００２３】
平滑化回路３０は、整流回路２０により整流された電力を平滑化して、外部の負荷Ｒｏに供給する。平滑化回路３０は出力インダクタＬｏ及び出力容量Ｃｏを含み、整流回路２０の出力電力を平滑化する。
【００２４】
制御部４０は、第１の主スイッチング素子Ｑｘ、第２の主スイッチング素子Ｑｙ、補助スイッチング素子Ｑｚの制御端子に入力すべき制御パルス信号Ｐｘ、Ｐｙ、Ｐｚを生成し、２石フォワード型スイッチング回路１５を駆動する。制御部４０は、第１の主スイッチング素子Ｑｘ及び第２の主スイッチング素子Ｑｙを同相で駆動する。制御部４０は、第１の主スイッチング素子Ｑｘ及び第２の主スイッチング素子Ｑｙと、補助スイッチング素子Ｑｚを基本的に相補的に駆動する。なお詳細は後述するが、第１の主スイッチング素子Ｑｘ、第２の主スイッチング素子Ｑｙ及び補助スイッチング素子Ｑｚが全てオフする期間も設けられる。
【００２５】
制御部４０は、第１主素子寄生容量Ｃｘ及び第２主素子寄生容量Ｃｙが、共振インダクタＬ１のエネルギーに基づく電流により放電された後、第１の主スイッチング素子Ｑｘ及び第２の主スイッチング素子Ｑｙをオンする。これによりゼロ電圧スイッチングを実現する。
【００２６】
図２は、図１のアクティブクランプ方式の２石フォワード型ＤＣ−ＤＣコンバータ２００の動作例を説明するためのタイミングチャートを示す図である。図２（ａ）は第１の主スイッチング素子Ｑｘ及び第２の主スイッチング素子Ｑｙに入力される制御パルス信号Ｐｘ、Ｐｙを示し、図２（ｂ）は補助スイッチング素子Ｑｚに入力される制御パルス信号Ｐｚを示す。図２（ｃ）は第１の主スイッチング素子Ｑｘ及び第２の主スイッチング素子Ｑｙのドレイン−ソース間の電圧ＶＱｘ、ＶＱｙを示し、図２（ｄ）は第１の主スイッチング素子Ｑｘ及び第２の主スイッチング素子Ｑｙのドレイン−ソース間に流れる電流ｉＱｘ、ｉＱｙを示す。図２（ｅ）は補助スイッチング素子Ｑｚのドレイン−ソース間に流れる電流ｉＱｚを示し、図２（ｆ）はトランスＴ１の一次巻線に印加される電圧ＶＴ１を示す。
【００２７】
まず制御パルス信号Ｐｘ、Ｐｙがハイレベル及び制御パルス信号Ｐｚがローレベルの状態を説明する。この状態では第１の主スイッチング素子Ｑｘ及び第２の主スイッチング素子Ｑｙのドレイン−ソース間が導通し、第１の主スイッチング素子Ｑｘ及び第２の主スイッチング素子Ｑｙのドレインからソース方向に電流ｉＱｘ、ｉＱｙが流れる。この電流ｉＱｘ、ｉＱｙは時間経過とともに徐々に大きくなる。補助スイッチング素子Ｑｚは導通せず、補助スイッチング素子Ｑｚのドレイン−ソース間には電流ｉＱｚが流れない。トランスＴ１の一次巻線には正の電圧ＶＴ１が印加される。
【００２８】
次に制御パルス信号Ｐｘ、Ｐｙがローレベル及び制御パルス信号Ｐｚがハイレベルの状態に反転する。この状態では第１の主スイッチング素子Ｑｘ及び第２の主スイッチング素子Ｑｙのドレイン−ソース間が非導通となり、第１の主スイッチング素子Ｑｘ及び第２の主スイッチング素子Ｑｙのドレインからソース方向に流れていた電流ｉＱｘ、ｉＱｙが遮断される。第１の主スイッチング素子Ｑｘ及び第２の主スイッチング素子Ｑｙのドレイン−ソース間に発生する電圧ＶＱｘ、ＶＱｙに応じて、第１主素子寄生容量Ｃｘ及び第２主素子寄生容量Ｃｙが充電される。
【００２９】
第１の主スイッチング素子Ｑｘ及び第２の主スイッチング素子Ｑｙの非導通後も、共振インダクタＬ１に蓄えられたエネルギーに基づく電流ｉＴがトランスＴ１の一次巻線を介して接続点Ｎｘに流れる。補助スイッチング素子Ｑｚが導通しているため、上記電流ｉＴは補助スイッチング素子Ｑｚのソースからドレイン方向に流れ、クランプ容量Ｃ１が充電される。クランプ容量Ｃ１への充電が進み、クランプ容量Ｃ１の両端の電圧が逆転すると、クランプ容量Ｃ１に蓄えられた電荷にもとづく電流が、補助スイッチング素子Ｑｚ及びトランスＴ１の一次巻線を介して共振インダクタＬ１に逆流する。トランスＴ１の一次巻線には負の電圧ＶＴ１が印加される。
【００３０】
次に制御パルス信号Ｐｘ、Ｐｙがローレベル及び制御パルス信号Ｐｚがローレベルの状態に切り替わる。この状態では補助スイッチング素子Ｑｚが非導通となるため、補助スイッチング素子Ｑｚのドレイン−ソース間に電流ｉＱｚが流れなくなる。共振インダクタＬ１に蓄えられたエネルギーに基づく電流ｉＴにより、第１主素子寄生容量Ｃｘ及び第２主素子寄生容量Ｃｙに蓄えられた電荷が放電される。これらの電荷が完全に放電されると第１の主スイッチング素子Ｑｘ及び第２の主スイッチング素子Ｑｙのドレイン−ソース間の電圧ＶＱｘ、ＶＱｙがゼロになる。トランスＴ１の一次巻線の電圧ＶＴ１も、励磁された電流ｉＴがなくなるとゼロになる。
【００３１】
次に制御パルス信号Ｐｘ、Ｐｙがハイレベル及び制御パルス信号Ｐｚがローレベルの状態に切り替わる。この切り替わり時にて、第１主素子寄生容量Ｃｘ及び第２主素子寄生容量Ｃｙが電荷を保持せず、第１の主スイッチング素子Ｑｘ及び第２の主スイッチング素子Ｑｙのドレイン−ソース間の電圧ＶＱｘ、ＶＱｙがゼロであるため（ＺＶＳ）、ゼロ電圧スイッチングを実現できる。即ち、第１主素子寄生容量Ｃｘ及び第２主素子寄生容量Ｃｙに蓄えられた電荷によるスイッチング損失が発生しない。
【００３２】
スイッチング損失Ｐｃは下記式（１）で定義されるため、スイッチング素子の出力容量Ｃｏｓｓを小さくするほどスイッチング損失Ｐｃを小さくできる。
Ｐｃ＝１／２・Ｃｏｓｓ・Ｖ２・ｆ  ・・・式（１）
Ｖはスイッチング素子に印加される電圧、ｆはスイッチング周波数を示す。
【００３３】
またゼロ電圧共振条件は下記式（２）で定義できる。
Ｌ・Ｉｔ２＞Ｃｏｓｓ・Ｖ２  ・・・式（２）
Ｌは共振インダクタのインダクタンス、Ｉｔは共振インダクタに流れる電流を示す。
【００３４】
上記式（２）の関係を満たせば、ゼロ電圧共振が可能となる。従ってスイッチング素子の出力容量Ｃｏｓｓに対して十分な大きさの共振インダクタを設ける必要がある。図１の共振インダクタＬ１は、トランスＴ１の一次巻線の漏れインダクタンスで構成されてもよい。ただし上記式（２）の関係を満たさない場合、完全なゼロ電圧スイッチングが実現できなくなる。従ってスイッチング素子の出力容量Ｃｏｓｓが大きくなる用途では、一次巻線と別にインダクタ素子を設けることが好ましい。
【００３５】
図１のアクティブクランプ方式の２石フォワード型ＤＣ−ＤＣコンバータ２００は以上に説明したように高効率なスイッチング電源装置であるが、以下に説明する課題がある。即ち共振インダクタＬ１と、第１二次側寄生容量Ｃｒ１及び第２二次側寄生容量Ｃｒ２との共振によりサージ電圧が発生する点である。このサージ電圧が当該ＤＣ−ＤＣコンバータ２００内の各種素子の耐圧を超えると各種素子に不具合が発生する可能性がある。また共振によりトランスＴ１の一次巻線に供給される電圧および電流が振動し、電力損失が発生する。
【００３６】
第１二次側寄生容量Ｃｒ１及び第２二次側寄生容量Ｃｒ２は下記式（３）により一次側の容量Ｃ０に換算される。
Ｃ０＝Ｎ２・Ｃｒ  ・・・式（３）
Ｎ＝Ｎ２／Ｎ１
Ｎ１はトランスＴ１の一次巻線の巻き数、Ｎ２は二次巻線の巻き数を示し、Ｃｒは第１二次側寄生容量Ｃｒ１及び第２二次側寄生容量Ｃｒ２の一方のキャパシタンスを示す。
【００３７】
以下、共振インダクタＬ１と、第１二次側寄生容量Ｃｒ１及び第２二次側寄生容量Ｃｒ２との共振の影響を抑える仕組みについて考える。
【００３８】
図３は、比較例に係るアクティブクランプ方式の２石フォワード型ＤＣ−ＤＣコンバータ２００の構成例を示す図である。このＤＣ−ＤＣコンバータ２００は、図１のＤＣ−ＤＣコンバータ２００と比較し、第１整流ダイオードＤｒ１及び第２整流ダイオードＤｒ２のそれぞれに、ＣＲアブソーバを並列接続した構成である。具体的には第１保護抵抗Ｒａ１及び第１保護容量Ｃａ１の直列回路が、第１整流ダイオードＤｒ１に並列接続される。同様に第２保護抵抗Ｒａ２及び第２保護容量Ｃａ２の直列回路が、第２整流ダイオードＤｒ２に並列接続される。第１保護容量Ｃａ１及び第２保護容量Ｃａ２は、高周波のサージ電圧を吸収する。
【００３９】
しかしながらＣＲアブソーバを設けると回路が大型化する。また振動による電力損失を抑え込むには不十分である。
【００４０】
図４は、本発明の実施の形態に係るアクティブクランプ方式の２石フォワード型ＤＣ−ＤＣコンバータ２００の構成例を示す図である。このＤＣ−ＤＣコンバータ２００は、図１のＤＣ−ＤＣコンバータ２００と比較し、一次側に保護ダイオードＤ１が追加された構成である。
【００４１】
保護ダイオードＤ１は、共振インダクタＬ１とトランスＴ１の一次巻線の上側の端子との接続点Ｎ１と、直流電源Ｅの高電圧側の電力ラインとの間に接続される。具体的には保護ダイオードＤ１のアノード端子が接続点Ｎ１に接続され、カソード端子が当該電力ラインに接続される。
【００４２】
これにより接続点Ｎ１の上限電圧を、直流電源Ｅの高電圧側の電力ラインにクランプできる。即ち、接続点Ｎ１に発生するサージ電圧を保護ダイオードＤ１を介して、直流電源Ｅに帰還させることができる。
【００４３】
図５（ａ）−（ｂ）は、トランスＴ１の一次巻線に印加される電圧ＶＴ１の波形を示す図である。図５（ａ）は、図１の共振対策が施されていないアクティブクランプ方式の２石フォワード型ＤＣ−ＤＣコンバータ２００における波形を示し、図５（ｂ）は、図４の共振対策が施されているアクティブクランプ方式の２石フォワード型ＤＣ−ＤＣコンバータ２００における波形を示す。
【００４４】
図５（ａ）では共振インダクタＬ１と、第１二次側寄生容量Ｃｒ１及び第２二次側寄生容量Ｃｒ２との共振により、一次巻線に印加される電圧ＶＴ１（具体的には直流電源Ｅの電圧が印加されるときの電圧ＶＴ１）が振動しており、そのピーク電圧は直流電源Ｅの電圧を超えている。
【００４５】
この振動の周波数ｆは下記式（４）で規定され、その周期Ｔは下記式（５）で規定される。
ｆ＝１／（２π√（Ｌ１・Ｃ０））  ・・・式（４）
Ｔ＝１／ｆ  ・・・式（５）
【００４６】
図５（ｂ）では保護ダイオードＤ１により一次巻線に印加される電圧ＶＴ１が、直流電源Ｅの高電圧側の電力ラインにクランプされ、振動を抑えることができる。
【００４７】
以上説明したように本発明の実施の形態によれば、アクティブクランプ方式のフォワード型ＤＣ−ＤＣコンバータにて、一次側の共振インダクタとトランスの一次巻線の接続点と、電源電圧ラインとの間にダイオードを逆向きに接続する。これにより、一次側の共振インダクタと二次側の容量成分により発生する共振の影響を低減できる。当該共振によるサージ電圧を抑えることができるため、当該ＤＣ−ＤＣコンバータ内の各種素子を保護することができる。各種素子の耐圧を上げる必要がないため、素子の大型化、コスト高を抑制できる。また当該共振による振動を抑えることができるため、振動による電力損失を抑えることができ、変換効率の低下を抑制できる。
【００４８】
本実施の形態に係るアクティブクランプ方式のフォワード型ＤＣ−ＤＣコンバータは、２石フォワード型に適している。１石フォワード型の場合、第２の主スイッチング素子Ｑｙが省略されるため、保護ダイオードＤ１から直流電源Ｅの高電圧側の電力ラインに流れ出た電流が、接続点Ｎｙ及び共振インダクタＬ１を通って循環してしまう。２石フォワード型の場合、第２の主スイッチング素子Ｑｙにより、この循環電流を遮断できる。
【００４９】
また本実施の形態に係るアクティブクランプ方式のフォワード型ＤＣ−ＤＣコンバータは、降圧率が小さいＤＣ−ＤＣコンバータに適している。降圧率が大きいＤＣ−ＤＣコンバータ（例えば、入力電圧を１／２０以下に降圧するコンバータ）では、トランスＴ１を介して一次側から見える二次側の容量成分は、ごく小さなものである。これに対して降圧率が小さいＤＣ−ＤＣコンバータ（例えば、入力電圧を１／２〜１／４に降圧するコンバータ）では、トランスＴ１を介して一次側から見える二次側の容量成分は大きくなる。従って、一次側の共振インダクタと二次側の容量成分により発生する共振によるサージ電圧の共振周波数が低くなる。従ってそのサージ電圧を抑制することが、より重要になる。
【００５０】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００５１】
図６は、変形例に係るアクティブクランプ方式の２石フォワード型ＤＣ−ＤＣコンバータ２００の構成例を示す図である。変形例では共振インダクタＬ１が、接続点ＮｘとトランスＴ１の一次巻線の下側の端子との間に接続される。保護ダイオードＤ１は、共振インダクタＬ１とトランスＴ１の一次巻線の下側の端子との接続点Ｎ２と、直流電源Ｅの高電圧側の電力ラインとの間に接続される。具体的には保護ダイオードＤ１のアノード端子が接続点Ｎ２に接続され、カソード端子が当該電力ラインに接続される。この変形例に係るＤＣ−ＤＣコンバータ２００も、図４のＤＣ−ＤＣコンバータ２００と同様の振る舞いとなる。
【００５２】
また上述の実施の形態では平滑化回路３０を第１整流ダイオードＤｒ１と第２整流ダイオードＤｒ２で構成する例を説明したが、それらの代わりにＭＯＳＦＥＴ等のスイッチング素子を用いてもよい。この場合も、当該スイッチング素子の寄生容量と、一次側の共振インダクタとの間で共振が発生するが、保護ダイオードＤ１により、その共振の影響を低減できる。
【００５３】
またスイッチング素子と並列に寄生容量および寄生ダイオードが形成される例を説明したが、スイッチング素子と並列に容量素子（例えば、スナバコンデンサ）および／またはダイオード素子を接続してもよい。
【００５４】
また２石フォワード型スイッチング回路１５に入力電圧を供給する直流電源Ｅの代わりに、交流電源、整流回路およびＰＦＣ（Power Factor Correction）回路を用いてもよい。
【符号の説明】
【００５５】
Ｑｘ  第１の主スイッチング素子、  Ｄｘ  第１主素子寄生ダイオード、  Ｃｘ  第１主素子寄生容量、  Ｑｙ  第２の主スイッチング素子、  Ｄｙ  第２主素子寄生ダイオード、  Ｃｙ  第２主素子寄生容量、  Ｑｚ  補助スイッチング素子、  Ｃ１  クランプ容量、  Ｌ１  共振インダクタ、  Ｔ１  トランス、  Ｅ  直流電源、  Ｄｒ１  第１整流ダイオード、  Ｃｒ１  第１二次側寄生容量、  Ｒａ１  第１保護抵抗、  Ｃａ１  第１保護容量、  Ｄ１  保護ダイオード、  Ｄｒ２  第２整流ダイオード、  Ｃｒ２  第２二次側寄生容量、  Ｒａ２  第２保護抵抗、  Ｃａ２  第２保護容量、  Ｃｏ  出力容量、  Ｌｏ  出力インダクタ、  Ｒｏ  負荷、  １５  ２石フォワード型スイッチング回路、  ２０  整流回路、  ３０  平滑化回路、  ４０  制御部、  ２００  アクティブクランプ方式のフォワード型ＤＣ−ＤＣコンバータ。
【図１】
2015057028.tif 000003
【図２】
2015057028.tif 000004
【図３】
2015057028.tif 000005
【図４】
2015057028.tif 000006
【図５】
2015057028.tif 000007
【図６】
2015057028.tif 000008