(57)【要約】      （修正有）【課題】ＤＲＡＭのメモリセルに記録されたデータの読み出しの高速化を図る。【解決手段】メモリセルは、データの書き込みを電気で行い、データの読み出しを光で行う。メモリセル１０は、活性層１２を誘電体層１４で挟み込んだ構造を有し、誘電体層１４は、データ書き込み時には電荷を蓄える機能を持ち、データ読み出し時には光を閉じ込めるためのクラッド層として機能し、活性層１２は、データ読み出し時に光導波路として働く。誘電体層１４に電荷が蓄えられている状態と蓄えられていない状態とで、光導波路を通過する光のピーク波長が変化する。【選択図】図１
2015142023.tif 000002
【特許請求の範囲】
【請求項１】
データの書き込みを電気で行い、データの読み出しを光で行うメモリセル。
【請求項２】
前記メモリセルは、活性層を誘電体層で挟み込んだ構造を有し、
前記誘電体層は、データ書き込み時には電荷を蓄える機能を持ち、データ読み出し時には光を閉じ込めるためのクラッド層として機能し、
前記活性層は、データ読み出し時に光導波路として働く、
請求項１に記載のメモリセル。
【請求項３】
前記誘電体層に電荷が蓄えられている状態と蓄えられていない状態とで、前記光導波路を通過する光のピーク波長が変化する、請求項２に記載のメモリセル。
【請求項４】
請求項１乃至３のいずれか１つの記載のメモリセルを、２次元マトリクス状に配置した構成を有する、メモリセルアレイ。
【請求項５】
請求項４に記載のメモリセルアレイと、光源と、３次元光導波路と、が積層されてなる、メモリ装置。
【請求項６】
前記光源が前記メモリセルアレイの下方に配置され、
前記３次元光導波路が前記メモリセルアレイの上方に配置されている、
請求項５に記載のメモリ装置。
【請求項７】
前記３次元光導波路が前記メモリセルアレイの上方に配置され、
前記光源が前記３次元光導波路の上方に配置されている、
請求項５に記載のメモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリセル、メモリセルアレイ、メモリ装置に関に関する。
【背景技術】
【０００２】
この技術分野において周知のように、ＤＲＡＭ（dynamic random access memory）のような記憶装置においては、メモリセルへのデータの書き込みとデータの読み出しを電気的に行っている。すなわち、電気回路によって情報のやり取りを行なっている。
【０００３】
また、光配線による情報のやり取りによる、超高速情報処理が期待されている。
【０００４】
本発明に関連する技術として、特許文献１は、波長可変レーザダイオードを開示している。この特許文献１に開示された波長可変レーザダイオードは、発光領域である活性層領域と、発振波長を制御する波長制御領域とからなり、波長制御領域にて発光するレーザの波長が変化する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１０−２８４７８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
情報の大容量化に伴い、超高速通信技術および、超高速情報処理技術が求められている。
【０００７】
従来の電気回路による情報のやり取りには、理論的に４０Ｇｂｐｓが限界と考えられており、また高速化による熱の問題がある。
【０００８】
そこで、上述したように、光配線による情報のやり取りによる、超高速情報処理が期待されている。しかしながら、光によるデータの書き込みおよびデータの読み出しは困難である。
【０００９】
特許文献１は、印加電圧により発振波長を変化させることができる、波長可変レーザダイオードを開示しているに過ぎない。
【課題を解決するための手段】
【００１０】
第１の観点におけるメモリセルは、データの書き込みを電気で行い、データの読み出しを光で行うように構成されている。
【００１１】
他の観点におけるメモリセルアレイは、上記メモリセルを、２次元マトリクス状に配置した構成を有する。
【００１２】
また、別の観点におけるメモリ装置は、上記メモリセルアレイと、光源と、３次元光導波路と、が積層されてなる。
【発明の効果】
【００１３】
本発明によれば、情報の読み出しを光により行うことによって、データの読み出しの高速化を図ることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明に係るメモリセルとして用いる波長可変レーザダイオードの波長変調部である誘電体クラッドを示す概略断面図である。
【図２】図１に示す波長変調部での出力光のピーク波長を示す特性図である。
【図３】本発明の第１の実施例による、１ｂｉｔのメモリセルの構造を示す図であって、（Ａ）はメモリセルのデバイス構造を示す断面図であり、（Ｂ）はその簡略化構造を示す断面図であり、（Ｃ）はその等価回路図である。
【図４】データの読み出し時に波長の閾値を判別するシステムの概要を示す図である。
【図５】本発明の第２の実施例によるメモリ装置の構造を示す概略分解斜視図である。
【図６】本発明の第３の実施例によるメモリ装置の構造を示す概略分解斜視図である。
【発明を実施するための形態】
【００１５】
以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等が異なっている。また、ＸＹＺ座標系を設定し、各構成の配置を説明する。この座標系において、Ｚ方向は基板の表面に垂直な方向であり、Ｘ方向は基板の表面と水平な面においてＺ方向と直交する方向であって、Ｙ方向は基板の表面と水平な面においてＸ方向と直交する方向である。このように、Ｙ方向とＸ方向とは、互いに直交している。Ｘ方向は第１方向とも呼ばれ、Ｙ方向は第２方向とも呼ばれ、Ｚ方向は第３方向とも呼ばれる。
【００１６】
［発明の概要］
本発明は、ＤＲＡＭのメモリセルに記録された情報の読み出しを光により行うことによる、データ読み出しの高速化を目的としている。本発明は、汎用性を持たせるために、電気信号による情報処理と光信号による情報処理技術のハイブリット方式を提案する。
【００１７】
本発明では、メモリセルへのデータ書き込みは、従来技術同様に電気的にのみ行うが、データ読み出しは、光でも行うことを可能とする。このため、情報の超高速読み出しを可能とする。また、メモリセルアレイ（アレイ構造）は、従来のＤＲＡＭを踏襲するため、高い工業的汎用性を持つ。
【００１８】
より具体的には、本発明では、波長可変レーザダイオードの波長変調部をメモリセルに用いる。
【００１９】
図１は、メモリセル１０として用いる波長可変レーザダイオードの波長変調部である誘電体クラッドを示す概略断面図である。図１に示されるように、波長変調部（誘電体クラッド）１０は、光導波路１２を誘電体層１４で挟み込んだ構造をしている。光導波路１２は活性層として働く。
【００２０】
波長可変レーザダイオードは、誘電体クラッド１０に電荷が蓄えられている状態と蓄えられていない状態とで、誘電体クラッド１０に挟まれた光導波路１２を通過する光のピーク波長が変化する。このため、出力光の波長に閾値を定めることで、誘電体クラッド１０を記憶素子（メモリセル）として用いることができる。
【００２１】
詳述すると、活性層１２にレーザ光等を外部より照射し、光励起させ、活性層上部下クラッド層（誘電体層）１４により閉じ込められた光が、メモリセル内部で共振し、誘電体層１４の状態により、特定のピーク波長を持った出力光を発振する。その出力光のピーク波長を検出することで読み出しが行われる（図２参照）。誘電体層１４は、屈折率が低いという特徴を有しており、データ読み出し時はクラッドとして利用する。
【００２２】
データの書き込みは、波長可変レーザダイオードの波長変調部である誘電体クラッド１０を、ＤＲＡＭ（dynamic random access memory）の記憶素子であるキャパシタと同様に電荷を充放電することで実現する。データの読み出しは、波長変調部に外部からの光を通過させることで実装する。出力経路となる光導波路配線には、Ｓｉ等の波長によっては光が減衰しない、ゼロ分散波長を近赤外波長領域（Ｔ−ｂａｎｄ（１μ帯）〜Ｌ−ｂａｎｄ）に有する物を利用する。
【００２３】
実際に光に情報を乗せかえるメモリセルコア部の光導波路には、次の２つの方式を提案する。
【００２４】
（ａ）単一波長性の高い、良質な光を保つために、変調器を有するものを採用する方式、
（ｂ）低コスト化のため、光導波路配線と同様の物を利用する方式。
【００２５】
（ａ）方式では、III-Ｖ族半導体の励起光の照射による発光する特性を有するＱＷ（Quantum Well）やＱＤ（Quantum Dot）、Ｄｗｅｌｌ（Dot in Well）構造をレーザ光等の光で励起することで、発光波長の半値幅の狭い光を得る。（ｂ）方式では、光導波路をそのまま利用しても良いが、波長選択性を高めるために、グレイティング加工を施すなどしても良い。
【００２６】
メモリセルを通過した光は、基底準位で発光する光と、ピーク波長が変換された光とに変換され、いずれかの光はフォトニック結晶等で、キャンセルし残りの光を合成し伝送する。すなわち、データ０のみを伝送する方式と、データ１のみを伝送する方式とは、フィルタの選定により、選択可能となる。
【実施例１】
【００２７】
図３は、本発明の第１の実施例による、１ｂｉｔのメモリセル１０の構造を示す図である。図３において、（Ａ）はメモリセル１０のデバイス構造を示す断面図であり、（Ｂ）はその簡略化構造を示す断面図であり、（Ｃ）はその等価回路図である。
【００２８】
ε１の誘電体層１４−１はＨｉｇｈ−ｋ材料で、データの蓄積が主な目的である。ε２の誘電体層１４−２はｌｏｗ−ｋ材料で、波長変換とクラッドとしての役割を目的としている。ε２の誘電体層１４−２は、ｌｏｗ−ｋ材料（ＡｌＧａＡｓ等）を採用することにより、光の減衰を抑えることを可能とし、屈折率が低いためクラッドとしての機能も有する。
【００２９】
光導波路（コア）１２は、ＩｎＧａＡｓ系の材料等を採用し、ＱＷ、ＱＤ、Ｄ−Ｗｅｌｌ構造等を用いることで、波長選択性と光増幅効果があるものを採用する。その代わりに、光導波路（コア）１２は、Ｓｉ等の廉価に製造可能なものを採用しても良い。
【００３０】
下部クラッドの誘電体層１４−３は、光導波路（コア）１２と下地との相性の良いものを採用できるように制限しない。しかしながら、下部クラッドの誘電体層１４−３は、光閉じ込め性能の面から、コア１２に比べ、低屈折率の材料（酸化物等）を採用する必要がある。
【００３１】
図４は、データの読み出し時に波長の閾値を判別するシステムの概要を示す図である。
【００３２】
メモリセル１０に光を入射することで、データの有無により、ピーク波長が変換される。例えば、データが無０のとき、ピーク波長はλａに変換され、データが有１のとき、ピーク波長はλｂに変換される。
【００３３】
変化された光はその後フォトニック結晶等のフィルタ２０により、行き場を失う。その後残った光のみが光合成器３０で合成され伝送される。
【００３４】
図１は、メモリセル１０の構造を示す断面図である。メモリセル１０は、活性層１２を誘電体層１４で挟み込んだ構造をしている。誘電体層１４は、データ書き込み時には、電荷を蓄える機能を持ち、データ読み出し時には、光を閉じ込めるためのクラッド層として機能する。データ読み出し時に、活性層１２は、光導波路となり、コアとなる。
【００３５】
本構造を採用することにより、光を変調するだけでなく、メモリセル内で光が増幅されるため、光の減衰を抑え、発光波長に半値幅がシャープな光を得ることが可能となる。
【実施例２】
【００３６】
図５は、本発明の第２の実施例によるメモリ装置の構造を示す概略分解斜視図である。
【００３７】
図示のメモリ装置は、メモリセルアレイ１１０、光源１２０、および３次元光導波路１３０を積層した構造を有する。図示のメモリセル装置では、光源１２０をメモリセルアレイ１１０の下方に配置した構成をしている。
【００３８】
メモリセルアレイ１１０は、上述したメモリセル１０を２次元マトリクス状に配置した構成をとる。メモリセルアレイ１１０は、ＤＲＡＭのように行と列を指定することで、特定のメモリセル１０の制御を可能とする。
【００３９】
換言すれば、メモリセルアレイ１１０は、１ビットを記憶するメモリセル１０が行（ロウ）方向と列（カラム）方向にマトリクス状に多数配置された構成を有する。
【００４０】
メモリ装置は、メモリセルアレイ１１０の指定されたロウアドレスに対応する１本のワード線を選択するためのＲｏｗデコーダ１４０と、メモリセルアレイ１１０の指定されたカラムアドレスに対応する１本のビット線を選択するためのＣｏｌｕｍｎデコーダ１５０とを有する。
【００４１】
換言すると、メモリセルアレイ１１０においては、複数のワード線と複数のビット線が交差しており、その交点にはメモリセル１０が配置されている。
【００４２】
データ書き込みは、Ｒｏｗデコーダ１４０およびＣｏｌｕｍｎデコーダ１５０によって、メモリセルアレイ１１０のメモリセル１０のアドレスを指定し、クラッドの電荷の充放電を行なうことで実現する。
【００４３】
メモリ装置は、更に、光源１２０の行を指定するためのＲｏｗデコーダ１４０Ａと、光源１２０の列を指定するためのＣｏｌｕｍｎデコーダ１５０Ａとを有する。
【００４４】
データ読み出しは、メモリセルアレイ１１０の下方に配置した光源１２０の光を、Ｒｏｗデコーダ１４０ＡとＣｏｌｕｍｎデコーダ１５０Ａによって、対応するメモリセルに入射することで実現する。
【００４５】
図５において、破線の矢印は、光源１２０からの光を示し、その波長は均一である。また、実線の矢印は、メモリセルアレイ１１０を通して変調された光を示している。
【００４６】
出力光は、メモリセルアレイ１１０の上方に配置した３次元光導波路１３０を通過し、出力経路１６０へつなげる。このとき、光の多重化等を行うことで、出力経路１６０の出力配線の数を減少させることも可能である。
【実施例３】
【００４７】
図６は、本発明の第３の実施例によるメモリ装置の構造を示す概略分解斜視図である。
【００４８】
図示のメモリ装置は、積層形態が後述するように相違する点を除いて、図５に示したメモリ装置と同様の構成を有する。すなわち、図示のメモリセル装置では、光源１２０をメモリセルアレイ１１０の上方に配置した構成をしている。
【００４９】
以下では、説明の簡略化のために、図５との相違点についてのみ説明する。
【００５０】
光源１２０は、メモリセルアレイ１１０の上方に、３次元光導波路１３０を介して配置されている。したがって、光源１２０からの光は、３次元光導波路１３０を介してメモリセルアレイ１１０に入射される。
【００５１】
また、図示のメモリ装置は、図５に示したメモリ装置とは異なり、光源１２０の行を指定するためのＲｏｗデコーダ１４０Ａと、光源１２０の列を指定するためのＣｏｌｕｍｎデコーダ１５０Ａとを備えていない。
【００５２】
データ書き込みとデータ読み出しの動作は、図５のメモリ装置と同様であるので、省略する。
【００５３】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【産業上の利用可能性】
【００５４】
近年のＰＣ（personal computer）やスマートフォンの使用形態として、ユーザサイドでの処理を、高性能なサーバサイドで代用する、クラウドコンピューティングが広まりつつある。そのようなコンピュータの利用形態においては、１台のコンピュータ（サーバ）から多数のユーザ（クライアント）にデータを配信するため、出力の高速なバッファメモリが求められる。また、スーパハイビジョンＴＶ（television）やホログラム３Ｄ映像処理などの、大容量高速処理が求められる分野においても有用である。本発明はそのような用途への要求に答えるものである。
【符号の説明】
【００５５】
１０    メモリセル（誘電体クラッド）
１２    活性層（光導波路；コア）
１４、１４−１〜１４−３    誘電体層（クラッド層）
２０    フィルタ（フォトニック結晶等）
３０    光合成器
１１０    メモリセルアレイ
１２０    光源
１３０    ３次元光導波路
１４０    Ｒｏｗデコーダ
１４０Ａ    Ｒｏｗデコーダ
１５０    Ｃｏｌｕｍｎデコーダ
１５０Ａ    Ｃｏｌｕｍｎデコーダ
１６０    出力経路
【図１】
2015142023.tif 000003
【図２】
2015142023.tif 000004
【図３】
2015142023.tif 000005
【図４】
2015142023.tif 000006
【図５】
2015142023.tif 000007
【図６】
2015142023.tif 000008