(57)【要約】【課題】待機モードにおいて負荷電流が上昇しても、負荷電流に応じて迅速に電力供給すること。【解決手段】整流平滑回路１０と、ＦＥＴ２３をスイッチング動作させて整流平滑回路１０の出力から直流電圧Ｖ１を生成するＤＣＤＣコンバータ２０と、ＦＥＴ６２をスイッチング動作させて直流電圧Ｖ１から直流電圧Ｖ２を生成するＤＣＤＣコンバータ６０と、ＤＣＤＣコンバータ２０の出力電圧を蓄えるコンデンサ６７と、ＤＣＤＣコンバータ６０が生成する電圧を検知する誤差増幅器１５３と、ＤＣＤＣコンバータ２０の直流電圧Ｖ１を直流電圧Ｖ２よりも低い直流電圧Ｖ３に低下させる待機モードのときに、誤差増幅器１５３が検知した電圧に応じて、ＤＣＤＣコンバータ６０の入力端と出力端をバイパスする経路を接続又は切断するＦＥＴ１５４を備え、バイパス経路が接続されることにより、コンデンサ６７の電圧がＤＣＤＣコンバータ６０の出力端に供給される。【選択図】図１
2015211615.tif 000002
【特許請求の範囲】
【請求項１】
交流電源の交流電圧から直流電圧を生成する電源装置であって、
前記交流電圧を整流及び平滑する整流平滑手段と、
第一のスイッチング手段を有し、前記第一のスイッチング手段をスイッチング動作させて前記整流平滑手段の出力から第一の直流電圧を生成する第一のコンバータ部と、
第二のスイッチング手段を有し、前記第二のスイッチング手段をスイッチング動作させて前記第一の直流電圧から前記第一の直流電圧よりも低い第二の直流電圧を生成する第二のコンバータ部と、
前記第一のコンバータ部から出力される電圧を蓄える蓄電手段と、
前記第二のコンバータ部が生成する電圧を検知する第一の検知手段と、
前記第二のコンバータ部の入力端と出力端をバイパスする経路を有し、前記第一のコンバータ部の前記第一の直流電圧を前記第二の直流電圧よりも低い第三の直流電圧に低下させる動作モードのときに、前記第一の検知手段が検知した電圧に応じて、前記経路を接続又は切断するバイパス手段と、
を備え、
前記バイパス手段によって前記経路が接続されることにより、前記蓄電手段の電圧が前記第二のコンバータ部の出力端に供給されることを特徴とする電源装置。
【請求項２】
前記バイパス手段が前記経路を接続するときの前記第一の検知手段が検知した電圧は、前記第三の直流電圧よりも低い第四の直流電圧であることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記バイパス手段が前記経路を切断するときの前記第一の検知手段が検知した電圧は、前記第四の直流電圧よりも高い電圧であり、ヒステリシスを有することを特徴とする請求項２に記載の電源装置。
【請求項４】
前記蓄電手段は、一端を前記第一のコンバータ部と前記第二のコンバータ部との接続点に接続され、他端は接地されているコンデンサであることを特徴とする請求項１乃至３のいずれか１項に記載の電源装置。
【請求項５】
前記第一のコンバータ部は、前記第一のコンバータ部が生成する電圧を検知する第二の検知手段を有し、
前記第一のコンバータ部は、前記動作モードのときに、前記第二の検知手段が前記第一のコンバータ部が生成する電圧が前記第三の直流電圧より高いと検知した場合には、前記第一のスイッチング手段によるスイッチング動作を停止することを特徴とする請求項１乃至４のいずれか１項に記載の電源装置。
【請求項６】
前記第一のコンバータ部は、前記第二のコンバータ部が生成する電圧を検知する第三の検知手段を有し、
前記第一のコンバータ部は、前記動作モードのときに、前記第三の検知手段が前記第二のコンバータ部が生成する電圧が第五の直流電圧より低いと検知した場合、又は前記第二の検知手段が前記第一のコンバータ部が生成する電圧が前記第三の直流電圧より低いと検知した場合には、前記第一のスイッチング手段によるスイッチング動作を行わせることを特徴とする請求項５に記載の電源装置。
【請求項７】
前記第一のコンバータ部は、前記第一のスイッチング手段のスイッチング動作により、前記第二の直流電圧よりも高い電圧を生成することを特徴とする請求項６に記載の電源装置。
【請求項８】
前記第三の検知手段は、遅延回路を有し、
前記遅延回路は、前記第三の検知手段が前記第二のコンバータ部が生成する電圧が前記第五の直流電圧より高いことを検知した後も所定の時間、前記第一のスイッチング手段によるスイッチング動作を行わせることを特徴とする請求項６又は７に記載の電源装置。
【請求項９】
前記第五の直流電圧は、前記第二の直流電圧よりも低い電圧であることを特徴とする請求項６乃至８のいずれか１項に記載の電源装置。
【請求項１０】
前記第一のコンバータ部が負荷に前記第一の直流電圧を出力する通常モードと、前記第一のコンバータ部が負荷に電圧を出力しない待機モードと、を有することを特徴とする請求項１乃至９のいずれか１項に記載の電源装置。
【請求項１１】
前記第一のコンバータ部は、前記通常モードでは前記第一の直流電圧を負荷に供給し、前記待機モードでは前記第一の直流電圧の負荷への供給を停止するスイッチを有することを特徴とする請求項１０に記載の電源装置。
【請求項１２】
前記動作モードは、前記待機モードであることを特徴とする請求項１０又は１１に記載の電源装置。
【請求項１３】
請求項１乃至１２のいずれか１項に記載の電源装置を有することを特徴とする画像形成装置。
【請求項１４】
記録材に画像形成を行う画像形成手段と、
前記画像形成手段を制御する制御手段と、
を備える画像形成装置であって、
前記画像形成装置に電力を供給する請求項１０乃至１２のいずれか１項に記載の電源装置を備えたことを特徴とする画像形成装置。
【請求項１５】
前記制御手段は、前記電源装置に前記通常モード又は前記待機モードの設定を行うことを特徴とする請求項１４に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置及びその電源装置を備える画像形成装置に関し、特に、通常動作モードと待機モードとを有する装置の電源に好適な電源構成に関する。
【背景技術】
【０００２】
駆動手段を備えた電子機器用の電源装置では、例えばモータやソレノイド等の動作に必要な電圧が比較的高い駆動系への直流電圧と、ＣＰＵやＡＳＩＣ等の動作に必要な電圧が比較的低い制御系への直流電圧の２系統の電圧を出力することが多い。このような電源装置では、次のような構成が採用されることが多い。すなわち、まず商用電源の交流電圧を整流及び平滑した直流電圧をもとに、第一のＤＣＤＣコンバータで駆動系への直流電圧（以下、第一の直流電圧という）を生成する。そして、生成された第一の直流電圧をもとに、第二のＤＣＤＣコンバータでは、制御系への直流電圧（以下、第二の直流電圧という）が生成される。また、電子機器が省エネルギー状態である待機モードになっているときには駆動系を動作させないので、駆動系への電圧供給はロードスイッチ等によって遮断される構成が採用されている。
【０００３】
このような電源装置では、電子機器が省エネルギー状態である待機モード時には制御系の負荷電流も低減するものの、前述した第二のＤＣＤＣコンバータは軽負荷時には効率が低下する。そこで、例えば特許文献１では、待機モード時における省エネルギー性を改善するために、第一のＤＣＤＣコンバータの出力電圧を第一の直流電圧から第二の直流電圧よりも低い第三の直流電圧に下げる構成が提案されている。特許文献１の構成では、第二のＤＣＤＣコンバータのスイッチング手段は連続導通状態で駆動されるので、スイッチング動作による損失がなくなり、待機モード時の電源効率を向上させることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０―１４２０７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
電源装置から電力供給される電子機器が無線ＬＡＮ通信モジュールやＵＳＢホスト機能を備えている場合には、待機モード時に電子機器にパルス状の大きな負荷電流が短時間流れたり、長時間継続した大きな負荷電流が流れたりすることがある。前述した特許文献１の構成では、この負荷電流に対し、以下のような課題があった。待機モード時では、第一のＤＣＤＣコンバータは第三の直流電圧に制御され、第二のＤＣＤＣコンバータのスイッチング手段を連続導通状態で駆動する。このため、パルス状の大電流が短時間流れると、第二のＤＣＤＣコンバータの直列抵抗成分が出力電圧を降下させてしまう。この対策として第二のＤＣＤＣコンバータの出力コンデンサ容量を大きくし、短時間のパルス状の大電流が流れている間の出力電圧の降下を防ぐことが考えられる。しかしながら、回路基板や装置のスペースに制約があるため、この対策では限界がある。
【０００６】
また、長時間継続した大電流が流れる場合の対策として、従来は、駆動系への第一の直流電圧と共に、制御系へ出力される第二の直流電圧も、商用電源の交流電圧を整流及び平滑した直流電圧から直接生成する方式を用いていた。この方式では、待機時に駆動系への第一の直流電圧を生成するコンバータを停止しても制御系への第二の直流電圧を生成するコンバータを動作させることができるので、効率の低下を防ぐことは可能である。しかし、トランスやトランスの一次側駆動回路が駆動系用及び制御系用のそれぞれ必要となるため、電源装置のサイズ、コストが大幅に上がってしまう。
【０００７】
本発明は、このような状況のもとでなされたもので、待機モードにおいて負荷電流が上昇しても、負荷電流に応じて迅速に電力供給することを目的とする。
【課題を解決するための手段】
【０００８】
前述の課題を解決するために、本発明は、以下の構成を備える。
【０００９】
（１）交流電源の交流電圧から直流電圧を生成する電源装置であって、前記交流電圧を整流及び平滑する整流平滑手段と、第一のスイッチング手段を有し、前記第一のスイッチング手段をスイッチング動作させて前記整流平滑手段の出力から第一の直流電圧を生成する第一のコンバータ部と、第二のスイッチング手段を有し、前記第二のスイッチング手段をスイッチング動作させて前記第一の直流電圧から前記第一の直流電圧よりも低い第二の直流電圧を生成する第二のコンバータ部と、前記第一のコンバータ部から出力される電圧を蓄える蓄電手段と、前記第二のコンバータ部が生成する電圧を検知する第一の検知手段と、前記第二のコンバータ部の入力端と出力端をバイパスする経路を有し、前記第一のコンバータ部の前記第一の直流電圧を前記第二の直流電圧よりも低い第三の直流電圧に低下させる動作モードのときに、前記第一の検知手段が検知した電圧に応じて、前記経路を接続又は切断するバイパス手段と、を備え、前記バイパス手段によって前記経路が接続されることにより、前記蓄電手段の電圧が前記第二のコンバータ部の出力端に供給されることを特徴とする電源装置。
【００１０】
（２）前記（１）に記載の電源装置を有することを特徴とする画像形成装置。
【発明の効果】
【００１１】
本発明によれば、待機モードにおいて負荷電流が上昇しても、負荷電流に応じて迅速に電力供給することができる。
【図面の簡単な説明】
【００１２】
【図１】実施例１の電源装置の構成を示す回路図
【図２】実施例１の電源装置の待機モード時の動作波形を示す図
【図３】実施例１の電源装置を説明するための電源ブロック図
【図４】実施例２の電源装置の構成を示す回路図
【図５】実施例２の電源装置の待機モード時の動作波形を示す図
【図６】実施例３の画像形成装置の模式図
【発明を実施するための形態】
【００１３】
以下に、図面を参照して本発明の実施の形態について詳細に説明する。
【実施例１】
【００１４】
［電源装置の構成］
図１は、実施例１の電源装置の構成を示す回路図である。本電源装置は、２系統の電圧、すなわち第一の直流電圧と第二の直流電圧を供給する構成となっている。ここで、第一の直流電圧（以下、直流電圧Ｖ１ともいう）は、例えばモータやソレノイド等のように、動作に必要な電圧が比較的高い駆動系へ供給される電圧である。一方、第二の直流電圧（以下、直流電圧Ｖ２ともいう）は、例えばＣＰＵやＡＳＩＣ等のように、動作に必要な電圧が比較的低い制御系へ供給される電圧であり、第一の直流電圧よりも低い電圧である。
【００１５】
図１に示す電源装置は、主に整流平滑回路１０、第一のＤＣＤＣコンバータ２０（以下、コンバータ２０ともいう）、第二のＤＣＤＣコンバータ６０（以下、コンバータ６０ともいう）、バイパス回路１５０から構成されている。整流平滑回路１０は商用交流電源１１から入力された交流電圧を整流及び平滑し、第一のコンバータ部であるコンバータ２０は駆動系回路８０に直流電圧Ｖ１を供給する。第二のコンバータ部であるコンバータ６０は制御回路９０に直流電圧Ｖ２を供給し、バイパス手段であるバイパス回路１５０は後述するように、待機モード時に制御回路９０の負荷電流が増加した場合にコンバータ６０と共に電力供給を行う。
【００１６】
また、本電源装置は、搭載される電子機器の動作状態に従って通常モードと待機モードの２つのモードを備えており、この２つのモードは切り換え可能である。通常モードとは本電源装置が駆動系回路８０に直流電圧Ｖ１を供給している状態であり、待機モードとは駆動系回路８０への直流電圧Ｖ１の供給を停止している状態である。制御回路９０は、電子機器に備えられ、電子機器の動作を制御すると共に、本電源装置の動作モード、即ち通常モードと待機モードの設定を行う。制御回路９０は、本電源装置を制御するための制御端子９１、９２を有し、本電源装置を通常モードに移行させる場合には、制御端子９１、９２の出力を共にローレベルにする。一方、本電源装置を待機モードに移行させる場合には、制御回路９０は、制御端子９１の出力をハイレベルにすると共に、制御端子９２をハイインピーダンス状態に設定する。
【００１７】
［通常モードにおける第一のＤＣＤＣコンバータの動作］
まず、通常モードにおける整流平滑回路１０及び第一のＤＣＤＣコンバータ２０の動作を説明する。整流平滑回路１０は、整流器１２とコンデンサ１３から構成され、商用交流電源１１から交流電圧が入力されると、整流器１２により全波整流された後、コンデンサ１３により平滑化され、コンデンサ１３に充電される。
【００１８】
コンバータ２０は、起動抵抗２１、制御ＩＣ２２、電界効果トランジスタ（以下、ＦＥＴという）２３、トランス２４、ダイオード２５、コンデンサ２６、フォトカプラの受光側素子のフォトトランジスタ２７、抵抗２８を備えている。また、コンバータ２０はダイオード３１、コンデンサ３２、誤差増幅器３５、４１、シャントレギュレータ３７、フォトカプラの発光側素子のＬＥＤ３９、ＦＥＴ４４、抵抗３３、３４、３６、３８、４０、４２、４３、４５、ロードスイッチ５０を備えている。整流平滑回路１０のコンデンサ１３が充電され、コンデンサ１３の端子間電圧が上昇すると、起動抵抗２１を介して電源制御ＩＣ２２（以下、制御ＩＣ２２ともいう）に駆動電圧が供給される。これにより、制御ＩＣ２２は起動され、ＦＥＴ２３をオンする。制御ＩＣ２２は、ＦＥＴ２３を制御することにより、コンバータ２０の出力電圧を制御する。ＦＥＴ２３がオンすると、整流平滑回路１０からトランス２４の一次巻線Ｎｐに電流が流れ、一次巻線Ｎｐに印加された電圧によって、トランス２４の二次巻線Ｎｓ、補助巻線Ｎｂにも電圧が誘起される。このとき、二次巻線Ｎｓに誘起される電圧はダイオード３１によって電流が流れないよう阻止される。
【００１９】
一方、補助巻線Ｎｂは、ダイオード２５を介してコンデンサ２６を充電する方向に電流が流れ、コンデンサ２６の端子間電圧が上昇する。そして、制御ＩＣ２２の内部回路により定められる所定の時間が経過した後に、制御ＩＣ２２はＦＥＴ２３をオフする。すると、トランス２４の一次巻線ＮｐのＦＥＴ２３側端子の電圧が上昇するものの、ＦＥＴ２３によって電流が流れないように阻止される。このとき、トランス２４の二次巻線Ｎｓではダイオード３１が導通状態となり、コンデンサ３２を充電する方向に電流が流れ、コンデンサ３２の端子間電圧が上昇する。逆に、トランス２４の補助巻線Ｎｂに現れる電圧はダイオード２５によって電流が流れないよう阻止される。そして、制御ＩＣ２２の内部回路により定められる所定の時間が経過した後、制御ＩＣ２２は再びＦＥＴ２３をオンし、整流平滑回路１０からトランス２４に電流が流れる。その後、制御ＩＣ２２の内部回路により定められる所定の時間が経過した後、再びＦＥＴ２３は制御ＩＣ２２によりオフされ、トランス２４の二次巻線Ｎｓではダイオード３１を介してコンデンサ３２に電流が流れる。
【００２０】
このようにして制御ＩＣ２２は、ＦＥＴ２３のオン、オフを繰り返し、次第にコンデンサ３２及びコンデンサ２６の端子間電圧を上昇させる。コンデンサ３２の端子間電圧は、コンバータ２０の出力電圧である。また、制御ＩＣ２２は、コンデンサ２６の端子間電圧が上昇すると、起動抵抗２１を介して消費していた駆動電圧をコンデンサ２６から消費するように設計されている。これは、起動抵抗２１を介して駆動電圧を消費すると損失が大きく、効率を低下させてしまうためである。
【００２１】
［第一のＤＣＤＣコンバータ２０の出力電圧の制御］
図１に示すように、第一のＤＣＤＣコンバータ２０の出力電圧は、抵抗３３、３４によって分圧され、誤差増幅器３５の反転入力端子（−）に入力される。誤差増幅器３５の非反転入力端子（＋）には抵抗３６とシャントレギュレータ３７によって生成された基準電圧Ｖｒｅｆが入力され、誤差増幅器３５の出力端子は、抵抗３８を介してフォトカプラの発光側素子であるＬＥＤ３９に接続されている。このフォトカプラの受光側素子であるフォトトランジスタ２７は、フォトカプラのＬＥＤ３９の発光を感知するとオン状態となって抵抗２８に電流を流し、抵抗２８の両端に生じた電圧が制御ＩＣ２２にフィードバックされるよう構成されている。抵抗３３、３４の抵抗値は、コンバータ２０の出力電圧が第一の直流電圧である直流電圧Ｖ１となったときに、誤差増幅器３５の反転入力端子と非反転入力端子の入力電圧が等しくなるように設定されている。従って、コンバータ２０の出力電圧が直流電圧Ｖ１より高いと、誤差増幅器３５の出力はローレベルとなり、フォトカプラのＬＥＤ３９が発光する。すると、フォトカプラのフォトトランジスタ２７はオン状態となって電流が流れ、制御ＩＣ２２に入力されるフィードバック電圧が上昇する。このとき、制御ＩＣ２２は、ＦＥＴ２３のオン幅又はオンデューティ（オン時間）を減じて、コンバータ２０の出力電圧を下げるよう、ＦＥＴ２３の制御を行う。
【００２２】
逆に、コンバータ２０の出力電圧が直流電圧Ｖ１より低い場合には、誤差増幅器３５の出力はハイレベルとなり、フォトカプラのＬＥＤ３９は非導通状態となり消灯する。すると、フォトカプラのフォトトランジスタ２７はオフ状態となって、制御ＩＣ２２に入力されるフィードバック電圧が下降する。そのため、制御ＩＣ２２は、ＦＥＴ２３のオン幅又はオンデューティ（オン時間）を増加させて、コンバータ２０の出力電圧を上げるよう、ＦＥＴ２３の制御を行う。このようにして、制御ＩＣ２２は、ＦＥＴ２３のオン幅又はオンデューティを制御することで、安定した直流電圧Ｖ１を生成する。
【００２３】
ロードスイッチ５０は、ＦＥＴ５１、抵抗５２、５３によって構成されている。通常モードでは、制御回路９０は、オープンコレクタ出力である制御端子９２の出力をローレベルにすることで、ＦＥＴ５１がオンし、駆動系回路８０に直流電圧Ｖ１が供給される。また、フォトカプラのＬＥＤ３９と抵抗４５を介して接続されるＦＥＴ４４は、通常モードにおいてオン状態となることはなく、上述したコンバータ２０の動作に影響を与えない。すなわち、ＦＥＴ４４のゲート端子には、誤差増幅器４１の出力端子と、抵抗４０を介して制御端子９１と、が接続されている。誤差増幅器４１の出力端子はオープンコレクタ出力であり、制御端子９１には通常モードではローレベルが出力されている。従って、通常モードでは、ＦＥＴ４４のゲート端子にはローレベルが印加されているため、ＦＥＴ４４はオン状態にはならず、上述したコンバータ２０の動作に影響を与えない。
【００２４】
［通常モードにおける第二のＤＣＤＣコンバータの動作］
次に、通常モードにおける第二のＤＣＤＣコンバータ６０の動作を説明する。第二のＤＣＤＣコンバータ６０は、電源制御ＩＣ６１、ＦＥＴ６２、回生ダイオード６３、インダクタ６４、コンデンサ６５、６７、抵抗６６、６８、６９を備えている。第二のＤＣＤＣコンバータ６０は、第一のＤＣＤＣコンバータ２０の出力電圧である第一の直流電圧から第二の直流電圧を生成する。そのため、コンバータ６０の電源制御ＩＣ６１（以下、制御ＩＣ６１という）は、第一のＤＣＤＣコンバータ２０の出力電圧が入力されるとＦＥＴ６２を断続的に駆動し、インダクタ６４にパルス電圧を供給する。このパルス電圧は、インダクタ６４、回生ダイオード６３、コンデンサ６５によって平滑化され、第二のＤＣＤＣコンバータ６０の出力電圧を生成する。
【００２５】
第二のＤＣＤＣコンバータ６０の出力電圧は、抵抗６８、６９によって分圧され、抵抗６９の両端電圧が制御ＩＣ６１にフィードバックされる。制御ＩＣ６１は内部に基準電圧を有しており、この基準電圧と第二のＤＣＤＣコンバータ６０の出力電圧を抵抗６８、６９で分圧した電圧とが等しくなるように、ＦＥＴ６２のオンデューティを制御することで、安定した第二の直流電圧を生成する。
【００２６】
また、抵抗６６は過電流検出抵抗であり、制御回路９０へ過電流が流れた場合に、抵抗６６での電圧降下を制御ＩＣ６１が検出すると、ＦＥＴ６２の駆動を停止する。これによりＦＥＴ６２や回生ダイオード６３、インダクタ６４が熱破壊されることを防ぐことができ、異常時にも回路を安全な状態に保つことができる。
【００２７】
［待機モードにおけるＤＣＤＣコンバータの動作］
（１）ロードスイッチの切り替え制御
次に、待機モードに移行したときの回路動作について説明する。通常モードから待機モードに移行するときには、制御回路９０は最初にロードスイッチ５０をオフして、駆動系回路８０への電力供給を遮断させる。具体的には、制御回路９０は、制御端子９２をハイインピーダンス状態に設定することにより、抵抗５２、５３には電流が流れなくなり、その結果、ＦＥＴ５１はオフし、駆動系回路８０への電力供給が遮断される。その後、制御回路９０は、制御端子９１の出力をローレベルからハイレベルに切り替えることにより、ＦＥＴ４４のゲート端子を抵抗４０でプルアップして、ＦＥＴ４４をオフ状態に固定された状態からオン可能な状態にする。
【００２８】
なお、待機モードから通常モードに移行するときには、制御回路９０は、制御端子９１の出力をハイレベルからローレベルに切り替えることで、ＦＥＴ４４をオフ状態に固定された状態にする。その結果、誤差増幅器３５により第一のＤＣＤＣコンバータ２０の出力電圧は、第一の直流電圧よりも低下した状態、すなわち後述する第三の直流電圧から第一の直流電圧まで上昇する。そして、制御回路９０は、第一のＤＣＤＣコンバータの出力電圧が第一の直流電圧に復帰した後に、制御端子９２の出力をローレベルに設定することにより、ロードスイッチ５０がオンされ、駆動系回路８０へ電力が供給される。
【００２９】
（２）負荷電流が比較的小さい場合の回路動作
ここでは、制御回路９０の負荷電流が比較的小さい場合の動作、すなわち、バイパス回路１５０のＦＥＴ１５４がオンしない場合の回路動作について説明し、バイパス回路１５０の動作については後述する。第二の検知手段であるコンバータ２０の誤差増幅器４１は、非反転入力端子（＋）にはコンバータ２０の出力電圧を抵抗４２、４３で分圧した電圧が入力され、反転入力端子（−）には前述した基準電圧Ｖｒｅｆが入力される。抵抗４２、４３の抵抗値は、コンバータ２０の出力電圧が第三の直流電圧（以下、直流電圧Ｖ３ともいう）となったときに誤差増幅器４１の反転入力端子と非反転入力端子の入力電圧が等しくなるように設定される。
【００３０】
コンバータ２０の出力電圧が第三の直流電圧よりも高いと、誤差増幅器４１はハイレベルを出力し、ＦＥＴ４４をオンさせる。前述したように、フォトカプラのＬＥＤ３９が導通状態になると、制御ＩＣ２２に入力されるフィードバック電圧が上昇し、その結果、コンバータ２０の出力電圧を下げる制御が行われる。誤差増幅器３５からローレベルが出力されることにより、あるいは誤差増幅器４１がハイレベルを出力し、ＦＥＴ４４がオンされることにより、フォトカプラのＬＥＤ３９が導通状態となる。すなわち、コンバータ２０では、“出力電圧を下降させる”フィードバック信号がワイヤードオアされた回路構成となっている。言い換えると、コンバータ２０の出力電圧が第一の直流電圧以上になるか、又は第三の直流電圧以上になった場合に、フォトカプラのＬＥＤ３９が導通し、制御ＩＣ２２により、コンバータ２０の出力電圧を下げるように制御される。このため、待機モードでは、第一の直流電圧よりも低い電圧である第三の直流電圧を検知する誤差増幅器４１の出力が優先的に制御ＩＣ２２にフィードバックされることになり、コンバータ２０の出力電圧は第三の直流電圧に基づいて制御されることになる。
【００３１】
このとき、コンバータ６０は、前述したようにコンバータ２０の出力電圧から第二の直流電圧を生成するよう構成されている。従って、待機モードへ移行することによりコンバータ２０の出力電圧が低下すると、コンバータ６０は、ＦＥＴ６２のオン時間を長く（オンデューティを大きく）することにより、出力電圧を第二の直流電圧に維持するように動作する。そして、コンバータ２０の出力電圧が第二の直流電圧よりも更に低い第三の直流電圧に低下すると、コンバータ６０のＦＥＴ６２はオン状態に固定された状態（オンデューティ１００％状態）となる。なお、このときのコンバータ６０の出力電圧は第三の直流電圧と同じ電圧になる。
【００３２】
（３）大きな負荷電流が短時間だけ流れた場合の回路動作
例えば、待機モードにおいて、無線ＬＡＮ通信モジュールやＵＳＢホスト機能を有する機器により、制御回路９０にパルス状の大きな負荷電流が短時間だけ流れる場合がある。制御回路９０にこのような負荷電流が流れた場合、上述した機器への入力電圧変動を抑えるためには、例えば出力容量であるコンデンサ６５の容量を大きくすれば良い。ところが、容量を大きくすることによりコンデンサ６５のサイズも大きくなり、電源装置のサイズに制約があるため対応可能なコンデンサも限定される。そこで、本実施例では、短時間だけパルス状の大電流が流れたときには、バイパス回路１５０を動作させ、コンバータ６０の入力段に設けられた蓄電手段であるコンデンサ６７（蓄電部６７ともいう）からも電流（電荷）を供給する構成としている。
【００３３】
図１に示すように、コンデンサ６７は、一端を第一のＤＣＤＣコンバータ２０と第二のＤＣＤＣコンバータとの接続点に接続され、他端はＧＮＤ（グランド）に接続（接地）されている。本実施例では、蓄電部６７はコンバータ６０の入力インピーダンスを下げるため、コンバータ６０の直近に配置されている。また、蓄電部６７から電荷を供給する際に、過電流検出抵抗６６やインダクタ６４のような直流抵抗成分を有しないバイパス回路１５０を経由することで、制御回路９０へ供給する際の電圧降下を抑えることができる。
【００３４】
バイパス回路１５０は、誤差増幅器１５３、ＦＥＴ１５４、トランジスタ１５６、１５７、抵抗１５１、１５２、１５５、１５８、１５９から構成され、第二のＤＣＤＣコンバータ６０と並列に接続されている。バイパス回路１５０は、ＦＥＴ１５４のオン状態又はオフ状態により、第二のＤＣＤＣコンバータ６０の入力端と出力端をバイパスする経路を接続又は切断する。第一の検知手段であるオープンコレクタ出力の誤差増幅器１５３は、非反転入力端子（＋）にはコンバータ６０の出力電圧を抵抗１５１、１５２で分圧された電圧が入力され、反転入力端子（−）には前述した基準電圧Ｖｒｅｆが入力されている。抵抗１５１、１５２の抵抗値は、コンバータ６０の出力電圧が第四の直流電圧（以下、直流電圧Ｖ４ともいう）となったときに、誤差増幅器１５３の反転入力端子と非反転入力端子の入力電圧が等しくなるよう設定されている。これによって、コンバータ６０の出力電圧が第四の直流電圧より低いと、誤差増幅器１５３の出力はローレベルとなる。そのため、トランジスタ１５６、１５７で構成されるプッシュプル回路のトランジスタ１５７がオンし、エミッタ端子側がローレベル（ＧＮＤ）となり、ＦＥＴ１５４がオンする。
【００３５】
また、このとき、誤差増幅器１５３の出力端子が抵抗１５９を介して非反転入力端子（＋）に接続されていることにより、誤差増幅器１５３に正帰還をかけてヒステリシスを持たせている。これにより、ＦＥＴ１５４をオン状態からオフにする電圧を、ＦＥＴ１５４をオンする電圧よりも高くすることができる。このようにヒステリシスを持たせることで、バイパス回路１５０のＦＥＴ１５４がオンした後、負荷変動やノイズなどによる誤差増幅器１５３の入力電圧変動に対し、バイパス回路１５０が誤動作しないように保護している。
【００３６】
また、上述した第四の直流電圧と第三の直流電圧の大小関係は、第四の直流電圧の方が大きくてもよいし、逆に第三の直流電圧の方が大きくてもよい。例えば、第四の直流電圧が第三の直流電圧より大きい場合、バイパス回路１５０のＦＥＴ１５４がオンすることにより、待機モード時は、常に蓄電部６７からの電荷供給が可能な状態となる。また、第三の直流電圧は、制御回路９０に供給される負荷電流によって制御回路９０の動作に必要な電圧を下回らないよう、なるべく高い電圧に設定した方が良い。そのため、使用する回路素子のバラツキ等によっては、第四の直流電圧が第三の直流電圧より低くなる場合が生じることがある。この場合には、待機モード時にはバイパス回路１５０のＦＥＴ１５４はオフ状態となる。そして、制御回路９０に短時間のパルス状の大電流が印加され制御回路９０に供給される電圧が第四の直流電圧まで下がったときには、ＦＥＴ１５４がオン状態となってバイパス回路１５０が動作し、蓄電部６７からの電荷供給が行われる。
【００３７】
［待機モードにおける動作波形］
図２は、待機モード時における制御回路９０の入力電流波形と入力電圧波形を示した図である。図２（ａ）は、待機モード時における制御回路９０に入力される電流波形１００を示した図であり、縦軸は電流値を示し、横軸は時間を示す。図２（ｂ）は、待機モード時における制御回路９０に入力される電圧波形１０６を示した図であり、縦軸は電圧値を示し、横軸は時間を示す。なお、実線で示す電圧波形１０６は、本実施例のバイパス回路１５０がある場合の電圧波形であり、破線で示す電圧波形１０３はバイパス回路１５０がない場合に想定される電圧波形である。図２（ｃ）はバイパス回路１５０のＦＥＴ１５４の動作波形１１４を示した図であり、縦軸はＦＥＴ１５４のオン状態（図中、ＯＮと表示）、オフ状態（図中、ＯＦＦと表示）を示し、横軸は時間を示す。なお、図２中のｔ１０９〜ｔ１１３は時間（タイミング）を示す。
【００３８】
図２（ａ）の電流波形１００に示すように、時間ｔ１０９〜ｔ１１３の短時間の間に、パルス状の入力電流（負荷電流）が流れ、電流値が電流値１０２から電流値１０１に上昇している。バイパス回路１５０がない場合には、図２（ｂ）の電圧波形１０３に示すように、時間ｔ１０９から時間ｔ１１３まで、コンバータ６０内のコンデンサ６５に充電された電荷は制御回路９０に供給されるために抜けていき、コンデンサ６５の端子間電圧が低下する。そのため、制御回路９０の入力電圧は電圧波形１０３が示すように、第三の直流電圧を示す電圧１０４から電圧１０５まで下がる。そして、時間ｔ１１３になると、電流波形１００が示すように、制御回路９０への負荷電流の電流値が再び電流値１０２まで下がる。これにより、コンデンサ６５から制御回路９０への電荷供給が終了し、再びコンデンサ６５には電荷（電圧）が充電されて、第三の出力電圧を示す電圧１０４まで電圧が戻る（上昇する）。
【００３９】
一方、図２（ｂ）の電圧波形１０６は、本実施例のバイパス回路１５０が接続された構成における制御回路９０の入力電圧を示す電圧波形である。電圧波形１０６では、電圧波形１０３と同様に、時間ｔ１０９から制御回路９０への入力電圧が第三の直流電圧を示す電圧１０４から下がっていく。そして、入力電圧が第四の直流電圧を示す電圧１０７まで低下した時間ｔ１１０で、バイパス回路１５０の誤差増幅器１５３の出力がローレベルとなり、バイパス回路１５０のＦＥＴ１５４がオンする。ＦＥＴ１５４がオンすることにより、バイパス回路１５０を介してコンバータ６０のコンデンサ６７からも電圧降下させることなく、効率良く電荷を制御回路９０に供給することが可能になる。その結果、時間ｔ１１１において制御回路９０への電荷供給を終了することができ、時間ｔ１１１以降、電圧波形１０６に示すように、制御回路９０の入力電圧は第三の直流電圧を示す電圧１０４に向かって上昇する。時間ｔ１１２に制御回路９０の入力電圧が電圧１０８まで上昇すると、ヒステリシスを有するバイパス回路１５０の誤差増幅器１５３の出力がハイレベルとなり、ＦＥＴ１５４がオフする。そのため、時間ｔ１１２以降は、主にコンバータ６０のコンデンサ６５に充電された電荷により制御回路９０の入力電圧が上昇する。なお、この間、コンバータ６０のＦＥＴ６２はオン状態が継続しているので、ＦＥＴ６２のスイッチング動作による損失はなく、待機モード時における電源効率は低下しない。
【００４０】
このようにバイパス回路１５０を設けることにより、待機モードを備えた装置において、待機モード時にパルス状の大きな負荷電流が短時間印加された場合にも、バイパス回路を介して、負荷電流に応じた電力供給を制御回路に行うことができる。その結果、制御回路へ供給する電圧の電圧降下を抑えることができる。以上説明したように、本実施例によれば、待機モードにおいて負荷電流が上昇しても、負荷電流に応じて迅速に電力供給することができる。
【実施例２】
【００４１】
実施例１では、待機モード時にパルス状の大きな負荷電流が短時間流れた場合でも、第二のＤＣＤＣコンバータ６０の出力電圧の降下を抑えるためにバイパス回路１５０を設けた構成について説明した。実施例２では、待機モード時に長時間継続した大きな負荷電流が流れた場合にも、コンバータ６０の出力電圧をコンバータ２０へフィードバックし、コンバータ６０の出力電圧の降下を抑える構成について説明する。
【００４２】
図３は、実施例１の回路構成を、回路ブロックを用いて示した図である。図３において、ダイオード３１とコンデンサ３２を有する第一のＤＣＤＣコンバータ２０と、過電流検出抵抗６６とコンデンサ６５を有する第二のＤＣＤＣコンバータ６０と、制御回路９０は直列に接続されている。また、バイパス回路１５０は、第二のＤＣＤＣコンバータ６０と並列に接続されている。コンデンサ６７は、第二のＤＣＤＣコンバータ６０とバイパス回路１５０との接続点と第二のＤＣＤＣコンバータ６０の入力段との間に設けられている。前述した実施例１では、コンデンサ６７の電荷を制御回路９０に供給する場合には、抵抗成分の少ないバイパス回路１５０を経由して行うことにより、制御回路９０への入力電圧を安定させていた。
【００４３】
しかし、待機モード時に大きな負荷電流が長時間継続して制御回路９０に流れた場合、回路パターンなどにより、コンバータ２０とコンバータ６０との間に生じた抵抗成分１７０によって、コンデンサ６７の電圧が下がることがある。その結果、第二のＤＣＤＣコンバータ６０から制御回路９０への入力電圧が下がり、制御回路９０において動作に必要な電圧を下回ってしまう場合がある。そこで本実施例では、第一のＤＣＤＣコンバータ２０の出力電圧を上げることで、第二のＤＣＤＣコンバータ６０にスイッチング動作を行わせて、コンバータ６０の出力電圧を制御することにより、制御回路９０への電圧降下を抑える構成について説明する。
【００４４】
［電源装置の回路構成と動作］
図４は、本実施例の電源装置の構成を示す回路図である。実施例１の図１との相違点は、待機モード時に長時間継続した大電流が流れた場合にもコンバータ６０の出力電圧の降下を抑えるため、コンバータ６０の出力電圧をコンバータ２０へフィードバックする構成を追加した点である。なお、実施例１の図１と同じ構成については同じ符号を付し、説明を省略する。
【００４５】
次に、図４を用いて本実施例の電源装置の回路動作について説明する。実施例１の図１の回路構成と異なる点は、上述したフィードバック構成として、誤差増幅器７２、ＦＥＴ７３、ダイオード７４、コンデンサ７５、抵抗７６から構成されるフィードバック回路１６０が追加されている点である。第三の検知手段である誤差増幅器７２は、反転入力端子（−）には第二のＤＣＤＣコンバータ６０の出力電圧を抵抗７０、７１で分圧された電圧が入力され、非反転入力端子（＋）には前述した基準電圧Ｖｒｅｆが入力されている。抵抗７０、７１の抵抗値は、第二のＤＣＤＣコンバータ６０の出力電圧が第五の直流電圧（以下、直流電圧Ｖ５ともいう）となったときに、誤差増幅器７２の反転入力端子と非反転入力端子の入力電圧が等しくなるよう設定されている。これによって、出力電圧が第五の直流電圧より低いと、誤差増幅器７２の出力はハイレベルとなって、ＦＥＴ７３をオンさせる。
【００４６】
誤差増幅器４１とＦＥＴ７３のいずれか一方がＦＥＴ４４をオフさせると、フォトカプラのＬＥＤ３９は非導通状態となり、フォトカプラのフォトトランジスタ２７がオフ状態となるため、制御ＩＣ２２のフィードバック電圧が低下する。そのため、制御ＩＣ２２はコンバータ２０の出力電圧を上げるよう、制御を行う。すなわち、誤差増幅器４１とＦＥＴ７３は、“出力電圧を上昇させる”フィードバック信号がワイヤードオアされた回路を構成していることになる。その結果、コンバータ２０の出力が第三の直流電圧以下になるか、もしくはコンバータ６０の出力が第五の直流電圧以下になった場合には、ＦＥＴ４４がオフ状態となるので、制御ＩＣ２２により、コンバータ２０の出力電圧を上昇させる制御が行われる。
【００４７】
なお、誤差増幅器７２とＦＥＴ７３の間に接続されるダイオード７４、コンデンサ７５、抵抗７６は、ＦＥＴ７３がオン状態からオフ状態に移行することを遅延させるオフ遅延回路である。コンバータ６０の出力電圧が第五の直流電圧より低くなって、誤差増幅器７２の出力がハイレベルになると、ダイオード７４を介してコンデンサ７５が速やかに充電され、ＦＥＴ７３をオンさせる。一方、コンバータ６０の出力電圧が第五の直流電圧より高くなって誤差増幅器７２の出力がローレベルになると、ダイオード７４は非導通状態となる。ところが、オフ遅延回路のコンデンサ７５に蓄えられた電荷は抵抗７６を介して徐々に放電されるので、誤差増幅器７２からローレベルが出力されても、ＦＥＴ７３はすぐにはオフ状態とならず、ＦＥＴ７３がオフするタイミングを遅らせることができる。
【００４８】
［待機モードにおける動作波形］
図５を用いて、本実施例の待機モードにおける回路の動作波形について説明する。図５は、待機モードにおける制御回路９０に入力される電流波形、電圧波形、コンバータ２０の出力電圧波形等を示した図である。図５（ａ）は、制御回路９０に入力される電流波形２００を示した図であり、縦軸は電流値を示し、横軸は時間を示す。図５（ｂ）は、第一のＤＣＤＣコンバータ２０から出力される電圧波形２０４を示した図であり、縦軸は電圧値を示し、横軸は時間を示す。図５（ｃ）は、制御回路９０に入力される電圧波形２１１を示した図であり、縦軸は電圧値を示し、横軸は時間を示す。
【００４９】
図５（ｄ）はバイパス回路１５０のＦＥＴ１５４の動作波形２１２を示した図であり、縦軸はＦＥＴ１５４のオン状態（図中、ＯＮと表示）、オフ状態（図中、ＯＦＦと表示）を示し、横軸は時間を示す。図５（ｅ）はフィードバック回路１６０のＦＥＴ７３の動作波形２１３を示した図であり、縦軸はＦＥＴ７３のオン状態（図中、ＯＮと表示）、オフ状態（図中、ＯＦＦと表示）を示し、横軸は時間を示す。図５（ｆ）はコンバータ６０のＦＥＴ６２の動作波形２１４を示した図であり、縦軸はＦＥＴ６２のオン状態（図中、ＯＮと表示）、オフ状態（図中、ＯＦＦと表示）を示し、横軸は時間を示す。なお、図５中のｔ２１５〜ｔ２２７、ｔ２２９〜ｔ２３５は時間（タイミング）を示す。
【００５０】
図５（ｂ）、（ｃ）の縦軸の電圧値について説明する。図５（ｂ）の電圧２０５は、第三の直流電圧、すなわち待機モード時の第一のＤＣＤＣコンバータ２０の出力電圧（例えば３．３Ｖ）を示す。続いて、図５（ｃ）の電圧２０７は、第三の直流電圧から、制御回路９０への入力電流（電流値２０２）が第二のＤＣＤＣコンバータ６０の直流抵抗成分（例えばインダクタ６４）を流れたときの電圧降下分を減じた電圧（例えば３．２５Ｖ）を示す。電圧２０６は、第二の直流電圧、すなわち通常モード時の第二のＤＣＤＣコンバータ６０の出力電圧（例えば３．４Ｖ）を示し、電圧２０９は、第五の直流電圧、すなわちフィードバック回路１６０のＦＥＴ７３がオンする電圧（例えば３．２Ｖ）を示す。なお、電圧２０９が電圧２０６よりも高いと、第一のＤＣＤＣコンバータ２０の出力電圧が上昇し続けてしまうため、電圧２０９は電圧２０６よりも低い電圧に設定する必要がある。
【００５１】
電圧２１０は、第四の直流電圧、すなわちバイパス回路１５０のＦＥＴ１５４がオンする電圧（例えば３．１Ｖ）を示し、電圧２０８は、バイパス回路１５０のＦＥＴ１５４がオフする電圧を示す。電圧２０８は、ヒステリシスを有するように、電圧２１０よりも高い値に設定される。第四の直流電圧と第五の直流電圧の大小関係については制約がなく、どちらの電圧が大きくてもかまわない。以下では、図５（ｃ）に示すように、第五の直流電圧を示す電圧２０９が第四の直流電圧を示す電圧２１０よりも高い場合について説明する。
【００５２】
（１）大きな負荷電流が短時間だけ流れた場合の回路動作
まず、制御回路９０にパルス状の大きな負荷電流が短時間印加された場合の動作波形について説明する。時間ｔ２１５において、制御回路９０にパルス状の電流値が大きい負荷電流（電流値２０１）が流れた場合には、第二のＤＣＤＣコンバータ６０の出力容量であるコンデンサ６５から電荷が供給される。そのため、制御回路９０の入力電圧を示す電圧波形２１１は電圧２０７から降下し始める。電圧波形２１１が示す電圧値が、時間ｔ２１６において第五の直流電圧を示す電圧２０９に達すると、フィードバック回路１６０の誤差増幅器７２の出力がハイレベルとなってＦＥＴ７３がオンする。前述したように、ＦＥＴ７３がオンすると、ＦＥＴ４４はオフし、フォトカプラのＬＥＤ３９は非導通状態となり、フォトカプラのフォトトランジスタ２７がオフ状態となる。そのため、制御ＩＣ２２のフィードバック電圧が下降し、制御ＩＣ２２はコンバータ２０の出力電圧を上げるよう、制御を行う。すなわち、制御ＩＣ２２は、ＦＥＴ２３のスイッチングを開始することにより、コンバータ２０の出力電圧を示す電圧波形２０４が上昇を開始する。
【００５３】
一方、コンバータ２０の出力電圧は上昇するが、コンバータ６０のコンデンサ６５とインダクタ６４の影響で遅延が生じるため、電圧波形２１１が示すように、この時点（時間ｔ２１６）では、制御回路９０の入力電圧は、まだ上昇しない。そして、電圧波形２１１が示すように、制御回路９０の入力電圧は電圧２１０まで下がり、バイパス回路１５０の誤差増幅器１５３の出力がハイレベルとなってＦＥＴ１５４がオンする時間ｔ２１７から若干時間が経過した後に、上昇を開始する。
【００５４】
その後、時間ｔ２１８で電圧波形２１１が示すように、制御回路９０の入力電圧が第五の直流電圧を示す電圧２０９に達すると、フィードバック回路１６０の誤差増幅器７２の出力がローレベルとなる。ところが、上述したダイオード７４、コンデンサ７５、抵抗７６から構成された、ＦＥＴ７３のオフ遅延回路により、ＦＥＴ７３はすぐにはオフ状態とはならない。ＦＥＴ７３が実際にオフ状態となるのは時間ｔ２２２であり、このとき、コンバータ２０の出力電圧を示す電圧波形２０４の上昇が停止する。制御回路９０の入力電圧は、電圧波形２１１が示すように、時間ｔ２１９に電圧２０８に達し、バイパス回路１５０の誤差増幅器１５３の出力がローレベルとなってＦＥＴ１５４がオフする。その後、制御回路９０の入力電圧は、コンバータ２０の出力電圧を示す電圧波形２０４の上昇に応じて、上昇する。そして、制御回路９０の入力電圧が、電圧波形２１１が示すように、時間ｔ２２１で第二の直流電圧である電圧２０６に達すると、第二のＤＣＤＣコンバータ６０の制御ＩＣ６１はＦＥＴ６２のスイッチング動作を開始する。すなわち、制御ＩＣ６１は、ＦＥＴ６２を、連続導通状態（オン状態）から出力電圧に応じてオン又はオフのスイッチング動作を行わせることにより、コンバータ６０の出力電圧が電圧２０６、すなわち第二の直流電圧に維持されるように制御する。
【００５５】
ＦＥＴ７３がオフ状態となる時間ｔ２２２以降、コンバータ２０の出力電圧を示す電圧波形２０４は第三の直流電圧である電圧２０５に維持されるので、蓄電手段であるコンデンサ６７に蓄えられた電荷は放出され、徐々にコンバータ２０の出力電圧が下降する。制御回路９０の入力電圧を示す電圧波形２１１は、コンバータ２０の出力電圧を示す電圧波形２０４の下降に伴い、電圧２０６から下降する。そのため、制御ＩＣ６１は、電圧波形２１１が電圧２０６より低下した時間ｔ２２３にＦＥＴ６２をオンするが、時間ｔ２２３以降も制御回路９０の入力電圧は降下を続ける。そして、電圧波形２０４が示すように、コンバータ２０の出力電圧が電圧２０５に維持される時間ｔ２２０から若干遅延した後、制御回路９０の入力電圧を示す電圧波形２１１は、電圧２０７で安定する。
【００５６】
（２）大きな負荷電流が長時間継続して流れた場合の回路動作
次に、制御回路９０に長時間継続した大電流が印加された場合の動作波形について説明する。時間ｔ２２４において、制御回路９０に大きな負荷電流（電流値２０１）が流れた場合の、時間ｔ２２４から時間ｔ２３０までの回路動作は、上述した短時間のパルス状大電流が流れた場合の回路動作と同様であり、説明を省略する。しかし、時間ｔ２３１で、コンバータ６０のＦＥＴ６２がオンされ、制御回路９０の入力電圧を示す電圧波形２１１が下降する際、制御回路９０の入力電流を示す電流波形２００は、まだ大きな負荷電流が流れ続けている電流波形となっている。そのため、制御回路９０の入力電圧を示す電圧波形２１１が下降する傾きが時間ｔ２２３のときよりも急峻となり、制御回路９０の入力電圧は、待機モード時には本来安定して維持されるべき電圧２０７を下回り、更に下降を続ける。その後、時間ｔ２３２で制御回路９０の入力電圧が第五の直流電圧を示す電圧２０９に達すると、フィードバック回路１６０のＦＥＴ７３が再びオンし、コンバータ２０の出力電圧を上げる制御が行われる。これにより、コンバータ２０の出力電圧を示す電圧波形２０４、及び制御回路９０の入力電圧を示す電圧波形２１１は再び上昇する。
【００５７】
その後、時間ｔ２３３で制御回路９０の入力電圧が第五の直流電圧を示す電圧２０９に達すると、フィードバック回路１６０の誤差増幅器７２の出力がローレベルとなる。ところが、上述したダイオード７４、コンデンサ７５、抵抗７６から構成された、ＦＥＴ７３のオフ遅延回路により、ＦＥＴ７３はすぐにはオフ状態とはならない。ＦＥＴ７３が実際にオフ状態となるのは時間ｔ２３４であり、このとき、コンバータ２０の出力電圧を示す電圧波形２０４の上昇が停止する。そして、制御回路９０の入力電圧が、電圧波形２１１が示すように、時間ｔ２３５で第二の直流電圧である電圧２０６に達すると、第二のＤＣＤＣコンバータ６０の制御ＩＣ６１はＦＥＴ６２のスイッチング動作を開始する。すなわち、制御ＩＣ６１は、ＦＥＴ６２を、連続導通状態（オン状態）から出力電圧に応じてオン又はオフのスイッチング動作を行わせることにより、コンバータ６０の出力電圧が電圧２０６、すなわち第二の直流電圧に維持されるように制御する。以降、上述した時間ｔ２２９から時間ｔ２３５までの間欠動作が繰り返される。なお、前述したダイオード７４、コンデンサ７５、抵抗７６から構成されるオフ遅延回路の時定数により、間欠動作の周期を調整することは可能である。
【００５８】
また、図５（ｄ）では電圧波形２１１が示す制御回路９０の入力電圧が時間ｔ２２６以降、電圧２１０を下回っていないため、バイパス回路１５０のＦＥＴ１５４はオンしていない。ＦＥＴ１５４がオンする閾値電圧の設定や負荷の大きさなどによっては、必ずしも毎回バイパス回路１５０が動作しなくてもかまわない。また、フィードバック回路１６０は、第一のＤＣＤＣコンバータ２０に第二のＤＣＤＣコンバータ６０の出力電圧、すなわち制御回路９０の入力電圧の状態をフィードバックすることにより、第二のＤＣＤＣコンバータ６０の出力電圧を立ち上げる構成である。一方、バイパス回路１５０はコンバータ６０をバイパスして、直接コンデンサ６７の電荷を制御回路９０に供給する構成であるため、フィードバック回路１６０に比べて、制御回路９０の入力電圧を示す電圧波形２１１を素早く立ち上げることができる。
【００５９】
また、上述した実施例では、第五の直流電圧を示す電圧２０９が第四の直流電圧を示す電圧２１０よりも高い場合の回路動作について説明した。一方、第五の直流電圧を示す電圧２０９が第四の直流電圧を示す電圧２１０よりも低い場合には、制御回路９０の入力電圧が電圧２１０まで低下すると、フィードバック回路１６０が動作する前に、バイパス回路１５０のＦＥＴ１５４がオンする。そして、その後、制御回路９０の入力電圧が更に低下し、電圧２０９まで低下するとフィードバック回路１６０のＦＥＴ７３がオンし、第一のＤＣＤＣコンバータ２０の出力電圧を上昇させる制御が行われることになる。このように、電圧２０９が電圧２１０よりも低い場合も、ＦＥＴ７３とＦＥＴ１５４がオンされる順番が前後する点を除けば、回路動作は同様であり説明を省略する。
【００６０】
上述したように、バイパス回路１５０に加え、フィードバック回路１６０を設けることで、短時間のパルス状大電流に加え、制御回路に長時間継続した大電流が印加された場合も、機器への供給電圧の降下を抑えた電源を構成することが可能となる。上述した実施例１、２において、基準電圧Ｖｒｅｆは、シャントレギュレータを用いて生成しているが、例えばツェナーダイオード等の手段を用いて生成しても良い。また、図１、４の回路図中の各ＦＥＴは、トランジスタを用いて構成しても良い。以上説明したように、本実施例によれば、待機モードにおいて負荷電流が上昇しても、負荷電流に応じて迅速に電力供給することができる。
【実施例３】
【００６１】
実施例１、２で説明した電源装置は、例えば画像形成装置の低圧電源、即ちコントローラ（制御部）やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、実施例１、２の電源装置が適用される画像形成装置の構成を説明する。
【００６２】
［画像形成装置の構成］
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図６に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００は、静電潜像が形成される像担持体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）、感光ドラム３１１に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された記録材としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、現像部３１２、転写部３１８が画像形成部である。また、レーザビームプリンタ３００は、実施例１、２で説明した電源装置４００を備えている。なお、実施例１、２の電源装置４００を適用可能な画像形成装置は、図６に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。
【００６３】
レーザビームプリンタ３００は、画像形成部による画像形成動作や、シートの搬送動作を制御するコントローラ３２０を備えており、コントローラ３２０は制御回路９０を有している。電源装置４００の第二のＤＣＤＣコンバータ６０は、例えばコントローラ３２０に通常モードでは第二の直流電圧、待機モードでは第三の直流電圧を供給する。また、電源装置４００の第一のＤＣＤＣコンバータ２０は、感光ドラム３１１を回転するため、又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に、通常モードでは第一の直流電圧を供給する。一方、待機モードでは、ロードスイッチ５０により、第一のＤＣＤＣコンバータ２０は電力供給を停止する。また、前述したように、コントローラ３２０の制御回路９０は、電源装置４００に制御信号を出力する制御端子９１、９２を有している。そして、制御回路９０は、画像形成装置の動作状態に応じて、通常モードである画像形成動作時には制御端子９１からローレベルを出力し、制御端子９２からローレベルを出力する。一方、待機モードである画像形成装置の待機状態時には、制御回路９０は、制御端子９１からハイレベルを出力し、制御端子９２をハイインピーダンス状態に設定する。レーザビームプリンタ３００が無線ＬＡＮ通信モジュールやＵＳＢホスト機能を備え、待機モード時に制御回路９０に負荷電流が大きくなるような場合でも、電源装置４００は負荷電流の上昇に対応した電力供給を行う。その結果、待機モードにおいて、電源効率を低下させずに、無線ＬＡＮ通信モジュールやＵＳＢホスト機能を備えていても、即座に動作させることができるので、レーザビームプリンタ３００のユーザビリティーを向上させることができる。以上説明したように、本実施例によれば、待機モードにおいて負荷電流が上昇しても、負荷電流に応じて迅速に電力供給することができる。
【符号の説明】
【００６４】
２０      第一のＤＣＤＣコンバータ
６０      第二のＤＣＤＣコンバータ
６７      コンデンサ
１５３    誤差増幅器
１５４    ＦＥＴ
【図１】
2015211615.tif 000003
【図２】
2015211615.tif 000004
【図３】
2015211615.tif 000005
【図４】
2015211615.tif 000006
【図５】
2015211615.tif 000007
【図６】
2015211615.tif 000008