(57)【要約】      （修正有）【課題】平滑用のコンデンサの充放電に寄与する電流を過剰に制限することなく、入力電圧が瞬断から回復する際に発生する突入電流を抑制する電源装置を提供する。【解決手段】電源装置１００は平滑用コンデンサ１０９と直列接続された電流制限素子１０８と、電流制限素子と並列接続されたスイッチ１１０と、平滑用コンデンサに印加される電圧と入力電圧とを比較し、入力電圧の供給源が一時的に消失した際に平滑用コンデンサが放電することにより平滑用コンデンサの電圧が入力電圧よりも低くなった場合、スイッチをオフ状態に制御し、平滑用コンデンサに印加される電圧と入力電圧との差分が所定値以下に縮小した時点以降にスイッチをオン状態に制御する制御部１１１と、を備える。【選択図】図１
2015142485.tif 000002
【特許請求の範囲】
【請求項１】
平滑用コンデンサと直列接続された電流制限素子と、
前記電流制限素子と並列接続されたスイッチと、
前記平滑用コンデンサに印加される電圧と入力電圧とを比較し、前記入力電圧の供給源が一時的に消失した際に前記平滑用コンデンサが放電することにより前記平滑用コンデンサの電圧が前記入力電圧よりも低くなった場合、前記スイッチをオフ状態に制御し、前記平滑用コンデンサに印加される電圧と前記入力電圧との差分が所定値以下に縮小した時点以降に前記スイッチをオン状態に制御する制御部と、
を備えた電源装置。
【請求項２】
前記電流制限素子と並列接続され、前記平滑用コンデンサの放電電流を順方向電流とする整流素子を更に備えたことを特徴とする請求項１に記載の電源装置。
【請求項３】
前記制御部は、前記入力電圧の規定値を格納する記憶部を備え、前記平滑用コンデンサの電圧と前記記憶部に格納された前記規定値とを比較し、前記平滑用コンデンサの電圧が前記規定値よりも低い場合、前記スイッチをオフ状態に制御することを特徴とする請求項１または２に記載の電源装置。
【請求項４】
前記電流制限素子は、抵抗素子であることを特徴とする請求項１から３の何れか１項に記載の電源装置。
【請求項５】
前記平滑用コンデンサは、昇圧チョッパ回路の出力コンデンサまたはＤＣ／ＤＣコンバータの入力コンデンサであることを特徴とする請求項１から４の何れか１項に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関する。
【背景技術】
【０００２】
従来、昇圧チョッパ回路を備えた電源装置が知られている。
図９は、従来技術による昇圧チョッパ回路の一例を説明するための図であり、（Ａ）は、従来技術による昇圧チョッパ回路の構成を示す回路図であり、（Ｂ）は、従来技術による昇圧チョッパ回路の動作を説明するための波形図である。
【０００３】
図３（Ａ）に示すように従来技術による昇圧チョッパ回路は、昇圧用インダクタＬ、スイッチング素子Ｑ、整流用のダイオードＤ１、バイパス用のダイオードＤ２、平滑用の出力コンデンサＣｏを備えている。この昇圧チョッパ回路の入力端子には、図示しない直流電源から入力電圧Ｖｉｎが供給され、出力端子には負荷Ｚが接続される。なお、図９では、スイッチング素子Ｑのスイッチング動作を制御するための制御回路は省略されている。
【０００４】
通常動作時には、昇圧チョッパ回路の入力電圧Ｖｉｎと、出力電圧Ｖｏｕｔと、スイッチング素子Ｑの導通期間を規定するデューティＤＲとの間に、次の式（１）により与えられる関係が成り立つ。ここで、ＤＲは、スイッチング素子Ｑのデューティを表し、０よりも大きく、且つ、１よりも小さい値であるから、通常動作では、出力電圧Ｖｏｕｔは入力電圧Ｖｉｎよりも常に高くなる。
Vout=Vin/(1-DR)     …(1)
【０００５】
ここで、図３（Ｂ）に示すように、時刻ｔａから時刻ｔｂまでの期間、入力電圧Ｖｉｎが瞬断した場合、負荷Ｚにより出力コンデンサＣｏが放電され、出力電圧Ｖｏｕｔが低下する。この場合、時刻ｔｂにおいて、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも低い状態で入力電圧Ｖｉｎが瞬断から回復すると、入力電圧Ｖｉｎを供給する直流電源からダイオードＤ１を通じて出力コンデンサＣｏに過大な入力電流Ｉｉｎが突入電流Ｉｒｕｓｈとなって流れ込む。
【０００６】
このような突入電流Ｉｒｕｓｈを抑制するための従来技術として、例えば、特開平５−３８１３９号公報（特許文献１）、特開平９−２３３６７８号公報（特許文献２）、特開２０００−６０１４７号公報（特許文献３）、特開２０１２−１９１７９１号公報（特許文献４）に開示された技術がある。これらの従来技術によれば、電源投入時または瞬断時に入力電圧の変化を検出して、抵抗等により突入電流を抑制する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平５−３８１３９号公報
【特許文献２】特開平９−２３３６７８号公報
【特許文献３】特開２０００−６０１４７号公報
【特許文献４】特開２０１２−１９１７９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述の従来技術によれば、時刻ｔｂにおいて入力電圧Ｖｉｎが瞬断から回復し、出力電圧Ｖｏｕｔよりも低下した状態から入力電圧Ｖｉｎが上昇を開始すると、入力電圧Ｖｉｎと出力コンデンサＣｏの電極間電圧との大小関係が切り替わる際に突入電流Ｉｒｕｓｈが出力コンデンサＣｏに流れ込むという問題がある。また、上述の従来技術は、入力電圧Ｖｉｎの変化を検出して突入電流Ｉｒｕｓｈを抵抗等により抑制するものであるため、突入電流Ｉｒｕｓｈが発生する条件が満足されない場合においても出力コンデンサＣｏに流れ込む電流が制限される場合がある。このため、平滑用の出力コンデンサＣｏを充放電するための電流が過剰に制限されるという問題がある。
【０００９】
本発明は、上記事情に鑑みてなされたものであり、平滑用のコンデンサの充放電に寄与する電流を過剰に制限することなく、入力電圧が瞬断から回復する際に発生する突入電流を抑制することができる電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の一態様による電源装置は、平滑用コンデンサと直列接続された電流制限素子と、前記電流制限素子と並列接続されたスイッチと、前記平滑用コンデンサに印加される電圧と入力電圧とを比較し、前記入力電圧の供給源が一時的に消失した際に前記平滑用コンデンサが放電することにより前記平滑用コンデンサの電圧が前記入力電圧よりも低くなった場合、前記スイッチをオフ状態に制御し、前記平滑用コンデンサに印加される電圧と前記入力電圧との差分が所定値以下に縮小した時点以降に前記スイッチをオン状態に制御する制御部と、を備えた電源装置の構成を有する。
【００１１】
上記本発明の一態様による電源装置において、例えば、前記電流制限素子と並列接続され、前記平滑用コンデンサの放電電流を順方向電流とする整流素子を更に備えてもよい。
上記本発明の一態様による電源装置において、例えば、前記制御部は、前記入力電圧の規定値を格納する記憶部を備え、前記平滑用コンデンサの電圧と前記記憶部に格納された前記規定値とを比較し、前記平滑用コンデンサの電圧が前記規定値よりも低い場合、前記スイッチをオフ状態に制御してもよい。
【００１２】
上記本発明の一態様による電源装置において、例えば、前記電流制限素子は、抵抗素子であってもよい。
上記本発明の一態様による電源装置において、例えば、前記平滑用コンデンサは、昇圧チョッパ回路の出力コンデンサまたはＤＣ／ＤＣコンバータの入力コンデンサであってもよい。
【発明の効果】
【００１３】
本発明によれば、平滑用のコンデンサの充放電に寄与する電流を過剰に制限することなく、入力電圧が瞬断から回復する際に発生する突入電流を抑制することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１実施形態による電源装置の構成の一例を概略的に示す回路図である。
【図２】本発明の第１実施形態による電源装置の動作の一例を説明するための波形図である。
【図３】本発明の第２実施形態による電源装置の構成の一例を概略的に示す回路図である。
【図４】本発明の第２実施形態による電源装置の動作の一例を説明するための波形図である。
【図５】本発明の第３実施形態による電源装置の構成の一例を概略的に示す回路図である。
【図６】本発明の第３実施形態による電源装置の動作の一例を説明するための波形図である。
【図７】本発明の第４実施形態による電源装置の構成の一例を概略的に示す回路図である。
【図８】本発明の第５実施形態による電源装置の構成の一例を概略的に示す回路図である。
【図９】従来技術による昇圧チョッパ回路を説明するための図であり、（Ａ）は、従来技術による昇圧チョッパ回路の構成を示す回路図であり、（Ｂ）は、従来技術による昇圧チョッパ回路の動作を説明するための波形図である。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明の実施形態を説明する。
なお、全実施形態および全図面にわたって、同一符号は同一要素を表している。
【００１６】
（第１実施形態）
・構成の説明
図１は、本発明の第１実施形態による電源装置１００の構成の一例を概略的に示す回路図である。
電源装置１００は、昇圧チョッパ回路として構成され、入力端子１０１、コモン端子１０２、電源スイッチ１０３、昇圧インダクタ１０４、ＦＥＴ(Field Effect Transistor)等のスイッチング素子１０５、整流用のダイオード１０６、バイパス用のダイオード１０７、電流制限素子としての抵抗素子１０８、平滑用の出力コンデンサ１０９、スイッチ１１０、制御部１１１、出力端子１１２を備える。図１では省略されているが、電源装置１００は、スイッチング素子１０５のオン／オフを制御するための制御回路を更に備えている。
なお、本実施形態では、電流制限素子として抵抗素子１０８を用いているが、電流を抑制し得るものであれば、抵抗素子に代えて任意の素子（例えば、飽和インダクタなど）を用いることができる。
【００１７】
入力端子１０１とコモン端子１０２との間には、入力電圧Ｖｉｎを発生させるための直流電源ＤＣが接続される。また、入力端子１０１には、電源スイッチ１０３を介して昇圧インダクタ１０４の一端が接続され、昇圧インダクタ１０４の他端には、スイッチング素子１０５のドレインが接続されている。スイッチング素子１０５のソースはコモン端子１０２に接続されている。昇圧インダクタ１０４の他端にはダイオード１０６のアノードが接続され、ダイオード１０６のカソードは出力端子１１２に接続されている。また、入力端子１０１にはダイオード１０７のアノードが接続され、出力端子１１２にはダイオード１０７のカソードが接続されている。
【００１８】
出力電圧Ｖｏｕｔが発生するダイオード１０６のカソード（出力端子１１２）とコモン端子１０２との間には、抵抗素子１０８と出力コンデンサ１０９とが直列接続されている。即ち、ダイオード１０６のカソードには、抵抗素子１０８の一端が接続され、抵抗素子１０８の他端には、出力コンデンサ１０９の一方の電極が接続され、出力コンデンサ１０９の他方の電極はコモン端子１０２に接続されている。抵抗素子１０８には、スイッチ１１０が並列接続されている。即ち、抵抗素子１０８の一端にはスイッチ１１０の電流路の一端が接続され、抵抗素子１０８の他端には、スイッチ１１０の電流路の他端が接続されている。
【００１９】
本実施形態では、スイッチ１１０は、常閉型のスイッチ（ｂ接点）である。ただし、スイッチ１１０は、例えばＦＥＴ(field Effect Transistor)等の任意の半導体素子を用いて構成することも可能である。スイッチ１１０は、正入力部（＋）と負入力部（−）を有し、正入力部（＋）には、後述する制御部１１１のコンパレータ１１１Ａの出力部が接続され、負入力部（−）はコモン端子１０２に接続されている。これら正入力部（＋）と負入力部（−）との間には励磁コイル（図示なし）が接続されている。
【００２０】
制御部１１１は、スイッチ１１０のオン／オフ状態を制御するためのものであり、コンパレータ１１１Ａを備えて構成される。コンパレータ１１１Ａの非反転入力部（＋）は、抵抗素子１０８と出力コンデンサ１０９との間の接続点に接続され、コンパレータ１１１Ａの反転入力部（−）は、電源スイッチ１０３を介して入力端子１０１に接続されている。これにより、コンパレータ１１１Ａの非反転入力部（＋）には、出力コンデンサ１０９の電極間の電圧Ｖ１０９が印加され、コンパレータ１１１Ａの反転入力部（−）には、電源スイッチ１０３を介して入力電圧Ｖｉｎが印加される。
【００２１】
コンパレータ１１１Ａの出力部は上述のスイッチ１１０の正入力部（＋）に接続されている。コンパレータ１１１Ａは、出力コンデンサ１０９の電極間の電圧Ｖ１０９が入力電圧Ｖｉｎよりも小さい場合、コモン端子１０２の電圧を基準にして正の電圧信号ＳＶ１をスイッチ１１０の正入力部（＋）に出力する。この場合、スイッチ１１０の正入力部（＋）と負入力部（−）との間の励磁コイルが通電され、スイッチ１１０は開いた状態（オフ状態）となる。それ以外の場合、即ち、出力コンデンサ１０９の電極間の電圧Ｖ１０９が入力電圧Ｖｉｎ以上である場合、コンパレータ１１１Ａは、コモン端子１０２の電圧を電圧信号ＳＶ１として出力する。この場合、スイッチ１１０の正入力部（＋）と負入力部（−）との間の励磁コイルは通電されず、スイッチ１１０は閉じた状態（オン状態）となる。
【００２２】
本実施形態では、制御部１１１は、平滑用の出力コンデンサ１０９の電極間の電圧Ｖ１０９と入力電圧Ｖｉｎとを比較し、入力電圧Ｖｉｎの供給源である直流電源ＤＣが一時的に消失して入力電圧Ｖｉｎの瞬断が発生した際に、出力コンデンサ１０９が放電することにより出力コンデンサ１０９の電圧Ｖ１０９が入力電圧Ｖｉｎよりも低くなった場合、スイッチ１１０をオフ状態に制御する。また、制御部１１１は、入力電圧Ｖｉｎの瞬断が発生した際に、平滑用コンデンサ１０９が放電することにより平滑用コンデンサ１０９の電圧が入力電圧Ｖｉｎよりも低くなった後、平滑用コンデンサ１０９に印加される電圧Ｖ１０９と入力電圧Ｖｉｎとの差分が所定値以下に縮小した時点以降にスイッチ１１０をオンさせる。ここで、上記所定値は、例えば、実質的に突入電流を発生させないときの平滑用コンデンサ１０９の電圧Ｖ１０９と入力電圧Ｖｉｎとの差電圧（入力電圧Ｖｉｎから電圧Ｖ１０９を除算した電圧）の上限を指す。ただし、本実施形態では、説明の容易化のため、上記所定値をゼロとし、制御部１１１は、平滑用コンデンサ１０９に印加される電圧Ｖ１０９と入力電圧Ｖｉｎとの差電圧分がゼロに縮小した時点以降の任意の適切なタイミングで、即ち、平滑用コンデンサ１０９に印加される電圧Ｖ１０９が入力電圧Ｖｉｎ以上になった場合、スイッチ１１０をオン状態とするものとする。
【００２３】
なお、本実施形態では、制御部１１１がコンパレータ１１１Ａを備えるものとしているが、例えば、ＣＰＵ(Central Processing Unit)やマイクロコンピュータなどのデジタルタル素子、あるいは、トランジスタや抵抗等のアナログ素子を組み合わせた回路等、任意の手段を用いて制御部１１１を構成することができる。
【００２４】
・動作の説明
次に、第１実施形態による電源装置１００の動作を説明する。
図２は、本発明の第１実施形態による電源装置１００の動作の一例を説明するための波形図である。
初期状態では、電源スイッチ１０３がオフ状態にあり、入力電圧Ｖｉｎは電源スイッチ１０３により遮断されている。また、スイッチング素子１０５はスイッチング動作を停止している。このため、出力電圧Ｖｏｕｔは発生されず、出力端子１１２とコモン端子１０２との間の電圧はほぼ０Ｖとなっている。この場合、コンパレータ１１１Ａの負入力部（−）に入力される出力コンデンサ１０９の電圧Ｖ１０９はほぼ０Ｖとなる。このため、コンパレータ１１１Ａの負入力部（−）には、コモン端子１０２の電圧とほぼ等しい電圧が印加される。また、電源スイッチ１０３により入力電圧Ｖｉｎが遮断されるため、コンパレータ１１１Ａの反転入力部（−）に入力電圧Ｖｉｎとして与えられるべき電圧がコモン端子１０２の電圧と等しくなる。このため、コンパレータ１１１Ａの非反転入力部（＋）と反転入力部（−）との間の電圧はほぼ０Ｖとなり、コンパレータ１１１Ａは、コモン端子１０２の電圧とほぼ等しい電圧をスイッチ１１０の正入力部（＋）に出力する。この結果、スイッチ１１０の励磁コイルが通電されず、スイッチ１１０はオフ状態を維持する。
【００２５】
上述の初期状態から電源スイッチ１０３がオン状態に操作されると、電源スイッチ１０３を通じて入力電圧Ｖｉｎが電源装置１００の内部に供給され、図示しない制御回路の制御の下、スイッチング素子１０５がスイッチング動作を開始する。上記スイッチング動作においてスイッチング素子１０５がオンすると、昇圧インダクタ１０４が通電され、昇圧インダクタ１０４にエネルギーが蓄積される。その後、スイッチング素子１０５がオフすると、昇圧インダクタ１０４に蓄積されたエネルギーが放出される。これにより、昇圧インダクタ１０４の電流路の出力側の電圧が上昇し、ダイオード１０６を通じて出力端子１１２に供給される。この結果、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも高くなる。このときの出力電圧Ｖｏｕｔは前述の式（１）により与えられる。
【００２６】
上述のように出力電圧Ｖｏｕｔが発生すると、オン状態にあるスイッチ１１０を通じて出力電圧Ｖｏｕｔが出力コンデンサ１０９に印加され、出力コンデンサ１０９が充電される。この場合、抵抗素子１０８は顕在化しないので、出力コンデンサ１０９の電圧Ｖ１０９は出力電圧Ｖｏｕｔとほぼ等しくなる。このため、制御部１１１によりスイッチ１１０はオン状態に維持される。この場合、抵抗素子１０８の両端間がスイッチ１１０により短絡された状態に維持されるため、出力コンデンサ１０９が抵抗素子１０８の影響を受けることなく出力電圧Ｖｏｕｔを平滑化する。また、この場合、抵抗素子１０８はスイッチ１１０により短絡されるため、抵抗素子１０８による電力損失は発生しない。
【００２７】
次に、図２に示す時刻ｔ１で、直流電源ＤＣが一時的に消失し、入力電圧Ｖｉｎの瞬断が発生すると、出力コンデンサ１０９が負荷Ｚにより放電され、出力電圧Ｖｏｕｔが徐々に低下する。入力電圧Ｖｉｎが瞬断から回復する前の時刻ｔ２では、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎの規定値Ｖａにまで低下している。入力電圧Ｖｉｎの瞬断が発生しても、入力電圧Ｖｉｎが瞬断から回復する時刻ｔ３までの期間ＴＡにおいて、出力コンデンサ１０９の電圧Ｖ１０９が入力電圧Ｖｉｎよりも低くならない限り、制御部１１１によりスイッチ１１０はオン状態に維持され、抵抗素子１０８がスイッチ１１０により短絡される。このため、入力電圧Ｖｉｎの瞬断中に抵抗素子１０８による電力損失は発生しない。
【００２８】
続いて、時刻ｔ３で、入力電圧Ｖｉｎが瞬断から回復すると、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔよりも高くなり、相対的に、出力コンデンサ１０９の電圧Ｖ１０９が入力電圧Ｖｉｎよりも低くなる。このため、突入電流Ｉｒｕｓｈが発生する条件が満足され、直流電源ＤＣからダイオード１０７を通じて突入電流Ｉｒｕｓｈが発生する。この場合、制御部１１１のコンパレータ１１１Ａは、即座に正の電圧信号ＳＶ１を出力してスイッチ１１０をオフ状態に制御する。これにより抵抗素子１０８が出力コンデンサ１０９の充放電経路上に顕在化する。このため、出力コンデンサ１０９に流れ込む突入電流Ｉｒｕｓｈが抵抗素子１０８により抑制される。制御部１１１は、入力電圧Ｖｉｎが回復する時刻ｔ３から、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎ以上になる時刻ｔ４までの期間ＴＢの間、スイッチ１１０をオフ状態に制御して、抵抗素子１０８により突入電流Ｉｒｕｓｈを抑制する。
【００２９】
また、時刻ｔ３で入力電圧Ｖｉｎが瞬断から回復すると、昇圧インダクタ１０４による昇圧動作が回復し、出力電圧Ｖｏｕｔが上昇を開始する。時刻ｔ４で、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎ以上になり、出力コンデンサ１０９の電圧Ｖ１０９が入力電圧Ｖｉｎ以上になると、制御部１１１は、スイッチ１１０をオン状態に戻す。これにより、再び抵抗素子１０８の両端間がスイッチ１１０により短絡され、出力コンデンサ１０９がスイッチ１１０を介してダイオード１０６のカソード（出力端子１１２）に接続された状態となる。また、時刻ｔ４で出力コンデンサ１０９の電圧Ｖ１０９が入力電圧Ｖｉｎ以上になると、突入電流Ｉｒｕｓｈが発生する条件は満足されなくなる。この時刻ｔ４以降では、スイッチ１１０がオン状態に戻されるので、出力コンデンサ１０９の充放電に寄与する電流が過剰に抑制されることがなくなる。
【００３０】
上述したように、第１実施形態によれば、入力電圧Ｖｉｎの瞬断時に、入力電圧Ｖｉｎが出力コンデンサ１０９の電圧Ｖ１０９よりも低いという条件が満足された場合にのみ制御部１１１がスイッチ１１０をオフ状態に制御し、出力コンデンサ１０９の充放電経路上に抵抗素子１０８を顕在化させるので、平滑用の出力コンデンサ１０９の充放電に寄与する電流を過剰に制限することなく、入力電圧Ｖｉｎが瞬断から回復する際に発生する突入電流Ｉｒｕｓｈを抑制することができる。
また、入力電圧Ｖｉｎの瞬断が発生していない通常動作では、抵抗素子１０８の両端間がスイッチ１１０により短絡されるので、抵抗素子１０８による電力損失の発生を防止することができる。
なお、第１実施形態では、ダイオード１０６のカソードとコモン端子１０２との間に、抵抗素子１０８と出力コンデンサ１０９とを直列接続しているが、これらの位置を入れ替えてもよい。この場合、スイッチ１１０として、例えばサイリスタやＦＥＴ(Field Effect Transistor)などの半導体スイッチを用いてもよい。
【００３１】
・第１変形例
上述の第１実施形態では、時刻ｔ３で入力電圧Ｖｉｎが瞬断から回復し、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔよりも高くなり、相対的に、出力コンデンサ１０９の電圧Ｖ１０９が入力電圧Ｖｉｎよりも低くなったときに突入電流Ｉｒｕｓｈが発生するものとしているが、実際には、出力コンデンサ１０９の電圧Ｖ１０９が入力電圧Ｖｉｎより低くなっても、ダイオード１０７を通る電流経路上に抵抗成分やインダクタ成分等が存在するため、即座には突入電流Ｉｒｕｓｈは発生しない。このため、スイッチ１１０をオフさせるタイミングを多少遅らせてもよい。
【００３２】
例えば、入力電圧Ｖｉｎが瞬断から回復する際に、入力電圧Ｖｉｎが出力コンデンサ１０９の電圧Ｖ１０９よりも或る一定の電圧だけ高くなった時点でスイッチ１１０をオフ状態に制御してもよい。この場合、入力電圧Ｖｉｎが電圧Ｖ１０９よりも或る一定の電圧だけ高い電圧に到達するまでの時間、スイッチ１１０をオフさせるタイミングが遅れる。このようにスイッチ１１０をオフさせるタイミングを遅らせれば、その分、出力コンデンサ１０９から負荷Ｚに対する負荷電流の供給を継続することができる。このため、スイッチ１１０がオフ状態となることにより負荷電流が減少する期間を短縮することができる。
【００３３】
・第２変形例
上述の第１実施形態では、時刻ｔ４で出力コンデンサ１０９の電圧Ｖ１０９が入力電圧Ｖｉｎ以上になったときにスイッチ１１０をオン状態に戻すものとしたが、実際には、出力コンデンサ１０９の電圧Ｖ１０９が入力電圧Ｖｉｎよりも低くても、その差分が充分に小さければ、実質的に突入電流は形成されない。このため、出力コンデンサ１０９の電圧Ｖ１０９が入力電圧Ｖｉｎ以上になる前にスイッチ１１０をオン状態に制御し、スイッチ１１０をオンさせるタイミングを多少早めてもよい。即ち、実質的に突入電流を発生させないときの平滑用コンデンサ１０９の電圧Ｖ１０９と入力電圧Ｖｉｎとの差電圧分だけ、出力コンデンサ１０９の電圧Ｖ１０９が入力電圧Ｖｉｎよりも低い状態でスイッチ１１０をオン状態に制御してもよい。
【００３４】
例えば、入力電圧Ｖｉｎの規定値Ｖａよりも上記差電圧分だけ低い電圧を閾値として設定し、出力コンデンサ１０９の電圧Ｖ１０９が上記閾値にまで回復した時点でスイッチ１１０をオン状態に戻してもよい。この場合、出力コンデンサ１０９の電圧Ｖ１０９が上記閾値から入力電圧Ｖｉｎの規定値Ｖａにまで上昇するのに要する時間だけ、スイッチ１１０をオンさせるタイミングが早くなる。このようにスイッチ１１０をオンさせるタイミングを早めれば、その分、出力コンデンサ１０９から負荷Ｚに対する負荷電流の供給を早く実施することができる。このため、スイッチ１１０がオフ状態となることにより負荷電流が減少する期間を短縮することができる。
【００３５】
・変形例の組み合わせ
上述の第１変形例と第２変形例を組み合わせてもよい。即ち、入力電圧Ｖｉｎが瞬断から回復する際に、入力電圧Ｖｉｎが出力コンデンサ１０９の電圧Ｖ１０９よりも或る一定の電圧だけ高くなった時点でスイッチ１１０をオフ状態に制御し、出力コンデンサ１０９の電圧Ｖ１０９が入力電圧Ｖｉｎの規定値Ｖａよりも低い電圧に設定された上記閾値にまで回復した時点でスイッチ１１０をオン状態に戻してもよい。これにより、出力コンデンサ１０９から負荷Ｚに対する負荷電流が減少する期間をいっそう短縮することができる。
【００３６】
なお、上述の各変形例において、スイッチ１１０をオフさせるタイミングを遅らせる手法、あるいはスイッチ１１０をオンさせるタイミングを早める手法として、例えば、制御部１１１を構成するコンパレータ１１１Ａの入出力特性にヒステリシスまたはオフセットを設ける手法があるが、この例に限定されず、任意の手法を用いることができる。
【００３７】
（第２実施形態）
次に、本発明の第２実施形態を説明する。
上述の第１実施形態では、時刻ｔ３で突入電流Ｉｒｕｓｈが発生するタイミングと、スイッチ１１０がオフ状態に制御されるタイミングがほぼ同じであるため、制御部１１１およびスイッチ１１０の動作遅延等の存在により、突入電流Ｉｒｕｓｈの一部がスイッチ１１０を通じて出力コンデンサ１０９に流れ込む場合が起こり得る。第２実施形態では、このような場合を回避しつつ、スイッチ１１０がオフ状態に制御されている期間内に、出力コンデンサ１０９から負荷Ｚへ負荷電流を供給することを可能とする。
【００３８】
図３は、本発明の第２実施形態による電源装置２００の構成の一例を概略的に示す回路図である。
電源装置２００は、上述の第１実施形態による図１に示す電源装置１００の構成において、ダイオード（整流素子）２０１を更に備えると共に、制御部１１１に代えて制御部２０２を備える。ダイオード２０１は、スイッチ１１０がオフ状態にある場合、出力コンデンサ１０９から負荷Ｚに負荷電流を供給するためのものである。ダイオード２０１は、出力コンデンサ１０９の放電電流を順方向電流とするように、抵抗素子１０８（電流制限素子）と並列接続されている。即ち、ダイオード２０１のカソードは、抵抗素子１０８の一端が接続されたダイオード１０６のカソードに接続され、ダイオード２０１のアノードは、抵抗素子１０８とコンデンサ１０９との間の接続点に接続されている。
【００３９】
制御部２０２は、第１実施形態の制御部１１１と同様に入力電圧Ｖｉｎが瞬断から回復する際にスイッチ１１０をオフ状態に制御するものであるが、入力電圧Ｖｉｎの回復を早期に検出（予測）する機能を有する点で制御部１１１と異なる。例えば、制御部２０２は、出力コンデンサ１０９の電圧Ｖ１０９と入力電圧Ｖｉｎとの差分の変化の傾向から、入力電圧Ｖｉｎの回復を検出する。または、例えば、制御部２０２は、入力電圧Ｖｉｎが瞬断から回復するときの入力電圧Ｖｉｎの波形のスロープから、入力電圧Ｖｉｎの回復を検出する。このような検出機能を有することにより、制御部２０２は、入力電圧Ｖｉｎが瞬断からの回復したことを早期に検出する。
その他の構成は第１実施形態の電源装置１００と同様である。
【００４０】
次に、第２実施形態による電源装置２００の動作を説明する。
ここでは、第２実施形態の特徴部であるダイオード２０１と制御部２０２に着目して電源装置２００の動作を説明する。
図４は、本発明の第２実施形態による電源装置２００の動作の一例を説明するための波形図であり、上述の第１実施形態の図２の一部を拡大した図である。図２に示す時刻ｔ３から時刻ｔ４の期間の波形は、図４では、時刻ｔ３ａから時刻ｔ４の期間の波形として時間軸方向に拡大されている。
【００４１】
図４に示す時刻ｔ３ａにおいて入力電圧Ｖｉｎが瞬断から回復し、上昇を開始する。このとき、時刻ｔ３ａを境界として、入力電圧Ｖｉｎと出力コンデンサ１０９の電圧Ｖ１０９との差電圧の変化の傾向が異なったものになる。例えば、図４の例では、時刻ｔ３ａ以前の入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差電圧の変化量が、時刻ｔ３以降の入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの差電圧の変化量と異なる。制御部２０２は、このような差電圧の変化の傾向等から入力電圧Ｖｉｎの回復を検出する。
【００４２】
制御部２０２は、時刻ｔ３ａにおいて入力電圧Ｖｉｎの回復を検出すると、正の電圧信号ＳＶ２をスイッチ１１０に出力し、スイッチ１１０をオフ状態に制御する。これにより、ダイオード１０６のカソードと出力コンデンサ１０９との間の経路上に抵抗素子１０８が顕在化する。この後、時刻ｔ３ｂにおいて突入電流Ｉｒｕｓｈが発生すると、この突入電流Ｉｒｕｓｈは、スイッチ１１０には流れ込まず、抵抗素子１０８を通じて出力コンデンサ１０９に流れ込む。このとき、突入電流Ｉｒｕｓｈは、第１実施形態と同様に、抵抗素子１０８により減衰され、抑制される。
【００４３】
ここで、第２実施形態では、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも低くなる時刻ｔ３ｂよりも前の時刻ｔ３ａ付近で制御部２０２が入力電圧Ｖｉｎの回復を早期に検出するので、仮に制御部２０２およびスイッチ１１０に動作遅延等が存在したとしても、突入電流Ｉｒｕｓｈが発生する前にスイッチ１１０を安定的にオフ状態に制御することができる。従って、抵抗素子１０８により突入電流Ｉｒｕｓｈを有効に抑制することが可能になる。
【００４４】
また、第２実施形態によれば、時刻ｔ３ａから時刻ｔ４までの期間ＴＢの間、スイッチ１１０がオフ状態に制御されても、ダイオード１０８が出力コンデンサ１０９の放電経路を形成するため、時刻ｔ３ａから突入電流Ｉｒｕｓｈが発生するまでの時刻ｔ３ｂまでの期間ＴＣにおいてダイオード２０１を通じて出力コンデンサ１０９から負荷Ｚに負荷電流を供給することができる。即ち、時刻ｔ３ａから時刻ｔ３ｂまでの期間ＴＣにおいて出力コンデンサ１０９が負荷Ｚの補助電源として機能する。また、例えば入力電圧Ｖｉｎや電圧Ｖ１０９のリップル等により、時刻ｔａよりも前に制御部２０２がスイッチ１１０をオフ状態に制御したとしても、同様にダイオード２０１を通じて出力コンデンサ１０９から負荷Ｚへ負荷電流が供給される。従って、第２実施形態によれば、負荷Ｚの負荷電流の途絶を最小限に抑えることができる。
【００４５】
また、第２実施形態によれば、時刻ｔ３ｂにおいて突入電流Ｉｒｕｓｈが発生した場合、ダイオード２０１は逆方向にバイアスされるので、突入電流Ｉｒｕｓｈがダイオード２０１を通じて出力コンデンサ１０９に流れ込むことはない。このため、ダイオード２０１が抵抗素子１０８による突入電流Ｉｒｕｓｈの抑制効果を阻害することがない。従って、第２実施形態によれば、入力電圧Ｖｉｎの瞬断に伴う負荷電流の途絶を最小限に抑えつつ、突入電流Ｉｒｕｓｈを有効に抑制することが可能になる。
その他の動作は第１実施形態の電源装置１００と同様である。
【００４６】
上述したように、第２実施形態によれば、第１実施形態による効果に加え、ダイオード２０１を備えたことにより、負荷Ｚの負荷電流の途絶を最小限に抑えることができる。
また、入力電圧Ｖｉｎが瞬断から回復する際、突入電流Ｉｒｕｓｈが発生する前にスイッチ１１０を安定的にオフさせることができるので、出力コンデンサ１０９に流れ込む過大な電流を有効に抑制することができる。
【００４７】
（第３実施形態）
次に、本発明の第３実施形態を説明する。
図５に、本発明の第３実施形態による電源装置３００の構成の一例を概略的に示す。
電源装置３００は、上述の第１実施形態による図１に示す電源装置１００の構成において、第２実施形態による電源装置２００が備えるダイオード２０１を更に備えると共に、制御部１１１に代えて制御部３０１を備えている。制御部３０１は、スイッチ１１０のオン／オフ状態を制御するためのものであり、記憶部３０１１とコンパレータ３０１２とを備えて構成される。記憶部３０１１には、入力電圧Ｖｉｎの規定値Ｖａ（例えば、入力電圧Ｖｉｎの振幅の上限値）が格納されている。記憶部３０１１に格納された規定値Ｖａは、コンパレータ３０１２の負入力部（−）に供給される。コンパレータ３０１２の非反転入力部（＋）は、抵抗素子１０８と出力コンデンサ１０９との間の接続点に接続されている。コンパレータ３０１２の出力部は上述のスイッチ１１０の正入力部（＋）に接続されている。
【００４８】
コンパレータ３０１２は、出力コンデンサ１０９の電極間の電圧Ｖ１０９が入力電圧Ｖｉｎの規定値Ｖａよりも小さい場合、コモン端子１０２の電圧を基準にして正の電圧信号ＳＶ３をスイッチ１１０の正入力部（＋）に出力する。この場合、スイッチ１１０の正入力部（＋）と負入力部（−）との間の励磁コイルが通電され、スイッチ１１０が開いた状態（オフ状態）に制御される。それ以外の場合、即ち、出力コンデンサ１０９の電圧Ｖ１０９が規定値Ｖａ以上である場合、コンパレータ３０１２は、コモン端子１０２の電圧を出力する。この場合、スイッチ１１０の正入力部（＋）と負入力部（−）との間の励磁コイルは通電されず、スイッチ１１０は閉じた状態（オン状態）となる。その他の構成は、第１実施形態と同様である。
なお、第３実施形態では、ダイオード２０１と制御部３０１以外の構成を第１実施形態の構成と同様のものとしているが、制御部３０１以外の構成を第２実施形態と同様のものとしてもよい。
【００４９】
次に、第３実施形態による電源装置３００の動作を説明する。
図６は、本発明の第３実施形態による電源装置３００の動作の一例を説明するための波形図である。
ここでは、第３実施形態の特徴部である制御部３０１に着目して電源装置３００の動作を説明する。
【００５０】
前述の第１実施形態では、出力コンデンサ１０９の電極間の電圧Ｖ１０９が実際の入力電圧Ｖｉｎよりも低くなった場合に制御部１１１がスイッチ１１０をオフ状態に制御したが、第３実施形態では、制御部３０１は、出力コンデンサ１０９の電圧Ｖ１０９が、入力電圧Ｖｉｎの規定値Ｖａよりも低くなった場合に制御部１１１がスイッチ１１０をオフ状態に制御する。図６に示す例では、出力コンデンサ１０９の電圧Ｖ１０９は、入力電圧Ｖｉｎの瞬断が発生した時刻ｔ１の後、入力電圧Ｖｉｎが瞬断から回復する時刻ｔ３の前の時刻ｔ２において規定値Ｖａに到達している。このため、制御部３０１は、時刻ｔ２から、入力電圧Ｖｉｎが規定値Ｖａ以上にまで回復する時刻ｔ４までの期間ＴＤの間、正の電圧信号ＳＶ３を出力し、スイッチ１１０をオフ状態に制御する。
【００５１】
第３実施形態によれば、出力コンデンサ１０９の電圧Ｖ１０９が入力電圧Ｖｉｎの規定値Ｖａよりも低くなった時点でスイッチ１１０をオフ状態に制御するので、上述の第２実施形態に比較して、スイッチ１１０を更に早期にオフ状態に制御して抵抗素子１０８を顕在化させることができる。このため、よりいっそう安定的に突入電流Ｉｒｕｓｈを抑制することが可能になる。また、第３実施形態によれは、時刻ｔ２においてスイッチ１１０がオフ状態に制御されてから突入電流Ｉｒｕｓｈが発生するまでの時刻ｔ３までの期間ＴＥの間、ダイオード２０１が出力コンデンサ１０９の放電経路を形成する。このため、期間ＴＥにおいて負荷Ｚに負荷電流を供給することができ、第２実施形態と同様に負荷電流の途絶を最小限に抑えることができる。
【００５２】
（第４実施形態）
次に、本発明の第４実施形態を説明する。
図７は、本発明の第４実施形態による電源装置４００の構成の一例を概略的に示す回路図である。
電源装置４００は、フライバック方式のＤＣ／ＤＣコンバータとして構成されている。具体的には、電源装置４００は、入力端子４０１，４０２、ダイオード４０３、入力コンデンサ４０４、トランス４０５、スイッチング素子４０６、ダイオード４０７、出力コンデンサ４０８、出力端子４０９，４１０を備えると共に、上述の第２実施形態による電源装置２００と同様に、抵抗素子１０８、ダイオード２０１、スイッチ１１０、制御部１１１を備えている。
【００５３】
入力端子４０１には、ダイオード４０３のアノードが接続され、ダイオード４０３のカソードにはトランス４０５の一次巻線の一端が接続されている。トランス４０５の一次巻線の他端には、スイッチング素子４０６のドレインが接続され、そのソースは入力端子４０２に接続されている。トランスＴの二次巻線の一端にはダイオード４０７のアノードが接続され、そのカソードは出力端子４０９に接続されている。トランスＴの二次巻線の他端には出力端子４１０が接続されており、出力端子４０９と出力端子４１０との間には、出力コンデンサ４０８が接続されている。
【００５４】
第４実施形態では、制御部１１１のコンパレータ１１１Ａの正入力部（＋）は、抵抗素子１０８と入力コンデンサ４０４との間の接続点に接続され、コンパレータ１１１Ａの負入力部（−）は入力端子４０１に接続され、コンパレータ１１１Ａの出力部にはスイッチ１１０の正入力部（＋）が接続されている。また、スイッチ１１０の負入力部（−）は入力端子４０２に接続されている。また、抵抗素子１０８の一端はダイオード４０３のカソードに接続され、抵抗素子１０８の他端は入力コンデンサ４０４の一方の電極に接続されている。入力コンデンサの他方の電極は入力端子４０２に接続されている。
【００５５】
第４実施形態による電源装置４００によれば、入力コンデンサ４０４の電極間の電圧Ｖ４０４が入力電圧Ｖｉｎよりも低くなった場合、制御部１１１は、第２実施形態と同様にスイッチ１１０をオフ状態に制御し、抵抗素子１０８を入力コンデンサ４０４の充放電経路上に顕在化させる。抵抗素子１０８による突入電流の抑制と、ダイオード２０１による負荷電流の供給については、第２実施形態と同様に説明される。従って、第４実施形態によれば、ＤＣ／ＤＣコンバータとしての電源装置４００において、第２実施形態と同様の効果を得ることができる。
なお、第４実施形態では、フライバック方式のＤＣ／ＤＣコンバータとして電源装置４００を構成したが、フォワード方式のＤＣ／ＤＣコンバータとして構成してもよく、その回路形式は任意である。
また、第４実施形態では、突入電流を抑制するための構成として、第２実施形態と同様の構成を採用しているが、第１実施形態または第３実施形態と同様の構成を採用してもよい。
【００５６】
（第５実施形態）
次に、本発明の第５実施形態を説明する。
図８は、本発明の第５実施形態による電源装置５００の構成の一例を概略的に示す回路図である。
電源装置５００は、入力電圧Ｖｉｎの上限値が出力電圧Ｖｏｕｔと同じになるＤＣ／ＤＣコンバータとして構成されている。具体的には、電源装置５００は、入力端子５０１、コモン端子５０２、ダイオード５０３、出力コンデンサ５０４、出力端子５０５を備えると共に、上述の第２実施形態による電源装置２００と同様に、抵抗素子１０８、ダイオード２０１、スイッチ１１０、制御部１１１を備えている。電源装置５００は、第２実施形態による電源装置２００において昇圧チョッパ機能を省いたものに相当する。
【００５７】
入力端子５０１には、ダイオード５０３のアノードが接続され、ダイオード５０３のカソードには出力端子５０５が接続されている。また、ダイオード５０３のカソードとコモン端子５０２との間には、抵抗素子１０８と出力コンデンサ５０４とが直列接続されている。即ち、抵抗素子１０８の一端は、ダイオード５０３のカソードに接続され、抵抗素子１０８の他端は、出力コンデンサ５０４の一方の電極に接続され、出力コンデンサ５０４の他方の電極はコモン端子５０２に接続されている。第５実施形態では、制御部１１１のコンパレータ１１１Ａの正入力部（＋）は、抵抗素子１０８と出力コンデンサ５０４との間の接続点に接続され、コンパレータ１１１Ａの負入力部（−）はコモン端子５０２に接続され、コンパレータ１１１Ａの出力部はスイッチ１１０の正入力部（＋）に接続されている。また、スイッチ１１０の負入力部（−）はコモン端子５０２に接続されている。
【００５８】
第５実施形態によれば、入力電圧Ｖｉｎの上限値が出力電圧Ｖｏｕｔと同じになるＤＣ／ＤＣコンバータとして機能する電源装置５００において、出力コンデンサ５０４の電極間の電圧Ｖ５０４が入力電圧Ｖｉｎよりも低くなった場合、制御部１１１は、第２実施形態と同様に、スイッチ１１０をオフ状態に制御し、抵抗素子１０８を出力コンデンサ５０４の充放電経路上に顕在化させる。抵抗素子１０８による突入電流の抑制と、ダイオード２０１による負荷電流の供給については、第２実施形態と同様に説明される。
【００５９】
従って、第５実施形態によれば、入力電圧Ｖｉｎの上限値が出力電圧Ｖｏｕｔと同一となるＤＣ／ＤＣコンバータとして機能する電源装置５００において、第２実施形態と同様の効果を得ることができる。また、第５実施形態によれば、入力電圧Ｖｉｎが直流以外の交流電圧である場合にも同様の効果を得ることができる。
なお、第５実施形態でも、突入電流を抑制するための構成として、第２実施形態と同様の構成を採用しているが、第１実施形態または第３実施形態と同様の構成を採用してもよい。
【００６０】
以上、本発明の第１実施形態から第５実施形態を説明したが、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
【符号の説明】
【００６１】
１００，２００，３００，４００，５００…電源装置
１０１，４０１，５０１…入力端子
１０２，４０２，５０２…コモン端子
１０３…電源スイッチ
１０４…昇圧インダクタ
１０５，４０６…スイッチング素子
１０６，１０７，２０１，４０３，４０７，５０３…ダイオード
１０８…抵抗素子
１０９，４０８，５０４…出力コンデンサ
１１０…スイッチ
１１１，２０２，３０１…制御部
１１１Ａ，３０１２…コンパレータ
１１２，４０９，４１０，５０５…出力端子
３０１１…記憶部
４０４…入力コンデンサ
４０５…トランス
ＤＣ…直流電源
Ｚ…負荷
【図１】
2015142485.tif 000003
【図２】
2015142485.tif 000004
【図３】
2015142485.tif 000005
【図４】
2015142485.tif 000006
【図５】
2015142485.tif 000007
【図６】
2015142485.tif 000008
【図７】
2015142485.tif 000009
【図８】
2015142485.tif 000010
【図９】
2015142485.tif 000011