(57)【要約】【課題】１つのリファレンス周波数で整数値境界スプリアスの影響を低減させながら複数の周波数を出力可能な発振回路、発振器及びフラクショナルＮ−ＰＬＬ回路等を提供すること。【解決手段】発振回路２は、振動子３を発振させるための発振用回路１０と、発振用回路１０からの信号が入力されるフラクショナルＮ−ＰＬＬ回路２０と、外部から選択可能なフラクショナルＮ−ＰＬＬ回路２０の複数の分周比が記憶されている不揮発メモリー９０と、を含む。このフラクショナルＮ−ＰＬＬ回路２０の複数の分周比の少なくとも２つは、分数部分が０．０５以上０．９５以下である。【選択図】図１
2015142265.tif 000002
【特許請求の範囲】
【請求項１】
振動子を発振させるための発振用回路と、
前記発振用回路からの信号が入力されるフラクショナルＮ−ＰＬＬ回路と、
外部から選択可能な前記フラクショナルＮ−ＰＬＬ回路の複数の分周比が記憶されている記憶部と、を含み、
前記複数の分周比の少なくとも２つは、分数部分が０．０５以上０．９５以下である、発振回路。
【請求項２】
前記複数の分周比は、すべて分数部分が０．０５以上０．９５以下である、請求項１に記載の発振回路。
【請求項３】
振動子を発振させるための発振用回路と、
前記発振用回路からの信号が入力されるフラクショナルＮ−ＰＬＬ回路と、
外部から選択可能な前記フラクショナルＮ−ＰＬＬ回路の複数の分周比が記憶されている記憶部と、を含み、
前記複数の分周比の少なくとも２つのいずれかが選択された場合には、前記フラクショナルＮ−ＰＬＬ回路が有する発振部の出力周波数とリファレンス周波数の整数倍である高調波の周波数との離調周波数が、前記フラクショナルＮ−ＰＬＬ回路が有するル−プフィルターのカットオフ周波数よりも高い、発振回路。
【請求項４】
前記複数の分周比のいずれが選択された場合にも、前記離調周波数が前記カットオフ周波数よりも高い、請求項３に記載の発振回路。
【請求項５】
請求項１乃至４のいずれか一項に記載の発振回路と、振動子と、を含む、発振器。
【請求項６】
決められたリファレンス周波数を分周し、決められた複数の周波数のうちの少なくとも２つの周波数の各々を出力させるために設定される分周比の小数部分が０．０５以上０．９５以下である、フラクショナルＮ−ＰＬＬ回路。
【請求項７】
決められたリファレンス周波数を分周し、決められた複数の周波数のうちの少なくとも２つの周波数の各々を出力させるとき、発振部の出力周波数とリファレンス周波数の整数倍である高調波の周波数との離調周波数が、ル−プフィルターのカットオフ周波数よりも高い、フラクショナルＮ−ＰＬＬ回路。
【請求項８】
請求項１乃至４のいずれか一項に記載の発振回路又は請求項６又は７に記載のフラクショナルＮ−ＰＬＬ回路を含む、電子機器。
【請求項９】
請求項１乃至４のいずれか一項に記載の発振回路又は請求項６又は７に記載のフラクショナルＮ−ＰＬＬ回路を含む、移動体。
【請求項１０】
フラクショナルＮ−ＰＬＬ回路の複数のリファレンス周波数の各々について、前記フラクショナルＮ−ＰＬＬ回路が有する発振部の複数の出力周波数の各々と当該リファレンス周波数の整数倍である高調波の周波数との離調周波数を計算し、
前記複数のリファレンス周波数の各々について、複数の前記離調周波数の逆数の和又は複数の前記離調周波数の和を計算し、
前記離調周波数の逆数の和又は前記離調周波数の和に基づいて、リファレンス周波数を決定する、フラクショナルＮ−ＰＬＬ回路のリファレンス周波数の決定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振回路、発振器、フラクショナルＮ−ＰＬＬ回路、電子機器、移動体及びフラクショナルＮ−ＰＬＬ回路のリファレンス周波数の決定方法に関する。
【背景技術】
【０００２】
発振回路の後段にフラクショナルＮ−ＰＬＬを接続し、外部端子からフラクショナルＮ−ＰＬＬの分周比の設定を変えることで複数の周波数を出力可能な発振器が知られている。この種の発振器では、フラクショナルＮ−ＰＬＬでリファレンス周波数を分数分周した所望の周波数が得られるように分数分周比が決められるが、分数分周比に応じて整数値境界スプリアスが発生する周波数が変わるため、リファレンス周波数と出力周波数との関係によっては、整数値境界スプリアスの影響で発振器の位相ノイズや位相ジッターが悪化する場合がある。
【０００３】
これに対して、特許文献１に記載の周波数変換器では、フラクショナルＮ−ＰＬＬのリファレンス周波数として２種類の周波数を切り替えて使用することで、整数値境界スプリアスがループ帯域内に発生しないように対策している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第８３０５１１５号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の手法では、２種類のリファレンス周波数を発生させるために振動子が２個必要であり、小型化や低コスト化の支障になる、部品が多いため信頼性の面でもマイナスとなるという問題がある。このように、従来、フラクショナルＮ−ＰＬＬを用いて複数の周波数を発生させる場合、複数の振動子（リファレンス周波数）を用いて整数値境界スプリアスを小さくする方法はあったが、１つの振動子（リファレンス周波数）で、整数値境界スプリアスの影響を低減させながら複数の周波数を出力可能とする方法はなかった。
【０００６】
本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、１つのリファレンス周波数で整数値境界スプリアスの影響を低減させながら複数の周波数を出力可能な発振回路、発振器及びフラクショナルＮ−ＰＬＬ回路を提供することができる。また、本発明のいくつかの態様によれば、この発振回路を用いた信頼性の高い電子機器及び移動体を提供することができる。また、本発明のいくつかの態様によれば、整数値境界スプリアスの影響を低減させながら複数の周波数を出力可能とするリファレンス周波数を決定するためのフラクショナルＮ−ＰＬＬ回路のリファレンス周波数の決定方法を提供することができる。
【課題を解決するための手段】
【０００７】
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様または適用例として実現することが可能である。
【０００８】
［適用例１］
本適用例に係る発振回路は、振動子を発振させるための発振用回路と、前記発振用回路
からの信号が入力されるフラクショナルＮ−ＰＬＬ回路と、外部から選択可能な前記フラクショナルＮ−ＰＬＬ回路の複数の分周比が記憶されている記憶部と、を含み、前記複数の分周比の少なくとも２つは、分数部分が０．０５以上０．９５以下である。
【０００９】
発振用回路は、例えば、ピアース発振回路、インバーター型発振回路、コルピッツ発振回路、ハートレー発振回路などの種々の発振回路の一部であってもよい。
【００１０】
本適用例に係る発振回路によれば、記憶されている少なくとも２つの分周比の分数部分は０．０５以上０．９５以下であるので、フラクショナルＮ−ＰＬＬ回路がこれらの分周比のいずれかに設定された場合には離調周波数が比較的高くなり、フラクショナルＮ−ＰＬＬ回路のループフィルターによって整数値境界スプリアスが減衰しやすくなる。従って、本適用例によれば、１つのリファレンス周波数で整数値境界スプリアスの影響を低減させながら複数の周波数を出力可能な発振回路を提供することができる。
【００１１】
［適用例２］
上記適用例に係る発振回路において、前記複数の分周比は、すべて分数部分が０．０５以上０．９５以下であってもよい。
【００１２】
本適用例に係る発振回路によれば、フラクショナルＮ−ＰＬＬ回路が記憶されている複数の分周比のいずれに設定されても、整数値境界スプリアスの影響を低減させることができる。
【００１３】
［適用例３］
本適用例に係る発振回路は、振動子を発振させるための発振用回路と、前記発振用回路からの信号が入力されるフラクショナルＮ−ＰＬＬ回路と、外部から選択可能な前記フラクショナルＮ−ＰＬＬ回路の複数の分周比が記憶されている記憶部と、を含み、前記複数の分周比の少なくとも２つのいずれかが選択された場合には、前記フラクショナルＮ−ＰＬＬ回路が有する発振部の出力周波数とリファレンス周波数の整数倍である高調波の周波数との離調周波数が、前記フラクショナルＮ−ＰＬＬ回路が有するル−プフィルターのカットオフ周波数よりも高い。
【００１４】
本適用例に係る発振回路によれば、フラクショナルＮ−ＰＬＬ回路が記憶されている少なくとも２つの分周比のいずれかに設定された場合には、フラクショナルＮ−ＰＬＬ回路のループフィルターによって整数値境界スプリアスが減衰する。従って、本適用例によれば、１つのリファレンス周波数で整数値境界スプリアスの影響を低減させながら複数の周波数を出力可能な発振回路を提供することができる。
【００１５】
［適用例４］
前記複数の分周比のいずれが選択された場合にも、前記離調周波数が前記カットオフ周波数よりも高くてもよい。
【００１６】
本適用例に係る発振回路によれば、フラクショナルＮ−ＰＬＬ回路が記憶されている複数の分周比のいずれに設定されても、整数値境界スプリアスの影響を低減させることができる。
【００１７】
［適用例５］
本適用例に係る発振器は、上記のいずれかの発振回路と、振動子と、を含む。
【００１８】
本適用例に係る発振器によれば、１つのリファレンス周波数で整数値境界スプリアスの影響を低減させながら複数の周波数を出力可能な発振回路を含むので、振動子が１つでも
よく、実用性や信頼性を確保しながら小型化や低コスト化を実現することができる。
【００１９】
［適用例６］
本適用例に係るフラクショナルＮ−ＰＬＬ回路は、決められたリファレンス周波数を分周し、決められた複数の周波数のうちの少なくとも２つの周波数の各々を出力させるために設定される分周比の小数部分が０．０５以上０．９５以下である。
【００２０】
本適用例に係るフラクショナルＮ−ＰＬＬ回路によれば、決められた少なくとも２つの分周比の分数部分は０．０５以上０．９５以下であるので、これらの分周比のいずれかに設定された場合には離調周波数が比較的高くなり、ループフィルターによって整数値境界スプリアスが減衰しやすくなる。従って、本適用例によれば、１つのリファレンス周波数に対して、整数値境界スプリアスの影響を低減させながら複数の周波数を出力可能なフラクショナルＮ−ＰＬＬ回路を提供することができる。
【００２１】
［適用例７］
本適用例に係るフラクショナルＮ−ＰＬＬ回路は、決められたリファレンス周波数を分周し、決められた複数の周波数のうちの少なくとも２つの周波数の各々を出力させるとき、発振部の出力周波数とリファレンス周波数の整数倍である高調波の周波数との離調周波数が、ル−プフィルターのカットオフ周波数よりも高い。
【００２２】
本適用例に係るフラクショナルＮ−ＰＬＬ回路によれば、決められた少なくとも２つの分周比のいずれかに設定された場合には、ループフィルターによって整数値境界スプリアスが減衰する。従って、本適用例によれば、１つのリファレンス周波数で整数値境界スプリアスの影響を低減させながら複数の周波数を出力可能な発振回路を提供することができる。
【００２３】
［適用例８］
本適用例に係る電子機器は、上記のいずれかの発振回路又は上記のいずれかのフラクショナルＮ−ＰＬＬ回を含む。
【００２４】
［適用例９］
本適用例に係る移動体は、上記のいずれかの発振回路又は上記のいずれかのフラクショナルＮ−ＰＬＬ回を含む。
【００２５】
これらの適用例に係る電子機器及び移動体によれば、１つのリファレンス周波数で整数値境界スプリアスの影響を低減させながら複数の周波数を出力可能な発振回路又はフラクショナルＮ−ＰＬＬ回を含むので、高い実用性や信頼性を実現することができる。
【００２６】
［適用例１０］
本適用例に係るフラクショナルＮ−ＰＬＬ回路のリファレンス周波数の決定方法は、フラクショナルＮ−ＰＬＬ回路の複数のリファレンス周波数の各々について、前記フラクショナルＮ−ＰＬＬ回路が有する発振部の複数の出力周波数の各々と当該リファレンス周波数の整数倍である高調波の周波数との離調周波数を計算し、前記複数のリファレンス周波数の各々について、複数の前記離調周波数の逆数の和又は複数の前記離調周波数の和を計算し、前記離調周波数の逆数の和又は前記離調周波数の和に基づいて、リファレンス周波数を決定する。
【００２７】
本適用例に係るＮ−ＰＬＬ回路のリファレンス周波数の決定方法によれば、発振部の複数の出力周波数の各々が選択された場合に発生する整数値境界スプリアスの影響を低減させることが可能なリファレンス周波数を決定することができる。
【図面の簡単な説明】
【００２８】
【図１】本実施形態の発振器の構成図。
【図２】フラクショナルＮ−ＰＬＬ回路の構成例を示す図。
【図３】発振信号の波形図。
【図４】フラクショナルＮ−ＰＬＬ回路の出力信号の周波数スペクトルの一例を示す図。
【図５】フラクショナルＮ−ＰＬＬ回路の出力信号の周波数スペクトルの他の一例を示す図。
【図６】フラクショナルＮ−ＰＬＬ回路の出力信号の周波数スペクトルの他の一例を示す図。
【図７】フラクショナルＮ−ＰＬＬ回路が有するローパスフィルターの周波数特性の一例を示す図。
【図８】図８（Ａ）は分数分周比と位相ジッターの実測値との関係を示す図、図８（Ｂ）は分数分周比と整数値境界スプリアスが発生する周波数の計算値との関係を示す図。
【図９】リファレンス周波数及び分周比設定値の一例を示す図。
【図１０】本実施形態におけるフラクショナルＮ−ＰＬＬ回路のリファレンス周波数の決定方法の一例を示すフローチャート図。
【図１１】図１１（Ａ）はｎ個の離調周波数の逆数の和をプロットしたグラフの一例を示す図、図１１（Ｂ）はｎ個の離調周波数の和をプロットしたグラフの一例を示す図。
【図１２】本実施形態の電子機器の機能ブロック図。
【図１３】本実施形態の電子機器の外観の一例を示す図。
【図１４】本実施形態の移動体の一例を示す図。
【発明を実施するための形態】
【００２９】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００３０】
１．発振器
［発振器の構成］
図１は本実施形態の発振器の構成図である。図１に示すように、本実施形態の発振器１は、発振回路２と振動子３とを含む発振器であり、発振回路２と振動子３は不図示のパッケージに収容されている。
【００３１】
本実施形態では、振動子３は、基板材料として水晶を用いた水晶振動子であり、例えば、ＡＴカットやＳＣカットの水晶振動子が用いられる。振動子３は、ＳＡＷ（Surface Acoustic Wave）共振子やＭＥＭＳ（Micro Electro Mechanical Systems）振動子であってもよい。また、振動子３の基板材料としては、水晶の他、タンタル酸リチウム、ニオブ酸リチウム等の圧電単結晶や、ジルコン酸チタン酸鉛等の圧電セラミックス等の圧電材料、又はシリコン半導体材料等を用いることができる。振動子３の励振手段としては、圧電効果によるものを用いてもよいし、クーロン力による静電駆動を用いてもよい。
【００３２】
発振回路２は、電源端子であるＶｃｃ端子、接地端子であるＧＮＤ端子、差動出力端子であるＯＵＴ＿Ｐ端子及びＯＵＴ＿Ｎ端子、外部インターフェース用のＳＤＡ端子及びＳＣＬ端子、振動子３との接続端子であるＸＩ端子及びＸＯ端子が設けられている。Ｖｃｃ端子、ＧＮＤ端子、ＯＵＴ＿Ｐ端子、ＯＵＴ＿Ｎ端子、ＳＤＡ端子及びＳＣＬ端子は、発振器１の外部端子（不図示）にも接続されている。
【００３３】
本実施形態では、発振回路２は、発振用回路１０、フラクショナルＮ−ＰＬＬ回路２０
、分周回路３０、出力回路４０、レギュレーター５０、レギュレーター６０、制御回路７０、シリアルインターフェース（Ｉ／Ｆ）回路８０及び不揮発メモリー９０を含んで構成されている。なお、本実施形態の発振回路２は、これらの要素の一部を省略又は変更し、あるいは他の要素を追加した構成としてもよい。発振回路２は、１チップ化された半導体集積回路（ＩＣ：integrated circuit）であってもよいし、複数チップのＩＣで構成されていてもよいし、一部がディスクリート部品で構成されていてもよい。
【００３４】
発振用回路１０は、振動子３を発振させるための回路であり、振動子３の出力信号を増幅して振動子３にフィードバックする。発振用回路１０は、振動子３の発振に基づく発振信号ＣＫ１を出力する。
【００３５】
フラクショナルＮ−ＰＬＬ回路２０は、制御回路７０から入力される分周比に応じて、発振信号ＣＫ１の周波数（リファレンス周波数）を逓倍した発振信号ＣＫ２を生成する。ここで、分周比の整数部分（整数分周比）をＮ、分数部分（分数分周比）をＦ／Ｍとすると、発振信号ＣＫ１の周波数ｆＣＫ１と発振信号ＣＫ２の周波数ｆＣＫ２との間には、次式（１）の関係が成り立つ。
【００３６】
【数１】
2015142265.tif 000003
【００３７】
分周回路３０は、フラクショナルＮ−ＰＬＬ回路２０が出力する発振信号ＣＫ２を、制御回路７０から入力される出力分周比Ｐ（Ｐは１以上の整数）で分周し、発振信号ＣＫ３を生成する。ここで、発振信号ＣＫ２の周波数ｆＣＫ２と発振信号ＣＫ３の周波数ｆＣＫ３との間には、次式（２）の関係が成り立つ。
【００３８】
【数２】
2015142265.tif 000004
【００３９】
従って、式（１）と式（２）より、発振信号ＣＫ１の周波数ｆＣＫ１と発振信号ＣＫ３の周波数ｆＣＫ３との間には、次式（３）の関係が成り立つ。
【００４０】
【数３】
2015142265.tif 000005
【００４１】
出力回路４０は、分周回路３０が出力する発振信号ＣＫ３を、非反転信号ＣＫＰと反転信号ＣＫＮとから成る差動信号に変換する。この非反転信号ＣＫＰは出力端子ＯＵＴ＿Ｐから外部に出力され、反転信号ＣＫＮは出力端子ＯＵＴ＿Ｎから外部に出力される。出力回路４０は、例えば、ＬＶＤＳ（Low Voltage Differential Signaling）回路、ＰＥＣＬ（Positive Emitter Coupled Logic）回路、ＬＶＰＥＣＬ（Low Voltage PECL）回路等の差動出力回路であってもよい。ただし、出力回路４０は、シングルエンドの出力回路であってもよい。
【００４２】
レギュレーター５０は、Ｖｃｃ端子から供給される電源電圧Ｖｃｃに基づき、Ｖｃｃよりも低い一定電圧Ｖｒｅｇ１を生成する。この一定電圧Ｖｒｅｇ１は、発振用回路１０の電源電圧及びフラクショナルＮ−ＰＬＬ回路２０の一部の回路の電源電圧として供給される。
【００４３】
レギュレーター６０は、Ｖｃｃ端子から供給される電源電圧Ｖｃｃに基づき、Ｖｃｃよりも低い一定電圧Ｖｒｅｇ２を生成する。この一定電圧Ｖｒｅｇ２は、フラクショナルＮ−ＰＬＬ回路２０の一部の回路及び分周回路３０の電源電圧として供給される。
【００４４】
本実施形態では、一定電圧Ｖｒｅｇ１と一定電圧Ｖｒｅｇ２は同じ電圧であるが、Ｖｒｅｇ１を電源電圧とする回路とＶｒｅｇ２を電源電圧とする回路とのインターフェース部分で誤動作が生じない限りにおいて、Ｖｒｅｇ１とＶｒｅｇ２が異なっていてもよい。
【００４５】
本実施形態では、シリアルインターフェース回路８０は、Ｉ２Ｃ規格のデジタルインターフェース回路であり、ＳＤＡ端子からシリアルデータ信号が入出力され、ＳＣＬからクロック信号が入力される。このＳＤＡ端子とＳＣＬ端子及びシリアルインターフェース回路８０を介して、外部装置から、制御回路７０が有する不図示の制御レジスターや不揮発メモリー９０に対するリード／ライトが可能に構成されている。なお、シリアルインターフェース回路８０は、Ｉ２Ｃ以外の通信規格のインターフェース回路であってもよい。
【００４６】
特に、本実施形態の発振器１では、決められた共振周波数の振動子３を発振回路２に接続した場合に、出力周波数ｆо（差動信号ＣＫＰ，ＣＫＮの出力周波数）としてあらかじめ決められたｎ種類の周波数のいずれか１つを、外部装置から簡単に選択できるように構成されている。具体的には、あらかじめ、不揮発メモリー９０には、フラクショナルＮ−ＰＬＬ回路２０の整数分周比Ｎ、分数分周比Ｆ／Ｍ、及び分周回路の出力分周比Ｐを対応づけたｎ個（ｎ≧２）の分周比設定値が記憶されており、制御回路７０は、外部装置により制御レジスターの１つである分周比選択レジスターに設定された値に応じて、不揮発メモリー９０に記憶されているいずれか１つの分周比設定値（整数分周比Ｎ、分数分周比Ｆ／Ｍ、及び出力分周比Ｐの設定値）を読み出し、読み出した整数分周比Ｎ及び分数分周比Ｆ／ＭをフラクショナルＮ−ＰＬＬ回路２０に設定し、読み出した出力分周比Ｐを分周回路３０に設定する。その結果、決められた共振周波数の振動子３を接続すると、発振用回路の出力周波数ｆＣＫ１（フラクショナルＮ−ＰＬＬ回路２０のリファレンス周波数ｆｒｅｆ）が固定されるので、出力周波数ｆо（＝ｆＣＫ３）は、選択された整数分周比Ｎ、分数分周比Ｆ／Ｍ及び出力分周比Ｐによって式（３）で決まる所定の周波数となる。
【００４７】
例えば、発振器１を光通信の用途に使用する場合、通信規格毎に要求される周波数が異なるため、発振器１の出力周波数として選択可能なｎ種類の周波数が、ｎ種類の通信規格でそれぞれ要求されるｎ種類の周波数と一致するように、接続される振動子３の種類を１つに決めた上で、不揮発メモリー９０には、所望のｎ種類の周波数が出力可能となるように計算されたｎ個の分周比設定値が事前に書き込まれる。
【００４８】
なお、不揮発メモリー９０に記憶されているｎ個の分周比設定値のいずれか１つを選択可能であるとともに、シリアルインターフェース回路８０を介して、外部装置から、整数分周比Ｎ、分数分周比Ｆ／Ｍ及び出力分周比Ｐをそれぞれ任意に設定することも可能にしてもよい。
【００４９】
［フラクショナルＮ−ＰＬＬ回路の構成］
図２は、図１のフラクショナルＮ−ＰＬＬ回路２０の構成例を示す図である。図２に示すように、フラクショナルＮ−ＰＬＬ回路２０は、位相比較器（ＰＦＤ：Phase Frequenc
y Detector）２１、チャージポンプ（ＣＰ：Charge Pump）２２、ローパスフィルター（ＬＰＦ：Low Pass Filter）２３、電圧制御発振器（ＶＣＯ：Voltage Controlled Oscillator）２４、デルタ−シグマ変調器２５、加算器２６及び整数分周器２７を含んで構成されている。
【００５０】
位相比較器２１は、発振用回路１０が出力する発振信号ＣＫ１と整数分周器２７の出力信号の位相差を比較し、比較結果をパルス電圧として出力する。
【００５１】
チャージポンプ２２は、位相比較器２１が出力するパルス電圧を電流に変換し、ローパスフィルター２３は、チャージポンプ２２が出力する電流を平滑化及び電圧変換する。
【００５２】
電圧制御発振器２４（発振部の一例）は、ローパスフィルター２３の出力電圧に応じて発振周波数が変化する発振信号ＣＫ２を出力する。
【００５３】
デルタ−シグマ変調器２５は、分数分周比Ｆ／Ｍを積分し、それを量子化した信号を出力する。
【００５４】
加算器２６は、デルタ−シグマ変調器２５の出力信号（０又は１）と整数分周比Ｎを加算した信号（Ｎ又はＮ＋１）を出力する。
【００５５】
整数分周器２７は、加算器２６の出力信号（Ｎ又はＮ＋１）を分周比として、発振信号ＣＫ２を分周した信号を出力する。
【００５６】
このフラクショナルＮ−ＰＬＬ回路２０は、整数分周器２７をデルタ−シグマ変調器２５の出力信号に応じて変調することで平均として分数分周を実現し、式（１）に示したように、発振信号ＣＫ１の周波数ｆＣＫ１（リファレンス周波数ｆｒｅｆ）を分数逓倍（Ｎ＋Ｆ／Ｍ倍）した周波数（出力周波数）ｆＣＫ２の発振信号ＣＫ２を出力する。
【００５７】
本実施形態では、位相比較器２１、チャージポンプ２２、デルタ−シグマ変調器２５、加算器２６及び整数分周器２７には、発振用回路１０と同じく、電源電圧として一定電圧Ｖｒｅｇ１が供給され、ローパスフィルター２３及び電圧制御発振器２４には、電源電圧としてＶｒｅｇ１とは異なる一定電圧Ｖｒｅｇ２が供給されるようにしている。従って、図３に示すように、発振信号ＣＫ１のハイレベルはＶｒｅｇ１であるのに対して、発振信号ＣＫ２のハイレベルはＶｒｅｇ２である。このように、リファレンス周波数で動作する回路の電源と出力周波数で動作する回路の電源を分離することで、リファレンス周波数のノイズを有するＶｒｅｇ１の電圧変動が出力周波数で動作するＶｒｅｇ２に重畳されないので、発振信号ＣＫ２へのノイズの重畳を低減することができる。
【００５８】
また、本実施形態では、発振用回路１０は、Ｖｃｃ端子から供給される電源電圧Ｖｃｃよりも低い電圧Ｖｒｅｇ１の振幅（小振幅）の発振信号ＣＫ１をフラクショナルＮ−ＰＬＬ回路２０に出力するようにしている。このように、発振信号ＣＫ１を小振幅とすることで、発振用回路１０とフラクショナルＮ−ＰＬＬ回路２０の間での発振信号ＣＫ１の送受信に要するエネルギーが小さくなり、電圧制御発振器２４に混入するノイズ量を低減することができる。
【００５９】
従って、発振器１の出力信号の位相ノイズや位相ジッターを低減することができる。
【００６０】
［整数値境界スプリアスの低減方法］
一般に、フラクショナルＮ−ＰＬＬ回路の出力信号の位相ノイズ特性を、離調周波数（オフセット周波数）を横軸として所望の範囲で測定した時、リファレンス周波数の整数倍
である高調波の周波数と出力周波数との差の周波数（離調周波数）の信号が整数値境界スプリアス（ＩＢＳ）として現れる。リファレンス周波数が一定の場合、整数値境界スプリアスが発生する周波数は、フラクショナルＮ−ＰＬＬ回路の分数分周比の設定によって変化する。
【００６１】
図４〜図６に、フラクショナルＮ−ＰＬＬ回路の分数分周比の設定に応じて、整数値境界スプリアスが発生する周波数（離調周波数）が変化する様子を示す。図４〜図６において、それぞれ、上段には、横軸を周波数、縦軸を振幅とするフラクショナルＮ−ＰＬＬ回路の出力信号の周波数スペクトルが示されており、下段には、横軸を周波数、縦軸を分数分周比Ｆ／Ｍとするグラフが示されており、上段と下段の２つの横軸のスケールは一致している。
【００６２】
図４は、分周分数比Ｆ／Ｍが０に近い場合の図であり、フラクショナルＮ−ＰＬＬ回路の出力周波数（電圧制御発振器２４の出力周波数）ｆＣＫ２とリファレンス周波数ｆｒｅｆ（＝ｆＣＫ１）のＮ倍の周波数との差の絶対値｜ｆＣＫ２−Ｎ×ｆｒｅｆ｜（離調周波数１）が小さく、ｆＣＫ２とｆｒｅｆ（＝ｆＣＫ１）のＮ＋１倍の周波数との差の絶対値｜ｆＣＫ２−（Ｎ＋１）×ｆｒｅｆ｜（離調周波数２）が大きい。従って、比較的低い周波数（離調周波数１）と比較的高い周波数（離調周波数２）に整数値境界スプリアスが発生する。
【００６３】
図５は、分周分数比Ｆ／Ｍが０．５に近い場合の図であり、フラクショナルＮ−ＰＬＬ回路の出力周波数（電圧制御発振器２４の出力周波数）ｆＣＫ２とリファレンス周波数ｆｒｅｆ（＝ｆＣＫ１）のＮ倍の周波数との差の絶対値｜ｆＣＫ２−Ｎ×ｆｒｅｆ｜（離調周波数１）とｆＣＫ２とｆｒｅｆ（＝ｆＣＫ１）のＮ＋１倍の周波数との差の絶対値｜ｆＣＫ２−（Ｎ＋１）×ｆｒｅｆ｜（離調周波数２）がともに大きい。従って、比較的高い周波数（離調周波数１、離調周波数２）に整数値境界スプリアスが発生する。
【００６４】
図６は、分周分数比Ｆ／Ｍが１に近い場合の図であり、フラクショナルＮ−ＰＬＬ回路の出力周波数（電圧制御発振器２４の出力周波数）ｆＣＫ２とリファレンス周波数ｆｒｅｆ（＝ｆＣＫ１）のＮ倍の周波数との差の絶対値｜ｆＣＫ２−Ｎ×ｆｒｅｆ｜（離調周波数１）が大きく、ｆＣＫ２とｆｒｅｆ（＝ｆＣＫ１）のＮ＋１倍の周波数との差の絶対値｜ｆＣＫ２−（Ｎ＋１）×ｆｒｅｆ｜（離調周波数２）が小さい。従って、比較的高い周波数（離調周波数１）と比較的低い周波数（離調周波数２）に整数値境界スプリアスが発生する。
【００６５】
仮に、この整数値境界スプリアスがフラクショナルＮ−ＰＬＬ回路のループ帯域内に発生すると、低減されずにフラクショナルＮ−ＰＬＬ回路の出力信号に現れるため、位相ノイズや位相ジッターが劣化する。
【００６６】
本実施形態でも、フラクショナルＮ−ＰＬＬ回路２０の出力信号には、分数分周比Ｆ／Ｍに応じた離調周波数に整数値境界スプリアスが発生するが、リファレンス周波数が所定の周波数であれば、前述した、不揮発メモリー９０に記憶されているｎ個の分周比設定値（整数分周比Ｎ、分数分周比Ｆ／Ｍ、及び出力分周比Ｐの設定値）のうち、少なくとも２つの分周比設定値のいずれが選択されても、整数値境界スプリアスがフラクショナルＮ−ＰＬＬ回路２０のループ帯域外に発生するようにする。ここで、本実施形態では、図７に示すように、フラクショナルＮ−ＰＬＬ回路２０が有するローパスフィルター２３（図２参照）のカットオフ周波数ｆｃ以下の周波数帯域をループ帯域としている。従って、ループ帯域外に発生する整数値境界スプリアスは、ループフィルターとして機能するローパスフィルター２３を通過するとパワーが少なくとも１／２以下に減衰されるので、位相ノイズや位相ジッターへの影響が小さい。
【００６７】
より好ましくは、リファレンス周波数が所定の周波数であれば、不揮発メモリー９０に記憶されているｎ個の分周比設定値のいずれが選択されても、整数値境界スプリアスがフラクショナルＮ−ＰＬＬ回路２０のループ帯域外に発生することが望ましい。ただし、ｎが大きくなるほど、すべての組み合わせについて整数値境界スプリアスをループ帯域外に発生させることは現実的には難しいため、少なくとも２つの分周比設定値のいずれかが選択された場合にはループ帯域外に整数値境界スプリアスが発生し、その他の分周比設定値が選択された場合にはループ帯域内に整数値境界スプリアスが発生することは許容される。
【００６８】
なお、整数値境界スプリアスがループ帯域外に発生すれば位相ノイズや位相ジッターの劣化を効果的に抑制することができるが、実際には、ローパスフィルター２３のカットオフ周波数ｆｃ（５〜１０ＭＨｚ程度）よりも少し低い程度の周波数に整数値境界スプリアスが発生しても、位相の椅子や位相ジッターの劣化はほとんど劣化しないとも考えられる。そこで、リファレンス周波数を一定のまま、分数分周比Ｆ／Ｍの設定を変えながら位相ジッターを実測し、位相ジッターが劣化する境界条件を求めた。
【００６９】
図８（Ａ）は、分数分周比Ｆ／Ｍと位相ジッターの実測値との関係を示す図であり、図８（Ａ）に示すように、分数分周比Ｆ／Ｍが０．０５以上０．９５以下の範囲であれば、位相ジッターはほとんど劣化せず、この範囲外では急激に劣化することがわかった。なお、図８（Ｂ）は、分数分周比Ｆ／Ｍと整数値境界スプリアスが発生する周波数の計算値との関係を示す図であり、図８（Ｂ）に示すように、分数分周比Ｆ／Ｍが０．０５又は０．９５の付近では、整数値境界スプリアスが発生する周波数が７ＭＨｚ程度であり、ローパスフィルターのカットオフ周波数（５〜１０ＭＨｚ程度）と概ね一致している。このことからも、位相ノイズや位相ジッターを劣化させないためには、分数分周比Ｆ／Ｍを０．０５以上０．９５以下の範囲に設定することが有効であると言える。
【００７０】
以上の実測結果より、発振器１の出力周波数としてｎ種類の所定の周波数を選択可能にし、かつ、どの周波数が選択されても位相ノイズや位相ジッターがほとんど劣化しないように構成するには、不揮発メモリー９０に記憶されるｎ個の分周比設定値にそれぞれ含まれる分数分周比Ｆ／Ｍの設定値がすべて０．０５以上０．９５以下となるようなリファレンス周波数を選択することが望ましい。ただし、ｎが大きくなるほど、すべての組み合わせについて分数分周比Ｆ／Ｍの設定値を０．０５以上０．９５以下とすることは現実的には難しいため、少なくとも２つの分数分周比Ｆ／Ｍの設定値が０．０５以上０．９５以下であり、その他の分数分周比Ｆ／Ｍの設定値が０．０５未満又は０．９５よりも大きいことは許容される。また、発振器１を量産する際の特性のばらつき等を考慮してマージンを設け、例えば、少なくとも２つの分数分周比Ｆ／Ｍの設定値が０．１以上０．９以下となるようにしてもよい。
【００７１】
図９（Ａ）は、発振器１の出力周波数として４種類の所定の周波数を選択可能とする場合に、４つの分周比設定値にそれぞれ含まれる分数分周比Ｆ／Ｍの設定値がすべて０．０５以上０．９５以下となるようなリファレンス周波数の一例を示すための表である。一方、図９（Ｂ）は、比較例として、分数分周比Ｆ／Ｍの設定値がすべて０．０５以上０．９５以下とならないリファレンス周波数の一例を示すための表である。
【００７２】
図９（Ａ）及び図９（Ｂ）では、出力周波数として１６２．４９２５８３ＭＨｚ、１７４．７０３０８４ＭＨｚ、６９９．３２６０００ＭＨｚ、７２４．０３２９０２ＭＨｚのいずれかを選択可能である。図９（Ａ）では、リファレンス周波数として１１４．１４４４４４ＭＨｚが選択されており、４つの分数分周比Ｆ／Ｍは、０．７７７１１７、０．４８８７０３、０．５０６７０３、０．３７２５１５のように、すべて０．０５以上０．９
５以下の範囲内にある。また、４種類の出力周波数のいずれが選択された場合でも、整数値境界スプリアスが発生する周波数（図９（Ａ）のＩＢＳ周波数欄）はループ帯域外となっている。これに対して、図９（Ｂ）では、リファレンス周波数として１００．００００００ＭＨｚが選択されており、４つの分数分周比Ｆ／Ｍは、０．９９８８１３、０．９５２４９３、０．９７３０４０、０．９６１３１６のように、すべて０．０５以上０．９５以下の範囲外にある。また、４種類の出力周波数のいずれが選択された場合でも、整数値境界スプリアスが発生する周波数（図９（Ｂ）のＩＢＳ周波数欄）はループ帯域内となっている。
【００７３】
図９（Ａ）及び図９（Ｂ）の例からわかるように、本実施形態の発振器１では、出力可能な周波数の組み合わせが決定した場合に、フラクショナルＮ−ＰＬＬ回路２０のリファレンス周波数の選択によって位相ノイズや位相ジッターの特性が大きく変わるため、いかにして適切なリファレンス周波数を決定するかが重要である。
【００７４】
図１０は、本実施形態におけるフラクショナルＮ−ＰＬＬ回路２０のリファレンス周波数の決定方法の一例を示すフローチャート図である。
【００７５】
図１０に示す方法では、最初に、リファレンス周波数の候補となるｍ個の周波数を選定し（Ｓ１０）、以降の各工程を行う。例えば、あらかじめ決めた所定の範囲で一定間隔に並ぶｍ個の周波数をリファレンス周波数の候補として選定し、すなわち、所定の周波数範囲を一定間隔でスイープしながらｍ個の周波数を順番に選択し、以降の各工程を行ってもよい。
【００７６】
次に、ｉ＝１とし（Ｓ２０）、ｉ番目の周波数をリファレンス周波数とした場合に、発振器１のｎ種類の出力周波数の各々が得られるｎ個の分周比設定値（整数分周比Ｎ、分数分周比Ｆ／Ｍ及び出力分周比Ｐ）を求める（Ｓ３０）。
【００７７】
次に、ｎ個の分周比設定値の各々を設定した場合に、フラクショナルＮ−ＰＬＬ回路２０の出力周波数（電圧制御発振器２４の出力周波数）とｉ番目の周波数（リファレンス周波数）のＮ倍の周波数との離調周波数１及びフラクショナルＮ−ＰＬＬ回路２０の出力周波数（電圧制御発振器２４の出力周波数）とｉ番目の周波数（リファレンス周波数）のＮ＋１倍の周波数との離調周波数２をそれぞれ計算する（Ｓ４０）。
【００７８】
次に、ｎ個の分周比設定値の各々に対して、離調周波数１と離調周波数２の小さい方を離調周波数とし、ｎ個の離調周波数の逆数の和（又はｎ個の離調周波数の和）を計算する（Ｓ５０）。
【００７９】
次に、ｉ＝ｎでなければ（Ｓ６０のＮ）、ｉ＝ｉ＋１とし（Ｓ７０）、ｉ＝ｎになるまで、工程Ｓ３０〜Ｓ７０を繰り返す。
【００８０】
そして、ｉ＝ｎになれば（Ｓ６０のＹ）、次に、ｎ個の離調周波数の逆数の和が極小（又はｎ個の離調周波数の和が極大）となる１又は複数の周波数をリファレンス周波数の候補として残す（Ｓ８０）。図１１（Ａ）は、リファレンス周波数の候補として選定した２５個の周波数に対してそれぞれ計算したｎ個の離調周波数の逆数の和をプロットした図であり、この場合、３つの極小点の周波数ｆ１，ｆ２，ｆ３を残す。同様に、図１１（Ｂ）は、リファレンス周波数の候補として選定した２５個の周波数に対してそれぞれ計算したｎ個の離調周波数の和をプロットした図であり、この場合、３つの極大点の周波数ｆ１，ｆ２，ｆ３を残す。
【００８１】
最後に、残した周波数の中から１つを選択し、リファレンス周波数に決定する（Ｓ９０
）。例えば、残した周波数の各々に対して、ｎ個の分数分周比Ｆ／Ｍの設定値がすべて０．０５以上０．９５以下の範囲にあるものを優先して選択し、整数値境界スプリアスが発生するｎ個の周波数のうちの最小の周波数が最も高いものを次に優先して選択してもよい。なお、工程Ｓ８０及びＳ９０の代わりに、ｎ個の離調周波数の逆数の和が最小（又はｎ個の離調周波数の和が最大）となる周波数をリファレンス周波数に決定してもよい。
【００８２】
このフラクショナルＮ−ＰＬＬ回路２０のリファレンス周波数の決定方法によれば、電圧制御発振器２４の複数の出力周波数の各々が選択された場合に発生する整数値境界スプリアスの影響を低減させることが可能なリファレンス周波数を比較的に容易に決定することができる。
【００８３】
なお、発振用回路１０が出力する発振信号ＣＫ１の周波数を、決定したリファレンス周波数と一致させる豊富としては、振動子３に物理的な加工を施して共振周波数を調整する方法や発振用回路１０の負荷容量として可変容量素子を設けておき、当該可変容量素子の容量値を調整する方法等がある。
【００８４】
以上に説明したように、本実施形態の発振器１あるいは発振回路２によれば、外部から、不揮発メモリー９０に記憶されるｎ個の分周比設定値のいずれかを選択することで、選択した分周比設定値に応じて１つのリファレンス周波数が分周された複数の周波数のいずれかを出力させることができる。そして、不揮発メモリー９０に記憶される少なくとも２つの分数分周比Ｆ／Ｍを０．０５以上０．９５以下としておくことで、あるいは、不揮発メモリー９０に記憶される少なくとも２つの分数分周比Ｆ／Ｍを、整数値境界スプリアスがループ帯域外に発生するような値にしておくことで、フラクショナルＮ−ＰＬＬ回路２０のローパスフィルター２３によって整数値境界スプリアスが減衰しやすくなる。従って、本実施形態によれば、１つの振動子（リファレンス周波数）で整数値境界スプリアスによる位相ノイズや位相ジッターの劣化のおそれを低減させながら複数の周波数を出力可能な発振器あるいは発振回路を提供することができる。
【００８５】
２．電子機器
図１２は、本実施形態の電子機器の機能ブロック図である。また、図１３は、本実施形態の電子機器の一例であるスマートフォンの外観の一例を示す図である。
【００８６】
本実施形態の電子機器３００は、発振器３１０、ＣＰＵ（Central Processing Unit）３２０、操作部３３０、ＲＯＭ（Read Only Memory）３４０、ＲＡＭ（Random Access Memory）３５０、通信部３６０、表示部３７０を含んで構成されている。なお、本実施形態の電子機器は、図１２の構成要素（各部）の一部を省略又は変更し、あるいは、他の構成要素を付加した構成としてもよい。
【００８７】
発振器３１０は、発振回路３１２と振動子３１３とを備えている。発振回路３１２は、振動子３１３を発振させて発振信号を発生させる。発振器３１０は、この発振信号をＣＰＵ３２０に出力する。
【００８８】
ＣＰＵ３２０は、ＲＯＭ３４０等に記憶されているプログラムに従い、発振器３１０から入力される発振信号をクロック信号として各種の計算処理や制御処理を行う。具体的には、ＣＰＵ３２０は、操作部３３０からの操作信号に応じた各種の処理、外部装置とデータ通信を行うために通信部３６０を制御する処理、表示部３７０に各種の情報を表示させるための表示信号を送信する処理等を行う。
【００８９】
操作部３３０は、操作キーやボタンスイッチ等により構成される入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ３２０に出力する。
【００９０】
ＲＯＭ３４０は、ＣＰＵ３２０が各種の計算処理や制御処理を行うためのプログラムやデータ等を記憶している。
【００９１】
ＲＡＭ３５０は、ＣＰＵ３２０の作業領域として用いられ、ＲＯＭ３４０から読み出されたプログラムやデータ、操作部３３０から入力されたデータ、ＣＰＵ３２０が各種プログラムに従って実行した演算結果等を一時的に記憶する。
【００９２】
通信部３６０は、ＣＰＵ３２０と外部装置との間のデータ通信を成立させるための各種制御を行う。
【００９３】
表示部３７０は、ＬＣＤ（Liquid Crystal Display）等により構成される表示装置であり、ＣＰＵ３２０から入力される表示信号に基づいて各種の情報を表示する。表示部３７０には操作部３３０として機能するタッチパネルが設けられていてもよい。
【００９４】
発振回路３１２として例えば上述した実施形態の発振回路２を適用し、又は、発振器３１０として例えば上述した実施形態の発振器１を適用することにより、実用性や信頼性の高い電子機器を実現することができる。
【００９５】
このような電子機器３００としては種々の電子機器が考えられ、例えば、通信機器（例えば、光伝送装置）、パーソナルコンピューター（例えば、モバイル型パーソナルコンピューター、ラップトップ型パーソナルコンピューター、タブレット型パーソナルコンピューター）、スマートフォンや携帯電話機などの移動体端末、ディジタルスチールカメラ、インクジェット式吐出装置（例えば、インクジェットプリンター）、ルーターやスイッチなどのストレージエリアネットワーク機器、ローカルエリアネットワーク機器、移動体端末基地局用機器、テレビ、ビデオカメラ、ビデオレコーダー、カーナビゲーション装置、リアルタイムクロック装置、ページャー、電子手帳（通信機能付も含む）、電子辞書、電卓、電子ゲーム機器、ゲーム用コントローラー、ワードプロセッサー、ワークステーション、テレビ電話、防犯用テレビモニター、電子双眼鏡、ＰＯＳ端末、医療機器（例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡）、魚群探知機、各種測定機器、計器類（例えば、車両、航空機、船舶の計器類）、フライトシミュレーター、ヘッドマウントディスプレイ、モーショントレース、モーショントラッキング、モーションコントローラー、ＰＤＲ（歩行者位置方位計測）等が挙げられる。
【００９６】
３．移動体
図１４は、本実施形態の移動体の一例を示す図（上面図）である。図１４に示す移動体４００は、発振器４１０、エンジンシステム、ブレーキシステム、キーレスエントリーシステム等の各種の制御を行うコントローラー４２０，４３０，４４０、バッテリー４５０、バックアップ用バッテリー４６０を含んで構成されている。なお、本実施形態の移動体は、図１４の構成要素（各部）の一部を省略し、あるいは、他の構成要素を付加した構成としてもよい。
【００９７】
発振器４１０は、不図示の発振回路と振動子とを備えており、発振回路は振動子を発振させて発振信号を発生させる。この発振信号は発振器４１０の外部端子からコントローラー４２０，４３０，４４０に出力され、例えばクロック信号として用いられる。
【００９８】
バッテリー４５０は、発振器４１０及びコントローラー４２０，４３０，４４０に電力を供給する。バックアップ用バッテリー４６０は、バッテリー４５０の出力電圧が閾値よりも低下した時、発振器４１０及びコントローラー４２０，４３０，４４０に電力を供給する。
【００９９】
発振器４１０が備える発振回路として例えば上述した各実施形態の発振回路２を適用し、又は、発振器４１０として例えば上述した各実施形態の発振器１を適用することにより、実用性や信頼性の高い移動体を実現することができる。
【０１００】
このような移動体４００としては種々の移動体が考えられ、例えば、自動車（電気自動車も含む）、ジェット機やヘリコプター等の航空機、船舶、ロケット、人工衛星等が挙げられる。
【０１０１】
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【０１０２】
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
【０１０３】
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【０１０４】
１  発振器、２  発振回路、３  振動子、１０  発振用回路、２０  フラクショナルＮ−ＰＬＬ回路、２１  位相比較器、２２  チャージポンプ、２３  ローパスフィルター、２４  電圧制御発振器、２５  デルタ−シグマ変調器、２６  加算器、２７  整数分周器、３０  分周回路、４０  出力回路、５０  レギュレーター、６０  レギュレーター、７０
制御回路、８０  シリアルインターフェース（Ｉ／Ｆ）回路、９０  不揮発メモリー、３００  電子機器、３１０  発振器、３１２  発振回路、３１３  振動子、３２０  ＣＰＵ、３３０  操作部、３４０  ＲＯＭ、３５０  ＲＡＭ、３６０  通信部、３７０  表示部、４００  移動体、４１０  発振器、４２０，４３０，４４０  コントローラー、４５０  バッテリー、４６０  バックアップ用バッテリー
【図１】
2015142265.tif 000006
【図２】
2015142265.tif 000007
【図３】
2015142265.tif 000008
【図４】
2015142265.tif 000009
【図５】
2015142265.tif 000010
【図６】
2015142265.tif 000011
【図７】
2015142265.tif 000012
【図９】
2015142265.tif 000013
【図１０】
2015142265.tif 000014
【図１１】
2015142265.tif 000015
【図１２】
2015142265.tif 000016
【図１３】
2015142265.tif 000017
【図１４】
2015142265.tif 000018
【図８】
2015142265.tif 000019