(57)【要約】【課題】上下に接続されるパッケージの間にコンデンサを省スペースで収納できる半導体装置を提供する。【解決手段】第１基板２と、第１の基板２に形成される第１電極２ａ及び第２電極２ｂと、第１の基板２の上方に取り付けられる第１の半導体チップ５とを有する第１の半導体パッケージ１において、第１の半導体チップ５の上方に形成され、第１の半導体チップ５の第１側方で第１電極２ａに接続される第１のリードフレーム１１ａを有する下部電極１１と、下部電極１１の上に形成される誘電体膜１２と、誘電体膜１２上に形成され、第１の半導体チップの第２の側方で第２電極１３に接続される第２のリードフレーム１３ａを有する上部電極１３と、を有するコンデンサ１０を含む。【選択図】図１
2015207623.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板と、前記第１の基板に形成される第１電極及び第２電極と、前記第１の基板の上方に取り付けられる第１の半導体チップとを有する第１の半導体パッケージと、
前記第１の半導体チップの上方に形成され、前記第１の半導体チップの第１の側方で前記第１電極に接続される第１のリードフレームを有する下部電極と、前記下部電極の上に形成される誘電体膜と、前記誘電体膜上に形成され、前記第１の半導体チップの第２の側方で前記第２電極に接続される第２のリードフレームを有する上部電極とを有するコンデンサと、
前記第１の基板に導電性接続部材を介して接続される第２の基板と、前記第２の基板の上方に取り付けられる第２の半導体チップとを有する前記第２の半導体パッケージと、
を有する半導体装置。
【請求項２】
前記コンデンサにおいて、前記下部電極の前記第１のリードフレームは前記上部電極の前記第２のリードフレームとは平面視で重ならない領域を有する位置に配置されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記コンデンサの前記誘電体膜は前記第１の半導体チップから前記第２の側方に突出して形成されることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記コンデンサの前記誘電体膜は、前記第１の半導体チップの上方において、前記下部電極と前記上部電極が対向する領域の一部に形成されることを特徴とする請求項１乃至請求項３のいずれか１項に記載の半導体装置。
【請求項５】
第１の半導体パッケージ内の第１の基板に取り付けられた第１の半導体チップの上面にコンデンサの下部電極を接着し、前記下部電極のうち前記第１の半導体チップから第１の側方に突出する第１のリードフレームを前記第１の基板上の第１電極の上方に配置する工程と、
前記下部電極の上に、接着剤を含む誘電体膜を形成する工程と、
前記誘電体膜の上に前記コンデンサの上部電極を載せ、前記上部電極のうち前記第１の半導体チップの第２の側方に突出する第２のリードフレームを前記第１の基板上の第２電極の上に配置する工程と、
前記上部電極を前記第１の半導体チップに向けて加圧した状態で加熱することにより、前記誘電体膜と前記下部電極を接着し、前記誘電体膜と前記上部電極を接着する工程と、
前記下部電極の前記第１のリードフレームと前記第１電極を接続し、前記上部電極の前記第２のリードフレームと前記第２電極を接続する工程と、
第２の半導体チップが搭載された第２の基板を有する第２の半導体パッケージを、導電性接続部材を介して前記第１の基板に接続する工程と、
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
パッケージオンパッケージ（ＰｏＰ）は、例えば、論理回路が形成された半導体装置を回路基板上に搭載した第１の半導体パッケージの上に、ＳＤＲＡＭ等の半導体記憶装置を回路基板上に搭載した第２の半導体パッケージを積層する構造を有している。これにより、半導体装置の高速信号化、性能向上、ボード面積縮小を図っている。このようなＰｏＰ型の半導体装置では、第１の半導体パッケージからバンプを介して上側の第２の半導体パッケージに電源を供給する構造を有している。
【０００３】
ＤＤＲ３以降の規格に適用した高速半導体メモリでは、動作電圧の低電圧化が進むため、小さい電圧変動でも正常に動作しない可能性がある。その対策として、下側の半導体パッケージの回路基板上にコンデンサを搭載し、論理回路半導体装置から上側の半導体パッケージに供給する電源にコンデンサを接続し、電源インピーダンスを小さくしている。このため、下側の半導体パッケージの回路基板では、半導体チップの周囲にコンデンサの搭載領域を確保する構造が採用されているが、コンデンサ領域を確保するために基板面積が増加する。
【０００４】
これに対して、コンデンサを半導体チップの上に配置する構造が知られている。
【０００５】
例えば、半導体パッケージの回路基板の上面に半導体チップをフリップチップ実装し、さらに半導体チップの上に薄膜コンデンサ付き基板部材を搭載する構造が知られている。薄膜コンデンサ付き基板部材は、セラミック製基板の下に形成される薄膜構造のコンデンサと、コンデンサの下に形成される保護絶縁膜と、保護絶縁膜の下に形成される端子を有している。端子は、保護絶縁膜内のビア、接続パッド等を介してコンデンサの電極に接続される。また、薄膜コンデンサ付き基板部材の他の構造として、コンデンサの上側電極に接続される可撓性端子と、コンデンサの下側電極に接続される電動性接着剤とを有する構造が知られている。伝導性接着剤は、半導体ベアチップの上面の接地層に接続される。
【０００６】
別の例として、半導体素子の上に接着剤を介してコンデンサ等の受動部品を搭載することが知られている。この受動部品は、ボンディングワイヤを介して電気的に半導体素子上面側の端子や周囲の回路基板に接続される構造となっている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】国際公開０１／０４８８２０号公報
【特許文献２】特開２００４−２００６６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記のような半導体チップの上に搭載する薄膜コンデンサ付き基板部材は、構造が複雑でかつ厚くなり、しかもコンデンサを半導体パッケージの上面で電気的に接続する構造となっているので、上面に電極を有しない半導体チップには採用することができない。また、ワイヤボンディングによりコンデンサを接続する構造では、コンデンサより高い領域でボンディングワイヤを配置するスペースが必要となるので、これをＰＯＰ型の半導体装置に採用すると小型化の支障となる。
【０００９】
本発明の目的は、上下に接続されるパッケージの間にコンデンサを省スペースで収納できる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本実施形態の１つの観点によれば、第１の基板と、前記第１の基板に形成される第１電極及び第２電極と、前記第１の基板の上方に取り付けられる第１の半導体チップとを有する第１の半導体パッケージと、前記第１の半導体チップの上方に形成され、前記第１の半導体チップの第１の側方で前記第１電極に接続される第１のリードフレームを有する下部電極と、前記下部電極の上に形成される誘電体膜と、前記誘電体膜上に形成され、前記第１の半導体チップの第２の側方で前記第２電極に接続される第２のリードフレームを有する上部電極と、を有するコンデンサと、前記第１の基板に導電性接続部材を介して接続される第２の基板と、前記第２の基板の上方に取り付けられる第２の半導体チップとを有する前記第２の半導体パッケージと、を有する半導体装置が提供される。
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解されるものである。
【発明の効果】
【００１１】
本実施形態によれば、上下に接続されるパッケージの間にコンデンサを省スペースで収納できる。
【図面の簡単な説明】
【００１２】
【図１】図１（ａ）は、実施形態に係る半導体装置における第１の半導体パッケージの一例を示す平面図、図１（ｂ）は、図１（ａ）に示す第１の半導体パッケージを一部断面で示す側面図、図１（ｃ）は、図１（ｂ）の一部を拡大して示した側面図である。
【図２】図２は、実施形態に係る半導体装置の一部を断面で示す側面図である。
【図３】図３は、実施形態に係る半導体装置の電源回路図である。
【図４】図４（ａ）は、実施形態に係る半導体装置における電源接続用のコンデンサの電極のリードフレームの一部を示す平面図、図４（ｂ）は、図４（ａ）に示す電極のリードフレームが接続される回路基板上の電極と配線を示す平面図、図４（ｃ）は、図４（ｂ）に示す電極の接続状態を示す側断面図である。
【図５】図５（ａ）は、実施形態に係る半導体装置において第１の半導体パッケージとその上に取り付けられるコンデンサの第１の変形例を示す平面図、図５（ｂ）は、図５（ａ）に示す第１の変形例に係るコンデンサの電極及びリードフレームを示す部分平面図、図５（ｃ）は、図５（ａ）に示す第１の変形例に係るコンデンサの電極及びリードフレームが接続される回路基板上の電極を示す平面図である。
【図６】図６は、実施形態に係る半導体装置において第２の変形例に係るコンデンサを有する第１の半導体パッケージを示す平面図である。
【図７】図７は、半導体パッケージ内のコンデンサの比較例を示す側面図である。
【図８】図８（ａ）は、実施形態に係る半導体装置における第３の変形例に係るコンデンサの一部を示す側面図、図８（ｂ）は、実施形態に係る半導体装置における第４の変形例に係るコンデンサの一部を示す側面図である。
【図９】図９は、実施形態に係る半導体装置における第５の変形例に係るコンデンサを一部断面で示す側面図である。
【図１０】図１０（ａ）〜（ｆ）は、実施形態に係る半導体装置の製造工程のうちコンデンサ形成工程の一例を示す側断面図である。
【発明を実施するための形態】
【００１３】
以下に、図面を参照して実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。
【００１４】
図１（ａ）は、本実施形態に係る半導体装置における第１の半導体パッケージの一例を示す平面図、図１（ｂ）は、図１（ａ）のＩ−Ｉ線の断面図、図１（ｃ）は、図１（ｂ）において破線で囲んだ部分の一部拡大側面図である。
【００１５】
図１に示す第１の半導体パッケージ１は、第１の回路基板２とその上に取り付けられる第１の半導体チップ５、コンデンサ１０などを有している。第１の回路基板２は、一辺が約８ｍｍ〜１０ｍｍ程度の平面四角形に形成されるガラスエポキシなどの絶縁基材２ｉを有し、その表面と内部には、電極２ａ、２ｂ、配線２ｃ、２ｄ、ビア２ｅなどが形成されている。また、絶縁基材２ｉの上下の両面に、保護絶縁膜２ｆ、２ｇ、例えばソルダーレジストが積層されている。また、保護絶縁膜２ｆ、２ｇに形成された開口部（不図示）を通し、絶縁基材２ｉの上下の電極（不図示）に半田ボール３、４が接続されている。
【００１６】
第１の回路基板２のうち後述する第２の半導体パッケージ２１が接続される側の面の上の半田ボール４は、第１の半導体チップ５の周囲に複数配置される。なお、第１の回路基板２の代わりにシリコンインターポーザが使用されてもよい。
【００１７】
第１の半導体チップ５は、第１の回路基板２の中央領域の表面の電極（不図示）に半田７を介してフリップチップ接続されている。半田７の周囲の空間は、アンダーフィル６により充填されている。また、第１の半導体チップ５の上には、絶縁性の接着剤８を介してコンデンサ１０が接着されている。
【００１８】
コンデンサ１０は、第１の半導体チップ５に接着される下部電極１１と、下部電極１１の上に形成される誘電体膜１２と、誘電体膜１２の上に形成される上部電極１３を有している。下部電極１１、上部電極１３は、例えば、銅、銅合金、鉄、鉄合金、ステンレス等の金属箔を成形して形成され、例えば約５０μｍ〜２００μｍの厚さを有している。誘電体膜１２は、例えば、チタン酸バリウム系などの誘電体材料を有する材料から形成され、例えば約５０μｍ〜１００μｍの厚さを有している。なお、コンデンサ１０は、第１の半導体チップ５と同じような厚さ、例えば約３００μｍ、或いはそれ以下の厚さを有している。
【００１９】
下部電極１１は、その端部にリードフレーム１１ａを有し、さらにその先端部には複数の凸状の接続部１１ｂが間隔をおいて形成されている。リードフレーム１１ａは、誘電体膜１２及び第１の半導体チップ５の側方に突出する大きさに形成され、さらに、第１の半導体チップ５のからその側方の第１の回路基板２上の電極２ａに向けて配置される。リードフレーム１１は、第１の半導体チップ５の周縁部の近くで第１の回路基板２に向けて曲げられ、その先端の接続部１１ｂは、半田９ａにより電極２ａに接続される。
【００２０】
上部電極１３の一端にもリードフレーム１３ａが形成され、その先端部には複数の凸状の接続部１３ｂが間隔をおいて形成されている。リードフレーム１３ａは、誘電体膜１２から側方に突出する大きさに形成され、さらに、誘電体膜１２の側方から第１の半導体チップ５の縁部の上方を通って第１の回路基板２に向けて曲げられている。リードフレーム１３ａの先端の接続部１３ｂは、半田９ｂにより電極２ｂに接続される。上部電極１３のリードフレーム１３ａは、下部電極１１のリードフレーム１１ａとは重ならないように外れた側方の位置に配置される。従って、第１の半導体チップ５を中心にすると、上部電極１３のリードフレーム１３ａに接続される電極２ｂは、下部電極１１のリードフレーム１１ａに接続される電極２ａとは異なる向きに形成される。
【００２１】
上記構造を有する第１の半導体パッケージ１の上には、図２に例示するような第２の半導体パッケージ２１が搭載され、これらによりＰｏＰ型の半導体装置が形成される。
【００２２】
第２の半導体パッケージ２１は、第２の半導体チップ２５などが取り付けられる第２の回路基板２２を有している。第２の回路基板２２は、平面四角形に形成されるガラスエポキシなどの絶縁基材２２ｉを有し、その表面と内部には、電極２２ａ、２２ｂ、配線２２ｃ、２２ｄ、ビア２２ｅなどが形成されている。また、絶縁基材２２ｉの両面に、保護絶縁膜３２ｆ、３２ｇ、例えばソルダーレジストが積層されている。また、下側の保護絶縁膜３２ｆに形成された開口部（不図示）を通し、絶縁基材２２ｉの表面の電極（不図示）に、上記の半田ボール４が接続される。
【００２３】
第２の半導体チップ２５は、例えばＳＤＲＡＭのような半導体メモリを有し、第２の回路基板２２の中央領域の電極（不図示）に半田２７を介してフリップチップ接続され、半田２７の周囲の隙間にはアンダーフィル２６が充填されている。また、第２の半導体チップ２５とその周囲の保護絶縁膜２２ｇは、例えばモールド樹脂２８により封止されている。
【００２４】
第２の半導体パッケージ２１と第１の半導体パッケージ１が半田ボール４により接続されている状態で、上記のコンデンサ１０は第２の半導体パッケージ２１の下側の保護絶縁膜２２ｆとの間に隙間が存在してもよいし、保護絶縁膜２２ｆに接触してもよい。図３に例示するように、第１の半導体パッケージ１に外部から供給される電力は、半田ボール４を通して第２の半導体パッケージ２１に供給され、その電力供給系統のＶＤＤ配線とＶＳＳ配線の間にコンデンサ１０が接続される。
【００２５】
上記の半導体装置によれば、下部電極１１、誘電体幕１２及び上部電極１３が積層されて形成された厚さの薄い扁平なコンデンサ１０を接着剤８により第１の半導体チップ５の背面に接着した構造を有している。
【００２６】
従って、ＰｏＰ型の半導体装置において、第１の半導体パッケージ１上の第１の半導体チップ５と第２の半導体パッケージ２１の間に形成される隙間に薄いコンデンサ１０を配置しているので、半導体装置の小型化の妨げにならない。また、コンデンサ１０の下部電極１１と上部電極１３のそれぞれ端部にリードフレーム１１ａ、１３ａが形成され、それらを第１の半導体チップ５の反対向きの側方に配置し、第１の回路基板２の電極２ａ、２ｂに接続している。
【００２７】
また、第１の半導体チップ５上でのワイヤーによるコンデンサ５の接続が不要になり、第１の半導体パッケージ１と第２の半導体パッケージ２１の間の空間の高さを広げる必要がなく、半導体装置の小型化の妨げにならない。しかも、コンデンサ１０の誘電体膜１２の横方向で面積を変えることにより、配置領域を変えずに容量の変更が可能であり、設計の自由度を広げることができる。
【００２８】
さらに、第１の半導体チップ５から下部電極１１を介してコンデンサ１０に伝導した熱は、リードフレーム１１ａ、１３ａを介して横方向の空間に放出することができるので、放熱効率を高くすることができる。さらに、第１の半導体チップ５の少なくとも上を下部電極１１と上部電極１３により覆うので、電磁的シールドを図ることができる。さらに、第１の半導体チップ５の上面に電極パッドが無い構造であってもコンデンサ１０を取り付けることができる。
【００２９】
ところで、上記したコンデンサ１０の下部電極１１と上部電極１３のそれぞれには、図４（ａ）に示すようにリードフレーム１１ａ、１３ａの先端に間隔をおいて複数の凸状の接続部１１ｂ、１３ｂを形成している。このため、図４（ｂ）、（ｃ）に示すように、接続部１１ｂ、１３ｂが接続される電極２ａ、２ｂの間に配線２ｈを通すことができ、配線の自由度が高くなる。なお、図４（ｂ）では、保護絶縁膜２ｇを省略している。図４（ｃ）は、図４（ｂ）のII−II線の断面図である。
【００３０】
図５（ａ）、（ｂ）は、上部電極１３のリードフレーム１３ａの先端縁１３ｃの接続部の一部を突出させずに直線状に形成した変形例を示している。そのようなリードフレーム１３ａは、図１（ｃ）に示すと同じように、先端の接続部を上側に折り曲げて半田９ｂを介して電極２ｂに接続する。この場合、図５（ｃ）に示すように、リードフレーム１３ａの先端に接続される電極２ｂは帯状に長く形成される。このような構造によれば、リードフレーム１３ａと電極２ｂの接続面積が上記よりも増加するので、誘電体膜１２の上から電極２ｂに至る部分の抵抗損失を減らすことができる。しかも、上部電極１３を形成する際に凸状の接続部１３ｂを形成する微細加工が不要となる。この場合、第１の回路基板２において電極２ｂと同じ層に形成される配線（不図示）は、電極２ｂを迂回して形成される。そのような構造は、下部電極１１にも同様に採用することにより、同様な作用効果が得られる。
【００３１】
図６は、本実施形態の変形例を示す平面図で、下部電極１１のリードフレーム１１ａと上部電極１３のリードフレーム１３ａの誘電体膜１２からの突出方向を逆向きではなく、直交させた構造を示している。これにより、リードフレーム１１ａ、１３ａと回路基板２上の電極２ａ、２ｂの接続位置は限定されるものではない。ただし、双方のリードフレーム１１ａ、１３ａは、誘電体膜１２を除く領域で重ならないように互いに外れた領域に配置される必要がある。リードフレーム１１ａ、１３ａが誘電体膜１２以外の領域で対向することにより寄生容量が増加することを防止するためである。
【００３２】
ところで、図７に示すように、上部電極１３のうち誘電体膜１２から横方向に突出するリードフレーム１３ａが短すぎ、或いは成形不良により第１の半導体チップ５に接触することが想定しうる。この場合、第１の半導体チップ５の縁の近傍に高い電界が発生し、第１の半導体チップ５に形成される回路に誤動作を生じさせるおそれがある。その対策として、図８に示すような構造を採用してもよい。
【００３３】
図８（ａ）は、上部電極１３のリードフレーム１３ａのうち電極２ｂへの折り曲げ箇所を第１の半導体チップ５より外側に設定した構造を示している。また、図８（ｂ）は、誘電体膜１２を第１の半導体チップの上から外側にはみ出して形成することにより、上部電極１３のリードフレーム１３ａの折り曲げ箇所を自己整合的に第１の半導体チップ５に接触させないようにすることができる。
【００３４】
このように、上部電極１３のリードフレーム１３ａの曲げ箇所を第１の半導体チップ５より外側に配置することにより、第１の半導体チップ５と上部電極１３のリードフレーム１３ａの接触を防止することができる。なお、下部電極１１のリードフレーム１１ａについても、図８（ａ）と同様な構造を採用することにより、リードフレーム１１ａを第１の半導体チップ５に接触することを防止することができる。
【００３５】
図９は、下部電極１１と上部電極１３を第１の半導体チップ５の上面を覆う形状にするとともに、それらの間に形成される誘電体膜１２の広さを調整して所望の容量を確保することができる構造を示している。この場合、下部電極１１のリードフレーム１１ａと上部電極１３のリードフレーム１３ａは、第１の半導体チップ５の外側で曲げる構造としている。そのような構造によれば、第１の半導体チップ５の上面は上側のリードフレーム１１ａと下側のリードフレーム１３ａにより電磁的にシールドされるので、外部の電磁界から第１の半導体チップ５をシールドすることができる。この場合のコンデンサ５の容量は、誘電体膜１２の横方向の面積を調整することにより行われる。
【００３６】
次に、図１０を参照して上記のコンデンサ１０の形成方法の一例を説明する。
まず、図１０（ａ）に示すように、第１の回路基板２の上にフリップチップ実装された第１の半導体チップ５のうち露出している背面の上に接着剤８を塗布する。接着材８として、例えば、ダイボンディングに使用されるフィルム状接着剤、絶縁液状エポキシ接着剤等が使用される。また、第１の半導体チップ５の背面とコンデンサ１０の下部電極１１の間に寄生容量が発生するおそれのある場合には、接着材８としてＡｇペースト、半田材料等を使用してもよい。この場合、第１の半導体チップ５の背面は絶縁性保護膜（不図示）により覆われている。
【００３７】
ここで、銅、銅合金、鉄、鉄合金、ステンレス等の金属泊を成形した下部電極１１を用意する。成形された下部電極１１は、第１の半導体チップ５上に載せられる平坦領域と、第１の半導体チップ５からはみ出してリードフレーム１１ａとなる部分と、を有している。下部電極１１のリードフレーム１１ａは、第１の半導体チップ５の外側で下側に曲げられ、さらに先端の接続部１１ｂを電極２ａに接続できるように上側に折り曲げられている。
【００３８】
次に、図１０（ｂ）に示すように、成形された下部電極１１のうちリードフレーム１１ａの先端の接続部１１ｂを電極２ａの上に半田９ａを介して載せ、さらに平坦領域を上記の接着剤８を介して第１の半導体チップ５の背面に載せる。この後に、キュアにより接着材８とリードフレーム1１ａを接着する。
【００３９】
次に、図１０（ｃ）に示すように、下部電極１１のうちリードフレーム１１ａを除く平坦領域の少なくとも一部に誘電体膜１２を形成する。誘電体膜１２として、例えば、半硬化性の接着剤に誘電体フィラーを詰めた素材をシート状に成型したものを使用する。例えば、チタン酸バリウムのような強誘電体粉末と接着剤を混合し、これをシート状に成形する。接着剤として、例えばエポキシ樹脂やシリコーン変性樹脂を用いた熱硬化タイプのものを使用する。
【００４０】
ここで、銅、銅合金、鉄、鉄合金、ステンレス等で形成された金属泊を成形して形成された上部電極１３を用意する。上部電極１３は、第１の半導体チップ５の背面に配置される平坦領域と、誘電体膜１２からはみ出してリードフレーム１３ａとなる部分と、を有している。上部電極１３のリードフレーム１３ａは、第１の半導体チップ５の外側で曲げられ、さらに先端の接続部１３ｂを電極２ｂに接続できるように折り曲げられる。
【００４１】
次に、図１０（ｄ）に示すように、上部電極１３のうち平坦領域を誘電体膜１２の上に載せるとともに、リードフレーム１３ａの曲げられた先端の接着部１３ｂを回路基板２上の電極２ｂの上に半田９ｂを介して載せる。このような状態で、図１０（ｅ）に示すように、上部電極１３の上に加圧治具４１を上部電極１３の上に載せ、誘電体膜１２に上部電極１３を押圧し、同時に、上部電極１３を介して下部電極１１を第１の半導体チップ５に押圧しながら、加熱する。この場合の加圧力は１〜５ｋｇ程度とし、加熱温度は１００℃〜２００℃とする。
【００４２】
なお、加圧の際に、誘電体膜１２を焼成することが好ましく、このためには、例えば６５０℃以下の温度に設定する。この加熱処理温度が第１の半導体チップ５内の半導体回路に影響を及ぼす場合には、上記のように成型された下部電極１１の平坦領域の上にシート状の誘電体膜１２と上部電極１３の平坦領域を順に重ね、加圧治具４１で誘電体膜１２を押圧しながら誘電体膜１２を焼成すると同時に下部電極１１と上部電極１３に誘電体膜１２を接着する。これにより、予めコンデンサ１０を完成させておいて、接着剤８により下部電極１１の平坦領域を第１の半導体チップ５の背面に接着してもよい。
【００４３】
次に、回路基板２上の電極２ａの上に半田９ａを介して載せられた下部電極１１のリードフレーム１１ａの端部の接続部１１ｂ及び半田９ａの上にフラックスを塗布する。同様に、他の電極２ｂの上に半田９ｂを介して載せられた上部電極１３のリードフレーム１３ａの接続部１３ｂ及び半田９ｂの上にフラックスを塗布する。その後に、図１０（ｆ）に示すように、加熱治具４２を用いて半田９ａ、９ｂを加熱してリフローする。これにより、下部電極１１のリードフレーム１１ａの先端の接続部１１ｂと電極９ａは電気的に接続し、同時に、上部電極１３のリードフレーム１３ａの先端の接続部１３ｂと他の電極９ｂは電気的に接続する。
【００４４】
なお、上記の実施形態では、半田４を介して第１の半導体パッケージ１と第２の半導体パッケージ２１を接続したが、銅ピラーなどの導電性接続部材により接続してもよい。
【００４５】
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈され、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解される。
【００４６】
次に、本発明の実施形態について特徴を付記する。
（付記１）第１の基板と、前記第１の基板に形成される第１電極及び第２電極と、前記第１の基板の上方に取り付けられる第１の半導体チップとを有する第１の半導体パッケージと、前記第１の半導体チップの上方に形成され、前記第１の半導体チップの第１の側方で前記第１電極に接続される第１のリードフレームを有する下部電極と、前記下部電極の上に形成される誘電体膜と、前記誘電体膜上に形成され、前記第１の半導体チップの第２の側方で前記第２電極に接続される第２のリードフレームを有する上部電極と、を有するコンデンサと、前記第１の基板に導電性接続部材を介して接続される第２の基板と、前記第２の基板の上方に取り付けられる第２の半導体チップとを有する前記第２の半導体パッケージと、を有する半導体装置。
（付記２）前記コンデンサにおいて、前記下部電極の前記第１のリードフレームは前記上部電極の前記第２のリードフレームとは平面視で重ならない領域を有する位置に配置されることを特徴とする付記１に記載の半導体装置。
（付記３）前記第１のリードフレームは、前記第１の半導体チップに対して前記第２のリードフレーと直交する方向に配置されることを特徴とする付記１又は付記２に記載の半導体装置。
（付記４）前記コンデンサの前記誘電体膜は前記第１の半導体チップから前記第２の側方に突出して形成されることを特徴とする付記１乃至付記３のいずれか１つに記載の半導体装置。
（付記５）前記下部電極の前記第１のリードフレームと前記上部電極の前記第２のリードフレームの少なくとも一方の先端には、間隔をおいて突出する複数の接続部が形成されていることを特徴とする付記１乃至付記４のいずれか１つに記載の半導体装置。
（付記６）前記第１の半導体パッケージにおいて、前記複数の接続部の間の領域に配線が形成されていることを特徴とする付記５に記載の半導体装置。
（付記７）前記下部電極の第１のリードフレームと前記上部電極の前記第２のリードフレームのうち少なくとも一方の先端縁は直線状に形成され、前記先端縁に接続される前記第１電極と前記第２電極はストライプ状に形成されていることを特徴とする付記１乃至付記３のいずれか１つに記載の半導体装置。
（付記８）前記下部電極の前記第１のリードフレームは前記第１の半導体チップの前記第１の側方で前記第１電極に向けて曲げられ、前記上部電極の前記第２のリードフレームは前記第１の半導体チップの前記第２の側方で前記第２電極に向けて曲げられていることを特徴とする付記１乃至付記６のいずれか１つに記載の半導体装置。
（付記９）前記コンデンサの前記誘電体膜は、前記第１の半導体チップの上方において、前記下部電極と前記上部電極が対向する領域の一部に形成されることを特徴とする付記１乃至付記８のいずれか１つに記載の半導体装置。
（付記１０）
第１の半導体パッケージ内の第１の基板に取り付けられた第１の半導体チップの上面にコンデンサの下部電極を接着し、前記下部電極のうち前記第１の半導体チップから第１の側方に突出する第１のリードフレームを前記第１の基板上の第１電極の上方に配置する工程と、前記下部電極の上に、接着剤を含む誘電体膜を形成する工程と、前記誘電体膜の上に前記コンデンサの上部電極を載せ、前記上部電極のうち前記第１の半導体チップの第２の側方に突出する第２のリードフレームを前記第１の基板上の第２電極の上に配置する工程と、前記上部電極を前記第１の半導体チップに向けて加圧した状態で加熱することにより、前記誘電体膜と前記下部電極を接着し、前記誘電体膜と前記上部電極を接着する工程と、前記下部電極の前記第１のリードフレームと前記第１電極を接続し、前記上部電極の前記第２のリードフレームと前記第２電極を接続する工程と、第２の半導体チップが搭載された第２の基板を有する第２の半導体パッケージを、導電性接続部材を介して前記第１の基板に接続する工程と、を含むことを特徴とする半導体装置の製造方法。
【符号の説明】
【００４７】
１、２１  半導体パッケージ
２、２２  回路基板
３、４  半田ボール
５、２５  半導体チップ
８  接着剤
１０  コンデンサ
１１  下部電極
１１ａ  リードフレーム
１１ｂ  接続突起部
１２  誘電体膜
１３  上部電極
１３ａ  リードフレーム
１３ｂ  接続突起部
【図１】
2015207623.tif 000003
【図２】
2015207623.tif 000004
【図３】
2015207623.tif 000005
【図４】
2015207623.tif 000006
【図５】
2015207623.tif 000007
【図６】
2015207623.tif 000008
【図７】
2015207623.tif 000009
【図８】
2015207623.tif 000010
【図９】
2015207623.tif 000011
【図１０】
2015207623.tif 000012