(57)【要約】【課題】ドットインパクトプリンターのヘッド駆動コイルに発生する逆起電圧を回生する回路において、電圧変動を抑える。【解決手段】逆起電圧回生回路１０の平滑回路１４は、第１スイッチ回路１３を介してコイル２００に接続され、コイル２００に発生する逆起電圧を平滑して出力する。第１検出回路１１は、コイル２００に発生する逆起電圧が所定電圧Ｖst1以上となった場合に第１の信号を出力する。第１スイッチ回路１３は、第１の信号の出力に従ってターンオンして、コイル２００と平滑回路１４とを導通させる。第２検出回路１５は、コイル２００に発生する逆起電圧が所定電圧Ｖst2以下となった場合に第２の信号を出力する。第２スイッチ回路１６は、第２の信号の出力に従って第１スイッチ回路１３をターンオフさせる。【選択図】図１
2015171024.tif 000002
【特許請求の範囲】
【請求項１】
ドットインパクトプリンターのヘッドを駆動する駆動コイルに発生する逆起電圧を回生する逆起電圧回生回路であって、
第１のスイッチ回路を介して前記駆動コイルに接続され、前記駆動コイルに発生する逆起電圧を平滑して出力する平滑回路と、
前記駆動コイルに発生する逆起電圧が第１の所定電圧以上となった場合に第１の信号を出力する第１の電圧検出回路と、
前記第１の信号の出力に従ってターンオンして、前記駆動コイルと前記平滑回路とを導通させる第１のスイッチ回路と、
前記駆動コイルに発生する逆起電圧が第２の所定電圧以下となった場合に第２の信号を出力する第２の電圧検出回路と、
前記第２の信号の出力に従って前記第１のスイッチ回路をターンオフさせる第２のスイッチ回路と、
を備えることを特徴とする逆起電圧回生回路。
【請求項２】
前記第２のスイッチ回路は、前記第２の信号によりターンオンして前記第１のスイッチ回路の寄生容量に蓄積された電荷をディスチャージさせること、を特徴とする請求項１記載の逆起電圧回生回路。
【請求項３】
前記第１のスイッチ回路はＦＥＴを備え、
前記第２のスイッチ回路は、前記ＦＥＴのゲートとソースの間に接続され、前記第２の信号によりターンオンして、前記ＦＥＴのゲート−ソース間の寄生容量をディスチャージさせること、を特徴とする請求項２記載の逆起電圧回生回路。
【請求項４】
前記第２のスイッチ回路は、前記駆動コイルに発生する逆起電圧が第１の所定電圧以上となった場合にオフ状態であること、を特徴とする請求項２または３記載の逆起電圧回生回路。
【請求項５】
前記第１の所定電圧の絶対値は前記第２の所定電圧の絶対値よりも高いこと、を特徴とする請求項２から４のいずれかに記載の逆起電圧回生回路。
【請求項６】
記録ヘッドが備えるヘッドピンを動作させて記録を行うドットインパクトプリンターであって、
前記ヘッドピンを駆動する駆動コイルと、
前記駆動コイルをオンオフさせるコイルスイッチ回路と、
前記コイルスイッチ回路がオフされた場合に、前記駆動コイルの逆起電圧を回生する逆起電圧回生回路と、を備え、
前記逆起電圧回生回路は、
第１のスイッチ回路を介して前記駆動コイルに接続され、前記駆動コイルに発生する逆起電圧を平滑して出力する平滑回路と、
前記駆動コイルに発生する逆起電圧が第１の所定電圧以上となった場合に第１の信号を出力する第１の電圧検出回路と、
前記第１の信号の出力に従ってターンオンして、前記駆動コイルと前記平滑回路とを導通させる第１のスイッチ回路と、
前記駆動コイルに発生する逆起電圧が第２の所定電圧以下となった場合に第２の信号を出力する第２の電圧検出回路と、
前記第２の信号の出力に従って前記第１のスイッチ回路をターンオフさせる第２のスイッチ回路と、を備えること、
を特徴とするドットインパクトプリンター。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、逆起電圧回生回路、および、ドットインパクトプリンターに関する。
【背景技術】
【０００２】
従来、ドットインパクトプリンターのヘッドピン駆動回路において、ヘッドピンを駆動するコイルに発生した逆起電圧を、ヘッドピン駆動用電源の電圧まで降下させて当該電源に戻して再利用する技術が開示されている（例えば、特許文献１参照）。
特許文献１では、ヘッドピンを駆動するコイルとヘッドピン駆動用電源との間にＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を有するスイッチ回路を備えた逆起電圧回生回路が接続される。ヘッドピンを駆動するコイルに発生した逆起電圧が所定の電圧値を超えるとスイッチ回路がオンして、コイルに生じた誘導起電力が、逆起電圧回生回路によってヘッド用駆動用の電源に回生される。また、スイッチ回路がオンすると、コイルの電圧が低下し、スイッチ回路はオフに切り替わり、逆起電圧が上昇するとスイッチ回路は再びオンになる。このようにスイッチ回路がオン−オフを繰り返して、逆起電圧が回生される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１６５３７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記特許文献１の逆起電圧回生回路では、スイッチ回路がオン−オフを繰り返すため、コイルから逆起電圧回生回路に印加される電圧が変動する。コイルから印加される電圧が高い場合はヘッドピン駆動回路や逆起電圧回生回路の耐圧を考慮する必要があり、電圧が低い場合はヘッドピンの動作不良が懸念される。このため、逆起電圧回生回路の動作による電圧の変動を抑えることが望まれていた。
本発明は、上述した事情に鑑みてなされたものであり、ドットインパクトプリンターのヘッドを駆動する駆動コイルに発生する逆起電圧を回生する回路において、コイルの電圧の変動を抑えることを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明は、ドットインパクトプリンターのヘッドを駆動する駆動コイルに発生する逆起電圧を回生する逆起電圧回生回路であって、第１のスイッチ回路を介して前記駆動コイルに接続され、前記駆動コイルに発生する逆起電圧を平滑して出力する平滑回路と、前記駆動コイルに発生する逆起電圧が第１の所定電圧以上となった場合に第１の信号を出力する第１の電圧検出回路と、前記第１の信号の出力に従ってターンオンして、前記駆動コイルと前記平滑回路とを導通させる第１のスイッチ回路と、前記駆動コイルに発生する逆起電圧が第２の所定電圧以下となった場合に第２の信号を出力する第２の電圧検出回路と、前記第２の信号の出力に従って前記第１のスイッチ回路をターンオフさせる第２のスイッチ回路と、を備えることを特徴とする。
本発明によれば、駆動コイルの逆起電圧が第１の所定電圧以上になると第１のスイッチ回路がオンになり、駆動コイルの逆起電圧が第２の所定電圧以下になると、第２のスイッチ回路の作用により第１のスイッチ回路がオフにされる。このため、第１のスイッチ回路をオンさせる作用とオフさせる作用とが、それぞれ駆動コイルの逆起電圧に基づいて制御される。従って、第１のスイッチ回路を、駆動コイルの逆起電圧に対応して速やかにオン／オフさせることができる。これにより、第１のスイッチ回路のオン／オフによる駆動コイルの電圧値の脈動の周期を短縮でき、電圧の変動の幅を小さくすることができる。
【０００６】
また、本発明は、上記逆起電圧回生回路において、前記第２のスイッチ回路は、前記第２の信号によりターンオンして前記第１のスイッチ回路の寄生容量に蓄積された電荷をディスチャージさせること、を特徴とする。
本発明によれば、第１のスイッチ回路に蓄積された電荷をディスチャージさせることで、第１のスイッチ回路を速やかにオフに切り替えることができる。
【０００７】
また、本発明は、上記逆起電圧回生回路において、前記第１のスイッチ回路はＦＥＴを備え、前記第２のスイッチ回路は、前記ＦＥＴのゲートとソースの間に接続され、前記第２の信号によりターンオンして、前記ＦＥＴのゲート−ソース間の寄生容量をディスチャージさせること、を特徴とする。
本発明によれば、第１のスイッチ回路が備えるＦＥＴのゲート−ソース間に蓄積された電荷をディスチャージさせることにより、速やかにオフに切り替えることができる。
【０００８】
また、本発明は、上記逆起電圧回生回路において、前記第２のスイッチ回路は、前記駆動コイルに発生する逆起電圧が第１の所定電圧以上となった場合にオフ状態であること、を特徴とする。
本発明によれば、第２のスイッチ回路が、第１のスイッチ回路をオンさせる動作に影響を及ぼすおそれがなく、第１のスイッチ回路を速やかにオンさせることができる。
【０００９】
また、本発明は、上記逆起電圧回生回路において、前記第１の所定電圧の絶対値は前記第２の所定電圧の絶対値よりも高いこと、を特徴とする。
本発明によれば、第１のスイッチ回路がオンに切り替わるときに、第２のスイッチ回路が確実にオフになっている。このため、第２のスイッチ回路が、第１のスイッチ回路をオンさせる動作に影響を確実に防止できる。このため、第１のスイッチ回路をオンにする作用、およびオフにする作用を、それぞれ独立して実行させ、速やかに第１のスイッチ回路をオン／オフできる。
【００１０】
また、上記目的を達成するために、本発明は、記録ヘッドが備えるヘッドピンを動作させて記録を行うドットインパクトプリンターであって、前記ヘッドピンを駆動する駆動コイルと、前記駆動コイルをオンオフさせるコイルスイッチ回路と、前記コイルスイッチ回路がオフされた場合に、前記駆動コイルの逆起電圧を回生する逆起電圧回生回路と、を備え、前記逆起電圧回生回路は、第１のスイッチ回路を介して前記駆動コイルに接続され、前記駆動コイルに発生する逆起電圧を平滑して出力する平滑回路と、前記駆動コイルに発生する逆起電圧が第１の所定電圧以上となった場合に第１の信号を出力する第１の電圧検出回路と、前記第１の信号の出力に従ってターンオンして、前記駆動コイルと前記平滑回路とを導通させる第１のスイッチ回路と、前記駆動コイルに発生する逆起電圧が第２の所定電圧以下となった場合に第２の信号を出力する第２の電圧検出回路と、前記第２の信号の出力に従って前記第１のスイッチ回路をターンオフさせる第２のスイッチ回路と、を備えること、を特徴とする。
本発明によれば、ドットインパクトプリンターのヘッドピンを駆動する駆動コイルに逆起電圧が生起し、逆起電圧が第１の所定電圧以上になると、第１のスイッチ回路がオンになって逆起電圧が回生される。また、第１のスイッチ回路がオンになることで駆動コイルの電圧が第２の所定電圧以下になると、第２のスイッチ回路の作用により第１のスイッチ回路がオフにされる。このため、第１のスイッチ回路をオンさせる作用とオフさせる作用とが、それぞれ駆動コイルの電圧値に基づいて制御される。従って、第１のスイッチ回路を、駆動コイルの電圧値に対応して速やかにオン／オフさせることができる。これにより、第１のスイッチ回路のオン／オフによる駆動コイルの電圧値の脈動の周期を短縮でき、電圧の変動の幅を小さくすることができる。
【発明の効果】
【００１１】
本発明によれば、ドットインパクトプリンターのヘッドピンを駆動する駆動コイルに生起する逆起電圧を回生し、この回生の動作におけるコイルの電圧の変動の幅を小さくすることができる。
【図面の簡単な説明】
【００１２】
【図１】本実施形態のドットインパクトプリンターに用いられるヘッドピン駆動装置の構成の一例を示すブロック図である。
【図２】印字動作の例を説明するための説明図である。
【図３】逆起電圧回生回路の機能ブロック図である。
【図４】逆起電圧回生回路に印加される電圧の変化を示すタイミングチャートである。
【図５】逆起電圧回生回路の印加電圧の変動を示すタイミングチャートである。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について図面を参照しながら説明する。
図１は、本実施形態のドットインパクトプリンターに用いられるヘッドピン駆動装置の構成の一例を示す回路図である。本実施形態のドットインパクトプリンターは、図１に示すようなヘッドピン駆動装置を備える。ヘッドピン駆動装置は、ヘッドピン駆動回路２０および逆起電圧回生回路１０を有する。なお、以下では、説明の煩雑化を避けるために、トランジスター及びＦＥＴがターンオンする電圧を閾値電圧と表現し、閾値電圧未満のときはターンオフするものとして説明する。
【００１４】
ヘッドピン駆動回路２０は、複数のヘッドピン、複数のコイル２００（駆動コイル）、複数のスイッチ２０１（コイルスイッチ回路）、および複数のダイオード２０２を有する。本実施形態のヘッドピン駆動回路２０では、１つのヘッドピンに対して、コイル２００、スイッチ２０１、およびダイオード２０２が１つずつ設けられている。
【００１５】
スイッチ２０１は、例えばｎチャネルＦＥＴであり、ゲート端子がドットインパクトプリンター内のマイクロコンピューターに接続され、ドレイン端子が、対応して設けられているダイオード２０２のアノード端子に接続される。また、ソース端子がグランドに接続される。
【００１６】
それぞれのコイル２００は、一端がヘッドピン駆動用の電源ＶＨに接続され、他端が、対応して設けられているスイッチ２０１のドレイン端子に接続されている。
【００１７】
それぞれのダイオード２０２は、アノードが、対応して設けられているスイッチ２０１のドレイン端子に接続されており、カソードが逆起電圧回生回路１０に接続されている。それぞれのダイオード２０２は、シリコンダイオードであってもよいが、順方向での電圧降下が低いショットキーバリアーダイオードがより好ましい。
【００１８】
それぞれのスイッチ２０１は、マイクロコンピューターからゲート端子に入力された印字制御信号がＨｉｇｈになった場合にコイル２００に電流を流し、コイル２００に流れる電流により発生した磁力によってヘッドピンを紙等の記録媒体に打ち付ける。
【００１９】
そして、それぞれのスイッチ２０１が、ゲート端子に入力された印字制御信号がＬｏｗになることでコイル２００に流れていた電流を遮断すると、コイル２００に磁力が発生しなくなり、ヘッドピンが元の位置に戻る。このとき、電流の遮断によりコイル２００に逆起電圧が発生し、発生した逆起電圧は、ダイオード２０２を介して逆起電圧回生回路１０へ送られる。
ダイオード２０２のカソードには、後述する第１検出回路１１、制御信号生成回路１２、第１スイッチ回路１３、第２検出回路１５および第２スイッチ回路１６の各部が接続される。ダイオード２０２のカソードから、逆起電圧回生回路１０に対し、それぞれのコイル２００に発生した逆起電圧によって逆起電圧回生回路１０に電圧が印加される。この逆起電圧回生回路１０に印加される電圧を、Ｖecoと表記する。
【００２０】
図２は、印字動作の一例を説明するための説明図である。図２（ａ）はヘッドピン２０７を記録媒体２０９に打ち付ける動作を示し、図２（ｂ）はヘッドピン２０７を記録媒体２０９から離す動作を示す。
スイッチ２０１が、ドットインパクトプリンター内のマイクロコンピューターから出力された印字制御信号がＨｉｇｈになった場合にコイル２００に電流を流すと、コイル２００に流れる電流により磁力が発生する。
【００２１】
そして、図２（ａ）に示すように、発生した磁力によって金属製のレバー２０４が軸２０３を中心に回転して鉄心２０６に引き寄せられる。そして、レバー２０４に接続されているヘッドピン２０７が、インクリボン２０８を紙等の記録媒体２０９に打ち付けることにより、記録媒体２０９にドットの画像を形成する。
【００２２】
また、戻しバネ２０５は、図中上方にレバー２０４を押し、レバー２０４を鉄心２０６から離れる方向に付勢する。スイッチ２０１がマイクロコンピューターから出力された印字制御信号に応じてコイル２００に流していた電流を遮断すると、コイル２００に磁力が発生しなくなる。そのため、レバー２０４は、戻しバネ２０５の付勢力によって軸２０３を中心に回転して元の位置に戻る。これにより、ヘッドピン２０７もインクリボン２０８から離れて元の位置に戻る。
【００２３】
図３は、逆起電圧回生回路１０の機能的構成を示すブロック図である。
逆起電圧回生回路１０は、第１検出回路１１、制御信号生成回路１２、第１スイッチ回路１３、平滑回路１４、第２検出回路１５、および、第２スイッチ回路１６を備える。
逆起電圧回生回路１０は、ヘッドピン駆動回路２０のコイル２００に発生する逆起電圧に基づき、電源ＶＨに電力を回生する。逆起電圧回生回路１０には、ヘッドピン駆動回路２０に発生する逆起電圧に基づく電圧Ｖecoが印加される。
【００２４】
第１検出回路１１（第１の電圧検出回路）および第２検出回路１５（第２の電圧検出回路）は、電圧Ｖecoの値を検出する電圧検出回路である。
第１検出回路１１は、電圧Ｖecoの大きさに応じて、制御信号生成回路１２へ出力する信号のレベルを変化させる。詳細には、第１検出回路１１は、電圧Ｖecoが、予め定められた所定電圧Ｖst1（第１の所定電圧）以上の場合と、所定電圧Ｖst1未満の場合とで、信号のレベルを変化させる。
【００２５】
制御信号生成回路１２は、電圧Ｖecoが所定電圧Ｖst1以上になったことを示す出力信号が、第１検出回路１１から入力された場合に、オン信号を第１スイッチ回路１３へ出力する。また、制御信号生成回路１２は、電圧Ｖecoが所定電圧Ｖst1未満になったことを示す出力信号が、第１検出回路１１から入力された場合に、オフ信号を第１スイッチ回路１３へ出力する。
第１スイッチ回路１３（第１のスイッチ回路）は、制御信号生成回路１２からオン信号が入力された場合に、コイル２００と平滑回路１４とを導通させ、制御信号生成回路１２からオフ信号が入力された場合に、コイル２００と平滑回路１４との導通を遮断する。
【００２６】
また、第２検出回路１５は、電圧Ｖecoの大きさに応じて、第２スイッチ回路１６（第２のスイッチ回路）へ出力する信号のレベルを変化させる。詳細には、第２検出回路１５は、電圧Ｖecoが、予め定められた所定電圧Ｖst2（第２の所定電圧）を超える場合と、所定電圧Ｖst2以下の場合とで、信号のレベルを変化させる。
そして、第２スイッチ回路１６は、電圧Ｖecoが所定電圧Ｖst2以下になったことを示す出力信号が、第２検出回路１５から入力された場合に、第１スイッチ回路１３のスイッチの寄生容量に蓄積された電荷をディスチャージさせる。
【００２７】
平滑回路１４は、出力端子が、ダイオード１０５を介してヘッドピン駆動回路２０の電源ＶＨの正電位側に接続され、コイル２００から第１スイッチ回路１３を経由して供給される逆起電圧により発生する電流を平滑化して電源ＶＨに還流する。
【００２８】
第１検出回路１１は、抵抗１１０およびツェナーダイオード１１１を有する。抵抗１１０の一端はダイオード２０２のカソードに接続され、他端はツェナーダイオード１１１のカソードに接続されている。ツェナーダイオード１１１のアノードは、ヘッドピン駆動用の電源ＶＨに接続されている。
【００２９】
ツェナーダイオード１１１は、ダイオード２０２を介して供給された、コイル２００に発生した逆起電圧に基づく電圧Ｖecoが、ツェナーダイオード１１１のツェナー電圧を超えた場合に、抵抗１１０に電流を流す。これにより、抵抗１１０には、流れる電流に応じて、逆起電圧からの電圧降下が生じる。
【００３０】
制御信号生成回路１２は、ｐチャネルＦＥＴ１２０、抵抗１２１、抵抗１２２、抵抗１２３、抵抗１２４、およびｎチャネルＦＥＴ１２５を有する。
【００３１】
ｐチャネルＦＥＴ１２０は、ゲート端子が抵抗１１０とツェナーダイオード１１１の間のノードに接続され、ソース端子がダイオード２０２のカソードに接続される。また、ドレイン端子が、直列に接続されている抵抗１２１および抵抗１２２を介して電源ＶＨに接続される。
第１検出回路１１においては、電圧Ｖecoが大きくなるにつれて、抵抗１１０に流れる電流が増加し、抵抗１１０の電圧降下が大きくなる。逆起電圧が大きくなると、抵抗１１０に流れる電流が増加して、抵抗１１０の電圧降下が、ある時点でｐチャネルＦＥＴ１２０のゲート閾値電圧を超える。これにより、ｐチャネルＦＥＴ１２０がターンオンして、ソース端子からドレイン端子に電流が流れる。以下、ＦＥＴのゲート閾値電圧を「Ｖｔｈ」と称する。
【００３２】
ｎチャネルＦＥＴ１２５は、ゲート端子が抵抗１２１と抵抗１２２の間のノードに接続され、ソース端子が電源ＶＨに接続され、ドレイン端子が、直列に接続されている抵抗１２３および抵抗１２４を介してダイオード２０２のカソードに接続されている。
【００３３】
上述のように電圧Ｖecoが大きくなってｐチャネルＦＥＴ１２０がターンオンすると、抵抗１２１および抵抗１２２に電流が流れる。
これにより、抵抗１２２に電圧降下が生じ、ｎチャネルＦＥＴ１２５のゲート−ソース間電圧が大きくなる。そして、抵抗１２２の電圧降下がｎチャネルＦＥＴ１２５のＶｔｈを超えると、ｎチャネルＦＥＴ１２５がオンして、抵抗１２３および抵抗１２４に電流が流れ、抵抗１２３に電圧降下が生じる。
【００３４】
また、電圧Ｖecoが大きい状態から下降を始め、第１検出回路１１内の抵抗１１０の電圧降下がｐチャネルＦＥＴ１２０のＶｔｈ未満になると、ｐチャネルＦＥＴ１２０がオフし、抵抗１２１および抵抗１２２の電流が遮断される。
これにより、抵抗１２２に電圧降下が生じなくなり、ｎチャネルＦＥＴ１２５がオフする。そして、抵抗１２３および抵抗１２４の電流が遮断され、抵抗１２３の電圧降下が０になる。
【００３５】
ここで、抵抗１２２および抵抗１２３の抵抗値は、十分に高い値（例えば数十Ω以上）であるため、制御信号生成回路１２は電圧増幅器として動作し、電圧Ｖecoの大きさに応じて抵抗１１０の両端に生じた電圧を増幅して抵抗１２３の両端に発生させる。
【００３６】
そのため、抵抗１１０に生じる電圧降下がＶｔｈ以上であれば、抵抗１２３の電圧降下は、後述のｐチャネルＦＥＴ１３０を、飽和領域（オン抵抗がほぼ０Ωの状態）でオンさせるのに十分な電圧（例えば十数Ｖ以上）になる。
【００３７】
また、抵抗１１０に生じる電圧降下がＶｔｈ未満であれば、抵抗１２３の電圧降下は、後述のｐチャネルＦＥＴ１３０を、遮断領域（ドレイン−ソース間に電流がほとんど流れない状態）でオフさせるのに十分な電圧（例えば０Ｖ）になる。
【００３８】
なお、第１検出回路１１および制御信号生成回路１２は、ヘッドピン駆動用の電源ＶＨの正電位側を基準電位として動作する。これにより、第１検出回路１１および制御信号生成回路１２での電力消費を低く抑えることができる。また、耐圧が低い素子を用いて逆起電圧回生回路１０を構成することができるため、逆起電圧回生回路１０のコストを低く抑えることができる。
【００３９】
第１スイッチ回路１３は、ｐチャネルＦＥＴ１３０（ＦＥＴ）を有する。
ｐチャネルＦＥＴ１３０のゲート端子は抵抗１２３と抵抗１２４の間のノードに接続され、ソース端子はダイオード２０２のカソードに接続され、ドレイン端子は平滑回路１４に接続されている。
上述のようにｎチャネルＦＥＴ１２５がオンになると、抵抗１２３に流れた電流によって抵抗１２３に電圧降下が発生する。この電圧降下がｐチャネルＦＥＴ１３０をターンオンさせる電圧Ｖｔｈ以上になると、ｐチャネルＦＥＴ１３０は、抵抗１２３の電圧降下を示す信号をオン信号として受け取り、コイル２００と平滑回路１４とを導通させる。
【００４０】
ここで、制御信号生成回路１２は、十分大きな電圧（例えば十数Ｖ以上）をオン信号として出力するため、ｐチャネルＦＥＴ１３０は、飽和領域（オン抵抗がほぼ０Ωの状態）でコイル２００と平滑回路１４とを導通させることになる。
【００４１】
一方、ｎチャネルＦＥＴ１２５がオフになり抵抗１２３の電流が遮断されると、抵抗１２３の電圧降下が低下する。抵抗１２３の電圧降下がｐチャネルＦＥＴ１３０のＶｔｈを下回った場合、ｐチャネルＦＥＴ１３０は、この電圧降下を示す信号をオフ信号として受け取り、コイル２００と平滑回路１４との導通を遮断する。
【００４２】
ここで、制御信号生成回路１２は、十分小さな電圧（例えば０Ｖ）をオフ信号として出力するため、ｐチャネルＦＥＴ１３０は、遮断領域（ドレイン−ソース間に電流がほとんど流れない状態）でコイル２００と平滑回路１４との導通を遮断することになる。
【００４３】
このように、コイル２００と平滑回路１４とを導通させている間は、ｐチャネルＦＥＴ１３０の抵抗値は非常に低い状態になっており、コイル２００と平滑回路１４との導通を遮断している間は、ｐチャネルＦＥＴ１３０には電流がほとんど流れない。このため、ｐチャネルＦＥＴ１３０に流れる電流によってｐチャネルＦＥＴ１３０に発生する熱は非常に少なくなる。
【００４４】
このため、ｐチャネルＦＥＴ１３０での放熱設備が不要となり（あるいは小さくでき）、逆起電圧回生回路１０全体の基板面積の極小化および装置全体の小型化に貢献可能となる。さらに、熱として消費していた分を電源に戻すことができるので、電源効率を向上させることができ、電源装置の小型化も可能となる。
【００４５】
第２検出回路１５は、ツェナーダイオード１５０、抵抗１５１、抵抗１５２、ｐｎｐトランジスター１５３、抵抗１５４、および抵抗１５５を備える。
ツェナーダイオード１５０のカソードは、直列に接続された抵抗１５１および抵抗１５２を介して、ダイオード２０２のカソードに接続され、アノードはヘッドピン駆動用の電源ＶＨに接続されている。
また、抵抗１５４および抵抗１５５は、ダイオード２０２のカソードと電源ＶＨとの間に直列に接続される。
ｐｎｐトランジスター１５３は、ベース端子が抵抗１５１と抵抗１５２との間のノードに接続され、エミッター端子がダイオード２０２のカソードに接続され、コレクター端子が抵抗１５４と抵抗１５５との間のノードに接続される。
【００４６】
第２スイッチ回路１６は、ｐｎｐトランジスター１６０を備える。ｐｎｐトランジスター１６０は、ベース端子がｐｎｐトランジスター１５３のコレクター端子に接続され、エミッター端子がダイオード２０２のカソードに接続され、コレクター端子がｐチャネルＦＥＴ１３０のゲートに接続される。
【００４７】
ツェナーダイオード１５０は、電圧Ｖecoが予め定められた所定電圧Ｖst2を超える電圧値である場合に、抵抗１５１および抵抗１５２に電流を流す。
電圧Ｖecoが所定電圧Ｖst2以下の状態では、抵抗１５１および抵抗１５２に電流が流れないため、ｐｎｐトランジスター１６０のベース−エミッター間電圧は抵抗１５４の電圧降下によって閾値を超え、ｐｎｐトランジスター１６０がオンになる。
電圧Ｖecoが大きくなって所定電圧Ｖst2を超えると、ツェナーダイオード１５０が抵抗１５１および抵抗１５２に電流を流すため、抵抗１５２に電圧降下が生じる。この電圧降下により、ｐｎｐトランジスター１５３はベース−エミッター間に電流が流れてオンになる。ｐｎｐトランジスター１５３がオンすると、ｐｎｐトランジスター１６０のベース−エミッター間電圧が低下するため、ｐｎｐトランジスター１６０がオフする。
【００４８】
従って、電圧Ｖecoが所定電圧Ｖst2を超える電圧値である間は、ｐｎｐトランジスター１６０はオフ状態となっている。この状態で、さらに電圧Ｖecoが所定電圧Ｖst1以上になると、第１検出回路１１が出力する信号により制御信号生成回路１２がｐチャネルＦＥＴ１３０をオンさせて、電圧Ｖecoが平滑回路１４に接続される。これにより、コイル２００に生じた逆起電圧に基づく電流が平滑回路１４に流れ、電源ＶＨに回生される。
【００４９】
一方、電圧Ｖecoが低下して所定電圧Ｖst2以下になると、上記のようにｐｎｐトランジスター１５３がオフして、ｐｎｐトランジスター１６０がオンになる。ｐｎｐトランジスター１６０がオンになると、ｐｎｐトランジスター１６０はｐチャネルＦＥＴ１３０のソース端子とゲート端子とを導通させ、ｐチャネルＦＥＴ１３０のゲート−ソース間の寄生容量に蓄積された電荷をディスチャージさせる。
【００５０】
平滑回路１４は、ダイオード１４０、コイル１４１、およびコンデンサー１４２を有する。ダイオード１４０のアノードは接地され、カソードはｐチャネルＦＥＴ１３０のドレイン端子およびコイル１４１の一端に接続されている。コイル１４１の他端はコンデンサー１４２の一端に接続され、コンデンサー１４２の他端は接地される。また、コイル１４１の他端およびコンデンサー１４２の一端は、電源ＶＨに接続される。
【００５１】
平滑回路１４は、コイル２００からｐチャネルＦＥＴ１３０を経由して供給される逆起電圧により発生する電流を、入力としてダイオード１４０のカソード端子で受け取る。そして、平滑回路１４は、ダイオード１４０のカソード端子で受け取った電流を平滑化して、コイル１４１とコンデンサー１４２の間のノードから出力する。
【００５２】
平滑回路１４によって平滑化された電流は、ダイオード１０５を介して電源ＶＨに還流される。ダイオード１４０およびダイオード１０５は、シリコンダイオードであってもよいが、順方向での電圧降下が低いショットキーバリアーダイオードがより好ましい。
【００５３】
本実施形態の構成では、逆起電圧回生回路１０に印加される電圧Ｖecoが、所定電圧Ｖst1、および所定電圧Ｖst2を跨いで変化した場合に、逆起電圧回生回路１０の動作状態が変化する。具体的には、電圧Ｖecoが所定電圧Ｖst1未満から所定電圧Ｖst1以上になると、第１検出回路１１の出力信号が変化し、制御信号生成回路１２がｐチャネルＦＥＴ１３０をオンさせる。また、電圧Ｖecoが所定電圧Ｖst2を超える電圧値から所定電圧Ｖst2以下になると、ツェナーダイオード１５０が電流を流してｐｎｐトランジスター１６０をオンさせ、ｐチャネルＦＥＴ１３０の電荷をディスチャージさせる。この所定電圧Ｖst1と所定電圧Ｖst2は、所定電圧Ｖst1＞所定電圧Ｖst2となるように設定される。
【００５４】
つまり、ｐチャネルＦＥＴ１３０がオンされる所定電圧Ｖst1よりも低い電圧で、ｐチャネルＦＥＴ１３０の寄生容量の電荷がディスチャージされる。電圧Ｖecoの変化および逆起電圧回生回路１０の動作について、図４を参照して説明する。
【００５５】
図４は、逆起電圧回生回路１０に印加される電圧の変化を示すタイミングチャートである。
この図４には、逆起電圧回生回路１０に印加される電圧Ｖecoが電源ＶＨと同じ電圧値の状態から、コイル２００に逆起電圧が生起することにより上昇し、この逆起電圧が回生される過程を示す。
【００５６】
まず、時点ｔ1において印字制御信号がＨｉｇｈからＬｏｗに変化すると、それぞれのスイッチ２０１がコイル２００に流していた電流を遮断し、コイル２００に逆起電圧が発生する。時点ｔ1において発生した逆起電圧によって、逆起電圧回生回路１０に印加される電圧Ｖecoが徐々に上昇する。電圧Ｖecoの立ち上がり方は、基板および配線の容量成分や、電圧Ｖecoの急峻な立ち上がりを抑えるためにダイオード２０２のカソードとクランドの間に設けられたコンデンサーの容量に応じて決まる。
【００５７】
時点ｔ2において、電圧Ｖecoが所定電圧Ｖst2を超えると、ツェナーダイオード１５０に電流が流れ、抵抗１５２に電圧降下が生じる。これによりｐｎｐトランジスター１５３がオンして、ｐｎｐトランジスター１６０のベース−エミッター間電圧を閾値以下に保持するので、ｐｎｐトランジスター１６０がオフ状態を保つ。
【００５８】
さらに電圧Ｖecoが上昇し、時点ｔ3において所定電圧Ｖst1に達すると、ツェナーダイオード１１１が抵抗１１０に電流を流す。抵抗１１０の電圧降下によりｐチャネルＦＥＴ１２０のゲート−ソース間電圧が、ｐチャネルＦＥＴ１２０のＶｔｈを超えて、ｐチャネルＦＥＴ１２０がオンになる。これにより、抵抗１２２に電流が流れ、抵抗１２２の電圧降下によってｎチャネルＦＥＴ１２５のゲート−ソース間電圧が、ｎチャネルＦＥＴ１２５のＶｔｈを超える。このため、ｎチャネルＦＥＴ１２５がオンして、抵抗１２３および抵抗１２４に電流が流れ、抵抗１２３に電圧降下が生じる。抵抗１２３の電圧降下によってｐチャネルＦＥＴ１３０のゲート−ソース間電圧がｐチャネルＦＥＴ１３０のＶｔｈを超えて、ｐチャネルＦＥＴ１３０がオンする。
なお、制御信号生成回路１２内のｐチャネルＦＥＴ１２０やｎチャネルＦＥＴ１２５等の遅延に起因して、電圧Ｖecoが所定電圧Ｖst1に達した時点ｔ3から遅延して、時点ｔ4でｐチャネルＦＥＴ１３０がオンになる。本実施形態では、制御信号生成回路１２内のＦＥＴの段数が２段であるが、段数が増えるに従ってこの遅延時間は長くなる。
【００５９】
時点ｔ4においてｐチャネルＦＥＴ１３０がオンになると、コイル２００に生じた逆起電圧に基づく電流Ｉdが、ｐチャネルＦＥＴ１３０を介して平滑回路１４に流れる。これにより、ダイオード１４０のカソードの電圧には電圧Ｖecoが印加され、電圧Ｖecoが下降を開始する。
【００６０】
その後、時点ｔ5において電圧Ｖecoが所定電圧Ｖst1を下回ると、ｐチャネルＦＥＴ１２０がオフになる。これにより、抵抗１２１および抵抗１２２に流れていた電流が遮断され、抵抗１２２の電圧降下が０になり、ｎチャネルＦＥＴ１２５がオフになる。ｎチャネルＦＥＴ１２５がオフになると、抵抗１２３および抵抗１２４に流れていた電流が遮断され、抵抗１２３の電圧降下が０になる。
ここで、制御信号生成回路１２内のｐチャネルＦＥＴ１２０やｎチャネルＦＥＴ１２５等の遅延に起因して、時点ｔ5から遅れて、ｐチャネルＦＥＴ１３０のゲート−ソース間電圧が降下を開始する。
【００６１】
この遅延の間に電圧Ｖecoは下降し、時点ｔ6で所定電圧Ｖst2に達すると、ツェナーダイオード１５０によって抵抗１５１および抵抗１５２に流れていた電流が遮断される。これによりｐｎｐトランジスター１５３がオフになり、抵抗１５４の電圧降下によってｐｎｐトランジスター１６０のベース−エミッター間電圧が上昇し、ｐｎｐトランジスター１６０がオンになる。ｐｎｐトランジスター１６０によってｐチャネルＦＥＴ１３０のゲート−ソース間の寄生容量に蓄積された電荷がディスチャージされ、時点ｔ7でｐチャネルＦＥＴ１３０がターンオフし、ダイオード２０２のカソードから平滑回路１４に流れる電流が遮断される。
【００６２】
ｐチャネルＦＥＴ１３０がターンオフするタイミングは、電圧Ｖecoが所定電圧Ｖst1を下回った時点ｔ5よりも遅れる。これは上述した制御信号生成回路１２内の遅延の他、ｐチャネルＦＥＴ１３０の寄生容量に蓄積された電荷が抵抗１２３によって消費されるために時間を要することが原因である。本実施形態では、時点ｔ6で電圧Ｖecoが所定電圧Ｖst2以下になるとｐｎｐトランジスター１６０がオンして、ｐチャネルＦＥＴ１３０の寄生容量に蓄積された電荷をディスチャージする。これにより、時点ｔ6以後、ｐチャネルＦＥＴ１３０のゲート−ソース間電圧が速やかに低下し、ｐチャネルＦＥＴ１３０を迅速にオフさせることができる。
【００６３】
その後、ｐチャネルＦＥＴ１３０がオフにされたことで、コイル２００に生起した逆起電圧が平滑回路１４に流れなくなるため、電圧Ｖecoは上昇し、上述した時点ｔ2〜ｔ7の動作が繰り返される。これにより、電圧Ｖecoが上昇および下降を繰り返す範囲は、図に電圧変動範囲Ｖｗ1で示す範囲に抑えられる。
【００６４】
図５は、逆起電圧回生回路１０の印加電圧の変動を示すタイミングチャートである。図５（ａ）は比較例における電圧変動を示し、図５（ｂ）は本実施形態のヘッドピン駆動装置における電圧変動を示す。
図５（ａ）に示す比較例は、図１に示すヘッドピン駆動装置の逆起電圧回生回路１０において、第２検出回路１５および第２スイッチ回路１６を省略した例である。すなわち、逆起電圧回生回路１０が備えるツェナーダイオード１５０、抵抗１５１、抵抗１５２、ｐｎｐトランジスター１５３、抵抗１５４、抵抗１５５、およびｐｎｐトランジスター１６０を除いた構成である。
この図５（ａ）の比較例では、電圧Ｖecoが上昇した後、所定電圧Ｖst1まで低下してから、実際にｐチャネルＦＥＴ１３０が平滑回路１４への電流を遮断するまでの時間が長い。これは、ｐチャネルＦＥＴ１３０のゲート−ソース間の寄生容量に蓄積された電荷の放出経路に抵抗１２３等が存在するため、寄生容量および抵抗値で定まる時定数により、電荷のディスチャージが終了するまでにはある程度の時間がかかるためである。
【００６５】
ゲート−ソース間の寄生容量に蓄積された電荷のディスチャージに伴うゲート−ソース間電圧の下降によって、ｐチャネルＦＥＴ１３０のドレイン電流Ｉdが徐々に減少してｐチャネルＦＥＴ１３０がオフになる。しかし、その間は、ソース−ドレイン間の電位差が高い状態でソース−ドレイン間に電流Ｉdが流れることになり、その電位差と電流の積で表わされる電力はｐチャネルＦＥＴ１３０で熱として無駄に消費されることになる。
そのため、ｐチャネルＦＥＴ１３０の発熱により、放熱設備を設けたり、耐熱性能の高い部品を選定したりする必要性が生じ、コストが高くなったり、装置が大型化する場合がある。また、熱として消費される電力を電源に還元できれば、小さな容量の電源を設けることも可能となる。
【００６６】
本実施形態の逆起電圧回生回路１０では、電圧Ｖecoが所定電圧Ｖst1まで低下した後、さらに所定電圧Ｖst2に達すると、上述したｐｎｐトランジスター１６０により、ｐチャネルＦＥＴ１３０の寄生容量の電荷がディスチャージされる。ｐチャネルＦＥＴ１３０のゲート端子とソース端子とを導通させるためのｐｎｐトランジスター１６０を設けることで、ｐチャネルＦＥＴ１３０のゲート−ソース間の寄生容量に蓄積した電荷のディスチャージを加速させる。従って、電圧Ｖecoが所定電圧Ｖst2に達してからｐチャネルＦＥＴ１３０が平滑回路１４への電流を遮断するまでの時間が短い。
【００６７】
その結果、本実施形態の逆起電圧回生回路１０では、ｐチャネルＦＥＴ１３０がオン−オフされる周期が短くなるため、電圧Ｖecoの電圧変動範囲Ｖｗ1は、比較例における電圧変動範囲Ｖｗ2よりも小さくなる。
【００６８】
また、逆起電圧回生回路１０では、所定電圧Ｖst2が所定電圧Ｖst1に近い値であるほど、図４の時点ｔ5と時点ｔ6との間が短くなり、電圧Ｖecoの電圧変動の範囲を小さくすることができる。しかしながら、所定電圧Ｖst1＞所定電圧Ｖst2であることが望ましい。
【００６９】
仮に、所定電圧Ｖst1＜所定電圧Ｖst2である場合、図４の時点ｔ3でツェナーダイオード１１１が抵抗１１０に電流を流すときに、ツェナーダイオード１５０が抵抗１５２に電流を流していない状態になることがある。この状態では、ｐｎｐトランジスター１５３がオフであるため、抵抗１５４の電圧降下によりｐｎｐトランジスター１６０がオンになっている。このため、電圧Ｖecoが所定電圧Ｖst1に達してからも、ｐチャネルＦＥＴ１３０のゲート−ソース間電圧が上昇せず、ｐチャネルＦＥＴ１３０がターンオンしない。この場合、コイル２００の逆起電圧が電源ＶＨに回生されないので、ヘッドピン駆動回路２０の回路素子の耐圧を、逆起電圧に対応して高める必要がある。従って、所定電圧Ｖst1と所定電圧Ｖst2は、所定電圧Ｖst1＞所定電圧Ｖst2であることが望ましく、その上で、所定電圧Ｖst2が所定電圧Ｖst1に近い方が、より効率的であり、好ましいといえる。
【００７０】
電圧Ｖecoが上昇および下降を繰り返す電圧変動範囲の上限は、逆起電圧回生回路１０を構成する部品およびスイッチ（トランジスター）２０１の耐圧によって規定される。また、上昇および下降を繰り返す電圧Ｖecoの平均電圧は、どのような電圧の電源をどのような構成の平滑回路で作り出すかによって規定される。
【００７１】
例えば、ヘッドピン駆動用の電源として４２Ｖを使用し、図１に示すように平滑回路１４を構成した場合を想定する。例えば５０％程度のデューティー比で供給される電圧に基づく電流を平滑化するとすれば、オフ区間でほぼ０Ｖであれば、平滑回路での電流消費を考慮すると、オン区間で約１００Ｖ程度の電圧が必要になる。
実際には、図４に示すように、ｐチャネルＦＥＴ１３０がオンになっている時点ｔ4から時点ｔ7までの期間に、下降している電圧Ｖecoが平滑回路１４に供給される。このため、ｐチャネルＦＥＴ１３０がオンになっている期間の平均電圧が約１００Ｖとなるように設計することが好ましい。
【００７２】
また、コイル２００に流した電流を遮断することによって印字を終了した場合、コイル２００に逆起電圧が発生するが、この逆起電圧に基づく電流を時間をかけてゆっくり逃がすとすれば、その過程でコイル２００に電流が流れ続けることになる。そのため、コイル２００に磁力が生じ、印字後のヘッドピン２０７が元の位置に戻る動作を妨げることになり、ヘッドピン２０７が記録媒体２０９に引っかかる場合がある。
そのため、高速な印字を実現するためには、印字後はヘッドピン２０７をすばやく元の位置に戻す必要がある。例えば、ヘッドの移動スピードや紙送りのスピード等を考慮して、印字後、例えば数十μ秒以内に、コイル２００に発生した逆起電圧に基づく電流を逃がすように設計される。
【００７３】
コイル２００に生じた逆起電圧に基づく電流を早く逃がすには、電圧Ｖecoの電圧変動範囲の下限を高くすることが好ましい。しかし、前述したように、部品の耐圧や、どのような電圧の電源をどのような構成の平滑回路で作り出すか等の制約のため、電圧Ｖecoの変動範囲の上限や電圧Ｖecoの平均電圧を変えることはできない。
【００７４】
設計された平均電圧を中心に、ｐチャネルＦＥＴ１３０を高速にスイッチングさせることで、電圧Ｖecoを狭い変動範囲で変動させることも考えられる。しかしながら、この場合、ｐチャネルＦＥＴ１３０の動作周波数の上限が数ＭＨｚ程度であるため、ｐチャネルＦＥＴ１３０をそれ以上に高速にスイッチングさせることはできない。
従って、電圧Ｖecoの電圧変動範囲の下限は、部品の耐圧、および、電圧及び平滑回路の構成や仕様の制限を守りつつ、下限を高く設定するために、ｐチャネルＦＥＴ１３０をスイッチングさせることができる周波数の上限によって規定される。
【００７５】
本実施形態の逆起電圧回生回路１０によれば、電圧Ｖecoの電圧変動範囲を狭くすることが可能である。このため、電圧変動範囲の上限を低くすることにより、適切な耐圧特性を有する回路素子により逆起電圧回生回路１０が実現可能であり、電圧変動範囲の下限を高くすることで、ドットインパクトプリンターの印字速度の高速化が可能となる。従って、本実施形態の逆起電圧回生回路１０は、電圧Ｖecoの電圧変動範囲の縮小を可能とし、ドットインパクトプリンターのコイル２００の逆起電圧を回生する逆起電圧回生回路１０として最適である。
そして、本実施形態の逆起電圧回生回路１０を備えたドットインパクトプリンターは、ヘッドピン駆動用のコイル２００に発生した逆起電圧に基づく電力の中で、電源に回生される電力の割合を高めることができると共に、素子の発熱を減少させることができる。
【００７６】
以上のように、実施形態に係るドットインパクトプリンターは、ヘッドピン２０７を駆動するコイル２００と、コイル２００をオンオフさせるスイッチ２０１と、スイッチ２０１がオフされた場合にコイル２００の逆起電圧を回生する逆起電圧回生回路１０と、を備える。
逆起電圧回生回路１０は、第１検出回路１１、第１スイッチ回路１３、平滑回路１４、第２検出回路１５、及び第２スイッチ回路１６を備える。平滑回路１４は、第１スイッチ回路１３を介してコイル２００に接続され、コイル２００に発生する逆起電圧を平滑して出力する。第１検出回路１１は、コイル２００に発生する逆起電圧が所定電圧Ｖst1以上となった場合に第１の信号を出力する。第１スイッチ回路１３は、第１の信号の出力に従ってターンオンして、コイル２００と平滑回路１４とを導通させる。第２検出回路１５は、コイル２００に発生する逆起電圧が所定電圧Ｖst2以下となった場合に第２の信号を出力する。第２スイッチ回路１６は、第２の信号の出力に従って第１スイッチ回路１３をターンオフさせる。
これにより、コイル２００の逆起電圧が所定電圧Ｖst1以上になると第１スイッチ回路１３がオンになり、コイル２００の電圧が所定電圧Ｖst2以下になると、第２スイッチ回路１６の作用により第１スイッチ回路１３がオフにされる。このため、第１スイッチ回路１３をオンさせる作用とオフさせる作用とが、それぞれコイル２００の電圧値に基づいて制御される。従って、第１スイッチ回路１３を、コイル２００の電圧値に対応して速やかにオン／オフさせることができ、第１スイッチ回路１３のオン／オフによるコイル２００の電圧値の脈動の周期を短縮し、電圧の変動の幅を小さくすることができる。
【００７７】
また、第２スイッチ回路１６は、第２の信号によりターンオンして、第１スイッチ回路１３の寄生容量に蓄積された電荷をディスチャージさせるので、第１スイッチ回路１３を速やかにオフに切り替えることができる。
また、第１スイッチ回路１３はｐチャネルＦＥＴ１３０を備える。第２スイッチ回路１６は、ｐチャネルＦＥＴ１３０のゲートとソースの間に接続され、第２の信号によりターンオンして、ｐチャネルＦＥＴ１３０のゲート−ソース間の寄生容量をディスチャージさせる。このため、ｐチャネルＦＥＴ１３０のゲート−ソース間に蓄積された電荷をディスチャージさせることにより、速やかにオフに切り替えることができる。
【００７８】
また、第２スイッチ回路１６のｐｎｐトランジスター１６０は、コイル２００に発生する逆起電圧が所定電圧Ｖst1以上となった場合にオフ状態であるから、第１スイッチ回路１３をオンさせる動作に影響を及ぼすおそれがない。従って、第１スイッチ回路１３を速やかにオンさせることができる。
また、所定電圧Ｖst1の絶対値は所定電圧Ｖst2の絶対値よりも高いので、第１スイッチ回路１３がオンに切り替わるときに、第２スイッチ回路１６が確実にオフになっている。このため、第２スイッチ回路１６が、第１スイッチ回路１３をオンさせる動作に影響を確実に防止できる。このため、第１スイッチ回路１３をオンにする作用、およびオフにする作用を、それぞれ独立して実行させ、速やかに第１スイッチ回路１３をオン／オフできる。
【００７９】
なお、上述した実施の形態は、あくまでも本発明の一態様を示すものであり、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に多様な変更または改良を加えることが可能であることが当業者には明らかである。また、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。上記実施形態では、第１スイッチ回路１３は、ｐチャネルＦＥＴ１３０で構成され、第２スイッチ回路１６はｐｎｐトランジスター１６０で構成されるが、本発明はこれに限定されない。例えば、ｐチャネルＦＥＴ１３０を、チャージポンプ等と併用してｎチャネルＦＥＴで構成し、ｐｎｐトランジスター１６０をｎｐｎトランジスターで構成することも可能である。
また、上記した実施形態では、ｐチャネルＦＥＴ１３０のゲート−ソース間の寄生容量に蓄積された電荷をディスチャージさせるスイッチング素子としてｐｎｐトランジスター１６０を用いたが、他のスイッチング素子を用いて構成することも可能である。さらに、ヘッドピン駆動回路２０に対して逆起電圧回生回路１０を設ける数、ヘッドピン駆動回路２０及び逆起電圧回生回路１０の接続状態等の細部においても、任意に変更可能である。
【符号の説明】
【００８０】
１０…逆起電圧回生回路、１１…第１検出回路（第１の電圧検出回路）、１１０…抵抗、１１１…ツェナーダイオード、１２…制御信号生成回路、１２０…ｐチャネルＦＥＴ、１２１…抵抗、１２２…抵抗、１２３…抵抗、１２４…抵抗、１２５…ｎチャネルＦＥＴ、１３…スイッチ回路（第１のスイッチ回路）、１３０…ｐチャネルＦＥＴ（ＦＥＴ）、１４…平滑回路、１４０…ダイオード、１４１…コイル、１４２…コンデンサー、１５…第２検出回路（第２の電圧検出回路）、１５０…ツェナーダイオード、１５１…抵抗、１５２…抵抗、１５３…ｐｎｐトランジスター、１５４…抵抗、１５５…抵抗、１６…第２スイッチ回路（第２のスイッチ回路）、１６０…ｐｎｐトランジスター、２０…ヘッドピン駆動回路、２００…コイル（駆動コイル）、２０１…スイッチ（コイルスイッチ回路）、２０２…ダイオード、２０３…軸、２０４…レバー、２０５…戻しバネ、２０６…鉄心、２０７…ヘッドピン、２０８…インクリボン、２０９…記録媒体、Ｖｓｔ１…所定電圧（第１の所定電圧）、Ｖｓｔ２…所定電圧（第２の所定電圧）。
【図１】
2015171024.tif 000003
【図２】
2015171024.tif 000004
【図３】
2015171024.tif 000005
【図４】
2015171024.tif 000006
【図５】
2015171024.tif 000007