(57)【要約】      （修正有）【課題】結晶欠陥の発生を抑制し、所望の組成を生成しうる半導体装置の製造方法を提供する。【解決手段】半導体基板１００を用意する工程と、半導体基板上に誘電膜となる加工前薄膜１１０を形成する工程と、加工前薄膜中に含有されている元素と同元素のイオンを注入する工程と、イオンが注入された加工前薄膜にマイクロ波を照射し熱処理する工程と、を有する。イオンを注入する工程において、注入するイオンの元素は、酸素又は窒素を用いる。【選択図】図４
2015211161.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板を用意する工程と、
前記半導体基板上に膜を形成する工程と、
前記膜中に含有されている元素と同元素のイオンを注入する工程と、
イオンが注入された前記膜にマイクロ波を照射し熱処理する工程と、
を有する半導体装置の製造方法。
【請求項２】
注入する前記イオンの元素は酸素又は窒素である請求項１に記載の半導体装置の製造方法。
【請求項３】
前記膜の下部に、下部層を設ける工程と、
前記膜の上部に、上部層を設ける工程と、
を有し、
前記マイクロ波を照射する工程は、前記上部層を設ける工程後に行う請求項１又は２の半導体装置の製造方法。
【請求項４】
前記膜は誘電膜を構成する請求項３に記載の半導体装置の製造方法。
【請求項５】
前記下部層は下部電極、前記上部層は上部電極であり、
前記下部電極、前記誘電膜及び前記上部電極とでキャパシタを構成する請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
金属、絶縁膜、半導体等を含む薄膜を積層した際、これら薄膜において、元素の欠損が生じることがあり、所望の組成と異なる組成の膜が形成される場合がある。当該膜に対してはイオン注入法により、欠損元素を補う手法が考えられている。
【０００３】
イオン注入の際、イオンが衝突した膜には欠陥が導入されるが、欠陥は、イオンが注入された層の結晶性や電気伝導等の特性の悪化の原因となるため、熱処理することによって欠陥を修復させている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３７５８１３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、結晶欠陥の発生を抑制し、所望の組成を生成しうる半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００６】
上記課題を解決するために実施形態の半導体装置の製造方法は、半導体基板を用意する工程と、前記半導体基板上に膜を形成する工程と、前記膜中に含有されている元素と同元素のイオンを注入する工程と、イオンが注入された前記膜にマイクロ波を照射し熱処理する工程と、を有する。前記イオンを注入する工程において、注入する前記イオンの元素は、酸素又は窒素を用いる。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態の製造方法において製造工程を示す半導体装置の製造途中を示す断面図である。
【図２】第１の実施形態の半導体装置の工程の一部を示す断面図。
【図３】第１の実施形態の半導体装置の工程の一部を示す断面図。
【図４】第１の実施形態の半導体装置の工程の一部を示す断面図。
【図５】第１の実施形態の半導体装置の工程の一部を示す断面図。
【図６】第１の実施形態の半導体装置の工程の一部を示す断面図。
【図７】第１の実施形態の半導体装置の工程の一部を示す断面図。
【図８】第１の実施形態の半導体装置の工程の一部を示す断面図。
【図９】第１の実施形態の半導体装置の工程の一部を示す断面図。
【図１０】第１の実施形態の半導体装置の工程の一部を示す断面図。
【図１１】第１の実施形態の半導体装置の工程の一部を示す断面図。
【図１２】第１の実施形態の半導体装置の工程の一部を示す断面図。
【図１３】第１の実施形態の半導体装置の工程の一部を示す断面図。
【発明を実施するための形態】
【０００８】
（第１の実施形態）
本実施形態において、例えばメモリ機能を有する機能性の絶縁膜を有する半導体装置の製造工程について説明する。ここで半導体装置は、例えば、ＦｅＲＡＭ（Ferroelectric Random Access Memory）であるが、ＦｅＲＡＭに限らずＰＣＲＡＭ（Phase-change Random Access Memory）及びＭＲＡＭ（Magnetoresistive Random Access Memory）等の半導体装置であってもよい。
【０００９】
図１〜図１３は、第１の実施形態の半導体装置の製造方法の製造工程の概要を示す断面図である。
【００１０】
図１に示すように、チャンバー（図示せず）内に半導体基板１００を用意する。半導体基板１００の表面には、ソース・ドレイン領域１０１が選択的に設けられている。ここで、半導体基板はｎ型であり、ソース・ドレイン領域１０１はｐ型である。半導体基板１００の表面にソース・ドレイン領域１０１、エクステンション領域１０２が設けられ、また、素子分離用絶縁膜１０３が設けられる。
【００１１】
半導体基板１００としては、例えば、面方位（１００）のＳｉ単結晶基板を用いるが、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＧａＡｓ等の単結晶基板を用いてもよく、ＳＯＩ（Silicon On Insulator）基板を用いてもよい。また上記材料の多結晶あるいはアモルファス基板でもよい。半導体基板１００上には、ゲート絶縁膜１０５及びゲート電極１０６が積層され、ゲート絶縁膜１０５及びゲート電極１０６の側面には、サイドウォール絶縁膜１０４が積層される。また、該サイドウォール絶縁膜１０４は、エクステンション領域１０２上に設けられている。ゲート絶縁膜１０５としては、例えば、熱酸化法あるいはプラズマ酸化法を用いた酸化シリコン、酸化シリコン膜を窒素含有ガス中で加熱処理あるいはプラズマ処理した窒化酸化シリコン膜、あるいは高誘電率（Ｈｉｇｈ−ｋ）膜等が挙げられる。ソース・ドレイン領域１０１には、ゲート絶縁膜１０５を介してゲート電極１０６が選択的に形成されている。
【００１２】
さらに、第１の半導体基板１００上には、第１の絶縁膜１０７が設けられ、ソース・ドレイン領域１０１上には、選択的に第１のＷ（タングステン）プラグ１０８が設けられているものとする。
【００１３】
図２に示すように、加工前下部電極１０９を形成した後、加工前薄膜１１０を形成する。加工前薄膜１１０は、最終的に誘電膜となる膜であり、厚さは、約１〜２００ｎｍ程度である。加工前下部電極１０９は、例えば白金、酸化イリジウムを含む。加工前薄膜１１０ａは、加工前薄膜１１０は、例えば、ビスマス、ランタン又はチタン等の少なくともいずれかを含む酸化物であり、絶縁膜である。
【００１４】
加工前薄膜１１０を形成した際、加工前薄膜１１０の組成は所望の組成からずれが生じており、所望の組成に対して酸素の欠損が生じているものとする。膜を形成する際、供給ガスの供給量が不足していたり、膜を構成する各成分ごとに膜の成長速度が異なる。このため、形成された膜において、所望の組成に対してずれが生じたり、ある成分の欠損が生じやすい。
【００１５】
図３に示すように、加工前薄膜１１０に酸素イオンの注入を行う。約１〜２０ｎｍ程度の薄い加工前薄膜１１０へイオン注入の方法として、例えば、プラズマドーピングを行うことが望ましい。これにより効率的に酸素イオンを注入することができる。イオン注入された加工前薄膜１１０には、欠損している元素のイオンが補充されるが、酸素イオンが加工前薄膜１１０に衝突することにより加工前薄膜１１０ａ中に欠陥が生じることになる。
【００１６】
イオン注入時において、酸素雰囲気、又はプラズマ励起のための希ガス、ヘリウム、ネオン、アルゴン等で希釈した酸素雰囲気中で行う。
【００１７】
イオン注入の際、例えば、チャンバー内に１３．５６ＭＨｚ程度の高周波を生じさせて雰囲気中の酸素をイオン化する。同時に、半導体基板１００に電圧を印加することで酸素イオンを半導体基板１００に引き込む。これにより、酸素イオンが加工前薄膜１１０に注入される。
【００１８】
イオン注入の際のイオンの加速エネルギーの範囲は例えば０．５ｋｅＶ〜９ｋｅＶであり、ドーズ量は例えば１Ｅ１４ｃｍ１０Ｅ−２〜１Ｅ１５ｃｍ１０Ｅ−２の範囲で行う。加工前薄膜１１０が薄い場合にも、半導体基板１００中にもイオンが突き抜けることにより半導体基板１００が劣化するのを防止するためである。
【００１９】
なお、本実施形態において、金属酸化物の酸素の欠損を補うために酸素のイオン注入を行うが、注入するイオンは、酸素以外に、窒素原子が欠損している場合には窒素のイオン注入を行ってもよい。また、Ａｌ、Ｓｉ、Ｇｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｔｉ、Ｖ、Ｍｎ、Ｆｅ、Ｔａ、Ｗ、等を含む金属又は半導体のイオン注入も可能である。なお、イオン注入する加工前薄膜１１０が例えば２０ｎｍ以上と厚い場合にはビームライン注入により欠損元素を導入することも可能である。
【００２０】
イオン注入を行った後、必要に応じて、半導体基板１００の洗浄を行う。
【００２１】
図４に示すように、マイクロ波を加工前薄膜１１０に照射し、マイクロ波を照射することによる熱処理を行う。この時、加工前薄膜１１０は、欠陥が生じることにより結晶性（規則性）が乱れている。結晶性が乱れると、双極子モーメント（電荷の偏り）が大きくなる。このため、加工前薄膜１１０の双極子モーメントは、イオン注入されていない層（例えば加工前下部電極１０９等）と比較して大きくなっている。マイクロ波は、双極子モーメントが大きい層ほど吸収されやすいため、加工前薄膜１１０は優先的に熱処理されることになる。一方、加工前下部電極１０９は、加工前薄膜１１０と比較してマイクロ波の吸収効率が低いため、加工前薄膜１１０と比較して加熱されにくい。つまり、加工前薄膜１１０中の温度は隣接する他の層（例えば加工前下部電極１０９）よりも上昇することになる。
【００２２】
マイクロ波の照射の際の雰囲気は、酸素欠損の回復の効果が高いという理由から酸素雰囲気で行うことが望ましいが、形成する膜が窒化膜の場合、窒素雰囲気中で行ってもってもよい。圧力は大気圧付近とする。マイクロ波照射の際、意図しないプラズマ着火を防止するためである。
【００２３】
マイクロ波を照射する際の電力は、例えば１ｋＷ〜６ｋＷの範囲で行う。電力が当該値よりも大きい場合、加工前薄膜１１０の温度が急激に上昇し、これに伴い急激に熱膨張して破損するおそれがあるので、これを防ぐものである。
【００２４】
マイクロ波を照射する時間は、例えば、５分〜３０分程度であることが望ましい。５分よりも時間が短いと十分に温度を上昇させることができず、また、３０分以上照射した場合、加工前薄膜１１０が必要な温度以上に上昇することにより加工前薄膜１１０の電気特性の劣化又は加工前薄膜１１０の破損の原因となるからである。
【００２５】
また、１〜９ｎｍ程度の狭い領域を選択してマイクロ波を照射することが可能であり、マイクロ波が達する深さも制御することが可能である。
【００２６】
以上のようにして、熱処理することで加工前薄膜１１０ａ中の欠陥は修復される。
【００２７】
図５に示すように、加工前薄膜１１０上に加工前上部電極１１１を設ける
図６に示すように、加工前上部電極１１１ａ上にレジスト（図示せず）を設けエッチング処理し、加工する。これにより積層順に下部電極１０９ａ、薄膜１１０ａ及び上部電極１１１ａとする。これにより、下部電極１０９ａ、薄膜１１０ａおよび上部電極１１１ａを備えるキャパシタが形成される。
【００２８】
なお、本実施形態において、加工前薄膜１１０を形成した後、イオン注入を行い、加工前上部電極１１１を形成した後、マイクロ波による熱処理をする工程を行ってもよい。また、マイクロ波は、薄膜１１０ａが設けられた領域のみを選択することも可能であるため、イオン注入を行い、エッチングによる加工前下部電極１０９、加工前薄膜１１０及び加工前上部電極１１１の加工後、マイクロ波を照射することによる熱処理をする工程を行っても良い。
【００２９】
図７に示すように、第１の絶縁膜１０７上に第２の絶縁膜１１２を形成する。第２の絶縁膜１１２は、ＣＶＤ法又はスパッタリング法等により形成する。第２の絶縁膜１１２の材質は、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）等である。
【００３０】
図８に示すように、第２の絶縁膜１１２に加工を施し、上部電極１１１上に第２のＷプラグ１１３を設ける。
【００３１】
図９に示すように、第２のＷプラグ１１３及び、第２の絶縁体膜１１２上に加工前第１の金属配線層１１４を設ける。
【００３２】
図１０に示すように、レジストを形成した後（図示せず）エッチング処理により、加工前第１の金属配線１１４に加工を施す。加工前第１の金属層１１４は、加工されると第１の金属配線１１４ａ、１１４ｂ及び１１４ｃを形成する。
【００３３】
図１１に示すように、第１の金属配線１１４ａ、１１４ｂ及び１１４ｃ及び、第２の絶縁膜１１２上に第３の絶縁膜１１５を設ける。第１の金属配線１１４ａは、第２のＷプラグ１１３と電気的に接続している。その後、第３の絶縁膜１１５に加工を施し、第１の金属配線１１４ａに接続する第３のＷプラグ１１６を設ける。
【００３４】
図１２に示すように、加工前第２の金属配線１１７を形成する。その後、加工前第２の金属配線１１７上にレジストを設けてエッチング処理を施すことにより、第２の金属配線１１７ａ及び１１７ｂを形成する。
【００３５】
図１３に示すように、第３の絶縁膜１１５上に第４の絶縁膜１１８を設け、半導体装置２００とする。
【００３６】
本実施形態の半導体装置２００の製造方法の効果について説明する。
【００３７】
本実施形態の半導体装置２００の製造方法は、形成した加工前薄膜１１０にイオン注入を行い、酸素又は窒素等の補充と、これと同時に加工前薄膜１１０中に欠陥を導入してマイクロ波の吸収効率を高めた後、マイクロ波を照射することによる熱処理を行うことにより選択的に加工前薄膜１１０を熱処理することができる。このため、意図しない領域に対して熱処理することを防ぐことができる。さらには、結晶欠陥の発生を抑制し、所望の組成を備えた薄膜１１０ａを形成することができる。
【００３８】
また、熱処理の際、それぞれの層の温度が異なることにより、半導体装置２００全体として、温度が上昇することをさらに抑えることができる。これにより、上部電極１１１ａ又は下部電極１０９ａと高誘電率を有する薄膜１１０ａ中の酸素が反応することを防ぐことができる。
【００３９】
イオン注入により生じた欠陥の修復方法として、例えば半導体装置２００全体を熱処理した場合を検討する。この場合、半導体基板１００上に設けられた第１の絶縁膜１０７、第２の絶縁膜１１２、第１の金属配線１１４ａ、１１４ｂ及び１１４ｃ、第１、第２及び第３のＷプラグ１０８、１１３、１１６等の各層及び電極間で界面反応が生じやすく、薄膜１１０ａに隣接する層中の酸素原子や金属原子の拡散が生じたり、上部電極１１１ａと薄膜１１０ａとの間、又は下部電極１０９ａと薄膜１１０ａとの間に界面反応層が生じる場合がある。拡散が生じると薄膜１１０ａ等の層の組成が所望の組成に対してずれた組成となってしまうため、電気特性悪化の原因になり、半導体装置の動作の際、界面反応層はリーク電流や電荷トラップの原因となる。
【００４０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４１】
１００  半導体基板
１０１  ソース・ドレイン領域
１０２  エクステンション領域
１０３  素子分離用絶縁膜
１０４  サイドウォール絶縁膜
１０５  ゲート絶縁膜
１０６  ゲート電極
１０７  第１の絶縁膜
１０８  第１のＷ（タングステン）プラグ
１０９ａ  下部電極（下部層）
１１０ａ  薄膜
１１１ａ  上部電極（上部層）
１１２  第２の絶縁膜
１１３  第２のＷプラグ
１１４ａ、１１４ｂ、１１４ｃ  第１の金属配線
１１５  第３の絶縁膜
１１６  第３のＷプラグ
１１７ａ、１１７ｂ  第２の金属配線
１１８  第４の絶縁膜
２００  半導体装置 
【図１】
2015211161.tif 000003
【図２】
2015211161.tif 000004
【図３】
2015211161.tif 000005
【図４】
2015211161.tif 000006
【図５】
2015211161.tif 000007
【図６】
2015211161.tif 000008
【図７】
2015211161.tif 000009
【図８】
2015211161.tif 000010
【図９】
2015211161.tif 000011
【図１０】
2015211161.tif 000012
【図１１】
2015211161.tif 000013
【図１２】
2015211161.tif 000014
【図１３】
2015211161.tif 000015