(57)【要約】【課題】チャージポンプ駆動用の発振信号が受信信号と干渉を起こさないようにする。【解決手段】スイッチ制御回路１は、切替制御データの電圧レベルを各ビットごとに変換して、スイッチ回路２を切替制御する切替制御信号を生成するレベルシフタ７と、レベルシフタ７の電源電圧を生成する電圧生成回路６と、を備える。電圧生成回路６は、発振周波数がスペクラム拡散された第１発振信号を生成する第１発振器２１と、第１発振信号に基づいて基準電圧の昇圧および降圧動作の少なくとも一方を行って、電源電圧を生成するチャージポンプ２２と、を有する。【選択図】図１
2015171220.tif 000002
【特許請求の範囲】
【請求項１】
スイッチ回路を切替制御する切替制御信号を生成するレベルシフタと、
発振周波数がスペクトラム拡散された第１発振信号を生成する第１発振器と、前記第１発振信号に基づいて基準電圧の昇圧および降圧動作の少なくとも一方を行って、電源電圧を生成する電源回路と、を有し、前記レベルシフタに変換電源電圧を供給する電圧生成回路と、を備えるスイッチ制御回路。
【請求項２】
前記第１発振信号の発振周波数よりも低い発振周波数で発振する第２発振信号を生成する第２発振器を備え、
前記第１発振器は、前記第２発振信号の電圧レベルに応じて、前記第１発振信号の発振周波数を可変制御する請求項１に記載のスイッチ制御回路。
【請求項３】
前記第１発振器は、
リング状に接続されたｎ個（ｎは３以上の奇数）のインバータと、
前記第２発振信号の電圧レベルに応じて、前記ｎ個のインバータのそれぞれの遅延時間を可変制御する遅延制御回路と、を有する請求項２に記載のスイッチ制御回路。
【請求項４】
前記遅延制御回路は、
前記ｎ個のインバータに流れる電流を調整するカレントミラー回路と、
前記第２発振信号の電圧レベルに応じて、前記カレントミラー回路を介して各インバータに流れる電流を調整する可変インピーダンス回路と、を有する請求項３に記載のスイッチ制御回路。
【請求項５】
前記第１発振器は、リング状に接続されたｎ個（ｎは３以上の奇数）のインバータを備え、
前記ｎ個のインバータのそれぞれは、互いに導電型の異なる２つのＭＯＳトランジスタを有し、
前記第２発振信号は、前記２つのＭＯＳトランジスタの少なくとも一方のボディに入力される請求項２に記載のスイッチ制御回路。
【請求項６】
異なる無線方式の高周波信号を入出力する複数の無線部と、
前記複数の無線部に入出力される複数の高周波信号のうち一つを切替制御信号に基づいて選択するスイッチ回路と、
前記切替制御信号を生成するスイッチ制御回路と、を備え、
前記スイッチ制御回路は、
前記スイッチ回路の切替制御信号の電圧レベルを変換するレベルシフタと、
発振周波数がスペクトラム拡散された第１発振信号を生成する第１発振器と、前記第１発振信号に基づいて基準電圧の昇圧および降圧動作の少なくとも一方を行って、電源電圧を生成する電源回路と、を有し、前記レベルシフタに変換電源電圧を供給する電圧生成回路と、を備える無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、スイッチ回路の切替を行うスイッチ制御回路、半導体装置および無線通信装置に関する。
【背景技術】
【０００２】
最近のスマートフォンや携帯電話等の移動体通信端末は、ＧＳＭ（Global System for Mobile Communications、登録商標）方式に加えて、ＵＭＴＳ（Universal Mobile Telecommunications System）方式と呼ばれる第三世代（３Ｇ）、更に３Ｇのデータ通信を高速化したＬＴＥ（Long Term Evolution）と呼ばれる第四世代（３．９Ｇ）などの無線通信規格に対応したものが増えている。これらの複数の無線方式に対応可能するには、移動体通信端末の内部に、例えばＳＰ８Ｔ（Single-Pole 8-Throw）のような複数の高周波入出力端子の切替を行う高周波半導体スイッチ回路を設ける必要がある。
【０００３】
高周波半導体スイッチ回路は、高速に無線信号を切り替える回路部分と、デジタル論理演算を行う回路部分が混在しており、両回路間で信号の送受を行う際に、信号のレベル変換が必要となる。信号のレベル変換を行うには、複数の電源電圧が必要となる。通常は、発振器と電源回路を用いて基準電圧を昇圧または降圧して複数の電源電圧を生成している。
【０００４】
しかしながら、例えばＵＭＴＳ方式の場合、送信周波数に近接した所定の周波数帯域内で受信を行うため、電源回路駆動用の発振信号の高調波成分が受信信号と干渉して正常に受信できなくなるおそれがある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特表２００５−５１５６５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする課題は、電源電圧生成用の発振信号が受信信号と干渉を起こしにくくすることができるスイッチ制御回路および無線通信装置を提供することにある。
【課題を解決するための手段】
【０００７】
本実施形態によれば、スイッチ回路を切替制御する切替制御信号を生成するレベルシフタと、
発振周波数がスペクトラム拡散された第１発振信号を生成する第１発振器と、前記第１発振信号に基づいて基準電圧の昇圧および降圧動作の少なくとも一方を行って、電源電圧を生成する電源回路と、を有し、前記レベルシフタに変換電源電圧を供給する電圧生成回路と、を備えるスイッチ制御回路が提供される。
【図面の簡単な説明】
【０００８】
【図１】一実施形態に係るスイッチ制御回路１とスイッチ回路２の概略構成を示すブロック図。
【図２】スイッチ回路２の内部構成の一例を示す回路図。
【図３】ドライバ部５内のレベルシフタ７の第１例を示す回路図。
【図４】電圧生成回路６の内部構成を具体化した一例を示すブロック図。
【図５】スイッチ制御回路１とスイッチ回路２における各信号の周波数スペクトラムを示す図。
【図６】第１発振信号の発振周波数が一定の場合の高調波ノイズの周波数スペクトラムを示す図。
【図７】スペクトラム拡散させた場合の周波数スペクトラムを示す図。
【図８】第１発振器２１の内部構成を具体化した第１例の回路図。
【図９】第２発振器２３の内部構成を具体化した一例を示す回路図。
【図１０】（ａ）は第２発振信号の信号波形図、（ｂ）は第２発振信号を入力した場合の第１発振信号の信号波形図、（ｃ）は第２発振信号を入力しない場合の第１発振信号の信号波形図。
【図１１】ハイレベル側の電源電圧を昇圧して、ロウレベル側の電源電圧を負電圧にするレベルシフタ７の一例を示す回路図。
【図１２】第１発振器２１の内部構成を具体化した第２例を示す図。
【図１３】第１リングオシレータ３１内のインバータ一段分の構成を示す回路図。
【図１４】スイッチ制御回路１およびスイッチ回路２を実装した無線通信装置５１の概略構成を示すブロック図。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明の実施形態を説明する。以下の実施形態では、スイッチ制御回路および無線通信装置内の特徴的な構成および動作を中心に説明するが、スイッチ制御回路および無線通信装置には以下の説明で省略した構成および動作が存在しうる。ただし、これらの省略した構成および動作も本実施形態の範囲に含まれるものである。
【００１０】
図１は一実施形態に係るスイッチ制御回路１とスイッチ回路２の概略構成を示すブロック図である。図１のスイッチ制御回路１とスイッチ回路２は、半導体基板上に一体に形成してワンチップ化してもよいし、あるいは複数の半導体チップで構成してもよい。
【００１１】
図１のスイッチ制御回路１は、入力インタフェース部３と、デコーダ４と、ドライバ部５と、電圧生成回路６とを有する。
【００１２】
入力インタフェース部３は、入力された複数の切替制御信号のそれぞれをバッファリングする複数の入力バッファを有する。複数の切替制御信号は、例えば無線方式の切替を制御する不図示の通信コントローラから出力される。
【００１３】
デコーダ４は、入力インタフェース部３でバッファリングされた複数の切替制御信号をデコードして、ｎビットの切替制御データを生成する。デコーダ４を設けることで、入力インタフェース部３に入力される複数の切替制御信号の本数を削減できる。なお、デコーダ４は必須の構成ではなく、省略する場合もありうる。
【００１４】
ドライバ部５は、切替制御データの各ビット値のレベル変換を行う複数のレベルシフタ７を有する。複数のレベルシフタ７でレベル変換された信号（切替制御信号）は、スイッチ回路２に入力される。このように、ドライバ部５は、切替制御データの信号レベルを、スイッチ回路２で切替動作を行うのに適した電圧レベルの切替制御信号に変換する。
【００１５】
スイッチ回路２は、レベル変換された切替制御信号に基づいて、複数の高周波信号ＲＦ１〜ＲＦｎから一つを選択して、アンテナポートＡＮＴに接続する。
【００１６】
図２はスイッチ回路２の内部構成の一例を示す回路図である。図２のスイッチ回路２は、ＳＰ８Ｔ（Single-Pole 8-Throw）スイッチと呼ばれるものである。このＳＰ８Ｔスイッチは、切替制御信号（Con1a、Con1b）〜（Con4a、Con4b）に応じて、８つのＲＦポートＲＦ１〜ＲＦ８のいずれか一つをアンテナポートＡＮＴと導通させる切替動作を行う。
【００１７】
図２のＳＰ８Ｔスイッチは、アンテナポートＡＮＴと８つのＲＦポートＲＦ１〜ＲＦ８のそれぞれとの間に複数のＦＥＴを多段直列接続して構成されるスルーＦＥＴ９と、各ＲＦポートと接地電位との間に複数のＦＥＴを多段直列接続して構成されるシャントＦＥＴ１０とを有する。各ＦＥＴの閾値電圧Ｖthは例えば０Ｖである。
【００１８】
スルーＦＥＴ９とシャントＦＥＴ１０が複数のＦＥＴを多段直列接続しているのは、送信時には、数十ボルトの電圧振幅になるため、各ＦＥＴにかかる電圧を抑えるためである。
【００１９】
図３はドライバ部５内のレベルシフタ７の第１例を示す回路図である。ドライバ部５には、複数の切替制御データに対応する複数のレベルシフタ７が設けられており、そのそれぞれが図３と同様の回路で構成されている。図３のレベルシフタ７は、正電圧からなる第１電源電圧Ｖddと、負電圧からなる第２電源電圧Ｖｎとを用いてレベル変換を行う。第２電源電圧Ｖｎは電圧生成回路６で生成される。第１電源電圧Ｖddはスイッチ制御回路１に外部から供給される外部電源電圧でもよいし、この外部電源電圧を不図示の降圧型レギュレータで降圧した電圧でもよい。
【００２０】
図３のレベルシフタ７は、インバータ１１と、ソース側が第１電源電圧Ｖddに接続された２つのＰＭＯＳトランジスタＱ１，Ｑ２と、一方のゲートが他方のドレインに接続されてソースが接地電位に設定される２つのＮＭＯＳトランジスタＱ３，Ｑ４からなる電圧保持回路１２とを有する。
【００２１】
デコーダ４が生成した切替制御データは、各ビットごとに対応するレベルシフタ７に入力される。レベルシフタ７内のインバータは、切替制御データを反転出力する。
【００２２】
例えば、切替制御データがハイレベルであれば、インバータ１１の出力はロウレベルになり、ＰＭＯＳトランジスタＱ１がオンして、第１電源電圧Ｖddに近い電圧レベルのハイ電圧がＣｏｎ［ｉ］から出力される。このとき、ＰＭＯＳトランジスタＱ２はオフ状態であるため、Ｃｏｎ［ｉ］／は第２電源電圧Ｖｎに近い電圧レベルのロウ電圧を出力する。
【００２３】
図４は電圧生成回路６の内部構成を具体化した一例を示すブロック図である。図示のように、電圧生成回路６は、第１発振器２１と、チャージポンプ（電源回路）２２と、第２発振器２３とを有する。このうち、第１発振器２１とチャージポンプ２２は負電圧生成回路６ａを構成する。第１発振器２１は、発振周波数がスペクトラム拡散された第１発振信号を生成する。チャージポンプ２２は、第１発振信号に基づいて、基準電圧の昇圧または降圧動作を行う。チャージポンプ２２で昇圧または降圧された電圧は、リップル成分を含んでいるため、フィルタ２４でリップル成分を除去して負電圧が生成される。生成された負電圧は、ドライバ部５内の各レベルシフタ７に供給される。第２発振器２３は、後述するように、第１発振器２１の発振周波数を連続的に変化させるために用いられる。このように、電圧生成回路６は、レベルシフタ７に変換電源電圧を供給する。
【００２４】
図５はスイッチ制御回路１とスイッチ回路２における各信号の周波数スペクトラムを示す図である。図５の横軸は周波数、縦軸は電力レベルである。図５の例では、送信信号周波数ｆＲＦを１ＧＨｚとしている。例えばＵＭＴＳ方式の場合、送信信号周波数よりも４５ＭＨｚ高い周波数を中心とする４ＭＨｚの帯域幅が受信帯域である。一方、図３の第１発振器２１で生成される第１発振信号の発振周波数ｆＲ0は例えば１５ＭＨｚである。第１発振信号の発振周波数が常に１５ＭＨｚであるとすると、１５ＭＨｚの整数倍の周波数間隔で第１発振信号の高調波ノイズが発生する。よって、図４に示すように、受信帯域の中心周波数である１ＧＨｚ＋４５ＭＨｚにこの高調波ノイズが重畳されてしまい、場合によっては、高調波ノイズがＵＭＴＳ方式のノイズレベルの制限閾値を超えてしまい、正常な受信動作を行えないおそれがある。
【００２５】
図６は第１発振信号の発振周波数が一定の場合の高調波ノイズの周波数スペクトラムを示す図である。図示のように、発振周波数（例えば１５ＭＨｚ）の整数倍の周波数をピーク値として指数関数的に電力レベルが低下するような波形となる。このため、受信帯域の中心周波数である１ＧＨｚ＋４５ＭＨｚでの高調波ノイズは最大となり、ＵＭＴＳ等で定めた規格値よりも高調波ノイズが大きくなってしまうおそれがある。これは、受信時のＳ／Ｎ比の低下につながる。
【００２６】
これに対して、本実施形態では、第２発振器２３で生成された第２発振信号を第１発振器２１に入力して、第１発振器２１で生成される第１発振信号の発振周波数を連続的に変化させる。すなわち、本実施形態による第１発振器２１は、第１発振信号の発振周波数をスペクトラム拡散させる。このため、図７に示すように、第１発振信号の高調波の発振周波数は広範な周波数範囲に拡散し、またピーク値も下がる。これにより、第１発振信号の高調波ノイズが受信帯域内で規格値を超えるおそれが少なくなり、受信時のＳ／Ｎ比が向上し、受信性能がよくなる。
【００２７】
次に、第１発振信号の発振周波数をスペクトラム拡散させる具体的な手法について説明する。図４の負電圧生成回路６ａは、第１発振器２１とは別個に、第２発振器２３を備えている。第２発振器２３が生成する第２発振信号の発振周波数は、第１発振器２１が生成する第１発振信号の発振周波数よりも低く設定されている。したがって、第２発振信号は、第１発振信号よりもゆったりした周波数で信号レベルが変化する。よって、第２発振信号を第１発振器２１内の所定の場所に入力することで、第１発振器２１が生成する第１発振信号の発振周波数を第２発振信号の発振周波数に合わせて連続的に可変させることができる。
【００２８】
（第１発振器２１の第１例）
図８は第１発振器２１の内部構成を具体化した第１例の回路図である。図８の第１発振器２１は、ｎ個（ｎは３以上の奇数）のインバータをリング状に接続した第１リングオシレータ３１と、各インバータの正側電源経路に接続される第１カレントミラー回路３２と、負側電源経路に接続される第２カレントミラー回路３３と、これら第１および第２カレントミラー回路３２，３３の間に接続される可変インピーダンス回路３４とを有する。第１および第２カレントミラー回路３２，３３と可変インピーダンス回路３４は、第１リングオシレータ３１内の各インバータの遅延時間を可変制御する遅延制御回路として機能する。
【００２９】
各インバータは、カスコード接続されるＰＭＯＳトランジスタＱ２１およびＮＭＯＳトランジスタＱ２２を有する。各インバータのＰＭＯＳトランジスタＱ２１には、カレントミラー回路内の対応するＰＭＯＳトランジスタＱ２３がカスコード接続されており、各インバータのＮＭＯＳトランジスタＱ２２には、カレントミラー回路内の対応するＮＭＯＳトランジスタＱ２４がカスコード接続されている。
【００３０】
可変インピーダンス回路３４のインピーダンスは、周波数可変ポート２０に入力される信号により制御される。より具体的には、周波数可変ポート２０に入力される信号の電圧レベルに応じて、可変インピーダンス回路３４のインピーダンスは変化する。可変インピーダンス回路３４は、可変抵抗素子で構成してもよいし、トランジスタと可変抵抗素子で構成してもよいし、その他の回路で構成してもよい。
【００３１】
第１発振器２１の第１例では、第２発振器２３が生成した第２発振信号を、周波数可変ポート２０に入力する。第２発振信号は、所定の発振周波数で電圧レベルが変化する信号であるため、可変インピーダンス回路３４のインピーダンスも連続的に変化することになる。可変インピーダンス回路３４のインピーダンスが連続的に変化すると、第１および第２カレントミラー回路３２，３３に流れる電流が連続的に変化する。これにより、各インバータの正側電源経路から負側電源経路に流れる電流が連続的に変化する。これはすなわち、各インバータの遅延時間が連続的に変化することを意味する。各インバータの遅延時間が連続的に変化すると、第１発振器２１で生成される第１発振信号の発振周波数が連続的に変化する。よって、図７に示すように、第１発振信号の周波数スペクトラムは広範な周波数範囲に拡散する。
【００３２】
図９は第２発振器２３の内部構成を具体化した一例を示す回路図である。図９の第２発振器２３は、ｍ個（ｍは３以上の奇数）のインバータをリング状に接続した第２リングオシレータ３５と、各インバータの正側電源経路に接続される第３カレントミラー回路３６と、負側電源経路に接続される第４カレントミラー回路３７と、これら第３および第４カレントミラー回路３６，３７の間に接続されるインピーダンス回路３８とを有する。
【００３３】
第２発振器２３で生成される第２発振信号の発振周波数は固定でよいため、第２発振器２３には可変インピーダンス回路と周波数可変ポートを設ける必要はない。また、第２発振信号は、第１発振信号よりも発振周波数が低いため、ｍ＞ｎとして、第２リングオシレータ３５のインバータの接続段数を第１リングオシレータ３１よりも多くすればよい。一例として、第２リングオシレータ３５の発振周波数は、第１リングオシレータ３１の発振周波数の１／１０程度に設定される。あるいは、第３および第４カレントミラー回路３６，３７にて、第２リングオシレータ３５内の各インバータの電源経路に流れる電流を調整して、第２発振信号の発振周波数を第１発振信号の発振周波数よりも低くしてもよい。
【００３４】
図９では、第２発振器２３で生成された第２発振信号を、カップリングコンデンサ３９を介して第１発振器２１内の第１リングオシレータ３１に入力している。カップリングコンデンサ３９を設ける理由は、直流電圧成分を除去するためである。また、図８の第１発振器２１内の可変インピーダンス回路３４は、第１および第２カレントミラー回路３２，３３の間に直列接続されるＮＭＯＳトランジスタＱ５とインピーダンス素子Ｒ１とを有する。第２発振信号はＮＭＯＳトランジスタのゲートに入力されるため、第２発振信号の信号レベルに応じてＮＭＯＳトランジスタのドレイン−ソース抵抗が変化し、これにより、第１および第２カレントミラー回路３２，３３を流れる電流を連続的に変化させることができる。
【００３５】
本発明者は、第２発振信号を第１発振器２１内の周波数可変ポート２０に入力した場合と入力しない場合の第１発振信号の信号波形をシミュレーションで求めた。このシミュレーションでは、第２発振信号の発振周波数を４００ｋＨｚとし、第２発振信号を周波数可変ポート２０に入力しない場合の第１発振信号の発振周波数を４．５３ＭＨｚとした。
【００３６】
図１０はシミュレーション結果を示す信号波形図であり、図１０（ａ）は第２発振信号の信号波形図、図１０（ｂ）は第２発振信号を入力した場合の第１発振信号の信号波形図、図１０（ｃ）は第２発振信号を入力しない場合の第１発振信号の信号波形図を示している。
【００３７】
図１０（ｂ）と図１０（ｃ）の信号波形を比較してわかるように、第２発振信号を周波数可変ポート２０に入力することで、第１発振信号は第２発振信号の信号レベルの変化に応じて周波数変調されて、第１発振信号の発振周波数は第２発振信号の周期で連続的に変化する。これにより、第１発振器２１で生成される高調波成分も、広範な周波数範囲に拡散され、高調波成分のピークレベルを全体的に抑制することができる。
【００３８】
図３のレベルシフタ７は、切替制御データのロウレベル側を負電圧にレベル変換するものであるが、ハイレベル側をより高い昇圧電圧にレベル変換するレベルシフタ７を用いてもよい。図１１はハイレベル側の電源電圧を昇圧して、ロウレベル側の電源電圧を負電圧にするレベルシフタ７の一例を示す回路図である。
【００３９】
図１１のレベルシフタ７は、インバータ４０と、初段レベル変換部４１と、後段レベル変換部４２とを有する。初段レベル変換部４１は、デコーダ４が生成した切替制御データのハイレベル信号を昇圧電圧にまで引き上げる動作を行う。後段レベル変換部４２は、デコーダ４が生成した切替制御データのロウレベル信号を負電圧にまで引き下げる動作を行う。
【００４０】
初段レベル変換部４１は、電圧保持回路４３と、２つのＮＭＯＳトランジスタＱ６，Ｑ７とを有する。電圧保持回路４３は、一方のゲートが他方のソースに接続された２つのＰＭＯＳトランジスタＱ８，Ｑ９を有する。同様に、後段レベル変換部４２は、電圧保持回路４４と、２つのＰＭＯＳトランジスタＱ１０，Ｑ１１とを有する。電圧保持回路４４は、一方のゲートが他方のソースに接続された２つのＮＭＯＳトランジスタＱ１２，Ｑ１３を有する。
【００４１】
図３のレベルシフタ７は、切替制御データのロウレベル側を負電圧にするのに対し、図１１のレベルシフタ７は、切替制御データのロウレベル側を負電圧にすることに加えて、ハイレベル側を昇圧電圧にまで引き上げるため、より大振幅のスイッチ駆動信号を生成することができる。
【００４２】
このように、ドライバ部５に、図３のレベルシフタ７と図１１のレベルシフタ７のどちらを設けるかは、後段のスイッチ回路２の仕様によって決まる。
【００４３】
図１１の昇圧電圧は、不図示の昇圧電圧生成回路にて生成される。この昇圧電圧生成回路は、図３の負電圧生成回路６ａと同様に、発振器と、チャージポンプと、フィルタとを用いて構成される。発振器は、例えば図３の第１発振器２１と同様に、２つのリングオシレータで構成され、発振器の発振周波数が連続的に変化するようにしている。これにより、図１１のレベルシフタ７を用いた場合でも、発振器から発生される高調波ノイズが受信帯域中に高いピークとなって出現するおそれがなくなる。
【００４４】
（第１発振器２１の第２例）
図８では、第１発振器２１内の第１リングオシレータ３１を構成する各インバータの電源経路に流れる電流を調整することで、第１リングオシレータ３１の発振周波数を連続的に変化させていたが、第１リングオシレータ３１の発振周波数を連続的に変化させる手法は、図８の回路に限定されない。
【００４５】
図１２は第１発振器２１の内部構成を具体化した第２例を示す図である。図１２の第１発振器２１は、第１リングオシレータ３１内の各段のインバータのボディに第２リングオシレータ３５で生成された第２発振信号を入力する。
【００４６】
図１３は第１リングオシレータ３１内のインバータ一段分の構成を示す回路図である。図１３からわかるように、第１リングオシレータ３１内のインバータは、ＰＭＯＳトランジスタＱ２１とＮＭＯＳトランジスタＱ２２とで構成されており、図３のような第１および第２カレントミラー回路３２，３３用のトランジスタは接続されていない。その代わり、これらトランジスタのボディには、第２リングオシレータ３５で生成された第２発振信号が入力されている。
【００４７】
なお、ＰＭＯＳトランジスタＱ２１のボディに入力される第２発振信号の最小信号レベルは、第１リングオシレータ３１の電源電圧レベルＶｄ１以上に設定される。例えば、Ｖｄ１＝２Ｖ、ボディの最低電圧は２Ｖ、最大電圧は３．５Ｖに設定される。
【００４８】
また、ＮＭＯＳトランジスタＱ２２のボディに入力される第２発振信号の最大信号レベルは、０Ｖ以下に設定される。例えば、ボディの最大電圧は０Ｖ、最低電圧は−２Ｖに設定される。
【００４９】
第２リングオシレータ３５で生成された第２発振信号の発振周波数は、第１リングオシレータ３１内のボディ電圧を変調しない場合の第１発振信号の発振周波数の１／１０程度に設定される。
【００５０】
これにより、第１リングオシレータ３１内の各インバータのボディ電圧は、第２発振信号の発振周波数に応じて緩やかに変動する。ボディ電圧が変動すると、各インバータの閾値電圧が変化するため、各インバータの遅延時間が変化し、結果として、第１発振器２１で生成される第１発振信号の発振周波数も連続的に変化する。
【００５１】
図１３では、第１リングオシレータ３１内の各インバータを構成するＰＭＯＳトランジスタＱ２２のボディとＮＭＯＳトランジスタＱ２１のボディの双方に第２発振信号を入力しているが、これらボディのうち、いずれか一方のみに第２発振信号を入力し、他方のボディは対応するトランジスタのソースに接続してもよい。
【００５２】
図１４は上述した実施形態によるスイッチ制御回路１およびスイッチ回路２を実装した無線通信装置５１の概略構成を示すブロック図である。図１４の無線通信装置５１は、例えば携帯電話やスマートフォン、ＰＣなどの複数の無線方式を切り替えて使用可能な各種の無線機器である。
【００５３】
図１４の無線通信装置５１は、周波数帯域および無線方式の少なくとも一方がそれぞれ異なっておりそれぞれ別個に無線通信を行う複数の無線部５２と、これら無線部５２に接続される上述のスイッチ回路２およびスイッチ制御回路１を有する。これら複数の無線部５２、スイッチ回路２およびスイッチ制御回路１は、それぞれ別チップとして支持基板（例えばプリント配線板）に実装されてもよいし、あるいは、複数の無線部５２、スイッチ回路２およびスイッチ制御回路１を同一の半導体基板上に形成してもよい。また、無線通信装置５１内にスイッチ回路２およびスイッチ制御回路１を複数組設けてもよい。
【００５４】
このように、本実施形態では、レベルシフタ７の電源電圧を生成するために用いられる第１発振信号の発振周波数をスペクトラム拡散させるため、第１発振信号の高調波成分の信号レベルを抑制でき、受信帯域でのＳ／Ｎ比を向上させることができる。
【００５５】
特に、本実施形態は、第１発振信号を生成する第１リングオシレータ３１に別個の第２リングオシレータ３５を接続するだけで実現でき、回路パラメータの複雑な調整も必要ないため、従来の回路構成からの設計変更に手間をかけなくて済む。
【００５６】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５７】
１  スイッチ制御回路、２  スイッチ回路、３  入力インタフェース部、４  デコーダ、５  ドライバ部、６  電圧生成回路、６ａ  負電圧生成回路、７  レベルシフタ、９  スルーＦＥＴ、１０  シャントＦＥＴ、１１  インバータ、１２  電圧保持回路、２０  周波数可変ポート、２１  第１発振器、２２  チャージポンプ、２３  第２発振器、２４  フィルタ、３１  第１リングオシレータ、３２  第１カレントミラー回路、３３  第２カレントミラー回路、３４  可変インピーダンス回路、３５  第２リングオシレータ、３６  第３カレントミラー回路、３７  第４カレントミラー回路、３８  インピーダンス回路、３９  カップリングコンデンサ、４０  インバータ、４１  初段レベル変換部、４２  後段レベル変換部、４３，４４  電圧保持回路
【図１】
2015171220.tif 000003
【図２】
2015171220.tif 000004
【図３】
2015171220.tif 000005
【図４】
2015171220.tif 000006
【図５】
2015171220.tif 000007
【図６】
2015171220.tif 000008
【図７】
2015171220.tif 000009
【図８】
2015171220.tif 000010
【図９】
2015171220.tif 000011
【図１０】
2015171220.tif 000012
【図１１】
2015171220.tif 000013
【図１２】
2015171220.tif 000014
【図１３】
2015171220.tif 000015
【図１４】
2015171220.tif 000016