(57)【要約】【課題】製造にかかる手間を削減でき又集積度を高めることができる半導体装置およびその製造方法が求められている。【解決手段】半導体装置の製造方法は、第１の基板の一側に、第１の絶縁膜を形成する工程と、前記第１の絶縁膜に、少なくとも一つの第１の開口部と、複数の第２の開口部と、を形成する工程と、前記第１の基板の一面上、前記第１の開口部内に、第１の半導体チップを搭載する工程と、前記複数の第２の開口部内に、複数の第１のはんだボールを供給する工程と、前記複数の第１のはんだボールを溶融させて、前記複数の第２の開口部内に複数の第１の導体部を形成する工程と、前記第１の絶縁膜上に、前記複数の第１の導体部と接続する複数の第２のはんだボールを搭載して、複数の第１の外部電極を形成する工程と、を含んでいる。【選択図】図３
2015211059.tif 000002
【特許請求の範囲】
【請求項１】
配線基板と、
前記配線基板の一面上に搭載される半導体チップと、
前記配線基板の一面上に、前記半導体チップの高さと同等の高さを有するよう形成される厚膜部と、
前記配線基板の一面上に、前記半導体チップおよび前記厚膜部を覆うよう形成され、前記半導体チップ上と前記厚膜部上で同等の厚さを有する封止層と、
を備える、半導体装置。
【請求項２】
前記配線基板の一面上で前記厚膜部と異なる位置に配置され、前記厚膜部よりも薄い薄膜部を備え、
前記厚膜部および前記薄膜部は、第１の絶縁膜を構成する、
請求項１記載の半導体装置。
【請求項３】
前記配線基板の構成部材である絶縁基材と、前記厚膜部とは、異なる材料から形成される請求項１又は２記載の半導体装置。
【請求項４】
前記厚膜部は、前記配線基板の端面と前記半導体チップの端面との間に配置される請求項１〜３のいずれか一記載の半導体装置。
【請求項５】
前記厚膜部は、前記半導体チップの外周側に、分割形成され又は連続して形成される請求項１〜４のいずれか一記載の半導体装置。
【請求項６】
前記厚膜部は、前記半導体チップの外周全周を囲むよう環状に形成され、
前記薄膜部は、前記厚膜部の内周側と前記半導体チップの外周側との間に形成される請求項１〜５のいずれか一記載の半導体装置。
【請求項７】
前記厚膜部の内壁において、前記半導体チップの複数の隅と対向する位置に複数のテーパ部が形成される請求項６記載の半導体装置。
【請求項８】
前記厚膜部は、前記半導体チップの複数の隅と対向する位置ないし前記配線基板の複数の隅に分割形成される請求項５記載の半導体装置。
【請求項９】
前記厚膜部は、前記半導体チップの一対の長辺に沿って延在するよう、分割形成される請求項５記載の半導体装置。
【請求項１０】
分割形成される一対の前記厚膜部の間に、前記薄膜部が形成される、請求項９記載の半導体装置。
【請求項１１】
前記配線基板の一面上に、前記半導体チップが直接的に搭載される、請求項１〜１０のいずれか一記載の半導体装置。
【請求項１２】
前記配線基板の一面上に、複数の前記半導体チップが積層され、
前記厚膜部は、前記複数の半導体チップのうち上段の前記半導体チップの高さと同等の高さを有するよう形成される請求項１〜１１のいずれか一記載の半導体装置。
【請求項１３】
前記半導体チップは、前記配線基板にフェースアップで実装されると共にワイヤボンディング接続され、
前記半導体チップと前記厚膜部の間の空間が、前記ワイヤボンディング接続に利用される、
請求項１〜１２のいずれか一記載の半導体装置。
【請求項１４】
前記半導体チップは、前記配線基板にフェースダウンで実装されると共にフリップチップ接続される、
請求項１〜１２のいずれか一記載の半導体装置。
【請求項１５】
前記配線基板の一面と前記半導体チップとの間に形成される充填層を備え、
前記厚膜部の厚みと、前記半導体チップの厚みと前記充填層の厚みとの和とが、同等である請求項１４記載の半導体装置。
【請求項１６】
配線基板の一面上の周辺領域に、厚膜部を、搭載する半導体チップと同等の高さを有するよう形成する工程と、
前記配線基板の一面上の中央領域に、前記半導体チップを搭載する工程と、
前記配線基板の一面上に、前記半導体チップおよび前記厚膜部を覆い、前記半導体チップ上と前記厚膜部上で同等の厚さを有する封止層を形成する工程と、
を備える、半導体装置の製造方法。
【請求項１７】
前記厚膜部の形成時、前記配線基板の一面上、少なくとも前記半導体チップの下となる部分に、薄膜部を形成する、
請求項１６記載の半導体装置の製造方法。
【請求項１８】
前記半導体チップを、前記配線基板の一面上に直接的に搭載する、
請求項１６記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
複数のパッケージを積み重ねて搭載したPoP(Package on Package)タイプの半導体装置を携帯機器等の小型電子装置に搭載するため、このタイプの半導体装置に対する小型化および薄型化の要求がある。そこで、薄型化を実現するため、半導体装置を構成する配線基板の厚さを薄くしたり、封止樹脂層の厚さを薄くしたりしている。しかしながら、薄型化によって、半導体装置の反りが生じやすくなるという問題が発生している。
【０００３】
特許文献１には、薄型化した配線基板自体の反りを軽減するため、配線基板の一面を被覆する一方のソルダーレジスト層の厚さと、配線基板の他面を被覆する他方のソルダーレジスト層の厚さを異なる厚さに形成する技術の開示がある。
【０００４】
特許文献２には、プリント配線板の表面に搭載する電子部品によるプリント配線板の反りを相殺するために、プリント配線板表面のレジストと同裏面のレジストの厚さとを変える開示がある。
【０００５】
特許文献３には、半導体装置の反りを低減するために、配線基板の表面上において、半導体チップ搭載領域上に形成されたソルダーレジストを除去する開示がある。
【０００６】
特許文献４には、半導体装置の反りを低減するために、配線基板と封止樹脂の間に低弾性樹脂を配置する開示がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平９−１７２１０４号公報
【特許文献２】特開２００７−２４２６７４号公報
【特許文献３】特開２０１１−２３３６１０号公報
【特許文献４】特開２０１４−０１３８３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
以下の分析は、本願発明者により与えられる。
【０００９】
配線基板単独では反りが低減されていても、完成品である半導体装置においては反りが生じるおそれがある。その理由を以下に説明する。
【００１０】
配線基板の一面に半導体チップが搭載された後、この一面上に、半導体チップを覆うよう封止樹脂が供給される。配線基板の一面上、中央領域には、半導体チップが配置され、周辺領域には半導体チップが配置されていない。したがって、中央領域と周辺領域とは、封止樹脂の供給量が大きく異なり、すなわち、配線基板の一面上で封止樹脂の容積差が発生する。この容積差に起因して、封止樹脂が硬化する際、中央領域と周辺領域とでは、封止樹脂収縮量の差が大きくなり、完成品である半導体装置において反りが大きくなるおそれがある。特にPoP(Package on Package)タイプのような、配線基板のサイズよりも半導体チップのサイズが大幅に小さく、半導体チップ上の封止樹脂層の厚さが薄い半導体装置では、配線基板の隅部で反りが大きくなるおそれがある。この結果、下段の半導体装置や実装基板への実装性が低下し、信頼性が低下する。また半導体装置の反りが大きくなることで、半導体装置の全高が高くなり、携帯機器への搭載が困難になるおそれがある。
【００１１】
かくして、半導体装置の反りを抑制することができる構造を有する半導体装置およびその製造方法が求められている。
【課題を解決するための手段】
【００１２】
第１の視点において、半導体装置は、配線基板と、前記配線基板の一面上に搭載される半導体チップと、前記配線基板の一面上に、前記半導体チップの高さと同等の高さを有するよう形成される厚膜部と、前記配線基板の一面上に前記半導体チップおよび前記厚膜部を覆うよう形成され、前記半導体チップ上と前記厚膜部上で同等の厚さを有する封止層と、を備えている。なお、上記「高さ」とは、基準面となる配線基板の一面からの高さを意味している。半導体チップと厚膜部の高さは、所定の効果が得られる程度に同等であればよい。半導体チップ上と厚膜部上における封止層（封止材）の厚さは、所定の効果が得られる程度に同等であればよい。
【００１３】
第２の視点において、半導体装置の製造方法は、配線基板の一面上の周辺領域に、厚膜部を、搭載する半導体チップと同等の高さを有するよう形成する工程と、前記配線基板の一面上の中央領域に、前記半導体チップを搭載する工程と、前記配線基板の一面上に、前記半導体チップおよび前記厚膜部を覆い、前記半導体チップ上と前記厚膜部上で同等の厚さを有する封止層を形成する工程と、を備えている。
【発明の効果】
【００１４】
本開示によれば、半導体装置の反りを抑制することができる構造を有する半導体装置およびその製造方法が提供される。
【図面の簡単な説明】
【００１５】
【図１】（Ａ）および（Ｂ）は、実施形態１の半導体装置の概略構成を模式的に示す図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ断面図である。
【図２】（Ａ）〜（Ｆ）は、図１に示した半導体装置の製造方法を説明するための工程図である。
【図３】実施形態２の半導体装置の概略構成を模式的に示す平面図である。
【図４】実施形態３の半導体装置の概略構成を模式的に示す平面図である。
【図５】実施形態４の半導体装置の概略構成を模式的に示す平面図である。
【図６】（Ａ）および（Ｂ）は、実施形態５の半導体装置の概略構成を模式的に示す図であって、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ断面図である。
【図７】（Ａ）および（Ｂ）は、実施形態６の半導体装置の概略構成を模式的に示す図であって、（Ａ）は、平面図、（Ｂ）は（Ａ）のＢ−Ｂ断面図である。
【図８】実施形態７の半導体装置の概略構成を模式的に示す断面図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照しながら実施形態等を説明する。なお、本開示において図面参照符号を付している場合は、それらは、専ら理解を助けるためのものであり、図示の態様に限定することを意図するものではない。
【００１７】
［実施形態１］
図１（Ａ）および（Ｂ）を参照すると、実施形態１の半導体装置１は、一面側（図１（Ｂ）中の上側）に下記の構成を備えている。
配線基板１１；
配線基板１１の一面上に搭載される半導体チップ３１；
配線基板１１の一面上、半導体チップ３１の高さと同等の高さを有するよう形成される厚膜部２１ａ；
配線基板１１の一面上、半導体チップ３１および厚膜部２１ａを覆うよう形成され、半導体チップ３１上と厚膜部２１ａ上で同等の厚さを有する封止層（封止材）７２。
【００１８】
半導体チップ３１は、半導体装置１の一面上に、フェースアップ（回路面ないし電極パッド３１ａが表側にある）で搭載されている。厚膜部２１ａは、半導体チップ３１の外周側に、連続して形成されている。換言すると、厚膜部２１ａは、半導体チップ３１の外周全周を囲むよう環状（枠状）に形成されている。
【００１９】
さらに、半導体装置１は、配線基板１１の一面上で厚膜部２１ａと異なる位置に配置され、厚膜部２１ａよりも薄い薄膜部２１ｂを備えている。薄膜部２１ｂは、厚膜部２１ａの内周側と半導体チップ３１の外周側との間に形成されている。詳細には、薄膜部２１ｂは、配線基板１１の一面上の中央領域（配線基板１１の一面と半導体チップ３１の裏面間）に形成され、さらに、厚膜部２１ａの内周面から段状に形成されている。
【００２０】
厚膜部２１ａおよび薄膜部２１ｂは、第１の絶縁膜２１を構成している。配線基板１１の構成部品である絶縁基材１１ａと、厚膜部２１ａとは、異なる材料から形成されている。厚膜部２１ａは、配線基板１１の端面と半導体チップ３１の端面との間に配置されている。
【００２１】
半導体チップ３１は、第１の絶縁膜２１の中央領域に形成された第１の開口部４１内に収容されている。配線基板１１の一面上に配置された複数の接続パッド１１ｂが、第１の開口部４１を通じて露出可能である。半導体チップ３１の複数の電極パッド３１ａと、複数の接続パッド１１ｂとは、ボンディングワイヤ６１を介して電気的に接続されている。
【００２２】
配線基板１１の他面側（図１（Ｂ）中下側）には、下記の要素が設けられている：
配線基板１１の他面上に形成される第２の絶縁膜２２；
第２の絶縁膜２２に形成される複数の第２の開口部４２；
配線基板１１の他面上に設けられ、複数の第２の開口部４２を通じて露出可能な複数のランド１１ｃ；
複数のランド１１ｃ上に搭載される複数のはんだボール（外部電極）５１；
【００２３】
複数のはんだボール５１ないし外部電極５１は、配線基板１１の一面側に配置された複数の接続パッド１１ｂ等と、配線基板１１層内の導電部を介して、電気的に接続している。
【００２４】
以下、半導体装置１の構成要素について詳細に説明する。
【００２５】
配線基板１１においては、ガラスエポキシ基板等の絶縁基材１１ａの両面に所定の配線パターンが形成されている。配線基板１１は、略矩形状であり、例えば、９０μｍ程度の厚さを有する。
【００２６】
配線基板１１の一面には第１の絶縁膜２１が形成され、配線基板１１の他面には第２の絶縁膜２２が形成されている。第１および第２の絶縁膜２１，２２は、例えば、ソルダーレジスト層から形成される。配線基板１１両面上の配線パターンは、一部を除いて、第１および第２の絶縁膜２１，２２で覆われている。配線基板１１を主として構成する絶縁基材１１ａは、例えば、ガラス繊維製の布にエポキシ樹脂を含侵させて板状にしたものである。第１および第２の絶縁膜２１，２２は、例えば、エポキシ樹脂から形成される。よって、配線基板１１の構成材料と、第１および第２の絶縁膜２１，２２の構成材料は、相違している。
【００２７】
第１の開口部４１内、特に、厚膜部２１ａと半導体チップ３１の間で、露出可能な上記配線パターン上には、複数の接続パッド１１ｂが形成されている。複数の接続パッド１１ｂは、半導体チップ３１の四つの側面ないし配線基板１１の四辺に沿って、配列されている。複数の電極パッド３１ａは、対応する複数の接続パッド１１ｂに、複数のボンディングワイヤ６１を介して、電気的に接続されている。ボンディングワイヤ６１は、例えば、Ａｕ、Ｃｕ等から形成される。複数のランド１１ｃは、半導体チップ３１配置領域の外側に、配線基板１１の四辺に沿って二列で配置されている。
【００２８】
厚膜部２１ａは、配線基板１１と反対側に位置する厚膜部２１ａの一面（表面）が、半導体チップ３１の一面（フェースアップ搭載の場合は回路面）と、略同じ高さとなるよう形成されている。
【００２９】
配線基板１１の一面上、中央領域には、接着部材７１、例えば、DAF（Die Attached Film）を介して、半導体チップ３１がフェースアップ状態で搭載されている。厚膜部２１ａの厚みと、半導体チップ３１の厚みと接着部材７１の厚みとの和とが、同等にされている。半導体チップ３１は、略正方形の板状であり、表面側に所定の回路、例えばメモリ回路と、メモリ回路に内部接続される複数の電極パッド３１ａが形成されている。複数の電極パッド３１ａは、半導体チップ３１の一面上、四辺に沿って配置されている。
【００３０】
配線基板１１の一面上には、封止材７２、例えば、熱硬化性のエポキシ樹脂等のような封止樹脂が硬化した封止層７２が形成されている。封止層７２は、半導体チップ３１、複数のボンディングワイヤＷおよび第１の絶縁膜２１を覆っている。上述したように、封止層７２は、半導体チップ３１上（配線基板１１の中央領域）と厚膜部２２上（配線基板１１の周辺領域）で同等の厚さを有している。封止層７２は、配線基板１１と平行に形成され、封止層７２の表面は平坦である。
【００３１】
半導体装置１の効果を説明する。
【００３２】
（１）配線基板１１の一面上、周辺領域に配置された厚膜部２１ａの表面は、半導体チップ３１の表面と略同じ高さを有している。
（２）これによって、中央領域（半導体チップ３１）上と周辺領域上で、封止層７２の厚さを均一化することができる。
（３）すなわち、配線基板１１の一面上、中央領域（半導体チップ３１の搭載領域）と、周辺領域とにおいて、封止層７２の容積差が可及的に小さくなる。換言すると、厚膜部２１ａの存在によって、配線基板１１の周辺領域（半導体チップ３１の外周側）における封止材（封止層）７２の容積が低減される。
（４）これによって、配線基板１１全体で、封止材７２の硬化収縮時に発生する応力が均一化される（応力アンバランスの解消）。
（５）この結果、製品となる半導体装置１の反りが低減される。特に、配線基板１１の周辺領域又はコーナ部の反り又は跳ね上がりが低減される。
（６）半導体装置１の反りの低減によって、半導体装置１の二次実装性が向上される。
（７）半導体装置１の例えば下段に、別の半導体装置又は実装基板を接続する場合、信頼性の高い接続が構築できる。
（８）半導体装置１の反りの低減によって、半導体装置１の全高を低くすることができる。
（９）全高が低い半導体装置１は、小型および薄型の携帯機器等への組み込みが容易である。
【００３３】
次に、図２（Ａ）〜（Ｆ）を順番に参照しながら、図１（Ａ）および（Ｂ）に示した半導体装置１の製造方法の一例を説明する。なお、場合によっては、各工程は、順番を入れ替えて実行したり、同時に実行したりすることができる。
【００３４】
図２（Ａ）に示すような配線基板１１を準備する。配線基板１１には、複数の製品領域ＰＡが配置されている。複数の製品領域ＰＡは、ダイシングエリアＤＡによって区画されている。複数の製品領域ＰＡは、ダイシングエリアＤＡに沿った切断後、複数の半導体装置１を構成する複数の配線基板１１となる。配線基板１１の両面には、複数の接続パッド１１ｂおよび複数のランド１１ｃを含む所定の配線パターンがそれぞれ形成されている。
【００３５】
配線基板１１の一面上にソルダーレジストを供給して第１の絶縁膜２１を形成し、同他面上にもソルダーレジストを供給して第２の絶縁膜２２を形成する。
【００３６】
第１の絶縁膜２１を、フォトリソグラフィ法などを用いてパターン形成し、厚膜部２１ａ、薄膜部２１ｂおよび第１の開口部４１を形成する。第２の絶縁膜２２を、フォトリソグラフィ法などを用いてパターン形成し、複数の第２の開口部４２を形成する。厚膜部２１ａは配線基板１１の周辺領域に形成される。薄膜部２１ｂは、配線基板１１の中央領域、すなわち、半導体チップ３１の下となる領域と、厚膜部２１ａの内周面上とに形成される。特に、厚膜部２１ａは、搭載する半導体チップ３１と同等の高さを有するよう形成される。
【００３７】
図２（Ｂ）を参照すると、ダイボンディング工程では、配線基板１１をダイボンディング装置ＤＴのステージにセットする。ダイボンディング装置ＤＴは、半導体チップ３１の図中上面を吸着保持する。半導体チップ３１の図中下面に接着部材（充填材）７１を供給する。なお、半導体チップ３１の実装後に接着部材７１を供給したり、配線基板１１の一面上に接着部材７１を供給したりしてもよい。このダイボンディング工程は、複数の製品領域ＰＡに対して同様に実行される。
【００３８】
接着部材７１を加熱して溶融させ、配線基板１１と半導体チップ３１間の隙間を充填する。接着部材７１を所定の温度でキュアして、接着部材７１を硬化させて、接着層（充填層）７１を形成する。
【００３９】
図２（Ｃ）を参照すると、ワイヤボンディング工程では、複数のボンディングワイヤ６１を用いて、熱圧着又は超音波熱圧着等により、複数の電極パッド３１ａと複数の接続パッド１１ｂとを電気的に接続する。
【００４０】
図２（Ｄ）を参照すると、モールド工程では、モールド金型（上型Ｍ１，下型Ｍ２）を用いて、配線基板１１を上下から型締めする。上型Ｍ１にはキャビティが形成されている。このキャビティは、中央領域（半導体チップ３１）上と周辺領域上で、封止層７２の厚さが均一となるよう形成されている。上型Ｍ１が、複数の製品領域ＰＡを一括して覆うよう、配線基板１１がセットされる。上型Ｍ１にはゲート部が形成されている。このゲート部からキャビティ内に、加熱溶融された封止材７２を注入する。封止材７２には、例えばエポキシ樹脂等の熱硬化性樹脂が用いられる。配線基板１１ないし半導体装置１において、中央領域（半導体チップ３１上）に対する封止材７２の供給量と、周辺領域に対する封止材７２の供給量の差は、可及的に小さくされている。封止材７２の充填後、封止材７２を所定の温度でキュアして、封止層７２を形成する。封止層７２は、配線基板１１の他面上、複数の製品領域ＰＡを一括して覆っている。
【００４１】
上述したように、半導体チップ３１の高さと、厚膜部２１ａの高さとは同等にされている。これによって、配線基板１１の中央領域（半導体チップ３１）上の封止層７２の厚さと、配線基板１１の周辺領域（厚膜部２１ａ）上の封止層７２の厚さとを、通常のモールド工程を経て、同等にすることが容易化されている。換言すると、厚膜部２１ａの存在によって、配線基板１１の周辺領域（半導体チップの外周側）における封止材（封止層）７２の容積が低減される。
【００４２】
図２（Ｅ）を参照すると、配線基板１１の他面側において、ボールマウント装置ＢＴを用いて、複数の第２の開口部４２内を通じて露出している複数のランド１１ｃ上に、フラックスを介して、複数のはんだボール５１を搭載する。複数のはんだボール５１は、電気的導体製のボールであって、例えば、金属製のボールである。配線基板１１をリフローして、複数のはんだボール５１を溶融させ、複数のランド１１ｃと接続させる。
【００４３】
図２（Ｆ）を参照すると、基板ダイシング工程では、封止層７２上にダイシングテープＤＴａを接着し、ダイシングテープＤＴａによって配線基板１１を支持する。ダイシングブレードＤＢにより、ダイシングエリアＤＡに沿って、配線基板１１を縦横に切断して、製品領域ＰＡ毎に切断分離する。次に、ダイシングテープＤＴａからのピックアップにより、図１（Ａ）および（Ｂ）に示したような半導体装置１が複数個得られる。さらに、複数のはんだボール（外部電極）５１上に、下段パッケージを接続することによって、積層型半導体装置が得られる。
【００４４】
実施形態１の製造方法によれば、半導体チップ３１の高さと、厚膜部２１ａの高さとを予め同等にすることにより、通常のモールド工程を用いて、配線基板１１の中央領域（半導体チップ３１）上の封止層７２の厚さと、配線基板１１の周辺領域（厚膜部２１ａ）上の封止層７２の厚さを同等に形成すること（封止層７２容積分布の均一化）が容易化されている。
【００４５】
［実施形態２］
実施形態２では、主として、実施形態１との相違点について説明し、共通点については、実施形態１の記載を適宜参照するものとする。
【００４６】
図３を参照すると、実施形態２の半導体装置２において、厚膜部２１ａは、配線基板１１上に、半導体装置３１を囲むよう環状に形成されている。厚膜部２１ａの内壁において、四隅（コーナ部）には、すなわち、半導体チップ３１の四隅と対向する四隅には、テーパ部２１ｃがそれぞれ形成されている。換言すると、厚膜部２１ａの四隅が斜めに面取りされている。複数のテーパ部２１ｃは、半導体装置３１に向かって徐々に低く形成されている。
【００４７】
実施形態２の半導体装置２によれば、実施形態１の半導体装置１と同様の効果が得られると共に、厚膜部２１ａの内壁のコーナ部をテーパ状に形成することにより、封止層７２を形成するモールド工程（図２（Ｄ）参照）において、コーナ部におけるボイドの発生を抑制することができる。
【００４８】
［実施形態３］
実施形態３では、主として、実施形態１との相違点について説明し、共通点については、実施形態１の記載を適宜参照するものとする。
【００４９】
図１（Ａ）を参照すると、実施形態１の半導体装置１では、厚膜部２１ａを半導体チップ３１の周りに、すなわち、配線基板１１の周辺部に、環状ないし枠状に配置した。
【００５０】
図４を参照すると、実施形態３に係る半導体装置３では、厚膜部２１ａが、半導体チップ３１の四隅と対向する位置に分割して形成されている。すなわち、厚膜部２１ａは、配線基板１１の４隅にそれぞれ配置されている。
【００５１】
実施形態３の半導体装置３によれば、実施形態１の半導体装置１と同様の効果が得られると共に、封止材７２の硬化収縮時、大きな応力が加わりやすい配線基板１１の四隅にのみ、厚膜部２１ａを形成することによって、モールド工程（図２（Ｄ）参照）における封止材７２の流動性を向上できる。封止材７２の流動性向上によって、ボイドの発生も低減できる。ボイドの発生を低減することによって、リフロー時等の半導体装置１の温度上昇時、ボイド膨張に起因する封止層７２中のクラック発生を低減でき、半導体装置１の信頼性を向上できる。
【００５２】
［実施形態４］
実施形態４では、主として、実施形態１との相違点について説明し、共通点については、実施形態１の記載を適宜参照するものとする。
【００５３】
図１（Ａ）を参照すると、実施形態１の半導体装置１では、略正方形の板状な半導体チップ３１を用い、又半導体チップ３１の全周を囲むよう環状に厚膜部２１ａを形成している。
【００５４】
図５を参照すると、実施形態４の半導体装置４では、略長方形の板状な半導体チップ３１を用いている。複数の電極パッド３１ａは、半導体チップ３１一面の短辺３１ｘに沿って配置されている。厚膜部２１ａは、半導体チップ３１の一対の長辺３１ｙに沿って延在するよう、分割形成されている。したがって、第１の絶縁膜２１は、一対の長辺３１ｙに沿って厚く形成され、一対の短辺３１ｘに沿って、薄く形成されている。
【００５５】
実施形態４の半導体装置４によれば、実施形態１の半導体装置１による効果に加えて、下記の効果を得ることができる。
【００５６】
半導体チップ３１が長方形状の場合であって厚膜部２１ａを設けない場合、半導体チップ３１の全周を囲むよう封止材７２を供給すると、半導体チップ３１の長辺３１ｙと、配線基板１１の端部の間の封止材７２の容積が、半導体チップ３１の短辺３１ｘと配線基板１１の端部の間の封止材の容積よりも多くなる。これによって、半導体チップ３１の長辺３１ｙ側の封止材７２の硬化収縮による応力が、短辺側のそれよりも大きくなり、半導体装置４は反って鞍状になりやすい。
【００５７】
実施形態４の半導体装置４によれば、硬化収縮に伴って大きな応力が加わる半導体チップの一対の長辺３１ｙと配線基板１１の端面との間に、第１の絶縁膜２１の厚膜部２１ａを配置し、一対の短辺３１ｘ側には厚膜部２１ａを配置していない。これによって、上記応力は可及的に均一に配線基板１１に印加され、反りの発生が抑制される。加えて、モールド工程（図２（Ｄ）参照）では、厚膜部２１ａ，２１ａの間に、封止材７２を流動させることによって、封止材７２の流動性が向上し、ボイドの発生が低減できる。
【００５８】
［実施形態５］
実施形態５では、主として、実施形態１との相違点について説明し、共通点については、実施形態１の記載を適宜参照するものとする。
【００５９】
図１（Ｂ）を参照すると、実施形態１の半導体装置１では、第１の絶縁膜２１は、厚膜部２１ａと、薄膜部２１ｂと、を有している。薄膜部２１ｂは、少なくとも、半導体チップ３１の一面（配線基板１１側を向いている面、搭載面）と配線基板１１の一面の間に形成されている。厚膜部２１ａは、半導体チップ３１下の接着層７１乃至薄膜部２１ｂなどの厚さ分、半導体チップ３１よりも厚く形成されている。
【００６０】
図６を参照すると、実施形態５の半導体装置５では、少なくとも、厚膜部２１ａの内側の領域、特に、半導体チップ３１下に薄膜部が形成されていない。これによって、厚膜部２１ａを、薄膜部の厚さ分、薄く形成することができる（図１（Ｂ）中、半導体チップ３１下の薄膜部２１ｂの厚さ参照）。薄膜部がないことによって、封止層７２の形成前は配線基板１１の一面上の配線パターンが露出されるが、半導体チップ３１は、絶縁性の接着部材７１を介して配線基板１１の一面に実装されるため、配線ショートの問題はない。
【００６１】
実施形態５の半導体装置５によれば、実施形態１の半導体装置１と同様の効果が得られると共に、薄膜部を有していないことによって、半導体チップ３１を配線基板１１に低く搭載できる。よって、厚膜部２１ａを低く形成することができる。かくして、半導体装置５を薄型化できる。
【００６２】
［実施形態６］
実施形態６では、主として、実施形態１との相違点について説明し、共通点については、実施形態１の記載を適宜参照するものとする。
【００６３】
図１（Ａ）を参照すると、実施形態１の半導体装置１では、一つの半導体チップ３１を用いている。
【００６４】
図７を参照すると、実施形態６の半導体装置６では、第１および第２の半導体チップ３１，３２を積層して用いている。第１および第２の半導体チップ３１，３２は、同一構成の半導体チップであり（例えば、長方形状）、短辺に沿って複数の電極パッド３１ａ，３２ａが配置されている。第１および第２の半導体チップ３１，３２は、他方の複数の電極パッド３１ａ，３２ａが露出するよう、クロス積載されている。すなわち、第１および第２の半導体チップ３１，３２は、第１の半導体チップ３１の長辺と、第２の半導体チップ３２の短辺が平行となるよう（第１の半導体チップ３１の短辺と、第２の半導体チップ３２の長辺が平行となるよう）、積層されている。第１および第２の半導体チップ３１，３２の周囲に配置される厚膜部２１ａの表面は、上段に積層される第２の半導体チップ３２の表面と略同じ位置になるように形成されている。
【００６５】
実施形態６の半導体装置６においても、実施形態１の半導体装置１と同様な効果が得られると共に、配線基板１１上に複数の半導体チップを積層したことによって、半導体装置６の大容量化或いは高機能化を図ることができる。
【００６６】
［実施形態７］
実施形態７では、主として、実施形態１との相違点について説明し、共通点については、実施形態１の記載を適宜参照するものとする。
【００６７】
図１（Ａ）を参照すると、実施形態１の半導体装置１では、配線基板１１に、半導体チップ３１をフェースアップで搭載し、ワイヤボンディング接続（図２（Ｃ）参照）している。
【００６８】
図８を参照すると、実施形態７の半導体装置７では、配線基板１１に、半導体チップ３１をフェースダウンで搭載し、複数の電極パッド３１ａを複数のバンプ電極３１ｂを介して複数の接続パッド１１ｂにフリップチップ接続している。フリップチップ接続を採用することによって、半導体チップ３１上と厚膜部２１ａ上とに形成する封止層７２をさらに薄く形成することができ、もって半導体装置７の薄型化が達成できる。すなわち、フェースアップ搭載（ワイヤボンディング接続）の場合も、フェースダウン搭載（フリップチップ接続）の場合も、実施形態１で説明した効果が達成されると共に、後者の場合には、半導体装置７をさらに薄型化することができる。
【００６９】
以上、本発明者によってなされた発明を実施形態等に基づき説明したが、本発明は上記実施形態等に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。例えば、基板として、ガラスエポキシ基板等のリジットな配線基板、ポリイミド基板等を用いたフレキシブルな配線基板、両者の中間的性質を有する配線基板などを適宜選択して用いることができる。半導体チップとしては、メモリチップ、ロジックチップ、およびその他のチップを適宜選択して採用することができる。搭載する複数の半導体チップは、構成が同じものでもよく、異なるものでもよい。例えば、DRAMおよびFlashメモリチップ等を搭載することができる。
【００７０】
（付記）
［付記１、第３の視点］
絶縁基板と、
前記絶縁基板の一面上に搭載した半導体チップと、
前記半導体チップよりも厚さが厚く、前記絶縁基板のエッジと前記半導体チップの間に配置されるよう前記絶縁基板上に形成された厚膜部を有する第１の絶縁膜と、
前記第１の絶縁膜の厚膜部と前記半導体チップを覆うように、前記絶縁基板上に形成した封止材（封止樹脂等）と、
を備える、半導体装置。
好ましくは、前記厚膜部は、前記半導体チップの一面（前記配線基板側を向いている面）と前記配線基板の一面の間に形成される、接着層又は絶縁膜などの厚さ分、前記半導体チップよりも厚く形成される。
【００７１】
［付記２、第４の視点］
配線基板（絶縁基板、或いは、絶縁基材に配線パターンが形成された基板）と、
前記配線基板の一面上に搭載される半導体チップと、
前記絶縁基板の一面上、前記絶縁基板の端部と前記半導体チップの間に配置され、前記半導体チップよりも厚さが厚い厚膜部を少なくとも有する第１の絶縁膜と、
前記半導体チップおよび前記第１の絶縁膜（前記厚膜部）を少なくとも覆うよう、前記絶縁基板の一面上に形成される封止層と、
を備える、半導体装置。
好ましくは、前記厚膜部は、前記半導体チップの一面（前記配線基板側を向いている面）と前記配線基板の一面の間に形成される、接着層又は絶縁膜などの厚さ分、前記半導体チップよりも厚く形成される。
【００７２】
第１〜第４の各視点において好ましい構成を以下に例示する。
【００７３】
［付記３］
前記配線基板の一面上に、前記半導体チップおよび前記厚膜部を覆うよう形成され、前記半導体チップ上と前記厚膜部上で同等の厚さを有する封止層。
［付記４］
前記配線基板の一面上で前記厚膜部と異なる位置に配置され、前記厚膜部よりも薄い薄膜部。前記厚膜部および前記薄膜部は、第１の絶縁膜を構成する。
［付記５］
前記配線基板の構成部材である絶縁基材と、前記厚膜部（第１の絶縁膜）とは、異なる材料から形成される。
［付記６］
前記厚膜部（第１の絶縁膜）は、前記配線基板の端面と前記半導体チップの端面（エッジ）との間に配置される。
［付記７］
前記厚膜部（第１の絶縁膜）は、前記半導体チップの外周側に、分割形成され又は連続して形成される。
［付記８］
前記厚膜部（第１の絶縁膜）は、前記半導体チップの外周全周を囲むよう環状に形成され、前記薄膜部は、前記厚膜部の内周側と前記半導体チップの外周側との間に形成される。
［付記９］
前記厚膜部（第１の絶縁膜）の内壁において、前記半導体チップの複数の隅と対向する位置に複数のテーパ部が形成される。
［付記１０］
前記厚膜部は、前記半導体チップの複数の隅と対向する位置ないし前記配線基板の複数の隅に分割形成される。
［付記１１］
前記厚膜部は、前記半導体チップの一対の長辺に沿って延在するよう、分割形成される。
［付記１２］
分割形成される一対の前記厚膜部の間に、前記薄膜部が形成される。
［付記１３］
前記配線基板の一面上に、前記半導体チップが直接的に搭載される。
［付記１４］
前記配線基板の一面上に、複数の前記半導体チップが積層され、前記厚膜部（第１の絶縁膜の所定部分）は、前記複数の半導体チップのうち上段の前記半導体チップの高さと同等の高さを有するよう形成される。
［付記１５］
前記半導体チップは、前記配線基板にフェースアップで実装されると共にワイヤボンディング接続され、前記半導体チップと前記厚膜部の間の空間が、前記ワイヤボンディング接続に利用される。
［付記１６］
前記半導体チップは、前記配線基板にフェースダウンで実装されると共にフリップチップ接続される。
［付記１７］
前記配線基板の一面と前記半導体チップとの間に形成される接着層を備え、前記厚膜部の厚みと、前記半導体チップの厚みと前記接着層の厚みとの和とが、同等である。
［付記１８］
前記厚膜部ないし前記第１の絶縁膜の形成時、前記配線基板の一面上、少なくとも前記半導体チップの下となる部分に、薄膜部が形成される。
【００７４】
なお、本発明の全開示（請求の範囲及び図面を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲及び図面を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。また、本願に記載の数値及び数値範囲については、明記がなくともその任意の中間値、下位数値、及び、小範囲が記載されているものとみなされる。
【符号の説明】
【００７５】
１，２，３，４，５，６，７  半導体装置
１１  配線基板
１１ａ  絶縁基材
１１ｂ  接続パッド
１１ｃ  ランド
２１  第１の絶縁膜
２１ａ  厚膜部
２１ｂ  薄膜部
２１ｃ  テーパ部
２２  第２の絶縁膜
３１  半導体チップ、第１の半導体チップ
３１ａ  電極パッド
３１ｂ  バンプ電極
３１ｘ  短辺
３１ｙ  長辺
３２  第２の半導体チップ
３２ａ  電極パッド
４１  第１の開口部
４２  第２の開口部
５１  はんだボール（外部電極）
６１  ボンディングワイヤ
７１  接着部材（充填材、樹脂充填材）、接着層（充填層）
７２  封止材（封止樹脂）、封止層
ＢＴ  ボールマウント装置
ＤＴ  ダイボンディング装置
ＤＡ  ダイシングエリア
ＤＢ  ダイシングブレード
ＤＴａ  ダイシングテープ
ＤＬ  ダイボンディングライン
ＰＡ  製品領域
【図１】
2015211059.tif 000003
【図２】
2015211059.tif 000004
【図３】
2015211059.tif 000005
【図４】
2015211059.tif 000006
【図５】
2015211059.tif 000007
【図６】
2015211059.tif 000008
【図７】
2015211059.tif 000009
【図８】
2015211059.tif 000010