(57)【要約】      （修正有）【課題】ワイドバンドギャップ半導体デバイスにおいて、金属／ワイドバンドギャップ半導体界面を有する装置の逆方向電圧印加時のリーク電流の増加や、オン抵抗の増加を抑制する。【解決手段】第１導電型の高濃度ワイドバンドギャップ半導体基板１と、第１導電型の高濃度ワイドバンドギャップ半導体基板上に形成された第１導電型の低濃度のワイドバンドギャップ半導体堆積膜２と、第１導電型の低濃度のワイドバンドギャップ半導体堆積膜上に形成され、第１導電型の低濃度のワイドバンドギャップ半導体堆積膜との間でショットキー界面領域を構成する金属膜８と、第１導電型の低濃度のワイドバンドギャップ半導体堆積膜の金属膜周辺部に対応する領域に形成された第２導電型の領域１２とを含む。第１導電型の低濃度のワイドバンドギャップ半導体堆積膜におけるショットキー界面領域は、第２導電型の領域１２に囲まれて複数個の周期的な島領域を構成している。【選択図】図１
2015207780.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の高濃度ワイドバンドギャップ半導体基板と、該第１導電型の高濃度ワイドバンドギャップ半導体基板上に形成された第１導電型の低濃度のワイドバンドギャップ半導体堆積膜と、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜上に形成され、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜との間でショットキー界面領域を構成する金属膜と、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜の金属膜周辺部に対応する領域に形成された第２導電型の領域とを含み、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜における該ショットキー界面領域は、第２導電型の領域に囲まれて複数個の周期的な島領域を構成し、上記島領域の幅は１μｍ以上４μｍ以下であり、上記第２導電型の領域は、一様な深さの１つの領域であって、外周から上記島領域の最も外側までの幅が上記島領域と上記島領域の間の幅よりも広く、かつ第２導電型のフローティングリミッティングリング構造、ジャンクションターミネーションエクステンション構造又はフローティングプレート構造で囲まれていることを特徴とするワイドバンドギャップ半導体装置。
【請求項２】
上記金属膜と上記島領域との接触面積をＳ１、上記第１導電型の低濃度のワイドバンドギャップ半導体堆積膜の不純物濃度をＮ１、上記金属膜と上記第２導電型の領域との接触面積をＳ２、上記第２導電型の領域の不純物濃度をＮ２とした場合、Ｓ２×Ｎ２≧Ｓ１×Ｎ１を満たすことを特徴とする請求項１に記載のワイドバンドギャップ半導体装置。
【請求項３】
上記島領域の形状は、正多角形又は円形であることを特徴とする請求項１又は２に記載のワイドバンドギャップ半導体装置。
【請求項４】
上記ワイドバンドギャップ半導体は、ＳｉＣ又は窒化ガリウムであることを特徴とする請求項１ないし３のいずれか１項に記載のワイドバンドギャップ半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ワイドバンドギャップ半導体上に形成された金属／ワイドバンドギャップ半導体界面を有し、ワイドバンドギャップ半導体と金属膜との界面の一部がショットキー界面であるようなワイドバンドギャップ半導体装置に関するものである。
【背景技術】
【０００２】
高耐圧、大電流を制御するパワー半導体素子の材料としては、従来シリコン単結晶が用いられている。パワー半導体素子にはいくつかの種類があり、用途に合わせてそれらが使い分けられているのが現状である。例えばバイポーラトランジスタやＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）は、電流密度は多く取れるものの高速でのスイッチングができず、バイポーラトランジスタは数ｋＨｚが、ＩＧＢＴでは数十ｋＨｚ程度の周波数がその使用限界である。
【０００３】
一方パワーＭＯＳＦＥＴは、大電流は取れないものの、数ＭＨｚまでの高速で使用できる。しかしながら、市場では大電流と高速性を兼ね備えたパワーデバイスへの要求は強く、ＩＧＢＴやパワーＭＯＳＦＥＴはその改良に力が注がれ、現在ではほぼ材料限界に近いところまで開発が進んできた。パワー半導体素子の観点からの材料検討も行われ、炭化珪素（以下ＳｉＣと略す）が次世代のパワー半導体素子として、低オン電圧、高速・高温特性に優れた素子であることから、注目を集めている（非特許文献１参照）。
【０００４】
ＳｉＣは化学的に非常に安定な材料であり、バンドギャップが３ｅＶと広く、高温でも半導体として極めて安定的に使用できる。また、最大電界強度もシリコンより１桁以上大きいからである。これは、またもう一つのワイドバンドギャップ半導体材料の窒化ガリウム（以下ＧａＮ）にもあてはまる。
【０００５】
ワイドバンドギャップ半導体には、シリコンと同様に、金属を表面に堆積させることにより整流特性のあるショットキーバリアダイオードを製造できる。これらの理由から、ワイドバンドギャップ半導体を基板材料とした高耐圧で低オン抵抗のショットキーバリアダイオードが実現できる。
【０００６】
理想的な整流特性を有するダイオードは逆方向電圧を印加したときに電流は流れず、順方向電圧の印加に対しては抵抗を有しない。しかし、一般的に製造されるダイオードは逆方向電圧を印加すると微量の電流（リーク電流）が流れ、順方向にはいくらかの抵抗（オン抵抗）を有する。ショットキー界面を有する装置、例えばショットキーバリアダイオードはショットキーバリアハイトが大きいとリーク電流を抑えて耐圧を上げることができるが、オン抵抗が大きくなる。逆にショットキーバリアハイトが小さいとオン抵抗が小さくなるが、リーク電流が大きくなる。
【０００７】
このように、逆方向電気特性のリーク電流と順方向電気特性のオン抵抗にはトレードオフの関係がある。これらの理由から、ショットキーバリアダイオード製造には用途に応じた金属が選択されるが、製造されたショットキーバリアダイオードのショトッキーバリアハイトは、半導体の電子親和力と金属の仕事関数によって特徴付けられるため、必ずしも用途に最適なショットキーバリアダイオードを製造することができない。
【０００８】
前述したようにワイドバンドギャップ半導体ショットキーバリアダイオードであってもショットキーバリアハイトが低ければリークが多くなる。この問題を解決する手段としてジャンクションバリアショットキー構造（以下ＪＢＳ構造と略す）を採用したダイオードが利用されている。ＪＢＳ構造は、第１導電型半導体のショットキー電極を第２導電型の半導体で挟むことによりショットキー界面部の第１導電型半導体を空乏化することによりリーク電流を抑えている。また、空乏層の厚さ（ショットキー界面から半導体基板方向に広がった空乏層の幅）が広くなればなるほどリーク電流は抑えられる。
【０００９】
一般的なＪＢＳ構造は、ショットキー界面を形成している第１導電型半導体と第２導電型半導体を交互にストライプ上に配置された構造（非特許文献２参照）や第１導電型半導体と第２導電型半導体を交互に同心円状に配置された構造（特許文献１参照）が利用されている。しかし、第２導電型半導体から離れた第１導電型半導体と金属のショットキー界面部分では空乏層の厚さが狭くなるためリーク電流を低減させる効果が薄れてしまう。また、リーク電流を抑えるために空乏層幅を広げる目的で、第１導電型半導体を挟んでいる第２導電型半導体の領域の距離を縮小するとオン抵抗が大きくなってしまう。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８−３００５０６号公報
【非特許文献】
【００１１】
【非特許文献１】ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ（Ｖｏｌ.３６,ｐ.１８１１，１９８９）
【非特許文献２】Ｍａｔｅｒ.Ｓｃｉ.Ｆｏｒｕｍ，６００-６０３（２００９）９３９
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は、ワイドバンドギャップ半導体デバイスにおいて、金属／ワイドバンドギャップ半導体界面を有する装置の逆方向電圧印加時のリーク電流の増加や、オン抵抗の増加を抑制することを課題とする。
【課題を解決するための手段】
【００１３】
上記課題は、次のようなワイドバンドギャップ半導体装置により解決される。（１）第１導電型の高濃度ワイドバンドギャップ半導体基板と、該第１導電型の高濃度ワイドバンドギャップ半導体基板上に形成された第１導電型の低濃度のワイドバンドギャップ半導体堆積膜と、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜上に形成され、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜との間でショットキー界面領域を構成する金属膜と、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜の金属膜周辺部に対応する領域に形成された第２導電型の領域とを含み、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜における該ショットキー界面領域は、第２導電型の領域に囲まれて複数個の周期的な島領域を構成し、上記島領域の幅は１μｍ以上４μｍ以下であり、上記第２導電型の領域は、一様な深さの１つの領域であって、外周から上記島領域の最も外側までの幅が上記島領域と上記島領域の間の幅よりも広く、かつ第２導電型のフローティングリミッティングリング構造、ジャンクションターミネーションエクステンション構造又はフローティングプレート構造で囲まれていることを特徴とするワイドバンドギャップ半導体装置。（２）上記金属膜と上記島領域との接触面積をＳ１、上記第１導電型の低濃度のワイドバンドギャップ半導体堆積膜の不純物濃度をＮ１、上記金属膜と上記第２導電型の領域との接触面積をＳ２、上記第２導電型の領域の不純物濃度をＮ２とした場合、Ｓ２×Ｎ２≧Ｓ１×Ｎ１を満たすことを特徴とする（１）に記載のワイドバンドギャップ半導体装置。（３）上記島領域の形状は、正多角形であることを特徴とする（１）又は（２）に記載のワイドバンドギャップ半導体装置。（４）上記島領域の形状は、円形であることを特徴とする（１）又は（２）に記載のワイドバンドギャップ半導体装置。（５）上記ワイドバンドギャップ半導体は、炭化珪素であることを特徴とする（１）ないし（４）のいずれかに記載のワイドバンドギャップ半導体装置。（６）上記ワイドバンドギャップ半導体は、窒化ガリウムであることを特徴とする（１）ないし（４）のいずれかに記載のワイドバンドギャップ半導体装置。
【発明の効果】
【００１４】
本発明によれば、ワイドバンドギャップ半導体上に形成されたショットキー界面を有する装置において、金属堆積膜と第１導電型の界面がショットキー界面である領域の周囲を第２導電型の領域に囲まれている構造で周期的に配置されているＪＢＳ構造を持つダイオードを設計することで、第２導電型の領域によって増加するオン抵抗の増加を回避できるとともに、リーク電流の抑えられた装置を製造できる。さらに、低ショットキーバリアハイトを持つショットキー界面を形成することや第１導電型半導体の不純物濃度を上げることでオン抵抗低減の効果を増加させることができる。
【図面の簡単な説明】
【００１５】
【図１】ＳｉＣ−ＪＢＳ構造ダイオードを説明するための断面図である。
【図２】第一実施形態として示したＳｉＣショットキーバリアダイオードのマスクレイアウト図である。
【図３】ＳｉＣ−ＪＢＳ構造ダイオードの製造工程を説明するための断面図である。
【図４】ＳｉＣ−ＪＢＳ構造ダイオードの第１導電型半導体の幅とオン抵抗の関係を表した図である。
【図５】ＳｉＣ−ＪＢＳ構造ダイオードの第１導電型半導体の幅と耐圧の関係を表した図である。
【図６】第二実施形態として示したＳｉＣショットキーバリアダイオードのマスクレイアウト図である。
【図７】第三実施形態として示したＳｉＣショットキーバリアダイオードのマスクレイアウト図である。
【発明を実施するための形態】
【００１６】
本発明は、第１導電型の高濃度ワイドバンドギャップ半導体基板と、該第１導電型の高濃度ワイドバンドギャップ半導体基板上に形成された第１導電型の低濃度のワイドバンドギャップ半導体堆積膜と、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜上に形成され、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜との間でショットキー界面領域を構成する金属膜と、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜の金属膜周辺部に対応する領域に形成された第２導電型の領域とを含み、該第１導電型の低濃度のワイドバンドギャップ半導体堆積膜における該ショットキー界面領域は、第２導電型の領域に囲まれて複数個の周期的な島領域を構成していることを特徴とするワイドバンドギャップ半導体装置である。ＪＢＳ構造では第１導電型の領域を空乏化するときの電圧が低いほどリーク電流は低くなる。第２導電型の領域をストライプ状に配置されたＪＢＳ構造では、一次元モデルで示されるように空乏層の広がり方が第１導電型半導体の不純物濃度と、第２導電型半導体の不純物濃度によって決まってしまう。
【００１７】
しかし、第２導電型の領域をストライプ状ではなく、第１導電型の領域を囲む形にすることにより、四方から第１導電型の領域を空乏化することができる。このため、同じ面積の第１導電型の領域を空乏化するための電圧が低くなるためリーク電流が抑えられる効果や、第１導電型の不純物濃度を上げてオン抵抗の低減する効果が期待できる。
【００１８】
また、ショットキー界面の第１導電型の領域を空乏化させるためには、ショットキー界面を形成している面積の第１導電型半導体のキャリア総量よりも第２導電型半導体領域のキャリア総量の方が多くなければならない。このため、上記金属膜と上記島領域との接触面積をＳ１、上記第１導電型の低濃度のワイドバンドギャップ半導体堆積膜の不純物濃度をＮ１、上記金属膜と上記第２導電型の領域との接触面積をＳ２、上記第２導電型の領域の不純物濃度をＮ２とした場合、Ｓ２×Ｎ２≧Ｓ１×Ｎ１を満たすように設計する。
（第一実施形態）
図１は、本発明に係る第一実施形態であるＳｉＣ−ＪＢＳダイオードの断面図である。１×１０１８ｃｍ−３の窒素がドーピングされた厚さ３００μｍの（０００１）面を有する高濃度ｎ型ＳｉＣ基板１表面上に、１．８×１０１６ｃｍ−３の窒素がドーピングされた厚さ６μｍのｎ型のＳｉＣ堆積膜２を持ち、高濃度にリンをドーピングされたチャンネルストッパー３、高濃度のアルミニウムがドーピングされたｐ型不純物領域４、１２、さらに電界を分散させるための、アルミニウムがドーピングされたｐ型不純物領域５が終端構造用となるｐ型不純物領域４から、周囲に１．５μｍ間隔で６本持ち、裏面にオーミック電極６、０．５μｍの厚さの酸化シリコンで形成された層間絶縁膜である７、アルミニウムで形成された電極パッド９をもつショットキーバリアダイオードである。ここで、ショットキー電極８は、たとえばチタンシリサイドと炭化チタンからなり、ショットキー電極８はｐ型不純物領域４と４μｍ重なっている。
【００１９】
図２は、本発明の第一実施形態として示したＳｉＣショットキーバリアダイオードのレイアウト図の一例である。図２のＩ-Ｉ線にそった断面が図１Ａにあたる。チャンネルストッパー３は構造全体を囲むように配置され、ショットキー電極８の形状は角に電界の集中が起こらないように、１５０μｍの曲率を持った正方形とし、ショットキー電極８の周囲は終端構造用のｐ型不純物領域４と等間隔に４μｍ重なるように配置され、終端構造用のｐ型不純物領域４とＦＬＲ構造用のｐ型不純物領域５は等間隔になるように角の曲率を変化させた形状をもち、電極パッド９は外部装置との接続のため一部を露出するようにパッシベーション膜１０を形成している。
【００２０】
ショットキー電極８の下で窒素がドープされたｎ型層領域の最長部が３μｍの正方形の形状で配置されアルミニウムがドーピングされた幅２μｍのｐ型不純物領域１２で囲まれている島領域が周期的に配置されている。このことから、リーク電流とオン抵抗が抑えられたＪＢＳダイオードを提供することができる。
【００２１】
なお、本実施形態では、ＳｉＣ（０００１）面基板上のＳｉＣに製造されたショットキーバリアダイオードの構造について説明したが、（０００−１）面基板にも、同様に適用でき、ＧａＮなどのワイドバンドギャップ半導体でも同様に適用できる。また、ＳｉＣ基板上に製造されたショットキーバリアダイオードのショットキー界面を形成する金属をチタンを例として説明したが、チタンに限らずショットキー界面を形成する物質であれば同様に適用できる。また、島領域の形状を四角形としたが円形・三角形・六角形など周期的に配置できる形状であれば本発明の効果は得られることは言うまでもない。また、終端構造用としてｐ型で形成された不純物領域４、電界を分散させるためのｐ型で形成された不純物領域５は、フローティングリミッティングリング（ＦＬＲ）構造を構造例としてあげたが、ジャンクションターミネーションエクステンション（ＪＴＥ）構造、フローティングプレート構造等のような電界緩和構造でも本発明の効果は得られることは言うまでもない。また、ｎ型のＳｉＣ基板にｐ型の電界緩和領域を形成した構造を構造例としてあげたが、ｐ型のＳｉＣ基板にｎ型の電界緩和領域を形成した構造等のような異なる導電型を利用した構造でも本発明の効果は得られることは言うまでもない。
【００２２】
図３のＡ〜Ｆは、本発明の第一実施形態に示したＪＢＳ構造ダイオードの製造工程を示した断面図である。
【００２３】
図３Ａにおいて、１×１０１８ｃｍ−３の窒素がドーピングされた厚さ３００μｍの（０００１）面を有する高濃度ｎ型基板１表面上には、１．８×１０１６ｃｍ−３の窒素がドーピングされた厚さ６μｍの低濃度ｎ型堆積膜２が堆積される。
【００２４】
前記ＳｉＣ基板に、チャンネルストッパー３を形成するために図３Ｂにおいて、リンを注入する。図３Ｃにおいて、ｐ型不純物領域１２、終端構造用のｐ型不純物領域４とＦＬＲ構造用のｐ型不純物領域５を形成するためにアルミニウムを注入する。チャンネルストッパー３用のｎ型不純物領域を形成するために注入されたリンと終端構造用のｐ型不純物領域４とＦＬＲ構造用のｐ型不純物領域５を形成するために注入されたアルミニウムを活性化するために、Ａｒ雰囲気中において１６５０℃で２４０秒間の活性化を行う。
【００２５】
図３Ｄにおいて、前記ＳｉＣ基板裏面にオーミック電極６を形成する。前記ＳｉＣ基板上に、層間絶縁膜７を形成し、ショットキー電極を形成する部分に、たとえばチタンを真空中で蒸着し、たとえばチタンシリサイドと炭化チタンからなるショットキー電極８を形成するために、たとえばアルゴン雰囲気中で５００℃で５分間の処理を行う。ショットキー電極８の終端部分は、ショットキーバリアダイオードを高耐圧素子として動作させるためにショットキー電極８の端とｐ型不純物領域４が重なるようにする。図３Ｅにおいて、ショットキー電極を外部装置と接続するためのパッドとしてアルミニウムからなる電極パッド９を形成する。図３Ｆにおいて、表面に高電圧による放電を防ぐためのパッシベーション膜１０として、ポリイミド膜を堆積する。
【００２６】
図４は、第一実施形態に示した周期的構造を持つＳｉＣ−ＪＢＳダイオードについて、ショットキー電極８の下で窒素がドープされたｎ型層領域の幅と２００Ａ/ｃｍ２の電流を流したときのオン抵抗の関係である。ショットキー電極８の下で窒素がドープされたｎ型不純物領域の幅を１μｍ以上にするとオン抵抗の増加が抑えられるといえる。
【００２７】
図５は、第一実施形態に示した周期的構造を持つＳｉＣ−ＪＢＳダイオードについて、ショットキー電極８の下の島領域の幅と逆方向電圧を印加したときの耐圧の関係である。ショットキー電極８の下の島領域の幅を４μｍ以下にすると耐圧の低下を２割以下に抑えられるといえる。
（第二実施形態）
本発明の第二実施形態について説明する。図６は、第二実施形態として示したＳｉＣショットキーバリアダイオードのレイアウト図の一例である。本実施形態は、島領域の形状を第１実施形態に対して変更したものであり、その他に関しては、第一実施形態と同様である。  図６において、ショットキー電極８の下に最長部が３μｍの正六角形の形状で配置されアルミニウムがドーピングされた幅２μｍのｐ型不純物領域１２で囲まれている島領域が周期的に配置されている。
【００２８】
この構造によれば、ショットキー界面を持つ領域を空乏化する際に、６辺から空乏化されるため、ショットキー界面下の空乏層厚さがより低電圧で厚くすることが可能となりリーク電流を抑えることが可能となる。また、同等の最長部を持つ正多角形であれば、辺の数が多いほど面積が大きくなるためオン抵抗の低減も可能となる。
（第三実施形態）
本発明の第三実施形態について説明する。図７は、第三実施形態として示したＳｉＣショットキーバリアダイオードのマスクレイアウト図の一例である。本実施形態は、島領域の形状を第１実施形態に対して変更したものであり、その他に関しては、第一、二実施形態と同様である。
【００２９】
図７において、ショットキー電極８の下に直径が３μｍの円形の形状で配置されアルミニウムがドーピングされた幅２μｍのｐ型の領域で囲まれている島領域が周期的に配置されている。
【００３０】
この構造から、ショットキー界面を持つ領域を空乏化する際に、円周から同等に空乏化されるため、ショットキー界面下の空乏層厚さを最も効率よく低電圧で厚くすることが可能となりリーク電流を抑えることが可能となる。また、円は同等の最長部を持つ正多角形の極限の形状であるため、効率のよいオン抵抗の低減が可能となる。
【００３１】
以上、本発明の実施形態を詳述したが、本発明は前記実施形態に限定されるものではない。そして、本発明の趣旨を逸脱することがなければ、種々の設計変更を行うことが可能である。
【００３２】
発明を実施するための形態において、ある終端構造を持つＪＢＳ構造のダイオードにおける断面図に従って説明したが、ワイドバンドギャップ半導体上に形成されたショットキー界面が存在する装置であれば、本発明の趣旨を逸脱しない範囲の構造、たとえばショットキーバリアを利用するＤＭＴ構造、ＴＭＢＳ構造をもつダイオードのようなショットキー接合を利用する装置に対応させることができることはいうまでもないことである。
【符号の説明】
【００３３】
１  高濃度ｎ型ＳｉＣ基板
２  低濃度ｎ型ＳｉＣ堆積膜
３  チャンネルストッパー
４  ｐ型不純物領域（終端）
５  ｐ型不純物領域（ＦＬＲ）
６  オーミック電極
７  層間絶縁膜
８  ショットキー電極
９  電極パッド
１０  パッシベーション膜
１１  ボンディングワイヤー
１２  ｐ型不純物領域（ＪＢＳ）
【図１】
2015207780.tif 000003
【図２】
2015207780.tif 000004
【図３】
2015207780.tif 000005
【図４】
2015207780.tif 000006
【図５】
2015207780.tif 000007
【図６】
2015207780.tif 000008
【図７】
2015207780.tif 000009