(57)【要約】【課題】給電点の数を多くとらなくてもコストを抑制しつつ、電圧降下に起因する各発光素子の発光量のばらつきを抑制可能な光書込装置を提供すること。【解決手段】ＯＬＥＤ１０１と駆動回路１０２とサンプルホールド回路１０３と強制遮断スイッチ１０６を有するドット回路１００のそれぞれにおいて、輝度信号ＳＧをサンプルホールド回路１０３の保持素子１０５に書き込むチャージ期間には、強制遮断スイッチ１０６を開状態にして、共通電源１８０からの電流が電源ライン１９２、駆動回路１０２を介してＯＬＥＤ１０１に流れないようにする。全てのドット回路１００に対するチャージ期間が終了すると、全ての強制遮断スイッチ１０６を閉状態にして発光期間を開始し、共通電源１８０からの電流がＯＬＥＤ１０１に流れる状態に遷移させる。【選択図】図５
2015101059.tif 000002
【特許請求の範囲】
【請求項１】
共通電源から延伸された電源線に対して、複数の発光素子のそれぞれが駆動ドライバーを介して並列に接続されてなる光書込装置であって、
前記各発光素子を前記電源線から切断するための遮断手段と、
前記複数の発光素子のそれぞれに対応して設けられる保持素子と、
前記各発光素子への電源供給が遮断されているときに、前記各発光素子に対応するそれぞれの保持素子に、発光すべき発光量に相当する電圧と前記共通電源の電圧との差の電圧を指標する指標値を書き込む書込手段と、
を備え、
前記各駆動ドライバーは、
前記遮断手段による電源供給の遮断が解除されたときに、前記電源線から供給される電流を、前記発光素子に対応する保持素子に保持されている指標値が示す電圧に応じて制御して当該発光素子に供給することを特徴とする光書込装置。
【請求項２】
前記書込手段は、
前記複数の保持素子のそれぞれに対して前記指標値を順番に書き込み、
前記遮断手段は、
最初に前記指標値が書き込まれる保持素子に対する当該書き込み開始から、最後に前記指標値が書き込まれる保持素子に対する当該書き込み終了までの書き込み期間に亘って前記電源供給の遮断を実行することを特徴とする請求項１に記載の光書込装置。
【請求項３】
前記書込手段は、
前記複数の保持素子のそれぞれに対して前記指標値を順番に書き込み、
前記遮断手段は、
前記発光素子の個数がＮ個であり、Ｎ個の発光素子に対応するＮ個の保持素子のそれぞれに、その書き込み順に番号を付したとき、１番目からＮ番目までのうち、Ｑ（但し、１＜Ｑ＜Ｎ）番目以降の保持素子に対応する全ての発光素子が非発光の場合には、
１番目に前記指標値が書き込まれる保持素子に対する当該書き込み開始から（Ｑ−１）番目に前記指標値が書き込まれる保持素子に対する当該書き込み終了までの書き込み期間に亘って前記電源供給の遮断を実行することを特徴とする請求項１に記載の光書込装置。
【請求項４】
前記遮断手段は、
前記書き込み期間が終了すると、前記複数の発光素子に対して同時に前記遮断を解除することを特徴とする請求項２または３に記載の光書込装置。
【請求項５】
前記遮断手段は、
前記複数の発光素子が前記電源線に対して並列接続されている回路における各列にそれぞれ設けられ、当該列に流れる電流の経路を開閉するスイッチであることを特徴とする請求項１〜４のいずれか１項に記載の光書込装置。
【請求項６】
前記スイッチは、
前記発光素子と前記駆動ドライバーとの間に設けられていることを特徴とする請求項５に記載の光書込装置。
【請求項７】
前記駆動ドライバーは、
Ｐ型またはＮ型の電界効果トランジスタであり、
前記保持素子は、
コンデンサであり、
当該コンデンサの一方端が前記電界効果トランジスタのゲートに接続され、当該コンデンサの他方端が前記電界効果トランジスタのソースに接続されていることを特徴とする請求項１〜６のいずれか１項に記載の光書込装置。
【請求項８】
前記発光素子は、有機ＬＥＤであり、
前記駆動ドライバーと前記保持素子とが薄膜トランジスタにより形成されていることを特徴とする請求項１〜７のいずれか１項に記載の光書込装置。
【請求項９】
光書込部からの光ビームにより像担持体に画像を書き込む画像形成装置であって、
前記光書込部として、請求項１〜８のいずれか１項に記載の光書込装置を備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光書込装置およびこれを備える画像形成装置に関する。
【背景技術】
【０００２】
プリンターなどの画像形成装置には、微小の発光素子をライン状に並べて各発光素子から発せられる光ビームを感光体に照射する光書込部を用いるものがある。
特許文献１には、光書込部として、発光素子である有機ＥＬ素子が基板上に主走査方向に多数配列されたラインヘッドが開示されている。
ラインヘッドは、複数個の有機ＥＬ素子のそれぞれを、アノード側を電源側の電源線Ａに接続し、カソード側を接地側の電源線Ｂに接続してなる並列回路が基板上に配置される構成になっている。また、基板と間隔を空けて防湿板が配されており、この防湿板上には、電源側の補助電源線Ｃと接地側の補助電源線Ｄが別途、配線されている。
【０００３】
基板上の電源線Ａと防湿板上の補助電源線Ｃとが複数箇所で電気的に接続され、基板上の電源線Ｂと防湿板上の補助電源線Ｄとが複数箇所で電気的に接続されることにより、各有機ＥＬ素子に対する給電点の数を増加させた回路構成になっている。
この給電点の数を増加させる構成により、給電点の数が少ない構成に比べて、１つの給電点から各有機ＥＬ素子までの電源線の配線距離を短くすることができ、それだけ配線抵抗による電位降下が少なくて済み、電位降下に起因する各有機ＥＬ素子への供給電流の差が小さくなって、発光量のばらつきを抑制することが可能になる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１４４６８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の構成では、給電点の数を多くとるために、基板上の２本の電源線とは別に防湿板にも２本の補助電源線を配置し、かつ電源線と補助電源線とを電気的に接続する機構が別途必要になる。
また、給電点の数を多くとればとるほど配線距離による電位降下に起因する発光量のばらつきを抑制できることになるが、給電点の数を多くとるということは、それだけ基板上の電源線と、基板とは別体の防湿板上の補助電源線とを電気的に接続する箇所が増えてその機構が複雑になり、ラインヘッドの高コスト化を招くという問題が生じる。
【０００６】
本発明は、上記の問題点に鑑みてなされたものであって、給電点の数を多くとらなくてもコストを抑制しつつ、電位降下に起因する各発光素子の発光量のばらつきを抑制可能な光書込装置およびこれを備える画像形成装置を提供することを目的としている。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明に係る光書込装置は、共通電源から延伸された電源線に対して、複数の発光素子のそれぞれが駆動ドライバーを介して並列に接続されてなる光書込装置であって、前記各発光素子を前記電源線から切断するための遮断手段と、前記複数の発光素子のそれぞれに対応して設けられる保持素子と、前記各発光素子への電源供給が遮断されているときに、前記各発光素子に対応するそれぞれの保持素子に、発光すべき発光量に相当する電圧と前記共通電源の電圧との差の電圧を指標する指標値を書き込む書込手段と、を備え、前記各駆動ドライバーは、前記遮断手段による電源供給の遮断が解除されたときに、前記電源線から供給される電流を、前記発光素子に対応する保持素子に保持されている指標値が示す電圧に応じて制御して当該発光素子に供給することを特徴とする。
【０００８】
また、前記書込手段は、前記複数の保持素子のそれぞれに対して前記指標値を順番に書き込み、前記遮断手段は、最初に前記指標値が書き込まれる保持素子に対する当該書き込み開始から、最後に前記指標値が書き込まれる保持素子に対する当該書き込み終了までの書き込み期間に亘って前記電源供給の遮断を実行するとしても良い。
さらに、前記書込手段は、前記複数の保持素子のそれぞれに対して前記指標値を順番に書き込み、前記遮断手段は、前記発光素子の個数がＮ個であり、Ｎ個の発光素子に対応するＮ個の保持素子のそれぞれに、その書き込み順に番号を付したとき、１番目からＮ番目までのうち、Ｑ（但し、１＜Ｑ＜Ｎ）番目以降の保持素子に対応する全ての発光素子が非発光の場合には、１番目に前記指標値が書き込まれる保持素子に対する当該書き込み開始から（Ｑ−１）番目に前記指標値が書き込まれる保持素子に対する当該書き込み終了までの書き込み期間に亘って前記電源供給の遮断を実行するとしても良い。
【０００９】
また、前記遮断手段は、前記書き込み期間が終了すると、前記複数の発光素子に対して同時に前記遮断を解除するとしても良い。
さらに、前記遮断手段は、前記複数の発光素子が前記電源線に対して並列接続されている回路における各列にそれぞれ設けられ、当該列に流れる電流の経路を開閉するスイッチであるとしても良い。
【００１０】
ここで、前記スイッチは、前記発光素子と前記駆動ドライバーとの間に設けられているとしても良い。
また、前記駆動ドライバーは、Ｐ型またはＮ型の電界効果トランジスタであり、前記保持素子は、コンデンサであり、当該コンデンサの一方端が前記電界効果トランジスタのゲートに接続され、当該コンデンサの他方端が前記電界効果トランジスタのソースに接続されているとしても良い。
【００１１】
さらに、前記発光素子は、有機ＬＥＤであり、前記駆動ドライバーと前記保持素子とが薄膜トランジスタにより形成されているとしても良い。
本発明に係る画像形成装置は、光書込部からの光ビームにより像担持体に画像を書き込む画像形成装置であって、前記光書込部として、上記の光書込装置を備えることを特徴とする。
【発明の効果】
【００１２】
上記の構成をとれば、複数の発光素子のそれぞれについて、当該発光素子に対応する保持素子に書き込まれる指標値を決めるための基準となる電圧を共通電源の電圧とすることができるので、従来のような補助電源線を別途配線して給電点の数を増加させる構成をとらなくても、電源線の電位降下による発光量のばらつきを抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】実施の形態１における画像形成装置の構成を示す図である。
【図２】露光部に含まれるプリントヘッドの概略構成を示す図である。
【図３】プリントヘッド内のＯＬＥＤパネルの概略平面図および断面図である。
【図４】ＯＬＥＤパネル内のＴＦＴ基板に設けられるＯＬＥＤと駆動回路とＳ／Ｈ回路などの関係を模式的に示す図である。
【図５】実施例の回路構成においてチャージ期間の様子を示す図である。
【図６】実施例の回路構成において発光期間の様子を示す図である。
【図７】各ドット回路における消灯期間と発光期間のタイミングチャートを示す図である。
【図８】１つのドット回路のチャージ期間の様子を示す図である。
【図９】１つのドット回路のホールド期間Ａ（待機中）の様子を示す図である。
【図１０】１つのドット回路のホールド期間Ｂ（発光期間）の様子を示す図である。
【図１１】比較例の回路構成を示すブロック図である。
【図１２】比較例の構成におけるチャージ期間と発光期間の様子を示すタイミングチャートである。
【図１３】比較例の構成において電源ラインの電位降下による発光量のばらつきが発生することを説明するための図である。
【図１４】共通電源からの配線距離と電源ライン上の電位との関係などのグラフを示す図である。
【図１５】実施例と比較例について全点灯の場合における電源ラインの電位降下に起因する各ＯＬＥＤの輝度変化の有無の様子をグラフで示す図である。
【図１６】実施の形態２に係る各ドット回路における消灯期間と発光期間のタイミングチャートを示す図である。
【図１７】用紙幅と感光体ドラムとプリントヘッド上のＮ個のＯＬＥＤとの関係を模式的に示す図である。
【図１８】大サイズ紙と小サイズ紙に対する発光期間の違いを示す模式図である。
【図１９】用紙幅に応じて発光期間を切り替える制御の内容を示すフローチャートである。
【図２０】変形例に係る回路構成を示す図である。
【図２１】変形例に係る別の回路構成を示す図である。
【発明を実施するための形態】
【００１４】
以下、本発明に係る光書込装置および画像形成装置の実施の形態を、タンデム型カラープリンター（以下、単に「プリンター」という。）を例にして説明する。
＜実施の形態１＞
図１は、本実施の形態に係るプリンター１の全体構成を示す概略図である。
同図に示すようにプリンター１は、電子写真方式により画像を形成するものであり、画像プロセス部１０と、中間転写部２０と、給送部３０と、定着部４０と、制御部５０を備え、ネットワーク（例えばＬＡＮ）を介して外部の端末装置（不図示）からのジョブの実行要求に基づき、カラーの画像形成（プリント）を実行する。
【００１５】
画像プロセス部１０は、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）およびブラック（Ｋ）の現像色に対応した作像部１０Ｙ、１０Ｍ、１０Ｃ、１０Ｋを有する。
作像部１０Ｙは、像担持体としての感光体ドラム１１と、その周囲に配された帯電部１２、露光部１３、現像部１４、クリーナ１５などを備えている。
帯電部１２は、矢印Ａで示す方向に回転する感光体ドラム１１の周面を帯電させる。
【００１６】
露光部（光書込部）１３は、帯電された感光体ドラム１１を光ビームＬにより露光して、感光体ドラム１１上に静電潜像を形成する。本実施の形態では、いわゆる反転現像方式を採用しているので、感光体ドラム１１上の周面の帯電領域のうち、トナー像が形成されるべき部分が露光されることにより静電潜像が形成される。
また、露光部１３には、発光素子である電流駆動型の有機ＥＬ素子（以下、「ＯＬＥＤ」という。）が感光体ドラム１１のドラム軸方向（以下、「主方向」という。）に沿って基板上に多数個、配列されたプリントヘッドが含まれる。このプリントヘッドの構成については、後述する。
【００１７】
現像部１４は、感光体ドラム１１上の静電潜像をＹ色のトナーで現像する。これにより感光体ドラム１１上にＹ色のトナー像が作像され、作像されたＹ色トナー像は、中間転写部２０の中間転写ベルト２１上に一次転写される。クリーナ１５は、感光体ドラム１１上の残留トナーを清掃する。他の作像部１０Ｍ〜１０Ｋについても作像部１０Ｙと同様の構成であり、同図では符号が省略されている。
【００１８】
中間転写部２０は、駆動ローラー２４と従動ローラー２５に張架されて矢印方向に循環走行される中間転写ベルト２１と、中間転写ベルト２１を挟んで各作像部１０Ｙ〜１０Ｋの感光体ドラム１１と対向配置される一次転写ローラー２２と、駆動ローラー２４と対向配置される二次転写ローラー２３を備える。
給送部３０は、シート、ここでは用紙Ｓを収容するカセット３１と、カセット３１から用紙Ｓを１枚ずつ搬送路３９に繰り出す繰り出しローラー３２と、繰り出された用紙Ｓを搬送する搬送ローラー３３、３４を備える。
【００１９】
定着部４０は、定着ローラー４１とこれに圧接される加圧ローラー４２を有する。
制御部５０は、画像プロセス部１０〜定着部４０の動作を統括的に制御し、円滑なジョブを実行させる。ジョブ実行の際には、制御部５０により次の動作が実行される。
すなわち、受け付けたジョブに含まれるプリント用の画像データに基づき、作像部１０Ｙ〜１０Ｋの露光部１３に配された複数個のＯＬＥＤを発光させるための駆動データが生成される。
【００２０】
この駆動データは、ここではデジタル信号のため、制御部５０の輝度信号出力部５１（図３）において、それぞれのＯＬＥＤごとにその発光量を示すアナログの輝度信号に変換されて露光部１３に送られる。露光部１３の各ＯＬＥＤは、このアナログの輝度信号に基づく光量の光ビームＬを出射する。
作像部１０Ｙ〜１０Ｋごとに、露光部１３の各ＯＬＥＤをから光ビームＬが発せられ、帯電されている感光体ドラム１１が光ビームＬにより露光されると、感光体ドラム１１上に静電潜像が形成され、感光体ドラム１１上に作像された静電潜像は、トナーにより現像されてトナー像が作像される。
【００２１】
それぞれの感光体ドラム１１上に作像されたトナー像は、その感光体ドラム１１に中間転写ベルト２１を介して配置された一次転写ローラー２２の静電作用により中間転写ベルト２１上に一次転写される。
作像部１０Ｙ〜１０Ｋによる各色の作像動作は、各色のトナー像が、走行する中間転写ベルト２１の同じ位置に重ね合わせて転写されるように上流側から下流側に向けてタイミングをずらして実行される。
【００２２】
この作像タイミングに合わせて、給送部３０からは、カセット３１から用紙Ｓが二次転写ローラー２３に向けて搬送されて来ており、二次転写ローラー２３と中間転写ベルト２１の間を用紙Ｓが通過する際に、中間転写ベルト２１上に多重転写された各色トナー像が二次転写ローラー２３の静電作用により用紙Ｓに一括して二次転写される。
各色トナー像が二次転写された後の用紙Ｓは、定着部４０まで搬送され、定着部４０の定着ローラー４１と加圧ローラー４２間のニップを通過する際に加熱、加圧されることにより、用紙Ｓ上のトナーがその用紙Ｓに融着して定着される。定着部４０を通過した用紙Ｓは、排紙ローラー３５によって排紙トレイ３６上に排出（出力）される。
【００２３】
図２は、露光部１３に含まれるプリントヘッド６０の概略構成を示す図である。
同図に示すようにプリントヘッド６０は、ＯＬＥＤパネル６１と、ロッドレンズアレイ６２と、これらを収容する筐体６３を備える。
ＯＬＥＤパネル６１は、ライン状に配置された複数個のＯＬＥＤ１０１を有し、複数個のＯＬＥＤ１０１のそれぞれは、個別に光ビームＬを出射する。
【００２４】
ロッドレンズアレイ６２は、それぞれのＯＬＥＤ１０１から発せられる光ビームＬを感光体ドラム１１表面に結像させる。
図３は、ＯＬＥＤパネル６１の概略平面図であり、Ａ−Ａ´線における断面図とＣ−Ｃ´線における断面図も合わせて示されている。
同図に示すようにＯＬＥＤパネル６１は、ＴＦＴ（thin film transistor）基板７１と、封止板７２と、ソースＩＣ７３を備える。
【００２５】
ＴＦＴ基板７１には、複数個のＯＬＥＤ１０１が主方向に沿って並ぶように配置されるとともに、それぞれのＯＬＥＤ１０１に対して後述の駆動回路と保持素子と強制遮断スイッチなどが設けられており、これらが同一のＴＦＴ基板７１上に形成される回路構成になっている。
封止板７２は、ＴＦＴ基板７１上におけるＯＬＥＤ１０１の配置領域を外気に触れないように封止するものである。
【００２６】
ソースＩＣ７３は、ＴＦＴ基板７１上の、封止板７２の配置領域以外の領域に実装されており、制御部５０の輝度信号出力部５１から出力されるデジタルの輝度信号を、それぞれのＯＬＥＤ１０１ごとにその発光量を示すアナログの輝度信号に変換するデジタル／アナログ変換器（以下、「ＤＡＣ」という。）や後述のシフトレジスタを含み、また後述の強制消灯信号を所定タイミングで出力する機能も有する。
【００２７】
図４は、ＴＦＴ基板７１に設けられるＯＬＥＤ１０１と駆動回路１０２とＳ／Ｈ（サンプル／ホールド）回路１０３と強制遮断スイッチ１０６とソースＩＣ７３との関係を模式的に示す図である。
同図に示すように、Ｓ／Ｈ回路１０３は、スイッチ１０４と保持素子（コンデンサなど）１０５が直列接続されてなり、１つのＳ／Ｈ回路１０３が１つの駆動回路１０２に対応し、１つの駆動回路１０２が１つの強制遮断スイッチ１０６を介して１つのＯＬＥＤ１０１に対応する関係になっている。
【００２８】
一方、ソースＩＣ７３には、複数個のＤＡＣ７４が含まれており、１つのＤＡＣ７４が複数個のＳ／Ｈ回路１０３に対応して設けられ、それぞれのＳ／Ｈ回路１０３ごとにその対応するＯＬＥＤ１０１への輝度信号ＳＧを順次出力する構成になっている。
例えば、１つのＤＡＣ７４に対応する複数個のＳ／Ｈ回路１０３のスイッチ１０４が全てオフ（非導通）になっている状態で、そのＤＡＣ７４から画像データに基づく輝度信号ＳＧ１、ＳＧ２・・が時間順に１つずつ出力される場合を想定すると、次のようになる。
【００２９】
すなわち、ＤＡＣ７４から輝度信号ＳＧ１が出力されるとそのタイミングと同期して、複数のＳ／Ｈ回路１０３のうち、輝度信号ＳＧ１に対応する１つのＳ／Ｈ回路１０３ａのスイッチ１０４だけがオフからオン（導通）に切り替わり、輝度信号ＳＧ１がＳ／Ｈ回路１０３ａの保持素子１０５に書き込まれる。他のＳ／Ｈ回路１０３のスイッチ１０４はオフのままなので、他の保持素子１０５に輝度信号ＳＧ１が書き込まれることはない。
【００３０】
Ｓ／Ｈ回路１０３ａにおける輝度信号ＳＧ１の保持素子１０５への書き込みが終了すると、Ｓ／Ｈ回路１０３ａのスイッチ１０４がオフに戻るが、Ｓ／Ｈ回路１０３ａの保持素子１０５に輝度信号ＳＧ１が保持された状態が維持される。
その後、次の輝度信号ＳＧ２がＤＡＣ７４から出力されるタイミングになると、そのタイミングと同期して、輝度信号ＳＧ２に対応するＳ／Ｈ回路１０３ｂのスイッチ１０４だけがオフからオンに切り替わり、輝度信号ＳＧ２がその保持素子１０５に書き込まれる。
【００３１】
輝度信号ＳＧ２の保持素子１０５への書き込みが終了すると、Ｓ／Ｈ回路１０３ｂのスイッチ１０４がオフに戻るが、Ｓ／Ｈ回路１０３ｂの保持素子１０５に輝度信号ＳＧ２が保持された状態が維持される。
それぞれのＳ／Ｈ回路１０３ごとに、輝度信号ＳＧの入力タイミングに応じてスイッチ１０４を切り替えてその輝度信号ＳＧの書き込み動作が時間順に実行される。この切り替えは、シフトレジスタ１０９（図５）が用いられる。
【００３２】
強制遮断スイッチ１０６は、ＯＬＥＤ１０１に流れる電流の経路を、ソースＩＣ７３からの強制消灯信号ＳＶに基づき開閉するスイッチである。
本実施の形態では、予め決められた発光期間にだけ強制遮断スイッチ１０６が閉（オン）になり、これ以外の消灯期間には、開（オフ）になっている。このようなタイミングで開閉を行う理由については、後述する。
【００３３】
それぞれの駆動回路１０２は、対応する保持素子１０５に輝度信号ＳＧが保持されている状態で、ＯＬＥＤ１０１の発光期間になると、共通電源（不図示）から入力される電流を、その保持されている輝度信号ＳＧの電圧に相当する電流に制御して出力し、オン状態の強制遮断スイッチ１０６を介してＯＬＥＤ１０１に供給する。この電流供給により、それぞれのＯＬＥＤ１０１は、輝度信号ＳＧに示される発光量で発光する。なお、画像データには、トナー画像が形成されない非露光領域（原稿の下地部分など）を示すデータも含まれており、この非露光領域に対する輝度信号ＳＧは発光量が０（ゼロ）を示す信号になるので、発光期間でも駆動回路１０２からＯＬＥＤ１０１に電流が供給されず、ＯＬＥＤ１０１は消灯したままになる。
【００３４】
ＤＡＣ７４からの輝度信号ＳＧ１、ＳＧ２・・の出力タイミングに応じて、それぞれのＳ／Ｈ回路１０３におけるスイッチ１０４のオンオフ切り替えタイミングが予め決められており、主方向に沿った１ライン単位で、全てのＯＬＥＤ１０１に対する輝度信号ＳＧの書き込み、保持、発光が実行されることにより、感光体ドラム１１が露光される。
図５は、ＯＬＥＤ１０１と駆動回路１０２とＳ／Ｈ回路１０３と強制遮断スイッチ１０６を含むドット回路１００が複数個、設けられてなる実施例の回路構成を示す図であり、最も左端のドット回路１００において消灯期間内にその保持素子１０５に輝度信号ＳＧが書き込まれている期間（チャージ期間）の様子を示している。
【００３５】
同図に示すように、複数のＯＬＥＤ１０１のそれぞれは、共通電源１８０から延伸される２本の電源線（電源ライン１９２とカソード電極ライン１９４）間に強制遮断スイッチ１０６と駆動回路１０２を介して並列接続されている。共通電源１８０の電位は、基準電位Ｖｃになっている。
駆動回路１０２は、ゲート端子１２１と入力端子２２２と出力端子１２３を有する電圧入力型の駆動回路であり、ここではＰ型の電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）から構成され、入力端子１２２がソース、出力端子１２３がドレインに相当する。
【００３６】
駆動回路１０２の入力端子１２２は、共通電源１８０に接続される電源ライン（配線）１９２（プラス側の電源線に相当）に接続されており、共通電源１８０からの電流が電源ライン１９２を介して入力される。
同図では、一番左端のドット回路１００が共通電源１８０からの配線距離（共通電源１８０からドット回路１００までの間の電源ライン１９２の長さ）が最も短く、その右隣のドット回路１００が２番目に配線距離が短く、さらに右側に移るに連れてそれぞれのドット回路１００に対する配線距離が長くなる回路の構成例を示している。
【００３７】
駆動回路１０２は、入力端子１２２に入力される共通電源１８０からの電流を、ゲート端子１２１の電圧と入力端子１２２の電圧との差の電圧の大きさに応じた大きさの電流を出力端子１２３から出力する。
駆動回路１０２のゲート端子１２１は、スイッチ１０４を介して信号ライン１９１と接続されている。
【００３８】
信号ライン１９１は、１つのＤＡＣ７４から時間順に出力される輝度信号ＳＧ１、ＳＧ２・・を伝送する信号線である。
保持素子１０５は、ここではコンデンサからなり、その一方の端子１５１が駆動回路１０２のゲート端子１２１と接続され、他方の端子１５２が電源ライン１９２に接続されている。電源ライン１９２には、駆動回路１０２の入力端子１２２が接続されているので、保持素子１０５の他方の端子１５２は、電源ライン１９２の一部の配線部分を介して駆動回路１０２の入力端子１２２と接続されていることになる。
【００３９】
保持素子１０５は、信号ライン１９１からスイッチ１０４を介して入力される輝度信号ＳＧを保持する。この輝度信号ＳＧの保持は、保持素子１０５の端子１５１に印加される輝度信号ＳＧの電圧Ｖｄａｃ（駆動回路１０２のゲート端子１２１の印加電圧に相当）と端子１５２に印加される電圧、例えば一番左端のドット回路１００では電圧Ｖｄ１（共通電源１８０から電源ライン１９２を介して駆動回路１０２の入力端子１２２に印加される電圧に相当）との差の電圧Ｖｇの大きさに相当する電荷が保持素子１０５に注入されて蓄えられることにより行われる。
【００４０】
保持素子１０５への電荷の注入が輝度信号ＳＧの書き込みに相当し、輝度信号ＳＧの書き込み期間が輝度信号ＳＧのチャージ期間になる。
駆動回路１０２の出力端子１２３は、強制遮断スイッチ１０６の一方の端子１６１に接続されている。
強制遮断スイッチ１０６は、ソースＩＣ７３から出力される強制消灯信号ＳＶのオンとオフに基づき開閉するスイッチである。同図では、チャージ期間に強制消灯信号ＳＶが消灯を示すオンにされていることにより、それぞれのドット回路１００における強制遮断スイッチ１０６の全てが開（オフ）の状態になっている例を示している。
【００４１】
強制遮断スイッチ１０６の他方の端子１６２は、ＯＬＥＤ１０１のアノード１１１と接続されており、ＯＬＥＤ１０１のカソード１１２は、カソード電極ライン１９４に接続されている。カソード電極ライン１９４は、その一方端が各ドット回路１００に共通のアース端子１９５に接続されるアースラインであり、共通電源１８０に接続されるプラス側の電源ライン１９２に対するマイナス側の電源線に相当する。
【００４２】
ドット回路１００ごとに、そのＳ／Ｈ回路１０３のスイッチ１０４には、シフトレジスタ１０９から出力されるパルス信号φ１、φ２・・のうちの一つが入力されている。
パルス信号φ１、φ２・・は、一定間隔ごとに現れるパルス波形の出力タイミングが相互にずれた信号であり（図７）、その出力タイミングは、ＤＡＣ７４から出力される輝度信号ＳＧ１、ＳＧ２・・の出力タイミングに同期するように予め決められている。
【００４３】
例えば、一番左端のドット回路１００に対する輝度信号ＳＧ１がＤＡＣ７４から出力されるタイミングにパルス信号φ１が一番左端のドット回路１００に入力され、次に左端から２番目のドット回路１００に対する輝度信号ＳＧ２がＤＡＣ７４から出力されるタイミングに２番目のドット回路１００にパルス信号φ２が入力されるように、パルス信号φ１、φ２・・の出力タイミングがシフトされる。
【００４４】
スイッチ１０４は、シフトレジスタ１０９からのパルス波形が出力されているときにだけ閉（オン）し、パルス波形が出力されていないときには開（オフ）するようになっており、同図では、一番左端のドット回路１００のスイッチ１０４だけが閉になっており、他の全てのドット回路１００のスイッチ１０４が開になっている例を示している。
これにより、ドット回路１００ごとに、自己に入力されるべき輝度信号ＳＧがＤＡＣ７４から出力されると、その出力と同じタイミングだけにそのドット回路１００のスイッチ１０４がオンになり、その輝度信号ＳＧがスイッチ１０４を介して保持素子１０５に入力される（輝度信号の書き込み）。
【００４５】
一番左端のドット回路１００における輝度信号ＳＧ１の書き込みが終わるとそのドット回路１００のスイッチ１０４がオフになり、次に左端から２番目のドット回路１００のスイッチ１０４がオンに切り替わると、左端から２番目のドット回路１００に対する輝度信号ＳＧ２の書き込みが開始される。輝度信号ＳＧ１、ＳＧ２・・の出力周期に同期して、ドット回路１００ごとにその輝度信号ＳＧの書き込みが時間順にずれて実行される。
【００４６】
ドット回路１００ごとに、輝度信号ＳＧの書き込みが行われている期間がチャージ期間になり、輝度信号ＳＧの書き込み終了から次のチャージ期間の開始に至るまでの期間がその書き込んだ輝度信号ＳＧを保持する保持期間になる。
１つのＤＡＣ７４に複数個（同図の例ではｎ個）のドット回路１００が対応しているので、それぞれのＤＡＣ７４ごとに、１つのＤＡＣ７４に１つのシフトレジスタ１０９と１本の信号ライン１９１が対応して設けられている。１つのＤＡＣ７４に対応する複数個のドット回路１００を１つの回路１００Ｚと捉えると、１つのＤＡＣ７４に１つの回路１００Ｚが対応し、それぞれの回路１００Ｚごとに、その回路１００Ｚに属する複数個のドット回路１００に対する輝度信号ＳＧの書き込みが並行して実行される。
【００４７】
１つのＤＡＣ７４に対応するドット回路１００（ＯＬＥＤ１０１）の個数がｎ個であり、ＤＡＣ７４の個数がＭ個であれば、ＯＬＥＤパネル６１に設けられる全てのドット回路１００（ＯＬＥＤ１０１）の数（合計）は、（ｎ×Ｍ）個ということになる。
この場合、輝度信号ＳＧの信号ライン１９１は、ＤＡＣ７４の個数Ｍと同数のＭ本になる。なお、本実施の形態では、給電点の数を少なくするために１本の電源ライン１９２を用いて全てのドット回路１００への給電を行っている。このため、ＴＦＴ基板７１上における信号ライン１９１の配線距離と電源ライン１９２の配線距離とは、１本の電源ライン１９２の方が１本の信号ライン１９１よりも大幅に長くなっている。
【００４８】
それぞれのドット回路１００の保持素子１０５への輝度信号ＳＧの書き込みが実行されている期間（チャージ期間）には、全ての強制遮断スイッチ１０６が開（オフ）になる。これにより、全ての駆動回路１０２の出力端子１２３が開放された状態、すなわち全てのＯＬＥＤ１０１が電源ライン１９２から切断された状態になり、共通電源１８０から供給される電流や信号ライン１９１からの電流がそれぞれの駆動回路１０２を介してＯＬＥＤ１０１には流れなくなる（ＯＬＥＤ１０１に流れる電流の遮断）。
【００４９】
一方、発光期間では、図６に示すように全てのドット回路１００におけるスイッチ１０４がオフの状態で、ソースＩＣ７３から出力される強制消灯信号ＳＶが遮断解除を示すオフになることにより全ての強制遮断スイッチ１０６が閉（オン）になる。
これにより、各ドット回路１００では、上記の電流の遮断が解除され、駆動回路１０２においてゲート端子１２１の電圧と入力端子１２２の電圧との差の電圧（ソース−ゲート間電圧）Ｖｇに応じた大きさの電流が出力端子１２３から出力され、その出力電流に応じた発光量でＯＬＥＤ１０１が発光する。
【００５０】
この電圧Ｖｇは、保持素子１０５の一方の端子１５１と他方の端子１５２間の電圧の差、すなわちチャージ期間に保持素子１０５に蓄えられた電荷の量に相当する。
それぞれのドット回路１００ごとに、発光素子であるＯＬＥＤ１０１の発光量を輝度信号ＳＧに基づき設定できることから、１つのドット回路１００は、１つの発光部を構成していることになる。
【００５１】
図７は、各ドット回路１００における消灯期間と発光期間のタイミングチャートを示す図である。ここで、同図では、説明を解り易くするために全てのドット回路１００の個数をＮ個としたときにそのＮ個のドット回路１００に対する輝度信号ＳＧ１、ＳＧ２・・ＳＧＮが順に出力され、これに対応するパルス信号φ１、φ２・・φＮが順に出力されるとしたときの例を示している。
【００５２】
同図においてドット回路１００ａは、Ｎ個のうち、図５に示す一番左端のドット回路に対応し、１００ｂが左端から２番目のドット回路に対応し、１００ｃが左端から３番目のドット回路に対応し、１００ＮがＮ番目（最後）のドット回路に対応している。
同図に示すように、シフトレジスタ１０９からパルス信号φ１のパルス波形が出力されるタイミングと同期して輝度信号ＳＧ１が出力されている間にだけその輝度信号ＳＧ１がドット回路１００ａの保持素子１０５に書き込まれる。この輝度信号ＳＧ１の書き込み期間がドット回路１００ａに対するチャージ期間になる。
【００５３】
輝度信号ＳＧ１の書き込みが終了すると、続いて、シフトレジスタ１０９からパルス信号φ２のパルス波形が出力され、これと同期して輝度信号ＳＧ２が出力されている間にその輝度信号ＳＧ２がドット回路１００ｂの保持素子１０５に書き込まれる。この輝度信号ＳＧ２の書き込み期間がドット回路１００ｂに対するチャージ期間になる。
以降、ドット回路１００ｃ・・１００Ｎのそれぞれの保持素子１０５に対して、対応する輝度信号ＳＧ３・・ＳＧＮの書き込みが時間順にずれて行われる。
【００５４】
輝度信号ＳＧ１〜ＳＧＮが出力されている期間が消灯期間Ｔｂになり、輝度信号ＳＧ１〜ＳＧＮが出力されていない期間が発光期間Ｔａになる。なお、同図では、図示の都合上、消灯期間Ｔｂの方が発光期間Ｔａよりも少し長くなっている場合の例を示しているが、実際には発光期間Ｔａの方が消灯期間Ｔｂよりも長くなる構成がほとんどであり、例えば１回の消灯期間Ｔｂに対して１回の発光期間Ｔａが数十倍〜１００倍程度になっている。
【００５５】
消灯期間Ｔｂには、上記のように全ての強制遮断スイッチ１０６が開になって共通電源１８０からの電流がＯＬＥＤ１０１に流れず、発光期間Ｔａには、全ての強制遮断スイッチ１０６が閉になって共通電源１８０からＯＬＥＤ１０１までの電流の供給経路が形成される。
以下、チャージ期間で保持素子１０５に書き込まれた輝度信号ＳＧが次のチャージ期間に至るまでの間に保持されているホールド期間を、消灯期間内におけるチャージ期間以外の期間に相当するホールド期間Ａと、発光期間に相当するホールド期間Ｂとに区別して説明する場合がある。
【００５６】
１回の消灯期間Ｔｂ（時点ｔ１〜ｔ２）の後に１回の発光期間Ｔａ（時点ｔ２〜ｔ３）が続き、消灯期間Ｔｂの開始時（時点ｔ１）からこれに続く発光期間Ｔａの終了時（時点ｔ３）までに亘る期間（時点ｔ１〜ｔ３）が１回の主走査期間（Ｈｓｙｎｃ）になる。
この１回の主走査期間は、感光体ドラム１１上において主方向（ドラム軸方向）に１ライン分の静電潜像を形成するための時間に相当する。この１回の主走査期間の長さに応じて、１回の消灯期間Ｔｂに対する１回の発光期間Ｔａの長さの比率が予め装置構成に応じて実験などにより決められる。
【００５７】
１回の主走査期間において、輝度信号ＳＧ１の出力開始時（時点ｔ１：シフトレジスタ１０９から出力されるパルス信号φ１のパルス波形の立ち上がり時に相当）が消灯期間Ｔｂの開始時になり、輝度信号ＳＧＮの出力終了時（時点ｔ２：シフトレジスタ１０９から出力されるパルス信号φＮのパルス波形の立ち下がり時に相当）が消灯期間Ｔｂの終了時になる。消灯期間Ｔｂの終了時（時点ｔ２）は、発光期間Ｔａの開始時に等しく、発光期間Ｔａの終了時（時点ｔ３）は、次の主走査期間に対する輝度信号ＳＧ１の出力開始時に等しい。
【００５８】
強制遮断スイッチ１０６を開閉するための強制消灯信号ＳＶは、輝度信号ＳＧ１の出力開始（時点ｔ１やｔ３）に同期して「オン」になり、これにより全ての強制遮断スイッチ１０６が開になる。また、強制消灯信号ＳＶは、輝度信号ＳＧＮの出力終了（時点ｔ２）に同期して「オフ」になり、これにより全ての強制遮断スイッチ１０６が閉になる。すなわち、全てのＯＬＥＤ１０１に対しその電源供給の遮断が同時に解除されることになる。
【００５９】
このように強制消灯信号ＳＶのオンとオフの出力切り替えは、１回の主走査期間ごとに輝度信号ＳＧ１とＳＧＮの出力タイミングと同期して行われるようにＤＡＣ７４において予め決められたタイミングで実行される。
１回の主走査期間が終わると、次の主走査期間に移ることが繰り返し実行され、回転する感光体ドラム１１上に主走査期間ごとに主方向に沿った１ライン分の静電潜像が形成されていく。これにより、感光体ドラム１１の回転方向（副走査方向）に１ページ分の画像に相当する静電潜像が形成される。なお、同図のタイミングチャートの下には、基準電位Ｖｄ１、Ｖｄ２・・ＶｄＮを示すグラフ８０が示されているが、このグラフ８０の説明については、後述する。
【００６０】
図７に示すタイミングチャートでは、Ｎ個全てのドット回路１００に対して輝度信号ＳＧ１、ＳＧ２・・ＳＧＮが順番に出力される場合の例を説明したが、図５に示すようにｎ（＜Ｎ）個のドット回路１００を１つの回路１００Ｚとして、１つの回路１００Ｚに１つのＤＡＣ７４が対応する構成では、それぞれの回路１００Ｚごとに、１主走査期間単位で消灯期間Ｔｂにおける処理と発光期間Ｔａにおける処理とがそれぞれ同時並行して実行される。
【００６１】
上記のように消灯期間Ｔｂでは全ての強制遮断スイッチ１０６を開にして共通電源１８０から各ＯＬＥＤ１０１までの電流の供給経路を強制的に遮断する遮断状態にし、発光期間Ｔａでは全ての強制遮断スイッチ１０６を閉にしてその遮断を解除する電流供給状態とする構成をとったのは、電源ライン１９２の配線抵抗に起因する各ＯＬＥＤ１０１の発光量のばらつきを防止するためである。以下、この理由を具体的に図８〜図１０を用いて説明する。
【００６２】
図８〜図１０は、１つのドット回路１００をその回路構成を説明し易いように書き換えたものであり、説明に必要のない部分は省略されている。図８はチャージ期間の様子を、図９はホールド期間Ａの様子を、図１０はホールド期間Ｂの様子を示している。
図８〜図１０では、電源ライン１９２とカソード電極ライン１９４のそれぞれが有する配線抵抗を１９８、１９９として示している。
【００６３】
なお、図８〜図１０では、信号ライン１９１の配線抵抗を示していない。これは、次の理由による。すなわち、信号ライン１９１は、保持素子１０５の端子１５１と駆動回路１０２のゲート端子１２１と接続され、保持素子１０５はコンデンサからなり、駆動回路１０２はＦＥＴからなるので、信号ライン１９１を流れる直流電圧の輝度信号ＳＧが、保持素子１０５を介して電源ライン１９２に流れたり、ゲート端子１２１から入力端子１２２と出力端子１２３に流れたりすることがほとんど生じない。
【００６４】
従って、輝度信号ＳＧの電圧Ｖｄａｃが信号ライン１９１の配線抵抗により低下することがほとんど生ぜず、信号ライン１９１についてはその配線抵抗による電位降下があったとしても無視できる程度の大きさにすぎないからである。
また、図８〜図１０には、回路構成図の下に、共通電源１８０からの配線距離と電源ライン１９２上での電位降下との関係を示すグラフも合わせて示している。
【００６５】
図８に示すように、チャージ期間中には強制遮断スイッチ１０６がオフ（ＯＦＦ）されているので、共通電源１８０からの電流が駆動回路１０２を介してＯＬＥＤ１０１に流れない。これにより、電源ライン１９２の配線抵抗１９８による電位降下が生ぜず、駆動回路１０２の入力端子１２２には、共通電源１８０の基準電位Ｖｃと同じ大きさの電圧Ｖｄが印加されるようになる。
【００６６】
他の全てのドット回路１００についても強制遮断スイッチ１０６がオフされているので、図８のグラフ８１で示されるように、共通電源１８０からの配線距離に関わらず電源ライン１９２上では同じ電位Ｖｄ（＝基準電位Ｖｃ）に維持されている。
つまり、共通電源１８０からの配線距離が短い（近い）位置に設けられるドット回路でも長い（遠い）位置に設けられるドット回路でも、それぞれの駆動回路１０２の入力端子１２２への入力（印加）電圧Ｖｄ１、Ｖｄ２・・Ｖｄｎ（図５）は、無視できる程度の漏れ電流などによる微小な電圧降下を除けば、基準電位Ｖｃ（共通電源１８０の電圧）と等しい電位（ＯＬＥＤ基準電位）になる。
【００６７】
このようにチャージ期間中に駆動回路１０２の入力端子１２２に基準電位Ｖｃと同じ大きさの電圧Ｖｄが印加されている状態で、スイッチ１０４がオン（ＯＮ）されることにより、輝度信号ＳＧ（電圧Ｖｄａｃ＜Ｖｃ）がスイッチ１０４を介して保持素子１０５の一方の端子１５１に入力される。
保持素子１０５の他方の端子１５２は、電源ライン１９２を介して駆動回路１０２の入力端子１２２に接続されているが、電源ライン１９２上では共通電源１８０からの配線距離に関わらず同じ電圧Ｖｄ（＝Ｖｃ）になっている。
【００６８】
従って、保持素子１０５には、端子１５１に印加される輝度信号ＳＧの信号電圧Ｖｄａｃと端子１５２に印加される入力電圧Ｖｄ（＝Ｖｃ）との差の電圧Ｖｇに相当する電荷が蓄えられることになる。この電圧Ｖｇが輝度信号ＳＧで示されるＯＬＥＤ１０１の発光量の大きさに相当し、電荷の蓄積量が電圧Ｖｇを指標する指標値になり、この指標値の保持素子１０５への書き込みが、輝度信号ＳＧの保持素子１０５への書き込みとなる。
【００６９】
輝度信号ＳＧの保持素子１０５への書き込みは、他のドット回路１００でも同様にして行われる。それぞれのドット回路１００ごとに輝度信号ＳＧの電圧Ｖｄａｃが同じ大きさ（同じ発光量）であれば、ドット回路１００の入力端子１２２の電圧が同じＶｃになっているので、図８のグラフ８２で示されるように、共通電源１８０からの配線距離に関係なく、どのドット回路１００でも、駆動回路１０２の入力端子１２２の電圧Ｖｃとゲート端子１２１の電圧Ｖｄａｃとの差分を示す電圧Ｖｇが同じ大きさになる。
【００７０】
つまり、輝度信号ＳＧの電圧Ｖｄａｃとの差をとるための基準となる駆動回路１０２の入力端子１２２の電圧がドット回路１００ごとに同じ大きさになるという同じ条件で、輝度信号ＳＧ１、ＳＧ２・・の保持素子１０５への書き込みを行えることになる。
輝度信号ＳＧの保持素子１０５への書き込みは、輝度信号ＳＧに示される発光量の大きさに相当する量の電荷が保持素子１０５に蓄えられることを意味するので、仮に、ドット回路１００ごとに同じ発光量を示す輝度信号ＳＧが入力される場合には、それぞれの保持素子１０５に同じ量の電荷が蓄積されていくことになる。
【００７１】
チャージ期間が終了すると、ドット回路１００ごとに図９に示すホールド期間Ａ（待機中）に移り、ホールド期間Ａに移るとスイッチ１０４がオフに切り替わる。
ホールド期間Ａに移っても強制遮断スイッチ１０６がオフのままであるのでＯＬＥＤ１０１には共通電源１８０からの電流が流れず、駆動回路１０２の入力端子１２２の電圧Ｖｄがチャージ期間から変化することはない（Ｖｄ＝Ｖｃ）。
【００７２】
また、スイッチ１０４がオフになるので、駆動回路１０２のゲート端子１２１、すなわち保持素子１０５の端子１５１が開放状態になり、ゲート端子１２１（保持素子１０５の端子１５１）の印加電圧Ｖｆもチャージ期間から変化することはない（Ｖｆ＝Ｖｄａｃ）。これにより保持素子１０５には、ホールド期間Ａの間、チャージ期間に蓄積された電荷がそのまま保持される。
【００７３】
従って、同図のグラフ８１、８２に示すように、ホールド期間Ａでもチャージ期間と同様に、共通電源１８０からの配線距離に関係なくドット回路１００ごとにその駆動回路１０２の入力端子１２２に印加される電圧Ｖｃとゲート端子１２１に印加される電圧Ｖｆとの差分を示す電圧Ｖｇが同じ大きさになっている状態が維持される。
ホールド期間Ａから図１０に示すホールド期間Ｂ（発光期間）に移ると、ドット回路１００ごとに、スイッチ１０４がオフの状態で強制遮断スイッチ１０６がオンになり（電流の遮断状態の解除）、駆動回路１０２のゲート端子１２１の電圧と入力端子１２２の電圧との差の電圧Ｖｇに応じた電流が駆動回路１０２の出力端子１２３から出力される。この電流がＯＬＥＤ１０１に流れてＯＬＥＤ１０１が発光する。
【００７４】
この発光期間では、共通電源１８０からの電流が電源ライン１９２、駆動回路１０２を介してＯＬＥＤ１０１に流れるので、ドット回路１００ごとに、共通電源１８０からの配線距離の違い、すなわち配線抵抗１９８の大きさの違いによる電位降下に起因して駆動回路１０２の入力端子１２２に印加される電圧Ｖｄに差異が生じることになる。
具体的には、同図のグラフ８１ａに示すように共通電源１８０からの配線距離が長くなるに連れて電位降下により駆動回路１０２の入力端子１２２の電圧Ｖｄが徐々に低下していく。なお、グラフ８１ａは、全てのＯＬＥＤ１０１が同じ発光量を示す輝度信号ＳＧに基づき同時発光する全点灯時の例を示している。
【００７５】
共通電源１８０からの配線距離が長くなるに連れて駆動回路１０２の入力端子１２２の電圧Ｖｄが徐々に低下するということは、図７に示すようにそれぞれのドット回路を１００ａ、１００ｂ・・１００ｎとすると、全点灯時では駆動回路１０２の入力端子１２２の電圧の基準電位Ｖｄ１、Ｖｄ２・・ＶｄＮが図７のグラフ８０に示すように基準電位Ｖｄ１が最も高くなり、ＶｄＮが最も低くなることになる。
【００７６】
このようにドット回路１００ごとに共通電源１８０からの配線距離が長くなるに連れて駆動回路１０２の入力端子１２２の電圧Ｖｄの大きさが低下するが、それぞれのドット回路１００の保持素子１０５に蓄積されている電荷の量は、次のチャージ期間に至るまでの間、そのまま保持される。
つまり、駆動回路１０２の入力端子１２２の電圧Ｖｄが低下すれば、保持素子１０５に蓄積されている電荷の量に応じた電圧Ｖｇだけ駆動回路１０２のゲート端子１２１の電位が下がるので（スイッチ１０４がオフのため）、駆動回路１０２の入力端子１２２の電圧とゲート端子１２１の電圧との差の電圧が元のＶｇのまま維持される。
【００７７】
このことは、発光期間Ｔｂにおいて共通電源１８０からの配線距離に関係なくどのドット回路１００でも同じになり、同図のグラフ８２ａに示すようにゲート端子１２１の電圧Ｖｆは、入力電圧Ｖｄから電位差Ｖｇを差し引いた値になって、共通電源１８０からの配線距離が遠くなるに連れて徐々に低下することになる。
上記のように駆動回路１０２は、ゲート端子１２１の電圧と入力端子１２２の電圧との差の電圧Ｖｇの大きさに応じた大きさの電流を出力端子１２３から出力する回路である。
【００７８】
このため上記実施例の構成をとることにより、ドット回路１００ごとに共通電源１８０からの配線距離の違いによる電位降下に起因して入力端子１２２の電圧Ｖｄに差異が生じても、ドット回路１００ごとにその電圧Ｖｇが同じであれば、各ＯＬＥＤ１０１には同じ大きさの電流が供給されることになり配線距離の違いによる電位降下に起因する各ＯＬＥＤ１０１の発光量のばらつきを防止することができるようになる。
【００７９】
図１１は、複数のドット回路９００のそれぞれに強制遮断スイッチが設けられていない構成（比較例）を示すブロック図である。
同図に示すように複数のドット回路９００のそれぞれは、ＯＬＥＤ９０１と駆動回路９０２とホールド回路９０３を備え、ホールド回路９０３は、スイッチ９０４と保持素子９０５を備える。ＯＬＥＤ９０１は、ＯＬＥＤ１０１に相当し、駆動回路９０２は、駆動回路１０２に相当し、ホールド回路９０３は、ホールド回路１０３に相当する。
【００８０】
上記と同様に、複数個のドット回路９００に１つのＤＡＣ９７４が対応しており、１つのＤＡＣ９７４から複数のドット回路９００のそれぞれに対して、発光量を示す輝度信号ＳＧ１、ＳＧ２・・が出力され、これと同期してシフトレジスタ（不図示）からパルス信号φ１、φ２・・（不図示）が出力されることにより、各保持素子９０５に輝度信号ＳＧが順次書き込まれる。
【００８１】
図１２は、比較例の構成におけるローリング駆動による輝度信号ＳＧのチャージ期間と発光期間の様子を示すタイミングチャートである。同図では、それぞれのドット回路９００を区別するためにドット回路を９００ａ、９００ｂ・・９００Ｎと符号を付して示しているが、特にそれぞれを区別する必要がない場合には、総称してドット回路９００ということにする。
【００８２】
同図に示すようにそれぞれのドット回路９００ごとにそのチャージ期間が時間的にずれており、チャージ期間の後にホールド期間が続くことは、図７に示すタイミングチャートと同じである。
ところが、比較例では上記のように強制遮断スイッチが設けられていないため、共通電源からそれぞれのドット回路９００のＯＬＥＤ９０１への電流の供給経路が常時、形成されている状態になっている。このため、それぞれのドット回路９００においてチャージ期間でもホールド期間でも発光期間になり、チャージ期間、すなわち輝度信号ＳＧの保持素子９０５への書き込み中にもＯＬＥＤ９０１に電流が流れることになる。このチャージ期間にもＯＬＥＤ９０１に電流が流れることは、上記の電位降下による発光量のばらつき発生の要因になる。このことを、図１３により具体的に説明する。
【００８３】
図１３は、比較例の構成において電源ライン９２０の電位降下による発光量のばらつきが発生することを説明するための図である。ここで、同図では、Ｎ個のドット回路９００のうち、１番左端のドット回路から数えてｍ番目（ｍは２以上の整数）と、（ｍ−１）番目と、（ｍ＋１）番目の３つのドット回路を示している。
それぞれのドット回路９００では、図１１に示すホールド回路９０３が省略されているが、ドット回路９００ごとに、ホールド回路９０３に保持される輝度信号ＳＧの電圧が駆動回路９０２、ここではＦＥＴのゲート端子Ｇに入力される電圧になり、このゲート端子Ｇの電圧とソースに相当する入力端子９３１の電圧との差の電圧に相当する電流が駆動回路９０２からＯＬＥＤ９０１に流れるようになっている。
【００８４】
ドット回路９００ごとに、チャージ期間にも共通電源９５０から電源ライン９２０、駆動回路９０２を介してＯＬＥＤ９０１への電流の供給経路が形成されているので、電源ライン９２０の配線抵抗９２１による電位降下に起因して、共通電源９５０からの配線距離が近いドット回路９００（ｍ−１）と遠いドット回路９００（ｍ＋１）とでは、その駆動回路９０２の入力端子９３１に印加される電圧が異なることが生じる。
【００８５】
一方で、ドット回路９００ごとに、ＤＡＣ９７４から出力される輝度信号ＳＧを伝送する信号ライン９３０上ではその電位降下がほとんど生じない。
従って、仮にＤＡＣ９７４から同じ発光量を示す輝度信号ＳＧ１、ＳＧ２・・が出力された場合、ドット回路９００ごとにその保持素子９０５（図１１）には、同じ輝度信号ＳＧの電圧Ｖｄａｃに相当する電荷がチャージされることになる。
【００８６】
例えば、図１３において各ドット回路９００のゲート端子Ｇの電圧をＶｄａｃ、共通電源９５０からの配線距離が最も短いドット回路９００（ｍ−１）における駆動回路９０２の入力端子９３１の印加電圧をＶｄ（ｍ−１）、入力端子９３１の電圧とゲート端子Ｇの電圧との差の電圧をＶｇ（ｍ−１）、配線距離が最も長いドット回路９００（ｍ＋１）における駆動回路９０２の入力端子９３１の印加電圧をＶｄ（ｍ＋１）、入力端子９３１の電圧とゲート端子Ｇの電圧との差の電圧をＶｇ（ｍ＋１）、配線距離が中間であるドット回路９００ｍの駆動回路９０２の入力端子９３１の印加電圧をＶｄ（ｍ）、入力端子９３１の電圧とゲート端子Ｇの電圧との差の電圧をＶｇ（ｍ）とすると、次に示す（式１）と（式２）の関係が生じる場合がある。
【００８７】
Ｖｄ（ｍ−１）＞Ｖｄ（ｍ）＞Ｖｄ（ｍ＋１）・・・（式１）
Ｖｇ（ｍ−１）＞Ｖｇ（ｍ＋１）＞Ｖｇ（ｍ＋１）・・・（式２）
つまり、電源ライン９２０による電位降下に起因して、ドット回路ごとに同じ発光量を示す輝度信号が出力される場合でも、共通電源９５０からの配線距離が長くなるほど、電圧Ｖｇが小さくなることになる。
【００８８】
図１４は、共通電源９５０からの配線距離と電源ライン９２０上の電位との関係を示すグラフ９１１〜９１３と、共通電源９５０からの配線距離と信号ライン９３０上の電位との関係を示すグラフ９１４である。
ここで、グラフ９１１は、全てのドット回路９００ａ、９００ｂ・・に対して同じ発光量を示す輝度信号ＳＧ１、ＳＧ２・・が出力される場合（全点灯）の例を示している。
【００８９】
また、グラフ９１２は、１つのドット回路９００ｍのＯＬＥＤ９０１だけが発光する場合（一点点灯）の例を示しており、グラフ９１３は、全てのドット回路９００のＯＬＥＤ９０１が点灯しない場合（非消灯）の例を示している。
グラフ９１１に示すように、共通電源９５０からの配線距離が長くなるに伴って電源ライン９２０上の電位が低下していき、これに伴って駆動回路９０２の入力端子９３１の印加電圧Ｖｄ、すなわち電圧Ｖｇの大きさを決める基準となる電圧も低下していく。
【００９０】
その一方で、グラフ９１４に示すように信号ライン９３０上の電位は、共通電源９５０からの配線距離に関係なく略一定になっている。従って、これらグラフ９１１、９１４からも、上記（式１）と（式２）に示すように、共通電源９５０からの配線距離が長くなるほど電圧Ｖｇが低下していくことが判る。
なお、グラフ９１３に示すように非点灯の場合は、全てのドット回路９００において共通電源９５０からの電流が駆動回路９０２を介してＯＬＥＤ９０１に流れないので、電位降下は生じない。
【００９１】
また、グラフ９１２に示すように一点点灯の場合は、電源ライン９２０上において共通電源９５０からｍ番目のドット回路９００ｍの駆動回路９０２の入力端子９３１との接続位置までの間では、ドット回路９００ｍのＯＬＥＤ９０１に流れる電流のために電位降下が生じる。一方で、電源ライン９２０のうち、ドット回路９００ｍよりも共通電源９５０から遠くなる部分については、（ｍ＋１）番目以降の各ドット回路９００のＯＬＥＤ９０１に電流が流れないために電位降下が生ぜず、それぞれの駆動回路９０２の入力端子９３１の印加電圧Ｖｃが略一定に維持される。
【００９２】
なお、上記では全点灯時や一点点灯の場合の例を示したが、再現すべき画像によっては、１主走査期間において、例えば発光すべきＯＬＥＤ９０１の数が２個以上でＮ個未満の範囲内になったり、個々のＯＬＥＤ９０１で再現画像の濃度が異なるために発光すべき発光量が異なったりする場合も多く生じ得る。
この場合、Ｎ個のうち、どのＯＬＥＤ９０１がどの光量で発光するかによって、印加電圧Ｖｄの電位分布は、同図に示すグラフ９１１や９１２とは異なる形状のグラフになる。
【００９３】
このことは、再現画像の違いによって発光すべきＯＬＥＤ９０１の組み合わせが異なることにより、電源ライン９２０の電位降下の大きさが変化することを意味する。
つまり、比較例のように共通電源９５０から各ドット回路９００のＯＬＥＤ９０１への電流の供給経路が常時形成される構成は、電源ライン９２０の固有の配線抵抗だけではなく再現画像の違いによって発光すべきＯＬＥＤ９０１の組み合わせが異なることにより電位降下が変化することの影響をも受けるので、それだけ各ＯＬＥＤ９０１の発光量のばらつきが生じ易くなる構成といえる。
【００９４】
図１５は、上記の実施例と比較例について全点灯の場合における電源ラインの電位降下に起因する各ＯＬＥＤの輝度変化の有無の様子をグラフで示す図であり、実線のグラフ９１５が実施例を示し、一点鎖線のグラフ９１６が比較例を示している。
比較例を示すグラフ９１６を見ると、共通電源からの距離が長くなるに伴って各ＯＬＥＤの輝度（発光量）が低下していることが判る。これは、上記図１４のグラフ９１１に示すように、複数個のドット回路９００のうち、共通電源９５０からの配線距離が長い、つまり共通電源９５０から遠くなるドット回路９００ほど電圧Ｖｇが小さくなり、それだけＯＬＥＤ９０１に流れる電流が少なくなるからである。
【００９５】
これに対し、実施例を示すグラフ９１５を見ると、共通電源からの距離に関係なく、各ＯＬＥＤの輝度（発光量）が略一定になってことが判る。これは、上記図１０のグラフ８１ａと８１ｂに示すように、共通電源９５０からの配線距離の長短、つまり共通電源９５０から近くても遠くても、ドット回路１００ごとに電圧Ｖｇが同じになる。
このため、各ドット回路１００のＯＬＥＤ１０１に流れる電流が略同じになり、全点灯の場合に各ＯＬＥＤ１０１が同じ輝度で発光することができるからである。
【００９６】
また、実施例の回路構成では、発光期間以外のチャージ期間に輝度信号ＳＧの書き込みを行うので、上記の比較例のように再現画像の違いによって発光すべきＯＬＥＤの組み合わせが異なることにより電位降下が変化することの影響を受けることも生じない。
以上説明したように本実施の形態では、ドット回路１００ごとにそのチャージ期間に共通電源１８０からの電流がＯＬＥＤ１０１に流れない（遮断する）ようにしている。
【００９７】
これにより、チャージ期間では、共通電源１８０からの配線距離の違いなどによる電位降下に起因して、ドット回路１００ごとに、輝度信号ＳＧの電圧との差をとるための基準となる駆動回路１０２の入力端子１２２の電圧Ｖｄに差異が生じることがなくなり、それぞれのＯＬＥＤ１０１の発光量のばらつきを防止することができる。
＜実施の形態２＞
上記実施の形態１では、図７に示すように１主走査期間において輝度信号ＳＧ１、ＳＧ２・・ＳＧＮのうち、出力順が最後になるＮ個目のドット回路１００Ｎに対する輝度信号ＳＧＮの書き込み（チャージ）が終了すると（時点ｔ２）、Ｎ個全てのドット回路１００ａ〜１００Ｎに対する発光期間を同時に開始するとした。
【００９８】
これに対し、本実施の形態２ではＯＬＥＤ１０１の発光の有無に応じてＮ個目のドット回路１００Ｎに対する輝度信号ＳＧＮの書き込みの終了を待たずにこれに先立って発光期間を開始するとしており、この点で実施の形態１と異なっている。以下、説明の重複を避けるため、実施の形態１と同じ内容についてはその説明を省略し、同じ構成要素については、同符号を付すものとする。
【００９９】
図１６は、実施の形態２に係る各ドット回路１００における消灯期間と発光期間のタイミングチャートを示す図である。
同図に示すように、Ｎ個目のドット回路１００Ｎに対する輝度信号ＳＧＮの書き込み終了は時点ｔ２であるが、これに先立って、（Ｎ−２）個目のドット回路１００（Ｎ−２）に対する輝度信号ＳＧ（Ｎ−２）の書き込みが終了すると（時点ｔ４）、強制消灯信号ＳＶがオフになって全ての強制遮断スイッチ１０６が閉（オン）に切り替わり、発光期間が開始している。また、ドット回路１００（Ｎ−１）とドット回路１００Ｎについては、発光期間に入ってから輝度信号ＳＧ（Ｎ−１）とＳＧＮの書き込み（チャージ）が順に実行されている。つまり、ドット回路１００（Ｎ−１）とドット回路１００Ｎでは、強制遮断スイッチ１０６が閉（オン）になっている状態で、輝度信号のチャージのためにそのチャージ期間だけスイッチ１０４がオンになる制御が行われる。
【０１００】
このようにＮ個目のドット回路１００Ｎに対する輝度信号ＳＧＮの書き込み終了を待たずに発光期間を開始する制御（先行発光制御）を行うのは、次の理由による。
すなわち、同図の例では１主走査期間においてドット回路１００（Ｎ−１）に対する輝度信号ＳＧ（Ｎ−１）とドット回路１００Ｎに対する輝度信号ＳＧＮの両方が消灯（非発光）を示す信号になっている。
【０１０１】
消灯を示すということは、ドット回路１００（Ｎ−１）と１００Ｎのそれぞれにおいて駆動回路１０２のソースとドレイン間に電流が流れない状態になるので、その信号の書き込み中に強制遮断スイッチ１０６が閉（オン）になっても、電源ライン１９２における電位降下の影響を受けて発光量がばらつくことが生じない。
一方で、装置構成によって予め決められている１主走査期間内において発光期間を長くとれれば、それだけ１主走査期間における感光体ドラム１１の周面への露光時間をより長くとることができる。
【０１０２】
例えば、１主走査期間における露光時間を短い時間しかとれなければ、ＯＬＥＤ１０１に対して単位時間当たりの供給電流を多くしてＯＬＥＤ１０１をより高輝度で発光させる必要が生じ、ＯＬＥＤ１０１にかかる負担が増えて寿命に影響を与え易くなる。
これに対して、本実施の形態２のように１主走査期間における露光時間をより長くとることができれば、露光時間が短い場合よりも同じ濃度の静電潜像を形成するのに必要な１回の露光における露光量（ＯＬＥＤ１０１の発光量）を低減できる。
【０１０３】
ＯＬＥＤ１０１の発光量（輝度）を低下できれば、それだけＯＬＥＤ１０１にかかる負担を軽減でき、長寿命化を図ることができる。
１主走査期間における輝度信号ＳＧ１、ＳＧ２・・ＳＧＮのうち、出力順が最後の輝度信号ＳＧＮを含み最後の輝度信号ＳＧＮから出力順に遡って非発光を示す信号が２以上連続している場合のその非発光信号列の最初の輝度信号（同図の例では、ＳＧ（Ｎ−１））の書き込み開始時（同図の例では時点ｔ４）が強制消灯信号ＳＶをオンからオフに切り替えるタイミング、すなわち先行発光制御の開始タイミングとされる。
【０１０４】
上記では、Ｎ個のドット回路１００ａ、１００ｂ・・１００Ｎのうち、１００（Ｎ−１）と１００Ｎの２つが連続する非発光のドット回路の例であったが、非発光の数が２以上になる場合も同様にすることができる。
具体的には、Ｎ個のドット回路１００に対し、輝度信号ＳＧ１、ＳＧ２・・ＳＧＮが入力される順に１番目、２番目・・Ｎ番目の番号を付し、１番目からＮ番目までのうち、Ｑ（但し、１＜Ｑ＜Ｎ）番目以降の全てのドット回路１００ｑ〜１００Ｎが非発光信号列になって非発光になる場合には、次のようになる。
【０１０５】
すなわち、１主走査期間において、１番目から（Ｑ−１）番目までのそれぞれのドット回路１００に対して輝度信号ＳＧ１、ＳＧ２・・ＳＧ（Ｑ−１）が順番に出力されている間には１番目から（Ｑ−１）番目までのそれぞれのドット回路１００が消灯期間（強制遮断スイッチ１０６が開になる遮断状態）になり、（Ｑ−１）番目のドット回路１００において輝度信号ＳＧ（Ｑ−１）の書き込みが終了すると、１番目から（Ｑ−１）番目までを含む全てのドット回路１００ａ〜１００Ｎが発光期間に移ることになる。
【０１０６】
１主走査期間に非発光信号列が含まれているか否かは、１主走査期間ごとにその１主走査期間の露光に用いられる画像データ、すなわち輝度信号ＳＧ１〜ＳＧＮの電圧を参照することにより判断される。例えば、非発光の場合に０Ｖ、発光の場合が０Ｖ以外の電圧であれば、０Ｖを示す信号の存在の有無が判断される。
なお、最後の輝度信号ＳＧＮに対して一つ前に出力される輝度信号ＳＧ（Ｎ−１）が発光を示す信号であり、最後の輝度信号ＳＧＮが非発光を示す信号であれば、最後の輝度信号ＳＧＮの書き込み開始時を先行発光制御の開始タイミングとしても良い。
【０１０７】
実施の形態２における先行発光制御に対して、実施の形態１のような１主走査期間の最後の輝度信号ＳＧＮの書き込み終了まで待って発光期間を開始する制御を通常発光制御とすると、先行発光制御を実行する場合、通常発光制御を実行する場合よりも各ＯＬＥＤ１０１の発光量を低減するため、例えば輝度信号ＳＧ１、ＳＧ２・・で示される発光量を補正する構成をとることができる。
【０１０８】
具体的には、１主走査期間ごとに、通常発光制御での１主走査期間の発光期間Ｔａ（図７）における発光量を基準値とした場合、先行発光制御での１主走査期間の発光期間Ｔａ１（図１６）は、Ｔａよりも長くなる。
従って、その発光期間の差分ΔＴａ（＝Ｔａ１−Ｔａ）に相当する分だけ、発光すべきＯＬＥＤ１０１に対する輝度信号ＳＧ１、ＳＧ２・・の発光量を一律に基準値よりも下げる補正制御をとる方法が考えられる。
【０１０９】
発光期間の差分ΔＴａの大きさに応じてＯＬＥＤ１０１の発光量をどれだけ下げれば、感光体ドラム１１に対する露光量を通常発光制御の場合と同じにできるのかを示すデータを予め実験などから求めてテーブル形式などで記憶しておくことにより実現できる。このテーブルなどの記憶部は例えばソースＩＣ７３などに設けられ、１主走査期間ごとに、輝度信号ＳＧ１、ＳＧ２・・に必要な補正が補正手段としてのソースＩＣ７３により施された後、その補正後の輝度信号ＳＧ１、ＳＧ２・・が各ＤＡＣ７４から出力される。
【０１１０】
上記のように１主走査期間においてＮ個のＯＬＥＤ１０１のうち、非発光のＯＬＥＤ１０１が存在する場合に発光期間をより長くとる制御は、例えば搬送される用紙Ｓごとにその用紙（シート）幅（搬送方向と直交する方向長さ：主方向に相当）が異なる場合に大サイズの用紙（大サイズ紙）よりも用紙幅（シート幅）の小さい用紙（小サイズ紙）に対するプリントの実行時に適用できる。
【０１１１】
図１７〜図１９は、大サイズ紙と小サイズ紙とでＯＬＥＤ１０１の発光期間を異ならせる制御を説明するための図である。図１７は、用紙幅と感光体ドラム１１とプリントヘッド６０上のＮ個のＯＬＥＤ１０１との関係を模式的に示す図であり、図１８は、大サイズ紙と小サイズ紙に対する発光期間の違いを示す模式図であり、図１９は、用紙幅に応じて発光期間を切り替える制御の内容を示すフローチャートである。
【０１１２】
図１７に示すように大サイズ紙Ｓａの用紙幅（最大用紙幅：第１シート幅）がＷａ、小サイズ紙Ｓｂの用紙幅（第２シート幅）がＷｂ（＜Ｗａ）であり、大サイズ紙Ｓａに対するプリントを行う場合に、感光体ドラム１１上で最大用紙幅Ｗａに相当する大きさの静電潜像を主方向に形成できるように、Ｎ個のＯＬＥＤ１０１ａ、１０１ｂ・・１０１Ｎが主方向に一列に並べられている。
【０１１３】
大サイズ紙Ｓａに対するプリントを実行する場合には、最大Ｎ個のＯＬＥＤ１０１が使用され、大サイズ紙Ｓａよりも用紙幅が短い小サイズ紙Ｓｂに対するプリントを実行する場合には、Ｎ個のＯＬＥＤ１０１のうち、小サイズ紙Ｓｂの用紙幅Ｗｂに対応するＯＬＥＤ１０１だけが使用される。例えば、小サイズ紙Ｓｂに対応するＯＬＥＤが１０１ａ〜１０１αであれば、残りの１０１β〜１０１ＮまでのＯＬＥＤは非発光とされる。
【０１１４】
ＯＬＥＤ１０１の非発光は、輝度信号ＳＧとして非発光を示す信号が出力されることにより行われるので、小サイズ紙に対するＯＬＥＤ１０１β〜１０１Ｎへの輝度信号ＳＧβ〜ＳＧＮは、図１８に示すように全てが非発光を示す非発光信号列になる。
１主走査期間内に非発光信号列が存在している場合、上記のように非発光信号列の最初の輝度信号の書き込み開始時、同図の例では時点ｔ５に強制消灯信号ＳＶをオンからオフに切り替えて先行発光制御を開始すれば、それだけ１主走査期間における発光期間Ｔａ２を長くとれることになる。
【０１１５】
図１８において、大サイズ紙と小サイズ紙のいずれが用いられる場合でも、１主走査期間の長さは同じであり、また輝度信号ＳＧ１、ＳＧ２・・の出力タイミング（周期）も同じ、すなわちドット回路１００ごとに輝度信号ＳＧのチャージ期間（消灯期間）も同じなので、大サイズ紙に対する１主走査期間における発光期間をＴａ、消灯期間をＴｂ、小サイズ紙に対する１主走査期間における発光期間をＴａ２、消灯期間をＴｂ２とすると、Ｔｂ２＜Ｔｂ、Ｔａ＜Ｔａ２の関係を満たし、小サイズ紙の方が大サイズ紙よりも１主走査期間における発光期間を長くとれることが判る。
【０１１６】
例えば、小サイズ紙に、異なる複数の用紙幅の用紙が含まれる場合には、その用紙幅ごとに非発光信号列を構成する輝度信号ＳＧの数が変わる。
具体的には、用紙幅が大サイズ紙よりも小さく小サイズ紙よりも大きい中サイズ紙であれば、非発光信号列を構成する輝度信号ＳＧの数が小サイズ紙の場合の非発光信号列よりも少なくなり、例えば時点ｔ６が非発光信号列における最初の輝度信号ＳＧの書き込み開始時になれば、時点ｔ６に発光期間が開始されることになる。
【０１１７】
通常発光制御と先行発光制御の切り替えは、１枚の用紙Ｓに対するプリントごとに図１９のフローチャートに示す処理が実行されることにより行われる。
図１９に示すように、まず用紙幅の検出が実行される（ステップＳ１）。
この用紙幅の検出は、例えば給送部３０に配された用紙サイズ検出センサー（不図示）などにより検出された用紙サイズ（Ａ４サイズなど）からその幅方向長さが求められることにより行われる。また、ユーザーがプリントの実行指示の際に選択した用紙サイズを示す情報からその用紙幅を抽出して決定するとしても良い。
【０１１８】
検出された用紙幅が予め決められている最大幅と等しいか否かを判断する（ステップＳ２）。最大幅と等しいことを判断すると（ステップＳ２で「ＹＥＳ」）、１主走査期間ごとに実行すべき制御を通常発光制御に設定して（ステップＳ３）、当該処理を終了する。
一方、最大幅と等しくないことを判断すると（ステップＳ２で「ＮＯ」）、１主走査期間ごとに実行すべき制御を先行発光制御に設定し（ステップＳ４）、検出された用紙幅の大きさに応じて各ＯＬＥＤ１０１の発光量を基準値より低減させる補正制御の実行を設定して（ステップＳ５）、当該処理を終了する。
【０１１９】
このように１枚の用紙に対するプリント毎にその用紙幅の大きさに応じて通常発光制御と先行発光制御を切り替えることにより、感光体ドラム１１上への静電潜像の形成に必要な露光量を確保しつつＯＬＥＤ１０１の長寿命化を図ることが可能になる。
本発明は、光書込装置に限られず、例えば感光体などに光ビームを書き込む光書込方法であるとしても良い。また、その方法をコンピュータが実行するプログラムであるとしてもよい。さらに、本発明に係るプログラムは、例えば磁気テープ、フレキシブルディスク等の磁気ディスク、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＭＯ、ＰＤなどの光記録媒体等、コンピュータ読み取り可能な各種記録媒体に記録することが可能であり、当該記録媒体の形態で生産、譲渡等がなされる場合もあるし、プログラムの形態でインターネットを含む有線、無線の各種ネットワーク、放送、電気通信回線、衛星通信等を介して伝送、供給される場合もある。
【０１２０】
（変形例）
以上、本発明を実施の形態に基づいて説明してきたが、本発明は、上述の実施の形態に限定されないのは勿論であり、以下のような変形例が考えられる。
（１）上記実施の形態では、ドット回路１００ごとに駆動回路１０２とＯＬＥＤ１０１との間に設けられた遮断手段としての強制遮断スイッチ１０６の開閉の切り替えにより、駆動回路１０２とＯＬＥＤ１０１とを断続する構成としたが、これに限られない。
【０１２１】
ドット回路１００ごとに、消灯期間には、そのＯＬＥＤ１０１に電流が流れない遮断状態になり、発光期間にはその遮断解除により電流が流れる供給状態になるように切り替え可能な構成であれば良い。
図２０は、変形例に係る回路構成を示す図である。
同図に示すように本変形例に係る回路は、ドット回路１００ごとにその駆動回路１０２とＯＬＥＤ１０１間に強制遮断スイッチが設けられておらず、カソード電極ライン１９４と共通のアース端子１９５（ＧＮＤ）との間に強制遮断スイッチ２０１が設けられており、これらの点で実施の形態に係る回路構成（図７）と異なっている。
【０１２２】
本変形例に係る回路では、消灯期間（チャージ期間）には強制消灯信号ＳＶのオンにより強制遮断スイッチ２０１が開になって、全てのドット回路１００におけるＯＬＥＤ１０１がアース端子１９５に接続される電源線としてのカソード電極ライン１９４から実質切断されたことと同じになり、全てのＯＬＥＤ１０１に共通電源１８０からの電流が流れない遮断状態になる。
【０１２３】
一方で、発光期間には強制消灯信号ＳＶのオフにより強制遮断スイッチ２０１が閉状態になって遮断が解除されることにより、全てのドット回路１００においてＯＬＥＤ１０１に電流が流れる状態になる。
図２０のような回路構成をとることにより、実施の形態と同様に、ドット回路１００ごとにＯＬＥＤ１０１の発光量のばらつきが防止される。また、複数個のドット回路１００のそれぞれに強制遮断スイッチを１つずつ設ける構成ではないので、ドット回路１００の構成を簡素化することも可能になる。
【０１２４】
（２）上記実施の形態では、ドット回路１００ごとに、駆動回路１０２と強制遮断スイッチ１０６とＯＬＥＤ１０１とがこの順に共通電源１８０からの電流の流れる方向の上流から下流に並ぶ配置としたが、これに限られない。例えば、ＯＬＥＤ１０１と強制遮断スイッチ１０６の順を入れ替えるとすることもできる。
（３）上記実施の形態では、Ｐ型のＦＥＴからなる駆動回路１０２を用いる構成例を説明したが、これに限られない。例えば、Ｎ型のＦＥＴからなる駆動回路を用いる構成とすることもできる。
【０１２５】
図２１は、本変形例の回路構成の例を示す図である。
同図に示すようにドット回路１００は、共通電源１８０からの電流の流れる方向の上流から下流に沿って、強制遮断スイッチ１０６、ＯＬＥＤ１０１、駆動回路１０２の順に並び、駆動回路１０２のゲート端子１２１と出力端子１２３（ソース）とが保持素子１０５を介して接続される構成になっている。
【０１２６】
この構成では、１つのドット回路１００において、チャージ期間には、強制遮断スイッチ１０６がオフ（実線の状態）になるとともにスイッチ１０４がオン（実線の状態）になり、各ＯＬＥＤ１０１が電源ライン１９２から切断され、共通電源１８０からの電流がＯＬＥＤ１０１と駆動回路１０２に流れない状態で、輝度信号ＳＧの保持素子１０５への書き込みが実行される。
【０１２７】
一方、発光期間Ｔｂには、強制遮断スイッチ１０６がオン（破線の状態）になるとともにスイッチ１０４がオフ（破線の状態）になり、共通電源１８０からの電流が駆動回路１０２においてゲート端子１２１と出力端子１２３（ソース）間の電圧（ソース−ゲート間電圧）Ｖｇの大きさに応じた大きさの電流に制御されて、ＯＬＥＤ１０１に流れ、ＯＬＥＤ１０１が発光する。
【０１２８】
上記の回路構成の場合でも、チャージ期間に強制遮断スイッチ１０６をオフ（開）にすることによりＯＬＥＤ１０１の発光量のばらつきを抑制することができる。
すなわち、チャージ期間に強制遮断スイッチ１０６をオン（閉）にすれば、共通電源１８０からの電流がＯＬＥＤ１０１、駆動回路１０２、カソード電極ライン１９４を介してアース端子１９５に流れる。
【０１２９】
各ドット回路１００のそれぞれは、カソード電極ライン１９４によりアース端子１９５と接続されるが、アース端子１９５からの配線距離が異なるため、共通電源１８０からＯＬＥＤ１０１を介してカソード電極ライン１９４に電流が流れる状態で輝度信号ＳＧの書き込みを行えば、カソード電極ライン１９４の配線抵抗による電位降下の影響を受けて、ドット回路１００ごとに駆動回路１０２の出力端子１２３（ソース）の電圧がアース端子１９５からの配線距離の長さに応じて異なることになる。同図の回路構成の場合、駆動回路１０２の出力端子１２３（ソース）の電圧が輝度信号ＳＧの電圧との差をとるための基準の電圧、すなわち電圧Ｖｇを決める基準の電圧になる。
【０１３０】
ドット回路１００ごとに、電圧Ｖｇを決める基準となる出力端子１２３（ソース）の電圧が異なることになれば、各ドット回路１００に同じ発光量を示す輝度信号ＳＧ１、ＳＧ２・・が出力されても、ドット回路１００ごとに電圧Ｖｇの大きさが異なることになり、各ドット回路１００のＯＬＥＤ１０１の発光量にばらつきが生じてしまう。
そこで、チャージ期間に強制遮断スイッチ１０６をオフ（開）にして、電源ライン１９２からの電流が各ドット回路１００を介してカソード電極ライン１９４に流れないようにすることで、各ドット回路１００に対し、カソード電極ライン１９４に電流が流れる場合の電位降下の影響を排除した状態で輝度信号ＳＧの書き込みを行えるようになる。
【０１３１】
本変形例のようなＮ型のＦＥＴからなる駆動回路１０２を用いる場合は、出力端子１２３の電圧を輝度信号ＳＧの電圧との差をとるための基準の電圧として用い、チャージ期間には、駆動回路１０２よりも上流側（入力端子１２２側）の電流経路を遮断する構成をとることができる。
一方、実施例のようにＰ型のＦＥＴからなる駆動回路１０２を用いる場合は、図５に示すように入力端子１２２の電圧を輝度信号ＳＧの電圧との差をとるための基準の電圧として用い、チャージ期間には、共通電源１８０からの電流の流れる向きにおいて駆動回路１０２よりも下流側（出力端子１２３側）の電流経路を遮断する構成をとることができる。
【０１３２】
いずれの場合でも、チャージ期間に、共通電源１８０に接続される電源線からＯＬＥＤ１０１を切断することにより、共通電源１８０の電圧（プラス側のＶｃまたはマイナス側の０Ｖ）を、輝度信号ＳＧの電圧との差をとるための基準の電圧に用いることができるような回路構成をとることができる。
なお、図２１において、例えばＯＬＥＤ１０１と駆動回路１０２の並びを入れ替える構成をとるとしても良い。
【０１３３】
（４）上記実施の形態では、ＯＬＥＤ１０１を薄膜トランジスタ（ＴＦＴ）からなる駆動回路１０２、Ｓ／Ｈ回路１０３、強制遮断スイッチ１０６などと同一のＴＦＴ基板７１上に形成するとしたが、これとは別の回路構成をとるとしても良い。
また、ＤＡＣ７４を備えるソースＩＣ７３が複数個のＯＬＥＤ１０１のそれぞれごとにそのＯＬＥＤ１０１に対する輝度信号ＳＧ（発光量を示す信号）を順番に出力する信号出力部を担当する構成例を説明したが、これに限られず、他の回路構成であって良い。
【０１３４】
さらに、発光量を示す信号の電圧Ｖｄａｃと駆動回路１０２の入力端子の電圧Ｖｄとの差の電圧Ｖｇの大きさに相当する量の電荷を、電圧Ｖｇを指標する指標値としてコンデンサからなる保持素子１０５に注入して保持する構成としたが、これに限られない。
電圧Ｖｇに相当する指標値を各保持素子に書き込んで保持させることが可能なサンプルホールド回路（書込手段）であれば良い。
【０１３５】
例えば、保持素子１０５にＲＡＭなどの記憶部を用い、チャージ期間にはその記憶部に電圧Ｖｇを示す値（例えば、電圧値を示す情報）を書き込んで保持し、発光期間にはその記憶部に保持された情報が示す電圧Ｖｇの大きさに応じた電流をＯＬＥＤ１０１に供給可能な駆動回路を配置する構成をとることも可能である。
また、上記では発光素子として、流れる電流量（電流の大きさ）に応じて発光量が変わる電流駆動型の発光素子であるＯＬＥＤ１０１を用いる例を説明したが、これに限られず、他の種類のもの、例えばＬＥＤなどを発光素子として用いることもできる。また、駆動ドライバーの一例としての駆動回路１０２を電界効果トランジスタ（ＦＥＴ）とする構成例を説明したが、これ以外の回路を用いるとしても良い。
【０１３６】
さらに、上記の各回路構成や各回路素子に限定されることもなく、輝度信号ＳＧのチャージ期間にドット回路１００（発光部）の発光素子に電流が流れない遮断状態にすることが可能な回路に適用することができる。
（５）上記実施の形態では、光書込装置をプリンター１に用いる構成例を説明したが、これに限られない。例えば、光ビームにより静電潜像などの画像が書き込まれる感光体ドラム１１などの像担持体を有する複写機や複合機（ＭＦＰ：Multiple Function Peripheral）等の画像形成装置に用いられる光書込装置に適用できる。また、画像形成装置以外の装置であり光ビームにより感光体などに書き込みを行う装置一般に適用できる。
【０１３７】
また、上記実施の形態及び上記変形例の内容を可能な限りそれぞれ組み合わせるとしても良い。
【産業上の利用可能性】
【０１３８】
本発明は、光書込装置およびこれを備える画像形成装置に広く適用することができる。
【符号の説明】
【０１３９】
１      プリンター（画像形成装置）
１１      感光体ドラム１１（像担持体）
１３      露光部（光書込装置）
５０      制御部
６０      プリントヘッド
７３      ソースＩＣ
１００      ドット回路
１０１      ＯＬＥＤ（発光素子）
１０２      駆動回路（駆動ドライバー）
１０３      サンプル／ホールド回路（書込手段）
１０４      スイッチ
１０５      保持素子
１０６、２０１      強制遮断スイッチ（遮断手段）
１０９      シフトレジスタ
１８０      共通電源
１９２      電源ライン
１９４      カソード電極ライン
１９５      アース端子
１９８、１９９      配線抵抗
Ｔａ、Ｔａ１、Ｔａ２    発光期間
Ｔｂ、Ｔｂ２    消灯期間
Ｗａ、Ｗｂ      用紙幅
【図１】
2015101059.tif 000003
【図２】
2015101059.tif 000004
【図３】
2015101059.tif 000005
【図４】
2015101059.tif 000006
【図５】
2015101059.tif 000007
【図６】
2015101059.tif 000008
【図７】
2015101059.tif 000009
【図８】
2015101059.tif 000010
【図９】
2015101059.tif 000011
【図１０】
2015101059.tif 000012
【図１１】
2015101059.tif 000013
【図１２】
2015101059.tif 000014
【図１３】
2015101059.tif 000015
【図１４】
2015101059.tif 000016
【図１５】
2015101059.tif 000017
【図１６】
2015101059.tif 000018
【図１７】
2015101059.tif 000019
【図１８】
2015101059.tif 000020
【図１９】
2015101059.tif 000021
【図２０】
2015101059.tif 000022
【図２１】
2015101059.tif 000023