(57)【要約】【課題】信号の遮断状態におけるアイソレーションを高くして、かつ小型に構成することができる高周波スイッチを提供する。【解決手段】入力端子１と出力端子５間に接続したソース接地の第１トランジスタ３と、第１トランジスタ３に対して並列に接続したゲート接地の第２トランジスタ７とを有している。また、第１トランジスタ３のみをオン状態とすることで通過状態になり、かつ第１トランジスタ３及び第２トランジスタ７をオン状態とすることで遮断状態になるように、第１バイアス回路４及び第２バイアス回路１０を制御する。これにより、信号の遮断状態におけるアイソレーションを高くすることができる。また、高周波帯の入力信号Ａの波長の２分の１長さと同等の電気長を有する伝送線路を不要として、小型に構成することができる。【選択図】図１
2015207978.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と出力端子間に接続され、ソース端子を電気的に接地したソース接地トランジスタと、
前記入力端子と前記出力端子間に前記ソース接地トランジスタに対して並列に接続され、ゲート端子を電気的に接地したゲート接地トランジスタと、
前記ソース接地トランジスタのゲート端子に接続した第１バイアス回路と、
前記ゲート接地トランジスタのゲート端子に接続した第２バイアス回路と、
を具備することを特徴とする高周波スイッチ。
【請求項２】
前記ソース接地トランジスタのみをオン状態とすることで信号の通過状態になり、前記ソース接地トランジスタ及び前記ゲート接地トランジスタをオン状態とすることで信号の遮断状態になるように、前記第１バイアス回路及び前記第２バイアス回路を制御してなることを特徴とする請求項１記載の高周波スイッチ。
【請求項３】
前記ゲート接地トランジスタは、第１容量素子を介してゲート端子を電気的に接地し、
前記入力端子と前記ソース接地トランジスタ間に介在された第２容量素子と、
前記入力端子と前記ゲート接地トランジスタ間に介在された第３容量素子と、
を具備することを特徴とする請求項２記載の高周波スイッチ。
【請求項４】
前記第２容量素子と前記ソース接地トランジスタ間に接続され、かつ前記第３容量素子と前記ゲート接地トランジスタ間に接続された第１移相回路を具備し、
前記ソース接地トランジスタの出力信号の位相と前記ゲート接地トランジスタの出力信号の位相とが互いに逆位相になるように前記第１移相回路の移相量を設定してなる
ことを特徴とする請求項３記載の高周波スイッチ。
【請求項５】
前記第１移相回路は、前記第２容量素子と前記ソース接地トランジスタ間に接続した第１伝送線路と、前記第３容量素子と前記ゲート接地トランジスタ間に接続した第２伝送線路とを具備し、
前記ソース接地トランジスタの出力信号の位相と前記ゲート接地トランジスタの出力信号の位相とが互いに逆位相になるように前記第１伝送線路及び前記第２伝送線路の電気長を設定してなる
ことを特徴とする請求項４記載の高周波スイッチ。
【請求項６】
前記ソース接地トランジスタ及び前記ゲート接地トランジスタと前記出力端子との間に接続した第２移相回路を具備し、
前記ソース接地トランジスタの出力信号の位相と前記ゲート接地トランジスタの出力信号の位相とが互いに逆位相になるように前記第２移相回路の移相量を設定してなる
ことを特徴とする請求項３から請求項５のうちのいずれか１項記載の高周波スイッチ。
【請求項７】
前記第２移相回路は、前記ソース接地トランジスタと前記出力端子間に接続した第３伝送線路と、前記ゲート接地トランジスタと前記出力端子間に接続した第４伝送線路とを具備し、
前記ソース接地トランジスタの出力信号の位相と前記ゲート接地トランジスタの出力信号の位相とが互いに逆位相になるように前記第３伝送線路及び前記第４伝送線路の電気長を設定してなる
ことを特徴とする請求項６記載の高周波スイッチ。
【請求項８】
前記ソース接地トランジスタの出力信号の振幅が前記ゲート接地トランジスタの出力信号の振幅と同等の振幅になるように前記第１バイアス回路を制御してなることを特徴とする請求項３から請求項７のうちのいずれか１項記載の高周波スイッチ。
【請求項９】
前記入力端子と前記第２容量素子及び前記第３容量素子との間に接続されて、前記入力端子に対してインピーダンス変換を行う入力整合回路を具備することを特徴とする請求項８記載の高周波スイッチ。
【請求項１０】
前記ソース接地トランジスタ及び前記ゲート接地トランジスタと前記出力端子との間に接続されて、前記出力端子に対してインピーダンス変換を行う出力整合回路を具備することを特徴とする請求項８又は請求項９記載の高周波スイッチ。
【請求項１１】
一端部を前記入力端子に接続し、かつ他端部を電気的に接地した第１開閉素子を具備することを特徴とする請求項３から請求項１０のうちのいずれか１項記載の高周波スイッチ。
【請求項１２】
第４容量素子を介して一端部を前記出力端子に接続し、かつ他端部を電気的に接地した第２開閉素子を具備することを特徴とする請求項３から請求項１１のうちのいずれか１項記載の高周波スイッチ。
【請求項１３】
入力端子と出力端子間に接続され、エミッタ端子を電気的に接地したエミッタ接地トランジスタと、
前記入力端子と前記出力端子間に前記エミッタ接地トランジスタに対して並列に接続され、ベース端子を電気的に接地したベース接地トランジスタと、
前記エミッタ接地トランジスタのベース端子に接続した第１バイアス回路と、
前記ベース接地トランジスタのベース端子に接続した第２バイアス回路と、
を具備することを特徴とする高周波スイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、マイクロ波帯又はミリ波帯のパルス変調などに用いる高周波スイッチに関するものである。
【背景技術】
【０００２】
特許文献１には、ミリ波帯で動作するミリ波帯スイッチが開示されている。特許文献１のミリ波帯スイッチは、入力端子と出力端子間に、電界効果トランジスタ（Ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ，ＦＥＴ）からなる第１スイッチング素子を接続している。また、このＦＥＴに対して並列に、入力信号の波長の２分の１長さと同等の電気的な長さ（いわゆる「電気長（ｅｌｅｃｔｒｉｃａｌ  ｌｅｎｇｔｈ）」）を有する伝送線路を接続している。
【０００３】
ＦＥＴをオフ状態にすると、入力端子から入力された信号は、伝送線路を通過して出力端子から出力される。これにより、ミリ波帯スイッチは信号を通過させる状態（以下「通過状態」という）になる。一方、ＦＥＴをオン状態にすると、伝送線路を通過した入力信号と、ＦＥＴの出力信号との合成信号が出力端子から出力される。このとき、入力信号とＦＥＴの出力信号とは、互いに逆位相の信号となるため、互いに打ち消し合う。これにより、ミリ波帯スイッチは信号を遮断する状態（以下「遮断状態」という）になる。
【０００４】
このようにして、通過状態における信号の損失を抑えて、遮断状態における出力端子からの信号の漏れを低減した、いわゆる「アイソレーション」を高くしたミリ波帯スイッチが開発されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−２５３８００号公報（図１）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来のミリ波帯スイッチは、遮断状態において入力信号とＦＥＴの出力信号とを互いに逆位相の信号とするために、入力信号の波長の２分の１長さと同等の電気長を有する伝送線路を設けている。この伝送線路の線路長は、マイクロ波帯やミリ波帯においても長くなる。その結果、ミリ波帯スイッチを含む集積回路（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ，ＩＣ）の回路規模が大きくなり、ＩＣを小型に構成するのが困難になる課題があった。
【０００７】
この発明は、上記のような課題を解決するためになされたものであり、信号の遮断状態におけるアイソレーションを高くして、かつ小型に構成することができる高周波スイッチを提供することを目的とする。
【課題を解決するための手段】
【０００８】
この発明の高周波スイッチは、入力端子と出力端子間に接続され、ソース端子を電気的に接地したソース接地トランジスタと、入力端子と出力端子間にソース接地トランジスタに対して並列に接続され、ゲート端子を電気的に接地したゲート接地トランジスタと、ソース接地トランジスタのゲート端子に接続した第１バイアス回路と、ゲート接地トランジスタのゲート端子に接続した第２バイアス回路と、を具備するものである。
【０００９】
また、この発明の高周波スイッチは、入力端子と出力端子間に接続され、エミッタ端子を電気的に接地したエミッタ接地トランジスタと、入力端子と出力端子間にエミッタ接地トランジスタに対して並列に接続され、ベース端子を電気的に接地したベース接地トランジスタと、エミッタ接地トランジスタのベース端子に接続した第１バイアス回路と、ベース接地トランジスタのベース端子に接続した第２バイアス回路と、を具備するものである。
【発明の効果】
【００１０】
この発明の高周波スイッチによれば、信号の遮断状態におけるアイソレーションを高くして、かつ小型に構成することができる。
【図面の簡単な説明】
【００１１】
【図１】この発明の実施の形態１の高周波スイッチの構成図である。
【図２】この発明の実施の形態１の高周波スイッチの通過状態における等価回路を示す説明図である。
【図３】この発明の実施の形態２の高周波スイッチの構成図である。
【図４】この発明の実施の形態３の高周波スイッチの構成図である。
【図５】この発明の実施の形態４の高周波スイッチの構成図である。
【図６】この発明の実施の形態５の高周波スイッチの構成図である。
【図７】この発明の実施の形態６の高周波スイッチの構成図である。
【図８】この発明の実施の形態７の高周波スイッチの構成図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
図１を参照して、この発明の実施の形態１の高周波スイッチについて説明する。
図中、１は入力端子である。入力端子１に、第２キャパシタ（第２容量素子）２を介して第１トランジスタ（ソース接地トランジスタ）３のゲート端子が接続されている。第２キャパシタ２と第１トランジスタ３のゲート端子間に、第１バイアス回路４が接続されている。第１トランジスタ３のソース端子は電気的に接地されており、ドレイン端子は出力端子５に接続されている。
【００１３】
入力端子１に、第３キャパシタ（第３容量素子）６を介して第２トランジスタ（ゲート接地トランジスタ）７のソース端子が接続されている。第３キャパシタ６と第２トランジスタ７のソース端子間に、インダクタ（誘導素子）８の一端部が接続されている。インダクタ８の他端部は電気的に接地されている。
【００１４】
第２トランジスタ７のゲート端子は、第１キャパシタ（第１容量素子）９を介して電気的に接地されている。第２トランジスタ７のゲート端子と第１キャパシタ９間に、第２バイアス回路１０が接続されている。第２トランジスタ７のドレイン端子は、出力端子５に接続されている。
【００１５】
第１トランジスタ３のドレイン端子及び第２トランジスタ７のドレイン端子と出力端子５との間に、第３バイアス回路１１を介して電源１２が接続されている。第１バイアス回路４及び第２バイアス回路１０は、図示しない制御部に接続されている。
【００１６】
このようにして構成された高周波スイッチ１００は、第１バイアス回路４が第１トランジスタ３のゲート端子に電圧を印加することで、第１トランジスタ３がオン状態となる。これにより、電源１２から、第３バイアス回路１１を介して第１トランジスタ３に電流が流れるようになる。
【００１７】
また、第２バイアス回路１０が第２トランジスタ７のゲート端子に電圧を印加することで、第２トランジスタ７がオン状態となる。これにより、電源１２から、第３バイアス回路１１を介して第２トランジスタ７に電流が流れるようになる。
【００１８】
また、第１バイアス回路４が第１トランジスタ３のゲート端子に印加する電圧を調整することで、第１トランジスタ３の利得が変化する。
【００１９】
次に、図１を参照して、高周波スイッチ１００の遮断状態の動作について説明する。
制御部は、第１トランジスタ３がオン状態となり、かつ第２トランジスタ７がオン状態となるように、第１バイアス回路４及び第２バイアス回路１０を制御する。これにより、高周波スイッチ１００は信号の遮断状態となる。
【００２０】
次いで、入力端子１に、マイクロ波帯又はミリ波帯（以下、総称して「高周波帯」という）の周波数ｆ［Ｈｚ］の入力信号Ａが入力される。入力信号Ａは、入力端子１、第２キャパシタ２及び第３キャパシタ６間の接合部１３において、２つの通過信号Ｂ1，Ｂ2に分岐する。一方の通過信号Ｂ1は、第２キャパシタ２を通過して第１トランジスタ３のゲート端子に入力される。
【００２１】
ここで、インダクタ８は、誘導係数の値が数ナノヘンリー（ｎＨ）程度の誘導素子を用いて構成されている。これにより、高周波帯において、インダクタ８のインピーダンスが高くなり、インダクタ８の一端部が接地した他端部と電気的に分離した状態（いわゆる「オープン状態」）となる。他方の通過信号Ｂ2は、インダクタ８には入力されず、第３キャパシタ６を通過して第２トランジスタ７のソース端子に入力される。
【００２２】
次いで、第１トランジスタ３のドレイン端子から出力信号Ｃ1が出力される。ここで、第１トランジスタ３の利得に応じて、通過信号Ｂ1の振幅に対する出力信号Ｃ1の振幅が増幅される。出力信号Ｃ1の位相は、通過信号Ｂ1の位相に対して１８０°遅れる。
【００２３】
また、第２トランジスタ７のドレイン端子から出力信号Ｃ2が出力される。ここで、出力信号Ｃ2の位相は、通過信号Ｂ2の位相に対して同位相となる。これにより、第１トランジスタ３及び第２トランジスタ７を互いに同等の静電容量を有するトランジスタ素子で構成することで、出力信号Ｃ1の位相と出力信号Ｃ2の位相とが互い逆位相となる。
【００２４】
次いで、第１トランジスタ３、第２トランジスタ７及び出力端子５間の接合部１４において、出力信号Ｃ1と出力信号Ｃ2とが合成される。このとき、出力信号Ｃ1の位相と出力信号Ｃ2の位相とが互い逆位相であるため、出力信号Ｃ1と出力信号Ｃ2とは互いに打ち消し合う。
【００２５】
ここで、第１バイアス回路４が第１トランジスタ３のゲート端子に印加する電圧を調整することにより、出力信号Ｃ1の振幅が出力信号Ｃ2の振幅と同等の振幅となるように第１トランジスタ３の利得を設定する。これにより、高周波スイッチ１００のアイソレーションを更に高くすることができる。
【００２６】
次に、図２を参照して、高周波スイッチ１００の通過状態の動作について説明する。
制御部は、第１トランジスタ３がオン状態となり、かつ第２トランジスタ７がオフ状態となるように、第１バイアス回路４及び第２バイアス回路１０を制御する。これにより、高周波スイッチ１００は信号の通過状態となる。
【００２７】
図２に、高周波スイッチ１００の通過状態における等価回路を示す。図２に示す如く、信号の通過状態においては、第２トランジスタ７は容量ＣOFFのキャパシタと等価になる。ここで、第２トランジスタ７は、容量ＣOFFの値が十分に小さくなるようなゲート幅を有するトランジスタ素子を用いて構成されている。これにより、第２トランジスタ７は、入力インピーダンスが高くなり、高周波帯の通過信号を遮断するようになる。
【００２８】
次いで、入力端子１に、周波数ｆの入力信号Ａが入力される。接合部１３を通過した通過信号Ｂは、第２キャパシタ２を通過して第１トランジスタ３のゲート端子に入力される。
【００２９】
次いで、第１トランジスタ３のドレイン端子から出力信号Ｃが出力される。ここで、第１トランジスタ３の利得に応じて、通過信号Ｂの振幅に対する出力信号Ｃの振幅が増幅される。出力信号Ｃの位相は、通過信号Ｂの位相に対して１８０°遅れる。接合部１４を通過した出力信号Ｄは、出力端子５から出力される。
【００３０】
以上のように、この実施の形態１の高周波スイッチ１００は、入力端子１と出力端子５間に接続したソース接地の第１トランジスタ３と、第１トランジスタ３に対して並列に接続したゲート接地の第２トランジスタ７とを有している。また、第１トランジスタ３のみをオン状態とすることで信号の通過状態になる。第１トランジスタ３及び第２トランジスタ７をオン状態とすることで信号の遮断状態になる。
これにより、信号の遮断状態におけるアイソレーションを高くすることができる。また、高周波帯の入力信号Ａの波長の２分の１長さと同等の電気長を有する伝送線路を不要として、より小型に構成することができる。
【００３１】
実施の形態２．
図３を参照して、トランジスタの入力側に位相シフト回路を設けた高周波スイッチについて説明する。なお、図１に示す実施の形態１の高周波スイッチ１００と同様の構成部材には同一符号を付して説明を省略する。
【００３２】
第２キャパシタ２と第１トランジスタ３のゲート端子間に、第１伝送線路１５が直列に接続されている。第３キャパシタ６と第２トランジスタ７のソース端子間に、第２伝送線路１６が直列に接続されている。第１伝送線路１５及び第２伝送線路１６によって、第１位相シフト回路（第１移相回路）１７が構成されている。
【００３３】
このようにして構成された高周波スイッチ１０１は、以下のように実施の形態１の高周波スイッチ１００と同様に動作する。
すなわち、図示しない制御部は、第１トランジスタ３がオン状態となり、かつ第２トランジスタ７がオン状態となるように、第１バイアス回路４及び第２バイアス回路１０を制御する。これにより、高周波スイッチ１０１は信号の遮断状態となる。
【００３４】
次いで、入力端子１に、高周波帯の周波数ｆの入力信号Ａが入力される。入力信号Ａは、接合部１３において２つの通過信号Ｂ1，Ｂ2に分岐する。一方の通過信号Ｂ1は第１伝送線路１５に入力される。他方の通過信号Ｂ2は第２伝送線路１６に入力される。
【００３５】
次いで、第１伝送線路１５から、第１伝送線路１５の電気長に応じて通過信号Ｂ1の位相に対する位相が変化した通過信号Ｂ1’が出力される。また、第２伝送線路１６から、第２伝送線路１６の電気長に応じて通過信号Ｂ2の位相に対する位相が変化した通過信号Ｂ2’が出力される。
【００３６】
通過信号Ｂ1’は、第１トランジスタ３のゲート端子に入力される。通過信号Ｂ2’は、第２トランジスタ７のソース端子に入力される。
【００３７】
次いで、第１トランジスタ３のドレイン端子から出力信号Ｃ1が出力される。また、第２トランジスタ７のドレイン端子から出力信号Ｃ2が出力される。
【００３８】
ここで、一般にトランジスタにおいては、設計時に意図していなかった静電容量などの成分（いわゆる「寄生成分」）の影響により、入力信号の位相に対する出力信号の位相（いわゆる「通過位相」）の遅れが生じる。このため、第１トランジスタ３の通過位相と第２トランジスタ７の通過位相との間に誤差が生じて、第１トランジスタ３の出力信号Ｃ1の位相と第２トランジスタ７の出力信号Ｃ2の位相との位相差が１８０°からずれる。これにより、接合部１４において出力信号Ｃ1と出力信号Ｃ2とが十分に相殺されず、アイソレーションが低下する。
【００３９】
これに対し、高周波スイッチ１０１は、第１トランジスタ３の通過位相と第２トランジスタ７の通過位相との誤差を補正するように、第１伝送線路１５及び第２伝送線路１６の電気長を各々設定している。これにより、出力信号Ｃ1の位相と出力信号Ｃ2の位相との位相差が１８０°となる。
【００４０】
最後に、接合部１４において、出力信号Ｃ1と出力信号Ｃ2とが合成される。このとき、出力信号Ｃ1の位相と出力信号Ｃ2の位相との位相差が１８０°になっているため、出力信号Ｃ1と出力信号Ｃ2とは互いに打ち消し合う。
【００４１】
以上のように、この実施の形態２の高周波スイッチ１０１は、第２キャパシタ２と第１トランジスタ３間に設けた第１伝送線路１５と、第３キャパシタ６と第２トランジスタ７間に設けた第２伝送線路１６とからなる第１位相シフト回路１７を有している。
これにより、第１トランジスタ３の通過位相と第２トランジスタ７の通過位相との誤差を補正するように第１伝送線路１５及び第２伝送線路１６の電気長を設定することで、アイソレーションの低下を抑制することができる。
【００４２】
また、通過位相の誤差を補正する第１伝送線路１５及び第２伝送線路１６の電気長は、高周波帯の入力信号Ａの波長の２分の１長さに対して十分に短い電気長となっている。これにより、高周波スイッチ１０１を小型に構成することができる。
【００４３】
なお、第１位相シフト回路１７の回路構成は、第１伝送線路１５及び第２伝送線路１６からなる回路構成に限定されるものではない。第１トランジスタ３の通過位相と第２トランジスタ７の通過位相との誤差を補正するように通過位相の変化量（いわゆる「移相量」）を設定できるものであれば、何れの回路構成のものを用いてもよい。
【００４４】
実施の形態３．
図４を参照して、トランジスタの出力側に位相シフト回路を設けた高周波スイッチについて説明する。なお、図１に示す実施の形態１の高周波スイッチ１００と同様の構成部材には同一符号を付して説明を省略する。
【００４５】
第１トランジスタ３のドレイン端子と接合部１４間に、第３伝送線路１５ａが直列に接続されている。第２トランジスタ７のドレイン端子と接合部１４間に、第４伝送線路１６ａが直列に接続されている。第３伝送線路１５ａ及び第４伝送線路１６ａによって、第２位相シフト回路（第２移相回路）１７ａが構成されている。
【００４６】
このようにして構成された高周波スイッチ１０２は、以下のように実施の形態１の高周波スイッチ１００と同様に動作する。
すなわち、図示しない制御部は、第１トランジスタ３がオン状態となり、かつ第２トランジスタ７がオン状態となるように、第１バイアス回路４及び第２バイアス回路１０を制御する。これにより、高周波スイッチ１０２は信号の遮断状態となる。
【００４７】
次いで、入力端子１に、高周波帯の周波数ｆの入力信号Ａが入力される。入力信号Ａは、接合部１３において２つの通過信号Ｂ1，Ｂ2に分岐する。一方の通過信号Ｂ1は、第２キャパシタ２を通過して第１トランジスタ３のゲート端子に入力される。他方の通過信号Ｂ2は、第３キャパシタ６を通過して第２トランジスタ７のソース端子に入力される。
【００４８】
次いで、第１トランジスタ３のドレイン端子から出力信号Ｃ1が出力される。出力信号Ｃ1は、第３伝送線路１５ａに入力される。また、第２トランジスタ７のドレイン端子から出力信号Ｃ2が出力される。出力信号Ｃ2は、第４伝送線路１６ａに入力される。
【００４９】
ここで、第３伝送線路１５ａ及び第４伝送線路１６ａの電気長は、第１トランジスタ３の通過位相と第２トランジスタ７の通過位相との誤差を補正するような電気長に各々設定されている。これにより、第３伝送線路１５ａを通過した出力信号Ｃ1’の位相と、第４伝送線路１６ａを通過した出力信号Ｃ2’の位相との位相差が１８０°となる。
【００５０】
最後に、接合部１４において、出力信号Ｃ1’と出力信号Ｃ2’とが合成される。このとき、出力信号Ｃ1’の位相と出力信号Ｃ2’の位相との位相差が１８０°になっているため、出力信号Ｃ1’と出力信号Ｃ2’とは互いに打ち消し合う。
【００５１】
以上のように、この実施の形態３の高周波スイッチ１０２は、第１トランジスタ３と接合部１４間に設けた第３伝送線路１５ａと、第２トランジスタ７と接合部１４間に設けた第４伝送線路１６ａとからなる第２位相シフト回路１７ａを有している。
これにより、第１トランジスタ３の通過位相と第２トランジスタ７の通過位相との誤差を補正するように第３伝送線路１５ａ及び第４伝送線路１６ａの電気長を設定することで、アイソレーションの低下を抑制することができる。
【００５２】
また、通過位相の誤差を補正する第３伝送線路１５ａ及び第４伝送線路１６ａの電気長は、高周波帯の入力信号Ａの波長の２分の１長さに対して十分に短い電気長となっている。これにより、高周波スイッチ１０２を小型に構成することができる。
【００５３】
なお、第２位相シフト回路１７ａの回路構成は、第３伝送線路１５ａ及び第４伝送線路１６ａからなる回路構成に限定されるものではない。第１トランジスタ３の通過位相と第２トランジスタ７の通過位相との誤差を補正するように移相量を設定できるものであれば、何れの回路構成のものを用いてもよい。
【００５４】
実施の形態４．
図５を参照して、トランジスタの入力側及び出力側に位相シフト回路を設けた高周波スイッチについて説明する。なお、図３に示す実施の形態２の高周波スイッチ１０１と同様の構成部材には同一符号を付して説明を省略する。
【００５５】
第１トランジスタ３のドレイン端子と接合部１４間に、第３伝送線路１５ａが直列に接続されている。第２トランジスタ７のドレイン端子と接合部１４間に、第４伝送線路１６ａが直列に接続されている。第３伝送線路１５ａ及び第４伝送線路１６ａによって、第２位相シフト回路１７ａが構成されている。
【００５６】
このようにして構成された高周波スイッチ１０３は、以下のように実施の形態２の高周波スイッチ１０１と同様に動作する。
すなわち、図示しない制御部は、第１トランジスタ３がオン状態となり、かつ第２トランジスタ７がオン状態となるように、第１バイアス回路４及び第２バイアス回路１０を制御する。これにより、高周波スイッチ１０３は信号の遮断状態となる。
【００５７】
次いで、入力端子１に、高周波帯の周波数ｆの入力信号Ａが入力される。入力信号Ａは、接合部１３において２つの通過信号Ｂ1，Ｂ2に分岐する。一方の通過信号Ｂ1は第１伝送線路１５に入力される。他方の通過信号Ｂ2は第２伝送線路１６に入力される。
【００５８】
次いで、第１伝送線路１５から、第１伝送線路１５の電気長に応じて通過信号Ｂ1の位相に対する位相が変化した通過信号Ｂ1’が出力される。また、第２伝送線路１６から、第２伝送線路１６の電気長に応じて通過信号Ｂ2の位相に対する位相が変化した通過信号Ｂ2’が出力される。
【００５９】
通過信号Ｂ1’は、第１トランジスタ３のゲート端子に入力される。通過信号Ｂ2’は、第２トランジスタ７のソース端子に入力される。
【００６０】
次いで、第１トランジスタ３のドレイン端子から出力信号Ｃ1が出力される。出力信号Ｃ1は、第３伝送線路１５ａに入力される。また、第２トランジスタ７のドレイン端子から出力信号Ｃ2が出力される。出力信号Ｃ2は、第４伝送線路１６ａに入力される。
【００６１】
ここで、第１伝送線路１５、第２伝送線路１６、第３伝送線路１５ａ及び第４伝送線路１６ａの電気長は、第１トランジスタ３の通過位相と第２トランジスタ７の通過位相との誤差を補正するような電気長に各々設定されている。これにより、第３伝送線路１５ａを通過した出力信号Ｃ1’の位相と、第４伝送線路１６ａを通過した出力信号Ｃ2’の位相との位相差が１８０°となる。
【００６２】
最後に、接合部１４において、出力信号Ｃ1’と出力信号Ｃ2’とが合成される。このとき、出力信号Ｃ1’の位相と出力信号Ｃ2’の位相との位相差が１８０°になっているため、出力信号Ｃ1’と出力信号Ｃ2’とは互いに打ち消し合う。
【００６３】
以上のように、この実施の形態４の高周波スイッチ１０３は、第２キャパシタ２と第１トランジスタ３間に設けた第１伝送線路１５と、第３キャパシタ６と第２トランジスタ７間に設けた第２伝送線路１６とからなる第１位相シフト回路１７を有している。また、第１トランジスタ３と接合部１４間に設けた第３伝送線路１５ａと、第２トランジスタ７と接合部１４間に設けた第４伝送線路１６ａとからなる第２位相シフト回路１７ａを有している。
これにより、第１トランジスタ３の通過位相と第２トランジスタ７の通過位相との誤差を補正するように第１伝送線路１５、第２伝送線路１６、第３伝送線路１５ａ及び第４伝送線路１６ａの電気長を設定することで、アイソレーションの低下を抑制することができる。
【００６４】
また、通過位相の誤差を補正する第１伝送線路１５、第２伝送線路１６、第３伝送線路１５ａ及び第４伝送線路１６ａの電気長は、高周波帯の入力信号Ａの波長の２分の１長さに対して十分に短い電気長となっている。これにより、高周波スイッチ１０３を小型に構成することができる。
【００６５】
実施の形態５．
図６を参照して、入力整合回路及び出力整合回路を設けた高周波スイッチについて説明する。なお、図１に示す実施の形態１の高周波スイッチ１００と同様の構成部材には同一符号を付して説明を省略する。
【００６６】
入力端子１と接合部１３間に、入力整合回路１８が直列に接続されている。入力整合回路１８は、入力端子１に対してインピーダンス変換を行うものである。また、接合部１４と出力端子５間に、出力整合回路１９が直列に接続されている。出力整合回路１９は、出力端子５に対してインピーダンス変換を行うものである。
【００６７】
このようにして構成された高周波スイッチ１０４は、以下のように実施の形態１の高周波スイッチ１００と同様に動作する。
すなわち、図示しない制御部は、第１トランジスタ３がオン状態となり、かつ第２トランジスタ７がオフ状態となるように、第１バイアス回路４及び第２バイアス回路１０を制御する。これにより、高周波スイッチ１０４は信号の通過状態となる。
【００６８】
次いで、入力端子１に、高周波帯の周波数ｆの入力信号Ａが入力される。接合部１３を通過した通過信号Ｂは、第２キャパシタ２を通過して第１トランジスタ３のゲート端子に入力される。
【００６９】
次いで、第１トランジスタ３から出力信号Ｃが出力される。ここで、第１トランジスタ３の利得に応じて、通過信号Ｂの振幅に対する出力信号Ｃの振幅が増幅される。出力信号Ｃの位相は、通過信号Ｂの位相に対して１８０°遅れる。接合部１４を通過した出力信号Ｄは、出力端子５から出力される。
【００７０】
このとき、入力整合回路１８が入力端子１に対してインピーダンス変換を行うことにより、周波数ｆにおける第１トランジスタ３の利得が最適な利得となるように、周波数ｆにおける第１トランジスタ３の入力インピーダンスを調整する。また、出力整合回路１９が出力端子５に対してインピーダンス変換を行うことにより、周波数ｆにおける第１トランジスタ３の利得が最適な利得となるように、周波数ｆにおける第１トランジスタ３の出力インピーダンスを調整する。これにより、信号の通過状態における高周波スイッチ１０４の利得を向上させることができる。
【００７１】
また、制御部は、第１トランジスタ３がオン状態となり、かつ第２トランジスタ７がオン状態となるように、第１バイアス回路４及び第２バイアス回路１０を制御する。これにより、高周波スイッチ１０４は信号の遮断状態となる。
【００７２】
遮断状態においては、実施の形態１の高周波スイッチ１００と同様に、第１バイアス回路４が第１トランジスタ３のゲート端子に印加する電圧を調整することで、第１トランジスタ３の出力信号の振幅が第２トランジスタ７の出力信号の振幅と同等の振幅となるように、第１トランジスタ３の利得を設定する。これにより、高周波スイッチ１０４のアイソレーションを更に高くすることができる。
【００７３】
以上のように、この実施の形態５の高周波スイッチ１０４は、入力端子１に対してインピーダンス変換を行う入力整合回路１８と、出力端子５に対してインピーダンス変換を行う出力整合回路１９とを有している。
これにより、周波数ｆにおける第１トランジスタ３の利得が最適な利得となるように第１トランジスタ３の入力インピーダンス及び出力インピーダンスを調整することで、信号の通過状態における高周波スイッチ１０４の利得を向上させることができる。
【００７４】
なお、入力整合回路１８の回路構成は、図６に示す回路構成に限定されるものではない。入力端子１に対してインピーダンス変換を行うものであれば、何れの回路構成のものを用いてもよい。
【００７５】
また、出力整合回路１９の回路構成は、図６に示す回路構成に限定されるものではない。出力端子５に対してインピーダンス変換を行うものであれば、何れの回路構成のものを用いてもよい。
【００７６】
また、図３に示す高周波スイッチ１０１、図４に示す高周波スイッチ１０２又は図５に示す高周波スイッチ１０３において、入力整合回路１８及び出力整合回路１９を設けたものとしてもよい。
【００７７】
また、入力整合回路１８又は出力整合回路１９のいずれか一方のみを設けたものとしてもよい。
【００７８】
実施の形態６．
図７を参照して、入力端子及び出力端子にスイッチング素子を接続した高周波スイッチについて説明する。なお、図１に示す実施の形態１の高周波スイッチ１００と同様の構成部材には同一符号を付して説明を省略する。
【００７９】
入力端子１と接合部１３間に、第１スイッチング素子（第１開閉素子）２０の一端部が接続されている。第１スイッチング素子２０の他端部は電気的に接地されている。接合部１４と出力端子５間に、第４キャパシタ（第４容量素子）２１を介して第２スイッチング素子（第２開閉素子）２２の一端部が接続されている。第２スイッチング素子２２の他端部は電気的に接地されている。第１スイッチング素子２０及び第２スイッチング素子２２は、図示しない制御部に接続されている。
【００８０】
このようにして構成された高周波スイッチ１０５は、以下のように実施の形態１の高周波スイッチ１００と同様に動作する。
すなわち、制御部は、第１トランジスタ３がオン状態となり、かつ第２トランジスタ７がオフ状態となるように、第１バイアス回路４及び第２バイアス回路１０を制御する。これにより、高周波スイッチ１０５は信号の通過状態となる。
【００８１】
ここで、制御部は、第１スイッチング素子２０及び第２スイッチング素子２２を開状態とする。これにより、入力端子１に入力された入力信号は、接合部１３及び第２キャパシタ２を通過して、第１トランジスタ３のゲート端子に入力される。次いで、第１トランジスタ３のドレイン端子から出力された出力信号が、出力端子５から出力される。
【００８２】
また、制御部は、第１トランジスタ３がオン状態となり、かつ第２トランジスタ７がオフ状態となるように、第１バイアス回路４及び第２バイアス回路１０を制御する。これにより、高周波スイッチ１０５は信号の遮断状態となる。
【００８３】
ここで、制御部は、第１スイッチング素子２０を閉状態とする。すなわち、入力端子１は第１スイッチング素子２０を介して電気的に接地される。これにより、入力端子１に入力された入力信号を減衰させる。
【００８４】
また、制御部は、第２スイッチング素子２２を閉状態とする。すなわち、出力端子５は第２スイッチング素子２２を介して電気的に接地される。これにより、接合部１４で相殺しきれなかった出力信号を減衰させる。その結果、アイソレーションを更に高くすることができる。
【００８５】
また、第４キャパシタ２１を設けたことにより、第２スイッチング素子２２を閉状態としたときに、電源１２から、第３バイアス回路１１を介して第２スイッチング素子２２に電流が流れるのを防止することができる。
【００８６】
以上のように、この実施の形態６の高周波スイッチ１０５は、入力端子１に第１スイッチング素子２０を接続し、かつ出力端子５に第４キャパシタ２１を介して第２スイッチング素子２２を接続している。
これにより、高周波スイッチ１０５の遮断状態において、第１スイッチング素子２０及び第２スイッチング素子２２を閉状態とすることで、アイソレーションを更に高くすることができる。
【００８７】
なお、図３に示す高周波スイッチ１０１、図４に示す高周波スイッチ１０２、図５に示す高周波スイッチ１０３又は図６に示す高周波スイッチ１０４において、第１スイッチング素子２０、第４キャパシタ２１及び第２スイッチング素子２２を設けたものとしてもよい。
【００８８】
また、第１スイッチング素子２０又は第２スイッチング素子２２のいずれか一方のみを設けたものとしてもよい。
【００８９】
実施の形態７．
図８を参照して、ＦＥＴに代えてバイポーラトランジスタを用いた高周波スイッチについて説明する。なお、図１に示す実施の形態１の高周波スイッチ１００と同様の構成部材には同一符号を付して説明を省略する。
【００９０】
入力端子１に、第２キャパシタ２を介して第１トランジスタ（エミッタ接地トランジスタ）３ａのベース端子が接続されている。第１トランジスタ３ａのエミッタ端子は電気的に接地されており、コレクタ端子は出力端子５に接続されている。
【００９１】
入力端子１に、第３キャパシタ６を介して第２トランジスタ（ベース接地トランジスタ）７ａのエミッタ端子が接続されている。第２トランジスタ７ａのベース端子は第１キャパシタ９を介して電気的に接地されており、コレクタ端子は出力端子５に接続されている。
【００９２】
このようにして構成された高周波スイッチ１０６は、以下のように実施の形態１の高周波スイッチ１００と同様に動作する。
すなわち、制御部は、第１トランジスタ３ａがオン状態となり、かつ第２トランジスタ７ａがオフ状態となるように、第１バイアス回路４及び第２バイアス回路１０を制御する。これにより、高周波スイッチ１０６は信号の通過状態となる。
また、制御部は、第１トランジスタ３ａがオン状態となり、かつ第２トランジスタ７ａがオフ状態となるように、第１バイアス回路４及び第２バイアス回路１０を制御する。これにより、高周波スイッチ１０６は信号の遮断状態となる。
【００９３】
以上のように、この実施の形態７の高周波スイッチ１０６は、入力端子１と出力端子５間に接続したエミッタ接地の第１トランジスタ３ａと、第１トランジスタ３ａに対して並列に接続したベース接地の第２トランジスタ７ａを有している。また、第１トランジスタ３ａのみをオン状態とすることで信号の通過状態となる。第１トランジスタ３ａ及び第２トランジスタ７ａをオン状態とすることで信号の遮断状態となる。
これにより、信号の遮断状態におけるアイソレーションを高くすることができる。また、高周波帯の入力信号の波長の２分の１長さと同等の電気長を有する伝送線路を不要として、より小型に構成することができる。
【００９４】
なお、図３に示す高周波スイッチ１０１、図４に示す高周波スイッチ１０２、図５に示す高周波スイッチ１０３、図６に示す高周波スイッチ１０４又は図７に示す高周波スイッチ１０５において、第１トランジスタ３及び第２トランジスタ７に代えて第１トランジスタ３ａ及び第２トランジスタ７ａを用いたものとしてもよい。
【００９５】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【符号の説明】
【００９６】
１  入力端子、２  第２キャパシタ（第２容量素子）、３  第１トランジスタ（ソース接地トランジスタ）、３ａ  第１トランジスタ（エミッタ接地トランジスタ）４  第１バイアス回路、５  出力端子、６  第３キャパシタ（第３容量素子）、７  第２トランジスタ（ゲート接地トランジスタ）、７ａ  第２トランジスタ（ベース接地トランジスタ）、８  インダクタ（誘導素子）、９  第１キャパシタ（第１容量素子）、１０  第２バイアス回路、１１  第３バイアス回路、１２  電源、１３，１４  接合部、１５  第１伝送線路、１５ａ  第３伝送線路、１６  第２伝送線路、１６ａ  第４伝送線路、１７  第１位相シフト回路（第１移相回路）、１７ａ  第２位相シフト回路（第２移相回路）、１８  入力整合回路、１９  出力整合回路、２０  第１スイッチング素子（第１開閉素子）、２１  第４キャパシタ（第４容量素子）、２２  第２スイッチング素子（第２開閉素子）、１００，１０１，１０２，１０３，１０４，１０５，１０６  高周波スイッチ。
【図１】
2015207978.tif 000003
【図２】
2015207978.tif 000004
【図３】
2015207978.tif 000005
【図４】
2015207978.tif 000006
【図５】
2015207978.tif 000007
【図６】
2015207978.tif 000008
【図７】
2015207978.tif 000009
【図８】
2015207978.tif 000010