(57)【要約】【課題】蓄積容量が大きく、消費電力が大きくなく、表示品質の高い薄膜トランジスタアレイと、その薄膜トランジスタアレイを高スループットでアライメント精度良く製造する方法を提供する。【解決手段】薄膜トランジスタアレイは、絶縁基板と、ソース電極と、ソース電極と所定の間隙を有して形成されたドレイン電極と、ドレイン電極に接続された画素電極と、少なくともソース電極とドレイン電極との間隙に形成された半導体パターンとを有する複数の薄膜トランジスタと、ソース電極が接続される複数のソース配線と、半導体パターンを弾く材料を含み、半導体パターンを挟んでストライプ形状に形成された複数の撥液性絶縁層パターンとを備える。【選択図】図１
2015207704.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、ソース電極と、前記ソース電極と所定の間隙を有して形成されたドレイン電極と、前記ドレイン電極に接続された画素電極と、少なくとも前記ソース電極と前記ドレイン電極との前記間隙に形成された半導体パターンとを有する複数の薄膜トランジスタと、
前記ソース電極が接続される複数のソース配線と、
前記半導体パターンの材料を弾く材料を含み、前記半導体パターンを挟んでストライプ形状に形成された複数の撥液性絶縁層パターンとを備える、薄膜トランジスタアレイ。
【請求項２】
前記撥液性絶縁層パターンが前記ソース配線に直交するストライプ形状である、請求項１記載の薄膜トランジスタアレイ。
【請求項３】
前記撥液性絶縁層パターンが前記ソース配線に平行なストライプ形状である、請求項１記載の薄膜トランジスタアレイ。
【請求項４】
前記半導体パターン上に保護層を有し、前記保護層が、前記撥液性絶縁層パターンと直交する方向で複数の前記半導体パターンにまたがるストライプ形状である、請求項１〜３のいずれかに記載の薄膜トランジスタアレイ。
【請求項５】
キャパシタ電極をさらに含み、
前記半導体パターンが、前記キャパシタ電極および前記画素電極と重ならないように形成された、請求項１〜４のいずれかに記載の薄膜トランジスタアレイ。
【請求項６】
前記画素電極上に開口を有する層間絶縁膜と、前記層間絶縁膜上に前記開口を介して前記画素電極に接続された上部画素電極とをさらに有する、請求項１〜５のいずれかに記載の薄膜トランジスタアレイ。
【請求項７】
請求項１〜６のいずれかに記載の薄膜トランジスタアレイの製造方法であって、
絶縁基板上に、ソース電極、ソース配線、ドレイン電極および画素電極を形成する工程と、
前記画素電極および／またはソース配線の上に撥液性絶縁膜パターンを形成する工程と、
半導体パターンの材料を前記撥液性絶縁層パターンに直交するストライプ形状に印刷する工程とを含み、
前記半導体パターンの材料を印刷する工程において、前記半導体パターンの材料を前記撥液性絶縁膜パターンに弾かせることによって、前記各撥液性絶縁膜パターン間に独立した前記半導体パターンを形成する、薄膜トランジスタアレイの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタアレイおよびその製造方法に関する。
【背景技術】
【０００２】
情報技術の目覚しい発展により、現在ではノート型パソコンや携帯情報端末などでの情報の送受信が頻繁に行われている。近い将来、場所を選ばずに情報をやり取りできるユビキタス社会が来るであろうことは周知の事実である。そのような社会においては、より軽量で薄型の情報端末が望まれる。
【０００３】
そのような情報端末に使用する電子部材の中でも、現在薄膜トランジスタに使用されている半導体材料の主流はシリコン系である。シリコン系材料を用いた薄膜トランジスタの形成には高い温度の工程が含まれるため、薄膜トランジスタの基板材料には工程温度に耐え得ることが求められる。このため、一般的には薄膜トランジスタを形成する基板としてガラスが使用されている。
【０００４】
しかしながら、先に述べた情報端末を構成する際にガラスを用いた場合、その情報端末は重く、柔軟性がなく、落下の衝撃で割れる可能性のある製品となってしまう。従って、ガラス上に薄膜トランジスタを形成することに起因するこれらの特徴は、ユビキタス社会における情報端末として望ましくないものであるといえる。
【０００５】
そこで近年、薄膜トランジスタの半導体材料として有機半導体が注目されている。有機半導体材料はシリコン系材料のような高温での熱処理工程を必要としないため可撓性のプラスチック基板上に設けられる等の利点を有する。さらに、真空プロセスを用いず印刷プロセスで作製できるためコストを下げられる等の利点も有する。
【０００６】
溶液から半導体層を形成するには、スピンコート法やディップ法、インクジェット法などの方法が挙げられる。このうち、スピンコート法やディップ法で製造されたトランジスタを複数配置した薄膜トランジスタアレイにおいては、トランジスタ素子間やトランジスタと画素電極との間の半導体層中を電流が流れやすいため、オフ状態での電流（リーク電流）値が大きくなり、オンオフ比が低下してしまう問題がある。このため、例えば特許文献１においては、インクジェット法を用いて所望の場所に有機半導体層を形成することにより、トランジスタ素子分離を実現している。また、例えば特許文献２においては、薄膜トランジスタアレイの配置を、有機半導体層をストライプの形状で形成できるように最適化し、フレキソ印刷により有機半導体溶液を形成している。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−２１００８６号公報
【特許文献２】特開２００８−２３５８６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、インクジェット法を用いる場合、一般的に有機半導体は溶媒に対する溶解度が低いため、ノズル近傍において有機半導体が析出して吐出不良が起きることがしばしばある。また、チャネル部に有機半導体溶液を注入する方法では、スループットが低いという問題がある。
【０００９】
また、フレキソ印刷で独立パターンを形成する場合、アニロックスから有機半導体溶液をフレキソ版に転写する際に、フレキソ版の凸部がアニロックスの凹部に入る場合と土手の部分にかかる場合とで転写される液量が異なり、成膜された膜の厚さにばらつきが生じる。膜厚のばらつきは、薄膜トランジスタの特性のバラツキとなる。
【００１０】
また、有機半導体層がソース配線に平行なストライプ形状の場合、その領域内にキャパシタ電極・ゲート絶縁膜・画素電極を形成することができず、蓄積容量を大きくすることができないという問題がある。また、有機半導体層がゲート配線に平行なストライプ形状の場合、隣接画素のソース配線・ドレイン電極間に電流が流れてゲート配線方向にクロストークが発生するか、隣接画素のソース配線間に電流が流れて消費電力が大きくなるという問題がある。
【００１１】
本発明では、蓄積容量が大きく、消費電力が大きくなく、表示品質の高い薄膜トランジスタアレイの構造と、その構造を用いた薄膜トランジスタアレイを高スループットでアライメント精度良く製造する方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するための発明の一局面は、絶縁基板と、ソース電極と、ソース電極と所定の間隙を有して形成されたドレイン電極と、ドレイン電極に接続された画素電極と、少なくともソース電極とドレイン電極との間隙に形成された半導体パターンとを有する複数の薄膜トランジスタと、ソース電極が接続される複数のソース配線と、半導体パターンを弾く材料を含み、半導体パターンを挟んでストライプ形状に形成された複数の撥液性絶縁層パターンとを備える薄膜トランジスタアレイである。
【００１３】
また、撥液性絶縁層パターンがソース配線に直交するストライプ形状であってもよい。
【００１４】
また、撥液性絶縁層パターンがソース配線に平行なストライプ形状であってもよい。
【００１５】
また、半導体パターン上に保護層を有し、保護層が、撥液性絶縁層パターンと直交する方向で複数の半導体パターンにまたがるストライプ形状であってもよい。
【００１６】
また、キャパシタ電極をさらに含み、半導体パターンがストライプ状に印刷されて撥液性絶縁層パターンに弾かれる部分が、キャパシタ電極および画素電極と重なってもよい。
【００１７】
また、画素電極上に開口を有する層間絶縁膜と、層間絶縁膜上に開口を介して画素電極に接続された上部画素電極とをさらに有してもよい。
【００１８】
また、本発明の他の局面は、上述の薄膜トランジスタアレイの製造方法であって、絶縁基板上に、ソース電極、ソース配線、ドレイン電極および画素電極を形成する工程と、画素電極および／またはソース配線の上に撥液性絶縁膜パターンを形成する工程と、半導体パターンを形成する材料を撥液性絶縁層パターンに直交するストライプ形状に印刷することにより半導体パターンが形成される工程とを含み、半導体パターンの材料を印刷する工程において、半導体パターンを撥液性絶縁膜パターンに弾かせることによって、撥液性絶縁膜パターン間に独立した半導体パターンを形成する、薄膜トランジスタアレイの製造方法である。
【発明の効果】
【００１９】
本発明によれば、画素電極および／またはソース配線の上に撥液性絶縁膜パターンを有することで、撥液性絶縁層パターン上にストライプ形状の半導体層を印刷しても、各画素に独立した半導体パターンを形成することができる。そのため、平面視で、キャパシタ電極および画素電極を、ゲート電極とキャパシタ配線の間の領域に形成することができるため、蓄積容量を大きくすることができる。また、パターニングが比較的単純であり、位置合せが容易なストライプ形状の半導体層を印刷するため、高いスループットとアライメント精度を実現することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施形態に係る薄膜トランジスタアレイを示す平面図
【図２】本発明の第１の実施形態に係る薄膜トランジスタを示す平面図
【図３】本発明の第１の実施形態に係る薄膜トランジスタを示す断面図
【図４Ａ】本発明の第１の実施形態に係る薄膜トランジスタの製造方法を示す平面図
【図４Ｂ】本発明の第１の実施形態に係る薄膜トランジスタの製造方法を示す平面図
【図５】本発明の第２の実施形態に係る薄膜トランジスタアレイを示す平面図
【図６】本発明の第２の実施形態に係る薄膜トランジスタを示す平面図
【図７】本発明の第３の実施形態に係る薄膜トランジスタアレイを示す平面図
【図８】本発明の第３の実施形態に係る薄膜トランジスタを示す平面図
【図９】本発明の第４の実施形態に係る薄膜トランジスタアレイを示す平面図
【図１０】本発明の第４の実施形態に係る薄膜トランジスタを示す平面図
【発明を実施するための形態】
【００２１】
（第１の実施形態）
本発明の第１の実施形態に係る薄膜トランジスタアレイ１００および薄膜トランジスタアレイ１００を構成する薄膜トランジスタ１０１を図１〜３に示す。図１は、説明のため層間絶縁膜１１と上部画素電極１３とを省略して表した薄膜トランジスタアレイ１００の平面図である。図２および３は、同様に層間絶縁膜１１と上部画素電極１３を省略した、薄膜トランジスタアレイ１００の１画素を構成する薄膜トランジスタ１０１の平面図および断面図である。図２および３に示すように、本実施形態に係る薄膜トランジスタ１０１は、絶縁基板１上に、ゲート電極２およびゲート電極２に接続されたゲート配線３、ならびに、キャパシタ電極１４およびキャパシタ電極１４に接続されたキャパシタ配線１５が積層される。その上には、ゲート絶縁膜４が積層され、ゲート絶縁膜４の上層には、上から見てゲート電極２と重なる領域に互いに間隙を有するソース電極５およびドレイン電極７が積層される。ドレイン電極７には、上から見てキャパシタ電極１４と重なっている画素電極１０が接続される。ソース電極５には、ソース配線６が接続される。画素電極１０および／またはソース配線６の上には、後述する半導体層８’を形成する材料を弾く性質を有する撥液性絶縁膜１６パターンが積層される。上から見て、ソース電極５とドレイン電極７との間隙に半導体パターン８が積層され、半導体パターン８を覆うように保護層９が積層される。また、図１に示すように、薄膜トランジスタアレイ１００では、撥液性絶縁膜１６と保護層９が複数の薄膜トランジスタ１０１に渡ってストライプ形状に形成される。
【００２２】
また、薄膜トランジスタ１０１においては、上から見て、ソース電極５およびドレイン電極７がクシ型形状に形成されている。実効的なチャネル幅を増やし、電流を増やすためにクシ型形状を選択したが、この形状に限定されるものではない。また、ドレイン電極７は１本の直線状となっている。これにより、ドレイン電極７のうち、ゲート電極２と重なりを有しかつチャネルを形成しない部分即ちチャネルまで給電するための部分が１本で済むため、ゲート・ドレイン間容量が小さくなり、ゲート電圧がオンからオフに変化する際の電圧変化が画素電位に影響する、いわゆるゲートフィールドスルー電圧を小さく抑えることができ、表示品質が良くなる。
【００２３】
また、ゲート電極２、キャパシタ電極１４、ソース電極５、ドレイン電極７、画素電極１０のパターンは多角形状や曲線状等が考えられるが、先端は丸くなっていることが望ましい。これにより、駆動時に電界集中がなく、半導体８パターンやゲート絶縁膜４の劣化を抑えることができる。また、電極間の間隔が広くなるため、電極間ショートを抑制することができる（図２に記載の電極パターンは多角形形状とした）。
【００２４】
また、撥液性絶縁層１６パターンがゲート配線３に平行なストライプ形状をしており、複数画素にまたがるように形成されている。これにより、半導体層８’を撥液性絶縁層１６パターンに直交するストライプ形状に印刷しても、撥液性絶縁層１６上では半導体８’が弾かれて形成されず、各画素に独立した半導体パターン８を形成することができる。そのため、各トランジスタに独立した半導体パターン８の形成および位置合せが容易となる。比較的単純であるストライプ形状のパターンニングは容易であり、ゲート配線３に平行な方向に位置ずれしても影響がないので位置合せも容易である。
【００２５】
また、撥液性絶縁層１６上では半導体層８’が弾かれることから、撥液性絶縁層１６の下層にキャパシタ電極１４および画素電極１０を形成することで、半導体パターン８を、キャパシタ電極および画素電極と重ならないように形成することができる。このため、薄膜トランジスタ１０１中の半導体パターン８が形成されない箇所（非トランジスタ部）をほぼすべて蓄積容量として用いることができ、蓄積容量を大きくすることができる。また、画素電極１０上に半導体パターン８が形成されることによりソース電極５と画素電極１０の間でオフ状態においても電流が流れてしまい、オンオフ比が小さくなるという問題を回避できる。
【００２６】
さらに、保護層９は、撥液性絶縁層１６パターンと直交する方向（ゲート配線３と直交する方向）に複数画素に渡って連続して形成されたストライプ形状である。これにより、保護層９の形成および位置合せが容易となる。比較的単純であるストライプ形状のパターンニングは容易であり、ゲート配線３に平行な方向に位置ずれしても影響がないので位置合せも容易である。
【００２７】
絶縁基板１としてはフレキシブルな基板を用いることが望ましい。一般的に用いられる基板１の材料として、例えばポリエチレンテレフタレート（以下、「ＰＥＴ」という場合がある）やポリイミド、ポリエーテルスルホン（以下、「ＰＥＳ」という場合がある）、ポリエチレンナフタレート（以下、「ＰＥＮ」という場合がある）、ポリカーボネートなどのプラスチック材料が挙げられる。石英などのガラス基板１やシリコンウェハなども絶縁基板１として用いることは可能であるが、薄型化、軽量化、フレキシブル化を考慮するとプラスチック基板が好ましい。また、各製造プロセスに用いられる温度などを考慮すると、基板１としてＰＥＮやポリイミドなどを用いることが望ましい。
【００２８】
電極の材料として用いられる材料は特に限定されるものではないが、一般的に用いられる材料には金、白金、ニッケル、インジウム錫酸化物などの金属あるいは酸化物の薄膜若しくはポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどがある。また、電極の形成方法としては特に限定されるものではなく、蒸着やスパッタなどの乾式成膜法であってもよい。しかしながら、フレキシブル化、低コスト化などを考慮するとスクリーン印刷、反転オフセット印刷、凸版印刷、フレキソ印刷、インクジェット法などの湿式成膜法により形成することが望ましい。また、電極パターンの丸みの程度としては、曲率半径２μｍ以上が好適であり、さらには５μｍ以上が好適である。しかし、曲率半径はいくらでも大きくできるわけではなく、パターンを形成する必要から、一般的には画素サイズの１／１０程度が上限である。
【００２９】
ゲート絶縁膜４として用いられる材料は特に限定されるものではないが、一般的に用いられる材料にはポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、エポキシ樹脂などの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液などがある。また、ＰＥＴやＰＥＮ、ＰＥＳなどの薄膜フィルムをゲート絶縁膜４として用いてもよい。
【００３０】
撥液性絶縁層１６として用いられる材料は特に限定されるものではないが、撥液性絶縁層１６上に印刷された半導体層８’の材料を弾く材料である。例えば、上記ゲート絶縁膜４材料に撥水性や撥油性の高いフッ素およびフッ素を含む置換基やシロキサン基を側鎖又は主鎖に含むオリゴマーもしくはポリマーを加えた材料などを用いることができる。撥水性や撥油性材料の例として、長鎖フルオロアルキルシラン、加水分解性基含有シロキサン、フルオロアルキル基含有オリゴマーなどがある。
【００３１】
半導体層８’および半導体パターン８として用いられる材料は特に限定されるものではないが、一般に用いられる材料にはポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子系有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子系有機半導体材料がある。しかしながら、低コスト化、フレキシブル化、大面積化を考慮すると印刷法が適用できる有機半導体材料を用いることが望ましい。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体材料として用いてもよい。
【００３２】
有機半導体材料を用いて半導体層８’を形成する印刷方法としては、グラビア印刷、オフセット印刷、スクリーン印刷およびインクジェット法など、公知の方法を用いることが出来る。一般的に、上記の有機半導体材料は、溶媒に対する溶解度が低いため、低粘度溶液の印刷に適した凸版印刷、フレキソ印刷、反転オフセット印刷、インクジェット法、ディスペンサ法を用いることが望ましい。特に凸版印刷は、印刷時間が短くインク使用量が少ないので最も好ましく、且つストライプの形状の印刷に適している。半導体層８’をストライプ形状とすることで、アニロックスの凹凸による膜厚のばらつきの分布がストライプ形状内では平均化されて半導体層８’の膜厚が一定となり、ＴＦＴ特性を均一化できる。
【００３３】
保護層９として用いられる材料は特に限定されるものではないが、一般にはフッ素系樹脂、シリコン系樹脂などがある。保護層９を形成する印刷方法としては、凸版印刷、フレキソ印刷、反転オフセット印刷、インクジェット法、ディスペンサ法など、公知の方法を用いることが出来る。
【００３４】
層間絶縁膜１１として用いられる材料は特に限定されるものではないが、一般に用いられる材料にはポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、エポキシ樹脂などの有機材料がある。層形成に際しては凸版印刷、反転オフセット印刷、インクジェット、スクリーン印刷、スプレーコート、スピンコート等公知の方法を好適に用いることができるが、フレキシブル化、低コスト化などを考慮すると印刷法で形成することが好ましい。また、薄膜トランジスタのソース配線６、ソース電極５から上部画素電極１３への電圧の影響を減少させるために、比較的厚膜にする必要があるのでスクリーン印刷が好ましい。
【００３５】
上部画素電極１３として用いられる材料は特に限定されるものではないが、白金、ニッケル、インジウム錫酸化物などの金属、或いは酸化物の薄若しくはポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液、若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどがある。また、形成方法としては特に限定されるものではなく、真空蒸着法やスパッタリングほうなどの乾式成膜法も考えられる。しかしながら、フレキシブル化、低コスト化などを考慮するとスクリーン印刷、反転オフセット印刷、フレキソ印刷、インクジェット法などの印刷法で形成することが望ましい。
【００３６】
薄膜トランジスタアレイ１００をディスプレイの画像表示基板に用いるに際して、基板の種類は特に限定されるものではないが、例えば、電気泳動型ディスプレイ、液晶ディスプレイ、有機エレクトロルミネッセンス（ＥＬ）ディスプレイなどがある。
【００３７】
尚、薄膜トランジスタアレイ１００には、必要に応じてガスバリア層、平坦化膜などを形成してもよい。
【００３８】
また、薄膜トランジスタアレイにおいて、ソース・ドレインの呼称は便宜上のものであり、逆に呼んでもよい。薄膜トランジスタアレイ１００おいては、ソース配線６に接続された電極をソース電極５とし、画素電極１０に接続された電極をドレイン電極７と呼んでいる。
【００３９】
（薄膜トランジスタアレイの製造方法）
次に、薄膜トランジスタアレイ１００の製造方法を説明する。説明のために、図４Ａおよび４Ｂには、１画素分の薄膜トランジスタ１０１を示す。
【００４０】
まず、絶縁基板１上にゲート電極２・ゲート配線３・キャパシタ電極１４・キャパシタ配線１５を形成する（図４Ａの（ａ））。次に、その上にゲート絶縁膜４を形成する（図４Ａの（ｂ））。さらに、ソース電極５・ソース配線６・ドレイン電極７・画素電極１０を形成する（図４Ａの（ｃ））。次に、画素電極１０および／またはソース配線６の上に、ゲート配線３に平行なストライプ形状にて撥液性絶縁膜１６を形成する（図４Ａの（ｄ））。次に、少なくともソース電極５とドレイン電極７との間に半導体パターン８を形成する。半導体パターン８の形成に際しては、初めに半導体層８’が、図に点線で示すように、ソース配線６に平行なストライプ形状にて形成されるが、撥液性絶縁膜１６上では半導体層８’が弾かれるため、各画素に独立した半導体パターン８になる（図４Ｂの（ｅ））。次に、半導体パターン８を覆うように、ソース配線６に平行なストライプ形状にて保護層９を形成する（図４Ｂの（ｆ））。このとき、撥液性絶縁膜１６や保護層９は複数の画素に渡って連続して形成されていることが望ましい。次に、画素電極１０上に穴１２を有する層間絶縁膜１１を形成する（図４Ｂの（ｇ））。最後に、層間絶縁膜１１の穴１２を通じて画素電極１０に接続される上部画素電極１３を形成する（図４Ｂの（ｈ））。このように、パターニングが比較的単純であり、位置合せが容易なストライプ形状の半導体層８’を印刷するため、高いスループットとアライメント精度を実現することができる。
【００４１】
（第２の実施形態）
次に、本発明の第２の実施形態に係る薄膜トランジスタアレイ２００および薄膜トランジスタアレイ２００を構成する薄膜トランジスタ２０１を図５および６に示す。図５および６は、説明のために層間絶縁膜１１と上部画素電極１３とを省略して表した、薄膜トランジスタアレイ２００およびその１画素部分である薄膜トランジスタ２０１を示す平面図である。薄膜トランジスタアレイ２００は、薄膜トランジスタアレイ１０１とほぼ同様であるが、撥液性絶縁膜１６パターンの形成場所が異なる。すなわち、撥液性絶縁膜１６パターンがソース配線６に平行なストライプ形状をしており、複数画素にまたがるように形成されている。これにより、半導体層８を’ストライプ形状に印刷しても、撥液性絶縁膜１６上には半導体層８’が弾かれて形成されず、各画素に独立した半導体パターン８を形成することができる。そのため、各画素に独立した半導体パターンの形成および位置合せが容易となる。単純であるストライプ形状のパターンニングは容易であり、ゲート配線３に平行な方向に位置ずれしても影響がないので位置合せも容易である。
【００４２】
（第３および４の実施形態）
次に、本発明の第３および４の実施形態に係る薄膜トランジスタアレイ３００および４００とそれらを構成する薄膜トランジスタ３０１および４０１を図７〜１０に示す。図７〜１０も、説明のために層間絶縁膜１１と上部画素電極１３と省略して表す。図７および８は、薄膜トランジスタアレイ３００およびその１画素部分の薄膜トランジスタ３０１を示す平面図である。また、図９および１０は、薄膜トランジスタアレイ４００およびその１画素部分の薄膜トランジスタ４０１を示す平面図である。薄膜トランジスタ３０１および薄膜トランジスタ４０１は、薄膜トランジスタ２０１とほぼ同様であるが、画素電極１０の形状が異なる。また、薄膜トランジスタ４０１では、ソース電極５の一部およびドレイン電極７がＬ字型形状をしている。これらの形状に限定される必要はないが、ドレイン電極７と画素電極１０がそれぞれゲート電極２およびキャパシタ電極１４に重なっていない部分は半導体パターン８に重なっていないことが望ましい。ゲート電極およびキャパシタ電極の電圧比によるオフ時に流れる電流の制御が不可能となり、オンオフ比の低下につながるためである。
【００４３】
薄膜トランジスタアレイ２００、３００、４００のそれぞれは、撥液性絶縁膜１６と保護層９が複数の薄膜トランジスタ２０１、３０１、４０１に渡ってストライプ形状をしている。
【実施例】
【００４４】
（実施例１）
本発明の実施例１について、図１を用いて説明する。
【００４５】
絶縁基板１としてポリエチレンナフタレート（ＰＥＮ）フィルムを用いた。ＰＥＮ基板上に銀インクを転写印刷し、１８０℃で１時間乾燥させ、膜厚１００ｎｍのゲート電極２、ゲート配線３、キャパシタ電極１４、キャパシタ配線１５を得た。
【００４６】
次に、ポリビニルフェノールをダイコータにより塗布し、１８０℃で１時間乾燥させてゲート絶縁膜４を形成した。
【００４７】
ゲート絶縁膜４上に銀インクを転写印刷し、１８０℃で１時間乾燥させ、膜厚１００ｎｍのソース電極５、ソース配線６、ドレイン電極７、画素電極１０を得た。
【００４８】
撥液性絶縁層１６として、ポリイミドに長鎖フルオロアルキルシランを１．０重量％加えた溶液を用いた。また、凸版として感光性樹脂凸版を用いた。そして、ゲート電極２以外の領域に対し、１５０線のアニロックスロールを用いて凸版印刷によりゲート配線３に平行な方向にストライプパターンの印刷を行い、１００℃で６０分乾燥させて撥液性絶縁層１６を形成した。
【００４９】
半導体層８’の材料としてＴＩＰＳペンタセンをテトラリンで１．０重量％になるように溶解した溶液を用いた。また、凸版として感光性樹脂凸版を用いた。そして、１５０線のアニロックスロールを用いて凸版印刷によりソース配線６に沿ったストライプ形状の半導体層８’を印刷した。その際、撥液性絶縁層１６上の半導体層８’は弾かれて、各画素に独立した長方形状の半導体パターン８を得た。その後、１００℃で６０分乾燥させて半導体パターン８を形成した。
【００５０】
保護層９の材料として含フッ素化合物であるフッ素系樹脂を用いた。半導体パターン８を覆い、かつソース配線６に平行な方向のストライプパターンを、１５０線のアニロックスロールを用いて凸版印刷により形成し、９０℃で２時間真空乾燥し、保護層９を形成した。
【００５１】
層間絶縁膜１１としては、エポキシ樹脂材料のペーストを用い、スクリーン印刷により形成し、１００℃で６０分焼成することにより形成した。
【００５２】
上部画素電極１３としては、銀ペーストを用い、スクリーン印刷により形成し、１００℃で６０分焼成することにより形成した。
【００５３】
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に電気泳動体を挟み、所定の駆動波形を印加することにより、蓄積容量が大きく、クロストークのない良好な表示が得られた。また、消費電力が小さく、劣化しにくいディスプレイが得られた。
【００５４】
（実施例２）
本発明の実施例２について、図５を用いて説明する。
【００５５】
絶縁基板１としてポリエチレンナフタレート（ＰＥＮ）フィルムを用いた。ＰＥＮ基板上に銀インクを転写印刷し、１８０℃で１時間乾燥させ、膜厚１００ｎｍのゲート電極２、ゲート配線３、キャパシタ電極１４、キャパシタ配線１５を得た。
【００５６】
次に、ポリビニルフェノールをダイコータにより塗布し、１８０℃で１時間乾燥させてゲート絶縁膜４を形成した。
【００５７】
ゲート絶縁膜４上に銀インクを転写印刷し、１８０℃で１時間乾燥させ、膜厚１００ｎｍのソース電極５、ソース配線６、ドレイン電極７、画素電極１０を得た。
【００５８】
撥液性絶縁層１６として、ポリイミドに長鎖フルオロアルキルシランを１．０重量％加えた溶液を用いた。また、凸版として感光性樹脂凸版を用いた。そして、ゲート電極２以外の領域に対し、１５０線のアニロックスロールを用いて凸版印刷によりソース配線６に沿ったストライプパターンの印刷を行い、１００℃で６０分乾燥させて撥液性絶縁層１６を形成した。
【００５９】
半導体層８’の材料としてＴＩＰＳペンタセンをテトラリンで１．０重量％になるように溶解した溶液を用いた。また、凸版として感光性樹脂凸版を用いた。そして、１５０線のアニロックスロールを用いて凸版印刷によりゲート配線３に平行なストライプ形状の半導体層８’を印刷した。その際、撥液性絶縁膜１６上の半導体層８’は弾かれて、各画素に独立した長方形状の半導体パターン８を得た。その後、１００℃で６０分乾燥させて半導体パターン８を形成した。
【００６０】
保護層９の材料として含フッ素化合物であるフッ素系樹脂を用いた。そして、半導体パターン８を覆い、かつゲート配線３に平行な方向のストライプパターンを、１５０線のアニロックスロールを用いて凸版印刷により形成し、９０℃で２時間真空乾燥し、保護層９を形成した。
【００６１】
層間絶縁膜１１としては、エポキシ樹脂材料のペーストを用い、スクリーン印刷により形成し、１００℃で６０分焼成することにより形成した。
【００６２】
上部画素電極１３としては、銀ペーストを用い、スクリーン印刷により形成し、１００℃で６０分焼成することにより形成した。
【００６３】
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に電気泳動体を挟み、所定の駆動波形を印加することにより、蓄積容量が大きく、クロストークのない良好な表示が得られた。また、消費電力が小さく、劣化しにくいディスプレイが得られた。
【００６４】
（比較例１）
絶縁基板１としてポリエチレンナフタレート（ＰＥＮ）フィルムを用いた。ＰＥＮ基板上に銀インクを転写印刷し、１８０℃で１時間乾燥させ、膜厚１００ｎｍのゲート電極２、ゲート配線３、キャパシタ電極１４、キャパシタ配線１５を得た。
【００６５】
次に、ポリビニルフェノールをダイコータにより塗布し、１８０℃で１時間乾燥させてゲート絶縁膜４を形成した。
【００６６】
ゲート絶縁膜４上に銀インクを転写印刷し、１８０℃で１時間乾燥させ、膜厚１００ｎｍのソース電極５、ソース配線６、ドレイン電極７、画素電極１０を得た。
【００６７】
半導体層８’の材料としてＴＩＰＳペンタセンをテトラリンで１．０重量％になるように溶解した溶液を用いた。また、凸版として感光性樹脂凸版を用いた。そして、１５０線のアニロックスロールを用いて凸版印刷によりゲート配線３に平行なストライプパターンの半導体層８’を印刷した。その後、１００℃で６０分乾燥させて半導体層８’を形成した。
【００６８】
保護層９の材料として含フッ素化合物であるフッ素系樹脂を用いた。そして、半導体層８を覆い、かつゲート配線３に平行な方向のストライプパターンを、１５０線のアニロックスロールを用いて凸版印刷により形成し、９０℃で２時間真空乾燥し、保護層９を形成した。
【００６９】
層間絶縁膜１１としては、エポキシ樹脂材料のペーストを用い、スクリーン印刷により形成し、１００℃で６０分焼成することにより形成した。
【００７０】
上部画素電極１３としては、銀ペーストを用い、スクリーン印刷により形成し、１００℃で６０分焼成することにより形成した。
【００７１】
こうして作製した薄膜トランジスタと透明電極を有するＰＥＴ基板との間に電気泳動体を挟み、所定の駆動波形を印加した。その結果、隣接画素のソース配線６・ドレイン電極７間に電流が流れてゲート配線３方向にクロストークが発生した。また、消費電力が大きくなっていた。
【産業上の利用可能性】
【００７２】
本発明は、液晶表示装置、電子ペーパー、有機ＥＬ表示装置等に使用する薄膜トランジスタアレイに適用可能である。
【符号の説明】
【００７３】
１    絶縁基板
２    ゲート電極
３    ゲート配線
４    ゲート絶縁膜
５    ソース電極
６    ソース配線
７    ドレイン電極
８    半導体パターン
８’    半導体層
９    保護層
１０    画素電極
１１    層間絶縁膜
１２    層間絶縁膜の穴
１３    上部画素電極
１４    キャパシタ電極
１５    キャパシタ配線
１６    撥液性絶縁膜
１００、２００、３００、４００    薄膜トランジスタアレイ
１０１、２０１、３０１、４０１    薄膜トランジスタ
【図１】
2015207704.tif 000003
【図２】
2015207704.tif 000004
【図３】
2015207704.tif 000005
【図４Ａ】
2015207704.tif 000006
【図４Ｂ】
2015207704.tif 000007
【図５】
2015207704.tif 000008
【図６】
2015207704.tif 000009
【図７】
2015207704.tif 000010
【図８】
2015207704.tif 000011
【図９】
2015207704.tif 000012
【図１０】
2015207704.tif 000013