(57)【要約】【課題】ＩｎＰ系ヘテロ接合バイポーラトランジスタの素子部を構成する化合物半導体の結晶品質を損なうことなく、かつ、サブコレクタ層の電気抵抗を増加させることなく高い放熱性が得られるようにする。【解決手段】第１メサ構造のエミッタ層１０７、および第１メサ構造より広い面積の第２メサ構造のサブコレクタ層１０４，ベース層１０６，およびコレクタ層１０５て素子部１３０が形成され、素子部１３０が、放熱基板１０１の上に金属積層構造１２０を介して配置されている。また、コレクタ電極１１３が、第２メサ構造とされたサブコレクタ層１０４の周囲の金属積層構造１２０（第２金属パターン層１０３）に接続している。【選択図】  図１
2015211182.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体からなる成長基板の上にエミッタ層となる化合物半導体からなるエミッタ形成層を形成する第１工程と、
前記エミッタ形成層とは異なる化合物半導体からなるベース層となるベース形成層を前記エミッタ形成層の上に形成する第２工程と、
前記ベース形成層の上にコレクタ層となる化合物半導体からなるコレクタ形成層を形成する第３工程と、
前記コレクタ形成層の上にサブコレクタ層となる化合物半導体からなるサブコレクタ形成層を形成する第４工程と、
前記サブコレクタ形成層の上に第１金属層を形成する第５工程と、
前記成長基板より熱伝導性の高い放熱基板の上に第２金属層を形成する第６工程と、
前記第１金属層と前記第２金属層とを接合することで、前記成長基板と前記放熱基板とを貼り合わせる第７工程と、
前記成長基板を除去する第８工程と、
前記サブコレクタ形成層、前記コレクタ形成層，前記ベース形成層，および前記エミッタ形成層をパターニングし、第１メサ構造のエミッタ層、前記第１メサ構造より広い面積の第２メサ構造のベース層、コレクタ層、およびサブコレクタ層からなる素子部を、前記サブコレクタ層が接する状態で前記第１金属層の上に形成する第９工程と、
前記第２金属層および前記第１金属層をパターニングして、第１金属パターン層および第２金属パターン層がこの順に前記放熱基板上に積層された金属積層構造を形成する第１０工程と、
前記エミッタ層に接続するエミッタ電極を形成し、前記第１メサ構造の周囲の前記ベース層に接続するベース電極を形成する第１１工程と、
前記第２メサ構造とされた前記サブコレクタ層の周囲の前記金属積層構造に接続してコレクタ電極を形成する第１２工程と
を備えることを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
【請求項２】
請求項１記載のヘテロ接合バイポーラトランジスタの製造方法において、
前記第１工程では、前記成長基板の上に犠牲層を形成してから前記エミッタ形成層を形成し、
前記第８工程では、前記犠牲層を用いて前記成長基板を除去することを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
【請求項３】
請求項１または２記載のヘテロ接合バイポーラトランジスタの製造方法において、
前記放熱基板は、Ｓｉ，ＳｉＣ，ＡｌＮ，ダイヤモンドのいずれかから構成することを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
【請求項４】
請求項１〜３のいずれか１項に記載のヘテロ接合バイポーラトランジスタの製造方法において、
前記第７工程では、表面活性化接合法もしくは原子拡散接合法により前記第１金属層と前記第２金属層とを接合することを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
【請求項５】
化合物半導体より熱伝導性の高い放熱基板と、
前記放熱基板の上に形成された第１金属パターン層および前記第１金属パターン層の上に形成された第２金属パターン層から構成された金属積層構造と、
前記第２金属パターン層の上に形成された化合物半導体からなるサブコレクタ層と、
前記サブコレクタ層の上に形成された化合物半導体からなるコレクタ層と、
前記コレクタ層の上に形成された化合物半導体からなるベース層と、
前記ベース層の上に形成された前記ベース層とは異なる化合物半導体からなるエミッタ層と、
前記エミッタ層に接続するエミッタ電極と、
前記ベース層に接続するベース電極と、
前記金属積層構造に接続するコレクタ電極と
を備え、
前記エミッタ層は第１メサ構造とされ、
前記ベース層、コレクタ層、およびサブコレクタ層は、前記第１メサ構造より広い面積の第２メサ構造とされ、
前記ベース電極は、前記第１メサ構造の周囲の前記ベース層に接続し、
前記コレクタ電極は、前記第２メサ構造とされた前記サブコレクタ層の周囲の前記金属積層構造に接続し、
前記第１金属パターン層に前記第２金属パターン層が接合されて形成されている
ことを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項６】
請求項５記載のヘテロ接合バイポーラトランジスタにおいて、
前記放熱基板は、Ｓｉ，ＳｉＣ，ＡｌＮ，ダイヤモンドのいずれかから構成されていることを特徴とするヘテロ接合バイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コレクタ層，ベース層，エミッタ層からなる素子部を備えるヘテロ接合バイポーラトランジスタおよびその製造方法に関するものである。
【背景技術】
【０００２】
インジウムリン（ＩｎＰ）系ヘテロ接合バイポーラトランジスタ（ＨＢＴ）は、シリコン（Ｓｉ）を用いた半導体素子と比較して高い電子移動度、電子飽和速度、絶縁破壊電界といった特徴を有する。このため、ＩｎＰ系ＨＢＴは、高速・高出力動作が可能であり、例えば光通信分野におけるトランスインピーダンスアンプや変調器ドライバ回路に利用されている。回路の高性能化の観点から、上記のＨＢＴに対してはさらなる高速・高出力動作化が要求されている。高速化のためには、素子の注入電流量を増加させ素子内部容量の充放電時間を短縮することが有効である。
【０００３】
一方で、ＩｎＰ系ＨＢＴは、シリコンを用いた半導体素子と比較して放熱性が低いという課題が存在する。ＨＢＴにおいて熱は主にコレクタ層で発生し、コレクタ層直下のサブコレクタ層を通して成長基板側に放熱される。ここで、一般的にＩｎＰ系ＨＢＴのサブコレクタ層には、サブコレクタ層のシート抵抗およびコレクタ電極とのコンタクト抵抗を下げるために、インジウムガリウムヒ素（ＩｎＧａＡｓ）が用いられている。また、サブコレクタ層直下の成長基板には、ＩｎＰが用いられている。
【０００４】
しかしながら、ＩｎＧａＡｓは熱伝導率が極めて低く、さらには、成長基板を構成するＩｎＰも比較的熱伝導率が低い。従って、現在一般的なＩｎＰ系ＨＢＴは、注入電流密量を増加させると放熱が十分になされず、ＨＢＴの内部温度がさらに上昇する状態となっている。このため、ＩｎＰ系ＨＢＴでは、電子輸送特性の劣化や素子寿命の低下が懸念される。
【０００５】
上記の問題を解決するために、成長基板としてＩｎＰよりも熱伝導率が高いＳｉ基板を用いる試みが報告されている（非特許文献１参照）。この技術では、Ｓｉ基板に、化合物半導体からなるＩｎＰ系ＨＢＴの素子形成層を結晶成長している。
【０００６】
一般に、素子形成層を転位や欠陥なく高品質に結晶成長するためには、素子形成層と格子整合する成長基板を用いることが重要となる。しかしながら、Ｓｉ基板と化合物半導体からなるＩｎＰ系ＨＢＴの素子形成層とは、格子定数が異なる。非特許文献１の技術では、素子形成層における良好な結晶品質を得るために、図３に示す構造としている。
【０００７】
非特許文献１では、図３に示すように、まず、Ｓｉ基板３０１の上に比較的薄いガリウムヒ素（ＧａＡｓ）層と比較的厚いＩｎＰからなるバッファ層３０２を形成している。また、バッファ層３０２の上に、ＩｎＧａＡｓからなるサブコレクタ層３０３，ＩｎＧａＡｓ／ＩｎＰからなるコレクタ層３０４，ＩｎＧａＡｓからなるベース層３０５，ＩｎＧａＡｓからなるエミッタ層３０６を成長している。また、エミッタ層３０６の上には、ＩｎＧａＡｓからなるキャップ層３０７を介してエミッタ電極３１１が形成され、エミッタメサの周囲のベース層３０５の上には、ベース電極３１２が形成され、コレクタメサの周囲のサブコレクタ層３０３の上には、コレクタ電極３１３が形成されている。
【０００８】
このようにバッファ層を用いることで、ＩｎＰ基板よりも熱伝導率の高いＳｉ成長基板上に、結晶品質を低下させることなく素子形成層を形成している。この例においては、十分な電流利得を実現するために、５μｍ程度の厚さを有するバッファ層が用いられている。
【０００９】
また、ＩｎＰ系ＨＢＴの放熱性を向上させるために、サブコレクタ層にＩｎＰを用いた構造も報告されている（非特許文献２参照）。この技術では、ＩｎＰ成長基板上に、ｎ型のＩｎＰからなるエミッタ層、ｐ型のＩｎＧａＡｓからなるベース層、ｎ型のＩｎＧａＡｓからなるコレクタ層、ｎ型のＩｎＰからなるサブコレクタ層を形成し、これらでＨＢＴを構成している。ＩｎＰは、ＩｎＧａＡｓと比較して熱伝導率が約１３倍高く、かつＩｎＰ成長基板およびサブコレクタ層の上層であるコレクタ層と格子整合させることができる。従って結晶品質を損ねることなく、ＩｎＰ系ＨＢＴの放熱性を向上させることができる。
【００１０】
また、ＩｎＰなどの化合物半導体より熱伝導性の高い放熱基板を用い、放熱基板とサブコレクタ層とを、複数の金属層を介して貼り合わせる技術が提案されている（特許文献１参照）。この技術では、成長基板の上にエミッタ層，ベース層，コレクタ層，サブコレクタ層の順に形成し、金属層を介してサブコレクタ層を放熱基板に貼り合わせ、この後、成長基板を除去している。この構成によれば、放熱基板の上に、熱伝導性の高い金属層を介してサブコレクタ層を配置しているので、ＩｎＰ系ＨＢＴの放熱性を向上させることができる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１３−１９１６５５号公報
【非特許文献】
【００１２】
【非特許文献１】T. Makimoto et al. , "InP/InGaAs Double Heterojunction Bipolar Transistors Grown on Si", Japanese Journal of Applied Physics, vol.30, no.12B, pp.3815-1817, 1991.
【非特許文献２】H. Masuda, et al. , "High Performance InP/InGaAs HBTs for 40-Gb/s Optical Transmission ICs", IEICE Trans. Electron. vol.E82-C, no.3,  pp.419-427, 1999.
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、上述した技術においては、ＩｎＰ系ＨＢＴの高速化・高出力化を追求する上で、ＨＢＴの放熱性向上について次に示すような問題がある。まず、非特許文献１の技術では、Ｓｉ基板上にバッファ層を形成しておき、Ｓｉ基板からの転位や欠陥を低減させた後に、ＨＢＴ素子形成層を結晶成長させる必要がある。素子形成層における良好な結晶品質を得るためには、バッファ層を厚く堆積する必要がある。また、バッファ層には、ＨＢＴ形成層と同様な半導体材料を用いる必要が生じる。このため、バッファ層自体の熱伝導率は、成長基板よりも小さくなってしまう。この結果、ＨＢＴから成長基板への放熱が、バッファ層の存在によって妨げられるという問題がある。
【００１４】
次に、サブコレクタ層にＩｎＰを用いる技術では、サブコレクタ層の放熱性を高めるために、サブコレクタ層を出来るだけ薄くすることが望ましい。しかしながら、サブコレクタ層を薄くすると、サブコレクタ層の電気抵抗が増大し、ＨＢＴの高周波特性が低下してするという問題を引き起こす。一方で、サブコレクタ層の電気抵抗を低減するためにサブコレクタ層を厚くすると、今度は、サブコレクタ層の熱抵抗が増加してしまう。
【００１５】
このように、サブコレクタ層を構成する材料をＩｎＰに置き換える技術では、サブコレクタ層の電気抵抗の低減と放熱性の向上は両立することが困難である。実際、ＨＢＴが許容できるサブコレクタ抵抗値でサブコレクタ層厚が決まってしまうため、サブコレクタ層の放熱性向上には限界が生じる。また、特許文献１の技術においても、上記同様に、サブコレクタ層の放熱性を高めるために、サブコレクタ層を出来るだけ薄くすることが望ましいが、この場合、上記同様にサブコレクタ層の電気抵抗が増大し、ＨＢＴの高周波特性が低下するという問題が生じる。
【００１６】
本発明は、以上のような問題点を解消するためになされたものであり、ＩｎＰ系ヘテロ接合バイポーラトランジスタの素子部を構成する化合物半導体の結晶品質を損なうことなく、かつ、サブコレクタ層の電気抵抗を増加させることなく高い放熱性が得られるようにすることを目的とする。
【課題を解決するための手段】
【００１７】
本発明に係るヘテロ接合バイポーラトランジスタの製造方法は、化合物半導体からなる成長基板の上にエミッタ層となる化合物半導体からなるエミッタ形成層を形成する第１工程と、エミッタ形成層とは異なる化合物半導体からなるベース層となるベース形成層をエミッタ形成層の上に形成する第２工程と、ベース形成層の上にコレクタ層となる化合物半導体からなるコレクタ形成層を形成する第３工程と、コレクタ形成層の上にサブコレクタ層となる化合物半導体からなるサブコレクタ形成層を形成する第４工程と、サブコレクタ形成層の上に第１金属層を形成する第５工程と、成長基板より熱伝導性の高い放熱基板の上に第２金属層を形成する第６工程と、第１金属層と第２金属層とを接合することで、成長基板と放熱基板とを貼り合わせる第７工程と、成長基板を除去する第８工程と、サブコレクタ形成層、コレクタ形成層，ベース形成層，およびエミッタ形成層をパターニングし、第１メサ構造のエミッタ層、第１メサ構造より広い面積の第２メサ構造のベース層、コレクタ層、およびサブコレクタ層からなる素子部を、サブコレクタ層が接する状態で第１金属層の上に形成する第９工程と、第２金属層および第１金属層をパターニングして、第１金属パターン層および第２金属パターン層がこの順に放熱基板上に積層された金属積層構造を形成する第１０工程と、エミッタ層に接続するエミッタ電極を形成し、第１メサ構造の周囲のベース層に接続するベース電極を形成する第１１工程と、第２メサ構造とされたサブコレクタ層の周囲の金属積層構造に接続してコレクタ電極を形成する第１２工程とを備える。
【００１８】
上記ヘテロ接合バイポーラトランジスタの製造方法において、第１工程では、成長基板の上に犠牲層を形成してからエミッタ形成層を形成し、第８工程では、犠牲層を用いて成長基板を除去すればよい。なお、放熱基板は、Ｓｉ，ＳｉＣ，ＡｌＮ，ダイヤモンドのいずれかから構成すればよい。
【００１９】
上記ヘテロ接合バイポーラトランジスタの製造方法において、第７工程では、表面活性化接合法もしくは原子拡散接合法により第１金属層と第２金属層とを接合すればよい。
【００２０】
また、本発明に係るヘテロ接合バイポーラトランジスタは、化合物半導体より熱伝導性の高い放熱基板と、放熱基板の上に形成された第１金属パターン層および第１金属パターン層の上に形成された第２金属パターン層から構成された金属積層構造と、第２金属パターン層の上に形成された化合物半導体からなるサブコレクタ層と、サブコレクタ層の上に形成された化合物半導体からなるコレクタ層と、コレクタ層の上に形成された化合物半導体からなるベース層と、ベース層の上に形成されたベース層とは異なる化合物半導体からなるエミッタ層と、エミッタ層に接続するエミッタ電極と、ベース層に接続するベース電極と、金属積層構造に接続するコレクタ電極とを備え、エミッタ層は第１メサ構造とされ、ベース層、コレクタ層、およびサブコレクタ層は、第１メサ構造より広い面積の第２メサ構造とされ、ベース電極は、第１メサ構造の周囲のベース層に接続し、コレクタ電極は、第２メサ構造とされたサブコレクタ層の周囲の金属積層構造に接続し、第１金属パターン層に第２金属パターン層が接合されて形成されている。
【００２１】
上記ヘテロ接合バイポーラトランジスタにおいて、放熱基板は、Ｓｉ，ＳｉＣ，ＡｌＮ，ダイヤモンドのいずれかから構成されていればよい。
【発明の効果】
【００２２】
以上説明したことにより、本発明によれば、ＩｎＰ系ヘテロ接合バイポーラトランジスタの素子部を構成する化合物半導体の結晶品質を損なうことなく、かつ、サブコレクタ層の電気抵抗を増加させることなく高い放熱性が得られるようになるという優れた効果が得られる。
【図面の簡単な説明】
【００２３】
【図１】図１は、本発明の実施の形態１におけるヘテロ接合バイポーラトランジスタの構成を示す構成図である。
【図２Ａ】図２Ａは、本発明の実施の形態１におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｂ】図２Ｂは、本発明の実施の形態１におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｃ】図２Ｃは、本発明の実施の形態１におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｄ】図２Ｄは、本発明の実施の形態１におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｅ】図２Ｅは、本発明の実施の形態１におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｆ】図２Ｆは、本発明の実施の形態１におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図２Ｇ】図２Ｇは、本発明の実施の形態１におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。
【図３】図３は、ヘテロ接合バイポーラトランジスタの構成を示す構成図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施の形態について図を参照して説明する。図１は、本発明の実施の形態１におけるヘテロ接合バイポーラトランジスタ（ＨＢＴ）の構成を示す構成図である。図１では、ＨＢＴの断面を模式的に示している。
【００２５】
このＨＢＴは、放熱基板１０１と、放熱基板１０１の上に形成された第１金属パターン層１０２、および第１金属パターン層１０２の上に形成された第２金属パターン層１０３を備える。第１金属パターン層１０２および第２金属パターン層１０３により、金属積層構造１２０が構成されている。なお、図１では、放熱基板１０１の上に、１組の金属積層構造１２０および素子部１３０を示しているが、放熱基板１０１の図示しない領域に、同様の構成とした、複数組の金属積層構造１２０および素子部１３０が形成されている。放熱基板１０１の上に形成した複数の素子は、放熱基板１０１を分割することで、個々の素子に分割して用いられる。
【００２６】
ここで、第１金属パターン層１０２に第２金属パターン層１０３が接合されて形成されている。例えば、よく知られたウエハ貼り合わせ技術により、第１金属パターン層１０２に第２金属パターン層１０３が接合されている。
【００２７】
また、実施の形態におけるＨＢＴは、第２金属パターン層１０３の上に、サブコレクタ層１０４，コレクタ層１０５，ベース層１０６，エミッタ層１０７が形成されている。各層は、いわゆるＩｎＰ系のＩＩＩ−Ｖ族化合物半導体から構成され、ベース層１０６とエミッタ層とは、異なる化合物半導体から構成されている。
【００２８】
例えば、サブコレクタ層１０４は、高濃度にｎ型不純物が導入されたインジウムヒ素（ｎ+−ＩｎＡｓ）から構成されている。コレクタ層１０５は、ｎ型不純物が導入されたＩｎＰ（ｎ−ＩｎＰ）から構成されている。ベース層１０６は、高濃度にｐ型不純物が導入されたガリウムヒ素アンチモン（ｐ+−ＧａＡｓＳｂ）から構成されている。エミッタ層１０７は、ｎ型不純物が導入されたＩｎＰ（ｎ−ＩｎＰ）、およびこの上の高濃度にｎ型不純物が導入されたＩｎＧａＡｓ（ｎ+−ＩｎＧａＡｓ）層から構成されている。
【００２９】
エミッタ層１０７は、第１メサ構造とされている。また、サブコレクタ層１０４，ベース層１０６，およびコレクタ層１０５は、第１メサ構造より広い面積の第２メサ構造とされている。これらで素子部１３０が構成されている。このように、実施の形態では、まず、放熱基板１０１の上に、金属積層構造１２０を介して素子部１３０が形成されているところに特徴がある。
【００３０】
また、エミッタ層１０７の上には、エミッタ電極１１１が接続し、第１メサ構造の周囲のベース層１０６の上には、ベース電極１１２が接続されている。加えて、実施の形態では、コレクタ電極１１３が、第２メサ構造とされたサブコレクタ層１０４の周囲の金属積層構造１２０（第２金属パターン層１０３）に接続している。このように、実施の形態では、サブコレクタ層１０４が形成されている金属積層構造１２０に、コレクタ電極１１３が形成されているところに大きな特長がある。実施の形態では、コレクタ電極１１３が、金属から構成された金属積層構造１２０を介してサブコレクタ層１０４に接続していることになる。
【００３１】
ここで、放熱基板１０１は、例えば、Ｓｉ基板であればよい。また、放熱基板１０１は、ＳｉＣ，ＡｌＮ，ダイヤモンドのいずれかかの基板であってもよい。第１金属パターン層１０２および第２金属パターン層１０３は、例えば、チタン（Ｔｉ）から構成されていればよい。化合物半導体からなるサブコレクタ層１０４と良好な密着性が得られ、さらにはヤング率がＣｕと同程度と比較的柔らかく、後述する接合の容易性を高めることができる。
【００３２】
上述した実施の形態では、放熱基板１０１と、エミッタ層１０７からサブコレクタ層１０４までの化合物半導体からなる素子部１３０とは、各々金属からなる第１金属パターン層１０２と第２金属パターン層１０３とを介し、ウェハ接合プロセスにより接合されている。素子部１３０は、接合前に放熱基板１０１とは別に格子整合するＩｎＰ基板上に成長させることができるため、高い結晶品質が得られる。従って、実施の形態によれば、熱伝導率が高い放熱基板１０１を用いることによる高い放熱性と素子部１３０の結晶品質を両立させることができる。
【００３３】
また、サブコレクタ層１０４は、金属からなる第２金属パターン層１０３と良好な電気的コンタクトを得るために設けられた層である。従って、サブコレクタ層１０４に用いる材料は、金属からなる第２金属パターン層１０３とコンタクト抵抗が小さい材料を用いることが望ましく、前述したように、ＩｎＡｓから構成すればよい。ＩｎＡｓは、一般的なサブコレクタ層１０４として用いられるＩｎＧａＡｓと比較し、熱伝導率が高くかつ低いコンタクト抵抗を得ることができる。
【００３４】
また、実施の形態では、コレクタ電極１１３が、金属から構成された金属積層構造１２０を介してサブコレクタ層１０４に接続しており、サブコレクタ層１０４は、厚さ方向に電流が流れることになる。このため、サブコレクタ層１０４は、良好なコンタクトが得られる範囲で薄くすることができる。
【００３５】
第１金属パターン層１０２と第２金属パターン層１０３は、エミッタ層１０７からコレクタ層１０５に向けて流れる電子をコレクタ電極１１３に引き出すために設けられた層であり、図３に示す従来構造のサブコレクタ層３０３に相当するものといえる。図３に示す構成では、サブコレクタ層３０３は、コレクタ電極接続層ともいえる。
【００３６】
ここで金属は、一般的に高密度に不純物を添加し低抵抗化したＩｎＰやＩｎＧａＡｓといった化合物半導体よりもさらに電気抵抗率が１桁以上低い。従来ではＩｎＧａＡｓやＩｎＰで構成されていたコレクタ電極接続層を、実施の形態では金属層に置き換えており、電気抵抗を増大させることなく薄層化できる。また、このように金属層は薄層化することができるので、熱伝導性をさらに向上させることができる。
【００３７】
以上に説明したように、本発明の実施の形態によれば、サブコレクタ層１０４の直下に第１金属パターン層１０２と第２金属パターン層１０３を設けることで、サブコレクタ層１０４の電気抵抗を増大させることなくサブコレクタ層１０４を薄層化でき、放熱性を高めることができる。
【００３８】
次に、本発明の実施の形態におけるＨＢＴの製造方法について、図２Ａ〜図２Ｇを用いて説明する。図２Ａ〜図２Ｇは、本発明の実施の形態におけるＨＢＴの製造方法を説明するための各工程における状態を示す構成図である。図２Ａ〜図２Ｇでは、断面を模式的に示している。
【００３９】
まず、図２Ａに示すように、化合物半導体であるＩｎＰからなる成長基板２０１の上に、ＩｎＧａＡｓからなる第１犠牲層２０２，ＩｎＰからなる第２犠牲層２０３，ｎ+−ＩｎＧａＡｓ／ｎ−ＩｎＰからなるエミッタ形成層２０４，ｐ+−ＧａＡｓＳｂからなるベース形成層２０５，ｎ−ＩｎＰ層からなるコレクタ形成層２０６、ｎ+−ＩｎＡｓからなるサブコレクタ形成層２０７を、順次に結晶成長して形成する。これらは、例えば、ＭＯＣＶＤ法や分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法を用いて堆積することで形成すればよい。
【００４０】
ＩｎＡｓを除く各化合物半導体の層は、ＩｎＰからなる成長基板２０１の上に格子整合した状態でエピタキシャル成長されるため、転位や欠陥などの発生が抑制された良質な状態で形成される。上記構成としたコレクタ形成層２０６とサブコレクタ形成層２０７とは、格子定数が異なるが、ＩｎＡｓからなるサブコレクタ形成層２０７を臨界膜厚以下とすることで、転移および欠陥などの発生による結晶品質の低下を抑制できる。
【００４１】
また、実施の形態によれば、格子定数が異なるサブコレクタ形成層２０７は、最後に結晶成長する層となるので、実質的にＨＢＴを構成することになるエミッタ形成層２０４，ベース形成層２０５，コレクタ形成層２０６の結晶性を損ねることがない。
【００４２】
次に、図２Ｂに示すように、サブコレクタ形成層２０７の上に、第１金属層２０８を形成する。例えば、真空蒸着法，スパッタ法などによりＴｉを堆積することで、第１金属層２０８が形成できる。
【００４３】
一方、図２Ｃに示すように、例えばＳｉからなる放熱基板１０１の上に、第２金属層２２１を形成する。上述同様に、真空蒸着法，スパッタ法などによりＴｉを堆積することで、第２金属層２２１が形成できる。
【００４４】
なお、第１金属層２０８および第２金属層２２１をＴｉから構成する場合、Ｔｉは熱伝導率がＩｎＡｓよりも低いため、金属層は可能な範囲で薄い方がよい。第１金属層２０８および第２金属層２２１は、サブコレクタ層とコレクタ電極との電気的な接続を実現する層となる。従って、接合可能な範囲かつコレクタ抵抗が許容できる範囲で、第１金属層２０８および第２金属層２２１の層厚を検討すると、これらの合計の厚さは、少なくとも１００ｎｍ以下となるように設定すればよい。
【００４５】
次に、図２Ｄに示すように、成長基板２０１と放熱基板１０１とを、第１金属層２０８と第２金属層２２１とを接合することで貼り合わせる。例えば、表面活性化接合法や原子拡散接合法などのウエハ貼り合わせ技術を用い、第１金属層２０８と第２金属層２２１とを接合すればよい。実施の形態では、第１金属層２０８および第２金属層２２１は、ともにＴｉから構成されており、容易に接合させることができる。また、いずれの接合方法も、ＩｎＰ系ＨＢＴの最大プロセス温度（４００℃）以下の接合温度とすることが可能である。このため、接合工程で生じる温度負荷による素子形成層の結晶性劣化や、成長基板と放熱基板間の熱膨張係数差に起因する基板の反りが抑制できる。
【００４６】
次に、成長基板２０１を除去する。例えばバックグラインダーを用い、成長基板２０１を研磨して薄くする。次いで、塩酸系のエッチング液を用いたウエットエッチングにより、残っている成長基板２０１を除去して第１犠牲層２０２を露出させる。このウエットエッチングでは、ＩｎＧａＡｓからなる第１犠牲層２０２は、ほとんどエッチングされない。次いで、第１犠牲層２０２をクエン酸系のエッチング液を用いたウエットエッチングにより除去し、第２犠牲層２０３を露出させる。ＩｎＰからなる第２犠牲層２０３は、クエン酸系のエッチング液ではほとんどエッチングされない。
【００４７】
この後、塩酸系のエッチング液を用いたウエットエッチングにより、第２犠牲層２０３を除去する。上述したように、塩酸系のエッチング液を用いたウエットエッチングでは、ＩｎＧａＡｓはほとんどエッチングされないので、エミッタ形成層２０４のｎ+−ＩｎＧａＡｓに対して、第２犠牲層２０３を選択的にエッチング除去できる。このように、第１犠牲層２０２および第２犠牲層２０３を設けておくことで、成長基板２０１の除去工程におけるエミッタ形成層２０４への影響を最小限に抑制できるようになる。
【００４８】
以上のことにより、図２Ｅに示すように、放熱基板１０１の上に、第２金属層２２１，第１金属層２０８が積層され、第１金属層２０８の上に、サブコレクタ形成層２０７，コレクタ形成層２０６，ベース形成層２０５，およびエミッタ形成層２０４が積層された状態が得られる。
【００４９】
次に、サブコレクタ形成層２０７，コレクタ形成層２０６，ベース形成層２０５，およびエミッタ形成層２０４をパターニングし、図２Ｆに示すように、第１金属層２０８の上にサブコレクタ層１０４，コレクタ層１０５，ベース層１０６，およびエミッタ層１０７からなる素子部１３０を形成する。
【００５０】
例えば、まず、エミッタ形成層２０４の上に、エミッタ電極１１１を形成する。例えば、公知のリソグラフィ技術により、エミッタ電極形成部に開口部を有するレジストパターンを形成する。次いで、レジストパターンの上に、蒸着法などにより金属材料を堆積して金属層を形成する。この後、レジストパターンを除去（リフトオフ）すれば、エミッタ電極１１１が形成できる。次に、形成したエミッタ電極１１１をマスクとして、エミッタ形成層２０４を選択的にエッチングしてパターニングすることで、第１メサ構造のエミッタ層１０７を形成すればよい。
【００５１】
以上のようにして、エミッタ層１０７を形成した後、エミッタ層１０７の周囲のベース形成層２０５の上に、ベース電極１１２を形成する。ベース電極１１２は、前述したエミッタ電極１１１と同様に形成すればよい。次いで、公知のリソグラフィ技術により、ベース電極１１２の形成領域を含む第２メサ構造を覆うレジストパターンを形成する。次いで、形成したレジストパターンをマスクとし、ベース形成層２０５，コレクタ形成層２０６，サブコレクタ形成層２０７を選択的にエッチング除去してパターニングすることで、第１メサ構造より広い面積の第２メサ構造の、ベース層１０６，コレクタ層１０５，およびサブコレクタ層１０４を形成すればよい。
【００５２】
次に、第２メサ構造のサブコレクタ層１０４の周囲の第１金属層２０８の上にコレクタ電極１１３を形成する。次いで、公知のリソグラフィ技術により、コレクタ電極１１３の形成領域を含む金属積層構造１２０の形成領域を覆うレジストパターンを形成する。次いで、形成したレジストパターンをマスクとし、フッ素系のガスを用いたドライエッチングにより、第１金属層２０８，第２金属層２２１を選択的にエッチング除去してパターニングすることで、図２Ｇに示すように、金属積層構造１２０を形成すればよい。金属積層構造１２０の形成により、この周囲の放熱基板１０１が露出した状態となる。放熱基板１０１は、絶縁性を有する材料から構成されているので、上述したように金属積層構造１２０を形成することで、ＨＢＴとなる各素子部１３０の間は電気的に分離される。
【００５３】
以上に説明したように、本発明によれば、サブコレクタ層により素子部を接続した金属積層構造の上にコレクタ電極を形成するようにしたので、ＩｎＰ系ヘテロ接合バイポーラトランジスタにおいて、サブコレクタ層の電気抵抗を増加させることなく高い放熱性が得られるようになる。
【００５４】
また、上述した本発明によれば、素子部となる化合物半導体の層をエピタキシャル成長させる成長基板と、放熱基板とを個別に用意し、これらを貼り合わせることで構成できるので、本質的に、ＨＢＴの各化合物半導体層の結晶品質が、放熱基板によって影響されることはない。このため、素子部を構成する化合物半導体の結晶品質を損なうことがない。また、放熱のための基板材料に制約を生じさせることなく様々な放熱基板を用いることが可能となる。
【００５５】
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。例えば、上述では、犠牲層をエッチング停止層として用いて成長基板を取り除くようにしたが、これに限定されるものではない。成長基板を除去した後で、エミッタ形成層の表面が平坦であるなどの所望の特性が得られていればよく、犠牲層を用いずに成長基板のみを除去するようにしてもよい。
【符号の説明】
【００５６】
１０１…放熱基板、１０２…第１金属パターン層、１０３…第２金属パターン層、１０４…サブコレクタ層、１０５…コレクタ層、１０６…ベース層、１０７…エミッタ層、１１１…エミッタ電極、１１２…ベース電極、１１３…コレクタ電極、１２０…金属積層構造、１３０…素子部。
【図１】
2015211182.tif 000003
【図２Ａ】
2015211182.tif 000004
【図２Ｂ】
2015211182.tif 000005
【図２Ｃ】
2015211182.tif 000006
【図２Ｄ】
2015211182.tif 000007
【図２Ｅ】
2015211182.tif 000008
【図２Ｆ】
2015211182.tif 000009
【図２Ｇ】
2015211182.tif 000010
【図３】
2015211182.tif 000011