(57)【要約】【課題】ゲート電極がゲート絶縁膜を介して窒化物半導体に対向する電界効果型トランジスタの閾値電圧を引き上げてノーマリオフとするために、リセスを形成し、リセスにゲート電極を埋め込み、リセスの底面に負固定電荷を導入するのが有効であるが、閾値電圧が意図せずに上昇する。【解決手段】負固定電荷導入領域２２の形成範囲がリセス１８ａの底面全域に広がらず、ゲート電極１６の下面１６ａの形成範囲に留まる関係とする。意図した閾値電圧でチャネルが形成されてソース・ドレイン間抵抗が低下する。閾値電圧が揃っているトランジスタを歩留まりよく量産できる。【選択図】図３
2015211063.tif 000002
【特許請求の範囲】
【請求項１】
リセスに埋め込まれたゲート電極が、ゲート絶縁膜を介して、窒化物半導体と対向しており、
前記ゲート電極に加える電位によって、前記窒化物半導体にチャネルが形成される電界効果型トランジスタであり、
前記ゲート電極は、前記リセスの側面を覆うゲート絶縁膜と、前記リセスの底面を覆うゲート絶縁膜に接しており、
前記窒化物半導体の一部に負の固定電荷が導入されており、
その導入領域が、前記リセスの底面を覆うゲート絶縁膜に接するとともに、半導体基板を平面視したときに前記リセスの底面を覆うゲート絶縁膜と前記ゲート電極が接する範囲内に留まっていることを特徴とする電界効果型トランジスタ。
【請求項２】
前記ゲート電極が、前記リセスの底面を覆うゲート絶縁膜を介して、窒化物半導体で形成されている電子供給層と窒化物半導体で形成されている電子走行層に対向していることを特徴とする請求項１に記載の電界効果型トランジスタ。
【請求項３】
前記リセスが、窒化物半導体で形成されている電子供給層を貫通して窒化物半導体で形成されている電子走行層に達していることを特徴とする請求項１に記載の電界効果型トランジスタ。
【請求項４】
リセスに埋め込まれたゲート電極が、ゲート絶縁膜を介して、窒化物半導体と対向しており、
前記ゲート電極に加える電位によって、前記窒化物半導体にチャネルが形成される電界効果型トランジスタであり、
前記ゲート電極は、前記リセスの側面を覆うゲート絶縁膜と、前記リセスの底面を覆うゲート絶縁膜に接しており、
前記リセスの底面を覆うゲート絶縁膜の一部に負の固定電荷が導入されており、
その導入領域が、半導体基板を平面視したときに前記リセスの底面を覆うゲート絶縁膜と前記ゲート電極が接する範囲内に留まっていることを特徴とする電界効果型トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書では、ゲート電極がゲート絶縁膜を介して窒化物半導体に対向しており、ゲート電極に電圧を加えることによって窒化物半導体にチャネルが形成されてソース・ドレイン間の抵抗が低下する電界効果型トランジスタを開示する。
【背景技術】
【０００２】
上記の電界効果型トランジスタは、閾値電圧がマイナス電圧となってノーマリオンとなりやすい。特許文献１に、閾値電圧をプラス電圧に引き上げてノーマリオフとする技術が記載されている。
【０００３】
特許文献１に記載されている電界効果型トランジスタは、図１９に示すように、ＧａＮ層４とＡｌＧａＮ層６ａのヘテロ接合構造を備えており、ゲート電極１６の下面１６ａがゲート絶縁膜１４を介してヘテロ接合界面に対向する構造を備えている。
閾値電圧をプラス電圧に引き上げてノーマリオフとするために、特許文献１の技術では、ＡｌＧａＮ層６ａの上面から中間深さに達するリセス１８ｃを設け、リセス１８ｃ内にゲート電極１６を充填する。本明細書では、リセス内に埋め込まれたゲート電極をリセスゲート電極という。特許文献１の技術では、さらにリセス１８ｃの底面からフッ素イオンを注入し（リセスゲート電極１６の形成前に注入する）、負の固定電荷が導入された領域２２を形成する。負の固定電荷が導入された領域２２を設けると、ゲート電極１６に電位を加えない状態では、領域２２の存在によってチャネルが閉じられる。ゲート電極１６に電位を加えると、チャンネルが開く。負の固定電荷が導入された領域２２を設けると、チャネルが開きづらくなり、閾値電圧が高められる。なお、参照番号２は基板であり、２０はソース電極であり、１２はドレイン電極である。
特許文献１の技術では、リセスゲート電極１６を採用することによって閾値電圧をプラス側に向けて引き上げ、負固定電荷導入領域２２を形成することによって閾値電圧をプラス電圧に引き上げる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１２４４４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の技術は、窒化物半導体を利用する電界効果型トランジスタの閾値電圧をプラス電圧に引き上げてノーマリオフ化する有用な技術であるが、閾値電圧が設計上の閾値電圧よりも上昇してしまう現象が生じる。あるいは、設計上の閾値電圧を加えたときのオン抵抗が設計上のオン抵抗よりも上昇してしまう現象が生じる。
本明細書では、設計上の閾値電圧と実際の閾値電圧がよく一致する電界効果型トランジスタの製造を可能とする半導体構造を開示する。
【課題を解決するための手段】
【０００６】
図１９の構造によると、実際の閾値電圧が設計上の閾値電圧から上昇してしまう原因を研究した。
図１９の構造では、設計上の閾値電圧に調整するために、ゲート絶縁膜１４の膜厚と、負固定電荷導入領域２２に導入する電荷密度等に関して、設計上の閾値電圧をリセスゲート電極１６に印加したときに、ゲート絶縁膜１４を介してリセスゲート電極１６の下面１６ａに対向する位置の負固定電荷導入領域２２にチャネルが形成される条件を設定する。
ところが、特許文献１の技術では、リセスゲート電極１６の下面１６ａに対向する範囲Ａのみならず、リセス１８ｃの底面が広がっている範囲Ｂに負の固定電荷導入領域２２が広がっている。ゲート絶縁膜１４にはリセスの側壁を覆う部分１４ａが存在するために、範囲Ａ＜範囲Ｂの関係にある。図１９の構造では、範囲Ａ内の負固定電荷導入領域２２のみならず、範囲Ｂ内の負固定電荷導入領域２２にまでチャネルを形成する必要がある。すなわち、リセス１８ｃのコーナー部の近傍に面している負固定電荷導入領域２２でも、チャネルを形成する必要がある。図１９の構造では、ゲート絶縁膜１４が、リセスの側壁を覆う部分（以下ではゲート絶縁膜側面部１４ａという）と、リセスの底面を覆う部分（以下ではゲート絶縁膜底面部１４ｂという）を備えている。そのために、ゲート電極１６からリセス１８ｃのコーナー部までの最短距離は、（ゲート絶縁膜側面部１４ａの膜厚の二乗＋ゲート絶縁膜底面部１４ｂの膜厚の二乗）１／２となる。リセスゲート電極１６の下面１６ａからゲート絶縁膜底面部１４ｂの膜厚だけ隔てた位置にある負固定電荷導入領域２２にチャネルが形成される閾値電圧をゲート電極１６に加えても、それよりも長い距離だけ隔てられているリセス１８ｃのコーナー部に面している負固定電荷導入領域２２にはチャネルが形成されず、抵抗が高い状態となっている。そのために、設計上の閾値電圧を加えた状態では、実際のオン抵抗が設計上のオン抵抗にまで低下しない。設計上のオン抵抗にまで低下させるためには、設計上の閾値電圧よりも大きな電圧をゲート電極１６に加え、リセス１８ｃのコーナー部に面している負固定電荷導入領域２２にチャネルを形成する必要がある。
【０００７】
上記が判明したことから、ゲート電極１６に閾値電圧を加えたときに、リセスゲート電極１６の下面１６ａに対向する範囲Ａではなく、リセス１８ｃのコーナー部に面している負固定電荷導入領域２２にチャネルが形成される条件を指標としてゲート絶縁膜１４の膜厚と負固定電荷導入領域２２に導入する電荷密度等を設計するのが合理的であることが判明した。その設計手法によると、実際の閾値電圧を設計上の閾値電圧によく一致させることができる。
【０００８】
しかしながらその設計手法によっても、実際の閾値電圧が設計上の閾値電圧によく一致する電界効果型トランジスタを歩留まりよく量産することが困難であることが判明した。
（１）上記したようにゲート電極１６からリセス１８ｃのコーナー部までの最短距離は、ゲート絶縁膜側面部１４ａの膜厚の二乗とゲート絶縁膜底面部１４ｂの膜厚の二乗の和の平方根となる。閾値電圧のばらつきを抑えるためには、前記の最短距離のばらつきを抑える必要があるところ、そのためには、ゲート絶縁膜側面部１４ａの膜厚とゲート絶縁膜底面部１４ｂの膜厚の両者を意図した値に調整する必要があり、実際にはそれが難しい。
（２）ゲート電極の下面１６ａに対向する位置での電界強度は、ゲート電極の下面１６ａからの距離に反比例するのに対し、リセス１８ｃのコーナー部の近傍での電極強度はゲート電極１６のコーナー部からの距離の二乗に反比例する。リセス１８ｃのコーナー部の近傍では、距離の変化が敏感に電界強度に影響する。リセス１８ｃのコーナー部の近傍では、ゲート絶縁膜の膜厚の変化が敏感に電界強度に影響する。図１９の構造では、閾値電圧を安定化することが難しい。
本明細書では、上記現象をも克服し、閾値電圧のばらつきが小さい電界効果型トランジスタを歩留まりよく量産することを可能とするトランジスタ構造を開示する。
【０００９】
本明細書に開示する電界効果型トランジスタでは、リセスに埋め込まれたゲート電極（リセスゲート電極）がゲート絶縁膜を介して窒化物半導体と対向しており、リセスゲート電極に加える電位によって窒化物半導体にチャネルが形成されてソース・ドレイン間の抵抗が低下する。ゲート電極は、リセスの側面を覆うゲート絶縁膜（ゲート絶縁膜側面部）とリセスの底面を覆うゲート絶縁膜（ゲート絶縁膜底面部）に接している。窒化物半導体の一部に負の固定電荷が導入されている。本明細書に開示する電界効果型トランジスタでは、負の固定電荷の導入領域が、ゲート絶縁膜底面部に接するとともに、半導体基板を平面視したときにゲート絶縁膜底面部とゲート電極が接する範囲内に留まっている。
【００１０】
上記の構造を備えていると、リセスのコーナー部の近傍に面する窒化物半導体には負の固定電荷が導入されておらず、ソース・ドレイン間の抵抗を低下させるためにチャネルを形成する必要がない。上記の構造では、ゲート絶縁膜底面部とゲート電極が接する範囲内に留まっている負の固定電荷導入領域にチャネルが形成されれば、オン抵抗が低下する。
本技術によると、段落０００６に記載した問題が生じず、従来の設計手法によって、設計上の閾値電圧と実際の閾値電圧がよく一致し、設計上のオン抵抗と実際のオン抵抗がよく一致する電界効果型トランジスタを製造することができる。また、段落０００８に記載した問題が生じず、閾値電圧のばらつきが小さい電界効果型トランジスタを歩留まりよく量産することができる。
【００１１】
窒化物半導体を利用する電界効果型トランジスタには、バンドギャップが狭い窒化物半導体とバンドギャップが広い窒化物半導体のヘテロ接合構造を利用するＨＥＭＴ（High Mobility Electron Transistor）がよく知られているが、それに限られない。ｎ型の窒化物半導体の層を電子が走行する電界効果型トランジスタに、本明細書に記載の技術を適用することができる。 
【００１２】
バンドギャップが狭い窒化物半導体とバンドギャップが広い窒化物半導体のヘテロ接合が存在する場合、前者が電子走行層になり、後者が電子供給層なる。
電子供給層となる窒化物半導体の層と電子走行層となる窒化物半導体の層が積層されているＨＥＭＴに本明細書に記載の技術を適用する場合、ゲート電極がリセスの底面を覆うゲート絶縁膜を介してヘテロ接合界面に対向していてもよいし、リセスが電子供給層を貫通して電子走行層に達していてもよい。
電子供給層となる窒化物半導体層の上面には絶縁層が形成されていることが多い。絶縁層を貫通して電子供給層の上面に達するリセスを利用するか、あるいは、絶縁層を貫通して電子供給層の中間深さに達するリセスを利用すると、ゲート電極がゲート絶縁膜底面部を介してヘテロ接合界面に対向する構造が得られる。上記に代えて、リセスが電子供給層を貫通して電子走行層の上面に達しているものであってもよいし、電子供給層を貫通して電子走行層の中間深さに達するものであってよい。この構造に対しても、本明細書に開示する技術を適用することができる。
【００１３】
ゲート絶縁膜を介してゲート電極に対向する位置にある窒化物半導体に負の固定電荷を導入することで閾値電圧をプラス側に向けて引き上げる代わりに、ゲート絶縁膜に負の固定電荷を導入することができる。本明細書に開示する技術は、後者の技術に適用することができる。その場合には、負の固定電荷が、半導体基板を平面視したときにゲート絶縁膜底面部とゲート電極が接する範囲内のゲート絶縁膜に導入される。
【発明の効果】
【００１４】
本明細書に開示する技術によると、閾値電圧が意図した以上に上昇する現象が発生しない。同様に、オン抵抗が意図した以上に上昇する現象が発生しない。閾値電圧が揃った電界効果型トランジスタを歩留まりよく量産することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】第１実施例の電界効果型トランジスタの断面構造を示す。
【図２】第２実施例の電界効果型トランジスタの断面構造を示す。
【図３】第３実施例の電界効果型トランジスタの断面構造を示す。
【図４】第３実施例の電界効果型トランジスタの製造工程の第１段階を示す。
【図５】第３実施例の電界効果型トランジスタの製造工程の第２段階を示す。
【図６】第３実施例の電界効果型トランジスタの製造工程の第３段階を示す。
【図７】第３実施例の電界効果型トランジスタの製造工程の第４段階を示す。
【図８】第３実施例の電界効果型トランジスタの製造工程の第５段階を示す。
【図９】第３実施例の電界効果型トランジスタの製造工程の第６段階を示す。
【図１０】第３実施例の電界効果型トランジスタの製造工程の第７段階を示す。
【図１１】第３実施例の電界効果型トランジスタの別の製造工程の第１段階を示す。
【図１２】第３実施例の電界効果型トランジスタの別の製造工程の第２段階を示す。
【図１３】第３実施例の電界効果型トランジスタの別の製造工程の第３段階を示す。
【図１４】第３実施例の電界効果型トランジスタの別の製造工程の第４段階を示す。
【図１５】第３実施例の電界効果型トランジスタの別の製造工程の第５段階を示す。
【図１６】第３実施例の電界効果型トランジスタの別の製造工程の第６段階を示す。
【図１７】オン抵抗を比較した二つの電界効果型トランジスタの断面構造を示す。
【図１８】比較結果を示す。
【図１９】従来の電界効果型トランジスタの断面構造を示す。
【発明を実施するための形態】
【００１６】
以下、本明細書で開示する技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。
（第１特徴）窒化物半導体を、Ｆ，Ｃｌ，Ｃ，Ｍｇ，Ｚｎ，Ｆｅを含む物質に暴露して、リセス底面を形成する窒化物半導体に負固定電荷を導入する。
（第２特徴）細いリセスを形成し、その底面に負固定電荷を導入し、リセスの幅を広げ、ゲート絶縁膜を形成し、ゲート電極を充填する順序で製造する。
（第３特徴）リセスを形成し、リセスの側面に保護膜を形成し、側面が保護膜で被覆されたリセスの底面に負固定電荷を導入し、保護膜を除去し、ゲート絶縁膜を形成し、ゲート電極を充填する順序で製造する。
【実施例】
【００１７】
（第１実施例）
第１実施例の断面構造を示す図１において、参照番号は下記を示している。
２：基板、４：ｉーＧａＮ層（ｐ−ＧａＮ層でもよい）、６：ｎ−ＧａＮ層（電子走行層となる）、８：絶縁膜、１０：層間絶縁膜、１２：ドレイン電極、１４：ゲート絶縁膜、１６：ゲート電極、１８：リセス、２０：ソース電極、２２：負固定電荷導入領域（実施例では、Ｆを導入する。Ｆに代えて、Ｃｌ，Ｃ，Ｍｇ，ＺｎまたはＦｅを導入してもよい）。負固定電荷導入領域２２は、ｎ−ＧａＮ層６よりも深く形成されており、ソース電極２０とドレイン電極１２の間において、ｎ−ＧａＮ層６を左右に分断している。
【００１８】
図１のトランジスタのゲート電極１６に正電圧を加えない状態では、負固定電荷導入領域２２によって左右に分断されたｎ−ＧａＮ層６の間を電子が移動せず、ソース電極２０とドレイン電極１２の間の抵抗が高い。ゲート電極１６に正の閾値電圧を加えると、ゲート絶縁膜１４を介してゲート電極１６に対向する範囲の負固定電荷導入領域２２にチャネルが形成され、ソース電極２０とドレイン電極１２の間の抵抗が低下する。
【００１９】
図１の構造では、負固定電荷導入領域２２の形成範囲と、ゲート電極１６の下面１６ａが広がっている範囲Ａが一致している。リセスの底面は範囲Ｂに広がっており、範囲Ａ＜範囲Ｂである。ゲート絶縁膜１４は、リセス１８の側面を覆う部分（ゲート絶縁膜側面部１４ａ）とリセス１８の底面を覆う部分（ゲート絶縁膜底面部１４ｂ）を備えており、ゲート電極１６は、ゲート絶縁膜側面部１４ａとゲート絶縁膜底面部１４ｂに接している。ゲート電極１６の下面１６ａが伸びている範囲は、ゲート絶縁膜底面部１４ｂとゲート電極１６が接する範囲ということができる。負固定電荷導入領域２２の形成範囲は、リセス１８の底面の一部であって、ゲート絶縁膜底面部１４ｂとゲート電極１６が接する範囲Ａ内に留まっている。
【００２０】
そのために、負固定電荷導入領域２２内にあって、ゲート電極１６に加える電圧によってチャネルを形成する必要がある範囲からゲート電極１６までの最短距離は、位置によらないで、ゲート絶縁膜底面部１４ｂの厚みに等しい。設計上の閾値電圧をゲート電極１６に印加したときに、ゲート絶縁膜底面部１４ｂの厚みだけ離れた位置にある負固定電荷導入領域２２にチャネルが形成される関係に設計しておけば、設計したように動作する。閾値電圧やオン抵抗が意図せずに上昇することがない。また、閾値電圧が揃った電界効果型トランジスタを歩留まりよく量産することができる。
本実施例では、負固定電荷導入領域２２の形成範囲＝ゲート電極１６の下面１６ａの形成範囲Ａの関係にあるが、負固定電荷導入領域２２の形成範囲＜範囲Ａの関係にあってもよい。
【００２１】
（第２実施例）
以下ではその他の実施例を説明する。以下では、同一または類似の部分には同一参照番号を付し、重複説明を省略する。
図２に示す第２実施例のトランジスタでは、第１実施例が用いるｎ−ＧａＮ層６に代えて、ＡｌＧａＮ層６ａを用いる。層６ａを形成するＡｌＧａＮのバンドギャップは、層４を形成するＧａＮのバンドギャップよりも大きく、ＡｌＧａＮ層６ａとＧａＮ層４の間にヘテロ接合界面が形成され、ＧａＮ層４内のヘテロ接合界面に沿った範囲に二次元電子ガスが生成する。ＡｌＧａＮ層６ａは電子供給層となり、ＧａＮ層４は電子走行層となる。
本実施例でも、ゲート絶縁膜底面部１４ｂを介してゲート電極１６に対向している範囲の窒化物半導体（本実施例ではＡｌＧａＮ層６ａ）の一部に、負の固定電荷が導入されている。負固定電荷導入領域２２ａの範囲＝ゲート絶縁膜底面部１４ｂとゲート電極１６が接する範囲＝ゲート電極１６の下面１６ａの形成範囲Ａ＜リセス１８の底面の形成範囲Ｂの関係におかれている。リセスのコーナー部の近傍にまでチャネルを形成する必要がなく、閾値電圧とオン抵抗が設計上の値から意図せずに上昇することがなく、量産時に閾値電圧がばらつくことを抑制できる。
【００２２】
本実施例でも、負固定電荷導入領域２２ａの範囲が、ゲート絶縁膜底面部１４ｂとゲート電極１６が接する範囲の一部に包含される関係としてもよい。本実施例では、負固定電荷導入領域２２ａがＡｌＧａＮ層６ａ層よりも薄い関係となっているが、負固定電荷導入領域２２ａがＡｌＧａＮ層６ａ層よりも厚く、ＧａＮ層４内に侵入していてよい。
【００２３】
（第３実施例）
図３に示す第３実施例では、リセス１８ａが深く形成されており、電子供給層６ａを貫通して電子走行層４に達している。本実施例でも、負固定電荷導入領域２２の範囲＝ゲート絶縁膜底面部１４ｂとゲート電極１６が接する範囲＝ゲート電極１６の下面１６ａの形成範囲Ａ＜リセス１８の底面の形成範囲Ｂの関係におかれている。閾値電圧とオン抵抗が設計上の値から意図せずに上昇することがなく、量産時に閾値電圧がばらつくことを抑制できる。
リセスの底面は、図２の参照番号１８に示すように電子供給層６ａの上面に一致していてもよいし、図１９の参照番号１８ｃに示すように電子供給層６ａの中間深さにあってもよいし、図３の参照番号１８ａに示すように電子供給層６ａを貫通して電子走行層４に達していてもよい。
【００２４】
（第１製造方法）
図４〜１０を参照して、第３実施例のトランジスタの製造方法を説明する。
図４：基板２の上面上に、ＧａＮ層４、ＡｌＧａＮ層６ａ、絶縁層８の順で積層する。
図５：絶縁層８の上面上にレジスト層２４を形成する。リセス１８ａの形成位置に開口２４ａを設ける。後記する図８の工程でリセスを広げるので、この段階では、リセス１８ａの幅よりも狭い開口２４ａを設ける。
図６：レジスト層２４を保護膜とし、開口２４ａから異方性エッチングする。ここでは、絶縁層８とＡｌＧａＮ層６ａを貫通してＧａＮ層４に達するまでエッチングを継続する。
図７：窒化物半導体に侵入して負の固定電荷となる元素を含むプラズマに暴露する。負の固定電荷となる元素には、Ｆ，Ｃｌ，Ｃ，Ｍｇ，Ｚｎ，Ｆｅが適している。図７における２４ｂは負の固定電荷が導入されたレジスト層２４の範囲を示し、８ｂは負の固定電荷が導入された絶縁層８の範囲を示し、６ｂは負の固定電荷が導入されたＡｌＧａＮ層６ａの範囲を示し、４ｂは負の固定電荷が導入されたＧａＮ層４の側面を示し、４ｃは負の固定電荷が導入されたＧａＮ層４の上面を示している。プラズマに暴露するのに代えて、負固定電荷注入法を用いてもよい。
図８：洗浄してレジスト層２４を除去する。次に、絶縁層８と窒化物半導体６ａ，４をアルカリ系溶液を用いてエッチングする。アルカリ系溶液には、ＮａＯＨ，ＫＯＨ，ＴＭＡＨ，ＮＨ４ＯＨ等を用いることができる。アルカリ系溶液を用いて窒化物半導体６ａ，４をエッチングすると、図の水平方向へのエッチング速度が高速となり、図の下方へのエッチング速度が低速となる。この結果、前記した８ｂ，６ｂ，４ｂに示した領域がエッチングされ、リセスの幅が広げられる。図８では、領域８ｂ，６ｂ，４ｂが除去された後もエッチングを継続してリセスの幅をさらに広げる。リセスの幅が図３に示したリセス１８ａの幅にまで広げられた時点でも、負の固定電荷が導入されたＧａＮ層４の上面（リセスの底面）の領域４ｃは残存する。
図６におけるリセスの幅をａとする。領域４ｂの厚みをｂとする。図８では、リセスの幅＝ａ＋２ｂ＋２ｃとなるまでエッチングを継続する。ここで厚みｂは、エッチング後も領域４ｃが残存する厚みとなる値に設定する。前記ｃは、図９で設けるゲート絶縁膜１４の厚み以上とする。そうして設定したｂ、ｃの値に対して、ａ＋２ｂ＋２ｃ＝リセス１８ａの幅となるａの値を求め、図６の段階では幅ａのリセスを形成する。
図８のエッチングをすると、領域４ｃより上部では、水平方向に高速エッチングされ、リセスの幅＝ａ＋２ｂ＋２ｃ＝リセス１８ａの幅となる。その段階でエッチングを終了する。エッチングの終了後も領域４ｃは残存する。エッチングを終了した段階では、幅がａ＋２ｂ＋２ｃに等しいリセス１８ａの底面の幅方向の中央位置に、幅がａ＋２ｂに等しい領域４ｃが残存する。これが図３に示した負固定電荷導入領域２２となる。負固定電荷導入領域２２は、リセス１８ａの全幅（ａ＋２ｂ＋２ｃ）には広がっておらず、リセス１８ａのコーナー部から距離ｃだけ離れている。前記したように、距離ｃは、図９で形成するゲート絶縁膜１４の膜厚よりも大きい。この結果、負固定電荷導入領域２２の範囲が、ゲート電極１６の下面１６ａが広がっている範囲Ａに含まれる関係を得ることができる。
図９：エッチングして幅を広げたリセス１８ａの底面と側面と、絶縁膜８の上面に、ゲート絶縁膜１４を形成する。その後にゲート電極１６を堆積し、ゲート電極１６でリセス１８ａを充填する。その後に、リセス外に形成されたゲート電極の形状をパターニングしてゲート電極１６を形成する。
ゲート電極１６の下面１６ａの幅は、ａ＋２ｂ＋２ｃ−２ｄとなる。ここでｄはゲート絶縁膜１４の膜厚であり、ｃよりも薄い。したがって、ゲート電極１６の下面１６ａの幅（＝ａ＋２ｂ＋２ｃ−２ｄ）＞負固定電荷導入領域２２の幅（＝ａ＋２ｂ）の関係が得られる。上記の製造方法によって、ゲート電極１６の下面１６ａの形成範囲Ａ内に留まっている負固定電荷導入領域２２を形成することができる。
図１０：層間絶縁膜１０を形成する。層間絶縁膜１０のソース電極形成部位には開口１０ｂを形成し、ドレイン電極形成部位には開口１０ａを形成する。開口１０ｂにソース電極２０を形成し、開口１０ａにドレンイン電極１２を形成すると、図３の構造が完成する。
【００２５】
（第２製造方法）
図１１から図１６を参照して第２の製造方法を説明する。
図１１：図４に等しい。
図１２：図５にほぼ等しい。この段階では、リセス１８の幅に等しい開口２４ｃを形成する。
図１３：開口２４ｃからＧａＮ層４に達する深いリセス１８ａを形成する。
図１４：レジスト層２４を除去し、新たなレジスト層２５を形成する。レジスト層２５には開口２５ａを設ける。開口２５ａの底部に深いリセス１８ａの底面の一部が露出する。深いリセス１８ａの側面は、側面に沿って延びるレジスト膜２５ｂで覆われる。深いリセス１８ａの側面を覆うレジスト膜２５ｂの膜厚は、後記の工程で形成するゲート絶縁膜１４の膜厚よりも厚くする。
図１５：窒化物半導体に侵入して負の固定電荷となる元素を含むプラズマに暴露する。負の固定電荷となる元素には、Ｆ，Ｃｌ，Ｃ，Ｍｇ，Ｚｎ，Ｆｅが適している。プラズマに暴露するのに代えて、負固定電荷注入法を用いてもよい。リセス１８ａの側面はレジスト２５ｂ層で覆われている。レジスト層２５の開口２５ａにおいて露出しているリセスの底面の一部に、負の固定電荷が導入される。
図１６：洗浄してレジスト層２５を除去する。この状態は図８に等しい。この方法では、レジスト膜２５ｂの膜厚＞ゲート絶縁膜１４の膜厚とするので、図１６の段階で、ゲート電極１６の下面１６ａの幅Ａ＞負固定電荷導入領域２２の幅の関係を得ることができる。この方法によっても、負固定電荷導入領域２２の範囲＜ゲート電極１６がゲート絶縁膜底面部１４ｂに接する範囲（ゲート電極１６の下面１６ａの形成範囲）の関係を得ることができる。
図１６の状態が得られれば、それ以降は図９、図１０に示す工程を実施することで、第３実施例のトランジスタが得られる。
【００２６】
図１７の（Ａ）は図３に示した第３実施例のトランジスタであり、（Ｂ）は比較例である。比較例では、負固定電荷導入領域２２がゲート電極１６の下面１６ａの範囲を超え、リセス１８ａの底面の全域に広がっている。
図１８は、ゲート電極１６に同じ電圧を加えたときのオン抵抗を示している。第３実施例によると、オン抵抗が低く抑えられることがわかる。
【００２７】
上記の実施例では、ゲート絶縁膜を介してゲート電極に対向する窒化物半導体に負の固定電荷を導入して閾値電圧をプラス側に引き上げる。それに代わってゲート絶縁膜に負の固定電荷を導入することで、閾値電圧をプラス側に引き上げることができる。この場合も負の固定電荷を導入する範囲をゲート電極の下面に対向する範囲内に留めることによって、意図した以上に閾値電圧が上昇することを防止できる。
【００２８】
図１９の構造をとり、リセスのコーナー部に対向する位置の電子走行層にチャネルが形成される現象を指標にして閾値電圧を調整することができる。そうして閾値電圧を設計した場合、範囲Ａの電子走行層にチャネルが形成されるときのゲート電圧はそれよりも低下する。そのためにリセスのコーナー部に対向する位置の電子走行層にチャネルが形成される電圧をゲート電極に加えると、範囲Ａの電子走行層が低抵抗となってしまうことがある。リセスのコーナー部での現象を指標にして閾値電圧を調整すると、コーナー部に対向する微小範囲の電子走行層が高抵抗であることを利用してオフ状態を実現することになり、範囲Ａでは低抵抗となっていることがある。図１９の構造をとり、コーナー部での現象を指標にして閾値電圧を設定すると、オフ状態であるにもかかわらずに範囲Ａでは低抵抗となってリーク電流が流れるといった問題が生じる。
それに対して、上記した実施例では、例えば図1の範囲Ａの電子走行層を高抵抗にすることでオフ状態とする。範囲Ａの長さは調整可能である。オフ状態を実現する高抵抗範囲の長さを自由に必要な距離に調整することができる。
【００２９】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３０】
２：基板
４：ｉ−ＧａＮ層（電子走行層）
４ｂ：側面の負固定電荷導入領域
４ｃ：底面の負固定電荷導入領域
６：ｎ−ＧａＮ層
６ａ：ＡｌＧａＮ層（電子供給層）
６ｂ：負固定電荷導入領域
８：絶縁膜
８ｂ：負固定電荷導入領域
１０：層間絶縁膜
１０ａ，１０ｂ：開口
１２：ドレイン電極
１４：ゲート絶縁膜
１４ａ：ゲート絶縁膜側面部
１４ｂ：ゲート絶縁膜底面部
１６：ゲート電極
１６ａ：ゲート電極下面
１８：リセス
１８ａ：深いリセス
１８ｂ：細いリセス
１８ｃ：浅いリセス
２０：ソース電極
２２：負固定電荷導入領域
２２ａ：負固定電荷導入領域
２４：レジスト層
２４ａ：開口
２４ｂ：負固定電荷導入領域
２４ｃ：開口
２５：レジスト層
２５ａ：開口
２５ｂ：リセスの側面を覆うレジスト層Ａ：ゲート電極の下面の幅
Ｂ：リセス幅
ａ：幅の狭いリセスの幅
ｂ：負固定電荷の導入距離
ｃ：更なるエッチング距離
ｄ：ゲート絶縁膜の膜厚
ｅ：リセスの側面を覆うレジスト層の膜厚
【図１】
2015211063.tif 000003
【図２】
2015211063.tif 000004
【図３】
2015211063.tif 000005
【図４】
2015211063.tif 000006
【図５】
2015211063.tif 000007
【図６】
2015211063.tif 000008
【図７】
2015211063.tif 000009
【図８】
2015211063.tif 000010
【図９】
2015211063.tif 000011
【図１０】
2015211063.tif 000012
【図１１】
2015211063.tif 000013
【図１２】
2015211063.tif 000014
【図１３】
2015211063.tif 000015
【図１４】
2015211063.tif 000016
【図１５】
2015211063.tif 000017
【図１６】
2015211063.tif 000018
【図１７】
2015211063.tif 000019
【図１８】
2015211063.tif 000020
【図１９】
2015211063.tif 000021