(57)【要約】【課題】導体層及び絶縁層が各々１層以上積層された配線基板において、微細配線を容易に形成できる配線基板の製造方法及び配線基板を提供すること。【解決手段】本発明に係る配線基板の製造方法は、絶縁層及び導体層がそれぞれ１層以上積層された配線基板の製造方法であって、前記導体層を形成する工程は、前記絶縁層上に第１の配線を形成する工程と、前記絶縁層上の前記第１の配線間に、幅方向の断面形状が、上端から下端に向かって幅が広がる順テーパ形状であって、前記第１の配線よりも高さの低い第２の配線を形成する工程とを有することを特徴とする。【選択図】図３
2015207711.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層及び導体層がそれぞれ１層以上積層された配線基板の製造方法であって、
前記導体層を形成する工程は、
前記絶縁層上に第１の配線を形成する工程と、
前記絶縁層上の前記第１の配線間に、幅方向の断面形状が、上端から下端に向かって幅が広がる順テーパ形状であって、前記第１の配線よりも高さの低い第２の配線を形成する工程と
を有することを特徴とする配線基板の製造方法。
【請求項２】
前記第１の配線を形成する工程は、
前記絶縁層上に、電解めっきを行うための第１の導体層を形成する工程と、
前記第１の導体層上に所定のパターンの開口を有するレジスト層を形成する工程と、
前記開口から露出した前記第１の導体層上に、電解めっきにより第２の導体層を形成する工程と、
前記レジスト層を除去する工程と、
前記レジスト層の除去により露出した前記第１の導体層を除去する工程と
を有し、
前記第２の配線を形成する工程は、
前記絶縁層上の前記第１の配線間に導電性ペーストを塗布する工程を有する
ことを特徴とする請求項１に記載の配線基板の製造方法。
【請求項３】
前記第２の配線は、
前記導電性ペーストを重ね塗りして形成されることを特徴とする請求項２に記載の配線基板の製造方法。
【請求項４】
絶縁層及び導体層がそれぞれ１層以上積層された配線基板であって、
前記導体層は、
前記絶縁層上に形成された第１の配線と、
前記絶縁層上の前記第１の配線間に形成され、幅方向の断面形状が、上端から下端に向かって幅が広がる順テーパ形状であって、前記第１の配線よりも高さの低い第２の配線と
を備えることを特徴とする配線基板
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導体層及び絶縁層が各々１層以上積層された配線基板の製造方法及び配線基板に関する。
【背景技術】
【０００２】
近年、電子部品の高密度実装に対応するため配線基板の小型化が求められている。これに伴い、電子部品と接続する配線基板の接続端子についても狭ピッチ化が求められている。また、配線基板の小型化に伴い、配線基板の導体層を構成する配線についても微細化が求められている。
【０００３】
接続端子については、複数の接続端子をソルダーレジスト層の同一開口内に配置したＮＳＭＤ（ノン・ソルダー・マスク・ディファインド）を採用した配線基板が従来から知られている。しかしながら、複数の接続端子を同一の開口内に形成した場合、接続端子表面にコートされた半田が隣接する接続端子側に流出し、接続端子間が電気的にショート（短絡）する虞がある。そこで、接続端子の狭ピッチ化に対応する配線基板としてソルダーレジスト層から突出した凸部を配線上に設け、該凸部を接続端子とした配線基板が提案されている（例えば、特許文献１）。
【０００４】
また、従来の配線基板では、配線間隔が狭くなった場合に発生するクロストークを低減することが提案されている（例えば、特許文献２）。特許文献２では、信号配線に隣接する接地配線及び電源配線の厚みを信号配線の厚みよりも厚くすることにより、クロストークを低減させている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−１０５９０８号公報
【特許文献２】特開２００２−５７４６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
一方、現状のドライフィルムレジスト（以下、ＤＦＲ）を用いた配線の形成方法では、５μｍ未満の間隔で微細配線を作製することは困難である。また、微細配線を形成する場合、ＤＦＲに形成する開口のアスペクト比も高くなる。このため、開口形成後のＤＦＲが曲がったり倒れてしまうという問題が生じる。さらに、配線の微細化に伴い、配線間隔も狭くなっている。このため、配線間にＤＦＲが剥離されずに残ったり、配線上に積層される絶縁層が配線間に埋め込まれずにボイドが発生する虞が生じている。
【０００７】
以上のように、配線を微細化する際に生じる問題を解決できる手法の提案が望まれている。特許文献１では、接続端子の狭ピッチ化に対応した配線基板を提案している。また、特許文献２では、配線間隔が狭くなった際に生じるクロストークを低減できる配線基板を提案している。しかしながら、配線の微細化に伴う上記問題については、何ら言及していない。
【０００８】
本発明は、導体層及び絶縁層が各々１層以上積層された配線基板において、微細配線を容易に形成できる配線基板の製造方法及び配線基板を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成すべく、本発明の配線基板の製造方法は、絶縁層及び導体層がそれぞれ１層以上積層された配線基板の製造方法であって、前記導体層を形成する工程は、前記絶縁層上に第１の配線を形成する工程と、前記絶縁層上の前記第１の配線間に、幅方向の断面形状が、上端から下端に向かって幅が広がる順テーパ形状であって、前記第１の配線よりも高さの低い第２の配線を形成する工程とを有することを特徴とする。
【００１０】
本発明によれば、絶縁層上の第１の配線間に、幅方向の断面形状が、上端から下端に向かって幅が広がる順テーパ形状であって、第１の配線よりも高さの低い第２の配線を形成するようにしている。このため、導体層上に積層される絶縁層が配線間に埋め込まれずにボイドが発生する虞を低減することができる。このため、微細配線の形成が容易となる。
【００１１】
なお、本発明の一態様では、前記第１の配線を形成する工程は、前記絶縁層上に、電解めっきを行うための第１の導体層を形成する工程と、前記第１の導体層上に所定のパターンの開口を有するレジスト層を形成する工程と、前記開口から露出した前記第１の導体層上に、電解めっきにより第２の導体層を形成する工程と、前記レジスト層を除去する工程と、前記レジスト層の除去により露出した前記第１の導体層を除去する工程とを有し、前記第２の配線を形成する工程は、前記絶縁層上の前記第１の配線間に導電性ペーストを塗布する工程を有することを特徴とする。
【００１２】
本発明の一態様によれば、第１の配線を、いわゆるセミアデティブ法により形成し、第２の配線を第１の配線間に導電性ペーストを塗布して形成している。このため、すべての配線をセミアディティブ法により形成する場合と比べて、レジスト層と絶縁層とが密着する面積を大きくすることができる。このため、開口を有するレジスト層が曲がったり倒れてしまうという問題が生じるのを低減できる。その結果、微細配線を容易に形成することができる。
【００１３】
本発明の他の態様では、前記第２の配線は、前記導電性ペーストを重ね塗りして形成されることを特徴とする。
【００１４】
本発明の他の態様によれば、第２の配線を、導電性ペーストを重ね塗りして形成しているので、第２の配線の配線抵抗を低くすることができる。
【００１５】
本発明の他の態様では、絶縁層及び導体層がそれぞれ１層以上積層された配線基板であって、前記導体層は、前記絶縁層上に形成された第１の配線と、前記絶縁層上の前記第１の配線間に形成され、幅方向の断面形状が、上端から下端に向かって幅が広がる順テーパ形状であって、前記第１の配線よりも高さの低い第２の配線とを備えることを特徴とする。
【００１６】
本発明の他の態様によれば、第１の配線と、第１の配線間に形成され、幅方向の断面形状が、上端から下端に向かって幅が広がる順テーパ形状であって、第１の配線よりも高さの低い第２の配線とを備えている。このため、導体層上に積層される絶縁層が配線間に埋め込まれずにボイドが発生する虞を低減することができる。このため、微細配線の形成が容易となる。
【発明の効果】
【００１７】
以上説明したように、本発明によれば、微細配線を容易に形成できる配線基板の製造方法及び配線基板を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】実施形態に係る配線基板の平面図（表面側）。
【図２】実施形態に係る配線基板の平面図（裏面側）。
【図３】実施形態に係る配線基板の一部拡大断面図。
【図４】第１，第２の配線の平面図。
【図５】第１，第２の配線の断面図。
【図６】第１，第２の配線の断面図。
【図７】比較例に係る配線の断面図。
【図８】比較例に係る配線の断面図。
【図９】実施形態に係る配線基板の製造工程図。
【図１０】実施形態に係る配線基板の製造工程図。
【図１１】実施形態に係る配線基板の製造工程図。
【図１２】実施形態に係る配線基板の製造工程図。
【図１３】実施形態に係る配線基板の製造工程図。
【図１４】実施形態に係る配線基板の製造工程図。
【図１５】実施形態に係る配線基板の製造工程図。
【図１６】実施形態に係る配線基板の第１，第２の配線の製造工程図。
【図１７】実施形態に係る配線基板の第１，第２の配線の製造工程図。
【図１８】実施形態に係る配線基板の第１，第２の配線の製造工程図。
【図１９】実施形態に係る配線基板の第１，第２の配線の製造工程図。
【図２０】実施形態に係る配線基板の第１，第２の配線の製造工程図。
【図２１】他の実施形態に係る配線基板の第１，第２の配線の断面図。
【発明を実施するための形態】
【００１９】
以下、本発明の実施形態について図面を参照しながら詳細に説明する。なお、実施形態に係る配線基板はあくまでも一例であり、導体層と絶縁層とをそれぞれ少なくとも１層有する配線基板であれば特に限定されるものではない。例えば、以下の実施形態では、コア基板を有する配線基板を例に本発明を説明している。しかしながら、本発明は、コア基板を有しない、いわゆるコアレス配線基板についても適用可能である。なお、以下の説明では、半導体チップ等の電子部品が接続される側を表面側とし、マザーボードやソケット等（以下、マザーボード等と称する）が接続される側を裏面側として説明する。
【００２０】
（配線基板）
初めに本実施形態に係る配線基板１００の構成について説明する。図１は、配線基板１００の表面側の平面図である。図２は、配線基板１００の裏面側の平面図である。図３は、図１及び２に示すI−I線に沿って配線基板１００を切断した一部を拡大した断面図である。
【００２１】
図１〜図３に示す配線基板１００は、コア基板２と、コア基板２上に交互に積層された絶縁層４１〜４４及び導体層３３〜３６と、導体層３５，３６上にそれぞれ積層されたソルダーレジスト層６１，６２とを備える。
【００２２】
コア基板２は、表面及び裏面にそれぞれ導体層３１及び導体層３２が形成された耐熱性樹脂板（たとえばビスマレイミド−トリアジン樹脂板）や、繊維強化樹脂板（たとえばガラス繊維強化エポキシ樹脂）等で構成された板状の樹脂製基板である。コア基板２には、ドリル等により穿設されたスルーホール２１が形成され、その内壁面には導体層３１及び導体層３２を電気的に接続するスルーホール導体２２が形成されている。さらに、スルーホール導体２２内は、エポキシ樹脂等の樹脂製穴埋め材２３により充填されている。
【００２３】
コア基板２の表面側には、絶縁層４１，４３及び導体層３３，３５が交互に積層されている。また、コア基板２の裏面側には、絶縁層４２，４４及び導体層３４，３６が交互に積層されている。
【００２４】
絶縁層４１〜４４は、例えば、エポキシ系の樹脂フィルムで構成されている。絶縁層４１〜４４には、厚さ方向に貫通するビアホール４１Ａ〜４４Ａがそれぞれ形成されている。ビアホール４１Ａ〜４４Ａ内には、ビアホール４１Ａ〜４４Ａを埋設するようにしてビア導体５１〜５４がそれぞれ充填されている。ビア導体５１は導体層３１及び導体層３３を、ビア導体５２は導体層３２及び導体層３４を、ビア導体５３は導体層３３及び導体層３５を、ビア導体５４は導体層３４及び導体層３６をそれぞれ電気的に接続する。
【００２５】
導体層３１〜３４は、ビア導体５１〜５４と電気的に接触するビアランド３１Ａ〜３４Ａと、ビア導体５１〜５４と接触していない第１の配線３１Ｂ〜３４Ｂ及び第２の配線３１Ｃ〜３４Ｃとをそれぞれ備える。導体層３１〜３４のうち、ビアランド３１Ａ〜３４Ａ及び第１の配線３１Ｂ〜３４Ｂは、電気的良導体である銅（Ｃｕ）等で構成される。また、第２の配線３１Ｃ〜３４Ｃは、第１の配線３１Ｂ〜３４Ｂ間に形成された配線である。第２の配線３１Ｃ〜３４Ｃは、金属粒子又はこれら金属の合金粒子を含む導電性ペーストを塗布して形成される。
【００２６】
導体層３５、３６は、各々ビア導体５３，５４と電気的に接触するビアランド３５Ａ，３６Ａと、ビア導体５３，５４と接触していない第１の配線３５Ｂ，３６Ｂ及び第２の配線３５Ｃ，３６Ｃと、接続端子３５Ｄ，３６Ｄとをそれぞれ備える。ビアランド３５Ａ，３６Ａ及び第１の配線３５Ｂ，３６Ｂは、電気的良導体である銅（Ｃｕ）等で構成される。また、第２の配線３５Ｃ，３６Ｃは、第１の配線間に形成された配線である。第２の配線３５Ｃ，３６Ｃは、金属粒子又はこれら金属の合金粒子を含む導電性ペーストを塗布して形成される。
【００２７】
接続端子３５Ｄは、半導体チップ（不図示）をフリップチップ接続するためのパッド（ＦＣパッド）であり半導体素子搭載領域３５Ｅ内にアレイ（格子）状に設けられている。半導体素子搭載領域３５Ｅは、配線基板１００表面の中心部に設けられた矩形状の領域である。接続端子３６Ｄは、配線基板１００をマザーボードに接続するためのランド（ＬＧＡパッド）であり、配線基板１００の裏面にアレイ状に配列されている。
【００２８】
接続端子３５Ｄ，３６Ｄは、電気的良導体である銅（Ｃｕ）等で構成される。なお、接続端子３５Ｄ，３６Ｄ上に金属めっき層を形成してもよい。金属めっき層は、例えば、Ｎｉ層、Ｓｎ層、Ａｇ層、Ｐｄ層、Ａｕ層等の金属層から選択される単一又は複数の層で構成される。また、金属めっき層の代わりに、半田をコートしてもよい。さらに、金属めっき層の代わりに、防錆用のＯＳＰ（Organic Solderability Preservative）処理を施してもよい。
【００２９】
ソルダーレジスト層６１，６２には、厚み方向に貫通する開口部６１Ａ，６２Ａがそれぞれ形成され、各開口部６１Ａ，６２Ａからは、接続端子３５Ｄ，３６Ｄがそれぞれ露出している。
【００３０】
図４は、絶縁層４１上に形成された第１の配線３３Ｂ及び第２の配線３３Ｃの平面図である。図５は、図４に示す絶縁層４１、第１の配線３３Ｂ、及び第２の配線３３ＣをII−II線に沿って切断した断面図である。図６は、第１の配線３３Ｂ及び第２の配線３３Ｃを形成した絶縁層４１上に絶縁層４３を積層した断面図である。
【００３１】
ここでは、図４〜図６を参照して、導体層３３を構成する第１の配線３３Ｂ及び第２の配線３３Ｃについて詳細に説明する。なお、導体層３１，３２，３４〜３６を構成する第１の配線３１Ｂ，３２Ｂ，３４Ｂ〜３６Ｂ及び第２の配線３１Ｃ，３２Ｃ，３４Ｃ〜３６Ｃの構成は、第１の配線３３Ｂ及び第２の配線３３Ｃとそれぞれ略同一であるため、重複する説明を省略する。
【００３２】
図４に示すように、第２の配線３３Ｃは、導電性ペーストを塗布して形成されているため、表面が曲面形状をなすとともに、幅Ｗ方向の断面形状が上端３３１から下端３３２に向かって幅が広がる順テーパ形状となっている。また、第２の配線３３Ｃは、絶縁層４１上の第１の配線３３Ｂ間に形成され、第２の配線３３Ｃの高さＴ２が第１の配線３３Ｂの高さＴ１よりも低くなっている。
【００３３】
このため、図５に示すように、絶縁層４３を積層した際に、第１の配線３３Ｂ及び第２の配線３３Ｃ間に絶縁層４３となる樹脂フィルムが充填され易く、第１の配線３３Ｂ及び第２の配線３３Ｃ間において、ボイド（空隙）が生じることを効果的に抑制することができる。
【００３４】
さらに、後述するように、第１の配線３３Ｂを、いわゆるセミアディティブ法により形成し、第２の配線３３Ｃを第１の配線３３Ｂ間に導電性ペーストを塗布して形成している。このため、すべての配線をセミアディティブ法により形成する場合と比べて、第１の配線３３Ｂを電解めっきにより形成するために形成するレジスト層の開口の間隔が広くなるので、開口形成後のレジスト層が曲がったり、倒れてしまうという問題が生じることを低減できる。また、第１の配線３３Ｂ及び第２の配線３３Ｃ間にレジスト層が剥離されずに残ることを抑制することができる。
【００３５】
なお、導電性ペーストは、インクジェット方式、インジェクション方式及びマスク印刷方式により塗布することができる。なお、これらの方式のうち位置精度や吐出量の精度の観点からインクジェット方式を好適に用いることができる。なお、塗布後の導電性ペーストは、アニール、プラズマへの暴露、レーザ光の照射等により焼結処理を行うことができる。
【００３６】
ここで、導電性ペーストとしては、導電性の高い金属、例えばＣｕ（銅）、Ａｇ（銀）、Ａｕ（金）から選択される金属粒子又はこれら金属の合金粒子を可溶性バインダー等の有機溶媒に分散させたものが使用できる。なお、分散させる金属粒子は、ナノメートルオーダーの大きさである、いわゆるナノ粒子であることが好ましい。ナノ粒子が分散した導電性ペーストを用いる場合は、導電性ペーストを塗布した後に行う焼結処理の温度を低くでき配線基板１００への熱によるダメージを低減することができる。このため、絶縁材料として有機材料を用いたオーガニック基板に好適である。
【００３７】
図７及び図８は、比較例に係る配線基板の拡大断面図である。この比較例では、セミアディティブ法のみで配線Ｌを形成している。このため、導電性ペーストの塗布とセミアディティブ法とにより配線を形成する場合と比べて、レジスト層に形成する開口の間隔が狭くなる。この結果、開口形成後のレジスト層が曲がったり、倒れてしまうという問題が生じる。
【００３８】
また、配線Ｌの配置間隔が狭いため、図７に示すように、配線Ｌ間にレジスト層Ｒの一部が剥離されずに残る虞が高い。また、配線Ｌの配置間隔が狭いため、配線Ｌ間に絶縁層４３となる樹脂フィルムが充填され難い。このため、図８に示すように、配線Ｌ間において、樹脂フィルムが充填されていないボイドＶ（空隙）が生じる虞が高い。
【００３９】
（配線基板の製造方法）
次に、図３及び図９〜図１５を参照して、本実施形態における配線基板１００の製造方法について説明する。なお、図９〜図１５に示す断面図は、図３に示す配線基板１００の断面図に対応している。
【００４０】
板状の樹脂製基板の表面及び裏面に銅箔が貼付された銅張積層板を準備する。また、銅張積層板に対してドリルを用いて孔あけ加工を行い、スルーホール２１となる貫通孔を所定位置にあらかじめ形成しておく。なお、スルーホール２１形成工程の後、加工部分のスミアを除去するデスミア処理を行うことが望ましい。
【００４１】
次に、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことでスルーホール２１の内壁にスルーホール導体２２を形成し、銅張積層板の両面に銅めっき層を形成する。  その後、スルーホール導体２２内をエポキシ樹脂等の樹脂穴埋め材２３で充填し、さらに、銅張積層板の両面の銅箔上に形成された銅めっき層を所望の形状にエッチングして銅張積層板の表面及び裏面に導体層３１，３２を構成するビアランド３１Ａ，３２Ａ及び第１の配線３１Ｂ，３２Ｂをそれぞれ形成する（図９参照）。
【００４２】
なお、導体層３１，３２を構成するビアランド３１Ａ，３２Ａ及び第１の配線３１Ｂ，３２Ｂの表面は、銅表面粗化剤（例えば、メックエッチンボンドＣＺ：メック社製）により粗化しておくことが好ましい。
【００４３】
次に、第１の配線３１Ｂ，３２Ｂ間に導電性ペーストをインクジェット方式、インジェクション方式又はマスク印刷方式等により塗布した後、焼結処理を行い、導体層３１，３２を構成する第２の配線３１Ｃ，３２Ｃをそれぞれ形成する（図１０参照）。
【００４４】
次に、コア基板２の表面側及び裏面側に樹脂フィルムを積層し、真空下において加圧加熱することにより硬化させて絶縁層４１，４２を形成する。これにより、コア基板２の表面及び裏面が絶縁層４１，４２により覆われる。
【００４５】
次に、絶縁層４１，４２に対して、例えばＣＯ２ガスレーザやＹＡＧレーザから所定強度のレーザ光を照射し、ビアホール４１Ａ，４２Ａをそれぞれ形成する。その後、ビアホール４１Ａ，４２Ａを含む絶縁層４１，４２に対して粗化処理を実施する。なお、絶縁層４１，４２がフィラーを含む場合、粗化処理を実施するとフィラーが遊離して絶縁層４１，４２上に残存するため適宜水洗を行う。
【００４６】
次に、ビアホール４１Ａ，４２Ａに対してデスミア処理及びアウトラインエッチングを施し、ビアホール４１Ａ，４２Ａ内を洗浄する。なお、上記水洗とデスミア処理との間にエアーブロー処理を行ってもよい。水洗により遊離したフィラーが完全に除去されていない場合でも、エアーブロー処理によりフィラーの残存をより確実に抑制することができる。
【００４７】
次に、絶縁層４１，４２に対して、電解めっきのためのシード層（第１の導体層）を形成する。なお、シード層は、従来公知の手法、例えば、無電解銅めっき、スパッタ（ＰＶＤ）や真空蒸着等により形成することができる。
【００４８】
その後、絶縁層４１，４２上のシード層上に所望のパターンの開口を有する感光性樹脂からなるレジスト層を形成し、レジスト層の非形成部分に電解銅めっきを行うことにより、第２の導体層を形成する。その結果、ビア導体５１，５２がそれぞれ形成されるとともに、導体層３３，３４を構成するビアランド３３Ａ，３４Ａ及び第１の配線３３Ｂ，３４Ｂがそれぞれ形成される。なお、ビア導体５１，５２、ビアランド３３Ａ，３４Ａ及び第１の配線３３Ｂ，３４Ｂをそれぞれ形成した後、レジスト層及びレジスト層の下のシード層を除去する（図１１参照）。
【００４９】
なお、導体層３３，３４を構成するビアランド３３Ａ，３４Ａ及び第１の配線３３Ｂ，３４Ｂの表面は、銅表面粗化剤（例えば、メックエッチンボンドＣＺ：メック社製）により粗化しておくことが好ましい。
【００５０】
次に、第１の配線３３Ｂ，３４Ｂ間に導電性ペーストをインクジェット方式、インジェクション方式又はマスク印刷方式等により塗布した後、焼結処理を行い、導体層３３，３４を構成する第２の配線３３Ｃ，３４Ｃを形成する（図１２参照）。
【００５１】
次に、導体層３３，３４を覆うようにして、絶縁層４１，４２上に樹脂フィルムを積層し、真空下において加圧加熱することにより硬化させて絶縁層４３，４４をそれぞれ形成する。
【００５２】
次に、図１１を参照して説明した場合と同様にして、絶縁層４３，４４に対して、例えばＣＯ２ガスレーザやＹＡＧレーザから所定強度のレーザ光を照射し、ビアホール４３Ａ，４４Ａをそれぞれ形成した後、ビアホール４３Ａ，４４Ａを含む絶縁層４３，４４に対して粗化処理を実施する。
【００５３】
次に、ビアホール４３Ａ，４４Ａに対してデスミア処理及びアウトラインエッチングを施し、ビアホール４３Ａ，４４Ａ内を洗浄する。次に、絶縁層４３，４４に対して、電解めっきのためのシード層（第１の導体層）を形成する。なお、シード層は、従来公知の手法、例えば、無電解銅めっき、スパッタ（ＰＶＤ）や真空蒸着等により形成することができる。
【００５４】
その後、絶縁層４３，４４上のシード層上に所望のパターンの開口を有するレジスト層を形成し、レジスト層の非形成部分に電解銅めっきを行うことにより、第２の導体層を形成する。その結果、ビア導体５３，５４がそれぞれ形成されるとともに、導体層３５，３６を構成するビアランド３５Ａ，３６Ａ，第１の配線３５Ｂ，３６Ｂ及び接続端子３５Ｄ，３６Ｄがそれぞれ形成される。なお、ビア導体５３，５４、ビアランド３５Ａ，３６Ａ，第１の配線３５Ｂ，３６Ｂ及び接続端子３５Ｄ，３６Ｄをそれぞれ形成した後、レジスト層及びレジスト層の下のシード層を除去する（図１３参照）。
【００５５】
なお、導体層３５，３６を構成するビアランド３５Ａ，３６Ａ及び第１の配線３５Ｂ，３６Ｂの表面は、銅表面粗化剤（例えば、メックエッチンボンドＣＺ：メック社製）により粗化しておくことが好ましい。
【００５６】
次に、第１の配線３５Ｂ，３６Ｂ間に導電性ペーストをインクジェット方式、インジェクション方式又はマスク印刷方式等により塗布した後、焼結処理を行い導体層３５，３６を構成する第２の配線３５Ｃ，３６Ｃを形成する（図１４参照）。
【００５７】
次に、感光性樹脂からなるフィルム状のソルダーレジスト材を、導体層３５，３６を含む絶縁層４３，４４上にそれぞれ積層し、ソルダーレジスト層６１，６２を形成する（図１５参照）。次に、接続端子３５Ｄ，３６Ｄを露出させる開口部６１Ａ，６２Ａをソルダーレジスト層６１，６２に形成し、本実施形態の配線基板１００を得る（図３参照）。
【００５８】
なお、本実施形態においては、必要に応じて、ソルダーレジスト層６１，６２の開口部６１Ａ，６２Ａから露出する接続端子３５Ｄ，３６Ｄを覆うようにして、例えばＮｉ／Ａｕめっき膜からなるバリアメタル層を形成してもよい。
【００５９】
図１６〜図２０は、第１の配線３３Ｂ及び第２の配線３３Ｃの形成方法を説明する図である。ここでは、図５，図１６〜図２０を参照して、導体層３３を構成する第１の配線３３Ｂ及び第２の配線３３Ｃの製造方法について詳細に説明する。なお、導体層３１，３２，３４〜３６を構成する第１の配線３１Ｂ，３２Ｂ，３４Ｂ〜３６Ｂ及び第２の配線３１Ｃ，３２Ｃ，３４Ｃ〜３６Ｃの構成は、第１の配線３３Ｂ及び第２の配線３３Ｃとそれぞれ略同一であるため、重複する説明を省略する。
【００６０】
初めに、絶縁層４１上に、電解めっきのためのシード層Ｍ１（第１の導体層）を形成する（図１６参照）。シード層Ｍ１は、従来公知の手法、例えば、無電解銅めっき、スパッタ（ＰＶＤ）や真空蒸着等により形成することができる。
【００６１】
次に、絶縁層４１のシード層Ｍ１上に感光性樹脂からなるレジスト層Ｒを積層し、所望のパターンに開口Ａを形成する（図１７参照）。次に、電解銅めっきにより、レジスト層Ｒの開口Ａから露出するシード層Ｍ１上に銅めっき層Ｍ２（第２の導体層）を形成する（図１８参照）。
【００６２】
次に、レジスト層ＲをＫＯＨ等の剥離液を用いて剥離する（図１９参照）。次に、レジスト層Ｒの除去により露出したシード層Ｍ１を薬液を用いたエッチング処理により除去し（図２０参照）、シード層Ｍ１及び銅めっき層Ｍ２により構成される第１の配線３３Ｂを形成する。
【００６３】
次に、インクジェット方式、インジェクション方式及びマスク印刷方式等により、第１の配線３３Ｂ間に導電性ペーストを塗布する。導電性ペーストの塗布後、アニール、プラズマへの暴露、レーザ光の照射等により焼結処理を行い、第２の配線３３Ｃを得る（図５参照）。
【００６４】
以上のように本実施形態では、第２の配線の幅方向の断面形状が、上端から下端に向かって幅が広がる順テーパ形状となっている。また、第２の配線の高さが、第１の配線の高さよりも低い。このため、絶縁層を積層した際に、第１の配線及び第２の配線間に絶縁層となる樹脂フィルムが充填され易く、配線間にボイド（空隙）が生じることを効果的に抑制することができる。また、第１の配線及び第２の配線間にレジスト層の一部が剥離されずに残ることを抑制することができる。
【００６５】
さらに、第１の配線を、いわゆるセミアディティブ法により形成し、第２の配線を、第１の配線間に導電性ペーストを塗布して形成している。このため、第１の配線と第２の配線とをセミアディティブ法により形成する場合と比べて、電解めっきにより配線を形成するために形成するレジスト層の開口の間隔が広くなるので、開口形成後のレジスト層が曲がったり、倒れてしまうという問題が生じることを低減できる。
【００６６】
（その他の実施形態）
上記の実施形態では、導電性ペーストを一度塗布するだけで第２の配線３３Ｃを形成していたが、図２１に示すように、導電性ペーストを複数回重ね塗りして第２の配線３３Ｃを形成するようにしてもよい。この場合、第２の配線３３Ｃの幅方向における断面積が増加するため、配線抵抗を低くすることができる。また、上記実施形態では、第２の配線を全ての導体層に形成したが、特定の導体層や特定の箇所にのみ形成するようにしてもよい。
【符号の説明】
【００６７】
２…コア基板
２１…スルーホール
２２…スルーホール導体
２３…樹脂製穴埋め材
３１〜３６…導体層
３１Ａ〜３６Ａ…ビアランド
３１Ｂ〜３６Ｂ…第１の配線
３１Ｃ〜３６Ｃ…第２の配線
３５Ｄ，３６Ｄ…接続端子
４１〜４４…絶縁層
４１Ａ〜４４Ａ…ビアホール
５１〜５４…ビア導体
６１，６２…ソルダーレジスト層
６１Ａ，６２Ａ…開口部
１００…配線基板
【図１】
2015207711.tif 000003
【図２】
2015207711.tif 000004
【図３】
2015207711.tif 000005
【図４】
2015207711.tif 000006
【図５】
2015207711.tif 000007
【図６】
2015207711.tif 000008
【図７】
2015207711.tif 000009
【図８】
2015207711.tif 000010
【図９】
2015207711.tif 000011
【図１０】
2015207711.tif 000012
【図１１】
2015207711.tif 000013
【図１２】
2015207711.tif 000014
【図１３】
2015207711.tif 000015
【図１４】
2015207711.tif 000016
【図１５】
2015207711.tif 000017
【図１６】
2015207711.tif 000018
【図１７】
2015207711.tif 000019
【図１８】
2015207711.tif 000020
【図１９】
2015207711.tif 000021
【図２０】
2015207711.tif 000022
【図２１】
2015207711.tif 000023