(57)【要約】      （修正有）【課題】ディスプレイ用パネルの製造工程における帯電を抑制可能なディスプレイ用ガラス基板、及びディスプレイ用ガラス基板の製造方法を提供する。【解決手段】ディスプレイ用ガラス基板１０の製造方法は、ガラス基板１０を作製する工程と、前記ガラス基板１０の主表面１２，１４のうち一方のガラス表面に表面処理をして表面凹凸を形成する工程と、を有する。前記表面凹凸の面粗さ中心面から０．８ｎｍ以上の高さを有する凸部が分散して設けられ、前記凸部の前記ガラス表面の面積に占める面積比率が０．５〜５％、かつ面積増分率が少なくとも０．２％となるように前記表面処理が行われる。【選択図】図１
2015067512.tif 000002
【特許請求の範囲】
【請求項１】
ディスプレイ用ガラス基板であって、
前記ガラス基板の主表面のうち一方のガラス表面には、表面凹凸の面粗さ中心面から０．８ｎｍ以上の高さを有する凸部が分散して設けられ、前記凸部の前記ガラス表面の面積に占める面積比率が少なくとも０．５％であり、
前記凸部が設けられた一方のガラス表面において、
原子間力顕微鏡を用いて前記一方のガラス表面の１μｍ×１μｍのスキャン範囲を測定して得られる３次元データから算出される表面積であって、前記一方のガラス表面の前記スキャン範囲における表面積である実面積Ｓ1と、前記スキャン範囲の幾何学的形状の面積である測定面積Ｓ0とに基づいて、下記の式（ＩＩ）：
ｄＳ＝［（Ｓ1−Ｓ0）／Ｓ0］×１００（％）  （ＩＩ）
により算出される値ｄＳである面積増分率が少なくとも０．２％であり、
前記ガラス基板の主表面のうち前記一方のガラス表面と反対側の他方のガラス表面はデバイス面として用いられる、ことを特徴とするディスプレイ用ガラス基板。
【請求項２】
前記凸部が設けられた一方のガラス表面における算術平均粗さＲａが０．７ｎｍ未満である、請求項１に記載のディスプレイ用ガラス基板。
【請求項３】
前記他方のガラス表面は、低温ポリシリコン半導体あるいは酸化物半導体が形成される面である、請求項１又は２に記載のディスプレイ用ガラス基板。
【請求項４】
ディスプレイ用ガラス基板の製造方法であって、
ガラス基板を作製する工程と、
前記ガラス基板の主表面のうち一方のガラス表面に表面処理をして表面凹凸を形成する
工程を有し、
前記表面凹凸を形成する工程では、前記表面処理された前記一方のガラス表面において、前記表面凹凸の面粗さ中心面から０．８ｎｍ以上の高さを有する凸部を形成し、前記凸部の前記ガラス表面の面積に占める面積比率が少なくとも０．５％、かつ
前記凸部が設けられた一方のガラス表面において、
原子間力顕微鏡を用いて前記一方のガラス表面の１μｍ×１μｍのスキャン範囲を測定して得られる３次元データから算出される表面積であって、前記表面凹凸を形成する工程で表面処理された前記一方のガラス表面の前記スキャン範囲における表面積である実面積Ｓ1と、前記スキャン範囲の幾何学的形状の面積である測定面積Ｓ0とに基づいて、下記の式（ＩＩ）：  
ｄＳ＝［（Ｓ1−Ｓ0）／Ｓ0］×１００（％）  （ＩＩ）
により算出される値ｄＳである面積増分率が少なくとも０．２％、となるよう処理する、
ことを特徴とするディスプレイ用ガラス基板の製造方法。
【請求項５】
前記表面凹凸を形成する工程は、前記一方の表面をアルカリ系液剤により表面処理する、請求項４に記載のディスプレイ用ガラス基板の製造方法。
【請求項６】
前記表面凹凸を形成する工程は、
前記一方の表面に洗浄治具が物理的に接触し、前記一方の表面を洗浄しつつ凹凸を形成する請求項４又は５に記載のディスプレイ用ガラス基板の製造方法。
【請求項７】
前記表面凹凸を形成する工程は、
前記一方の表面に超音波を照射し、前記一方の表面を洗浄しつつ凹凸を形成する請求項４又は５に記載のディスプレイ用ガラス基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイ、プラズマディスプレイ、有機ＥＬディスプレイ等のフラットパネルディスプレイに用いるディスプレイ用ガラス基板の製造方法、ガラス基板及びディスプレイ用パネルに関する。
【背景技術】
【０００２】
従来より、表示用パネルとして用いられる液晶ディスプレイパネル、プラズマディスプレイパネル、あるいは有機ＥＬディスプレイパネル等を用いたフラットパネルディスプレイの製造では、露光装置を用いてフォトリソグラフィにより精細な薄膜パターンがガラス基板上に形成される。
【０００３】
これらのフラットパネルディスプレイに使用されるディスプレイパネルは、製造ラインにガラス基板を投入後、搬送、成膜、フォトリソグラフィ、エッチング、ドーピング、あるいは配線等の各処理を経て製造される。各処理では、様々な要因によって、ガラス基板を含んだパネルは帯電し易い環境に置かれる。例えば、ガラス基板を製造ラインに投入するとき、合紙を挟んで積層された複数のガラス基板の中から、合紙を剥離除去してガラス基板を１枚ずつ取り出す。このときガラス基板は合紙の除去に際して帯電し易い。また、成膜等のために半導体製造装置を用いる場合、ガラス基板を載置テーブルに載せて成膜を行う。このとき、ガラス基板には気流による帯電や剥離帯電、摩擦帯電が生じやすい。剥離帯電は、載置テーブルに密着させたガラス基板を載置テーブルから取り除く場合に生じる帯電である。摩擦帯電は、ガラス基板とガラス基板に接触する部材との摩擦により生じる帯電である。
【０００４】
このような帯電は種々の問題を引き起こすため、可能な限り帯電しないことが好ましい。例えば、ガラス基板上にＴＦＴ（Thin Film Transistor）及び配線パターンが形成される場合、帯電により塵や埃などの異物がガラス基板や配線パターンに付着することによって配線パターンの欠損、剥離が生じる場合がある。また蓄積された電荷の放電によりＴＦＴの破壊（静電破壊）等が生じる場合がある。また、上記帯電によりガラス基板が載置テーブルに張り付く場合があり、載置テーブルから取り除くときガラス基板が割れる場合もある。
【０００５】
このような状況下、イオナイザを用いて、帯電したガラス基板の除電を行う方法が知られている（特許文献１）。また、露光装置において、処理基板（ガラス基板）を載置するステージの表面が１〜１００μｍの表面粗さを有する露光装置も知られている（特許文献２）。
これに対して、接触状態からガラス基板を剥離したときに生じる帯電を抑制できるディスプレイ用ガラス基板が知られている（特許文献３）。具体的には、当該ガラス基板は、板厚が０．３〜６ｍｍのディスプレイ用ガラス基板であって、測定長さを２００ｍｍとし、カットオフ値を０．８〜２５ｍｍとする位相補償２ＲＣ帯域フィルタを用いた触針式表面粗さ測定器で測定されるＷCA（ろ波中心線うねり ）の平均値が０．０３〜０．５μｍである。当該ガラス基板は、載置テーブルとの間の接触面積を低減し、しかも帯電を抑制することができる、とされている。
さらに、算術平均粗さＲａが０．３〜１．５ｎｍになるようにガラス表面を化学処理することも知られている（特許文献４）。具体的には、ガラス基板の算術平均粗さＲａを０．３〜１．５ｎｍとすることにより、ガラス基板と載置テーブルとの間の接触面積を減少させることができ、その結果、帯電量を低減することができるとされている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−６４９５０号公報
【特許文献２】特開２００７−３２２６３０号公報
【特許文献３】特開２００２−７２９２２号公報
【特許文献４】特開２０１０−２７５１６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、ガラス基板のガラス表面に表面凹凸を形成するために、上記ＷCA（ろ波中心線うねり ）の平均値を０．０３〜０．５μｍとしても、また、算術平均粗さＲａが０．３〜１．５ｎｍになるようにガラス表面を化学処理しても、帯電防止の効果を十分に得ることができない場合がある。特に、線幅やピッチが狭い配線パターンと共に用いられる高精細・高解像度ディスプレイ向けの、例えば、酸化物半導体や低温ポリシリコン半導体が形成されるガラス基板について、従来の上記パラメータを用いた管理では、高精細・高解像度ディスプレイ向けのガラス基板の品質要求に応えることは十分でなかった。例えば、高精細・高解像度ディスプレイ向けのガラス基板では、形成される配線パターンに微小欠陥が生じただけでディスプレイとして不適とされる。また、配線パターンの線幅や配線パターンのピッチ間隔が狭いと、帯電に起因した放電によって、たとえ低いレベルの放電であっても、半導体素子の静電破壊が発生しやすい、という問題もある。
【０００８】
そこで、本発明は、ガラス基板の移動や搬送時の帯電を抑制することができ、また半導体製造装置において載置テーブルとガラス基板が接触した状態からガラス基板を載置テーブルから除去するとき、この除去の際に帯電を生じ難くすることができるディスプレイ用ガラス基板、ガラス基板の製造方法、さらにこのガラス基板を用いたディスプレイ用パネルを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様は、ガラス基板である。当該ガラス基板の主表面のうち一方のガラス表面には、表面凹凸の面粗さ中心面から０．８ｎｍ以上の高さを有する凸部が分散して設けられている。前記凸部の前記ガラス表面の面積に占める面積比率は少なくとも０．５％である。さらに、前記凸部が設けられた一方のガラス表面における面積増分率は少なくとも０．２％である。前記ガラス基板の主表面のうち前記一方のガラス表面と反対側の他方のガラス表面はデバイス面として用いられる。
面積増分率は、実面積Ｓ1と、測定面積Ｓ0とに基づいて、下記の式（ＩＩ）：
ｄＳ＝［（Ｓ1−Ｓ0）／Ｓ0］×１００（％）  （ＩＩ）
により算出される値ｄＳである。実面積Ｓ1は、原子間力顕微鏡を用いて一方のガラス表面の１μｍ×１μｍのスキャン範囲を測定して得られる３次元データから算出される表面積であって、一方のガラス表面のスキャン範囲における表面積である。測定面積Ｓ0は、スキャン範囲の幾何学的形状の面積である。
【００１０】
前記一方の表面のＲａは０．７ｎｍ未満であり、好ましくは０．５ｎｍ未満である。
【００１１】
また、前記ガラス基板は、半導体素子形成用ガラス基板であることが好ましい。特に、前記半導体素子形成用ガラス基板の、前記ガラス表面と反対側の主表面は、低温ポリシリコン半導体あるいは酸化物半導体が形成される面であることが好ましい。
【００１２】
本発明の一態様は、半導体素子が形成されるディスプレイ用ガラス基板の製造方法である。ディスプレイ用ガラス基板の製造方法は、
ガラス基板を作製する工程と、
前記ガラス基板の主表面のうち一方のガラス表面に表面処理をして表面凹凸を形成する工程と、を有する。前記ガラス基板の主表面のうち前記一方のガラス表面と反対側の他方のガラス表面はデバイス面として用いられる。
前記表面処理された前記一方のガラス表面において、前記表面凹凸の面粗さ中心面から０．８ｎｍ以上の高さを有する凸部が分散して設けられ、前記凸部の前記ガラス表面の面積に占める面積比率が少なくとも０．５％となるように前記表面処理が行われる。
前記表面凹凸を形成する工程では、少なくとも前記一方の表面をアルカリ系液剤により表面処理することにより、面積増分率を少なくとも０．２％となるよう処理する。
面積増分率は、実面積Ｓ1と、測定面積Ｓ0とに基づいて、下記の式（ＩＩ）：
ｄＳ＝［（Ｓ1−Ｓ0）／Ｓ0］×１００（％）  （ＩＩ）
により算出される値ｄＳである。実面積Ｓ1は、原子間力顕微鏡を用いて一方の表面の１μｍ×１μｍのスキャン範囲を測定して得られる３次元データから算出される表面積であって、表面凹凸を形成する工程で表面処理された一方の表面のスキャン範囲における表面積である。測定面積Ｓ0は、スキャン範囲の幾何学的形状の面積である。
【００１３】
前記アルカリ系液剤とはアルカリ系洗剤又はアルカリ系溶液である。前記表面凹凸を形成する工程では、前記アルカリ系液剤が、一方の表面に供給されると共に、一方の表面に対する洗浄治具の接触により、前記一方の表面を洗浄かつエッチングしてもよい。また、一方の表面に超音波を照射して、前記一方の表面を洗浄かつエッチングしてもよい。
【発明の効果】
【００１４】
上述の態様のディスプレイ用ガラス基板およびガラス基板の製造方法、ディスプレイ用パネルによれば、ガラス基板の移動や搬送時の帯電を抑制することができる。また、ディスプレイパネル製造工程において、載置テーブルとガラス基板が接触した状態からガラス基板を載置テーブルから除去するとき、この除去の際に帯電を生じ難くすることができる。また、ディスプレイ用パネルに形成される半導体素子の静電破壊も抑制され得る。
【図面の簡単な説明】
【００１５】
【図１】本実施形態のガラス基板の断面図である。
【図２】本実施形態のガラス基板の製造方法のフローチャートを示す。
【図３】ガラス表面の面粗さ中心面から所定の高さを有する凸部の領域を説明するための図である。
【図４】本実施形態のガラス基板の製造方法に用いられる装置の概略を示す図である。
【図５】本実施形態の変形例の製造方法に用いられる装置の概略を示す図である。
【図６】ガラス帯電性を評価するための装置の概略を示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明のディスプレイ用ガラス基板の製造方法、ガラス基板及びディスプレイ用パネルについて本実施形態に基づいて詳細に説明する。
本発明におけるガラス表面の表面凹凸は、原子間力顕微鏡（ParkSystems社製、モデルXE-100）を、適切な校正がされた状態でノンコンタクトモードで計測されたものをいう。また、計測では、算術平均粗さＲａが１ｎｍ未満のような面粗さの小さい表面を測定するために、原子間力顕微鏡が調整される。
計測条件としては、
・スキャンエリアは１μｍ角、
・スキャンレートは０．８Ｈｚ、
・サーボゲインは１．５、
・サンプリングは２５６ポイント×２５６ポイント、
・セットポイントは自動設定（手動設定でもよい）、である。
【００１７】
図１は、本実施形態のディスプレイガラス基板の製造方法により製造されるガラス基板１０の断面図である。
ガラス基板１０は、液晶ディスプレイパネル、プラズマディスプレイパネル、有機ＥＬディスプレイパネル等のフラットパネルディスプレイに用いられる。ガラス基板１０は、さらに、太陽電池パネルのガラス基板として用いることもできる。例えば、厚さが０.１〜０.８ｍｍで、サイズが５５０ｍｍ×６５０ｍｍ〜２２００ｍｍ×２５００ｍｍのガラス基板である。ガラス基板には、ガラス基板の製造後、ガラス基板の主表面に半導体素子が形成される。ガラス基板１０の一方のガラス表面１２は、ＴＦＴ等の半導体素子を形成する面（半導体素子形成面）であり、低温ポリシリコン薄膜やＩＴＯ（Indium Thin Oxide）薄膜等の複数層の薄膜を形成する半導体素子形成面（低温ポリシリコン半導体あるいは酸化物半導体が形成される面）である。ＴＦＴには、例えば、配線の最小線幅が４μｍ未満であり、ゲート絶縁膜の膜厚が１００ｎｍ未満である回路を有するものが含まれる。高精細・高解像度向けのディスプレイ用パネルでは、配線の最小線幅は、例えば、４μ未満に形成され、ゲート絶縁膜の膜厚は１００ｎｍ未満に形成され、より高精細化を目的として５０ｎｍ未満に形成される場合もある。
【００１８】
次に、本実施形態に係るガラス基板の製造方法について説明する。
本実施形態では、オーバーフローダウンドロー法を用いてガラス基板を製造した。図２は、ガラス基板の製造工程を示すフローチャートである。ガラス基板の製造工程は、主として、ガラス原料を熔解して板状のガラスに成形するガラス板製造工程（ステップＳ１０）と、製造されたガラス板を所定のサイズに切断して、端面加工を行う切断・加工工程（ステップ２０）と、加工されたガラス板に対して所定の表面状態を持たせるために洗浄、表面処理を行う洗浄・面処理工程（ステップ３０）とからなる。
【００１９】
本実施形態のガラス基板では、ガラス表面１２と反対側で、ガラス表面１２に対向するガラス表面１４は、エッチングなどの表面処理により粗面化処理面となっている。具体的には、ガラス表面１４の表面凹凸の面粗さ中心面から０．８ｎｍ以上の高さを有する凸部が設けられ、かつ、その凸部のガラス表面１４の全面積に占める面積比率が０．５〜５％となっている。そして、粗面化処理面における表面積は、表面処理前のガラス表面の表面積より大きい。粗面化表面１２ｂの面積増分率は、少なくとも０．２％であり、好ましくは、少なくとも０．４％である。
【００２０】
本発明者は、ガラス表面１４の表面凹凸の面粗さ中心面から０．８ｎｍ以上の高さを有する凸部をガラス基板の裏面側に分散して形成することで、ガラス基板への帯電を抑制すると共に、ガラス表面１４の表面積を大きくすることで、ガラス基板に帯電した静電気を、静電破壊を伴うことなく放電することで、ガラス基板が保持する静電気を抑制することができるとの知見に至った。
【００２１】
さらに本実施形態によれば、ガラス基板の表面１４のＲａを０．７ｎｍ以上にすることなく、粗面化処理面における面積増分率を０．２％以上にした。ガラス表面１４の算術平均粗さＲａが大きい、例えば、Ｒａが０．７ｎｍを超えるように粗面化が行われると、ガラス基板の出荷梱包前などに行われるガラス基板の検査において、検査機が粗面化処理を行ったガラス基板について、付着物・パーティクル等が多い不良品という誤判定をしてしまい、歩留まりを下げる原因となる場合がある。好ましくはＲａは０．５ｎｍ未満となるよう処理する。
【００２２】
図３を用いて、本実施形態のガラス基板のガラス表面１４（粗面化処理面）について説明する。粗面化処理面１４は、エッチングなどの表面処理によって微小な凹凸が形成される面である。粗面化処理面１４は、凸部が分散して形成される。凸部は、ガラス表面の面粗さ中心面からの高さが０．８ｎｍ以上の部分である。エッチングなどの表面処理により、凸部面積比率が０．５％〜５％となるよう表面処理される。凸部の面積比率は、任意領域に占める凸部の面積の比率である。本実施形態の測定における任意領域は、一辺の長さが１μｍの正方形の形状を有し、粗面化処理面を構成する一領域である。すなわち、粗面化処理面に含まれる任意の１μｍ四方の正方形の領域が凸部を有し、０．８ｎｍ以上の高さを有する凸部の面積比率が０．５〜５％の範囲内となるよう処理される。
【００２３】
ガラス表面に形成される凸部について説明する。図３は、粗面化処理面の表面プロファイル形状の例を説明するための図である。図３では、粗面化処理面１４の面粗さ中心が、平均基準線ｍとして示されている。平均基準線ｍからの高さが０．８ｎｍ以上である凸部が、ハッチングされた領域ｚとして示されている。あるポイントにおける平均基準線ｍからの高さは、そのポイントが平均基準線ｍより上方にある場合は正の値であり、そのポイントが平均基準線ｍより下方にある場合は負の値である。平均基準線ｍは、平均基準線ｍを基準とする表面プロファイル形状の各ポイントでの高さを合計した値が０となる高さに位置する。
【００２４】
本実施形態では、凸部面積比率が０．５％以上となるようにガラス表面１４を表面処理して、ガラス基板１０とガラス基板の支持体（例えば、載置テーブル）との間の距離を十分に保持することで、ガラス基板１０の帯電が抑制される。凸部面積比率が０．５％未満である場合には、粗面化処理面１４に形成される凸部の周囲の部分がテーブル表面と接触しやすくなるため、凸部がガラス基板１０を十分に支持することができない。そのため、ガラス基板１０とテーブル表面との間の距離を十分に保持できず、ガラス基板１０が帯電する。
【００２５】
一方で、ガラスに帯電してしまった静電気は、静電破壊を伴うことなくガラス基板から放出されることが好ましい。ガラス基板の表面積を増加させることで、ガラス表面において電荷を移動させ、接地部、アースなどの接触部材からガラス基板の面内に帯電した電荷を逃がすことが好ましい。
【００２６】
ガラス基板１０の表面には、ガラス基板１０の周囲の雰囲気に存在する水分子が付着する。具体的には、ガラス基板１０の表面に、水分子が物理的に吸着する。また、ガラス基板１０の表面に存在するシラノール構造（Ｓｉ−ＯＨ）のヒドロキシル基に、水分子が水素結合する。そのため、ガラス基板１０の表面は、水分を保持することができ、ガラス基板１０の表面には、水分子の膜が形成される。
【００２７】
水分子の膜において、ガラス基板１０の表面に近い下層の水分子は、ガラス基板１０の表面との吸着力によって移動しにくい。一方、上層の水分子は、ガラス基板１０の表面との吸着力が小さいので、ガラス基板１０の表面に形成される水分子の膜の中を容易に移動することができる。
【００２８】
また、水中において、水分子の一部は、Ｈ+イオンとＯＨ-イオンとに解離している。そして、水中には、水分子がＨ+イオンと会合することによって生成されたＨ3Ｏ+およびＨ9Ｏ4+等が存在する。そのため、ガラス基板１０の表面に形成される水分子の膜の上層では、Ｈ3Ｏ+およびＨ9Ｏ4+等が、ガラス基板１０の表面に沿って移動すると考えられる。
【００２９】
本実施形態では、ガラス基板１０の粗面化表面１４は、エッチングによる粗面化処理が行われる。粗面化処理によって、粗面化表面１４の表面積が増加する。粗面化表面１４の表面積の増加によって、粗面化表面１４に付着する水分子の数が増加する。従って、ガラス基板１０の粗面化表面１４が保持できる水分量は、エッチングされる前の粗面化表面１４が保持する水分量より大きい。
【００３０】
そして、ガラス基板１０の粗面化表面１４に保持される水分量が多いほど、粗面化表面１４に形成される水分子の膜が厚くなると考えることができる。そのため、粗面化表面１４の保持水分量が多いほど、水分子の膜の中を容易に移動することができるＨ3Ｏ+およびＨ9Ｏ4+等の数が増加するので、粗面化表面１４の表面抵抗が減少すると考えられる。ガラス基板１０の粗面化表面１４の表面抵抗が小さいほど、粗面化表面１４において電荷が移動しやすい。そのため、粗面化表面１４の表面抵抗が小さいほど、粗面化表面１４から電荷が漏洩しやすく、粗面化表面１４の帯電がより効果的に抑制される。すなわち、ガラス基板１０の粗面化表面１４のエッチングなどの表面処理を、粗面化表面１４の表面積が増加するように行うことで、ガラス基板１０に蓄積された静電気は、粗面化表面１４から放出されやすくなる。
【００３１】
エッチング処理されたガラス基板の表面の面積増分率は、実面積Ｓ1と、測定面積Ｓ0とに基づいて、下記の式（ＩＩＩ）：
ｄＳ＝［（Ｓ1−Ｓ0）／Ｓ0］×１００（％）  （ＩＩＩ）
により算出される値ｄＳである。実面積Ｓ1は、原子間力顕微鏡を用いて粗面化表面１４の１μｍ×１μｍのスキャン範囲を測定して得られる３次元データから算出される表面積であって、粗面化表面１４のスキャン範囲における表面積である。測定面積Ｓ0は、スキャン範囲の幾何学的形状の面積である。
【００３２】
本実施形態の洗浄・面処理工程では、加工されたガラス板の表面から有機物やガラス付着物などの異物を除去する洗浄が行われる。図４は、洗浄・面処理工程の一例を示す図である。加工されたガラス板は、ローラ２０によりガラス表面１４（ガラス板裏面）側が支持され搬送されるとともに、第１処理装置３０、第２処理装置４０に搬入される。第１処理装置３０、第２処理装置４０は、洗浄装置とエッチング装置を兼ねるものである。処理装置の内部では、ローラ２０によりガラス板の裏面側が支持され搬送されると共に、ガラス板の表裏面側に設けられる洗浄ブラシ２２、２４によりガラス板の表裏面が物理的に洗浄される。また、洗浄液や純水などは、図示しないノズルによりガラス基板の表裏面に選択的に供給される。処理装置３０、４０を通過したガラス板は、図示しない洗浄装置により、純水などによりリンスされた後、乾燥される。これによりディスプレイ用ガラス基板が製造される。
【００３３】
本実施形態における洗浄・面処理工程では、アルカリ系液剤を用いて洗浄処理・エッチング処理を行っている。アルカリ系液剤とは、ＫＯＨやＮａＯＨを水に溶かしたアルカリ系溶液や、アルカリ系溶液にさらにキレート剤や界面活性剤を添加して洗浄液としたアルカリ系洗剤が含まれるものをいう。
【００３４】
本実施形態では、第１処理装置３０では、ＮａＯＨ系洗剤を用いて、第２処理装置４０では、ＮａＯＨ系溶液を用いて、それぞれの装置内で、ガラス表面１２、１４に対して洗浄処理を行うと共に、ガラス表面１４に対して供給されるアルカリ系溶液のＮａＯＨ濃度を、例えば１０％程度と高くすることで、溶液に含まれるＯＨ基によってガラス表面１４の粗面化を行っている。ＮａＯＨ系液剤を裏面側に対して選択的に供給し、表面側に対しては純水、又はアルカリ濃度の低い洗剤を供給することで、ガラス表裏面が選択的に洗浄・表面処理される。アルカリ系溶液としては、ＮａＯＨ水溶液の濃度を管理して用いることができる。ＮａＯＨ系のアルカリ性洗剤としては、横浜油脂工業株式会社のＬＧＬや、パーカーコーポレーションのＬＣＧシリーズがある。また、ＫＯＨ系のアルカリ性洗剤としては横浜油脂工業株式会社のＫＧなどがある。
【００３５】
本実施形態によれば、洗浄処理中において粗面化処理をすることができる。例えば、従来の洗浄工程に代えて、高濃度のアルカリが含まれるアルカリ系液剤、アルカリ系洗剤を用いることで、洗浄とエッチングを同時に行うことができる。これにより、ガラス表面１４に対して所望の表面形状を形成するためエッチングなどの粗面化処理前に行われていた前洗浄工程が不要となる。また、ガラス表面１４の汚れを含む付着物の除去と同時に粗面化処理を行うため、洗浄後の搬送工程などにおける異物の再付着がない。したがって、エッチングムラが生じにくく、面内において、粗面化処理の均一性が高い、という効果を有する。
【００３６】
（変形例１）
上記実施形態では、第１処理装置３０にアルカリ系洗剤を用い、第２処理装置４０にアルカリ系溶液を用いて、ガラス基板の洗浄・表面処理を行ったが、第１処理装置３０にアルカリ系溶液、第２処理装置４０にアルカリ系溶液を用いてもよい。また、第１又は第２処理装置の一方のみを有し、表面処理をしてもよい。
【００３７】
（変形例２）
上記実施形態及び変形例１では、表裏面において使用する洗剤を変えることで、裏面側であるガラス表面１４の粗面化量を大きくする構成を説明をしたが、ガラス板の表裏面側で、アルカリ濃度の高いＮａＯＨ系液剤を用いて、洗浄及び粗面化を行ってもよい。本発明のエッチング処理によれば、ＨＦ系のエッチング剤を用いた粗面化よりもＲａが小さくコントロールしつつ、ガラス基板の帯電量を下げることができるため、素子形成面となる表面側のガラス表面１２をエッチングしたとしても、Ｒａを０．７ｎｍ未満に抑えつつ、帯電性を抑制したガラス基板を製造することができる。
【００３８】
（変形例３）
上記実施形態における洗浄装置では、ガラス板を１枚ずつ処理する枚葉処理装置である次第１処理装置３０、第２処理装置４０を用いて説明をしたが、図５に示すように、カセット５２に複数枚のガラス板１０をセットし洗浄槽５４に浸漬させるバッチ式ディッピング処理装置５０を用いてもよい。バッチ式ディッピング処理装置５０では、超音波をガラス板１０に当てることで、洗浄性・エッチング性を高めてもよい。本変形例においても、アルカリ濃度の高いＮａＯＨ系液剤を用いることで、実施形態と同様にガラス表面の粗面化が行われる。本変形例では、ガラス基板の表裏面において粗面化が行われることになるが、Ｒａを０．７ｎｍ未満、好ましくは０．５ｎｍ未満となるよう管理するとよい。なお、バッチ式ディッピング洗浄装置は、複数の洗浄槽を備え、後工程の純水槽においてリンスされた後、乾燥されガラス基板が製造される。
【００３９】
（ディスプレイ用パネル）
このようなガラス基板１０の主表面に半導体素子が形成されて、ディスプレイ用パネルが作製される。具体的には、ディスプレイ用パネルのガラス基板１０は、第１の主表面と第２の主表面を有する。第１の主表面は、表面凹凸の面粗さ中心面から０．８ｎｍ以上の高さを有する凸部が分散して設けられた上記ガラス表面１４となっており、上記凸部のガラス表面１４の面積に占める面積比率が０．５〜５％である。
第２の主表面は、第１の主表面（ガラス表面１４）と反対側の面であって、第２の主表面は上記ガラス表面１２となっており、半導体素子が形成されている。例えば、第２の主表面において、電極、配線パターン等のパターニングされた導体薄膜や半導体素子が形成されている。すなわち、第２の主表面において、電極用導体薄膜の形成や半導体薄膜の形成に加え、レジスト膜の形成、エッチング、レジスト剥離などのフォトリソグラフィ工程を経て、ディスプレイ用パネルが形成される。このようなディスプレイ用パネルにおいては、パネル作製工程中、ガラス基板１０の帯電あるいは帯電量が抑制されるので、半導体素子の静電破壊は抑制され得る。なお、ガラス基板１０のガラス表面１２には、半導体素子等を形成する代わりに、フォトリソグラフィ工程によって、ブラックマトリックスやＲＧＢパターンを含むカラーフィルタが形成されてもよい。
【００４０】
（ガラス組成）
ガラス基板１０のガラスの組成として、以下の成分を含むガラスが例示される。
・ＳｉＯ２:５０〜７０質量％、
・Ｂ２Ｏ３:５〜１８質量％、
・Ａｌ２Ｏ３:１０〜２５質量％、
・ＭｇＯ:０〜１０質量％、
・ＣａＯ:０〜２０質量％、
・ＳｒＯ:０〜２０質量％、
・ＢａＯ:０〜１０質量％、
・ＲＯ:５〜２０質量％（ただしＲはＭｇ、Ｃａ、ＳｒおよびＢａから選ばれる少な
くとも１種である）、
・Ｒ’２Ｏ:０〜２．０質量％（ただしＲ’はＬｉ、ＮａおよびＫから選ばれる少な
くとも１種である）、
・酸化スズ、酸化鉄および酸化セリウムから選ばれる少なくとも１種の金属酸化物を
合計で０．０５〜１．５質量％。
【００４１】
本実施形態のガラス基板１０では、ガラス表面１４の表面凹凸の面粗さ中心面から０．８ｎｍ以上の高さを有する凸部をガラス基板の裏面側に分散して形成することで、ガラス基板への帯電を抑制すると共に、ガラス表面１４の表面積を大きくすることで、ガラス基板に帯電した静電気を、静電破壊を伴うことなく放電することで、ガラス基板が保持する静電気を抑制することができる。
【００４２】
そして、ガラス基板の表面１４のＲａを０．７ｎｍ以上にすることなく、粗面化処理面における面積増分率を０．２％以上にした。ガラス表面１４の算術平均粗さＲａが大きい、例えば、Ｒａが０．７ｎｍを超えるように粗面化が行われると、ガラス基板の出荷梱包前などに行われるガラス基板の検査において、検査機が粗面化処理を行ったガラス基板について、付着物・パーティクル等が多い不良品という誤判定をしてしまい、歩留まりを下げる原因となる場合があるが、本実施形態では、検査機における歩留まりが低下することなく、帯電抑制に効果のあるガラス基板を得ることができる。
【００４３】
本発明者らは、上記実施形態のようにアルカリ濃度の高いアルカリ系液剤を用いたエッチング処理では、エッチングによるガラス表面の表面積増加率が、ＨＦ系エッチング処理と比較して、大きくなると考えている。具体的には、同程度のＲａとなるようアルカリ系液剤によるエッチングと、ＨＦ系エッチングとを行った場合では、アルカリ系液剤によるエッチングの方が表面積増加率を大きくできるという知見を得た。これにより、Ｒａを過度に大きくすることなく、所望の表面形状を形成することができることを可能にした。
【００４４】
本発明は上記実施形態、変形例に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。特に、線幅やピッチが狭い配線パターンと共に用いられる高精細・高解像度向けの、例えば、酸化物半導体や低温ポリシリコン半導体素子形成用のガラス基板について、従来のパラメータを用いた管理では、これらのガラス基板の品質要求に十分に応えることができなかった。本発明によれば、ガラス基板上に形成される配線電極の線幅が狭く、小さな欠陥でも許されない高精細・高解像度ディスプレイ向けのガラス基板において、帯電の問題を抑制することができる。
また、放電による問題を解消させるだけでなく、静電気によるガラス基板への異物の付着量を低減することで、ガラスとの密着性の低いＣｕ系の電極配線の歩留まりを上げることができる。つまり、本発明のガラス基板を用いることで、線幅が狭くても、ガラスとの密着性の低い配線・電極材料の使用も可能になる。例えば、Ａｌ系電極やＣｒ、Ｍｏ電極などに比して密着性は低いが、低抵抗であるＴｉ−Ｃｕ合金などのＣｕ系電極材料を使用することができる。このように電極材料の選択幅が広がることで、テレビ向けなどの大型パネルにおいて問題になりやすいＲＣ遅延（配線遅延）の問題を解消することができる。また、今後さらに高精細化が進むと予想される携帯端末向けの小型パネルにおいて生じうるＲＣ遅延の問題を解消することができるガラス基板を提供することができる。
また、上記説明では、デバイスとして半導体素子が設けられるガラス基板を用いて、帯電の問題を説明したが、本発明は、デバイスとしてカラーフィルタなどが形成されるディスプレイ向けのガラス基板における帯電対策としても有効である。例えば、カラーフィルタ（ＣＦ）パネルにおいて、ブラックマトリックス（ＢＭ）の細線化が進んでいるが、本発明によれば、液晶ディスプレイ用のＣＦパネルにおけるＢＭ線幅が２０μｍ以下、例えば、５〜１０μｍに細線化された液晶用パネルであっても、異物起因によるＢＭ剥がれは生じなかった。
【実施例】
【００４５】
本発明に係るガラス基板、及びガラス基板の製造方法の実施例として、複数のガラス基板に対して、互いに異なる条件下で表面処理を行い、表面処理されたガラス基板表面である粗面化面の凸部面積割合、ガラス表面積の増加率、Ｒａ、及び帯電性を測定した。測定に用いたガラス基板は、７３０ｍｍ×９２０ｍｍのサイズを有し、０．４ｍｍの厚さを有する。
【００４６】
所定のサイズに製造されたガラス板を切断・加工した後、処理装置３０、４０に搬入し、アルカリ系液剤により洗浄とエッチング処理を行い、実施例１〜３のガラス基板を得た。実施例１〜３は、アルカリ系液剤の濃度、処理時間を変更することで作製された。
【００４７】
実施例１〜３のガラス基板では、高さ０．８ｎｍ以上の凸部を有する割合である凸部面積比率が０．５％以上であり、表面積の増加率も０．２％以上であった。また、Ｒａは、いずれも０．７ｎｍ未満である０．３６〜０．４７ｎｍであった。そして、表面電位計により測定される帯電性の評価では、良好な結果が得られた。そして、実施例１〜３の処理と同様に処理を行ったガラス基板を、ＬＣＤ用のＴＦＴパネル製造工程に投入して、パネル製造工程における貼り付き、静電破壊（ＥＳＤ）の評価を行ったところ、処理を行わないガラス基板に対して、歩留まり向上が見られた。
【００４８】
表面処理された粗面化面を有するガラス基板の評価方法について説明する。
実施例、比較例のガラス基板から、一辺が５０ｍｍである正方形の試料を切り出して、エッチング処理されたガラス基板の評価を行った。具体的には、切り出した各試料の粗面化面を、原子間力顕微鏡（ＰａｒｋＳｙｓｔｅｍｓ社製、モデルＸＥ−１００）を用いて、ノンコンタクトモードで計測した。計測の前に、算術平均粗さＲａが１ｎｍ未満のような面粗さの小さい表面凹凸を計測するために、原子間力顕微鏡の測定条件の調整を行った。スキャンエリアを１μｍ×１μｍ（サンプリング数は２５６ポイント×２５６ポイント）に設定し、スキャンレートを０．８Ｈｚに設定し、ノンコンタクトモードにおけるサーボゲインを１．５に設定した。セットポイントは自動設定とした。この計測により、ガラス基板の粗面化面に形成された凹凸に関する２次元の表面プロファイル形状が得られた。表面プロファイル形状から、粗面化面の凹凸に関するヒストグラムを得て、粗面化面の平均基準線からの高さが０．８ｎｍ以上の位置でスライスして、平均基準線からの高さが０．８ｎｍ以上である画素数をカウントすることにより、凸部面積比率を求めた。
【００４９】
また、ガラス基板の表面の面積増分率は、実面積Ｓ1と、測定面積Ｓ0とに基づいて、下記の式（ＩＩＩ）：
ｄＳ＝［（Ｓ1−Ｓ0）／Ｓ0］×１００（％）  （ＩＩＩ）
により算出される値ｄＳである。実面積Ｓ1は、原子間力顕微鏡を用いてガラス表面１４の１μｍ×１μｍのスキャン範囲を測定して得られる３次元データから算出される表面積であって、ガラス表面１４のスキャン範囲における表面積である。具体的には、原子間力顕微鏡を用いて、ガラス基板試料の１μｍ×１μｍのスキャン範囲を、２５６ポイント×２５６ポイント測定し、得られた３次元データからスキャン範囲の表面積を算出した。算出されたスキャン範囲の実際の表面積を、実面積Ｓ１とする。また、スキャン範囲の幾何学的形状の面積である測定面積Ｓ0を算出した。そして、実面積Ｓ１と、測定面積Ｓ０とから上記の式（ＩＩＩ）に基づいて、面積増分率ｄＳを算出した。
【００５０】
図６は、ガラス基板の帯電性を評価する装置の概略図である。最初に、ガラス基板１０を基板テーブル６０に載せて昇降ピン６２で支持した。次に、基板テーブル６０の載置面に対して昇降ピン６２を下降させることにより、ガラス基板１０を下降させて基板テーブル６０に載置した。基板テーブル６０は、アルミニウム製テーブルをアルマイト処理した表面を有している。次に、図示されない吸引装置で基板テーブル６０の載置面に設けられた吸引口からガラス基板１０を吸引した。次に、ガラス基板１０の吸引を終了して、昇降ピン６２を上昇させた。
【００５１】
上述したガラス基板の下降、吸引、吸引終了および上昇の工程を１サイクルとした場合、ガラス基板の帯電性を評価するために、５０サイクルを繰り返した。その後、ガラス基板を昇降ピン上で一定時間放置した後、ガラス基板の帯電量を計測した。帯電量の計測は、ガラス中央部のガラス表面の電位を計測することで代用した。帯電量の計測は、表面電位計（オムロン社製ＺＪ−ＳＤ）を用いた。表面電位計は、ガラス基板の粗面化面の反対側の面から高さ１０ｍｍの位置に設置した。また、帯電性の評価は、温度２５℃および湿度６０％に制御されたクリーンブース内で行った。また、基板テーブルの載置面に設けられた吸引口の吸引力を、０．６ＭＰａに設定した。
【符号の説明】
【００５２】
１０  ガラス基板
１２，１４  ガラス表面
２０  搬送ローラ
２２、２４  洗浄ブラシ
３０  第１処理装置
４０  第２処理装置
【図１】
2015067512.tif 000003
【図２】
2015067512.tif 000004
【図３】
2015067512.tif 000005
【図４】
2015067512.tif 000006
【図５】
2015067512.tif 000007
【図６】
2015067512.tif 000008