(57)【要約】【課題】高速に起動することが可能な電源回路を提供することである。【解決手段】一実施の形態にかかる電源回路１は、複数の電圧源１１_１〜１１_Ｎと、複数の電圧源１１_１〜１１_Ｎが直列に接続されている状態と並列に接続されている状態とを切り替えるスイッチ回路１２と、入力された電圧を昇圧する電圧制御回路１３と、を備える。スイッチ回路１２は、複数の電圧源１１_１〜１１_Ｎを直列に接続し、当該直列に接続されている複数の電圧源１１_１〜１１_Ｎの出力を電圧制御回路１３の出力ノードＶＯＵＴに供給した後、複数の電圧源１１_１〜１１_Ｎを並列に接続し、当該並列に接続されている複数の電圧源１１_１〜１１_Ｎの出力を電圧制御回路１３に供給する。電圧制御回路１３は、並列に接続されている複数の電圧源１１_１〜１１_Ｎの電圧を昇圧する。【選択図】図１
2015211574.tif 000002
【特許請求の範囲】
【請求項１】
複数の電圧源と、
前記複数の電圧源が直列に接続されている状態と前記複数の電圧源が並列に接続されている状態とを切り替えるスイッチ回路と、
入力された電圧を昇圧する電圧制御回路と、を備え、
前記スイッチ回路は、前記複数の電圧源を直列に接続し、当該直列に接続されている複数の電圧源の出力を前記電圧制御回路の出力ノードに供給した後、前記複数の電圧源を並列に接続し、当該並列に接続されている複数の電圧源の出力を前記電圧制御回路に供給し、
前記電圧制御回路は、前記並列に接続されている複数の電圧源の電圧を昇圧する、
電源回路。
【請求項２】
前記スイッチ回路は、
前記複数の電圧源を直列に接続し、当該直列に接続されている複数の電圧源の出力を用いて、前記電圧制御回路の出力ノードに接続されているキャパシタを充電し、
前記電圧制御回路の出力ノードの電圧が所定の電圧以上になった後、前記複数の電圧源を並列に接続し、当該並列に接続されている複数の電圧源の出力を前記電圧制御回路に供給する、
請求項１に記載の電源回路。
【請求項３】
前記複数の電圧源のうちの少なくとも一つから供給された電圧を昇圧する昇圧回路を更に備え、
前記スイッチ回路は、前記昇圧回路で昇圧された電圧を電源として用いる、
請求項１に記載の電源回路。
【請求項４】
前記電圧制御回路の出力ノードの電圧をモニタする電圧モニタ回路を更に備え、
前記スイッチ回路は、
前記出力ノードの電圧が所定の電圧よりも小さい場合、前記複数の電圧源を直列に接続し、
前記出力ノードの電圧が前記所定の電圧以上の場合、前記複数の電圧源を並列に接続する、
請求項１に記載の電源回路。
【請求項５】
前記電圧制御回路は、前記出力ノードの電圧が前記所定の電圧以上になったタイミングに、前記スイッチ回路を介して供給された前記複数の電圧源の電圧の昇圧を開始する、請求項４に記載の電源回路。
【請求項６】
前記スイッチ回路が前記複数の電圧源を並列に接続している場合、前記複数の電圧源の出力が前記電圧制御回路に同時に供給される、請求項１に記載の電源回路。
【請求項７】
前記スイッチ回路が前記複数の電圧源を並列に接続している場合、前記複数の電圧源の出力を前記電圧制御回路に順番に供給する切替回路を更に備える、請求項１に記載の電源回路。
【請求項８】
前記電圧制御回路は、前記電圧制御回路に接続される前記電圧源に応じて昇圧比を制御する、請求項７に記載の電源回路。
【請求項９】
前記複数の電圧源の電圧をそれぞれモニタする入力電圧モニタ回路を更に備え、
前記電圧制御回路は、前記入力電圧モニタ回路のモニタ結果に応じて前記電圧源の電圧の昇圧比を制御する、請求項７に記載の電源回路。
【請求項１０】
前記電圧制御回路は、前記電圧源の電圧が低いほど、前記電圧制御回路における昇圧比を高くする、請求項９に記載の電源回路。
【請求項１１】
前記昇圧回路はチャージポンプ回路で構成されており、
前記電圧制御回路はスイッチングレギュレータで構成されており、
前記チャージポンプ回路が備える発振回路の周波数は、前記スイッチングレギュレータが備える発振回路の周波数よりも低い、
請求項３に記載の電源回路。
【請求項１２】
複数の電圧源と、
前記複数の電圧源が直列に接続されている状態と前記複数の電圧源が並列に接続されている状態とを切り替えるスイッチ回路と、
入力された電圧を昇圧する電圧制御回路と、を備える電源回路の制御方法であって、
前記複数の電圧源を直列に接続し、当該直列に接続されている複数の電圧源の出力を前記電圧制御回路の出力ノードに供給し、
前記複数の電圧源を並列に接続し、当該並列に接続されている複数の電圧源の出力を前記電圧制御回路に供給して昇圧する、
電源回路の制御方法。
【請求項１３】
前記複数の電圧源を直列に接続し、当該直列に接続されている複数の電圧源の出力を用いて、前記電圧制御回路の出力ノードに接続されているキャパシタを充電し、
前記電圧制御回路の出力ノードの電圧が所定の電圧以上になった後、前記複数の電圧源を並列に接続し、当該並列に接続されている複数の電圧源の出力を前記電圧制御回路に供給する、
請求項１２に記載の電源回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電源回路、及び電源回路の制御方法に関し、例えば複数の電圧源を備える電源回路、及び電源回路の制御方法に関する。
【背景技術】
【０００２】
近年、光エネルギー、振動エネルギー、熱エネルギー、電波（電磁波）等の身の回りにあるエネルギーを電力に変換するエナジーハーベスト技術が注目を集めている。エナジーハーベスト技術を用いることで、電子機器に電池を搭載する必要がなくなり、電子機器の利便性を向上させることができる。
【０００３】
特許文献１には、複数の電池の使用の自由度を高めて電池の使用効率を向上させることが可能な電子機器に関する技術が開示されている。特許文献２には、供給電力の電圧が低い電源と、電力を負荷回路が動作できる電圧に昇圧する昇圧回路と、昇圧回路で昇圧された電力で動作する負荷回路とを有する電子機器に関する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第２９５９６５７号
【特許文献２】特開２００６−２０４９１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
エナジーハーベスト技術を用いた場合、各々の電圧源で得られる電圧は非常に小さい。このため、各々の電圧源の電圧を電子機器を駆動できる電圧まで昇圧するために電圧制御回路を設ける必要がある。
【０００６】
しかしながら、各々の電圧源から出力される電圧は非常に小さいため、各々の電圧源から電圧制御回路に電圧が供給された後、電圧制御回路が起動するまでに時間がかかる。このため、電源回路の起動に時間がかかるという問題がある。
【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態によれば、電源回路は、複数の電圧源と、複数の電圧源が直列に接続されている状態と並列に接続されている状態とを切り替えるスイッチ回路と、電圧制御回路と、を備える。スイッチ回路は、複数の電圧源を直列に接続し、当該直列に接続されている複数の電圧源の出力を電圧制御回路の出力ノードに供給した後、複数の電圧源を並列に接続し、当該並列に接続されている複数の電圧源の出力を前記電圧制御回路に供給する。
【発明の効果】
【０００９】
前記一実施の形態によれば、高速に起動することが可能な電源回路、及び電源回路の制御方法を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１にかかる電源回路を示すブロック図である。
【図２】実施の形態１にかかる電源回路が備えるスイッチ回路の一例を示す回路図である。
【図３Ａ】図２に示すスイッチ回路が備える制御回路の一例を示す回路図である。
【図３Ｂ】図２に示すスイッチ回路が備える制御回路の他の例を示す回路図である。
【図４】実施の形態１にかかる電源回路が備える電圧制御回路の一例を示す回路図である。
【図５】図４に示す電圧制御回路が備える発振回路の一例を示す回路図である。
【図６】実施の形態１にかかる電源回路が備える電圧モニタ回路の一例を示す回路図である。
【図７】図６に示す電圧モニタ回路が備える基準電圧生成回路の一例を示す回路図である。
【図８】実施の形態１にかかる電源回路が備える昇圧回路の一例を示す回路図である。
【図９】図８に示す昇圧回路が備える発振回路の一例を示す回路図である。
【図１０】実施の形態１にかかる電源回路の動作を説明するためのタイミングチャートである。
【図１１】実施の形態２にかかる電源回路を示すブロック図である。
【図１２】実施の形態２にかかる電源回路が備える切替回路の一例を示す回路図である。
【図１３】実施の形態２にかかる電源回路が備える電圧制御回路の一例を示す回路図である。
【図１４】実施の形態２にかかる電源回路の動作を説明するためのタイミングチャートである。
【図１５】実施の形態３にかかる電源回路を示すブロック図である。
【図１６】実施の形態３にかかる電源回路が備える入力電圧モニタ回路の一例を示す回路図である。
【図１７】実施の形態３にかかる電源回路が備える電圧制御回路の一例を示す回路図である。
【図１８】実施の形態３にかかる電源回路の動作を説明するためのタイミングチャートである。
【図１９】実施の形態４にかかる電源システムの一例を示すブロック図である。
【図２０】実施の形態４にかかる電源システムの他の例を示すブロック図である。
【図２１】実施の形態４にかかる電源システムの他の例を示すブロック図である。
【図２２】実施の形態４にかかる電源システムの他の例を示すブロック図である。
【発明を実施するための形態】
【００１１】
＜実施の形態１＞
以下、図面を参照して実施の形態１について説明する。
図１は、実施の形態１にかかる電源回路を示すブロック図である。図１に示すように、本実施の形態にかかる電源回路１は、電圧源１１_１〜１１_Ｎ（Ｎは２以上の整数）、スイッチ回路１２、電圧制御回路１３、電圧モニタ回路１４、及び昇圧回路１５を備える。電源回路１は負荷回路１６に電力を供給する。
【００１２】
各々の電圧源１１_１〜１１_Ｎから出力された電圧ＶＩＮ_１〜ＶＩＮ_Ｎはスイッチ回路１２に供給される。また、電圧源１１_Ｎから出力された電圧ＶＩＮ_Ｎは昇圧回路１５に供給される。なお、図１に示す電源回路１では、１つの電圧源１１_Ｎから出力された電圧ＶＩＮ_Ｎが昇圧回路１５に供給される場合を示したが、本実施の形態では、複数の電圧源（ただし、Ｎよりも少ない数）から出力された電圧が昇圧回路１５に供給されるように構成してもよい。換言すると、複数の電圧源１１_１〜１１_Ｎのうちの少なくとも一つから出力された電圧が昇圧回路１５に供給されるようにしてもよい。
【００１３】
電圧源１１_１〜１１_Ｎは、エナジーハーベスト技術を用いて電圧（電力）を生成する。例えば電圧源１１_１〜１１_Ｎは、光エネルギー、振動エネルギー、熱エネルギー、電波（電磁波）等の身の回りにあるエネルギーを電力に変換する。例えば光エネルギーを電力に変換する場合は、光電変換素子（太陽電池）を用いることができる。振動エネルギーを電力に変換する場合は、圧電素子を用いることができる。熱エネルギーを電力に変換する場合は、熱電素子（ペルチェ素子）を用いることができる。電波を電力に変換する場合は、例えばアンテナと整流素子を備える回路（レクテナ）を用いることができる。エナジーハーベスト技術を用いた場合は、一つの電圧源で得られる電圧は非常に小さい。例えば、電波を電力に変換した際に得られる電圧は約０．１Ｖ〜０．２Ｖ程度である。
【００１４】
電波を電力に変換する場合は、複数の周波数帯域の電波を電力に変換するために、各々の周波数帯域に対応した電圧源１１_１〜１１_Ｎ（つまり、各々の周波数帯域の電波を受信するアンテナを備えた電圧源１１_１〜１１_Ｎ）を設けてもよい。ここで所定の周波数帯域とは、例えば携帯電話の周波数帯域、無線ＬＡＮの周波数帯域、地上デジタル放送の周波数帯域など、多くの電波が使用されている周波数帯域（つまりエネルギーの高い周波数帯域）である。このように、各々異なる周波数帯域の電波を用いた場合は、各々の電圧源１１_１〜１１_Ｎで得られる電圧は周波数帯域毎に異なる場合もある。
【００１５】
スイッチ回路１２は、複数の電圧源１１_１〜１１_Ｎが直列に接続されている状態と、複数の電圧源１１_１〜１１_Ｎが並列に接続されている状態とを切り替える。具体的には、スイッチ回路１２は、複数の電圧源１１_１〜１１_Ｎを直列に接続している場合、直列に接続されている複数の電圧源１１_１〜１１_Ｎの出力ＯＵＴ_Ｓを電圧制御回路１３の出力ノードＶＯＵＴに供給する。また、スイッチ回路１２は、複数の電圧源１１_１〜１１_Ｎを並列に接続している場合、並列に接続されている複数の電圧源１１_１〜１１_Ｎの出力ＯＵＴ_１〜ＯＵＴ_Ｎを電圧制御回路１３の入力ノードＶＩＮに供給する。
【００１６】
図２は、本実施の形態にかかる電源回路１が備えるスイッチ回路１２の一例を示す回路図である。図２に示すように、スイッチ回路１２は、トランジスタＴｒ_ＯＵＴ、Ｔｒａ_１〜Ｔｒａ_Ｎ−１、Ｔｒｂ_１〜Ｔｒｂ_Ｎ、Ｔｒｃ_１〜Ｔｒｃ_Ｎ−１、及び制御回路１７を備える。本実施の形態において、トランジスタＴｒ_ＯＵＴ、Ｔｒａ_１〜Ｔｒａ_Ｎ−１、Ｔｒｂ_１〜Ｔｒｂ_Ｎ、Ｔｒｃ_１〜Ｔｒｃ_Ｎ−１には、例えばＮＭＯＳトランジスタを用いることができる。
【００１７】
トランジスタＴｒａ_ｉ（ｉは、１〜Ｎ−１の整数）は、電圧源１１_ｉのマイナス側端子と電圧源１１_ｉ＋１のプラス側端子との間に設けられている。トランジスタＴｒａ_１〜Ｔｒａ_Ｎ−１のゲートには、制御回路１７から出力された制御信号ＣＴＲが供給される。制御信号ＣＴＲがハイレベル（“１”）の場合、トランジスタＴｒａ_１〜Ｔｒａ_Ｎ−１がオン状態となり、複数の電圧源１１_１〜１１_Ｎが直列に接続されている状態となる。
【００１８】
電圧源１１_１のプラス側端子と電圧制御回路１３の出力ノードＶＯＵＴとの間には、トランジスタＴｒ_ＯＵＴが設けられている。制御信号ＣＴＲがハイレベル（“１”）の場合、トランジスタＴｒ_ＯＵＴがオン状態となり、直列に接続されている複数の電圧源１１_１〜１１_Ｎの出力ＯＵＴ_Ｓが電圧制御回路１３の出力ノードＶＯＵＴに供給される。
【００１９】
トランジスタＴｒｂ_ｉ（ｉは、１〜Ｎの整数）は、電圧源１１_ｉのプラス側端子と電圧制御回路１３の入力ノードＶＩＮとの間に設けられている。トランジスタＴｒｃ_ｉ（ｉは、１〜Ｎ−１の整数）は、電圧源１１_ｉのマイナス側端子と接地電位との間に設けられている。トランジスタＴｒｂ_１〜Ｔｒｂ_Ｎのゲート、及びトランジスタＴｒｃ_１〜Ｔｒｃ_Ｎ−１のゲートには、制御回路１７から出力された制御信号ＣＴＲＢが供給される。ここで、制御信号ＣＴＲＢは、制御信号ＣＴＲが反転した制御信号である。
【００２０】
制御信号ＣＴＲがロウレベル（“０”）、制御信号ＣＴＲＢがハイレベル（“１”）の場合、トランジスタＴｒａ_１〜Ｔｒａ_Ｎ−１がオフ状態、トランジスタＴｒｂ_１〜Ｔｒｂ_Ｎ、Ｔｒｃ_１〜Ｔｒｃ_Ｎ−１がオン状態となり、複数の電圧源１１_１〜１１_Ｎが並列に接続されている状態となる。つまり、電圧源１１_ｉ（ｉは、１〜Ｎの整数）のプラス側端子が電圧制御回路１３の入力ノードＶＩＮに接続され、電圧源１１_ｉのマイナス側端子が接地電位に接続された状態となる。
【００２１】
制御回路１７は、電圧モニタ回路１４から出力されたモニタ信号ＣＯＭＰを入力し、当該モニタ信号ＣＯＭＰに応じた制御信号ＣＴＲ、ＣＴＲＢを各々のトランジスタに出力する。例えば、制御回路１７は、電圧モニタ回路１４から出力されたモニタ信号ＣＯＭＰがハイレベル（“１”）の場合、制御信号ＣＴＲとしてロウレベル（“０”）の信号を、制御信号ＣＴＲＢとしてハイレベル（“１”）の信号をそれぞれ出力する。また、制御回路１７は、電圧モニタ回路１４から出力されたモニタ信号ＣＯＭＰがロウレベル（“０”）の場合、制御信号ＣＴＲとしてハイレベル（“１”）の信号を、制御信号ＣＴＲＢとしてロウレベル（“０”）の信号をそれぞれ出力する。
【００２２】
制御回路１７には、昇圧回路１５で昇圧された電圧ＶＣＰが供給される。つまり、昇圧回路１５から供給された電圧ＶＣＰは、各々のトランジスタＴｒ_ＯＵＴ、Ｔｒａ_１〜Ｔｒａ_Ｎ−１、Ｔｒｂ_１〜Ｔｒｂ_Ｎ、Ｔｒｃ_１〜Ｔｒｃ_Ｎ−１を駆動するために用いられる。
【００２３】
図３Ａは、図２に示すスイッチ回路１２が備える制御回路１７の一例を示す回路図である。図３Ａに示すように、制御回路１７は、ＮＭＯＳトランジスタＴｒ１、抵抗Ｒ０、及びインバータＩＮＶ_Ｃ１、ＩＮＶ_Ｃ２を用いて構成することができる。ＮＭＯＳトランジスタＴｒ１のドレインには抵抗Ｒ０を介して電圧ＶＣＰが供給される。ＮＭＯＳトランジスタＴｒ１のソースは接地電位に接続されており、ゲートにはモニタ信号ＣＯＭＰが供給される。ＮＭＯＳトランジスタＴｒ１および抵抗Ｒ０は、レベルシフタ回路を構成している。
【００２４】
ＮＭＯＳトランジスタＴｒ１のドレインと抵抗Ｒ０とが接続されているノードは、インバータＩＮＶ_Ｃ１の入力に接続されている。インバータＩＮＶ_Ｃ１の出力はインバータＩＮＶ_Ｃ２の入力に接続されている。インバータＩＮＶ_Ｃ２の出力からは制御信号ＣＴＲが出力される。インバータＩＮＶ_Ｃ１の出力からは制御信号ＣＴＲＢが出力される。インバータＩＮＶ_Ｃ１、ＩＮＶ_Ｃ２には、昇圧回路１５で昇圧された電圧ＶＣＰが供給される。
【００２５】
ＮＭＯＳトランジスタＴｒ１のゲートにハイレベルのモニタ信号ＣＯＭＰが供給されると、ＮＭＯＳトランジスタＴｒ１がオン状態となり、インバータＩＮＶ_Ｃ１の入力はロウレベルとなる。よって、インバータＩＮＶ_Ｃ１は、制御信号ＣＴＲＢとしてハイレベルの信号を出力する。また、インバータＩＮＶ_Ｃ２の入力にはハイレベルの信号が供給されるので、インバータＩＮＶ_Ｃ２は、制御信号ＣＴＲとしてロウレベルの信号を出力する。
【００２６】
ＮＭＯＳトランジスタＴｒ１のゲートにロウレベルのモニタ信号ＣＯＭＰが供給されると、ＮＭＯＳトランジスタＴｒ１がオフ状態となり、インバータＩＮＶ_Ｃ１の入力はハイレベルとなる。よって、インバータＩＮＶ_Ｃ１は、制御信号ＣＴＲＢとしてロウレベルの信号を出力する。また、インバータＩＮＶ_Ｃ２の入力にはロウレベルの信号が供給されるので、インバータＩＮＶ_Ｃ２は、制御信号ＣＴＲとしてハイレベルの信号を出力する。
【００２７】
なお、本実施の形態では、電圧モニタ回路１４から出力されたモニタ信号ＣＯＭＰのレベルが十分に高い場合は、レベルシフタ回路（ＮＭＯＳトランジスタＴｒ１および抵抗Ｒ０）を省略してもよい。すなわち、図３Ｂに示す制御回路１７’のように、２つのインバータＩＮＶ_Ｃ３、ＩＮＶ_Ｃ４を用いて制御回路を構成してもよい。この場合は、インバータＩＮＶ_Ｃ３の出力から制御信号ＣＴＲが出力され、インバータＩＮＶ_Ｃ３の出力から制御信号ＣＴＲＢが出力される。
【００２８】
図１に示す電圧制御回路１３は、入力ノードＶＩＮに供給された電圧を昇圧し、昇圧後の電圧を出力ノードＶＯＵＴに出力する。つまり、電圧制御回路１３は、並列に接続されている複数の電圧源１１_１〜１１_Ｎの出力ＯＵＴ_１〜ＯＵＴ_Ｎを昇圧する。
【００２９】
図４は電圧制御回路１３の一例を示す回路図である。図４に示すように、電圧制御回路１３は、インダクタＬ１、ＮＭＯＳトランジスタＴｒ１０、ＰＭＯＳトランジスタＴｒ１１、キャパシタＣ１、及び発振回路２１を備えるスイッチングレギュレータを用いて構成することができる。
【００３０】
インダクタＬ１の一端は入力ノードＶＩＮに接続されており、インダクタＬ１の一端には、各々の電圧源１１_１〜１１_Ｎの出力ＯＵＴ_１〜ＯＵＴ_Ｎが供給される。ＮＭＯＳトランジスタＴｒ１０のドレインはインダクタＬ１の他端及びＰＭＯＳトランジスタＴｒ１１のソースに接続されており、ソースは接地されており、ゲートにはクロック信号ＣＬＫが供給される。ＰＭＯＳトランジスタＴｒ１１のソースはインダクタＬ１の他端及びＮＭＯＳトランジスタＴｒ１０のドレインに接続されており、ドレインはキャパシタＣ１の一端に接続されており、ゲートにはクロック信号ＣＬＫが供給される。ＰＭＯＳトランジスタＴｒ１１のドレインからは出力電圧ＶＯＵＴ（出力ノードＶＯＵＴに出力される電圧を出力電圧ＶＯＵＴとも記載する）が出力される。
【００３１】
発振回路２１は、電圧モニタ回路１４から出力されたモニタ信号ＣＯＭＰがハイレベルの場合、クロック信号ＣＬＫを生成し、生成したクロック信号ＣＬＫをＮＭＯＳトランジスタＴｒ１０のゲートおよびＰＭＯＳトランジスタＴｒ１１のゲートに出力する。
【００３２】
図５は、電圧制御回路１３が備える発振回路２１の一例を示す回路図である。図５に示すように、発振回路２１は、ＡＮＤ回路２２と、奇数個のインバータ２３とを備える。ＡＮＤ回路２２および奇数個のインバータ２３は直列に接続されている。ＡＮＤ回路２２の一方の入力には奇数個のインバータ２３の最終段の出力が供給され、他方の入力には電圧モニタ回路１４から出力されたモニタ信号ＣＯＭＰが供給される。モニタ信号ＣＯＭＰがハイレベルの場合、奇数個のインバータ２３がリング状に接続されてリングオシレータを構成するため、奇数個のインバータ２３の最終段からクロック信号ＣＬＫが出力される。このとき、発振回路２１は、電圧制御回路１３自身から供給される出力電圧ＶＯＵＴで駆動される。
【００３３】
図４に示す電圧制御回路１３において、発振回路２１から供給されたクロック信号ＣＬＫがハイレベルの場合、ＮＭＯＳトランジスタＴｒ１０はオン状態、ＰＭＯＳトランジスタＴｒ１１はオフ状態となる。このとき、インダクタＬ１の一端には各々の電圧源１１_１〜１１_Ｎの出力ＯＵＴ_１〜ＯＵＴ_Ｎが供給され、他端は接地されるので、インダクタＬ１には電流が流れる。これによりインダクタＬ１にはエネルギーが蓄えられる。その後、発振回路２１から供給されたクロック信号ＣＬＫがロウレベルになると、ＮＭＯＳトランジスタＴｒ１０はオフ状態、ＰＭＯＳトランジスタＴｒ１１はオン状態となる。これにより、インダクタＬ１に蓄えられたエネルギーが、ＰＭＯＳトランジスタＴｒ１１のドレインから放出されて出力電圧ＶＯＵＴが出力される。
【００３４】
図１に示す電圧モニタ回路１４は、電圧制御回路１３の出力ノードＶＯＵＴの電圧をモニタする。具体的には、電圧モニタ回路１４は、出力ノードＶＯＵＴの電圧が所定の電圧以上の場合、モニタ信号ＣＯＭＰとしてハイレベルの信号を出力する。一方、電圧モニタ回路１４は、出力ノードＶＯＵＴの電圧が所定の電圧よりも小さい場合、モニタ信号ＣＯＭＰとしてロウレベルの信号を出力する。
【００３５】
図６は、電圧モニタ回路１４の一例を示す回路図である。図６に示すように、電圧モニタ回路１４は、抵抗Ｒ１、Ｒ２、比較器ＣＭＰ１、及び基準電圧生成回路２５を備える。抵抗Ｒ１の一端は出力ノードＶＯＵＴに接続されており、他端は抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端は接地電位に接続されている。つまり、抵抗Ｒ１および抵抗Ｒ２は抵抗分割回路を構成しており、抵抗Ｒ１および抵抗Ｒ２が接続されているノードから、出力ノードＶＯＵＴの電圧を分割した電圧ＶＤＩＶが出力される。電圧ＶＤＩＶは、比較器ＣＭＰ１の非反転入力端子（＋）に供給される。
【００３６】
基準電圧生成回路２５は基準電圧ＶＢＧＲを生成し、生成した基準電圧ＶＢＧＲを比較器ＣＭＰ１の反転入力端子（−）に供給する。図７は、基準電圧生成回路２５の一例を示す回路図である。図７に示すように、基準電圧生成回路２５は、ＰＭＯＳトランジスタＴｒ２１〜Ｔｒ２３、ＮＭＯＳトランジスタＴｒ２４〜Ｔｒ２５、及び抵抗Ｒ１１、Ｒ１２を備える。
【００３７】
ＰＭＯＳトランジスタＴｒ２１のソースは出力ノードＶＯＵＴに、ゲートはノードＮ１に、ドレインはノードＮ２にそれぞれ接続されている。ＰＭＯＳトランジスタＴｒ２２のソースは出力ノードＶＯＵＴに、ゲートはノードＮ１に、ドレインはＮＭＯＳトランジスタＴｒ２５のドレインにそれぞれ接続されている。ＰＭＯＳトランジスタＴｒ２３のソースは出力ノードＶＯＵＴに、ゲートはノードＮ１に、ドレインはノードＮ３にそれぞれ接続されている。ＮＭＯＳトランジスタＴｒ２４のドレイン及びゲートはノードＮ２に、ソースは接地電位にそれぞれ接続されている。ＮＭＯＳトランジスタＴｒ２５のドレインはＰＭＯＳトランジスタＴｒ２２のドレインに、ゲートはノードＮ２に、ソースは抵抗Ｒ１の一端にそれぞれ接続されている。抵抗Ｒ１の他端は接地電位に接続されている。抵抗Ｒ２の一端はノードＮ３に、他端は接地電位にそれぞれ接続されている。ノードＮ３からは基準電圧ＶＢＧＲが出力される。基準電圧生成回路２５は、出力ノードＶＯＵＴの電圧に依存しない一定の基準電圧ＶＢＧＲを出力する。
【００３８】
図６の電圧モニタ回路１４が備える比較器ＣＭＰ１は、電圧ＶＤＩＶと基準電圧ＶＢＧＲとを比較し、比較結果をモニタ信号ＣＯＭＰとして出力する。具体的には、比較器ＣＭＰ１は、電圧ＶＤＩＶが基準電圧ＶＢＧＲよりも小さい場合、モニタ信号ＣＯＭＰとしてロウレベルの信号を出力する。一方、比較器ＣＭＰ１は、電圧ＶＤＩＶが基準電圧ＶＢＧＲ以上の場合、モニタ信号ＣＯＭＰとしてハイレベルの信号を出力する。
【００３９】
図１に示す昇圧回路１５は、電圧源Ｎから供給された電圧ＶＩＮ_Ｎを昇圧する。ここで、昇圧回路１５に電圧を供給する電圧源Ｎは、電圧源１１_１〜１１_Ｎが直列に接続された際に、電圧源Ｎのマイナス側端子が接地電位に接続される。昇圧回路１５で昇圧された電圧ＶＣＰは、スイッチ回路１２に供給される。
【００４０】
図８は、昇圧回路１５の一例を示す回路図である。図８に示すように、昇圧回路１５は、ダイオードＤ_１〜Ｄ_ｐ、キャパシタＣ_１〜Ｃ_ｐ、及び発振回路２７を備える。ダイオードＤ_１〜Ｄ_ｐは直列に接続されている。ダイオードＤ_１のアノードには電圧源Ｎの電圧ＶＩＮ_Ｎが供給される。ダイオードＤ_ｐのカソードからは昇圧された電圧ＶＣＰが出力される。ダイオードＤ_ｉのカソードにはキャパシタＣ_ｉの一端が接続されている（ｉは１〜ｐ）。キャパシタＣ_ｉ（ｉは１〜ｐ−１）の他端には、発振回路２７で生成されたクロック信号ＣＫまたはクロック信号ＣＫＢが供給される。クロック信号ＣＫＢはクロック信号ＣＫが反転した信号である。キャパシタＣ_ｐの他端は接地電位に接続されている。図８に示す昇圧回路１５はチャージポンプ回路であり、クロック信号ＣＫ、ＣＫＢに応じて電圧源Ｎの電圧ＶＩＮ_Ｎを昇圧する。
【００４１】
図９は、図８に示す昇圧回路１５が備える発振回路２７の一例を示す回路図である。図９に示すように、発振回路２７は、奇数個のインバータ２８がリング状に接続されたリングオシレータを備える。奇数個のインバータ２８の最終段のインバータの出力は、バッファＢＵＦ１に接続されており、バッファＢＵＦ１からクロック信号ＣＫが出力される。奇数個のインバータ２８の最終段のインバータの入力はバッファＢＵＦ２に接続されており、バッファＢＵＦ２からクロック信号ＣＫＢが出力される。
【００４２】
次に、図１に示した電源回路１の動作について、図１０に示すタイミングチャートを用いて説明する。各々の電圧源１１_１〜１１_Ｎから電圧ＶＩＮ_１〜ＶＩＮ_Ｎが供給されていない状態では、出力電圧ＶＯＵＴは０である。
【００４３】
タイミングｔ１において、各々の電圧源１１_１〜１１_Ｎから電圧ＶＩＮ_１〜ＶＩＮ_Ｎが供給されると、昇圧回路１５が動作し始める。つまり、図８に示した昇圧回路１５の発振回路２７が動作し始め、クロック信号ＣＫ、ＣＫＢが供給され始める。これにより、昇圧回路１５の出力電圧ＶＣＰが上昇し始める。このとき、スイッチ回路１２の制御回路１７（図２参照）に電圧ＶＣＰが供給され始めるので、制御回路１７は制御信号ＣＴＲとしてハイレベル（“１”）の信号を供給し始める。つまり、電圧ＶＣＰが上昇するにつれて、制御信号ＣＴＲが上昇する。
【００４４】
制御信号ＣＴＲがハイレベル（“１”）になると、スイッチ回路１２のトランジスタＴｒ_ＯＵＴ、Ｔｒａ_１〜Ｔｒａ_Ｎ−１がオン状態となる。このとき、制御信号ＣＴＲＢはロウレベル（“０”）であるので、スイッチ回路１２のトランジスタＴｒｂ_１〜Ｔｒｂ_Ｎ、Ｔｒｃ_１〜Ｔｒｃ_Ｎ−１はオフ状態となる。よって、各々の電圧源１１_１〜１１_Ｎは直列に接続される。直列に接続された複数の電圧源１１_１〜１１_Ｎの出力ＯＵＴ_Ｓは、電圧制御回路１３の出力ノードＶＯＵＴに供給される。なお、昇圧回路１５の出力電圧ＶＣＰが非常に低い場合（例えば、０．１Ｖ程度）、制御信号ＣＴＲの値は不定となる。
【００４５】
直列接続された複数の電圧源１１_１〜１１_Ｎの出力ＯＵＴ_Ｓが電圧制御回路１３の出力ノードＶＯＵＴに供給されると、出力ノードＶＯＵＴに接続されているキャパシタＣ１（つまり、図４の電圧制御回路１３のキャパシタＣ１）が充電される。これにより、出力ノードＶＯＵＴの電圧が上昇し始める。
【００４６】
よって、図６に示す電圧モニタ回路１４の電圧ＶＤＩＶ（出力ノードＶＯＵＴの電圧を分割した電圧）も上昇し始める。比較器ＣＭＰ１は、電圧ＶＤＩＶと基準電圧ＶＢＧＲとを比較し、電圧ＶＤＩＶが基準電圧ＶＢＧＲよりも低い場合、モニタ信号ＣＯＭＰとしてロウレベルの信号（“０”）を出力する。その後、電圧ＶＤＩＶ（ＶＯＵＴ）が徐々に上昇し、タイミングｔ２において電圧ＶＤＩＶが基準電圧ＶＢＧＲ以上になると、モニタ信号ＣＯＭＰがハイレベル（“１”）になる。
【００４７】
モニタ信号ＣＯＭＰがハイレベルになると、図２に示すスイッチ回路１２の制御回路１７は、制御信号ＣＴＲとしてロウレベルの信号を、制御信号ＣＴＲＢとしてハイレベルの信号をそれぞれ出力する。制御信号ＣＴＲがロウレベルになると、スイッチ回路１２のトランジスタＴｒ_ＯＵＴ、Ｔｒａ_１〜Ｔｒａ_Ｎ−１がオフ状態となる。制御信号ＣＴＲＢがハイレベルになると、スイッチ回路１２のトランジスタＴｒｂ_１〜Ｔｒｂ_Ｎ、Ｔｒｃ_１〜Ｔｒｃ_Ｎ−１がオン状態となる。よって、各々の電圧源１１_１〜１１_Ｎは並列に接続され、各々の電圧源１１_１〜１１_Ｎの出力ＯＵＴ_１〜ＯＵＴ_Ｎが入力ノードＶＩＮに出力される。これにより、入力ノードＶＩＮの電圧が上昇する。このとき、各々の電圧源１１_１〜１１_Ｎは並列に接続されているので、入力ノードＶＩＮの電圧は０．３Ｖ程度となる。
【００４８】
また、モニタ信号ＣＯＭＰがハイレベルになると、図４に示す電圧制御回路１３の発振回路２１が動作を開始する。これにより、クロック信号ＣＬＫがＮＭＯＳトランジスタＴｒ１０のゲートおよびＰＭＯＳトランジスタＴｒ１１のゲートに供給され、電圧制御回路１３が昇圧動作を開始する。よって、出力電圧ＶＯＵＴが上昇し、タイミングｔ３になると出力電圧ＶＯＵＴが一定となり電源回路１の立ち上げ動作が終了する。タイミングｔ３以降、電圧制御回路１３は出力電圧ＶＯＵＴとして一定の電圧を出力する。例えば、このときの出力電圧ＶＯＵＴは２Ｖ程度である。
【００４９】
なお、電圧制御回路１３の発振回路２１で生成されるクロック信号ＣＬＫは、昇圧回路１５の発振回路２７で生成されるクロック信号ＣＫ、ＣＫＢよりも高速となる。つまり、電圧制御回路１３の発振回路２１は出力ノードＶＯＵＴの電圧（２Ｖ程度）で動作するのに対して、昇圧回路１５の発振回路２７は入力ノードの電圧（０．３Ｖ程度）で動作する。よって、電圧制御回路１３の発振回路２１で生成されるクロック信号ＣＬＫのほうが高速となる。
【００５０】
例えば、昇圧回路１５はチャージポンプ回路で構成することができ、電圧制御回路１３はスイッチングレギュレータで構成することができる。このとき、昇圧回路１５（チャージポンプ回路）が備える発振回路２７の周波数は、電圧制御回路１３（スイッチングレギュレータ）が備える発振回路２１の周波数よりも低くなる。
【００５１】
背景技術で説明したように、エナジーハーベスト技術を用いた場合、各々の電圧源で得られる電圧は非常に小さい。このため、各々の電圧源の電圧を電子機器を駆動できる電圧まで昇圧するために電圧制御回路を設ける必要がある。
【００５２】
しかしながら、各々の電圧源から出力される電圧は非常に小さいため、各々の電圧源から電圧制御回路に電圧が供給された後、電圧制御回路が起動するまでに時間がかかる。このため、電源回路の起動に時間がかかるという問題があった。
【００５３】
すなわち、電圧制御回路１３の出力ノードＶＯＵＴにはキャパシタＣ１が接続されているため、各々の電圧源１１_１〜１１_Ｎ（並列接続）から電圧ＶＩＮ_１〜ＶＩＮ_Ｎが供給され始めた後、出力ノードＶＯＵＴに接続されているキャパシタＣ１が充電されるのに時間がかかる。このため、出力ノードＶＯＵＴの電圧が立ち上がるまでに時間がかかっていた。
【００５４】
そこで、本実施の形態にかかる電源回路１では、電源回路１の立ち上げ時に、スイッチ回路１２を用いて、複数の電圧源１１_１〜１１_Ｎを直列に接続し、当該直列に接続されている複数の電圧源１１_１〜１１_Ｎの出力ＯＵＴ_Ｓを電圧制御回路１３の出力ノードＶＯＵＴに供給している。つまり、直列に接続されている複数の電圧源１１_１〜１１_Ｎの出力ＯＵＴ_Ｓを用いて、電圧制御回路１３の出力ノードＶＯＵＴに接続されているキャパシタＣ１（図４参照）を充電している。ここで、複数の電圧源１１_１〜１１_Ｎを直列に接続すると出力電圧を高くすることができるので、キャパシタＣ１を高速で充電することができる。よって、電源回路１（電圧制御回路１３）を高速に立ち上げることができる。
【００５５】
また、本実施の形態にかかる電源回路１では、スイッチ回路１２は、キャパシタＣ１を充電した後（つまり、出力ノードＶＯＵＴの電圧が所定の電圧以上になった後）、複数の電圧源１１_１〜１１_Ｎを並列に接続し、当該並列に接続されている複数の電圧源１１_１〜１１_Ｎの出力ＯＵＴ_１〜ＯＵＴ_Ｎを電圧制御回路１３の入力ノードＶＩＮに供給している。よって、複数の電圧源１１_１〜１１_Ｎのうち一部の電圧源の性能が低下（出力電圧や出力電流の低下）した場合であっても、電圧制御回路１３の入力ノードＶＩＮへの影響は性能が低下した電圧源に限定され、他の電圧源からは電圧制御回路１３の入力ノードＶＩＮに最大限の電力が入力される。
【００５６】
つまり、複数の電圧源１１_１〜１１_Ｎを直列に接続している状態では、複数の電圧源１１_１〜１１_Ｎのうち一部の電圧源の性能が低下した場合、その影響は電圧源１１_１〜１１_Ｎ全体に及ぶため、複数の電圧源１１_１〜１１_Ｎで回収することができる電力が大幅に減少してしまう。しかし、複数の電圧源１１_１〜１１_Ｎを並列に接続している状態では、一部の電圧源の性能が低下した場合であっても、電圧制御回路１３の入力ノードＶＩＮへの影響は性能が低下した電圧源に限定され、他の電圧源からは電圧制御回路１３の入力ノードＶＩＮに最大限の電力が入力される。よって、複数の電圧源１１_１〜１１_Ｎから効率的に電力を回収することができる。
【００５７】
以上で説明したように、本実施の形態にかかる電源回路１では、電源回路１の立ち上げ時に、スイッチ回路１２を用いて、複数の電圧源１１_１〜１１_Ｎを直列に接続しているので、電源回路１（電圧制御回路１３）を高速に立ち上げることができる。また、電源回路１が立ち上がった後は、複数の電圧源１１_１〜１１_Ｎを並列に接続しているので、複数の電圧源１１_１〜１１_Ｎから効率的に電力を回収することができる。
【００５８】
＜実施の形態２＞
次に、実施の形態２について説明する。図１１は、実施の形態２にかかる電源回路２を示すブロック図である。本実施の形態にかかる電源回路２は、実施の形態１にかかる電源回路１と比べて、切替回路３１を備える点および電圧制御回路３２の構成が異なる。これ以外は実施の形態１にかかる電源回路１と同様であるので、同一の構成要素には同一の符号を付し、重複した説明は省略する。
【００５９】
図１１に示すように、本実施の形態にかかる電源回路２は、電圧源１１_１〜１１_Ｎ（Ｎは２以上の整数）、スイッチ回路１２、切替回路３１、電圧制御回路３２、電圧モニタ回路１４、及び昇圧回路１５を備える。電源回路２は負荷回路１６に電力を供給する。なお、電圧源１１_１〜１１_Ｎ、スイッチ回路１２、電圧モニタ回路１４、及び昇圧回路１５については実施の形態１の場合と同様である。
【００６０】
切替回路３１は、スイッチ回路１２が複数の電圧源１１_１〜１１_Ｎを並列に接続している場合、複数の電圧源１１_１〜１１_Ｎの出力ＯＵＴ_１〜ＯＵＴ_Ｎを電圧制御回路３２の入力ノードＶＩＮに順番に供給する。切替回路３１は、電圧制御回路３２から出力された出力電圧ＶＯＵＴを電源としている。
【００６１】
図１２は、切替回路３１の一例を示す回路図である。図１２に示すように、切替回路３１は、スイッチ回路３３および制御回路３４を備える。スイッチ回路３３は、スイッチＳＷ_１〜ＳＷ_Ｎを備える。スイッチＳＷ_ｉ（ｉは、１〜Ｎの整数）は、電圧源１１_ｉの出力ＯＵＴ_ｉと電圧制御回路３２の入力ノードＶＩＮとの接続・非接続を切り替える。スイッチＳＷ_ｉは、例えばＮＭＯＳトランジスタを用いて構成することができる。スイッチＳＷ_ｉをＮＭＯＳトランジスタで構成した場合、スイッチＳＷ_ｉのドレインは電圧源１１_ｉの出力ＯＵＴ_ｉに接続され、スイッチＳＷ_ｉのソースは電圧制御回路３２の入力ノードＶＩＮに接続される。また、各スイッチＳＷ_１〜ＳＷ_Ｎの入力側にはキャパシタＣａ_１〜Ｃａ_Ｎが設けられている。
【００６２】
スイッチＳＷ_１〜ＳＷ_Ｎは、制御回路３４から出力された制御信号Ｃ_ＳＷ（１）〜Ｃ_ＳＷ（Ｎ）を用いて制御される。スイッチＳＷ_１〜ＳＷ_ＮをＮＭＯＳトランジスタで構成した場合、制御信号Ｃ_ＳＷ（１）〜Ｃ_ＳＷ（Ｎ）は各々のＮＭＯＳトランジスタのゲートに供給される。例えば、制御信号Ｃ_ＳＷ（ｉ）がハイレベルの場合、スイッチＳＷ_ｉがオン状態となり、電圧源１１_ｉの出力ＯＵＴ_ｉと電圧制御回路３２の入力ノードＶＩＮとが接続される（ｉは、１〜Ｎの整数）。一方、制御信号Ｃ_ＳＷ（ｉ）がロウレベルの場合、スイッチＳＷ_ｉがオフ状態となり、電圧源１１_ｉの出力ＯＵＴ_ｉと電圧制御回路３２の入力ノードＶＩＮとが非導通状態となる。
【００６３】
制御回路３４は、スイッチＳＷ_１〜ＳＷ_Ｎが順番にオン状態となるような制御信号Ｃ_ＳＷ（１）〜Ｃ_ＳＷ（Ｎ）を生成する。制御回路３４には、電圧制御回路３２からクロック信号ＣＬＫが供給される。
【００６４】
図１１に示す電圧制御回路３２は、入力ノードＶＩＮに供給された電圧を昇圧し、昇圧後の電圧を出力ノードＶＯＵＴに出力する。このとき、電圧制御回路３２は、電圧制御回路３２の入力ノードＶＩＮに接続される電圧源１１_１〜１１_Ｎ（出力ＯＵＴ_１〜ＯＵＴ_Ｎ）に応じて昇圧比を制御する。
【００６５】
図１３は電圧制御回路３２の一例を示す回路図である。図１３に示すように、電圧制御回路３２は、インダクタＬ１、ＮＭＯＳトランジスタＴｒ１０、ＰＭＯＳトランジスタＴｒ１１、キャパシタＣ１、及び発振回路３６を備えるスイッチングレギュレータを用いて構成することができる。
【００６６】
発振回路３６は、電圧モニタ回路１４から出力されたモニタ信号ＣＯＭＰがハイレベルの場合、クロック信号ＣＬＫを生成し、生成したクロック信号ＣＬＫをＮＭＯＳトランジスタＴｒ１０のゲートおよびＰＭＯＳトランジスタＴｒ１１のゲートに出力する。このとき、発振回路３６は、発振回路３６に供給された制御信号Ｃ_ＳＷ（ｉ）に応じて、クロック信号ＣＬＫのデューティー比を調整する。これ以外は、図４に示した電圧制御回路１３と同様であるので重複した説明は省略する。
【００６７】
電圧制御回路３２の出力電圧ＶＯＵＴは、クロック信号ＣＬＫのデューティー比に応じて決定される。ここで、クロック信号ＣＬＫのデューティー比は、ハイレベルの時間／（ハイレベルの時間＋ロウレベルの時間）を計算することで求めることができる。電圧制御回路３２の出力電圧ＶＯＵＴは、クロック信号ＣＬＫのデューティー比が大きいほど高くなる。
【００６８】
電圧制御回路３２は、発振回路３６に供給された制御信号Ｃ_ＳＷ（ｉ）に応じて、クロック信号ＣＬＫのデューティー比を調整する。これにより、電圧制御回路３２の入力ノードＶＩＮに接続された電圧源１１_ｉ（出力ＯＵＴ_ｉ）に応じて昇圧比を制御することができる。
【００６９】
つまり、電圧制御回路３２には制御信号Ｃ_ＳＷ（ｉ）が供給されているので、電圧制御回路３２は、現在、電圧制御回路３２の入力ノードＶＩＮに接続されている電圧源１１_ｉ（出力ＯＵＴ_ｉ）を把握することができる。よって、電圧制御回路３２の発振回路３６は、電圧源１１_ｉ（出力ＯＵＴ_ｉ）の電圧が所定の出力電圧ＶＯＵＴ（一定電圧）まで昇圧するようなクロック信号ＣＬＫを生成することができる。
【００７０】
例えば、電圧源１１_１（出力ＯＵＴ_１）の電圧が電圧源１１_２（出力ＯＵＴ_２）の電圧よりも低い場合、電圧源１１_１の電圧および電圧源１１_２の電圧を所定の出力電圧ＶＯＵＴ（一定電圧）まで昇圧するためには、電圧源１１_１の昇圧比を電圧源１１_２の昇圧比よりも高くする必要がある。この場合、電圧制御回路３２は、入力ノードＶＩＮに電圧源１１_１が接続されている際のクロック信号ＣＬＫのデューティー比を、入力ノードＶＩＮに電圧源１１_２が接続されている際のクロック信号ＣＬＫのデューティー比よりも大きくする。
【００７１】
次に、本実施の形態にかかる電源回路２の動作について説明する。図１４は、電源回路２の動作を説明するためのタイミングチャートである。図１４に示すタイミングチャートは、スイッチ回路１２が複数の電圧源１１_１〜１１_Ｎを並列に接続している場合の動作を示しており、図１０に示したタイミングチャートのタイミングｔ３以降の動作を示している。なお、本実施の形態にかかる電源回路２の立ち上げ動作については、実施の形態１で説明した電源回路１の立ち上げ動作（図１０参照）と同様であるので重複した説明は省略する。
【００７２】
電源回路２が備えるスイッチ回路１２は、出力ノードＶＯＵＴの電圧が所定の電圧以上になった後、複数の電圧源１１_１〜１１_Ｎを並列に接続し、当該並列に接続されている複数の電圧源１１_１〜１１_Ｎの出力ＯＵＴ_１〜ＯＵＴ_Ｎを切替回路３１に供給する。
【００７３】
スイッチ回路１２が複数の電圧源１１_１〜１１_Ｎを並列に接続した後、切替回路３１が備える制御回路３４は、タイミングｔ１１において、制御信号Ｃ_ＳＷ（１）としてハイレベルの信号をスイッチ回路３３および電圧制御回路３２に供給する。これにより、スイッチＳＷ_１はオン状態となり、電圧源１１_１の出力ＯＵＴ_１が電圧制御回路３２の入力ノードＶＩＮに供給される。このとき、他の電圧源１１_２〜１１_Ｎの出力ＯＵＴ_２〜ＯＵＴ_Ｎは、キャパシタＣａ_２〜Ｃａ_Ｎに充電される。
【００７４】
電圧制御回路３２が備える発振回路３６（図１３参照）は、制御信号Ｃ_ＳＷ（１）に応じたクロック信号ＣＬＫを生成する。つまり、発振回路３６は、制御信号Ｃ_ＳＷ（１）に対応した電圧源１１_１の電圧ＶＩＮ_１が出力電圧ＶＯＵＴ（一定電圧）まで昇圧されるようなデューティー比を備えたクロック信号ＣＬＫを生成する。これにより、制御信号Ｃ_ＳＷ（１）がハイレベルになっている期間ＶＩＮ_１（タイミングｔ１１〜ｔ１２の間）、電圧源１１_１の電圧を昇圧した出力電圧ＶＯＵＴが電圧制御回路３２から出力される。
【００７５】
その後、切替回路３１が備える制御回路３４（図１２参照）は、タイミングｔ１２において、制御信号Ｃ_ＳＷ（２）としてハイレベルの信号をスイッチ回路３３および電圧制御回路３２に供給する。これにより、スイッチＳＷ_２はオン状態となり（スイッチＳＷ_１はオフ状態となる）、電圧源１１_２の出力ＯＵＴ_２が電圧制御回路３２の入力ノードＶＩＮに供給される。このとき、出力ＯＵＴ_２に接続されているキャパシタＣａ_２に蓄えられている電力も電圧制御回路３２の入力ノードＶＩＮに供給される。また、このとき、他の電圧源１１_１、１１_３〜１１_Ｎの出力ＯＵＴ_１、ＯＵＴ_３〜ＯＵＴ_Ｎは、キャパシタＣａ_１、Ｃａ_３〜Ｃａ_Ｎに充電される。
【００７６】
電圧制御回路３２が備える発振回路３６（図１３参照）は、制御信号Ｃ_ＳＷ（２）に対応した電圧源１１_２の電圧ＶＩＮ_２が出力電圧ＶＯＵＴ（一定電圧）まで昇圧されるようなデューティー比を備えたクロック信号ＣＬＫを生成する。これにより、制御信号Ｃ_ＳＷ（２）がハイレベルになっている期間ＶＩＮ_２（タイミングｔ１２〜ｔ１３の間）、電圧源１１_２の電圧を昇圧した出力電圧ＶＯＵＴが電圧制御回路３２から出力される。
【００７７】
以降、制御信号Ｃ_ＳＷ（３）〜Ｃ_ＳＷ（Ｎ）が順番にハイレベルになり、各々の電圧源１１_３〜１１_Ｎの電圧を昇圧した出力電圧ＶＯＵＴが電圧制御回路３２から順番に出力される。そして、制御信号Ｃ_ＳＷ（１）〜Ｃ_ＳＷ（Ｎ）（電圧源１１_１〜１１_Ｎ）が一巡した後、再び制御信号Ｃ_ＳＷ（１）がハイレベルになる（タイミングｔ１６）。
【００７８】
実施の形態１にかかる電源回路１では、スイッチ回路１２が複数の電圧源１１_１〜１１_Ｎを並列に接続している場合、複数の電圧源１１_１〜１１_Ｎの出力ＯＵＴ_１〜ＯＵＴ_Ｎが電圧制御回路１３の入力ノードＶＩＮに同時に供給されていた。しかしながら、複数の電圧源１１_１〜１１_Ｎの出力電圧にはばらつきがあるため、複数の電圧源１１_１〜１１_Ｎの出力ＯＵＴ_１〜ＯＵＴ_Ｎを入力ノードＶＩＮに同時に供給すると、電圧制御回路１３において各々の電圧源１１_１〜１１_Ｎの電圧を効率よく昇圧することができないという問題があった。
【００７９】
そこで、本実施の形態にかかる電源回路２では、切替回路３１を設けて、複数の電圧源１１_１〜１１_Ｎの出力ＯＵＴ_１〜ＯＵＴ_Ｎが電圧制御回路３２に順番に供給されるようにしている。更に、各々の電圧源１１_１〜１１_Ｎの電圧値に応じて、電圧制御回路３２の昇圧比（クロック信号ＣＬＫのデューティー比）を調整している。よって、各々の電圧源１１_１〜１１_Ｎの電圧を効率よく昇圧することができる。
【００８０】
例えば、電圧源１１_１〜１１_ｍ（１＜ｍ＜Ｎ）の出力電圧が０．１Ｖ、電圧源１１_ｍ＋１〜１１_Ｎの出力電圧が０．２Ｖ、電圧制御回路３２の出力電圧が１．５Ｖの場合、電圧源１１_１〜１１_ｍが電圧制御回路３２に接続されている時はクロック信号ＣＬＫのデューティー比を０．９３にして昇圧比を１５にする。また、電圧源１１_ｍ＋１〜１１_Ｎが電圧制御回路３２に接続されている時は、クロック信号ＣＬＫのデューティー比を０．８７にして昇圧比を７．５にする。これにより、各々の電圧源１１_１〜１１_Ｎの電圧を効率よく昇圧することができる。
【００８１】
＜実施の形態３＞
次に、実施の形態３について説明する。図１５は、実施の形態３にかかる電源回路３を示すブロック図である。本実施の形態にかかる電源回路３は、実施の形態２にかかる電源回路２と比べて、入力電圧モニタ回路４１を備える点および電圧制御回路４２の構成が異なる。これ以外は実施の形態１、２にかかる電源回路１、２と同様であるので、同一の構成要素には同一の符号を付し、重複した説明は省略する。
【００８２】
図１５に示すように、本実施の形態にかかる電源回路３は、電圧源１１_１〜１１_Ｎ（Ｎは２以上の整数）、入力電圧モニタ回路４１、スイッチ回路１２、切替回路３１、電圧制御回路４２、電圧モニタ回路１４、及び昇圧回路１５を備える。電源回路３は負荷回路１６に電力を供給する。なお、電圧源１１_１〜１１_Ｎ、スイッチ回路１２、切替回路３１、電圧モニタ回路１４、及び昇圧回路１５については実施の形態１、２の場合と同様である。
【００８３】
入力電圧モニタ回路４１は、複数の電圧源１１_１〜１１_Ｎの電圧ＶＩＮ_１〜ＶＩＮ_Ｎをそれぞれモニタし、モニタ結果ＶＯＰＥＮ（１）〜ＶＯＰＥＮ（Ｎ）を電圧制御回路４２に出力する。つまり、入力電圧モニタ回路４１は、複数の電圧源１１_１〜１１_Ｎの電圧ＶＩＮ_１〜ＶＩＮ_Ｎを順番に測定し、測定した各々の電圧ＶＩＮ_１〜ＶＩＮ_Ｎの電圧値をモニタ結果ＶＯＰＥＮ（１）〜ＶＯＰＥＮ（Ｎ）として順番に電圧制御回路４２に出力する。
【００８４】
図１６は、入力電圧モニタ回路４１の一例を示す回路図である。図１６に示すように、入力電圧モニタ回路４１は、スイッチ回路４５およびＡＤコンバータ４６を備える。スイッチ回路４５は、Ｎ個のスイッチＳＷＭ_ｉ（ｉは、１〜Ｎの整数）を備える。スイッチＳＷＭ_Ｎは、電圧源１１_１とＡＤコンバータ４６との接続・非接続を切り替える。スイッチＳＷＭ_１は、電圧源１１_２とＡＤコンバータ４６との接続・非接続を切り替える。同様に、スイッチＳＷＭ_ｉは、電圧源１１_ｉ＋１とＡＤコンバータ４６との接続・非接続を切り替える。
【００８５】
スイッチＳＷＭ_ｉは、例えばＮＭＯＳトランジスタを用いて構成することができる。スイッチＳＷＭ_ｉをＮＭＯＳトランジスタで構成した場合、スイッチＳＷＭ_ｉのドレインは電圧源１１_ｉ＋１に接続され、スイッチＳＷＭ_ｉのソースはＡＤコンバータ４６に接続される。
【００８６】
スイッチＳＷＭ_ｉは、切替回路３１から出力された制御信号Ｃ_ＳＷ（ｉ）を用いて制御される。スイッチＳＷＭ_ｉをＮＭＯＳトランジスタで構成した場合、制御信号Ｃ_ＳＷ（ｉ）は各々のＮＭＯＳトランジスタのゲートに供給される。例えば、制御信号Ｃ_ＳＷ（ｉ）がハイレベルの場合、スイッチＳＷＭ_ｉがオン状態となり、電圧源１１_ｉ＋１の出力がＡＤコンバータ４６に接続される。一方、制御信号Ｃ_ＳＷ（ｉ）がロウレベルの場合、スイッチＳＷＭ_ｉがオフ状態となり、電圧源１１_ｉ＋１の出力がＡＤコンバータ４６に接続されていない状態となる。
【００８７】
ＡＤコンバータ４６は、供給された各々の電圧源１１_１〜１１_Ｎの電圧値（アナログ値）をデジタル値に変換し、変換後の電圧値（デジタル値）をモニタ結果ＶＯＰＥＮ（１）〜ＶＯＰＥＮ（Ｎ）として電圧制御回路４２に出力する。
【００８８】
図１６に示す入力電圧モニタ回路４１では、制御信号Ｃ_ＳＷ（１）がハイレベルの時にスイッチＳＷＭ_１がオン状態となり、電圧源１１_２の電圧ＶＩＮ_２がＡＤコンバータ４６に供給される。ここで、制御信号Ｃ_ＳＷ（１）は、切替回路３１が現在選択している電圧源１１_１の出力ＯＵＴ_１に対応している。よって、入力電圧モニタ回路４１は、切替回路３１が現在選択している電圧源１１_１の次の電圧源１１_２の電圧ＶＩＮ_２をＡＤコンバータ４６に供給する。換言すると、入力電圧モニタ回路４１は、次に切替回路３１が選択する予定の電圧源の電圧をモニタするように構成されている。
【００８９】
図１５に示す電圧制御回路４２は、入力電圧モニタ回路４１のモニタ結果ＶＯＰＥＮ（１）〜ＶＯＰＥＮ（Ｎ）に応じて電圧源１１_１〜１１_Ｎの電圧ＶＩＮ_１〜ＶＩＮ_Ｎの昇圧比を制御する。例えば、電圧制御回路４２は、電圧源１１_１〜１１_Ｎの電圧ＶＩＮ_１〜ＶＩＮ_Ｎが低いほど、電圧制御回路４２における昇圧比を高くする。
【００９０】
図１７は電圧制御回路４２の一例を示す回路図である。図１７に示すように、電圧制御回路４２は、インダクタＬ１、ＮＭＯＳトランジスタＴｒ１０、ＰＭＯＳトランジスタＴｒ１１、キャパシタＣ１、及び発振回路４７を備えるスイッチングレギュレータを用いて構成することができる。
【００９１】
発振回路４７は、電圧モニタ回路１４から出力されたモニタ信号ＣＯＭＰがハイレベルの場合、クロック信号ＣＬＫを生成し、生成したクロック信号ＣＬＫをＮＭＯＳトランジスタＴｒ１０のゲートおよびＰＭＯＳトランジスタＴｒ１１のゲートに出力する。このとき、発振回路４７は、入力電圧モニタ回路４１から供給されたモニタ結果ＶＯＰＥＮ（ｉ）に応じて、クロック信号ＣＬＫのデューティー比を調整する。これにより、電圧制御回路４２の入力ノードＶＩＮに接続された電圧源１１_ｉ（出力ＯＵＴ_ｉ）の電圧に応じて、電圧制御回路４２の昇圧比を制御することができる。このとき、発振回路４７は、発振回路４７に供給された制御信号Ｃ_ＳＷ（ｉ）に基づいて、現在、電圧制御回路４２の入力ノードＶＩＮに接続されている電圧源を把握することができる。これ以外は、図４、図１３にそれぞれ示した電圧制御回路１３、３２と同様であるので重複した説明は省略する。
【００９２】
次に、本実施の形態にかかる電源回路３の動作について説明する。図１８は、電源回路３の動作を説明するためのタイミングチャートである。図１８に示すタイミングチャートは、スイッチ回路１２が複数の電圧源１１_１〜１１_Ｎを並列に接続している場合の動作を示しており、図１０に示したタイミングチャートのタイミングｔ３以降の動作を示している。なお、本実施の形態にかかる電源回路３の立ち上げ動作については、実施の形態１で説明した電源回路１の立ち上げ動作（図１０参照）と同様であるので重複した説明は省略する。
【００９３】
電源回路３が備えるスイッチ回路１２は、出力ノードＶＯＵＴの電圧が所定の電圧以上になった後、複数の電圧源１１_１〜１１_Ｎを並列に接続し、当該並列に接続されている複数の電圧源１１_１〜１１_Ｎの出力ＯＵＴ_１〜ＯＵＴ_Ｎを切替回路３１に供給する。
【００９４】
スイッチ回路１２が複数の電圧源１１_１〜１１_Ｎを並列に接続した後、切替回路３１は、タイミングｔ２１において、制御信号Ｃ_ＳＷ（１）としてハイレベルの信号を入力電圧モニタ回路４１および電圧制御回路４２に供給する。これにより、入力電圧モニタ回路４１のスイッチＳＷＭ_１がオン状態となり、電圧源１１_２の電圧ＶＩＮ_２のデジタル値がモニタ結果ＶＯＰＥＮ（２）として電圧制御回路４２に供給される。
【００９５】
また、このとき、電圧源１１_１の出力ＯＵＴ_１が電圧制御回路４２の入力ノードＶＩＮに接続される。電圧制御回路４２が備える発振回路４７は、一つ前のフェーズ（Ｎ）において取得したモニタ結果ＶＯＰＥＮ（１）に基づいてクロック信号ＣＬＫを生成する。つまり、発振回路４７は、電圧源１１_１の電圧が所定の出力電圧ＶＯＵＴ（一定電圧）まで昇圧されるようなデューティー比を備えたクロック信号ＣＬＫを生成する。これにより、制御信号Ｃ_ＳＷ（１）がハイレベルになっている期間ＶＩＮ_１（タイミングｔ２１〜ｔ２２の間）、電圧源１１_１の電圧を昇圧した出力電圧ＶＯＵＴが電圧制御回路４２から出力される。
【００９６】
その後、切替回路３１は、タイミングｔ２２において、制御信号Ｃ_ＳＷ（２）としてハイレベルの信号を入力電圧モニタ回路４１および電圧制御回路４２に供給する。これにより、入力電圧モニタ回路４１のスイッチＳＷＭ_２がオン状態となり、電圧源１１_３の電圧ＶＩＮ_３のデジタル値がモニタ結果ＶＯＰＥＮ（３）として電圧制御回路４２に供給される。
【００９７】
また、このとき、電圧源１１_２の出力ＯＵＴ_２が電圧制御回路４２の入力ノードＶＩＮに接続される。電圧制御回路４２が備える発振回路４７は、一つ前のフェーズ（１）（ｔ２１〜ｔ２２）において取得したモニタ結果ＶＯＰＥＮ（２）に基づいてクロック信号ＣＬＫを生成する。つまり、発振回路４７は、電圧源１１_２の電圧が所定の出力電圧ＶＯＵＴ（一定電圧）まで昇圧されるようなデューティー比を備えたクロック信号ＣＬＫを生成する。これにより、制御信号Ｃ_ＳＷ（２）がハイレベルになっている期間ＶＩＮ_２（タイミングｔ２２〜ｔ２３の間）、電圧源１１_２の電圧を昇圧した出力電圧ＶＯＵＴが電圧制御回路４２から出力される。
【００９８】
以降、制御信号Ｃ_ＳＷ（３）〜Ｃ_ＳＷ（Ｎ）が順番にハイレベルになり、各々の電圧源１１_３〜１１_Ｎの電圧を昇圧した出力電圧ＶＯＵＴが電圧制御回路４２から順番に出力される。そして、制御信号Ｃ_ＳＷ（１）〜Ｃ_ＳＷ（Ｎ）（電圧源１１_１〜１１_Ｎ）が一巡した後、再び制御信号Ｃ_ＳＷ（１）がハイレベルになる（タイミングｔ２６）。
【００９９】
本実施の形態にかかる電源回路３では、入力電圧モニタ回路４１を設けて複数の電圧源１１_１〜１１_Ｎの電圧ＶＩＮ_１〜ＶＩＮ_Ｎをそれぞれモニタしている。そして、電圧制御回路４２は、入力電圧モニタ回路４１のモニタ結果に応じて電圧源１１_１〜１１_Ｎの電圧ＶＩＮ_１〜ＶＩＮ_Ｎの昇圧比を制御している。よって、各々の電圧源１１_１〜１１_Ｎの電圧値が未知である場合であっても、電圧源１１_１〜１１_Ｎごとに最適な昇圧比で電圧源１１_１〜１１_Ｎの電圧を昇圧することができるので、電力効率を高くすることができる。
【０１００】
＜実施の形態４＞
次に、実施の形態４について説明する。実施の形態４では、実施の形態１乃至３で説明した電源回路１〜３を用いた電源システム、具体的には、実施の形態１乃至３で説明した電源回路１〜３を半導体チップに搭載したエネルギーハーベストシステムの構成例について説明する。
【０１０１】
図１９は、本実施の形態にかかる電源システムの一例を示すブロック図である。図１９に示すように、本実施の形態にかかる電源システムは、アンテナ５１_１〜５１_５、ＲＦ−ＤＣ変換回路５２_１〜５２_５、電源回路５３、及び負荷回路５５を備える。アンテナ５１_１〜５１_５およびＲＦ−ＤＣ変換回路５２_１〜５２_５は、実施の形態１乃至３で説明した電圧源１１_１〜１１_Ｎ（本実施の形態では、Ｎ＝５としている）に対応している。電源回路５３は、実施の形態１乃至３で説明した電源回路１〜３に対応している（ただし、電圧源１１_１〜１１_Ｎを除く）。
【０１０２】
アンテナ５１_１〜５１_５は、所定の周波数帯域の電波を受信し、受信した交流信号をＲＦ−ＤＣ変換回路５２_１〜５２_５に出力する。アンテナ５１_１〜５１_５は、電源システムが置かれている環境において多く用いられている周波数帯域（つまりエネルギーの高い周波数帯域）の電波を受信することができるように構成されている。例えば、アンテナ５１_１〜５１_５は、携帯電話の周波数帯域の電波、無線ＬＡＮの周波数帯域の電波、地上デジタル放送の周波数帯域の電波を受信することができるように構成されている。アンテナ５１_１〜５１_５は、単一の周波数帯域の電波を受信するように構成してもよく、また複数の周波数帯域の電波を受信するように構成してもよい。
【０１０３】
ＲＦ−ＤＣ変換回路５２_１〜５２_５は、アンテナ５１_１〜５１_５と対応するように設けられており、アンテナ５１_１〜５１_５で受信した交流信号を直流信号に変換し、変換後の直流信号を電源回路５３に出力する。
【０１０４】
電源回路５３は、ＲＦ−ＤＣ変換回路５２_１〜５２_５から供給された電力を用いて電源電圧を生成し、負荷回路５５に供給する。電源回路５３は、半導体チップを用いて構成することができる。なお、電源回路５３の構成および動作については、実施の形態１乃至３で説明した電源回路１〜３の場合と同様であるので詳細な説明は省略する。
【０１０５】
なお、図１９に示した電源システムでは、電圧源としてアンテナ５１_１〜５１_５およびＲＦ−ＤＣ変換回路５２_１〜５２_５を備える場合について説明したが、本実施の形態では、これらの代わりに熱電素子や太陽電池を備える構成としてもよい。熱電素子を用いることで熱エネルギーを回収することができる。また、太陽電池を用いることで光エネルギーを回収することができる。
【０１０６】
また、図２０に示すように、電圧源として複数種類の電圧源を組み合わせて用いてもよい。図２０では、電圧源として、アンテナ５１_１〜５１_３およびＲＦ−ＤＣ変換回路５２_１〜５２_３、熱電素子６１、太陽電池６２を組み合わせて用いている場合を例として示している。このように、複数種類の電圧源を組み合わせて用いることで、例えば、暗い場所など特定のエネルギー（光エネルギー）が回収できないような場合でも、他の入力からエネルギーを回収することができる。
【０１０７】
また、複数種類の電圧源を組み合わせて用いた場合は、例えば電波エネルギー、熱エネルギー、光エネルギーの強さのバランスに応じて電圧制御回路４２（図１５参照）への最適な入力電圧が異なる。しかし、実施の形態３で説明した電源回路３では、入力電圧の異なる複数の電圧源が接続された場合でも、接続される電圧源に応じて昇圧比を制御することができるため、複数種類の電圧源を組み合わせて用いた場合であっても、入力電圧を効率よく昇圧することができる。
【０１０８】
また、本実施の形態では、図２１に示すように、電源回路５３で駆動するＭＣＵ（Micro Controller Unit）７２を半導体チップ７１に搭載し、ＭＣＵ７２から出力される制御信号７３を用いて負荷回路５５を制御するようにしてもよい。このような構成とすることで、電源回路５３の出力電圧が低い場合には負荷回路５５の動作を停止させるなど、負荷回路５５に対してより細かい制御をすることができる。
【０１０９】
また、本実施の形態では、図２２に示すように、負荷回路５５への電圧供給を制御する電源スイッチ回路８２、及び電源スイッチ回路８２を制御するスイッチ制御回路８３を半導体チップ８１に搭載してもよい。スイッチ制御回路８３は、電源回路５３の出力電圧が一定以上(負荷回路５５の動作電圧以上)である場合、電源スイッチ回路８２に制御信号８４を出力する。電源スイッチ回路８２は、制御信号８４が供給された場合、電源回路５３と負荷回路５５とを接続して、負荷回路５５に電源が供給されるようにする。
【０１１０】
このような構成とすることで、電源回路５３の出力電圧が一定以上(負荷回路５５の動作電圧以上)になってから負荷回路５５への電圧供給を開始することができ、動作保証電圧以下で負荷回路５５の消費電流が大きい場合でも負荷回路５５を安定して起動させることができる。
【０１１１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【符号の説明】
【０１１２】
１、２、３  電源回路
１１_１〜１１_Ｎ  電圧源
１２  スイッチ回路
１３  電圧制御回路
１４  電圧モニタ回路
１５  昇圧回路
１６  負荷回路
１７  制御回路
２１  発振回路
２２  ＡＮＤ回路
２３  インバータ
２５  基準電圧生成回路
２７  発振回路
２８  インバータ
３１  切替回路
３２  電圧制御回路
３３  スイッチ回路
３４  制御回路
３６  発振回路
４１  入力電圧モニタ回路
４２  電圧制御回路
４５  スイッチ回路
４６  ＡＤコンバータ
４７  発振回路
５１_１〜５１_５  アンテナ
５２_１〜５２_５  ＲＦ−ＤＣ変換回路
５３  電源回路
５４  半導体チップ
５５  負荷回路
６１  熱電素子
６２  太陽電池
７１  半導体チップ
７２  ＭＣＵ
７３  制御信号
８１  半導体チップ
８２  電源スイッチ回路
８３  スイッチ制御回路
８４  制御信号
【図１】
2015211574.tif 000003
【図２】
2015211574.tif 000004
【図３Ａ】
2015211574.tif 000005
【図３Ｂ】
2015211574.tif 000006
【図４】
2015211574.tif 000007
【図５】
2015211574.tif 000008
【図６】
2015211574.tif 000009
【図７】
2015211574.tif 000010
【図８】
2015211574.tif 000011
【図９】
2015211574.tif 000012
【図１０】
2015211574.tif 000013
【図１１】
2015211574.tif 000014
【図１２】
2015211574.tif 000015
【図１３】
2015211574.tif 000016
【図１４】
2015211574.tif 000017
【図１５】
2015211574.tif 000018
【図１６】
2015211574.tif 000019
【図１７】
2015211574.tif 000020
【図１８】
2015211574.tif 000021
【図１９】
2015211574.tif 000022
【図２０】
2015211574.tif 000023
【図２１】
2015211574.tif 000024
【図２２】
2015211574.tif 000025