(57)【要約】【課題】同期整流制御において、対を成すスイッチング素子を経由して短絡電流が流れることを防止しつつ、消費電力を低減するモータ駆動装置を提供する。【解決手段】直流モータ駆動装置の同期整流制御回路４２は、第１モータ端子電位Ｖ１と第２モータ端子電位Ｖ２との電位差を所定の期待電圧Ｖｒｅｆ、及び、零電位と比較する電位比較部５１、５２を有している。例えば下側トランジスタ（４）をＯＦＦしたとき、モータ端子間の電位差が期待電圧Ｖｒｅｆを超えたことを判定することにより、上側トランジスタ制御部６２は、直流モータの逆起電力による電流が上側トランジスタ（２）のフリーホイールダイオードに流れたことを検知し、マスク信号Ｑ２をＯＮとする。すると、駆動信号Ｄ２がＯＮとなり、上側トランジスタ（２）は導通する。この制御により、デッドタイムを必要最小限の長さに設定し、消費電力を低減することができる。【選択図】図２
2015211578.tif 000002
【特許請求の範囲】
【請求項１】
ブリッジ接続された複数対のスイッチング素子（１−４、１−６）、及び、前記スイッチング素子に並列に接続されたフリーホイールダイオード（１１−１４、１１−１６）を含み、少なくとも一対の前記スイッチング素子を相補的にＯＮ／ＯＦＦ動作させるように同期整流制御することで、直流電源（２９）の電力を変換し直流モータ（２０）又は多相交流モータ（２３）を駆動する駆動回路（１０１、１０２）と、
前記スイッチング素子の切替タイミングを指令する基本指令信号（Ｂ１−Ｂ４、ＢＵＨ、ＢＶＨ、ＢＷＨ、ＢＵＬ、ＢＶＬ、ＢＷＬ）を出力する通電制御回路（４１、４３）と、
対を成す前記スイッチング素子を経由して短絡電流が流れることを防止するように、前記基本指令信号に基づいて前記スイッチング素子に対する駆動信号（Ｄ１−Ｄ４、ＤＵＨ、ＤＶＨ、ＤＷＨ、ＤＵＬ、ＤＶＬ、ＤＷＬ）を出力する同期整流制御回路（４２、４４）と、
を備え、
前記同期整流制御回路は、
前記モータの端子間の電位差と所定の期待電圧とを比較する電位比較部（５１、５２、５３、５４、５５）を有し、前記基本指令信号、及び前記電位比較部が出力した比較信号に基づいて、前記駆動信号を出力することを特徴とするモータ駆動装置。
【請求項２】
前記同期整流制御回路は、
対を成す前記スイッチング素子の一方のスイッチング素子がＯＦＦしたとき、
前記電位比較部において、前記モータの端子間の電位差が前記期待電圧を超えたことを判定することにより、前記モータの逆起電力による電流が前記フリーホイールダイオードに流れたことを検知し、他方のスイッチング素子をＯＮさせるように前記駆動信号を出力することを特徴とする請求項１に記載のモータ駆動装置。
【請求項３】
前記同期整流制御回路は、ハードウェアで構成されることを特徴とする請求項１または２に記載のモータ駆動装置。
【請求項４】
前記駆動回路は、直流モータを駆動するＨブリッジ回路であることを特徴とする請求項１〜３のいずれか一項に記載のモータ駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも一対のスイッチング素子について同期整流制御を行うモータ駆動装置に関する。
【背景技術】
【０００２】
従来、トランジスタ等のスイッチング素子が高電位側と低電位側に直列に接続された構成の駆動回路を有するモータ駆動装置において、パルス幅変調信号により電流を制御するＰＷＭ制御が行われている。ＰＷＭ制御では、いずれかのスイッチング素子がターンオフ（ＯＦＦ）された期間にモータコイルで逆起電力が生じ、ＯＦＦされたスイッチング素子と対を成すスイッチング素子に並列に設けられたフリーホイールダイオードに電流が流れるため電力損失となる。
【０００３】
この電力損失を減少させる方法として、逆起電力による電流が流れる期間に、ＯＦＦされたスイッチング素子と対をなすスイッチング素子をＯＮさせて抵抗値を下げる同期整流制御が知られている。例えば特許文献１、２には、多相交流モータにおける同期整流制御の技術が開示されている。また、特許文献３には、直流モータにおける同期整流制御の技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−２１１７８０号公報
【特許文献２】特開２０００−１２５５９０号公報
【特許文献３】特開平９−１８３１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
直列接続されたスイッチング素子が相補的にＯＮ／ＯＦＦする同期整流制御では、一般に、切替時にスイッチング素子を経由して短絡電流が流れることを防止するため、両方のスイッチング素子を同時にＯＦＦさせるデッドタイムが設定される。駆動回路を構成する各素子の動作時間は部品の製造ばらつきや動作時の温度、電圧により変化するため、確実に短絡を防止するためにはデッドタイムを大き目に設定する必要がある。しかし、一方で、デッドタイムを必要以上に大きくすると電力効率が低下するという問題がある。
【０００６】
例えば特許文献１に開示された方法では、重ならないクロックを生成することで、切替時のデッドタイムを実現している。この時間は、高速の２相クロックと低速のＮＯＲゲートの時間で決定される。仮にこれらを構成する素子がスイッチングトランジスタとは別の部品であるとすると製造ばらつきは独立しているため、生成される最短時間がスイッチングトランジスタ側の最長時間未満になるようにかなりの余裕時間を取る必要がある。
また、特許文献２には、フリーホイールダイオードの発生電圧を検知して同期整流制御用のトランジスタをＯＮすること等が記載されている。しかし、同期整流制御用のトランジスタをＯＦＦするタイミングについては言及されていない。
さらに、特許文献３にはスイッチング素子の制御タイミングに関して何ら言及されていない。
【０００７】
本発明は上述の課題に鑑みて成されたものであり、その目的は、同期整流制御において、対を成すスイッチング素子を経由して短絡電流が流れることを防止しつつ、消費電力を低減するモータ駆動装置を提供する。
【課題を解決するための手段】
【０００８】
本発明のモータ駆動装置は、駆動回路、通電制御回路及び同期整流制御回路を備える。
駆動回路は、ブリッジ接続された複数対のスイッチング素子、及び、スイッチング素子に並列に接続されたフリーホイールダイオードを含み、少なくとも一対のスイッチング素子を相補的にＯＮ／ＯＦＦ動作させるように同期整流制御することで、直流電源の電力を変換し直流モータ又は多相交流モータを駆動する。
通電制御回路は、スイッチング素子の切替タイミングを指令する基本指令信号を出力する。
同期整流制御回路は、対を成すスイッチング素子を経由して短絡電流が流れることを防止するように、基本指令信号に基づいてスイッチング素子に対する駆動信号を出力する。
【０００９】
そして、同期整流制御回路は、モータの端子間の電位差と所定の期待電圧とを比較する電位比較部を有し、基本指令信号、及び電位比較部が出力した比較信号に基づいて、駆動信号を出力することを特徴とする。
具体的には、同期整流制御回路は、対を成すスイッチング素子の一方のスイッチング素子がＯＦＦしたとき、電位比較部において、モータの端子間の電位差が期待電圧を超えたことを判定することにより、モータの逆起電力による電流がフリーホイールダイオードに流れたことを検知し、他方のスイッチング素子をＯＮさせるように駆動信号を出力する。
【００１０】
モータの逆起電力による電流がフリーホイールダイオードに流れたということは、一方のスイッチング素子が確実にＯＦＦされたことを意味すると考えられる。したがって、その段階で他方のスイッチング素子がＯＮすることを許容すれば、短絡を防止するためのデッドタイムを必要最小限の時間に設定することができる。よって、同期整流制御において、対を成すスイッチング素子を経由して短絡電流が流れることを防止しつつ、消費電力を可及的に低減することができる。
【００１１】
本発明の同期整流制御回路は、マイコンによるソフトウェアで構成することも理論的に可能である。しかし、同期整流制御回路をハードウェアで構成することにより、製品毎の部品のばらつきや、温度、供給電圧への依存性等、使用状態に応じたスイッチングタイミングをより適切に決定することができる。また、動作速度が速いこと、マイコンの演算処理を簡素化できること等からも、ハードウェアで構成することが望ましい。
また、駆動回路が直流モータを駆動するＨブリッジ回路である場合、消費電力の低減効果が特に顕著に発揮される。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態による直流モータ駆動装置の概略構成図。
【図２】図１の直流モータ駆動装置の同期整流制御回路の構成図。
【図３】図２の同期整流制御回路の電位比較部の構成例の図。
【図４】図２の同期整流制御回路の上側トランジスタ制御部の構成例の図。
【図５】図２の同期整流制御回路の下側トランジスタ制御部の構成例の図。
【図６】図２の同期整流制御回路の動作を示すタイムチャート。
【図７】図６のＶＩＩ部拡大図。
【図８】従来技術による直流モータ駆動装置の同期整流制御を示すタイムチャート。
【図９】本発明の第２実施形態による三相交流モータ駆動装置の概略構成図。
【図１０】図９の三相交流モータ駆動装置の同期整流制御回路の構成図。
【図１１】図１０の同期整流制御回路の電位比較部の構成例の図。
【図１２】図１０の同期整流制御回路の上側トランジスタ制御部の構成例の図。
【図１３】図１０の同期整流制御回路の下側トランジスタ制御部の構成例の図。
【図１４】図１０の同期整流制御回路の動作を示すタイムチャート。
【図１５】図１４のＵ相の動作を拡大して示すタイムチャート。
【図１６】従来技術による三相交流モータ駆動装置の同期整流制御を示すタイムチャート。
【発明を実施するための形態】
【００１３】
以下、本発明によるモータ駆動装置の実施形態を図面に基づいて説明する。このモータ駆動装置は、例えば、車両の電動パワーステアリング装置において、操舵アシストトルクを発生するモータの駆動を制御する装置である。
（第１実施形態）
直流モータを駆動する本発明の第１実施形態のモータ駆動装置について、図１〜図８を参照して説明する。
【００１４】
図１に示すように、モータ駆動装置４０１は、電流指令部３１からの指令に基づいて直流電源２９からの電力を変換し、直流モータ２０に出力する。詳しくは、電流指令部３１は、直流モータ２０の現在の電気角、操舵トルク、及び車速等の情報に基づいて、直流モータ２０に通電させる電流指令値を演算する。モータ駆動装置４０１は、電流指令部３１からの電流指令値に基づいて、直流モータ２０の通電をＰＷＭ制御する。
【００１５】
モータ駆動装置４０１は、通電制御回路４１、同期整流制御回路４２、及び、「駆動回路」としてのＨブリッジ回路１０１を備えている。
Ｈブリッジ回路１０１は、「スイッチング素子」としての４つのトランジスタ１〜４がブリッジ接続されて構成されている。各トランジスタ１〜４には、低電位側から高電位側へ電流を導通可能なフリーホイールダイオイード１１〜１４が並列に接続されている。
フリーホイールダイオイード１１〜１４は、トランジスタ１〜４が例えばＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）等の場合には、素子内部の寄生ダイオードとして構成されてもよい。或いは、外付けのダイオードで構成されてもよい。
【００１６】
以下、高電位側のトランジスタ１、２を「上側トランジスタ」といい、低電位側のトランジスタ３、４を「下側トランジスタ」という。直列接続され対を成す上側トランジスタ１及び下側トランジスタ３の組、並びに、上側トランジスタ２及び下側トランジスタ４の組は、特許請求の範囲に記載の「一対のスイッチング素子」に相当する。
上側トランジスタ１と下側トランジスタ３との間のノードＮ１は、直流モータ２０の第１モータ端子２１に接続されており、上側トランジスタ２と下側トランジスタ４との間のノードＮ２は、直流モータ２０の第２モータ端子２２に接続されている。また、第１モータ端子２１の電位をＶ１、第２モータ端子２２の電位をＶ２とする。
さらに、例えば下側トランジスタ３、４の接地側に、Ｈブリッジ回路１０１や直流モータ２０を流れる電流を検出するシャント抵抗を設けてもよい。
【００１７】
トランジスタ１〜４のＯＮ／ＯＦＦは、それぞれ対応する駆動信号Ｄ１〜Ｄ４によって制御される。本実施形態の動作では、Ｈブリッジ回路１０１の二対のうち一対は、上側トランジスタが常にＯＮ、下側トランジスタが常にＯＦＦとなる。また、もう一対のトランジスタは、一方がＯＮのとき他方がＯＦＦというように相補的に動作するように制御される。このようなスイッチング制御を「同期整流制御」という。
【００１８】
ここで、通電制御回路４１は、電流指令部３１から入力された電流指令値に基づき、トランジスタ１〜４に対応する基本指令信号Ｂ１〜Ｂ４を出力する。そして、モータ駆動装置４０１は、通電制御回路４１から出力された基本指令信号Ｂ１〜Ｂ４によってＨブリッジ回路１０１を直接駆動するのでなく、基本指令信号Ｂ１〜Ｂ４、及びモータ端子電位Ｖ１、Ｖ２に基づいて同期整流制御回路４２が生成した駆動信号Ｄ１〜Ｄ４によってＨブリッジ回路１０１を駆動することを特徴とする。同期整流制御回路４２は、同期整流制御されている一対のトランジスタが同時にＯＮすることによる短絡を防止するように、トランジスタのスイッチングタイミングを適切に制御する。
【００１９】
図２に示すように、同期整流制御回路４２は、電位比較部５１、５２、上側トランジスタ制御部６１、６２、下側トランジスタ制御部６３、６４、及び、ＡＮＤゲート９１〜９４等を有している。なお、図中、トランジスタ制御部を「Ｔｒ制御」部と記す。
第１電位比較部５１及び第２電位比較部５２は、モータ端子電位Ｖ１、Ｖ２の電位差に基づき、対照値である期待電圧Ｖｒｅｆとの比較信号Ｃ１ｒ、Ｃ２ｒ、及び、零電位（０Ｖ）との比較信号Ｃ１ｇ、Ｃ２ｇを出力する。
【００２０】
上側トランジスタ制御部６１、６２及び下側トランジスタ制御部６３、６４は、電位比較部５１、５２からの比較信号に基づいて、トランジスタ１〜４に対応するマスク信号Ｑ１〜Ｑ４を出力する。例えばＡＮＤゲート９１は、基本指令信号Ｂ１及びマスク信号Ｑ１が共にＯＮのとき、駆動信号Ｄ１をＯＮ出力する。逆に、マスク信号Ｑ１がＯＦＦであれば、基本指令信号Ｂ１がＯＮであっても駆動信号Ｄ１をＯＦＦ出力する。
【００２１】
図３〜図５に、電位比較部５１、５２、上側トランジスタ制御部６１、６２、及び、下側トランジスタ制御部６３、６４を、それぞれ、比較器、論理ゲート、ＳＲフリップフロップ等のハードウェアで構成した例を示す。電位比較部５１と５２、上側トランジスタ制御部６１と６２、下側トランジスタ制御部６３と６４の構成は、それぞれ実質的に同一であるので、一方について説明すれば足りる。ここでは、後述する動作説明との対応から、図３〜図５の各（ｂ）を参照して説明する。
【００２２】
図３（ｂ）に示すように、第２電位比較部５２は、３つの比較器５２１、５２３、５２４を有している。比較器５２１は、第２モータ端子電位Ｖ２から第１モータ端子電位Ｖ１を引いた電位差（Ｖ２−Ｖ１）を信号Ｃ２ｏとして出力する。比較器５２３は、信号Ｃ２ｏを期待電圧Ｖｒｅｆと比較し、「（Ｖ２−Ｖ１）＞Ｖｒｅｆ」のとき、比較信号Ｃ２ｒをＯＮ出力する。比較器５２４は、信号Ｃ２ｏを零電位と比較し、「Ｖ２＞Ｖ１」のとき、比較信号Ｃ２ｇをＯＮ出力する。
【００２３】
図４（ｂ）に示すように、上側トランジスタ制御部６２は、ＡＮＤゲート６２１、６２３、ＮＯＴゲート６２２、ＯＲゲート６２４、ＳＲフリップフロップ８２を有している。ＡＮＤゲート６２１には基本指令信号Ｂ２、Ｂ３が入力される。ＡＮＤゲート６２３には基本指令信号Ｂ２、Ｂ４のＮＯＴ信号、及び比較信号Ｃ２ｒが入力される。ＡＮＤゲート６２１、６２３の出力は、ＯＲゲート６２４を経由して、ＳＲフリップフロップ８２のセット端子に入力される。ＳＲフリップフロップ８２はマスク信号Ｑ２を出力する。
【００２４】
図５（ｂ）に示すように、下側トランジスタ制御部６４は、ＯＲゲート６４１、ＡＮＤゲート６４２、ＳＲフリップフロップ８４を有している。ＯＲゲート６４１には比較信号Ｃ２ｒ、Ｃ１ｇが入力され、「（Ｖ２−Ｖ１）＞Ｖｒｅｆ」または「Ｖ１＞Ｖ２」のとき、ＯＮ出力する。ＡＮＤゲート６４２には基本指令信号Ｂ４、Ｂ１、及びＯＲゲート６４１の出力が入力される。ＳＲフリップフロップ８４のセット端子にはＡＮＤゲート６４２の出力が入力され、リセット端子には基本指令信号Ｂ２が入力される。ＳＲフリップフロップ８４はマスク信号Ｑ４を出力する。
【００２５】
次に、同期整流制御回路４２の動作について説明する。
Ｈブリッジ回路１０１の制御では、直流モータ２０の回転方向によってスイッチングに用いるトランジスタ１〜４を使い分ける。ここでは、直流モータ２０を正転方向に回転させる場合、上側トランジスタ１→第１モータ端子２１→第２モータ端子２２→下側トランジスタ４を経由して電流を流すものとする。また、直流モータ２０を逆転方向に回転させる場合、上側トランジスタ２→第２モータ端子２２→第１モータ端子２１→下側トランジスタ３を経由して電流を流すものとする。
【００２６】
以下、直流モータ２０を正転方向に回転させる場合を例として説明する。この場合、上側トランジスタ１を常にＯＮとし、上側トランジスタ１と対になる下側トランジスタ３を常にＯＦＦとする。また、電流経路となる下側トランジスタ４をＰＷＭ制御する。ＰＷＭ信号のデューティ比を変化させることにより、モータ電流の平均値を制御し、直流モータ２０の回転速度を制御することができる。
【００２７】
また、特許文献３（平９−１８３１３号公報）に開示されているように、下側トランジスタ４と対になる上側トランジスタ２を、下側トランジスタ４と反転状態になるように同期整流制御する。下側トランジスタ４のＯＦＦ時に上側トランジスタ２をＯＮとすることで、直流モータ２０の逆起電力による電流がフリーホイールダイオイード１２より抵抗の小さい上側トランジスタ２を流れる。したがって、消費電力を低減することができる。
【００２８】
このようなトランジスタ１〜４のスイッチング動作は、次のように制御される。
通電制御回路４１は、電流指令部３１から入力した電流指令値に基づき、基本指令信号Ｂ１として常にＯＮの信号を出力し、基本指令信号Ｂ４として、電流指令値に応じたデューティを有するＰＷＭ信号を出力する。また、同期整流制御の基本指令信号Ｂ２として、基本指令信号Ｂ４を反転した信号を出力する。
ここで、通電制御回路４１では、基本指令信号Ｂ２と基本指令信号Ｂ４との間に短絡防止のための適切な時間を空ける制御は行わない。
【００２９】
同期整流制御回路４２は、基本指令信号Ｂ１〜Ｂ４が入力される。基本指令信号Ｂ１は常にＯＮなので、上側トランジスタ制御部６１が出力するマスク信号Ｑ１はＯＮとなり、駆動信号Ｄ１も常にＯＮとなる（図４（ａ）参照）。また、基本指令信号Ｂ３は常にＯＦＦなので、マスク信号Ｑ３に関係なく、駆動信号Ｄ３も常にＯＦＦとなる。
【００３０】
また、同期整流制御回路４２は、駆動信号Ｄ２としてＰＷＭ信号、駆動信号Ｄ４としてＰＷＭ信号の反転信号を出力する。ここで、駆動信号Ｄ４をＯＦＦするとき、完全にＯＦＦしないうちに駆動信号Ｄ２をＯＮしたり、その逆に、駆動信号Ｄ２をＯＦＦするとき、完全にＯＦＦしないうちに駆動信号Ｄ４をＯＮしたりすると、対を成すトランジスタ２、４を経由して短絡電流が流れることとなる。これを防止するため、同期整流制御回路４２は、駆動信号Ｄ２、Ｄ４の一方がＯＦＦしてから他方がＯＮするまでの間に適切な時間を空けるように制御する。
【００３１】
次に、各信号のタイミングについて図６を参照する。図６では各要素の出力信号をＯＮ／ＯＦＦで示す。なお、比較器やＳＲフリップフロップの出力は、ハイレベル（Ｈ）／ローレベル（Ｌ）で表されることもあるが、便宜上、ハイレベルを「ＯＮ」、ローレベルを「ＯＦＦ」に統一する。
【００３２】
まず、下側トランジスタ４をＯＦＦにした後、上側トランジスタ２をＯＮにする場合の手順を説明する。図６において、「☆４」から「※２」までの矢印に沿って説明する。
図４（ｂ）に示すように、上側トランジスタ制御部６２において、基本指令信号Ｂ２がＯＦＦ、Ｂ４がＯＮの時、ＡＮＤゲート６２１、６２３の出力はいずれもＯＦＦとなるため、ＯＲゲート６２４の出力はＯＦＦとなる。したがって、「☆４」の直前の時点で、ＳＲフリップフロップ８２が出力するマスク信号Ｑ２はＯＦＦ状態である。以後、上側トランジスタ制御部６２は、上側トランジスタ２と下側トランジスタ４との間に短絡電流が流れる可能性が確実に無くなるまで、マスク信号Ｑ２がＯＮとなるタイミングを遅らせる。
【００３３】
「☆４」時点で基本指令信号Ｂ４をＯＦＦすると、駆動信号Ｄ４がＯＦＦになり、下側トランジスタ４の導通が遮断される。すると、直流モータ２０内のコイルが逆起電力を生じ、モータ端子電位Ｖ２が上昇して十分に高電位になる。そして、モータ端子電位Ｖ２がモータ端子電位Ｖ１を超えると（図７のタイミングＩ）、上側トランジスタ２のフリーホイールダイオイード１２に順方向の電流が流れる。このとき、第２電位比較部５２において、モータ端子間の電位差（Ｖ２−Ｖ１）と零電位との比較信号Ｃ２ｇがＯＮとなる（図３（ｂ）参照）。
【００３４】
さらに、フリーホイールダイオイード１２の順方向電圧を期待電圧Ｖｒｅｆと比較し、モータ端子間の電位差（Ｖ２−Ｖ１）が期待電圧Ｖｒｅｆを超えると（図７のタイミングＩＩ）、第２電位比較部５２において、比較信号Ｃ２ｒがＯＮとなる。ここで、期待電圧Ｖｒｅｆは、順方向電圧の最大値に対し、例えば（１／２）程度に設定される。
第２電位比較部５２の出力Ｃ２ｒにより、上側トランジスタ制御部６２のＳＲフリップフロップ８２が出力するマスク信号Ｑ２がＯＮになる（図４（ｂ）参照）ので、ＡＮＤゲート９２からの駆動信号Ｄ２がＯＮになり（※２）、上側トランジスタ２が導通する。
【００３５】
次に、上側トランジスタ２をＯＦＦにした後、下側トランジスタ４をＯＮにする場合の手順を説明する。図６において、「☆２」から「※４」までの矢印に沿って説明する。
図５（ｂ）に示すように、下側トランジスタ制御部６４において、基本指令信号Ｂ４がＯＦＦの時、ＡＮＤゲート６４２の出力はＯＦＦとなる。したがって、「☆２」の直前の時点で、ＳＲフリップフロップ８４が出力するマスク信号Ｑ４はＯＦＦ状態である。以後、下側トランジスタ制御部６４は、上側トランジスタ２と下側トランジスタ４との間に短絡電流が流れる可能性が確実に無くなるまで、マスク信号Ｑ４がＯＮとなるタイミングを遅らせる。
【００３６】
「☆２」時点で基本指令信号Ｂ２をＯＦＦすると、駆動信号Ｄ２がＯＦＦになり、上側トランジスタ２の導通が遮断される。すると、直流モータ２０のコイルの逆起電力によって発生する電流がフリーホイールダイオード１２を流れるので、モータ端子電位Ｖ２は、フリーホイールダイオード１２の電圧降下分上がる。このとき、第２電位比較部５２において、モータ端子間の電位差（Ｖ２−Ｖ１）と期待電圧Ｖｒｅｆとの比較信号Ｃ２ｒがＯＮとなる（図３（ｂ）参照）。
【００３７】
第２電位比較部５２からの比較信号Ｃ２ｒにより、下側トランジスタ制御部６４においてＯＲゲート６４１の出力がＯＮになる。また、基本指令信号Ｂ１、Ｂ４はＯＮなので、ＡＮＤゲート６４２の出力がＯＮとなる。その結果、下側トランジスタ制御部６４のＳＲフリップフロップ８４が出力するマスク信号Ｑ４がＯＮになる（図５（ｂ）参照）ので、ＡＮＤゲート９４からの駆動信号Ｄ４がＯＮになり（※４）、下側トランジスタ４が導通する。
【００３８】
（効果）
本実施形態の効果について、従来技術と対比しつつ説明する。従来技術の直流モータ駆動装置は、同期整流制御回路に電位比較部を備えていない。本実施形態と同様に上側トランジスタ２及び下側トランジスタ４を同期整流制御する場合を例とすると、図８に示すように、従来技術の直流モータ駆動装置は、基本指令信号Ｂ４、Ｂ２のＯＦＦタイミングに対して、例えばクロックにより一律の遅延時間を遅延させたタイミングに駆動信号Ｄ２、Ｄ４をＯＮさせることでデッドタイムを確保する。しかし、製品毎の部品のばらつきや動作時の温度、電圧等を考慮して確実に短絡を防止するためには、デッドタイムを十分に大き目に設定する必要があり、電力効率が低下することとなる。
【００３９】
それに対し本実施形態では、モータ端子電位Ｖ１、Ｖ２の電位差をモニターすることで駆動信号Ｄ２、Ｄ４をＯＮしても短絡が発生することのないタイミングを判断し、スイッチング動作を制御することができる。したがって、製品毎の特性や使用環境、使用状態に応じて、都度、必要最小限の時間をデッドタイムとすることができる。よって、モータの駆動制御における消費電力を可及的に低減することができる。
【００４０】
また、電動パワーステアリング装置に適用されるモータ駆動装置４０１では、操舵時に大電流を流す要求があることに加え、搭載スペースの制約による小型化の要求からスペックに十分な余裕のある素子を用いることが難しい。したがって、本発明により同期整流制御のデッドタイムを必要最小限の長さに設定することで、消費電力を低減する効果が特に有効に発揮される。
さらに、直流モータ２０を駆動するＨブリッジ回路１０１では、次に説明する三相交流モータ用のインバータ回路に比べ、消費電力を低減する効果がより顕著に現れる。
【００４１】
（第２実施形態）
次に、三相交流モータを駆動する本発明の第２実施形態のモータ駆動装置について、図９〜図１６を参照して説明する。第２実施形態において、第１実施形態と実質的に同一の構成には同一の符号を付して説明を省略する。また、基本的な技術的思想は第１実施形態と同様であるので、重複する説明を適宜省略する。
【００４２】
図９に示すように、モータ駆動装置４０２は、電流指令部３２からの指令に基づいて直流電源２９からの直流電力を三相交流電力に変換し、三相交流モータ２３に出力する。
モータ駆動装置４０２は、通電制御回路４３、同期整流制御回路４４、及び、「駆動回路」としてのインバータ回路１０２を備えている。
インバータ回路１０２は、６つのトランジスタ１〜６がブリッジ接続されて構成されている。各トランジスタ１〜６には、低電位側から高電位側へ電流を導通可能なフリーホイールダイオイード１１〜１６が並列に接続されている。
【００４３】
上側トランジスタ１及び下側トランジスタ４はＵ相、上側トランジスタ２及び下側トランジスタ５はＶ相、上側トランジスタ３及び下側トランジスタ６はＷ相に対応し、各相の上下トランジスタは、それぞれ同期整流制御される。
Ｕ相のノードＮＵはＵ相モータ端子２４に接続されており、Ｖ相のノードＮＶはＶ相モータ端子２５に接続されており、Ｗ相のノードＮＷはＷ相モータ端子２６に接続されている。また、各相モータ端子２４、２５、２６の電位をＶＵ、ＶＶ、ＶＷとする。
さらに、例えば下側トランジスタ４、５、６の接地側に、各相電流を検出するシャント抵抗を設けてもよい。
【００４４】
通電制御回路４３は、電流指令部３２から入力された電流指令値に基づき、トランジスタ１〜６に対応する基本指令信号ＢＵＨ、ＢＶＨ、ＢＷＨ、ＢＵＬ、ＢＶＬ、ＢＷＬを出力する。
同期整流制御回路４４は、基本指令信号ＢＵＨ、ＢＶＨ、ＢＷＨ、ＢＵＬ、ＢＶＬ、ＢＷＬ、及び各相モータ端子電位ＶＵ、ＶＶ、ＶＷの相互の電位差に基づいて生成した駆動信号ＤＵＨ、ＤＶＨ、ＤＷＨ、ＤＵＬ、ＤＶＬ、ＤＷＬを出力する。
モータ駆動装置４０２は、駆動信号ＤＵＨ、ＤＶＨ、ＤＷＨ、ＤＵＬ、ＤＶＬ、ＤＷＬによって、各相にて短絡が発生しないように、トランジスタのスイッチングタイミングを適切に制御しつつ、インバータ回路１０２を駆動する。
【００４５】
図１０に示すように、同期整流制御回路４４は、Ｕ相、Ｖ相、Ｗ相の各相に対応して、電位比較部５３、５４、５５、上側トランジスタ制御部７１、７２、７３、下側トランジスタ制御部７４、７５、７６、及び、ＡＮＤゲート９１〜９６等を有している。
図１０にて、信号線の接続を全て記載すると煩雑となるため、以下のように図示する。６種類の基本指令信号ＢＵＨ、ＢＶＨ、ＢＷＨ、ＢＵＬ、ＢＶＬ、ＢＷＬは、全て上側トランジスタ制御部７１、７２、７３、及び、下側トランジスタ制御部７４、７５、７６に入力されるため、太線矢印でまとめて示す。また、電位比較部５３、５４、５５からの比較信号には、出力先のトランジスタ制御部の符号を記載するとともに、トランジスタ制御部７１〜７６に、入力される比較信号を記載する。
【００４６】
各相に対応する構成は実質的に同一であるので、以下、Ｕ相を例として説明する。
電位比較部５３は、Ｕ相モータ端子電位ＶＵに対し、Ｖ相モータ端子電位ＶＶとの電位差、及び、Ｗ相モータ端子電位ＶＷとの電位差を、それぞれ期待電圧Ｖｒｅｆ及び零電位（０Ｖ）と比較し、比較信号Ｃｕｖｒ、Ｃｕｖｇ、Ｃｕｗｒ、Ｃｕｗｇを出力する。
例えば「Ｃｕｖｒ」は、２文字目の「ｕ」相電位ＶＵから３文字目の「ｖ」相電位ＶＶを引いた電位差（ＶＵ−ＶＶ）を期待電圧Ｖｒｅｆ（４文字目「ｒ」）と比較した信号を示す。４文字目が「ｇ」の比較信号は、電位差を零電位と比較した信号を示す。
【００４７】
上側トランジスタ制御部７１は、電位比較部５３からの比較信号Ｃｕｖｒ、Ｃｕｗｒに基づいて、Ｕ相上側トランジスタ１に対応するマスク信号ＱＵＨを出力する。
下側トランジスタ制御部７４は、電位比較部５３からの比較信号Ｃｕｖｒ、Ｃｕｗｒ、電位比較部５４、５５からの比較信号Ｃｖｕｇ、Ｃｗｕｇに基づいて、Ｕ相下側トランジスタ４に対応するマスク信号ＱＵＬを出力する。
【００４８】
図１１〜図１３に、電位比較部５３、上側トランジスタ制御部７１及び下側トランジスタ制御部７４を、それぞれ、比較器、論理ゲート、ＳＲフリップフロップ等のハードウェアで構成した例を示す。
図１１に示すように、電位比較部５３は、６つの比較器５３１〜５３６を有している。比較器５３１、５３３、５３４は、Ｕ相とＶ相とのモータ端子電位差（ＶＵ−ＶＶ）についての比較信号Ｃｕｖｒ、Ｃｕｖｇを生成し、比較器５３２、５３５、５３６は、Ｕ相とＷ相とのモータ端子電位差（ＶＵ−ＶＷ）についての比較信号Ｃｕｗｒ、Ｃｕｗｇを生成する。各組の構成は、第１実施形態の図３と同様である。
【００４９】
図１２に示すように、上側トランジスタ制御部７１は、ＯＲゲート７１１、７１６、７１８、ＡＮＤゲート７１２、７１４、７１５、７１７、ＮＯＴゲート７１３、ＳＲフリップフロップ８１を有している。第１実施形態の図４を基本とし、Ｕ相に対して、Ｖ相又はＷ相の情報を複合的に用いるように構成されている。詳細な説明は省略する。
【００５０】
図１３に示すように、下側トランジスタ制御部７４は、ＯＲゲート７４１、７４３、７４５、ＡＮＤゲート７４２、７４４、ＳＲフリップフロップ８４を有している。第１実施形態の図５を基本とし、Ｕ相に対して、Ｖ相又はＷ相の情報を複合的に用いるように構成されている。詳細な説明は省略する。
【００５１】
次に、同期整流制御回路４４の動作について、図１４、図１５を参照して説明する。
インバータ回路１０２の制御では、各相へ順番に通電することにより、三相交流モータ（例えばブラシレス永久磁石式同期モータ）２３のステータコイルに磁界を発生させてロータを回転させる。
図１４では、各相の基本指令信号ＢＵＨ、ＢＶＨ、ＢＷＨ、ＢＵＬ、ＢＶＬ、ＢＷＬ、駆動信号ＤＵＨ、ＤＶＨ、ＤＷＨ、ＤＵＬ、ＤＶＬ、ＤＷＬ、モータ端子電位ＶＵ、ＶＶ、ＶＷ、マスク信号ＱＵＨ、ＱＶＨ、ＱＷＨ、ＱＵＬ、ＱＶＬ、ＱＷＬについて、ｔ０１からｔ４０までの時間変化を模式的に（例えばパルスの数を実際よりも少なくして）示している。
【００５２】
図１５は、図１４から、ｔ１４からｔ２２におけるＵ相の基本指令信号ＢＵＨ、ＢＵＬ、マスク信号ＱＵＨ、ＱＵＬ、及び、駆動信号ＤＵＨ、ＤＵＬを抜き出したものである。
ｔ１４〜ｔ２２において、基本指令信号ＢＵＨとＢＵＬとは相補的にＯＮ／ＯＦＦしており、基本指令信号ＢＵＬのＯＦＦタイミングと基本指令信号ＢＵＨのＯＮタイミング、及び、基本指令信号ＢＵＨのＯＦＦタイミングと基本指令信号ＢＵＬのＯＮタイミングとはほぼ同時である。
【００５３】
同期整流制御回路４４は、第１実施形態の同期整流制御回路４２と同様、モータ端子電位差と期待電圧Ｖｒｅｆ及び零電位との比較に基づき、Ｕ相トランジスタ１、４に短絡電流が流れる可能性が無いようにマスク信号ＱＵＨ、ＱＵＬの切替タイミングを制御する。そして、基本指令信号ＢＵＨとマスク信号ＱＵＨとが入力されたＡＮＤゲート９１は駆動信号ＤＵＨを出力し、基本指令信号ＢＵＬとマスク信号ＱＵＬとが入力されたＡＮＤゲート９４は駆動信号ＤＵＬを出力する。
【００５４】
その結果、駆動信号ＤＵＬのＯＦＦタイミングと駆動信号ＤＵＨのＯＮタイミングとの間にデッドタイムΔＴａが生成され、駆動信号ＤＵＨのＯＦＦタイミングと駆動信号ＤＵＬのＯＮタイミングとの間にデッドタイムΔＴｂが生成される。
ここで、図１６に示すように、同期整流制御回路に電位比較部を備えていない従来技術の三相交流モータ駆動装置では、第１実施形態に対応する従来技術（図８）と同様に、デッドタイムを十分に大きめに設定する必要があり、電力効率が低下することとなる。それに対し、本発明の第２実施形態におけるデッドタイムΔＴａ、ΔＴｂは、製品毎の部品ばらつきや動作時の温度、電圧等に応じて決定される必要最小限の値に相当するため、第１実施形態と同様に、消費電力を可及的に低減することができる。
【００５５】
また、電動パワーステアリング装置に適用されるモータ駆動装置４０２では、大電流を流す要求があり、且つ小型化の要求があることから、消費電力を低減する効果が特に発揮されるという点でも第１実施形態と同様である。
【００５６】
（その他の実施形態）
（ア）上記実施形態の同期整流制御回路は、比較器、論理ゲート及びＳＲフリップフロップを組み合わせたハードウェアで構成されている。他の実施形態では、同様の作用をする同期整流制御回路をマイコンのプログラムによりソフトウェアで構成してもよい。
ただし、同期整流制御回路をハードウェアで構成することにより、製品毎の部品のばらつきや、温度、供給電圧への依存性等、使用環境、使用状態に応じたスイッチングタイミングをより適切に決定することができる。また、動作速度が速いこと、マイコンの演算処理を簡素化できること等からも、ハードウェアで構成することが望ましい。
【００５７】
（イ）同期整流制御回路をハードウェアで構成する場合の、電位比較部、及び、上側／下側トランジスタ制御部の具体的な構成は、図３〜５、図１１〜１３の構成例に限らず、適宜変更してよい。
（ウ）多相交流モータを駆動するモータ駆動装置において、多相交流モータは、三相に限らず四相以上の多相であってもよい。
【００５８】
（エ）駆動回路を構成するスイッチング素子は、ＭＯＳＦＥＴ以外の電界効果トランジスタやＩＧＢＴ等であってもよい。
（オ）本発明のモータ駆動装置は、電動パワーステアリング装置の操舵アシストモータを駆動するものに限らず、消費電力の低減が要求される全てのモータ駆動装置に有効に適用可能である。
【００５９】
以上、本発明はこのような実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲において、種々の形態で実施することができる。
【符号の説明】
【００６０】
１０１・・・Ｈブリッジ回路（駆動回路）、
１０２・・・インバータ回路（駆動回路）、
１−  ６・・・トランジスタ（スイッチング素子）、
１１−１６・・・フリーホイールダイオード、
２０  ・・・直流モータ、
２３  ・・・三相交流モータ（多相交流モータ）、
２９  ・・・直流電源、
４０１、４０２・・・モータ駆動装置、
４１、４３・・・通電制御回路、
４２、４４・・・同期整流制御回路、
５１、５２、５３、５４、５５・・・電位比較部。
【図１】
2015211578.tif 000003
【図２】
2015211578.tif 000004
【図３】
2015211578.tif 000005
【図４】
2015211578.tif 000006
【図５】
2015211578.tif 000007
【図６】
2015211578.tif 000008
【図７】
2015211578.tif 000009
【図８】
2015211578.tif 000010
【図９】
2015211578.tif 000011
【図１０】
2015211578.tif 000012
【図１１】
2015211578.tif 000013
【図１２】
2015211578.tif 000014
【図１３】
2015211578.tif 000015
【図１４】
2015211578.tif 000016
【図１５】
2015211578.tif 000017
【図１６】
2015211578.tif 000018