(57)【要約】【課題】炭化ケイ素層とゲート絶縁膜との界面準位を低減でき、キャリア移動度を高くする。【解決手段】炭化ケイ素基板１２ａ，１２ｂ上に、ゲート絶縁膜２２として少なくとも１層以上の酸化膜、窒化膜あるいは酸窒化膜を有する炭化ケイ素半導体装置において、炭化ケイ素基板１２ａ，１２ｂとゲート絶縁膜２２の界面を含む該ゲート絶縁膜２２中に１×１０19／ｃｍ3以上の塩素を含ませる。ゲート絶縁膜２２は、水分を含まない乾燥酸素中での熱酸化により形成する。【選択図】図１１
2015142078.tif 000002
【特許請求の範囲】
【請求項１】
炭化ケイ素基板上に、ゲート絶縁膜として少なくとも１層以上の酸化膜、窒化膜あるいは酸窒化膜を有する炭化ケイ素半導体装置において、
前記炭化ケイ素基板と前記ゲート絶縁膜の界面を含む該ゲート絶縁膜中に１×１０19／ｃｍ3以上の塩素が存在することを特徴とする炭化ケイ素半導体装置。
【請求項２】
炭化ケイ素基板上に、ゲート絶縁膜として少なくとも１層以上の酸化膜、窒化膜あるいは酸窒化膜を有する炭化ケイ素半導体装置の製造方法において、
前記炭化ケイ素基板と前記ゲート絶縁膜の界面を含む該ゲート絶縁膜中に１×１０19／ｃｍ3以上の塩素を含ませるゲート絶縁膜形成工程を含むことを特徴とする炭化ケイ素半導体装置の製造方法。
【請求項３】
前記ゲート絶縁膜形成工程に、水分を含まない乾燥酸素中での熱酸化の処理が含まれることを特徴とする請求項２に記載の炭化ケイ素半導体装置の製造方法。
【請求項４】
前記ゲート絶縁膜形成工程に、少なくとも一酸化二窒素または一酸化窒素を含むガス中での熱酸窒化の処理が含まれることを特徴とする請求項２に記載の炭化ケイ素半導体装置の製造方法。
【請求項５】
前記ゲート絶縁膜形成工程に、少なくとも酸素と水分を含むガス中での熱酸化の処理が含まれることを特徴とする請求項２に記載の炭化ケイ素半導体装置の製造方法。
【請求項６】
前記ゲート絶縁膜形成工程に、酸化膜あるいは窒化膜あるいは酸窒化膜の絶縁膜を化学的もしくは物理的気相成長法により堆積させる工程が含まれることを特徴とする請求項２に記載の炭化ケイ素半導体装置の製造方法。
【請求項７】
前記ゲート絶縁膜形成工程に、塩素元素を導入した雰囲気で熱酸化の処理を行う工程が含まれることを特徴とする請求項２〜６のいずれか一つに記載の炭化ケイ素半導体装置の製造方法。
【請求項８】
前記ゲート絶縁膜形成工程の後に、塩素元素を導入した雰囲気で熱処理を行う工程を有することを特徴とする請求項２〜６のいずれか一つに記載の炭化ケイ素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は炭化ケイ素基板を使用した半導体装置およびその製造方法に関わり、特にゲート絶縁膜を改善した炭化ケイ素半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
炭化ケイ素は優れた物性値を有するため、高耐圧で低損失なパワーデバイスへの適用が期待されている。炭化ケイ素を炭化ケイ素半導体装置の一種である炭化ケイ素縦型金属−酸化膜−半導体電界効果型トランジスタ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）に適用する場合、炭化ケイ素基板の上に二酸化ケイ素膜などのゲート絶縁膜を形成する。
【０００３】
炭化ケイ素基板の上に二酸化ケイ素膜を形成するには、炭化ケイ素基板を熱酸化する方法と炭化ケイ素基板上に二酸化ケイ素膜をデポジション（堆積）する方法とがある。いずれの方法を用いても、炭化ケイ素基板と二酸化ケイ素膜との界面に界面準位ができ、この界面準位がＭＯＳＦＥＴの電界効果移動度（チャネル移動度）を炭化ケイ素バルク中の移動度より低下させることによりＭＯＳＦＥＴのオン動作時の抵抗値を増加させ、損失が増大してしまうことがあった。
【０００４】
炭化ケイ素基板と二酸化ケイ素膜の界面特性を評価する指標として、界面準位密度がある。一般的には、界面準位密度が小さい方がチャネル移動度に代表される界面特性が良好となる傾向がある。
【０００５】
炭化ケイ素基板と二酸化ケイ素膜の界面特性を改善する一般的な手法としては、炭化ケイ素基板を酸素の含んだ雰囲気で酸化し、酸化後のアニール（ＰＯＡ：Ｐｏｓｔ  Ｏｘｉｄａｔｉｏｎ  Ａｎｎｅａｌｉｎｇ）として一酸化二窒素や一酸化窒素の窒素を含むガスを用いる方法が知られている。この場合、酸化と同時に窒化が起こり、窒素原子が二酸化ケイ素膜中や炭化ケイ素基板と二酸化ケイ素膜との界面のダングリングボンド（未結合手）の終端に寄与し、界面準位密度を低減する効果があるとされている（例えば、下記特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表２００４−５１１１０１号公報（第８〜１５頁）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
一酸化二窒素や一酸化窒素の窒素を含むガスを用いる方法では、一酸化二窒素ガスによる窒化の条件を最適化することにより、炭化ケイ素基板とゲート絶縁膜（二酸化ケイ素膜）との界面（以下、炭化ケイ素基板／ゲート絶縁膜界面とする）の界面準位が低減することは記載されている。しかし、特許文献１に示されるような方法で窒化した場合には、窒化の際に一酸化二窒素ガスが反応して発生する酸素ガスにより炭化ケイ素基板が再酸化され、この再酸化により窒化された界面より界面が炭化ケイ素基板の内側に進行し、最終的に残る炭化ケイ素基板／ゲート絶縁膜界面への窒化が十分になされず、界面準位を十分に低減できない場合があった。
【０００８】
炭化ケイ素基板上に酸素ガスでゲート絶縁膜を形成した場合、チャネル移動度は非常に低く、界面準位密度が高いことが報告されている。原因としては、ゲート絶縁膜中や炭化ケイ素基板／ゲート絶縁膜界面のダングリングボンド、炭化ケイ素基板／ゲート絶縁膜界面に偏析する炭素化合物などが挙げられる。従って、一酸化二窒素や一酸化窒素の窒素を含むガスを用いる方法では副生成物として酸素ガスができ、炭化ケイ素基板／ゲート絶縁膜界面特性を悪化させるため、ゲート絶縁膜を形成する方法としては不十分である。
【０００９】
本発明は、上記課題に鑑み、炭化ケイ素基板と二酸化ケイ素（ゲート絶縁膜）との界面の準位をより低減させた、キャリアの移動度が高い炭化ケイ素半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明の炭化ケイ素半導体装置は、炭化ケイ素基板上に、ゲート絶縁膜として少なくとも１層以上の酸化膜、窒化膜あるいは酸窒化膜を有する炭化ケイ素半導体装置において、前記炭化ケイ素基板と前記ゲート絶縁膜の界面を含む該ゲート絶縁膜中に１×１０19／ｃｍ3以上の塩素が存在することを特徴とする。
【００１１】
また、本発明の炭化ケイ素半導体装置の製造方法は、炭化ケイ素基板上に、ゲート絶縁膜として少なくとも１層以上の酸化膜、窒化膜あるいは酸窒化膜を有する炭化ケイ素半導体装置の製造方法において、前記炭化ケイ素基板と前記ゲート絶縁膜の界面を含む該ゲート絶縁膜中に１×１０19／ｃｍ3以上の塩素を含ませるゲート絶縁膜形成工程を含むことを特徴とする。
【００１２】
また、前記ゲート絶縁膜形成工程に、水分を含まない乾燥酸素中での熱酸化の処理が含まれることを特徴とする。
【００１３】
また、前記ゲート絶縁膜形成工程に、少なくとも一酸化二窒素または一酸化窒素を含むガス中での熱酸窒化の処理が含まれることを特徴とする。
【００１４】
また、前記ゲート絶縁膜形成工程に、少なくとも酸素と水分を含むガス中での熱酸化の処理が含まれることを特徴とする。
【００１５】
また、前記ゲート絶縁膜形成工程に、酸化膜あるいは窒化膜あるいは酸窒化膜の絶縁膜を化学的もしくは物理的気相成長法により堆積させる工程が含まれることを特徴とする。
【００１６】
また、前記ゲート絶縁膜形成工程に、塩素元素を導入した雰囲気で熱酸化の処理を行う工程が含まれることを特徴とする。
【００１７】
また、前記ゲート絶縁膜形成工程の後に、塩素元素を導入した雰囲気で熱処理を行う工程を有することを特徴とする。
【００１８】
上記構成によれば、炭化ケイ素とゲート絶縁膜の界面に１×１０19／ｃｍ3以上の塩素を導入することにより、界面準位の原因と報告されている界面のダングリングボンドが塩素により終端される効果と界面に偏析している炭素化合物を除去でき、炭化ケイ素層とゲート絶縁膜との界面準位を低減できる。
【発明の効果】
【００１９】
本発明によれば、炭化ケイ素層とゲート絶縁膜との界面準位を低減でき、キャリア移動度が高い炭化ケイ素半導体装置を得ることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態１にかかる炭化ケイ素半導体装置によるＭＯＳキャパシタの測定例を示す図である。
【図２】本発明の実施の形態１にかかるＭＯＳキャパシタと、比較例のＭＯＳキャパシタの測定結果から得られた界面準位密度を示す図表である。
【図３】実施例１にかかるＭＯＳＦＥＴの製造工程を示す断面図である。（工程１）
【図４】実施例１にかかるＭＯＳＦＥＴの製造工程を示す断面図である。（工程２）
【図５】実施例１にかかるＭＯＳＦＥＴの製造工程を示す断面図である。（工程３）
【図６】実施例１にかかるＭＯＳＦＥＴの製造工程を示す断面図である。（工程４）
【図７】実施例１にかかるＭＯＳＦＥＴの製造工程を示す断面図である。（工程５）
【図８】実施例１にかかるＭＯＳＦＥＴの製造工程を示す断面図である。（工程６）
【図９】実施例１にかかるＭＯＳＦＥＴの製造工程を示す断面図である。（工程７）
【図１０】実施例１にかかるＭＯＳＦＥＴの製造工程を示す断面図である。（工程８）
【図１１】実施例１にかかるＭＯＳＦＥＴの製造工程を示す断面図である。（工程９）
【図１２】実施例１と比較例のＭＯＳＦＥＴを測定して得られた電界効果チャネル移動度のゲート電圧依存性を示す図表である。
【図１３】実施例１のＭＯＳＦＥＴのゲート絶縁膜中の塩素濃度を示した図表である。
【図１４】酸化膜形成後の熱処理手法にかかる本実施例と既存手法との対比図である。
【図１５】本発明の実施例６にかかるＭＯＳゲート構造を有する縦型ＭＯＳＦＥＴを示す断面図である。
【発明を実施するための形態】
【００２１】
以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。また、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数を表している。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００２２】
（実施の形態１）
図１は、本発明の実施の形態１にかかる炭化ケイ素半導体装置によるＭＯＳキャパシタの測定例を示す図である。はじめに、図１を用いて、ＭＯＳキャパシタにゲート酸化膜形成を行い、炭化ケイ素基板とゲート酸化膜との界面の界面準位密度の低減を検証する実験例について説明する。図１に示すＭＯＳキャパシタ１は次の工程を有して作製される。
【００２３】
（工程１）
まず、ｎ型４Ｈ−ＳｉＣ（０００−１）基板２ａ（（０００−１）面から０〜８度オフ基板）上に、ドナー密度１×１０16ｃｍ-3程度のｎ型エピタキシャル膜２ｂを５〜１０μｍ成長させる。なお、ｎ型４Ｈ−ＳｉＣ基板２ａ単体、あるいはｎ型４Ｈ−ＳｉＣ基板２ａとｎ型エピタキシャル膜２ｂを併せてｎ型４Ｈ−ＳｉＣ半導体基板２と呼ぶ。以降、ｎ型４Ｈ−ＳｉＣ半導体基板２のｎ型エピタキシャル膜２ｂ側の面をおもて面とし、ｎ型４Ｈ−ＳｉＣ半導体基板２のｎ型４Ｈ−ＳｉＣ基板２ａ側の面を裏面とする。
【００２４】
（工程２）
ｎ型４Ｈ−ＳｉＣ半導体基板２を洗浄した後に、１３５０℃のトランス−１，２−ジクロロエチレン（Ｔｒａｎｓ−ＬＣ）と、精製器を通った（水分を含まない）純粋な酸素のみの雰囲気で２０分の熱酸化を行い、ｎ型４Ｈ−ＳｉＣ半導体基板２のおもて面に厚さ５０ｎｍの絶縁膜３を形成する。もしくは、酸化後に塩素（Ｃｌ）を含んだ雰囲気で熱処理を行い、絶縁膜３を形成する。この際、低温にて酸化が進まないように、熱酸化あるいは熱処理後には混合ガスの供給を停止し、同温にてアルゴンや窒素などの不活性ガスにて３０分以上パージ（炉内にある気体を排気）する。また、精製器を通った純粋な酸素に対するＴｒａｎｓ−ＬＣのモル比は０．０１〜０．０４の範囲とする。
【００２５】
（工程３）
絶縁膜３上に、室温でドット状の平面形状となるようにアルミゲート電極４を蒸着し、ｎ型４Ｈ−ＳｉＣ半導体基板２の裏面全面にアルミニウムを蒸着したアルミ裏面電極５からなるＭＯＳキャパシタを作製した。
【００２６】
次に、本実験例によるＭＯＳ界面の低減効果を検証するため、工程２において、乾燥酸素を含んだ雰囲気のみにより絶縁膜を形成したＭＯＳキャパシタと（比較例１）、一酸化二窒素を含んだ雰囲気にて酸化のみを行うことによって絶縁膜を形成したＭＯＳキャパシタ（比較例２）を作製した。完成した本実験例と比較例１，２のＭＯＳキャパシタをＣ−Ｖメーター７で測定し、ｎ型４Ｈ−ＳｉＣ半導体基板２と絶縁膜との界面の界面準位密度の差を検証した。
【００２７】
図２は、本発明の実施の形態１にかかるＭＯＳキャパシタと、比較例のＭＯＳキャパシタの測定結果から得られた界面準位密度を示す図表である。横軸は伝導帯からのエネルギー準位、縦軸はｎ型４Ｈ−ＳｉＣ半導体基板２と絶縁膜との界面の界面準位密度である。
【００２８】
図２に示すように、工程２の各熱処理の雰囲気で比較すると、本実施の形態１（ａ）のトランス−１，２−ジクロロエチレンと酸素を含んだ雰囲気での熱処理（黒三角のプロット）は、比較例１（ｃ）の乾燥酸素を含んだ雰囲気（黒丸のプロット）での熱処理より大幅な界面準位の低減効果があり、比較例２（ｂ）の一酸化二窒素を含んだ雰囲気（黒四角形のプロット）とでは同程度の低減効果がある。
【実施例１】
【００２９】
次に、実施の形態１にかかる炭化ケイ素半導体装置として、一般的なＭＯＳゲート構造を備えた横型の炭化ケイ素ＭＯＳＦＥＴの実施例の製造方法を説明する。図３〜図１１は、実施例１にかかるＭＯＳＦＥＴの製造工程を示す断面図である。
【００３０】
（工程１）
まず、図３に示すように、ｐ+型４Ｈ−ＳｉＣ（０００−１）基板１２ａ（（０００−１）面から０〜８度オフ基板、好ましくは０〜４度オフ基板）のおもて面上に、アクセプター密度１×１０16ｃｍ-3のｐ型エピタキシャル膜１２ｂを成長させる。ｐ+型４Ｈ−ＳｉＣ（０００−１）基板１２ａ上にｐ型エピタキシャル膜１２ｂが堆積されてなる４Ｈ−ＳｉＣ半導体基板が作製される。
【００３１】
（工程２）
次に、図４に示すように、ｐ型エピタキシャル膜１２ｂの表面上に減圧ＣＶＤ（化学気相成長：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、厚さ１μｍのＳｉＯ2膜を堆積し、フォトリソグラフィによりＳｉＯ2膜をパターン加工して、ドレイン領域およびソース領域の形成領域を開口させたマスク１３を形成する。その後、例えば、マスク１３をマスクとして、リンイオン１４を基板温度５００℃、加速エネルギー４０ｋｅＶ〜２５０ｋｅＶの範囲で多段階に、注入量２×１０20ｃｍ-3でイオン注入する。
【００３２】
（工程３）
次に、図５に示すように、マスク１３を除去し、ｐ型エピタキシャル膜１２ｂの表面上に減圧ＣＶＤ法により、厚さ１μｍのＳｉＯ2膜を堆積し、フォトリソグラフィによりＳｉＯ2膜をパターン加工して、グラウンド領域の形成領域を開口させたマスク１５を形成する。マスク１５の開口部は、マスク１３の開口部と異なる位置に選択的に形成する。その後、例えば、アルミニウムイオン１６を基板温度５００℃、加速エネルギー４０ｋｅＶ〜２００ｋｅＶの範囲で多段階に、注入量２×１０20ｃｍ-3でイオン注入する。
【００３３】
（工程４）
次に、図６に示すように、マスク１５を除去し、アルゴン雰囲気中にて１６００℃で５分間にわたる活性化アニールを行ってｎ+型のドレイン領域１７とソース領域１８、およびｐ+型のグラウンド領域１９を選択的に形成する。
【００３４】
（工程５）
次に、図７に示すように、減圧ＣＶＤ法により厚さ０．５μｍのフィールド酸化膜２０を堆積し、フォトリソグラフィとウェットエッチングによりフィールド酸化膜２０の一部を除去してアクティブ領域２１を形成する。
【００３５】
（工程６）
次に、図８に示すように、１３５０℃のＴｒａｎｓ−ＬＣと、精製器を通った純粋な酸素を含んだ雰囲気で２０分の熱酸化を行い、アクティブ領域２１に厚さ５０ｎｍのゲート絶縁膜２２を形成する。この際、低温にて酸化が進まないように、熱酸化（熱処理）中あるいはこの熱処理後には混合ガスの供給を停止し、同温にてアルゴンや窒素などの不活性ガスにて３０分以上炉内をパージ（炉内にある気体を排気）する。また、精製器を通った純粋な酸素に対するＴｒａｎｓ−ＬＣのモル比は、０．０１〜０．０４の範囲とする。
【００３６】
その後、ゲート絶縁膜２２上には、減圧ＣＶＤ法によって多結晶シリコンを０．３μｍの厚さで堆積し、フォトリソグラフィにより多結晶シリコン層をパターン加工してゲート電極２３を形成する。
【００３７】
（工程７）
次に、図９に示すように、フォトリソグラフィとフッ酸エッチングにゲート絶縁膜２２を選択的に除去することより、ドレイン領域１７、ソース領域１８およびグラウンド領域１９上にコンタクトホールを形成する。そして、その上から厚さ１０ｎｍのアルミニウム膜とさらに６０ｎｍのニッケル膜を蒸着し、リフトオフによりアルミニウム膜およびニッケル膜からなる金属積層膜をパターン加工して、コンタクトホール内に露出するシリコン部に接するコンタクトメタル２４を形成する。
【００３８】
（工程８）
次に、図１０に示すように、オーミックコンタクトアニールとして不活性ガスの雰囲気で９５０℃、２分間保持でアニールし、コンタクトメタル２４と炭化ケイ素の反応層２５を形成する。不活性ガスは窒素、ヘリウム、アルゴンの何れかである。
【００３９】
（工程９）
そして、図１１に示すように、４Ｈ−ＳｉＣ半導体基板のおもて面にアルミニウム膜を３００ｎｍ蒸着し、フォトリソグラフィとリン酸エッチングによりアルミニウム膜をパターニングし、ゲート電極２３および反応層２５上にパッド電極２６を形成する。また、４Ｈ−ＳｉＣ半導体基板の裏面（ｐ+型４Ｈ−ＳｉＣ（０００−１）基板１２ａの裏面）にアルミニウム膜を１００ｎｍ蒸着し、裏面電極２７を形成する。これにより、実施例１にかかる炭化ケイ素ＭＯＳＦＥＴが完成する。
【００４０】
図１２は、実施例１と比較例のＭＯＳＦＥＴを測定して得られた電界効果チャネル移動度のゲート電圧依存性を示す図表である。実施例１（図３〜図１１）に示した炭化ケイ素ＭＯＳＦＥＴの製造方法によって作製された炭化ケイ素ＭＯＳＦＥＴと、比較例として図３〜図１１のうち、図８の工程を異にして作製された炭化ケイ素ＭＯＳＦＥＴの特性を示す。横軸はゲート電圧、縦軸は電界効果チャネル移動度である。
【００４１】
図１２（ａ）に示す実施例１のＴｒａｎｓ−ＬＣと酸素雰囲気にて処理したＭＯＳＦＥＴのチャネル移動度は、最大で約３５ｃｍ2/Ｖｓとなった。そして、比較例１（ｃ）の酸素を含んだ雰囲気に対して大幅に改善され、比較例２（ｂ）の一酸化二窒素を含んだ雰囲気に対しても、ピーク時のチャネル移動度が約１０％改善される結果となった。
【００４２】
図１３は、実施例１のＭＯＳＦＥＴのゲート絶縁膜中の塩素濃度を示した図表である。Ｔｒａｎｓ−ＬＣと酸素雰囲気中で（０００−１）面のＳｉＣ基板を酸化して形成された炭化ケイ素基板／ゲート絶縁膜界面およびゲート絶縁膜における塩素濃度を２次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）によって測定した結果を示す。
【００４３】
実施例１のように、チャネル移動度が改善されたＴｒａｎｓ−ＬＣと酸素雰囲気にて処理したＭＯＳＦＥＴの場合、炭化ケイ素基板／ゲート絶縁膜界面、また炭化ケイ素基板／ゲート絶縁膜界面から前後約１０ｎｍに１×１０19／ｃｍ3以上の濃度の塩素が導入されている。
【実施例２】
【００４４】
実施例２は、工程６（図８）に示すゲート絶縁膜２２の形成方法が実施例１と異なる。実施例２では、１１００℃の乾燥酸素中で５０分の熱酸化を行った後、１３５０℃でＴｒａｎｓ−ＬＣと、精製器を通った純粋な酸素を含んだ雰囲気で１０分の熱処理を行うことで厚さ５０ｎｍのゲート絶縁膜２２を形成する。
【００４５】
この際、低温にて酸化が進まないように、混合ガスの供給を停止し、熱酸化（熱処理）後には同温にてアルゴンや窒素などの不活性ガスにて３０分以上炉内をパージする。また、精製器を通った純粋な酸素に対するＴｒａｎｓ−ＬＣのモル比は０．０１〜０．０４の範囲とする。その他の工程は実施例１と同様である。このような製造方法によって作製された炭化ケイ素ＭＯＳＦＥＴにおいても実施例１と同様の特性を示した。
【実施例３】
【００４６】
実施例３についても、工程６（図８）に示すゲート絶縁膜２２の形成方法が実施例１と異なる。実施例３では、１３００℃で一酸化二窒素と窒素の流量比が１：５の雰囲気で酸窒化を１００分行った後、１３５０℃でＴｒａｎｓ−ＬＣと、精製器を通った純粋な酸素を含んだ雰囲気で１０分の熱処理を行うことで厚さ５０ｎｍのゲート絶縁膜２２を形成する。
【００４７】
この際、低温にて酸化が進まないように、熱酸化（熱処理）後には混合ガスの供給を停止し、同温にてアルゴンや窒素などの不活性ガスにて３０分以上炉内をパージする。また、精製器を通った純粋な酸素に対するＴｒａｎｓ−ＬＣのモル比は０．０１〜０．０４の範囲とする。その他の工程は実施例１と同様である。このような製造方法によって作製された炭化ケイ素ＭＯＳＦＥＴも実施例１と同様の特性を示した。
【実施例４】
【００４８】
実施例４についても、工程６（図８）に示すゲート絶縁膜２２の形成方法が実施例１と異なる。実施例４では、１２００℃で一酸化窒素と窒素の流量比が１：１０の雰囲気で酸窒化を１００分行った後、１３５０℃でＴｒａｎｓ−ＬＣと、精製器を通った純粋な酸素を含んだ雰囲気で１０分の熱処理を行うことで厚さ５０ｎｍのゲート絶縁膜２２を形成する。
【００４９】
この際、低温にて酸化が進まないように、熱酸化（熱処理）後には混合ガスの供給を停止し、同温にてアルゴンや窒素などの不活性ガスにて３０分以上炉内をパージする。また、精製器を通った純粋な酸素に対するＴｒａｎｓ−ＬＣのモル比は０．０１〜０．０４の範囲とする。その他の工程は実施例１と同様である。このような製造方法によって作製された炭化ケイ素ＭＯＳＦＥＴも実施例１と同様の特性を示した。
【実施例５】
【００５０】
実施例５についても、工程６（図８）に示すゲート絶縁膜２２の形成方法が実施例１と異なる。実施例５では、５０ｎｍ弱の膜厚の絶縁膜を堆積法により形成した後、１３５０℃でＴｒａｎｓ−ＬＣと、精製器を通った純粋な酸素を含んだ雰囲気で１０分の熱処理を行うことで合計５０ｎｍ程度のゲート絶縁膜２２を形成する。
【００５１】
この際、低温にて酸化が進まないように、熱酸化（熱処理）後には混合ガスの供給を停止し、同温にてアルゴンや窒素などの不活性ガスにて３０分以上炉内をパージする。また、精製器を通った純粋な酸素に対するＴｒａｎｓ−ＬＣのモル比は０．０１〜０．０４の範囲とする。絶縁膜の堆積方法は、ＣＶＤ法によってシランやＴＥＯＳ（テトラエトキシシラン）を用いた方法があるが、特に限定されない。その他の工程は実施例１と同様である。このような製造方法によって作製された炭化ケイ素ＭＯＳＦＥＴも実施例１と同様の特性を示した。
【００５２】
ここで、Ｔｒａｎｓ−ＬＣと、混合ガスを用いた酸化膜（ゲート絶縁膜２２）形成後の熱処理手法は、例えば、特開２０１１−４９３６８号公報に既存手法として開示されている。図１４は、酸化膜形成後の熱処理手法にかかる本実施例と既存手法との対比図である。既存手法においては、Ｔｒａｎｓ−ＬＣと一酸化二窒素または一酸化窒素の混合ガスを用いて熱処理を行うことで、酸化抑制・窒化促進の効果が得られており、一酸化窒素または一酸化二窒素に対するＴｒａｎｓ−ＬＣのモル比は０．０２以上である。
【００５３】
これに対し、上述した各実施例においては、Ｔｒａｎｓ−ＬＣと、精製器を通った純粋な酸素を用いて熱処理を行うことで、酸化抑制・窒化促進ではなく酸化促進・塩素導入の効果が得られる。なお、精製器を通った純粋な酸素に対するＴｒａｎｓ−ＬＣのモル比は０．０１〜０．０４の範囲である。
【００５４】
本発明の各実施例においては、炭化ケイ素基板とゲート絶縁膜の界面に塩素を導入させる方法として、Ｔｒａｎｓ−ＬＣと酸素雰囲気中にて熱処理を行ったが、炭化ケイ素基板とゲート絶縁膜の界面に塩素を導入する方法としては塩化水素と酸素、クロロメタンと酸素などの常温・常圧にて液体あるいは、気体の塩化物と酸素雰囲気中であれば導入可能である。
【実施例６】
【００５５】
実施例６は、実施例１を縦型ＭＯＳＦＥＴに適用した構成を有する。図１５は、本発明の実施例６にかかるＭＯＳゲート構造を有する縦型ＭＯＳＦＥＴを示す断面図である。図１５に示すように、縦型のＭＯＳＦＥＴにおいて、ｎ+型炭化ケイ素基板３１のおもて面にはｎ型エピタキシャル膜３２が形成される。ｎ型エピタキシャル膜３２の不純物濃度は、ｎ+型炭化ケイ素基板３１の不純物濃度よりも低い。
【００５６】
ｎ型エピタキシャル膜３２の内部には、複数のｐ型領域３６が選択的に形成される。ｐ型領域３６は、ｎ型エピタキシャル膜３２のｎ+型炭化ケイ素基板３１側に対して反対側の面に露出する。また、ｎ型エピタキシャル膜３２およびｐ型領域３６の表面にわたってｐ型領域３６より低濃度のｐ型ＳｉＣ層３７が形成される。ｐ型領域３６が形成されていないｎ型エピタキシャル膜３２上のｐ型ＳｉＣ層３７には、深さ方向にｐ型ＳｉＣ層３７を貫通し、ｎ型エピタキシャル膜３２に達するｎ型領域３３が形成される。ｎ型エピタキシャル膜３２およびｎ型領域３３は、ｎ型ドリフト領域である。
【００５７】
ｎ型領域３３の不純物濃度は、ｎ型エピタキシャル膜３２よりも高いことが望ましい。ｐ型ＳｉＣ層３７の内部には、互いに接するようにｎ+型ソース領域３４およびｐ+型コンタクト領域３５が形成される。ｎ+型ソース領域３４およびｐ+型コンタクト領域３５は、ｐ型ＳｉＣ層３７のｐ型領域３６側に対して反対側の面に露出する。ｎ+型ソース領域３４は、ｎ型領域３３と離れて形成される。
【００５８】
ｐ+型コンタクト領域３５は、ｎ+型ソース領域３４のｎ型領域３３側に対して反対側に位置する。ｐ+型コンタクト領域３５の不純物濃度は、ｐ型ＳｉＣ層３７の不純物濃度よりも高い。ｐ型ＳｉＣ層３７のｎ+型ソース領域３４、ｐ+型コンタクト領域３５およびｎ型領域３３を除く部分は、ｐ型領域３６と共にｐ型ベース領域となる。
【００５９】
また、ｎ+型ソース領域３４とｐ+型コンタクト領域３５との表面には、ソース電極３８が形成される。隣り合うｎ+型ソース領域３４の間のｐ型ＳｉＣ層３７とｎ型領域３３との表面には、ゲート絶縁膜３９を介してゲート電極４０が形成される。ゲート電極４０は、図示を省略する層間絶縁膜によって、ソース電極３８と電気的に絶縁される。
【００６０】
また、ｎ+型炭化ケイ素基板３１の裏面には、ｎ+型炭化ケイ素基板３１に接するドレイン電極４１が形成される。このような、縦型のＭＯＳＦＥＴにおいて、実施例１〜５と同様なゲート絶縁膜を形成したが、実施例１〜５と同様な界面準位密度の結果を得ることができた。
【００６１】
以上説明したように、本発明によれば、炭化ケイ素基板とゲート絶縁膜の界面に１×１０19／ｃｍ3以上の塩素を導入することにより、界面準位の原因と報告されている炭化ケイ素基板とゲート絶縁膜の界面のダングリングボンドが塩素により終端される効果と、炭化ケイ素基板とゲート絶縁膜の界面に偏析している炭素化合物が除去される効果を持つことができる。これにより、特別な処理を追加することなく、炭化ケイ素基板とゲート絶縁膜との界面準位を低減した、キャリア移動度が高い高性能の炭化ケイ素半導体装置を得ることができる。
【００６２】
上記各実施例では、結晶構造が４Ｈ−ＳｉＣの（０００−１）基板（０〜８度オフ基板）を使用したが、結晶構造が４Ｈ−ＳｉＣの（０００１）基板、あるいは（１１−２０）基板でも同様の効果が得られる。
【００６３】
このように、本発明は、炭化ケイ素ＭＯＳＦＥＴとして横型ＭＯＳＦＥＴに限らず、縦型ＭＯＳＦＥＴなど高耐圧化構造を有する半導体装置にも適用可能であり、同様の効果を奏することができる。したがって、特許請求の範囲に記載された本発明を逸脱しない範囲で、種々の半導体装置およびその製造方法に適用可能である。
【産業上の利用可能性】
【００６４】
以上のように、本発明にかかる半導体装置は、横型ＭＯＳＦＥＴや縦型ＭＯＳＦＥＴ等の各種半導体装置に有用である。
【符号の説明】
【００６５】
１  ＭＯＳキャパシタ
２ａ  ｎ型４Ｈ−ＳｉＣ（０００−１）基板
２ｂ  ｎ型エピタキシャル膜
３  絶縁膜
４  アルミゲート電極
５  アルミ裏面電極
７  Ｃ−Ｖメーター
１２ａ  ｐ型+４Ｈ−ＳｉＣ（０００−１）基板
１２ｂ  ｐ型エピタキシャル膜
１３  マスク
１４  リンイオン
１５  マスク
１６  アルミニウムイオン
１７  ドレイン領域
１８  ソース領域
１９  グラウンド領域
２０  フィールド酸化膜
２１  アクティブ領域
２２  ゲート絶縁膜
２３  ゲート電極
２４  コンタクトメタル
２５  反応層
２６  パッド電極
２７  裏面電極
３１  ｎ+型炭化ケイ素基板
３２  ｎ型エピタキシャル膜
３３  ｎ型領域
３４  ｎ+型ソース領域
３５  ｐ+型コンタクト領域
３６  ｐ型領域
３７  ｐ型ＳｉＣ層
３８  ソース電極
３９  ゲート絶縁膜
４０  ゲート電極
４１  ドレイン電極
【図１】
2015142078.tif 000003
【図２】
2015142078.tif 000004
【図３】
2015142078.tif 000005
【図４】
2015142078.tif 000006
【図５】
2015142078.tif 000007
【図６】
2015142078.tif 000008
【図７】
2015142078.tif 000009
【図８】
2015142078.tif 000010
【図９】
2015142078.tif 000011
【図１０】
2015142078.tif 000012
【図１１】
2015142078.tif 000013
【図１２】
2015142078.tif 000014
【図１３】
2015142078.tif 000015
【図１４】
2015142078.tif 000016
【図１５】
2015142078.tif 000017