(57)【要約】【課題】構成要素の少ない発光素子の駆動回路であって、駆動トランジスタの閾値電圧の補正を可能とする発光素子の駆動回路の提供。【解決手段】２つの基準電圧の間に接続される配線と、前記配線上に設けられ、電流が流れることによって発光する発光素子と、前記配線上に設けられ、前記発光素子へ流れる電流の量を制御するための駆動トランジスタと、前記駆動トランジスタのゲートとドレインとの間に接続される第１容量と、前記駆動トランジスタのゲートとソースとの間に接続される第２容量と、前記駆動トランジスタのゲートに接続されるとともに、信号書込み期間にオン状態となって、信号電圧を前記駆動トランジスタのゲートに供給する第１スイッチング素子と、前記配線上に設けられ、一方側が前記駆動トランジスタのソース及び前記第２容量に接続される第２スイッチング素子と、を備える、駆動回路。【選択図】図３
2015025978.tif 000002
【特許請求の範囲】
【請求項１】
２つの基準電圧の間に接続される配線と、
前記配線上に設けられ、電流が流れることによって発光する発光素子と、
前記配線上に設けられ、前記発光素子へ流れる電流の量を制御するための駆動トランジスタと、
前記駆動トランジスタのゲートとドレインとの間に接続される第１容量と、
前記駆動トランジスタのゲートとソースとの間に接続される第２容量と、
前記駆動トランジスタのゲートに接続されるとともに、信号書込み期間にオン状態となって、信号電圧を前記駆動トランジスタのゲートに供給する第１スイッチング素子と、
前記配線上に設けられ、一方側が前記駆動トランジスタのソース及び前記第２容量に接続される第２スイッチング素子と、
を備える、駆動回路。
【請求項２】
請求項１に記載の駆動回路であって、
前記第２スイッチング素子は、前記信号書込み期間開始時にはオン状態にあり、前記信号書込み期間開始から所定の時間経過後にオフ状態となり、発光期間に再びオン状態となる、
ことを特徴とする、駆動回路。
【請求項３】
請求項１又は２に記載の駆動回路であって、
前記第１容量と前記第２容量との差は、前記第２容量の±１０％以内である、
ことを特徴とする、駆動回路。
【請求項４】
請求項１乃至３のいずれかに記載の駆動回路であって、
前記第１スイッチング素子は、ダブルゲート構造を有する薄膜トランジスタである、
ことを特徴とする、駆動回路。
【請求項５】
請求項１乃至４のいずれかに記載の駆動回路、を備える、表示装置。
【請求項６】
２つの基準電圧の間に接続される配線と、
前記配線上に設けられ、電流が流れることによって発光する発光素子と、
前記配線上に設けられ、前記発光素子へ流れる電流の量を制御するための駆動トランジスタと、
前記駆動トランジスタのゲートとドレインとの間に接続される第１容量と、
前記駆動トランジスタのゲートとソースとの間に接続される第２容量と、
前記駆動トランジスタのゲートと信号線の間に接続される第１スイッチング素子と、
前記配線上に設けられ、一方側が前記駆動トランジスタのソース及び前記第２容量に接続される第２スイッチング素子と、
を備える、駆動回路の駆動方法であって、
信号書込み期間開始時には前記第２スイッチング素子はオン状態にあり、
前記信号書込み期間に、前記第１スイッチング素子は、オン状態となって、前記信号線に印加される信号電圧を前記駆動トランジスタのゲートに供給し、
前記信号書込み期間開始から所定の時間経過後に前記第２スイッチング素子はオフ状態となり、
発光期間に応じて、前記第１スイッチング素子はオフ状態となり、前記第２スイッチング素子はオン状態となる、
ことを特徴とする、駆動回路の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子の駆動回路、及びそれを備える表示装置に関する。
【背景技術】
【０００２】
例えば有機ＥＬ素子（ＯＬＥＤ）など、発光素子が画像表示に用いられている。回路要素の少ない回路構成で発光素子の発光駆動を行う駆動回路が望まれている。
【０００３】
図６は、従来技術に係る駆動回路の回路図であり、図７は、当該従来技術に係る駆動回路の駆動方法を示すタイミングチャートである。当該従来技術に係る駆動回路は、２トランジスタ及び１容量からなる最も基本的な駆動回路であり、図に示す２つのトランジスタはともにｎ型ＭＯＳ−ＴＦＴ（薄膜トランジスタ）である。トランジスタＮＴ１が駆動トランジスタであり、第１基準電圧ＶＤと第２基準電圧ＶＳとの間に、トランジスタＮＴ１と有機ＥＬ素子ＯＬＥＤとが直列に接続されている。トランジスタＮＴ１のゲートとドレインの間には、容量Ｃ１が接続されている。トランジスタＮＴ１のゲートの電圧がノードＮ１であり、トランジスタＮＴ１のソースの電圧がノードＮ２である。トランジスタＮＴ１のゲートと信号線ＳＩＧとの間に接続されるトランジスタＮＴ２はスイッチングトランジスタであり、トランジスタＮＴ２のゲートが第１制御線φ１に接続されている。
【０００４】
図７には、信号線ＳＩＧ、第１制御線φ１、ノードＮ１、及びノードＮ２の電圧の変化が時系列に示されている。図に示す時刻をそれぞれ時刻ｔ１〜時刻ｔ７とすると、時刻ｔ３〜時刻ｔ４の期間が、当該有機ＥＬ素子ＯＬＥＤに信号電圧Ｖａを書き込む信号書込み期間である。トランジスタＮＴ２のオン電圧はハイ電圧ＶＨであり、オフ電圧はロー電圧ＶＬであるので、第１制御線φ１の電圧は、時刻ｔ３〜時刻ｔ４の期間でハイ電圧ＶＨと、それ以外の期間でロー電圧ＶＬとなっている。時刻ｔ３に制御線φ１がロー電圧ＶＬからハイ電圧ＶＨに変化し、トランジスタＮＴ２はオンされ、信号線ＳＩＧの信号電圧ＶａがノードＮ１（トランジスタＮＴ１のゲート）に供給され、容量Ｃ１が充電又は放電される。よって、ノードＮ１は、書き込み前の電圧Ｖａｐから書込み後の電圧Ｖａ（信号電圧Ｖａ）に変化する。ノードＮ２は、書き込み前の電圧Ｖ１ｐから書込み後の電圧Ｖ１に変化している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−３１０３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図６に示す従来技術に係る駆動回路は、構成要素の少ない基本的な回路であるが、駆動トランジスタであるトランジスタＮＴ１の閾値電圧Ｖｔｈのばらつきに起因する特性ばらつきを補正する機能がない。特に、駆動トランジスタを低温ポリシリコンＴＦＴで形成する場合、半導体層にレーザアニールを施す工程で、形成されるポリシリコンの結晶ばらつきに起因して、トランジスタの特性が駆動回路（画素）間でばらつきが発生すると、画像に表示ムラが現れ表示品質の低下を招くこととなる。
【０００７】
特許文献１に、２トランジスタ及び１容量からなる駆動回路（図３Ｃ参照）の駆動方法が開示されている。かかる駆動方法によれば、駆動用トランジスタ３Ｂの閾値電圧補正を行うことが出来る。しかし、信号書き込み期間の期間中に、電源供給線ＤＳＬ１０１の電位が高電位Ｖｃｃ＿Ｈ（第１電位） と低電位Ｖｃｃ＿Ｌ（ 第２電位）との間で変動しており、実質的な書き込み期間の長さが制限され、高精細化を困難とする問題が生じてしまう。また、かかる駆動回路を１つの画素とし、複数の画素を２次元配列した場合に、水平方向（同時に信号の書き込みを行う画素列）にシェーディングが発生するという問題も生じてしまう。したがって、かかる回路を備える表示装置を実現させるためには、かかるシェーディングを実用可能なレベルに抑制するために新たな設計が必要となってしまう。
【０００８】
本発明は、かかる課題を鑑みてなされたものであり、構成要素の少ない発光素子の駆動回路であって、駆動トランジスタの閾値電圧の補正を可能とする発光素子の駆動回路の提供を目的とする。
【課題を解決するための手段】
【０００９】
（１）本発明に係る駆動回路は、２つの基準電圧の間に接続される配線と、前記配線上に設けられ、電流が流れることによって発光する発光素子と、前記配線上に設けられ、前記発光素子へ流れる電流の量を制御するための駆動トランジスタと、前記駆動トランジスタのゲートとドレインとの間に接続される第１容量と、前記駆動トランジスタのゲートとソースとの間に接続される第２容量と、前記駆動トランジスタのゲートに接続されるとともに、信号書込み期間にオン状態となって、信号電圧を前記駆動トランジスタのゲートに供給する第１スイッチング素子と、前記配線上に設けられ、一方側が前記駆動トランジスタのソース及び前記第２容量に接続される第２スイッチング素子と、を備える。
【００１０】
（２）上記（１）に記載の駆動回路であって、前記第２スイッチング素子は、前記信号書込み期間開始時にはオン状態にあり、前記信号書込み期間開始から所定の時間経過後にオフ状態となり、発光期間に再びオン状態となってもよい。
【００１１】
（３）上記（１）又は（２）に記載の駆動回路であって、前記第１容量と前記第２容量との差は、前記第２容量の±１０％以内であってもよい。
【００１２】
（４）上記（１）乃至（３）のいずれかに記載の駆動回路であって、前記第１スイッチング素子は、ダブルゲート構造を有する薄膜トランジスタであってもよい。
【００１３】
（５）本発明に係る表示装置は、上記（１）乃至（４）のいずれかに記載の駆動回路、を備える、表示装置であってもよい。
【００１４】
（６）本発明に係る駆動回路の駆動方法は、２つの基準電圧の間に接続される配線と、前記配線上に設けられ、電流が流れることによって発光する発光素子と、前記配線上に設けられ、前記発光素子へ流れる電流の量を制御するための駆動トランジスタと、前記駆動トランジスタのゲートとドレインとの間に接続される第１容量と、前記駆動トランジスタのゲートとソースとの間に接続される第２容量と、前記駆動トランジスタのゲートと信号線の間に接続される第１スイッチング素子と、前記配線上に設けられ、一方側が前記駆動トランジスタのソース及び前記第２容量に接続される第２スイッチング素子と、を備える、駆動回路の駆動方法であって、信号書込み期間開始時には前記第２スイッチング素子はオン状態にあり、前記信号書込み期間に、前記第１スイッチング素子は、オン状態となって、前記信号線に印加される信号電圧を前記駆動トランジスタのゲートに供給し、前記信号書込み期間開始から所定の時間経過後に前記第２スイッチング素子はオフ状態となり、発光期間に応じて、前記第１スイッチング素子はオフ状態となり、前記第２スイッチング素子はオン状態となってもよい。
【発明の効果】
【００１５】
本発明により、構成要素の少ない発光素子の駆動回路であって、駆動トランジスタの閾値電圧の補正を可能とする発光素子の駆動回路が提供される。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１の実施形態に係る表示装置を示す図である。
【図２】本発明の第１の実施形態に係る表示装置の等価回路を示す図である。
【図３】本発明の第１の実施形態に係る駆動回路の回路図である。
【図４】本発明の第１の実施形態に係る駆動回路の駆動方法を示すタイミングチャートである。
【図５】本発明の第２の実施形態に係る駆動回路の回路図である。
【図６】従来技術に係る駆動回路の回路図である。
【図７】従来技術に係る駆動回路の駆動方法を示すタイミングチャートである。
【発明を実施するための形態】
【００１７】
以下に、図面に基づき、本発明の実施形態を具体的かつ詳細に説明する。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下に示す図は、あくまで、実施形態の実施例を説明するものであって、図の大きさと本実施例記載の縮尺は必ずしも一致するものではない。
【００１８】
［第１の実施形態］
図１は、本発明の第１の実施形態に係る表示装置を示す図である。当該実施形態に係る表示装置は、発光素子として有機ＥＬ素子を用いる有機ＥＬ表示装置１００である。図１に示すように、有機ＥＬ表示装置１００は、有機ＥＬパネルを有するＴＦＴ（Thin Film Transistor）基板１０５を挟むように固定する上フレーム１０１及び下フレーム１０２と、表示する情報を生成する回路素子を備える回路基板１０４と、当該回路基板において生成されたＲＧＢの情報をＴＦＴ基板１０５に伝えるフレキシブル基板１０３と、により構成される。
【００１９】
図２は、当該実施形態に係る表示装置の等価回路を示す図である。図２は、有機ＥＬ表示装置１００のうち特に有機ＥＬパネルについて示している。有機ＥＬパネルは、図中縦方向に延在するとともに横方向に並んで配置される複数の信号線ＳＩＧと、図中横方向に延在するとともに縦方向に並んで配置される複数の第１制御線φ１と、各第１制御線φ１と並んで配置される複数の第２制御線φ２と、信号線ＳＩＧと第１制御線φ１（第２制御線φ２）との交点に対応してマトリクス状に配置されている複数の画素回路ＰＣと、信号線駆動回路ＸＤＶと、走査線駆動回路ＹＤＶとを含んでいる。信号線ＳＩＧは、上端が信号線駆動回路ＸＤＶに接続されている。第１制御線φ１及び第２制御線φ２は、走査線駆動回路ＹＤＶに接続されている。複数の画素回路ＰＣは表示領域ＤＰを構成している。信号線駆動回路ＸＤＶと走査線駆動回路ＹＤＶは互いに連携して各画素回路ＰＣを駆動する。
【００２０】
電圧源ＰＳは接続される第１電源線に第１基準電圧ＶＤを供給しており、第１電源線は、各画素回路ＰＣに接続されている。また、接地電圧ＧＮＤに接続される第２電源線は第２基準電圧ＶＳに維持されており、第２電源線は各画素回路ＰＣに接続されている。すなわち、当該実施形態において、第２基準電圧ＶＳは接地電圧であり、第１基準電圧ＶＤは接地電圧より高い電圧であるが、これに限定されることがないのは言うまでもない。また、図２には、画素回路ＰＣは２×２の４つのみ示されているが、実際は表示解像度に応じた数の画素回路ＰＣが存在する。一般に、ｎ行目、ｍ列目に位置する画素回路はＰＣ（ｍ，ｎ）と表される。例えば左上に存在する画素回路はＰＣ（１，１）と表される。また、ｍ列目の画素回路に接続される信号線は、ＳＩＧ（ｍ）と表され、ｎ行目の画素回路に接続される第１制御線及び第２制御線はそれぞれφ１（ｎ）及びφ２（ｎ）と表される。
【００２１】
図３は、当該実施形態に係る駆動回路の回路図である。図３に示す駆動回路は、発光素子である有機ＥＬ素子ＯＬＥＤの駆動回路であり、図２に示す画素回路ＰＣである。当該実施形態に係る駆動回路は、３トランジスタ及び２容量からなる駆動回路である。有機ＥＬ素子ＯＬＥＤは、電流が流れることによって発光する発光素子である。図に示す３つのトランジスタはともにｎ型ＭＯＳ−ＴＦＴである。トランジスタＮＴ１は、有機ＥＬ素子ＯＬＥＤへ流れる電流の量を制御するための駆動トランジスタである。トランジスタＮＴ２及びトランジスタＮＴ３は、それぞれ、第１スイッチングトランジスタ（第１スイッチング素子）及び第２スイッチングトランジスタ（第２スイッチング素子）である。第１基準電圧ＶＤと第２基準電圧ＶＳとの間に接続される配線上に、トランジスタＮＴ１と、トランジスタＮＴ３と、有機ＥＬ素子ＯＬＥＤとが、この順で、直列に接続するよう設けられている。トランジスタＮＴ１のゲートとドレインの間には、第１容量である容量Ｃ１が接続されており、トランジスタＮＴ１のゲートとソースの間には、第２容量である容量Ｃ２が接続されている。なお、当該配線上において、トランジスタＮＴ１のソースと容量Ｃ２の接続点よりも第２基準電圧ＶＳ側（有機ＥＬ素子ＯＬＥＤ側）に、トランジスタＮＴ３は配置される。すなわち、トランジスタＮＴ３の一方側（ドレイン側）がともにトランジスタＮＴ１のソース及び容量Ｃ２に接続している。トランジスタＮＴ１のゲートの電圧がノードＮ１であり、トランジスタＮＴ１のソース（トランジスタＮＴ３のドレイン）の電圧がノードＮ２であり、トランジスタＮＴ３のソース（有機ＥＬ素子ＯＬＥＤのアノード）の電圧がノードＮ３である。トランジスタＮＴ１のゲートと信号線ＳＩＧの間に、トランジスタＮＴ２が接続され、トランジスタＮＴ２のゲートが第１制御線φ１に接続されている。トランジスタＮＴ３のゲートが第２制御線φ２に接続されている。
【００２２】
図４は、当該実施形態に係る駆動回路の駆動方法を示すタイミングチャートである。図４には、信号線ＳＩＧ、第１制御線φ１、第２制御線φ２、ノードＮ１、及びノードＮ２の電圧の変化が時系列に示されている。図に示す時刻をそれぞれ時刻ｔ１〜時刻ｔ７とすると、時刻ｔ３〜時刻ｔ４の期間が、当該駆動回路に備えられる有機ＥＬ素子ＯＬＥＤに表示データに対応する信号電圧Ｖａを書き込む信号書込み期間であり、時刻ｔ４以降の期間が、当該有機ＥＬ素子ＯＬＥＤが当該表示データを表示する発光期間（表示期間）である。なお、時刻ｔ３以前の期間は、前の表示データを表示する発光期間である。なお、図４では、信号線ＳＩＧの電圧は、順に変化しているが、それぞれの電圧は、順に信号を書き込む複数の画素回路ＰＣ（駆動回路）それぞれの信号電圧を表しており、複数の画素回路は図３に縦方向に１列に並ぶ画素回路ＰＣに対応している。
【００２３】
時刻ｔ３以前には、第１制御線φ１はオフ電圧であるロー電圧ＶＬに、第２制御線φ２はオン電圧であるハイ電圧ＶＨに、それぞれ維持されている。ここで、ハイ電圧ＶＨは、トランジスタをオンすることが出来る十分に高い電圧となっている。すなわち、トランジスタＮＴ２はオフ状態に、トランジスタＮＴ３はオン状態に、それぞれ維持されている。また、ノードＮ１は、書き込み前の電圧Ｖａｐに、ノードＮ２は電圧Ｖ１ｐに、それぞれ維持されている。信号書込み期間開始時である時刻ｔ３に、第１制御線φ１の電圧がロー電圧ＶＬからオン電圧であるハイ電圧ＶＨに変化する。これにより、トランジスタＮＴ２はオン状態となる。なお、時刻ｔ３に、トランジスタＮＴ３はオン状態にある。また、時刻ｔ３に信号線ＳＩＧに、次の発光期間に当該有機ＥＬ素子ＯＬＥＤが表示する表示データに対応する信号電圧Ｖａが印加される。よって、オン状態となるトランジスタＮＴ２を介して、トランジスタＮＴ１のゲート（ノードＮ１）が信号電圧Ｖａとなっている信号線ＳＩＧと接続され、２個の容量Ｃ１，Ｃ２が充電又は放電し、ノードＮ１は、電圧Ｖａｐから信号電圧Ｖａへ変化する。すなわち、信号線ＳＩＧに印加される信号電圧ＶａがトランジスタＮＴ１のゲートに供給される。なお、第２制御線φ２はハイ電圧ＶＨで維持されているので、トランジスタＮＴ３はオン状態で維持され、ノードＮ２は電圧Ｖ１ｐで維持される。このとき、トランジスタＮＴ１のソース（ノードＮ２）の電圧が、有機ＥＬ素子ＯＬＥＤのダイオード閾値電圧よりも高ければ、ノードＮ１の電圧（信号電圧Ｖａ）に相応してトランジスタＮＴ１を流れる電流が有機ＥＬ素子ＯＬＥＤにも流れ、発光する。
【００２４】
時刻ｔ３と時刻ｔ４の間の時刻であって、時刻ｔ３から所定の時間経過後の時刻である時刻ｔｓに、第２制御線φ２の電圧がハイ電圧ＶＨ（オン電圧）からロー電圧ＶＬ（オフ電圧）に変化し、トランジスタＮＴ３はオフ状態となり、有機ＥＬ素子ＯＬＥＤへの電流供給が停止する。そして、２個の容量Ｃ１，Ｃ２が充電又は放電し、ノードＮ２の電圧は、電圧Ｖ１ｐから電圧（Ｖａ−Ｖｔｈ）へ上昇し、トランジスタＮＴ１はオフ状態となる。
【００２５】
発光期間の開始時である時刻ｔ４に、第１制御線φ１の電圧がハイ電圧ＶＨ（オン電圧）からロー電圧ＶＬ（オフ電圧）に、第２制御線φ２の電圧がロー電圧ＶＬ（オフ電圧）からハイ電圧ＶＨ（オン電圧）に、それぞれ変化する。これにより、トランジスタＮＴ２はオフ状態となり、トランジスタＮＴ３はオン状態となる。トランジスタＮＴ２がオフ状態となったことにより、ノードＮ１はフローティングノードとなり、ノードＮ２は有機ＥＬ素子ＯＬＥＤのアノード（ノードＮ３）に接続される。このとき、ノードＮ２の電圧が、有機ＥＬ素子ＯＬＥＤのダイオード閾値電圧より高ければ、有機ＥＬ素子ＯＬＥＤに電流が流れ、ノードＮ２の電圧は、電圧Ｖ１に降下する。このとき、ノードＮ２の電圧が変化したことにより、容量Ｃ２を介して、ノードＮ１の電圧が変化する。ここで、変化後のノードＮ１の電圧を電圧Ｖａ１とすると、発光期間において、トランジスタＮＴ１のゲートには、電圧Ｖａ１が印加されることとなる。トランジスタＮＴ１に、電圧Ｖａ１に応じた電流が流れ、かかる電流が有機ＥＬ素子ＯＬＥＤに流れるので、有機ＥＬ素子ＯＬＥＤはかかる電流の量に応じた発光量の光を発光し、表示を行う。なお、ここでは、第１制御線φ１がハイ電圧ＶＨからロー電圧ＶＬへ変化するタイミングと、第２制御線φ２がロー電圧ＶＬからハイ電圧ＶＨへ変化するタイミングとは、等しく、時刻ｔ４となっている。しかし、これに限定されることはない。トランジスタＮＴ２がオン状態から安定的にオフ状態となるのに時間を有する場合は、第１制御線φ１がハイ電圧ＶＨからロー電圧ＶＬへ変化し、トランジスタＮＴ２が十分にオフ状態となってから、第２制御線φ２をロー電圧ＶＬからハイ電圧ＶＨに変化させればよい。トランジスタＮＴ３がオン状態となることにより、有機ＥＬ素子ＯＬＥＤに電流が流れ、発光期間が始まる。また、表示領域ＤＰに備えられる複数の画素回路ＰＣの有機ＥＬ素子ＯＬＥＤを一斉に発光開始させる駆動においては、複数の第２制御線φ２を同時に、ロー電圧ＶＬからハイ電圧ＶＨに変化させればよい。
【００２６】
以下、当該実施形態に係る駆動回路が奏する効果について説明する。ここで、ノードＮ１の電圧Ｖａ１は、次に示す（式１）となる。
【００２７】
Ｖａ１  〜  Ｖａ−（Ｖａ−Ｖｔｈ）×｛Ｃ２／（Ｃ１＋Ｃ２）｝
【００２８】
（式１）を整理すると、次に示す（式２）となる。
【００２９】
Ｖａ１  〜  Ｖａ×｛Ｃ１／（Ｃ１＋Ｃ２）｝＋Ｖｔｈ×｛Ｃ２／（Ｃ１＋Ｃ２）｝
【００３０】
（式２）は、当該実施形態に係る駆動回路によって、主に、以下の２つの効果を奏することとなる。第１の効果として、信号電圧Ｖａが、｛Ｃ１／（Ｃ１＋Ｃ２）｝倍に圧縮されることである。表示装置が高精細化し、各画素回路が専有できる面積が小さくなると、駆動トランジスタであるトランジスタＮＴ１の素子サイズを小さく（チャネル長Ｌを短く）せざるを得なくなる。この場合、電圧変化に対する電流効率が上昇するので、使用できる信号電圧範囲が小さくなる。それに伴って、外部（信号線駆動回路ＸＤＶ）から供給される信号電圧の範囲を小さくすると、該範囲に階調数それぞれに応じた階調電圧が割り当てられるので、隣り合う階調値の電圧の差が小さくなり、階調表現が困難となる。しかし、本発明では、外部から供給される信号電圧の範囲を大きくすることが出来る有意性が生まれる。例えば、２つの容量が等しいとき（Ｃ１＝Ｃ２）、トランジスタＮＴ１の実効的なゲート電圧は、信号電圧Ｖａの半分（１／２倍）である。
【００３１】
第２の効果として、閾値電圧Ｖｔｈが｛Ｃ２／（Ｃ１＋Ｃ２）｝の比率で補正される。当該実施形態に係る駆動回路では、閾値電圧Ｖｔｈを完全に補正することは出来ないが、図７に示す従来技術に係る駆動回路と異なり、一定の比率で閾値電圧Ｖｔｈ補正をすることが出来ている。したがって、複数の画素回路を２次元配置した場合であっても、同じ比率で閾値電圧Ｖｔｈのばらつきが補正される。例えば、２つの容量が等しいとき（Ｃ１＝Ｃ２）、閾値電圧Ｖｔｈ及びそのばらつきの１／２を補正することができる。
【００３２】
２個の容量Ｃ１，Ｃ２は、第１の効果と第２の効果を鑑みて、決定すればよい。すなわち、第１の効果である信号電圧の範囲を大きくすることを優先させる場合、容量Ｃ１は容量Ｃ２より大きくすればよい。また、第２の効果である閾値電圧Ｖｔｈの補正を優先させる場合、容量Ｃ２は容量Ｃ１より大きくすればよい。実際には、第１の効果も第２の効果もともにバランスよく奏するのがのぞましく、容量Ｃ１は容量Ｃ２とほぼ等しいのが望ましい。ここで、ほぼ等しいとは、容量Ｃ１と容量Ｃ２との差が容量Ｃ２（又は容量Ｃ１）の±１０％以内であることを指し、容量Ｃ１が容量Ｃ２と等しいとなお望ましい。
【００３３】
［第２の実施形態］
本発明の第２の実施形態に係る表示装置は、発光素子の駆動回路の構成が異なる以外は、第１の実施形態に係る表示装置と同じ構造をしている。また、発光素子の駆動方法も同じである。
【００３４】
図５は、当該実施形態に係る駆動回路の回路図である。図３に示す第１の実施形態に係る駆動回路が第１スイッチング素子であるトランジスタＮＴ２を備えるのに対して、当該実施形態に係る駆動回路では、第１スイッチング素子がダブルゲート構造を有するトランジスタで構成されている。図５には、第１スイッチング素子として、直列に接続されている２個のトランジスタＮＴ２Ａ，ＮＴ２Ｂとして示されている。それ以外については、当該実施形態に係る駆動回路は、第１の実施形態に係る駆動回路と同じである。
【００３５】
発光期間において、トランジスタＮＴ２はオフ状態となっており、ノードＮ１はフローティングノードとなる。一方、信号線ＳＩＧに印加される電圧は、対応する画素回路ＰＣの表示データに応じて変化するので、トランジスタＮＴ２にリーク電流が流れる可能性がある。トランジスタＮＴ２にリーク電流が流れると、ノードＮ１（トランジスタＮＴ１のゲート）の電圧が変化するので、表示品質が低下することとなる。特に、トランジスタＮＴ２を低温ポリシリコンＴＦＴで形成する場合、リーク電流が問題となる。当該実施形態に係る駆動回路では、ダブルゲート構造を有するトランジスタで第１スイッチング素子を構成することにより、発光期間におけるリーク電流が抑制される。それにより、トランジスタＮＴ１のゲート電圧の安定化が実現し、スメア等の画質不良を低減することが出来る。
【００３６】
以上、本発明の実施形態に係る駆動回路、表示装置、及び、駆動方法について、説明した。ここでは、駆動回路に備えられる３個のトランジスタを、すべてｎ型ＭＯＳ−ＴＦＴとしたが、これに限定されることはない。例えば、駆動回路に備えられる３個のトランジスタの一部、又は、全部をｐ型ＭＯＳ−ＴＦＴとしてもよいし、他の素子としてもよい。
【００３７】
駆動トランジスタをｐ型ＭＯＳ−ＴＦＴとする場合、駆動トランジスタのドレイン及びソースは、それぞれ、第２基準電圧ＶＳ側及び第１基準電圧ＶＤ側となる。よって、第１容量及び第２容量の配置も、図３に示す配置と上下反対となる（第１容量が下側で、第２容量が上側）。さらに、第２スイッチング素子の配置が図３に示す配置と異なり、駆動トランジスタの第１基準電圧ＶＤ側に配置されることとなる。
【００３８】
また、第１スイッチング素子（第２スイッチング素子）をｐ型ＭＯＳ−ＴＦＴとする場合、オン電圧がロー電圧ＶＬと、オフ電圧がハイ電圧ＶＨとなる。よって、第１制御線φ１（第２制御線φ２）に印加される電圧は、図４に示す電圧と逆相となる。すなわち、ハイ電圧ＶＨがロー電圧ＶＬに、ロー電圧ＶＬがハイ電圧ＶＨに置き換えられる。ここで、ロー電圧ＶＬは、トランジスタをオンすることが出来る十分に低い電圧となっている。
【００３９】
なお、実施形態において、有機ＥＬ素子ＯＬＥＤを発光素子の例として説明したが、これに限定されることはなく、本発明に係る駆動回路は、流れる電流の量によって発光量が制御される発光素子の駆動回路に、広く適用することが出来る。本発明に係る駆動回路を表示装置が備えることにより、高精細化に対応する表示装置の小型化が実現する。しかし、本発明に係る駆動回路は、表示装置に限定されることなく、他の装置にも適用することが出来る。
【符号の説明】
【００４０】
１００  有機ＥＬ表示装置、１０１  上フレーム、１０２  下フレーム、１０３  フレキシブル基板、１０４  回路基板、１０５  ＴＦＴ基板、Ｃ１，Ｃ２  容量、ＤＰ  表示領域、Ｎ１，Ｎ２，Ｎ３  ノード、ＮＴ１，ＮＴ２，ＮＴ２Ａ，ＮＴ２Ｂ，ＮＴ３  トランジスタ、ＯＬＥＤ  有機ＥＬ素子、ＰＣ  画素回路、ＰＳ  電圧源、ＳＩＧ  信号線、ＶＤ  第１基準電圧、ＶＳ  第２基準電圧、ＸＤＶ  信号線駆動回路、ＹＤＶ  走査線駆動回路、φ１  第１制御線、φ２  第２制御線。
【図１】
2015025978.tif 000003
【図２】
2015025978.tif 000004
【図３】
2015025978.tif 000005
【図４】
2015025978.tif 000006
【図５】
2015025978.tif 000007
【図６】
2015025978.tif 000008
【図７】
2015025978.tif 000009