(57)【要約】【課題】リミッタ動作により増幅されて得られる差動出力信号のパルス幅歪みを低減すること。【解決手段】差動入力信号を線形動作により差動増幅する第１の増幅回路と、第１の増幅回路の差動出力ノードから出力される差動信号をリミッタ動作により差動増幅する第２の増幅回路と、第１の増幅回路の正相出力ノードに接続される第１の抵抗と、第１の増幅回路の逆相出力ノードに接続され、第１の抵抗と同じ抵抗値を有する第２の抵抗と、第２の増幅回路の正相出力ノードに接続される第３の抵抗と、第２の増幅回路の逆相出力ノードに接続され、第３の抵抗と同じ抵抗値を有する第４の抵抗と、第１の抵抗と前記第３の抵抗とが接続される正相出力ノードから出力される正相信号と、第２の抵抗と前記第４の抵抗とが接続される逆相出力ノードから出力される逆相信号とを増幅し、増幅後の帰還信号を第１の増幅回路に帰還する帰還回路とを備える、受信回路。【選択図】図１
2015211376.tif 000002
【特許請求の範囲】
【請求項１】
差動入力信号を線形動作により差動増幅して出力する第１の増幅回路と、
前記第１の増幅回路の差動出力ノードから出力される差動信号をリミッタ動作により差動増幅して出力する第２の増幅回路と、
前記第１の増幅回路の差動出力ノードのうちの正相出力ノードに接続される一端を有する第１の抵抗と、
前記第１の増幅回路の差動出力ノードのうちの逆相出力ノードに接続される一端を有し、前記第１の抵抗と同じ抵抗値を有する第２の抵抗と、
前記第２の増幅回路の差動出力ノードのうちの正相出力ノードに接続される一端を有する第３の抵抗と、
前記第２の増幅回路の差動出力ノードのうちの逆相出力ノードに接続される一端を有し、前記第３の抵抗と同じ抵抗値を有する第４の抵抗と、
前記第１の抵抗の他端と前記第３の抵抗の他端とが接続される正相出力ノードから出力される正相信号と、前記第２の抵抗の他端と前記第４の抵抗の他端とが接続される逆相出力ノードから出力される逆相信号とを増幅し、増幅後の帰還信号を前記第１の増幅回路に帰還する帰還回路とを備える、受信回路。
【請求項２】
前記帰還回路は、前記第２の増幅回路の正相出力信号と前記第２の増幅回路の逆相出力信号とが一致するように、前記正相信号と前記逆相信号との差に基づいて、前記帰還信号を生成する、請求項１に記載の受信回路。
【請求項３】
前記第１の増幅回路は、差動入力信号を差動増幅して出力するトランスインピーダンスアンプと、前記トランスインピーダンスアンプから出力される差動信号を線形動作により差動増幅して出力する線形増幅回路とを有する、請求項１又は２に記載の受信回路。
【請求項４】
前記第１の抵抗の一端は、前記トランスインピーダンスアンプの正相出力ノードに接続され、前記第２の抵抗の一端は、前記トランスインピーダンスアンプの逆相出力ノードに接続される、請求項３に記載の受信回路。
【請求項５】
前記帰還回路は、前記トランスインピーダンスアンプに前記帰還信号を帰還する、請求項３又は４に記載の受信回路。
【請求項６】
前記第１の抵抗と前記第２の抵抗の少なくとも一方は、抵抗値が可変する可変抵抗である、請求項１から５のいずれか一項に記載の受信回路。
【請求項７】
前記可変抵抗の抵抗値を制御する制御部を備える、請求項６に記載の受信回路。
【請求項８】
前記制御部は、前記第２の増幅回路から出力される差動出力信号に基づいて、前記抵抗値を制御する、請求項７に記載の受信回路。
【請求項９】
差動入力信号を差動増幅して出力する第３の増幅回路を前記第１の増幅回路と前記第２の増幅回路との間に少なくとも一つ備える、請求項１から８のいずれか一項に記載の受信回路。
【請求項１０】
前記第３の増幅回路の正相出力ノードに接続される一端と、前記第１の抵抗の他端と前記第３の抵抗の他端とが接続される正相出力ノードに接続される他端とを有する抵抗と、
前記第３の増幅回路の逆相出力ノードに接続される一端と、前記第２の抵抗の他端と前記第４の抵抗の他端とが接続される逆相出力ノードに接続される他端とを有する抵抗とを有する、請求項９に記載の受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信回路に関する。
【背景技術】
【０００２】
近年、ハイエンド・サーバやスーパーコンピュータなどにおけるＣＰＵ間での信号伝送の速度向上および大容量化に伴い、電気信号伝送の限界を打破すべく、近距離や中距離のＣＰＵ間信号伝送に高速光伝送の技術を用いる、光インターコネクトが検討されている。光インターコネクトでは、電気信号を光信号に変換する光トランシーバなどを備え、たとえばアレイ光ファイバ等の伝送路を介して、送信側および受信側の光伝送装置間で光信号によりデータを伝送する。光伝送の光送信部として、たとえば小型かつ低消費電力で直接電流変調が可能なレーザ素子ＶＣＳＥＬ（Ｖｅｒｔｉｃａｌ  Ｃａｖｉｔｙ  Ｓｕｒｆａｃｅ  Ｅｍｉｔｔｉｎｇ  Ｌａｓｅｒ：垂直共振器面発光レーザ）、光受信部として、たとえば光信号を受光して電気信号に変換するＰＤ（Ｐｈｏｔｏ  Ｄｉｏｄｅ：フォトダイオード）などが用いられる。信号速度としては、ＣＰＵ間の広帯域信号伝送に応えるため、たとえば２５Ｇｂ／ｓの、高速光伝送の実現が必要となる。
【０００３】
高速光伝送用の受信回路として、従来、リミッタアンプと、ＤＣ（Direct  Current）フィードバック回路とを備えた光受信回路が知られている（例えば、特許文献１，２参照）。本回路は、簡易な構成で高速性に優れ、高感度の特性が得られる特徴がある。ＤＣフィードバック回路は、リミッタアンプにより差動増幅される差動出力信号間のオフセット電圧を低減する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１０９７２１号公報
【特許文献２】特開２０１２−１０１８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、差動出力信号間のオフセット電圧はＤＣフィードバック回路の増幅率（利得）や入力信号の大きさにも影響される。そのため、従来技術では、差動出力信号間のオフセット電圧が十分に低減されず、パルス幅歪み（ＤＣＤ：Duty  Cycle  Distortion）が差動出力信号に発生する場合がある。差動出力信号のパルス幅がパルス幅歪みの発生により正常値からずれると、例えば、差動出力信号の受信側で差動出力信号を正しく受信できなくなるおそれがある。
【０００６】
そこで、リミッタ動作により差動増幅されて得られる差動出力信号のパルス幅歪みを低減できる、受信回路の提供を目的とする。
【課題を解決するための手段】
【０００７】
一つの案では、
差動入力信号を線形動作により差動増幅して出力する第１の増幅回路と、
前記第１の増幅回路の差動出力ノードから出力される差動信号をリミッタ動作により差動増幅して出力する第２の増幅回路と、
前記第１の増幅回路の差動出力ノードのうちの正相出力ノードに接続される一端を有する第１の抵抗と、
前記第１の増幅回路の差動出力ノードのうちの逆相出力ノードに接続される一端を有し、前記第１の抵抗と同じ抵抗値を有する第２の抵抗と、
前記第２の増幅回路の差動出力ノードのうちの正相出力ノードに接続される一端を有する第３の抵抗と、
前記第２の増幅回路の差動出力ノードのうちの逆相出力ノードに接続される一端を有し、前記第３の抵抗と同じ抵抗値を有する第４の抵抗と、
前記第１の抵抗の他端と前記第３の抵抗の他端とが接続される正相出力ノードから出力される正相信号と、前記第２の抵抗の他端と前記第４の抵抗の他端とが接続される逆相出力ノードから出力される逆相信号とを増幅し、増幅後の帰還信号を前記第１の増幅回路に帰還する帰還回路とを備える、受信回路が提供される。
【発明の効果】
【０００８】
一態様によれば、リミッタ動作により差動増幅されて得られる差動出力信号のパルス幅歪みを低減できる。
【図面の簡単な説明】
【０００９】
【図１】受信回路の一例を示す構成図
【図２】差動入力信号の一例を示す波形図
【図３】線形動作の一例を示す波形図
【図４】リミッタ動作の一例を示す波形図
【図５】本実施形態の比較例である受信回路の一例を示す構成図
【図６】受信回路の一例を示す構成図
【図７】受信回路の一例を示す構成図
【図８】受信回路の一例を示す構成図
【図９】受信回路の一例を示す構成図
【発明を実施するための形態】
【００１０】
図１は、本実施形態に係る受信回路１０１の一例を示す構成図である。受信回路１０１は、例えば、光インターコネクト等の光伝送の受信側で用いられる光受信回路の一例である。受信回路１０１が光通信に使用されることで、送受間の信号伝送速度を例えば２５Ｇｂｐｓ以上に向上できるとともに、広帯域化及び高感度化を比較的簡易な構成で実現できる。
【００１１】
受信回路１０１は、例えば、フォトダイオード１０と、ＴＩＡ（Trans  Impedance  Amplifier）２０と、第１アンプ３０と、第２アンプ４０と、出力バッファ５０と、抵抗Ｒ１１〜Ｒ１４と、ＤＣフィードバック回路６０とを備えている。
【００１２】
ＴＩＡ２０は、第１アンプ３０以降の回路と同一の集積回路チップに配置されてもよいし、異なる集積回路チップに配置されてもよい。
【００１３】
フォトダイオード１０は、光信号を受信する受光素子の一例であり、光信号Ｐｉｎを電流信号に変換する。ＴＩＡ２０は、電流信号を電圧信号に変換するトランスインピーダンスアンプの一例であり、フォトダイオード１０から出力される電流信号を正相入力信号Ｖｉｐに変換する。正相入力信号Ｖｉｐは、シングルエンドの電圧信号である。
【００１４】
第１アンプ３０は、差動入力信号を線形動作により差動増幅して出力する第１の増幅回路の一例である。第１アンプ３０は、例えば、ＴＩＡ３０から入力される正相入力信号ＶｉｐとＤＣフィードバック回路６０から入力される逆相入力信号Ｖｉｎとを線形動作により差動増幅して出力する差動線形アンプである。図２は、正相入力信号Ｖｉｐと逆相入力信号Ｖｉｎの一例を示す波形図である。図１において、第１アンプ３０は、所定の振幅範囲内の一対の正相入力信号Ｖｉｐと逆相入力信号Ｖｉｎを線形的に差動増幅し、線形的な差動増幅後の一対の差動信号（つまり、正相信号Ｖ１ｐと逆相信号Ｖ１ｎ）を出力する線形動作を行う。
【００１５】
図３は、線形動作の一例を示す波形図である。第１アンプ３０は、正相信号Ｖ１ｐと逆相信号Ｖ１ｎの振幅が所定の振幅レベル（リミッタ振幅）を超えないように、正相信号Ｖ１ｐと逆相信号Ｖ１ｎの直流成分を変化させる線形動作を行う。ここで、正相入力信号Ｖｉｐと逆相入力信号Ｖｉｎの電圧レベルに差がある場合、その差は、線形に増幅され、正相信号Ｖ１ｐと逆相信号Ｖ１ｎの出力電圧レベル差として現れる。
【００１６】
図１において、第２アンプ４０は、第１アンプ３０の差動出力ノードから出力される差動信号をリミッタ動作により差動増幅して出力する第２の増幅回路の一例である。第２アンプ４０は、例えば、第１アンプ３０の正相出力ノード７１から出力される正相信号Ｖ１ｐと第１アンプ３０の逆相出力ノード７２から出力される逆相信号Ｖ１ｎとをリミッタ動作により差動増幅して出力する差動リミッタアンプである。図示の場合、第２アンプ４０は、一対の正相信号Ｖ１ｐと逆相信号Ｖ１ｎを差動増幅し、所定の振幅レベルに制限された一対の差動出力信号（つまり、正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎ）を出力するリミッタ動作（「飽和動作」ともいう）を行う。第２アンプ４０は、正相出力信号Ｖ２ｐを出力する正相出力ノード７３と、逆相出力信号Ｖ２ｎを出力する逆相出力ノード７４とを有している。
【００１７】
図４は、リミッタ動作の一例を示す波形図である。第２アンプ４０は、正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎの振幅が一定のリミッタ振幅に制限された状態で、差動信号を出力する。ここで、正相信号Ｖ１ｐと逆相信号Ｖ１ｎの電圧レベルに差がある場合、リミッタ動作により正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎの出力振幅レベルは、一定に制限され、その差は、正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎのパルス幅の変動として現れる。
【００１８】
図１において、出力バッファ５０は、第２アンプ４０の差動出力ノードから出力される差動出力信号を整形する回路の一例である。出力バッファ５０は、例えば、正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎを整形して差動増幅する。出力バッファ５０から出力される差動出力信号は、正相出力信号Ｖ２ｐ及び逆相出力信号Ｖ２ｎと実質的に同一の信号であり、出力バッファ５０は無くてもよい。
【００１９】
抵抗Ｒ１１は、第１アンプ３０の差動出力ノードのうちの正相出力ノード７１に接続される一端を有する第１の抵抗の一例である。抵抗Ｒ１２は、第１アンプ３０の差動出力ノードのうちの逆相出力ノード７２に接続される一端を有し、抵抗Ｒ１１と同じ抵抗値を有する第２の抵抗の一例である。抵抗Ｒ１１と抵抗Ｒ１２は、第１アンプ３０の差動出力ノードに接続される抵抗ペアである。
【００２０】
抵抗Ｒ１３は、第２アンプ４０の差動出力ノードのうちの正相出力ノード７３に接続される一端を有する第３の抵抗の一例である。抵抗Ｒ１４は、第２アンプ４０の差動出力ノードのうちの逆相出力ノード７４に接続される一端を有し、抵抗Ｒ１３と同じ抵抗値を有する第４の抵抗の一例である。抵抗Ｒ１３と抵抗Ｒ１４は、第２アンプ４０の差動出力ノードに接続される抵抗ペアである。
【００２１】
ＤＣフィードバック回路６０は、ノード７５から出力される正相帰還信号Ｖｆｐとノード７６から出力される逆相帰還信号Ｖｆｎとを増幅し、増幅後の帰還信号（図示の場合、逆相入力信号Ｖｉｎ）を第１アンプ３０に帰還する帰還回路の一例である。ノード７５は、抵抗Ｒ１１の他端と抵抗Ｒ１３の他端とが接続される正相出力ノードの一例であり、ノード７６は、抵抗Ｒ１２の他端と抵抗Ｒ１４の他端とが接続される逆相出力ノードの一例である。逆相入力信号Ｖｉｎは、シングルエンドの電圧信号である。
【００２２】
ＤＣフィードバック回路６０は、逆相入力信号Ｖｉｎを第１アンプ３０に帰還することにより、正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎとの間のオフセット電圧ΔＶ２を低減できる。オフセット電圧ΔＶ２は、正相出力信号Ｖ２ｐの平均電圧と逆相出力信号Ｖ２ｎの平均電圧とのずれである。平均電圧は、直流成分とも呼ばれる。
【００２３】
ＤＣフィードバック回路６０は、例えば、正相出力信号Ｖ２ｐの平均電圧と逆相出力信号Ｖ２ｎの平均電圧とが一致するように、正相帰還信号Ｖｆｐの平均電圧と逆相帰還信号Ｖｆｎの平均電圧との差ΔＶｆに基づいて、第１アンプ３０の逆相入力ノードに入力される逆相入力信号Ｖｉｎを生成する。
【００２４】
ＤＣフィードバック回路６０は、例えば、一対の正相帰還信号Ｖｆｐと逆相帰還信号Ｖｆｎが入力されるローパスフィルタ６１と、ローパスフィルタ６１の出力が入力される差動増幅回路６２とを有している。差動増幅回路６２は、ローパスフィルタ６１から出力される差動信号（つまり、正相帰還信号Ｖｆｐの平均電圧と逆相帰還信号Ｖｆｎの平均電圧との差ΔＶｆ）を増幅することにより得られる逆相入力信号Ｖｉｎを生成する。
【００２５】
図５は、受信回路１０１等の本実施形態の比較例である受信回路１００の一例を示す構成図である。本実施形態との比較のため、受信回路１００について説明する。
【００２６】
受信回路１００は、例えば、フォトダイオード１１０と、ＴＩＡ１２０と、アンプ１４１，１４２と、出力バッファ１５０と、ＤＣフィードバック回路１６０とを備えている。
【００２７】
アンプ１４１，１４２は、いずれも、入力される差動信号をリミッタ動作により差動増幅して出力する増幅回路である。縦続接続されたアンプ１４１とアンプ１４２は、一つのアンプであってもよい。ＤＣフィードバック回路１６０は、アンプ１４２から出力される正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎとを増幅し、増幅後の帰還信号（図示の場合、逆相入力信号Ｖｉｎ）をアンプ１４１に帰還する帰還回路である。
【００２８】
ＤＣフィードバック回路１６０は、一対の正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎが入力されるローパスフィルタ１６１と、ローパスフィルタ１６１の出力が入力される差動増幅回路１６２とを有している。差動増幅回路１６２は、ローパスフィルタ１６１から出力される差動信号（つまり、正相出力信号Ｖ２ｐの平均電圧と逆相出力信号Ｖ２ｎの平均電圧との差ΔＶｆ）を増幅することにより得られる逆相入力信号Ｖｉｎを生成する。
【００２９】
図５の逆相入力信号Ｖｉｎは、ＤＣフィードバック回路１６０の増幅率（例えば、差動増幅回路１６２の利得）をｇ２、ＤＣフィードバック回路１６０のオフセット誤差をＶｏｆとすると、
Ｖｉｎ＝ｇ２・（ΔＶｆ＋Ｖｏｆ）      ・・・式１
と表すことができる。式１におけるオフセット誤差Ｖｏｆは、例えば、差動増幅回路１６２の差動トランジスタ間の相対ばらつき（製造ばらつき）に起因するオフセット電圧である。
【００３０】
一方、正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎとの間のオフセット電圧ΔＶ２（＝Ｖ２ｐ−Ｖ２ｎ）は、アンプ１４１，１４２がリミッタ動作をするので、正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎのパルス幅歪の平均値として現れる。オフセット電圧ΔＶ２の大きさは、正相入力信号Ｖｉｐの大きさに比例するのではなく、正相入力信号Ｖｉｐに対するΔＶｉ（＝Ｖｉｐ−Ｖｉｎ）の比率Ｎに比例する。よって、正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎとの間のオフセット電圧ΔＶ２は、アンプ１４１とアンプ１４２との合成利得をｋとすると、
ΔＶ２＝ｋ・（ΔＶｉ／Ｖｉｐ）＝ｋ・Ｎ      ・・・式２
と表すことができる。
【００３１】
ＤＣフィードバック回路１６０によるフィードバック系の安定条件は、
ΔＶ２＝ΔＶｆ      ・・・式３
であるので、式１，２，３によれば、
ΔＶ２＝（Ｖｉｎ／ｇ２）−Ｖｏｆ
≒（Ｖｉｐ／ｇ２）−Ｖｏｆ      ・・・式４
と表すことができる。なお、式４は、Ｖｉｐ≒Ｖｉｎ（Ｎ＜１）として簡略化している。
【００３２】
式４によれば、比較的大きな正相入力信号Ｖｉｐが入力される場合、ΔＶ２が増大する、すなわち正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎのパルス幅歪が増大する、という問題が存在する。
【００３３】
これに対し、図１の逆相入力信号Ｖｉｎは、ＤＣフィードバック回路６０の増幅率（例えば、差動増幅回路６２の利得）をｇ２、ＤＣフィードバック回路６０のオフセット誤差をＶｏｆとすると、
Ｖｉｎ＝ｇ２・（ΔＶｆ＋Ｖｏｆ）      ・・・式５
と表すことができる。式５におけるオフセット誤差Ｖｏｆは、例えば、差動増幅回路６２の差動トランジスタ間の相対ばらつき（製造ばらつき）に起因するオフセット電圧である。
【００３４】
一方、正相信号Ｖ１ｐと逆相信号Ｖ１ｎとの間のオフセット電圧ΔＶ１（＝Ｖ１ｐ−Ｖ１ｎ）は、第１アンプ３０が線形動作をするので、正相入力信号Ｖｉｐの大きさに比例する。正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎとの間のオフセット電圧ΔＶ２（＝Ｖ２ｐ−Ｖ２ｎ）は、第２アンプ４０がリミッタ動作をするので、正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎのパルス幅歪の平均値として現れる。オフセット電圧ΔＶ２の大きさは、正相入力信号Ｖｉｐの大きさに比例するのではなく、正相入力信号Ｖｉｐに対するΔＶｉ（＝Ｖｉｐ−Ｖｉｎ）の比率Ｎに比例する。よって、正相信号Ｖ１ｐと逆相信号Ｖ１ｎとの間のオフセット電圧ΔＶ１及び正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎとの間のオフセット電圧ΔＶ２は、第１アンプ３０の利得をＧ、第１アンプ３０と第２アンプ４０との合成利得をｋとすると、
ΔＶ１＝Ｇ・ΔＶｉ＝Ｇ・Ｎ・Ｖｉｐ          ・・・式６
ΔＶ２＝ｋ・（ΔＶｉ／Ｖｉｐ）＝ｋ・Ｎ      ・・・式７
と表すことができる。
【００３５】
ＤＣフィードバック回路６０によるフィードバック系の安定条件は、抵抗Ｒ１１及び抵抗Ｒ１２の抵抗値をｒ１、抵抗Ｒ１３及び抵抗Ｒ１４の抵抗値をｒ２とすると、
（ｒ２／（ｒ１＋ｒ２））・ΔＶ１＋（ｒ１／（ｒ１＋ｒ２））・ΔＶ２＝ΔＶｆ
・・・式８
であるので、式５〜８によれば、
ΔＶ２＝｛（Ｖｉｐ／ｇ２）−Ｖｏｆ｝／ｃ
ｃ＝（ｒ１／（ｒ１＋ｒ２））・Ｇ・（Ｖｉｐ／ｋ）＋（ｒ２／（ｒ１＋ｒ２））
・・・式９
と表すことができる。なお、式９は、Ｖｉｐ≒Ｖｉｎ（Ｎ＜１）として簡略化している。ｃは、正数である。
【００３６】
したがって、式４（図５の場合）と式９（図１の場合）を比較すれば明らかなように、受信回路１０１（図１）によれば、受信回路１００（図５）に比べてオフセット電圧ΔＶ２を「ｃ分の１」に低減できるので、正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎに発生するパルス幅歪みを低減できる。すなわち、式９によれば、「ｃ」中にはＶｉｐを含み、入力振幅Ｖｉｐが大きい条件では「ｃ分の１」が小さくなるので、比較的大きな正相入力信号Ｖｉｐが入力される時でも、その時のパルス幅歪みを十分に低減できる。また、式９によれば、差動トランジスタ間の相対ばらつきに起因するオフセット誤差Ｖｏｆに「１／ｃ」が直接乗算されるので、差動トランジスタ間の相対ばらつきによるパルス幅歪みを十分に低減できる。
【００３７】
また、抵抗Ｒ１１〜Ｒ１４の抵抗値は、周囲温度やプロセスなどの条件が変動しても、差動増幅回路の利得に比べて変化しにくい。式９によれば、オフセット電圧ΔＶ２は抵抗Ｒ１１〜Ｒ１４による抵抗比に応じて調整可能である。したがって、差動信号のパルス幅歪の低減を周囲温度やプロセスなどの条件変動に対して容易に調整できる。
【００３８】
図６は、本実施形態に係る受信回路１０２の一例を示す構成図である。上述と同様の構成及び効果についての説明は省略する。受信回路１０２は、フォトダイオード１０と、第１アンプ３１と、第２アンプ４０と、出力バッファ５０と、抵抗Ｒ１１〜Ｒ１４と、ＤＣフィードバック回路６０とを備える光受信回路の一例である。
【００３９】
第１アンプ３１は、差動信号を線形動作により差動増幅する第１の増幅回路の一例である。第１アンプ３１は、例えば、ＴＩＡ３２と、線形アンプ３３とを有する差動線形アンプである。
【００４０】
ＴＩＡ３２は、差動信号を差動増幅して出力するトランスインピーダンスアンプの一例である。ＴＩＡ３２は、例えば、フォトダイオード１０から供給される電流信号に応じて入力される正相入力信号Ｖｉｐと、ＤＣフィードバック回路６０から入力される逆相入力信号Ｖｉｎとを差動増幅して出力する。
【００４１】
線形アンプ３３は、ＴＩＡ３２から出力される差動信号を線形動作により差動増幅して出力する線形増幅回路の一例である。線形アンプ３３は、例えば、ＴＩＡ３２から出力される差動信号を線形的に差動増幅し、線形的な差動増幅後の一対の差動信号（つまり、正相信号Ｖ１ｐと逆相信号Ｖ１ｎ）を出力する線形動作を行う。
【００４２】
抵抗Ｒ１１の一端は、ＴＩＡ３２の正相出力ノード７７に接続され、抵抗Ｒ１２の一端は、ＴＩＡ３２の逆相出力ノード７８に接続される。抵抗Ｒ１１と抵抗Ｒ１２は、第１アンプ３１のＴＩＡ３２の差動出力ノードに接続される抵抗ペアである。
【００４３】
ＤＣフィードバック回路６０は、逆相入力信号Ｖｉｎを第１アンプ３１に帰還することにより、正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎとの間のオフセット電圧ΔＶ２を低減できる。ＤＣフィードバック回路６０は、例えば、正相出力信号Ｖ２ｐの平均電圧と逆相出力信号Ｖ２ｎの平均電圧とが一致するように、正相帰還信号Ｖｆｐの平均電圧と逆相帰還信号Ｖｆｎの平均電圧との差ΔＶｆに基づいて、ＴＩＡ３２の逆相入力ノードに入力される逆相入力信号Ｖｉｎを生成する。
【００４４】
受信回路１０２についても、正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎに発生するパルス幅歪みを低減できる等、受信回路１０１と同様の効果が得られる。
【００４５】
図７は、本実施形態に係る受信回路１０３の一例を示す図である。上述と同様の構成及び効果についての説明は省略する。受信回路１０３は、フォトダイオード１０と、第１アンプ３４と、第２アンプ４０と、出力バッファ５０と、抵抗Ｒ１１〜Ｒ１４と、ＤＣフィードバック回路６３とを備える光受信回路の一例である。
【００４６】
第１アンプ３４は、差動信号を線形動作により差動増幅する第１の増幅回路の一例である。第１アンプ３４は、例えば、ＴＩＡ３２と、線形アンプ３３と、イコライザ回路３５とを有する差動線形アンプである。
【００４７】
イコライザ３５は、高周波の差動信号を低周波の差動信号よりも大きな利得で増幅するイコライザ回路の一例である。イコライザ３５は、高周波の差動信号を低周波の差動信号よりも大きな利得で増幅することで、差動信号の振幅の不足を補償できる。イコライザ３５は、例えば、ＴＩＡ３２の前段又は後段に縦続接続されてもよく、線形アンプ３３の前段又は後段に縦続接続されてもよい。イコライザ３５は、図示の場合、線形アンプ３３から出力される一対の差動信号が入力され、所定の低周波帯域内で入力される一対の差動信号を、所定の低周波帯域よりも高い所定の高周波帯域内で入力される一対の差動信号を増幅する場合よりも大きな利得で増幅する。
【００４８】
ＤＣフィードバック回路６３は、逆相入力信号Ｖｉｎを第１アンプ３４に帰還することにより、正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎとの間のオフセット電圧ΔＶ２を低減できる。ＤＣフィードバック回路６３は、例えば、正相出力信号Ｖ２ｐの平均電圧と逆相出力信号Ｖ２ｎの平均電圧とが一致するように、正相帰還信号Ｖｆｐの平均電圧と逆相帰還信号Ｖｆｎの平均電圧との差ΔＶｆに基づいて、ＴＩＡ３２の逆相入力ノードに入力される逆相入力信号Ｖｉｎを生成する。
【００４９】
ＤＣフィードバック回路６３は、例えば、一対の正相帰還信号Ｖｆｐと逆相帰還信号Ｖｆｎが入力される差動増幅回路６４と、抵抗ＲＯ１，ＲＯ２と、キャパシタＣＯ１，ＣＯ２とを備える差動アクティブローパスフィルタ回路である。抵抗ＲＯ１は、差動増幅回路６４の正相入力端子とノード７５との間に挿入され、抵抗ＲＯ２は、差動増幅回路６４の逆相入力端子とノード７６との間に挿入される。キャパシタＣＯ１は、差動増幅回路６４の正相入力ノードに接続される一端と、差動増幅回路６４の逆相出力ノードに接続される他端とを有する。キャパシタＣＯ２は、差動増幅回路６４の逆相入力ノードに接続される一端と、差動増幅回路６４の正相出力ノードに接続される他端とを有する。ＤＣフィードバック回路６３は、例えば、差動増幅回路６４の逆相出力ノードから出力される逆相入力力電圧ＶｉｎをＴＩＡ２２の逆相入力ノードに帰還する。キャパシタＣＯ１，ＣＯ２のミラー効果により、ＤＣフィードバック回路６３のローパスフィルタとしてのキャパシタンスをキャパシタＣＯ１，ＣＯ２のキャパシタンスよりも大きくできる。
【００５０】
受信回路１０３についても、正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎに発生するパルス幅歪みを低減できる等、受信回路１０１と同様の効果が得られる。
【００５１】
図８は、本実施形態に係る受信回路１０４の一例を示す構成図である。上述と同様の構成及び効果についての説明は省略する。受信回路１０４は、フォトダイオード１０と、ＴＩＡ２０と、第１アンプ３０と、第２アンプ４０と、出力バッファ５０と、抵抗Ｒ１１〜Ｒ１４と、ＤＣフィードバック回路６０と、制御部８０とを備える光受信回路の一例である。
【００５２】
抵抗Ｒ１１〜Ｒ１４の少なくとも一つは、抵抗値が可変する可変抵抗であってもよい。抵抗Ｒ１１〜Ｒ１４の少なくとも一つが可変抵抗であることにより、帰還信号である逆相入力信号Ｖｉｎの調整が容易になるので、オフセット電圧ΔＶの調整が容易になる。よって、パルス幅歪みの低減量を容易に調整できる。図８は、抵抗Ｒ１１〜Ｒ１４の全てが可変抵抗である場合の一例を示している。
【００５３】
抵抗Ｒ１１は、例えば、抵抗値が固定された抵抗素子Ｒ１１ａと、抵抗値が可変の抵抗素子Ｒ１１ｂとが直接に接続された構成を有する可変抵抗である。他の抵抗Ｒ１２，Ｒ１３，Ｒ１４についても同様である。
【００５４】
受信回路１０４は、例えば、抵抗Ｒ１１〜Ｒ１４の少なくとも一つの抵抗値を制御する制御部８０を備えてもよい。制御部８０は、例えば、正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎとの間のオフセット電圧ΔＶ２が低減するように、正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎから構成される差動出力信号に基づいて、抵抗Ｒ１１〜Ｒ１４の少なくとも一つの抵抗値を制御する。これにより、制御部８０は、差動出力信号に発生するパルス幅歪みを低減でき、抵抗Ｒ１１〜Ｒ１４の合成抵抗値を差動出力信号の受信に最適な値に制御できる。
【００５５】
受信回路１０４は、例えば、電圧モニタ回路８１を備えてもよい。電圧モニタ回路８１は、正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎの少なくとも一方の電圧を検出する回路の一例である。制御部８０は、例えば、正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎとの間のオフセット電圧ΔＶ２が低減するように、電圧モニタ回路８１により検出された電圧に応じて、抵抗Ｒ１１〜Ｒ１４の少なくとも一つの抵抗値を制御する。これにより、正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎの少なくとも一方の電圧が変動しても、差動出力信号に発生するパルス幅歪みを低減でき、抵抗Ｒ１１〜Ｒ１４の合成抵抗値を差動出力信号の受信に最適な値に制御できる。
【００５６】
受信回路１０４は、例えば、温度モニタ回路８２を備えてもよい。温度モニタ回路８２は、受信回路１０４の温度を検出する回路の一例である。制御部８０は、例えば、正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎとの間のオフセット電圧ΔＶ２が低減するように、温度モニタ回路８２により検出された温度に応じて、抵抗Ｒ１１〜Ｒ１４の少なくとも一つの抵抗値を制御する。これにより、受信回路１０４の温度が変動しても、差動出力信号に発生するパルス幅歪みを低減でき、抵抗Ｒ１１〜Ｒ１４の合成抵抗値を差動出力信号の受信に最適な値に制御できる。
【００５７】
受信回路１０４は、例えば、誤り率モニタ回路８３を備えてもよい。誤り率モニタ回路８３は、例えば、正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎから構成される差動出力信号の誤り率（例えば、差動出力信号から得られる受信データの符号誤り率ＢＥＲ（Bit  Error  Rate））を検出する回路の一例である。制御部８０は、例えば、正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎとの間のオフセット電圧ΔＶ２が低減するように、誤り率モニタ回路８３により検出された誤り率に応じて、抵抗Ｒ１１〜Ｒ１４の少なくとも一つの抵抗値を制御する。これにより、差動出力信号の誤り率が変動しても、差動出力信号に発生するパルス幅歪みを低減でき、抵抗Ｒ１１〜Ｒ１４の合成抵抗値を差動出力信号の受信に最適な値に制御できる。
【００５８】
受信回路１０４についても、正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎに発生するパルス幅歪みを低減できる等、受信回路１０１と同様の効果が得られる。
【００５９】
図９は、本実施形態に係る受信回路１０５の一例を示す構成図である。上述と同様の構成及び効果についての説明は省略する。受信回路１０５は、フォトダイオード１０と、ＴＩＡ２０と、第１アンプ３０と、第２アンプ４０と、第３アンプ９０と、出力バッファ５０と、抵抗Ｒ１１〜Ｒ１６と、ＤＣフィードバック回路６５とを備える光受信回路の一例である。
【００６０】
受信回路１０５は、第１アンプ３０と第２アンプ４０との間に縦続接続された第３アンプ９０を備えている。第３アンプ９０は、差動入力信号を差動増幅して出力する第３の増幅回路の一例であり、線形増幅、リミッタ増幅、線形増幅とリミッタ増幅の中間（中程度の入力振幅までは線形）のいずれの増幅形態を有するものでも良い。第３アンプ９０を少なくとも一つ備えることにより、オフセット電圧ΔＶ２を、入力振幅に応じてより精細に制御することが可能となる。第１アンプ３０から出力される差動信号が第３アンプ９０に入力され、第３アンプ９０から出力される差動信号が第２アンプ４０に入力される。
【００６１】
抵抗Ｒ１５は、第３アンプ９０の正相出力ノード９１に接続される一端と、ノード７５に接続される他端とを有する抵抗の一例である。抵抗Ｒ１６は、第３アンプ９０の逆相出力ノード９２に接続される一端と、ノード７６に接続される他端とを有する抵抗の一例である。抵抗Ｒ１５と抵抗Ｒ１６は、第３アンプ９０の差動出力ノードに接続される抵抗ペアである。
【００６２】
このように、正相帰還信号Ｖｆｐ及び逆相帰還信号Ｖｆｎは、第３アンプ９０から出力される差動出力信号も用いて生成されてもよい。第３アンプ９０及び抵抗Ｒ１５，Ｒ１６を追加することにより、帰還信号である逆相入力信号Ｖｉｎの調整が更に容易になる。よって、オフセット電圧ΔＶの調整が更に容易になるので、パルス幅歪みの低減量を更に容易に調整できる。
【００６３】
ＤＣフィードバック回路６５は、逆相入力信号Ｖｉｎを第１アンプ３４に帰還することにより、正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎとの間のオフセット電圧ΔＶ２を低減できる。ＤＣフィードバック回路６５は、例えば、正相出力信号Ｖ２ｐの平均電圧と逆相出力信号Ｖ２ｎの平均電圧とが一致するように、正相帰還信号Ｖｆｐの平均電圧と逆相帰還信号Ｖｆｎの平均電圧との差ΔＶｆに基づいて、第１アンプ３０の逆相入力ノードに入力される逆相入力信号Ｖｉｎを生成する。
【００６４】
ＤＣフィードバック回路６５は、例えば、差動増幅回路６２と、差動増幅回路６２の出力が入力されるローパスフィルタ６６とを有している。つまり、ＤＣフィードバック回路において、ローパスフィルタは差動増幅回路の後段に接続されてもよい。
【００６５】
受信回路１０５についても、正相出力信号Ｖ２ｐと逆相出力信号Ｖ２ｎに発生するパルス幅歪みを低減できる等、受信回路１０１と同様の効果が得られる。
【００６６】
以上、受信回路を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
【００６７】
例えば、受信回路１０５の第３アンプ９０が受信回路１０１等の他の受信回路に適用されてもよい。
【００６８】
以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
差動入力信号を線形動作により差動増幅して出力する第１の増幅回路と、
前記第１の増幅回路の差動出力ノードから出力される差動信号をリミッタ動作により差動増幅して出力する第２の増幅回路と、
前記第１の増幅回路の差動出力ノードのうちの正相出力ノードに接続される一端を有する第１の抵抗と、
前記第１の増幅回路の差動出力ノードのうちの逆相出力ノードに接続される一端を有し、前記第１の抵抗と同じ抵抗値を有する第２の抵抗と、
前記第２の増幅回路の差動出力ノードのうちの正相出力ノードに接続される一端を有する第３の抵抗と、
前記第２の増幅回路の差動出力ノードのうちの逆相出力ノードに接続される一端を有し、前記第３の抵抗と同じ抵抗値を有する第４の抵抗と、
前記第１の抵抗の他端と前記第３の抵抗の他端とが接続される正相出力ノードから出力される正相信号と、前記第２の抵抗の他端と前記第４の抵抗の他端とが接続される逆相出力ノードから出力される逆相信号とを増幅し、増幅後の帰還信号を前記第１の増幅回路に帰還する帰還回路とを備える、受信回路。
（付記２）
前記帰還回路は、前記第２の増幅回路の正相出力信号と前記第２の増幅回路の逆相出力信号とが一致するように、前記正相信号と前記逆相信号との差に基づいて、前記帰還信号を生成する、付記１に記載の受信回路。
（付記３）
前記第１の増幅回路は、差動信号を差動増幅して出力するトランスインピーダンスアンプと、前記トランスインピーダンスアンプから出力される差動信号を線形動作により差動増幅して出力する線形増幅回路とを有する、付記１又は２に記載の受信回路。
（付記４）
前記第１の抵抗の一端は、前記トランスインピーダンスアンプの正相出力ノードに接続され、前記第２の抵抗の一端は、前記トランスインピーダンスアンプの逆相出力ノードに接続される、付記３に記載の受信回路。
（付記５）
前記帰還回路は、前記トランスインピーダンスアンプに前記帰還信号を帰還する、付記３又は４に記載の受信回路。
（付記６）
前記第１の抵抗と前記第２の抵抗と前記第３の抵抗と前記第４の抵抗の少なくとも一つは、抵抗値が可変する可変抵抗である、付記１から５のいずれか一つに記載の受信回路。
（付記７）
前記可変抵抗の抵抗値を制御する制御部を備える、付記６に記載の受信回路。
（付記８）
前記制御部は、前記第２の増幅回路から出力される差動出力信号に基づいて、前記抵抗値を制御する、付記７に記載の受信回路。
（付記９）
前記制御部は、前記差動出力信号の誤り率又は電圧に応じて、前記抵抗値を制御する、付記８に記載の受信回路。
（付記１０）
前記制御部は、検出された温度に基づいて、前記抵抗値を制御する、付記７に記載の受信回路。
（付記１１）
差動入力信号を差動増幅して出力する第３の増幅回路を前記第１の増幅回路と前記第２の増幅回路との間に少なくとも一つ備える、付記１から１０のいずれか一つに記載の受信回路。
（付記１２）
前記第３の増幅回路の正相出力ノードに接続される一端と、前記第１の抵抗の他端と前記第３の抵抗の他端とが接続される正相出力ノードに接続される他端とを有する抵抗と、
前記第３の増幅回路の逆相出力ノードに接続される一端と、前記第２の抵抗の他端と前記第４の抵抗の他端とが接続される逆相出力ノードに接続される他端とを有する抵抗とを有する、付記１１に記載の受信回路。
（付記１３）
前記第１の増幅回路に入力される差動入力信号を供給する受光素子を備える、付記１から１２のいずれか一つに記載の受信回路。
（付記１４）
前記第１の増幅回路は、高周波の差動信号を低周波の差動信号よりも大きな利得で増幅するイコライザ回路を有する、付記１から１３のいずれか一つに記載の受信回路。
【符号の説明】
【００６９】
１０，１１０  フォトダイオード
２０，３２，１２０  ＴＩＡ
３０，３１，３４  第１アンプ
３３  線形アンプ
３５  イコライザ
４０  第２アンプ
５０，１５０  出力バッファ
６０，６３，６５，１６０  ＤＣフィードバック回路
７１，７３，７５，９１  正相出力ノード
７２，７４，７６，９２  逆相出力ノード
８０  制御部
９０  第３アンプ
１０１〜１０５  受信回路
１４０，１４１  アンプ
Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４  抵抗
Ｒ１１ａ〜Ｒ１４ａ，Ｒ１１ｂ〜Ｒ１４ｂ  抵抗素子
【図１】
2015211376.tif 000003
【図２】
2015211376.tif 000004
【図３】
2015211376.tif 000005
【図４】
2015211376.tif 000006
【図５】
2015211376.tif 000007
【図６】
2015211376.tif 000008
【図７】
2015211376.tif 000009
【図８】
2015211376.tif 000010
【図９】
2015211376.tif 000011