(57)【要約】【課題】音質を改善したマイク用のバイアス回路を提供する。【解決手段】バイアス回路１０は、マイク２にバイアス電圧ＶＢＩＡＳを供給する。可変利得増幅器１０４は、基準電圧ＶＲＥＦを増幅する。ローパスフィルタ１０６は、可変利得増幅器１０４の高周波成分を除去する。ボルテージフォロアアンプ１０８は、ローパスフィルタ１０６の出力電圧を受け、マイク２に供給する。【選択図】図２
2015211355.tif 000002
【特許請求の範囲】
【請求項１】
マイクにバイアス電圧を供給するバイアス回路であって、
基準電圧を増幅する可変利得増幅器と、
前記可変利得増幅器の高周波成分を除去するローパスフィルタと、
前記ローパスフィルタの出力電圧を受け、前記マイクに供給するボルテージフォロアアンプと、
を備えることを特徴とするバイアス回路。
【請求項２】
前記ローパスフィルタのカットオフ周波数は、５０Ｈｚより低いことを特徴とする請求項１に記載のバイアス回路。
【請求項３】
前記ローパスフィルタは、ＲＣフィルタであることを特徴とする請求項１または２に記載のバイアス回路。
【請求項４】
前記可変利得増幅器は、非反転増幅器であることを特徴とする請求項１から３のいずれかに記載のバイアス回路。
【請求項５】
前記可変利得増幅器は、
その非反転入力端子に前記基準電圧を受ける演算増幅器と、
前記演算増幅器の出力電圧を可変の分圧比で分圧し、前記演算増幅器の反転入力端子に入力する可変分圧回路と、
を含むことを特徴とする請求項１から４のいずれかに記載のバイアス回路。
【請求項６】
請求項１から５のいずれかに記載のバイアス回路と、
前記マイクの出力信号を増幅するマイクアンプと、
前記マイクアンプの出力をデジタル信号に変換するＡ／Ｄコンバータと、
前記デジタル信号に信号処理を施すデジタル信号処理部と、
を備えることを特徴とするオーディオインタフェース回路。
【請求項７】
ひとつの半導体基板上に一体集積化されることを特徴とする請求項６に記載のオーディオインタフェース回路。
【請求項８】
マイクと、
請求項６または７に記載のオーディオインタフェース回路と、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクにバイアス電圧を供給するバイアス回路に関する。
【背景技術】
【０００２】
カムコーダ、デジタルカメラ、携帯電話端末、タブレット端末など、録音機能や通話機能を備える電子機器は、マイクと、マイクをバイアスするバイアス回路、マイクからの電気信号を増幅するアンプが搭載される。
【０００３】
図１は、本発明者が検討したマイク用のバイアス回路の回路図である。バイアス回路３０は、電圧源３２、可変利得増幅器３４を備え、マイク２に供給すべきバイアス電圧ＶＢＩＡＳを生成する。バイアス回路３０の出力端には、位相補償用のキャパシタＣ１が接続され、バイアス電圧ＶＢＩＡＳは抵抗Ｒ１を介してマイク２に供給される。
【０００４】
電圧源３２は、安定化された電圧ＶＲＥＧを分圧し、基準電圧ＶＲＥＦを生成する。可変利得増幅器３４は、非反転アンプであり、基準電圧ＶＲＥＦを利得倍し、バイアス電圧ＶＢＩＡＳを出力する。バイアス電圧ＶＢＩＡＳの適切なレベルは、マイク２の種類に応じて異なる。そこでマイク２ごとに最適なバイアス電圧ＶＢＩＡＳを供給するために、可変利得増幅器３４の利得が設定される。
【０００５】
マイク２は、入力された音響信号を電気信号に変換する。電気信号のうち、ＤＣバイアス成分を除く交流成分は、ＤＣブロック用のキャパシタＣ２を介して、マイクアンプ４０に入力される。マイクアンプ４０は微弱な電気信号を増幅する。Ａ／Ｄコンバータ４２は、マイクアンプ４０の出力をデジタル信号に変換する。図１のバイアス回路３０を公知技術と認定してはならない。マイクアンプ４０、Ａ／Ｄコンバータ４２は、バイアス回路３０とともにオーディオインタフェース回路４ｒに集積化されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−２３６３８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明者は、図１のバイアス回路３０について検討した結果、以下の課題を認識するに至った。Ａ／Ｄコンバータ４２の後段には、図示しないデジタル回路が搭載される。デジタル回路において生成されるクロック信号に起因する高周波ノイズは、接地ラインを経由して、バイアス回路３０に混入する。具体的には、図１には、グランドから混入経路（i）〜（iii）を経由して、バイアス電圧ＶＢＩＡＳにノイズが混入し、バイアス電圧ＶＢＩＡＳのノイズが、キャパシタＣ２を介してマイクアンプ４０に入力され、音質を低下させる。
【０００８】
特に、経路（i）、（ii）の経路で混入するノイズは、可変利得増幅器３４によって増幅されることとなるため、音質を低下させる要因となる。
【０００９】
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、音質を改善したマイク用のバイアス回路の提供にある。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明のある態様のバイアス回路は、マイクにバイアス電圧を供給するバイアス回路であって、基準電圧を増幅する可変利得増幅器と、可変利得増幅器の高周波成分を除去するローパスフィルタと、ローパスフィルタの出力電圧を受け、マイクに供給するボルテージフォロアアンプと、を備える。
【００１１】
この態様によると、可変利得増幅器の後段にボルテージフォロアアンプを設け、それらの間にフィルタを挿入することで、マイクに対して十分な駆動能力を維持しつつ、バイアス電圧に含まれるノイズ成分を低減できるため、音質を改善できる。
【００１２】
ローパスフィルタのカットオフ周波数は、５０Ｈｚより低くてもよい。これにより、音質に影響するオーディオ帯域のノイズ成分を好適に除去することができる。
【００１３】
ローパスフィルタは、ＲＣフィルタであってもよい。
【００１４】
可変利得増幅器は、非反転増幅器であってもよい。
【００１５】
可変利得増幅器は、その非反転入力端子に基準電圧を受ける演算増幅器と、演算増幅器の出力電圧を可変の分圧比で分圧し、演算増幅器の反転入力端子に入力する可変分圧回路と、を含んでもよい。
【００１６】
本発明の別の態様は、オーディオインタフェース回路に関する。オーディオインタフェース回路は、上述のいずれかの態様のバイアス回路と、マイクの出力信号を増幅するマイクアンプと、マイクアンプの出力をデジタル信号に変換するＡ／Ｄコンバータと、デジタル信号に信号処理を施すデジタル信号処理部と、を備える。
【００１７】
オーディオインタフェース回路は、ひとつの半導体基板上に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのＩＣとして集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【００１８】
本発明の別の態様は電子機器に関する。電子機器は、マイクと、上述のオーディオインタフェース回路と、を備える。
【００１９】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２０】
本発明に係るバイアス回路によれば、音声を改善できる。
【図面の簡単な説明】
【００２１】
【図１】本発明者が検討したマイク用のバイアス回路の回路図である。
【図２】実施の形態に係るバイアス回路を備えるオーディオインタフェース回路の回路図である。
【図３】図３（ａ）は、図２のオーディオインタフェース回路のスペクトルであり、図３（ｂ）は、図１のオーディオインタフェース回路のスペクトルである。
【図４】オーディオインタフェース回路を備える電子機器のブロック図である。
【図５】図５（ａ）、（ｂ）は、電子機器を示す図である。
【図６】第２変形例に係るバイアス回路の回路図である。
【発明を実施するための形態】
【００２２】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２３】
本明細書において、「部材Ａと部材Ｂが接続」された状態とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００２４】
図２は、実施の形態に係るバイアス回路１０を備えるオーディオインタフェース回路（コーデックＩＣともいう）４の回路図である。オーディオインタフェース回路４は、バイアス回路１０に加えて、マイクアンプ４０、Ａ／Ｄコンバータ４２を備え、ひとつの半導体基板に一体集積化された機能ＩＣ（Integrated Circuit）である。
【００２５】
オーディオインタフェース回路４の電源（ＶＤＤ）端子には、電源電圧ＶＤＤが供給される。オーディオインタフェース回路４内の各素子は、電源電圧ＶＤＤを受けて動作する。オーディオインタフェース回路４のマイクバイアス（ＭＩＣＢＩＡＳ）端子と、マイク２の間には、バイアス用抵抗Ｒ１が設けられる。ＭＩＣＢＩＡＳ端子には、位相補償用のキャパシタＣ１が接続される。またマイク２は、ＤＣブロック用のキャパシタＣ２を介して、オーディオインタフェース回路４のマイク入力（ＭＩＣＩＮ）端子と接続される。
【００２６】
マイクアンプ４０は、ＭＩＣＩＮ端子に入力されたオーディオ電気信号を増幅する。Ａ／Ｄコンバータ４２は、マイクアンプ４０の出力をデジタルオーディオ信号に変換する。
【００２７】
バイアス回路１０は、バイアス電圧ＶＢＩＡＳを生成し、ＭＩＣＢＩＡＳ端子および抵抗Ｒ１を介して、マイク２に供給する。バイアス回路１０は、電圧源１０２、可変利得増幅器１０４、ローパスフィルタ１０６、ボルテージフォロアアンプ１０８を備える。
【００２８】
電圧源１０２は、基準電圧ＶＲＥＦを生成する。たとえば電圧源１０２は、ＬＤＯ（Low Drop Output）１１０、抵抗Ｒ１１〜Ｒ１３を含む。ＬＤＯ１１０は、電源電圧ＶＤＤを受け、所定レベルに安定化された内部電源電圧ＶＲＥＧを生成する。内部電源電圧ＶＲＥＧは、電圧源１０２の他、図示しないデジタル回路等にも供給される。たとえばＶＤＤ＝３．３Ｖ、ＶＲＥＧ＝１．８Ｖである。
【００２９】
抵抗Ｒ１１，Ｒ１２は、内部電源電圧ＶＲＥＧを分圧し、基準電圧ＶＲＥＦを生成する。基準電圧ＶＲＥＦは、抵抗Ｒ１３を介して後段の可変利得増幅器１０４に供給される。第１演算増幅器１１２の入力インピーダンスが十分高い場合、抵抗Ｒ１３は省略してもよい。
【００３０】
可変利得増幅器１０４は、基準電圧ＶＲＥＦを増幅する。可変利得増幅器１０４は、非反転増幅器であって、第１演算増幅器１１２および分圧回路１１４を含む。第１演算増幅器１１２の非反転入力端子（＋）には、基準電圧ＶＲＥＦが入力される。分圧回路１１４は、第１演算増幅器１１２の出力電圧ＶＯ１を可変の分圧比で分圧し、第１演算増幅器１１２の反転入力端子（−）に入力する。分圧回路１１４は抵抗Ｒ２１，Ｒ２２を含み、分圧比Ｋは、式（１）で与えられる。
Ｋ＝Ｒ２２／（Ｒ２１＋Ｒ２２）      …（１）
抵抗Ｒ２１，Ｒ２２の少なくとも一方は可変抵抗である。可変利得増幅器１０４の利得ｇは、式（２）となる。
ｇ＝１／Ｋ＝（Ｒ２１＋Ｒ２２）／Ｒ２２      …（２）
【００３１】
ローパスフィルタ１０６は、可変利得増幅器１０４の高周波成分を除去する。ローパスフィルタ１０６は、０ＨｚのＤＣ成分のみを通過すればよいため、そのカットオフ周波数ｆｃは、なるべく低く、たとえば５０Ｈｚ以下とすることが好ましい。より好ましくは、カットオフ周波数ｆｃは、マイク２の周波数帯域の下限より低いことが好ましい。ローパスフィルタ１０６はＲＣフィルタであり、抵抗Ｒ３１と外付けのキャパシタＣ３１を含む。
【００３２】
ボルテージフォロアアンプ１０８は、ローパスフィルタ１０６の出力電圧ＶＯ２を受ける。ボルテージフォロアアンプ１０８の出力電圧が、バイアス電圧ＶＢＩＡＳとしてマイク２に供給される。ボルテージフォロアアンプ１０８は、出力端子と反転入力端子間がショートされた第２演算増幅器１１６を含む。
【００３３】
以上がバイアス回路１０の構成である。続いてその動作を説明する。
【００３４】
図２には、バイアス回路１０における接地ライン４４からのノイズ混入経路（i）〜（iii）が示される。これらの経路から混入するノイズは、ローパスフィルタ１０６により除去あるいは減衰される。
【００３５】
またローパスフィルタ１０６の後段にはボルテージフォロアアンプ１０８が設けられるが、ボルテージフォロアアンプ１０８においては、第２演算増幅器１１６の下側電源端子１１８のみが接地ライン４４と接続されており、そのほかのノイズ混入経路は存在しない。
【００３６】
このバイアス回路１０によれば、図１のバイアス回路３０と比べて、接地ライン４４から、バイアス回路１０を介してＭＩＣＩＮ端子に回り込むノイズを低減できるため、マイクアンプ４０の入力信号のＳ／Ｎ比を高めることができ、音質を改善することができる。
【００３７】
図２のバイアス回路１０の効果を検証するために、図２と図１のオーディオインタフェース回路それぞれについて、ＭＩＣＩＮ端子に入力される信号のスペクトルを測定した。図３（ａ）は、図２のオーディオインタフェース回路のスペクトルであり、図３（ｂ）は、図１のオーディオインタフェース回路のスペクトルである。図３（ａ）、（ｂ）において、たとえば４２０Ｈｚ付近に着目すると、図３（ｂ）のノイズレベルは−７０ｄＢＦＳ（Full Scale）であるのに対して、図３（ａ）のノイズレベルは−１１０ｄＢＦＳであり、４０ｄＢの改善が確認される。図３（ａ）に示されるように、そのほかの周波数においても、図２のバイアス回路１０では、ノイズのフロアレベルが−１１０ｄＢＦＳ以下に抑えられており、Ｓ／Ｎ比が改善されることが確認された。
【００３８】
（用途）
図４は、オーディオインタフェース回路４を備える電子機器５００のブロック図である。電子機器５００は、カムコーダ、デジタルカメラ、携帯電話端末、タブレット端末など、録音機能や通話機能を備えるデバイスである。電子機器５００は、マイク２、オーディオインタフェース回路４およびメモリ６を備える。
【００３９】
オーディオインタフェース回路４は、Ａ／Ｄコンバータ４２の後段に設けられたＤＳＰ（Digital Signal Processor）４６をさらに備える。ＤＳＰ４６は、Ａ／Ｄコンバータ４２によりデジタル信号に変換されたオーディオ信号に対して、さまざまな信号処理を施す。ＤＳＰ４６による信号処理としては、オーディオエンコード、イコライジング、ボリウム制御などが例示される。ＤＳＰ４６によりエンコードされたオーディオ信号は、メモリ６に記録される。
【００４０】
図５（ａ）、（ｂ）は、電子機器５００を示す図である。図５（ａ）の電子機器５００ａはカムコーダであり、マイク２、オーディオインタフェース回路４、メモリ６に加えて、撮像素子５０２、画像処理回路５０４、レンズ５０６等を備える。オーディオインタフェース回路４、画像処理回路５０４は基板５１０に実装される。
【００４１】
レンズ５０６を通過した光は、撮像素子５０２により電気信号に変換され、画像処理回路５０４により画像処理され、エンコードされた後に、メモリ６に格納される。それと並行して、マイク２およびオーディオインタフェース回路４は音声を記録する。
【００４２】
図５（ｂ）の電子機器５００ｂは、スマートホンである。この電子機器５００ｂにおいてマイク２およびオーディオインタフェース回路４は、音声通話に用いられる。オーディオインタフェース回路４により生成されるデジタル音声信号は、ベースバンド回路５１２に入力される。ベースバンド回路５１２は、デジタル音声信号を符号化する。ＲＦ（Radio Frequency）回路５１４は、ベースバンド回路５１２からの信号を高周波信号に変換し、図示しないアンテナから送信する。
【００４３】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００４４】
（第１変形例）
図２のローパスフィルタ１０６は、ＬＣフィルタであってもよい。
【００４５】
（第２変形例）
ローパスフィルタ１０６およびボルテージフォロアアンプ１０８は、アクティブフィルタとして一体に構成されてもよい。図６は、第２変形例に係るバイアス回路１０ａの回路図である。ローパスフィルタ１０６ａおよびボルテージフォロアアンプ１０８は、２次のアクティブフィルタを構成する。なおローパスフィルタの次数は特に限定されない。ローパスフィルタ１０６ａのキャパシタは、オーディオインタフェース回路４に外付けされる。この変形例によっても、図２と同様の効果を得ることができる。
【００４６】
（第３変形例）
可変利得増幅器１０４は、反転増幅器であってもよい。また、電圧源１０２は分圧回路以外の構成、たとえばツェナーダイオードを用いた定電圧回路などを用いてもよい。
【００４７】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００４８】
２…マイク、４…オーディオインタフェース回路、６…メモリ、１０…バイアス回路、１０２…電圧源、１０４…可変利得増幅器、１０６…ローパスフィルタ、１０８…ボルテージフォロアアンプ、１１０…ＬＤＯ、１１２…第１演算増幅器、１１４…分圧回路、１１６…第２演算増幅器、３０…バイアス回路、３２…電圧源、３４…可変利得増幅器、４０…マイクアンプ、４２…Ａ／Ｄコンバータ、４４…接地ライン、４６…ＤＳＰ、５００…電子機器、５０２…撮像素子、５０４…画像処理回路、５０６…レンズ、５１０…基板、５１２…ベースバンド回路、５１４…ＲＦ回路。
【図１】
2015211355.tif 000003
【図２】
2015211355.tif 000004
【図３】
2015211355.tif 000005
【図４】
2015211355.tif 000006
【図５】
2015211355.tif 000007
【図６】
2015211355.tif 000008