(57)【要約】【課題】電圧指令が出力されるまでの無駄時間の増加を抑制しつつ、スイッチング損失を低減することができる電力変換装置、制御装置および電力変換装置の制御方法を提供すること。【解決手段】実施形態に係る電力変換装置は、電力変換部と、制御部とを備える。電力変換部は、複数のスイッチング素子を有する。制御部は、ゼロ電圧を出力する第１期間と非ゼロ電圧を出力する第２期間とを電圧指令に応じて調整したＰＷＭ信号を電力変換部へ出力する。制御部は、電圧指令の更新周期毎に、１つの第１期間と１つ以上の第２期間とが組み合わせられたＰＷＭ信号を電力変換部へ出力する。【選択図】図１Ｂ
2015211595.tif 000002
【特許請求の範囲】
【請求項１】
複数のスイッチング素子を有し、前記複数のスイッチング素子を駆動して負荷へ電圧を出力する電力変換部と、
ゼロ電圧を出力する第１期間と非ゼロ電圧を出力する第２期間とを電圧指令に応じて調整したＰＷＭ信号を前記電力変換部へ出力する制御部と、を備え、
前記制御部は、
前記電圧指令の更新周期毎に、１つの前記第１期間と１つ以上の前記第２期間とが組み合わせられた前記ＰＷＭ信号を前記電力変換部へ出力する
ことを特徴とする電力変換装置。
【請求項２】
前記制御部は、
前記ＰＷＭ信号として、前記更新周期毎に、前記第１期間の後に前記第２期間になる第１パターンのＰＷＭ信号と、前記第２期間の後に前記第１期間になる第２パターンのＰＷＭ信号とを交互に切り替えて前記電力変換部へ出力するＰＷＭ信号生成部を備える
ことを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記ＰＷＭ信号生成部は、
前記第１パターンのＰＷＭ信号と前記第２パターンのＰＷＭ信号とを前記更新周期毎に交互に切り替えて前記電力変換部へ出力する第１モードと、前記第１期間、前記第２期間および前記第１期間の順に移行する第３パターンのＰＷＭ信号を前記更新周期毎に繰り返し前記電力変換部へ出力する第２モードとを所定条件に基づいて切り替えるモード切替部を有する
ことを特徴とする請求項２に記載の電力変換装置。
【請求項４】
前記制御部は、
前記電圧指令として、各相の相電圧指令を生成する指令生成部を備え、
前記ＰＷＭ信号生成部は、
キャリア信号を生成するキャリア信号生成部と、
前記キャリア信号のピーク値および／またはボトム値に基づいて前記各相の相電圧指令を前記キャリア信号に対して相対的にシフトするシフト部と、
前記シフト部によってシフトされた前記各相の相電圧指令と前記キャリア信号とを比較して各相の前記ＰＷＭ信号を生成する比較部と、を備える
ことを特徴とする請求項２または３に記載の電力変換装置。
【請求項５】
前記シフト部は、
前記各相の相電圧指令のうち最大の相電圧指令が前記キャリア信号のピーク値になるように前記各相の相電圧指令をシフトする、または、前記各相の相電圧指令のうち最小の相電圧指令が前記キャリア信号のボトム値になるように前記各相の相電圧指令をシフトする
ことを特徴とする請求項４に記載の電力変換装置。
【請求項６】
前記電力変換部は、多レベル出力で構成され、
前記指令生成部は、
前記各相の相電圧指令毎に第１の相電圧指令と第２の相電圧指令の２つの相電圧指令を生成し、生成した複数の第１の相電圧指令と複数の第２の相電圧指令を出力し、
前記シフト部は、
前記複数の第１の相電圧指令のうち最大の第１の相電圧指令が前記キャリア信号のピーク値になるように前記複数の第１の相電圧指令をシフトし、前記複数の第２の相電圧指令のうち最小の相電圧指令が前記キャリア信号のボトム値になるように前記複数の第２の相電圧指令をシフトする
ことを特徴とする請求項５に記載の電力変換装置。
【請求項７】
前記制御部は、
前記第２期間、前記第１期間および前記第２期間の順に移行するパターンのＰＷＭ信号を前記ＰＷＭ信号として、前記更新周期毎に繰り返し前記電力変換部へ出力するＰＷＭ信号生成部を備える
ことを特徴とする請求項１に記載の電力変換装置。
【請求項８】
前記ＰＷＭ信号生成部は、
前記第２期間、前記第１期間および前記第２期間の順に移行するパターンのＰＷＭ信号を前記更新周期毎に繰り返し前記電力変換部へ出力する第１モードと、前記第１期間、前記第２期間、前記第１期間、前記第２期間および前記第１期間の順に移行するパターンのＰＷＭ信号を前記更新周期毎に繰り返し前記電力変換部へ出力する第２モードとを所定条件に基づいて切り替えるモード切替部を有する
ことを特徴とする請求項７に記載の電力変換装置。
【請求項９】
前記制御部は、
前記電圧指令を生成する指令生成部を備え、
前記ＰＷＭ信号生成部は、
前記電圧指令に基づいて複数の電圧ベクトルから２つ以上のゼロ電圧ベクトルと１つ以上の非ゼロ電圧ベクトルとの組み合わせを選択する選択部と、
前記選択部によって選択された電圧ベクトルの出力期間を演算する演算部と、
前記演算部によって演算された出力期間のうち前記２つ以上のゼロ電圧ベクトルの出力期間の合計期間を１つのゼロ電圧ベクトルの出力期間として変更する変更部と、
前記変更部によって変更された出力期間を前記１つの第１期間とし、前記１つ以上の非ゼロ電圧ベクトルの出力期間を前記１つ以上の第２期間とする前記ＰＷＭ信号を生成する生成部と、
を備えることを特徴とする請求項２、３、７または８に記載の電力変換装置。
【請求項１０】
電圧指令を生成する指令生成部と、
ゼロ電圧を出力する第１期間と非ゼロ電圧を出力する第２期間とを前記電圧指令に応じて調整したＰＷＭ信号を電力変換部へ出力する信号生成部と、を備え、
前記信号生成部は、
前記電圧指令の更新周期毎に、１つの前記第１期間と１つ以上の前記第２期間とが組み合わせられた前記ＰＷＭ信号を前記電力変換部へ出力する
ことを特徴とする制御装置。
【請求項１１】
電圧指令を生成する指令生成工程と、
ゼロ電圧を出力する第１期間と非ゼロ電圧を出力する第２期間とを前記電圧指令に応じて調整したＰＷＭ信号を電力変換部へ出力する信号生成工程と、を含み、
前記信号生成工程は、
前記電圧指令の更新周期毎に、１つの前記第１期間と１つ以上の前記第２期間とが組み合わせられた前記ＰＷＭ信号を前記電力変換部へ出力する
ことを特徴とする電力変換装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
開示の実施形態は、電力変換装置、制御装置および電力変換装置の制御方法に関する。
【背景技術】
【０００２】
従来、インバータなどの電力変換装置において、キャリア信号と電圧指令とを比較してＰＷＭ（Pulse  Width  Modulation）信号を生成し、かかるＰＷＭ信号によりスイッチング素子を制御する技術が知られている。
【０００３】
かかる電力変換装置において、キャリア周波数を下げてＰＷＭ制御を行うことにより、スイッチング損失を低減する技術が知られている。たとえば、特許文献１には、高いキャリア周波数と低いキャリア周波数とを出力電圧の歪みの大きさに応じて切り替えることにより、スイッチング損失を低減する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１０９７３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、キャリア周波数を下げると、ＰＷＭ制御の制御周期が長くなることから、電圧指令が負荷（例えば、交流電動機）へ出力されるまでの無駄時間（遅れ時間）が長くなる。このことは、空間ベクトルを用いたＰＷＭ制御の場合も同様である。
【０００６】
実施形態の一態様は、上記に鑑みてなされたものであって、電圧指令が出力されるまでの無駄時間の増加を抑制しつつ、スイッチング損失を低減することができる電力変換装置、制御装置および電力変換装置の制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
実施形態の一態様に係る電力変換装置は、電力変換部と、制御部とを備える。前記電力変換部は、複数のスイッチング素子を有し、前記複数のスイッチング素子を駆動して負荷へ電圧を出力する。前記制御部は、ゼロ電圧を出力する第１期間と非ゼロ電圧を出力する第２期間とを電圧指令に応じて調整したＰＷＭ信号を前記電力変換部へ出力する。前記制御部は、前記電圧指令の更新周期毎に、１つの前記第１期間と１つ以上の前記第２期間とが組み合わせられた前記ＰＷＭ信号を前記電力変換部へ出力する。
【発明の効果】
【０００８】
実施形態の一態様によれば、電圧指令が出力されるまでの無駄時間の増加を抑制しつつ、スイッチング損失を低減することができる。
【図面の簡単な説明】
【０００９】
【図１Ａ】図１Ａは、第１の実施形態に係る電力変換装置の構成例を示す図である。
【図１Ｂ】図１Ｂは、図１Ａに示す制御部が出力するＰＷＭ信号の説明図である。
【図２】図２は、第１の実施形態に係る電力変換装置の構成例を示す図である。
【図３Ａ】図３Ａは、第１モードの説明図である。
【図３Ｂ】図３Ｂは、電圧指令が正の場合の第２モードの説明図である。
【図３Ｃ】図３Ｃは、出力電圧指令が正の場合の第３モードの説明図である。
【図４】図４は、図２に示す比較部の構成例を示す図である。
【図５】図５は、図２に示す制御部の処理の流れの一例を示すフローチャートである。
【図６】図６は、第２の実施形態に係る電力変換装置の構成例を示す図である。
【図７】図７は、単相電力変換セルの構成例を示す図である。
【図８】図８は、第３の実施形態に係る電力変換装置の構成例を示す図である。
【図９Ａ】図９Ａは、第１モードの説明図である。
【図９Ｂ】図９Ｂは、第１モードの一例を示す説明図である。
【図９Ｃ】図９Ｃは、第１モードの他の例を示す説明図である。
【図１０】図１０は、第４の実施形態に係る電力変換装置の構成例を示す図である。
【図１１Ａ】図１１Ａは、第１モードの説明図である。
【図１１Ｂ】図１１Ｂは、第１モードの説明図である。
【図１２】図１２は、第４の実施形態に係る他の電力変換部の構成例を示す図である。
【図１３】図１３は、第５の実施形態に係る電力変換装置の構成例を示す図である。
【図１４】図１４は、空間ベクトルの説明図である。
【図１５Ａ】図１５Ａは、第１モードにおける電圧ベクトル、出力期間およびＰＷＭ信号の関係を示す図である。
【図１５Ｂ】図１５Ｂは、第２モードにおける電圧ベクトル、出力期間およびＰＷＭ信号の関係を示す図である。
【図１５Ｃ】図１５Ｃは、第２モードにおける電圧ベクトル、出力期間およびＰＷＭ信号の他の関係を示す図である。
【図１６】図１６は、図１３に示す制御部の処理の流れの一例を示すフローチャートである。
【図１７】図１７は、第６の実施形態に係る電力変換装置の構成例を示す図である。
【図１８】図１８は、空間ベクトル法の説明図である。
【図１９】図１９は、電圧指令ベクトルと空間ベクトルとの対応例を示す図である。
【図２０Ａ】図２０Ａは、第１モードにおける電圧ベクトル、出力期間およびＰＷＭ信号の関係を示す図である。
【図２０Ｂ】図２０Ｂは、第２モードにおける電圧ベクトル、出力期間およびＰＷＭ信号の関係を示す図である。
【図２１】図２１は、第７の実施形態に係る電力変換装置の構成例を示す図である。
【図２２】図２２は、ＰＷＭ信号のそれぞれに対する反転時間の演算方法の説明図である。
【図２３】図２３は、第８の実施形態に係る電力変換装置の構成例を示す図である。
【発明を実施するための形態】
【００１０】
以下、添付図面を参照して、本願の開示する電力変換装置、制御装置および電力変換装置の制御方法の実施形態を詳細に説明する。なお、以下に示す実施形態によりこの発明が限定されるものではない。
【００１１】
［１．第１の実施形態］
図１は、第１の実施形態に係る電力変換装置の構成例を示す図である。図１に示すように、第１の実施形態に係る電力変換装置１は、電源２から供給される電力を所定の電力へ変換して負荷３へ出力する。例えば、電源２が直流電源であり、負荷３が交流電動機である場合、電力変換装置１は、電源２から供給される直流電力を交流電力へ変換して負荷３へ出力する。なお、電源２は、例えば、交流電源であってもよく、負荷３は、例えば、電力系統であってもよい。
【００１２】
［１．１．電力変換装置１］
電力変換装置１は、電力変換部１０と、制御部２０とを備える。電力変換部１０は、複数のスイッチング素子を有し、電源２と負荷３との間に接続される。制御部２０は、指令生成部２１と、ＰＷＭ信号生成部２２とを備える。
【００１３】
指令生成部２１は、電圧指令を生成する。ＰＷＭ信号生成部２２は、電圧指令に基づいてＰＷＭ信号を生成し、かかるＰＷＭ信号を電力変換部１０へ出力する。ＰＷＭ信号生成部２２は、ＰＷＭ制御モードとして第１モードと第２モードを有し、所定条件に基づいて、第１モードおよび第２モードのいずれかを選択する。
【００１４】
例えば、ＰＷＭ信号生成部２２は、電力変換部１０の温度が所定値未満の場合に、第１モードを選択し、電力変換部１０の温度が所定値以上の場合に、第２モードを選択する。第２モードは、第１モードに比べ、ＰＷＭパルスがオンになる回数、つまりスイッチング回数は１／２であり、電力変換部１０におけるスイッチング損失を低減することができる。
【００１５】
なお、ここでは、ＰＷＭ制御モードとして第１モードと第２モードを有するものとして説明するが、第２モードを実行することにより、電圧指令が出力されるまでの無駄時間の増加を抑制しつつ、スイッチング損失を低減することができる。したがって、電力変換装置１は、第２モードのみを実行するものであってもよい。このことは、後述する他の実施形態に係る電力変換装置においても同様である。
【００１６】
図１Ｂは、ＰＷＭ制御モードの説明図である。図１Ｂに示すように、ＰＷＭ信号生成部２２は、第１モードにおいて、電圧指令の更新周期Ｔｓ毎に、第１期間Ｔ１、第２期間Ｔ２および第１期間Ｔ１の順に移行するパターンのＰＷＭ信号を繰り返し電力変換部１０へ出力する。第１期間Ｔ１は、電力変換部１０の出力線５ａ、５ｂ間にゼロ電圧が出力される期間であり、第２期間Ｔ２は、出力線５ａ、５ｂ間に非ゼロ電圧が出力される期間である。
【００１７】
第１モードでは、キャリア信号のピーク（山）およびボトム（谷）のタイミングが第１期間Ｔ１に含まれ、ＰＷＭ信号生成部２２は、かかるタイミングを更新タイミングＴＲにしてキャリア信号と比較する電圧指令を更新する。
【００１８】
一方、ＰＷＭ信号生成部２２は、第２モードにおいて、第１期間Ｔ１の後に第２期間Ｔ２になる第１パターンのＰＷＭ信号と、第２期間Ｔ２の後に第１期間Ｔ１になる第２パターンとのＰＷＭ信号とを電圧指令の更新周期Ｔｓ毎に交互に順序を入れ替えて電力変換部１０へ出力する。
【００１９】
第２モードでは、キャリア信号のピークおよびボトムのタイミングが第１期間Ｔ１または第２期間Ｔ２に交互に含まれるようになっていて、ＰＷＭ信号生成部２２は、かかるタイミングを更新タイミングＴＲにしてキャリア信号と比較する電圧指令を更新する。キャリア信号のピークは、キャリア信号の波形のうち値が最大となる位置を示し、キャリア信号のボトムは、キャリア信号の波形のうち値が最小となる位置を示す。
【００２０】
図１Ｂに示すように、ＰＷＭ信号生成部２２は、第２モードにおいて、第１モードと比べ、ＰＷＭパルスがオンとなる回数、つまりスイッチング回数を１／２にでき、これにより、電力変換部１０におけるスイッチング損失が低減する。
【００２１】
また、ＰＷＭ信号生成部２２は、ＰＷＭ制御モードが第１モードの場合と第２モードの場合とで、電圧指令の更新タイミングＴＲは同じであり、電圧指令の更新周期Ｔｓは変わらない。そのため、電圧指令が電圧として負荷３へ出力されるまでの無駄時間の増加を抑制することができる。
【００２２】
以下、第１の実施形態に係る電力変換装置１の電力変換部１０および制御部２０の構成例について、さらに詳細に説明する。なお、以下においては、電力変換部１０が直流電圧を単相交流電圧へ変換して出力し、制御部２０がキャリア比較法によってＰＷＭ信号を生成する例について説明する。
【００２３】
［１．２．電力変換部１０］
図２は、電力変換部１０および制御部２０の構成例を示す図である。図２に示すように、電力変換部１０は、入力端子Ｔｐ、Ｔｎと、出力端子Ｔａ、Ｔｂと、単相インバータ回路１３と、ゲート駆動回路１１と、電流検出部１２と、温度検出部１８とを備える。
【００２４】
入力端子Ｔｐは電源２の正極に接続され、入力端子Ｔｎは電源２の負極に接続される。出力端子Ｔａ、Ｔｂは負荷３に接続される。電源２は直流電源であり、負荷３は、例えば、単相交流電動機である。
【００２５】
単相インバータ回路１３は、スイッチング素子Ｑ１〜Ｑ４と、コンデンサＣ１とを備える。スイッチング素子Ｑ１〜Ｑ４は、ブリッジ接続され、出力端子Ｔａ、Ｔｂを介して負荷３に接続される。各スイッチング素子Ｑ１〜Ｑ４には、保護用の整流素子が並列に接続される。スイッチング素子Ｑ１〜Ｑ４は、例えば、ＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor  Field-Effect  Transistor）などの半導体素子である。
【００２６】
ゲート駆動回路１１は、制御部２０から出力されるＰＷＭ信号Ｌ１、Ｌ２、Ｒ１、Ｒ２を増幅して、スイッチング素子Ｑ１〜Ｑ４のゲートへ出力する。これにより、電力変換部１０は、電源２から入力端子Ｔｐ、Ｔｎを介して入力された直流電圧を、スイッチング素子Ｑ１〜Ｑ４のスイッチングによって交流電圧へ変換し、変換後の交流電圧を出力端子Ｔａ、Ｔｂから負荷３へ出力する。
【００２７】
電流検出部１２は、電力変換部１０と負荷３との間に流れる電流（以下、出力電流Ｉと記載する）を検出する。電流検出部１２は、例えば、磁電変換素子であるホール素子を利用した電流センサである。温度検出部１８は、例えば、電力変換部１０内または電力変換部１０の周辺の温度（以下、検出温度Ｔｃと記載する）を検出する。
【００２８】
［１．３．制御部２０］
制御部２０は、図２に示すように、指令生成部２１と、ＰＷＭ信号生成部２２とを備える。指令生成部２１は、電流指令生成器２３と、電流制御器２４とを備え、ＰＷＭ信号生成部２２は、キャリア信号生成部３０と、モード切替部３１と、指令更新部３２と、シフト部３３と、比較部３４とを備える。
【００２９】
電流指令生成器２３は、電流指令Ｉ*を生成する。電流制御器２４は、電流指令Ｉ*と出力電流Ｉとの偏差がゼロになるように電圧指令Ｖ*を生成する。
【００３０】
キャリア信号生成部３０は、キャリア信号Ｖｃ１、Ｖｃ２を出力する。キャリア信号Ｖｃ１とキャリア信号Ｖｃ２とは、互いに正負が反転した信号である。なお、キャリア信号Ｖｃ１、Ｖｃ２は、三角波信号であるが、例えば、鋸波状の信号であってもよい。
【００３１】
モード切替部３１は、モード信号Ｓｍをシフト部３３へ出力し、第１モードと第２モードとを切替える。例えば、モード切替部３１は、検出温度Ｔｃが所定値未満である場合に、第１モードを示すモード信号Ｓｍをシフト部３３へ出力し、検出温度Ｔｃが所定値以上である場合に、第２モードを示すモード信号Ｓｍをシフト部３３へ出力する。
【００３２】
指令更新部３２は、キャリア信号Ｖｃ１、Ｖｃ２と電圧指令Ｖ*とを入力する。指令更新部３２は、キャリア信号Ｖｃ１、Ｖｃ２のピークおよびボトムのタイミングを更新タイミングＴＲにし、かかる更新タイミングＴＲ毎に、比較部３４へ出力する電圧指令Ｖ*を更新する。これにより、指令更新部３２は、更新タイミングＴＲ後に指令生成部２１により生成された電圧指令Ｖ*を次の更新タイミングＴＲで比較部３４へ出力することができる。
【００３３】
シフト部３３は、モード切替部３１から第１モードを示すモード信号Ｓｍが出力された場合、指令更新部３２から取得したキャリア信号Ｖｃ１、Ｖｃ２をシフトせずにそのままキャリア信号Ｖｃ１’、Ｖｃ２’として出力する。
【００３４】
一方、シフト部３３は、モード切替部３１から第２モードを示すモード信号Ｓｍが出力された場合、指令更新部３２によって更新された電圧指令Ｖ*に基づいてキャリア信号Ｖｃ１、Ｖｃ２をシフトし、キャリア信号Ｖｃ１’、Ｖｃ２’として出力する。例えば、シフト部３３は、キャリア信号Ｖｃ１、Ｖｃ２のいずれか一方をピーク値またはボトム値と一致するようにシフトし、他方を逆方向にシフトする。
【００３５】
比較部３４は、キャリア信号Ｖｃ１’、Ｖｃ２’と電圧指令Ｖ*とを比較してＰＷＭ信号Ｌ１、Ｌ２、Ｒ１、Ｒ２を生成する。比較部３４は、生成したＰＷＭ信号Ｌ１、Ｌ２、Ｒ１、Ｒ２をゲート駆動回路１１へ出力する。
【００３６】
ここで、キャリア信号Ｖｃ１、Ｖｃ２、キャリア信号Ｖｃ１’、Ｖｃ２’および電圧指令Ｖ*の関係について図３Ａ〜図３Ｂを参照して具体的に説明する。図３Ａは、第１モードの説明図である。
【００３７】
図３Ａに示すように、ＰＷＭ信号生成部２２の比較部３４は、第１モードにおいて、キャリア信号Ｖｃ１、Ｖｃ２と同じ値のキャリア信号Ｖｃ１’、Ｖｃ２’と電圧指令Ｖ*とを比較し、ＰＷＭ信号Ｌ１、Ｌ２、Ｒ１、Ｒ２を生成する。これにより、ＰＷＭ信号生成部２２は、第１期間Ｔ１、第２期間Ｔ２および第１期間Ｔ１の順に移行する制御パターンのＰＷＭ信号を電圧指令Ｖ*の更新周期Ｔｓ毎に繰り返し出力する。
【００３８】
図３Ｂは、電圧指令Ｖ*が正の場合の第２モードの説明図である。ＰＷＭ信号生成部２２のシフト部３３は、電圧指令Ｖ*が正であり、かつ、ＰＷＭ制御モードが第２モードである場合、キャリア信号Ｖｃ１、Ｖｃ２のピーク値Ｖｐと更新された電圧指令Ｖ*との差分ΔＶｃｐを求める。
【００３９】
シフト部３３は、キャリア信号Ｖｃ１から差分ΔＶｃｐを減算してキャリア信号Ｖｃ１’を生成し、キャリア信号Ｖｃ２に差分ΔＶｃｐを加算してキャリア信号Ｖｃ２’を生成する。比較部３４は、指令更新部３２により更新された電圧指令Ｖ*と、シフト部３３から出力されるキャリア信号Ｖｃ１’、Ｖｃ２’を比較し、比較結果をＰＷＭ信号Ｌ１、Ｌ２、Ｒ１、Ｒ２として出力する。
【００４０】
なお、図３Ｂに示す例では、ＰＷＭ信号生成部２２は、キャリア信号Ｖｃ２のボトムが第２期間Ｔ２内になるようにするが、キャリア信号Ｖｃ２のボトムが第１期間Ｔ１内になるようにすることもできる。この場合、ＰＷＭ信号生成部２２は、キャリア信号Ｖｃ１’と電圧指令Ｖ*の比較によりＰＷＭ信号Ｌ１、Ｌ２を生成し、キャリア信号Ｖｃ２’と電圧指令Ｖ*の比較によりＰＷＭ信号Ｒ１、Ｒ２を生成する。
【００４１】
図３Ｃは、電圧指令Ｖ*が負の場合の第２モードの説明図である。ＰＷＭ信号生成部２２のシフト部３３は、電圧指令Ｖ*が負であり、かつ、ＰＷＭ制御モードが第２モードである場合、キャリア信号Ｖｃ１、Ｖｃ２のボトム値Ｖｂと更新された電圧指令Ｖ*との差分ΔＶｃｂを求める。
【００４２】
シフト部３３は、キャリア信号Ｖｃ１に差分ΔＶｃｂを加算してキャリア信号Ｖｃ１’を生成し、キャリア信号Ｖｃ２から差分ΔＶｃｂを減算してキャリア信号Ｖｃ２’を生成する。比較部３４は、指令更新部３２により更新された電圧指令Ｖ*と、シフト部３３から出力されるキャリア信号Ｖｃ１’、Ｖｃ２’を比較し、比較結果をＰＷＭ信号Ｌ１、Ｌ２、Ｒ１、Ｒ２として出力する。
【００４３】
なお、図３Ｃに示す例では、ＰＷＭ信号生成部２２は、キャリア信号Ｖｃ２のボトムが第１期間Ｔ１内になるようにするが、キャリア信号Ｖｃ２のボトムが第２期間Ｔ２内になるようにすることもできる。この場合、ＰＷＭ信号生成部２２は、キャリア信号Ｖｃ１’と電圧指令Ｖ*の比較によりＰＷＭ信号Ｌ１、Ｌ２を生成し、キャリア信号Ｖｃ２’と電圧指令Ｖ*の比較によりＰＷＭ信号Ｒ１、Ｒ２を生成する。
【００４４】
このように、ＰＷＭ信号生成部２２は、第２モードにおいて、第１期間Ｔ１、第２期間Ｔ２の順に移行する制御パターンのＰＷＭ信号と第２期間Ｔ２、第１期間Ｔ１の順に移行する制御パターンのＰＷＭ信号を電圧指令Ｖ*の更新周期Ｔｓ毎に交互に出力する。そのため、ＰＷＭ信号生成部２２は、図１Ｂに示すように、第１モードの場合と比べ、ＰＷＭパルスがオンになる回数、つまりスイッチング回数は１／２にでき、これにより、電力変換部１０におけるスイッチング損失が低減する。
【００４５】
また、ＰＷＭ信号生成部２２は、いずれのモードにおいても、電圧指令Ｖ*の更新周期Ｔｓは変えないことから、電圧指令Ｖ*が電圧として負荷３へ出力されるまでの無駄時間の増加を抑制することができる。さらに、無駄時間の増加を抑制できることから、無駄時間が増加する場合に比べ、電流制御器２４のゲインを上げて電流制御を高応答性とすることが可能となる。
【００４６】
図４は、比較部３４の構成例を示す図である。図４に示すように、比較部３４は、比較器４１、４２と、ＮＯＴ回路４３、４４とを備える。比較器４１は、電圧指令Ｖ*とキャリア信号Ｖｃ１’とを比較し、電圧指令Ｖ*がキャリア信号Ｖｃ１’以上である場合に、Ｈｉｇｈレベルの信号を出力し、電圧指令Ｖ*がキャリア信号Ｖｃ１’未満である場合に、Ｌｏｗレベルの信号を出力する。
【００４７】
比較器４２は、電圧指令Ｖ*とキャリア信号Ｖｃ２’とを比較し、電圧指令Ｖ*がキャリア信号Ｖｃ２’以上である場合に、Ｈｉｇｈレベルの信号を出力し、電圧指令Ｖ*がキャリア信号Ｖｃ２’未満である場合に、Ｌｏｗレベルの信号を出力する。ＮＯＴ回路４３は、比較器４１の出力を反転して出力し、ＮＯＴ回路４４は、比較器４２の出力を反転して出力する。
【００４８】
比較部３４は、比較器４１の出力をＰＷＭ信号Ｌ１として出力し、ＮＯＴ回路４３の出力をＰＷＭ信号Ｌ２として出力する。また、比較部３４は、比較器４２の出力をＰＷＭ信号Ｒ１として出力し、ＮＯＴ回路４４の出力をＰＷＭ信号Ｒ２として出力する。
【００４９】
なお、比較部３４の構成は、図４に示す構成に限定されず、例えば、４つの比較器を設け、かかる４つの比較器からＰＷＭ信号Ｌ１、Ｌ２、Ｒ１、Ｒ２を出力する構成であってもよい。
【００５０】
［１．４．制御部２０の処理］
ここで、制御部２０の処理の流れの一例を説明する。図５は、制御部２０の処理の流れの一例を示すフローチャートである。
【００５１】
図５に示すように、制御部２０の指令生成部２１は、電圧指令Ｖ*を生成する（ステップＳ１１）。次に、制御部２０のＰＷＭ信号生成部２２は、電圧指令Ｖ*の更新タイミングＴＲであるか否かを判定する（ステップＳ１２）。電圧指令Ｖ*の更新タイミングＴＲでないと判定した場合（ステップＳ１２；Ｎｏ）、ＰＷＭ信号生成部２２は、ステップＳ１２の処理を繰り返し行う。
【００５２】
電圧指令Ｖ*の更新タイミングＴＲであると判定した場合（ステップＳ１２；Ｙｅｓ）、ＰＷＭ信号生成部２２は、第２モードであるか否かを判定する（ステップＳ１３）。ＰＷＭ信号生成部２２は、例えば、電圧指令Ｖ*が所定値未満である場合に、第２モードであると判定する。
【００５３】
第２モードであると判定した場合（ステップＳ１３；Ｙｅｓ）、ＰＷＭ信号生成部２２は、電圧指令Ｖ*をキャリア信号Ｖｃ１、Ｖｃ２に対して相対的にシフトする（ステップＳ１４）。例えば、ＰＷＭ信号生成部２２は、キャリア信号Ｖｃ１、Ｖｃ２のピーク値Ｖｐ（またはボトム値Ｖｂ）と電圧指令Ｖ*との差分ΔＶｃｐ（または差分ΔＶｃｂ）に応じて、キャリア信号Ｖｃ１、Ｖｃ２をシフトする。これにより、電圧指令Ｖ*がキャリア信号Ｖｃ１、Ｖｃ２に対して相対的にシフトされる。
【００５４】
ステップＳ１４の処理が終了した場合、または、ステップＳ１３において、第２モードではないと判定した場合（ステップＳ１３；Ｎｏ）、ＰＷＭ信号生成部２２は、電圧指令Ｖ*とキャリア信号Ｖｃ１’、Ｖｃ２’とを比較し、ＰＷＭ信号Ｌ１、Ｌ２、Ｒ１、Ｒ２を生成する（ステップＳ１５）。
【００５５】
なお、制御部２０は、例えば、ＣＰＵ（Central  Processing  Unit）、ＲＯＭ（Read  Only  Memory）、ＲＡＭ（Random  Access  Memory）、入出力ポートなどを有するマイクロコンピュータや各種の回路を含む。かかるマイクロコンピュータのＣＰＵは、ＲＯＭに記憶されているプログラムを読み出して実行することにより、指令生成部２１およびＰＷＭ信号生成部２２の制御を実現する。なお、指令生成部２１およびＰＷＭ信号生成部２２の少なくともいずれかまたは全部をＡＳＩＣ（Application  Specific  Integrated  Circuit）やＦＰＧＡ（Field  Programmable  Gate  Array）等のハードウェアで構成することもできる。
【００５６】
以上のように、第１の実施形態に係る電力変換装置１は、電圧指令Ｖ*の更新周期Ｔｓ毎に、１つの第１期間Ｔ１と１つ以上の第２期間Ｔ２とが組み合わせられたＰＷＭ信号を電力変換部１０へ出力する。これにより、電力変換装置１は、指令生成部２１から出力された電圧指令Ｖ*が電力変換部１０から電圧（電圧指令Ｖ*に応じた電圧）として出力されるまでの無駄時間の増加を低減することができる。
【００５７】
［２．第２の実施形態］
次に、第２の実施形態に係る電力変換装置について説明する。第２の実施形態に係る電力変換装置は、直流電圧を３相交流電圧へ変換して出力する直列多重電力変換装置である点で、第１の実施形態に係る電力変換装置１と異なる。なお、以下においては、電力変換装置１と同一機能を有する構成要素については同一符号を付し、重複する説明は省略する。
【００５８】
図６は、第２の実施形態に係る電力変換装置１Ａの構成例を示す図である。かかる電力変換装置１Ａは、電力変換セル部９と、電流検出部１２Ａと、指令生成部２１Ａとを備え、負荷３Ａ（例えば、３相交流電動機や電力系統）へ３相交流電力を出力する。
【００５９】
図６に示すように、電力変換セル部９は、９つの単相電力変換セル１５ａ〜１５ｉ（以下、単相電力変換セル１５と総称する場合がある）を備える。単相電力変換セル１５は、負荷３ＡのＵ相、Ｖ相およびＷ相のそれぞれに対応して３つずつ設けられる。
【００６０】
具体的には、単相電力変換セル１５ａ〜１５ｃの出力が直列に接続されて構成された単相電力変換セル群の一端が中性点Ｎに接続され、他端が負荷３ＡのＵ相に接続される。また、単相電力変換セル１５ｄ〜１５ｆの出力が直列に接続されて構成された単相電力変換セル群の一端が中性点Ｎに接続され、他端が負荷３ＡのＶ相に接続される。また、単相電力変換セル１５ｇ〜１５ｉの出力が直列に接続されて構成された単相電力変換セル群の一端が中性点Ｎに接続され、他端が負荷３ＡのＷ相に接続される。
【００６１】
電流検出部１２Ａは、電力変換セル部９と負荷３ＡのＵ相、Ｖ相およびＷ相との間に流れる相電流Ｉｕ、Ｉｖ、Ｉｗ（以下、出力相電流Ｉｕｖｗと記載する）を検出する。電流検出部１２Ａは、例えば、磁電変換素子であるホール素子を利用した電流センサである。
【００６２】
図７は、単相電力変換セル１５の構成例を示す図である。図７に示すように、単相電力変換セル１５は、電力変換部１０Ａと、制御部１７と、温度検出部１８とを備える。電力変換部１０Ａは、ゲート駆動回路１１と、単相インバータ回路１３とを備える。なお、温度検出部１８は、９つの単相電力変換セル１５ａ〜１５ｉに対して一つであってもよい。
【００６３】
かかる単相電力変換セル１５は、入力端子Ｔｄ（入力端子Ｔｐ、Ｔｎ）と出力端子Ｔａ、Ｔｂとを有し、電源２から入力端子Ｔｄに入力される直流電圧を単相交流電圧へ変換して出力端子Ｔａ、Ｔｂから出力する。
【００６４】
例えば、電力変換部１０Ａは、単相電力変換セル１５ａ〜１５ｃの出力電圧を加算した電圧を負荷３ＡのＵ相へ出力し、単相電力変換セル１５ｄ〜１５ｆの出力電圧を加算した電圧を負荷３ＡのＶ相へ出力し、単相電力変換セル１５ｇ〜１５ｉの出力電圧を加算した電圧を負荷３ＡのＷ相へ出力する。
【００６５】
制御部１７は、ＰＷＭ信号生成部２２を備える。かかるＰＷＭ信号生成部２２は、指令生成部２１Ａから出力される後述の相電圧指令に基づいて、ＰＷＭ信号Ｌ１、Ｌ２、Ｒ１、Ｒ２を生成する。
【００６６】
指令生成部２１Ａは、電流指令生成器２３Ａと、電流制御器２４Ａとを備える。電流指令生成器２３Ａは、相電流指令Ｉｕｖｗ*を生成する。相電流指令Ｉｕｖｗ*は、相電流指令Ｉｕ*、Ｉｖ*、Ｉｗ*を含む。電流制御器２４Ａは、相電流指令Ｉｕｖｗ*と出力相電流Ｉｕｖｗとの偏差がゼロになるように相電圧指令Ｖｕｖｗ*を生成する。相電圧指令Ｖｕｖｗ*は、Ｕ相、Ｖ相およびＷ相の電圧指令である相電圧指令Ｖｕ*、Ｖｖ*、Ｖｗ*を含む。
【００６７】
指令生成部２１Ａは、相電圧指令Ｖｕ*を電圧指令Ｖ*として単相電力変換セル１５ａ〜１５ｃへ出力し、相電圧指令Ｖｖ*を電圧指令Ｖ*として単相電力変換セル１５ｄ〜１５ｆへ出力し、相電圧指令Ｖｗ*を電圧指令Ｖ*として単相電力変換セル１５ｇ〜１５ｈへ出力する。
【００６８】
以上のように、第２の実施形態に係る電力変換装置１Ａの単相電力変換セル１５ａ〜１５ｉは、それぞれＰＷＭ信号生成部２２を有している。したがって、第１の実施形態に係る電力変換装置１と同様に、第２モードにおいて、第１モードの場合と比べ、ＰＷＭパルスがオンになる回数、つまりスイッチング回数を１／２にでき、これにより、無駄時間の増加を抑制しつつ、スイッチング損失を低減することができる。
【００６９】
なお、指令生成部２１Ａの処理の流れは、図５に示すステップＳ１１の処理の流れと同様であり、制御部１７の処理の流れは、図５に示すステップＳ１２〜Ｓ１５の処理の流れと同様であることから、説明を省略する。また、指令生成部２１ＡおよびＰＷＭ信号生成部２２は、制御部２０と同様に、マイクロコンピュータや各種の回路を含み、マイクロコンピュータのＣＰＵは、ＲＯＭに記憶されているプログラムを読み出して実行することにより、指令生成部２１ＡおよびＰＷＭ信号生成部２２の制御を実現する。なお、指令生成部２１ＡおよびＰＷＭ信号生成部２２の一部または全部をＡＳＩＣやＦＰＧＡ等のハードウェアで構成することもできる。
【００７０】
［３．第３の実施形態］
次に、第３の実施形態に係る電力変換装置について説明する。第３の実施形態に係る電力変換装置は、直流電圧を３相交流電圧へ変換して出力する点で、第１の実施形態に係る電力変換装置１と異なる。なお、以下においては、電力変換装置１、１Ａと同一機能を有する構成要素については同一符号を付し、重複する説明は省略する。
【００７１】
図８は、第３の実施形態に係る電力変換装置１Ｂの構成例を示す図である。かかる電力変換装置１Ｂは、電力変換部１０Ｂと制御部２０Ｂとを備え、負荷３Ａへ３相交流電力を出力する。以下、電力変換部１０Ｂと制御部２０Ｂの構成例について詳細に説明する。
【００７２】
［３．１．電力変換部１０Ｂ］
図８に示すように、電力変換部１０Ｂは、入力端子Ｔｐ、Ｔｎと、出力端子Ｔｕ、Ｔｖ、Ｔｗと、３相２レベルインバータ回路１３Ｂと、ゲート駆動回路１１Ｂと、電流検出部１２Ａと、温度検出部１８とを備える。出力端子Ｔｕ、Ｔｖ、Ｔｗは、それぞれ負荷３ＡのＵ相、Ｖ相およびＷ相に接続される。
【００７３】
３相２レベルインバータ回路１３Ｂは、スイッチング素子Ｑ１１〜Ｑ１６と、コンデンサＣ１とを備える。スイッチング素子Ｑ１１〜Ｑ１６は、３相ブリッジ接続され、出力端子Ｔｕ、Ｔｖ、Ｔｗを介して負荷３Ａに接続される。各スイッチング素子Ｑ１１〜Ｑ１６には、保護用の整流素子が並列に接続される。スイッチング素子Ｑ１１〜Ｑ１６は、例えば、ＩＧＢＴやＭＯＳＦＥＴなどの半導体素子である。
【００７４】
ゲート駆動回路１１Ｂは、制御部２０Ｂから出力されるＰＷＭ信号ＰＡ、ＰＢ、ＰＣに基づいて、ゲート信号Ｓ１〜Ｓ６を生成する。例えば、ゲート駆動回路１１Ｂは、ＰＷＭ信号ＰＡ、ＰＢ、ＰＣを増幅した信号をそれぞれゲート信号Ｓ１、Ｓ３、Ｓ５としてスイッチング素子Ｑ１１、Ｑ１３、Ｑ１５へ出力する。また、ゲート駆動回路１１Ｂは、ＰＷＭ信号ＰＡ、ＰＢ、ＰＣを反転して増幅した信号をゲート信号Ｓ２、Ｓ４、Ｓ６としてスイッチング素子Ｑ１２、Ｑ１４、Ｑ１６へ出力する。
【００７５】
これにより、電力変換部１０Ｂは、電源２から入力端子Ｔｐ、Ｔｎを介して入力された直流電圧を、スイッチング素子Ｑ１１〜Ｑ１６のスイッチングによって３相交流電圧へ変換し、変換後の３相交流電圧を出力端子Ｔｕ、Ｔｖ、Ｔｗから出力線６ａ〜６ｃを介して負荷３Ａへ出力する。
【００７６】
［２．２．制御部２０Ｂ］
制御部２０Ｂは、図８に示すように、指令生成部２１Ａと、ＰＷＭ信号生成部２２Ｂとを備える。ＰＷＭ信号生成部２２Ｂは、キャリア信号生成部３０Ｂと、モード切替部３１Ｂと、指令更新部３２Ｂと、シフト部３３Ｂと、比較部３４Ｂとを備える。
【００７７】
キャリア信号生成部３０Ｂは、キャリア信号Ｖｃを出力する。かかるキャリア信号Ｖｃは、三角波信号であるが、例えば、鋸波状の信号であってもよい。
【００７８】
モード切替部３１Ｂは、モード信号Ｓｍをシフト部３３Ｂへ出力し、第１モードと第２モードとを切替える。モード切替部３１Ｂは、例えば、検出温度Ｔｃが所定値未満である場合に、第１モードを示すモード信号Ｓｍをシフト部３３Ｂへ出力し、検出温度Ｔｃが所定値以上である場合に、第２モードを示すモード信号Ｓｍをシフト部３３Ｂへ出力する。
【００７９】
指令更新部３２Ｂは、キャリア信号Ｖｃと相電圧指令Ｖｕｖｗ*とを入力する。指令更新部３２Ｂは、キャリア信号Ｖｃのピークおよびボトムのタイミングを更新タイミングＴＲにし、かかる更新タイミングＴＲ毎に、比較部３４Ｂへ出力する相電圧指令Ｖｕｖｗ*を更新する。これにより、指令更新部３２Ｂは、更新タイミングＴＲ後に指令生成部２１Ａにより生成された相電圧指令Ｖｕｖｗ*を次の更新タイミングＴＲで比較部３４Ｂへ出力することができる。
【００８０】
シフト部３３Ｂは、モード切替部３１Ｂから第１モードを示すモード信号Ｓｍが出力された場合、指令更新部３２Ｂから取得した相電圧指令Ｖｕｖｗ*をシフトせずにそのまま相電圧指令Ｖｕｖｗ１*として出力する。相電圧指令Ｖｕｖｗ１*は、Ｕ相、Ｖ相およびＷ相の電圧指令である相電圧指令Ｖｕ１*、Ｖｖ１*、Ｖｗ１*を含む。
【００８１】
一方、シフト部３３Ｂは、モード切替部３１Ｂから第２モードを示すモード信号Ｓｍが出力された場合、指令更新部３２Ｂによって更新された相電圧指令Ｖｕｖｗ*とキャリア信号Ｖｃとに基づいて、相電圧指令Ｖｕｖｗ*をシフトし、相電圧指令Ｖｕｖｗ１*として出力する。
【００８２】
比較部３４Ｂは、キャリア信号Ｖｃと相電圧指令Ｖｕ１*、Ｖｖ１*、Ｖｗ１*とをそれぞれ比較してＰＷＭ信号ＰＡ、ＰＢ、ＰＣを生成する。比較部３４Ｂは、生成したＰＷＭ信号ＰＡ、ＰＢ、ＰＣをゲート駆動回路１１Ｂへ出力する。
【００８３】
ここで、キャリア信号Ｖｃ、相電圧指令Ｖｕｖｗ*および相電圧指令Ｖｕｖｗ１*の関係について図９Ａ〜図９Ｂを参照して具体的に説明する。図９Ａは、第１モードの説明図である。
【００８４】
図９Ａに示すように、ＰＷＭ信号生成部２２Ｂの比較部３４Ｂは、第１モードにおいて、相電圧指令Ｖｕ*、Ｖｖ*、Ｖｗ*と同じ値の相電圧指令Ｖｕ１*、Ｖｖ１*、Ｖｗ１*とキャリア信号Ｖｃとを比較し、ＰＷＭ信号ＰＡ、ＰＢ、ＰＣを生成する。これにより、ＰＷＭ信号生成部２２Ｂは、第１期間Ｔ１、第２期間Ｔ２および第１期間Ｔ１の順に移行する制御パターンのＰＷＭ信号を相電圧指令Ｖｕｖｗ*の更新周期Ｔｓ毎に繰り返し出力する。
【００８５】
図９Ｂは、第２モードの一例を示す説明図である。ＰＷＭ信号生成部２２Ｂのシフト部３３Ｂは、モード信号Ｓｍが第２モードを示す場合、図９Ｂに示すように、相電圧指令Ｖｕ*、Ｖｖ*、Ｖｗ*のうち最大の相電圧指令とキャリア信号Ｖｃのピーク値Ｖｐ（図９Ａ参照）との差分ΔＶｃ１を求める。
【００８６】
シフト部３３Ｂは、相電圧指令Ｖｕ*、Ｖｖ*、Ｖｗ*にそれぞれ差分ΔＶｃ１を加算して相電圧指令Ｖｕ１*、Ｖｖ１*、Ｖｗ１*を生成する。比較部３４Ｂは、相電圧指令Ｖｕ１*、Ｖｖ１*、Ｖｗ１*とキャリア信号Ｖｃとを比較し、比較結果をＰＷＭ信号ＰＡ、ＰＢ、ＰＣとして出力する。
【００８７】
図９Ｃは、第２モードの他の例を示す説明図である。図９Ｃに示すように、ＰＷＭ信号生成部２２Ｂのシフト部３３Ｂは、モード信号Ｓｍが第２モードを示す場合、相電圧指令Ｖｕ*、Ｖｖ*、Ｖｗ*のうち最小の相電圧指令とキャリア信号Ｖｃのボトム値Ｖｂ（図９Ａ参照）との差分ΔＶｃ２を求める。
【００８８】
シフト部３３Ｂは、相電圧指令Ｖｕ*、Ｖｖ*、Ｖｗ*からそれぞれ差分ΔＶｃ２を減算して相電圧指令Ｖｕ１*、Ｖｖ１*、Ｖｗ１*を生成する。比較部３４Ｂは、相電圧指令Ｖｕ１*、Ｖｖ１*、Ｖｗ１*とキャリア信号Ｖｃとを比較し、比較結果をＰＷＭ信号ＰＡ、ＰＢ、ＰＣとして出力する。
【００８９】
このように、第２の実施形態に係るＰＷＭ信号生成部２２Ｂは、キャリア信号Ｖｃのピーク値Ｖｐまたはボトム値Ｖｂに基づいて相電圧指令Ｖｕ*、Ｖｖ*、Ｖｗ*をそれぞれキャリア信号Ｖｃに対して相対的にシフトしてキャリア信号Ｖｃと比較する。
【００９０】
これにより、ＰＷＭ信号生成部２２Ｂは、第２モードにおいて、第１期間Ｔ１、第２期間Ｔ２の順に移行する制御パターンのＰＷＭ信号と第２期間Ｔ２、第１期間Ｔ１の順に移行する制御パターンのＰＷＭ信号を電圧指令Ｖｕｖｗ*の更新周期Ｔｓ毎に交互に出力することができる。
【００９１】
そのため、ＰＷＭ信号生成部２２Ｂは、第１モードの場合と比べ、ＰＷＭパルスがオンになる回数、つまりスイッチング回数を２／３にでき、これにより、電力変換部１０Ｂにおけるスイッチング損失が低減する。また、ＰＷＭ信号生成部２２Ｂは、いずれのモードにおいても、相電圧指令Ｖｕｖｗ*の更新周期Ｔｓを変えないことから、相電圧指令Ｖｕ*、Ｖｖ*、Ｖｗ*がＵ相、Ｖ相およびＷ相の出力電圧として負荷３Ａへ出力されるまでの無駄時間の増加を抑制できる。さらに、無駄時間の増加を抑制できることから、無駄時間が増加する場合に比べ、電流制御器２４Ａのゲインを上げて電流制御を高応答性とすることが可能となる。
【００９２】
なお、ＰＷＭ信号生成部２２Ｂのシフト部３３Ｂは、モード信号Ｓｍが第２モードを示す場合、例えば、電力変換装置１Ｂが起動される毎に、図９Ｂに示す処理と図９Ｃに示す処理とを交互に切り替えることもできる。
【００９３】
制御部２０Ｂの処理の流れは、図５に示す処理の流れと同様であることから、説明を省略する。また、制御部２０Ｂは、制御部２０と同様に、マイクロコンピュータや各種の回路を含み、マイクロコンピュータのＣＰＵは、ＲＯＭに記憶されているプログラムを読み出して実行することにより、指令生成部２１ＡおよびＰＷＭ信号生成部２２Ｂの制御を実現する。なお、指令生成部２１ＡおよびＰＷＭ信号生成部２２Ｂの一部または全部をＡＳＩＣやＦＰＧＡ等のハードウェアで構成することもできる。
【００９４】
［４．第４の実施形態］
次に、第４の実施形態に係る電力変換装置について説明する。第４の実施形態に係る電力変換装置は、３レベルの直流電圧を３相交流電圧へ変換する点で、第３の実施形態に係る電力変換装置１Ｂと異なる。なお、以下においては、電力変換装置１Ｂと同一機能を有する構成要素については同一符号を付し、重複する説明は省略する。
【００９５】
図１０は、第４の実施形態に係る電力変換装置１Ｃの構成例を示す図である。かかる電力変換装置１Ｃは、電力変換部１０Ｃと制御部２０Ｃとを備え、負荷３Ａへ３相交流電力を出力する。以下、電力変換部１０Ｃと制御部２０Ｃの構成例について詳細に説明する。
【００９６】
［４．１．電力変換部１０Ｃ］
図１０に示すように、電力変換部１０Ｃは、入力端子Ｔｐ、Ｔｎと、出力端子Ｔｕ、Ｔｖ、Ｔｗと、３相３レベルインバータ回路１３Ｃと、ゲート駆動回路１１Ｃと、電流検出部１２Ａと、温度検出部１８とを備える。
【００９７】
３相３レベルインバータ回路１３Ｃは、スイッチング素子Ｑ２１〜Ｑ２４、Ｑ３１〜Ｑ３４、Ｑ４１〜Ｑ４４と、コンデンサＣ２１、Ｃ２２と、ダイオードＤ２１〜Ｄ２６とを備え、出力端子Ｔｕ、Ｔｖ、Ｔｗを介して負荷３Ａに接続される。各スイッチング素子Ｑ２１〜Ｑ２４、Ｑ３１〜Ｑ３４、Ｑ４１〜Ｑ４４には、保護用の整流素子が並列に接続される。スイッチング素子Ｑ２１〜Ｑ２４、Ｑ３１〜Ｑ３４、Ｑ４１〜Ｑ４４は、例えば、ＩＧＢＴやＭＯＳＦＥＴなどの半導体素子である。
【００９８】
ゲート駆動回路１１Ｃは、制御部２０Ｃから出力されるＰＷＭ信号ＰＡ、ＰＢ、ＰＣに基づいて、ゲート信号ＰＡ１〜ＰＡ４、ＰＢ１〜ＰＢ４、ＰＣ１〜ＰＣ４を生成する。なお、以下、ゲート駆動回路１１Ｃにおいて、ＰＷＭ信号ＰＡによりゲート信号ＰＡ１〜ＰＡ４を生成する例を説明する。
【００９９】
ゲート駆動回路１１Ｃは、例えば、ＰＷＭ信号ＰＡがＬｏｗレベルである場合、ゲート信号ＰＡ１、ＰＡ２をＨｉｇｈレベルにし、ゲート信号ＰＡ３、ＰＡ４をＬｏｗレベルにする。これにより、３相３レベルインバータ回路１３Ｃは、電源２の直流電圧（以下、電源電圧Ｖｄｃと記載する）をＵ相の出力端子Ｔｕから出力する。
【０１００】
また、ゲート駆動回路１１Ｃは、例えば、ＰＷＭ信号ＰＡがＬｏｗレベルである場合、ゲート信号ＰＡ３、ＰＡ４をＨｉｇｈレベルにし、ゲート信号ＰＡ１、ＰＡ２をＬｏｗレベルにする。これにより、３相３レベルインバータ回路１３Ｃは、ゼロ電位（グランド電位）をＵ相の出力端子Ｔｕから出力する。
【０１０１】
また、ゲート駆動回路１１Ｃは、例えば、ＰＷＭ信号ＰＡがＭｉｄｄｌｅレベルである場合、ゲート信号ＰＡ２、ＰＡ３をＨｉｇｈレベルにし、ゲート信号ＰＡ１、ＰＡ４をＬｏｗレベルにする。これにより、３相３レベルインバータ回路１３Ｃは、電源電圧Ｖｄｃの１／２の電圧（Ｖｄｃ／２）をＵ相の出力端子Ｔｕから出力する。
【０１０２】
ゲート駆動回路１１Ｃは、ＰＷＭ信号ＰＢ、ＰＣについても、ＰＷＭ信号ＰＡと同様に、ゲート信号ＰＢ１〜ＰＢ４、ＰＣ１〜ＰＣ４を生成する。これにより、電力変換部１０Ｃは、電源２から入力端子Ｔｐ、Ｔｎを介して入力された直流電圧を、スイッチング素子Ｑ２１〜Ｑ２４、Ｑ３１〜Ｑ３４、Ｑ４１〜Ｑ４４のスイッチングによって３相交流電圧に変換し、出力端子Ｔｕ、Ｔｖ、Ｔｗから出力線６ａ〜６ｃを介して負荷３へ出力する。
【０１０３】
［４．２．制御部２０Ｃ］
制御部２０Ｃは、図１０に示すように、指令生成部２１Ｃと、ＰＷＭ信号生成部２２Ｃとを備える。指令生成部２１Ｃは、電流指令生成器２３Ａと、電流制御器２４Ｃと、電圧指令生成部２５Ｃとを備える。
【０１０４】
電流制御器２４Ｃは、相電流指令Ｉｕｖｗ*と出力相電流Ｉｕｖｗとの偏差がゼロになるように電圧指令ベクトルＶｓ*を生成する。電圧指令生成部２５Ｃは、電圧指令ベクトルＶｓ*から相電圧指令Ｖｕｖｗｐｎ*を生成する。相電圧指令Ｖｕｖｗｐｎ*は、Ｕ相、Ｖ相およびＷ相の相毎の第１の相電圧指令Ｖｕｐ*、Ｖｖｐ*、Ｖｗｐ*と第２の相電圧指令Ｖｕｎ*、Ｖｖｎ*、Ｖｗｎ*を含む。電圧指令生成部２５Ｃは、例えば、公知のダイポーラ変調（例えば、特開平０５−２１１７７５号公報参照）により、電圧指令ベクトルＶｓ*から相電圧指令Ｖｕｖｗｐｎ*を生成する。
【０１０５】
ＰＷＭ信号生成部２２Ｃは、キャリア信号生成部３０Ｂと、モード切替部３１Ｂと、指令更新部３２Ｃと、シフト部３３Ｃと、比較部３４Ｃとを備える。
【０１０６】
指令更新部３２Ｃは、キャリア信号Ｖｃと相電圧指令Ｖｕｖｗｐｎ*を入力する。指令更新部３２Ｃは、キャリア信号Ｖｃのピークおよびボトムのタイミングを更新タイミングＴＲにし、かかる更新タイミングＴＲ毎に、比較部３４Ｃへ出力する相電圧指令Ｖｕｖｗｐｎ*を更新する。これにより、指令更新部３２Ｃは、更新タイミングＴＲ後に電圧指令生成部２５Ｃにより生成された相電圧指令Ｖｕｖｗｐｎ*を次の更新タイミングＴＲで比較部３４Ｃへ出力することができる。
【０１０７】
シフト部３３Ｃは、モード切替部３１Ｂから第１モードを示すモード信号Ｓｍが出力された場合、指令更新部３２Ｃから取得した相電圧指令Ｖｕｖｗｐｎ*をシフトせずにそのまま相電圧指令Ｖｕｖｗｐｎ１*として出力する。相電圧指令Ｖｕｖｗｐｎ１*は、Ｕ相、Ｖ相およびＷ相の相毎の第１の相電圧指令Ｖｕｐ１*、Ｖｖｐ１*、Ｖｗｐ１*と第２の相電圧指令Ｖｕｎ１*、Ｖｖｎ１*、Ｖｗｎ１*を含む。
【０１０８】
一方、シフト部３３Ｃは、モード切替部３１Ｂから第２モードを示すモード信号Ｓｍが出力された場合、指令更新部３２Ｃによって更新された相電圧指令Ｖｕｖｗｐｎ*とキャリア信号Ｖｃとに基づいて、相電圧指令Ｖｕｖｗｐｎ*をシフトし、相電圧指令Ｖｕｖｗｐｎ１*として出力する。
【０１０９】
比較部３４Ｃは、キャリア信号Ｖｃと相電圧指令Ｖｕｐ１*、Ｖｖｐ１*、Ｖｗｐ１*、Ｖｕｎ１*、Ｖｖｎ１*、Ｖｗｎ１*とをそれぞれ比較してＰＷＭ信号ＰＡ、ＰＢ、ＰＣを生成する。比較部３４Ｃは、生成したＰＷＭ信号ＰＡ、ＰＢ、ＰＣをゲート駆動回路１１Ｃへ出力する。
【０１１０】
ここで、キャリア信号Ｖｃ、相電圧指令Ｖｕｖｗｐｎ*および相電圧指令Ｖｕｖｗｐｎ１*の関係について、図１１Ａ、図１１Ｂを参照して具体的に説明する。図１１Ａは、第１モードの説明図である。
【０１１１】
図１１Ａに示すように、ＰＷＭ信号生成部２２Ｃの比較部３４Ｃは、第１モードにおいて、相電圧指令Ｖｕｐ*、Ｖｖｐ*、Ｖｗｐ*、Ｖｕｎ*、Ｖｖｎ*、Ｖｗｎ*と同じ値の相電圧指令Ｖｕｐ１*、Ｖｖｐ１*、Ｖｗｐ１*、Ｖｕｎ１*、Ｖｖｎ１*、Ｖｗｎ１*とキャリア信号Ｖｃとを比較し、ＰＷＭ信号ＰＡ、ＰＢ、ＰＣを生成する。
【０１１２】
これにより、ＰＷＭ信号生成部２２Ｃは、第１期間Ｔ１、第２期間Ｔ２、第１期間Ｔ１、第２期間Ｔ２および第１期間Ｔ１の順に移行する制御パターンのＰＷＭ信号を相電圧指令Ｖｕｖｗｐｎ*の更新周期Ｔｓ毎に繰り返し出力する。
【０１１３】
図１１Ｂは、第２モードの一例を示す説明図である。ＰＷＭ信号生成部２２Ｃのシフト部３３Ｃは、図１１Ｂに示すように、相電圧指令Ｖｕｐ１*、Ｖｖｐ１*、Ｖｗｐ１*のうち最大の相電圧指令とキャリア信号Ｖｃのピーク値Ｖｐ（図１１Ａ参照）との差分ΔＶｃ３を求める。シフト部３３Ｃは、相電圧指令Ｖｕｐ*、Ｖｖｐ*、Ｖｗｐ*にそれぞれ差分ΔＶｃ３を加算して相電圧指令Ｖｕｐ１*、Ｖｖｐ１*、Ｖｗｐ１*を生成する。
【０１１４】
また、シフト部３３Ｃは、相電圧指令Ｖｕｎ*、Ｖｖｎ*、Ｖｗｎ*のうち最小の相電圧指令とキャリア信号Ｖｃのボトム値Ｖｂ（図１１Ａ参照）との差分ΔＶｃ４を求める。シフト部３３Ｃは、相電圧指令Ｖｕｎ*、Ｖｖｎ*、Ｖｗｎ*からそれぞれ差分ΔＶｃ４を減算して相電圧指令Ｖｕｎ１*、Ｖｖｎ１*、Ｖｗｎ１*を生成する。
【０１１５】
比較部３４Ｃは、Ｖｕｐ１*、Ｖｖｐ１*、Ｖｗｐ１*、Ｖｕｎ１*、Ｖｖｎ１*、Ｖｗｎ１*とキャリア信号Ｖｃとを比較し、比較結果をＰＷＭ信号ＰＡ、ＰＢ、ＰＣとして出力する。これにより、ＰＷＭ信号生成部２２Ｃは、第２期間Ｔ２、第１期間Ｔ１および第２期間Ｔ２の順に移行する制御パターンのＰＷＭ信号を相電圧指令Ｖｕｖｗｐｎ*の更新周期Ｔｓ毎に繰り返し出力する。
【０１１６】
このように、第３の実施形態に係るＰＷＭ信号生成部２２Ｃは、キャリア信号Ｖｃのピーク値Ｖｐまたはボトム値Ｖｂに基づいて相電圧指令Ｖｕｐ*、Ｖｖｐ*、Ｖｗｐ*、Ｖｕｎ*、Ｖｖｎ*、Ｖｗｎ*をそれぞれキャリア信号Ｖｃに対して相対的にシフトしてキャリア信号Ｖｃと比較する。
【０１１７】
これにより、ＰＷＭ信号生成部２２Ｃは、第１モードの場合と比べ、ＰＷＭパルスがオンになる回数、つまりスイッチング回数を２／３にでき、これにより、電力変換部１０Ｃにおけるスイッチング損失が低減する。また、ＰＷＭ信号生成部２２Ｃは、いずれのモードにおいても、相電圧指令Ｖｕｖｗｐｎ*の更新周期Ｔｓは変えないことから、相電圧指令Ｖｕｖｗ*がＵ相、Ｖ相およびＷ相の出力電圧として負荷３Ａへ出力されるまでの無駄時間の増加を抑制できる。さらに、無駄時間の増加を抑制できることから、無駄時間が増加する場合に比べ、電流制御器２４Ａのゲインを上げて電流制御を高応答性とすることが可能となる。
【０１１８】
制御部２０Ｃの処理の流れは、図５に示す処理の流れと同様であることから、説明を省略する。また、制御部２０Ｃは、制御部２０と同様に、マイクロコンピュータや各種の回路を含み、マイクロコンピュータのＣＰＵは、ＲＯＭに記憶されているプログラムを読み出して実行することにより、指令生成部２１ＣおよびＰＷＭ信号生成部２２Ｃの制御を実現する。なお、指令生成部２１ＣおよびＰＷＭ信号生成部２２Ｃの一部または全部をＡＳＩＣやＦＰＧＡ等のハードウェアで構成することもできる。
【０１１９】
なお、電力変換部１０Ｃは、図１０に示す例に限定されない。図１２は、第４の実施形態に係る他の電力変換部１０Ｃの構成例を示す図である。図１２に示す電力変換部１０Ｃは、ゲート駆動回路１１Ｃ’と、電流検出部１２Ａと、３相２レベルインバータ回路１３Ｃ’とを備える。
【０１２０】
３相２レベルインバータ回路１３Ｃ’は、図１２に示すように、スイッチング素子Ｑ２１〜Ｑ２４、Ｑ３１〜Ｑ３４、Ｑ４１〜Ｑ４４と、コンデンサＣ２１、Ｃ２２とを備える。各スイッチング素子Ｑ２１〜Ｑ２４、Ｑ３１〜Ｑ３４、Ｑ４１〜Ｑ４４には、保護用の整流素子が並列に接続される。
【０１２１】
ゲート駆動回路１１Ｃ’は、制御部２０Ｃから出力されるＰＷＭ信号ＰＡ、ＰＢ、ＰＣに基づいて、ゲート信号ＰＡ１〜ＰＡ３、ＰＢ１〜ＰＢ３、ＰＣ１〜ＰＣ３を生成する。なお、以下、ゲート駆動回路１１Ｃ’において、ＰＷＭ信号ＰＡによりゲート信号ＰＡ１〜ＰＡ３を生成する例を説明する。
【０１２２】
ゲート駆動回路１１Ｃ’は、例えば、ＰＷＭ信号ＰＡがＬｏｗレベルである場合、ゲート信号ＰＡ１をＨｉｇｈレベルにし、ゲート信号ＰＡ２、ＰＡ３をＬｏｗレベルにする。これにより、３相３レベルインバータ回路１３Ｃ’は、電源電圧ＶｄｃをＵ相の出力端子Ｔｕから出力する。
【０１２３】
また、ゲート駆動回路１１Ｃ’は、例えば、ＰＷＭ信号ＰＡがＬｏｗレベルである場合、ゲート信号ＰＡ３をＨｉｇｈレベルにし、ゲート信号ＰＡ１、ＰＡ２をＬｏｗレベルにする。これにより、３相３レベルインバータ回路１３Ｃ’は、ゼロ電位をＵ相の出力端子Ｔｕから出力する。
【０１２４】
また、ゲート駆動回路１１Ｃ’は、例えば、ＰＷＭ信号ＰＡがＭｉｄｄｌｅレベルである場合、ゲート信号ＰＡ３をＨｉｇｈレベルにし、ゲート信号ＰＡ１、ＰＡ３をＬｏｗレベルにする。これにより、３相３レベルインバータ回路１３Ｃ’は、電源電圧Ｖｄｃの１／２の電圧（Ｖｄｃ／２）をＵ相の出力端子Ｔｕから出力する。
【０１２５】
ゲート駆動回路１１Ｃ’は、ＰＷＭ信号ＰＢ、ＰＣについても、ＰＷＭ信号ＰＡと同様に、ゲート信号ＰＢ１〜ＰＢ４、ＰＣ１〜ＰＣ４を生成する。これにより、電力変換部１０Ｃは、電源２から入力端子Ｔｐ、Ｔｎを介して入力された直流電圧を、スイッチング素子Ｑ２１〜Ｑ２４、Ｑ３１〜Ｑ３４、Ｑ４１〜Ｑ４４のスイッチングによって３相交流電圧に変換し、出力端子Ｔｕ、Ｔｖ、Ｔｗから出力線６ａ〜６ｃを介して負荷３へ出力する。
【０１２６】
［５．第５の実施形態］
次に、第５の実施形態に係る電力変換装置について説明する。第５の実施形態に係る電力変換装置は、空間ベクトル法によってＰＷＭ信号を生成する点で、第３の実施形態に係る電力変換装置１Ｂと異なる。なお、以下においては、電力変換装置１Ｂと同一機能を有する構成要素については同一符号を付し、重複する説明は省略する。
【０１２７】
図１３は、第５の実施形態に係る電力変換装置１Ｄの構成例を示す図である。かかる電力変換装置１Ｄは、電力変換部１０Ｂと制御部２０Ｄとを備え、負荷３Ａへ３相交流電力を出力する。以下、制御部２０Ｄの構成例について詳細に説明する。
【０１２８】
制御部２０Ｄは、図１３に示すように、指令生成部２１Ｄと、ＰＷＭ信号生成部２２Ｄとを備える。指令生成部２１Ｄは、電流指令生成器２３Ａと、電流制御器２４Ｄとを備える。電流制御器２４Ｄは、相電流指令Ｉｕｖｗ*と出力相電流Ｉｕｖｗとの偏差がゼロになるように電圧指令ベクトルＶｓ*（電圧指令の一例）を生成する。
【０１２９】
ＰＷＭ信号生成部２２Ｄは、モード切替部３１Ｄと、選択部３５と、演算部３６と、変更部３７と、生成部３８とを備える。
【０１３０】
モード切替部３１Ｄは、モード信号Ｓｍを演算部３６へ出力し、第１モードと第２モードとを切替える。モード切替部３１Ｄは、例えば、検出温度Ｔｃが所定値未満である場合に、第１モードを示すモード信号Ｓｍを演算部３６へ出力し、検出温度Ｔｃが所定値以上である場合に、第２モードを示すモード信号Ｓｍを演算部３６へ出力する。
【０１３１】
選択部３５は、電圧指令ベクトルＶｓ*に基づいて、更新周期Ｔｓ毎に、複数の電圧ベクトルから２つのゼロ電圧ベクトルと２つの非ゼロ電圧ベクトルとの組み合わせを選択する。図１４は空間ベクトル法の説明図である。なお、θｖは、電圧ベクトルＶ１から電圧指令ベクトルＶｓ*までの位相角である。
【０１３２】
図１３には、ゼロ電圧ベクトルＶ０、Ｖ７と非ゼロ電圧ベクトルＶ１〜Ｖ６とを含む８つの電圧ベクトルが示される。選択部３５は、例えば、電圧指令ベクトルＶｓ*が隣接する２つの非ゼロ電圧ベクトルＶ１、Ｖ２と、ゼロ電圧ベクトルＶ０、Ｖ７とを選択する。
【０１３３】
この場合、選択部３５は、例えば、電圧ベクトルＶ０、Ｖ１、Ｖ２、Ｖ７の順に選択するパターン（以下、第１選択パターンと記載する）と、電圧ベクトルＶ７、Ｖ２、Ｖ１、Ｖ０の順に選択するパターン（以下、第２選択パターンと記載する）とを更新周期Ｔｓ毎に交互に切替える。
【０１３４】
なお、図１４において、例えば、Ｖ１（１００）は、電圧ベクトルＶ１によるＵ相、Ｖ相およびＷ相の状態を示し、Ｕ相の上側のスイッチング素子Ｑ１１がオンになり、Ｖ相とＷ相の下側のスイッチング素子Ｑ１４、Ｑ１６がオンになる状態を示す。
【０１３５】
演算部３６は、選択部３５によって選択された電圧ベクトルの出力期間を演算する。例えば、選択部３５が非ゼロ電圧ベクトルＶ１、Ｖ２を選択した場合、演算部３６は、例えば、下記式（１）、（２）を演算することにより、非ゼロ電圧ベクトルＶ１の出力期間ｔ１と、非ゼロ電圧ベクトルＶ２の出力期間ｔ２とを求める。
【数１】
2015211595.tif 000003
【０１３６】
また、演算部３６は、非ゼロ電圧ベクトルＶ１、Ｖ２の出力期間ｔ１、ｔ２の合計を更新周期Ｔｓから減算した期間（＝Ｔｓ−ｔ１―ｔ２）を２つに分割することにより、ゼロ電圧ベクトルＶ０の出力期間ｔ０と、ゼロ電圧ベクトルＶ７の出力期間ｔ７とを求める。
【０１３７】
演算部３６は、選択部３５によって選択された順に電圧ベクトルの出力期間の情報を変更部３７へ出力する。例えば、選択部３５によって、第１選択パターンの電圧ベクトルＶ０、Ｖ１、Ｖ２、Ｖ７が選択された場合、演算部３６は、出力期間ｔ０、ｔ１、ｔ２、ｔ７の順に出力期間の情報を出力する。
【０１３８】
変更部３７は、モード切替部３１Ｄから第１モードを示すモード信号Ｓｍが出力された場合、演算部３６から取得した出力期間の情報をそのまま出力する。変更部３７は、例えば、演算部３６から出力期間ｔ０、ｔ１、ｔ２、ｔ７の情報を取得した場合、かかる出力期間ｔ０、ｔ１、ｔ２、ｔ７の情報をそのまま出力する。
【０１３９】
一方、変更部３７は、モード切替部３１Ｄから第２モードを示すモード信号Ｓｍが出力された場合、演算部３６によって演算された出力期間のうち２つ以上のゼロ電圧ベクトルの出力期間の合計期間を一つのゼロ電圧ベクトルの出力期間として変更する。
【０１４０】
例えば、変更部３７は、演算部３６から出力期間ｔ０、ｔ１、ｔ２、ｔ７の情報を取得した場合、出力期間ｔ０、ｔ７を加算して、加算結果を出力期間ｔ０、ｔ７のいずれか一方の出力期間にし、他方の出力期間を０にする。これにより、出力されるゼロ電圧ベクトルが２つから１つへ変更される。
【０１４１】
変更部３７は、加算結果を出力期間ｔ０の出力期間にした場合、出力期間ｔ０、ｔ１、ｔ２の情報を出力し、加算結果を出力期間ｔ７の出力期間にした場合、出力期間ｔ１、ｔ２、ｔ７の情報を出力する。
【０１４２】
生成部３８は、変更部３７から出力される出力期間の情報に基づいて、ＰＷＭ信号ＰＡ、ＰＢ、ＰＣを生成する。生成部３８は、生成したＰＷＭ信号ＰＡ、ＰＢ、ＰＣを電力変換部１０Ｂ（ゲート駆動回路１１Ｂ）へ出力する。
【０１４３】
例えば、生成部３８は、第１モードにおける出力期間の情報として、変更部３７から出力期間ｔ０、ｔ１、ｔ２、ｔ７の情報と出力期間ｔ７、ｔ２、ｔ１、ｔ０の情報とを順に取得した場合、図１５Ａに示すように、ＰＷＭ信号ＰＡ、ＰＢ、ＰＣを生成する。図１５Ａは、第１モードにおける電圧ベクトル、出力期間およびＰＷＭ信号の関係を示す図である。
【０１４４】
また、生成部３８は、第２モードにおける出力期間の情報として、変更部３７から出力期間ｔ０、ｔ１、ｔ２の情報と出力期間ｔ２、ｔ１、ｔ０の情報を取得した場合、図１５Ｂに示すように、ＰＷＭ信号ＰＡ、ＰＢ、ＰＣを生成する。図１５Ｂは、第２モードにおける電圧ベクトル、出力期間およびＰＷＭ信号の関係を示す図である。
【０１４５】
また、生成部３８は、第２モードにおける出力期間の情報として、変更部３７から出力期間ｔ１、ｔ２、ｔ７の情報と出力期間ｔ７、ｔ２、ｔ１の情報を取得した場合、図１５Ｃに示すように、ＰＷＭ信号ＰＡ、ＰＢ、ＰＣを生成する。図１５Ｃは、第２モードにおける電圧ベクトル、出力期間およびＰＷＭ信号の他の関係を示す図である。
【０１４６】
図１５Ｂおよび図１５Ｃに示すように、生成部３８は、第２モードにおいて、変更部３７によって変更された出力期間ｔ０または出力期間ｔ７を第１期間Ｔ１とし、２つの非ゼロ電圧ベクトルの出力期間（例えば、図１５Ｂおよび図１５Ｃに示すｔ１、ｔ２）を２つの第２期間Ｔ２にしたＰＷＭ信号ＰＡ、ＰＢ、ＰＣを生成する。
【０１４７】
これにより、電力変換装置１Ｄは、電力変換装置１Ｂと同様に、第１モードの場合と比べ、ＰＷＭパルスがオンになる回数、つまりスイッチング回数を２／３にできるので、無駄時間の増加を抑制しつつ、スイッチング損失を低減することができる。
【０１４８】
なお、上述においては、選択部３５において、電圧指令ベクトルＶｓ*の順番を設定したが、生成部３８によって電圧ベクトルの順番を設定してもよい。この場合、生成部３８は、例えば、電圧指令ベクトルＶｓ*とモード信号Ｓｍとに基づき、電圧ベクトルの順番を設定する。
【０１４９】
ここで、制御部２０Ｄの処理の流れの一例を説明する。図１６は、制御部２０Ｄの処理の流れの一例を示すフローチャートである。
【０１５０】
図１６に示すように、制御部２０Ｄの指令生成部２１Ｄは、電圧指令ベクトルＶｓ*を生成する（ステップＳ２１）。次に、制御部２０ＤのＰＷＭ信号生成部２２Ｄは、電圧指令ベクトルＶｓ*の更新タイミングＴＲであるか否かを判定する（ステップＳ２２）。
【０１５１】
電圧指令ベクトルＶｓ*の更新タイミングＴＲであると判定した場合（ステップＳ２２；Ｙｅｓ）、ＰＷＭ信号生成部２２Ｄは、電圧指令ベクトルＶｓ*に基づき、電圧ベクトルを選択する（ステップＳ２３）。ＰＷＭ信号生成部２２Ｄは、選択した電圧ベクトルの出力期間を演算する（ステップＳ２４）。
【０１５２】
次に、ＰＷＭ信号生成部２２Ｄは、第２モードであるか否かを判定する（ステップＳ２５）。ＰＷＭ信号生成部２２Ｄは、例えば、電圧指令Ｖ*が所定値未満である場合に、第２モードであると判定する。
【０１５３】
第２モードであると判定した場合（ステップＳ２５；Ｙｅｓ）、ＰＷＭ信号生成部２２Ｄは、複数のゼロ電圧ベクトルの出力期間を一つのゼロ電圧ベクトルの出力期間にする（ステップＳ２６）。
【０１５４】
ステップＳ２６の処理が終了した場合、または、ステップＳ２５において、第２モードではないと判定した場合（ステップＳ２５；Ｎｏ）、ＰＷＭ信号生成部２２Ｄは、電圧ベクトルの出力期間に基づいて、ＰＷＭ信号ＰＡ、ＰＢ、ＰＣを生成する（ステップＳ２７）。
【０１５５】
なお、制御部２０Ｄは、制御部２０と同様に、マイクロコンピュータや各種の回路を含み、マイクロコンピュータのＣＰＵは、ＲＯＭに記憶されているプログラムを読み出して実行することにより、指令生成部２１ＤおよびＰＷＭ信号生成部２２Ｄの制御を実現する。なお、指令生成部２１ＤおよびＰＷＭ信号生成部２２Ｄの一部または全部をＡＳＩＣやＦＰＧＡ等のハードウェアで構成することもできる。
【０１５６】
［６．第６の実施形態］
次に、第６の実施形態に係る電力変換装置について説明する。第６の実施形態に係る電力変換装置は、空間ベクトル法によってＰＷＭ信号を生成する点で、第４の実施形態に係る電力変換装置１Ｃと異なる。なお、以下においては、電力変換装置１Ｃ、１Ｄと同一機能を有する構成要素については同一符号を付し、重複する説明は省略する。
【０１５７】
図１７は、第６の実施形態に係る電力変換装置１Ｅの構成例を示す図である。かかる電力変換装置１Ｅは、電力変換部１０Ｃと制御部２０Ｅとを備え、負荷３Ａへ３相交流電力を出力する。以下、制御部２０Ｅの構成例について詳細に説明する。
【０１５８】
制御部２０Ｅは、図１７に示すように、指令生成部２１Ｄと、ＰＷＭ信号生成部２２Ｅとを備える。ＰＷＭ信号生成部２２Ｅは、モード切替部３１Ｄと、選択部３５Ｅと、演算部３６Ｅと、変更部３７Ｅと、生成部３８Ｅとを備える。
【０１５９】
選択部３５Ｅは、電圧指令ベクトルＶｓ*（電圧指令の一例）に基づいて、更新周期Ｔｓ毎に、２７種類の電圧ベクトルから３つのゼロ電圧ベクトルと４つの非ゼロ電圧ベクトルとの組み合わせを選択する。図１８は空間ベクトル法の説明図である。
【０１６０】
図１８には、３つのゼロ電圧ベクトルＯｐ、Ｏｍ、Ｏｎと、２４個の非ゼロ電圧ベクトルａ（１）〜ａ（３）、ｂ（１）〜ｂ（３）、ａｐ（１）〜ａｐ（３）、ａｎ（１）〜ａｎ（３）、ｂｐ（１）〜ｂｐ（３）、ｂｎ（１）〜ｂｎ（３）、ｚ（１）〜ｚ（６）とが示される。
【０１６１】
図１９は、電圧指令ベクトルＶｓ*と空間ベクトルとの対応例を示す図である。電圧指令ベクトルＶｓ*が図１９に示す状態である場合、選択部３５Ｅは、例えば、電圧指令ベクトルＶｓ*が隣接する４つの非ゼロ電圧ベクトルａｐ、ａｎ、ｂｐ、ｂｎと、３つのゼロ電圧ベクトルＯｐ、Ｏｏ、Ｏｎとを選択する。
【０１６２】
この場合、選択部３５Ｅは、Ｏｎ→ａｎ→ｂｎ→Ｏｏ→ａｐ→ｂｐ→Ｏｐの順に電圧ベクトルを選択するパターン（以下、第１選択パターンと記載する）と、Ｏｐ→ｂｐ→ａｐ→Ｏｏ→ｂｎ→ａｎ→Ｏｎの順に電圧ベクトルを選択するパターン（以下、第２選択パターンと記載する）とを更新周期Ｔｓ毎に交互に切替える。
【０１６３】
なお、図１９において、例えば、ＰＰＯは、電圧ベクトルａｐ（１）のＵ相、Ｖ相およびＷ相の出力状態を示し、Ｕ相およびＶ相の上側のスイッチング素子Ｑ２１、Ｑ２２、Ｑ３１、Ｑ３２がオンになり、Ｗ相の中央側のスイッチング素子Ｑ４２、Ｑ４３がオンになる状態を示す。
【０１６４】
演算部３６Ｅは、選択部３５Ｅによって選択された順に電圧ベクトルの出力期間の情報を変更部３７Ｅへ出力する。例えば、選択部３５Ｅによって、第１選択パターンの電圧ベクトルが選択された場合、演算部３６Ｅは、電圧ベクトルＯｎ、ａｎ、ｂｎ、Ｏｏ、ａｐ、ｂｐ、Ｏｐの順に出力期間の情報を出力する。
【０１６５】
演算部３６Ｅは、選択部３５Ｅによって選択された電圧ベクトルの出力期間を演算する。例えば、選択部３５Ｅが非ゼロ電圧ベクトルａｐ、ａｎ、ｂｐ、ｂｎを選択した場合、演算部３６Ｅは、各非ゼロ電圧ベクトルａｐ、ａｎ、ｂｐ、ｂｎの出力期間ｔａｐ、ｔａｎ、ｔｂｐ、ｔｂｎを求める。
【０１６６】
また、演算部３６Ｅは、出力期間ｔａｐ、ｔａｎ、ｔｂｐ、ｔｂｎの合計を更新周期Ｔｓから減算した期間（＝Ｔｓ−ｔａｐ−ｔａｎ−ｔｂｐ−ｔｂｎ）を３つに分割することにより、ゼロ電圧ベクトルＯｐ、Ｏｏ、Ｏｎの出力期間ｔｏｐ、ｔｏｏ、ｔｏｎとを求める。
【０１６７】
変更部３７Ｅは、モード切替部３１Ｄから第１モードを示すモード信号Ｓｍが出力された場合、演算部３６Ｅから取得した出力期間の情報をそのまま出力する。変更部３７Ｅは、例えば、演算部３６Ｅから出力期間ｔｏｎ、ｔａｎ、ｔｂｎ、ｔｏｏ、ｔａｐ、ｔｂｐ、ｔｏｐの情報を取得した場合、かかる出力期間ｔｏｎ、ｔａｎ、ｔｂｎ、ｔｏｏ、ｔａｐ、ｔｂｐ、ｔｏｐの情報をそのまま出力する。
【０１６８】
一方、変更部３７Ｅは、モード切替部３１Ｄから第２モードを示すモード信号Ｓｍが出力された場合、演算部３６Ｅによって演算された出力期間のうち３つ以上のゼロ電圧ベクトルの出力期間の合計期間を一つのゼロ電圧ベクトルの出力期間として変更する。
【０１６９】
例えば、変更部３７Ｅは、演算部３６Ｅから出力期間ｔｏｎ、ｔａｎ、ｔｂｎ、ｔｏｏ、ｔａｐ、ｔｂｐ、ｔｏｐの情報を取得した場合、出力期間ｔｏｎ、ｔｏｏ、ｔｏｐを加算して、加算結果を新たな出力期間ｔｏｏにし、出力期間ｔｏｎ、ｔｏｐを０にする。これにより、出力されるゼロ電圧ベクトルが３つから１つへ変更される。
【０１７０】
変更部３７Ｅは、上述のように、加算結果を新たな出力期間ｔｏｏの出力期間にした場合、出力期間ｔａｎ、ｔｂｎ、ｔｏｏ、ｔａｐ、ｔｂｐの情報を順に出力する。
【０１７１】
生成部３８Ｅは、変更部３７Ｅから出力される出力期間の情報に基づいて、ＰＷＭ信号ＰＡ、ＰＢ、ＰＣを生成する。生成部３８Ｅは、生成したＰＷＭ信号ＰＡ、ＰＢ、ＰＣを電力変換部１０Ｃ（ゲート駆動回路１１Ｃ）へ出力する。
【０１７２】
例えば、生成部３８Ｅは、第１モードにおける出力期間の情報として、変更部３７Ｅから出力期間ｔｏｎ、ｔａｎ、ｔｂｎ、ｔｏｏ、ｔａｐ、ｔｂｐ、ｔｏｐの情報と出力期間ｔｏｐ、ｔｂｐ、ｔａｐ、ｔｏｏ、ｔｂｎ、ｔａｎ、ｔｏｎの情報を順に取得した場合、図２０Ａに示すように、ＰＷＭ信号ＰＡ、ＰＢ、ＰＣを生成する。図２０Ａは、第１モードにおける電圧ベクトル、出力期間およびＰＷＭ信号の関係を示す図である。
【０１７３】
また、生成部３８Ｅは、第２モードにおける出力期間の情報として、変更部３７Ｅから出力期間ｔａｎ、ｔｂｎ、ｔｏｏ、ｔａｐ、ｔｂｐの情報と出力期間ｔｂｐ、ｔａｐ、ｔｏｏ、ｔｂｎ、ｔａｎの情報を取得した場合、図２０Ｂに示すように、ＰＷＭ信号ＰＡ、ＰＢ、ＰＣを生成する。図２０Ｂは、第２モードにおける電圧ベクトル、出力期間およびＰＷＭ信号の関係を示す図である。
【０１７４】
図２０Ｂに示すように、生成部３８Ｅは、第２モードにおいて、変更部３７Ｅによって変更された出力期間ｔｏｏを第１期間Ｔ１とし、４つの非ゼロ電圧ベクトルａｎ、ｂｎ、ａｐ、ｂｐの出力期間ｔａｎ、ｔｂｎ、ｔａｐ、ｔｂｐを４つの第２期間Ｔ２するＰＷＭ信号ＰＡ、ＰＢ、ＰＣを生成する。
【０１７５】
これにより、電力変換装置１Ｅは、電力変換装置１Ｃと同様に、第１モードの場合と比べ、ＰＷＭパルスがオンになる回数、つまりスイッチング回数を２／３にできるので、無駄時間の増加を抑制しつつ、スイッチング損失を低減することができる。
【０１７６】
なお、上述においては、選択部３５Ｅにおいて、電圧指令ベクトルＶｓ*の順番を設定したが、生成部３８Ｅによって電圧ベクトルの順番を設定してもよい。この場合、生成部３８Ｅは、例えば、電圧指令ベクトルＶｓ*とモード信号Ｓｍとに基づき、電圧ベクトルの順番を設定する。
【０１７７】
制御部２０Ｅの処理の流れは、図１６に示す処理の流れと同様であることから、説明を省略する。また、制御部２０Ｅは、制御部２０と同様に、マイクロコンピュータや各種の回路を含み、マイクロコンピュータのＣＰＵは、ＲＯＭに記憶されているプログラムを読み出して実行することにより、指令生成部２１ＤおよびＰＷＭ信号生成部２２Ｅの制御を実現する。なお、指令生成部２１ＤおよびＰＷＭ信号生成部２２Ｅの一部または全部をＡＳＩＣやＦＰＧＡ等のハードウェアで構成することもできる。
【０１７８】
［７．第７の実施形態］
次に、第７の実施形態に係る電力変換装置について説明する。第７の実施形態に係る電力変換装置は、ＰＷＭ信号生成部から出力されるＰＷＭ信号に対し状態反転処理を施すことにより、１つの第１期間Ｔ１を設定したＰＷＭ信号を生成する点で、電力変換装置１Ｂと異なる。なお、以下においては、電力変換装置１Ｂと同一機能を有する構成要素については同一符号を付し、重複する説明は省略する。
【０１７９】
図２１は、第６の実施形態に係る電力変換装置１Ｆの構成例を示す図である。かかる電力変換装置１Ｅは、電力変換部１０Ｂと制御部２０Ｆとを備え、負荷３Ａへ３相交流電力を出力する。以下、制御部２０Ｆの構成例について詳細に説明する。
【０１８０】
制御部２０Ｆは、図２１に示すように、指令生成部２１Ａと、ＰＷＭ信号生成部２２Ｆと、モード切替部２６と、状態反転部２７とを備える。
【０１８１】
ＰＷＭ信号生成部２２Ｆは、キャリア信号生成部３０Ｂと、指令更新部３２Ｂと、比較部３４Ｂと、反転時間演算部３９とを備える。かかるＰＷＭ信号生成部２２Ｆは、キャリア信号生成部３０Ｂ、指令更新部３２Ｂおよび比較部３４Ｂにより、ＰＷＭ信号生成部２２Ｂが第１モードで動作した場合と同様のＰＷＭ信号ＰＡ、ＰＢ、ＰＣを生成する。
【０１８２】
反転時間演算部３９は、キャリア信号Ｖｃのピーク値Ｖｐおよびボトム値Ｖｂと相電圧指令Ｖｕ*、Ｖｖ*、Ｖｗ*とに基づいて、ＰＷＭ信号ＰＡ、ＰＢ、ＰＣの状態を判定し、ＰＷＭ信号ＰＡ、ＰＢ、ＰＣのそれぞれに対する反転時間を演算する。
【０１８３】
図２２は、ＰＷＭ信号ＰＡ、ＰＢ、ＰＣのそれぞれに対する反転時間の演算方法の説明図である。ここでは、キャリア信号Ｖｃがピークからボトムへ移行する期間Ｔｓ１と、キャリア信号Ｖｃがボトムからピークへ移行する期間Ｔｓ２とに分けて説明する。
【０１８４】
期間Ｔｓ１において、反転時間演算部３９は、キャリア信号Ｖｃのピーク値Ｖｐと相電圧指令Ｖｕ*との差分ΔＶｕ１を演算し、かかる差分ΔＶｕ１に基づいてゼロ電圧（ＮＮＮ）の出力期間ｔ０を演算する。また、反転時間演算部３９は、相電圧指令Ｖｕ*と相電圧指令Ｖｖ*との差分ΔＶｖ１を演算し、かかる差分ΔＶｖ１に基づいて非ゼロ電圧（ＰＮＮ）の出力期間ｔ１を演算する。
【０１８５】
さらに、反転時間演算部３９は、相電圧指令Ｖｖ*と相電圧指令Ｖｗ*との差分ΔＶｗ１を演算し、かかる差分ΔＶｗ１に基づいて非ゼロ電圧（ＰＰＮ）の出力期間ｔ２を演算する。また、反転時間演算部３９は、出力期間ｔ０、ｔ１、ｔ２からゼロ電圧ベクトル（ＰＰＰ）の出力期間ｔ７を演算する。
【０１８６】
反転時間演算部３９は、出力期間ｔ７を用いてＰＷＭ信号ＰＡに対する反転時間ＲＡを時間ｔ１１から時間ｔ１２までの間にし、出力期間ｔ１を用いてＰＷＭ信号ＰＢに対する反転時間ＲＢを時間ｔ１２から時間ｔ１３までの間にする。また、反転時間演算部３９は、出力期間ｔ２を用いてＰＷＭ信号ＰＣに対する反転時間ＲＣを時間ｔ１３から時間ｔ１４までの間にする。
【０１８７】
期間Ｔｓ２において、反転時間演算部３９は、キャリア信号Ｖｃのボトム値Ｖｂと相電圧指令Ｖｗ*との差分ΔＶｗ２を演算し、かかる差分ΔＶｗ２に基づいてゼロ電圧（ＰＰＰ）の出力期間ｔ７を演算する。また、反転時間演算部３９は、相電圧指令Ｖｗ*と相電圧指令Ｖｖ*との差分ΔＶｖ２を演算し、かかる差分ΔＶｖ２に基づいて非ゼロ電圧（ＰＰＮ）の出力期間ｔ２を演算する。
【０１８８】
さらに、反転時間演算部３９は、相電圧指令Ｖｖ*と相電圧指令Ｖｕ*との差分ΔＶｕ２を演算し、かかる差分ΔＶｕ２に基づいて非ゼロ電圧（ＰＮＮ）の出力期間ｔ１を演算する。また、反転時間演算部３９は、出力期間ｔ７、ｔ２、ｔ１からゼロ電圧ベクトル（ＮＮＮ）の出力期間ｔ０を演算する。
【０１８９】
反転時間演算部３９は、出力期間ｔ７を用いてＰＷＭ信号ＰＡに対する反転時間ＲＡを時間ｔ１６から時間ｔ１７までの間にし、出力期間ｔ２を用いてＰＷＭ信号ＰＢに対する反転時間ＲＢを時間ｔ１５から時間ｔ１６までの間にする。また、反転時間演算部３９は、出力期間ｔ１を用いてＰＷＭ信号ＰＣに対する反転時間ＲＣを時間ｔ１４から時間ｔ１５までの間にする。
【０１９０】
モード切替部２６は、モード切替部３１Ｂと同様に、モード信号Ｓｍにより第１モードと第２モードとを切替える。例えば、モード切替部２６は、検出温度Ｔｃが所定値未満である場合に、第１モードを示すモード信号Ｓｍを状態反転部２７へ出力し、検出温度Ｔｃが所定値以上である場合に、第２モードを示すモード信号Ｓｍを状態反転部２７へ出力する。
【０１９１】
状態反転部２７は、モード切替部２６から第１モードを示すモード信号Ｓｍが出力された場合、ＰＷＭ信号生成部２２Ｅから入力されるＰＷＭ信号ＰＡ、ＰＢ、ＰＣをそのままＰＷＭ信号ＰＡ’、ＰＢ’、ＰＣ’として出力する。
【０１９２】
これにより、制御部２０Ｆは、第１期間Ｔ１、第２期間Ｔ２および第１期間Ｔ１の順に移行する制御パターンのＰＷＭ信号ＰＡ’、ＰＢ’、ＰＣ’を相電圧指令Ｖｕｖｗ*の更新周期Ｔｓ毎に繰り返し出力することができる。
【０１９３】
一方、状態反転部２７は、モード切替部２６から第２モードを示すモード信号Ｓｍが出力された場合、ＰＷＭ信号ＰＡ、ＰＢ、ＰＣのそれぞれの一部を反転時間ＲＡ、ＲＢ、ＲＣに基づいて反転してＰＷＭ信号ＰＡ’、ＰＢ’、ＰＣ’を生成して出力する。
【０１９４】
例えば、状態反転部２７は、時間ｔ１１〜ｔ１２の間と時間ｔ１６〜ｔ１７の間にＰＷＭ信号ＰＡを反転させてＰＷＭ信号ＰＡ’を生成する。また、状態反転部２７は、時間ｔ１２〜ｔ１３の間と時間ｔ１５〜ｔ１６の間にＰＷＭ信号ＰＢを反転させてＰＷＭ信号ＰＢ’を生成する。また、状態反転部２７は、時間ｔ１３〜ｔ１４の間と時間ｔ１４〜ｔ１５の間にＰＷＭ信号ＰＣを反転させてＰＷＭ信号ＰＣ’を生成する。
【０１９５】
これにより、制御部２０Ｆは、第２モードにおいて、第１期間Ｔ１、第２期間Ｔ２の順に移行する制御パターンのＰＷＭ信号と、第２期間Ｔ２、第１期間Ｔ１の順に移行する制御パターンのＰＷＭ信号とを更新周期Ｔｓ毎に交互に出力する。
【０１９６】
これにより、電力変換装置１Ｆは、電力変換装置１Ｂと同様に、第１モードの場合と比べ、ＰＷＭパルスがオンになる回数、つまりスイッチング回数を２／３にできるので、無駄時間の増加を抑制しつつ、スイッチング損失を低減することができる。
【０１９７】
なお、第４の実施形態に係る電力変換装置１Ｃにおいても電力変換装置１Ｆと同様に、シフト部３３Ｃに代えて反転時間演算部および状態反転部を設けるようにしてもよい。この場合、反転時間演算部は、キャリア信号Ｖｃのピーク値Ｖｐおよびボトム値Ｖｂと相電圧指令Ｖｕｖｗｐｎ*とから各ゼロ電圧（Ｏｎ、Ｏｏ、Ｏｐ）の出力期間および各非ゼロ電圧（ａｎ、ｂｎ、ａｐ、ａｐ）の出力期間を演算し、これらの出力期間から反転時間ＲＡ、ＲＢ、ＲＣを演算する。状態反転部は、ＰＷＭ信号ＰＡ、ＰＢ、ＰＣのそれぞれの一部を反転時間ＲＡ、ＲＢ、ＲＣに基づいて反転してＰＷＭ信号ＰＡ’、ＰＢ’、ＰＣ’を生成して出力する。
【０１９８】
また、第１の実施形態に係る電力変換装置１においても電力変換装置１Ｆと同様に、シフト部３３に代えて反転時間演算部および状態反転部を設けるようにしてもよい。この場合、反転時間演算部は、キャリア信号Ｖｃ１のピーク値Ｖｐまたはキャリア信号Ｖｃ２のボトム値Ｖｂと電圧指令Ｖ*とから各ゼロ電圧の出力期間および各非ゼロ電圧の出力期間を演算し、これらの出力期間から反転時間を演算する。状態反転部は、ＰＷＭ信号Ｌ１、Ｌ２、Ｒ１、Ｒ２のそれぞれの一部を反転時間に基づいて反転する。
【０１９９】
なお、制御部２０Ｆは、制御部２０と同様に、マイクロコンピュータや各種の回路を含み、マイクロコンピュータのＣＰＵは、ＲＯＭに記憶されているプログラムを読み出して実行することにより、指令生成部２１Ａ、ＰＷＭ信号生成部２２Ｆ、モード切替部２６および状態反転部２７の制御を実現する。なお、指令生成部２１Ａ、ＰＷＭ信号生成部２２Ｆ、モード切替部２６および状態反転部２７の一部または全部をＡＳＩＣやＦＰＧＡ等のハードウェアで構成することもできる。
【０２００】
［８．第８の実施形態］
次に、第８の実施形態に係る電力変換装置について説明する。第８の実施形態に係る電力変換装置は、ゲート駆動回路の出力に対し状態反転処理を施すことにより、１つの第１期間Ｔ１を設定したＰＷＭ信号を生成する点で、第７の実施形態に係る電力変換装置１Ｆと異なる。なお、以下においては、第７の実施形態の電力変換装置１Ｆと同一機能を有する構成要素については同一符号を付し、重複する説明は省略する。
【０２０１】
図２３は、第８の実施形態に係る電力変換装置１Ｇの構成例を示す図である。図２３に示すように、電力変換装置１Ｇは、電力変換部１０Ｇと制御部２０Ｇとを備え、負荷３Ａへ３相交流電力を出力する。電力変換部１０Ｇは、３相２レベルインバータ回路１３Ｂと、電流検出部１２Ａとを備える。
【０２０２】
制御部２０Ｇは、指令生成部２１Ａと、ＰＷＭ信号生成部２２Ｆと、モード切替部２６と、ゲート駆動回路１１Ｂと、状態反転部２７Ｇとを備える。ＰＷＭ信号生成部２２Ｆは、ＰＷＭ信号生成部２２Ｂが第１モードで動作した場合と同様のＰＷＭ信号ＰＡ、ＰＢ、ＰＣを生成する。
【０２０３】
状態反転部２７Ｇは、モード切替部２６から第１モードを示すモード信号Ｓｍが出力された場合、ゲート駆動回路１１Ｂから入力されるゲート信号Ｓ１〜Ｓ６をそのままゲート信号Ｓ１’〜Ｓ６’として出力する。なお、ゲート信号Ｓ１〜Ｓ６、Ｓ１’〜Ｓ６’は、ＰＷＭ信号であるが、ＰＷＭ信号ＰＡ、ＰＢ、ＰＣと区別するために、ゲート信号と記載している。
【０２０４】
これにより、制御部２０Ｇは、第１期間Ｔ１、第２期間Ｔ２および第１期間Ｔ１の順に移行する制御パターンのＰＷＭ信号を相電圧指令Ｖｕｖｗ*の更新周期Ｔｓ毎に繰り返し出力することができる。
【０２０５】
一方、状態反転部２７Ｇは、モード切替部２６から第２モードを示すモード信号Ｓｍが出力された場合、ゲート駆動回路１１Ｂから入力されるゲート信号Ｓ１〜Ｓ６のそれぞれの一部を反転時間ＲＡ、ＲＢ、ＲＣおよびキャリア信号Ｖｃに基づいて反転してゲート信号Ｓ１’〜Ｓ６’を生成して出力する。
【０２０６】
例えば、状態反転部２７Ｇは、時間ｔ１１〜ｔ１２の間と時間ｔ１６〜ｔ１７の間にゲート信号Ｓ１、Ｓ２を反転させてゲート信号Ｓ１’、Ｓ２’を生成する。また、状態反転部２７Ｇは、時間ｔ１２〜ｔ１３の間と時間ｔ１５〜ｔ１６の間にゲート信号Ｓ３、Ｓ４を反転させてゲート信号Ｓ３’、Ｓ４’を生成する。また、状態反転部２７Ｇは、時間ｔ１３〜ｔ１４の間と時間ｔ１４〜ｔ１５の間にゲート信号Ｓ５、Ｓ６を反転させてゲート信号Ｓ５’、Ｓ６’を生成する。
【０２０７】
これにより、制御部２０Ｇは、第２モードにおいて、第１期間Ｔ１、第２期間Ｔ２の順に移行する制御パターンのＰＷＭ信号と、第２期間Ｔ２、第１期間Ｔ１の順に移行する制御パターンのＰＷＭ信号とを更新周期Ｔｓ毎に交互に出力する。
【０２０８】
したがって、電力変換装置１Ｇは、電力変換装置１Ｂと同様に、第１モードの場合と比べ、ＰＷＭパルスがオンになる回数、つまりスイッチング回数を２／３にできるので、無駄時間の増加を抑制しつつ、スイッチング損失を低減することができる。
【０２０９】
なお、上述した実施形態に係る制御部２０、２０Ｂ〜２０Ｇ、１７は、更新周期Ｔｓを変更しない例について説明したが、例えば、モード切り替えに加え、出力電圧（または、電圧指令）の周波数に応じて更新周期Ｔｓを変更することもできる。
【０２１０】
また、上述した実施形態に係る制御部２０、２０Ｂ〜２０Ｇ、１７は、電力変換装置１、１Ａ〜１Ｇの温度に基づいてモードの変更を行ったが、例えば、出力電圧（または、電圧指令）の周波数や出力電圧の歪みに基づいてモードの変更を行ってもよい。
【０２１１】
例えば、電力変換装置１、１Ａ〜１Ｇのモード切替部２６、３１、３１Ｂは、出力電圧（または、電圧指令）の周波数が所定値以上の場合に第１モードを選択し、出力電圧（または、電圧指令）の周波数が所定値未満の場合に第２モードを選択する。
【０２１２】
また、例えば、電力変換装置１、１Ａ〜１Ｇは、出力電圧の歪みを検出する歪み検出部を備え、モード切替部２６、３１、３１Ｂは、歪み検出部が検出した出力電圧の歪みが所定値未満の場合に第１モードを選択し、出力電圧の歪みが所定値以上の場合に第２モードを選択する。
【０２１３】
また、指令生成部２１、２１Ａ、２１Ｃ、２１Ｄは、例えば、電力変換部１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｇの出力電圧の位相や負荷３、３Ａの位相（電気角）に同期して回転する直交座標のｄｑ軸成分の電圧指令を用いて電圧指令Ｖ*、Ｖｕｖｗ*を生成することもできる。
【０２１４】
また、ＰＷＭ信号生成部２２、２２Ｂ〜２２Ｇは、第２モードにおいて、キャリア信号のボトムおよびピークのいずれか一方を電圧指令の更新タイミングとすることもできる。
【０２１５】
また、上述においては、第１の実施形態に係る電力変換装置１は、単相インバータ回路１３に対するＰＷＭ信号をキャリア比較法により生成したが、第４および第５の実施形態の電力変換装置１Ｃ、１Ｄと同様に空間ベクトル法で生成してもよい。また、上述の実施形態では、３レベルまでのインバータ回路に対するＰＷＭ信号について説明したが、３ベルを超えるインバータ回路に対するＰＷＭ信号についても同様に、１つの第１期間Ｔ１と１つ以上の第２期間Ｔ２とが組み合わせられたＰＷＭ信号を出力することで、無駄時間の増加を抑制しつつ、スイッチング損失を低減することができる。
【０２１６】
さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。
【符号の説明】
【０２１７】
１、１Ａ〜１Ｇ  電力変換装置
２  電源
３、３Ａ  負荷
５ａ、５ｂ、６ａ〜６ｃ  出力線
１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｇ  電力変換部
１１、１１Ａ、１１Ｂ、１１Ｃ、１１Ｃ’  ゲート駆動回路
１２、１２Ａ  電流検出部
１３  単相インバータ回路
１３Ａ  ３相２レベルインバータ回路
１３Ｂ  ３相３レベルインバータ回路
１４  電力変換セル部
１５ａ〜１５ｉ、１５  単相電力変換セル
２０、２０Ｂ〜２０Ｇ、１７  制御部
２１、２１Ａ、２１Ｃ、２１Ｄ  指令生成部
２２、２２Ｂ〜２２Ｇ  ＰＷＭ信号生成部
２３、２３Ａ  電流指令生成器
２４、２４Ａ、２４Ｃ、２４Ｄ  電流制御器
２５Ｃ  電圧指令生成部
２６、３１、３１Ｂ、３１Ｄ  モード切替部
２７、２７Ｇ  状態反転部
３０、３０Ｂ  キャリア信号生成部
３２、３２Ｂ、３２Ｃ  指令更新部
３３、３３Ｂ、３３Ｃ  シフト部
３４、３４Ｂ、３４Ｃ  比較部
３５、３５Ｅ  選択部
３６、３６Ｅ  演算部
３７、３７Ｅ  変更部
３８、３８Ｅ  生成部
３９  反転時間演算部
【図１Ａ】
2015211595.tif 000004
【図１Ｂ】
2015211595.tif 000005
【図２】
2015211595.tif 000006
【図３Ａ】
2015211595.tif 000007
【図３Ｂ】
2015211595.tif 000008
【図３Ｃ】
2015211595.tif 000009
【図４】
2015211595.tif 000010
【図５】
2015211595.tif 000011
【図６】
2015211595.tif 000012
【図７】
2015211595.tif 000013
【図８】
2015211595.tif 000014
【図９Ａ】
2015211595.tif 000015
【図９Ｂ】
2015211595.tif 000016
【図９Ｃ】
2015211595.tif 000017
【図１０】
2015211595.tif 000018
【図１１Ａ】
2015211595.tif 000019
【図１１Ｂ】
2015211595.tif 000020
【図１２】
2015211595.tif 000021
【図１３】
2015211595.tif 000022
【図１４】
2015211595.tif 000023
【図１５Ａ】
2015211595.tif 000024
【図１５Ｂ】
2015211595.tif 000025
【図１５Ｃ】
2015211595.tif 000026
【図１６】
2015211595.tif 000027
【図１７】
2015211595.tif 000028
【図１８】
2015211595.tif 000029
【図１９】
2015211595.tif 000030
【図２０Ａ】
2015211595.tif 000031
【図２０Ｂ】
2015211595.tif 000032
【図２１】
2015211595.tif 000033
【図２２】
2015211595.tif 000034
【図２３】
2015211595.tif 000035