(57)【要約】      （修正有）【課題】簡略な構成で不規則に到来するサージ電圧が過大であるような場合においても確実に吸収でき、サージ消滅後、以降のサージ到来に対応するサージプロテクタを提供する。【解決手段】送受信信号ラインＬ１、Ｌ２に印加される誘導雷や静電気等のサージを吸収するサージプロテクタ１であって、送受信信号ラインＬ１、Ｌ２に各々直列接続する２個の抵抗Ｒ１、Ｒ２と、抵抗Ｒ１、Ｒ２より機器１０側の送受信信号ラインＬ１、Ｌ２間に直列接続する２個のツェナーダイオードＺ１、Ｚ２と、抵抗Ｒ１、Ｒ２よりも通信ラインＬ０側の送受信信号ラインＬ１、Ｌ２間に直列接続した２個のギャップ付アレスタ７、８と、抵抗Ｒ１、Ｒ２より機器１０側でツェナーダイオードＺ１、Ｚ２よりＲ１、Ｒ２側の送受信信号ラインＬ１、Ｌ２間に接続したサイリスタ１１と、そのゲートを駆動するツェナーダイオードＺ３の降伏電圧を利用したゲート駆動回路１２と、を有する。【選択図】図１
2015211602.tif 000002
【特許請求の範囲】
【請求項１】
信号電圧の有り状態と電圧ゼロ状態とが存在する２個のラインに印加される誘導雷や静電気等のサージを吸収するサージプロテクタであって、
前記各ラインに各々直列接続する２個の抵抗と、
前記２個の抵抗より保護対象である機器側のライン間に直列接続する２個のツェナーダイオードと、
前記２個の抵抗より上流側のライン間に直列接続した２個のサージ吸収素子と、
前記２個の抵抗より機器側で２個のツェナーダイオードより上流側の２個のライン間に接続したサイリスタと、
前記サイリスタのゲートを駆動するツェナーダイオードの降伏電圧を利用したゲート駆動回路とを有し、
前記ゲート駆動回路のツェナーダイオードの降伏電圧より大きなサージ電圧が前記サイリスタに印加されたとき、ゲート駆動回路により前記サイリスタのゲートを駆動してオン状態に転流し２個のラインを短絡状態として、保護対象である機器へのサージの侵入を阻止するように構成したことを特徴とするサージプロテクタ。
【請求項２】
前記サージ消滅後、電圧ゼロの時点で前記サイリスタをオフ状態に復帰させるように構成したことを特徴とする請求項１記載のサージプロテクタ。
【請求項３】
常時電圧が加わっている２個のラインに印加される誘導雷や静電気等のサージを吸収するサージプロテクタであって、
前記各ラインに各々直列接続する２個の抵抗と、
前記２個の抵抗より保護対象である機器側のライン間に直列接続する２個のツェナーダイオードと、
前記２個の抵抗より上流側のライン間に直列接続した２個のサージ吸収素子と、
前記２個の抵抗より機器側で２個のツェナーダイオードより上流側の２個のライン間に接続したサイリスタと、
前記サイリスタのゲートを駆動するツェナーダイオードの降伏電圧を利用したゲート駆動回路と、
２個のライン間に接続され、常時電圧により充電されるコンデンサーと、サイリスタのターンオン後、コンデンサーの放電電圧を利用してターンオンし、前記サイリスタのアノード、カソード間を短絡するスイッチング素子とを有する強制転流回路とを有し、
前記ゲート駆動回路のツェナーダイオードの降伏電圧より大きなサージ電圧が前記サイリスタに印加されたとき、ゲート駆動回路により前記サイリスタのゲートを駆動してオン状態に転流し２個のラインを短絡状態として、保護対象である機器へのサージの侵入を阻止するとともに、サージ消滅後、前記強制転流回路により前記サイリスタのアノード、カソード間を短絡し、オフ状態に復帰させるように構成したことを特徴とするサージプロテクタ。
【請求項４】
前記強制転流回路は、所定の時定数をもって緩やかにスイッチング素子をターンオンさせることを特徴とする請求項３記載のサージプロテクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信回線や電話回線のような通信系統を構成するラインにおいて、侵入する雷サージ等の高電圧から保安機器等を守るために用いられるサージプロテクタに関するものである。
【背景技術】
【０００２】
従来、通信回線や電話回線のような通信系統を構成するラインには、不規則に侵入する雷サージ等の高電圧から保安機器等を守るために、ラインに高抵抗体素子より成るバリスタや、放電間隙を気密容器に収容したアレスタや、これらを組み合わせたサージ吸収素子等からなるサージプロテクタを接続することが多く行われている。
【０００３】
例えば、特許文献１には、ラインに印加する誘導雷や静電気等のサージを吸収して機器を保守すべくサージプロテクタ本体は、各ラインに直列接続する抵抗と、該抵抗より機器側のライン側に直列接続する２個のツェナーダイオードと、前記抵抗より上流側のライン間に直列接続した２個のサージ吸収素子とからなり、当該サージ吸収素子の抑制電圧及びサージ耐量を前記ツェナーダイオードの抑制電圧及びサージ耐量よりも大きくするとともに前記２個のツェナーダイオードの共通接続接点と前記２個のサージ吸収素子の共通接続接点の双方からサージ電流を接地へと通じる回路構成としたサージプロテグタが提案されている。
【０００４】
しかし、特許文献１のサージプロテクタの場合、２個のサージ吸収素子の抑制電圧を超えるような電圧のサージが到来した場合のサージ吸収能力が万全ではないものと推定される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−１１６２１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする問題点は、簡略な構成で不規則に到来するサージをそのサージ電圧が過大であるような場合でも確実に吸収でき、かつ、サージ消滅後、それ以降のサージ到来に対する動作の万全を期することができるようなサージプロテクタが存在しない点である。
【課題を解決するための手段】
【０００７】
本発明は、信号電圧の「有り」状態と電圧「ゼロ」状態とが存在する２個のラインに印加される誘導雷や静電気等のサージを吸収するサージプロテクタであって、前記各ラインに各々直列接続する２個の抵抗と、前記２個の抵抗より保護対象である機器側のライン間に直列接続する２個のツェナーダイオードと、前記２個の抵抗より上流側のライン間に直列接続した２個のサージ吸収素子と、前記２個の抵抗より機器側で２個のツェナーダイオードより上流側の２個のライン間に接続したサイリスタと、前記サイリスタのゲートを駆動するツェナーダイオードの降伏電圧を利用したゲート駆動回路とを有し、前記ゲート駆動回路のツェナーダイオードの降伏電圧より大きなサージ電圧が前記サイリスタに印加されたとき、ゲート駆動回路により前記サイリスタのゲートを駆動してオン状態に転流し２個のラインを短絡状態として、保護対象である機器へのサージの侵入を阻止するように構成したことを最も主要な特徴とする。
【発明の効果】
【０００８】
請求項１、２記載の発明によれば、ゲート駆動回路のツェナーダイオードの降伏電圧より大きなサージ電圧が前記サイリスタに印加されたとき、ゲート駆動回路により前記サイリスタのゲートを駆動してオン状態に転流し２個のラインを短絡状態として、保護対象である機器へのサージの侵入を阻止するように構成したので、保護対象である機器をサージ電圧が過大であるような場合でも確実に保護することができるサージプロテクタを提供することができる。また、サージ消滅後、電圧ゼロの時点でサイリスタをオフ状態に復帰させるように構成しているので、サージ消滅後、それ以降のサージ到来に対する動作も万全となる。
【０００９】
請求項３、４記載の発明によれば、請求項１、２記載の発明の効果を奏することに加え、サージプロテクタに対する入力電圧がノイズ等で微小に変動しても直ちにサージプロテクト動作に移行せず誤動作を防止できるサージプロテクタを提供することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は本発明の実施例１に係るサージプロテクタの回路構成図である。
【図２】図２は本発明の実施例２に係るサージプロテクタの回路構成図である。
【発明を実施するための形態】
【００１１】
本発明は、簡略な構成で不規則に到来するサージをそのサージ電圧が過大であるような場合においても確実に吸収でき、かつ、サージ消滅後、それ以降のサージ到来に対する動作の万全を期することができるサージプロテクタを提供するという目的を、信号電圧の「有り」状態と電圧「ゼロ」状態とが存在する２個のラインに印加される誘導雷や静電気等のサージを吸収するサージプロテクタであって、前記各ラインに各々直列接続する２個の抵抗と、前記２個の抵抗より保護対象である機器側のライン間に直列接続する２個のツェナーダイオードと、前記２個の抵抗より上流側のライン間に直列接続した２個のサージ吸収素子と、前記２個の抵抗より機器側で前記２個のツェナーダイオードより上流側の２個のライン間に接続したサイリスタと、前記サイリスタのゲートを駆動するツェナーダイオードの降伏電圧を利用したゲート駆動回路とを有し、前記ゲート駆動回路のツェナーダイオードの降伏電圧より大きなサージ電圧が前記サイリスタに印加されたとき、前記ゲート駆動回路により前記サイリスタのゲートを駆動してオン状態に転流し２個のラインを短絡状態として、保護対象である機器へのサージの侵入を阻止し、サージ消滅後、電圧「ゼロ」の時点で前記サイリスタをオフ状態に復帰させる構成により実現した。
【実施例】
【００１２】
以下に本発明の実施例に係るサージプロテクタについて図面を参照して詳細に説明する。
【００１３】
（実施例１）
本発明の実施例１に係るサージプロテクタについて、図１を参照して説明する。
【００１４】
本実施例１に係るサージプロテクタ１は、図１に示すように、信号電圧の「有り」状態と電圧「ゼロ」状態とが存在する例えば２個のライン、すなわち、送受信信号ラインＬ１、Ｌ２に不規則に印加される誘導雷等に起因するサージを吸収するものであり、前記サージプロテクタ１は、サージプロテクタ本体２の一端側に入力端子３、４を備え、他端側に出力端子５、６を備えて、入力端子３、出力端子５間に送受信信号ラインＬ１を、入力端子４、出力端子６間に送受信信号ラインＬ２を配置した構成としている。
【００１５】
前記サージプロテクタ本体２は、前記送受信信号ラインＬ１、Ｌ２に各々直列接続する２個の抵抗Ｒ１、Ｒ２と、前記２個の抵抗Ｒ１、Ｒ２より保護対象である機器（例えば保安器）１０側の前記送受信信号ラインＬ１、Ｌ２間に直列接続した２個のツェナーダイオード（双方向ツェナーダイオード）Ｚ１、Ｚ２と、前記２個の抵抗より上流側の前記送受信信号ラインＬ１、Ｌ２間に直列接続した２個のサージ吸収素子であるギャップ付アレスタ７、８と、前記２個の抵抗Ｒ１、Ｒ２より機器１０側で２個のツェナーダイオードＺ１、Ｚ２より上流側の２個の前記送受信信号ラインＬ１、Ｌ２間に接続したライン短絡手段９と、を有している。
【００１６】
前記ギャップ付アレスタ７、８の共通接続点、前記ツェナーダイオードＺ１、Ｚ２の共通接続点は、各々接地している。
【００１７】
また、本実施例１に係るサージプロテクタ１は、前記サージプロテクタ本体２における前記送受信信号ラインＬ１、Ｌ２に送受信信号有り時には所定の信号電圧が印加され、送受信信号無し時には信号電圧がゼロボルトになるように構成している。
【００１８】
さらに、前記サージプロテクタ本体２における入力端子３、４は、例えばＬＡＮ回線のような通信ラインＬ０に接続している。
【００１９】
前記ギャップ付アレスタ７、８の抑制電圧は、前記ツェナーダイオードＺ１、Ｚ２の抑制電圧よりも大きく設定されることが通常である。
【００２０】
前記ライン短絡手段９は、前記送受信信号ラインＬ１、Ｌ２間に接続したサイリスタ１１と、前記サイリスタ１１のゲートを駆動するゲート駆動回路１２と、を具備している。
【００２１】
前記ゲート駆動回路１２は、前記送受信信号ラインＬ１、Ｌ２間に接続した所定のツェナー降伏電圧をもったツェナーダイオード（双方向ツェナーダイオード）Ｚ３及び抵抗Ｒ４の直列回路と、抵抗Ｒ４に並列接続したコンデンサーＣ１と、前記ツェナーダイオードＺ３と抵抗Ｒ４との接続点と前記サイリスタ１１のゲートとの間に接続した抵抗Ｒ３と、を具備している。
【００２２】
前記抵抗Ｒ４とコンデンサーＣ１とにより積分回路を構成している。
【００２３】
前記ツェナーダイオードＺ３のツェナー降伏電圧は、前記送受信信号ラインＬ１、Ｌ２における送受信信号有り時の所定の信号電圧の値よりも大きく設定しており、送受信信号有り時の状態でも前記サイリスタ１１が導通（ターンオン）しないように構成している。
【００２４】
次に、本実施例１に係るサージプロテクタ１のサージ侵入時の基本的動作について説明する。
【００２５】
前記通信ラインＬ０から例えばサージプロテクタ本体２の入力端子３、４に前記ギャップ付アレスタ７、８の所定抑制電圧よりも大きい電圧のサージが侵入すると、まず前記送受信信号ラインＬ１、Ｌ２の前記抵抗Ｒ１、Ｒ２から前記ツェナーダイオードＺ１、Ｚ２→接地へとサージ電流が流れることで、前記抵抗Ｒ１、Ｒ２の両端の電位差と前記ツェナーダイオードＺ１、Ｚ２の両端の電位差を加算した電圧が前記ギャップ付アレスタ７、８の両端に印加されることになり、前記ギャップ付アレスタ７、８が動作して接地へとサージ電流が流れ吸収される。
【００２６】
また、前記通信ラインＬ０から例えばサージプロテクタ本体２の前記入力端子３、４に前記ギャップ付アレスタ７、８の所定抑制電圧よりも小さく、かつ、前記ツェナーダイオードＺ３の所定仰制電圧よりも大きい電圧のサージが侵入すると、前記ギャップ付アレスタ７、８は動作することなく、前記送受信信号ラインＬ１、Ｌ２の前記抵抗Ｒ１、Ｒ２から前記ツェナーダイオードＺ１、Ｚ２→接地へとサージ電流が流れ吸収する。
【００２７】
このような本実施例１に係るサージプロテクタ１の動作において、前記送受信信号ラインＬ１、Ｌ２間に接続した前記サイリスタ１１のアノード、カソード間、及び、前記ツェナーダイオードＺ３と抵抗Ｒ４との直列回路の両端に、前記ツェナーダイオードＺ３のツェナー降伏電圧よりも大きい電圧が印加されたとき、前記サイリスタ１１は順バイアス状態となるとともに、前記ツェナーダイオードＺ３の両端間電圧はツェナー降伏電圧となり、前記抵抗Ｒ４の共通接続点にはその差分電圧が生じる。
【００２８】
この差分電圧は、前記抵抗Ｒ４とコンデンサーＣ１とからなる積分回路で積分され、前記抵抗Ｒ３を通じて前記サイリスタ１１のゲートにゲート信号として入力される。
【００２９】
この結果、前記サイリスタ１１は導通状態となり、前記送受信信号ラインＬ１、Ｌ２間は短絡されて、サージ電圧が過大であるような場合でも前記サージが吸収され、前記送受信信号ラインＬ１、Ｌ２の下流側のツェナーダイオードＺ１、Ｚ２や、前記機器１０へサージが侵入することが阻止され、特にサージ発生時に前記機器１０が確実に保護される。
【００３０】
次に、上述したように前記サイリスタ１１が導通状態になったままでは前記送受信信号ラインＬ１、Ｌ２における信号の送受信に支障が生じる。
【００３１】
本実施例１に係るサージプロテクタ１においては、既述したように、送受信信号無し時には前記送受信信号ラインＬ１、Ｌ２の信号電圧が「ゼロ」ボルトとなる状態が存在するので、サージ消滅後送受信信号ラインＬ１、Ｌ２の信号電圧が「ゼロ」ボルトとなる時点で前記サイリスタ１１のアノード、カソード間の電圧も「ゼロ」ボルトとなり、これにより、前記サイリスタ１１は非導通状態に復帰し（ターンオフ）、サージプロテクタ１はそれ以降のサージ到来に備える状態となる。
【００３２】
（実施例２）
本発明の実施例２に係るサージプロテクタ１Ａについて、図２を参照して説明する。
【００３３】
尚、本実施例２に係るサージプロテクタ１Ａにおいて、実施例１に係るサージプロテクタ１の場合と同一の要素には同一の符号を付し、その詳細説明は省略する。
【００３４】
本実施例２に係るサージプロテクタ１Ａは、基本的構成は実施例１に係るサージプロテクタ１の場合と略同様である。
【００３５】
ただし、本実施例２の場合には、前記送受信信号ラインＬ１、Ｌ２の前記サイリスタ１１の接続箇所より下流側で、前記ツェナーダイオードＺ１、Ｚ２の接続箇所より上流側の配置で前記サイリスタ１１用の強制転流回路２１を付加したこと、及び、前記サージプロテクタ本体２における前記送受信信号ラインＬ１、Ｌ２には、送受信信号「有り」時には所定の信号電圧が印加され、また、送受信信号「無し」時には前記信号電圧より大きい無信号時電圧が印加されるように構成したことが特徴である。
【００３６】
前記強制転流回路２１は、図２に示すように、前記ツェナーダイオードＺ１、Ｚ２の接続箇所より上流側の前記送受信信号ラインＬ１、Ｌ２間に接続したダイオードＤと電解コンデンサーＣ２との直列回路と、前記ダイオードＤ、前記電解コンデンサーＣ２の共通接続点にソースを接続し、ドレインを抵抗Ｒ６を介して後述するスイッチング素子であるＦＥＴ（電界効果トランジスタ：ＪＦＥＴ）Ｑ２のゲートに接続し、ゲートを抵抗Ｒ５を介して前記送受信信号ラインＬ１に接続したスイッチング素子であるＦＥＴ（電界効果トランジスタ：ＪＦＥＴ）Ｑ１と、前記サイリスタ１１のアノードにドレインを、前記送受信信号ラインＬ２にソースを接続したＦＥＴＱ２とを有している。
【００３７】
前記ＦＥＴＱ１のゲートと、前記ダイオードＤ、電解コンデンサーＣ２の共通接続点との間に抵抗Ｒ８を接続している。
【００３８】
また、前記ＦＥＴＱ２のゲートと前記送受信信号ラインＬ２間に抵抗Ｒ７を接続している。
【００３９】
次に、本実施例２に係るサージプロテクタ１Ａの動作について説明する。
【００４０】
前記通信ラインＬ０から例えばサージプロテクタ本体２の入力端子３、４に前記ギャップ付アレスタ７、８の所定抑制電圧よりも大きい電圧のサージが侵入した場合、及び、所定抑制電圧よりも大きい電圧のサージが侵入した場合の前記サイリスタ１１の導通動作、前記機器１０の保護動作は、既述した実施例１に係るサージプロテクタ１の場合と同様である。
【００４１】
次に、上述したように前記サイリスタ１１が導通状態になったままでは前記送受信信号ラインＬ１、Ｌ２における信号の送受信に支障が生じる。
【００４２】
本実施例２に係るサージプロテクタ１Ａにおいては、前記強制転流回路２１の動作で前記サイリスタ１１を非導通状態に復帰させ、サージプロテクタ１Ａをそれ以降のサージ到来に備える状態とするものである。
【００４３】
すなわち、前記サイリスタ１１が導通状態となったとき、前記強制転流回路２１の前記電解コンデンサーＣ２は既に充電されており、前記送受信信号ラインＬ１、Ｌ２は短絡状態にあるので、前記電解コンデンサーＣ２の放電電圧は、前記抵抗Ｒ８、抵抗Ｒ５、前記送受信信号ラインＬ１の電路に印加される。
【００４４】
このとき、前記ダイオードＤにより、放電電流が前記送受信信号ラインＬ１に直接流れることを阻止する。
【００４５】
これにより、前記ＦＥＴＱ１のゲートに、前記抵抗Ｒ８、前記抵抗Ｒ５の分圧電圧で、かつ、前記電解コンデンサーＣ２、前記抵抗Ｒ５による時定数をもって緩やかに上昇するゲート電圧が加わり、前記ＦＥＴＱ１がターンオンする。
【００４６】
前記ＦＥＴＱ１がターンオンすると、前記抵抗Ｒ６、抵抗Ｒ７、前記送受信信号ラインＬ２の電路に前記電解コンデンサーＣ２の放電電圧が加わり、かつ、前記ＦＥＴＱ２のゲートにもゲート電圧が加わるので、前記ＦＥＴＱ２はターンオンする。
【００４７】
この結果、前記サイリスタ１１のアノード、カソード間は短絡されて保持電流が流れなくなり、前記サイリスタ１１は非導通状態に復帰し、サージプロテクタ１Ａはそれ以降のサージ到来に備える状態となる。
【００４８】
また、本実施例２に係るサージプロテクタ１Ａによれば、前記ＦＥＴＱ１のゲートに、前記抵抗Ｒ８、前記抵抗Ｒ５の分圧電圧で、かつ、前記電解コンデンサーＣ２、前記抵抗Ｒ５による時定数をもって緩やかに上昇するゲート電圧を加える構成としているので、前記ＦＥＴＱ１のターンオン時に、サージプロテクタ１Ａに対する入力電圧がノイズ等で微小に変動しても直ちにオンしない変動余裕を持たせることができる。
【００４９】
尚本発明は実施例１及び２に限られるものでなく、その要旨を逸脱しない範囲で種々の変形、応用が可能で有ることは勿論である。
【産業上の利用可能性】
【００５０】
本発明は、既述したしたような通信系統の他、電話ライン系統や電力系統の電力ケーブル等のライン等にも広範に応用可能である。
【符号の説明】
【００５１】
１    サージプロテクタ
１Ａ  サージプロテクタ
２    サージプロテクタ本体
３    入力端子
４    入力端子
５    出力端子
６    出力端子
７    ギャップ付アレスタ
８    ギャップ付アレスタ
９    ライン短絡手段
１０    機器
１１    サイリスタ
１２    ゲート駆動回路
２１    強制転流回路
Ｃ１    コンデンサー
Ｃ２    電解コンデンサー
Ｄ    ダイオード
Ｑ１    ＦＥＴ
Ｑ２    ＦＥＴ
Ｌ０    通信ライン
Ｌ１    送受信信号ライン
Ｌ２    送受信信号ライン
Ｒ１    抵抗
Ｒ２    抵抗
Ｒ３    抵抗
Ｒ４    抵抗
Ｒ５    抵抗
Ｒ６    抵抗
Ｒ７    抵抗
Ｒ８    抵抗
Ｚ１    ツェナーダイオード
Ｚ２    ツェナーダイオード
Ｚ３    ツェナーダイオード
【図１】
2015211602.tif 000003
【図２】
2015211602.tif 000004