(57)【要約】【課題】特性変化が発生することを抑制する。【解決手段】コントロールゲート電極１０に閾値電圧以上の電圧が印加されると、２ＤＥＧ層６を介して第２電極１２から第１電極１１に電流が流れるノーマリオフ型の半導体装置において、フローティングゲート電極８は、外部回路１３と接続されて所定の電位に維持されるようにする。【選択図】図２
2015211104.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体層（３）と、
前記第１半導体層とヘテロ接合されることによって前記第１半導体層に２次元電子ガス層（６）を生成する第２半導体層（４）と、
前記第２半導体層上に形成された第１絶縁膜（７）と、
前記第１絶縁膜上に形成され、負の電荷を蓄積するフローティングゲート電極（８）と、
前記フローティングゲート電極を覆う第２絶縁膜（９）と、
前記第２絶縁膜を介して前記フローティングゲート電極上に配置されたコントロールゲート電極（１０）と、
前記基板上に形成された第１電極（１１）と、
前記基板上に形成された第２電極（１２）と、を備え、
前記コントロールゲート電極に所定の閾値電圧以上の電圧が印加されると、前記２次元電子ガス層を介して前記第２電極から前記第１電極に電流が流れるノーマリオフ型の半導体装置において、
前記フローティングゲート電極は、外部回路（１３）と接続されて所定の電位に維持されることを特徴とする半導体装置。
【請求項２】
前記フローティングゲート電極は、前記外部回路によって前記第１電極との電位差が所定の電位となるように維持されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
請求項１および２に記載の複数の半導体装置と、
前記外部回路と、を備える電子回路であって、
前記複数の半導体装置は、それぞれ前記フローティングゲート電極が前記外部回路によって所定の電位に維持されていることを特徴とする電子回路。
【請求項４】
前記第１電極と前記第２電極との間に所定の電圧を印加する内部電源（２０）を有し、
前記外部回路は、前記内部電源と接続されて前記内部電源の所定の電圧を変圧する変圧器（１７）を有し、
前記フローティングゲート電極は、前記変圧器を介して前記内部電源の電圧が印加されることによって所定の電位に維持されていることを特徴とする請求項３に記載の電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電子移動度トランジスタ（High Electron Mobility Transistor：HEMT）を備えた半導体装置およびこれを用いた電子回路に関するものである。
【背景技術】
【０００２】
従来より、ノーマリオフ型のＨＥＭＴを備えた半導体装置が提案されている（例えば、特許文献１参照）。
【０００３】
具体的には、この半導体装置では、電子走行層上に電子供給層がヘテロ接合されて積層された基板を備えている。そして、この基板上には、第１絶縁膜を介して負の電荷（電子）が蓄積されるフローティングゲート電極が形成され、フローティングゲート電極上に第２絶縁膜を介してコントロールゲート電極が形成されている。また、第１、第２絶縁膜には、電子供給層の一部を露出させる開口部が形成されており、当該開口部にソース電極およびドレイン電極が形成されている。
【０００４】
このような半導体装置では、ヘテロ接合面に電流経路（チャネル）としての２次元電子ガス層（以下では、２ＤＥＧ層という）が形成されるが、フローティングゲート電極に蓄積された負の電荷による電界効果作用によって２ＤＥＧ層が分断される。つまり、上記半導体装置では、コントロールゲート電極に所定の電圧を印加しなくてもソース電極とドレイン電極との間に電流が流れないオフ状態にすることができ、ノーマリオフ特性を得ることができる。
【０００５】
そして、コントロールゲート電極に所定の閾値電圧Ｖｔ以上の電圧を印加することにより、フローティングゲート電極によって分断された部分に電子が誘起されてドレイン電極とソース電極との間に電流経路が構成されて電流が流れる。
【０００６】
なお、フローティングゲート電極には、予め電子ビーム等が照射されることや、コントロールゲート電極または２ＤＥＧ層からの電化注入等によって負の電荷が蓄積されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第５１９２６８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記半導体装置では、フローティングゲート電極に蓄積された電荷が第１絶縁膜を介して２ＤＥＧ層に抜ける可能性がある。そして、フローティングゲート電極に蓄積された電荷が２ＤＥＧ層に抜けた場合には、閾値電圧Ｖｔが変化して半導体装置の特性変化が発生するという問題がある。
【０００９】
本発明は上記点に鑑みて、特性変化が発生することを抑制できる半導体装置およびこれを用いた電子回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、請求項１に記載の発明では、第１半導体層（３）と、第１半導体層とヘテロ接合されることによって第１半導体層に２ＤＥＧ層（６）を生成する第２半導体層（４）と、第２半導体層上に形成された第１絶縁膜（７）と、第１絶縁膜上に形成され、負の電荷を蓄積するフローティングゲート電極（８）と、フローティングゲート電極を覆う第２絶縁膜（９）と、第２絶縁膜を介してフローティングゲート電極上に配置されたコントロールゲート電極（１０）と、基板上に形成された第１電極（１１）と、基板上に形成された第２電極（１２）と、を備え、コントロールゲート電極に所定の閾値電圧以上の電圧が印加されると、２ＤＥＧ層を介して第２電極から第１電極に電流が流れるノーマリオフ型の半導体装置において、フローティングゲート電極は、外部回路（１３）と接続されて所定の電位に維持されることを特徴としている。
【００１１】
これによれば、フローティングゲート電極は、外部回路に接続されて所定の電位に維持される。このため、第２電極から第１電極に電流を流す（半導体装置をオンする）ためにコントロールゲート電極に印加する閾値電圧が変動することを抑制でき、半導体装置の特性変動が発生することを抑制できる。また、フローティングゲート電極は、外部回路に接続されて所定の電位に維持されているため、ノーマリオフ特性が得られないという問題が発生することも抑制できる
この場合、請求項２に記載の発明のように、フローティングゲート電極を外部回路によって第１電極との電位差が所定の電位となるように維持することが好ましい。
【００１２】
これによれば、第１電極の電位が何らかの要因によって変動した場合であっても、フローティングゲート電極は第１電極の電位を基準とした電位に維持される。このため、第２電極から第１電極に電流を流す（半導体装置をオンする）ためにコントロールゲート電極に印加する閾値電圧が変動することをさらに抑制できる。
【００１３】
また、請求項３に記載の発明では、請求項１および２に記載の複数の半導体装置と、外部回路と、を備える電子回路であって、複数の半導体装置は、それぞれフローティングゲート電極が外部回路によって所定の電位に維持されていることを特徴としている。
【００１４】
このように、本発明の半導体装置を用いて電子回路を構成することもできる。この場合、各半導体装置のフローティングゲート電極が外部回路によって所定の電位に維持されるため、各半導体装置をオンするために各半導体装置のコントロールゲート電極に印加する閾値電圧が変動することを抑制できる。また、各半導体装置のフローティングゲート電極が外部回路によって所定の電位に維持されるため、各半導体装置でノーマリオフ特性が得られないという問題が発生することも抑制できる。このため、電子回路がショートしてしまうことを抑制できる。
【００１５】
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１実施形態における半導体装置の断面図である。
【図２】外部回路の回路構成を示す図である。
【図３】本発明の第２実施形態における電子回路の回路図である。
【図４】本発明の第３実施形態における電子回路の回路図である。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１８】
（第１実施形態）
本発明の第１実施形態について図面を参照しつつ説明する。図１に示されるように、本実施形態のＨＥＭＴを備えた半導体装置は、支持基板１、バッファ層２、電子走行層３、電子供給層４が順に積層された基板５を備えている。なお、本実施形態では、電子走行層３が本発明の第１半導体層に相当し、電子供給層４が本発明の第２半導体層に相当している。
【００１９】
支持基板１は、Ｓｉ基板やＳｉＣ基板、ＧａＮ基板、サファイア基板等が用いられ、バッファ層２は、支持基板１の格子定数と電子走行層３の格子定数とを合わせるための化合物層等が用いられる。なお、バッファ層２は、ＨＥＭＴの動作に直接関係するものではないため、特に支持基板１がＧａＮ基板のような自立基板やサファイア基板等の場合には備えられていなくてもよい。
【００２０】
電子走行層３は、電流経路（チャネル）として機能する電子密度の高い２ＤＥＧ層６が生成されるものであり、窒化ガリウム（ＧａＮ）等で構成されている。
【００２１】
電子供給層４は、電子走行層３よりも大きいバンドキャップを有する窒化アルミニウムガリウム（ＡｌＧａＮ）等で構成され、電子走行層３とヘテロ接合されている。これにより、電子走行層３には、自発分極およびピエゾ分極により、電子供給層４との界面近傍に２ＤＥＧ層６が生成されている。
【００２２】
また、基板５上には第１絶縁膜７が形成され、第１絶縁膜７上には負の電荷（電子）を蓄積するフローティングゲート電極８が一方向（図１中紙面奥行き方向）に延設されている。なお、第１絶縁膜７は酸化膜等で構成され、フローティングゲート電極８はポリシリコン等で構成されている。
【００２３】
そして、第１絶縁膜７上にはフローティングゲート電極８を覆うように第２絶縁膜９が形成され、第２絶縁膜９上にはコントロールゲート電極１０がフローティングゲート電極８の延設方向に沿って形成されている。なお、第２絶縁膜９は酸化膜等で構成され、コントロールゲート電極１０はポリシリコン等で構成されている。
【００２４】
さらに、基板５（電子供給層４）上には、フローティングゲート電極８およびコントロールゲート電極１０を挟むようにソース電極１１およびドレイン電極１２が形成されている。これらソース電極１１およびドレイン電極１２は、フローティングゲート電極８の延設方向に沿って延設されている。そして、電子供給層４とオーミック接触して当該電子供給層４を介して２ＤＥＧ層６と電気的に接続されるように、第１、第２絶縁膜７、９に形成された開口部７ａ、７ｂ、９ａ、９ｂに配置されている。
【００２５】
なお、本実施形態では、ソース電極１１が本発明の第１電極に相当し、ドレイン電極１２が本発明の第２電極に相当している。また、ソース電極１１およびドレイン電極１２は、例えば、Ｔｉ／Ａｌ層にて構成されている。
【００２６】
また、フローティングゲート電極８およびソース電極１１は、外部回路１３に接続されている。そして、フローティングゲート電極８は、当該外部回路１３によって所定の電位に維持されている。具体的には、外部回路１３は、図２に示されるように、外部電源１４、電位検出部１５、制御部１６を有している。
【００２７】
外部電源１４は、フローティングゲート電極８に接続され、当該フローティングゲート電極８に所定の電圧を印加することでフローティングゲート電極８を所定の電位に維持するものである。言い換えると、外部電源１４は、フローティングゲート電極８に所定の負の電荷を蓄積させるものである。
【００２８】
電位検出部１５は、フローティングゲート電極８およびソース電極１１に接続されている。そして、フローティングゲート電極８とソース電極１１との電位差を検出し、当該電位差を示す検出信号Ｐを制御部１６に出力するものである。
【００２９】
制御部１６は、ＣＰＵ、ＲＯＭ、ＲＡＭ等よりなるマイクロコンピュータを主体として構成されている。そして、検出信号Ｐに基づき、フローティングゲート電極８とソース電極１１との電位差が所定の電位となるように、外部電源１４からフローティングゲート電極８に印加する電圧を調整するものである。
【００３０】
このような半導体装置では、ソース電極１１とドレイン電極１２との間の電流経路となる２ＤＥＧ層６は、フローティングゲート電極８による負の電荷の電界効果作用によって分断される。そして、コントロールゲート電極１０に所定の閾値電圧Ｖｔ以上の電圧が印加されることにより、フローティングゲート電極８によって分断された部分に電子が誘起され、ドレイン電極１２とソース電極１１との間に電流経路が構成されて電流が流れる。つまり、半導体装置がオンされる。
【００３１】
このとき、上記のように、フローティングゲート電極８は、ソース電極１１との電位差が所定の電位となるように外部回路１３によって制御されている。このため、半導体装置をオンするためにコントロールゲート電極１０に印加する閾値電圧Ｖｔが変動することを抑制できる。つまり、半導体装置の特性変動が発生することを抑制できる。
【００３２】
以上説明したように、本実施形態では、フローティングゲート電極８は、外部回路１３と接続されて所定の電位に維持されている。このため、半導体装置をオンするためにコントロールゲート電極１０に印加する閾値電圧Ｖｔが変動することを抑制でき、半導体装置の特性変動が発生することを抑制できる。
【００３３】
また、外部回路１３は、フローティングゲート電極８およびソース電極１１との電位差を検出している。そして、フローティングゲート電極８は、ソース電極１１との電位差が所定の電位となるように、外部回路１３によって制御されている。このため、ソース電極１１の電位が何らかの要因によって変動した場合であっても、半導体装置をオンするためにコントロールゲート電極１０に印加する閾値電圧Ｖｔが変動すること抑制できる。
【００３４】
さらに、フローティングゲート電極８が所定の電位に維持されるため、ノーマリオフ特性を得ることができないという問題が発生することも抑制できる。
【００３５】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態の半導体装置を用いて電子回路を構成したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
【００３６】
本実施形態は、上記第１実施形態の半導体装置および外部回路１３を用い、電子回路としてのＤＣＤＣコンバータの１次側回路を構成したものである。具体的には、図３に示されるように、内部電源２０に対して上側アーム２１および下側アーム２２を構成するように、上記半導体装置が直列に配置されている。つまり、内部電源２０からドレイン電極１２とソース電極１１との間に所定の電圧が印加されるように各半導体装置が配置されている。そして、上側アーム２１と下側アーム２２との接続点と、下側アーム２２と内部電源２０との接続点との間にコンデンサ２３およびコイル２４が配置されている。
【００３７】
また、外部回路１３には、上側アーム２１のフローティングゲート電極８とソース電極１１との電位差を検出し、当該電位差を示す検出信号Ｐ１を制御部１６に出力する第１電位検出部１５ａが備えられている。同様に、外部回路１３には、下側アーム２２のフローティングゲート電極８とソース電極１１との電位差を検出し、当該電位差を示す検出信号Ｐ２を制御部１６に出力する第２電位検出部１５ｂが備えられている。
【００３８】
そして、外部電源１４は、スイッチ２５を介して上側アーム２１のフローティングゲート電極８および下側アーム２２のフローティングゲート電極８のいずれか一方と接続されるようになっている。なお、このスイッチ２５は、トランジスタ等によって構成され、制御部１６からの制御信号によって制御されるようになっている。
【００３９】
次に、上記１次側回路の作動について説明する。このような１次側回路では、上側アーム２１のコントロールゲート電極１０に所定の閾値電圧Ｖｔ以上の電圧が印加されて当該上側アーム２１がオンされているときは、下側アーム２２のコントロールゲート電極１０に所定の閾値電圧Ｖｔ未満の電圧が印加されて当該下側アーム２２がオフされる。また、下側アーム２２のコントロールゲート電極１０に所定の閾値電圧Ｖｔ以上の電圧が印加されて当該下側アーム２２がオンされているときは、上側アーム２１のコントロールゲート電極１０に所定の閾値電圧Ｖｔ未満の電圧が印加されて当該上側アーム２１がオフされる。つまり、上側アーム２１と下側アーム２２とは、交互にオン、オフとなるように制御される。
【００４０】
このとき、制御部１６は、上側アーム２１がオンされるときは、スイッチ２５を介して外部電源１４と下側アーム２２のフローティングゲート電極８とを接続する。そして、下側アーム２２において、第２電位検出部１５ｂで検出された検出信号Ｐ２に基づき、フローティングゲート電極８とソース電極１１との電位差が所定の電位となるように、フローティングゲート電極８の電位を外部電源１４によって制御する。
【００４１】
同様に、制御部１６は、下側アーム２２がオンされるときは、スイッチ２５を介して外部電源１４と上側アーム２１のフローティングゲート電極８とを接続する。そして、上側アーム２１において、第１電位検出部１５ａで検出された検出信号Ｐ１に基づき、フローティングゲート電極８とソース電極１１との電位差が所定の電位となるように、フローティングゲート電極８の電位を外部電源１４によって制御する。
【００４２】
以上説明したように、上記第１実施形態の半導体装置および外部回路１３を用いて電子回路を構成することもできる。そして、上側アーム２１がオンされるとき、下側アーム２２において、フローティングゲート電極８とソース電極１１との電位差が所定の電位となるようにフローティングゲート電極８の電位を制御することにより、下側アーム２２がオンされるときの閾値電圧Ｖｔが変動することを抑制できる。同様に、下側アーム２２がオンされるとき、上側アーム２１において、フローティングゲート電極８とソース電極１１との電位差が所定の電位となるようにフローティングゲート電極８の電位を制御することにより、上側アーム２１がオンされるときの閾値電圧Ｖｔが変動することを抑制できる。
【００４３】
また、上側アーム２１がオンされるとき、下側アーム２２において、フローティングゲート電極８とソース電極１１との電位差が所定の電位となるようにフローティングゲート電極８の電位が制御される。同様に、下側アーム２２がオンされるとき、上側アーム２１において、フローティングゲート電極８とソース電極１１との電位差が所定の電位となるようにフローティングゲート電極８の電位が制御される。このため、
上側アーム２１および下側アーム２２でノーマリオフ特性が得られないという問題が発生することを抑制できる。つまり、電子回路がショートすることを抑制できる。
【００４４】
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第２実施形態の外部電源１４を無くしたものであり、その他に関しては第２実施形態と同様であるため、ここでは説明を省略する。
【００４５】
本実施形態では、図４に示されるように、外部回路１３には、外部電源１４の代わりに内部電源２０の電圧を変圧する変圧器（ＤＣＤＣコンバータ）１７が備えられている。そして、内部電源２０の電圧を変圧器１７で変圧して上側アーム２１または下側アーム２２のフローティングゲート電極８に印加するようになっている。
【００４６】
また、制御部１６は、第１、第２電位検出部１５ａ、１５ｂで検出された検出信号Ｐ１、Ｐ２に基づき、フローティングゲート電極８とソース電極１１との電位差が所定の電位となるように、変圧器１７からフローティングゲート電極８に印加する電圧を調整する。
【００４７】
これによれば、フローティングゲート電極８に電圧を印加する電源と、ドレイン電極１２とソース電極１１との間に電圧を印加する電源とが共通の電源となる。このため、フローティングゲート電極８に電圧が印加できないような場合には、ドレイン電極１２とソース電極１１との間にも電圧が印加されないため、さらに電子回路がショートすることを抑制できる。
【００４８】
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００４９】
例えば、上記各実施形態では、電子走行層３として窒化ガリウム、電子供給層４として窒化アルミニウムガリウムを例に挙げて説明した。しかしながら、電子走行層３および電子供給層４の組み合わせは、２ＤＥＧ層６が生成されるものであれば適宜変更可能であり、窒化インジウムガリウム（ＩｎＧａＮ）や窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）、窒化インジウムアルミニウム（ＩｎＡｌＮ）等を用いてもよい。
【００５０】
また、上記各実施形態において、電子供給層４として窒化アルミニウムガリウムを用いる場合には、電子供給層４をＡｌとＧａの混晶比の異なる複数の窒化アルミニウムガリウム層を複数積層して構成してもよい。
【００５１】
さらに、上記各実施形態において、フローティングゲート電極８は、外部回路１３によってグランド電位との電位差が所定の電位となるように維持されていてもよい。
【００５２】
そして、上記第２実施形態で説明したＤＣＤＣコンバータの一次側回路では、制御部１６は、上側アーム２１および下側アーム２２のオン、オフに関わらず、所定期間毎にフローティングゲート電極８と外部電源１４とを接続するようにしてもよい。同様に、上記第３実施形態において、上側アーム２１および下側アーム２２のオン、オフに関わらず、所定期間毎にフローティングゲート電極８と変圧器１７とを接続するようにしてもよい。
【００５３】
また、上記第２、第３実施形態において、上側アーム２１がオンされるときに外部電源１４と上側アーム２１のフローティングゲート電極８とを接続するようにし、下側アーム２２がオンされるときに外部電源１４と下側アーム２２のフローティングゲート電極８とを接続するようにしてもよい。
【符号の説明】
【００５４】
３      電子走行層（第１半導体層）
４      電子供給層（第２半導体層）
６      ２ＤＥＧ層
８      フローティングゲート電極
１０    コントロールゲート電極
【図１】
2015211104.tif 000003
【図２】
2015211104.tif 000004
【図３】
2015211104.tif 000005
【図４】
2015211104.tif 000006