(57)【要約】【課題】より一層の高輝度化及び低消費電力化を実現できる液晶パネルを提供する。【解決手段】液晶パネルは、互いに対向配置された対をなす基板を備える。液晶パネルは、基板間に介在された液晶層を備える。液晶パネルは、液晶層の位置に複数の画素24が配置された表示領域を有する。各画素24は、白色を含む複数色の６つの副画素23によりそれぞれ構成される。副画素23は、複数色中で輝度が高い２色の副画素をそれぞれ複数含む。【選択図】図１
2015025875.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向配置された対をなす基板、及び、これら基板間に介在された液晶層を備え、この液晶層の位置に複数の画素が配置された表示領域を有する液晶表示素子であって、
前記各画素は、白色を含む複数色の６つの副画素によりそれぞれ構成され、
前記副画素は、前記複数色中で輝度が高い２色の副画素をそれぞれ複数含む
ことを特徴とする液晶表示素子。
【請求項２】
前記各画素は、赤色副画素及び青色副画素がそれぞれ１つずつ、緑色副画素及び白色副画素がそれぞれ２つずつで構成されている
ことを特徴とする請求項１記載の液晶表示素子。
【請求項３】
前記各画素は、所定の第１の方向に３つずつ、この第１の方向に対して略直交する所定の第２の方向に２つずつの前記副画素を備えている
ことを特徴とする請求項１または２記載の液晶表示素子。
【請求項４】
前記表示領域に所定の第１の方向に沿って配置された複数の走査線と、
前記表示領域に前記第１の方向と略直交する所定の第２の方向に沿って配置された複数の信号線と、
前記副画素のそれぞれに対応して設けられ、前記走査線からの信号によりスイッチングされ、オン状態で前記信号線からの信号に応じた信号を前記各副画素にそれぞれ書き込む複数のスイッチング素子と、
複数の前記スイッチング素子に対して複数の前記信号線を介してそれぞれ信号を供給する信号線ドライバ回路、及び、同じ前記画素中の同色の複数の前記副画素に対応する前記各スイッチング素子と前記信号線ドライバ回路とを連続的に接続する選択回路を備えた駆動回路と
を具備したことを特徴とする請求項１ないし３いずれか一記載の液晶表示素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、液晶層の位置に複数の画素が配置された表示領域を有する液晶表示素子に関する。
【背景技術】
【０００２】
近年、スマートフォンに代表される携帯端末は、高機能及び高画質化が著しく、それに伴って消費電力が増加している。そのため、機器の動作時間が短くなったり、機器が発熱したりするなどの好ましくない影響があり、機器の低消費電力化が求められている。また、屋外での視認性の向上を目的とした高輝度化の要求もある。
【０００３】
液晶表示装置(ＬＣＤ)も低消費電力化を目的として、赤色、緑色、青色の他に白色の副画素を追加した４副画素によって各々の画素を構成することで、透過率を向上させ、高輝度化及び低消費電力化を実現する構成が採用され始めているものの、更なる低消費電力化及び高輝度化が望まれている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１１７６７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、より一層の高輝度化及び低消費電力化を実現できる液晶表示素子を提供することである。
【課題を解決するための手段】
【０００６】
実施形態の液晶表示素子は、互いに対向配置された対をなす基板を備える。また、この液晶表示素子は、基板間に介在された液晶層を備える。さらに、この液晶表示素子は、液晶層の位置に複数の画素が配置された表示領域を有する。各画素は、白色を含む複数色の６つの副画素によりそれぞれ構成される。副画素は、複数色中で輝度が高い２色の副画素をそれぞれ複数含む。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態の液晶表示素子の表示領域の一部を拡大して模式的に示す説明平面図である。
【図２】同上液晶表示素子の斜視図である。
【図３】同上液晶表示素子の各副画素への信号の書き込み手順を示す説明平面図である。
【図４】同上液晶表示素子の各副画素への信号の書き込み手順の図３に続く状態を示す説明平面図である。
【図５】同上液晶表示素子の各副画素への信号の書き込み手順の図４に続く状態を示す説明平面図である。
【図６】同上液晶表示素子の各副画素への信号の書き込み手順の図５に続く状態を示す説明平面図である。
【図７】同上液晶表示素子の各副画素への信号の書き込み手順の図６に続く状態を示す説明平面図である。
【図８】同上液晶表示素子の各副画素への信号の書き込み手順の図７に続く状態を示す説明平面図である。
【図９】第２の実施形態の液晶表示素子の表示領域の一部を拡大して模式的に示す説明平面図である。
【図１０】同上液晶表示素子の各副画素への信号の書き込み手順を示す説明平面図である。
【図１１】同上液晶表示素子の各副画素への信号の書き込み手順の図１０に続く状態を示す説明平面図である。
【図１２】同上液晶表示素子の各副画素への信号の書き込み手順の図１１に続く状態を示す説明平面図である。
【図１３】同上液晶表示素子の各副画素への信号の書き込み手順の図１２に続く状態を示す説明平面図である。
【図１４】同上液晶表示素子の各副画素への信号の書き込み手順の図１３に続く状態を示す説明平面図である。
【図１５】同上液晶表示素子の各副画素への信号の書き込み手順の図１４に続く状態を示す説明平面図である。
【発明を実施するための形態】
【０００８】
以下、第１の実施形態の構成を図１ないし図８を参照して説明する。
【０００９】
図１及び図２において、11は液晶表示素子としての液晶パネルを示し、この液晶パネル11は、カラー表示可能なアクティブマトリクス型の液晶パネルである。そして、この液晶パネル11は、基板としての第１基板であるアレイ基板15と基板としての第２基板である対向基板16とを互いに対向配置し、これら基板15，16間に光変調層としての液晶層17及び間隙を一定に保持する図示しないスペーサを介在させてその周縁部を図示しない接着層により貼り合わせて構成され、中央部に位置する四角形状の表示領域22に、それぞれ６つの副画素23からなる複数の画素24が矢印Ｖに示す第１の方向としての垂直方向(列方向)とこの垂直方向と略直交する矢印Ｈに示す第２の方向としての水平方向(行方向)とのそれぞれに沿ってマトリクス状に配置されているとともに、表示領域22の周囲を囲む額縁状に遮光部としての非表示領域25が形成されている。また、液晶パネル11には、図示しないが、アレイ基板15の表示側及び対向基板16の背面(裏面)側に偏光板がそれぞれ貼り付けられている。
【００１０】
アレイ基板15は、例えば透光性を有する絶縁性の基板であるガラス基板30を有し、このガラス基板30の液晶層17側の主面上には、複数の走査線(ゲート線)31が水平方向に沿ってそれぞれ互いに離間されて配置されているとともに、複数の信号線(ソース線)32が垂直方向に沿ってそれぞれ互いに離間されて配置されて、これら走査線31と信号線32とが互いに電気的に絶縁された状態で格子状となっている。そして、これら走査線31と信号線32とのそれぞれの交差位置に、スイッチング素子である薄膜トランジスタ(ＴＦＴ)33が設けられ、これらを覆って液晶層17の液晶分子の配向用の図示しない配向膜が形成されている。また、これら走査線31と信号線32とによって囲まれる位置にそれぞれ副画素23が配置されている。そして、このアレイ基板15には、各薄膜トランジスタ33の駆動を制御する駆動回路36が非表示領域25に設けられており、この駆動回路36は、図示しないフレキシブルプリント基板などを介して外部回路と電気的に接続される。なお、以下、説明を明確にするために、上下左右などの方向は図１及び図３を基準とする。すなわち、矢印Ｈに示す水平方向が左右方向であり、矢印Ｖに示す垂直方向が上下方向となる。
【００１１】
薄膜トランジスタ33は、ゲート電極が走査線31と接続され、ソース電極が信号線32と接続されているとともに、ドレイン電極に副画素23を形成する画素電極が接続されており、駆動回路36からの信号が走査線31を介してゲート電極に印加されることでスイッチング制御され、駆動回路36から信号線32を介して入力された信号に応じて画素電極に画素信号を書き込むことで、副画素23(画素24)をそれぞれ独立して点灯／消灯させるものである。
【００１２】
各画素電極は、例えばＩＴＯ(Indium Tin Oxide)などの透明導電材料を成膜及びパターニングしてそれぞれ略四角形状に形成されている。
【００１３】
一方、対向基板16は、透光性を有する第２基板本体としてのガラス基板38を有し、このガラス基板38上に、図示しない着色層であるカラーフィルタ層、対向電極、及び、液晶層17の液晶分子の配向用の配向膜などが順次積層されている。
【００１４】
カラーフィルタ層は、赤、緑、青及び白のそれぞれに対応するフィルタ部と、これらフィルタ部間を区画し不要光を遮断する遮光部とを有し、フィルタ部が表示領域22にて画素電極に対応する部分にそれぞれ形成されて副画素23のそれぞれを構成している。なお、白に対応するフィルタ部は、透明なフィルタ部としてもよいし、フィルタ部を設けないようにしてもよい。
【００１５】
対向電極は、表示領域22の画素電極に対応する位置にて、例えばＩＴＯなどの透明導電材料を成膜及びパターニングして形成されている。
【００１６】
なお、これらカラーフィルタ層及び対向電極は、液晶パネル11のモードによっては、アレイ基板15側に配置してもよい。
【００１７】
また、液晶層17は、所定の液晶材料により形成された光変調層である。
【００１８】
そして、副画素23には、複数色、本実施形態ではカラーフィルタ層の赤(Ｒ)のフィルタ部に対応する赤色副画素41、緑(Ｇ)のフィルタ部に対応する緑色副画素42、青(Ｂ)のフィルタ部に対応する青色副画素43、及び、白(Ｗ)のフィルタ部に対応する白色副画素(Ｗ)44がそれぞれ設定され、１つの画素24当たり、１つずつの赤色副画素41及び青色副画素43と、２つずつの緑色副画素42及び白色副画素44とがそれぞれ設けられている。すなわち、各画素24は、６つの副画素23に分割されている。
【００１９】
赤色副画素41、緑色副画素42、及び青色副画素43は、それぞれ水平方向に沿って一側である左側から他側である右側へと順次並んで隣接配置されている。したがって、赤色副画素41と青色副画素43との間に緑色副画素42が配置されている。また、赤色副画素41及び青色副画素43のそれぞれには、垂直方向に白色副画素44が並んで隣接配置されている。さらに、一の緑色副画素42には、垂直方向に他の緑色副画素42が並んで隣接配置されている。したがって、各画素24は、水平方向に３つずつ、垂直方向に２つずつの副画素23を備えている。
【００２０】
本実施形態では、例えば水平方向(左右方向)に隣接する画素24a，24bにおいて、副画素23の垂直方向(上下方向)の位置が交互に反転するようになっている。すなわち、画素24aにおいては、上側に赤色副画素41及び青色副画素43が位置し、これら赤色副画素41及び青色副画素43のそれぞれの下側に白色副画素44，44が位置し、画素24bにおいては、上側に白色副画素44，44が位置し、これら白色副画素44，44のそれぞれの下側に赤色副画素41及び青色副画素43が位置している。言い換えると、画素24aにおいては、上側に赤色副画素41、緑色副画素42、青色副画素43が水平方向に左側から右側へと順次配置され、これらの下側に、白色副画素44、緑色副画素42、白色副画素44が水平方向に左側から右側へと順次配置されている。また、画素24bにおいては、上側に白色副画素44、緑色副画素42、白色副画素44が水平方向に左側から右側へと順次配置され、これらの下側に、赤色副画素41、緑色副画素42、青色副画素43が水平方向に左側から右側へと順次配置されている。そして、画素24全体としては、水平方向に隣接する２つの画素24a，24bを１単位として、水平方向及び垂直方向にそれぞれ繰り返し配置されている。すなわち、垂直方向に隣接する画素24a，24a(画素24b，24b)については、副画素23(副画素41〜44)の配列は同じとなっている。さらに、全ての画素24に対して、水平方向に隣接する副画素23の薄膜トランジスタ33のゲート電極が、互いに同じ走査線31と電気的に接続され、垂直方向に隣接する副画素23の薄膜トランジスタ33のソース電極が、互いに同じ信号線32と電気的に接続されている。
【００２１】
なお、各画素24における副画素23(副画素23を構成する画素電極及びカラーフィルタ層のフィルタ部)の大きさの割合は、輝度向上や消費電力低減の効果を大きくする場合には、白色副画素44の大きさを相対的に大きくし、色再現性などの劣化を抑制する場合には、白色副画素44の大きさを相対的に小さくするなど、要求される特性に応じて任意に設定できる。本実施形態では、垂直方向に隣接する２つの副画素23で従来のストライプ状の副画素１つ分の大きさとなるように設定されている。
【００２２】
そして、駆動回路36は、走査線31へと信号を出力する走査線ドライバ回路(第１のドライバ回路)であるゲートドライバ46と、信号線32へと信号を出力する信号線ドライバ回路(第２のドライバ回路)であるソースドライバ47と、このソースドライバ47と各薄膜トランジスタ33のソース電極との電気的な接続を選択的に切り換えるスイッチ48を有する選択回路49とを備えている。ソースドライバ47は、複数の出力端子51を備えており、本実施形態では、互いに隣接する一対の(一及び他の)出力端子51a，51bが水平方向に複数対配置されている。そして、各出力端子51aが、水平方向に奇数列目の信号線32(副画素23の薄膜トランジスタ33のソース電極)に対して３の倍数、例えば本実施形態では３つずつ電気的に接離され、各出力端子51bが、水平方向に偶数列目の信号線32(副画素23の薄膜トランジスタ33のソース電極)に対して３の倍数、例えば本実施形態では３つずつ電気的に接離されるようになっている。すなわち、出力端子51a，51bは、水平方向に隣接する副画素23(信号線32)の列に対して交互に電気的に接離可能となっており、本実施形態において、水平方向に隣接する２列の画素24a，24bの全ての副画素23に対応する６つの信号線32に対して出力端子51a，51bが電気的に接離されるようになっている。
【００２３】
次に、上記第１の実施形態の動作を説明する。なお、説明をより明確にするために、水平方向２列及び垂直方向１行分(２×１)の画素24についてのみ説明する。他の画素24については、これらの画素24と同様に水平方向及び垂直方向に動作が行われる。
【００２４】
まず、駆動回路36は、ゲートドライバ46から走査線31aに対して信号を出力し、この走査線31aに対してゲート電極が電気的に接続された薄膜トランジスタ33a〜33fをオンする。この状態で、駆動回路36は、選択回路49のスイッチ48a，48fをオンし、ソースドライバ47の出力端子51a，51bと、信号線32a，32fとを電気的に接続する。この結果、ソースドライバ47の出力端子51a，51bから信号線32a，32fと電気的に接続された薄膜トランジスタ33a，33fに対してそれぞれ信号が出力され、画素24aの赤色副画素41a及び白色副画素44dに対して薄膜トランジスタ33a，33fから信号が書き込まれる(図３)。
【００２５】
次いで、駆動回路36は、選択回路49のスイッチ48a，48fをオフしてスイッチ48c，48dをオンし、ソースドライバ47の出力端子51a，51bと、信号線32c，32dとを電気的に接続する。この結果、ソースドライバ47の出力端子51a，51bから信号線32c，32dと電気的に接続された薄膜トランジスタ33c，33dに対してそれぞれ信号が出力され、画素24aの青色副画素43a及び画素24bの白色副画素44cに対して薄膜トランジスタ33c，33dから信号が書き込まれる(図４)。すなわち、画素24bにおいては、同色の白色副画素44b，44aに対して連続的に信号が書き込まれる。
【００２６】
さらに、駆動回路36は、選択回路49のスイッチ48c，48dをオフしてスイッチ48e，48bをオンし、ソースドライバ47の出力端子51a，51bと、信号線32e，32bとを電気的に接続する。この結果、ソースドライバ47の出力端子51a，51bから信号線32e，32bと電気的に接続された薄膜トランジスタ33e，33bに対してそれぞれ信号が出力され、画素24bの緑色副画素42c及び画素24aの緑色副画素42aに対して薄膜トランジスタ33e，33bから信号が書き込まれる(図５)。
【００２７】
このように、走査線31aに電気的に接続された副画素23全てに信号を書き込むと、駆動回路36は、ゲートドライバ46から走査線31bに対して信号を出力し、この走査線31bに対してゲート電極が電気的に接続された薄膜トランジスタ33g〜33lをオンする。この状態で、駆動回路36は、選択回路49のスイッチ48e，48bをオンしたままとすることで、ソースドライバ47の出力端子51a，51bから信号線32e，32bと電気的に接続された薄膜トランジスタ33k，33hに対してそれぞれ信号が出力され、画素24bの緑色副画素42d及び画素24aの緑色副画素42bに対して薄膜トランジスタ33k，33hから信号が書き込まれる(図６)。すなわち、画素24b，24aのそれぞれにおいて、同色の緑色副画素42c，42d、及び、緑色副画素42a，42bに対して連続的に信号が書き込まれる。
【００２８】
次いで、駆動回路36は、選択回路49のスイッチ48e，48bをオフしてスイッチ48c，48dをオンし、ソースドライバ47の出力端子51a，51bと、信号線32c，32dとを電気的に接続する。この結果、ソースドライバ47の出力端子51a，51bから信号線32c，32dと電気的に接続された薄膜トランジスタ33i，33jに対してそれぞれ信号が出力され、画素24aの白色副画素44b及び画素24bの赤色副画素41bに対して薄膜トランジスタ33i，33jから信号が書き込まれる(図７)。
【００２９】
そして、駆動回路36は、選択回路49のスイッチ48c，48dをオフしてスイッチ48a，48fをオンし、ソースドライバ47の出力端子51a，51bと、信号線32a，32fとを電気的に接続する。この結果、ソースドライバ47の出力端子51a，51bから信号線32a，32fと電気的に接続された薄膜トランジスタ33g，33lに対してそれぞれ信号が出力され、画素24aの白色副画素44a及び画素24bの青色副画素43bに対して薄膜トランジスタ33g，33lから信号が書き込まれる(図８)。すなわち、画素24aにおいては、同色の白色副画素44b，44aに対して連続的に信号が書き込まれる。
【００３０】
まとめると、駆動回路36のソースドライバ47の出力端子51aについては、赤色副画素41a、青色副画素43a、緑色副画素42c、緑色副画素42d、白色副画素44b、白色副画素44aの順に信号を書き込む。同様に、出力端子51bについては、白色副画素44d、白色副画素44c、緑色副画素42a、緑色副画素42b、赤色副画素41b、青色副画素43bの順に信号を書き込む。
【００３１】
上述したように、上記第１の実施形態によれば、各画素24において、１つの赤色副画素41と、１つの緑色副画素42と、１つの青色副画素43とが、水平方向に配置され、白色副画素44が赤色副画素41及び青色副画素43のそれぞれに対して垂直方向に配置され、１つの緑色副画素42が上記緑色副画素42に対して垂直方向に配置されていることにより、同一画素24内で白色副画素44，44と緑色副画素42，42とが互いに交差(略直交)する方向に並ぶだけでなく、水平方向に隣接する画素24a，24bにおいて、副画素23の配列が上下に交互に反転しているので、水平方向全体に亘って高輝度の副画素23(緑色副画素42及び白色副画素44)が連続しないため、輝度の偏りに起因する表示品位の低下を防止できる。
【００３２】
次に、第２の実施形態を図９ないし図１５を参照して説明する。なお、上記第１の実施形態と同様の構成及び作用については、同一符号を付してその説明を省略する。
【００３３】
この第２の実施形態は、全ての画素24における副画素23の配列が同じものである。
【００３４】
すなわち、水平方向(左右方向)に隣接する画素24a，24bのいずれにおいても、上側に赤色副画素41及び青色副画素43が位置し、これら赤色副画素41及び青色副画素43のそれぞれの下側に白色副画素44，44が位置している。言い換えると、画素24a，24bのそれぞれにおいて、上側に赤色副画素41、緑色副画素42、青色副画素43が水平方向に左側から右側へと順次配置され、これらの下側に、白色副画素44、緑色副画素42、白色副画素44が水平方向に左側から右側へと順次配置されている。
【００３５】
そして、駆動回路36は、ゲートドライバ46から走査線31aに対して信号を出力し、この走査線31aに対してゲート電極が電気的に接続された薄膜トランジスタ33a〜33fをオンする。この状態で、駆動回路36は、選択回路49のスイッチ48a，48fをオンし、ソースドライバ47の出力端子51a，51bと、信号線32a，32fとを電気的に接続する。この結果、ソースドライバ47の出力端子51a，51bから信号線32a，32fと電気的に接続された薄膜トランジスタ33a，33fに対してそれぞれ信号が出力され、画素24aの赤色副画素41a及び青色副画素43bに対して薄膜トランジスタ33a，33fから信号が書き込まれる(図１０)。
【００３６】
次いで、駆動回路36は、選択回路49のスイッチ48a，48fをオフしてスイッチ48c，48dをオンし、ソースドライバ47の出力端子51a，51bと、信号線32c，32dとを電気的に接続する。この結果、ソースドライバ47の出力端子51a，51bから信号線32c，32dと電気的に接続された薄膜トランジスタ33c，33dに対してそれぞれ信号が出力され、画素24aの青色副画素43a及び画素24bの赤色副画素41bに対して薄膜トランジスタ33c，33dから信号が書き込まれる(図１１)。
【００３７】
さらに、駆動回路36は、選択回路49のスイッチ48c，48dをオフしてスイッチ48e，48bをオンし、ソースドライバ47の出力端子51a，51bと、信号線32e，32bとを電気的に接続する。この結果、ソースドライバ47の出力端子51a，51bから信号線32e，32bと電気的に接続された薄膜トランジスタ33e，33bに対してそれぞれ信号が出力され、画素24bの緑色副画素42c及び画素24aの緑色副画素42aに対して薄膜トランジスタ33e，33bから信号が書き込まれる(図１２)。
【００３８】
このように、走査線31aに電気的に接続された副画素23全てに信号を書き込むと、駆動回路36は、ゲートドライバ46から走査線31bに対して信号を出力し、この走査線31bに対してゲート電極が電気的に接続された薄膜トランジスタ33g〜33lをオンする。この状態で、駆動回路36は、選択回路49のスイッチ48e，48bをオンしたままとすることで、ソースドライバ47の出力端子51a，51bから信号線32e，32bと電気的に接続された薄膜トランジスタ33k，33hに対してそれぞれ信号が出力され、画素24bの緑色副画素42d及び画素24aの緑色副画素42bに対して薄膜トランジスタ33k，33hから信号が書き込まれる(図１３)。すなわち、画素24b，24aのそれぞれにおいて、同色の緑色副画素42c，42d、及び、緑色副画素42a，42bに対して連続的に信号が書き込まれる。
【００３９】
次いで、駆動回路36は、選択回路49のスイッチ48e，48bをオフしてスイッチ48c，48dをオンし、ソースドライバ47の出力端子51a，51bと、信号線32c，32dとを電気的に接続する。この結果、ソースドライバ47の出力端子51a，51bから信号線32c，32dと電気的に接続された薄膜トランジスタ33i，33jに対してそれぞれ信号が出力され、画素24aの白色副画素44b及び画素24bの白色副画素44cに対して薄膜トランジスタ33i，33jから信号が書き込まれる(図１４)。
【００４０】
そして、駆動回路36は、選択回路49のスイッチ48c，48dをオフしてスイッチ48a，48fをオンし、ソースドライバ47の出力端子51a，51bと、信号線32a，32fとを電気的に接続する。この結果、ソースドライバ47の出力端子51a，51bから信号線32a，32fと電気的に接続された薄膜トランジスタ33g，33lに対してそれぞれ信号が出力され、画素24aの白色副画素44a及び画素24bの白色副画素44dに対して薄膜トランジスタ33g，33lから信号が書き込まれる(図１５)。すなわち、画素24a，24bのそれぞれにおいて、同色の白色副画素44a，44b、及び、白色副画素44c，44dに対して連続的に信号が書き込まれる。
【００４１】
まとめると、駆動回路36のソースドライバ47の出力端子51aについては、赤色副画素41a、青色副画素43a、緑色副画素42c、緑色副画素42d、白色副画素44b、白色副画素44aの順に信号を書き込む。同様に、出力端子51bについては、青色副画素43b、赤色副画素41b、緑色副画素42a、緑色副画素42b、白色副画素44c、白色副画素44dの順に信号を書き込む。
【００４２】
このように、各画素24において、１つの赤色副画素41と、１つの緑色副画素42と、１つの青色副画素43とが、水平方向に配置され、白色副画素44が赤色副画素41及び青色副画素43のそれぞれに対して垂直方向(下側)に配置され、１つの緑色副画素42が上記緑色副画素42に対して垂直方向(下側)に配置されていることにより、同一画素24内で白色副画素44，44と緑色副画素42，42とが互いに交差(略直交)する方向に並ぶだけでなく、全ての画素24について副画素23の配置が同一であることにより、各画素24内の垂直方向の一端側(下側)に輝度を偏らせることができ、より高輝度化できる。
【００４３】
なお、上記各実施形態において、同色の副画素23に対して連続的に信号を書き込む構成としたが、これら同色の副画素23に同時に信号を書き込んでもよい。すなわち、信号を連続的に書き込むとは、信号を同時に書き込むことを含むものとする。
【００４４】
また、駆動回路36の各ドライバ46，47は、液晶パネル11の総画素数に応じて、複数セット設けてもよい。
【００４５】
さらに、走査線31の切り換えは、上側から下側、または下側から上側へと順次行ってもよいし、奇数列目及び偶数列目を交互に行ってもよい。
【００４６】
そして、以上説明した少なくとも１つの実施形態によれば、各画素24を、白色を含む複数色の６つの副画素23によりそれぞれ構成し、副画素23が、複数色中で輝度が高い２色、すなわち上記の実施形態では白色及び緑色の副画素44，42をそれぞれ複数(２つずつ)備えるので、白色副画素44によって透過率を高め、例えばバックライトなどの照明に用いる消費電力を増加させることなく副画素23の配色のみによってより一層の高輝度化を実現できる。したがって、低消費電力化をも実現でき、屋外での視認性の向上も図れる。
【００４７】
また、各画素24を、赤色副画素41及び青色副画素43がそれぞれ１つずつ、緑色副画素42及び白色副画素44がそれぞれ２つずつで構成することにより、赤、緑、及び青によってフルカラー表示に対応しつつ、白色副画素44と、赤、緑、及び青の中で最も輝度が大きい緑色副画素42とによって高輝度化を図ることができる。
【００４８】
さらに、各画素24が、水平方向に３つずつ、垂直方向に２つずつの副画素23を備えることにより、例えば赤色副画素41、緑色副画素42及び青色副画素43を水平方向に並べることができる。したがって、液晶パネル11による表示のより一層の高精細化に対応できる。
【００４９】
そして、同一画素24中の同色の副画素23については、それぞれ同じ信号を書き込めばよいから、駆動回路36が、選択回路49によって、同じ画素24中の同色の複数の副画素23、上記の実施形態では緑色副画素42，42及び白色副画素44，44に対応する各薄膜トランジスタ33とソースドライバ47とを連続的に接続することにより、同一画素24中の同色の副画素23に対して連続的に信号を書き込むことができる。したがって、緑色副画素42，42と白色副画素44，44とに書き込む際には、ソースドライバ47から出力する信号を切り換える必要がなく、６つの副画素23に対して４回(画素24を構成する副画素23の色数分)の切り換えで済む。すなわち、上記のような副画素23への信号の書き込み順の最適化によって、副画素23数を従来よりも増加させながら、液晶パネル11において最も消費電力が大きいソースドライバ47での消費電力の増加を最小限に留めることができ、低消費電力化を確実に実現できる。
【００５０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５１】
11    液晶表示素子としての液晶パネル
15    基板としてのアレイ基板
16    基板としての対向基板
17    液晶層
22    表示領域
23    副画素
24    画素
31    走査線
32    信号線
33    スイッチング素子である薄膜トランジスタ
36    駆動回路
41    赤色副画素
42    緑色副画素
43    青色副画素
44    白色副画素
47    信号線ドライバ回路であるソースドライバ
49    選択回路
【図１】
2015025875.tif 000003
【図２】
2015025875.tif 000004
【図３】
2015025875.tif 000005
【図４】
2015025875.tif 000006
【図５】
2015025875.tif 000007
【図６】
2015025875.tif 000008
【図７】
2015025875.tif 000009
【図８】
2015025875.tif 000010
【図９】
2015025875.tif 000011
【図１０】
2015025875.tif 000012
【図１１】
2015025875.tif 000013
【図１２】
2015025875.tif 000014
【図１３】
2015025875.tif 000015
【図１４】
2015025875.tif 000016
【図１５】
2015025875.tif 000017