(57)【要約】【課題】キャパシタなどの部品の特性劣化を抑制する。【解決手段】制御回路１０は、外付けされる回路部品を含む出力回路２０とともに電源回路２を構成する。スイッチングコントローラ１０１は、スイッチング素子であるスイッチングトランジスタＭ１、同期整流トランジスタＭ２を制御する。劣化検出回路１２０は、回路部品の特性劣化と相関を有する検出信号を監視し、回路部品の特性劣化の程度を検出する。スイッチングコントローラ１０１は、回路部品の特性劣化の程度に応じて、動作が切りかえ可能に構成される。【選択図】図２
2015211539.tif 000002
【特許請求の範囲】
【請求項１】
外付けされる回路部品を含む出力回路とともにスイッチング電源を構成する制御回路であって、
前記スイッチング電源のスイッチング素子を制御するスイッチングコントローラと、
前記回路部品の特性劣化と相関を有する検出信号を監視し、前記回路部品の特性劣化の程度を検出する劣化検出回路と、
を備え、
前記スイッチングコントローラは、前記回路部品の特性劣化の程度に応じて、動作が切りかえ可能に構成されることを特徴とする制御回路。
【請求項２】
前記回路部品は、キャパシタであり、前記回路部品の特性劣化は、ＥＳＲ（等価直列抵抗）の増大であることを特徴とする請求項１に記載の制御回路。
【請求項３】
前記スイッチングコントローラは、前記キャパシタのＥＳＲの増大にともない、スイッチング周波数を増大させることを特徴とする請求項２に記載の制御回路。
【請求項４】
前記回路部品は、前記スイッチング電源の出力ラインに接続される平滑キャパシタであることを特徴とする請求項２または３に記載の制御回路。
【請求項５】
前記劣化検出回路は、前記検出信号として、前記出力ラインに生ずる出力電圧のリップル幅を監視することを特徴とする請求項４に記載の制御回路。
【請求項６】
前記回路部品は、アルミ電解コンデンサであることを特徴とする請求項２から５のいずれかに記載の制御回路。
【請求項７】
前記スイッチング電源の出力電圧に応じたフィードバック電圧をデジタル値に変換するＡ／Ｄコンバータをさらに備え、
前記劣化検出回路は、前記Ａ／Ｄコンバータの出力にもとづいて、前記回路部品の特性劣化を検出することを特徴とする請求項４または５に記載の制御回路。
【請求項８】
前記劣化検出回路は、前記検出信号にもとづいて、前記回路部品の特性劣化の程度の指標となる劣化推定値を算出する演算部を含むことを特徴とする請求項１から７のいずれかに記載の制御回路。
【請求項９】
前記劣化検出回路は、前記劣化推定値を所定の第１しきい値と比較し、前記劣化推定値と前記第１しきい値が交差するとアサートされる第１制御信号を生成する判定部をさらに含み、
前記スイッチングコントローラは、前記第１制御信号がアサートされると、前記スイッチング電源のスイッチング周波数を増大させることを特徴とする請求項８に記載の制御回路。
【請求項１０】
前記判定部は、前記劣化推定値を所定の第２しきい値と比較し、前記劣化推定値と前記第２しきい値が交差するとアサートされる第２制御信号を生成するよう構成され、
前記制御回路は、前記第２制御信号がアサートされたことを外部に通知する通信部をさらに備えることを特徴とする請求項９に記載の制御回路。
【請求項１１】
前記判定部は、前記劣化推定値が不連続に変化したとき、前記回路部品が故障したものと判定することを特徴とする請求項９または１０に記載の制御回路。
【請求項１２】
ひとつの半導体基板に一体集積化されたことを特徴とする請求項１から１１のいずれかに記載の制御回路。
【請求項１３】
前記スイッチング電源は、ＤＣ／ＤＣコンバータであり、
前記スイッチングコントローラは、
前記Ａ／Ｄコンバータの出力と所定の目標値の誤差を検出する誤差検出器と、
前記誤差がゼロに近づくように調節されるデューティ指令値を生成する補償器と、
前記デューティ指令値に応じたデューティ比を有するパルス信号を生成するデジタルパルス変調器と、
前記パルス信号に応じて、前記スイッチング素子を駆動するドライバと、
をさらに備えることを特徴とする請求項７に記載の制御回路。
【請求項１４】
少なくともスイッチング素子、インダクタおよび前記スイッチング素子のスイッチング動作に応じて直流の出力電圧が発生する出力ラインを有する出力回路と、
前記出力電圧にもとづいて前記スイッチング素子を制御する請求項１から１３のいずれかに記載の制御回路と、
を備えることを特徴とする電源回路。
【請求項１５】
請求項１４に記載の電源回路を備えることを特徴とする電子機器。
【請求項１６】
請求項１４に記載の電源回路を備えることを特徴とする移動体通信用の基地局。
【請求項１７】
前記スイッチング電源は、チャージポンプ回路であることを特徴とする請求項１から１２のいずれかに記載の制御回路。
【請求項１８】
外付けされる回路部品とともに使用される半導体集積回路であって、
前記回路部品の特性劣化と相関を有する信号を監視し、前記回路部品の特性劣化の程度を検出する劣化検出回路を備え、前記回路部品の特性劣化の程度に応じて、動作が切りかえ可能に構成されることを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源に関する。
【背景技術】
【０００２】
与えられた入力電圧よりも高い電圧あるいは低い電圧を生成するために、ＤＣ／ＤＣコンバータ（スイッチングレギュレータ）などの電源回路が利用される。こうした電源回路には、アナログ制御方式と、デジタル制御方式が存在する。アナログ制御方式では、電源回路の出力電圧とその目標値の誤差を、誤差増幅器によって増幅し、誤差増幅器の出力に応じてスイッチングのデューティ比を制御することで、出力電圧を目標値に安定化させる。デジタル制御方式では、電源回路の出力電圧をＡ／Ｄコンバータによってデジタル値に変換し、デジタル信号処理によってスイッチングトランジスタのデューティ比を制御する。
【０００３】
図１は、本発明者が検討したデジタル制御電源回路（単に電源回路と称する）の構成を示すブロック図である。
【０００４】
電源回路２ｒは、制御回路１０ｒおよび出力回路２０を備える。電源回路２ｒは、入力ライン２００の入力電圧ＶＩＮを受け、それを降圧して、出力ライン２０２に接続される負荷（不図示）に出力電圧ＶＯＵＴを供給する。
【０００５】
出力回路２０は、ドライバ２０４、スイッチングトランジスタＭ１、同期整流トランジスタＭ２、インダクタＬ１、出力平滑キャパシタＣ１を含む。図１には降圧ＤＣ／ＤＣコンバータの出力回路が示される。ドライバ２０４は、制御回路１０ｒの出力端子ＯＵＴから出力されるパルス信号ＳＰＷＭにもとづいて、スイッチングトランジスタＭ１および同期整流トランジスタＭ２をスイッチングする。
【０００６】
制御回路１０ｒのフィードバック端子ＦＢには、出力電圧ＶＯＵＴに応じたフィードバック電圧ＶＦＢが入力される。制御回路１０ｒは、Ａ／Ｄコンバータ１００、誤差検出器１０２、補償器１０４、デジタルパルス変調器１０６を備える。Ａ／Ｄコンバータ１００は、フィードバック電圧ＶＦＢをデジタルのフィードバックデータＤＦＢに変換する。誤差検出器１０２は、フィードバックデータＤＦＢとその目標値ＤＲＥＦの偏差を示す誤差データδＶを計算する。補償器１０４は、ＰＩＤ制御などを行い、誤差データδＶがゼロに近づくように値が調節されるデューティ指令値ＤＤＵＴＹを生成する。デジタルパルス変調器１０６は、デューティ指令値ＤＤＵＴＹを受け、それに応じたデューティ比を有するパルス信号ＳＰＷＭを生成する。たとえばデジタルパルス変調器１０６は、パルス幅変調器であってもよい。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−１９３６２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明者は、こうした電源回路２ｒについて検討した結果、以下の課題を認識するに至った。
こうした電源回路２ｒにおいて、インダクタＬ１や出力平滑キャパシタＣ１として、外付けの、表面実装型あるいはリード型の部品を用いる場合が多い。たとえば出力平滑キャパシタＣ１は、アルミ電解コンデンサが用いられるが、そのＥＳＲ（等価直列抵抗）は、電源回路２ｒの数年にわたる長期使用に際して経年劣化により増大する。
【０００９】
スイッチングトランジスタＭ１、同期整流トランジスタＭ２のスイッチングにともない、インダクタＬ１には、一定の傾きで増加、減少を繰り返すコイル電流ＩＬ（ｔ）が流れる。このコイル電流ＩＬが出力平滑キャパシタＣ１に流れ込むことにより、電源回路２ｒの出力電圧ＶＯＵＴには、ＥＳＲに起因するリップル成分ＶＲＩＰが重畳される。スイッチングトランジスタＭ１のデューティ比をＤとするとき、リップルは式（１）で与えられ、経年劣化により、ＥＳＲが増大すると、リップル成分ＶＲＩＰの振幅が増大することとなる。
ＶＲＩＰ＝ＥＳＲ×ＶＯＵＴ（１−Ｄ）／（Ｌ・ｆＳＷ）      …（１）
【００１０】
リップル電流ＩＲＩＰに起因してキャパシタに生ずるワット損失は、式（２）で与えられる。
ＷＲＩＰ＝ＩＲＩＰ２×ＥＳＲ
【００１１】
つまりＥＳＲが増大すると、ワット損失が増大し、発熱量が大きくなる。ここでキャパシタの特性劣化つまりＥＳＲの増大は、高温状態において促進される。したがってひとたび劣化によりＥＳＲが増大しはじめると、その後、さらなるＥＳＲの増大を引き起こすというスパイラルに陥ってしまう。
【００１２】
ここでは、電解コンデンサを例に説明したが、スイッチング電源に使用されるインダクタやスイッチングトランジスタに使用されるパワートランジスタなどの特性劣化についても、同様の問題が生じうる。
【００１３】
本発明のある態様は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、キャパシタなどの部品の特性劣化を抑制可能なスイッチング電源の制御回路の提供にある。
【課題を解決するための手段】
【００１４】
本発明のある態様は、外付けされる回路部品を含む出力回路とともにスイッチング電源を構成する制御回路に関する。スイッチング電源のスイッチング素子を制御するスイッチングコントローラと、回路部品の特性劣化と相関を有する検出信号を監視し、回路部品の特性劣化の程度を検出する劣化検出回路と、を備える。スイッチングコントローラは、回路部品の特性劣化の程度に応じて、動作が切りかえ可能に構成される。
【００１５】
この態様によると、部品の特性劣化にともない、スイッチングコントローラの動作を、部品の特性劣化を遅らせるように変化させることにより、さらなる特性劣化を抑制して部品の寿命を引き延ばすことができ、ひいては部品交換までの時間を稼ぐことができる。
【００１６】
回路部品は、キャパシタであり、回路部品の特性劣化は、ＥＳＲ（等価直列抵抗）の増大であってもよい。
ＥＳＲの増大は、発熱量の増大をともなうところ、発熱量を抑制するように、スイッチングコントローラの動作を変化させることで、部品の寿命を引き延ばすことができる。
【００１７】
スイッチングコントローラは、キャパシタのＥＳＲの増大にともない、スイッチング周波数を増大させてもよい。
スイッチング周波数を高めることで、ＥＳＲの電圧降下の変動にともなうリップルの振幅を抑制できるため、発熱量を抑制できる。
【００１８】
回路部品は、スイッチング電源の出力ラインに接続される平滑キャパシタであってもよい。
【００１９】
劣化検出回路は、検出信号として、出力ラインに生ずる出力電圧のリップル幅を監視してもよい。
リップル幅を監視することで、スイッチング電源の実動作中に、ＥＳＲの長期的な変動を検出できる。
【００２０】
回路部品は、アルミ電解コンデンサであってもよい。
【００２１】
制御回路は、出力電圧に応じたフィードバック電圧をデジタル値に変換するＡ／Ｄコンバータをさらに備えてもよい。劣化検出回路は、Ａ／Ｄコンバータの出力にもとづいて、回路部品の特性劣化を検出してもよい。
【００２２】
劣化検出回路は、検出信号にもとづいて、回路部品の特性劣化の程度の指標となる劣化推定値を算出する演算部を含んでもよい。
【００２３】
劣化検出回路は、劣化推定値を所定の第１しきい値と比較し、劣化推定値と第１しきい値が交差するとアサートされる第１制御信号を生成する判定部をさらに含んでもよい。スイッチングコントローラは、第１制御信号がアサートされると、スイッチング周波数を増大させてもよい。
【００２４】
判定部は、劣化推定値を所定の第２しきい値と比較し、劣化推定値と第２しきい値が交差するとアサートされる第２制御信号を生成するよう構成されてもよい。
【００２５】
制御回路は、第２制御信号がアサートされたことを外部に通知する通信部をさらに備えてもよい。
これにより、外部のプロセッサが、表示装置を制御することにより、ユーザあるいはオペレータに、回路部品の劣化を知らせることができる。
【００２６】
判定部は、劣化推定値が不連続に変化したとき、回路部品が故障したものと判定してもよい。
【００２７】
制御回路は、ひとつの半導体基板に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【００２８】
スイッチング電源は、ＤＣ／ＤＣコンバータであってもよい。スイッチングコントローラは、Ａ／Ｄコンバータの出力と所定の目標値の誤差を検出する誤差検出器と、誤差がゼロに近づくように調節されるデューティ指令値を生成する補償器と、デューティ指令値に応じたデューティ比を有するパルス信号を生成するデジタルパルス変調器と、パルス信号に応じて、スイッチング素子を駆動するドライバと、をさらに備えてもよい。
【００２９】
本発明の別の態様は、デジタル制御電源回路に関する。デジタル制御電源回路は、少なくともスイッチング素子、インダクタおよびスイッチング素子のスイッチング動作に応じて直流の出力電圧が発生する出力ラインを有する出力回路と、出力電圧にもとづいてスイッチング素子を制御する上述のいずれかの制御回路と、を備えてもよい。
【００３０】
本発明の別の態様は、電子機器に関する。電子機器は、上述のデジタル制御電源回路を備える。
【００３１】
本発明の別の態様は、移動体通信用の基地局に関する。基地局は、上述のデジタル制御電源回路を備える。
【００３２】
スイッチング電源は、チャージポンプ回路であってもよい。
【００３３】
本発明の別の態様は、半導体集積回路である。この半導体集積回路は、外付けされる回路部品とともに使用される。半導体集積回路は、回路部品の特性劣化と相関を有する信号を監視し、回路部品の特性劣化の程度を検出する劣化検出回路を備え、回路部品の特性劣化の程度に応じて、動作が切りかえ可能に構成される。
【００３４】
この態様によると、部品の特性劣化にともない、スイッチングコントローラの動作を、部品の特性劣化を遅らせるように変化させることにより、部品の寿命を引き延ばすことができ、部品交換までの時間を稼ぐことができる。
【００３５】
なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００３６】
本発明のある態様によれば、キャパシタなどの部品の特性劣化を抑制できる。
【図面の簡単な説明】
【００３７】
【図１】本発明者が検討したデジタル制御電源回路の構成を示すブロック図である。
【図２】実施の形態に係るスイッチング電源回路の回路図である。
【図３】図２の電源回路の動作を示す図である。
【図４】図４（ａ）、（ｂ）は、電源回路を備える電子機器を示すブロック図である。
【図５】変形例に係る電源回路の回路図である。
【発明を実施するための形態】
【００３８】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３９】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。また、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００４０】
図２は、実施の形態に係るスイッチング電源回路（以下、電源回路という）２の回路図である。電源回路２は、制御回路１０および出力回路２０を備える。出力回路２０は、制御回路１０に外付けされる複数の回路部品を含む。図２の電源回路２は、降圧ＤＣ／ＤＣコンバータであり、出力回路２０は、出力ライン２０２、インダクタＬ１、出力平滑キャパシタＣ１、抵抗Ｒ１１，Ｒ１２を含む。出力回路２０のトポロジーは一般的な降圧ＤＣ／ＤＣコンバータのそれであるため説明を省略する。
【００４１】
制御回路１０は、ひとつの半導体基板に一体集積化された機能ＩＣ（Integrated Circuit）であり、Ａ／Ｄコンバータ１００、スイッチングコントローラ１０１、スイッチング回路１１０、劣化検出回路１２０、通信部１３０を備える。
【００４２】
制御回路１０の入力（ＩＮ）端子には、入力ライン２００と接続され、ＤＣ／ＤＣコンバータの入力直流電圧ＶＩＮが入力される。制御回路１０の接地（ＧＮＤ）端子は接地される。制御回路１０の出力（ＯＵＴ）端子には、インダクタＬ１の一端が接続される。
スイッチングコントローラ１０１は、同期整流型ＤＣ／ＤＣコンバータのスイッチング素子であるスイッチングトランジスタＭ１および同期整流トランジスタＭ２を含む。スイッチングトランジスタＭ１は、ＩＮ端子とＯＵＴ端子の間に設けられる。スイッチングトランジスタＭ１はＯＵＴ端子とＧＮＤ端子の間に設けられる。
【００４３】
制御回路１０のフィードバック（ＦＢ）端子には、出力ライン２０２に生ずる出力電圧ＶＯＵＴを抵抗Ｒ１１，Ｒ１２により分圧したフィードバック電圧ＶＦＢが入力される。
【００４４】
実施の形態に係る電源回路２は、デジタル制御電源であり、制御回路１０は、主としてデジタル回路で構成されている。Ａ／Ｄコンバータ１００は、フィードバック電圧ＶＦＢをデジタル値ＤＦＢに変換する。
【００４５】
スイッチングコントローラ１０１は、電源回路２のスイッチング素子Ｍ１，Ｍ２を制御する。具体的には、フィードバック電圧ＶＦＢが目標電圧ＶＲＥＦに近づくようにデューティ比が調節されるパルス信号ＳＰＷＭを生成し、パルス信号ＳＰＷＭにもとづいてスイッチング回路１１０のスイッチングトランジスタＭ１、同期整流トランジスタＭ２を相補的にスイッチングする。
【００４６】
スイッチングコントローラ１０１の構成は特に限定されないが、たとえばスイッチングコントローラ１０１は、誤差検出器１０２、補償器１０４、デジタルパルス変調器１０６、ドライバ１０８を備える。
【００４７】
誤差検出器１０２は、フィードバック値ＤＦＢとその目標値ＤＲＥＦの差分（偏差）を示す誤差データδＶを計算する。補償器１０４は、ＰＩＤ制御などを行い、誤差データδＶがゼロに近づくように値が調節されるデューティ指令値ＤＤＵＴＹを生成する。デジタルパルス変調器１０６は、デューティ指令値ＤＤＵＴＹを受け、それに応じたデューティ比を有するパルス信号ＳＰＷＭを生成する。たとえばデジタルパルス変調器１０６は、パルス幅変調器であってもよい。
【００４８】
ドライバ１０８は、パルス信号ＳＰＷＭにもとづいてスイッチングトランジスタＭ１、同期整流トランジスタＭ２を相補的にスイッチングする。
【００４９】
劣化検出回路１２０は、回路部品の特性劣化と相関を有する検出信号を監視し、回路部品の特性劣化の程度を検出する。スイッチングコントローラ１０１は、回路部品の特性劣化の程度に応じて、動作が切りかえ可能に構成される。本実施の形態において、特性劣化する回路部品は、出力平滑キャパシタＣ１であり、劣化する特性はＥＳＲである。出力平滑キャパシタＣ１は、並列に接続される複数のキャパシタを含むのが一般的であり、その中の少なくともひとつはアルミ電解コンデンサである。
【００５０】
アルミ電解コンデンサは、経年劣化によりＥＳＲが増大する。ＥＳＲの増大は、電源回路２の出力電圧ＶＯＵＴのリップルの増大となって現れる。そこで劣化検出回路１２０は、アルミ電解コンデンサの特性劣化と相関を有する検出信号として、出力電圧ＶＯＵＴに応じたフィードバック電圧ＶＦＢを監視する。
【００５１】
劣化検出回路１２０は、Ａ／Ｄコンバータ１００から出力されるデジタルフィードバック値ＤＦＢにもとづき、アルミ電解コンデンサの特性劣化の程度を検出する。
【００５２】
劣化検出回路１２０は、演算部１２２および判定部１２４を含む。演算部１２２は、デジタルフィードバック値ＤＦＢにもとづいて、出力電圧ＶＯＵＴのリップル量（振幅）を演算し、ＥＳＲと相関を有する劣化推定値＾ＥＳＲを生成する。インダクタＬ１のインダクタンスＬおよびパルス信号ＳＰＷＭのデューティ比が既知であるとき、演算部１２２は、インダクタンスＬ、デューティ比、およびフィードバック値ＤＦＢにもとづいて、劣化推定値＾ＥＳＲを計算することができる。なお劣化推定値＾ＥＳＲは、出力平滑キャパシタＣ１の特性であるＥＳＲそのものを推定した値であってもよいし、ＥＳＲと既知の関係を満たす別の値、たとえばリップル幅であってもよい。つまり劣化推定値＾ＥＳＲは、回路部品の特性劣化の指標であればよい。
【００５３】
スイッチングコントローラ１０１は、出力平滑キャパシタＣ１のＥＳＲの増大にともない、スイッチング回路１１０のスイッチング周波数（キャリア周波数ともいう）ｆＳＷを増大させる。具体的には、劣化検出回路１２０によりＥＳＲの増大が検出されると、デジタルパルス変調器１０６において使用されるＰＷＭ用のキャリア（周期信号）の周波数を上昇させる。
【００５４】
判定部１２４は、演算部１２２により算出された劣化推定値＾ＥＳＲにもとづいてスイッチングコントローラ１０１を制御する。たとえば判定部１２４は、劣化推定値＾ＥＳＲを所定の少なくともひとつのしきい値ＴＨと比較する。
【００５５】
本実施の形態では、判定部１２４には複数のしきい値ＴＨが定められている。
第１しきい値ＴＨ１はスイッチング回路１１０のスイッチング周波数ｆＳＷを切りかえるために使用される。劣化検出回路１２０は、劣化推定値＾ＥＳＲを所定の第１しきい値ＴＨ１と比較し、劣化推定値＾ＥＳＲが第１しきい値ＴＨ１と交差すると、第１制御信号ＳＣＮＴ１をアサートする。
【００５６】
スイッチングコントローラ１０１は、第１制御信号ＳＣＮＴ１がアサートされると、スイッチング周波数ｆＳＷを増大させる。スイッチングコントローラ１０１は、劣化推定値＾ＥＳＲが第１しきい値ＴＨ１より小さいとき、スイッチング周波数ｆＳＷを第１の値ｆＳＷ１とし、その後、劣化推定値＾ＥＳＲが第１しきい値ＴＨ１より大きくなると、スイッチング周波数ｆＳＷを第１の値ｆＳＷ１より大きい第２の値ｆＳＷ２とする。
【００５７】
補償器１０４における比例ゲインや積分ゲイン、フィルタの定数などのパラメータは、目標とする周波数応答を達成するために、（i）極点周波数、（ii）零点周波数、（iii）利得、（iv）スイッチング周波数ｆＳＷに応じて最適化される。したがって、スイッチング周波数ｆＳＷの変更にともない、補償器１０４のパラメータの最適値も変化する場合がある。そこでデジタルパルス変調器１０６に対してスイッチング周波数ｆＳＷの変更が指示されると、すなわち第１制御信号ＳＣＮＴ１がアサートされると、それに応答して補償器１０４のパラメータを、変更後の第２値ｆＳＷ２に対応する値に変化させてもよい。この際、補償器１０４のパラメータを、ある遷移期間にわたり、緩やかに変化させてもよい。
【００５８】
一方、第２しきい値ＴＨ２は、制御回路１０の外部のプロセッサに、出力平滑キャパシタＣ１の特性劣化を通知するためのしきい値である。
【００５９】
劣化検出回路１２０は、劣化推定値＾ＥＳＲを第２しきい値ＴＨ２と比較し、劣化推定値＾ＥＳＲが第２しきい値ＴＨ２と交差すると、第２制御信号ＳＣＮＴ２をアサートする。通信部１３０は、第２制御信号ＳＣＮＴ２がアサートされると、外部のプロセッサに、部品の劣化を通知するための警告信号ＳＷＡＲＮをアサート（たとえばハイレベル）する。
【００６０】
以上が電源回路２の構成である。続いてその動作を説明する。図３は、図２の電源回路２の動作を示す図である。
ここでは、ＴＨ２＜ＴＨ１の場合が説明される。また一点鎖線は従来の電源回路２ｒの動作を示す。図２の電源回路２の利点を明確化するために、はじめに一点鎖線を参照して、従来の電源回路２ｒの動作を説明する。
【００６１】
劣化推定値＾ＥＳＲが経年劣化により増大していく。ある時刻ｔ１に、劣化推定値＾ＥＳＲが第２しきい値ＴＨ２とクロスすると、警告信号ＳＷＡＲＮがアサートされる。図中のしきい値ＴＨ３は、スイッチング電源としての回路動作に支障をきたす値であり、したがって＾ＥＳＲがＴＨ３に達する前に、出力平滑キャパシタＣ１を新しい部品に交換する必要がある。
【００６２】
ＥＳＲが増大すると、出力電圧ＶＯＵＴのリップル幅が大きくなってワット損失が増大し、発熱量が大きくなる。またキャパシタの特性劣化つまりＥＳＲの増大は、高温状態において促進される。したがって従来の電源回路２ｒでは、ひとたび劣化によりＥＳＲが増大しはじめると、その後、さらなるＥＳＲの増大を引き起こすというスパイラルに陥ってしまう。
【００６３】
続いて図２の電源回路２を説明する。図２の電源回路２では、時刻ｔ２に劣化推定値＾ＥＳＲが第１しきい値ＴＨ１とクロスすると、電源回路２のスイッチング周波数ｆＳＷが高くなる。スイッチング周波数ｆＳＷが高くなると、出力電圧ＶＯＵＴのリップル幅が小さくなる。これにより、出力平滑キャパシタＣ１の発熱量が小さくなり、劣化促進が抑制される。その結果、劣化推定値＾ＥＳＲがしきい値ＴＨ３に達するまでの時間、つまり寿命をδＴ延ばすことができる。これにより、出力平滑キャパシタＣ１を交換する時間を稼ぐことができる。
【００６４】
以上が電源回路２の動作である。電源回路２によれば、以下の効果を得ることができる。
この電源回路２では、部品の特性劣化にともない、スイッチングコントローラ１０１の動作を、部品の特性劣化を遅らせるように変化させることとした。これにより、さらなる特性劣化を抑制して部品の寿命を引き延ばすことができ、ひいては部品交換までの時間を稼ぐことができる。
【００６５】
特に、出力平滑キャパシタＣ１に使用される電解コンデンサの特性劣化として、ＥＳＲの増大に着目した場合、スイッチング周波数ｆＳＷを高くすることにより、ＥＳＲの増大にかかわらず、キャパシタのワット損失の増大を抑制できるため、劣化を好適に抑制できる。
【００６６】
またＥＳＲの増大を検出するために、電源回路２の出力電圧ＶＯＵＴに生ずるリップル電圧を監視することとした。これにより、電源回路２の実動作中に、キャパシタの特性劣化の程度をモニタすることが可能となる。言い換えれば、自己診断モードによりスイッチング電源の動作が中断されることがなくなるという利点を享受できる。
【００６７】
（用途）
最後に、電源回路２の用途を説明する。図４（ａ）、（ｂ）は、電源回路２を備える電子機器を示すブロック図である。図４（ａ）の電子機器１ａは、商用交流電源４からの交流電圧を整流するブリッジ回路６と、平滑キャパシタ８と、上述の電源回路２と、負荷９を備える。この場合、電源回路２としては、非絶縁型の降圧、昇圧、あるいは昇降圧コンバータなどが好適に利用できる。電子機器１ａは、たとえば移動体通信用の基地局、テレビやＰＣ、冷蔵庫などの家電製品、ファクシミリやコピー機などのＯＡ機器、工作機械、などが例示される。
【００６８】
特に移動体通信用の基地局は、頻繁にアクセスすることが困難な遠隔地に設けられる場合が多い。このような用途において、出力平滑キャパシタＣ１の寿命を延ばすことができるという利点を特に享受できる。
【００６９】
図４（ｂ）の電子機器１ｂは、電池３と、電池の電圧を受ける上述の電源回路２と、負荷９を備える。こうした電子機器１ｂとしては、携帯電話端末、タブレットＰＣ、デジタルカメラ、デジタルビデオカメラなどのが例示される。たとえば負荷９は、マイコンやメモリ、液晶ドライバや、液晶バックライト用ＬＥＤ、カメラのフラッシュ用ＬＥＤなどであってもよい。
【００７０】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００７１】
（第１変形例）
第１しきい値ＴＨ１は、複数定められてもよい。この場合、スイッチング周波数ｆＳＷを多段階で変化させることができる。同様に第２しきい値ＴＨ２は、複数定められてもよい。この場合、外部のプロセッサに、より細やかに、特性劣化の程度を通知できる。あるいは通信部１３０は、劣化推定値＾ＥＳＲの値そのものを外部に送信するよう構成されてもよい。
【００７２】
（第２変形例）
通常の経年変化では、劣化推定値＾ＥＳＲは連続的に変化する。したがって劣化推定値＾ＥＳＲが不連続に変化したときには、断線やショートなどの故障が疑われる。そこで判定部１２４は、劣化推定値＾ＥＳＲが不連続に変化したとき、回路部品が故障したものと判定してもよい。これにより、回路部品の故障を確実に検出できる。
【００７３】
実施の形態では、演算部１２２が実動作中に出力平滑キャパシタＣ１の特性劣化を常時測定する場合を説明したが本発明はそれには限定されない。たとえば演算部１２２は、所定の周期ごと、たとえば数時間に１回、１日に１回、あるいは数日に１回のペースで、特性劣化を測定してもよい。
【００７４】
（第３変形例）
また許される場合には、制御回路１０を、実動作モードと、自己診断モードとを切りかえ可能に構成し、自己診断モードにおいて出力平滑キャパシタＣ１の特性劣化を測定するよう構成してもよい。
【００７５】
（第４変形例）
劣化検出回路１２０による劣化の測定方法は、出力電圧ＶＯＵＴのリップル測定には限定されない。たとえば劣化検出回路１２０は、出力回路２０に対して、所定の周波数成分を含む試験信号を出力し、その周波数応答を測定することにより、出力平滑キャパシタＣ１のＥＳＲを測定してもよい。試験信号としては、ホワイトノイズ、インパルス波形、ステップ波形などが例示される。
【００７６】
（第５変形例）
実施の形態では、回路部品としてキャパシタ、特に電解コンデンサを例に説明したが、回路部品の種類はそれには限定されない。たとえば劣化検出回路１２０により、インダクタの特性劣化、パワートランジスタ、ダイオードの特性劣化などを検出してもよい。
【００７７】
また実施の形態では、特性劣化の進行を遅らせるために、スイッチング周波数を高める場合を説明したが本発明はそれには限定されない。スイッチング周波数の制御に代えて、あるいはそれに加えて、回路部品に流れる電流を制限することにより、特性劣化の進行を遅らせてもよい。たとえばスイッチング電源においては、コイル電流の上限値を低下させることにより、電流制限を行ってもよい。
【００７８】
（第６変形例）
実施の形態ではデジタル制御電源回路を例に説明したが、本発明はそれには限定されず、アナログ制御電源回路にも適用可能である。またパルス変調方式は特に限定されない。たとえばオン時間固定方式、オフ時間固定方式、パルス周波数変調方式など、さまざまなパルス変調に適用可能である。
【００７９】
（第７変形例）
実施の形態では、電源回路２として降圧コンバータについて説明したが本発明はそれには限定されない。電源回路２は、昇圧コンバータであってもよいし昇降圧コンバータであってもよい。またトランスを用いたフォワードコンバータあるいはフライバックコンバータであってもよい。電源回路の形式に応じて出力回路２０のトポロジーは適宜変更すればよい。
【００８０】
あるいは本発明はチャージポンプ回路にも適用可能である。図５は、変形例に係る電源回路２ａの回路図である。図５のチャージポンプ回路は２倍の昇圧回路である。制御回路１０ａのＯＵＴ端子には、出力キャパシタＣｏが接続される。またＣＦ端子には、フライングキャパシタＣｆが接続される。ＧＮＤ端子は接地される。ＦＢ端子には、出力電圧ＶＯＵＴを抵抗Ｒ２１、Ｒ２２により分圧したフィードバック電圧ＶＦＢが入力される。
【００８１】
スイッチングコントローラ１０１ａは、複数のスイッチＳＷ１〜ＳＷ４、オシレータ１４０、コントローラ１４２を含む。コントローラ１４２は、オシレータ１４０が生成するクロックＣＬＫと同期して、スイッチＳＷ１〜ＳＷ４を制御する。具体的には、スイッチＳＷ２、ＳＷ３のペアをオンし、フライングキャパシタＣｆを充電する状態φ１と、スイッチＳＷ２、ＳＷ４のペアをオンし、フライングキャパシタＣｆの電荷を出力キャパシタＣｏに転送する状態φ２を、交互に繰り返す。
【００８２】
たとえば劣化検出回路１２０は、フィードバック電圧ＶＦＢにもとづいて、出力キャパシタＣｏの特性劣化（ＥＳＲの増大）を検出する。そして劣化推定値が第１しきい値を超えると、オシレータ１４０の発振周波数を高めてもよい。これにより、１サイクルで転送される電荷量が小さくなるため、出力キャパシタＣｏに流れ込む電流量を制限でき、劣化の進行を遅らせることができる。
【００８３】
（第８変形例）
実施の形態では、スイッチング電源の回路部品の劣化について説明したが、本発明はそれには限定されず、広くさまざまな回路に適用可能である。すなわち以下の技術思想により把握される発明が、本発明の範囲に含まれる。
外付けされる回路部品とともに使用される半導体集積回路が提供される。半導体集積回路は、回路部品の特性劣化と相関を有する信号を監視し、回路部品の特性劣化の程度を検出する劣化検出回路を備える。半導体集積回路は、回路部品の特性劣化の程度に応じて、動作が切りかえ可能に構成される。
【００８４】
実施の形態にもとづき、特定の語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能である。
【符号の説明】
【００８５】
２…電源回路、１０…制御回路、２０…出力回路、１００…Ａ／Ｄコンバータ、１０１…スイッチングコントローラ、１０２…誤差検出器、１０４…補償器、１０６…デジタルパルス変調器、１０８…ドライバ、１１０…スイッチング回路、１２０…劣化検出回路、１２２…演算部、１２４…判定部、１３０…通信部、１４０…オシレータ、１４２…コントローラ、２００…入力ライン、２０２…出力ライン、２０４…ドライバ、Ｍ１…スイッチングトランジスタ、Ｍ２…同期整流トランジスタ、Ｌ１…インダクタ、Ｃ１…出力平滑キャパシタ、ＳＰＷＭ…パルス信号、ＤＦＢ…フィードバックデータ、δＶ…誤差データ、ＤＤＵＴＹ…デューティ指令値。
【図１】
2015211539.tif 000003
【図２】
2015211539.tif 000004
【図３】
2015211539.tif 000005
【図４】
2015211539.tif 000006
【図５】
2015211539.tif 000007