(57)【要約】【課題】高信頼性及び／又は高効率で交流電源投入直後の突入電流を防止することができる電源装置を提供することを課題とする。【解決手段】電源回路は、交流電圧を整流する整流回路（１０３）と、前記整流回路の出力電流を積分する容量（Ｃ１）と、前記整流回路及び前記容量の間に接続される電界効果トランジスタ（ＳＷａ）と、前記容量の電圧が閾値より低い場合には前記電界効果トランジスタのゲートに第１のゲート電圧を供給し、前記容量の電圧が閾値より高い場合には前記電界効果トランジスタのゲートに第２のゲート電圧を供給する制御回路（１１５）とを有し、前記第１のゲート電圧が供給された場合の前記電界効果トランジスタの抵抗は、前記第２のゲート電圧が供給された場合の前記電界効果トランジスタの抵抗より高い。【選択図】図１
2015171297.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧を整流する整流回路と、
前記整流回路の出力電流を積分する容量と、
前記整流回路及び前記容量の間に接続される電界効果トランジスタと、
前記容量の電圧が閾値より低い場合には前記電界効果トランジスタのゲートに第１のゲート電圧を供給し、前記容量の電圧が閾値より高い場合には前記電界効果トランジスタのゲートに第２のゲート電圧を供給する制御回路とを有し、
前記第１のゲート電圧が供給された場合の前記電界効果トランジスタの抵抗は、前記第２のゲート電圧が供給された場合の前記電界効果トランジスタの抵抗より高いことを特徴とする電源回路。
【請求項２】
前記制御回路は、前記整流回路の出力電圧を基に前記閾値を設定することを特徴とする請求項１記載の電源回路。
【請求項３】
前記制御回路は、前記整流回路の出力電圧のピーク値を検出し、前記ピーク値を基に前記閾値を設定することを特徴とする請求項１又は２記載の電源回路。
【請求項４】
さらに、前記整流回路及び前記容量間に接続されるインダクタを有することを特徴とする請求項１〜３のいずれか１項に記載の電源回路。
【請求項５】
前記整流回路は、第１の出力ノード及び第２の出力ノードを有し、
前記容量は、前記第１の出力ノード及び前記第２の出力ノード間に接続され、
前記電界効果トランジスタは、前記第１の出力ノード及び前記容量間、又は前記第２の出力ノード及び前記容量間に接続されることを特徴とする請求項１〜３のいずれか１項に記載の電源回路。
【請求項６】
さらに、前記第１の出力ノード及び前記容量間、又は前記第２の出力ノード及び前記容量間に接続されるインダクタを有することを特徴とする請求項５記載の電源回路。
【請求項７】
さらに、前記容量に並列に接続されるスイッチと、
前記スイッチ及び前記容量間に接続されるダイオードとを有することを特徴とする請求項６記載の電源回路。
【請求項８】
さらに、前記整流回路の前段に接続されるローパスフィルタを有することを特徴とする請求項１〜７のいずれか１項に記載の電源回路。
【請求項９】
さらに、前記容量の電圧を入力し、前記容量の電圧のレベルをシフトする直流−直流変換回路を有することを特徴とする請求項１〜８のいずれか１項に記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路に関する。
【背景技術】
【０００２】
スイッチング電源の入力ラインにＦＥＴを直列に接続し、ＦＥＴのゲート電圧をコンデンサの充電電圧で制御して電源接続時における突入電流を抑圧する突入電流防止回路が知られている（例えば、特許文献１参照）。電流供給回路は、電源接続時にコンデンサに充電電流を供給する。スイッチング素子は、コンデンサに並列に接続される。充放電制御回路は、電源接続時にスイッチング素子をオフし、電流供給回路からの電流によりコンデンサを充電させると共に、電源切断時にスイッチング素子をオンし、コンデンサの充電電荷を放電させる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−６４４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
交流−直流電源回路は、交流電圧を直流電圧に変換し、直流の電源電圧を供給する。交流電源の投入直後に、突入電流により過剰な電流が流れ、交流電源ラインの電圧が低下し、悪影響を与える場合がある。
【０００５】
本発明の目的は、高信頼性及び／又は高効率で交流電源投入直後の突入電流を防止することができる電源装置を提供することである。
【課題を解決するための手段】
【０００６】
電源回路は、交流電圧を整流する整流回路と、前記整流回路の出力電流を積分する容量と、前記整流回路及び前記容量の間に接続される電界効果トランジスタと、前記容量の電圧が閾値より低い場合には前記電界効果トランジスタのゲートに第１のゲート電圧を供給し、前記容量の電圧が閾値より高い場合には前記電界効果トランジスタのゲートに第２のゲート電圧を供給する制御回路とを有し、前記第１のゲート電圧が供給された場合の前記電界効果トランジスタの抵抗は、前記第２のゲート電圧が供給された場合の前記電界効果トランジスタの抵抗より高い。
【発明の効果】
【０００７】
交流電源投入直後は、電界効果トランジスタの抵抗が高くなるので、突入電流を防止することができる。また、電界効果トランジスタを用いることにより、リレー回路を用いる場合に比べ、信頼性を向上させることができる。また、電界効果トランジスタを整流回路の後段に設けることにより、双方向電流のための２個の電界効果トランジスタを必要とせず、１個の電界効果トランジスタを設ければよいので、通電損失が低減し、効率が向上する。
【図面の簡単な説明】
【０００８】
【図１】図１は、本実施形態による交流（ＡＣ）−直流（ＤＣ）電源回路の構成例を示す図である。
【図２】図２は、図１のＡＣ−ＤＣ電源回路の制御方法を示すタイミングチャートである。
【図３】図３は、図１の制御回路の構成例を示す図である。
【図４】図４（Ａ）及び（Ｂ）は、図１のＡＣ−ＤＣ電源回路のシミュレーション結果を示すタイミングチャートである。
【図５】図５は、制御回路の処理方法を示すフローチャートである。
【図６】図６は、制御回路の他の構成例を示す図である。
【発明を実施するための形態】
【０００９】
図１は本実施形態による交流（ＡＣ）−直流（ＤＣ）電源回路の構成例を示す図であり、図２は図１のＡＣ−ＤＣ電源回路の制御方法を示すタイミングチャートである。ＡＣ−ＤＣ電源回路は、交流電源１０１、電磁妨害（ＥＭＩ：Electro Magnetic Interference）フィルタ１０２、整流回路１０３、突入電流防止回路１０４、力率改善（ＰＦＣ：Power Factor Correction）回路１０５、制御回路１０６、直流（ＤＣ）−直流（ＤＣ）変換回路１０７及び制御回路１０８を有する。整流回路１０３は、ダイオード１１１〜１１４を有する。突入電流防止回路１０４は、ｎチャネル電界効果トランジスタＳＷａ及び制御回路１１５を有する。力率改善回路１０５は、インダクタＬ１、ｎチャネル電界効果トランジスタ（スイッチ）ＳＷ１、ダイオードＤ１及び容量Ｃ１を有する。
【００１０】
交流電源１０１は、商用電源であり、交流電圧Ｖ１を供給する。交流電圧Ｖ１は、例えば１００〜２４０Ｖである。交流電流Ｉ１は、交流電源１０１の出力電流である。ＥＭＩフィルタ１０２は、交流電源１０１及び整流回路１０３間に接続され、交流電圧Ｖ１に対してローパスフィルタリングすることにより、スイッチングノイズ等のノイズを除去するローパスフィルタである。ＥＭＩフィルタ１０２は、整流回路１０３の前段に接続され、ノードＮ１及びＮ２間に電圧を出力する。整流回路１０３は、ＥＭＩフィルタ１０２により出力される交流電圧を整流し、整流した電圧を第１の出力ノードＮ３及び第２の出力ノードＮ４間に出力する。ダイオード１１１は、アノードがノードＮ１に接続され、カソードがノードＮ３に接続される。ダイオード１１２は、アノードがノードＮ４に接続され、カソードがノードＮ２に接続される。ダイオード１１３は、アノードがノードＮ４に接続され、カソードがノードＮ１に接続される。ダイオード１１４は、アノードがノードＮ２に接続され、カソードがノードＮ３に接続される。整流回路１０３は、ノードＮ１及びＮ２間の交流電圧を全波整流し、全波整流した電圧をノードＮ３及びＮ４間に出力する。
【００１１】
電界効果トランジスタＳＷａ及びＳＷ１は、窒化ガリウム（ＧａＮ）の高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が好ましいが、ＭＯＳ電界効果トランジスタでもよい。ＨＥＭＴは、高耐圧及び高速スイッチングの利点がある。電界効果トランジスタＳＷａは、ゲートが制御回路１１５に接続され、ソースがノードＮ４に接続され、ドレインがノードＮ７に接続される。インダクタＬ１は、ノードＮ３及びＮ５間に接続される。電界効果トランジスタＳＷ１は、ゲートが制御回路１０６に接続され、ソースがノードＮ７に接続され、ドレインがノードＮ５に接続される。ダイオードＤ１は、アノードがノードＮ５に接続され、カソードがノードＮ６に接続される。容量Ｃ１は、ノードＮ６及びＮ７間に接続される。電圧Ｖ２は、ノードＮ６及びＮ７間の電圧である。制御回路１１５は、ノードＮ３の電圧及びノードＮ６の電圧Ｖ２を入力し、電界効果トランジスタＳＷａのゲートにゲート電圧ＣＴＬを供給する。
【００１２】
容量Ｃ１は、整流回路１０３の出力電流を積分し、電圧Ｖ２を出力する。制御回路１０６は、交流電圧Ｖ１の周波数に対して高周波数のパルス電圧を、電界効果トランジスタＳＷ１のゲートに出力する。これにより、電界効果トランジスタＳＷ１は、短周期でオン及びオフを繰り返す。力率改善回路１０５は、整流回路１０３の出力電圧に対してローパスフィルタリングし、平滑化された電圧Ｖ２を出力する。これにより、電圧Ｖ２は、直流電圧となる。
【００１３】
例えば、交流電圧Ｖ１が２４０Ｖ（実効値）の場合、交流電圧Ｖ１のピーク電圧は、２４０×√２＝３７５Ｖになる。その場合、力率改善回路１０５の過渡現象により、電圧Ｖ２は約４００Ｖの直流電圧になる。
【００１４】
なお、電界効果トランジスタＳＷ１及びダイオードＤ１は、削除してもよい。その場合、ノードＮ５及びＮ６は短絡される。電界効果トランジスタＳＷ１及びダイオードＤ１を設けることにより、力率改善回路１０５を小型化することができる。
【００１５】
ＤＣ−ＤＣ変換回路１０７は、制御回路１０８の制御の下、容量Ｃ１の電圧Ｖ２を入力し、電圧Ｖ２のレベルをシフトし、シフトした直流電圧をノードＮ８及びＮ９間に出力する。例えば、ＤＣ−ＤＣ変換回路１０７は、４００Ｖの直流電圧Ｖ２を降圧し、１２Ｖの直流電圧を出力する。この場合、ＡＣ−ＤＣ電源回路は、２４０Ｖの交流電圧Ｖ１を１２Ｖの直流電圧に変換することができる。
【００１６】
図３は、図１の制御回路１１５の構成例を示す図である。制御回路１１５は、ピーク値検出部３０１、比較部３０２及び電圧設定部３０３を有する。ピーク値検出部３０１は、ノードＮ３の電圧のピーク電圧Ｖｐを検出し、ピーク電圧Ｖｐを比較部３０２に出力する。例えば、交流電圧Ｖ１が２４０Ｖの場合、ピーク電圧Ｖｐは３７５Ｖである。比較部３０２は、ノードＮ６の電圧Ｖ２及びピーク電圧Ｖｐを比較する。比較部３０２は、電圧Ｖ２がピーク電圧（閾値）Ｖｐより高い場合にはハイレベルを出力し、電圧Ｖ２がピーク電圧（閾値）Ｖｐより低い場合にはローレベルを出力する。電圧設定部３０３は、比較部３０２がローレベルを出力する場合には、第１のゲート電圧Ｖｇ１をゲート電圧ＣＴＬとして電界効果トランジスタＳＷａのゲートに供給する。また、電圧設定部３０３は、比較部３０２がハイレベルを出力する場合には、第２のゲート電圧Ｖｇ２をゲート電圧ＣＴＬとして電界効果トランジスタＳＷａのゲートに供給する。
【００１７】
第１のゲート電圧Ｖｇ１は、０Ｖより高く、第２のゲート電圧Ｖｇ２より低い。第２のゲート電圧Ｖｇ２が電界効果トランジスタＳＷａのゲートに供給された場合、電界効果トランジスタＳＷａは完全オン状態となり、電界効果トランジスタＳＷａのソース及びドレイン間の抵抗Ｒは約０Ωになる。これに対し、第１のゲート電圧Ｖｇ１が電界効果トランジスタＳＷａのゲートに供給された場合、電界効果トランジスタＳＷａは不完全オン状態となり、電界効果トランジスタＳＷａのソース及びドレイン間の抵抗Ｒは数十Ωになる。第１のゲート電圧Ｖｇ１が供給された場合の電界効果トランジスタＳＷａの抵抗Ｒは、第２のゲート電圧Ｖｇ２が供給された場合の電界効果トランジスタＳＷａの抵抗Ｒより高い。
【００１８】
次に、図２を参照しながら、図１のＡＣ−ＤＣ電源回路の制御方法を説明する。時刻ｔ１より前では、交流電源１０１がＡＣ−ＤＣ電源回路に接続されていない。電圧Ｖ１、Ｖ２及びＣＴＬは０Ｖであり、電流Ｉ１は０Ａである。ゲート電圧ＣＴＬが０Ｖであるので、電界効果トランジスタＳＷａはオフ状態である。
【００１９】
次に、時刻ｔ１では、交流電源投入により、交流電源１０１がＡＣ−ＤＣ電源回路に接続される。交流電源１０１は、交流電圧Ｖ１の供給を開始する。突入電流防止回路１０４がない場合、交流電源投入時刻ｔ１の直後に、電流Ｉ１として、過大の突入電流２０１が流れ、交流電圧Ｖ１が低下し、悪影響を与える。これは、交流電源投入時刻ｔ１の直後に、容量Ｃ１に充電のための突入電流が流れるためである。本実施形態では、突入電流防止回路１０４を設ける。ピーク値検出部３０１は、ピーク電圧Ｖｐを検出する。交流電圧Ｖ１が２４０Ｖの場合、ピーク電圧Ｖｐは３７５Ｖになる。容量Ｃ１は、整流回路１０３の出力電流を積分し、電圧Ｖ２を出力する。電圧Ｖ２は、徐々に高くなる。時刻ｔ１〜ｔ２の間では、電圧Ｖ２は、ピーク電圧（閾値）Ｖｐより低いので、比較部３０２はローレベルを出力する。すると、電圧設定部３０３は、ゲート電圧ＣＴＬとして第１のゲート電圧Ｖｇ１を電界効果トランジスタＳＷａのゲートに供給する。すると、電界効果トランジスタＳＷａの抵抗Ｒは数十Ωになる。その結果、電流Ｉ１において、突入電流２０１が流れず、小さい交流電流に抑制される。これにより、交流電源投入直後の突入電流２０１が防止され、悪影響を防止することができる。
【００２０】
時刻ｔ２では、電圧Ｖ２がピーク電圧（閾値）Ｖｐより高くなり、比較部３０２はハイレベルを出力する。すると、電圧設定部３０３は、ゲート電圧ＣＴＬとして第２のゲート電圧Ｖｇ２を電界効果トランジスタＳＷａのゲートに供給する。すると、電界効果トランジスタＳＷａの抵抗Ｒは約０Ωになり、無駄な電力損失がなくなる。時刻ｔ２以降は、突入電流２０１が発生しないので、電界効果トランジスタＳＷａの抵抗Ｒは約０Ωでよい。その後、直流電圧Ｖ２は、約４００Ｖの一定値に収束する。
【００２１】
以上のように、交流電源投入時刻ｔ１の直後は、電界効果トランジスタＳＷａの抵抗Ｒが高くなるので、突入電流２０１を防止することができる。
【００２２】
なお、電界効果トランジスタＳＷａの代わりにリレー回路を設けることも考えられる。しかし、リレー回路は、ＡＣ−ＤＣ電源回路が直流電圧を供給中には閉状態を維持しているため、リレー回路のコイル駆動電力（数百ｍＷ）が消費され続け、消費電力が高くなる。また、リレー回路の開閉頻度が低い動作の場合、リレー回路の電極の溶着、電極材料の結合により、リレー回路が開閉できなくなる場合があり、信頼性が低い。本実施形態では、リレー回路を用いずに、電界効果トランジスタＳＷａを用いるので、消費電力を低減し、信頼性を向上させることができる。
【００２３】
また、電界効果トランジスタＳＷａを整流回路１０３の前段に設けることも考えられる。しかし、整流回路１０３の前段のノードＮ１又はＮ２では、交流電流（双方向電流）が流れる。大電力用の電界効果トランジスタは、寄生ダイオードを有する一方向スイッチであるため、整流回路１０３の前段には双方向スイッチに対応する２個の電界効果トランジスタが必要になる。２個の電界効果トランジスタは、１個の電界効果トランジスタに比べ、抵抗が２倍になるため、通電損失が増大してしまう。本実施形態では、電界効果トランジスタＳＷａを整流回路１０３の後段に設けることにより、双方向電流のための２個の電界効果トランジスタを必要とせず、１個の電界効果トランジスタＳＷ１を設ければよいので、通電損失が低減し、効率が向上する。
【００２４】
図４（Ａ）及び（Ｂ）は、図１のＡＣ−ＤＣ電源回路のシミュレーション結果を示すタイミングチャートである。図４（Ａ）は交流電圧Ｖ１が１００Ｖの場合のタイミングチャートであり、図４（Ｂ）は交流電圧Ｖ１が２００Ｖの場合のタイミングチャートである。例えば、電界効果トランジスタＳＷａの閾値電圧Ｖｔｈは５Ｖである。ゲート電圧ＣＴＬにおいて、第１のゲート電圧Ｖｇ１は５Ｖであり、閾値電圧Ｖｔｈと同じである。第２のゲート電圧Ｖｇ２は、１０Ｖであり、閾値電圧Ｖｔｈより高い電圧である。
【００２５】
電圧Ｖ２がピーク電圧（閾値）Ｖｐより低い期間では、ゲート電圧ＣＴＬは、第１のゲート電圧Ｖｇ１（５Ｖ）になる。電圧Ｖ２がピーク電圧（閾値）Ｖｐより高い期間では、ゲート電圧ＣＴＬは、第２のゲート電圧Ｖｇ２（１０Ｖ）になる。これにより、交流電流Ｉ１において、交流電源投入直後の電流４０１では、突入電流が抑制されている。
【００２６】
電圧Ｖｓｗは、電界効果トランジスタＳＷａのソース及びドレイン間電圧である。電圧Ｖｓｗは、一方向の電圧になっているので、突入電流防止回路１０４において、双方向電流のための２個の電界効果トランジスタを設ける必要がなく、１個の電界効果トランジスタＳＷａを設ければよい。１個の電界効果トランジスタＳＷａを設ければ、突入電流を抑制できることが確認できる。
【００２７】
図４（Ａ）の１００Ｖ（実効値）の交流電圧Ｖ１の場合、ピーク値検出部３０１は、１００×√２＝１４４Ｖのピーク電圧（閾値）Ｖｐを検出している。電圧Ｖ２が１４４Ｖのピーク電圧Ｖｐより低い期間では、ゲート電圧ＣＴＬは、第１のゲート電圧Ｖｇ１（５Ｖ）になる。電圧Ｖ２が１４４Ｖのピーク電圧Ｖｐより高い期間では、ゲート電圧ＣＴＬは、第２のゲート電圧Ｖｇ２（１０Ｖ）になる。
【００２８】
図４（Ｂ）の２００Ｖ（実効値）の交流電圧Ｖ１の場合、ピーク値検出部３０１は、２００×√２＝２８８Ｖのピーク電圧（閾値）Ｖｐを検出している。電圧Ｖ２が２８８Ｖのピーク電圧Ｖｐより低い期間では、ゲート電圧ＣＴＬは、第１のゲート電圧Ｖｇ１（５Ｖ）になる。電圧Ｖ２が２８８Ｖのピーク電圧Ｖｐより高い期間では、ゲート電圧ＣＴＬは、第２のゲート電圧Ｖｇ２（１０Ｖ）になる。
【００２９】
交流電圧Ｖ１が１００Ｖの場合にはピーク電圧（閾値）Ｖｐが１４４Ｖになり、交流電圧Ｖ１が２００Ｖの場合にはピーク電圧（閾値）Ｖｐが２８８Ｖになる。交流電圧Ｖ１が変わると、ピーク電圧（閾値）Ｖｐも変わることが確認できる。
【００３０】
次に、第１のゲート電圧Ｖｇ１の設定方法を説明する。交流電源投入直後は、容量Ｃ１の電圧Ｖ２は０Ｖであるため、電界効果トランジスタＳＷａの抵抗Ｒと交流電源１０１の直列回路で表される。電界効果トランジスタＳＷａの抵抗Ｒは、Ｒ＝Ｖ１／Ｉｐで表される。ここで、電圧Ｖ１は、交流電源１０１の交流電圧である。電流Ｉｐは、設定したい電流Ｉ１のピーク値である。電界効果トランジスタＳＷａのデータシートを用いて、ゲート電圧ＣＴＬと抵抗Ｒの関係を調べて、第１のゲート電圧Ｖｇ１を決定することができる。
【００３１】
次に、電界効果トランジスタＳＷａの耐圧の設定方法を説明する。電界効果トランジスタＳＷａの両端に印加される最大電圧は、交流電源１０１の交流電圧Ｖ１のピーク値と等しくなり、Ｖ１×√２で表される。この最大電圧を耐圧として、電界効果トランジスタＳＷａの耐圧を設定すればよい。
【００３２】
図５は、制御回路１１５の処理方法を示すフローチャートである。制御回路１１５がマイコンである例を説明する。マイコンは、制御回路１１５として、図５のフローチャートの処理を行う。
【００３３】
まず、ステップＳ５０１では、マイコンは、ノードＮ３の電圧をアナログからデジタルに変換する。ノードＮ３の電圧は、力率改善回路１０５の入力電圧である。
【００３４】
次に、ステップＳ５０２では、マイコンは、ノードＮ６の電圧Ｖ２をアナログからデジタルに変換する。ノードＮ６の電圧Ｖ２は、力率改善回路１０５の出力電圧である。
【００３５】
次に、ステップＳ５０３では、マイコンは、ピーク値検出部３０１に対応し、ノードＮ３の電圧のピーク電圧Ｖｐを検出する。
【００３６】
次に、ステップＳ５０４では、マイコンは、比較部３０２に対応し、電圧Ｖ２がピーク電圧Ｖｐより高いか否かを判定する。電圧Ｖ２がピーク電圧Ｖｐより高い場合にはステップＳ５０５に進み、電圧Ｖ２がピーク電圧Ｖｐ以下の場合にはステップＳ５０６に進む。
【００３７】
ステップＳ５０５では、マイコンは、電界効果トランジスタＳＷａの抵抗Ｒを約０Ωにするため、ゲート電圧ＣＴＬとして第２のゲート電圧Ｖｇ２を設定し、ステップＳ５０７に進む。
【００３８】
ステップＳ５０６では、マイコンは、電界効果トランジスタＳＷａの抵抗Ｒを数十Ωにするため、ゲート電圧ＣＴＬとして第１のゲート電圧Ｖｇ１を設定し、ステップＳ５０７に進む。
【００３９】
ステップＳ５０７では、マイコンは、ゲート電圧ＣＴＬを電界効果トランジスタＳＷａのゲートに出力し、ステップＳ５０１の処理に戻る。
【００４０】
図６は、制御回路１１５の他の構成例を示す図である。制御回路１１５がアナログ回路である例を説明する。抵抗６０１は、ノードＮ３及びＮ１１間に接続される。抵抗６０２は、ノードＮ１１及び基準電位ノード（例えばグランド電位ノード）間に接続される。抵抗６０３は、ノードＮ１１及びＮ１２間に接続される。ダイオード６０４は、アノードがノードＮ１１に接続され、カソードがノードＮ１２に接続される。容量６０５は、ノードＮ１２及び基準電位ノード間に接続される。抵抗６０６は、ノードＮ６及びＮ１３間に接続される。抵抗６０７は、ノードＮ１３及び基準電位ノード間に接続される。比較器６０９は、正入力端子がノードＮ１３に接続され、負入力端子がノードＮ１２に接続される。ｎチャネル電界効果トランジスタ６１０は、ゲートが比較器６０９の出力端子に接続され、ソースがノードＮ１５に接続され、ドレインがノードＮ１４に接続される。抵抗６０８は、ノードＮ１３及びＮ１４間に接続される。抵抗ＲＨは、ノードＮ１４及びＮ１５間に接続される。抵抗ＲＬは、ノードＮ１５及び基準電位ノード間に接続される。ノードＮ１５は、電界効果トランジスタＳＷａのゲートに接続される。
【００４１】
抵抗６０１〜６０３、ダイオード６０４及び容量６０５は、図３のピーク値検出部３０１に対応する。ノードＮ１１は、抵抗６０１及び６０２により、ノードＮ３の電圧を分圧した電圧を出力する。ダイオード６０４は、ノードＮ１１からノードＮ１２へ向かう方向の電流のみ通すため、容量６０５は、ノードＮ１１の出力電圧のうちのピーク電圧を保持し、ノードＮ１２にピーク電圧Ｖｐを出力する。なお、交流電源１０１が切断されると、容量Ｃ１の蓄積電荷は、抵抗６０２及び６０３を介して、基準電位ノードに放電される。
【００４２】
抵抗６０６，６０７及び比較器６０９は、図３の比較部３０２に対応する。ノードＮ１３は、抵抗６０６及び６０７により、ノードＮ６の電圧を分圧した電圧Ｖ３を出力する。比較器６０９は、電圧Ｖ３がピーク電圧（閾値）Ｖｐより高い場合にはハイレベルを出力し、電圧Ｖ３がピーク電圧（閾値）Ｖｐより低い場合にはローレベルを出力する。
【００４３】
抵抗６０８，ＲＬ，ＲＨ及び電界効果トランジスタ６１０は、図３の電圧設定部３０３に対応する。比較器６０９がハイレベルを出力すると、電界効果トランジスタ６１０がオンし、ノードＮ１５は、第２のゲート電圧Ｖｇ２をゲート電圧ＣＴＬとして電界効果トランジスタＳＷａのゲートに出力する。また、比較器６０９がローレベルを出力すると、電界効果トランジスタ６１０がオフし、ノードＮ１５は、第１のゲート電圧Ｖｇ１をゲート電圧ＣＴＬとして電界効果トランジスタＳＷａのゲートに出力する。第２のゲート電圧Ｖｇ２は、第１のゲート電圧Ｖｇ１より高い電圧である。
【００４４】
以上のように、図３では、ピーク電圧（閾値）Ｖｐは、整流回路１０３の出力ノードＮ３のピーク電圧である。これに対して、図６では、ピーク電圧（閾値）Ｖｐは、整流回路１０３の出力ノードＮ３の電圧を分圧したノードＮ１１の電圧のピーク電圧である。ピーク値（閾値）Ｖｐは、整流回路１０３の出力ノードＮ３の電圧を基に設定されるものであればよい。
【００４５】
なお、電界効果トランジスタＳＷａは、ノードＮ３及びノードＮ５間に設けてもよい。また、インダクタＬ１は、ノードＮ４及びＮ７間に設けてもよい。また、ダイオードＤ１を電界効果トランジスタＳＷ１のソース側に接続してもよい。その場合、ダイオードＤ１は、アノードが容量Ｃ１の図１の下側電極に接続され、カソードが電界効果トランジスタＳＷ１のソースに接続される。
【００４６】
上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【００４７】
１０１  交流電源
１０２  ＥＭＩフィルタ
１０３  整流回路
１０４  突入電流防止回路
１０５  力率改善回路
１０６  制御回路
１０７  ＤＣ−ＤＣ変換回路
１０８  制御回路
１１１〜１１４  ダイオード
３０１  ピーク値検出部
３０２  比較部
３０３  電圧設定部
【図１】
2015171297.tif 000003
【図２】
2015171297.tif 000004
【図３】
2015171297.tif 000005
【図４】
2015171297.tif 000006
【図５】
2015171297.tif 000007
【図６】
2015171297.tif 000008