(57)【要約】【課題】デコーダでの電源電位の変動による固体撮像装置への影響を低減するのに有利な技術を提供する。【解決手段】固体撮像装置は、複数の画素と、信号を受けて該信号をデコードするデコーダと、前記デコーダからの信号を受けて、前記複数の画素を制御するための信号を生成する信号生成部と、電源電圧を前記デコーダに供給するための第１の電源ラインと、前記第１の電源ラインに電気的に接続され、前記電源電圧を受けるための第１の電極と、前記第１の電源ラインとは電気的に分離され、前記電源電圧を前記信号生成部に供給するための第２の電源ラインと、前記第２の電源ラインに電気的に接続され、前記電源電圧を受けるための第２の電極と、を備える。【選択図】図５
2015211234.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素と、
信号を受けて該信号をデコードするデコーダと、
前記デコーダからの信号を受けて、前記複数の画素を制御するための信号を生成する信号生成部と、
電源電圧を前記デコーダに供給するための第１の電源ラインと、
前記第１の電源ラインに電気的に接続され、前記電源電圧を受けるための第１の電極と、
前記第１の電源ラインとは電気的に分離され、前記電源電圧を前記信号生成部に供給するための第２の電源ラインと、
前記第２の電源ラインに電気的に接続され、前記電源電圧を受けるための第２の電極と、を備える
ことを特徴とする固体撮像装置。
【請求項２】
基板に配列された複数の画素と、
信号を受けて該信号をデコードするデコーダと、
前記デコーダからの信号を受けて、前記複数の画素を制御するための信号を生成する信号生成部と、
前記デコーダに電源電圧を供給するための第１の電源ラインと、
前記信号生成部に前記電源電圧を供給するための第２の電源ラインと、
前記電源電圧を受けるための電極と、
前記電極に電気的に接続され、且つ、前記第１の電源ラインと前記第２の電源ラインとを接続する接続部と、を備え、
前記接続部は、前記基板の上面に対する平面視において、前記デコーダおよび前記信号生成部の外縁よりも外側でのみ、前記第１の電源ラインと前記第２の電源ラインとを接続している
ことを特徴とする固体撮像装置。
【請求項３】
基板に配列された複数の画素と、
信号を受けて該信号をデコードするデコーダと、
前記デコーダからの信号を受けて、前記複数の画素を制御するための信号を生成する信号生成部と、
前記デコーダに電源電圧を供給するための第１の電源ラインと、
前記デコーダの電源端子と前記第１の電源ラインとを電気的に接続する第１のコンタクトプラグ群と、
前記信号生成部に前記電源電圧を供給するための第２の電源ラインと、
前記信号生成部の電源端子と前記第２の電源ラインとを電気的に接続する第２のコンタクトプラグ群と、
前記電源電圧を受けるための電極と、
前記電極に電気的に接続され、且つ、前記第１の電源ラインと前記第２の電源ラインとを接続する接続部と、
前記接続部は、前記基板の上面に対する平面視において、前記第１のコンタクトプラグ群および前記第２のコンタクトプラグ群を含む単位領域の外縁よりも外側でのみ前記第１の電源ラインと前記第２の電源ラインとを接続している
ことを特徴とする固体撮像装置。
【請求項４】
前記接続部は、
前記デコーダが受ける信号のビット数をＮとし、
前記デコーダが受ける信号で１ビット分のデータ遷移が生じたときに前記デコーダで発生する貫通電流の電流量をｉとし、
前記第２の電源ラインの電位変動の許容値をΔＶとし、
前記接続部における、前記第１の電源ラインとの接続位置から前記第２の電源ラインとの接続位置までの合成抵抗値をＲＣとしたときに、
ＲＣ≦ΔＶ／（ｉ×Ｎ）の関係が成立する
ことを特徴とする請求項２または請求項３に記載の固体撮像装置。
【請求項５】
前記第１の電源ラインおよび前記第２の電源ラインとは電気的に分離され、他の電源電圧を前記複数の画素に供給するための他の電源ラインと、
前記他の電源ラインに電気的に接続され、前記他の電源電圧を受けるための他の電極と、をさらに備える
ことを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像装置。
【請求項６】
前記デコーダは、
前記第１の電源ラインと第１の出力端子との間の経路に配された第１トランジスタと、
前記第１の出力端子と接地用の電源ラインとの間の経路に配された第２トランジスタと、
前記第１の電源ラインと第２の出力端子との間の経路に配された第３トランジスタと、
前記第２の出力端子と前記接地用の電源ラインとの間の経路に配された第４トランジスタと、
を有しており、
前記デコーダには、第１信号と、該第１信号とは反対の信号レベルの第２信号と、が入力され、
前記第１トランジスタおよび前記第４トランジスタは前記第１信号を受けて動作し、
前記第２トランジスタおよび前記第３トランジスタは前記第２信号を受けて動作する
ことを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像装置。
【請求項７】
前記デコーダの接地ノードと前記信号生成部の接地ノードとは、電気的に分離されている
ことを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
【請求項８】
前記デコーダの接地ノードと前記信号生成部の接地ノードとは、双方向ダイオードを介して接続されている
ことを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
【請求項９】
前記双方向ダイオードは、
アノードが前記デコーダの接地ノードに接続され、且つ、カソードが前記信号生成部の接地ノードに接続されたダイオードのしきい値電圧が、アノードが前記信号生成部の接地ノードに接続され、且つ、カソードが前記デコーダの接地ノードに接続されたダイオードのしきい値電圧よりも大きくなる
ように形成されている
ことを特徴とする請求項８に記載の固体撮像装置。
【請求項１０】
前記双方向ダイオードは、
アノードが前記デコーダの接地ノードに接続され、且つ、カソードが前記信号生成部の接地ノードに接続されたダイオードの数量が、アノードが前記信号生成部の接地ノードに接続され、且つ、カソードが前記デコーダの接地ノードに接続されたダイオードの数量よりも大きくなる
ように形成されている
ことを特徴とする請求項８に記載の固体撮像装置。
【請求項１１】
請求項１乃至１０のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置からの信号を処理する処理部と、を備える
ことを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置及びカメラに関する。
【背景技術】
【０００２】
固体撮像装置は、例えば、複数の画素と、各画素を駆動するための駆動部と、各画素から信号を読み出すための読出部とを備える。固体撮像装置には、駆動部や読出部にデコーダと信号生成部とが用いられたものがある。デコーダは、例えば所定のビット数の入力信号を受けて該信号をデコードする。信号生成部は、デコーダによりデコードされた信号に基づいて、各画素から信号を読み出すための制御信号を生成する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−８８７６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
デコーダが入力信号をデコードする際には電源電位の変動が生じうる。この電源電位の変動は、固体撮像装置からの信号および固体撮像装置の動作に影響をおよぼす虞がある。例えば、デコーダのうち、ある画素に対応する部分で電源電位の変動が生じた場合には、この電源電位の変動によって、該画素の画素信号の信号レベルが変わってしまうと共に、制御信号の信号レベルが変動して該画素の近傍の他の画素が駆動されてしまう虞がある。
【０００５】
電源電位の変動の固体撮像装置への影響は、多画素化に伴ってデコーダへの入力信号のビット数が大きくなると、電源電位の変動量も大きくなるため、顕著な問題となる。
【０００６】
本発明の目的は、デコーダでの電源電位の変動による固体撮像装置への影響を低減するのに有利な技術を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一つの側面は固体撮像装置にかかり、前記固体撮像装置は、複数の画素と、信号を受けて該信号をデコードするデコーダと、前記デコーダからの信号を受けて、前記複数の画素を制御するための信号を生成する信号生成部と、電源電圧を前記デコーダに供給するための第１の電源ラインと、前記第１の電源ラインに電気的に接続され、前記電源電圧を受けるための第１の電極と、前記第１の電源ラインとは電気的に分離され、前記電源電圧を前記信号生成部に供給するための第２の電源ラインと、前記第２の電源ラインに電気的に接続され、前記電源電圧を受けるための第２の電極と、を備えることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、デコーダでの電源電位の変動による固体撮像装置への影響を低減するのに有利である。
【図面の簡単な説明】
【０００９】
【図１】固体撮像装置の全体構成例を説明するための図である。
【図２】デコーダの構成例及びその動作の例を説明するための図である。
【図３】信号読出動作のタイミングチャートを説明するための図である。
【図４】デコーダおよび信号生成部のレイアウト上面図を説明するための図である。
【図５】デコーダおよび信号生成部のレイアウト上面図を説明するための図である。
【図６】デコーダおよび信号生成部の電源系を説明するための図である。
【図７】デコーダおよび信号生成部のレイアウト上面図を説明するための図である。
【図８】撮像システムの構成例を説明するためのブロック図である。
【発明を実施するための形態】
【００１０】
（１．        第１実施形態）
（１−１．  固体撮像装置の構成例）
以下、図１を参照しながら、固体撮像装置Ｉの構成例を述べる。図１（ａ）は、固体撮像装置Ｉの全体構成例を示している。固体撮像装置Ｉは、画素アレイＡＰＸと、駆動部ＵＤＲＶと、読出部ＵＲＯと、タイミングジェネレータＴＧとを備える。画素アレイＡＰＸは、例えば、シリコン基板等の半導体基板（以下、単に「基板」）に複数の画素ＰＸが複数の行および複数の列を形成するように配列された画素領域である。駆動部ＵＤＲＶは、複数の画素ＰＸを行単位で駆動する。読出部ＵＲＯは、駆動部ＵＤＲＶにより駆動された各画素ＰＸから信号を順に読み出す。タイミングジェネレータＴＧは、外部からのクロック信号ないし基準信号に基づいて、各ユニットに、対応する制御信号を供給する。
【００１１】
図１（ｂ）は、単位画素ＰＸの構成例を示している。画素ＰＸは、例えば、光電変換部ＰＤ（例えばフォトダイオード）、フローティングディフュージョンＦＤ、転送トランジスタＴＴＸ、ソースフォロワトランジスタＴＳＦ、選択トランジスタＴＳＥＬおよびリセットトランジスタＴＲＥＳを有する。
【００１２】
フローティングディフュージョンＦＤは、基板に形成された、フローティング状態の不純物領域である。転送トランジスタＴＴＸは、ゲート端子で制御信号ｐｔｘを受け、制御信号ｐｔｘが活性化されると、光電変換部ＰＤで生じた電荷をフローティングディフュージョンＦＤに転送する。フローティングディフュージョンＦＤの電位は、該転送された電荷の量に応じて変化する。
【００１３】
ソースフォロワトランジスタＴＳＦは、ゲート端子がフローティングディフュージョンＦＤに接続されており、フローティングディフュージョンＦＤの電位に基づいてソースフォロワ動作を行う。ソースフォロワトランジスタＴＳＦのソース電位は、フローティングディフュージョンＦＤの電位に応じて変化する。選択トランジスタＴＳＥＬは、ゲート端子で制御信号ｐｓｅｌを受け、制御信号ｐｓｅｌが活性化されると、ソースフォロワトランジスタＴＳＦのソース電位に応じた信号を画素信号として列信号線ＬＣに出力する。
【００１４】
リセットトランジスタＴＲＥＳは、ゲート端子で制御信号ｐｒｅｓを受け、制御信号ｐｒｅｓが活性化されると、フローティングディフュージョンＦＤの電位を初期化（リセット）する。
【００１５】
図１（ｃ）は、駆動部ＵＤＲＶの構成例を示している。駆動部ＵＤＲＶは、画素アレイＡＰＸに信号を出力して各画素ＰＸを駆動し、また、各画素ＰＸを制御する制御部としても機能する。駆動部ＵＤＲＶは、例えば、デコーダＤＥＣと、信号生成部ＳＧとを有する。デコーダＤＥＣは、例えば、タイミングジェネレータＴＧからの信号をデコードする。タイミングジェネレータＴＧからの信号は、例えば、タイミングジェネレータＴＧ内のカウンタ（不図示）のカウント値を含む。信号生成部ＳＧは、デコーダＤＥＣからの信号と、タイミングジェネレータＴＧからの制御信号とに基づいて、各画素ＰＸを駆動するための信号を生成する。
【００１６】
図１（ｄ）は、読出部ＵＲＯの構成例を示している。読出部ＵＲＯは、例えば、信号増幅部ＵＡＭＰと、信号保持部ＵＳＨと、シフトレジスタＨＳＲと、出力部ＵＯＵＴとを有する。信号増幅部ＵＡＭＰおよび信号保持部ＵＳＨは、画素アレイＡＰＸの各列に対応して配されるが、ここでは説明を容易にするため、ある１列に対応する信号増幅部ＵＡＭＰおよび信号保持部ＵＳＨを１つずつ示している。
【００１７】
信号増幅部ＵＡＭＰは、入力容量ＣＩＮと、演算増幅器ａ０と、フィードバック容量ＣＦＢと、トランジスタＴＦＢとを有する。入力容量ＣＩＮの一方の端子は、列信号線ＬＣに接続されており、他方の端子は、演算増幅器ａ０の反転入力端子に接続されている。演算増幅器ａ０の非反転入力端子には、基準電圧ないし参照電圧ＶＲＥＦが供給される。フィードバック容量ＣＦＢとトランジスタＴＦＢとは、演算増幅器ａ０の出力端子と反転入力端子との間のフィードバック経路に、互いに電気的に並列に配されている。信号増幅部ＵＡＭＰのゲインは、入力容量ＣＩＮの容量値と、フィードバック容量ＣＦＢの容量値との比で定まる。トランジスタＴＦＢは、制御信号ｐｃｌの活性化に応答して演算増幅器ａ０を初期化する。また、演算増幅器ａ０の初期化が為される際に、リセットされたときの画素ＰＸからの信号が、ノイズ成分として入力容量ＣＩＮにクランプされる。
【００１８】
信号保持部ＵＳＨは、スイッチＳＷＳＮ及びＳＷＳＳと、サンプリング容量ＣＳＨＮ及びＣＳＨＳと、スイッチＳＷＯＮ及びＳＷＯＳとを有する。スイッチＳＷＳＮとサンプリング容量ＣＳＨＮとは、信号増幅部ＵＡＭＰからの信号をサンプリングするためのサンプルホールド回路を形成している。具体的には、スイッチＳＷＳＮは、制御信号ｐｔｎの活性化に応答して導通状態になり、容量ＣＳＨＮに信号が保持される。容量ＣＳＨＮに保持された信号は、スイッチＳＷＯＮがシフトレジスタＨＳＲからの制御信号に応答して導通状態になることにより、信号線ＬＯＮに出力される。
【００１９】
スイッチＳＷＳＳ、サンプリング容量ＣＳＨＳおよびスイッチＳＷＯＳについても同様である。即ち、スイッチＳＷＳＳは、制御信号ｐｔｓの活性化に応答して導通状態になり、容量ＣＳＨＳに信号が保持される。容量ＣＳＨＳに保持された信号は、スイッチＳＷＯＳがシフトレジスタＨＳＲからの制御信号に応答して導通状態になることにより、信号線ＬＯＳに出力される。なお、上記制御信号は、シフトレジスタＨＳＲに代わって、デコーダおよび信号生成部によって生成されてもよい。
【００２０】
詳細は後述するが、容量ＣＳＨＮには、信号増幅部ＵＡＭＰをリセットしたときの信号レベル（「Ｎ信号」と称する）が保持され、容量ＣＳＨＳには、光電変換によって生じた電荷量に基づく信号レベル（「Ｓ信号」と称する）が保持される。なお、信号増幅部ＵＡＭＰが用いられない構成の場合、容量ＣＳＨＮには、画素ＰＸがリセットされた際の該画素ＰＸの信号がＮ信号として保持され、容量ＣＳＨＳには、画素ＰＸへの入射光の光量に応じた画素ＰＸの信号がＳ信号として保持される。
【００２１】
出力部ＵＯＵＴは、反転入力端子が信号線ＬＯＮに接続され、非反転入力端子が信号線ＬＯＳに接続された出力アンプであり、容量ＣＳＨＮに保持されたＮ信号と容量ＣＳＨＳに保持されたＳ信号との差分を増幅して出力する。また、読出部ＵＲＯは、出力部ＵＯＵＴからの信号のアナログデジタル変換（ＡＤ変換）するＡＤ変換部をさらに有してもよい。このようにして出力された信号に基づいて、画像データが形成される。
【００２２】
（１−２．  デコーダの構成例）
図２（ａ）は、デコーダＤＥＣの構成例を示している。ここでは説明を容易にするため、１ビット分のデコーダＤＥＣを例示しているが、ビット数に対応する複数のデコーダＤＥＣが用いられる。デコーダＤＥＣは、例えば、ＮＭＯＳトランジスタＭ１〜Ｍ４を有する。
【００２３】
トランジスタＭ１は、ＶＤＤノード（電源電圧供給用の電源端子）と出力ノードｎａ（デコード信号出力用の第１の出力端子）との間に電流経路を形成することができるように配されている。具体的には、トランジスタＭ１は、ＶＤＤノードにドレイン端子が接続され、出力ノードｎａにソース端子が接続されている。トランジスタＭ２は、出力ノードｎａとＧＮＤノード（接地用の電源端子）との間に電流経路を形成することができるように配されている。トランジスタＭ３は、ＶＤＤノードと出力ノードｎｂ（デコード信号出力用の第２の出力端子）との間に電流経路を形成することができるように配されている。また、トランジスタＭ４は、出力ノードｎｂとＧＮＤノードとの間に電流経路を形成することができるように配されている。
【００２４】
デコーダＤＥＣは、入力信号を伝搬する信号線Ｃ０及びＣ０＿ｂをさらに有しており、トランジスタＭ２およびＭ３のゲートは信号線Ｃ０に接続され、トランジスタＭ１およびＭ４のゲートは信号線Ｃ０＿ｂに接続される。信号線Ｃ０を伝搬する信号と、信号線Ｃ０＿ｂを伝搬する信号とは、互いに反対の信号レベルであり、例えば、一方の信号は、他方の信号からインバータ等を介して生成されればよい。
【００２５】
信号線Ｃ０の信号がＬの場合には、トランジスタＭ１及びＭ４が導通状態になり、トランジスタＭ２及びＭ３が非導通状態になり、その結果、ノードｎａの出力はＨとなり、ノードｎｂの出力はＬとなる。信号線Ｃ０の信号がＨの場合には、トランジスタＭ１及びＭ４が非導通状態になり、トランジスタＭ２及びＭ３が導通状態になり、その結果、ノードｎａの出力はＬとなり、ノードｎｂの出力はＨとなる。
【００２６】
ここで、信号線Ｃ０の信号と信号線Ｃ０＿ｂの信号とは、信号レベルが変化するタイミングが異なり、即ち、信号伝搬の時間差を有しうる。このことは、例えば、上述の一方の信号を他方の信号からインバータ等を介して生成する構成では、インバータによる信号遅延に起因する。その他、このことは、例えば信号線Ｃ０及びＣ０＿ｂの配線抵抗および配線容量にも起因する。
【００２７】
図２（ｂ）は、信号線Ｃ０及びＣ０＿ｂの信号の信号レベルが変化するタイミングが異なるケースを説明するためのタイミングチャートである。ここでは、信号線Ｃ０＿ｂの信号が、信号線Ｃ０の信号からインバータを介して生成された構成を考える。
【００２８】
図中では、信号線Ｃ０の信号がＬからＨに変化する時刻を「ｔ０Ａ」と示し、該変化によって信号線Ｃ０＿ｂの信号がＨからＬに変化する時刻を「ｔ０Ｂ」と示している。信号線Ｃ０＿ｂの信号は、インバータによる信号遅延により、信号線Ｃ０の信号よりも信号レベルの変化のタイミングが遅くなっている。そして、時刻ｔ０Ａ〜ｔ０Ｂの間、全てのトランジスタＭ１〜Ｍ４が導通状態となっており、ＶＤＤノードとＧＮＤノードとの間に電流経路が形成され、貫通電流が生じてしまう。この貫通電流は、基板の電位変動をもたらしうる。
【００２９】
なお、ここでは、デコーダＤＥＣでのデコードの際の基板の電位変動の一例を説明するため、上述の構成を例示したが、デコーダＤＥＣは、該構成に限られるものではなく、他の構成を採ってもよい。
【００３０】
（１−３．  画素からの信号読出動作の例）
以下、図３を参照しながら、画素ＰＸから信号を読み出す信号読出動作の例を述べる。図中では、前述の各制御信号（信号ｐｒｅｓ、ｐｃｌ、ｐｔｘ、ｐｔｎ、ｐｔｓおよびｐｓｅｌ）をそれぞれ示している。また、図中では、前述の各ユニット（画素アレイＡＰＸ、駆動部ＵＤＲＶ、読出部ＵＲＯ等）が形成された基板の電位（「基板電位ＶＳＵＢ」とする）と、信号増幅部ＵＡＭＰの出力ＯＡＭＰと、を示している。
【００３１】
ここでは、主に、デコーダＤＥＣへの入力信号が変化することによって生じうる基板電位ＶＳＵＢの電位変動に着目しながら、信号読出動作の例を述べる。よって、説明を容易にするため、図３には、デコーダＤＥＣへの入力信号が変化した際の基板電位ＶＳＵＢの電位変動を図示しており、その他の動作による電位変動については図示していない。同様の理由により、該その他の動作による信号増幅部ＵＡＭＰの出力ＯＡＭＰの変動についても図示していない。さらに説明を容易にするため、固体撮像装置Ｉの受光光量が０のケースを想定する。
【００３２】
デコーダＤＥＣには、所定のビット数の信号（データ）が入力され、例えば、カウンタからのカウント値が入力される。前述のとおり、駆動部ＵＤＲＶの信号生成部ＳＧは、デコーダＤＥＣからの信号と、タイミングジェネレータＴＧからの制御信号とに基づいて、各画素ＰＸを行単位で駆動するための信号を生成する。
【００３３】
例えば、デコーダＤＥＣに３ビットデータが入力される構成を考えた場合、例えば、デコーダＤＥＣが“０００”を受けたとき、信号生成部ＳＧにより画素アレイＡＰＸの第１行の各画素ＰＸを駆動するための信号が生成される。また、例えば、デコーダＤＥＣが“００１”を受けたとき、信号生成部ＳＧにより画素アレイＡＰＸの第２行の各画素ＰＸを駆動するための信号が生成される。以下、同様にして、例えば、デコーダＤＥＣが“１１１”を受けたとき、信号生成部ＳＧにより画素アレイＡＰＸの第８行の各画素ＰＸを駆動するための信号が生成される。
【００３４】
ここで、例えば、デコーダＤＥＣへの入力信号が“０００”から“００１”に変化する、“０１１”から“１００”に変化する等、デコーダＤＥＣへの入力信号のデータ遷移のタイミングを「時刻ｔ０」とする。図２（ｂ）を参照しながら述べたように、時刻ｔ０では、デコーダＤＥＣで貫通電流が生じる。この貫通電流によって、基板電位ＶＳＵＢでは電位変動が生じうる。図３では、基板電位ＶＳＵＢの電位変動量を「ΔＶ（ｔ０）」と示している。基板電位ＶＳＵＢは、その後、時間の経過と共に本来の電位に徐々に戻っていく。即ち、ある時刻ｔでの基板電位ＶＳＵＢの電位変動量をΔＶ（ｔ）としたときに、ｔが大きくなると、ΔＶ（ｔ）は０に近づく。
【００３５】
その後、時刻ｔ１〜ｔ１０では、該デコーダＤＥＣへの入力信号が変化したことに応じて、対応する各画素ＰＸから信号を読み出す信号読出動作が開始される。
【００３６】
時刻ｔ１では、信号ｐｒｅｓをハイレベル（以下、単に「Ｈ」と示す）からローレベル（以下、単に「Ｌ」と示す）にし、信号ｐｓｅｌをＬからＨにする。信号ｐｒｅｓをＬにすることによって、フローティングディフュージョンＦＤのリセットを終了する。また、信号ｐｓｅｌをＨにすることによって、選択トランジスタＴＳＥＬが導通状態になる。これにより、ソースフォロワトランジスタＴＳＦがソースフォロワ動作を開始し、列信号線ＬＣには、上記リセット後のフローティングディフュージョンＦＤの電位にしたがう信号が出力される。
【００３７】
時刻ｔ２では、信号ｐｃｌをＨにする。これにより、トランジスタＴＦＢが導通状態になり、演算増幅器ａ０が初期化され、その出力ＯＡＭＰはＶＲＥＦとなる。また、リセットされたときの画素ＰＸからの信号がノイズ成分として入力容量ＣＩＮにクランプされる。
【００３８】
時刻ｔ３では、信号ｐｃｌをＬにする。これにより、トランジスタＴＦＢが非導通状態になり、演算増幅器ａ０の初期化を終了し、入力容量ＣＩＮへのノイズ成分のクランプを完了する。なお、時刻ｔ３では、電位変動が生じた基板電位ＶＳＵＢが、まだ定常状態になっておらず（元の電位に戻っておらず）、信号増幅部ＵＡＭＰの出力ＯＡＭＰは、ＶＲＥＦから変化している。
【００３９】
時刻ｔ４では、信号ｐｔｎをＨにする。これにより、スイッチＳＷＳＮが導通状態になり、容量ＣＳＨＮにはＮ信号が書き込まれる。Ｎ信号は、信号増幅部ＵＡＭＰがリセットされたときの信号増幅部ＵＡＭＰからの信号であり、回路構成ないし素子特性ばらつき等に起因するオフセットノイズに相当する。
【００４０】
時刻ｔ５では、信号ｐｔｎをＬにする。これにより、スイッチＳＷＳＮが非導通状態になり、Ｎ信号が容量ＣＳＨＮに保持される。
【００４１】
時刻ｔ６では、信号ｐｔｘをＨにする。これにより、転送トランジスタＴＴＸが導通状態になり、光電変換部ＰＤで生じた電荷のフローティングディフュージョンＦＤへの転送を終了する。
【００４２】
時刻ｔ７では、信号ｐｔｘをＬにする。これにより、転送トランジスタＴＴＸが非導通状態になり、上記電荷転送を終了する。
【００４３】
時刻ｔ８では、信号ｐｔｓをＨにする。これにより、スイッチＳＷＳＳが導通状態になり、容量ＣＳＨＳにはＳ信号が書き込まれる。Ｓ信号は、光電変換によって生じた電荷量に基づく画素ＰＸからの信号であり、前述のオフセットノイズと、画素ＰＸへの入射光の光量に応じた信号成分とを含みうる。
【００４４】
時刻ｔ９では、信号ｐｔｓをＬにする。これにより、スイッチＳＷＳＳが非導通状態になり、Ｓ信号が容量ＣＳＨＳに保持される。
【００４５】
時刻ｔ１０では、信号ｐｓｅｌをＬにする。これにより、選択トランジスタＴＳＥＬが非導通状態になり、ソースフォロワトランジスタＴＳＦがソースフォロワ動作を終了する。
【００４６】
その後、容量ＣＳＨＮ及びＣＳＨＳに保持されたＮ信号およびＳ信号は、シフトレジスタＨＳＲからの制御信号に基づいて信号線ＬＯＮ及び信号線ＬＯＳに列ごとに順に出力され、Ｎ信号とＳ信号との差分が出力部ＵＯＵＴより順に出力される。以上のようにして、１行分の画素ＰＸからの信号読出が為される。
【００４７】
ここで、固体撮像装置Ｉの受光光量が０の場合、Ｎ信号とＳ信号とは信号レベルが互いに等しくなる。しかし、基板電位ＶＳＵＢの電位変動によって、時刻ｔ３以降、信号増幅部ＵＡＭＰの出力ＯＡＭＰが変化しており、Ｎ信号とＳ信号とに信号レベルの差ΔＶＳＮが生じてしまう。例えば、Ｎ信号の保持が完了する時刻ｔ５での基板電位ＶＳＵＢと、Ｓ信号の保持が完了する時刻ｔ９での基板電位ＶＳＵＢとの差の絶対値（時刻ｔ５〜ｔ９での基板電位ＶＳＵＢの変化分）をΔＶｔ５−ｔ９とする。この場合、Ｎ信号とＳ信号との信号レベルの差ΔＶＳＮは、
ΔＶＳＮ＝ΔＶｔ５−ｔ９×Ａ×ＧＳＦ×ＧＡＭＰ、
Ａ      ：係数、
ＧＳＦ  ：ソースフォロワトランジスタＴＳＦのゲイン、
ＧＡＭＰ：信号増幅部ＵＡＭＰのゲイン、
と表せる。なお、係数Ａは、基板電位ＶＳＵＢによるフローティングディフュージョンＦＤの電位変動率であり、寄生抵抗や寄生容量等に依存するため、画素位置によって異なる値である。
【００４８】
上述の基板電位ＶＳＵＢの電位変動は、以下に例示する問題をもたらす。
【００４９】
例えば、第１に、信号生成部ＳＧから各画素ＰＸに制御信号を供給するための信号線（以下、「制御信号線」という）の信号レベルが変化してしまう。例えば、制御信号ｐｓｅｌがＬの場合、制御信号ｐｓｅｌの信号レベルは信号生成部ＳＧのＧＮＤノードの電位に略等しいため、該ＧＮＤノードの電位変動によって該信号レベルが変化する。また、制御信号ｐｓｅｌがＨの場合、制御信号ｐｓｅｌの信号レベルは信号生成部ＳＧのＶＤＤノードの電位に略等しいため、該ＶＤＤノードの電位変動によって該信号レベルが変化する。このことは、固体撮像装置の誤動作をもたらしうる。
【００５０】
例えば、第２に、上記制御信号線とフローティングディフュージョンＦＤとの間には寄生容量が存在するため、制御信号線の信号レベルが変化することによってフローティングディフュージョンＦＤの電位が変動してしまう。このことは、基板電位ＶＳＵＢの電位変動による画素アレイＡＰＸへの影響を低減するために画素アレイＡＰＸの電源系と駆動部ＵＤＲＶの電源系とを互いに独立させた構成においても生じうる。
【００５１】
（１−４．  駆動部の上面レイアウトの参考例）
図４は、参考例の駆動部（「駆動部ＵＤＲＶ’」とする）の電源系を説明するための上面レイアウトの模式図である。ここでは、駆動部ＵＤＲＶ’のＶＤＤノード側およびＧＮＤノード側のうちのＶＤＤノード側に着目して述べる。
【００５２】
デコーダＤＥＣおよび信号生成部ＳＧの上には、電源ラインＭ１〜Ｍ２が配されている。電源ラインＭ１は、例えば、基板上の第１配線層に配されており、電源ラインＭ２は、例えば、第１配線層よりも上の第２配線層に配されている。電源ラインＭ１と電源ラインＭ２とは、ビアＶ１を介して電気的に接続されている。また、デコーダＤＥＣおよび信号生成部ＳＧのＶＤＤノードと電源ラインＭ１とは、コンタクトプラグＣＴを介して電気的に接続されている。電極ＰＡＤは、電源ラインＭ２に電気的に接続されており、外部から電源電圧ＶＤＤを受ける。このような構成により、デコーダＤＥＣおよび信号生成部ＳＧには電源電圧ＶＤＤが供給される。
【００５３】
デコーダＤＥＣの上に配された電源ラインＭ１と、信号生成部ＳＧの上に配された電源ラインＭ１とを、これらを区別するため、「電源ラインＭ１１」、「電源ラインＭ１２」、とそれぞれ示す。本明細書において、これらを特に区別しない場合には、単に「電源ラインＭ１」と示す。
【００５４】
電源ラインＭ１１とＭ１２とは、ある一方向に沿って配されており、且つ、電源ラインＭ２は、それと交差する方向に沿って配されている。このように、平面視（基板の上面に対する平面視。以下、同様。）において、電源ラインＭ１〜Ｍ２は格子状に配されている。この構造によると、駆動部ＵＤＲＶ’の全体にわたって一様に電源電圧を供給することができるが、その一方で、信号生成部ＳＧは、デコーダＤＥＣで生じうる前述の基板電位ＶＳＵＢの電位変動の影響を受けやすい。
【００５５】
なお、本参考例では２層配線構造を例示したが、この構造に限られるものではなく、３層以上の配線構造でもよいし、ビアＶ１を用いないで、電源ラインＭ１とＭ２とが互いに同じ配線層に配された構造でもよい。
【００５６】
（１−５．  第１実施形態に係る駆動部の上面レイアウトの例）
図５は、第１実施形態に係る駆動部ＵＤＲＶの電源系を説明するための上面レイアウトの模式図である。駆動部ＵＤＲＶでは、デコーダＤＥＣの電源系と信号生成部ＳＧの電源系とが、互いに独立している。デコーダＤＥＣに供給する電源電圧を「電源電圧ＶＤＤ１」とし、信号生成部ＳＧに供給する電源電圧を「電源電圧ＶＤＤ２」とする。これらは、互いに同じ電圧でもよいが、少なくとも半導体チップの内部においては互いに独立している。
【００５７】
具体的には、デコーダＤＥＣに電源電圧ＶＤＤ１を供給するための電極ＰＡＤ１及び電源ラインＭ１１と、信号生成部ＳＧに電源電圧ＶＤＤ２を供給するための電極ＰＡＤ２及び電源ラインＭ１２と、は電気的に分離されている。
【００５８】
本実施形態では、デコーダＤＥＣの電源系と信号生成部ＳＧの電源系とが互いに独立した電源分離構成を採っている。そのため、信号生成部ＳＧは、前述の参考例に比べて、デコーダＤＥＣで生じうる前述の基板電位ＶＳＵＢの電位変動の影響を受けにくい。よって、本実施形態によると、デコーダでの電位変動による固体撮像装置Ｉへの影響を低減するのに有利である。
【００５９】
本実施形態では、駆動部ＵＤＲＶのＶＤＤノード側およびＧＮＤノード側のうちのＶＤＤノード側に着目して述べたが、上記電源分離構成は、ＶＤＤノード側およびＧＮＤノード側の双方に適用されてもよい。
【００６０】
図６は、駆動部ＵＤＲＶの電源系を説明するための図である。図６（ａ）では、デコーダＤＥＣは、電源電圧ＶＤＤ１を受けるＶＤＤ１ノードと、それに対応する接地ノードであるＧＮＤ１ノードとの間に配されている。また、信号生成部ＳＧは、電源電圧ＶＤＤ２を受けるＶＤＤ２ノードと、それに対応する接地ノードであるＧＮＤ２ノードとの間に配されている。ＶＤＤ１ノードとＶＤＤ２ノードとは電気的に分離されており、且つ、ＧＮＤ１ノードとＧＮＤ２ノードとは電気的に分離されている。
【００６１】
前述のとおり、デコーダＤＥＣでの貫通電流によってＶＤＤ１ノードで電位変動が生じうるが、該貫通電流はＧＮＤ１ノードに放出されるため、ＧＮＤ１ノードにおいても、ＶＤＤ１ノードの電位変動に略等しい電位変動が生じうる。図６（ａ）の構成によると、ＶＤＤ１ノードとＶＤＤ２ノードとが電気的に分離されている他、ＧＮＤ１ノードとＧＮＤ２ノードとが電気的に分離されているため、信号生成部ＳＧは、デコーダＤＥＣでの電位変動の影響を受けにくい。
【００６２】
また、駆動部ＵＤＲＶは、図６（ｂ）に例示されるように、ＧＮＤ１ノードとＧＮＤ２ノードとが双方向ダイオードＢＤを介して互いに接続された構成を採ってもよい。即ち、駆動部ＵＤＲＶは、アノードがＧＮＤ１ノードに接続され、カソードがＧＮＤ２ノードに接続された第１のダイオードと、アノードがＧＮＤ２ノードに接続され、カソードがＧＮＤ１ノードに接続された第２のダイオードと、を含みうる。図６（ｂ）の構成によると、ＧＮＤ１ノードとＧＮＤ２ノードとは、これらの電位変動が、第１および第２のダイオードのしきい値電圧よりも小さい場合には、互いに影響を受けない。
【００６３】
なお、ダイオードのしきい値電圧は、ダイオードに流れる電流が所定の電流密度になる順方向電圧で定められてもよいし、該ダイオードのＰＮ接合のポテンシャル障壁に基づいて定められてもよい。
【００６４】
ＧＮＤ１ノードでの電位変動はＧＮＤ２ノードでの電位変動よりも大きいため、第１のダイオードは、そのしきい値電圧が、第２のダイオードのしきい値電圧よりも大きくなるように設けられてもよい。或いは、しきい値電圧が互いに異なる第１および第２のダイオードを設ける代わりに、図６（ｃ）に例示されるように、２以上の第１のダイオードが直列に接続された構成が採られてもよい。
【００６５】
その他、固体撮像装置Ｉは、基板電位ＶＳＵＢの電位変動による画素アレイＡＰＸへの影響を低減するため、画素アレイＡＰＸの電源系がさらに独立した構成を採ってもよい。
【００６６】
例えば、図２〜３を参照しながら述べた基板電位ＶＳＵＢの電位変動の例では、デコーダＤＥＣでの貫通電流の量は、デコーダＤＥＣへの入力信号の信号値によって異なりうる。例えば、デコーダＤＥＣへの入力信号のビット数が３の場合、例えば、入力信号が“０００”から“００１”に変化する第１ケースでは、３ビットのうち第１の位の１ビットのみ信号値が変わる。これに対して、入力信号が“００１”から“０１０”に変化する第２ケースでは、３ビットのうち第１〜第２の位の２ビットの信号値が変わるため、前述の第１ケースの２倍の量の貫通電流が生じる。また、例えば、入力信号が“０１１”から“１００”に変化する第３ケースでは、３ビットのうち第１〜第３の位の全てのビットの信号値が変わるため、前述の第１ケースの３倍の量の貫通電流が生じる。即ち、この例では、ｋを１以上の整数として、第２ｋ行ごとに貫通電流の量が異なる。そのため、画像データにおけるノイズ成分が行ごとに変わってしまい、画像の縞状のノイズが形成される等、画像の品質低下をもたらしうる。
【００６７】
そこで、固体撮像装置Ｉは、画素アレイＡＰＸの電源系がさらに独立した構成を採ることによって、画像データの上記ノイズ成分が低減され、画像の品質を向上させることができる。
【００６８】
（２．        第２実施形態）
図７は、第２実施形態に係る駆動部ＵＤＲＶの電源系を説明するための上面レイアウトの模式図である。本実施形態は、主に、電源ラインＭ１１とＭ１２とが、デコーダＤＥＣでの電位変動による信号生成部ＳＧへの影響が小さくなるように、互いに電気的に接続されている、という点で前述の第１実施形態と異なる。
【００６９】
電源ラインＭ２（接続部）は、図７（ａ）〜（ｃ）に例示されるように、電源電圧ＶＤＤを受ける電極ＰＡＤ３に接続されており、且つ、電源ラインＭ１１とＭ１２とを、それらの端部領域でのみ電気的に接続している。
【００７０】
端部領域は、例えば、図７（ａ）に例示されるように、平面視において、少なくとも、デコーダＤＥＣおよび信号生成部ＳＧの外縁よりも外側である。図７（ａ）では、電源ラインＭ２が、電源ラインＭ１１とＭ１２とを、これらの両端でのみ電気的に接続する構成を例示したが、図７（ｂ）に例示されるように、これらを、電極ＰＡＤ３側の一方の端でのみ電気的に接続する構成でもよい。或いは、端部領域は、例えば、図７（ｃ）に例示されるように、平面視において、少なくとも、デコーダＤＥＣおよび信号生成部ＳＧに電源電圧ＶＤＤを供給するためのコンタクトプラグＣＴの群を含む単位領域の外縁よりも外側である。
【００７１】
これらの構成によると、デコーダＤＥＣでの貫通電流による電源ラインＭ１１の電位変動が、電源ラインＭ１２に伝搬しにくくなり、該変異変動による信号生成部ＳＧへの影響（特に、その中央領域への影響）が小さくなる。よって、本実施形態によっても、デコーダでの電位変動による固体撮像装置Ｉへの影響を低減するのに有利である。
【００７２】
ここで、デコーダＤＥＣへの入力信号のビット数をＮとし、デコーダＤＥＣへの入力信号で１ビット分のデータ遷移が生じたときにデコーダＤＥＣで発生する貫通電流の電流量をｉとする。このとき、デコーダＤＥＣへの入力信号で全ビットについてデータ遷移が生じた場合でも（最大でも）、貫通電流の量はｉ×Ｎである。よって、電源ラインＭ１２の電位変動の許容値をΔＶとしたとき、電源ラインＭ２は、電源ラインＭ１１との接続位置から電源ラインＭ１２との接続位置までの合成抵抗値をＲＣとしたときに、ＲＣ≦ΔＶ／（ｉ×Ｎ）の関係が成立するように設けられればよい。
【００７３】
また、電源ラインＭ１１の電位変動の電源ラインＭ１２への伝搬量を低減するため、電源ラインＭ１２に１以上の容量素子を接続してもよい。具体的には、信号生成部ＳＧに、前述のＶＤＤノードとＧＮＤノードとの間に、ＭＯＳキャパシタ等の容量素子が配される。複数の容量素子を用いる場合には、各容量素子は所定の間隔で配置されてもよい。
【００７４】
以上の２つの実施形態を例示したが、本発明はこれらに限られるものではなく、目的等に応じて、その一部を変更してもよいし、各実施形態の一部の特徴を組み合わせてもよい。
【００７５】
（３．        撮像システム）
図８は、カメラ等に代表される撮像システム８００の構成例を示すブロック図である。撮像システム８００は、例えば、前述の固体撮像装置Ｉ、光学系８１０、映像信号処理部８３０、記録・通信部８４０、タイミング制御部８５０、システム制御部８６０、及び、再生・表示部８７０を含む。
【００７６】
レンズ等の光学系８１０を介して入射した被写体からの光は、固体撮像装置Ｉにより検知される。固体撮像装置Ｉは、タイミング制御部８５０からの信号に基づいて、各画素ＰＸからの信号を取得し、画素信号として映像信号処理部８３０に出力する。映像信号処理部８３０は、固体撮像装置Ｉからの信号を受けて、タイミング制御部８５０からの信号に基づいて、画像データを形成する。
【００７７】
映像信号処理部８３０によって形成された画像データは、記録・通信部８４０に出力され、又は、再生・表示部８７０に出力される。記録・通信部８４０は、画像データを受けて、システム制御部８６０との間でデータ通信を行うこともできるし、不図示の記録媒体に記録することもできる。再生・表示部８７０は、画像データに基づいて、動画を再生し、又は、静止画を表示する。
【００７８】
システム制御部８６０は、撮像システム８００の全体の動作を制御し、例えば、光学系８１０、記録・通信部８４０、タイミング制御部８５０、再生・表示部８７０、その他の各ユニットの動作を制御する。また、システム制御部８６０は、例えば、不図示の記録媒体を有しており、該記録媒体から、撮像システム８００の動作を制御するためのプログラム等を読み出し、該プログラム等に基づいて上述の制御動作を行う。また、システム制御部８６０は、例えばユーザの操作に応じて駆動モードを切り替えることも可能である。例えば、各画素ＰＸの駆動方法ないし駆動順序を変更することも可能であるし、電子ズーム等によって画角を変更することも可能である。
【符号の説明】
【００７９】
ＰＸ：画素、ＤＥＣ：デコーダ、ＳＧ：信号生成部、Ｍ１１：第１の電源ライン、ＰＡＤ１：第１の電極、Ｍ１２：第２の電源ライン、ＰＡＤ２：第２の電極。
【図１】
2015211234.tif 000003
【図２】
2015211234.tif 000004
【図３】
2015211234.tif 000005
【図４】
2015211234.tif 000006
【図５】
2015211234.tif 000007
【図６】
2015211234.tif 000008
【図７】
2015211234.tif 000009
【図８】
2015211234.tif 000010