(57)【要約】【課題】回路を複雑化することなく、所望の特性を得ること。【解決手段】多層回路基板１０を備える高周波回路装置１において、高周波回路を構成する電子部品２０であって、電気伝導性部材によって構成される筐体２００内に素子２１０が収容された電子部品２０が載置される側の面に形成される外層１４と、外層１４に形成される伝送線路の基準電位となる少なくとも１つの内層１６と、を有し、電子部品２０の筐体２００は、内層１６に対して接触ランド１６ａによって電気的に接続されている、ことを特徴とする。【選択図】図１
2015171126.tif 000002
【特許請求の範囲】
【請求項１】
多層回路基板を備える高周波回路装置において、
高周波回路を構成する電子部品であって、電気伝導性部材によって構成される筐体内に素子が収容された電子部品が載置される側の面に形成される外層と、
前記外層に形成される伝送線路の基準電位となる少なくとも１つの内層と、を有し、
前記電子部品の前記筐体は、前記内層に対して接触ランドによって電気的に接続されている、
ことを特徴とする高周波回路装置。
【請求項２】
前記電子部品は、前記内層に接続された電気伝導性の筐体内に収容され、一端を開放端とし、他端を給電ピンと電気的に接続するヘリカル状コイルと、前記ヘリカル状コイルとの距離を調整可能な態様にて保持され、前記ヘリカル状コイルの前記開放端との距離を調整することで共振周波数を設定可能な調整部材を有することを特徴とする請求項１に記載の高周波回路装置。
【請求項３】
前記電子部品の前記共振周波数を抑圧帯域として有することを特徴とする請求項２に記載の高周波回路装置。
【請求項４】
前記外層と前記内層との距離をｄ（単位：ｍ）とし、これらの間に配置される誘電体層の誘電率をεとし、前記共振周波数における電気信号の自由空間波長をλ（単位：ｍ）とした場合に、ｄ＜λ／２００√εを満たすように前記誘電体層の厚さが設定されていることを特徴とする請求項２または３に記載の高周波回路装置。
【請求項５】
高周波回路装置が形成される多層回路基板において、
高周波回路を構成する電子部品であって、電気伝導性部材によって構成される筐体内に素子が収容された電子部品が載置される側の面に形成される外層と、
前記外層に形成される伝送線路の基準電位となる少なくとも１つの内層と、を有し、
前記内層には、前記電子部品の前記筐体を電気的に接続するための接触ランドが形成されている、
ことを特徴とする多層回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波回路装置および多層回路基板に関するものである。
【背景技術】
【０００２】
特許文献１には、高周波部品（フィルタ）の電気特性を向上させる例として、回路構成にコンデンサ、コイルを含み、共振器とコンデンサを直列に接続した構成とし、フィルタ回路の減衰域において共振器の等価インダクタンスと直列コンデンサとが直列共振する共振器トラップを備え、高周波用フィルタ装置を実現する技術が開示されている。このような技術によれば、共振器を用いてトラップ回路を構成することとしたので、部品の小型化、軽量化を図りつつフィルタ特性を向上することができ、また、回路を構成する素子数を減らして、コストダウンおよび損失の低減を図ることができる。
【０００３】
また、特許文献２には、電源層、グランド層等のベタパターンを含んで構成された多層回路基板において、ベタパターンに接続した部品リードが挿入されるスルーホールと、ベタパターンのスルーホール周辺にベタパターンを剥離して形成した熱放散を抑制するピットとを具備し、はんだ処理工程におけるスルーホールからベタパターンへの熱放散をピットにより抑制することを特徴とした技術が開示されている。このような技術によれば、はんだ付け時におけるはんだ上がり性の改善を図ることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平０７−９４３２４号公報
【特許文献２】特開２００５−１２０８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、特許文献１に開示された技術では、減衰特性を向上させるためにトラップ回路の追加が必要となり、回路が複雑化するという問題がある。
【０００６】
また、特許文献２に開示された技術では、スルーホールの構造により特性が劣化する場合があることから、安定した動作とその信頼性の確保が難しいという問題点がある。
【０００７】
本発明は、以上の点に鑑みてなされたものであり、回路を複雑化することなく、所望の特性を得ることが可能な高周波回路装置および多層回路基板を提供することを目的としている。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明は、多層回路基板を備える高周波回路装置において、高周波回路を構成する電子部品であって、電気伝導性部材によって構成される筐体内に素子が収容された電子部品が載置される側の面に形成される外層と、前記外層に形成される伝送線路の基準電位となる少なくとも１つの内層と、を有し、前記電子部品の前記筐体は、前記内層に対して接触ランドによって電気的に接続されている、ことを特徴とする。
このような構成によれば、回路を複雑化することなく、所望の特性を得ることが可能となる。
【０００９】
また、本発明は、前記電子部品は、前記内層に接続された電気伝導性の筐体内に収容され、一端を開放端とし、他端を給電ピンと電気的に接続するヘリカル状コイルと、前記ヘリカル状コイルとの距離を調整可能な態様にて保持され、前記ヘリカル状コイルの前記開放端との距離を調整することで共振周波数を設定可能な調整部材を有することを特徴とする。
このような構成によれば、調整部材を操作することで、周波数特性を調整することが可能になる。
【００１０】
また、本発明は、前記電子部品の前記共振周波数を抑圧帯域として有することを特徴とする。
このような構成によれば、抑圧帯域の特性を正確に設定することができる。
【００１１】
また、本発明は、前記外層と前記内層との距離をｄ（単位：ｍ）とし、これらの間に配置される誘電体層の誘電率をεとし、前記共振周波数における電気信号の自由空間波長をλ（単位：ｍ）とした場合に、ｄ＜λ／２００√εを満たすように前記誘電体層の厚さが設定されていることを特徴とする。
このような構成によれば、所望の特性を得るとともに、高周波回路の損失を少なくすることができる。
【００１２】
また、本発明は、高周波回路装置が形成される多層回路基板において、高周波回路を構成する電子部品であって、電気伝導性部材によって構成される筐体内に素子が収容された電子部品が載置される側の面に形成される外層と、前記外層に形成される伝送線路の基準電位となる少なくとも１つの内層と、を有し、前記内層には、前記電子部品の前記筐体を電気的に接続するための接触ランドが形成されていることを特徴とする。
このような構成によれば、回路を複雑化することなく、所望の特性を得ることが可能となる。
【発明の効果】
【００１３】
本発明によれば、回路を複雑化することなく、所望の特性を得ることが可能な高周波回路装置および多層回路基板を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係る高周波回路装置の構成例を示す断面図である。
【図２】図１に示す電子部品の具体的な構成例を示す図である。
【図３】図２に示す電子部品の内部の構造を示す図である。
【図４】図２に示す電子部品の調整ねじとヘリカル状コイルの位置関係を示す図である。
【図５】接触ランドの構成例を示すである。
【図６】非接触ランドの構成例を示すである。
【図７】サーマルランドの構成例を示すである。
【図８】回路シミュレーションで使用した複数の接触ランドと複数のサーマルランドがそれぞれ形成された内層の一例を示す図である。
【図９】回路シミュレーションで用いた多層回路基板の構成を示す図である。
【図１０】回路シミュレーションの結果をまとめた図である。
【図１１】回路シミュレーションの結果を示すグラフである。
【図１２】等価的な容量を増減させた場合のＳ２１特性を示すグラフである。
【図１３】内層の厚さを変えた場合のＳ２１特性を示すグラフである。
【図１４】図１３に示すグラフで使用した多層回路基板の構成を示す図である。
【発明を実施するための形態】
【００１５】
次に、本発明の実施形態について説明する。
【００１６】
（Ａ）実施形態の構成の説明
図１は、本発明の実施形態に係る高周波回路装置の構成例を模式的に示す断面図である。この図１に示すように、本発明の実施形態に係る高周波回路装置１は、フィルタ回路であって、多層回路基板１０と電子部品２０とを有している。多層回路基板１０は、誘電体層１１，１２，１３、外層１４，１５、および、内層１６，１７を有している。電子部品２０は、筐体２００、接地端子２０５、給電ピン２０６、および、内蔵素子２１０を有している。
【００１７】
ここで、多層回路基板１０を構成する誘電体層１１，１２，１３は、電気絶縁性を有する樹脂等によって構成される。なお、樹脂の種類としては、例えば、エポキシ、ポリイミド、ポリエチレン、ポリテトラフルオロエチレン、および、ポリフェニレンエーテル等がある。
【００１８】
外層１４，１５および内層１６，１７は、例えば、銅等の電気伝導性を有する金属薄板によって構成され、必要に応じて配線パターンが形成されている。図１の例では、誘電体層１１および誘電体層１２の間に内層１６が配置され、誘電体層１２および誘電体層１３の間に内層１７が配置され、これらが積層して接合されるとともに、誘電体層１１，１３のそれぞれの表面に外層１４，１５が配置されている。なお、図１の例では、内層は２枚とされているが、内層を１枚としたり、３枚以上としたりするようにしてもよい。
【００１９】
電子部品２０は、電気伝導性を有する筐体２００内に内蔵素子２１０が収容されて構成される。接地端子２０５は、電気伝導性を有する金属によって構成され、筐体２００に接続されている。給電ピン２０６は、電気伝導性を有する金属によって構成され、内蔵素子２１０に接続されている。内蔵素子２１０は、例えば、抵抗素子、インダクタンス素子、または、抵抗素子、共振素子等によって構成される。
【００２０】
なお、図１では、フィルタ回路を構成する電子部品として、電子部品２０のみを示しているが、実際にはこれ以外の電子部品も多層回路基板１０上に配置されている。また、電子部品２０は、筐体２００を備えていなくてもよい。
【００２１】
図２は、図１に示す電子部品２０の具体例を示す図である。図２に示す例では、電子部品２０は、所定の周波数ｆを共振周波数とする共振器であり、後述するように導電性の筐体内にヘリカル状コイルが配置されて構成され、直列共振によって対象となる周波数帯域を選択的に減衰させる。すなわち、図２に示す電子部品２０は、所定の周波数ｆを抑圧帯域とするトラップ回路として動作する。ここで、図２に示す電子部品２０は、非磁性であって、導電性を有する立方体形状の筐体２００の上面２０１に、共振周波数を調整するための調整ねじ２０３が設けられている。調整ねじ２０３は、非磁性の導電性部材によって構成される。また、筐体２００の下面には、電子部品２０を多層回路基板１０に取り付けるための接地端子２０４，２０５が設けられるとともに、後述するヘリカル状コイルの一端に接続された給電ピン２０６が設けられている。
【００２２】
図３は、図２に示す電子部品２０の内部の構成例を示す図である。この図３に示すように、電子部品２０の筐体２００の内部には、内蔵素子としてのヘリカル状コイルモジュール２１０が配置されている。ここで、ヘリカル状コイルモジュール２１０は、例えば、樹脂等の絶縁体によって構成され、底面形状が略正方形である直方体形状を有する底部２１１と、底部２１１と一体的に構成されるとともに、底部２１１から突出した円柱形状を有するボビン部２１２を有している。このボビン部２１２には、線径はＱ値から求めた太さのＳｎ（錫）メッキ線であって、線長は共振周波数の１／４波長から求めた長さを有する、ヘリカル状コイル２１３が巻回されており、このヘリカル状コイル２１３の一端は、底部２１１に設けられた給電ピン２０６に接続され、他端は開放端とされている。
【００２３】
また、ボビン部２１２の上面には凹部が形成され、その凹部内に調整ねじ２０３の一端が挿入される。調整ねじ２０３の端面には調整ねじ２０３を回転する際にドライバが挿入される溝２０３ａが形成されている。また、調整ねじ２０３の側面には雄ねじが形成され、筐体２００の上面２０１には、調整ねじ２０３が挿入される穴２０１ａが形成され、この穴２０１ａの側面には雌ねじが形成されている。雌ねじに雄ねじを嵌合させるように穴２０１ａに調整ねじ２０３を挿入することで、これらを電気的に接続するとともに、ボビン部２１２の上面の凹部内への挿入深さを調整可能とする。
【００２４】
図４は、ヘリカル状コイル２１３と調整ねじ２０３との位置関係を模式的に示す図である。この図に示すように、ヘリカル状コイル２１３の開放端と調整ねじ２０３は、距離Ｄを隔てて配置されている。このため、これらの間にはキャパシタ成分が形成される。調整ねじ２０３を回転することで、これらの距離が調整されるため、キャパシタ成分の容量値が増減されることになる。ここで、調整ねじ２０３の一部の側面は筐体２００に電気的に接続され、また、筐体２００の接地端子２０４，２０５は多層回路基板１０のグランドパターンである内層１６に接地されている。このため、給電ピン２０６とグランドとの間には、ヘリカル状コイル２１３とキャパシタ成分による直列共振回路が形成され、この直列共振回路の共振周波数は、調整ねじ２０３を回転することで調整可能とされる。なお、電子部品２０の共振周波数については、例えば、ヘリカル状コイル２１３の長さを調整することで設定可能である。また、電子部品２０のＱ値については、例えば、ヘリカル状コイル２１３の線径を調整することで設定可能である。
【００２５】
図１に戻る。外層１４の電子部品２０が配置されている部分は、電子部品２０の筐体２００の下部形状に応じた非接触ランド１４ａが形成されている。すなわち、電子部品２０の筐体２００は、外層１４とは非接触の状態とされている。内層１６の接地端子２０５が挿通される部分は接触ランド１６ａとされている。すなわち、接地端子２０５は、接触ランド１６ａを介して内層１６に電気的に接続される。図５は、接触ランドの構成例を示す模式図である。なお、この図では説明を簡略化するために、図１に比較して構成を簡略化して示している。この例では、内層１６の接地端子２０５が挿通する部分にはビアホール１６１が形成され、このビアホール１６１の周辺の内層１６と接地端子２０５とが接触することでこれらが電気的に接続された状態とされる。
【００２６】
なお、ランドとしては、接触ランド以外にも、図６に示す非接触ランドと、図７に示すサーマルランドが存在する。図６は、非接触ランドの構成例を示す模式図である。この例では、内層１６の接地端子２０５が挿通する部分にはビアホール１６１が形成され、ビアホール１６１の周辺には内層１６が円環状に除外された領域１６２が形成されている。この円環状の領域１６２によって内層１６と接地端子２０５とは電気的に非接触の状態とされる。図７は、サーマルランドの構成例を示す模式図である。この例では、内層１６の接地端子２０５が挿通する部分にはビアホール１６１が形成され、ビアホール１６１の周辺には内層１６が扇状に除外された領域１６２が複数形成されている。このような扇状に除外された領域１６２を複数設けることにより、半田付けの際に、半田鏝から内層１６に伝わる熱の量を制限することで（熱抵抗を上げることで）、半田上がり性を改善することができる。なお、図１に示す接触ランド１６ａは、図７に示すサーマルランドではなく、図５に示すいわゆる「ベタ接触ランド」とされている。
【００２７】
外層１４と内層１６の間に配置される誘電体層１１の厚さｄ（単位：ｍ）は、誘電体層１１の誘電率をεとし、電子部品２０の共振周波数ｆ（単位：Ｈｚ）の電気信号の自由空間波長をλ（単位：ｍ）とした場合に、ｄ＜λ／２００／√εを満たすように設定されている。
【００２８】
（Ｂ）実施形態の動作の説明
つぎに、本発明の実施形態の動作を、シミュレーション結果を用いて説明する。図８は、シミュレーションで用いた内層１６を模式的に示す図である。ここで、図８（Ａ）は図５に示す接触ランド１６ａが複数形成された内層１６の例を示し、図８（Ｂ）は図７に示すサーマルランド１６ｃが複数形成された内層１６の例を示している。
【００２９】
図９は、シミュレーション対象とした多層回路基板を示している。この図９に示す多層回路基板は、外層Ｌ１，Ｌ７および内層Ｌ２〜Ｌ６と、誘電体層Ｉ１〜Ｉ６を有している。シミュレーションでは、内層Ｌ２〜Ｌ６として、図８（Ａ）に示す複数の接触ランド１６ａを有する内層と、図８（Ｂ）に示す複数のサーマルランド１６ｃが形成された内層を任意に選択して用いる。なお、電子部品２０は、外層Ｌ１側に配置される。図１との対応関係では、外層Ｌ１が外層１４に対応し、内層１６が内層Ｌ２に対応し、誘電体層１１が誘電体層Ｉ１に対応している。
【００３０】
図１０は、シミュレーション結果を示す図である。この図１０において、タイプ１〜タイプ７は、図９に示す内層Ｌ２〜Ｌ６の組み合わせが異なる多層回路基板を示している。図中の「Ａ」は内層として図８（Ａ）に示す複数の接触ランド１６ａを有する内層を使用していることを示し、「Ｂ」は内層として図８（Ｂ）に示す複数のサーマルランド１６ｃを有する内層を使用していることを示している。例えば、タイプ１の場合には、内層Ｌ２〜Ｌ４については図８（Ａ）に示す複数の接触ランド１６ａを有する内層を使用し、内層Ｌ５〜Ｌ６については図８（Ｂ）に示す複数のサーマルランド１６ｃを有する内層を使用している。また、図中の「変化」は、タイプ１に比較した場合の特性変化を示し、「−」は変化がほとんどないことを示し、「×」は「−」よりも特性が劣化したことを示し、「××」は「×」よりもさらに特性が劣化したことを示し、また、「×××」は「××」よりもさらに特性が劣化したことを示している。この図１０の結果から、内層Ｌ２として、図８（Ｂ）に示す複数のサーマルランド１６ｃを有する内層を使用した場合には接触ランド１６ａを使用した場合に比較して、特性が劣化することが分かる。また、内層Ｌ２として、図８（Ｂ）に示す複数のサーマルランド１６ｃを有する内層を使用した場合には、内層Ｌ３〜Ｌ６として、複数のサーマルランド１６ｃを有する内層の使用枚数が多いほど特性が劣化することが分かる。
【００３１】
図１１は、図１０に示すタイプ１〜タイプ６の多層回路基板を使用して減衰極を有するＨＰＦ（High Pass Filter）を構成した場合のＳ２１特性を示している。この図１１に示すように、最も理想的な特性に近いタイプ１に対応する太い実線のグラフでは、１．８ＧＨｚの前後に２つの減衰極が形成されているが、理想特性から最も外れているタイプ４に対応する太い一点鎖線のグラフでは、減衰極が低周波数側にずれるとともに、減衰極の減衰量がタイプ１よりも小さくなっている。
【００３２】
つぎに、サーマルランドを有する内層Ｌ２を用いた場合に、特性が劣化する理由について説明する。サーマルランドを有する内層Ｌ２を用いた場合に特性が劣化する理由としては、回路に並列に接続される等価的なキャパシタンス成分の容量が変化することが考えられる。これについて説明する。図１２は、等価的な容量を増減させた場合のＳ２１特性の変化を示す図である。図１２では、等価的な容量が小さい順に、二点鎖線、一点鎖線、間隔が長い破線、間隔が短い破線、実線で表示している。この図に示すように、コンデンサ３１の容量が変化するに従って、特性が劣化している。すなわち、内層Ｌ２と接地端子２０４，２０５とをサーマルランド１６ｃによって接続すると、接触ランド１６ａの場合に比較して、給電ピン２０６とグランドである内層Ｌ２との間に形成される等価的なキャパシタンスの容量が変化することで、特性が劣化すると推測することができる。このことから、本実施形態では、接地端子２０４，２０５と内層１６とをサーマルランド１６ｃではなく、接触ランド１６ａによって接続する構成とすることで、特性の劣化を防いでいる。
【００３３】
つぎに、誘電体層１１の厚さについて説明する。図１３は図１に示す実施形態において、誘電体層１１の厚さを変化させた場合のＳ２１特性の変化を示すグラフである。図１４は、図１３に示す各グラフに対応する各層の厚さを示す図である。より詳細には、図１４（Ａ）は図１３の破線のグラフに対応する各層の厚さを示している。図１４（Ａ）では、外層１４の厚さは０．０４３ｍｍ、誘電体層１１の厚さは０．２５ｍｍ、内層１６の厚さは０．０１８ｍｍ、誘電体層１２の厚さは０．４２５ｍｍ、内層１７の厚さは０．０１８ｍｍ、誘電体層１３の厚さは０．４２８ｍｍ、外層１５の厚さは０．０１８ｍｍとされ、トータルの厚さは１．２ｍｍとされている。図１４（Ｂ）は図１３の一点鎖線のグラフに対応する各層の厚さを示している。図１４（Ｂ）では、図１４（Ａ）と比較すると、誘電体層１１の厚さは０．１２５ｍｍとされ、誘電体層１２の厚さは０．５５ｍｍとされている。これら以外の構成は図１４（Ａ）と同様である。図１４（Ｃ）は図１３の実線のグラフに対応する各層の厚さを示している。図１４（Ｃ）では、図１４（Ａ）と比較すると、誘電体層１１の厚さは０．５ｍｍとされ、誘電体層１２の厚さは０．１７５ｍｍとされている。これら以外の構成は図１４（Ａ）と同様である。
【００３４】
図１３のＳ２１特性に示すように、破線、一点鎖線、および、実線のグラフを比較すると、一点鎖線で示すグラフの減衰特性が最も急峻で理想的な特性となっている。これらのグラフの比較から、外層１４と内層１６の間の誘電体層１１の厚さが薄い方が理想的な特性が得られることが分かる。本願の発明者は、誘電体層１１の誘電率をεとし、誘電体層１１の厚さをｄ（単位：ｍ）とし、共振器２０の共振周波数をｆ（単位：Ｈｚ）とした場合において、周波数ｆの電気信号の自由空間における波長をλ（単位：ｍ）としたときに、ｄ＜λ／２００／√εの条件を満たすことで、Ｓ２１特性を向上させることができることを実験によって確認した。このため、誘電体層１１については、前述した条件を満たすように、厚さを設定することで、理想的な特性を得ることができる。
【００３５】
（Ｅ）変形実施形態の説明
以上の各実施形態は一例であって、本発明が上述したような場合のみに限定されるものでないことはいうまでもない。例えば、図１に示す実施形態では、内層は２枚としたが、１枚または３枚以上としてもよい。
【００３６】
また、図１に示す実施形態では、誘電体層の厚さは略同じに設定しているが、これらの一部または全てが異なる構成としてもよい。
【００３７】
また、図１に示す実施形態では、給電ピンは外層１５に接続するようにしたが、これ以外の層に接続するようにしてもよい。例えば、外層１４に接続したり、内層１７に接続したりしてもよい。
【００３８】
また、以上の実施形態では、共振器２０は、調整ねじによって共振周波数を調整するようにしたが、ヘリカル状コイル２１３との距離を変更できる手段であれば、調整ねじ以外の手段を用いるようにしてもよい。具体的には、例えば、ヘリカル状コイル２１３との距離を調整可能なスライダーを用いるようにしてもよい。
【００３９】
また、以上の実施形態では、ＨＰＦを例に実施例の説明を行ったが、ＬＰＦやＢＰＦへの適用も可能であり、フィルタ以外の適用も可能である。
【符号の説明】
【００４０】
１  高周波回路装置（フィルタ）
１０  多層回路基板
１１〜１３  誘電体層
１４，１５  外層
１６，１７  内層
２０  電子部品
２００  筐体
２０４，２０５  接地端子
２０６  給電ピン
２１０  内蔵素子
【図１】
2015171126.tif 000003
【図２】
2015171126.tif 000004
【図３】
2015171126.tif 000005
【図４】
2015171126.tif 000006
【図５】
2015171126.tif 000007
【図６】
2015171126.tif 000008
【図７】
2015171126.tif 000009
【図８】
2015171126.tif 000010
【図９】
2015171126.tif 000011
【図１０】
2015171126.tif 000012
【図１１】
2015171126.tif 000013
【図１２】
2015171126.tif 000014
【図１３】
2015171126.tif 000015
【図１４】
2015171126.tif 000016