(57)【要約】【課題】複合トランスを有する共振コンバータにおける出力電流のばらつきを抑制する。【解決手段】共振コンバータは、複合トランス１５と、この複合トランス１５の１次巻線側に接続された直列共振回路１４と、複合トランス１５の２次巻線側に接続された整流平滑回路と、を備えている。複合トランス１５は、複数のトランス１５−１，１５−２を有している。トランス１５−１，１５−２の１次巻線１５−１ａ，１５−２ａは、直列に接続され、且つ、２次巻線１５−１ｂ〜１５−２ｃが並列に接続されている。複数のトランス１５−１，１５−２の少なくとも１次巻線１５−１ａ，１５−２ａは、巻き始め側の極性と巻き終わり側の極性とが、逆極性の方向になるように接続されている。前記１次巻線及び２次巻線間には、漏れインダクタンス１９−１ａ〜１９−２ｂがある。【選択図】図１
2015142419.tif 000002
【特許請求の範囲】
【請求項１】
１次巻線及び２次巻線をそれぞれ有する複数のトランスの前記１次巻線が直列に接続され、且つ、前記２次巻線が並列に接続された複合トランスであって、
前記複数のトランスの少なくとも前記１次巻線は、巻き始め側の極性と巻き終わり側の極性とが、前記複数のトランス間において逆極性の方向になるように接続されていることを特徴とする複合トランス。
【請求項２】
前記複数のトランスは、偶数個有することを特徴とする請求項１記載の複合トランス。
【請求項３】
請求項１又は２記載の複合トランスと、
共振インダクタ及び共振用コンデンサを有し、前記複合トランスの１次巻線側に接続された直列共振回路と、
前記複合トランスの２次巻線側に接続され、前記２次巻線側に流れる誘導電流を全波整流する整流回路と、
を備えることを特徴とする共振コンバータ。
【請求項４】
前記直列共振回路では、
前記複合トランスにおける前記１次巻線側の励磁インダクタンス、前記共振インダクタ、及び前記共振用コンデンサが直列に接続されていることを特徴とする請求項３記載の共振コンバータ。
【請求項５】
前記直列共振回路の入力側には、
入力電圧をスイッチングする複数のスイッチング素子が接続されていることを特徴とする請求項３又は４記載の共振コンバータ。
【請求項６】
前記複数のスイッチング素子は、２つのスイッチング素子を有し、
前記入力電圧に対して前記２つのスイッチング素子が直列に接続されたハーフ・ブリッジ構成になっていることを特徴とする請求項５記載の共振コンバータ。
【請求項７】
前記複数のスイッチング素子は、更に別の２つのスイッチング素子を有し、
前記ハーフ・ブリッジ構成における前記２つのスイッチング素子で構成されるアームと並列に、前記別の２つのスイッチング素子で構成されるアームが接続されて、フル・ブリッジ構成になっていることを特徴とする請求項６記載の共振コンバータ。
【請求項８】
前記整流回路は、
複数の整流用ダイオード及び平滑用コンデンサを有することを特徴とする請求項３〜７のいずれか１項記載の共振コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のトランスが接続されたいわゆるマルチトランスである複合トランスと、この複合トランスを有する共振コンバータに関するものである。
【背景技術】
【０００２】
図２は、特許文献１等に記載された従来の複合トランスを有する共振コンバータを示す概略の構成図である。
【０００３】
この共振コンバータは、２次側全波整流方式の共振コンバータであり、直流（以下「ＤＣ」という。）の入力電圧Ｖｉｎに対して直列に接続された２つのスイッチング素子（例えば、ＭＯＳＦＥＴ）１，２を有し、この２つのＭＯＳＦＥＴ１，２がハーフ・ブリッジ構成になっている。ＭＯＳＦＥＴ１，２のゲートは、制御回路３によって制御される。制御回路３は、ＤＣの出力電圧Ｖｏｕｔ及び出力電流Ｉｏｕｔの検出信号に基づき、出力電力Ｐｏｕｔが目標電圧に一致するように、ＭＯＳＦＥＴ１，２のオン／オフ動作を周波数制御（ＰＦＭ制御）する回路である。ＭＯＳＦＥＴ１のソースとＭＯＳＦＥＴ２のソースとの間には、直列共振回路４及び複合トランス５が接続されている。直列共振回路４は、共振インダクタ４ａ、複合トランス５の１次巻線側の励磁インダクタンスＬｐ１，Ｌｐ２、及び共振用コンデンサ４ｂの直列回路により構成されている。
【０００４】
複合トランス５は、同一構造の２つのトランス５−１，５−２により構成されている。
一方のトランス５−１は、励磁インダクタンスＬｐ１を有する１つの１次巻線５−１ａと、２つの２次巻線５−１ｂ，５−１ｃと、を有している。１次巻線５−１ａは、２つの端子Ｔ１−１，Ｔ１−２間に接続されている。２次巻線５−１ｂは、端子Ｔ１−３と中間タップとしての端子Ｔ１−４との間に接続されている。同様に、２次巻線５−１ｃは、２つの端子Ｔ１−４，Ｔ１−５間に接続されている。１次巻線５−１ａにおいて、黒丸が付された端子Ｔ１−１側が、巻き始め側の極性であり、端子Ｔ１−２側が、巻き終わり側の極性である。同様に、２次巻線５−１ｂにおいて、端子Ｔ１−３側が、巻き始め側の極性、端子Ｔ１−４側が、巻き終わり側の極性である。更に、２次巻線５−１ｃにおいて、端子Ｔ１−４側が、巻き始め側の極性、端子Ｔ１−５側が、巻き終わり側の極性である。
【０００５】
他方のトランス５−２は、一方のトランス５−１と同様に、励磁インダクタンスＬｐ２を有する１つの１次巻線５−２ａと、２つの２次巻線５−２ｂ，５−２ｃとを有している。１次巻線５−２ａは、２つの端子Ｔ２−１，Ｔ２−２間に接続されている。２次巻線５−２ｂは、端子Ｔ２−３と中間タップとしての端子Ｔ２−４との間に接続されている。２次巻線５−２ｃは、２つの端子Ｔ２−４，Ｔ２−５間に接続されている。端子Ｔ１−４と端子Ｔ２−４とは、接続点Ｎ２を介して共通に接続されている。
【０００６】
２つの１次巻線５−１ａ，５−２ａは、同極性の方向に、直列に接続されている。２次巻線５−１ｂ，５−１ｃと２次巻線５−２ｂ，５−２ｃとは、同極性の方向に、並列に接続されている。
【０００７】
このような複合トランス５の出力側には、４つの整流用ダイオード６−１ａ，６−１ｂ，６−２ａ，６−２ｂ及び１つの平滑用コンデンサ７からなる整流平滑回路が接続されている。各整流用ダイオード６−１ａ，６−１ｂ、６−２ａ，６−２ｂは、各アノード側が、各端子Ｔ１−３，Ｔ１−５，Ｔ２−３，Ｔ２−５にそれぞれ接続され、各カソード側が、接続点Ｎ１で共通に接続されている。接続点Ｎ１と接続点Ｎ２との間には、平滑用コンデンサ７が接続されている。平滑用コンデンサ７の２つの電極には、ＤＣの出力電圧Ｖｏｕｔ及び出力電流Ｉｏｕｔを出力する＋側出力端子８−１と、グランドＧＮＤに接続された−側出力端子８−２と、がそれぞれ接続されている。
【０００８】
図３（ａ）、（ｂ）は、図２中のトランス５−１，５−２の概略の構成を示す模式図である。
【０００９】
２つのトランス５−１，５−２は、同一構造である。トランス５−１は、図３（ａ）に示すように、巻線方法として、例えば、積層巻き構造を採用した場合、鉄芯であるコア５ａの外周に１次巻線５−１ａが巻装され、この１次巻線５−１ａの上に、２次巻線５−１ｂが巻装され、更に、この上に重ねて、２次巻線５−１ｃが巻装されている。構造上、１次巻線５−１ａ及び２次巻線５−１ｂ間の距離と、１次巻線５−１ａ及び２次巻線５−１ｃ間の距離と、が異なるので、１次巻線５−１ａに対する２次巻線５−１ｂと２次巻線５−１ｃの結合の度合いが異なる。そのため、１次巻線５−１ａ及び２次巻線５−１ｂ間に生じる漏れインダクタンス９−１ａの値（例えば、５０ｎＨ程度）と、１次巻線５−１ａ及び２次巻線５−１ｃ間に生じる漏れインダクタンス９−１ｂ（例えば、５ｎＨ程度）の値と、が異なり、２つの漏れインダクタンス９−１ａ，９−１ｂの値がばらつく。トランス５−１を他の巻線方法に変えても、２つの漏れインダクタンス９−１ａ，９−１ｂの値にはばらつきが生じる。
【００１０】
図３（ｂ）には、同一構造の２つのトランス５−１，５−２を配線基板上の配線パターンに接続する場合の例が示されている。配線パターンは、交差箇所がない方が配線が容易なことから、２つのトランス５−１，５−２の１次巻線５−１ａ，５−２ａを直列に接続する場合、通常は、２つのトランス５−１，５−２が同極性の方向になるように、トランス５−１の１次側の端子Ｔ１−２とトランス５−２の１次側の端子Ｔ２−１とを接続している。
【００１１】
図４は、図２において漏れインダクタンス９−１ａ，９−１ｂを考慮した従来の共振コンバータを示す構成図である。
【００１２】
この共振インバータでは、複合トランス５の２次側の各端子Ｔ１−３，Ｔ１−５，Ｔ２−３，Ｔ２−５と各整流用ダイオード６−１ａ，６−１ｂ，６−２ａ，６−２ｂのアノードとの間に、１次巻線５−１ａ，５−２ａ及び２次巻線５−１ｂ，５−１ｃ，５−２ｂ，５−２ｃ間の漏れインダクタンス９−１ａ，９−１ｂ，９−２ａ，９−２ｂがそれぞれ接続されている。
【００１３】
共振用コンデンサ４ｂ共振用コンデンサには、循環電流Ｉｃが流れ、その共振用コンデンサ４ｂの２つの電極間に、コンデンサ電圧Ｖｃが生じる。整流用ダイオード６−１ａから出力される電流Ｉａ１と、整流用ダイオード６−２ａから出力される電流Ｉａ２とは、接続点Ｎ１で合流されて出力電流Ｉｏｕｔとなり、出力端子８−１，８−２から出力される。更に、整流用ダイオード６−１ｂから出力される電流Ｉｂ１と、整流用ダイオード６−２ｂから出力される電流Ｉｂ２とは、接続点Ｎ１側で合流されて出力電流Ｉｏｕｔとなり、出力端子８−１，８−２から出力される。
【００１４】
図５は、図４の共振コンバータの動作を示す電圧・電流波形図である。図５の横軸は時間、縦軸は電圧又は電流である。
【００１５】
なお、図５の波形図では、動作説明を簡単にするために、ＭＯＳＦＥＴ１とＭＯＳＦＥＴ２が共にオフとなるデッド・タイムを設けずに図示されている。
【００１６】
図４の共振コンバータでは、以下のように動作する。
制御回路３によって２つのＭＯＳＦＥＴ１，２を交互にオン／オフ動作させて、発振周波数を上げると、出力電力Ｐｏｕｔが小さくなり、周波数を下げると、出力電力Ｐｏｕｔが大きくなる。制御回路３は、出力電圧Ｖｏｕｔ及び出力電流Ｉｏｕｔの検出信号に基づき、出力電力Ｐｏｕｔが目標電圧に一致するように、ＭＯＳＦＥＴ１，２のオン／オフ動作を制御して、発振周波数を変化させる。
【００１７】
２つのＭＯＳＦＥＴ１，２はハーフ・ブリッジ構成になっているので、ＭＯＳＦＥＴ１とＭＯＳＦＥＴ２とが共にオフとなるデッド・タイムを僅かに設け、略５０％のデューティ比で交互にオン／オフ動作を繰り返す。
【００１８】
例えば、図５に示すように、ＭＯＳＦＥＴ１がオン状態及びＭＯＳＦＥＴ２がオフ状態の時、入力電圧Ｖｉｎ→ＭＯＳＦＥＴ１→共振インダクタ４ａ→複合トランス５の１次側の励磁インダクタンスＬｐ１，Ｌｐ２→共振用コンデンサ４ｂ→入力電圧Ｖｉｎの経路で、正弦波状の正の循環電流Ｉｃが流れる。すると、複合トランス５の２次巻線５−１ｂ，５−１ｃ，５−２ｂ，５−２ｃには、巻き終わり側から巻き始め側の方向へ誘導電流が流れる。２次巻線５−１ｂに流れる誘導電流は、端子Ｔ１−３→漏れインダクタンス９−１ａ→整流用ダイオード６−１ａ→接続点Ｎ１→平滑用コンデンサ７→接続点Ｎ２→端子Ｔ１−４の経路で流れ、整流用ダイオード６−１ａのカソードから電流Ｉａ１が出力される。
【００１９】
同時に、２次巻線５−２ｂに流れる誘導電流は、端子Ｔ２−３→漏れインダクタンス９−２ａ→整流用ダイオード６−２ａ→接続点Ｎ１→平滑用コンデンサ７→接続点Ｎ２→端子Ｔ２−４の経路で流れ、整流用ダイオード６−２ａのカソードから電流Ｉａ２が出力される。図５に示すように、電流Ｉａ１と電流Ｉａ２とは、接続点Ｎ１で合流されて、ほぼ弧状の正の出力電流Ｉｏｕｔとなり、出力端子８−１，８−２から出力される。
【００２０】
ＭＯＳＦＥＴ１がオフ状態及びＭＯＳＦＥＴ２がオン状態の時、共振用コンデンサ４ｂに蓄積された電荷は、複合トランス５の１次側の励磁インダクタンスＬｐ２，Ｌｐ１→共振インダクタ４ａ→ＭＯＳＦＥＴ２→共振用コンデンサ４ｂの経路で、正弦波状の負の循環電流Ｉｃが流れる。すると、複合トランス５の２次巻線５−１ｂ，５−１ｃ，５−２ｂ，５−２ｃには、巻き始め側から巻き終わり側の方向へ誘導電流が流れる。２次巻線５−１ｃに流れる誘導電流は、端子Ｔ１−５→漏れインダクタンス９−１ｂ→整流用ダイオード６−１ｂ→接続点Ｎ１→平滑用コンデンサ７→接続点Ｎ２→端子Ｔ１−４の経路で流れ、整流用ダイオード６−１ｂのカソードから電流Ｉｂ１が出力される。
【００２１】
同時に、２次巻線５−２ｃに流れる誘導電流は、端子Ｔ２−５→漏れインダクタンス９−２ｂ→整流用ダイオード６−２ｂ→接続点Ｎ１→平滑用コンデンサ７→接続点Ｎ２→端子Ｔ２−４の経路で流れ、整流用ダイオード６−２ｂのカソードから電流Ｉｂ２が出力される。電流Ｉｂ１と電流Ｉｂ２とは、接続点Ｎ１側で合流されて、ほぼ弧状の正の出力電流Ｉｏｕｔとなり、出力端子８−１，８−２から出力される。
【先行技術文献】
【特許文献】
【００２２】
【特許文献１】特開２０００−２９９２３２号公報
【発明の概要】
【発明が解決しようとする課題】
【００２３】
しかしながら、従来の複合トランス５を有する共振コンバータでは、次のような課題があった。
【００２４】
従来、同一構造の２つのトランス５−１，５−２を用いて、１次側を直列接続、２次側を並列接続して使用する場合、図３（ｂ）に示すように、配線パターンの容易さもあり、２つのトランス５−１，５−２を同極性の方向に接続している。
【００２５】
しかし、通常のトランス５−１，５−２では、必ず、ばらつきがある。そのため、２つのトランス５−１，５−２を同極性の方向に接続した場合、２つのトランス５−１，５−２のばらつきが足し合わされて、ばらつきが増大する。特に、共振コンバータにおいては、１次巻線５−１ａ，５−２ａ及び２次巻線５−１ｂ，５−１ｃ，５−２ｂ，５−２ｃ間の漏れインダクタンス９−１ａ，９−２ａと漏れインダクタンス９−１ｂ，９−２ｂとのばらつきが問題となる。この漏れインダクタンス９−１ａ，９−２ａと漏れインダクタンス９−１ｂ，９−２ｂとのばらつきにより、２次側の電流Ｉａ１，Ｉａ２と電流Ｉｂ１，Ｉｂ２とにばらつきが発生するが、複合トランス５にした場合、更に、その電流ばらつきが大きくなり、電流実効値が増すために損失が増加する。
【課題を解決するための手段】
【００２６】
本発明の複合トランスは、１次巻線及び２次巻線をそれぞれ有する複数のトランスの前記１次巻線が直列に接続され、且つ、前記２次巻線が並列に接続された複合トランスであって、前記複数のトランスの少なくとも前記１次巻線は、巻き始め側の極性と巻き終わり側の極性とが、前記複数のトランス間において逆極性の方向になるように接続されていることを特徴とする。
【００２７】
本発明の共振インバータは、前記発明の複合トランスと、共振インダクタ及び共振用コンデンサを有し、前記複合トランスの１次巻線側に接続された直列共振回路と、前記複合トランスの２次巻線側に接続され、前記２次巻線側に流れる誘導電流を全波整流する整流回路と、を備えることを特徴とする。
【発明の効果】
【００２８】
本発明の複合トランス及び共振コンバータによれば、コストアップ（製造費を増大）すること無く、複合トランスの電流ばらつきをほぼキャンセル（相殺）でき、電流実効値を下げられるため、効率アップに寄与できる。
【図面の簡単な説明】
【００２９】
【図１】図１は図６において漏れインダクタンスを考慮した本実施例１の共振コンバータを示す構成図である。
【図２】図２は従来の複合トランスを有する共振コンバータを示す概略の構成図である。
【図３】図３は図２中のトランスの概略の構成を示す模式図である。
【図４】図４は図２において漏れインダクタンスを考慮した従来の共振コンバータを示す構成図である。
【図５】図５は図４の共振コンバータの動作を示す電圧・電流波形図である。
【図６】図６は本発明の実施例１における共振コンバータを示す概略の構成図である。
【図７】図７は図６中の複合トランスの接続例を示す模式図である。
【図８】図８は図１の共振コンバータの動作を示す電圧・電流波形図である。
【図９】図９は本発明の実施例２における漏れインダクタンスを考慮した共振コンバータを示す構成図
【発明を実施するための形態】
【００３０】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例１】
【００３１】
（実施例１の構成）
図６は、本発明の実施例１における共振コンバータを示す概略の構成図である。
【００３２】
この共振コンバータは、２次側全波整流方式の共振コンバータであり、ＤＣの入力電圧Ｖｉｎに対して直列に接続された２つのスイッチング素子（例えば、ＭＯＳＦＥＴ）１１，１２を有し、この２つのＭＯＳＦＥＴ１１，１２がハーフ・ブリッジ構成になっている。ＭＯＳＦＥＴ１１，１２のゲートは、制御回路１３によって制御される。制御回路１３は、ＤＣの出力電圧Ｖｏｕｔ及び出力電流Ｉｏｕｔの検出信号に基づき、ＭＯＳＦＥＴ１１，１２のオン／オフ動作を制御する回路であり、中央処理装置（ＣＰＵ）等により構成されている。ＭＯＳＦＥＴ１１のソースとＭＯＳＦＥＴ１２のソースとの間には、直列共振回路１４及び複合トランス１５が接続されている。
【００３３】
直列共振回路１４は、共振インダクタ１４ａ、複合トランス１５の１次巻線側の励磁インダクタンスＬｐ１１，Ｌｐ１２、及び共振用コンデンサ１４ｂの直列回路により構成されている。共振インダクタ１４ａは、例えば、複合トランス１５の漏れインダクタンスで代用される。
【００３４】
複合トランス１５は、同一構造の複数（例えば、偶数の２つ）の高周波用のトランス１５−１，１５−２により構成されている。一方のトランス１５−１は、励磁インダクタンスＬｐ１１を有する１つの１次巻線１５−１ａと、２つの２次巻線１５−１ｂ，１５−１ｃと、を有している。同様に、他方のトランス１５−２は、励磁インダクタンスＬｐ２を有する１つの１次巻線５−２ａと、２つの２次巻線５−２ｂ，５−２ｃと、を有している。
【００３５】
本実施例１の特徴は、２つのトランス１５−１，１５−２の１次巻線１５−１ａ，１５−２ａが直列に接続され、且つ、２次巻線１５−１ｂ，１５−１ｃ，１５−２ｂ，１５−２ｃが並列に接続された複合トランス１５において、１次巻線１５−１ａ，１５−２ａ及び２次巻線１５−１ｂ，１５−１ｃ，１５−２ｂ，１５−２ｃにおける巻き始め側の極性と、巻き終わり側の極性と、が２つのトランス１５−１，１５−２間において逆極性の方向になるように接続されていることである。
【００３６】
即ち、一方のトランス１５−１において、１次巻線１５−１ａは、２つの端子Ｔ１１−１，Ｔ１１−２間に接続されている。２次巻線１５−１ｂは、端子Ｔ１１−３と中間タップとしての端子Ｔ１１−４との間に接続されている。同様に、２次巻線１５−１ｃは、２つの端子Ｔ１１−４，Ｔ１１−５間に接続されている。１次巻線１５−１ａにおいて、黒丸が付された端子Ｔ１１−１側が、巻き始め側の極性であり、端子Ｔ１１−２側が、巻き終わり側の極性である。同様に、２次巻線１５−１ｂにおいて、端子Ｔ１１−３側が、巻き始め側の極性、端子Ｔ１１−４側が、巻き終わり側の極性である。更に、２次巻線１５−１ｃにおいて、端子Ｔ１１−４側が、巻き始め側の極性、端子Ｔ１１−５側が、巻き終わり側の極性である。
【００３７】
他方のトランス１５−２において、１次巻線１５−２ａは、２つの端子Ｔ１２−１，Ｔ１２−２間に接続されている。２次巻線１５−２ｂは、端子Ｔ１２−３と中間タップとしての端子Ｔ１２−４との間に接続されている。２次巻線１５−２ｃは、２つの端子Ｔ１２−４，Ｔ１２−５間に接続されている。端子Ｔ１１−４と端子Ｔ１２−４とは、接続点Ｎ１２を介して共通に接続されている。
【００３８】
２つの１次巻線１５−１ａ，１５−２ａは、逆極性の方向に、直列に接続されている。２次巻線１５−１ｂ，１５−１ｃと２次巻線１５−２ｂ、１５−２ｃとは、逆極性の方向に、並列に接続されている。
【００３９】
このような複合トランス１５の出力側には、４つの整流用ダイオード１６−１ａ，１６−１ｂ，１６−２ａ，１６−２ｂ及び１つの平滑用コンデンサ１７からなる整流回路としての整流平滑回路が接続されている。各整流用ダイオード１６−１ａ，１６−１ｂ，１６−２ａ，１６−２ｂは、各アノード側が、各端子Ｔ１１−３，Ｔ１１−５，Ｔ１２−３，Ｔ１２−５にそれぞれ接続され、各カソード側が、接続点Ｎ１１で共通に接続されている。接続点Ｎ１１と接続点Ｎ１２との間には、平滑用コンデンサ１７が接続されている。平滑用コンデンサ１７の２つの電極には、ＤＣの出力電圧Ｖｏｕｔ及び出力電流Ｉｏｕｔを出力する＋側出力端子１８−１と、グランドＧＮＤに接続された−側出力端子１８−２と、がそれぞれ接続されている。
【００４０】
図７は、図６中の複合トランス１５の接続例を示す模式図である。
複合トランス１５を構成する２つのトランス１５−１，１５−２は、同一構造であって、例えば、従来の図３（ａ）と同様に、積層巻き構造になっている。２つのトランス１５−１，１５−２は、例えば、配線基板上の配線パターンに接続される。２つのトランス１５−１，１５−２の１次巻線１５−１ａ、１５−２ａは、逆極性の方向になるように、トランス１５−１の１次側の端子Ｔ１１−２とトランス１５−２の１次側の端子Ｔ１２−２とが直列に接続されている。端子Ｔ１１−２，Ｔ１２−２間を接続する配線は、端子Ｔ１２−１の接続配線と交差するので、この交差箇所が積層構造等で絶縁されている。
【００４１】
図１は、図６において漏れインダクタンス１９−１ａ，１９−１ｂを考慮した本実施例１の共振コンバータを示す構成図である。
【００４２】
この共振インバータでは、複合トランス１５の２次側の各端子Ｔ１１−３，Ｔ１１−５，Ｔ１２−３，Ｔ１２−５と各整流用ダイオード１６−１ａ，１６−１ｂ，１６−２ａ，１６−２ｂのアノードとの間に、１次巻線１５−１ａ，１５−２ａ及び２次巻線１５−１ｂ，１５−１ｃ，１５−２ｂ，１５−２ｃ間の漏れインダクタンス１９−１ａ，１９−１ｂ，９−１２ａ，１９−２ｂがそれぞれ接続されている。例えば、漏れインダクタンス１９−１ａ，１９−２ｂの値は５０ｍＨ程度、漏れインダクタンス１９−１ｂ，１９−２ａの値は５ｍＨ程度である。
【００４３】
共振用コンデンサ１４ｂには、循環電流Ｉｃが流れ、その共振用コンデンサ１４ｂの２つの電極間に、コンデンサ電圧Ｖｃが生じる。整流用ダイオード１６−１ａから出力される電流Ｉａ１１と、整流用ダイオード１６−２ａから出力される電流Ｉａ１２とは、接続点Ｎ１１で合流されて出力電流Ｉｏｕｔとなり、出力端子１８−１，１８−２から出力される。更に、整流用ダイオード１６−１ｂから出力される電流Ｉｂ１１と、整流用ダイオード１６−２ｂから出力される電流Ｉｂ１２とは、接続点Ｎ１１側で合流されて出力電流Ｉｏｕｔとなり、出力端子１８−１，１８−２から出力される。
【００４４】
（実施例２の動作）
図８は、図１の共振コンバータの動作を示す電圧・電流波形図である。図８の横軸は時間、縦軸は電圧又は電流である。
【００４５】
なお、図８の波形図では、動作説明を簡単にするために、ＭＯＳＦＥＴ１１とＭＯＳＦＥＴ１２が共にオフとなるデッド・タイムを設けずに図示されている。
【００４６】
図１の２次側全波整流方式の共振コンバータでは、以下のように動作する。
本実施例１における２次側全波整流方式の共振コンバータでは、従来と同様に、出力電圧Ｖｏｕｔの制御が周波数制御（ＰＦＭ制御）によって行われる。この共振コンバータの発振周波数は、直列共振回路１４の共振周波数ｆ０より高い周波数ｆで動作するように設計されていて、周波数ｆを上げると（共振周波数ｆ０から離れると）、出力電力Ｐｏｕｔが小さくなり、周波数ｆを下げると（共振周波数ｆ０に近づけると）、出力電力Ｐｏｕｔが大きくなる。制御回路１３は、出力電圧Ｖｏｕｔ及び出力電流Ｉｏｕｔの検出信号に基づき、出力電力Ｐｏｕｔが目標電圧に一致するように、ＭＯＳＦＥＴ１１，１２のゲートを介してオン／オフ動作を制御して、周波数ｆを変化させる。
【００４７】
２つのＭＯＳＦＥＴ１１，１２はハーフ・ブリッジ構成になっているので、ＭＯＳＦＥＴ１１とＭＯＳＦＥＴ１２とが共にオフとなるデッド・タイムを僅かに設け、略５０％のデューティ比で交互にオン／オフ動作を繰り返す。この動作により、直列共振回路１４（＝共振インダクタ１４ａ、励磁インダクタンスＬｐ１１，Ｌｐ１２及び共振用コンデンサ１４ｂ）には正負に行き来する循環電流Ｉｃが流れ、この循環電流Ｉｃにより、ＭＯＳＦＥＴ１１，１２のターンオン時にはゼロ電圧スイッチング（ＺＶＳ）を実現している。
【００４８】
例えば、図８に示すように、ＭＯＳＦＥＴ１１がオン状態及びＭＯＳＦＥＴ１２がオフ状態の時、入力電圧Ｖｉｎ→ＭＯＳＦＥＴ１１→共振インダクタ１４ａ→複合トランス１５の１次側の励磁インダクタンスＬｐ１１，Ｌｐ１２→共振用コンデンサ１４ｂ→入力電圧Ｖｉｎの経路で、正弦波状の正の循環電流Ｉｃが流れる。すると、複合トランス１５の２次巻線１５−１ｂ，１５−１ｃには、巻き終わり側から巻き始め側の方向へ誘導電流が流れ、更に、２次巻線１５−２ｂ、１５−２ｃにも、巻き始め側から巻き終わり側の方向へ誘導電流が流れる。２次巻線１５−１ｂに流れる誘導電流は、端子Ｔ１１−３→漏れインダクタンス１９−１ａ→整流用ダイオード１６−１ａ→接続点Ｎ１１→平滑用コンデンサ１７→接続点Ｎ１２→端子Ｔ１１−４の経路で流れ、整流用ダイオード１６−１ａのカソードから電流Ｉａ１１が出力される。
【００４９】
同時に、２次巻線１５−２ｂに流れる誘導電流は、端子Ｔ１２−３→漏れインダクタンス１９−２ａ→整流用ダイオード１６−２ａ→接続点Ｎ１１→平滑用コンデンサ１７→接続点Ｎ１２→端子Ｔ１２−４の経路で流れ、整流用ダイオード１６−２ａのカソードから電流Ｉａ１２が出力される。電流Ｉａ１１と電流Ｉａ１２とは、接続点Ｎ１１で合流されて、図８に示すようなほぼ弧状の正の出力電流Ｉｏｕｔとなり、出力端子１８−１，１８−２から出力される。
【００５０】
図８に示すように、ＭＯＳＦＥＴ１１がオフ状態及びＭＯＳＦＥＴ１２がオン状態の時、共振用コンデンサ１４ｂに蓄積された電荷は、複合トランス１５の１次側の励磁インダクタンスＬｐ１２，Ｌｐ１１→共振インダクタ１４ａ→ＭＯＳＦＥＴ１２→共振用コンデンサ１４ｂの経路で、正弦波状の負の循環電流Ｉｃが流れる。すると、複合トランス１５の２次巻線１５−１ｂ，１５−１ｃには、巻き始め側から巻き終わり側の方向へ誘導電流が流れ、更に、２次巻線１５−２ｂ，１５−２ｃにも、巻き終わり側から巻き終わり側の方向へ誘導電流が流れる。
【００５１】
２次巻線１５−１ｃに流れる誘導電流は、端子Ｔ１１−５→漏れインダクタンス１９−１ｂ→整流用ダイオード１６−１ｂ→接続点Ｎ１１→平滑用コンデンサ１７→接続点Ｎ１２→端子Ｔ１１−４の経路で流れ、整流用ダイオード１６−１ｂのカソードから電流Ｉｂ１１が出力される。
【００５２】
同時に、２次巻線１５−２ｃに流れる誘導電流は、端子Ｔ１２−５→漏れインダクタンス１９−２ｂ→整流用ダイオード１６−２ｂ→接続点Ｎ１１→平滑用コンデンサ１７→接続点Ｎ１２→端子Ｔ１２−４の経路で流れ、整流用ダイオード１６−２ｂのカソードから電流Ｉｂ１２が出力される。図８に示すように、電流Ｉｂ１１と電流Ｉｂ１２とは、接続点Ｎ１１側で合流されて、ほぼ弧状の正の出力電流Ｉｏｕｔとなり、出力端子１８−１，１８−２から出力される。
【００５３】
本実施例１では、各トランス１５−１，１５−２の２次巻線１５−１ｂ，１５−２ｂと２次巻線１５−１ｃ，１５−２ｃとに交互に誘導電流が流れるとき、各トランス１５−１，１５−２の異なる漏れインダクタンス１９−１ａと１９−２ａとに同時に電流が流れると共に、異なる漏れインダクタンス１９−１ｂと１９−２ｂとに同時に電流が流れので、電流ばらつきがほぼキャンセルされる。そのため、図８に示すように、電流Ｉａ１１及び電流Ｉａ１２が合波された出力電流Ｉｏｕｔと、電流Ｉｂ１１及び電流Ｉｂ１２が合波された出力電流Ｉｏｕｔと、のばらつきが抑制され、両出力電流Ｉｏｕｔの振幅がほぼ等しくなる。
【００５４】
（実施例１の効果）
本実施例１の複合トランス１５及び共振コンバータによれば、コストアップすること無く、複数のトランス接続時の電流ばらつきをほぼキャンセルでき、電流実効値を下げられるため、効率アップに寄与できる。
【実施例２】
【００５５】
（実施例２の構成）
図９は、本発明の実施例２における漏れインダクタンスを考慮した共振コンバータを示す構成図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。
【００５６】
本実施例２の共振コンバータでは、実施例１の２つのトランス１５−１，１５−２からなる複合トランス１５に代えて、４つのトランス１５−１〜１５−４からなる複合トランス１５Ａが設けられている。更に、実施例１の４つの整流用ダイオード１６−１ａ，１６−１ｂ，１６−２ａ，１６−２ｂに代えて、８つの整流用ダイオード１６−１ａ，１６−１ｂ〜１６−４ａ，１６−４ｂが、複合トランス１５Ａの出力側に接続されている。これに対応して、４つのトランス１５−１〜１５−４の２次側には、８つの漏れインダクタンス１９−１ａ，１９−１ｂ〜１９−４ａ，１９−４ｂが接続されている。
【００５７】
本実施例２では、４つのトランス１５−１〜１５−４の１次巻線１５−１ａ〜１５−４ａが直列に接続され、且つ、２次巻線１５−１ｂ，１５−１ｃ〜１５−４ｂ，１５−４ｃが並列に接続された複合トランス１５Ａにおいて、１次巻線１５−１ａ，１５−２ａ及び２次巻線１５−１ｂ，１５−１ｃ，１５−２ｂ，１５−２ｃにおける巻き始め側の極性と、巻き終わり側の極性と、が２つのトランス１５−１，１５−２間において逆極性の方向になるように接続されている。更に、１次巻線１５−３ａ，１５−４ａ及び２次巻線１５−３ｂ，１５−３ｃ，１５−４ｂ，１５−４ｃにおける巻き始め側の極性と、巻き終わり側の極性と、が２つのトランス１５−３，１５−４間において逆極性の方向になるように接続されている。
その他の構成は、実施例１と同様である。
【００５８】
（実施例２の動作）
本実施例２の共振コンバータでは、実施例１とほぼ同様の動作を行い、実施例１に比べて２倍の出力電流Ｉｏｕｔが出力端子１８−１，１８−２から出力される。
【００５９】
（実施例２の効果）
本実施例２の複合トランス１５Ａ及び共振コンバータによれば、実施例１とほぼ同様の効果がある。
【００６０】
（変形例）
本発明は、上記実施例１、２に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（ａ）〜（ｄ）のようなものがある。
【００６１】
（ａ）  図１、図６及び図９に示す共振コンバータの回路構成は、図示以外の構成に変更が可能である。例えば、図１、図６及び図９において、ＭＯＳＦＥＴ１１，１２は、パワートランジスタ等の他のスイッチング素子に代えても良い。図１、図６及び図９に示す共振コンバータの回路構成は、ハーフ・ブリッジ構成になっているが、フル・ブリッジ構成に代えても良く、これにより、実施例１、２とほぼ同様の作用効果を奏することができる。
【００６２】
又、ＭＯＳＦＥＴ１２と並列に電圧共振用コンデンサ（あるいはＭＯＳＦＥＴ１２のドレイン・ソース間の寄生容量）を接続しても良い。このような構成にすれば、ＭＯＳＦＥＴ１１，１２のターンオン時のゼロ電圧スイッチング（ＺＶＳ）の他に、ＭＯＳＦＥＴ１１，１２のターンオフ時において、電圧共振用コンデンサ（あるいはＭＯＳＦＥＴ１２のドレイン・ソース間の寄生容量）との電圧疑似共振動作により、ＭＯＳＦＥＴ１１，１２のスイッチング損失を軽減できる。
【００６３】
（ｂ）  複合トランス１５，１５Ａを構成するトランス１５−１，・・・の数は、２つ又は４つの偶数個に限定されず、それ以外の６個以上の偶数個、あるいは３個以上の奇数個に変更しても良い。３個以上の奇数個のトランスを設けた場合、偶数個のトランスに比べて、電流ばらつきの抑制効果が少ないが、それでも、従来に比べて、効率が向上する。
【００６４】
（ｃ）  複合トランス１５，１５Ａを構成するトランス１５−１，・・・の巻線構造は、図３の積層巻き以外の巻線構造に変更しても良い。
【００６５】
（ｄ）  複合トランス１５，１５Ａの１次巻線１５−１ａ，１５−２ａ及び２次巻線１５−１ｂ，１５−１ｃ，１５−２ｂ，１５−２ｃは、巻き始め側の極性と巻き終わり側の極性とが、前記複数のトランス間において逆極性の方向になるように接続されているが、これに限定されない。複合トランス１５，１５Ａの少なくとも１次巻線１５−１ａ，１５−２ａのみが、巻き始め側の極性と巻き終わり側の極性とが、前記複数のトランス間において逆極性の方向になるように接続されていれば、実施例１、２と同様に、コストアップすること無く、複合トランスの電流ばらつきをほぼキャンセルでき、電流実効値を下げられるため、効率アップに寄与できる。
【符号の説明】
【００６６】
１１，１２      ＭＯＳＦＥＴ
１３      制御回路
１４      直流共振回路
１４ａ      共振インダクタ
１４ｂ      共振用コンデンサ
１５，１５Ａ      複合トランス
１５−１〜１５−４      トランス
１６−１ａ，１６−１ｂ〜１６−４ａ，１６−４ｂ      整流用ダイオード
１７      平滑用コンデンサ
１９−１ａ，１９−１ｂ〜１９−４ａ，１９−４ｂ      漏れインダクタンス
【図１】
2015142419.tif 000003
【図２】
2015142419.tif 000004
【図３】
2015142419.tif 000005
【図４】
2015142419.tif 000006
【図５】
2015142419.tif 000007
【図６】
2015142419.tif 000008
【図７】
2015142419.tif 000009
【図８】
2015142419.tif 000010
【図９】
2015142419.tif 000011