(57)【要約】【課題】より容易に画素信号の読み出しを行うことができるようにする。【解決手段】本技術の撮像素子は、生成したリセット制御信号を選択したリセット制御線に出力することにより、所望の単位画素の組み合わせに対してフローティングディフュージョンのリセットを行わせ、生成したセレクト制御信号を選択したセレクト制御線に出力することにより、リセット制御信号を出力したリセット制御線が接続される組み合わせの単位画素のいずれか１つを含む、所望の単位画素の組み合わせに対して、フローティングディフュージョンのレベルの読み出しを行わせる。本技術は、例えば、撮像素子や電子機器に適用することができる。【選択図】図４
2015211259.tif 000002
【特許請求の範囲】
【請求項１】
複数の単位画素からなる単位画素群と、
前記単位画素群の、自身が接続される単位画素に対して、フローティングディフュージョンのリセットを制御するリセット制御信号を伝送するリセット制御線と、
前記単位画素群の、自身が接続される単位画素に対して、前記フローティングディフュージョンのレベルの読み出しを制御するセレクト制御信号を伝送するセレクト制御線と、
前記リセット制御信号を生成し、前記リセット制御線を選択し、生成した前記リセット制御信号を選択した前記リセット制御線に出力することにより、前記単位画素群の所望の単位画素の組み合わせに対して、前記フローティングディフュージョンのリセットを行わせ、前記セレクト制御信号を生成し、前記セレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記リセット制御信号を出力した前記リセット制御線が接続される前記組み合わせの単位画素のいずれか１つを含む、前記単位画素群の所望の単位画素の組み合わせに対して、前記フローティングディフュージョンのレベルの読み出しを行わせる制御部と
を備える撮像素子。
【請求項２】
前記単位画素群は、各単位画素をアレイ状に配置した画素アレイであり、
前記リセット制御線は、前記画素アレイの単位画素の行毎に設けられ、
各リセット制御線は、割り当てられた行の各単位画素に接続され、
前記セレクト制御線は、前記画素アレイの単位画素の列毎に設けられ、
各セレクト制御線は、割り当てられた列の各単位画素に接続され、
前記制御部は、前記リセット制御信号を生成し、前記リセット制御線を選択し、生成した前記リセット制御信号を選択した前記リセット制御線に出力することにより、前記画素アレイの所望の行の各単位画素に対して前記リセットを行わせ、さらに、前記セレクト制御信号を生成し、前記セレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記リセットを行わせた前記画素アレイの単位画素の行の、所望の列の単位画素の前記フローティングディフュージョンのリセットレベルを読み出させる
請求項１に記載の撮像素子。
【請求項３】
前記単位画素群は、各単位画素をアレイ状に配置した画素アレイであり、
前記リセット制御線は、前記画素アレイの単位画素の列毎に設けられ、
各リセット制御線は、割り当てられた列の各単位画素に接続され、
前記セレクト制御線は、前記画素アレイの単位画素の行毎に設けられ、
各セレクト制御線は、割り当てられた行の各単位画素に接続され、
前記制御部は、前記リセット制御信号を生成し、前記リセット制御線を選択し、生成した前記リセット制御信号を選択した前記リセット制御線に出力することにより、前記画素アレイの所望の列の各単位画素に対して前記リセットを行わせ、さらに、前記セレクト制御信号を生成し、前記セレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記リセットを行わせた前記画素アレイの単位画素の列の、所望の行の単位画素の前記フローティングディフュージョンのリセットレベルを読み出させる
請求項１に記載の撮像素子。
【請求項４】
前記単位画素に対して、リセット電源電圧とソースフォロワ電源電圧とが互いに異なる配線により供給される
請求項１に記載の撮像素子。
【請求項５】
前記単位画素に対して、リセット電源電圧とソースフォロワ電源電圧とが共通の配線により供給される
請求項１に記載の撮像素子。
【請求項６】
前記単位画素群の、自身が接続される単位画素に対して、フォトダイオードに蓄積された電荷の前記フローティングディフュージョンへの転送を制御する転送制御信号を伝送する転送制御線をさらに備え、
前記制御部は、前記転送制御信号を生成し、前記転送制御線を選択し、生成した前記転送制御信号を選択した前記転送制御線に出力することにより、前記単位画素群の所望の単位画素の組み合わせに対して、前記電荷の転送を行わせる
請求項１に記載の撮像素子。
【請求項７】
前記単位画素群は、各単位画素をアレイ状に配置した画素アレイであり、
前記転送制御線は、前記画素アレイの単位画素の行毎に設けられ、
各転送制御線は、割り当てられた行の各単位画素に接続され、
前記セレクト制御線は、前記画素アレイの単位画素の列毎に設けられ、
各セレクト制御線は、割り当てられた列の各単位画素に接続され、
前記制御部は、前記転送制御信号を生成し、前記転送制御線を選択し、生成した前記転送制御信号を選択した前記転送制御線に出力することにより、前記画素アレイの所望の行の各単位画素に対して前記電荷の転送を行わせ、さらに、前記セレクト制御信号を生成し、前記セレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記電荷の転送を行わせた前記画素アレイの単位画素の行の、所望の列の単位画素の前記フローティングディフュージョンの信号レベルを読み出させる
請求項６に記載の撮像素子。
【請求項８】
前記単位画素群は、各単位画素をアレイ状に配置した画素アレイであり、
前記転送制御線は、前記画素アレイの単位画素の列毎に設けられ、
各転送制御線は、割り当てられた列の各単位画素に接続され、
前記セレクト制御線は、前記画素アレイの単位画素の行毎に設けられ、
各セレクト制御線は、割り当てられた行の各単位画素に接続され、
前記制御部は、前記転送制御信号を生成し、前記転送制御線を選択し、生成した前記転送制御信号を選択した前記転送制御線に出力することにより、前記画素アレイの所望の列の各単位画素に対して前記電荷の転送を行わせ、さらに、前記セレクト制御信号を生成し、前記セレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記電荷の転送を行わせた前記画素アレイの単位画素の列の、所望の行の単位画素の前記フローティングディフュージョンの信号レベルを読み出させる
請求項６に記載の撮像素子。
【請求項９】
前記単位画素群は、各単位画素をアレイ状に配置した画素アレイであり、
前記転送制御線は、
前記画素アレイの単位画素の行毎に設けられ、それぞれが割り当てられた行の各単位画素に接続される第１の転送制御線と、
前記画素アレイの単位画素の列毎に設けられ、それぞれが割り当てられた列の各単位画素に接続される第２の転送制御線と
を含み、
前記セレクト制御線は、前記画素アレイの単位画素の行または列毎に設けられ、
各セレクト制御線は、割り当てられた行または列の各単位画素に接続され、
前記制御部は、前記転送制御信号を生成し、前記第１の転送制御線および前記第２の転送制御線を選択し、生成した前記転送制御信号を選択した前記第１の転送制御線および前記第２の転送制御線に出力することにより、前記画素アレイの所望の単位画素に対して前記電荷の転送を行わせ、さらに、前記セレクト制御信号を生成し、前記電荷の転送を行わせた単位画素を含む行または列の前記セレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記電荷の転送を行わせた単位画素の前記フローティングディフュージョンの信号レベルを読み出させる
請求項６に記載の撮像素子。
【請求項１０】
前記単位画素群は、各単位画素をアレイ状に配置した画素アレイであり、
前記転送制御線は、前記画素アレイの単位画素毎に設けられ、
前記セレクト制御線は、前記画素アレイの単位画素の行または列毎に設けられ、
各セレクト制御線は、割り当てられた行または列の各単位画素に接続され、
前記制御部は、前記転送制御信号を生成し、前記転送制御線を選択し、生成した前記転送制御信号を選択した前記転送制御線に出力することにより、前記画素アレイの所望の単位画素に対して前記電荷の転送を行わせ、さらに、前記セレクト制御信号を生成し、前記電荷の転送を行わせた単位画素を含む行または列の前記セレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記電荷の転送を行わせた単位画素の前記フローティングディフュージョンの信号レベルを読み出させる
請求項６に記載の撮像素子。
【請求項１１】
前記単位画素は、複数のフォトダイオードを有し、
前記制御部は、前記転送制御信号を生成し、前記転送制御線を選択し、生成した前記転送制御信号を選択した前記転送制御線に出力することにより、前記単位画素群の所望の単位画素の組み合わせに対して、所望のフォトダイオードに蓄積された電荷の転送を行わせる
請求項６に記載の撮像素子。
【請求項１２】
前記制御部は、前記セレクト制御信号を生成し、全ての前記セレクト制御線を選択し、生成した前記セレクト制御信号を前記全てのセレクト制御線に出力することにより、オートゼロ動作を行わせる
請求項１に記載の撮像素子。
【請求項１３】
前記制御部の制御に基づいて前記単位画素から読み出された前記フローティングディフュージョンのレベルをA/D変換するA/D変換部をさらに備える
請求項１に記載の撮像素子。
【請求項１４】
前記A/D変換部は、前記単位画素群が形成される領域を複数に分割する部分領域毎に設けられ、自身が対応する部分領域に含まれる単位画素から読み出された前記フローティングディフュージョンのレベルをA/D変換する
請求項１３に記載の撮像素子。
【請求項１５】
複数の半導体基板を有し、
前記A/D変換部は、前記単位画素群が形成される半導体基板と異なる半導体基板に形成される
請求項１３に記載の撮像素子。
【請求項１６】
前記A/D変換部は、
基準電圧を生成する基準電圧生成部と、
前記単位画素から読み出された前記フローティングディフュージョンのレベルと、前記基準電圧生成部により生成された前記基準電圧とを比較する比較部と、
前記比較部の比較結果が変化するまでをカウントするカウンタと
を有し、
前記基準電圧生成部、前記比較部、および前記カウンタは、前記単位画素群が形成される半導体基板と異なる半導体基板に形成される
請求項１５に記載の撮像素子。
【請求項１７】
前記A/D変換部は、
基準電圧を生成する基準電圧生成部と、
前記単位画素から読み出された前記フローティングディフュージョンのレベルと、前記基準電圧生成部により生成された前記基準電圧とを比較する比較部と、
前記比較部の比較結果が変化するまでをカウントするカウンタと
を有し、
前記カウンタは、前記単位画素群が形成される半導体基板と異なる半導体基板に形成される
請求項１５に記載の撮像素子。
【請求項１８】
前記単位画素から読み出された前記フローティングディフュージョンのレベルは、単数若しくは複数の配線により、前記単位画素群が形成される半導体基板から、前記A/D変換部が形成される半導体基板に伝送される
請求項１５に記載の撮像素子。
【請求項１９】
単位画素のフローティングディフュージョンのリセットを制御するリセット制御信号を生成し、複数の単位画素からなる単位画素群の自身が接続される単位画素に対して前記リセット制御信号を伝送するリセット制御線を選択し、生成した前記リセット制御信号を選択した前記リセット制御線に出力することにより、前記単位画素群の所望の単位画素の組み合わせに対して、前記フローティングディフュージョンのリセットを行わせ、
前記フローティングディフュージョンのレベルの読み出しを制御するセレクト制御信号を生成し、前記単位画素群の自身が接続される単位画素に対して前記セレクト制御信号を伝送するセレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記リセット制御信号を出力した前記リセット制御線が接続される前記組み合わせの単位画素のいずれか１つを含む、前記単位画素群の所望の単位画素の組み合わせに対して、前記フローティングディフュージョンのレベルの読み出しを行わせる
制御方法。
【請求項２０】
被写体を撮像する撮像部と、
前記撮像部による撮像により得られた画像データを画像処理する画像処理部と
を備え、
前記撮像部は、
複数の単位画素からなる単位画素群と、
前記単位画素群の、自身が接続される単位画素に対して、フローティングディフュージョンのリセットを制御するリセット制御信号を伝送するリセット制御線と、
前記単位画素群の、自身が接続される単位画素に対して、前記フローティングディフュージョンのレベルの読み出しを制御するセレクト制御信号を伝送するセレクト制御線と、
前記リセット制御信号を生成し、前記リセット制御線を選択し、生成した前記リセット制御信号を選択した前記リセット制御線に出力することにより、前記単位画素群の所望の単位画素の組み合わせに対して、前記フローティングディフュージョンのリセットを行わせ、前記セレクト制御信号を生成し、前記セレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記リセット制御信号を出力した前記リセット制御線が接続される前記組み合わせの単位画素のいずれか１つを含む、前記単位画素群の所望の単位画素の組み合わせに対して、前記フローティングディフュージョンのレベルの読み出しを行わせる制御部と
を備える撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、撮像素子、制御方法、並びに、撮像装置に関し、特に、より容易に画素信号の読み出しを行うことができるようにした撮像素子、制御方法、並びに、撮像装置に関する。
【背景技術】
【０００２】
近年、複数の画素がアレイ状に配置された画素アレイに対して、前記画素の複数行および複数列からなる部分領域である画素ユニット毎に、画素信号をA/D変換するA/D変換部が設けられる撮像素子が考えられた。このような撮像素子においては、従来の行同時読み出しでは対応できず、読み出す画素の行列を１画素ずつ指定するXYアドレス選択方式が必須技術となる。
【０００３】
この画素のXYアドレス選択方式として、画素トランジスタ（Tr）数を変えずに配線によりXYアドレス指定を実現する方式が提案されている(例えば、特許文献１参照)。また、３トランジスタ（3Tr）画素動作とセレクト制御線（SEL）を組み合わせた構造が考えられた（例えば、非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１０２６０６号公報
【非特許文献】
【０００５】
【非特許文献１】Shang-Fu Yeh, Jin-Yi Lin, Chih-Cheng Hsieh, Ka-Yi Yeh and Chung-Chi Jim Li, "A New CMOS Image Sensor Readout Structure for 3D Integrated Imagers ", Digital Object Identifier :10.1109/CICC.2011.6055381, 19-21 Sept. 2011
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の方法の場合、制御する画素数(NxM)に対し、転送制御線（TRG）、リセット制御線（RST）、セレクト制御線（SEL）をそれぞれ、行方向で制御する場合N倍、列方向で制御する場合M倍に増大させる必要があり、配線リソースにより画素ユニットのサイズが制限されるおそれがあった。
【０００７】
また、非特許文献１に記載の方法の場合、リセット制御線（RST）とセレクト制御線（SEL）とが同一方向（共に行方向）に配置され、リセット電圧VRが縦に配置されている。そのため、転送制御信号は必ずXYアドレス化しなければならない。そのため、同時にリセットされるフローティングディフュージョン（FD）は１か所のみのため、電荷転送も１か所しか行うことができず、同時電荷転送を行うことができなかった。
【０００８】
本技術は、このような状況に鑑みて提案されたものであり、より容易に画素信号の読み出しを行うことができるようにすることを目的とする。
【課題を解決するための手段】
【０００９】
本技術の一側面は、複数の単位画素からなる単位画素群と、前記単位画素群の、自身が接続される単位画素に対して、フローティングディフュージョンのリセットを制御するリセット制御信号を伝送するリセット制御線と、前記単位画素群の、自身が接続される単位画素に対して、前記フローティングディフュージョンのレベルの読み出しを制御するセレクト制御信号を伝送するセレクト制御線と、前記リセット制御信号を生成し、前記リセット制御線を選択し、生成した前記リセット制御信号を選択した前記リセット制御線に出力することにより、前記単位画素群の所望の単位画素の組み合わせに対して、前記フローティングディフュージョンのリセットを行わせ、前記セレクト制御信号を生成し、前記セレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記リセット制御信号を出力した前記リセット制御線が接続される前記組み合わせの単位画素のいずれか１つを含む、前記単位画素群の所望の単位画素の組み合わせに対して、前記フローティングディフュージョンのレベルの読み出しを行わせる制御部とを備える撮像素子である。
【００１０】
前記単位画素群は、各単位画素をアレイ状に配置した画素アレイであり、前記リセット制御線は、前記画素アレイの単位画素の行毎に設けられ、各リセット制御線は、割り当てられた行の各単位画素に接続され、前記セレクト制御線は、前記画素アレイの単位画素の列毎に設けられ、各セレクト制御線は、割り当てられた列の各単位画素に接続され、前記制御部は、前記リセット制御信号を生成し、前記リセット制御線を選択し、生成した前記リセット制御信号を選択した前記リセット制御線に出力することにより、前記画素アレイの所望の行の各単位画素に対して前記リセットを行わせ、さらに、前記セレクト制御信号を生成し、前記セレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記リセットを行わせた前記画素アレイの単位画素の行の、所望の列の単位画素の前記フローティングディフュージョンのリセットレベルを読み出させることができる。
【００１１】
前記単位画素群は、各単位画素をアレイ状に配置した画素アレイであり、前記リセット制御線は、前記画素アレイの単位画素の列毎に設けられ、各リセット制御線は、割り当てられた列の各単位画素に接続され、前記セレクト制御線は、前記画素アレイの単位画素の行毎に設けられ、各セレクト制御線は、割り当てられた行の各単位画素に接続され、前記制御部は、前記リセット制御信号を生成し、前記リセット制御線を選択し、生成した前記リセット制御信号を選択した前記リセット制御線に出力することにより、前記画素アレイの所望の列の各単位画素に対して前記リセットを行わせ、さらに、前記セレクト制御信号を生成し、前記セレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記リセットを行わせた前記画素アレイの単位画素の列の、所望の行の単位画素の前記フローティングディフュージョンのリセットレベルを読み出させることができる。
【００１２】
前記単位画素に対して、リセット電源電圧とソースフォロワ電源電圧とが互いに異なる配線により供給されるようにすることができる。
【００１３】
前記単位画素に対して、リセット電源電圧とソースフォロワ電源電圧とが共通の配線により供給されるようにすることができる。
【００１４】
前記単位画素群の、自身が接続される単位画素に対して、フォトダイオードに蓄積された電荷の前記フローティングディフュージョンへの転送を制御する転送制御信号を伝送する転送制御線をさらに備え、前記制御部は、前記転送制御信号を生成し、前記転送制御線を選択し、生成した前記転送制御信号を選択した前記転送制御線に出力することにより、前記単位画素群の所望の単位画素の組み合わせに対して、前記電荷の転送を行わせることができる。
【００１５】
前記単位画素群は、各単位画素をアレイ状に配置した画素アレイであり、前記転送制御線は、前記画素アレイの単位画素の行毎に設けられ、各転送制御線は、割り当てられた行の各単位画素に接続され、前記セレクト制御線は、前記画素アレイの単位画素の列毎に設けられ、各セレクト制御線は、割り当てられた列の各単位画素に接続され、前記制御部は、前記転送制御信号を生成し、前記転送制御線を選択し、生成した前記転送制御信号を選択した前記転送制御線に出力することにより、前記画素アレイの所望の行の各単位画素に対して前記電荷の転送を行わせ、さらに、前記セレクト制御信号を生成し、前記セレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記電荷の転送を行わせた前記画素アレイの単位画素の行の、所望の列の単位画素の前記フローティングディフュージョンの信号レベルを読み出させることができる。
【００１６】
前記単位画素群は、各単位画素をアレイ状に配置した画素アレイであり、前記転送制御線は、前記画素アレイの単位画素の列毎に設けられ、各転送制御線は、割り当てられた列の各単位画素に接続され、前記セレクト制御線は、前記画素アレイの単位画素の行毎に設けられ、各セレクト制御線は、割り当てられた行の各単位画素に接続され、前記制御部は、前記転送制御信号を生成し、前記転送制御線を選択し、生成した前記転送制御信号を選択した前記転送制御線に出力することにより、前記画素アレイの所望の列の各単位画素に対して前記電荷の転送を行わせ、さらに、前記セレクト制御信号を生成し、前記セレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記電荷の転送を行わせた前記画素アレイの単位画素の列の、所望の行の単位画素の前記フローティングディフュージョンの信号レベルを読み出させることができる。
【００１７】
前記単位画素群は、各単位画素をアレイ状に配置した画素アレイであり、前記転送制御線は、前記画素アレイの単位画素の行毎に設けられ、それぞれが割り当てられた行の各単位画素に接続される第１の転送制御線と、前記画素アレイの単位画素の列毎に設けられ、それぞれが割り当てられた列の各単位画素に接続される第２の転送制御線とを含み、前記セレクト制御線は、前記画素アレイの単位画素の行または列毎に設けられ、各セレクト制御線は、割り当てられた行または列の各単位画素に接続され、前記制御部は、前記転送制御信号を生成し、前記第１の転送制御線および前記第２の転送制御線を選択し、生成した前記転送制御信号を選択した前記第１の転送制御線および前記第２の転送制御線に出力することにより、前記画素アレイの所望の単位画素に対して前記電荷の転送を行わせ、さらに、前記セレクト制御信号を生成し、前記電荷の転送を行わせた単位画素を含む行または列の前記セレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記電荷の転送を行わせた単位画素の前記フローティングディフュージョンの信号レベルを読み出させることができる。
【００１８】
前記単位画素群は、各単位画素をアレイ状に配置した画素アレイであり、前記転送制御線は、前記画素アレイの単位画素毎に設けられ、前記セレクト制御線は、前記画素アレイの単位画素の行または列毎に設けられ、各セレクト制御線は、割り当てられた行または列の各単位画素に接続され、前記制御部は、前記転送制御信号を生成し、前記転送制御線を選択し、生成した前記転送制御信号を選択した前記転送制御線に出力することにより、前記画素アレイの所望の単位画素に対して前記電荷の転送を行わせ、さらに、前記セレクト制御信号を生成し、前記電荷の転送を行わせた単位画素を含む行または列の前記セレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記電荷の転送を行わせた単位画素の前記フローティングディフュージョンの信号レベルを読み出させることができる。
【００１９】
前記単位画素は、複数のフォトダイオードを有し、前記制御部は、前記転送制御信号を生成し、前記転送制御線を選択し、生成した前記転送制御信号を選択した前記転送制御線に出力することにより、前記単位画素群の所望の単位画素の組み合わせに対して、所望のフォトダイオードに蓄積された電荷の転送を行わせることができる。
【００２０】
前記制御部は、前記セレクト制御信号を生成し、全ての前記セレクト制御線を選択し、生成した前記セレクト制御信号を前記全てのセレクト制御線に出力することにより、オートゼロ動作を行わせることができる。
【００２１】
前記制御部の制御に基づいて前記単位画素から読み出された前記フローティングディフュージョンのレベルをA/D変換するA/D変換部をさらに備えることができる。
【００２２】
前記A/D変換部は、前記単位画素群が形成される領域を複数に分割する部分領域毎に設けられ、自身が対応する部分領域に含まれる単位画素から読み出された前記フローティングディフュージョンのレベルをA/D変換することができる。
【００２３】
複数の半導体基板を有し、前記A/D変換部は、前記単位画素群が形成される半導体基板と異なる半導体基板に形成されることができる。
【００２４】
前記A/D変換部は、基準電圧を生成する基準電圧生成部と、前記単位画素から読み出された前記フローティングディフュージョンのレベルと、前記基準電圧生成部により生成された前記基準電圧とを比較する比較部と、前記比較部の比較結果が変化するまでをカウントするカウンタとを有し、前記基準電圧生成部、前記比較部、および前記カウンタは、前記単位画素群が形成される半導体基板と異なる半導体基板に形成されることができる。
【００２５】
前記A/D変換部は、基準電圧を生成する基準電圧生成部と、前記単位画素から読み出された前記フローティングディフュージョンのレベルと、前記基準電圧生成部により生成された前記基準電圧とを比較する比較部と、前記比較部の比較結果が変化するまでをカウントするカウンタとを有し、前記カウンタは、前記単位画素群が形成される半導体基板と異なる半導体基板に形成されるようにすることができる。
【００２６】
前記単位画素から読み出された前記フローティングディフュージョンのレベルは、単数若しくは複数の配線により、前記単位画素群が形成される半導体基板から、前記A/D変換部が形成される半導体基板に伝送されることができる。
【００２７】
本技術の一側面は、また、単位画素のフローティングディフュージョンのリセットを制御するリセット制御信号を生成し、複数の単位画素からなる単位画素群の自身が接続される単位画素に対して前記リセット制御信号を伝送するリセット制御線を選択し、生成した前記リセット制御信号を選択した前記リセット制御線に出力することにより、前記単位画素群の所望の単位画素の組み合わせに対して、前記フローティングディフュージョンのリセットを行わせ、前記フローティングディフュージョンのレベルの読み出しを制御するセレクト制御信号を生成し、前記単位画素群の自身が接続される単位画素に対して前記セレクト制御信号を伝送するセレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記リセット制御信号を出力した前記リセット制御線が接続される前記組み合わせの単位画素のいずれか１つを含む、前記単位画素群の所望の単位画素の組み合わせに対して、前記フローティングディフュージョンのレベルの読み出しを行わせる制御方法である。
【００２８】
本技術の他の側面は、被写体を撮像する撮像部と、前記撮像部による撮像により得られた画像データを画像処理する画像処理部とを備え、前記撮像部は、複数の単位画素からなる単位画素群と、前記単位画素群の、自身が接続される単位画素に対して、フローティングディフュージョンのリセットを制御するリセット制御信号を伝送するリセット制御線と、前記単位画素群の、自身が接続される単位画素に対して、前記フローティングディフュージョンのレベルの読み出しを制御するセレクト制御信号を伝送するセレクト制御線と、前記リセット制御信号を生成し、前記リセット制御線を選択し、生成した前記リセット制御信号を選択した前記リセット制御線に出力することにより、前記単位画素群の所望の単位画素の組み合わせに対して、前記フローティングディフュージョンのリセットを行わせ、前記セレクト制御信号を生成し、前記セレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記リセット制御信号を出力した前記リセット制御線が接続される前記組み合わせの単位画素のいずれか１つを含む、前記単位画素群の所望の単位画素の組み合わせに対して、前記フローティングディフュージョンのレベルの読み出しを行わせる制御部とを備える撮像装置である。
【００２９】
本技術の一側面においては、単位画素のフローティングディフュージョンのリセットを制御するリセット制御信号が生成され、複数の単位画素からなる単位画素群の自身が接続される単位画素に対してリセット制御信号を伝送するリセット制御線が選択され、生成されたリセット制御信号が選択されたリセット制御線に出力されることにより、単位画素群の所望の単位画素の組み合わせにおいて、フローティングディフュージョンのリセットが行われ、フローティングディフュージョンのレベルの読み出しを制御するセレクト制御信号が生成され、単位画素群の自身が接続される単位画素に対してセレクト制御信号を伝送するセレクト制御線が選択され、生成されたセレクト制御信号が選択されたセレクト制御線に出力されることにより、リセット制御信号が出力されたリセット制御線が接続される組み合わせの単位画素のいずれか１つを含む、単位画素群の所望の単位画素の組み合わせにおいて、フローティングディフュージョンのレベルの読み出しが行われる。
【００３０】
本技術の他の側面においては、撮像装置において、被写体が撮像され、単位画素のフローティングディフュージョンのリセットを制御するリセット制御信号が生成され、複数の単位画素からなる単位画素群の自身が接続される単位画素に対してリセット制御信号を伝送するリセット制御線が選択され、生成されたリセット制御信号が選択されたリセット制御線に出力されることにより、単位画素群の所望の単位画素の組み合わせにおいて、フローティングディフュージョンのリセットが行われ、フローティングディフュージョンのレベルの読み出しを制御するセレクト制御信号が生成され、単位画素群の自身が接続される単位画素に対してセレクト制御信号を伝送するセレクト制御線が選択され、生成されたセレクト制御信号が選択されたセレクト制御線に出力されることにより、リセット制御信号が出力されたリセット制御線が接続される組み合わせの単位画素のいずれか１つを含む、単位画素群の所望の単位画素の組み合わせにおいて、フローティングディフュージョンのレベルの読み出しが行われる。
【発明の効果】
【００３１】
本技術によれば、撮像画像を得ることが出来る。また本技術によれば、より容易に画素信号の読み出しを行うことができる。
【図面の簡単な説明】
【００３２】
【図１】画素ユニットの例を説明する図である。
【図２】イメージセンサの主な構成例を示す図である。
【図３】イメージセンサの主な構成例を示す図である。
【図４】イメージセンサの主な構成例を示す図である。
【図５】単位画素の主な構成例を示す図である。
【図６】読み出し伝送制御処理の流れの例を説明するフローチャートである。
【図７】読み出し伝送制御の様子の例を示すタイミングチャートである。
【図８】イメージセンサの他の構成例を示す図である。
【図９】イメージセンサのさらに他の構成例を示す図である。
【図１０】イメージセンサのさらに他の構成例を示す図である。
【図１１】イメージセンサのさらに他の構成例を示す図である。
【図１２】イメージセンサのさらに他の構成例を示す図である。
【図１３】イメージセンサのさらに他の構成例を示す図である。
【図１４】単位画素の他の構成例を示す図である。
【図１５】イメージセンサのさらに他の構成例を示す図である。
【図１６】単位画素の他の構成例を示す図である。
【図１７】イメージセンサのさらに他の構成例を示す図である。
【図１８】イメージセンサのさらに他の構成例を示す図である。
【図１９】単位画素の他の構成例を示す図である。
【図２０】イメージセンサのさらに他の構成例を示す図である。
【図２１】単位画素の他の構成例を示す図である。
【図２２】読み出し伝送制御処理の流れの例を説明するフローチャートである。
【図２３】読み出し伝送制御の様子の例を示すタイミングチャートである。
【図２４】撮像装置の主な構成例を示す図である。
【発明を実施するための形態】
【００３３】
以下、本開示を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（イメージセンサ）
２．第２の実施の形態（撮像装置）
【００３４】
＜１．第１の実施の形態＞
＜画素ユニットの読み出し＞
近年、複数の画素がアレイ状に配置された画素アレイに対して、前記画素の複数行および複数列からなる部分領域である画素ユニット毎に、画素信号をA/D変換するA/D変換部が設けられる撮像素子が考えられた。このような撮像素子においては、従来の行同時読み出しでは対応できず、読み出す画素の行列を１画素ずつ指定するXYアドレス選択方式が必須技術となる。
【００３５】
画素のXYアドレス選択方式には読み出し部のXYアドレス化と電荷転送部のXYアドレス化がある。前者はXYアドレス選択方式には必須の技術であり、後者はXYアドレス選択方式によって必要、不必要が分かれる。
【００３６】
読み出し部のXYアドレス選択方式としては、XY用のセレクトトランジスタ（SEL Tr）を各々設けた回路構成の５トランジスタ（5Tr）回路が考えられるが、この場合、従来の行同時読み出しの場合と比べて回路規模が増大するおそれがあった。そこで特許文献１に記載のように、画素を構成するトランジスタ（Tr）数を変えずに、配線によりXYアドレスを指定する方式が提案された。しかしながら、この方式の場合、制御する画素数(NxM)に対し、転送制御線（TRG）、リセット制御線（RST）、セレクト制御線（SEL）をそれぞれ、行方向で制御する場合N倍、列方向で制御する場合M倍に増大させる必要があり、配線リソースにより画素ユニットのサイズが制限されるおそれがあった。
【００３７】
また、非特許文献１に記載のように、３トランジスタ（3Tr）画素動作とセレクト制御線（SEL）を組み合わせた構造が考えられた。しかしながら、この方法の場合、リセット制御線（RST）とセレクト制御線（SEL）とが同一方向（共に行方向）に配置され、リセット電圧VRが縦に配置されている。そのため、転送制御信号は必ずXYアドレス化しなければならない。そのため、同時にリセットされるフローティングディフュージョン（FD）は１か所のみのため、電荷転送も１か所しか行うことができず、同時電荷転送を行うことができなかった。
【００３８】
仮に、転送制御信号は必ずXYアドレス化しない場合、信号が破壊されてしまうおそれがあった。また、トランジスタ（Tr）の数を減らすため、セレクト制御線（SEL）を行で１つにまとめているため、セレクト制御線（SEL）がある画素と無い画素とでレイアウトの対称性が崩れてしまうおそれがあった。
【００３９】
＜RSTとSELによる読み出し制御＞
そこで、撮像素子において、複数の単位画素からなる単位画素群と、単位画素群の、自身が接続される単位画素に対して、フローティングディフュージョンのリセットを制御するリセット制御信号を伝送するリセット制御線と、単位画素群の、自身が接続される単位画素に対して、フローティングディフュージョンのレベルの読み出しを制御するセレクト制御信号を伝送するセレクト制御線と、リセット制御信号を生成し、リセット制御線を選択し、生成したリセット制御信号を選択したリセット制御線に出力することにより、単位画素群の所望の単位画素の組み合わせに対して、フローティングディフュージョンのリセットを行わせ、セレクト制御信号を生成し、セレクト制御線を選択し、生成したセレクト制御信号を選択したセレクト制御線に出力することにより、リセット制御信号を出力したリセット制御線が接続される組み合わせの単位画素のいずれか１つを含む、単位画素群の所望の単位画素の組み合わせに対して、フローティングディフュージョンのレベルの読み出しを行わせる制御部とを備えるようにする。
【００４０】
このようにすることにより、制御部は、リセット制御線とセレクト制御線を選択することにより、容易に所望の画素を選択することができる。したがって、リセットを行単位（又は列単位）で行うようにすることにより、電荷転送を行単位（又は列単位）で行っても、信号が破壊されず、１画素ずつ順次読出すことができる。つまり、より容易に画素信号の読み出しを行うことができる。
【００４１】
例えば、単位画素群が、各単位画素をアレイ状に配置した画素アレイであり、リセット制御線が、画素アレイの単位画素の行毎に設けられ、各リセット制御線が、割り当てられた行の各単位画素に接続され、セレクト制御線が、画素アレイの単位画素の列毎に設けられ、各セレクト制御線が、割り当てられた列の各単位画素に接続されるようにしてもよい。そして、制御部が、リセット制御信号を生成し、リセット制御線を選択し、生成したリセット制御信号を選択したリセット制御線に出力することにより、画素アレイの所望の行の各単位画素に対してリセットを行わせ、さらに、セレクト制御信号を生成し、セレクト制御線を選択し、生成したセレクト制御信号を選択したセレクト制御線に出力することにより、リセットを行わせた画素アレイの単位画素の行の、所望の列の単位画素のフローティングディフュージョンのリセットレベルを読み出させるようにしてもよい。
【００４２】
もちろん、リセット制御線が画素アレイの単位画素の列毎に設けられ、セレクト制御線が画素アレイの単位画素の行毎に設けられるようにしてもよい。
【００４３】
例えば、単位画素群の、自身が接続される単位画素に対して、フォトダイオードに蓄積された電荷のフローティングディフュージョンへの転送を制御する転送制御信号を伝送する転送制御線をさらに備えるようにしてもよい。そして、制御部が、転送制御信号を生成し、転送制御線を選択し、生成した転送制御信号を選択した転送制御線に出力することにより、単位画素群の所望の単位画素の組み合わせに対して、電荷の転送を行わせるようにしてもよい。
【００４４】
例えば、単位画素群が、各単位画素をアレイ状に配置した画素アレイであり、転送制御線が、画素アレイの単位画素の行毎に設けられ、各転送制御線が、割り当てられた行の各単位画素に接続され、セレクト制御線が、画素アレイの単位画素の列毎に設けられ、各セレクト制御線が、割り当てられた列の各単位画素に接続されるようにしてもよい。そして、制御部が、転送制御信号を生成し、転送制御線を選択し、生成した転送制御信号を選択した転送制御線に出力することにより、画素アレイの所望の行の各単位画素に対して電荷の転送を行わせ、さらに、セレクト制御信号を生成し、セレクト制御線を選択し、生成したセレクト制御信号を選択したセレクト制御線に出力することにより、電荷の転送を行わせた画素アレイの単位画素の行の、所望の列の単位画素のフローティングディフュージョンの信号レベルを読み出させるようにしてもよい。
【００４５】
もちろん、転送制御線が画素アレイの単位画素の列毎に設けられ、セレクト制御線が画素アレイの単位画素の行毎に設けられるようにしてもよい。
【００４６】
例えば、制御部の制御に基づいて単位画素から読み出されたフローティングディフュージョンのレベルをA/D変換するA/D変換部をさらに備えるようにしてもよい。
【００４７】
例えば、A/D変換部が、単位画素群が形成される領域を複数に分割する部分領域毎に設けられ、自身が対応する部分領域に含まれる単位画素から読み出されたフローティングディフュージョンのレベルをA/D変換するようにしてもよい。
【００４８】
以上のようにすることにより、従来の４トランジスタ（4Tr）型画素の構成要素であるリセット制御線（RST）とセレクト制御線（SEL）を用いて、信号を読み出す画素のXYアドレスを制御することができる。つまり、信号を読み出すための単位画素指定のための構成をより容易にすることができる。したがって、より容易に画素信号の読み出しを行うことができる。
【００４９】
例えば、画素トランジスタ（Tr）構造には一切の変更を加えずに、各画素からの信号の読み出しを実現することができる。その場合、面積を増大させずに、各画素からの信号の読み出しを実現することができる。また、転送制御信号のXYアドレス化は必須項目ではなくなる。
【００５０】
また、本技術を適用することにより、画素単位セルを全て同一の構造とすることができるため、各単位画素が非対称な構造にはならず、そのことによる特性の悪化を低減させることができる。例えば、非対称な画素構造の場合、例えばベイヤ配列のGr/Gb特性に差が出るなど、同色でも出力差を生じる場合がある。
【００５１】
また、本技術を適用することにより、複数の画素出力を束ねてA/D変換部に接続することができる。１つの基板に画素と回路が混在する場合、または複数のカラムにまたがったA/D変換部に接続する場合でも、カラムとAD変換器の間にカラム分のスイッチを設ける必要がないようにすることができる。
【００５２】
＜イメージセンサ＞
このような本技術を適用した撮像素子の一実施の形態であるイメージセンサの画素領域の構成例を、図１に示す。図１に示されるイメージセンサ１００は、被写体からの光を光電変換して画像データとして出力するデバイスである。例えば、イメージセンサ１００は、CMOS（Complementary Metal Oxide Semiconductor）を用いたCMOSイメージセンサ、CCD（Charge Coupled Device）を用いたCCDイメージセンサ等として構成される。
【００５３】
図１に示されるように、イメージセンサ１００は、画素アレイ１０１を有する。画素アレイ１０１は、フォトダイオード等の光電変換素子を有する画素構成（単位画素１１１）が平面状または曲面状に配置される画素領域である。図１の例の場合、画素アレイ１０１は、単位画素１１１がアレイ状に配置されている。図中、単位画素１１１の水平方向の並びが行を示し、垂直方向の並びが列を示す。
【００５４】
各単位画素１１１は、被写体からの光を受光し、その入射光を光電変換して電荷を蓄積し、所定のタイミングにおいて、その電荷を画素信号として出力する。
【００５５】
また、図１に示されるように、画素アレイ１０１には、複数行複数列の単位画素１１１からなる画素ユニット１２１が形成される。つまり、画素ユニットは、画素アレイ１０１からなる画素領域を複数に分割する部分領域に含まれる単位画素群である。図１の例の場合、画素ユニット１２１は、4x4の単位画素１１１により構成される。もちろん、画素ユニット１２１のサイズや形状は任意である。例えば、画素ユニット１２１のサイズが4x4、4x8、8x4、8x8、4x16、8x16、16x4、16x8、16x16の単位画素により構成されるようにしてもよい。
【００５６】
図１においては、画素ユニット１２１を１つのみ示しているが、実際には、画素ユニット１２１は、画素アレイ１０１全体に形成される。つまり、各単位画素１１１は、いずれかの画素ユニット１２１に属する。各画素ユニット１２１のサイズや形状が互いに同一でなくてもよい。
【００５７】
また、図１においては、各単位画素１１１が互いに同じ大きさの正方形として示されているが、各単位画素１１１のサイズや形状は任意であり、正方形で無くてもよいし、互いに同一のサイズおよび形状でなくてもよい。
【００５８】
＜エリアA/D変換部＞
図２は、イメージセンサ１００の構成の一部の例を示す図である。図２に示されるように、イメージセンサ１００の各画素ユニット１２１には、それぞれ、A/D変換部１３１が設けられる。図２の例の場合、画素領域に３つの画素ユニット１２１（画素ユニット１２１−１乃至画素ユニット１２１−３）が形成されている。また、それらに対して、３つのA/D変換部１３１（A/D変換部１３１−１乃至A/D変換部１３１−３）が形成されている。
【００５９】
A/D変換部１３１−１は、画素ユニット１２１−１に接続され、画素ユニット１２１−１の各単位画素から読み出される信号をA/D変換する。A/D変換部１３１−２は、画素ユニット１２１−２に接続され、画素ユニット１２１−２の各単位画素から読み出される信号をA/D変換する。A/D変換部１３１−３は、画素ユニット１２１−３に接続され、画素ユニット１２１−３の各単位画素から読み出される信号をA/D変換する。
【００６０】
A/D変換部１３１−１乃至A/D変換部１３１−３を互いに区別して説明する必要が無い場合、単にA/D変換部１３１と称する。つまり、各画素ユニット１２１に対してA/D変換部１３１が設けられ、画素ユニット１２１内の各単位画素１１１から読み出される信号は、その画素ユニット１２１に接続されるA/D変換部１３１に供給され、A/D変換される。
【００６１】
信号は、画素ユニット１２１内の各単位画素１１１から、例えば１単位画素分ずつ順次読み出され、A/D変換部１３１に供給される。画素ユニット１２１内の各単位画素１１１の信号読み出し順は任意である。例えばラスタスキャン順等のように、予め定められた順に読み出すようにしてもよいし、ランダムに読み出すようにしてもよい。
【００６２】
図２の例の場合、画素ユニット１２１およびA/D変換部１３１は、互いに同一の半導体基板に形成されている。
【００６３】
＜半導体基板積層構造＞
イメージセンサ１００は、例えば、図３に示されるように、互いに重畳される２枚の半導体基板（積層チップ（画素基板１４１および回路基板１４２））に、その回路構成が形成されるようにしてもよい。
【００６４】
画素基板１４１には、画素領域（すなわち、画素アレイ１０１）が形成される。例えば、図３の場合、Ｎ個の画素ユニット１２１（画素ユニット１２１−１乃至画素ユニット１２１−Ｎ）が形成される。回路基板１４２には、各画素ユニット１２１に対応するA/D変換部１３１が形成される。
【００６５】
A/D変換部１３１は、回路基板１４２の、画素基板１４１に形成される、そのA/D変換部１３１に対応する画素ユニット１２１と積層される位置に形成される。例えば、A/D変換部１３１−Ｋは、画素基板１４１と回路基板１４２とを貼り合わせた状態において、画素基板１４１に形成される、そのA/D変換部１３１−Ｋに対応する画素ユニット１２１−Ｋと積層される位置に形成される。
【００６６】
この状態において、画素ユニット１２１−Ｋの各単画素から読み出された信号の伝送路と、A/D変換部１３１−Ｋの基準電位と比較する信号の伝送路とが接続される。このような構成とすることにより、画素ユニット１２１−Ｋの各単画素から読み出された信号が、A/D変換部１３１−Ｋに入力され、A/D変換される。
このように、画素基板１４１と回路基板１４２を有する構成の場合、接続(マイクロバンプやTSVなど)数を１つまたは数個に抑えることができる。したがって接続に必要な面積を画素ピッチに合わせる必要はなく、また接続数が少ないため歩留りの向上を期待することができる。
【００６７】
なお、この半導体基板（積層チップ）の数（層数）は任意であり、３層以上であってもよい。
【００６８】
＜イメージセンサの回路構成＞
イメージセンサ１００の主な回路構成の例を図４に示す。図４においては、１画素ユニット１２１分の構成例を示す。点線１５１で囲まれる回路構成が１つの単位画素１１１の回路構成の例を示している。
【００６９】
＜単位画素構成＞
ここで、この点線１５１内の回路構成（すなわち、単位画素１１１の回路構成）の主な構成の例を図５に示す。図５に示される例の場合、単位画素１１１は、フォトダイオード１７１、転送トランジスタ１７２、リセットトランジスタ１７３、増幅トランジスタ１７４、およびセレクトトランジスタ１７５を有する。
【００７０】
フォトダイオード（PD）１７１は、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。フォトダイオード１７１のアノード電極は画素領域のグランド（画素グランド）に接続され、カソード電極は転送トランジスタ１７２を介してフローティングディフュージョン（FD）に接続される。もちろん、フォトダイオード１７１のカソード電極が画素領域の電源（画素電源）に接続され、アノード電極が転送トランジスタ１７２を介してフローティングディフュージョン（FD）に接続され、光電荷を光正孔として読み出す方式としてもよい。
【００７１】
転送トランジスタ１７２は、フォトダイオード１７１からの光電荷の読み出しを制御する。転送トランジスタ１７２は、ドレイン電極がフローティングディフュージョンに接続され、ソース電極がフォトダイオード１７１のカソード電極に接続される。また、転送トランジスタ１７２のゲート電極には、エリア走査部１５２（図４）から供給される転送制御信号を伝送する転送制御線（TRG）が接続される。転送制御線（TRG）（すなわち、転送トランジスタ１７２のゲート電位）がオフ状態のとき、フォトダイオード１７１からの光電荷の転送が行われない（フォトダイオード１７１において光電荷が蓄積される）。転送制御線（TRG）（すなわち、転送トランジスタ１７２のゲート電位）がオン状態のとき、フォトダイオード１７１に蓄積された光電荷がフローティングディフュージョン（FD）に転送される。
【００７２】
リセットトランジスタ１７３は、フローティングディフュージョン（FD）の電位をリセットする。リセットトランジスタ１７３は、ドレイン電極が電源電位に接続され、ソース電極がフローティングディフュージョン（FD）に接続される。また、リセットトランジスタ１７３のゲート電極には、エリア走査部１５２（図４）から供給されるリセット制御信号を伝送するリセット制御線（RST）が接続される。リセット制御信号（RST）（すなわち、リセットトランジスタ１７３のゲート電位）がオフ状態のとき、フローティングディフュージョン（FD）はリセット電圧配線（VR）（すなわち、リセット電圧VR）と切り離されている。リセット制御信号（RST）（すなわち、リセットトランジスタ１７３のゲート電位）がオン状態のとき、フローティングディフュージョン（FD）の電荷がリセット電圧配線（VR）に捨てられ、フローティングディフュージョン（FD）がリセットされる。
【００７３】
増幅トランジスタ１７４は、フローティングディフュージョン（FD）の電位変化を増幅し、電気信号（アナログ信号）として出力する。増幅トランジスタ１７４は、ゲート電極がフローティングディフュージョン（FD）に接続され、ドレイン電極がソースフォロワ電源電圧に接続され、ソース電極がセレクトトランジスタ１７５のドレイン電極に接続されている。例えば、増幅トランジスタ１７４は、リセットトランジスタ１７３によってリセットされたフローティングディフュージョン（FD）の電位をリセット信号（リセットレベル）としてセレクトトランジスタ１７５に出力する。また、増幅トランジスタ１７４は、転送トランジスタ１７２によって光電荷が転送されたフローティングディフュージョン（FD）の電位を光蓄積信号（信号レベル）としてセレクトトランジスタ１７５に出力する。
【００７４】
セレクトトランジスタ１７５は、増幅トランジスタ１７４から供給される電気信号の垂直信号線VSL（すなわち、A/D変換部１３１）への出力を制御する。セレクトトランジスタ１７５は、ドレイン電極が増幅トランジスタ１７４のソース電極に接続され、ソース電極が垂直信号線VSLに接続されている。また、セレクトトランジスタ１７５のゲート電極には、エリア走査部１５２（図４）から供給されるセレクト制御信号を伝送するセレクト制御線（SEL）が接続される。セレクト制御信号（SEL）（すなわち、セレクトトランジスタ１７５のゲート電位）がオフ状態のとき、増幅トランジスタ１７４と垂直信号線VSLは電気的に切り離されている。したがって、この状態のとき、当該単位画素からリセット信号や画素信号等が出力されない。セレクト制御信号（SEL）（すなわち、セレクトトランジスタ１７５のゲート電位）がオン状態のとき、当該単位画素が選択状態となる。つまり、増幅トランジスタ１７４と垂直信号線VSLが電気的に接続され、増幅トランジスタ１７４から出力される信号が、当該単位画素の画素信号として、垂直信号線VSLに供給される。すなわち、当該単位画素からリセット信号や画素信号等が読み出される。
【００７５】
図４に戻り、アレイ状に配置された単位画素１１１群の各行（水平方向の並び）に対して、リセット電圧配線（VR）、リセット制御線（RST）、転送制御線（TRG）が形成される。図４の例の場合、画素ユニット１２１が4x4の単位画素により構成されるので、リセット電圧配線（VR）、リセット制御線（RST）、転送制御線（TRG）が４本ずつ形成されている（リセット電圧配線VR1乃至リセット電圧配線VR4、リセット制御線RST1乃至リセット制御線RST4、転送制御線TRG1乃至転送制御線TRG4）。
【００７６】
つまり、リセット電圧配線VR1、リセット制御線RST1、および転送制御線TRG1は、図４に示される画素ユニット１２１の一番上の行の各単位画素に接続される。同様に、リセット電圧配線VR2、リセット制御線RST2、および転送制御線TRG2は、図４に示される画素ユニット１２１の上から２番目の行の各単位画素に接続される。また、リセット電圧配線VR3、リセット制御線RST3、および転送制御線TRG3は、図４に示される画素ユニット１２１の上から３番目の行の各単位画素に接続される。同様に、リセット電圧配線VR4、リセット制御線RST4、および転送制御線TRG4は、図４に示される画素ユニット１２１の一番下の行の各単位画素に接続される。
【００７７】
また、図４に示されるように、アレイ状に配置された単位画素１１１群の各列（垂直方向の並び）に対して、セレクト制御線（SEL）が形成される。図４の例の場合、画素ユニット１２１が4x4の単位画素により構成されるので、セレクト制御線（SEL）が４本形成されている（セレクト制御線SEL1乃至セレクト制御線SEL4）。
【００７８】
つまり、セレクト制御線SEL1は、図４に示される画素ユニット１２１の一番左の列の各単位画素に接続される。同様に、セレクト制御線SEL2は、図４に示される画素ユニット１２１の左から２番目の列の各単位画素に接続される。また、セレクト制御線SEL3は、図４に示される画素ユニット１２１の左から３番目の列の各単位画素に接続される。同様に、セレクト制御線SEL4は、図４に示される画素ユニット１２１の一番右の列の各単位画素に接続される。
【００７９】
イメージセンサ１００は、エリア走査部１５２を有する。エリア走査部１５２は、各単位画素１１１からの信号の読み出しを制御する制御の一実施の形態の例である。例えばエリア走査部１５２は、各リセット電圧配線（VR）（リセット電圧配線VR1乃至リセット電圧配線VR4）に対してリセット電圧を供給する。
【００８０】
また、エリア走査部１５２は、リセット制御信号を生成し、リセット制御線RST1乃至リセット制御線RST4のいずれかを選択し、生成したリセット制御信号を選択したリセット制御線（RST）に出力する。つまり、エリア走査部１５２は、リセット制御信号を、選択したリセット制御線（RST）に接続される各単位画素（のリセットトランジスタ１７３のゲート）に対して供給する。
【００８１】
また、エリア走査部１５２は、転送制御信号を生成し、転送制御線TRG1乃至転送制御線TRG4のいずれかを選択し、生成した転送制御信号を選択した転送制御線（TRG）に出力する。つまり、エリア走査部１５２は、転送制御信号を、選択した転送制御線（TRG）に接続される各単位画素（の転送トランジスタ１７２のゲート）に対して供給する。
【００８２】
また、エリア走査部１５２は、セレクト制御信号を生成し、セレクト制御線SEL1乃至セレクト制御線SEL4のいずれかを選択し、生成したセレクト制御信号を選択したセレクト制御線（SEL）に出力する。つまり、エリア走査部１５２は、セレクト制御信号を、選択したセレクト制御線（SEL）に接続される各単位画素（のセレクトトランジスタ１７５のゲート）に対して供給する。
【００８３】
このような構成とすることで、エリア走査部１５２は、リセット制御線（RST）とセレクト制御線（SEL）を選択することにより、容易に所望の１画素を選択することができる。つまり、エリア走査部１５２は、より容易に、各単位画素から１画素づつ信号を読み出すことができる。その際、電荷転送を行単位で同時に行っても、Trや配線を追加してXYアドレス化してもどちらにも対応が可能となる。前者の場合、１行分のリセット電圧を読み出した後、電荷転送し、１行分の信号をそれぞれ順次に読み出せばよい。後者の場合、電荷転送を１画素行って信号を読み出すことを、順次好きなアドレスで行えばよい。
【００８４】
また、図４に示されるように、イメージセンサ１００は、D/A変換部（DAC）１６１、比較部（CMP）１６２、およびカウンタ（CNT）１６３を有する。画素ユニット１２１の各単位画素が接続される上述した垂直信号線は、比較部１６２の一方の入力に接続される。
【００８５】
D/A変換部１６１は、比較部１６２に供給する基準電圧として、所定のランプ信号を生成する。D/A変換部１６１は、比較部１６２の他方の入力に、生成したランプ信号を供給する。
【００８６】
比較部１６２は、D/A変換部１６１から供給される基準電圧（ランプ信号）と、画素ユニット１２１から供給される、各単位画素１１１から読み出された信号とを比較し、比較結果（どちらの値が大きいかを示す情報）をカウンタ１６３に供給する。
【００８７】
カウンタ１６３は、カウント開始からその比較結果の値が変化するまでの期間をカウントし、比較結果の値が変化した時点でそのカウント値を、比較部１６２に入力された信号のデジタルデータとして出力する。
【００８８】
つまり、D/A変換部（DAC）１６１、比較部（CMP）１６２、およびカウンタ（CNT）１６３は、A/D変換部１３１の構成である。
【００８９】
画素ユニット１２１内の各単位画素の信号は、エリア走査部１５２の制御により、１画素ずつ読み出され、比較部１６２に供給される。比較部１６２は、供給される各信号を順次ランプ信号と比較し、その比較結果を出力する。カウンタ１６３が、その比較結果が変化するまでをカウントし、そのカウント値を出力する。このようにすることにより、A/D変換部１３１は、対応する画素ユニット１２１内の各画素から読み出された信号をA/D変換することができる。
【００９０】
なお、図４の例においては、エリア走査部１５２と、画素ユニット１２１の１つ分の構成とが示されているが、エリア走査部１５２は、画素アレイ１０１の全ての画素ユニット１２１に対して、同様に制御することができる。そして、A/D変換部は、上述したD/A変換部１６１、比較部（CMP）１６２、およびカウンタ（CNT）１６３の構成に限らず、例えば、逐次比較型若しくはデジタルシグマ型のA/D変換部等であってもよい。
【００９１】
＜読み出し伝送制御処理の流れ＞
図６のフローチャートを参照して、読み出し伝送制御処理の流れの例を説明する。
【００９２】
読み出し伝送制御処理が開始されると、エリア走査部１５２は、ステップＳ１０１において、フォトダイオード（PD）１７１を初期化させる。例えば、エリア走査部１５２は、リセット電圧配線VR1乃至リセット電圧配線VR4、リセット制御線RST1乃至リセット制御線RST4、並びに、転送制御線TRG1乃至転送制御線TRG4を選択し、これらをすべてONにすることにより、全ての単位画素１１１のフォトダイオード１７１を初期化する（グローバルリセットを行う）。なお、エリア走査部１５２が、各単位画素のフォトダイオード１７１を順次初期化するローリングリセットを行うようにしてもよい。
【００９３】
その後、露光が行われた後、ステップＳ１０２において、エリア走査部１５２は、フローティングディフュージョン（FD）を初期化する。例えば、エリア走査部１５２は、リセット制御線RST1乃至リセット制御線RST4を選択し、これらをすべてONにすることにより、全ての単位画素１１１のフローティングディフュージョン（FD）を初期化する。
【００９４】
ステップＳ１０３において、エリア走査部１５２は、信号を読み出す単位画素の行（読み出し行）を選択する。例えば、エリア走査部１５２は、リセット制御線RST1乃至リセット制御線RST4の中からいずれかを選択し、それをONにすることにより、所望の単位画素１１１の行を、読み出し行として選択する。
【００９５】
ステップＳ１０４において、エリア走査部１５２は、リセットレベルを読み出す単位画素の列（リセットレベル読み出し列）を順次選択する。例えば、エリア走査部１５２は、セレクト制御線SEL1乃至セレクト制御線SEL4の中からいずれかを選択し、それをONにすることにより、所望の単位画素１１１の列を、リセットレベル読み出し列として選択する。エリア走査部１５２は、この処理を繰り返し、各列をリセットレベル読み出し列として順次選択する。このようにすることにより、読み出し行の各画素から、リセットレベルが1画素ずつ順次読み出される。
【００９６】
ステップＳ１０５において、エリア走査部１５２は、読み出し行のフォトダイオード１７１に蓄積された電荷をフローティングディフュージョンに転送する。例えば、エリア走査部１５２は、転送制御線TRG1乃至転送制御線TRG4の中から、ステップＳ１０３において選択された読み出し行に割り当てられた転送制御線を選択し、それをONにすることにより、読み出し行の各単位画素において、フォトダイオード１７１の電荷をフローティングディフュージョンに転送する。
【００９７】
ステップＳ１０６において、エリア走査部１５２は、画素信号を読み出す単位画素の列（画素信号読み出し列）を順次選択する。例えば、エリア走査部１５２は、セレクト制御線SEL1乃至セレクト制御線SEL4の中からいずれかを選択し、それをONにすることにより、所望の単位画素１１１の列を、画素信号読み出し列として選択する。エリア走査部１５２は、この処理を繰り返し、各列を画素信号読み出し列として順次選択する。このようにすることにより、読み出し行の各画素から、画素信号が１画素ずつ順次読み出される。
【００９８】
以上のように各処理が行われると、読み出し伝送制御処理が終了する。
【００９９】
図７は、上述した読み出し伝送制御処理により、リセットレベルや画素信号が読み出される様子の例を示すタイミングチャートである。
【０１００】
このように、エリア走査部１５２は、従来の行同時読み出しの場合と同様に、各制御線を選択するのみで、容易に各画素の信号レベルを読み出すことができる。
【０１０１】
＜構成例のバリエーション＞
なお、複数の半導体基板を有し、A/D変換部が、単位画素群が形成される半導体基板と異なる半導体基板に形成されるようにしてもよい。つまり、図４に示されるイメージセンサ１００の構成を、図３に示されるような、複数の半導体基板に形成されるようにしてもよい。その場合の例を図８に示す。
【０１０２】
A/D変換部が、基準電圧を生成する基準電圧生成部と、単位画素から読み出されたフローティングディフュージョンのレベルと、基準電圧生成部により生成された基準電圧とを比較する比較部と、比較部の比較結果が変化するまでをカウントするカウンタとを有し、その基準電圧生成部、比較部、およびカウンタが、単位画素群が形成される半導体基板と異なる半導体基板に形成されるようにしてもよい。
【０１０３】
例えば、図８に示されるように、画素アレイ１０１の構成が画素基板１４１に形成され、A/D変換部１３１（D/A変換部（DAC）１６１、比較部（CMP）１６２、およびカウンタ（CNT）１６３）が回路基板１４２に形成されている。
【０１０４】
また、カウンタが、単位画素群が形成される半導体基板と異なる半導体基板に形成されるようにしてもよい。その場合の例を図９に示す。
【０１０５】
図９の例の場合、画素アレイ１０１の構成、並びに、D/A変換部（DAC）１６１および比較部（CMP）１６２の構成が、画素基板１４１に形成され、カウンタ（CNT）１６３）が回路基板１４２に形成されている。
【０１０６】
また、単位画素から読み出されたフローティングディフュージョンのレベルが、複数の配線により、単位画素群が形成される半導体基板から、A/D変換部が形成される半導体基板に伝送されるようにしてもよい。図１０にその場合の例を示す。
【０１０７】
図１０の例の場合、図８の例と同様に、画素アレイ１０１の構成が画素基板１４１に形成され、A/D変換部１３１（D/A変換部（DAC）１６１、比較部（CMP）１６２、およびカウンタ（CNT）１６３）が回路基板１４２に形成されている。ただし、画素基板１４１と回路基板１４２とが２本の配線により接続されている。回路基板１４２には、選択部（SW）１８１が形成される。選択部１８１は、画素アレイ１０１からの２本の配線により伝送される信号のうち、いずれか一方若しくは両方を選択し、比較部１６２に供給する。このような構成とすることにより、比較部１６２の容量加算やソースフォロア（SF）加算を実現することができる。なお、画素基板１４１と回路基板１４２とを接続する配線の数は、３本以上であってもよい。
【０１０８】
容量加算やソースフォロア（SF）加算のような同時に複数の画素を読み出す場合は、必要な個数分の接続を用意すればよい。また画素共有や容量可変方式、画素内にメモリを配置したグローバルシャッタなど、従来から知られている機能を追加することにも対応できる。
【０１０９】
また、画素アレイ１０１の各単位画素の回路と、比較部１６２とを接続する配線（垂直信号線）の位置は任意であり、図４等の上述した例に限定されない。例えば、図１１に示されるように、その配線が横型の構成となるようにしてもよい。この場合、図１１に示されるように、各行の単位画素同士がその配線により接続され、その各行の配線同士が画素ユニット１２１の端部においてさらに接続され、１本の配線として比較部１６２に接続される。
【０１１０】
また、例えば、図１２に示されるように、その配線が櫛形の構成となるようにしてもよい。この場合、図１１に示されるように、各行の単位画素同士がその配線により接続され、その各行の配線同士が画素ユニット１２１の中央部（端以外）においてさらに接続され、１本の配線として比較部１６２に接続される。
【０１１１】
また、以上においては、単位画素１１１に対して、リセット電源電圧とソースフォロワ電源電圧とが互いに異なる配線により供給される場合について説明したが、これに限らず、単位画素に対して、リセット電源電圧とソースフォロワ電源電圧とが共通の配線により供給されるようにしてもよい。図１３にその例を示す。図１３において、点線１９１で囲まれる部分が、１単位画素の構成である。その様子を図１４に示す。
【０１１２】
図１４に示されるように、この場合も、単位画素１１１の構成は、基本的に図５の例と同様であるが、図１４の例の場合、増幅トランジスタ１７４のドレイン電極は、リセット電圧配線（VR）に接続されている。このように、リセット電圧とソースフォロワ電源電圧とが共通の配線（リセット電圧配線（VR））により供給されるようにすることができる。このようにすることにより、回路構成をさらに簡易にすることができ、回路面積の増大を抑制することができる。
【０１１３】
また、単位画素が、複数のフォトダイオードを有し、制御部が、転送制御信号を生成し、転送制御線を選択し、生成した転送制御信号を選択した転送制御線に出力することにより、単位画素群の所望の単位画素の組み合わせに対して、所望のフォトダイオードに蓄積された電荷の転送を行わせるようにしてもよい。
【０１１４】
例えば、図１５に示されるように、複数のフォトダイオードが、その電荷を読み出すための回路を共有するようにしてもよい。図１５において、点線１９２で囲まれる部分が、１単位画素の構成である。その様子を図１６に示す。
【０１１５】
図１６に示されるように、この場合も、単位画素１１１の構成は、基本的に図５の例と同様であるが、図１６の例の場合、フォトダイオード１７１と転送トランジスタ１７２が２つずつ形成されている（フォトダイオード１７１−１およびフォトダイオード１７１−２、並びに、転送トランジスタ１７２−１および転送トランジスタ１７２−２）。
【０１１６】
このように、転送トランジスタ１７２が複数存在する場合、転送制御線（TRG）は、各転送トランジスタ１７２に対して形成される。図１６の例の場合、転送トランジスタ１７２−１は、転送制御線TRG1に接続され、転送トランジスタ１７２−２は、転送制御線TRG2に接続される。この場合、エリア走査部１５２は、転送制御線TRG1および転送制御線TRG2のいずれか一方を選択することで、フォトダイオード１７１−１およびフォトダイオード１７１−２のいずれか一方を、電荷を転送するフォトダイオードとして選択することができる。つまり、選択され転送制御信号が伝送された転送制御線（TRG）に接続されるフォトダイオード１７１の電荷がフローティングディフュージョンに転送される。つまり、エリア走査部１５２は、画素信号を読み出す単位画素だけでなく、その単位画素内のフォトダイオードも選択することができる。
【０１１７】
なお、図１５においては、図中垂直方向に並ぶ２つのフォトダイオード１７１がフローティングディフュージョン等の回路を共有する場合について説明したが、このフォトダイオード１７１の配置は任意である。例えば、図中水平方向に並んでいてもよいし、斜め方向に並んでいてもよい。また、回路を共有するフォトダイオードの数は任意である。例えば、４つのフォトダイオードが１つの回路を共有するようにしてもよい。その場合も各フォトダイオードの並びは任意である。例えば、その４つのフォトダイオードが図中水平方向に並んでいてもよいし、図中垂直方向に２つ並び、図中水平方向に２つ並ぶ構成（つまり2x2）であってもよい。
【０１１８】
このように、本技術は、従来の画素レイアウトを流用することも可能であり、画素共有にも対応が可能できるため、小型化することも可能である。
【０１１９】
また、転送制御線が、画素アレイの単位画素毎に設けられるようにしてもよい。そして、制御部が、転送制御信号を生成し、転送制御線を選択し、生成した転送制御信号を選択した転送制御線に出力することにより、画素アレイの所望の単位画素に対して電荷の転送を行わせるようにしてもよい。その場合、制御部が、さらに、セレクト制御信号を生成し、電荷の転送を行わせた単位画素を含む行または列のセレクト制御線を選択し、生成したセレクト制御信号を選択したセレクト制御線に出力することにより、電荷の転送を行わせた単位画素のフローティングディフュージョンの信号レベルを読み出させるようにしてもよい。図１７にその場合の例を示す。
【０１２０】
図１７において、点線１９３で囲まれる構成は、１つの画素ユニット１２１の単位画素１１１の１行分の回路構成の例を示している。図１７に示されるように、画素ユニットの各行において、単位画素毎に転送制御線（TRG）が設けられている（例えば、上から１行目の場合、転送制御線TRG1-1乃至転送制御線TRG1-4）。
【０１２１】
このようにすることにより、電荷の転送を単位画素毎に行うことができる。このように、本技術は、転送制御線のXYアドレス化にも対応することができる。
【０１２２】
また、画素アレイの単位画素の行毎に設けられ、それぞれが割り当てられた行の各単位画素に接続される第１の転送制御線と、画素アレイの単位画素の列毎に設けられ、それぞれが割り当てられた列の各単位画素に接続される第２の転送制御線とが設けられるようにしてもよい。そして、制御部が、転送制御信号を生成し、第１の転送制御線および第２の転送制御線を選択し、生成した転送制御信号を選択した第１の転送制御線および第２の転送制御線に出力することにより、画素アレイの所望の単位画素に対して電荷の転送を行わせるようにしてもよい。さらに、セレクト制御線が、画素アレイの単位画素の行または列毎に設けられ、各セレクト制御線が、割り当てられた行または列の各単位画素に接続されるようにしてもよい。さらに、制御部が、セレクト制御信号を生成し、電荷の転送を行わせた単位画素を含む行または列のセレクト制御線を選択し、生成したセレクト制御信号を選択したセレクト制御線に出力することにより、電荷の転送を行わせた単位画素のフローティングディフュージョンの信号レベルを読み出させるようにしてもよい。
【０１２３】
図１８にその場合の例を示す。図１８において、点線１９４で囲まれる部分が、１単位画素の構成である。その様子を図１９に示す。
【０１２４】
図１９に示されるように、この場合も、単位画素１１１の構成は、基本的に図５の例と同様であるが、図１９の例の場合、転送トランジスタ１７２が２段構成に形成されている（転送トランジスタ１７２−１および転送トランジスタ１７２−２）。
【０１２５】
フォトダイオード１７１とフローティングディフュージョンとの間に形成される転送トランジスタ１７２−２のゲートは、転送トランジスタ１７２−１のソースに接続される。転送トランジスタ１７２−１のゲートは転送制御線TRGXに接続され、ドレインは転送制御線TRGYに接続される。
【０１２６】
転送制御線TRGXは、図１８に示されるように、単位画素の列に対して割り当てられており、その割り当てられた列の各単位画素の転送トランジスタ１７２−１のゲートに接続される。転送制御線TRGYは、図１８に示されるように、単位画素の行に対して割り当てられており、その割り当てられた行の各単位画素の転送トランジスタ１７２−１のドレインに接続される。
【０１２７】
つまり、エリア走査部１５２は、この転送制御線TRGXおよび転送制御線TRGYを選択することにより、電荷を転送する単位画素を１つずつ選択することができる。つまり、このようにすることにより、電荷の転送を単位画素毎に行うことができる。このように、本技術は、転送制御線のXYアドレス化にも対応することができる。
【０１２８】
なお、転送トランジスタの構成は、図１８および図１９の例に限らない。例えば、図２０の例のように構成されるようにしてもよい。
【０１２９】
図２０において、点線１９５で囲まれる部分が、１単位画素の構成である。その様子を図２１に示す。
【０１３０】
図２１に示されるように、この場合も、単位画素１１１の構成は、基本的に図５の例と同様であるが、図２０の例の場合、転送トランジスタ１７２が２段構成に形成されている（転送トランジスタ１７２−１および転送トランジスタ１７２−２）。
【０１３１】
フォトダイオード１７１とフローティングディフュージョン（FD）との間に直列に形成される２つの転送トランジスタ１７２（転送トランジスタ１７２−１および転送トランジスタ１７２−２）について、転送トランジスタ１７２−１のゲートは転送制御線TRGXに接続され、転送トランジスタ１７２−２のゲートは転送制御線TRGYに接続される。
【０１３２】
転送制御線TRGXは、図２０に示されるように、単位画素の列に対して割り当てられており、その割り当てられた列の各単位画素の転送トランジスタ１７２−１のゲートに接続される。転送制御線TRGYは、図２０に示されるように、単位画素の行に対して割り当てられており、その割り当てられた行の各単位画素の転送トランジスタ１７２−２のゲートに接続される。
【０１３３】
つまり、エリア走査部１５２は、この転送制御線TRGXおよび転送制御線TRGYを選択することにより、電荷を転送する単位画素を１つずつ選択することができる。つまり、このようにすることにより、電荷の転送を単位画素毎に行うことができる。このように、本技術は、転送制御線のXYアドレス化にも対応することができる。
【０１３４】
なお、A/D変換部１３１は、シングルスロープの動作を行うようにしてもよい。つまり、本技術は、シングルスロープのA/D変換部を用いる撮像素子にも適用することができる。その場合の、読み出し伝送制御処理の流れの例を図２２のフローチャートを参照して説明する。
【０１３５】
読み出し伝送制御処理が開始されると、エリア走査部１５２は、ステップＳ１２１乃至ステップＳ１２３の各処理を、ステップＳ１０１乃至ステップＳ１０３の各処理（図６）と同様に実行する。
【０１３６】
ステップＳ１２４において、エリア走査部１５２は、全てのセレクト制御線（SEL）を選択し、生成したセレクト制御信号を全てのセレクト制御線（SEL）に出力することにより、オートゼロ動作を行わせる。
【０１３７】
エリア走査部１５２は、ステップＳ１２５の処理を、ステップＳ１０４の処理（図６）と同様に行う。
【０１３８】
ステップＳ１２６において、エリア走査部１５２は、全てのセレクト制御線（SEL）を選択し、生成したセレクト制御信号を全てのセレクト制御線（SEL）に出力することにより、オートゼロ動作を行わせる。
【０１３９】
エリア走査部１５２は、ステップＳ１２７およびステップＳ１２８の各処理を、ステップＳ１０５およびステップＳ１０６の各処理（図６）と同様に行う。
【０１４０】
以上のように各処理が行われると、読み出し伝送制御処理が終了する。
【０１４１】
図２３は、上述した読み出し伝送制御処理により、リセットレベルや画素信号が読み出される様子の例を示すタイミングチャートである。
【０１４２】
このように、エリア走査部１５２は、従来の行同時読み出しの場合と同様に、各制御線を選択するのみで、容易に各画素の信号レベルを読み出すことができる。つまり、シングルスロープのA/D変換部を有する撮像素子の場合であっても、より容易に画素信号の読み出しを行うことができる。
【０１４３】
＜２．第２の実施の形態＞
＜撮像装置＞
なお、本技術は、撮像素子以外にも適用することができる。例えば、撮像装置のような、撮像素子を有する装置（電子機器等）に本技術を適用するようにしてもよい。図２４は、本技術を適用した電子機器の一例としての撮像装置の主な構成例を示すブロック図である。図２４に示される撮像装置６００は、被写体を撮像し、その被写体の画像を電気信号として出力する装置である。
【０１４４】
図２４に示されるように撮像装置６００は、光学部６１１、CMOSイメージセンサ６１２、画像処理部６１３、表示部６１４、コーデック処理部６１５、記憶部６１６、出力部６１７、通信部６１８、制御部６２１、操作部６２２、およびドライブ６２３を有する。
【０１４５】
光学部６１１は、被写体までの焦点を調整し、焦点が合った位置からの光を集光するレンズ、露出を調整する絞り、および、撮像のタイミングを制御するシャッタ等よりなる。光学部６１１は、被写体からの光（入射光）を透過し、CMOSイメージセンサ６１２に供給する。
【０１４６】
CMOSイメージセンサ６１２は、入射光を光電変換して画素毎の信号（画素信号）をA/D変換し、CDS等の信号処理を行い、処理後の撮像画像データを画像処理部６１３に供給する。
【０１４７】
画像処理部６１３は、CMOSイメージセンサ６１２により得られた撮像画像データを画像処理する。より具体的には、画像処理部６１３は、CMOSイメージセンサ６１２から供給された撮像画像データに対して、例えば、混色補正や、黒レベル補正、ホワイトバランス調整、デモザイク処理、マトリックス処理、ガンマ補正、およびYC変換等の各種画像処理を施す。画像処理部６１３は、画像処理を施した撮像画像データを表示部６１４に供給する。
【０１４８】
表示部６１４は、例えば、液晶ディスプレイ等として構成され、画像処理部６１３から供給された撮像画像データの画像（例えば、被写体の画像）を表示する。
【０１４９】
画像処理部６１３は、さらに、画像処理を施した撮像画像データを、必要に応じて、コーデック処理部６１５に供給する。
【０１５０】
コーデック処理部６１５は、画像処理部６１３から供給された撮像画像データに対して、所定の方式の符号化処理を施し、得られた符号化データを記憶部６１６に供給する。また、コーデック処理部６１５は、記憶部６１６に記録されている符号化データを読み出し、復号して復号画像データを生成し、その復号画像データを画像処理部６１３に供給する。
【０１５１】
画像処理部６１３は、コーデック処理部６１５から供給される復号画像データに対して所定の画像処理を施す。画像処理部６１３は、画像処理を施した復号画像データを表示部６１４に供給する。表示部６１４は、例えば、液晶ディスプレイ等として構成され、画像処理部６１３から供給された復号画像データの画像を表示する。
【０１５２】
また、コーデック処理部６１５は、画像処理部６１３から供給された撮像画像データを符号化した符号化データ、または、記憶部６１６から読み出した撮像画像データの符号化データを出力部６１７に供給し、撮像装置６００の外部に出力させるようにしてもよい。また、コーデック処理部６１５は、符号化前の撮像画像データ、若しくは、記憶部６１６から読み出した符号化データを復号して得られた復号画像データを出力部６１７に供給し、撮像装置６００の外部に出力させるようにしてもよい。
【０１５３】
さらに、コーデック処理部６１５は、撮像画像データ、撮像画像データの符号化データ、または、復号画像データを、通信部６１８を介して他の装置に伝送させるようにしてもよい。また、コーデック処理部６１５は、撮像画像データや画像データの符号化データを、通信部６１８を介して取得するようにしてもよい。コーデック処理部６１５は、通信部６１８を介して取得した撮像画像データや画像データの符号化データに対して、適宜、符号化や復号等を行う。コーデック処理部６１５は、得られた画像データ若しくは符号化データを、上述したように、画像処理部６１３に供給したり、記憶部６１６、出力部６１７、および通信部６１８に出力するようにしてもよい。
【０１５４】
記憶部６１６は、コーデック処理部６１５から供給される符号化データ等を記憶する。記憶部６１６に格納された符号化データは、必要に応じてコーデック処理部６１５に読み出されて復号される。復号処理により得られた撮像画像データは、表示部６１４に供給され、その撮像画像データに対応する撮像画像が表示される。
【０１５５】
出力部６１７は、外部出力端子等の外部出力インターフェイスを有し、コーデック処理部６１５を介して供給される各種データを、その外部出力インターフェイスを介して撮像装置６００の外部に出力する。
【０１５６】
通信部６１８は、コーデック処理部６１５から供給される画像データや符号化データ等の各種情報を、所定の通信（有線通信若しくは無線通信）の通信相手である他の装置に供給する。また、通信部６１８は、所定の通信（有線通信若しくは無線通信）の通信相手である他の装置から、画像データや符号化データ等の各種情報を取得し、それをコーデック処理部６１５に供給する。
【０１５７】
制御部６２１は、撮像装置６００の各処理部（点線６２０内に示される各処理部、操作部６２２、並びに、ドライブ６２３）の動作を制御する。
【０１５８】
操作部６２２は、例えば、ジョグダイヤル（商標）、キー、ボタン、またはタッチパネル等の任意の入力デバイスにより構成され、例えばユーザ等による操作入力を受け、その操作入力に対応する信号を制御部６２１に供給する。
【０１５９】
ドライブ６２３は、自身に装着された、例えば、磁気ディスク、光ディスク、光磁気ディスク、または半導体メモリなどのリムーバブルメディア６２４に記憶されている情報を読み出す。ドライブ６２３は、リムーバブルメディア６２４からプログラムやデータ等の各種情報を読み出し、それを制御部６２１に供給する。また、ドライブ６２３は、書き込み可能なリムーバブルメディア６２４が自身に装着された場合、制御部６２１を介して供給される、例えば画像データや符号化データ等の各種情報を、そのリムーバブルメディア６２４に記憶させる。
【０１６０】
以上のような撮像装置６００のCMOSイメージセンサ６１２として、各実施の形態において上述した本技術を適用する。すなわち、CMOSイメージセンサ６１２として、上述したイメージセンサ１００が用いられる。これにより、CMOSイメージセンサ６１２は、より容易に画素信号を読み出すことができる。したがって撮像装置６００は、被写体を撮像することにより、より容易に撮像画像を得ることができる。
【０１６１】
なお、本技術を適用した撮像装置は、上述した構成に限らず、他の構成であってもよい。例えば、デジタルスチルカメラやビデオカメラだけでなく、携帯電話機、スマートホン、タブレット型デバイス、パーソナルコンピュータ等の、撮像機能を有する情報処理装置であってもよい。また、他の情報処理装置に装着して使用される（若しくは組み込みデバイスとして搭載される）カメラモジュールであってもよい。
【０１６２】
上述した一連の処理は、ハードウェアにより実行させることもできるし、ソフトウェアにより実行させることもできる。上述した一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、ネットワークや記録媒体からインストールされる。
【０１６３】
この記録媒体は、例えば、図２４に示されるように、装置本体とは別に、ユーザにプログラムを配信するために配布される、プログラムが記録されているリムーバブルメディア６２４により構成される。このリムーバブルメディア６２４には、磁気ディスク（フレキシブルディスクを含む）や光ディスク（CD-ROMやDVDを含む）が含まれる。さらに、光磁気ディスク（MD（Mini Disc）を含む）や半導体メモリ等も含まれる。
【０１６４】
その場合、プログラムは、そのリムーバブルメディア６２４をドライブ６２３に装着することにより、記憶部６１６にインストールすることができる。
【０１６５】
また、このプログラムは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供することもできる。その場合、プログラムは、通信部６１８で受信し、記憶部６１６にインストールすることができる。
【０１６６】
その他、このプログラムは、記憶部６１６や制御部６２１内のROM（Read Only Memory）等に、あらかじめインストールしておくこともできる。
【０１６７】
なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。
【０１６８】
また、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【０１６９】
また、上述した各ステップの処理は、上述した各装置、若しくは、上述した各装置以外の任意の装置において、実行することができる。その場合、その処理を実行する装置が、上述した、その処理を実行するのに必要な機能（機能ブロック等）を有するようにすればよい。また、処理に必要な情報を、適宜、その装置に伝送するようにすればよい。
【０１７０】
また、本明細書において、システムとは、複数の構成要素（装置、モジュール（部品）等）の集合を意味し、全ての構成要素が同一筐体中にあるか否かは問わない。したがって、別個の筐体に収納され、ネットワークを介して接続されている複数の装置、及び、１つの筐体の中に複数のモジュールが収納されている１つの装置は、いずれも、システムである。
【０１７１】
また、以上において、１つの装置（または処理部）として説明した構成を分割し、複数の装置（または処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または処理部）として説明した構成をまとめて１つの装置（または処理部）として構成されるようにしてもよい。また、各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。
【０１７２】
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【０１７３】
例えば、本技術は、１つの機能を、ネットワークを介して複数の装置で分担、共同して処理するクラウドコンピューティングの構成をとることができる。
【０１７４】
また、上述のフローチャートで説明した各ステップは、１つの装置で実行する他、複数の装置で分担して実行することができる。
【０１７５】
さらに、１つのステップに複数の処理が含まれる場合には、その１つのステップに含まれる複数の処理は、１つの装置で実行する他、複数の装置で分担して実行することができる。
【０１７６】
また、本技術は、これに限らず、このような装置またはシステムを構成する装置に搭載するあらゆる構成、例えば、システムLSI（Large Scale Integration）等としてのプロセッサ、複数のプロセッサ等を用いるモジュール、複数のモジュール等を用いるユニット、ユニットにさらにその他の機能を付加したセット等（すなわち、装置の一部の構成）として実施することもできる。
【０１７７】
なお、本技術を適用した撮像装置は、上述した構成に限らず、他の構成であってもよい。例えば、デジタルスチルカメラやビデオカメラだけでなく、携帯電話機、スマートホン、タブレット型デバイス、パーソナルコンピュータ等の、撮像機能を有する情報処理装置であってもよい。また、他の情報処理装置に装着して使用される（若しくは組み込みデバイスとして搭載される）カメラモジュールであってもよい。
【０１７８】
また、以上において、１つの装置（または処理部）として説明した構成を分割し、複数の装置（または処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または処理部）として説明した構成をまとめて１つの装置（または処理部）として構成されるようにしてもよい。また、各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。
【０１７９】
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【０１８０】
なお、本技術は以下のような構成も取ることができる。
（１）  複数の単位画素からなる単位画素群と、
前記単位画素群の、自身が接続される単位画素に対して、フローティングディフュージョンのリセットを制御するリセット制御信号を伝送するリセット制御線と、
前記単位画素群の、自身が接続される単位画素に対して、前記フローティングディフュージョンのレベルの読み出しを制御するセレクト制御信号を伝送するセレクト制御線と、
前記リセット制御信号を生成し、前記リセット制御線を選択し、生成した前記リセット制御信号を選択した前記リセット制御線に出力することにより、前記単位画素群の所望の単位画素の組み合わせに対して、前記フローティングディフュージョンのリセットを行わせ、前記セレクト制御信号を生成し、前記セレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記リセット制御信号を出力した前記リセット制御線が接続される前記組み合わせの単位画素のいずれか１つを含む、前記単位画素群の所望の単位画素の組み合わせに対して、前記フローティングディフュージョンのレベルの読み出しを行わせる制御部と
を備える撮像素子。
（２）  前記単位画素群は、各単位画素をアレイ状に配置した画素アレイであり、
前記リセット制御線は、前記画素アレイの単位画素の行毎に設けられ、
各リセット制御線は、割り当てられた行の各単位画素に接続され、
前記セレクト制御線は、前記画素アレイの単位画素の列毎に設けられ、
各セレクト制御線は、割り当てられた列の各単位画素に接続され、
前記制御部は、前記リセット制御信号を生成し、前記リセット制御線を選択し、生成した前記リセット制御信号を選択した前記リセット制御線に出力することにより、前記画素アレイの所望の行の各単位画素に対して前記リセットを行わせ、さらに、前記セレクト制御信号を生成し、前記セレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記リセットを行わせた前記画素アレイの単位画素の行の、所望の列の単位画素の前記フローティングディフュージョンのリセットレベルを読み出させる
（１）に記載の撮像素子。
（３）  前記単位画素群は、各単位画素をアレイ状に配置した画素アレイであり、
前記リセット制御線は、前記画素アレイの単位画素の列毎に設けられ、
各リセット制御線は、割り当てられた列の各単位画素に接続され、
前記セレクト制御線は、前記画素アレイの単位画素の行毎に設けられ、
各セレクト制御線は、割り当てられた行の各単位画素に接続され、
前記制御部は、前記リセット制御信号を生成し、前記リセット制御線を選択し、生成した前記リセット制御信号を選択した前記リセット制御線に出力することにより、前記画素アレイの所望の列の各単位画素に対して前記リセットを行わせ、さらに、前記セレクト制御信号を生成し、前記セレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記リセットを行わせた前記画素アレイの単位画素の列の、所望の行の単位画素の前記フローティングディフュージョンのリセットレベルを読み出させる
（１）または（２）に記載の撮像素子。
（４）  前記単位画素に対して、リセット電源電圧とソースフォロワ電源電圧とが互いに異なる配線により供給される
（１）乃至（３）のいずれかに記載の撮像素子。
（５）  前記単位画素に対して、リセット電源電圧とソースフォロワ電源電圧とが共通の配線により供給される
（１）乃至（４）のいずれかに記載の撮像素子。
（６）  前記単位画素群の、自身が接続される単位画素に対して、フォトダイオードに蓄積された電荷の前記フローティングディフュージョンへの転送を制御する転送制御信号を伝送する転送制御線をさらに備え、
前記制御部は、前記転送制御信号を生成し、前記転送制御線を選択し、生成した前記転送制御信号を選択した前記転送制御線に出力することにより、前記単位画素群の所望の単位画素の組み合わせに対して、前記電荷の転送を行わせる
（１）乃至（５）のいずれかに記載の撮像素子。
（７）  前記単位画素群は、各単位画素をアレイ状に配置した画素アレイであり、
前記転送制御線は、前記画素アレイの単位画素の行毎に設けられ、
各転送制御線は、割り当てられた行の各単位画素に接続され、
前記セレクト制御線は、前記画素アレイの単位画素の列毎に設けられ、
各セレクト制御線は、割り当てられた列の各単位画素に接続され、
前記制御部は、前記転送制御信号を生成し、前記転送制御線を選択し、生成した前記転送制御信号を選択した前記転送制御線に出力することにより、前記画素アレイの所望の行の各単位画素に対して前記電荷の転送を行わせ、さらに、前記セレクト制御信号を生成し、前記セレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記電荷の転送を行わせた前記画素アレイの単位画素の行の、所望の列の単位画素の前記フローティングディフュージョンの信号レベルを読み出させる
（１）乃至（６）のいずれかに記載の撮像素子。
（８）  前記単位画素群は、各単位画素をアレイ状に配置した画素アレイであり、
前記転送制御線は、前記画素アレイの単位画素の列毎に設けられ、
各転送制御線は、割り当てられた列の各単位画素に接続され、
前記セレクト制御線は、前記画素アレイの単位画素の行毎に設けられ、
各セレクト制御線は、割り当てられた行の各単位画素に接続され、
前記制御部は、前記転送制御信号を生成し、前記転送制御線を選択し、生成した前記転送制御信号を選択した前記転送制御線に出力することにより、前記画素アレイの所望の列の各単位画素に対して前記電荷の転送を行わせ、さらに、前記セレクト制御信号を生成し、前記セレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記電荷の転送を行わせた前記画素アレイの単位画素の列の、所望の行の単位画素の前記フローティングディフュージョンの信号レベルを読み出させる
（１）乃至（７）のいずれかに記載の撮像素子。
（９）  前記単位画素群は、各単位画素をアレイ状に配置した画素アレイであり、
前記転送制御線は、
前記画素アレイの単位画素の行毎に設けられ、それぞれが割り当てられた行の各単位画素に接続される第１の転送制御線と、
前記画素アレイの単位画素の列毎に設けられ、それぞれが割り当てられた列の各単位画素に接続される第２の転送制御線と
を含み、
前記セレクト制御線は、前記画素アレイの単位画素の行または列毎に設けられ、
各セレクト制御線は、割り当てられた行または列の各単位画素に接続され、
前記制御部は、前記転送制御信号を生成し、前記第１の転送制御線および前記第２の転送制御線を選択し、生成した前記転送制御信号を選択した前記第１の転送制御線および前記第２の転送制御線に出力することにより、前記画素アレイの所望の単位画素に対して前記電荷の転送を行わせ、さらに、前記セレクト制御信号を生成し、前記電荷の転送を行わせた単位画素を含む行または列の前記セレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記電荷の転送を行わせた単位画素の前記フローティングディフュージョンの信号レベルを読み出させる
（１）乃至（８）のいずれかに記載の撮像素子。
（１０）  前記単位画素群は、各単位画素をアレイ状に配置した画素アレイであり、
前記転送制御線は、前記画素アレイの単位画素毎に設けられ、
前記セレクト制御線は、前記画素アレイの単位画素の行または列毎に設けられ、
各セレクト制御線は、割り当てられた行または列の各単位画素に接続され、
前記制御部は、前記転送制御信号を生成し、前記転送制御線を選択し、生成した前記転送制御信号を選択した前記転送制御線に出力することにより、前記画素アレイの所望の単位画素に対して前記電荷の転送を行わせ、さらに、前記セレクト制御信号を生成し、前記電荷の転送を行わせた単位画素を含む行または列の前記セレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記電荷の転送を行わせた単位画素の前記フローティングディフュージョンの信号レベルを読み出させる
（１）乃至（９）のいずれかに記載の撮像素子。
（１１）  前記単位画素は、複数のフォトダイオードを有し、
前記制御部は、前記転送制御信号を生成し、前記転送制御線を選択し、生成した前記転送制御信号を選択した前記転送制御線に出力することにより、前記単位画素群の所望の単位画素の組み合わせに対して、所望のフォトダイオードに蓄積された電荷の転送を行わせる
（１）乃至（１０）のいずれかに記載の撮像素子。
（１２）  前記制御部は、前記セレクト制御信号を生成し、全ての前記セレクト制御線を選択し、生成した前記セレクト制御信号を前記全てのセレクト制御線に出力することにより、オートゼロ動作を行わせる
（１）乃至（１１）のいずれかに記載の撮像素子。
（１３）  前記制御部の制御に基づいて前記単位画素から読み出された前記フローティングディフュージョンのレベルをA/D変換するA/D変換部をさらに備える
（１）乃至（１２）のいずれかに記載の撮像素子。
（１４）  前記A/D変換部は、前記単位画素群が形成される領域を複数に分割する部分領域毎に設けられ、自身が対応する部分領域に含まれる単位画素から読み出された前記フローティングディフュージョンのレベルをA/D変換する
（１）乃至（１３）のいずれかに記載の撮像素子。
（１５）  複数の半導体基板を有し、
前記A/D変換部は、前記単位画素群が形成される半導体基板と異なる半導体基板に形成される
（１）乃至（１４）のいずれかに記載の撮像素子。
（１６）  前記A/D変換部は、
基準電圧を生成する基準電圧生成部と、
前記単位画素から読み出された前記フローティングディフュージョンのレベルと、前記基準電圧生成部により生成された前記基準電圧とを比較する比較部と、
前記比較部の比較結果が変化するまでをカウントするカウンタと
を有し、
前記基準電圧生成部、前記比較部、および前記カウンタは、前記単位画素群が形成される半導体基板と異なる半導体基板に形成される
（１）乃至（１５）のいずれかに記載の撮像素子。
（１７）  前記A/D変換部は、
基準電圧を生成する基準電圧生成部と、
前記単位画素から読み出された前記フローティングディフュージョンのレベルと、前記基準電圧生成部により生成された前記基準電圧とを比較する比較部と、
前記比較部の比較結果が変化するまでをカウントするカウンタと
を有し、
前記カウンタは、前記単位画素群が形成される半導体基板と異なる半導体基板に形成される
（１）乃至（１６）のいずれかに記載の撮像素子。
（１８）  前記単位画素から読み出された前記フローティングディフュージョンのレベルは、単数若しくは複数の配線により、前記単位画素群が形成される半導体基板から、前記A/D変換部が形成される半導体基板に伝送される
（１）乃至（１７）のいずれかに記載の撮像素子。
（１９）  単位画素のフローティングディフュージョンのリセットを制御するリセット制御信号を生成し、複数の単位画素からなる単位画素群の自身が接続される単位画素に対して前記リセット制御信号を伝送するリセット制御線を選択し、生成した前記リセット制御信号を選択した前記リセット制御線に出力することにより、前記単位画素群の所望の単位画素の組み合わせに対して、前記フローティングディフュージョンのリセットを行わせ、
前記フローティングディフュージョンのレベルの読み出しを制御するセレクト制御信号を生成し、前記単位画素群の自身が接続される単位画素に対して前記セレクト制御信号を伝送するセレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記リセット制御信号を出力した前記リセット制御線が接続される前記組み合わせの単位画素のいずれか１つを含む、前記単位画素群の所望の単位画素の組み合わせに対して、前記フローティングディフュージョンのレベルの読み出しを行わせる
制御方法。
（２０）  被写体を撮像する撮像部と、
前記撮像部による撮像により得られた画像データを画像処理する画像処理部と
を備え、
前記撮像部は、
複数の単位画素からなる単位画素群と、
前記単位画素群の、自身が接続される単位画素に対して、フローティングディフュージョンのリセットを制御するリセット制御信号を伝送するリセット制御線と、
前記単位画素群の、自身が接続される単位画素に対して、前記フローティングディフュージョンのレベルの読み出しを制御するセレクト制御信号を伝送するセレクト制御線と、
前記リセット制御信号を生成し、前記リセット制御線を選択し、生成した前記リセット制御信号を選択した前記リセット制御線に出力することにより、前記単位画素群の所望の単位画素の組み合わせに対して、前記フローティングディフュージョンのリセットを行わせ、前記セレクト制御信号を生成し、前記セレクト制御線を選択し、生成した前記セレクト制御信号を選択した前記セレクト制御線に出力することにより、前記リセット制御信号を出力した前記リセット制御線が接続される前記組み合わせの単位画素のいずれか１つを含む、前記単位画素群の所望の単位画素の組み合わせに対して、前記フローティングディフュージョンのレベルの読み出しを行わせる制御部と
を備える撮像装置。
【符号の説明】
【０１８１】
１００  イメージセンサ，  １０１  画素アレイ，  １１１  単位画素、  １２１  画素ユニット，  １３１  A/D変換部，  １５２  エリア走査部，  １６１  D/A変換部，  １６２  比較部，  １６３  カウンタ，  １７１  フォトダイオード，  １７２  転送トランジスタ，  １７３  リセットトランジスタ，  １７４  増幅トランジスタ，  １７５  セレクトトランジスタ，  １８１  選択部，  ６００  撮像装置，  ６１２  CMOSイメージセンサ
【図１】
2015211259.tif 000003
【図２】
2015211259.tif 000004
【図３】
2015211259.tif 000005
【図４】
2015211259.tif 000006
【図５】
2015211259.tif 000007
【図６】
2015211259.tif 000008
【図７】
2015211259.tif 000009
【図８】
2015211259.tif 000010
【図９】
2015211259.tif 000011
【図１０】
2015211259.tif 000012
【図１１】
2015211259.tif 000013
【図１２】
2015211259.tif 000014
【図１３】
2015211259.tif 000015
【図１４】
2015211259.tif 000016
【図１５】
2015211259.tif 000017
【図１６】
2015211259.tif 000018
【図１７】
2015211259.tif 000019
【図１８】
2015211259.tif 000020
【図１９】
2015211259.tif 000021
【図２０】
2015211259.tif 000022
【図２１】
2015211259.tif 000023
【図２２】
2015211259.tif 000024
【図２３】
2015211259.tif 000025
【図２４】
2015211259.tif 000026