(57)【要約】【課題】出力電圧が電源の出力における負荷のインピーダンスから独立している絶縁共振型電源を提供する。【解決手段】電源は、変圧器と、磁化電流の調整回路と、磁化状態から減磁状態に交互に調整回路を切り替えるように意図される、調整回路を制御するための装置であって、制御装置は、磁化時間(TF)の間、磁化フェーズを引き延ばすように意図される、装置と、漏れインダクタと共に共振回路を形成するように、変圧器のセカンダリに接続される出力コンデンサであって、出力コンデンサの端子の間の電圧は、電源の出力電圧(VS)に対応する、出力コンデンサとを含む。磁化時間(TF)および出力コンデンサの値は、磁化フェーズの共振部分と呼ばれる1つの部分について、出力電圧(VS)が、サイン波部分を描き、サイン波の中央値より低い初期値(VS0)から始まり、前記中央値を通り過ぎるようにするものである。【選択図】図7
2015211638.tif 000002
【特許請求の範囲】
【請求項１】
電圧源(104)に接続されるように意図されるプライマリを含み、漏れインダクタ(LF)を有する変圧器(106)であって、前記変圧器(106)は、磁化電流(iM)が横切るように意図される、変圧器(106)と、
磁化電流(iM)の調整回路(108)であって、前記調整回路(108)は、
前記調整回路(108)が前記磁化電流(iM)の増加を可能にするように意図される磁化状態と、
前記調整回路(108)が前記磁化電流(iM)を減少させるように意図される減磁状態との間を切り替えるように意図される、磁化電流(iM)の調整回路(108)と、
磁化フェーズ(503)および減磁フェーズ(511)を交互に行うために、前記磁化状態から前記減磁状態に交互に前記調整回路(108)を切り替えるように意図される、前記調整回路(108)を制御するための制御装置(110)であって、前記制御装置(110)は、磁化時間(TF)の間、前記磁化フェーズ(503)を引き延ばすように意図される、装置(110)と、
前記漏れインダクタ(LF)とともに共振回路を形成するように、前記変圧器(106)のセカンダリに接続される出力コンデンサ(CS)であって、前記出力コンデンサ(CS)の端子の間の電圧が、電源(102)の出力電圧(VS)に対応する、出力コンデンサ(CS)とを含む電源(102)であって、
前記磁化時間(TF)および前記出力コンデンサ(CS)の値は、前記磁化フェーズ(503)の共振部分(504)と呼ばれる1つの部分において、前記出力電圧(VS)が、サイン波部分を描き、前記サイン波の中央値(V)より低い初期値(VS0)から始まり、前記中央値(V)を通り過ぎるようにするものであることを特徴とする、電源(102)。
【請求項２】
前記共振部分(504)は、前記磁化フェーズ(503)の全体にわたって延在する、請求項1に記載の電源(102)。
【請求項３】
前記磁化時間(TF)および前記出力コンデンサ(CS)の値は、前記共振部分(504)において、前記出力電圧(VS)が前記サイン波の上側ピーク値(VCsup)を通り過ぎるようにするものである、請求項1または2に記載の電源(102)。
【請求項４】
前記磁化時間(TF)および前記出力コンデンサ(CS)の値は、前記出力電圧(VS)が、前記サイン波の前記上側ピーク値(VCsup)を通り過ぎた後、前記共振部分(504)の残りの間、前記サイン波の前記中央値(V)まで、ただしそれを越えないで減少する、好ましくは前記サイン波の前記上側ピーク値(VCsup)と前記中央値(V)の間の差の50%以下である量だけ、より好ましくは前記サイン波の前記上側ピーク値(VCsup)と前記中央値(V)の間の差の25%以下である量だけ減少するようにするものである、請求項3に記載の電源(102)。
【請求項５】
前記磁化時間(TF)は、前記サイン波の周期(Tosc)の25%と75%の間である、請求項1から4のいずれか一項に記載の電源(102)。
【請求項６】
前記共振部分(504)の間の前記出力電圧(VS)の変動が、前記出力コンデンサ(CS)の値によって決まる周期(Tosc)を有するサイン波部分を描き、
前記出力コンデンサ(CS)の前記値は、前記周期(Tosc)が0.1と2マイクロ秒の間であるようにするものである、請求項1から5のいずれか一項に記載の電源(102)。
【請求項７】
前記磁化時間(TF)は、
【数１】
2015211638.tif 000038
の間である、ただしLFは、前記変圧器(106)の前記漏れインダクタ(LF)の値であり、CSは、前記出力コンデンサ(CS)の値である、請求項1から6のいずれか一項に記載の電源(102)。
【請求項８】
前記出力コンデンサ(CS)は、その値が0.5と200ナノファラッドの間である、例えば50ナノファラッドである、請求項1から7のいずれか一項に記載の電源(102)。
【請求項９】
前記変圧器(106)の前記セカンダリは、
高電位をもたらすように意図され、二次電流(i2、i)がそれを介して出力されるように意図されるハイ側端子(106C)と、
前記ハイ側端子(106C)の前記高電位に対して低電位をもたらすように意図されるロー側端子(106D)とを含む、請求項1から8のいずれか一項に記載の電源(102)。
【請求項１０】
二次電流(i2、i)が前記変圧器(106)の前記セカンダリにそのハイ側端子(106C)を介して流れ込まないように防止するように意図されるダイオード(D)をさらに含む、請求項9に記載の電源(102)。
【請求項１１】
前記磁化時間(TF)は、前記磁化状態の終了時、前記二次電流(i2、i)がゼロである、またはそのピーク値の5%以下であるようにするものである、請求項9または10に記載の電源(102)。
【請求項１２】
前記調整回路(108)は、
その閉状態が、前記調整回路(108)の前記磁化状態および前記減磁状態の一方に対応し、その開状態が、前記調整回路(108)の前記磁化状態および前記減磁状態の他方に対応するスイッチ(INT)と、
前記減磁フェーズ(512)の間、前記磁化電流(iM)の発振を引き起こすように意図される減磁コンデンサ(CR)とを含む、請求項1から11のいずれか一項に記載の電源(102)。
【請求項１３】
前記減磁コンデンサ(CR)は、前記スイッチ(INT)と並列である、請求項12に記載の電源(102)。
【請求項１４】
前記減磁コンデンサ(CR)は、前記変圧器(106)の前記プライマリの前記端子の間に接続される、請求項12に記載の電源(102)。
【請求項１５】
前記減磁コンデンサ(CR)は、前記ダイオード(D)と並列である、請求項10および12に総合して記載の電源(102)。
【請求項１６】
前記減磁コンデンサ(CR)は、さらに、前記調整回路(108)がその過程で前記減磁状態にある前記減磁フェーズ(512)の間、前記スイッチ(INT)の端子において電圧(VINT)の発振を引き起こすように意図され、
前記制御装置(110)は、減磁時間(TO)の終了時、前記スイッチ(INT)が前記減磁状態から前記磁化状態に移るために閉にされたとき、前記スイッチ(INT)の前記端子における前記電圧(VINT)がゼロになる、またはそのピーク値の5%以下になるように、前記減磁時間(TO)の間、前記減磁フェーズ(512)を引き延ばすように意図される、請求項12から15のいずれか一項に記載の電源(102)。
【請求項１７】
前記出力電圧(VS)のピークツーピーク値(VCC)を測定するための測定装置(116)をさらに含む、請求項1から16のいずれか一項に記載の電源(102)。
【請求項１８】
前記測定装置(116)は、さらに、前記変圧器(106)の前記セカンダリの前記ハイ側端子(106C)に接続される前記出力コンデンサ(CS)の前記端子から供給される出力電流(iS)を、前記出力電圧(VS)の前記ピークツーピーク値(VCC)から推定するように意図される、請求項17に記載の電源(102)。
【請求項１９】
第1の電気アースにリンクされる第1の部分および第2の電気アースにリンクされる第2の部分を有する回路であって、前記部分は、ガルバニック絶縁によって分離される、回路と、
請求項1から18のいずれか一項に記載され、前記部分の1つ中に位置決めされた電気負荷に、前記ガルバニック絶縁を介して他の部分に生じたエネルギーを供給するように意図される電源とを含む、電圧コンバータ。
【請求項２０】
電圧源(104)に接続されるように意図されるプライマリを含み、漏れインダクタ(LF)を有する変圧器(106)であって、前記変圧器(106)は、磁化電流(iM)が横切るように意図される、変圧器(106)と、
磁化電流(iM)の調整回路(108)であって、前記調整回路(108)は、
前記調整回路(108)が、前記磁化電流(iM)の増加を可能にするように意図される磁化状態と、
前記調整回路(108)が、前記磁化電流(iM)を減少させるように意図される減磁状態との間を切り替えるように意図される、磁化電流(iM)の調整回路(108)と、
前記漏れインダクタ(LF)とともに共振回路を形成するように、前記変圧器(106)のセカンダリに接続される出力コンデンサ(CS)であって、前記出力コンデンサ(CS)は、その端子の間に出力電圧(VS)を有する、出力コンデンサ(CS)とを含む電源(102)を制御するための方法であって、
磁化フェーズ(503)および減磁フェーズ(511)をそれぞれ交互に行うために、前記磁化状態から前記減磁状態に交互に前記調整回路(108)を切り替えるステップであって、
前記磁化フェーズ(503)は、前記磁化フェーズ(503)の共振部分(504)と呼ばれる1つの部分において、前記出力電圧(VS)が、サイン波部分を描き、前記サイン波の中央値(V)より低い初期値(VS0)から始まり、前記中央値(V)を通り過ぎるような様式で出力コンデンサ(CS)の値の関数である磁化時間(TF)の間、持続する、ステップを含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源の分野に関する。具体的には、本発明は、絶縁共振型電源に関する。さらに、本発明は、電気機械に給電するためのインバータに関する。インバータは、ガルバニック絶縁バリアによって分離される高電圧部および低電圧部と、絶縁バリアを介してエネルギーを伝達するための本発明による電源とを含む。
【背景技術】
【０００２】
ガルバニック絶縁バリアを介して電気負荷に給電するために、変圧器を含む絶縁型電源を使用することが知られている。変圧器は、電圧源を備えるその端子に接続されるプライマリと電気負荷に接続されるセカンダリとを含む。この知られた電源では、セカンダリの端子に接続される出力コンデンサの目的は、電気エネルギーを蓄えることであり、コンデンサは、それに応じて、その値が、非常に大きい、一般に1マイクロファラッドより大きい。
【０００３】
具体的に、電源に属するスイッチのゼロ電圧切り替え(zero voltage switching)すなわちZVSのために、コンデンサとインダクタの間の共振を使用する絶縁共振型電源が知られている。IEEE Transactions on Aerospace and Electronic systems、Vol. 31、No 4、1995年10月、1301に発表された文献「リユー他によるDC/DC電源のための新しい共振コンバータトポロジ(A novel resonant converter topology for DC-to-DC power supply by Liu et al.)」に、共振型電源の実施例が開示されている。共振型電源の1つの問題は、その出力電圧が、電源によって給電される電気負荷のインピーダンスによって決められる恐れがあることである。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】リユー他によるDC/DC電源のための新しい共振コンバータトポロジ(A novel resonant converter topology for DC-to-DC power supply by Liu et al.)、IEEE Transactions on Aerospace and Electronic systems、Vol. 31、No 4、1995年10月、1301
【発明の概要】
【発明が解決しようとする課題】
【０００５】
したがって、本発明は、出力電圧が電源の出力における負荷のインピーダンスから独立している絶縁共振型電源を獲得することを目的とする。
【課題を解決するための手段】
【０００６】
この目的のために、
電圧源に接続されるように意図されるプライマリを含み、漏れインダクタを有する変圧器であって、その変圧器は、磁化電流が横切るように意図される、変圧器と、
磁化電流の調整回路であって、その調整回路は、
調整回路が磁化電流の増加を可能にするように意図される磁化状態と、
調整回路が磁化電流を減少させるように意図される減磁状態との間を切り替えるように意図される、磁化電流の調整回路と、
磁化フェーズと減磁フェーズをそれぞれ交互に行うために、磁化状態から減磁状態に交互に調整回路を切り替えるように意図される、調整回路を制御するための装置であって、その制御装置は、磁化時間の間、磁化フェーズを引き延ばすように意図される、装置と、
漏れインダクタとともに共振回路を形成するように、変圧器のセカンダリに接続される出力コンデンサであって、出力コンデンサの端子の間の電圧が、電源の出力電圧に対応する、出力コンデンサとを含む電源が提供され、
その電源は、
磁化時間および出力コンデンサの値は、磁化フェーズの共振部分と呼ばれる1つの部分において、出力電圧がサイン波部分を描き、サイン波の中央値より低い初期値から始まり、前記中央値を通り過ぎるようにするものであることを特徴とする。
具体的には、出力電圧の初期値は、共振フェーズの開始時における出力電圧の値であり、その開始時は、磁化フェーズの開始に対応してもよい。
【０００７】
本発明による電源は、特に定電圧を提供するように意図される。定電圧は、より具体的に、出力電圧の平均値に対応する。この出力電圧の平均値は、共振フェーズの際、出力電圧がそれに従うサイン波の中央値と異なることがある。
【０００８】
磁化フェーズの少なくとも一部分では、共振型電源は、その出力電圧が、磁化フェーズのこの部分で出力電圧がそれに従うサイン波の下側ピーク値を含む。
【０００９】
共振型電源の出力における負荷インピーダンスが増加したとき、サイン波の下側ピーク値は、より低い値に向けてドリフトする。先行技術による共振型電源では、磁化状態は、出力電圧がサイン波の中央値に到達している前に終了する。本発明による電源では、磁化状態は、少なくとも出力電圧がサイン波の中央値に到達している後で終了する。したがって、サイン波の下側ピーク値のより低い値に向かうドリフトは、サイン波の上側ピーク値のより高い値に向かう対応するドリフトによって、少なくとも部分的に補償される。
【００１０】
同様に、共振型電源の出力における負荷インピーダンスが減少したとき、サイン波の下側ピーク値のより高い値に向かうドリフトは、サイン波の上側ピーク値のより低い値に向かう対応するドリフトによって、少なくとも部分的に補償される。
【００１１】
したがって、出力電圧に対する出力負荷インピーダンスの影響は、先行技術による共振型電源と比べて、減少される。
【００１２】
任意選択で、共振部分は、磁化フェーズの全体にわたって延在する。
【００１３】
また任意選択で、磁化時間および出力コンデンサの値は、共振部分において、出力電圧がサイン波の上側ピーク値を通り過ぎるようにするものである。
【００１４】
したがって、共振型電源の出力における負荷インピーダンスが増加したとき、サイン波の下側ピーク値のより低い値に向かうドリフトは、サイン波の上側ピーク値のより高い値に向かう対応するドリフトによって、ほとんど完全に、または完全にさえ補償される。
【００１５】
同様に、共振型電源の出力における負荷インピーダンスが減少したとき、サイン波の下側ピーク値のより高い値に向かうドリフトは、サイン波の上側ピーク値のより低い値に向かう対応するドリフトによって、ほとんど完全に、または完全にさえ補償される。
【００１６】
したがって、出力電圧に対する出力負荷インピーダンスの影響は、先行技術による共振型電源と比べて、実質的に低い、またはゼロにさえなる。
【００１７】
本発明による電源は、特に定電圧を提供するように意図される。定電圧は、より具体的に、出力電圧の平均値に対応する。この出力電圧の平均値は、共振フェーズにおいて出力電圧がそれに従うサイン波の中央値に対応することができる。
【００１８】
また任意選択で、磁化時間および出力コンデンサの値は、出力電圧が、サイン波の上側ピーク値を通った後、共振部分の残りの間、サイン波の中央値まで、しかしそれを越さないで減少する、好ましくはサイン波の中央値と中央値の間の差の50%以下の量だけ、より好ましくはサイン波の上側ピーク値と中央値の間の差の25%以下の量だけ減少する。
【００１９】
また任意選択で、磁化時間は、サイン波周期の25%と75%の間である。
【００２０】
任意選択で、共振部分の間の出力電圧の変動は、その周期が出力コンデンサの値によって決まるサイン波部分を描き、出力コンデンサの値は、前記周期が0.1と2マイクロ秒の間であるようにするものである。
【００２１】
また任意選択で、磁化時間は、
【００２２】
【数１】
2015211638.tif 000003
【００２３】
の間である、ただし、LFは、変圧器の漏れインダクタの値であり、CSは、出力コンデンサの値である。
【００２４】
また任意選択で、出力コンデンサは、その値が、0.5と200ナノファラッドの間である、例えば50ナノファラッドである。
【００２５】
また任意選択で、変圧器のセカンダリは、高電位をもたらすように意図され、それを介して二次電流が出力されるように意図されるハイ側端子と、ハイ側端子の高電位に対して低電位をもたらすように意図されるロー側端子とを含む。
【００２６】
また任意選択で、電源は、
二次電流が変圧器のセカンダリにそのハイ側端子を介して流れ込まないように防止するように意図されるダイオードをさらに含む。
【００２７】
具体的には、ダイオードは、そのアノードが、変圧器のセカンダリのハイ側端子に接続される。
【００２８】
また任意選択で、磁化時間は、磁化状態の終了時、二次電流がゼロになる、またはそのピーク値の5%以下になるようにするものである。
【００２９】
また任意選択で、調整回路は、
その閉状態が調整回路の磁化状態および減磁状態の一方に対応し、かつその開状態が調整回路の磁化状態および減磁状態の他方に対応するスイッチと、
調整回路がその過程の間減磁状態である減磁フェーズの間、磁化電流の発振を引き起こすように意図される減磁コンデンサとを含む。
【００３０】
また任意選択で、減磁コンデンサは、スイッチと並列である。
【００３１】
また任意選択で、減磁コンデンサは、変圧器のプライマリの端子の間に接続される。
【００３２】
また任意選択で、減磁コンデンサは、ダイオードと並列である。
【００３３】
また任意選択で、減磁コンデンサは、さらに、減磁フェーズの間にスイッチの端子で電圧の発振を引き起こすように意図され、そして制御装置は、減磁時間の終了時、スイッチが減磁状態から磁化状態に移るために閉じられたとき、スイッチの端子での電圧がゼロになる、またはそのピーク値の5%以下になるように、減磁時間の間、減磁フェーズを引き延ばすように意図される。
【００３４】
また任意選択で、電源は、出力電圧のピークツーピーク値を測定するための装置をさらに含む。
【００３５】
また任意選択で、測定装置は、さらに、変圧器のセカンダリのハイ側端子に接続される出力コンデンサの端子から供給される出力電流を、出力電圧のピークツーピーク値から推定するように意図される。
【００３６】
また、本発明は、電圧コンバータに関し、それは、
第1の電気アースにリンクされる第1の部分および第2の電気アースにリンクされる第2の部分を有する回路であって、前記部分は、ガルバニック絶縁によって分離される、回路と、
それらの部分の一方に位置決めされた電気負荷に、他方の部分に生じたエネルギーを、前記ガルバニック絶縁を介して供給するように意図される、本発明による電源とを含む。
【００３７】
具体的には、コンバータは、電気機械に給電するためのDC/ACコンバータである。また、このコンバータは、DC/DCコンバータでもよい。
【００３８】
また、電源を制御するための方法が提供され、その電源は、
電圧源に接続されるように意図されるプライマリを含み、漏れインダクタを有する変圧器であって、その変圧器は、磁化電流が横切るように意図される、変圧器と、
磁化電流の調整回路であって、その調整回路は、
調整回路が磁化電流の増加を可能にするように意図される磁化状態と、
調整回路が磁化電流を減少させるように意図される減磁状態との間を切り替えるように意図される、磁化電流の調整回路と、
漏れインダクタとともに共振回路を形成するように、変圧器のセカンダリに接続される出力コンデンサであって、出力コンデンサは、その端子の間に出力電圧を有する、出力コンデンサとを含み、
その方法は、
磁化フェーズと減磁フェーズをそれぞれ交互に行うために、磁化状態から減磁状態に交互に調整回路を切り替えるステップであって、磁化フェーズは、磁化時間の間、持続し、その磁化時間は、磁化フェーズの共振部分と呼ばれる1つの部分において、出力電圧がサイン波部分を描き、サイン波の中央値より低い初期値から始まり、前記中央値を通り過ぎるような様式で出力コンデンサの値の関数である、ステップを含む。
【００３９】
ここで、本発明の実施形態を、例としてだけで、次の図を参照して述べる。
【図面の簡単な説明】
【００４０】
【図１】本発明の第1の実施形態による電源を含む電気回路を表す図である。
【図２】動作状態における図1の電気回路と同等の電気回路を表す図である。
【図３】動作状態における図1の電気回路と同等の電気回路を表す図である。
【図４】動作状態における図1の電気回路と同等の電気回路を表す図である。
【図５】図1の電源に関して実施する方法のブロック図である。
【図６】図1の電気回路の3つの電気量、特に図1の電気回路の出力電圧VSのタイミング図を含む図である。
【図７】出力電圧VSのための図6のタイミング図の拡大図である。
【図８】本発明の別の実施形態における出力電圧VSのタイミング図である。
【図９】出力電圧VSが本発明の実施形態によって共振状態にあるとき、出力電圧VSがそれに従う発振カーブを表し、そのカーブの部分は、共振が停止していることがあるところで強調されている図である。
【図１０】出力電圧VSが本発明の実施形態によって共振状態にあるとき、出力電圧VSがその後に続く発振カーブを表し、そのカーブの部分は、共振が停止していることがあるところで強調されている図である。
【図１１】出力電圧VSが本発明の実施形態によって共振状態にあるとき、出力電圧VSがその後に続く発振カーブを表し、そのカーブの部分は、共振が停止していることがあるところで強調されている図である。
【図１２】出力電圧VSが本発明の実施形態によって共振状態にあるとき、出力電圧VSがその後に続く発振カーブを表し、そのカーブの部分は、共振が停止していることがあるところで強調されている図である。
【図１３】本発明の他の実施形態による電源を含む電気回路を表す図である。
【図１４】本発明の他の実施形態による電源を含む電気回路を表す図である。
【発明を実施するための形態】
【００４１】
ここで、図1を参照して、本発明を実施する電気回路100を述べる。
【００４２】
電気回路100は、電源102と、電源102から給電されるように意図される負荷Zとを含む。
【００４３】
電源102は、まず第1に、その正端子(+)とその負端子(-)の間に供給電圧Eをもたらし、かつその正端子(+)を介して供給電流iEを提供するように意図される電圧源104を含む。述べる実施例では、供給電圧Eは、連続的で一定である。
【００４４】
電源102は、述べる実施例では、電源電圧Eを分割するように意図される変圧器106をさらに含む。
【００４５】
変圧器106は、この後は単に「プライマリ」と呼ばれる一次巻線と、この後は単に「セカンダリ」と呼ばれる二次巻線とを含む。
【００４６】
プライマリは、ハイ側端子106Aおよびロー側端子106Bを有し、ハイ側端子106Aは、ロー側端子106Bの電位より高い電位をもたらすように意図される。
【００４７】
セカンダリは、ハイ側端子106Cおよびロー側端子106Dを有し、ハイ側端子106Cは、ロー側端子106Dの電位より高い電位をもたらすように意図される。
【００４８】
本発明の文脈では、変圧器106は次の方法でモデル化される。
【００４９】
変圧器106は、まず第1に、理想プライマリおよび理想セカンダリを含む理想変圧器Tを含む。
【００５０】
理想プライマリは、ハイ側端子およびロー側端子を有し、ハイ側端子は、ロー側端子の電位より高い電位をもたらすように意図される。一次電流i1が、そのハイ側端子を介して理想プライマリに入る。理想プライマリは、その端子の間にさらに一次電圧u1をもたらす。
【００５１】
理想セカンダリは、ハイ側端子およびロー側端子を有し、ハイ側端子は、ロー側端子の電位より高い電位をもたらすように意図される。二次電流i2が、そのハイ側端子を介して理想プライマリから出る。理想セカンダリは、その端子の間にさらに二次電圧u2をもたらす。
【００５２】
理想変圧器Tは、次の方法で電流と一次および二次の電圧を結合する変圧比nをさらにもたらす。
【００５３】
【数２】
2015211638.tif 000004
【００５４】
変圧器106は、理想プライマリの端子の間に配列され、磁化電流iMがそれを横切る磁化インダクタLMをさらに含む。磁化インダクタLMは、変圧器106のコアリラクタンスがゼロでないことを反映している。
【００５５】
変圧器106は、理想プライマリのハイ側端子に接続される1つの端子を有する漏れインダクタLFをさらに含み、漏れインダクタLFの他の端子は、変圧器106のハイ側端子106Aに対応する。漏れインダクタLFは、変圧器106の磁気回路が、プライマリによって生成される磁場のすべてを全く伝えないということを反映している。言い換えると、磁力線が、変圧器106から逃げ、セカンダリによって使用されない。
【００５６】
さらにまた、理想プライマリのロー側端子は、変圧器106のロー側端子106Bに対応する。
【００５７】
一般に、磁化インダクタLMは、非常に大きい、すなわち例えば漏れインダクタLFよりも50倍大きい、好ましくは100倍大きい。
【００５８】
電源102は、妥当なレベルに、すなわち電源102がそれに関して設計された最大負荷Zに対して予想される一次電流i1より低い、または同じ程度のレベルに磁化電流iMを維持するように意図される、磁化電流iMを制御するための調整回路108をさらに含む。
【００５９】
調整回路108は、例えば電圧源104と変圧器106の間に挿入される。述べる実施例では、調整回路108は、変圧器106のプライマリのロー側端子106Bと電圧源104の負端子(-)の間に挿入され、一方変圧器106のプライマリのハイ側端子106Aは、電圧源104の正端子(+)に直接接続される。
【００６０】
調整回路108は、それぞれ磁化状態および減磁状態と呼ばれる2つの状態の間を切り替えるように意図される。磁化状態では、調整回路108は、電圧源104が変圧器106を磁化することが可能になるように、すなわち磁化電流iMの増加が可能になるように意図される。減磁状態では、調整回路108は、変圧器106を減磁するように、すなわち磁化電流iMを減少させるように意図される。
【００６１】
述べる実施例では、調整回路108は、まず、電圧源104の負端子(-)を変圧器106のプライマリのロー側端子106Bに接続するスイッチINTと、次に、減磁コンデンサと呼ばれ、スイッチINTと並列であるコンデンサCRとを含む。
【００６２】
それ故、スイッチINTが閉であるとき(これは磁化状態に対応する)、ロー側端子106Bは、コンデンサCRを短絡することによって、電圧源104の負端子(-)に直接接続される。したがって、供給電圧Eが、変圧器106のプライマリに印加される。
【００６３】
スイッチINTが開であるとき(これは減磁状態に対応する)、ロー側端子106Bは、減磁コンデンサCRを介して電圧源104の負端子(-)に接続されて、後で述べるように、減磁コンデンサCR、漏れインダクタLFおよび磁化インダクタLMの間で共振が生成される。スイッチINTの端子における電圧は、以降電圧VINTと呼ぶ。
【００６４】
電源102は、磁化フェーズ(電気回路108の磁化状態に対応する)と減磁フェーズ(電気回路108の減磁状態に対応する)をそれぞれ交互に行うために、一方の状態から他方の状態に交互に調整回路108を切り替えるように意図される、調整回路108を制御するための装置110をさらに含む。制御装置110は、磁化時間TFの間、磁化フェーズを引き延ばし(調整回路108は磁化状態)、減磁時間TOの間、減磁フェーズを引き延ばすように(調整回路108は減磁状態)意図される。
【００６５】
磁化時間TFは、その終了時、すなわち磁化状態から減磁状態に移るためにスイッチINTを開にしたとき、二次電流i2がゼロであるように、またはそのピーク値の5%以下であるように選択されることが好ましい。
【００６６】
減磁時間TOは、その終了時、すなわち減磁状態から磁化状態に移るためにスイッチINTを閉にしたとき、スイッチINTの端子における電圧VINTがゼロであるように、またはそのピーク値の5%以下であるように選択されることが好ましい。
【００６７】
述べる実施例では、磁化時間TFおよび減磁時間TOは、電源102の特性から、例えば電源が出力において提供するように意図される定電圧などから事前に決定することができる。磁化時間TFおよび減磁時間TOは、電源102の動作中に使用するために、制御装置110のメモリ中に記録されることが好ましい。
【００６８】
磁化時間TFおよび減磁時間TOは、互いに独立に選択することができることを認識されたい。
【００６９】
電源102は、変圧器106の出力ステージ112をさらに含む。
【００７０】
出力ステージ112は、まず第1に、変圧器106のセカンダリのハイ側端子106Cに接続され、二次電流i2が負にならないように、すなわち二次巻線に入らないように防止するように意図されるダイオードDを含む。
【００７１】
出力ステージ112は、変圧器106のセカンダリのハイ側端子106CにダイオードDを介して接続される1つの端子と、変圧器106のセカンダリのロー側端子106Dに接続される別の端子とを有する出力コンデンサCSをさらに含む。そのように接続される出力コンデンサCSは、変圧器106の漏れインダクタLFとともに共振回路を形成する。出力コンデンサCSは、さらに、その端子の間に電圧VSにもたらすように意図され、その電圧の平均値は、具体的には電源が提供しなければならない定電圧に対応する。
【００７２】
後でより詳細に述べるように、磁化時間TFおよび出力コンデンサCSの値は、磁化フェーズの共振部分において、出力電圧VSが、サイン波部分を描き、サイン波の中央値より低い初期値から始まり、前記中央値を通り過ぎるようにするものである。例えば、出力コンデンサCSは、その値が、0.5と200ナノファラッドの間である、例えば5と100ナノファラッドの間である、例えば50ナノファラッドに等しい。
【００７３】
出力ステージ112は、変圧器106のセカンダリのハイ側端子106Cに接続される出力コンデンサCSの端子から出力電流iSを供給する。電源102は、出力電流iSをフィルタリングするために、出力ステージ112と負荷Zの間に挿入される出力フィルタ114を含むことができる。出力フィルタ114は、出力電流iSを受け取り、出力電圧VSがそれに印加される。出力フィルタ114は、出力電流iSをフィルタリングするように意図され、したがってこの電流は、電源102の動作周波数(周期TO+TFに対応する)において準一定である。出力フィルタ114は、コンデンサが出力ステージ112の後に直接接続されている場合、共振を妨げることになるはずであるそのコンデンサを負荷Zが含むとき、特に役立つ。
【００７４】
述べる実施例では、出力フィルタ114は、インダクタLfiltおよびコンデンサCfiltを含むLCフィルタである。変形例として、出力フィルタ114は、線形レギュレータ、例えば低ドロップアウトレギュレータ(Low-Dropout Regulator)すなわちLDOと取り換えてもよい。
【００７５】
電源102は、出力電圧VSのピークツーピーク値を測定するための装置116をさらに含んでもよい。
【００７６】
述べる実施例では、測定装置116は、まず第1に、高域フィルタ118を含む。例えば、高域フィルタ118は、RCフィルタを含む。高域フィルタ118は、その後に、例えば、互いに並列であるコンデンサおよび抵抗器がその後に続くダイオードを含むピーク検出回路120が続く。
【００７７】
測定装置116は、さらに、出力電圧VSのピークツーピーク値の測定から出力電流iSを推定するように意図される。実際に、このピークツーピーク値は、電源102の出力コンデンサCS、出力電流iSおよび動作周波数によって直接決まる。出力電流iSの推定は、例えば電源102中に過電流保護を設定するために使用することができる。
【００７８】
ここで、図2から5を参照して、電気回路100を動作させるための方法500を述べる。
【００７９】
説明を簡単にするために、理想変圧器Tの変圧比nが1であると仮定する。したがって、この場合、一次電流i1と二次電流i2は等しい。以降これら電流をプライマリ/セカンダリ電流iと呼ぶことにする。同様に、一次電圧u1および二次電圧u2は等しい。以降これら電圧をプライマリ/セカンダリ電圧uと呼ぶことにする。
【００８０】
さらに、出力フィルタ114および負荷Zは、定電流源Isとしてモデル化する。
【００８１】
ステップ502で、制御装置110は、スイッチINTを閉にすることによって調整回路108を磁化状態に切り替える。それに応じて、ダイオードDがオンにされ、その端子に電圧VDを有する。その結果として得られる回路を図2に表す。
【００８２】
スイッチINTを閉にした瞬間、出力電圧VS、磁化電流iM、スイッチINTの電圧VINTおよびプライマリ/セカンダリ電流iは、その値が次のようである。
【００８３】
【数３】
2015211638.tif 000005
【００８４】
以降、値VS0は、「初期共振値」と呼ぶ。
【００８５】
ステップ502の後に続いて、磁化フェーズ503が開始される。
【００８６】
磁化フェーズ503の一部分にわたって行われるステップ504の間、電気量が、ここで述べるような方法で時間とともに進展する。具体的には、述べるように、出力コンデンサCSおよび漏れインダクタLFは、出力電圧VSが、サイン波部分を描くように、共振回路を形成する。ステップ504は、共振時間Tresの間、持続する。
【００８７】
次の方程式が、図2から推論される。
【００８８】
【数４】
2015211638.tif 000006
【００８９】
したがって、磁化インダクタLMが漏れインダクタLFより非常に大きいことを考慮に入れると、出力電圧VSは、次の微分方程式を満たす。
【００９０】
【数５】
2015211638.tif 000007
【００９１】
したがって、初期条件を考慮に入れると、
【００９２】
【数６】
2015211638.tif 000008
【００９３】
であり、出力電圧VSとプライマリ/セカンダリ電流iは、次の方程式に従って発振する。
【００９４】
【数７】
2015211638.tif 000009
【００９５】
したがって、発振パルスに関する式によって、出力電圧VSおよびプライマリ/セカンダリ電流iの発振は、漏れインダクタLFとともに共振回路を形成する出力コンデンサCSが存在することによって引き起こされる。
【００９６】
さらに、出力電圧VSが、具体的にE-VDに等しい中央値Vのまわりで発振することを認識されたい。
【００９７】
さらにまた、出力電圧VSが共振期間504の間に表すサイン波の形状は、その周期Toscが次の式に等しい。
【００９８】
【数８】
2015211638.tif 000010
【００９９】
したがって、サイン波の周期Toscは、出力コンデンサCSの値によって決まる。好ましいのは、出力コンデンサCSの値は、サイン波周期Toscが0.1および2マイクロ秒の間であるようにするものであることである。
【０１００】
さらにまた、磁化電流iMが、次の方程式に従って進展する。
【０１０１】
【数９】
2015211638.tif 000011
【０１０２】
サイン波の項は、一般に、線形部分に比べて非常に小さい、したがって磁化電流iMは、準線形的な方法で増加する。
【０１０３】
スイッチINTを閉にした後の時間
【０１０４】
【数１０】
2015211638.tif 000012
【０１０５】
の終了時に行われるステップ506で、プライマリ/セカンダリ電流iは、半発振(half oscillation)を起こして、ゼロに戻り、したがってダイオードDは、オフにされる。その結果得られる回路図を図3に表す。後で述べるように、ダイオードをオフにすると、出力電圧VSのための共振が停止される。
【０１０６】
ダイオードDがオフにされたとき、出力電圧VSは、最終共振値VS1に達し、それは、初期共振値VS0より大きいことが好ましい。最終共振値VS1は、次のものに等しい。
【０１０７】
【数１１】
2015211638.tif 000013
【０１０８】
さらに、磁化電流iMは、増加して、次に示す値iM1に到達する。
【０１０９】
【数１２】
2015211638.tif 000014
【０１１０】
磁化フェーズ506の残りの間にわたって行われるステップ508の間、電気量が、ここで述べるような方法で時間とともに進展する。
【０１１１】
出力コンデンサCS中に蓄えられた電流が、電流発生器IS中に放出され、したがって出力電圧VSが次の方程式に従って減少する。
【０１１２】
【数１３】
2015211638.tif 000015
【０１１３】
さらに、電圧源104は、継続して変圧器Tを磁化し、したがって磁化電流iMは、次の方程式に従って線形に増加する。
【０１１４】
【数１４】
2015211638.tif 000016
【０１１５】
もちろん、磁化時間TFが
【０１１６】
【数１５】
2015211638.tif 000017
【０１１７】
に等しい、またはそれより短いように選択された場合、すなわち磁化時間が、ダイオードDがオフにされる前に、またはその瞬間に終了した場合、ステップ508は、行われない。この場合、出力電圧VSは、磁化フェーズ503の期間中ずっと共振し、共振時間Tresは、磁化時間TFに等しい。
【０１１８】
磁化時間が
【０１１９】
【数１６】
2015211638.tif 000018
【０１２０】
より短く選択された場合(プライマリ/セカンダリ電流が解消される時間の前に)、磁化時間TFは、プライマリ/セカンダリ電流iが、次のものに等しいそのピーク値の5%まで、またはそれより低く減少する時間があるように、選択されることが好ましい。
【０１２１】
【数１７】
2015211638.tif 000019
【０１２２】
磁化時間TFが
【０１２３】
【数１８】
2015211638.tif 000020
【０１２４】
より長く選択された場合、すなわち磁化時間が、ダイオードDがオフにされた後で終了する場合、出力電圧VSの共振は、磁化フェーズ503の終了前に停止し、ステップ508が行われる。そのとき、磁化時間TFは、共振時間Tresプラス磁化フェーズ503の持続期間の残りに等しい。
【０１２５】
一般的に言うと、磁化時間TFは、例えば
【０１２６】
【数１９】
2015211638.tif 000021
【０１２７】
の間である、すなわち、サイン波周期Toscの25%と75%の間である。このようにして、共振部分は、周期Toscの4分の1と周期Toscの4分の3の間のサイン波部分に対応する時間の間、持続することができる。
【０１２８】
ステップ510で、磁化時間TFの終了時、制御装置110は、スイッチINTを開にすることによって、調整回路108を減磁状態に切り替える。したがって、磁化時間TFは、またスイッチINTの閉期間を表す。
【０１２９】
その結果得られる回路図を図4に表す。
【０１３０】
ステップ510の時間で、出力電圧VSは、次に示す値VS2まで減少しており、
【０１３１】
【数２０】
2015211638.tif 000022
【０１３２】
磁化電流iMは、次に示す値iM2まで増加している。
【０１３３】
【数２１】
2015211638.tif 000023
【０１３４】
もちろん、閉時間TFが
【０１３５】
【数２２】
2015211638.tif 000024
【０１３６】
に等しい場合、これによってVS1=VS2およびiM1=iM2が与えられる。
【０１３７】
減磁フェーズ511は、スイッチの開ステップ510の後で開始される。
【０１３８】
減磁フェーズ511は、電気量が、その過程中、ここで述べる方法で時間とともに進展するステップ512を含む。
【０１３９】
出力コンデンサCS中に蓄えられた電流は、継続して電流源IS中に放出され、したがって出力電圧VSは、継続して次の方程式に従って減少する。
【０１４０】
【数２３】
2015211638.tif 000025
【０１４１】
さらにまた、図4によって、電圧VINTと磁化電流iMとは、次の方程式に従ってリンクされる。
【０１４２】
【数２４】
2015211638.tif 000026
【０１４３】
したがって、磁化インダクタLMが、漏れインダクタLFより非常に大きいことを考慮に入れると、電圧VINTは、次の微分方程式を満たす。
【０１４４】
【数２５】
2015211638.tif 000027
【０１４５】
初期条件を考慮に入れると、
【０１４６】
【数２６】
2015211638.tif 000028
【０１４７】
が与えられ、電圧VINTおよび磁化電流iMは、次の方程式に従って発振する。
【０１４８】
【数２７】
2015211638.tif 000029
【０１４９】
次いで、方法は、スイッチINTを閉にするステップ502に戻る。ステップ502は、スイッチINTの開(ステップ510)の後で減磁時間TOの終了時に実施される。したがって、減磁時間TOは、具体的にスイッチINTの開期間に対応する。
【０１５０】
スイッチINTを閉にするステップ502は、電圧VINTの解消時に、または電圧VINTがほぼ解消されたときに、例えば次の式に等しいそのピーク値の5%に、またはそれより低くなったときに実施することが好ましい。
【０１５１】
【数２８】
2015211638.tif 000030
【０１５２】
このために、開時間TOは、
【０１５３】
【数２９】
2015211638.tif 000031
【０１５４】
に等しいように、またはほぼその値に、例えばその10%内になるように選択することができる。
【０１５５】
定常状態動作では、スイッチINTを閉にするステップ502に戻ったとき、出力電圧VSは、減少して、次の方程式に従って与えられる値VS0に戻っている。
【０１５６】
【数３０】
2015211638.tif 000032
【０１５７】
そして磁化電流iMは、所定の値に到達する、具体的には次で示す値iM0まで減少している。
【０１５８】
【数３１】
2015211638.tif 000033
【０１５９】
したがって、定常状態では、最小出力電圧VS0が、先の方程式および次の方程式から推定される。
【０１６０】
【数３２】
2015211638.tif 000034
【０１６１】
最小出力電圧VS0をこの式中のこの値によって置き換える際、
【０１６２】
【数３３】
2015211638.tif 000035
【０１６３】
は、実際出力電流ISから独立していることに留意されたい。
【０１６４】
さらに、平均電圧出力<VS>は、
【０１６５】
【数３４】
2015211638.tif 000036
【０１６６】
である。
【０１６７】
したがって、出力コンデンサCSと漏れインダクタLFの共振にゆだねたために、平均電圧出力<VS>は、出力負荷Zによって影響されない。
【０１６８】
先のステップと並行して、時間とともに繰り返されるステップ514の間、測定装置116は、出力電圧VSのピークツーピーク値を測定し、その測定から二次電流iを決定する。したがって、時間にわたる二次電流の進展を決定することが可能になる。
【０１６９】
磁化時間TFが
【０１７０】
【数３５】
2015211638.tif 000037
【０１７１】
に等しい場合、スイッチINTの端子における電圧VINT、出力電圧VSおよびプライマリ/セカンダリ電流iのタイミング図は、図6に表す。前に述べたように、この場合、磁化フェーズ503は、ステップ504だけを含み、共振時間Tresは、磁化時間TFに等しい。
【０１７２】
磁化フェーズ503の間、プライマリ/セカンダリ電流iは、ゼロから始まりゼロに戻るサイン波の円弧で移行することを認識されたい。この時間の間、出力電圧VSは、正弦曲線状で変動し、中央値E-VDより低い初期共振値VS0から始まり、中央値E-VDを通り過ぎる。そのとき、出力電圧VSは、中央値E-VDより上に位置する最終共振値VS1に到達する。
【０１７３】
減磁フェーズ511の間、電圧VINTは、ゼロから始まりゼロに戻るサイン波の円弧で移行する。これは、スイッチINTの開閉を容易にする。この時間の間、出力電圧VSは、線形に減少して初期共振値VS0に戻る。
【０１７４】
図7を参照して、電圧VSの変動をより詳細に述べる。
【０１７５】
磁化フェーズ503の共振部分504において、出力電圧VSは、まず第1に、周期Toscのサイン波カーブに従う。出力電圧VSは、初期共振値VS0から始まる。次いで、それは、減少して、サイン波の下側ピーク値VCinfに達する。次いで、出力電圧VSは、増加し、中央値E-VDを通り過ぎ、次いでサイン波の上側ピーク値VCsupに到達する。次いで、出力電圧は、減少して、最終共振値VS1に達する。最終共振値は、サイン波の中央値E-VDと上側ピーク値VCsupの間に位置することを認識されたい。それ自体知られているように、2つの連続するピーク値が、半期によって分離され、したがってピーク値VCinfとピーク値VCsupの間の時間は、Tosc/2に等しい。共振部分は、共振時間Tresの間、持続する。
【０１７６】
二次電流が解消されて負になったとき、ダイオードDはオフにされ、次いで出力電圧VSは、もうサイン波形状を表さない。磁化フェーズ503の残り508の間、出力電圧VSは、磁化フェーズ503の終了時、線形に減少して、値VS2に到達する。スイッチINTの開操作510によって、磁化フェーズ503の終了および減磁フェーズ511の開始が合図される。
【０１７７】
減磁フェーズの間、出力電圧VSは、継続して値VS2から線形に減少して、減磁時間TOの終了時に初期共振値VS0に到達する。
【０１７８】
その瞬間、新しい磁化フェーズ503が開始される。
【０１７９】
図7に例示する場合では、出力電圧VSのピークツーピーク値VCC、すなわち動作の周期TF+TO(2つの連続する磁化フェーズおよび減磁フェーズ)にわたって電圧VSが取る2つの極値の間の差は、サイン波の下側ピーク値VCinfと上側ピーク値VCsupの間の差に等しい。
【０１８０】
図8を参照して、ダイオードDがオフにされる前に磁化フェーズ503が終了する場合について、電圧VSの変動をより詳細に述べる。
【０１８１】
この場合、磁化フェーズ503の間、出力電圧VSは、まず第1に、周期Toscのサイン波カーブに従う。出力電圧VSは、初期共振値VS0から始まる。次いで、それは、減少して、サイン波の下側ピーク値VCinfに到達する。次いで、出力電圧VSは、増加し、中央値E-VDを通り過ぎ、次いでサイン波の上側ピーク値VCsupより低いことがある最終共振値VS1に到達する。
【０１８２】
減磁フェーズ511では、スイッチINTが、時間TOの間、開である。次いで、出力電圧VSは、最終共振値VS1から線形に減少して、減磁時間TOの終了時に初期共振値VS0に到達する。
【０１８３】
その後、新しい磁化フェーズ503が開始される。
【０１８４】
図8に例示した場合では、出力電圧VSのピークツーピーク値VCC、すなわち動作の周期TF+TOにわたって電圧VSが取る2つの極値の間の差は、サイン波の下側ピーク値VCinfと最終共振値VS1の間の差に等しい。
【０１８５】
出力電圧VSの共振がそこで停止する、サイン波カーブにおける位置は、図7および8に例示するものに限定されない。
【０１８６】
図9を参照して、一般に、磁化時間TFおよび出力コンデンサCSの値は、磁化フェーズ503の共振部分504において、出力電圧VSが、中央値Vを有し、中央値Vより低い初期値VS0から始まり、中央値Vを通り過ぎるサイン波部分を描くようにするものである。したがって、この場合、共振は、中央値Vを一度越えさえすれば、サイン波カーブ上のいずれかの場所で停止させてもよい。したがって、共振は、サイン波のいくつかの周期にわたって延びてもよい。中央値Vは、具体的にE-VDに等しい。
【０１８７】
そのような長い共振は、磁化フェーズ503の間閉にされ、減磁フェーズ511の間開にされる、制御されるスイッチに、図1の電源102のダイオードDを取り換えることによって得ることができる。この場合、磁化時間TFは、十分に長いように選択することができる。対照的に、ダイオードDには、サイン波の上側ピークVCsupのわずか後で共振を停止させることが求められる。
【０１８８】
したがって、共振は、電圧VSが中央値E-VDに到達する第1の時間に対応するポイントAの後のいずれもの瞬間に終了してもよい。共振が停止することがあるサイン波カーブの部分は、太線で示されている。
【０１８９】
図10を参照すると、好ましいのは、磁化時間TFおよび出力コンデンサCSの値は、共振部分504において、出力電圧VSがサイン波の第1の上側ピーク値VCsupを通り過ぎるようにするものであることである。
【０１９０】
したがって、共振は、サイン波の上側ピークVCsupの後のいずれもの瞬間に終了してもよい。共振が停止することがあるサイン波カーブ上の部分は、太線で示されている。
【０１９１】
図11を参照すると、やはり好ましいのは、磁化時間TFおよび出力コンデンサCSの値は、出力電圧VSが、サイン波の上側ピーク値VCsupを通り過ぎた後、共振部分504の残りの間、中央値E-VDまで、ただしそれを越えないで減少するようにするものであることである。
【０１９２】
したがって、共振504は、サイン波の上側ピークVCsupと、出力電圧VSが中央値E-VDを通り過ぎる第2の時間に対応するポイントBとの間で終了する。共振が停止することがあるサイン波カーブの部分は、太線で示されている。
【０１９３】
やはり好ましいのは、磁化時間TFおよび出力コンデンサCSの値は、出力電圧VSが、サイン波の上側ピーク値VCsupを通り過ぎた後、共振部分504の残りの間、サイン波の上側ピーク値VCsupと中央値E-VDの間の差の50%に等しい、またはそれ以下である量Mだけ減少するようにするものであることである。
【０１９４】
したがって、共振は、サイン波の上側ピークVCsupと、サイン波の上側ピークVCsupと中央値E-VDの間の中央値E-VDに対応するポイントCとの間で終了する。共振が停止することがあるサイン波カーブの部分は、太線で示されている。
【０１９５】
量Mは、例えば、サイン波の上側ピークVCsupと中央値E-VDの間の差の25%以下である。
【０１９６】
図13を参照すると、別の実施形態1300では、減磁コンデンサCRが、ダイオードDと並列である。
【０１９７】
図14を参照すると、別の実施形態1400では、減磁コンデンサCRが、変圧器106のプライマリの端子106Aと端子106Bの間に接続される。
【０１９８】
本発明は、前に述べた実施形態に限定されない、むしろ後に続く請求項によって定義される。実際、変更を本発明に行うことができることは、当業者に明らかになるはずである。
【０１９９】
例えば、減磁時間TOおよび磁化時間TFを事前に記録する代わりに、測定装置116は、磁化回路をダイナミックに切り替えることができるはずである。この場合、測定装置116は、電圧VINTを測定し、および/または二次電流i2を測定し、二次電流がゼロと、またはほぼゼロと測定されたとき調整回路108を減磁状態に切り替え、かつ電圧VINTがゼロと、またはほぼゼロと測定されたとき調整回路108を磁化状態に切り替えるための回路を含むことができるはずである。
【０２００】
さらに、選択される電気構成要素の特性によって、ダイオードDが、減磁時間TOの終了前にオンにされることが起こり得る。
【０２０１】
さらにまた、請求項で使用する用語は、前に述べた実施形態の要素に限定されるとして解釈すべきでなく、そうでなく、当業者がこの分野の一般的な知識であるものから推測することができる、すべての同等の要素をカバーしていると理解すべきである。
【符号の説明】
【０２０２】
100  電気回路
102  電源
104  電圧源
106  変圧器
106A  ハイ側端子
106B  ロー側端子
106C  ハイ側端子
106D  ロー側端子
108  調整回路
110  装置、制御装置
112  出力ステージ
114  出力フィルタ
116  装置、測定装置
118  高域フィルタ
120  ピーク検出回路
500  方法
503  磁化フェーズ
504  共振部分
510  開ステップ
511  減磁フェーズ
1300  別の実施形態
1400  別の実施形態
A  ポイント
B  ポイント
C  ポイント
CR  減磁コンデンサ
CS  出力コンデンサ
Cfilt  コンデンサ
D  ダイオード
E  供給電圧
E-VD  中央値
INT  スイッチ
Is  定電流源
LF  漏れインダクタ
LM  磁化インダクタ
Lfilt  インダクタ
M  量
T  理想変圧器
TF  磁化時間
TO  減磁時間
Tosc  サイン波の周期
Tres  共振時間
V  中央値
VD  電圧
VCC  ピークツーピーク値
VCint  下側ピーク値
VCsup  上側ピーク値
VINT  電圧
VS  出力電圧
VS0  初期共振値
VS1  最終共振値
VS2  値
Z  負荷
i  プライマリ/セカンダリ電流
i1  一次電流
i2  二次電流
iE  供給電流
iM  磁化電流
iS  出力電流
u  プライマリ/セカンダリ電圧
u1  一次電圧
u2  二次電圧
<VS>  平均電圧出力
【図１】
2015211638.tif 000039
【図２】
2015211638.tif 000040
【図３】
2015211638.tif 000041
【図４】
2015211638.tif 000042
【図５】
2015211638.tif 000043
【図６】
2015211638.tif 000044
【図７】
2015211638.tif 000045
【図８】
2015211638.tif 000046
【図９】
2015211638.tif 000047
【図１０】
2015211638.tif 000048
【図１１】
2015211638.tif 000049
【図１２】
2015211638.tif 000050
【図１３】
2015211638.tif 000051
【図１４】
2015211638.tif 000052
【外国語明細書】
2015211638000001.pdf