(57)【要約】【課題】半導体部品およびこれを備えた電子機器において、半導体チップの発熱に起因して半田接続部が損傷を受けることを抑制できる技術を提供する。【解決手段】半導体部品は、基板と、基板の電極と半田接続される半田バンプを有し、基板に実装される半導体チップと、半導体チップの動作温度が規定温度以下のときに半導体チップの平面内における隅部を局所的に加熱する加熱部と、を備える。【選択図】図３
2015207735.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の電極と半田接続される半田バンプを有し、前記基板に実装される半導体チップと、
前記半導体チップの動作温度が規定温度以下のときに前記半導体チップの平面内における隅部を局所的に加熱する加熱部と、
を備える、半導体部品。
【請求項２】
前記加熱部は、前記半導体チップの動作温度が規定温度以下のときに前記半導体チップの平面内における四隅を局所的に加熱する、
請求項１に記載の半導体部品。
【請求項３】
前記加熱部は、前記半導体チップの駆動率を監視する監視部と、前記監視部からの制御信号に応じて発熱する発熱部と、を含む、
請求項１又は２に記載の半導体部品。
【請求項４】
前記監視部および前記発熱部は、前記半導体チップに形成された論理回路を含んで形成されている、
請求項３に記載の半導体部品。
【請求項５】
基板と、前記基板の電極と半田接続される半田バンプを有し前記基板に実装される半導体チップと、を有する半導体部品を備えた電子機器であって、
前記半導体部品は、前記半導体チップの動作温度が規定温度以下のときに前記半導体チップの平面内における隅部を局所的に加熱する加熱部を、更に備える、
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体部品および電子機器に関する。
【背景技術】
【０００２】
半導体部品（以下、「半導体装置」ともいう。）として、格子状に配列させた半田アウターボールを有する基板（サブストレート）に半導体チップ（シリコン・ダイ）をフリップチップ接続により実装したＢＧＡパッケージが広く知られている。この種のＢＧＡパッケージでは、半導体チップの表面に配列させた複数の電極に半田バンプと呼ばれる接続用の突起を設け、この半田バンプを介して基板側の電極と半導体チップ側の電極とを接続する構造が多く採用されている。
【０００３】
ところで、通常、半導体部品における半導体チップと基板とは熱膨張係数が相違するため、半導体チップのオン・オフによる熱（温度）サイクルに起因して、半導体部品における半田接続（接合）部に応力（ストレス）が作用する場合がある。また、半導体チップにおいて処理する信号量が変化する等、その動作状況が変化することでも半導体チップの発熱量が変化し、半田接続部に応力が作用する場合がある。その結果、半田接続部にクラックが入り、ひいては断線に至る虞がある。特に近年では、パッケージの小型化に伴って半田バンプや半田アウターボールの小型化、狭ピッチ化が進んでおり、半田接続部における接合信頼性の低下が顕在化され易いといえる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−２０１９１９号公報
【特許文献２】特表２００８−５３７６３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本件は、上記の課題に鑑みてなされたものであり、半導体部品およびこれを備えた電子機器において、半導体チップの発熱に起因して半田接続部が損傷を受けることを抑制できる技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本件の一観点によると、基板と、前記基板の電極と半田接続される半田バンプを有し、前記基板に実装される半導体チップと、前記半導体チップの動作温度が規定温度以下のときに前記半導体チップの平面内における隅部を局所的に加熱する加熱部と、を備える、半導体部品が提供される。
【０００７】
また、本件の他の観点によると、基板と、前記基板の電極と半田接続される半田バンプを有し前記基板に実装される半導体チップと、を有する半導体部品を備えた電子機器であって、前記半導体部品は、前記半導体チップの動作温度が規定温度以下のときに前記半導体チップの平面内における隅部を局所的に加熱する加熱部を、更に備える、電子機器が提供される。
【発明の効果】
【０００８】
本件によれば、半導体部品およびこれを備えた電子機器において、半導体チップの発熱に起因して半田接続部が損傷を受けることを抑制できる技術を提供できる。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施形態に係る光伝送装置の概略図である。
【図２】図２は、実施形態に係る基板ユニットを示す図である。
【図３】図３は、実施形態に係るＦＰＧＡの断面構造を示す図である。
【図４】図４は、実施形態に係る光伝送装置内におけるＦＰＧＡのトラフィック帯域と消費電力との関係を例示する図である。
【図５】図５は、実施形態に係るＦＰＧＡの加熱機構を説明する図である。
【図６】図６は、実施形態に係る半導体チップのユーザー回路の駆動率と補間回路の作動状態の関係を例示する図である。
【図７】図７は、許容温度変動幅と上限温度とに対応する許容サイクル数を示す図である。
【図８】図８は、実施形態に係る監視回路の一例を示すブロック図である。
【図９】図９は、実施形態に係る監視回路の動作例を示すタイミングチャートである（１）。
【図１０】図１０は、実施形態に係る監視回路の動作例を示すタイミングチャートである（２）。
【図１１】図１１は、実施形態に係る補間回路の一例を示すブロック図である。
【図１２】図１２は、実施形態に係る補間回路の動作例を示すタイミングチャートである（１）。
【図１３】図１３は、実施形態に係る補間回路の動作例を示すタイミングチャートである（２）。
【図１４】図１４は、実施形態に係る半導体チップの平面内における補間回路の配置領域を例示する図である。
【発明を実施するための形態】
【００１０】
以下、半導体部品およびそれを備えた電子機器に係る実施形態について、図面を参照して説明する。
【００１１】
＜実施形態＞
【００１２】
図１は、実施形態に係る電子機器の一例である光伝送装置１の概略図である。光伝送装置１は、複数のスロット２Ａ〜２Ｌ（以下、スロット２Ａ〜２Ｌを総称する場合には「スロット２」と表記する。）を有している。光伝送装置１の各スロット２には、図２に示す基板ユニット３が挿抜自在に装着されている。基板ユニット３は、プリント基板であるメインボード（カード）４と、このメインボード４に実装されたＣＰＵ（Central Processing Unit）５、ＦＰＧＡ（field-programmable gate array）６等を有している。ＦＰＧＡ６は、製造後に購入者や設計者といったユーザーが内部の論理回路（ユーザー回路）を自由に設計できる集積回路であり、半導体部品（半導体装置ともいう）の一例である。図２に示す例では、基板ユニット３が４つのＦＰＧＡ６を有しているが、ＦＰＧＡ６の数は特定の数に限定されない。更に、光伝送装置１は、複数のスロット２に装着された基板ユニット３を纏めて、すなわち複数の基板ユニット３を纏めて冷却する冷却ファン７を有している。図１に示す例では、４つの冷却ファン７が光伝送装置１に備えられており、１個の冷却ファン７が３個の基板ユニット３を纏めて冷却するようになっている。但し、光伝送装置１における冷却ファン７の搭載数は特定の数に限定されず、冷却ファン７が冷却する基板ユニット３の数もまた特定の数に限定されない。
【００１３】
次に、本実施形態に係る半導体部品の一例であるＦＰＧＡ６について説明する。図３は、実施形態に係るＦＰＧＡ６の断面構造を示す図である。ＦＰＧＡ６は、いわゆるフリップチップＢＧＡ（Ball grid array）パッケージである。ＦＰＧＡ６は、パッケージ基板
８、パッケージ基板８上に搭載された半導体チップ９、パッケージ基板８のチップ搭載面
の反対側の面（以下、「チップ非搭載面」という）に格子状に配列された複数の電極１０、各電極１０上に設けられた半田アウターボール１４等を備える。パッケージ基板８は、「サブストレート」とも呼ばれる場合がある。
【００１４】
半導体チップ９は、いわゆるシリコン・ダイから形成された半導体素子であり、その表面９ａに回路が形成されている。半導体チップ９の表面９ａには、例えば、信号入出力用の複数の電極１１が格子状に設けられている。ＦＰＧＡ６は、図３に示すように、半導体チップ９がパッケージ基板８にフリップチップ接続（接合）された実装構造を有する。つまり、パッケージ基板８のチップ搭載面に格子状に配列された複数の電極１２と、半導体チップ９の表面に９ａ側に格子状に配列された複数の電極１１とが、微小な半田バンプ１３を介して半田接続（接合）されている。ここで、パッケージ基板８のチップ搭載面に設けられた複数の電極１２は、半導体チップ９の表面９ａ側に設けられた複数の電極１１と対応する位置に配置されている。なお、本実施形態において、半導体チップ９の半田バンプ１３は、例えば直径φが１００〜２００[μｍ]程度、ピッチが５０[μｍ]程度の寸法に設計されている。また、パッケージ基板８の半田アウターボール１４は、直径φが０．５[ｍｍ]程度、ピッチが１[ｍｍ]程度の寸法に設計されている。但し、これらの寸法は例示であり、これらの範囲に限定されない。
【００１５】
ここで、ＦＰＧＡ６における半導体チップ９とパッケージ基板８とは熱膨張係数が相違する。このため、半導体チップ９のオン・オフによる熱（温度）サイクルが繰り返された場合、パッケージ基板８に反りが生じ、ＦＰＧＡ６の半田接続部である半田バンプ１３や半田アウターボール１４に応力（ストレス）が作用することになる。また、光伝送装置１内におけるＦＰＧＡ６は、ＦＰＧＡ６のトラフィック帯域（パケット信号の流量）が刻々と変化するところで、トラフィック帯域が変化すると消費電力が変化する。そのため、ＦＰＧＡ６のトラフィック帯域が変化し、発熱量が変化することで、半田バンプ１３や半田アウターボール１４に応力が作用する虞がある。
【００１６】
図４は、実施形態に係る光伝送装置１内におけるＦＰＧＡ６のトラフィック帯域と消費電力との関係を例示した図である。図４に示す例では、トラフィック帯域が１００[Ｇｂ
ｐｓ]のときにＦＰＧＡ６のチップ全体における消費電力が１００[Ｗ]程度に至り、その
内部回路の動作状況の変化によって消費電力に４０[Ｗ]程度の差が生じている。また、図４において、ＦＰＧＡ６のトラフィック帯域が９０[Ｇｂｐｓ]のときの消費電力は約９１[Ｗ]であるが、トラフィック帯域が２０[Ｇｂｐｓ]まで下がると消費電力が約７０[Ｗ]まで低下している。これは、例えば、メインボード４の熱抵抗値を１[℃/Ｗ]とすると、ト
ラフィック帯域が下がることで約２０[℃]の温度変動が生じ得ることを意味する。以上のように、ＦＰＧＡ６は、半導体チップ９における動作状況の変化に伴い発熱量が変化し、これに起因してパッケージ基板８に反りが生じる。その結果、ＦＰＧＡ６における半田バンプ１３や半田アウターボール１４に応力が作用し、これら半田接続部の損傷、ひいては断線に至る虞がある。
【００１７】
ここで、半導体チップ９の温度変化に起因するパッケージ基板８の反りは、パッケージ基板８の平面中心から離れるほど大きくなり、四隅の部分で最大となる。従って、パッケージ基板８のうち、半導体チップ９に設けられた半田バンプ１３に対応する位置よりも、半田バンプ１３の外側に配置された半田アウターボール１４に対応する位置の方が、反り量が大きくなる。しかしながら、半田アウターボール１４に比べて半田バンプ１３は径が小さい。その結果、ＦＰＧＡ６においては、半田アウターボール１４よりも、半田バンプ１３の方が、半導体チップ９の温度変化に起因する応力に対して脆弱になる。
【００１８】
そこで、本実施形態におけるＦＰＧＡ６は、半導体チップ９に温度変化が起こった際、構造的に弱点となり易い半田バンプ１３に作用する応力を緩和する。具体的には、ＦＰＧ
Ａ６は加熱機構（加熱部）を備え、半導体チップ９の動作時における温度（以下、「動作チップ温度」という）が規定温度以下のときに加熱機構によって半導体チップ９の平面内における四隅を局所的に加熱する。そして、半導体チップ９の動作時において、半導体チップ９の四隅の温度変動幅を小さく抑え、半田バンプ１３に作用する応力を小さくすることを図っている。以下、ＦＰＧＡ６が具備する加熱機構の詳細について説明する。
【００１９】
図５は、実施形態に係るＦＰＧＡ６の加熱機構を説明する図である。上記の加熱機構（加熱部）は、半導体チップ９の内部回路として形成されており、半導体チップ９のユーザー回路の駆動率を監視する監視部と、監視部からの制御信号に応じて発熱する発熱部と、を有している。図５における符号２０は、半導体チップ９のユーザー回路の駆動率を監視する監視回路であり、上記監視部の一例である。また、符号３０は、監視回路２０からの制御信号に応じて発熱する発熱体としての補間回路であり、上記発熱部の一例である。図５に示すように、補間回路３０は、半導体チップ９の平面内における四隅にそれぞれ配置されている。
【００２０】
監視回路２０は、「モニタ回路」とも呼ぶことができ、半導体チップ９におけるユーザー回路の駆動率Ｆｄを監視（モニタリング）する。そして、監視回路２０は、半導体チップ９におけるユーザー回路の駆動率Ｆｄが予め設定された規定値以下であるか否かを判定し、駆動率Ｆｄが上記規定値以下である場合に各補間回路３０にオン信号を出力する。詳しくは後述するが、監視回路２０が制御信号としてオフ信号を出力している期間は、各補間回路３０が発熱しないように制御される。一方、監視回路２０が制御信号としてオン信号を出力している期間は、各補間回路３０において発熱が起こるように補間回路３０が制御される。ＦＰＧＡ６は、監視回路２０および補間回路３０によって実現される加熱制御を行うことで、半導体チップ９におけるユーザー回路の駆動率Ｆｄの変動幅が大きくなっても温度の大きな変動を抑制し、半田バンプ１３に大きな応力が作用することを抑制する。なお、半導体チップ９におけるユーザー回路の駆動率Ｆｄは、当該ユーザー回路のオン、オフの切り替え（０→１、１→０の信号変化）に関するスイッチング周波数である。
【００２１】
図６は、実施形態に係る半導体チップ９のユーザー回路の駆動率Ｆｄと補間回路３０の作動状態（オン、オフ状態）の関係を例示する図である。ここでは、半導体チップ９におけるユーザー回路が動作する最大の駆動率（以下、「最大駆動率」という）Ｆｄｍａｘが２００[ＭＨｚ]である場合を例に説明する。つまり、図４に示す例において、半導体チップ９におけるユーザー回路の駆動率Ｆｄは、トラフィック帯域に応じて０〜２００[ＭＨ
ｚ]の範囲で変動なし得る。なお、半導体チップ９のユーザー回路が動作していない時に
おける駆動率Ｆｄは０[ＭＨｚ]である。
【００２２】
図６の縦軸の括弧内に、ユーザー回路の駆動率Ｆｄに対応する半導体チップ９の動作チップ温度ＴＨを併せて示す。図６に示す例では、半導体チップ９におけるユーザー回路の駆動率Ｆｄが２００[ＭＨｚ]のときに対応する動作チップ温度ＴＨが８０[℃]となっている。ここで、半導体チップ９のユーザー回路の動作時における駆動率Ｆｄの最大値は２００[ＭＨｚ]であるため、半導体チップ９の動作時における動作チップ温度ＴＨの上限値（以下、「上限温度ＴＨｍａｘ」という）は、８０[℃]であることがわかる。なお、図６に示す、ユーザー回路の駆動率Ｆｄと動作チップ温度ＴＨとの対応関係は例示的なものである。
【００２３】
ＦＰＧＡ６は、半導体チップ９の動作時における動作チップ温度ＴＨが下限温度ＴＨｍｉｎ以下とならないように制御する。下限温度ＴＨｍｉｎは、半導体チップ９の上限温度ＴＨｍａｘおよび許容温度変動幅ΔＴＨに基づいて定められる温度であって、半導体チップ９の動作チップ温度ＴＨとして許容される下限温度である。下限温度ＴＨｍｉｎは、例えば上限温度ＴＨｍａｘから許容温度変動幅ΔＴＨを差し引いた温度に設定される。
【００２４】
次に、許容温度変動幅ΔＴＨの設定方法の一例について説明する。許容温度変動幅ΔＴＨは、例えば、半導体チップ９の半田接合部である半田バンプ１３の温度変化に対する実環境条件での寿命計算から求めることができる。図７は、許容温度変動幅ΔＴＨと上限温度ＴＨｍａｘとに対応する許容サイクル数Ｎａを示す図である。図７には、上限温度Ｔｍａｘが４０、６０、８０[℃]の３水準、許容温度変動幅ΔＴＨが１０、２０、３０[℃]の３水準に設定されており、上限温度ＴＨｍａｘおよび許容温度変動幅ΔＴＨの組み合わせ毎に許容サイクル数Ｎａが定められている。許容サイクル数Ｎａの単位は[回/日]となっ
ている。例えば、許容サイクル数Ｎａは、半導体チップ９の動作時における上限温度ＴＨｍａｘと許容温度変動幅ΔＴＨとをパラメータとして、半導体チップ９の半田接合部について寿命２０年の信頼性を保証できる一日当たりの最大サイクル数として求められる。
【００２５】
図７に示すように、上限温度ＴＨｍａｘが同じ条件下では、許容温度変動幅ΔＴＨが大きいほど、許容サイクル数Ｎａが小さい。また、許容温度変動幅ΔＴＨが同じ条件下では、上限温度ＴＨｍａｘが高いほど、許容サイクル数Ｎａが小さい。例えば、半導体チップ９の上限温度ＴＨｍａｘが８０[℃]の場合、動作時に２０[℃]の温度変動が１日に２．５回を超えてしまうと、半導体チップ９の半田バンプ１３が損傷を受け、断線に至る虞があることを意味する。
【００２６】
そこで、上限温度ＴＨｍａｘに対応する許容サイクル数Ｎａがある程度大きな数まで許容されるように許容温度変動幅ΔＴＨを設定し、この許容温度変動幅ΔＴＨと上限温度ＴＨｍａｘとから下限温度ＴＨｍｉｎを設定することが好ましい。例えば、許容サイクル数Ｎａを２０[回/日]程度まで増やせば十分であると判断する場合、上限温度ＴＨｍａｘが
８０[℃]の半導体チップ９に対しては許容温度変動幅ΔＴＨを１０[℃]に設定すればよいことが図７からわかる。このように、半導体チップ９の上限温度ＴＨｍａｘおよび許容サイクル数Ｎａに対応付けて許容温度変動幅ΔＴＨを設定し、上限温度ＴＨｍａｘおよび許容温度変動幅ΔＴＨに基づいて、下限温度ＴＨｍｉｎを設定することができる。
【００２７】
次に、図６を参照し、動作時における上限温度ＴＨｍａｘが８０[℃]の半導体チップ９に対して下限温度ＴＨｍｉｎを７０[℃]に設定する場合を例に、半導体チップ９の加熱制御について説明する。本実施形態における加熱制御は、半導体チップ９の動作チップ温度ＴＨが下限温度ＴＨｍｉｎと上限温度ＴＨｍａｘとの間を推移するように、つまり、下限温度ＴＨｍｉｎを下回らないように制御する。本実施形態では、例えば、下限温度ＴＨｍｉｎよりも所定のマージン分だけ高い温度として、加熱開始設定温度ＴＨｓが設定される。そして、監視回路２０が監視するユーザー回路の駆動率Ｆｄが、加熱開始設定温度ＴＨｓに対応する加熱開始設定駆動率Ｆｄｓ以下となった場合に、監視回路２０はオン信号を出力する。そして詳しくは後述するが、監視回路２０がオン信号を出力することを契機に、半導体チップ９平面内の四隅に配置された各補間回路３０が発熱を開始する。これにより、半導体チップ９の動作チップ温度ＴＨが下限温度ＴＨｍｉｎを下回ることが抑制される。
【００２８】
更に、本実施形態においては、上限温度ＴＨｍａｘよりも所定のマージン分だけ低い温度として加熱終了設定温度ＴＨｅを設定し、この加熱終了設定温度ＴＨｅに対応するユーザー回路の駆動率Ｆｄである加熱停止設定駆動率Ｆｄｅを設定しておく。そして、監視回路２０がオン信号を出力しているときに、監視回路２０が監視するユーザー回路の駆動率Ｆｄが加熱停止設定駆動率Ｆｄｅ以上となった場合に、監視回路２０は出力信号をオン信号からオフ信号に切り替える。これにより、半導体チップ９の四隅に配置された各補間回路３０の発熱が停止し、その結果、半導体チップ９の動作チップ温度ＴＨが上限温度ＴＨｍａｘを超えることが抑制される。
【００２９】
ここで、論理回路の消費電力は、負荷容量Ｃ×電圧Ｖ×回路の駆動率Ｆｄによって決定される。ユーザー回路に係る負荷容量Ｃおよび電圧Ｖは一定であるため、ユーザー回路における駆動率Ｆｄが高いほど消費電力が上がる結果、その動作チップ温度ＴＨが、より高い温度となる。同様に、ユーザー回路における駆動率Ｆｄが低いほど消費電力が下がる結果、動作チップ温度ＴＨが、より低い温度となる。このように、ユーザー回路における駆動率Ｆｄと動作チップ温度ＴＨとは互いに対応付けることができる。そのため、上記のように加熱開始設定温度ＴＨｓ、加熱終了設定温度ＴＨｅにそれぞれ対応する加熱開始設定駆動率Ｆｄｓ、加熱停止設定駆動率Ｆｄｅを求めることができる。
【００３０】
次に、半導体チップ９における監視回路２０の詳細について説明する。図８は、実施形態に係る監視回路２０の一例を示すブロック図である。監視回路２０は、上記のように半導体チップ９のユーザー回路の駆動率（スイッチング周波数）Ｆｄを監視するための回路であり、直列に接続される複数のフリップフロップ（ＦＦ、Flip Flop）２１を含む。フ
リップフロップは、制御信号により現在の入力信号を保持する論理回路である。監視回路２０は、計数カウンターとして用いられ、先頭側から順に第１フリップフロップ２１＃１,第２フリップフロップ２１＃２，・・・，第ｎフリップフロップ２１＃ｎと呼ぶ。第１
フリップフロップ２１＃１の入力端子には、入力信号Ｔとして、モニタ信号が入力される。このモニタ信号は、ユーザー回路の動作状態（オン状態→「１（Hi）」、オフ状態→「０（Lo）」）を表すパルス信号である。また、各フリップフロップ２１の出力端子は、後段に位置するフリップフロップ２１の入力端子に接続されている。フリップフロップ２１は、入力端子に入力される入力信号Ｔが０（Lo）→１（Hi）に切り替わった瞬間（以下、「立ち上がりエッジ」という）の入力信号Ｔの状態を次の立ち上がりエッジまで保持し、出力信号Ｑおよび反転出力信号Ｑ´を出力する。フリップフロップ２１は、入力信号Ｔの立ち上がりエッジに同期して、出力信号Ｑおよび反転出力信号Ｑ´をそれぞれ反転させる。ここで、各フリップフロップ２１＃１，２１＃２，・・・，２１＃ｎの反転出力端子は端子Ｄ１，Ｄ２，・・・，Ｄｎに接続されており、それぞれの反転出力信号Ｑ´が各端子Ｄ１，Ｄ２，・・・，Ｄｎに供給される。以下、各端子Ｄ１，Ｄ２，・・・，Ｄｎに供給される信号を、Ｑ´１，Ｑ´２，・・・，Ｑ´ｎと表記する。
【００３１】
次に、監視回路２０を用いたユーザー回路における駆動率Ｆｄの算出方法について説明する。ここでは説明の都合上、監視回路２０に含まれるフリップフロップ２１の数を４として監視回路２０の動作例および駆動率Ｆｄの算出方法について説明する。図９は、所定のモニタ期間内における監視回路２０の動作例を示すタイミングチャートである。（Ａ）にモニタ信号、（Ｂ）〜（Ｅ）に各端子Ｄ１〜Ｄ４に供給される反転出力信号Ｑ´１〜、Ｑ´４の時間推移を示している。また、（Ｆ）には、各タイミングにおけるＱ´４，Ｑ´３，Ｑ´２，Ｑ´１の状態（「０」又は「１」）の並びを２進数で示している。また、（Ｇ）には、（Ｆ）に示す２進数を１０進数に変換した後の値を示しており、以下ではこの値を「カウント値」と呼ぶ。
【００３２】
フリップフロップ２１は、上記の様に、入力信号Ｔの立ち上がりエッジに同期して、出力信号Ｑおよび反転出力信号Ｑ´をそれぞれ反転（０→１または１→０）させる。そのため、フリップフロップ２１からの出力信号Ｑおよび反転出力信号Ｑ´は、入力信号Ｔの周波数の１／２の周波数のパルスとして出力されることになる。従って、図９に示すように、端子Ｄ１に供給される反転出力信号Ｑ´の周波数はモニタ信号の周波数の１／２となる。同様に、端子Ｄ２，Ｄ３，Ｄ４に供給される反転出力信号Ｑ´の周波数は、それぞれ端子Ｄ１，Ｄ２，Ｄ３に供給される反転出力信号Ｑ´の周波数の１／２となる。
【００３３】
（Ｇ）に示されるように、モニタ信号が０→１に変化する立ち上がりエッジに同期して、スイッチング数が１ずつ減少している。このように、監視回路２０は、モニタ信号が０→１、１→０と変化するスイッチング周期と、カウント値が１ずつ減少する周期が一致す
る回路構造となっている。このような監視回路２０を用いることで、モニタ期間中のスイッチング数を容易に求めることができ、このスイッチング数から駆動率Ｆｄを求めることができる。例えば、図７に示す例では、モニタ期間の始期におけるカウント値が「１５」、モニタ期間の終期におけるカウント値が「０」となっている。これにより、モニタ期間におけるスイッチング数が１５であることを意味する。モニタ期間におけるスイッチング数は、モニタ期間の始期におけるカウント値から、モニタ期間の終期におけるカウント値を差し引いた値に相当する。このように求めたスイッチング数をモニタ期間で除すことで単位時間当たりのスイッチング数である駆動率Ｆｄを求めることができる。
【００３４】
なお、図９においては、監視回路２０に供給されるモニタ信号がモニタ期間に亘りパルス状にスイッチングする場合を説明したが、次に、図１０を参照して、モニタ期間におけるモニタ信号が終始「０」に保持される場合を説明する。図１０の（Ａ）〜（Ｇ）は、図９の（Ａ）〜（Ｇ）に対応している。図１０の（Ａ）に示すように、モニタ期間中、モニタ信号が「０」に保持されている。その結果、モニタ期間中、各端子Ｄ１〜Ｄ４に供給される反転出力信号Ｑ´１〜Ｑ´４が「１」に保持される。すなわち、モニタ期間中において、（Ｆ）に示すＱ´４，Ｑ´３，Ｑ´２，Ｑ´１の並びは２進数で「１１１１」に保持され、（Ｇ）に示すカウント値も「１５」に保持される。このように、モニタ期間におけるカウント値が変化しない（減らない）ということは、当該モニタ期間におけるスイッチング数が０であり、駆動率Ｆｄが０であることを意味する。
【００３５】
ここで、監視回路２０に含まれるフリップフロップ２１の数が多いほど、モニタ期間における半導体チップ９のユーザー回路のスイッチング数を計数可能な最大カウント値が大きくなる。また、監視回路２０に含まれるフリップフロップ２１の数が同じであれば、モニタ期間が短くすることで、最大駆動率Ｆｄｍａｘがより高いユーザー回路の駆動率Ｆｄを監視することができる。従って、監視回路２０におけるフリップフロップ２１の数は、半導体チップ９のユーザー回路の最大駆動率Ｆｄｍａｘおよび駆動率Ｆｄを監視するモニタ期間に応じて設定するとよい。例えば、ユーザー回路の最大駆動率Ｆｄｍａｘが高いほど、或いは、モニタ期間が長いほど、監視回路２０に含まれるフリップフロップ２１の数を多くするとよい。
【００３６】
次に、モニタ期間を１秒とし、２８個のフリップフロップ２１を直列に接続した監視回路２０によって、最大駆動率Ｆｄｍａｘが２００[ＭＨｚ]のユーザー回路の駆動率Ｆｄを算出する際の具体例について説明する。ここでは、監視回路２０に含まれるフリップフロップ２１の数が２８個であるため、各端子Ｄ２８，Ｄ２７，・・・，Ｄ１に供給される反転出力信号Ｑ´２８，Ｑ´２７，・・・，Ｑ´１を並べると、２８桁の２進数が得られる。ここで、モニタ期間の始期と終期のそれぞれにおけるカウント値（１０進数）を求める。例えば、モニタ期間の始期におけるカウント値（１０進数）が268435455、同期間の終
期におけるカウント値（１０進数）が68435455であるとする。この場合、モニタ期間（１秒間）におけるスイッチング数が２億回（268435455-68435455＝200000000）であるため
、ユーザー回路の現在の駆動率Ｆｄは２００[ＭＨｚ]と算出される。
【００３７】
また、例えばモニタ期間の始期におけるカウント値（１０進数）が268435455、同期間
の終期におけるカウント値（１０進数）が218435455であった場合、モニタ期間（１秒間
）におけるスイッチング数が５千万回となる。この場合、ユーザー回路の現在の駆動率Ｆｄは５０[ＭＨｚ]と算出される。また、例えばモニタ期間の始期におけるカウント値（１０進数）が268435455、同期間の終期におけるカウント値（１０進数）が268435455であったとする。この場合、モニタ期間（１秒間）におけるスイッチング数は０回であり、ユーザー回路の現在の駆動率Ｆｄは０[ＭＨｚ]と算出される。
【００３８】
半導体チップ９における監視回路２０は、半導体チップ９のユーザー回路の駆動率Ｆｄ
を上記のように監視する。そして、監視回路２０は、現在、出力している制御信号がオフ信号のときに、取得した駆動率Ｆｄが加熱開始設定駆動率Ｆｄｓ以下である場合には、出力する制御信号をオフ信号からオン信号に切り替え、そうでない場合にはオフ信号の出力を継続する。一方、監視回路２０は、現在、出力している制御信号がオン信号のときに、取得した駆動率Ｆｄが加熱停止設定駆動率Ｆｄｅ以上である場合には、出力する制御信号をオン信号からオフ信号に切り替え、そうでない場合にはオン信号の出力を継続する。
【００３９】
次に、半導体チップ９の四隅に配置される補間回路３０について説明する。各補間回路３０には、監視回路２０が出力する制御信号が供給され、制御信号がオン信号のときに発熱し、オフ信号のときに発熱を停止する。
【００４０】
図１１は、補間回路３０の一例を示すブロック図である。補間回路３０は、ＡＮＤゲート３１、Ｄ型フリップフロップ３２、複数のＤ型フリップフロップ３３＃１，３３＃２，・・・，３３＃ｎ等といった論理回路を含む。図中の「enable」との表記はイネーブル信号ＥＮを意味し、監視回路２０から出力される制御信号である。イネーブル信号ＥＮは、端子３４を介して、ＡＮＤゲート３１に供給される。図中の「clock」との表記は、端子
３５から供給され、Ｄ型フリップフロップ３２および複数のＤ型フリップフロップ３３＃１，３３＃２，・・・，３３＃ｎのクロック入力端子に供給されるクロック信号ＣＫである。
【００４１】
Ｄ型フリップフロップ３２は、クロック入力端子に入力されるクロック信号ＣＫが「０（Lo）」から「１（Hi）」に切り替わる立ち上がりエッジの入力信号Ｄの状態を、次のクロック信号ＣＫの立ち上がりエッジまで保持し、出力信号Ｑとして出力する。また、Ｄ型フリップフロップ３２は、入力信号Ｄの反転出力信号Ｑ´を入力端子にフィードバックすることで、クロック信号ＣＫが加わるたびに出力信号Ｑの状態を反転させる。Ｄ型フリップフロップ３２からの出力信号Ｑは、ＡＮＤゲート３１の入力端子に供給される。ＡＮＤゲート３１は、２つの入力端子に入力される入力信号が共に「１（Hi）」の場合に、出力端子から「１（Hi）」の信号を出力し、それ以外の場合に「０（Lo）」の信号を出力する。ＡＮＤゲート３１における一方の入力端子にイネーブル信号ＥＮが入力され、他方の入力端子にＤ型フリップフロップ３２からの出力信号Ｑが入力される。
【００４２】
ここで、複数のＤ型フリップフロップ３３＃１，３３＃２，・・・，３３＃ｎは直列に接続されている。以下、先頭側から順に第１Ｄ型フリップフロップ３３＃１,第２Ｄ型フ
リップフロップ３３＃２，・・・，第ｎＤ型フリップフロップ３３＃ｎと呼び、これらを総称する場合には「Ｄ型フリップフロップ３３」と呼ぶ。Ｄ型フリップフロップ３３は、入力されるクロック信号ＣＫの立ち上りエッジに同期して入力信号Ｄを保持し、出力信号Ｑを出力する。
【００４３】
図１２および図１３は、本実施形態における補間回路３０の動作例を示すタイミングチャートである。図１２は、各補間回路３０に供給されるイネーブル信号ＥＮが「０（Lo）」（すなわち、監視回路２０が出力する制御信号がオフ信号）であるときの動作例を示している。一方、図１３は、各補間回路３０に供給されるイネーブル信号ＥＮが「１（Hi）」（すなわち、監視回路２０が出力する制御信号がオン信号）であるときの動作例を示している。図１２、１３において、（Ａ）にクロック信号ＣＫ、（Ｂ）にイネーブル信号ＥＮの時間推移を示す。また、（Ｃ）にＤ型フリップフロップ３２の反転出力信号Ｑ´、（Ｄ）にＤ型フリップフロップ３２の出力信号Ｑの時間推移を示す。また、（Ｅ）にＡＮＤゲート３１の出力信号の時間推移を示す。（Ｆ）、（Ｇ）、（Ｈ）に第１Ｄ型フリップフロップ３３＃１、第２Ｄ型フリップフロップ３３＃２、第ｎＤ型フリップフロップ３３＃ｎの出力信号Ｑの時間推移を示す。
【００４４】
Ｄ型フリップフロップ３２は、クロック信号ＣＫの立ち上がりエッジに同期して入力信号Ｄを保持し、且つ、Ｄ型フリップフロップ３２の入力端子には反転出力信号Ｑ´が供給される。よって、Ｄ型フリップフロップ３２の反転出力信号Ｑ´が「１」であれば、クロック信号ＣＫの立ち上がりエッジで入力信号Ｄが「１」に保持されるため、出力信号Ｑとして「１」を出力し、反転出力信号Ｑ´として「０」を出力する。このように、反転出力信号Ｑ´が１→０に反転すると、次のクロック信号ＣＫの立ち上がりエッジで出力信号Ｑが１→０に反転し、反転出力信号Ｑ´が０→１に反転する。こうして、図１２、１３に示すように、Ｄ型フリップフロップ３２の出力信号Ｑ（（Ｄ）を参照）は、クロック信号ＣＫ（（Ａ）を参照）のクロック周波数の１／２の周波数のパルスとして出力される。
【００４５】
図１２の（Ｂ）に示すように、補間回路３０に入力されるイネーブル信号ＥＮは、「０」に維持されている。各補間回路３０は、イネーブル信号ＥＮが「１（Hi）」のときにＤ型フリップフロップ３３において発熱を起こし、イネーブル信号ＥＮが「０（Lo）」のときにＤ型フリップフロップ３３における発熱を停止する。以下、その詳細について説明する。
【００４６】
ここで、ＡＮＤゲート３１の出力信号は、第１Ｄ型フリップフロップ３３＃１に入力信号Ｄとして入力されるため、イネーブル信号ＥＮが「０」に維持される期間に亘り、第１Ｄ型フリップフロップ３３＃１の入力信号Ｄも「０」に維持される。ところで、各Ｄ型フリップフロップ３３において、その出力信号Ｑが０→１、１→０に切り替えられる際にスイッチング電流が流れる。その結果、Ｄ型フリップフロップ３３において電力が消費され、発熱が起こる。これに対して、図１２に示すように、補間回路３０に供給されるイネーブル信号ＥＮが「０」に維持されている場合には、各Ｄ型フリップフロップ３３の出力信号Ｑも「０」に維持されるため、補間回路３０は発熱しない。
【００４７】
一方、図１３の（Ｂ）に示すように、各補間回路３０に供給されるイネーブル信号ＥＮが「１」に維持される場合、ＡＮＤゲート３１の出力信号がＴ型フリップフロップ３２の出力信号Ｑと同期して０→１、１→０とスイッチングされる。このＡＮＤゲート３１の出力信号は、第１Ｄ型フリップフロップ３３＃１に供給されるところ、第１Ｄ型フリップフロップ３３＃１はクロック信号ＣＫの立ち上がりエッジに同期して入力信号Ｄを保持して出力する。そのため、第１Ｄ型フリップフロップ３３＃１の出力信号Ｑも、ＡＮＤゲート３１の出力信号と同期して、クロック周波数の１／２のスイッチング周波数でスイッチングする（図１３の（Ｆ）を参照）。第１Ｄ型フリップフロップ３３＃１の出力信号Ｑは、後段の第２Ｄ型フリップフロップ３３＃２に入力されるため、第２Ｄ型フリップフロップ３３＃２の出力信号Ｑは、第１Ｄ型フリップフロップ３３＃１の出力信号Ｑと同期してスイッチングする。こうして、図１３においては、クロック周波数の１／２のスイッチング周波数で、複数のＤ型フリップフロップ３３における出力信号Ｑのスイッチングが行われる（図１３の（Ｆ）〜（Ｈ）を参照）。そして、各Ｄ型フリップフロップ３３における出力信号Ｑのスイッチングが起こる度にスイッチング電流が流れ、電力が消費される。その結果、各Ｄ型フリップフロップ３３において発熱が起こる。つまり、補間回路３０が発熱する。
【００４８】
以上のように、本実施形態におけるＦＰＧＡ６の半導体チップ９は、監視回路２０が半導体チップ９のユーザー回路の駆動率Ｆｄを監視し、駆動率Ｆｄが加熱開始設定駆動率Ｆｄｓ以下であるときにオン信号を出力する。そして、監視回路２０がオン信号を出力すると、半導体チップ９の四隅に配置された補間回路３０が上記のように発熱する。ここで、補間回路３０の発熱を開始する契機となる加熱開始設定駆動率Ｆｄｓは、加熱開始設定温度ＴＨｓに対応付けられている。そのため、本実施形態における加熱制御は、半導体チップ９の動作チップ温度ＴＨが加熱開始設定温度ＴＨｓ以下のときに半導体チップ９の四隅を加熱する制御といえる。
【００４９】
図１４は、実施形態に係る半導体チップ９の平面内における補間回路３０の配置領域を例示する図である。図１４は、ＦＰＧＡ６を上方から眺めている。図１４に示すように、半導体チップ９の四隅の領域Ａ１〜Ａ４にそれぞれ補間回路３０が配置されている。補間回路３０が配置される範囲を、図中に一点鎖線にて示す。半導体チップ９のユーザー回路の動作時における駆動率Ｆｄが加熱開始設定駆動率Ｆｄｓ以下である場合、半導体チップ９の四隅の領域Ａ１〜Ａ４が補間回路３０によって局所的に加熱される。これにより、動作時における半導体チップ９の動作チップ温度ＴＨが下限温度ＴＨｍｉｎを下回ることを抑制できる。その結果、温度変化に起因する応力に対して構造的に脆弱な半導体チップ９の隅部について、動作チップ温度ＴＨの変動幅を縮小させることができる。これにより、半導体チップ９の隅部において、半導体チップ９とパッケージ基板８とにおける熱膨張係数の相違に起因する双方の反り量を低減することができ、半導体チップ９の隅部の半田バンプ１３に作用する応力を小さくすることができる。その結果、半導体チップ９の隅部に配置される半田バンプ１３がクラック等の損傷を受けることを抑制できる。つまり、半田接合部が断線に至ることを抑制し、その接続信頼性を高めることができる。
【００５０】
特に、半導体チップ９の動作時に作用する応力の影響を受けやすい半導体チップ９の四隅それぞれに補間回路３０を配置したので、半田バンプ１３が損傷を受けることを、より一層好適に抑制できる。但し、半導体チップ９は、その四隅すべてに補間回路３０を必ずしも配置することはない。すなわち、半導体チップ９の動作チップ温度ＴＨが規定の温度以下のときに、少なくとも一つの隅部を局所的に加熱することにより、半田バンプ１３が損傷を受け難くなるという効果を奏する。また、本実施形態においては、半導体チップ９の四隅を局所的に加熱する加熱機構を、監視回路２０および補間回路３０のような論理回路によって形成したので、上記加熱制御を１チップで実現することができる。
【００５１】
ここで、補間回路３０において直列に接続するＤ型フリップフロップ３３の数を増やすほど、補間回路３０全体での発熱量の総和を大きくすることができる。そこで、各補間回路３０に要求される発熱量に応じて、補間回路３０に含まれるＤ型フリップフロップ３３の数を設定することが好ましい。例えば、各Ｄ型フリップフロップ３３にスイッチング電流が流れる際の消費電力が１０ｍＷである場合、１０Ｗを補間するためには１０００個のＤ型フリップフロップ３３を直列に接続すればよい。このように、補間回路３０は、直列に接続するＤ型フリップフロップ３３の数を調節することで、要求されるだけの発熱量を容易に発熱させることができる。
【００５２】
以上、実施形態に係る半導体部品および電子機器を説明したが、上記実施形態については種々の変更、改良、組み合わせ等が可能なことは当業者にとって自明である。例えば、ＦＰＧＡ６は、半導体チップ９の動作チップ温度を検出する温度センサを備え、温度センサによって検出した動作チップ温度に基づいて補間回路３０のオン、オフ状態を制御してもよい。
【符号の説明】
【００５３】
１・・・光伝送装置
２・・・スロット
３・・・基板ユニット
４・・・メインボード
５・・・ＣＰＵ
６・・・ＦＰＧＡ
７・・・冷却ファン
８・・・パッケージ基板
９・・・半導体チップ
１３・・・半田バンプ
１４・・・半田アウターボール
２０・・・監視回路
３０・・・補間回路
【図１】
2015207735.tif 000003
【図２】
2015207735.tif 000004
【図３】
2015207735.tif 000005
【図４】
2015207735.tif 000006
【図５】
2015207735.tif 000007
【図６】
2015207735.tif 000008
【図７】
2015207735.tif 000009
【図８】
2015207735.tif 000010
【図９】
2015207735.tif 000011
【図１０】
2015207735.tif 000012
【図１１】
2015207735.tif 000013
【図１２】
2015207735.tif 000014
【図１３】
2015207735.tif 000015
【図１４】
2015207735.tif 000016